"ワイドバンドギャップ半導体からなる第1導電型の半導体層と、前記半導体層の表面に接するように形成されたショットキー電極とを含み、閾値電圧Vthが0.3V~0.7Vであり、定格電圧VRにおけるリーク電流Jrが1×10-9A/cm2~1×10-4A/cm2である、半導体装置。前記半導体装置の降伏電圧VBが700V以上であり、前記半導体装置の前記定格電圧VRは、当該700V以上の降伏電圧VBの50~90である、請求項1に記載の半導体装置。前記半導体装置のオン抵抗RonAが0.3mΩcm2~3mΩcm2である、請求項1または2に記載の半導体装置。前記半導体層の前記表面側には、側壁および底壁を有するトレンチが形成されており、前記トレンチの前記底壁のエッジ部は、下記式1を満たす曲率半径Rを有する、請求項1~3のいずれか一項に記載の半導体装置。0.01L<R<10L1ただし、式1において、Lはトレンチの幅方向に沿って対向するエッジ部間の直線距離を示している。前記半導体層は、前記トレンチの前記底壁、および当該底壁の前記エッジ部に選択的に形成された第2導電型の電界緩和部を含む、請求項4に記載の半導体装置。前記電界緩和部は、前記トレンチの前記底壁の前記エッジ部と前記トレンチ前記側壁との間に跨って形成されている、請求項4または5に記載の半導体装置。前記電界緩和部は、前記トレンチの前記側壁に沿って前記トレンチの開口端に至るように形成されている、請求項6に記載の半導体装置。前記トレンチは、平面形状の前記底壁および当該平面形状の底壁に対して90°を超える角度で傾斜した前記側壁を有するテーパトレンチを含む、請求項4~7のいずれか一項に記載の半導体装置。前記ショットキー電極は、前記トレンチに埋め込まれるように形成されており、前記電界緩和部は、前記トレンチの前記底壁に、前記トレンチに埋め込まれた前記ショットキー電極との間にオーミック接合を形成するコンタクト部を有する、請求項5または請求項5に係る請求項6~8のいずれか一項に記載の半導体装置。前記半導体層は、逆方向電圧印加時に第1電界がかかる第1導電型の第1部分および当該第1電界に対して相対的に高い第2電界がかかる第1導電型の第2部分を有しており、前記ショットキー電極は、前記第1部分との間に第1ショットキー障壁を形成する第1電極と、前記第2部分との間に前記第1ショットキー障壁に対して相対的に高い第2ショットキー障壁を形成する第2電極とを含む、請求項4~9のいずれか一項に記載の半導体装置。前記半導体層の第1部分は、前記半導体層の表層部における前記トレンチの開口端の周縁部に形成され、前記半導体層の第2部分は、前記半導体層の前記表層部において前記周縁部と隣り合う部分に形成されている、請求項10に記載の半導体装置。前記半導体層は、第1不純物濃度を有するベースドリフト層と、前記ベースドリフト層上に形成され、前記第1不純物濃度に対して相対的に高い第2不純物濃度を有する低抵抗ドリフト層とを含み、前記トレンチは、その最深部が前記低抵抗ドリフト層に達するように形成され、前記半導体層の一部を単位セルとして区画している、請求項4~11のいずれか一項に記載の半導体装置。前記ベースドリフト層の前記第1不純物濃度は、前記半導体層の裏面から前記表面へ向かうにしたがって減少している、請求項12に記載の半導体装置。前記低抵抗ドリフト層の前記第2不純物濃度は、前記半導体層の裏面から前記表面へ向かうにしたがって一定である、請求項12または13に記載の半導体装置。前記低抵抗ドリフト層の前記第2不純物濃度は、前記半導体層の裏面から前記表面へ向かうにしたがって減少している、請求項12または13に記載の半導体装置。前記半導体層は、前記低抵抗ドリフト層上に形成され、前記第2不純物濃度に対して相対的に低い第3不純物濃度を有する表面ドリフト層をさらに含む、請求項12~15のいずれか一項に記載の半導体装置。前記半導体層は、基板と、前記基板上に形成され、前記第1不純物濃度に対して相対的に高い第4不純物濃度を有するバッファ層とをさらに含む、請求項12~16のいずれか一項に記載の半導体装置。前記トレンチは、ストライプ状に形成されたストライプトレンチを含む、請求項4~17のいずれか一項に記載の半導体装置。前記トレンチは、格子状に形成された格子トレンチを含む、請求項4~18のいずれか一項に記載の半導体装置。前記ワイドバンドギャップ半導体の絶縁破壊電界が1MV/cmよりも大きい、請求項1~19のいずれか一項に記載の半導体装置。前記ワイドバンドギャップ半導体が、SiC、GaNまたはダイヤモンドからなる、請求項1~20のいずれか一項に記載の半導体装置。本発明の半導体装置は、ワイドバンドギャップ半導体からなる第1導電型の半導体層と、前記半導体層の表面に接するように形成されたショットキー電極とを含み、閾値電圧Vthが0.3V~0.7Vであり、定格電圧VRにおけるリーク電流Jrが1×10-9A/cm2~1×10-4A/cm2である。この構成によれば、閾値電圧Vthが0.3V~0.7Vであり、定格電圧VRにおけるリーク電流Jrが1×10-9A/cm2~1×10-4A/cm2であるため、Si-pnダイオードに比べてスイッチング損失を低くできながら、通電損失を、Si-pnダイオードと同等もしくはそれ以下に低減することができる。その結果、電気自動車ハイブリッド車を含む、電車、産業用ロボットなどの動力源として利用される電動モータを駆動するための駆動回路を構成するインバータ回路等に用いられるパワーモジュールに組み込むことにより、高耐圧低損失のパワーモジュールを達成することができる。また、前記半導体装置の降伏電圧VBが700V以上である場合、前記半導体装置の前記定格電圧VRは、当該700V以上の降伏電圧VBの50~90であることが好ましい。また、前記半導体装置のオン抵抗RonAが0.3mΩcm2~3mΩcm2であることが好ましい。そして、半導体装置の閾値電圧Vthを0.3V~0.7V、定格電圧VRにおけるリーク電流Jrを1×10-9A/cm2~1×10-4A/cm2にするには、たとえば、前記半導体層の前記表面側に、側壁および底壁を有するトレンチが形成し、前記トレンチの前記底壁のエッジ部が、下記式1を満たす曲率半径Rを有することが好ましい。0.01L<R<10L1ただし、式1において、Lはトレンチの幅方向に沿って対向するエッジ部間の直線距離を示している。ワイドバンドギャップ半導体は、シリコンに比べて非常に高い降伏電圧VBを有しており、そのようなワイドバンドギャップ半導体を用いた半導体装置は、高い耐圧性能を発揮することができる。これは、ワイドバンドギャップ半導体が、シリコンに比べて絶縁破壊電界強度が非常に高いことに由来する。そのため、ショットキーバリアダイオード構造を用いて比較的高い定格電圧VRのデバイスの設計が可能である。したがって、そのようなショットキーバリアダイオードでは比較的高い電圧を扱うことが可能であるが、ショットキーバリアダイオードに高い逆方向電圧が印加されると、ダイオードがブレークダウンしなくても、ワイドバンドギャップ半導体には高い電界がかかることとなる。そのため、ショットキーバリアダイオードの閾値電圧Vthを低減するために、ショットキー電極とワイドバンドギャップ半導体との間のショットキー障壁の高さバリアハイトを低くすると、ワイドバンドギャップ半導体とショットキー界面の電界強度が強いため、逆方向電圧印加時に当該ショットキー障壁を越えて流れるリーク電流Jr逆方向リーク電流が増加する。逆方向リーク電流Jrの増加を防止する観点から、ワイドバンドギャップ半導体を用いたショットキーバリアダイオードでは、高い逆方向電圧が印加されないようにし、さらにバリアハイトをある程度高く必要がある。その結果、高い逆方向電圧が印加されても、ブレークダウンを防止できるというワイドバンドギャップ半導体の耐圧性能を活かしきれないという不具合がある。ここで、逆方向電圧が印加されたときの電界強度の分布を考えてみる。まず、トレンチが形成されていないワイドバンドギャップ半導体からなる半導体層たとえば、n型に逆方向電圧が印加されると、通常、半導体層の裏面から表面に向かうにしたがって電界強度が強くなり、半導体層の表面で最大となる。したがって、このような構造の半導体層の表面にショットキー電極をショットキー接合させ、当該ショットキー電極と半導体層との間のショットキー障壁の高さバリアハイトを低くしたショットキーバリアダイオードでは、降伏電圧VBに近い逆方向電圧が印加されると、半導体層の表面での電界強度が強いため、当該ショットキー障壁を越えて流れる逆方向リーク電流Jrを低減することは困難である。そこで、半導体層にトレンチを形成し、半導体層における電界集中部分リーク電流の発生源をトレンチの底部にシフトさせることが考えられるが、その場合、トレンチの底壁のエッジ部に電界が集中するので、エッジ部が鋭利な形状であると、十分な耐圧を得ることができないという問題が生じる。そこで、本発明によれば、トレンチの底壁のエッジ部の曲率半径Rを0.01L<R<10Lを満たすようにすることにより、トレンチの底壁のエッジ部に集中する電界を緩和して、耐圧を向上させることができる。むろん、半導体層の表面側にトレンチが形成されているので、半導体層の表面における電界強度を弱めることができる。これにより、半導体層の表面に接するショットキー電極と半導体層との間のバリアハイトを低くし、降伏電圧に近い逆方向電圧が印加されても、逆方向リーク電流Jrを1×10-9A/cm2~1×10-4A/cm2にすることができる。その結果、逆方向リーク電流Jrを低減できながら、バリアハイトを低くして閾値電圧Vthを0.3V~0.7Vにすることができる。本発明の半導体装置では、前記半導体層は、前記トレンチの前記底壁、および当該底壁の前記エッジ部に選択的に形成された第2導電型の電界緩和部を含むことが好ましい。すなわち、本発明ではさらに、トレンチの底壁および底壁のエッジ部に第2導電型たとえば、p型の電界緩和部が形成されていることが好ましい。これにより、半導体装置全体としての逆方向リーク電流Jrをさらに低減することができる。すなわち、降伏電圧VBに近い逆方向電圧を印加しても逆方向リーク電流Jrをさらに低減できるので、ワイドバンドギャップ半導体の耐圧性能を十分に活かすことができる。この場合、前記電界緩和部は、前記トレンチの前記底壁の前記エッジ部と前記トレンチ前記側壁との間に跨って形成されていることが、さらに好ましく、前記トレンチの前記側壁に沿って前記トレンチの開口端に至るように形成されていることが、とりわけ好ましい。なお、本発明においてショットキー電極とは、半導体層との間にショットキー障壁を形成する金属電極、半導体層のバンドギャップとは異なるバンドギャップを有する異種半導体からなり、半導体層に対してヘテロ接合バンドギャップ差を利用して半導体層との間に電位障壁を形成する接合する半導体電極のいずれをも含む概念である。以下、この項においては、ショットキー接合およびヘテロ接合を総称してショットキー接合とし、ショットキー障壁およびヘテロ接合により形成される電位障壁ヘテロ障壁を総称してショットキー障壁とし、金属電極および半導体電極を総称してショットキー電極とする。また、前記トレンチは、平面形状の前記底壁および当該平面形状の底壁に対して90°を超える角度で傾斜した前記側壁を有するテーパトレンチを含むことが好ましい。テーパトレンチであれば、側壁が底壁に対して90°で直角に立つ場合よりも、半導体装置の耐圧を一層向上させることができる。さらに、テーパトレンチでは、底壁だけでなく、側壁の全部または一部もトレンチの開放端に対して対向することとなる。そのため、たとえばトレンチを介して第2導電型不純物を半導体層に注入する場合に、トレンチの開放端からトレンチ内に入射した不純物を、トレンチの側壁に確実に当てることができる。その結果、前述の電界緩和部を容易に形成することができる。なお、テーパトレンチとは、側壁の全部が底壁に対して90°を超える角度で傾斜しているトレンチ、側壁の一部たとえば、トレンチのエッジ部を形成する部分が底壁に対して90°を超える角度で傾斜しているトレンチのいずれをも含む概念である。また、本発明の半導体装置では、前記ショットキー電極が、前記トレンチに埋め込まれるように形成されており、前記電界緩和部は、前記トレンチの底面を形成する部分に、前記トレンチに埋め込まれた前記ショットキー電極との間にオーミック接合を形成するコンタクト部を有することが好ましい。この構成により、電界緩和部第2導電型と半導体層第1導電型とのpn接合を有するpnダイオードに対してショットキー電極をオーミック接合させることができる。このpnダイオードは、ショットキー電極と半導体層とのショットキー接合を有するショットキーバリアダイオードヘテロダイオードに対して並列に設けられる。これにより、半導体装置にサージ電流が流れても、当該サージ電流の一部を内蔵pnダイオードに流すことができる。その結果、ショットキーバリアダイオードに流れるサージ電流を低減できるので、サージ電流によるショットキーバリアダイオードの熱破壊を防止することができる。また、本発明の半導体装置では、前記半導体層が、逆方向電圧印加時に第1電界がかかる第1導電型の第1部分および当該第1電界に対して相対的に高い第2電界がかかる第1導電型の第2部分を、前記電界緩和部とは異なる部分に有している場合、前記ショットキー電極は、前記第1部分との間に第1ショットキー障壁を形成する第1電極と、前記第2部分との間に前記第1ショットキー障壁に対して相対的に高い第2ショットキー障壁を形成する第2電極とを含むことが好ましい。本発明では、半導体層の第1部分と第2部分との関係のように、相対的に電界強度が高い部分と低い部分とが存在する場合がある。そこで上記のように、逆方向電圧印加時における半導体層の電界分布に応じてショットキー電極を適正に選択しておけば、逆方向電圧印加時に相対的に高い第2電界がかかる第2部分では、比較的高い第2ショットキー障壁によりリーク電流を抑制することができる。一方、相対的に低い第1電界がかかる第1部分では、ショットキー障壁の高さを低くしても逆方向リーク電流が当該ショットキー障壁を越えるおそれが少ないので、比較的低い第1ショットキー障壁とすることにより、順方向電圧印加時に低い電圧で優先的に電流を流すことができる。よって、この構成により、逆方向リーク電流Jrおよび閾値電圧Vthの低減を効率よく行うことができる。そして、たとえば、前記電界緩和部が、前記トレンチの開口端に至るように形成されている場合、前記半導体層の第1部分は、前記半導体層の表層部における前記トレンチの前記開口端の周縁部に形成され、前記半導体層の第2部分は、前記半導体層の前記表層部において前記周縁部と隣り合う部分に形成される。また、本発明の半導体装置では、前記半導体層が、第1不純物濃度を有するベースドリフト層と、前記ベースドリフト層上に形成され、前記第1不純物濃度に対して相対的に高い第2不純物濃度を有する低抵抗ドリフト層とを含む場合、前記トレンチは、その最深部が前記低抵抗ドリフト層に達するように形成され、前記半導体層の一部を単位セルとして区画していることが好ましい。トレンチで区画された単位セルでは電流を流すことができる領域電流経路が制約されるので、半導体層における単位セルを形成する部分の不純物濃度が低いと、単位セルの抵抗値が高くなるおそれがある。そこで上記のように、最深部が低抵抗ドリフト層に達するようにトレンチを形成することにより、単位セルの全部もしくは一部を低抵抗ドリフト層で形成することができる。そのため、当該低抵抗ドリフト層が形成された部分では、電流経路がたとえ狭められても、比較的高い第2不純物濃度を有する低抵抗ドリフト層により抵抗値の上昇を抑制することができる。その結果、単位セルの低抵抗化を図ることができる。また、前記ベースドリフト層の前記第1不純物濃度は、前記半導体層の前記裏面から前記表面へ向かうにしたがって減少していてもよい。また、前記低抵抗ドリフト層の前記第2不純物濃度は、前記半導体層の前記裏面から前記表面へ向かうにしたがって一定であってもよいし、前記半導体層の前記裏面から前記表面へ向かうにしたがって減少していてもよい。また、前記半導体層は、前記低抵抗ドリフト層上に形成され、前記第2不純物濃度に対して相対的に低い第3不純物濃度を有する表面ドリフト層をさらに含むことが好ましい。この構成により、半導体層の表層部の不純物濃度を小さくすることができるので、逆方向電圧印加時に半導体層の表層部にかかる電界強度を低減することができる。その結果、逆方向リーク電流Jrを一層低減することができる。また、前記半導体層は、基板と、前記基板上に形成され、前記第1不純物濃度に対して相対的に高い第4不純物濃度を有するバッファ層とをさらに含んでいてもよい。また、前記トレンチは、ストライプ状に形成されたストライプトレンチを含んでいてもよく、格子状に形成された格子トレンチを含んでいてもよい。また、前記半導体装置のチップサイズは、0.5mm/□~20mm/□であってもよい。また、ワイドバンドギャップ半導体バンドギャップが2eV以上は、たとえば絶縁破壊電界が1MV/cmよりも大きい半導体であって、具体的には、SiCたとえば、4H-SiC絶縁破壊電界が約2.8MV/cmであり、バンドギャップの幅が約3.26eV、GaN絶縁破壊電界が約3MV/cmであり、バンドギャップの幅が約3.42eV、ダイヤモンド絶縁破壊電界が約8MV/cmであり、バンドギャップの幅が約5.47eVなどである。以下では、本発明の実施の形態を、添付図面を参照して詳細に説明する。<ショットキーバリアダイオードの全体構成>図1abは、本発明の一実施形態に係るショットキーバリアダイオードの模式的な平面図であって、図1aが全体図、図1bが要部拡大図である。図2は、図1abに示すショットキーバリアダイオードの断面図であって、図1bの切断線A-Aでの切断面を示す。図3は、図2のトレンチの拡大図である。半導体装置としてのショットキーバリアダイオード1は、4H-SiC絶縁破壊電界が約2.8MV/cmであり、バンドギャップの幅が約3.26eVのワイドバンドギャップ半導体が採用されたショットキーバリアダイオードであり、たとえば、平面視正方形のチップ状である。チップ状のショットキーバリアダイオード1は、図1aの紙面における上下左右方向の長さがそれぞれ0.5mm~20mmである。すなわち、ショットキーバリアダイオード1のチップサイズは、たとえば、0.5mm/□~20mm/□である。ショットキーバリアダイオード1は、n型のSiC基板2を備えている。SiC基板2の厚さは、たとえば、50μm~600μmである。なお、n型不純物としては、たとえば、N窒素、Pリン、Asひ素などを使用できる。SiC基板2の裏面3には、その全域を覆うようにオーミック電極としてのカソード電極4が形成されている。カソード電極4は、n型のSiCとオーミック接触する金属たとえば、Ti/Ni/Agからなる。SiC基板2の表面5には、半導体層としてのn型SiCエピタキシャル層6が形成されている。SiCエピタキシャル層6は、バッファ層7と、ベースドリフト層8、低抵抗ドリフト層9および表面ドリフト層10の3層構造のドリフト層とがSiC基板2の表面5からこの順に積層されて形成された構造を有している。バッファ層7は、SiCエピタキシャル層6の裏面11を形成しており、SiC基板2の表面5に接している。一方、表面ドリフト層10は、SiCエピタキシャル層6の表面12を形成している。SiCエピタキシャル層6の総厚さTは、たとえば、3μm~100μmである。また、バッファ層7の厚さt1は、たとえば、0.1μm~1μmである。ベースドリフト層8の厚さt2は、たとえば、2μm~100μmである。低抵抗ドリフト層9の厚さt3は、たとえば、1μm~3μmである。表面ドリフト層10の厚さt4は、たとえば、0.2μm~0.5μmである。SiCエピタキシャル層6の表面12には、SiCエピタキシャル層6の一部をアクティブ領域13たとえば、アクティブサイズが0.1mm2~400mm2として露出させる開口14を有し、当該アクティブ領域13を取り囲むフィールド領域15を覆うフィールド絶縁膜16が形成されている。フィールド絶縁膜16は、たとえば、SiO2酸化シリコンからなる。また、フィールド絶縁膜16の厚さは、たとえば、0.5μm~3μmである。アクティブ領域13においてSiCエピタキシャル層6の表面12側には、当該表面12から表面ドリフト層10を貫通して、最深部が低抵抗ドリフト層9の途中部に達するストライプトレンチが形成されている。ストライプトレンチは、ショットキーバリアダイオード1の一組の対辺の対向方向に沿って直線状に延びる複数の台形トレンチ17その長手方向に直交する幅方向に沿って切断したときの断面視が逆台形状のトレンチが、互いに間隔を空けて平行に配列されることによって形成されている。互いに隣り合う台形トレンチ17の中央間の距離ピッチPは、たとえば、2μm~20μmである。これにより、SiCエピタキシャル層6には、互いに隣り合う台形トレンチ17で挟まれることによって区画された単位セル18ラインセルがストライプ状に形成されている。各単位セル18は、その大半の領域を占めるベース部が低抵抗ドリフト層9により形成され、ベース部に対して表面12側の表層部が表面ドリフト層10により形成されている。各台形トレンチ17は、SiCエピタキシャル層6の表面12に対して平行な底面19を形成する底壁20と、当該底壁20の幅方向両端部のエッジ部24からSiCエピタキシャル層6の表面12へ向かって当該底面19に対して角度θ1たとえば、95°~150°で傾斜する側面21を形成する側壁22とによって区画されている。また、各台形トレンチ17の深さSiCエピタキシャル層6の表面12から台形トレンチ17の底面19までの距離は、たとえば、3000Å~15000Åである。また、各台形トレンチ17の長手方向に直交する幅W最深部の幅は、0.3μm~10μmである。また、図3に示すように、各台形トレンチ17の底壁20のエッジ部24は、台形トレンチ17の外方へ向かって湾曲する形状に形成されており、各台形トレンチ17の底部は断面視U字状に形成されている。このような形状のエッジ部24の内面湾曲面の曲率半径Rは、下記式1を満たす。0.01L<R<10L1式1において、Lはトレンチ17の幅方向に沿って対向するエッジ部24間の直線距離を示している単位は、μm、nm、m等、長さの単位であれば特に制限されない。具体的には、SiCエピタキシャル層6の表面12に対して平行な底面19の幅であって、トレンチ17の幅Wからエッジ部24の幅を差し引いた値である。また、エッジ部24の曲率半径Rは、0.02L<R<1L2を満たすことが好ましい。曲率半径Rは、たとえば、台形トレンチ17の断面をSEMScanningElectronMicroscope:走査型電子顕微鏡で撮影し、得られたSEM画像のエッジ部24の曲率を測定することにより求めることができる。台形トレンチ17の底壁20および側壁22には、台形トレンチ17の内面に露出するように当該内面に沿って電界緩和部としてのp型層23が形成されている。p型層23は、台形トレンチ17の底壁20からエッジ部24を経て台形トレンチ17の開口端に至るまで形成されている。また、p型層23は、n型のSiCエピタキシャル層6との間にpn接合部を形成している。これにより、ショットキーバリアダイオード1には、p型層23およびn型SiCエピタキシャル層6低抵抗ドリフト層9によって構成されるpnダイオード25が内蔵されることとなる。p型層23の厚さ台形トレンチ17の内面からの深さは、図3に示すように、台形トレンチ17の深さ方向SiCエピタキシャル層6の表面12に垂直な方向に沿って測定される台形トレンチ17の底面19からの第1厚さt5が、台形トレンチ17の幅方向SiCエピタキシャル層6の表面12に平行な方向に沿って測定される台形トレンチ17の側面21からの第2厚さt6よりも大きい。具体的には、第1厚さt5は、たとえば、0.3μm~0.7μmであり、第2厚さt6は、たとえば、0.1μm~0.5μmである。また、p型層23は、p型層23の他の部分よりも高濃度に不純物が注入されたp型のコンタクト部26を、台形トレンチ17の底壁20の一部に有している。たとえば、コンタクト部26の不純物濃度は、1×1020~1×1021cm-3であり、コンタクト部26を除く電界緩和部の他の部分の不純物濃度は、1×1017~5×1018cm-3である。コンタクト部26は、台形トレンチ17の長手方向に沿って直線状に形成されており、台形トレンチ17の底面19からp型層23の深さ方向途中までの深さたとえば、0.05μm~0.2μmを有している。フィールド絶縁膜16上には、ショットキー電極としてのアノード電極27が形成されている。アノード電極27は、各単位セル18の頂部に形成された第1電極28と、互いに隣り合う台形トレンチ17の間に跨り、それらの台形トレンチ17で挟まれる単位セル18の頂部の第1電極28を覆うように形成された第2電極29とを含んでいる。第1電極28は、各単位セル18頂部における、互いに隣り合う台形トレンチ17の開口端の周縁部30で挟まれた中央部31において、台形トレンチ17の長手方向に沿って直線状に形成されている。第2電極29は、アクティブ領域13全体を覆うように形成され、各台形トレンチ17に埋め込まれている。また、第2電極29は、フィールド絶縁膜16における開口14の周縁部を上から覆うように、当該開口14の外方へフランジ状に張り出している。すなわち、フィールド絶縁膜16の周縁部は、SiCエピタキシャル層6表面ドリフト層10および第2電極29により、全周にわたってその上下両側から挟まれている。したがって、SiCエピタキシャル層6におけるショットキー接合の外周領域すなわち、フィールド領域15の内縁部は、SiCからなるフィールド絶縁膜16の周縁部により覆われることとなる。フィールド領域15においてSiCエピタキシャル層6の表面12側には、SiCエピタキシャル層6の表面12から表面ドリフト層10を貫通して、最深部が低抵抗ドリフト層9の途中部に達する環状トレンチ32が形成されている。環状トレンチ32は、アクティブ領域13を取り囲む複数のトレンチが、互いに間隔を空けて平行に配列されることによって形成されている。互いに隣り合う環状トレンチ32の間隔は、アクティブ領域13に近い側から遠い側へ向かうにしたがって大きくなるように設けられている。これにより、互いに隣り合う環状トレンチ32で挟まれる部分の幅は、アクティブ領域13に近い側から遠い側へ向かうにしたがって大きくなっている。また、環状トレンチ32の底壁50および側壁51には、環状トレンチ32の内面に露出するように当該内面に沿ってp型層49が形成されている。p型層49は、p型層23と同様に、環状トレンチ32の底壁50から、底壁50の幅方向両端部のエッジ部52を経て環状トレンチ32の開口端に至るまで形成されている。このp型層49は、p型層23と同一の工程で形成されるものであって、p型層23と同じ不純物濃度たとえば、1×1017~5×1018cm-3および厚さを有している。ショットキーバリアダイオード1の最表面には、たとえば窒化シリコンSiNからなる表面保護膜33が形成されている。表面保護膜33の中央部には、アノード電極27第2電極29を露出させる開口34が形成されている。ボンディングワイヤなどは、この開口34を介して第2電極29に接合される。このショットキーバリアダイオード1では、アノード電極27に正電圧、カソード電極4に負電圧が印加される順方向バイアス状態になることにより、カソード電極4からアノード電極27へと、SiCエピタキシャル層6のアクティブ領域13を介して電子キャリアが移動して電流が流れる。そして、このショットキーバリアダイオード1は、その閾値電圧Vthが0.3V~0.7Vであり、定格電圧VRにおけるリーク電流Jrが1×10-9A/cm2~1×10-4A/cm2である。閾値電圧Vthは、たとえば、ショットキーバリアダイオード1のI-V特性を示すグラフX軸:電圧、Y軸:電流において、I-V曲線の直線部の延長線とX軸との交点が示す電圧値から求めることができる。また、定格電圧VRは、たとえば、降伏電圧VBの50~90であって、降伏電圧VBは、下記式3により求めることができる。この実施形態では、降伏電圧VBが700V以上具体的には、700V~3000Vである。式3において、WはSiCエピタキシャル層6の厚さを示し、EはSiCエピタキシャル層6の絶縁破壊電界強度を示し、qは素電荷を示し、NはSiCエピタキシャル層6の不純物濃度を示している。さらに、ショットキーバリアダイオード1のオン抵抗RonAは、0.3mΩcm2~3mΩcmである。そして、この実施形態のショットキーバリアダイオード1が、上記した範囲の閾値電圧Vthおよびリーク電流Jrを有することは、次の<トレンチ構造の導入効果>の項により証明することができる。<トレンチ構造の導入効果>図4~図15を参照して、SiCエピタキシャル層6に台形トレンチ17およびp型層23を形成することによる逆方向リーク電流Jrおよび閾値電圧Vthの低減効果について説明する。なお、図5のトレンチは矩形トレンチ17 ́であり、図6のトレンチはU字トレンチ17 ́ ́である。図4~図9は、逆方向電圧印加時の電界強度の分布図シミュレーションデータであって、図4がトレンチ構造なしの場合、図5が矩形トレンチ構造ありの場合、図6がU字トレンチ構造θ1=90°、R=0.125Lまたは1/1×107mありの場合、図7が台形トレンチ構造θ1=115°>90°、R=0.125Lまたは1/1×107mありの場合、図8が台形トレンチ構造θ1=115°>90°、R=0.125Lまたは1/1×107m底壁p型層ありの場合、図9が台形トレンチ構造θ1=115°>90°、R=0.125Lまたは1/1×107m側壁p型層ありの場合をそれぞれ示す。図4~図9において、図1ab、図2および図3に示す各部に相当する部分には、それらの各部に付した参照符号と同一の参照符号を付している。まず、図4~図9の構造を、以下のように設計した。n型SiC基板2:濃度が1×1019cm-3厚さが1μmn-型SiCエピタキシャル層6:濃度が1×1016cm-3厚さが5μmトレンチ17、17 ́および17 ́ ́:深さが1.05μm底壁20のエッジ部24の曲率半径R:p型層23:濃度が1×1018cm-3そして、図4~図9それぞれの構造を有するショットキーバリアダイオード1のアノード-カソード間に逆方向電圧600Vを印加したときの、SiCエピタキシャル層6内の電界強度分布をシミュレーションした。なお、シミュレータとして、Synopsys社製のTCAD製品名を使用した。図4に示すように、いかなる形状のトレンチ構造も形成されておらず、SiCエピタキシャル層6の表面12が平らなショットキーバリアダイオードでは、SiCエピタキシャル層6の裏面11から表面12へ向かうにしたがって電界強度が強くなり、SiCエピタキシャル層6の表面12で最大1.5×106V/cm程度となることが確認できた。また、図5に示すように、エッジ部24が鋭利な形状の矩形トレンチ構造が形成されたショットキーバリアダイオードでは、矩形トレンチ17 ́構造の形成により、互いに隣り合う矩形トレンチ17 ́で挟まれる部分単位セル18での電界強度が弱められてが単位セル18の中央部31の電界強度が9×105V/cm程度、矩形トレンチ17 ́の底壁20のエッジ部24に、1.5×106V/cm程度の強い電界が集中していることが確認できた。これに対して、図6および図7に示すように、U字トレンチ17 ́ ́および台形トレンチ17構造が形成され、これらのトレンチ17,17 ́ ́の内壁にp型層23が形成されていないショットキーバリアダイオードでは、トレンチ17,17 ́ ́構造の形成により、互いに隣り合う台形トレンチ17で挟まれる部分単位セル18での電界強度が弱められており、電界強度が最大となる部分が台形トレンチ17の底壁20全体にシフトしていることが確認できた。具体的には、単位セル18の中央部31の電界強度が9×105V/cm程度、単位セル18の周縁部30の電界強度が3×105V/cm程度にまで弱められており、台形トレンチ17の底壁20全体の電界強度が1.5×106V/cm程度で最大であった。つまり、エッジ部24への局所的な電界集中を緩和できていることが確認できた。したがって、SiCエピタキシャル層6の表面12単位セル18の表面に接するアノード電極27ショットキー電極とSiCエピタキシャル層6との間のバリアハイトを低くし、降伏電圧に近い逆方向電圧が印加されても、当該バリアハイトが形成される部分の電界強度が弱いので、当該バリアハイトを越える逆方向リーク電流Jrの絶対量を低減できることが確認できた。その結果、逆方向リーク電流Jrを低減できながら、バリアハイトを低くして閾値電圧Vthを低減できることが確認できた。一方、U字トレンチ17 ́ ́および台形トレンチ17の形成により、SiCエピタキシャル層6における電界集中部分リーク電流の発生源がトレンチ17,17 ́ ́の底部にシフトするが、図8に示すように、台形トレンチ17の底壁20およびエッジ部24にp型層23が形成されたショットキーバリアダイオードでは、台形トレンチ17の底壁20での電界強度が弱められており、電界強度が最大となる部分が台形トレンチ17の側壁22にシフトしていることが確認できた。具体的には、台形トレンチ17の底壁20の電界強度が3×105V/cm以下にまで弱められており、台形トレンチ17の側壁22の下部の電界強度が1.5×106V/cmで最大であった。そして、図1abおよび図2と同様の構成である図9のショットキーバリアダイオードでは、台形トレンチ17の側壁22にもp型層23が形成されていることにより、台形トレンチ17の側壁22での電界強度が弱められており、電界集中部分を台形トレンチ17の内壁から遠ざけていることが確認できた。具体的には、台形トレンチ17の側壁22の電界強度が3×105V/cm以下にまで弱められており、台形トレンチ17の内壁の周囲には、電界強度が1.5×106V/cmとなる領域がなかった。次に、トレンチ構造を有するショットキーバリアダイオード図2参照、JBSJunctionBarrierSchottky構造を有するショットキーバリアダイオード図10参照、擬似JBS構造を有するショットキーバリアダイオード図11参照およびプレーナ構造を有するショットキーバリアダイオード図12参照を用いて、閾値電圧Vthと、600V印加時における逆方向リーク電流Jrとの関係を調べた。なお、図10のショットキーバリアダイオードJBS構造は、以下のように作製した。まず、n型SiC基板濃度=1×1019cm-3厚さ=250μmチップサイズ=1.75mm□上に、n-型SiCエピタキシャル層濃度=1×1016cm-3厚さT=5μmを成長させた後、所定の形状にパターニングされたハードマスクSiO2を介して、SiCエピタキシャル層の表面から内部へ向かってアルミニウムAlイオンを、注入エネルギ=360keV、ドーズ量=2.0×1012cm-2、注入エネルギ=260keV、ドーズ量=1.5×1013cm-2、注入エネルギ=160keV、ドーズ量=1.0×1013cm-2、注入エネルギ=60keV、ドーズ量=2.0×1015cm-2、注入エネルギ=30keV、ドーズ量=1.0×1015cm-2で多段注入した。その後、SiCエピタキシャル層を1775°Cで3分間、熱処理アニール処理した。これにより、SiCエピタキシャル層の表層部に、p型SiCからなるJBS構造およびガードリングを同時に形成した。そして、SiCエピタキシャル層の表面にフィールド絶縁膜SiO2厚さ=15000Åを形成し、所定の大きさのアクティブ領域が露出するようにパターニングした後、アノード電極Moを形成した。アノード電極の形成後、SiC基板の裏面に、カソード電極を形成した。また、図11のショットキーバリアダイオード擬似JBS構造は、JBS構造を形成する際に、不純物としてAlに代えてホウ素Bを使用し、さらにアニール処理を、注入された不純物イオンの衝突によりワイドバンドギャップ半導体の結晶構造に生じた欠陥を回復させるが結晶性回復、注入された不純物イオンを活性化させない程度の温度1500°C未満で行うことにより、ホウ素イオンの活性化率が5未満である高抵抗な、擬似的なJBS構造Bインプラ層を有するものである。また、図12のショットキーバリアダイオードプレーナは、擬似JBS構造を形成する工程を行わないこと以外は、図11のショットキーバリアダイオードと同様の工程を経て作製することができる。そして、各ショットキーバリアダイオードの閾値電圧Vthと、逆方向リーク電流Jr、オン抵抗RonAおよび降伏電圧VBとの関係を、図13~図15にそれぞれ示す。また、各特性の具体的な値を、下記表1に示す。図13~図15および表1により、JBS構造、プレーナ構造および擬似JBS構造のショットキーバリアダイオードでは、オン抵抗RonAが同程度であると、閾値電圧Vthを下げるとリーク電流Jrが上がる傾向にあるが、この実施形態のトレンチ構造のショットキーバリアダイオードでは、閾値電圧Vthを下げてもリーク電流Jrを小さい値に維持することが確認できた。これらの結果、図1abおよび図2のショットキーバリアダイオード1では、ショットキーバリアダイオード1全体としての逆方向リーク電流Jrを確実に低減できることが確認できた。すなわち、図1abおよび図2の構造を有するショットキーバリアダイオード1では、降伏電圧VBに近い逆方向電圧を印加しても逆方向リーク電流Jrを確実に低減できるので、ワイドバンドギャップ半導体の耐圧性能を十分に活かすことができる。その結果、閾値電圧Vthを0.3V~0.7Vにし、定格電圧VRにおけるリーク電流Jrを1×10-9A/cm2~1×10-4A/cm2にすることができるので、Si-pnダイオードに比べてスイッチング損失を低くできながら、通電損失を、Si-pnダイオードと同等もしくはそれ以下に低減することができる。その結果、電気自動車ハイブリッド車を含む、電車、産業用ロボットなどの動力源として利用される電動モータを駆動するための駆動回路を構成するインバータ回路等に用いられるパワーモジュールに組み込むことにより、高耐圧低損失のパワーモジュールを達成することができる。しかも、後述する図20Cの工程のように、台形トレンチ17をドライエッチングで形成する場合、台形トレンチ17の側壁22がエッチング時にダメージを受け、当該側壁22とアノード電極27との間にショットキー障壁を設計通りに形成できない場合がある。そこで本実施形態のショットキーバリアダイオード1では、エッチング時にハードマスク35後述で覆われて保護された後述する図20Bの工程SiCエピタキシャル層6の表面12を主としてショットキー界面とし、ダメージを受けた側壁22にはp型層23を形成している。これにより、台形トレンチ17の側壁22を有効利用することができる。また、台形トレンチ17の側壁22における電界強度の高い部分に障壁の高いpn接合を形成し、リーク電流Jrを低減することができる。<SiC-pnダイオード内蔵の効果>次に、図16を参照して、p型層23にコンタクト部26を形成して、SiCエピタキシャル層6にpnダイオード25を内蔵させたときの効果について説明する。図16は、内蔵pn接合部の電流-電圧I-V曲線を示すグラフである。図1abおよび図2の構造のショットキーバリアダイオードに対して、順方向電圧を1V~7Vまで変化させながら印加することにより通電試験を行った。そして、印加電圧を1V~7Vまで変化させたときのショットキーバリアダイオードのpn接合部に流れる電流の変化量を評価した。一方、p型層23のコンタクト部26を形成していないこと以外は、図1abおよび図2の構造と同じショットキーバリアダイオードに対して、上記と同様の通電試験を行い、pn接合部に流れる電流の変化量を評価した。図16に示すように、p型層23にコンタクト部26が形成されていないpn接合部では、印加電圧が4Vを超えるあたりから電流がほとんど増加せずにほぼ一定であった。これに対し、p型層23にコンタクト部26が形成され、pnダイオード25が内蔵されたショットキーバリアダイオードでは、印加電圧が4Vを超えるあたりからの電流の増加割合が、4V以下までの増加割合に比べて急激に増えていた。これにより、図1abおよび図2において、ショットキーバリアダイオード1に並列に設けられたpnダイオード25にアノード電極27ショットキー電極をオーミック接合させておけば、ショットキーバリアダイオードに大きなサージ電流が流れても、内蔵pnダイオード25をオンさせて、当該サージ電流の一部を内蔵pnダイオード25に流すことができることが確認できた。その結果、ショットキーバリアダイオード1に流れるサージ電流を低減できるので、サージ電流によるショットキーバリアダイオード1の熱破壊を防止することができることが確認できた。<2つのショットキー電極第1電極および第2電極>次に、図17および図18を参照して、2つのショットキー電極第1電極28および第2電極29を設けたことによる逆方向リーク電流Jrおよび閾値電圧Vthの低減の効率化について説明する。図17は、図9に示す電界強度の分布図の要部拡大図であって、ショットキーバリアダイオードのトレンチ付近を拡大して示している。図18は、図17に示すショットキーバリアダイオードの単位セルの表面における電界強度分布を示すグラフである。前述したように、本実施形態のショットキーバリアダイオード1では、台形トレンチ17を形成し、さらに台形トレンチ17の底壁20および側壁22にp型層23を形成することにより、単位セル18の表面12における電界強度を弱めることができる。したがって、単位セル18の表面12に分布する電界強度は、絶対値としては逆方向リーク電流Jrの増加を招くものではないが、単位セル18の中央部31と周縁部30との関係のように、相対的に電界強度が高い部分と低い部分とが存在する場合がある。具体的には、図17および図18に示すように、半導体層の第1部分としての単位セル18の周縁部30には0MV/cm~8.0×105MV/cmの電界強度が分布し、半導体層の第2部分としての単位セル18の中央部31には8.0×105MV/cm~9.0×105MV/cmの電界強度が分布している。逆方向電圧印加時の電界強度分布は、単位セル18の中央部31の電界強度第2電界が、単位セル18の周縁部30の電界強度第1電界に比べて高くなっている。そこで、相対的に高い電界がかかる単位セル18の中央部31には、比較的高い電位障壁たとえば、1.4eVを形成するp型ポリシリコンなどを第1電極28としてショットキー接合させる。なお、電極がポリシリコンのような半導体電極の場合には、ショットキー接合に代えて、互いにバンドギャップの異なる半導体同士のヘテロ接合ということがある。一方、相対的に低い電界がかかる単位セル18の周縁部30には、比較的低い電位障壁たとえば0.7eVを形成するアルミニウムAlなどを第2電極29としてショットキー接合させる。これにより、逆方向電圧印加時に相対的に高い電界がかかる単位セル18の中央部31では、第1電極28ポリシリコンとSiCエピタキシャル層6との間の高いショットキー障壁第2ショットキー障壁により逆方向リーク電流Jrを抑制することができる。一方、相対的に低い電界がかかる単位セル18の周縁部30では、第2電極29アルミニウムとSiCエピタキシャル層6との間のショットキー障壁の高さを低くしても逆方向リーク電流Jrが当該ショットキー障壁を越えるおそれが少ない。したがって、低いショットキー障壁第1ショットキー障壁とすることにより、順方向電圧印加時に低い電圧で優先的に電流を流すことができる。このように、逆方向電圧印加時における単位セル18の電界強度の分布に応じてアノード電極27ショットキー電極を適正に選択することにより、逆方向リーク電流Jrおよび閾値電圧Vthの低減を効率よく行うことができることが確認された。<SiCエピタキシャル層の不純物濃度>次に、図19を参照して、SiC基板2およびSiCエピタキシャル層6の不純物濃度の大きさについて説明する。図19は、SiC基板およびSiCエピタキシャル層の不純物濃度を説明するための図である。図19に示すように、SiC基板2およびSiCエピタキシャル層6は、いずれもn型不純物を含有するn型SiCからなる。それらの不純物濃度の大小関係は、SiC基板2>バッファ層7>ドリフト層8~10である。SiC基板2の濃度は、たとえば、その厚さ方向に沿って5×1018~5×1019cm-3で一定である。バッファ層7の濃度は、たとえば、その厚さ方向に沿って、1×1017~5×1018cm-3で一定または表面に沿って濃度が薄い。ドリフト層8~10の濃度は、ベースドリフト層8、低抵抗ドリフト層9および表面ドリフト層10それぞれの界面を境に段階的に変化している。つまり、各界面に対して表面12側の層と裏面11側の層との間に濃度差がある。ベースドリフト層8の濃度は、たとえば、その厚さ方向に沿って、5×1014~5×1016cm-3で一定である。なお、ベースドリフト層8の濃度は、図19の破線で示すように、SiCエピタキシャル層6の裏面11から表面へ向かうにしたがって、約3×1016cm-3から約5×1015cm-3まで連続的に減少していてもよい。低抵抗ドリフト層9の濃度は、ベースドリフト層8の濃度よりも高く、たとえば、その厚さ方向に沿って、5×1015~5×1017cm-3で一定である。なお、低抵抗ドリフト層9の濃度は、図19の破線で示すように、SiCエピタキシャル層6の裏面11から表面へ向かうにしたがって、約3×1017cm-3から約5×1015cm-3まで連続的に減少していてもよい。表面ドリフト層10の濃度は、ベースドリフト層8および低抵抗ドリフト層9の濃度よりも低く、たとえば、その厚さ方向に沿って、5×1014~1×1016cm-3で一定である。図1abおよび図2に示すように、ストライプ状の台形トレンチ17で区画された単位セル18ラインセルでは電流を流すことができる領域電流経路が台形トレンチ17のピッチPの幅に制約されるので、SiCエピタキシャル層6における単位セル18を形成する部分の不純物濃度が低いと、単位セル18の抵抗値が高くなるおそれがある。そこで図19に示すように、単位セル18のベース部を形成する低抵抗ドリフト層9の濃度をベースドリフト層8よりも高くすることにより、電流経路が台形トレンチ17のピッチPに制約されていても、比較的高い濃度を有する低抵抗ドリフト層9により単位セル18の抵抗値の上昇を抑制することができる。その結果、単位セル18の低抵抗化を図ることができる。一方、アノード電極27ショットキー電極に接する単位セル18の表層部には、比較的低い濃度を有する表面ドリフト層10を設けることにより、逆方向電圧印加時にSiCエピタキシャル層6の表面12にかかる電界強度を低減することができる。その結果、逆方向リーク電流Jrを一層低減することができる。<トレンチおよびp型層の形成方法>次に、図20A~図20Dを参照して、図2に示す台形トレンチ17を一例として挙げて、台形トレンチ17およびp型層23の形成方法について説明する。図20A~図20Dは、図2に示すトレンチおよびp型層の形成方法を工程順に示す図である。まず、図20Aに示すように、SiC基板2の上に、バッファ層7、ベースドリフト層8、低抵抗ドリフト層9および表面ドリフト層10をこの順にエピタキシャル成長させる。次に、図20Bに示すように、たとえばCVDChemicalVaporDeposition:化学気相成長法により、SiCエピタキシャル層6の表面12にSiO2からなるハードマスク35を形成する。ハードマスク35の厚さは、好ましくは、1μm~3μmである。続いて、公知のフォトリソグラフィ技術およびエッチング技術により、ハードマスク35をパターニングする。このとき、ハードマスク35の厚さに対してエッチング量厚さが1~1.5倍となるようにエッチング条件を設定する。具体的には、ハードマスク35の厚さが1μm~3μmである場合には、エッチング量が1μm~4.5μmとなるように、エッチング条件ガス種、エッチング温度を設定する。これにより、SiCエピタキシャル層6に対するオーバーエッチング量を一般的な量よりも少なくすることができるので、エッチング後のハードマスク35の開口36の側壁下部に、SiCエピタキシャル層6の表面12に対して角度θ1100°~170°>90°で傾斜するエッジ部37を形成することができる。次に、図20Cに示すように、当該ハードマスク35を介して、SiCエピタキシャル層6を表面12から最深部が低抵抗ドリフト層9の途中部に達する深さまでドライエッチングすることにより、ストライプ状の台形トレンチ17を形成する。このときのエッチング条件は、ガス種:O2SF6HBr、バイアス:20W~100W、装置内圧力:1Pa~10Paとする。これにより、底壁20のエッジ部24を湾曲する形状に形成することができる。また、ハードマスク35の開口36の側壁下部に所定角度θ1のエッジ部37が形成されているので、台形トレンチ17の側面21を、台形トレンチ17の底面19に対して角度θ1で傾斜させることができる。次に、図20Dに示すように、台形トレンチ17の形成に使用したハードマスク35を残存させたまま、当該ハードマスク35を介して、台形トレンチ17へ向かってp型不純物たとえば、アルミニウムAlを注入する。p型不純物のドーピングは、たとえば、注入エネルギが380keVであり、ドーズ量が2×1013cm-2であるイオン注入法により達成される。不純物のドーピングの後、たとえば、1775°Cでアニール処理することにより、p型層23が形成される。このような形成方法によれば、台形トレンチ17の形成時に使用したハードマスク35を用いてイオン注入するので、p型層23を形成するにあたって、マスクを形成する工程を増やす必要がない。また、ハードマスク35の厚さを適切に調整することにより、設計通りの台形トレンチ17を精密に形成できるとともに、イオン注入の際には、台形トレンチ17以外の箇所たとえば、単位セル18の頂部に不純物が注入されることを防止することができる。よって、アノード電極27とのショットキー接合のためのn型の領域を確保することができる。しかも、台形トレンチ17では、底壁20だけでなく側壁22の全部も台形トレンチ17の開放端に対して対向することとなる。そのため、台形トレンチ17を介してp型不純物をSiCエピタキシャル層6に注入する場合に、台形トレンチ17の開放端から台形トレンチ17内に入射した不純物を、台形トレンチ17の側壁22に確実に当てることができる。その結果、p型層23を容易に形成することができる。<トレンチとSiC結晶構造との関係>次に、図21を参照して、トレンチとSiC結晶構造との関係について説明する。図21は、4H-SiCの結晶構造のユニットセルを表した模式図である。本実施形態のショットキーバリアダイオード1に使用されるSiCには、結晶構造の違いにより、3C-SiC、4H-SiC、6H-SiCなどの種類がある。これらのうち、4H-SiCの結晶構造は、六方晶系で近似することができ、1つのシリコン原子に対して4つの炭素原子が結合している。4つの炭素原子は、シリコン原子を中央に配置した正四面体の4つの頂点に位置している。これらの4つの炭素原子は、1つのシリコン原子が炭素原子に対して[0001]軸方向に位置し、他の3つの炭素原子がシリコン原子族原子に対して[000-1]軸側に位置している。[0001]軸および[000-1]軸は六角柱の軸方向に沿い、この[0001]軸を法線とする面六角柱の頂面が0001面Si面である。一方、[000-1]軸を法線とする面六角柱の下面が000-1面C面である。[1-100]軸を法線とする六角柱の側面がそれぞれ1-100面であり、隣り合わない一対の稜線を通り、[11-20]軸を法線とする面が11-20面である。これらは、0001面および000-1面に対して直角な結晶面である。そして、本実施形態では、0001面を主面とするSiC基板2を用い、その上に0001面が主面となるようにSiCエピタキシャル層6を成長させることが好ましい。また、台形トレンチ17は、側面21の面方位が11-20面となるように形成されていることが好ましい。<トレンチの断面形状の変形例>次に、図22a~fを参照して、台形トレンチ17の断面形状の変形例について説明する。図22a~fは、トレンチの断面形状の変形例を示す図であって、図22aが第1変形例、図22bが第2変形例、図22cが第3変形例、図22dが第4変形例、図22eが第5変形例、図22fが第6変形例をそれぞれ示す。台形トレンチ17では、たとえば、図22aに示すように、コンタクト部26が、p型層23と同様に、底壁20からエッジ部24を経て台形トレンチ17の開口端に至るまで、台形トレンチ17の内面全体にわたって形成されていてもよい。また、図2および図3の説明では、台形トレンチ17の断面形状として、各台形トレンチ17の側面21が底面19に対して角度θ1>90°で傾斜する場合のみを例に挙げたが、トレンチの断面形状は、これに限らない。たとえば、台形トレンチは、側面21の全部が傾斜している必要はなく、たとえば、図22bcの選択的台形トレンチ41のように、側面39の一部側面39の下部42が選択的に台形テーパ形状になっており、側面39の他の部分側面39の上部43は、底面19に対して90°の角度を形成していてもよい。この場合、p型層23は、選択的台形トレンチ41の底壁20からエッジ部24を経て側面39の下部42台形部のみに形成されている。また、コンタクト部26は、図22bに示すように、選択的台形トレンチ41の底壁20のみに形成されていてもよいし、図22cに示すように、p型層23と同様に、選択的台形トレンチ41の底壁20からエッジ部24を経て側面39の下部42の上端に至るまで形成されていてもよい。そして、図22bcの構造においても、側面39の下部42が選択的台形トレンチ41の開放端に対して対向することとなるので、p型層23を容易に形成することができる。また、図22bの選択的台形トレンチ41は、たとえば、図23A~図23Dに示す工程により形成することができる。具体的には、まず、図23Aに示すように、SiC基板2の上に、バッファ層7、ベースドリフト層8、低抵抗ドリフト層9および表面ドリフト層10をこの順にエピタキシャル成長させる。次に、図23Bに示すように、たとえばCVD法により、SiCエピタキシャル層6の表面12にSiO2からなるハードマスク38を形成する。ハードマスク38の厚さは、好ましくは、1μm~3μmである。続いて、公知のフォトリソグラフィ技術およびエッチング技術により、ハードマスク38をパターニングする。このとき、ハードマスク38の厚さに対してエッチング量厚さが1.5~2倍となるようにエッチング条件を設定する。具体的には、ハードマスク38の厚さが1μm~3μmである場合には、エッチング量が1.5μm~6μmとなるように、エッチング条件ガス種、エッチング温度を設定する。このエッチング条件は、図20Bの工程でハードマスク35をエッチングしたときに設定されたオーバーエッチング量よりも多いオーバーエッチング量を設定する条件である。これにより、エッチング後のハードマスク38の開口40の側壁下部に、SiCエピタキシャル層6の表面12に対して角度θ191°~100°>90°で傾斜し、エッジ部37図20B参照よりも小さいエッジ部44を形成することができる。次に、図23Cに示すように、当該ハードマスク38を介して、SiCエピタキシャル層6を表面12から最深部が低抵抗ドリフト層9の途中部に達する深さまでドライエッチングすることにより、ストライプ状の選択的台形トレンチ41を形成する。このときのエッチング条件は、ガス種:O2SF6HBr、バイアス:20W~100W、装置内圧力:1Pa~10Paとする。これにより、底壁20のエッジ部24を湾曲する形状に形成することができる。また、ハードマスク38の開口40の側壁下部にエッジ部37よりも小さいエッジ部44が形成されているので、選択的台形トレンチ41の側面39の下部42のみを底面19に対して角度θ1で傾斜させ、側面39の上部43を底面19に対して90°垂直にすることができる。次に、図23Dに示すように、選択的台形トレンチ41の形成に使用したハードマスク38を残存させたまま、当該ハードマスク38を介して、選択的台形トレンチ41へ向かってp型不純物たとえば、アルミニウムAlを注入する。p型不純物のドーピングは、たとえば、注入エネルギが380keVであり、ドーズ量が2×1013cm-2であるイオン注入法により達成される。不純物のドーピングの後、たとえば、1775°Cでアニール処理することにより、p型層23が形成される。また、トレンチは、側壁22が傾斜している必要はなく、たとえば、図22defのU字トレンチ45のように、底面19に対して側面21が90°垂直であってもよい。この場合、p型層23は、図22deに示すように、U字トレンチ45の底壁20からエッジ部24を経てU字トレンチ45の開口端に至るまで形成されていてもよいし、図22fに示すように、U字トレンチ45の底壁20およびエッジ部24のみに形成されていてもよい。また、コンタクト部26は、図22dfに示すように、U字トレンチ45の底壁20のみに形成されていてもよいし、図22eに示すように、p型層23と同様に、U字トレンチ45の底壁20からエッジ部24を経てU字トレンチ45の開口端に至るまで形成されていてもよい。図22dのU字トレンチ45は、たとえば、図24A~図24Gに示す工程により形成することができる。まず、図24Aに示すように、SiC基板2の上に、バッファ層7、ベースドリフト層8、低抵抗ドリフト層9および表面ドリフト層10をこの順にエピタキシャル成長させる。次に、図24Bに示すように、たとえばCVDChemicalVaporDeposition:化学気相成長法により、SiCエピタキシャル層6の表面12にSiO2からなるハードマスク46を形成する。ハードマスク46の厚さは、好ましくは、1μm~3μmである。続いて、公知のフォトリソグラフィ技術およびエッチング技術により、ハードマスク46をパターニングする。このとき、ハードマスク46の厚さに対してエッチング量厚さが2~3倍となるようにエッチング条件を設定する。具体的には、ハードマスク46の厚さが1μm~3μmである場合には、エッチング量が2μm~6μmとなるように、エッチング条件ガス種、エッチング温度を設定する。このエッチング条件は、図23Bの工程でハードマスク38をエッチングしたときに設定されたオーバーエッチング量よりも多いオーバーエッチング量を設定する条件である。これにより、エッチング後のハードマスク46の開口47の側壁下部を、SiCエピタキシャル層6の表面12に対して90°垂直に形成することができる。次に、図24Cに示すように、パターニングされたハードマスク46を介して、SiCエピタキシャル層6の表面へ向かってp型不純物たとえば、アルミニウムAlを注入する。p型不純物のドーピングは、たとえば、注入エネルギが380keVであり、ドーズ量が2×1013cm-2であるイオン注入法により達成される。不純物のドーピングの後、たとえば、1775°Cでアニール処理することにより、p型層48が形成される。次に、図24Dに示すように、p型層48の形成に使用したハードマスク46を残存させたまま、当該ハードマスク46を介して、SiCエピタキシャル層6を表面12からp型層48の底部を貫通する深さまでドライエッチングすることにより、ストライプ状の中間トレンチ53を形成する。中間トレンチ53の側壁には、p型層48の残部側部が残存することとなる。次に、図24Eに示すように、中間トレンチ53形成に使用したハードマスク46を残存させたまま、当該ハードマスク46を介して、中間トレンチ53へ向かってp型不純物たとえば、アルミニウムAlを注入する。p型不純物のドーピングは、たとえば、注入エネルギが380keVであり、ドーズ量が2×1013cm-2であるイオン注入法により達成される。不純物のドーピングの後、たとえば、1775°Cでアニール処理することにより、注入された不純物とp型層48の不純物とが混ざり合って、p型層54が形成される。次に、図24Fに示すように、p型層54の形成に使用したハードマスク46を残存させたまま、当該ハードマスク46を介して、SiCエピタキシャル層6を表面12からp型層54の底部を貫通する深さまでドライエッチングすることにより、ストライプ状のU字トレンチ45を形成する。U字トレンチ45の側壁22には、p型層54の残部側部が残存することとなる。次に、図24Gに示すように、U字トレンチ45の形成に使用したハードマスク46を残存させたまま、当該ハードマスク46を介して、U字トレンチ45へ向かってp型不純物たとえば、アルミニウムAlを注入する。p型不純物のドーピングは、たとえば、注入エネルギが380keVであり、ドーズ量が2×1013cm-2であるイオン注入法により達成される。不純物のドーピングの後、たとえば、1775°Cでアニール処理することにより、注入された不純物とp型層54の不純物とが混ざり合って、p型層23が形成される。このように、SiCエピタキシャル層6の表面12へ向かってイオン注入することにより、表面12から所定の深さを有するp型層48,54を形成する工程と、当該p型層48,54の底部を貫通するトレンチ53,45を形成するとともに、前記p型層48,54の側部を当該トレンチ53,45の側壁に残存させる工程とを繰り返すことにより、U字トレンチ45の側面21が底面19に対して垂直であっても、U字トレンチ45の側壁22にp型層23を確実に形成することができる。なお、イオン注入およびトレンチ形成の繰り返しは、2回に限らず、3回、4回、それ以上であってもよい。また、p型層48,54およびトレンチ53,45の形成時に使用したハードマスク46を連続して用いてイオン注入するので、p型層23を形成するにあたって、マスクを形成する工程を増やす必要がない。以上、本発明の実施形態を説明したが、本発明は、他の形態で実施することもできる。たとえば、前述の実施形態では、本発明の一例として、SiCエピタキシャル層6にトレンチが形成されたショットキーバリアダイオードのバリエーションを示したが、本発明は、トレンチが形成されているものに限らず、閾値電圧Vthが0.3V~0.7Vであり、定格電圧VRにおけるリーク電流Jrが1×10-9A/cm2~1×10-4A/cm2である半導体装置であれば、その形状は特に制限されるものではない。たとえば、前述のJBS構造、プレーナ構造および擬似JBS構造であってもよい。また、前述のショットキーバリアダイオード1の各半導体部分の導電型を反転した構成が採用されてもよい。たとえば、ショットキーバリアダイオード1において、p型の部分がn型であり、n型の部分がp型であってもよい。また、エピタキシャル層は、SiCからなるエピタキシャル層に限らず、SiC以外のワイドバンドギャップ半導体、たとえば絶縁破壊電界が2MV/cmよりも大きい半導体であって、具体的には、GaN絶縁破壊電界が約3MV/cmであり、バンドギャップの幅が約3.42eV、ダイヤモンド絶縁破壊電界が約8MV/cmであり、バンドギャップの幅が約5.47eVなどであってもよい。また、トレンチの平面形状は、ストライプ状である必要はなく、たとえば、図25に示すような格子トレンチ55であってよい。この場合、単位セル56は、格子トレンチ55の各窓部分に直方体形状に形成されることとなる。また、格子トレンチ55は、側面の面方位が11-20面および1-100面となるように形成されていることが好ましい。また、トレンチの内面底面および側面の一部または全部に絶縁膜が形成されていてもよい。たとえば、図26~図30では、台形トレンチ17の側面21および底面19の一部または全部に、絶縁膜57~61がそれぞれ形成されている。具体的には、図26の絶縁膜57は、その上面がSiCエピタキシャル層6の表面12と面一になるように、台形トレンチ17の底面19から台形トレンチ17の開口端まで埋め込まれており、底面19および側面21の全面に接している。図27の絶縁膜58は、台形トレンチ17の底面19から、台形トレンチ17の深さ方向中間部まで埋め込まれており、底面19の全面および側面21の一部に接している。図28の絶縁膜59は、台形トレンチ17の内部に空間を残すように、底壁20からエッジ部24を経て台形トレンチ17の開口端に至る薄膜状に形成されている。これにより、台形トレンチ17の底面19および側面21の全面に接している。図29の絶縁膜60は、台形トレンチ17の内部に空間を残すように、底壁20からエッジ部24を経て台形トレンチ17の開口端の周縁部30を表面12側から覆う薄膜状に形成されている。これにより、台形トレンチ17の底面19および側面21の全面に接している。図30の絶縁膜61は、台形トレンチ17の内部に空間を残すように、底壁20からエッジ部24を経て、側面21における台形トレンチ17の深さ方向中間部に至る薄膜状に形成されている。これにより、台形トレンチ17の底面19の全面および側面21の一部に接している。このように、台形トレンチ17の側面21および底面19の一部または全部に、絶縁膜57~61をそれぞれ形成することにより、容量を小さくすることができるので、スイッチング速度を高速化することができる。さらに図31の例においては、n型の表面ドリフト層10の一部をp型化したp型表面層10 ́に置き換え、当該p型表面層10 ́にアノード電極27を接触させることにより、p型表面層10 ́およびn型SiCエピタキシャル層6低抵抗ドリフト層9によって構成されるpnダイオード62を設けることができる。これにより、図16で示したpnダイオード25と同様の効果を得ることができる。また、図32の例においては、p型層23が台形トレンチ17の深さ方向中間部までしか形成されておらず、当該p型層23は、絶縁膜58によって覆い隠されている。この場合でも図31と同様に、n型の表面ドリフト層10の一部をp型化したp型表面層10 ́に置き換え、当該p型表面層10 ́にアノード電極27を接触させることにより、pnダイオード62を設けることができる。また、アノード電極としては、たとえば、前述のアルミニウム、ポリシリコンの他、たとえば、モリブデンMo、チタンTiなどを使用することにより、SiCエピタキシャル層6に対してショットキー接合ヘテロ接合させることができる。また、p型層23を形成するためのp型不純物としては、たとえば、Alアルミニウムなどを使用することもできる。また、p型層23は、形成されていなくてもよい。本発明の半導体装置半導体パワーデバイスは、たとえば、電気自動車ハイブリッド車を含む、電車、産業用ロボットなどの動力源として利用される電動モータを駆動するための駆動回路を構成するインバータ回路に用いられるパワーモジュールに組み込むことができる。また、太陽電池、風力発電機その他の発電装置とくに自家発電装置が発生する電力を商用電源の電力と整合するように変換するインバータ回路に用いられるパワーモジュールにも組み込むことができる。その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。"