"半導体基板の一方の面に設けられた柱状電極と、前記半導体基板の一方の面の前記柱状電極の周側面に設けられた封止層と、前記柱状電極の端部に、一方の端部が接続された外部接続用電極と、前記封止層上に設けられたガイド層と、を有し、前記外部接続用電極の他方の端部は、前記ガイド層から突出しており、前記外部接続用電極は、前記半導体基板の前記一方の面側から見て、前記ガイド層と対応する領域にははみ出ていないことを特徴とする半導体装置。請求項1に記載の発明において、前記半導体基板の一方の面に、前記柱状電極に接続された配線が設けられており、前記外部接続用電極における前記ガイド層から突出した部分の高さは、前記外部接続用電極における前記ガイド層に周側面が覆われている部分の高さの20以下であり、前記ガイド層は、ドライフィルムレジスト、感光性ポリイミドのいずれかであることを特徴とする半導体装置。請求項1又は2に記載の発明において、前記外部接続用電極及び前記ガイド層は、前記半導体基板の一方の面に部分的に設けられ、前記柱状電極の前記端部及び前記封止層が露出する領域を有していることを特徴とする半導体装置。請求項1乃至3のいずれかに記載の発明において、前記外部接続用電極は、半田材料により構成されていることを特徴とする半導体装置。一方の面側に外部接続用電極が設けられた半導体装置の前記外部接続用電極を、回路基板に設けられた接続パッドに接合させて実装する半導体装置の実装構造において、前記半導体装置は、前記半導体基板の一方の面に設けられた柱状電極と、前記半導体基板の一方の面の前記複数の柱状電極を除く領域に設けられた封止層と、前記柱状電極の一方の端部に、一方の端部が接続された外部接続用電極と、前記封止層の一方の面の前記外部接続用電極の周側面に設けられたガイド層と、を有し、前記外部接続用電極の他方の端部は、前記ガイド層から突出して、前記回路基板に設けられた前記接続パッドに接合されており、前記外部接続用電極における前記ガイド層から突出した部分の高さは、前記外部接続用電極における前記ガイド層に周側面が覆われている部分の高さの20以下であることを特徴とする半導体装置の実装構造。請求項5に記載の発明において、前記外部接続用電極における前記ガイド層から突出した部分を平面視した径は、前記外部接続用電極における前記ガイド層に周側面が覆われている部分を平面視した径の110以下であることを特徴とする半導体装置の実装構造。請求項5又は6に記載の発明において、前記半導体基板の一方の面に、前記柱状電極に接続された配線が設けられており、前記ガイド層19は、ドライフィルムレジスト、感光性ポリイミドのいずれかであることを特徴とする半導体装置の実装構造。請求項5乃至7のいずれかに記載の発明において、前記外部接続用電極は、前記半導体基板を平面視して、前記柱状電極の配列と整合する位置に設けられていることを特徴とする半導体装置の実装構造。請求項5乃至8のいずれかに記載の発明において、前記外部接続用電極及び前記ガイド層は、前記半導体基板の一方の面に部分的に設けられ、前記半導体装置は、前記外部接続用電極及び前記ガイド層が設けられた第1の領域と、前記柱状電極の前記端部及び前記封止層が露出する第2の領域を有し、前記第1の領域において、前記複数の外部接続用電極の他方の端部が前記接合電極として前記回路基板に設けられた前記接続パッドに接合され、前記第2の領域において、露出した前記柱状電極の前記端部に、他の半導体装置が接続されていることを特徴とする半導体装置の実装構造。請求項5乃至9のいずれかに記載の発明において、前記外部接続用電極は、半田材料により構成されていることを特徴とする半導体装置の実装構造。ところで、上述したような半導体装置を回路基板上に実装する場合、パッケージを構成する封止層の上面パッケージ表面に設けられた各半田バンプを、回路基板の上面に設けられた各接続パッドに接合させるフェースダウン実装が適用されている。このような半導体装置の実装構造においては、温度サイクル試験を行ったり、実製品において過度の熱負荷が繰り返し加わると、半田バンプにクラックが発生する場合があることが知られている。この半田バンプのクラックは、半導体装置のパッケージと回路基板の熱膨張係数又は、線膨張係数の違いに起因して、半導体装置と回路基板を接合する半田バンプに応力が集中することにより発生することが判明している。そして、このように、半田バンプにクラックが発生すると、半導体装置と回路基板との電気的接続が不良になるため、製造歩留まりや半導体装置の信頼性の悪化を招くという問題を有していた。そこで、本発明は、上述した問題点に鑑み、半田バンプにおけるクラックの発生を抑制して、回路基板との良好な電気的接続を得ることができる半導体装置及び半導体装置の実装構造を提供することを目的とする。本発明に係る半導体装置は、半導体基板の一方の面に設けられた柱状電極と、前記半導体基板の一方の面の前記柱状電極の周側面に設けられた封止層と、前記柱状電極の端部に、一方の端部が接続された外部接続用電極と、前記封止層上に設けられたガイド層と、を有し、前記外部接続用電極の他方の端部は、前記ガイド層から突出しており、前記外部接続用電極は、前記半導体基板の前記一方の面側から見て、前記ガイド層と対応する領域にははみ出ていないことを特徴とする。本発明に係る半導体装置の実装構造は、一方の面側に外部接続用電極が設けられた半導体装置の前記外部接続用電極を、回路基板に設けられた接続パッドに接合させて実装する半導体装置の実装構造において、前記半導体装置は、前記半導体基板の一方の面に設けられた柱状電極と、前記半導体基板の一方の面の前記複数の柱状電極を除く領域に設けられた封止層と、前記柱状電極の一方の端部に、一方の端部が接続された外部接続用電極と、前記封止層の一方の面の前記外部接続用電極の周側面に設けられたガイド層と、を有し、前記外部接続用電極の他方の端部は、前記ガイド層から突出して、前記回路基板に設けられた前記接続パッドに接合されており、前記外部接続用電極における前記ガイド層から突出した部分の高さは、前記外部接続用電極における前記ガイド層に周側面が覆われている部分の高さの20以下であることを特徴とする。本発明に係る半導体装置及び半導体装置の実装構造によれば、温度サイクル等に起因する半田バンプのクラックの発生を抑制して、半導体装置と回路基板との良好な電気的接続を確保して、製造歩留まりの改善や半導体装置の信頼性の向上を図ることができる。以下、本発明に係る半導体装置及び半導体装置の実装構造について、実施形態を示して詳しく説明する。<第1の実施形態>半導体装置まず、本発明に係る半導体装置について説明する。図1は、本発明に係る半導体装置の第1の実施形態を示す概略平面図であり、図2は、第1の実施形態に係る半導体装置を示す概略断面図である。ここで、図2は、図1に示した半導体装置におけるII-II線本明細書においては図1中に示したローマ数字の2に対応する記号として便宜的にIIを用いる。に沿った断面を示す図である。図3は、第1の実施形態に係る半導体装置を回路基板に実装した状態を示す概略断面図である。第1の実施形態に係る半導体装置10は、例えば図1、図2に示すように、所定の機能を有する集積回路図示を省略が上面側図1の紙面手前側、及び、図2の上面側;一面側に形成された半導体基板11を備えている。ここで、集積回路は、周知のトランジスタやダイオード、抵抗、コンデンサ等の素子により形成されている。図1、図2に示すように、半導体基板11の上面には、集積回路の各素子に接続されたアルミニウム系金属等からなる複数の接続パッド12が設けられている。また、半導体基板11の上面には、複数の接続パッド12を被覆するように、酸化シリコンや窒化シリコン等からなるパッシベーション膜13が設けられている。ここで、パッシベーション膜13は、半導体基板11の上面に関する法線の方向図1の紙面手前側、又は、図2の上側に相当するから見て、すなわち、半導体基板11を平面視して、半導体基板11の上面の外周縁部分を枠状に露出させるように設けられている。また、当該パッシベーション膜13には、各接続パッド12の上面の一部例えば中央部分を露出させる複数の開口部13hが設けられている。パッシベーション膜13の上面には、ポリイミド系樹脂等からなる保護膜14が、半導体基板11を平面視して、パッシベーション膜13と略同一の形状となるように設けられている。パッシベーション膜13の開口部13hに対応する部分の保護膜14には、開口部14hが設けられている。すなわち、各接続パッド12の上面の一部は、パッシベーション膜13に設けられた開口部13h、及び、保護膜14に設けられた開口部14hを介して露出されている。なお、本実施形態では、図1に示すように、複数の接続パッド12が、半導体基板11の上面の外周縁に沿って、略矩形枠状をなすように配列されている場合を示したが、各接続パッド12の配列はこれに限られるものではない。また、図1、図2に示すように、保護膜14の上面には、複数の配線15が設けられている。配線15は、例えば、保護膜14の上面に設けられた銅の薄膜又はチタンの薄膜、或いはチタンに銅を積み重ねた薄膜等からなる下地金属層15-1と、下地金属層15-1の上面に設けられた銅等からなる上部金属層15-2との2層構造を有している。各配線15の一端部15aは、パッシベーション膜13及び保護膜14に設けられた開口部13h、14hを介して各接続パッド12の上面に電気的に接続されている。また、各配線15の他端部には、ランド15bが形成されている。そして、各配線15の一端部15aと他端部ランド15bの間は、これらと一体的に形成された引き回し線部15cにより接続されている。また、図1、図2に示すように、各配線15のランド15bの上面には、銅等からなる柱状電極16が設けられ、ランド15bと柱状電極16が電気的に接続されている。ここで、柱状電極16は、例えば図1に示すように、矩形状の半導体基板11の各辺方向図面上下方向及び左右方向に等間隔を有するように正方配列されている。また、図2に示すように、配線15及び保護膜14が設けられた半導体基板11の上面で、柱状電極16の周側面には、シリカフィラーを含むエポキシ系樹脂等からなる封止層17が設けられている。封止層17の上面は、平坦化されており、上述した柱状電極16の上面端部が露出するように略面一となるように設けられている。さらに、図2に示すように、各柱状電極16の上面には、半田材料からなる柱状の外部接続用電極18が設けられ、柱状電極16と外部接続用電極18が電気的に接続されている。すなわち、各外部接続用電極18は、例えば図1に示すように、上述した柱状電極16と同様に正方配列されているとともに、各柱状電極16の配列と整合する位置に設けられている。また、図2に示すように、封止層17の上面には、樹脂等の絶縁性材料からなるガイド層19が設けられている。このように、封止層17の一方の面とガイド層19の他方の面とが接合されている。ガイド層19の上面は、略平坦化されている。ここで、上述した外部接続用電極18は、その上部が、ガイド層19の上面から突出するように設けられている。なお、ガイド層19は、上述した樹脂等の絶縁性材料を適用することができるほか、酸化被膜により外部接続用電極18間の導通が遮断された金属膜等を適用することもできる。そして、本実施形態に係る半導体装置10においては、図2に示すように、図1のII-II断面を側面から見た場合、特に、外部接続用電極18の上部が、外部接続用電極18を形成するためにガイド層19に設けられた開口部詳しくは後述する上でのみ、ガイド層19の上面から突出していることを特徴としている。すなわち、外部接続用電極18の上部が、半導体基板11を平面視した場合に、当該外部接続用電極18の平面的な形状の範囲内で、ガイド層19の上面から突出している。換言すると、外部接続用電極18の周側面を覆うガイド層19の上方には、外部接続用電極18の上部がはみ出さないように設けられている。つまり、図2に示したように、ガイド層19の上面と直交する垂線点線と垂線点線との間のガイド層19上の領域半導体基板11の一方の面側から見てガイド層19と対応する領域には、外部接続用電極18ははみ出ていない。このような構成を有する半導体装置10を、図3に示すように、回路基板31に実装する場合には、図2に示した半導体装置10のガイド層19の上面と回路基板31の上面を対向させた状態で、ガイド層19の上面から突出するように設けられた外部接続用電極18の上部が、回路基板31の上面に設けられた接続パッド32に接合される。これにより、半導体装置10の半導体基板11上に設けられた集積回路図示を省略が、配線15、柱状電極16、外部接続用電極18を介して、回路基板31上面の接続パッド32に電気的に接続される。ここで、本実施形態に係る半導体装置10と回路基板31の接合構造においては、各外部接続用電極18の周側面が、封止層17の一方の面に設けられたガイド層19により規制されて柱状に設けられ、かつ、回路基板31側と接合される外部接続用電極18の一端部で、ガイド層19により規制されていない領域は、ガイド層19の一方の面にはみ出さないように設けられている。もし仮にはみ出していたとしても、ガイド層19から突出した部分の外部接続用電極18を平面視した径は、周側面がガイド層19に覆われている外部接続用電極18の径の110以下であり、望ましくは105以下である。また、ガイド層19から突出した部分の外部接続用電極18の高さhEL図2参照は、周側面がガイド層19に覆われている外部接続用電極18の高さhELの20以下であり、望ましくは10以下である。このような接合構造によれば、図3に示す断面図のように、外部接続用電極18の周側面の断面形状を直線状、又は、直線状に近似させることができるとともに、封止層17の一方の面から回路基板31に設けられた接続パッド32の上面迄の距離以下、スタンドオフと記すSH1を高く設定することができる。また、本実施形態に係る接合構造によれば、外部接続用電極18を形成する半田材料の量を多くすることができるとともに、外部接続用電極18相互を良好に絶縁することができる。したがって、本実施形態によれば、温度サイクル等に起因して、半導体装置10と回路基板31とを接合する外部接続用電極18におけるクラックの発生を抑制して、半導体装置10と回路基板31との良好な電気的接続を確保することができ、製造歩留まりの改善や半導体装置の信頼性の向上を図ることができる。なお、図3において、符号33は、半導体装置10と回路基板31との接合強度を向上させるためのアンダーフィルであって、例えば液状加熱硬化型のエポキシ樹脂等が用いられる。また、本実施形態の作用効果の具体的な検証については、詳しく後述する。半導体装置の製造方法次に、本実施形態に係る半導体装置の製造方法について説明する。図4~図12は、第1の実施形態に係る半導体装置の製造方法の一例を示す工程断面図である。ここでは、図2に示した断面構造を有する半導体装置について製造方法を説明する。上述した半導体装置10の製造方法は、まず、図4aに示すように、ウエハ状態の半導体基板以下、半導体ウエハ21と記すを準備する。ここで、半導体ウエハ21の上面には、図示を省略した集積回路に接続されたアルミニウム軽金属等からなる複数の接続パッド12が形成されている。そして、この接続パッド12を被覆するように、半導体ウエハ21の上面に酸化シリコン等からなるパッシベーション膜13、及び、ポリイミド系樹脂等からなる保護膜14が積層形成されている。各接続パッド12上のパッシベーション膜13及び保護膜14には、各々開口部13h、14hが形成され、当該開口部13h、14hを介して各接続パッド12の上面の一部例えば中央部分が露出されている。なお、半導体ウエハ21の厚さは、図2に示した半導体基板11の厚さよりも厚く設定されている。また、図4aにおいて、符号22で示す領域は、ダイシングストリートである。このダイシングストリート22及びその両側の近傍領域におけるパッシベーション膜13及び保護膜14は、予め除去されて、半導体ウエハ21の上面が露出されている。次いで、図4bに示すように、パッシベーション膜13及び保護膜14の各開口部13h、14hを介して露出された接続パッド12の上面、保護膜14の上面、並びに、ダイシングストリート22及びその両側の近傍領域において露出された半導体ウエハ21の上面に、下地金属層15-1を形成する。ここで、下地金属層15-1は、例えば、無電解メッキにより形成された銅層のみであってもよく、また、スパッタ法により形成された銅層のみであってもよく、さらには、スパッタ法により形成されたチタン等の薄膜層上にスパッタ法により銅層を形成したものであってもよい。次いで、図4cに示すように、下地金属層15-1の上面にポジ型の液状レジストからなる第1のメッキレジスト膜23をパターン形成する。ここで、後述する上部金属層15-2の形成領域に対応する部分における第1のメッキレジスト膜23には、開口部23hが形成されている。次いで、図5aに示すように、下地金属層15-1をメッキ電流路とした銅の電解メッキを行なうことにより、第1のメッキレジスト膜23の開口部23h内に露出された下地金属層15-1の上面に、上部金属層15-2が形成される。その後、下地金属層15-1の上面から第1のメッキレジスト膜23が剥離される。次いで、図5bに示すように、上部金属層15-2及び下地金属層15-1の各上面に、ネガ型のドライフィルムレジストからなる第2のメッキレジスト膜24をパターン形成する。ここで、上部金属層15-2のランド後述する柱状電極16の形成領域に対応する部分における第2のメッキレジスト膜24には、開口部24hが形成されている。次いで、図6aに示すように、下地金属層15-1をメッキ電流路とした銅の電解メッキを行なうことにより、第2のメッキレジスト膜24の開口部24h内に露出された上部金属層15-2のランド上面に、柱状電極16が形成される。その後、図6bに示すように、上部金属層15-2及び下地金属層15-1の各上面から第2のメッキレジスト膜24が剥離される。なお、この状態では、柱状電極16の高さは、図2に示した柱状電極16の高さよりも高くなるように設定されている。次いで、図7aに示すように、上部金属層15-2をマスクとして、当該上部金属層15-2直下の領域以外の下地金属層15-1をエッチングして除去することにより、上部金属層15-2の直下にのみ下地金属層15-1を残存させる。これにより、上部金属層15-2とその直下に残存する下地金属層15-1からなる2層構造の配線15が形成される。この配線15の形成工程においては、さらに、酸素プラズマ法等を用いて、下地金属層15-1がエッチング除去された領域の保護膜14や半導体ウエハ21等に対して、アッシング処理を行うものであってもよい。これによれば、保護膜14や半導体ウエハ21上に残存する下地金属層15-1の残渣を除去することができるとともに、後述する封止層17の形成工程において、保護膜14や半導体ウエハ21と封止層17との密着性を向上させることができる。次いで、図7bに示すように、配線15、柱状電極16及び保護膜14の各上面、並びに、ダイシングストリート22及びその両側の近傍領域における半導体ウエハ21の上面に、スクリーン印刷法等を用いてシリカフィラーを含むエポキシ系樹脂等からなる液状の封止材料が塗布される。このとき、封止材料は、柱状電極16の上面及び側面を含む全周を被覆するように塗布される。その後、封止材料に含まれるガス成分を減圧雰囲気下で除去脱泡した後、焼成処理を行うことにより、封止層17が形成される。ここで、封止層17は、図7bに示すように、柱状電極16に接触するように形成され、かつ、その厚さは柱状電極16の上面を被覆するように、柱状電極16の高さよりもやや厚くなるように設定される。次いで、図8aに示すように、上述した封止層17の上面側、及び、柱状電極16の上部を機械的に研削して除去することにより、図中の研削面CS1において、柱状電極16の上面を露出させるとともに、封止層17の上面とほぼ面一に形成する。これにより、半導体ウエハ21が載置、固定されたステージ図示を省略の基準面半導体ウエハ21の下面に相当するから研削面CS1までの高さ、すなわち、柱状電極16の上面までの高さが、任意の寸法に設定される。なお、この機械的な研削により柱状電極16の上面にバリが生じた場合には、このバリをウェットエッチング等により除去し、さらにこの後の酸化を防止するため、柱状電極16の上面に無電解メッキによりニッケル層を形成する等の表面処理を行うようにしてもよい。次いで、図8bに示すように、半導体ウエハ21の下面側を、図中の研削面CS2まで機械的に研削することにより、半導体ウエハ21の厚さを薄くする。ここでは、半導体ウエハ21の上面側をステージ図示を省略上に載置、固定した状態で、半導体ウエハ21の下面側を機械的に研削することにより、ステージの基準面図8aに示した半導体ウエハ21の上面側の研削面CS1に相当するから研削面CS2までの高さ、すなわち、半導体装置10本体の厚みが、任意の寸法に設定される。次いで、図9に示すように、封止層17の上面に、感光性ポリイミド等の樹脂材料からなるガイド層19をパターン形成する。ここで、ガイド層19には、封止層17の上面に露出する柱状電極16に対応する部分に開口部19hが形成され、当該開口部19h内には、柱状電極16の上面が露出されている。このようなガイド層19の開口部19hは、例えば上述した柱状電極16を形成する際に、第2のメッキレジスト膜24に開口部24hを形成するために使用したものと同じドライフィルムレジストを用いて露光、現像処理を行うことにより形成することができる。ガイド層19は、予め開口部19hが形成されたドライフィルムを、柱状電極16の配列と開口部19hの位置を整合させて取り付けるものであってもよいし、感光性ポリイミド等、封止層17上に感光性樹脂材料を塗布、硬化させた後、露光、現像処理を行って、柱状電極16の上面が露出する開口部19hをパターン形成するものであってもよい。ここで、ガイド層19としてドライフィルムを適用した場合には、比較的平坦な上面を簡易に得ることができる。なお、本実施形態においては、ガイド層19として感光性の樹脂膜を用いる場合について説明したが、本発明はこれに限定されるものではない。すなわち、ガイド層19は、少なくとも後述する外部接続用電極18相互を良好に絶縁することができるものであれば、例えば酸化被膜により導通が遮断された金属膜等を適用するものであってもよい。次いで、図10に示すように、ガイド層19に形成された開口部19h内に、所定の体積もしくは粒径を有する半田ボール18bを、1又は複数個搭載挿入する。図10では、各開口部19h内に、2個の半田ボール18bを搭載した場合を示す。次いで、加熱処理リフローを行って、搭載された半田ボール18bを溶融して開口部19h内に半田材料を充填することにより、図11に示すように、柱状電極16の上面に電気的に接触するとともに、ガイド層19の上面から上部が突出した外部接続用電極18が形成される。ここで、外部接続用電極18の上部は、ガイド層19の上方にはみ出さないように、半導体基板11を平面視した場合に、ガイド層19に周側面が覆われた当該外部接続用電極18の形成領域の範囲内すなわち、開口部19h上のみで、ガイド層19の上面から突出するように形成される。ここで、ガイド層19に設けられた開口部19h内に外部接続用電極18を形成する際の具体的な数値設定について説明する。例えば、ガイド層19に設けられた直径260μmの開口部19hに対して、直径240μmの半田ボール18bを2個搭載した場合、半田ボール18bを構成する半田材料の総量半田量は、次式1のように求めることができる。この半田量は、半田ボール18bを使用して、ガイド層19の開口部19hに形成される外部接続用電極18の体積に相当する。4×π×240/23/3×2≒14,476,000[μm3]1一方、外部接続用電極18の体積は、外部接続用電極18の高さをHとした場合、次式2のように求めることができる。この外部接続用電極18の高さHは、半導体装置10の封止層17と、回路基板31の接続パッド32と、の対向する面間の離間距離であるスタンドオフに対応する。260/22×π×H≒53,092H[μm3]2ここで、H=272μmとすると、次式3に示す数値が得られる。260/22×π×272≒14,441,000[μm3]3したがって、この数値設定によれば、半導体装置10の封止層17と回路基板31の対向する面間のスタンドオフを、概ね272μm以上に設定することができる。このスタンドオフの数値は、上述した1式に示した半田量と略同等の体積を有する半田バンプを用いた接合構造後述する比較検証において詳述する;図13b参照におけるスタンドオフの数値よりも大きい値であるので、スタンドオフを十分高くすることができる。仮にガイド層19の高さを272μmとすると、半田ボール18bをリフローした後の外部接続用電極18の高さがガイド層19の高さを僅かに上回ることになる。この場合、開口部19hの直径260μmが、半田ボール18bの直径240μmより若干大きいことを考慮しても、ガイド層19の開口部19hに半田ボール18bを2個搭載すると、上側に搭載される半田ボール18bをガイドしてくれる部分のガイド層19の開口部19hの高さは、32μmより若干高いだけである。しかし、直径240μmの半田ボール18bの周囲のガイド層19の開口部19hの高さが32μmでも、半田ボール18bがガイド層19上に転がってしまうことはなく、ガイド可能である。また、図3に示すように、回路基板31に設けられた接続パッド32上に、半田は印刷されていないが、予め、接続パッド32上に半田を印刷しておき、半田層を設けておいても良い。そうすれば、外部接続用電極18の高さがガイド層19の高さより低くても問題ない。また、スタンドオフSH1の高さを尚一層高くすることができる。なお、この数値設定においては、3式において仮定した外部接続用電極18の高さHよりもガイド層19の厚みが薄くなるように設定されることはいうまでもない。これにより、図11に示すように、外部接続用電極18の上部が、開口部19hの形成領域の上方に、ガイド層19の上面から突出するように形成される。次いで、図12に示すように、ガイド層19、封止層17及び半導体ウエハ21をダイシングストリート22に沿って切断して個片化することにより、図1、図2に示した半導体装置10が複数個得られる。作用効果の検証次に、上述した実施形態に係る半導体装置の作用効果について、具体的に検証する。図13は、本実施形態の比較例となる半導体装置を示す概略構成図である。図13aは、比較例となる半導体装置の概略断面図であり、図13bは、比較例となる半導体装置を回路基板に実装した状態を示す概略断面図である。ここでは、上述した実施形態に係る半導体装置との対比を簡易にするために、同等の構成については同一の符号を付して示した。また、図13bにおいては、図示を簡略化するために、図13aに示した半導体基板11上に設けられた接続パッド12、パッシベーション膜13及び保護膜14を省略した。図14は、比較例となる半導体装置における問題点を説明するための図である。ここで、図14aは、比較例となる半導体装置における問題点を示す概念図であり、図14b、cは、比較例となる半導体装置における問題点を実証するための顕微鏡写真である。本実施形態の比較例となる半導体装置においては、次のような装置構造が適用されているものとする。すなわち、図13aに示すように、比較例となる半導体装置10pは、集積回路図示を省略や接続パッド12が設けられた半導体基板11を備え、その上面側にパッシベーション膜13及び保護膜14が設けられている。保護膜14上には、配線15が設けられ、当該配線の一端側は、パッシベーション膜13及び保護膜14に設けられた開口部13h、14hを介して、各接続パッド12に接続されている。一方、配線の他端側の上面には、柱状電極16が設けられている。また、保護膜14及び配線15が設けられた領域を含む半導体基板11の上面には、封止層17が設けられ、当該封止層17の上面に、柱状電極16の上面が露出されている。そして、各柱状電極16の上面には、半田バンプ18pが突出するように設けられている。このような構成を有する半導体装置10pを、図13bに示すように、回路基板31に実装する場合には、図13aに示した半導体装置10pの封止層17の一方の面と回路基板31の上面を対向させた状態で、封止層17から突出するように設けられた半田バンプ18pが、回路基板31の上面に設けられた接続パッド32に接合される。これにより、半導体装置10pの半導体基板11上に設けられた集積回路図示を省略が、配線15、柱状電極16、半田バンプ18pを介して、回路基板31上面の接続パッド32に電気的に接続される。ここで、半導体装置10pを回路基板31に実装する際の一般的な数値設定について一例を示して説明する。図13bに示した実装構造において、半田バンプ18pの直径を300μmとした場合、その半田量は、次式4のように求めることができる。4×π×300/23/3≒14,173,000μm34また、この数値設定の場合、半導体装置10pの封止層17と、回路基板31の接続パッド32と、が対向する面間の離間距離であるスタンドオフSH11は、半田バンプ18pの直径300μmよりも小さい、概ね210~220μmに設定される。このスタンドオフSH11の数値は、複数の半田バンプ18pが配列された半導体装置10pを回路基板31上に搭載した状態で、加熱処理リフローを行って半田バンプ18pと回路基板31上の接続パッド32とを接合する場合には、概ね、半田バンプ18pの接合面積の総和と、半導体装置10pの自重に基づいて決定される。そのため、半田バンプ18pを加熱処理して半導体装置10pを接合する場合には、一般に、スタンドオフSH11の数値は半田バンプ18pの直径よりも小さくなる。図13bに示したように、半導体装置10pが半田バンプ18pを介して、直接回路基板31に接合された実装構造においては、温度サイクル試験を行ったり、実製品において過度の熱負荷が繰り返し加わると、図14aに示すように、半田バンプ18pにクラック18cが発生する場合があることが知られている。図13bに示した実装構造において、温度サイクル試験を実施した場合の半田バンプ18pの断面の顕微鏡写真の一例を、図14b、cに示す。図14bは、温度サイクル試験を実施する以前の初期状態の半田バンプ18pの断面を示し、図14cは、温度サイクル試験を実施した場合にクラック18cが発生した半田バンプ18pの断面を示すものである。この半田バンプ18pにおけるクラック18cは、半導体装置10pのパッケージを構成する半導体基板11と回路基板31の熱膨張係数又は、線膨張係数の違いに起因して発生することが判明している。すなわち、温度サイクル試験のような熱負荷が繰り返し加わると、図14a中の矢印で示すように、半導体基板11と回路基板31の伸縮量に差が生じることにより、半導体装置10pと回路基板31を接合する半田バンプ18pに応力が集中して、クラック18cが発生するものである。このようなクラック18cの発生を抑制するためには、半導体基板11と、例えば、ガラスエポキシ樹脂等を含む回路基板31と、の熱膨張係数の違い、すなわち、熱負荷が繰り返し加わった場合の半導体基板11と回路基板31の伸縮量の差に起因して、半田バンプ18pに印加される応力や、半田バンプ18pに生じる歪みを緩和させるような接合構造を適用することが考えられる。ここでは、図13bに示した実装構造において、半導体装置10p又は、封止層17と回路基板31又は、接続パッド32の対向する面間の離間距離であるスタンドオフSH11を高く設定することにより、半田バンプ18pへの応力の集中を抑制する接合構造について、以下に考察する。図15は、比較例となる半導体装置における問題点を改善するための接合構造を示す概略断面図である。ここでは、図示を簡略化するために、半導体基板11下に設けられた接続パッド12、パッシベーション膜13、保護膜14、配線15及び柱状電極16を省略し、封止層17のみを示した。図16は、温度サイクル試験における試験対象となる接合構造を示す図であり、図17は、温度サイクル試験における設定温度及び設定時間を示すグラフであり、図18は、温度サイクル試験における測定結果を示すグラフ及び表である。まず、熱負荷が繰り返し加わった場合の封止層17と回路基板31の伸縮量の差を緩和させるような第1の接合構造として、例えば図15aに示すように、半導体装置10p又は、封止層17と、回路基板31に設けられた接続パッド32と、の離間距離であるスタンドオフSH12を、図13bに示した実装構造におけるスタンドオフSH11よりも高く設定SH12>SH11するものとする。ここで、第1の接合構造においては、半導体装置10pと回路基板31を接合する半田バンプ18paの半田量を、図13bに示した実装構造における各半田バンプ18pの半田量と同一になるように設定し、スタンドオフSH12のみが高くなるように構成する。このような接合構造においては、図15aに示すように、半田バンプ18paの側面部分の断面形状が、図13bに示した半田バンプ18pに比較して、緩やかな円弧形状、もしくは、直線に近似した形状を示す。すなわち、この局所的な当該側面部分を円に近似した際の曲率半径が、図13bに示した場合に比較して、大きく設定されることになる。また、第2の接合構造として、例えば図15bに示すように、半田バンプ18pbの半田量を、図13bに示した実装構造における半田バンプ18pの半田量よりも多くなるように設定することにより、スタンドオフSH13を、図13bに示した実装構造におけるスタンドオフSH11よりも高く設定SH13>SH11するものとする。このような接合構造においては、図15bに示すように、半田バンプ18pbの側面部分の断面形状は、図13bに示した半田バンプ18pと同様に円弧形状を示す。すなわち、当該側面部分の曲率半径が、図13bに示した場合と同様に小さく設定されることになる。ところで、図13b及び図15a、bにおいては、回路基板31への半導体装置10pの実装構造を、便宜的に簡略化して示したが、実製品のウエハレベルCSPにおいては、例えば16×16=256個のように、多数の半田バンプが数mm四方の小型化された半導体装置10pの封止層17の下面パッケージ表面に配列される。ここで、半田バンプ相互の配列間隔ピッチとは、外部接続用電極18の中心から中心までの距離をいい、封止層17の上面に配列される半田バンプの数が多くなるほど狭くなる。特に、図15bに示した第2の接合構造においては、半田バンプ18pbの半田量を多くしているため、隣接する半田バンプ18pbの側面部分が近接してショートが発生しやすいという問題が顕著になる。そのため、第2の接合構造を実製品にそのまま適用することは困難であると考えられる。そこで、以下においては、図15aに示した第1の接合構造に着目して、図13bに示した接合構造と比較しながら検証するものとする。まず、比較検証に用いた接合構造について説明する。本比較検証に用いた半導体装置10pは、平面視した際のパッケージの外形が一辺8.0mm×8.0mmの正方形を有し、このパッケージの表面に16×16=256個の半田バンプが正方配列されているものとする。また、隣接する半田バンプとの配列間隔ピッチは、0.5mmに設定されているものとする。半田バンプは、錫Sn、銀Ag、銅Cu、ニッケルNiの比率が1:1.2:0.5:0.05の半田材料を適用した。また、本比較検証に用いた回路基板31は、平面視した際の外形が30mm×40mmの矩形を有するとともに、0.8mmの板厚を有している。回路基板31の上面には、上述した半導体装置10pのパッケージ表面に配列された256個の半田バンプのうち、12×12=144個の半田バンプに対応する接続パッド32が正方配列されているものとする。ここで、接続パッド32の材質は銅Cuを適用した。そして、上述した半導体装置10pのパッケージ表面に配列された半田バンプ18pを、回路基板31の上面に設けられた接続パッド32に対応させて接合し、所定の加熱処理を行うことにより、次のような接合構造を形成した。すなわち、図13bに示した接合構造に相当する検証例1、及び、図15aに示した接合構造に相当する検証例2は、図16a、bに示すように、半導体基板11の厚みA、柱状電極16の高さB、封止層17の厚みC、スタンドオフDの各パラメータが設定されている。ここでは、検証例1と検証例2における半田バンプ18pの半田量は略同一になるように設定されているとともに、検証例1のスタンドオフD=243.1μmに比較して、検証例2のスタンドオフD=267.6μmの方が高くなるように設定されている。以上の条件における検証例1と検証例2の各半田バンプ18pの断面の顕微鏡写真の一例を、図16cに示す。次いで、本比較検証において実施した温度サイクル試験の条件設定について説明する。本比較検証においては、温度サイクル条件設定温度及び設定時間として、図17に示すように、125°Cで9分間加熱した後、室温RTに戻す1分間のインターバルを経て、-25°Cで9分間冷却し、その後、室温RTに戻す1分間のインターバルを経る一連の温度サイクルを1周期として、これを繰り返し実行する。本比較検証における温度サイクル試験は、温度サイクルの回数に対する、半田バンプ18pのクラックに起因する不良発生比率を測定する。このような温度サイクル試験における測定結果として、温度サイクルの回数に対する、半田バンプ18pの不良発生比率の関係を図18aに対数グラフとして、また、図18bに表として示す。図18aに示した対数グラフから、検証例1の近似直線の傾きm=6.5と検証例2の近似曲線の傾きm=5.0が共に1より大きいことから、磨耗故障であることがわかる。ここで、近似直線の傾きとは、図18aに示した対数グラフにおいて、ログスケールで示した温度サイクル数x軸に対する、ログスケールで示した不良発生比率y軸の傾きである。この近似直線の傾きの違いは、特定の不良発生比率に到達するまでの温度サイクル数すなわち、図18bに示した表の不良発生平均サイクル数に相当するが、検証例1の場合1632回に比較して検証例2の場合1982回方が大きくなり、クラックの発生不良発生が起こりにくいことを意味している。なお、本比較検証における温度サイクル試験では、図18bに示した表から、検証例1に比較して検証例2の方が、不良発生平均サイクル数が概ね20程度向上するという結果を得た。なお、具体的な検証結果の開示は省略するが、図15bに示したように、半田バンプの半田量を多く設定した場合においても、隣接する半田バンプとのショートが発生しない配列間隔で、各半田バンプが設けられている場合には、上述した比較検証と同様の結果を得ることができた。以上のことから、本願発明者は、実装構造におけるスタンドオフが高く、かつ、半田バンプの側面部断面の曲率半径が大きく換言すると、側面部断面が直線状に近似するように設定されるほど、さらには、半田バンプの半田量を多く設定するほど、熱負荷が繰り返し印加された場合であっても、半田バンプにクラックが発生しにくく、良好な電気的接続が保持されるという一つの結論を導いた。そこで、本実施形態に係る半導体装置10は、図2に示したように、半導体基板11の上面側に複数の柱状電極16及び封止層17が設けられ、封止層17の上面に各柱状電極16の上面が露出する半導体装置において、当該封止層17の上面に絶縁性のガイド層19が設けられているとともに、各柱状電極16に個別に接続され、その上部がガイド層19の上面から突出する柱状の外部接続用電極18が、複数設けられた構成を有している。すなわち、本実施形態に係る半導体装置は、図13aに比較例として示した半導体装置10pの各柱状電極16の上面から半田バンプ18pを取り除いた構成において、封止層17上にガイド層19と、各柱状電極16に接続されるとともに、上部がガイド層19の上面から突出する複数の外部接続用電極18と、が設けられた構成を有している。そして、本実施形態に係る半導体装置10を回路基板31上に実装する場合には、図3に示したように、ガイド層19の上面から突出する各外部接続用電極18の上部が、回路基板31側の各接続パッド32に載置された状態で、加熱処理を行うことにより、各外部接続用電極18と回路基板31上の接続パッド32とが接合される。このとき、外部接続用電極18の周側面は、ガイド層19に覆われて直線状に規制され、また、外部接続用電極18の上部は、ガイド層19に設けられた開口部19h上でのみガイド層19の上面から突出するように形成されている。これにより、半導体装置10を回路基板31に実装した場合であっても、隣接する外部接続用電極18相互が接触してショートすることがない。また、上述した1~4式に示したように、外部接続用電極18を構成する半田量を多くすることができるとともに、スタンドオフを高くすることができる。したがって、本実施形態に係る半導体装置及び半導体装置の実装構造によれば、半導体装置10と回路基板31との接合部におけるクラックの発生を抑制することができるとともに、半導体装置10と回路基板31との良好な電気的接続を確保することができ、製造歩留まりの改善や半導体装置の信頼性の向上を図ることができる。<第2の実施形態>次に、本発明に係る半導体装置の第2の実施形態について説明する。図19~図22は、第2の実施形態に係る半導体装置の製造方法の一例を示す工程断面図である。ここで、上述した第1の実施形態と同等の工程については、その説明を簡略化又は省略する。上述した第1の実施形態に係る半導体装置においては、ガイド層19の開口部19h内に設けられる外部接続用電極18の形成方法として、開口部19h内に複数の半田ボール18bを搭載した後、1回のみ加熱処理を行って、開口部19h内で柱状電極16に接続されるとともに、ガイド層19上面から上部が突出する外部接続用電極18を一時に形成する方法に説明した。第2の実施形態においては、ガイド層19の開口部19h内に、1又は複数個の半田ボールを載置して加熱処理して当該半田ボールを溶融する一連の工程を複数回繰り返して、開口部19h内で柱状電極16に接続されるとともに、ガイド層19上面から上部が突出する外部接続用電極18を段階的に形成することを特徴としている。本実施形態に係る半導体装置の製造方法は、まず、上述した第1の実施形態に示した製造方法と同様に、半導体ウエハ21の上面にパッシベーション膜13、保護膜14、配線15、柱状電極16及び封止層17を形成した後図4~図8参照、図9に示したように、封止層17上面に、柱状電極16の上面が露出する開口部19hが設けられたガイド層19を形成する。次いで、図19に示すように、ガイド層19に形成された開口部19h内に、所定の体積もしくは粒径を有する半田ボール18b-1を1又は複数個搭載する。図19では、各開口部19h内に、2個の半田ボール18b-1を搭載した場合を示す。次いで、1回目の加熱処理リフローを行って、半田ボール18b-1を溶融して開口部19h内に半田材料を充填することにより、図20に示すように、柱状電極16の上面に電気的に接触された半田層18baが形成される。このとき、半田層18baの上面は、ガイド層19の上面よりも低く、かつ、開口部19hの内面との接触部より中央付近が低い凹んだ形状を有している。すなわち、開口部19h内の上方部分には、半田材料が充填されず空洞状態になっている。次いで、図21に示すように、半田層18baが形成された開口部19h内に、再び所定の体積もしくは粒径を有する半田ボール18b-2を1又は複数個搭載し、2回目の加熱処理リフローを行う。図20では、各開口部19h内に、1個の半田ボール18b-2を搭載した場合を示す。これにより、半田ボール18b-2が溶融して開口部19h内の半田層18ba上すなわち、開口部19h内の上方部分に半田材料が充填されて、図22に示すように、柱状電極16の上面に電気的に接触されるとともに、ガイド層19の上面から上部が突出した外部接続用電極18が形成される。ここで、外部接続用電極18は、2回目の加熱処理により開口部19h内の下方部分に形成された半田層18baと半田ボール18b-2が溶融されて一体的に形成される。なお、本実施形態においては、図19~図22に示したように、ガイド層19に設けられた開口部19hに1又は複数個の半田ボールを搭載し、加熱処理して溶融する一連の工程を2回繰り返して、外部接続用電極18を形成する場合について説明したが、本発明はこれに限定されるものではない。すなわち、本発明は、開口部19hに1又は複数個の半田ボールを搭載し、加熱処理して溶融する一連の工程を3回以上複数回繰り返して、外部接続用電極18を形成するものであってもよい。ここで、ガイド層19に設けられた開口部19h内に外部接続用電極18を形成する際の数値設定について説明する。ここでは、開口部19hに1回目に2個の半田ボールを搭載して溶融し、2回目に1個の半田ボールを搭載して溶融することにより、外部接続用電極18を形成する場合について、上述した図19~図22を参照して説明する。まず、ガイド層19に設けられた開口部19hの半径及び半田ボール18b-1、18b-2の半径をr、開口部19hの高さガイド層19の厚みhをh=3rと仮定する。この場合、開口部19hの体積V1は、次式11のように求めることができる。V1=π×r2×h=π×r2×3r=3πr311この開口部19hに対して、図19に示したように、1回目の工程として2個の半田ボール18b-1を搭載する場合、その半田量半田ボールの総体積V2は、次式12のように求めることができる。V2=4×π×r3/3×2=8πr3/312この開口部19hに搭載された2個の半田ボール18b-1を加熱処理したときの開口部19h内の空洞部分の体積V3は、次式13のように求めることができる。V3=V1-V2=3πr3-8πr3/3=πr3/313すなわち、開口部19hに搭載された2個の半田ボール18b-1を加熱処理することにより、図20に示したように、開口部19hの高さh=3rに対し、8r/3の高さが溶融した半田材料により埋まって半田層18baが形成され、開口部19hの上面からr/3の高さの空洞部分が残ることになる。次いで、図21に示したように、この開口部19hに対して、2回目の工程として1個の半田ボール18b-2を搭載する場合、その半田量V4は4πr3/3であるので、この開口部19hに搭載された1個の半田ボール18b-2を加熱処理したときに、開口部19hからはみ出す半田材料の体積V5は、次式14のように求めることができる。V5=V4-V3=4πr3/3-πr3/3=πr314すなわち、図22に示したように、体積V5=πr3の半田材料がガイド層19の上面から突出して、外部接続用電極18の上部を形成する。このような本実施形態に係る半導体装置の製造方法においても、上述した第1の実施形態に示した半導体装置と同様に、隣接する外部接続用電極18相互が良好に絶縁され、また、外部接続用電極18を構成する半田量を多くした半導体装置を実現することができる。したがって、半導体装置10を回路基板31に実装した場合に、スタンドオフを高くして、接合部におけるクラックの発生を抑制することができるとともに、半導体装置10と回路基板31との良好な電気的接続を確保することができ、製造歩留まりの改善や半導体装置の信頼性の向上を図ることができる。なお、上述した数値設定においては、開口部19hの直径と半田ボール18b-1、18b-2の直径を同一の2rに設定した場合について説明したが、実際の製造工程においては、開口部19hに搭載する半田ボール18b-1、18b-2が開口部19h内に良好に載置されるように、開口部19hの直径2rに比較して半田ボール18b-1、18b-2の直径の方が小さくなるように設定される。さらに、通常半田材料には揮発成分が含まれているので、上述した1回目の工程において、開口部19hに2個の半田ボール18b-1を搭載して加熱処理した場合、開口部19h内の空洞部分の体積V3は、13式に示したπr3/3よりも大きくなるため、開口部19hの上面からの空洞部分の高さはr/3よりも大きくなる。したがって、半田ボール18b-1の直径を開口部19hの直径2rよりも小さく設定した場合、上述した2回目の工程において、開口部19hに半田ボール18b-2が良好に搭載されて、開口部19hからはみ出して転がるような問題を防止することができる。また、上述した数値設定においては、開口部19hの高さhが半田ボール18b-1、18b-2の半径rよりも大きい場合h=3rについて説明したが、開口部19hの高さhが半田ボール18b-1、18b-2の半径rよりも小さい場合h<rであっても、半田ボール18b-2が開口部19hからはみ出して転がらない程度の高さに、開口部19hの高さhすなわち、ガイド層19の厚みが設定されているものであれば、上述した製造方法を良好に適用することができる。このような数値設定に関する技術思想は、本実施形態にのみ適用されるものではなく、上述した第1の実施形態においても良好に適用されるものであることはいうまでもない。<第3の実施形態>次に、本発明に係る半導体装置の第3の実施形態について説明する。図23は、本発明に係る半導体装置の第3の実施形態を示す概略構成図である。図23aは、本実施形態に係る半導体装置を示す概略平面図であり、図23bは、本実施形態に係る半導体装置を示す概略断面図である。ここで、図23bは、図23aに示した半導体装置におけるXXIIIB-XXIIIB線本明細書においては図23中に示したローマ数字の23に対応する記号として便宜的にXXIIIを用いる。に沿った断面を示す図である。図24は、第3の実施形態に係る半導体装置を回路基板に実装した状態を示す概略断面図である。ここで、上述した第1の実施形態と同等の構成については、その説明を簡略化又は省略する。半導体装置上述した第1及び第2の実施形態に係る半導体装置においては、封止層17の上面全域にガイド層19を設けるとともに、封止層17の上面に露出する全ての柱状電極16に接続されるように、複数の外部接続用電極18を設けた構成を有している場合について説明した。すなわち、柱状電極16の配列に整合するように外部接続用電極18が配列されるとともに、柱状電極16と外部接続用電極18の設置数が同数になるように設定されていた。第3の実施形態においては、封止層17の上面に設けられるガイド層19及び外部接続用電極18を部分的に取り除いた接合開口部が設けられるとともに、当該接合開口部内に封止層17の上面と柱状電極16の上面が露出された構成を有していることを特徴としている。第3の実施形態に係る半導体装置10-1は、例えば図23a、bに示すように、第1の実施形態に示した半導体装置図1、図2参照10において、半導体基板11上に設けられたガイド層19のうち、半導体基板11を平面視して、中央領域のガイド層19が取り除かれて、接合開口部19mが設けられている。接合開口部19m内には、封止層17の上面と柱状電極16の上面が露出されている。換言すると、本実施形態に係る半導体装置10-1は、半導体基板11上に設けられた封止層17の上面に部分的にガイド層19が設けられ、当該ガイド層19が設けられた領域第1の領域においてのみ、柱状電極16の配列に整合するように外部接続用電極18が設けられ、それ以外のガイド層19が設けられていない領域第2の領域では封止層17及び柱状電極16の各上面が露出された構成を有している。このような構成を有する半導体装置10-1を回路基板31に実装する場合には、例えば図24に示すように、半導体装置10-1のガイド層19が設けられた領域においては、ガイド層19の上面から突出するように設けられた外部接続用電極18が、回路基板31上面の接続パッド32に接合される。これにより、半導体装置10の半導体基板11上に設けられた集積回路図示を省略が、配線15、柱状電極16、外部接続用電極18を介して、回路基板31上面の接続パッド32に電気的に接続される。一方、半導体装置10-1のガイド層19が設けられていない領域である接合開口部19mには、例えばCSP構造の別の半導体装置10-2が接合される。具体的には、半導体装置10-1のガイド層19に設けられた接合開口部19m内に露出された柱状電極16の上面に、半導体装置10-2のパッケージ表面に設けられた半田バンプ20が接合される。これにより、半導体装置10-2の集積回路図示を省略や配線が、半導体装置10-1の半導体基板11上に設けられた集積回路図示を省略や配線15と、半田バンプ20を介して電気的に接続される。なお、図24に示した実装構造において、半導体装置10-1の接合開口部19m内に接合される半導体装置10-2については特に限定されるものではないが、例えば第1の実施形態に示した構成を有する半導体装置10図1、図2参照を適用するものであってもよい。この場合、半導体装置10-2に設けられたガイド層の上面から突出する外部接続用電極の上部を、上述した半田バンプ20として用いて、接合開口部19m内に露出された半導体装置10-1の柱状電極16の上面に接合することにより、半導体装置10-1と半導体装置10-2が電気的に接続される。また、図24に示した実装構造においては、例えば、半導体装置10-1の半導体基板11の下面図面上面側から、ガイド層19の上面から突出した外部接続用電極18の突出点までの寸法T1に比較して、半導体装置10-1の半導体基板11の下面から、接合開口部19mに接合された半導体装置10-2の基板下面半田バンプ20が設けられた面とは反対側の面;図面下面側までの寸法T2の方が、小さくなるように設定されている。すなわち、図24に示すように、半導体装置10-1を回路基板31上に実装した状態で、半導体装置10-2の基板下面が回路基板31に接触しないように半導体装置10-1、10-2の厚み方向図面上下方向の各寸法が設定されている。半導体装置の製造方法次に、本実施形態に係る半導体装置の製造方法について説明する。図25は、第3の実施形態に係る半導体装置の製造方法の一例を示す工程断面図である。ここでは、図23bに示した断面構造を有する半導体装置について製造方法の特徴部分を説明する。また、上述した第1又は第2の実施形態と同等の工程については、その説明を簡略化又は省略する。本実施形態に係る半導体装置の製造方法は、まず、上述した第1の実施形態に示した製造方法と同様に、半導体ウエハ21の上面にパッシベーション膜13、保護膜14、配線15、柱状電極16及び封止層17を形成した後図4~図8参照、図25aに示すように、封止層17上面にガイド層19を形成する。ここで、ガイド層19には、柱状電極16を形成するための開口部19hと、例えばCSP構造の別の半導体装置10-2を接合するための接合開口部19mが設けられている。開口部19h内には、柱状電極16の上面が露出されている。また、接合開口部19mは、接合される半導体装置10-2の外形寸法に応じた開口寸法を有し、接合開口部19m内には、封止層17の上面及び柱状電極16の上面が露出されている。ガイド層19の形成方法は、上述した第1の実施形態と同様に、予め露光、現像処理を行って開口部19h及び接合開口部19mが形成されたドライフィルムを、半導体ウエハ21上に取り付けるものであってもよいし、封止層17上に感光性樹脂材料を塗布、硬化させた後、露光、現像処理を行って、開口部19h及び接合開口部19mをパターン形成するものであってもよい。次いで、図25bに示すように、ガイド層19に形成された開口部19h内に、所定の体積もしくは粒径を有する半田ボール18bを1又は複数個搭載し、加熱処理リフローを行う工程を1又は複数回繰り返す。これにより、溶融した半田ボール18bが開口部19h内に充填されることにより、図25cに示すように、柱状電極16の上面に電気的に接触されるとともに、ガイド層19の上面から上部が突出した外部接続用電極18が形成される。ここで、ガイド層19に設けられた接合開口部19m内には、封止層17及び柱状電極16の各上面が露出された状態が保持されている。このような本実施形態に係る半導体装置においても、上述した第1及び第2の実施形態に示した半導体装置と同様に、隣接する外部接続用電極18相互が良好に絶縁され、また、外部接続用電極18を構成する半田量を多くした半導体装置を実現することができる。したがって、半導体装置10を回路基板31に実装した場合に、スタンドオフを高くして、接合部におけるクラックの発生を抑制することができるとともに、半導体装置10と回路基板31との良好な電気的接続を確保することができる。また、本実施形態に係る半導体装置によれば、ガイド層19に設けられた接合開口部19m内に、例えばCSP構造の半導体装置10-2を接合することができるので、複数の半導体チップが高密度実装化された小型の半導体装置を簡易に実現することができる。以下に、具体的に説明する。図26は、複数の半導体チップを単一のパッケージに集積化した半導体装置の構成例を示す概略図である。一般に、複数の半導体チップを単一のパッケージに集積化する場合、例えば図26aに示すように、インターポーザー中継基板41の上面側に複数の半導体チップ10p-1、10p-2を平置きにして配置し、封止層42により封止した構成便宜的に、第1の構成例と記すを有する半導体装置10pが知られている。また、複数の半導体チップを単一のパッケージに集積化する場合、例えば図26bに示すように、インターポーザー41の上面側に複数の半導体チップ10p-1、10p-2を積層スタックして配置し、封止層42により封止した構成便宜的に、第2の構成例と記すを有する半導体装置10pも知られている。これらの半導体装置10pにおいては、半導体チップ10p-1、10p-2に設けられた集積回路が、インターポーザー41の下面側に設けられた半田バンプ44を介して、回路基板31上面の接続パッド32に電気的に接続される。なお、図26a、bにおいて、符号43は、インターポーザー41と半導体チップ10p-1、10p-2とを電気的に接続するボンディングワイヤーである。ところで、第1の構成例においては、インターポーザー41の上面側に複数の半導体チップ10p-1、10p-2を平置きにして配置しているため、半導体装置10pのパッケージの厚みの増加は抑制できるものの、実装面積が増大するという問題を有している。一方、第2の構成例においては、インターポーザー41の上面側に複数の半導体チップ10p-1、10p-2を積層して配置しているため、実装面積の増加は抑制できるものの、半導体装置10pのパッケージの厚みが増加するという問題を有している。これに対して、本実施形態に係る半導体装置を適用した実装構造によれば、ガイド層19に設けられた接合開口部19m内に、他の半導体装置10-2を接合することができるので、パッケージの厚み及び実装面積の増加を抑制しつつ、複数の半導体チップが高密度実装化された小型の半導体装置を簡易に実現することができる。なお、上述した各実施形態においては、ガイド層19に設けられた開口部19hに半田ボールを搭載し、加熱処理して溶融することにより、外部接続用電極18を形成する場合について説明したが、本発明はこれに限定されるものではない。すなわち、本発明は、開口部19hに半田ペーストを塗布し、加熱処理して溶融して、外部接続用電極18を形成するものであってもよい。ここで、半田ペーストを用いて外部接続用電極18を形成する場合、半田ペーストは略半分がフラックスであるため、開口部19hに塗布した半田ペーストの半分程度しか外部接続用電極18の形成に寄与しない。そのため、このような場合には、開口部19hに半田ペーストを塗布し、加熱処理して溶融する一連の工程を複数回繰り返すことにより、外部接続用電極18を形成することができる。また、上述した各実施形態に示した半導体装置においては、接続パッド12と柱状電極16に接続される配線15として、下地金属層15-1と上部金属層15-2からなる2層構造の配線を有している場合について説明した。この配線構造は、実施形態を説明するための一例を示したものに過ぎず、本発明はこれに限定されるものではない。すなわち、本発明に係る半導体装置の製造方法により製造される半導体装置に適用される配線は、例えば、単層の金属層又は導電層からなるものであってもよいし、3層以上の複数層の金属層又は導電層が積層された配線構造を有するものであってもよい。以上、本発明のいくつかの実施形態について説明したが、本発明は、上述した実施形態に限定されるものではなく、特許請求の範囲に記載された発明とその均等の範囲を含むものである。以下に、本願出願の当初の特許請求の範囲に記載された発明を付記する。付記請求項1に記載の発明は、半導体基板の一方の面に設けられた柱状電極と、前記半導体基板の一方の面の前記柱状電極の周側面に設けられた封止層と、前記柱状電極の端部に、一方の端部が接続された外部接続用電極と、前記封止層上に設けられたガイド層と、を有し、前記外部接続用電極の他方の端部は、前記ガイド層から突出しており、前記外部接続用電極は、前記半導体基板の前記一方の面側から見て、前記ガイド層と対応する領域にははみ出ていないことを特徴とする半導体装置である。請求項2に記載の発明は、請求項1に記載の発明において、前記半導体基板の一方の面に、前記柱状電極に接続された配線が設けられており、前記外部接続用電極における前記ガイド層から突出した部分の高さは、前記外部接続用電極における前記ガイド層に周側面が覆われている部分の高さの20以下であり、前記ガイド層は、ドライフィルムレジスト、感光性ポリイミドのいずれかであることを特徴とする半導体装置である。請求項3に記載の発明は、請求項1又は2に記載の発明において、前記外部接続用電極及び前記ガイド層は、前記半導体基板の一方の面に部分的に設けられ、前記柱状電極の前記端部及び前記封止層が露出する領域を有していることを特徴とする半導体装置である。請求項4に記載の発明は、請求項1乃至3のいずれかに記載の発明において、前記外部接続用電極は、半田材料により構成されていることを特徴とする半導体装置である。請求項5に記載の発明は、一方の面側に外部接続用電極が設けられた半導体装置の前記外部接続用電極を、回路基板に設けられた接続パッドに接合させて実装する半導体装置の実装構造において、前記半導体装置は、前記半導体基板の一方の面に設けられた柱状電極と、前記半導体基板の一方の面の前記複数の柱状電極を除く領域に設けられた封止層と、前記柱状電極の一方の端部に、一方の端部が接続された外部接続用電極と、前記封止層の一方の面の前記外部接続用電極の周側面に設けられたガイド層と、を有し、前記外部接続用電極の他方の端部は、前記ガイド層から突出して、前記回路基板に設けられた前記接続パッドに接合されており、前記外部接続用電極における前記ガイド層から突出した部分の高さは、前記外部接続用電極における前記ガイド層に周側面が覆われている部分の高さの20以下であることを特徴とする半導体装置の実装構造である。請求項6に記載の発明は、請求項5に記載の発明において、前記外部接続用電極における前記ガイド層から突出した部分を平面視した径は、前記外部接続用電極における前記ガイド層に周側面が覆われている部分を平面視した径の110以下であることを特徴とする半導体装置の実装構造である。請求項7に記載の発明は、請求項5又は6に記載の発明において、前記半導体基板の一方の面に、前記柱状電極に接続された配線が設けられており、前記ガイド層19は、ドライフィルムレジスト、感光性ポリイミドのいずれかであることを特徴とする半導体装置の実装構造である。請求項8に記載の発明は、請求項5乃至7のいずれかに記載の発明において、前記外部接続用電極は、前記半導体基板を平面視して、前記柱状電極の配列と整合する位置に設けられていることを特徴とする半導体装置の実装構造である。請求項9に記載の発明は、請求項5乃至8のいずれかに記載の発明において、前記外部接続用電極及び前記ガイド層は、前記半導体基板の一方の面に部分的に設けられ、前記半導体装置は、前記外部接続用電極及び前記ガイド層が設けられた第1の領域と、前記柱状電極の前記端部及び前記封止層が露出する第2の領域を有し、前記第1の領域において、前記複数の外部接続用電極の他方の端部が前記接合電極として前記回路基板に設けられた前記接続パッドに接合され、前記第2の領域において、露出した前記柱状電極の前記端部に、他の半導体装置が接続されていることを特徴とする半導体装置の実装構造である。請求項10に記載の発明は、請求項5乃至9のいずれかに記載の発明において、前記外部接続用電極は、半田材料により構成されていることを特徴とする半導体装置の実装構造である。"