"第1データラインとチャージシェアラインとの間に設けられた第1チャージシェアスイッチと、第2データラインと前記チャージシェアラインとの間に設けられた第2チャージシェアスイッチと、前記第1及び前記第2チャージシェアスイッチのオンオフを制御するための制御信号を出力する制御回路と、前記制御回路と、前記第1及び前記第2チャージシェアスイッチと、の間に設けられ、前記制御回路を過電圧から保護する保護回路と、を備えた半導体集積回路。前記保護回路は、前記第1及び前記第2チャージシェアスイッチにそれぞれ蓄積された電荷が前記制御回路に流れ込むことを抑制することにより、前記制御回路を過電圧から保護することを特徴とする請求項1に記載の半導体集積回路。前記保護回路は、前記制御回路と、前記第1及び前記第2チャージシェアスイッチと、の間の信号線と、電源と、の間に設けられたPN接合ダイオードを有する請求項1又は2に記載の半導体集積回路。前記保護回路は、前記制御回路と、前記第1及び前記第2チャージシェアスイッチと、の間の信号線と、電源と、の間に設けられた、ダイオード接続されたMOSトランジスタを有する請求項1又は2に記載の半導体集積回路。前記保護回路は、前記制御回路と、前記第1及び前記第2チャージシェアスイッチと、の間の信号線上に設けられた抵抗素子をさらに備えた請求項3又は4に記載の半導体集積回路。前記保護回路は、前記制御回路と、前記第1及び前記第2チャージシェアスイッチと、の間の信号線上に設けられた抵抗素子を備えた請求項1又は2に記載の半導体集積回路。前記保護回路は、前記制御回路の近傍に配置されることを特徴とする請求項1~6のいずれか一項に記載の半導体集積回路。前記保護回路は、前記第1及び前記第2チャージシェアスイッチよりも前記制御回路の近傍に配置されることを特徴とする請求項1~7のいずれか一項に記載の半導体集積回路。第1出力信号を生成し、前記第1データラインに供給する第1出力回路と、第2出力信号を生成し、前記第2データラインに供給する第2出力回路と、をさらに備えた請求項1~8の何れか一項に記載の半導体集積回路。前記第1出力回路から出力された前記第1出力信号を前記第1データラインに供給するか否かを切り替える第1スイッチと、前記第2出力回路から出力された前記第2出力信号を前記第2データラインに供給するか否かを切り替える第2スイッチと、をさらに備えた請求項9に記載の半導体集積回路。請求項1~10のいずれか一項に記載の半導体集積回路を備えたLCDドライバ。しかし、関連する技術は、異電源回路間に保護回路を設けることにより過電圧保護性能を高める技術を含むものの、何れも、チャージシェアスイッチのオンオフを制御する制御回路の破壊を防止するものではない。また、関連する技術には、チャージシェアスイッチのオンオフを制御する制御回路の破壊を防止する旨の記載はなく示唆すらされていない。そのため、関連する技術では、チャージシェアスイッチのオンオフを制御する制御回路の破壊を防止することができないという問題があった。本発明にかかる半導体集積回路は、第1データラインとチャージシェアラインとの間に設けられた第1チャージシェアスイッチと、第2データラインと前記チャージシェアラインとの間に設けられた第2チャージシェアスイッチと、前記第1及び前記第2チャージシェアスイッチのオンオフを制御するための制御信号を出力する制御回路と、前記制御回路と、前記第1及び前記第2チャージシェアスイッチと、の間に設けられ、前記制御回路を過電圧から保護する保護回路と、を備える。上述のような回路構成により、チャージシェアスイッチのオンオフを制御する制御回路の破壊を防止することができる。本発明により、チャージシェアスイッチのオンオフを制御する制御回路の破壊を防止することが可能な半導体集積回路を提供することができる。発明に至る前の構想まず、本発明の実施の形態を説明する前に、本発明に至る前に発明者が検討した内容について説明する。上記したように、近年、チャージシェア方式を採用したLCDドライバでは、ESD試験時にチャージシェアスイッチのオンオフを制御する制御回路が破壊する例が確認されている。発明者がこの制御回路の破壊箇所を解析したところ、主として、制御回路を構成する出力段トランジスタのソースドレイン拡散層及び基板間が破壊していることが判明した。この解析結果から、制御回路が破壊する原因は、複数のチャージシェアスイッチに蓄積された電荷が、当該複数のチャージシェアスイッチのオンオフを制御している駆動回路の拡散層に流入したため、と考えることができる。なお、一般的にMOSトランジスタは、ゲート破壊耐圧よりも拡散層ブレークダウン耐圧の方が低い。そのため、制御回路を構成する出力段トランジスタでは、ゲート基板間よりも、ソースドレイン拡散層及び基板間が破壊されやすい、と考えることができる。近年では、LCDの高画質化及び大型化により画素数が増加している。そのため、LCDドライバの出力信号の信号線数データライン数が増加し、それに応じて、チャージシェアスイッチの数も増加している。チャージシェアスイッチの数が増加すると、一つの制御回路によって制御されるチャージシェアスイッチの数も増加する。それにより、これらチャージシェアスイッチから制御回路の拡散層に向けて従来よりも多くの電荷が流入してしまう。そのため、制御回路は、よりいっそう破壊しやすくなっている。例えば、複数のチャージシェアスイッチを構成するトランジスタのゲート幅の合計は、制御回路の出力段に設けられたトランジスタのゲート幅よりも約150倍も大きい場合もある。以下、図面を参照しつつ、本発明の実施の形態について説明する。なお、図面は簡略的なものであるから、この図面の記載を根拠として本発明の技術的範囲を狭く解釈してはならない。また、同一の要素には、同一の符号を付し、重複する説明は省略する。以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、応用例、詳細説明、補足説明等の関係にある。また、以下の実施の形態において、要素の数等個数、数値、量、範囲等を含むに言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。さらに、以下の実施の形態において、その構成要素動作ステップ等も含むは、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数等個数、数値、量、範囲等を含むについても同様である。実施の形態1図1は、本発明の実施の形態1にかかるLCDドライバ1の全体の構成例を示す図である。本実施の形態にかかるLCDドライバ1は、複数のチャージシェアスイッチと、これら複数のチャージシェアスイッチのオンオフを制御する制御回路と、の間に制御回路を過電圧から保護する保護回路を備える。それにより、本実施の形態にかかるLCDドライバ1は、チャージシェアスイッチのオンオフを制御する制御回路の破壊を防止することができる。以下、具体的に説明する。図1に示すLCDドライバ1は、液晶パネル等の表示部不図示とともに液晶表示装置の一部を構成する。表示部では、複数のデータラインと、複数のゲートラインと、が交差して配置されており、これらの交差部分に画素が設けられている。LCDドライバ1は、1水平期間において、複数の階調電圧のうち表示データに基づいて選択された階調電圧を生成し、データラインに供給する。この液晶表示装置では、表示部の画質の劣化を防止するために、LCDドライバ1により水平期間毎に階調電圧の極性を反転させる駆動方式反転駆動方式が採用されている。反転駆動方式では、LCDドライバ1は、水平期間毎に、ある階調電圧便宜上、第1階調電圧と称すと、その逆極性の階調電圧便宜上、第2階調電圧と称すと、を交互にデータラインに対して出力する。なお、1水平期間は、表示期間と、チャージシェア期間と、からなる。例えば、LCDドライバ1は、表示期間に、第1階調電圧を出力し、チャージシェア期間に、第1及び第2階調電圧の中間電圧コモン電圧を出力し、次の表示期間に、第2階調電圧を出力する。このように、反転駆動方式では、LCDドライバ1が水平期間毎に階調電圧の極性を反転して出力している。それにより、表示部の画質の劣化を防止することができる。ここで、LCDドライバ1は、チャージシェア期間中、複数の出力信号階調電圧をチャージシェアラインにショートするチャージシェア方式を採用している。換言すると、LCDドライバ1は、チャージシェア期間中、複数のデータラインをチャージシェアラインにショートするチャージシェア方式を採用している。それにより、チャージシェア期間中、複数のデータラインに中間電圧コモン電圧が供給される。続いて、LCDドライバ1の具体的な構成例について説明する。図1に示すLCDドライバ1は、シフトレジスタ11と、データレジスタ12と、ラッチ部13と、レベルシフト部14と、DA変換部15と、出力部16と、チャージシェア部半導体集積回路17と、階調電圧生成部18と、を備える。シフトレジスタ11は、シフトパルス信号STHをクロック信号CLKに同期して順次シフトし、データレジスタ12に対して出力する。データレジスタ12は、nnは2以上の整数個のレジスタを有する。n個のレジスタは、それぞれ、外部例えば、タイミングコントローラから出力されるn個分の表示データを、シフトレジスタ11の出力データに同期して取り込み、データラッチ部13に対して出力する。データラッチ部13は、n個のラッチ回路を有する。n個のラッチ回路は、それぞれ、データレジスタ12から出力されたn個の表示データを、同じタイミングでラッチし、レベルシフト部14に対して出力する。レベルシフト部14は、n個のレベルシフタを有する。n個のレベルシフタは、それぞれ、データラッチ部13から同時に出力されたn個の表示データパラレルデータの電圧レベルを変換し、DA変換部15に対して出力する。階調電圧生成部18は、電圧レベルの異なる複数の階調電圧を生成し、DA変換部15に対して出力する。DA変換部15は、n個のDAコンバータを有する。n個のDAコンバータは、それぞれ、レベルシフト部14から出力された電圧変換後のn個の表示データに対して、デジタル/アナログ変換を行う。より具体的には、各DAコンバータは、階調電圧生成部18から出力された複数の階調電圧のうち、電圧変換後の表示データに応じた階調電圧を選択し、出力部16に対して出力する。出力部16は、n個の出力バッファを有する。n個の出力バッファは、それぞれ、DA変換部15から出力されたn個のアナログ信号出力階調電圧を、n個のデータラインDL1~DLnに出力する。出力部16は、さらに、n個のスイッチを有する。n個のスイッチは、それぞれ、n個の出力バッファの出力側に設けられている。n個のスイッチは、表示期間中、オンし、チャージシェア期間中、オフする。それにより、出力部16は、表示期間中、n個のアナログ信号をそれぞれn本のデータラインDL1~DLnに出力し、チャージシェア期間中、アナログ信号の出力を停止する。チャージシェア部17は、チャージシェア期間中、n個のデータラインDL1~DLnをチャージシェアラインにショートし、当該n個のデータラインDL1~DLnに中間電圧コモン電圧を供給する。チャージシェア部17の詳細次に、チャージシェア部17について詳細に説明する。図2は、チャージシェア部17及びその前段の出力部16の構成例を示す図である。図2に示すように、出力部16は、n個の出力バッファ161-1~161-nと、n個のスイッチ162-1~162-nと、を有する。上記した通り、n個のスイッチ162-1~162-nは、表示期間中、オンし、チャージシェア期間中、オフする。それにより、出力部16は、表示期間中、n個のアナログ信号をそれぞれn本のデータラインDL1~DLnに出力し、チャージシェア期間中、アナログ信号の出力を停止する。なお、出力バッファ161-1は第1出力回路とも称する。出力バッファ161-2は第2出力回路とも称する。出力バッファ161-1から出力されたアナログ信号を、第1出力信号とも称する。出力バッファ161-2から出力されたアナログ信号を、第2出力信号とも称する。データラインDL1を第1データラインとも称する。データラインDL2を第2データラインとも称する。スイッチ162-1を第1スイッチとも称する。スイッチ162-2を第2スイッチとも称する。チャージシェア部17は、n個のチャージシェアスイッチ171-1~171-nと、n個のチャージシェアスイッチ171-1~171-nのオンオフを制御する制御回路172と、チャージシェアラインCHSLと、保護回路174と、を有する。なお、チャージシェアスイッチ171-1は第1チャージシェアスイッチとも称する。チャージシェアスイッチ171-2は第2チャージシェアスイッチとも称する。チャージシェアスイッチ171-1~171-nのそれぞれの第1の端子は、それぞれデータラインDL1~DLnに接続される。チャージシェアスイッチ171-1~171-nのそれぞれの第2の端子は、何れもチャージシェアラインCHSLに接続される。そして、チャージシェアスイッチ171-1~171-nのそれぞれの制御端子には、制御回路172から出力された制御信号が供給される。この制御回路172からの制御信号により、チャージシェアスイッチ171-1~171-nのオンオフが制御される。また、制御回路172とチャージシェアスイッチ171-1~171-nとの間には、保護回路174が設けられる。より具体的には、制御回路172とチャージシェアスイッチ171-1~171-nとを接続する信号線CTLL上に保護回路174が設けられる。保護回路174は、制御回路172を過電圧から保護する素子である。例えば、チャージシェアスイッチ171-1~171-nに蓄積された電荷が、信号線CTLLを介して、制御回路172側に流れる場合でも、保護回路174は、信号線CTLLの電圧レベルを所定の範囲内に抑制することにより、制御回路172を過電圧から保護する。具体的には、保護回路174は、信号線CTLLの電圧レベルが所定の範囲の上限を超えそうになった場合、信号線CTLLに流れる電荷を放電し、所定の範囲の下限を下回りそうになった場合、信号線CTLLに電荷を充電する。それにより、制御回路172の拡散層さらにはゲートに多量の電荷が流入することを防ぐことができる。その結果、制御回路172の破壊を防止することができる。特に、制御回路172によって制御されるチャージシェアスイッチの数が増加するほど、即ち、nの値が大きくなるほど、これらチャージシェアスイッチから信号線CTLLを介して制御回路172側に流れる電荷の量は多くなる。つまり、近年のように画素数が増加するほど、制御回路172側に流れる電荷の量は多くなる。このような状況において、信号線CTLL上に保護回路174を設けることにより、制御回路172の破壊を効果的に防止することができる。このように、本実施の形態にかかるLCDドライバ1は、複数のチャージシェアスイッチ171-1~171-nと、これら複数のチャージシェアスイッチ171-1~171-nのオンオフを制御する制御回路172と、の間に制御回路172を過電圧から保護する保護回路174を備える。それにより、本実施の形態にかかるLCDドライバ1は、チャージシェアスイッチ171-1~171-nのオンオフを制御する制御回路172の破壊を防止することができる。実施の形態2図3は、本発明の実施の形態2にかかるチャージシェア部17Aの構成例を示す図である。図3は、図2に示すチャージシェア部17のさらに詳細な構成例をチャージシェア部17Aとして示したものである。以下、具体的に説明する。チャージシェア部17Aは、チャージシェアスイッチとしてのn個のトランスファゲート171-1~171-nと、n個のトランスファゲート171-1~171-nのオンオフを制御する制御回路172と、チャージシェアラインCHSLと、保護回路174Aと、を有する。各トランスファゲート171-1~171-nは、一つのPチャネルMOSトランジスタと一つのNチャネルMOSトランジスタとによって構成される。各トランスファゲート171-1~171-nでは、PチャネルMOSトランジスタの第1端子と、NチャネルMOSトランジスタの第1端子と、が第1の端子に接続される。PチャネルMOSトランジスタの第2端子と、NチャネルMOSトランジスタの第2端子と、が第2の端子に接続される。トランスファゲート171-1~171-nのそれぞれの第1の端子は、それぞれデータラインDL1~DLnに接続される。トランスファゲート171-1~171-nのそれぞれの第2の端子は、何れもチャージシェアラインCHSLに接続される。制御回路172は、制御信号生成部173と、出力段回路としてのインバータINV1,INV2と、を有する。本実施の形態では、一例として、出力段回路がインバータINV1,INV2である場合を例に説明するが、これに限られず、同様の機能を実現可能な他の回路構成に適宜変更可能である。制御信号生成部173は、制御信号を生成し、信号線CTLLに出力する。インバータINV1,INV2は、信号線CTLL上に直列に設けられている。インバータINV1は、制御信号生成部173によって生成された制御信号の反転信号を出力する。インバータINV2は、インバータINV1の出力信号の反転信号、即ち、制御信号生成部173によって生成された制御信号の正転信号を出力する。インバータINV1の出力信号は、各トランスファゲート171-1~171-nに設けられたPチャネルMOSトランジスタの制御端子ゲートに供給される。インバータINV2の出力信号は、各トランスファゲート171-1~171-nに設けられたNチャネルMOSトランジスタの制御端子ゲートに供給される。この制御回路172からの制御信号により、トランスファゲート171-1~171-nのオンオフが制御される。例えば、制御信号生成部173がHレベルの制御信号を生成した場合、インバータINV1は、Lレベルの信号を出力する。インバータINV2は、Hレベルの信号を出力する。それにより、各トランスファゲート171-1~171-nは、PチャネルMOSトランジスタのゲートにLレベルの信号が供給され、NチャネルMOSトランジスタのゲートにHレベルの信号が供給されるため、オンする。一方、制御信号生成部173がLレベルの制御信号を生成した場合、インバータINV1は、Hレベルの信号を出力する。インバータINV2は、Lレベルの信号を出力する。それにより、各トランスファゲート171-1~171-nは、PチャネルMOSトランジスタのゲートにHレベルの信号が供給され、NチャネルMOSトランジスタのゲートにLレベルの信号が供給されるため、オフする。保護回路174Aは、PN接合ダイオード以下、単にダイオードと称すD1~D4を有する。ダイオードD1のアノードは、インバータINV1の出力端子と、トランスファゲート171-1~171-nのそれぞれのPチャネルMOSトランジスタのゲートが共通接続された信号線CTLL上のノードN1と、の間の信号線CTLL上のノードN2に接続される。ダイオードD1のカソードは、電源電圧端子VDDに接続される。なお、電源電圧端子VDDとは、電源から電源電圧VDDの供給される端子のことである。ダイオードD2のアノードは、基準電圧端子GNDに接続され、ダイオードD2のカソードは、ノードN2に接続される。なお、基準電圧端子GNDとは、電源から基準電圧GNDの供給される端子のことである。ダイオードD3のアノードは、インバータINV2の出力端子と、トランスファゲート171-1~171-nのそれぞれのNチャネルMOSトランジスタのゲートが共通接続された信号線CTLL上のノードN3と、の間の信号線CTLL上のノードN4に接続される。ダイオードD2のカソードは、電源電圧端子VDDに接続される。ダイオードD4のアノードは、基準電圧端子GNDに接続され、ダイオードD4のカソードは、ノードN4に接続される。ダイオードD1,D2は、制御回路172の出力段回路であるインバータINV1を過電圧から保護する。例えば、トランスファゲート171-1~171-nに蓄積された電荷が、信号線CTLLを介して、インバータINV1側に流れる場合でも、ダイオードD1,D2は、信号線CTLL上のノードN2の電圧レベルを所定の範囲内に抑制することにより、インバータINV1を過電圧から保護する。具体的には、ダイオードD1は、信号線CTLL上のノードN2の電圧レベルが所定の範囲の上限例えば、電源電圧VDDよりダイオードD1の耐圧分大きな電圧を超えそうになった場合、信号線CTLL上のノードN2に流れる電荷を電源電圧端子VDD側に放電する。一方、ダイオードD2は、信号線CTLL上のノードN2の電圧レベルが所定の範囲の下限例えば、基準電圧GNDよりダイオードD2の耐圧分小さな電圧を下回りそうになった場合、基準電圧GND側から信号線CTLL上のノードN2に電荷を充電する。それにより、インバータINV1、特にインバータINV1を構成するトランジスタの拡散層、に多量の電荷が流入することを防ぐことができる。その結果、インバータINV1、即ち、制御回路172の破壊を防止することができる。なお、ダイオードD1,D2は、インバータINV1の拡散層及びゲートのみならず、インバータINV2を構成するトランジスタのゲート基板間の破壊も防止することができる。ダイオードD3,D4は、制御回路172の出力段回路であるインバータINV2を過電圧から保護する。例えば、トランスファゲート171-1~171-nに蓄積された電荷が、信号線CTLLを介して、インバータINV2側に流れる場合でも、ダイオードD3,D4は、信号線CTLL上のノードN4の電圧レベルを所定の範囲内に抑制することにより、インバータINV2を過電圧から保護する。具体的には、ダイオードD3は、信号線CTLL上のノードN4の電圧レベルが所定の範囲の上限例えば、電源電圧VDDよりダイオードD3の耐圧分大きな電圧を超えそうになった場合、信号線CTLL上のノードN4に流れる電荷を電源電圧端子VDD側に放電する。一方、ダイオードD4は、信号線CTLL上のノードN4の電圧レベルが所定の範囲の下限例えば、基準電圧GNDよりダイオードD4の耐圧分小さな電圧を下回りそうになった場合、基準電圧GND側から信号線CTLL上のノードN4に電荷を充電する。それにより、インバータINV2、特にインバータINV2を構成するトランジスタの拡散層、に多量の電荷が流入することを防ぐことができる。その結果、インバータINV2、即ち、制御回路172の破壊を防止することができる。このように、本実施の形態にかかるLCDドライバは、実施の形態1の場合と同等の効果を奏することができる。実施の形態3図4は、本発明の実施の形態3にかかるチャージシェア部17Bの構成例を示す図である。図4は、図2に示すチャージシェア部17のさらに詳細な構成例をチャージシェア部17Bとして示したものである。なお、チャージシェア部17Bでは、図3に示すチャージシェア部17Aと比較して、保護回路の構成が異なる。以下、具体的に説明する。チャージシェア部17Bは、チャージシェアスイッチとしてのn個のトランスファゲート171-1~171-nと、n個のトランスファゲート171-1~171-nのオンオフを制御する制御回路172と、チャージシェアラインCHSLと、保護回路174Bと、を有する。保護回路174Bは、トランジスタM1~M4を有する。本実施の形態では、トランジスタM1,M3がPチャネルMOSトランジスタであって、トランジスタM2,M4がNチャネルMOSトランジスタである場合を例に説明する。トランジスタM1では、第1端子及び制御端子ゲートが電源電圧端子VDDに接続され、第2端子がノードN2に接続される。つまり、トランジスタM1は、ノードN2から電源電圧端子VDDの方向を順方向にして、ダイオード接続されている。トランジスタM2では、第1端子及び制御端子ゲートが基準電圧端子GNDに接続され、第2端子がノードN2に接続される。つまり、トランジスタM2は、基準電圧端子GNDからノードN2の方向を順方向にして、ダイオード接続されている。トランジスタM3では、第1端子及び制御端子ゲートが電源電圧端子VDDに接続され、第2端子がノードN4に接続される。つまり、トランジスタM3は、ノードN4から電源電圧端子VDDの方向を順方向にして、ダイオード接続されている。トランジスタM4では、第1端子及び制御端子ゲートが基準電圧端子GNDに接続され、第2端子がノードN4に接続される。つまり、トランジスタM4は、基準電圧端子GNDからノードN4の方向を順方向にして、ダイオード接続されている。ダイオード接続されたトランジスタM1~M4の基本動作については、それぞれダイオードD1~D4の場合と同様であるため、その説明を省略する。また、図4に示すチャージシェア部17Bのその他の回路構成及び動作については、図3に示すチャージシェア部17Aの場合と同様であるため、その説明を省略する。このように、本実施の形態にかかるLCDドライバは、実施の形態1,2の場合と同等の効果を奏することができる。実施の形態4図5は、本発明の実施の形態4にかかるチャージシェア部17Cの構成例を示す図である。図5は、図2に示すチャージシェア部17のさらに詳細な構成例をチャージシェア部17Cとして示したものである。なお、チャージシェア部17Cでは、図3に示すチャージシェア部17Aと比較して、保護回路の構成が異なる。以下、具体的に説明する。チャージシェア部17Cは、チャージシェアスイッチとしてのn個のトランスファゲート171-1~171-nと、n個のトランスファゲート171-1~171-nのオンオフを制御する制御回路172と、チャージシェアラインCHSLと、保護回路174Cと、を有する。保護回路174Cは、ダイオードD1~D4と、抵抗素子R1,R2と、を有する。ダイオードD1~D4の接続関係は、図3に示すダイオードD1~D4と同じである。抵抗素子R1は、ノードN1とノードN2との間の信号線CTLL上に設けられる。具体的には、抵抗素子R1の一端がノードN1に接続され、抵抗素子R1の他端がノードN2に接続される。抵抗素子R2は、ノードN3とノードN4との間の信号線CTLL上に設けられる。具体的には、抵抗素子R2の一端がノードN3に接続され、抵抗素子R2の他端がノードN4に接続される。図5に示すチャージシェア部17Cのその他の回路構成及び動作については、図3に示すチャージシェア部17Aの場合と同様であるため、その説明を省略する。チャージシェア部17Cは、抵抗素子R1,R2を設けることにより、抵抗素子R1,R2でも放電時のエネルギーを消費させることができる。それにより、より効率的にインバータINV1,INV2、即ち、制御回路172の破壊を防止することができる。抵抗素子R1,R2は、例えば、ポリシリコン等により形成される。あるいは、抵抗素子R1,R2は、配線の寄生抵抗であってもよい。抵抗素子R1,R2が配線の寄生抵抗である場合には、追加の製造工程が発生しないため、製造工数の増大を抑制することができる。なお、チャージシェア部17Cの構成では、抵抗素子R1,R2の影響により、制御回路172の負荷が大きくなる。そのため、本構成は、比較的低速動作に適している。実施の形態5図6は、本発明の実施の形態5にかかるチャージシェア部17Dの構成例を示す図である。図6は、図2に示すチャージシェア部17のさらに詳細な構成例をチャージシェア部17Dとして示したものである。なお、チャージシェア部17Dでは、図4に示すチャージシェア部17Bと比較して、保護回路の構成が異なる。以下、具体的に説明する。チャージシェア部17Dは、チャージシェアスイッチとしてのn個のトランスファゲート171-1~171-nと、n個のトランスファゲート171-1~171-nのオンオフを制御する制御回路172と、チャージシェアラインCHSLと、保護回路174Dと、を有する。保護回路174Dは、ダイオード接続されたトランジスタM1~M4と、抵抗素子R1,R2と、を有する。トランジスタM1~M4の接続関係は、図4に示すトランジスタM1~M4と同じである。抵抗素子R1は、ノードN1とノードN2との間の信号線CTLL上に設けられる。具体的には、抵抗素子R1の一端がノードN1に接続され、抵抗素子R1の他端がノードN2に接続される。抵抗素子R2は、ノードN3とノードN4との間の信号線CTLL上に設けられる。具体的には、抵抗素子R2の一端がノードN3に接続され、抵抗素子R2の他端がノードN4に接続される。図6に示すチャージシェア部17Dのその他の回路構成及び動作については、図4に示すチャージシェア部17Bの場合と同様であるため、その説明を省略する。チャージシェア部17Dは、抵抗素子R1,R2を設けることにより、抵抗素子R1,R2でも放電時のエネルギーを消費させることができる。それにより、より効率的にインバータINV1,INV2、即ち、制御回路172の破壊を防止することができる。抵抗素子R1,R2は、例えば、ポリシリコン等により形成される。あるいは、抵抗素子R1,R2は、配線の寄生抵抗であってもよい。抵抗素子R1,R2が配線の寄生抵抗である場合には、追加の製造工程が発生しないため、製造工数の増大を抑制することができる。なお、チャージシェア部17Dの構成では、抵抗素子R1,R2の影響により、制御回路172の負荷が大きくなる。そのため、本構成は、比較的低速動作に適している。実施の形態6図7は、本発明の実施の形態6にかかるチャージシェア部17Eの構成例を示す図である。図7は、図2に示すチャージシェア部17のさらに詳細な構成例をチャージシェア部17Eとして示したものである。チャージシェア部17Eでは、図3に示すチャージシェア部17Aと比較して、保護回路の構成が異なる。以下、具体的に説明する。チャージシェア部17Eは、チャージシェアスイッチとしてのn個のトランスファゲート171-1~171-nと、n個のトランスファゲート171-1~171-nのオンオフを制御する制御回路172と、チャージシェアラインCHSLと、保護回路174Eと、を有する。保護回路174Dは、抵抗素子R1,R2を有し、ダイオードD1~D4を有しない。抵抗素子R1は、ノードN1とインバータINV1の出力端子との間の信号線CTLL上に設けられる。具体的には、抵抗素子R1の一端がノードN1に接続され、抵抗素子R1の他端がインバータINV1の出力端子に接続される。抵抗素子R2は、ノードN3とインバータINV2の出力端子との間の信号線CTLL上に設けられる。具体的には、抵抗素子R2の一端がノードN3に接続され、抵抗素子R2の他端がインバータINV2の出力端子に接続される。図7に示すチャージシェア部17Eのその他の回路構成及び動作については、図3に示すチャージシェア部17Aの場合と同様であるため、その説明を省略する。ただし、上記したようにダイオードD1~D4は設けられていない。チャージシェア部17Eは、PN接合のダイオードや、ダイオード接続されたトランジスタを設けていないが、抵抗素子R1,R2を設けることにより、抵抗部分で放電時のエネルギーを消費させることができる。それにより、インバータINV1,INV2、即ち、制御回路172の破壊を防止する効果を期待することができる。本発明にかかるチャージシェア部のレイアウト構成例次に、本発明にかかるチャージシェア部のレイアウト構成例について説明する。図8では、代表して、図3に示すチャージシェア部17Aのレイアウト構成例の一部を示している。図8に示すように、本発明にかかるチャージシェア部のチップ上には、紙面の上部において、左側から右側に向けて、順に、第1のPチャネルMOSトランジスタMP1、第2のPチャネルMOSトランジスタMP2、ダイオードD1及びダイオードD3が配置されている。また、紙面の下部において、左側から右側に向けて、順に、第1のNチャネルMOSトランジスタMN1、第2のPチャネルMOSトランジスタMN2、ダイオードD2及びダイオードD4が配置されている。第1のPチャネルMOSトランジスタMP1及び第1のNチャネルMOSトランジスタMN1により、制御回路172の出力段回路であるインバータINV1が構成される。第2のPチャネルMOSトランジスタMP2及び第2のNチャネルMOSトランジスタMN2により、制御回路172の出力段回路であるインバータINV2が構成される。図8を見ても明らかなように、保護回路174を構成するダイオードD1~D4は、何れも、インバータINV1,INV2、即ち、制御回路172の近傍に配置されている。例えば、保護回路174を構成するダイオードD1~D4は、何れも、図示しないトランスファゲートチャージシェアスイッチ171-1~171-nよりもインバータINV1,INV2、即ち、制御回路172の近傍に配置されている。それにより、インバータINV1,INV2を構成するトランジスタの拡散層及びゲートに多量の電荷が流入するのをより効率的に防ぐことができる。以上のように、上記実施の形態1~6にかかるLCDドライバは、複数のチャージシェアスイッチと、これら複数のチャージシェアスイッチのオンオフを制御する制御回路と、の間に制御回路を過電圧から保護する保護回路を備える。それにより、上記実施の形態にかかるLCDドライバは、チャージシェアスイッチのオンオフを制御する制御回路の破壊を防止することができる。なお、本発明は上記実施の形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。上記実施の形態では、一つの制御回路によってn個のチャージシェアスイッチが制御される場合を例に説明したが、これに限られない。2個以上の制御回路によって、n個のチャージシェアスイッチが分割して制御される回路構成に適宜変更可能である。また、上記実施の形態では、チャージシェアスイッチがトランスファゲートである場合を例に説明したが、これに限られない。各チャージシェアスイッチは、例えば、一つのP又はNチャネルMOSトランジスタであっても良い。また、図5~図7の構成では、ノードN1とインバータINV2の入力端子との間にさらに抵抗素子が設けられても良い。それにより、より効率的にインバータINV2のゲート基板間の破壊を防止することができる。また、図5~図7の構成では、抵抗素子R1,R2に代えて、各トランスファゲート171-1~171-nのPチャネルMOSトランジスタのゲートに個別に抵抗素子が設けられ、各トランスファゲート171-1~171-nのNチャネルMOSトランジスタのゲートに個別に抵抗素子が設けられても良い。その場合、回路規模の増大に留意する必要がある。なお、上記実施の形態で説明したように、破壊のし易さを考慮して、まずはトランジスタの拡散層の破壊対策を優先し、次にゲート側の破壊対策を行うことが好ましい。しかしながら、トランジスタの構造によっては、ゲート側が破壊しやすい場合もあるため、破壊対策の優先順位は適宜変更すべきであることは言うまでもない。"