第1のトランジスタ、第2のトランジスタ、第3のトランジスタ及び第1の回路部を有する第1の信号処理回路と、第4のトランジスタ、第5のトランジスタ、第6のトランジスタ及び第2の回路部を有する第2の信号処理回路と、第7のトランジスタ及び第2の回路部を有する第3の信号処理回路と、を有し、前記第1の回路部の第1の出力端子は、前記第1のトランジスタのゲート及び前記第2のトランジスタのゲートと電気的に接続され、前記第1の回路部の第2の出力端子は、前記第3のトランジスタのゲートと電気的に接続され、前記第1の回路部の第1の入力端子は、前記第4のトランジスタの第1の端子と電気的に接続され、前記第2の回路部の第1の出力端子は、前記第4のトランジスタのゲート及び前記第5のトランジスタのゲートと電気的に接続され、前記第2の回路部の第2の出力端子は、前記第6のトランジスタのゲートと電気的に接続され、前記第2の回路部の第1の入力端子は、前記第1のトランジスタの第1の端子と電気的に接続され、前記第2の回路部の第2の入力端子は、前記第7のトランジスタの第1の端子と電気的に接続され、前記第3の回路部の第1の出力端子は、前記第7のトランジスタのゲートと電気的に接続され、前記第3の回路部の第1の入力端子は、前記第4のトランジスタの第1の端子と電気的に接続され、前記第1のトランジスタの第2の端子は、前記第7のトランジスタの第2の端子と電気的に接続され、前記第3のトランジスタの第1の端子は、前記第6のトランジスタの第1の端子と電気的に接続され、前記第2のトランジスタの第1の端子及び前記第3のトランジスタの第2の端子は、第1のゲート信号線と電気的に接続され、前記第5のトランジスタの第1の端子及び前記第6のトランジスタの第2の端子は、第2のゲート信号線と電気的に接続されるものである表示装置。請求項1において、前記第1のトランジスタの第2の端子は、第1のクロック信号が入力される第1の配線と電気的に接続され、前記第2のトランジスタの第2の端子は、第2のクロック信号又は第1の電圧が選択的に入力される第2の配線と電気的に接続され、前記第4のトランジスタの第2の端子は、第3のクロック信号が入力される第3の配線と電気的に接続され、前記第5のトランジスタの第2の端子は、第4のクロック信号又は第2の電圧が選択的に入力される第4の配線と電気的に接続されるものである表示装置。請求項1又は請求項2において、前記第2のトランジスタのチャネル幅は、前記第1のトランジスタのチャネル幅よりも大きく、前記第5のトランジスタのチャネル幅は、前記第4のトランジスタのチャネル幅よりも大きいものである表示装置。請求項1乃至請求項3のいずれか一項において、前記第1乃至第7のトランジスタは、同じ導電型であるであることを特徴とする表示装置。請求項1乃至請求項4のいずれか一項において、前記第1乃至第7のトランジスタは、チャネル形成領域に酸化物半導体を含むことを特徴とする表示装置。請求項1乃至請求項5において、前記第2の回路部は、第8のトランジスタと、第9のトランジスタと、第10のトランジスタと、インバータ回路と、を有し、前記第2の回路部の第1の出力端子は、前記インバータ回路の入力端子、前記第8のトランジスタの第1の端子、前記第9のトランジスタの第1の端子、及び前記第10のトランジスタの第1の端子と電気的に接続され、前記第2の回路部の第2の出力端子は、前記インバータ回路の出力端子、及び前記第8のトランジスタのゲートと電気的に接続され、前記第2の回路部の第1の入力端子は、前記第10のトランジスタの第2の端子、及び前記第10のトランジスタのゲートと電気的に接続され、前記第2の回路部の第2の入力端子は、前記第9のトランジスタのゲートと電気的に接続されるものである表示装置。しかしながら、従来の技術では、ゲート信号線のどの部分を選択するのかは、あらかじめ分割される群と、各群に入力されるスタートパルスとにより決定される。そのため、ゲート信号線の任意の部分のみを選択することができなかった。また、複数の群のそれぞれに互いに異なるスタートパルスを入力する必要があるため、ゲートドライバ回路を駆動するために必要な信号の数が増加していた。そのため、ゲートドライバ回路が画素部と同じ基板に形成される場合、画素部が形成される基板と外部回路との接続点数が増加していた。本発明の一形態は、配線を含めた回路の構成を簡略化しつつ部分駆動も可能な表示装置を提供することを課題とする。本発明の一形態は、画素領域のゲート信号線に対応して信号処理回路を複数段設け、該信号処理回路においてゲート信号線の電位を制御する第1トランジスタに、ゲート信号線のアクティブ状態選択信号が出力される状態、非アクティブ状態選択信号が出力されない状態、又は非選択信号が出力され続ける状態を制御する信号が入力され、次の段へのスタート信号及び前の段へのリセット信号を出力する第2トランジスタにクロック信号が入力されるように構成することで、装置の動作に必要な配線の本数を削減する。画素がマトリクス状に配設された領域に延伸する複数のゲート信号線のそれぞれに対応して設けられた信号処理回路部が複数段設けられた表示装置である場合、この駆動回路に画素領域内の特定のゲート信号線を選択するための回路構成を設ける。特定のゲート信号線を選択するための信号処理回路部は、第1の端子にアクティブ状態と非アクティブ状態を制御する信号が入力され、第2の端子がゲート信号線に接続する第1トランジスタと、第1の端子にクロック信号が入力され、第2の端子は次段の信号処理回路部へのスタート信号及び前段の信号処理回路部へのリセット信号を出力する第2トランジスタとによって構成されるものが含まれる。さらに第1トランジスタ及び第2トランジスタのゲート電位を制御する回路部が含まれる。信号処理回路部を複数段設け、上記構成により順次信号処理回路部が選択されると共に、ゲート信号線に出力する信号又は電位を選択可能とすることで、特定のゲート信号線に画素を駆動する信号を供給するように動作させることができる。画素がマトリクス状に配設された領域に延伸する複数のゲート信号線のそれぞれに対応して設けられた信号処理回路部がm段設けられた表示装置には、クロック信号が入力される第1配線、クロック信号が入力されるアクティブ状態と一定電位が入力される非アクティブ状態とを選択する信号が入力される第2配線、第1配線と逆位相のクロック信号が入力される第3配線、第2配線の信号と同期して逆位相のクロック信号が入力されるアクティブ状態と一定電位が入力される非アクティブ状態とを選択する信号が入力される第4配線と、画素領域内の特定のゲート信号線を選択するための回路構成を設ける。第n段1<n<mの信号処理回路部は、第1の端子が第2配線に接続し、第2の端子が第n番目のゲート信号線に接続する第1トランジスタと、第1の端子が第1配線に接続し、第2の端子は第n-1段の信号処理回路部のリセット信号入力端子及び第n1段の信号処理回路部へスタート信号入力端子と接続する第2トランジスタと、第1トランジスタ及び第2トランジスタのゲート電位を制御する回路部とを設ける。第n1段1<n<mの信号処理回路部は、第1の端子が第4配線に接続し、第2の端子が第n1番目のゲート信号線に接続する第3トランジスタと、第1の端子が第3配線に接続し、第2の端子は第n段の信号処理回路部のリセット信号入力端子及び第n2段の信号処理回路部へスタート信号入力端子と接続する第4トランジスタと、第3トランジスタ及び第4トランジスタのゲート電位を制御する回路部とを設ける。信号処理回路部をm段設けた場合において、第1乃至第4の配線が伝送する信号により、順次信号処理回路部が選択されると共に、ゲート信号線に出力する信号又は電位を選択可能とすることで、特定のゲート信号線に画素を駆動する信号を供給するように動作させることができる。ゲート信号線を選択する信号処理回路部に設けられる第1乃至第4のトランジスタは、換言すれば以下のような構成を有する。第n段1<n<mの信号処理回路部の第1トランジスタは、クロック信号が入力されるアクティブ状態と一定電位が入力される非アクティブ状態とを選択する信号が入力される第1の端子と、第n番目のゲート信号線に信号を出力する第2の端子とを備えている。第2トランジスタは、クロック信号が入力される第1の端子と、第n-1段の信号処理回路部のリセット信号及び第n1段の信号処理回路部へスタート信号を出力する第2の端子とを備えている。第n1段1<n<mの信号処理回路部の第3トランジスタは、クロック信号と同期して、逆位相のクロック信号が入力されるアクティブ状態と一定電位が入力される非アクティブ状態とを選択する信号が入力される第1の端子と、第n1番目のゲート信号線に信号を出力する第2の端子とを備えている。第4トランジスタは、クロック信号と逆位相のクロック信号が入力される第1の端子と、第n段の信号処理回路部のリセット信号及び第n2段の信号処理回路部へスタート信号を出力する第2の端子とを備えている。第1トランジスタ及び第3トランジスタが、ゲート信号線のアクティブ状態選択信号が出力される状態又は非アクティブ状態選択信号が出力されない状態、又は非選択信号が出力され続ける状態を制御するように動作し、第2トランジスタ及び第4トランジスタが、前段及び後段の信号処理回路部の動作を制御することで、特定のゲート信号線に画素を駆動する信号を供給するように動作させることができる。本発明の一態様は、第1のトランジスタ、第2のトランジスタ、第3のトランジスタ及び第1の回路部を有する第1の信号処理回路と、第4のトランジスタ、第5のトランジスタ、第6のトランジスタ及び第2の回路部を有する第2の信号処理回路と、第7のトランジスタ及び第2の回路部を有する第3の信号処理回路と、を有する表示装置である。第1の回路部の第1の出力端子は、第1のトランジスタのゲート及び第2のトランジスタのゲートと電気的に接続される。第1の回路部の第2の出力端子は、第3のトランジスタのゲートと電気的に接続される。第1の回路部の第1の入力端子は、第4のトランジスタの第1の端子と電気的に接続される。第2の回路部の第1の出力端子は、第4のトランジスタのゲート及び第5のトランジスタのゲートと電気的に接続される。第2の回路部の第2の出力端子は、第6のトランジスタのゲートと電気的に接続される。第2の回路部の第1の入力端子は、第1のトランジスタの第1の端子と電気的に接続される。第2の回路部の第2の入力端子は、第7のトランジスタの第1の端子と電気的に接続される。第3の回路部の第1の出力端子は、第7のトランジスタのゲートと電気的に接続される。第3の回路部の第1の入力端子は、第4のトランジスタの第1の端子と電気的に接続される。第1のトランジスタの第2の端子は、第7のトランジスタの第2の端子と電気的に接続される。第3のトランジスタの第1の端子は、第6のトランジスタの第1の端子と電気的に接続される。第2のトランジスタの第1の端子及び第3のトランジスタの第2の端子は、第1のゲート信号線と電気的に接続される。第5のトランジスタの第1の端子及び第6のトランジスタの第2の端子は、第2のゲート信号線と電気的に接続される。なお、上記発明の一態様において、第1のトランジスタの第2の端子は、第1のクロック信号が入力される第1の配線と電気的に接続され、第2のトランジスタの第2の端子は、第2のクロック信号又は第1の電圧が選択的に入力される第2の配線と電気的に接続され、第4のトランジスタの第2の端子は、第3のクロック信号が入力される第3の配線と電気的に接続され、第5のトランジスタの第2の端子は、第4のクロック信号又は第2の電圧が選択的に入力される第4の配線と電気的に接続されてもよい。なお、上記発明の一態様において、第2のトランジスタのチャネル幅は、第1のトランジスタのチャネル幅よりも大きく、第5のトランジスタのチャネル幅は、第4のトランジスタのチャネル幅よりも大きくてもよい。なお、上記発明の一態様において、第1乃至第7のトランジスタは、同じ導電型であるであることを特徴とする表示装置。なお、上記発明の一態様において、第1乃至第7のトランジスタは、チャネル形成領域に酸化物半導体を含んでいてもよい。なお、上記発明の一態様において、第2の回路部は、第8のトランジスタと、第9のトランジスタと、第10のトランジスタと、インバータ回路と、を有していてもよい。第2の回路部の第1の出力端子は、インバータ回路の入力端子、第8のトランジスタの第1の端子、第9のトランジスタの第1の端子、及び第10のトランジスタの第1の端子と電気的に接続される。第2の回路部の第2の出力端子は、インバータ回路の出力端子、及び第8のトランジスタのゲートと電気的に接続される。第2の回路部の第1の入力端子は、第10のトランジスタの第2の端子、及び第10のトランジスタのゲートと電気的に接続される。第2の回路部の第2の入力端子は、第9のトランジスタのゲートと電気的に接続される。本明細書等において、明示的に単数として記載されているものについては、単数であることが望ましい。ただし、これに限定されず、複数であることも可能である。同様に、明示的に複数として記載されているものについては、複数であることが望ましい。ただし、これに限定されず、単数であることも可能である。本明細書等において、第1、第2、第3などの語句は、様々な要素、部材、領域、層、区域を他のものと区別して記述するために用いられる。よって、第1、第2、第3などの語句は、要素、部材、領域、層、区域などの数を限定するものではない。さらに、例えば、第1のを第2の又は第3のなどと置き換えることが可能である。本明細書等において上や下の用語は、構成要素の位置関係が直上または直下であることを限定するものではない。例えば、ゲート絶縁層上のゲート電極の表現であれば、ゲート絶縁層とゲート電極との間に他の構成要素を含むものを除外しない。また、上下の用語は説明の便宜のために用いる表現に過ぎない。本明細書等において電極、配線及び端子の用語は、これらの構成要素を機能的に限定するものではない。例えば、電極は配線の一部として用いられることがあり、その逆もまた同様である。さらに、電極や配線の用語は、複数の電極や配線が一体となって形成されている場合などをも含む。また、端子は特定の部位を指す場合に限定されず、例えば第1の端子というときは、それがトランジスタのソース電極又はドレイン電極に相当するものを含む場合、トランジスタのソース領域又はドレイン領域として実質的に機能する領域と電気的に接続される導体を含む場合もある。本発明の一形態によれば、表示装置の駆動回路の構成において、配線を含めた回路の構成を簡略化することが可能となる。すなわち、アクティブ状態選択信号が出力される状態と非アクティブ状態選択信号が出力されない状態、又は非選択信号が出力され続ける状態を制御する信号が入力される配線クロック信号線などを設けることで、部分駆動可能な表示装置を提供することができる。以下、実施の形態について図面を参照しながら説明する。但し、実施の形態は多くの異なる態様で実施することが可能であり、趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する構成において、同一部分又は同様な機能を有する部分は異なる図面間で共通の符号を用いて示し、同一部分又は同様な機能を有する部分の詳細な説明は省略する。参照する図面において、大きさ、層の厚さ、又は領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。一実施形態に係る回路の構成について図1Aにトランジスタ101とトランジスタ102によって入力信号に対する出力信号が制御される回路の一構成例を示す。また、図1Aに示す回路を構成するトランジスタ101とトランジスタ102はnチャネル型である場合を説明する。nチャネル型トランジスタは、ゲートとソースとの間の電位差Vgsが閾値電圧よりも大きくなるとオン状態となるトランジスタである。なお、図1Aの回路はpチャネル型のトランジスタに代替することも可能である。図1Aに示す回路の接続関係は以下の通りである。トランジスタ101の第1の端子例えばソース電極とドレイン電極との一方は、配線111と接続される。トランジスタ101の第2の端子例えばソース電極とドレイン電極との他方は、配線112と接続される。トランジスタ102の第1の端子は、配線113と接続される。トランジスタ102の第2の端子は、配線114と接続される。トランジスタ102のゲートは、トランジスタ101のゲートと接続される。なお、トランジスタ101のゲートとトランジスタ102のゲートとの接続箇所をノードN1と示す。配線111乃至114について以下に説明する。配線111及び配線113には、クロック信号のようなデジタル信号が入力される。すなわち、配線111及び配線113は、トランジスタ101などの回路を構成する素子にクロック信号等の信号を伝達するための配線である。よって、配線111及び配線113は、信号線又はクロック信号線としての機能を有する。なお、配線111及び配線113に入力される信号のHレベルの電位を便宜上電位V1とし、配線111及び配線113に入力される信号のLレベルの電位を便宜上電位V2とする。なお、配線111に入力される信号と、配線113に入力される信号との一方は、アクティブ状態と非アクティブ状態とのいずれかの状態になる。そして、配線111に入力される信号と、配線113に入力される信号との他方は、アクティブ状態になる。本明細書等において、信号が非アクティブ状態になるとは、該信号が、一定の値例えば電位V1と等しい値、電位V2と等しい値又はグランド電位と等しい値などになることをいう。なお、本明細書等において、信号がアクティブ状態になるとは、信号が非アクティブ状態になること以外のことをいう。配線112はトランジスタ101の出力側の端子第2の端子と接続されている。よって、配線112からは、トランジスタ101によって制御される信号が出力される。すなわち、配線112は、トランジスタ101によって制御される出力信号を配線112と接続される負荷等に伝達するための配線である。よって、配線112は、信号線又は出力信号線としての機能を有する。なお、配線111にデジタル信号が入力される場合は、配線112から出力される信号もデジタル信号となる。そして、配線112から出力される信号のHレベルの電位は、配線111に入力される信号のHレベルの電位例えば電位V1と概略等しいものとなる。また、配線112から出力される信号のLレベルの電位は、配線111に入力される信号のLレベルの電位例えば電位V2と概略等しいものとなる。配線114はトランジスタ102の出力側の端子第2の端子と接続されている。よって、配線114からは、トランジスタ102によって制御される信号が出力される。すなわち、配線114は、トランジスタ102によって制御される出力信号を配線114と接続される負荷等に伝達するための配線である。よって、配線114は、信号線又は出力信号線としての機能を有する。なお、配線113にデジタル信号が入力される場合は、配線114から出力される信号もデジタル信号となる。そして、配線114から出力される信号のHレベルの電位は、配線113に入力される信号のHレベルの電位例えば電位V1と概略等しいものとなる。配線114から出力される信号のLレベルの電位は、配線113に入力される信号のLレベルの電位例えば電位V2と概略等しいものとなる。なお、図1Aで示す回路は表示装置のゲート信号線の駆動回路の一部として用いることができる。その場合、配線112及び配線114との一方の配線は、画素部に延伸するように配設され、各画素に設けられるトランジスタ例えば選択用トランジスタのゲートと接続されるゲート信号線ゲート線、走査線、選択線ともいうとしての機能を有することとなる。また、配線112及び配線114の他方の配線は、転送信号スタート信号又はリセット信号を伝達するための配線として用いることができる。トランジスタ101とトランジスタ102が有する機能の例について説明する。トランジスタ101は、配線111と配線112との間の導通状態を制御するスイッチとしての機能を有する。または、トランジスタ101は、配線112の電位を上昇又は下降させるタイミングを制御する機能を有する。または、トランジスタ101は、ノードN1の電位を上昇させるタイミングを制御する機能を有する。トランジスタ102は、配線113と配線114との間の導通状態を制御するスイッチとしての機能を有する。または、トランジスタ102は、配線114の電位を上昇又は下降させるタイミングを制御する機能を有する。または、トランジスタ102は、ノードN1の電位を上昇させるタイミングを制御する機能を有する。図2は、図1Aで示す回路の配線111の電位、配線114の電位、トランジスタ101及びトランジスタ102の導通状態との組み合わせによって、少なくとも8つの動作動作DR1乃至DR8と示すがあることを示す図である。図2Aは、これらの8つの動作を説明するための真理値表の例を示す。図2Bは、これらの8つの動作を実現するための論理回路の例を示す。動作DR1では、配線111の電位は電位V1と等しくなり、配線113の電位は電位V1と等しくなる。トランジスタ101はオン状態になり、配線111と配線112とは導通状態になる。トランジスタ102はオン状態になり、配線113と配線114とは導通状態になる。よって、配線111の電位は配線112に供給され、配線112の電位は電位V1と等しくなる。配線113の電位は配線114に供給され、配線114の電位は電位V1と等しくなる図3A参照。動作DR2では、配線111の電位は電位V1と等しくなり、配線113の電位は電位V2と等しくなる。トランジスタ101はオン状態になり、配線111と配線112とは導通状態になる。トランジスタ102はオン状態になり、配線113と配線114とは導通状態になる。よって、配線111の電位は配線112に供給され、配線112の電位は電位V1と等しくなる。配線113の電位は配線114に供給され、配線114の電位は電位V2と等しくなる図3B参照。動作DR3では、配線111の電位は電位V2と等しくなり、配線113の電位は電位V1と等しくなる。トランジスタ101はオン状態になり、配線111と配線112とは導通状態になる。トランジスタ102はオン状態になり、配線113と配線114とは導通状態になる。よって、配線111の電位は配線112に供給され、配線112の電位は電位V2と等しくなる。配線113の電位は配線114に供給され、配線114の電位は電位V1と等しくなる図3C参照。動作DR4では、配線111の電位は電位V2と等しくなり、配線113の電位は電位V2と等しくなる。トランジスタ101はオン状態になり、配線111と配線112とは導通状態になる。トランジスタ102はオン状態になり、配線113と配線114とは導通状態になる。よって、配線111の電位は配線112に供給され、配線112の電位は電位V2と等しくなる。配線113の電位は配線114に供給され、配線114の電位は電位V2と等しくなる図3D参照。動作DR5乃至DR8では、トランジスタ101はオフ状態になり、配線111と配線112とは非導通状態になる。トランジスタ102はオフ状態になり、配線113と配線114とは非導通状態になる。よって、配線112は、ハイインピーダンス状態Zと示すになり、配線112の電位は動作DR5乃至DR8を行う前の値のままになる。配線114は、ハイインピーダンス状態Zと示すになり、配線114の電位は動作DR5乃至DR8を行う前の値のままになる図3E、F、G、H参照。例えば、図1Aで示す回路が動作DR1を行った後に、動作DR5乃至DR8のいずれか1つの動作を行う場合、配線112の電位は電位V1と等しい状態となり、配線114の電位は電位V1と等しい状態となる。また、図1Aで示す回路が動作DR2を行った後に、動作DR5乃至DR8のいずれか1つの動作を行う場合、配線112の電位は電位V1と等しい状態となり、配線114の電位は電位V2と等しい状態となる。また、図1Aで示す回路が動作DR3を行った後に、動作DR5乃至DR8のいずれか1つの動作を行う場合、配線112の電位は電位V2と等しい状態となり、配線114の電位は電位V1と等しい状態となる。また、図1Aで示す回路が動作DR4を行った後に、動作DR5乃至DR8のいずれか1つの動作を行う場合、配線112の電位は電位V2と等しい状態となり、配線114の電位は電位V2と等しい状態となる。なお、動作DR1、動作DR2又は動作DR3などのように、トランジスタ101及びトランジスタ102がオン状態となり、且つ配線112の電位と配線114の電位との少なくとも一方が電位V1と等しくなる場合、ノードN1の電位は、V1Vth101Vth101はトランジスタ101の閾値電圧よりも高く、且つV1Vth102Vth102はトランジスタ102の閾値電圧よりも高い値になる。また、動作DR4などのように、トランジスタ101及びトランジスタ102がオン状態になり、且つ配線112の電位と配線114の電位との両方が電位V2と等しくなる場合、ノードN1の電位は、V2Vth101よりも高く、且つV2Vth102よりも高い値になる。また、動作DR5、動作DR6、動作DR7又は動作DR8などのように、トランジスタ101及びトランジスタ102がオフ状態になる場合、ノードN1の電位は、V2Vth101よりも低く、且つV2Vth102よりも低い値好ましくはV2と等しい値になる。以上のように、図1Aで示す回路は、配線111の電位及び配線113の電位を制御することにより、配線112の電位と配線114の電位とを等しくすることができるし、異ならせることもできる。配線111及び配線113には、上記の信号に限定されず、他にも様々な信号又は様々な電圧を入力することができる。その一例について以下に説明する。配線111に入力される信号のHレベルの電位と、配線113に入力される信号のHレベルの電位とは、異ならせることが可能である。配線114にトランジスタ等の負荷が接続される場合、配線114から出力される信号の振幅電圧は、トランジスタ等の負荷を駆動するために大きくした方が好ましい場合がある。そのような場合、配線113に入力される信号のHレベルの電位は、配線111に入力される信号のHレベルの電位よりも高くしてもよい。このような措置により、消費電力の削減を図りつつ、大きい負荷を駆動することが可能となる。配線111と配線113の一方又は双方には、所定の電圧例えば電圧V1又は電圧V2が供給されることが可能である。そのため、配線111又は配線113は、電源線としての機能を有することが可能である。なお、電圧V1とは、基準の電位例えばグランド電位と電位V1との差と等しいものとする。電圧V2は、基準の電位例えばグランド電位と電位V2との差と等しいものとする。図1Aで示す回路は、図2Aの真理値表に示す動作例えば動作DR1乃至DR8に限定されず、他にも様々な動作を行うことができる。その一例について以下に説明する。動作DR1乃至DR8において、トランジスタ101とトランジスタ102との一方がオン状態となり、他方がオフ状態となることが可能である。この場合、トランジスタ101のゲートと、トランジスタ102のゲートとは、異なる配線又は異なるノードと接続されることが想定される。また、配線111と配線113との一方又は双方を浮遊状態にすることが可能である。すなわち、配線111と配線113との一方又は双方への信号又は電圧等の供給を止めることが可能である。例えば、動作DR5乃至DR8において、配線111及び配線113との一方又は双方が浮遊状態になることが可能である。動作DR5乃至DR8では、トランジスタ101及びトランジスタ102はオフ状態になるため、配線111及び配線113の電位は動作に影響しない。そのため、消費電力の削減を図るために、配線111及び配線113の一方又は双方を浮遊状態にするとよいことになる。別の例として、配線112と配線114との一方又は双方に、配線111又は配線113とは異なる配線から、電位V2を供給することが可能である。特に、動作DR3、動作DR4、動作DR5、動作DR6、動作DR7及び動作DR8の中の1つ以上において、配線112に電位V2を供給するとよい。このような動作を実現するために、電位V2が供給される配線と、配線112とをスイッチ例えばトランジスタを介して接続するとよい。また、動作DR2、動作DR4、動作DR5、動作DR6、動作DR7及び動作DR8の中の1つ以上において、配線114に電位V2を供給するとよい。このような動作を実現するために、電位V2が供給される配線と、配線114とをスイッチ例えばトランジスタを介して接続するとよい。動作DR5乃至DR8では、配線112及び配線114は浮遊状態になるため、配線112及び配線114の電位は、前の動作に依存する。そこで、配線112及び配線114に、電位V2を供給することにより、前の動作に関係なく、配線112及び配線114を電位V2に設定することができる。また、配線112及び配線114は浮遊状態であるため、配線112及び配線114にはノイズが生じやすくなる。そこで、配線112及び配線114に、電位V2を供給することにより、ノイズの低減を図ることができる。なお、図1Aではトランジスタが2つ設けられた回路の例を示すが、このような回路に限定されず、同様な機能を発現する回路として様々な回路構成をとることができる。その一例を図4に示す。図4Aは、NNは自然数個のトランジスタ31トランジスタ31_1乃至31_Nと示すを有する回路の例を示す。N個のトランジスタ31の第1の端子は、各々、N本の配線32配線32_1乃至32_Nと示すと接続される。N個のトランジスタ31の第2の端子は、各々、N本の配線33配線33_1乃至33_Nと示すと接続される。N個のトランジスタ31のゲートは、互いに接続される。例えば、トランジスタ31_iiは1~Nのいずれか一の第1の端子は、配線32_iと接続される。トランジスタ31_iの第2の端子は、配線33_iと接続される。なお、トランジスタ31は、トランジスタ101又はトランジスタ102と同様の機能を有する。配線32は、配線111又は配線113と同様の機能を有する。配線33は、配線112又は配線114と同様の機能を有する。なお、トランジスタ31の数が多すぎると、回路規模が大きくなってしまう。そのため、Nは、2以上、5以下であることが好ましい。より好ましくは、2又は3であることが好ましい。図4Bは、3つのトランジスタを有する回路の例を示す。また、トランジスタ101とトランジスタ102との一方又は両方において、ゲートと第2の端子との間に容量素子を接続することが可能である。図4Cは、トランジスタ101のゲートと第2の端子との間に容量素子121を接続し、トランジスタ102のゲートと第2の端子との間に容量素子122を接続する例を示す。図4Cで示す回路において、トランジスタ101のゲートと第2の端子との間の寄生容量、又はトランジスタ102のゲートと第2の端子との間の寄生容量を用いて、ノードN1の電位を上昇させる動作ブートストラップ動作を行う場合がある。この場合、トランジスタ101とトランジスタ102との一方又は両方において、ゲートと第2の端子との間に容量素子を接続することにより、ノードN1の電位の上昇幅を大きくすることができる。図1A及び図4A乃至Cの各トランジスタのサイズの一例及び各配線幅の一例などについて以下に説明する。配線やノードの負荷が大きいほど、その負荷を充放電する時間が長くなる。つまり、配線やノードの負荷が大きいほど、信号のなまりや遅延などが大きくなる。そこで、トランジスタと接続される負荷が大きいほど、そのトランジスタのW/LW:チャネル幅、L:チャネル長比を大きくすることが好ましい。これにより、信号のなまりや遅延を低減することができる。したがって、配線114に画素等の負荷が接続される場合、配線114の負荷は、配線112の負荷よりも大きくなる。よって、トランジスタ102のチャネル幅は、トランジスタ101のチャネル幅よりも大きいことが好ましい。好ましくは、トランジスタ102のチャネル幅は、トランジスタ101のチャネル幅の2倍以上、30倍未満である。より好ましくは、5倍以上20倍以下である。さらに好ましくは8倍以上15倍未満である。また、配線114に画素等の負荷が接続されると、配線114の負荷は、配線112の負荷よりも大きくなる。そのため、配線113と配線114とが導通状態になるときの配線113の電流値は、配線111と配線112とが導通状態になるときの配線111の電流値よりも大きくなる。この結果、電圧降下による配線113の電位の減少幅は、電圧降下による配線111の電位の減少幅よりも大きくなる。よって、配線113の一部の配線幅は、配線111の一部の配線幅よりも大きいことが好ましい。これにより、配線113の抵抗値を小さくすることができるため、電圧降下による配線113の電位の減少幅を小さくすることができる。また、配線114に画素等の負荷が接続されると、配線114の負荷は、配線112の負荷よりも大きくなる。そのため、配線114の信号は、配線112よりも、なまりや遅延が大きくなる。そこで、配線114の一部の配線幅を配線112の一部の配線幅よりも大きくするとよい。これにより、配線114の抵抗値を小さくすることができるため、配線114の信号のなまりや遅延を小さくすることができる。配線112又は配線114には、表示装置の画素に設けられるトランジスタ等の負荷が接続される場合がある。図1Bは、配線114に液晶素子を含む画素が接続される場合の例を示す。画素10は、トランジスタ11と、液晶素子12と、容量素子13例えば保持容量とを有する。トランジスタ11の第1の端子は、配線21例えばソース信号線、ビデオ信号線と接続される。トランジスタ11の第2の端子は、液晶素子12の第1の電極例えば画素電極と接続される。トランジスタ11のゲートは、配線114と接続される。容量素子13の第1の電極は、配線23例えば容量線と接続される。容量素子13の第2の電極は、液晶素子12の第1の電極と接続される。液晶素子12の第2の電極例えば共通電極は、配線22と接続される。ただし、配線114には、図1Bに示す画素10に限定されず、他にも様々な負荷を接続されることが可能である。例えば、配線114には、発光素子例えばEL素子、メモリ性を有する表示素子例えば電気泳動表示素子、電気泳動により階調を変化させる表示素子、エレクトロデポジションにより階調を変化させる表示素子、エレクトロクロミック方式により階調を変化させる表示素子、ツイストボール方式により階調を変化させる表示素子、電子インクを含む表示素子、及び色の付いた粒子を含む表示素子等の中のいずれか1つを有する画素と接続されることが可能である。別の例として、配線114には、保護ダイオードが接続されることが可能である。別の例として、配線114には、デマルチプレクサ等の回路が接続されることが可能である。配線114にトランジスタ等の負荷が接続される場合、配線114は配線112よりも長くなる場合がある。または、配線114の面積は、配線112の面積よりも大きくなる場合がある。そのため、図5Aに示すように、配線114に負荷が接続される場合、配線114に保護回路130を設けるとよい。これにより、トランジスタ等の負荷を構成する素子等が静電破壊により破壊されることを防止できる。図5Bは、保護回路130の例を示す。図5Bに示す保護回路130は、NNは自然数個のトランジスタ131トランジスタ131_1乃至131_Nと示すを有する。トランジスタ131_iiは2乃至N-1のいずれか一の第1の端子は、トランジスタ131_i-1の第2の端子と接続される。トランジスタ131_iの第2の端子は、トランジスタ131_i1の第1の端子と接続される。トランジスタ131_iのゲートは、トランジスタ131_iの第2の端子と接続される。なお、トランジスタ131_1は、第1の端子が配線114と接続されるところが、トランジスタ131_iと異なる。トランジスタ131_Nは、第2の端子が配線141と接続されるところが、トランジスタ131_iと異なる。配線141には、所定の電圧例えば電圧V2が供給される。なお、図5Bに示す保護回路130において、図5Cに示すように、トランジスタ131_1乃至131_Nのゲートは、配線141と接続されることが可能である。なお、配線141に電圧V1が供給される場合、図5Bに示す保護回路において、トランジスタ131_iのゲートは、トランジスタ131_iの第1の端子と接続され、トランジスタ131_1のゲートは、配線114と接続され、トランジスタ131_Nのゲートは、トランジスタ131_Nの第1の端子と接続されることが可能である。なお、配線141に電圧V1が供給される場合、図5Cに示す保護回路において、トランジスタ131_1乃至131_Nのゲートは、配線114と接続されることが可能である。図1乃至図5で説明される回路の構成は、シリコンウエハなどの半導体基板、SOISiliconOnInsulator基板などを使って作製される集積回路の全部又は一部の構成として用いることができる。他の形態として、ガラスなどの絶縁基板上に設けられた多結晶シリコン、非晶質シリコンなどの半導体膜にチャネル領域が形成されるトランジスタを用いて、上記回路構成を実現することができる。半導体膜の材料として、酸化物半導体を用いることもできる。一実施形態に係る信号処理回路について図6は、図1Aで示す回路構成を含む他の回路の一例を示す。図6は、表示装置におけるゲート信号線駆動回路、ソース信号線ビデオ信号線駆動回路などに用いることができる信号処理回路の一例である。図6に示す信号処理回路は、トランジスタ101とトランジスタ102とに加え、トランジスタ201と、トランジスタ202と、トランジスタ203と、トランジスタ204と、トランジスタ205と、回路300とを有する。トランジスタ201乃至205の極性は、トランジスタ101及びトランジスタ102と同じ極性例えばnチャネル型であると好ましい。シリコン半導体や酸化物半導体などを使ってトランジスタを作製できるからである。回路300は、1つ以上のトランジスタにより構成される。回路300が有する1つ以上のトランジスタの極性は、トランジスタ101及びトランジスタ102と同じ極性例えばnチャネル型であると好ましい。上記と同様に、シリコン半導体や酸化物半導体などを使ってトランジスタを作製できるからである。図6に示す信号処理回路の接続関係について以下に説明する。トランジスタ201の第1の端子は、配線115と接続される。トランジスタ201の第2の端子は、配線112と接続される。トランジスタ202の第1の端子は、配線115と接続される。トランジスタ202の第2の端子は、配線114と接続される。トランジスタ202のゲートは、トランジスタ201のゲートと接続される。トランジスタ203の第1の端子は、配線115と接続される。トランジスタ203の第2の端子は、ノードN1と接続される。トランジスタ203のゲートは、トランジスタ201のゲートと接続される。トランジスタ204の第1の端子は、配線116と接続される。トランジスタ204の第2の端子は、ノードN1と接続される。トランジスタ204のゲートは、配線116と接続される。トランジスタ205の第1の端子は、配線115と接続される。トランジスタ205の第2の端子は、ノードN1と接続される。トランジスタ205のゲートは、配線117と接続される。回路300は、その構成に応じて、様々な配線例えば配線111乃至117の中の1つ以上の配線と接続されるとよい。図6の例では、回路300は、ノードN1とトランジスタ201のゲートと接続される。なお、トランジスタ201のゲートと、トランジスタ202のゲートと、トランジスタ203のゲートと、回路300との接続箇所をノードN2とする。配線115、配線116、配線117について以下に説明する。配線115には、所定の電圧例えば電圧V2が供給される。すなわち、配線115は、電源回路等の外部回路から図6で示す信号処理回路に電圧例えば電圧V2を伝達するための配線である。よって、配線115は、電源線、負電源線又はグランド線などとしての機能を有する。配線116には、信号例えばスタート信号が入力される。すなわち、配線116は、タイミングコントローラ等の外部回路、又は別の回路から図6で示す信号処理回路に信号例えばスタート信号を伝達するための配線である。よって、配線116は、信号線、又はスタート信号線としての機能を有する。また、配線116に入力されるHレベルの信号の電位は、電位V1と略等しいものとなり、配線116に入力される信号のLレベルの電位は、電位V2と略等しいものとなる。配線117には、信号例えばリセット信号が入力される。すなわち、配線117は、タイミングコントローラ等の外部回路、又は別の回路から図6で示す信号処理回路に信号例えばリセット信号を伝達するための配線である。よって、配線117は、信号線、又はリセット信号線としての機能を有する。また、配線117に入力されるHレベルの信号の電位は、電位V1と略等しいものとなり、配線117に入力される信号のLレベルの電位は、電位V2と略等しいものとなる。なお、配線115には、電源回路等の外部回路から電圧が供給されることが可能である。また、配線116及び配線117には、タイミングコントローラ等の外部回路、又は信号処理回路と同じ基板に形成された別の回路から信号が入力されることが可能である。トランジスタ201乃至205が有する機能の例について以下に説明する。トランジスタ201は、配線115と配線112との導通状態を制御するスイッチとしての機能を有する。または、トランジスタ201は、配線112の電位を一定の電位例えば配線115の電位に維持する機能を有する。トランジスタ202は、配線115と配線114との間の導通状態を制御するスイッチとしての機能を有する。または、トランジスタ202は、配線114の電位を一定の電位例えば配線115の電位に維持する機能を有する。トランジスタ203は、配線115とノードN1との間の導通状態を制御するスイッチとしての機能を有する。または、トランジスタ203は、ノードN1の電位を一定の電位例えば配線115の電位に維持する機能を有する。トランジスタ204は、配線116とノードN1との導通状態を制御するスイッチとしての機能を有する。または、トランジスタ204は、入力端子が配線116と接続され、出力端子がノードN1と接続されるダイオードとしての機能を有する。または、トランジスタ204は、ノードN1の電位を上昇させるタイミングを制御する機能を有する。または、トランジスタ204は、ノードN1を浮遊状態にするタイミングを制御する機能を有する。または、トランジスタ204は、信号処理回路のセット動作のタイミングを制御する機能を有する。トランジスタ205は、配線115とノードN1との間の導通状態を制御するスイッチとしての機能を有する。トランジスタ205は、ノードN1の電位を下降させるタイミングを制御するスイッチとしての機能を有する。または、トランジスタ205は、信号処理回路のリセット動作のタイミングを制御する機能を有する。回路300が有する機能の一例について以下に説明する。回路300は、ノードN2の電位を制御する制御回路としての機能を有する。または、回路300は、トランジスタ201乃至203の導通状態を制御する機能を有する。または、回路300は、ノードN1の電位を反転してノードN2に出力するインバータ回路としての機能を有する。図6に示す信号処理回路の動作の一例について、配線111に入力される信号と配線113に入力される信号との双方がアクティブ状態である場合と、配線111に入力される信号がアクティブ状態であり、且つ配線113に入力される信号が非アクティブ状態である場合とに分けて以下に説明する。なお、配線111には、クロック信号が入力されるものとし、配線112には、アクティブ状態の場合に、配線111に入力されるクロック信号と位相が同じであるクロック信号が入力され、非アクティブ状態の場合に、電圧V2又はLレベルの信号が入力されるものとする。まず、配線111に入力される信号と配線113に入力される信号との双方がアクティブ状態である場合の動作の例について、図7Aに示すタイミングチャートを参照して説明する。図7Aに示すタイミングチャートは、期間A1乃至E1各期間を1ゲート選択期間ともいうを有する。期間A1では、配線111の電位V111と示すは電位V2と等しくなる。配線113の電位V113と示すは電位V2と等しくなる。配線116の電位V116と示すは電位V1と等しくなる。配線117の電位V117と示すは電位V2と等しくなる。これにより、トランジスタ204はオン状態になり、配線116とノードN1とは導通状態になる。トランジスタ205はオフ状態になり、配線115とノードN1とは非導通状態になる。よって、ノードN1には配線116の電位が供給され、ノードN1の電位VN1と示すは上昇し始める。その後、ノードN1の電位は、V2Vth101Vth101はトランジスタ101の閾値電圧よりも高く、且つV2Vth102Vth102はトランジスタ102の閾値電圧よりも高い値まで上昇する。このとき、回路300は、電位例えば電位V2をノードN2に供給し、ノードN2の電位VN2と示すは、V2となる。ただし、ノードN2の電位は、V2Vth201Vth201はトランジスタ201の閾値電圧未満、V2Vth202Vth202はトランジスタ202の閾値電圧未満、及びV2Vth203Vth203はトランジスタ203の閾値電圧未満であればよい。これにより、トランジスタ101はオン状態になり、配線111と配線112とは導通状態になる。トランジスタ102はオン状態になり、配線113と配線114とは導通状態になる。トランジスタ201はオフ状態になり、配線115と配線112とは非導通状態になる。トランジスタ202はオフ状態になり、配線115と配線114とは非導通状態になる。トランジスタ203はオフ状態になり、配線115とノードN1とは非導通状態になる。よって、配線112には配線111の電位が供給され、配線112の電位V112と示すは電位V2と等しくなる。配線114には配線113の電位が供給され、配線114の電位V114と示すは電位V2と等しくなる。その後、ノードN1の電位は、V1-Vth204Vth204はトランジスタ204の閾値電圧に到達する。これにより、トランジスタ204はオフ状態になり、配線116とノードN1とは非導通状態になる。よって、ノードN1は浮遊状態になり、ノードN1の電位はV1-Vth204に維持される図8A参照。すなわち、期間A1では、トランジスタ101及びトランジスタ102によって構成される回路は、図2Aに示した動作DR4を行う。期間B1では、配線111の電位は電位V1と等しくなる。配線113の電位は電位V1と等しくなる。配線116の電位は電位V2と等しくなる。配線117の電位は電位V2と等しいままになる。ノードN1は浮遊状態のままになり、ノードN1の電位はV1-Vth204のままになる。ノードN2の電位は、V2のままになる。これにより、トランジスタ201はオフ状態のままになり、配線115と配線112とは非導通状態のままになる。トランジスタ202はオフ状態のままになり、配線115と配線114とは非導通状態のままになる。トランジスタ203はオフ状態のままになり、配線115とノードN1とは非導通状態のままになる。トランジスタ204はオフ状態のままになり、配線116とノードN1とは非導通状態のままになる。トランジスタ205はオフ状態のままになり、配線115とノードN1とは非導通状態のままになる。トランジスタ101はオン状態のままになり、配線111と配線112とは導通状態のままになる。トランジスタ102はオン状態のままになり、配線113と配線114とは導通状態のままになる。よって、配線111の電位は配線112に供給され、配線112の電位は上昇し始める。配線113の電位は配線114に供給され、配線114の電位は上昇し始める。このとき、ノードN1は浮遊状態のままになっている。そのため、ノードN1の電位は、トランジスタ101のゲートと第2の端子との間の寄生容量、及びトランジスタ102のゲートと第2の端子との間の寄生容量により、上昇する。最終的には、ノードN1の電位は、V1Vth101よりも高く、且つV1Vth102よりも高い値にまで到達する。したがって、配線112の電位は電位V1と等しい値にまで上昇することができる。配線114の電位は電位V1と等しい値にまで上昇することができる図8B参照。すなわち、期間B1では、トランジスタ101及びトランジスタ102によって構成される回路は、図2Aに示した動作DR1を行う。期間C1では、配線111の電位は電位V2と等しくなる。配線113の電位は電位V2と等しくなる。配線116の電位は電位V2と等しいままになる。配線117の電位は電位V1と等しくなる。これにより、トランジスタ204はオフ状態のままになり、配線116とノードN1とは非導通状態のままになる。トランジスタ205はオン状態になり、配線115とノードN1とは導通状態になる。よって、配線115の電位はノードN1に供給され、ノードN1の電位は電位V2と等しくなる。これにより、トランジスタ101はオフ状態になり、配線111と配線112とは非導通状態になる。トランジスタ102はオフ状態になり、配線113と配線114とは非導通状態になる。このとき、回路300は電位例えば電位V1をノードN2に供給し、ノードN2の電位は、V2Vth201よりも高く、V2Vth202よりも高く、且つV2Vth203よりも高い値になる。これにより、トランジスタ201はオン状態になり、配線115と配線112とは導通状態になる。トランジスタ202はオン状態になり、配線115と配線114とは導通状態になる。トランジスタ203はオン状態になり、配線115とノードN1とは導通状態になる。よって、配線112には配線115の電位が供給され、配線112の電位は電位V2と等しくなる。配線114には配線115の電位が供給され、配線114の電位は電位V2と等しくなる図9A参照。すなわち、期間C1では、トランジスタ101及びトランジスタ102によって構成される回路は、図2Aに示した動作DR8を行う。期間D1及び期間E1では、配線111の電位は電位V1と電位V2との一方期間D1では電位V1、期間E1では電位V2と等しくなる。配線113の電位は電位V1と電位V2との一方期間D1では電位V1、期間E1では電位V2と等しくなる。配線116の電位は電位V2と等しいままになる。配線117の電位は電位V2と等しくなる。このとき、回路300は電位例えば電位V1をノードN2に供給したままになり、ノードN2の電位は、V2Vth201よりも高く、V2Vth202よりも高く、且つV2Vth203よりも高い値のままになる。これにより、トランジスタ204はオフ状態のままになり、配線116とノードN1とは非導通状態のままになる。トランジスタ205はオフ状態になる。トランジスタ203はオン状態のままになり、配線115とノードN1とは導通状態のままになる。よって、ノードN1には配線115の電位が供給されたままになり、ノードN1の電位は電位V2と等しいままになる。これにより、トランジスタ101はオフ状態のままになり、配線111と配線112とは非導通状態のままになる。トランジスタ102はオフ状態のままになり、配線113と配線114とは非導通状態のままになる。トランジスタ201はオン状態のままになり、配線115と配線112とは導通状態のままになる。トランジスタ202はオン状態のままになり、配線115と配線114とは導通状態のままになる。よって、配線112には配線115の電位が供給されたままになり、配線112の電位は電位V2と等しいままになる。配線114には配線115の電位が供給されたままになり、配線114の電位は電位V2と等しいままになる図9B参照。すなわち、期間D1では、トランジスタ101及びトランジスタ102によって構成される回路は、図2Aに示した動作DR5を行う。また、期間E1では、トランジスタ101及びトランジスタ102によって構成される回路は、図2Aに示した動作DR8を行う。次に、配線111に入力される信号がアクティブ状態であり、且つ配線113に入力される信号が非アクティブ状態である場合の動作の例について、図7Bに示すタイミングチャートを参照して説明する。図7Bに示すタイミングチャートは、期間A2乃至E2各期間を1ゲート選択期間ともいうを有する。期間A2では、図6で示す信号処理回路は、期間A1と同様の動作を行う。そのため、期間A2における動作の説明を省略する。すなわち、期間A2では、トランジスタ101及びトランジスタ102によって構成される回路は、図2Aに示した動作DR4を行う。期間B2では、配線113の電位が電位V2と等しいままであるところが、期間B1と異なる。そのため、期間B2では、配線114の電位は電位V2と等しいままとなる図10A参照。すなわち、期間B2では、トランジスタ101及びトランジスタ102によって構成される回路は、図2Aに示した動作DR2を行う。期間C2では、図6で示す信号処理回路は、期間C1と同様の動作を行う。そのため、期間C2における動作の説明を省略する。すなわち、期間C2では、トランジスタ101及びトランジスタ102によって構成される回路は、図2Aに示した動作DR8を行う。期間D2及び期間E2では、配線113の電位が電位V2と等しいままであるところが、期間D1及び期間E1と異なる図10B参照。すなわち、期間D2では、トランジスタ101及びトランジスタ102によって構成される回路は、図2Aに示した動作DR6を行う。また、期間E2では、トランジスタ101及びトランジスタ102によって構成される回路は、図2Aに示した動作DR8を行う。以上のように、図6で示す信号処理回路は、配線113に入力する信号をアクティブ状態とするのか、非アクティブ状態とするのかを制御することによって、配線112の電位と配線114の電位との双方を電位V1と等しくするのか、配線112の電位と配線114の電位との一方を電位V1と等しくし、他方を電位V2と等しくするのかを制御することができる。配線115乃至117は、上述した信号又は電圧に限定されず、他にも様々な信号又は様々な電圧を入力することが可能である。その一例について説明する。配線115に、信号例えば配線111に入力される信号の反転信号等を入力することが可能である。すなわち、配線115は、配線111に入力される信号の反転信号等の信号を図6に示す信号処理回路に伝達する配線であることが可能である。よって、配線115は、信号線、クロック信号線又は反転クロック信号線としての機能を有することが可能である。配線115に信号が入力されることにより、配線115と接続されるトランジスタ例えばトランジスタ201、トランジスタ202又はトランジスタ203などに逆バイアスを印加することができるので、トランジスタの劣化を抑制することができる。なお、配線115に信号を入力する場合、配線115にはタイミングコントローラ等の外部回路、又は信号処理回路と同じ基板に形成された別の回路から信号が入力されることが可能である。図6で示す信号処理回路は、図7A及び図7Bに示すタイミングチャートに限定されず、他にも様々なタイミングチャートを用いることが可能である。その一例について以下に説明する。図7Aに示すタイミングチャートにおいて、配線111に入力される信号と配線113に入力される信号との双方を非平衡にすることができる。同様に、図7Bに示すタイミングチャートにおいて、配線111に入力される信号を非平衡にすることができる。平衡の信号とは、Hレベルの時間とLレベルの時間とが概略等しいことをいう。非平衡の信号とは、平衡の信号ではない信号のことをいう。図11Aは、図7Aに示すタイミングチャートにおいて、配線111に入力される信号と配線113に入力される信号との双方を非平衡にした場合のタイミングチャートを示す。また、図11Aでは、配線111に入力される信号と配線113に入力される信号とにおいて、Hレベルの時間がLレベルの時間よりも短い例を示す。図7Aに示すタイミングチャートにおいて、配線111に入力される信号を非平衡とすることができる。同様に、図7Bに示すタイミングチャートにおいて、配線111に入力される信号を非平衡とすることができる。図11Bは、図7Aに示すタイミングチャートにおいて、配線111に入力される信号を非平衡とした場合のタイミングチャートを示す。図7A、B、図11A、Bに示すタイミングチャートにおいて、配線111に入力される信号及び/又は配線113に入力される信号を多相のクロック信号にすることができる。なお、配線111に入力される信号と配線113に入力される信号とは、3相、4相、6相又は8相のクロック信号であるとよい。これにより、消費電力を削減しつつ、信号の数の増加を抑制することができる。図12Aは、図7Aに示すタイミングチャートにおいて、配線111に入力される信号と配線113に入力される信号とを、3相のクロック信号にした例を示す。図7A、B、図11A、B、図12Aに示すタイミングチャートにおいて、期間E1において、ノードN2の電位は、V2Vth201未満、V2Vth202未満、及びV2Vth203未満となることができる。より好ましくは、ノードN2の電位は、V2となることが可能である。これにより、トランジスタ201乃至203がオン状態になる時間を短くすることができるので、トランジスタ201乃至203の劣化例えば閾値電圧のシフト又は移動度の低下などを低減することができる。図12Bは、図7Aに示すタイミングチャートにおいて、期間E1におけるノードN2の電位がV2となる場合のタイミングチャートを示す。上記のような動作をすることができる信号処理回路は図6で示すものに限定されず、他にも様々な構成とすることができる。その一例について説明する。図6に示す信号処理回路において、トランジスタ204の第1の端子は、配線118と接続されることができる。または、図6に示す信号処理回路に、第1の端子が配線118と接続され、第2の端子がノードN1と接続され、ゲートが配線116と接続されたトランジスタを新たに設けることができる。配線118は、所定の電圧例えば電圧V1が供給される配線であり、電源線又は正電源線としての機能を有する。ただし、配線118には、少なくとも期間A1及び期間A2においてHレベルとなる信号例えば配線111に入力される信号の反転信号が入力されることも可能である。なお、図13Aは、図6に示す信号処理回路において、トランジスタ204の第1の端子が配線118と接続された回路を示す。図6、図13Aに示す信号処理回路において、トランジスタ201とトランジスタ202との一方を省略することができる。こうすれば、トランジスタ数の削減を図ることができるため、歩留まりの向上、信頼性の向上を図ることができる。図13Bは、図6に示す信号処理回路において、トランジスタ201を省略した場合の回路を示す。なお、配線114に画素等の負荷が接続される場合、トランジスタ201を省略することが好ましい。なお、配線113に入力される信号が非アクティブ状態になる場合、トランジスタ201を省略することが好ましい。図6、図13A、Bに示す信号処理回路において、トランジスタ221とトランジスタ222とを設けることができる。トランジスタ221の第1の端子は配線115と接続される。トランジスタ221の第2の端子は配線112と接続される。トランジスタ221のゲートは配線117と接続される。トランジスタ222の第1の端子は配線115と接続される。トランジスタ222の第2の端子は配線114と接続される。トランジスタ222のゲートは配線117と接続される。期間C1及び期間C2において、トランジスタ221はオン状態になり、配線115と配線112とは導通状態になる。そのため、期間C1及び期間C2において、配線112の電位の立ち下がり時間を短くすることができる。期間C1及び期間C2において、トランジスタ222はオン状態になり、配線115と配線114とは導通状態になる。そのため、期間C1及び期間C2において、配線114の電位の立ち下がり時間を短くすることができる。なお、図14Aは、図6に示す信号処理回路において、トランジスタ221とトランジスタ222とを設けた場合の回路を示す。なお、図6、図13A、Bに示す信号処理回路において、トランジスタ221とトランジスタ222との一方のみを設けることが可能である。特に、配線114に画素等の負荷が接続される場合、トランジスタ222のみを設けることが好ましい。特に、配線113に入力される信号が非アクティブ状態になる場合、トランジスタ222のみを設けることが好ましい。図6、図13A、B、図14Aに示す信号処理回路において、トランジスタ223を設けることができる。トランジスタ223の第1の端子は配線115と接続される。トランジスタ223の第2の端子はノードN2と接続される。トランジスタ223のゲートは配線116と接続される。期間A1及び期間A2において、トランジスタ223はオン状態になり、配線115とノードN2とは導通状態になる。そのため、期間A1及び期間A2において、ノードN2の電位の立ち下がり時間を短くすることができる。なお、図14Bは、図6に示す信号処理回路において、トランジスタ223を設けた場合の回路を示す。図6、図13A、B、図14A、Bに示す信号処理回路において、トランジスタ224を設けることができる。トランジスタ224の第1の端子は配線118と接続される。トランジスタ224の第2の端子はノードN2と接続される。トランジスタ224のゲートは配線117と接続される。期間C1及び期間C2において、トランジスタ224はオン状態になり、配線118とノードN2とは導通状態になる。そのため、期間C1及び期間C2において、ノードN2の電位の立ち上がり時間を短くすることができる。なお、図15Aは、図6に示す信号処理回路において、トランジスタ224を設けた場合の回路を示す。図6、図13A、B、図14A、B、図15Aに示す信号処理回路において、トランジスタ225とトランジスタ226とを設けることができる。トランジスタ225の第1の端子は配線112と接続される。トランジスタ225の第2の端子は、ノードN1と接続される。トランジスタ225のゲートは配線111と接続される。トランジスタ226の第1の端子は配線114と接続される。トランジスタ226の第2の端子はノードN1と接続される。トランジスタ226のゲートは配線111と接続される。期間D1及び期間D2において、トランジスタ225はオン状態になり、配線112とノードN1とは導通状態になる。期間D1及び期間D2において、トランジスタ226はオン状態になり、配線114とノードN1とは導通状態になる。なお、図15Bは、図6に示す信号処理回路において、トランジスタ225とトランジスタ226とを設けた場合の回路を示す。なお、図6、図13A、B、図14A、B、図15Aに示す信号処理回路において、トランジスタ225とトランジスタ226との一方のみを設けることが可能である。特に、配線114に画素等の負荷が接続される場合、トランジスタ226のみを設けることが好ましい。特に、配線113に入力される信号が非アクティブ状態になる場合、トランジスタ226のみを設けることが好ましい。なお、トランジスタ225のゲートは、配線113と接続されることが可能である。また、トランジスタ226のゲートは、配線113と接続されることが可能である。なお、トランジスタ225又はトランジスタ226を設ける場合、トランジスタ203を省略することが可能である。図6、図13A、B、図14A、B、図15A、Bに示す信号処理回路において、トランジスタ227を設けることができる。トランジスタ227の第1の端子は配線116と接続される。トランジスタ227の第2の端子はノードN1と接続される。トランジスタ227のゲートは配線119と接続される。配線119は、信号例えば配線111に入力される信号の反転信号、又は配線111に入力される信号から位相がずれた信号が入力される配線であり、信号線、クロック信号線又は反転クロック信号線などとしての機能を有する。また、配線119に入力される信号は、デジタル信号である。そして、配線119に入力される信号のHレベルの電位は、配線111に入力される信号のHレベルの電位例えば電位V1と略等しいものとなる。配線119に入力される信号のLレベルの電位は、配線111に入力される信号のLレベルの電位例えば電位V2と略等しいものとなる。例えば、期間A1、期間C1、期間E1、期間A2、期間C2及び期間D2において、トランジスタ227はオン状態になり、配線116とノードN1とは導通状態になる。なお、図16Aは、図6に示す信号処理回路において、トランジスタ227を設けた場合の回路を示す。図6、図13A、B、図14A、B、図15A、B、図16Aに示す信号処理回路において、トランジスタ228とトランジスタ229とを設けることができる。トランジスタ228の第1の端子は配線115と接続される。トランジスタ228の第2の端子は配線112と接続される。トランジスタ228のゲートは配線119と接続される。トランジスタ229の第1の端子は配線115と接続される。トランジスタ229の第2の端子は配線114と接続される。トランジスタ229のゲートは配線119と接続される。例えば、期間A1、期間C1、期間E1、期間A2、期間C2及び期間E2において、トランジスタ228はオン状態になり、配線115と配線112とは導通状態になる。期間A1、期間C1、期間E1、期間A2、期間C2及び期間E2において、トランジスタ229はオン状態になり、配線115と配線114とは導通状態になる。なお、図16Bは、図6に示す信号処理回路において、トランジスタ228及びトランジスタ229を設けた場合の回路を示す。なお、図6、図13A、B、図14A、B、図15A、B、図16Aに示す信号処理回路において、トランジスタ228とトランジスタ229との一方のみを設けることが可能である。特に、配線114に画素等の負荷が接続される場合、トランジスタ229のみを設けることが好ましい。特に、配線113に入力される信号が非アクティブ状態になる場合、トランジスタ229のみを設けることが好ましい。回路300としては様々な構成とすることができる。その一例について以下に説明する。図17Aは、回路300として、インバータ回路301を用いる例を示す。インバータ回路301の入力端子は、ノードN1と接続される。インバータ回路301の出力端子は、ノードN2と接続される。ただし、インバータ回路301の入力端子は、ノードN1に限定されず、配線112、配線114又は配線111等と接続されることが可能である。図17Bは、トランジスタ302とトランジスタ303とを有する回路300の例を示す。図17Bに示す回路300は、インバータ回路としての機能を有する。トランジスタ302の第1の端子は配線118と接続される。トランジスタ302の第2の端子はノードN2と接続される。トランジスタ302のゲートは配線118と接続される。トランジスタ303の第1の端子は配線115と接続される。トランジスタ303の第2の端子はノードN2と接続される。トランジスタ303のゲートはノードN1と接続される。なお、図17Cに示すように、図17Bに示す回路300において、トランジスタ302のゲートはノードN2と接続されることが可能である。なお、図17Dに示すように、図17Bに示す回路300において、トランジスタ302を抵抗素子304に置き換えることが可能である。抵抗素子304は、配線118とノードN2との間に接続される。なお、図17B、図17C及び図17Dに示す回路300において、トランジスタ303のゲートは、配線112又は配線114と接続されることが可能である。図17Eは、トランジスタ305とトランジスタ306とトランジスタ307とトランジスタ308とを有する回路300の例を示す。図17Eに示す回路300は、インバータ回路としての機能を有する。トランジスタ305の第1の端子は配線118と接続される。トランジスタ305の第2の端子はノードN2と接続される。トランジスタ306の第1の端子は配線115と接続される。トランジスタ306の第2の端子はノードN2と接続される。トランジスタ306のゲートはノードN1と接続される。トランジスタ307の第1の端子は配線118と接続される。トランジスタ307の第2の端子はトランジスタ305のゲートと接続される。トランジスタ307のゲートは配線118と接続される。トランジスタ308の第1の端子は配線115と接続される。トランジスタ308の第2の端子はトランジスタ305のゲートと接続される。トランジスタ308のゲートはノードN1と接続される。なお、図17Eに示す回路300において、トランジスタ306のゲートは、配線112又は配線114と接続されることが可能である。なお、図17Eに示す回路300において、トランジスタ308のゲートは、配線112又は配線114と接続されることが可能である。図18Aは、トランジスタ311とトランジスタ312とトランジスタ313とトランジスタ314とを有する回路300の例を示す。回路300として図18Aに示す構成を用いることにより、図12Bに示すタイミングチャートを実現することができる。トランジスタ311の第1の端子は配線111と接続される。トランジスタ311の第2の端子はノードN2と接続される。トランジスタ312の第1の端子は配線115と接続される。トランジスタ312の第2の端子はノードN2と接続される。トランジスタ312のゲートはノードN1と接続される。トランジスタ313の第1の端子は配線111と接続される。トランジスタ313の第2の端子はトランジスタ311のゲートと接続される。トランジスタ313のゲートは配線111と接続される。トランジスタ314の第1の端子は配線115と接続される。トランジスタ314の第2の端子はトランジスタ311のゲートと接続される。トランジスタ314のゲートはノードN2と接続される。なお、図18Bに示すように、図18Aに示す回路300において、トランジスタ315を設けることが可能である。トランジスタ315の第1の端子は配線115と接続される。トランジスタ315の第2の端子はトランジスタ311のゲートと接続される。トランジスタ315のゲートは配線119と接続される。なお、図18Cに示すように、図18Aに示す回路300において、トランジスタ315とトランジスタ316を設けることが可能である。トランジスタ316の第1の端子は配線115と接続される。トランジスタ316の第2の端子はノードN2と接続される。トランジスタ316のゲートは配線119と接続される。なお、図18A、図18B及び図18Cに示す回路300において、トランジスタ312のゲートは、配線112又は配線114と接続されることが可能である。なお、図18A、図18B及び図18Cに示す回路300において、トランジスタ314のゲートは、配線112又は配線114と接続されることが可能である。各トランジスタのサイズの比率の一例について以下に説明する。配線114に画素等の負荷が接続される場合、配線114の負荷は、配線112の負荷よりも大きくなる。よって、トランジスタ202のW/L比は、トランジスタ201のW/L比よりも大きいことが好ましい。これにより、配線114の信号の立ち下がり時間を短くしつつ、レイアウト面積の縮小を図ることができる。好ましくは、1倍を超え、10倍以下である。より好ましくは、1.2倍以上、7倍以下である。さらに好ましくは、2倍以上、5倍以下である。配線114に画素等の負荷が接続される場合、配線114の負荷は、配線112の負荷よりも大きくなる。一方で、トランジスタ101及びトランジスタ102のチャネル幅が大きいため、ノードN1の負荷は、配線114の負荷よりも小さく、配線112の負荷よりも大きくなる。よって、トランジスタ203のW/L比は、トランジスタ201のW/L比よりも大きいことが好ましい。トランジスタ203のW/L比は、トランジスタ202のW/L比よりも小さいことが好ましい。配線114に画素等の負荷が接続される場合、配線114の負荷は、配線112の負荷よりも大きくなる。一方で、ノードN1の負荷は、配線114の負荷よりも小さく、配線112の負荷よりも大きくなる。よって、トランジスタ204のW/L比は、トランジスタ101のW/L比よりも大きいことが好ましい。トランジスタ204のW/L比は、トランジスタ102のW/L比よりも小さいことが好ましい。配線114に画素等の負荷が接続される場合、配線114の負荷は、配線112の負荷よりも大きくなる。よって、トランジスタ222のW/L比は、トランジスタ221のW/L比よりも大きいことが好ましい。これにより、配線114の信号の立ち下がり時間を短くしつつ、レイアウト面積の縮小を図ることができる。配線114に画素等の負荷が接続される場合、配線114の負荷は、配線112の負荷よりも大きくなる。一方で、ノードN2の負荷は、配線114の負荷よりも小さく、配線112の負荷よりも大きくなる。よって、トランジスタ223のW/L比は、トランジスタ201のW/L比よりも大きいことが好ましい。トランジスタ223のW/L比は、トランジスタ202のW/L比よりも小さいことが好ましい。期間C1又は期間C2において、ノードN2の電位が上昇するタイミングを早くすることにより、トランジスタ201及びトランジスタ202がオン状態になるタイミングを早くすることができる。そのため、トランジスタ224のW/L比は大きいことが好ましい。一方で、期間C1又は期間C2において、ノードN1の電位が減少するタイミングを遅くすることにより、トランジスタ101及びトランジスタ102がオフ状態になるタイミングが遅くなる。これにより、配線111の電位V2及び配線113の電位V2を配線112及び配線114にそれぞれ供給することができるので、配線112の信号及び配線114の信号の立ち下がり時間を短くすることができる。以上のことから、トランジスタ224のW/L比は、トランジスタ205のW/L比よりも大きいことが好ましい。配線114に画素等の負荷が接続される場合、配線114の負荷は、配線112の負荷よりも大きくなる。よって、トランジスタ226のW/L比は、トランジスタ225のW/L比よりも大きいことが好ましい。トランジスタ225とトランジスタ201とは、配線112の電位又はノードN1の電位を電位V2に維持する役割を持つ。ただし、トランジスタ225のW/L比が大きすぎると、期間B1及び期間B2において、ノードN1の電位が減少し、誤動作を起こす場合がある。そのため、トランジスタ225のW/L比は、トランジスタ201のW/L比よりも小さいことが好ましい。トランジスタ226とトランジスタ202とは、配線114の電位又はノードN1の電位を電位V2に維持する役割を持つ。ただし、トランジスタ226のW/L比が大きすぎると、期間B1及び期間B2において、ノードN1の電位が減少し、誤動作を起こす場合がある。そのため、トランジスタ226のW/L比は、トランジスタ202のW/L比よりも小さいことが好ましい。配線114に画素等の負荷が接続される場合、配線114の負荷は、配線112の負荷よりも大きくなる。よって、トランジスタ229のW/L比は、トランジスタ228のW/L比よりも大きいことが好ましい。上記のようなトランジスタを有する表示装置として、以下の構成を本発明の一態様として含む。駆動回路と画素とを有し、駆動回路は、第1のトランジスタと、第2のトランジスタとを有し、画素は、第3のトランジスタと、液晶素子とを有し、第1のトランジスタの第1の端子は、第1の配線と電気的に接続され、第1のトランジスタの第2の端子は、第2の配線と電気的に接続され、第2のトランジスタの第1の端子は、第3の配線と電気的に接続され、第2のトランジスタの第2の端子は、第4の配線と電気的に接続され、第2のトランジスタのゲートは、第1のトランジスタのゲートと電気的に接続され、第3のトランジスタの第1の端子は、第5の配線と電気的に接続され、第3のトランジスタの第2の端子は、液晶素子の一方の電極と電気的に接続され、第3のトランジスタのゲートは、第4の配線と電気的に接続され、第1のトランジスタのチャネル幅は、第2のトランジスタのチャネル幅よりも小さいものである表示装置。駆動回路と画素と保護回路とを有し、駆動回路は、第1のトランジスタと、第2のトランジスタとを有し、画素は、第3のトランジスタと、液晶素子とを有し、第1のトランジスタの第1の端子は、第1の配線と電気的に接続され、第1のトランジスタの第2の端子は、第2の配線と電気的に接続され、第2のトランジスタの第1の端子は、第3の配線と電気的に接続され、第2のトランジスタの第2の端子は、第4の配線と電気的に接続され、第2のトランジスタのゲートは、第1のトランジスタのゲートと電気的に接続され、第3のトランジスタの第1の端子は、第5の配線と電気的に接続され、第3のトランジスタの第2の端子は、液晶素子の一方の電極と電気的に接続され、第3のトランジスタのゲートは、第4の配線と電気的に接続され、第4の配線には、保護回路が電気的に接続されるものである表示装置。駆動回路と画素とを有し、駆動回路は、第1のトランジスタと、第2のトランジスタと、第3のトランジスタと、インバータ回路とを有し、画素は、第4のトランジスタと、液晶素子とを有し、第1のトランジスタの第1の端子は、第1の配線と電気的に接続され、第1のトランジスタの第2の端子は、第2の配線と電気的に接続され、第2のトランジスタの第1の端子は、第3の配線と電気的に接続され、第2のトランジスタの第2の端子は、第4の配線と電気的に接続され、第2のトランジスタのゲートは、第1のトランジスタのゲートと電気的に接続され、第3のトランジスタの第1の端子は、第5の配線と電気的に接続され、第3のトランジスタの第2の端子は、第1のトランジスタのゲートと電気的に接続され、インバータ回路の入力端子は、第1のトランジスタのゲートと電気的に接続され、インバータ回路の出力端子は、第3のトランジスタのゲートと電気的に接続され、第4のトランジスタの第1の端子は、第6の配線と電気的に接続され、第4のトランジスタの第2の端子は、液晶素子の一方の電極と電気的に接続され、第4のトランジスタのゲートは、第4の配線と電気的に接続されるものである表示装置。一実施形態に係るシフトレジスタの構成について図19は、シフトレジスタ回路の一例を示す。このシフトレジスタ回路は図6で示す信号処理回路を含んで構成される。なお、図6で示す信号処理回路に代えて、図13乃至図16で示す信号処理回路を適用することもできる。図19に示すシフトレジスタ回路は、mmは自然数個の回路401回路401_1乃至401_mと示すと、回路402とを有する。図19は回路401として、図6に示す信号処理回路が用いられる例を示す。なお、回路402は、ダミー回路としての機能を有する。回路402としては、回路401と同じ構成とすることが可能であるし、回路401と異なる構成とすることが可能である。例えば、回路402において、トランジスタ101、トランジスタ201及びトランジスタ205の中の1つ以上を省略することが可能である。または、回路402を省略することが可能である。図19に示すシフトレジスタ回路は、m本の配線411配線411_1乃至411_mと示すと、m本の配線412配線412_1乃至412_mと示すと、配線413と、配線414と、配線415と、配線416と、配線417と、配線418と、配線419と、配線420と接続される。ただし、ダミー回路が省略される場合、配線419と配線420を省略することが可能である。回路401の接続関係について以下に説明する。ここでは、回路401_iiは2以上m未満の自然数の接続関係を例にして説明する。回路401_iは、配線411_i-1と、配線411_iと、配線411_i1と、配線412_iと、配線413と配線415との一方と、配線414と配線416との一方と、配線417と接続される。具体的には、回路401_iにおいて、配線111は、配線413と配線415との一方と接続される。配線112は、配線411_iと接続される。配線113は、配線414と配線416との一方と接続される。配線114は、配線412_iと接続される。配線115は、配線417と接続される。配線116は、配線411_i-1と接続される。配線117は、配線411_i1と接続される。なお、回路401_1では、配線116が配線418と接続されるところが、回路401_iと異なる。回路401_mでは、配線117が配線420と接続されるところが、回路401_iと異なる。回路402の接続関係について以下に説明する。回路402は、配線419と、配線420と、配線411_mと、配線413と配線415との一方と、配線414と配線416との一方と、配線417と接続される。具体的には、回路402において、配線111は、配線413と配線415との一方と接続される。配線112は、配線419と接続される。配線113は、配線414と配線416との一方と接続される。配線114は、配線420と接続される。配線115は、配線417と接続される。配線116は、配線411_mと接続される。配線117は、配線417と接続される。配線411乃至418の一例について以下に説明する。配線411からは、回路401の出力信号が出力される。すなわち、配線411は、回路401の出力信号を配線411が接続される回路に伝達するための配線であり、信号線としての機能を有する。例えば、配線411_iは、回路401_iの出力信号を回路401_i-1及び回路401_i1に伝達するための配線である。特に、配線411から出力される出力信号は、次の段の回路401の配線116に入力される。また、配線411から出力される出力信号は、前の段の回路401の配線117に入力される。すなわち、配線411から出力される出力信号は、スタート信号及び/又はリセット信号としての機能を有する。配線412からは、回路401の出力信号が出力される。すなわち、配線412は、回路401の出力信号を配線412と接続される負荷に伝達するための配線であり、信号線としての機能を有する。特に、配線412に画素が接続される場合、配線412によって伝達される回路401の出力信号は、画素を選択するタイミングを制御する信号となり、ゲート信号又は走査信号としての機能を有する。また、配線412は、ゲート信号線又は走査線としての機能を有する。配線413には、クロック信号等の信号が入力される。すなわち、配線413は、クロック信号等の信号をシフトレジスタ回路に伝達する配線であり、信号線又はクロック信号線としての機能を有する。配線414には、アクティブ状態と非アクティブ状態とのいずれか状態となる信号が入力される。配線414に入力される信号がアクティブ状態である場合には、配線414には配線413に入力される信号と同じ位相の信号が入力される。また、配線414に入力される信号が非アクティブ状態である場合には、配線414にはLレベルの信号又は電位V2が入力される。すなわち、配線414は、アクティブ状態と非アクティブ状態とのいずれか状態となる信号をシフトレジスタ回路に伝達する配線であり、信号線又はクロック信号線としての機能を有する。配線415には、配線413に入力される信号の反転信号例えば反転クロック信号又は配線413に入力される信号から位相がずれた信号等の信号が入力される。すなわち、配線415は、配線413に入力される信号の反転信号例えば反転クロック信号又は配線413に入力される信号から位相がずれた信号等の信号をシフトレジスタ回路に伝達する配線であり、信号線、クロック信号線又は反転クロック信号線としての機能を有する。配線416には、アクティブ状態と非アクティブ状態とのいずれか状態となる信号が入力される。配線416に入力される信号がアクティブ状態である場合には、配線416には配線415に入力される信号と同じ位相の信号が入力される。また、配線416に入力される信号が非アクティブ状態である場合には、配線416にはLレベルの信号又は電位V2が入力される。すなわち、配線416は、アクティブ状態と非アクティブ状態とのいずれか状態となる信号をシフトレジスタ回路に伝達する配線であり、信号線又はクロック信号線としての機能を有する。配線417には、電圧V2等の所定の電圧が供給される。すなわち、配線417は、電圧V2等の所定の電圧をシフトレジスタ回路に供給するための配線であり、電源線、負電源線又はグランド線としての機能を有する。配線418には、スタート信号等の信号が入力される。すなわち、配線418は、スタート信号等の信号をシフトレジスタ回路特に回路401_1に伝達するための配線であり、信号線としての機能を有する。なお、配線413、配線414、配線415、配線416、及び配線418には、タイミングコントローラ等の外部回路から信号が入力されることが可能である。ただし、配線414には、配線413に入力された信号に基づいて生成された信号を入力してもよい。また、配線416には、配線415に入力された信号に基づいて生成された信号を入力してもよい。なお、配線417には、電源回路等の外部回路から電圧が供給されることが可能である。図19で示すシフトレジスタ回路の動作の一例について説明する。図20には、シフトレジスタ回路の動作を説明するためのタイミングチャートの一例を示す。図20に示すタイミングチャートは、配線412_1乃至412_mのうち、配線412_i乃至412_i3のみを部分的に選択する例を示す。図20には、配線413の電位V413と示すと、配線414の電位V414と示すと、配線415の電位V415と示すと、配線416の電位V416と示すと、配線417の電位V417と示すと、配線411_1乃至411_mの電位V411_1乃至V411_mと示すと、配線412_1乃至412_mの電位V412_1乃至V412_mと示すとを示す。配線411_1乃至411_mは、配線417に入力される信号がシフトすることにより、配線411_1から順番にHレベルになる。例えば、配線411_i-1の電位がHレベルになる場合、回路401_iは、図7で説明した期間A1又は期間A2における動作を行う。よって、配線411_iの電位はLレベルになる。その後、配線413に入力される信号及び配線415に入力される信号が反転する。すると、回路401_iは、図7で説明した期間B1又は期間B2における動作を行う。よって、配線411_iの電位はHレベルになる。その後、配線413に入力される信号及び配線415に入力される信号が反転し、配線411_i1の電位はHレベルになる。すると、回路401_iは、図7で説明した期間C1又は期間C2における動作を行う。よって、配線411_iの電位はLレベルになる。その後、配線413に入力される信号及び配線415に入力される信号が反転するたびに、回路401_iは、図7で説明した期間D1又は期間D2における動作と、図7で説明した期間E1又は期間E2における動作とを交互に行う。よって、配線411_iの電位はLレベルのままになる。ここで、配線412_1乃至412_mのうち、配線412_i乃至412_i3のみを部分的に選択するためには、配線411_1乃至411_i-1が順にHレベルになる期間において、配線414に入力される信号及び配線416に入力される信号を非アクティブ状態例えば一定の電位電位V2とする。その後、配線411_i乃至411_i3が順にHレベルになる期間において、配線414に入力される信号及び配線416に入力される信号をアクティブ状態とする。その後、配線411_i3乃至411_mが順にHレベルになる期間において、配線414に入力される信号及び配線416に入力される信号を非アクティブ状態例えば一定の電位電位V2とする。上記のように配線414に入力される信号及び配線416に入力される信号のアクティブ状態及び非アクティブ状態を制御することにより、配線412_1乃至412_i-1、及び配線412_i4乃至412_mは、Lレベルのままにでき、配線412_i乃至412_i3を順にHレベルにすることができる。以上のように、配線414に入力される信号及び配線416に入力される信号をアクティブ状態にするか、非アクティブ状態にするかを選択することにより、配線412_1乃至412_mを部分的に選択することができる。すなわち、部分駆動を実現することができる。従来の技術では、部分駆動を実現するために、複数のスタート信号を必要としていた。つまり、信号の数が増加していた。そのため、ゲートドライバ回路が画素部と同じ基板に形成される場合、画素部が形成される基板と外部回路との接続点数が増加していた。これにより、歩留まりが低下していた。または、信頼性が低下していた。または、コストが増加していた。これに対し、本実施の形態の半導体装置は、信号の数の増加を抑制することができる。または、画素部が形成される基板と、外部回路との接続点数の増加を抑制することができる。または、歩留まりの向上を図ることができる。または、信頼性の向上を図ることができる。コストの削減を図ることができる。また、従来の技術では、複数のスタート信号を異なるタイミングで制御する必要があった。そのため、タイミングコントローラの回路規模が増大していた。または、タイミングコントローラの消費電力が増加していた。または、タイミングコントローラのコストが増加していた。これに対し、上述したシフトレジスタ回路を用いた半導体装置又は表示装置等は、タイミングコントローラの回路規模の増大を抑制することができる。または、タイミングコントローラの消費電力の増大を抑制することができる。または、タイミングコントローラのコストの増加を抑制することができる。また、従来の技術では、ゲートドライバ回路を複数の群に分割し、複数の群にそれぞれ入力されるスタート信号を制御することにより、部分駆動を実現していた。そのため、部分的に選択できる画素又は行は制限されており、任意の画素又は行のみを選択することはできなかった。その結果、画像によっては、選択する必要がない画素又は行まで、選択する必要があった。そのため、消費電力を十分に削減することができなかった。これに対し、上述したシフトレジスタ回路を用いた表示装置は、信号例えばクロック信号又は反転クロック信号をアクティブ状態にするか、非アクティブ状態にするかにより、選択する画素又は行を決定することができる。そのため、任意の画素又は行のみを選択することができる。または、選択する必要がある画素又は行のみを選択することができる。または、消費電力を十分に削減することができる。また、従来の技術では、複数のスタート信号の遅延等により、群が切り替わるときに、出力信号にずれが生じていた。そのため、不正なビデオ信号が画素に入力されていた。または、表示品位が低下していた。これに対し、上述したシフトレジスタ回路を用いた表示装置では、出力信号のずれは生じない。または、不正なビデオ信号の画素への入力を防止することができる。または、表示品位の低下を防止することができる。一実施形態に係る表示装置の構成について図21Aは、上記シフトレジスタ回路が用いられる表示装置の一例を示す。図21Aに示す表示装置は、回路5501例えばタイミングコントローラと、回路5502例えば駆動回路と、画素部5503とを有する。回路5502は、回路5504例えばソースドライバ回路と、回路5505例えばゲートドライバ回路とを有する。画素部5503には、回路5504から複数の配線5507例えば信号線、ソース信号線、ビデオ信号線が延伸して配置され、回路5505から複数の配線5508例えば信号線、ゲート信号線又は走査線が延伸して配置される。複数の配線5507と、複数の配線5508との交差領域には、各々、画素5506がマトリクス状に配置される。そして、画素5506は、配線5507と配線5508と接続される。なお、回路5501は、回路5504と回路5505と接続される。画素部5503には、画素5506の構成に応じて様々な配線を設けるとよい。その一例について説明する。例えば、画素5506が液晶素子又はメモリ性を有する表示素子などを有する場合、画素部5503には容量線を設けるとよい。別の例として、画素5506がEL素子等の発光素子を有する場合、画素部5503にはアノード線などの電源線を設けるとよい。別の例として、画素5506が複数のスイッチ又はトランジスタなどを有する場合、画素部5503には配線5508と同様の機能を有する配線例えば信号線、ゲート信号線又は走査線を形成することが可能である。この場合、回路5505と同様の機能を有する回路例えばゲートドライバ回路を新たに設けるとよい。回路5501、回路5504及び回路5505の全て又は一部は、画素部5503と同じ基板に形成されるとよい。または、回路5501、回路5504及び回路5505の全ては、画素部5503とは異なる基板に形成されるとよい。その一例について、図21B、図21C、図21D及び図21Eを参照して説明する。図21Bは、画素部5503と同じ基板基板5509と示すに、回路5504と回路5505とが形成され、画素部5503とは異なる基板例えばシリコン基板、SOI基板などに回路5501が形成される例を示す。これにより、画素部5503が形成される基板と、外部回路との接続点数を減らすことができる。よって、信頼性の向上、歩留まりの向上、製造コストの削減などを図ることができる。画素部5503が形成される基板と、外部回路とは、FPCパットなどを介して接続されるとよい。そして、外部回路は、TABTapeAutomatedBonding方式によって、FPCFlexiblePrintedCircuitに実装されるとよい。または、外部回路は、COGChiponGlass方式によって基板5509に実装されるとよい。図21Cは、画素部5503と同じ基板に、回路5505が形成され、画素部5503とは異なる基板例えばシリコン基板、SOI基板などに回路5501と回路5504が形成される例を示す。これにより、画素部5503と同じ基板には、回路5505を形成することができる。回路5505の駆動周波数は、回路5504の駆動周波数よりも低いものとなり得る。そのため、非晶質シリコン、微結晶シリコン、酸化物半導体又は有機半導体を用いたトランジスタにより、画素部5503及び回路5505を構成することができる。よって、製造工程の削減、製造コストの削減、信頼性の向上、歩留まりの向上などを図ることができる。さらに、画素部5503を大きくすることができ、表示装置の表示部を大きくすることができる。図21Dは、画素部5503と同じ基板に、回路5504の一部回路5504aと示すと回路5505とが形成され、画素部5503とは異なる基板に回路5501と回路5504の別の一部回路5504bと示すが形成される例を示す。回路5504aの駆動周波数は、回路5504bの駆動周波数よりも低いものとなる。よって、図21Bに示す表示装置と同様に、非晶質シリコン、微結晶シリコン、酸化物半導体又は有機半導体を用いたトランジスタにより、画素部5503、回路5504a及び回路5505を構成することができる。なお、回路5504aは、スイッチ、インバータ回路、セレクタ回路、デマルチプレクサ回路、シフトレジスタ回路、デコーダ回路及びバッファ回路などの中の1つ以上により構成されるとよい。回路5504bは、シフトレジスタ回路、デコーダ回路、ラッチ回路、D/A変換回路、レベルシフタ回路、バッファ回路などの中の1つ以上により構成されるとよい。図21Eは、画素部5503とは異なる基板に、回路5501と回路5504と回路5505とが形成される例を示す。このような表示装置のゲートドライバ回路として、図19で説明したシフトレジスタ回路を用いることにより、表示部を部分的に走査することができる。そのため、表示部に表示する画像を書き換える部分を減らすことができるので、消費電力の削減を図ることができる。一実施形態に係る画素の回路構成について図22Aは、液晶素子を有する画素の回路構成を示す。図22Aに示す画素は、トランジスタ801、容量素子802及び液晶素子803を有する。トランジスタ801の第1の端子は、配線811と接続される。トランジスタ801の第2の端子は、容量素子802の一方の電極及び液晶素子803の一方の電極例えば画素電極と接続される。トランジスタ801のゲートは、配線812と接続される。容量素子802の他方の電極は、配線813と接続される。液晶素子803の他方の電極は、コモン電極814共通電極、陰極、対向電極ともいうと接続される。ただし、本実施の形態の画素は、図22Aに示す構成に限定されず、他にも様々な構成とすることが可能である。配線811には、液晶素子803に印加する電圧又は階調を制御するための信号例えばビデオ信号が入力される。そのため、配線811は、ビデオ信号線としての機能を有する。配線812には、トランジスタ801の導通状態を制御するための信号例えばゲート信号が入力される。そのため、配線812は、ゲート信号線としての機能を有する。配線813には、所定の電圧が供給される。そのため、配線813は、電源線又は容量線としての機能を有する。コモン電極814には、所定の電圧例えばコモン電圧が供給される。ただし、配線811、配線812、配線813及びコモン電極814は、前述したものに限定されず、他にも様々な信号又は電圧等を入力することが可能である。例えば、配線813に供給する電圧を変化させることが可能である。これにより、液晶素子803に印加される電圧を制御することができる。別の例として、コモン電極814に供給される電圧を変化させることができる。これにより、コモン反転駆動を実現することができる。トランジスタ801は、配線811と液晶素子803の一方の電極との間の導通状態を制御するスイッチとしての機能を有する。トランジスタ801により、配線811の電位を画素に入力するタイミングを制御することができる。容量素子802は、液晶素子803の一方の電極と配線813との電位差を保持する保持容量としての機能を有する。容量素子802により、トランジスタ801がオフ状態になる期間においても、液晶素子803の一方の電極の電位を一定の値に維持することができる。つまり、液晶素子803に電圧を印加し続けることができる。ただし、トランジスタ801及び容量素子802は、前述する機能に限定されず、他にも様々な機能を有することが可能である。図22Aに示す画素の動作の概略について説明する。液晶素子803の階調の制御は、液晶素子803に電圧を印加し、液晶素子803に電界を発生させることにより行われる。液晶素子803に印加される電圧の制御は、液晶素子803の一方の電極の電位を制御することにより行われる。具体的には、液晶素子803の一方の電極の電位の制御は、配線811に入力される信号を制御することにより行われる。なお、配線811に入力される信号は、トランジスタ801がオン状態になることにより、液晶素子803の一方の電極に供給される。なお、トランジスタ801がオフ状態になっても、容量素子802により、液晶素子803には電圧が印加され続ける。次に、エレクトロルミネセンス素子EL素子等の発光素子を有する画素について説明する。図22Bは、発光素子を有する画素の回路構成を示す。図22Bに示す画素は、トランジスタ901、トランジスタ902、容量素子903及び発光素子904を有する。トランジスタ901の第1の端子は、配線911と接続される。トランジスタ901の第2の端子は、トランジスタ902のゲートと接続される。トランジスタ901のゲートは、配線912と接続される。トランジスタ902の第1の端子は、配線913と接続される。トランジスタ902の第2の端子は、発光素子904の一方の電極と接続される。容量素子903の一方の電極は、トランジスタ902のゲートと接続される。容量素子903の他方の電極は、配線913と接続される。発光素子904の他方の電極は、共通電極914と接続される。ただし、本実施の形態の画素は、図22Bに示す構成に限定されず、他にも様々な構成とすることが可能である。配線911には、発光素子904の階調又は発光素子904に供給される電流を制御するための信号例えばビデオ信号が入力される。そのため、配線911は、ビデオ信号線としての機能を有する。配線912には、トランジスタ901の導通状態を制御するための信号例えばゲート信号が入力される。そのため、配線912は、ゲート信号線としての機能を有する。配線913には、所定の電圧例えばアノード電圧が供給される。そのため、配線913は、電源線又はアノード線としての機能を有する。共通電極914には、所定の電圧例えばカソード電圧が供給される。ただし、配線911、配線912、配線913及び共通電極914には、前述したものに限定されず、他にも様々な信号又は電圧等を入力することが可能である。トランジスタ901は、配線911とトランジスタ902のゲートとの間の導通状態を制御するスイッチとしての機能を有する。トランジスタ901により、配線911の電位を画素に入力するタイミングを制御することができる。トランジスタ902は、発光素子904に供給する電流を制御する駆動トランジスタとしての機能を有する。容量素子903は、トランジスタ902のゲートと配線913との間の電位差を保持する保持容量としての機能を有する。容量素子903により、トランジスタ901がオフ状態になる期間においても、トランジスタ902のゲートの電位を一定の値に維持することができる。つまり、トランジスタ902のゲートとソースとの間の電位差を一定の値に維持することができるので、発光素子904に電流を供給し続けることができる。ただし、トランジスタ901、トランジスタ902及び容量素子903は、前述する機能に限定されず、他にも様々な機能を有することが可能である。図22Bに示す画素の動作の概略について説明する。発光素子904の階調の制御は、トランジスタ902のゲートの電位を制御することにより、発光素子904に供給される電流を制御することによって行われる。トランジスタ902のゲートの電位は、配線911に入力される信号を制御することにより行われる。なお、配線911に入力される信号は、トランジスタ901がオン状態になることにより、トランジスタ902のゲートに供給される。なお、トランジスタ901がオフ状態になっても、容量素子903により、トランジスタ902のゲートの電位は一定の値に維持される。そのため、トランジスタ901がオフ状態になっても、発光素子904には電流が供給され続ける。なお、図22Bに示す画素に、トランジスタ及び容量素子の少なくとも1つを設け、トランジスタ902の閾値電圧の補正又はトランジスタ902の移動度の補正を行うことが可能である。図22A及び図22Bで示す画素の構成は、図21で示す表示装置に用いることができる。そして、これらの画素は、図1A又は図6等で説明する回路に接続される負荷として、用いることができる。一実施形態に係る画素の構成について図23Aは、上記表示装置に適用可能な画素の回路図の一例を示す。画素5450は、トランジスタ5451、容量素子5452及び表示素子5453を有する。トランジスタ5451の第1の端子は、配線5461と接続される。トランジスタ5451の第2の端子は、容量素子5452の一方の電極及び表示素子5453の一方の電極画素電極ともいうと接続される。トランジスタ5451のゲートは、配線5462と接続される。容量素子5452の他方の電極は、配線5463と接続される。表示素子5453の他方の電極は、電極5454コモン電極、共通電極、対向電極、カソード電極ともいうと接続される。なお、表示素子5453の一方の電極を、電極5455と示す。表示素子5453は、メモリ性を有することが好ましい。表示素子5453又は表示素子5453の駆動方式としては、マイクロカプセル型電気泳動方式、マイクロカップ型電気泳動方式、水平移動型電気泳動方式、垂直移動型電気泳動方式、ツイストボール方式、粉体移動方式、電子粉流体登録商標方式、コレステリック液晶素子、カイラルネマチック液晶、反強誘電性液晶、高分子分散型液晶、帯電トナー、エレクトロウェッティング方式、エレクトロクロミズム方式、エレクトロデポジション方式などがある。図23Bは、マイクロカプセル型の電気泳動方式を用いた画素の断面図を示す。電極5454と電極5455との間に、複数のマイクロカプセル5480が配置される。複数のマイクロカプセル5480は、樹脂5481により固定される。樹脂5481は、バインダとしての機能を有する。樹脂5481は、透光性を有するとよい。ただし、電極5454と電極5455とマイクロカプセル5480とによって形成される空間には、空気又は不活性ガスなどの気体が充填されることが可能である。このような場合、電極5454と電極5455との一方又は両方に、粘着剤又は接着剤等を含む層を形成して、マイクロカプセル5480を固定するとよい。マイクロカプセル5480内には、顔料により構成される少なくとも2種類の粒子が含まれている。2種類の粒子は互いに異なる色であることが好ましい。例えば、黒色の顔料により構成される粒子と、白色の顔料により構成される粒子がマイクロカプセル5480に含まれる。図24Aは、表示素子5453の方式として、ツイストボール方式を用いる場合の画素の断面図を示す。ツイストボール方式は、表示素子の回転により、反射率を変化させ、階調を制御するものである。図23Bとの違いは、電極5454と電極5455との間に、マイクロカプセル5480の代わりに、ツイストボール5486が配置されているところである。ツイストボール5486は、粒子5487と、粒子5487の周りに形成されるキャビティ5488とにより構成される。粒子5487は、半球面をそれぞれある色と該ある色とは異なる色とに塗り分けた球状粒子である。ここでは、粒子5487は、半球面をそれぞれ白色と黒色とに塗り分けられているとする。なお、2つの半球面には電荷密度差が設けられている。そのため、電極5454と電極5455との間に電位差を生じさせることにより、粒子5487を電界方向に応じて回転させることができる。キャビティ5488は、液体で満たされている。該液体は、液体5483と同様なものを用いることができる。ただし、ツイストボール5486は、図24Aに示す構造に限定されない。例えば、ツイストボール5486の構造は、円柱又は楕円などとすることが可能である。図24Bは、表示素子5453の方式として、マイクロカップ型の電気泳動方式を用いる場合の画素の断面図を示す。マイクロカップアレイは、UV硬化樹脂等からなり複数の凹部を有するマイクロカップ5491に、誘電性溶媒5492に分散させた帯電色素粒子5493を充填し、封止層5494で封止することにより作製できる。封止層5494と電極5455との間には、粘着層5495を形成するとよい。誘電性溶媒5492としては、無着色溶媒を用いることが可能であるし、赤や青などの着色溶媒を用いることも可能である。ここでは、帯電色素粒子を1種類有する場合を図示したが、帯電色素粒子を2種類以上有していてもよい。マイクロカップはセルを区切る壁構造を有するため、衝撃や圧力にも十分な耐久性がある。または、マイクロカップの内容物は密閉されているため、環境変化の影響を低減することができる。図24Cは、表示素子5453として、電子粉流体登録商標方式を用いる場合の画素の断面図を示す。ここで用いる粉流体は流動性を示し、流体と粒子の特性を兼ね備えた物質である。この方式では、隔壁5456でセルを区切り、セル内に粉流体5457及び粉流体5458を配置する。粉流体5457及び粉流体5458として、白色粒子と黒色粒子とを用いるとよい。ただし、粉流体5457及び粉流体5458の種類は、これに限定されない。例えば、粉流体5457及び粉流体5458としては、白及び黒以外の2色の有色粒子を用いることが可能である。別の例として、粉流体5457と粉流体5458との一方を省略することが可能である。図23Aに示すように、配線5461には、信号が入力される。特に、配線5461には、表示素子5453の階調を制御するための信号例えばビデオ信号が入力される。このように、配線5461は、信号線又はソース信号線ビデオ信号線又はソース線ともいうとしての機能を有する。配線5462には、信号が入力される。特に、配線5462には、トランジスタ5451の導通状態を制御するための信号例えばゲート信号、走査信号、選択信号などが入力される。このように、配線5462は、信号線又はゲート信号線走査信号線又はゲート線ともいうとしての機能を有する。配線5463には、所定の電圧が供給される。配線5463は、容量素子5452と接続されている。そのため、配線5463は、電源線又は容量線としての機能を有する。電極5454には、所定の電圧が供給されている。電極5454は、複数の画素又は全ての画素間において、共通である。そのため、電極5454は、コモン電極共通電極、対向電極又はカソード電極ともいうとしての機能を有する。なお、配線5461、配線5462、配線5463及び電極5454に入力される信号又は電圧は、上述したものに限定されず、他にも様々な信号又は様々な電圧などを入力することが可能である。例えば、配線5463に、信号を入力することが可能である。これにより、電極5455の電位を制御することができるので、配線5461に入力される信号の振幅電圧を小さくすることができる。そのため、配線5463は、信号線としての機能を有することが可能である。別の例として、電極5454に供給する電圧を変化させることにより、表示素子5453に印加される電圧を調整することができる。これにより、配線5461に入力される信号の振幅電圧を小さくすることができる。トランジスタ5451は、配線5461と電極5455との間の導通状態を制御する機能を有する。または、トランジスタ5451は、配線5461の電位を、電極5455に供給するタイミングを制御する機能を有する。または、トランジスタ5451は、画素5450を選択するタイミングを制御する機能を有する。このように、トランジスタ5451は、スイッチ又は選択用トランジスタとしての機能を有する。なお、トランジスタ5451は、Nチャネル型とする。そのため、トランジスタ5451は、配線5462にH信号が入力されるとオン状態になり、配線5462にL信号が入力されるとオフ状態になる。ただし、トランジスタ5451の極性は、Nチャネル型に限定されず、トランジスタ5451は、Pチャネル型であることが可能である。この場合、トランジスタ5451は、配線5462にL信号が入力されるとオン状態になり、配線5462にH信号が入力されるとオフ状態になる。容量素子5452は、電極5455と、配線5463との間の電位差を保持する機能を有する。または、容量素子5452は、電極5455の電位を所定の値に維持する機能を有する。これにより、トランジスタ5451がオフ状態になっても、表示素子5453に電圧が印加し続けることができる。このように、容量素子5452は、保持容量としての機能を有する。ただし、トランジスタ5451及び容量素子5452が有する機能は、前述したものに限定されず、他にも様々な機能を有することが可能である。次に、図23Aで示す画素の動作の概略について説明する。表示素子5453の階調の制御は、表示素子5453に電圧を印加し、表示素子5453に電界を発生させることにより行われる。表示素子5453に印加される電圧の制御は、電極5454の電位及び電極5455の電位を制御することにより行われる。具体的には、電極5454の電位の制御は、電極5454に供給する電圧を制御することにより行われる。電極5455の電位の制御は、配線5461に入力される信号を制御することにより行われる。なお、配線5461に入力される信号は、トランジスタ5451がオン状態になることにより、電極5455に供給される。なお、表示素子5453にかかる電界の強度、表示素子5453にかかる電界の向き、及び表示素子5453に電界をかける時間などの中の1つ以上を制御することにより、表示素子5453の階調を制御することができる。なお、電極5454と電極5455との間に、電位差を生じさせないことにより、表示素子5453の階調を保持することができる。次に、この画素の動作の一例について説明する。図25Aに示すタイミングチャートは、選択期間と非選択期間とを有する期間Tについて示す。期間Tは、選択期間の開始時刻から、次の選択期間の開始時刻までの間の期間のことをいう。選択期間では、配線5462にH信号が入力されるので、配線5462の電位電位V5462と示すは、Hレベルとなる。そのため、トランジスタ5451はオン状態になるので、配線5461と電極5455とは導通状態になる。これにより、配線5461に入力される信号は、トランジスタ5451を介して、電極5455に供給される。そして、電極5455の電位電位V5455と示すは、配線5461に入力される信号と等しい値となる。このとき、容量素子5452は、電極5455と、配線5463との間の電位差を保持する。非選択期間では、配線5462にL信号が入力されるため、配線5462の電位は、Lレベルになる。そのため、トランジスタ5451はオフ状態になるので、配線5461と電極5455とは非導通状態になる。すると、電極5455は浮遊状態になる。このとき、容量素子5452は、選択期間における、電極5455と配線5463との間の電位差を保持している。そのため、電極5455の電位は、選択期間における配線5461に入力される信号と等しい値のままとなる。こうして、非選択期間において、トランジスタ5451がオフ状態になっても、表示素子5453に電圧を印加し続けることができる。以上のように、選択期間における配線5461に入力される信号を制御することにより、表示素子5453に印加される電圧を制御することができる。つまり、表示素子5453の階調の制御は、選択期間における配線5461に入力される信号を制御することにより行うことができる。非選択期間における電極5455の電位は、トランジスタ5451のオフ電流、トランジスタ5451のフィードスルー及びトランジスタ5451のチャージインジェクションなどの中の1つ以上の影響により、選択期間における配線5461に入力される信号と異なることがある。図25Bに示すように、選択期間の一部において、電極5455の電位を、電極5454と等しい値とすることが可能である。これにより、画素5450が選択される毎に、同じ信号が画素5450に入力され続けても、選択期間の一部において電極5455の電位を変化させることにより、表示素子5453の電界強度を変化させることができる。そのため、残像を低減することができる。または、応答速度を早くすることができる。または、画素間の応答速度のばらつきを小さくすることができ、ムラ又は残像を防止することができる。このような駆動方法を実現するためには、選択期間を、期間T1と期間T2とに分割するとよい。そして、期間T1において、配線5461に入力される信号を、電極5454と等しい値とするとよい。なお、期間T2においては、配線5461に入力される信号は、表示素子5453の階調を制御するために様々な値とするとよい。なお、期間T1の時間が長すぎると、表示素子5453の階調を制御するための信号を、画素5450に書き込む時間が短くなってしまう。したがって、期間T1は、期間T2よりも短いことが好ましい。特に、期間T1は、選択期間の1以上20以下であることが好ましい。より好ましくは、3以上15以下である。さらに好ましくは5以上10以下である。次に、表示素子5453に電圧を印加する時間により、表示素子5453の階調を制御する、本実施の形態の画素の動作の一例について説明する。図25Cに示すタイミングチャートは、期間Taと期間Tbとを有する。そして、期間Taは、NNは自然数個の期間Tを有する。N個の期間Tは、各々、図25A~Bに示す期間Tと同様である。期間Taは、表示素子5453の階調を変化させるための期間例えば、アドレス期間、書込期間、画像書き換え期間などである。期間Tbは、期間Taにおける表示素子5453の階調を保持する期間保持期間である。電極5454には、電圧V0が供給される。そのため、電極5454は、電位V0となる。配線5461には、少なくとも3つの値を有する信号が入力される。該信号の3つの値の電位は、各々、電位VHVH>V0と、電位V0と、電位VLVL<V0とする。そのため、電極5455には、電位VHと電位V0と電位VLとが選択的に与えられる。期間Taが有するN個の期間Tにおいて、各々、電極5455に与える電位を制御することにより、表示素子5453に印加される電圧を制御することができる。例えば、電極5455に電位VHが与えられることにより、電極5454と電極5455との電位差は、VH-V0となる。これにより、表示素子5453に、正の電圧を印加することができる。電極5455に電位V0が与えられることにより、電極5454と電極5455との電位差は、ゼロとなる。これにより、表示素子5453に、電圧ゼロを印加することができる。電極5455に電位VLが与えられることにより、電極5454と電極5455との電位差は、VL-V0となる。これにより、表示素子5453に、負の電圧を印加することができる。以上のように、期間Taでは、表示素子5453に、正の電圧VH-V0と負の電圧VL-V0とゼロとを様々な順番で印加することができる。これにより、表示素子5453の階調を細かく制御することができる。または、残像を低減することができる。または、応答速度を早くすることができる。なお、表示素子5453に正の電圧が印加されると、表示素子5453の階調は、黒第1の階調ともいうに近づくことになる。表示素子5453に負の電圧が印加されると、表示素子5453の階調は、白第2の階調ともいうに近づくことになる。表示素子5453に電圧ゼロが印加されると、表示素子5453の階調は、保持される。期間Tbでは、配線5461に入力される信号は、画素5450に書き込まれない。そのため、期間Tbでは、期間TaのN番目の期間Tにおいて電極5455に与えられる電位が、電極5455に与えられ続ける。特に、期間Tbでは、表示素子5453に電界を生じさせないことにより、表示素子5453の階調を保持することが好ましい。そのために、期間TaのN番目の期間Tにおいて、電極5455に電位V0が与えられることが好ましい。これにより、期間Tbにおいても、電極5455には電位V0が与えられるので、表示素子5453には電圧ゼロが印加される。そのため、表示素子5453の階調を保持することができる。表示素子5453が次に表示する階調が、第1の階調に近いほど、期間Taのうち、電位VHが電極5455に与えられる時間を長くするとよい。または、N個の期間Tのうち、電位VHが電極5455に与えられる回数を多くするとよい。または、期間Taのうち、電位VHが電極5455に与えられる時間から電位VLが電極5455に与えられる時間を引いた時間を長くするとよい。または、N個の期間Tのうち、電位VHが電極5455に与えられる回数から電位VLが電極5455に与えられる回数を引いた回数を、多くするとよい。表示素子5453が次に表示する階調が、第2の階調に近いほど、期間Taのうち、電位VLが電極5455に与えられる時間を長くするとよい。または、N個の期間Tのうち、電位VLが電極5455に与えられる回数を多くするとよい。または、期間Taのうち、電位VLが電極5455に与えられる時間から電位VHが電極5455に与えられる時間を引いた時間を長くするとよい。または、N個の期間Tのうち、電位VLが電極5455に与えられる回数から電位VHが電極5455に与えられる回数を引いた回数を、多くするとよい。期間Taにおいて、電極5455に与えられる電位電位VH、電位V0、電位VLの組み合わせは、表示素子5453が次に表示する階調に依存するだけでなく、表示素子5453が既に表示している階調に依存することが可能である。そのため、次に表示素子5453が表示する階調が同じ場合でも、既に表示素子5453が表示している階調が異なると、電極5455に与えられる電位の組み合わせが異なることがある。例えば、表示素子5453が既に表示している階調を、表示するための期間Taにおいて、電位VHが電極5455に与えられる時間が長いほど、電位VHが電極5455に与えられる時間から電位VLが電極5455に与えられる時間を引いた時間が長いほど、N個の期間Tのうち、電位VHが電極5455に与えられる回数が多いほど、又はN個の期間Tのうち、電位VHが電極5455に与えられる回数から電位VLが電極5455に与えられる回数を引いた値が多いほど、期間Taのうち、電位VLが電極5455に与えられる時間を長くするとよい。または、N個の期間Tのうち、電位VLが電極5455に与えられる回数を多くするとよい。または、期間Taのうち、電位VLが電極5455に与えられる時間から電位VHが電極5455に与えられる時間を引いた時間を長くするとよい。または、N個の期間Tのうち、電位VLが電極5455に与えられる回数から電位VHが電極5455に与えられる回数を引いた回数を、多くするとよい。これにより、残像を低減することができる。別の例として、表示素子5453が既に表示している階調を、表示するための期間Taにおいて、電位VLが電極5455に与えられる時間が長いほど、電位VLが電極5455に与えられる時間から電位VHが電極5455に与えられる時間を引いた時間が長いほど、N個の期間Tのうち、電位VLが電極5455に与えられる回数が多いほど、又はN個の期間Tのうち、電位VLが電極5455に与えられる回数から電位VHが電極5455に与えられる回数を引いた値が多いほど、期間Taのうち、電位VHが電極5455に与えられる時間を長くするとよい。または、N個の期間Tのうち、電位VHが電極5455に与えられる回数を多くするとよい。または、期間Taのうち、電位VHが電極5455に与えられる時間から電位VLが電極5455に与えられる時間を引いた時間を長くするとよい。または、N個の期間Tのうち、電位VHが電極5455に与えられる回数から電位VLが電極5455に与えられる回数を引いた回数を、多くするとよい。これにより、残像を低減することができる。N個の期間Tは、各々、等しい長さである。ただし、N個の期間Tの長さは、これに限定されない。例えば、N個の期間Tのうちの少なくとも2つは、互いに異なる長さであることが可能である。特に、N個の期間Tの長さを重み付けするとよい。例えば、N=4である場合、1番目の期間Tの長さを時間hとすると、2番目の期間Tの長さを時間h×2とするとよい。3番目の期間Tの長さを時間h×4とするとよい。4番目の期間Tの長さを時間h×8とするとよい。このように、N個の期間Tの長さに重み付けを行うことにより、画素5450を選択する回数を減らすことができ、且つ表示素子5453に電圧を印加する時間を細かく制御することができる。よって、消費電力の削減を図ることができる。電極5454には、電位VHと電位VLと選択的に与えることが可能である。この場合、電極5455にも、電位VHと電位VLとを選択的に与えることが好ましい。例えば、電極5454に電位VHが与えられる場合、電極5455に電位VHが与えられると、表示素子5453には電圧ゼロが印加される。電極5455に電位VLが与えられると、表示素子5453には負の電圧が印加される。一方で、電極5454に電位VLが与えられる場合、電極5455に電位VHが与えられると、表示素子5453には正の電圧が印加される。電極5455に電位VLが与えられると、表示素子5453には電圧ゼロが印加される。このようにして、配線5461に入力される信号を2値デジタル信号とすることができる。そのため、配線5461に信号を出力する回路を簡単にすることができる。期間Tb又は期間Tbの一部において、配線5461及び配線5462には、信号を入力しないことが可能である。つまり、配線5461及び配線5462を浮遊状態にすることが可能である。なお、期間Tb又は期間Tbの一部において、配線5463には、信号を入力しないことが可能である。つまり、配線5463を浮遊状態にすることが可能である。なお、期間Tb又は期間Tbの一部において、電極5454には、電圧を供給しないことが可能である。つまり、電極5454を浮遊状態にすることが可能である。図23Aで例示する画素は、図21で例示する表示装置に用いることができる。図23Aで例示する画素は、図1A、図6などで説明した回路と接続される負荷として、用いることができる。図23Aで例示する画素は、メモリ性を有する表示素子により構成される。そのため、図23Aで例示する画素と、図19で説明したシフトレジスタ回路とを組み合わせることは好適である。図23Aで例示する画素を図19で説明したシフトレジスタ回路により駆動することにより、階調を変化させる場合のみビデオ信号を画素に入力することができる。一方で、階調を変化させない場合は、ビデオ信号を画素に入力しなくても、表示素子がメモリ性を有するため、階調を長時間維持することができる。一実施形態に係る画素の構成について図26Aは、上記画素の構成として、トップゲート型のトランジスタの一例と、その上に形成される表示素子の一例とを示す。図26Aに示すトランジスタの構造について以下に説明する。図26Aに示すトランジスタは、基板5260と、絶縁層5261例えば下地膜と、半導体層5262と、絶縁層5263例えばゲート絶縁膜と、導電層5264例えばゲート電極又は配線などと、開口部を有する絶縁層5265例えば層間膜又は平坦化膜などと、導電層5266例えばトランジスタのソース電極、トランジスタのドレイン電極、容量素子の電極、又は配線などとを有する。絶縁層5261は、基板5260の上に形成される。半導体層5262は、絶縁層5261の上に形成される。絶縁層5263は、半導体層5262を覆うように形成される。導電層5264は、半導体層5262の上及び絶縁層5263の上に形成される。絶縁層5265は、絶縁層5263の上及び導電層5264の上に形成される。導電層5266は、絶縁層5265の上及び絶縁層5265の開口部に形成される。半導体層5262は、領域5262aと、領域5262bと、領域5262cとを有する。領域5262aは、不純物が添加される領域とし、ソース領域又はドレイン領域としての機能を有する。領域5262bは、領域5262aよりも低い濃度の不純物が添加される領域とし、LDDLightlyDopedDrain領域としての機能を有する。領域5262cは、不純物が添加されていない領域とし、チャネル領域としての機能を有する。なお、領域5262cに不純物を添加することが可能である。これにより、トランジスタの特性の向上を図ったり、閾値電圧を制御することができる。ただし、領域5262cに添加される不純物の濃度は、領域5262a及び領域5262bの不純物の濃度よりも低いとよい。これにより、オフ電流を小さくすることができる。なお、領域5262bを省略することが可能である。図26Bは、ボトムゲート型のトランジスタの一例と、その上に形成される表示素子の一例とを示す。図26Bに示すトランジスタの構造について以下に説明する。図26Bに示すトランジスタは、基板5280と、導電層5281例えばゲート電極又は配線などと、絶縁層5282例えばゲート絶縁膜と、半導体層5283と、半導体層5284と、導電層5285例えばトランジスタのソース電極、トランジスタのドレイン電極、容量素子の電極、又は配線などとを有する。導電層5281は、基板5280の上に形成される。絶縁層5282は、導電層5281を覆うように形成される。半導体層5283は、導電層5281の上及び絶縁層5282の上に形成される。半導体層5284は、半導体層5283の上に形成される。導電層5285は、半導体層5284の上及び絶縁層5282の上に形成される。半導体層5284には、不純物例えばリンなどが添加される。そして、半導体層5284は、N型の導電型を有する。半導体層5283は、真性又は真性に近いものが好ましい。または、半導体層5283は、半導体層5284よりも不純物濃度が低いものが好ましい。半導体層5283として、酸化物半導体又は化合物半導体が用いられる場合、半導体層5284を省略するとよい図26C参照。ここで、図26A、図26B及び図26Cに示すトランジスタの上には、様々な層を設けることができる。その一例について以下に説明する。例えば、図26A、図26B及び図26Cに示すトランジスタの上に、開口部を有する絶縁層5267例えば層間膜又は隔壁などと、導電層5268例えば画素電極、反射電極又は配線などと、開口部を有する絶縁層5269例えば隔壁と、発光層5270と、導電層5271例えば共通電極又は対向電極などとを設けることができる図26A参照。絶縁層5267は、導電層5266の上及び絶縁層5265の上に形成される。導電層5268は、絶縁層5267の上及び絶縁層5267の開口部に形成される。絶縁層5269は、絶縁層5267の上及び導電層5268の上に形成される。発光層5270は、絶縁層5269の上及び絶縁層5269の開口部に形成される。導電層5271は、絶縁層5269の上及び発光層5270の上に形成される。別の例として、図26A、図26B及び図26Cに示すトランジスタの上に、開口部を有する絶縁層5286例えば層間膜又は平坦化膜などと、導電層5287例えば画素電極、反射電極又は配線などと、液晶層5288と、導電層5289例えば共通電極又は対向電極などとを設けることができる。絶縁層5286は、絶縁層5282の上及び導電層5285の上に形成される。導電層5287は、絶縁層5286の上及び絶縁層5286の開口部に形成される。液晶層5288は、絶縁層5286の上及び導電層5287の上に形成される。導電層5289は、液晶層5288の上に形成される。なお、絶縁層5286の上及び導電層5287の上には、配向膜及び突起部の中の1つ以上を設けることが可能である。なお、導電層5289の上には、突起部、カラーフィルタ及びブラックマトリクスの中の1つ以上を設けることが可能である。なお、導電層5289の下には、配向膜を設けることが可能である。半導体層としては、非単結晶半導体例えば、非晶質アモルファスシリコン、多結晶シリコン、微結晶シリコンなど、単結晶半導体例えば単結晶シリコンなど、化合物半導体例えば、SiGe、GaAsなど、酸化物半導体例えば、ZnO、InGaZnO、IZOインジウム亜鉛酸化物、ITOインジウム錫酸化物、SnO、TiO、AlZnSnOAZTOなど、有機半導体、又はカーボンナノチューブなどがある。酸化物半導体の材料について詳細に説明する。酸化物半導体としては、四元系金属酸化物であるIn-Sn-Ga-Zn-O系や、三元系金属酸化物であるIn-Ga-Zn-O系、In-Sn-Zn-O系、In-Al-Zn-O系、Sn-Ga-Zn-O系、Al-Ga-Zn-O系、Sn-Al-Zn-O系や、二元系金属酸化物であるIn-Zn-O系、Sn-Zn-O系、Al-Zn-O系、Zn-Mg-O系、Sn-Mg-O系、In-Mg-O系や、In-O系、Sn-O系、Zn-O系などがある。特に、In-Ga-Zn-O系の酸化物半導体材料は、無電界時の抵抗が十分に高くオフ電流を十分に小さくすることが可能であり、また、電界効果移動度も高いため、トランジスタに用いる半導体材料としては好適である。なお、In-Ga-Zn-O系の酸化物半導体材料の代表例としては、InGaO3ZnOmm>0、且つmは自然数でないで表記されるものがある。また、Gaに代えてMを用い、InMO3ZnOmm>0、且つmは自然数でないのように表記される酸化物半導体材料がある。ここで、Mは、ガリウムGa、アルミニウムAl、鉄Fe、ニッケルNi、マンガンMn、コバルトCoなどから選ばれた一の金属元素または複数の金属元素を示す。例えば、Mとしては、Ga、GaおよびAl、GaおよびFe、GaおよびNi、GaおよびMn、GaおよびCoなどを適用することができる。なお、上述の組成は結晶構造から導き出されるものであり、あくまでも一例に過ぎないことを付記する。なお、酸化物半導体層の水素濃度は、5×1019atoms/cm3以下とすることが好ましい。上記のような酸化物半導体で構成されるトランジスタは電界効果移動度が1cm2/Vsec以上、好ましくは10cm2/Vsec以上が得られるので、表示画面を高精細化する場合にも画素回路を動作させることができる。さらに、このようなトランジスタを用いて、一実施形態における信号処理回路を構成することができる。一実施形態に係る各種機器について図27A乃至図27H、図28A乃至図28Dは、電子機器を示す図である。これらの電子機器は、筐体5000、表示部5001、スピーカ5003、LEDランプ5004、操作キー5005電源スイッチ、又は操作スイッチを含む、接続端子5006、センサ5007力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの、マイクロフォン5008、等を有することができる。図27Aはモバイルコンピュータであり、上述したものの他に、スイッチ5009、赤外線ポート5010、等を有することができる。図27Bは記録媒体を備えた携帯型の画像再生装置たとえば、DVD再生装置であり、上述したものの他に、第2表示部5002、記録媒体読込部5011、等を有することができる。図27Cはゴーグル型ディスプレイであり、上述したものの他に、第2表示部5002、支持部5012、イヤホン5013、等を有することができる。図27Dは携帯型遊技機であり、上述したものの他に、記録媒体読込部5011、等を有することができる。図27Eはプロジェクタであり、上述したものの他に、光源5033、投射レンズ5034、等を有することができる。図27Fは携帯型遊技機であり、上述したものの他に、第2表示部5002、記録媒体読込部5011、等を有することができる。図27Gはテレビ受像器であり、上述したものの他に、チューナ、画像処理部、等を有することができる。図27Hは持ち運び型テレビ受像器であり、上述したものの他に、信号の送受信が可能な充電器5017、等を有することができる。図28Aはディスプレイであり、上述したものの他に、支持台5018、等を有することができる。図28Bはカメラであり、上述したものの他に、外部接続ポート5019、シャッターボタン5015、受像部5016、等を有することができる。図28Cはコンピュータであり、上述したものの他に、ポインティングデバイス5020、外部接続ポート5019、リーダ/ライタ5021、等を有することができる。図28Dは携帯電話機であり、上述したものの他に、アンテナ5014、携帯電話移動端末向けの1セグメント部分受信サービス用チューナ、等を有することができる。図27A乃至図27H、図28A乃至図28Dに示す電子機器は、様々な機能を有することができる。例えば、様々な情報静止画、動画、テキスト画像などを表示部に表示する機能、タッチパネル機能、カレンダー、日付又は時刻などを表示する機能、様々なソフトウェアプログラムによって処理を制御する機能、無線通信機能、無線通信機能を用いて様々なコンピュータネットワークに接続する機能、無線通信機能を用いて様々なデータの送信又は受信を行う機能、記録媒体に記録されているプログラム又はデータを読み出して表示部に表示する機能、等を有することができる。さらに、複数の表示部を有する電子機器においては、一つの表示部を主として画像情報を表示し、別の一つの表示部を主として文字情報を表示する機能、または、複数の表示部に視差を考慮した画像を表示することで立体的な画像を表示する機能、等を有することができる。さらに、受像部を有する電子機器においては、静止画を撮影する機能、動画を撮影する機能、撮影した画像を自動または手動で補正する機能、撮影した画像を記録媒体外部又はカメラに内蔵に保存する機能、撮影した画像を表示部に表示する機能、等を有することができる。なお、図27A乃至図27H、図28A乃至図28Dに示す電子機器が有することのできる機能はこれらに限定されず、様々な機能を有することができる。上述の電子機器は、何らかの情報を表示するための表示部を有する。表示部を駆動するための回路として、一実施形態に係る構成を用いることにより、部分的に画像を書き換えることができる。よって、消費電力の削減を図ることができる。図28Eに、表示装置を、建造物と一体にして設けた例について示す。図28Eは、筐体5022、表示部5023、操作部であるリモコン装置5024、スピーカ5025等を含む。表示装置は、壁かけ型として建物と一体となっており、設置するスペースを広く必要とすることなく設置可能である。図28Fに、建造物内に表示装置を、建造物と一体にして設けた別の例について示す。表示パネル5026は、ユニットバス5027と一体に取り付けられており、入浴者は表示パネル5026の視聴が可能になる。なお、建造物として壁、ユニットバスを例としたが、本実施の形態はこれに限定されず、様々な建造物に表示装置を設置することができる。次に、表示装置を、移動体と一体にして設けた例について示す。図28Gは、表示装置を、自動車に設けた例について示した図である。表示パネル5028は、自動車の車体5029に取り付けられており、車体の動作又は車体内外から入力される情報をオンデマンドに表示することができる。なお、ナビゲーション機能を有していてもよい。図28Hは、表示装置を、旅客用飛行機と一体にして設けた例について示した図である。図28Hは、旅客用飛行機の座席上部の天井5030に表示パネル5031を設けたときの、使用時の形状について示した図である。表示パネル5031は、天井5030とヒンジ部5032を介して一体に取り付けられており、ヒンジ部5032の伸縮により乗客は表示パネル5031の視聴が可能になる。表示パネル5031は乗客が操作することで情報を表示する機能を有する。なお、移動体としては自動車車体、飛行機機体について例示したがこれに限定されず、自動二輪車、自動四輪車自動車、バス等を含む、電車モノレール、鉄道等を含む、船舶等、様々なものに設置することができる。