"複数の電極パッドを有する半導体チップであって、前記複数の電極パッドが形成された主面と、前記主面の反対側の裏面とを備え、前記複数の電極パッドのうちの何れかは、前記主面に対して傾斜して形成され、かつプローブテスト用のプローブ針が突き当てられる第1面と、前記第1面と異なった角度で形成され、かつワイヤボンディング用の金属ワイヤが接続される第2面とを有することを特徴とする半導体チップ。請求項1記載の半導体チップにおいて、前記第1面及び前記第2面は、前記主面の前記裏面と反対側に突出して形成されていることを特徴とする半導体チップ。請求項2記載の半導体チップにおいて、前記第2面は、前記主面に対して平行に形成されていることを特徴とする半導体チップ。請求項2記載の半導体チップにおいて、前記第2面は、前記主面に対して傾斜して形成されていることを特徴とする半導体チップ。請求項2記載の半導体チップにおいて、前記第1面は、前記主面に対して45°傾斜して形成されていることを特徴とする半導体チップ。a複数の電極パッドが形成された主面と前記主面の反対側の裏面とをそれぞれに備え、前記複数の電極パッドのうちの何れかは、前記主面に対して傾斜して形成されたプローブ針突き当て用の第1面と、前記第1面と異なった角度で形成された金属ワイヤ接続用の第2面とをそれぞれに有する複数のチップ領域が形成された半導体ウエハを準備する工程と、b前記プローブ針を前記半導体ウエハの前記複数のチップ領域の前記第1面に対して法線方向に突き当ててプローブテストを行う工程と、c前記b工程後、前記金属ワイヤを前記第2面に対して接続するワイヤボンディングを行う工程と、を有することを特徴とする半導体装置の製造方法。請求項6記載の半導体装置の製造方法において、前記第1面及び前記第2面は、前記主面の前記裏面と反対側に突出して形成されていることを特徴とする半導体装置の製造方法。請求項7記載の半導体装置の製造方法において、前記第2面は、前記主面に対して平行に形成されていることを特徴とする半導体装置の製造方法。請求項7記載の半導体装置の製造方法において、前記第2面は、前記主面に対して傾斜して形成されていることを特徴とする半導体装置の製造方法。請求項7記載の半導体装置の製造方法において、前記第1面は、前記主面に対して45°傾斜して形成されていることを特徴とする半導体装置の製造方法。請求項6記載の半導体装置の製造方法において、前記b工程と前記c工程の間に、前記半導体ウエハを前記チップ領域に対応させて切断して複数の半導体チップを取得する工程を有することを特徴とする半導体装置の製造方法。請求項6記載の半導体装置の製造方法において、前記第1面と前記第2面を有する前記電極パッドの直下に配線が形成されていることを特徴とする半導体装置の製造方法。請求項6記載の半導体装置の製造方法において、前記プローブ針に、前記プローブ針の支点に弾性力を付与する弾性部材が設けられていることを特徴とする半導体装置の製造方法。請求項6記載の半導体装置の製造方法において、前記c工程で用いられるワイヤボンダのステージは、前記ステージのワーク支持面の角度を可変可能な角度調整軸が設けられていることを特徴とする半導体装置の製造方法。請求項6記載の半導体装置の製造方法において、前記c工程で用いられるワイヤボンダのステージは、前記ステージのワーク支持面を水平方向に沿って回転可能に設けられていることを特徴とする半導体装置の製造方法。a複数の電極パッドが形成された主面と前記主面の反対側の裏面とをそれぞれに備え、前記複数の電極パッドのうちの何れかは、前記主面に対して傾斜して形成されたプローブ針突き当て用の第1面と、前記第1面と異なった角度で形成されたバンプ接続用の第2面とをそれぞれに有する複数のチップ領域が形成された半導体ウエハを準備する工程と、b前記プローブ針を前記半導体ウエハの前記複数のチップ領域の前記第1面に対して法線方向に突き当ててプローブテストを行う工程と、c前記b工程後、バンプ電極を前記第2面に対して接続してフリップチップ接続を行う工程と、を有することを特徴とする半導体装置の製造方法。半導体装置に組み込まれる半導体チップの主面には、半導体装置の外部端子と電気的に接続するための複数のパッド電極パッド、表面電極が設けられているが、各パッドの表面は平坦面となっている。ただし、パッドの平面視の面積は、チップ縮小化に伴って同様に縮小化の傾向にある。なお、半導体装置の組み立てにおいて、ウエハ状態で行われるプローブテストでは、製品半導体装置の特性を十分に保証する必要があるため、色々な温度でテストが実施されており、これにより、パッドにプローブピンを接触させる回数が増加している。その結果、プローブピンの接触回数の増加に伴って、パッドの表面のメタルの削れ、すなわちプローブ根が大きくなり、ワイヤボンディングに対して悪影響を及ぼすことがある。具体的には、ワイヤボンディングでワイヤの先端に形成したボール部をパッドの表面に接続するが、接続後に前記ボール部がパッドから剥がれることがあり、このワイヤ剥がれが課題である。前記ワイヤ剥がれの課題は、パッドにおいてプローブピンを接触する領域と、ワイヤを接続する領域とを分けることで解決することはできるが、その場合、パッドの平面視の面積が大きくなって半導体チップの平面視の小型化を図ることはできない。また、チップ縮小化に伴ってパッドの平面視の面積も縮小化傾向となるが、チップ縮小化で半導体チップそのものの面積も小さくなり、その結果、パッドの直下に回路が配置される場合もある。したがって、プローブテスト時のプローブピンの針圧やワイヤボンディング時に下層に与える応力圧力も低減しなければならないという課題が生じる。さらに、ワイヤボンディングで用いられる金ワイヤや銅ワイヤ等では、原価低減のために細線化が図られているが、ワイヤの線径が細いため、ワイヤのネック部ボール部とワイヤの境界部でワイヤ切れが起こることが課題である。特に、チップ積層型の半導体装置の組み立てでは、上段側の半導体チップのパッドから下段側の半導体チップのパッドに打ち降ろしでワイヤを接続する場合、ワイヤが細いと、ワイヤの前記ネック部に応力がかかってこのネック部でワイヤ切れが発生することが課題である。なお、前記特許文献1特開2002-134573号公報及び特許文献2特開平10-325844号公報に記載された技術では、半導体チップの小型化を維持することが困難である。本発明は、上記課題に鑑みてなされたものであり、その目的は、半導体チップの小型化を維持しつつ、半導体装置の組み立てにおけるワイヤボンディング性を向上させることができる技術を提供することにある。また、本発明の他の目的は、半導体チップの信頼性を向上させることができる技術を提供することにある。本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。代表的な実施の形態による半導体チップは、複数の電極パッドを有するものであって、前記複数の電極パッドが形成された主面と、前記主面の反対側の裏面とを備え、前記複数の電極パッドのうちの何れかは、前記主面に対して傾斜して形成され、かつプローブテスト用のプローブ針が突き当てられる第1面と、前記第1面と異なった角度で形成され、かつワイヤボンディング用の金属ワイヤが接続される第2面とを有するものである。また、代表的な実施の形態による半導体装置の製造方法は、a複数の電極パッドが形成された主面と前記主面の反対側の裏面とをそれぞれに備え、前記複数の電極パッドのうちの何れかは、前記主面に対して傾斜して形成されたプローブ針突き当て用の第1面と、前記第1面と異なった角度で形成された金属ワイヤ接続用の第2面とをそれぞれに有する複数のチップ領域が形成された半導体ウエハを準備する工程と、b前記プローブ針を前記半導体ウエハの前記複数のチップ領域の前記第1面に対して法線方向に突き当ててプローブテストを行う工程と、c前記b工程後、前記金属ワイヤを前記第2面に対して接続するワイヤボンディングを行う工程と、を有するものである。さらに、代表的な他の実施の形態による半導体装置の製造方法は、a複数の電極パッドが形成された主面と前記主面の反対側の裏面とをそれぞれに備え、前記複数の電極パッドのうちの何れかは、前記主面に対して傾斜して形成されたプローブ針突き当て用の第1面と、前記第1面と異なった角度で形成されたバンプ接続用の第2面とをそれぞれに有する複数のチップ領域が形成された半導体ウエハを準備する工程と、b前記プローブ針を前記半導体ウエハの前記複数のチップ領域の前記第1面に対して法線方向に突き当ててプローブテストを行う工程と、c前記b工程後、バンプ電極を前記第2面に対して接続してフリップチップ接続を行う工程と、を有する。本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。半導体チップの小型化を維持して半導体装置の組み立てにおけるワイヤボンディング性を向上させることができる。以下の実施の形態では特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。さらに、以下の実施の形態では便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明などの関係にある。また、以下の実施の形態において、要素の数など個数、数値、量、範囲などを含むに言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合などを除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良いものとする。また、以下の実施の形態において、その構成要素要素ステップ等も含むは、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。また、以下の実施の形態において、構成要素等について、Aからなる、Aよりなる、Aを有する、Aを含むと言うときは、特にその要素のみである旨明示した場合等を除き、それ以外の要素を排除するものでないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。実施の形態1図1は本発明の実施の形態1の半導体装置の構造の一例を示す断面図、図2は図1のA部の構造を示す拡大部分断面図、図3は図1に示す半導体装置に組み込まれた半導体チップの構造の一例を示す平面図である。本実施の形態1の半導体装置は、リードフレームを用いて組み立てられる樹脂封止型の半導体パッケージであり、本実施の形態1では前記半導体装置の一例として、封止体3の4つの側面からそれぞれに複数のアウタリード外部端子2bが突出し、かつこれらアウタリード2bがガルウィング状に曲げ成形されたQFPQuadFlatPackage1を取り上げて説明する。なお、本実施の形態1では、QFP1に、CPUCentralProcessingUnitを備えたコントローラチップ4と、メモリ回路を備えたメモリチップ6の2つの半導体チップが組み込まれた場合を説明する。すなわち、QFP1は、SIPSystemInPackage型の半導体パッケージであり、コントローラチップ4によってメモリチップ6が制御される。図1、図2に示すQFP1の構成について説明すると、コントローラチップ4とメモリチップ6とがそれぞれダイボンド材を介して並んで搭載されたチップ搭載部であるタブダイパッドともいう2cと、2つの半導体チップの周囲に配置された複数のインナリード2aと、インナリード2aと一体に繋がって形成された複数のアウタリード2bと、それぞれの半導体チップとインナリード2aとを電気的に接続する複数のワイヤ金属ワイヤ5とを有している。なお、QFP1はワイヤボンディングタイプであるため、タブ2c上に搭載されたコントローラチップ4とメモリチップ6はそれぞれ主面4a,6aを上方に向けてフェイスアップ実装されており、したがって、タブ2cと、コントローラチップ4の裏面4b及びメモリチップ6の裏面6bとがそれぞれ前記ダイボンド材を介して接合されている。ここで、ダイボンド材は、例えば銀ペースト等である。また、封止体3は、樹脂モールディングによってエポキシ系樹脂等の封止用樹脂から形成され、2つの半導体チップとタブ2cと複数のワイヤ5と複数のインナリード2aを封止している。また、インナリード2a、アウタリード2b及びタブ2cは、例えば、銅合金や鉄-ニッケル合金等から成る薄板状の金属材によって形成されている。なお、QFP1では、コントローラチップ4とメモリチップ6は、それぞれ対応するインナリード2aとワイヤ5によって電気的に接続されているが、コントローラチップ4がメモリチップ6の動作を制御しているため、図1に示すように、コントローラチップ4とメモリチップ6も複数のワイヤ5によって電気的に接続されている。複数のワイヤ5は、例えば金線あるいは銅線等である。次に、本実施の形態1のQFP1に組み込まれた2つの半導体チップの電極構造について説明する。なお、ここでは、2つの半導体チップのうち、代表として、メモリチップ6の電極パッド6cの構造について取り上げて説明するが、コントローラチップ4についても同様である。メモリチップ6の主面6aには、図3に示すように複数の電極パッド6cが形成されている。これらの電極パッド6cは、図2に示すように、メモリチップ6の主面6aに対して傾斜して形成された第1面と、前記第1面と異なった角度で形成された第2面とを有している。前記第1面は、プローブテスト時に図7に示すプローブテスト用のプローブピンプローブ針8aが突き当てられるプローブ接触面6dであり、一方、前記第2面は、ワイヤボンディング時にワイヤボンディング用のワイヤ5が接続されるワイヤ接続面6eである。すなわち、本実施の形態1のQFP1のメモリチップ6では、その主面6aに形成された電極パッド6cの表面メタル部6fにおいて、プローブテスト時にプローブピン8aを接触させる第1面プローブ接触面6dと、ワイヤボンディング時にワイヤ5を接続する第2面ワイヤ接続面6eとが形成され、さらに、プローブ接触面6dはメモリチップ6の主面6aに対して傾斜した面となっている。一方、ワイヤ接続面6eは、プローブ接触面6dと異なった角度の面となっている。つまり、電極パッド6cの表面メタル部6fでは、プローブピン8aを接触させる面領域とワイヤ5を接続する面領域とが分かれているとともに、両方の面プローブ接触面6dとワイヤ接続面6eが相互に平行にはならないように形成されており、特に、プローブピン8aを接触させる面プローブ接触面6dは、メモリチップ6の主面6aに対して傾斜している。このようにプローブピン8aを接触させる面プローブ接触面6dとワイヤ5を接続する面ワイヤ接続面6eとを分けることで、繰り返し行うプローブテストによるプローブ痕6kがワイヤ接続面6eには形成されないため、プローブピン接触によるワイヤボンディングへの悪影響を無くすことができる。さらに、プローブピン8aを接触させる面プローブ接触面6dを主面6aに対して傾斜させることで、電極パッド6cの小型化、すなわち、半導体チップの小型化を維持することを実現する電極パッド構造である。なお、各電極パッド6cは、アルミニウム等から成る下地メタル部6g上に、同じくアルミニウム等から成る表面メタル部6fが形成されており、下地メタル部6gと表面メタル部6fから構成される。また、各電極パッド6cは、保護膜6hや表面の絶縁膜6iによって囲まれ、かつ覆われており、これらの膜の開口部に露出している。また、本実施の形態1のメモリチップ6では、図2に示すように、プローブ接触面6d及びワイヤ接続面6eが両者ともメモリチップ6の主面6a側において、メモリチップ6の裏面6bと反対側に突出するように形成されている。つまり、電極パッド6cの表面メタル部6fにおいて、メモリチップ6の裏面6bと反対側表側に突出するようにプローブ接触面6d及びワイヤ接続面6eが山型に形成されており、表面メタル部6fが厚みを有した立体的構造となっている。なお、各電極パッド6cの絶縁膜6iの開口部に露出する部分では、その平面視において、図3に示すようにプローブ接触面第1面6dとワイヤ接続面第2面6eとが隣り合って並んで形成されており、その際、本実施の形態1のように、第2面であるワイヤ接続面6eもメモリチップ6の主面6aに対して傾斜した面の場合には、図2及び図3に示すように、各電極パッド6cのワイヤ接続面6eは、インナリード2aとのワイヤリングが行い易いようにチップ外側を向いているチップ外側を向くように形成されている。ここで、本実施の形態1のプローブ接触面6dは、メモリチップ6の主面6aに対して、45°傾斜して形成されており、一方、ワイヤ接続面6eもメモリチップ6の主面6aに対して、45°傾斜して形成されている。つまり、プローブ接触面6dもワイヤ接続面6eもメモリチップ6の主面6aに対して、45°傾斜して形成されているが、プローブ接触面6dとワイヤ接続面6eは平行ではない。したがって、お互いが相反する方向を向いた傾斜面となっており、プローブ接触面6dがチップ内側を向き、ワイヤ接続面6eはチップ外側を向いている。なお、このような電極パッド6cの表面メタル部6fの形状は、メモリチップ6の主面6aにおいて、少なくとも1つの電極パッド6cで成されていればよいが、図3のメモリチップ6に示すように、主面6aの4つの角部に形成されたアライメントマーク6mを除く全ての電極パッド6cに形成されていることが好ましい。ここで、アライメントマーク6mは、通常の平坦形状のパッドから成るものである。また、アライメントマーク6mは、主面6aにおいて4つの角部以外の箇所に設けられていてもよい。また、プローブ検査において、プローブ接触面6dは、その傾斜角が40°~50°の範囲が好ましく、上記傾斜角45°がより好ましい。なお、メモリチップ6が小型化されている場合、図2に示すように電極パッド6cの直下には複数の配線6jが形成されている。次に、本実施の形態1の半導体装置QFP1の組み立てを、図4に示すフロー図に沿って説明する。図4は図1に示す半導体装置の組み立て手順の一例を示すフロー図、図5は図4に示す組み立てで用いられる半導体ウエハの構造の一例を示す拡大部分平面図、図6は図4に示す組み立てにおけるアライメント方法の一例を示す部分平面図である。さらに、図7は図4に示す組み立てのプローブテスト工程におけるプローブ針の接触状態の一例を示す部分断面図、図8は図7のプローブ針の接触状態の詳細構造を示す拡大部分断面図、図9は図4に示す組み立てのワイヤボンディング工程におけるワイヤ接続状態の一例を示す部分断面図、図10は図4に示す組み立てのワイヤボンディング工程で用いられるワイヤボンダのステージの構造の一例を示す平面図である。まず、図4のステップS1に示す半導体ウエハ準備を行う。ここでは、図5、図6に示すように、複数の電極パッド6cが形成された主面7aと主面7aの反対側の裏面7b図8参照とをそれぞれに備え、複数の電極パッド6cのうちの何れかが、主面7aに対して傾斜して形成されたプローブ針突き当て用のプローブ接触面第1面6dと、プローブ接触面6dと異なった角度で形成された金属ワイヤ接続用のワイヤ接続面第2面6eとをそれぞれに有する複数のチップ領域7cが形成された半導体ウエハ7以降、単にウエハ7ともいうを準備する。本実施の形態1では、メモリチップ取得用の図5に示すウエハ7を用いてメモリチップ6を取得する場合を説明するが、コントローラチップ4の場合もコントローラチップ取得方法は同様である。図5に示すように、半導体ウエハ7の主面7aには複数のチップ領域7cが形成されており、各チップ領域7cには、図6に示すように複数の電極パッド6cと平坦パッドから成るアライメントマーク6mとが形成されている。さらに、チップ領域7cの外側のダイシングライン7d上にも複数のアライメントマーク7eが形成されている。なお、アライメントマーク6m,7eは、チップ上もしくはダイシングライン上のいずれかのみに形成されていてもよいし、図5に示すように両方に形成されていてもよい。また、各チップ領域7cの主面7aには複数の電極パッド6cが形成されているが、電極パッド列の4つの角部には、アライメントマーク6mが形成されている。なお、複数の電極パッド6cそれぞれには、図2及び図3に示すようなプローブ接触面6dとワイヤ接続面6eが形成されており、ワイヤ接続面6eは、プローブ接触面6dと異なった角度の面となっている。本実施の形態1では、プローブ接触面6dは、メモリチップ6の主面6aに対して、45°傾斜して形成されており、一方、ワイヤ接続面6eもメモリチップ6の主面6aに対して、45°傾斜して形成されているが、プローブ接触面6dとワイヤ接続面6eは平行ではない。また、各電極パッド6cのワイヤ接続面6eは、チップ外側を向いている。各電極パッド6cのワイヤ接続面6eがチップ外側を向いていることで、ワイヤボンディング時にワイヤ接続面6eとインナリード2aとをワイヤ5で接続する際に、ワイヤリングを行い易くすることができる。ウエハ準備後、図4のステップS2に示すプローブテストを行う。まず、図6に示すアライメントマーク6mもしくはアライメントマーク7eを認識して、半導体ウエハ7の位置決めを行う。アライメントの際には、可能な限り多くのアライメントマーク6m,7eを認識することで、ウエハ7の位置決め精度を高める。なお、アライメントマーク6m,7eは、アライメント専用のマークであってもよいし、また、平坦パッドから成るものであってもよい。その後、ステップS2のプローブテストを行う。ここでは、図7に示すように、プローブカード8のプローブピンプローブ針8aを、図6のウエハ7の複数のチップ領域7cの複数の電極パッド6cのプローブ接触面第1面6dに対して図7の法線ベクトル法線方向9に突き当ててプローブテストを行う。本実施の形態1では、カンチレバー式のプローブピン8aを備えたプローブカード8を用いてプローブテストを行う場合を説明する。カンチレバー式のプローブカード8は、安価であるため、カンチレバー式のプローブカード8を採用することで、プローブテストにかかる費用の低減化を図ることができる。プローブテストの際には、プローブカード8のプローブピン8aを、図8に示すように、各電極パッド6cの第1面であるプローブ接触面6dに法線ベクトル9の方向に突き当てて押し当ててテストを行う。本実施の形態1の電極パッド6cでは、プローブ接触面6dは、半導体ウエハ7の主面7aに対して45°傾斜して形成されているため、プローブピン8aをプローブ接触面6dに対して法線ベクトル9の方向に容易に押し当てることができ、プローブピン8aを滑らせることなく、プローブ接触面6dに突き当てることができる。また、図7に示すように本実施の形態1のプローブカード8には、そのプローブピン8aに、前記プローブピン8aの支点作用点に弾性力を付与するばね部材弾性部材8bが設けられている。図7のプローブカード8では、プローブピン8aの支点作用点に弾性力を付与するばね部材8bとして、コイルばねを採用した場合が図示されている。プローブピン8aの支点作用点に弾性力を付与するばね部材8bが設けられたことで、プローブピン8aをプローブ接触面6dに押し当てた際の衝撃を抑制してプローブピン8aの損傷を低減することができるとともに、プローブピン8aの電極パッド6cのプローブ接触面6dへのコンタクト性を向上させることができる。プローブテスト終了後、図4のステップS3に示すダイシングを行う。ここでは、図5に示すウエハ7をチップ領域7cに対応させて切断して複数のメモリチップ半導体チップ6を取得する。すなわち、図5に示すウエハ7において、ダイシングライン7d上のアライメントマーク7eを認識して位置合わせを行った後、ダイシングライン7dに沿ってダイシングを行ってメモリチップ6を取得する。なお、コントローラチップ4についても同様の方法で取得する。ダイシング終了後、ステップS4のリードフレーム供給を行い、その後、ステップS5のダイボンディングを行う。すなわち、リードフレーム2図10参照を供給した後、リードフレーム2の図1のタブ2c上にそれぞれダイボンド材を介してコントローラチップ4とメモリチップ6を搭載する。ダイボンディング終了後、ステップS6のワイヤボンディングを行う。ここでは、図2に示すように、ワイヤ5によってメモリチップ6の電極パッド6cのワイヤ接続面第2面6eとインナリード2aとを電気的に接続する。その際、まず、図9に示すように、ワイヤ5をメモリチップ6の電極パッド6cのワイヤ接続面6eに対して接続し、その後、ワイヤ5を図2のインナリード2aに接続する。この時、メモリチップ6の各電極パッド6cのワイヤ接続面6eがチップ外側を向いているため、図2に示すようにワイヤ接続面6eとインナリード2aとをワイヤ5で接続する際に、ワイヤリングを容易に行うことができる。なお、コントローラチップ4についても同様の方法でワイヤボンディングを行う。ここで、半導体チップの主面6aウエハ7の主面7aに対して斜めに形成されたワイヤ接続面6eへのワイヤボンディングの方法について説明する。例えば、図10に示すワイヤボンダ10を用いる。図10のワイヤボンダ10のステージ11は、前記ステージ11のワーク支持面11aの角度を可変可能な角度調整軸11bが設けられている。すなわち、図10に示すワイヤボンダ10は、ステージ11に設けられた角度調整軸11bをR方向に回転させる例えば、電極パッド6cのワイヤ接続面6eが、前述のようにメモリチップ6の主面6aに対して45°傾斜している場合には、ステージ11のワーク支持面11aが45°傾くように角度調整軸11bを回転させることで、ワーク支持面11a上に載置されたリードフレーム2上のメモリチップ6の電極パッド6cのワイヤ接続面6eを水平に配置することができ、これによって、電極パッド6cのワイヤ接続面6eにワイヤ5を接続することができる。つまり、ワイヤボンダ10のステージ11側の機能を変更するのみでワイヤボンディングを行うことができる。ワイヤボンディング後、ステップS7に示す樹脂モールドを行う。ここでは、例えば、トランスファモールド等によって封止用樹脂を用いて図1に示す封止体3を形成し、封止体3によってコントローラチップ4、メモリチップ6及びタブ2c、さらに複数のインナリード2aや複数のワイヤ5を樹脂封止する。樹脂モールド後、ステップS8に示す切断成形を行う。ここでは、リードフレーム2において、各アウタリード2bを切断して分離するとともに、各アウタリード2bをガルウィング状に曲げ成形して図1に示すQFP1の組み立て完了となる。次に、本実施の形態1のメモリチップ6の電極パッド6cの形成方法について説明する。なお、コントローラチップ4の電極パッドについても同様である。図11は図3の半導体チップのパッドの形成方法の一例を示す断面図、図12は図3の半導体チップのパッドの形成方法の一例を示す部分断面図である。まず、基本的にホール形成では、図11のQ部に示すようにレジスト膜12をマスクとして異方性エッチングで極力、側壁の削れを抑えてまっすぐ深い孔部ホールを削るのが一般的であるが、このサイドエッチ抑制を解除して、どの方向も同じように削れるP部に示すような完全等方性エッチングを使えば、以下のような形状を形成することが可能である。例えば、完全等方性エッチングで、深さ:サイドエッチ=1:1の関係で削ることができれば、45°に近い角度の斜面を導体膜13に形成することが可能となる。つまり、この完全等方性エッチングの原理を利用することで、図2に示すような電極パッド6cの傾斜面プローブ接触面6d及びワイヤ接続面6eを形成することが可能である。なお、プローブ接触面6dに関しては、斜面がストッパのすべり止めの役割を持ち、精度的にもワイヤボンディングよりはマージンがあるため、45°程度の傾斜面とすることが好ましい。また、ワイヤボンディング側はボール形成においてはより緩やかな角度が良いと思われるが、傾斜面がワイヤネック断線における対策効果があるため、これも45°前後の範囲で形成することが好ましい。図12は、本実施の形態1の傾斜面を有した電極パッド6cの具体的な形成方法の一例を示すものである。アスペクト比の大きな穴部溝を埋める方法としてHDPHighDensityPlasma膜を形成する技術が知られているが、この技術を利用して45°の傾斜面を有する電極パッド6cの土台を形成することが考えられる。図12のステップS11~ステップS14に示すように、通常、導体膜13間の溝に絶縁膜14を堆積する場合、溝には絶縁膜14が下から平坦に埋まっていくが、ステップS11の溝穴部の上部N部からも同時に導体膜13上に45°の角度で堆積される性質がある。これを利用することで、ステップS14に示すように絶縁膜14の堆積から成る45°の傾斜面を有した前記土台を形成することができ、さらに、ステップS15に示すように、この絶縁膜14の土台の表面に導体膜13を形成することで、本実施の形態1の電極パッド6cと同等の機能のパッドを形成することができる。本実施の形態1の半導体チップメモリチップ6、コントローラチップ4によれば、電極パッド6cにおいてプローブテストで使用するプローブ接触面6dと、ワイヤボンディングで使用するワイヤ接続面6eとでエリアを分けるとともに、プローブ接触面6dがメモリチップ6の主面6aに対して傾斜していることで、平面視におけるパッド面積の小型化を図ることができ、前記半導体チップの平面視の小型化を図ることができる。なお、本実施の形態1のメモリチップ6の電極パッド6cのように、プローブ接触面6dが主面6aに対して45°傾斜して形成され、さらにワイヤ5が接続されるワイヤ接続面6eが、プローブ接触面6dと異なった角度で形成されるとともにメモリチップ6の主面6aに対して45°傾斜して形成されていることで、プローブ接触面6dもワイヤ接続面6eも両者とも主面6aに対して45°傾斜して形成されているため、平面視におけるパッド面積の小型化をさらに図ることができ、その結果、前記半導体チップの平面視の小型化もさらに図ることができる。また、本実施の形態1の半導体装置の製造方法によれば、メモリチップ6の電極パッド6cにおいてプローブピン8aを接触させるプローブ接触面6dと、ワイヤ5を接続するワイヤ接続面6eとでエリアが分かれているため、プローブ痕6kはプローブ接触面6dにしか形成されず、したがって、ワイヤボンディング後にワイヤ5がワイヤ接続面6eから剥がれるワイヤ剥がれの発生を低減化することができる。これにより、メモリチップ6の小型化を維持しつつ、半導体装置QFP1の組み立てにおけるワイヤボンディング性を向上させることができる。また、電極パッド6cにおいてプローブ接触面6dとワイヤ接続面6eとでエリアが分かれているため、プローブ痕6kの制限を無くすことができ、安価なカンチレバー式のプローブカード8を用いた場合でも、プローブピン8aの針圧を気にすることなくプローブカード8を使用することができる。また、メモリチップ6の電極パッド6cにおいて、ワイヤ5が接続されるワイヤ接続面6eが、メモリチップ6の主面6aに対して45°傾斜して形成されていることで、図9に示すように、ワイヤ5をワイヤ接続面6eに対して法線ベクトル9の方向に接続することができ、かつメモリチップ6の主面6aに対して45°傾けた状態で上方に立ち上げることができる。これにより、ワイヤリングを行った際のワイヤ5のネック部にかかる応力を低減することができ、ネック部でワイヤ切れが発生することを低減できる。したがって、前記同様、メモリチップ6の小型化を維持しつつ、半導体装置QFP1の組み立てにおけるワイヤボンディング性を向上させることができる。また、ネック部でのワイヤ切れの発生を低減できるため、細線化が図られた金ワイヤや銅ワイヤを用いることができるため、QFP1のコスト低減化を図ることができる。また、メモリチップ6の電極パッド6cにおいて、プローブ接触面6dとワイヤ接続面6eの両者の角度が異なっているため、図8及び図9に示すように、プローブピン8aを接触させる際に荷重が付与される法線ベクトル9の方向図8と、ワイヤ5を接続する際に荷重が付与される法線ベクトル9の方向図9とで、それぞれの法線ベクトル9の方向を変えることができる。これにより、プローブテストプローブ針圧とワイヤボンディングとで、電極パッド6cの下部にかかる圧力を、平坦面のパッドの場合に比べて分散させることができ、前記圧力を緩和させることができる。その結果、平面視において小型化が図られたメモリチップ6においても、図8及び図9に示すように、パッド直下に配線6jを形成することができる。また、パッド直下において、上記配線6jの下部に更にトランジスタ等の能動素子や前記能動素子に接続される配線を形成することが可能である。したがって、パッド形成領域を配線や素子形成領域に利用できるので、さらにメモリチップ6の小型化を図ることができる。また、本実施の形態1の電極パッド6cは、その表面メタル部6fにおいて、メモリチップ6の裏面6bと反対側表側に突出するようにプローブ接触面6d及びワイヤ接続面6eが形成されており、表面メタル部6fが厚みを有した立体的構造となっているパッド構造が立体的構造になっているため、前記同様、プローブテストやワイヤボンディング時に電極パッド6cの下部にかかる圧力を緩和させることができる。その結果、前記同様、平面視において小型化が図られたメモリチップ6においても、パッド直下に配線6jを形成することができる。したがって、前記同様、さらにメモリチップ6の小型化を図ることができる。また、本実施の形態1の電極パッド6cでは、それぞれメモリチップ6の主面6aに対して45°傾斜し、かつ相互に異なった平行ではない角度で形成されたプローブ接触面6dとワイヤ接続面6eのうち、ワイヤ接続面6eがチップ外側を向いていることで、ワイヤボンディング工程において、ワイヤ接続面6eとインナリード2aとをワイヤ5で接続する際に、ワイヤリングを行い易くすることができる。次に、本実施の形態1の変形例について説明する。図13は図3の半導体チップのパッドの形成方法の第1変形例を示す部分断面図、図14は図3の半導体チップのパッドの形成方法の第2変形例を示す部分断面図、図15は本発明の第3変形例の半導体装置の構造を示す断面図である。図13の第1変形例は、電極パッド6cの形成方法の変形例であり、傾斜面プローブ接触面6d、ワイヤ接続面6eの傾斜角度を自在に設定可能にする形成方法である。ここでは、パッドの土台を形成する酸化膜にエッチング条件の異なる多層の層間膜を積層して形成する場合を説明する。まず、図13のステップS21に示すように、導体膜15上にエッチング条件エッチングレートが異なる多層の層間膜第1層間膜16、第2層間膜17、第3層間膜18を積層形成する。エッチングレートは、第1層間膜16が小、第2層間膜17が中、第3層間膜18が大である。その後、ステップS22に示すように、レジスト膜19をマスクとして、ドライエッチング異方性エッチングを行って深めの穴部を形成する異方性エッチングでは速度の遅い面方位が露出した時点でエッチングが止まる速度が遅くなるため、サイドエッチが入る量が小さくなる。その後、ステップS23に示すようにウェットエッチングを行って前記穴部を横方向に広げる。この時、パッドの傾斜面の角度は、積層する前記層間膜の厚さ、層数、条件調整により可変可能である。その後、ステップS24に示すように、土台となる前記層間膜の表面に導体膜15を形成して傾斜面を有した電極パッド6cの形成完了となる。以上のように、異なるエッチングレートの層間膜を積層し、その差を利用して傾斜面の角度調整することが可能である。その際、できる限り細かく多層、かつエッチングレートの異なる膜を積層することが好ましい。また、パッドの中央から左右別々のエッチングレートの膜を積み分けることで、プローブ接触面6dとワイヤ接続面6eで角度の異なるパッドを形成することも可能である。次に、図14の第2変形例は、電極パッド6cにおけるプローブ用とワイヤボンディング用のエリア分けで一方の面のみ傾斜面とする場合のパッド形成方法であり、トランジスタのゲート配線製造手順等で使用されるサイドウォール窒化膜形成時の方法を利用するものである。まず、ステップS31に示すように、導体膜20の上部から側部に渡って絶縁膜21を形成し、その後、ステップS32に示すように、導体膜20の側部のみに絶縁膜21を残すようにして絶縁膜21を除去する。その後、ステップS33に示すように、導体膜20と絶縁膜21の表面に導体膜20を形成して、一方が主面6aに平行で、かつ他方が傾斜した2つの面を有する電極パッド6cを形成することができる。これは、例えば、プローブ接触面6dのみを傾斜面とし、ワイヤ接続面6eは主面6aと平行するような電極パッド6cを形成する場合等、両サイドで異なる角度の面を形成する場合に有効である。次に、図15の第3変形例は、半導体装置がチップスタック型のものであり、本実施の形態1の半導体装置は、図1に示すQFP1に限らず、図15に示すチップスタック型パッケージ22等であってもよい。すなわち、半導体チップ22aを積層したチップスタック型パッケージ22では、そのワイヤボンディングにおいて上段側の半導体チップ22aからワイヤ5を打ち降ろす状態となるため、ワイヤ5のネック部に応力がかかり易いが、図2に示すような電極パッド6cの構造、つまり、ワイヤ接続面6eを傾斜面とすることで、このワイヤ接続面6eに接続されたワイヤ5のワイヤループを小さく形成することができる。その結果、ワイヤ5のネック部にかかる応力を緩和してネック部でのワイヤ切れの発生を低減することができ、本実施の形態1の電極パッド6cは、パッケージの小型化として採用され易いチップスタック型パッケージ22に対して非常に有効な構造である。次に、図16は本発明の第4変形例のパッドにおけるプローブテスト工程でのプローブ針の接触状態を示す拡大部分断面図、図17は図16のパッドにおけるワイヤボンディング工程でのワイヤ接続状態を示す拡大部分断面図である。さらに、図18は本発明の第5変形例のパッドにおけるプローブテスト工程でのプローブ針の接触状態を示す拡大部分断面図、図19は図18のパッドにおけるワイヤボンディング工程でのワイヤ接続状態を示す拡大部分断面図、図20は本発明の第6変形例のパッドにおけるプローブテスト工程でのプローブ針の接触状態を示す拡大部分断面図、図21は図20のパッドにおけるワイヤボンディング工程でのワイヤ接続状態を示す拡大部分断面図である。図16及び図17は、第4変形例の電極パッド6nの構造を示すものであり、プローブ接触面6d及びワイヤ接続面6eが両者ともメモリチップ6の主面6a側ウエハ7の主面7a側において、メモリチップ6の裏面6b側に凹むように形成されている。つまり、電極パッド6nの表面メタル部6fにおいて、メモリチップ6の裏面6b側ウエハ7の裏面7b側に凹むようにプローブ接触面6d及びワイヤ接続面6eがそれぞれ傾斜面としてV字型に形成されている。その際、プローブ接触面6dとワイヤ接続面6eは、それぞれメモリチップ6の主面6aに対して45°傾斜し、かつ相互に異なった平行ではない角度で形成されている。第4変形例のV字型の電極パッド6nにおいても、プローブ接触面6dとワイヤ接続面6eが傾斜した面であるため、パッドの平面視の面積を小さくすることができ、半導体チップの小型化を図ることができる。さらに、ワイヤ接続面6eが傾斜面であるため、ワイヤ5のネック部でのワイヤ切れの発生を低減することができる。さらに、電極パッド6cの場合と同様に、プローブテストとワイヤボンディングとで、電極パッド6nの下部にかかる圧力を、平坦面のパッドの場合に比べて分散させることができ、前記圧力を緩和させることができる。なお、電極パッド6nによって得られるその他の効果は、電極パッド6cのものと同様であるため、その重複説明は省略する。次に、図18及び図19は、第5変形例の電極パッド6pの構造を示すものであり、電極パッド6pでは、第2面であるワイヤ接続面6eが、主面6aに対して平行に形成されている。すなわち、第1面であるプローブ接触面6dは、主面6a7aに対して傾斜例えば、45°傾斜しているが、第2面であるワイヤ接続面6eは主面6a7aと略平行に形成された面となっている。これにより、ワイヤ接続面6eが水平であるため、ワイヤ接続面6eへのワイヤボンディング時に、既存のワイヤボンダを改良することなくそのまま使用することができ、即効性を活用することができる。また、図20及び図21は、第6変形例の電極パッド6qの構造を示すものであり、電極パッド6qでは、プローブ接触面6d及びワイヤ接続面6eが両者ともメモリチップ6の主面6a側ウエハ7の主面7a側において、メモリチップ6の裏面6b側ウエハ7の裏面7b側に凹むように形成されている。つまり、電極パッド6cの表面メタル部6fにおいて、メモリチップ6の裏面6b側裏側に向けて凹むようにプローブ接触面6d及びワイヤ接続面6eが形成されている。その際、第2面であるワイヤ接続面6eは、主面6a7aに対して平行に形成されている。すなわち、第1面であるプローブ接触面6dは、主面6a7aに対して傾斜例えば、45°傾斜しているが、第2面であるワイヤ接続面6eは主面6a7aと略平行に形成された面となっている。これにより、前述の図18及び図19に示す電極パッド6pと同様に、ワイヤ接続面6eが水平であるため、ワイヤ接続面6eへのワイヤボンディング時に、既存のワイヤボンダを改良することなくそのまま使用することができ、即効性を活用することができる。なお、図18及び図19に示す電極パッド6pや図20及び図21に示す電極パッド6qによって得られるその他の効果は、電極パッド6cのものと同様であるため、その重複説明は省略する。次に、図22は本発明の第7変形例のパッドの構造を示す平面図、図23は図22のパッドが形成された半導体ウエハおける第8変形例のアライメント方法を示す部分平面図、図24は図16に示すパッドに対する第9変形例のプローブ針の接触状態を示す部分断面図、図25は本発明の実施の形態1のプローブテスト工程における第10変形例のプローブ針の接触状態を示す部分断面図、図26は本発明の実施の形態1のプローブテスト工程における第11変形例のプローブ針の接触状態を示す部分断面図である。さらに、図27は本発明の実施の形態1のワイヤボンディング工程で用いられるワイヤボンダの第12変形例のステージの構造を示す平面図、図28は本発明の実施の形態1のワイヤボンディング工程で用いられるワイヤボンダの第13変形例のキャピラリ支持構造を示す部分正面図である。図22は、第7変形例の電極パッド6rの構造を示すものであり、電極パッド6rが3つ以上の傾斜面を有する場合である。図22の電極パッド6rは、4つの傾斜面を有するピラミッド型のものを示している。すなわち、2つのプローブ接触面6dと2つのワイヤ接続面6eから成る4つの傾斜面がピラミッド型に形成されたものである。このように4つの傾斜面プローブ接触面6d、ワイヤ接続面6eを有するピラミッド型の電極パッド6rであることにより、プローブピン8aやワイヤ5を多方向から接触または接続することができ、プローブカード8の仕様の自由度やチップスタック型パッケージ22等の構造の自由度を増やすことができる。なお、ピラミッド型の電極パッド6rは、凹んだピラミッド型、すなわち、逆ピラミッド型であってもよい。また、図23に示す第8変形例の半導体ウエハ7は、各チップ領域7cに複数のピラミッド型の電極パッド6rが千鳥配置で形成されている場合であり、この場合においても、各チップ領域7cの電極パッド列の4つの角部にアライメントマーク6mが形成されていることで、あるいはダイシングライン7d上のアライメントマーク7eが形成されていることで、プローブテストを行う際のアライメント時に、可能な限り多くのアライメントマーク6m,7eを認識することで、ウエハ7の位置決め精度を高めることができる。なお、第8変形例においても、アライメントマーク6m,7eは、アライメント専用のマークであってもよいし、また、平坦パッドから成るものであってもよい。図24は第9変形例を示すものであり、図16に示すV字型の電極パッド6nに対してカンチレバー式のプローブカード8を用いてプローブテストを行う際のプローブピン8aの突き当て方法を示すものであり、V字型の電極パッド6nの傾斜したプローブ接触面6dであっても、カンチレバー式のプローブカード8のプローブピン8aを法線ベクトル9の方向に突き当ててプローブテストを行うことができる。また、図25は第10変形例を示すものであり、カンチレバー式のプローブカード8のプローブピン8aの先端部に平こて部8cが形成されたものである。さらに、図26は第11変形例を示すものであり、カンチレバー式のプローブカード8のプローブピン8aの先端部にストッパ部8dが形成されたものである。図25の平こて部8cを有したプローブカード8や、図26のストッパ部8dを有したプローブカード8においても、電極パッド6c電極パッド6n,6p,6q,6rについても同様がプローブ接触面6dとワイヤ接続面6eを有していることで、プローブ痕6kの制限が無くなるため、プローブテスト時のプローブ接触面6dに対するプローブピン8aの接触面積を大きく確保することができ、その結果、接触抵抗を小さくすることができる。また、プローブピン8aのメンテナンスを容易に行うこともできる。また、図27は第12変形例を示すものであり、ワイヤボンダ10のステージ11が、そのワーク支持面11aを水平方向に沿って回転可能に設けられているものである。すなわち、ステージ11が、ワーク支持面11aの中心Cを回転軸として外周方向Tに沿って回転自在に設けられている。これにより、ワーク支持面11a上に載置されたリードフレーム2を外周方向Tに沿って回転させることができるため、図22に示すピラミッド型の電極パッド6r等に対しても、様々な方向からワイヤ接続面6eに対してワイヤ5を接続することができ、複数のワイヤボンディング方向に対応させることができる。また、図28は第13変形例を示すものであり、ワイヤボンダ10のキャピラリ23を、電極パッド6cのワイヤ接続面6eの傾斜角度と同じ角度だけ傾斜させた状態でワイヤボンディングを行うものである。すなわち、キャピラリ23の角度調整を行える機能を備えたワイヤボンダ10を用いるものであり、例えば、ワイヤボンダ10に、キャピラリ23の角度設定機能、もしくはセンサ認識によるキャピラリ23の角度自動調整機能を備えたワイヤボンダ10を用いる。これにより、電極パッド6cのワイヤ接続面6eが何れの角度の傾斜面であっても、この傾斜面の傾斜角度を認識してキャピラリ23を前記傾斜角度と同じだけ傾斜させることでワイヤ5のボール部5aをワイヤ接続面6eに接続することができる。実施の形態2図29は本発明の実施の形態2のパッドを用いたフリップチップ接続構造の一例を示す部分断面図、図30は本発明の実施の形態2の第14変形例のパッドを用いたフリップチップ接続構造を示す部分断面図である。本実施の形態2は、フリップチップ接続に対して前記実施の形態1の電極パッド6c電極パッド6n,6p,6q,6rについても同様と同様の構造の電極パッド6sを適用した例を示すものである。図29は、メモリチップ6コントローラチップ4についても同様に形成された山型の電極パッド6sを、パッケージ基板24実装基板等でもよいの電極24aに半田バンプバンプ電極25を介してフリップチップ接続したものである。すなわち、実施の形態1で説明した電極パッド6c等と同様の構造であり、主面6aに対して傾斜して形成されたプローブピン針突き当て用のプローブ接触面第1面6dと、このプローブ接触面6dと異なった角度で形成されたバンプ接続用のバンプ接続面第2面6tとを有する電極パッド6sが形成されたメモリチップ6を、パッケージ基板24の電極24aと半田バンプ25を介してフリップチップ接続したものである。このフリップチップ接続では、まず、プローブ接触面6dとバンプ接続面6tとからなる山型の電極パッド6sが形成されたメモリチップ6を準備した後、プローブピン8aを電極パッド6sのプローブ接触面6dに対して法線ベクトル9図8参照の方向に突き当ててプローブテストを行い、その後、半田バンプ25を介して電極パッド6sのバンプ接続面6tとパッケージ基板24の電極24aとをフリップチップ接続する。なお、図29のU部太線部に示すように、電極パッド6sと半田バンプ25の接続では、バンプ接続面6tだけに限らず、プローブ接触面6dの一部が半田バンプ25と接続していてもよく、U部で接続することにより、接続強度を十分に確保することができる。このように本実施の形態2の電極パッド6sは、実施の形態1の電極パッド6cと同様の構造を有することによって、フリップチップ接続に適用することが可能であり、実施の形態1の電極パッド6cと同様の効果を得ることができる。図30は、第14変形例の電極パッド6uであり、実施の形態1の電極パッド6pと同様の構造を備えている。すなわち、電極パッド6uは、主面6aに対して傾斜して形成されたプローブピン針突き当て用のプローブ接触面第1面6dと、このプローブ接触面6dと異なった角度で形成され、かつ主面6aに平行なバンプ接続面第2面6tとを有している。この電極パッド6uの場合にも、半田バンプ25との接続では、バンプ接続面6tだけに限らず、図30のW部太線部に示すように、プローブ接触面6dの一部が半田バンプ25と接続していてもよく、W部で接続することにより、接続強度を十分に確保することができる。この第14変形例の電極パッド6uにおいても、実施の形態1の電極パッド6pと同様の構造を有することによって、フリップチップ接続に適用することが可能であり、実施の形態1の電極パッド6pと同様の効果を得ることができる。なお、半導体装置を小型化するために、半導体装置をチップスタック積層型にすることがあり、チップと基板の接続に、フリップチップ接続とワイヤボンディングの併用方式を採用することもある。したがって、フリップチップ接続にも適用可能な本実施の形態2の電極パッド6u,6s実施の形態1の電極パッド6c,6n,6p,6q,6rについても同様は、チップ面積縮小や高信頼度の実装性接続性を確保する上でも非常に有効である。以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記発明の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。例えば、前記実施の形態1で説明した図11~図14に示す電極パッドの製造方法については、山型の電極パッドに限らず、ピラミッド型の電極パッドに対しても適用可能である。また、前記実施の形態1では、半導体装置がQFP1もしくはチップスタック型パッケージ22の場合について説明したが、前記半導体装置は、QFPタイプ等に限定されるものではなく、実施の形態1及び2で説明した電極パッド6u,6s,6c,6n,6p,6q,6rの何れかを有した半導体チップが組み込まれたものであれば、何れのタイプの半導体装置であってもよい。"