"p型のドーパントを含むp型層、発電層となる微結晶シリコン層であるi型層及びn型のドーパントを含むn型層を積層した光電変換ユニットを含む光電変換装置であって、前記p型層は、微結晶シリコン層である第1のp型層と、前記微結晶シリコンp型層と前記i型層との間に配置されたアモルファスシリコンp型層及びアモルファス炭化シリコンp型層の少なくとも一方を含む第2のp型層と、の積層構造を有することを特徴とする光電変換装置。請求項1に記載の光電変換装置であって、前記第2のp型層と前記i型層との間に、前記i型層より結晶性が高くなる条件で成膜された微結晶シリコン層を含むバッファ層を備えることを特徴とする光電変換装置。請求項1に記載の光電変換装置であって、前記第2のp型層と前記i型層との間に、アモルファスシリコン層と、前記i型層より結晶性が高くなる条件で成膜された微結晶シリコン層と、の積層構造を含むバッファ層を備えることを特徴とする光電変換装置。請求項1~3のいずれか1つに記載の光電変換装置であって、前記第2のp型層の膜厚は、1nm以上4.5nm以下であることを特徴とする光電変換装置。請求項2に記載の光電変換装置であって、前記バッファ層の膜厚は、8nm以上100nm以下であることを特徴とする光電変換装置。請求項1に記載の光電変換装置であって、前記i型層の光入射側に、発電層となるアモルファスシリコン層を積層したことを特徴とする光電変換装置。アモルファスシリコンを発電層として用いた発電ユニットトップセルと微結晶シリコンを発電層として用いた発電ユニットボトムセルをこの順に積層し、アモルファスシリコン層側を光入射側に配置した光電変換装置において、従来、トップセルのn型層を微結晶シリコン層とし、その上に接するようにp型微結晶シリコン層またはp型微結晶炭化シリコン層、さらにp型層と接するように微結晶シリコン発電層を設置する構造を用いてきた。しかし、この構造では、トップセルのn型微結晶シリコン層やボトムセルのp型微結晶シリコン層の膜質結晶化率、ドープ率を変化させると微結晶シリコン発電層の結晶性も変化して最適膜質からずれてしまう問題が生じていた。それぞれの層単独で膜質を最適となるよう調整することができなかったため、2種以上の光電変換セルを積層した光電変換装置の最適な形成条件を導くのが非常に困難であった。また、ボトムセルの微結晶シリコン層の各層は形成条件が非常にクリティカルであるため、製造装置のメンテナンスの後や一定の処理枚数の処理後には形成条件の再調整が必要となるが、その再調整について同じ問題が発生し、大量生産する場合の生産量が大幅に低下してしまうという問題があった。p型微結晶シリコン層とp型アモルファスシリコン層を積層させた構造を光入射側と逆に配置した場合、p型微結晶シリコン層と微結晶シリコン発電層の界面層の結晶性には接合特性はほとんど影響を受けない。しかし、上記の積層させた構造を光入射側に配置したときは、p型微結晶シリコン層と発電層の界面層の結晶性に接合特性が大きく影響を受け、界面層の結晶化率が低いと光電変換効率の向上を妨げることがある。そこで、p型層にp型微結晶シリコン層とp型アモルファスシリコン層を積層させ、この構造を光入射側に配置した場合であっても、i型層の界面付近の結晶化率を低下させない技術が必要とされている。本発明の1つの態様は、p型のドーパントを含むp型層、発電層となる微結晶シリコン層であるi型層及びn型のドーパントを含むn型層を積層した光電変換ユニットを含む光電変換装置であって、p型層は、微結晶シリコン層である第1のp型層と、微結晶シリコンp型層とi型層との間に配置されたアモルファスシリコンp型層及びアモルファス炭化シリコンp型層の少なくとも一方を含む第2のp型層と、の積層構造を有する、光電変換装置である。本発明によれば、光電変換装置における光電変換効率を向上させることができると共に、光電変換装置の生産効率を向上させることができる。図1は、本発明の実施の形態における光電変換装置100の構造を示す断面図である。本実施の形態における光電変換装置100は、透明絶縁基板10を光入射側として、光入射側から、透明導電膜12、トップセルとして広いバンドギャップを有するアモルファスシリコンa-Si光電変換ユニット102、中間層14、ボトムセルとしてa-Siユニット102よりバンドギャップの狭い微結晶シリコンμc-Si光電変換ユニット104、第1裏面電極層16、第2裏面電極層18、充填材20及び保護膜22を積層した構造を有している。以下、本発明の実施の形態における光電変換装置100の構成及び製造方法について説明する。透明絶縁基板10は、例えば、ガラス基板、プラスチック基板等の少なくとも可視光波長領域において透過性を有する材料を適用することができる。透明絶縁基板10上に透明導電膜12が形成される。透明導電膜12は、酸化錫SnO2、酸化亜鉛ZnO、インジウム錫酸化物ITO等に錫Sn、アンチモンSb、フッ素F、アルミニウムAl等をドープした透明導電性酸化物TCOのうち少なくとも一種類又は複数種を組み合わせて用いることが好適である。特に、酸化亜鉛ZnOは、透光性が高く、抵抗率が低く、耐プラズマ特性にも優れているので好適である。透明導電膜12は、例えば、スパッタリング等により形成することができる。透明導電膜12の膜厚は0.5μm以上5μm以下の範囲とすることが好適である。また、透明導電膜12の表面には光閉じ込め効果を有する凹凸を設けることが好適である。透明導電膜12上に、p型層、i型層、n型層のシリコン系薄膜を順に積層してa-Siユニット102を形成する。a-Siユニット102は、シランSiH4、ジシランSi2H6、ジクロルシランSiH2Cl2等のシリコン含有ガス、メタンCH4等の炭素含有ガス、ジボランB2H6等のp型ドーパント含有ガス、フォスフィンPH3等のn型ドーパント含有ガス及び水素H2等の希釈ガスを混合した混合ガスをプラズマ化して成膜を行うプラズマCVDにより形成することができる。プラズマCVDは、例えば、13.56MHzのRFプラズマCVDを適用することが好適である。RFプラズマCVDは平行平板型とすることができる。平行平板型の電極のうち透明絶縁基板10を配しない側には原料の混合ガスを供給するためのガスシャワー孔を設けた構成としてもよい。プラズマの投入電力密度は、5mW/cm2以上100mW/cm2以下とすることが好ましい。一般的に、p型層、i型層、n型層はそれぞれ別の成膜室において成膜される。成膜室は、真空ポンプによって真空排気可能であり、RFプラズマCVDのための電極が内蔵される。また、透明絶縁基板10の搬送装置、RFプラズマCVDのための電源及びマッチング装置、ガス供給用の配管等が付設される。p型層は、透明導電膜12上に形成される。p型層は、p型ドーパントボロン等をドープした膜厚10nm以上100nm以下のp型アモルファスシリコン層p型a-Si:H又はp型アモルファス炭化シリコンp型a-SiC:Hとする。p型層の膜質は、シリコン含有ガス、炭素含有ガス、p型ドーパント含有ガス及び希釈ガスの混合比、圧力及びプラズマ発生用高周波パワーを調整することによって変化させることができる。例えば、p型層は、ボロンが高濃度にドープされた高吸収アモルファス炭化シリコン層p1層と、高吸収アモルファス炭化シリコン層よりもボロンの濃度が低い低吸収アモルファス炭化シリコン層p2層とを積層した構造とすることが好適である。このとき、基板温度は180°C、反応圧力は80Paの原料ガス供給下において電力密度11mW/cm2で電力を供給したRFプラズマCVDで成膜することが好適である。高吸収アモルファス炭化シリコン層p1層の成膜時には、原料ガスは、シランSiH4,メタンCH4,水素H2及びジボランB2H6をそれぞれ40sccm,80sccm,400sccm及び12sccm1希釈で供給することが好適である。低吸収アモルファス炭化シリコン層p2層の成膜時には、原料ガスは、シランSiH4,メタンCH4,水素H2及びジボランB2H6をそれぞれ40sccm,80sccm,400sccm及び1sccm1希釈で供給することが好適である。高吸収アモルファス炭化シリコン層p1層及び低吸収アモルファス炭化シリコン層p2層の膜厚は、それぞれ7nm及び3nmとすることが好適である。i型層は、p型層上に形成されたドープされていない膜厚50nm以上500nm以下のアモルファスシリコン膜とする。i型層の膜質は、シリコン含有ガス及び希釈ガスの混合比、圧力及びプラズマ発生用高周波パワーを調整することによって変化させることができる。また、i型層は、a-Siユニット102の発電層となる。例えば、i型層は、アモルファス炭化シリコン層であるトップセルバッファ層とアモルファスシリコン層である通常のi型層とを積層した構造とすることが好適である。このとき、トップセルバッファ層は、基板温度は180°C、反応圧力は80Paの原料ガス供給下において電力密度11mW/cm2で電力を供給したRFプラズマCVDで成膜することが好適である。トップセルバッファ層の成膜時には、原料ガスは、シランSiH4,メタンCH4及び水素H2をそれぞれ20sccm,10sccm及び2000sccmで供給することが好適である。トップセルバッファ層の膜厚は、10nmとすることが好適である。アモルファスシリコン層である通常のi型層は、基板温度は180°C、反応圧力は100Paの原料ガス供給下において電力密度11mW/cm2で電力を供給したRFプラズマCVDで成膜することが好適である。通常のi型層の成膜時には、原料ガスは、シランSiH4及び水素H2をそれぞれ300及び1000sccmで供給することが好適である。通常のi型層の膜厚は、300nmとすることが好適である。n型層は、i型層上に形成されたn型ドーパントリン等をドープした膜厚10nm以上100nm以下のn型アモルファスシリコン層n型a-Si:H又はn型微結晶シリコン層n型μc-Si:Hとする。n型層の膜質は、シリコン含有ガス、炭素含有ガス、n型ドーパント含有ガス及び希釈ガスの混合比、圧力及びプラズマ発生用高周波パワーを調整することによって変化させることができる。例えば、n型層は、基板温度は180°C、反応圧力は200Paの原料ガス供給下において電力密度110mW/cm2で電力を供給したRFプラズマCVDで成膜することが好適である。n型層の成膜時には、原料ガスは、シランSiH4,水素H2及びホスフィンPH3をそれぞれ10sccm,2000sccm及び5sccm1希釈で供給することが好適である。n型層の膜厚は、20nmとすることが好適である。a-Siユニット102上に、中間層14を形成する。中間層14は、酸化亜鉛ZnO、酸化シリコンSiOx等の透明導電性酸化物TCOを用いることが好適である。特に、マグネシウムMgがドープされた酸化亜鉛ZnOや酸化シリコンSiOxを用いることが好適である。中間層14は、例えば、スパッタリング等により形成することができる。中間層14の膜厚は10nm以上200nm以下の範囲とすることが好適である。なお、中間層14は、設けなくてもよい。中間層14上に、図2の拡大断面図に示すように、p型層40、i型層42、n型層44を順に積層したμc-Siユニット104を形成する。μc-Siユニット104は、シランSiH4、ジシランSi2H6、ジクロルシランSiH2Cl2等のシリコン含有ガス、メタンCH4等の炭素含有ガス、ジボランB2H6等のp型ドーパント含有ガス、フォスフィンPH3等のn型ドーパント含有ガス及び水素H2等の希釈ガスを混合した混合ガスをプラズマ化して成膜を行うプラズマCVDにより形成することができる。プラズマCVDは、a-Siユニット102と同様に、例えば、13.56MHzのRFプラズマCVDを適用することが好適である。RFプラズマCVDは平行平板型とすることができる。平行平板型の電極のうち透明絶縁基板10を配しない側には原料の混合ガスを供給するためのガスシャワー孔を設けた構成としてもよい。プラズマの投入電力密度は、5mW/cm2以上100mW/cm2以下とすることが好ましい。p型層40は、中間層14又はa-Siユニット102のn型層上に形成される。本実施の形態では、微結晶シリコン層である第1のp型層40aとアモルファス層である第2のp型層40bとの少なくとも2層を積層して構成する。アモルファス層は、アモルファスシリコン層a-Si又はアモルファス炭化シリコン層a-SiCとすることが好適である。第1のp型層40aは、膜厚5nm以上50nm以下とすることが好適である。また、第2のp型層40bをa-Si層とする場合には、膜厚1nm以上4.5nm以下とすることが好適である。第2のp型層40bをa-SiC層とする場合には、膜厚1nm以上4.5nm以下とすることが好適である。第1のp型層40a及び第2のp型層40bの膜質は、シリコン含有ガス、炭素含有ガス、p型ドーパント含有ガス及び希釈ガスの混合比、圧力及びプラズマ発生用高周波パワーを調整することによって変化させることができる。その後、第2のp型層40bを酸化する処理を行う。例えば、第2のp型層40bを形成した後、成膜ラインの真空層から透明絶縁基板10を取り出し、大気中に暴露して酸化を行うことが好適である。酸化は、二次イオン質量分析SIMSにおいて1×1020/cm3以上1×1022/cm3以下の酸素原子濃度が検出される程度に行うことが好適である。具体的には、カメカ社製のSIMS分析装置IMF-4Fにて、真空度1×107Torr以下において一次イオン種Csを加速電圧14.5kV及び一次イオン電流15nAで照射して行った際に1×1020/cm3以上1×1022/cm3以下の酸素原子濃度が検出されることが好適である。このように、第2のp型層40bを形成した後に酸化処理することによって、第2のp型層40bの表面層が酸化され、第2のp型層40b上に形成されるi型層42との界面における界面準位欠陥準位が低減され、光電変換装置100の出力電圧が向上する。また、p型層40bを大気中に暴露して酸化処理を行う方法は、トップセルであるa-Siユニット102の形成装置1台当りに一度に処理できる枚数が多く、ボトムセルであるμc-Siユニット104の形成装置1台当りに一度に処理枚数が少ない場合に特に効果的である。すなわち、a-Siユニット102の形成装置によってa-Siユニット及びp型層40bを形成した後、a-Siユニット102の形成装置から一旦取り出して大気に暴露することによって、μc-Siユニット104の形成装置に導入するまでの時間をタクトタイムの調整時間として利用することができるからである。また、一度に処理できる枚数の多いa-Siユニット102の形成装置で多くの層を形成することによって、μc-Siユニット104の形成装置を増やすことなく、形成装置の稼働効率を向上させることができる。また、p型層40bの膜厚を1nm未満にするとp型層40bを設けることによる効果が十分に得られず、4.5nmより大きくするとp型層40の直列抵抗が大きくなって短絡電流やフィルファクタの低下を招くおそれがある。さらに、p型層40bとしてa-SiC層を適用することによって、a-Si層を適用するよりもワイドバンドギャップ化することができる。これによって、光電変換装置100の開放電圧をより高めることができると共に、p型層40における光吸収の損失も低減できるので短絡電流も向上する。p型層40上にはi型層42を形成する。i型層42は、p型層40上に形成された主にドープされていない膜厚0.5μm以上5μm以下の微結晶シリコン膜とする。i型層42は、μc-Siユニット104の発電層となる層である。本実施の形態においてi型層42は、p型層40に接するようにバッファ層42aを形成し、バッファ層42a上に主発電層42bを形成した構成を有することが好適である。バッファ層42aは、主発電層42bの成膜条件よりも高い結晶化率となる成膜条件で成膜する。すなわち、ガラス基板等に単膜として成膜したときにバッファ層42aは主発電層42bよりも結晶化率が高くなる成膜条件で形成する。なお、バッファ層42aは、p型ドーパントを添加したp型層としてもよい。具体的には、バッファ層42aは、水素H2/シランSiH4希釈比が130以上800以下の混合ガスを圧力200Paで導入し、13.56MHzのRFプラズマ成膜法により形成することが好適である。また、成膜時の基板温度は80°C以上250°C以下とし、プラズマに対する導入電力は30mW/cm2以上1000mW/cm2以下とすることが好適である。主発電層42bは、水素H2/シランSiH4希釈比が30以上200以下の混合ガスを圧力600Paで導入し、13.56MHzのRFプラズマ成膜法により形成することが好適である。また、成膜時の基板温度は80°C以上250°C以下とし、プラズマに対する導入電力は30mW/cm2以上3000mW/cm2以下とすることが好適である。なお、27MHz等のVHFプラズマを用いて成膜してもよい。バッファ層42aを設けることによって、i型層42におけるp型層40界面近傍の結晶化率が高まり、μc-Siユニット104の発電層となるi型層42全体の結晶化率も高めることとなり、光電変換装置100の光電変換効率を向上させることができる。バッファ層42aの膜厚は8nm以上100nm以下とすることが好適である。膜厚が8nm未満ではバッファ層42aを挿入した効果が十分でなく、100nmより大きいとフィルファクタFF等の光電変換特性の低下を招くおそれがある。さらに、図3の拡大断面図に示すように、微結晶シリコン層であるバッファ層42aに加えて、p型層40とバッファ層42aとの間にアモルファスシリコン層であるバッファ層42cを設けることも好適である。バッファ層42cは、一般的なアモルファスシリコン層の成膜条件で形成すればよく、例えば、水素H2/シランSiH4希釈比が10以下の混合ガスを圧力100Paで導入し、13.56MHzのRFプラズマ成膜法により形成することが好適である。また、成膜時の基板温度は80°C以上250°C以下とし、プラズマに対する導入電力は5mW/cm2以上100mW/cm2以下とすることが好適である。バッファ層42cの膜厚は1nm以上5nm以下とすることが好適である。p型層40とバッファ層42aとの間にアモルファスシリコン層であるバッファ層42cを下地として設けることによって、p型層40の影響を受けることなくバッファ層42aの結晶化率を高めることができる。これによって、μc-Siユニット104の直列抵抗を低下させ、短絡電流を向上させることができる。ただし、p型層40を2層にする構成並びにi型層42にバッファ層42a及び42cを設ける構成は少なくとも一方を適用すればよい。もちろん、両方の構成を同時に適用することによって、両方の作用効果を得ることができる。n型層44は、i型層42上に形成される。n型層44は、n型ドーパントリン等をドープした膜厚5nm以上50nm以下のn型微結晶シリコン層n型μc-Si:Hとする。ただし、μc-Siユニット104はこれに限定されるものではなく、発電層として以下に説明するi型微結晶シリコン層i型μc-Si:Hが用いられるものであればよい。μc-Siユニット104上に、第1裏面電極層16、第2裏面電極層18として反射性金属と透明導電性酸化物TCOとの積層構造を形成する。第1裏面電極層16としては、酸化錫SnO2、酸化亜鉛ZnO、インジウム錫酸化物ITO等の透明導電性酸化物TCOが用いられる。TCOは、例えば、スパッタリング等により形成することができる。また、第2裏面電極層18としては、銀Ag、アルミニウムAl等の金属が使用できる。第1裏面電極層16及び第2裏面電極層18は、合わせて1μm程度の膜厚とすることが好適である。第1裏面電極層16及び第2裏面電極層18の少なくとも一方には、光閉じ込め効果を高めるための凹凸が設けることが好適である。さらに、充填材20によって第2裏面電極層18の表面を保護膜22で被う。充填材20及び保護膜22は、EVA、ポリイミド等の樹脂材料とすることができる。これによって、光電変換装置100の発電層への水分の侵入等を防ぐことができる。なお、YAGレーザ基本波1064nm、2倍波532nmを用いて、透明導電膜12、a-Siユニット102、中間層14、μc-Siユニット104、第1裏面電極層16、第2裏面電極層18の分離加工を行うことによって、複数のセルを直列に接続した構成にしてもよい。<実施例>以下、本発明の実施例及び比較例を示す。比較例1透明絶縁基板10として、33cm×43cm角,4mm厚のガラス基板を用いた。透明絶縁基板10上に、熱CVDにより透明導電膜12として表面に凹凸形状を有する600nm厚のSnO2を形成した。この後、透明導電膜12をYAGレーザにて短冊状にパターニングした。YAGレーザは、波長1064nm、エネルギー密度13J/cm2、パルス周波数3kHzのものを用いた。次に、a-Siユニット102のp型層,i型層及びn型層を順に積層した。a-Siユニット102のp型層,i型層及びn型層は、表1に示す成膜条件において形成した。その後、透明絶縁基板10を成膜室から大気中に取り出し、a-Siユニット102のn型層を大気に暴露して酸化させた。なお、以下の説明においてジボランB2H6及びホスフィンPH3は水素ベースで1の濃度のガスの流量で示す。次に、a-Siユニット102のn型層上に、μc-Siユニット104を形成した。μc-Siユニット104のp型層40,i型層42及びn型層44は、表2に示す成膜条件において形成した。この後、透明導電膜12のパターンニング位置から50μm横の位置にYAGレーザを照射し、a-Siユニット102及びμc-Siユニット104を短冊状にパターニングした。YAGレーザは、エネルギー密度0.7J/cm2、パルス周波数3kHzのものを用いた。次に、第1裏面電極層16としてZnO膜をスパッタリングにより形成し、第2裏面電極層18としてAg電極をスパッタリングにより形成した。この後、a-Siユニット102及びμc-Siユニット104のパターンニング位置から50μm横の位置にYAGレーザを照射し、第1裏面電極層16、第2裏面電極層18を短冊状にパターニングした。YAGレーザは、エネルギー密度0.7J/cm2、パルス周波数4kHzのものを用いた。比較例2透明絶縁基板10上に比較例1と同様に透明導電膜12を形成し、YAGレーザにて短冊状にパターニングした。次に、a-Siユニット102のp型層,i型層及びn型層を順に積層した。a-Siユニット102のp型層,i型層及びn型層は、表3に示す成膜条件において形成した。その後、透明絶縁基板10を成膜室から大気中に取り出すことなく、表3に示す条件で、μc-Siユニット104のp型層40を単層として形成した。次に、透明絶縁基板10を成膜室から大気中に取り出し、単層として形成されたμc-Siユニット104のp型層40を大気に暴露して酸化させた。続いて、酸化させたμc-Siユニット104のp型層40上にμc-Siユニット104を形成した。μc-Siユニット104のi型層42及びn型層44は、表4に示す成膜条件において形成した。この後、比較例1と同様に、第1裏面電極層16,第2裏面電極層18の形成やパターンニングを行った。実施例1透明絶縁基板10上に比較例1と同様に透明導電膜12を形成し、YAGレーザにて短冊状にパターニングした。次に、a-Siユニット102のp型層,i型層及びn型層を順に積層した。a-Siユニット102のp型層,i型層及びn型層は、表5に示す成膜条件において形成した。その後、透明絶縁基板10を成膜室から大気中に取り出すことなく、表5に示す条件で、μc-Siユニット104の第1のp型層40a及び第2のp型層40bを形成した。次に、透明絶縁基板10を成膜室から大気中に取り出し、μc-Siユニット104の第2のp型層40bを大気に暴露して酸化させた。続いて、酸化させた第2のp型層40b上にμc-Siユニット104を形成した。μc-Siユニット104のi型層42及びn型層44は、比較例2と同様に表4に示す成膜条件において形成した。この後、比較例1と同様に、第1裏面電極層16,第2裏面電極層18の形成やパターンニングを行った。実施例2透明絶縁基板10上に実施例1と同様に透明導電膜12,a-Siユニット102のp型層,i型層及びn型層並びにμc-Siユニット104の第1のp型層40a及び第2のp型層40bを形成した。次に、透明絶縁基板10を成膜室から大気中に取り出し、μc-Siユニット104の第2のp型層40bを大気に暴露して酸化させた。続いて、酸化させた第2のp型層40b上にμc-Siユニット104を形成した。μc-Siユニット104のバッファ層42a及び主発電層42bを積層してi型層42を形成し、i型層42上にn型層44を形成した。i型層42及びn型層44は、表6に示す成膜条件において形成した。この後、比較例1と同様に、第1裏面電極層16,第2裏面電極層18の形成やパターンニングを行った。実施例3透明絶縁基板10上に実施例1と同様に透明導電膜12並びにa-Siユニット102のp型層,i型層及びn型層を形成した。さらに、表7に示すように、μc-Siユニット104の第1のp型層40a及び第2のp型層40bを形成した。ここで、第2のp型層40bはアモルファス炭化シリコン層とした。次に、透明絶縁基板10を成膜室から大気中に取り出し、μc-Siユニット104の第2のp型層40bを大気に暴露して酸化させた。続いて、酸化させた第2のp型層40b上にμc-Siユニット104を形成した。μc-Siユニット104は、実施例2と同様に表6の成膜条件でi型層42及びn型層44を形成した。この後、比較例1と同様に、第1裏面電極層16,第2裏面電極層18の形成やパターンニングを行った。実施例4透明絶縁基板10上に実施例3と同様に透明導電膜12,a-Siユニット102のp型層,i型層及びn型層並びにμc-Siユニット104の第1のp型層40a及び第2のp型層40bを形成した。次に、透明絶縁基板10を成膜室から大気中に取り出し、μc-Siユニット104の第2のp型層40bを大気に暴露して酸化させた。続いて、酸化させた第2のp型層40b上にμc-Siユニット104を形成した。μc-Siユニット104のバッファ層42a,バッファ層42c及び主発電層42bを積層してi型層42を形成し、i型層42上にn型層44を形成した。i型層42及びn型層44は、表8に示す成膜条件において形成した。この後、比較例1と同様に、第1裏面電極層16,第2裏面電極層18の形成やパターンニングを行った。実施例5透明絶縁基板10上に実施例3と同様に透明導電膜12,a-Siユニット102のp型層,i型層及びn型層並びにμc-Siユニット104の第1のp型層40a及び第2のp型層40bを形成した。次に、透明絶縁基板10を成膜室から大気中に取り出し、μc-Siユニット104の第2のp型層40bを大気に暴露して酸化させた。続いて、酸化させた第2のp型層40b上にμc-Siユニット104を形成した。μc-Siユニット104は、表9に示す成膜条件において、第2のp型層40b上にバッファ層42a及び主発電層42bを積層してi型層42を形成し、i型層42上にn型層44を形成した。ここでは、バッファ層42aにp型のドーパントであるボロンを添加してp型層として形成した。この後、比較例1と同様に、第1裏面電極層16,第2裏面電極層18の形成やパターンニングを行った。実施例6実施例3において第2のp型層40bの膜厚依存性を調べ実施例6とした。第2のp型層40bを設けない場合に加えて、第2のp型層40bの膜厚を1nm~10nmまで変化させた場合の光電変換効率を測定した。実施例7実施例3においてバッファ層42aの膜厚依存性を調べ実施例6とした。バッファ層42aを設けない場合に加えて、バッファ層42aの膜厚を300nmまで変化させた場合の光電変換効率を測定した。実施例8実施例3においてバッファ層42aの形成時の水素H2/シランSiH4希釈比依存性を調べ実施例8とした。水素H2/シランSiH4希釈比は50~400の範囲で変化させた。比較例3透明絶縁基板10上に比較例1と同様に透明導電膜12を形成し、YAGレーザにて短冊状にパターニングした。次に、a-Siユニット102を形成せず、表2に示す成膜条件でμc-Siユニット104のp型層40、i型層42及びn型層44を形成した。この後、比較例1と同様に、第1裏面電極層16,第2裏面電極層18の形成やパターンニングを行った。実施例9透明絶縁基板10上に比較例1と同様に透明導電膜12を形成し、YAGレーザにて短冊状にパターニングした。次に、a-Siユニット102を形成せず、表7に示す成膜条件で第1のp型層40a及び第2のp型層40bを形成し、第2のp型層40bを大気に暴露して酸化した後、表6に示す成膜条件でμc-Siユニット104のi型層42及びn型層44を形成した。この後、比較例1と同様に、第1裏面電極層16,第2裏面電極層18の形成やパターンニングを行った。実施例10透明絶縁基板10上に比較例1と同様に透明導電膜12を形成し、YAGレーザにて短冊状にパターニングした。次に、比較例1と同様にa-Siユニット102を形成した。その後、一度大気に取り出した後、表10に示すように、μc-Siユニット104のp型半導体層を形成した。p型層は、p型結晶質シリコン半導体層を形成した後、p型のアモルファス炭化シリコン半導体層を形成した。続いてi型の微結晶シリコン層およびi型微結晶シリコン層およびn型結晶質シリコン層を形成した。その後、比較例1と同様に、第1裏面電極層16,第2裏面電極層18の形成やパターンニングを行った。表11に、比較例1及び2並びに実施例1~5の光電変換装置について開放電圧Voc,短絡電流密度Jsc,フィルファクタFF及び光電変換効率ηを測定した結果を示す。表11では、比較例1の測定結果を1として、比較例2及び実施例1~5の測定結果を規格化して示している。実施例1では、比較例1及び2に対して短絡電流密度Jsc及びフィルファクタFFは低下するものの、開放電圧Vocが1上昇しており、第2のp型層40bを挿入した効果が得られている。また、実施例2では、μc-Siユニット104のi型層42にバッファ層42aを挿入することによって、開放電圧Vocの向上に加えて、フィルファクタFFの低下も抑制され、光電変換効率ηは比較例1に対して5向上した。また、実施例3では、実施例2に比べて開放電圧Voc及び短絡電流密度Jscが増加し、光電変換効率ηは比較例1に比べて7向上した。また、実施例4では、実施例3に比べて短絡電流密度Jscが増加し、光電変換効率ηは比較例1に対して10向上した。また、実施例5では、比較例1に対して開放電圧Voc及び短絡電流密度Jscが増加し、光電変換効率ηは比較例1に対して5向上した。また、実施例6における第2のp型層40bの膜厚依存性は、図4に示すように、膜厚が1nm以上4.5nm以下の範囲において光電変換効率ηは最大値の90以上となり、光電変換効率として高い値を示した。膜厚が4.5nmより大きくなると、光電変換装置の直列抵抗値が大きくなり、特性は低下した。また、実施例7におけるバッファ層42aの膜厚依存性は、図5に示すように、膜厚が30nmのときに光電変換効率ηが最大となり、膜厚が10nm以上50nm以下の範囲において高い値を示した。また、膜厚が8nm以上100nm以下の範囲では光電変換効率ηは最大値の90以上を維持し、十分な特性向上が得られた。また、実施例8におけるバッファ層42aの形成時の水素H2/シランSiH4希釈比依存性は、図6に示すように、希釈比が250倍付近で光電変換効率ηが最大となった。また、希釈比が130倍以上で光電変換効率ηは最大値の90程度以上を維持し、十分な特性向上が得られた。一方、希釈比が800倍より大きくなるとバッファ層42aの膜厚と生産のタクトタイムとの関係から十分な成膜速度が得られなくなるので、希釈比は800倍以下とすることが好適である。また、表12に、比較例3及び実施例9の光電変換装置について開放電圧Voc,短絡電流密度Jsc,フィルファクタFF及び光電変換効率ηを測定した結果を示す。表11では、比較例3の測定結果を1として、実施例9の測定結果を規格化して示している。実施例9では、比較例3に比べて開放電圧Voc及び短絡電流密度Jscが増加し、光電変換効率ηは比較例3に対して6向上した。このように、本発明はa-Siユニット102とμc-Siユニット104とのタンデム型の光電変換装置のみならず、μc-Siユニット104のみで構成されるシングル型の光電変換装置においても有効である。実施例10では、比較例1に比べて開放電圧Voc及び短絡電流密度Jscが増加し、光電変換効率ηは比較例1に対して3向上した。このように、a-Siユニット102を形成後に大気暴露し、μc-Siユニット104のp型層としてp型結晶質シリコン半導体層を形成した後、p型のアモルファス炭化シリコン半導体層を形成し、続いてi型の微結晶シリコン層を形成した場合であっても本発明は有効である。"