"入力された光電流信号を増幅するカスコード接続回路と、このカスコード接続回路の増幅出力を電圧信号に変換して出力するソースフォロワ回路と、これらカスコード接続回路とソースフォロワ回路との間に接続された帰還抵抗とを備えるトランスインピーダンスアンプであって、前記カスコード接続回路は、ソース接地トランジスタ、ゲート接地トランジスタ、および負荷抵抗と、前記ソース接地トランジスタのドレイン端子とゲート接地トランジスタのソース端子間に接続された第1のインダクタとを有することを特徴とするトランスインピーダンスアンプ。請求項1に記載のトランスインピーダンスアンプにおいて、前記負荷抵抗は、抵抗素子と第2のインダクタの直列接続からなることを特徴とするトランスインピーダンスアンプ。請求項2に記載のトランスインピーダンスアンプにおいて、前記負荷抵抗は、抵抗素子と第2のインダクタの直列接続からなり、前記第2のインダクタは前記第1のインダクタとの間で誘導結合を有することを特徴とするトランスインピーダンスアンプ。請求項1~請求項3のいずれか1つに記載のトランスインピーダンスアンプにおいて、前記ソース接地トランジスタは、ゲート端子に前記光電流信号が入力され、ソース端子が電源電位VSSに接続されており、前記ゲート接地トランジスタは、ゲート端子にバイアス電位が印加されており、ドレイン端子が前記負荷抵抗を介して電源電位VDDに接続されていることを特徴とするトランスインピーダンスアンプ。請求項1~請求項3のいずれか1つに記載のトランスインピーダンスアンプにおいて、前記カスコード接続回路は、前記ソース接地トランジスタに代わるエミッタ接地トランジスタと、ゲート接地トランジスタに代わるベース接地トランジスタとを有し、前記第1のインダクタは、前記エミッタ接地トランジスタのコレクタ端子と前記ベース接地トランジスタのエミッタ端子との間に接続されていることを特徴とするトランスインピーダンスアンプ。このようなトランスインピーダンスアンプTIAの周波数特性に大きな影響を及ぼす、寄生容量による帯域制限を改善する従来の手段として、ソース接地回路の入力容量を低減する方法が提案されている例えば、特許文献1など参照。図16は、カスコード接続回路を用いた従来のトランスインピーダンスアンプの構成を示す回路図である。図16に示す従来の構成では、トランスインピーダンスアンプTIAにおいて、ソース接地回路として、ソース接地回路にゲート接地回路を組み合わせたカスコード接続回路51Aを用いる。具体的には、カスコード接続回路において、トランジスタM1のゲート端子に、フォトディテクタPDからの電流信号Iinが入力されており、トランジスタM1のソース端子が電源電位VSSと接続されている。また、トランジスタM2のゲート端子には、電位Vbiasが印加されており、ドレイン端子が負荷抵抗RLを介して電源電位VDDと接続されている。また、トランジスタM2のソース端子は、トランジスタM1のドレイン端子と接続されており、トランジスタM2のドレイン端子には、トランジスタM4のゲート端子が接続されている。このカスコード接続回路により、ソース接地回路の負荷抵抗が小さく見えるため、前述のミラー容量を低減でき帯域制限を改善できるため広帯域化が可能である。しかしながら、この構成では入力時定数を低減することによる帯域改善のみなので、十分広い帯域改善が困難であった。さらに、帯域を改善する従来の手段として、インダクタを負荷抵抗に挿入するインダクティブピーキングが提案されている例えば、非特許文献1など参照。図17は、インダクティブピーキングを用いた従来のトランスインピーダンスアンプの構成を示す回路図である。具体的には、前述した図16のカスコード接続回路51Aのうち、負荷抵抗RLにピーキングインダクタLを直列に接続したものである。これにより、高周波での負荷抵抗を補うとともに、寄生容量による帯域劣化を補うことにより帯域改善が可能である。しかしながら、負荷にインダクタを挿入するインダクティブピーキングでは、高周波でインダクタンス値に応じた高いインピーダンスが得られる一方で、ピーキングは周波数に対してピーキーなため過剰ピーキングになってしまう場合がある。また、負荷にインダクタを直列接続したインダクティブピーキング回路の負荷抵抗は、次の式5のように表される。したがって、インダクタ付与による位相回転が大きいため、群遅延特性に大きな影響を及ぼすものとなり、結果として波形特性を劣化させるという問題がある。このように、従来のトランスインピーダンスアンプTIAにおける、トランジスタならびに抵抗素子からなる技術、あるいはインダクティブピーキングを用いた技術では、さらなる広帯域化と群遅延平坦特性の両立が困難という問題があった。本発明はこのような課題を解決するためのものであり、利得周波数特性の広帯域化と群遅延平坦特性とを両立させることができるトランスインピーダンスアンプを提供することを目的としている。このような目的を達成するために、本発明にかかるトランスインピーダンスアンプは、入力された光電流信号を増幅するカスコード接続回路と、このカスコード接続回路の増幅出力を電圧信号に変換して出力するソースフォロワ回路と、これらカスコード接続回路とソースフォロワ回路との間に接続された帰還抵抗とを備えるトランスインピーダンスアンプであって、カスコード接続回路に、ソース接地トランジスタ、ゲート接地トランジスタ、および負荷抵抗と、ソース接地トランジスタのドレイン端子とゲート接地トランジスタのソース端子間に接続された第1のインダクタとを設けたものである。この際、負荷抵抗として、抵抗素子と第2のインダクタの直列接続を用いてもよい。また、負荷抵抗として、抵抗素子と第2のインダクタの直列接続を用い、第2のインダクタと第1のインダクタとを誘導結合させるようにしてもよい。また、ソース接地トランジスタについて、ゲート端子に光電流信号を入力し、ソース端子を電源電位VSSに接続し、ゲート接地トランジスタについて、ゲート端子にバイアス電位を印加し、ドレイン端子を負荷抵抗を介して電源電位VDDに接続してもよい。また、カスコード接続回路に、ソース接地トランジスタに代わるエミッタ接地トランジスタと、ゲート接地トランジスタに代わるベース接地トランジスタとを設け、第1のインダクタを、エミッタ接地トランジスタのコレクタ端子とベース接地トランジスタのエミッタ端子との間に接続してもよい。本発明によれば、光信号に対応した光電電流を電圧信号に変換増幅するトランスインピーダンスアンプにおいて、利得周波数特性の広帯域化と群遅延平坦化を両立させることができ、結果として、高速動作を実現することが可能となる。特に、従来回路では利得ピーキングによる広帯域化と、群遅延特性は相反する特性であったが、本発明により群遅延特性を劣化することなく利得周波数特性の帯域が改善できるという効果が得られる。群遅延特性は、波形品質を決める重要なパラメータであるため、伝送特性品質を劣化させることなく高速動作を得るためには、極めて有効である。[発明の原理]まず、本発明の原理について説明する。図7は、一般的なトランスインピーダンスアンプの構成を示す回路図である。このトランスインピーダンスアンプTIAは、光伝送方式の光/電気変換を行う光受信回路において、信号等化を行う増幅回路である。光受信回路において、受光した光信号は、フォトディテクタにより電流信号Iinに変換されてトランスインピーダンスアンプTIAへ入力される。トランスインピーダンスアンプTIAは、入力された電流信号Iinを電圧信号Voutにインピーダンス変換して出力する。図7において、トランスインピーダンスアンプTIAの入出力端子間には、帰還抵抗RFが接続されている。電流信号Iinは、トランスインピーダンスアンプTIAで増幅されて電圧信号Voutに変換されて出力される。トランスインピーダンスアンプTIAの入力端子には、フォトディテクタPD等に起因する入力寄生容量Cinが存在している。トランスインピーダンスアンプTIAの帯域は、前述した通り、主に入力の時定数で制限される。トランスインピーダンスアンプTIAのインピーダンス変換利得Ztが1/√2になる3dB帯域f3dBは、次の式6で表せる。ここで、Aoは、トランスインピーダンスアンプのオープンループ利得である。この式6より、トランスインピーダンスアンプTIAのオープンループ利得Aoを大きくすると、3dBダウンの周波数帯域f3dBも大きくできることがわかる。また、オープンループ利得Aoは、トランジスタのトランスコンダクタンスgmと、負荷ZLにより、簡易的には、次の7のように表される。[ソース接地回路の帯域制限]次に、従来用いられるソース接地回路の帯域制限について以下に述べる。図8Aは、負荷抵抗を有するソース接地回路を示す回路図である。図8Bは、負荷抵抗を有するソース接地回路の小信号等価回路図である。図8Aに示すように、このソース接地回路において、トランジスタM1のゲート端子には、電流信号Iinが入力されており、ソース端子が接地電位に接続されている。また、トランジスタM1のドレイン端子が、負荷抵抗RLを介して電源電位VDDに接続されており、トランジスタM1のドレイン端子から電圧信号Voutが得られる。図8Bにおいて、CgsはトランジスタM1のゲート-ソース間容量、Cgdはゲート-ドレイン容量、gmはトランスコンダクタンス、roは出力抵抗である。ソース接地回路のオープンループ利得Aoは、入力信号をvi、出力信号をvoとして、次の式8のように表される。ここで、このソース接地回路に関する帯域制限要因である入力容量1/ωiは、次の式9となる。なお、Roeffは、実効的な出力抵抗であり、一般にro<<RLなので、式9となる。この式9からわかるように、一般的なソース接地回路では、ソース接地トランジスタの入力容量により帯域が制限されるため、広帯域化が課題となる。[カスコード接続回路の広帯域化]次に、従来用いられるソース接地回路とゲート接地回路を組み合わせたカスコード接続回路の帯域制限について以下に述べる。図9Aは、負荷抵抗を有するカスコード接続回路を示す回路図である。図9Bは、負荷抵抗を有するカスコード接続回路の小信号等価回路図である。図9Aに示すように、このカスコード接続回路では、図8Aのソース接地回路のうち、トランジスタM1のドレイン端子と負荷抵抗RLとの間に、ゲート端子に電位Vbiasが印加されたトランジスタM2からなるゲート接地回路が追加されている。また、図9Bにおいて、Cgs1はソース接地トランジスタのゲート-ソース間容量、Cgd1はソース接地トランジスタのゲート-ドレイン容量、gm1はソース接地トランジスタのトランスコンダクタンス、ro1はソース接地トランジスタの出力抵抗である。さらに、Cgs2はゲート接地トランジスタのゲート-ソース間容量、Cgd2はゲート接地トランジスタのゲート-ドレイン容量、gm2はゲート接地トランジスタのトランスコンダクタンス、ro2はゲート接地トランジスタの出力抵抗である。このカスコード接続回路に関する帯域制限要因である入力容量1/ωiは、次の10のように表される。この式10からわかるように、カスコード接続回路では、ソース接地回路から見た実効的な負荷抵抗が1/gm2と小さいため、ミラー効果による入力容量を低く抑えられるため広帯域化が可能となる。[インダクティブピーキングを用いた帯域制限]次に、カスコード接続回路の負荷にインダクティブピーキングを用いた場合の帯域制限について以下に述べる。図10Aは、負荷抵抗とピーキングインダクタを有するカスコード接続回路を示す回路図である。図10Bは、負荷抵抗とピーキングインダクタを有するカスコード接続回路の小信号等価回路図である。図10Aに示すように、このカスコード接続回路では、図9Aのソース接地回路のうち、負荷抵抗RLにピーキングインダクタLが直列に追加されている。このカスコード接続回路に関する帯域制限要因である入力容量1/ωiは、次の11のように表される。また、実効的な出力抵抗Roeffは、次の式12となる。ここで、rr=1/gm2ro1である。また、実効的負荷抵抗RLeffは、次の式13となる。さらに、一般には、RL<<rrであることから、実効的負荷抵抗RLeffは、次の式14と表される。周波数が高くなるとインダクタLにより、高周波でインピーダンスが高くなるため、入力時定数による帯域劣化を補い広帯域化が可能になる。しかしながら、上式に示すとおり実効的負荷抵抗RLeffの複素項は、ωLのため帯域補償は可能であるが、周波数に対する位相変化が大きいという問題があった。[本発明にかかるカスコード接続回路の帯域制限]本発明にかかる、インダクティブピーキングを具備するカスコード接続回路の帯域制限について以下に述べる。図11Aは、負荷抵抗とピーキングインダクタを有するカスコード接続回路を示す回路図である。図11Bは、負荷抵抗とピーキングインダクタを有するカスコード接続回路の小信号等価回路図である。図11Aにおいて、このカスコード接続回路では、図9Aのソース接地回路のうち、ソース接地トランジスタM1とゲート接地トランジスタM2との間に、ピーキングインダクタL1が直列に追加されている。このカスコード接続回路に関する帯域制限要因である入力容量1/ωiは、次の15のように表される。また、実効的な出力抵抗Roeffは、次の式16となる。ここで、一般には、RL<<rrであることから、前述した図10Aに示す負荷インダクタンスL1を用いたカスコード接続回路に比べ、実効的出力抵抗Roeffが小さい値になることが分かる。すなわち、ミラー効果による入力容量が小さいので、より広帯域化が可能である。一方、実効的負荷抵抗RLeffは、次の式17と表される。一般には、RL<<rrなので、インダクティブピーキングの効果を低く抑えることができる。[実効的出力抵抗および負荷抵抗の比較]図12は、実効的出力抵抗および負荷抵抗の比較例である。ここでは、従来のソース接地回路、従来のカスコード接続回路、従来のインダクティブピーキング回路、ならびに本発明にかかるカスコード接続回路について、実効的な出力抵抗Roeffおよび実効的負荷抵抗RLeffを比較して示した。図13Aは、従来のインダクティブピーキング回路カスコード接続回路の利得周波数特性図であり、利得周波数特性31は回路全体、利得周波数特性31Rは実数部、利得周波数特性31Iは虚数部を示している。図13Aに示した従来構成のピーキング回路では、実数部の広帯域側での落ち込みを、虚数部インダクタンスωLによる高周波での利得補償により帯域を改善している。図13Bは、本発明による回路の利得周波数特性図であり、利得周波数特性32は回路全体、利得周波数特性32Rは実数部、利得周波数特性32Iは虚数部を示している。本発明による回路では、第1のインダクタL1を用いることによりミラー容量の低減による入力容量の低減と、出力負荷抵抗の周波数補償の二つの効果により帯域の改善が可能である。特に、従来のインダクティブピーキング回路に比べ、図12の実効的負荷抵抗RLeffの比較からわかるように分子の複素項はωL1RL/rrが得られている。また、一般には、RL<<rrなので、ωL1RL/rr<ωLと、従来技術に比べ低くできる。このため、例えば図13Aおよび図13Bのうち同一周波数fより高周波側の領域に示されているように、周波数に対する位相変化を低く抑えられ高周波に至るまで一定の特性が得られる。したがって、本発明によれば周波数応答に対して、利得帯域内で高周波まで平坦な群遅延特性が得られる。[誘導結合性インダクタによる広帯域化]次に、誘導結合性を有するインダクタを用いたトランスインピーダンスアンプにおける広帯域化について以下に述べる。本発明において、負荷抵抗にピーキングインダクタL2を加えるとともに、第1のインダクタL1との誘導結合を構成することにより、さらに高い帯域改善効果が得られる。インダクタは巻線から形成されているため、巻線に流れる電流が変化すると、巻線を貫く磁束が変化し、その磁束によって磁束の変化を打ち消す方向に誘導起電力が発生する。Lを自己インダクタンス、Iをインダクタに流れる電流とすると、誘導起電力eの大きさは次の式18のようになる。磁気的に結合された2つの巻線の一方の電流I1を変化させると、もう一方の巻線に誘導起電力が生じる。その大きさe2は、次の式19のようになる。また、相互インダクタンスMは、次の式20で表される。ここで、kは結合係数、L1は第1のインダクタL1の自己インダクタンス、L2は第2のインダクタL2の自己インダクタンスである。上記誘導結合性インダクタを用いることにより、下記に示すようにトランスインピーダンスアンプの周波数特性を改善できる。誘導結合インダクタを用いた場合、実効的な負荷抵抗は概略、次の式21のようになる。上式で示すように負荷インダクタンスLLにkMが加算されるため高周波で、実効的な負荷抵抗RLeffは大きくなる。したがって、高周波でトランスインピーダンスアンプの開ループ利得が大きくでき、入力インピーダンスを低減できるため、トランスインピーダンスアンプの帯域向上効果が得られる。すなわち、誘導電流が流れてそれぞれのインダクタL1,L2の動作電流を補助する役割を果たし、それぞれのインダクタL1,L2が独立している従来のインダクティブピーキングよりも高い帯域改善の効果を得ることができる。さらに、結合のあるインダクタは従来のインダクタ1個分の面積内に複数のインダクタを構成することができるため、面積が増加することなく効果を上げることができる。これにより、低コストで高速動作可能なトランスインピーダンスアンプを実現することができる。[第1の実施の形態]次に、図1を参照して、第1の実施の形態にかかるトランスインピーダンスアンプ10について説明する。図1は、第1の実施の形態にかかるトランスインピーダンスアンプの構成を示す回路図である。このトランスインピーダンスアンプ10は、入力された光電流信号Iinを増幅するカスコード接続回路11と、このカスコード接続回路11の増幅出力を電圧信号Voutに変換して出力するソースフォロワ回路12と、これらカスコード接続回路11とソースフォロワ回路12との間に接続された帰還抵抗RFとを備えている。本実施の形態では、カスコード接続回路11を、ソース接地トランジスタM1、ゲート接地トランジスタM2、および負荷抵抗RLから構成し、ソース接地トランジスタM1のドレイン端子とゲート接地トランジスタM2のソース端子間に、第1のインダクタL1を接続したものである。より具体的には、カスコード接続回路11において、ソース接地トランジスタM1は、ゲート端子に光電流信号が入力され、ソース端子が電源電位VSSVSS<VDDに接続されている。また、ゲート接地トランジスタM2は、ゲート端子に一定のバイアス電位VbiasVSS<Vbias<VDDが印加されており、ドレイン端子が負荷抵抗を介して電源電位VDDに接続されている。また、ソースフォロワ回路12において、トランジスタM4のゲート端子がソース接地トランジスタM1のドレイン端子と接続されており、ドレイン端子が電源電位VDDと接続されている。また、トランジスタM3のソース端子は電源電位VSSと接続されており、ゲート端子に固定電位VcsVSS<Vcs<VDDが印加されている。また、トランジスタM3のドレイン端子は、トランジスタM4のソース端子と接続されており、この接続ノードは、帰還抵抗RFを介してソース接地トランジスタM1のゲート端子と接続されており、ここから電圧信号Voutが得られる。図2は、トランスインピーダンス利得の周波数特性図である。図3は、トランスインピーダンス利得の群遅延特性図である。これら図2および図3のうち、特性20は図1に示した本発明による回路を用いたシミュレーション結果、特性21は図9Aに示す従来のピーキング無し回路を用いたシミュレーション結果、特性22は図9Aに示す従来のピーキング回路を用いたシミュレーション結果を示している。図2および図3によれば、ピーキング無しの回路に比べて、従来のピーキング回路では利得周波数特性において、高周波で利得ピークを持ち帯域が向上していることがわかる。しかしながら、利得周波数特性は利得ピークを持ち、さらに群遅延特性はピーキング無しの回路に比べ大きく群遅延が変動していることがわかる。すなわち、利得周波数特性は改善されるが、位相回転が大きく不安定動作になりやすいという問題点があった。これに対し、本発明によれば、図2および図3に示すように、利得周波数特性は従来のピーキング無し回路に対し改善しており、さらに群遅延特性も帯域内で平坦な安定した特性が得られていることが確認できる。すなわち、高周波まで安定に動作可能である。したがって、本発明によれば、利得周波数特性の広帯域化と群遅延平坦化とを両立させることができ、結果として、高速動作を実現することが可能となる。[第2の実施の形態]次に、図4を参照して、本発明の第2の実施の形態にかかるトランスインピーダンスアンプについて説明する。図4は、第2の実施の形態にかかるトランスインピーダンスアンプの構成を示す回路図である。第1の実施の形態と比較して、本実施の形態では、負荷抵抗RLに、第2のインダクタL2を直列接続したものである。本実施の形態によれば、第1の実施の形態に比べて、高周波で実効的な負荷抵抗RLeffを大きくできる。このため、高周波でトランスインピーダンスアンプの開ループ利得が大きくでき、入力インピーダンスを低減できるため、トランスインピーダンスアンプの帯域向上効果が得られる。また、本実施の形態によれば、従来の負荷抵抗のみのピーキングに比べ、負荷抵抗のインダクティブピーキング量を低く抑えられるので、より広帯域な特性と群遅延特性の平坦性の両立可能となる。[第3の実施の形態]次に、図5を参照して、本発明の第3の実施の形態にかかるトランスインピーダンスアンプについて説明する。図5は、第3の実施の形態にかかるトランスインピーダンスアンプの構成を示す回路図である。第2の実施の形態と比較して、本実施の形態では、第2のインダクタL2を、上記第1のインダクタL1との間で、誘導係数kで誘導結合させている。前述した式21のように、負荷インダクタンスLLに誘導性インダクタンスkMが加算されるため高周波で、実効的な負荷抵抗RLeffは大きくなる。したがって、本実施の形態によれば、高周波でトランスインピーダンスアンプの開ループ利得が大きくでき、入力インピーダンスを低減できるため、トランスインピーダンスアンプの帯域向上効果が得られる。また、本実施の形態によれば、結合のあるインダクタは、従来のインダクタ1個分の面積内に複数のインダクタを構成することができるため、面積増加なく効果を上げることができる。[第4の実施の形態]次に、図6を参照して、本発明の第4の実施の形態にかかるトランスインピーダンスアンプについて説明する。図6は、第4の実施の形態にかかるトランスインピーダンスアンプの構成を示す回路図である。第1の実施の形態と比較して、本実施の形態では、電界効果型トランジスタ以下、FETと称すに代えて、バイポーラトランジスタが用いられている。すなわち、トランスインピーダンスアンプ10は、負荷抵抗RLと、トランジスタバイポーラM1,M2からなるカスコード接続回路と、トランジスタバイポーラM3,M4からなるエミッタフォロワ回路コレクタ接地回路と、帰還抵抗RFとから構成されている。本実施の形態では、カスコード接続を構成するトランジスタM1のコレクタ端子と、トランジスタM2のエミッタ端子間にインダクタL1を接続したものである。このように、FETに代えてバイポーラトランジスタを用いた場合でも、前述と同様の作用効果が得られる。なお、本実施の形態では、第1の実施の形態に適用した場合を例として説明したが、第2の実施の形態や第3の実施の形態に対しても同様に適用でき、同様の作用効果が得られる。[実施の形態の拡張]以上、実施形態を参照して本発明を説明したが、本発明は上記実施形態に限定されるものではない。本発明の構成や詳細には、本発明のスコープ内で当業者が理解しうる様々な変更をすることができる。また、各実施形態については、矛盾しない範囲で任意に組み合わせて実施することができる。"