基板の上に形成されたバッファ層と、前記バッファ層の上に形成された遷移金属がドープされている高抵抗層と、前記高抵抗層の一部または高抵抗層上に形成された低抵抗となる不純物元素がドープされた低抵抗領域と、前記低抵抗領域を含む領域上に形成された電子走行層と、前記電子走行層の上に形成された電子供給層と、前記電子供給層の上に形成されたゲート電極、ソース電極及びドレイン電極を有することを特徴とする半導体装置。前記低抵抗領域は、前記高抵抗層の一部または高抵抗層上の一部に形成されており、前記低抵抗領域の上方には、前記ソース電極及び前記ドレイン電極が形成されており、前記低抵抗領域が形成されていない領域の上方には、前記ゲート電極が形成されていることを特徴とする請求項1に記載の半導体装置。前記高抵抗層は、GaNに前記遷移金属がドープされており、前記遷移金属は、Fe、Ti、V、Cr、Mn、Co、Ni、Cuのうちのいずれかであることを特徴とする請求項1または2に記載の半導体装置。前記低抵抗となる不純物元素は、Si、Ge、酸素のうちのいずれであることを特徴とする請求項1から3のいずれかに記載の半導体装置。前記高抵抗層における前記遷移金属の濃度よりも、前記低抵抗領域における前記低抵抗となる不純物元素の濃度が高いことを特徴とする請求項1から4のいずれかに記載の半導体装置。基板上にバッファ層を形成し、前記バッファ層上に、遷移金属がドープされた高抵抗層を形成する工程と、前記高抵抗層の一部または高抵抗層上に、低抵抗となる不純物元素がドープされている低抵抗領域を形成する工程と、前記低抵抗領域を含む領域上に電子走行層を形成し、前記電子走行層の上に電子供給層を形成する工程と、前記電子供給層の上に、ゲート電極、ソース電極及びドレイン電極を形成する工程と、を有することを特徴とする半導体装置の製造方法。前記低抵抗領域は、前記高抵抗層の一部に前記低抵抗となる不純物元素をドープすることにより形成されるものであって、前記低抵抗領域の上方には、前記ソース電極及び前記ドレイン電極が形成されており、前記低抵抗領域が形成されていない領域の上方には、前記ゲート電極が形成されていることを特徴とする請求項6に記載の半導体装置の製造方法。一方のエピタキシャル成長装置において、基板上にバッファ層を形成し、前記バッファ層上に、遷移金属がドープされた高抵抗層を形成する工程と、前記一方のエピタキシャル成長装置より、前記高抵抗層の形成された基板を取り出し、他方のエピタキシャル装置に設置する工程と、前記他方のエピタキシャル装置において、前記高抵抗層の上に、電子走行層、電子供給層を形成する工程と、前記電子供給層の上に、ゲート電極、ソース電極及びドレイン電極を形成する工程と、を有することを特徴とする半導体装置の製造方法。ところで、GaN等により形成されるHEMTは、半導体等の基板上にバッファ層を形成し、バッファ層の上にi-GaN等の電子走行層等をMOVPEMetalOrganicVaporPhaseEpitaxy等によりエピタキシャル成長させることにより形成される。具体的には、図1に示すように、基板910上に、バッファ層921、電子走行層923、スペーサ層924、電子供給層925、キャップ層926を形成し、キャップ層926上には、ゲート電極931、ソース電極932及びドレイン電極933が形成されている。しかしながら、図1に示す構造のHEMTでは、バッファ層921が低抵抗であるため、バッファ層921を介し電流が流れてしまい、リーク電流が増加するという問題点を有していた。このため、図2aに示すようにバッファ層921の上に高抵抗層922を形成した構造のHEMTが考えられている。具体的には、基板910上に、バッファ層921、高抵抗層922、電子走行層923、スペーサ層924、電子供給層925、キャップ層926を形成し、キャップ層926上には、ゲート電極931、ソース電極932及びドレイン電極933が形成されている。このように、図2aに示す構造のHEMTでは、GaNに鉄Fe等の遷移金属をドープすることにより高抵抗な高抵抗層922を形成することができ、絶縁性を高めることができる。しかしながら、このような高抵抗膜922を成膜した後のMOVPE装置の成長炉内には、ドープされるFe等の遷移金属を含むガスが残留しており、高抵抗膜922を形成した後に形成される電子走行層923にFe等の遷移金属が入り込んでしまう。具体的には、図2bにおいて、高抵抗膜922及び電子走行層923におけるFeの分布に示されるように、電子走行層923にFeが入り込み、Feの濃度が高い領域が形成される。電子走行層923は、i-GaN等により形成されるが、Fe等の遷移金属が電子走行層923に入り込むことにより、電子走行層923における電子の移動度が低下し、オン抵抗が高くなってしまう。尚、オン抵抗を低くするためには、電子走行層923の厚さを厚くする方法が考えられるが、電子走行層923の厚さを厚くした場合には、リーク電流が増加してしまう。よって、窒化物半導体により形成される半導体装置において、リーク電流が増加することなく、オン抵抗を低くすることのできる半導体装置が求められている。本実施の形態の一観点によれば、基板の上に形成されたバッファ層と、前記バッファ層の上に形成された遷移金属がドープされている高抵抗層と、前記高抵抗層の一部または高抵抗層上に形成された低抵抗となる不純物元素がドープされた低抵抗領域と、前記低抵抗領域を含む領域上に形成された電子走行層と、前記電子走行層の上に形成された電子供給層と、前記電子供給層の上に形成されたゲート電極、ソース電極及びドレイン電極を有することを特徴とする。また、本実施の形態の他の一観点によれば、基板上にバッファ層を形成し、前記バッファ層上に、遷移金属がドープされた高抵抗層を形成する工程と、前記高抵抗層の一部または高抵抗層上に、低抵抗となる不純物元素がドープされている低抵抗領域を形成する工程と、前記低抵抗領域を含む領域上に電子走行層を形成し、前記電子走行層の上に電子供給層を形成する工程と、前記電子供給層の上に、ゲート電極、ソース電極及びドレイン電極を形成する工程と、を有することを特徴とする。また、本実施の形態の他の一観点によれば、一方のエピタキシャル成長装置において、基板上にバッファ層を形成し、前記バッファ層上に、遷移金属がドープされた高抵抗層を形成する工程と、前記一方のエピタキシャル成長装置より、前記高抵抗層の形成された基板を取り出し、他方のエピタキシャル装置に設置する工程と、前記他方のエピタキシャル装置において、前記高抵抗層の上に、電子走行層、電子供給層を形成する工程と、前記電子供給層の上に、ゲート電極、ソース電極及びドレイン電極を形成する工程と、を有することを特徴とする。開示の半導体装置及び半導体装置の製造方法によれば、窒化物半導体により形成される半導体装置において、リーク電流が増加することなく、オン抵抗を低くすることができる。発明を実施するための形態について、以下に説明する。尚、同じ部材等については、同一の符号を付して説明を省略する。第1の実施の形態第1の実施の形態における半導体装置の製造方法について、図3及び図4に基づき説明する。本実施の形態における半導体装置の製造方法は、半導体層をエピタキシャル成長させるためのMOVPE装置の成長炉を2つ用いた製造方法である。最初に、ステップ102S102に示すように、一方のMOVPE装置の成長炉内に、SiC等により形成される基板10を設置する。尚、基板10は、本実施の形態では、SiC基板を用いているが、GaN等の半導体基板、サファイア等の絶縁体基板を用いてもよい。次に、ステップ104S104に示すように、一方のMOVPE装置の成長炉において、バッファ層21及び高抵抗層22を形成する。具体的には、図4aに示すように、基板10上にバッファ層21及び高抵抗層22をMOVPEにより形成する。尚、バッファ層21及び高抵抗層22等は、基板10が加熱されている状態で、減圧下において形成される。バッファ層21は、AlNを含む材料により形成されており、一方のMOVPE装置の成長炉内に、トリメチルアルミニウムTMAlガスとアンモニアNH3ガスを供給することにより形成する。尚、形成されるバッファ層21は、AlN核形成層とも呼ばれる。高抵抗層22は、厚さ200nmのGaN:Feにより形成されており、一方のMOVPE装置の成長炉内に、トリメチルガリウムTMGaガスとNH3ガス、不純物元素となるFeをドープするための塩化鉄FeCl2ガスを供給することにより形成する。塩化鉄ガスは、鉄と塩化水素ガスとを反応させることにより生成されるものであり、Feが所定の濃度ドープされるように塩化鉄ガスの供給量は制御されている。これにより、バッファ層21上に、Feが1×1018cm-3がドープされた高抵抗層22を形成することができる。尚、本実施の形態においては、高抵抗層22で所望の抵抗値を得るため、不純物元素となるFeは、1×1017cm-3以上の濃度でドープされている。また、高抵抗層22を形成するためにドープされる不純物元素としては、Feの他、Ti、V、Cr、Mn、Co、Ni、Cu等の遷移金属が挙げられる。次に、ステップ106S106に示すように、高抵抗層22の形成された基板10を一方のMOVPE装置の成長炉内より取り出し、他方のMOVPE装置の成長炉内に設置する。次に、ステップ108S108に示すように、他方のMOVPE装置の成長炉において、電子走行層23、スペーサ層24、電子供給層25及びキャップ層26を形成する。具体的には、図4bに示すように、高抵抗層22上に、電子走行層23、スペーサ層24及び電子供給層25、キャップ層26をMOVPEにより形成する。尚、電子走行層23、スペーサ層24、電子供給層25及びキャップ層26等は、基板10が加熱されている状態で、減圧下において形成される。電子走行層23は、厚さが約100nmのi-GaNにより形成されており、他方のMOVPE装置の成長炉内に、TMGaガスとNH3ガスを供給することにより形成する。スペーサ層24は、厚さが約3nmのi-Al0.25Ga0.75Nにより形成されており、他方のMOVPE装置の成長炉内に、TMAlガスとTMGaガスとNH3ガスを供給することにより形成する。電子供給層25は、厚さが約20nmのn-Al0.25Ga0.75Nにより形成されており、他方のMOVPE装置の成長炉内に、TMAlガスとTMGaガスとNH3ガスとSiをドープするためのシランSiH4ガスを供給することにより形成する。これにより、不純物元素となるSiの不純物濃度が、2×1018cm-3となる電子供給層25を形成することができる。キャップ層26は、厚さが約5nmのn-GaNにより形成されており、他方のMOVPE装置の成長炉内に、TMGaガスとNH3ガスと不純物元素となるSiをドープするためのSiH4ガスを供給することにより形成する。これにより、Siの不純物濃度が、2×1018cm-3となるキャップ層26を形成することができる。次に、ステップ110に示すように、キャップ層26上に電極を形成する。具体的には、図4cに示すように、キャップ層26上に、ゲート電極31、ソース電極32及びドレイン電極33を形成する。これらの電極の形成方法は、キャップ層26上にフォトレジストを塗布し、露光装置による露光、現像を行なうことにより、ゲート電極31、ソース電極32及びドレイン電極33が形成される領域に開口部を有する不図示のレジストパターンを形成する。この後、レジストパターンの形成されている面に、真空蒸着等により金属膜を成膜した後、有機溶剤等に浸漬させることにより、レジストパターンの上に形成された金属膜をレジストパターンとともに除去する。これにより、ゲート電極31、ソース電極32及びドレイン電極33を形成することができる。このように形成された本実施の形態における半導体装置を図5aに示し、Feの濃度分布を図5bに示す。本実施の形態では、高抵抗層22を形成した後、高抵抗層22を形成した一方のMOVPE装置の成長炉とは異なる他方のMOVPE装置の成長炉において、電子走行層23等を形成している。尚、他方のMOVPE装置の成長炉は、Fe等をドープした成膜は行なわれていないものが用いられる。よって、他方のMOVPE装置の成長炉内には、Feを含むガスが殆ど存在していないため、電子走行層23には殆どFe等が入り込むことはない。よって、リーク電流が増加することなく、オン抵抗を低くすることができる。このことをより詳細に、図6に基づき説明する。図6においては、6Aは本実施の形態における半導体装置であるHEMTにおける特性を示し、6Bは図1に示す高抵抗層が形成されていないHEMTにおける特性を示し、6Cは図2に示す高抵抗層が形成されているHEMTにおける特性を示す。図6aは、i-GaNにより形成される電子走行層の厚さとオン抵抗Ronとの関係を示すものである。電子走行層が薄い場合、6Aに示される本実施の形態における半導体装置であるHEMTは、6Cに示される高抵抗層が形成されているHEMTに比べて、オン抵抗を低くすることができ、6Bに示される高抵抗層が形成されていないHEMTに近づけることができる。また、図6bは、i-GaNにより形成される電子走行層の厚さとオフ電流Ioffとの関係を示すものである。尚、オフ電流はリーク電流ともいう。電子走行層が薄い場合、6Aに示される本実施の形態における半導体装置であるHEMTは、6Bに示される高抵抗層が形成されていないHEMTに比べて、リーク電流を低くすることができ、6Cに示される高抵抗層が形成されているHEMTと同程度となる。また、図6cは、i-GaNにより形成される電子走行層の厚さとしきい値電圧Vthとの関係を示すものである。電子走行層が薄い場合、6Aに示される本実施の形態における半導体装置であるHEMTは、6Bに示される高抵抗層が形成されていないHEMTに比べて、しきい値電圧を高くすることができ、6Cに示される高抵抗層が形成されているHEMTと同程度となる。尚、しきい値電圧が高くなると、ノーマリーオフが実現しやすくなるため、本実施の形態における半導体装置において、電子走行層23の厚さを薄くすることにより、ノーマリーオフにすることができる。尚、高抵抗膜22を形成した後の製造工程において、電子走行層23等を形成する際に加えられる熱等により、電子走行層23にFe等が拡散する場合がある。しかしながら、MOVPE装置の成長炉内に残留しているFeを含むガスに起因して電子走行層23内にFeが入り込む場合と比べると、この場合における電子走行層23におけるFe等の拡散の程度は低い。以上のように、本実施の形態における半導体装置であるHEMTは、図1に示す構造のHEMTと図2に示す構造のHEMTの良い点、即ち、電子走行層を薄く形成した場合において、オン抵抗が低く、リーク電流が低く、しきい値電圧が高いという特性を備えている。第2の実施の形態次に、第2の実施の形態における半導体装置の製造方法について、図7及び図8に基づき説明する。最初に、図7aに示すように、基板10上にバッファ層21及び高抵抗層22をMOVPEにより形成する。尚、バッファ層21及び高抵抗層22等は、基板10が加熱されている状態で、減圧下において形成される。また、基板10は、本実施の形態では、SiC基板を用いているが、GaN等の半導体基板、サファイア等の絶縁体基板を用いてもよい。バッファ層21は、AlNを含む材料により形成されており、MOVPE装置の成長炉内に、TMAlガスとNH3ガスを供給することにより形成する。高抵抗層22は、厚さ200nmのGaN:Feにより形成されており、MOVPE装置の成長炉内に、TMGaガスとNH3ガスと、不純物元素となるFeをドープするためのFeCl2ガスを供給することにより形成する。これにより、バッファ層21上に、不純物元素としてFeが1×1018cm-3がドープされた高抵抗層22が形成される。尚、本実施の形態では、高抵抗層22において、所望の抵抗値を得るため、不純物元素となるFeは、1×1017cm-3以上の濃度でドープされている。また、高抵抗層22を形成するためにドープされる不純物元素としては、Feの他、Ti、V、Cr、Mn、Co、Ni、Cu等の遷移金属が挙げられる。次に、図7bに示すように、高抵抗層22の表面にアライメントマーク111を形成する。具体的には、MOVPE装置より基板10を取り出した後、高抵抗層22の表面にフォトレジストを塗布し、露光装置による露光、現像を行なうことにより、アライメントマーク111が形成される領域に開口を有する不図示のレジストパターンを形成する。この後、Cl2系のガスを用いてドライエッチングを行なうことにより、レジストパターンの形成されていない領域の高抵抗層22の一部を除去し、アライメントマーク111を形成する。尚、アライメントマーク111を形成する際のドライエッチングの条件は、RFパワー200W、バイアスパワー30Wである。次に、図7cに示すように、高抵抗層22の所定の領域に、低抵抗領域122を形成する。具体的には、高抵抗層22の表面にフォトレジストを塗布し露光装置による露光、現像を行なうことにより、低抵抗領域122が形成され得る領域に開口部を有する不図示のレジストパターンを形成する。この後、レジストパターンの形成されていない領域に不純物元素としてSi等をイオン注入することにより、低抵抗領域122を形成する。この際、Siのイオン注入は、1×1013cm-2で行ない、低抵抗領域122におけるSiの濃度が、2×1018cm-3となるように形成する。よって、低抵抗領域122が形成される高抵抗層22の領域に、高抵抗層22における不純物元素であるFeの濃度よりも高い濃度のSiを低抵抗領域122に注入ドープすることにより、低抵抗領域122を形成する。低抵抗領域122は、後述するゲート電極が形成される領域の直下となる領域には形成されることはなく、ソース電極及びドレイン電極が形成される領域の直下となる領域に形成される。このため所定の領域に低抵抗領域122が形成されるように、アライメントマーク111により位置合せを行なって、上述したレジストパターンを形成する。尚、上記においては、低抵抗領域122を形成するために、注入される不純物元素として、Siを用いた場合について説明したが、Si以外にもゲルマニウムGe、酸素等を不純物元素として注入することにより、同様に低抵抗領域を形成することができる。次に、図8aに示すように、高抵抗層22及び高抵抗層22に形成された低抵抗領域122上に、電子走行層23、スペーサ層24、電子供給層25及びキャップ層26をMOVPEにより形成する。この際、第1の実施の形態と同様に、高抵抗層22を形成したMOVPE装置の成長炉とは異なるMOVPE装置の成長炉において、これらの層を形成することが好ましい。電子走行層23は、厚さが約100nmのi-GaNにより形成されており、MOVPE装置の成長炉内に、TMGaガスとNH3ガスを供給することにより形成する。スペーサ層24は、厚さが約3nmのi-Al0.25Ga0.75Nにより形成されており、MOVPE装置の成長炉内に、TMAlガスとTMGaガスとNH3ガスを供給することにより形成する。電子供給層25は、厚さが約20nmのn-Al0.25Ga0.75Nにより形成されており、MOVPE装置の成長炉内に、TMAlガスとTMGaガスとNH3ガスと不純物元素となるSiをドープするためのSiH4ガスを供給することにより形成する。これにより、Siの不純物濃度が、2×1018cm-3となる電子供給層25を形成することができる。キャップ層26は、厚さが約5nmのn-GaNにより形成されており、MOVPE装置の成長炉内に、TMGaガスとNH3ガスと不純物元素となるSiをドープするためのSiH4ガスを供給することにより形成する。これにより、Siの不純物濃度が、2×1018cm-3となるキャップ層26を形成することができる。次に、図8bに示すように、キャップ層26上に、ゲート電極31、ソース電極32及びドレイン電極33を形成する。これらの電極の形成方法は、キャップ層26上にフォトレジストを塗布し、露光装置による露光、現像を行なうことにより、ゲート電極31、ソース電極32及びドレイン電極33が形成される領域に開口部を有する不図示のレジストパターンを形成する。この際、低抵抗領域122の直上には、ゲート電極31が形成されることなく、ソース電極32及びドレイン電極33が形成されるようにアライメントマーク111aにより位置合せを行なって、レジストパターンを形成する。この後、レジストパターンの形成されている面に、真空蒸着等により金属膜を成膜し、有機溶剤等に浸漬させることにより、レジストパターンの上に形成された金属膜をレジストパターンとともに除去する。これにより、ゲート電極31、ソース電極32及びドレイン電極33を形成する。このようにして、低抵抗領域122の直上にソース電極32及びドレイン電極33を形成し、低抵抗領域122が形成されていない領域、即ち、高抵抗層22と接して電子走行層23が形成されている領域の直上にゲート電極31を形成する。また、高抵抗層22の表面に形成されたアライメントマーク111の上には、電子走行層23、スペーサ層24、電子供給層25及びキャップ層26が形成されている。しかしながら、これらの層においてもアライメントマーク111の形状は維持され、キャップ層26の表面においてアライメントマーク111aが形成される。以上により、本実施の形態における半導体装置であるHEMTを作製することができる。本実施の形態では、電子走行層23において2次元電子ガス2DEG:2dimensionalelectrongas23aが形成されるが、ソース電極32及びドレイン電極33の直下における2DEG23aの電子の分布を高くすることができる。よって、図9における電子走行層の厚さとオン抵抗Ronとの関係に示されるように、9Aに示される本実施の形態における半導体装置であるHEMTは、6Aから6Cに示されるHEMTよりもオン抵抗を低くすることができる。尚、リーク電流Ioff及びしきい値Vthについては、第1の実施の形態における半導体装置であるHEMTと略同じである。よって、本実施の形態における半導体装置であるHEMTは、電子走行層を薄く形成した場合において、オン抵抗が低く、リーク電流が低く、しきい値電圧が高いという特性を備えている。また、本実施の形態における半導体装置では、電子走行層23の厚さを薄くすることにより、ノーマリーオフにすることができる。尚、本実施の形態では、高抵抗層22に低抵抗領域122を形成した場合について説明したが、高抵抗層22に低抵抗領域122を形成してもよい。更に、本実施の形態における半導体装置において、ゲート電極をリセス構造にすることも可能である。具体的には、図10に示されるように、キャップ層26及び電子供給層25の一部をドライエッチング等により除去することにより開口部を形成し、この開口部にゲート電極131を形成する。このように、リセス構造のゲート電極131を形成することにより、ゲート電極131の直下における2DEG23aの電子の分布を減少させることができ、しきい値をプラスにすることができる。これにより、ノーマリーオフのHEMTをより一層容易に得ることができる。第3の実施の形態次に、第3の実施の形態における半導体装置の製造方法について、図11及び図12に基づき説明する。最初に、図11aに示すように、基板10上にバッファ層21及び高抵抗層22をMOVPEにより形成する。バッファ層21は、AlNを含む材料により形成されており、MOVPE装置の成長炉内に、TMAlガスとNH3ガスを供給することにより形成する。高抵抗層22は、厚さ200nmのGaN:Feにより形成されており、MOVPE装置の成長炉内に、TMGaガスとNH3ガスと、不純物元素となるFeをドープするためのFeCl2ガスを供給することにより形成する。これにより、バッファ層21上に、不純物元素としてFeが1×1018cm-3がドープされた高抵抗層22が形成される。次に、図11bに示すように、高抵抗層22上に、低抵抗層223を形成する。低抵抗層223は、厚さが約100nmのn-GaNにより形成されており、MOVPE装置の成長炉内に、TMGaガスとNH3ガスと不純物元素となるSiをドープするためのSiH4ガスを供給することにより形成する。これにより、Siの不純物濃度が、2×1018cm-3となる低抵抗層223を形成することができる。尚、低抵抗層223における不純物元素であるSiの濃度は、高抵抗層22における不純物元素であるFeの濃度よりも高くなるように形成されていることが好ましい。また、低抵抗層223にドープされる不純物元素としては、Si以外に、Ge、酸素等が挙げられる。また、本願において、低抵抗層223を低抵抗領域と記載する場合がある。次に、図11cに示すように、低抵抗層223上に、電子走行層23、スペーサ層24、電子供給層25及びキャップ層26をMOVPEにより形成する。電子走行層23は、厚さが約100nmのi-GaNにより形成されており、MOVPE装置の成長炉内に、TMGaガスとNH3ガスを供給することにより形成する。スペーサ層24は、厚さが約3nmのi-Al0.25Ga0.75Nにより形成されており、MOVPE装置の成長炉内に、TMAlガスとTMGaガスとNH3ガスを供給することにより形成する。電子供給層25は、厚さが約20nmのn-Al0.25Ga0.75Nにより形成されており、MOVPE装置の成長炉内に、TMAlガスとTMGaガスとNH3ガスと不純物元素となるSiをドープするためのSiH4ガスを供給することにより形成する。これにより、Siの不純物濃度が、2×1018cm-3となる電子供給層25を形成することができる。キャップ層26は、厚さが約5nmのn-GaNにより形成されており、MOVPE装置の成長炉内に、TMGaガスとNH3ガスと不純物元素となるSiをドープするためのSiH4ガスを供給することにより形成する。これにより、Siの不純物濃度が、2×1018cm-3となるキャップ層26を形成することができる。次に、図12に示すように、キャップ層26上に、ゲート電極31、ソース電極32及びドレイン電極33を形成する。これらの電極の形成方法は、キャップ層26上にフォトレジストを塗布し、露光装置による露光、現像を行なうことにより、ゲート電極31、ソース電極32及びドレイン電極33が形成される領域に開口部を有する不図示のレジストパターンを形成する。この後、レジストパターンの形成されている面に、真空蒸着等により金属膜を成膜した後、有機溶剤等に浸漬させることにより、レジストパターンの上に形成された金属膜をレジストパターンとともに除去する。これにより、ゲート電極31、ソース電極32及びドレイン電極33を形成することができる。以上により、本実施の形態における半導体装置であるHEMTを作製することができる。本実施の形態では、高抵抗層22の上に低抵抗層223が形成されているため、高抵抗層22によりFeが拡散等した場合においても、オン抵抗が高くなることを防ぐことができる。また、本実施の形態における半導体装置では、電子走行層23の厚さを薄くすることにより、ノーマリーオフにすることができる。更に、本実施の形態における半導体装置において、ゲート電極をリセス構造にすることも可能である。具体的には、図13に示されるように、キャップ層26及び電子供給層25の一部をドライエッチング等により除去することにより開口部を形成し、この開口部にゲート電極131を形成する。このように、リセス構造のゲート電極131を形成することにより、ゲート電極131の直下において2DEG23aの電子の分布を減少させることができ、しきい値をプラスにすることができる。これにより、ノーマリーオフのHEMTをより一層容易に得ることができる。第4の実施の形態次に、第4の実施の形態について説明する。本実施の形態は、半導体デバイス、電源装置及び高周波増幅器である。本実施の形態における半導体デバイスは、第1から第3の実施の形態における半導体装置をディスクリートパッケージしたものであり、このようにディスクリートパッケージされた半導体デバイスについて、図14に基づき説明する。尚、図14は、ディスクリートパッケージされた半導体装置の内部を模式的に示すものであり、電極の配置等については、第1から第3の実施の形態に示されているものとは、異なっている。最初に、第1から第3の実施の形態において製造された半導体装置をダイシング等により切断することにより、GaN系の半導体材料のHEMTの半導体チップ410を形成する。この半導体チップ410をリードフレーム420上に、ハンダ等のダイアタッチ剤430により固定する。次に、ゲート電極441をゲートリード421にボンディングワイヤ431により接続し、ソース電極442をソースリード422にボンディングワイヤ432により接続し、ドレイン電極443をドレインリード423にボンディングワイヤ433により接続する。尚、ボンディングワイヤ431、432、433はAl等の金属材料により形成されている。尚、本実施の形態におけるゲート電極441はゲート電極パッドであり、第1から第3の実施の形態におけるゲート電極31と接続されている。同様に、ソース電極442はソース電極パッドでありソース電極32と接続されており、ドレイン電極443はドレイン電極パッドでありドレイン電極33と接続されている。次に、トランスファーモールド法によりモールド樹脂440による樹脂封止を行なう。このようにして、GaN系の半導体材料を用いたHEMTのディスクリートパッケージされている半導体デバイスを作製することができる。また、本実施の形態における電源装置及び高周波増幅器は、第1から第3の実施の形態における半導体装置のいずれかを用いた電源装置及び高周波増幅器である。図15に基づき、本実施の形態における電源装置について説明する。本実施の形態における電源装置460は、高圧の一次側回路461、低圧の二次側回路462及び一次側回路461と二次側回路462との間に配設されるトランス463を備えている。一次側回路461は、交流電源464、いわゆるブリッジ整流回路465、複数のスイッチング素子図15に示す例では4つ466及び一つのスイッチング素子467等を備えている。二次側回路462は、複数のスイッチング素子図15に示す例では3つ468を備えている。図15に示す例では、第1から第3の実施の形態における半導体装置を一次側回路461のスイッチング素子466及び467として用いている。尚、一次側回路461のスイッチング素子466及び467は、ノーマリーオフの半導体装置であることが好ましい。また、二次側回路462において用いられているスイッチング素子468はシリコンにより形成される通常のMISFETmetalinsulatorsemiconductorfieldeffecttransistorを用いている。また、図16に基づき、本実施の形態における高周波増幅器について説明する。本実施の形態における高周波増幅器470は、例えば、携帯電話の基地局用パワーアンプに適用してもよい。この高周波増幅器470は、ディジタルプレディストーション回路471、ミキサー472、パワーアンプ473及び方向性結合器474を備えている。ディジタルプレディストーション回路471は、入力信号の非線形歪みを補償する。ミキサー472は、非線形歪みが補償された入力信号と交流信号とをミキシングする。パワーアンプ473は、交流信号とミキシングされた入力信号を増幅する。図16に示す例では、パワーアンプ473は、第1から第3の実施の形態における半導体装置を有している。方向性結合器474は、入力信号や出力信号のモニタリング等を行なう。図16に示す回路では、例えば、スイッチの切り替えにより、ミキサー472により出力信号を交流信号とミキシングしてディジタルプレディストーション回路471に送出することが可能である。以上、実施の形態について詳述したが、特定の実施形態に限定されるものではなく、特許請求の範囲に記載された範囲内において、種々の変形及び変更が可能である。上記の説明に関し、更に以下の付記を開示する。付記1基板の上に形成されたバッファ層と、前記バッファ層の上に形成された遷移金属がドープされている高抵抗層と、前記高抵抗層の一部または高抵抗層上に形成された低抵抗となる不純物元素がドープされた低抵抗領域と、前記低抵抗領域を含む領域上に形成された電子走行層と、前記電子走行層の上に形成された電子供給層と、前記電子供給層の上に形成されたゲート電極、ソース電極及びドレイン電極を有することを特徴とする半導体装置。付記2前記低抵抗領域は、前記高抵抗層の一部または高抵抗層上の一部に形成されており、前記低抵抗領域の上方には、前記ソース電極及び前記ドレイン電極が形成されており、前記低抵抗領域が形成されていない領域の上方には、前記ゲート電極が形成されていることを特徴とする付記1に記載の半導体装置。付記3前記ゲート電極は、前記電子供給層の一部を除去することにより形成されたリセスに形成されていることを特徴とする付記1または2に記載の半導体装置。付記4前記高抵抗層、前記低抵抗領域、前記電子走行層、前記電子供給層は、窒化物半導体により形成されていることを特徴とする付記1から3のいずれかに記載の半導体装置。付記5前記高抵抗層は、GaNに前記遷移金属がドープされており、前記遷移金属は、Fe、Ti、V、Cr、Mn、Co、Ni、Cuのうちのいずれかであることを特徴とする付記1から4のいずれかに記載の半導体装置。付記6前記低抵抗となる不純物元素は、Si、Ge、酸素のうちのいずれであることを特徴とする付記1から5のいずれかに記載の半導体装置。付記7前記高抵抗層における前記遷移金属の濃度よりも、前記低抵抗領域における前記低抵抗となる不純物元素の濃度が高いことを特徴とする付記1から6のいずれかに記載の半導体装置。付記8前記電子走行層は、GaNにより形成されていることを特徴とする付記1から7のいずれかに記載の半導体装置。付記9前記電子供給層は、n型AlGaNにより形成されていることを特徴とする付記1から8のいずれかに記載の半導体装置。付記10前記電子走行層と前記電子供給層との間にはスペーサ層が形成されており、前記スペーサ層は、AlGaNにより形成されていることを特徴とする付記1から9のいずれかに記載の半導体装置。付記11前記電子供給層上にはキャップ層が形成されており、前記キャップ層は、n型GaNにより形成されていることを特徴とする付記1から10のいずれかに記載の半導体装置。付記12バッファ層は、AlNを含む材料により形成されていることを特徴とする付記1から11のいずれかに記載の半導体装置。付記13付記1から12のいずれかに記載の半導体装置を有することを特徴とする電源装置。付記14付記1から12のいずれかに記載の半導体装置を有することを特徴とする増幅器。付記15基板上にバッファ層を形成し、前記バッファ層上に、遷移金属がドープされた高抵抗層を形成する工程と、前記高抵抗層の一部または高抵抗層上に、低抵抗となる不純物元素がドープされている低抵抗領域を形成する工程と、前記低抵抗領域を含む領域上に電子走行層を形成し、前記電子走行層の上に電子供給層を形成する工程と、前記電子供給層の上に、ゲート電極、ソース電極及びドレイン電極を形成する工程と、を有することを特徴とする半導体装置の製造方法。付記16前記低抵抗領域は、前記高抵抗層の一部に前記低抵抗となる不純物元素をドープすることにより形成されるものであって、前記低抵抗領域の上方には、前記ソース電極及び前記ドレイン電極が形成されており、前記低抵抗領域が形成されていない領域の上方には、前記ゲート電極が形成されていることを特徴とする付記15に記載の半導体装置の製造方法。付記17前記高抵抗層を形成した後、前記高抵抗層にはアライメントマークを形成する工程を有し、前記低抵抗領域は、前記アライメントマークを基準に、前記高抵抗層の表面に前記低抵抗領域が形成される領域に開口を有するレジストパターンを形成し、前記レジストパターンを形成した後、前記低抵抗となる不純物元素をドープすることにより形成し、前記ゲート電極、前記ソース電極及び前記ドレイン電極は、前記アライメントマークを基準に、前記電子供給層の上に、前記ゲート電極、前記ソース電極及び前記ドレイン電極が形成される領域に開口を有するレジストパターンを形成し、前記レジストパターンを形成した後、金属膜を形成し、リフトオフを行なうことにより形成することを特徴とする付記16に記載の半導体装置の製造方法。付記18前記低抵抗領域における低抵抗となる不純物元素の濃度は、前記遷移金属の濃度よりも高いことを特徴とする付記15から17のいずれかに記載の半導体装置の製造方法。付記19前記低抵抗となる不純物元素は、Si、Ge、酸素のうちのいずれであることを特徴とする付記15から18のいずれかに記載の半導体装置の製造方法。付記20一方のエピタキシャル成長装置において、基板上にバッファ層を形成し、前記バッファ層上に、遷移金属がドープされた高抵抗層を形成する工程と、前記一方のエピタキシャル成長装置より、前記高抵抗層の形成された基板を取り出し、他方のエピタキシャル装置に設置する工程と、前記他方のエピタキシャル装置において、前記高抵抗層の上に、電子走行層、電子供給層を形成する工程と、前記電子供給層の上に、ゲート電極、ソース電極及びドレイン電極を形成する工程と、を有することを特徴とする半導体装置の製造方法。