炭化珪素半導体装置であって、第1導電型を有する第1層と、前記第1層の一部が露出されるように前記第1層上に設けられ、前記第1導電型と異なる第2導電型を有する第2層とを含む炭化珪素基板を備え、前記炭化珪素基板は前記第2層を貫通して前記第1層に達する第1~第3不純物領域を有し、前記第1および第2不純物領域の各々は前記第1導電型を有し、前記第3不純物領域は前記第1および第2不純物領域の間に配置されかつ前記第2導電型を有し、前記炭化珪素半導体装置はさらに前記第1~第3不純物領域のそれぞれの上に設けられた第1~第3電極と、前記第1層の一部の上に設けられ、前記第1電極に電気的に接続されたショットキー電極とを備える、炭化珪素半導体装置。前記第1導電型はn型である、請求項1に記載の炭化珪素半導体装置。前記第1~第3電極の各々はオーミック電極である、請求項1または2に記載の炭化珪素半導体装置。前記炭化珪素基板は、前記第2層との間に前記第1層を挟みかつ前記第2導電型を有しかつ前記第1電極と電気的に接続された第3層を含む、請求項1~3のいずれか1項に記載の炭化珪素半導体装置。前記ショットキー電極は前記第1電極に接触している、請求項1~4のいずれか1項に記載の炭化珪素半導体装置。前記第1層は、前記第1~第3不純物領域、前記第1~第3電極、および前記ショットキー電極が設けられた第1領域と、前記第1領域から電気的に分離された第2領域とを有する、請求項1~5のいずれか1項に記載の炭化珪素半導体装置。炭化珪素半導体装置であって、第1導電型を有する第1層と、前記第1層の一部が露出されるように前記第1層上に設けられ、前記第1導電型と異なる第2導電型を有する第2層とを含む炭化珪素基板を備え、前記炭化珪素基板は第1~第5不純物領域を有し、前記第1、第2、第4および第5不純物領域の各々は前記第1導電型を有し前記第3不純物領域は前記第2導電型を有し、前記第1~第3不純物領域の各々は前記第2層を貫通して前記第1層に達しており前記第3不純物領域は前記第1および第2不純物領域の間に配置されており前記第4および第5不純物領域の各々は前記第2層上に設けられており、前記炭化珪素半導体装置はさらに前記第1~第5不純物領域のそれぞれの上に設けられた第1~第5電極を備え、前記第1および第5電極は互いに電気的に接続されており、前記第3および前記第4電極は互いに電気的に接続されており、前記炭化珪素半導体装置はさらに前記第2層上において前記第4および第5不純物領域の間を覆うゲート絶縁膜と、前記ゲート絶縁膜上に設けられた第6電極と、前記第1層の一部の上に設けられ、前記第4電極に電気的に接続されたショットキー電極とを備える、炭化珪素半導体装置。上記特許文献1に記載の技術によれば、スイッチング素子としての横型トランジスタのソースおよびドレインが半導体基板の表面側に設けられる一方で、整流素子としてのダイオードのショットキー電極が半導体基板の裏面側に設けられる。このため、ダイオードの裏面電極側をスイッチング素子に接続することが困難であった。よって、スイッチング素子のソースおよびドレイン間に還流ダイオードとしてダイオードが接続された構造を有する半導体装置を得ることも困難であった。この発明は、上記のような課題を解決するためになされたものであり、この発明の目的は、スイッチング素子のソースおよびドレイン間に還流ダイオードが接続された構造を有する炭化珪素半導体装置を一の炭化珪素基板を用いて提供することである。本発明の一の局面に従う炭化珪素半導体装置は、炭化珪素基板と、第1~第3電極と、ショットキー電極とを有する。炭化珪素基板は第1および第2層を含む。第1層は第1導電型を有する。第2層は、第1層の一部が露出されるように第1層上に設けられ、第1導電型と異なる第2導電型を有する。炭化珪素基板は、第2層を貫通して第1層に達する第1~第3不純物領域を有する。第1および第2不純物領域の各々は第1導電型を有する。第3不純物領域は、第1および第2不純物領域の間に配置され、かつ第2導電型を有する。第1~第3電極は、第1~第3不純物領域のそれぞれの上に設けられている。ショットキー電極は、第1層の一部の上に設けられ、第1電極に電気的に接続されている。この炭化珪素半導体装置によれば、第1層上にショットキー電極が設けられ、またこの第1層に達するように形成された第1不純物領域上に第1電極が設けられる。これによりショットキー電極と第1電極との位置関係が、両者が互いに電気的に接続されるのに適したものとなる。よってスイッチング素子のソースおよびドレイン間に還流ダイオードとしてダイオードが接続された構造を有する半導体装置を、一の炭化珪素基板を用いて得ることができる。好ましくは第1導電型はn型である。これによりキャリアの移動度を高くすることができる。好ましくは第1~第3電極の各々はオーミック電極である。これにより第1~第3電極の各々と炭化珪素基板とをオーミックに接続することができる。好ましくは、炭化珪素基板は、第2層との間に第1層を挟みかつ第2導電型を有しかつ第1電極と電気的に接続された第3層を含む。これにより第1層内の電界集中を緩和することができる。好ましくはショットキー電極は第1電極に接触している。これにより、特に配線構造を設けることなく、ショットキー電極と第1電極との間を電気的に接続することができる。好ましくは、第1層は、第1~第3不純物領域、第1~第3電極、およびショットキー電極が設けられた第1領域と、第1領域から電気的に分離された第2領域とを有する。これにより第1領域に形成された素子とは別個の素子を第2領域に形成することができる。本発明の他の局面に従う炭化珪素半導体装置は、炭化珪素基板と、第1~第6電極と、ゲート絶縁膜と、ショットキー電極とを有する。炭化珪素基板は第1および第2層を含む。第1層は第1導電型を有する。第2層は、第1層の一部が露出されるように第1層上に設けられ、第1導電型と異なる第2導電型を有する。炭化珪素基板は第1~第5不純物領域を有する。第1、第2、第4および第5不純物領域の各々は第1導電型を有し、第3不純物領域は第2導電型を有する。第1~第3不純物領域の各々は第2層を貫通して第1層に達している。第3不純物領域は、第1および第2不純物領域の間に配置されている。第4および第5不純物領域の各々は、第2層上に設けられている。第1~第5電極は第1~第5不純物領域のそれぞれの上に設けられている。第1および第5電極は互いに電気的に接続されており、第3および第4電極は互いに電気的に接続されている。ゲート絶縁膜は第2層上において第4および第5不純物領域の間を覆っている。第6電極はゲート絶縁膜上に設けられている。ショットキー電極は、第1層の上記一部の上に設けられており、第4電極に電気的に接続されている。この炭化珪素半導体装置によれば、第3および第4電極から構成される端子と第2電極から構成される端子との間の導通を第6電極の電位によってスイッチングすることができる。このスイッチング動作は、第1層と第3不純物領域とによるpn接合の空乏層を利用したチャネル制御と、第2層上の絶縁ゲートを利用したチャネル制御とが協調して行われることで、接合トランジスタの利点と、絶縁ゲートトランジスタの利点とを併せ持っている。具体的には、接合トランジスタと同様に、高速動作が可能でありまたオン抵抗が低い。また絶縁ゲートトランジスタと同様に、容易にノーマリオフ特性が得られる。またスイッチング素子のソースおよびドレイン間に還流ダイオードとしてダイオードが接続された構造を有する半導体装置を、一の炭化珪素基板を用いて得ることができる。上述したように本発明によれば、スイッチング素子のソースおよびドレイン間にダイオードが還流ダイオードとして接続された構造を有する半導体装置を、一の炭化珪素基板を用いて得ることができる。以下、本発明の実施の形態について図に基づいて説明する。実施の形態1図1に示すように、本実施の形態のパワーモジュール炭化珪素半導体装置51は、エピタキシャル基板30と、第1電極S1と、第2電極D1と、第3電極G1と、ショットキー電極SKと、層間絶縁膜I1とを有する。エピタキシャル基板30はSiCから作られており、単結晶基板31と、バッファ層32と、下部p層33第3層と、n層34第1層と、上部p層35第2層とを有する。バッファ層32は単結晶基板31上に設けられている。下部p層33はバッファ層32上に設けられている。n層34は下部p層33上に設けられている。上部p層35はn層34上に設けられている。よって厚さ方向において上部p層35と下部p層33とがn層34を挟んでいる。n層34はn型第1導電型を有する。上部p層35は、n層34の一部が露出されるようにn層34上に設けられている。上部p層35および下部p層33の各々はp型第1導電型と異なる第2導電型を有する。エピタキシャル基板30の上面一の面上には第1~第3不純物領域11~13が設けられている。第1~第3不純物領域11~13の各々は、厚さ方向図1の縦方向において、エピタキシャル基板30の上面から、上部p層35を貫通してn層34に達している。第1および第2不純物領域11、12の各々はn型を有する。第3不純物領域13は、第1および第2不純物領域11、12の間に配置され、かつp型を有する。第1~第3電極S1、D1、G1は、第1~第3不純物領域11~13のそれぞれの上に設けられている。第1~第3電極S1、D1、G1の各々はオーミック電極である。ショットキー電極SKは、n層34の一部の上に設けられている。ショットキー電極SKは第1電極S1に電気的に接続されている。パワーモジュール51の等価回路図2は、外部との接続のための1対の主端子NTおよびPTと制御端子GTとを有し、またその内部構造としてJFET部10およびダイオード部40を有する。具体的には、第3電極G1が制御端子GTに対応している。また第1電極S1とショットキー電極SKとが互いに電気的に接続されている部分が主端子NTに対応している。また第2電極D1が主端子PTに対応している。またショットキー電極SKがダイオード部40のアノードに対応しており、第2電極D1の近傍においてショットキー電極SKに接触しているn層34がダイオード部40のカソードに対応している。第1電極S1とショットキー電極SKとが電気的に接続されていることは、JFET部10のソースがダイオード部40のアノードと接続されていることに対応する。またn層34が第2電極D1の近傍においてショットキー電極SKに接触していることは、JFET部10のドレインがダイオード部40のカソードに接続されていることに対応する。つまりJFET部10に、ダイオード部40が還流ダイオードとして機能するように接続されている。層間絶縁膜I1は、エピタキシャル基板30の上面上に設けられており、第1~第3電極S1、D1、G1の各々が貫通するための開口部を有する。これにより第1電極S1および第2電極D1の各々は、層間絶縁膜I1の開口部内においてエピタキシャル基板30上に設けられている。層間絶縁膜I1は、上部p層35の、ショットキー電極SKに面する側面図1における左側面を被覆している。本実施の形態のパワーモジュール51によれば、ショットキー電極SKが設けられたn層34に達するように形成された第1不純物領域11上に、第1電極S1が設けられる。これによりショットキー電極SKと第1電極S1との位置関係が、両者が互いに電気的に接続されるのに適したものとなる。具体的には、ショットキー電極SKおよび第1電極S1が共にエピタキシャル基板30の上面上に配置されることにより、両者を互いに容易に電気的に接続することができる。よってJFET部10図2のソースおよびドレイン間に還流ダイオードとしてダイオードが接続された構造を有するパワーモジュールを得ることができる。またJFET部10およびダイオード部40図2が一のエピタキシャル基板30を用いて構成されるので、パワーモジュール51を一の半導体チップを用いて得ることができる。また第1~第3電極S1、D1、G1の各々はオーミック電極である。これにより第1~第3電極S1、D1、G1の各々とエピタキシャル基板30とをオーミックに接続することができる。また層間絶縁膜I1は、上部p層35の、ショットキー電極SKに面する側面を被覆している。これによりショットキー電極SKと上部p層35との間の接触を防止することができる。実施の形態2本実施の形態においては、特に、第1~第3電極S1、D1、G1、およびショットキー電極SKの平面レイアウトについて説明する。図3に示すように、主端子NT、主端子PT、および制御端子GTのそれぞれは、第1電極S1、第2電極D1、および第3電極G1に対応している。平面視図3において、ショットキー電極SKは第1電極S1に接触している。これにより、特に配線構造を設けることなくショットキー電極SKと第1電極S1とを電気的に接続することができる。なお、上記以外の構成については、上述した実施の形態1の構成とほぼ同じであるため、同一または対応する要素について同一の符号を付し、その説明を繰り返さない。実施の形態3図4および図5に示すように、本実施の形態のパワーモジュール炭化珪素半導体装置52はユニット素子51aおよび51bを有する。ユニット51aおよび51bの各々は、上述した実施の形態1図1または実施の形態2図3のパワーモジュール51とほぼ同様の構成を有する。ユニット51aおよび51bは、一のエピタキシャル基板30を共有している。エピタキシャル基板30の上面側には、ユニット51aおよび51bの各々を囲む溝部39が設けられている。溝部39は、上部p層35およびn層34を貫通している。これによりn層34は、溝部39によって互いに電気的に分離された領域R1第1領域および領域R2第2領域を有する。領域R1およびR2のそれぞれは、ユニット51aおよび51bを構成している。本実施の形態によれば、領域R1およびR2のそれぞれに、スイッチング素子および還流ダイオードの組を有するユニット51aおよび51bが設けられる。これにより、スイッチング素子および還流ダイオードの複数の組を有するパワーモジュールが得られる。なお本実施の形態においては2つのユニット51aおよび51bが設けられるが、ユニットの数は任意であり、たとえば6つであってもよい。また本実施の形態においては溝部39によって領域R1とR2とが電気的に分離されるが、図6のパワーモジュール炭化珪素半導体装置52vに示すように、領域R1とR2とが絶縁体部39vによって電気的に分離されてもよい。絶縁体部39vは、たとえば、溝に絶縁体を埋め込むことによって、またはエピタキシャル基板30中に、炭化珪素半導体の導電性を喪失させる不純物を注入することによって、形成され得る。実施の形態4図7に示すように、本実施の形態のパワーモジュール炭化珪素半導体装置53は、エピタキシャル基板炭化珪素基板30と、第1電極S1と、第2電極D1と、第3電極G1と、第4電極S2と、第5電極D2と、第6電極G2と、層間絶縁膜I1と、ゲート酸化膜I2ゲート絶縁膜と、ショットキー電極SKとを有する。エピタキシャル基板30はSiCから作られており、単結晶基板31と、バッファ層32と、n層第1層34と、上部p層第2層35と、下部p層第3層33とを有する。n層34はn型第1導電型を有する。下部p層33および上部p層35の各々はp型第1導電型と異なる第2導電型を有する。バッファ層32は単結晶基板31上に設けられている。下部p層33はバッファ層32上に設けられている。n層34は下部p層33上に設けられている。上部p層35は、n層34の一部が露出されるようにn層34上に設けられている。よって厚さ方向において上部p層35と下部p層33とがn層34を挟んでいる。エピタキシャル基板30は、第1不純物領域11、第2不純物領域12、第3不純物領域13、第4不純物領域21、および第5不純物領域22を有する。第1、第2、第4および第5不純物領域11、12、21、22の各々はn型を有し、第3不純物領域13はp型を有する。第1~第3不純物領域11~13の各々は上部p層35を貫通してn層34に達しており、第3不純物領域13は第1および第2不純物領域11、12の間に配置されている。第4および第5不純物領域21、22の各々は上部p層35上に設けられている。第1不純物領域11、第2不純物領域12、第3不純物領域13、第4不純物領域21、および第5不純物領域22の各々は、エピタキシャル基板30の上面一の面上に設けられている。第1~第5電極S1、D1、G1、S2、D2は、第1~第5不純物領域11、12、13、21、22のそれぞれの上に設けられている。第1および第5電極S1、D2は互いに電気的に接続されており、また第3および第4電極G1、S2は互いに電気的に接続されている。好ましくは第1~第5電極S1、D1、G1、S2、D2の各々はオーミック電極である。ゲート酸化膜I2は上部p層35上において第4および第5不純物領域21、22の間を覆っている。第6電極G2はゲート酸化膜I2上に設けられている。層間絶縁膜I1は、エピタキシャル基板30の上面上に設けられており、第1~第3電極S1、D1、G1の各々が貫通するための開口部を有する。これにより第1電極S1および第2電極D1の各々は、層間絶縁膜I1の開口部内においてエピタキシャル基板30上に設けられている。層間絶縁膜I1は、上部p層35の、ショットキー電極SKに面する側面図7における左側面を被覆している。好ましくはゲート酸化膜I2の材料と層間絶縁膜I1の材料とは同じである。より好ましくはゲート酸化膜I2の厚さと層間絶縁膜I1の厚さとは同じである。ショットキー電極SKは、n層34の上記一部の上に設けられている。ショットキー電極SKは第4電極S2に電気的に接続されている。パワーモジュール53の等価回路図8は、外部との接続のための1対の主端子NTおよびPTと制御端子GTとを有し、またその内部構造として、JFET部10と、MOSFET部20と、ダイオード部40とを有する。具体的には、第6電極G2が制御端子GTに対応している。また第4電極S2が主端子NTに対応している。また第2電極D1が主端子PTに対応している。またショットキー電極SKがダイオード部40のアノードに対応しており、第2電極D1の近傍においてショットキー電極SKに接触しているn層34がダイオード部40のカソードに対応している。JFET部10のソース、ドレイン、およびゲートのそれぞれには、第1電極S1、第2電極D1、および第3電極G1が対応している。またMOSFET部20のソース、ドレイン、およびゲートのそれぞれには、第4電極S2、第5電極D2、および第6電極G2が対応している。JFET部10およびMOSFET部20は全体として、ソース、ドレインおよびゲートを有する1つのスイッチング素子として機能するものである。具体的には、第6電極G2がゲートに対応している。また第3電極G1と第4電極S2とが互いに電気的に接続されている部分がソースに対応している。また第2電極D1がドレインに対応している。第1および第5電極S1、D2が互いに電気的に接続されていることは、JFET部10のソースとMOSFET部20のドレインとが電気的に接続されていることに対応する。また第3および第4電極G1、S2が互いに電気的に接続されていることは、JFET部10のゲートとMOSFET部20のソースとが電気的に接続されていることに対応する。つまり、互いにカスコード接続されたJFET部10およびMOSFET部20が、主端子NTおよびPTと制御端子GTとの3端子を有する素子を構成している。この構成によりパワーモジュール53は、制御端子GTへの電圧印加によって主端子NTおよびPT間のスイッチングを行うことができる。具体的には、nチャネルの場合、制御端子GTの電位をしきい値以上の正電位とすることによって主端子NTおよびPT間をオン状態とすることができ、また、たとえば制御端子GTの電位をしきい値未満たとえば接地電位とすることによって主端子NTおよびPT間をオフ状態とすることができる。第4電極S2とショットキー電極SKとが電気的に接続されていることは、主端子NTがダイオード部40のアノードと接続されていることに対応する。またn層34が第2電極D1の近傍においてショットキー電極SKに接触していることは、主端子PTがダイオード部40のカソードに接続されていることに対応する。つまりJFET部10およびMOSFET部20を有するスイッチング素子に対して、ダイオード部40が還流ダイオードとして機能するように接続されている。次にパワーモジュール53の製造方法について説明する。図9に示すように、エピタキシャル基板30が形成される。具体的には、単結晶基板31上に、バッファ層32、下部p層33、n層34、および上部p層35がこの順にエピタキシャル成長によって形成される。エピタキシャル成長は、たとえばCVDChemicalVaporDeposition法によって行うことができる。図10に示すように、n層34上において上部p層35の一部が除去される。これによりエピタキシャル基板30の上面の一部において、n層34が露出される。図11に示すように、エピタキシャル基板30の上面のうち上部p層35が残存している部分の上において、不純物領域として、第1~第5不純物領域11、12、13、21、および22が形成される。不純物領域の形成は、たとえばイオン注入法によって行うことができる。図12に示すように、エピタキシャル基板30の上面上に、絶縁膜I0が形成される。絶縁膜I0の形成は、たとえば熱酸化法によって行うことができる。図13に示すように、上記の絶縁膜I0をパターニングすることによって、絶縁膜I0から、層間絶縁膜I1およびゲート酸化膜I2が形成される。パターニングは、たとえば、フォトリソグラフィ法を用いて行うことができる。図7に示すように、エピタキシャル基板30の上面上において電極が形成される。具体的には、オーミック電極として、第1~第5電極S1、D1、G1、S2、およびD2が形成される。またゲート酸化膜I2上に第6電極G2が形成される。またショットキー電極SKが形成される。第3電極G1と第4電極S2とショットキー電極SKとを互いに電気的に接続する配線構造が設けられる。また、第1電極S1および第5電極D2を互いに電気的に接続する配線構造が設けられる。以上によりパワーモジュール53が得られる。なお、上記以外の構成については、上述した実施の形態1~3のいずれかの構成とほぼ同じであるため、同一または対応する要素について同一の符号を付し、その説明を繰り返さない。本実施の形態のパワーモジュール53によれば、第3および第4電極G1、S2およびショットキー電極SKから構成される主端子NTと、第2電極D1から構成される主端子PTとの間の導通を、第6電極から構成される制御端子GTの電位によってスイッチングすることができる。このスイッチング動作は、n層34と第3不純物領域13とによるpn接合の空乏層を利用したチャネル制御と、上部p層35上における絶縁ゲートとしての第6電極G2を利用したチャネル制御とが協調して行われることで、接合トランジスタの利点と、絶縁ゲートトランジスタの利点とを併せ持っている。具体的には、接合トランジスタと同様に、高速動作が可能でありまたオン抵抗が低い。また絶縁ゲートトランジスタと同様に、容易にノーマリオフ特性が得られる。またスイッチング素子のソースおよびドレイン間に還流ダイオードとしてダイオードが接続された構造を有するパワーモジュールを、一のエピタキシャル基板30を用いて得ることができる。実施の形態5本実施の形態においては、第1~第6電極S1、D1、G1、S2、D2およびG2と、ショットキー電極SKとの平面レイアウトについて特に説明する。図14に示すように、主端子NT、PT、および制御端子GTのそれぞれは、第4電極S2、第2電極D1、および第6電極G2に対応している。平面視図14で、エピタキシャル基板30上において、第1電極S1と第5電極D2とが一体化されている。これにより、特に配線構造を設けることなく、第1電極S1と第5電極D2との間を電気的に接続することができる。またエピタキシャル基板30上において、第3電極G1と第4電極S2とが一体化されている。これにより、特に配線構造を設けることなく、第3電極G1と第4電極S2との間を電気的に接続することができる。また、ショットキー電極SKは第4電極S2に接触している。これにより、特に配線構造を設けることなくショットキー電極SKと第4電極S2とを電気的に接続することができる。なお、上記以外の構成については、上述した実施の形態4の構成とほぼ同じであるため、同一または対応する要素について同一の符号を付し、その説明を繰り返さない。実施の形態6図15に示すように、本実施の形態のパワーモジュール炭化珪素半導体装置54においては、エピタキシャル基板30は第6不純物領域14を有する。第6不純物領域14は、露出されたn層34を貫通して下部p層33に達しており、p型を有する。また第1電極S1は、第6不純物領域14に電気的に接続されており、本実施の形態においては第6不純物領域14に接している。この構成により、第1電極S1と、下部p層33とが、p型の第6不純物領域を介して電気的に接続されている。本実施の形態によれば、下部p層33が第1電極S1と同電位とされることで、n層34内の電界集中を緩和することができる。なお、上記以外の構成については、上述した実施の形態1~5の構成とほぼ同じであるため、同一または対応する要素について同一の符号を付し、その説明を繰り返さない。なお上記各実施の形態においては炭化珪素基板としてエピタキシャル基板が用いられているが、エピタキシャル基板以外の炭化珪素基板が用いられてもよい。また炭化珪素半導体装置に炭化珪素基板を支持するための部材がさらに設けられてもよく、この部材は炭化珪素以外の材料から作られていてもよい。また第1導電型は、移動度の観点でn型が望ましいが、p型が用いられてもよい。今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した実施の形態および実施例ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。