ブートストラップ回路の充電電流経路に設けられたセンス抵抗と、前記センス抵抗の両端間電圧と所定の閾値電圧とを比較して地絡保護信号を生成するコンパレータと、前記ブートストラップ回路の正規充電動作中には前記地絡保護信号を無効としておく論理ゲートと、を有することを特徴とする地絡保護回路。前記センス抵抗は、前記ブートストラップ回路の充電電流制限抵抗として兼用されることを特徴とする請求項1に記載の地絡保護回路。前記センス抵抗は、トランジスタのオン抵抗を利用して実現されることを特徴とする請求項1または請求項2に記載の地絡保護回路。入力信号に応じた出力信号を生成してスイッチに供給するドライバと、前記ドライバの駆動電圧を生成するブートストラップ回路と、請求項1~請求項3のいずれか一項に記載の地絡保護回路と、前記地絡保護信号に基づいて前記スイッチの駆動可否を制御するコントローラと、を有することを特徴とするスイッチ駆動装置。前記ブートストラップ回路は、アノードが電源電圧の印加端に接続されたダイオードと、前記ダイオードのカソードと前記スイッチの一端との間に接続されたキャパシタと、を有し、前記ダイオードと前記キャパシタとの接続ノードから前記ドライバの駆動電圧を出力することを特徴とする請求項4に記載のスイッチ駆動装置。前記スイッチを駆動してモータ電流を制御することを特徴とする請求項4または請求項5に記載のスイッチ駆動装置。前記スイッチを駆動して入力電圧から所望の出力電圧を生成することを特徴とする請求項4または請求項5に記載のスイッチ駆動装置。しかしながら、上記従来例のスイッチ駆動装置では、地絡保護回路を実現するために、駆動電流Iの流れる経路上にセンス抵抗Rsを挿入しなければならず、部品点数の増加や出力効率の低下を招くという問題があった。また、高電圧HV数百ボルトが印加されるスイッチ駆動装置例えば白物家電用モータドライバでは、センス抵抗Rsとして高価な高ワット対応素子を用いなければならないので、セットのコストアップを招くという問題があった。また、上記従来例のスイッチ駆動装置をモノリシックICで実現する場合には、センス抵抗Rsの両端間電圧を監視するコンパレータを高耐圧素子で形成しなければならず、チップ面積の増大、延いては、セットのコストアップを招くという問題があった。以上の理由から、コストや出力効率を優先するセット例えば白物家電に搭載されるスイッチ駆動装置では、地絡保護回路の導入が進んでいないというのが実情であった。本発明は、本願の発明者により見出された上記の問題点に鑑み、コストアップや出力効率の低下を招くことなく、適切な地絡保護を行うことが可能な地絡保護回路、及び、これを用いたスイッチ駆動装置を提供することを目的とする。上記目的を達成するために、本発明に係る地絡保護回路は、ブートストラップ回路の充電電流経路に設けられたセンス抵抗と、前記センス抵抗の両端間電圧と所定の閾値電圧とを比較して地絡保護信号を生成するコンパレータと、前記ブートストラップ回路の正規充電動作中には前記地絡保護信号を無効としておく論理ゲートと、を有する構成第1の構成とされている。なお、上記第1の構成から成る地絡保護回路において、前記センス抵抗は、前記ブートストラップ回路の充電電流制限抵抗として兼用される構成第2の構成にするとよい。また、上記第1または第2の構成から成る地絡保護回路において、前記センス抵抗は、トランジスタのオン抵抗を利用して実現される構成第3の構成にするとよい。また、本発明に係るスイッチ駆動装置は、入力信号に応じた出力信号を生成してスイッチに供給するドライバと、前記ドライバの駆動電圧を生成するブートストラップ回路と、上記第1~第2いずれかの構成から成る地絡保護回路と、前記地絡保護信号に基づいて前記スイッチの駆動可否を制御するコントローラと、を有する構成第4の構成とされている。なお、上記第4の構成から成るスイッチ駆動装置において、前記ブートストラップ回路は、アノードが電源電圧の印加端に接続されたダイオードと、前記ダイオードのカソードと前記スイッチの一端との間に接続されたキャパシタと、を有し、前記ダイオードと前記キャパシタとの接続ノードから前記ドライバの駆動電圧を出力する構成第5の構成にするとよい。また、上記第4または第5の構成から成るスイッチ駆動装置は、前記スイッチを駆動してモータ電流を制御する構成第6の構成にするとよい。また、上記第4または第5の構成から成るスイッチ駆動装置は、前記スイッチを駆動して入力電圧から所望の出力電圧を生成する構成第7の構成にするとよい。本発明によれば、コストアップや出力効率の低下を招くことなく、適切な地絡保護を行うことが可能な地絡保護回路、及び、これを用いたスイッチ駆動装置を提供することが可能となる。<第1実施形態>図1は、本発明に係るスイッチ駆動装置の第1実施形態を示すブロック図である。第1実施形態のスイッチ駆動装置1は、上側スイッチ駆動部10と、下側スイッチ駆動部20と、異常保護部30と、を有するモノリシック半導体集積回路装置である。スイッチ駆動装置1は、外部に接続されるNチャネル型MOS[MetalOxideSemiconductor]電界効果トランジスタN1及びN2のオン/オフ制御を行うことにより、負荷不図示の駆動電流Iを制御する。スイッチ駆動装置1は、装置外部との電気的な接続を確立するために外部端子T1~T10を有する。スイッチ駆動装置1の外部には、オン/オフ制御対象であるトランジスタN1及びN2のほかに、抵抗R1~R3、キャパシタC1及びC2、並びに、ダイオードD1が接続されている。スイッチ駆動装置1の外部において、トランジスタN1のドレインは、高電圧HV数百ボルトの印加端に接続されている。トランジスタN1のソース及びバックゲートは、外部端子T3スイッチ端子に接続されている。トランジスタN1のゲートは、外部端子T2上側ゲート端子に接続されている。トランジスタN2のドレインは、外部端子T3に接続されている。トランジスタN2のソース及びバックゲートは、抵抗R1を介して接地端に接続される一方、抵抗R2の第1端にも接続されている。抵抗R2の第2端は外部端子T10天絡検出端子に接続される一方、キャパシタC2を介して接地端にも接続されている。トランジスタN2のゲートは、外部端子T4下側ゲート端子に接続されている。キャパシタC1の第1端は、外部端子T1ブースト端子に接続されている。キャパシタC1の第2端は、外部端子T3に接続されている。ダイオードD1のアノードは、抵抗R3を介して電源電圧VCCの印加端に接続されている。ダイオードD1のカソードは、外部端子T1に接続されている。抵抗R3の第1端高電位端は、外部端子T7電流検出端子に接続されている。抵抗R3の第2端低電位端は、外部端子T6電流検出端子-に接続されている。上側スイッチ駆動部10は、ドライバ11と、RSフリップフロップ12と、減電圧保護回路VB監視用UVLO[UnderVoltageLockOut]回路13と、レベルシフタ14と、パルスジェネレータ15と、コントローラ16と、レベルシフタ17と、シュミットトリガ18と、抵抗19と、を有する。ドライバ11は、RSフリップフロップ12の出力信号に基づいて、外部端子T2に上側出力信号HOを出力する。なお、上側出力信号HOのハイレベルはブースト電圧VBとなり、ローレベルはスイッチ電圧VSとなる。RSフリップフロップ12は、レベルシフタ14からセット端Sに入力されるセット信号V1の立下りエッジをトリガとして出力信号をハイレベルにセットし、レベルシフタ14から第1リセット端Rに入力されるリセット信号V2の立下りエッジ若しくは、減電圧保護回路13から第2リセット端Rに入力される減電圧保護信号の立下りエッジをトリガとして出力信号をローレベルにリセットする。減電圧保護回路13は、ブースト電圧VBが所定の閾値電圧を下回ったときに、減電圧保護信号を正常時の論理レベル例えばハイレベルから異常時の論理レベル例えばローレベルに切り替える。なお、ドライバ11、RSフリップフロップ12、及び、減電圧保護回路13は、外部端子T1に印加されるブースト電圧VBと、外部端子T3に印加されるスイッチ電圧VSとの間で動作する高電位ブロック図1中の角丸四角枠を参照に属しており、その余の回路ブロックはいずれも低電位ブロックに属している。レベルシフタ14は、上記の低電位ブロックから高電位ブロックに信号をレベルシフトさせて伝達する回路ブロックであり、Nチャネル型DMOS[DoubleDiffusedMOS]電界効果トランジスタ141及び142と、抵抗143及び144と、を有する。トランジスタ141及び142のソース及びバックゲートは、いずれも接地端に接続されている。トランジスタ141のドレインは、RSフリップフロップ12のセット端Sに接続される一方、抵抗143を介して外部端子T1にも接続されている。トランジスタ142のドレインは、RSフリップフロップ12のリセット端Rに接続される一方、抵抗144を介して外部端子T1にも接続されている。トランジスタ141及び142のゲートはそれぞれパルスジェネレータ15に接続されている。なお、レベルシフタ14を形成するトランジスタ141及び142は、いずれも、低電位ブロックを形成するトランジスタよりも高耐圧例えば600V耐圧に設計されている。パルスジェネレータ15は、コントローラ16の出力信号に基づいてトランジスタ141及び142のゲート信号を生成する。より具体的に述べると、パルスジェネレータ15は、コントローラ16の出力信号の立上がりエッジをトリガとして、トランジスタ141のゲート信号を所定のオン期間だけハイレベルとし、コントローラ16の出力信号の立下がりエッジをトリガとして、トランジスタ142のゲート信号を所定のオン期間だけハイレベルとする。コントローラ16は、地絡保護回路36から入力されるマスク済み地絡保護信号S2、または、異常信号生成回路34から入力される異常信号S3に基づいて、レベルシフタ17の出力信号をパルスジェネレータ15に伝達するか否か延いてはトランジスタN1の駆動可否を制御する。レベルシフタ17は、シュミットトリガ18の出力信号をコントローラ16への入力に適した電圧レベルVCC-GNDにレベルシフトして出力する。シュミットトリガ18は、外部端子T8に入力される上側入力信号HINをレベルシフタ17に伝達する。なお、シュミットトリガ18の閾値電圧には、所定のヒステリシスが与えられている。このような構成とすることにより、ノイズに対する耐性を高めることが可能となる。抵抗19は、外部端子T8を接地端にプルダウンする。従って、外部端子T8がオープン状態である場合には、上側入力信号HINがローレベルトランジスタN1をオフするための論理レベルとなるので、トランジスタN1が意図せずにオンされることはない。下側スイッチ駆動部20は、ドライバ21と、コントローラ22と、遅延部23と、レベルシフタ24と、シュミットトリガ25と、抵抗26と、を有する。ドライバ21は、コントローラ22の出力信号に基づいて、外部端子T4に下側出力信号LOを出力する。なお、下側出力信号LOのハイレベルは電源電圧VCCとなり、ローレベルは接地電圧GNDとなる。コントローラ22は、異常信号生成回路34から入力される異常信号S3に基づいて、遅延部23の出力信号をドライバ21に伝達するか否か延いてはトランジスタN2の駆動可否を制御する。遅延部23は、レベルシフタ24の出力信号に所定の遅延上側スイッチ駆動部10のパルスジェネレータ15、レベルシフタ14、及び、RSフリップフロップ12で生じる回路遅延に相当を与えてコントローラ22に伝達する。レベルシフタ24は、シュミットトリガ25の出力信号をコントローラ22への入力に適した電圧レベルVCC-GNDにレベルシフトして出力する。シュミットトリガ25は、外部端子T9に入力される下側入力信号LINをレベルシフタ24に伝達する。なお、シュミットトリガ25の閾値電圧には、所定のヒステリシスが与えられている。このような構成とすることにより、ノイズに対する耐性を高めることが可能となる。抵抗26は、外部端子T9を接地端にプルダウンする。従って、外部端子T9がオープン状態である場合には、下側入力信号LINがローレベルトランジスタN2をオフするための論理レベルとなるので、トランジスタN2が意図せずにオンされることはない。異常保護部30は、温度保護回路TSD[ThermalShutDown]回路31と、減電圧保護回路VCC監視用UVLO回路32と、天絡保護回路33と、異常信号生成回路34と、Nチャネル型MOS電界効果トランジスタ35と、地絡保護回路36と、を有する。温度保護回路31は、スイッチ駆動装置1のジャンクション温度が所定の閾値温度を上回ったときに、温度保護信号を正常時の論理レベル例えばローレベルから異常時の論理レベル例えばハイレベルに切り替える。減電圧保護回路32は、電源電圧VCCが所定の閾値電圧を下回ったときに、減電圧保護信号を正常時の論理レベル例えばローレベルから異常時の論理レベル例えばハイレベルに切り替える。天絡保護回路33は、外部端子T10に入力される天絡検出電圧CIN抵抗R2とキャパシタC2によって平滑化されたスイッチ電圧VSに相当が所定の閾値電圧を上回ったときに、天絡保護信号を正常時の論理レベル例えばローレベルから異常時の論理レベル例えばハイレベルに切り替える。なお、天絡とは、外部端子T3が高電圧HVの印加端またはこれに準ずる高電位端にショートした状態を言う。異常信号生成回路34は、温度保護回路31から入力される温度保護信号、減電圧保護回路32から入力される減電圧保護信号、及び、天絡保護回路33から入力される天絡保護信号をそれぞれ監視し、いずれか一つでも異常が生じていた場合には、異常信号S3を正常時の論理レベル例えばローレベルから異常時の論理レベル例えばハイレベルに切り替える。トランジスタ35は、外部端子T5から外部異常信号を出力するためのオープンドレイン出力段を形成する。スイッチ駆動装置1に異常が生じていない場合には、トランジスタ35が異常信号生成回路34によってオフとされ、外部異常信号がハイレベルとされる。一方、スイッチ駆動装置1に何らかの異常が生じている場合には、トランジスタ35が異常信号生成回路34によってオンとされ、外部異常信号がローレベルとされる。地絡保護回路36は、コンパレータ361と、ANDゲート362と、を有し、抵抗R3の両端間電圧ΔVが所定の閾値電圧Vthよりも大きくなったときに、地絡保護信号S1を正常時の論理レベル例えばローレベルから異常時の論理レベル例えばハイレベルに切り替える。なお、地絡とは、外部端子T3が接地端またはこれに準ずる低電位端にショートした状態を言う。コンパレータ361の非反転入力端は、直流電圧源を介して外部端子T7に接続されている。コンパレータ361の反転入力端-は、外部端子T6に接続されている。ANDゲート362の第1入力端は、コンパレータ361の出力端に接続されている。ANDゲート362の第2入力端は、シュミットトリガ18の出力端に接続されている。ANDゲート362の出力端は、コントローラ16に接続されている。<ブートストラップ回路>上記構成から成るスイッチ駆動装置1は、ブースト電圧VBドライバ11などを含む高電位ブロックの駆動電圧を生成する手段としてブートストラップ回路を有する。このブートストラップ回路は、アノードが電源電圧VCCの印加端に接続されたダイオードD1と、ダイオードD1のカソードとトランジスタN1のソースとの間に接続されたキャパシタC1と、を有し、ダイオードD1とキャパシタC1との接続ノード外部端子T1からブースト電圧VBを出力する。トランジスタN1がオフとされてトランジスタN2がオンとされることにより、外部端子T3に現れるスイッチ電圧VSがローレベルGNDとされているときには、電源電圧VCCの印加端からダイオードD1、キャパシタC1、及び、トランジスタN2を介する経路で電流IBが流れるので、外部端子T1と外部端子T2との間に接続されたキャパシタC1が充電される。このとき、外部端子T1に現れるブースト電圧VBすなわち、キャパシタC1の充電電圧は、電源電圧VCCからダイオードD1の順方向降下電圧Vfを差し引いた電圧値=VCC-Vfとなる。一方、キャパシタC1が充電されている状態で、トランジスタN1がオンとされてトランジスタN2がオフとされることにより、スイッチ電圧VSがローレベルGNDからハイレベルHVに立ち上げられると、ブースト電圧VBは、スイッチ電圧VSのハイレベルHVよりもさらにキャパシタC1の充電電圧分VCC-Vfだけ高い電圧値=HVVCC-Vfまで引き上げられる。従って、このようなブースト電圧VBを高電位ブロックドライバ11、RSフリップフロップ12、及び、減電圧保護回路13やレベルシフタ14の駆動電圧として供給することにより、Nチャネル型MOS電界効果トランジスタN1のオン/オフ制御特にオン制御を行うことが可能となる。<上側スイッチ駆動動作>図2は、上側スイッチ駆動動作を説明するためのタイムチャートであり、上から順に、上側入力信号HIN、セット信号V1S、リセット信号V2R、及び、上側出力信号HOが描写されている。なお、図2では、説明を簡単とすべく、ブートストラップ動作に伴ってセット信号V1Sやリセット信号V2Rのハイレベル電位が変動する様子の描写を省略している。上側入力信号HINがローレベルからハイレベルに立ち上げられると、その立上がりエッジをトリガとしてトランジスタ141のゲート信号が所定のオン期間だけハイレベルとされる。トランジスタ141がオンとされてセット信号V1がハイレベルからローレベルに立ち下げられると、その立下りエッジをトリガとして上側出力信号HOがハイレベルにセットされる。一方、上側入力信号HINがハイレベルからローレベルに立ち下げられると、その立下がりエッジをトリガとしてトランジスタ142のゲート信号が所定のオン期間だけハイレベルとされる。トランジスタ142がオンとされてリセット信号V2がハイレベルからローレベルに立ち下げられると、その立下りエッジをトリガとして上側出力信号HOがローレベルにリセットされる。上記の動作により、上側スイッチ駆動部10では、上側入力信号HINと同一論理レベルの上側出力信号HOが生成されて、トランジスタN1のオン/オフ制御が行われる。なお、トランジスタ141及び142のオン期間を短縮することにより、レベルシフタ14の消費電力を抑えることが可能となる。<地絡保護動作>図3は、地絡保護動作を説明するためのタイムチャートであり、上から順に、上側入力信号HIN、電源電圧VCC、電流検出電圧VCCB、地絡保護信号S1、及び、マスク済み地絡保護信号S2が描写されている。外部端子T3に地絡が生じて大電流が流れるのは、トランジスタN1がオンしているとき、すなわち、上側入力信号HINがハイレベルトランジスタN1をオンするための論理レベルとされているときである。外部端子T3に地絡が生じていない場合、上側トランジスタN1がオンされている状態では、スイッチ電圧VSがハイレベルHVとなるので、ブートストラップ回路を形成するキャパシタC1への充電は行われず、ドライバ11などを含む高電位ブロックへの電流供給によるキャパシタC1の放電のみが行われる。すなわち、外部端子T3に地絡が生じていない場合、上側トランジスタN1がオンされている状態で、ブートストラップ回路の充電電流経路に設けられた抵抗R3に電流IBが流れることはなく、抵抗R3の両端間に電圧降下は生じない。一方、外部端子T3に地絡が生じている場合には、上側トランジスタN1がオンされている状態であっても、スイッチ電圧VSがローレベルGNDに引き下げられるので、電源電圧VCCの印加端から抵抗R3、ダイオードD1、及び、キャパシタC1を介する経路で電流IBが流れ、抵抗R3の両端間に電圧降下が発生する。そこで、地絡保護回路36は、コンパレータ361とANDゲート362を用いることにより、上側入力信号HINのハイレベル期間キャパシタC1の正規充電期間以外において抵抗R3の両端間に電圧降下が生じているか否かを監視することにより、外部端子T3に地絡が生じているか否かを検出する構成とされている。コンパレータ361は、抵抗R3の両端間電圧ΔV=VCC-VCCBと所定の閾値電圧Vthとを比較して地絡保護信号S1を生成する。なお、地絡保護信号S1は、抵抗R3に所定値よりも大きい電流IBが流れて、抵抗R3の両端間電圧ΔVが所定の閾値電圧Vthよりも大きくなったときに、ローレベル正常時の論理レベルからハイレベル異常時の論理レベルに切り替えられる。ANDゲート362は、地絡保護信号S1と上側入力信号HINとの論理積信号を生成し、これをマスク済み地絡保護信号S2としてコントローラ16に出力する。従って、上側入力信号HINのローレベル期間キャパシタC1の正規充電期間には、地絡保護信号S1の論理レベルに依ることなく、マスク済み地絡保護信号S2がローレベル正常時の論理レベルに維持される。一方、上側入力信号HINのハイレベル期間キャパシタC1の正規充電期間以外には、地絡保護信号S1がマスク済み地絡保護信号S2としてスルー出力される。このようなANDゲート362を用いることにより、上側入力信号HINのローレベル期間キャパシタC1の正規充電期間には、地絡保護信号S1を無効とすることができるので、上側入力信号INのハイレベル期間キャパシタC1の正規充電期間以外のみを電流IBの監視期間に設定することが可能となる。上記の地絡保護回路36によれば、抵抗R3として高価な高ワット対応素子を用いずに適切な地絡保護を実現することが可能となる。また、上記の地絡保護回路36であれば、負荷の駆動電流Iが流れる経路上にセンス抵抗を挿入する必要がないので、出力効率の低下を招かずに済む。また、上記の地絡保護回路36であれば、コンパレータ361やANDゲート362を高耐圧素子で形成する必要がないので、チップ面積の不必要な増大を招かずに済む。このように、上記の地絡保護回路36であれば、コストや出力効率を優先するセット例えば白物家電に搭載されるスイッチ駆動装置1にも好適に導入することができるので、セットの信頼性を大幅に向上することが可能となる。なお、抵抗R3は、地絡保護回路36のセンス抵抗としてだけでなく、ブートストラップ回路の充電電流制限抵抗として兼用される。このような構成とすることにより、不要な部品点数の増加を招くことなく、スイッチ駆動装置1に地絡保護回路36を導入することが可能となる。<第2実施形態>図4は、本発明に係るスイッチ駆動装置の第2実施形態を示すブロック図である。第2実施形態のスイッチ駆動装置1は、先出の第1実施形態とほぼ同様の構成であり、抵抗R3を内蔵した点に特徴を有している。このような構成とすることにより、外付けディスクリート部品を削減して、セットのコストダウンや小型化に貢献することができる。図5は、抵抗R3の一構成例を示す回路図である。本構成例に示すように、抵抗R3はPチャネル型MOS電界効果トランジスタのオン抵抗を利用して実現するとよい。このような構成とすることにより、スイッチ駆動装置1に内蔵された抵抗R3の抵抗値を十分に高めることができるので、抵抗R3が外付けされていた場合と同様、抵抗R3をセンス抵抗としてだけでなく、充電電流IBの制限抵抗として兼用することが可能となる。<スイッチ駆動装置の適用例>図6は、スイッチ駆動装置1の第1適用例を示す図である。図6に示すように、スイッチ駆動装置1は、トランジスタN1及びN2を駆動してモータ2例えば、白物家電用のコンプレッサモータやファンモータの駆動電流Imを制御するモータ駆動装置として適用することが可能である。なお、図6では、モータ2として三相交流モータが例示されているが、スイッチ駆動装置1の駆動対象はこれに限定されるものではなく、二相交流モータや直流モータなども駆動対象とすることが可能である。図7は、スイッチ駆動装置1の第2適用例を示す図である。図7に示すように、スイッチ駆動装置1は、トランジスタN1及びN2を相補的排他的に駆動して入力電圧Vinから所望の出力電圧Voutを生成する同期整流型のスイッチング電源装置として適用することも可能である。なお、上記の相補的排他的という文言は、トランジスタN1及びN2のオン/オフが完全に逆転している場合のほか、貫通電流防止の観点からトランジスタN1及びN2の同時オフ期間が設けられている場合も含む。図8は、スイッチ駆動装置1の第3適用例を示す図である。図8に示すように、スイッチ駆動装置1は、トランジスタN1を駆動して入力電圧Vinから所望の出力電圧Voutを生成する非同期整流型のスイッチング電源装置として適用することも可能である。<その他の変形例>なお、本発明の構成は、上記実施形態のほか、発明の主旨を逸脱しない範囲で種々の変更を加えることが可能である。すなわち、上記実施形態は、全ての点で例示であって、制限的なものではないと考えられるべきであり、本発明の技術的範囲は、上記実施形態の説明ではなく、特許請求の範囲によって示されるものであり、特許請求の範囲と均等の意味及び範囲内に属する全ての変更が含まれると理解されるべきである。