"配線層と、前記配線層と電気的に接続する電子部品と、前記配線層の上に設けられ、前記配線層と電気的に接続する第1電極と、前記第1電極の上に設けられた金属接合材と、前記配線層の下に設けられ、前記配線層から下方へ突出した第2電極と、前記電子部品、前記第1電極及び前記金属接合材を埋め込む絶縁部と、を有することを特徴とする電子部品内蔵基板。前記配線層の下に開口部が設けられた保護絶縁層を有し、前記第2電極は、前記保護絶縁層の開口部に形成され、前記保護絶縁層から外側に突出していることを特徴とする請求項1に記載の電子部品内蔵基板。前記第2電極と前記保護絶縁層との間に隙間が設けられていることを特徴とする請求項1又は2に記載の電子部品内蔵基板。配線層と、前記配線層と電気的に接続する電子部品と、前記配線層の上に設けられ、前記配線層と電気的に接続する第1電極と、前記第1電極の上に設けられた金属接合材と、前記配線層の下に設けられ、前記配線層から下方へ突出した第2電極と、前記電子部品、前記第1電極及び前記金属接合材を埋め込む絶縁部と、を備えた複数の電子部品内蔵基板を有し、一方の前記電子部品内蔵基板の前記金属接合材に、他方の前記電子部品内蔵基板の前記第2電極が埋め込まれて接合され、前記複数の電子部品内蔵基板が積層されていることを特徴とする積層型電子部品内蔵基板。前記配線層の下に開口部が設けられた保護絶縁層を有し、前記第2電極は、前記保護絶縁層の開口部に形成され、前記保護絶縁層から外側に突出していることを特徴とする請求項4に記載の積層型電子部品内蔵基板。前記第2電極と前記保護絶縁層との間に隙間が設けられていることを特徴とする請求項4又は5に記載の積層型電子部品内蔵基板。前記積層された電子部品内蔵基板の間に接着剤が設けられていることを特徴とする請求項4に記載の積層型電子部品内蔵基板。支持体上に、金属接合材と接する第1電極を形成する工程と、前記支持体上に電子部品を搭載する工程と、前記電子部品、前記第1電極及び前記金属接合材を絶縁材料で埋め込む工程と、前記粘着層及び支持体を除去する工程と、前記絶縁材料の下に、前記電子部品と前記第1電極とを電気的に接続する配線層を形成する工程と、前記配線層の下に設けられ、前記配線層から下方へ突出する第2電極を形成する工程と、前記絶縁材料を研磨する工程と、を有することを特徴とする電子部品内蔵基板の製造方法。前記金属接合材と接する第1電極を形成する工程は、前記支持体上に粘着層を介して金属層を貼付する工程と、前記金属層の上にレジストパターンを形成する工程と、前記レジストパターンをマスクにして金属層をエッチングすることにより前記第1電極を得る工程と、前記レジストパターンを除去する工程と、前記第1電極の上に前記金属接合材を形成する工程とを含むことを特徴とする請求項8に記載の電子部品内蔵基板の製造方法。前記金属接合材と接する第1電極を形成する工程は、前記支持体上に粘着層を介してシード層を形成する工程と、前記第1電極が配置される部分に開口部が設けられたレジストを形成する工程と、前記シード層をめっき給電経路に利用する電解めっきにより、前記レジストの開口部の深さの途中まで金属めっき層を形成し、続いて、前記金属めっき層の上に前記金属接合材を形成するする工程と、前記レジストを除去する工程と、前記金属接合材及び前記金属めっき層をマスクにして前記シード層をエッチングする工程とを有することを特徴とする請求項8に記載の電子部品内蔵基板の製造方法。積層型の半導体パッケージでは、シート状の半導体パッケージがはんだボールなどを介して積層されるため、さらなる薄型化の要求に対応することが困難である。積層する際に薄型化に対応できる新規な構造の電子部品内蔵基板及びその製造方法と積層型電子部品内蔵基板を提供することを目的とする。以下の開示の一観点によれば、配線層と、前記配線層と電気的に接続する電子部品と、前記配線層の上に設けられ、前記配線層と電気的に接続する第1電極と、前記第1電極の上に設けられた金属接合材と、前記配線層の下に設けられ、前記配線層から下方へ突出した第2電極と、前記電子部品、前記第1電極及び前記金属接合材を埋め込む絶縁部とを有する電子部品内蔵基板が提供される。また、その開示の他の観点によれば、配線層と、前記配線層と電気的に接続する電子部品と、前記配線層の上に設けられ、前記配線層と電気的に接続する第1電極と、前記第1電極の上に設けられた金属接合材と、前記配線層の下に設けられ、前記配線層から下方へ突出した第2電極と、前記電子部品、前記第1電極及び前記金属接合材を埋め込む絶縁部とを備えた複数の電子部品内蔵基板を有し、一方の前記電子部品内蔵基板の前記金属接合材に、他方の前記電子部品内蔵基板の前記第2電極が埋め込まれて接合され、前記複数の電子部品内蔵基板が積層されている積層型電子部品内蔵基板が提供される。さらに、その開示の他の観点によれば、支持体上に、金属接合材と接する第1電極を形成する工程と、前記支持体上に電子部品を搭載する工程と、前記電子部品、前記第1電極及び前記金属接合材を絶縁材料で埋め込む工程と、前記粘着層及び支持体を除去する工程と、前記絶縁材料の下に、前記電子部品と前記第1電極とを電気的に接続する配線層を形成する工程と、前記配線層の下に設けられ、前記配線層から下方へ突出する第2電極を形成する工程と、前記絶縁材料を研磨する工程とを有する電子部品内蔵基板の製造方法が提供される。以下の開示によれば、電子部品内蔵基板では、一方の面に樹脂部に埋め込まれた金属接合材を備え、他方の面に外側に突出する電極を備える。電子部品内蔵基板を積層する際は、金属接合材に電極が突き刺さって埋め込まれた状態で接合される。これにより、上下の電子部品実装基板の間隔が狭くなって薄型化に対応できると共に、電気接続の高い信頼性が得られる。以下、実施の形態について、添付の図面を参照して説明する。本実施形態の説明の前に、予備的事項に係る積層型電子部品内蔵基板について説明する。図1及び図2は予備的事項を説明するための図である。図1aに示すように、まず、支持体200を用意し、その上に粘着層220を形成する。次いで、図1bに示すように、半導体チップが配置される部品搭載領域Aの外側の枠状領域に電極ポスト300を並べて形成する。電極ポスト300は、銅箔をフォトリソグラフィ及びエッチングによってパターニングするなどして形成される。さらに、同じく図1bに示すように、支持体200上の粘着層220の部品搭載領域Aに半導体チップ400を仮接着する。半導体チップ400はその接続パッド400aが下側を向いた状態で配置される。次いで、図1cに示すように、電極ポスト300及び半導体チップ400を埋め込むようにモールド樹脂を形成し、それを硬化させることにより樹脂部500を得る。その後に、図1dに示すように、粘着層220と樹脂部500との界面から粘着層220及び支持体200を引き剥がすことによりそれらを除去する。これにより、下面側に電極ポスト300の下面及び半導体チップ400の接続パッド400aが露出した状態となる。次いで、図2aに示すように、図1dの構造体の下面に、半導体チップ400の接続パッド400aと電極ポスト300とを接続する配線層600を形成する。さらに、配線層600の接続部C上に開口部700aが設けられた保護絶縁層700を形成する。続いて、図2bに示すように、図2aの構造体の樹脂部500を上面から研摩して薄くすることにより、電極ポスト300の上部接続面300aを露出させる。さらに、図2cに示すように、電極ポスト300の上部接続面300aの上にフラックス不図示を塗布した後に、直径が400μm程度のはんだボール800を搭載する。これにより、上面側にはんだボール800が設けられて、下面側に配線層600の接続部Cが設けられた電子部品内蔵基板100が得られる。そして、図2dに示すように、複数の電子部品内蔵基板100を用意し、一方の電子部品内蔵基板100のはんだボール800の上に他方の電子部品内蔵基板100の接続部Cが配置されるように、電子部品内蔵基板100を積層する。さらに、積層された電子部品内蔵基板100を押圧しながらリフロー加熱することにより、下側の電子部品内蔵基板150のはんだボール800を上側の電子部品内蔵基板100の接続部Cに接合する。これにより、積層型の電子部品内蔵基板120が得られる。図2dに示すように、予備的事項に係る積層型の電子部品内蔵基板120では、直径が400μm程度の比較的大きなはんだボール800を介して電子部品内蔵基板100が積層される。はんだボール800は電子部品内蔵基板100の外面から突出するように配置されるため、積層される電子部品内蔵基板100の間隔を狭くすることは限界があり、さらなる薄型化の要求に容易に対応できない。以下に説明する実施形態の電子部品内蔵基板を使用することにより、上記した不具合を解消することができる。第1実施形態図3~図8は第1実施形態の電子部品内蔵基板の製造方法を示す図、図9は第1実施形態の電子部品内蔵基板を示す図である。第1実施形態の電子部品内蔵基板の製造方法では、図3aに示すように、まず、ステンレス鋼、アルミニウムAl、シリコンSi、樹脂基板、又はフィルムなどからなる支持体10を用意する。次いで、図3bに示すように、支持体10の上に粘着層12を形成する。粘着層12としては、両面に粘着層が設けられたフィルムなどが使用され、適度な接着性を有すると共に、後に容易に引き剥がすことができる特性のものが使用される。粘着層12の代わりに、剥離可能な接着層を使用してもよい。続いて、図3cに示すように、支持体10上の粘着層12の上に厚みが100μm程度の銅箔20aを貼付する。次いで、図3dに示すように、銅箔20aの上にフォトリソグラフィにより電極ポストを得るためのレジストパターン25を形成する。レジストパターン25は、ドライフィルムレジストから形成してもよいし、液状レジストから形成してもよい。さらに、図3eに示すように、レジストパターン25をマスクにして銅箔20aをウェットエッチングすることにより、第1電極として電極ポスト20を得る。銅箔20aのウェットエッチャントとしては、塩化第二鉄溶液や塩化第二銅溶液などが使用される。その後に、図4aに示すように、レジストパターン25を除去して電極ポスト20の上面を露出させる。電極ポスト20は、半導体チップが搭載される部品搭載領域Aの外側の枠状領域に並んで配置される。電極ポスト20の配置は必ずしも枠状でなくてもよい。図5に示すように、多面取り用の大型の支持体10を使用する場合は、支持体10の上に複数の部品搭載領域Aが画定されており、各部品搭載領域Aの外側の枠状領域に電極ポスト20がそれぞれ配置される。前述した例では、電極ポスト20は、厚みが100μm程度の銅箔20aから形成されるため、電極ポスト20の高さは100μm程度に設定される。電極ポスト20の高さは、後述する半導体チップの厚みより高くなるように調整される。電極ポスト20の高さをかなり高く設定する場合は、銅箔20aの代わりに厚みが600μm~800μmの銅板が粘着層12の上に配置され、同様にパターニングされて電極ポスト20が得られる。銅以外であっても電極として使用できる金属材料であれば使用することができる。つまり、銅箔20aは金属層の一例であり、各種の金属箔又は金属板などの金属層をパターニングして電極ポスト20を形成してもよい。続いて、図4bに示すように、電極ポスト20の上面にマウンタによってフラックス不図示を形成した後に、直径が400μm程度のはんだボール22aを搭載する。はんだボール22aはフラックスによって電極ポスト20の上面に粘着される。はんだボール22aの材料としては、好適には、錫―銀系はんだ、又は錫―銀―銅系はんだなどの鉛フリーはんだが使用される。なお、はんだボール22aの代わりに、はんだペースト又は銀ペーストなどの導電性ペーストを使用してもよい。導電性ペーストを使用する場合は、スクリーン印刷によってメタルマスクの開口部を通して導電性ペーストが電極ポスト20の上面に形成される。あるいは、導電性ペーストをディスペンス法などによって形成してもよい。第1実施形態では、このような方法により、支持体10上の部品搭載領域Aの外側に、粘着層12を介して、電極ポスト20の上に金属接合材としてはんだボール22aが形成された電極構造が得られる。つまり、支持体10の上に、金属接合材と接する第1電極を形成する。次いで、図4cに示すように、支持体10上の粘着層12の部品搭載領域Aに半導体チップ30を粘着させて仮接着する。半導体チップ30はフェイスダウンで配置され、半導体チップ30の接続パッド30aが下側になった状態で粘着層12の上に配置される。半導体チップ30は薄型化されており、その厚みは50μm~300μm程度である。電子部品として、CPU又はメモリなどの半導体チップ30LSIチップを例示するが、その他の各種能動素子、キャパシタや抵抗などの各種受動素子を実装してもよい。また、複数の電子部品を実装してもよいし、異種の電子部品を混載させて実装してもよい。さらに、図4dに示すように、図4cの構造体の上に高粘度の液状のモールド樹脂を配置し、モールド型で押圧して成形しながら120°Cの温度で加熱処理することにより半硬化状態の樹脂部40を得る。これにより、半導体チップ30、はんだボール22a及び電極ポスト20が樹脂部40に埋め込まれる。このようにして、電子部品の一例の半導体チップ30、第1電極の一例の電極ポスト20及び金属接合材の一例のはんだボール22を、絶縁材料の一例である樹脂部40によって埋め込む。その後に、図6aに示すように、図4dの構造体の粘着層12と樹脂部40との界面から粘着層12及び支持体10を引き剥がして除去する。粘着層12として、加熱処理、紫外線照射又は超音波によって粘着力が低下する特性を有する材料を使用することにより、粘着層12及び支持体10をより容易に引き剥がすことができる。その後に、図6aの構造体を250°Cの温度で加熱処理することにより、樹脂部40を完全に硬化させる。次いで、図6bに示すように、図5aの構造体を上下反転させた後に、その上面側に銅などからなるシード層52を形成する。シード層52の厚みは0.5μm程度であり、スパッタ法又は無電解めっきによって形成される。あるいは、配線層の厚みが厚くなっても差し支えない場合は、銅箔を貼付してシード層52としてもよい。なお、シード層52の下に密着層として、Cr層、Ti層、TiW層、又はTiN層などを形成する場合もある。続いて、図6cに示すように、配線層が配置される領域に開口部27aが設けられためっきレジスト27をフォトリソグラフィによって形成する。さらに、同じく図6cに示すように、シード層52をめっき給電経路に利用する電解めっきにより、めっきレジスト27の開口部27aに銅などからなる金属めっき層54を形成する。その後に、図7aに示すように、めっきレジスト27を除去した後に、金属めっき層54をマスクにしてシード層52をエッチングする。これにより、シード層52及び金属めっき層54により形成される配線層50が得られる。半導体チップ30の接続パッド30aとその外側に配置された電極ポスト20とが配線層50によって電気的に接続される。このようにして、半導体チップ30の接続パッド30aは、ファンアウト配線として機能する配線層50によって外側に引き出されて電極ポスト20に電気的に接続される。前述した例では、配線層50をセミアディティブ法で形成しているが、サブトラクティブ法などの各種の配線形成方法を採用することができる。次いで、図7bに示すように、配線層50の接続部C上に開口部42aが設けられた保護絶縁層42を形成する。保護絶縁層42としては、感光性のポリイミド樹脂、エポキシ樹脂又はフェノール樹脂が使用され、フォトリソグラフィによって開口部42aが形成される。あるいは、非感光性樹脂を使用し、レーザによって開口部42aを形成してもよい。続いて、図7cに示すように、保護絶縁層42の開口部42aに第2電極として接続電極56を形成する。接続電極56は、保護絶縁層42の外面から外側に突出する突出電極として形成される。そして、接続電極56は配線層50の接続部Cに電気的に接続されて形成される。接続電極56の保護絶縁層42からの突出高さhxは例えば10μmに設定される。接続電極56は、銅を材料として形成され、銅層単層、又は銅層の上にコンタクト層として金層が形成された積層金属膜などが使用される。また、接続電極56は、前述した配線層50の形成方法と同様にセミアディティブ法などで形成される。次いで、図7dに示すように、図7cの構造体を上下反転させた後に、樹脂部40をその上面から研磨し、さらにはんだボール22aの直径の途中まで研磨する。これにより、樹脂部40の上面から厚み方向に埋め込まれたはんだ電極22が得られる。はんだ電極22はその下の電極ポスト20に電気的に接続されている。研磨方法としては、グラインダー又はCMPChemicalMechanicalPolishingなどが使用される。なお、樹脂部40の研磨は、図4dの工程の後、又は図6aの工程の後で行ってもよい。はんだボール22aの残される高さhyは、はんだボール22aの直径の20~50に設定される。本実施形態のようにはんだボール22aの直径が400μmの場合は、残される高さhyは80μm~200μm、好適には100μm程度に設定される。図7dにおいて、研磨後の全体の厚みTは400μm~600μm程度に設定される。図8に示すように、前述した図5のように、多面取り用の大型の支持体10を使用する場合は、樹脂部40内の複数の部品搭載領域Aに半導体チップ30が埋設され、その外側領域の樹脂部40からはんだ電極22が露出した構造体が得られる。そして、個々の半導体チップ30が得られるように、樹脂部40が切断される。以上により、図9に示すように、第1実施形態の電子部品内蔵基板1が得られる。図9aが断面図であり、図9bが平面図である。図9に示すように、第1実施形態の電子部品内蔵基板1では、配線層50に半導体チップ30の接続パッド30aが電気的に接続されて実装されている。半導体チップ30の外側の配線層50の上面にそれに電気的に接続された電極ポスト20が形成されている。電極ポスト20は第1電極の一例である。このようにして、半導体チップ30の接続パッド30aはファンアウト配線として機能する配線層50によって外側に引き出されて電極ポスト20に接続されている。また、配線層50の下には下側に突出する接続電極56が形成されている。接続電極56は第2電極の一例である。配線層50の下にはその接続部Cに開口部42aが設けられた保護絶縁層42が形成されている。接続電極56は保護絶縁層42の開口部42aに形成され、保護絶縁層42の外面から外側に突出する突出電極として形成されている。このようにして、接続電極56の突出部が保護絶縁層42から露出している。さらに、電極ポスト20の上面に金属接合材としてはんだ電極22が形成されている。そして、半導体チップ30、電極ポスト20及びはんだ電極22が樹脂部40に埋め込まれている。樹脂部40は絶縁部の一例である。はんだ電極22は、樹脂部40内に埋め込まれたはんだボール22aが直径の途中まで研磨されて形成されるため、側面が球面の一部となったお椀状に形成される。また、はんだ層22の上面は樹脂部40の上面とは同じ高さに配置されて同一面となっている。このようにして、はんだ電極22は、樹脂部40に埋め込まれた状態でその上面が樹脂部40から露出している。はんだ電極22は金属接合材の一例であり、はんだ電極22の代わりに、銀ペーストなどの導電性ペーストを使用してもよい。図9の平面図を加えて参照すると、電子部品内蔵基板1の中央の部品搭載領域Aに半導体チップ30がフェイスダウンで実装されている。そして、部品搭載領域Aの外側の枠状領域に、上側にはんだ電極22が形成された多数の電極ポスト20が半導体チップ30を取り囲むように並んで配置されている。図9の平面図では、配線層50などが省略されて描かれている。このようにして、第1実施形態の電子部品内蔵基板1では、半導体チップ30が樹脂部40に埋め込まれており、上面側に、半導体チップ30に配線層50及び電極ポスト20を介して電気的に接続されたはんだ電極22が露出している。また、下面側に、半導体チップ30に配線層50を介して電気的に接続された銅などの接続電極56が保護絶縁層42から突出した状態で露出している。このように、一方の面に露出する金属接合材としてのはんだ電極22と他方の面に露出する接続電極56とは、異なる金属の組み合わせで形成される。第1実施形態では、図10に示すように、複数の電子部品内蔵基板1が用意され、一方の電子部品内蔵基板1のはんだ電極22の上に他方の電子部品内蔵基板1の接続電極56が配置されるように積層される。そして、積層された複数の電子部品内蔵基板1を下側に押圧しなから260°Cの温度でリフロー加熱する。これにより、下側の電子部品内蔵基板1のはんだ電極22が溶融し、上側の電子部品内蔵基板1の接続電極56が下側の電子部品内蔵基板1のはんだ電極22に突き刺さって埋め込まれた状態で接合される。以上により、図11aに示すように、第1実施形態の積層型電子部品内蔵基板5が得られる。なお、多面取り用の電子部品内蔵基板1を使用する場合は、電子部品内蔵基板1を積層した後に、個々の積層型電子部品内蔵基板5が得られるように、積層された電子部品内蔵基板1が切断される。あるいは、電子部品内蔵基板1を積層する前に切断し、その後に積層することも可能である。図11aに示すように、第1実施形態の積層型電子部品内蔵基板5は、前述した半導体チップ30が埋め込まれたシート状の電子部品内蔵基板1が積層されて形成される。積層型電子部品内蔵基板5の接合部の部分拡大断面図である図11bを加えて参照すると、上側の電子部品内蔵基板1の突出する接続電極56が下側の電子部品内蔵基板1のはんだ電極22に埋め込まれて接合されている。これにより、突出電極52の突出高さが解消されて積層された電子部品内蔵基板1の間隔を狭くすることができる。従って、予備的事項で説明したような400μm程度の直径が大きなはんだボールを介して電子部品内蔵基板を積層する場合よりも、積層型電子部品内蔵基板の全体の厚みをかなり薄くすることができる。また、接続電極56がはんだ電極22に突き刺さって接合されるので、突出しない平坦な接続電極を使用する場合よりも接続電極56とはんだ電極22との間の接続不良の発生が防止される。また、接続電極56がはんだ電極22に突き刺さって接合されるので、積層された電子部品内蔵基板1の接続強度を強くすることができ、横方向からの機械的衝撃にも強い構造となる。このように、電気接続の十分な信頼性が得られる薄型化された積層型電子部品内蔵基板を歩留りよく製造することができる。図11aの例では、2つの電子部品内蔵基板1を積層しているが、積層数は任意に設定することができる。図12には、第1実施形態の第1変形例の積層型電子部品内蔵基板5aが示されている。前述した図10の工程で、電子部品内蔵基板1を積層する際に、電子部品内蔵基板1の反りなどによってそれら間に微小な隙間が残ることがある。そのような場合は、図12に示すように、積層された電子部品内蔵基板1の間に接着剤44が設けられるようにしてもよい。電子部品内蔵基板1のはんだ層22を除く領域に接着剤44が配置されるようにして電子部品内蔵基板1が積層される。接着剤44としては、例えばエポキシ樹脂系の接着剤が使用される。これより、電子部品内蔵基板1の間の微小な隙間も接着剤44で埋め込まれるので、水分やガスの侵入が防止されて信頼性を向上させることができる。また、図13には、第1実施形態の第2変形例の電子部品内蔵基板1aを使用した積層型電子部品内蔵基板5bが示されている。図13aの電子部品内蔵基板1aのように、接続電極56とはんだ電極22との接続不良が問題にならない場合は、接続電極56を突出電極とせずに、保護絶縁層の42の外面と同一の高さ又は多少沈み込んだ位置まで接続電極56が形成されるようにしてもよい。この場合も、図13bに示すように、電子部品内蔵基板1aを積層した後に、リフロー加熱によって上側の電子部品内蔵基板1aの接続電極56が下側の電子部品内蔵基板1のはんだ電極22に接合される。さらに、図14には、第1実施形態の第3変形例の電子部品内蔵基板1bを使用した積層型電子部品内蔵基板5cの接合部の様子が示されている。前述した図11aの積層型電子部品内蔵基板5において、はんだ電極22の配置が狭ピッチ化されて、かつ両基板間に隙間が存在すると、横方向にはんだが流れ込んで、近接するはんだ電極22が電気的にショートする場合が想定される。図14aに示すように、第3変形例の電子部品内蔵基板1bでは、接続電極56の周りに保護絶縁層42が形成されておらず、接続電極56と保護絶縁層42の開口部42aの側面との間にリング状の間隔Dが設けられて隙間になっている。例えば、保護絶縁層42の厚みに対応する間隔Dの深さは、接続電極56の突出高さと同等で10μmに設定される。そして、図14bに示すように、電子部品内蔵基板1bを積層し、リフロー加熱によって接合する際に、はんだ電極22から溶融したはんだは接続電極56の周りの間隔Dに流れるため、はんだが横方向に流れることが防止される。これにより、はんだ層22の配置が狭ピッチ化される場合であっても、はんだの横方向への流出によるはんだ層22の電気ショートの発生が防止される。図15には、本実施形態の図11aの積層型電子部品内蔵基板5にさらに電子部品が実装された形態が示されている。図15に示すように、図11aの積層型電子部品内蔵基板5の樹脂部40の上に、上側電子部品として第1上側半導体チップ32とそれより面積が小さい第2上側半導体チップ34が積層されている。第1上側半導体チップ32及び第2上側半導体チップ34の各周縁部には接続パッド不図示が設けられている。そして、第1上側半導体チップ32の接続パッドがワイヤ24によって電子部品内蔵基板1の内側のはんだ電極22に接続されている。また、第2上側半導体チップ34の接続パッドがワイヤ24によって電子部品内蔵基板1の外側のはんだ電極22に接続されている。さらに、第1上側半導体チップ32、第2上側半導体チップ34及びワイヤ24が封止樹脂46で封止されている。例えば、電子部品内蔵基板1に内蔵された半導体チップ30がCPUチップであり、その上に積層される第1、第2上側半導体チップ32,34がメモリチップである。あるいは、その逆で、電子部品内蔵基板1にメモリチップを内蔵させ、その上にCPUチップを積層してもよい。また、電子部品内蔵基板1に内蔵される電子部品は、半導体チップ30ばかりではなく、半導体チップ30の横の領域にキャパシタチップや抵抗チップなどが内蔵されていてもよい。第2実施形態図16~図19は第2実施形態の電子部品内蔵基板の製造方法を示す図、図20は第2実施形態の電子部品内蔵基板を示す図である。第2実施形態では、第1実施形態とは異なる方法で第1実施形態の図4bと実質的に同一の電極構造を形成する。第2実施形態では、第1実施形態と同一要素及び同一工程については、同一符号を付してその詳しい説明を省略する。第2実施形態の電子部品内蔵基板の製造方法では、図16aに示すように、まず、第1実施形態の図3bの工程と同様に、支持体10の上に粘着層12を形成する。さらに、図16bに示すように、粘着層12の上に銅などからなるシード層60aを形成する。シード層60aはスパッタ法又は無電解めっきにより形成され、その厚みは0.5μm程度である。あるいは、シード層60aを厚く形成しても差しつかえない場合は、粘着層12の上に銅箔を貼付してシード層60aとしてもよい。次いで、図16cに示すように、シード層60aの上に、電極ポストが配置される部分にホール状の開口部29aが設けられためっきレジスト29をフォトリソグラフィによって形成する。めっきレジスト29は、ドライフィルムレジストを貼付してもよいし、液状レジストを塗布してもよい。めっきレジスト29の開口部29aに電極ポストが充填されるので、最終的な電極ポストの高さを鑑みてめっきレジスト29の厚みが設定される。めっきレジスト29の厚みは、例えば100μm~500μmである。めっきレジスト29の開口部29aは、平面視して円形又は四角形などの多角形で形成される。続いて、図17aに示すように、シード層60aをめっき給電経路に利用する電解めっきにより、めっきレジスト29の開口部29aにその深さの途中まで銅めっき層60bを形成する。つまり、めっきレジスト29の開口部29aの全てを銅めっき層60bで埋め込まずに銅めっき層60bの上に開口部29aの空間が残るようにする。続いて、図17bに示すように、はんだ用のめっき液に替えて、同様なシード層60aをめっき給電経路に利用する電解めっきにより、めっきレジスト29の開口部29a内の銅めっき層60bの上にはんだ層62aを形成する。これより、めっきレジスト29の開口部29aの全体が銅めっき層60b及びはんだ層62aによって充填される。その後に、図17cに示すように、めっきレジスト29を除去した後に、はんだ層62a及び銅めっき層60bをマスクにしてシード層60aをエッチングする。これにより、シード層60a及び銅めっき層60bから電極ポスト60が形成され、電極ポスト60の上にはんだ層62aが配置される。上側にはんだ層66が形成された電極ポスト60は、半導体チップが配置される部品搭載領域Aの外側の枠状領域に並んで配置される。なお、第1実施形態と同様に、銅めっき層60b以外であっても電極として使用できる金属材料であれば使用することができる。つまり、各種の金属めっき層を形成して電極ポスト60を得てもよい。また、はんだ層62aを電解めっきで形成したが、図17a~bの工程で、めっきレジスト29の開口部29a内の銅めっき層60bの上にはんだペースト又は銀ぺーストなどの導電性ペーストをスクリーン印刷やディスペンス法などで充填して金属接合材としてもよい。次いで、図18aに示すように、第1実施形態の図4cの工程と同様に、支持体10上の粘着層12の部品搭載領域Aに半導体チップ30の接続パッド30aを下側に向けて半導体チップ30を配置する。さらに、図18bに示すように、第1実施形態の図4dの工程と同様に、半導体チップ30及びはんだ層62aが形成された電極ポスト60を埋め込む樹脂部40を形成する。その後に、図18cに示すように、第1実施形態の図6aの工程と同様に、図18bの構造体から粘着層12及び支持体10を引き剥がして除去する。次いで、図18dに示すように、第1実施形態の図6b~図7aの工程と同様な方法により、図18cの構造体の下面に半導体チップ30の接続パッド30aと電極ポスト60を接続する配線層50を形成する。続いて、図19aに示すように、第1実施形態の図7b及びcの工程と同様に、配線層50の接続部Cに開口部42aが設けられた保護絶縁層42を形成した後に、保護絶縁層42の開口部42aに接続電極56を突出電極として形成する。さらに、図19bに示すように、第1実施形態の図7dの工程と同様に、樹脂部40をその上面から研磨し、続いて、電極ポスト60上のはんだ層62aの厚みの途中まで研磨する。これにより、樹脂部40の上面から厚み方向に埋め込まれたはんだ電極62が得られる。はんだ電極62はその下の電極ポスト60に電気的に接続されている。以上により、図20に示すように、第2実施形態の電子部品内蔵基板2が得られる。第2実施形態の電子部品内蔵基板2が第1実施形態と異なる点は、電極ポスト60及びその上に形成されたはんだ電極62の立体形状にある。第2実施形態の電子部品内蔵基板2の電極ポスト60及びはんだ電極62は、前述した図16cのめっきレジスト29の開口部29aの形状に沿って形成される。従って、レジスト29の開口部29aが平面視して円形又は四角形などの多角形で形成される場合は、はんだ電極62の立体形状は、電極ポスト60の立体形状とほぼ同一で円柱形又は多角柱形で形成される。その他の要素は第1実施形態の図9の電子部品内蔵基板1と実質的に同一である。そして、図21に示すように、第1実施形態と同様に、一方の電子部品内蔵基板2のはんだ電極62の上に他方の電子部品内蔵基2の接続電極56が配置されるように積層される。さらに、積層体を押圧しながらリフロー加熱することにより、上側の電子部品内蔵基2の接続電極56が下側の電子部品内蔵基板2のはんだ電極62に突き刺さって埋め込まれた状態で接合される。これにより、第2実施形態の積層型電子部品内蔵基板6が得られる。図22に示す第2実施形態の第1変形例の積層型電子部品内蔵基板6aのように、第1実施形態の第1変形例図12と同様に、電子部品内蔵基板2の間の隙間に接着剤44が充填されるようにしてもよい。また、図23aに示す第2実施形態の第2変形例の電子部品内蔵基板2aのように、第1実施形態の第2変形例図13bと同様に、接続電極56を突出電極とせずに、保護絶縁層42の外面と同一の高さ又は多少沈み込んだ位置まで接続電極56が形成されるようにしてもよい。この場合も、図23bに示す第2実施形態の第2変形例の積層型電子部品内蔵基板6bのように、リフロー加熱によって上側の電子部品内蔵基2aの接続電極56が下側の電子部品内蔵基板2aのはんだ電極62に接合される。さらに、図24には、第2実施形態の第3変形例の積層型電子部品内蔵基板6cの接合部の様子が示されている。図24に示すように、第1実施形態の第3変形例図14bと同様に、接続電極56と保護絶縁層42の開口部42aの側面との間にリング状の間隔Dが設けられて隙間となっている電子部品内蔵基板2bを同様に積層してもよい。第2実施形態の第3変形例の積層型電子部品内蔵基板6cでは、第1実施形態の第3変形例と同様に、はんだ電極62の配置が狭ピッチ化される場合であっても、はんだの横方向への流出によるはんだ電極62の電気ショートの発生が防止される。また、図25に示すように、第1実施形態と同様に、図21の積層型電子部品内蔵基板6の上に、第1上側半導体チップ32及び第2上側半導体チップ34を積層してもよい。さらに同様に、第1上側半導体チップ32及び第2上側半導体チップ34がワイヤ24で電子部品内蔵基板5のはんだ電極62に接続され、それらが封止樹脂46によって封止される。その他の実施形態前述した形態では、同一の電極構造を同一位置に有する電子部品内蔵基板を積層して電気接続している。これと違って、相互に異なる位置に電極が設けられた電子部品内蔵基板を積層して接続するためには、電極を整合させるための配線基板であるインターポーザが必要になる。そのような観点から、一方の面に樹脂部に埋め込まれたはんだなどの金属接合材を備え、他方の面に外側に突出する接続電極を備えたインターポーザとして使用してもよい。つまり、前述した電子部品内蔵基板と同様な電極構造を所要の位置に有し、半導体チップなどの電子部品が内蔵されていないインターポーザに適用してもよい。電極仕様の異なる電子部品内蔵基板を積層する場合であっても、そのようなインターポーザを介して積層することにより、信頼性よく電気接続することができると共に、薄型化を図ることができる。上記実施形態の電子部品内蔵基板を搭載したデジタルカメラや携帯電話などの電子機器では、複数の電子部品内蔵基板を信頼性よく電気的に接続できると共に、薄型化を図ることができる。以上の実施形態に関し、さらに以下の付記を開示する。付記1配線層と、前記配線層と電気的に接続する電子部品と、前記配線層の上に設けられ、前記配線層と電気的に接続する第1電極と、前記第1電極の上に設けられた金属接合材と、前記配線層の下に設けられ、前記配線層から下方へ突出した第2電極と、前記電子部品、前記第1電極及び前記金属接合材を埋め込む絶縁部と、を有することを特徴とする電子部品内蔵基板。付記2前記配線層の下に開口部が設けられた保護絶縁層を有し、前記第2電極は、前記保護絶縁層の前記開口部に形成され、前記保護絶縁層から外側に突出していることを特徴とする付記1に記載の電子部品内蔵基板。付記3前記金属接合材の上面は前記絶縁部の上面と同一の高さに配置されていることを特徴とする付記1又は2に記載の電子部品内蔵基板。付記4前記金属接合材は、はんだ又は導電性ペーストにより形成され、前記第2電極は銅を材料として形成されることを特徴とする付記1乃至3のいずれかに記載の電子部品内蔵基板。付記5前記第1電極の高さは、前記電子部品の厚みより高いことを特徴とする付記1乃至4のいずれかに記載の電子部品内蔵基板。付記6前記第2電極と前記保護絶縁層との間に隙間が設けられていることを特徴とする付記2に記載の電子部品内蔵基板。付記7前記金属接合材は、お椀形状、円柱形状又は多角柱形状からなることを特徴とする付記1乃至5のいずれかに記載の電子部品内蔵基板。付記8前記電子部品は、半導体チップであることを特徴とする付記1乃至5のいずれかに記載の電子部品内蔵基板。付記9前記金属接合材は、所定温度において前記第2電極を当接することにより変形する材料であることを特徴とする付記1乃至5のいずれかの電子部品内蔵基板。付記10配線層と、前記配線層と電気的に接続する電子部品と、前記配線層の上に設けられ、前記配線層と電気的に接続する第1電極と、前記第1電極の上に設けられた金属接合材と、前記配線層の下に設けられ、前記配線層から下方へ突出した第2電極と、前記電子部品、前記第1電極及び前記金属接合材を埋め込む絶縁部と、を備えた複数の電子部品内蔵基板を有し、一方の前記電子部品内蔵基板の前記金属接合材に、他方の前記電子部品内蔵基板の前記第2電極が埋め込まれて接合され、前記複数の電子部品内蔵基板が積層されていることを特徴とする積層型電子部品内蔵基板。付記11前記配線層の下に開口部が設けられた保護絶縁層を有し、前記第2電極は、前記保護絶縁層の開口部に形成され、前記保護絶縁層から外側に突出していることを特徴とする付記10に記載の積層型電子部品内蔵基板。付記12前記第2電極と前記保護絶縁層との間に隙間が設けられていることを特徴とする付記10又は11に記載の積層型電子部品内蔵基板。付記13前記積層された電子部品内蔵基板の間に接着剤が設けられていることを特徴とする付記10乃至12のいずれかに記載の積層型電子部品内蔵基板。付記14最上の前記電子部品内蔵基板の上に上側電子部品が実装されており、前記上側電子部品がワイヤで前記電子部品内蔵基板の前記金属接合材に接続されていることを特徴とする付記10乃至12のいずれかに記載の積層型電子部品内蔵基板。付記15支持体上に、金属接合材と接する第1電極を形成する工程と、前記支持体の上に電子部品を搭載する工程と、前記電子部品、前記第1電極及び前記金属接合材を絶縁材料で埋め込む工程と、前記粘着層及び支持体を除去する工程と、前記樹脂材料の下に、前記電子部品と前記第1電極とを電気的に接続する配線層を形成する工程と、前記配線層の下に設けられ、前記配線層から下方へ突出する第2電極を形成する工程と、前記絶縁材料を研磨する工程と、を有することを特徴とする電子部品内蔵基板の製造方法。付記16前記金属接合材と接する第1電極を形成する工程は、前記支持体上に粘着層を介して金属層を貼付する工程と、前記金属層の上にレジストパターンを形成する工程と、前記レジストパターンをマスクにして前記金属層をエッチングすることにより前記第1電極を得る工程と、前記レジストパターンを除去する工程と、前記第1電極の上に前記金属接合材を形成する工程とを含むことを特徴とする付記15に記載の電子部品内蔵基板の製造方法。付記17前記金属接合材と接する第1電極を形成する工程は、前記支持体上に粘着層を介してシード層を形成する工程と、前記第1電極が配置される部分に開口部が設けられたレジストを形成する工程と、前記シード層をめっき給電経路に利用する電解めっきにより、前記レジストの開口部の深さの途中まで金属めっき層を形成し、続いて、前記金属めっき層の上に前記金属接合材を形成するする工程と、前記レジストを除去する工程と、前記金属接合材及び前記金属めっき層をマスクにして前記シード層をエッチングする工程とを有することを特徴とする付記15に記載の電子部品内蔵基板の製造方法。付記18前記金属接合材は、はんだ又は導電性ペーストにより形成され、前記第2電極は銅を材料として形成されることを特徴とする付記15乃至17のいずれかに記載の電子部品内蔵基板の製造方法。付記19前記第1電極の高さは、前記電子部品の厚みより高く形成されることを特徴とする付記15乃至18のいずれか一項に記載の電子部品内蔵基板の製造方法。付記20前記電子部品は半導体チップであることを特徴とする付記15乃至18のいずれか一項に記載の電子部品内蔵基板の製造方法。"