"上面から下面にかけて貫通する複数のスルーホールを有するコア絶縁板の上下面および前記スルーホールの内壁にコア導体層を被着して成るコア基板と、該コア基板の上下面に被着されたビルドアップ絶縁層と、該ビルドアップ絶縁層の表面に被着されたビルドアップ導体層と、前記ビルドアップ絶縁層およびビルドアップ導体層の上に被着されており、前記ビルドアップ導体層の一部を半導体素子接続パッドとして露出させる複数の開口部を有するソルダーレジスト層と、前記半導体素子接続パッドに溶着された半田バンプとを具備して成る配線基板であって、前記半導体素子接続パッドは、前記スルーホールの直上に位置する第1の半導体素子接続パッドと、前記スルーホールの直上に位置しない第2の半導体素子接続パッドとを含み、前記第1の半導体素子接続パッドに溶着された前記半田バンプの高さが前記第2の半導体素子接続パッドに溶着された前記半田バンプの高さよりも高いことを特徴とする配線基板。前記第1の半導体素子接続パッドに溶着された半田バンプの体積と前記第2の半導体素子接続パッドに溶着された半田バンプの体積が同じであり、前記第1の半導体素子接続パッドを露出させる前記開口部の直径が、前記第2の半導体素子接続パッドを露出させる前記開口部の直径よりも小さいことを特徴とする請求項1記載の配線基板。本発明は、半導体素子の電極端子と半導体素子接続パッドとを半田バンプを介して良好に接続することが可能な配線基板を提供することを課題とする。本発明の配線基板は、上面から下面にかけて貫通する複数のスルーホールを有するコア絶縁板の上下面および前記スルーホールの内壁にコア導体層を被着して成るコア基板と、該コア基板の上下面に被着されたビルドアップ絶縁層と、該ビルドアップ絶縁層の表面に被着されたビルドアップ導体層と、前記ビルドアップ絶縁層およびビルドアップ導体層の上に被着されており、前記ビルドアップ導体層の一部を半導体素子接続パッドとして露出させる複数の開口部を有するソルダーレジスト層と、前記半導体素子接続パッドに溶着された半田バンプとを具備して成る配線基板であって、前記半導体素子接続パッドは、前記スルーホールの直上に位置する第1の半導体素子接続パッドと、前記スルーホールの直上に位置しない第2の半導体素子接続パッドとを含み、前記第1の半導体素子接続パッドに溶着された半田バンプの高さが前記第2の半導体素子接続パッドに溶着された半田バンプの高さよりも高いことを特徴とするものである。本発明の配線基板によれば、スルーホールの直上に位置する第1の半導体素子接続パッドに溶着された半田バンプの高さが、スルーホールの直上に位置しない第2の半導体素子接続パッドに溶着された半田バンプの高さよりも高いことから、半導体素子の電極端子を半導体素子接続パッドに溶着された半田バンプに押し付けた際に、スルーホールの直上に位置する第1の半導体素子接続パッドに溶着された半田バンプと半導体素子の電極端子とが強く当接される。したがって、スルーホールの直上に位置する第1の半導体素子接続パッドに溶着された半田バンプの溶融が遅れたとしても、両者が良好に濡れて半導体素子の電極端子と半導体素子接続パッドとを半田バンプを介して良好に接続することが可能な配線基板を提供することができる。次に、本発明の配線基板における実施形態の一例を添付の図1~図5を基にして説明する。図1は、ビルドアップ法により形成された本例の配線基板20を示す概略断面図である。図1に示すように、本例の配線基板20は、コア絶縁板2とコア導体層3とから成るコア基板1の上下面にビルドアップ絶縁層4とビルドアップ導体層5とを積層して成る。この配線基板20は、上面中央部に半導体素子Sが搭載されるとともに下面が外部の電気回路基板と接続するための接続面となっている。コア絶縁板2は、例えばガラス繊維束を縦横に織ったガラスクロスにビスマレイミドトリアジン樹脂やエポキシ樹脂等の熱硬化性樹脂を含浸させた電気絶縁材料から成る。コア絶縁板2の厚みは100~1000μm程度であり、コア絶縁板2の上面から下面にかけては直径が100~300μm程度のスルーホール6が形成されている。コア導体層3は、コア絶縁板2の上下面およびスルーホール6内に被着されており、例えば厚みが5~25μm程度の銅箔や銅めっき層等の良導電性の金属材料から成る。コア導体層3は、コア基板1を挟んだ上下のビルドアップ導体層5を電気的に接続し、コア導体層3が被着されたスルーホール6の内部はエポキシ樹脂等の熱硬化性樹脂から成る孔埋め樹脂7で充填されている。このようなコア絶縁板2とコア導体層3とから成るコア基板1は、例えば以下のようにして形成される。まず、ガラスクロスに熱硬化性樹脂を含浸させた絶縁板の上下両面に厚みが5~35μm程度の銅箔が被着された両面銅張板を準備する。次に、両面銅張板にドリル加工やレーザ加工によりスルーホール6を穿孔する。次に、スルーホール6内をデスミア処理した後、スルーホール6内および上下の銅箔表面に無電解銅めっき層および電解銅めっき層を順次被着させる。無電解銅めっき層の厚みは0.1~1μm程度、電解銅めっき層の厚みは5~25μm程度とする。次に、電解銅めっき層が施されたスルーホール6の内部に孔埋め樹脂7を充填する。孔埋め樹脂7の充填は、ペースト状の熱硬化性樹脂をスクリーン印刷法によりスルーホール6内に充填した後、それを熱硬化させることにより行なう。充填された孔埋め樹脂7は、その上下端を上下面の銅めっき層とともに研磨により平坦化する。次に、平坦化された孔埋め樹脂7の上下端面および上下面の銅めっき層上に無電解銅めっき層および電解銅めっき層を順次被着する。無電解銅めっき層の厚みは0.1~1μm程度、電解銅めっき層の厚みは5~25μm程度とする。最後に、銅箔およびその上の銅めっき層を周知のサブトラクティブ法によりパターン加工してコア導体層3を得る。ビルドアップ絶縁層4は、エポキシ樹脂等の熱硬化性樹脂を含む絶縁材料から成る。ビルドアップ絶縁層4の厚みは10~50μm程度であり、その上面から下面にかけては直径が50~100μm程度のビアホール8が形成されている。このようなビルドアップ絶縁層4は、例えば以下のようにして形成される。まず、コア基板1の上下面に熱硬化性の樹脂フィルムを積層する。積層には真空プレス機を用いる。樹脂フィルムは、未硬化の熱硬化性樹脂成分と無機絶縁フィラーとを含んでいる。最後に、樹脂フィルムを熱硬化させた後、その表面からレーザ加工施してビアホール8を穿孔する。なお、ビアホール8を穿孔した後は、必要に応じてデスミア処理やソフトエッチング処理を施す。ビルドアップ導体層5は、ビルドアップ絶縁層4の表面およびビアホール8内に被着されており、厚みが5~25μm程度の銅めっき層等の良導電性の金属材料から成る。上面側のビルドアップ絶縁層4に被着されたビルドアップ導体層5の一部は、半導体素子Sの電極端子Tに電気的に接続される円形の半導体素子接続パッド9を形成している。これらの半導体素子接続パッド9は、半導体素子Sの電極端子Tに対応した格子状の並びに形成されている。また、下面側のビルドアップ絶縁層4上に被着されたビルドアップ導体層5一部は、外部電気回路基板の配線導体に電気的に接続される円形の外部接続パッド10を形成している。これら外部接続パッド10は格子状の並びに複数並んで形成されている。このようなビルドアップ導体層5は、以下のようにして形成される。まず、ビルドアップ絶縁層4の表面およびビアホール8内に、無電解銅めっき層を被着させる。無電解銅めっき層の厚みは0.1~1μm程度とする。次に、無電解銅めっき層の上に、ビルドアップ導体層5のパターンに対応した開口部を有するめっきレジスト層を被着する。めっきレジスト層は感光性を有する熱硬化性の樹脂フィルムを無電解めっき層上に貼着するとともに周知のフォトリソグラフィ技術を採用して所定のパターンに露光および現像することにより形成する。次にめっきレジスト層の開口内に露出する無電解銅めっき層の上に電解銅めっき層を被着する。電解銅めっき層の厚みは、5~25μm程度とする。最後に、めっきレジスト層を剥離除去した後、電解銅めっき層から露出する無電解銅めっき層をエッチング除去する。さらに、上面側および下面側のビルドアップ絶縁層4およびビルドアップ導体層5の表面にはソルダーレジスト層11が被着されている。ソルダーレジスト層11は、エポキシ樹脂等の熱硬化性樹脂から成り、10~30μm程度の厚みである。ソルダーレジスト層11には、半導体素子接続パッド9や外部接続パッド10を露出させる開口部11aや11bが形成されており、それにより半導体素子接続パッド9や外部接続パッド10が画定されている。このようなソルダーレジスト層11は、以下のようにして形成される。先ず、表層のビルドアップ絶縁層4およびビルドアップ導体層5の上に感光性を有する未硬化の樹脂層を積層する。樹脂層の積層には、感光性の樹脂ペーストを印刷するとともに乾燥させる方法や感光性の樹脂フィルムを真空プレスにより積層する方法がある。次に、積層された樹脂層をフォトリソグラフィ技術を採用して所定のパターンに露光および現像することによって、開口部11a,11bを形成する。最後に、開口部11a,11bが形成された樹脂層を熱硬化および紫外線硬化させる。またさらに、ソルダーレジスト層11から露出した半導体素子接続パッド9には、半田バンプ12が溶着されている。半田バンプ12は、例えば錫-銀-銅合金等の錫を含有する低融点金属から成り、半導体素子接続パッド9に応じた直径を有しているとともに、ソルダーレジスト層11から10~100μm程度突出する高さを有している。そして、この配線基板20によれば、図2に示すように、半導体素子接続パッド9に溶着させた半田バンプ12上に半導体素子Sの電極端子Tを押し付けるとともに半田バンプ12の融点以上の温度に加熱して、図3に示すように、半導体素子Sの電極端子Tと半田バンプ12とを一体化させ、しかる後、常温まで冷却することによって半導体素子Sの電極端子Tと半導体素子接続パッド9とが電気的に接続される。なお、本例の配線基板20においては、図1に示すように、スルーホール6の直上に位置する半導体素子接続パッド9に溶着された半田バンプ12の高さH1が、スルーホール6の直上に位置しない半導体素子接続パッド9に溶着された半田バンプ12の高さH2よりも5~15μm程度高くなっており、そのことが重要である。このように、スルーホール6の直上に位置する半導体素子接続パッド9に溶着された半田バンプ12の高さH1が、スルーホール6の直上に位置しない半導体素子接続パッド9に溶着された半田バンプ12の高さH2よりも高くなっていることから、半導体素子Sの電極端子Tを半導体素子接続パッド9に溶着された半田バンプ12に押し付けた際に、スルーホール6の直上に位置する半導体素子接続パッド9に溶着された半田バンプ12と半導体素子Sの電極端子Tとが強く当接される。したがって、スルーホール6の直上に位置する半導体素子接続パッド9に溶着された半田バンプ12の溶融が遅れたとしても、両者が良好に濡れて半導体素子Sの電極端子Tと半導体素子接続パッド9とを半田バンプ12を介して良好に接続することが可能な配線基板20を提供することができる。なお、スルーホール6の直上に位置する半導体素子接続パッド9に溶着された半田バンプ12の高さH1が、スルーホール6の直上に位置しない半導体素子接続パッド9に溶着された半田バンプ12の高さH2よりも5μm未満高い場合、半導体素子Sの電極端子Tを半導体素子接続パッド9に溶着された半田バンプ12に押し付けた際に、スルーホール6の直上に位置する半導体素子接続パッド9に溶着された半田バンプ12と半導体素子Sの電極端子Tとが強く当接されずに、両者の間に接続不良が発生する危険性が大きくなり、逆に15μmを超えて高い場合、そのような高さの違いのある半田バンプ12を安定かつ容易に形成することが困難となる。したがって、スルーホール6の直上に位置する半導体素子接続パッド9に溶着された半田バンプ12の高さH1は、スルーホール6の直上に位置しない半導体素子接続パッド9に溶着された半田バンプ12の高さH2よりも5~15μm程度高くなっていることが好ましい。ところで、このようにスルーホール6の直上に位置する半導体素子接続パッド9に溶着された半田バンプ12の高さH1を、スルーホール6の直上に位置しない半導体素子接続パッド9に溶着された半田バンプ12の高さH2よりも5~15μm程度高くするには、例えば図4に示すように、スルーホール6の直上に位置する半導体素子接続パッド9を露出させるソルダーレジスト層11の開口部11aの直径D1を、スルーホール6の直上に位置しない半導体素子接続パッド9を露出させるソルダーレジスト層11の開口部11aの直径D2よりも1~15μm小さくしておくとともに、図5に示すように、これらの半導体素子接続パッド9上に同じ直径を有する半田ボールBを搭載し、これを半田ボールBの融点以上の温度に加熱して半田ボールBを溶融させる方法が採用される。このとき、スルーホール6の直上に位置する半導体素子接続パッド9においては、これを露出させるソルダーレジスト層11の開口部11aの直径D1が、スルーホール6の直上に位置しない半導体素子接続パッド9を露出させるソルダーレジスト層11の開口部11aの直径D2よりも小さいことから、同じ直径の半田ボールBを載置して溶融させた場合、その分高さの高い半田バンプ12が形成される。なお、本発明は上述した実施形態の一例に限定されるものではなく、本発明の要旨を逸脱しない範囲であれば、種々の変更は可能であり、例えば上述の例では、スルーホール6の直上に位置する半導体素子接続パッド9を露出させるソルダーレジスト層11の開口部11aの直径D1を、スルーホール6の直上に位置しない半導体素子接続パッド9を露出させるソルダーレジスト層11の開口部11aの直径D2よりも1~15μm小さくしておくとともにこれらの半導体素子接続パッド9上に同じ直径を有する半田ボールBを搭載し、これを半田ボールBの融点以上の温度に加熱して半田ボールBを溶融させることによりスルーホール6の直上に位置する半導体素子接続パッド9に溶着された半田バンプ12の高さH1を、スルーホール6の直上に位置しない半導体素子接続パッド9に溶着された半田バンプ12の高さH2よりも5~15μm程度高くしたが、半導体素子接続パッド9を露出させるソルダーレジスト層11の開口部の直径を全て同じとしておくとともに、スルーホール6の直上に位置する半導体素子接続パッド9に溶着される半田バンプ12の体積をスルーホール6の直上に位置しない半導体素子接続パッド9に溶着される半田バンプ12の体積よりも大きいものとすることにより、スルーホール6の直上に位置する半導体素子接続パッド9に溶着された半田バンプ12の高さH1を、スルーホール6の直上に位置しない半導体素子接続パッド9に溶着された半田バンプ12の高さH2よりも5~15μm程度高くしてもよい。"