複数のチップを有する半導体ウエハの前記チップに高電圧を印加して前記ウエハに形成された複数チップをテストする方法において、前記高電圧を所定の試験時間内に複数回前記チップに印加するとともに前記印加毎にリーク電流値を測定し、該リーク電流値が前記測定毎に増加しているか否かを判定し、増加がなくなりかつ該測定されたリーク電流値が所定の規格値以下の場合前記チップのテストを終了する半導体ウエハのテスト方法。前記高電圧を印加する回数は、任意の回数とし、その範囲は、所定規格の試験時間内とする請求項1記載の半導体ウエハのテスト方法。前記所定規格の試験時間においても前記測定されたリーク電流値が増加している場合は、該当チップを不良と判定する請求項1記載の半導体ウエハのテスト方法。前記リーク電流値が前記測定毎に増加しているか否かの判定は測定時の直前の測定によるリーク電流値との差分判定により行う請求項1記載の半導体ウエハのテスト方法。前記した半導体ウエハのテスト方法は、製造バラつきを含んだウェハに対しては必ずしも適切な印加時間になっておらず、試験時間の時長や、品質的な面からも問題が有ると本発明者は考えた。さらに、劣化性不良モードの検出が完全には出来ていないと思われる点も発明者は指摘した。又、前記特許文献1にはこのような本発明者が指摘した問題点やその解決策については記載がない。従って、劣化性不良モードの検出が確実に出来かつ試験時間の短縮を行える半導体ウエハのテスト方法が要求される。その他の課題と新規な特徴は本明細書の記述及び添付図面から明らかになるであろう。本願において開示される発明のうち代表的なものの概要を簡単に説明すれば下記の通りである。すなわち、複数のチップを有する半導体ウエハの前記チップに高電圧を所定の試験時間内に複数回印加するとともに前記印加毎にリーク電流値を測定し、該リーク電流値が前記測定毎に増加しているか否かを判定し、増加がなくなりかつ該測定されたリーク電流値が所定の規格値以下の場合前記チップのテストを終了する半導体ウエハのテスト方法。本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。すなわち、劣化性不良モードの検出が確実に出来る半導体ウエハのテスト方法を得ることができる。又、試験時間の短縮を行える半導体ウエハのテスト方法を得ることができる。このようなテスト方法により、良品チップの分類及び品質判定の精度が向上する。以下、図面を参照して実施の形態を詳細に説明する。同一のものについては、原則として同一の符号を付している。図1は、試験時間とリーク電流の関係を示す図である。同図に示すように、高電圧印加時間を細かく区切りT0~T4、各ポイントでリーク電流の値I0~I4を測定する。そしてリーク電流が飽和したポイントで試験終了とし、チップごとに各ポイントでの電流値と飽和したポイント時間を出力する。チップとしての判定基準はリーク電流値と試験時間の両方に規格を設けて判定する。従来ではリーク電流が飽和していなくても、ある設けられた測定ポイントで規格を満たしていればPASS判定となってしまう為、劣化性の見られるチップを完全に検出するのが不可能であったが、本発明によれば、劣化性不良モードの検出が確実に出来るという効果がある。またリーク電流が飽和した時点で試験ストップとなるため、特異なチップを除いた殆ど全てのチップでの試験時間が短縮されるため、テスト時間試験時間の短縮を行うことができる。図2は、本実施の形態に係わる半導体ウエハのテスト方法のフローを示す図である。同図からわかるように、S1に示すように、高電圧HVSを印加HVS印加0し、S2のようにリーク電流I0を測定する。そして、S3で次の高電圧HVSを印加HVS印加1し、S4でリーク電流I1を測定する。そして、S5に示すように、I0とI1との差異及びI1とSPECとの差異を比較してI1―I0≒0でかつI1<SPECか否かの判定を行い、YESの場合はPASS判定をして該当チップの試験は終了とする。又、NOの場合は、次工程に進み、S6のように第2の高電圧HVSを印加HVS印加2し、S7でリーク電流I2を測定する。そして、S8に示すように、I1とI2との差異及びI2とSPECとの差異を比較してI2―I1≒0でかつI2<SPECTか否かの判定を行い、YESの場合はPASS判定をして該当チップの試験は終了とする。又、NOの場合は、次工程に進みS9、S10に示すように、高電圧HVSの印加HVS印加nを行い、そのつどリーク電流Inを測定する。そして、所定回数n回後S11に示すように、In―In-1≒0でかつIn<SPECか否かの判定を行い、この条件を満足しない場合は、FAIL判定とする。満足する場合は、PASS判定となる。このような実施の形態では、高電圧の印加時間を細かく分け、その都度電流値を測定し、電流値が規格値を満たしていることに加え、高電圧印加前後で電流値が増加しているかどうかをも判定基準に加えている。そのため、従来よりも高電圧印加時間が大幅に短くても電流値が規格内であり、かつ高電圧印加前後で電流値が増加していなければ劣化性は無いと判断し試験終了となる。逆に電流値が規格内であっても高電圧を印加するたびに電流値が増加するものは後工程での不良につながる可能性があると判断し、そのチップは処置対象ロットとする。図3は、図2に示すフローのうちS2、S4、S7、S10それぞれの電流値測定による差分判定について記載したものである。すなわち、高電圧印加を数回に区切り、その都度リーク電流値を測定することにより差分判定を行うものであり、それにより電流値が増加しているか否かを確認するものである。次に、図4は、ウエハ一枚におけるチップ全数の試験とその結果を横軸に試験時間を縦軸にリーク電流値をとり表したものである。aは従来法に基づいた試験結果でb本発明の実施形態に沿った試験結果を表す。同図からわかるように、従来aでは高電圧印加時間を固定していたため、規格内であれば劣化性があるモードでもPASS判定となっていた。一方、本実施の形態bによれば、高電圧印加時間を細かく分けかつ差分判定を行うため、劣化性のあるモードも検出が可能となる。従って、スクリーニング精度が向上する。図5は、試験チップの試験時間によるリーク電流値の推移図及び本実施の形態と従来方法での判定の比較を示す図である。同図の点線に示すようなリーク電流値の推移の場合は、従来法ではPASSであっても、本発明ではFAILとなる。図6は、従来の半導体ウエハのテスト方法を示すフロー図である。以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。