ディザ処理に用いられるディザマトリクスを複数格納したレジスタと、入力画像データのフレーム数をカウントするフレームカウンタと、前記フレームカウンタのカウント数に基づいて、前記複数のディザマトリクスのいずれか1つを選択する第1セレクタと、前記第1セレクタで選択されたディザマトリクスを用いて前記入力画像データにディザ値を加算する加算器とを有することを特徴とする画像処理回路。前記レジスタに格納するディザマトリクスのディザパターンの入力を受け付けるインタフェイス部をさらに有することを特徴とする請求項1に記載の画像処理回路。前記第1セレクタは、前記フレームカウンタのカウント数が予め定められたカウント数に達した場合に、選択対象とするディザマトリクスを切り換え、前記インタフェイス部は、前記切り換えを行うカウント数の入力を受け付けることを特徴とする請求項2に記載の画像処理回路。前記レジスタは、予め定められたディザマトリクスを格納する第1レジスタと、前記インタフェイス部を介して入力されるディザマトリクスを格納する第2レジスタとを含み、前記画像処理回路は、前記第1レジスタと前記第2レジスタとのいずれか1つを選択する第2セレクタをさらに有することを特徴とする請求項3に記載の画像処理回路。前記インタフェイス部は、前記第1レジスタと前記第2レジスタとのいずれを前記第2セレクタが選択するかに関する指示命令が入力されることを特徴とする請求項4に記載の画像処理回路。前記第1レジスタは、ディザパターンが異なる複数のベイヤー型ディザマトリクスを予め格納していることを特徴とする請求項5に記載の画像処理回路。請求項1~請求項6のいずれか一項に記載の画像処理回路を集積化したことを特徴とする半導体装置。請求項7に記載の半導体装置と、前記半導体装置に前記入力画像データを供給する画像入力部と、を有することを特徴とする画像処理装置。ところで、ディザマトリクスは、そのパターンが固定である場合、LCDLiquidCrystalDisplay等の表示装置に焼き付きを起こしてしまうことがあった。また、パターンが固定である場合、ユーザがディザパターンを目視しやすく、ノイズのように感じられることがあった。本発明は、本願の発明者により見出された上記の問題点に鑑み、画像データに対してディザ処理を行う画像処理回路であって、表示装置の焼き付きを防止するとともに、画像の視認性を向上させることが可能な画像処理回路、これを集積化して成る半導体装置、並びに、これを用いた画像処理装置を提供することを目的とする。上記目的を達成するために、本発明に係る画像処理回路は、ディザ処理に用いられるディザマトリクスを複数格納したレジスタと、入力画像データのフレーム数をカウントするフレームカウンタと、前記フレームカウンタのカウント数に基づいて、前記複数のディザマトリクスのいずれか1つを選択する第1セレクタと、前記第1セレクタで選択されたディザマトリクスを用いて前記入力画像データにディザ値を加算する加算器と有する構成第1の構成とされている。なお、上記第1の構成から成る画像処理回路は、前記レジスタに格納するディザマトリクスのディザパターンの入力を受け付けるインタフェイス部をさらに有する構成第2の構成にするとよい。また、上記第2の構成から成る画像処理回路は、前記第1セレクタが、前記フレームカウンタのカウント数が予め定められたカウント数に達した場合に、選択対象とするディザマトリクスを切り換え、前記インタフェイス部は、前記切り換えを行うカウント数の入力を受け付ける構成第3の構成にするとよい。また、上記第3の構成から成る画像処理回路は、前記レジスタが、予め定められたディザマトリクスを格納する第1レジスタと、前記インタフェイス部を介して入力されるディザマトリクスを格納する第2レジスタとを含み、前記画像処理回路は、前記第1レジスタと前記第2レジスタとのいずれか1つを選択する第2セレクタをさらに有する構成第4の構成にするとよい。また、上記第4の構成から成る画像処理回路は、前記インタフェイス部が、前記第1レジスタと前記第2レジスタとのいずれを前記第2セレクタが選択するかに関する指示命令が入力される構成第5の構成にするとよい。また、上記第5の構成から成る画像処理回路は、前記第1レジスタが、ディザパターンが異なる複数のベイヤー型ディザマトリクスを予め格納している構成第6の構成にするとよい。また、本発明に係る半導体装置は、上記第1~第6いずれかの構成から成る画像処理回路を集積化した構成第7の構成とされている。また、本発明に係る画像処理装置は、上記第7の構成から成る半導体装置と、前記半導体装置に前記入力画像データを供給する画像入力部と、を有する構成第8の構成とされている。本発明によれば、表示装置の焼き付きを防止するとともに、画像の視認性を向上させることが可能な画像処理回路、及びこれを集積化して成る半導体装置、並びに、これを用いた画像処理装置を提供することが可能となる。図1は、本発明に係る画像処理装置1を示すブロック図である。画像処理装置1は、撮像部10画像入力部と、画像処理IC11と、出力部12とを有する。撮像部10は、所定のレンズ群や撮像素子、例えばCMOSComplementaryMetalOxideSemiconductorセンサやCCDChargeCoupledDevicesセンサ等を備えており、被写体の光学像を結像させることで被写体の撮像処理、例えば30フレーム毎秒の動画撮像を行う。なお、撮像部10で生成された入力画像データは、画像処理IC11に逐次出力される。なお、入力画像データの生成手段は、撮像部10に限定されるものではなく、その他の画像入力部メディア再生装置や放送受信装置などを用いても構わない。画像処理IC11は、撮像部10からの入力画像データに、ディザ処理を施して出力画像データを生成する。画像処理IC11で生成された出力画像データは、出力部12に逐次出力される。なお、画像処理IC11が実施するディザ処理の詳細については後述する。出力部12は、LCDLiquidCrystalDisplay等のディスプレイ例えば、車載モニタを備えており、輝度変換処理部11によってディザ処理のなされた出力画像データを逐次表示する。上記構成から成る画像処理装置1は、撮像部10で得られた入力画像データに所定のディザ処理を施して出力画像データを生成し、この出力画像データに応じた画像表示を行う。次に、画像処理装置1におけるディザ処理の全体的な流れについて、図2を参照しながら説明する。図2は、本発明に係る画像処理IC11の詳細を示すブロック図である。画像処理IC11は、撮像部10で得られる入力画像を構成する各画素に対して所定のディザ値を加算することにより、ディザ処理が施された出力画像を生成する半導体装置である。図2に示すように、画像処理IC11は、撮像部10等から入力される入力画像データであるDIにディザ処理を施し、出力画像データであるDOを生成し、出力する。画像処理IC11は、インタフェイス部21と、レジスタ22第1レジスタと、レジスタ23第2レジスタと、セレクタ24第2セレクタと、セレクタ25第1セレクタと、フレームカウンタ26と、選択カウンタ27と、X方向カウンタ28と、Y方向カウンタ29と、パターン選択部30と、ディザ値加算器31加算器と、オーバーフロー処理部32と、を集積化して成る。インタフェイス部21は、画像処理IC11の外部に設けられている装置との間で、制御信号の入出力を行う。本実施形態では、インタフェイス部21は、外部接続されるCPUCentralProcessingUnit等の演算装置不図示に接続される。そして、後述するレジスタ23に格納されているディザマトリクスの内容を書き換えるための、制御信号を受け付けるのに用いられる。レジスタ22は、画像処理装置1の生産時等に予め作成されたディザマトリクスを格納する記録装置である。レジスタ23は、ユーザにより作成されたディザマトリクスを格納する記録装置である。レジスタ23の内容は、インタフェイス部21を介して入力される制御信号により、書き換え可能である。レジスタ22及びレジスタ23は、共に4つのレジスタを含むように構成されている。レジスタ22に含まれるレジスタ22-1~レジスタ22-4と、レジスタ23に含まれるレジスタ23-1~レジスタ23-4とは、16値=4×4を格納できる構成となっている。これにより、4×4のディザマトリクスに含まれる16値を、各々のレジスタに格納できる。図3は、レジスタ22に格納されているディザマトリクスの一例を示した模式図である。例えば図3aに示すディザマトリクスがレジスタ22-1に、図3bに示すディザマトリクスがレジスタ22-2に、図3cに示すディザマトリクスがレジスタ22-3に、図3dに示すディザマトリクスがレジスタ22-4に格納されている。図示の通り、図3a~図3dは、各々異なるディザパターンとされている。ディザマトリクスは、4列X方向の00~03×4行Y方向の00~03のサイズの構成である。各ディザ値は4ビットで表され、0~15の値を取る。なお図3に示す配置例は一般的なベイヤー型マトリクスであるが、これ以外の配置のディザマトリクスを用いる形態でもよい。セレクタ24は、セレクタ24-1~セレクタ24-4の4つのセレクタを含むセレクタ群である。セレクタ24は、レジスタ22とレジスタ23とのいずれか一方を選択し、セレクタ25に接続する。図2に示すように、セレクタ24-1はレジスタ22―1とレジスタ23―1とに接続され、いずれか一方をセレクタ25に接続する。また、セレクタ24-2はレジスタ22―2とレジスタ23―2とに接続されている。セレクタ24-3、セレクタ24-4についても、同様の接続形態となっている。セレクタ24-1~セレクタ24-4の切り換えは、それぞれ個別に行うことが可能である。また、この切り換えは、例えば予め受け付けたユーザ指示図示されていない制御用レジスタの格納値等に基づいて行う。つまりユーザは、予め用意されているディザマトリクスを用いてディザ処理を実施したい場合に、セレクタ24の接続先をレジスタ22へ切り換える。逆に、ユーザが作成したディザマトリクスを用いてディザ処理を実施したい場合に、セレクタ24の接続先をレジスタ23へ切り換える。セレクタ25は、セレクタ24-1~セレクタ24-4のいずれか1つを選択し、パターン選択部30に接続する。セレクタ25は、いずれのセレクタ24を選択するかを、選択カウンタ27より送られてくる2ビットの制御信号に基づいて決定する。セレクタ25は、例えば、制御信号の値が00である場合に、セレクタ24-1を選択して接続する。また、01である場合に、セレクタ24-2を選択して接続する。このように、制御信号の値と選択されるセレクタ24が一対一の関係となるようにする。これによりパターン選択部30は、セレクタ25で選択されたセレクタ24を介して、レジスタ22またはレジスタ23より、ディザマトリクスの読み込みが可能となる。フレームカウンタ26は、入力画像データDIのフレーム数をカウントするカウンタである。フレームカウンタ26は、新たなフレームの入力画像データが入力される度に、カウントアップを行う。そしてカウントアップを行う度に、カウントアップが行われたことを示すカウント信号を選択カウンタ27へ送信する。選択カウンタ27は、フレームカウンタ26より送られてくるカウント信号に基づいて、2ビットの制御信号を生成してセレクタ25へ送信する。より具体的には、選択カウンタ27は予め、閾値Aを入力しておく。そしてフレームカウンタ26よりカウント信号が入力される度に、入力回数が所定の閾値Aを超えるか否かを判定する。閾値Aを超えない場合、入力回数をインクリメントする。閾値Aを超える場合、入力回数を初期化するとともに、2ビットの制御信号をセレクタ25へ送信する。この際、前回送信した制御信号の値をインクリメントした制御信号を送信する。例えば、前回送信した制御信号が00であった場合、01を送信する。また、前回送信した制御信号が03であった場合、00を送信する。これにより、セレクタ25が、セレクタ24-1~セレクタ24-4のいずれを選択するかを、入力画像データの入力フレーム数に基づいて切り換えることが可能である。なお、上記の閾値Aは、例えば8ビットの値であり、0~255の範囲でユーザが設定可能である。閾値Aは、予め不図示のレジスタ等に記録されている。或いは、インタフェイス部21を介して、選択カウンタ27へ入力される形態でもよい。これによりユーザは、閾値Aを変更することにより、セレクタ25が切り換えを行う間隔、ひいてはディザマトリクスのパターン変更間隔を、調整することが可能である。つまり閾値Aが少ないほどパターン変更の頻繁が上がり、大きいほど頻度が下がる。X方向カウンタ28及びY方向カウンタ29は、ディザマトリクス内に含まれるディザ値の中から、使用するディザ値の座標を決定するための2ビットのカウンタである。X方向カウンタ28は、入力画像データの1画素に対するディザ値加算が完了する度に、カウントアップする。より具体的には、00、01、02、03、00と、4つの値をループするようにカウントアップする。そしてカウントアップの度に、カウント値をパターン選択部30へ送る。Y方向カウンタ29は、入力画像データの1ラインに対するディザ値加算が完了する度に、カウントアップする。X方向カウンタ28と同様、4つの値をループするようにカウントアップする。そしてカウントアップの度に、カウント値をパターン選択部30へ送る。パターン選択部30は、X方向カウンタ28より送られてくるカウント値を列座標、Y方向カウンタ29より送られてくるカウント値を行座標とし、ディザマトリクスより読み出すディザ値の座標を決定し、ディザ値を読み出す。ディザ値加算器31は、パターン選択部30により読み出されたディザ値を、入力画像データの1画素に対して加算する。例えば入力画像データの各画素が12ビットデータである場合、この下位4ビットに対して、読み出されたディザ値を加算する。そして加算が行われたデータを、オーバーフロー処理部32へ出力する。オーバーフロー処理部32は、ディザ値加算器31による加算処理がなされたデータがオーバーフローを起こした場合に、データを最大値に丸め込む処理を行う。より具体的には、例えば入力画像データの各画素が12ビットデータである場合に、加算処理によって13ビットまであふれてしまう可能性がある。この場合に、12ビット全てが1であるデータに変換し、出力画像データを生成する。なお、オーバーフローが発生していない場合は、データのスルーを行う。以上に説明したX方向カウンタ28~ディザ値加算器31により実施されるディザ値加算処理の具体例について、図3及び図4を用いて説明する。図4は、入力画像データを画素単位で示した模式図である。図4の1ブロックが1画素に相当する。なお以下の説明では、図3aに示すディザマトリクスを使用してディザ値加算を行う場合の例を示す。図3aに示すディザマトリクスの、4列4行の各座標から、X方向カウンタ28及びY方向カウンタ29のカウンタ値に応じて、ディザ値が順次読み出される。初期状態では、X方向カウンタ28が00、Y方向カウンタ29が00であるため、ディザマトリクスの00列00行のディザ値が読み出されることとなる。まず、図4の1ライン目の左端の画素に対して、ディザマトリクスの00列00行のディザ値0が加算される。加算後、X方向カウンタ28がインクリメントされ、01となる。次に、加算が行われた右隣の画素が加算対象となる。上記のインクリメントが行われたため、ディザマトリクスの01列00行のディザ値8が、対象の画素に加算される。以降はこの繰り返しにより、1ライン目の画素に対して、02列00行のディザ値2、03列00行のディザ値10、00列00行のディザ値0のように、ディザ値の加算が順次行われる。1ライン目のディザ値加算が完了すると、Y方向カウンタ29がインクリメントされるとともに、X方向カウンタ28が初期化される。これにより、2ライン目の画素に対して、ディザ値の加算が行われる。まず、2ライン目の左端の画素に対して、ディザマトリクスの00列01行のディザ値12が加算される。加算後、X方向カウンタ28がインクリメントされ、01となる。次に、加算が行われた右隣の画素が加算対象となる。上記のインクリメントが行われたため、ディザマトリクスの01列01行のディザ値4が、対象の画素に加算される。以降はこの繰り返しにより、2ライン目の画素に対して、02列01行のディザ値14、03列01行のディザ値6、00列01行のディザ値12のように、ディザ値の加算が順次行われる。4ライン目の右端の画素まで加算処理が完了すると、X方向カウンタ28及びY方向カウンタ29が共に初期化される。これにより、5ライン目の画素に対して、00列00行のディザ値0、01列00行のディザ値8、02列00行のディザ値2、03列00行のディザ値10、00列00行のディザ値0のように、ディザ値の加算が順次行われる。以上に説明した本実施形態によれば、異なるディザパターンのディザマトリクスをレジスタ22及びレジスタ23に複数格納し、入力画像データの入力フレーム数に基づいて、所定間隔でディザマトリクスを切り換えてディザ値加算を行う。これにより、出力部12に含まれる表示装置の焼き付きを防止するとともに、ディザ処理の結果がノイズとして視認される確率を低減することができる。<その他の変形例>なお、本発明の構成は、上記実施形態のほか、発明の主旨を逸脱しない範囲で種々の変更を加えることが可能である。すなわち、上記実施形態は、全ての点で例示であって、制限的なものではないと考えられるべきであり、本発明の技術的範囲は、上記実施形態の説明ではなく、特許請求の範囲によって示されるものであり、特許請求の範囲と均等の意味及び範囲内に属する全ての変更が含まれると理解されるべきである。また上記の実施形態では、ディザ値のビット数として4ビット、入力画像データ及び出力画像データのビット数として12ビットを例に説明を行っているが、これ以外のビット数を用いる形態でもよい。また、ディザ値加算後に画像データのビット数を削減する場合のように、入力画像データと出力画像データとのビット数が異なる処理形態においても、本発明を適応することが可能である。また本発明の画像処理装置としては、例えばテレビジョン装置、ハードディスクレコーダ、ビデオカメラ等の装置のほか、インターネットを介して提供される画像コンテンツの再生機能を備えたパーソナルコンピュータ等を用いることができる。