第1の回路と、前記第1の回路と同じ回路機能を有する第2の回路と、前記第1の回路の出力と前記第2の回路の出力を比較し、比較結果が不一致であるときに故障検出信号を出力する比較回路と、通常動作モードとテストモードの切り替えを制御するテスト信号がテストモードを示すときは、前記第2の回路へ入力する信号を、前記第1の回路へ入力される信号とは異なる信号とする切り替え回路とを備えることを特徴とする二重化回路。前記テスト信号が複数あり、前記第1の回路へ入力される信号に応じて、前記切り替え回路へ入力されるテスト信号が異なることを特徴とする請求項1に記載の二重化回路。前記第1の回路へ入力される書き込み制御信号が、前記切り替え回路を介して、前記第2の回路へ入力されることを特徴とする請求項1または2に記載の二重化回路。第1の回路と、前記第1の回路と同じ回路機能を有する第2の回路と、前記第1の回路の出力と前記第2の回路の出力を比較し、比較結果が不一致であるときに故障検出信号を出力する比較回路と、通常動作モードとテストモードの切り替えを制御するテスト信号がテストモードを示すときは、前記第2の回路へ入力する信号を、前記第1の回路へ入力される信号とは異なる信号とする切り替え回路とを備える二重化回路のテスト方法であって、前記テスト信号をテストモードに設定して前記第1の回路および前記第2の回路を動作させ、前記比較回路から前記故障検出信号が出力されないときは、前記比較回路が故障と判定することを特徴とするテスト方法。前記テスト信号が複数あり、前記第1の回路へ入力される信号に応じて、前記切り替え回路へ入力されるテスト信号が異なる請求項4に記載の二重化回路のテスト方法であって、前記複数のテスト信号の通常動作モードとテストモードの設定が、テスト信号ごとに独立して行われることを特徴とするテスト方法。前記第1の回路へ入力される書き込み制御信号が、前記切り替え回路を介して、前記第2の回路へ入力される請求項4または5に記載の二重化回路のテスト方法であって、動作モードを前記通常動作モードに設定して前記書き込み制御信号を書き込みモードにし、前記第1の回路および前記第2の回路へ同じ値の第1のデータを書き込み、その後、動作モードを前記テストモードに設定して前記書き込み制御信号を書き込みモードにし、前記第1の回路へ前記第1のデータとは値の異なる第2のデータを書き込むことを特徴とするテスト方法。請求項1に記載の二重化回路を備えることを特徴とする半導体装置。そこで、本発明が解決しようとする課題は、比較回路の故障検出が可能な二重化回路、半導体装置およびテスト方法を提供することにある。実施形態の二重化回路は、第1の回路と、前記第1の回路と同じ回路機能を有する第2の回路と、前記第1の回路の出力と前記第2の回路の出力を比較し、比較結果が不一致であるときに故障検出信号を出力する比較回路と、を備える。また、この二重化回路は切り替え回路を備えている。この切り替え回路は、通常動作モードとテストモードの切り替えを制御するテスト信号がテストモードを示すときは、前記第2の回路へ入力する信号を、前記第1の回路へ入力される信号とは異なる信号とする。以下、本発明の実施の形態について図面を参照して説明する。なお、図中、同一または相当部分には同一の符号を付して、その説明は繰り返さない。第1の実施形態図1は、本発明の第1の実施形態に係る二重化回路の構成の概念を示す図である。本実施形態の二重化回路は、本体回路1と、本体回路1と同じ回路機能を有する監視用回路2と、本体回路1の出力信号OUTと監視用回路2の出力信号MNTを比較し、比較結果が不一致であるときに故障検出信号ERRを出力する比較回路3と、動作モードの切り替えを制御するテスト信号が通常動作モードを示すときは、監視用回路2への入力信号ITを本体回路1への入力信号INと同じ信号とし、テスト信号がテストモードを示すときは、監視用回路2への入力信号ITを本体回路1への入力信号INとは異なる信号とする切り替え回路4と、を備える。図2aに、切り替え回路4の具体的な回路例を示す。図2bには、図2aに示した切り替え回路4の真理値表を示す。テスト信号TESTは、動作モードの切り替えを制御する信号である。テスト信号TESTを‘0’に設定すると、動作モードは通常動作モードとなり、テスト信号TESTを‘1’に設定すると、動作モードはテストモードとなる。テスト信号TESTで動作モードの切り替えを制御することにより、監視用回路2への入力信号ITは、通常動作モード時は本体回路1への入力信号INと同じ信号となり、テストモード時は常に‘0’となる。ここで、例えば、入力信号INおよび入力信号ITがアサートとなる論理レベルが‘1’である場合を考える。この場合、通常動作モードのときは、入力信号INがアサート状態になると、入力信号ITもアサート状態になる。一方、テストモードのときは、入力信号INがアサート状態になっても、入力信号ITはデアサート状態である。また、図2cに、切り替え回路4の別の回路構成を示す。図2dは、図2cに示した回路の真理値表である。図2cに示した回路の場合、テストモード時、監視用回路2への入力信号ITは、入力信号INの信号レベルを反転させた信号となる。このような切り替え回路4を用いることにより、テストモード時は、監視用回路2の出力信号MNTを本体回路1の出力信号OUTとは異なる値とすることができる。本実施形態では、このテストモード時に監視用回路2の出力信号MNTを本体回路1の出力信号OUTと異なる値にすることができることを利用して、比較回路3の故障検出を行う。すなわち、監視用回路2の出力信号MNTが本体回路1の出力信号OUTと異なるときに、比較回路3から故障検出信号ERRが出力されれば比較回路3は正常と判定し、比較回路3から故障検出信号ERRが出力されなければ比較回路3は故障と判定する。ところで、実際の本体回路1へは、バスラインの信号、データ系の信号、制御系の信号など、性格の異なる様々な信号が入力される。また、本体回路1の出力も、様々な入力の組み合わせによって生成される。したがって、テストモード時の監視用回路2への入力を、一律、本体回路1への入力信号の反転信号とするよりは、部分的に反転信号とした方が、監視用回路2の出力を効率よく本体回路1の出力と異ならせることができる。図3は、本発明の実施形態に係る二重化回路の実際的な構成の例を示すブロック図である。図3に示す例では、3系統の入力信号IN-1、IN-2、IN-3が、それぞれに、切り替え回路4-1、4-2、4-3へ入力される。切り替え回路4-1、4-2、4-3は、テスト信号TEST-1、TEST-2、TEST-3により、それぞれ独立に、通常動作モードとテストモードの切り替えが行われる。なお、切り替え回路4-1、4-2、4-3の通常動作モードとテストモードの切り替え動作は、切り替え回路4と同じく、図2bに示す真理値表に従う。切り替え回路4-1、4-2、4-3の通常動作モードとテストモードの切り替えが独立に行われることにより、監視用回路2への入力IT-1、IT-2、IT-3を、入力信号IN-1、IN-2、IN-3の正転信号とするか、反転信号とするかを任意に組み合わせることができる。その結果、本体回路1の出力信号OUT-1、OUT-2、OUT-3の値と、監視用回路2の出力信号MNT-1、MNT-2、MNT-3の値とを、容易に異ならせることができる。比較回路3は、本体回路1の出力信号OUT-1、OUT-2、OUT-3の値と、監視用回路2の出力信号MNT-1、MNT-2、MNT-3の値とを、それぞれに比較し、いずれかの比較で不一致が発生したときは、故障検出信号ERRを出力する。次に、本実施形態の二重化回路における、比較回路3の故障を検出するためのテスト方法の具体的な例について、図4および図5を用いて説明する。図4に示すブロック図では、本体回路1がレジスタ11を有しており、レジスタ11は、書き込み制御信号WRが‘1’のとき、バス信号BUSから入力された値が書き込まれ、読み出し制御信号RDが‘1’のとき、格納している値を出力信号OUTとして出力する。また、監視用回路2は、本体回路1のレジスタ11と同じ回路であるレジスタ21を有している。この監視用回路2への入力は、切り替え回路4-1、4-2、4-3を介して入力される。すなわち、バス信号BUSが入力される切り替え回路4-1はバス信号BUS-Tを、書き込み制御信号WRが入力される切り替え回路4-2は書き込み制御信号WR-Tを、読み出し制御信号RDが入力される切り替え回路4-3は読み出し制御信号RD-Tを、監視用回路2へ入力する。切り替え回路4-1、4-2、4-3は、テスト信号TEST-1、TEST-2、TEST-3により、それぞれ独立に、通常動作モードとテストモードの切り替えが行われる。また、切り替え回路4-1は、図2cに示した回路構成を有するものとし、切り替え回路4-2、4-3は、図2aに示した回路構成を有するものとする。レジスタ21は、書き込み制御信号WR-Tが‘1’のとき、バス信号BUS-Tから入力された値が書き込まれ、読み出し制御信号RD-Tが‘1’のとき、格納している値を出力信号OUT-Tとして出力する。比較回路3は、本体回路1の出力信号BUSの値と監視用回路2の出力信号BUS-Tの値との比較、および本体回路1の出力信号OUTの値と監視用回路2の出力信号OUT-Tの値との比較を行い、いずれかの比較で不一致が発生したときは、故障検出信号ERRを出力する。図5は、図4に示す二重化回路における、比較回路3の故障を検出するためのテストシーケンスの例を示すタイムチャートである。なお、ここでは、テスト信号TEST-1、TEST-3の値は、‘0’に固定されている。テストの際は、まず、テスト信号TEST-2を‘0’通常動作モードにして、バス信号BUSのデータ値をD1にし、書き込み制御信号WR‘1’書き込み許可にする。これにより、本体回路1のレジスタ11に値D1が格納される。このとき、テスト信号TEST-1が‘0’通常動作モードであるので、監視用回路2へ入力されるバス信号BUS-Tのデータ値もD1となる。また、テスト信号TEST-2が‘0’であるので、監視用回路2へ入力される書き込み制御信号WR-Tも‘1’書き込み許可となり、監視用回路2のレジスタ21にも値D1が格納される。その後、一旦、書き込み制御信号WRを‘0’とした後に、テスト信号TEST-2を‘1’テストモードに変化させた上で、再度、書き込み制御信号WRを‘1’にする。このとき、バス信号BUSのデータ値をD2D1とは異なる値とする。テストモード時も、書き込み制御信号WRが‘1’になると、本体回路1は、レジスタ11への書き込み動作が行われる。したがって、レジスタ11が書き換えられ、レジスタ11には値D2が格納される。一方、テストモード時、監視用回路2へ入力される書き込み制御信号WR-Tは‘0’のままであり、監視用回路2のレジスタ21はデータの書き換えが行われない。すなわち、レジスタ21に格納されているデータの値はD1のままである。次に、読み出し制御信号RDを‘1’読み出し許可とする。このとき、テスト信号TEST-3が‘0’通常動作モードであるので、監視用回路2へ入力される読み出し制御信号RD-Tも‘1’読み出し許可となる。そこで、本体回路1のレジスタ11からは値D2が読み出されて、出力信号OUTの値はD2となる。一方、監視用回路2のレジスタ21からは値D1が読み出されて、出力信号OUT-Tの値はD1となる。そこで、この読み出し制御信号RDが‘1’である期間を比較回路3の故障診断期間として、比較回路3から出力される故障検出信号ERRの信号レベルをチェックする。故障検出信号ERRの信号レベルとしては、例えば、本体回路1の出力と監視用回路2の出力が不一致のときは‘1’が出力され、一致のときは‘0’が出力されるものとする。この場合、本体回路1の出力信号OUTの値がD2、監視用回路2の出力信号OUT-Tの値がD1であるので、本来ならば、比較回路3から出力される故障検出信号ERRの信号レベルは‘1’不一致のはずである。そこで、もし、比較回路3から出力される故障検出信号ERRの信号レベルが‘0’一致であるならば、比較回路3が正常に動作していないことになる。したがって、故障検出信号ERRの信号レベルが‘0’ならば比較回路3は故障と判定することができ、故障検出信号ERRの信号レベルが‘1’ならば比較回路3は正常と判定することができる。なお、比較回路3のうち、本体回路1の出力信号BUSと監視用回路2の出力信号BUS-Tとの比較を行う回路の故障診断を行う場合は、テスト信号TEST-1を‘1’テストモードとするだけでよい。これにより、監視用回路2の出力信号BUS-Tの値は、本体回路1の出力信号BUSの値を反転させたものとなり、上述の故障検出信号ERRの信号レベルによる故障診断を容易に行うことができる。このような本実施形態によれば、本体回路1へ入力される信号を切り替え回路4を介して監視用回路2へ入力することにより、テストモード時に監視用回路2へ入力される信号を本体回路1へ入力される信号とは異なる信号とすることができる。これにより、監視用回路2の出力信号MNTを本体回路1の出力信号OUTとは異なる値とすることができる。よって、このことを利用して比較回路3の故障検出を行うことができる。第2の実施形態図6は、本発明の第2の実施形態に係る半導体装置の構成の例を示すブロック図である。本実施の形態の半導体装置は、第1の実施形態で示した二重化回路を有するMCUマイクロコンピュータユニットである。本実施形態のMCU100は、二重化回路110と、CPU120と、ROM130と、RAM140と、を備える。CPU120は、通常、例えばROM130に格納されたプログラムを実行し、その処理結果をRAM140に書き込むなどの処理を行っている。本実施形態では、二重化回路110から出力される故障検出信号ERRは、CPU120に対する割り込み要求信号として用いられる。通常は、テスト信号TESTにより、動作モードが通常動作モードに設定されている。このとき、二重化回路110から故障検出信号ERRによる割り込み要求が発生した場合、CPU120は、二重化回路110の動作に異常が発生したと判断し、例えば、実行中のプログラムの処理を停止する。一方、二重化回路110の比較回路3のテストを実行するときは、テスト信号TESTにより、動作モードがテストモードに設定される。この場合、二重化回路10の比較回路3が正常に動作していれば、二重化回路110から故障検出信号ERRによる割り込み要求が発生するはずである。そこで、CPU120は、テストの実行中に二重化回路110から故障検出信号ERRによる割り込み要求が発生しなかったら、二重化回路10の比較回路3に故障が発生している、と判定する。このような本実施形態によれば、テストモード設定中に二重化回路10からの割り込み要求の発生を監視することにより、二重化回路10の比較回路3の故障を検出することができる。以上説明した少なくとも1つの実施形態の二重化回路によれば、比較回路の故障を検出することができる。また、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。