"受光した光量に応じた光電荷を生成しかつ蓄積する光電変換部、埋め込み型MOSキャパシタからなる第1の電荷蓄積部、及び、第2の電荷蓄積部を有する単位画素が複数配置され、複数の前記単位画素の一括露光が可能な画素アレイ部と、露光期間中に前記光電変換部により生成された光電荷を前記光電変換部、前記第1の電荷蓄積部及び前記第2の蓄積部に蓄積する第1の駆動、又は、露光期間中に前記光電変換部により生成された光電荷を前記光電変換部及び前記第1の電荷蓄積部に蓄積する第2の駆動を行う駆動部とを備える固体撮像装置。前記駆動部は、前記第2の駆動として、前記露光期間中に所定の回数、前記光電変換部及び前記第1の電荷蓄積部に蓄積された光電荷を電気信号として出力する駆動を行う請求項1に記載の固体撮像装置。前記露光期間中に出力された前記電気信号の値を画素毎に積算する積算部と、前記画素毎の積算値を保持する保持部とを更に備える請求項2に記載の固体撮像装置。前記駆動部は、前記露光期間の長さに応じて、前記第1の駆動と前記第2の駆動を切り替える請求項1に記載の固体撮像装置。前記駆動部は、前記第1の駆動として、前記露光期間中に、前記光電変換部の飽和電荷量以下の光電荷を前記光電変換部に蓄積し、前記光電変換部の飽和電荷量を超える光電荷を前記第1の電荷蓄積部及び前記第2の電荷蓄積部に蓄積する駆動を行い、前記第2の駆動として、前記露光期間中に、前記光電変換部の飽和電荷量以下の光電荷を前記光電変換部に蓄積し、前記光電変換部の飽和電荷量を超える光電荷を前記第1の電荷蓄積部に蓄積する駆動を行う請求項1に記載の固体撮像装置。前記単位画素は、前記光電変換部に蓄積された光電荷を前記第1の電荷蓄積部に転送する第1の転送ゲート部と、前記第1の転送ゲートの下に形成され、前記光電変換部から溢れた光電荷を、前記第1の電荷蓄積部に転送する第1のオーバーフローパスとを有する請求項5に記載の固体撮像装置。前記単位画素は、前記第1の電荷蓄積部に蓄積された光電荷を前記第2の電荷蓄積部に転送する第2の転送ゲート部と、前記第2の転送ゲートの下に形成され、前記第1の電荷蓄積部から溢れた光電荷を、前記第2の電荷蓄積部に転送する第2のオーバーフローパスとを更に有する請求項6に記載の固体撮像装置。前記駆動部は、前記光電変換部から全画素同時に光電荷を転送する際に、前記第1の電荷蓄積部の飽和電荷量以下の光電荷を前記第1の電荷蓄積部に蓄積し、前記第1の電荷蓄積部の飽和電荷量を超える光電荷を前記第2の電荷蓄積部に蓄積する駆動を行う請求項1に記載の固体撮像装置。前記単位画素は、前記光電変換部で光電荷の蓄積を行わない期間において、前記光電変換部内の電荷を選択的に排出する電荷排出ゲート部を有する請求項1に記載の固体撮像装置。前記単位画素は、電荷を電気信号として出力するフローティングディフュージョン部を有し、前記第2の電荷蓄積部は、前記第1の電荷蓄積部よりも単位面積当たりの容量値が大きいキャパシタにより構成される請求項1に記載の固体撮像装置。前記単位画素は、前記光電変換部に蓄積された光電荷を前記第1の電荷蓄積部に転送する第1の転送ゲート部と、前記第1の電荷蓄積部に蓄積された光電荷を前記フローティングディフュージョン部に転送する第2の転送ゲート部とを更に有する請求項10に記載の固体撮像装置。前記単位画素は、前記第1の電荷蓄積部に蓄積された光電荷を、前記第2の電荷蓄積部に転送する第3の転送ゲート部を更に有する請求項11に記載の固体撮像装置。前記単位画素は、前記フローティングディフュージョン部の光電荷をリセットするリセットゲート部と、前記フローティングディフュージョン部の光電荷を電気信号に変換する増幅トランジスタと、前記増幅トランジスタに接続されて画素選択を行う選択トランジスタとを更に有する請求項10に記載の固体撮像装置。前記単位画素は、前記フローティングディフュージョン部をリセットするリセットゲート部と、前記フローティングディフュージョン部の光電荷を電気信号に変換する増幅トランジスタとを更に有し、前記リセットゲート部に駆動電圧を印加することによって画素選択を行う請求項10に記載の固体撮像装置。前記第1の電荷蓄積部は、前記光電変換部の飽和電荷量よりも少ない飽和電荷量を持ち、前記第2の電荷蓄積部は、前記第1の電荷蓄積部の飽和電荷量との飽和電荷量の合計が前記光電変換部の飽和電荷量以上となる飽和電荷量を持つ請求項10に記載の固体撮像装置。前記第2の電荷蓄積部は、電荷を電気信号として出力するフローティングディフュージョン部により構成される請求項1に記載の固体撮像装置。前記単位画素は、前記光電変換部に蓄積された光電荷を前記第1の電荷蓄積部に転送する第1の転送ゲート部と、前記第1の電荷蓄積部に蓄積された光電荷を前記フローティングディフュージョン部に転送する第2の転送ゲート部とを有する請求項16に記載の固体撮像装置。前記単位画素は、前記フローティングディフュージョン部の光電荷をリセットするリセットゲート部と、前記フローティングディフュージョン部の光電荷を電気信号に変換する増幅トランジスタと、前記増幅トランジスタに接続されて画素選択を行う選択トランジスタとを更に有する請求項17に記載の固体撮像装置。受光した光量に応じた光電荷を生成しかつ蓄積する光電変換部、埋め込み型MOSキャパシタからなる第1の電荷蓄積部、及び、第2の電荷蓄積部を有する単位画素が複数配置され、複数の前記単位画素の一括露光が可能な画素アレイ部を備える固体撮像装置が、露光期間中に前記光電変換部により生成された光電荷を前記光電変換部、前記第1の電荷蓄積部及び前記第2の蓄積部に蓄積する第1の駆動、又は、露光期間中に前記光電変換部により生成された光電荷を前記光電変換部及び前記第1の電荷蓄積部に蓄積する第2の駆動を行う固体撮像装置の駆動方法。受光した光量に応じた光電荷を生成しかつ蓄積する光電変換部、埋め込み型MOSキャパシタからなる第1の電荷蓄積部、及び、第2の電荷蓄積部を有する単位画素が複数配置され、複数の前記単位画素の一括露光が可能な画素アレイ部と、露光期間中に前記光電変換部により生成された光電荷を前記光電変換部、前記第1の電荷蓄積部及び前記第2の蓄積部に蓄積する第1の駆動、又は、露光期間中に前記光電変換部により生成された光電荷を前記光電変換部及び前記第1の電荷蓄積部に蓄積する第2の駆動を行う駆動部とを備える固体撮像装置と、前記単位画素から出力される信号に対して信号処理を行う信号処理部とを備える電子機器。しかしながら、特許文献2に記載の従来技術においても、グローバルシャッタ機能のないCMOSイメージセンサと比較すると飽和電荷量において大きく劣ってしまう。何故なら、グローバル露光を実現するためには、単位画素内に電荷蓄積部従来技術の場合は埋め込み型MOSキャパシタだけでなく、更にトランジスタを追加することが必要となるためである。その結果、画像のダイナミックレンジの低下を招いてしまう。また、上記のグローバル露光を実現している従来技術とは別に、電荷蓄積部として、埋め込み型MOSキャパシタではなく、より単位面積当たりの容量値が大きいキャパシタを使用することも容易に想像できる。しかし、単位面積当たりの容量値が大きいキャパシタは総じてリーク電流が多く、暗電流や白点等の暗時特性の悪化が顕著となる問題がある。そこで、本技術は、グローバル露光を用いて、ダイナミックレンジが広く、かつ、ノイズが少ない画像を得ることができるようにするものである。本技術の第1の側面の固体撮像装置は、受光した光量に応じた光電荷を生成しかつ蓄積する光電変換部、埋め込み型MOSキャパシタからなる第1の電荷蓄積部、及び、第2の電荷蓄積部を有する単位画素が複数配置され、複数の前記単位画素の一括露光が可能な画素アレイ部と、露光期間中に前記光電変換部により生成された光電荷を前記光電変換部、前記第1の電荷蓄積部及び前記第2の蓄積部に蓄積する第1の駆動、又は、露光期間中に前記光電変換部により生成された光電荷を前記光電変換部及び前記第1の電荷蓄積部に蓄積する第2の駆動を行う駆動部とを備える。前記駆動部には、前記第2の駆動として、前記露光期間中に所定の回数、前記光電変換部及び前記第1の電荷蓄積部に蓄積された光電荷を電気信号として出力する駆動を行わせることができる。前記露光期間中に出力された前記電気信号の値を画素毎に積算する積算部と、前記画素毎の積算値を保持する保持部とをさらに設けることができる。前記駆動部には、前記露光期間の長さに応じて、前記第1の駆動と前記第2の駆動を切り替えさせることができる。前記駆動部には、前記第1の駆動として、前記露光期間中に、前記光電変換部の飽和電荷量以下の光電荷を前記光電変換部に蓄積し、前記光電変換部の飽和電荷量を超える光電荷を前記第1の電荷蓄積部及び前記第2の電荷蓄積部に蓄積する駆動を行わせ、前記第2の駆動として、前記露光期間中に、前記光電変換部の飽和電荷量以下の光電荷を前記光電変換部に蓄積し、前記光電変換部の飽和電荷量を超える光電荷を前記第1の電荷蓄積部に蓄積する駆動を行わせることができる。前記単位画素には、前記光電変換部に蓄積された光電荷を前記第1の電荷蓄積部に転送する第1の転送ゲート部と、前記第1の転送ゲートの下に形成され、前記光電変換部から溢れた光電荷を、前記第1の電荷蓄積部に転送する第1のオーバーフローパスとを設けることができる。前記単位画素には、前記第1の電荷蓄積部に蓄積された光電荷を前記第2の電荷蓄積部に転送する第2の転送ゲート部と、前記第2の転送ゲートの下に形成され、前記第1の電荷蓄積部から溢れた光電荷を、前記第2の電荷蓄積部に転送する第2のオーバーフローパスとを更に設けることができる。前記駆動部には、前記光電変換部から全画素同時に光電荷を転送する際に、前記第1の電荷蓄積部の飽和電荷量以下の光電荷を前記第1の電荷蓄積部に蓄積し、前記第1の電荷蓄積部の飽和電荷量を超える光電荷を前記第2の電荷蓄積部に蓄積する駆動を行わせることができる。前記単位画素には、前記光電変換部で光電荷の蓄積を行わない期間において、前記光電変換部内の電荷を選択的に排出する電荷排出ゲート部を設けることができる。前記単位画素には、電荷を電気信号として出力するフローティングディフュージョン部を設け、前記第2の電荷蓄積部を、前記第1の電荷蓄積部よりも単位面積当たりの容量値が大きいキャパシタにより構成することができる。前記単位画素には、前記光電変換部に蓄積された光電荷を前記第1の電荷蓄積部に転送する第1の転送ゲート部と、前記第1の電荷蓄積部に蓄積された光電荷を前記フローティングディフュージョン部に転送する第2の転送ゲート部とを更に設けることができる。前記単位画素には、前記第1の電荷蓄積部に蓄積された光電荷を、前記第2の電荷蓄積部に転送する第3の転送ゲート部を更に設けることができる。前記単位画素には、前記フローティングディフュージョン部の光電荷をリセットするリセットゲート部と、前記フローティングディフュージョン部の光電荷を電気信号に変換する増幅トランジスタと、前記増幅トランジスタに接続されて画素選択を行う選択トランジスタとを更に設けることができる。前記単位画素には、前記フローティングディフュージョン部をリセットするリセットゲート部と、前記フローティングディフュージョン部の光電荷を電気信号に変換する増幅トランジスタとを更に有し、前記リセットゲート部に駆動電圧を印加することによって画素選択を行うようにすることができる。前記第1の電荷蓄積部には、前記光電変換部の飽和電荷量よりも少ない飽和電荷量を持たせ、前記第2の電荷蓄積部には、前記第1の電荷蓄積部の飽和電荷量との飽和電荷量の合計が前記光電変換部の飽和電荷量以上となる飽和電荷量を持たせることができる。前記第2の電荷蓄積部を、電荷を電気信号として出力するフローティングディフュージョン部により構成させることができる。前記単位画素には、前記光電変換部に蓄積された光電荷を前記第1の電荷蓄積部に転送する第1の転送ゲート部と、前記第1の電荷蓄積部に蓄積された光電荷を前記フローティングディフュージョン部に転送する第2の転送ゲート部とを設けることができる。前記単位画素には、前記フローティングディフュージョン部の光電荷をリセットするリセットゲート部と、前記フローティングディフュージョン部の光電荷を電気信号に変換する増幅トランジスタと、前記増幅トランジスタに接続されて画素選択を行う選択トランジスタとを更に設けることができる。本技術の第1の側面の固体撮像装置の駆動方法においては、受光した光量に応じた光電荷を生成しかつ蓄積する光電変換部、埋め込み型MOSキャパシタからなる第1の電荷蓄積部、及び、第2の電荷蓄積部を有する単位画素が複数配置され、複数の前記単位画素の一括露光が可能な画素アレイ部を備える固体撮像装置が、露光期間中に前記光電変換部により生成された光電荷を前記光電変換部、前記第1の電荷蓄積部及び前記第2の蓄積部に蓄積する第1の駆動、又は、露光期間中に前記光電変換部により生成された光電荷を前記光電変換部及び前記第1の電荷蓄積部に蓄積する第2の駆動を行う。本技術の第2の側面の電子機器は、受光した光量に応じた光電荷を生成しかつ蓄積する光電変換部、埋め込み型MOSキャパシタからなる第1の電荷蓄積部、及び、第2の電荷蓄積部を有する単位画素が複数配置され、複数の前記単位画素の一括露光が可能な画素アレイ部と、露光期間中に前記光電変換部により生成された光電荷を前記光電変換部、前記第1の電荷蓄積部及び前記第2の蓄積部に蓄積する第1の駆動、又は、露光期間中に前記光電変換部により生成された光電荷を前記光電変換部及び前記第1の電荷蓄積部に蓄積する第2の駆動を行う駆動部とを備える固体撮像装置と、前記単位画素から出力される信号に対して信号処理を行う信号処理部とを備える。本技術の第1の側面又は第2の側面においては、露光期間中に光電変換部により生成された光電荷が光電変換部、第1の電荷蓄積部及び第2の蓄積部に蓄積されるか、又は、前記光電変換部及び前記第1の電荷蓄積部に蓄積される。本技術の第1の側面又は第2の側面によれば、グローバル露光を用いて、ダイナミックレンジが広く、かつ、ノイズが少ない画像を得ることができる。以下、発明を実施するための形態以下、実施形態と記述するについて図面を用いて詳細に説明する。なお、説明は以下の順序で行う。1.本技術が適用される固体撮像装置1-1.基本的なシステム構成1-2.他のシステム構成2.実施形態に関する説明2-1.電荷蓄積部を分割することによって電荷蓄積部のトータルの容量値を大きくすることが出来る理由2-2.単位面積当たりの容量値が大きいキャパシタの説明3.実施例4.ノイズ除去処理及び演算処理に関する説明5.参考例6.変形例6-1.フォトダイオードのみで光電荷を蓄積する例6-2.短時間露光時と長時間露光時で動作を切り替える例6-3.第2の電荷蓄積部を省略した例6-4.その他の変形例7.電子機器撮像装置<1.本技術が適用される固体撮像装置>[1-1.基本的なシステム構成]図1は、本技術が適用される固体撮像装置、例えばX-Yアドレス方式固体撮像装置の一種であるCMOSイメージセンサの構成の概略を示すシステム構成図である。ここで、CMOSイメージセンサとは、CMOSプロセスを応用して、または、部分的に使用して作成されたイメージセンサである。本適用例に係るCMOSイメージセンサ10は、図示せぬ半導体基板チップ上に形成された画素アレイ部11と、当該画素アレイ部11と同じ半導体基板上に集積された周辺回路部とを有する構成となっている。周辺回路部は、例えば、垂直駆動部12、カラム処理部13、水平駆動部14及びシステム制御部15から構成されている。CMOSイメージセンサ10は更に、信号処理部18及びデータ格納部19を備えている。信号処理部18及びデータ格納部19については、本CMOSイメージセンサ10と同じ基板上に搭載しても構わないし、本CMOSイメージセンサ10とは別の基板上に配置するようにしても構わない。また、信号処理部18及びデータ格納部19の各処理については、本CMOSイメージセンサ10とは別の基板に設けられる外部信号処理部、例えば、DSP回路やソフトウェアによる処理でも構わない。画素アレイ部11は、受光した光量に応じた光電荷を生成しかつ蓄積する光電変換部を有する単位画素以下、単に画素と記述する場合もあるが行方向及び列方向に、即ち、行列状に2次元配置された構成となっている。ここで、行方向とは画素行の画素の配列方向即ち、水平方向を言い、列方向とは画素列の画素の配列方向即ち、垂直方向を言う。単位画素の具体的な回路構成や画素構造の詳細については後述する。画素アレイ部11において、行列状の画素配列に対して、画素行ごとに画素駆動線16が行方向に沿って配線され、画素列ごとに垂直信号線17が列方向に沿って配線されている。画素駆動線16は、画素から信号を読み出す際の駆動を行うための駆動信号を伝送する。図1では、画素駆動線16について1本の配線として示しているが、1本に限られるものではない。画素駆動線16の一端は、垂直駆動部12の各行に対応した出力端に接続されている。垂直駆動部12は、シフトレジスタやアドレスデコーダなどによって構成され、画素アレイ部11の各画素を全画素同時あるいは行単位等で駆動する。すなわち、垂直駆動部12は、当該垂直駆動部12を制御するシステム制御部15と共に、画素アレイ部11の各画素を駆動する駆動部を構成している。この垂直駆動部12はその具体的な構成については図示を省略するが、一般的に、読出し走査系と掃出し走査系の2つの走査系を有する構成となっている。読出し走査系は、単位画素から信号を読み出すために、画素アレイ部11の単位画素を行単位で順に選択走査する。単位画素から読み出される信号はアナログ信号である。掃出し走査系は、読出し走査系によって読出し走査が行われる読出し行に対して、その読出し走査よりもシャッタスピードの時間分だけ先行して掃出し走査を行う。この掃出し走査系による掃出し走査により、読出し行の単位画素の光電変換部から不要な電荷が掃き出されることによって当該光電変換部がリセットされる。そして、この掃出し走査系による不要電荷の掃き出すリセットすることにより、所謂電子シャッタ動作が行われる。ここで、電子シャッタ動作とは、光電変換部の光電荷を捨てて、新たに露光を開始する光電荷の蓄積を開始する動作のことを言う。読出し走査系による読出し動作によって読み出される信号は、その直前の読出し動作または電子シャッタ動作以降に受光した光量に対応するものである。そして、直前の読出し動作による読出しタイミングまたは電子シャッタ動作による掃出しタイミングから、今回の読出し動作による読出しタイミングまでの期間が、単位画素における光電荷の露光期間となる。垂直駆動部12によって選択走査された画素行の各単位画素から出力される信号は、画素列ごとに垂直信号線17の各々を通してカラム処理部13に入力される。カラム処理部13は、画素アレイ部11の画素列ごとに、選択行の各画素から垂直信号線17を通して出力される信号に対して所定の信号処理を行うとともに、信号処理後の画素信号を一時的に保持する。具体的には、カラム処理部13は、信号処理として少なくとも、ノイズ除去処理、例えばCDSセンサ構造となっている。第1の転送ゲート部62は、基板表面上にゲート絶縁膜図示せずを介して配されたゲート電極621を有するとともに、基板表層部にP-型半導体領域622が形成された構成となっている。P-型半導体領域622は、当該半導体領域622が形成されない場合に比較して、ゲート電極621の下のポテンシャルを若干深くする。これにより、B-B ́矢視断面図から明らかなように、P-型半導体領域622は、フォトダイオード61から溢れた所定量以上の光電荷、具体的には、フォトダイオード61の飽和電荷量を超えた光電荷を第1の電荷蓄積部66に転送するオーバーフローパスを形成している。第1の電荷蓄積部66は、基板表面上にゲート絶縁膜図示せずを介して配されたゲート電極661を有し、当該ゲート電極661の下に埋め込み型MOSキャパシタとして形成される。すなわち、第1の電荷蓄積部66は、ゲート電極661の下のP型ウェル52内に形成されたN型半導体領域662と、その表層部に形成されたP-型半導体領域663とからなる埋め込み型MOSキャパシタによって構成されている。第2の転送ゲート部63は、基板表面上にゲート絶縁膜図示せずを介して配されたゲート電極631を有している。第2の転送ゲート部63は、第1の電荷蓄積部66のN型半導体領域662を一方のソース/ドレイン領域とし、FD部71となるN型半導体領域711を他方のソース/ドレイン領域としている。従って、単位画素60Aは、第1の電荷蓄積部66が、第1、第2の転送ゲート部62、63に隣接して形成されるゲート電極661の下に埋め込み型MOSキャパシタとして形成された画素構造となっている。第3の転送ゲート部64は、基板表面上にゲート絶縁膜図示せずを介して配されたゲート電極641を有している。第3の転送ゲート部64は、第1の電荷蓄積部66のN型半導体領域662を一方のソース/ドレイン領域とし、基板表層部に形成されたN型半導体領域642を他方のソース/ドレイン領域としている。第3の転送ゲート部64のN型半導体領域642には、第2の電荷蓄積部67の一端が電気的に接続されている。第2の電荷蓄積部67の他端は、負側電源例えば、グランドに接続されている。そして、第2の転送ゲート部63、第1の電荷蓄積部66のゲート電極661、及び、第3の転送ゲート部64は、FD部71、第1の電荷蓄積部66、及び、第2の電荷蓄積部67のポテンシャルを結合または分割する作用を為す。また、第3の転送ゲート部64は、チャネル部の表層部にN-型半導体領域643が形成された構造となっている。このN-型半導体領域643は、当該半導体領域643が形成されない場合に比較してゲート電極641の下のポテンシャルを若干深くする。これにより、A-A ́矢視断面図から明らかなように、N-型半導体領域643は、第1の電荷蓄積部66の飽和電荷量を超えた光電荷を第2の電荷蓄積部67に転送するオーバーフローパスを形成している。ここで、第1、第3の転送ゲート部62、64の下に形成されるオーバーフローパスについては、第1の蓄積電荷部66に蓄積された光電荷が、フォトダイオード61には漏れ込まずに、第2の蓄積電荷部67に転送されるように形成されることが重要である。このように、単位画素60Aにおいて、第3の転送ゲート部64のゲート電極641の下にオーバーフローパスを持つことで、高照度時にフォトダイオード61から溢れた光電荷を第2の電荷蓄積部67にも蓄積することができる。具体的には、第3の転送ゲート部64の非導通状態においても、第1の電荷蓄積部66から溢れた所定量以上の光電荷を第2の電荷蓄積部67に転送し、第2の電荷蓄積部67に蓄積することができる。これにより、フォトダイオード61の飽和電荷量より第1の電荷蓄積部の飽和電荷量を小さく設定することが出来る。単位画素60Aの回路動作次に、図10のタイミングチャート及び図11乃至図18のポテンシャル図を参照して、単位画素60Aの回路動作について説明する。図10は、単位画素60Aの選択信号SEL、リセット信号RST、転送信号TG、電荷排出制御信号PG、転送信号CG、転送信号SG、及び、転送信号FGのタイミングチャートを示している。また、図11乃至図18は、それぞれ図10のタイミングチャートの時刻ta乃至thにおけるN行目の単位画素60Aのポテンシャルの状態を示している。まず、時刻t1において、電荷排出制御信号PGがアクティブ状態のまま、選択信号SEL、リセット信号RST、転送信号CG、転送信号SG、及び、転送信号FGが、全画素同時にアクティブ状態になる。これにより、選択トランジスタ69、リセットゲート部65、第3の転送ゲート部64、第1の電荷蓄積部66のゲート電極661、第2の転送ゲート部63、及び、電荷排出ゲート部70が導通状態になる。図11は、時刻t1と時刻t2の間の時刻taにおける単位画素60Aのポテンシャルの状態を示している。このように、FD部71、第1の電荷蓄積部66、及び、第2の電荷蓄積部67のポテンシャルが結合されるともに、結合された領域がリセットされる。その後、リセット信号RST、選択信号SEL及び転送信号FG、転送信号SG、転送信号CGの順に、全画素同時に非アクティブ状態になる。そして、時刻t2において、全画素同時に電荷排出制御信号PGが非アクティブ状態となる。これにより、全画素共通の露光期間に入る。図12は、時刻t2と時刻t3の間の時刻tbにおける単位画素60Aのポテンシャルの状態を示している。このように、フォトダイオード61に光電荷が蓄積されるとともに、高照度時の場合、フォトダイオード61から溢れた光電荷が、第1の転送ゲート部62のオーバーフローパスを介して、第1の電荷蓄積部66に蓄積される。更に、第1の電荷蓄積部66が飽和した場合、第1の電荷蓄積部66から溢れた光電荷が、第3の転送ゲート部64のオーバーフローパスを介して、第2の電荷蓄積部67に蓄積される。なお、低照度時の場合は、フォトダイオード61のみで光電荷の蓄積が行われる。次に、時刻t3において、転送信号TG及び転送信号SGがアクティブ状態になり、第1の転送ゲート部62および第1の電荷蓄積部66のゲート電極661が導通状態になる。図13は、時刻t3と時刻t4の間の時刻tcにおける単位画素60Aのポテンシャルの状態を示している。このように、フォトダイオード61に蓄積された光電荷が第1の電荷蓄積部66に転送され、第1の電荷蓄積部66に蓄積される。次に、時刻t4において、全画素同時に転送信号TGが非アクティブ状態になると同時に、電荷排出制御信号PGがアクティブ状態になる。そして、第1の転送ゲート部62が非導通状態となると同時に、電荷排出ゲート部70が導通状態になる。これにより、全画素共通の露光期間が終了する。その後、転送信号SGも非アクティブ状態になり、第1の電荷蓄積部66のゲート電極661が非導通状態になり、第1の電荷蓄積部66のポテンシャルが元に戻る。このとき、第1の電荷蓄積部66の蓄積電荷量が飽和電荷量を超えている場合、第1の電荷蓄積部66から溢れた光電荷が、第3の転送ゲート部64のオーバーフローパスを介して、第2の電荷蓄積部67に転送される。そして、全画素共通の露光期間が終了した後、1行ずつ順番に蓄積された光電荷の読み出しが行われる。具体的には、時刻t5において、N行目の選択信号SELがアクティブ状態になり、N行目の選択トランジスタ69が導通状態になることで、N行目の単位画素60Aが選択状態となる。同時に、リセット信号RSTがアクティブ状態となり、リセットゲート部65が導通状態になることで、FD部71がリセットされる。そして、時刻t6において、リセット信号RSTが非アクティブ状態になる。図14は、時刻t6と時刻t7の間の時刻tdにおける単位画素60Aのポテンシャルの状態を示している。この状態におけるFD部71の電位が、第1のリセットレベルN1として、増幅トランジスタ68及び選択トランジスタ69を通して垂直信号線17に出力される。次に、時刻t7において、転送信号FGがアクティブ状態になることで、第2の転送ゲート部63が導通状態となる。図15は、時刻t7と時刻t8の間の時刻teにおける単位画素60Aのポテンシャルの状態を示している。このように、第1の電荷蓄積部66に蓄積されている光電荷がFD部71に転送される。次に、時刻t8において、転送信号FGが非アクティブ状態になり、第2の転送ゲート部63が非導通状態となる。図16は、時刻t8と時刻t9の間の時刻tfにおける単位画素60Aのポテンシャルの状態を示している。この状態におけるFD部71の電位が、第1の電荷蓄積部66の蓄積電荷量に応じた第1の信号レベルS1として、増幅トランジスタ68及び選択トランジスタ69を通して垂直信号線17に出力される。次に、時刻t9において、転送信号CG、SG、FGが同時にアクティブ状態になり、第3の転送ゲート部64、第1の電荷蓄積部66のゲート電極661、及び、第2の転送ゲート部63が共に導通状態となる。図17は、時刻t9と時刻t10の間の時刻tgにおける単位画素60Aのポテンシャルの状態を示している。このように、FD部71、第1の電荷蓄積部66、及び、第2の電荷蓄積部67のポテンシャルが結合され、結合された全領域に亘って光電荷が蓄積される。そして、この光電荷が第2の信号レベルS2として、増幅トランジスタ68及び選択トランジスタ69を通して垂直信号線17に出力される。次に、時刻t10において、リセット信号RSTがアクティブ状態となり、リセットゲート部65が導通状態となる。これにより、FD部71、第1の電荷蓄積部66、及び、第2の電荷蓄積部67のポテンシャルが結合された領域がリセットされる。次に、時刻t11において、リセット信号が非アクティブ状態となり、リセットゲート部65が非導通状態となる。図18は、時刻t11と時刻t12の間の時刻thにおける単位電荷60Aのポテンシャルの状態を示している。この状態におけるポテンシャルが結合された領域の電位が第2のリセットレベルN2として、増幅トランジスタ68及び選択トランジスタ69を通して垂直信号線17に出力される。次に、時刻t12において、N行目の選択信号SELが非アクティブ状態になり、N行目の選択トランジスタ69が非導通状態になることで、N行目の単位画素60Aが非選択状態となる。その後、転送信号FG、転送信号SG、転送信号CGの順番で非アクティブ状態にし、第2の転送ゲート部63、第1の電荷蓄積部66のゲート電極661、及び、第3の転送ゲート部64を非導通状態にする。なお、転送信号FG、転送信号SG、転送信号CGの順番で非アクティブ状態にするのは、第1の電荷蓄積部66のゲート電極661が導通状態において基板表面に蓄積されるチャネル電荷を、第2の電荷蓄積部67に蓄積するためである。FD部71とは異なり、第2の電荷蓄積部67だけでリセットすることはないため、前記チャネル電荷がリセットされることによって画素信号にオフセットを生じる等の懸念がない。上述した一連の回路動作により、単位画素60Aから垂直信号線17に対して、第1のリセットレベルN1、第1の信号レベルS1、第2の信号レベルS2、第2のリセットレベルN2が順に出力されることになる。このようにして順に出力される第1のリセットレベルN1、第1の信号レベルS1、第2の信号レベルS2、及び、第2のリセットレベルN2に対して、後段の信号処理部で所定の信号処理が行われる。その信号処理の詳細については後述する。以上のように、単位画素60Aによれば、第1の電荷蓄積部66として埋め込み型MOSキャパシタを用い、第2の電荷蓄積部67として第1の電荷蓄積部66よりも単位面積当たりの容量値が大きいキャパシタを用いることで、飽和電荷量をより多く確保できる。逆に、飽和電荷量が同等でよければ、省スペース化出来る分だけ単位画素サイズの縮小を図ることができる。しかも、全画素同時読出しの際に、低照度時の光電荷が暗時特性の良い第1の電荷蓄積部66に蓄積される一方、高照度時の光電荷が暗時特性の悪い第2の電荷蓄積部67に蓄積される。従って、グローバル露光を実現している従来技術と比較して、暗時や低照度時における撮像画像の画質が悪化しない。変形例1図19は、単位画素60Aの変形例1に係る単位画素60A1の回路構成を示す回路図であり、図中、図8と同等部位には同一符号を付して示している。本変形例1に係る単位画素60A1は、単位画素60Aに対して、電荷排出ゲート部70が省略されている点で相違している。例えば、光電荷の蓄積を行わない期間に、他の方法でフォトダイオード61の飽和を防止する場合、或いは、フォトダイオード61が光電荷で飽和する恐れがない場合、このように電荷排出ゲート部70を省略することが可能である。変形例2図20は、単位画素60Aの変形例2に係る単位画素60A2の回路構成を示す回路図であり、図中、図8と同等部位には同一符号を付して示している。本変形例2に係る単位画素60A2は、単位画素60Aに対して、選択トランジスタ69が省略されている点で相違している。そして、単位画素60A2では、選択トランジスタ69による画素選択の機能を、リセットゲート部65のドレイン電極に印加するドレイン電圧DRNを可変とすることで実現している。具体的には、リセットゲート部65のドレイン電極にドレイン電圧DRNとして高電圧を印加することで、増幅トランジスタ68が活性化状態となって信号の出力動作を行う。すなわち、増幅トランジスタ68は、ドレイン電圧DRNの切替え動作と相俟って、選択トランジスタとしての作用を為す。選択トランジスタ69を省略することで、単位画素60を構成する回路素子を1画素につき1個削減できる利点がある。図21は、図10と同様に、単位画素60A2の回路動作について、各信号の状態を示すタイミングチャートを示している。回路動作上、単位画素60Aの回路動作の場合と、リセット信号RSTのタイミングが異なるのみであり、基本的には同じである。画素共有単位画素60A、60A1、60A2では、画素を構成する回路素子を複数の画素間で共有することが可能である。図22は、画素共有の具体例1に係る回路構成を示す回路図である。ここでは、互いに隣接する4つの画素60A-1~60A-4間で画素構成素子の一部を共有する場合を例に挙げている。但し、共有画素の数としては4画素に限られるものではない。また、隣接する4つの画素60A-1~60A-4の関係としては、例えば行列方向それぞれ2画素ずつの4画素で共有しても良いし、列方向の4画素で共有しても良い。具体例1では、単位画素60Aの画素構成の場合の画素共有を例に挙げている。そして、リセットゲート部65を含めて、FD部71以降の回路素子、即ち、リセットゲート部65、増幅トランジスタ68、及び、選択トランジスタ69の3つの回路素子が4画素間で共有されている。図23は、画素共有の具体例2に係る回路構成を示す回路図である。ここでも、互いに隣接する4つの画素60A-1~60A-4間で画素構成素子の一部を供給する場合を例に挙げている。但し、共有画素の数としては4画素に限られるものではない。また、隣接する4つの画素60A-1~60A-4の関係としては、例えば行列方向それぞれ2画素ずつの4画素で共有しても良いし、列方向の4画素で共有しても良い。具体例2では、変形例2に係る単位画素60A2の画素構成の場合の画素共有を例に挙げている。そして、リセットゲート部65を含めて、FD部71以降の回路素子、即ち、リセットゲート部65、及び、増幅トランジスタ68の2つの回路素子が4画素間で共有されている。このように、複数の画素間での回路素子の共有技術を併用することで、単位画素60Aと同様の作用効果を得ることができることに加えて、単位画素サイズの省スペース化を図ることができる。そして、省スペース化によって飽和電荷量をより多く確保できる。逆に、飽和電荷量が同等でよければ、省スペース化出来る分だけ単位画素サイズの縮小を図ることができる。ここで、第1~第3の転送ゲート部62~64、及び、第1の電荷蓄積部66のゲート電極661の各電位について説明する。図24は、基板表面をピニングするため、並びに、FD部71、第1の電荷蓄積部66、及び、第2の電荷蓄積部67のポテンシャルを結合するための要件の説明に供する基板深さ方向のポテンシャル図である。第1~第3の転送ゲート部62~64、及び、第1の電荷蓄積部66のゲート電極661の非導通状態におけるゲート電極の電位については、ゲート酸化膜直下の導電層に関わらず、基板表面をピニング状態にする電位例えば、負電位に設定される。こうすることで基板表面をピニング状態にし、暗電流や白点等の暗時特性の改善効果を得ることが出来る。第2、第3の転送ゲート部63、64、及び、第1の電荷蓄積部66のゲート電極661の導通状態における基板表面電位は、リセット電圧VDR、即ち、リセットゲート部65のドレインに印加される電位よりも高い電位になるように設定する。こうすることで、FD部71、第1の電荷蓄積部66、及び、第2の電荷蓄積部67のポテンシャルを結合することが出来る。<4.ノイズ除去処理及び演算処理に関する説明>以上説明した単位画素60A及びその変形例に係る単位画素からは、第1のリセットレベルN1、第1の信号レベルS1、第2の信号レベルS2、及び、第2のリセットレベルN2の順に、垂直信号線17に対して信号が出力される。そして、後段の信号処理部、例えば、図1乃至図3に示すカラム処理部13や信号処理部18において、第1のリセットレベルN1、第1の信号レベルS1、第2の信号レベルS2、及び、第2のリセットレベルN2に対して所定のノイズ除去処理及び信号処理が行われる。以下、後段のカラム処理部13におけるノイズ除去処理及び信号処理部18における演算処理について説明する。最初に、例えば、カラム処理部13に内蔵される、ノイズ除去手段としてのCDS回路における処理について説明する。CDS回路としては、周知の回路構成のものを用いることができ、その回路構成は問わない。図25に、カラム処理部13における、処理例1の場合、及び、処理例2の場合のノイズ除去処理についての説明に供するタイミング図を示す。処理例1先ず、信号の読出し時にFD部71に転送された光電荷に基づく電圧信号S1と、FD部71に光電荷が転送される前のリセットレベルに基づく電圧信号N1との差分をとる。更に、FD部71、第1の電荷蓄積部66、及び、第2の電荷蓄積部67に蓄積された光電荷に基づく電圧信号S2と、FD部71、第1の電荷蓄積部66、及び、第2の電荷蓄積部67をリセットした後のリセットレベルに基づく電圧信号N2との差分をとる。第1の差分をSN1、第2の差分をSN2とすると、SN1=S1-N1、SN2=S2-N2となる。このように、処理例1では、先に出力される信号S1、N1については、リセットノイズや画素内の増幅トランジスタの閾値ばらつき等の画素固有の固定パターンノイズが除去されるCDS処理を行う。後から出力される信号S2、N2については、画素内の増幅トランジスタの閾値ばらつき等の画素固有の固定パターンノイズは除去されるもののリセットノイズは除去されないCDS処理を行う。但し、フレームメモリを用いる必要がない演算処理であることから、回路構成の簡略化、及び、低コスト化が図れる利点がある。処理例2処理例2では、前のフレームの情報を用いるために、記憶手段、例えば、フレームメモリが必要になる。従って、処理例2の演算処理は、例えば、信号処理部18において、データ格納部19を記憶手段として用いたり、外部のDSP回路において、フレームメモリを用いたりして行うことになる。具体的には、先ず、信号の読出し時にFD部71に転送された光電荷に基づく電圧信号S1と、FD部71に光電荷が転送される前のリセットレベルに基づく電圧信号N1との差分をとる。次に、FD部71、第1の電荷蓄積部66、及び、第2の電荷蓄積部67に蓄積された光電荷に基づく電圧信号S2と、前フレームにおける電圧信号N2Aとの差分をとる。この電圧信号N2Aは、前フレームにおけるFD部71、第1の電荷蓄積部66、及び、第2の電荷蓄積部67に蓄積された光電荷をリセットした後のリセットレベルに基づく信号である。第1の差分をSN1、第2の差分をSN2とすると、SN1=S1-N1、SN2=S2-N2Aとなる。このように、処理例2では、後から出力される信号S2、N2についても、リセットノイズや画素内の増幅トランジスタの閾値ばらつき等の画素固有の固定パターンノイズが除去されるCDS処理を行う。この処理例2の場合、フレームメモリ等の記憶手段が必要になるものの、処理例1に比べてリセットノイズを大幅に抑制できる利点がある。処理例3次に、信号処理部18における演算処理について説明する。まず、前記第1の差分が所定の範囲内となったときに、当該第1の差分と前記第2の差分の比を画素毎、複数画素毎、色毎、共有画素単位内の特定画素毎、もしくは全画素一律にゲインとして算出してゲインテーブルを生成する。そして、当該第2の差分と当該ゲインテーブルの積を第2の差分の演算値として算出する。ここで、第1の差分をSN1、第2の差分をSN2、ゲインをG、第2の差分SN2の演算値をSN2 ́とすると、次式6、7に基づいてゲインG、及び、第2の差分SN2の演算値SN2 ́を求めることができる。G=SN1/SN2=CfdCgsCcap/Cfd6SN2 ́=G×SN27ここで、CfdはFD部71の容量値、Cgsは第1の電荷蓄積部66の容量値、Ccapは第2の電荷蓄積部67の容量値である。ゲインGは、容量比と等価である。入射光量に対する第1の差分SN1、第2の差分SN2、及び、第2の差分SN2の演算値SN2 ́の関係を図26に示す。次に、図27Aに示すように、予め設定された所定の閾値Vtを用いる。所定の閾値Vtは、光応答特性において、第1の差分SN1が飽和前かつ光応答特性がリニアな領域において予め設定される。そして、第1の差分SN1が所定の閾値Vtを超えない場合は、当該第1の差分SN1を処理対象画素の画素信号SNとして出力する。すなわち、SN1<Vtの場合に、SN=SN1SNにSN1を代入。第1の差分SN1が所定の閾値Vtを超える場合は、第2の差分SN2の演算値SN2 ́を処理対象画素の画素信号SNとして出力する。すなわち、Vt≦SN1の場合に、SN=SN2 ́SNにSN2 ́を代入。処理例4次の演算処理では、図27Bに示すように、第1の差分SN1が所定の範囲内において、第1の差分SN1の値及び第2の差分SN2の演算値SN2 ́を予め設定された比率において合成し、画素信号SNとして出力する。例えば、所定の閾値Vtを基準としてその前後の範囲において、下記のように、段階的に、第1の差分SN1、及び、第2の差分SN2の演算値SN2 ́の合成比率を変化させる。所定の閾値Vtは、先述したように、光応答特性において、第1の差分SN1が飽和前かつ光応答特性がリニアな領域において予め設定される値である。SN1<SN1×0.90の場合に、SNSN1Vt×0.90≦SN1<Vt×0.94の場合に、SN=0.9×SN10.1×SN2 ́Vt×0.94≦SN1<Vt×0.98の場合に、SN=0.7×SN10.3×SN2 ́Vt×0.98≦SN1<Vt×1.02の場合に、SN=0.5×SN10.5×SN2 ́Vt×1.02≦SN1<Vt×1.06の場合に、SN=0.3×SN10.7×SN2 ́Vt×1.06≦SN1<Vt×1.10の場合に、SN=0.1×SN10.9×SN2 ́Vt×1.10≦SN1の場合に、SN=SN2 ́このような演算処理を行うことにより、低照度時の信号から高照度時の信号へより滑らかに切り替えることが出来る。<5.参考例>以上説明した実施形態では、単位画素内に2つの電荷蓄積部66、67を持ち、第2の電荷蓄積部67について、第1の電荷蓄積部66よりも単位面積当たりの容量値が大きいキャパシタからなることを主な特徴としている。しかし、2つの電荷蓄積部66、67の単位面積当たりの容量値が同等でも、ダイナミックレンジを拡大できる、という効果を得ることができる。このことについて、図28を参照して説明する。フォトダイオード61の露光期間内に、当該フォトダイオード61の露光期間に対する所定の比率で設定した期間において、第2の転送ゲート部63を導通状態にすることによって、フォトダイオード61から溢れた所定量以上の光電荷を排出するようにする。ここで、フォトダイオード61における露光期間をTpdとし、フォトダイオード61から溢れた光電荷を第2の電荷蓄積部67において蓄積する期間をTcapとする。図28に示すタイミングチャートで単位画素を動作させ、第2の電荷蓄積部67での露光期間Tcapに制限をかける。この動作により、高照度側の情報を圧縮でき、第2の電荷蓄積部67の容量値が、第1の電荷蓄積部66と同等程度と少なくてもダイナミックレンジを拡大することが出来る。低照度時のノイズ成分、及び、信号成分を読み出した後、一旦FD部71をリセットし、第2の電荷蓄積部67において蓄積した、フォトダイオード61から溢れた光電荷を高照度側の信号として読み出す。他の実施例とは異なり、一旦FD部71をリセットするために高照度側の信号には第1の電荷蓄積部66で蓄積した光電荷は含まれない。信号の読出し時に、FD部71に転送された光電荷に基づく電圧信号をS1、FD部71に光電荷が転送される前のリセットレベルに基づく電圧信号をN1、第1の差分をSN1とする。また、読み出し直前でFD部71をリセットした場合のFD部71、第1の電荷蓄積部66、及び、第2の電荷蓄積部67に蓄積された光電荷に基づく電圧信号をS3とする。更に、FD部71、第1の電荷蓄積部66、及び、第2の電荷蓄積部67のリセットレベルもしくはリセット相当レベルの電圧信号をN2、第3の差分をSN3、ゲインをG、第3の差分SN3の演算値をSN3 ́とする。すると、下記のように演算出来る。SN1=S1-N1SN3=S3-N2G=SN1/SN3=CfdCsgCcap/CfdSN3 ́=G×SN3×Tpd/Tcap光応答特性において、第1の差分SN1が飽和前かつ光応答特性がリニアな領域において予め設定された所定の閾値をVt、処理対象画素の画素信号をSNとするとき、下記のように画素信号SNを出力する。SN1<Vtの場合に、SN=SN1SNにSN1を代入Vt≦SN1の場合に、SN=SN3 ́SNにSN3 ́を代入<6.変形例>[6-1.フォトダイオード61のみで光電荷を蓄積する例]以上の実施例及び変形例では、高照度時にフォトダイオード61から溢れた光電荷を、第1の転送ゲート部62のオーバーフローパスを介して第1の蓄積電荷部66に蓄積し、更に、第3の転送ゲート部64のオーバーフローパスを介して第2の電荷蓄積部67に蓄積するようにしている。すなわち、本実施形態の特徴とするところは、高照度時にフォトダイオード61から溢れた光電荷を、フォトダイオード61に蓄積するとともに、当該フォトダイオード61に加えて、第1、第2の蓄積電荷部66、67でも蓄積するようにした点にある。ところが、上述した画素構成では、図29Aの動作説明図から明らかなように、光電荷の読出し期間中には露光が出来ない。そこで、光電荷をフォトダイオード61のみで蓄積する画素構成を変形例として提案する。この場合でも、フォトダイオード61から読み出した後の光電荷については、第1の電荷蓄積部66と第2の電荷蓄積部67を使い分けて蓄積する、という本技術の骨子に変わりは無い。すなわち、フォトダイオード61から光電荷を読み出した後、第1の電荷蓄積部66から溢れた光電荷については、第2の電荷蓄積部67に蓄積する。そのためには、第1の電荷蓄積部66と第2の電荷蓄積部67との間にオーバーフローパスが必要であることは勿論である。このように、光電荷をフォトダイオード61のみで蓄積する画素構成を採ることで、図29Bの動作説明図に示すように、光電荷の読出し期間中に露光することが出来るため、動画撮像時において露光期間の切れ目のないシームレスな動作を実現することが出来る。但し、光電荷をフォトダイオード61のみで蓄積するためダイナミックレンジはフォトダイオード61の飽和電荷量で制限される。そのため、大幅なダイナミックレンジ拡大は望めない。しかし、本技術の骨子である、第1の電荷蓄積部66と第2の電荷蓄積部67を使い分けて光電荷を蓄積することにより、光電荷を蓄積する電荷蓄積部のトータルの面積を小さくすることができる。従って、トータルの面積を小さくできる分だけ、フォトダイオード61の面積を拡大することが出来るため、間接的にダイナミックレンジを拡大することが出来る。[6-2.短時間露光時と長時間露光時で回路動作を切り替える例]上述したように、第2の電荷蓄積部67は、容量の面積効率が高い反面、リーク電流が多い。そして、第2の電荷蓄積部67には、露光期間中も光電荷が蓄積されるため、露光期間が長くなるほど、リーク電流による画質の劣化が大きくなる。そこで、例えば、露光時間が短い場合と長い場合とで単位画素の回路動作を切り替えるようにしてもよい。具体的には、短時間露光時には上述した回路動作を行う。一方、長時間露光時には、例えば、露光期間中に、蓄積した光電荷を定期的に読み出すことにより、第2の電荷蓄積部67に光電荷を蓄積せずに、フォトダイオード61及び第1の電荷蓄積部66のみに光電荷を蓄積するようにしてもよい。長時間露光時の回路動作を実現するための構成例図30は、長時間露光時の回路動作を実現するためのカラム処理部13、信号処理部18及びデータ格納部19周辺の構成例を示している。カラム処理部13と信号処理部18及びデータ格納部19との間には、スイッチ101が設けられている。このスイッチ101の状態を切り替えることにより、カラム処理部13から出力される画素信号の供給先を、信号処理部18またはデータ格納部19のいずれかに切り替えることができる。また、信号処理部18は、メモリ111a,111b、加算部112、及び、その他の信号処理部113を含むように構成される。メモリ111aは、データ格納部19から供給される画素信号を格納し、メモリ111bは、スイッチ101を介してカラム処理部13から供給される画素信号を格納する。そして、加算部112は、メモリ111aに格納された画素信号とメモリ111bに格納された画素信号を加算し、加算した画素信号をデータ格納部19に供給する。なお、メモリ111a,111bは、少なくとも1画素分の画素信号を保持することが可能な容量があればよく、例えば、1ライン分の画素信号を保持することが可能な容量に設定される。その他の信号処理部113は、データ格納部19に格納された画素信号に対して、その他の種々の信号処理を行う。単位画素60Aの長時間露光時の回路動作の実施例次に、図31及び図32のタイミングチャート、並びに、図33乃至図36のポテンシャル図を参照して、長時間露光時の単位画素60Aの回路動作の実施例について説明する。なお、図31は、長時間露光時の単位画素60Aの選択信号SEL、リセット信号RST、転送信号TG、電荷排出制御信号PG、転送信号CG、転送信号SG、及び、転送信号FGのタイミングチャートを示している。また、図32は、図31の一点鎖線の四角で囲まれた期間の詳細なタイミングチャートを示している。さらに、図33乃至図36は、図32の時刻Ta乃至Td1におけるN行目の単位画素60Aのポテンシャルの状態をそれぞれ示している。なお、短時間露光時と長時間露光時とでは、図31及び図32の一点鎖線の四角で囲まれる期間、すなわち、時刻t2から時刻t3までの期間の回路動作が異なる。以下、この期間の回路動作について説明する。図33は、時刻t2と時刻T11の間の時刻Taにおける単位画素60Aのポテンシャルの状態を示している。このように、フォトダイオード61に光電荷が蓄積される。また、高照度時の場合、フォトダイオード61から溢れた光電荷が、第1の転送ゲート部62のオーバーフローパスを介して、第1の電荷蓄積部66に蓄積される。なお、低照度時の場合は、フォトダイオード61のみで光電荷の蓄積が行われる。時刻T11において、N行目の選択信号SELがアクティブ状態になり、N行目の選択トランジスタ69が導通状態になることで、N行目の単位画素60Aが選択状態となる。同時に、リセット信号RSTがアクティブ状態となり、リセットゲート部65が導通状態になることで、FD部71がリセットされる。そして、時刻T21において、リセット信号RSTが非アクティブ状態になる。そして、時刻T21と時刻T31の間において、FD部71の電位がリセットレベルNL1として、増幅トランジスタ68及び選択トランジスタ69を通して垂直信号線17に出力される。次に、時刻T31において、転送信号TG、転送信号SGおよび転送信号FGがアクティブ状態になり、第1の転送ゲート部62、第1の電荷蓄積部66のゲート電極661、及び、第2の転送ゲート部63が導通状態になる。図34は、時刻T31と時刻T41の間の時刻Tb1における単位画素60Aのポテンシャルの状態を示す図である。このように、FD部71及び第1の電荷蓄積部66のポテンシャルが結合されるとともに、時刻t2から時刻T31までの期間にフォトダイオード61に蓄積された光電荷が、結合された領域に転送される。また、時刻T31と時刻T41の間にフォトダイオード61で生成された光電荷も、結合された領域に転送される。なお、時刻t2から時刻T31までの時間は、蓄積電荷量がフォトダイオード61と第1の電荷蓄積部66の飽和電荷量の合計を超えないように設定される。従って、この期間に、フォトダイオード61から光電荷が溢れ、第1の転送ゲート部62のオーバーフローパスを介して、第1の電荷蓄積部66に蓄積されることはあるが、更に、第1の電荷蓄積部66から光電荷が溢れ、第3の転送ゲート部64のオーバーフローパスを介して、第2の電荷蓄積部67に蓄積されることはない。次に、時刻T41において、転送信号TG及び転送信号SGが非アクティブ状態になり、第1の転送ゲート部62および第1の電荷蓄積部66のゲート電極661が非導通状態になる。そして、第1の転送ゲート部62が非導通状態になることで、フォトダイオード61への電荷の蓄積が再開される。図35は、時刻T41と時刻T51の間の時刻Tc1における単位画素60Aのポテンシャルの状態を示す図である。このように、FD部71及び第1の電荷蓄積部66のポテンシャルを結合した領域にフォトダイオード61から転送された光電荷が、全てFD部71に転送される。次に、時刻T51において、転送信号FGが非アクティブ状態になり、第2の転送ゲート部63が非導通状態になる。図36は、時刻T51と時刻T61との間の時刻Td1における単位画素60Aのポテンシャルの状態を示す図である。この状態におけるFD部71の電位が、時刻t2から時刻T41までの期間のフォトダイオード61及び第1の電荷蓄積部66の蓄積電荷量に応じた信号レベルSL1として、増幅トランジスタ68及び選択トランジスタ69を通して垂直信号線17に出力される。カラム処理部13は、信号レベルSL1と信号レベルNL1との差分をとる。そして、カラム処理部13は、差分値SNL1=SL1-NL1を、スイッチ101を介してデータ格納部19に供給し、保持させる。次に、時刻T61において、選択信号SELが非アクティブ状態になり、N行目の選択トランジスタ69が非道通状態になることで、N行目の単位画素60Aが非選択状態となる。これらの処理が、行毎に行われ、その結果、各画素の差分値SNL1からなる画像データが、データ格納部19に保持される。次に、時刻T12乃至T62において、時刻T11乃至T61と同様の動作が行われ、リセットレベルNL2、信号レベルSL2の順に、増幅トランジスタ68及び選択トランジスタ69を通して垂直信号線17に出力される。なお、フォトダイオード61に光電荷が蓄積される時刻T41から時刻T32までの時間は、時刻t2から時刻T31までの時間と同様に、蓄積電荷量がフォトダイオード61と第1の電荷蓄積部66の飽和電荷量の合計を超えないように設定される。カラム処理部13は、信号レベルSL2と信号レベルNL2との差分をとる。そして、カラム処理部13は、その差分値SNL2=SL2-NL2を、スイッチ101を介してメモリ111bに供給し、保持させる。一方、データ格納部19は、対応する単位画素60Aの差分値SNL1をメモリ111aに供給し、保持させる。加算部112は、メモリ111aに保持されている差分値SNL1とメモリ111bに保持されている差分値SNL2を加算し、その積算値SNLaをデータ格納部19に保持させる。これらの処理が、行毎に行われ、その結果、各画素の積算値SNLaからなる画像データが、データ格納部19に保持される。次に、時刻T13乃至T63において、時刻T11乃至T61と同様の動作が行われ、リセットレベルNL3、信号レベルSL3の順に、増幅トランジスタ68及び選択トランジスタ69を通して垂直信号線17に出力される。なお、フォトダイオード61に光電荷が蓄積される時刻T42から時刻T33までの時間は、時刻t2から時刻T31までの時間と同様に、蓄積電荷量がフォトダイオード61と第1の電荷蓄積部66の飽和電荷量の合計を超えないように設定される。カラム処理部13は、信号レベルSL3と信号レベルNL3との差分をとる。そして、カラム処理部13は、差分値SNL3=SL3-NL3を、スイッチ101を介してメモリ111bに供給し、保持させる。一方、データ格納部19は、対応する単位画素60Aの積算値SNLaをメモリ111aに供給し、保持させる。加算部112は、メモリ111aに保持されている積算値SNLaとメモリ111bに保持されている差分値SNL3を加算し、その積算値SNLaをデータ格納部19に保持させる。これらの処理が、行毎に行われ、その結果、各画素の積算値SNLaからなる画像データが、データ格納部19に保持される。その後、時刻T14乃至T6nにおいて同様の処理が行われる。すなわち、全画素露光期間中に、露光を継続したまま、蓄積電荷量がフォトダイオード61と第1の電荷蓄積部66の飽和電荷量の合計を超えない時間間隔で、画素単位60Aに蓄積された光電荷量を電気信号画素信号として出力する中間読み出しがn回行われ、画素毎の蓄積電荷量に応じた積算値SNLaが求められる。さらに、時刻t3乃至t12において、短時間露光時と同様の動作が行われる。その結果、リセットレベルN1,第1の信号レベルS1,第2の信号レベルS2,リセットレベルN2の順に、増幅トランジスタ68及び選択トランジスタ69を通して垂直信号線17に出力される。そして、データ格納部19に保持されている積算値SNLa、並びに、信号レベルS1、S2、リセットレベルN1、N2に基づいて、各画素の画素信号が生成される。単位画素60Aの長時間露光時の回路動作の変形例図37は、図31の一点鎖線の四角で囲まれた期間の詳細なタイミングチャートの変形例を示している。図37のタイミングチャートは、上述した図32のタイミングチャートと比較して、時刻t2から時刻t3までの期間において、転送信号SGがアクティブ状態にならずに、非アクティブ状態のままである点が異なる。すなわち、フォトダイオード61に蓄積された光電荷を、第1の電荷蓄積部66を介して、FD部71に転送する際に、第1の電荷蓄積部66のゲート電極661が非導通状態のままとなる。フォトダイオード61の空乏時のポテンシャルが、第1の電荷蓄積部66の空乏時のポテンシャルより十分浅い場合、このような動作をさせることが可能である。単位画素60A2の長時間露光時の回路動作の実施例図38及び図39は、単位画素60Aの変形例2に係る単位画素60A2図20の長時間露光時の回路動作を示すタイミングチャーである。図39は、図38の一点鎖線の四角で囲まれた期間の詳細なタイミングチャートを示している。図39のタイミングチャートは、図37のタイミングチャートと同様に、全画素共通露光期間中に、転送信号SGがアクティブ状態にならずに、非アクティブ状態のままである点が、図32のタイミングチャートと異なっている。短時間露光時の回路動作と長時間露光時の回路動作の切り替えタイミングここで、短時間露光時の回路動作と長時間露光時の回路動作の切り替えタイミングについて検討する。長時間露光時の回路動作によりダイナミックレンジを低下させないためには、露光期間中に中間読み出しを行う回数n自然数を、以下の条件式8を満たすように設定する必要がある。Qs≦Qm×n8ここで、Qsは、短時間露光時の回路動作における単位画素60Aの飽和電荷量であり、Qmは、1回の中間読み出しにより単位画素60Aから読み出すことができる最大電荷量である。すなわち、中間読み出しをn回繰り返すことにより単位画素60Aから読み出すことが可能な光電荷量が、単位画素60Aの飽和電荷量Qs以上になるように、中間読み出し回数nを設定する必要がある。次式9は、式8を変形したものである。n≧Qs/Qm9飽和電荷量Qs、最大電荷量Qmは、いずれも単位画素60Aを備えるCMOSイメージセンサ10のデバイス特性により決まる。その結果、式9により、中間読み出し回数nの条件も決まり、求めた条件の範囲内で、中間読み出し回数nを事前に設定することができる。一方、CMOSイメージセンサ10を備える撮像装置の露光時間をTeとし、1フレーム分の中間読み出しの所要時間をTmとすると、露光時間Te、所要時間Tm、中間読み出し回数nは、以下の条件式10を満たす必要がある。Tm≦Te/n10従って、露光時間Teが、次式11を満たす場合に、長時間露光時の回路動作に切り替えることが可能である。Te≧n×Tm11なお、露光時間Teが条件式11を満たすか否かに基づいて、例えば、CMOSイメージセンサ10の駆動部が、自動的に短時間露光時と長時間露光時の回路動作を切り替えるようにしてもよい。或いは、露光時間Teが条件式11を満たさない場合に、短時間露光時の回路動作で固定し、条件式11を満たす場合に、ユーザ操作により切り替えることができるようにしてもよい。以上のように、長時間露光時の回路動作において、リーク電流が多い第2の電荷蓄積部67に光電荷を蓄積せずに、かつ、光電荷をオーバーフローさせずに、光電荷の蓄積及び読み出しが行われる。従って、例えば、露光時間に応じて単位画素の回路動作を切り替えることにより、露光期間に関わらず、ダイナミックレンジが広く、かつ、ノイズが少ない画像を得ることができる。なお、ダイナミックレンジが低下する場合も想定されるが、露光時間Teに関わらず、ユーザ操作により短時間露光時と長時間露光時の回路動作を切り替えることができるようにしてもよい。[6-3.第2の電荷蓄積部67を省略した例]また、単位画素から第2の電荷蓄積部67を削除し、FD部71を第2の電荷蓄積部として用いるようにすることも可能である。すなわち、第1の電荷蓄積部66から溢れた光電荷をFD部71に転送し、蓄積するようにすることも可能である。単位画素60Bの回路構成図40は、第2の電荷蓄積部67を省略した単位画素60Bの回路構成を示す回路図である。図40に示すように、単位画素60Bは、単位画素60Aと同様に、光を受光して光電荷を生成しかつ蓄積する光電変換部として、例えば、PN接合のフォトダイオード61を有している。フォトダイオード61は、受光した光量に応じた光電荷を生成しかつ蓄積する。単位画素60Bは更に、例えば、第1の転送ゲート部62、第2の転送ゲート部63、リセットゲート部65、第1の電荷蓄積部66、増幅トランジスタ68、選択トランジスタ69、及び、電荷排出ゲート部70を有している。上記の構成の単位画素60Bにおいて、第1の電荷蓄積部66は、先述した第1の電荷蓄積部に相当する。すなわち、第1の電荷蓄積部66は、埋め込み型MOSキャパシタによって構成される。単位画素60Bに対して、図1の画素駆動線16として、複数の駆動線が例えば画素行毎に配線される。そして、図1の垂直駆動部12から画素駆動線16の複数の駆動線を通して、各種の駆動信号TG/SG、FG、RST、SEL、PGが供給される。これらの駆動信号TG/SG、FG、RST、SEL、PGは、上記の構成においては、各トランジスタがNMOSトランジスタであるため、高レベルの状態がアクティブ状態となり、低レベルの状態例えば、負電位が非アクティブ状態となるパルス信号である。駆動信号TG/SGは、第1の転送ゲート部62のゲート電極に転送信号として印加される。第1の転送ゲート部62は、回路的に、一方のソース/ドレイン領域がフォトダイオード61と接続されている。そして、第1の転送ゲート部62は、駆動信号TG/SGがアクティブ状態になるとこれに応答して導通状態になることで、フォトダイオード61に蓄積されている光電荷を第1の電荷蓄積部66に転送する。第1の転送ゲート部62によって転送された光電荷は、第1の電荷蓄積部66に一時的に蓄積される。駆動信号FGは、第2の転送ゲート部63のゲート電極に転送信号として印加される。第2の転送ゲート部63は、回路的に、第1の電荷蓄積部66と、増幅トランジスタ68のゲート電極が接続されたFD部71との間に接続されている。FD部71は、光電荷を電気信号、例えば電圧信号に変換して出力する。そして、第2の転送ゲート部63は、駆動信号FGがアクティブ状態になるとこれに応答して導通状態になることで、第1の電荷蓄積部66に蓄積されている光電荷をFD部71に転送する。駆動信号RSTは、リセットゲート部65のゲート電極にリセット信号として印加される。リセットゲート部65は、回路的に、一方のソース/ドレイン領域がリセット電圧VDRに、他方のソース/ドレイン領域がFD部71にそれぞれ接続されている。そして、リセットゲート部65は、駆動信号RSTがアクティブ状態になるとこれに応答して導通状態になることで、FD部71の電位をリセット電圧VDRのレベルにリセットする。増幅トランジスタ68は、回路的に、ゲート電極がFD部71に接続され、ドレイン電極が電源電圧VDDに接続されており、フォトダイオード61での光電変換によって得られる光電荷を読み出す読出し回路、所謂ソースフォロワ回路の入力部となる。すなわち、増幅トランジスタ68は、ソース電極が選択トランジスタ69を介して垂直信号線17に接続されることにより、当該垂直信号線17の一端に接続される定電流源80とソースフォロワ回路を構成する。駆動信号SELは、選択トランジスタ69のゲート電極に選択信号として印加される。選択トランジスタ69は、回路的に、増幅トランジスタ68のソース電極と垂直信号線17との間に接続されている。そして、選択トランジスタ69は、駆動信号SELがアクティブ状態になるとこれに応答して導通状態となり、単位画素60Aを選択状態として増幅トランジスタ68から出力される画素信号を垂直信号線17に接続する。駆動信号PGは、電荷排出ゲート部70のゲート電極に電荷排出制御信号として印加される。電荷排出ゲート部70は、回路的に、フォトダイオード61と電荷排出部例えば、電源電圧VDDとの間に接続されている。そして、電荷排出ゲート部70は、駆動信号PGがアクティブ状態になるとこれに応答して導通状態となり、フォトダイオード61から予め定められた所定量もしくはフォトダイオード61に蓄積された全ての光電荷を電荷排出部に選択的に排出する。電荷排出ゲート部70は次の目的で設けられる。すなわち、光電荷の蓄積を行わない期間に電荷排出ゲート部70を導通状態にすることで、フォトダイオード61が光電荷で飽和し、その飽和電荷量を超えた電荷が第1の電荷蓄積部66、FD部71、及び、周辺画素へ溢れ出すのを回避するためである。単位画素60Bの画素構造図41は、単位画素60Bの画素構造を示す概略図であり、図中、図40と同等部位には同一符号を付して示している。尚、図41には、画素レイアウトを示す平面パターン、当該平面パターンにおけるA-A ́矢視断面、及び、B-B ́矢視断面をそれぞれ示している。図41において、B-B ́矢視断面図から明らかなように、フォトダイオードPD61は、半導体基板51上のP型ウェル52内にN型半導体領域611が形成されてなるPN接合のダイオード構成となっている。このフォトダイオード61は、その表層部にP型半導体領域612が形成されることで、空乏端を界面から離した埋め込み型フォトダイオード所謂、HADセンサ構造となっている。第1の転送ゲート部62は、基板表面上にゲート絶縁膜図示せずを介して配されたゲート電極621を有するとともに、基板表層部にP-型半導体領域622が形成された構成となっている。P-型半導体領域622は、当該半導体領域622が形成されない場合に比較して、ゲート電極621の下のポテンシャルを若干深くする。これにより、B-B ́矢視断面図から明らかなように、P-型半導体領域622は、フォトダイオード61から溢れた所定量以上の光電荷、具体的には、フォトダイオード61の飽和電荷量を超えた光電荷を第1の電荷蓄積部66に転送するオーバーフローパスを形成している。また、第1の転送ゲート部62のゲート電極621は、第1の電荷蓄積部66のゲート電極661を兼ねている。換言すれば、第1の転送ゲート部62のゲート電極621と第1の電荷蓄積部66のゲート電極661とは一体的に形成されている。第1の電荷蓄積部66は、第1の転送ゲート部62のゲート電極621を兼ねるゲート電極661を有し、当該ゲート電極661の下に埋め込み型MOSキャパシタとして形成される。すなわち、第1の電荷蓄積部66は、当該ゲート電極661の下のP型ウェル52内に形成されたN型半導体領域662と、その表層部に形成されたP-型半導体領域623とからなる埋め込み型MOSキャパシタによって構成されている。第2の転送ゲート部63は、基板表面上にゲート絶縁膜図示せずを介して配されたゲート電極631を有している。第2の転送ゲート部63は、第1の電荷蓄積部66のN型半導体領域662を一方のソース/ドレイン領域とし、FD部71となるN型半導体領域711を他方のソース/ドレイン領域としている。そして、第2の転送ゲート部63、及び、第1の電荷蓄積部66のゲート電極661は、FD部71、及び、第1の電荷蓄積部66のポテンシャルを結合または分割する作用を為す。また、第2の転送ゲート部63は、チャネル部の表層部にN-型半導体領域632が形成された構造となっている。このN-型半導体領域632は、当該半導体領域632が形成されない場合に比較してゲート電極631の下のポテンシャルを若干深くする。これにより、A-A ́矢視断面図から明らかなように、N-型半導体領域632は、第1の電荷蓄積部66から溢れた所定量以上の光電荷、具体的には、第1の電荷蓄積部66の飽和電荷量以上の光電荷をFD部71に転送するオーバーフローパスを形成している。ここで、第1、第2の転送ゲート部62、63の下に形成されるオーバーフローパスについては、第1の蓄積電荷部66に蓄積された光電荷が、フォトダイオード61には漏れ込まずに、FD部71に転送されるように形成されることが重要である。このように、単位画素60Bにおいて、第2の転送ゲート部63のゲート電極631の下にオーバーフローパスを持つことで、高照度時にフォトダイオード61から溢れた光電荷をFD部71にも蓄積することができる。具体的には、第2の転送ゲート部63の非導通状態においても、第1の電荷蓄積部66から溢れた所定量以上の光電荷をFD部71に転送し、FD部71に蓄積することができる。これにより、フォトダイオード61の飽和電荷量より第1の電荷蓄積部の飽和電荷量を小さく設定することが出来る。単位画素60Bの回路動作次に、図42のタイミングチャート及び図43乃至図50のポテンシャル図を参照して、単位画素60Bの回路動作について説明する。図42は、単位画素60Bの選択信号SEL、リセット信号RST、転送信号TG/SG、電荷排出制御信号PG、及び、転送信号FGのタイミングチャートを示している。また、図43乃至図50は、それぞれ図42のタイミングチャートの時刻ta乃至tgにおけるN行目の単位画素60Bのポテンシャルの状態を示している。まず、時刻t61において、電荷排出制御信号PGがアクティブ状態のまま、選択信号SEL、リセット信号RST、及び、転送信号FGが、全画素同時にアクティブ状態になる。これにより、選択トランジスタ69、リセットゲート部65、第2の転送ゲート部63、及び、電荷排出ゲート部70が導通状態になる。図43は、時刻t61と時刻t62の間の時刻taにおける単位画素60Bのポテンシャルの状態を示している。このように、FD部71、及び、第1の電荷蓄積部66のポテンシャルが結合されるともに、結合された領域がリセットされる。その後、転送信号FG、リセット信号RST、選択信号SELの順番に、全画素同時に非アクティブ状態になる。そして、時刻t62において、全画素同時に電荷排出制御信号PGが非アクティブ状態となる。これにより、全画素共通の露光期間に入る。図44は、時刻t62における単位画素60Bのポテンシャルの状態を示している。この時点において、フォトダイオード61及び第1の電荷蓄積部66に光電荷は蓄積されていない。図45は、時刻t62と時刻t63の間の時刻tbにおける単位画素60Bのポテンシャルの状態を示している。このように、フォトダイオード61に光電荷が蓄積されるとともに、高照度時の場合、フォトダイオード61から溢れた光電荷が、第1の転送ゲート部62のオーバーフローパスを介して、第1の電荷蓄積部66に蓄積される。更に、第1の電荷蓄積部66が飽和した場合、第1の電荷蓄積部66から溢れた光電荷が、第2の転送ゲート部63のオーバーフローパスを介して、FD部71に蓄積される。なお、低照度時の場合は、フォトダイオード61のみで光電荷の蓄積が行われる。次に、時刻t63において、転送信号TG/SGがアクティブ状態になり、第1の転送ゲート部62及び第1の電荷蓄積部66のゲート電極661が導通状態になる。図46は、時刻t63と時刻t64の間の時刻tcにおける単位画素60Bのポテンシャルの状態を示している。このように、フォトダイオード61に蓄積された光電荷が第1の電荷蓄積部66に転送され、第1の電荷蓄積部66に蓄積される。次に、時刻t64において、全画素同時に転送信号TG/SGが非アクティブ状態になると同時に、電荷排出制御信号PGがアクティブ状態になる。そして、第1の転送ゲート部62及び第1の電荷蓄積部66のゲート電極661が非導通状態となり、第1の電荷蓄積部66のポテンシャルが元に戻るとともに、電荷排出ゲート部70が導通状態になる。これにより、全画素共通の露光期間が終了する。また、第1の電荷蓄積部66の蓄積電荷量が飽和電荷量を超えている場合、第1の電荷蓄積部66から溢れた光電荷が、第2の転送ゲート部63のオーバーフローパスを介して、FD部71に蓄積される。そして、全画素共通の露光期間が終了した後、1行ずつ順番に蓄積された光電荷の読み出しが行われる。具体的には、時刻t65において、N行目の選択信号SELがアクティブ状態になり、N行目の選択トランジスタ69が導通状態になることで、N行目の単位画素60Aが選択状態となる。図47は、時刻t65と時刻t66の間の時刻tdにおける単位画素60Bのポテンシャルの状態を示している。この状態におけるFD部71の電位が、第1の電荷蓄積部66の飽和電荷量を超えた電荷量に応じた第1の信号レベルS1として、増幅トランジスタ68及び選択トランジスタ69を通して垂直信号線17に出力される。次に、時刻t66において、リセット信号RSTがアクティブ状態となり、リセットゲート部65が導通状態となる。これにより、FD部71がリセットされる。そして、時刻t67において、リセット信号RSTが非アクティブ状態となり、リセットゲート部65が非導通状態となる。図48は、時刻t67と時刻t68の間の時刻teにおける単位画素60Bのポテンシャルの状態を示している。この状態におけるFD部71の電位が、リセットレベルN1として、増幅トランジスタ68及び選択トランジスタ69を通して垂直信号線17に出力される。次に、時刻t68において、転送信号FGがアクティブ状態になり、第2の転送ゲート部63が導通状態となる。図49は、時刻t68と時刻t69の間の時刻tfにおける単位画素60Bのポテンシャルの状態を示している。このように、FD部71及び第1の電荷蓄積部66のポテンシャルが結合され、第1の電荷蓄積部66からFD部71に光電荷が転送される。次に、時刻t69において、転送信号FGが非アクティブ状態になり、第2の転送ゲート部63が非導通状態となる。図50は、時刻t69と時刻t70の間の時刻tgにおける単位画素60Bのポテンシャルの状態を示している。この状態におけるFD部71の電位が、第1の電荷蓄積部66の蓄積電荷量に応じた第2の信号レベルS2として、増幅トランジスタ68及び選択トランジスタ69を通して垂直信号線17に出力される。次に、時刻t70において、N行目の選択信号SELが非アクティブ状態になり、N行目の選択トランジスタ69が非導通状態になることで、N行目の単位画素60Aが非選択状態となる。上述した一連の回路動作により、単位画素60Bから垂直信号線17に対して、第1の信号レベルS1、リセットレベルN1、第2の信号レベルS2が順に出力されることになる。そして、例えば、カラム処理部13において、第1の信号レベルS1とリセットレベルN1との差分、及び、リセットレベルN1と第2の信号レベルS2との差分をとることにより、ノイズ除去処理が行われる。このとき、例えば、第1の信号レベルS1とリセットレベルN1の差分をとる場合に、前のフレームのリセットレベルN1を用いるようにしてもよい。このように、単位画素60Bによれば、第2の電荷蓄積部67を省略することにより、フォトダイオード61の面積を大きくし、フォトダイオード61の飽和電荷量をより多く確保することができる。或いは、第1の電荷蓄積部66の面積を大きくし、第1の電荷蓄積部66の飽和電荷量をより多く確保することができる。逆に、飽和電荷量が同等でよければ、省スペース化出来る分だけ単位画素サイズの縮小を図ることができる。しかも、全画素同時読出しの際に、低照度時の光電荷が暗時特性の良い第1の電荷蓄積部66に蓄積される一方、高照度時の光電荷が暗時特性の悪いFD部71に蓄積される。従って、グローバル露光を実現している従来技術と比較して、暗時や低照度時における撮像画像の画質が悪化しない。単位画素60Bの長時間露光時の回路動作なお、単位画素60Bにおいても、単位画素60Aと同様の長時間露光時の回路動作を実現することができる。すなわち、長時間露光時において、露光期間中に、蓄積した光電荷を定期的に読み出すことにより、FD部71に光電荷を蓄積せずに、フォトダイオード61及び第1の電荷蓄積部66のみに光電荷を蓄積するようにすることができる。ここで、図51及び図52のタイミングチャート、並びに、図53乃至図56のポテンシャル図を参照して、長時間露光時の単位画素60Bの回路動作について説明する。図51は、単位画素60Bの選択信号SEL、リセット信号RST、転送信号TG/SG、電荷排出制御信号PG、及び、転送信号FGのタイミングチャートを示している。また、図52は、図51の一点鎖線の四角で囲まれた期間の詳細なタイミングチャートを示している。さらに、図53乃至図56は、図52の時刻Ta乃至Td1における単位画素60Bのポテンシャルの状態をそれぞれ示している。なお、短時間露光時と長時間露光時とでは、図51及び図52の一点鎖線の四角で囲まれる期間、すなわち、時刻t62から時刻t63までの期間の回路動作が異なる。以下、この期間の回路動作について説明する。図52は、時刻t62と時刻T611の間の時刻Taにおける単位画素60Bのポテンシャルの状態を示している。時刻T611において、N行目の選択信号SELがアクティブ状態になり、N行目の選択トランジスタ69が導通状態になることで、N行目の単位画素60Aが選択状態となる。同時に、リセット信号RSTがアクティブ状態となり、リセットゲート部65が導通状態になることで、FD部71がリセットされる。そして、時刻t621において、リセット信号RSTが非アクティブ状態になる。そして、時刻T621と時刻T631の間において、FD部71の電位がリセットレベルNL1として、増幅トランジスタ68及び選択トランジスタ69を通して垂直信号線17に出力される。次に、時刻T631において、転送信号TG/SG及び転送信号FGがアクティブ状態になり、第1の転送ゲート部62、第1の電荷蓄積部66のゲート電極661、及び、第2の転送ゲート部63が導通状態になる。図54は、時刻T631と時刻T641の間の時刻Tb1における単位画素60Bのポテンシャルの状態を示す図である。このように、FD部71及び第1の電荷蓄積部66のポテンシャルが結合されるとともに、フォトダイオード61に蓄積された光電荷が結合された領域に転送される。また、時刻T631と時刻T641の間にフォトダイオード61で生成された光電荷も、結合された領域に転送される。なお、時刻t62から時刻T631までの時間は、蓄積電荷量がフォトダイオード61と第1の電荷蓄積部66の飽和電荷量の合計を超えないように設定される。従って、この期間に、フォトダイオード61から光電荷が溢れ、第1の転送ゲート部62のオーバーフローパスを介して、第1の電荷蓄積部66に蓄積されることはあるが、更に、第1の電荷蓄積部66から光電荷が溢れ、第2の転送ゲート部63のオーバーフローパスを介して、FD部71に蓄積されることはない。次に、時刻T641において、転送信号TG/SGが非アクティブ状態になり、第1の転送ゲート部62および第1の電荷蓄積部66のゲート電極661が非導通状態になる。そして、第1の転送ゲート部62が非導通状態になることで、フォトダイオード61への電荷の蓄積が再開される。図55は、時刻T641と時刻T651の間の時刻Tc1における単位画素60Aのポテンシャルの状態を示す図である。このように、FD部71及び第1の電荷蓄積部66のポテンシャルが結合された領域に転送された光電荷が、全てFD部71に転送される。次に、時刻T651において、転送信号FGが非アクティブ状態になり、第2の転送ゲート部63が非導通状態になる。図56は、時刻T651と時刻T661との間の時刻Td1における単位画素60Bのポテンシャルの状態を示す図である。この状態におけるFD部71の電位が、フォトダイオード61の蓄積電荷量に応じた信号レベルSL2として、増幅トランジスタ68及び選択トランジスタ69を通して垂直信号線17に出力される。次に、時刻T661において、選択信号SELが非アクティブ状態になり、N行目の選択トランジスタ69が非道通状態になることで、N行目の単位画素60Aが非選択状態となる。その後、時刻T612乃至T66nにおいて、時刻T611乃至T661と同様の動作がn-1回繰り返される。その結果、リセットレベルNL2、第3の信号レベルSL2、、リセットレベルNLn、信号レベルSLnの順に、増幅トランジスタ68及び選択トランジスタ69を通して垂直信号線17に出力される。そして、単位画素60Aの場合と同様に、中間読み出しが行われる毎に、各画素の蓄積電荷量に対応する積算値が算出される。以上のように、単位画素60Bにおいても、単位画素60Aと同様に、長時間露光時の回路動作において、リーク電流が多いFD部71に光電荷を蓄積せずに、かつ、光電荷をオーバーフローさせずに、光電荷の蓄積及び読み出しが行われる。従って、例えば、露光時間に応じて単位画素の回路動作を切り替えることにより、露光期間に関わらず、ダイナミックレンジが広く、かつ、ノイズが少ない画像を得ることができる。[6-4.その他の変形例]また、上記実施形態では、単位画素が行列状に配置されてなるCMOSイメージセンサに適用した場合を例に挙げて説明したが、本技術はCMOSイメージセンサへの適用に限られるものではない。すなわち、本技術は、単位画素が行列状に2次元配置されてなるX-Yアドレス方式の固体撮像装置全般に対して適用可能である。また、本技術は、可視光の入射光量の分布を検知して画像として撮像する固体撮像装置への適用に限らず、赤外線やX線、あるいは粒子等の入射量の分布を画像として撮像する固体撮像装置全般に対して適用可能である。なお、固体撮像装置はワンチップとして形成された形態であってもよいし、撮像部と、信号処理部または光学系とがまとめてパッケージングされた撮像機能を有するモジュール状の形態であってもよい。また、本技術での全画素とは、画像に現れる部分の画素の全てということであり、ダミー画素などは除外される。また、本技術においては、時間差や画像の歪みが問題にならない程度に十分小さければ、全画素同時の動作の代わりに複数行例えば、数十行ずつ高速に走査するようにすることも可能である。さらに、本技術においては、画像に現れる全画素に限らず、所定の複数行に対してグローバルシャッタ動作を適用するようにすることも可能である。さらに、以上に示した単位画素におけるデバイス構造の導電型は一例にすぎず、N型、P型が逆でも構わない。なお、単位画素中を移動する多数キャリアが正孔であるか電子であるかによって、上述した各部の電位またはポテンシャルの大小関係が逆になる場合がある。<7.電子機器>本技術は、固体撮像装置への適用に限られるものではなく、デジタルスチルカメラやビデオカメラ等の撮像装置や、携帯電話機などの撮像機能を有する携帯端末装置や、画像読取部に固体撮像装置を用いる複写機など、画像取込部光電変換部に固体撮像装置を用いる電子機器全般に対して適用可能である。なお、電子機器に搭載される上記モジュール状の形態、即ちカメラモジュールを撮像装置とする場合もある。図57は、本技術に係る電子機器、例えば撮像装置の構成の一例を示すブロック図である。図57に示すように、本技術に係る撮像装置200は、レンズ群201等を含む光学系、撮像素子撮像デバイス202、DSP回路203、フレームメモリ204、表示装置205、記録装置206、操作系207及び電源系208等を有する。そして、DSP回路203、フレームメモリ204、表示装置205、記録装置206、操作系207及び電源系208がバスライン209を介して相互に接続されている。レンズ群201は、被写体からの入射光像光を取り込んで撮像素子202の撮像面上に結像する。撮像素子202は、レンズ群201によって撮像面上に結像された入射光の光量を画素単位で電気信号に変換して画素信号として出力する。表示装置205は、液晶表示装置や有機EL表示装置等のパネル型表示装置からなり、撮像素子202で撮像された動画または静止画を表示する。記録装置206は、撮像素子202で撮像された動画または静止画を、ビデオテープやDVD等の記録媒体に記録する。操作系207は、ユーザによる操作の下に、本撮像装置が持つ様々な機能について操作指令を発する。電源系208は、DSP回路203、フレームメモリ204、表示装置205、記録装置206及び操作系207の動作電源となる各種の電源を、これら供給対象に対して適宜供給する。上記の構成の撮像装置は、ビデオカメラやデジタルスチルカメラ、さらには携帯電話機等のモバイル機器向けカメラモジュールなどの撮像装置として用いることができる。そして、当該撮像装置において、撮像素子202として、先述した実施形態に係るCMOSイメージセンサ10等の固体撮像装置を用いることで、次のような作用効果を得ることができる。すなわち、先述した実施形態に係るCMOSイメージセンサ10は、グローバル露光によって歪みのない撮像を実現できる。従って、画像歪みが許容できない、高速に動く被写体の撮像や、撮像画像の同時性を必要とするセンシング用途に用いて好適な撮像装置として実現出来る。また、先述した実施形態に係るCMOSイメージセンサ10は、グローバル露光を実現している従来技術と比較して、暗時や低照度時における撮像画像の画質を悪化させずに、飽和電荷量をより多く確保できる、換言すれば、光電荷を蓄積可能な容量値を拡大できる。そして、飽和電荷量をより多く確保できれば、同等の飽和電荷量でよいとすれば、飽和電荷量を多く確保できる分だけ、単位画素サイズを縮小でき、それに伴って多画素化を図ることができる。従って、撮像画像の高画質化を図ることができる。本技術は上記の説明に限定されない。画素構造、例えばオーバーフローパスや埋め込み型MOSキャパシタの表層部の導電層に限定はなく、また、回路図、タイミングチャート等も本技術の趣旨を逸脱しない範囲で、様々な変更が可能である。また、例えば、本技術は以下のような構成も取ることができる。1受光した光量に応じた光電荷を生成しかつ蓄積する光電変換部、埋め込み型MOSキャパシタからなる第1の電荷蓄積部、及び、第2の電荷蓄積部を有する単位画素が複数配置され、複数の前記単位画素の一括露光が可能な画素アレイ部と、露光期間中に前記光電変換部により生成された光電荷を前記光電変換部、前記第1の電荷蓄積部及び前記第2の蓄積部に蓄積する第1の駆動、又は、露光期間中に前記光電変換部により生成された光電荷を前記光電変換部及び前記第1の電荷蓄積部に蓄積する第2の駆動を行う駆動部とを備える固体撮像装置。2前記駆動部は、前記第2の駆動として、前記露光期間中に所定の回数、前記光電変換部及び前記第1の電荷蓄積部に蓄積された光電荷を電気信号として出力する駆動を行う前記1に記載の固体撮像装置。3前記露光期間中に出力された前記電気信号の値を画素毎に積算する積算部と、前記画素毎の積算値を保持する保持部とを更に備える前記2に記載の固体撮像装置。4前記駆動部は、前記露光期間の長さに応じて、前記第1の駆動と前記第2の駆動を切り替える前記1乃至3のいずれかに記載の固体撮像装置。5前記駆動部は、前記第1の駆動として、前記露光期間中に、前記光電変換部の飽和電荷量以下の光電荷を前記光電変換部に蓄積し、前記光電変換部の飽和電荷量を超える光電荷を前記第1の電荷蓄積部及び前記第2の電荷蓄積部に蓄積する駆動を行い、前記第2の駆動として、前記露光期間中に、前記光電変換部の飽和電荷量以下の光電荷を前記光電変換部に蓄積し、前記光電変換部の飽和電荷量を超える光電荷を前記第1の電荷蓄積部に蓄積する駆動を行う前記1乃至4のいずれかに記載の固体撮像装置。6前記単位画素は、前記光電変換部に蓄積された光電荷を前記第1の電荷蓄積部に転送する第1の転送ゲート部と、前記第1の転送ゲートの下に形成され、前記光電変換部から溢れた光電荷を、前記第1の電荷蓄積部に転送する第1のオーバーフローパスとを有する前記5に記載の固体撮像装置。7前記単位画素は、前記第1の電荷蓄積部に蓄積された光電荷を前記第2の電荷蓄積部に転送する第2の転送ゲート部と、前記第2の転送ゲートの下に形成され、前記第1の電荷蓄積部から溢れた光電荷を、前記第2の電荷蓄積部に転送する第2のオーバーフローパスとを更に有する前記6に記載の固体撮像装置。8前記駆動部は、前記光電変換部から全画素同時に光電荷を転送する際に、前記第1の電荷蓄積部の飽和電荷量以下の光電荷を前記第1の電荷蓄積部に蓄積し、前記第1の電荷蓄積部の飽和電荷量を超える光電荷を前記第2の電荷蓄積部に蓄積する駆動を行う前記1乃至7のいずれかに記載の固体撮像装置。9前記単位画素は、前記光電変換部で光電荷の蓄積を行わない期間において、前記光電変換部内の電荷を選択的に排出する電荷排出ゲート部を有する前記1乃至8のいずれかに記載の固体撮像装置。10前記単位画素は、電荷を電気信号として出力するフローティングディフュージョン部を有し、前記第2の電荷蓄積部は、前記第1の電荷蓄積部よりも単位面積当たりの容量値が大きいキャパシタにより構成される前記1乃至9のいずれかに記載の固体撮像装置。11前記単位画素は、前記光電変換部に蓄積された光電荷を前記第1の電荷蓄積部に転送する第1の転送ゲート部と、前記第1の電荷蓄積部に蓄積された光電荷を前記フローティングディフュージョン部に転送する第2の転送ゲート部とを更に有する前記10に記載の固体撮像装置。12前記単位画素は、前記第1の電荷蓄積部に蓄積された光電荷を、前記第2の電荷蓄積部に転送する第3の転送ゲート部を更に有する前記11に記載の固体撮像装置。13前記単位画素は、前記フローティングディフュージョン部の光電荷をリセットするリセットゲート部と、前記フローティングディフュージョン部の光電荷を電気信号に変換する増幅トランジスタと、前記増幅トランジスタに接続されて画素選択を行う選択トランジスタとを更に有する前記10乃至12のいずれかに記載の固体撮像装置。14前記単位画素は、前記フローティングディフュージョン部をリセットするリセットゲート部と、前記フローティングディフュージョン部の光電荷を電気信号に変換する増幅トランジスタとを更に有し、前記リセットゲート部に駆動電圧を印加することによって画素選択を行う前記10乃至12のいずれかに記載の固体撮像装置。15前記第1の電荷蓄積部は、前記光電変換部の飽和電荷量よりも少ない飽和電荷量を持ち、前記第2の電荷蓄積部は、前記第1の電荷蓄積部の飽和電荷量との飽和電荷量の合計が前記光電変換部の飽和電荷量以上となる飽和電荷量を持つ前記10乃至14のいずれかに記載の固体撮像装置。16前記第2の電荷蓄積部は、電荷を電気信号として出力するフローティングディフュージョン部により構成される前記1乃至9のいずれかに記載の固体撮像装置。17前記単位画素は、前記光電変換部に蓄積された光電荷を前記第1の電荷蓄積部に転送する第1の転送ゲート部と、前記第1の電荷蓄積部に蓄積された光電荷を前記フローティングディフュージョン部に転送する第2の転送ゲート部とを有する前記16に記載の固体撮像装置。18前記単位画素は、前記フローティングディフュージョン部の光電荷をリセットするリセットゲート部と、前記フローティングディフュージョン部の光電荷を電気信号に変換する増幅トランジスタと、前記増幅トランジスタに接続されて画素選択を行う選択トランジスタとを更に有する前記17に記載の固体撮像装置。19受光した光量に応じた光電荷を生成しかつ蓄積する光電変換部、埋め込み型MOSキャパシタからなる第1の電荷蓄積部、及び、第2の電荷蓄積部を有する単位画素が複数配置され、複数の前記単位画素の一括露光が可能な画素アレイ部を備える固体撮像装置が、露光期間中に前記光電変換部により生成された光電荷を前記光電変換部、前記第1の電荷蓄積部及び前記第2の蓄積部に蓄積する第1の駆動、又は、露光期間中に前記光電変換部により生成された光電荷を前記光電変換部及び前記第1の電荷蓄積部に蓄積する第2の駆動を行う固体撮像装置の駆動方法。20受光した光量に応じた光電荷を生成しかつ蓄積する光電変換部、埋め込み型MOSキャパシタからなる第1の電荷蓄積部、及び、第2の電荷蓄積部を有する単位画素が複数配置され、複数の前記単位画素の一括露光が可能な画素アレイ部と、露光期間中に前記光電変換部により生成された光電荷を前記光電変換部、前記第1の電荷蓄積部及び前記第2の蓄積部に蓄積する第1の駆動、又は、露光期間中に前記光電変換部により生成された光電荷を前記光電変換部及び前記第1の電荷蓄積部に蓄積する第2の駆動を行う駆動部とを備える固体撮像装置と、前記単位画素から出力される信号に対して信号処理を行う信号処理部とを備える電子機器。"