"信号が入力する入力端子と、サンプリングスイッチの一端が接続される出力端子と、前記サンプリングスイッチの他端と所定電位の電圧端子との間に接続されたサンプリングキャパシタと、前記出力端子にソースが接続されたMOSの第1の導電型の第1のトランジスタと、前記出力端子にソースが接続されたMOSの第2の導電型の第2のトランジスタと、前記第1および第2のトランジスタの一方のトランジスタのゲートと前記入力端子との電位差が所定の閾値電圧にほぼ等しくなるように制御する第1の機構と、前記入力端子と前記出力端子の電位が等しくなるよう制御し、前記第1のトランジスタのドレイン電流と前記第2のトランジスタのドレイン電流が等しくなるように制御する第2の機構と、を有することを特徴とするサンプリング回路。請求項1に記載のサンプリング回路において、前記第1の機構は、ソースが前記入力端子に接続され、ゲートが前記一方のトランジスタのゲートに接続され、ドレインに電流源が接続された、前記一方のトランジスタと同一導電型でダイオード接続されたMOSの第3のトランジスタからなり、前記所定の閾値電圧は、前記第3のトランジスタの閾値電圧であることを特徴とするサンプリング回路。請求項1または2に記載のサンプリング回路において、前記第2の機構は、非反転入力側が前記入力端子に接続され、反転入力側が前記出力端子に接続され、出力側が前記第1および第2のトランジスタの他方のトランジスタのゲートに接続された演算増幅器からなることを特徴とするサンプリング回路。請求項3に記載のサンプリング回路において、前記演算増幅器の前記出力側と前記他方のトランジスタのゲートの間にローパスフィルタを挿入したことを特徴とするサンプリング回路。請求項1乃至4のいずれか1つに記載のサンプリング回路において、前記入力端子の前段にボルテージフォロアを接続したことを特徴とするサンプリング回路。請求項1乃至4のいずれか1つに記載のサンプリング回路において、前記入力端子の前段にアンチエイリアスフィルタを接続したことを特徴とするサンプリング回路。請求項1乃至6のいずれか1つに記載のサンプリング回路において、前記トランジスタをバイポーラトランジスタに置き換え、ゲートをベースに、ドレインをコレクタに、ソースをエミッタに置き換えたことを特徴とするサンプリング回路。上記のような、サンプリングキャパシタC1に電荷を供給する作業は、サンプリングスイッチSW1がONしている間、すなわち半クロックの間に終了しなければならない。一般に、デルタシグマ変調器のクロック周波数は、入力端子1に入力する入力信号周波数に比べて数十倍と非常に高いので、演算増幅器81も高速で動作することが必要になる。しかし、高速で動作する演算増幅器には大きな待機電流が必要で、そのことがデルタシグマ変調器の低消費電力化の妨げになっていた。本発明の目的は、高速の演算増幅器を用いず、低速の演算増幅器を使用し、かつ待機電流を小さくする機構を設けることによって、上記問題点を解消したサンプリング回路を提供することである。上記目的を達成するために、請求項1にかかる発明は、信号が入力する入力端子と、サンプリングスイッチの一端が接続される出力端子と、前記サンプリングスイッチの他端と所定電位の電圧端子との間に接続されたサンプリングキャパシタと、前記出力端子にソースが接続されたMOSの第1の導電型の第1のトランジスタと、前記出力端子にソースが接続されたMOSの第2の導電型の第2のトランジスタと、前記第1および第2のトランジスタの一方のトランジスタのゲートと前記入力端子との電位差が所定の閾値電圧にほぼ等しくなるように制御する第1の機構と、前記入力端子と前記出力端子の電位が等しくなるよう制御し、前記第1のトランジスタのドレイン電流と前記第2のトランジスタのドレイン電流が等しくなるように制御する第2の機構と、を有することを特徴とする。請求項2にかかる発明は、請求項1に記載のサンプリング回路において、前記第1の機構は、ソースが前記入力端子に接続され、ゲートが前記一方のトランジスタのゲートに接続され、ドレインに電流源が接続された、前記一方のトランジスタと同一導電型でダイオード接続されたMOSの第3のトランジスタからなり、前記所定の閾値電圧は、前記第3のトランジスタの閾値電圧であることを特徴とする。請求項3にかかる発明は、請求項1または2に記載のサンプリング回路において、前記第2の機構は、非反転入力側が前記入力端子に接続され、反転入力側が前記出力端子に接続され、出力側が前記第1および第2のトランジスタの他方のトランジスタのゲートに接続された演算増幅器からなることを特徴とする。請求項4にかかる発明は、請求項3に記載のサンプリング回路において、前記演算増幅器の前記出力側と前記他方のトランジスタのゲートの間にローパスフィルタを挿入したことを特徴とする。請求項5にかかる発明は、請求項1乃至4のいずれか1つに記載のサンプリング回路において、前記入力端子の前段にボルテージフォロアを接続したことを特徴とする。請求項6にかかる発明は、請求項1乃至4のいずれか1つに記載のサンプリング回路において、前記入力端子の前段にアンチエイリアスフィルタを接続したことを特徴とするサ。請求項7にかかる発明は、請求項1乃至6のいずれか1つに記載のサンプリング回路において、前記トランジスタをバイポーラトランジスタに置き換え、ゲートをベースに、ドレインをコレクタに、ソースをエミッタに置き換えたことを特徴とする。本発明のサンプリング回路によれば、低速の演算増幅器を使用でき、かつ待機電流を小さくできるので、低消費電力化が実現できる。<第1の実施例>図1に本発明の第1の実施例のサンプリング回路を示す。本実施例のサンプリング回路は、ソースが入力端子1に接続され且つダイオード接続されたNMOSトランジスタM3、そのトランジスタM3のドレインとVddの電源端子との間に接続された電流値がI1の電流源3、トランジスタM3とゲートが共通接続されドレインがVddの電源端子に接続されソースが出力端子2に接続されたNMOSトランジスタM1、ソースが出力端子2に接続され、ドレインがVssの電源端子に接続されたPMOSトランジスタM2、非反転入力側が入力端子1に接続され、反転入力側が出力端子2に接続され出力側がトランジスタM2のゲートに接続された演算増幅器4、一端が出力端子2に接続されたサンプリングスイッチSW1、そのサンプリングスイッチSW1の他端と中間電位Vcmの電源端子との間に接続されたサンプリングキャパシタC1、で構成されている。サンプリングスイッチSW1は、図示しない後段のデルタシグマ変調器の動作クロックと同じ周期でON/OFFを繰り返し、サンプリングキャパシタC1を介してそのデルタシグマ変調器に電荷を供給する。演算増幅器4の動作周波数帯域は入力信号周波数より高くサンプリングスイッチSW1の駆動クロック周波数より低い。また、トランジスタM3には、ドレインに接続された電流源3によって、小さな電流=I1が供給されている。サンプリングキャパシタC1に蓄積されていた電荷は、サンプリングスイッチSW1がOFFのとき、図示しないデルタシグマ変調器の作用により次段のキャパシタに移動し、次にサンプリングスイッチSW1がONになるときには、空になっている。サンプリングスイッチSW1がOFFの間、サンプリングスイッチSW1よりも左側の回路は、デルタシグマ変調器とは独立に動作する。トランジスタM3には小さな電流=I1が流れているため、このトランジスM3のゲートソース間電圧Vgs3はその閾値電圧Vth3にほぼ等しい。また、演算増幅器4の作用により、入力端子1と出力端子2が同電位になるように、トランジスタM2のゲート電位が制御されるので、トランジスタM1,M3のW/Lが同じであれば、トランジスタM1に流れるドレイン電流はトランジスタM3に流れるドレイン電流=I1と等しい。さらに、トランジスタM2に流れるドレイン電流はトランジスタM1のドレイン電流となり、両者は等しい=I1。このように、サンプリングスイッチSW1がOFFの間、入力端子1と出力端子2は常に同電位に保たれ、この間に流れる電流は、低速動作の演算増幅器4に流れる待機電流と、トランジスタM3,M1,M2に流れる小さな電流それぞれI1だけであり、低消費電流化を実現できる。次に、サンプリングスイッチSW1がONになると、入力端子1に入力した入力信号に応じた電荷をサンプリングキャパシタC1にサンプリングする動作を行う。サンプリングスイッチSW1がONになった瞬間は、サンプリングキャパシタC1には電荷が蓄積されていないので、出力端子2の電位は中間電位Vcmに等しい。また、演算増幅器4は低速なので、その出力電圧、つまり、トランジスタM2のゲート電位は、サンプリングスイッチSW1がOFFのときのままである。このとき、入力端子1の電位が中間電位Vcmより高ければ、出力端子2の電位が入力端子1の電位と等しい電位から中間電位Vcmに向けて低下し、トランジスタM2がOFF、トランジスタM1がONになるので、Vddの電源端子から、トランジスタM1およびサンプリングスイッチSW1を介してサンプリングキャパシタC1に電荷が供給される。出力端子2の電位は、電荷が蓄積するに従い上昇するので、トランジスタM1のゲートソース間電圧が小さくなっていき、それにつれて電流も小さくなる。逆にトランジスタM2は、そのゲートソース間電圧が大きくなっていき、そのトランジスタM2の閾値電圧を越えると電流が流れ始める。トランジスタM1とトランジスタM2のドレイン電流が等しくなったときに、サンプリングキャパシタC1への電荷の供給が止まる。このとき、演算増幅器4の作用により、入力端子1と出力端子2は同電位になっており、入力信号に応じた電荷がサンプリングキャパシタC1にサンプリングされたことになる。このとき、トランジスタM1,M2のゲートソース間電圧はそれらの閾値電圧にほぼ等しくなっているので、サンプリングキャパシタC1に所望の電荷が蓄積された後に消費する電流は小さい。一方、サンプリングスイッチSW1がONになった瞬間の入力端子1の電位が中間電位Vcmより低いときは、出力端子2の電位が入力端子1の電位と等しい電位から中間電位Vcmに向けて上昇し、トランジスタM2がON、トランジスタM1がOFFになり、上記と逆極性の電荷がサンプリングキャパシタC1に供給される。<第2の実施例>前述したように図1における演算増幅器4の動作周波数帯域は、入力信号周波数より高くサンプリングスイッチSW1を駆動するクロック周波数より低いことが望ましい。この条件を演算増幅器4のみで満たすことが困難なときは、図2に示すように、演算増幅器4の出力側とトランジスタM2のゲートとの間に、ローパスフィルタ5を挿入すればよい。<第3の実施例>また、本サンプリング回路の前段回路には、トランジスタM3に流れる電流=I1を吸収できるだけの駆動能力が要求される。これを保障するため、図3に示すように、入力端子1の前段に演算増幅器61で構成されるボルテージフォロア6を接続してもよい。トランジスタM3を流れる電流は小さい=I1ので、使用される演算増幅器61には大きな駆動能力は必要ない。また、この演算増幅器61は、少なくとも信号周波数で動作すればよいので、低速動作の演算増幅器で十分である。<第4の実施例>また、図4に示すように、ボルテージフォロア6に代えて、A/D変換器には必ず必要となるアンチエイリアスフィルタ7を入力端子1の前段に接続してもよい。このアンチエイリアスフィルタ7は、演算増幅器71、抵抗R1,R2、キャパシタC2で構成されるローパスフィルタであり、サンプリングスイッチSW1のON/OFFの周波数サンプリング周波数の半分を超える周波数成分折り返し雑音成分を予め除去する動作を行う。<第5の実施例>以上の説明では、入力端子1とトランジスタM1のゲートの電位差をトランジスタM3の閾値電圧Vth1にほぼ等しい電圧に保つよう制御する機構をトランジスタM3が担い、入力端子1と出力端子2の電位が等しくなるよう制御し、トランジスタM1,M2のドレイン電流が等しくなるよう制御する機構を演算増幅器4が担うようにしたが、図5に示すように、NMOSトランジスタとPMOSトランジスタを逆にしてもよい。このときは、入力端子1とPMOSトランジスタM11のゲートの電位差をPMOSトランジスタM13の閾値電圧Vth13にほぼ等しい電圧に保つよう制御する機構をそのトランジスタM13が担い、入力端子1と出力端子2の電位が等しくなるよう制御し、トランジスタM11,M12のドレイン電流が等しくなるよう制御する機構を演算増幅器14が担う。13は電流I1の電流源である。<その他の実施例>以上の実施例は、MOSトランジスタを使用した例で説明したが、バイポーラトランジスタを使用することもできる。この場合は、NMOSトランジスタはnpnトランジスタに、PMOSトランジスタはpnpトランジスタに、それぞれ置き換えればよい。"