"設計側で作成された設計レイアウトに対して光近接効果補正および解像度向上技術を用いて作成したマスクデータを検証するマスクデータ検証装置であって、製造上問題ないことが確認されている設計レイアウトパターンを格納する既存種ライブラリと、前記設計レイアウトと前記既存種ライブラリに格納される設計レイアウトパターンとを比較して、同一でなく類似でもない設計レイアウトパターンを新種の設計レイアウトパターンとして抽出して新種ライブラリに格納する新種抽出手段と、前記新種ライブラリに格納された新種の設計レイアウトパターンに対して前記光近接効果補正および前記解像度向上技術を用いてマスクデータを作成し、後検証を行なう検証手段とを含む、マスクデータ検証装置。前記マスクデータ検証装置はさらに、前記検証手段によって製造可能と判断された新種の設計レイアウトパターンを前記既存種ライブラリに追加するライブラリ更新手段を含む、請求項1記載のマスクデータ検証装置。前記既存種ライブラリは、製造上問題ないことが確認されている設計レイアウトパターンに類似する範囲を示す情報を格納しており、前記新種抽出手段は、前記既存種ライブラリに格納される前記類似する範囲を示す情報を参照して、同一でなく類似でもない設計レイアウトパターンを新種の設計レイアウトパターンとして抽出する、請求項1または2記載のマスクデータ検証装置。前記マスクデータ検証装置はさらに、前記既存種ライブラリに格納される設計レイアウトパターンと、前記新種ライブラリに格納される新種の設計レイアウトパターンとの相違量をライブラリ評価値として出力するライブラリ評価手段を含む、請求項1~3のいずれかに記載のマスクデータ検証装置。前記新種抽出手段は、前記設計レイアウトに対して前記既存種ライブラリに格納される設計レイアウトパターンのそれぞれを用いて順次パターンマッチングを行ない、マッチした前記設計レイアウトの箇所を削除しながらパターンマッチングを繰り返すことによって最後に残った箇所を前記新種の設計レイアウトパターンとする、請求項1~3のいずれかに記載のマスクデータ検証装置。設計レイアウトを作成して検証を行なう設計レイアウト検証装置であって、論理回路から前記設計レイアウトを生成する設計レイアウト生成手段と、製造上問題ないことが確認されている設計レイアウトパターンを格納する既存種ライブラリと、前記設計レイアウトと前記既存種ライブラリに格納される設計レイアウトパターンとを比較して、同一でなく類似でもない設計レイアウトパターンを新種の設計レイアウトパターンとして抽出して新種ライブラリに格納する新種抽出手段とを含む、設計レイアウト検証装置。前記設計レイアウト検証装置はさらに、前記新種ライブラリに格納される新種の設計レイアウトパターンの中で製造側で製造可能と判断された新種の設計レイアウトパターンを受けて、前記既存種ライブラリに追加するライブラリ更新手段を含む、請求項6記載の設計レイアウト検証装置。前記新種抽出手段は、前記設計レイアウトに対して前記既存種ライブラリに格納される設計レイアウトパターンのそれぞれを用いて順次パターンマッチングを行ない、マッチした前記設計レイアウトの箇所を削除しながらパターンマッチングを繰り返すことによって最後に残った箇所を前記新種の設計レイアウトパターンとする、請求項6または7記載の設計レイアウト検証装置。コンピュータに設計側で作成された設計レイアウトに対して光近接効果補正および解像度向上技術を用いて作成したマスクデータを検証させるマスクデータ検証方法であって、前記コンピュータに、前記設計レイアウトと製造上問題ないことが確認されている設計レイアウトパターンとを比較させて、同一でなく類似でもない設計レイアウトパターンを新種の設計レイアウトパターンとして抽出させて新種ライブラリに格納させるステップと、前記新種ライブラリに格納された新種の設計レイアウトパターンに対して前記光近接効果補正および前記解像度向上技術を用いてマスクデータを作成させて、後検証を行なわせるステップとを含む、マスクデータ検証方法。コンピュータに設計レイアウトを作成させて検証を行なわせる設計レイアウト検証方法であって、前記コンピュータに、論理回路から前記設計レイアウトを生成させるステップと、前記設計レイアウトと製造上問題ないことが確認されている設計レイアウトパターンとを比較させて、同一でなく類似でもない設計レイアウトパターンを新種の設計レイアウトパターンとして抽出させて新種ライブラリに格納させるステップとを含む、設計レイアウト検証方法。コンピュータに設計側で作成された設計レイアウトに対して光近接効果補正および解像度向上技術を用いて作成したマスクデータを検証させるコンピュータプログラムであって、前記コンピュータに、前記設計レイアウトと製造上問題ないことが確認されている設計レイアウトパターンとを比較させて、同一でなく類似でもない設計レイアウトパターンを新種の設計レイアウトパターンとして抽出させて新種ライブラリに格納させるステップと、前記新種ライブラリに格納された新種の設計レイアウトパターンに対して前記光近接効果補正および前記解像度向上技術を用いてマスクデータを作成させて、後検証を行なわせるステップとを含む、コンピュータプログラム。コンピュータに設計レイアウトを作成させて検証を行なわせるコンピュータプログラムであって、前記コンピュータに、論理回路から前記設計レイアウトを生成させるステップと、前記設計レイアウトと製造上問題ないことが確認されている設計レイアウトパターンとを比較させて、同一でなく類似でもない設計レイアウトパターンを新種の設計レイアウトパターンとして抽出させて新種ライブラリに格納させるステップとを含む、コンピュータプログラム。従来の製造フローにおいては、製造側が予め製造に適さない設計レイアウトパターンの集合を規定して設計側に提供し、設計側はこの集合に属する設計レイアウトパターンを除去した上で設計レイアウトを製造側に提供していた。製造に適さない設計レイアウトパターンの集合の全てを技術的に予め規定することは不可能であるため、この手法では設計側が製造に適さない設計レイアウトパターンを製造側に提供するおそれがあった。また、製造側が予め想定していなかった設計レイアウトパターンが、半導体装置製造段階で、設計側から提供され、これが製造歩留に影響を及ぼすことが予想される場合、悪影響を排除するためには開発期間および開発工数を要するため、製造計画を延期するか、製造歩留の低下を容認するか、の判断をせまられるという問題があった。このような問題は、上述の特許文献1~5に開示された発明、または非特許文献1に開示された技術を用いたとしても解決することはできない。本発明は、上記問題点を解決するためになされたものであり、その目的は、半導体装置の製造期間を短縮できると共に、効率的に開発を行なって製造歩留を向上させることが可能なマスクデータ検証装置、設計レイアウト検証装置、それらの方法およびそれらのコンピュータプログラムを提供することである。本発明の一実施例によれば、設計側で作成された設計レイアウトに対して光近接効果補正および解像度向上技術を用いて作成したマスクデータを検証するマスクデータ検証装置が提供される。既存種ライブラリは、製造上問題ないことが確認されている設計レイアウトパターンを格納する。マスクデータ検証装置は、設計レイアウトと既存種ライブラリに格納される設計レイアウトパターンとを比較して、同一でなく類似でもない設計レイアウトパターンを新種の設計レイアウトパターンとして抽出する。そして、新種ライブラリに格納された新種の設計レイアウトパターンに対してOPC/RETを用いてマスクデータを作成し、後検証を行なう。マスクデータ検証装置は、同一でなく類似でもない設計レイアウトパターンを新種の設計レイアウトパターンとして抽出し、新種の設計レイアウトパターンに対してOPC/RETを用いてマスクデータを作成し、後検証を行なうので、予め新種の設計レイアウトパターンの検証が行なえ、半導体装置の製造期間を短縮できると共に、効率的に開発を行なって製造歩留を向上させることが可能となる。図1は、一般的な半導体装置の製造フローの一例を示す図である。図1において、設計側はファブレス企業や垂直統合型半導体メーカの設計部門等が該当し、製造側はファウンダリ、マスクメーカや垂直統合型半導体メーカの製造部門等が該当するが、特に、これらに限定されるものではない。まず、設計側は、設計レイアウト21を作成するS11。通常、作成した設計レイアウトに対して各種検証を実施するが、ここでは省略している。そして、作成した設計レイアウト21が、製造側に提供される。製造側では、まず、設計レイアウト21を受取り、OPC/RETResolutionEnhancementTechnology:解像度向上技術を実施した後S12、OPC後検証を実施するS13。OPC後検証結果により、製造可能と判断された場合はS14,Yes、その半導体装置の製造に移るS16。製造可能と判断されなかった場合にはS14,No、OPC/RET仕様、ツールの不具合改修、プロセス条件の見直し等を行なうS15。そして、製造可能と判断されるまで、ステップS12~S15の処理を繰り返す。ここで、OPC後検証とは、フォトマスク製造上の問題の検証MaskRuleCheck:MRC、そのフォトマスクを使用した場合のリソグラフィプロセス上の問題の検証リソグラフィ検証等が含まれる。さらに、ウェハ上の仕上がり形状予測に基づいて、製造上、回路動作上、電気特性上の問題を検出することであってもよい。また、製造可能と判断されなかった場合には、設計レイアウトパターンを見直す場合もあるが、図1においては、それを省略している。図1に示す製造フローにおいて、最も時間を要するのはOPC/RETの処理S12と、OPC後検証処理S13とであり、最も開発負荷を必要とするのがOPC/プロセス改良、確認S15である。上述のように、半導体装置の製造段階でこれらの開発を行なうと、製造計画に影響を及ぼすこととなる。なお、製造側には前工程のみならず、フォトマスク製造等、設計レイアウトを入力とする半導体装置製造のために必要な工程が含まれることはいうまでもない。また、OPC/RETには、補助パターン、解像限界以下のサイズの補助パターンSubResolutionAssistFeature:SRAF、位相シフタ配置、複数露光複数マスクへの分割分配、DPTDoublePatterningTechnologyのための複数マスクへの分割分配等を含むことはいうまでもない。また、OPC/RETとOPC後検証には、マスク製造のためのマスクパターン補正および検証が含まれる。本発明の実施の形態においては、製造側で予め想定している設計レイアウトパターンに合致しない、または類似しない設計レイアウトパターンを抽出する手法に関するものである。これによって、製造側が予め想定していなかった設計レイアウトパターン以下、新種の設計レイアウトパターンと呼ぶ。を、製造時期より前の段階で設計側から製造側に提供することにより、製造側でのOPC仕様改善期間を確保し、製造歩留向上と製造期間の短縮を図るものである。また、本発明の実施の形態における製造フローでは、製造側が予め想定していなかった新種の設計レイアウトパターンを予め抽出することにより、OPC/RETおよびプロセス条件改良に要する開発期間の短縮と、開発開始の前倒しとを図るものである。ここで、OPC/RET開発期間について補足する。設計側は、完成した設計レイアウトに対して各種検証を行った後に設計レイアウトを製造側に提供する。そのため、この間に通常数日の滞留期間がある。新種の設計レイアウトパターンを各種検証の前に製造側に提供することで、数日だけ開発開始を早め、開発期間を確保することができる。さらに、設計レイアウトは数段階を経て最終形に組み上げられるため、最終形よりも前の段階の設計レイアウトから新種の設計レイアウトパターンを事前に抽出し、製造側に提供すれば、さらに数週間程度の開発期間確保が可能となる。この場合、新種レイアウト抽出は全てを網羅しない可能性があるが、一定割合の新種を事前に抽出することが可能であり、開発期間確保のためには有効である。また、製造側では、設計レイアウト入手からOPC開始、またはOPC後検証完了までに1日程度以上を要することが通常であり、さらに、工場やOPC処理計算機の負荷に応じて仕掛りとして滞留する場合もある。したがって、製造側で新種の設計レイアウトパターンを抽出する場合であっても、入手した時点で抽出を行なえば、この滞留期間に相当する開発期間を確保することが可能となる。本発明は、特に、設計レイアウトパターンの形状、間隔等を強く制約する、RDRReducedDesignRuleRestrictedDesignRuleの適用が一般的となっている40nmノード以細の半導体装置の製造で適用が容易となる。製造可能な設計レイアウトパターンの集合が小さくなるほど、本手法の効率が高まるためである。40nmノード以細の半導体製造では、微細化の進行の中で困難となっている製造容易性を確保し、また、製造ばらつき増大による設計マージンの減少を抑制するために、RDRが必須となってきている。図2は、一般的な設計レイアウトの検証方法を説明するためのフローチャートである。まず、設計レイアウトを読み込みS21、製造上問題となる設計レイアウトパターンの集合をライブラリとして読み込むS22。そして、製造上問題となるパターンエラーの抽出を行なうS23。ここで、製造上問題とならない設計レイアウトパターンを擬似エラーとして検出するため、この擬似エラーを除去した後S24、エラー箇所を出力するS25。ここで、最大の技術的な問題点は、ステップS22において、製造上問題となる設計レイアウトパターンを未知のものを含めて漏れなく定義することが技術的に困難であることである。図3は、設計レイアウトの検証において検証エラーとして抽出される設計レイアウトパターン集合の理想形を示す図である。この集合は、製造可能な設計レイアウトパターンの集合101と、製造上問題となる設計レイアウトパターンの集合103とを含んでいる。集合102は、設計レイアウトパターンの内、製造実績があるなどして製造上問題がないことが確認されている集合である。また、集合104は、製造上問題となることが確認されている設計レイアウトパターンの集合である。設計レイアウトパターン105および106は、製造実績がなく製造上問題となることが未知である設計レイアウトパターンである。この未知の設計レイアウトパターン105および106は、集合103に含まれている。これは、製造上問題となる設計レイアウトパターンのみを漏れなく検証エラーとして検出していることを示している。図4は、図2に示す一般的な設計レイアウトの検証方法によってエラーが検出される設計レイアウトパターンの集合を示す図である。図3と比較して、エラーが検出される設計レイアウトパターンの集合107が、集合101の一部を含み、集合103の一部を含まない点である。すなわち、製造上問題となることが分かっている設計レイアウトパターン集合104を包含し、さらに未知の集合を網羅するように現実には、その一部であるが集合107を定義しようとする。その際、集合107は、集合101の一部と重なるのが通常である。また、集合107は、未知の設計レイアウトパターン105および106をその要素として持たない。これは製造上問題となる設計レイアウトパターンのうち未知のものを検出しないことを意味する。図5は、本発明の実施の形態における設計レイアウトの検証方法の概要を説明するためのフローチャートである。まず、設計レイアウトを読み込みS31、製造上問題ない設計レイアウトパターンの集合をライブラリとして読み込むS32。次に、製造上問題ないパターン以外の全てのパターンエラーの抽出を行なうS33。そして、単純種等本物でない新種エラーの除去を行ないS34、エラー箇所を出力するS35。この処理手順によれば、図2に示す一般的な設計レイアウトの検証法で最大の技術的な問題であった、未知のものを含めて漏れなく問題となる設計レイアウトパターンを定義するといったことが必要がなくなる。すなわち、本発明の実施の形態においては、製造上実績のある設計レイアウトパターンと、明らかに製造上問題とならない設計レイアウトパターンとの集合を定義するためである。図6は、図5に示す本発明の実施の形態における設計レイアウトの検証方法によってエラーが検出される設計レイアウトパターンの集合を示す図である。図4と比較して、エラーが検出される設計レイアウトパターンの集合斜線を施した集合が、製造実績があるなどして製造上問題がないことが確認されている集合102の補集合として定義される点である。集合102は既知であるから、この定義は容易である。さらに、エラーが検出される設計レイアウトパターンの集合斜線を施した集合は、集合103を漏れなく含んでおり、集合104や、未知の設計レイアウトパターン105および106を含む。これは、製造上問題となる設計レイアウトパターンの集合を漏れなく検出できることを示している。一方、エラーが検出される設計レイアウトパターンの集合斜線を施した集合は、集合102の101に対する補集合を含むため、本来製造上問題とならない設計レイアウトパターンをエラーとすることがある。この部分については、後述する方法により、明らかに製造上問題とならない設計レイアウトパターンの集合をここから除去し、本物の新種のみを検出することで縮小することができる。この際に、未知の設計レイアウトパターン105および106を検証エラーから逃すことはない。以上のように、本発明の実施の形態においては、製造上問題となる設計レイアウトパターンを未知のものを含めて漏れなく定義することなく、製造上問題となる設計レイアウトパターンを全て検出することが可能となる。以下、本発明の各実施の形態について詳細に説明する。第1の実施の形態本発明の第1の実施の形態においては、設計側で用いられる装置を設計レイアウト検証装置と呼び、製造側で用いられる装置をマスクデータ検証装置と呼ぶことにする。図7は、本発明の第1の実施の形態における設計レイアウト検証装置の構成例を示すブロック図である。なお、マスクデータ検証装置の構成は、設計レイアウト検証装置の構成と同様であるので、設計レイアウト検証装置の構成についてのみ説明する。設計レイアウト検証装置は、一般的なコンピュータによって実現され、コンピュータ本体1、ディスプレイ装置2、FDFlexibleDisk4が装着されるFDドライブ3、キーボード5、マウス6、CD-ROMCompactDiscReadOnlyMemory8が装着されるCD-ROM装置7、およびネットワーク通信装置9を含む。設計レイアウト検証プログラムは、FD4またはCD-ROM8等の記録媒体によって供給される。設計レイアウト検証プログラムがコンピュータ本体1によって実行されることにより、設計レイアウトの検証が行なわれる。また、設計レイアウト検証プログラムは他のコンピュータより通信回線を経由し、コンピュータ本体1に供給されてもよい。また、コンピュータ本体1は、CPU10、ROMReadOnlyMemory11、RAMRandomAccessMemory12およびハードディスク13を含む。CPU10は、ディスプレイ装置2、FDドライブ3、キーボード5、マウス6、CD-ROM装置7、ネットワーク通信装置9、ROM11、RAM12またはハードディスク13との間でデータを入出力しながら処理を行なう。FD4またはCD-ROM8に記録された設計レイアウト検証プログラムは、CPU10によりFDドライブ3またはCD-ROM装置7を介してハードディスク13に格納される。CPU10は、ハードディスク13から適宜設計レイアウト検証プログラムをRAM12にロードして実行することによって、設計レイアウトの検証が行なわれる。図8および図9は、本発明の第1の実施の形態における設計レイアウト検証装置およびマスクデータ検証装置の処理手順を説明するためのフローチャートである。図8は新種抽出、事前OPC/RETおよびプロセス事前開発フローを示しており、図9は製造フローを示している。既存種ライブラリ22は、製造実績があり歩留上問題とならない設計レイアウトパターンの種類が格納されている。格納の方法は、具体的な設計レイアウトパターンであってもよく、設計レイアウトパターンに合致判断用の許容範囲を持たせたものでもよく、設計レイアウトパターンをパラメトリックに保持するものとパラメータ値との組合せであってもよく、また、セル名等でもよく、設計レイアウトパターンを特定できる手がかりとなるものであればよい。まず、設計レイアウト検証装置は、設計レイアウト21を作成するS41。そして、設計レイアウト21および既存種ライブラリ22を入力とし、既存種ライブラリ22に含まれない、すなわち同一でも類似でもない設計レイアウトパターンの集合を設計レイアウト21から抽出し、新種ライブラリ23として出力するS42。ここで、新種ライブラリ23への設計レイアウトパターンの格納方法についても既存種ライブラリ22と同様に、設計レイアウトパターンを特定できる手がかりとなるものであればよい。次に、マスクデータ検証装置は、設計レイアウト検証装置によって作成された新種ライブラリ23を用いて、OPC/RETを実施した後S43、OPC後検証を実施するS44。OPC後検証結果により、製造可能と判断された場合はS45,Yes、改定されたOPC仕様プロセス条件24を作成するS47。製造可能と判断されなかった場合にはS45,No、OPC/RET仕様、ツールの不具合改修、プロセス条件の見直し等を行なうS46。そして、製造可能と判断されるまで、ステップS43~S46の処理を繰り返す。新種ライブラリ23から特定される設計レイアウトパターンの数は、製造で使用される設計レイアウト21に含まれる設計レイアウトパターンの数と比較して、数万分の1程度と少ないため、ここで行なう開発の期間は短くなる。さらに、新種ライブラリ23は、設計レイアウト21よりも早い時点で製造側に提供することが可能であり、半導体装置の製造のためのOPC/RET処理およびOPC後検証完了前にこれらの開発を開始することができる。したがって、早くOPC/RET開発が完了されることになる。次に、図9に示すフローチャートを用いて、本発明の第1の実施の形態における製造フローについて説明する。まず、設計レイアウト検証装置は、設計レイアウト21を作成するS51。マスクデータ検証装置は、受け取った設計レイアウト21に対して、OPC/RETを実施した後S52、OPC後検証を実施するS53。OPC後検証結果により、製造可能と判断された場合はS54,Yes、その半導体装置の製造に移るS56。ここで、図1に示すような開発の繰り返しは行なわれない図9においては点線で記載。なぜなら、本実施の形態における製造フローでは、予め新種ライブラリ23を用いて一連の開発図8のステップS43~S47を行なって改定されたOPC仕様プロセス条件24を入力として、OPC/RETステップS52以降の製造を行なう。そのため、設計レイアウト21には想定外の新種の設計レイアウトパターンは含まれないためである。ここでは、OPC/RETを中心に説明したが、標準セルライブラリ、PR等のEDAツールやその設定の変更等による新たな設計レイアウトパターンの出現が設計時、製造時の不具合の原因となる恐れが大きい。そのため、リソグラフィ考慮の補正や、歩留コントロール、故障解析などに適用することも可能である。また、新たなレイアウトパターン変化点を含むパスについて重点的に半導体装置の検査を充実させることにより、検査時間を短く保ちつつ効率的に半導体装置の保証を行なうことも可能である。以上説明したように、本発明の第1の実施の形態によれば、設計レイアウト検証装置が設計レイアウト21および既存種ライブラリ22を用いて新種の設計レイアウトを抽出し、製造側が予め想定していなかった新種の設計レイアウトをマスクデータ検証装置を用いて検証するようにしたので、半導体装置の製造期間を短縮できると共に、効率的に開発を行なって製造歩留を向上させることが可能となった。また、製品開発の早い段階や、設計の仕方やセル、PRツール等を変更した時点で、設計側から製造側に新種ライブラリを提供して、製造側でこれらの変化点に重点的に対策することで歩留を早期に向上させ、製品出荷を早めることが可能となった。第2の実施の形態本発明の第1の実施の形態においては、図8に示すように、設計側で既存種ライブラリ22を持ち、新種ライブラリ23の抽出を行なうものであった。そのため、設計側で製造側に提供した実績を元に既存種ライブラリ22を作成するか、製造側から既存種ライブラリ22を設計側に提供する必要があった。また、設計側で新種抽出を行なう必要があった。そのため、設計側の作業負荷が必要となり、製造側から設計側への情報提供が必要になるといった問題もあった。本発明の第2の実施の形態においては、製造側で、製造実績に基づいて既存種ライブラリ22を作成し、新種抽出を行なうものである。図10は、本発明の第2の実施の形態における設計レイアウト検証装置およびマスクデータ検証装置の処理手順を説明するためのフローチャートである。なお、第2の実施の形態における製造フローは、図9に示す第1の実施の形態における製造フローと同様である。したがって、詳細な説明は繰り返さない。まず、設計側に設けられた設計レイアウト検証装置が、設計レイアウト21を作成するS61。次に、マスクデータ検証装置は、設計側から提供された設計レイアウト21および既存種ライブラリ22を入力とし、既存種ライブラリ22に含まれない、すなわち同一でも類似でもない設計レイアウトパターンの集合を設計レイアウト21から抽出し、新種ライブラリ23として出力するS62。次に、マスクデータ検証装置は、作成した新種ライブラリ23を用いて、OPC/RETを実施した後S63、OPC後検証を実施するS64。OPC後検証結果により、製造可能と判断された場合はS65,Yes、必要に応じて改定されたOPC仕様プロセス条件24を作成するS67。また、製造可能と判断されなかった場合にはS65,No、OPC/RET仕様、ツールの不具合改修、プロセス条件の見直し等を行なうS66。そして、製造可能と判断されるまで、ステップS63~S66の処理を繰り返す。このように、設計側での既存種ライブラリ22の管理、新種の抽出や、製造側から設計側への既存種ライブラリ22の提供が不要となる。その反面、設計側での新種ライブラリ23の入手が、製造側での設計レイアウト21の入手後になり、事前開発開始時期が遅れることになる。したがって、これらの良否を考慮して図8および図10に示すフローのいずれを選択するかを決定するようにすればよい。以上説明したように、本発明の第2の実施の形態によれば、製造側のマスクデータ検証装置が、設計レイアウト21および既存種ライブラリ22を用いて新種の設計レイアウトを抽出するようにしたので、第1の実施の形態において説明した効果に加えて、設計側で既存種ライブラリの管理や、新種の抽出を行なう必要がなくなり、設計側による負担を軽減することができると共に、製造側で閉じた開発、製造を行なうことが可能となった。第3の実施の形態本発明の第1~第2の実施の形態においては、既存種ライブラリ22が途中で変更されることがないため、製造側で既に新種に分類されて対応済みの設計レイアウトパターンが、設計側で再度抽出されて製造側に渡される場合がある。本発明の第3の実施の形態においては、製造側で新種に分類された設計レイアウトパターンを設計側に送り、設計側で新種の設計レイアウトパターンを追加して既存種ライブラリ22を更新するものである。図11は、本発明の第3の実施の形態における設計レイアウト検証装置およびマスクデータ検証装置の処理手順を説明するためのフローチャートである。なお、第3の実施の形態における製造フローは、図9に示す第1の実施の形態における製造フローと同様である。したがって、詳細な説明は繰り返さない。まず、設計レイアウト検証装置は、設計レイアウト21を作成するS71。そして、設計レイアウト21および既存種ライブラリ22を入力とし、既存種ライブラリ22に含まれない、すなわち同一でも類似でもない設計レイアウトパターンの集合を設計レイアウト21から抽出し、新種ライブラリ23として出力するS72。次に、マスクデータ検証装置は、設計レイアウト検証装置によって作成された新種ライブラリ23を用いて、OPC/RETを実施した後S73、OPC後検証を実施するS74。OPC後検証結果により、製造可能と判断された場合はS75,Yes、必要に応じて改定されたOPC仕様プロセス条件24を作成すると共に、追加された既存種25を作成するS77。この追加された既存種25は、設計側に送られる。ここで、追加された既存種とは、製造側で対応済みで問題が解消した、または対応しなくても問題とならなかった設計レイアウトパターンであって、新たに見つかった設計レイアウトパターンを指している。また、製造可能と判断されなかった場合にはS75,No、OPC/RET仕様、ツールの不具合改修、プロセス条件の見直し等を行なうS76。そして、製造可能と判断されるまで、ステップS73~S76の処理を繰り返す。設計レイアウト検証装置は、製造側から送られた追加された既存種25を既存種ライブラリ22に追加することによってライブラリを更新するS78。以降、設計レイアウト検証装置が新種の設計レイアウトの抽出を行なう際に、この更新された既存種ライブラリ22が使用される。なお、追加された既存種25には、設計レイアウトパターンの実体またはその手がかりとなる情報が格納されていればよい。図12は、本発明の第3の実施の形態における設計レイアウト検証装置およびマスクデータ検証装置の処理手順の変形例を説明するためのフローチャートである。まず、設計側に設けられた設計レイアウト検証装置が、設計レイアウト21を作成するS81。次に、マスクデータ検証装置は、設計側から提供された設計レイアウト21および既存種ライブラリ22を入力とし、既存種ライブラリ22に含まれない、すなわち同一でも類似でもない設計レイアウトパターンの集合を設計レイアウト21から抽出し、新種ライブラリ23として出力するS82。次に、マスクデータ検証装置は、作成した新種ライブラリ23を用いて、OPC/RETを実施した後S83、OPC後検証を実施するS84。OPC後検証結果により、製造可能と判断された場合はS85,Yes、必要に応じて改定されたOPC仕様プロセス条件24を作成すると共に、追加された既存種25を作成するS87。また、製造可能と判断されなかった場合にはS85,No、OPC/RET仕様、ツールの不具合改修、プロセス条件の見直し等を行なうS86。そして、製造可能と判断されるまで、ステップS83~S86の処理を繰り返す。マスクデータ検証装置は、追加された既存種25を既存種ライブラリ22に追加することによってライブラリを更新するS88。以降、マスクデータ検証装置が新種の設計レイアウトの抽出を行なう際に、この更新された既存種ライブラリ22が使用される。追加された既存種25に基づいて設計側の設計規則デザインルールを改定することにより、設計側で、使用が保証された設計レイアウトパターンを使用でき、設計自由度を高め、チップサイズを縮小するなどの製造フローを取ることも可能となる。以上説明したように、本発明の第3の実施の形態によれば、製造側で対応済みまたは対応不要ですでに製造可能となった設計レイアウトパターンを既存種ライブラリに追加更新するようにしたので、第1~第2の実施の形態において説明した効果に加えて、対応済みの設計レイアウトパターンが再度新種として検出されることがなくなり、製造を効率的に進めることが可能となった。第4の実施の形態本発明の第4の実施の形態においては、第1~第3の実施の形態において説明した既存種ライブラリ22、新種ライブラリ23、追加された既存種25、新種の抽出およびライブラリの更新についてさらに詳細に説明する。図13は、既存種ライブラリ22に格納される設計レイアウトパターン群の一例を示す図である。図13a~図13dにおいて、斜線を施した領域201~207が、半導体装置で導電体となる領域を示している。また、図13a~図13dのそれぞれが、1つの設計レイアウトパターンの集合を示している。図13aは、領域201に対して左側にのみ領域202が存在する場合の設計レイアウトパターンを示している。図13bは、領域201に対して左側および右側の両方に、領域202および領域203が存在する場合の設計レイアウトパターンを示している。図13cは、領域201に対して左側にのみ領域204が存在し、図13aに示す領域202よりも隣接して配置される場合の設計レイアウトパターンを示している。図13dは、領域205に対して左側および右側の両方に、領域206および領域207が存在し、図13bに示す領域201~203よりも太い領域によって構成される場合の設計レイアウトパターンを示している。図14は、抽象的な条件を格納することで設計レイアウトパターン群を含めた場合の既存種ライブラリ22の一例を示す図である。図14aに示すように、既存種ライブラリ22が格納する設計レイアウトパターン群は、その領域にパターンが存在しなければならない領域221および222と、その領域外にパターンがあってはならない領域211~213とから構成されている。図14bは、図14aに示す既存種ライブラリ22が格納する設計レイアウトパターン群に、図13aに示す設計レイアウトパターンを重ねて示したものである。ここで、図13aに示す設計レイアウトパターンは、図14aに示す既存種ライブラリの集合に含まれることとなる。なぜなら、図13aに示す設計レイアウトパターンに含まれる領域201および202は、図14aに示すパターンが存在しなければならない領域221および222を完全に含み、その領域外にパターンがあってはならない領域211~213に完全に含まれるためである。図14cは、図14aに示す既存種ライブラリに含まれない設計レイアウトパターンの一例を示す図である。図14cに示す領域208および209は、図13a~13dに示すものと同様に、半導体装置で導電体となる領域である。図14dは、図14aに示す既存種ライブラリ22が格納する設計レイアウトパターン群に、図14cに示す設計レイアウトパターンを重ねて示したものである。ここで、図14cに示す設計レイアウトパターンは、図14aに示す既存種ライブラリの集合に含まれない。なぜなら、領域222が領域201,208,209のいずれの領域にも覆われておらず、領域209が領域213の領域外に存在するためである。ここで、複数の設計レイアウトパターンの集合を1つのものとして既存種ライブラリに登録する方法について説明する。図14に示したような、パターンが存在しなければならない領域221,222と、その領域外にパターンがあってはならない領域211~213とを複数の設計レイアウトパターンの集合から作成する。複数の設計レイアウトパターンの集合からこれらの領域を作成するには、これら集合をなす設計レイアウトパターンの論理積をパターンが存在しなければならない領域221,222とし、論理和をその領域外にパターンがあってはならない領域211~213とすればよい。さらに若干の差異を同一とみなすのであれば、アンダーサイジングすることで論理積を作成し、オーバーサイジングすることで論理和を作成することで、容易に既存種ライブラリを得ることができる。以上の説明においては、同種の導電体からなる設計レイアウトパターンの一例を示すものであったが、絶縁体等であってもよく、活性領域と導電体等、複数のマスク層や異なる複数種類の材質、デバイスを示す設計レイアウトパターンを含んだ場合についても同様である。既存種ライブラリ22は、設計レイアウトパターンの集合を示す名前を格納することもできる。設計レイアウトの代表的な格納形式であるGDSIIカルマストリームフォーマットのストラクチャ名を格納した具体例を以下に示す。また、図15a~図15cは、ストラクチャがリファレンスされた設計レイアウトパターンの例を示す図である。NAND002:NAND003:L/CELX03R/CELX09NAND004:L/CELX16R/CELX12U/CELZZAD/CELZZM1行目は,NAND002という名のストラクチャがリファレンスされた設計レイアウトパターンを示しており、図15aに対応している。また、2行目は、1列目に示されるNAND003という名のストラクチャがリファレンスされた左側に隣接してL/以降のCELX03がリファレンスされ、右に隣接してR/以降のCELX09がリファレンスされた設計レイアウトパターンを示しており、図15bに対応している。同様に、3行目は、NAND004という名のストラクチャの左にCELX16、右にCELX12、上にCELZZA、下にCELZZMという名のストラクチャがリファレンスされた設計レイアウトパターンを示しており、図15cに対応している。また、既存種ライブラリ22は、ある設計レイアウト内の所定の設計レイアウトパターンが存在する領域を座標で格納することもできる。以下に、その具体例を示す。448761984095449122984422271589265742727191026577401行目は、座標448761,984095と、座標449122,984422とを結んだ線分を対角線とする矩形領域を指すものである。2行目についても同様である。以下、設計レイアウトに含まれる設計レイアウトパターン群を構成する要素を設計レイアウトオブジェクトと呼ぶこととする。以上の説明においては、導電体201等や、ストラクチャ名等がこれに相当する。図16は、新種抽出の処理手順を説明するためのフローチャートである。まず、設計レイアウト検証装置またはマスクデータ検証装置は、新種リストを初期化するS91。新種リストは、新種と判定され新種ライブラリに最終的に出力される設計レイアウトオブジェクトを、処理の間一時的に格納したものである。次に、既存種ライブラリ22と設計レイアウト21とを読み込むS92。そして、設計レイアウト21中の全ての設計レイアウトオブジェクトを処理したか否かを判断するS93。全ての設計レイアウトオブジェクトの処理を完了していない場合S93,No、ある設計レイアウトオブジェクトを処理対象として設定するS94。設計レイアウトの標準的格納形式には、GDSIIカルマストリームフォーマット、OASISフォーマット等があり、これらのデータの格納順や、上位階層へ展開した後の格納順に選択することも可能であり、従来から知られているようにチップ内での位置を走査して選択することも可能である。次に、ステップS94において対象として設定された設計レイアウトオブジェクトと、既存種ライブラリ22との比較を行なうS95。そして、既存種ライブラリ22と一致した場合にはS96,Yes、ステップS93に戻って以降の処理を繰り返す。また、既存種ライブラリ22と一致しなかった場合にはS96,No、対象として設定された設計レイアウトオブジェクトがすでに新種リストに存在するかどうかを判定するS97。すでに新種リストに存在する場合にはS97,Yes、ステップS93に戻って以降の処理を繰り返す。また、新種リストに存在しない場合にはS97,No、対象として設定された設計レイアウトオブジェクトを新種リストに追加し、ステップS93に戻って以降の処理を繰り返す。そして、全ての設計レイアウトオブジェクトの処理が終了した場合にはS93,Yes、新種リストを新種ライブラリ23に出力しS99、処理を終了する。次に、図16のステップS95に示す設計レイアウトオブジェクトと既存種ライブラリとの比較の具体例について説明する。ここでは、処理レイアウトオブジェクトが設計レイアウトパターンである場合、すなわち、図13および図14に示す要素である場合について説明する。既存種ライブラリが図13に示すような具体的な設計レイアウトパターンから構成されている場合は、設計レイアウトオブジェクトとして1つの多角形を設定した後、その多角形および周辺の多角形が既存種ライブラリと一致するかはレイアウトオブジェクトの特徴的な場所コーナー部等を既存種ライブラリと重ねた後、図形的論理演算で排他的論理和XOR処理を行うことで容易に相違の有無を検出することができる。また、この前段階として、頂点数や面積を比較するなどして予め明らかに相違する設計レイアウトオブジェクトを判定することにより、処理負荷を軽減し処理時間を短縮することも可能である。また、処理レイアウトオブジェクトが図14に示す要素である場合についても、コーナー部や活性上トランジスタなど、特徴的な場所を重ねた後に、同様に図形的論理計算により一致の判定を容易に行うことができる。たとえば、図14aの場合には、設計レイアウトパターンが存在しなければならない領域221および222から、設計レイアウトパターン201および202の領域を取り除いたNOTした際に、設計レイアウトパターンが存在しなければならない領域の断片が残存する場合は一致しないと判定する。また、設計レイアウトパターン201および202の領域から、この外に設計レイアウトパターンが存在してはならない領域211~213の領域を取り除いた際に、設計レイアウトパターンの断片が残存する場合も一致しないと判定する。次に、処理レイアウトオブジェクトが設計レイアウトを指し示すことができる情報で構成される場合について説明する。既存種ライブラリが上述のようにストラクチャ名およびそのリファレンス配置位置で構成される場合、一致の判定処理はより容易である。たとえば、ストラクチャ名単独で構成される場合には、設計レイアウト中のストラクチャのリファレンスを1つ1つ判定対象として設定し、これが既存種ライブラリに格納されているストラクチャ名と一致するかを比較することで一致判定が行なえる。同様に、ストラクチャ名と近接ストラクチャの配置関係とで構成される場合には、設計レイアウト中のストラクチャのリファレンスを1つ1つ判定対象として設定し、これの名前およびこれに近接隣接して配置されるストラクチャの名前を既存種ライブラリの内容と比較すれば一致判定が行なえる。処理レイアウトオブジェクトが設計レイアウトを指し示すことができる情報で構成される場合のうち、特定の設計レイアウト内の領域をチップ座標空間で示す場合については、所定の領域を特定の設計レイアウトから切り出した後、上述のいずれかに相当する方法で一致判定をすることが可能である。また、新種ライブラリ23が格納する情報の形式は、既存種ライブラリ22が格納するものと同様であり、所望の設計レイアウトパターンを特定できる形式であればよい。したがって、詳細な説明は繰り返さない。また、追加された既存種25が格納する情報の形式は、既存種ライブラリ22が格納するものと同様であり、所望の設計レイアウトパターンを特定できる形式であればよい。したがって、詳細な説明は繰り返さない。最後に、ライブラリ更新についてであるが、これは同様の要素で構成された情報の追加であり、その処理方法については特に説明するまでもないであろう。以上説明したように、本発明の第4の実施の形態においては、上述のようなフォーマットを有する設計レイアウトオブジェクトと既存種ライブラリとを比較して新種を抽出し、ライブラリを更新するようにしたので、第1~第3の実施の形態において説明した効果に加えて、コンピュータによってさらに効率的に処理を行なうことが可能となった。第5の実施の形態一般に、製造工程における近接効果を考慮してOPC/RET処理を行なう必要があるため、特定の距離で近接する設計レイアウトパターンに相違がある場合は同じものとして扱うことができないことが知られている。以下、この特定の距離内の領域を枠縁領域と呼ぶこととする。この距離は、通常数百nm以上である。第1~第4の実施の形態においては、枠縁領域を考慮して一致、不一致の判断をしていなかったため、製造側でのOPC/RET実行を精度よく行うことができない。本発明の第5の実施の形態においては、枠縁領域を考慮して一致を比較すると共に、枠縁領域を含めて新種ライブラリを作成することにより、製造側での開発をより高精度に行なうものである。図17は、枠縁領域を考慮する必要性を説明するための図である。図17aは、設計レイアウトがCELLXという名前のストラクチャ301で構成されている場合の例である。ここで、ストラクチャ301に接してこれを囲んでいる領域302が枠縁領域である。ストラクチャ301内の設計レイアウトパターンをOPC/RETした結果は、領域302内に存在する設計レイアウトパターンに依存する。そのため、枠縁領域302を考慮しない場合は、ストラクチャ301のOPC/RET等を用いた製造容易性は、実際の設計レイアウト内に存在するストラクチャ301のものとは異なってしまう問題がある。ここでは、簡単のために、既存種ライブラリ22がこのストラクチャ単体で構成されている場合を考え、設計レイアウトに存在するこのストラクチャ301とその近接する状況にあるストラクチャの例を図17a~図17dに示す。ストラクチャ301~308は、設計レイアウト内に存在するストラクチャを示している。一般に、図17a~図17dに示すような異なる状況下においては、ストラクチャ301についての検討結果も異なるため、既存種ライブラリにストラクチャ301があることを理由に、図17b~図17dに示す状況を、製造可能な既存種とすることには問題がある。ここでは、既存種ライブラリ22が単体のストラクチャで構成されている場合について説明したが、図13および図14に示すような設計レイアウトパターンの集合から構成される場合や、図15に示すような複数のストラクチャの組合せ、上述のような設計レイアウトの領域で構成される場合についても同様である。本発明の第5の実施の形態においては、枠縁を考慮して、一致の比較および新種ライブラリ作成を行なうことによりこの問題を解決するものである。本実施の形態における処理手順を、図16を用いて説明する。なお、第4の実施の形態と比較して、設計レイアウトオブジェクト、新種リスト、既存種ライブラリが枠縁を含む点が異なる。まず、設計レイアウト検証装置またはマスクデータ検証装置は、新種リストを初期化するS91。ここで、新種リストに格納される設計レイアウトパターンは、コア領域と枠縁領域とから構成される。コア領域は、OPC/RETを評価する領域であり、図17aのストラクチャ301に相当する。また、枠縁領域は、コア領域を精度よく評価するために考慮されるべき領域であり、図17aのストラクチャ302に相当する。次に、既存種ライブラリ22と設計レイアウト21とを読み込むS92。そして、設計レイアウト21中の全ての設計レイアウトオブジェクトを処理したか否かを判断するS93。全ての設計レイアウトオブジェクトの処理を完了していない場合S93,No、設計レイアウト21から、設計レイアウトオブジェクトをコア領域と枠縁領域とをあわせて抽出し、対象として設定するS94。次に、ステップS94において対象として設定された設計レイアウトオブジェクトと、既存種ライブラリ22との比較を、コア領域と枠縁領域とを含めて行なう。上述のように、本実施の形態においては、既存種ライブラリ22も枠縁領域を含んで作成されている。このため、ステップS96においては、コア領域が一致しても枠縁領域が異なれば一致しないと判断する。また、ステップS97においても、枠縁領域を含んで、新種リストと対象として設定された設計レイアウトオブジェクトとを比較し、判断する。そして、新種リストに存在しない場合にはS97,No、設計レイアウトオブジェクトは、コア領域と枠縁領域と共に新種リストに追加される。そして、新種リストがコア領域と枠縁領域との両方を含んだ形で、新種ライブラリ23に出力される。製造フローでも同様に枠縁領域を考慮する。この処理手順を、図8を用いて簡単に説明する。新種ライブラリ23は枠縁領域を含むため、これを用いてOPC/RETステップS43以降の処理を行なう。ここで、OPC後検証S44は、枠縁領域を考慮してシミュレーション、検証、計測等を行なう。また、製造可否の判断S45は、コア領域内が製造可能かどうかで行なう。なお、図10~図12に示す処理手順についても同様である。したがって、詳細な説明は繰り返さない。以上説明したように、本実施の形態においては、枠縁領域を考慮して、一致の比較および新種ライブラリの作成を行なうようにしたので、第1~第4の実施の形態において説明した効果に加えて、製造側での開発をより高精度に行うことが可能となった。第6の実施の形態第1~第5の実施の形態においては、既存種ライブラリ22に一致しない設計レイアウトパターンは全て新種ライブラリ23に出力されるため、新種ライブラリ23や、これを追加して作成される既存種ライブラリ22に含まれる設計レイアウトオブジェクト数が膨大となり、データの扱いが困難となり、処理時間が増大する。本発明の第6の実施の形態においては、新種ライブラリ23から不要な設計レイアウトパターンを除去し、本来考慮すべき新種に絞り込んで新種ライブラリ23を効率的に作成する方法についてのものである。本来考慮すべき新種とはならない設計レイアウトパターンは、不問種、類似種、単純種、派生種および可能種に分類できる。以下、それぞれについて説明する。不問種とは、そもそも製造性を評価する必要がない、または評価の必要性が低いため、既存種ライブラリに登録する必要のない設計レイアウトパターンの集合である。一定のサイズ以上の幅および間隔をもって配置された設計レイアウトパターンは一般に製造が容易である。また、CMPChemicalMechanicalPolishing向け等に配置されるダミーパターンの多くは、特に近接した領域に回路動作に影響する設計レイアウトパターンが存在しない場合等には、必要とされる製造精度が低く、製造性容易性を評価する必要がないことが通常である。これらは一般に市販されているDRCDesignRuleCheck等のEDAElectronicDesignAutomationツールの図形処理機能を用いることで容易に抽出し、マーカで印をつけるマーキングすることが可能である。DRCにおいては、指定した条件を満たす設計レイアウトパターンの位置にオブジェクト多角形などをマーカとして付加し、出力することが行われている。設計レイアウトオブジェクトにマーカが付加されているか否かによって以降の処理判断を行なうことは容易である。また、半導体装置の特定の領域が、製造用のテスト領域であり製造上の精度不問である場合や、ハードマクロの大規模なブロック等、全く同一のモジュールがすでに半導体装置製造実績を持つため評価不要とする場合等については、この領域にマーカを付加することも可能である。不問種の処理手順について、図16を用いて説明する。まず、設計レイアウト検証装置またはマスクデータ検証装置は、新種リストを初期化するS91。そして、設計レイアウト21とマーカとを読み込むS92。次に、マーカの付加有無を考慮して、たとえばマーカされている、またはされていない設計レイアウトパターンが全て処理されたかどうかで、全ての設計レイアウトオブジェクトを処理したかどうかを判断するS93。そして、マーカの付加有無を考慮して次のレイアウトオブジェクトを対象に設定するS94。ステップS95以降の処理については、上述のものと同様である。このような処理手順によって、製造性評価が不要である不問種を新種ライブラリから除去することが可能である。類似種とは、既存種ライブラリ22に存在する設計レイアウトパターンと類似した設計レイアウトパターンの集合である。図14を用いて形状が類似する設計レイアウトパターンを同一の新種としてライブラリ化する方法について説明した。したがって、詳細な説明は繰り返さない。設計レイアウトパターンが一致するということは、設計レイアウトパターンの形状が完全に同一であることのみを意味するのではなく、許容される範囲内で一致していればよいことを意味する。ここでは、第5の実施の形態において説明した、枠縁領域を考慮したライブラリを使用する場合について説明する。第5の実施の形態では、コア領域と枠縁領域とが共に一致するか否かで一致の判断を行なった。OPC/RET結果および製造容易性評価への影響は、コア領域での設計レイアウトパターンの違いの方が、枠縁領域での違いよりも著しく大きい。そのため、コア領域内での差異と枠縁領域内での差異との許容量には別の値を用いることも可能である。第4の実施の形態において、複数の設計レイアウトパターンの集合を1つのものとして既存種ライブラリ22に登録する方法について説明したが、アンダーサイジングおよびオーバーサイジングで許容範囲を変更することは容易である。また、コア領域と枠縁領域とについて、異なるアンダーサイジング、オーバーサイジング量を適用することによっても実現可能である。また、製造上、設計レイアウトオブジェクトの鏡面対称、回転によって製造容易性が変化しない場合には、これらの関係にある複数の設計レイアウトパターンを類似種とすることも可能である。以上の処理フローにより、既存種ライブラリ22にすでに存在する設計レイアウトパターンと形状が類似していると製造上みなすことができる設計レイアウトパターンを新種ライブラリから除去することが可能である。単純種とは、特徴付ける次元が少なく、単純な形状である設計レイアウトパターンの集合である。十分に長さのあるラインとスペースの繰り返しや孤立のホールパターンなどがこれに相当する。これらの形状については、特徴付ける次元が少ないため、類する形状を包括的に製造側で十分に検討することが可能である上、製造上問題となる設計レイアウトパターンを検出するDRCルールを記述して設計段階で製造不可能なライン幅およびスペースを持つ設計レイアウトパターンを容易に除去できる。結果として、製造上問題となる設計レイアウトパターンが設計側から提供されるリスクが低いためである。単純種の抽出は、単純なラインアンドスペースの場合には、近傍領域内のコーナーの有無によって行なえ、孤立のホールパターンの場合には、近傍領域内のホールの個数によって行なうことが可能である。また、十分に長いラインが1本、2本、3本などのように、存在するのみの設計レイアウトパターンについても、領域内のコーナーの有無およびラインの本数の計測によって抽出することが可能である。単純種の処理手順については、不問種の処理手順において説明したマーカ付加の有無を、上述の単純種の抽出と読み替えることで同様に説明できる。したがって、詳細な説明は繰り返さない。以上の処理フローにより、単純な形状である設計レイアウトパターンを新種ライブラリから除去することが可能である。派生種とは、既存種ライブラリ22に存在する設計レイアウトパターンと形状は類似しないが、結果として、製造性評価結果が同様となる設計レイアウトパターンの集合である。この集合内の設計レイアウトパターンは、互いに形状は異なるが、OPC/RETを施してOPC後検証を行なった際の結果が同様となることが期待される。このことは、OPC/RETを施してOPC後検証を実際に行ない、結果を比較することで可能である。また、実際に製造の際に行なうOPC/RETおよびOPC後検証を簡略化した形で実施して処理負荷を軽減することも可能である。派生種の処理手順について、図16を用いて説明する。この処理手順においては、新種リストと既存種ライブラリ22とが、OPC/RET結果およびOPC後検証結果を含む。ここで、OPC/RET結果とOPC後検証結果とを両方とも含んでいてもよいし、一方のみを含んでもよい。ステップS91においては、これらの結果も格納するよう初期化が行なわれる。次に、既存種ライブラリ22と設計レイアウト21とを読み込むS92。そして、設計レイアウト21中の全ての設計レイアウトオブジェクトを処理したか否かを判断するS93。全ての設計レイアウトオブジェクトの処理を完了していない場合S93,No、ある設計レイアウトオブジェクトを処理対象として設定する。そして、対象に設定された設計レイアウトオブジェクトに対してOPC/RETおよびOPC後検証が実施されるS94。次に、ステップS94において得られたOPC/RET結果およびOPC後検証結果と、既存種ライブラリ22に格納されているこれらの結果とを比較する。具体的には、OPC/RET結果については、図形の差異を類似種抽出で説明したように検出する。OPC後検証の結果は、検証種およびエラー位置からなるため、検証種と設計レイアウトオブジェクト内のエラー位置座標の差とを比較する。次に、ステップS95において得られたOPC/RET結果の差異、OPC後検証結果の検証種およびエラー位置座標の差異が許容範囲内であるか否かによって、一致/不一致を判定するS96。そして、同様の方法で、新たに求めたOPC/RET結果とOPC後検証結果とについて、すでに得られている新種リスト内のOPC/RET結果とOPC後検証結果との比較を行ない、その差異が許容範囲内であるか否かによって、一致/不一致を判定するS97。次に、対象に設定された設計レイアウトオブジェクト、そのOPC/RET結果およびOPC後検証結果を新種リストに格納するS98。そして、設計レイアウトオブジェクト、そのOPC/RET結果およびOPC後検証結果を新種ライブラリ23に出力するS99。図18は、OPC/RET結果の一致/不一致の判定方法を説明するための図である。図18aは、設計レイアウトパターン401の一例を示す図である。図18b~図18dは、図18aに示す設計レイアウトパターン401に対してOPC/RETを施して出力されたフォトマスクパターン402~404を示す図である。ここで、フォトマスクパターン402と403とは完全に輪郭形状が一致するが、フォトマスクパターン404はこれらと近傍領域の状況が異なることから一部形状が異なっている。これらの図形間でブール演算、たとえば排他的論理和XOR演算を行なうと、フォトマスクパターン402と403との間では空集合結果としてレイアウトパターンが出力されないとなる。また、フォトマスクパターン404と、402または403との間で同じ演算を行なうと相違箇所のみが検出される。このようにして、OPC/RET結果を直接比較することにより一致/不一致の判定を行なうことができる。また、図14に示したような上限下限領域を設定し、その範囲内に収まるか否かで比較を行なうことも可能である。図18eは、図18bに示すフォトマスクパターン402を用いて半導体装置を製造したときに得られる、ウェハ上に形成される半導体装置のレイアウトパターンを示す図である。同様に、図18fは、図18dに示すフォトマスクパターン404を用いて半導体装置を製造したときに得られる、ウェハ上に形成される半導体装置のレイアウトパターンを示す図である。ここでは、OPC後検証として一般に行われているリソグラフィ検証のパターン寸法検証を例として説明する。この検証では、リソグラフィシミュレーションにより、半導体装置のレイアウトパターン形状を予測し、形状により製造容易性を判定する。レイアウトパターン405と404とでは、半導体装置のレイアウトパターン形状が異なることがわかる。本検証において、このパターン形状の差パターン歪の差が許容値以内であれば一致とみなし、許容値を超えれば不一致とみなす。これによって、最終的に設計レイアウトパターンが一致しなくても、相違が所定領内であり同様な半導体装置のレイアウトパターン形状を得ることとなり、設計レイアウトパターンを同一とみなすことができる。相違箇所が活性上のトランジスタゲートであるか否かなど回路動作上の重要度に応じて一致/不一致の許容値を変えることにより、より高精度で効率的な判断が行なえることはいうまでもない。さらに、複数の設計レイアウトオブジェクトにおいて、類似したOPC後検証結果となる場合、たとえば、設計レイアウトパターンが所定の範囲で形状が一致し、リソグラフィ検証のパターン寸法検証で所定の距離内にパターン歪の異常がある場合、パターン歪量が最も大きいものを代表とすることで、製造容易性への影響が最も大きい設計オブジェクトを代表として新種ライブラリに登録することができる。図19は、OPC後検証の一例としてMRCMaskRuleCheckを説明するための図である。MRCにおいては、フォトマスクパターンの形状からフォトマスク製造容易性を検証する。図19a~図19dに示すフォトマスクパターン402および403は、図18bおよび図18cに示すものと同様であるが、形状に若干の相違があるものとする。図19bおよび図19dは、フォトマスクパターン402および403のそれぞれに対しMRCを実施した結果408および409を示す図である。ここで、検証種は共に、フォトマスクパターンに規定した値よりも狭く、しかも深く掘り込まれたものをマスク製造上問題箇所として抽出する検証であり、エラー位置はフォトマスクパターンに対して等しい位置にある。そのため、これらの検証結果は一致しているとみなす。一方、図19eは、異なるフォトマスクパターン407を示す図である。図19fは、図19eに示すフォトマスクパターン407に対してMRCを実施した結果410を示す図である。フォトマスクパターン407には掘り込みがないため、MRC結果408および409のような掘り込みに関する検証種のエラーは出力されないため、結果は一致しない。さらに、MRC結果410のエラー位置は、MRC結果408および409と異なることは明らかである。以上の処理手順により、既存種ライブラリ22に存在する設計レイアウトパターンと製造性評価結果が同様となる設計レイアウトパターンを新種ライブラリ23から除去することが可能である。可能種とは、OPC/RETを実施してOPC後検証を行なった結果、製造可能と判断される設計レイアウトパターンの集合である。製造側でOPC/RET、OPC後検証を行なわなくても製造容易と判断できるものである。可能種の処理手順は派生種と同様であり、OPC後検証の結果、製造困難とする検証エラーが検出されなかった場合に新種ライブラリ23に登録しない点が異なる。OPC後検証の信頼性が高い範囲で判定を行なう限り、製造困難な設計レイアウトオブジェクトを新種ライブラリ23に登録する一方で、明らかに製造容易な設計レイアウトオブジェクトを対象から除外することが可能である。さらに、可能種と類似した設計レイアウトオブジェクトが既存種ライブラリ22に存在しない場合で、OPC後検証の信頼性が高い場合については、可能種に分類された設計レイアウトオブジェクトを製造可能な設計レイアウトとして既存種ライブラリ22に登録することも可能である。一般に、派生種と可能種の除去には計算機負荷を要するため、他の種の除去後に行なうことが望ましい。本実施の形態によって、新種ライブラリ23から不要な設計レイアウトパターンを除去し、本来考慮すべき新種に絞り込んで新種ライブラリ23を効率的に作成することが可能となる。以上説明したように、本実施の形態によれば、新種ライブラリ23から不要な設計レイアウトパターンを除去するようにしたので、第1~第5の実施の形態において説明した効果に加えて、本来考慮すべき新種に絞り込んで新種ライブラリ23を効率的に作成することが可能となった。第7の実施の形態第1~第6の実施の形態においては、新種ライブラリ23の有無でその後のステップを判断していた。そのため、実際には後のステップに影響する、新種ライブラリ23を構成する設計レイアウトオブジェクト数の多寡や、個々の設計レイアウトパターンの製造容易性を考慮することができなかった。本発明の第7の実施の形態においては、新種ライブラリ23の製造容易性を評価するものである。図20は、パターン種ライブラリ評価の一例を示す図である。新種ライブラリ23と既存種ライブラリ22との両方を入力とし、パターン種ライブラリを評価して、その評価結果26を出力するS101。図21は、パターン種ライブラリ評価の他の一例を示す図である。既存種ライブラリ22を入力とし、パターン種ライブラリを評価して、その評価結果26を出力するS111。図22は、パターン種ライブラリ評価のさらに他の一例を示す図である。新種ライブラリ23を入力とし、パターン種ライブラリを評価して、その評価結果26を出力するS121。図23は、図20~図22に示すパターン種ライブラリ評価の処理手順を説明するためのフローチャートである。ここで、新種ライブラリ23と既存種ライブラリ22とをまとめてパターン種ライブラリと呼ぶことにする。まず、パターン種リストとパターン種評価値リストとを初期化するS131。ここで、パターン種リストは、パターン種ライブラリを構成するパターン種オブジェクトを処理の間一時的に格納する。パターン種オブジェクトは、設計レイアウトパターンから構成されてもよいし、上述の他の実施の形態に応じて、コア領域と枠縁とを含んでもよく、またOPC/RET結果を含んでいてもよい。さらに、OPC後検証結果を含んでいてもよい。次に、パターン種ライブラリを読み込むS132。そして、パターン種ライブラリを構成する全てのパターン種オブジェクトを処理したかを判断するS133。全ての処理が終わっていない場合にはS133,No、未処理のパターン種オブジェクトを対象として選択して設定する。次に、設定したパターン種オブジェクトのパターン種評価値を計算するS135。このパターン種評価値の詳細については後述する。そして、パターン種評価値をパターン種評価値リストに追加して格納しS136、ステップS133に戻って以降の処理を繰り返す。全ての処理が終わった場合にはS133,Yes、パターン種ライブラリ評価値を計算するS137。パターン種ライブラリ評価値の詳細については後述する。そして、パターン種評価値およびパターン種ライブラリ評価値をパターン種ライブラリ評価結果へ出力してS138、処理を終了する。ここで、パターン種評価値について説明する。パターン種評価値とは、パターン種オブジェクトの製造容易性の指標を指している。指標には、最小線幅、最小間隔、パターン数、頂点数、パターン密度のような設計レイアウトパターンの図形的特徴を示すものであってもよい。また、新種ライブラリと既存種ライブラリとを読み込んでいる場合については、対象として設定された新種ライブラリ中のパターン種オブジェクトと、既存種ライブラリを構成するパターン種オブジェクトの集合との相違の量であってもよい。具体的には、対象として設定された新種ライブラリ中のパターン種オブジェクトに対して、既存種ライブラリを構成する全てのパターン種オブジェクトを逐一比較し、相違が最小のものを相違量として選択する。ここで、相違とは、上述のように図形間のブール演算、たとえば排他的論理和によって得られる設計レイアウトパターンの面積によっても算出が可能であるし、上述のパターン種オブジェクトの製造容易性の指標の差によっても算出可能である。さらには、パターン種ライブラリのパターン種オブジェクトがOPC/RET結果を含む場合には、この結果の差であってもよい。さらに、パターン種ライブラリのパターン種オブジェクトがOPC後検証結果を含む場合には、OPC後検証結果の深刻度によって製造性容易性の指標としてもよい。たとえば、検証種の深刻度によって重み付けされたエラー数Ecoefを次式によって計算する。Ecoef=ΣVi×Ei1ここで、Viは検証種iの深刻度による重みであり、Eiは検証種iで発生したエラーの個数である。また、同一の検証種内であってもエラー規格が異なるものを異なる検証種とみなし、たとえば、パターン寸法のずれ量の違いEVcoefを次式によって計算する。EVcoef=ΣVi×wVij×Eij2ここで、wVijは検証種iのエラー規格jの重みであり、Eijは検証種iのエラー規格jのエラー数である。wVijはエラー規格の関数としてもよい。たとえば、検証種1がリソグラフィ検証のパターン寸法ずれであり、エラー規格がリソグラフィシミュレーションで求まる半導体装置のパターン寸法と設計レイアウト21とで規定された設計上期待されるパターン寸法との差、つまりパターン歪δである場合、以下のようにEVcoefを計算してもよい。wV1j=fδ=k1×δ3ここで、fはエラー規格δをwV1jに換算する関数であり、さらに、関数の一例として示したk1は、エラー規格δをこの検証種、エラー規格のエラーの深刻度wV1jに変換するための比例定数である。次に、パターン種ライブラリ評価値について説明する。パターン種ライブラリ評価値とは、パターン種ライブラリを構成するパターン種オブジェクト全体の集合としての製造容易性の指標を指している。ここで、パターン種ライブラリ評価値としては、パターン種オブジェクトの数としてもよく、パターン種評価値の統計値、たとえば平均、分散、標準偏差、最大値、最小値等であってもよい。また、個々の設計レイアウトパターンやパターン種ライブラリ内の個々のオブジェクトについてパターン種評価値を出力するものであってもよい。たとえば、最小線幅に対する度数分布であってもよく、最小線幅と最小間隔をx,yとしてグラフ上にプロットして示した分布図であってもよい。一般に、パターン種ライブラリ内に代表として登録された設計レイアウトオブジェクトの数が多いほど、OPC/RET開発負荷は増大する。そのため、この数をパターン種ライブラリ評価値として使用し、開発負荷算出に用いることもできる。また、パターン種ライブラリを評価するときに、設計レイアウトを入力として加えることで、新規ライブラリ内の設計レイアウトオブジェクトと一致する設計レイアウトパターンが設計レイアウト中に何箇所存在するかを指標として、設計レイアウト21を評価し、半導体装置の製造歩留の指標として用いることも可能である。設計レイアウト中の新種ライブラリ相当設計レイアウトパターン数Nnlは、次式によって計算される。Nnl=ΣNdoi4ここで、Ndoiは新規ライブラリ内の設計レイアウトオブジェクトと一致する設計レイアウト内の設計レイアウトパターン数である。ここで一致とは、上述のように類似種、派生種等を考慮したものであってもよいことはいうまでもない。以上説明したように、本実施の形態によれば、後のステップに影響する、新種ライブラリを構成する設計レイアウトパターンの数の多寡、すなわち多様性や、個々の設計レイアウトパターンの製造容易性を評価することが可能となった。また、たとえば、その製造負荷、開発負荷を推定することが可能になることにより、より細かな製造制御および納期、価格等の事業上のインセンティブを付与することが可能となった。第8の実施の形態本発明の第8の実施の形態においては、パターンマッチング技術および既存のEDAツールを用いて第1~第7の実施の形態において説明した設計レイアウト検証装置およびマスクデータ検証装置を実現するものである。パターンマッチング技術を用いることによって、予め指定した設計レイアウトパターン群と一致する設計レイアウトパターン領域を抽出するものである。図24は、本発明の第8の実施の形態における新種ライブラリの抽出方法を説明するためのフローチャートである。また、図25は、処理に伴って得られる設計レイアウトおよび設計レイアウトパターンの変化を示す図である。図24~図25を適宜参照しながら、本実施の形態における新種ライブラリの抽出方法を説明する。まず、設計レイアウト21を読み込むS141。図25aは、設計レイアウト全体または設計レイアウトの一部601を示したものである。ここに設計レイアウトパターンが含まれ、半導体装置を構成している。次に、既存種ライブラリ22を読み込むS142。既存種ライブラリについては上述のとおりであるが、パターンマッチング技術で利用可能な形式であればよい。次に、処理対象設計レイアウトパターンを、設計レイアウトパターンの属性レイヤ番号等や座標による領域指定等によって限定する。これにより、不問種を取り除く。図25bは、ここで得られる処理対象設計パターン領域602を示したものである。次に、パターンマッチング技術を用いて、パターンマッチ領域を抽出するS144。既存種ライブラリに一致する設計レイアウトパターンを処理対象設計レイアウトパターン領域602から抽出する。図25cは、ここで抽出された設計レイアウトパターンを含む領域603を示したものである。次に、パターンマッチ領域603内部に枠縁領域を発生させるS145。枠縁領域については上述のとおりである。本実施の形態においては、処理対象設計レイアウトパターン602からパターンマッチ領域603を除いた設計レイアウトパターンを抽出し、これらをOPC/RET開発に利用する。図25dは、処理対象設計レイアウトパターン602からパターンマッチ領域を取り除いて図形処理上のNOT処理をして得られる非パターンマッチ領域604を示す図である。領域605の部分にある設計レイアウトパターンは除去される。しかしながら、上述のように、OPC/RETでは近接効果を考慮する必要があるため、最終的に抽出される設計レイアウトパターンは、非パターンマッチ領域604のみでは不十分であり、パターンマッチ領域603内に枠縁分を確保して得る必要がある。図25eは、パターンマッチ領域603内の枠縁領域606を示す図である。次に、非パターンマッチ領域604にパターンマッチ領域内枠縁領域606を加えて図形処理上のOR処理をして、枠縁を考慮した非パターンマッチ領域607を得るS146。図25fは、枠縁を考慮して得られた非パターンマッチ領域607を示す図である。ここで、上述の他の実施の形態において説明したように、単純に図形処理上の論理和OR演算を行なってもよく、コア領域と枠縁とを分離して認識し処理を行なってもよい。領域608は、パターンマッチ領域603からパターンマッチ領域内枠縁領域606を除いた領域である。ここで、ステップS146によって得られる枠縁を考慮した非パターンマッチ領域607を用いることもできるが、後述の処理を行なって、類似種、単純種、派生種を取り除くことが処理効率上望ましい。次に、枠縁を考慮した非パターンマッチ領域607に基づいて、本来考慮されるべき新種から構成される本物の新種領域を抽出するS147。ここでは、上述の方法で単純種等を除去する。図25gは、領域607領域内に本物の新種領域609が得られたところを示す図である。単純種等の除去方法としては様々な方法を用いることが可能であるが、ここでは、一例として、単純種の除去をDRCツールを使用して実施する場合について説明する。図26および図27は、DRCツールを用いて、単純種のうち、ラインアンドスペースラインとスペースの単純な繰り返しの除去を行なう場合の一例を説明するための図である。図26aは、この処理の入力となる設計レイアウトパターン701を示している。図26bは、設計レイアウトパターン701に対して、DRCツールの一般的な機能を使って単純種とはならない箇所702,703を抽出したところを示している。箇所702は、一定以上の長さを持つ辺と凸の直角で接続された短い辺とが互いに所定距離より近い位置で近接する箇所に付加されたマーカである。箇所703は、凹コーナに付加されたマーカである。DRCツールを用いて設計レイアウトパターン中のコーナ部を抽出し、これを所定のサイズ、オーバサイズした領域を抽出すれば、付近にコーナがある、すなわち、ラインアンドスペースではない領域を抽出できる。図27aは、近接効果およびOPCの影響が及ぶ範囲を、箇所702および703に対して拡張した領域704および705を示している。図27bは、設計レイアウトパターン701のうち領域704および705の領域外を単純種であるとして除去した結果を示している。このように、DRCツールを用いて単純種を除去するようにしてもよい。次に、同一新種領域のマージを行なうS148。これは、抽出された本物の新種領域609内で相互にパターンマッチングを行い、一致するものを分類する処理である。図25hは、その結果を示す。新種領域609が、2種類の互いに独立な本物の新種610と611とに分類されている。ここで、ステップS148によって得られる結果によって、設計レイアウト中での独立な本物の新種の数量および位置について分布を結果として得ることができる。これによって、設計レイアウトパターン中で、新種を含む領域や、設計モジュールについて、独立な本物の新種の分布を調査することもできる。ただし、開発を向上させるためには、次の処理ステップを行ない、新種ライブラリを得ることが望ましい。最後に、新種ライブラリの出力を行なうS149。図28は、新種ライブラリの一例を示す図である。図28aにおいて、パターン612は、新種ライブラリを構成する設計レイアウトであり、具体的にはGDSIIカルマストリームフォーマットやOASISフォーマットで記述することができる。パターン610および611は、図25hから得られたものであり、これが互いに干渉しない距離または形式で配置される。ここで、新種ライブラリの構成は、上述のように本形式に限定されないことはいうまでもない。図28bは、新種ライブラリを用いてOPC/RET開発用のテストデータを作成したものである。領域613はテストデータ用付加領域であり、パターン610および611の周囲に、実際の設計レイアウト中で見られるような周囲の状態にするための設計レイアウトパターンを配置したり、同一の設計レイアウトオブジェクトを周囲に配置するなどして、パターン610および611の外縁部で生じるOPC/RETの異常な処理やOPC後検証の擬似エラーを回避することに用いることができる。図24に示す処理手順の一部を削除、または入れ替えても同様の効果が得られることは明らかである。また、本実施の形態の構成は、これまでに他の実施の形態において説明したものと同様であり、他の実施の形態との組合せおよび他の実施の形態の一部の置き換えを行なうことができることも明らかである。図29~図34は、本発明の第8の実施の形態によって抽出される新種の具体例を示す図である。図29は、設計レイアウト21の一例を示す図である。また、図30は、既存種ライブラリ22の一例を示す図である。図30においては、簡単のために枠縁領域を省略している。図31は、図29に示す設計レイアウト21の左上からパターンマッチングを行なうところを示す図である。設計レイアウト21の左上から、既存種ライブラリと同じ大きさの領域をパターンマッチ領域として設定する。そして、たとえば、この領域を右方向に1ドットずつずらしながら既存種ライブラリとのパターンマッチングを行なう。右端までマッチングが完了すれば、1行下にずらして再度右端からスキャンを行なう。図31においては、点線で示す3つの領域1と、図30の1に示す既存種ライブラリとのマッチングがとれたところを示している。なお、既存種ライブラリは、回転したり、反転したりして用いることができ、図31の左下の点線で示す領域1と、図30の1に示す既存種ライブラリを180°回転させたものとのマッチングがとれている。図32は、図30の2に示す既存種ライブラリとさらにマッチングがとれたところを示す図である。図32において、点線で示す領域2と、図30の2に示す既存種ライブラリとのマッチングがとれたところを示している。このようにして、図30に示す既存種ライブラリのそれぞれとのパターンマッチングを順次行い、マッチングがとれた設計レイアウトパターンを順次削除してゆく。図33は、パターンマッチングがとれずに最後に残ったパターンを示す図である。図34は、最後に残ったパターンに必要な領域分を付加したところを示す図である。図34aに示すように、斜線を施した設計レイアウトパターンがすべて削除され、太い線で示すパターンが新種として抽出される。図34bは、新種のパターンが3として付加されたところを示している。以上説明したように、本実施の形態によれば、既存のEDAツールを活用して、予め想定された設計レイアウトパターンに属さない設計レイアウトパターンを抽出し、OPC/RET開発を効率よく行うことが可能となった。今回開示された実施の形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。"