ウェハのおもて面に素子が形成されない領域の裏面に刻印する工程と、該刻印された箇所を残し該箇所以外の前記ウェハの裏面を研削して薄くする工程と、を含むことを特徴とする半導体装置の製造方法。前記の刻印する箇所が、前記ウェハの裏面の外周部であり、前記研削される箇所が、前記外周部で囲まれた前記ウェハの裏面の内側であることを特徴とする請求項1に記載の半導体装置の製造方法。研削されない前記外周部がリング状の補強部であることを特徴とする請求項2に記載の半導体装置の製造方法。前記裏面を研削して薄くする工程の後、前記ウェハの裏面に少なくとも拡散層もしくは裏面電極のいずれかを形成する工程を含むことを特徴とする請求項1から3のいずれか1項に記載の半導体装置の製造方法。前記ウェハの裏面に刻印する工程は、前記ウェハのおもて面をステージに接触させて前記ウェハを前記ステージに載置する工程と、前記ウェハの裏面にレーザー刻印する工程と、を含むことを特徴とする請求項1から4のいずれか1項に記載の半導体装置の製造方法。前記ウェハの裏面に刻印する工程は、前記ウェハの裏面をステージに接触させて前記ウェハを前記ステージに載置する工程と、前記ステージに形成した開口部を通して前記ウェハの裏面にレーザー刻印する工程と、を含むことを特徴とする請求項1から4のいずれか1項に記載の半導体装置の製造方法。前記ウェハのおもて面をステージに接触させて前記ウェハを前記ステージに載置する工程は、前記ウェハのおもて面を予め保護膜で被覆した後に、前記ウェハを前記ステージに載置することを特徴とする請求項5に記載の半導体装置の製造方法。前記保護膜が、レジストもしくは保護テープであることを特徴とする請求項7に記載の半導体装置の製造方法。前記レーザー刻印の深さが0.5μm以上で10μm以下であることを特徴とする請求項5から8のいずれか1項に記載の半導体装置の製造方法。図7に示すように、ウェハ53から蒸発したパーティクル52は室温で急冷されて微細な固形粒となって飛散する。そして窪み状凹部54の文字又は記号の中や周りに付着してしまう。このパーティクル52は大半が1μm以下と微細な上に、蒸気や溶融状態から急速に冷却され、ウェハ53の表面に付着した固形異物である。このパーティクル52は図8に示すように、ウェハ53に付着するとイオン注入工程において、イオンビーム56の妨げになる。つまり、イオン注入された領域57と、イオン注入されない領域58が生じてしまう。また、図9に示すように、スピンコーターによってレジストが流れる符号61の方向にフォトレジスト59のピンホール欠陥60レジストが塗布されない箇所となる。このように、パーティクル52がレジストの流れの妨げとなってプロセス上の不具合を発生させる原因となる。この付着したパーティクル52は通常の洗浄方法では除去することが困難であり、各種除去装置や除去方法が提案されている。例えば、特許文献2では、刻印した後にスクラブ工程を追加したり、蒸発したシリコンガスを除去したりする方法が提案されている。しかし、前記の特許文献1~6では、ウェハの外周部の裏面ウェハの側面ではないに刻印し、外周部を残して素子形成領域のウェハの裏面を研削し、ウェハを薄くすると同時に付着したパーティクルを除去する方法については記載されていない。この発明の目的は、前記の課題を解決して、ウェハに付着したパーティクルが除去できて各製造プロセスでそれぞれのウェハが識別できる半導体装置の製造方法を提供することにある。前記の目的を達成するために、特許請求の範囲の請求項1に記載の発明によれば、ウェハのおもて面に素子が形成されない領域の裏面に刻印する工程と、該刻印された箇所を残し該箇所以外の前記ウェハの裏面を研削して薄くする工程と、を含む半導体装置の製造方法とする。また、特許請求の範囲の請求項2記載の発明によれば、請求項1の発明において、前記の薄くする工程が、前記の刻印された外周部を残し該外周部で囲まれた前記ウェハの内側の素子形成予定領域の裏面を研削する工程であるとよい。また、特許請求の範囲の請求項3記載の発明によれば、請求項2に記載の発明において研削されない前記外周部がリング状の補強部であるとよい。また、特許請求の範囲の請求項4記載の発明によれば、請求項1から3のいずれか1項に記載の発明において、前記裏面を研削して薄くする工程の後、前記ウェハの裏面に少なくとも拡散層もしくは裏面電極のいずれかを形成する工程を含むとよい。また、特許請求の範囲の請求項5に記載の発明によれば、請求項1または2に記載の発明において、前記ウェハのおもて面をステージに接触させて前記ウェハを前記ステージに載置する工程と、前記ウェハの裏面にレーザー刻印する工程と、を含むとよい。また、特許請求の範囲の請求項6に記載の発明によれば、請求項1から4のいずれか1項に記載の発明において、前記ウェハの裏面をステージに接触させて前記ウェハを前記ステージに載置する工程と、前記ステージに形成した開口部を通して前記ウェハの裏面にレーザー刻印する工程と、を含むとよい。また、特許請求の範囲の請求項7に記載の発明によれば、請求項5に記載の発明において、前記ウェハのおもて面をステージに接触させる工程が、前記おもて面を保護膜で被覆するとよい。そして、この保護膜は、保護膜が、レジストもしくは保護テープであるとよい。また、特許請求の範囲の請求項9に記載の発明によれば、請求項5または6に記載の発明において、前記レーザー刻印の深さが0.5μm以上で10μm以下であるとよい。この発明において、レーザーによる刻印をウェハのおもて面に素子が形成されない領域の裏面にすることで、刻印時に発生するパーティクルがウェハのおもて面側に付着することを防止することができる。刻印位置を、ウェハ裏面の外周部とすることで、裏面研削工程では外周部を厚いまま残して内側を薄く研削することで、刻印部が残ってウェハの識別は確保されると同時に、素子形成領域のウェハの裏面は研削工程により付着したパーティクルを除去することができる。その結果、刻印によるウェハの識別をプロセス完了まで通して行うことができる。また、刻印に伴うパーティクルのウェハへの付着が無くなるため、半導体装置の良品率を向上させることができる。実施の形態を以下の実施例で説明する。実施例1図1は、この発明の第1実施例の半導体装置の製造方法であり、同図a~同図fは工程順に示した要部製造工程断面図である。ここでは、半導体装置として縦型のIGBTの例を挙げた。1ステージ1にウェハ2の裏面3が接触するようにウェハ2を載置する。同図a。2ウェハ2の裏面3の外周部6の刻印する箇所4にレーザー光7を照射して、素子形成領域8の外側にレーザー刻印をする凹部9を形成する。レーザー光7は、例えば、Nd:YAGレーザー光である。ウェハ2の裏面3の外周部6へレーザー光が照射される同図b。この工程において、ステージ1に接触するウェハ2の裏面3にレーザー光7を照射するため、溶融して飛散した粒子はパーティクル23となってウェハ1の裏面3に付着する図1b参照。あるいは、ウェハ2をステージ1に置かず、ローダーからウェハ2を取り出したハンドをそのまま保持して、レーザー光7を下方から照射し、裏面3に刻印する凹部9を形成する方法によっても同様に可能となる。3ウェハ2のおもて面10と裏面3を裏返しにして、ウェハ2の表面10に表面構造11を通常の半導体プロセスで形成する同図c。表面構造11は、例えば、図2の断面図に示すプレーナゲート型IGBTの場合は、エミッタ層12、ゲート電極13、ウェル層14、耐圧構造部15、ゲート絶縁膜28、層間絶縁膜29、エミッタ電極30およびパッシベーション膜31などである。また、図2中の符号で25は半導体チップ26の配置パターンを示すチップのショットマップ、27は結晶方位を示すノッチである。4刻印した凹部9を含めた外周部6を残し、素子形成領域8の裏面3を矢印24の方向に研削してウェハ2を薄くする同図d。素子形成領域8の裏面3を研削することで、パーティクル23も除去される。続いて、裏面3をわずかにエッチングして、研削加工で生じた微細な傷や歪を除去する。5裏面3全域にイオン注入とアニールにより拡散層16を形成する同図e。6拡散層16上に裏面電極17を形成する同図f。また、ここでは刻印凹部9を形成するの方法は一般に使われるNd:YAGレーザー光波長1064nmを例としたが、その他のレーザーでも構わない。また、刻印は罫書きなど機械的に付けてもよい。この場合もパーテクル23が発生してウェハ2の裏面3に付着するが、その後の4の研削工程で除去されるので製造プロセスに影響を与えることはない。また、レーザー刻印の深さ凹部9の深さを0.5μm以上で10μm以下とする。これは、上記5の工程において、研削加工で生じた微細な傷等を除去するために、ウェハ2の裏面3全面をエッチングするが、レーザー刻印の深さが0.5μm未満では凹部9がエッチングなどで除去されてしまうためである。また、刻印の深さは10μmあれば十分でありそれを超えて設ける必要はない。また、凹部9を深くすると、溶融したシリコン粒の飛散量が多くなり、製造プロセスに影響を与える場合が生じる。また、刻印を深くするにはレーザー光のエネルギーを大きくする必要があり、大きなエネルギーのレーザー装置が必要となったり、照射時間を増やす必要からリードタイムが増大する。そのため、刻印の深さは10μm以下がよい。前記の4の工程において、研削では図3のように刻印された外周部6を残すようにして行う。ウェハ2の外周部6の端部18から幅数mmの箇所には素子が形成されない素子形成領域8から外れる。そのため、この外周部6を研削から外しても、ウェハ2から取り出せる半導体チップの個数は減ることはない。また、素子形成領域8の裏側を研削してウェハ2を薄くすることで、縦型素子である例えばIGBTのオン電圧特性やスイッチング特性を改善することができる。刻印の際に発生するパーティクル23の付着箇所が素子形成領域8の裏面3であっても、その箇所は研削されてパーティクル23は除去されるので、その後の製造プロセスには影響を与えない。また、裏面研削の際、刻印部の一部が削られてしまっても残りの部分で文字の一部やバーコード判読可能であれば、刻印の全てが外周部6に形成されなくてもよい。また、裏面3へのエッチングは5や6の工程でも凹部9が消滅しないように凹部9の深さに対して十分浅く行なう。また、凹部9の形成箇所に研削する箇所の端部素子形成領域9の外周部が一部重なっても、刻印が読み取れる程度に凹部9の一部が欠けても構わない。また、ウェハ2の内周部素子形成領域8の裏面を削って外周部6を残す。外周部6は1の工程に投入したときと、ほぼ同じ厚さでリング状の補強部となる通常、この補強部はリブと呼ばれている。このリブ構造とすることで、内側素子形成領域8が薄くなったウェハ2の反りは防止され、機械的強度が確保される。特に直径8インチ以上の大口径のウェハでは効果が大きい。このように、強度保持の目的で厚く残すウェハ2の外周部6リブに刻印することで、従来と同じ製造工程で、同じ個数の半導体チップをウェハ2から取り出すことが出来る。また、この刻印により各製造プロセス段階でのウェハを一枚一枚識別することができるようになる。前記の5および6の工程において、ウェハ2の裏面3全域にイオン注入、アニール、電極形成等を行った場合でも、刻印である凹部9は消滅せず識別マークの働きは保持される。尚、IC集積回路チップとなる領域が多数形成されたウェハでは5および6の工程を行わない場合や5もしくは6の工程のいずれかの工程を行わない場合がある。例えば、ダイアフラム圧力センサチップとなる領域が多数形成されたウェハでは、裏面への拡散層16および裏面電極17の形成は行なわず、ダイアフレム形成のためのパターニング、エッチング、そして裏面の基台への接合を行う。また、5または6の工程の内どちらかの工程を行う場合もある。前記したように、ウェハ2の裏面3の外周部6を刻印し、素子形成領域8の裏面3を研削し、刻印されたウェハ2の外周部6を残すことで、ウェハ2の識別をプロセス完了まで通して行うことができるウェハ2のトレーサビリティが可能となる。さらに刻印をウェハ2の裏面の外周部6に形成することで、刻印時にパーティクルが発生してウェハ2に付着したとしても、ウェハ2の素子形成領域8の裏面3を研削することにより、パーティクル取り除かれる。したがって、刻印に伴って発生するパーティクルがウェハ2のおもて面に付着することを防ぎ、ウェハ2の裏面に付着したパーティクルも除去されるため、その後の製造プロセスへの影響は無くなり、半導体チップの良品率を向上させることができる。尚、ウェハ2のプロセスによっては前記の5または6の工程の後に更に表面構造11を形成するプロセスを行うこともある。本実施例ではノンパンチスルー型のプレーナゲート型IGBTの製造方法を例に取っているが、フィールドストップ層を有するIGBT、トレンチゲート型IGBT、逆阻止型IGBT、逆導通型IGBT、MOSFET、ダイオード、バイポーラトランジスタ、サイリスタ等にも本発明は適用できる。また、これらの半導体装置に限らず裏面研削の工程を有する半導体装置に対しても適用できる。実施例2図4は、この発明の第2実施例の半導体装置の製造方法であり、同図a~同図fは工程順に示した要部製造工程断面図である。1ステージ1にウェハ2の裏面3が接触するようにウェハ2を載置する。ステージ1には刻印するウェハ2の裏面3の箇所4に開口部5が形成されている同図a。2ウェハ2の裏面3の外周部6の刻印する箇所4にレーザー光7を照射して、素子形成領域8の外側にレーザー刻印をする凹部9を形成する。レーザー光7は、例えば、Nd:YAGレーザー光であり、レーザー光7の照射は前記の開口部5を通してウェハ2の裏面3の外周部6へ行なわれる同図b。3以降の工程は実施例1と同じである。前記の2の工程において、ステージ1に接触するウェハ2の裏面3で開口部5からレーザー光7を照射するため、溶融して飛散した粒子はパーティクル23となってウェハ1の表面3に付着することは避けられる。また、ウェハ2をステージ1に置かず、ローダーからウェハ2を取り出したハンドをそのまま保持して、レーザー光7を下方から照射し、裏面3に刻印する凹部9を形成する方法によっても同様に可能となる。しかし、刻印する箇所4を各ウェハ2で合わせ、ウェハ2の表面10へのパーティクル23の回り込みを防ぐには、ウェハ2の裏面3をステージ1に接触させてウェハ2の裏面3にレーザー光7を照射する図4の方法が好ましい。開口部5が点線32で示すように、素子形成領域8に重なる場合、刻印の際に発生するパーティクル23の付着箇所が素子形成領域8の裏面3にあっても、その箇所は研削されてパーティクル23は除去されるので、その後の製造プロセスには影響を与えない。このように、強度保持の目的で厚く残すウェハ2の外周部6補強部:リブに刻印することで、従来と同じ製造工程で、同じ個数の半導体チップをウェハ2から取り出すことが出来る。また、この刻印により各製造プロセス段階でのウェハを一枚一枚識別することができるようになる。実施例3図5は、この発明の第3実施例の半導体装置の製造方法であり、同図aおよび同図bは工程順に示した要部製造工程断面図である。1ウェハ2のおもて面10を予め保護膜20で保護しておもて面10を下にしてステージ1に載置する同図a。保護膜20は、レジストやダイシングテープなどの保護テープを用いる。保護テープとしては、樹脂や高分子で形成されたテープで、剥がした時に接着剤の糊残りなどが生じないものを使用する。2上方を向いたウェハ2の裏面3の外周部6にレーザー光7を照射して、素子形成領域8の外側に刻印のための凹部9を形成する同図b。その後、レジスト20を除去してウェハ2の上下を反対にして、次工程の3の工程へ進む。3以降の工程は実施例1の3以降の工程と同じである。この実施例3の場合も実施例1と同様に、ウェハ2の裏面3の外周部6を刻印し、素子形成領域8の裏面3を研削し、刻印されたウェハ2の外周部6を残すことで、ウェハ2の識別をプロセス完了まで通して行うことができるウェハ2のトレーサビリティが可能となる。さらに素子形成領域8のウェハ2の裏面3を研削することで、刻印によるパーティクルの付着は取り除かれ、製造プロセスへの影響は無くなり、半導体チップの良品率を向上させることができる。さらに、ウェハのおもて面を予め保護膜20で保護しているため、ウェハ2のおもて面の表面構造11を形成する領域が直接ステージに接触することがなくなり、おもて面を清浄に保つことができる。実施例4図6は、この発明の第4実施例の半導体装置の要部製造工程図である。実施例1と異なるのは、刻印する凹部9をウェハ2の外周部6の箇所4でなくウェハ2の内側素子形成領域8の中央付近の箇所21にした点である。この箇所21は研削で残す領域22内にある。図6に示すように、研削はウェハ2の外周部6まで行い、刻印箇所は残して、その周りの全域をX方向、Y方向に研削する。領域22は図6ではスクライブ領域の裏側としているが、テストパターン、プロセスコントロールモニターなどが形成される領域の裏側にとっても良く、この領域を刻印する箇所凹部9を形成する箇所に利用してもチップの取れ数に影響はない。また、ウェハ2の裏面全域にイオン注入、アニール、電極形成等を行った場合でも、刻印である凹部9は消滅せず識別マークの働きは保持される。