"絶縁層を介して積層された、第1の半導体基体及び第2の半導体基体と、前記第1の半導体基体に形成され、信号線とグラウンドとを含む第1の伝送線路と、前記第2の半導体基体に形成され、信号線とグラウンドとを含む第2の伝送線路と、ビアホール内に形成された導体層から成り、前記第1の伝送線路の信号線及び前記第2の伝送線路の信号線に接続された、信号線用の第1のビア層と、ビアホール内に形成された導体層から成り、前記第1の伝送線路のグラウンド及び前記第2の伝送線路のグラウンドに接続された、グラウンド用の第1のビア層と、ビアホール内に形成された導体層から成り、前記第1の伝送線路又は/及び前記第2の伝送線路のグラウンドに接続され、かつ、前記信号線用の第1のビア層に対向して形成された帯状のビア層を含む、グラウンド用の第2のビア層とを有する半導体装置。前記第2のビア層は、前記グラウンド用の第1のビア層よりも浅く形成されている、請求項1に記載の半導体装置。前記グラウンド用の第1のビア層に対して、前記第2のビア層とは反対の側に、ビアホール内に形成された導体層から成り、前記第1の伝送線路のグラウンドに接続された、グラウンド用の第3のビア層をさらに有する、請求項1に記載の半導体装置。前記第1の伝送線路及び前記第2の伝送線路がいずれもコプレーナ線路である、請求項1に記載の半導体装置。前記第1の伝送線路及び前記第2の伝送線路のうち、一方がコプレーナ線路であり、他方がマイクロストリップ線路である、請求項1に記載の半導体装置。前記第1の伝送線路及び前記第2の伝送線路がいずれもマイクロストリップ線路である、請求項1に記載の半導体装置。前記第1の伝送線路の特性インピーダンスZaと、前記第2の伝送線路の特性インピーダンスZbとに対して、前記信号線用のビア層と前記第2のビア層とを含むビア部の特性インピーダンスが、√Za×Zbである、請求項1に記載の半導体装置。非特許文献1の構成では、同軸構造において、信号線を接続するビア層のすぐ近くをグラウンドのビア層が囲っていて、信号線を接続するビア層を下の半導体基体のコプレーナ線路に直接接続することができないので、バンプを介して接続している。バンプを介して接続しているため、構成や製造工程が複雑化し、ビア層を直接接続するよりも接続の信頼性が低くなる。特許文献1の構成では、ビア層と信号線との接続部の周囲にはグラウンド層があるが、半導体基体の下面と上面のそれぞれのグラウンド層が接続されていないため、接地容量が下面と上面との間で揺らぎ、信号伝送に影響を与える恐れがある。また、ビア層の周囲にはグラウンド層がないため、ビア層の周囲のグラウンドが弱くなっている。さらに、ビア層とグラウンド層の寸法は、コプレーナ線路の寸法でほぼ決定され、寸法自由度が少ないため、ビア層を含むビア部の特性インピーダンスを変えることが難しい。そのため、上下の高周波回路で異なる特性インピーダンスを持っている場合に、インピーダンス整合を取ることが難しい。特許文献2の構成では、一般の半導体装置において、ビア層によって上下の半導体基体の回路を接続しているに過ぎず、ビア層を含むビア部の特性インピーダンスについては、特に考慮されていない。本技術の目的は、伝送線路を接続するビア層の周囲のグラウンドを強化することができると共に、ビア部の特性インピーダンスを調整することが可能な半導体装置を提供するものである。本技術の半導体装置は、絶縁層を介して積層された、第1の半導体基体及び第2の半導体基体と、第1の半導体基体に形成され信号線とグラウンドとを含む第1の伝送線路と、第2の半導体基体に形成され、信号線とグラウンドとを含む第2の伝送線路とを有する。また、ビアホール内に形成された導体層から成り、第1の伝送線路の信号線及び第2の伝送線路の信号線に接続された、信号線用の第1のビア層を有する。また、ビアホール内に形成された導体層から成り、第1の伝送線路のグラウンド及び第2の伝送線路のグラウンドに接続された、グラウンド用の第1のビア層を有する。さらに、ビアホール内に形成された導体層から成り、第1の伝送線路又は/及び第2の伝送線路のグラウンドに接続され、かつ、信号線用の第1のビア層に対向して形成された帯状のビア層を含む、グラウンド用の第2のビア層を有する。上述の本技術の半導体装置の構成によれば、第1の伝送線路の信号線及び第2の伝送線路の信号線に接続された、信号線用の第1のビア層と、第1の伝送線路のグラウンド及び第2の伝送線路のグラウンドに接続された、グラウンド用の第1のビア層とを有する。これにより、第1の伝送線路と第2の伝送線路とが接続され、高周波等を第1の伝送線路と第2の伝送線路の間で伝送することができる。そして、信号線用の第1のビア層に対向して形成された帯状のビア層を含み、グラウンドに接続された、グラウンド用の第2のビア層により、信号線用の第1のビア層に対するグラウンドを強化することができる。また、信号線用の第1のビア層とグラウンド用の第2のビア層の寸法を調整することにより、これらのビア層を含むビア部の特性インピーダンスを調整することが可能になる。上述の本技術によれば、信号線用の第1のビア層に対するグラウンドを強化することができるので、ビア層から外部への電磁波の放射を抑制することができる。また、ビア層を含むビア部の特性インピーダンスを調整することが可能になるので、ビア層により接続された第1の伝送線路と第2の伝送線路の特性インピーダンスが異なっていても、インピーダンス整合を取ることが可能になる。以下、本技術を実施するための最良の形態以下、実施の形態とするについて説明する。なお、説明は以下の順序で行う。1.本技術の概要2.第1の実施の形態3.第2の実施の形態4.第3の実施の形態5.第4の実施の形態<1.本技術の概要>まず、本技術の具体的な実施の形態の説明に先立ち、本技術の概要を説明する。前述した高周波回路の伝送線路のうち、コプレーナ線路の概略断面図を図15Aに示し、マイクロストリップ線路の概略断面図を図15Bに示す。コプレーナ線路は、図15Aに示すように、半導体基体101の一方の主面この図では上面に、線状の信号線102と、線状のグラウンド線103とが形成され、信号線102の両側を挟んで2本のグラウンド線103が並行している。マイクロストリップ線路は、図15Bに示すように、半導体基体101の一方の主面この図では上面に信号線102が線状に形成され、半導体基体101の他方の主面この図では下面にグラウンド層109が面状に形成されている。ここで、2つのコプレーナ線路をビア層で接続した構成の斜視図を、図16に示す。図16に示す構成では、第1層のコプレーナ線路の信号線1S及びグラウンド線1Gと、第2層のコプレーナ線路の信号線2S及びグラウンド線2Gとを、ビア層3S,3Gによって接続している。即ち、ビア層3Sによって信号線1S,2S同士を接続して、ビア層3Gによってグラウンド線1G,2G同士を接続している。この構造では、ビア層3S,3Gがコプレーナ線路をそのまま延長した線路構造となっているため、ビア層3S,3Gからの電磁放射が大きくなって、周辺回路の動作に影響を与えるおそれがある。また、この構造では、単純に伝送線路をビア層3S,3Gで接続しているだけであるため、接続部ビア部のインピーダンス設計ができない。従って、異なる特性インピーダンスを持つコプレーナ線路同士を接続したい場合に、インピーダンス整合を取って反射を少なく抑えた接続を実現するのが難しい。前述した、非特許文献1の構成は、信号線を接続するビア層のすぐ近くをグラウンドのビア層が囲っていて、信号線を接続するビア層を下の半導体基体のコプレーナ線路に直接接続することができないので、バンプを介して接続している。バンプを介して接続しているため、構成や製造工程が複雑化し、ビア層を直接信号線に接続するよりも、接続の信頼性が低くなる。前述した、特許文献1の構成は、ビア層と信号線との接続部の周囲にはグラウンド層があるが、半導体基体の下面と上面のそれぞれのグラウンド層が接続されていないため、接地容量が下面と上面との間で揺らぎ、信号伝送に影響を与える恐れがある。また、半導体基体の内部のビア層の周囲にはグラウンド層がないため、ビア層に対するグラウンドが弱くなっている。さらに、ビア層とグラウンド層の寸法はコプレーナ線路の寸法でほぼ決定され、寸法自由度が少ないため、図16に示した構成と同様に、上下の高周波回路で異なる特性インピーダンスを持っている場合に、インピーダンス整合を取ることが難しい。本技術は、上下の高周波回路の伝送線路の接続部からの電磁放射を抑制することを可能にするように、接続部を構成する。そして、伝送線路の接続部では、高周波回路の伝送線路同士をビア層ビアホール内の導体層のみで接続し、かつ、伝送線路の信号線を接続するビア層に対するグラウンドが強化されている構造を実現する。また、上下の高周波回路で異なる特性インピーダンスを持っている場合でも、インピーダンス整合を取ることを可能にする。本技術では、例えば、図13に本技術の一形態の概略斜視図を示すように、下層の半導体基体に形成された信号線1S及びグラウンド線1Gと、上層の半導体基体に形成された信号線2S及びグラウンド線2Gとが、ビア層3S及び3Gで接続された構成とする。図13において、信号線1S,2S同士は、ビア層3Sで接続されている。グラウンド線1Gとグラウンド線2Gとはビア層3Gで接続されている。上層のグラウンド線2Gには、ビア層3Gに加えて、浅いビア層4Gが接続されており、異なる深さを持つ二股構造のビア層が接続されている。ビア層3Gと浅いビア層4Gとは、お互いにひとつながりのビア層として電気的に接続されている。さらに、2本のグラウンド線2Gに接続されている浅いビア層4Gの間を接続して、帯状のビア層5Gが形成されている。帯状のビア層5Gは、ビア層4Gと同じ深さに形成されている。また、図13の半導体装置の要部の平面図を、図14に示す。信号線1S,2Sを接続するビア層3Sと、グラウンド線1G,2Gを接続するビア層3Gは、円形の平面パターンで形成されている。ビア層4G及び帯状のビア層5Gは、グラウンド線1G,2Gの部分の円形のパターンのビア層4Gをその間の長方形のパターンのビア層5Gで繋いでいる平面パターンで形成されている。図14からわかるように、帯状のビア層5Gは、信号線1S,2Sを接続するビア層3Sの近くに形成されているが、ビア層3Sとの間に間隔を有して対向するように配置されており、ビア層3Sとは絶縁されている。信号線1S,2Sを接続するビア層3Sの近くに、グラウンド線2Gに接続された帯状のビア層5Gが形成されているので、帯状のビア層5Gによって、信号線1S,2Sを接続するビア層3Sに対するグラウンドが強化される。そして、詳細を後述するように、信号線1S,2S用のビア層3Sの直径と、ビア層3Sと帯状のビア層5Gとの間隔とによって、ビア部の特性インピーダンスが決まるので、これらの寸法を調整して、特性インピーダンスを調整することができる。これにより、下層及び上層の伝送回路で特性インピーダンスが異なっていても、ビア部の特性インピーダンスを調整して、インピーダンス整合を行うことが可能になる。本技術においては、図13及び図14に示した形態のように、伝送線路のグラウンドに深さの異なる複数のビア層を接続し、深い方のビア層で下層と上層のグラウンドを接続して、浅い方のビア層は一方のみ例えば上層のみのグラウンドに接続する。そして、浅い方のビア層は、帯状のビア層によって、グラウンドの部分のビア層が接続された構成、言わば、ひとつながりのビア層とする。伝送線路の信号線は、ビア層により下層と上層の信号線を接続する。帯状のビア層は、信号線に接続されたビア層の近くに対向するように配置する。このように構成することにより、信号線に接続されたビア層の近くに、グラウンドに接続された帯状のビア層が配置されているため、ビア層を含むビア部においてもグラウンドが強化されている。従って、ビア部におけるビア層からの電磁放射を抑えて、周辺回路を安定して動作させることができる。そして、ビア層を、バンプ等を使わず、信号線及びグラウンド線に直接接続しているので、容易に製造可能であり、接続信頼性も十分に得られる。また、本技術では、信号線のビア層とグラウンドのビア層との間隔や寸法を、伝送線路の信号線やグラウンドの寸法によらず、自由に設計することができるため、ビア部のインピーダンス特性を変化させることができる。これにより、下層と上層とで異なる特性インピーダンスを持つ高周波回路同士を接続したい場合でも、ビア部でインピーダンス整合を取って、信号反射を最小限に抑えることが可能になる。以下、前述した形態の図14を参照して、信号線に接続されたビア層の直径dと、このビア層とグラウンドに接続された帯状の浅いビア層との間の距離hとを適切に選定することにより、インピーダンス整合が取れることを説明する。信号線に接続されたビア層3Sの直径dと、このビア層3Sと帯状のビア層5Gとの間隔hとから、4h/dの値を調整することにより、ビア部での電磁波の最小限することができる。なお、ここで示すのは、理論式を用いた原理説明であって、実際のビア層の形状の設計は、ANSYS等の市販の電磁界シミュレーターを用いて容易に計算することができる。図14より、2つのコプレーナ線路を、ビア層3Sとビア層3Gにより接続し、さらにビア層3Sの近くに、グラウンド線2Gに接続された帯状のビア層5Gを配置した構造は、擬似的なマイクロストリップ線路とみなせる。従って、コプレーナ線路-マイクロストリップ線路-コプレーナ線路の構造により、インピーダンス変換が実現できる。下層の半導体基体のコプレーナ線路部の特性インピーダンスZaと、上層の半導体基体のコプレーナ線路部の特性インピーダンスZbを用いて、ビア部の特性インピーダンスが√Za×Zbであるときに、反射が最小となる。即ち、インピーダンスを整合させることができる。信号線1S,2Sに接続されたビア層3Sの直径をdとし、このビア層3Sから帯状のビア層5Gまでの距離をhとすると、ビア部の特性インピーダンスの近似値は、Z_via=×lnとなる。ここで、εrは、ビア層3Sと帯状のビア層5Gとの間の材料通常は絶縁材の誘電率である。コプレーナ線路部の特性インピーダンスの近似値は、Z_cop=×であり、KK ́は形状で決まる定数である。ここで、εeffは、コプレーナ線路の信号線とグラウンドとの間の材料絶縁材や空間の誘電率である。そのため、配線間の材料を選定して、誘電率のパラメータεr、εeffの値が決まれば、4hとdとの比を調整して、ビア部での反射を最小限にすることができる。なお、本技術では、ビア層により接続する2つの伝送線路が、図13のように2つともコプレーナ線路である構成に限定されるものではない。一方がコプレーナ線路で他方がマイクロストリップ線路である構成や、2つともマイクロストリップ線路である構成も、可能である。マイクロストリップ線路の特性インピーダンスは、コプレーナ線路の特性インピーダンスとは異なる、そのため、マイクロストリップ線路に対してインピーダンス整合を行う場合には、上述のZ_copの代わりに、マイクロストリップ線路の特性インピーダンスを使用すればよい。また、図13は下層と上層の伝送線路を接続する深いビア層3S,3Gと、帯状の部分を含む浅いビア層4G,5Gとを形成して、グラウンド線2Gに二股のビア層を接続していた。本技術では、グラウンドに三股以上のビア層を接続した構成とすることもできる。例えば、深いビア層3Gの浅いビア層4Gとは反対側に、グラウンド線2Gに接続されたもう1つのビア層を設けることも可能である。本技術の構成は、特許文献2に開示されている、深さの異なるビア層で上下の半導体基体の回路を接続する技術と類似している。従って、深さの異なるビア層を形成する製造方法は、特許文献2に記載されている製造方法に準じて行うことが可能である。特許文献2に開示されている構成では、本技術のグラウンド用の帯状のビア層に相当する構成がない。しかし、本技術の帯状のビア層を形成するためのビアホールを形成する際のマスクの開口を、帯状のパターンに対応して形成すれば、特許文献2に記載されている製造方法を利用することが可能である。<2.第1の実施の形態>続いて、具体的な実施の形態を説明する。第1の実施の形態の半導体装置の概略構成図を、図1A~図1Cに示す。図1Aは平面図を示し、図1Bは図1AのA-A ́における断面図を示し、図1Cは図1AのB-B ́における断面図を示している。図1A~図1Cに示すように、下層の第1の半導体基体11の上に、コプレーナ線路の中央の信号線12と左右2本のグラウンド線13とが形成されている。また、上層の第2の半導体基体21の上に、コプレーナ線路の中央の信号線22と左右2本のグラウンド線23とが形成されている。下層の第1の半導体基体11と、上層の第2の半導体基体21とは、絶縁層14を介して積層されている。そして、第1の半導体基体11上の信号線12と、第2の半導体基体21上の信号線22とは、第2の半導体基体21及び絶縁層14を貫通する第1のビア層15によって、接続されている。同様に、第1の半導体基体11上のグラウンド線13と、第2の半導体基体22上のグラウンド線23とは、第2の半導体基体21及び絶縁層14を貫通する第1のビア層15によって、接続されている。第1の半導体基体11及び第2の半導体基体21には、シリコン、Ge、SiGe、化合物半導体等、各種の半導体材料を使用することができる。また、これらの半導体基体11,21は、半導体基板のみ、半導体基板とその上の半導体層例えば、エピタキシャル成長層、等により構成することができる。それぞれのコプレーナ線路を構成する、信号線12,22とグラウンド線13,23には、Cu,Al,Au,W等の金属材料を使用することができる。そして、これらの金属材料を使用して、めっき法、蒸着法等によって、信号線12,22とグラウンド線13,23を形成することができる。第1のビア層15には、Cu,Al,Au,W等の金属材料を使用することができる。そして、第1のビア層15には、信号線12,22とグラウンド線13,23と同じ金属材料を使用することができる。信号線12,22とグラウンド線13,23と同じ金属材料を使用することにより、ビア層15の抵抗が低くなり、かつ、信号線12,22との接続部の抵抗をほとんど生じない。なお、ビアホール内に導体層を埋め込んでビア層15を形成する際の埋め込み性を良好にするために、信号線12,22とグラウンド線13,23の金属材料とは異なる、より埋め込み性の良好な金属材料を使用することも可能である。本実施の形態では、特に、第1のビア層15とは別に、第2の半導体基体21を貫通し、絶縁層14の途中まで達する第2のビア層16を設けている。第2のビア層16は、2本のグラウンド線23の一方から他方にわたり帯状の平面パターンに形成され、第1のビア層15に対向して、その右側に少し離れた位置に形成されている。第2のビア層16の平面パターンは、長方形の両端に半円形を付けたパターンとなっており、半円形の部分は、上層のグラウンド線23と下層のグラウンド線13の間にある。第2のビア層16は、第2の半導体基体21上のグラウンド線23には接続されているが、第1の半導体基体11上のグラウンド線13には接続されておらず、第1のビア層15よりも浅く形成されている。上層のコプレーナ線路の信号線22には、第1のビア層15だけが接続されている。上層のコプレーナ線路のグラウンド線23には、第1のビア層15と、第2のビア層16とがそれぞれ接続されており、二股のビア層が接続されている。第2のビア層16には、Cu,Al,Au,W等の金属材料を使用することができる。第2のビア層16には、第1のビア層15と同じ材料を用いることが望ましい。これにより、第1のビア層15と第2のビア層16を、同じ材料によって、同時にビアホールを埋め込んで形成することが可能になる。第1のビア層15の右に、グラウンド線23に接続された第2のビア層16を設けたことにより、第1のビア層15からの電磁波の放射を第2のビア層16で吸収して、外部への電磁波の拡散を抑制することができる。また、図1Cに示す、第1のビア層15の直径dと、第1のビア層15及び第2のビア層16の間隔hとから、ビア層15,16による特性インピーダンスが決まる。従って、これら直径dと間隔hとを調整することにより、ビア層15,16による特性インピーダンスを設定することができる。そして、前述したように、下層のコプレーナ線路部の特性インピーダンスZa及び上層のコプレーナ線路部の特性インピーダンスZbに対して、ビア部の特性インピーダンスを√Za×Zbとすれば、特性インピーダンスを整合させることができる。本実施の形態の半導体装置は、例えば、以下に説明するようにして、製造することができる。なお、図2~図6において、各図のA~Cは、図1A~図1Cに対応する平面図及び断面図を示している。まず、それぞれの半導体基体にコプレーナ線路の信号線とグラウンド線を形成する。即ち、図2A~図2Cに示すように、第1の半導体基体11上に、コプレーナ線路の信号線12及びグラウンド線13を形成し、第2の半導体基体21上に、コプレーナ線路の信号線22及びグラウンド線23を形成する。次に、図3A~図3Cに示すように、第1の半導体基体11と第2の半導体基体21とを、絶縁層14を介して積層する。図3A~図3Cに示した状態を作製する具体的な方法としては、例えば、第1の半導体基体11上の信号線12及びグラウンド線13を覆って絶縁層14を形成し、その絶縁層14に第2の半導体基体21を接着剤等で貼り合わせる。或いは、例えば、第1の半導体基体11上の信号線12及びグラウンド線13を覆って絶縁層14を形成し、第2の半導体基体21の信号線22及びグラウンド線23とは反対側の面図2A~図2Cの下面に絶縁層14を形成する。そして、双方の絶縁層14を、プラズマ接合又は接着剤により接合する。プラズマ接合を用いる場合には、例えば、特許文献2の[0052]に記載されているように、接合面にプラズマTEOS膜、SiON膜等を形成した後に、プラズマ処理して重ね合わせ、その後アニール処理して両基体を接合する。なお、絶縁層14内にも配線層を形成する場合には、例えば、第1の半導体基体11上の信号線12及びグラウンド線13よりも上方に、配線層を形成する。このとき、複数層の配線層を形成する場合には、層間絶縁膜を介して多層配線層を形成する。次に、上層の第2の半導体基体21上のコプレーナ線路22,23を覆って、全面的にレジストを形成する。その後、レジストをパターニングして、図4A~図4Cに示すように、ビア層が形成されるビア部の開口ビアホールに対応するパターンのレジストマスク31を形成する。即ち、上層の第2の半導体基体21上のコプレーナ線路22,23の先端の近くに、深い方のビア部の開口を有し、そのコプレーナ線路22,23とは反対側に、浅い方のビア部の開口を有するパターンのレジストマスク31を形成する。このとき、図4A~図4Cに示すように、深い方のビア部の開口は信号線、グラウンド線それぞれに対して独立に、浅い方のビア部の開口は一方のグラウンド線から他方のグラウンド線までひとつながりの開口とする。この開口径は数μm~数十μmの寸法で形成する。次に、レジストマスク31の開口部より、上層の第1の半導体基体21及び絶縁層14をエッチングする。これにより、図5A~図5Cに示すように、下層のコプレーナ線路信号線12とグラウンド線13に達する深いビアホール32と、絶縁層14の途中まで達する浅いビアホール33とを、それぞれ形成する。このとき、浅いビアホール33は、予め絶縁層14内に形成されたエッチングストッパを用いて、エッチングストッパに達するまで形成することが好ましい。このエッチングストッパとしては、絶縁層14内の配線層や、絶縁層14の他の部分に対してエッチング選択性を有する絶縁層例えば、酸化シリコン層に対する窒化シリコン層等を、使用することができる。次に、レジストマスク31を除去する。その後に、図6A~図6Cに示すように、それぞれのビアホール3233内を埋めて、導体層から成る、第1のビア層15及び第2のビア層16を、めっき法、蒸着法等によって形成する。さらに、上層のコプレーナ線路22,23とビア層15,16との接続を取るために、既に形成されている部分のコプレーナ線路22,23と同じ金属材料を用いて、コプレーナ線路22,23を延長して形成する。これにより、図1A~図1Cに示したように、ビア層15,16とコプレーナ線路の信号線22及びグラウンド線23とが接続された構造を作製することができる。このようにして、図1A~図1Cに示した半導体装置を製造することができる。上述の本実施の形態の半導体装置の構成によれば、信号線12,22を接続する信号線用のビア層15と、グラウンド線13,23を接続するビア層15とを設けたことにより、下層のコプレーナ線路と上層のコプレーナ線路とが接続されている。これにより、高周波を下層のコプレーナ線路と上層のコプレーナ線路との間で伝送することができる。そして、信号線12,22を接続する信号線用のビア層15に対向して、グラウンド線23に接続された帯状の第2のビア層16が設けられているので、信号線用のビア層15に対するグランドを強化することができる。これにより、ビア層から外部への電磁波の放射を抑制することができるので、周辺回路を安定して動作させることができる。また、本実施の形態によれば、信号線用のビア層15と第2のビア層16の寸法直径dや間隔hを調整することにより、これらのビア層15,16を含むビア部の特性インピーダンスを調整することが可能になる。これにより、ビア層15,16により接続された下層のコプレーナ線路と上層のコプレーナ線路の特性インピーダンスが異なっていても、インピーダンス整合を取ることが可能になる。<3.第2の実施の形態>第2の実施の形態の半導体装置の概略構成図を、図7A~図7Cに示す。図7Aは平面図を示し、図7Bは図7AのA-A ́における断面図を示し、図7Cは図7AのB-B ́における断面図を示している。本実施の形態では、三股のビア層を形成した構成である。本実施の形態では、特に、図7A~図7Cに示すように、上層のコプレーナ線路のグラウンド線23の第1のビア層15よりも手前側図中左側に、このグラウンド線23に接続して、浅い第3のビア層17を設けている。第3のビア層17は、第2の半導体基体21を貫通し、絶縁層14の途中まで達しており、第2のビア層16と同程度の深さとなっている。第3のビア層17の平面パターンは、第1のビア層15の平面パターンと同様に、円形となっている。第1のビア層15、第2のビア層16、第3のビア層17によって、グラウンド層23に対して、三股のビア層が形成されている。第3のビア層17には、Cu,Al,Au,W等の金属材料を使用することができる。第3のビア層17には、第1のビア層15と同じ材料を用いることが望ましい。これにより、第1のビア層15と第3のビア層17を、同じ材料によって、同時にビアホールを埋め込んで形成することが可能になる。その他の構成は、図1A~図1Cに示した第1の実施の形態の構成と同様であるので、同一符号を付して、重複説明を省略する。本実施の形態では、第1のビア層15の右に、グラウンド線23に接続された第2のビア層16を設け、さらに第1のビア層15の左に、グラウンド線23に接続された第3のビア層17を設けている。これにより、第1のビア層15からの電磁波の放射を、右の第2のビア層16と、左の第3のビア層17とで、それぞれ吸収して、外部への電磁波の拡散を抑制することができる。また、第1の実施の形態と同様に、第1のビア層15の直径と、第1のビア層15及び第2のビア層16の間隔とを調整することにより、特性インピーダンスを調整することができる。そして、下層のコプレーナ線路部の特性インピーダンスZa及び上層のコプレーナ線路部の特性インピーダンスZbに対して、ビア部の特性インピーダンスを√Za×Zbとすれば、特性インピーダンスを整合させることができる。本実施の形態の半導体装置は、例えば、以下に説明するようにして、製造することができる。なお、図8~図10において、各図のA~Cは、図7A~図7Cに対応する平面図及び断面図を示している。まず、図2~図3に示した第1の実施の形態の製造工程と同様にして、2つの半導体基体11,21を積層するまでの各工程を行う。次に、上層の第2の半導体基体21上のコプレーナ線路22,23を覆って、全面的にレジストを形成する。その後、レジストをパターニングして、図8A~図8Cに示すように、ビア層を形成するための開口ビアホールに対応するパターンのレジストマスク34を形成する。即ち、上層の第2の半導体基体21のコプレーナ線路22,23の先端の近くに、第3のビア層17用の開口を有し、その先に第1のビア層15用の開口を有し、さらにその先に第2のビア層16用の開口を有するパターンのレジストマスク34を形成する。このとき、図8A~図8Cに示すように、第3のビア層17用の開口はグラウンド線部のみに、第1のビア層15用の開口は信号線、グラウンド線それぞれに対して独立に形成する。そして、第2のビア層16用の開口は一方のグラウンド線から他方のグラウンド線までひとつながりの開口とする。この開口径は数μm~数十μmの寸法で形成する。次に、レジストマスク34の開口部より、上層の第1の半導体基体21及び絶縁層14をエッチングする。これにより、図9A~図9Cに示すように、下層のコプレーナ線路信号線12とグラウンド線13に達する深いビアホール32と、絶縁層14の途中まで達する浅いビアホール33,35とを、それぞれ形成する。浅いビアホール33,35のうち、ビアホール33は第2のビア層16に対応し、ビアホール35は第3のビア層17に対応する。このとき、浅いビアホール33,35は、予め絶縁層14内に形成されたエッチングストッパを用いて、エッチングストッパに達するまで形成することが好ましい。このエッチングストッパとしては、絶縁層14内の配線層や、絶縁層14の他の部分に対してエッチング選択性を有する絶縁層例えば、酸化シリコン層に対する窒化シリコン層等を、使用することができる。次に、レジストマスク34を除去する。その後に、図10A~図10Cに示すように、それぞれのビアホール32,33,35内を埋めて、導体層から成る、第1のビア層15、第2のビア層16、並びに、第3のビア層17を、めっき法、蒸着法等によって形成する。さらに、上層のコプレーナ線路22,23とビア層15,16,17との接続を取るために、既に形成されている部分のコプレーナ線路22,23と同じ金属材料を用いて、コプレーナ線路22,23を延長して形成する。これにより、図7A~図7Cに示したように、ビア層15,16,17とコプレーナ線路の信号線22及びグラウンド線23とが接続された構造を作製することができる。このようにして、図7A~図7Cに示した半導体装置を製造することができる。上述の本実施の形態の半導体装置の構成によれば、信号線12,22を接続する信号線用のビア層15と、グラウンド線13,23を接続するビア層15とが設けられて、下層のコプレーナ線路と上層のコプレーナ線路とが接続されている。これにより、第1の実施の形態と同様に、高周波を下層のコプレーナ線路と上層のコプレーナ線路との間で伝送することができる。そして、信号線12,22を接続する信号線用のビア層15に対向して、グラウンド線23に接続された帯状の第2のビア層16が設けられているので、第1の実施の形態と同様に、信号線用のビア層15に対するグランドを強化することができる。これにより、ビア層から外部への電磁波の放射を抑制することができるので、周辺回路を安定して動作させることができる。また、第1の実施の形態と同様に、信号線用のビア層15と第2のビア層16の寸法直径dや間隔hを調整することにより、これらのビア層15,16を含むビア部の特性インピーダンスを調整することが可能になる。これにより、ビア層15,16により接続された下層のコプレーナ線路と上層のコプレーナ線路の特性インピーダンスが異なっていても、インピーダンス整合を取ることが可能になる。さらにまた、本実施の形態によれば、信号線用のビア層15に対して、第2のビア層16とは反対の側に、グラウンド線23に接続された第3のビア層17を設けて、三股のビア層を形成している。これにより、第1の実施の形態の構成と比較して、さらにビア部のグラウンドを強化することができる。上述の各実施の形態では、絶縁層14を貫通して上層と下層のコプレーナ線路を接続する、第1のビア層15と、絶縁層14の途中まで形成され下層のコプレーナ線路には接続されていない、第2のビア層16及び第3のビア層17を形成した構成であった。本技術では、上述の各実施の形態の第2のビア層16及び第3のビア層17をさらに下方に延長して、これらのビア層16,17が下層のコプレーナ線路のグラウンド線13に接続された構成とした場合も含むものである。ただし、第2のビア層16のうち、一方と他方のグラウンド線の間の帯状の部分は、下層の信号線12とは絶縁する必要があるため、第2のビア層16を下方に延長する場合には、グラウンド線の部分とその間の帯状の部分とで、ビアホールの深さを変える。このようなビアホールは、マスクを用いたエッチングを2回行うことにより、形成することが可能である。例えば、グラウンド線の部分とその間の帯状の部分の開口を有するマスクを用いてエッチングを行った後、グラウンド線の部分のみに開口を有するマスクを用いて、下層のグラウンド線に達するまでエッチングを行う。上述の各実施の形態では、第1の半導体基体11の上に信号線12及びグラウンド線13を形成し、第2の半導体基体21の上に信号線22及びグラウンド線23を形成した構成であった。本技術では、上層の第2の半導体基体21と信号線22及びグラウンド線23との上下を反転させて、信号線12,22同士とグラウンド線13,23同士とをそれぞれビア層で接続した構成とすることも可能である。この場合、信号線22及びグラウンド線23が第2の半導体基体21の下側に配置されるので、その分、第1の半導体基体11と第2の半導体基体21との間の絶縁層を厚くする。この構成は、それぞれの半導体基体11,21のコプレーナ線路を覆って絶縁層を形成して、絶縁層同士をプラズマ接合等によって接合することにより、製造することができる。上述の各実施の形態では、浅い第2のビア層16や第3のビア層17を、上層のコプレーナ線路のグラウンド線23のみに接続した構成であった。本技術では、前述したようにビア層を下方に延長して、上層のコプレーナ線路のグラウンド線及び下層のコプレーナ線路のグラウンド線に接続した構成とすることも可能である。また、本技術では、上述の各実施の形態の構成の上下を反転させて、浅いビア層を、下層のコプレーナ線路のグラウンド線のみに接続した構成とすることも可能である。上述の各実施の形態では、上層のコプレーナ線路のグラウンド線23に接続されたそれぞれのビア層15,16,17が離れて形成された構成であった。本技術では、これらグラウンド線に接続された複数個のビア層が、2個以上くっついて形成された構成とすることも可能である。2個のビア層をくっつけた場合、製造の際の上層のコプレーナ線路のグラウンド線23をビア層上に延長する工程において、手前側のビア層にグラウンド線23が接続されていれば、奥側のビア層上まで延長しなくても、電気的に接続することが可能になる。上述の各実施の形態では、コプレーナ線路同士をビア層で接続した構成としたが、本技術では、その他の構成とすることも可能である。例えば、コプレーナ線路とマイクロストリップ線路とをビア層で接続した構成や、マイクロストリップ線路同士をビア層で接続した構成も可能である。これらの構成とした実施の形態を、以下に示す。<4.第3の実施の形態>第3の実施の形態の半導体装置の概略構成図断面図を、図11A~図11Bに示す。図11Aは信号線に接続されたビア層を含む部分の断面図を示し、図11Bは2本のグラウンド線に接続された帯状のビア層を含む部分の断面図を示している。本実施の形態は、コプレーナ線路とマイクロストリップ線路とをビア層で接続した構成である。図11A~図11Bに示すように、下層の第1の半導体基体101の上に、コプレーナ線路の中央の信号線102と左右2本のグラウンド線103とが形成されている。また、上層の第2の半導体基体111の下にマイクロストリップ線路の信号線112が形成され、第2の半導体基体111の上にマイクロストリップ線路のグラウンド層113が形成されている。下層の第1の半導体基体101と、上層の第2の半導体基体111とは、絶縁層104を介して積層されている。そして、第1の半導体基体101上の信号線102と、第2の半導体基体111下の信号線112とは、絶縁層104を貫通する第1のビア層105によって、接続されている。この第1のビア層105は、図示しないが、例えば、円形の平面パターンで形成されている。第1の半導体基体101上のグラウンド線103と、第2の半導体基体111上のグラウンド層113とは、第2の半導体基体111及び絶縁層104をそれぞれ貫通する、第2のビア層106及び第3のビア層107によって、接続されている。なお、図11Aの断面の第2のビア層106と、図11Bの断面の第3のビア層107とは、それぞれ独立したビアホール内に形成されていても、一部又は全部が連続したビアホール内に形成されていても、いずれの構成も可能である。それぞれ独立したビアホールに第2のビア層106及び第3のビア層107を形成する場合には、例えば、円形の平面パターンのビアホール及びビア層106,107を形成する。図11Bに示す断面では、下層のコプレーナ線路の信号線102及び上層のマイクロストリップ線路の信号線112は形成されていない。このような断面とするには、第1及び第2の実施の形態のように上層の伝送線路と下層の伝送線路がそれぞれ逆方向に延びる構成ではなく、上層の伝送線路と下層の伝送線路とが同方向に延びる構成とすればよい。この図11Bに示す断面では、グラウンド線103とグラウンド層113とを接続する第3のビア層107の間の絶縁層104内に、第3のビア層107を接続する帯状のビア層108が形成されている。この帯状のビア層108は、絶縁層104の深さ方向の中間部に形成され、第1の半導体基体101及び第2の半導体基体111には接していない。本実施の形態では、第3のビア層107及びその間の帯状のビア層108により、信号線102,112を接続する第1のビア層105に対するグラウンドを強化することができる。本実施の形態の半導体装置は、例えば、特許文献2に示された半導体基体上の絶縁層の部分で接合する方法を用いて、製造することが可能である。即ち、まず、第1の半導体基体101及び第2の半導体基体111に、それぞれ伝送線路を形成する。その後、第1の半導体基体101及び第2の半導体基体111上に、それぞれの伝送線路の信号線等を覆う絶縁層104を形成する。さらに、それぞれの半導体基体101,111上の絶縁層104の表面に、保護膜と、その上の接合膜プラズマTEOS膜、SiON膜等を形成する。次に、それぞれの半導体基体101,111について、接合膜から所定の導体層信号線102,112、グラウンド線103、グラウンド層113又はエッチングストッパまで達するように、エッチングを行う。これにより、それぞれのビア層105,106,107,108に対応するビアホールを形成する。さらに、ビアホール内を導体層で埋めて、それぞれのビア層105,106,107,108を形成する。その後、第2の半導体基体111の上下を反転して、信号線112が半導体基体111の下になるようにして、第1の半導体基体101側の絶縁層104と第2の半導体基体111側の絶縁層104とを、接合膜の部分で接合する。接合には、例えば、プラズマ接合等の方法を用いる。このようにして、図11A~図11Bに示した半導体装置を製造することができる。なお、この第3の実施の形態の構成を変形して、第1及び第2の実施の形態と同様に、上層の伝送線路と下層の伝送線路がそれぞれ逆方向に延びる構成とすることも可能である。その場合には、帯状のビア層108は、帯状のビア層108を含む断面に存在する信号線下層の信号線102、或いは、上層の信号線112と絶縁されるように、形成する。また、帯状のビア層108は、絶縁層104の深さ方向の中間部のみに形成された構成に限らず、例えば、第2の半導体基体111に接して形成された構成や、第2の半導体基体をも貫通してグラウンド層113に接続された構成とすることも可能である。しかし、信号線102,112を接続する第1のビア層105が絶縁層104内のみに形成されているため、絶縁層104内に帯状のビア層108が形成されていれば、グラウンド強化の効果が十分に得られる。また、第3のビア層107及び帯状のビア層108を、同じ深さとして、かつ図11Bよりも浅くして、下層のグラウンド線103には接続されていない構成先の実施の形態の浅いビア層16,17と同様の構成とすることも可能である。上述の本実施の形態の構成によれば、信号線102,112を接続する第1のビア層105に対して、他の断面に、グラウンド線103に接続された第3のビア層107及び、第3のビア層107を繋ぐ帯状のビア層108が形成されている。このように、他の断面に形成された第3のビア層107及び帯状のビア層108により、信号線102,112を接続する第1のビア層105に対するグラウンドを強化することができる。これにより、第1のビア層105から外部への電磁波の放射を抑制することができるので、周辺回路を安定して動作させることができる。また、本実施の形態の構成によれば、図1等に準じて、第1のビア層105の直径と、第1のビア層105及び帯状のビア層108の間隔とを調整すれば、ビア層105,108を含むビア部の特性インピーダンスを調整することができる。これにより、下層のコプレーナ線路と、上層のマイクロストリップ線路とで、特性インピーダンスが異なっていても、ビア部でインピーダンス整合を取ることが可能になる。なお、第3の実施の形態の構成では、下層の伝送線路がコプレーナ線路であり、上層の伝送線路がマイクロストリップ線路であったが、下層の伝送線路がマイクロストリップ線路であり、上層の伝送線路がコプレーナ線路である構成としても良い。その場合、例えば、図11A~図11Bの上下を反転した構成とすればよい。マイクロストリップ線路のグラウンド層はビアホール及びビア層を貫通させられないので、積層する半導体基体の対向する側とは反対側に、マイクロストリップ線路のグラウンド層を配置する。本技術では、3個以上の半導体基体の伝送線路を接続することも可能であるが、3個以上の半導体基体の伝送線路を接続する場合、マイクロストリップ線路は一番下と一番上の半導体基体には使えるが、それ以外の中間の半導体基体には使えない。<5.第4の実施の形態>第4の実施の形態の半導体装置の概略構成図断面図を、図12A~図12Bに示す。図12Aは信号線に接続されたビア層を含む部分の断面図を示し、図12Bはグラウンド線に接続された帯状のビア層を含む部分の断面図を示している。本実施の形態は、マイクロストリップ線路同士をビア層で接続した構成である。図12A~図12Bに示すように、下層の第1の半導体基体101の上にマイクロストリップ線路の信号線102が形成され、第1の半導体基体101の下にマイクロストリップ線路のグラウンド層109が形成されている。また、上層の第2の半導体基体111の下にマイクロストリップ線路の信号線112が形成され、第2の半導体基体111の上にマイクロストリップ線路のグラウンド層113が形成されている。下層の第1の半導体基体101と、上層の第2の半導体基体111とは、絶縁層104を介して積層されている。そして、第1の半導体基体101上の信号線102と、第2の半導体基体111下の信号線112とは、絶縁層104を貫通する第1のビア層105によって、接続されている。この第1のビア層105は、図示しないが、例えば、円形の平面パターンで形成されている。第1の半導体基体101下のグラウンド層109と、第2の半導体基体111上のグラウンド層113とは、第2の半導体基体111絶縁層104第1の半導体基体101を貫通する、第2のビア層106及び第3のビア層107によって、接続されている。なお、図12Aの断面の第2のビア層106と、図12Bの断面の第3のビア層107とは、それぞれ独立したビアホール内に形成されていても、一部又は全部が連続したビアホール内に形成されていても、いずれの構成も可能である。それぞれ独立したビアホールに第2のビア層106及び第3のビア層107を形成する場合には、例えば、円形の平面パターンのビアホール及びビア層106,107を形成する。図12Bに示す断面では、下層のマイクロストリップ線路の信号線102及び上層のマイクロストリップ線路の信号線112は形成されていない。このような断面とするには、第1及び第2の実施の形態のように上層の伝送線路と下層の伝送線路がそれぞれ逆方向に延びる構成ではなく、上層の伝送線路と下層の伝送線路とが同方向に延びる構成とすればよい。この図12Bに示す断面では、グラウンド層109とグラウンド層113とを接続する第3のビア層107の間の絶縁層104内に、第3のビア層107を接続する帯状のビア層108が形成されている。この帯状のビア層108は、絶縁層104の深さ方向の中間部に形成され、第1の半導体基体101及び第2の半導体基体111には接していない。本実施の形態では、第3のビア層107及びその間の帯状のビア層108により、信号線102,112を接続する第1のビア層105に対するグラウンドを強化することができる。本実施の形態の半導体装置は、例えば、特許文献2に示された半導体基体上の絶縁層の部分で接合する方法を用いて、製造することが可能である。即ち、まず、第1の半導体基体101及び第2の半導体基体111に、それぞれ伝送線路を形成する。その後、第1の半導体基体101及び第2の半導体基体111上に、それぞれの伝送線路の信号線等を覆う絶縁層104を形成する。さらに、それぞれの半導体基体101,111上の絶縁層104の表面に、保護膜と、その上の接合膜プラズマTEOS膜、SiON膜等を形成する。次に、それぞれの半導体基体101,111について、接合膜から所定の導体層信号線102,112、グラウンド層109,113又はエッチングストッパまで達するように、エッチングを行う。これにより、それぞれのビア層105,106,107,108に対応するビアホールを形成する。さらに、ビアホール内を導体層で埋めて、それぞれのビア層105,106,107,108を形成する。その後、第2の半導体基体111の上下を反転して、信号線112が半導体基体111の下になるようにして、第1の半導体基体101側の絶縁層104と第2の半導体基体111側の絶縁層104とを、接合膜の部分で接合する。接合には、例えば、プラズマ接合等の方法を用いる。このようにして、図12A~図12Bに示した半導体装置を製造することができる。なお、この第4の実施の形態の構成を変形して、第1及び第2の実施の形態と同様に、上層の伝送線路と下層の伝送線路がそれぞれ逆方向に延びる構成とすることも可能である。その場合には、帯状のビア層108は、帯状のビア層107を含む断面に存在する信号線下層の信号線102、或いは、上層の信号線112と絶縁されるように、形成する。また、帯状のビア層108は、絶縁層104の深さ方向の中間部のみに形成された構成に限らず、例えば、第2の半導体基体111に接して形成された構成や、第2の半導体基体をも貫通してグラウンド層113に接続された構成とすることも可能である。しかし、信号線102,112を接続する第1のビア層105が絶縁層104内のみに形成されているため、絶縁層104内に帯状のビア層108が形成されていれば、グラウンド強化の効果が十分に得られる。また、第3のビア層107及び帯状のビア層108を、同じ深さとして、かつ図12Bよりも浅くして、下層のグラウンド線103には接続されていない構成先の実施の形態の浅いビア層16,17と同様の構成とすることも可能である。上述の本実施の形態の構成によれば、信号線102,112を接続する第1のビア層105に対して、他の断面に、グラウンド線103に接続された第3のビア層107及び、第3のビア層107を繋ぐ帯状のビア層108が形成されている。これにより、他の断面に形成された第3のビア層107及び帯状のビア層108により、信号線102,112を接続する第1のビア層105に対するグラウンドを強化することができる。これにより、第1のビア層105から外部への電磁波の放射を抑制することができるので、周辺回路を安定して動作させることができる。また、本実施の形態の構成によれば、図1等に準じて、第1のビア層105の直径と、第1のビア層105及び帯状のビア層108の間隔とを調整すれば、ビア層105,108を含むビア部の特性インピーダンスを調整することができる。これにより、下層のマイクロストリップ線路と、上層のマイクロストリップ線路とで、特性インピーダンスが異なっていても、ビア部でインピーダンス整合を取ることが可能になる。本技術では、3個以上の半導体基体の伝送線路を接続することも可能である。しかし、第4の実施の形態の構成は、上下にグラウンド層109,113があるため、このグラウンド層109,113の側には他の半導体基体の伝送線路の信号線を接続できない。上述した各実施の形態では、独立したビアホール内のビア層の平面パターンを円形として説明したが、本技術において、独立したビアホール内のビア層の平面パターンは、円形以外の形状とすることも可能である。例えば、楕円形、八角形や六角形等の多角形、正方形長方形、多角形及び正方形長方形の角部を丸くした形状とすることも可能である。平面パターンを円形以外の形状とした場合には、ビア層による特性インピーダンスを形成するパラメータとして、円形の直径の代わりに、平面パターンの対応する寸法を用いて計算すればよい。なお、本開示は以下のような構成も取ることができる。1絶縁層を介して積層された、第1の半導体基体及び第2の半導体基体と、前記第1の半導体基体に形成され、信号線とグラウンドとを含む第1の伝送線路と、前記第2の半導体基体に形成され、信号線とグラウンドとを含む第2の伝送線路と、ビアホール内に形成された導体層から成り、前記第1の伝送線路の信号線及び前記第2の伝送線路の信号線に接続された、信号線用のビア層と、ビアホール内に形成された導体層から成り、前記第1の伝送線路のグラウンド及び前記第2の伝送線路のグラウンドに接続された、グラウンド用の第1のビア層と、ビアホール内に形成された導体層から成り、前記第1の伝送線路又は前記第2の伝送線路のグラウンドに接続され、かつ、前記信号線用のビア層に対向して形成された帯状のビア層を含む、グラウンド用の第2のビア層とを含む半導体装置。2前記第2のビア層は、前記第1のビア層よりも浅く形成されている、前記1に記載の半導体装置。3前記第1のビア層に対して、前記第2のビア層とは反対の側に、ビアホール内に形成された導体層から成り、前記第1の伝送線路のグラウンドに接続された、グラウンド用の第3のビア層をさらに含む、前記1又は2に記載の半導体装置。4前記第1の伝送線路及び前記第2の伝送線路がいずれもコプレーナ線路である、前記1から3のいずれかに記載の半導体装置。5前記第1の伝送線路及び前記第2の伝送線路のうち、一方がコプレーナ線路であり、他方がマイクロストリップ線路である、前記1から3のいずれかに記載の半導体装置。6前記第1の伝送線路及び前記第2の伝送線路がいずれもマイクロストリップ線路である、前記1から3のいずれかに記載の半導体装置。7前記第1の伝送線路の特性インピーダンスZaと、前記第2の伝送線路の特性インピーダンスZbとに対して、前記信号線用のビア層と前記第2のビア層とを含むビア部の特性インピーダンスが、√Za×Zbである、前記1から6のいずれかに記載の半導体装置。本技術は、上述の実施の形態に限定されるものではなく、本技術の要旨を逸脱しない範囲でその他様々な構成が取り得る。"