3次元超大規模集積回路VLSIデバイスであって、第1の結合デバイスセットを介して少なくとも1つのシグナリングおよび入出力I/Oレイヤに結合されたプロセッサレイヤと、第2の結合デバイスセットを介して前記プロセッサレイヤに結合されたヒートシンクと、を含み、前記ヒートシンクが一面上に複数の溝を含み、前記複数の溝における各溝が、前記プロセッサレイヤに送出される電力のための経路または接地のための経路のいずれかを提供し、前記ヒートシンクが、送電専用であり、前記3次元VLSIデバイスの要素にデータ通信信号を供給せず、前記少なくとも1つのシグナリングおよび入出力I/Oレイヤが、前記プロセッサレイヤへの前記データ通信信号の送信および前記プロセッサレイヤからの前記データ通信信号の受信のみに専用であり、前記プロセッサレイヤの要素に電力を供給しない、3次元VLSIデバイス。前記複数の溝における各溝が、前記ヒートシンクと、前記電力のための経路または前記接地のための経路のいずれかを供給する導体との間に絶縁性材料を含む、請求項1に記載の3次元VLSIデバイス。前記絶縁性材料が、セラミック、酸化物、またはポリマーの少なくとも1つである、請求項2に記載の3次元VLSIデバイス。前記酸化物が、窒化アルミニウムAlN、酸化アルミニウムAl2O3、または二酸化シリコンSiO2の少なくとも1つである、請求項3に記載の3次元VLSIデバイス。前記ヒートシンクが熱伝導性材料であり、前記熱伝導性材料が銅またはアルミニウムの少なくとも1つである、請求項2に記載の3次元VLSIデバイス。前記導体が銅またはアルミニウムの少なくとも1つである、請求項2に記載の3次元VLSIデバイス。前記ヒートシンクが前記プロセッサレイヤに接地電位を供給する、請求項1に記載の3次元VLSIデバイス。前記複数の溝が前記プロセッサレイヤにおける複数のプロセッサの配置と一致している、請求項1に記載の3次元VLSIデバイス。データ処理システムであって、第1の結合デバイスセットを介して少なくとも1つのシグナリングおよび入出力I/Oレイヤに結合されたプロセッサレイヤと、第2の結合デバイスセットを介して前記プロセッサレイヤに結合されたヒートシンクと、を含み、前記ヒートシンクが一面上に複数の溝を含み、前記複数の溝における各溝が、前記プロセッサレイヤに送出される電力のための経路または接地のための経路のいずれかを提供し、前記ヒートシンクが、送電専用であり、前記データ処理システムの要素にデータ通信信号を供給せず、前記少なくとも1つのシグナリングおよび入出力I/Oレイヤが、前記プロセッサレイヤへの前記データ通信信号の送信および前記プロセッサレイヤからの前記データ通信信号の受信のみに専用であり、前記プロセッサレイヤの要素に電力を供給しない、データ処理システム。前記複数の溝における各溝が、前記ヒートシンクと、前記電力のための経路または前記接地のための経路のいずれかを供給する導体との間に絶縁性材料を含む、請求項9に記載のデータ処理システム。前記絶縁性材料が、セラミック、酸化物、またはポリマーの少なくとも1つである、請求項10に記載のデータ処理システム。前記酸化物が、窒化アルミニウムAlN、酸化アルミニウムAl2O3、または二酸化シリコンSiO2の少なくとも1つである、請求項11に記載のデータ処理システム。前記ヒートシンクが熱伝導性材料であり、前記熱伝導性材料が銅またはアルミニウムの少なくとも1つである、請求項10に記載のデータ処理システム。前記導体が銅またはアルミニウムの少なくとも1つである、請求項10に記載のデータ処理システム。前記ヒートシンクが前記プロセッサレイヤに接地電位を供給する、請求項9に記載のデータ処理システム。前記複数の溝が前記プロセッサレイヤにおける複数のプロセッサの配置と一致している、請求項9に記載のデータ処理システム。データ処理システムにおいて、3次元超大規模集積回路VLSIデバイスでヒートシンクを介して集積回路に対して一体型の送電および配電を行うための方法であって、第1の結合デバイスセットを用いて少なくとも1つのシグナリングおよび入出力I/Oレイヤにプロセッサレイヤを結合することと、第2の結合デバイスセットを用いて前記プロセッサレイヤにヒートシンクを結合することと、を含み、前記ヒートシンクが一面上に複数の溝を含み、前記複数の溝における各溝が、前記プロセッサレイヤに送出される電力のための経路または接地のための経路のいずれかを提供し、前記ヒートシンクが、送電専用であり、前記データ処理システムの要素にデータ通信信号を供給せず、前記少なくとも1つのシグナリングおよび入出力I/Oレイヤが、前記プロセッサレイヤへの前記データ通信信号の送信および前記プロセッサレイヤからの前記データ通信信号の受信のみに専用であり、前記プロセッサレイヤの要素に電力を供給しない、方法。前記複数の溝における各溝が、前記ヒートシンクと、前記電力のための経路または前記接地のための経路のいずれかを供給する導体との間に絶縁性材料を含む、請求項17に記載の方法。前記絶縁性材料が、セラミック、酸化物、またはポリマーの少なくとも1つである、請求項18に記載の方法。前記酸化物が、窒化アルミニウムAlN、酸化アルミニウムAl2O3、または二酸化シリコンSiO2の少なくとも1つである、請求項19に記載の方法。前記ヒートシンクが熱伝導性材料であり、前記熱伝導性材料が銅またはアルミニウムの少なくとも1つである、請求項18に記載の方法。前記導体が銅またはアルミニウムの少なくとも1つである、請求項18に記載の方法。前記ヒートシンクが前記プロセッサレイヤに接地電位を供給する、請求項17に記載の方法。前記複数の溝が前記プロセッサレイヤにおける複数のプロセッサの配置と一致している、請求項17に記載の方法。3Dチップ積層では、この結果として設計が著しく制約され、垂直集積から得られる性能利得が低減する。一実施形態において、3次元超大規模集積回路VLSIデバイスを提供する。3DVLSIデバイスは、第1の結合デバイスセットを介して少なくとも1つのシグナリングおよび入出力I/Oレイヤに結合されたプロセッサレイヤを含む。3DVLSIは更に、第2の結合デバイスセットを介してプロセッサレイヤに結合されたヒートシンクを含む。3DVLSIにおいて、ヒートシンクは一面上に複数の溝を含む。3DVLSIにおいて、複数の溝における各溝は、プロセッサレイヤに送出される電力のための経路または接地のための経路のいずれかを提供する。3DVLSIにおいて、ヒートシンクは、送電専用であり、3次元VLSIデバイスの要素にデータ通信信号を供給しない。3DVLSIにおいて、少なくとも1つのシグナリングおよび入出力I/Oレイヤは、プロセッサレイヤへのデータ通信信号の送信およびプロセッサレイヤからのデータ通信信号の受信のみに専用であり、プロセッサレイヤの要素に電力を供給しない。別の例示的な実施形態において、データ処理システムを提供する。データ処理システムは、第1の結合デバイスセットを介して少なくとも1つのシグナリングおよび入出力I/Oレイヤに結合されたプロセッサレイヤを含む。また、データ処理システムは、第2の結合デバイスセットを介してプロセッサレイヤに結合されたヒートシンクも含む。データ処理システムにおいて、ヒートシンクは一面上に複数の溝を含む。データ処理システムにおいて、複数の溝における各溝は、プロセッサレイヤに送出される電力のための経路または接地のための経路のいずれかを提供する。データ処理システムにおいて、ヒートシンクは、送電専用であり、3次元VLSIデバイスの要素にデータ通信信号を供給しない。データ処理システムにおいて、少なくとも1つのシグナリングおよび入出力I/Oレイヤは、プロセッサレイヤへのデータ通信信号の送信およびプロセッサレイヤからのデータ通信信号の受信のみに専用であり、プロセッサレイヤの要素に電力を供給しない。更に別の例示的な実施形態において、データ処理システムにおいて3次元超大規模集積回路VLSIデバイスでヒートシンクを介して集積回路に対して一体型の送電および配電を行うための方法を提供する。例示的な実施形態は、第1の結合デバイスセットを用いて少なくとも1つのシグナリングおよび入出力I/Oレイヤにプロセッサレイヤを結合する。例示的な実施形態は、第2の結合デバイスセットを用いてプロセッサレイヤにヒートシンクを結合する。例示的な実施形態では、ヒートシンクは一面上に複数の溝を含む。例示的な実施形態では、複数の溝における各溝は、プロセッサレイヤに送出される電力のための経路または接地のための経路のいずれかを提供する。例示的な実施形態では、ヒートシンクは、送電専用であり、3DVLSIデバイスの要素にデータ通信信号を供給しない。例示的な実施形態では、少なくとも1つのシグナリングおよび入出力I/Oレイヤは、プロセッサレイヤへのデータ通信信号の送信およびプロセッサレイヤからのデータ通信信号の受信のみに専用であり、プロセッサレイヤの要素に電力を供給しない。本発明のこれらおよび他の特性および利点は、以下の本発明の例示的な実施形態の詳細な説明において述べられており、これを考慮することで当業者には明らかとなろう。本発明ならびにその好適な使用態様および更に別の目的および利点は、以下の例示的な実施形態の詳細な説明を添付図面と関連付けて読み参照することによって最良に理解されよう。1つの例示的な実施形態は、3次元3D積層の一方側を送電に、3D積層の他方側を高速シグナリングに専用とすることによって、3Dにおける半導体実装を最適化するための機構を提供する。3D積層の送電および高速信号の問題は、シリコン貫通バイアTSV:throughsiliconviaを用いることで解決される。別の例示的な実施形態においては、3D積層の様々な集積回路に一体型の送電および配電を提供するヒートシンクを介して、3D積層において必要な多数の電圧の送出を行う。このため、分散データ処理環境、単一データ処理デバイス等を含む多くの異なるタイプのデータ処理環境において例示的な実施形態を利用することができる。例示的な実施形態の具体的な要素および機能性を記載する状況を示すため、例示的な実施形態の態様を実施可能である環境の例として以下に図1を示す。図1に続く記載は、相互接続性の向上および実装密度の増大によって性能改善を図る3次元プロセッサコアアーキテクチャのための単一データ処理デバイスの実施に主に焦点を当てるが、これは一例に過ぎず、本発明の特性に関する限定を明示または暗示することは意図していない。逆に、例示的な実施形態は、3次元プロセッサコアアーキテクチャにおいて相互接続性の向上および実装密度の増大による性能改善を得ることができる分散データ処理環境および実施形態を含むことを意図している。ここで図面、特に図1を参照すると、例示的な実施形態の態様を有利に利用可能なデータ処理システムのブロック図が示されている。図示のように、データ処理システム100はプロセッサユニット111a~111nを含む。プロセッサユニット111a~111nの各々は、プロセッサおよびキャッシュメモリを含む。例えば、プロセッサカード111aはプロセッサ112aおよびキャッシュメモリ113aを含み、プロセッサカード111nはプロセッサ112nおよびキャッシュメモリ113nを含む。プロセッサユニット111a~111nはメインバス115に接続されている。メインバス115は、プロセッサユニット111a~111nおよびメモリカード123を含むシステム基板120をサポートする。また、システム基板は、データスイッチ121およびメモリコントローラ/キャッシュ122も含む。メモリコントローラ/キャッシュ122は、多数のデュアルインラインメモリモジュールDIMMを有するローカルメモリ116を含むメモリカード123をサポートする。データスイッチ121は、ネイティブI/ONIO基板124内に配置されたバスブリッジ117およびバスブリッジ118に接続する。図示のように、バスブリッジ118はシステムバス119を介して周辺機器相互接続PCIブリッジ125および126に接続する。PCIブリッジ125はPCIバス128を介して様々なI/Oデバイスに接続する。図示のように、PCIバス128にはSCSIsmallcomputersysteminterfaceホストアダプタ130を介してハードディスク136を接続することができる。PCIバス128には直接または間接的にグラフィックアダプタ131を接続することができる。PCIブリッジ126は、PCIバス127を介してネットワークアダプタ134およびアダプタカードスロット135a~135nを通じた外部データストリームのための接続を提供する。ISAIndustryStandardArchitectureバス129は、ISAブリッジ132を介してPCIバス128に接続する。ISAブリッジ132は、シリアル接続シリアル1およびシリアル2を有するNIOコントローラ133を介して相互接続機能を提供する。NIOコントローラ133によって、フレキシブルディスクドライブ接続、キーボード接続、およびマウス接続を提供することで、データ処理システム100は対応する入力デバイスを介してユーザからのデータ入力を受容することができる。更に、ISAバス129に接続された不揮発性RAMNVRAM140は、電源の問題等のシステム混乱またはシステム障害からあるタイプのデータを維持するための不揮発性メモリを提供する。また、ISAバス129には、初期BIOSBasicInputOutputSystem機能を実施するためのシステムファームウェア141も接続されている。ISAバス129にサービスプロセッサ144が接続して、システム診断またはシステム整備のための機能性を提供する。オペレーテイングシステムOSはハードディスク136に記憶されている。ハードディスク136は、データ処理システムにより実行される追加アプリケーションソフトウェアのための記憶装置を提供することができる。NVRAM140は、現地交換可能ユニットFRU:fieldreplaceableunitの分離のためシステム変数およびエラー情報を記憶するために用いられる。システム起動中に、ブートストラッププログラムがオペレーティングシステムをロードし、オペレーティングシステムの実行を開始する。オペレーティングシステムをロードするため、ブートストラッププログラムは最初にハードディスク136からオペレーティングシステムカーネルタイプの位置を特定し、OSをメモリにロードし、オペレーティングシステムカーネルにより提供される初期アドレスにジャンプする。典型的に、オペレーティングシステムは、データ処理システム内のランダムアクセスメモリRAMにロードされる。いったんロードされて初期化されると、オペレーティングシステムはプログラムの実行を制御して、リソース割り当て、スケジューリング、入出力制御、およびデータ管理等のサービスを提供することができる。例示的な実施形態は、多数の異なるハードウェアコンフィギュレーションならびにブートストラッププログラムおよびオペレーティングシステム等のソフトウェアを利用する様々なデータ処理システムにおいて具現化することができる。データ処理システム100は、例えばスタンドアロンシステム、またはローカルエリアネットワークLANおよびワイドエリアネットワークWAN等のネットワークの一部とすることができる。既知の3次元3D超大規模集積回路VLSIアーキテクチャにおいては、送電は高速シグナリングと組み合わせされて、3DVLSIチップ積層に対するC4はんだボールまたはピンを介して行われる。しかしながら、実施可能なC4ピンの数によって最大入出力I/O帯域幅および送電が制限される。電圧降下を最小限に抑えつつチップ積層全体に送電するためには、151μmピッチのC4が必要である。従って、1平方ミリメートル当たり44個までのC4という制限の場合、シグナリングのためにごく少数のC4しか使用することができず、通信帯域幅が制約される。更に、既知の従来技術において現在行われているように3DVLSIチップ積層の一方側で送電を高速シグナリングと組み合わせることによって、対向側のチップ積層表面上で冷却板に充分なアクセスが得られるので接合部から冷却デバイスまでの熱経路が最小限になる。これは冷却デバイスが空気であっても液体冷却であっても同じである。C4はんだボールまたピンを介した送電および高速シグナリングの同様の組み合わせは、2次元VLSIアーキテクチャにおいても実施される。従って、以下の記載は3DVLSIアーキテクチャを対象とするが、例示的な実施形態は本発明の精神および範囲から逸脱することなく他次元のVLSIアーキテクチャにも実施可能である。図2は、例示的な実施形態に従った3次元3D超大規模集積回路VLSIアーキテクチャの一例を示す。送電を増大して今後の相補型金属酸化膜半導体CMOS技術をサポートするため、3DVLSIアーキテクチャ200は、複数のプロセッサコアを含む高性能高電力プロセッサレイヤ202を含む。送電レイヤ204は、データ処理システム212から高性能高電力プロセッサレイヤ202まで、必要な電力を複数のプロセッサコアの各々に送出するためにサイズまたは幾何学的形状あるいはその両方が最適化された複数のC4はんだボール206を介して、電力Vddおよび接地を送出する。例示的な実施形態はC4はんだボールを用いるが、本発明の精神および範囲から逸脱することなく銅の柱等の他のタイプの結合も使用可能である。送電レイヤ204の可能な実施について以下で詳細に説明する。送電レイヤ204は、システムボード上に形成されたコネクタ、電源に対するケーブル接続等のいずれかのタイプの結合機構を用いて、データ処理システム212に結合することができる。送電レイヤ204を用いて3DVLSIアーキテクチャ200の一方側で電力を供給することで、既知のシステムに比べてC4ピンの数を増し、1平方センチメートル当たり100ワットの電流制限以上に送電を増大する。更に、3DVLSIアーキテクチャ200の一方側で電力を供給することによって、3DVLSI積層の同一の側で電力と組み合わせた場合に信号経路で現在経験されている電力ノイズを軽減する。更に、送電レイヤ204から直接送電するので、基板/ボード214およびシグナリングおよび入出力I/Oレイヤ208を介してプロセッサレイヤ202に送電するために必要なTSVを除去することができる。一方側からの電力供給によって、アクティブシリコン領域を節約し、特に大きいサイズのメモリブロックについて、突出したTSVによるマクロ再設計を行わなくて済む。また、3DVLSIアーキテクチャ200は、メモリ、スイッチ、メモリ記憶コントローラ等を含むことができる複数の高速シグナリングデバイスを含む高速シグナリングおよびI/Oレイヤ208も含む。高速シグナリングおよびI/Oレイヤ208の高速シグナリングデバイスに電力を供給するため、3DVLSIアーキテクチャ200はミクロC4μC4レイヤ210を設ける。電力は、送電レイヤ204からC4はんだボール206を介し、プロセッサレイヤ202のシリコンダイ内のシリコン貫通バイアTSVを介してプロセッサレイヤを通り、μC4レイヤ210を介して、高速シグナリングおよびI/Oレイヤ208に達する。プロセッサレイヤ202のダイの一方側のコンタクトパッドは、C4はんだボール206における1つ以上のC4はんだボールをプロセッサレイヤ202のTSVに接続し、これがプロセッサレイヤ202を介してプロセッサレイヤ202の他方側のコンタクトパッドに電力を伝える。プロセッサレイヤ202の他方側のコンタクトパッドは、各TSVをμC4レイヤ210のμC4はんだボールに接続する。μC4レイヤ210のμC4を用いることで、プロセッサレイヤ202と高速シグナリングおよびI/Oレイヤ208との間の相互接続密度を高めることができる。電力は更に、μC4レイヤ210から高速シグナリングおよびI/Oレイヤ208の一方側に達することができる。高速シグナリングおよびI/Oレイヤ208の一方側のコンタクトパッドは、μC4レイヤ210の1つ以上のμC4を高速シグナリングおよびI/Oレイヤ208のTSVに接続し、これが高速シグナリングおよびI/Oレイヤ208を介して高速シグナリングおよびI/Oレイヤ208の他方側のコンタクトパッドに電力を伝える。高速シグナリングおよびI/Oレイヤ208は1つのみ図示するが、例示的な実施形態では、いかなる数の高速シグナリングおよびI/Oレイヤも実施可能であり、C4はんだボールの追加層およびTSVを介して接続可能であることは認められよう。μC4レイヤ210は、高速シグナリングおよびI/Oレイヤ208に電力を供給するだけでなく、ある層から別の層への送電について上述したものと同様の逆の方法で、高性能高電力プロセッサレイヤ202と高速シグナリングおよびI/Oレイヤ208との間のシグナリングのために接続性も提供する。高速シグナリングおよびI/Oレイヤ208がデータ処理システム212と信号を送信および受信するために、高速シグナリングおよびI/Oレイヤ208は、第2の複数のC4はんだボール216を介してデータ処理システム212の基板/ボード214に結合されている。高速シグナリングおよびI/Oに接続性を提供することに加えて、第2の複数のC4はんだボール216は、接地のため、およびμC4レイヤ210を介して送電レイヤ204によって提供することができない低電力要件のための接続性も提供することができる。このため、高速シグナリングおよびI/Oレイヤ208は、信号用のC4ピンと組み合わせて、遮蔽、送電、基準接地、および低い更に低い電力チップ用の任意の電力のための接地ピンを含む。従って、3DVLSIアーキテクチャ200は、3D積層の一方側を介した信号/接地のため、および3D積層の他方側を介した電圧/接地のために、専用のI/Oを設ける。高性能高電力プロセッサレイヤ202および高速シグナリングおよびI/Oレイヤ208の双方に対する接続性のため、例示的な実施形態では、C4、μC4、またはマクロC4等の異なる専用技術を異なる幾何学的形状およびピッチで提供する。送電システム204は電力パッドまたは電力ストリップを介して電力を供給することができ、一方で、基板/ボード214を介して高速シグナリングおよびI/Oレイヤ208に、誘導性、容量性、または光信号を到達させることができる。高性能高電力プロセッサレイヤ202の異なる電力ドメインのために電力ピンを更に柔軟にかつ細かく構成することによって、シグナリングおよびI/Oを電力と組み合わせることに伴う制約が軽減される。すなわち、第1の複数のC4はんだボール206に関連付けた異なるC4のピッチおよび幾何学的形状は、高性能高電力プロセッサレイヤ202の処理ユニット/処理コアの電力ドメインを精密に模倣している。更に、電力をシグナリングおよびI/Oと組み合わせないことによって、送電におけるインダクタンスを低減し、従って信号およびI/O経路における電力ノイズを軽減する。図3から図5は、例示的な実施形態に従った送電システム実施の一例を示す。図3に示す例示的な実施形態において、ヒートシンク302はその一面上に溝304を含み、これらは第1の複数のC4はんだボールに直接結合されて、高性能高電力プロセッサレイヤに対する接続性を提供する。溝304の各溝は、ヒートシンク302の金属と導体312との間に絶縁性材料310を含み、この導体312は、結合された電力供給から第1の複数のC4はんだボールまで電力および接地のための経路を供給する。絶縁性材料310は、セラミック、窒化アルミニウムAlN、酸化アルミニウムAl2O3、二酸化シリコンSiO2等の酸化物、ポリマー等のいずれかの絶縁性材料から構成することができる。ヒートシンク302は、銅、アルミニウム等のいずれかの熱伝導性材料から構成することができる。導体312は、銅、アルミニウム等のいずれかの導電性材料から構成することができる。高性能高電力プロセッサレイヤの処理ユニット/処理コアに必要な電圧に応じて、溝304の導体312の1つ以上が1つの電圧を供給することができ、導体312の別の1つ以上が、1.00ボルト、1.10ボルト、1.20ボルト等の異なる電圧を供給し、溝304の導体312の別の1つ以上が接地電位を供給することができる。更に、ヒートシンク302がデータ処理システムの接地電位に結合されているならば、ヒートシンク302を接地電位のために用いることができる。例示的なヒートシンク302を用いることで、送電において極めて低いインピーダンスを提供し、ノイズを軽減し、他のタイプの送電システムに伴う面積の影響を低減する。図4ではヒートシンク302の平面図を示し、第1の複数のC4はんだボールに直接結合される溝304がヒートシンク302の面全体に延在することが図示されている。この図では絶縁性材料も導電性材料も図示せず、溝のみを示す。この例では、高性能高電力プロセッサレイヤのアーキテクチャは、高性能高電力プロセッサレイヤの処理ユニット/処理コアの様々な電力ピンの配置においてC4ピンがヒートシンク302の溝304と整合しなければならない。しかしながら、例示的な実施形態は直線状の溝304を設けることのみに限定されない。図5はヒートシンク302の平面図を示し、溝304が高性能高電力プロセッサコアの処理ユニット/処理コアの配置と一致するように形成されることを図示している。この図では絶縁性材料も導電性材料も図示せず、溝のみを示す。従って、溝304がヒートシンク302の面で直線状にまたはヒートシンク302の面全体に延在することとは対照的に、溝304は、高性能高電力プロセッサレイヤの処理ユニット/処理コアに関連したC4ピン配置と一致するように形成することができる。従って、例示的な実施形態のヒートシンクは、ヒートシンクのための導電性材料を設けて、高性能高電力プロセッサレイヤに対して複数の電圧を分離することなく提供する。ヒートシンクに対する熱電力ラミネートの熱的結合は、一般に、熱グリス、熱接着、熱パッド等の熱インタフェース材料典型的にポリマーを充填した粒子によって、またははんだ付けもしくは溶融接着によって実行可能である。本発明の記載は例示および説明の目的のために提示したものであり、網羅的であることも、開示した形態に本発明を限定することも意図していない。当業者には多くの変更および変形が明らかであろう。実施形態は、本発明の原理、実際的な適用を最良に説明するため、および、想定される特定の使用に適した様々な変更と共に様々な実施形態について当業者が本発明を理解することを可能とするために、選択したものである。