"それぞれセンスアンプを有する複数のメモリバンクと、前記複数のメモリバンクのリフレッシュ動作によって活性化されるセンスアンプ群のうち、一部のメモリバンクのセンスアンプへ供給する電圧値を、前記一部のメモリバンクのセンスアンプの活性期間内の第1の期間で前記一部のメモリバンクのセンスアンプを活性状態にする第1の電圧値に、前記活性期間内の前記第1の期間とは異なる第2の期間で前記第1の電圧値より高い第2の電圧値にし、前記複数のメモリバンクのセンスアンプ群のうち、残余のメモリバンクのセンスアンプへ供給する電圧値を前記第1の電圧値にする制御回路と、を備えることを特徴とする半導体記憶装置。前記制御回路は、前記一部のメモリバンクのセンスアンプの活性開始を前記残余のメモリバンクのセンスアンプの活性開始よりも遅くすることを特徴とする請求項1に記載の半導体記憶装置。前記制御回路は、前記リフレッシュ動作と異なるリフレッシュ動作時に、前記一部のメモリバンクのセンスアンプの活性開始を前記残余のメモリバンクのセンスアンプの活性開始よりも早くすることを特徴とする請求項2に記載の半導体記憶装置。前記制御回路は、前記残余のメモリバンクのセンスアンプの活性開始を前記一部のメモリバンクのセンスアンプの活性開始よりも遅くすることを特徴とする請求項1に記載の半導体記憶装置。前記制御回路は、前記リフレッシュ動作と異なるリフレッシュ動作時に、前記残余のメモリバンクのセンスアンプの活性開始を前記一部のメモリバンクのセンスアンプの活性開始よりも早くすることを特徴とする請求項4に記載の半導体記憶装置。前記制御回路は、前記リフレッシュ動作と異なるリフレッシュ動作時に、前記一部のメモリバンクのセンスアンプへ供給する電圧値を前記第1の電圧値にし、前記残余のメモリバンクのセンスアンプへ供給する電圧値を、前記第1の期間で前記第1の電圧値に、前記第2の期間で前記第2の電圧値にすることを特徴とする請求項1乃至5のいずれか一つに記載の半導体記憶装置。しかしながら、従来技術1では、後続REFは先行REFの消費電流によって発生する電圧ドロップの影響を受ける。そのため、継続して後続REFが行われるメモリバンクのメモリセルは、継続して先行REFが行われるメモリバンクのメモリセルよりも記憶の劣化速度が速くなる問題点がある。また、従来技術2では通常の電圧値よりも高い電圧値がセンスアンプへ供給されるため、複数のセンスアンプへ同時に通常の電圧値よりも高い電圧値が供給されると、消費電流が増大する問題点がある。本発明は、上述した従来技術による問題点を解消するため、リフレッシュ動作時の消費電流を減少させることができる半導体記憶装置を提供することを目的とする。本発明の一側面によれば、それぞれセンスアンプを有する複数のメモリバンクと、前記複数のメモリバンクにおいて、同一のリフレッシュ動作によって活性化されるセンスアンプ群のうち、一部のメモリバンクのセンスアンプへ供給する電圧値を、前記一部のメモリバンクのセンスアンプの活性期間内の第1の期間で前記一部のメモリバンクのセンスアンプを活性状態にする第1の電圧値に、前記活性期間内の前記第1の期間とは異なる第2の期間で前記第1の電圧値より高い第2の電圧値にし、前記複数のメモリバンクのセンスアンプ群のうち、残余のメモリバンクのセンスアンプへ供給する電圧値を前記第1の電圧値にする制御回路と、を備える半導体記憶装置が提案される。本発明の一側面によれば、リフレッシュ動作時の消費電流を減少させることができるという効果を奏する。以下に添付図面を参照して、本発明にかかる半導体記憶装置の実施の形態を詳細に説明する。図1は、本発明の一の例を示す説明図である。たとえば、半導体記憶装置が、メモリバンク101~メモリバンク104と制御回路を有している。タイミングチャート100では、リフレッシュ動作時における、SASenseAmplifier;センスアンプ00と、SA10と、SA20と、SA30と、の各BLBitLine;ビット線0の変化を示す。タイミングチャート100では、各メモリセルの値が1の場合のBL0であるため、BLの電圧値がセンスアンプの活性期間に第1の電圧値以上の値となっている。タイミングチャート100では、WLWordLine;ワード線0のリフレッシュ動作時に、メモリバンク101のSA00とメモリバンク102のSA10をオーバードライブさせ、メモリバンク103のSA20とメモリバンク104のSA30をオーバードライブさせない。具体的には、たとえば、制御回路が、WL0のリフレッシュ動作時において、メモリバンク101のSA00とメモリバンク102のSA10のそれぞれの活性期間の第1の期間に、SA00とSA10へ供給する電圧値を第1の電圧値にする。具体的には、たとえば、制御回路が、WL0のリフレッシュ動作時において、メモリバンク101のSA00とメモリバンク102のSA10のそれぞれの活性期間の第2の期間に、SA00とSA10へ供給する電圧値を第1の電圧値より高い第2の電圧値にする。具体的には、たとえば、制御回路が、WL0のリフレッシュ動作時において、メモリバンク103のSA20とメモリバンク104のSA30のそれぞれの活性期間に、SA20とSA30へ供給する電圧値を第1の電圧値にする。タイミングチャート100では、WL1のリフレッシュ動作時に、メモリバンク101のSA00とメモリバンク103のSA20をオーバードライブさせ、メモリバンク102のSA10とメモリバンク104のSA30をオーバードライブさせない。具体的には、たとえば、制御回路が、WL1のリフレッシュ動作時において、メモリバンク101のSA00とメモリバンク103のSA20のそれぞれの活性期間の第1の期間に、SA00とSA20へ供給する電圧値を第1の電圧値にする。具体的には、たとえば、制御回路が、WL1のリフレッシュ動作時において、メモリバンク101のSA00とメモリバンク103のSA20のそれぞれの活性期間の第2の期間に、SA00とSA20へ供給する電圧値を第1の電圧値より高い第2の電圧値にする。具体的には、たとえば、制御回路が、WL1のリフレッシュ動作時において、メモリバンク102のSA10とメモリバンク104のSA30のそれぞれの活性期間に、SA10とSA30へ供給する電圧値を第1の電圧値にする。タイミングチャート100では、WL2のリフレッシュ動作時にメモリバンク101のSA00とメモリバンク104のSA30をオーバードライブさせ、メモリバンク102のSA10とメモリバンク103のSA20をオーバードライブさせない。具体的には、たとえば、制御回路が、WL2のリフレッシュ動作時において、メモリバンク101のSA00とメモリバンク104のSA30のそれぞれの活性期間の第1の期間に、SA00とSA30へ供給する電圧値を第1の電圧値にする。具体的には、たとえば、制御回路が、WL2のリフレッシュ動作時のメモリバンク101のSA00とメモリバンク104のSA30のそれぞれの活性期間の第2の期間に、SA00とSA30へ供給する電圧値を第1の電圧値より高い第2の電圧値にする。図2は、本発明の他の例を示す説明図である。タイミングチャート200では、WL0~WLnのリフレッシュ動作時における、メモリバンク101のSA00と、メモリバンク102のSA10と、メモリバンク103のSA20と、メモリバンク104のSA30と、の各BL0の変化を示す。タイミングチャート200では、1回目のWL0~WLnのリフレッシュ動作時に、メモリバンク101のSA00とメモリバンク102のSA10を第2の期間でオーバードライさせる。タイミングチャート200では、1回目のWL0~WLnのリフレッシュ動作時に、メモリバンク103のSA20とメモリバンク104のSA30をオーバードライブさせない。タイミングチャート200では、2回目のWL0~WLnのリフレッシュ動作時に、メモリバンク103のSA20とメモリバンク104のSA30を第2の期間でオーバードライさせる。タイミングチャート200では、2回目のWL0~WLnのリフレッシュ動作時に、メモリバンク101のSA00とメモリバンク102のSA10をオーバードライブさせない。ここで、本実施の形態で使用するアクティブコマンドとプリチャージコマンドとリフレッシュコマンドについて説明する。アクティブコマンド以下、ACTVコマンドと称する。は、入力されたメモリバンクアドレスとロウアドレスに基づいてメモリバンクとワード線を有効にするコマンドである。プリチャージコマンド以下、PREコマンドと称する。は、ACTVコマンドによって開かれたメモリバンクおよびロウアドレスを閉じるロウアドレスを無効にして保存するコマンドである。リフレッシュコマンド以下、REFコマンドと称する。は、リフレッシュ動作を実行するコマンドである。REFコマンド前には、たとえば、ACTVコマンドとPREコマンドが入力される。ACTVコマンドの入力からREFコマンドの入力までにtREFの間隔をあけなければならない。また、REFコマンド入力から次のACTVコマンドまたはREFコマンド入力までにtREFCの間隔をあけなければならない。また、実施の形態では、複数のメモリバンクのうちの一部のメモリバンクのセンスアンプの活性開始と、複数のメモリバンクのうちの残余のメモリバンクのセンスアンプの活性開始と、が異なる例で説明する。実施の形態DRAMのブロック図図3は、DRAMの一例を示すブロック図である。本実施の形態では、リフレッシュ動作を行う半導体記憶装置として、DRAM300を例に挙げて説明する。DRAM300は、CLOCKBUFFER301と、ADDRESSBUFFER302と、COMMANDDECODER303と、I/OInput/OutputBUFFER304と、を有している。DRAM300は、BURSTCONTROLLER305と、ADDRESSCONTROLLER306と、MEMORYCORECONTROLLER307と、メモリバンク308-ii=0~3と、を有している。CLOCKBUFFER301は、CLK/CKE端子321から入力されたクロックを用いて各ブロックへクロックを供給する。ADDRESSBUFFER302は、A端子322とBA端子323からそれぞれ入力されたロウアドレスとメモリバンクアドレスを保持する。具体的には、たとえば、ADDRESSBUFFER302はラッチである。COMMANDDECODER303は、CSB端子324とRASB端子325とCASB端子326とWEB端子327と、から入力された値の組み合わせに応じてDRAM300内で解釈可能なコマンドに変換する。具体的には、たとえば、COMMANDDECODER303は、actpzと、prepzと、refpzと、refpzdと、refzと、の信号をMEMORYCORECONTROLLER307へ出力する。I/OBUFFER304は、MASK端子328やDQ端子329から入力された値を保持し、またはREADAMP312-iからのデータをDQ端子329に出力する。具体的には、たとえば、I/OBUFFER304はラッチや出力Gateである。ADDRESSCONTROLLER306は、ADDRESSBUFFER302から受け付けたアドレスを制御する。BURSTCONTROLLER305は、バースト命令を制御する。MEMORYCORECONTROLLER307は、I/OBUFFER304と、COMMANDDECODER303と、ADDRESSCONTROLLER306と、からのデータに応じてXアドレスとYアドレスを決定する。さらに、具体的には、たとえば、MEMORYCORECONTROLLER307は、wlonz_iと、saeodz_iと、saeaz_iと、saez_iと、の信号をメモリバンク308-iへ受け渡す。メモリバンク308-iは、YCONTROLLER309-iと、XCONTROLLER310-iと、MEMORYCELLARRAY311-iと、READAMP312-iと、WRITEAMP313-iと、を有している。YCONTROLLER309-iは、指定されたYアドレスのメモリセルの読み出しと書き込みを制御する。XCONTROLLER310-iは、指定されたXアドレスのメモリセルの読み出しと書き込みを制御する。MEMORYCELLARRAY311-iは、アレイ状に並べられたメモリセル群である。READAMP312-iは、読み出し命令時に、それぞれMEMORYCELLARRAY311-iから読み出されたデータの電圧値を増幅する。READAMP312-iは、増幅したデータをI/OBUFFER304へ受け渡す。WRITEAMP313-iは、書き込み命令時に、I/OBUFFER304から受け渡された書き込みデータの電圧値を増幅する。WRITEAMP313-iは、それぞれMEMORYCELLARRAY311-i内の指定されたメモリセルへ増幅したデータを受け渡す。図4は、MEMORYCORECONTROLLER307とメモリバンク308-iとを示す説明図である。図4では、MEMORYCORECONTROLLER307からメモリバンク308-iへの受け渡される信号を示す。図4では、READAMP312-iとWRITEAMP313-iを省略している。MEMORYCORECONTROLLER307は、メモリバンク308-0へwlonz_0と、saeodz_0と、saeaz_0と、saez_0と、を受け渡す。MEMORYCORECONTROLLER307は、メモリバンク308-1へwlonz_1と、saeodz_1と、saeaz_1と、saez_1と、を受け渡す。MEMORYCORECONTROLLER307は、メモリバンク308-2へwlonz_2と、saeodz_2と、saeaz_2と、saez_2と、を受け渡す。MEMORYCORECONTROLLER307は、メモリバンク308-3へwlonz_3と、saeodz_3と、saeaz_3と、saez_3と、を受け渡す。図5は、MEMORYCELLARRAY311-iの一例を示す説明図である。MEMORYCELLARRAY500は、MEMORYCELLARRAY311-iの一例であり、オーピンビット線方式である。MEMORYCELLARRAY500では、WLとBL,/BLの交差位置にビットコンタクトを介して、メモリセルが配置されている。ここで、BL,/BLは、いずれのビット線を示している。センスアンプは、閾値電圧を基準に1と0に該当する電圧をそれぞれBLと/BLへ出力する。ここで、閾値電圧を基準に1に該当する電圧はHigh用の電圧と称し、High用の電圧の値をHigh用の電圧値と称する。閾値電圧を基準に0に該当する電圧はLow用の電圧と称し、Low用の電圧の値をLow用の電圧値と称する。オーバードライブ時の電圧はオーバードライブ用の電圧と称し、オーバードライブ用の電圧の値は、オーバードライブ用の電圧値と称する。閾値電圧をハーフの電圧と称する。また、センスアンプには、saeodz_nnは0~3のいずれかの値である。と、saeaz_nと、saez_nと、が入力される。たとえば、MEMORYCELLARRAY311-0のセンスアンプであれば、saeodz_0と、saeaz_0と、saez_0と、が入力される。図6は、メモリセルの一例を示す説明図である。メモリセル600は、MEMORYCELLARRAY500の各メモリセルの詳細例である。メモリセル600はMOS601とキャパシタ602を有している。メモリセル600は、キャパシタ602に電荷を蓄えるか否かによって1または0を記憶する。MOS601のゲートはWLと接続され、MOS601のソースはBLと接続され、MOS601のドレインはキャパシタ602の一の端と接続されている。キャパシタ602の他の端はPlate電位を供給する電源と接続されている。図7は、センスアンプの一例を示す説明図である。センスアンプ700は、MEMORYCELLARRAY500で示したセンスアンプの詳細例である。センスアンプ700は、指定されたワード線上のメモリセルが1または0のいずれを記憶しているかを検知する。センスアンプ700は、検知結果に基づいてメモリセルのデータを増幅する。Aは、PMOSに電源電圧を供給する信号線である。Bは、NMOSに電源電圧を供給する信号線である。Cは、プリチャージのためのハーフの電圧を供給する信号線である。Dは、プリチャージのための制御信号である。saez_nの値がHighの場合、MOS703がオンし、センスアンプ700へLow用の電圧が供給されるため、たとえば、/BLの電圧値はLow用の電圧値となる。以降の説明ではMOS703の動作の記載を省略し、saez_nの値がHighとなると、センスアンプへLow用の電圧が供給されることとする。saeaz_nの値がHighの場合、MOS702がオンとなり、High用の電圧がセンスアンプ700へ供給されるため、たとえば、BLの電圧値はHigh用の電圧値となる。以降の説明ではMOS702の記載を省略し、saeaz_nとなると、センスアンプへHigh用の電圧が供給されることとする。saeodz_nの値がHighの期間にMOS701がオンとなり、オーバードライブ用の電圧がセンスアンプ700に供給されるため、BLの電圧値はオーバードライブ用の電圧値となる。以降の説明ではMOS701の動作の記載を省略し、saeodz_nとなると、センスアンプへオーバードライブ用の電圧が供給されることとする。ここで、各MEMORYCELLARRAY311-iのセンスアンプの活性期間はすべて同一時間であるとし、期間xと期間yと期間zとに分けて説明する。期間xは、センスアンプの活性期間のうちセンスアンプの活性開始時刻から所定時間経過後の時刻までの期間である。該所定時間は、DRAM300の設計者によって決定される。期間zは、センスアンプの活性期間のうち、センスアンプの活性終了の所定時間前の時刻からセンスアンプの活性終了時刻までの期間である。該所定時間は、DRAM300の設計者によって決定される。期間yは、センスアンプの活性期間のうち、期間xと期間zの間の期間である。図8は、期間xと期間zにセンスアンプをオーバードライブさせる際の信号例を示す説明図である。タイミングチャート800では、リフレッシュ動作時に活性化されるセンスアンプの活性期間のうちの期間xと期間zにセンスアンプをオーバードライブさせる際の信号例を示す。なお、以降の説明では、BL側にHが出力される例で説明する。タイミングチャート800では、wlonz_nの値がHighの期間に、指定されたWLが活性化されるため、指定されたWLの値がHighとなる。タイミングチャート800では、センスアンプの活性期間にsaez_nの値がHighとなることで、センスアンプへLow用の電圧が供給され、/BLの電圧値がLow用の電圧値まで下がる。タイミングチャート800では、センスアンプの活性期間のうちの期間xにsaeodz_nの値がHighとなり、saeaz_nの値がLowとなる。これにより、センスアンプの活性期間のうちの期間xに、センスアンプへオーバードライブ用の電圧が供給され、BLの電圧値がオーバードライブ用の電圧値となる。タイミングチャート800では、センスアンプの活性期間のうちの期間yにsaeodz_nの値がLowであり、saeaz_nの値がHighである。これにより、センスアンプの活性期間のうちの期間yに、センスアンプへHigh用の電圧が供給され、BLの電圧値がHigh用の電圧となる。タイミングチャート800では、センスアンプの活性期間のうちの期間zにsaeodz_nの値がHighとなり、saeaz_nの値がLowとなる。これにより、センスアンプの活性期間のうちの期間zに、センスアンプへオーバードライブ用の電圧が供給され、BL用の電圧値がオーバードライブ用の電圧値となる。図9は、期間xにセンスアンプをオーバードライブさせる際の信号例を示す説明図である。タイミングチャート900では、リフレッシュ動作時に活性化されるセンスアンプの活性期間のうちの期間xにセンスアンプをオーバードライブさせる際の信号例を示す。タイミングチャート900では、wlonz_nの値がHighの期間に、指定されたWLが活性化されるため、指定されたWLの値がHighとなる。タイミングチャート900では、センスアンプの活性期間に、saez_nの値がHighとなることで、センスアンプへLow用の電圧が供給され、/BLの電圧値がLow用の電圧値まで下がる。タイミングチャート900では、センスアンプの活性期間のうちの期間xに、saeodz_nの値がHighとなり、saeaz_nの値がLowとなる。これにより、センスアンプの活性期間のうちの期間xに、センスアンプへオーバードライブ用の電圧が供給され、BLの電圧値がオーバードライブ用の電圧値となる。タイミングチャート900では、センスアンプの活性期間のうちの期間yおよび期間zに、saeodz_nの値がLowであり、saeaz_nの値がHighである。これにより、センスアンプの活性期間のうちの期間yおよび期間zに、センスアンプへHigh用の電圧が供給され、BLの電圧値がHigh用の電圧値となる。図10は、期間zにセンスアンプをオーバードライブさせる際の信号例を示す説明図である。タイミングチャート1000では、リフレッシュ動作時におけるセンスアンプの活性期間のうちの期間zにセンスアンプをオーバードライブさせる際の信号例を示す。タイミングチャート1000では、wlonz_nの値がHighの期間に、指定されたWLが活性化されるため、指定されたWLの値がHighとなる。タイミングチャート1000では、saez_nの値がHighの期間に、センスアンプへLow用の電圧が供給され、/BLの電圧値が、Low用の電圧値まで下がる。タイミングチャート1000では、センスアンプの活性期間のうちの期間xおよび期間yに、saeodz_nの値がLowであり、saeaz_nの値がHighである。これにより、センスアンプの活性期間のうちの期間xおよび期間yに、センスアンプへHigh用の電圧が供給され、BLの電圧値がHigh用の電圧値となる。タイミングチャート1000では、センスアンプの活性期間のうちの期間zにsaeodz_nの値がHighとなり、saeaz_nの値がLowとなる。これにより、センスアンプの活性期間のうちの期間zに、センスアンプへオーバードライブ用の電圧が供給され、BLの電圧値がオーバードライブ用の電圧値となる。図11は、センスアンプをオーバードライブさせない際の信号例を示す説明図である。タイミングチャート1100では、リフレッシュ動作時におけるセンスアンプの活性期間にセンスアンプをオーバードライブさせない例を示す。タイミングチャート1100では、wlonz_nの値がHighの期間に、指定されたWLが活性化されるため、指定されたWLの値がHighとなる。タイミングチャート1100では、saez_nの値がHighの期間に、センスアンプへLow用の電圧が供給され、/BLの電圧値が、Low用の電圧値まで下がる。タイミングチャート1100では、センスアンプの活性期間にsaeodz_nの値がLowであり、saeaz_nの値がHighである。これにより、センスアンプの活性期間のうちに、センスアンプへHigh用の電圧が供給され、BLの電圧値がHigh用の電圧値となる。図12は、COMMANDDECODER303の部分例を示す説明図である。COMMANDDECODER300は、Command発生部1201とDelay1202を有している。Command発生部1201は、CSB端子324と、RASB端子325と、CASB端子326と、WEB端子327と、から入力される値の組み合わせに応じてコマンドを判別し、内部信号を出力する。図12では、内部信号はactpz、prepz、refz、refpzである。ACTVコマンドが入力された場合に、Command発生部1201はactpzを一定時間Highにする。PREコマンドが入力された場合に、Command発生部1201はprepzを一定時間Highにする。REFコマンドが入力された場合に、Command発生部1201はrefzとrefpzを一定時間Highにする。Delay1202は、refpzを遅延させたrefpzdを出力する。図13は、MEMORYCORECONTROLLER307の部分例を示す説明図である。図13では、MEMORYCORECONTROLLER307の部分詳細例を示している。MEMORYCORECONTROLLER307は、wlonz_i、saeaz_i、saeodz_i、saez_iをそれぞれメモリバンク308_iへ出力する。MEMORYCORECONTROLLER307は、選択回路1301と、選択回路1302と、インバータ1303と、Refカウンタ1304と、Core制御回路1310~Core制御回路1313と、を有している。Refカウンタ1304はリフレッシュ動作の動作順序を決定する信号Statusを発行する。具体的には、たとえば、Refカウンタ1304は、リフレッシュの動作回数をカウントし、特定回数を超えると、Statusの値を反転させる。選択回路1301は、Statusに応じてrefpzとrefpzdのいずれか一方の信号が選択される。たとえば、Statusの値が0の場合、選択回路1301はrefpzの値を出力し、Statusの値が1の場合、選択回路1301はrefpzdの値を出力する。選択回路1302は、Statusに応じてrefpzとrefpzdのいずれか一方の信号が選択される。たとえば、Statusの値が0の場合、選択回路1302はrefpzdの値を出力し、Statusの値が1の場合、選択回路1302はrefpzの値を出力する。すなわち、Statusの値が0の場合、リフレッシュ動作時に、メモリバンク308-0とメモリバンク308-1のバンク活性開始がメモリバンク308-2のセンスアンプとメモリバンク308-3のバンク活性開始よりも早くなる。Statusの値が1であれば、リフレッシュ動作時に、メモリバンク308-0とメモリバンク308-1のバンク活性開始が、メモリバンク308-2のセンスアンプとメモリバンク308-3のバンク活性開始よりも遅くなる。インバータ1303はSELの値の反転値をCore制御回路1312とCore制御回路1313へ出力する。SELの値が0の場合、メモリバンク308-0のセンスアンプとメモリバンク308-1のセンスアンプにオーバードライブをさせない。SELの値が1の場合、メモリバンク308-2のセンスアンプとメモリバンク308-3のセンスアンプにオーバードライブをさせない。Core制御回路1310~Core制御回路1313は、それぞれwlonz_0~wlonz_3、saeaz_0~saeaz_3、saeodz_0~saeodz_3、saez_0~saez_3を出力する。図14は、Core制御回路1310~Core制御回路1313の一の例を示す説明図である。Core制御回路1400は、Core制御回路1310~Core制御回路1313のそれぞれの詳細例である。Core制御回路1400は、wlonz_nと、saeaz_nと、saeodz_nと、saez_nと、を出力する。Core制御回路1400は、NOR1401と、インバータ1402と、RSラッチ1403と、バッファ1404と、Delay1405と、NAND1406と、Delay1407と、AND1408と、を有している。Core制御回路1400は、NAND1411と、NAND1412と、組み合わせ回路1413と、Delay1414と、インバータ1415と、インバータ1416と、組み合わせ回路1417と、組み合わせ回路1418と、を有している。ここで、NAND、NOR、インバータのいずれか1素子を1段とし、図14中奇数段とは該素子が奇数個並べられていることを示し、図14中偶数段とは該素子が偶数個並べられていることを示している。Core制御回路1400では、NOR1401~AND1408によってwlonz_nとsaez_nが出力される。Core制御回路1400では、NAND1411~組み合わせ回路1418によってsaeodz_nとsaeaz_nが出力される。saez_nがセンスアンプの活性期間分Highとなる。Delay1414は、具体的には、たとえば、NORとインバータとの組み合わせである。Core制御回路1400では、selの値がLowであれば、saeodz_nの値がLowのままとなる。Core制御回路1400では、selの値がHighであり、Staの値がHighであれば、refzの値がLowからHighとなると、センスアンプの活性期間のうちの期間xにsaeodz_nの値がHighとなり、saeaz_nの値がLowとなる。Core制御回路1400では、selの値がHighで、Endの値がHighで、odzの値がHighの場合、refzの値がLowからHighになると、センスアンプの活性期間のうちの期間zにsaeodz_nの値がHighとなる。そして、Core制御回路1400では、saeaz_nの値がLowとなる。つぎに、同一リフレッシュ動作時に活性化されるセンスアンプ群のうち、一部のメモリバンクのセンスアンプをオーバードライブさせ、残余のメモリバンクのセンスアンプをオーバードライブさせない例を実施例1~6を用いて説明する。実施例1,3,5では、リフレッシュ動作時に、メモリバンク308-0のセンスアンプとメモリバンク308-1のセンスアンプをオーバードライブさせない。実施例1,3,5では、リフレッシュ動作時に、メモリバンク308-2のセンスアンプとメモリバンク308-3のセンスアンプをオーバードライブさせる。実施例2,4,6では、リフレッシュ動作時に、メモリバンク308-0のセンスアンプとメモリバンク308-1のセンスアンプをオーバードライブさせる。実施例2,4,6では、リフレッシュ動作時に、メモリバンク308-2のセンスアンプとメモリバンク308-3のセンスアンプをオーバードライブさせない。実施例1実施例1では、リフレッシュ動作時において、メモリバンク308-0のセンスアンプとメモリバンク308-1のセンスアンプをオーバードライブさせない。実施例1では、リフレッシュ動作において、メモリバンク308-2のセンスアンプとメモリバンク308-3のセンスアンプを、それぞれのセンスアンプの活性期間のうちの期間zにオーバードライブさせる。実施例1における各信号の値を下記に示す。Status=LowSEL=LowCore制御回路1310のsel=Low,Core制御回路1311のsel=Low,Core制御回路1312のsel=High,Core制御回路1313のsel=High各Core制御回路のSta=Low各Core制御回路のEnd=High各Core制御回路のodz=High図15は、実施例1を示す説明図である。図15では、wlonz_0~wlonz_3と、saez_0~saez_3については省略している。ACTVはACTVコマンドの入力を示し、PREはPREコマンドの入力を示し、REFはREFコマンドの入力を示している。タイミングチャート1500では、メモリバンク308-0とメモリバンク308-1のリフレッシュ動作開始が、メモリバンク308-2とメモリバンク308-3のリフレッシュ動作の開始よりも早い。タイミングチャート1500では、アクティブ動作時にメモリバンク308-0のセンスアンプがオーバードライブされない。タイミングチャート1500では、リフレッシュ動作によるメモリバンク308-0のセンスアンプとメモリバンク308-1のセンスアンプのそれぞれの活性期間にsaeodz_0の値とsaeodz_1の値がLowである。タイミングチャート1500では、該活性期間にsaeaz_0の値とsaeaz_1の値がHighである。これにより、該活性期間に、メモリバンク308-0のセンスアンプとメモリバンク308-1のセンスアンプへHigh用の電圧が供給され、メモリバンク308-0のBLの電圧値とメモリバンク308-1のBLの電圧値がHigh用の電圧値となる。タイミングチャート1500では、リフレッシュ動作によるメモリバンク308-2のセンスアンプとメモリバンク308-3のセンスアンプのそれぞれの活性期間のうちの期間xおよび期間yに、saeodz_2の値とsaeodz_3の値がLowである。タイミングチャート1500では、該期間xおよび該期間yに、saeaz_2の値とsaeaz_3の値がHighである。これにより、該期間xおよび該期間yに、メモリバンク308-2のセンスアンプとメモリバンク308-3のセンスアンプへHigh用の電圧が供給される。したがって、該期間xおよび該期間yに、メモリバンク308-2のBLの電圧値とメモリバンク308-3のBLの電圧値がHigh用の電圧値となる。タイミングチャート1500では、リフレッシュ動作によるメモリバンク308-2のセンスアンプとメモリバンク308-3のセンスアンプのそれぞれの活性期間のうちの期間zにsaeodz_2の値とsaeodz_3の値がHighである。タイミングチャート1500では、該期間zにsaeaz_2の値とsaeaz_3の値がLowである。これにより、該期間zに、メモリバンク308-2のセンスアンプとメモリバンク308-3のセンスアンプへオーバードライブ用の電圧が供給される。したがって、該期間zに、メモリバンク308-2のBLの電圧値とメモリバンク308-3のBLの電圧値がオーバードライブ用の電圧値となる。実施例2実施例2では、リフレッシュ動作時において、メモリバンク308-0のセンスアンプとメモリバンク308-1のセンスアンプを、それぞれのセンスアンプの活性期間のうちの期間zにはオーバードライブさせる。実施例2では、リフレッシュ動作時において、メモリバンク308-2のセンスアンプとメモリバンク308-3のセンスアンプをオーバードライブさせない。実施例2における各信号の値を下記に示す。Status=LowSEL=HighCore制御回路1310のsel=High,Core制御回路1311のsel=High,Core制御回路1312のsel=Low,Core制御回路1313のsel=Low各Core制御回路のSta=Low各Core制御回路のEnd=High各Core制御回路のodz=High図16は、実施例2を示す説明図である。図16では、wlonz_0~wlonz_3と、saez_0~saez_3については省略している。タイミングチャート1600では、メモリバンク308-0とメモリバンク308-1のリフレッシュ動作開始が、メモリバンク308-2とメモリバンク308-3のリフレッシュ動作の開始よりも早い。タイミングチャート1600では、アクティブ動作時にメモリバンク308-0のセンスアンプがオーバードライブされない。タイミングチャート1600では、リフレッシュ動作によるメモリバンク308-0のセンスアンプとメモリバンク308-1のセンスアンプのそれぞれの活性期間のうちの期間xおよび期間yに、saeodz_0の値とsaeodz_1の値がLowである。タイミングチャート1600では、該期間xおよび期間yにsaeaz_0の値とsaeaz_1の値がHighである。これにより、該期間xおよび該期間yに、メモリバンク308-0のセンスアンプとメモリバンク308-1のセンスアンプへHigh用の電圧が供給される。したがって、該期間xおよび該期間yに、メモリバンク308-0のBLの電圧値とメモリバンク308-1のBLの電圧値がHigh用の電圧値となる。タイミングチャート1600では、リフレッシュ動作によるメモリバンク308-0のセンスアンプとメモリバンク308-1のセンスアンプのそれぞれの活性期間のうちの期間zに、saeodz_0の値とsaeodz_1の値がHighである。タイミングチャート1600では、該期間zにsaeaz_0の値とsaeaz_1の値がLowである。これにより、該期間zに、メモリバンク308-0のセンスアンプとメモリバンク308-1のセンスアンプへオーバードライブ用の電圧が供給される。したがって、該期間zに、メモリバンク308-0のBLの電圧値とメモリバンク308-1のBLがオーバードライブ用の電圧値となる。タイミングチャート1600では、リフレッシュ動作によるメモリバンク308-2のセンスアンプとメモリバンク308-3のセンスアンプのそれぞれの活性期間にsaeodz_2とsaeodz_2の値がLowである。タイミングチャート1600では、該活性期間にsaeaz_2の値とsaeaz_3の値がHighである。これにより、該活性期間に、メモリバンク308-2のセンスアンプとメモリバンク308-3のセンスアンプへHigh用の電圧が供給される。したがって、該活性期間に、メモリバンク308-2のBLの電圧値とメモリバンク308-3のBLの電圧値がHigh用の電圧値となる。実施例1と実施例2とは、SELの値がLowであるかHighであるかによって切り替えることができる。実施例3実施例3では、リフレッシュ動作時において、メモリバンク308-0のセンスアンプとメモリバンク308-1のセンスアンプをオーバードライブさせない。実施例3では、リフレッシュ動作時において、メモリバンク308-2のセンスアンプとメモリバンク308-3のセンスアンプを、それぞれのセンスアンプの活性期間のうちの期間xにオーバードライブさせる。実施例3における各信号の値を下記に示す。Status=LowSEL=LowCore制御回路1310のsel=Low,Core制御回路1311のsel=Low,Core制御回路1312のsel=High,Core制御回路1313のsel=High各Core制御回路のSta=High各Core制御回路のEnd=Low各Core制御回路のodz=Low図17は、実施例3を示す説明図である。図17では、wlonz_0~wlonz_3と、saez_0~saez_3については省略している。タイミングチャート1700では、メモリバンク308-0とメモリバンク308-1のリフレッシュ動作開始が、メモリバンク308-2とメモリバンク308-3のリフレッシュ動作の開始よりも早い。タイミングチャート1700では、アクティブ動作時にメモリバンク308-0のセンスアンプがオーバードライブされない。タイミングチャート1700では、リフレッシュ動作によるメモリバンク308-0のセンスアンプとメモリバンク308-1のセンスアンプの活性期間にsaeodz_0の値とsaeodz_1の値がLowである。タイミングチャート1700では、該活性期間にsaeodz_0の値とsaeodz_1の値がLowであり、saeaz_0の値とsaeaz_1の値がHighである。これにより、該活性期間に、メモリバンク308-0のセンスアンプとメモリバンク308-1のセンスアンプへHigh用の電圧が供給される。したがって、該活性期間に、メモリバンク308-0のBLの電圧値とメモリバンク308-1のBLの電圧値がHigh用の電圧値となる。タイミングチャート1700では、リフレッシュ動作によるメモリバンク308-2のセンスアンプとメモリバンク308-3のセンスアンプの活性期間のうちの期間xに、saeodz_2の値とsaeodz_3の値がHighである。タイミングチャート1700では、該期間xに、saeaz_2の値とsaeaz_3の値がLowである。これにより、該期間xに、メモリバンク308-2のセンスアンプとメモリバンク308-3のセンスアンプへオーバードライブ用の電圧が供給される。したがって、該期間xに、メモリバンク308-2のBLの電圧値とメモリバンク308-3のBLの電圧値がオーバードライブ用の電圧値となる。タイミングチャート1700では、リフレッシュ動作によるメモリバンク308-2のセンスアンプとメモリバンク308-3のセンスアンプのそれぞれの活性期間のうちの期間yおよび期間zにsaeodz_2の値とsaeodz_3の値がLowである。タイミングチャート1700では、該期間yおよび該期間zに、saeaz_2の値とsaeaz_3の値がHighである。これにより、該期間yおよび該期間zに、メモリバンク308-2のセンスアンプとメモリバンク308-3のセンスアンプへHigh用の電圧が供給される。したがって、該期間yおよび該期間zに、メモリバンク308-2のBLの電圧値とメモリバンク308-3のBLの電圧値がHigh用の電圧値となる。実施例4実施例4では、リフレッシュ動作時において、メモリバンク308-0のセンスアンプとメモリバンク308-1のセンスアンプを、それぞれのセンスアンプの活性期間のうちの期間xにはオーバードライブさせる。実施例4では、リフレッシュ動作時において、メモリバンク308-2のセンスアンプとメモリバンク308-3のセンスアンプをオーバードライブさせない。実施例4における各信号の値を下記に示す。Status=LowSEL=HighCore制御回路1310のsel=High,Core制御回路1311のsel=High,Core制御回路1312のsel=Low,Core制御回路1313のsel=Low各Core制御回路のSta=High各Core制御回路のEnd=Low各Core制御回路のodz=Low図18は、実施例4を示す説明図である。図18では、wlonz_0~wlonz_3と、saez_0~saez_3については省略している。タイミングチャート1800では、メモリバンク308-0とメモリバンク308-1のリフレッシュ動作開始が、メモリバンク308-2とメモリバンク308-3のリフレッシュ動作の開始よりも早い。タイミングチャート1800では、アクティブ動作時にメモリバンク308-0のセンスアンプがオーバードライブされない。タイミングチャート1800では、リフレッシュ動作によるメモリバンク308-0のセンスアンプとメモリバンク308-1のセンスアンプのそれぞれの活性期間のうちの期間xにsaeodz_0の値とsaeodz_1の値がHighである。タイミングチャート1800では、該期間xに、saeaz_0の値とsaeaz_1の値がLowである。これにより、該期間xに、メモリバンク308-0のセンスアンプとメモリバンク308-1のセンスアンプへオーバードライブ用の電圧が供給される。したがって、該期間xに、メモリバンク308-0のBLの電圧値とメモリバンク308-1のBLの電圧値がオーバードライブ用の電圧値となる。タイミングチャート1800では、リフレッシュ動作によるメモリバンク308-0のセンスアンプとメモリバンク308-1のセンスアンプのそれぞれの活性期間のうちの期間yおよび期間zに、saeodz_0の値とsaeodz_1の値がLowである。タイミングチャート1800では、該期間yおよび該期間zに、saeaz_0の値とsaeaz_1の値がHighとなる。これにより、該期間yおよび該期間zに、メモリバンク308-0のセンスアンプとメモリバンク308-1のセンスアンプへHigh用の電圧が供給される。したがって、該期間yおよび該期間zに、メモリバンク308-0のBLの電圧値とメモリバンク308-1のBLの電圧値がHigh用の電圧値となる。タイミングチャート1800では、リフレッシュ動作によるメモリバンク308-2のセンスアンプとメモリバンク308-3のセンスアンプのそれぞれの活性期間にsaeodz_2の値とsaeodz_3の値がLowである。タイミングチャート1800では、該活性期間にsaeaz_2の値とsaeaz_3の値がHighである。これにより、該活性期間に、メモリバンク308-2のセンスアンプとメモリバンク308-3のセンスアンプへHigh用の電圧が供給される。したがって、メモリバンク308-2のBLの電圧値とメモリバンク308-3のBLの電圧値がHigh用の電圧値となる。実施例3と実施例4とは、SELが0であるか1であるかによって切り替えることができる。実施例5実施例5では、リフレッシュ動作時において、メモリバンク308-0のセンスアンプとメモリバンク308-1のセンスアンプをオーバードライブさせない。実施例5では、リフレッシュ動作時において、メモリバンク308-2のセンスアンプとメモリバンク308-3のセンスアンプを、それぞれのセンスアンプの活性期間のうちの期間xと期間zにオーバードライブさせる。実施例5における各信号の値を下記に示す。Status=LowSEL=LowCore制御回路1310のsel=Low,Core制御回路1311のsel=Low,Core制御回路1312のsel=High,Core制御回路1313のsel=High各Core制御回路のSta=High各Core制御回路のEnd=High各Core制御回路のodz=High図19は、実施例5を示す説明図である。図19では、wlonz_0~wlonz_3と、saez_0~saez_3については省略している。タイミングチャート1900では、メモリバンク308-0とメモリバンク308-1のリフレッシュ動作開始が、メモリバンク308-2とメモリバンク308-3のリフレッシュ動作の開始よりも早い。タイミングチャート1900では、アクティブ動作時にメモリバンク308-0のセンスアンプがオーバードライブされない。タイミングチャート1900では、リフレッシュ動作によるメモリバンク308-0のセンスアンプとメモリバンク308-1のセンスアンプの活性期間にsaeodz_0の値とsaeodz_1の値がLowである。タイミングチャート1900では、該活性期間にsaeaz_0の値とsaeaz_1の値がHighである。これにより、該活性期間に、メモリバンク308-0のセンスアンプとメモリバンク308-1のセンスアンプへHigh用の電圧が供給される。したがって、該活性期間に、メモリバンク308-0のBLの電圧値とメモリバンク308-1のBLがHigh用の電圧値となる。タイミングチャート1900では、リフレッシュ動作によるメモリバンク308-2のセンスアンプとメモリバンク308-3のセンスアンプのそれぞれの活性期間のうちの期間xに、saeodz_2の値とsaeodz_3の値がHighである。タイミングチャート1900では、該活性期間に、saeaz_2の値とsaeaz_3の値がLowである。これにより、該期間xに、メモリバンク308-2のセンスアンプとメモリバンク308-3のセンスアンプへオーバードライブ用の電圧が供給される。したがって、メモリバンク308-2のBLの電圧値とメモリバンク308-3のBLの電圧値がオーバードライブ用の電圧値となる。タイミングチャート1900では、リフレッシュ動作によるメモリバンク308-2のセンスアンプとメモリバンク308-3のセンスアンプの活性期間のうちの期間yに、saeodz_2の値とsaeodz_3の値がLowである。タイミングチャート1900では、該期間yに、saeaz_2の値とsaeaz_3の値がHighである。これにより、該期間yに、メモリバンク308-2のセンスアンプとメモリバンク308-3のセンスアンプへHigh用の電圧が供給され、メモリバンク308-2のBLの電圧値とメモリバンク308-3のBLの電圧値がHigh用の電圧値となる。タイミングチャート1900では、メモリバンク308-2のセンスアンプとメモリバンク308-3のセンスアンプの活性期間のうちの期間zに、saeodz_2の値とsaeodz_3の値がHighである。タイミングチャート1900では、該期間zにsaeaz_2の値とsaeaz_3の値がLowである。これにより、メモリバンク308-2のセンスアンプとメモリバンク308-3のセンスアンプのそれぞれの活性期間のうちの期間zに、メモリバンク308-2のセンスアンプとメモリバンク308-3のセンスアンプへオーバードライブ用の電圧が供給される。したがって、メモリバンク308-2のBLの電圧値とメモリバンク308-3のBLの電圧値がオーバードライブ用の電圧値となる。実施例6実施例6では、リフレッシュ動作時において、メモリバンク308-0のセンスアンプとメモリバンク308-1のセンスアンプを、それぞれのセンスアンプの活性期間のうちの期間xと期間zにオーバードライブさせる。実施例6では、リフレッシュ動作時において、メモリバンク308-2のセンスアンプとメモリバンク308-3のセンスアンプをオーバードライブさせない。実施例6における各信号の値を下記に示す。Status=LowSEL=HighCore制御回路1310のsel=High,Core制御回路1311のsel=High,Core制御回路1312のsel=Low,Core制御回路1313のsel=Low各Core制御回路のSta=High各Core制御回路のEnd=High各Core制御回路のodz=High図20は、実施例6を示す説明図である。図20では、wlonz_0~wlonz_3と、saez_0~saez_3については省略している。タイミングチャート2000では、メモリバンク308-0とメモリバンク308-1のリフレッシュ動作開始が、メモリバンク308-2とメモリバンク308-3のリフレッシュ動作の開始よりも早い。タイミングチャート2000では、アクティブ動作時にメモリバンク308-0のセンスアンプがオーバードライブされない。タイミングチャート2000では、リフレッシュ動作によるメモリバンク308-0のセンスアンプとメモリバンク308-1のセンスアンプのそれぞれの活性期間のうちの期間xに、saeodz_0の値とsaeodz_1の値がHighである。タイミングチャート2000では、該期間xに、saeaz_0の値とsaeaz_1の値がLowである。これにより、該期間xに、メモリバンク308-0のセンスアンプとメモリバンク308-1のセンスアンプへオーバードライブ用の電圧が供給される。したがって、メモリバンク308-0のBLの電圧値とメモリバンク308-1のBLの電圧値がオーバードライブ用の電圧値となる。タイミングチャート2000では、リフレッシュ動作によるメモリバンク308-0のセンスアンプとメモリバンク308-1のセンスアンプのそれぞれの活性期間のうちの期間yにsaeodz_0の値とsaeodz_1の値がLowである。タイミングチャート2000では、該期間yにsaeaz_0の値とsaeaz_1の値がHighである。これにより、該期間yに、メモリバンク308-0のセンスアンプとメモリバンク308-1のセンスアンプへHigh用の電圧が供給される。したがって、該期間yに、メモリバンク308-0のBLの電圧値とメモリバンク308-1のBLがHigh用の電圧値となる。タイミングチャート2000では、リフレッシュ動作によるメモリバンク308-0のセンスアンプとメモリバンク308-1のセンスアンプのそれぞれの活性期間のうちの期間zに、saeodz_0の値とsaeodz_1の値がHighである。タイミングチャート2000では、該期間zにsaeaz_0の値とsaeaz_1の値がLowである。これにより、該期間zに、メモリバンク308-0のセンスアンプとメモリバンク308-1のセンスアンプへオーバードライブ用の電圧が供給される。したがって、該期間zに、メモリバンク308-0のBLの電圧値とメモリバンク308-1のBLの電圧値がオーバードライブ用の電圧値となる。タイミングチャート2000では、リフレッシュ動作によるメモリバンク308-2のセンスアンプとメモリバンク308-3のセンスアンプのそれぞれの活性期間に、saeodz_2の値とsaeodz_3の値がLowである。タイミングチャート2000では、該活性期間にsaeaz_2の値とsaeaz_3の値がHighである。これにより、メモリバンク308-2のセンスアンプとメモリバンク308-3のセンスアンプへHigh用の電圧が供給される。したがって、メモリバンク308-2のBLの電圧値とメモリバンク308-3のBLの電圧値がメモリバンク308-2のセンスアンプとメモリバンク308-3のセンスアンプの活性期間にHigh用の電圧値となる。図21は、各実施例における信号の値を示す説明図である。図21のテーブルでは、実施例1~6で示した各信号の値を示している。テーブル2100は、実施例の項目2101と、Statusの項目2102と、SELの項目2103と、Staの項目2104と、Endの項目2105と、を有している。実施例の項目2101には、実施例の番号が登録されている。-が実施例の項目2101に登録されている場合、実施例1~6に挙げられていない例である。Statusの項目2102には、MEMORYCORECONTROLLER307内のStatusの値が登録されている。SELの項目2103には、MEMORYCORECONTROLLER307内のSELの値が登録されている。Staの項目2104には、各Core制御回路のStaの値が登録されている。Endの項目2105には、各Core制御回路のEndの値が登録されている。たとえば、Statusの値をLowに、SELの値をLowに、Staの値をLowに、Endの値をHighにすることで、図15で示したタイミングチャート1500の様にメモリバンク308-0~メモリバンク308-3のそれぞれのBLが変化する。また、Statusの値をHighに、SELの値をLowに、Staの値をLowに、Endの値をHighにすると、実施例1で示した場合とオーバードライブの有無については同一である。そして、実施例1では、メモリバンク308-0のリフレッシュ動作とメモリバンク308-1のリフレッシュ動作のそれぞれの開始が、メモリバンク308-2のリフレッシュ動作とメモリバンク308-3のリフレッシュ動作の開始よりも早い。Statusの値がHighの場合には、メモリバンク308-0のリフレッシュ動作開始とメモリバンク308-1のリフレッシュ動作開始が、メモリバンク308-2のリフレッシュ動作開始とメモリバンク308-3のリフレッシュ動作開始よりも遅くなる。上述したRefカウンタ1304は、リフレッシュ動作の回数をカウントし、特定回数以上になると、Statusの値を反転させる。図22は、Statusの値の切り替え例を示す説明図である。たとえば、DRAM300の各メモリバンクがワード線をWL0~WL4095まで有しているとする。特定回数が4096であり、Refカウンタ1304が0~4096をカウントごとにStatusの値を反転させる。図22では、たとえば、1回目のWL0~WL4095までのリフレッシュ動作時には、メモリバンク308-0とメモリバンク308-1がA動作を行う。メモリバンク308-2とメモリバンク308-3がB動作を行う。そして、2回目のWL0~WL4095までのリフレッシュ動作時には、Statusの値がHighになることで、メモリバンク308-0とメモリバンク308-1がB動作を行い、メモリバンク308-2とメモリバンク308-3がA動作を行う。たとえば、A動作とB動作とはリフレッシュ動作であり、A動作はオーバードライブが行われる動作であり、B動作は、オーバードライブが行われない動作である。これに限らず、A動作はオーバードライブが行われない動作であり、B動作はオーバードライブが行われる動作であってもよい。実施例7実施例7では、ACTVコマンドによるアクティブ動作時に活性化されるセンスアンプは、必ずオーバードライブさせ、リフレッシュ動作時には一部のメモリバンクのセンスアンプのみオーバードライブさせる例を示す。図23は、Core制御回路1310~Core制御回路1313の他の例を示す説明図である。Core制御回路2300は、実施例7の場合におけるCore制御回路1310~Core制御回路1313のそれぞれの詳細例である。Core制御回路2300は、wlonz_nとsaeaz_nと、saeodz_nと、saez_nと、を出力する。Core制御回路2300は、NOR2301と、インバータ2302と、RSラッチ2303と、バッファ2304と、Delay2305と、NAND2306と、Delay2307と、AND2308と、を有している。Core制御回路2300は、組み合わせ回路2311と、組み合わせ回路2312と、組み合わせ回路2313と、Delay2314と、インバータ2315と、インバータ2316と、組み合わせ回路2317と、組み合わせ回路2318と、を有している。図23で示すNOR2301と、インバータ2302と、RSラッチ2303と、バッファ2304とは、図14で示したNOR1401と、インバータ1402と、RSラッチ1403と、バッファ1404とそれぞれ同一である。図23で示すDelay2305と、NAND2306と、Delay2307と、AND2308とは、Delay1405と、NAND1406と、Delay1407と、AND1408とそれぞれ同一である。図23で示す組み合わせ回路2313とDelay2314とは、図14で示した組み合わせ回路1413と、Delay1414とそれぞれ同一である。図23で示すインバータ2315と、インバータ1416と、組み合わせ回路2317と、組み合わせ回路2318とは、図14で示したインバータ1415と、インバータ1416と、組み合わせ回路1417と、組み合わせ回路1418とそれぞれ同一である。各素子間の接続関係も同一である。図14で示したCore制御回路1400と図23で示すCore制御回路2300とは、NAND1411およびNAND1412と、組み合わせ回路2311および組み合わせ回路2312と、が異なる。refzの値がLowからHighへの変化時以外にsaez_nの値がHighとなる場合、StaとEndに応じてsaeodz_nとsaeaz_nが変化する。すなわち、リフレッシュ動作時以外のセンスアンプの活性時には、StaとEndに応じてセンスアンプをオーバードライブさせる。Core制御回路2300では、refzの値がLowからHighへの変化時に、selの値がLowの場合、saez_nの値がHighの期間にsaeodz_nの値をLowのままにし、saeaz_nの値がHighとなる。すなわち、リフレッシュ動作時には、selの値がLowであると、センスアンプをオーバードライブさせない。実施例7では、アクティブ動作時において、メモリバンク308-0のセンスアンプをオーバードライブさせ、リフレッシュ動作時において、メモリバンク308-0のセンスアンプとメモリバンク308-1のセンスアンプをオーバードライブさせない。そして、リフレッシュ動作時において、メモリバンク308-2のセンスアンプとメモリバンク308-3のセンスアンプを、それぞれのセンスアンプの活性期間のうちの期間xと期間zにオーバードライブさせる。実施例7における各信号の値を下記に示す。Status=LowSEL=LowCore制御回路1310のsel=Low,Core制御回路1311のsel=Low,Core制御回路1312のsel=High,Core制御回路1313のsel=High各Core制御回路のSta=High各Core制御回路のEnd=High各Core制御回路のodz=High図24は、実施例7を示す説明図である。図24では、wlonz_0~wlonz_3とsaez_0~saez_3とは記載していない。タイミングチャート2400では、メモリバンク308-0とメモリバンク308-1のリフレッシュ動作開始が、メモリバンク308-2とメモリバンク308-3のリフレッシュ動作の開始よりも早い。タイミングチャート2400では、ACTVコマンドによりメモリバンク308-0が指定された場合を例に挙げている。タイミングチャート2400では、アクティブ動作時のメモリバンク308-0のセンスアンプの活性期間のうちの期間xに、saeodz_0の値がHighであり、saeaz_0がLowである。これにより、該期間xに、メモリバンク308-0のセンスアンプへオーバードライブ用の電圧が供給される。したがって、該期間xにメモリバンク308-0のBLの電圧値がオーバードライブ用の電圧値となる。タイミングチャート2400では、アクティブ動作時のメモリバンク308-0のセンスアンプの活性期間のうちの期間yに、saeodz_0の値がLowであり、saeaz_0の値がHighである。これにより、該期間yに、メモリバンク308-0のセンスアンプへHigh用の電圧が供給される。したがって、該期間yに、メモリバンク308-0のBLの電圧値がHigh用の電圧値となる。タイミングチャート2400では、アクティブ動作時のメモリバンク308-0のセンスアンプの活性期間のうちの期間zに、saeodz_0の値がHighであり、saeaz_0の値がLowである。これにより、メモリバンク308-0のセンスアンプの活性期間のうちの期間zに、メモリバンク308-0のセンスアンプへオーバードライブ用の電圧が供給される。したがって、メモリバンク308-0のBLが期間zにオーバードライブ用の電圧値となる。タイミングチャート2400では、リフレッシュ動作時のメモリバンク308-0のセンスアンプとメモリバンク308-1のそれぞれのセンスアンプの活性期間にsaeodz_0の値とsaeodz_1の値がLowである。タイミングチャート2400では、該活性期間にsaeaz_0の値とsaeaz_1の値がHighである。これにより、該活性期間にメモリバンク308-0のセンスアンプとメモリバンク308-1のセンスアンプへHigh用の電圧が供給される。したがって、該活性期間にメモリバンク308-0のBLの電圧値とメモリバンク308-1のBLの電圧値がHigh用の電圧値となる。タイミングチャート2400では、リフレッシュ動作時のメモリバンク308-2のセンスアンプとメモリバンク308-3のセンスアンプのそれぞれの活性期間のうちの期間xに、saeodz_2の値とsaeodz_3の値がHighである。タイミングチャート2400では、該期間xにsaeaz_2の値とsaeaz_3の値がLowである。これにより、該期間xに、メモリバンク308-2のセンスアンプとメモリバンク308-3のセンスアンプへオーバードライブ用の電圧が供給される。したがって、メモリバンク308-2のBLの電圧値とメモリバンク308-3のBLの電圧値が期間xにオーバードライブ用の電圧値となる。タイミングチャート2400では、リフレッシュ動作時のメモリバンク308-2のセンスアンプとメモリバンク308-3のセンスアンプの活性期間のうちの期間yにsaeodz_2の値とsaeodz_3の値がLowとなる。タイミングチャート2400では、該期間yにsaeaz_2の値とsaeaz_3の値がHighとなる。これにより、該期間yに、メモリバンク308-2のセンスアンプとメモリバンク308-3のセンスアンプへHigh用の電圧が供給される。したがって、該期間yに、メモリバンク308-2のBLの電圧値とメモリバンク308-3のBLの電圧値が期間yにHigh用の電圧値となる。タイミングチャート2400では、リフレッシュ動作時のメモリバンク308-2のセンスアンプとメモリバンク308-3のセンスアンプのそれぞれの活性期間のうちの期間zに、saeodz_2の値とsaeodz_3の値がHighである。タイミングチャート2400では、該期間zにsaeaz_2の値とsaeaz_3の値がLowである。これにより、該期間zに、メモリバンク308-2のセンスアンプとメモリバンク308-3のセンスアンプへオーバードライブ用の電圧が供給される。したがって、該期間zにメモリバンク308-2のBLの電圧値とメモリバンク308-3のBLの電圧値がオーバードライブ用の電圧値となる。また、図示しないが、リフレッシュ動作を除く動作時に活性化されるセンスアンプはすべてオーバードライブさせる。そして、リフレッシュ動作時のみ一部のメモリバンクのセンスアンプのみオーバードライブさせ、残余のメモリバンクのセンスアンプをオーバードライブさせないこととしてもよい。また、上述のMEMORYCORECONTROLEER307では、メモリバンク308-0およびメモリバンク308-1とメモリバンク308-2およびメモリバンク308-3とでグループ化している。これに限らず、たとえば、メモリバンク308-0およびメモリバンク308-2とメモリバンク308-1およびメモリバンク308-3とでグループ化してもよい。たとえば、メモリバンク308-0およびメモリバンク308-3とメモリバンク308-1およびメモリバンク308-2とでグループ化してもよい。たとえば、メモリバンク308-0とメモリバンク308-1~メモリバンク308-3とでのように、グループごとにグループに属するメモリバンク数が異なっていてもよい。以上実施の形態で説明したように、半導体記憶装置によれば、複数のメモリバンクにおいて、同一のリフレッシュ動作時に活性化されるセンスアンプ群のうち、一部のメモリバンクのセンスアンプをオーバードライブさせる。該センスアンプ群のうち、残余のメモリバンクのセンスアンプをオーバードライブさせない。すなわち、すべてのメモリバンクのセンスアンプでオーバードライブを行わない。これにより、リフレッシュ動作時にオーバードライブによって発生する消費電流を減少させることができる。また、一部のメモリバンクのセンスアンプの活性開始を、残余のメモリバンクのセンスアンプの活性開始よりも遅くする。すなわち、一部のメモリバンクのリフレッシュ動作開始が、残余のメモリバンクのリフレッシュ動作開始よりも遅くする。したがって、残余のメモリバンクのリフレッシュ動作による一部のメモリバンクへの影響を、一部のメモリバンクのセンスアンプをオーバードライブさせることにより、軽減させることができる。また、異なるリフレッシュ動作時に、一部のメモリバンクのセンスアンプの活性開始を、残余のメモリバンクのセンスアンプの活性開始よりも早くする。すなわち、一部のメモリバンクの動作開始と残余のメモリバンクの動作開始の順序を切り替える。これにより、一部のメモリバンクのリフレッシュ動作が継続して後続REFである状態を防止することができ、一部のメモリバンクのリフレッシュ動作と残余のメモリバンクのリフレッシュ動作が、後続REFとして行われる場合を分散させることができる。したがって、一部のメモリバンクのメモリセルの記憶の特性と残余のメモリバンクのメモリセルの記憶の特性に偏りが発生するのを防止することができる。メモリセルの記憶の特性とは、メモリセルのキャパシタに蓄えられる電荷の変動量である。また、一部のメモリバンクのセンスアンプの活性開始を、残余のメモリバンクのセンスアンプの活性開始よりも早くする。すなわち、一部のメモリバンクのリフレッシュ動作開始が、残余のメモリバンクのリフレッシュ動作開始よりも早くする。したがって、他のリフレッシュ動作による影響がないときに、センスアンプをオーバードライブさせることにより、オーバードライブさせたメモリバンクの記憶の劣化を防止することができる。また、異なるリフレッシュ動作時に、一部のメモリバンクのセンスアンプの活性開始を、残余のメモリバンクのセンスアンプの活性開始よりも遅くする。すなわち、一部のメモリバンクの動作開始と残余のメモリバンクの動作開始を切り替える。これにより、残余のメモリバンクのリフレッシュ動作が継続して後続REFである状態を防止することができ、一部のメモリバンクのリフレッシュ動作と残余のメモリバンクのリフレッシュ動作が、後続REFとして行われる場合を分散させることができる。したがって、一部のメモリバンクのメモリセルの記憶の特性と残余のメモリバンクのメモリセルの記憶の特性に偏りが発生するのを防止することができる。また、一部のメモリバンクのセンスアンプを、一部のメモリバンクのセンスアンプの活性開始から所定時間経過までの期間にオーバードライブさせる。これにより、一部のメモリバンクのセンスアンプのビット線の開きを早くさせることで、メモリセルへの書き込み動作を早くすることができる。また、一部のメモリバンクのセンスアンプを、一部のメモリバンクのセンスアンプの活性終了より所定時間前から前記一部のメモリバンクのセンスアンプの活性終了までの期間にオーバードライブさせる。これにより、一部のメモリバンクのセンスアンプのビット線が閉じるときに、メモリセルへの書き込みの電荷量を増加させることができ、メモリセルへの書き込みを強化させることができる。また、一部のメモリバンクのセンスアンプを、一部のメモリバンクのセンスアンプの活性開始から所定時間経過までの期間にオーバードライブさせる。さらに、一部のメモリバンクのセンスアンプを、一部のメモリバンクのセンスアンプの活性終了より所定時間前から前記一部のメモリバンクのセンスアンプの活性終了までの期間にオーバードライブさせる。これにより、一部のメモリバンクのセンスアンプのビット線の開きを早くさせことができ、一部のメモリバンクのセンスアンプのビット線が閉じるときに、メモリセルへの書き込みを強化させることができる。異なるリフレッシュ動作時に、一部のメモリバンクのセンスアンプをオーバードライブさせず、残余のメモリバンクのセンスアンプをオーバードライブさせる。オーバードライブの有無を切り替えることで、一部のメモリバンクのメモリセルの記憶の特性と残余のメモリバンクのメモリセルの記憶の特性に偏りが発生するのを防止することができる。上述した実施の形態に関し、さらに以下の付記を開示する。付記1それぞれセンスアンプを有する複数のメモリバンクと、前記複数のメモリバンクのリフレッシュ動作によって活性化されるセンスアンプ群のうち、一部のメモリバンクのセンスアンプへ供給する電圧値を、前記一部のメモリバンクのセンスアンプの活性期間内の第1の期間で前記一部のメモリバンクのセンスアンプを活性状態にする第1の電圧値に、前記活性期間内の前記第1の期間とは異なる第2の期間で前記第1の電圧値より高い第2の電圧値にし、前記複数のメモリバンクのセンスアンプ群のうち、残余のメモリバンクのセンスアンプへ供給する電圧値を前記第1の電圧値にする制御回路と、を備えることを特徴とする半導体記憶装置。付記2前記制御回路は、前記一部のメモリバンクのセンスアンプの活性開始を前記残余のメモリバンクのセンスアンプの活性開始よりも遅くすることを特徴とする付記1に記載の半導体記憶装置。付記3前記制御回路は、前記リフレッシュ動作と異なるリフレッシュ動作時に、前記一部のメモリバンクのセンスアンプの活性開始を前記残余のメモリバンクのセンスアンプの活性開始よりも早くすることを特徴とする付記2に記載の半導体記憶装置。付記4前記制御回路は、前記残余のメモリバンクのセンスアンプの活性開始を前記一部のメモリバンクのセンスアンプの活性開始よりも遅くすることを特徴とする付記1に記載の半導体記憶装置。付記5前記制御回路は、前記リフレッシュ動作と異なるリフレッシュ動作時に、前記残余のメモリバンクのセンスアンプの活性開始を前記一部のメモリバンクのセンスアンプの活性開始よりも早くすることを特徴とする付記4に記載の半導体記憶装置。付記6前記第2の期間が、前記一部のメモリバンクのセンスアンプの活性開始から所定時間経過までの期間であることを特徴とする付記1乃至5のいずれか一つに記載の半導体記憶装置。付記7前記第2の期間が、前記一部のメモリバンクのセンスアンプの活性終了より所定時間前から前記一部のメモリバンクのセンスアンプの活性終了までの期間であることを特徴とする付記1乃至5のいずれか一つに記載の半導体記憶装置。付記8前記第2の期間が、前記一部のメモリバンクのセンスアンプの活性開始から所定時間経過までの期間と、前記一部のメモリバンクのセンスアンプの活性終了より前記所定時間前から前記一部のメモリバンクのセンスアンプの活性終了までの期間であることを特徴とする付記1乃至5のいずれか一つに記載の半導体記憶装置。付記9前記制御回路は、前記リフレッシュ動作と異なるリフレッシュ動作時に、前記一部のメモリバンクのセンスアンプへ供給する電圧値を前記第1の電圧値にし、前記残余のメモリバンクのセンスアンプへ供給する電圧値を、前記第1の期間で前記第1の電圧値に、前記第2の期間で前記第2の電圧値にすることを特徴とする付記1乃至8のいずれか一つに記載の半導体記憶装置。"