"定電圧を出力するレギュレータと、前記レギュレータの出力端子の電圧を昇圧するチャージポンプ回路と、を備える昇圧システムであって、前記レギュレータは、前記出力端子の電圧に基づいた帰還電圧と基準電圧とを差動入力とする差動増幅部と、一端が電源電圧の印加端子に接続され、他端が前記出力端子に接続されて前記差動増幅部の出力信号に応じて制御されるPN接合素子を有する出力段と、を備え、前記チャージポンプ回路は、前記出力端子からの電圧が印加されて蓄電する第1コンデンサと、第2コンデンサと、第3コンデンサと、第1スイッチ手段と、第2スイッチ手段とを備え、前記第1スイッチ手段がオンとなり、前記第2スイッチ手段がオフとなって前記出力端子の電圧を前記第1スイッチ手段を介して第2コンデンサに印加させて前記第2コンデンサに蓄電させる第1工程と、前記第1スイッチ手段がオフとなり、前記第2スイッチ手段がオンとなって前記第1コンデンサの両端電圧と前記第2コンデンサの両端電圧との加算電圧を前記第2スイッチ手段を介して第3コンデンサに印加させて前記第3コンデンサに蓄電させる第2工程とを、昇圧動作としてその順に実行し、前記PN接合素子は、前記レギュレータの起動時から第1所定時間経過するまでは前記第1所定時間経過後に比して内部抵抗を高くして前記電源電圧の印加端子から前記第1コンデンサへ流れる電流を制限し、前記第1スイッチ手段は、前記昇圧動作の開始から第2所定時間経過するまでは前記第2所定時間経過後に比してオン抵抗を高くして前記出力端子から前記第2コンデンサへ流れる電流を制限することを特徴とする昇圧システム。前記第1スイッチ手段は、並列に接続された複数のスイッチ素子を備え、前記オン抵抗は、前記複数のスイッチ素子の切り替えによって高くされることを特徴とする請求項1記載の昇圧システム。前記PN接合素子は、並列に接続された複数のトランジスタを備え、前記内部抵抗は、前記トランジスタの切り替えによって高くされることを特徴とする請求項1又は2記載の昇圧システム。前記チャージポンプ回路は、前記第1工程と、前記第2工程とを繰り返し実行し、前記スイッチ手段は、前記第1工程が実行される毎に前記第1工程の開始から第2所定時間経過するまでは前記第2所定時間経過後に比してオン抵抗を高くして前記出力端子から前記第2コンデンサへ流れる電流を制限することを特徴とする請求項1記載の昇圧システム。前記第1スイッチ手段は、前記第1コンデンサの一端が接続された前記出力端子と前記第2コンデンサの一端との間に接続された第1スイッチ素子と、前記第2コンデンサの他端とグラウンドとの間に接続された第4スイッチ素子と、を有し、前記第2スイッチ手段は、前記出力端子と前記第2コンデンサの他端との間に接続された第2スイッチ素子と、前記第3コンデンサの一端と前記第2コンデンサの一端との間に接続された第3スイッチ素子と、を有し、前記第1コンデンサの他端及び前記第3コンデンサの他端がグランドに接続され、前記昇圧システムは、前記第1工程の期間に前記第1スイッチ素子及び前記第4スイッチ素子をオンせしめ、かつ前記第2工程の期間に前記第1スイッチ素子及び前記第4スイッチ素子をオフせしめる第1スイッチ信号を前記第1スイッチ素子及び前記第4スイッチ素子に供給し、前記第1工程の期間に前記第2スイッチ素子及び前記第3スイッチ素子をオフせしめ、かつ前記第2工程の期間に前記第2スイッチ素子及び前記第3スイッチ素子をオンせしめる第2スイッチ信号を前記第2スイッチ素子及び前記第3スイッチ素子に供給する制御部を有し、前記第1スイッチ素子又は前記第4スイッチ素子が前記第1工程の開始から前記第2所定時間に亘ってオン抵抗を前記第2所定時間経過後よりも高くすることを特徴とする請求項1、2及び4のいずれか1記載の昇圧システム。前記PN接合素子は、ソースが前記電源電圧の印加端子に接続され、ドレインが前記出力端子に接続されたPチャネルの第1MOSトランジスタと、ソースが前記電源電圧の印加端子に接続され、ドレインが前記出力端子に接続され、ゲートに前記差動増幅部の出力信号が供給され、かつ前記第1MOSトランジスタよりオン抵抗が高いPチャネルの第2MOSトランジスタと、からなり、前記出力段は、前記第1MOSトランジスタのゲートに前記第1所定時間に亘って前記電源電圧を印加し、前記第1所定時間経過後、前記第1MOSトランジスタのゲートに前記差動増幅部の出力信号を供給する第1切替スイッチと、を備えることを特徴とする請求項1又は3記載の昇圧システム。前記第4スイッチ素子は、ドレインが前記第2コンデンサの他端に接続され、ソースが前記グラウンドに接続されたNチャネルの第3MOSトランジスタと、ドレインが前記第2コンデンサの他端に接続され、ソースが前記グラウンドに接続され、ゲートに前記第1スイッチ信号が供給されかつ前記第3MOSトランジスタよりオン抵抗が高いNチャネルの第4MOSトランジスタと、前記第3MOSトランジスタのゲートに前記第2所定時間に亘って前記グラウンドの電位を印加し、前記第2所定時間経過後、前記第3MOSトランジスタのゲートに前記第1スイッチ信号を供給する第2切替スイッチと、からなることを特徴とする請求項5記載の昇圧システム。前記レギュレータは、前記出力端子の電圧を分圧して前記帰還電圧を生成する第1分圧回路を有することを特徴とする請求項1記載の昇圧システム。前記レギュレータは、前記基準電圧を分圧して閾値電圧を生成する第2分圧回路と、前記出力端子の電圧を前記閾値電圧と比較するコンパレータと、を備え、前記電源電圧の投入時から前記出力端子の電圧が前記閾値電圧を上回るまでを前記第1所定時間とし、前記第1工程の開始時から前記出力端子の電圧が前記閾値電圧を上回るまでを前記第2所定時間とすることを特徴とする請求項1記載の昇圧システム。前記電源電圧を生成する電源は電池であることを特徴とする請求項1記載の昇圧システム。定電圧を出力するレギュレータと、前記レギュレータの出力端子の電圧を昇圧するチャージポンプ回路と、を備えた半導体チップであって、前記レギュレータは、前記出力端子の電圧に基づいた帰還電圧と基準電圧とを差動入力とする差動増幅部と、一端が電源電圧の印加端子に接続され、他端が前記出力端子に接続されて前記差動増幅部の出力信号に応じて制御されるPN接合素子を有する出力段と、を備え、前記チャージポンプ回路は、前記チャージポンプ回路は、前記出力端子からの電圧が印加されて蓄電する第1コンデンサの一端を外部接続する第1端子と、第2コンデンサの両端を外部接続するために第2端子及び第3端子と、第3コンデンサを外部接続するために第4端子と、第1スイッチ手段と、第2スイッチ手段とを備え、前記第1スイッチ手段がオンとなり、前記第2スイッチ手段がオフとなって前記出力端子の電圧を前記第1スイッチ手段を介して第2コンデンサに印加させて前記第2コンデンサに蓄電させる第1工程と、前記第1スイッチ手段がオフとなり、前記第2スイッチ手段がオンとなって前記第1コンデンサの両端電圧と前記第2コンデンサの両端電圧との加算電圧を前記第2スイッチ手段を介して第3コンデンサに印加させて前記第3コンデンサに蓄電させる第2工程とを、昇圧動作としてその順に実行し、前記PN接合素子は、前記レギュレータの起動時から第1所定時間経過するまでは前記第1所定時間経過後に比して内部抵抗を高くして前記電源電圧の印加端子から前記第1コンデンサへ流れる電流を制限し、前記第1スイッチ手段は、前記昇圧動作の開始から第2所定時間経過するまでは前記第2所定時間経過後に比してオン抵抗を高くして前記出力端子から前記第2コンデンサへ流れる電流を制限することを特徴とする半導体チップ。前記第1スイッチ手段は、前記第1端子と前記第2端子との間に接続された第1スイッチ素子と、前記第3端子とグラウンドとの間に接続された第4スイッチ素子と、を有し、前記第2スイッチ手段は、前記第1端子と前記第3端子との間に接続された第2スイッチ素子と、前記第4端子と前記第2端子との間に接続された第3スイッチ素子と、を有し、前記第1コンデンサの他端及び前記第3コンデンサの他端が外部でグランドに接続され、前記半導体チップは、前記第1工程の期間に前記第1スイッチ素子及び前記第4スイッチ素子をオンせしめ、かつ前記第2工程の期間に前記第1スイッチ素子及び前記第4スイッチ素子をオフせしめる第1スイッチ信号を前記第1スイッチ素子及び前記第4スイッチ素子に供給し、前記第1工程の期間に前記第2スイッチ素子及び前記第3スイッチ素子をオフせしめ、かつ前記第2工程の期間に前記第2スイッチ素子及び前記第3スイッチ素子をオンせしめる第2スイッチ信号を前記第2スイッチ素子及び前記第3スイッチ素子に供給する制御部を有し、前記第1スイッチ素子又は前記第4スイッチ素子が前記第1工程の開始から前記第2所定時間に亘ってオン抵抗を前記第2所定時間経過後よりも高くすることを特徴とする請求項11記載の半導体チップ。ところで、上述した従来の昇圧システムにおいては、オペアンプ15の出力端子が接続端子A1を介してコンデンサC1に接続されているので、電源電圧VDDがオペアンプ15に投入された直後に、コンデンサC1を蓄電させるためにオペアンプ15からコンデンサC1に突入電流が流れ込む。また、スイッチ素子SW1,SW4がオンする第1行程の開始直後にはコンデンサC3を蓄電させるためにオペアンプ15からスイッチ素子SW1を介してコンデンサC3に突入電流が流れ込む。このような突入電流が流れると、突入電流による電源電圧VDDの降下が特に、電池等の容量の小さい電源で起きることがある。電源電圧VDDの降下は、電源を共用する装置内の駆動回路等の他の回路の誤動作を引き起こす虞がある。ここで、本願の発明者は、レギュレータ11の起動直後のチャージポンプによる電源電圧の降下を抑制するために、レギュレータ11内に複数のトランジスタを並列に設けてオン抵抗の高いトランジスタから順次動作する技術が検討した。しかしながら、この場合、チャージポンプ回路には、第1行程では図1に示されるようなコンデンサC3を蓄電させる電流を流す必要があるため、この第1行程の動作による電源電圧の降下を抑制するためには、コンデンサC3を蓄電させる毎にレギュレータのその2つのトランジスタの動作タイミングを制御する必要が生じるが、その場合には、その度にレギュレータの駆動能力が落ちてしまう。このため、レギュレータの出力電圧を利用する他の回路が存在している場合には、該他の回路の動作を不安定にしてしまうという新たな問題が生じることが判明した。そこで、本発明の目的は、レギュレータの出力電圧がチャージポンプ回路だけでなく他の回路に供給される場合において他の回路の動作を不安定にすることなくチャージポンプ回路がポンプ動作を行うことができる昇圧システム及び半導体チップを提供することである。本発明のチャージポンプ型の昇圧システムは、定電圧を出力するレギュレータと、前記レギュレータの出力端子の電圧を昇圧するチャージポンプ回路と、を備える昇圧システムであって、前記レギュレータは、前記出力端子の電圧に基づいた帰還電圧と基準電圧とを差動入力とする差動増幅部と、一端が電源電圧の印加端子に接続され、他端が前記出力端子に接続されて前記差動増幅部の出力信号に応じて制御されるPN接合素子を有する出力段と、を備え、前記チャージポンプ回路は、前記出力端子からの電圧が印加されて蓄電する第1コンデンサと、第2コンデンサと、第3コンデンサと、第1スイッチ手段と、第2スイッチ手段とを備え、前記第1スイッチ手段がオンとなり、前記第2スイッチ手段がオフとなって前記出力端子の電圧を前記第1スイッチ手段を介して第2コンデンサに印加させて前記第2コンデンサに蓄電させる第1工程と、前記第1スイッチ手段がオフとなり、前記第2スイッチ手段がオンとなって前記第1コンデンサの両端電圧と前記第2コンデンサの両端電圧との加算電圧を前記第2スイッチ手段を介して第3コンデンサに印加させて前記第3コンデンサに蓄電させる第2工程とを、昇圧動作としてその順に実行し、前記PN接合素子は、前記レギュレータの起動時から第1所定時間経過するまでは前記第1所定時間経過後に比して内部抵抗を高くして前記電源電圧の印加端子から前記第1コンデンサへ流れる電流を制限し、前記第1スイッチ手段は、前記昇圧動作の開始から第2所定時間経過するまでは前記第2所定時間経過後に比してオン抵抗を高くして前記出力端子から前記第2コンデンサへ流れる電流を制限することを特徴としている。本発明の半導体チップは、定電圧を出力するレギュレータと、前記レギュレータの出力端子の電圧を昇圧するチャージポンプ回路と、を備えた半導体チップであって、前記レギュレータは、前記出力端子の電圧に基づいた帰還電圧と基準電圧とを差動入力とする差動増幅部と、一端が電源電圧の印加端子に接続され、他端が前記出力端子に接続されて前記差動増幅部の出力信号に応じて制御されるPN接合素子を有する出力段と、を備え、前記チャージポンプ回路は、前記チャージポンプ回路は、前記出力端子からの電圧が印加されて蓄電する第1コンデンサの一端を外部接続する第1端子と、第2コンデンサの両端を外部接続するために第2端子及び第3端子と、第3コンデンサを外部接続するために第4端子と、第1スイッチ手段と、第2スイッチ手段とを備え、前記第1スイッチ手段がオンとなり、前記第2スイッチ手段がオフとなって前記出力端子の電圧を前記第1スイッチ手段を介して第2コンデンサに印加させて前記第2コンデンサに蓄電させる第1工程と、前記第1スイッチ手段がオフとなり、前記第2スイッチ手段がオンとなって前記第1コンデンサの両端電圧と前記第2コンデンサの両端電圧との加算電圧を前記第2スイッチ手段を介して第3コンデンサに印加させて前記第3コンデンサに蓄電させる第2工程とを、昇圧動作としてその順に実行し、前記PN接合素子は、前記レギュレータの起動時から第1所定時間経過するまでは前記第1所定時間経過後に比して内部抵抗を高くして前記電源電圧の印加端子から前記第1コンデンサへ流れる電流を制限し、前記第1スイッチ手段は、前記昇圧動作の開始から第2所定時間経過するまでは前記第2所定時間経過後に比してオン抵抗を高くして前記出力端子から前記第2コンデンサへ流れる電流を制限することを特徴としている。本発明の昇圧システム及び半導体チップによれば、レギュレータの起動直後には、レギュレータの出力段では出力電流が制限されるので、レギュレータの出力電圧が第1コンデンサに印加されても突入電流が大きくなることがなく、電源電圧の電圧降下を防止することができる。また、チャージポンプ回路の昇圧動作ポンプ動作の第1工程の開始直後には第1スイッチ手段のオン抵抗が高くなるので、第2コンデンサを蓄電させる電流は第1スイッチ手段によって制限される。よって、第1工程の開始直後に第2コンデンサの蓄電のために突入電流が大きくなることがなく、電源電圧VDDの電圧降下を防止することができる。この結果、レギュレータの出力電圧が安定化されるので、そのレギュレータの出力電圧が供給される液晶駆動回路等の他の回路が不安定になったり誤動作することが防止される。以下、本発明の実施例を図面を参照しつつ詳細に説明する。図3~は本発明の実施例1としてチャージポンプ型の昇圧システムの構成を示している。この本発明による昇圧システムは、図3に示したように、レギュレータ11とチャージポンプ回路12とを備えている。レギュレータ11はオペアンプ16及び抵抗R1,R2を備えている。オペアンプ16は電源電圧VDDで動作し、オペアンプ16の非反転入力端子に電圧源14の基準電圧Vrefが印加される。オペアンプ16の出力端子と基準電位グランド端子との間に抵抗R1,R2が直列に接続されている。抵抗R1,R2は分圧回路を構成しており、抵抗R1,R2の接続点の電圧が分圧電圧としてされている。分圧電圧は帰還電圧としてオペアンプ16の反転入力端子に供給される。チャージポンプ回路12はスイッチ素子第1スイッチ素子~第4スイッチ素子SW1,SW2,SW3,SW4aと外部接続のコンデンサC1~C3とを備えている。スイッチ素子SW1,SW4aが第1スイッチ手段に相当し、スイッチ素子SW2,SW3が第2スイッチ手段に相当する。コンデンサC1が第1コンデンサに相当し、コンデンサC2が第3コンデンサに相当し、コンデンサC3が第2コンデンサに相当する。チャージポンプ回路12は接続端子A1~A4を有しており、接続端子A1第1端子はオペアンプ16の出力端子と接続されている。スイッチ素子SW1は接続端子A1と接続端子A3第2端子との間に接続され、スイッチ素子SW2は接続端子A1と接続端子A4第3端子との間に接続され、スイッチ素子SW3は接続端子A2第4端子と接続端子A3との間に接続され、スイッチ素子SW4aは接続端子A4と基準電位固定電位端子との間に接続されている。コンデンサC1は接続端子A1と基準電位端子との間に接続され、コンデンサC2は接続端子A2と基準電位端子との間に接続され、コンデンサC3は接続端子A3とA4との間に接続されている。また、本発明の昇圧システムは例えば、CPUからなる制御部13を備えている。この制御部13は液晶表示装置の駆動回路の制御部として備えられても良い。制御部13は後述する制御動作によってスイッチ素子SW1,SW4a各々をオンオフさせる第1スイッチ信号と、スイッチ素子SW2,SW3各々をオンオフさせる第2スイッチ信号を生成する。オペアンプ16は図3に示すように、差動増幅部24と、出力段20と、電流源25とを少なくとも備えている。差動増幅部24の反転入力端子及び非反転入力端子は図3のオペアンプ16の反転入力端子及び非反転入力端子に対応し、分圧電圧と基準電圧Vrefとの差電圧に応じた出力信号を生成する。出力段20は差動増幅部24と電流源25に接続され、差動増幅部24の出力信号に応じて出力端子outに出力電圧VL1を生成する。電流源25は出力段20に電流を供給する。出力段20は図3に示すように、2つのPMOSPチャネル型MOSトランジスタ21,22と、切替スイッチSW5第1切替スイッチとを備えている。PMOSトランジスタ21第2MOSトランジスタのソースドレイン間のオン抵抗飽和時の内部抵抗はPMOSトランジスタ22第1MOSトランジスタのソースドレイン間のオン抵抗飽和時の内部抵抗より高い。各トランジスタ21,22のソースは電源電圧VDDの接続ラインに接続され、ドレインはオペアンプ16の出力端子outに接続されている。トランジスタ21のゲートは差動増幅部24の出力に接続されている。切替スイッチSW5はトランジスタ22のゲートを差動増幅部24の出力と電源電圧VDDの接続ラインとのうちのいずれか一方に制御部13からの第1切替制御信号のレベルに応じて電気的に接続する。切替スイッチSW5は電源電圧VDDが投入されていない初期状態においてトランジスタ22のゲートを電源電圧VDDの接続ラインに接続した状態となり、電源電圧VDDの投入後、第1所定時間が経過すると、第1切替制御信号に応じてトランジスタ22のゲートを差動増幅部24の出力に接続する。図3はスイッチ素子SW4aの構成を示している。スイッチ素子SW4aは2つのNMOSNチャネル型MOSトランジスタ31,32と切替スイッチSW6第2切替スイッチとを備えている。スイッチ素子SW4aではその一端には正電位が印加され、他端には基準電位0Vが印加されるので、NMOSトランジスタ31,32が用いられる。NMOSトランジスタ31第4MOSトランジスタのドレインソース間のオン抵抗はNMOSトランジスタ32第3MOSトランジスタのドレインソース間のオン抵抗より高い。各トランジスタ31,32のドレインは接続端子A4の接続ラインに接続され、ソースは接地端子に接続されている。トランジスタ31のゲートには制御部13からスイッチ信号が供給される。切替スイッチSW6はトランジスタ32のゲートを接地端子のうちのいずれか一方に制御部13からの第2切替制御信号のレベルに応じて電気的に接続する。図3はスイッチ素子SW1の具体的構成を示している。スイッチ素子SW1はインバータ35と、NMOSトランジスタ36と、PMOSトランジスタ37とを備えている。NMOSトランジスタ36とPMOSトランジスタ37とは接続端子A1に接続されたラインと接続端子A3に接続されたラインとの間に並列に設けられている。インバータ35は、NMOSトランジスタ36のゲートに供給される第1スイッチ信号を反転させてPMOSトランジスタ37のゲートに供給するように配置されている。この構成により、制御部13からオンを示す第1スイッチ信号が供給されたときNMOSトランジスタ36及びPMOSトランジスタ37の少なくとも一方がオンとなり、オフを示す第1スイッチ信号が供給されたときNMOSトランジスタ36及びPMOSトランジスタ37の双方がオフとなるようにされている。なお、スイッチSW2及びSW3各々の構成はスイッチ素子SW1の構成と同一である。また、スイッチSW1~SW3各々は双方の端子の電位の大小関係が逆転する場合があるので、チャネル型が異なるNMOSトランジスタ及びPMOSトランジスタを備えており、オンすべきときにはそのNMOSトランジスタ及びPMOSトランジスタのいずれか一方がオンするようになっている。制御部13は上記した第1及び第2スイッチ信号と共に上記の第1及び第2切替制御信号を発生する。なお、レギュレータ11の電源14以外の部分、及びチャージポンプ12のコンデンサC1~C3以外の部分は半導体チップとして一体に形成される。また、その半導体チップには制御部13を含んでも良い。また、電源電圧VDDを生成する電源は電池である場合を含む。かかる本発明による昇圧システムにおいては、起動時には切替スイッチSW5がトランジスタ22のゲートを電源電圧VDDの接続ラインに接続している。よって、電源電圧VDDが本昇圧システムに投入されると、オペアンプ16では差動増幅部24の出力信号に応じて出力段20のトランジスタ21がオンとなり、またトランジスタ22はゲートへの電源電圧VDDによってオフとなる。オペアンプ16の出力段20はオン抵抗が高いトランジスタ21だけによる電流出力動作となるので、電流出力能力が抑えられる。すなわち、トランジスタ21の飽和電流はトランジスタ22の飽和電流より低いために出力段20から出力される電流が制限される。よって、オペアンプ16の出力電圧VL1が未蓄電のコンデンサC1に印加されても突入電流が大きくなることがなく、電源電圧VDDの電圧降下を防止することができる。その後、制御部13が第1切替制御信号のレベルを変化させて切替スイッチSW5を切替制御してトランジスタ22のゲートが差動増幅部24の出力に接続されると、トランジスタ22がオンとなり、トランジスタ21,22が共に電流を出力するので、オペアンプ16の電流出力能力が高くなる。次いで、チャージポンプ回路12の動作が開始されて図4に示すように、第1工程となると、制御部13はスイッチ素子SW1,SW4aにオンを示す第1スイッチ信号を供給し、スイッチ素子SW2,SW3にオフを示す第2スイッチ信号を供給する。スイッチ素子SW1はオンとなり、スイッチ素子SW2,SW3はオフとなる。スイッチ素子SW4aではオン抵抗が高いトランジスタ31がオンとなり、またトランジスタ32はそのゲートが切替スイッチSW6を介して接地されるのでオフとなる。よって、第1工程の開始時から第2所定時間まではオペアンプ16の出力ラインから電流はスイッチ素子SW1、コンデンサC3、そしてスイッチ素子SW4aのトランジスタ31を介してグラウンドに流れ、コンデンサC3に電荷を蓄電させる。このとき、スイッチ素子SW4aではオン抵抗が高いトランジスタ31だけによる電流出力動作となるので、電流出力能力が抑えられる。よって、オペアンプ16の出力電圧VL1が未蓄電のコンデンサC1に印加されても突入電流が大きくなることがなく、電源電圧VDDの電圧降下を防止することができる。オンを示す第1スイッチ信号の発生開始時点から第2所定時間経過後、制御部13が切替スイッチSW6を切替制御し、切替スイッチSW6によってトランジスタ32のゲートがトランジスタ31のゲートに接続される。トランジスタ31のゲートに供給されているオンを示す第1スイッチ信号に応じてトランジスタ32がオンとなり、トランジスタ31,32が共に電流をグラウンドに出力するので、コンデンサC3への蓄電が途中であるならば、早急にその蓄電を終了させることができ、これによりコンデンサC3の両端間電圧がVL1となる。第2工程において、スイッチ素子SW1,SW4aトランジスタ31,32がオフして代わってスイッチ素子SW2,SW3がオンすると、コンデンサC2にはコンデンサC3とコンデンサC1との加算電圧が印加され、コンデンサC2にコンデンサC3の電荷が流れ込む。この第1工程と第2工程とが繰り返され、それによりコンデンサC2、すなわち接続端子A2の電圧VL2は電圧VL1の2倍となる。昇圧電圧VL2は接続端子A2から他の回路に供給される。また、第2工程において、制御部13からの第2切替制御信号のレベルに応じてスイッチSW6はトランジスタ32のゲートをトランジスタ31のゲートに接続する。このように実施例1によれば、本昇圧システムのレギュレータ11の起動直後には、オペアンプ16の出力段20はオン抵抗が高いトランジスタ21だけによる電流出力動作となって出力電流が制限されるので、オペアンプ16の出力電圧VL1がコンデンサC1に印加されても突入電流が大きくなることがなく、電源電圧VDDの電圧降下を防止することができる。また、チャージポンプ回路12の昇圧動作の第1工程の開始直後には、オペアンプ16の出力ラインからコンデンサC3を蓄電させる電流はスイッチ素子SW4aのオン抵抗が高いトランジスタ31によって抑えられる。すなわち、出力段20のPN接合素子は、レギュレータ11の起動時から第1所定時間経過するまでは第1所定時間経過後に比して内部抵抗を高くして電源電圧の印加端子から第1コンデンサC1へ流れる電流を制限し、第1スイッチ手段は、昇圧動作の開始から第2所定時間経過するまでは第2所定時間経過後に比してオン抵抗を高くして出力端子から第2コンデンサC3へ流れる電流を制限する。よって、第1工程の開始直後にコンデンサC3の蓄電のために突入電流が大きくなることがなく、電源電圧VDDの電圧降下を防止することができる。以上により、レギュレータ11の後段に設けられたチャージポンプ12を用いて電圧の昇圧を行う場合であっても、レギュレータ11は常に安定した動作を行うことができるので、レギュレータ11の出力電圧が供給される他の回路が不安定になる等の誤動作を防止することができる。なお、上記の実施例1の出力段20には複数のトランジスタとして2つのトランジスタ21,22が備えられているが、本発明はこれに限定されず、2より多くのトランジスタが並列に設けられてそれらが切り替えることより内部抵抗を変化させるようにしても良い。同様に、スイッチSW4aには複数のスイッチ素子として2つのトランジスタ31,32が備えられているが、本発明はこれに限定されず、2より多くのトランジスタが並列に設けられてそれらが切り替えることよりオン抵抗を変化させるようにしても良い。また、上記した実施例1においては、チャージポンプ回路12の昇圧動作の第1工程が実行される毎に第1工程の開始から第2所定時間が経過するまでのスイッチ素子SW4aのオン抵抗が高くされるが、本発明はこれに限定されず、チャージポンプ回路12の昇圧動作の開始最初の第1工程の実行開始から第2所定時間が経過するまでだけスイッチ素子SW4aのオン抵抗が高くされても良い。図5は本発明の実施例2としてチャージポンプ型の昇圧システムの構成を示している。図5の昇圧システムは図3に示した実施例1の構成の他に、コンパレータ17と抵抗R3,R4を備えている。抵抗R3,R4は分圧回路を構成しており、基準電圧Vrefを分圧して閾値電圧を生成する。コンパレータ17はオペアンプ16の出力ラインの電圧VL1を閾値電圧と比較する。コンパレータ17の出力は制御部13に接続されている。その他のオペアンプ16、抵抗R1,R2、スイッチ素子SW1,SW2,SW3,SW4a、コンデンサC1~C3は図3に示した実施例1の構成と同一である。この構成の実施例2においては、オペアンプ16の出力ラインの電圧VL1がコンパレータ17によって閾値電圧と比較される。本昇圧システムの起動時に電圧VL1が閾値電圧より低いときにはコンパレータ17の出力レベルは高レベルとなり、この高レベルに応じて制御部13は切替スイッチSW5を切り替えてトランジスタ22のゲートを電源電圧VDDの接続ラインに接続させる。オペアンプ16では差動増幅部24の出力信号に応じて出力段20のトランジスタ21がオンとなり、またトランジスタ22はゲートへの電源電圧VDDによってオフとなる。オペアンプ16の出力段20はオン抵抗が高いトランジスタ21だけによる電流出力動作となるので、電流出力能力が抑えられる。よって、オペアンプ16の出力電圧VL1が未蓄電のコンデンサC1に印加されても突入電流が大きくなることがなく、電源電圧VDDの電圧降下を防止することができる。その後、電圧VL1が閾値電圧以上となるとコンパレータ17の出力レベルは低レベルとなり、この低レベルに応じて制御部13が第1切替制御信号のレベルを変化させて切替スイッチSW5を切替制御する。これによりトランジスタ22のゲートが差動増幅部24の出力に接続されるので、トランジスタ22がオンとなり、トランジスタ21,22が共に電流を出力するので、オペアンプ16の電流出力能力が高くなる。次いで、チャージポンプ回路12の動作が開始されて第1工程となると、制御部13はスイッチ素子SW1,SW4aにオンを示す第1スイッチ信号を供給し、スイッチ素子SW2,SW3にオフを示す第2スイッチ信号を供給する。スイッチ素子SW1はオンとなり、スイッチ素子SW2,SW3はオフとなる。その第1工程の開始時にスイッチ素子SW4a内の切替スイッチSW6がいずれの接続状態であっても第1工程の開始直後には電圧VL1が閾値電圧より低下するので、コンパレータ17の出力レベルは高レベルとなり、この高レベルに応じて制御部13は切替スイッチSW6を切り替えてトランジスタ32はそのゲートが切替スイッチSW6を介して接地されるのでオフとなる。よって、オペアンプ16の出力ラインから電流はスイッチ素子SW1、コンデンサC3、そしてスイッチ素子SW4aのトランジスタ31を介してグラウンドに流れ、コンデンサC3に電荷を蓄電させる。このとき、スイッチ素子SW4aではオン抵抗が高いトランジスタ31だけによる電流出力動作となるので、電流出力能力が抑えられる。その後、コンデンサ3への蓄電により電圧VL1が閾値電圧に達すると、コンパレータ17の出力レベルは低レベルとなり、この低レベルに応じて制御部13が第2切替制御信号のレベルを変化させて切替スイッチSW6を切替制御する。切替スイッチSW6によってトランジスタ32のゲートがトランジスタ31のゲートに接続される。トランジスタ31のゲートに供給されているオンを示す第1スイッチ信号に応じてトランジスタ32がオンとなり、トランジスタ31,32が共に電流をグラウンドに出力するので、コンデンサC3への蓄電が途中であるならば、早急にその蓄電を終了させることができ、これによりコンデンサC3の両端間電圧がVL1となる。第2工程においては、オフを示す第1スイッチ信号及びオンを示す第2スイッチ信号に応じてスイッチ素子SW1,SW4aトランジスタ31,32がオフして代わってスイッチ素子SW2,SW3がオンすると、コンデンサC2にはコンデンサC3とコンデンサC1との加算電圧が印加され、コンデンサC2にコンデンサC3の電荷が流れ込むことは実施例1と同様である。実施例2では、電源電圧VDDの投入時から電圧VD1が閾値電圧を上回るまでが第1所定時間であり、第1工程の開始時から電圧VD1が閾値電圧を上回るまでが第2所定時間である。このように実施例2によれば、本昇圧システムの起動直後には、電圧VL1が閾値電圧より低下するので、これをコンパレータ17によって検出してオペアンプ16の出力段20はオン抵抗が高いトランジスタ21だけによる電流出力動作となる。よって、起動直後にオペアンプ16の出力電圧VL1がコンデンサC1に印加されても突入電流が大きくなることがなく、大なる突入電流による電源電圧VDDの電圧降下を防止することができる。また、チャージポンプ回路12のポンプ動作の第1工程の開始直後には、電圧VL1が閾値電圧より低下するので、これをコンパレータ17によって検出して切替スイッチSW6を切り替えることによりオペアンプ16の出力ラインからコンデンサC3を蓄電させる電流はスイッチ素子SW4aのオン抵抗が高いトランジスタ31によって抑えられる。よって、第1工程の開始直後にコンデンサC3の蓄電のために突入電流が大きくなることがなく、電源電圧VDDの電圧降下を防止することができる。以上により、レギュレータの後段に設けられたチャージポンプを用いて電圧の昇圧を行う場合であっても、レギュレータ11は常に安定した動作を行うことができるので、レギュレータ11の出力電圧が供給される他の回路が不安定になる等の誤動作を防止することができる。上記した実施例1及び2においては、レギュレータの出力段及びチャージポンプ回路の第1スイッチ手段では並列に接続された2つのスイッチングトランジスタのうちの一方をオン抵抗が大なるトランジスタとしているが、本発明はこれに限定されない。例えば、出力段20を図6に示すように、PMOSトランジスタ38のドレインに抵抗R6とオンオフスイッチ素子SW7との並列回路を接続した構成にして昇圧システムの起動時から第1所定時間まではスイッチ素子SW7をオフにしてその第1所定時間経過後にオンにするようにしても良い。同様に、スイッチ素子4aを図6に示すように、NMOSトランジスタ39のドレインに抵抗R7とオンオフスイッチ素子SW8との並列回路を接続した構成にして、第1工程の開始時から第2所定時間まではスイッチ素子SW8をオフにしてその第2所定時間経過後にオンにするようにしても良い。また、上記した実施例1及び2においては、スイッチ素子SW4aによって第1工程の開始直後にコンデンサC3を蓄電させる電流を抑制しているが、スイッチ素子SW4aに代えてスイッチ素子SW1にのみそのような抑制機能を持たせる、又は両方のスイッチ素子SW4a,SW1に抑制機能を持たせても良い。図7は図3のスイッチ素子SW1に抑制機能を持たせたスイッチ素子SW1aの構成を示している。スイッチ素子SW1aはインバータ41、NMOSトランジスタ42,43、PMOSトランジスタ44,45、及び切替スイッチSW9,SW10を備えている。NMOSトランジスタ42のドレインソース間のオン抵抗はNMOSトランジスタ43のドレインソース間のオン抵抗より高い。PMOSトランジスタ44のソースドレイン間のオン抵抗はPMOSトランジスタ45のソースドレイン間のオン抵抗より高い。なお、図3のスイッチSW4aの位置には図1のスイッチSW4が配置される。このスイッチSW4は1つのNMOSトランジスタで構成することができる。スイッチ素子SW1aを用いた昇圧システムにおいては、第1工程の開始時から第2所定時間まではオペアンプ16の出力ラインから電流はスイッチ素子SW1aのトランジスタ42又は44、コンデンサC3、そしてスイッチ素子SW4を介してグラウンドに流れ、コンデンサC3に電荷を蓄電させる。このとき、スイッチ素子SW1ではオン抵抗が高いトランジスタ42又は44だけによる電流出力動作となるので、電流出力能力が抑えられる。よって、オペアンプ16の出力電圧VL1が未蓄電のコンデンサC1に印加されても突入電流が大きくなることがなく、電源電圧VDDの電圧降下を防止することができる。第2所定時間経過後、制御部13が切替スイッチSW9及びSW10を切替制御し、切替スイッチSW9によってトランジスタ42のゲートがトランジスタ43のゲートに接続され、トランジスタ42のゲートに供給されているオンを示す第1スイッチ信号に応じてトランジスタ43がオンとなる。また、切替スイッチSW10によってトランジスタ44のゲートがトランジスタ45のゲートに接続され、トランジスタ44のゲートに供給されているインバータ41による第1スイッチ信号の反転信号に応じてトランジスタ44がオンとなる。これによりコンデンサC3に十分の電流を供給してその蓄電を進めることができる。"