画像を表示するアクティブエリアにおいて、複数の画素に亘って形成された共通電極と、前記共通電極を覆う絶縁膜と、前記絶縁膜の上において各画素に形成され前記共通電極と向かい合うとともにスリットが形成された画素電極と、静電容量タッチセンシング用配線と、を備えた第1基板と、絶縁基板を備えた第2基板と、前記第1基板と前記第2基板との間に保持された液晶層と、前記絶縁基板上において前記アクティブエリアに配置された偏光板を含む光学素子と、前記光学素子上において前記アクティブエリアに配置された導電層と、前記第2基板の端部よりも外方に延在した前記第1基板の延在部に形成された接地電位のパッドと、前記光学素子から露出した前記導電層と前記パッドとを電気的に接続する接続部材と、を備えたことを特徴とする液晶表示装置。前記導電層の端部は、前記光学素子の端部の直上もしくは前記光学素子の端部よりも前記アクティブエリア側に位置し、且つ、前記第2基板の端部よりも前記アクティブエリア側に位置することを特徴とする請求項1に記載の液晶表示装置。画像を表示するアクティブエリアにおいて、複数の画素に亘って形成された共通電極と、前記共通電極を覆う絶縁膜と、前記絶縁膜の上において各画素に形成され前記共通電極と向かい合うとともにスリットが形成された画素電極と、静電容量タッチセンシング用配線と、を備えた第1基板と、絶縁基板と、前記絶縁基板の前記第1基板と対向する内面とは反対側の外面において前記アクティブエリアに配置された導電層と、を備えた第2基板と、前記第1基板と前記第2基板との間に保持された液晶層と、前記導電層上において前記アクティブエリアに配置されるとともに前記導電層の一部を露出し、偏光板を含む光学素子と、前記第2基板の端部よりも外方に延在した前記第1基板の延在部に形成された接地電位のパッドと、前記光学素子から露出した前記導電層と前記パッドとを電気的に接続する接続部材と、を備えたことを特徴とする液晶表示装置。前記導電層の端部は、前記第2基板の端部の直上もしくは前記第2基板の端部よりも前記アクティブエリア側に位置し、且つ、前記光学素子の端部よりも前記第2基板の端部側に位置することを特徴とする請求項3に記載の液晶表示装置。前記導電層は、透明な導電材料によって形成されたことを特徴とする請求項1乃至4のいずれか1項に記載の液晶表示装置。前記導電層の表面抵抗値は、700MΩ/□以下であることを特徴とする請求項1乃至5のいずれか1項に記載の液晶表示装置。本実施形態の目的は、タッチセンシング機能と外部電界に対するシールド機能とを兼ね備えた液晶表示装置を提供することにある。本実施形態によれば、画像を表示するアクティブエリアにおいて、複数の画素に亘って形成された共通電極と、前記共通電極を覆う絶縁膜と、前記絶縁膜の上において各画素に形成され前記共通電極と向かい合うとともにスリットが形成された画素電極と、静電容量タッチセンシング用配線と、を備えた第1基板と、絶縁基板を備えた第2基板と、前記第1基板と前記第2基板との間に保持された液晶層と、前記絶縁基板上において前記アクティブエリアに配置された偏光板を含む光学素子と、前記光学素子上において前記アクティブエリアに配置された導電層と、前記第2基板の端部よりも外方に延在した前記第1基板の延在部に形成された接地電位のパッドと、前記光学素子から露出した前記導電層と前記パッドとを電気的に接続する接続部材と、を備えたことを特徴とする液晶表示装置が提供される。本実施形態によれば、画像を表示するアクティブエリアにおいて、複数の画素に亘って形成された共通電極と、前記共通電極を覆う絶縁膜と、前記絶縁膜の上において各画素に形成され前記共通電極と向かい合うとともにスリットが形成された画素電極と、静電容量タッチセンシング用配線と、を備えた第1基板と、絶縁基板と、前記絶縁基板の前記第1基板と対向する内面とは反対側の外面において前記アクティブエリアに配置された導電層と、を備えた第2基板と、前記第1基板と前記第2基板との間に保持された液晶層と、前記導電層上において前記アクティブエリアに配置されるとともに前記導電層の一部を露出し、偏光板を含む光学素子と、前記第2基板の端部よりも外方に延在した前記第1基板の延在部に形成された接地電位のパッドと、前記光学素子から露出した前記導電層と前記パッドとを電気的に接続する接続部材と、を備えたことを特徴とする液晶表示装置が提供される。以下、本実施形態について、図面を参照しながら詳細に説明する。なお、各図において、同一又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する説明は省略する。図1は、本実施形態の液晶表示装置を構成する液晶表示パネルLPNの構成及び等価回路を概略的に示す図である。すなわち、液晶表示装置は、アクティブマトリクスタイプの液晶表示パネルLPNを備えている。液晶表示パネルLPNは、アレイ基板第1基板ARと、アレイ基板ARに対向配置された対向基板第2基板CTと、これらのアレイ基板ARと対向基板CTとの間に保持された液晶層LQと、を備えて構成されている。このような液晶表示パネルLPNは、画像を表示するアクティブエリアACTを備えている。このアクティブエリアACTは、m×n個のマトリクス状に配置された複数の画素PXによって構成されている但し、m及びnは正の整数。アレイ基板ARは、アクティブエリアACTにおいて、第1方向Xに沿ってそれぞれ延出したn本のゲート配線GG1~Gn及びn本の容量線CC1~Cn、第1方向Xに交差する第2方向Yに沿ってそれぞれ延出したm本のソース配線SS1~Sm、各画素PXにおいてゲート配線G及びソース配線Sと電気的に接続されたm×n個のスイッチング素子SW、各画素PXにおいてスイッチング素子SWに各々電気的に接続されたm×n個の画素電極PE、容量線Cの一部であり画素電極PEと向かい合う共通電極CEなどを備えている。保持容量Csは、容量線Cと画素電極PEとの間に形成される。各ゲート配線Gは、アクティブエリアACTの外側に引き出され、第1駆動回路GDに接続されている。各ソース配線Sは、アクティブエリアACTの外側に引き出され、第2駆動回路SDに接続されている。各容量線Cは、アクティブエリアACTの外側に引き出され、第3駆動回路CDに接続されている。これらの第1駆動回路GD、第2駆動回路SD、及び、第3駆動回路CDは、アレイ基板ARに形成され、駆動ICチップ2と接続されている。図示した例では、駆動ICチップ2は、液晶表示パネルLPNのアクティブエリアACTの外側において、アレイ基板ARに実装されている。本実施形態において、駆動ICチップ2は、アクティブエリアACTに画像を表示する画像表示モードにおいて各画素PXの画素電極PEに画像信号を書き込むのに必要な制御を行う画像信号書込回路2Aと、検出面において物体の接触を検出するタッチセンシングモードにおいて静電容量タッチセンシング用配線の静電容量ここに示した例では、容量線Cとソース配線Sとの間の静電容量の変化を検出する検出回路2Bと、を備えている。また、図示した例の液晶表示パネルLPNは、アレイ基板ARに画素電極PE及び共通電極CEを備え、これらの間に形成される横電界特に、フリンジ電界のうちの基板の主面にほぼ平行な電界を主に利用して液晶層LQを構成する液晶分子をスイッチングするFringeFieldSwitchingFFSモードを適用している。図2は、図1に示したアレイ基板ARにおける画素PXの構造を対向基板CTの側から見た概略平面図である。ゲート配線Gは、第1方向Xに沿って延出している。ソース配線Sは、第2方向Yに沿って延出している。スイッチング素子SWは、ゲート配線Gとソース配線Sとの交差部近傍に配置され、例えば、薄膜トランジスタTFTによって構成されている。このスイッチング素子SWは、半導体層SCを備えている。この半導体層SCは、例えば、ポリシリコンやアモルファスシリコンなどによって形成可能であり、ここではポリシリコンによって形成されている。スイッチング素子SWのゲート電極WGは、半導体層SCの直上に位置し、ゲート配線Gに電気的に接続されている図示した例では、ゲート電極WGは、ゲート配線Gと一体的に形成されている。スイッチング素子SWのソース電極WSは、ソース配線Sに電気的に接続されている図示した例では、ソース電極WSは、ソース配線Sと一体的に形成されている。スイッチング素子SWのドレイン電極WDは、画素電極PEに電気的に接続されている。容量線Cは、第1方向Xに沿って延在している。すなわち、容量線Cは、各画素PXに配置されるとともにソース配線Sの上方に延在し、第1方向Xに隣接する複数の画素PX亘って共通に形成されている。この容量線Cは、各画素PXに対応して形成された共通電極CEを含んでいる。各画素PXの画素電極PEは、共通電極CEの上方に配置されている。各画素電極PEは、各画素PXにおいて画素形状に対応した島状、例えば、略四角形に形成されている。このような各画素電極PEには、共通電極CEと向かい合う複数のスリットPSLが形成されている。図3は、図2に示した画素PXをA-B線で切断した液晶表示パネルLPNの断面構造を概略的に示す図である。すなわち、アレイ基板ARは、ガラス基板などの光透過性を有する第1絶縁基板20を用いて形成されている。このアレイ基板ARは、第1絶縁基板20の内面すなわち対向基板CTに対向する面にスイッチング素子SWを備えている。ここに示したスイッチング素子SWは、トップゲート型の薄膜トランジスタである。半導体層SCは、第1絶縁基板20の上に形成されている。このような半導体層SCは、ゲート絶縁膜21によって覆われている。また、ゲート絶縁膜21は、第1絶縁基板20の上にも配置されている。スイッチング素子SWのゲート電極WGは、ゲート絶縁膜21の上に形成され、半導体層SCの直上に位置している。このようなゲート電極WGは、第1層間絶縁膜22によって覆われている。また、第1層間絶縁膜22は、ゲート絶縁膜21の上にも配置されている。スイッチング素子SWのソース電極WS及びドレイン電極WDは、第1層間絶縁膜22の上に形成されている。これらのソース電極WS及びドレイン電極WDは、ゲート絶縁膜21及び第1層間絶縁膜22を貫通するコンタクトホールを介して半導体層SCにコンタクトしている。ソース電極WS及びドレイン電極WDは、第2層間絶縁膜23によって覆われている。また、この第2層間絶縁膜23は、第1層間絶縁膜22の上にも配置されている。容量線Cあるいは共通電極CEは、第2層間絶縁膜23の上に形成されている。容量線Cあるいは共通電極CEは、第3層間絶縁膜24によって覆われている。また、この第3層間絶縁膜24は、第2層間絶縁膜23の上にも配置されている。画素電極PEは、第3層間絶縁膜24の上に形成さている。この画素電極PEは、第2層間絶縁膜23及び第3層間絶縁膜24を貫通するコンタクトホールを介してドレイン電極WDに接続されている。容量線Cあるいは共通電極CEと、画素電極PEとは、ともに透明な導電材料、例えば、インジウムティンオキサイドITOやインジウムジンクオキサイドIZOなどによって形成されている。第3層間絶縁膜24を介して向かい合う画素電極PEと共通電極CEとは保持容量CSを形成する。また、この画素電極PEには、スリットPSLが形成されている。スリットPSLは、共通電極CEの直上に位置している。画素電極PEは、第1配向膜25によって覆われている。この第1配向膜25は、アレイ基板ARの液晶層LQに接する面に配置されている。なお、ソース配線Sは、第1層間絶縁膜22の上に形成され、第2層間絶縁膜23によって覆われている。ソース配線Sの直上には、容量線Cが位置している。一方、対向基板CTは、ガラス基板などの光透過性を有する第2絶縁基板30を用いて形成されている。この対向基板CTは、第2絶縁基板30の内面すなわちアレイ基板ARに対向する面に、各画素PXを区画するブラックマトリクス31、カラーフィルタ32、オーバーコート層33などを備えている。ブラックマトリクス31は、第2絶縁基板30上において、アレイ基板ARに設けられたゲート配線Gやソース配線S、さらにはスイッチング素子SWなどの配線部に対向するように形成されている。カラーフィルタ32は、第2絶縁基板30の上に形成され、互いに異なる複数の色、例えば赤色、青色、緑色といった3原色にそれぞれ着色された樹脂材料によって形成されている。赤色に着色された樹脂材料は赤色画素に対応して配置され、同様に、青色に着色された樹脂材料は青色画素に対応して配置され、緑色に着色された樹脂材料は緑色画素に対応して配置されている。オーバーコート層33は、ブラックマトリクス31及びカラーフィルタ32の上に形成されている。このオーバーコート層33は、ブラックマトリクス31及びカラーフィルタ32の表面の凹凸を平坦化する。オーバーコート層33は、第2配向膜34によって覆われている。この第2配向膜34は、対向基板CTの液晶層LQに接する面に配置されている。上述したようなアレイ基板ARと対向基板CTとは、第1配向膜25及び第2配向膜34が向かい合うように配置されている。このとき、アレイ基板ARと対向基板CTとの間には、図示しないスペーサ例えば、樹脂材料によって一方の基板に一体的に形成された柱状スペーサが配置され、これにより、所定のギャップが形成される。アレイ基板ARと対向基板CTとは、所定のギャップが形成された状態でシール材によって貼り合わせられている。液晶層LQは、これらのアレイ基板ARの配向膜25と対向基板CTの配向膜34との間に形成されたギャップに封入された液晶組成物によって構成されている。このような構成の液晶表示パネルLPNに対して、その背面側にはバックライトBLが配置されている。液晶表示パネルLPNの一方の外面、すなわちアレイ基板ARを構成する第1絶縁基板20の外面には、第1偏光板PL1を含む第1光学素子OD1が配置されている。また、液晶表示パネルLPNの他方の外面、すなわち対向基板CTを構成する第2絶縁基板30の外面には、第2偏光板PL2を含む第2光学素子OD2が配置されている。図示した例においては、第1光学素子OD1の上方に配置されたカバーガラスCGの表面が検出面となる。なお、第2絶縁基板30と第2光学素子OD2との間、あるいは、第2光学素子OD2とカバーガラスCGとの間には、後述する導電層が介在しているが、ここではその図示を省略している。次に、上述した構成の液晶表示パネルLPNを備えた液晶表示装置における画像表示モード及びタッチセンシングモードの一例について簡単に説明する。画素表示モードでは、画像信号書込回路2Aは、第1駆動回路GDを制御して各ゲート配線Gに対して各画素PXのスイッチング素子SWをオン状態とする制御信号を出力する。また、画像信号書込回路2Aは、第2駆動回路SDを制御して各ソース配線Sに対して画像信号を出力する。ソース配線Sに出力された画像信号は、オン状態のスイッチング素子SWを介して画素電極PEに書き込まれる。一方で、画像信号書込回路2Aは、第3駆動回路CDを制御して各容量線Cに対してコモン電圧を印加する。これにより、画素電極PEと容量線Cの共通電極CEとの間の液晶層LQに対し、画像信号相当の電圧が印加される。液晶層LQでは、印加された電圧に応じて液晶分子が配向し、液晶層LQを透過する光に対する変調率が変化する。すなわち、画素電極PEと共通電極CEとの間に電界が形成されていない状態では、液晶分子は、第1配向膜25及び第2配向膜34の配向規制力により、基板主面と略平行な面内の所定の方位に初期配向している。画素電極PEと共通電極CEとの間にフリンジ電界が形成された状態では、液晶分子は、基板主面と略平行な面内で初期配向とは異なる方位に配向する。液晶層LQを透過する光に対する変調率は、このような液晶分子の配向方位によって変化する。このため、バックライトBLから出射され液晶表示パネルLPNに入射したバックライト光は、画素電極PE-共通電極CE間の電圧に依存して選択的に偏光板PL2を透過する。これにより、表示面に画像信号に対応した画像が表示される。本実施形態では、タッチセンシングモードの一例として、容量線Cとソース配線Sとを静電容量タッチセンシング用配線として利用している。すなわち、タッチセンシングモードでは、検出回路2Bは、第3駆動回路CDを制御して容量線Cに対して検出信号を書き込む。ここでは、検出信号は、例えば交流信号である。一方で、検出回路2Bは、第2駆動回路SDを制御して各ソース配線Sをプリチャージする。容量線Cには交流の検出信号が書き込まれるため、ソース配線Sの電位が変動する。検出回路2Bは、このときのソース配線Sの電位変動を読み取る。検出面に物体が接近または接触した場合には、容量線Cとソース配線Sとの間の静電容量が変化する。このような静電容量の変化に伴って、ソース配線Sの電位変動も変化する。このため、検出回路2Bでは、ソース配線Sの電位変動の変化もしくは電流値の変化をモニタすることにより、容量線Cとソース配線Sとの間の静電容量の変化、つまり、検出面への物体の接近または接触が検出される。なお、ここでは、容量線Cに検出信号を書き込み、ソース配線Sから静電容量の変化に伴った電位変動を読み取ったが、ソース配線Sに検出信号を書き込み、容量線Cから静電容量の変化に伴った電位変動を読み取っても良い。また、タッチセンシングモードにおいて、複数本の容量線Cに同時に検出信号を書き込んで、複数本の容量線Cからなる静電容量タッチセンシング用配線のブロックを形成しても良いし、複数本のソース配線Sから同時に電位変動もしくは電流値変動を読み取り、複数本のソース配線Sからなる静電容量タッチセンシング用配線のブロックを形成してもよい。また、ここでは、静電容量タッチセンシング用配線として、容量線C及びソース配線Sを利用したが、この組み合わせに限られるものではなく、液晶表示パネルLPNを構成する他の配線を利用しても良いし、静電容量タッチセンシング用配線として他の配線を設けても良い。図4は、図1に示した液晶表示パネルLPNの構成を概略的に示す平面図である。液晶表示パネルLPNを構成するアレイ基板ARは、対向基板CTの端部CTEよりも外方に延在した延在部AREを有している。この延在部AREには、駆動ICチップ2やフレキシブルプリンテッドサーキットFPC基板3などが実装されている。また、この延在部AREには、接地電位のパッドPDが形成されている。このパッドPDは、詳述しないが、駆動ICチップ2やFPC基板3などを介して接地されている。第2光学素子OD2は、対向基板CTの外面においてアクティブエリアACTの全体に亘って配置されている。このような第2光学素子OD2のX-Y平面内でのサイズは、対向基板CTのX-Y平面内でのサイズよりも小さい場合が多い。この場合、第2光学素子OD2の端部ODEは、対向基板CTの端部CTEの直上には重ならず、対向基板CTの端部CTEよりもアクティブエリアACT側に位置している。図示した例では、X-Y平面において四角形状の第2光学素子OD2の端部ODEは、その四方で対向基板CTの端部CTEよりもアクティブエリアACT側に位置している。つまり、対向基板CTの四方の端部近傍は、第2光学素子OD2から露出している。導電層CDFは、第2光学素子OD2の上においてアクティブエリアACTの全体に亘って配置されている。図示した例では、導電層CDFは、第2光学素子OD2の表面の略全面に亘って形成されている。つまり、第2光学素子OD2のX-Y平面内でのサイズが導電層CDFのX-Y平面内でのサイズと同等である。図示した例の場合、導電層CDFの端部CDFEは、第2光学素子OD2の端部ODEの直上に位置し、且つ、対向基板CTの端部CTEよりもアクティブエリアACT側に位置している。なお、導電層CDFのX-Y平面内でのサイズが第2光学素子OD2のX-Y平面内でのサイズよりも小さい場合もあり得る。この場合には、導電層CDFの端部CDFEは、第2光学素子OD2の端部ODEよりもアクティブエリアACT側に位置し、且つ、対向基板CTの端部CTEよりもアクティブエリアACT側に位置する。このような導電層CDFは、接続部材PSTによりパッドPDと電気的に接続されている。図5は、図4に示した液晶表示パネルLPNのパッドPDを含む断面を概略的に示す断面図である。アレイ基板ARについて、対向基板CTと向かい合う内面側の構造については詳細な説明を省略するが、延在部AREにおいては、パッドPDが形成されている。アレイ基板ARを構成する第1絶縁基板20の外面には、第1光学素子OD1が接着されている。なお、第1光学素子OD1を第1絶縁基板20に接着するための接着剤の図示は省略している。対向基板CTについて、アレイ基板ARと向かい合う内面側の構造については詳細な説明を省略するが、第2絶縁基板30の周辺にはアクティブエリアACTを囲む枠状の周辺遮光層SHDが形成されている。この周辺遮光層SHDは、例えば、上記したブラックマトリクスBMと同一材料によって形成されている。また、対向基板CTを構成する第2絶縁基板30の内面30Aとは反対側の外面30Bには、第2光学素子OD2が接着されている。なお、第2光学素子OD2を第2絶縁基板30に接着するための接着剤の図示は省略している。これらのアレイ基板ARと対向基板CTとはシール材SEによって貼り合わせされており、これらの間に液晶層LQが保持されている。導電層CDFは、第2光学素子OD2の外面ODBにおいてアクティブエリアACTの全体に亘って配置されている。このような導電層CDFは、画像を表示するアクティブエリアACTと重なるため、透明な導電材料、例えば、ITOやIZOなどの酸化物導電材料、有機導電材料によって形成されている。また、このような導電層CDFは、その表面抵抗値が例えば700MΩ/□以下の材料によって形成されることが望ましい。導電層CDFとパッドPDとを接続する接続部材PSTは、例えば、銀などの導電粒子を含む導電ペーストや、導電性シールなどによって形成されている。このような構成によれば、カバーガラスCGの表面で放電が生じた際に、侵入した電荷は、導電層CDFにおいてアクティブエリアACTの面内に拡散し、接続部材PSTを介して接地電位のパッドPDに流れ込む。このため、液晶表示パネルLPNへの電荷の侵入を抑制することが可能となる。本実施形態で説明したFFSモードなど対向基板CT側に電極などの導電膜が形成されていない構成では、不所望な電荷が液晶表示パネルLPNに入り込みやすい。電荷の侵入により液晶層LQに不所望な電圧が印加されると、表示ムラとして視認されるおそれがある。本実施形態によれば、液晶表示パネルLPNの前面側に配置される第2光学素子OD2の表面に導電層CDFが形成されているため、外部から液晶表示パネルLPNに向かって侵入してきた電荷が導電層CDFによってある程度シールドされる、あるいは、たとえ液晶表示パネルLPNの内部に電荷が侵入したとしても導電層CDFを介して放電されるため、視認される表示ムラを短時間で解消することが可能となる。また、本実施形態によれば、導電層CDFは、比較的高抵抗である。すなわち、FFSモードの液晶表示パネルLPNに対しては、外部電界に対するシールド機能を確保する上で、液晶表示パネルLPNの前面に導電層CDFを配置することが有効であるが、本実施形態のように、アクティブエリアACTにおいて静電容量の変化を利用してタッチセンシングを行う機能を兼ね備えた液晶表示パネルLPNでは、十分な感度を維持することが要求される。このため、アクティブエリアACTを覆う導電層CDFは、高抵抗であることが望ましい。発明者は以下の検討を行った。すなわち、表面抵抗値の異なる複数の導電材料を用いて導電層CDFを形成したサンプルを用意し、それぞれのサンプルについて、カバーガラスの表面で放電を生じさせ、表示ムラが解消するまでの時間を測定した。なお、このような測定は、特に表示ムラが顕著に発生する黒表示を行った場合と、低階調のグレー表示を行った場合とでそれぞれ行った。表面抵抗値が700MΩ/□以下の材料を用いて導電層CDFを形成したサンプルについては、表示ムラ解消時間が1秒以内であることを要求される仕様に対応できることが確認された。このような知見から、本実施形態によれば、導電層CDFの表面抵抗値は、外部電界に対するシールド機能を確保するとともに、静電容量タッチセンシング機能の感度を維持する観点からその上限値を700MΩ/□とした。本実施形態では、導電層CDFの配置位置は、図4及び図5に示したような例に限定されるものではない。図6は、本実施形態の液晶表示装置における他の液晶表示パネルLPNの構成を概略的に示す平面図である。図6に示した例では、導電層CDFが対向基板CTの上においてアクティブエリアACTの全体に亘って配置されている点で、図4に示した例と相違している。なお、図4に示した例と同一の構成については同一の参照符号を付して詳細な説明を省略する。図示した例では、導電層CDFは、対向基板CTの表面の略全面に亘って形成されている。つまり、対向基板CTのX-Y平面内でのサイズが導電層CDFのX-Y平面内でのサイズと同等である。第2光学素子OD2は、導電層CDFの上においてアクティブエリアACTの全体に亘って配置されている。また、この第2光学素子OD2は、導電層CDFの一部を露出している。すなわち、このような第2光学素子OD2のX-Y平面内でのサイズは、導電層CDFのX-Y平面内でのサイズよりも小さい。この場合、第2光学素子OD2の端部ODEは、導電層CDFの端部CDFEの直上には重ならず、導電層CDFの端部CDFEよりもアクティブエリアACT側に位置している。図示した例では、X-Y平面において四角形状の第2光学素子OD2の端部ODEは、その四方で導電層CDFの端部CDFEよりもアクティブエリアACT側に位置している。つまり、導電層CDFの端部CDFEの四方の端部近傍は、第2光学素子OD2から露出している。また、図示した例の場合、導電層CDFの端部CDFEは、対向基板CTの端部CTEの直上に位置し、且つ、第2光学素子OD2の端部ODEよりも対向基板CTの端部CTE側に位置している。なお、導電層CDFのX-Y平面内でのサイズが対向基板CTのX-Y平面内でのサイズよりも小さい場合もあり得る。この場合には、導電層CDFの端部CDFEは、対向基板CTの端部CTEよりもアクティブエリアACT側に位置し、且つ、第2光学素子OD2の端部ODEよりも対向基板CTの端部CTE側に位置する。導電層CDFのうち、第2光学素子OD2から露出した部分は、接続部材PSTによりパッドPDと電気的に接続されている。図7は、図6に示した液晶表示パネルLPNのパッドPDを含む断面を概略的に示す断面図である。対向基板CTを構成する第2絶縁基板30の外面30Bにおいては、アクティブエリアACTの全体に亘って導電層CDFが形成されている。このような導電層CDFを形成するための材料については図5を参照しながら説明したとおりである。第2光学素子OD2は、導電層CDFに接着されている。なお、第2光学素子OD2を導電層CDFに接着するための接着剤の図示は省略している。アクティブエリアACTの外側において、導電層CDFは、第2光学素子OD2から露出している。このように第2光学素子OD2から露出した導電層CDFとパッドPDとは、接続部材PSTによって接続されている。このような構成例においても、上記の構成例と同様の効果が得られる。以上説明したように、本実施形態によれば、タッチセンシング機能と外部電界に対するシールド機能とを兼ね備えた液晶表示装置を提供することができる。なお、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これらの新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。