電流信号を光信号に変換するレーザダイオードと、前記レーザダイオードにバイアス電流を供給するバイアス電流駆動回路と、前記レーザダイオードに変調電流を供給する変調電流駆動回路と、前記レーザダイオードのアノードと、正電源との間に接続される第1のインダクタンスと、前記レーザダイオードのカソードと、前記バイアス電流駆動回路の逆相出力端子との間に接続される第2のインダクタンスと、一端が前記レーザダイオードのアノードと、前記第1のインダクタンスとの接続点に接続され、他端が前記変調電流駆動回路の逆相出力端子に接続された第1の抵抗と、一端が前記レーザダイオードのカソードと、第2のインダクタンスとの接続点に接続され、他端が前記変調電流駆動回路の正相出力端子に接続された第2の抵抗と、を備え、前記レーザダイオードのアノードと前記第1のインダクタンスとの接続点に、前記バイアス電流駆動回路の正相出力端子が接続されていることを特徴とするレーザダイオード駆動回路。電流信号を光信号に変換するレーザダイオードと、前記レーザダイオードにバイアス電流を供給するバイアス電流駆動回路と、前記レーザダイオードに変調電流を供給する変調電流駆動回路と、前記レーザダイオードのアノードと、正電源との間に接続される第1のインダクタンスと、前記レーザダイオードのカソードと、前記バイアス電流駆動回路の逆相出力端子との間に接続される第2のインダクタンスと、一端が前記レーザダイオードのアノードと、前記第1のインダクタンスとの接続点に接続され、他端が前記変調電流駆動回路の逆相出力端子に接続された第1の抵抗と、一端が前記レーザダイオードのカソードと、第2のインダクタンスとの接続点に接続され、他端が前記変調電流駆動回路の正相出力端子に接続された第2の抵抗と、前記レーザダイオードのアノードと前記第1のインダクタンスとの接続点と、前記バイアス電流駆動回路の正相出力端子との間に接続されるインピーダンス素子と、を備えたことを特徴とするレーザダイオード駆動回路。前記変調電流駆動回路は、相補的な2つの入力信号により駆動される差動回路構成をとる第1のトランジスタおよび第2のトランジスタと、前記第1のトランジスタのソースまたはエミッタと前記第2のトランジスタのソースまたはエミッタとの接続点と、負電源との間に設けられ、所定の設定値により定まる電流を供給する電流源と、を備え、前記バイアス電流駆動回路は、相補的な2つの入力信号により駆動される差動回路構成をとる第3のトランジスタおよび第4のトランジスタと、前記第3のトランジスタのソースまたはエミッタと前記第4のトランジスタのソースまたはエミッタとの接続点と、負電源との間に設けられ、所定の設定値により定まる電流を供給する電流源と、を備え、前記第1のトランジスタおよび前記第2のトランジスタのドレインまたはコレクタが前記変調電流駆動回路の正相出力および逆相出力となるように構成され、前記第3のトランジスタおよび前記第4のトランジスタのドレインまたはコレクタが前記バイアス電流駆動回路の正相出力および逆相出力となるように構成されていることを特徴とする請求項1または2に記載のレーザダイオード駆動回路。前記バイアス電流駆動回路は、前記バイアス電流駆動回路の正相出力端子および逆相出力端子と、前記第3のトランジスタおよび前記第4のトランジスタのドレインまたはコレクタとの間に介在し、前記バイアス電流の立ち上がりおよび立ち下がり時間を制御する制御回路を備えることを特徴とする請求項3に記載のレーザダイオード駆動回路。前記バイアス電流駆動回路は、前記バイアス電流駆動回路の入力信号端子と、前記第3のトランジスタおよび前記第4のトランジスタのゲートまたはベースとの間に介在し、前記入力信号の立ち上がりおよび立ち下がり時間を制御する制御回路と、第3の抵抗と第4の抵抗とが直列接続され、一端が前記第3のトランジスタのソースまたはエミッタに接続され、他端が前記第4のトランジスタのソースまたはエミッタに接続された直列抵抗と、と備え、前記電流源は、前記第3の抵抗と前記第4の抵抗との接続点と、前記負電源との間に設けられていることを特徴とする請求項3に記載のレーザダイオード駆動回路。前記変調電流駆動回路は、一端が前記第1のトランジスタに接続され、他端が正電源に接続された第5の抵抗と、一端が前記第2のトランジスタに接続され、他端が前記正電源に接続された第6の抵抗と、を備えることを特徴とする請求項3に記載のレーザダイオード駆動回路。前記正電源は、前記第1のインダクタンスに接続された正電源から供給されることを特徴とする請求項6に記載のレーザダイオード駆動回路。しかしながら、上記特許文献1に示された技術では、バースト的にLDへバイアス電流を流した場合、LDの差動駆動を実現する正電源とLDのアノードと間に接続されたインダクタンスにより、過渡的に逆起電圧が発生するため、バイアス電流駆動回路の出力電位が負電源近くまで低下し、この影響によりこのバイアス電流駆動回路内の出力トランジスタがOFFとなる時間が発生する。この動作により、バイアス電流を流し初めてから設定電流が供給されるまでには所定の時間を要するため、バースト発光が遅くなり伝送効率が劣化するという問題があった。本発明は、上記に鑑みてなされたものであって、PONシステムの伝送効率を向上させることが可能なレーザダイオード駆動回路以下LD駆動回路と称するを得ることを目的とする。上述した課題を解決し、目的を達成するために、本発明は、電流信号を光信号に変換するレーザダイオードと、前記レーザダイオードにバイアス電流を供給するバイアス電流駆動回路と、前記レーザダイオードに変調電流を供給する変調電流駆動回路と、前記レーザダイオードのアノードと、正電源との間に接続される第1のインダクタンスと、前記レーザダイオードのカソードと、前記バイアス電流駆動回路の逆相出力端子との間に接続される第2のインダクタンスと、一端が前記レーザダイオードのアノードと、前記第1のインダクタンスとの接続点に接続され、他端が前記変調電流駆動回路の逆相出力端子に接続された第1の抵抗と、一端が前記レーザダイオードのカソードと、第2のインダクタンスとの接続点に接続され、他端が前記変調電流駆動回路の正相出力端子に接続された第2の抵抗と、を備え、前記レーザダイオードのアノードと前記第1のインダクタンスとの接続点に、前記バイアス電流駆動回路の正相出力端子が接続されていることを特徴とする。この発明によれば、LDのアノードと第1のインダクタンスとの接続点にバイアス電流駆動回路の正相出力端子を接続するようにしたので、PONシステムの伝送効率を向上させることができる、という効果を奏する。以下に、本発明にかかるLD駆動回路の実施の形態を図面に基づいて詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。実施の形態1.図1は、一般的なPONシステムの構成を示す図である。PONシステムは、局側装置である1台のOLTと、光スターカプラを介して接続される複数の加入者端末装置であるONU1~ONUnと、により構成される。PONシステムでは、ONU1~ONUnからOLTに対する通信方向である上り系において、アクセス方式が時分割多重方式と規定されているので、ONU1~ONUnからOLTに対しては、パケット1-1~1-nが間欠的に送出される。また、ONU1~ONUnからのパケット1-1~1-nが送出されるタイミングは、パケット1-1~1-nがOLT内の光受信器図示省略で重ならないように調整されている。なお、OLTからONU1~ONUnまでの距離が異なるため、図1の上側に示すようにOLT内の光受信器が受信する各パケット1-1~1-nの光強度は異なるものとなる。実施の形態1にかかるLD駆動回路は、ONU1~ONUnに適用されるものであり、以下その構成および動作を詳細に説明する。図2は、本発明の実施の形態1にかかるLD駆動回路の構成を示す図であり、図3は、図2に示される変調電流差動駆動回路以下変調電流駆動回路と称する40とバイアス電流差動駆動回路以下バイアス電流駆動回路と称する41の実施例を示す図である。図2において、実施の形態1にかかるLD駆動回路は、主たる構成として、電流信号を光信号に変換するLD1と、バースト的なバイアス電流を供給するバイアス電流駆動回路41と、変調電流をバイアス電流に重畳してLD1に供給する変調電流駆動回路40と、LD1のアノード側と正電源30との間に接続される第1のインダクタンス2と、LD1のカソード側とバイアス電流駆動回路41の逆相出力端子24bとの間に接続される第2のインダクタンス3と、一端がLD1のアノードと第1のインダクタンス2との接続点N1以下単に接続点N1と称するに接続され他端が変調電流駆動回路40の逆相出力端子21bに接続された第1の抵抗4と、一端がLD1のカソードと第2のインダクタンス3との接続点に接続され他端が変調電流駆動回路40の正相出力端子21aに接続された第2の抵抗5と、を有して構成されている。さらに、実施の形態1にかかるLD駆動回路は、バイアス電流駆動回路41の正相出力端子24aが接続点N1に接続された構成を有している。変調電流駆動回路40には、上述した正相出力端子21aおよび逆相出力端子21bが設けられると共に、変調電圧信号入力端子20a、20bと変調電流設定端子22とが設けられている。正相出力端子21aおよび逆相出力端子21bは、変調電流駆動回路40の差動電流信号出力端子として機能する。変調電圧信号入力端子20a、20bには相補的な2つの入力信号バースト信号が入力される。バイアス電流駆動回路41には、上述した正相出力端子24aおよび逆相出力端子24bが設けられると共に、差動電圧信号入力端子23a、23bとバイアス電流設定端子25とが設けられている。差動電圧信号入力端子23a、23bには相補的な2つの入力信号が入力される。正相出力端子24aおよび逆相出力端子24bは、バイアス電流駆動回路41の差動電流信号出力端子として機能する。第1の抵抗4および第2の抵抗5は、ダンピング抵抗として作用し、LD1のインピーダンスと変調電流駆動回路40の出力インピーダンスとのインピーダンス不整合を緩和するためのものである。第1のインダクタンス2は、変調電流駆動回路40から変調電流が出力された際に高インピーダンスとなることにより、正電源30を高周波的に浮かせてLD1を駆動するためのものである。第2のインダクタンス3は、バイアス電流駆動回路41の出力インピーダンスを上げることで、変調電流駆動回路40からの変調電流がバイアス電流駆動回路41へ流入することを抑制するためのものである。図3において、変調電流駆動回路40は、第1のMOSトランジスタ6と、第2のMOSトランジスタ7と、第1のMOSトランジスタ6のソースおよび第2のMOSトランジスタ7のソースの接続点と負電源33との間に設けられ変調電流設定端子22からの設定値により定まる電流を供給する電流源8と、を有して構成されている。第1のMOSトランジスタ6と第2のMOSトランジスタ7は、相補的な2つの入力信号により駆動される差動回路を構成する。第1のMOSトランジスタ6のゲートには変調電圧信号入力端子20aが接続され、第1のMOSトランジスタ6のドレインには逆相出力端子21bが接続される。第2のMOSトランジスタ7のゲートには変調電圧信号入力端子20bが接続され、第2のMOSトランジスタ7のドレインには正相出力端子21aが接続される。このように、変調電流駆動回路40は、第1のMOSトランジスタ6および第2のMOSトランジスタ7のドレインが、変調電流駆動回路40の正相出力および逆相出力となるように構成されている。バイアス電流駆動回路41は、第3のMOSトランジスタ9と、第4のMOSトランジスタ10と、第3のMOSトランジスタ9のソースおよび第4のMOSトランジスタ10のソースの接続点と負電源33との間に設けられバイアス電流設定端子25からの設定値により定まる電流を供給する電流源11と、を有して構成されている。第3のMOSトランジスタ9と第4のMOSトランジスタ10は、相補的な2つの入力信号により駆動される差動回路を構成する。第3のMOSトランジスタ9のゲートには差動電圧信号入力端子23aが接続され、第3のMOSトランジスタ9のドレインには逆相出力端子24bが接続される。第4のMOSトランジスタ10のゲートには差動電圧信号入力端子23bが接続され、第4のMOSトランジスタ10のドレインには正相出力端子24aが接続される。このように、バイアス電流駆動回路41は、第3のMOSトランジスタ9および第4のMOSトランジスタ10のドレインが、バイアス電流駆動回路41の正相出力および逆相出力となるように構成されている。図3に示されるVds50は、実施の形態1にかかるバイアス電流駆動回路41に設けられた第3のMOSトランジスタ9のドレインソース間電圧である。次に、本発明の実施の形態1にかかるLD駆動回路の動作を説明する。図4は、LD1に入力されるLD駆動電流の波形とLD1からのLD出力光の波形とを概念的に示す図であり、図5は、変調信号とバイアス信号とLD駆動電流とLD出力光との関係を示す図である。図4において、横軸にはLD駆動電流ILDが示され、縦軸にはLD出力光パワーPoが示され、曲線は、LD1の特性曲線を示す。バイアス電流は、バイアス電流駆動回路41の正相出力端子24aまたは逆相出力端子24bから出力される電流を示し、変調電流は、変調電流駆動回路40の正相出力端子21aまたは逆相出力端子21bから出力される電流を示す。LD駆動電流波形は、変調電流にバイアス電流を重畳した電流の波形を表す。そして、LD1には、バイアス電流が供給されると共に、変調電流駆動回路40によるベースバンド信号バースト信号に応じた変調電流が供給されるため、LD1からはその両電流に応じて、図4に示されるようなLD出力光が出力される。LD1の発光には、変調電流が歪まないようなバイアス電流が必要である。図5に示される変調信号は、変調電流駆動回路40の変調電圧信号入力端子20aまたは変調電圧信号入力端子20bに入力される信号であり、差動対を成す第1のMOSトランジスタ6、第2のMOSトランジスタ7によって図4に示される変調電流に変換される。図5に示されるバイアス信号は、バイアス電流駆動回路41の差動電圧信号入力端子23aまたは差動電圧信号入力端子23bに入力される信号であり、差動対を成す第3のMOSトランジスタ9、第4のMOSトランジスタ10によって図4に示されるバイアス電流に変換される。PONシステムのONUでは、バースト的に光を発光する必要がある事から、図5に示されるLD駆動電流変調電流およびバイアス電流がバースト的にLD1に印加される事により、LD1からは図5に示すようなLD出力光バースト光が発生する。本実施の形態にかかるLD駆動回路では、図3に示すように、バイアス電流駆動回路41の正相出力端子24aを接続点N1に接続する事により、第1のインダクタンス2を流れる電流は変化しないため、第1のインダクタンス2に起因する逆起電圧が抑制される。また、第2のインダクタンス3による逆起電圧は、第1のインダクタンス2および第2のインダクタンス3のインダクタンスの値を、第1のインダクタンス2>>第2のインダクタンス3とする事により小さくなる。次に、実施の形態1にかかるLD駆動回路による効果を従来技術と対比して説明する。図6は、従来のLD駆動回路の構成を示す図であり、図7は、図6に示されるLD駆動回路によるシミュレーション結果を示す図であり、図8は、図6に示されるLD駆動回路によるLD出力光の安定時間と伝送効率とを示す図である。図6に示されるLD駆動回路は、上記特許文献1に示される回路である。以下、実施の形態1にかかるLD駆動回路と同一部分には同一符号を付してその説明を省略し、ここでは異なる部分についてのみ述べる。図6に示される従来のLD駆動回路は、実施の形態1にかかるLD駆動回路と以下の点が異なる。すなわち、一端が第1のMOSトランジスタ6に接続され他端が正電源31に接続された第5の抵抗12と、一端が第2のMOSトランジスタ7に接続され他端が正電源31に接続された第6の抵抗13と、を有している点が異なる。さらに、図6に示される従来のLD駆動回路では、第4のMOSトランジスタ10のドレインが正電源32に接続されている。なお、図6に示されるVds1は、従来のバイアス電流駆動回路41に設けられた第3のMOSトランジスタ9のドレインソース間電圧である。図7の上段には、図6に示される差動電圧信号入力端子23a正相入力端子への入力電圧バイアス信号の波形が示されている。図7の中段には、図6に示される逆相出力端子24bから出力される出力電流バイアス電流の波形が示され、図7の下段には、図6に示されるVds1の波形が示される。図7の上段に示される入力電圧が正相入力端子23aに入力された場合、逆相出力端子24bには、図7の中段に示すような出力電流が現れる。図7の中段に示される出力電流の波形の立ち上がりが遅い原因は、図7の下段に示すように、第1のインダクタンス2からの逆起電圧によりVds1の値がVds=3.8Vへと大きく反転し、このVds1が反転している時間においては第3のMOSトランジスタ9が動作出来ないためである。Vds1が反転している時間とは、この逆起電圧によってOFFとなった第3のMOSトランジスタ9がONとなるまでの時間である。ここで、図4、5で説明したように、LD1へのバイアス電流が光波形に変換される事から、LD1の出力光の波形が安定するまでには、図7の中段に示す波形のように約110nsの時間が必要となる。図8において、Vds1が反転している時間と伝送効率との関係を説明する。横軸にはLD1のOn/Off時間が示され、縦軸には伝送効率が示されている。Vds1が反転している時間が110nsのときの伝送効率は、96.7となる。すなわち約3.3が無駄になっていることがわかる。したがって、LD1の立ち上がり時間の短縮は伝送効率の改善に効果がある。図9は、本発明の実施の形態1にかかるLD駆動回路によるシミュレーション結果を示す図である。図9の上段には、図2、3に示される差動電圧信号入力端子23a正相入力端子への入力電圧の波形が示され、図9の中段には、図2、3に示される逆相出力端子24bから出力される出力電流の波形が示され、図9の下段には、Vds50の波形が示される。実施の形態1にかかるLD駆動回路によれば、図9の中段に示される出力電流の波形の収束時間は、8ns付近であり、図7に示される立ち上がり時間よりも十分に短い値となっていることがわかる。図4、5で説明したようにLD1へのバイアス電流が光波形に変換される事から、LD1の出力光の波形が安定するまでの時間が約110nsから8nsへ短縮されることによって伝送効率を向上させることが可能となる。なお、図9の上段に示される波形の立ち上がり時間は、図7の上段に示される波形の立ち上がり時間よりも短くなっているが、このような入力電圧が入力された場合であっても、実施の形態1にかかる構成によれば従来技術に比してLD1の立ち上がり時間を短縮することが可能である。以上に説明したように、実施の形態1にかかるLD駆動回路は、LD1と、バイアス電流駆動回路41と、変調電流駆動回路40と、LD1のアノード側と正電源30との間に接続される第1のインダクタンス2と、LD1のカソード側とバイアス電流駆動回路41の逆相出力端子24bとの間に接続される第2のインダクタンス3と、一端が接続点N1に接続され他端が変調電流駆動回路40の逆相出力端子21bに接続された第1の抵抗4と、一端がLD1のカソードと第2のインダクタンス3との接続点に接続され他端が変調電流駆動回路40の正相出力端子21aに接続された第2の抵抗5と、を備えると共に、接続点N1にバイアス電流駆動回路41の正相出力端子24aを接続するようにしたので、第1のインダクタンス2を流れる電流が変化しなくなる。そのため、第1のインダクタンス2からの逆起電圧に起因するVds50の反転時間、すなわちLD1の出力光の波形が安定するまでの時間が従来に比して短縮され、PONシステムの高効率伝送を実現可能である。実施の形態2.図10は、本発明の実施の形態2にかかるLD駆動回路の構成を示す図であり、図11は、図10に示される変調電流駆動回路40とバイアス電流差動駆動回路41の実施例を示す図である。図10および図11に示されるLD駆動回路は、実施の形態1にかかるLD駆動回路における同番号の同一機能の構成要素に加えて、バイアス電流駆動回路41の正相出力端子24aと接続点N1との間に接続され、低周波から高周波の広い周波数範囲に渡ってインピーダンス特性を持つ素子であるインピーダンス素子17を有する。すなわち、実施の形態1にかかるLD駆動回路は、バイアス電流駆動回路41の正相出力端子24aと接続点N1とが電気的に接続されている構成を有しているが、実施の形態2にかかるLD駆動回路は、高周波特性を改善可能に構成されている。より具体的には、インピーダンス素子17は、第2のインダクタンス3と同様に、バイアス電流駆動回路41の出力インピーダンスを上げることで、変調電流駆動回路40からの変調電流がバイアス電流駆動回路41へ流入することを抑制するためのものである。このように、第2のインダクタンス3とインピーダンス素子17とを設けることにより、実施の形態1にかかるLD駆動回路に比べて高周波特性がより一層改善される。以下、実施の形態2にかかるLD駆動回路の動作を説明する。差動電圧信号入力端子23a、23bに入力されたバイアス信号は、バイアス電流としてバイアス電流駆動回路41に取り込まれ、バイアス電流駆動回路41からのバイアス電流は、第2のインダクタンス3とインピーダンス素子17とを介してLD1に供給される。以上に説明したように、実施の形態2にかかるLD駆動回路は、LD1と、バイアス電流駆動回路41と、変調電流駆動回路40と、LD1のアノード側と正電源30との間に接続される第1のインダクタンス2と、LD1のカソード側とバイアス電流駆動回路41の逆相出力端子24bとの間に接続される第2のインダクタンス3と、一端が接続点N1に接続され他端が変調電流駆動回路40の逆相出力端子21bに接続された第1の抵抗4と、一端がLD1のカソードと第2のインダクタンス3との接続点に接続され他端が変調電流駆動回路40の正相出力端子21aに接続された第2の抵抗5と、接続点N1とバイアス電流駆動回路41の正相出力端子24aとの間に接続されるインピーダンス素子17と、を備えようにしたので、実施の形態1にかかるLD駆動回路の効果に加えて、高周波特性をより一層改善することが可能である。実施の形態3.図12は、本発明の実施の形態3にかかるLD駆動回路の一の構成例を示す図であり、図13は、本発明の実施の形態3にかかるLD駆動回路の他の構成例を示す図である。近年では半導体プロセスの微細化が進み、トランジスタの耐圧が年々低くなっているが、上述したとおりバイアス電流駆動回路41の出力電位が正電源30から負電源33近くまで低下する場合、出力電位がトランジスタの耐圧を上回るため、トランジスタ耐圧の信頼性を確保する事が難しいという問題があった。実施の形態3にかかるLD駆動回路は、実施の形態1にかかる効果に加えて、このような問題を解決可能に構成されている。以下、実施の形態1にかかるLD駆動回路と同一部分には同一符号を付してその説明を省略し、ここでは異なる部分についてのみ述べる。先ず、図12に示されるLD駆動回路を説明する。図12に示されるLD駆動回路は、実施の形態1にかかるLD駆動回路における同番号の同一機能の構成要素に加えて、バイアス電流のtr/tf立ち上がり立ち下がり特性を制御するtr/tf制御回路14を有して構成されている。より具体的には、図12に示されるバイアス電流駆動回路41には、バイアス電流駆動回路41の正相出力端子24aおよび逆相出力端子24bと、第3のMOSトランジスタ9および第4のMOSトランジスタ10のドレインとの間に介在するtr/tf制御回路14が設けられている。図12に示されるLD駆動回路の動作を説明する。差動電圧信号入力端子23a、23bに入力されたバイアス信号は、バイアス電流としてtr/tf制御回路14に取り込まれ、バイアス電流のtr/tf特性は、tr/tf制御回路14によって緩やかになる。第3のMOSトランジスタ9からのバイアス電流は、第2のインダクタンス3を介してLD1に供給される。このように、図12に示されるLD駆動回路は、tr/tf制御回路14によって、バイアス電流の立ち上がりおよび立ち下がりを穏やかにすることで第1のインダクタンス2による逆起電圧の大きさが小さくなるように構成されている。次に、図13に示されるLD駆動回路を説明する。図13に示されるLD駆動回路は、実施の形態1にかかるLD駆動回路における同番号の同一機能の構成要素に加えて、入力電圧バイアス信号のtr/tf特性を制御するtr/tf制御回路14と、差動回路のリニア動作領域を広げるための第3の抵抗15および第4の抵抗16と、を有して構成されている。より具体的には、図13に示されるバイアス電流駆動回路41には、バイアス電流駆動回路41の差動電圧信号入力端子23a、23bと、第3のMOSトランジスタ9および第4のMOSトランジスタ10のゲートとの間に介在するtr/tf制御回路14が設けられると共に、第3の抵抗15と第4の抵抗16とが直列接続され、一端が第3のMOSトランジスタ9のソースに接続され、他端が第4のMOSトランジスタ10のソースに接続された直列抵抗が設けられている。さらに、この直列抵抗の接続点と負電源33との間にはバイアス電流設定端子25からの設定値により定まる電流を供給する電流源11が設けられている。図13に示されるLD駆動回路の動作を説明する。差動電圧信号入力端子23a、23bに入力されたバイアス信号は、tr/tf制御回路14に取り込まれ、このバイアス信号のtr/tf特性は、tr/tf制御回路14によって緩やかになり第3のMOSトランジスタ9および第4のMOSトランジスタ10へ入力される。さらに、第3の抵抗15および第4の抵抗16により差動回路のリニア動作域を広げられ、第3のMOSトランジスタ9および第4のMOSトランジスタ10の入出力特性が穏やかな特性となる。第3のMOSトランジスタ9からのバイアス電流は、第2のインダクタンス3を介してLD1に供給される。このように、図13に示されるLD駆動回路は、tr/tf制御回路14と第3の抵抗15と第4の抵抗16とによって、バイアス信号の立ち上がりおよび立ち下がりを穏やかにすることで第1のインダクタンス2による逆起電圧の大きさが小さくなるように構成されている。図14は、本発明の実施の形態3にかかるLD駆動回路によるシミュレーション結果を示す図である。図14の上段には、図12、11に示される差動電圧信号入力端子23a正相入力端子への入力電圧の波形が示され、図14の中段には、図12、11に示される逆相出力端子24bから出力される出力電流の波形が示され、図14の下段には、図12、11に記される第3のMOSトランジスタ9のVds50の波形が示される。実施の形態3にかかるLD駆動回路によれば、図14の中段に示される出力電流の波形の収束時間は実施の形態1にかかるLD駆動回路と同様に8ns付近であり、かつ、図14の下段に示されるVds50の値は3.8Vから3.3Vに改善されている。近年の半導体プロセスの微細化の進展はめざましが、半導体プロセスの微細化と耐圧の低下とはトレードオフの関係にあるため、Vds50の値を3.8Vよりも低い値に下げる事により耐圧に関する信頼性を向上させることが可能である。このように、実施の形態3は、トランジスタ耐圧の信頼性の確保が容易なLD駆動回路を実現できるだけでなく、トランジスタの長寿命化を図ることが可能である。実施の形態4.図15は、本発明の実施の形態4にかかるLD駆動回路の一の構成例を示す図であり、図16は、本発明の実施の形態4にかかるLD駆動回路の他の構成例を示す図である。図10および図11に示されるLD駆動回路は、実施の形態3にかかるLD駆動回路における同番号の同一機能の構成要素に加えて、バイアス電流駆動回路41の正相出力端子24aと接続点N1との間に接続されるインピーダンス素子17を有する。すなわち、実施の形態3にかかるLD駆動回路は、バイアス電流駆動回路41の正相出力端子24aと接続点N1とが電気的に接続されている構成を有しているが、実施の形態4にかかるLD駆動回路は、高周波特性を改善可能に構成されている。より具体的には、インピーダンス素子17は、第2のインダクタンス3と同様に、バイアス電流駆動回路41の出力インピーダンスを上げることで、変調電流駆動回路40からの変調電流がバイアス電流駆動回路41へ流入することを抑制するためのものである。このように、第2のインダクタンス3とインピーダンス素子17とを設けることにより、実施の形態3にかかるLD駆動回路に比べて高周波特性がより一層改善される。以下、実施の形態4にかかるLD駆動回路の動作を説明する。差動電圧信号入力端子23a、23bに入力されたバイアス信号は、バイアス電流としてバイアス電流駆動回路41に取り込まれ、バイアス電流駆動回路41からのバイアス電流は、第2のインダクタンス3とインピーダンス素子17とを介してLD1に供給される。以上に説明したように、実施の形態4にかかるLD駆動回路は、LD1と、実施の形態3のバイアス電流駆動回路41と同等のバイアス電流駆動回路41と、変調電流駆動回路40と、LD1のアノード側と正電源30との間に接続される第1のインダクタンス2と、LD1のカソード側とバイアス電流駆動回路41の逆相出力端子24bとの間に接続される第2のインダクタンス3と、一端が接続点N1に接続され他端が変調電流駆動回路40の逆相出力端子21bに接続された第1の抵抗4と、一端がLD1のカソードと第2のインダクタンス3との接続点に接続され他端が変調電流駆動回路40の正相出力端子21aに接続された第2の抵抗5と、接続点N1とバイアス電流駆動回路41の正相出力端子24aとの間に接続されるインピーダンス素子17と、を備えるようにしたので、実施の形態3にかかるLD駆動回路の効果に加えて、高周波特性がより一層改善される。なお、実施の形態1~4に示されるLD駆動回路は、以下のように構成してもよい。以下、実施の形態1~4にかかるLD駆動回路と同一部分には同一符号を付してその説明を省略し、ここでは異なる部分についてのみ述べる。図17は、本発明の実施の形態1および3に示される変調電流駆動回路40の他の構成例を示す図であり、図18は、本発明の実施の形態2および4に示される変調電流駆動回路40の他の構成例を示す図である。図17、18に示される変調電流駆動回路40は、第1のMOSトランジスタ6と、第2のMOSトランジスタ7と、電流源8と、一端が第1のMOSトランジスタ6に接続され他端が正電源30に接続された第5の抵抗12と、一端が第2のMOSトランジスタ7に接続され他端が正電源30に接続された第6の抵抗13と、を有して構成されている。第5の抵抗12および第6の抵抗13は、バイアス抵抗として機能する。このように第1のMOSトランジスタ6および第2のMOSトランジスタ7のドレインと電源30との間に第5の抵抗12および第6の抵抗13がそれぞれ設けられても実施の形態1~4にかかるLD駆動回路の動作や効果は同一である。また、図17、18に示される変調電流駆動回路40には、第1のインダクタンス2の他端に接続される正電源30と同一の電源が供給されている。変調電流駆動回路40の正電源30は、第1のインダクタンス2の正電源30と低インピーダンスで接続されているものとする。このように、変調電流駆動回路40に供給される正電源30を第1のインダクタンス2に接続される正電源30と共通化することにより、高周波特性を改善することが可能である。なお、実施の形態1~4にかかるLD駆動回路に適用可能なトランジスタは、MOSトランジスタに限定されるものではなく、バイポーラトランジスタを用いてもよい。その場合、実施の形態1~4で説明したソースはエミッタと読み替えるものとし、以下同様に、ゲートはベースと、ドレインはコレクタと読み替える。図19は、実施の形態2、4に示したインピーダンス素子17をインダクタンス17aとして構成した場合の例を示す図であり、図20は、実施の形態2、4に示したインピーダンス素子17を抵抗17bとして構成した場合の例を示す図であり、図21は、実施の形態2、4に示したインピーダンス素子17をインダクタンスと抵抗との直列回路17cとして構成した場合の例を示す図である。インダクタンス17a、抵抗17b、直列回路17cは、いずれも低周波から高周波の広い周波数範囲に渡ってインピーダンス特性を持つ。したがって、インピーダンス素子17を、インダクタンス17a、抵抗17b、直列回路17cの何れかで構成することにより、バイアス電流駆動回路41の出力インピーダンスを上げることができる。その結果、変調電流駆動回路40からの変調電流がバイアス電流駆動回路41へ流入することが抑制され、高周波特性がより一層改善される。なお、実施の形態1~4に示したLD駆動回路は、本発明の内容の一例を示すものであり、更なる別の公知の技術と組み合わせることも可能であるし、本発明の要旨を逸脱しない範囲で、一部を省略する等、変更して構成することも可能であることは無論である。