トンネル接合と、強磁性フリー層と、ピンド層と、少なくとも1つの導電性構造を通した電気的伝導を許しつつフォノンをブロックする電気絶縁性および断熱性の材料から構築される少なくとも1つの絶縁層とを備える、磁性積層体。前記導電性構造は、フォノン伝送をブロックしつつ電気的導通を許すように寸法決めされる、請求項1に記載の磁性積層体。前記導電性構造は、電気信号波長がフォノン波長よりも小さいことによりフォノンをブロックする、請求項1に記載の磁性積層体。前記電気的伝導はプログラミング電流である、請求項1に記載の磁性積層体。前記プログラミング電流は、前記フリー層に共通のスピントルクを与えるように均一なスピンを有する、請求項4に記載の磁性積層体。前記電気的伝導は読出電流であり、前記フリー層は磁界でプログラムされる、請求項1に記載の磁性積層体。前記導電性構造は前記絶縁層よりも磁界抵抗が低い、請求項1に記載の磁性積層体。前記絶縁層はNiOである、請求項1に記載の磁性積層体。前記絶縁層はフォノンブロック電子伝導PBET材料である、請求項1に記載の磁性積層体。前記導電性構造はフォノンブロック電子伝導PBET材料で充填される、請求項1に記載の磁性積層体。前記導電性構造は前記ピンド層から前記絶縁層を通って延在する、請求項1に記載の磁性積層体。複数の導電性構造は、選択された長さおよび幅を有する予め定められたパターンで絶縁層内に配置される、請求項1に記載の磁性積層体。導電性構造および第1の密度を有する第1の絶縁層は、導電性構造を有しておらず前記第1の密度よりも高い第2の密度を有する第2の絶縁層に接するように隣接する、請求項1に記載の磁性積層体。前記第1および第2の絶縁層は同じ材料から構築される、請求項13に記載の磁性積層体。第1の絶縁層は前記ピンド層に接するように隣接し、第2の絶縁層は前記フリー層に接するように隣接する、請求項1に記載の磁性積層体。トンネル接合と、強磁性フリー層と、ピンド層と、電気絶縁性および断熱性の材料から構築される少なくとも1つの絶縁層とを設けるステップと、前記絶縁層の少なくとも1つの導電性構造を通した電気的伝導を許しつつフォノンをブロックするステップとを備える、方法。前記導電性構造は、予め定められた電流を導電材料に通して前記材料を予め定められた幅を有する前記絶縁性の材料に注入することによって形成される、請求項16に記載の方法。前記導電性構造は、予め定められた幅を有する前記絶縁層の部分を除去し、除去された前記部分をフォノンブロック電子伝導PBET材料で充填することによって形成される、請求項16に記載の方法。前記絶縁層は、前記トンネル接合の近くに熱を保持して、前記フリー層中の磁性をプログラムするのに要する電流を低減する、請求項16に記載の方法。メモリセルであって、トンネル接合、強磁性フリー層、およびピンド層と、電気絶縁性および断熱性の材料から各々が構築される第1および第2の絶縁層とを備え、前記第1の絶縁層は、前記第1の絶縁層を通した電気的伝導を許しつつフォノンをブロックする少なくとも1つの導電性構造を有し、前記第2の絶縁層は、導電性構造を全く有しておらず前記第1の絶縁層よりも密度が高い、メモリセル。さまざまな実施形態に従うと、磁性積層体は、トンネル接合と、強磁性フリー層と、ピンド層と、少なくとも1つの導電性構造を通る電気的伝導を許しつつフォノンをブロックする電気絶縁性および断熱性の材料から構築される絶縁層とを有する。以下の詳細な考察および添付の図面に鑑みて、本発明のさまざまな実施形態を特徴付けるこれらおよび他の特徴および利点を理解することができる。詳細な説明本開示は、磁気ランダムアクセスメモリおよび磁性スピン注入磁化反転型ランダムアクセスメモリMRAMおよびSTRAM積層体などの不揮発性メモリセルに一般的に関する。固体不揮発性メモリは、小さくなり続ける形状因子において、信頼性のあるデータ記憶およびより高速のデータ転送速度を提供することを目的とする開発中の技術である。しかしながら、記憶デバイスの形状因子が小さくなるにつれ、メモリ機能を維持するのに必要な、要する異方性磁界が大きくなる。そのような異方性磁界の増大は、増大したスイッチング電流および低い動作マージンのような実際的な困難に対応する。最近の取組みは、固体セルを熱的に補助して、要するスイッチング電流を低減することを中心に展開しているが、大部分の固体メモリ材料の熱伝導率が高いため、適用される如何なる熱も放散されてしまう。したがって、トンネル接合によって分離される強磁性フリー層とピンド層とを有する固体不揮発性メモリセルは、断熱性および電気絶縁性を呈する絶縁層に結合される。そのような絶縁層は、絶縁層を通って延在する、寸法決めされた導電性構造を通る電気的伝導を許しつつ、加えられた如何なる熱もメモリセル中に保持することができる。導電性構造の予め定められた寸法はフォノンをブロックするが電気信号の伝送は許し、これにより正常なメモリセルの動作に付加的な熱保持および低減されたスイッチング電流が与えられる。本発明のさまざまな実施形態に従って構築されかつ動作されるような例示的なデータ記憶デバイス100の機能ブロック図を図1に表わす。データ記憶デバイスは、PCMCIAカードまたはUSB型外部メモリデバイスなどの携帯可能な不揮発性メモリ記憶デバイスを備えるものとして企図される。しかしながら、デバイス100のそのような特徴付けは特定的な実施形態を図示する目的のためのみのものであり、請求される主題を限定するものではないことが認められるであろう。デバイス100の最上位レベルの制御は、プログラマブルなまたはハードウェアベースのマイクロコントローラであり得る好適なコントローラ102によって実行される。コントローラ102は、コントローラインターフェイスI/F回路104およびホストI/F回路106を介してホストデバイスと通信する。求められるコマンド、プログラミング、演算データなどのローカルな記憶はランダムアクセスメモリRAM108および読出専用メモリROM110を介して提供される。バッファ112は、ホストデバイスからの入力書込データおよびホストデバイスへの転送待ち状態のリードバックデータを一時的に記憶するように働く。アレイ0-Nと記載される多数のメモリアレイ116を備えるメモリ空間が114で示されるが、所望により単一のアレイを利用可能であることが認められるであろう。各々のアレイ116は、選択された記憶容量の半導体メモリのブロックを備える。コントローラ102とメモリ空間114との間の通信はメモリMEMI/F118を介して調整される。所望により、実行中誤り検出および訂正EDC符号化および復号化動作がEDCブロック120を介したデータ転送の際に行なわれる。限定するものではないが、いくつかの実施形態では、図1に示されるさまざまな回路は、明瞭性のために別個に示されていない好適な封入、収納、および相互接続構造とともに1つ以上の半導体ダイ上に形成される単一のチップセットとして配置される。デバイスを動作させる入力電力は好適な電力管理回路122によって扱われ、電池、AC電力入力などの好適な源から供給される。電力は、USB型インターフェイスなどの使用によってなど、ホストから直接にデバイス100に供給可能でもある。論理ブロックアドレスLBAなどの任意の数のデータ記憶および転送プロトコルを利用することができ、これにより、データはユーザデータECC、予備、ヘッダ情報などのためのオーバーヘッドバイトなどの512バイトの固定サイズブロックに配置されかつ記憶される。ホストコマンドはLBAの用語で発行可能であり、デバイス100は対応のLBA-PBA物理的ブロックアドレス変換を行なって、データを記憶または検索すべき関連の場所を同定しかつこれを使えるようにすることができる。図2は、図1のメモリ空間114の選択された局面を一般化して表わす。データはさまざまな行ワードおよび列ビット線によってアクセス可能なメモリセル124の行列配置として記憶される。セルおよびそれへのアクセス線の実際の構成は所与の適用例の要件に依存する。しかしながら、一般的にさまざまな制御線は、個別のセルの値のそれぞれの書込および読出を選択的にイネーブルおよびディスエーブルするイネーブル線を一般的に含むことが認められるであろう。制御論理126は、データ、アドレス情報、および制御/ステータス値をそれぞれマルチラインバス経路128、130および132に沿って受信しかつ転送する。XおよびY復号回路構成134、136は、適切なセル124にアクセスする適切なスイッチングおよび他の機能を提供する。書込回路138は書込動作を行なってセル124にデータを書込むように動作する回路構成要素を表わし、読出回路140は対応して動作してセル124からリードバックデータを取得する。転送されたデータおよび他の値のローカルでのバッファ記憶は1つ以上のローカルレジスタ144を介して提供可能である。この点で、図2の回路構成は本質的に単に例示的なものであり、所与の適用例の要件に依存して、所望により任意の数の代替的構成を容易に用いることができることが認められるであろう。図3に一般的に示されるように、データはそれぞれのメモリセル124に書込まれる。一般的に、書込電力源146は、電流、電圧、磁化などの形態などの必要な入力を印加してメモリセル124を所望の状態に構成する。図3はビット書込動作の代表的な図示にすぎないことを認めることができる。書込電力源146、メモリセル124、および参照ノード148の構成は、選択された論理状態を各セルに書込めるようにするように好適に操作可能である。以下に説明されるように、いくつかの実施形態では、メモリセル124は変形されたSTRAM構成を取り、この場合、書込電力源146は、接地などの好適な参照ノード148にメモリセル124を通して接続される電流ドライバとして特徴付けられる。書込電力源146は、メモリセル124中の磁性材料を通って移動することによってスピン偏極される電力の流れを与える。偏極されたスピンの結果的な回転は、メモリセル124の磁気モーメントを変更するトルクを生じる。磁気モーメントに依存して、セル124は、比較的低い抵抗RLまたは比較的高い抵抗RHのいずれかを取り得る。限定するものではないが、例示的なRLの値は、約100オームΩ程度の範囲にあり得る一方で、例示的なRHの値は約100KΩ程度の範囲にあり得る。これらの値は、その後の書込動作によって状態が変わるようなときまでそれぞれのセルによって保持される。限定するものではないが、本例では、高い抵抗値RHはセル124による論理1の記憶を示し、低い抵抗値RLは論理0の記憶を示すことが企図される。各セル124に記憶される論理ビット値は、図4に図示されるような態様で定めることができる。読出電力源150は、メモリセル124に適切な入力たとえば選択された読出電圧を印加する。セル124を通って流れる読出電流IRの量は、セルの抵抗それぞれRLまたはRHの関数である。メモリセル両端での電圧降下電圧VMCは、経路152を介して比較器センス増幅器154の正入力により検知される。電圧参照VREFなどの好適な参照が参照源156から比較器154の負-入力に供給される。電圧参照VREFはさまざまな実施形態から選択可能であり、これによりメモリセル124両端での電圧降下VMCは、セルの抵抗がRLに設定される場合はVREF値よりも低く、セルの抵抗がRHに設定される場合はVREF値よりも高くなる。このように、比較器154の出力電圧レベルはメモリセル124が記憶する論理ビット値0または1を示す。図5は、本発明のさまざまな実施形態に従う不揮発性メモリセル160を一般的に図示する。セル160は、強磁性フリー層162と、ピンド層164と、磁気抵抗効果がセル160からプログラムされ読出されるのを許しつつ層162と164とを分離するトンネル接合166とを有する。ピンド層164は絶縁層168により予め定められた磁性に設定されかつ維持される。絶縁層168は特定的な材料または構築に限定されるものではなく、反強磁性体AFM、合成反強磁性体、および磁化困難層などの、ピンド層164の磁性を設定する任意の構造であり得ることを認めることができる。絶縁層168は、NiOなどであるがこれに限定されない、最小限の熱伝導性および導電性を呈する材料からさらに構築可能である。絶縁層168のそのような構成は、フリー層を選択された磁性にプログラムするのに必要なスイッチング電流の低減に有利であることを証明できる、セル160についての熱保持を与える。絶縁層168は、フォノン転送をブロックしつつ電子の転送を許すように寸法決めされる1つ以上の導電性構造170を通る電気信号の伝送を許すことができる。導電性構造170は、導電性と組合せて付加的なフォノンブロック特性を与える材料でさらに充填可能である。NiOで絶縁層を構築することにより、磁気ランダムアクセスメモリおよびスピン注入磁化反転型ランダムアクセスメモリMRAMおよびSTRAMなどのさまざまな固体メモリ構成での利用が可能になる。しかしながら、所望の動作を提供するためには、さまざまな適用例は、図5に示されるピニング層168の変形を要する可能性がある。1つのそのような変形は、Y軸に沿って測定されるような予め定められた厚みの絶縁層を堆積し、予め必要な磁界を生成し、ピンド層164の磁性を確実に設定し維持することである。絶縁層の厚みを増大させると、セル160のさまざまな層を通過する電流に係るSTRAM適用例の向上した動作を与えることができる。しかし、厚みがより大きいと、より厚いピニング層168に関連の増大した抵抗の影響を受け得るフィールドプログラムされたMRAM適用例には問題となる可能性がある。そのようなMRAM適用例には、フォノンブロック電子伝導PBET材料を用いて、電気絶縁および断熱特性を有するAFMピニング層168を構築することができる。MRAMまたはSTRAMセルのいずれかとしてのセル160の動作は、ピニング層168の指定された導電領域172中での向きを定めることができる導電性構造170の構成に影響を及ぼさない。示されるように、複数の分離された導電性構造は各々、X軸に沿って測定されるような均一な幅174を有し、これにより電子とフォノンとの伝送の間の波長の差による導電性およびフォノンブロックが提供される。絶縁層168中に任意の数の導電性構造170が存在できるが、いくつかの実施形態では、導電領域はセル176に一致する幅に延在し、これによりより多くの導電性構造170のための余地およびより高い電子転送能力が提供されるであろう。図6は、トンネル接合182が磁性フリー層184とピンド層186との間に配設された例示的なメモリセル180の等角図を図示する。ピンド層186に結合された絶縁層188は、交換バイアス磁界を用いてピンド層186の磁性を維持するAFMとして構成される。絶縁層188は予め定められた導電領域190を有し、導電領域190は、各構造192を電気的および熱的に絶縁するように働く絶縁層材料によって各々が取囲まれる複数の導電性構造192を有する。導電領域190は、所望により、予め定められたパターンに、選択された幅194および長さ196だけ延在する。動作の際、トンネル接合182は、絶縁層188によってセル180中に保持される熱を生成することができ、これは次に、要するプログラミング電流/磁界を低減する。絶縁層188としてPBET材料を用いる場合、PBETは比較的より高い抵抗のために熱を生成することもできる。絶縁層188中の複数の導電性構造192により、セル180は、電流またはフィールドプログラミングによって動作するのに十分な導電性を有する。すなわち、導電性構造192は、STRAM、相変化RAM、および抵抗変化RAMセルとして動作するのに十分な電気的電流密度を伝えることができる。絶縁層188の絶縁特性もフィールドプログラムされたMRAMまたはSTRAMセルとしてのセル180の動作を妨げない。いくつかの実施形態では、メモリセル180に如何なる熱もさらに保持するように複数の絶縁層が設けられる。1つのそのような実施形態は、絶縁材料がセル180の頂面および底面上に存在するように、フリー層184に接して隣接する第2の絶縁層を構成する。別の実施形態では、さらなる動作上の利点を与えるように、図7に表示されるように、第1の絶縁層188に直接に隣接して第2の絶縁層を位置決め可能である。図7は、各々がAFM層として構成される第1および第2の絶縁層202および204を有する例示的なメモリセル200を一般的に図示する。絶縁層202および204は、ピンド層210中の予め定められた磁性を個別にまたはまとめて維持することができる。2つの絶縁層202および204は、セル200に供給される熱的補助と関連して高められたスピントルクおよび低減されたプログラミング磁界/電流を与えることができる。第1の絶縁層202は、セル200のサイズをほとんど加えることなく向上した動作を与えるように、第2の絶縁層204よりも小さい厚みとこれより高い密度を有することができる。2つの絶縁層202および204により、第1の絶縁層202においてNiOなどの強い絶縁材料を、第2の絶縁層204におけるPBETなどの強いフォノンブロック材料と関連して両方を用いることができるようにして、両方の材料の動作特性を与える。第1の絶縁層202中の密な絶縁材料は、入来する電流および磁界を、フリー層212のSTRAMプログラミングに用いるべき予め定められた向きにスピンするようにさらに構成可能である。そのような第1の絶縁層202は、導電性構造210の磁気伝導性がフリー層212またはピンド層206からいずれの磁性も拡散しないようにブロックすることも行なう。図8A-図8Cは、図5-図7のメモリセルの導電性構造を形成するために行なうことができる例示的なステップを表示する。図8Aで、約3から10オングストロームのシード層220と約20から200オングストロームの絶縁層222とが均一な予め定められた形状で互いの上に続けて堆積される。認められ得るように、形状および堆積プロセスは限定されるものではない。というのも、さまざまな層を構築するのに用いられる気相成長および結晶成長などの任意の形状およびプロセスが企図されかつ受入れ可能であるからである。絶縁層222は導電性構造224を有するように形成されるかまたは処理される。導電性構造224は、層222の絶縁材料の予め定められた導電領域226中の分離された中空空隙である。次に、導電領域226中の各々の導電性構造224を包含しかつ充填するように、導通層228として電子導通材料が絶縁層222上に堆積される。導電性構造224が導電性かつ断熱性のフォノンブロック材料で充填されると、図8Cに示されるように、導通層228を除去して、絶縁層222の部分を占める導電性構造224を露出することができる。さまざまな実施形態において、シード層220は、絶縁層222より薄い密な絶縁層である。そのような実施形態は、密な層を生じる結果となる低いアルゴン圧での断熱性および電気絶縁性材料の気相成長によって絶縁層としてシード層220を構成することによって構築することができる。絶縁層222および導通層228は次により低いアルゴン圧の存在下で堆積されて、シード層220と比べて異なる密度を与えることができる。アニールプロセスは、層220、222、および228の構成を設定するように完了することができ、その後、層を通して電圧を印加し、導通層材料を絶縁層222の中に注入することにより導電性構造の形成が達成される。このように、導電性構造224は、図8Cに示されるような予め定められたパターンに形成可能であるか、または絶縁層中の導電フィラメントとしてランダムに注入可能である。絶縁層222中への導電材料の注入の実行は抵抗変化RAMメモリの動作と同様であるが、RRAM登録商標のような、除去できないフィラメントの永久的な形成による、論理状態を記憶するメモリ能力を導電フィラメントは全く与えない。しかしながら、絶縁層222は、単独でもまたは密な絶縁シード層220と組合せても、RRAM登録商標メモリセル中に熱を保持し、プログラミング要件を低減するのに用いることができることが企図される。導電性構造224が絶縁層222中に精密に形成されるかまたは注入されるかに関わらず、構造224は、電気的に導通しかつフォノンをブロックするように寸法決めされる。このような寸法決めは、導電層228を通して予め定められた電圧を通すことにより、または各構造224毎に特定的な幅をマスクしエッチングすることにより、達成可能である。導電性構造224の幅の寸法決めは、比較的大きなフォノンの波長をブロックしつつ電気信号の小さな波長が通過するのを許すように機能する。図9は、導電性構造を通る可変伝送に対応する波長が異なる例示的な電気信号230およびフォノン信号232をグラフで比較する。電気信号230の波長はフォノン信号波長よりも小さいので、フォノン信号232のより大きな波長はブロックされつつ、PBET材料で充填された導電性構造を通るその伝送は許される。したがって、図5-図7の絶縁層中に示される導電性構造は、電気信号の伝送を許しつつフォノン信号をブロックするように構成可能である。図10は、本発明のさまざまな実施形態に従う例示的なメモリセルを形成するセル作製ルーチン250のフローチャートを与える。ルーチン250はまず、ステップ252で、トンネル接合によって分離される強磁性フリー層とピンド層とを設ける。次に決定254は、メモリセルに含めるべき絶縁層の数を定める。たとえば、図5は、AFMとして働く単一の絶縁層を有する一方で、図7は各々がAFMとして働く2つの絶縁層を有する。しかしながら、さまざまな図にAFM絶縁層が明示的に記載される一方で、そのような構成は限定されるものではないことに留意すべきである。というのも、合成AFM多層などの他の磁性ピニング構造を用いることができるからである。決定254から単一の絶縁層が所望される場合は、ステップ256で、図8Aに示されるように、シード層の上にAFM材料が堆積される。ステップ258は、堆積されたAFM絶縁層中に特定的な寸法の中空の導電性構造を形成するように進行する。次に、ステップ260で、絶縁AFM層上に導電材料が堆積されて中空の導電性構造を充填し、その後ステップ262でこれが除去されて、固体導電性構造に絶縁層を残す。以上論じたように、AFMおよび導電材料は、異なるメモリセル動作を与えるように選択および最適化可能である。決定254で複数の絶縁AFM層が結果的に生じる場合、ステップ264でNiOからなる第1の密度の第1の絶縁AFM層を設け、その後ステップ266で、PBETからなるより低い第2の密度の第2の絶縁AFM層を堆積する。次に、ステップ268で、第2の絶縁層上に導電材料層を堆積し、その後ステップ270で、層を通して予め定められた電圧を通して、フォノンをブロックしつつ電気信号の伝送を許す予め定められた幅を有する導電性構造として、第2の絶縁層中に絶縁材料を注入する。最後に、ステップ272で導電材料層を除去し、結果的に得られたメモリセルの磁流または磁界プログラミングの準備が整う。作製ルーチン250は、図10に示されるステップおよび対応の例示的な磁性積層体に限定されるものではないことに留意すべきである。所望により新たなステップを加えることができる一方で、さまざまなステップを変更または省略することができる。一例として、ステップ266-272でステップ256-262を置き換えて、特定的な寸法決めされた幅の注入導電性構造を有する単一の絶縁AFM層を作ることができる。さらに、付加的な絶縁層および導電性構造を決定254の前後に形成し構成することができる。当業者には認められ得るように、本明細書中に図示されるさまざまな実施形態はメモリセル構造および動作の両者に利点を与える。要するスイッチング磁界/電流を熱的補助によって低減できることにより、密なメモリアレイにおけるメモリセル機能および実際的な適用例が改良される。さらに、電気信号の伝送を許しつつフォノンブロックによりセル中に熱を保持できることにより、プログラミングの速度または信頼性の損失なく、加熱効率が増大する。しかしながら、本明細書中で論じたさまざまな実施形態は数多くの潜在的な適用例を有し、ある分野の電子媒体またはある種類のデータ記憶デバイスに限定されるものではないことが認められる。以上の説明において、本発明のさまざまな実施形態の数多くの特性および利点を発明のさまざまな実施形態の構造および機能の詳細とともに述べたが、この詳細な説明は例証のためのみのものであり、添付の請求項に表現される用語の広い一般的な意味によって示される全範囲に、詳細、特に本発明の原則の範囲内の部品の構造および配置の点で変更がなされてもよいことを理解すべきである。