"差動入力端子及び出力端子を有し、前記出力端子が前記差動入力端子の一方に帰還され、前記差動入力端子の他方に入力される入力信号を増幅し前記出力端子から出力するボルテージフォロア回路と、前記ボルテージフォロア回路に所定の電流を供給する第1電流源と、前記差動入力端子の他方と前記出力端子との間の電位差が所定値以上である場合に前記ボルテージフォロア回路に電流を供給する第2電流源と、を備える増幅器。前記第2電流源は、前記差動入力端子の他方の電位が前記出力端子の電位より所定値以上となった場合に前記ボルテージフォロア回路に前記電流を供給する請求項1に記載の増幅器。前記第2電流源は、前記差動入力端子の他方の電位が前記出力端子の電位より所定値以下となった場合に前記ボルテージフォロア回路に前記電流を供給する請求項1または請求項2に記載の増幅器。画像を表示するための液晶表示部に設けられた各画素を駆動させるための駆動信号を出力する液晶表示用駆動回路であって、入力映像信号に応じて、駆動用アナログ信号を生成するD/A変換回路と、差動入力端子及び出力端子を有し、前記出力端子が前記差動入力端子の一方に帰還され、前記差動入力端子の他方に入力される前記駆動用アナログ信号を増幅し前記出力端子から前記駆動信号を出力するボルテージフォロア回路と、前記ボルテージフォロア回路に所定の電流を供給する第1電流源と、前記差動入力端子の他方と前記出力端子との間の電位差が所定値以上である場合に前記ボルテージフォロア回路に電流を供給する第2電流源と、を備える増幅器と、を備える液晶表示用駆動回路。入力信号をデコードし、入力映像信号を生成するデコーダ回路と、前記入力映像信号に応じて、駆動用アナログ信号を生成するD/A変換回路と、差動入力端子及び出力端子を有し、前記出力端子が前記差動入力端子の一方に帰還され、前記差動入力端子の他方に入力される前記駆動用アナログ信号を増幅し前記出力端子から前記駆動信号を出力するボルテージフォロア回路と、前記ボルテージフォロア回路に所定の電流を供給する第1電流源と、前記差動入力端子の他方と前記出力端子との間の電位差が所定値以上である場合に前記ボルテージフォロア回路に電流を供給する第2電流源と、を備える増幅器を複数備える増幅回路と、を備える駆動回路と、前記駆動信号により駆動する画素を複数有し、画像を表示する液晶表示部と、を備える液晶表示装置。液晶表示用駆動回路が搭載される半導体集積回路の微細化及び低電源電位化が進んでいる。その一方で回路の動作条件上、一定値以上の電源電位が要求される場合がある。この場合、一定値以上の電源電位が要求される回路には高電源電位VDDHを供給し、低電源電位でも動作する回路には低電源電位VDDLを供給することで、半導体集積回路の消費電力を抑えつつ、一定値以上の電源電位が必要な回路を動作させる方法が知られている。動作電位が異なる回路同士を接続する場合、後段又は前段の回路の動作電位にあわせて入力段と出力段とで異なる電源電位を用いる場合がある。特許文献1に開示される増幅器に供給される電源電位が1つであり、このように入力段と出力段とで異なる電源電位を供給することは想定されていない。本開示は、上述の点を鑑みてなされたものであり、入力段及び出力段の電源電位にかかわらず、電力消費を抑えつつスルーレートを向上できる増幅器を提供する。また、本開示は、かかる増幅器を備えた液晶表示用駆動装置、液晶表示装置を提供するものである。本開示に係る増幅器は、差動入力端子及び出力端子を有し、前記出力端子が前記差動入力端子の一方に帰還され、前記差動入力端子の他方に入力される入力信号を増幅し前記出力端子から出力するボルテージフォロア回路と、前記ボルテージフォロア回路に所定の電流を供給する第1電流源と、前記差動入力端子の他方と前記出力端子との間の電位差が所定値以上である場合に前記ボルテージフォロア回路に電流を供給する第2電流源と、を備える。また、本開示に係る液晶表示用駆動回路は、上述した増幅器と、D/A変換回路と、を備える。また、本開示に係る液晶表示装置は、上述した増幅器と、デコーダ回路と、D/A変換回路と、を備える駆動回路と、液晶表示部とを備える。本開示によれば、入力段及び出力段の電源電位にかかわらず、増幅器の電力消費を抑えつつスルーレートを向上できる。第1実施形態図1を用いて第1実施形態に係る液晶表示装置1を説明する。液晶表示装置1は、液晶表示部11、複数のソースドライバ回路2を有する水平駆動回路12、複数のゲートドライバ回路3を有する垂直駆動回路13、インターフェイス回路14、及び階調電源15を有している。液晶表示部11は、図示しないが透明な画素電極とTFTとを配置した半導体基板と表示部全体に一つの透明な電極を形成した対向基板とを有しており、これらの基板間に液晶が封止されている。水平駆動回路12及び垂直駆動回路13によってスイッチング機能をもつTFTが制御されることで各画素電極に駆動信号が印可され、各画素電極と対向基板の電極との間に電位差が生じることにより、液晶の透過率が変化し画像が表示される。液晶表示部11は、図示しないが行方向に配列された複数の走査線と列方向に配列された複数のデータ線とを有している。液晶表示部11の画素電極及びTFTは、走査線とデータ線とが交差する位置にマトリクス状に配置されている。水平駆動回路12は、データ線毎に設けられた複数のソースドライバ回路2を有する。ソースドライバ回路2は、生成した駆動信号をデータ線に供給する。水平駆動回路12の詳細については後述する。垂直駆動回路13は、走査線毎に設けられた複数のゲートドライバ回路3を有する。ゲートドライバ回路3は、生成した駆動信号を走査線に供給する。このように、ソースドライバ回路2及びゲートドライバ回路3がそれぞれデータ線及び走査線に駆動信号を供給することで、液晶表示部11の各画素電極を駆動する。インターフェイス回路14は、外部から供給される映像信号や制御信号を水平駆動回路12及び垂直駆動回路13へ出力する。制御信号としては、例えば垂直スタート信号、垂直クロック、イネーブル信号、垂直スタート信号、水平クロック等がある。映像信号としては、例えばシリアル画像データR,G,Bがある。インターフェイス回路14は、シリアル画像データR,G,Bをパラレル画像データR,G,Bに変換し、入力映像信号として水平駆動回路12の各ソースドライバ回路2に出力する。つまり、インターフェイス回路14は、外部から供給される映像信号に基づいてパラレル画像データR,G,Bである入力映像信号を生成するデコーダ回路として動作する。階調電源15は、階調電圧を生成する。階調電源15は、生成した階調電圧をソースドライバ回路2に出力する。次に、図2を用いて、ソースドライバ回路2について説明する。ソースドライバ回路2は、D/A変換回路DACBlock21と増幅器22とを有している。D/A変換回路21には、デコーダ回路として動作するインターフェイス回路14から入力映像信号が入力され、階調電源15から階調電圧が入力される。D/A変換回路21は、入力映像信号に応じて階調電圧を選択する。D/A変換回路21は,選択した階調電圧を駆動用アナログ信号として増幅器22に出力する。増幅器22には、D/A変換回路21から駆動用アナログ信号が入力される。増幅器22は、駆動用アナログ信号を増幅し駆動信号を生成する。増幅器22は、生成した駆動信号をデータ線に供給する。図3を用いて増幅器22を説明する。増幅器22は、ボルテージフォロア回路221と第1電流源222と第2電流源223とを有している。ボルテージフォロア回路221は、差動入力端子及び出力端子を有し、出力端子が差動入力端子の一方に帰還された回路である。ボルテージフォロア回路221は、差動入力端子の他方以下、入力端子INと称するに入力される入力信号を増幅し出力端子OUTから出力する。第1電流源222は、ボルテージフォロア回路221が動作するのに必要な電流Iを供給する定電流源である。第1電流源222は、ボルテージフォロア回路221に所定の電流Iを供給する。第2電流源223は、入力端子INと出力端子OUTとの間の電位差が所定値以上である場合にボルテージフォロア回路221に電流Iaddを供給する。図4を用いて増幅器22の詳細を説明する。ボルテージフォロア回路221は、PMOSトランジスタM10、M11を有する。PMOSトランジスタM11は、ゲート端子が入力端子INに接続され、ソース端子が第1電流源222及び第2電流源223に接続されている。PMOSトランジスタM10は、ゲート端子が出力端子OUTに接続され、ソース端子が第1電流源222及び第2電流源223に接続されている。これらのPMOSトランジスタM10、M11のゲート端子によってボルテージフォロア回路221の差動入力端子が構成される。ボルテージフォロア回路221は、NMOSトランジスタM12、M13を有する。NMOSトランジスタM12は、ドレイン端子がPMOSトランジスタM10のドレイン端子に接続され、ソース端子が第2電源電位Vssに接続されている。NMOSトランジスタM13は、ドレイン端子がPMOSトランジスタM11のドレイン端子に接続され、ソース端子が第2電源電位Vssに接続されている。NMOSトランジスタM12のゲート端子は、NMOSトランジスタM13のゲート端子及びNMOSトランジスタM12のドレイン端子に接続されており、NMOSトランジスタM12,M13とでカレントミラー回路を構成している。トランジスタM10~M13で構成される回路を差動段と称する。ボルテージフォロア回路221は、ソース端子が低電源電位VDDLに接続されたPMOSトランジスタM14を有する。PMOSトランジスタM14のゲート端子にはバイアス電圧Vb2が印可されている。ボルテージフォロア回路221は、ドレイン端子がPMOSトランジスタM14のドレイン端子に接続されたNMOSトランジスタM15と、ソース端子がPMOSトランジスタM14のドレイン端子に接続されたPMOSトランジスタM16とを有する。NMOSトランジスタM15のゲート端子にはバイアス電圧Vb3が印可され、PMOSトランジスタM16のゲート端子にはバイアス電圧Vb4が印可される。ボルテージフォロア回路221は、ドレイン端子がNMOSトランジスタM15のソース端子及びPMOSトランジスタM16のドレイン端子に接続され、ソース端子が第2電源電位Vssに接続されたNMOSトランジスタM17を有する。NMOSトランジスタM17のゲート端子にはバイアス電圧Vb5が印可される。ボルテージフォロア回路221は、ソース端子が低電源電位VDDLに接続され、ドレイン端子が出力端子OUTに接続されたPMOSトランジスタM18を有している。PMOSトランジスタM18のゲート端子は、PMOSトランジスタM14のドレイン端子に接続される。PMOSトランジスタM18のゲート端子には、トランジスタM14~M17のサイズやバイアス電圧Vb2~Vb5で決まる電圧が印可される。ボルテージフォロア回路221は、ドレイン端子が出力端子OUTに接続されソース端子が第2電源電位Vssに接続されたNMOSトランジスタM19を有している。NMOSトランジスタM19のゲート端子は、PMOSトランジスタM11のドレイン端子に接続されている。ボルテージフォロア回路221は、一端がPMOSトランジスタM18のゲート端子に、他端がPMOSトランジスタM18のドレイン端子に接続された容量素子C1と、一端がNMOSトランジスタM19のゲート端子に、他端がNMOSトランジスタM19のドレイン端子に接続された容量素子C2とを有する。また、ボルテージフォロア回路221は、一端が出力端子OUTに接続され、他端が第2電源電位Vssに接続された容量素子C3を有する。なお、上述したボルテージフォロア回路221は一例であり、増幅器22の増幅段として図4以外の構成のボルテージフォロア回路を用いても良い。図4のボルテージフォロア回路221のスルーレートは、容量素子C1,C2及び差動段に流れる電流に依存する。具体的には、差動段に流れる電流をIdId=IIaddとすると、ボルテージフォロア回路221のスルーレートは、電流Idと容量素子C1の商又は電流Idと容量素子C2の商で決まる。第1電流源222は、ソース端子が高電源電位に接続され、ドレイン端子がボルテージフォロア回路221の差動段に接続されたPMOSトランジスタM2を有する。PMOSトランジスタM2のゲート端子には、バイアス電圧Vb1が印可されている。PMOSトランジスタM2は、バイアス電圧Vb1に応じて電流Iをボルテージフォロア回路221に供給する。第2電流源223は、ソース端子が出力端子OUTに接続され、ゲート端子が入力端子INに接続されたPMOSトランジスタM31を有する。PMOSトランジスタM31は、ソース-ゲート間の電位差、すなわち出力電位と入力電位の電位差に応じた電流I1を生成する。第2電流源223は、ソース端子が高電源電位VDDHに接続されドレイン端子がNMOSトランジスタM31のドレイン端子に接続されたPMOSトランジスタM32と、ソース端子が高電源電位VDDHに接続されドレイン端子がボルテージフォロア回路221の差動段に接続されたPMOSトランジスタM33とを有する。PMOSトランジスタM32のゲート端子は、PMOSトランジスタM33のゲート端子及びPMOSトランジスタM32のドレイン端子に接続されている。PMOSトランジスタM32,M33とでカレントミラー回路を構成している。PMOSトランジスタM32,M33は、NMOSトランジスタM31が生成した電流I1をボルテージフォロア回路221のPMOSトランジスタM10,M11に供給する。第2電流源223は、ソース端子が出力端子OUTに接続されドレイン端子がボルテージフォロア回路221の差動段に接続されたPMOSトランジスタM34を有する。PMOSトランジスタM34のゲート端子には入力端子INが接続されており、PMOSトランジスタM34は、ソース-ゲート間の電位差、すなわち出力電位と入力電位の電位差に応じた電流I2を生成する。PMOSトランジスタM34は、生成した電流I2をボルテージフォロア回路221のPMOSトランジスタM10,M11に供給する。次に増幅器22の効果を説明する。まず、比較のため第2電流源223を有していない増幅器22aについて説明する。図5は、増幅器22aの回路構成を示す図である。図5に示すように、増幅器22aは、第2電流源223を有していない点を除き図4の増幅器22と同じ構成であるため、増幅器22と同一の符号を用いて説明する。増幅器22aのボルテージフォロア回路221の入力端子INは、増幅器22aの入力端子INとしても動作する。入力端子INには、D/A変換回路21から駆動用アナログ信号が入力される。ボルテージフォロア回路221は、入力された駆動用アナログ信号を差動段で増幅し、駆動信号を生成する。駆動信号は、出力端子OUTを介して図1の液晶表示部11のゲート線に供給される。ボルテージフォロア回路221の差動段が駆動信号を生成するために必要な電流は、第1電流源222から供給される。ソースドライバ回路2はゲート線の数だけ設けられるため、ソースドライバ回路2が有する増幅器22aもゲート線と同様に数多く設けられることになる。従って、全ての増幅器22aの出力、すなわち全てのボルテージフォロア回路221の出力端子OUTの出力電位が上昇すると、入力端子INの入力電位の上昇に伴い、図5に示すトランジスタM10,M11のソース端子の電位も同じ程度上昇する。トランジスタM10,M11のソース端子の電位が上昇すると、第1電流源222のPMOSトランジスタM2のドレイン端子の電位が上昇する。PMOSトランジスタM2のドレイン端子の電位が上昇すると、PMOSトランジスタM2のゲート-ドレイン間の寄生容量の影響でPMOSトランジスタM2のゲート端子の電位が上昇する。PMOSトランジスタM2のゲート端子の電位が上昇するとPMOSトランジスタM2が生成する電流Iが減少する。上述したように、ボルテージフォロア回路221のスルーレートは、容量素子C1,C2及び差動段に流れる電流Iに依存する。従って、PMOSトランジスタM2が生成する電流Iが減少するとボルテージフォロア回路221のスルーレートが悪化してしまう。一般に第1電流源222のPMOSトランジスタM2のゲート端子に印可されるバイアス電圧Vb1は、チップ面積の増加を防ぐため1つのバイアス電圧生成部図示せずで生成され全ての増幅器22aに供給される。全ての増幅器22aの出力電位が上昇すると、入力端子INの入力電位の上昇に伴い、全てのPMOSトランジスタM2のゲート端子が上昇するが、このゲート端子の上昇に図示しないバイアス電圧生成部が対応できず1つの増幅器22aの出力電位が上昇した場合に比べ、全ての増幅器22aの出力電位が上昇した場合は増幅器22aのスルーレートが大幅に悪化してしまう。図6は、図5に示す増幅器22aのスルーレートを示す図である。ここでは、液晶表示装置1が有するゲート線の数、即ち増幅器22aの数を342個とした場合の増幅器22aのシミュレーション結果を示している。図6の実線は、入力端子INに入力される駆動用アナログ信号を示している。図6の点線は、1つの増幅器22aのみを駆動した場合に駆動した増幅器22aの出力端子OUTから出力される駆動信号を示している。図6の二点鎖線は、171個の増幅器22aを駆動した場合に駆動した増幅器22aのうちの1つの出力端子OUTから出力される駆動信号を示している。図6の破線は342個全ての増幅器22aを駆動した場合に駆動した増幅器22aのうちの1つの出力端子OUTから出力される駆動信号を示している。図6に示すように、駆動する増幅器22aが1個の場合、出力される駆動信号の立ち上がり時間は0.8μsecであるのに対し、全ての増幅器22aを駆動させた場合、出力される駆動信号の立ち上がり時間は1.9μsecとなっている。このように駆動する増幅器22aの個数が多いほど、出力される駆動信号の立ち上がりが遅くなり、増幅器22aのスルーレートが悪化してしまう。そこで、本実施形態にかかる増幅器22は、図4に示すように、第1電流源222に加え、第2電流源223を有する構成となっている。以下、図4を用いて第2電流源223による効果について説明する。図4に示すように第2電流源223は、NMOSトランジスタM31を有している。NMOSトランジスタM31のゲート端子には入力端子INが接続され、ソース端子には出力端子OUTが接続されている。従ってNMOSトランジスタM31は、入力端子INの電位が出力端子OUTの電位より所定値以上となった場合に電流I1を生成する。この所定値はNMOSトランジスタM31の閾値電圧によって決まる値である。NMOSトランジスタM31が生成した電流I1は、PMOSトランジスタM32,M33で構成されるカレントミラー回路を介してボルテージフォロア回路221に供給される。第2電流源223は、PMOSトランジスタM34を有している。PMOSトランジスタM34のゲート端子には入力端子INが接続され、ソース端子には出力端子OUTが接続されている。従ってPMOSトランジスタM34は、入力端子INの電位が出力端子OUTの電位より所定値以下となった場合に電流I2を生成する。この所定値はPMOSトランジスタM34の閾値電圧によって決まる値である。PMOSトランジスタM34が生成した電流I2は、ボルテージフォロア回路221に供給される。このように、本実施形態にかかる増幅器22では、出力端子OUTと入力端子INの電位差の変動を検出し、電位差の変動に応じて第2電流源223から追加の電流Iadd=I1I2をボルテージフォロア回路221に供給するようにしている。入力端子INと出力端子OUTの電位差に応じて追加の電流を供給することで、増幅器22の電源電位が複数あっても増幅器の電力消費を抑えつつスルーレートを向上させることができる。図7に、図4に示す増幅器22のスルーレートを示す。ここでは、液晶表示装置1が有するゲート線の数、即ち増幅器22の数を342個とした場合の増幅器22のシミュレーション結果を示している。図7の実線は、入力端子INに入力される駆動用アナログ信号を示している。図7の点線は、1つの増幅器22のみを駆動した場合に駆動した増幅器22の出力端子OUTから出力される駆動信号を示している。図7の二点鎖線は、171個の増幅器22を駆動した場合に駆動した増幅器22の1つの出力端子OUTから出力される駆動信号を示している。図7の破線は342個の増幅器22全てを駆動した場合に駆動した増幅器22の1つの出力端子OUTから出力される駆動信号を示している。図7に示すように、駆動する増幅器22の個数が増えると、出力される駆動信号の立ち上がりは多少遅くなっているものの、図6と比較するとその遅延量は小さくなっている。このように本実施形態にかかる増幅器22を用いることで、駆動する増幅器22の個数が増えてもスルーレートの悪化を抑制することができる。図8は、図7に示す駆動用アナログ信号を増幅器22の入力端子INに入力した場合の、第1電流源222のPMOSトランジスタM2のゲート-ソース間の電圧Vgsの変動を示す図である。図8に示すように、PMOSトランジスタM2のゲート-ソース間の電圧Vgsは、駆動用アナログ信号の立ち上がり時に大きく下降し、立ち下がり時に大きく上昇している。このように駆動用アナログ信号が入力端子INに入力されると、PMOSトランジスタM2のゲート-ソース間の電圧Vgs、即ち第1電流源の動作が変動してしまうが、図7に示す通り、本実施形態では、第2電流源223を設けることで増幅器22のスルーレートの悪化を抑制することができる。図9は、図7に示す駆動用アナログ信号を増幅器22の入力端子INに入力した場合に差動段に供給される電流IdIIaddを示している。図9から、駆動用アナログ信号の立ち上がり時又は立ち下がり時に大きな電流が流れていることがわかる。第2電流源223が入力端子INの電位と出力端子OUTの電位との差分に応じて図9に示すように電流Iaddを供給することで、図7に示すように増幅器22のスルーレートの悪化を抑制することができる。以上のように、本実施形態に係る増幅器22は、第2電流源223を設けることで、入力端子INと出力端子OUTの電位差の変動に応じて追加の電流Iaddをボルテージフォロア回路221に供給することができる。これにより、第1電流源222の消費電力を削減しつつ、増幅器22のスルーレートの悪化を抑制することができる。なお、本実施形態では、増幅器22を液晶表示装置1に適用する場合について説明したが、ボルテージフォロア回路221を用いて信号を増幅する回路であれば、液晶表示装置1に限らず増幅器22を適用することができる。複数の増幅器22を駆動させる場合においてスルーレートの悪化の影響が大きいため、液晶表示装置1のように多くの増幅器22を駆動させる回路に本実施形態の増幅器22を用いることが望ましい。最後に、上述した各実施形態の説明は本技術の一例であり、本技術は上述の実施の形態に限定されることはない。このため、上述した各実施の形態以外であっても、本技術に係る技術的思想を逸脱しない範囲であれば、設計等に応じて種々の変更が可能であることは勿論である。"