切り替え可能な第1および第2の回路状態を有する半導体集積回路装置と、前記半導体素集積回路装置を着脱可能に装着して外部のテスタに接続する回路ボードとを具備し、前記回路ボードは、前記半導体集積回路装置および前記テスタを接続する第1の配線群と、前記半導体集積回路装置との通信を行う通信デバイスと、前記半導体集積回路装置および前記通信デバイスを接続する第2の配線群とを具備し、前記半導体集積回路装置は、前記第1の回路状態において前記第1および前記第2の配線群にそれぞれ接続される第1および第2の入出力部群を有する集積回路部と、前記第2の回路状態において前記第1の配線群を前記第2の配線群に短絡する短絡回路部と、前記第1の配線群を、前記第1の回路状態では前記集積回路部における前記第1の入出力部群に接続し、前記第2の回路状態では前記短絡回路部における一方の端部に接続する第1のセレクタ回路部と、前記第2の配線群を、前記第1の回路状態では前記集積回路部における前記第2の入出力部群に接続し、前記第2の回路状態では前記短絡回路部における他方の端部に接続する第2のセレクタ回路部とを具備する検査システム。請求項1に記載の検査システムにおいて、前記第1のセレクタ回路部は、前記接続の切り替えを制御する第1の制御信号を入力する第1の制御信号入力部を具備し、前記第2のセレクタ回路部は、前記接続の切り替えを制御する第2の制御信号を入力する第2の制御信号入力部を具備し、前記第1および前記第2の制御信号を生成する制御信号生成部をさらに具備する検査システム。請求項2に記載の検査システムにおいて、前記回路ボードは、前記制御信号生成部を具備する検査システム。請求項1~3のいずれかに記載の検査システムにおいて、前記回路ボードは、前記半導体集積回路装置を着脱可能に装着し、かつ、前記第1および前記第2の配線群を前記第1および前記第2の入出力部にそれぞれ接続するソケットをさらに具備する検査システム。請求項1に記載の検査システムにおいて、前記半導体集積回路装置は前記第1または前記第2の回路状態と切り替え可能な第3の回路状態をさらに有し、前記回路ボードは、前記半導体集積回路装置との通信を行う他の通信デバイスと、前記半導体集積回路装置および前記他の通信デバイスを接続する第3の配線群とをさらに具備し、前記半導体集積回路装置は、前記第3の回路状態において前記第1の配線群を前記第3の配線群に短絡する他の短絡回路部をさらに具備し、前記第1のセレクタ回路部は、前記第3の回路状態において前記第1の配線群を前記他の短絡回路部における一方の端部に接続し、前記第2のセレクタ回路部は、前記第3の回路状態において前記第3の配線群を前記他の短絡回路部における他方の端部に接続する検査システム。請求項5に記載の検査システムにおいて、前記第1のセレクタ回路部は、前記接続の切り替えを制御する第1の制御信号を入力する第1の制御信号入力部を具備し、前記第2のセレクタ回路部は、前記接続の切り替えを制御する第2の制御信号を入力する第2の制御信号入力部を具備し、前記第3のセレクタ回路部は、前記接続の切り替えを制御する第3の制御信号を入力する第3の制御信号入力部を具備し、前記第1、前記第2および前記第3の制御信号を生成する制御信号生成部をさらに具備する検査システム。請求項6に記載の検査システムにおいて、前記回路ボードは、前記制御信号生成部をさらに具備する検査システム。請求項5~7のいずれかに記載の検査システムにおいて、前記回路ボードは、前記半導体集積回路装置を着脱可能に装着し、かつ、前記第1、前記第2および前記第3の配線群を前記第1、前記第2および前記第3の入出力部にそれぞれ接続するソケットをさらに具備する検査システム。請求項1~8のいずれかに記載の検査システムにおいて、前記第2の配線群は、インピーダンス成分を具備している検査システム。請求項5~9のいずれかに記載の検査システムにおいて、前記第3の配線群は、インピーダンス成分を具備している検査システム。切り替え可能な第1、第2および第3の回路状態を有し、外部に接続される第1、第2および第3の端子群と、前記第1の回路状態において前記第1、前記第2および前記第3の端子群にそれぞれ接続される第1、第2および第3の入出力部群を有する集積回路部と、前記第2の回路状態において前記第1の端子群を前記第2の端子群に短絡する第1の短絡回路部と、前記第3の回路状態において前記第1の端子群を前記第3の端子群に短絡する第2の短絡回路部と、前記第1の端子群を、前記第1の回路状態では前記集積回路部における前記第1の入出力部群に接続し、前記第2の回路状態では前記第1の短絡回路部における一方の端部に接続し、前記第3の回路状態では前記第2の短絡回路部における一方の端部に接続する第1のセレクタ回路部と、前記第1の回路状態では前記第2および前記第3の端子群を前記第1および前記第2の短絡回路部における他方の端部にそれぞれ接続し、前記第2の回路状態では前記第2の端子群を前記第1の短絡回路部における他方の端部に接続し、前記第3の回路状態では前記第3の端子群を前記第2の短絡回路部における他方の端部に接続する第2のセレクタ回路部とを具備する半導体集積回路装置。特許文献3について詳細に説明する。図1Aは、特許文献3の従来技術による回路ボード検査システムの全体的な構成を概略的に示すブロック回路図である。図1Aの回路ボード検査システムの構成要素について説明する。図1Aの回路ボード検査システムは、被検査デバイスを着脱可能に装着する回路ボード20と、被検査デバイスと同じ形状を有する回路ボード検査用ショート基板131とを具備している。回路ボード検査用ショート基板131は、4本の配線を具備している。回路ボードは、ソケット22と、第1の配線群21と、第2の配線群23と、第3の配線群25と、第1の通信デバイス24と、第2の通信デバイス26とを具備している。第1の配線群21は、4本の配線21a~21dを具備している。第2の配線群23は、4本の配線23a~23dを具備している。第3の配線群25は、4本の配線25a~25dを具備している。なお、この検査システムを用いる際には、テスタ10がさらに必要となるが、一般的に、テスタ10は汎用的に用いられるものであるので、ここでは検査システムに含まないものとする。テスタ10は、4つの測定ユニット11~14を具備している。図1Aの回路ボード検査システムの構成要素接続関係について説明する。第1の通信デバイス24は、第2の配線群23における4本の配線23a~23dのそれぞれにおける一方の端部に、並列に接続されている。第2の通信デバイス26は、第3の配線群25における4本の配線25a~25dのそれぞれにおける一方の端部に、に並列に接続されている。第2の配線群23における4本の配線23a~24dのそれぞれにおける他方の端部は、ソケット22を介して、第1のショート基板131における4本の配線のそれぞれにおける一方の端部に接続されている。第1のショート基板131における4本の配線のそれぞれにおける他方の端部は、第1の配線群21における4本の配線21a~21dのそれぞれにおける一方の端部に接続されている。第1の配線群21における4本の配線21a~21dのそれぞれにおける他方の端部は、テスタ10における4つの測定ユニット11~14のそれぞれにおける入出力部に接続されている。このように、図1Aの回路ボード検査システムでは、第1のショート基板131を介して、第1の通信デバイス24がテスタ10に接続される。こうすることで、特許文献3の従来技術では、回路ボード20の検査を可能にしている。図1Bは、特許文献3の従来技術による回路ボード検査システムの全体的な他の構成を概略的に示すブロック回路図である。図1Bのブロック回路図は、図1Aのブロック回路部に、以下の変更を加えたものに等しい。すなわち、図1Aにおける第1のショート基盤131を、第2のショート基盤132に置き換える。ここで、第2のショート基板132も、第1のショート基盤131と同様に、4本の配線を具備している。ただし、第2のショート基板132における4本の配線のそれぞれにおける一方の端部には、第3の配線群25における4本の配線25a~25dのそれぞれにおける他方の端部が接続されている。また、第2のショート基板132における4本の配線のそれぞれにおける他方の端部には、第1の配線群21における4本の配線21a~21dのそれぞれにおける一方の端部が接続されている。このように、図1Bの回路ボード検査システムでは、第2のショート基板132を介して、第2の通信デバイス24がテスタ10に接続される。すなわち、特許文献3の従来技術では、同じ回路ボード20に、第1または第2のショート基板131または132のいずれかを装着したり差し替えたりすることによって、第1および第2の通信デバイス22および24を両方とも検査することを可能にしている。しかし、特許文献3の従来技術を実現するためには、第1および第2のショート基板131および132を設計し、製造する必要がある。ここで、第1および第2のショート基板131および132の形状およびサイズは、回路ボード20によって検査される被検査デバイスとしての半導体集積回路装置と同じである必要がある。例えその内部に単なる配線しか無かったとしても、微細化が進む半導体集積回路装置と同じサイズのショート基板を形成することは、コスト的にも不利である。また、回路ボード20のソケット22に第1および第2のショート基板131および132を着脱する際に、各種端部との接触不良が発生して、回路ボード20を正常に検査することが困難になる場合がある。以下に、発明を実施するための形態で使用される番号を用いて、課題を解決するための手段を説明する。これらの番号は、特許請求の範囲の記載と発明を実施するための形態との対応関係を明らかにするために付加されたものである。ただし、それらの番号を、特許請求の範囲に記載されている発明の技術的範囲の解釈に用いてはならない。本発明による検査システムは、半導体集積回路装置30A、30Bと、回路ボード20とを具備する。ここで、半導体集積回路装置30A、30Bは、切り替え可能な第1および第2の回路状態を有する。回路ボード20は、半導体素集積回路装置30A、30Bを着脱可能に装着して外部のテスタ10に接続する。回路ボード20は、第1の配線群21と、通信デバイス24と、第2の配線群23とを具備する。ここで、第1の配線群23は、半導体集積回路装置30A、30Bおよびテスタ10を接続する。通信デバイス24は、半導体集積回路装置30A、30Bとの通信を行う。第2の配線群23は、半導体集積回路装置30A、30Bおよび通信デバイス24を接続する。半導体集積回路装置30A、30Bは、集積回路部31と、短絡回路部33、33Aと、第1のセレクタ回路部32と、第2のセレクタ回路部34とを具備する。ここで、集積回路部31は、第1の回路状態において第1および第2の配線群32、34にそれぞれ接続される第1および第2の入出力部群を有する。短絡回路部33、33Aは、第2の回路状態において第1の配線群21を第2の配線群23に短絡する。第1のセレクタ回路部32は、第1の配線群21を、第1の回路状態では集積回路部31における第1の入出力部群に接続し、第2の回路状態では短絡回路部33、33Aにおける一方の端部に接続する。第2のセレクタ回路部34は、第2の配線群23を、第1の回路状態では集積回路部31における第2の入出力部群に接続し、第2の回路状態では短絡回路部33、33Aにおける他方の端部に接続する。本発明による半導体集積回路装置は、切り替え可能な第1、第2および第3の回路状態を有する。本発明による半導体集積回路装置は、第1、第2および第3の端子群と、集積回路部31と、第1の短絡回路部33Aと、第2の短絡回路部33Bと、第1のセレクタ回路部32と、第2のセレクタ回路部34とを具備する。ここで、第1、第2および第3の端子群は、外部に接続される。集積回路部31は、第1の回路状態において第1、第2および第3の端子群にそれぞれ接続される第1、第2および第3の入出力部群を有する。第1の短絡回路部33Aは、第2の回路状態において第1の端子群を第2の端子群に短絡する。第2の短絡回路部33Bは、第3の回路状態において第1の端子群を第3の端子群に短絡する。第1のセレクタ回路部31は、第1の端子群を、第1の回路状態では集積回路部31における第1の入出力部群に接続し、第2の回路状態では第1の短絡回路部33Aにおける一方の端部に接続し、第3の回路状態では第2の短絡回路部33Bにおける一方の端部に接続する。第2のセレクタ回路部34は、第1の回路状態では第2および第3の端子群を第1および第2の短絡回路部33Bにおける他方の端部にそれぞれ接続し、第2の回路状態では第2の端子群を第1の短絡回路部33Aにおける他方の端部に接続し、第3の回路状態では第3の端子群を第2の短絡回路部33Bにおける他方の端部に接続する。本発明によれば、被検査デバイスとしての半導体集積回路装置の内部に、集積回路部を迂回するためのセレクタ回路部および短絡回路部を設けることによって、回路ボードにおける通信デバイスをテスタで直接的に検査することが可能となる。このとき、被検査デバイスを検査する場合と同じ構成を用いて、その内部的な回路状態を切り替えるだけで、回路ボードの検査が可能となる。添付図面を参照して、本発明による検査システムおよび半導体装置を実施するための形態を以下に説明する。第1の実施形態図2Aは、本発明の第1の実施形態による検査システムの全体的な構成を概略的に示すブロック回路図である。図2Bは、本発明の第1の実施形態による半導体集積回路装置である被検査デバイス30Aの全体的な構成を概略的に示すブロック回路図である。図2Aおよび図2Bを参照して、本実施形態による検査システムの構成要素について説明する。本実施形態による検査システムは、半導体集積回路装置である被検査デバイス30Aと、回路ボード20とを具備している。まず、本実施形態による被検査デバイス30Aは、第1および第2の端子群と、集積回路部31と、第1のセレクタ回路部32と、短絡回路部33と、第2のセレクタ回路部33とを具備している。第1の端子群は、4つの端子を具備している。第2の端子群は、4つの端子を具備している。集積回路部31は、第1および第2の入出力部群を具備している。第1の入出力部群は、4つの入出力部を具備している。第2の入出力部群は、4つの入出力部を具備している。第1のセレクタ回路部32は、4極双投スイッチである。言い換えれば、第1のセレクタ回路32は、並列に接続されてかつ連動して動作する4つの単極双投スイッチを具備している。第1のセレクタ回路32は、さらに、4つの単極双投スイッチを制御する第1の制御信号を入力する第1の制御信号入力部を具備している。同様に、第2のセレクタ回路部32も、4極双投スイッチであって、言い換えれば、並列に接続されてかつ連動して動作する4つの単極双投スイッチを具備している。第2のセレクタ回路34は、さらに、4つの単極双投スイッチを制御する第2の制御信号を入力する第2の制御信号入力部を具備している。なお、本実施形態による被検査デバイス30Aは、図示しないクロック信号入力部と、図示しないリセット信号入力部とをさらに具備していることが望ましい。ただし、クロック信号入力部およびリセット信号入力部の片方または両方が、第1の端子群における4つの端子に含まれていても構わない。次に、本実施形態による回路ボード20は、第1の配線群21と、ソケット22と、第2の配線群23と、通信デバイス24と、制御信号生成部27とを具備している。第1の配線群21は、4本の配線21a~21dを具備している。第2の配線群23は、4本の配線23a~23dを具備している。第2の配線群23は、インピーダンスを有していても良い。ここで、第2の配線群23における4本の配線23a~23dは、図2Aに示すように、それぞれに独立したインピーダンスを有していても良い。または、第1および第2の配線23aおよび23bの間のインピーダンスと、第3および第4の配線23cおよび23dの間のインピーダンスとを有しても良い。図2Cは、本発明のデイ1の実施形態による検査システムにおける第2の配線群の別の構成を示す回路図である。図2Cの構成は、第1および第2の配線23aおよび23bに伝搬する第1の差動信号と、第3および第4の配線23cおよび23dに伝搬する第2の差動信号とを用いる場合などに特に有効である。ここで、通信デバイス24は、半導体集積回路である被検査デバイス30Aと通信を行う、すなわち信号の入出力を行う、どんなデバイスであっても構わない。例えば、半導体メモリ装置であっても良いし、クロック信号発生装置であっても良いし、CPUCentralProcessingUnit:中央演算装置であっても良い。また、通信デバイス24は、複数であっても構わないが、この場合については後述する第2の実施形態において説明する。また、制御信号生成部27は、回路ボード20の外部に搭載されていても構わない。その場合は、図2Aに示した制御信号生成部27を、制御信号入力部などに読み替えることとする。本実施形態による回路ボード20は、図示しないクロック信号生成部と、図示しないリセット信号生成部とをさらに具備していることが好ましい。ただし、クロック信号生成部およびリセット信号生成部の片方または両方が、回路ボード20の外部に搭載されていても構わない。その場合は、クロック信号生成部をクロック信号入力部と読み替えたり、リセット信号生成部をリセット信号入力部と読み替えたりすることとする。このときさらに、クロック信号入力部およびリセット信号入力部の片方または両方が、第1の配線群21に含まれていても構わない。なお、この検査システムを用いる際には、テスタ10がさらに必要となるが、一般的に、テスタ10は汎用的に用いられるものであるので、ここでは検査システムに含まないものとする。テスタ10は、4つの測定ユニット11~14を具備している。また、本実施形態による検査システムの構成要素における総数は、あくまでも一例であって、本発明を限定するものではない。これらの総数は、テスタ10に含まれる測定ユニットの総数や、被検査デバイス30Aにおける端子の総数や、通信デバイス24における端子の総数などに合わせて、自由に変更可能である。本実施形態による検査システムの構成要素の接続間系について説明する。ここでは、被検査デバイス30Aが、回路ボード20のソケット22に装着されている状態について説明するが、被検査デバイス30Aは、ソケット22から取り外すことが可能である。通信デバイス24は、第2の配線群23における4本の配線23a~23dのそれぞれにおける一方の端部に、並列に接続されている。第2の配線群23における4本の配線23a~24dのそれぞれにおける他方の端部は、ソケット22を介して、被検査デバイス30Aにおける第2の端子群の4つの端子にそれぞれ接続されている。第2の端子群における4つの端子は、第2のセレクタ回路部34における4つの単極双投スイッチの共通端子にそれぞれ接続されている。第2のセレクタ回路部34における4つの単極双投スイッチのそれぞれにおける一方の端子は、集積回路31における第2の入出力部群における4つの入手力部にそれぞれ接続されている。集積回路部31における第1の入手力部群における4つの入出力部は、第1のセレクタ回路部32のそれぞれにおける一方の端子にそれぞれ接続されている。第2のセレクタ回路部34における4つの単極双投スイッチのそれぞれにおける他方の端子は、短絡回路部33における4本の配線のそれぞれにおける一方の端部にそれぞれ接続されている。短絡回路部33における4本の配線のそれぞれにおける他方の端部は、第1のセレクタ回路部32における4つの単極双投スイッチのそれぞれにおける他方の端部にそれぞれ接続されている。第1のセレクタ回路部32における4つの単極双投スイッチのそれぞれにおける共通端子は、被検査デバイス30Aにおける第1の端子群の4つの端子にそれぞれ接続されている。被検査デバイス30Aにおける第1の端子群の4つの端子は、ソケット22を介して、第1の配線群21における4本の配線21a~21dのそれぞれにおける一方の端部に接続されている。第1の配線群21における4本の配線21a~21dのそれぞれにおける他方の端部は、テスタ10における4つの測定ユニット11~14のそれぞれにおける入出力部に接続されている。制御信号生成部27の出力部は、第1のセレクタ回路部における第1の制御信号入力部と、第2のセレクタ回路部における第2の制御信号入力部とに接続されている。本実施形態による検査システムの動作、すなわち本実施形態による検査方法について説明する。本実施形態による検査システムは、大きく分けて2種類の検査を行うことが出来る。すなわち、本実施形態による検査システムは、被検査デバイス30Aの検査と、回路ボート20の検査とを、別々に行うことが出来る。そのために、本実施形態による検査システムは、大きく分けて、2種類の回路状態を切り替えることが出来る。本実施形態による検査システムは、第1の回路状態において、被検査デバイス30Aの検査を行う。このとき、第1のセレクタ回路部32における4つの単極双投スイッチのそれぞれにおいて、共通端子は、集積回路部31側の端子に接続されている。ここで、第1のセレクタ回路部32の回路状態は、制御信号生成部27が生成する第1の制御信号によって決定される。同様に、第2のセレクタ回路部34における4つの単極双投スイッチのそれぞれにおいても、共通端子は、集積回路部31側の端子に接続されている。ここで、第2のセレクタ回路部34の回路状態は、制御信号生成部27が生成する第2の制御信号によって決定される。その結果、テスタ10における4つの測定ユニット11~14は、被検査デバイス30Aの第1の端子群に対して信号の入出力を行う。また、通信デバイス24は、被検査デバイス30Aの第2の端子群に対して信号の入出力を行う。このように、本実施形態による検査システムは、第1の回路状態において、従来技術と同様に被検査デバイス30Aの検査を行うことが出来る。なお、さらなる詳細については、従来技術と同様であるので省略する。本実施形態による検査システムは、第2の回路状態において、回路ボード20の検査を行う。このとき、第1のセレクタ回路部32における4つの単極双投スイッチのそれぞれにおいて、共通端子は、短絡回路部33側の端子に接続されている。ここで、第1のセレクタ回路部32の回路状態は、制御信号生成部27が生成する第1の制御信号によって決定される。同様に、第2のセレクタ回路部34における4つの単極双投スイッチのそれぞれにおいても、共通端子は、短絡回路部33側の端子に接続されている。ここで、第2のセレクタ回路部34の回路状態は、制御信号生成部27が生成する第2の制御信号によって決定される。その結果、テスタ10における4つの測定ユニット11~14と、通信デバイス24とは、被検査デバイス30Aを迂回して、かつ、短絡回路部33を介して、信号の入出力を行う。このように、本実施形態による検査システムは、第2の回路状態において、被検査デバイス30Aによる影響を受けることなく、回路ボード20の検査を行うことが出来る。なお、第1および第2のセレクタ回路部32および34のそれぞれにおける回路状態を、第1および第2の制御信号によって切り替える際には、半導体集積回路装置である被検査デバイス30Aがリセット信号によってリセット状態である間に行うことが好ましい。このとき、第1および第2の制御信号は、同一の信号であっても良いし、別々に入力しても良い。ここで、通信デバイス24がDRAMDynamicRandomAccessMemory:動的ランダムアクセスメモリである場合における回路ボード20の検査方法の具体例について説明する。DRAMが正常に動作することを確認するためには、任意のアドレスに所定のデータを書き込み、その後に同じアドレスからデータを読み込み、書き込みデータおよび読み込みデータが一致する可動化を検査する必要がある。さらに、この検査を、DRAMに電源電圧を供給する電源ラインに印加される電圧Vと、書き込みおよび読み込みを行う周波数fとを別々に段階的に変更しながら繰り返すことで、このDRAMが正常に動作する条件の範囲を確認する必要がある。図3Aは、本発明の第1の実施形態による検査システムで正常に動作する回路ボード20を検査した際に得られる結果の一例を示すグラフである。図3Aのグラフにおいて、横軸はDRAMの電源ラインに印加される電圧Vを示し、縦軸はこのDRAMに対して書き込みおよび読み込みを行う周波数fを示している。図3Aに描かれた曲線は、第1の領域41と、第2の領域42との境界を、簡略的に表している。第1の領域41は、電圧Vおよび周波数fの組み合わせのうち、書き込みデータおよび読み込みデータが一致した範囲を示している。第2の領域42は、電圧Vおよび周波数fの組み合わせのうち、書き込みデータおよび読み込みデータの一致が得られなかった範囲を示している。図3Aのような検査結果が得られて、かつ、DRAMの使用条件として保証されている電圧Vおよび周波数fの組み合わせが、第1の領域41の、特に境界曲線から十分離れた点にあれば、このDRAMを含む回路ボード20は正常に動作するものと考えることが出来る。図3Bは、本発明の第1の実施形態による検査システムで異常な動作をする回路ボード20を検査した際に得られる結果の一例を示すグラフである。図3Bのグラフにおいて、横軸はDRAMの電源ラインに印加される電圧Vを示し、縦軸はこのDRAMに対して書き込みおよび読み込みを行う周波数fを示している。図3Bに描かれた2本の曲線のうち、1本は、第1の領域43と、第2の領域44との境界を簡略的に表し、もう1本は、第2の領域44と、第3の領域45との境界を簡略的に表している。第1の領域43は、電圧Vおよび周波数fの組み合わせのうち、書き込みデータおよび読み込みデータが一致した範囲を示している。第3の領域45は、電圧Vおよび周波数fの組み合わせのうち、書き込みデータおよび読み込みデータの一致が得られなかった範囲を示している。その中間に位置する第2の領域44は、電圧Vおよび周波数fの組み合わせのうち、書き込みデータおよび読み込みデータが一致したり、一致しなかったりと、結果が不安定な範囲を示している。図3Bのような検査結果が得られた場合は、このDRAMを含む回路ボード20に何らかの異常があるものと考えることが出来る。特に、DRAMの使用条件として保証されている電圧Vおよび周波数fの組み合わせが第2の領域44に含まれる点にあれば、このDRAM以外の、例えば、第1の配線群21や、第2の配線群23などにも、異常があることが考えられる。特に、第1または第2の配線群に含まれるインピーダンス素子の半田付けが不完全であった際などに、図3Bのような検査結果が得られる場合がある。これは、不完全な半田付けが原因でその場所のインピーダンスが高くなり、その結果としてデジタル信号の状態遷移が遅れて、特に高い動作周波数では書き込みや読み込みに伴う反応が間に合ない異常が多発し、第2の領域44のような異常として現れるものである。以上に説明したように、本実施形態による検査システムを用いることで、回路ボード20をテスタ10で直接的に検査することが可能となる。すなわち、回路ボード20に実装された種々の部品の論理動作の検証、接続確認、パラメータ確認などを、テスタ10の測定機能を用いて高速に行うことが可能となる。さらに、このとき、被検査デバイス30A以外のデバイスを必要としない。すなわち、被検査デバイス30Aを検査するための準備さえ整っていれば、さらなる追加部品を新規で設計および製造するコストは不要である。ただし、回路ボード20の検査に用いる被検査デバイス30Aは、正常動作する個体であることを事前に確認しておく必要がある。また、本実施形態による回路ボード20には、被検査デバイス30Aの検査に必要なもの以外に、検査用回路やテスタ信号端子などを付加する必要が無い。したがって、被検査デバイス30Aの検査における信号劣化を起こすことも無く、被検査デバイス30Aの特性に影響を与えることも無く、回路ボード20における面積のオーバーヘッドも無い。第2の実施形態図4Aは、本発明の第2の実施形態による検査システムの全体的な構成を概略的に示すブロック回路図である。図4Bは、本発明の第2の実施形態による半導体集積回路装置である被検査デバイス30Bの全体的な構成を概略的に示すブロック回路図である。本実施形態による回路ボード20は、図2Aに示した本発明の第1の実施形態による回路ボード20に、以下の変更を加えたものに等しい。まず、本発明の第1の実施形態による通信デバイス24を、本実施形態では第1の通信デバイス24と呼び変える。次に、第2の通信デバイス26と、第3の配線群25とを加える。さらに、第3の配線群25と、後述する被検査デバイス30Bとを接続するための接続部をソケット22に追加する。また、本実施形態による半導体集積回路である被検査デバイス30Bは、図2Aおよび図2Bに示した本発明の第1の実施形態による被検査デバイス30Aに、以下の変更を加えたものに等しい。まず、本実施形態による被検査デバイス30Bは、本発明の第1の実施形態による被検査デバイス30Aが具備する第1および第2の端子群に加えて、第3の端子群をさらに具備する。次に、本発明の第1の実施形態における短絡回路部33を、第1の短絡回路部33Aと呼び変え、第2の短絡回路部33Bを追加する。次に、第1のセレクタ回路部32を、本発明の第1の実施形態における4極双投スイッチから、4極3投スイッチに置き換える。さらに、第2のセレクタ回路部34を、本発明の第1の実施形態における4極双投スイッチから、8極双投スイッチに置き換える。最後に、集積回路部31における第2の入出力部群の入出力部の総数を、本発明の第1の実施形態における4個から、8個に変更する。次に、本実施形態による検査システムの構成要素の接続関係における、本発明の第1の実施形態からの変更点について説明する。第2の通信デバイス26は、第3の配線群25における4本の配線25a~25dのそれぞれにおける一方の端部に、並列に接続されている。第3の配線群25における4本の配線25a~25dのそれぞれにおける他方の端部は、ソケット22を介して、被検査デバイス30Bにおける第3の端子群の4つの端子にそれぞれ接続されている。第2の端子群における4つの端子は、第2のセレクタ回路部34における第1~第4の単極双投スイッチのそれぞれにおける共通端子にそれぞれ接続されている。第3の端子群における4つの端子は、第2のセレクタ回路部34における第5~第8の単極双投スイッチのそれぞれにおける共通端子にそれぞれ接続されている。第2のセレクタ回路部34における8つの単極双投スイッチのそれぞれにおける一方の端子は、集積回路部31における第2の入出力部群における8つの入力部にそれぞれ接続されている。集積回路部31における第1の入出力部群における4つの入出力部は、第1のセレクタ回路部32における4つの単極3投スイッチのそれぞれにおける第1の端子にそれぞれ接続されている。第2のセレクタ回路部34における第1~第4の単極双投スイッチのそれぞれにおける他方の端子は、第1の短絡回路部33Aにおける4本の配線のそれぞれにおける一方の端部に接続されている。第1の短絡回路部33Aにおける4本の配線のそれぞれにおける他方の端部は、第1のセレクタ回路部32における4つの単極3投スイッチのそれぞれにおける第2の端子にそれぞれ接続されている。第2のセレクタ回路部34における第5~第8の単極双投スイッチのそれぞれにおける他方の端子は、第2の短絡回路部33Bにおける4本の配線のそれぞれにおける一方の端部に接続されている。第2の短絡回路部33Bにおける4本の配線のそれぞれにおける他方の端部は、第1のセレクタ以下路部32における4つの単極3投スイッチのそれぞれにおける第3の端子にそれぞれ接続されている。第1のセレクタ回路部32における4つの単極3投スイッチのそれぞれにおける共通端子は、ソケット22を介して、被検査デバイス30Bにおける第1の端子群の4つの端子にそれぞれ接続されている。本実施形態による検査システムの動作、すなわち本実施形態による検査方法について説明する。本実施形態による検査システムは、本発明の第1の実施形態の場合と同様に、大きく分けて2種類の検査を行うことが出来る。すなわち、本実施形態による検査システムは、被検査デバイス30Aの検査と、回路ボート20の検査とを、別々に行うことが出来る。ただし、本実施形態による検査システムは、本発明の第1の実施形態の場合とは異なり、これら2種類の検査を行うにあたって、3種類の回路状態を切り替えることができる。本実施形態による検査システムは、第1の回路状態において、被検査デバイス30Aの検査を行う。このとき、第1のセレクタ回路部32における4つの単極3投スイッチのそれぞれにおいて、共通端子は、集積回路部31側の端子に接続されている。ここで、第1のセレクタ回路部32の回路状態は、制御信号生成部27が生成する第1の制御信号によって決定される。同様に、第2のセレクタ回路部34における8つの単極双投スイッチのそれぞれにおいても、共通端子は、集積回路部31側の端子に接続されている。ここで、第2のセレクタ回路部34の回路状態は、制御信号生成部27が生成する第2の制御信号によって決定される。その結果、テスタ10における4つの測定ユニット11~14は、被検査デバイス30Bの第1の端子群に対して信号の入出力を行う。また、第1の通信デバイス24は、被検査デバイス30Bの第2の端子群に対して信号の入出力を行う。また、第2の通信デバイス26は、被検査デバイス30Bの第3の端子群に対して信号の入出力を行う。このように、本実施形態による検査システムは、第1の回路状態において、従来技術と同様に被検査デバイス30Bの検査を行うことが出来る。なお、さらなる詳細については、従来技術と同様であるので省略する。本実施形態による検査システムは、第2の実施形態において、回路ボード20における一部の検査を行う。このとき、第1のセレクタ回路部32における4つの単極3投スイッチのそれぞれにおいて、共通端子は、第1の短絡回路部33A側の端子に接続されている。ここで、第1のセレクタ回路部32の回路状態は、制御信号生成部27が生成する第1の制御信号によって決定される。同様に、第2のセレクタ回路部34における8つの単極双投スイッチのそれぞれにおいても、共通端子は、第1の短絡回路部33A側の端子に接続されている。ここで、第2のセレクタ回路部34の回路状態は、制御信号生成部27が生成する第2の制御信号によって決定される。その結果、テスタ10における4つの測定ユニット11~14と、第1の通信デバイス24とは、被検査デバイス30Aを迂回して、かつ、第1の短絡回路部33Aを介して、信号の入出力を行う。このように、本実施形態による検査システムは、第2の回路状態において、被検査デバイス30Bによる影響を受けることなく、回路ボード20の一部、すなわち第1の通信デバイス24および第2の配線群23に係る部分、の検査を行うことが出来る。本実施形態による検査システムは、第3の実施形態において、回路ボード20における他の一部の検査を行う。このとき、第1のセレクタ回路部32における4つの単極3投スイッチのそれぞれにおいて、共通端子は、第2の短絡回路部33B側の端子に接続されている。ここで、第1のセレクタ回路部32の回路状態は、制御信号生成部27が生成する第1の制御信号によって決定される。同様に、第2のセレクタ回路部34における8つの単極双投スイッチのそれぞれにおいても、共通端子は、第2の短絡回路部33B側の端子に接続されている。ここで、第2のセレクタ回路部34の回路状態は、制御信号生成部27が生成する第2の制御信号によって決定される。その結果、テスタ10における4つの測定ユニット11~14と、第2の通信デバイス26とは、被検査デバイス30Bを迂回して、かつ、第2の短絡回路部33Bを介して、信号の入出力を行う。このように、本実施形態による検査システムは、第3の回路状態において、被検査デバイス30Bによる影響を受けることなく、回路ボード20の他の一部、すなわち第2の通信デバイス26および第3の配線群25に係る部分、の検査を行うことが出来る。なお、本実施形態の検査システムにおける、第2および第3の回路状態に係る検査方法の具体例については、本発明の第1の実施形態による検査システムにおける、第2の回路状態に係る検査方法の場合と同様であるので、さらなる説明を省略する。以上に説明したように、本実施形態による検査システムを用いることで、回路ボード20をテスタ10で直接的に検査することが可能となる。特に、半導体集積回路装置である被検査デバイス30Bの端子の総数が、テスタ10が有する測定ユニットの総数の2倍より多い場合でも、回路ボード20に搭載された構成要素を数回に分けて検査することが可能である。なお、上記の説明では2つの通信デバイス24および26と、2つの配線群23および25とを、2回に分けて検査したが、さらに多くの通信デバイスおよび配線群をさらに多くの回数に分けて検査することも可能である。その場合は、第1および第2の短絡回路部33Aおよび33Bをさらに増やし、第1および第2のセレクタ回路部32および34のスイッチ構成を適宜に変更することで対応可能である。以上に説明した本発明の各実施形態は、技術的な矛盾の生じない範囲において、自由に組み合わせることが可能である。