"プラズマ負荷に接触する電極に電力投入する直流電源部と、この直流電源部からの正負の出力にて電極に発生するアーク放電を検知するアーク検知部とを備え、前記直流電源部からの正負の出力うちいずれか一方にプラズマ負荷と直列に設けられた第一のスイッチング素子と、正負の両出力間に、プラズマ負荷と並列に設けられた第二のスイッチング素子及び逆電圧を印加する逆電圧印加部と、両スイッチング素子のオン、オフの切換えを制御する制御手段とを更に有し、前記制御手段は、電極に電力投入する通常動作時、第二のスイッチング素子により逆電圧印加部から電極への逆電圧の印加を停止した状態で第一のスイッチング素子により前記電極に通電し、アーク検知部によりアーク放電が検知されると、第二のスイッチング素子により逆電圧印加部から電極に通電して所定期間逆電圧を印加することでアーク放電の消弧を行い、この期間経過後に第一のスイッチング素子により電極への通電を所定期間遮断した後、電極への通電を再開するアーク処理を行うことを特徴とする直流電源装置。前記逆電圧印加部はトランスから構成され、このトランスの一次側巻線は直流電源部からの正負の出力のうち少なくとも一方で前記第一のスイッチング素子と直列に接続され、トランスの二次側巻線は、正負の両出力間に並列に設けられた第二のスイッチング素子と直列に接続され、第二のスイッチング素子の制御により電極に通電して逆電圧が印加されることを特徴とする請求項1記載の直流電源装置。前記逆電圧印加部は逆電圧発生用の他の直流電源部から構成され、この他の直流電源からの正の出力が第二のスイッチング素子と直列に接続され、その負の出力が電極に接続されていることを特徴とする請求項1記載の直流電源装置。前記制御手段は、前記アーク処理を連続して繰り返すことを特徴とする請求項1~請求項3のいずれか1項に記載の直流電源装置。前記アーク処理を複数回繰り返す場合、前記制御手段は、最後に逆電圧の印加を停止した直後に、第一のスイッチング素子により電極への通電を再開することを特徴とする請求項4記載の直流電源装置。前記制御手段は、通常動作時に、第二のスイッチング素子により逆電圧印加部から電極に通電して所定期間逆電圧を印加し、この期間経過後に第一のスイッチング素子により電極への通電を所定期間遮断した後、電極への通電を再開する帯電防止処理を所定間隔で行うことを特徴とする請求項1~5のいずれか1項に記載の直流電源装置。前記アーク処理にて逆電圧を印加する期間と、前記帯電防止処理にて逆電圧を印加する期間とを相互に異なる期間としたことを特徴とする請求項6記載の直流電源装置。前記アーク処理にて逆電圧印加後に第一のスイッチング素子により電極への通電を再開するまで期間と、前記帯電防止処理にて逆電圧印加後に第一のスイッチング素子により電極への通電を再開するまで期間とを相互に異なる期間としたことを特徴とする請求項6又は請求項7記載の直流電源装置。本発明は、以上の点に鑑み、正電圧を印加してアーク放電を消弧でき、しかも、アーク放電を消弧した後、通常動作に復帰する際、アーク放電の再発を確実に抑制できる直流電源装置を提供することをその課題とする。上記課題を解決するために、本発明の直流電源装置は、プラズマ負荷に接触する電極に電力投入する直流電源部と、この直流電源部からの正負の出力にて電極に発生するアーク放電を検知するアーク検知部とを備え、前記直流電源部からの正負の出力うちいずれか一方にプラズマ負荷と直列に設けられた第一のスイッチング素子と、正負の両出力間に、プラズマ負荷と並列に設けられた第二のスイッチング素子及び逆電圧を印加する逆電圧印加部と、両スイッチング素子のオン、オフの切換えを制御する制御手段とを更に有し、前記制御手段は、電極に電力投入する通常動作時、第二のスイッチング素子により逆電圧印加部から電極への逆電圧の印加を停止した状態で第一のスイッチング素子により前記電極に通電し、アーク検知部によりアーク放電が検知されると、第二のスイッチング素子により逆電圧印加部から電極に通電して所定期間逆電圧を印加することでアーク放電の消弧を行い、この期間経過後に第一のスイッチング素子により電極への通電を所定期間遮断した後、電極への通電を再開するアーク処理を行うことを特徴とする。本発明によれば、プラズマ負荷に接触する電極に負の電圧を印加する場合を例に説明すると、通常動作時たるプラズマ放電時、第二のスイッチング素子をオフ、第一のスイッチング素子をオンして直流電源部と電極とを通電し、電力投入される。そして、アーク検知部にてアーク放電が検知されると、先ず第二のスイッチング素子がオンされる。これにより、電極との間で閉回路がつくられ、逆電圧印加部から電極に正電圧が印加される。これにより、アークエネルギーが小さくされるこの逆電圧を印加する時間を逆電圧印加期間という。このようにアークエネルギーが小さくなると、第一のスイッチング素子をオフすることで、非常に大きな過電圧の発生なしに、プラズマ負荷が所定期間切り離されるこの期間を出力遮断期間という。即ち、第一及び第二の両スイッチング素子により直並列のスイッチ回路を構成しておき、アーク放電を消弧するために正電圧を加え、その後、プラズマ負荷と直流電源部及び逆電圧印加部とを一旦切り離して、アーク放電へのエネルギー供給を完全に遮断する。その後、第一のスイッチング素子をオンして直流電源部と電極とを再度通電してプラズマ放電を再開する。このように本発明によれば、上記従来例とは異なり、逆電圧印加期間経過後に、出力遮断期間を設けたことで、逆電圧印加期間と出力遮断期間とをそれぞれ最適に設定できる。その結果、アーク放電発生時のアークエネルギーを最小化してアーク放電を消弧でき、しかも、消弧処理から復帰する際に、出力遮断期間を設けてエネルギー供給を一旦遮断しているため、アーク放電の継続や再発を確実に抑制できる。そして、本発明の直流電源装置をスパッタリング装置に適用すれば、アーク放電を消弧する際には、正電圧印加期間は可能な限り短くして、アーク電流を急速に0Aまで持っていき、アーク放電が消弧した後には、プラズマに接触する電極たるターゲットの表面状態とターゲットが配置された処理室内の雰囲気とからアーク放電が再発しない程度に戻るまでの期間だけ、アーク放電へのエネルギー供給が遮断され、その結果、最適なアーク放電の消弧処理が実現できる。本発明においては、前記逆電圧印加部はトランスから構成され、このトランスの一次側巻線は直流電源部からの正負の出力のうち少なくとも一方で前記第一のスイッチング素子と直列に接続され、トランスの二次側巻線は、正負の両出力間に並列に設けられた第二のスイッチング素子と直列に接続され、第二のスイッチング素子の制御により電極に通電して逆電圧が印加される構成を採用すればよい。これによれば、通常動作時には、第二のスイッチング素子をオフ、第一のスイッチング素子をオンし、トランスの二次側と一次側が直列接続されることで電極に電力投入される。そして、アーク検知部にてアーク放電の発生が検知されると、先ず、第二のスイッチング素子をオンする。このとき、直流電源部からの出力電圧が0Vとなり、その後、トランスの二次側に正の電圧が発生するために、第二のスイッチング素子を通して電極に正電圧が印加され、逆電圧印加期間となる。逆電圧印加期間経過後、第一のスイッチング素子をオフすることで出力遮断期間となり、出力電流及び出力電圧は0になる。ここで、通常動作中、出力電圧が大きく、電極に出力電流が流れている状態では、第一のスイッチング素子をオン、オフさせると、非常に大きな過電圧が発生してしまうが、上記構成を採用すれば、第二のスイッチング素子により予め電圧や電流を小さいレベルにしているため、第一のスイッチング素子の過電圧保護用の回路は簡単で済む。上記構成によれば、別電源を用いることなく、トランスにて正電圧を発生できるため、信頼性やコストの点で有利である。ところで、上記従来例のものでは、比較的短い時間で正電圧を発生させてアーク処理を終了させないと、逆電流の増加が大きくなる。それに対して、本発明では、第一及び第二の各スイッチング素子を用いることで正電圧の発生時間を制限できるため、通常のプラズマ放電時に投入される電圧の10以下の正電圧、例えば、3~5程度の正電圧を印加しても、電極と切り離す出力遮断期間を十分とれば、アーク放電を消孤するためのアーク処理が実現できる。他方、本発明においては、前記逆電圧印加部は逆電圧発生用の他の直流電源部から構成され、この他の直流電源からの正の出力が第二のスイッチング素子と直列に接続され、その負の出力が電極に接続されている構成を採用してもよい。これによれば、通常動作時には、第二のスイッチング素子をオフ、第一のスイッチング素子をオンとする。そして、アーク検知部にてアーク放電の発生が検知されると、第二のスイッチング素子をオンすると同時に第一のスイッチング素子をオフし、直流電源部から電極に正電圧を印加し、逆電圧印加期間となる。そして、第二のスイッチング素子をオフすることで出力遮断期間となり、この出力遮断期間経過後に、第一のスイッチング素子をオンして通常のプラズマ放電状態となる。上記構成によれば、通常のプラズマ放電状態と無関係に、電極に印加する正電圧のレベル電圧を簡単に制御できるため、様々なアーク処理に対応できる。また、本発明においては、前記制御手段は、前記アーク処理を連続して繰り返す構成を採用してもよい。これによれば、上記にように逆電圧印加期間に引き続き出力遮断期間を設けた場合、逆スパッタやそれに伴う逆アーク放電状態を防止するために、逆電圧印加期間は可能な限り短くすることが好ましいが、基板やターゲットへの処理室内の電子の帯電チャージアップによりアーク放電の頻度が多いような場合には、チャージアップの防止効果として、逆パルスの発生は有効である。このため、上記のように、チャージアップ防止の逆電圧印加にて逆スパッタになり易い場合には、パルス幅と出力遮断時間を短くして、上記アーク処理を複数回繰り返すことで、確実にアーク放電の消孤できる。前記アーク処理を複数回繰り返す場合、制御手段は、最後に逆電圧の印加を停止した直後に、第一のスイッチング素子により電極への通電を再開することが好ましい。さらに、本発明において、前記制御手段は、通常動作時に、第一のスイッチング素子により前記電極への通電を停止し、第二のスイッチング素子により逆電圧印加部から電極に通電して逆電圧を印加し、所定期間経過後、第一のスイッチング素子により電極への通電を再開する電極への帯電防止処理を所定間隔で行う構成を採用してもよい。これによれば、通常動作中に、基板や電極へのチャージアップを低減でき、このチャージアップに起因してアーク放電が誘発されることを抑制できる。なお、本発明においては、前記アーク処理にて逆電圧を印加する期間と、前記帯電防止処理にて逆電圧を印加する期間とを相互に異なる期間とすることが好ましい。つまり、アーク処理では、アーク放電が消弧できればよいため、逆電圧印加期間は、アーク放電が消孤できるまでの時間で可能な限り短く設定され、出力遮断期間を逆に長くすることで、特に、電極たるカソード表面の状態を熱的にも正常状態に早く戻すことができる。他方、帯電防止処理では、カソード表面やプラズマ状態は正常なため、チャージアップ防止効果が大きくなるように逆電圧印加期間を長くとり、出力遮断期間を逆スパッタが防止する時間のみあればよく、非常に短い時間で良い。なお、逆スパッタが問題にならない場合には、上記時間が0でも良い。また、前記アーク処理にて逆電圧印加後に第一のスイッチング素子により電極への通電を再開するまで期間と、前記帯電防止処理にて逆電圧印加後に第一のスイッチング素子により電極への通電を再開するまで期間とを相互に異なる期間としてもよい。以下に図面を参照して、スパッタ装置にてターゲットに直流電力を投入するために利用する場合を例として本発明の実施形態の直流電源装置E1,E2を説明する。図1に示すように、直流電源装置E1は、例えばスパッタリング装置の処理室1内に配置される基板Sに対向させて配置され、プラズマ負荷Pに接触する電極たるターゲットTに対し直流電力を投入するものである。直流電源装置E1は、直流電力の供給を可能とする直流電源部2と、アーク検知部3と、直流電源装置E1の稼働を統括制御する制御手段たるCPU回路4とを備える。直流電源部2は、特に図示しないが、商用の交流電力例えば、単相AC200V,3相AC200などが入力され、この入力された交流電力を整流して直流電力に変換した後、インバータ変換にて再度交流に変換し、その出力を整流して直流電力に再度変換してターゲットTに出力する。直流電源部2からの正の出力ケーブル5aの端部はグランド接地本実施形態では、グランド接地された、処理室1内で基板Sを保持するホルダ図示せずに接続され、負の出力ケーブル5bの端部はターゲットTに接続されている。なお、図1中、Cはコンデンサである。アーク検知部3は、出力電流、出力電圧を検出する検出回路31を備え、検出回路31で検出された出力電流、出力電圧はAD変換回路32を介してCPU回路4に入力されるようになっている。また、検出回路31にはアーク検出回路33が接続されている。アーク検出回路33は、アーク放電が発生したときプラズマ負荷Pのインピーダンスが急激に小さくなって、急激な電圧低下が起こり、それに伴って電流が増加することから、検出回路31で検出された出力電流及び/または出力電圧の変化量からアーク放電の発生を検出する。アーク検出回路33にはアーク処理回路34が通信自在に接続され、アーク処理回路34は、CPU回路4に通信自在に接続されている。直流電源部2からの負の出力5bには、プラズマ負荷Pと直列に第一のスイッチング素子SW1が設けられている。また、正負の両出力5a、5b間には、第一のスイッチング素子SW1の位置より直流電源部2側でプラズマ負荷Pと並列に第二のスイッチング素子SW2及び逆電圧を印加する逆電圧印加部6が設けられている。第一のスイッチング素子SW1は、双方向スイッチとして構成され、例えばIGBTとダイオードdとを備える。そして、CPU回路4に通信自在に接続されたドライバー回路Dによりそのオン、オフの切換えが制御される。また、第二のスイッチング素子SW2は、単方向スイッチとして構成され、例えば、IGBTを備える。そして、上記同様、CPU回路4に通信自在に接続されたドライバー回路Dによりそのオン、オフの切換えが制御される。なお、第一、第二の両スイッチング素子SW1、SW2は、上記に限定されるものではなく、例えば、第一のスイッチング素子としては、2個のIGBTを組み合わせて構成することができ、また、FET等のトランジスタを用いることもできる。逆電圧印加部6はトランスから構成され、このトランスの一次側巻線61は、負の出力5bにおいてこの負の出力5bへの第二のスイッチング素子からの配線の接点より直流電源部側2で第一のスイッチング素子SW1と直列に接続されている。他方、トランスの二次側巻線62は、正負の両出力5a、5bに並列に設けられた第二のスイッチング素子SW2と直列に接続されている。次に、図2を参照して本実施形態の直流電源装置E1の動作を説明する。ターゲットTに電力投入する通常動作時、CPU回路4及びドライバー回路Dの制御により第二のスイッチング素子SW2をオフし、逆電圧印加部6からターゲットTへの逆電圧印加を停止した状態で、第一のスイッチング素子SW1のIGBTをオンすると、回路上ダイオードdがオンのため、直流電源部2からターゲットTに電力投入される。つまり、トランスの一次側巻線61と二次側巻線62とが直列接続されることで、直流電源部2からターゲットTに電力投入される。ターゲットTのスパッタ中に、アーク検知部3にてアーク放電が検知されると、CPU回路4及びドライバー回路Dの制御により第二のスイッチング素子SW2が先ずオンされる。これにより、ターゲットTとの間で閉回路がつくられてアーク放電を消孤するアーク処理が開始される。即ち、第二のスイッチング素子SW2がオンされると、トランスの二次側巻線62にて正の電圧が発生するため、第二のスイッチング素子SW2を通してターゲットTに正電圧が印加される。これにより、逆電圧印加部6から正電圧がターゲットTに印加されることでプラズマ負荷Pへのアークエネルギーが小さくなる。なお、本実施形態では、パルス状正電圧を印加しているが、波形はこれに限られるものではない。また、発生させる正の電圧は、通常動作時にターゲットTに投入する電力等を考慮して、トランスの一次側及び二次側の両巻線61、62の巻数比を適宜調節することで設定される。そして、所定期間逆電圧印加期間経過後、つまり、アークエネルギーが小さくなった後、第一のスイッチング素子SW1のIGBTをオフすると、ダイオードdもオフとなり、非常に大きな過電圧の発生なしに、直流電源部2及び逆電圧印加部6からプラズマ負荷Pが所定期間切り離されて出力遮断期間となる。このとき、第二のスイッチング素子SW2は、オン状態のままであっても、または、オフに切換えてもよい。そして、出力遮断期間において、出力電流及び出力電圧が0になり、アーク放電へのエネルギー供給が一旦遮断される。最後に、CPU回路4及びドライバー回路Dの制御により第二のスイッチング素子SW2がオフされると共に、第一のスイッチング素子SW1のダイオードdがオンされてアーク処理が終了し、通常動作に戻る。ここで、通常、直流電源部2からの出力電圧が大きく、ターゲットTに出力電流が流れている状態では、第一のスイッチング素子SW1をオン、オフさせると、非常に大きな過電圧が発生してしまうが、上記構成を採用すれば、第二のスイッチング素子SW2により予め電圧や電流を小さいレベルにしているため、第一のスイッチング素子SW1の過電圧保護用の回路は簡単で済む。また、アーク処理時に、正電圧を印加するために別電源を用いることなく、トランス6にて正電圧を発生できるため、信頼性やコストの点で有利である。その上、上記従来例のものでは、比較的短い時間で正電圧を発生させてアーク処理を終了させないと、逆電流の増加が大きくなるのに対して、本実施形態では、第一及び第二の各スイッチング素子SW1、SW2を用いることで正電圧の発生時間を制限できるため、通常のプラズマ放電時に投入される電圧の10以下の正電圧、例えば、3~5程度の正電圧を印加させても、プラズマ負荷Pとの切り離し時間を十分とれば、十分なアーク放電を消孤するための操作が実現できる。以上説明したように、本実施形態では、上記従来例とは異なり、逆電圧印加期間経過後に、出力遮断期間を設けたことで、逆電圧印加期間と出力遮断期間とをそれぞれ最適に設定できる。その結果、アーク放電発生時のアークエネルギーを最小化してアーク放電を消弧でき、しかも、消弧処理から復帰する際に、出力遮断期間を設けてエネルギー供給を一旦遮断しているため、アーク放電の継続や再発を確実に抑制できる。つまり、アーク放電を消弧する際には、正電圧印加の期間は可能な限り短くしてアーク電流を急速に0Aまで持っていき、アーク放電が消弧した後に、ターゲットTの表面状態この切り離されている間にターゲットTが冷却される等と処理室1内の雰囲気とからアーク放電が再発生しない程度に戻るまでの時間だけ、直流電源部からターゲットTへのエネルギーの供給を切断でき、その結果、通常動作復帰後にアーク放電が再発しない最適なアーク処理を行い得る。上記実施形態では、逆電圧印加部6としてトランスを用いたものを例に説明したが、これに限定されるものではない。図3及び図4を参照して説明すれば、他の実施形態に係る直流電源装置E2では、逆電圧印加部6は、パルス状の正電圧をターゲットTに印加し得る正電圧発生回路60から構成できる。この場合、正電圧発生回路60は、例えば、直流電源部2と同様の構成とでき、その正の出力は第二のスイッチング素子SW2と直列に接続され、その負の出力はターゲットTに接続される。そして、アーク検知部3にてアーク放電の発生が検知されると、第二のスイッチング素子SW2をオンすると同時に、第一のスイッチング素子SW1をオフすれば、逆電圧印加期間となる。逆電圧印加期間経過後、第二のスイッチング素子SW2をオフすることで出力遮断期間となり、この出力遮断期間経過後に、第一のスイッチング素子SW1をオンして通常のプラズマ放電状態となる。このような構成を採用すれば、通常のプラズマ放電状態と無関係に、アーク放電の消孤のために印加すべき正電圧のレベル電圧を簡単に制御できるため、様々なアーク処理に対応することが実現できる。また、上記実施形態では、逆電圧印加期間と出力遮断期間とを連続して1回設けたものを例に説明したが、これに限定されるものではない。つまり、図5に示すように、CPU回路4及びドライバー回路Dの制御により、上述したアーク処理が連続して繰り返されるようにしてもよい。これによれば、逆電圧印加期間に引き続き出力遮断期間を設けた場合、逆スパッタやそれに伴う逆アーク放電の発生を防止するために、逆電圧印加期間は可能な限り短くすることが好ましいが、基板SやターゲットTへのチャージアップによりアーク放電の頻度が多いような場合には、チャージアップの防止効果として、逆パルスの発生は有効である。このため、上記のように、チャージアップ防止のため逆電圧を印加することで逆スパッタになり易い場合には、パルス幅と出力遮断時間を短くして複数回繰り返すことで二回目以降の逆電圧印加期間が帯電防止となる、確実にアーク放電の消孤できる。この場合、最後に逆電圧の印加を停止した直後に、第一のスイッチング素子SW1によりターゲットTへの通電を再開すればよい。また、上記実施形態では、最適なアーク処理を行うことを例に本発明の直流電源装置E1,E2を説明したが、これに限定されるものではなく、第一及び第二のスイッチング素子SW1、SW2及び逆電圧印加部6を備えた直流電源装置E1、E2は、ターゲットTのスパッタ中に、ターゲットTや基板Sへのチャージアップに起因したアーク放電発生を低減させるものとして機能させることもできる。即ち、直流電源装置E1を例にすると、図6aに示すように、通常動作中、所定の間隔にて、CPU回路4及びドライバー回路Dの制御により第二のスイッチング素子SW2が先ずオンしてターゲットTとの間で閉回路をつくり、帯電防止処理が開始される。即ち、第二のスイッチング素子SW2をオンすると、トランス6の二次側巻線62にて正の電圧が発生するため、第二のスイッチング素子SW2を通してターゲットTに正電圧が印加される。そして、所定期間帯電防止期間経過後、第一のスイッチング素子SW1をオフすると、プラズマ負荷Pが所定期間切り離され、逆アークの発生を防止する出力遮断期間となる。その後、CPU回路4及びドライバー回路Dの制御により第二のスイッチング素子SW2をオフすると共に、第一のスイッチング素子SW1をオンすると、帯電防止処理が終了して通常動作に戻る。なお、帯電防止処理を行う回数や間隔は、ターゲットTへの投入電力、その使用頻度やターゲットTの種類に応じて適宜設定される。また、上記間隔は、等間隔であっても、異なる間隔であってもよい。なお、逆電圧を印加する波形は、アーク処理時と帯電防止処理時とで異なる方が効果的である。通常アーク処理には、逆電圧発生はアーク放電が消弧できれば良いので、できるだけ短くして、出力遮断期間を逆に長くすることで、特にターゲットT表面の状態を熱的にも正常状態に早く戻すことができる。一方、帯電防止処理では、アーク放電状態ではなく、通常のプラズマ放電から逆電圧に移行するために、ターゲットT表面やプラズマ状態は正常なため、チャージアップ防止効果が大きくなるように逆電圧期間を長くとり、出力遮断期間は逆スパッタを防止する時間のみあればよいので非常に短い時間でも良い。逆スパッタが問題にならない場合には、出力遮断時間が0でも良い。さらに、図6bに示すように、アーク処理を行った後に、図6aに示す帯電防止処理を実施することで、基板SやターゲットTへのチャージアップを低減し、アーク放電発生の頻度を低減するようにしてもよい。この時もまた、アーク処理時の正電圧印加の波形と、帯電防止処理時の正電圧印加の波形とは、上記同様、異なる方が効果的である。また、図6cに示すように、アーク処理後に、帯電防止処理として逆電圧を複数回2回発生させてもよい。"