下層配線と、2層以上の中間層を介して前記下層配線上に配置され、前記下層配線と同一方向に引き出された上層配線と、前記下層配線とその上の第1の中間層とを接続し、前記下層配線と前記第1の中間層との間にマトリックス状に配置された第1の導電体と、前記上層配線とその下の第2の中間層とを接続し、前記上層配線と前記第2の中間層との間にマトリックス状に配置された第2の導電体と、前記第1の中間層と前記第2の中間層とを接続し、前記第1の導電体および前記第2の導電体のマトリックス配置に対して、前記下層配線および前記上層配線の引き出し側の少なくとも1列分が除去された第3の導電体と、前記第1の中間層に設けられ、前記第1の導電体と前記第3の導電体を媒介する第1の中間配線と、前記第2の中間層に設けられ、前記第2の導電体と前記第3の導電体を媒介する第2の中間配線とを備えることを特徴とする半導体装置。下層配線と、2層以上の中間層を介して前記下層配線上に配置され、前記下層配線と同一方向に引き出される上層配線と、前記下層配線とその上の第1の中間層とを接続する複数の第1の導電体と、前記上層配線とその下の第2の中間層とを接続する複数の第2の導電体と、前記第1の中間層と前記第2の中間層とを接続し、前記下層配線および前記上層配線の引き出し側において、前記第1の導電体および前記第2の導電体よりも個数が少ない第3の導電体とを備えることを特徴とする半導体装置。前記第1の中間層に設けられ、前記第1の導電体と前記第3の導電体を媒介する第1の中間配線と、前記第2の中間層に設けられ、前記第2の導電体と前記第3の導電体を媒介する第2の中間配線とを備えることを特徴とする請求項2に記載の半導体装置。前記第1の導電体、前記第2の導電体および前記第3の導電体はそれぞれマトリックス状に配置され、前記第3の導電体は、前記第1の導電体および前記第2の導電体に対して、前記下層配線および前記上層配線の引き出し側の少なくとも1列分が除去されていることを特徴とする請求項2または3に記載の半導体装置。前記上層配線は半導体基板上に形成されたパッドに接続され、前記下層配線は半導体基板に形成された保護素子に接続されていることを特徴とする請求項2から3のいずれか1項に記載の半導体装置。本発明の一つの実施形態の目的は、多層配線の層間接続を行う導電体の電流集中を低減させることが可能な半導体装置を提供することである。実施形態の半導体装置によれば、下層配線と、上層配線と、複数の第1の導電体と、複数の第2の導電体と、第3の導電体とが設けられている。上層配線は、2層以上の中間層を介して前記下層配線上に配置され、前記下層配線と同一方向に引き出される。複数の第1の導電体は、前記下層配線とその上の第1の中間層とを接続する。複数の第2の導電体は、前記上層配線とその下の第2の中間層とを接続する。第3の導電体は、前記第1の中間層と前記第2の中間層とを接続し、前記下層配線および前記上層配線の引き出し側において、前記第1の導電体および前記第2の導電体よりも個数が少ない。以下、実施形態に係る半導体装置について図面を参照しながら説明する。なお、これらの実施形態により本発明が限定されるものではない。第1実施形態図1は、第1実施形態に係る半導体装置の概略構成を配線層ごとに分離して示す斜視図である。図1において、下層配線H1上には上層配線H6が形成され、下層配線H1と上層配線H6は互いに同一方向に引き出されている。ここで、下層配線H1と上層配線H6との間には2層以上の中間層が設けられている。この中間層には、中間配線H2~H5、H7、H8が設けられ、中間配線H2~H5は下層配線H1と上層配線H6とを接続するために用いられている。また、中間配線H7、H8は、下層配線H1および上層配線H6と電気的に分離され、下層配線H1および上層配線H6と異なる電流経路に用いられている。なお、中間層は、下層配線H1と上層配線H6との間に設けられた導電層をいう。例えば、中間層は、配線から構成されていてもよいし、電極から構成されていてもよいし、埋め込み導体から構成されていてもよい。下層配線H1と中間配線H2とは導電体B1を介して互いに接続され、中間配線H2と中間配線H3とは導電体B2を介して互いに接続され、中間配線H3と中間配線H4とは導電体B3を介して互いに接続され、中間配線H4と中間配線H5とは導電体B4を介して互いに接続され、中間配線H5と上層配線H6とは導電体B5を介して互いに接続されている。なお、下層配線H1、上層配線H6および中間配線H2~H5、H7、H8の材料は、例えば、AlまたはCuなどの金属を用いることができる。導電体B5~B1の材料は、例えば、Al、CuまたはWなどの金属を用いるようにしてもよいし、不純物がドープされた多結晶シリコンなどを用いるようにしてもよい。また、導電体B1~B5はそれぞれマトリックス状に配置することができ、図1の例では、導電体B1、B5は4行4列に渡ってそれぞれ配置されている。また、導電体B1~B5の形状は円柱形であってもよいし、角柱形であってもよい。ここで、中間配線H2~H5間に接続される導電体B2~B4は、下層配線H1または上層配線H6に接続される導電体B1、B5に対して、下層配線H1および上層配線H6の引き出し側の個数が少なくなっている。例えば、図1の例では、導電体B2、B4では、下層配線H1および上層配線H6の引き出し側の1列分が除去され、4行3列に渡ってそれぞれ配置されている。導電体B3では、下層配線H1および上層配線H6の引き出し側の2列分が除去され、4行2列に渡って配置されている。そして、上層配線H6を流れる電流Iは、導電体B5~B1を順次介して下層配線H1に導かれる。そして、下層配線H1において、上層配線H6を流れる電流Iが折り返されることで、上層配線H6を流れる電流と反対の方向に電流Iが流れる。ここで、導電体B1~B5の個数が全て等しいものとすると、下層配線H1および上層配線H6の引き出し側の電流パスはP1となり、その外側の電流パスはP0となる。電流パスP1は電流パスP0に比べて経路が短いため、抵抗が小さくなり、電流パスP0を通る電流に比べて電流パスP1を通る電流の方が大きくなる。この時、電流パスP1を通る電流が想定値を超えると、ジュール熱によって電流パスP1上にある導電体B1~B5が破壊される。一方、下層配線H1および上層配線H6の引き出し側において、導電体B1、B5の個数に比べて導電体B2~B4の個数を少なくすると、下層配線H1および上層配線H6の引き出し側の電流パスはP2となる。このため、電流パスP1に比べて電流パスP2の経路を長くすることができ、抵抗を増大させることができる。この結果、電流パスP2を通る電流を減らすことができ、電流パスP2上にある導電体B1~B5がジュール熱によって破壊されるのを防止することができる。なお、図1の例では、下層配線H1と上層配線H6との間に中間配線H2~H5を4層分だけ設ける方法を説明したが、下層配線H1と上層配線H6との間の中間配線は2層以上ならいくつでもよい。また、図1の例では、導電体B1、B5は4行4列に渡ってそれぞれ配置する方法について説明したが、マトリックス配置における列数と行数はいくつでもよい。第2実施形態図2は、第2実施形態に係る半導体装置の概略構成を配線層ごとに分離して示す斜視図である。図2において、この実施形態では、図1の中間配線H3~H4の代わりに中間配線H3 ́~H4 ́が設けられている。中間配線H3~H4は中間配線H1、H5と同一のサイズであるのに対して、中間配線H3 ́、H4 ́は中間配線H1、H5に比べてサイズが小さくなっている。具体的には、中間配線H4 ́では、下層配線H1および上層配線H6の引き出し側の1列分の導電体B4が除去されるとともに、その部分の中間配線H4 ́も除去されている。中間配線H3 ́では、下層配線H1および上層配線H6の引き出し側の2列分の導電体B3が除去されるとともに、1列分の中間配線H3 ́も除去されている。3実施形態図3は、第3実施形態に係る半導体装置の導電体ごとに流れる電流の数値例を示す断面図である。なお、図3では、導電体B11~B15が10列分だけ配置されている例を示した。また、各導電体B11~B15内に示した数値は、中間配線H12~H15全体に流れる電流を1Aとした時の各導電体B11~B15に個別に流れる電流の値である。図3において、半導体基板10上には下層配線H11が形成され、下層配線H11上には上層配線H16が形成されている。ここで、下層配線H11と上層配線H16は互いに同一方向に引き出されている。また、半導体基板10には保護素子11および集積回路13が形成され、半導体基板10上にはパッド12が配置されている。なお、保護素子11は、例えば、ダイオードなどの静電保護素子であってもよい。そして、下層配線H11は保護素子11に接続され、上層配線H16はパッド12に接続されている。また、下層配線H11と上層配線H16との間には中間配線H12~H15が4層に渡って設けられている。そして、下層配線H11と中間配線H12とは導電体B11を介して互いに接続され、中間配線H12と中間配線H13とは導電体B12を介して互いに接続され、中間配線H13と中間配線H14とは導電体B13を介して互いに接続され、中間配線H14と中間配線H15とは導電体B14を介して互いに接続され、中間配線H15と上層配線H16とは導電体B15を介して互いに接続されている。ここで、導電体B12、B14では、下層配線H11および上層配線H16の引き出し側の1列分が除去されている。導電体B13では、下層配線H11および上層配線H16の引き出し側の2列分が除去されている。この時、下層配線H11および上層配線H16の引き出し側の導電体B12~B14を除去しない場合は、下層配線H11および上層配線H16の引き出し側の1列目の導電体B11、B15に流れる電流は152mAである。また、下層配線H11および上層配線H16の引き出し側の導電体B12~B14を除去しない場合は、下層配線H11および上層配線H16の引き出し側の10列目の導電体B11、B15に流れる電流は74.3mAである。これに対して、図3に示すように、下層配線H11および上層配線H16の引き出し側の導電体B12~B14を除去した場合は、下層配線H11および上層配線H16の引き出し側の1列目の導電体B11、B15に流れる電流は146mAである。また、下層配線H11および上層配線H16の引き出し側の導電体B12~B14を除去した場合は、下層配線H11および上層配線H16の引き出し側の10列目の導電体B11、B15に流れる電流は77.3mAである。このため、下層配線H11および上層配線H16の引き出し側では、導電体B11、B15に流れる電流が減少するのに対して、その外側では導電体B11、B15に流れる電流が増大する。この結果、下層配線H11および上層配線H16の引き出し側の導電体B12~B14を除去することにより、導電体B11、B15の各列に流れる電流の均一性を向上させることができ、導電体B11、B15の引き出し側の一部への電流集中を緩和することが可能となることから、導電体B11、B15の熱破壊に対する耐性を向上させることができる。第4実施形態図4は、第4実施形態に係る半導体装置の導電体ごとに流れる電流の数値例を示す断面図である。なお、図4の例では、導電体B21~B25が10列分だけ配置されている例を示した。また、各導電体B21~B25内に示した数値は、中間配線H22~H25全体に流れる電流を1Aとした時の各導電体B21~B25に個別に流れる電流の値である。図4において、半導体基板10上には下層配線H21が形成され、下層配線H21上には上層配線H26が形成されている。ここで、下層配線H21と上層配線H26は互いに同一方向に引き出されている。また、半導体基板10には保護素子11および集積回路13が形成され、半導体基板10上にはパッド12が配置されている。そして、下層配線H21は保護素子11に接続され、上層配線H26はパッド12に接続されている。また、下層配線H21と上層配線H26との間には中間配線H22~H25が4層に渡って設けられている。そして、下層配線H21と中間配線H22とは導電体B21を介して互いに接続され、中間配線H22と中間配線H23とは導電体B22を介して互いに接続され、中間配線H23と中間配線H24とは導電体B23を介して互いに接続され、中間配線H24と中間配線H25とは導電体B24を介して互いに接続され、中間配線H25と上層配線H26とは導電体B25を介して互いに接続されている。ここで、導電体B22~B24では、下層配線H21および上層配線H26の引き出し側の2列分が除去されている。この時、下層配線H21および上層配線H26の引き出し側の導電体B22~B24を除去しない場合は、下層配線H21および上層配線H26の引き出し側の1列目の導電体B21、B25に流れる電流は152mAである。また、下層配線H21および上層配線H26の引き出し側の導電体B22~B24を除去しない場合は、下層配線H21および上層配線H26の引き出し側の10列目の導電体B21、B25に流れる電流は74.3mAである。これに対して、図4に示すように、下層配線H21および上層配線H26の引き出し側の導電体B22~B24を除去した場合は、下層配線H21および上層配線H26の引き出し側の1列目の導電体B21、B25に流れる電流は141mAである。また、下層配線H21および上層配線H26の引き出し側の導電体B22~B24を除去した場合は、下層配線H21および上層配線H26の引き出し側の10列目の導電体B21、B25に流れる電流は80.0mAである。この結果、下層配線H21および上層配線H26の引き出し側の導電体B22~B24を除去することにより、導電体B21、B25の各列に流れる電流の均一性を向上させることができ、導電体B21、B25の引き出し側の一部への電流集中を緩和することが可能となることから、導電体B21、B25の熱破壊に対する耐性を向上させることができる。また、図3の方法に比べて、下層配線H21および上層配線H26の引き出し側の導電体B22~B24の除去する個数を増大させることにより、導電体B21、B25の各列に流れる電流の均一性をより一層向上させることができる。第5実施形態図5は、第5実施形態に係る半導体装置の導電体ごとに流れる電流の数値例を示す断面図である。なお、図5の例では、導電体B31~B35が16列分だけ配置されている例を示した。また、各導電体B31~B35内に示した数値は、中間配線H32~H35全体に流れる電流を1Aとした時の各導電体B31~B35に個別に流れる電流の値である。図5において、半導体基板10上には下層配線H31が形成され、下層配線H31上には上層配線H36が形成されている。ここで、下層配線H31と上層配線H36は互いに同一方向に引き出されている。また、半導体基板10には保護素子11および集積回路13が形成され、半導体基板10上にはパッド12が配置されている。そして、下層配線H31は保護素子11に接続され、上層配線H36はパッド12に接続されている。また、下層配線H31と上層配線H36との間には中間配線H32~H35が4層に渡って設けられている。そして、下層配線H31と中間配線H32とは導電体B31を介して互いに接続され、中間配線H32と中間配線H33とは導電体B32を介して互いに接続され、中間配線H33と中間配線H34とは導電体B33を介して互いに接続され、中間配線H34と中間配線H35とは導電体B34を介して互いに接続され、中間配線H35と上層配線H36とは導電体B35を介して互いに接続されている。ここで、導電体B32~B34では、下層配線H31および上層配線H36の引き出し側の4列分が除去されている。この時、下層配線H31および上層配線H36の引き出し側の導電体B32~B34を除去しない場合は、下層配線H31および上層配線H36の引き出し側の1列目の導電体B31、B35に流れる電流は133mAである。また、下層配線H31および上層配線H36の引き出し側の導電体B32~B34を除去しない場合は、下層配線H31および上層配線H36の引き出し側の16列目の導電体B31、B35に流れる電流は34.8mAである。これに対して、図5に示すように、下層配線H31および上層配線H36の引き出し側の導電体B32~B34を除去した場合は、下層配線H31および上層配線H36の引き出し側の1列目の導電体B31、B35に流れる電流は117mAである。また、下層配線H21および上層配線H26の引き出し側の導電体22~B24を除去した場合は、下層配線H31および上層配線H36の引き出し側の16列目の導電体B31、B35に流れる電流は42.5mAである。この結果、下層配線H31および上層配線H36の引き出し側の導電体B32~B34を除去することにより、導電体B31、B35の各列に流れる電流の均一性を向上させることができ、導電体B31、B35の引き出し側の一部への電流集中を緩和することが可能となることから、導電体B31、B35の熱破壊に対する耐性を向上させることができる。また、図4の方法に比べて、導電体B31~B35のマトリックス配置される個数を増大させることにより、導電体B31、B35の各列に流れる電流の均一性をより一層向上させることができる。第6実施形態図6は、第6実施形態に係る半導体装置の導電体ごとに流れる電流の数値例を示す斜視図である。図1の導電体B2、B4では、下層配線H1および上層配線H6の引き出し側の1列分全体を除去し、図1の導電体B3では、下層配線H1および上層配線H6の引き出し側の2列分全体を除去した。これに対し、図6の導電体B2~B4では、下層配線H1および上層配線H6の引き出し側の1列分の一部が除去されている。この時、導電体B2~B4では、各中間層ごとに導電体B2~B4が除去される位置を変えるようにしてもよい。例えば、導電体B2、B4では、下層配線H1および上層配線H6の引き出し側の1列分の外側の導電体B2、B4のみを除去し、導電体B3では、下層配線H1および上層配線H6の引き出し側の1列分の内側の導電体B3のみおよび2列目全体を除去することができる。この時、下層配線H1および上層配線H6の引き出し側を流れる電流は、導電体B2~B4の位置の違いに応じて蛇行するため、下層配線H1および上層配線H6の引き出し側の電流パスはP3となる。このため、電流パスP1に比べて電流パスP3の経路を長くすることができ、抵抗を増大させることができる。この結果、電流パスP3を通る電流を減らすことができ、電流パスP3上にある導電体B1~B5がジュール熱によって破壊されるのを防止することができる。本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。