"物理量の印加によって静電容量が変化する容量部と、該容量部の静電容量変化を電圧に変換する変換部と、を備える容量式物理量検出装置であって、前記変換部は、前記容量部の出力信号を増幅する演算増幅器と、該演算増幅器の入出力端子間に設けられたメインスイッチと、複数の帰還コンデンサと、各帰還コンデンサと直列接続され、対応する帰還コンデンサを前記メインスイッチと、閉状態において並列接続する帰還スイッチと、を備えるC-V変換回路を有し、前記変換部の出力信号に基づいて、前記帰還スイッチの少なくとも1つを選択して、選択した帰還スイッチを閉状態とすることで、選択された帰還スイッチと直列接続された帰還コンデンサを、前記メインスイッチと並列接続する選択部を備えており、前記選択部は、前記変換部の出力信号の電圧と、予め設定された閾値電圧とを比較する比較部と、該比較部の出力信号に基づいて、前記変換部の出力信号の電圧が、その出力信号の飽和電圧よりも低く、且つ、前記閾値電圧よりも高くなるように、帰還スイッチを切り替える切替部と、を有することを特徴とする容量式物理量検出装置。前記比較部は、前記変換部の出力信号の電圧が、前記閾値電圧よりも高い場合と低い場合とで、出力する信号の電圧レベルが切り替わるものであり、前記切替部は、前記比較部の出力信号の電圧レベルが切り替わるまで、前記メインスイッチと並列接続される帰還コンデンサの静電容量を、前記帰還スイッチの切り替え毎に徐々に小さくなるように、前記帰還スイッチを順次切り替えることで、前記変換部の出力信号の電圧が、前記飽和電圧よりも低く、且つ、前記閾値電圧よりも高くなるように、前記帰還スイッチを切り替えることを特徴とする請求項1に記載の容量式物理量検出装置。前記閾値電圧は、前記変換部の出力信号の飽和電圧の半分の値であり、前記切替部は、前記比較部の出力信号の電圧レベルが切り替わるまで、前記メインスイッチと並列接続される帰還コンデンサの静電容量を、前記帰還スイッチの切り替え毎に1/2倍ずつ小さくなるように、前記帰還スイッチを順次切り替えることで、前記変換部の出力信号の電圧が、前記飽和電圧よりも低く、且つ、前記閾値電圧よりも高くなるように、前記帰還スイッチを切り替えることを特徴とする請求項2に記載の容量式物理量検出装置。前記比較部は、前記変換部の出力信号の電圧が、前記閾値電圧よりも高い場合と低い場合とで、出力する信号の電圧レベルが切り替わるものであり、前記切替部は、前記比較部の出力信号の電圧レベルが切り替わるまで、前記メインスイッチと並列接続される帰還コンデンサの静電容量を、前記帰還スイッチの切り替え毎に徐々に大きくなるように、前記帰還スイッチを順次切り替えることで、前記変換部の出力信号の電圧が、前記飽和電圧よりも低く、且つ、前記閾値電圧よりも高くなるように、前記帰還スイッチを切り替えることを特徴とする請求項1に記載の容量式物理量検出装置。前記閾値電圧は、前記変換部の出力信号の飽和電圧の半分の値であり、前記切替部は、前記比較部の出力信号の電圧レベルが切り替わるまで、前記メインスイッチと並列接続される帰還コンデンサの静電容量を、前記帰還スイッチの切り替え毎に2倍ずつ大きくなるように、前記帰還スイッチを順次切り替えることで、前記変換部の出力信号の電圧が、前記飽和電圧よりも低く、且つ、前記閾値電圧よりも高くなるように、前記帰還スイッチを切り替えることを特徴とする請求項4に記載の容量式物理量検出装置。前記選択部は、閾値電圧の異なる複数の比較部を有し、前記切替部は、複数の前記比較部それぞれの出力信号の電圧レベルに対応した帰還スイッチを閉状態とすることで、前記変換部の出力信号の電圧が、前記飽和電圧よりも低く、且つ、1つの前記比較部の閾値電圧よりも高くなるように、前記帰還スイッチを切り替えることを特徴とする請求項1に記載の容量式物理量検出装置。前記比較部の出力信号に優先して、前記切替部を強制的に制御する制御部を有することを特徴とする請求項6に記載の容量式物理量検出装置。前記変換部は、前記演算増幅器に基準電圧を印加する基準電源を有し、前記演算増幅器は2つの入力端子を有し、一方の入力端子に前記容量部が接続され、他方の入力端子に前記基準電源が接続されており、前記基準電源によって基準電圧が変動されている状態において、前記制御部によって前記切替部が強制的に制御されることで、前記帰還スイッチが選択されることを特徴とする請求項7に記載の容量式物理量検出装置。前記容量部に蓄積される電荷量を強制的に変動させる変化部を有し、前記変化部によって前記電荷量が変動されている状態において、前記制御部によって前記切替部が強制的に制御されることで、前記帰還スイッチが選択されることを特徴とする請求項7に記載の容量式物理量検出装置。前記変換部は、前記演算増幅器の出力信号を一時的に保持するサンプルホールド回路を有し、前記演算増幅器の出力信号は、前記サンプルホールド回路を介して、前記選択部に入力されることを特徴とする請求項1~9いずれか1項に記載の容量式物理量検出装置。前記変換部の出力信号を処理する処理部を有し、該処理部には、前記変換部の出力信号と共に、選択された帰還スイッチと直列接続された帰還コンデンサの情報を含む信号と、信号処理の開始情報を含む信号とが、前記選択部から入力されることを特徴とする請求項10に記載の容量式物理量検出装置。前記処理部は、前記変換部の出力信号をアナログ信号からデジタル信号に変換するA/D変換回路と、前記A/D変換回路から出力されるデジタル信号を処理するデジタル信号処理回路と、を有し、前記信号処理の開始情報を含む信号は、前記A/D変換回路及び前記デジタル信号処理回路の少なくとも一方に入力されることを特徴とする請求項11に記載の容量式物理量検出装置。前記デジタル信号処理回路は、前記変換部の出力信号に含まれる高周波数成分を除去するローパスフィルタと、該ローパスフィルタの出力信号を増幅するアンプと、を含むことを特徴とする請求項12に記載の容量式物理量検出装置。前記処理部は、選択された帰還スイッチと直列接続された帰還コンデンサの情報を含む信号に基づいて、前記容量部の静電容量変化感度を調整し、帰還コンデンサ切替時の誤差を補正することを特徴とする請求項11~13のいずれか1項に記載の容量式物理量検出装置。前記処理部は、選択された帰還スイッチと直列接続された帰還コンデンサの情報を含む信号に対応する静電容量変化感度調整係数と帰還コンデンサ切替補正係数とを、前記変換部の出力信号に乗算することで、前記静電容量変化感度を調整し、前記帰還コンデンサ切替時の誤差を補正することを特徴とする請求項14に記載の容量式物理量検出装置。前記処理部は、選択された帰還スイッチと直列接続された帰還コンデンサの情報を含む信号に対応する静電容量変化感度調整係数と帰還コンデンサ切替補正係数とが積算された積算係数を、前記変換部の出力信号に乗算することで、前記静電容量変化感度調整を調整し、前記帰還コンデンサ切替時の誤差を補正することを特徴とする請求項14に記載の容量式物理量検出装置。上記したように、特許文献1に示される容量式物理量検出装置では、外部信号に基づいて、帰還コンデンサを選択することで、加速度の検出範囲を設定することが可能な構成となっている。そのため、外部信号に基づいて設定された帰還コンデンサの検出範囲外の加速度が印加された場合、その加速度を検出することができなかった。また、印加された加速度を高感度で検出するのに適した帰還コンデンサが選択されているとは限らず、加速度を高感度で検出することができなかった。ところで、特許文献1では、C-V変換回路の出力信号が、サンプルホールド回路と、ローパスフィルタと、増幅回路とを介して外部に出力される。そして、上記した選択手段の主な構成要素であるデコーダに外部信号が入力され、デコーダの出力信号によって、スイッチ手段と並列接続する帰還コンデンサが選択されるようになっている。この構成の場合、例えば、増幅回路から容量式物理量検出装置の外部に出力された信号に基づいて、デコーダに入力される外部信号を生成し、その生成された外部信号をデコーダに入力することで、印加された加速度を検出範囲に含み、且つ、印加された加速度を高感度で検出するのに適した帰還コンデンサを選択することも考えられる。しかしながら、上記したように、C-V変換回路の出力信号は、ローパスフィルタを含み、C-V変換回路の後段に位置する処理部を介して外部に出力される。そのため、この出力信号は、C-V変換回路の後段に位置する処理部、及び、容量式物理量検出装置の外部に設けられた素子によって遅延されることとなる。この結果、印加された加速度に即応して、その加速度を検出範囲に含む帰還コンデンサを選択することが困難となる。そこで、本発明は上記問題点に鑑み、印加された物理量を高感度で検出するのに適した帰還コンデンサを選択することで、物理量の検出感度が向上された容量式物理量検出装置を提供することを目的とする。上記した目的を達成するために、請求項1に記載の発明は、物理量の印加によって静電容量が変化する容量部と、該容量部の静電容量変化を電圧に変換する変換部と、を備える容量式物理量検出装置であって、変換部は、容量部の出力信号を増幅する演算増幅器と、該演算増幅器の入出力端子間に設けられたメインスイッチと、複数の帰還コンデンサと、各帰還コンデンサと直列接続され、対応する帰還コンデンサをメインスイッチと、閉状態において並列接続する帰還スイッチと、を備えるC-V変換回路を有し、変換部の出力信号に基づいて、帰還スイッチの少なくとも1つを選択して、選択した帰還スイッチを閉状態とすることで、選択された帰還スイッチと直列接続された帰還コンデンサを、メインスイッチと並列接続する選択部を備えており、選択部は、変換部の出力信号の電圧と、予め設定された閾値電圧とを比較する比較部と、該比較部の出力信号に基づいて、変換部の出力信号の電圧が、その出力信号の飽和電圧よりも低く、且つ、閾値電圧よりも高くなるように、帰還スイッチを切り替える切替部と、を有することを特徴とする。このように本発明によれば、選択部は、変換部の出力信号に基づいて、帰還コンデンサの少なくとも1つをメインスイッチと並列接続演算増幅器の入出力端子間に接続する。その際、選択部は、変換部の出力信号の電圧が、変換部の出力信号の飽和電圧よりも低く、且つ、閾値電圧よりも高くなるように、帰還スイッチを切り替える。このように、本発明では、変換部の出力信号が飽和電圧に達しなく、且つ、その値が閾値電圧よりも高くなるように、帰還コンデンサが選択される。したがって、予め設定されていた帰還コンデンサに、その帰還コンデンサの検出範囲外の物理量が印加されたとしても、その物理量に応じた帰還コンデンサを選択することで、物理量を高感度で検出することができる。また、物理量の検出範囲を拡大することができる。請求項2に記載のように、比較部は、変換部の出力信号の電圧が、閾値電圧よりも高い場合と低い場合とで、出力する信号の電圧レベルが切り替わるものであり、切替部は、比較部の出力信号の電圧レベルが切り替わるまで、メインスイッチと並列接続される帰還コンデンサの静電容量を、帰還スイッチの切り替え毎に徐々に小さくなるように、帰還スイッチを順次切り替えることで、変換部の出力信号の電圧が、飽和電圧よりも低く、且つ、閾値電圧よりも高くなるように、帰還スイッチを切り替える構成が好適である。この構成の場合、特に、請求項3に記載のように、閾値電圧は、変換部の出力信号の飽和電圧の半分の値であり、切替部は、比較部の出力信号の電圧レベルが切り替わるまで、メインスイッチと並列接続される帰還コンデンサの静電容量を、帰還スイッチの切り替え毎に1/2倍ずつ小さくなるように、帰還スイッチを順次切り替えることで、変換部の出力信号の電圧が、飽和電圧よりも低く、且つ、閾値電圧よりも高くなるように、帰還スイッチを切り替える構成が好ましい。変換部の出力信号の電圧値Voutは、演算増幅器の基準電圧Vrefと、選択された帰還コンデンサに掛かる電圧Vfとの和によって表される。そして、変換部の出力信号の最小電圧Vminは、基準電圧Vrefに相当し、電圧値Voutは、電圧Vfによって変動する。請求項3に記載の発明の作用効果を説明する上において、主題となるのは、電圧Vfである。したがって、以下においては、説明が煩雑となることを避けるために、電圧Vrefを基準電圧として考える。この場合、Vminが0となり、VoutがVfと等しくなる。以下、請求項3に記載の発明の作用効果を説明するために、具体例を提示して説明する。静電容量比が、1:2:4:8の関係にある第1~第4の帰還コンデンサそれぞれが、演算増幅器の入出力端子間に接続されているとする。この場合、切替部は、帰還スイッチを切り替えることで、第4の帰還コンデンサから第1の帰還コンデンサまでを順に、演算増幅器の入出力端子間に接続する。帰還コンデンサに掛かる電圧は、帰還コンデンサの静電容量に反比例するので、第1~第4の帰還コンデンサそれぞれに掛かる電圧Vf1~Vf4の電圧比は、8:4:2:1となる。Vf4=Vfとすると、これらの電圧は、8Vf,4Vf,2Vf,Vfと表記される。これによれば、第4の帰還コンデンサに対応する帰還スイッチが閉状態とされている第4の帰還コンデンサが選択されている場合、変換部演算増幅器の出力信号の電圧値VoutがVfとなり、第3の帰還コンデンサが選択されている場合、電圧値Voutが2Vfとなる。また、第2の帰還コンデンサが選択されている場合、電圧値Voutが4Vfとなり、第4の帰還コンデンサが選択されている場合、電圧値Voutが8Vfとなる。このように、帰還コンデンサの選択が切り替わる毎に、電圧値Voutが徐々に大きくなる。請求項3に記載の発明では、比較部の閾値電圧V0が、変換部の出力信号の飽和電圧Vmaxの半分の値となっている。したがって、電圧Vfが閾値電圧V0に達しない場合、電圧Vfは飽和電圧Vmaxの半分の値よりも小さいこととなるので、電圧Vfを2倍した電圧2Vfも、飽和電圧Vmaxに達しないこととなる。同様にして、電圧2Vfが閾値電圧V0に達しない場合、電圧2Vfを2倍した電圧4Vfも、飽和電圧Vmaxに達しないこととなる。しかしながら、例えば、電圧4Vfが閾値電圧V0を超えた場合、電圧4Vfは飽和電圧Vmaxの半分よりも大きいこととなるので、電圧4Vfを2倍した電圧8Vfは、飽和電圧Vmaxを超えることとなる。したがって、上記例の場合、第1~第4の帰還コンデンサの内、変換部の出力信号の電圧が、飽和電圧よりも低く、且つ、閾値電圧よりも高くなる帰還コンデンサは、第2の帰還コンデンサであることがわかる。以上、具体例にて示したように、請求項3に記載の発明によれば、変換部の出力信号の電圧が、飽和電圧よりも低く、且つ、閾値電圧よりも高くなる帰還コンデンサ最も適した帰還コンデンサが選択されることがわかる。請求項4,5に記載の発明の作用効果は、請求項2,3に記載の発明の作用効果と同等なので、その記載を省略する。請求項6に記載のように、選択部は、閾値電圧の異なる複数の比較部を有し、切替部は、複数の比較部それぞれの出力信号の電圧レベルに対応した帰還スイッチを閉状態とすることで、変換部の出力信号の電圧が、飽和電圧よりも低く、且つ、1つの比較部の閾値電圧よりも高くなるように、帰還スイッチを切り替える構成が好ましい。これによれば、幾度も帰還スイッチの切り替えを行わなくても済むので、短時間で、最も適した帰還コンデンサを選択することができる。請求項7に記載のように、比較部の出力信号に優先して、切替部を強制的に制御する制御部を有する構成を採用することもできる。変換部の出力信号は、帰還コンデンサの容量に依存するので、変換部の出力信号の比をとることで、帰還コンデンサの容量比を検査することができる。請求項7に記載の構成においては、請求項8に記載のように、変換部は、演算増幅器に基準電圧を印加する基準電源を有し、演算増幅器は2つの入力端子を有し、一方の入力端子に容量部が接続され、他方の入力端子に基準電源が接続されており、基準電源によって基準電圧が変動されている状態において、制御部によって切替部が強制的に制御されることで、帰還スイッチが選択される構成が良い。演算増幅器の出力信号は、基準電圧と帰還コンデンサの容量とに依存するので、演算増幅器の出力信号を検査することで、切替部が正常に動作しているか正常に帰還スイッチを選択しているか否かを検査することができる。請求項9に記載の発明の作用効果は、請求項8に記載の発明の作用効果と同等なので、その記載を省略する。変換部の具体的な構成としては、請求項10に記載のように、変換部は、演算増幅器の出力信号を一時的に保持するサンプルホールド回路を有し、演算増幅器の出力信号は、サンプルホールド回路を介して、選択部に入力される構成を採用することができる。請求項11に記載のように、変換部の出力信号を処理する処理部を有し、該処理部には、変換部の出力信号と共に、選択された帰還スイッチと直列接続された帰還コンデンサの情報を含む信号と、信号処理の開始情報を含む信号とが、選択部から入力される構成を採用することができる。これにより、選択された帰還スイッチに対応する帰還コンデンサの静電容量と信号処理開始タイミングとが、処理部に入力される。処理部の具体的な構成としては、請求項12に記載のように、処理部は、変換部の出力信号をアナログ信号からデジタル信号に変換するA/D変換回路と、A/D変換回路から出力されるデジタル信号を処理するデジタル信号処理回路と、を有し、信号処理の開始情報を含む信号は、A/D変換回路及びデジタル信号処理回路の少なくとも一方に入力される構成を採用することができる。更には、請求項13に記載のように、デジタル信号処理回路は、変換部の出力信号に含まれる高周波数成分を除去するローパスフィルタと、該ローパスフィルタの出力信号を増幅するアンプと、を含む構成を採用することができる。請求項14に記載のように、処理部は、選択された帰還スイッチと直列接続された帰還コンデンサの情報を含む信号に基づいて、容量部の静電容量変化感度を調整し、帰還コンデンサ切替時の誤差を補正する構成が良い。その具体的な構成としては、請求項15に記載のように、処理部は、選択された帰還スイッチと直列接続された帰還コンデンサの情報を含む信号に対応する静電容量変化感度調整係数と帰還コンデンサ切替補正係数とを、変換部の出力信号に乗算する構成、若しくは、請求項16に記載のように、処理部は、選択された帰還スイッチと直列接続された帰還コンデンサの情報を含む信号に対応する静電容量変化感度調整係数と帰還コンデンサ切替補正係数とが積算された積算係数を、変換部の出力信号に乗算する構成がある。こうすることで、容量式物理量検出装置の出来栄えに依る静電容量変化感度を調整し、容量式物理量検出装置の寄生容量や帰還コンデンサの比精度に依る帰還コンデンサ切替時の誤差を補正することができる。以下、本発明を、物理量として加速度を検出するのに適用した場合の実施形態を図に基づいて説明する。第1実施形態図1は、第1実施形態に係る容量式加速度検出装置の概略構成を示す回路図である。図2は、電圧値Voutを説明するためのグラフ図である。図1に示すように、容量式加速度検出装置100は、要部として、センサチップ10と、変換部30と、選択部50と、処理部70と、を有する。容量式加速度検出装置100では、センサチップ10の出力信号が、変換部30に入力され、変換部30の出力信号が、選択部50と処理部70とに入力される。そして、選択部50の出力信号が、変換部30と処理部70とに入力され、処理部70の出力信号が、外部に出力される。センサチップ10は、加速度の印加に応じて静電容量が変化する第1コンデンサ11と第2コンデンサ12とを有する。2つのコンデンサ11,12は直列接続されており、コンデンサ11,12それぞれの直列接続された端部が可動するようになっている。コンデンサ11,12の直列接続された端部とは反対側の端部それぞれには、パルス信号が入力されるようになっており、第1コンデンサ11に入力される第1パルス信号と、第2コンデンサ12に入力される第2パルス信号とは、位相が180度ずれている。これにより、各パルス信号の電圧レベルが切り替わる毎に、コンデンサ11,12それぞれの端部に掛かる電圧レベルが反転している。したがって、各パルス信号の電圧レベルが切り替わる毎に、コンデンサ11,12に蓄積された電荷量が変化し、この変化量ΔQが、加速度の検出信号として変換部30に出力される。コンデンサ11,12が、特許請求の範囲に記載の容量部に相当する。2つのコンデンサ11,12を直列接続する配線と、変換部30の構成要素である演算増幅器33の反転入力端子とが電気的に接続されており、演算増幅器33の反転入力端子と出力端子との間に、変換部30の構成要素である帰還コンデンサ35が設けられている。帰還コンデンサ35が反転入力端子と出力端子とに接続され、後述するメインスイッチ34が開状態の場合、上記した電荷の変化量ΔQが、帰還コンデンサ35に蓄積される。この結果、帰還コンデンサ35の両端に、電荷の変化量ΔQと自身の静電容量とによって決定される電圧が生じ、この電圧が、演算増幅器33の出力端子から出力される。以上、示したように、センサチップ10にて容量に変換された加速度は、変換部30にて電圧に変換される。変換部30は、C-V変換回路31と、サンプルホールド回路32と、を有する。C-V変換回路31は、演算増幅器33と、メインスイッチ34と、帰還コンデンサ35と、帰還スイッチ36と、を有する。図1に示すように、演算増幅器33の反転入力端子は、コンデンサ11,12を直列接続する配線に接続され、非反転入力端子は、基準電圧Vrefを有する基準電源37を介して、グランドと接続されている。そして、演算増幅器33の反転入端子と出力端子との間に、n1本nは2以上の自然数の並列配線38が設けられており、第1本目の並列配線38にメインスイッチ34が設けられ、第2~n1本目の並列配線38それぞれに、1つの帰還コンデンサ35と、1つの帰還スイッチ36とが設けられている。メインスイッチ34と帰還スイッチ36との開閉状態は、上記したパルス信号の電圧レベルに依存している。第1パルス信号の電圧レベルがHiレベルであり、第2パルス信号の電圧レベルがLoレベルである場合、メインスイッチ34が閉状態となり、全ての帰還スイッチ36が閉状態となる。これにより、全ての帰還コンデンサ35に蓄積された電荷が放電される。反対に、第1パルス信号の電圧レベルがLoレベルであり、第2パルス信号の電圧レベルがHiレベルである場合、メインスイッチ34が開状態となり、少なくとも1つの帰還スイッチ36が閉状態を維持し、残りの帰還スイッチ36が開状態となる。メインスイッチ34が閉状態の時に、全ての帰還コンデンサ35に蓄積された電荷が放電され、メインスイッチ34が開状態の時に、少なくとも1つの帰還コンデンサ35に電荷が蓄積される。本実施形態では、各帰還コンデンサ35の静電容量が等しくなっており、帰還スイッチ36を開閉する個数を制御することによって、メインスイッチ34と並列接続演算増幅器33の反転入力端子と出力端子との間に接続される帰還コンデンサ35の個数が制御されるようになっている。並列接続された帰還コンデンサの静電容量は、並列接続された各帰還コンデンサの静電容量の総和によって表される。したがって、帰還コンデンサ35の静電容量がCfであり、k個kはn以下の自然数の帰還スイッチ36が閉状態とされた場合、演算増幅器33の反転入力端子と出力端子との間には、静電容量kCfのコンデンサが設けられることとなる。この状態では、メインスイッチ34と並列接続された帰還コンデンサ35にΔQの電荷が蓄積されるので、出力端子から出力される信号の電圧値Voutは、ΔQ/kCfVrefとなる。演算増幅器33の出力端子は、サンプルホールド回路32の入力端子に接続され、サンプルホールド回路32の出力端子は、選択部50と処理部70それぞれに接続されている。サンプルホールド回路32にて一時的に保持された電圧値Voutは、上記したパルス信号の電圧レベルの切り替わりに伴って、選択部50と処理部70それぞれに出力される。選択部50は、コンパレータ51と、カウンタ52と、アドレスデコーダ53と、を有する。コンパレータ51の出力端子は、カウンタ52と処理部70のA/D変換回路71それぞれの入力端子に接続され、カウンタ52の出力端子は、アドレスデコーダ53とデジタル信号処理回路72それぞれの入力端子に接続されている。そして、アドレスデコーダ53の出力端子が複数の帰還スイッチ36それぞれに独立して接続されている。コンパレータ51が、特許請求の範囲に記載の比較部に相当し、カウンタ52とアドレスデコーダ53とによって、特許請求の範囲に記載の切替部が構成されている。コンパレータ51は、変換部30の出力信号の最小電圧Vrefと最大電圧飽和電圧Vmaxとの中間値と等しい閾値電圧V0を保有している。コンパレータ51は、自身に入力される電圧値Voutの電圧レベルが、閾値電圧V0よりも低い場合に、電圧レベルが低い信号Lo信号を出力し、高い場合に、電圧レベルが高い信号Hi信号を出力する。コンパレータ51の出力信号は、カウンタ52と処理部70とに入力される。なお、カウンタ52に入力される信号は、コンパレータ51の出力信号ではなく、サンプルホールド回路32を構成するスイッチ図示略の制御信号でもかまわない。また、コンパレータ51の出力信号における、処理部70に入力される信号が、特許請求の範囲に記載の信号処理の開始情報を含む信号に相当する。カウンタ52は、自身に入力される信号の入力回数をカウントし、カウントした情報をアドレスデコーダ53と処理部70とに出力する機能を果たす。本実施形態では、カウンタ52のカウントをリセットするリセット信号が、A/D変換回路71から入力されるようになっており、リセット信号が入力された場合、カウンタ52のカウント数は1となる。カウンタ52の出力信号における、処理部70のデジタル信号処理回路72に入力される信号が、特許請求の範囲に記載の選択された帰還スイッチと直列接続された帰還コンデンサの情報を含む信号に相当する。アドレスデコーダ53は、カウンタ52から入力されるカウント情報に基づいて、帰還スイッチ36を閉状態とする閉信号を出力する機能を果たすものである。本実施形態に係るアドレスデコーダ53は、カウント数がPPは自然数の場合に、n/2P-1個の帰還スイッチ36を選択し、選択した帰還スイッチ36それぞれを閉状態とする。これにより、カウント数Pが増大するにつれて、演算増幅器33の反転入力端子と出力端子との間に接続される帰還コンデンサ35の数が2倍ずつ減少される。これによれば、カウント数Pの時の電圧値Voutは、電圧Vrefを基準電圧として考えると、ΔQ/kCfk=n/2P-1となる。したがって、図2に示すように、電圧値Voutは、カウント数Pが1,2,3,4,...と増大するにつれて、ΔQ/nCf,2ΔQ/nCf,4ΔQ/nCf,8ΔQ/nCf,...と2倍ずつ増大し、終には、閾値電圧V0や飽和電圧Vmaxを超えるほどに大きくすることが可能となっている。なお、本実施形態では、電圧値Voutが飽和電圧Vmaxを超えるようには設定されていない。処理部70は、A/D変換回路71と、デジタル信号処理回路72と、を有する。A/D変換回路71の出力端子が、デジタル信号処理回路72の入力端子に接続され、デジタル信号処理回路72の出力信号が、外部に出力されるようになっている。図示しないが、デジタル信号処理回路72は、変換部30の出力信号に含まれる高周波数成分を除去するローパスフィルタと、該ローパスフィルタの出力信号を増幅するアンプと、を含んでいる。本実施形態では、A/D変換回路71の駆動が、コンパレータ51の出力信号によって制御されており、コンパレータ51の出力信号がHiレベルの時に、駆動するようになっている。これにより、リセット信号は、コンパレータ51の出力信号がHiレベルの時に、カウンタ52に入力される。より詳しく言えば、カウント数Pが増大し、コンパレータ51に入力される電圧値Voutの電圧レベルが、閾値電圧V0よりも初めて高くなった時に、リセット信号がカウンタ52に入力される。このリセット信号の入力の結果、カウンタ52のカウント数は1となり、カウンタ52は、再び、リセット信号が入力されるまで、自身に入力される信号を1からカウントし始める。デジタル信号処理回路72は、A/D変換回路71によってアナログ信号からデジタル信号に変換された変換部30の出力信号と、カウンタ52の出力信号カウント信号とに基づいて、加速度を算出するものである。デジタル信号処理回路72は、上記したカウント信号に基づいて、演算増幅器33の反転入力端子と出力端子との間に接続された静電容量を算出する。次に、電圧値Voutの変化を、図2に基づいて説明する。図2の横軸はカウント数Pを示し、縦軸は電圧値Vを示している。そして、カウント数Pに依存する電圧値Voutを縦線で示し、カウント数Pに依存しない閾値電圧V0と飽和電圧Vmaxとを横線で示している。その際、飽和電圧Vmaxを破線で示し、閾値電圧V0を一点差線で示した。また、電圧値Voutの内、実際には出力されない電圧値Voutを二点差線で示した。上記したように、第1パルス信号の電圧レベルがHiレベルであり、第2パルス信号の電圧レベルがLoレベルの時に、メインスイッチ34が閉状態となり、全ての帰還スイッチ36が閉状態となる。この状態で、コンデンサ11,12に電荷が蓄積され、帰還コンデンサ35に蓄積された電荷が放電される。次に、各パルス信号の電圧レベルが切り替わり、第1パルス信号の電圧レベルがLoレベルとなり、第2パルス信号の電圧レベルがHiレベルとなると、メインスイッチ34が開状態となり、帰還スイッチ36の1つが閉状態を維持し、他の帰還スイッチ36が開状態となる。この状態で、コンデンサ11,12に蓄積された電荷量が変化して、メインスイッチ34と並列接続された1つの帰還コンデンサ35に、電荷の変化量ΔQが充電される。この場合、電圧値VoutはΔQ/nCfとなる。この電圧値Voutは、図2に示すように、閾値電圧V0よりも低いので、コンパレータ51からは、Lo信号が出力される。したがって、A/D変換回路71は駆動せず、カウンタ52にリセット信号は入力されず、カウンタ52のカウント数が2となる。以下、上記したサイクルを、電圧値Voutが閾値電圧V0よりも高くなるコンパレータ51からHi信号が出力されるまで順次行う。図2に示すように、カウント数4の時に、電圧値Voutが閾値電圧V0よりも高くなると、コンパレータ51からHi信号が出力される。この結果、A/D変換回路71が駆動され、A/D変換回路71からデジタル信号処理回路72とカウンタ52とにデジタル信号が入力される。カウンタ52に入力されるデジタル信号がリセット信号であり、このリセット信号の入力によって、カウンタ52のカウント数がリセットされ、1に戻される。デジタル信号処理回路72は、カウント数4の時のA/D変換回路71のデジタル信号を受信すると共に、カウンタ52のカウント数4を受信する。これにより、デジタル信号処理回路72は、上記したデジタル信号と、カウント数4、及び、帰還コンデンサ35の静電容量Cfに基づいて、印加された加速度を算出する。次に、本実施形態に係る容量式加速度検出装置100の作用効果を説明する。上記したように、選択部50は、変換部30の出力信号の電圧値Voutに基づいて、帰還コンデンサ35を、演算増幅器33の反転入力端子と出力端子との間に接続する。その際、選択部50は、電圧値Voutを順次2倍ずつ増大させて、この電圧値Voutと、閾値電圧V0とを順次比較することで、飽和電圧Vmaxよりも低く、且つ、閾値電圧V0よりも高くなるように、帰還スイッチ36を切り替える。このように、容量式加速度検出装置100では、電圧値Voutが飽和電圧Vmaxに達しなく、且つ、その値が閾値電圧V0よりも高くなるように、帰還コンデンサ35が選択される。このように、印加された加速度に応じた帰還コンデンサを選択することで、加速度を高感度で検出することができる。また、加速度の検出範囲を拡大することができる。本実施形態では、電圧値Voutは、カウント数Pが1,2,3,4,...と増大するにつれて、ΔQ/nCf,2ΔQ/nCf,4ΔQ/nCf,8ΔQ/nCf,...と2倍ずつ増大する。そして、電圧値Voutと比較される閾値電圧V0は、飽和電圧Vmaxの半分の値に等しくなっている。図2に示すように、カウント数Pが1の場合の電圧値VoutΔQ/nCfが閾値電圧V0に達しない場合、ΔQ/nCfは飽和電圧Vmaxの半分の値よりも小さいこととなるので、電圧ΔQ/nCfを2倍した2ΔQ/nCfも、飽和電圧Vmaxに達しないこととなる。同様にして、2ΔQ/nCfが閾値電圧V0に達しない場合、電圧2ΔQ/nCfを2倍した4ΔQ/nCfも、飽和電圧Vmaxに達しないこととなる。同じく、4ΔQ/nCfが閾値電圧V0に達しない場合、電圧4ΔQ/nCfを2倍した8ΔQ/nCfも、飽和電圧Vmaxに達しないこととなる。しかしながら、図2に示すように、8ΔQ/nCfが閾値電圧V0を超えた場合、8ΔQ/nCfは飽和電圧Vmaxの半分よりも大きいこととなるので、電圧8ΔQ/nCfを2倍した電圧16ΔQ/nCfは、飽和電圧Vmaxを超えることとなる。本実施形態では、電圧値Voutと閾値電圧V0との比較を、電圧値Voutが閾値電圧V0よりも高くなるまで行われる。図2に示す例で言えば、カウント数Pが4になるまで比較を行い、カウント数Pが4の電圧値Voutを採用している。これにより、電圧値Voutが、飽和電圧Vmaxよりも低く、且つ、閾値電圧V0よりも高くなる帰還コンデンサ35最も適した帰還コンデンサが確実に選択される。第1実施形態では、閾値電圧V0が、飽和電圧Vmaxの半分の値である例を示した。しかしながら、閾値電圧V0としては、上記例に限定されず、飽和電圧Vmaxの半分の値よりも小さな値を採用することもできる。第1実施形態では、A/D変換回路71の駆動が、コンパレータ51の出力信号によって制御される例を示した。しかしながら、例えば図3に示すように、A/D変換回路71の駆動ではなく、デジタル信号処理回路72の駆動を、コンパレータ51の出力信号によって制御しても良い。この場合、カウンタ52のリセット信号が、デジタル信号処理回路72の出力信号となる。また、図示しないが、A/D変換回路71とデジタル信号処理回路72それぞれの駆動を、コンパレータ51の出力信号によって制御しても良い。この場合、カウンタ52のリセット信号が、A/D変換回路71、若しくは、デジタル信号処理回路72の出力信号となる。図3は、容量式加速度検出装置の変形例を示す回路図である。第1実施形態では、電圧値Voutは、カウント数Pが増大するにつれて、2倍ずつ増大する例を示した。しかしながら、具体的な構成は省略するが、電圧値Voutは、カウント数Pが増大するにつれて、2倍ずつ減少するように構成しても良い。この場合、アドレスデコーダ53は、2P-1個の帰還スイッチ36を選択し、選択した帰還スイッチ36それぞれを閉状態とすることで、電圧値VoutをΔQ/kCfk=2P-1とする。そして、閾値電圧V0と電圧値Voutとの比較を、コンパレータ51の出力信号が反転するまで行い、反転した際のカウント数の一つ手前の電圧値Voutとカウント数Pとをデジタル信号処理回路70に入力する。この構成においても、電圧値Voutが、飽和電圧Vmaxよりも低く、且つ、閾値電圧V0よりも高くなる帰還コンデンサ35を確実に選択することができる。第1実施形態では、メインスイッチ34の開閉状態が、パルス信号の電圧レベルに依存する例を示した。すなわち、第1パルス信号の電圧レベルがHiレベルであり、第2パルス信号の電圧レベルがLoレベルである場合に、メインスイッチ34が閉状態となり、第1パルス信号の電圧レベルがLoレベルであり、第2パルス信号の電圧レベルがHiレベルである場合に、メインスイッチ34が開状態となる例を示した。しかしながら、メインスイッチ34が閉状態から開状態となるタイミングは、上記例に限定されない。帰還コンデンサ35に蓄積された電荷が放電されたならば、直ぐにでも、メインスイッチ34を開状態としても良い。すなわち、第1パルス信号の電圧レベルがHiレベルからLoレベルに切り替わり、第2パルス信号の電圧レベルがLoレベルからHiレベルに切り替わる前に、メインスイッチ34を開状態としても良い。第2実施形態次に、本発明の第2実施形態を、図4に基づいて説明する。図4は、第2実施形態に係る容量式加速度検出装置の概略構成を示す回路図であり、第1実施形態に示した図1に対応している。第2実施形態に係る容量式加速度検出装置100は、第1実施形態によるものと共通するところが多いので、以下、共通部分については詳しい説明は省略し、異なる部分を重点的に説明する。なお、第1実施形態に示した要素と同一の要素には、同一の符号を付与するものとする。第1実施形態では、選択部50が、コンパレータ51と、カウンタ52と、アドレスデコーダ53と、を有する例を示した。これに対し、本実施形態では、選択部50が、n個のコンパレータ51と、アドレスデコーダ53と、を有する点を特徴とする。本実施形態では、アドレスデコーダ53が、特許請求の範囲に記載の切替部に相当する。n個のコンパレータ51それぞれには、基準電圧Vref以上であり、飽和電圧Vmax以下である、異なる閾値電圧V0が設定されている。本実施形態では、任意の正の数をαとすると、k番目のコンパレータ51には、α/2k-1Cfの閾値電圧V0が設定されており、番数が高くなるにしたがって、2倍ずつ閾値電圧V0が低くなるように設定されている。そして、アドレスデコーダ53には、ある帰還コンデンサ35が選択された状態で、n個のコンパレータ51から出力される信号に対する、各帰還スイッチ36に入力する閉信号が記憶されている。このコンパレータ51の出力信号と帰還スイッチ36の閉信号との関係は、電圧値Voutが、飽和電圧Vmaxよりも低く、且つ、飽和電圧Vmaxの半分の値に等しい閾値電圧V0よりも高くなる帰還コンデンサ35を選択するようになっている。上記構成により、第1実施形態で示した構成とは異なり、幾度も帰還スイッチ36の切り替えを行わなくても済むので、短時間で、最も適した帰還コンデンサ35を選択することができる。なお、本実施形態では、アドレスデコーダ53の出力信号が、デジタル信号処理回路72にも入力されるようになっており、デジタル信号処理回路72は、この出力信号に基づいて、演算増幅器33の反転入力端子と出力端子との間に接続された静電容量を算出する。アドレスデコーダ53の出力信号における、デジタル信号処理回路72に入力される信号が、特許請求の範囲に記載の選択された帰還スイッチと直列接続された帰還コンデンサの情報を含む信号に相当する。なお、第2実施形態では、特許請求の範囲に記載の信号処理の開始情報を含む信号は、必ずしも必要とはならない。しかしながら、この信号を用いる場合、この信号は、アドレスデコーダ53の出力信号における、デジタル信号処理回路72に入力される信号に相当する。本実施形態の構成の場合、初めに選択された帰還コンデンサ35演算増幅器33の反転入力端子と出力端子との間に接続される帰還コンデンサ35の静電容量によっては、電圧値Voutが飽和電圧Vmaxに達してしまい、この結果、n個のコンパレータ51全ての出力信号の電圧レベルがHiレベルになる可能性がある。そこで、本実施形態では、初めに選択する帰還コンデンサ35の静電容量を最大全ての帰還スイッチ36を閉状態としておくのが好ましい。これによれば、印加される加速度によっては、電圧値Voutが小さくなる場合があるが、n個のコンパレータ51全ての出力信号の電圧レベルがHiレベルになることを避けることができる。第2実施形態では、k番目のコンパレータ51には、α/2k-1Cfの閾値電圧V0が設定されており、番数が高くなるにしたがって、2倍ずつ閾値電圧V0が低くなるように設定された例を示した。しかしながら、各コンパレータ51に設定された閾値電圧V0は上記例に限定されない。第2実施形態では、コンパレータ51の出力信号と帰還スイッチ36の閉信号との関係は、電圧値Voutが、飽和電圧Vmaxよりも低く、且つ、飽和電圧Vmaxの半分の値に等しい閾値電圧V0よりも高くなる帰還コンデンサ35を選択するようになっている例を示した。しかしながら、コンパレータ51の出力信号と帰還スイッチ36の閉信号との関係としては、上記例に限定されず、電圧値Voutが飽和電圧Vmaxよりも低く、閾値電圧V0よりも高くなるように帰還コンデンサ35が選択されれば良い。この範囲内での電圧値Voutの値は、必要とする加速度の検出精度に応じて、複数の閾値電圧V0の中から1つを選択することで、自由に設定することができる。なお、第2実施形態の構成においては、図5に示すように、容量式加速度検出装置100が、アドレスデコーダ53を強制的に制御する制御部80を有し、基準電源37が基準電圧Vrefを変動させる構成とすることで、アドレスデコーダ53の動作や、帰還コンデンサ36の容量比を検査することができる。基準電圧Vrefを変動させた状態で、制御部80によって、各コンパレータ51の出力信号に依らずにアドレスデコーダ53を強制的に制御して、帰還スイッチ36を選択することで、変換部30の出力信号を強制的に変動する。その後、処理部70デジタル信号処理回路72の出力信号が、強制的に変動させた基準電圧Vref及び選択した帰還スイッチ36に対応しているか否か飽和しているか否かを検査することで、アドレスデコーダ53が正常に動作しているか否か正常に帰還スイッチ36を選択しているか否かを検査することができる。また、基準電圧Vrefを一定とした状態で、制御部80によって帰還スイッチ36を順次切り替えて、デジタル信号処理回路72の出力信号の比を取ることで、各帰還コンデンサ36の容量比を検査することができる。なお、アドレスデコーダ53の動作を検査するには、基準電圧Vrefを変動させる以外の方法がある。例えば、第1コンデンサ11に入力される第1パルス信号と、第2コンデンサ12に入力される第2パルス信号それぞれの振幅を異ならせた状態で、アドレスデコーダ53を制御部80によって強制的に制御し、デジタル信号処理回路72の出力信号を検査することで、アドレスデコーダ53が正常に動作しているか否かを検査することができる。図示しないが、上記したパルスの振幅を変動する部材が、特許請求の範囲に記載の変化部に相当する。ちなみに、上記した検査自己診断は、容量式物理量検出装置100が車両に搭載される場合、車両のイグニッションキーのオンと同時に実施される。そして、容量式加速度検出装置100に不具合が生じている場合、報知部図示略によって、その旨が乗員に伝えられ、容量式加速度検出装置100の駆動がオフとなる。不具合が生じていない場合、自己診断の終了とともに、加速度を検出する通常動作へと移行する。以上、本発明の好ましい実施形態について説明したが、本発明は上記した実施形態になんら制限されることなく、本発明の主旨を逸脱しない範囲において、種々変形して実施することが可能である。各実施形態では、物理量として、加速度を検出する例を示した。しかしながら、検出する物理量としては、上記例に限定されず、例えば、角速度を検出しても良い。各実施形態では、コンデンサ11,12の直列接続された端部とは反対側の端部それぞれに、パルス信号が入力される例を示した。しかしながら、図6に示すように、コンデンサ11,12を直列接続する配線にパルス信号が入力される全作動タイプを採用することもできる。図6では、演算増幅器33の反転入力端子と出力端子との間だけではなく、非反転入力端子と出力端子との間にも、n1本の並列配線38が設けられている。図6は、容量式加速度検出装置の変形例を示す回路図である。各実施形態では、n個の帰還コンデンサ35それぞれの静電容量が等しい例を示した。しかしながら、各帰還コンデンサ35の静電容量は、異なっていても良い。また、各実施形態では、1本の並列配線38に、1つの帰還コンデンサ35が設けられた例を示した。しかしながら、1本の並列配線38に、複数の帰還コンデンサ35が設けられていても良い。これらの構成の場合、閉状態とする帰還スイッチ36を選択することによって、メインスイッチ34と並列接続される帰還コンデンサ35を選択するように、制御しても良い。各実施形態では、デジタル信号処理回路72の信号処理について特に言及しなかったが、信号処理の際に、容量式加速度検出装置100の出来栄えに依るセンサ感度を調整し、容量式加速度検出装置100の寄生容量や帰還コンデンサ35の比精度に依る帰還コンデンサ切替時帰還コンデンサ35の選択時の誤差を補正しても良い。デジタル信号処理回路72は、上記したローパスフィルタとアンプの他に、選択部50カウンタ52若しくはアドレスデコーダ53の出力信号に対応したセンサ感度調整係数αと帰還コンデンサ切替補正係数βとが記憶された記憶部図示略と、選択部50の出力信号に対応した係数α、βを記憶部から取り出して、A/D変換回路71とローパスフィルタとを介して、変換部30サンプルホールド回路32から出力された信号に、これら係数を乗算する乗算部図示略と、を有する。この構成により、センサ感度が調整され、帰還コンデンサ切替時の誤差が補正される。なお、係数α、βは共に、容量式加速度検出装置100の製造時に予め計測しておいた値である。センサ感度は、特許請求の範囲に記載の静電容量変化感度に相当し、センサ感度調整係数は、特許請求の範囲に記載の静電容量変化感度調整係数に相当する。上記例では、記憶部が、係数αと係数βそれぞれを記憶している例を示した。しかしながら、記憶部は、係数αと係数βとが積算された積算係数γを記憶していても良い。この場合、乗算部は、積算係数γをローパスフィルタから出力された信号に乗算する。これによれば、演算部での読取回数と乗算回数とがそれぞれ2回から1回へと減少されるので、処理速度が速まる。"