半導体基板に素子領域を形成し、前記半導体基板の第1の領域上に、第1の絶縁膜を形成し、前記半導体基板の第2の領域上に、膜応力及びコンタクトの形成の際のエッチング加工時のエッチングレートが、前記第1の絶縁膜と異なる第2の絶縁膜を形成し、少なくとも前記第2の絶縁膜において、前記コンタクトが形成されるコンタクト領域に選択的にUV光を照射し、前記UV光を照射した後、前記第1の絶縁膜及び前記第2の絶縁膜をエッチングして前記コンタクトを形成する、ことを特徴とする半導体装置の製造方法。前記第1の絶縁膜にも、前記コンタクトが形成されるコンタクト形成領域に選択的に前記UV光を照射することを特徴とする請求項1に記載の半導体装置の製造方法。前記第1の絶縁膜及び前記第2の絶縁膜を形成した後、UV光を減衰させるレジスト膜により、前記第1の絶縁膜及び前記第2の絶縁膜の前記コンタクト形成領域を除く領域を被覆するマスクを形成し、前記マスクを介して前記UV光を照射する、ことを特徴とする請求項1又は請求項2に記載の半導体装置の製造方法。前記第1の絶縁膜及び前記第2の絶縁膜上に、UV光を透過する第3の絶縁膜を形成した後、前記マスクを形成することを特徴とする請求項3に記載の半導体装置の製造方法。前記第1の絶縁膜及び前記第2の絶縁膜上に、前記第3の絶縁膜を形成した後、前記マスクを形成し、前記第3の絶縁膜を、前記マスクを用いてパターニングした後、前記マスクを介して前記UV光を照射する、ことを特徴とする請求項3に記載の半導体装置の製造方法。半導体装置の製造方法において、異なる膜特性を有する絶縁膜に形成される基板コンタクト形状の制御性を向上させる。本発明の実施形態によれば、半導体装置の製造方法が提供される。この半導体装置の製造方法においては、半導体基板に素子領域を形成し、半導体基板の第1の領域上に、第1の絶縁膜を形成し、半導体基板の第2の領域上に、膜応力及びコンタクトの形成の際のエッチング加工時のエッチングレートが、第1の絶縁膜と異なる第2の絶縁膜を形成し、少なくとも第2の絶縁膜において、コンタクトが形成されるコンタクト領域に選択的にUV光を照射し、UV光を照射した後、第1の絶縁膜及び前記第2の絶縁膜をエッチングして前記コンタクトを形成する、ことを特徴とする。以下、本発明の実施の形態について、図面を参照して説明する。<第1の実施形態>図1に、本実施形態の半導体装置の製造方法のフローチャートを示す。先ず、図2A1に示すように、半導体基板11をSTIShallowTrenchIsolation12によりn型トランジスタ領域11aとp型トランジスタ領域11bを素子分離して、不純物拡散領域13a、シリサイド膜13b、ゲート電極14a、ゲート側壁14b、などから構成される素子領域を形成するAct1-1。次いで、図2A2に示すように、バリア膜として、例えば平行平板タイプのPE-CVDPlasmaEnhancedChemicalVaporDeposition装置を用いて、n型トランジスタ領域11aに引張応力を付与するためのSiN膜15を、例えば20500nm程度成膜するAct1-2。成膜条件は、例えば圧力:110Torr、基板温度:300500°C、ガス流量:SiH4/NH3/N2=10500/5005000/505000sccm、RF:1356MHz501000W、電極間距離:510mmとする。そして、図2A3に示すように、引張応力を増大させるために、SiN膜15上にUV光を、例えば3002000Wcm2で、合計2001000秒間照射し、UV処理1を施すAct1-3。このとき、成膜とUV処理を交互に行ってもかまわない。このようなUV処理により、図3に示すように、後述する基板コンタクト形成の際のエッチング加工時のエッチングレート以下単にエッチングレートと記すが低下する。これは、成膜されたSiN膜15は、Hが多く結合する比較的疎な膜であるが、UVによりN-H結合が切られて再結合するため、より密になるためであると考えられる。次いで、図2A4に示すように、p型トランジスタ領域11b上のSiN膜15を、フォトリソグラフィエッチングプロセス以下PEPと記すなどにより除去するAct1-4。そして、図2A5に示すように、PE-CVD装置を用いて、p型トランジスタ領域11bに圧縮応力を付与するためのSiN膜16を、例えば20500nm程度成膜するAct1-5。成膜条件は、例えば圧力:110Torr、基板温度:300500°C、ガス流量:SiH4/NH3/N2/H2/Ar=10500/5005000/1005000/0―10000/05000sccm、RF:1356MHz501000W300500kHz0100W、電極間距離:510mmとする。このとき、SiN膜16については、膜ストレスが低下するため、UV処理は行わない。そして、図2A6に示すように、n型トランジスタ領域11a上のSiN膜16を、PEPなどにより除去しAct1-6、図2B1に示すように、SiN膜15、16上に、バリア膜としてSiO2膜17を成膜するAct1-7。さらに、図2B2に示すように、レジストを塗布し、パターニング処理を行うことにより、基板コンタクトが形成される領域を除く領域を被覆する基板コンタクト抜きパターンのマスク18を形成するAct1-8。このとき、レジストはUV光波長200nm以下を減衰させる吸収する特性を有するもの例えばUV光の吸収率が10以上のものが用いられる。次いで、図2B3に示すように、このマスク18を用いて、RIEReactiveIonEtching法などにより、SiO2膜17の、基板コンタクトが形成される領域以下コンタクト形成領域と記すを選択的に除去するAct1-9。そして、図2B4に示すように、マスク18上にUV光を、例えば3002000Wcm2で、50500秒間照射し、UV処理2を施すAct1-10。このとき、SiN膜15、16のマスク18が形成されていないコンタクト形成領域15a、16aには、UV光が照射されるが、マスク18により被覆されたマスク領域15b、16bには、レジストマスク18により吸収されるため、UV光が到達しない。また、SiN膜15については、既にUV処理が施されているため、図3に示すように、コンタクト形成領域15aのエッチングレートは、再度のUV光の照射による変動は小さい。一方、UV処理が施されていないSiN膜16については、図4に示すように、もともとSiN膜15破線で示すよりエッチングレートが低くなっている。そして、コンタクト形成領域16aにおいて、UV光が照射されることにより、エッチングレートが大きくなり、コンタクト形成領域15aのエッチングレートとの差が小さくなる。これは、成膜されたSiN膜16は、Hの結合が少ない比較的密な膜であるが、UVによりHが抜けるため、より疎になるためであると考えられる。そして、このようにコンタクト形成領域15a、16aに、UV処理を施した後、これらコンタクト形成領域15a、16aを、RIE法などにより除去し、Ti/Wなどのメタル層を埋め込むことにより、図2B5に示すように、基板コンタクト19a、19bを形成するAct1-11。このようにして、SiN膜15、16に基板コンタクト19a、19bを形成する前にUV処理を施すことにより、n型トランジスタ領域11aとp型トランジスタ領域11bにおける基板コンタクト形成時のエッチングレートの差を小さくすることができ、同時にRIEを行っても、図5に示すように、ジャストのエッチング量で加工することができる。特に、SiN膜16にUV処理を施さない場合、p型トランジスタ領域11bにおいて、ジャストのエッチング量で加工すると、n型トランジスタ領域11aにおいてはエッチングオーバーとなり、図6に示すように、サイド基板面方向に広がってしまったり、下層のサリサイドがダメージを受けてしまったりし、一方n型トランジスタ領域11aにおけるジャストのエッチング量で加工すると、p型トランジスタ領域11bにおいてはエッチングアンダーとなり、SiN膜16の膜残りが発生するが、このような基板コンタクト19a、19bの形状のばらつきやエッチングばらつきを抑えることができる。そして、除去される基板コンタクトが形成される領域のみにUV処理を施すため、膜応力などの膜特性に影響を与えることはない。このように、本実施形態によれば、それぞれ引張応力、圧縮応力を有するなど、異なる膜特性を有するSiN膜に基板コンタクトを形成する際、同時にRIEを行っても、加工形状の変動を抑えることができるため、基板コンタクト形状の制御性を向上させることができる。そして、形状ばらつきを抑え、特性の安定化を図るとともに、微細化によりマージンが削減されることによる歩留りの低下を抑えることが可能となる。<第2の実施形態>本実施形態は、SiO2膜をRIEする前にUV処理を行う点で、実施形態1と異なっている。図7に、本実施形態の半導体装置の製造方法のフローチャートを示す。実施形態1と同様に、図81に示すように、半導体基板21をSTI22によりn型トランジスタ領域21aとp型トランジスタ領域21bを素子分離して、素子領域を形成しAct2-1、SiN膜25を成膜するAct2-2。そして、引張応力を増大させるために、SiN膜25にUV処理を施しAct2-3、p型トランジスタ領域21b上のSiN膜25を、PEPなどにより除去するAct2-4。そして、SiN膜26を成膜しAct2-5、n型トランジスタ領域21a上のSiN膜26を、PEPなどにより除去しAct2-6、SiN膜25、26上に、バリア膜としてUV光に対して透明なSiO2膜27を形成するAct2-7。さらに、レジストを塗布し、パターニング処理を行うことにより、基板コンタクトが形成される領域を除く領域を被覆するマスク28を形成するAct2-8。次いで、図82に示すように、マスク28上にUV光を、例えば3002000Wcm2で、50500秒間照射し、UV処理を行うAct2-9。このとき、実施形態1と異なり、SiO2膜27のコンタクト形成領域27aは除去されていないが、SiO2膜はUV光に対して透明であるため、減衰することなくSiN膜25、26に到達し、SiN膜25、26のコンタクト形成領域25a、26aにUV処理が施される。そして、マスク28を用いて、RIE法などにより、SiO2膜27のコンタクト形成領域、SiN膜25、26のコンタクト形成領域25a、26aを順次除去し、図83に示すように、実施形態1と同様にTi/Wなどのメタル層を埋め込むことにより、基板コンタクト29a、29bを形成するAct2-10。このようにして、SiO2膜を除去する前にUV処理を行うことにより、SiO2膜のRIE後に、連続してSiN膜のRIEを行うことが可能となる。また、実施形態1と同様に、n型トランジスタ領域21aとp型トランジスタ領域21bにおける基板コンタクト形成時のエッチングレートの差を小さくすることができ、同時にRIEを行っても、ジャストのエッチング量で加工することができる。特に、SiN膜26にUV処理を施さない場合、p型トランジスタ領域21bにおいて、RIEを行って、半導体基板21が露出したとき、n型トランジスタ領域21aにおいてはエッチングオーバーとなり、サイド基板面方向に広がってしまったり、下層のサリサイドがダメージを受けてしまったりし、一方n型トランジスタ領域21aにおけるジャストのエッチング量で加工すると、p型トランジスタ領域21bにおいてはエッチングアンダーとなり、SiN膜26の膜残りが発生するが、このような基板コンタクト29a、29bの形状のばらつきやエッチングばらつきを抑えることができる。そして、除去される基板コンタクトが形成される領域のみにUV処理を施すため、膜応力などの膜特性に影響を与えることはない。このように、本実施形態によれば、実施形態1と同様に、それぞれ引張応力、圧縮応力を有するなど、異なる膜特性を有するSiN膜に基板コンタクトを形成する際、同時にRIEを行っても、加工形状の変動を抑えることができるため、基板コンタクト形状の制御性を向上させることができる。そして、形状ばらつきを抑え、特性の安定化を図るとともに、微細化によりマージンが削減されることによる歩留りの低下を抑えることが可能となる。また、図9に上面図を、図10にそのA-A’部分断面図を示すように、STI32上のゲート電極34上に形成されるコンタクト39についても、引張応力を付与するSiN膜35と、圧縮応力を付与するSiN膜36が重なった領域に形成される場合、SiN膜36のエッチングレートを増大させ、エッチングレートの差を抑えることができるため、安定したコンタクト形状を得ることができるとともに、コンタクト抵抗のばらつきを抑えることができる。なお、これら実施形態において、異なる膜特性を有する双方のSiN膜のコンタクト形成領域にUV処理を施しているが、必ずしも双方全面にUV処理を施さなくてもよい。予めUV処理が施されていないSiN膜圧縮応力を付与するSiN膜のコンタクト形成領域にのみUV処理を施してもよい。この場合、予めUV処理が施されたSiN膜引張応力を付与するSiN膜をマスクしておく必要があるが、同様に異なる膜特性を有する双方のSiN膜のエッチングレートの差を小さくすることができる。なお、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。