"炭化珪素基板の活性領域に形成された半導体素子と、前記活性領域を取り囲むように前記炭化珪素基板中に形成されたウエル領域と、前記炭化珪素基板上に配設される多結晶シリコンからなるゲート電極と、前記ゲート電極の一部を用いて形成した測温抵抗体と、を備えることを特徴とする炭化珪素半導体装置。前記測温抵抗体は、平面視で、前記半導体素子が形成された活性領域を囲むように配設される請求項1記載の炭化珪素半導体装置。前記測温抵抗体は、平面視で、前記ウエル領域の外縁を被覆するように配設される請求項2記載の炭化珪素半導体装置。前記ゲート電極に電気的に接続されたゲートパッドをさらに備え、前記測温抵抗体は前記ゲートパッドに電気的に接続されていることを特徴とする請求項1乃至3のいずれかに記載の炭化珪素半導体装置。一方、炭化珪素半導体装置の製造では、半導体素子を形成するためのイオン注入を行った後、1500°C以上の熱処理を施す必要がある。そのため、炭化珪素半導体装置上に温度検出用の多結晶シリコンダイオードを形成する場合に、半導体素子を形成するためのイオン注入と、多結晶シリコンダイオードを形成するためのイオン注入とを別々の工程で行う必要がある。つまり従来のシリコン半導体装置の場合に比べ、工程数が大きく増加し、製造コストの上昇が問題となる。また、炭化珪素半導体装置は高温下での動作が期待されているが、多結晶シリコンダイオードは200°C以上の温度で動作させることは困難であるため、200°C以上での動作が想定される炭化珪素半導体装置には、温度センサとして多結晶シリコンダイオードを用いることができない。さらに、特許文献1に開示された半導体装置では、多結晶シリコンからなるゲート層の上に酸化膜を介して多結晶シリコンの温度センサが形成されているため、ゲート層として使用する多結晶シリコン膜と温度センサとして使用する多結晶シリコン膜とを別々に形成する必要があり、やはり工程数が大きく増加し、製造コストの上昇が問題となる。この発明は上記のような課題を解決するためになされたもので、少ない工程数で形成でき、耐熱性に優れた温度センサを備える炭化珪素半導体装置を提供することを目的とする。上記課題を解決するため、この発明に係る炭化珪素半導体装置では、炭化珪素基板の活性領域に形成された半導体素子と、前記活性領域を取り囲むように前記炭化珪素基板中に形成されたウエル領域と、前記炭化珪素基板上に配設される多結晶シリコンからなるゲート電極と、前記ゲート電極の一部を用いて形成した測温抵抗体と、を備えることを特徴とする。上記のような構成としたため、本発明では、温度センサとして、多結晶シリコンダイオードではなく、多結晶シリコンを抵抗体として形成した測温抵抗体を備えている。測温抵抗体は、多結晶シリコンダイオードよりも高い温度での使用が可能であるため、高温下200°C以上での動作が想定される炭化珪素半導体装置にも適用可能である。また測温抵抗体は、多結晶シリコンダイオードとは異なり、多結晶シリコン膜の成膜と同時に適切な不純物を含ませることにより、任意の抵抗値を持たせることができる。さらに、測温抵抗体は、ゲート電極を形成するための多結晶シリコン膜の一部を利用して形成されている。そのため本実施の形態では温度センサを組み込むことによる製造工程数の増大は最小限に抑えられる。<実施の形態1>図1は本発明の実施の形態1に係る炭化珪素半導体装置のチップの構成を模式的に示す平面図である。ここでは炭化珪素基板1の上に、半導体素子としてMOSFETを備える例を示す。本実施の形態の炭化珪素半導体装置は、複数のMOSFETセルで構成されるMOSFETが配置され主電流を導通させる領域である活性領域ARと、ウエル領域5と電界集中を緩和するための終端構造としてのJTE領域6とを含む終端領域TRとで構成されている。ウエル領域5は活性領域ARを取り囲むように設けられ、素子電圧を維持する機能を有している。JTE領域6はウエル領域5を取り囲むように設けられ、電界集中を緩和する機能を有している。なお、説明の便宜上、図1においては平面的な位置関係を理解するのに必要な構成要素だけが表示されているので、詳細は後述の各断面図を参照されたい。図2は図1のA-A断面を示した断面図である。図2に示すように、本実施の形態に係る炭化珪素半導体装置は、比較的不純物濃度の高い第1導電型ここではn型の基板層1aおよびその上面にエピタキシャル結晶成長させた比較的不純物濃度の低い第1導電型のドリフト層1bからなる炭化珪素基板1を用いて形成されている。材料である炭化珪素は、シリコンよりバンドギャップの広い半導体材料であり、そのため炭化珪素を構成材料とする半導体装置は、シリコンを構成材料とする半導体装置と比較して、より高温での動作が可能となっている。ドリフト層1bの表面部分には、第2導電型ここではp型のベース領域2が選択的に複数形成されている。各ベース領域2の表面部分には、第1導電型のソース領域3が形成されている。ドリフト層1bの表面部分にはさらに、複数のベース領域2を取り囲むように、第2導電型のウエル領域5が形成されている。各ベース領域2の表面部分におけるソース領域3に隣接する部分およびウエル領域5の所定の部分には第2導電型のコンタクト領域4が形成されている。ウエル領域5の外周部には、ウエル領域5と表面に露出したドリフト層1bとを隔てるように、ウエル領域5よりも不純物濃度の低い第2導電型のJTE領域6がウエル領域5を取り囲んで形成されている。JTE領域6は、電圧印加に伴いウエル領域5から表面に露出したドリフト層1bにかけて生成される空乏層における電界強度を緩和し耐圧を向上させるものである。少なくともソース領域3とドリフト層1bに挟まれた各ベース領域2の表面上には、シリコンの酸化物からなるゲート絶縁膜7およびその上に多結晶シリコンからなるゲート電極8が設けられている。ゲート電極8の上部はシリコンの酸化物からなる層間絶縁膜9で覆われている。層間絶縁膜9の上にはアルミニウムからなるソース電極10が設けられている。コンタクト領域4およびその近傍の表面上には、ゲート絶縁膜7、ゲート電極8および層間絶縁膜9を貫通するように貫通孔が形成され、その貫通孔により、ソース電極10はニッケルシリサイド層11を介してソース領域3およびコンタクト領域4と電気的に接続されている。ウエル領域5、JTE領域6およびそれらを取り囲むドリフト層1bの表面上には、シリコンの酸化物からなりゲート絶縁膜7より厚みの大きなフィールド絶縁膜12が形成されている。フィールド絶縁膜12上にはゲート絶縁膜7上に形成されていたゲート電極8および層間絶縁膜9が延在している。この延在しているゲート電極8の上の層間絶縁膜9には貫通孔が設けられ、この貫通孔を経由してゲート電極8と電気的接触を保持するようにゲート配線13が設けられている。ゲート配線13はアルミニウムのような導電性の良好な金属で構成されており、ゲート配線13の一部は外部より制御信号を受け入れるためのゲートパッド13aとなっている図1参照。ゲートパッド13aより入力された制御信号は、ゲート配線13を経由してゲート電極8に供給される。層間絶縁膜9およびゲート配線13は、ポリイミド樹脂からなる保護膜14で覆われているが、外部より制御信号を受け入れるため、ゲートパッド13aの上面は開口している。基板層1aの下面には、基板層1aと電気的接触を保持するようにドレイン電極15がニッケルシリサイド層16を介して全面に設けられている。ドレイン電極15は、基板層1a側から順にニッケル層、金層の2層で構成されている。MOSFETセルは、基板層1a、ドリフト層1b、ベース領域2、ソース領域3、コンタクト領域4、ゲート絶縁膜7、ゲート電極8、層間絶縁膜9、ソース電極10、ドレイン電極15およびニッケルシリサイド層11,16で構成され、複数のMOSFETセルが互いに並列に接続されている。また、図1を参照して、炭化珪素基板1上には温度センサ領域TSが設定されており、図3はそのB-B断面を示した断面図である。図3を参照して、ドリフト層1bの表面上に形成されたフィールド絶縁膜12の上には、多結晶シリコンからなる連続した帯状の測温抵抗体17が設けられている。測温抵抗体17はゲート電極8の一部を用いてゲート電極8と同時に形成されるが、本実施の形態においてはゲート電極8とは電気的に分離している。測温抵抗体17の上部はシリコンの酸化物からなる層間絶縁膜9で覆われている。層間絶縁膜9の上にはアルミニウムからなる2つのセンスパッド18が設けられている。層間絶縁膜9には貫通孔が形成され、その貫通孔により、2つのセンスパッド18は帯状の測温抵抗体17のそれぞれ両端に電気的に接続されている。これら測温抵抗体17と2つのセンスパッド18とにより温度センサを構成している。次に本実施の形態に係る炭化珪素半導体装置の製造方法について図4~7を用いて説明する。各図において、aは図1のA-A断面を、bは温度センサ領域TSの断面図1のB-B断面を示している。比較的不純物濃度の高い第1導電型の基板層1aおよびその上面にエピタキシャル結晶成長させた比較的不純物濃度の低い第1導電型のドリフト層1bから構成される炭化珪素基板1を用意し、公知の方法、例えば写真製版技術によりパターニングしたマスクを用いる選択的なイオン注入により、活性領域ARにおけるドリフト層1bの表面部分に第2導電型のベース領域2を選択的に形成するとともに、ベース領域2を取り囲むように第2導電型のウエル領域5と、さらにウエル領域5の外周に隣接して取り囲むように第2導電型のJTE領域6とをそれぞれ形成する。ベース領域2の表面部分に第1導電型のソース領域3を、さらにベース領域2の表面部分におけるソース領域3に隣接する部分およびウエル領域5の所定の部分に第2導電型のコンタクト領域4を選択的に形成する図4。ここで、第1導電型の領域には、例えば不純物イオンとして窒素イオンまたは燐イオンが注入され、第2導電型の領域には、例えば不純物イオンとしてアルミニウムイオンまたはホウ素イオンが注入され、1500°C以上の高温でアニールされることにより不純物イオンが電気的に活性化され、所定の導電型の領域として形成される。次に、例えばCVD法により、ドリフト層1b上に1μm程度の厚さのフィールド絶縁膜12を堆積し、その後写真製版とエッチングにより、活性領域AR上のフィールド絶縁膜12を除去する。その後、酸素または水蒸気を含む雰囲気中で1000°C程度の温度で熱処理を行い基板を酸化することにより、活性領域ARにおけるドリフト層1bの表面にゲート絶縁膜7を形成する。本実施の形態においては、ゲート絶縁膜7は熱酸化膜として説明しているが、堆積酸化膜あるいは窒化膜であってもよいし、それらの組み合わせであってもよい。また、フィールド絶縁膜12は堆積酸化膜として説明しているが、LOCOS酸化膜あるいは窒化膜等の他の絶縁膜であってもよい。ゲート絶縁膜7およびフィールド絶縁膜12の上には、後にゲート電極8および測温抵抗体17となる多結晶シリコン膜PSFを形成する図5。多結晶シリコン膜PSFはあらかじめ不純物がドープされた状態でCVD法により形成される。次に、写真製版技術を用いた選択的なエッチングによりパターニングすることで、多結晶シリコン膜PSFの所定の部分を除去して、活性領域ARにおいてはゲート電極8、および温度センサ領域TSにおいては測温抵抗体17を形成する図6。次に、CVD法によりゲート電極8および測温抵抗体17上を含むゲート絶縁膜7およびフィールド絶縁膜12上に層間絶縁膜9を形成し、さらに写真製版技術を用いた選択的なエッチングによりパターニングすることで、ゲート絶縁膜7上の層間絶縁膜9をゲート絶縁膜7と共に除去して、炭化珪素基板1のソース領域3、コンタクト領域4およびウエル領域5の表面の所定の部分を露出させる。露出させた炭化珪素基板1のソース領域3、コンタクト領域4およびウエル領域5の表面にニッケルシリサイド層11を選択的に形成する。ニッケルシリサイド層形成の代表的な方法は、ゲート電極8等が形成されている炭化珪素基板1の表面全体にニッケル膜を成膜し、炭化珪素基板1と接している部分のニッケル膜は熱処理を施し反応させニッケルシリサイド層とし、層間絶縁膜9上の未反応のニッケル膜は化学処理により除去する方法が挙げられる。炭化珪素基板1の裏面は、所定の基板厚さまで研磨され、その後裏面にニッケル膜を成膜し、熱処理を行いニッケル膜を炭化珪素基板1と反応させてニッケルシリサイド層16とする。次に、写真製版技術を用いた選択的なエッチングによりパターニングすることで、層間絶縁膜9を選択的に除去することで、フィールド絶縁膜12上に形成されたゲート電極8および測温抵抗体17上の所定の部分を露出させる図7。然る後に、例えばスパッタ法によりアルミニウム膜を炭化珪素基板1の表面全面に堆積し、写真製版技術を用いた選択的なエッチングによりパターニングすることで、ソース電極10、ゲート配線13およびセンスパッド18を形成する。次に、例えばスピン塗布法によりポリイミド樹脂を炭化珪素基板1の表面全面に塗布し、写真製版技術を用いた選択的なエッチングによりパターニングすることで、ソース電極10、ゲートパッド13aおよびセンスパッド18上部を開口する。最後に、炭化珪素基板1の裏面全面に、例えばニッケルと金の積層膜であるドレイン電極15を形成する図8ことにより、図1~3に示した本実施の形態の炭化珪素半導体装置の構造が完成する。外部への電気的な接続は、例えば半田によりドレイン電極15を外部電極に接合することにより、あるいは例えばアルミニウムのワイヤをワイヤボンド法でソース電極10、ゲートパッド13aおよびセンスパッド18と外部電極とを接続することにより実現される。主電流は炭化珪素半導体装置内部をドレイン電極15からソース電極10に流れるので、主電流によるワイヤ溶断を防止するために、ソース電極10に接続されるワイヤは直径200μmから400μmの太さのものを複数本使用する。ゲート配線13や測温抵抗体17に流れる電流は小さいので、ゲートパッド13aおよびセンスパッド18に接続するワイヤは直径が100μm以下のワイヤ1本で十分であるが、ソース電極10に接続されるワイヤと同じワイヤを使用することを妨げるものではない。次に、本発明に係る温度センサの温度検出方法について説明する。温度センサを構成する測温抵抗体17は、例えば常温で数十オームから数キロオームの抵抗値を有する多結晶シリコンからなる抵抗体であり、その抵抗値は温度依存性を有しているため温度情報を含んでいる。温度センサは、測温抵抗体17の両端に接続されたセンスパッド18間に微小な定電流を流し、センスパッド18間に発生する電位差として測温抵抗体17の抵抗値を外部に出力する機能を有している。電位差として外部に出力された信号は、温度検出回路に送られ、温度検出回路により温度情報に変換される。このように温度検出回路は、測温抵抗体17の温度、すなわち半導体素子の温度を常時検知しており、半導体素子の温度が所定の温度以上に上昇した場合には、温度検出回路は駆動回路に停止信号を送り、駆動回路は半導体素子の動作を停止し、半導体素子の温度上昇を抑えて破壊を防止する。以上述べてきたように、本実施の形態の炭化珪素半導体装置は、温度センサとして、多結晶シリコンダイオードではなく、ゲート電極8と同時に形成した多結晶シリコンを抵抗体として形成した測温抵抗体17を備えている。測温抵抗体17は、多結晶シリコンダイオードよりも高い温度での使用が可能であるため、200°C以上の高温度下での動作が想定される炭化珪素半導体装置にも適用可能である。また、測温抵抗体17は、その形成工程でイオン注入を行う必要は無く、ゲート電極8と同時にパターニングを行うため、多結晶シリコンダイオードの場合と比較して、新たにイオン注入工程やパターニング工程は必要ではなく、生産性を向上させることができると共に、製造コストを低減させることができる。<実施の形態2>図9は本発明の実施の形態2に係る炭化珪素半導体装置のチップの構成を模式的に示す平面図であり、測温抵抗体17のレイアウトを示している。図9においても、図1に示したものに対応する要素には、それと同一の符号を付してある。本実施の形態では、測温抵抗体17を炭化珪素半導体装置のチップの活性領域ARの周囲を取り囲むように延在させている。なお、説明の便宜上、図9においては平面的な位置関係を理解するのに必要な構成要素だけが表示されているので、詳細は後述の断面図を参照されたい。図10は、図9のC-C断面を示した断面図である。図10に示されるように、測温抵抗体17は終端領域TRの一部であるウエル領域5の上方に配設されている。ウエル領域5と測温抵抗体17との間には、フィールド絶縁膜12が介在している。図9に示されるように測温抵抗体17が活性領域ARを取り囲むように配設されていることで、測温抵抗体17を長くできる。測温抵抗体17の抵抗値はその長さに比例するので、測温抵抗体17を長くすれば、測温抵抗体17から特定の大きさの出力電圧を得るために測温抵抗体17に流す電流が小さくてすむ。但し、測温抵抗体17を長くするためには、一般的に測温抵抗体17を配設する面積を大きく確保することが必要となるので、その分だけチップの活性領域ARの面積の減少につながるが、本実施の形態では、測温抵抗体17を終端領域TRの一部であるウエル領域5の上方で活性領域ARを取り囲むように配設しているので、チップの活性領域の面積の減少は最小限にできている。特に炭化珪素基板は高価であるため、炭化珪素半導体装置の製造コストの低減に有効である。したがって、本実施の形態によれば、実施の形態1における効果に加え、チップサイズの縮小化を図ることができる、という効果が得られる。なお、本実施の形態においては、測温抵抗体17が活性領域ARを一重に取り囲むように配設されている例で説明したが、本発明が、測温抵抗体17が活性領域ARを多重に取り囲むように配設されている構成を排除するものではないことはいうまでもない。<実施の形態3>図11は本発明の実施の形態3に係る炭化珪素半導体装置のチップの構成を模式的に示す平面図であり、図12はそのD-D断面を示した断面図である。本実施の形態に係る炭化珪素半導体装置のチップの構成と実施の形態2に係る炭化珪素半導体装置のチップの構成との相違点は、測温抵抗体17に終端構造の一部としてフィールドプレートとしての機能を持たせている点である。その他の点については実施の形態2に係る炭化珪素半導体装置のチップの構成と同様であり、対応する要素にはそれと同一の符号を付してある。具体的には、図12を参照して、ウエル領域5の上方にフィールド絶縁膜12を介して配置されている測温抵抗体17は、ウエル領域5の外縁を被覆してJTE領域6の上方に延在するように配設されている。測温抵抗体17はソース電極10とほぼ等しい電位を有しているため、測温抵抗体17をこのように配設することにより、JTE領域6内に発生する空乏層を伸張させ、JTE領域6内の等電位線の曲率を緩和させることができ、その結果として、JTE領域6内の電界強度分布が低減される。したがって、本実施の形態によれば、実施の形態2における効果に加え、炭化珪素半導体装置の耐圧の向上を図ることができる、という効果が得られる。測温抵抗体17をJTE領域6の上方にまで延在するように配設するため、測温抵抗体17の幅が広くなり測温抵抗体17の抵抗値が低くなるが、本実施の形態のように測温抵抗体17に開口部17aを設けることにより図11参照、測温抵抗体17の抵抗値を所望の値に調整することができる。本実施の形態では開口部17aは矩形状であるが、円形や他の形状でもよい。測温抵抗体17にフィールドプレートとしての機能を持たせるためには、測温抵抗体17がウエル領域5の外縁を全周にわたって隙間なく被覆していることが望ましいが、本実施の形態のように、センスパッド18間において測温抵抗体17に隙間があったとしても、その隙間が2μm以下であれば、フィールドプレートとしての機能を発揮するのに支障はない。本実施の形態においては、終端領域にJTE領域が設けられた構成について説明したが、図13に示されるような終端領域に同様な機能を有するフィールドリミッティングリングFLRが設けられた構成変形例についても同様な作用効果が得られることはいうまでもない。図13を参照して、FLR19はウエル領域5の周囲を取り囲むようにドリフト層1b内部に形成されている。ウエル領域5の上方にフィールド絶縁膜12を介して配置されている測温抵抗体17は、ウエル領域5の外縁を被覆してFLR19の上方に延在するように配設されている。<実施の形態4>図14は本発明の実施の形態4に係る炭化珪素半導体装置のチップの構成を模式的に示す平面図である。本実施の形態に係る炭化珪素半導体装置のチップの構成と実施の形態1に係る炭化珪素半導体装置のチップの構成との相違点は、一方のセンスパッドを省略し、測温抵抗体17一端をゲートパッド13aに電気的に接続している点である。その他の点については実施の形態1に係る炭化珪素半導体装置のチップの構成と同様であり、対応する要素にはそれと同一の符号を付してある。具体的には、図14を参照して、帯状の測温抵抗体17の一方の端はゲートパッド13aに電気的に接続され、帯状の測温抵抗体17の他方の端はセンスパッド18に電気的に接続されている。ゲートパッド13aと測温抵抗体17とは物理的に接続されている必要はないが、少なくとも電気的には接続されている。本実施の形態における温度センサは、センスパッド18とゲートパッド13aとの間に発生する電位差として測温抵抗体17の抵抗値を外部に出力する機能を有している。実施の形態1の場合と同様に、電位差として外部に出力された信号は、温度検出回路に送られ、温度検出回路により温度情報に変換される。ゲートパッド13aには炭化珪素半導体装置を制御するためのパルス状の制御信号電圧が印加されるが、制御信号がオンの期間またはオフの期間だけ信号をサンプリングするようにしてもよい。本実施の形態によれば、帯状の測温抵抗体17の一方の端をゲートパッド13aに電気的に接続したので、センスパッド18を1つ省くことができ、実施の形態1における効果に加え、チップ面積を小さくできて製造コストを削減できる、という効果が得られる。なお、以上の実施の形態の説明においては、半導体素子がMOSFETであり、終端領域にJTE領域が設けられた構成を示したが、本発明に係る炭化珪素半導体装置の半導体素子および終端領域の構造はこれに限定されるものではない。例えば、半導体素子はIGBTやダイオード、サイリスタなどでもよいし、終端領域はJTE領域6に代えてフィールドリミッティングリングFLRを設けてもよい。また、第1導電型をn型、第2導電型をp型としたが、その逆であっても、本発明の作用効果が発揮されることは言うまでもないことである。"