"基板上に配線層が形成された第1の積層体と、前記第1の積層体の主面上にその主面を重ねて配設され、基板上に配線層が形成された第2の積層体と、前記第1の積層体または前記第2の積層体の少なくとも一方の基板上に形成された機能素子と、前記第1の積層体及び前記第2の積層体の前記主面に垂直な方向から見て、前記機能素子の周囲に配設され、前記第1の積層体と前記第2の積層体の界面を貫通する貫通金属部材と、を含む半導体装置。前記貫通金属部材は、前記第2の積層体の基板を貫通する基板貫通部材を含んで構成される請求項1に記載の半導体装置。前記貫通金属部材は、前記第1の積層体に設けられたシールリングを含んで構成される請求項2に記載の半導体装置。前記第2の積層体の前記基板と、前記第1の積層体と前記第2の積層体の界面とを貫通するビアを備え、前記基板貫通部材の第1の積層体側の端部は、前記ビアの前記第1の積層体側の端部と同一層内に配設される請求項3に記載の半導体装置。前記第1の積層体または前記第2の積層体の主面上にその主面を重ねて配設され、基板上に配線層が形成された1以上の積層体を備え、前記貫通金属部材は、前記積層体同士の全ての界面を貫通する請求項1に記載の半導体装置。前記貫通金属部材は、前記第1の積層体及び前記第2の積層体に設けられたシールリングによって構成される請求項1に記載の半導体装置。基板上に配線層が形成された第1の積層体と、基板上に配線層が形成された第2の積層体と、前記第1の積層体または前記第2の積層体の少なくとも一方に配置される機能素子と、を形成するステップと、前記第1の積層体の主面と前記第2の積層体の主面とを接合するステップと、前記第1の積層体の主面と前記第2の積層体の主面に垂直な方向から見て、前記機能素子の周囲に、前記第1または第2の積層体の基板を貫通し、少なくとも前記第1の積層体と前記第2の積層体の界面に到達する貫通孔を形成し、前記貫通孔内に金属を埋め込むステップと、を含む半導体装置の製造方法。基板上に配線層及びシールリングが形成された第1の積層体と、基板上に配線層及びシールリングが形成された第2の積層体と、前記第1の積層体または前記第2の積層体の少なくとも一方に配置され、前記第1の積層体及び前記第2の積層体の主面に垂直な方向から見て、前記シールリングの内側に設けられる機能素子と、を形成するステップと、前記第1の積層体及び前記第2の積層体の主面を重ね合わせ、重ね合わされた前記主面において、前記第1の積層体に配置されたシールリングと、前記第2の積層体に配置されたシールリングとを接合するステップと、を含む半導体装置の製造方法。半導体装置の製造時においては、基板を個片化する際に生じるクラックによってデバイスがダメージを受けたり、また、デバイス内部に水分等が浸入したりするのを防止する必要がある。このため、上述のように、シールリング等の構造を設けることによって、デバイスの損傷を防ぐことが行われており、デバイスを保護する技術を確立することは、歩留まりの向上や、信頼性の高い高品質な製品を提供する上で非常に重要な要素となっている。そこで、本技術は、デバイスの損傷を防ぎ、保護することができる半導体装置及びその製造方法を提供することを目的とする。上記課題を解決するために、本技術による半導体装置は、基板上に配線層が形成された第1の積層体と、第1の積層体の主面上にその主面を重ねて配設され、基板上に配線層が形成された第2の積層体を含む。また、第1の積層体または第2の積層体の少なくとも一方の基板上に形成された機能素子と、第1の積層体及び第2の積層体の主面に垂直な方向から見て、機能素子の周囲に配設され、第1の積層体と第2の積層体の界面を貫通する貫通金属部材と、を含む。また、本技術による半導体装置の製造方法では、まず基板上に配線層が形成された第1の積層体と、基板上に配線層が形成された第2の積層体と、第1の積層体または第2の積層体の少なくとも一方に配置される機能素子と、を形成する。そして、形成した第1の積層体の主面と第2の積層体の主面とを接合する。その後、第1の積層体の主面と第2の積層体の主面に垂直な方向から見て、機能素子の周囲に、第1または第2の積層体の基板を貫通し、少なくとも第1の積層体と第2の積層体の界面に到達する貫通孔を形成し、貫通孔内に金属を埋め込む。また、本技術による半導体装置の別の製造方法では、まず基板上に配線層及びシールリングが形成された第1の積層体と、基板上に配線層及びシールリングが形成された第2の積層体と、第1の積層体または第2の積層体の少なくとも一方に配置され、第1の積層体及び第2の積層体の主面に垂直な方向から見て、シールリングの内側に設けられる機能素子と、を形成する。そして、第1の積層体及び第2の積層体の主面を重ね合わせ、重ね合わされた主面において、第1の積層体に配置されたシールリングと、第2の積層体に配置されたシールリングとを接合することにより半導体装置を製造する。本技術による半導体装置及びその製造方法によれば、第1の積層体と第2の積層体の界面を貫通する貫通金属部材が機能素子の周囲に配置される。このため、第1の積層体と第2の積層体の界面を伝って浸入する水分や、周囲の雰囲気成分等を貫通金属部材により遮断することができる。本開示の半導体装置及びその製造方法によれば、機能素子が形成された領域に、水分や周囲の雰囲気成分が侵入するのを防止できる。このため、機能素子を保護でき、高品質な半導体装置を提供することができる。以下本技術を実施するための形態の例を説明するが、本技術は以下の例に限定されるものではない。説明は以下の順で行う。1.第1の実施の形態第1の積層体と第2の積層体の界面を貫通する貫通金属部材を設ける例2.第1の変形例接合面が異なる例3.第2の変形例3以上の積層体を接合する例4.第2の実施の形態各積層体におけるシールリング同士を直接接合することにより貫通金属部材を構成する例5.第3の実施の形態シールリングとは別に貫通金属部材を設ける例6.第4の実施の形態第1の積層体上に直接基板を形成する例7.第5の実施の形態界面を貫通する空隙を設ける例1.第1の実施形態第1の積層体と第2の積層体の界面を貫通する貫通金属部材を設ける例1-1.半導体装置の構成図1は、第1の実施形態による半導体装置100を示す概略断面図である。本実施形態による半導体装置100は、基板1上に機能素子2と配線層3が形成された第1の積層体10と、基板11上に機能素子12と配線層13が形成された第2の積層体20を備える。第1の積層体10は、例えば基板1と、基板1上に形成された機能素子2及び配線層を含んで構成されている。基板1は、例えばSi基板やガラス基板等を用いることが可能であり、その他の金属によって構成してもよい。また、基板1の主面上には機能素子2が形成されている。機能素子2は、例えばトランジスタに限らず、MEMSアクチュエータやセンサ素子等の各種素子であってよく、後に述べるシールリング8によって保護される。なお、基板1の機能素子2が配置された面とは反対側の主面には、例えばSiO2,SiN,SiON,TEOS等の絶縁膜7が設けられ、基板1の絶縁が確保されている。基板1及び機能素子2上には、例えばSiO2,NSGNondopedSilicateGlass,PSGPhosphoSilicateGlass,TEOSTetraethylorthosilicate等による平坦化膜絶縁膜6を介して配線層3が配置されている。ここで配線層3は、例えば第1の配線層5aと第2の配線層5bと第3の配線層5cと第4の配線層5dが順次積層された多層配線構造となっており、各層内に配線がそれぞれ埋め込まれている。配線の材料としては、例えばW,Al,Cu等が挙げられる。各配線層における層間絶縁膜4a,4c,4e,4gには、例えばSiCNやSiN等が用いられ、層間絶縁膜4b,4d,4f,4hには、例えば有機シリカガラス等の低誘電率材料や、SiO2等が用いられる。また、基板1の主面に垂直な方向から見て機能素子2の周囲には、第1の配線層5aから第4の配線層5dにおける配線同士が接続され、機能素子2を囲むようにシールリング8が形成されている。このシールリング8により、機能素子2が形成されている領域にまでクラックが進展するのを抑制し、機能素子2を保護することができる。シールリング8を構成する材料としては、機能素子2を保護するために耐浸水性の高いものが好ましく、例えば上述の配線材料として挙げたW,Al,CuやTa,Ti,TiN等を用いることができる。一方、第2の積層体20は、基板11と、基板11の主面上に形成された機能素子12及び配線層13を含んで構成されている。基板11は、基板1と同様に特に限定されるものではなく、例えばSi基板やガラス基板、その他の金属基板を用いてよい。また、機能素子12も機能素子2と同様に限定されるものでなく、トランジスタ以外の各種素子を配置してもよい。機能素子12が形成された基板11の主面及び機能素子12上には、例えばSiO2,NSG,PSG,TEOS等による平坦化膜絶縁膜16が形成され、平坦化膜16上に配線層13が形成されている。配線層13は、例えば第1の配線層15aと第2の配線層15bと第3の配線層15cとからなる多層配線構造となっており、それぞれの配線層に配線が配置されている。各配線層における層間絶縁膜14b,14d,14fは、例えば有機シリカガラス等の低誘電率材料や、SiO2等が用いられ、層間絶縁膜14a,14c,14eには、例えばSiCNやSiN等が用いられる。基板11の主面に垂直な方向から見て機能素子12の周囲には、基板11及び配線層13を貫通する基板貫通部材26が設けられている。この基板貫通部材26は、いわゆるTSVThroughSiliconViaと同様にして形成されるものである。したがって、基板貫通部材26には、例えばW,Poly-Si,Cu,Al,Au,Snまたは、MCVDMetalChemicalVaporDeposition技術が確立されているTi,TiN,Ta,TaN、もしくは、それらのスタック構造や合金等を用いることが可能である。ただし、基板貫通部材26は第1の積層体10における回路と第2の積層体20における回路とを電気的に接続するものではない。本実施の形態において、基板貫通部材は、機能素子12を保護するシールリングとして配設されている。また、基板11の機能素子12が形成された面とは反対側の主面には、例えばSiO2やSiN,TEOS等の絶縁膜17が形成されている。この絶縁膜17上には、例えば外部との接続に用いるAl等の端子21が埋め込まれる用に配置されている。また、絶縁膜17上には、例えば樹脂等によるパッシベーション膜19が形成されている。第1の積層体10における配線層3側の主面は、第2の積層体20における配線層13側の主面に重ね合わされる。そして、この重ね合わされた界面において接合される。この接合は、樹脂等の接着剤を塗布して接着層22により行ってもよいし、他にも、プラズマ接合や金属接合、ガラスの陽極接合等、適宜各種手法を用いることができる。接合する際には、第1の積層体10と第2の積層体20とを電気的に接続させるような構成としてもよいし、また第1の積層体10と第2の積層体20とが電気的に接続しない構成であってもよい。また、シールリング8と基板貫通部材26は接続され一体化しており、第1の積層体10と第2の積層体20の界面を貫通する貫通金属部材29を形成している。このように、第1の積層体10と第2の積層体20の主面に垂直な方向から見て、機能素子2,12を囲むように貫通金属部材29を設けることにより、機能素子2,12をより確実に保護することができる。例えば、図2は、第1の積層体10aと第2の積層体20aの界面を貫通する貫通金属部材が設けられていない半導体装置110の概略断面図であり、これを比較例として用い説明する。この半導体装置110には、所定の回路形成領域を囲う第1の積層体10aのシールリング8a及び第2の積層体20aのシールリング18aが設けられている。例えば、矢印A1に示す位置においてダイシングを行い、半導体装置110を個片化すると、切断面において第1の積層体10aと第2の積層体20aの界面23aから、水分や周囲の雰囲気成分等が浸入していく恐れがある。浸入した水分や周囲の雰囲気成分が矢印A2に示すように界面23aを伝うことにより、シールリング8a,18aを越え、機能素子が配置された領域に到達すると、その領域や機能素子を酸化、腐食させてしまう恐れがある。一般的に、シールリングは、配線層における配線や、各配線層における配線同士を接続するコンタクト部によって構成されている。したがって、機能素子を3次元的に配置する場合に、積層方向において配線層が形成されない領域が存在すると、その領域にはシールリングを形成することができない。例えば、図2に示すように、第1の積層体10と第2の積層体20とを接合する場合には、第1の積層体10と第2の積層体20との界面近傍において、積層方向に対しシールリング8a,18aが配置されない領域が存在する。このため、機能素子を保護するのが困難である。これに対して、図3は、本実施の形態による半導体装置100の概略断面図である。例えば矢印A3に示す位置においてダイシングを行い、半導体装置110を個片化したとする。水分や周囲の雰囲気成分等が、矢印A4に示すように第1の積層体10と第2の積層体20の界面23を伝ったとしても、これらの水分や周囲の雰囲気成分等を界面23を貫通する貫通金属部材29によって遮断することが可能である。したがって、この貫通金属部材29を、第1の積層体10及び第2の積層体20の主面に垂直な方向から見て、機能素子2,12の周囲に配置することにより、機能素子2,12を保護することが可能である。図4は、この貫通金属部材29の形成パターンの一例を示す概略説明図である。なお、図4においては、半導体装置100の主面に垂直な方向から見た状態を示している。図4Aに示すように、機能素子2,12図示せずの周囲において、半導体装置100の機能素子2,12や、その回路形成領域を囲む閉路状に途切れなく連続して空隙を設けてもよい。これにより、水分や周囲の雰囲気成分等が貫通金属部材29に囲われた領域内に浸入するのをより確実に防止できる。また一方で、図4Bに示すように、機能素子2,12やその回路形成領域を囲む閉路に切れ目24を設けた破線状に貫通金属部材29形成してもよい。この場合、貫通金属部材29の切れ目24の位置に配線を配置することが可能であり、例えば半導体装置100を外部装置に接続するための引き出し配線等を容易に設けることができる。また、図4Cでは、第1の貫通金属部材29aと第2の貫通金属部材29bとによって貫通金属部材29が構成されている。第1の貫通金属部材29aは、機能素子2,12や、その回路形成領域を囲む破線状に形成される。また、第2の貫通金属部材29bは、第1の貫通金属部材29aの切れ目位置に配置される。この例では、第1の貫通金属部材29aの切れ目24aと第2の貫通金属部材29bの切れ目24bを介して、貫通金属部材29内の回路形成領域と貫通金属部材29の外側の領域とが連続している箇所が存在する。しかし、貫通金属部材29内の回路形成領域から放射状の方向に、第1の貫通金属部材29aまたは第2の貫通金属部材29bの少なくともどちらか一方が配置されるので、貫通金属部材29が連続して設けられている図4Aと実質的に同等の効果が得られる。また、貫通金属部材29の内側の回路形成領域から貫通金属部材29の外側の領域への引き出し配線等は、第1の貫通金属部材29aの切れ目24a、第2の貫通金属部材29bの切れ目24bを通して配置することが可能である。他にも、図4Dに示すように、図4Aと比較して角を落とした形状に貫通金属部材29を形成してもよい。このように、角を落として曲線に近づけた形状とすることで、ダイシング時におけるチッピングを抑制することができる。なお、機能素子2,12やその回路形成領域を囲む閉曲線状に貫通金属部材29を形成してもよい。ところで、半導体装置の試作や試験時には、TEGtestelementgroupを半導体装置と同一基板上に形成しておくことがある。このような場合には、図4Eに示すように貫通金属部材29を配置することができる。図4Eでは、TEG25の配置位置において、TEG25の外周に沿って貫通金属部材29を設けることにより、TEG25を貫通金属部材29によって囲まれた領域外に位置させている。このように貫通金属部材29を形成すると、第1の積層体10と第2の積層体20の界面に浸入した水分や周囲の雰囲気成分は、貫通金属部材29よりも先にTEG25に到達する。TEG25に到達した水分や周囲の雰囲気成分は、TEG25が障害となり、それ以上浸入することができない。すなわち、TEG25を水分や周囲の雰囲気成分に対する障壁として用いることができる。1-2.半導体装置の製造方法次に、本実施の形態による半導体装置100の製造方法について、図5~図6を用いて以下に説明する。まず図5Aに示すように、基板1の主面上に機能素子2を設けた第1の積層体10と、基板11の主面上に機能素子12を設けた第2の積層体20を準備する。第1の積層体10には、基板1の主面に垂直な方向から見て、機能素子2の周囲にシールリング8が形成されている。一方、第2の積層体20には、この段階では基板貫通部材26は形成されていない。この第1の積層体10及び第2の積層体20は、既知の種々の方法により製造してよく、その手法を特に限定するものではない。次いで、第1の積層体10または第2の積層体20の接合面、ここでは、基板1に対して機能素子2が設けられた側の第1の積層体10の主面に樹脂等の接着剤を塗布し、接着層22を形成する。そして、図5Bに示すように、接着層22が形成された側の第1の積層体10の主面と、基板11に対して機能素子12が形成された側の第2の積層体20の主面とを貼り合わせることにより、第1の積層体10と第2の積層体20とを接合する。接合の手法としては、接着剤によらず、他の方法を用いてもよい。例えば第1の積層体10と第2の積層体20とを直接接触させる場合には、金属接合や、プラズマ接合、ガラスの陽極接合等を用いることができる。また、接合後には、CMPChemicalMechanicalPolishing法やBGRbackgrinding等により、基板11を所定の厚さに研削する。次に、図6Aに示すように、例えばドライエッチング等を用いて、第1の積層体10内の配線に到達するビアホール40、及びシールリング8に到達する貫通孔41を形成する。そして、CVD等により、SIO2やSiN,SiON,TEOS等による絶縁膜をビアホール40や貫通孔41の内壁面に形成し、絶縁性を確保する。ビアホール40や貫通孔41の底部に堆積した上述の絶縁材料は、例えば電子ビーム等により除去し、その後ビアホール40及び貫通孔41の内部を例えばW,Al,Cu等の導電材料により埋める。これにより、基板11を貫通するビアと、基板貫通部材26とが形成される。基板貫通部材26は、シールリング8に一体化して接続されており、シールリング8と基板貫通部材26によって、貫通金属部材29が構成される。ビアホール40と貫通孔41内を埋める材料は、それぞれ別の材料であってもよいが、同一材料を用いることにより、ビアと基板貫通部材26とを同時に形成することができる。また、第1の積層体10と第2の積層体20の界面を貫通するビアを設ける場合、第1の積層体10側のビアの端部と、第1の積層体10側の基板貫通部材26の端部が同一配線層上にあると、ビアと基板貫通部材26を同時に形成しやすい。そして、図6Bに示すように、基板11上に例えばSiO2やSiN,SiON,TEOS等の絶縁膜17を形成して基板11の絶縁を確保した後、例えばAl等により端子21を形成する。また、絶縁膜17上には、端子21の配置箇所を除いて、樹脂等によるパッシベーション膜19が形成される。また、基板1に設ける絶縁膜7は、第1の積層体10を接合する前に予め形成してあってもよいし、接合後に形成してもよく、特に限定するものではない。なお、第1の積層体10または第2の積層体20の両方に機能素子が形成されている必要はなく、どちらか一方の積層体には配線のみが形成されていてもよい。2.第1の変形例接合面が異なる例第1の実施の形態では、二つの積層体において、基板に対して機能素子が形成されている側の主面同士を接合させていたが、接合させる面はこれに限らない。図7は、第1の変形例による半導体装置200の概略構成を示す断面図である。ここでは、第1の実施の形態図1参照と対応する部位については同一符号を付し、重複した説明を避ける。本変形例による半導体装置200は、基板1の主面上に機能素子2が形成された第1の積層体10と、基板11の主面上に機能素子12が形成された第2の積層体20とを含んで構成される。第1の積層体10において、機能素子2上には平坦化膜絶縁膜6を介して第1の配線層5a~第4の配線層5dが形成されており、機能素子2が形成された側とは反対側の基板1の主面には、絶縁膜7が設けられている。また、基板1の主面に垂直な方向から見て、機能素子2の周囲を囲むようにシールリング8が設けられている。これらの第1の積層体10の構成は、第1の実施の形態図1参照において示したものと同様の構成であってよい。第2の積層体20において、機能素子12上には、平坦化膜絶縁膜16を介して配線層15a~15cが形成されている。これらの構成は、第1の実施の形態において示した構成と同じであってよい。基板11の主面に垂直な方向から見て、機能素子12を囲むようにシールリング18が配設されている。ただし、本変形例では、このシールリング18は、基板11及び平坦化膜16を貫通する基板貫通部材26と、配線層13における配線によって構成されている。基板貫通部材26は、第1の実施の形態において示したものと同様の材料によって構成してよい。また、本変形例では、配線層13上に絶縁膜17が形成され、絶縁膜17上に端子21が形成される。また、絶縁膜17上において、端子21が形成されている箇所以外の部分には、パッシベーション膜19が配設される。また、第1の積層体10において、配線層3側の主面と、第2の積層体20の基板11側の主面とが重ね合わされ、この界面において接合される。第1の積層体10と第2の積層体20の接合は、樹脂等の接着層22を設けることによって行ってもよいし、プラズマ接合や金属接合、ガラスの陽極接合等、その他の手法により行ってもよい。本変形例では、シールリング8とシールリング18が接続され一体化しており、シールリング8とシールリング18によって貫通金属部材29が構成される。したがって、貫通金属部材29は、第1の積層体10と第2の積層体20の界面を貫通しているので、第1の積層体10と第2の積層体20の界面を伝って浸入する水分や周囲の雰囲気成分を遮断することができる。また、この貫通金属部材29が機能素子2,12の周囲に設けられることにより、機能素子2,12を保護することが可能である。なお、貫通金属部材29のパターンは、第1の実施の形態図4参照において示した各種のパターンを採用してよい。このように、本変形例では、第1の積層体10と第2の積層体20とを接合する接合面が第1の実施の形態と異なっている。すなわち、第1の積層体10と第2の積層体20とを接合する面は、適宜選択することが可能である。例えば、第2の積層体20に配置される機能素子12としてMEMSアクチュエータ等を用いる場合、アクチュエータの可動部は、その駆動空間を確保するために、半導体装置200の表面に露出させる必要がある。したがって、このような場合には、本変形例のように、基板11に対して機能素子12が配置されない側の第1の積層体10の主面を第2の積層体20に接合することが好ましい。また、その場合には、アクチュエータ上には配線層を形成せず、例えば第1の積層体10側に配置する。そして、第1の積層体10の機能素子2として、例えばアクチュエータを駆動するためのトランジスタやダイオード等を配置することが可能である。また、製造方法においては、例えば、第1の積層体10と、基板11と機能素子12と平坦化膜16のみが形成された第2の積層体20とを接合する。そして、平坦化膜16及び基板11を貫通し、シールリング8に到達する基板貫通部材26を形成する。基板貫通部材26の形成方法は、第1の実施の形態において示した方法と同様の方法を用いることができる。その後、平坦化膜16上に配線層13を積層していくことにより、半導体装置200を製造可能である。その他の構成においては、第1の実施の形態において示した方法と同様にして製造してよい。3.第2の変形例3以上の積層体を接合する例また、接合する積層体の数は2つに限らず、3以上の積層体接合する構成であってもよい。図8は、第2の変形例による半導体装置300を示す概略断面図である。ここでは、第1の実施の形態図1参照に対応する箇所には同一符号を付し、重複した説明を避ける。本変形例による半導体装置300は、基板1上に機能素子2が設けられた第1の積層体10と、基板11上に機能素子12が設けられた第2の積層体20と、基板31上に機能素子32が設けられた第3の積層体30と、を含んで構成される。第1の積層体10と第2の積層体20のこれらの構成は、第1の実施の形態において示したものと同様の構成であってよく、特に限定するものではない。第3の積層体30において、基板31に設けられた機能素子32上には、平坦化膜絶縁膜36を介して配線層33が形成される。基板31は、例えばSi基板やガラス基板、他にも金属基板等を用いることができる。また、平坦化膜36には、例えば、SiO2,NSG,PSG,TEOS等が用いられる。第1の配線層35a~第4の配線層35dの各配線層は、第1の実施の形態における配線層と同様に、例えば有機シリカガラス等の低誘電率材料や、SiO2等からなる層間絶縁膜と、SiCNやSiNからなる層間絶縁膜等を含んで構成される。第3の積層体30におけるこれらの構成は、第1の積層体10や第2の積層体20の構成と同様であってよく、特に限定されない。ただし、本変形例では、第3の積層体30の配線層33上に絶縁膜17、端子21、パッシベーション膜19が配設される。なお、第1の積層体10から第3の積層体30の全ての積層体に、それぞれ機能素子が形成されている必要はなく、少なくとも一つの積層体に機能素子が形成されていればよい。第1の積層体10における配線層3側の主面は、第2の積層体20における配線層13側の主面に重ね合わされる。そして、この重ね合わされた界面において接合される。この接合は、樹脂等の接着層22を介して行ってもよいし、プラズマ接合や金属接合、ガラスの陽極接合等のその他の方法により行ってもよい。また、第2の積層体20における基板11側の主面は、第3の積層体30における基板31側の主面に重ね合わされる。そして、この重ね合わされた界面において接合される。この接合も同様に、例えば樹脂等による接着層42を介して行ってもよいし、プラズマ接合や金属接合、ガラスの陽極接合等、その他の方法により行ってもよい。本変形例では、第2の積層体20と基板31と平坦化膜36を貫通する基板貫通部材26が、機能素子12の周囲に設けられている。この基板貫通部材26は、第1の積層体10のシールリング8及び第3の積層体30のシールリング38に一体化して接続されている。すなわち、シールリング8と基板貫通部材26とシールリング38によって、貫通金属部材29が構成されている。本変形例に係る貫通金属部材29は、第1の積層体10と第2の積層体20の界面、及び第2の積層体20と第3の積層体30の界面を貫通して設けられており、それぞれの界面を伝って浸入する水分や周辺雰囲気成分等を遮断することができる。また、第1の積層体10の主面に垂直な方向から見て、この貫通金属部材29が機能素子2,12,32の周囲に設けられているので、機能素子2,12,32を水分や周囲の雰囲気成分等から保護することが可能である。なお、4以上の積層体を接合することにより半導体装置を構成する場合にも、各積層体の界面を貫通する貫通金属部材を同様に設けることで、界面を伝う水分や周囲の雰囲気成分等を遮断できる。また、各積層体において、保護したい領域の周囲に上述の貫通金属部材を設けることにより、保護したい領域内に水分や周囲の雰囲気成分が浸入するのを防止できる。また、基板1の主面に対して垂直な方向から見た貫通金属部材29のパターンは、第1の実施の形態図4参照において示した各種のパターンを採用してよい。また、製造方法においては、例えば、まず第1の積層体10と第2の積層体20とを接合する。そして、第2の積層体20上に、基板31と機能素子32と平坦化膜36までが形成され、配線層33が形成されていない段階の第3の積層体30を接合する。その後、平坦化膜36と基板31と第2の積層体20を貫通し、シールリング8に到達する基板貫通部材26を形成する。基板貫通部材26は、第1の実施の形態において示した方法と同様にして形成することができる。そして、第3の積層体30の平坦化膜36上に、配線層33、絶縁膜17、パッシベーション膜19を積層していくことにより、半導体装置300を製造できる。なお、配線層33においては、シールリング18を基板貫通部材26の直上に形成し、基板貫通部材26とシールリング18とを接続させる。その他の構成については、第1の実施の形態図5,6参照及び第1の変形例において示した方法と同様にして製造できる。また、各積層体における配線同士を電気的に接触させるかどうかについても特に限定するものではなく、適宜必要に応じてビア等を形成し、導通した構成としてもよい。4.第2の実施の形態各積層体におけるシールリング同士を直接接合することにより貫通金属部材を構成する例4-1.半導体装置の構成図9は、第2の実施の形態に係る半導体装置400を示す概略断面図である。ここでは、基板貫通部材を用いずに、各積層体におけるシールリングの配線同士を直接接合することで、貫通金属部材を構成する例を挙げる。なお、第1の実施の形態図1参照に対応する箇所には同一符号を付し、重複した説明を避ける本実施の形態に係る半導体装置400は、基板1上に機能素子2と配線層3が形成された第1の積層体10と、基板11上に機能素子12と配線層13が形成された第2の積層体20とを含んで構成される。第1の積層体10と第2の積層体20の基本的な構成は、第1の実施の形態において示したものと同様であってよい。ただし、本実施形態では、第2の積層体20のシールリング18は、配線層13における配線と、各配線を接続するコンタクト部によって構成されている。また、第1の積層体10の配線層3側の主面と、第2の積層体20の配線層13側の主面とが重ね合わされ、接合される。ただし、シールリング8において第1の積層体10の表面に位置する配線と、シールリング18において第2の積層体20の表面に位置する配線は、金属接合される。本実施の形態では、シールリング8とシールリング18を金属接合して一体化することにより、第1の積層体10と第2の積層体20の界面を貫通する貫通金属部材29が構成されている。この貫通金属部材29を設けることで、第1の積層体10と第2の積層体20の界面を伝う水分や、周囲の雰囲気成分等を遮断することができる。また、この貫通金属部材29は、第1の積層体10の主面に垂直な方向から見て、機能素子2,12の周囲に設けられているので、機能素子2,12を水分や周囲の雰囲気成分等から保護することができる。なお、基板1の主面に対して垂直な方向から見た貫通金属部材29のパターンは、第1の実施の形態図4参照において示した各種のパターンを採用してよい。また、シールリング8以外の配線と、シールリング18以外の配線同士も同時に金属接合し、第1の積層体10及び第2の積層体20に配設された回路同士を接続する構成としてもよい。また、第1の積層体10と第2の積層体20の界面において、金属接合が行われない箇所には、予め例えばスクリーン印刷等により接着剤等を塗布しておいてもよい。ただし、シールリング8,18や、その他の配線における金属接合によって十分な接合強度が得られる場合は、接着剤を塗布する必要はない。4-2.半導体装置の製造方法次に、本実施の形態の半導体装置400の製造方法について、図10~図11を用い以下に説明する。まず、図10Aに示すように、基板1の主面上に機能素子2、配線層3、シールリング8が形成された第1の積層体と、基板11の主面上に機能素子12、配線層13、シールリング18が形成された第2の積層体20を作製する。第1の積層体10及び第2の積層体20の製造方法については、特に限定するものではなく、既知の種々の方法を用いてよい。基板1上に設けられる絶縁膜7は、第1の積層体10に予め設けてあってもよいし、第1の積層体10と第2の積層体20の接合後に設けてもよい。ただし、例えば配線3A,13Aのように、シールリング8,18において第1の積層体10及び第2の積層体20の表面に位置する配線は、接合のためのパッドとして用いられる。したがって、これらの配線は、シールリング8,18を構成するその他の配線よりも外径を大きく形成しておくことが好ましい。これにより、接合強度を高めることができ、また接合時における位置合わせ精度も緩和できる。次に、図10Bに示すように、第1の積層体10の配線層3側の主面と、第2の積層体20の配線層13側の主面を重ね合わせ、接合する。この時、シールリング8とシールリング18を金属接合によって接合し、シールリング8とシールリング18を一体化して接続する。これにより、第1の積層体10と第2の積層体20の界面を貫通する貫通金属部材が形成される。また、金属接合を行わない箇所は、例えば樹脂等の接着剤や、プラズマ接合により接合を行う。接着剤を塗布する場合には、例えば金属接合を行う配線3A,13A等のパッド部を、第1の積層体10や第2の積層体20の表面層間絶縁膜4h,14fの表面よりも突出させて形成することが好ましい。これにより、接着剤を塗布するためのスペースを確保することができ、第1の積層体10と第2の積層体20を重ね合わせた時に、接着剤が金属接合面上にはみ出るのを防止できる。接着剤の塗布には例えばスクリーン印刷等を用いることができる。また、接合後には、CMPChemicalMechanicalPolishing法やBGRbackgrinding等により、基板11を所定の厚さに研削する。次に、図11Aに示すように、基板11を貫通し、第1の積層体10内の配線等に到達するビア40a,40bを形成する。このビア40a,40bは、第1の実施の形態図6において示した方法と同様にして形成できる。その後、図11Bに示すように、基板11上に例えばSiO2やSiN,SiON,TEOS等の絶縁膜17を形成して基板11の絶縁を確保した後、例えばAl等により端子21を形成する。また、絶縁膜17上には、端子21の配置箇所を除いて、樹脂等によるパッシベーション膜19が形成される。これにより、半導体装置400が完成する。なお、第1の積層体10または第2の積層体20の両方に機能素子が形成されている必要はなく、どちらか一方の積層体には配線のみが形成されていてもよい。また、本実施の形態においても、3以上の積層体を積層する構成としてもよい。また、基板1の主面に対して垂直な方向から見た貫通金属部材29のパターンは、第1の実施の形態図4参照において示した各種のパターンを採用してよい。5.第3の実施の形態シールリングとは別に貫通金属部材を設ける例本技術に係る貫通金属部材は、第1の積層体と第2の積層体の界面を貫通さえしていれば、界面を伝う水分や、周囲の雰囲気成分等を遮断する効果が得られる。したがって、必ずしも貫通金属部材をシールリングと一体化させて構成する必要はない。図12は、第3の実施の形態に係る半導体装置500の構成を示す概略断面図である。第1の実施の形態図1参照に対応する箇所には同一符号を付し、重複した説明を避ける。本実施形態の半導体装置500は、基板1上に機能素子2、配線層3が形成された第1の積層体10と、基板11上に機能素子12、配線層13が形成された第2の積層体20とを含んで構成される。第1の積層体10及び第2の積層体20の基本的な構成は、第1の実施の形態図1参照において示したものと同様であってよい。ただし、本実施形態では、第1の積層体10の主面に垂直な方向から見て、シールリング8,18よりも内側に、第1の積層体10と第2の積層体20の界面を貫通する貫通金属部材29が設けられている。この貫通金属部材29は、第1の積層体10の表面に位置する配線層5dに形成された配線パッド3Bと、第2の積層体20の表面に位置する配線層15cに形成された配線パッド13Bが接合されることにより構成されている。この配線3B,13Bは、シールリング8,18の配線と同じ材料によって構成してよく、例えば耐浸水性の高いW,Al,CuやTa,Ti,TiN等を用いることができる。また、貫通金属部材29は、第1の積層体10の主面に垂直な方向から見て、機能素子2,12の周囲に配置される。第1の積層体10の主面に垂直な方向から見たときの貫通金属部材29の配置パターンは、第1の実施の形態図4参照において示したものと同様であってよい。なお、第1の積層体10と第2の積層体20は、接着層22と、配線3B,13Bの接合により接合されているが、接着層22の代わりにプラズマ接合等を用いてもよい。このように、本実施の形態においても、第1の積層体10と第2の積層体20の界面を貫通する貫通金属部材29が設けられているので、界面を伝って浸入する水分や周囲の雰囲気成分等を遮断することができる。また、この貫通金属部材29は、第1の積層体10の主面に垂直な方向から見て、機能素子2,12を囲むように周囲に配置されているので、機能素子2,12を水分や周囲の雰囲気成分から保護することが可能である。第1の積層体10と第2の積層体20は、接着層22によって接合されている。したがって、シールリング8とシールリング18の間には、この接着層22のために、水分や周囲の雰囲気成分の侵入を防ぐ部材が存在しない。しかし、本実施の形態では、貫通金属部材29を配置することにより、半導体装置500の側面から見て、隙間なく金属を配置される。このため、シールリング8,18が一体化している第2の実施の形態図9参照と実質的にほぼ同等の効果が得られる。なお、シールリング818に対して近い距離に貫通金属部材29を配置するほど、より高い効果を得ることが可能である。この半導体装置500は、第1の積層体10及び第2の積層体20にそれぞれ配線3B,13Bを形成し、配線3Bと配線13Bを接合すること以外は、第2の実施の形態図10~図11参照と同様にして製造できる。また、接着層22を設ける場合には、配線層5d,15cの表面よりも突出させてそれぞれ配線3B,13Bを形成し、接着層22の配置スペースを確保することが好ましい。また、配線3B,13Bの構成材料は、水分や周囲の雰囲気成分に対して耐性の高いものであれば、上述の材料以外のものを用いてもよい。ただし、配線層5dにおけるその他の配線と同じ材料によって構成すると、配線3B,13Bとその他の配線を同時に形成することができる。なお、第1の積層体10または第2の積層体20の両方に機能素子が形成されている必要はなく、どちらか一方の積層体には配線のみが形成されていてもよい。また、本実施の形態においても、3以上の積層体を積層する構成としてもよい。6.第4の実施の形態第1の積層体上に直接基板を形成する例これまでの実施の形態及び変形例においては、接合によって積層体同士を3次元的に配設するものであった。本技術では、第1の積層体上に直接第2の積層体を積層して形成する場合においても、第1の積層体と第2の積層体を貫通する金属部材を設けることが好ましい。図13は、本実施の形態による半導体装置600の構成を示す概略断面図である。第1の実施の形態図1参照に対応する箇所には同一符号を付し、重複した説明を避ける。本実施の形態による半導体装置600は、基板1上に機能素子2、配線層3が形成された第1の積層体10と、基板11上に機能素子12、配線層13が形成された第2の積層体20とを含んで構成される。本実施の形態による半導体装置600の基本的な構成は、第1の変形例図7参照において示したものと同様であってよい。ただし、本実施の形態の半導体装置600は、第1の積層体10上に、基板11、機能素子12、平坦化膜16、配線層13等を順次積層していくことにより形成される。例えば、基板11は、スパッタ等の気相成膜によって第1の積層体10上に直接形成される。また、貫通金属部材29は、第1の変形例と同様に、基板11及び平坦化膜16を貫通する基板貫通部材26と配線層13における配線によって構成されたシールリング18と、シールリング8とによって構成されている。このように、本実施の形態では、第1の積層体10と第2の積層体20との接合が行われていない。例えば半導体基板等においては基板上に酸化膜が形成されることがある。酸化膜は水分を浸透しやすいので、基板11に酸化膜が形成されていると、この酸化膜を伝って水分が浸入する恐れがある。このため、接合が行われなくても、本実施の形態のように、第1の積層体10と第2の積層体20の界面及び基板11を貫通する貫通金属部材29を設けることが好ましい。本実施の形態による半導体装置600の製造方法について以下に説明する。まず、図14Aに示すように、第1の積層体10を作製し、その配線層3上に基板11を成膜する。Si基板を形成する場合には、例えばスパッタ等によって形成し、ガラス基板の場合には、例えばSOGSpinOnGlassを用いてもよい。また、第1の積層体10については、特に限定するものではなく、既知の種々の方法により製造してよい。次いで、図14Bに示すように、基板11上に機能素子12を形成し、基板11上及び機能素子12上に平坦化膜16を形成する。その後、図15Aに示すように、基板11及び平坦化膜16を貫通する基板貫通部材26及びビア43を形成する。これらは、第1の変形例図6A参照において示したものと同様にして形成できる。なお、基板貫通部材26は、シールリング8に接続される。また、機能素子12と配線層13における配線とを接続するコンタクト部も同様にして形成される。ビア43と基板貫通部材26の第1の積層体10側の端部は、第1の積層体10における同じ配線層に位置している。このため、ビア43と基板貫通部材26とを同時に形成することができる。そして、平坦化膜16上に各配線層を順次積層していくことにより、配線層13を形成する。第2の積層体20におけるシールリング18は、基板貫通部材26と、基板貫通部材26に接続された配線層13の配線によって構成される。また、このシールリング18と、第1の積層体10におけるシールリング8によって貫通金属部材29が構成される。その後、図15Bに示すように、配線層13上に絶縁膜17、パッシベーション膜19、端子21を設けることにより、半導体装置600が完成する。なお、第1の積層体10または第2の積層体20の両方に機能素子が形成されている必要はなく、どちらか一方の積層体には配線のみが形成されていてもよい。また、本実施の形態においても、3以上の積層体を積層する構成としてもよい。また、基板1の主面に対して垂直な方向から見た貫通金属部材29のパターンは、第1の実施の形態図4参照において示した各種のパターンを採用してよい。7.第5の実施の形態界面を貫通する空隙を設ける例また、第1の積層体10と第2の積層体20の界面を貫通する空隙をさらに設けることで、より確実に機能素子を保護することが可能である。図16は、本実施の形態による半導体装置700の構成を示す概略断面図である。第1の実施の形態図1参照に対応する箇所には同一符号を付し、重複した説明を避ける。本実施の形態による半導体装置700の基本的な構成は、第1の実施の形態において示した半導体装置100と同じである。ただし、第1の積層体10と第2の積層体20の界面を貫通、またはその一端が界面に一致する空隙44を設けていること、及び、パッド5Bを設けていることが第1の実施の形態と異なる。空隙44は、第1の積層体10の主面に垂直な方向から見て、機能素子2,12の周囲に設けられている。ここでは、空隙44は、第2の積層体20の表面に開口する溝状に形成されており、例えばドライエッチングやウェットエッチング等によって形成できる。また、第1の積層体10の主面に垂直な方向から見たときの空隙44の配置パターンは、第1の実施の形態図4参照において示した貫通金属部材のパターンと同様であってよい。本実施の形態において、空隙44は、配線層5dに設けられた配線5A、パッド5Bに到達しており、空隙44による溝の底面は配線5A、パッド5Bの表面に一致している。このように、空隙44の一端が第1の積層体10と第2の積層体20の界面に一致するようにしてもよいし、界面を貫通するようにしてもよい。例えばダイシング時においてクラックが生じた場合、クラックが第1の積層体10と第2の積層体20の界面を伝播する恐れがある。しかし、本実施の形態では、界面を伝播したクラックが空隙44に達すると、空隙44によってクラックの応力が開放される。これにより、機能素子2,12配置された領域にまでクラックが進展するのを防止することが可能である。また、本実施の形態では、空隙44の一端と、第1の積層体10における配線5A、パッド5Bの表面とが一致している。このような構成とすることにより、空隙44を設ける際のエッチングストッパとして配線5A及びパッド5Bを用いることができる。また、基板貫通部材26の端部と空隙44の一端は、同じ配線層5dに位置している。このため、基板貫通部材26を埋め込むための貫通孔と空隙44を同時に形成できる。ところで、パッド5Bは、シールリング8を構成する配線のうち、配線層5dにおける配線同士を接続することにより形成されている。これにより、パッド5Bは大きい表面積を確保することができる。このため、基板貫通部材26を埋め込むための貫通孔や空隙44をエッチングにより形成する際に必要とされる位置決め精度を緩和できる。なお、第1の積層体10または第2の積層体20の両方に機能素子が形成されている必要はなく、どちらか一方の積層体には配線のみが形成されていてもよい。また、本実施の形態においても、3以上の積層体を積層する構成としてもよい。また、上述した各実施の形態や変形例の全てにおいて、本実施の形態のように、第1の積層体10と第2の積層体20の界面を貫通、またはその一端が界面に一致する空隙を設けることも可能である。以上、半導体装置及びその製造方法の実施の形態について説明した。本技術は上記実施の形態にとらわれることなく、特許請求の範囲に記載した本技術の要旨を逸脱しない限りにおいて、考えられる種々の形態を含むものである。また、本技術は、以下のような構成を取ることもできる。1基板上に配線層が形成された第1の積層体と、前記第1の積層体の主面上にその主面を重ねて配設され、基板上に配線層が形成された第2の積層体と、前記第1の積層体または前記第2の積層体の少なくとも一方の基板上に形成された機能素子と、前記第1の積層体及び前記第2の積層体の前記主面に垂直な方向から見て、前記機能素子の周囲に配設され、前記第1の積層体と前記第2の積層体の界面を貫通する貫通金属部材と、を含む半導体装置。2前記貫通金属部材は、前記第2の積層体の基板を貫通する基板貫通部材を含んで構成される1に記載の半導体装置。3前記貫通金属部材は、前記第1の積層体に設けられたシールリングを含んで構成される2に記載の半導体装置。4前記第2の積層体の前記基板と、前記第1の積層体と前記第2の積層体の界面とを貫通するビアを備え、前記基板貫通部材の第1の積層体側の端部は、前記第1の積層体側の端部と同一層内に配設される2または3に記載の半導体装置。5前記第1の積層体または前記第2の積層体の主面上にその主面を重ねて配設され、基板上に配線層が形成された1以上の積層体を備え、前記貫通金属部材は、前記積層体同士の全ての界面を貫通する1~4に記載の半導体装置。6前記貫通金属部材は、前記第1の積層体及び前記第2の積層体に設けられたシールリングによって構成される1に記載の半導体装置。7基板上に配線層が形成された第1の積層体と、基板上に配線層が形成された第2の積層体と、前記第1の積層体または前記第2の積層体の少なくとも一方に配置される機能素子と、を形成するステップと、前記第1の積層体の主面と前記第2の積層体の主面とを接合するステップと、前記第1の積層体の主面と前記第2の積層体の主面に垂直な方向から見て、前記機能素子の周囲に、前記第1または第2の積層体の基板を貫通し、少なくとも前記第1の積層体と前記第2の積層体の界面に到達する貫通孔を形成し、前記貫通孔内に金属を埋め込むステップと、を含む半導体装置の製造方法。8基板上に配線層及びシールリングが形成された第1の積層体と、基板上に配線層及びシールリングが形成された第2の積層体と、前記第1の積層体または前記第2の積層体の少なくとも一方に配置され、前記第1の積層体及び前記第2の積層体の主面に垂直な方向から見て、前記シールリングの内側に設けられる機能素子と、を形成するステップと、前記第1の積層体及び前記第2の積層体の主面を重ね合わせ、重ね合わされた前記主面において、前記第1の積層体に配置されたシールリングと、前記第2の積層体に配置されたシールリングとを接合するステップと、を含む半導体装置の製造方法。"