"3又は3以上の所定の複数をNで表わし、所定の整数をPで表わし、所定の自然数をSで表わしたときに、第1電位から第N電位まで番号順に電位が高くなって行くN個の電位を供給し、その各電位がP~PN-1の各整数と順々に1対1ずつ対応すると定義された第1電位供給手段~第N電位供給手段と、S個の入力電位信号の入口となる第1の入口手段~第Sの入口手段と、出力電位信号の出口となる出口手段と、前記第1電位供給手段~前記第N電位供給手段の中で、あらかじめ決められた1つの出力用特定電位供給手段と前記出口手段の間に接続され、オフ駆動された時に前記出口手段とそのオンオフ駆動部の間が1方向または双方向にオフとなるプルスイッチング手段と、S=1の場合は1つの前記入力電位信号に対応する整数、S≧2の場合は[S個の前記入力電位信号のそれぞれに対応するS個の整数のすべて]か[S個の前記入力電位信号のそれぞれに対応するS個の整数のうち、少なくとも1つ]がP~PN-1の整数の中で、あらかじめ決められた1つの入力用特定値に対してどうなのか、[等しいのか等しくないのか]、[大きいのか大きくないのか]、[小さいのか小さくないのか]のいずれか1つについて、それに適用する下記の2つ又は4つのしきい値電位に基づいて判別する判別手段と、前記判別手段によって制御され、その判別結果が肯定であれば前記プルスイッチング手段をオン駆動し、その判別結果が否定であれば前記プルスイッチング手段をオフ駆動するか正反対に肯定であればオフ駆動し、否定であればオン駆動するオンオフ駆動手段を有する多値論理回路において、前記多値論理回路の後段に接続される2値ハザードを除去する2値ハザード除去手段と、前記出力電位信号が前記2値ハザード除去手段にとって2値信号として機能する様にマッチングを行うプルアップ抵抗手段またはプルダウン抵抗手段またはプル抵抗手段を有することを特徴とする多値ハザード除去回路。ただし、その各抵抗手段は定電流ダイオード、1方向性、双方向性の定電流手段を含む。●a等しいのか等しくないのかの場合は等しいのかでは前記入力用特定値に対応する入力用特定電位を基準にしてあらかじめ決められたプラス側とマイナス側の両しきい値電位、等しくないのかでは前記入力用特定電位より1つ上の電位を基準にしてあらかじめ決められたマイナス側のしきい値電位、及び、前記入力用特定電位より1つ下の電位を基準にしてあらかじめ決められたプラス側のしきい値電位。●b大きいのか大きくないのかの場合は大きいのかでは前記入力用特定電位より1つ上の電位を基準にしてあらかじめ決められたマイナス側のしきい値電位、大きくないのかでは前記入力用特定電位を基準にしてあらかじめ決められたプラス側のしきい値電位。●c小さいのか小さくないのかの場合は小さいのかでは前記入力用特定電位より1つ下の電位を基準にしてあらかじめ決められたプラス側のしきい値電位、小さくないのかでは前記入力用特定電位を基準にしてあらかじめ決められたマイナス側のしきい値電位。3又は3以上の所定の複数をNで表わし、所定の整数をPで表わし、所定の自然数をSで表わしたときに、第1電位から第N電位まで番号順に電位が高くなって行くN個の電位を供給し、その各電位がP~PN-1の各整数と順々に1対1ずつ対応すると定義された第1電位供給手段~第N電位供給手段と、S個の入力電位信号の入口となる第1の入口手段~第Sの入口手段と、出力電位信号の出口となる出口手段と、前記第1電位供給手段~前記第N電位供給手段の中で、あらかじめ決められた1つの出力用特定電位供給手段と前記出口手段の間に接続され、オフ駆動された時に前記出口手段とそのオンオフ駆動部の間が1方向または双方向にオフとなるプルスイッチング手段と、S=1の場合は1つの前記入力電位信号に対応する整数、S≧2の場合は[S個の前記入力電位信号のそれぞれに対応するS個の整数のすべて]か[S個の前記入力電位信号のそれぞれに対応するS個の整数のうち、少なくとも1つ]がP~PN-1の整数の中で、あらかじめ決められた、その差が少なくとも2である2つの入力用特定値に対してどうなのか、両前記入力用特定値の間に有るのか無いのかについて下記4つのしきい値電位に基づいて判別する判別手段と、前記判別手段によって制御され、両前記入力用特定値の間に有れば前記プルスイッチング手段をオン駆動し、両前記入力用特定値の間に無ければ前記プルスイッチング手段をオフ駆動するか正反対に、両前記入力用特定値の間に有ればオフ駆動し、無ければオン駆動するオンオフ駆動手段を有する多値論理回路において、前記多値論理回路の後段に接続される2値ハザードを除去する2値ハザード除去手段と、前記出力電位信号が2値ハザード除去手段にとって2値信号として機能する様にマッチングを行うプルアップ抵抗手段またはプルダウン抵抗手段またはプル抵抗手段を有することを特徴とする多値ハザード除去回路。ただし、その各抵抗手段は定電流ダイオード、1方向性、双方向性の定電流手段を含む。●a両前記入力用特定値の間に有るのかでは小さい方の前記入力用特定値に対応する第1の入力用特定電位より1つ上の電位を基準にしてあらかじめ決められたマイナス側のしきい値電位と大きい方の前記入力用特定値に対応する第2の入力用特定電位より1つ下の電位を基準にしてあらかじめ決められたプラス側のしきい値電位。●b両前記入力用特定値の間に無いのかでは前記第1の入力用特定電位を基準にしてあらかじめ決められたプラス側のしきい値電位と前記第2の入力用特定電位を基準にしてあらかじめ決められたマイナス側のしきい値電位。請求項1又は2記載の多値ハザード除去回路において、前記第1電位から前記第N電位まで番号順に電位が高くなって行くのではなく、前記第1電位から前記第N電位まで番号順に電位が低くなって行き、1つ又は複数の前述したプラス側のしきい値電位を全部マイナス側のしきい値電位に変更し、1つ又は複数の前述したマイナス側のしきい値電位を全部プラス側のしきい値電位に変更し、1つ上の電位という記載内容が1つ又は複数有れば全部1つ下の電位に変更し、1つ下の電位という記載内容が1つ又は複数有れば全部1つ上の電位に変更したことを特徴とする多値ハザード除去回路。そんな訳で、従来の多値論理回路には従来の2値ハザードと同様な仕組みで発生する多値ハザードの問題に加えて、特に[多値数がいくつであっても、論理レベルが変化するとき、途中の論理レベル状態を通過することによって発生する多値固有の回路障害、多値ハザードの問題]が有る。従来の課題その上、前述段落番号0007~8の通り、多値ハザードが電力損失の増幅増大に繋つながるという課題も有る。{その課題に付随ふずいする課題}さらに、前述段落番号0007~8の通り、その多値数が大きければ大きい程、それらの課題悪影響も大きくなる。大きな多値数ほど課題悪影響も大きいそこで、本発明は従来の2値ハザードと同様な仕組みで発生する多値ハザードに加えて、上記[多値固有の多値ハザード]も除去することができる多値ハザード除去回路を提供することを目的としている。発明の目的2つに分けて記述する。第1の課題を解決するための手段は以下の通りである。3又は3以上の所定の複数をNで表わし、所定の整数をPで表わし、所定の自然数をSで表わしたときに、第1電位から第N電位まで番号順に電位が高くなって行くN個の電位を供給し、その各電位がP~PN-1の各整数と順々に1対1ずつ対応すると定義された第1電位供給手段~第N電位供給手段と、S個の入力電位信号の入口となる第1の入口手段~第Sの入口手段と、出力電位信号の出口となる出口手段と、前記第1電位供給手段~前記第N電位供給手段の中で、あらかじめ決められた1つの出力用特定電位供給手段と前記出口手段の間に接続され、オフ駆動された時に前記出口手段とそのオンオフ駆動部の間が1方向または双方向にオフとなるプルスイッチング手段と、S=1の場合は1つの前記入力電位信号に対応する整数、S≧2の場合は[S個の前記入力電位信号のそれぞれに対応するS個の整数のすべて]か[S個の前記入力電位信号のそれぞれに対応するS個の整数のうち、少なくとも1つ]がP~PN-1の整数の中で、あらかじめ決められた1つの入力用特定値に対してどうなのか、[等しいのか等しくないのか]、[大きいのか大きくないのか]、[小さいのか小さくないのか]のいずれか1つについて、それに適用する下記段落番号[0013]中の2つ又は4つのしきい値電位に基づいて判別する判別手段と、前記判別手段によって制御され、その判別結果が肯定であれば前記プルスイッチング手段をオン駆動し、その判別結果が否定であれば前記プルスイッチング手段をオフ駆動するか正反対に肯定であればオフ駆動し、否定であればオン駆動するオンオフ駆動手段を有する多値論理回路において、前記多値論理回路の後段に接続される2値ハザードを除去する2値ハザード除去手段と、前記出力電位信号が2値ハザード除去手段にとって2値信号として機能する様にマッチングを行うプルアップ抵抗手段またはプルダウン抵抗手段またはプル抵抗手段を有する多値ハザード除去回路。ただし、その各抵抗手段には定電流ダイオードや1方向性または双方向性の定電流手段が含まれる。●a等しいのか等しくないのかの場合は等しいのかでは前記入力用特定値に対応する入力用特定電位を基準にしてあらかじめ決められたプラス側とマイナス側の両しきい値電位、等しくないのかでは前記入力用特定電位より1つ上の電位を基準にしてあらかじめ決められたマイナス側のしきい値電位、及び、前記入力用特定電位より1つ下の電位を基準にしてあらかじめ決められたプラス側のしきい値電位。●b大きいのか大きくないのかの場合は大きいのかでは前記入力用特定電位より1つ上の電位を基準にしてあらかじめ決められたマイナス側のしきい値電位、大きくないのかでは前記入力用特定電位を基準にしてあらかじめ決められたプラス側のしきい値電位。●c小さいのか小さくないのかの場合は小さいのかでは前記入力用特定電位より1つ下の電位を基準にしてあらかじめ決められたプラス側のしきい値電位、小さくないのかでは前記入力用特定電位を基準にしてあらかじめ決められたマイナス側のしきい値電位。第2の課題を解決するための手段は以下の通りである。3又は3以上の所定の複数をNで表わし、所定の整数をPで表わし、所定の自然数をSで表わしたときに、第1電位から第N電位まで番号順に電位が高くなって行くN個の電位を供給し、その各電位がP~PN-1の各整数と順々に1対1ずつ対応すると定義された第1電位供給手段~第N電位供給手段と、S個の入力電位信号の入口となる第1の入口手段~第Sの入口手段と、出力電位信号の出口となる出口手段と、前記第1電位供給手段~前記第N電位供給手段の中で、あらかじめ決められた1つの出力用特定電位供給手段と前記出口手段の間に接続され、オフ駆動された時に前記出口手段とそのオンオフ駆動部の間が1方向または双方向にオフとなるプルスイッチング手段と、S=1の場合は1つの前記入力電位信号に対応する整数、S≧2の場合は[S個の前記入力電位信号のそれぞれに対応するS個の整数のすべて]か[S個の前記入力電位信号のそれぞれに対応するS個の整数のうち、少なくとも1つ]がP~PN-1の整数の中で、あらかじめ決められた、その差が少なくとも2である2つの入力用特定値に対してどうなのか、両前記入力用特定値の間に有るのか無いのかについて下記段落番号[0015]中の4つのしきい値電位に基づいて判別する判別手段と、前記判別手段によって制御され、両前記入力用特定値の間に有れば前記プルスイッチング手段をオン駆動し、両前記入力用特定値の間に無ければ前記プルスイッチング手段をオフ駆動するか正反対に、両前記入力用特定値の間に有ればオフ駆動し、無ければオン駆動するオンオフ駆動手段を有する多値論理回路において、前記多値論理回路の後段に接続される2値ハザードを除去する2値ハザード除去手段と、前記出力電位信号が2値ハザード除去手段にとって2値信号として機能する様にマッチングを行うプルアップ抵抗手段またはプルダウン抵抗手段またはプル抵抗手段を有する多値ハザード除去回路。ただし、その各抵抗手段には定電流ダイオードや1方向性または双方向性の定電流手段が含まれる。●a両前記入力用特定値の間に有るのかでは小さい方の前記入力用特定値に対応する第1の入力用特定電位より1つ上の電位を基準にしてあらかじめ決められたマイナス側のしきい値電位と大きい方の前記入力用特定値に対応する第2の入力用特定電位より1つ下の電位を基準にしてあらかじめ決められたプラス側のしきい値電位。●b両前記入力用特定値の間に無いのかでは前記第1の入力用特定電位を基準にしてあらかじめ決められたプラス側のしきい値電位と前記第2の入力用特定電位を基準にしてあらかじめ決められたマイナス側のしきい値電位。なお、そのN≧3はN値の多値数Nを指しており、その使用する整数はP~PN-1である。その第1電位が整数Pに、その第2電位が整数P1に、......同様に1つずつ増えて行き......、そして、その第N電位が整数PN-1にそれぞれ対応する。そして、論理電位レベルとの関係で言えば次の通りである。ある電位信号がその第1電位を基準にしたプラス側のしきい値電位より低ければ、その電位信号は整数Pに対応する。ある電位信号がその第2電位を基準にしたマイナス側のしきい値電位とプラス側のしきい値電位の間にあれば、その電位信号は整数P1に対応する。以下同様に、ある電位信号が順々に第N-1電位までの各電位を基準にしたプラス側、マイナス側の両しきい値電位間にあれば、その電位信号は順々に整数PN-2までの各整数に対応する。ある電位信号がその第N電位を基準にしたマイナス側のしきい値電位より高ければ、その電位信号は整数PN-1に対応する。このため、一般的に、特定値=特定の整数の論理レベルのマイナス側しきい値電位は特定電位と特定電位と特定電位より1つ下の電位の真ん中電位の間に設定される一方、特定値の論理レベルのプラス側しきい値電位は特定電位より1つ上の電位と特定電位の真ん中電位と特定電位の間に設定される。当然の事ながら、同様な事が特定値以外の整数P1~整数PN-2の各判別についても言える。トランジスタ回路入門講座5ディジタル回路の考え方、p.46~p.47の46論理回路使用上の注意1論理電圧レベルと雑音余裕。監修:雨宮好文小柴典居つねおり。著者:清水賢資けんすけ曽和将容まさひろ。株オーム社が昭和56年5月20日発行。よくわかるディジタル電子回路、p.76~p.80の[1]論理レベル~[2]雑音余裕度。著者:関根慶太郎、株オーム社が平成9年7月25日発行。論理回路入門、p.126~p.128の6.4ICの特性1信号の電圧値と雑音余裕度。著者:浜辺隆二、森北出版株が2001年9月28日発行。パルスディジタル回路、p.125~p.130の5.回路の基本特性51パルスディジタル回路の振幅特性。著者:川又晃。日刊工業新聞社が1995年2月15日発行。パルスとデジタル回路、p.128のスレッショルドレベルとp.129の論理レベル。編集:米山正雄。執筆:大原茂之吉川きっかわ澄男篠崎寿夫高橋史郎。東海大学出版会が2001年4月5日発行。どちら段落番号0012~13と段落番号0014~15の場合も、その多値論理回路中で又はその入力前に又はその入力時に発生した多値ハザードを、前記多値論理回路と前記プルアップ抵抗手段またはプルダウン抵抗手段またはプル抵抗手段の組合せが持つ多値2値コード変換機能によって2値ハザードを含む前記2値信号に変換する。ただし、この段階では前記2値信号は通常の2値信号である場合も有るし、暫定ざんてい的な2値信号の場合も有る。その暫定的な2値信号のHレベルとLレベルは通常の2値回路の2値信号のHレベルとLレベルとは違う。ほとんどの場合、両2値信号は互いに電位レベルが異なる。すなわち、例えば数値で言えば、多値でも1と0の2数値の場合も有るが、ほとんどが5と0とか3と0とかの2数値であって、通常の2値回路の1と0の2数値ではない。しかし、前記2値ハザード除去手段、又は、前記2値ハザード除去手段の後段に接続されるであろう2値回路の入力部に有る2値数値判別手段は、Hレベルの下限値より高い入力電位信号をHレベル信号と判別する一方、Lレベルの上限値より低い入力電位信号をLレベル信号と判別するので、その2値数値判別手段が上記の暫定的な2値信号を通常の2値信号に変換する。すなわち、前記出力電位信号が2値ハザード除去手段にとって2値信号として機能する様にマッチングを行う。あるいは、前記2値ハザード除去手段、又は、前記2値ハザード除去手段の後段に接続されるであろう2値回路の入力部に有るクランプ手段例:2つのクランプダイオード等。が、その暫定ざんてい的な2値信号の上限をその2値電源のプラス側電源電位にクランプする一方、その暫定的な2値信号の下限をその2値電源のマイナス側電源電位にクランプして、その暫定的な2値信号を通常の2値信号に変換する。そして、前記2値ハザード除去手段が2値ハザードを除去した暫定的な2値信号、又は、通常の2値信号を出力する。その出力信号が暫定的な2値信号であれば、前述の後段に接続されるであろう2値回路が通常の2値信号に変換する。前記2値ハザード除去手段の例としてはクロック信号で制御された2値ゲート回路に、ハザードが現われる2値の出力信号を入力するという良く行われる常套じょうとう手段を用いた回路である。●イその暫定的ざんていな2値信号を通常の2値信号に変換しない前記2値ハザード除去手段の例として、4端子のPMOS又はNMOSで構成されたパストランジスタ型トランスファーゲート手段が有る。クロック信号に基づいてその多値論理回路の出力信号に多値ハザードが現われる期間中そのトランスファーゲート手段の入出力間を遮断しゃだんする一方、その多値ハザードが現われず、その出力信号が安定する期間中にそのトランスファーゲート手段の入出力間を接続する。当然の事ながら、そのトランスファーゲート手段の後段にはそのトランスファーゲート手段の遮断中、自分の入力端子が開放になっても支障が無い2値回路が接続される。この事は下記●ロ項の場合も同様である。●ロその暫定的な2値信号を通常の2値信号に変換する前記2値ハザード除去手段の例として、その入力部に2値数値判別手段を持つ2値3ステートバッファー手段が有る。クロック信号に基づいてその多値論理回路の出力信号に多値ハザードが現われる期間中そのバッファー手段の入出力間を遮断しゃだんする一方、その多値ハザードが現われず、その出力信号が安定する期間中にそのバッファー手段の入出力間を接続する。●ハ2値3ステートバッファーの後段に2値メモリー手段を設ける例も有る。クロック信号に基づいてその多値論理回路の出力信号に多値ハザードが現われる期間中そのバッファーの入出力間を遮断しゃだんする一方、その多値ハザードが現われず、その出力信号が安定する期間中にそのバッファーの入出力間を接続してその2値メモリー手段を書き換える。●ニ同期型2値フリップフロップの例も有る。同様に多値ハザードの消滅後にその多値論理回路の出力信号が安定してからクロック信号に基づいてその出力信号を保持してそのフリップフロップの出力側に出力する。以上の様にして、多値ハザードの問題を極めて容易に解決することができる。ところで、本発明が請求項3記載の多値ハザード除去手段である場合、請求項1又は2記載の多値ハザード除去手段が正論理に対応するのに対して、請求項3記載の多値ハザード除去手段は負論理に対応する。その多値論理機能が元と同じ場合も有るし、違う場合も有る。この辺の話は各2値回路の正論理と負論理の関係と同様である。図1の実施例~図8の実施例、段落番号[0049]の実施例9及び段落番号[0050]の実施例10の各実施例またはその各派生実施例において各電源電位の高低を正反対にして、各可制御スイッチング手段をそれと相補関係に有る可制御スイッチング手段例:Nチャネル型MOSFETに対するPチャネル型MOSFETで1つずつ置き換え、方向性または電圧極性の有る各構成要素例:ダイオードの向きを逆にした元の実施例に対して電圧方向または電圧極性に関して対称的な関係に有る実施例もまた可能である。この対称的な関係に有る実施例は請求項3記載の多値ハザード除去手段に対応する。電気学会電気専門用語集No.9パワーエレクトロニクス、著者:電気学会電気用語標準特別委員会電気学会半導体電力変換装置用語小委員会、編者:社電気学会、株コロナ社が2000年2月28日改正版第1刷発行。参考:用語可制御スイッチ、可制御デバイスなど。なお、バルブ弁の意味はほぼスイッチと同じである。その結果、本発明には従来の2値ハザードと同様な仕組みで発生する多値ハザードに加えて、特に[その多値数N=N値のNのこと。がいくつであっても、多値回路{例:多値論理回路、多値演算回路又は多進法演算回路、多値ディジタル回路など。}において発生した多値固有の多値ハザードも除去することができるという効果が有る。本発明をより詳細に説明するために以下添付図面に従ってこれを説明する。ただし、各実施例中nとpが前述したNとPに相当する。また、mは出力用特定値で、前述した出力用特定電位供給手段の出力用特定電位vmに対応し、pn-1≧m≧pの関係に有る。さらに、Vp-1~Vpn-1、Vpnは電源線で、これらの電位をvp-1~vpn-1、vpnで表わし、この順序で電位は高くなって行く。それから、例えばダイオード36、抵抗28又はツェナーダイオード2つを逆向きに直列接続したツェナーダイオード対等、点線で回路構成手段の接続を示す場合はその接続あるいは挿入接続が有る場合と無い場合が有ることを意味する。そして、主に請求項1又は2記載の多値ハザード除去手段の正論理の各実施例について説明するが、請求項3記載の多値ハザード除去手段の負論理の各実施例については前述段落番号[0020]の通りである。図1の実施例1では次の通り各構成要素が前述[段落番号0012~13]請求項1に対応。した各構成手段に相当し、S=1、p=0ゼロで、n≧3、n-1≧m≧0の関係に有る。出力用特定値mは入力用特定値を兼ねるので、出力用特定電位vmは前記入力用特定電位を兼ねる。●a電位v0ブイゼロ~電位vn-1が前述した第1電位~第N電位に。●b電源線V0~電源線Vn-1が前述した第1電位供給手段~第N電位供給手段に。●c入力端子Inが前述した第1S=1の入口手段に。●d出力端子Outが前述した出口手段に。●e電源線Vmが前述した出力用特定電位供給手段=入力用特定電位供給手段に。なお、図示されていないが、当然の事ながら、各両電位供給手段間には直流電源手段が1つずつ接続されている。●fトランジスタ3、5の直列回路が前述したプルスイッチング手段に。★★参考:特開2006-252742号特許文献8●gトランジスタ1、2、17及び抵抗20、21が構成する回路部が前述した判別手段に。●hトランジスタ22~25とダイオード36の回路部が前述したオンオフ駆動手段に。なお、点線で示すダイオード36は無い場合も有るが、有った方が良い。無い場合、トランジスタ5のオフ駆動時に出力端子Outの電位が電位vm1より高い場合、トランジスタ5のソースゲート静電容量の充電電流が出力端子Outからトランジスタ5の内蔵ダイオードとトランジスタ22を経て電源線Vm1へ流れてしまう。●i電源線V0~電源線Vn-1、トランジスタ1、2、3、5、17、22~25及び抵抗20、21等直流電源は図示せず。が構成する多値論理回路が前述した多値論理回路に。●j抵抗26又は抵抗26、28が前述したプルアップ抵抗手段またはプルダウン抵抗手段またはプル抵抗手段に。{なお、D型フリップフロップ27の入力部にD端子の電位の上限と下限それぞれを電源電位v0、v-1それぞれにクランプするクランプダイオード2つ図示せず。が接続されていて、特定電位vmがD型フリップフロップ27のプラス側電源電位電位v0より高い場合、抵抗28を接続する。}●kD型フリップフロップ27と同期信号供給手段又はタイミング信号供給手段またはクロックパルス供給手段図示せず。の組合せ回路部が前述した2値ハザード除去手段に。上述の通り出力用特定値=出力用特定電位に対応する整数mは入力用特定値を兼ね、電源線Vmは入力用特定電位供給手段と出力用特定電位供給手段を兼ね、電位vmは入力用特定電位と出力用特定電位を兼ねるので、入力用特定値mの論理レベルのしきい値電位などに関しては以下の通りである。●m=n-1の場合つまりmが最高数値の場合、電位vn-1を基準にしたマイナス側しきい値電位。従って、その入力電位=入力端子Inの電位がそのマイナス側しきい値電位より高ければ、その入力数値はn-1と判別される。この場合、電位vnの電源線Vnを追加する必要が有り、電源線Vn等は前記判別手段に含まれることになる。●n-1>m>0ゼロの場合つまりmが中間数値の場合、各中間電位vmを基準にしたプラス側しきい値電位とマイナス側しきい値電位。従って、その入力電位=入力端子Inの電位がその両しきい値電位間に在れば、その入力数値はその中間数値mn-1>m>0と判別される。●m=0ゼロの場合つまりmが最低数値の場合、電位v0を基準にしたプラス側しきい値電位。従って、その入力電位=入力端子Inの電位がそのプラス側しきい値電位より低ければ、その入力数値は0ゼロと判別される。この場合、電位v-1の電源線V-1等も前記判別手段に含まれることになる。その結果、その入力数値が特定値mのときトランジスタ1、2、17、23、24、3、5がオンとなり、トランジスタ22、25がオフとなる為、出力端子Outの電位は電位vmになる。一方、入力数値が特定値m以外のときトランジスタ1か2、17、23、24、3、5がオフとなり、トランジスタ22、25がオンとなる為、出力端子Outの電位は電位v-1にプルダウンされる。このため、本発明者はこの多値論理回路を多値特定値EQUALイコール回路{あるいはゴルフ用語で統一して多値特定値EVENイーブン回路}と呼ぶ。また、前述した判別手段としてトランジスタ1、2、17及び抵抗20、21が構成する回路部を後述する図8の実施例8中のトランジスタ1、2、51及び抵抗20、21が構成する回路部で置き換えると、トランジスタ3、5の両オンオフ動作が正反対になるので、本発明者はこの多値論理回路を多値特定値NOTノット回路{あるいは多値特定値EVEN回路の否定で多値特定値NEVENネーブン回路}と呼ぶ。図1の実施例1の動作は次の通りである。その多値論理回路、抵抗26又は抵抗26、28及びD型フリップフロップ27の入力部に有る2値数値判別手段またはクランプダイオード2つの組合せは容易に多値信号を通常の2値信号に変換することができるという機能を持っている。つまり、その多値論理回路にはその後段の2値回路との接続性が極めて良く、その間に特別なインターフェイスが必要無いという効果特徴が有る。その第1の理由は、その多値論理回路の出力が出力用特定値と出力開放という2種類の出力に限定されている、からである。その第2の理由は、2値回路が、そのHレベルの下限値より高いすべての多値信号電位または多値信号電圧を常にHレベルと判別し、そのLレベルの上限値より低いすべての多値信号電位または多値信号電圧を常にLレベルと判別するという2値回路固有の動作特性を積極的に有益に活用している、からである。あるいは、2値回路の入力部に有るクランプダイオード2つが、多値信号電位または多値信号電圧の上限をその2値回路のプラス側電源電位又はプラス側電源電圧にクランプする一方、その下限をその2値回路のマイナス側電源電位又はマイナス側電源電圧にクランプするという2値回路の動作を積極的に有益に活用している、からである。この図1に示す実施例1の場合、その2値回路はD型フリップフロップ27である。もし、その多値論理回路中で又はその入力前に又はその入力時に多値ハザードが発生すると、その多値論理回路、抵抗26又は抵抗26、28及びD型フリップフロップ27の入力部に有る2値数値判別手段またはクランプダイオード2つの組合せがその多値ハザードを2値ハザードに変えてしまう。また、多値ハザードが現われる期間は回路の設計段階で予測できるので、その多値ハザードの出現タイミングと同期信号又はタイミング信号またはクロック信号のタイミングを擦すり合わせることができる。このため、多値ハザードが出力端子Outの電位信号に現われる期間中、図1中に図示された同期信号がローレベルな為、D型フリップフロップ27はその出力電位信号を無視して前のデータを記憶保持し続ける。一方、その多値ハザードが出力端子Outの電位信号に現われず、出力端子Outの電位信号が安定する期間中にその同期信号が立ち上がる為、D型フリップフロップ27はその出力電位信号を取り入れ、新しいデータとして記憶保持する。あとは同様に、D型フリップフロップ27はその同期信号に基づいてデータの書換えと新データの記憶保持を行おこなって行くので、D型フリップフロップ27はその多値ハザードから変換された2値ハザードを除去した2値信号を出力することができる。以上の様にして、図1の実施例1は多値ハザードを2値ハザードに変えて除去することができる。●なお、抵抗28を接続して抵抗分圧することも考えられる。特にvm≠v0ゼロで、2値のD型フリップフロップ27のD端子がクランプダイオードによって2値のプラス側電源電位この場合、電位v0に電位クランプされている場合、電源短絡防止用に抵抗28が必要である。派生実施例●また、抵抗26又は28の代わりに抵抗手段として1方向性あるいは双方向性の定電流手段例:定電流ダイオード、定電流ダイオード2つを逆向きに直列接続したもの等。を使うことができるし、抵抗26の代わりにカレントミラー回路を使うことができる。両方とも定電流手段のときはその出力電圧比はそのD端子のHレベル電圧を考慮する。●さらに、D型フリップフロップ27の代わりに前述段落番号0019した2値3ステートバッファー等又は2値3ステートバッファーとその後段の2値メモリー手段の組合せなどを用いても構わない。派生実施例●それから、フリップフロップや3ステートバッファー等がそのクロック信号に基づいて動作するトリガー方式の種類には以下3つの方式が有るので、他のトリガー方式に変更することもできる。派生実施例イレベルトリガー方式ロエッジトリガー方式ハパルストリガー方式=マスタースレーブ方式図解ディジタル回路入門のp.79~p.88。株日本理工出版会が2008年4月25日に第4版発行。著者:中村次男。●ところで、図1の実施例1中の接続端子ct1の接続を切り離し、トランジスタ1のソースを電源線Vm2~電源線Vn図示せず。のいずれか1つに接続し直して、その多値論理回路部を後述する図2の実施例2の様な多値特定値BETWEENビトウィーン回路又は多値特定値INイン回路又は多値特定値NOUTナウト回路と本発明者が呼ぶ多値論理回路にすることも考えられる。派生実施例あるいは、図1の実施例1中の接続端子ct2の接続を切り離し、トランジスタ2のソースを電源線V-1~電源線Vm-2のいずれか1つに接続し直して、その多値論理回路部を後述する図2の実施例2の様な多値特定値BETWEENビトウィーン回路又は多値特定値INイン回路又は多値特定値NOUTナウト回路と本発明者が呼ぶ多値論理回路にすることも考えられる。派生実施例これらの派生実施例は請求項2記載の多値ハザード除去回路に対応する。なお、この為、本当は入力端子をInではなくTinとし、出力端子をOutではなくToutとした方が混同し難くなって良いのだが。●そして、図1の実施例1において、トランジスタ22~25、3、5と抵抗21を取り外し、接続端子ct5を直接出力端子Outとすることも可能である。派生実施例あるいは、図1の実施例1において、トランジスタ5の代わりにダイオードを用いてトランジスタ3と共に1方向性プルダウン手段を構成するか又はトランジスタ5を取り外してトランジスタ3のドレイン端子を出力端子Outにして逆導通型プルダウン手段を構成して、D型フリップフロップ27を両電源線VnVn-1{又はVn-1Vn-2}間に接続変更し、抵抗26の一端を電源線V-1から電源線Vn{又はVn-1}に接続変更した実施例も可能である。派生実施例あるいは、図1の実施例1において、トランジスタ3を取り外してトランジスタ5のソース端子を電源線Vmに直結して逆導通型プルアップ手段を構成したり又はトランジスタ3を取り外してトランジスタ5のソース端子を電源線Vmに直結し、トランジスタ5のドレイン端子と出力端子Outの間にダイオードを挿入接続して1方向性プルアップ手段を構成したりすることも可能である。派生実施例●あと、p≠0ゼロの場合は、それぞれにpを加算して、0ゼロ→pすなわちV0→Vp、vo→vp、n→pnにそれぞれ置き換わるだけである。従って、Vn-1→Vpn-1、n-1≧m≧0→pn-1≧m≧pにそれぞれ置き換わる。図2に示す実施例2は図1の実施例において数値判別回路部を別タイプに置き換えた多値ハザード除去回路で、トランジスタ31~33、ダイオード34~35及び抵抗20~21の回路部分がその数値判別回路部である。ただし、S=1、p=0で、n-1>k≧lエル≧m1及びm-1≧0ゼロの関係すなわちn-2>k-1≧lエル-1≧m≧1の関係に有る。kとlエルは請求項2記載中の2つの入力用特定値、mは請求項1又は2記載中の出力用特定値、vkとvlは請求項2記載中の2つの入力用特定電位、vmは請求項1又は2記載中の出力用特定電位、電源線Vk、Vlは請求項2記載中の2つの入力用特定電位供給手段、そして、電源線Vmは請求項1又は2記載中の出力用特定電位供給手段である。そして、点線で示すダイオード36は無い場合も有るが、有った方が良い。無い場合、トランジスタ3のオフ駆動時に出力端子Outの電位が電位vm-1より低い場合、トランジスタ3のゲートソース静電容量の充電電流が電源線Vm-1からトランジスタ23とトランジスタ3内蔵ダイオードを経て出力端子Outへ流れてしまう。●k=lエルの場合、実施例2は請求項1記載の多値ハザード除去回路に対応する。入力数値がkのときトランジスタ31~33、23、24がオフとなり、トランジスタ22、25、3、5がオンとなる為、出力端子Outの電位は電位vmになる。一方、入力数値がkでないときトランジスタ31、33又は32、23、24がオンとなり、トランジスタ22、25、3、5がオフとなる為、出力端子Outの電位は電位v0にプルダウンされる。このため、本発明者はこの多値論理回路を多値特定値EQUALイコール回路{あるいはゴルフ用語で統一して多値特定値EVENイーブン回路}と呼ぶ。また、接続端子ct5の所にトランジスタ24、25の様に両電源線Vm1Vm-1間に接続された2値インバーター回路を挿入接続して、接続端子ct5の出力信号を反転させれば、トランジスタ3、5の両オンオフ動作も正反対になるので、本発明者はこの多値論理回路を多値特定値NOTノット回路{あるいは多値特定値EVEN回路の否定で多値特定値NEVENネーブン回路}と呼ぶ。あるいは、両接続端子ct3、ct4とトランジスタ3、5の両ゲート端子の接続を正反対にして、トランジスタ3、5の両オンオフ動作も正反対にすることも考えられるが、この多値特定値NOTノット回路の場合、前述段落番号[0032]中のそして......。の記載部分と同様にダイオード36をトランジスタ24、25の両ドレイン間に接続し、ダイオード36のアノード側を接続端子ct4とした方が良い。この後者のNOT回路への変更とそのダイオード36の接続に関する事は図1の実施例1でも言える。●k≠lエルの場合、実施例2は請求項2記載の多値ハザード除去回路に対応する。k≧入力数値≧lエルのとき出力端子Outの電位は電位vmになる一方、入力数値>k又はlエル>入力数値のとき出力端子Outの電位は電位v0にプルダウンされる。このため、本発明者はこの多値論理回路を2つの入力特定値がk1と{lエル1}である多値特定値BETWEENビトウィーン回路{あるいはゴルフ用語で統一して多値特定値INイン回路}とか、2つの入力特定値がkとlエルである多値特定値NOUTナウト回路{=多値特定値OUTアウト回路の否定}と呼ぶ。そして、本発明者は前者の否定回路を2つの入力特定値がk1と{lエル1}である多値特定値NOBETWEENノービトウィーン回路あるいは多値特定値NINニン回路と呼び、後者の肯定回路を2つの入力特定値がkとlエルである多値特定値OUTアウト回路と呼ぶ。その否定のために、例えば接続端子ct5の所にトランジスタ24、25の様に両電源線Vm1Vm-1間に接続された2値インバーター回路を挿入接続して、接続端子ct5の出力信号を反転させて、トランジスタ3、5の両オンオフ動作も正反対にすれば良い。あるいは、例えば両接続端子ct3、ct4とトランジスタ3、5の両ゲート端子の接続を正反対にして、トランジスタ3、5の両オンオフ動作を正反対にすることも考えられるが、これらの否定回路の場合、前述段落番号[0032]中のそして......。の記載部分と同様にダイオード36をトランジスタ24、25の両ドレイン間に接続し、ダイオード36のアノード側を接続端子ct4とした方が良い。k=lエルの場合もk≠lエルの場合も、あとのプルダウン抵抗26又は26、28とD型フリップフロップ27の各動作は図1の実施例1の場合段落番号0028~0029と同様である。●なお、前述段落番号0030した4つの事なお......。また、......。さらに、......。それから、......。は実施例2についても同様に言える。●また、図2の実施例2において、トランジスタ22~25、3、5と抵抗21を取り外し、接続端子ct5を直接出力端子Outとすることも可能である。派生実施例あるいは、図2の実施例2において、トランジスタ3の代わりにダイオードを用いてトランジスタ5と共に1方向性プルアップ手段を構成したり又はトランジスタ3を取り外してトランジスタ5のドレイン端子を出力端子Outにして逆導通型プルアップ手段を構成したりすることも可能である。派生実施例あるいは、図2の実施例2において、トランジスタ5を取り外してトランジスタ3のソース端子を電源線Vmに直結して逆導通型プルダウン手段を構成するか又はトランジスタ5を取り外してトランジスタ3のソース端子を電源線Vmに直結し、トランジスタ3のドレイン端子と出力端子Outの間にダイオードを挿入接続して1方向性プルダウン手段を構成して、D型フリップフロップ27を両電源線VnVn-1{又はVn-1Vn-2}間に接続変更し、抵抗26の一端を電源線V-1から電源線Vn{又はVn-1}に接続変更した実施例も可能である。派生実施例●さらに、多値特定値INイン回路と多値特定値NOUTナウト回路の違いは、前者が両入力用特定値kとlエルを含まないのに対して後者は両入力用特定値kとlエルを含むことである。一方、多値特定値NINニン回路と多値特定値OUTアウト回路の違いは、前者が両入力用特定値kとlエルを含むのに対して後者は両入力用特定値kとlエルを含まないことである。●それから、p≠0ゼロの場合、それぞれにpを加算して、0ゼロ→pすなわちV0→Vp、vo→vp、n→pn、Vn-1→Vpn-1、そして、n-2>k-1≧lエル-1≧m≧1→pn-2>k-1≧lエル-1≧m≧p1にそれぞれ置き換わるだけである。◆◆蛇足ながら、特開2005-236985号の明細書段落番号[0033]にはAND、NAND、OR、NORのグループとBETWEEN、NOBETWEENの組合せについて記載されている。同様に、AND、NAND、OR、NORのグループとINイン、NINニン、OUTアウト、NOUTナウトのグループの組合せが以下の通り考えられる。●多値特定値ANDIN回路=多値特定値ANDBETWEEN回路●多値特定値NANDIN回路=多値特定値NANDBETWEEN回路●多値特定値ANDNIN回路=多値特定値ANDNOBETWEEN回路●多値特定値NANDNIN回路=多値特定値NANDNOBETWEEN回路●多値特定値ORIN回路=多値特定値ORBETWEEN回路●多値特定値NORIN回路=多値特定値NORBETWEEN回路●多値特定値ORNIN回路=多値特定値ORNOBETWEEN回路●多値特定値NORNIN回路=多値特定値NORNOBETWEEN回路●多値特定値ANDOUT回路●多値特定値NANDOUT回路●多値特定値ANDNOUT回路●多値特定値NANDNOUT回路●多値特定値OROUT回路●多値特定値NOROUT回路●多値特定値ORNOUT回路●多値特定値NORNOUT回路なお、最初に提案する為、取り敢あえず各機能に冗長じょうちょう性を持たせたので、一部機能が重複するが、もし広く利用されて行くなら、利用し易い様にこれらの回路名や機能は収斂しゅうれんされて行くだろう。つまり、最初に提案するので、取り敢あえず重複する機能を持たせているが、もし広く利用されて行くなら、利用し易い様にこれらの回路名や機能は整理されて行くと本発明者は思う。実施例3を図3に示す。ただし、前述した2値ハザード除去手段とプルアップ抵抗手段またはプルダウン抵抗手段またはプル抵抗手段は図示していないが、図1の実施例1又は図2の実施例2中で用いたD型フリップフロップ27や抵抗26等の2値ハザード除去手段などを実施例3中の出力端子Outに接続する。また、S=1、p=0、n≧3である。さらに、ふつうn-2≧m≧1であるが、n=m1またはm=0でも構わない。ただし、電位vnの電源線Vn又は電位-1の電源線Vn-1を追加する必要が有る。なお、図3中の多値論理回路は多値特定値EQUALイコール回路あるいは多値特定値EVENイーブン回路で、その双方向性スイッチング手段部のターンオフを速める為に、そのオフ駆動時その双方向性スイッチング手段を構成するトランジスタ3~6の全ゲートソース間静電容量を両放電手段=トランジスタ37、ダイオード39及び抵抗15の接続体と、トランジスタ38、ダイオード40及び抵抗16の接続体が速やかに放電させる。また、本当は入力端子をInではなくTinとし、出力端子をOutではなくToutとした方が混同し難くなって良い。特開平6-196991号双方向性スイッチング手段特許第3,423,780号双方向性スイッチング手段特開昭51-135355号放電手段、ターンオフ高速化特開昭53-68066号放電手段、ターンオフ高速化特開昭48-71874号3端子スイッチ特開昭55-136727号3端子スイッチさらに、p≠0ゼロの場合は、それぞれにpを加算して、0ゼロ→pすなわちV0→Vp、vo→vp、n→pn、Vn-1→Vpn-1、そして、n-1≧m≧0ゼロ→pn-1≧m≧pにそれぞれ置き換わるだけである。特開2005-198226号新多値論理に基づく多値論理回路実施例4を図4に示す。ただし、前述した2値ハザード除去手段とプルアップ抵抗手段またはプルダウン抵抗手段またはプル抵抗手段は図示していないが、図1の実施例1又は図2の実施例2中で用いたD型フリップフロップ27や抵抗26等の2値ハザード除去手段などを実施例4中の出力端子Outに接続する。また、S=1、p=0、n≧3である。さらに、ふつうn-2≧m≧1であるが、n=m1又はm=0でも構わない。ただし、電位vnの電源線Vn又は電位-1の電源線Vn-1を追加する必要が有る。●なお、図4中の多値論理回路は多値特定値EQUALイコール回路あるいは多値特定値EVENイーブン回路で、その双方向性スイッチング手段部のターンオフを速める為に、オフ駆動時にその双方向性スイッチング手段を構成するトランジスタ3~4の両ゲートソース間静電容量を放電手段=トランジスタ37、ダイオード39及び抵抗15の接続体が速やかに放電させる。●また、p≠0ゼロの場合は、それぞれにpを加算して、0ゼロ→pすなわちV0→Vp、vo→vp、n→pn、Vn-1→Vpn-1、そして、n-1≧m≧0ゼロ→pn-1≧m≧pにそれぞれ置き換わるだけである。にそれぞれ置き換わるだけである。特開2005-236985号新多値論理に基づく多値論理回路実施例5を図5に示す。ただし、前述した2値ハザード除去手段とプルアップ抵抗手段またはプルダウン抵抗手段またはプル抵抗手段は図示していない。図5中に示す多値論理回路は、図3実施例3中の多値論理回路を改良したもので、k=lエル2の時多値特定値EQUAL回路又は多値特定値EVEN回路であり、k>lエル2の時多値特定値BETWEEN回路または多値特定値IN回路である。両方の時をまとめてn≧k≧lエル2≧-3であるが、その双方向性スイッチング手段に完全絶縁型スイッチを用いているため出力用特定値mの値は入力用特定値kとlエルの各値に全く拘束されず、n-1≧m≧p=0の間でmを自由な値に設定することができる。その理由は次の通りである。トランジスタ1、2、17、18及びその双方向性スイッチング手段がオフのとき、トランジスタ41、42等がその双方向性スイッチング手段中のPMOS対5、6とNMOS対3、4それぞれをゲート逆バイアスすると同時にゲート順バイアス用の各コンデンサ45、46を充電する。このとき、トランジスタ3~6がオフな為そのオンオフ駆動部は電源線Vm及び出力端子Outと遮断しゃだんされている。一方、トランジスタ1、2、17、18及びその双方向性スイッチング手段がオンのときトランジスタ41、42はオフな為、そのオンオフ駆動部は電源線Vk、Vlエルと遮断しゃだんされているので、そのオンオフ駆動部が電源線Vm及び出力端子Outと導通状態にあっても全く支障は無い。このとき、両ゲート順バイアス用コンデンサ45、46がPMOS対5、6とNMOS対3、4を同時にオン駆動する。特開平6-196991号完全絶縁型スイッチング手段特許第3,423,780号完全絶縁型スイッチング手段●なお、前述した図1の実施例1又は図2の実施例2中で用いたD型フリップフロップ27や抵抗26等を実施例5中の出力端子Outに接続する場合は、抵抗26の一端とD型フリップフロップ27のマイナス側電源供給端子を接続する電源線は電位vmより1つ以上低い電源線である必要が有る。あるいは、抵抗26の一端とD型フリップフロップ27のプラス側電源供給端子を接続する電源線は電位vmより1つ以上高い電源線である必要が有る。●また、p≠0ゼロの場合は、それぞれに加算して、0ゼロ→pすなわちV0→Vp、vo→vp、n→pn、Vn-1→Vpn-1、n≧k≧lエル2≧-3→pn≧k≧lエル2≧p-3、n-1≧m≧0ゼロ→pn-1≧m≧pにそれぞれ置き換わるだけである。実施例6を図6に示す。ただし、前述した2値ハザード除去手段とプルアップ抵抗手段またはプルダウン抵抗手段またはプル抵抗手段は図示していない。図6中に示す多値論理回路は、図5実施例5中の多値論理回路を一部変更したもので、k=lエル2のとき多値特定値NOTノット回路{あるいは多値特定値EVEN回路の否定で多値特定値NEVENネーブン回路}であり、k>lエル2のとき多値特定値NOBETWEEN回路あるいは多値特定値NIN回路である。このため、同様にn≧k≧lエル2≧-3であるが、その双方向性スイッチング手段に完全絶縁型を用いているため出力用特定値mの値は入力用特定値kとlエルの各値に全く拘束されず、n-1≧m≧p=0の間でmを自由な値に設定することができる。その一部変更は図5実施例5中の両ゲート順バイアス用コンデンサ45、46を1つにまとめたこととその出力を否定型にする為に、図5実施例5中のオンオフ駆動部から抵抗43とトランジスタ41を直列接続した2値インバーター回路と抵抗44とトランジスタ42を直列接続した2値インバーター回路を取り外し、トランジスタ17、18で直接オンオフ駆動したことである。●なお、前述した図1の実施例1又は図2の実施例2中で用いたD型フリップフロップ27や抵抗26等を実施例6中の出力端子Outに接続する場合は、抵抗26の一端とD型フリップフロップ27のマイナス側電源供給端子を接続する電源線は電位vmより1つ以上低い電源線である必要が有る。あるいは、抵抗26の一端とD型フリップフロップ27のプラス側電源供給端子を接続する電源線は電位vmより1つ以上高い電源線である必要が有る。●また、p≠0ゼロの場合は、それぞれにpを加算して、0ゼロ→pすなわちV0→Vp、vo→vp、n→pn、Vn-1→Vpn-1、n≧k≧lエル2≧-3→pn≧k≧lエル2≧p-3、n-1≧m≧0ゼロ→pn-1≧m≧pにそれぞれ置き換わるだけである。実施例7を図7に示す。ただし、前述した2値ハザード除去手段とプルアップ抵抗手段またはプルダウン抵抗手段またはプル抵抗手段は図示していない。図7中に示す多値論理回路は、図4実施例4中の多値論理回路を一部変更したもので、k=lエル2のとき多値特定値NOTノット回路{あるいは多値特定値EVEN回路の否定で多値特定値NEVENネーブン回路}であり、k>lエル2のとき多値特定値NOBETWEEN回路あるいは多値特定値NIN回路である。両方の時をまとめてn≧k≧lエル2≧-3であるが、その双方向性スイッチング手段に条件付き絶縁型スイッチを用いているが、出力用特定値mの値は入力用特定値kとlエルの各値に全く拘束されず、n-1≧m≧p=1の間でmを自由な値に設定することができる。その理由は次の通りである。トランジスタ1、2、17、47、48がオンのとき、トランジスタ47、48及びダイオード49、50がその双方向性スイッチング手段中のNMOS対3、4をゲート逆バイアスしてオフ駆動すると同時にゲート順バイアス用のコンデンサ45を充電する。このとき、特定電位vmと出力端子Outの電位が電位v0より高い限り、そのオンオフ駆動部は電源線Vm及び出力端子Outと遮断しゃだんされている。一方、その双方向性スイッチング手段がオンのとき、トランジスタ1、2、17と共にトランジスタ47、48及びダイオード49、50はオフな為、そのオンオフ駆動部は電源線V0、V-1と遮断しゃだんされているので、そのオンオフ駆動部が電源線Vm及び出力端子Outと導通状態にあっても支障は無い。このとき、ゲート順バイアス用コンデンサ45がNMOS対3、4をオン駆動する。特許第3,321,203号条件付き絶縁型スイッチング手段特許第3,321,218号条件付き絶縁型スイッチング手段特許第3,333,643号条件付き絶縁型スイッチング手段特許第3,553,666号条件付き絶縁型スイッチング手段特開平9-252582号条件付き絶縁型スイッチング手段●なお、前述した図1の実施例1又は図2の実施例2中で用いたD型フリップフロップ27や抵抗26等を実施例5中の出力端子Outに接続する場合は、抵抗26の一端とD型フリップフロップ27のマイナス側電源供給端子を接続する電源線は電位vmより1つ以上低く、v0より高い電源線である必要が有る。あるいは、抵抗26の一端とD型フリップフロップ27のプラス側電源供給端子を接続する電源線は電位vmより1つ以上高い電源線である必要が有る。●また、p≠0ゼロの場合は、それぞれにpを加算して、0ゼロ→pすなわちV0→Vp、vo→vp、n→pn、Vn-1→Vpn-1、V-1→Vp-1、n≧k≧lエル2≧-3→pn≧k≧lエル2≧p-3、n-1≧m≧0ゼロ→pn-1≧m≧pにそれぞれ置き換わるだけである。●さらに、図7の実施例7中の多値論理回路を多値特定値EQUAL回路あるいは多値特定値EVEN回路又は多値特定値BETWEEN回路あるいは多値特定値IN回路に変更する場合は、図7中の接続端子ct6の所に両電源線VoV-1間に接続された2値インバーター回路を挿入接続して、その信号を反転させれば良い。図8に示す実施例8は、図1の実施例において前述した判別手段としてトランジスタ1、2、17及び抵抗20、21が構成する判別手段部を図8中のトランジスタ1、2、51及び抵抗20、21が構成する判別手段部で置き換えて、接続端子ct5の出力信号を反転させ、かつ、トランジスタ23~25と接続端子ct3、ct4の接続を正反対にして、接続端子ct3、ct4の各出力信号を反転させ、かつ、直列接続されたトランジスタ3、5が形成する双方向性スイッチング手段の代わりに図3の実施例3中で用いているトランジスタ3~6とダイオード9~12が形成する双方向性スイッチング手段を使った多値ハザード除去回路である。ただし、前述した2値ハザード除去手段とプルアップ抵抗手段またはプルダウン抵抗手段またはプル抵抗手段は図示されていないが、図1の実施例1又は図2の実施例2中で用いたD型フリップフロップ27や抵抗26等の2値ハザード除去手段などを実施例8中の出力端子Outに接続する。また、S=1、p=0ゼロで、n≧3、n-1≧m≧0の関係に有る。●なお、図8の実施例8中の多値論理回路は多値特定値EQUALイコール回路{又は多値特定値EVENイーブン回路}であるが、両接続端子ct3、ct4とトランジスタ対3、4、5、6の両ゲート端子の接続を正反対にすると、この多値論理回路は多値特定値NOTノット回路{あるいは多値特定値EVEN回路の否定で多値特定値NEVENネーブン回路}になる。●また、図1の各派生実施例または図2の実施例またはその各派生実施例においても直列接続されたトランジスタ3、5が形成する双方向性スイッチング手段の代わりに図8の実施例8中で用いているトランジスタ3~6とダイオード9~12等が形成する双方向性スイッチング手段を使うことができる。ただし、図2の実施例中のダイオード36は要らない。この場合も、両接続端子ct3、ct4とトランジスタ対3、4、5、6の両ゲート端子の接続を正反対にすると、その多値論理回路は元の多値論理回路に対して多値特定値NOTノット回路{又は多値特定値NEVENネーブン回路}などの否定回路になる。他の実施例図示せず。として、特開2005-198226号の図1~図26、図31~図38の各実施例多値論理回路とその派生実施例{段落番号[0076]の最後の補足説明d項}の出力端子Outに本発明の様にプルアップ抵抗手段またはプルダウン抵抗手段またはプル抵抗手段と2値ハザード除去手段の組合せを1組ずつ接続した多値ハザード除去回路の実施例が有る。また、特開2005-198226号の図1の実施例において、トランジスタ3、6及びダイオード9、12を取り外した、その出力スイッチ部が1方向性プルダウン手段である多値論理回路の出力端子Outに本発明の様にプルアップ抵抗手段またはプル抵抗手段と2値ハザード除去手段の組合せを接続した多値ハザード除去回路の実施例が有る。同様に、図9、図13~図26の各実施例においても同様なことをした多値ハザード除去回路の実施例が有る。さらに、特開2005-198226号の図1の実施例において、トランジスタ4、5及びダイオード10、11を取り外した、その出力スイッチ部が1方向性プルアップ手段である多値論理回路の出力端子Outに本発明の様にプルダウン抵抗手段またはプル抵抗手段と2値ハザード除去手段の組合せを接続した多値ハザード除去回路の実施例が有る。同様に、図9、図13~図26の各実施例においても同様なことをした多値ハザード除去回路の実施例が有る。別の他の実施例図示せず。として、特開2005-236985号の図1、図5~図27の各実施例多値論理回路とその派生実施例の出力端子Out、図28~図31の各回路多値論理回路の出力端子Outに本発明の様にプルアップ抵抗手段またはプルダウン抵抗手段またはプル抵抗手段と2値ハザード除去手段の組合せを1組ずつ接続した多値ハザード除去回路の実施例が有る。また、特開2005-236985号の図1の実施例において、トランジスタ3を取り外し、トランジスタ4のソースを電源線Vmに直結し、その出力スイッチ部を逆導通型プルダウン手段にしたり、トランジスタ3を取り外し、トランジスタ4のソースを電源線Vmに直結し、トランジスタ4のドレインと出力端子Outの間にダイオードを挿入接続して、その出力スイッチ部を1方向性プルダウン手段にしたり、トランジスタ4を取り外し、トランジスタ3のソース端子を出力端子Outにして、その出力スイッチ部を逆導通型プルアップ手段にしたり、あるいは、トランジスタ4を取り外し、トランジスタ3のソースと出力端子Outの間にダイオードを挿入接続して、その出力スイッチ部を1方向性プルアップ手段にしたりした多値論理回路の出力端子Outに、本発明の様にプルアップ抵抗手段またはプルダウン抵抗手段またはプル抵抗手段と2値ハザード除去手段の組合せを接続した多値ハザード除去回路の実施例が有る。同様に、図5、図9~図25の各実施例においても同様なことをした多値ハザード除去回路の実施例が有る。最後に以下の事を補足する。■1各実施例またはその各派生実施例において、トランジスタ3、4のバックゲートはそのソースではなくその回路の最低電位の電源線V-1又はV0に接続しても良いし、トランジスタ5、6のバックゲートはそのソースではなくその回路の最高電位の電源線Vn又はVn-1に接続しても良い。派生実施例■2各実施例またはその各派生実施例において抵抗26又は28の代わりにそのゲートソース間を直結した接合型FETまたはノーマリィオン型MOSFET、そのドレインゲート間を接続したノーマリィオフ型MOSFET、定電流ダイオード、定電流ダイオード2つを逆向きに直列接続したもの、カレントミラー回路または2端子の定電流手段を抵抗手段として1つずつ使用できる。派生実施例■3各実施例またはその各派生実施例において各ダイオードの代わりに他のPN接合、そのコレクタとベースを直結したバイポーラトランジスタ、そのドレインとソースを直結した接合型FET、そのドレインとゲートを直結したバイポーラモードのSIT又はGTBT、そのゲート、バックゲート及びソースを接続したノーマリィオフ型MOSFET又はそのドレインバックゲート間、そのソースバックゲート間それぞれが導通しない様にそのバックゲート電位を保ち、そのドレインとゲートを接続したノーマリィオフ型MOSFETを1つずつ使用できる。派生実施例■4図1、図2の各実施例中のD型フリップフロップ27の入力部にクランプダイオードを接続する場合、そのプラス側のクランプ先をその回路の最高電位の電源線Vn又はVn-1にすることが考えられる。そのプラス側のクランプ先を電源線V0又はV1にするときは、当然の事ながら分圧抵抗用又は電源短絡防止用の抵抗28を接続することになる。■5図1の実施例中のD型フリップフロップ27は両電源線V0V-1間に接続されているが、図2の実施例の様に両電源線V1V0間に接続する場合も有る。抵抗26の一端は電源線V-1に接続したままでも良いが、電源線V0に接続し直しても良い。一方、図2の実施例中のD型フリップフロップ27は両電源線V1V0間に接続されているが、電源線V-1を追加して図1の実施例の様に両電源線V0V-1間に接続する場合も有る。抵抗26の一端も電源線V0から電源線V-1に接続し直す。■6各実施例またはその各派生実施例において各電源電位の高低を正反対にして、各可制御スイッチング手段をそれと相補関係に有る可制御スイッチング手段例:Nチャネル型MOSFETに対するPチャネル型MOSFETで1つずつ置き換え、方向性または電圧極性の有る各構成要素例:ダイオードの向きを逆にした元の実施例に対して電圧方向または電圧極性に関して対称的な関係に有る実施例もまた可能である。この対称的な関係に有る実施例は請求項3記載の多値ハザード除去手段に対応する。ただし、その場合、それは正論理に対する負論理に対応するので、その多値論理機能が元と同じ場合も有るし、違う場合も有る。電気学会電気専門用語集No.9パワーエレクトロニクス、著者:電気学会電気用語標準特別委員会電気学会半導体電力変換装置用語小委員会、編者:社電気学会、株コロナ社が2000年2月28日改正版第1刷発行。参考:用語可制御スイッチ、可制御デバイスなど。なお、バルブ弁の意味はほぼスイッチと同じである。■7前述した2値ハザード除去手段の接続が前述した多値論理回路の直ぐ後ろでなくても良い場合、つまり、両者の間に別の2値回路が接続されていても構わない場合は、そうなることも有る。■8図5~図7に示す各多値論理回路は、その双方向性スイッチング手段の一端を電源線Vmから切り離せば、多値トランスファーゲート手段として利用することができる。特開平6-196991号完全絶縁型スイッチング手段特許第3,423,780号完全絶縁型スイッチング手段特許第3,321,203号条件付き絶縁型スイッチング手段特許第3,321,218号条件付き絶縁型スイッチング手段特許第3,333,643号条件付き絶縁型スイッチング手段特許第3,553,666号条件付き絶縁型スイッチング手段特開平9-252582号条件付き絶縁型スイッチング手段特開平11-164546号条件付き絶縁型スイッチング手段■9他の多値ハザード除去回路として従来の他の多値論理回路、広義=広い意味のデコーダー=多値2値コード変換回路及び2値ハザード除去回路の組合せが考えられる。但し、その多値2値コード変換回路において前述段落番号[0008]と同様な多値ハザード発生回数の増幅増加作用が働く場合、本発明の様に容易には行かないかもしれない。電源の課題を解決■10電位モード又は電圧モードの多値論理回路では各直流電圧供給が大きな課題参照:非特許文献1であるが、以下の通り、既にDC-DCコンバーター回路などに関する技術が有る。さらに精密な定電圧制御が必要ならば定電圧制御されたDC-DCコンバーター回路等の後段に3端子レギュレーター等の定電圧手段を接続すれば良い。特許第2,717,963号シュミットトリガー回路を使用した間欠発振制御による定電圧制御。自己発振式DC-DCコンバーター回路非共振型と組み合せる点がこの発明以前のヒステリシス制御参照:下記非特許文献9と全く違う点である。シュミットトリガー回路が引き起こす異常発振、異常過熱および異常な電力損失の増大を防ぐ工夫が為されている。出願日:1987年5月19日、優先日:1986年6月25日、同年8月25日。特許第3,187,470号複合共振型DC-DCコンバーター回路完全電流ゼロスイッチング、オンオフ切換え時のスイッチング損失ゼロ。特許公報に記載の回路定数と使用部品などは有り合わせの部品を用いたので、ベストな選択ではないが、第三者はその回路動作を検証し易い。下記非特許文献7、8もこの発明技術の確かさと有用性を裏付ける。出願日:1991年6月1日、優先日:1990年6月1日。特許第3,187,411号共振型DC-DCコンバーター回路[下記特許文献26特許技術を改良した自己発振式、駆動用変圧器と出力用変圧器の共通化による駆動電力の節約、部品点数の削減]特許第3,333,504号同上[自己発振式、双方向性定電圧手段例:逆並列接続ダイオード。を用いた簡単な駆動手段、共振電圧の一定化など]特許第3,477,136号シュミットトリガー回路を用いた間欠発振制御による定電圧制御。共振型自己発振式DC-DCコンバーター回路と組み合わせる点がこの発明以前のヒステリシス制御参照:下記非特許文献9と全く違う点である。このため、共振動作による一定のスイッチング周波数となるので、その共振周期とその間欠周期は互いに独立している。電流ゼロスイッチングがもたらす効用により上記特許文献23の発明技術において必要な工夫構成手段を必要とせず、回路構成や入出力電圧関係の自由度が高い。特許文献24の原出願の分割出願。特許第3,494,303号共振型DC-DCコンバーター回路[少ない巻線数]特許第3,521,055号同上[制御手段の削減]特許第3,645,274号同上[特許文献25特許技術の共振型DC-DCコンバーター回路において発振起動のアシスト]特許第3,730,354号トランジスタ式ダイオード手段[順電圧の大きさを低減、電力損失の低減]特開平9-51677号共振型DC-DCコンバーター回路[少ない巻線数]{最優先日:1994年10月17日、見なし取下}[多くの実施例を開示]J.G.Hayes,etal.:Full-Bridge,Series-ResonantConverterSupplyingtheSAEJ-1773ElectricVehicleInductiveChargingInterface,PESC’96Record,19131996。[上記特許文献24の複合共振型DC-DCコンバーター回路の技術などを応用した電気自動車用蓄電池の急速充電器]。電気学会技術報告第687号電力変換器の高性能スイッチング技術、p.46の図4.14の[電流複共振を使用したDC-DCコンバータ]。著者:電力変換器の高性能スイッチング技術調査専門委員会、社電気学会が1998年8月25日に発行。[上記非特許文献7の回路技術の紹介]。日経エレクトロニクス6月15日号2009年、第1006号、p.78~p.86のアナログ強化塾第6回高速が特徴のヒステリシス制御電源制御方式の主役に躍り出る、執筆:山下勝己、日経BP社が2009年6月15日発行。また、各直流電圧供給にチャージポンプ回路などを使うことも考えられる。特許第3,657,623号チャージポンプ回路特開平6-225518号コンデンサを用いた絶縁給電手段とコイルを用いた絶縁給電手段{見なし取下}特開平8-23671号直列共振回路を用いた絶縁給電手段{見なし取下}特開平9-98567号直列共振回路を用いた絶縁給電手段{自発取下}特開平9-182414号コンデンサを用いた降圧回路{見なし取下}特開平10-164826号コンデンサを用いた降圧回路{見なし取下}特開平11-164546号コンデンサを用いた降圧回路{見なし取下}特開2000-60112号コンデンサを用いた降圧回路{見なし取下}新多値論理フージHooji代数の説明■11本発明の構成手段である電位モード又は電圧モード多値論理回路は本発明者が独自に考え出した全く新しい世界初の新多値論理を具体化実現化したものである。しかし、その新多値論理に名前が無いと何かと不便なので、フージHooji代数と名付けることにする。そう名付けた理由は本発明者は日本人なので、日本の象徴である富士山に因ちなんでいること、ブール代数Booleanalgebraのブールに少し語路ごろ合わせしていること及びその能力、可能性、実用性、展開拡張性、将来性など、いずれを取っても、huge{=度外どはずれて大きい、途方も無く大きい、巨大な。}であると本発明者は強く判断しているので、英語のhugeヒュージに語路合わせしていることである。その様に判断した理由は以下の通り新多値論理フージ代数にはこれまでの多値論理には無い有利な独特の効果がいくつも有る、からである。●a前段の2値回路との接続性が極めて良く、その間に特別なインターフェイスが必要無いこと。[段落番号0081]●b後段の2値回路との接続性も極めて良く、その間に特別なインターフェイスが必要無いこと。[段落番号0028]●c多値数Nに関係無く、すべての多値論理関数を1種類の多値論理完全系で表現できること。⇒⇒完全性、それも完全。[段落番号0068~0074]●d2値ブール代数の非反転論理、AND論理、OR論理、NOT論理、NAND論理、NOR論理を包含していること。[段落番号0079]●e多値数Nの変更が極めて容易なこと。[段落番号0067]●f多値数Nに全く影響されずに、回路のユニット化あるいはモジュール化が極めて容易なこと。[段落番号0065]●g完全回路の3次元のプログラマブルロジックアレイ化、セミオーダー3次元ICLSI化などが可能なこと。[段落番号0075~0078]●h複数の論理変数...、x、y、z、...とその関数f...、x、y、z、...の各多値数N≧2が互いに全く異なっていても、全く問題無く対応できる柔軟な対応性が有ること。[段落番号0080]●i本発明と違って2値に変換しなくても多値ハザードを除去できる第2の多値ハザード除去回路またはその方法が有ること。[段落番号0083~0085]●j多値論理回路内の信号伝達途中においても2値回路との接続性が極めて良く、その間に特別なインターフェイスが必要無いこと。[段落番号0086]なお、前段の2値回路との接続性もその多値論理回路内の信号伝達途中における2値回路との接続性も後段の2値回路との接続性も極めて良いにもかかわらず、その多値数Nに関係無く、全ての多値論理関数を1種類の多値論理完全系で表現できること=完全性、それも完全等は、新多値論理フージHooji代数に基づいた多値論理回路の際立った独特な効果特徴である。これまで、その様な多値論理も多値論理回路も無かった。そんな訳で、新多値論理フージ代数はこれまでで一番忠実に正統的にブール代数を展開拡張したものではないかと本発明者は考えている。特開2004-032702号フージ代数に基づく多値論理回路[出願日:2003年3月10日、優先日:2002年3月11日、同じく5月7日]、見なし取下。特開2005-198226号特許文献1特許の拡大再出願特開2005-236985号特許文献4特許の改良■12新多値論理フージHooji代数の多値数Nに関係無く成り立つ双対そうつい性という特徴などについて:フージ代数は2値ブール代数を☆本発明者流に忠実に多値へ展開拡張させたものなので、当然、その多値特定値NOT論理、多値特定値AND論理および多値特定値OR論理に関して双対性が成り立つ。ブール代数における双対性とはNOT論理、AND論理あるいはOR論理で構成された任意の論理関数の恒等式において、その両辺の1と0を入れ換え、同時にAND論理とOR論理を入れ換えても、その恒等式が成り立つことである。図9はフージ代数においてもブール代数における2重否定の定理、ドモルガンの定理、双対定理それぞれと同様に対応する各定理が成り立つことを示している。トランジスタ回路入門講座5ディジタル回路の考え方、p.27~p.31の33ブール代数1公理2定理3双対性、監修:雨宮好文小柴典居つねおり、著者:清水賢資けんすけ曽和将容まさひろ、株オーム社が昭和56年5月20日発行。先ず先に、ブール代数において既に公知なOR回路、AND回路それぞれの等価回路について説明する。●●OR回路の等価回路;2重否定の定理よりAとBのOR論理=AB=ABの2重否定ドモルガン定理のよりABの2重否定=Aの否定Bの否定の否定=Aの否定とBの否定のAND論理の否定従って、AとBのOR論理=Aの否定とBの否定のAND論理の否定.........................................................式1●●AND回路の等価回路;2重否定の定理よりAとBのAND論理=AB=ABの2重否定ドモルガン定理のよりABの2重否定={Aの否定Bの否定}の否定=Aの否定とBの否定のOR論理の否定従って、AとBのAND論理=Aの否定とBの否定のOR論理の否定.........................................................式2●◎●ブール代数における双対性;式1と式2は自分の両辺の1と0を入れ換え、同時にAND論理とOR論理を入れ換えると、互いに相手の恒等式に成り、双対が成り立つ。●◎●新多値論理[フージHooji代数における双対性;次に、図9の多値論理回路に基づいて新多値論理[フージHooji代数]において多値数Nに関係無く、双対そうつい性が成り立つこと等について説明する。ただし、m=入力用特定値=出力用特定値、vmは特定値mに対応する電位、vCm≠vmは特定値m以外の数値に対応する電位又はどの数値とも対応しない、独立した追加電位、つまり、多値のAND、OR、NOTの各回路がその入力数値がmであると判別することが無い電位なら何でも良い電位である。また、NOTm=mは入力用特定値=出力用特定値=mの多値NOT回路を、ANDm=mは入力用特定値=出力用特定値=mの多値AND回路を、ORm=mは入力用特定値=出力用特定値=mの多値OR回路を、それぞれ意味する。念の為述べておくと、多値特定値NOT論理、多値特定値AND論理、多値特定値OR論理の各定義は以下の通りである。●多値NOT論理;その入力数値が特定値mと等しいときその出力を開放し、そうでなければ特定値mを出力する。●多値AND論理;そのすべての入力数値が特定値mと等しいとき特定値mを出力し、そうでなければその出力を開放する。●多値OR論理;その少なくとも1つの入力数値が特定値mと等しいとき特定値mを出力し、そうでなければその出力を開放する。図9aの多値ORm回路の等価回路では入力変数x、yの少なくとも1つが数値mのときfx、yは特定値mを出力し、そうでなければその出力を開放することが分かる。しかも、mの値はマイナス整数からプラス整数まで、自由な値である。一方、図9bの多値ANDm回路の等価回路では入力変数x、yのすべてが数値mのときfx、yは特定値mを出力し、そうでなければその出力を開放することが分かる。こちらも、mの値はマイナス整数からプラス整数まで、自由な値である。しかも、後述段落番号0067する14項の通り多値数Nの変更が極めて容易なので、新多値論理[フージ代数]では多値数Nに関係無く、少なくとも2重否定の定理、ドモルガン定理、双対定理が成り立つことが分かる。■13その多値論理回路の[多値数Nに全く影響されない、特定値の変更の容易性]と[多値数Nに全く影響されない、極めて容易な回路のユニット化またはモジュール化独特な効果]という2つの特徴について:●下記特許文献1、4、5の各特許公報に開示されたEQUALまたは判定回路、AND回路、OR回路、NOT回路、NAND回路、NOR回路の各実施例とその派生実施例などの場合、その出力部のスイッチが双方向性のとき特定値mはn-2≧m≧1になっているが、別にm=n-1又はm=0であっても回路動作的にも論理動作的にも全く問題は無く、特定値mの値をn-1≧m≧0の範囲で自由に設定できる。ただ、接続する電位供給手段例:電源線などを変更するだけである。ただし、m=n-1の場合、電位vn-1の上に電位vnを供給する電源線Vnが必要になったり、あるいは、プラス側のしきい値電位に基づいて判別するという余分な機能や構成部分が有ったり、等するだけである。そして、m=0の場合、電位v0の下に電位v-1を供給する電源線V-1が必要になったり、あるいは、マイナス側のしきい値電位に基づいて判別するという余分な機能や構成部分が有ったり、等するだけである。しかも、特定値mはマイナス整数からプラス整数まで、自由な値を取っても構わない。いずれにしても、接続する電位供給手段例:電源線などを変更するだけで特定値mの値を自由に変更できる。この為、特定値mの違いを考慮する必要が無く、同じ回路構成のままで良いので、多値論理の種類ごとに回路のユニット化またはモジュール化が可能になる。独特な効果★具体例:図14の多値AND回路と図15の多値NOT{又はNEVENネーブン}回路。●また、同じくOVER回路、UNDER回路、NOVERノウバー回路、NUNDERナンダー回路、前述段落番号0034~0038のIN回路、OUT回路、NINニン回路、NOUTナウト回路の場合でも、その限定された1つ又は2つの入力用特定値の設定範囲内でその数値を自由に設定できる。ただ、接続する電位供給手段例:電源線などを同様に変更するだけである。こちらも、各特定値mの違いを考慮すること無く、同じ回路構成のままで良いので、多値論理の種類ごとに回路のユニット化またはモジュール化が可能になる。●しかも、いずれの場合も後述段落番号0067する通り多値数Nの変更が極めて容易であるという特徴が有るので、特定値の変更の容易性も極めて容易な回路の[ユニット化またはモジュール化]もその多値数Nに全く影響されない。特開2004-032702号新多値論理フージ代数に基づく多値論理回路特開2005-198226号同上特開2005-236985号同上■14新多値論理フージHooji代数の多値数Nの変更が極めて容易であるという独特な効果特徴について:前述段落番号0065の通り、特定値の変更が極めて容易な為、多値数Nの変更も極めて容易である。例えば、4値で合成多値論理回路を組んでいた時に5値に変更したければ、電位供給手段例:電源と電源線。を1つ追加し、その入力用特定値あるいは出力用特定値を5等に設定したつまり、接続する電源線などを決めた、必要な各種の基本多値論理回路または多値論理回路ユニットまたは多値論理回路モジュールを追加し、必要な結線をするだけで、その多値数Nを極めて容易に変更することができる。つまり、多値数Nの小さい合成多値論理回路を土台にして多値数Nの大きい合成多値論理回路が構成されているのである。■15新多値論理フージHooji代数における多値数Nに全く影響されない、1種類の多値論理による完全性、それも[完全]という独特な効果特徴について:前述段落番号0064した多値数Nに関係無く成り立つ双対そうつい性等により、多値NAND論理か多値NOR論理のどちらか1種類の多値論理を[単独で]又は[複数個組み合わせることにより]、その多値数Nに関係無くすべての多値論理関数を実現することができる完全性、それも[完全]という効果特徴が新多値論理フージ代数に有る。よくわかるディジタル電子回路、p.9の14行目~p.10の1行目の完全系。著者:関根慶太郎、株オーム社が平成9年7月25日発行。論理回路入門、p.31の8完全系。著者:浜辺隆二、森北出版株が2001年9月28日発行。多値情報処理―ポストバイナリエレクトロニクス―、p.16~p.17の完全性、完全系、完全に関する記載内容。著者:樋口龍雄亀山充隆みちたか、昭晃堂しょうこうどうが1989年6月に発行。図10の合成多値論理回路に基づいて電子回路工学的に分かり易く、その完全性について以下説明する。●なお、多値数N=1010進法で、各特定値m=入力用特定値=出力用特定値と各電源線電位例:v0~v9、vC0~vC9、vC0≠v0、.........、vC9≠v9に関しては具体的に始めから各数値を書き込んでいるが、それぞれの定義は前述段落番号0064中の通りである。●また、2値論理回路の場合と同様に、多値NAND回路の全入力端子を接続して1つの入力端子にまとめたりあるいは多値NAND回路の1つの入力端子を残して他の入力端子すべてをそのNAND回路の入力用特定電位vm=その入力用特定値mに対応する電源電位の電源線等に接続したりすれば、その多値NAND回路は多値NOT回路になる。★参考:特開2005-236985号図11の多値特定値NAND回路。●さらに、多値NAND回路の出力端子をそのNAND回路の入力用特定電位=出力用特定電位vm以外の電源電位vCmに抵抗等でプルアップ又はプルダウンし、その出力端子の後段に上記多値NOT回路を接続すれば、その多値NAND回路は多値AND回路になる。●あるいは、2値論理回路の場合と同様に、多値NOR回路の全入力端子を接続して1つの入力端子にまとめたりあるいは多値NOR回路の1つの入力端子を残して他の入力端子すべてをそのNOR回路の入力用特定電位vm以外の電位vCmの電源線などに接続したりすれば、その多値NOR回路は多値NOT回路になる。★参考:特開2005-236985号図13の多値特定値NOR回路。●それから、多値NOR回路の出力端子をそのNOR回路の入力用特定電位=出力用特定電位vm以外の電源電位vCmに抵抗でプルアップ又はプルダウンし、その出力端子の後段に上記多値NOT回路を接続すれば、その多値NOR回路は多値OR回路になる。●しかも、前述図9と段落番号0064の通り新多値論理フージ代数の双対性という特徴により多値OR回路から多値AND回路などを構成したり、または、多値OR回路から多値AND回路などを構成したり、することができる。このため、多値NOR回路1種類から多値OR回路、多値AND回路、多値NOT回路、多値NAND回路を構成したり、多値NAND回路1種類から多値OR回路、多値AND回路、多値NOT回路、多値NOR回路を構成したり、することができる。その結果、前述段落番号0065の多値数Nに全く影響されない、特定値の変更の容易性という特徴も有って、新多値論理フージ代数に基づく多値NAND回路か多値NOR回路のどちらか1種類の基本多値論理回路だけで図10の合成多値論理回路を構成できることが分かる。そして、図10の合成多値論理回路は図11に示す関数fx、yの真理値表で表現されるすべての多値論理関数を実現できる回路である。ただし、図11は分かり易く説明する為にかなり簡略化されている。図11に示すfx、yの真理値表はその数値パターンの書換えによって、つまり、各升ます目の数値を書き換えることによって、10進法2論理変数x、yの全多値論理関数全部で10の100乗種類有る。を表現できる。なぜなら、1つの升ます目が取り得る数値は0~9の10通りで、しかも、升目の総数は全部で100個有るので、升目100個が取り得る数値のパターンは全部で、10通り×10通り×............≪≪100個の10通り同士の積≫≫............×10通り×10通り=10の100乗種類になる、からである。そのうえ、図11に示すfx、yの真理値表において、その多値数Nと論理変数x、yの各論理変数範囲の変更によってN進法2論理変数の全多値論理関数を表現できる。例えば、N=7の7進法で、6≧x≧0、6≧y≧0。この場合、図11中のx横方向の升目は全部で7つ、y縦方向の升目も全部で7つ、従って升目の総数49個になる。その数値パターンは全部で7の49乗種類になる。そんな訳で、もし、図10の合成多値論理回路が図11に示すfx、yの真理値表が表現する、N進法2論理変数x、yの全多値論理関数を実現具体化できることを証明できれば、新多値論理フージHooji代数の完全性、それも完全が証明されることになる。なぜなら、その論理変数の個数が2個で成立するなら、3個またはそれ以上でも成立する、からである。→→段落番号[0072]中の●イ項。特開2007-035233号、その段落番号0030~0031に多値論理関数の種類数に関する説明。図10の合成多値論理回路はすべての、2論理変数の多値論理関数を実現できる回路の1構成例で、その大部分の構成手段は点線で示されていて、具体的に図示されていないが下記の様に有る。ただし、NOTm=mは入力用特定値=出力用特定値=mの多値NOT回路を、ANDm=mは入力用特定値=出力用特定値=mの多値AND回路を、ORm=mは入力用特定値=出力用特定値=mの多値OR回路を、それぞれ意味し、図10中では各特定値mに具体的な数値を書き込んでいる。図10中、多値OR0=0回路と多値OR9=9回路の間にはふつう多値OR1=1回路~多値OR8=8回路の8回路が有り、多値AND0=0回路グループと多値AND9=9回路グループの間にはふつう多値AND1=1回路グループ~多値AND8=8回路グループの8回路グループが有る。ただし、各多値AND...=...回路グループには、対応する多値NOT...=...回路が必要な数だけ含まれている。■■各機能は次の通りである。■■●特定値m=0に設定した多値回路グループでは、多値OR0=0回路の入力部は図11に示すfx、yの真理値表においてfx、y=0を満足する場合すべてを網羅もうらする。すなわち、0が書き込まれた升目の総数=多値OR0=0回路の入力端子の総数=多値AND0=0回路の総数。もし、その真理値表に0が書き込まれた升目が全部で2個しか無ければ、多値OR0=0回路の入力端子数も2個である。もし、その0が書き込まれた升目が全部で70個有れば、その入力端子数も70個である。●各多値AND0=0回路はfx、y=0を満足する論理変数x、yの値の各組合せを網羅もうらする。すなわち、各多値AND0=0回路は0が書き込まれた升目のx値とy値の各組合せと1対1ずつ対応する。図11の真理値表では5,0と8,3の各組合せが図示されており、f5,0=0とf8,3=0である。●多値OR0=0回路と各多値AND0=0回路の間に1つずつ接続されたプルアップ又はダウン抵抗は信号のマッチング整合を行う。●多値NOT...=...回路とプルアップ又はダウン抵抗の各組合せは☆入力端子x、yの各電位信号と各多値AND0=0回路の入力部をマッチング整合させる。ただし、当然の事ながら、fx、y=0を満足する論理変数x又はyの値が0なら、☆入力端子x又はyの電位信号はそのまま多値AND0=0回路に入力されるので、多値NOT...=...回路は不要で、図10中の様に導線で直結される。→→f5,0=0のとき入力端子yは一番下の多値AND0=0回路の第2入力端子に直結される。●以下同様に、特定値m=1~9それぞれに設定した各多値回路グループ=多値OR、ANDおよびNOTの各回路グループにおいても、それぞれが全く同様な機能を果たす。ただし、f7,9=9のとき入力端子yは一番下の多値AND9=9回路の第2入力端子に直結される。●以上は10進法の場合であるが、N進法の場合なら、ただ上記特定値m=1~9が特定値m=1~N-1又は特定値m=-N-1~-1、1~N-1等に変わるだけである。以上の通り、図10の合成多値論理回路は図11に示すfx、yの真理値表が表現する、すべての多値論理関数を実現化具体化できるので、新多値論理フージ代数の完全性が証明される。それも、論理定数入力回路を使わず、前述段落番号0068の通り1種類の基本多値論理回路だけでそのすべての多値論理関数を実現化具体化できる為、新多値論理フージ代数の完全が証明される。◆◆基本多値論理回路1種類だけによるフージ代数の完全◆◆多値情報処理―ポストバイナリエレクトロニクス―、p.16~p.17の完全性、完全系、完全に関する記載内容。著者:樋口龍雄亀山充隆みちたか、昭晃堂しょうこうどうが1989年6月に発行。念の為ここから、図10に示す合成多値論理回路の構成個々について図11に示す簡略したfx、yの真理値表を用いて具体的に説明する。ただし、最大ファンイン、最大ファンアウト、電流容量、多値ハザードの問題は無視している。■■図10に示す合成多値論理回路の構成個々の説明■■●イ各多値AND回路の入力端子数は論理変数x、yの個数2と同じ2であるが、論理変数がx、y、zの3個有ればその入力端子数は3になり、論理変数がw、x、y、zの4個有ればその入力端子数は4になる。●ロ図11に示すfx、yの真理値表の各升ます目にはふつうfx、y=0~9という各具体的な数値が記載されるが、その記載される各具体的な数値を特定値mとする各多値ORm=m回路を用意する。そこに記載されていない具体的な数値が有れば、その記載されていない具体的な数値の多値ORm=m回路や多値ANDm=m回路等は不要なので省略できる。●ハ図11に示すfx、yの真理値表において、ある1つの升目の数値、例えばm=0としてfx、y=0の升目を観ると全部で2つ有る図示を簡略している為、実際にはもっと多い場合が有る。ので、多値ORm=m回路においてm=0とした多値OR0=0回路の入力端子数を同数の2個に設定する。●ニ多値OR0=0回路の入力端子数と同じ数だけ、多値ANDm=m回路においてm=0とした多値AND0=0回路を用意する。そして、多値OR0=0回路の前段にその多値AND0=0回路を1つずつ接続する。このとき、上記イ項の通り各多値AND0=0回路の入力端子数は2個である。●ホ各多値AND0=0回路の出力端子を電位v0このときm=0だからvm=v0。以外の電位vC0このときm=0だからvCm=vC0。にプルアップ又はプルダウンする。vC0≠v0。なお、電位vC0はその特定値0このときm=0以外の数値1~9のうちの1数値に対応する電位またはいずれの数値にも対応しない独立した追加電位で、多値OR0=0回路が数値0=mと判別することが無い電位なら何でも良い電位である。●ヘ図11においてfx、y=0を満足する論理変数x、yの値の各組合せ5、0、8、3を確認する。●ト第1組5、0に対しては、入力端子xと第1の多値AND0=0回路このときm=0の第1入力端子の間に特定値m=5=論理変数xの値とする多値NOT5=5回路を接続し、その多値NOT5=5回路の出力端子を電位v0このときm=0だからvm=v0。にプルアップ又はダウンする。一方、入力端子yと第1の多値AND0=0回路このときm=0の第2入力端子の間の場合、論理変数yの値my=0で、そのAND回路の特定値m=0と同じ値0なので、入力端子yをそのまま第1の多値AND0=0回路の第2入力端子に直結する。もちろん、論理変数yの値my≠0なら、入力端子xの場合と同様に入力端子yその第2入力端子間に、その0と違う数値...を特定値とする多値NOT...=...回路を接続する等する。また、論理変数xの値mx=0の場合が有るなら、上記の論理変数yの値my=0の場合と同様に入力端子xはそのまま第1の多値AND0=0回路の第1入力端子に直結する。●チ第2組8、3に対しては、入力端子xと第2の多値AND0=0回路このときm=0の第1入力端子の間に特定値m=8=論理変数xの値mxとする多値NOT8=8回路を接続し、その多値NOT8=8回路の出力端子を電位v0このときm=0だからvm=v0。にプルアップ又はダウンする。一方、入力端子yと第2の多値AND0=0回路このときm=0の第2入力端子の間に特定値m=3=論理変数yの値myとする多値NOT3=3回路を接続し、その多値NOT3=3回路の出力端子を電位v0このときm=0だからvm=v0。にプルアップ又はダウンする。もちろん、論理変数xの値mx=0又は論理変数yの値my=0の場合が有るなら、上記ト項内の結線操作と同様に直結の結線操作をする。●リもし、図11に示すfx、yの真理値表においてfx、y=0を満足する論理変数xとyの値mx、myの組合せが他にも有れば、その組合せの数だけ上記ト項または上記チ項の結線操作を繰り返す。●ヌ同様に、図11に示すfx、yの真理値表中のfx、y=1~9の数値についても、その数値ごとにその数値をm=0の代わりに特定値mに設定して上記ハ~上記リ項の結線操作を繰り返す。●ル以上は10進法の場合であるが、N進法の場合なら、ただ上記fx、y=1~9がfx、y=1~N-1又はfx、y=-N-1~-1、1~N-1等に変わるだけである。以上で結線操作完了。それから、図10の合成多値論理回路において、各多値ORm=m回路と各多値ANDm=m回路を同時に多値NANDm=m回路で1つずつ置き換えた多値等価回路が可能である。もちろん、mの各値は図10中に示された各値に設定し、各入力端子数も図10中に示された各入力端子数に設定する。その等価回路になる理由は、図10中の各多値ORm=m回路を図9aの多値ORm=m回路の等価回路で1つずつ置き換え、その置換え後の多値ANDm=m回路とその後段に接続される多値NOTm=m回路の各直列回路を多値NANDm=m回路で1つずつ置き換えると、上記の多値等価回路になる、からである。さらに、前述段落番号[0069]の通り、図10中の各多値NOTm=m回路をその全入力端子を接続して入力端子1つにまとめた多値NANDm=m回路等で1つずつ置き換えれば、上記の多値等価回路すなわち図10の合成多値論理回路は多値NANDm=m回路だけで構成できることが分かる。しかも、前述段落番号[0070]中の通り論理変数x、yの各論理変数範囲の変更によってN進法2論理変数の全多値論理関数を表現できるし、前述{段落番号[0072]の●イ項}の通り論理変数の個数を変更することができる。そういう訳で、新多値論理フージHooji代数には多値数Nに全く影響されない、1種類の多値論理による完全性、それも[完全]という独特な効果特徴が有る。◆◆多値数Nに全く影響されない、基本多値論理回路1種類だけ◆◆◆◆による新多値論理フージHooji代数の完全◆◆■16完全回路の3次元のプログラマブルロジックアレイ化、セミオーダー3次元ICLSI化などが可能なこと:図12の合成多値論理回路は図10の合成多値論理回路において、両論理変数x、yの多値数を10から3に変更し、3個の多値ORm=m回路m=0、1、2の代わりにワイヤードOR回路を用いて回路構成を簡単化し、標準化したものである。これにより、3次元のプログラマブルロジックアレイ化、セミオーダー3次元ICLSI化などが実現し易くなり、便利である。そして、図13は、図12中の関数fx、y=mzの真理値表図で、書き直すと以下の通りである。●x=0、1、2●y=0、1、2●fx、y=mz、z=0、1、......、7、8f0、0=m0、f0、1=m1、f0、2=m2f1、0=m3、f1、1=m4、f1、2=m5f2、0=m6、f2、1=m7、f2、2=m8ただし、2≧m0、m1、m2、m3、m4、m5、m6、m7、m8≧0m0~m8の各値は0、1、2のいずれか1つである為、m0の値は3通り、m1の値は3通り、......、m8の値は3通り有るので、結局、これら全部で表現できる多値論理関数fx、yの種類=3通り×3通り×3通り×3通り×3通り×3通り×3通り×3通り×3通り=3の9乗種類=19,683種類有る。それから、図12では各多値NOTm=m回路の横に単なる導線が1つずつ画かれ、入力端子x、yそれぞれと各多値ANDmz=mz回路入力部の間が各多値NOTm=m回路を介して接続される場合と、直結される場合が有ることが示されている。図13で論理変数xの値mx0、1、2のうち、いずれか1つと関数fx、yの値mzが同じmx=mzとき、入力端子xはそのmzを特定値とする多値ANDmz=mz回路の第1入力端子に直結される。一方、論理変数xの値mxと関数fx、yの値mzが異なるmx≠mzとき、入力端子xは図12の様に多値NOTmx=mx回路を介してそのmzを特定値とする多値ANDmz=mz回路の第1入力端子に接続される。同様に、入力端子yと各多値ANDmz=mz回路の第2入力端子の接続についても、多値NOTmy=my回路を介して接続したり、あるいは、直結したりする。ただし、myは論理変数yの値で、0、1、2のうち、いずれか1つである。なお、m0~m8の各数値を順々に0~8の各数値に設定すると、図12の合成多値論理回路は3値9値コード変換回路になる。もちろん、yがその3値表現の1桁目で、xがその3値表現の2桁目である。また、論理変数x、y及び関数fx、y3つそれぞれの多値数を自由に設定することができる。全多値数を同一に設定しても良いし、各多値数を互いに違う値に設定しても良い。さらに、それら3つの多値数Nが同一で、4のとき、表現できる多値論理関数fx、yの種類は4の16乗種類≒4,294,968,000種類も有る。しかも、そのぼう大な種類の多値論理関数は図12の合成多値論理回路において多値[AND...=...]回路、2つの多値[NOT...=...]回路および2つの導線の組合せを9組から16組に増やし、多値数の1増加に伴う電源と電源線を1つずつ増やすだけで実現することができる。同様に、その同一多値数が5のとき表現できる多値論理関数fx、yの種類は5の25乗種類≒2.980233×10の17乗種類で、図12の合成多値論理回路において上記組合せをさらに16組から25組に増やす等するだけで良い。同じく、その同一多値数が10のとき表現できる多値論理関数fx、yの種類は10の100乗種類で、図12の合成多値論理回路において上記組合せをさらに25組から100組に増やす等するだけで良い。そんな訳で、少ない部品点数の割りには表現できる多値論理関数fx、yの種類はその同一多値数Nの増加と共に超爆発的に増えて行くことになる。しかも、後述段落番号0080する通り論理変数x、論理変数y及び関数fx、yの各多値数が違っても構わない。同一である必要は無い。★参考:下記特許文献10の段落番号0031~0033。この様な超爆発的な増加等は、図12の合成多値論理回路などをプログラマブル3次元化ロジックアレイ、セミオーダー3次元化ICLSIなどで実用化する際に、極めて強力な武器効能になる。特開2007-35233号。それから、図10の合成多値論理回路には非常に不便で、実用的でないという課題が有るが、図12の合成多値論理回路はその課題を解決することができる。●例1;図11の真理値表において、その数値が例えば6である升目が全部で80個有り、6以外の数値0~5、7~9の升目が2、3個ずつ有る場合、多値OR6=6回路の総入力端子数だけ80個必要になる。他のそれは2、3個ずつである。●例2;図11の真理値表において、0~9の各数値である升目の数が均一的にほぼ10個ずつの場合、各多値ORm=m回路の総入力端子数も均一的にほぼ10個ずつである。要するに、図11の真理値表の数値パターンによって、すなわち、各升目の数値がいくつであるかによって、各多値ORm=m回路の総入力端子数が変動してしまい、しかも、その書き込まれる数値が片寄ると、特定の多値ORm=m回路の総入力端子数だけ特に多くなってしまう。その結果、図11の真理値表で示される多値論理関数を合成多値論理回路として具体化、実現化する際に非常に不便で、実用的ではない。一方、図12の合成多値論理回路では図13の真理値表の数値パターンによって変動する各多値ORm=m回路そのものが無いので、上述の課題は無く、図10の合成多値論理回路に比べて極めて実用的で、とても便利である。その回路構成が簡単になり、その部品点数が少なくなる。具体的な各多値回路として、図14に多値ANDm=m回路の1例を示し、図15に多値NOTm=m回路の1例を示す。図15の回路においてダイオード125は電源線Vmからトランジスタ128の内蔵ダイオードを経て電源線Vm-1へ電流が流れるのを阻止する為のものであるが、トランジスタ128のバックゲートを電源線Vm1又はこれより電位の高い電源線に接続するときは、ダイオード125、126を挿入接続する必要は無いし、抵抗127も不要である。特開2005-236985号の図10と図9の各回路。■17新多値論理フージHooji代数が2値論理のブール代数を包含していることについて:新多値論理フージ代数は本発明者のやり方で2値論理のブール代数を忠実に多値へ展開拡張したもので、ブール代数を完全に包含している。例えば、特定値が1である多値特定値EQUAL又はEVEN又は非反転回路、AND回路、OR回路、NOT{又はNEVENネーブン}回路、NAND回路、NOR回路の各出力端子を抵抗で電源線V0の電位v0にプルダウンして、各入力数値を1と0に限定すれば、これら多値論理回路は2値正論理のバッファー又は非反転回路、AND回路、OR回路、NOT回路、NAND回路、NOR回路と全く同じ論理動作をし、互換性が有る。そして、特定値が0である多値特定値EQUAL又はEVEN又は非反転回路、AND回路、OR回路、NOT{又はNEVENネーブン}回路、NAND回路、NOR回路の各出力端子を抵抗で電源線V1の電位v1にプルアップして、各入力数値を1と0に限定すれば、これらの多値論理回路は2値負論理のバッファー又は非反転回路、AND回路、OR回路、NOT回路、NAND回路、NOR回路と全く同じ論理動作をし、互換性が有る。一方、AND回路=Min回路、OR回路=Max回路、反転complement回路、リテラルliteral回路およびサイクリングcycling回路で構成される、ブール代数を多値へ展開拡張した筈の従来の多値論理回路ウカシェヴィッチ型の場合、2値NOT回路を多値へ展開拡張した反転回路、リテラル回路およびサイクリング回路に関して、どの多値回路もブール代数の2値NOT回路を包含せず、互換性が無い。従って、その従来の多値NAND回路、多値NOR回路についても、当然の事ながら、同様にブール代数の2値NAND回路、2値NOR回路を包含せず、互換性が無い。★参考:非特許文献2のp.18~p.20。多値情報処理―ポストバイナリエレクトロニクス―、著者:樋口龍雄亀山充隆みちたか、昭晃堂しょうこうどうが1989年6月に発行。■18新多値論理フージHooji代数の複数の論理変数およびそれらの関数それぞれの多値数N≧2が互いに異なっていても対応できる柔軟な対応性という特徴について:★参照;多値数N=2の場合については→段落番号[0081]の終わり多値論理回路システムによっては、多値数N≧2が互いに異なる複数の情報が入いり交まじった複合情報を取り扱う場合が有る。例えば、光の3原色青赤緑の多値数3、陽画と陰画の多値数2、他にも明るさの多段階という多値数、青赤緑の配合割合という多値数などである。この様な場合、互いに多値数N≧2の異なる多値論理回路を混在して組むことになるが、その多値数の大きい方の多値論理はその多値数の小さい方の多値論理を完全に包含し、前者が後者に対して互換性が有った方が良い。新多値論理フージHooji代数の場合、前述段落番号0067の通り前者は後者多値数N≧2を土台にして組み上げられているので、当然の事ながら前者は後者を包含し、後者に対して互換性が有る。また、前述した図10の合成多値論理回路では多値AND回路と多値OR回路の多値数N1≧2に対して、論理変数xの多値数N2≧2は常に同じである必要は無いし、論理変数yの多値数N3≧2も常に同じである必要は無い。N1≠N2又はN1≠N3の場合が有っても構わない。さらに、N2とN3も常に同じである必要は無い。N1≠N2又はN1≠N3又はN2≠N3の場合が有っても構わない。その結果、[複数の論理変数およびそれらの関数]それぞれの多値数N≧2が互いに異なっていても対応できる柔軟な対応性が新多値論理フージHooji代数に有る。一方、前述段落番号[0079]の終わりのAND回路、OR回路、反転回路、リテラル回路およびサイクリング回路で構成される従来の多値論理回路の場合、互いに多値数の異なる反転回路同士、リテラル回路同士およびサイクリング回路同士では包含が成り立たず、互換性が全く無いので、新多値論理フージ代数の様な柔軟な対応性が無い。★参考:非特許文献2のp.19~p.20。多値情報処理―ポストバイナリエレクトロニクス―、著者:樋口龍雄亀山充隆みちたか、昭晃堂しょうこうどうが1989年6月に発行。■19新多値論理フージHooji代数の前段の2値回路との接続性が極めて良く、その間に特別なインターフェイスが必要無いという独特な効果特徴について:請求項1中に記載の多値論理回路も請求項2中に記載の多値論理回路も新多値論理フージ代数を実現具体化したものであるが、どちらの判別手段も結局根本的に判別することは各判別内容に対して肯定か否定かを示す信号、肯定否定信号二者択一信号つまり各判別内容に対してYesかNoかを示す信号、YesNo信号二者択一信号、2値信号みたいなものなので、基本的に2値回路の出力信号との相性あいしょうがとても良い。従って、あとは以下の通り2値回路の出力部とそれら多値論理回路の入力部をマッチング整合させるだけである。●a2値回路がHレベルとLレベルの2つを出力する場合;その多値論理回路が肯定と判別する入力判別範囲内にその2値回路のHレベル、Lレベルのうち一方の出力レベル範囲がすっぽり入はいり、その多値論理回路が否定と判別する入力判別範囲内にその他方の出力レベル範囲がすっぽり入る様にマッチング整合させれば良い。●b2値回路の出力部がオープンコレクタ又はオープンドレイン等の場合;図9、図10、図12の各回路中の各多値NOT...=...回路の様にそれら多値論理回路の出力端子にプルアップ抵抗またはプルダウン抵抗を接続し、その2値回路が出力するHレベル、Lレベルの各出力レベル範囲内について上記●a項と同様にマッチング整合させれば良い。なお、●a項、●b項どちらの場合も、H、L両レベルが対応する両電源電位は多値回路の最低電位~最高電位のうち、いずれか2つの電源電位なら何でも良い。例えば10進法なら、その両電源電位はv0とv1、v4とv5、v8とv9、v5とv7、v3とv8、v0とv9、v0未満とv9を超えた電位など。と言うことは、逆に図9、図10、図12の各回路中の各多値NOT...=...回路は2値回路でも良いことを裏付ける。つまり、各多値ANDmz=mz回路の前段は2値回路でも良いことを裏付ける。→00従って、前段の2値回路との接続性が極めて良く、その間に特別なインターフェイスが必要無いという独特な効果特徴が新多値論理フージ代数に有ることが分かる。しかも、前述段落番号0028の通り後段の2値回路との接続性も極めて良く、その間に特別なインターフェイスが必要無いという独特な効果特徴も有る。一方、多値論理分野ではよく知られた従来のウカシェヴィッチ型多値論理回路の場合、前段でも後段でも2値回路との接続性が悪く、その間に特別なインターフェイス2値多値コード変換手段と多値2値コード変換手段が必要である。★参考:非特許文献2のp.13の図1.2。多値情報処理―ポストバイナリエレクトロニクス―、著者:樋口龍雄亀山充隆みちたか、昭晃堂しょうこうどうが1989年6月に発行。■20第2の多値ハザード除去回路およびその方法:図1~図8の各実施例などでは多値ハザードを除去する為に多値信号を2値信号に変換しなければならない。しかし、図10、図12の各合成多値論理回路など、一般的な多値論理回路では多値信号のまま情報処理などを行う場合が多い。そこで、第2の多値ハザード除去回路およびその方法として、具体的に以下の事が可能である。●a図8に示す多値論理回路において接続端子ct5の所に電源電圧2倍で動作するD型フリップフロップ27図1を挿入接続する。もちろん、そのD端子を前段の接続端子ct5に接続し、その出力端子Q又はQバーを後段の接続端子ct5に接続する。また、D型フリップフロップ27の電源は電源線Vm1と電源線Vm-1から供給する。図1の実施例では抵抗26又は抵抗26、28を用いてD端子にデータ信号を入力した様に、今度は図8の多値論理回路を上述の様にした回路において、抵抗26又は抵抗26、28を用いてCP端子に同期信号又はタイミング信号またはクロックパルス信号を入力する。例えばその出力部が電流シンク型オープンドレインまたはオープンコレクタのクロックパルス供給手段図示せず。が両電源線V0V1間に接続されていれば、電源線Vm1CP端子間に抵抗26を接続し、CP端子そのオープンドレイン端子等間に抵抗28を接続する。m=1なら、抵抗28の抵抗値はゼロで良い。あるいは逆に、その出力部が電流ソース型オープンドレインまたはオープンコレクタの同期信号供給手段又はタイミング信号供給手段またはクロックパルス供給手段図示せず。が両電源線Vn-1Vn-2間に接続されていれば、電源線Vm-1CP端子間に抵抗26を接続し、CP端子そのオープンドレイン端子等間に抵抗28を接続する。n-1=m1すなわちn=m2なら、抵抗28の抵抗値はゼロで良い。同様に、図1中に示す多値論理回路や図2中に示す多値論理回路においても、今述べた図8に示す多値論理回路の様にD型フリップフロップ27を挿入接続する等することが可能である。●b図7に示す多値論理回路において接続端子ct6の所にD型フリップフロップ27図1を挿入接続する。もちろん、そのD端子を前段の接続端子ct6に接続し、その出力端子Q又はQバーを後段の接続端子ct6に接続する。もし、その出力端子Q又はQバーの電流容量が不足するときは当然バッファー手段を介して後段の接続端子ct6に接続する。そして、D型フリップフロップ27とそのクロックパルス供給手段図示せず。の電源は電源線V0と電源線V-1から供給する。ただし、トランジスタ17と抵抗21の間に、図1中に示す、電源短絡防止用の抵抗28の挿入接続と同様に、抵抗を挿入接続する。なお、D型フリップフロップ27の代わりに前述段落番号0019と同様に2値3ステートバッファーとその後段の2値メモリー手段の組合せなどを用いても構わない。また、フリップフロップや3ステートバッファー等がそのクロック信号に基づいて動作するトリガー方式の種類には以下3つの方式が有るので、他のトリガー方式に変更することもできる。イレベルトリガー方式ロエッジトリガー方式ハパルストリガー方式=マスタースレーブ方式図解ディジタル回路入門のp.79~p.88。株日本理工出版会が2008年4月25日に第4版発行。著者:中村次男。■21多値論理回路内の信号伝達途中においても2値回路との接続性が極めて良く、その間に特別なインターフェイスが必要無いという独特な効果特徴について:前述段落番号0083~0085の様に信号伝達の途中に2値回路例:フリップフロップなど。を設ける第2の多値ハザード除去方法は従来の多値論理回路には応用することができない。なぜなら、従来の場合、その信号伝達途中の信号が多値信号だからである。一方、新多値論理フージHooji代数に基づいた多値論理回路の場合、その信号伝達途中の信号は前述段落番号0081の通り、判別内容に対するYesかNoかのYesNo信号二者択一信号すなわち一方が特定値の出力に対応し、他方が出力開放に対応する、2値信号もしくは暫定的2値信号である為、2値回路との相性接続性が極めて良いので、前記第2の多値ハザード除去方法を採とることができる。なお、前段の2値回路との接続性もその多値論理回路内の信号伝達途中における2値回路との接続性も後段の2値回路との接続性も極めて良いにもかかわらず、その多値数Nに関係無く、すべての多値論理関数を1種類の多値論理完全系で表現できること=完全性、それも完全は、新多値論理フージHooji代数に基づいた多値論理回路の際立った独特な効果特徴である。"