ゲート電極とエミッタ電極を持つ絶縁ゲート型バイポーラトランジスタが設けられたトランジスタ領域と、前記トランジスタ領域の周囲に配置された終端領域と、前記トランジスタ領域と前記終端領域の間に配置され、余剰のキャリアを抜き取る抜き取り領域とを備え、前記抜き取り領域において、N型ドリフト層上にP型層が設けられ、前記P型層は前記エミッタ電極に接続され、前記P型層上に絶縁膜を介してダミーゲート電極が設けられ、前記ダミーゲート電極は前記ゲート電極に接続され、前記終端領域におけるキャリアのライフタイムは、前記トランジスタ領域及び前記抜き取り領域におけるキャリアのライフタイムよりも短いことを特徴とする半導体装置。前記終端領域における格子欠陥の密度は、前記トランジスタ領域及び前記抜き取り領域における格子欠陥の密度よりも高いことを特徴とする請求項1に記載の半導体装置。ゲート電極とエミッタ電極を持つ絶縁ゲート型バイポーラトランジスタが設けられたトランジスタ領域と、前記トランジスタ領域の周囲に配置された終端領域と、前記トランジスタ領域と前記終端領域の間に配置され、余剰のキャリアを抜き取る抜き取り領域とを備え、前記抜き取り領域において、N型ドリフト層上にP型層が設けられ、前記P型層は前記エミッタ電極に接続され、前記P型層上に絶縁膜を介してダミーゲート電極が設けられ、前記ダミーゲート電極は前記ゲート電極に接続され、前記トランジスタ領域と前記抜き取り領域において、前記N型ドリフト層の下に第1のN型バッファ層が設けられ、前記第1のN型バッファ層の下にP型コレクタ層が設けられ、前記終端領域において、前記N型ドリフト層の下に第2のN型バッファ層が設けられ、前記P型コレクタ層と前記第2のN型バッファ層にコレクタ電極が直接に接続されていることを特徴とする半導体装置。ゲート電極とエミッタ電極を持つ絶縁ゲート型バイポーラトランジスタが設けられたトランジスタ領域と、前記トランジスタ領域の周囲に配置された終端領域と、前記トランジスタ領域と前記終端領域の間に配置され、余剰のキャリアを抜き取る抜き取り領域とを備え、前記抜き取り領域において、N型ドリフト層上にP型層が設けられ、前記P型層は前記エミッタ電極に接続され、前記P型層上に絶縁膜を介してダミーゲート電極が設けられ、前記ダミーゲート電極は前記ゲート電極に接続され、前記トランジスタ領域と前記抜き取り領域において、前記N型ドリフト層の下に第1のN型バッファ層が設けられ、前記終端領域において、前記N型ドリフト層の下に第2のN型バッファ層が設けられ、前記第1及び第2のN型バッファ層の下にP型コレクタ層が設けられ、前記P型コレクタ層にコレクタ電極が接続され、前記第2のN型バッファ層の不純物濃度は、前記第1のN型バッファ層の不純物濃度よりも高いことを特徴とする半導体装置。抜き取り領域は、IGBTのオン時に主電流が流れる活性領域に含まれる。従って、この抜き取り領域に格子欠陥を導入すると、オン電圧オン抵抗が上がるという問題がある。本発明は、上述のような課題を解決するためになされたもので、その目的は、ターンオフ動作時の電流遮断能力を向上させつつ、オン電圧を下げることができる半導体装置を得るものである。本発明に係る半導体装置は、ゲート電極とエミッタ電極を持つ絶縁ゲート型バイポーラトランジスタが設けられたトランジスタ領域と、前記トランジスタ領域の周囲に配置された終端領域と、前記トランジスタ領域と前記終端領域の間に配置され、余剰のキャリアを抜き取る抜き取り領域とを備え、前記抜き取り領域において、N型ドリフト層上にP型層が設けられ、前記P型層は前記エミッタ電極に接続され、前記P型層上に絶縁膜を介してダミーゲート電極が設けられ、前記ダミーゲート電極は前記ゲート電極に接続され、前記終端領域におけるキャリアのライフタイムは、前記トランジスタ領域及び前記抜き取り領域におけるキャリアのライフタイムよりも短いことを特徴とする。本発明により、ターンオフ動作時の電流遮断能力を向上させつつ、オン電圧を下げることができる。本発明の実施の形態に係る半導体装置について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。実施の形態1.図1は、本発明の実施の形態1に係る半導体装置を示す上面図である。この半導体装置は、IGBTを有する高耐圧600V以上のパワーデバイスである。活性領域の周囲に終端領域が配置されている。IGBTのオフ時にコレクタエミッタ間に電圧が印加されると、終端領域で空乏層がデバイス横方向に伸びる。従って、終端領域を設けたことにより、耐圧を保持することができる。また、IGBTのオン時に、活性領域では主電流が流れるが、終端領域では主電流が流れない。図2は、図1のA-A ́に沿った断面図である。活性領域には、複数のトレンチゲート型IGBT構造が設けられたトランジスタ領域と、トランジスタ領域と終端領域の間に配置された抜き取り領域が含まれる。トランジスタ領域において、N-型ドリフト層1上にN型電荷蓄積層2が設けられ、その上にP型ベース層3が設けられている。P型ベース層3上の一部にP型コンタクト層4とN型エミッタ層5が設けられている。N型エミッタ層5、P型ベース層3及びN型電荷蓄積層2を貫通するようにトレンチが設けられ、その内部にゲート絶縁膜6を介してゲート電極7が設けられている。ゲート電極7上には層間絶縁膜8が設けられている。トランジスタ領域の全面にエミッタ電極9が設けられ、P型コンタクト層4に接続されている。P型ベース層3及びN型電荷蓄積層2を貫通するようにダミートレンチが設けられ、その内部にゲート絶縁膜6を介してダミーゲート電極10が設けられている。ダミーゲート電極10はエミッタ電極9に接続されている。この構成により、短絡時の発振の抑制などの効果が得られる。抜き取り領域において、N-型ドリフト層1上にP型層11が設けられている。P型層11はエミッタ電極9に接続されている。P型層11上に絶縁膜12を介してダミーゲート電極13が設けられている。ダミーゲート電極13はゲート電極7に接続されている。この構成は、MOSトランジスタとして動作せず、ターンオフ動作時に余剰のキャリアホールを抜き取る。なお、活性領域と終端領域の境界はP型層11の外端に位置する。終端領域において、N-型ドリフト層1上の一部にP型層14が設けられている。このP型層14は、高耐圧化のためのガードリングである。トランジスタ領域の一部、抜き取り領域、及び終端領域において、表面保護膜15がエミッタ電極9を覆っている。活性領域と終端領域において、N-型ドリフト層1の下にN型バッファ層16が設けられ、その下にP型コレクタ層17が設けられている。P型コレクタ層17にコレクタ電極18が接続されている。本実施の形態では、ステンレス製のマスクで活性領域を覆って終端領域のみに選択的に粒子線例えば電子線を照射している。このため、終端領域における格子欠陥の密度は、トランジスタ領域及び抜き取り領域における格子欠陥の密度よりも高い。この結果、終端領域におけるキャリアのライフタイムτ2は、トランジスタ領域及び抜き取り領域におけるキャリアのライフタイムτ1よりも短くなる。続いて、実施の形態1の効果について比較例と比較して説明する。比較例は、粒子線の照射による格子欠陥の導入を行っていない点が実施の形態1と異なるが、その他の構成は実施の形態1と同様である。図3は、IGBTのL負荷ターンオフ特性をシミュレーションした際の評価回路を示す図である。電源電圧VCCは4500V、コレクタ電流密度JCは180A/cm2、ゲート電圧VGは±15V、温度は398Kである。IGBTの耐圧は6500Vであり、N-型ドリフト層の不純物濃度は6.5×1012cm-3、N-型ドリフト層の厚みは650μmである。図4は、図3の回路を用いてシミュレーションした典型的なIGBTのターンオフ波形を示す図である。A点はIGBTが遮断するコレクタ電流密度JCが最大となる時点である。B点は、IGBTの内部温度が最高となる時点である。図5は、図4のA点における比較例の終端領域と活性領域の境界に沿ったキャリア濃度と電界強度の深さ方向分布を示す図である。図6は、図4のB点における比較例の終端領域と活性領域の境界に沿ったキャリア濃度と電界強度の深さ方向分布を示す図である。比較例では、IGBTのターンオフ動作時に、深さ400μmぐらいからキャリア濃度が高くなるため、コレクタ方向への空乏化が遅い。従って、B点ではエミッタ側の電界強度が3×105V/cm以上となり、インパクトイオン化が促進される。この結果、図2のC点において電流密度が増加し、熱破壊に至る。図7は、図4のA点における実施の形態1の終端領域と活性領域の境界に沿ったキャリア濃度と電界強度の深さ方向分布を示す図である。図8は、図4のB点における実施の形態1の終端領域と活性領域の境界に沿ったキャリア濃度と電界強度の深さ方向分布を示す図である。実施の形態1では、IGBTのターンオフ動作時に、深さ500μmぐらいまでキャリア濃度が低いため、コレクタ方向への空乏化が速い。従って、B点ではエミッタ側の電界強度が低くなり、インパクトイオン化が抑制される。この結果、図2のC点において電流密度の増加と熱破壊が抑制される。上記のように、比較例の場合、抜き取り領域において、ターンオフ動作時にエミッタ側のキャリア濃度が低下せず、電界強度が上昇する。そして、インパクトイオン化の促進により、エミッタ側の電流密度が増加する。この結果、局所的に温度が上昇して熱破壊が生じるため、電流遮断能力が低下する。一方、実施の形態1では、終端領域に格子欠陥を導入することで、終端領域に存在するキャリアが消滅し易くなるため、IGBTのターンオフ動作時に抜き取り領域のキャリア濃度が下がる。従って、P型層11からコレクタ側への空乏化が促進され、電界強度が低下する。この結果、IGBTのターンオフ動作時の電流遮断能力を向上させることができる。図9は、格子欠陥を導入した領域の幅と電流遮断能力Jcbreakの関係を示す図である。電源電圧VCCは3400Vである。図10は、格子欠陥を導入した領域の幅とオン電圧VCEsatの関係を示す図である。コレクタ電流密度JCは56A/cm2である。図11は、格子欠陥を導入した領域の幅とリーク電流密度JCESの関係を示す図である。コレクタエミッタ間の電圧VCESは4500Vである。図9から図11において温度は398Kである。また、図9から図11の横軸の格子欠陥を導入した領域の幅は規格化されており、格子欠陥を導入していない場合比較例は0、終端領域の一部に格子欠陥を導入した場合は0.5、終端領域に格子欠陥を導入した場合実施の形態1は0.68、終端領域と抜き取り領域に格子欠陥を導入した場合は1.0である。図9に示す通り、格子欠陥を導入しない場合に比べて、格子欠陥を導入した場合に、電流遮断能力が向上する。また、図10に示す通り、終端領域だけでなく抜き取り領域にも格子欠陥を導入すると、オン電圧が上がってしまう。また、IGBTのオフ時にエミッタコレクタ間電圧が高いほどP型層11から空乏層がコレクタ側に延びる。この際に、抜き取り領域に格子欠陥があると、図11に示す通り、リーク電流が発生しやすくなる。そして、398Kより高温化すると、リーク電流密度が急激に増加し、熱暴走によるデバイス破壊を誘発する。本実施の形態では、終端領域のみに格子欠陥を導入し、抜き取り領域に格子欠陥を導入しない。従って、ターンオフ動作時の電流遮断能力を向上させつつ、オン電圧オン抵抗を下げることができ、かつオフ時のリーク電流を低減することもできる。なお、P型層11とN-型ドリフト層1の接合部はエミッタ側に近い。従って、粒子線をエミッタ側から照射することで、その接合部に近い終端領域の格子欠陥の密度を高くすることができるため、更に高い効果を得ることができる。実施の形態2.図12は、本発明の実施の形態2に係る半導体装置を示す断面図である。トランジスタ領域と抜き取り領域において、N-型ドリフト層1の下にN型バッファ層16が設けられ、その下にP型コレクタ層17が設けられている。終端領域において、N-型ドリフト層1の下にN型バッファ層19が設けられている。P型コレクタ層17とN型バッファ層19にコレクタ電極18が直接に接続されている。即ち、終端領域のN型バッファ層19はコレクタ電極18に直接接触短絡している。続いて、実施の形態2の効果について比較例と比較して説明する。比較例では、終端領域にもP型コレクタ層17を設けており、N型バッファ層19はコレクタ電極18に直接接触していない。図13は、比較例と実施の形態2の装置のL負荷ターンオフ特性をシミュレーションした際の評価回路を示す図である。電源電圧Vccは3400V、インダクタンスLsは2.47μH、抵抗RGは1066Ω、温度は150°Cである。IGBTの耐圧は6500Vである。コレクタ電流密度JCを56A/cm2から、その1.5倍、2.0倍と上げていき、デバイスが破壊するまで評価を行った。図14は、図13の回路を用いてシミュレーションした実施の形態2と比較例のIGBTのターンオフ波形を示す図である。この図から分かるように、実施の形態2の電流遮断能力は比較例の2.5倍になる。実施の形態2では、終端領域においてP型コレクタ層17を省略してN型バッファ層19をコレクタ電極18に直接接触させる。これにより、IGBTのターンオフ動作時に終端領域のコレクタ構造におけるキャリア発生が少なくなるため、P型層11からコレクタ側への空乏化が促進され、電界強度が低下する。この結果、IGBTのターンオフ動作時の電流遮断能力を向上させることができる。また、図10の横軸の格子欠陥を導入した領域の幅をP型コレクタ層が存在しない領域の幅に置き換えると、実施の形態2でも同様の結果となる。従って、実施の形態2では、オン電圧オン抵抗を下げることができる。実施の形態3.図15は、本発明の実施の形態3に係る半導体装置を示す断面図である。トランジスタ領域と抜き取り領域において、N-型ドリフト層1の下にN型バッファ層16が設けられている。終端領域において、N-型ドリフト層1の下にN型バッファ層20が設けられている。N型バッファ層16とN型バッファ層20の下にP型コレクタ層17が設けられている。P型コレクタ層17にコレクタ電極18が接続されている。N型バッファ層20の不純物濃度は、N型バッファ層16の不純物濃度よりも高い。実施の形態3では、不純物濃度の高いN型バッファ層20を終端領域に設けている。これにより、IGBTのターンオフ動作時に終端領域においてP型コレクタ層17からのホール注入が抑制されるため、P型層11からコレクタ側への空乏化が促進され、電界強度が低下する。この結果、IGBTのターンオフ動作時の電流遮断能力を向上させることができる。また、図10の横軸の格子欠陥を導入した領域の幅を第2のN型バッファ層が存在する領域の幅に置き換えると、実施の形態3でも同様の結果となる。従って、実施の形態3では、オン電圧オン抵抗を下げることができる。なお、実施の形態1~3では4500Vの高耐圧の半導体装置について説明したが、耐圧に関わらず上記の効果を得ることができる。また、実施の形態1~3ではトランジスタ領域のIGBTがトレンチゲート構造の場合について説明したが、平面ゲート構造の場合でも上記の効果を得ることができる。また、終端領域にP型層14からなるガードリングを形成した場合について説明したが、耐圧を保持する他の構造でも上記の効果を得ることができる。また、実施の形態1~3に係る半導体装置は、珪素によって形成されたものに限らず、珪素に比べてバンドギャップが大きいワイドバンドギャップ半導体によって形成されたものでも、本実施の形態に記載の効果を得ることができる。ワイドバンドギャップ半導体は、例えば、炭化珪素、窒化ガリウム系材料、又はダイヤモンドである。このようなワイドバンドギャップ半導体によって形成された半導体装置は、耐電圧性や許容電流密度が高いため、小型化できる。この小型化された半導体装置を用いることで、この素子を組み込んだ半導体モジュールも小型化できる。また、半導体装置の耐熱性が高いため、ヒートシンクの放熱フィンを小型化でき、水冷部を空冷化できるので、半導体モジュールを更に小型化できる。また、半導体装置の電力損失が低く高効率であるため、半導体モジュールを高効率化できる。