オープンドレイン出力の出力回路であって、前記出力回路の入力端子に接続されたインバータ回路と、ゲートが前記インバータ回路の出力端子に接続され、ドレインが前記出力回路の出力端子に接続され、ソースが第1電源端子に接続された出力MOSトランジスタと、前記インバータ回路と第2電源端子の間に設けられたスイッチ回路と、前記出力MOSトランジスタのゲートと前記第1電源端子との間に設けられた電流源と、を備え、前記スイッチ回路は、電源電圧が前記出力回路の最低動作電圧よりも低いとオフすることを特徴とする出力回路。前記スイッチ回路は、ゲートが第1電源端子に接続されたMOSトランジスタで構成され、前記MOSトランジスタの閾値電圧の絶対値は前記最低動作電圧である、ことを特徴とする請求項1記載の出力回路。前記スイッチ回路は、更に第1電源端子と第2電源端子の間に直列に接続さした第2の電流源と第2のMOSトランジスタとを備え、前記第2の電流源と前記第2のMOSトランジスタとの接続ノードが前記MOSトランジスタのゲートに接続され、前記MOSトランジスタと前記第2のMOSトランジスタの閾値電圧の絶対値の合計電圧が前記最低動作電圧である、ことを特徴とする請求項2記載の出力回路。温度に基づいた温度電圧を生成する温度電圧生成回路と、異常温度に対応した基準電圧を生成する基準電圧生成回路と、前記温度電圧と前記基準電圧とを比較し、比較結果により、出力電圧を反転させるコンパレータと、前記コンパレータの出力端子に接続される、請求項1から3のいずれか記載の出力回路と、を備えることを特徴とする温度スイッチIC。電池と前記電池の充放電を制御する電池保護ICを備えた電池パックであって、前記電池の充放電経路に設けられる充電制御用FETと、異常温度を検出する請求項4記載の温度スイッチICと、を備え前記温度スイッチICが異常温度を検出すると、前記充電制御用FETをオフすることを特徴とする電池パック。従来の出力回路は、NMOSトランジスタ93と直列にNMOSトランジスタ94が設けられている。出力ドライバであるNMOSトランジスタ93は、ドライブ能力が要求されるので、大きいサイズのNMOSトランジスタが用いられる。従って、NMOSトランジスタ94は、NMOSトランジスタ93と同等以上のドライブ能力が要求される。従来の出力回路は、NMOSトランジスタ94はサイズが大きいので、出力回路の面積が大きくなってしまう、という課題があった。本発明の出力回路は、上記課題に鑑みてなされ、面積の小さい出力回路を提供する。本発明は、上記課題を解決するため、オープンドレイン出力の出力回路であって、前記出力回路の入力端子に接続されたインバータ回路と、ゲートが前記インバータ回路の出力端子に接続され、ドレインが前記出力回路の出力端子に接続され、ソースが第1電源端子に接続された出力MOSトランジスタと、前記インバータ回路と第2電源端子の間に設けられたスイッチ回路と、前記出力MOSトランジスタのゲートと前記第1電源端子との間に設けられた電流源と、を備え、前記スイッチ回路は、電源電圧が前記出力回路の最低動作電圧よりも低いとオフすることを特徴とする出力回路を提供する。本発明の出力回路は、電源電圧が回路の動作電圧以下のとき、インバータの動作を停止させ、出力ドライバのゲートを制御してオフする、ように構成した。従って、出力ドライバのソースと電源の間にサイズの大きいMOSトランジスタを必要としないので、電源電圧が動作電圧以下でも出力が不定にならず、かつ面積の小さい出力回路を提供することができる。以下、本発明の実施形態を、図面を参照して説明する。図1は、本実施形態の出力回路を示す回路図である。出力回路10は、PMOSトランジスタ11及び12と、NMOSトランジスタ21及び22と、電流源31を備える。PMOSトランジスタ11は、ゲートが出力回路10の入力端子に接続され、ソースがPMOSトランジスタ12のドレインに接続され、ドレインがNMOSトランジスタ22のゲートに接続される。NMOSトランジスタ21は、ゲートが出力回路の入力端子に接続され、ソースが接地端子接地電圧側の電源供給端子に接続され、ドレインがNMOSトランジスタ22のゲートに接続される。PMOSトランジスタ12は、ゲートが接地端子に接続され、ソースが電源端子電源電圧側の電源供給端子に接続される。PMOSトランジスタ12は、PMOSトランジスタ11及びNMOSトランジスタ21で構成されるインバータ36の電源供給ラインに設けられる。電流源31は、PMOSトランジスタ11のドレインと接地端子との間に設けられる。NMOSトランジスタ22は、ソースが接地端子に接続され、ドレインが出力回路10の出力端子に接続される。NMOSトランジスタ22は、オープンドレイン形式の出力ドライバである。ここで、PMOSトランジスタ12の閾値電圧の絶対値|Vthp12|は、PMOSトランジスタ11の閾値電圧の絶対値|Vthp11|よりも高く、出力回路10の最低動作電源電圧である。電源電圧VDDが最低動作電源電圧よりも低いと、PMOSトランジスタ12はオフして電源電圧VDDをインバータ36に供給しない。また、電流源31はNMOSトランジスタ22をオフさせる。次に、出力回路10の動作について説明する。電源が投入され、電源電圧VDDが高くなる。この時、電源電圧VDDがPMOSトランジスタ12の閾値電圧の絶対値|Vthp12|よりも低いと、PMOSトランジスタ12はオフする。すると、電源電圧VDDは、インバータ36に供給されない。よって、このインバータ36の出力端子が電流源31によってプルダウンされるので、インバータ36の出力電圧は接地電圧VSSである。出力ドライバであるNMOSトランジスタ22は、ゲート電圧が接地電圧VSSになるのでオフし、出力回路10の出力端子はハイインピーダンス状態になる。従って、出力回路10の出力端子は、それを入力端子に接続する後段の回路の電源電圧にプルアップされるので、後段の回路は誤動作しない。電源電圧VDDがPMOSトランジスタ12の閾値電圧の絶対値|Vthp12|よりも高くなると、PMOSトランジスタ12はオンする。すると、電源電圧VDDは、インバータ36に供給される。ここで、出力回路10の入力端子の電圧がローレベルであると、インバータ36により、NMOSトランジスタ22のゲート電圧はハイレベルになり、NMOSトランジスタ22はオンし、出力電圧VOUTは接地電圧VSSになる。なお、電流源31の駆動能力は、PMOSトランジスタ11の駆動能力よりも低く設計されている。また、出力回路10の入力端子の電圧がハイレベルであると、インバータ36により、NMOSトランジスタ22のゲート電圧はローレベルになり、NMOSトランジスタ22はオフし、出力回路10の出力端子はハイインピーダンス状態になる。本実施形態の出力回路によれば、電源電圧が回路の動作電圧以下のとき、インバータの動作を停止させ、出力ドライバのゲートを電流源によってオフするように構成したので、出力ドライバと電源間にサイズの大きいMOSトランジスタを必要としない。従って、出力回路10の面積を小さくすることが出来る。また、電源投入時などの電源電圧VDDが出力回路10の最低動作電源電圧よりも低い場合、出力電圧VOUTは必ずハイインピーダンスになるので、後段の回路が誤動作しない。図2は、本実施形態の出力回路の他の例を示す回路図である。図2の出力回路10は、更に、電流源32とPMOSトランジスタ13を備えている。PMOSトランジスタ13と電流源32は、電源端子と接地端子の間に直列に接続される。PMOSトランジスタ13は、ゲート及びドレインが接地端子に接続される。電流源32とPMOSトランジスタ13のソースとの接続点は、PMOSトランジスタ12のゲートと接続される。このような構成にすると、出力回路10の最低動作電源電圧は、電流源32及び2個のPMOSトランジスタ12~13で設定される。即ち、電源電圧VDDが2個のPMOSトランジスタ12及び13の閾値電圧の絶対値の合計電圧よりも高くなると、PMOSトランジスタ12はオンし、電源電圧VDDがインバータ36に供給される。なお、図2の出力では、PMOSトランジスタ12のゲートと接地端子との間に、ダイオード接続されるPMOSトランジスタ13が設けられているが、ダイオード接続されるNMOSトランジスタが設けられても良い。図3は、本実施形態の出力回路の他の例を示す回路図である。図3に示すように、NMOSトランジスタ22のゲートは、PMOSトランジスタ11のドレインに抵抗33を介して接続されてもよい。このような構成にすると、抵抗33とNMOSトランジスタ22のゲートソース間容量によってローパスフィルタが構成されるので、サージによるNMOSトランジスタ22の誤動作が少なくなる。なお、抵抗33とNMOSトランジスタ21のドレインとの接続点に接続されても良い。なお、図1の出力回路において、インバータ36へ電源電圧VDDの供給を制御するためのNMOSトランジスタが、インバータ36と接地端子との間に設けられても良い。また、図1では、オープンドレイン形式のNMOSトランジスタ22が使用され、電源電圧VDDが出力回路10の最低動作電源電圧よりも低い場合、出力電圧VOUTは電源電圧VDDになる。しかし、図示しないが、オープンドレイン形式のPMOSトランジスタが使用され、電源電圧VDDが出力回路10の最低動作電源電圧よりも低い場合、出力電圧VOUTは接地電圧VSSになるようにしても良い。この時、インバータ36への電源電圧VDDの供給を制御するためのNMOSトランジスタのゲートは、電源端子に接続され、ソースは、接地端子に接続され、ドレインは、NMOSトランジスタ21のソースに接続される。オープンドレイン形式のPMOSトランジスタのゲートは、インバータ36の出力端子に接続され、ソースは、電源端子に接続され、ドレインは、出力回路10の出力端子に接続される。電流源31は、電源端子とインバータ36の出力端子との間に設けられる。抵抗41は、出力回路10の出力端子と接地端子との間に設けられる。ここで、電源電圧VDDがNMOSトランジスタの閾値電圧Vthnよりも高くなると、NMOSトランジスタはオンし、電源電圧VDDがインバータ36に供給される。また、電源電圧VDDがPMOSトランジスタ12の閾値電圧の絶対値|Vthp12|よりも低いと、PMOSトランジスタ12はオフする。すると、電源電圧VDDは、インバータ36に供給されない。よって、このインバータ36の出力端子は電流源31によってプルアップされるので、インバータ36の出力電圧は電源電圧VDDである。PMOSトランジスタはオフし、抵抗41により、出力回路10の出力端子はプルダウンされ、出力電圧VOUTは接地電圧VSSである。次に、出力回路10の適用例の1つについて説明する。まず、出力回路10を備える温度スイッチIC、及び、電池保護ICを備える電池パックの構成について説明する。ここで、温度スイッチICは、異常温度を検出する。電池保護ICは、電池を過充電過放電から保護する。図4は、電池パックを示すブロック図である。図5は、電池保護ICを示すブロック図である。図6は、温度スイッチICを示すブロック図である。電池パック50は、図4に示すように、電池保護IC51、温度スイッチIC52、P型FET53~55、抵抗57、及び、電池58を備える。また、電池パック50は、外部端子EB、及び、外部端子EB-を備える。電池保護IC51は、図5に示すように、基準電圧生成回路61~62、過充電検出コンパレータ64、及び、過放電検出コンパレータ63を備える。また、電池保護IC51は、電源端子、接地端子、充電制御端子CO、及び、放電制御端子DOを備える。温度スイッチIC52は、図6に示すように、温度電圧生成回路75、基準電圧生成回路71~72、高温検出コンパレータ73、低温検出コンパレータ74、NOR回路76、及び、出力回路10を備える。温度電圧生成回路75は、図示しないが、PNPバイポーラトランジスタ等によって構成される。また、温度スイッチIC52は、電源端子、接地端子、及び、出力端子DETを備える。電池保護IC51の電源端子は、電池58の正極端子に接続され、接地端子は、電池58の負極端子に接続され、放電制御端子DOは、P型FET53のゲートに接続され、充電制御端子COは、P型FET54のゲート及びP型FET55のドレインに接続される。温度スイッチIC52の電源端子は、電池58の正極端子に接続され、接地端子は、電池58の負極端子に接続され、出力端子DETは、P型FET55のゲートに接続される。抵抗57は、外部端子EBと、出力端子DETとP型FET55のゲートとの接続点と、の間に設けられる。P型FET53のソース及びバックゲートは、電池58の正極端子に接続され、ドレインは、P型FET54のドレインに接続される。P型FET54のソース及びバックゲートは、外部端子EBに接続される。P型FET55のソース及びバックゲートは、外部端子EBに接続される。外部端子EB-は、電池58の負極端子に接続される。つまり、P型FET53~54は、電池58の充放電経路に直列に設けられる。基準電圧生成回路61~62と過充電検出コンパレータ64と過放電検出コンパレータ63とは、電源端子と接地端子との間に設けられる。過充電検出コンパレータ64の反転入力端子は、基準電圧生成回路62の出力端子に接続され、非反転入力端子は、電源端子に接続され、出力端子は、充電制御端子COに接続される。過放電検出コンパレータ63の反転入力端子は、電源端子に接続され、非反転入力端子は、基準電圧生成回路61の出力端子に接続され、出力端子は、放電制御端子DOに接続される。基準電圧生成回路71~72と高温検出コンパレータ73と低温検出コンパレータ74と温度電圧生成回路75とNOR回路76と出力回路10とは、電源端子と接地端子との間に設けられる。高温検出コンパレータ73の非反転入力端子は、基準電圧生成回路71の出力端子に接続され、反転入力端子は、温度電圧生成回路75の出力端子に接続される。低温検出コンパレータ74の非反転入力端子は、温度電圧生成回路75の出力端子に接続され、反転入力端子は、基準電圧生成回路72の出力端子に接続される。NOR回路76の第一入力端子は、高温検出コンパレータ73の出力端子に接続され、第二入力端子は、低温検出コンパレータ74の出力端子に接続され、出力端子は、出力回路10の入力端子に接続される。出力回路10の出力端子は、出力端子DETに接続される。温度スイッチIC52は、異常温度を検出すると、出力電流を流す。出力電流に基づき、抵抗57は電圧を発生する。P型FET55は、抵抗57に発生する電圧により、オンする。すると、充電制御用のP型FET54はオフし、充電が制御される。また、電池58が過充電状態になると、電池保護IC51はP型FET54がオフするよう動作する。電池58が過放電状態になると、放電制御用のP型FET53がオフするよう動作する。次に、電池パック50の動作について説明する。[電池58が過充電状態である時の動作]電池パック50に充電器図示せずが接続される。基準電圧生成回路62は、電池58が過充電状態であることを示す過充電電圧に対応した基準電圧VREF2を生成する。過充電検出コンパレータ64は、電池58の電圧の分圧電圧と基準電圧VREF2とを比較し、比較結果により、出力電圧を反転させる。具体的には、電池58の電圧の分圧電圧が基準電圧VREF2以上になると、過充電検出コンパレータ64の出力電圧は反転してハイレベルになる。すると、P型FET54はオフし、電池58への充電が停止する。[電池58が過放電状態である時の動作]電池パック50に負荷図示せずが接続される。基準電圧生成回路61は、電池58が過放電状態であることを示す過放電電圧に対応した基準電圧VREF1を生成する。過放電検出コンパレータ63は、電池58の電圧の分圧電圧と基準電圧VREF1とを比較し、比較結果により、出力電圧を反転させる。具体的には、電池58の電圧の分圧電圧が基準電圧VREF1以下になると、過放電検出コンパレータ63の出力電圧は反転してハイレベルになる。すると、P型FET53はオフし、電池58からの放電が停止する。[高温の異常温度時の動作]温度電圧生成回路75は、温度に基づいた温度電圧VTEMPを生成する。温度電圧生成回路75は、温度が高くなると温度電圧VTEMPが低くなる特性を有する。基準電圧生成回路71は、検出されるべき高温の異常温度に対応した基準電圧VREF3を生成する。高温検出コンパレータ73は、温度電圧VTEMPと基準電圧VREF3とを比較し、比較結果により、出力電圧を反転させる。具体的には、温度が高くなることにより、温度電圧VTEMPが低くなり、温度電圧VTEMPが基準電圧VREF3以下になると、高温検出コンパレータ73の出力電圧はハイレベルになる。つまり、温度が高温の異常温度以上になると、高温検出コンパレータ73の出力電圧はハイレベルになる。すると、NOR回路76の出力電圧はローレベルになり、出力回路10がオンして抵抗57に電流を流し、抵抗57に電圧が発生し、出力端子DETの電圧はローレベルになる。すると、P型FET55はオンし、P型FET54はオフし、電池58への充電が停止する。[低温の異常温度時の動作]基準電圧生成回路72は、検出されるべき低温の異常温度に対応した基準電圧VREF4を生成する。低温検出コンパレータ74は、温度電圧VTEMPと基準電圧VREF4とを比較し、比較結果により、出力電圧を反転させる。具体的には、温度が低くなることにより、温度電圧VTEMPが高くなり、温度電圧VTEMPが基準電圧VREF4以上になると、低温検出コンパレータ74の出力電圧はハイレベルになる。つまり、温度が低温の異常温度以下になると、低温検出コンパレータ74の出力電圧はハイレベルになる。すると、前述のように、電池58への充電が停止する。このようにすると、前述の出力回路10の動作により、電源電圧VDDが出力回路10の最低動作電源電圧よりも低い場合、温度スイッチIC52の出力回路10は必ずオフする。すると、出力回路10の出力端子つまり温度スイッチIC52の出力端子DETの電圧は、抵抗57により、外部端子EBの電圧に必ずプルアップされる。よって、電源電圧VDDが出力回路10の最低動作電源電圧よりも低い場合、P型FET55は必ずオフするので、温度スイッチIC52はP型FET55を介してP型FET54を必ず制御することができない。すると、例えば、電池58が0ボルト付近の電圧になっている状態から充電される場合、電池58の電圧電源電圧VDDが低いことから、温度スイッチIC52が誤動作してP型FET54をオフさせ、電池58の電圧が低いにも拘らず、充電が停止してしまうということが防止される。なお、図6に示すように、電池パック50の保護機能として過充電検出コンパレータ64及び過放電コンパレータ63が必要になっている。しかし、図示しないが、電池パック50の仕様上、保護機能として過放電検出機能が不要になる場合、過放電検出コンパレータ63は削除されても良い。この時、P型FET53も削除される。また、図6に示すように、電池パック50の保護機能として高温検出コンパレータ73及び低温検出コンパレータ74が必要になっている。しかし、電池パック50の仕様上、保護機能として低温検出機能または高温検出機能が不要になる場合、低温検出コンパレータ74または高温検出コンパレータ73がなくても良い。また、抵抗57やP型FET55などは、温度スイッチIC52によって内蔵されても良い。また、図4では、充放電制御用のP型FET53~54が外部端子EBと電池58の正極端子との間に設けられたが、図示しないが、2つのN型FETが外部端子EB-と電池58の負極端子との間に設けられても良い。この時、P型FET55と抵抗57と電池保護IC51の内部回路と温度スイッチIC52の内部回路とは、適宜変更される。また、温度スイッチIC52は、図4では、充電制御用のP型FET54のみを制御しているが、図示しないが、放電制御用のP型FET53のみを制御しても良い。また、P型FET53~54の両方を制御しても良い。