プロセスカートリッジの情報を記憶する機能及び本体側と通信する機能を有するメモリ手段が取り付けられたプロセスカートリッジが装着される複数の本体側装着手段と、前記メモリ手段に対して通信によりデータを読み書き可能な本体側通信手段と、前記メモリ手段を識別するための識別情報および前記メモリ手段の識別情報に応じて前記プロセスカートリッジが装着される位置を記憶する本体側記憶手段と、前記本体側装着手段への電源を排他的にオンオフ可能な回路手段と、前記本体側記憶手段の情報を参照して前記回路手段を制御する制御手段と、を有し、前記メモリ手段は前記本体側装着手段を介して本体側から電源を供給される画像形成装置において、前記制御手段は、前記本体側通信手段によって前記メモリ手段にアクセスする際に、前記本体側記憶手段の情報によりアクセスするメモリ手段を識別し、前記回路手段によってアクセスするメモリ手段が装着されるべき前記本体側装着手段のみ電源を供給することを特徴とする画像形成装置。請求項1記載の画像形成装置であって、前記制御手段は、前記本体側通信手段によって前記メモリ手段に順次アクセスし、その際に前記本体側記憶手段の情報によりアクセスするメモリ手段を識別し、前記回路手段によってアクセスするメモリ手段が装着されるべき前記装着手段のみ電源を供給することにより、前記メモリ手段のうち通信可能であるメモリ手段は前記本体側装着手段の所定位置に正しく装着されていると判断するプロセスカートリッジ装着位置確認動作を実行することを特徴とする画像形成装置。請求項1または2記載の画像形成装置であって、前記制御手段は、前記プロセスカートリッジ装着位置確認動作の結果、K色プロセスカートリッジ付属の前記メモリ手段が所定の位置に装着されていた場合には、カラープロセスカートリッジの接続位置によらず、モノクロ印刷の実行を許可することを特徴とする画像形成装置。請求項1記載の画像形成装置であって、前記制御手段は、前記回路手段によっていずれかの前記本体側装着手段のみ電源を供給し、前記本体側記憶手段の情報により前記メモリ手段を識別し、前記メモリ手段への通信を順次試行し、通信可能であったメモリ手段が当該本体側装着手段に装着されていると判断する装着プロセスカートリッジ特定動作を実行することを特徴とする画像形成装置。画像形成装置用のプロセスカートリッジの情報を記憶する機能及び本体側通信手段と通信する機能を有するメモリ手段が取り付けられたプロセスカートリッジが本体に装着されると、前記本体側通信手段によって前記メモリ手段にアクセスする際に、前記本体側記憶手段の情報によりアクセスするメモリ手段を識別し、前記本体側装着手段への電源を排他的にオンオフ可能な回路手段によってアクセスするメモリ手段が装着されるべき前記本体側装着手段のみ電源を供給することを特徴とするプロセスカートリッジ誤装着防止方法。ただ、上記特許文献1のように、各プロセスカートリッジを決められた位置にのみ装着できるようにするため、通常のカートリッジの表面に各種の突起部や凹陥部のようなハードキーを設け、ある特定の形状ハードキーを有するカートリッジのみを装置本体に装着することができ、異なる形状のハードキーを有するカートリッジを装着できないようにする方式を採用すると、この方式のマシンに供給するプロセスカートリッジは、色ごとに異なる構成のものを製造する必要があり、プロセスカートリッジの製造ラインや型等を色ごとに設けなければならず、製造コストが依然として高くなる、という結果を招く。また、プロセスカートリッジには、上記特許文献1のように、無線通信部と、不揮発性メモリIDチップとを設けたものがあり、トナー残量、シリアルナンバー、製造メーカなどが記憶保持できるようになっている。なお、無線通信部以外にも、本体装置側メイン制御ICとIDチップとの通信にI2Cなどの規格を用いた通信手段が採用されている。これらの通信手段を用いる場合、4色のIDチップは回路的に並列となる。このとき、本体装置側の制御ICはプロセスカートリッジが装着されたステーションを識別することが出来ない。したがって、上記特許文献1は、上記のように、識別キー方式で誤装着を防いでいる。上述のように、色ごとに決められるステーションへの適正な装着が行われない場合を含め、誤装着を防止するための従来技術には改善の余地があり、従来技術よりもコストパフォーマンスを高めることが課題である。本発明は、上述の従来技術の問題に鑑みてなされたもので、その目的は、色ごとに決められるステーションへの適正な装着が行われない場合を含め、トナーカートリッジの誤装着を防止すると共に製造コストを抑えた画像形成装置及びプロセスカートリッジ誤装着防止方法を提供することにある。上記課題を解決するため、請求項1記載の発明は、プロセスカートリッジの情報を記憶する機能及び本体側と通信する機能を有するメモリ手段が取り付けられたプロセスカートリッジが装着される複数の本体側装着手段と、前記メモリ手段に対して通信によりデータを読み書き可能な本体側通信手段と、前記メモリ手段を識別するための識別情報および前記メモリ手段の識別情報に応じて前記プロセスカートリッジが装着される位置を記憶する本体側記憶手段と、前記本体側装着手段への電源を排他的にオンオフ可能な回路手段と、前記本体側記憶手段の情報を参照して前記回路手段を制御する制御手段と、を有し、前記メモリ手段は前記本体側装着手段を介して本体側から電源を供給される画像形成装置において、前記制御手段は、前記本体側通信手段によって前記メモリ手段にアクセスする際に、前記本体側記憶手段の情報によりアクセスするメモリ手段を識別し、前記回路手段によってアクセスするメモリ手段が装着されるべき前記本体側装着手段のみ電源を供給することを特徴とする。請求項2記載の発明は、請求項1記載の発明であって、前記制御手段は、前記本体側通信手段によって前記メモリ手段に順次アクセスし、その際に前記本体側記憶手段の情報によりアクセスするメモリ手段を識別し、前記回路手段によってアクセスするメモリ手段が装着されるべき前記装着手段のみ電源を供給することにより、前記メモリ手段のうち通信可能であるメモリ手段は前記本体側装着手段の所定位置に正しく装着されていると判断するプロセスカートリッジ装着位置確認動作を実行することを特徴とする。請求項3記載の発明は、請求項1または2記載の発明であって、前記制御手段は、前記プロセスカートリッジ装着位置確認動作の結果、K色プロセスカートリッジ付属の前記メモリ手段が所定の位置に装着されていた場合には、カラープロセスカートリッジの接続位置によらず、モノクロ印刷の実行を許可することを特徴とする。請求項4記載の発明は、請求項1記載の発明であって、前記制御手段は、前記回路手段によっていずれかの前記本体側装着手段のみ電源を供給し、前記本体側記憶手段の情報により前記メモリ手段を識別し、前記メモリ手段への通信を順次試行し、通信可能であったメモリ手段が当該本体側装着手段に装着されていると判断する装着プロセスカートリッジ特定動作を実行することを特徴とする。請求項5記載の発明は、画像形成装置用のプロセスカートリッジの情報を記憶する機能及び本体側通信手段と通信する機能を有するメモリ手段が取り付けられたプロセスカートリッジが本体に装着されると、前記本体側通信手段によって前記メモリ手段にアクセスする際に、前記本体側記憶手段の情報によりアクセスするメモリ手段を識別し、前記本体側装着手段への電源を排他的にオンオフ可能な回路手段によってアクセスするメモリ手段が装着されるべき前記本体側装着手段のみ電源を供給することを特徴とすることを特徴とする。本発明によれば、各IDチップには、色を識別できるアドレススレーブアドレスが割り当てられている。各IDチップの電源を独立してOFF/ON可能にし、IDチップにアクセスする際に当該IDチップのみ電源を供給する。あるステーションに異なる色のIDチップが装着された場合、本体側制御ICが送信するスレーブアドレスと、装着されているIDチップのスレーブアドレスが異なるため、IDチップは応答せず通信エラーとなる。このため、ある本体側装着手段に異なる色のプロセスカートリッジが装着されたことが検出可能になる。これにより、プロセスカートリッジの形状が各色共通となり、誤装着を防止すると共に部品製造コストを削減できる。<概要>各IDチップには、色を識別できるアドレススレーブアドレスが割り当てられている。各IDチップはステーションを介して本体側から電源を供給される。各IDチップへの電源は、本体側で独立してOFF/ON可能にする。各ステーションに対して装着するべきIDチップのスレーブアドレスを本体側制御ICが記憶する。IDチップにアクセスする際に当該IDチップのみ電源を供給する。あるステーションに異なる色のIDチップが装着された場合、本体側制御ICが送信するスレーブアドレスと、装着されているIDチップのスレーブアドレスが異なるため、IDチップは応答せず通信エラーとなる。このとき、他のステーションに装着されたIDチップは電源供給されないため動作しない。ステーションに正しい色のIDチップが装着されていれば、そのチップは応答するので、正常に通信が成立する。<構成>本発明の構成について述べる。図1は、本発明に係る画像形成装置としてのカラープリンタの一実施の形態を示すブロック図である。画像形成装置は、本体装置1及び各コネクタ11~14を有する。本体装置1は、メイン制御ICとしてCPU2と、CPU2の制御下にメモリ19と、トランジスタ15~18を制御要素として構成する電源供給回路を搭載している。また、CPU2は、I2Cモジュールを有する。本体装置1から着脱可能なトナーカートリッジ3~6にはそれぞれIDチップ7~10が取り付けられている。各IDチップは取り付けられるプロセスカートリッジの色などの情報を保持している。CPU2と各IDチップとは、コネクタ11~14を介して接続される。各IDチップは本体より電源供給を受け、CPU2とI2C規格を用いて通信を行う。ここで、I2C規格による通信について、さらに説明を加える。I2Cバスは、2線式双方向のシリアルバスとして提唱されたものである。I2Cバスでは、複数のデバイスがSCLSerialCLockとSDASerialDAtaの2種類の信号によってバス構成で接続され、デバイス間の通信を行う。接続されるデバイスにはマスタとスレーブがあり、それぞれ固有のアドレスを持っている。マスタはアドレス指定をすることで、スレーブを選択して1対1の通信を行う。SCL信号は基本的にマスタから出力される。スレーブは、マスタが出力するSCL信号に合わせて、SDA信号の入出力を行う。即ち、受信時、SCLのクロック信号に合わせてSDA信号からデータを読み取り、送信時、SCLのクロック信号に合わせてSDA信号としてデータを出力する。I2Cバス上の通信は、マスタ側からのSTARTコンディションで始まり、STOPコンディションで終了する。転送するデータの単位は1バイト8ビットで、上位ビットから順に転送される。受信側は1バイト受信するごとに、送信側へACK1ビットの0を返す。マスタは、STARTコンディションの直後にスレーブアドレスとRead/Writeフラグを送信する。マスタからのデータを受信するスレーブは、送信されてきたスレーブアドレスと、自身のスレーブアドレスが一致した場合、マスタに対してACKを返すことで、マスタスレーブ間の通信を確立する。マスタからスレーブへの転送書き込みでは、スレーブがスレーブアドレスに対してACKを返した後、このACKを受信するマスタは、直ちにスレーブへのデータ転送を行う。転送されるデータを受信するスレーブは1バイトごとにACKを返す。データを送り終わったら、マスタはSTOPコンディションを送り、通信を終了する。他方、スレーブからマスタへの転送読み取りでは、スレーブがスレーブアドレスに対してACKを返した後、直ちにスレーブからマスタへデータが転送される。転送されるデータを受信するマスタはこれに対してACKを返すが、最後に転送されるバイトを受信した場合のみ、NACKを返すことで、スレーブに対してデータ転送の終了を伝える。また、本体装置1から供給される各IDチップへの電源は、この実施形態では、CPU2と各IDチップが通信を行う際、本体側でトランジスタ15~18によって各々独立してオンオフ可能になっている。また、I2C規格を用いるため、各IDチップにはスレーブアドレスが割り当てられる。スレーブアドレスと色との対応関係のデータや、スレーブアドレスとコネクタとの対応関係のデータをメモリ19に保存する。メモリ19の情報により、CPU2は各色プロセスカートリッジのスレーブアドレスと、装着されるべき所定のステーションとを参照することができる。<動作1>図2は、図1に示したカラープリンタの動作フローの概略を示す図である。CPU2はK色IDチップへアクセスする前に、K色プロセスカートリッジを搭載するべきコネクタ11のみ電源が供給されるように、トランジスタ15をオンするステップ1。CPU2はK色IDチップのスレーブアドレス送信によりIDチップへのアクセスを試み、通信が成功したか否かをメモリ19に記録するステップ2。次いで、CPU2はY色プロセスカートリッジを搭載するべきコネクタ12のみ電源が供給されるように、トランジスタ15をオフし、トランジスタ16をオンするステップ3。CPU2はY色IDチップのスレーブアドレス送信によりIDチップへのアクセスを試み、通信が成功したか否かをメモリ19に記録するステップ4。次いで、CPU2はM色プロセスカートリッジを搭載するべきコネクタ13のみ電源が供給されるように、トランジスタ16をオフし、トランジスタ17をオンするステップ5。CPU2はM色IDチップのスレーブアドレス送信によりIDチップへのアクセスを試み、通信が成功したか否かをメモリ19に記録するステップ6。次いで、CPU2はC色プロセスカートリッジを搭載するべきコネクタ14のみ電源が供給されるように、トランジスタ17をオフし、トランジスタ18をオンするステップ7。CPU2はC色IDチップのスレーブアドレス送信によりIDチップへのアクセスを試み、通信が成功したか否かをメモリ19に記録するステップ8。以上の動作を行った後、各ステーションに所定の色のプロセスカートリッジが装着されているか否かを判定するために、先にメモリ19に記録した各色の通信結果を参照し、いずれか一つでも通信に失敗していれば、マシン動作を停止し、他方、全ての色の通信に成功していれば、このまま動作を継続するステップ9。この一連の動作を実行するタイミングは、印刷動作を行うたびごとに実行することが基本であるが、プロセスカートリッジが交換された可能性がある場合、すなわち主電源オン時、カバー閉時、省エネモードからの復帰時に限って実行してもよい。<動作2>図3は、図1に示したカラープリンタにおける他の動作フローの概略を示す図である。ステップ8までの動作は、図2の説明と同様である。その結果、K色IDチップの通信結果を参照しステップ9、K色IDチップが通信不可能であった場合、マシンは動作を停止するステップ10。K色IDチップが通信可能であった場合には、カラー用IDチップの通信結果を参照しステップ11、カラー用IDチップが通信不可能であった場合にはモノクロ印刷のみ許可するステップ12。カラー用IDチップが通信可能であった場合には、マシンは通常動作を実行するステップ13。<動作3>図4は、図1に示したカラープリンタにおける他の動作フローの概略の前半を示す図であり、図5は、図4に示した動作フローの後半を示す図である。まずCPU2はコネクタ11のみ電源が供給されるように、トランジスタ15をオンするステップ1。CPU2はK色IDチップのスレーブアドレス送信によりIDチップへのアクセスを試み、通信が成功したか否かを判定するステップ2。通信が成功した場合、コネクタ11にはK色プロセスカートリッジが装着されていると特定し、結果をメモリ19に記録するステップ3。通信が失敗した場合には、CPU2はY色IDチップのスレーブアドレス送信によりIDチップへのアクセスを試み、通信が成功したか否かを判定するステップ4。通信が成功した場合、コネクタ11にはY色プロセスカートリッジが装着されていると特定し、結果をメモリ19に記録するステップ5。通信が失敗した場合には、CPU2はM色IDチップのスレーブアドレス送信によりIDチップへのアクセスを試み、通信が成功したか否かを判定するステップ6。通信が成功した場合、コネクタ11にはM色プロセスカートリッジが装着されていると特定し、結果をメモリ19に記録するステップ7。通信が失敗した場合には、CPU2はC色IDチップのスレーブアドレス送信によりIDチップへのアクセスを試み、通信が成功したか否かを判定するステップ8。通信が成功した場合、コネクタ11にはC色プロセスカートリッジが装着されていると判断し、結果をメモリ19に記録するステップ9。以上の動作により、コネクタ11に装着されているプロセスカートリッジの色を特定できる。次いで、コネクタ12に対しても同様の動作を実行する。まずCPU2はコネクタ12のみ電源が供給されるように、トランジスタ15をオフしてトランジスタ16をオンするステップ10。CPU2はK色IDチップのスレーブアドレス送信によりIDチップへのアクセスを試み、通信が成功したか否かを判定するステップ11。通信が成功した場合、コネクタ12にはK色プロセスカートリッジが装着されていると特定し、結果をメモリ19に記録するステップ12。通信が失敗した場合には、CPU2はY色IDチップのスレーブアドレス送信によりIDチップへのアクセスを試み、通信が成功したか否かを判定するステップ13。通信が成功した場合、コネクタ12にはY色プロセスカートリッジが装着されていると特定し、結果をメモリ19に記録するステップ14。通信が失敗した場合には、CPU2はM色IDチップのスレーブアドレス送信によりIDチップへのアクセスを試み、通信が成功したか否かを判定するステップ15。通信が成功した場合、コネクタ12にはM色プロセスカートリッジが装着されていると特定し、結果をメモリ19に記録するステップ16。通信が失敗した場合には、CPU2はC色IDチップのスレーブアドレス送信によりIDチップへのアクセスを試み、通信が成功したか否かを判定するステップ17。通信が成功した場合、コネクタ12にはC色プロセスカートリッジが装着されていると判断し、結果をメモリ19に記録するステップ18。以上の動作により、コネクタ12に装着されているプロセスカートリッジの色を特定できる。次いで、コネクタ13に対しても同様の動作を実行する。まずCPU2はコネクタ13のみ電源が供給されるように、トランジスタ16をオフしてトランジスタ17をオンするステップ19。CPU2はK色IDチップのスレーブアドレス送信によりIDチップへのアクセスを試み、通信が成功したか否かを判定するステップ20。通信が成功した場合、コネクタ13にはK色プロセスカートリッジが装着されていると特定し、結果をメモリ19に記録するステップ21。通信が失敗した場合には、CPU2はY色IDチップのスレーブアドレス送信によりIDチップへのアクセスを試み、通信が成功したか否かを判定するステップ22。通信が成功した場合、コネクタ13にはY色プロセスカートリッジが装着されていると特定し、結果をメモリ19に記録するステップ23。通信が失敗した場合には、CPU2はM色IDチップのスレーブアドレス送信によりIDチップへのアクセスを試み、通信が成功したか否かを判定するステップ24。通信が成功した場合、コネクタ13にはM色プロセスカートリッジが装着されていると特定し、結果をメモリ19に記録するステップ25。通信が失敗した場合には、CPU2はC色IDチップのスレーブアドレス送信によりIDチップへのアクセスを試み、通信が成功したか否かを判定するステップ26。通信が成功した場合、コネクタ13にはC色プロセスカートリッジが装着されていると判断し、結果をメモリ19に記録するステップ27。以上の動作により、コネクタ13に装着されているプロセスカートリッジの色を特定できる。次いで、コネクタ14に対しても同様の動作を実行する。まずCPU2はコネクタ14のみ電源が供給されるように、トランジスタ17をオフしてトランジスタ18をオンするステップ28。CPU2はK色IDチップのスレーブアドレス送信によりIDチップへのアクセスを試み、通信が成功したか否かを判定するステップ29。通信が成功した場合、コネクタ14にはK色プロセスカートリッジが装着されていると特定し、結果をメモリ19に記録するステップ30。通信が失敗した場合には、CPU2はY色IDチップのスレーブアドレス送信によりIDチップへのアクセスを試み、通信が成功したか否かを判定するステップ31。通信が成功した場合、コネクタ14にはY色プロセスカートリッジが装着されていると特定し、結果をメモリ19に記録するステップ32。通信が失敗した場合には、CPU2はM色IDチップのスレーブアドレス送信によりIDチップへのアクセスを試み、通信が成功したか否かを判定するステップ33。通信が成功した場合、コネクタ14にはM色プロセスカートリッジが装着されていると特定し、結果をメモリ19に記録するステップ34。通信が失敗した場合には、CPU2はC色IDチップのスレーブアドレス送信によりIDチップへのアクセスを試み、通信が成功したか否かを判定するステップ35。通信が成功した場合、コネクタ14にはC色プロセスカートリッジが装着されていると判断し、結果をメモリ19に記録するステップ36。以上の動作により、コネクタ14に装着されているプロセスカートリッジの色を特定できる。各コネクタに装着されているプロセスカートリッジを特定する一連の動作を、プロセスカートリッジが交換された可能性がある場合、すなわち主電源オン時、カバー閉時、省エネモードからの復帰時に限って実行してもよい。<動作4>図6は、図1に示したカラープリンタにおける他の動作フローの概略の前半を示す図であり、図7は、図6に示した動作フローの後半を示す図である。ステップ36までの動作は、図4、図5の説明と同様である。ステップ36までの動作の結果、すべてのプロセスカートリッジの装着コネクタ位置を参照しステップ37、いずれかのプロセスカートリッジが所定のコネクタに装着されていなかった場合、マシンは動作を停止するステップ38。すべてのプロセスカートリッジが所定のコネクタに装着されていた場合には、マシンは通常動作を実行するステップ39。図8は、図1に示したカラープリンタにおける他の動作フローの概略の前半を示す図であり、図9は、図8に示した動作フローの後半を示す図である。ステップ36までの動作は、図4、図5の説明と同様である。ステップ36までの動作の結果、K色プロセスカートリッジの装着コネクタ位置を参照しステップ37、K色プロセスカートリッジが所定のコネクタに装着されていなかった場合、マシンは動作を停止するステップ38。K色プロセスカートリッジが所定のコネクタに装着されていた場合には、カラー用プロセスカートリッジの装着コネクタ位置を参照しステップ39、カラー用プロセスカートリッジが所定のコネクタに装着されていなかった場合、モノクロ印刷のみ許可するステップ40。カラー用プロセスカートリッジが所定のコネクタに装着されていた場合には、マシンは通常動作を実行するステップ41。なお、上述した実施の形態は、本発明の好適な実施の形態の一例を示すものであり、本発明はそれに限定されることなく、その要旨を逸脱しない範囲内において、種々変形実施が可能である。