複数の走査線と、複数のデータ線と、前記複数の走査線と前記複数のデータ線との交差に対応して設けられ、前記走査線に供給される走査信号に応じて前記データ線の電位を保持するための回路と、当該保持電位に応じた輝度となる電気光学素子とを含む画素回路と、一端が前記データ線に電気的に接続された第1保持容量と、前記複数のデータ線の各々の電位をそれぞれ保持する第2保持容量と、前記データ線と初期電位を給電する第1給電線との間でオンまたはオフする第1スイッチと、前記第1保持容量の他端と所定電位を給電する第2給電線との間でオンまたはオフする第2スイッチと、を有し、前記第1スイッチおよび前記第2スイッチは、互いに導電型が異なるトランジスターであり、前記第1スイッチおよび第2スイッチがオンからオフに転じた後に、前記第1保持容量の他端に階調に応じた電位のデータ信号が供給されることを特徴とする電気光学装置。駆動回路を有し、前記画素回路は、ゲートソース間の電圧に応じた電流を供給する第1トランジスターと、前記データ線と前記第1トランジスターのゲートとの間でオンまたはオフする第2トランジスターと、を含み、前記電気光学素子は、第1トランジスターにより供給された電流に応じた輝度で発光する発光素子であり、前記駆動回路は、第1期間に、前記第1スイッチ、前記第2スイッチおよび前記第2トランジスターをオンさせ、前記第1期間に続く第2期間に、前記第2トランジスターをオンさせた状態で、前記第1スイッチおよび前記第2スイッチをオフさせて、前記データ信号を前記第1保持容量の他端に供給し、前記第2期間の終了時に、前記第2トランジスターをオフさせることを特徴とする請求項1に記載の電気光学装置。前記第1スイッチを構成するトランジスターの導電型は、前記第1トランジスターの導電型であることを特徴とする請求項1または2に記載の電気光学装置。前記第1スイッチを構成するトランジスターのサイズと、前記第2スイッチを構成するトランジスターのサイズとが揃えられていることを特徴とする請求項1乃至3のいずれかに記載の電気光学装置。請求項1乃至4のいずれかに記載の電気光学装置を備えることを特徴とする電子機器。ところで、画素回路が微細であるとき、データ線のわずかな電圧変化に対して、画素回路の輝度が大きく変化してしまう場合がある。この場合、データ線に供給するデータ信号の電位を非常に細かい精度で供給する必要が生じる。一方、データ信号を出力する回路は、データ線を短時間で充電するために、その駆動能力が高められている。このように高い駆動能力を有する回路において、非常に細かい精度でデータ信号を出力させることは困難である。本発明は、上述した事情に鑑みてなされたもので、その目的の一つは、細かい精度のデータ信号を必要としない一方で、電気光学素子の輝度を精度良く制御することが可能な電気光学装置および電子機器を提供することにある。上記目的を達成するために本発明に係る電気光学装置にあっては、複数の走査線と、複数のデータ線と、前記複数の走査線と前記複数のデータ線との交差に対応して設けられ、前記走査線に供給される走査信号に応じて前記データ線の電位を保持するための回路と、当該保持電位に応じた輝度となる電気光学素子とを含む画素回路と、一端が前記データ線に電気的に接続された第1保持容量と、前記複数のデータ線の各々の電位をそれぞれ保持する第2保持容量と、前記データ線と初期電位を給電する第1給電線との間でオンまたはオフする第1スイッチと、前記第1保持容量の他端と所定電位を給電する第2給電線との間でオンまたはオフする第2スイッチと、を有し、前記第1スイッチおよび前記第2スイッチは、互いに導電型が異なるトランジスターであり、前記第1スイッチおよび第2スイッチがオンからオフに転じた後に、前記第1保持容量の他端に階調に応じた電位のデータ信号が供給されることを特徴とする。本発明では、第1スイッチおよび第2スイッチがオンしていたときに、前記データ線および第1保持容量の一端が初期電位となり、前記第1保持容量の他端が所定電位となる。第1スイッチおよび第2スイッチがオフした後、階調レベルに応じた電位のデータ信号が第1保持容量の他端に供給されたとき、データ線の電位は、当該第1保持容量の他端における電位変動を第1保持容量および第2保持容量の容量比で分圧した分だけシフトする。このため、本発明によれば、第1トランジスターのゲートにおける電位範囲は、データ信号の電位範囲に対し狭められる。ここで、第1スイッチおよび第2スイッチは互いに導電型が異なるトランジスターであるので、第1スイッチおよび第2スイッチがオフしたときにおけるフィードスルーの影響が相殺される。このため、データ信号が供給されるまでの変動が抑えられるので、データ線の電位がシフトする際に悪影響が及ばない。したがって、本発明によれば、データ線の電位変化に対して、画素回路の輝度が大きく変化する場合にも、正確に輝度を制御することができる。本発明において、駆動回路を有し、前記画素回路は、ゲートソース間の電圧に応じた電流を供給する第1トランジスターと、前記データ線と前記第1トランジスターのゲートとの間でオンまたはオフする第2トランジスターと、を含み、前記電気光学素子は、第1トランジスターにより供給された電流に応じた輝度で発光する発光素子であり、前記駆動回路は、第1期間に、前記第1スイッチ、前記第2スイッチおよび前記第2トランジスターをオンさせ、前記第1期間に続く第2期間に、前記第2トランジスターをオンさせた状態で、前記第1スイッチおよび前記第2スイッチをオフさせて、前記データ信号を前記第1保持容量の他端に供給し、前記第2期間の終了時に、前記第2トランジスターをオフさせる構成が好ましい。この構成によれば、第1期間では、データ線とともに第1トランジスターのゲートが第1スイッチのオンによって初期電位となる。第2期間に、第2トランジスターをオンさせた状態で、第1スイッチおよび第2スイッチがオフとなった後、階調レベルに応じた電位のデータ信号が第1保持容量の他端に供給されたとき、データ線および第1トランジスターのゲートの電位は、当該第1保持容量の他端における電位変動を第1保持容量および第2保持容量の容量比で分圧した分だけシフトする。このため、第1トランジスターのゲートにおける電位範囲は、データ信号の電位範囲に対し狭められるので、第1トランジスターのゲートソース間の電圧変化に対する電流変化が大きい場合にも、正確に電流を制御することができる。本発明において、前記第1スイッチを構成するトランジスターの導電型は、前記第1トランジスターの導電型である構成が好ましい。この構成によれば、第1スイッチを構成するトランジスターの導電型を前記第1トランジスターと異なる導電型とする構成よりも黒側の書き込みを改善することができる。本発明において、前記第1スイッチを構成するトランジスターのサイズと、前記第2スイッチを構成するトランジスターのサイズとが揃えられている構成が好ましい。この構成によれば、第1スイッチおよび第2スイッチがオフしたときにおけるデータ線の電位変動をほぼゼロとすることができる。なお、本発明は、電気光学装置のほか、当該電気光学装置を有する電子機器として概念することも可能である。電子機器としては、典型的にはヘッドマウントディスプレイHMDや電子ビューファイダーのなどの表示装置が挙げられる。以下、本発明を実施するための形態について図面を参照して説明する。<全体的な構成>図1は、実施形態に係る電気光学装置10の構成を示す斜視図である。電気光学装置10は、例えばヘッドマウントディスプレイにおいて画像を表示するマイクロディスプレイである。電気光学装置10の詳細については後述するが、複数の画素回路や当該画素回路を駆動する駆動回路などが例えばシリコン基板に形成された有機EL装置であり、画素回路には、電気光学素子の一例であるOLEDが用いられている。電気光学装置10は、表示部で開口する枠状のケース72に収納されるとともに、FPCFlexiblePrintedCircuits基板74の一端が接続されている。FPC基板74には、半導体チップの制御回路5が、COFChipOnFilm技術によって実装されるとともに、複数の端子76が設けられて、図示省略された上位回路に接続される。当該上位回路からは、複数の端子76を介して画像データが同期信号に同期して供給される。同期信号には、垂直同期信号や、水平同期信号、ドットクロック信号が含まれる。また、画像データは、表示すべき画像の画素の階調レベルを例えば8ビットで規定する。制御回路5は、電気光学装置10の電源回路とデータ信号出力回路との機能を兼用するものである。すなわち、制御回路5は、同期信号にしたがって生成した各種の制御信号や各種電位を電気光学装置10に供給するほか、デジタルの画像データをアナログのデータ信号に変換して、電気光学装置10に供給する。<電気的な構成>図2は、第1実施形態に係る電気光学装置10の構成を示す図である。この図に示されるように、電気光学装置10は、走査線駆動回路20と、デマルチプレクサ30と、レベルシフト回路40と、表示部100とに大別される。このうち、表示部100には、表示すべき画像の画素に対応した画素回路110がマトリクス状に配列されている。詳細には、表示部100において、m行の走査線12が図において横方向に延在して設けられ、また、3列毎にグループ化された3n列のデータ線14が図において縦方向に延在し、かつ、各走査線12と互いに電気的な絶縁を保って設けられている。そして、m行の走査線12と3n列のデータ線14との交差部に対応して画素回路110が設けられている。このため、本実施形態において画素回路110は、縦m行×横3n列でマトリクス状に配列されている。ここで、m、nは、いずれも自然数である。走査線12および画素回路110のマトリクスのうち、行ロウを区別するために、図において上から順に1、2、3、...、m-1、m行と呼ぶ場合がある。同様にデータ線14および画素回路110のマトリクスの列カラムを区別するために、図において左から順に1、2、3、...、3n-1、3n列と呼ぶ場合がある。また、データ線14のグループを一般化して説明するために、1以上n以下の整数jを用いると、左から数えてj番目のグループには、3j-2列目、3j-1列目および3j列目のデータ線14が属している、ということになる。なお、同一行の走査線12と同一グループに属する3列のデータ線14との交差に対応した3つの画素回路110は、それぞれR赤、G緑、B青の画素に対応して、これらの3画素が表示すべきカラー画像の1ドットを表現する。すなわち、本実施形態では、RGBに対応したOLEDの発光によって1ドットのカラーを加法混色で表現する構成となっている。さて、電気光学装置10には、次のような制御信号が制御回路5から供給される。詳細には、電気光学装置10には、走査線駆動回路20を制御するための制御信号Ctrと、デマルチプレクサ30での選択を制御するための制御信号Sel、Sel、Selと、これらの信号に対して論理反転の関係にある制御信号/Sel、/Sel、/Selと、レベルシフト回路40を制御するための負論理の制御信号/Giniとが供給される。なお、制御信号Ctrには、実際にはパルス信号や、クロック信号、イネーブル信号など、複数の信号が含まれる。また、電気光学装置10には、デマルチプレクサ30での選択タイミングに合わせてデータ信号Vd、Vd、...、Vdが、1、2、...、n番目のグループに対応して制御回路5によって供給される。なお、データ信号Vd~Vdが取り得る電位の最高値をVmaxとし、最低値をVminとする。走査線駆動回路20は、フレームの期間にわたって走査線12を1行毎に順番に走査するための走査信号を、制御信号Ctrにしたがって生成するものである。ここで、1、2、3、...、m-1、m行目の走査線12に供給される走査信号を、それぞれGwr、Gwr、Gwr、...、Gwr、Gwrと表記している。なお、走査線駆動回路20は、走査信号Gwr~Gwrのほかにも、当該走査信号に同期した各種の制御信号を行毎に生成して表示部100に供給するが、図2においては図示を省略している。また、フレームの期間とは、電気光学装置10が1カットコマ分の画像を表示するのに要する期間をいい、例えば同期信号に含まれる垂直同期信号の周波数が120Hzであれば、その1周期分の8.3ミリ秒の期間である。デマルチプレクサ30は、列毎に設けられたトランスミッションゲート34の集合体であり、各グループを構成する3列に、データ信号を順番に供給するものである。ここで、j番目のグループに属する3j-2、3j-1、3j列に対応したトランスミッションゲート34の入力端は互いに共通接続されて、その共通端子にそれぞれデータ信号Vdが供給される。j番目のグループにおいて左端列である3j-2列に設けられたトランスミッションゲート34は、制御信号SelがHレベルであるとき制御信号/SelがLレベルであるときにオン導通する。同様に、j番目のグループにおいて中央列である3j-1列に設けられたトランスミッションゲート34は、制御信号SelがHレベルであるとき制御信号/SelがLレベルであるときにオンし、j番目のグループにおいて右端列である3j列に設けられたトランスミッションゲート34は、制御信号SelがHレベルであるとき制御信号/SelがLレベルであるときにオンする。レベルシフト回路40は、保持容量44とPチャネルMOS型のトランジスター45とNチャネルMOS型のトランジスター46との組を列毎にそれぞれ有し、各列のトランスミッションゲート34の出力端から出力されるデータ信号の電位をシフトするものである。ここで、保持容量44の一端は、対応する列のデータ線14とトランジスター45のソースノードとに接続される一方、保持容量44の他端は、トランスミッションゲート34の出力端とトランジスター46のドレインノードとに接続される。このため、保持容量44は、一端がデータ線14に接続された第1保持容量として機能する。また、図2では省略しているが、保持容量44の容量をCrf1とする。各列のトランジスター45のドレインノードは、初期電位として電位Viniを給電する給電線61に各列にわたって共通に接続され、ゲートノードには、制御信号/Giniが各列にわたって共通に供給される。このため、トランジスター45は、データ線14と給電線61とを、制御信号/GiniがLレベルのときに電気的に接続し、制御信号/GiniがHレベルのときに電気的に非接続とする第1スイッチとして機能する。また、各列のトランジスター46のソースノードは、所定電位として電位Vrefを給電する給電線62に各列にわたって共通に接続され、ゲートノードには、制御信号/GiniをNOT回路18によって論理反転した信号Giniが各列にわたって共通に供給される。このため、トランジスター46は、保持容量44の他端と給電線62とを、制御信号/GiniがLレベル制御信号GiniがHレベルのときに電気的に接続し、制御信号/GiniがHレベル制御信号GiniがLレベルのときに電気的に非接続とする第2スイッチとして機能する。保持容量50は、データ線14毎に設けられている。詳細には、保持容量50の一端はデータ線14に接続され、他端は、各列にわたって共通の例えば電位Vssに接地されている。このため、保持容量50は、データ線14の電位を保持する第2保持容量として機能する。なお、保持容量50については、図2では表示部100の外側に設けられているが、これはあくまでも等価回路であり、表示部100の内側、あるいは、内側から外側にわたって設けられも良いのはもちろんである。また、図2では省略しているが、保持容量50の容量をCdtとする。電位Vssは、論理信号である走査信号や制御信号のLレベルに相当する。本実施形態では、便宜的に走査線駆動回路20、デマルチプレクサ30およびレベルシフト回路40に分けているが、これらについては、画素回路110を駆動する駆動回路としてまとめて概念することが可能である。<画素回路>図3を参照して画素回路110について説明する。各画素回路110については電気的にみれば互いに同一構成なので、ここでは、i行目であって、j番目のグループのうち左端列の3j-2列目に位置するi行3j-2列の画素回路110を例にとって説明する。なお、iは、画素回路110が配列する行を一般的に示す場合の記号であって、1以上m以下の整数である。図3に示されるように、画素回路110は、PチャネルMOS型のトランジスター121、122、124と、OLED130と、保持容量132とを含む。この画素回路110には、走査信号Gwr、制御信号Gelが供給される。ここで、走査信号Gwr、制御信号Gelは、それぞれi行目に対応して走査線駆動回路20によって供給されるものである。このため、走査信号Gwr、制御信号Gelは、i行目であれば、着目している3j-2列以外の他の列の画素回路にも共通に供給される。i行3j-2列の画素回路110におけるトランジスター122にあっては、ゲートノードがi行目の走査線12に接続され、ドレインまたはソースノードの一方が3j-2列目のデータ線14に接続され、他方がトランジスター121におけるゲートノードと、保持容量132の一端とにそれぞれ接続されている。ここで、トランジスター121のゲートノードについては、他のノードと区別するためにgと表記する。トランジスター121にあっては、ソースノードが給電線116に接続され、ドレインノードがトランジスター124のソースノードに接続されている。ここで、給電線116には、画素回路110において電源の高位側となる電位Velが給電される。トランジスター124にあって、ゲートノードにはi行目に対応した制御信号Gelが供給され、ドレインノードがOLED130のアノードに接続されている。ここで、トランジスター121が第1トランジスターに相当し、トランジスター122が第2トランジスターに相当する。保持容量132の他端は、給電線116に接続される。このため、保持容量132は、トランジスター121のソースドレイン間の電圧を保持することになる。ここで、保持容量132の容量をCpixと表記したとき、保持容量50の容量Cdtと、保持容量44の容量Crf1と、保持容量132の容量Cpixとは、Cdt>Crf1>>Cpixとなるように設定される。すなわち、CdtはCrf1よりも大きく、CpixはCdtおよびCrf1よりも十分に小さくなるように設定される。なお、保持容量132としては、トランジスター121のゲートノードgに寄生する容量を用いても良いし、シリコン基板において互いに異なる導電層で絶縁層を挟持することによって形成される容量を用いても良い。本実施形態において電気光学装置10はシリコン基板に形成されるので、トランジスター121、122、124の基板電位については電位Velとしている。OLED130のアノードは、画素回路110毎に個別に設けられる画素電極である。これに対して、OLED130のカソードは、画素回路110のすべてにわたって共通の共通電極118であり、画素回路110において電源の低位側となる電位Vctに保たれている。OLED130は、上記シリコン基板において、アノードと光透過性を有するカソードとで白色有機EL層を挟持した素子である。そして、OLED130の出射側カソード側にはRGBのいずれかに対応したカラーフィルターが重ねられる。このようなOLED130において、アノードからカソードに電流が流れると、アノードから注入された正孔とカソードから注入された電子とが有機EL層で再結合して励起子が生成され、白色光が発生する。このときに発生した白色光は、シリコン基板アノードとは反対側のカソードを透過し、カラーフィルターによる着色を経て、観察者側に視認される構成となっている。<動作>図4を参照して電気光学装置10の動作について説明する。図4は、電気光学装置10における各部の動作を説明するためのタイミングチャートである。なお、この図において、電位を示す縦スケールについては、走査信号および制御信号と、データの信号およびゲートとにおいて説明便宜のために異ならせている。この図に示されるように、走査信号Gwr~Gwrが順次Lレベルに切り替えられて、1フレームの期間において1~m行目の走査線12が1水平走査期間H毎に順番に走査される。1水平走査期間Hでの動作は、各行の画素回路110にわたって共通である。そこで以下については、i行目が水平走査される走査期間において、特にi行3j-2列の画素回路110について着目して動作を説明する。本実施形態ではi行目の走査期間は、大別すると、図4においてbで示される初期化期間とcで示される書込期間とに分けられる。そして、cの書込期間の後、間をおいてaで示されるの発光期間となり、1フレームの期間経過後に再びi行目の走査期間に至る。このため、時間の順でいえば、発光期間→初期化期間→書込期間→発光期間というサイクルの繰り返しとなる。なお、図4において、i行目に対し1行前のi-1行目に対応する走査信号Gwr、制御信号Gelの各々については、i行目に対応する走査信号Gwr、制御信号Gelよりも、それぞれ時間的に1水平走査期間Hだけ時間的に先行した波形となる。<発光期間>説明の便宜上、初期化期間の前提となる発光期間から説明する。図4に示されるように、i行目の発光期間では、走査信号GwrがHレベルであり、制御信号GelはLレベルである。このため、図5に示されるようにi行3j-2列の画素回路110においては、トランジスター124がオンする一方、トランジスター122がオフする。したがって、トランジスター121は、保持容量132によって保持された電圧、すなわちゲートソース間の電圧Vgsに応じた電流IdsをOLED130に供給する。後述するように発光期間におけるゲートノードgの電位は、初期電位Viniから階調レベルに応じた電位のデータ信号への電位変化分を、保持容量44、50の容量比に応じてレベルシフトした値であるので、電圧Vgsについては、階調に応じた電圧ということになる。このため、トランジスター121は、階調レベルに応じた電流を供給するので、OLED130は、当該電流に応じた輝度で発光することになる。なお、i行目の発光期間は、i行目以外が水平走査される期間であるから、データ線14の電位は適宜変動する。ただし、i行目の画素回路110においては、トランジスター122がオフしているので、ここでは、データ線14の電位変動を考慮していない。また、図5においては、動作説明で重要となる経路を太線で示している以下の図6~図9においても同様である。<初期化期間>次にi行目の走査期間に至ると、初期化期間が開始する。初期化期間では、まず、発光期間と比較して、制御信号GelがHレベルになる。このため、図6に示されるように、i行3j-2列の画素回路110においてはトランジスター124がオフする。これによってOLED130に供給される電流の経路が遮断されるので、OLED130は、オフ非発光状態となる。一方、初期化期間においては制御信号/GiniがLレベルになるので、レベルシフト回路40においては、図6に示されるようにトランジスター45、46がそれぞれオンする。このため、保持容量44の一端であるノードNaデータ線14は電位Viniに、保持容量44の他端であるノードNbは電位Vrefに、それぞれ初期化される。初期化期間では、続いて制御信号/GiniがLレベルの状態で、走査信号GwrがLレベルとなる期間がある。この期間が第1期間である。この第1期間では、図7に示されるように、i行3j-2列の画素回路110ではトランジスター122がオンするので、ゲートノードgがデータ線14に電気的に接続された状態になる。したがって、ゲートノードgも電位Viniになるので、保持容量132の保持電圧は、発光期間において保持していた電圧からVel-Viniに初期化される。<書込期間>初期化期間の後、第2期間としてcの書込期間に至る。まず、書込期間では、走査信号GwrがLレベルの状態で制御信号/GiniがHレベルになるので、レベルシフト回路40ではトランジスター45、46がそれぞれオフする。このとき、本実施形態では、フィードスルーの影響が次のようにして相殺される。詳細には、Pチャネル型のトランジスター45がオフしたときのフィードスルーは、図4において、ノードNaをオン時における電位Viniから↑で示される上昇方向に変動させる働きである。ここで、トランジスター45のオフによるフィードスルーは、ノードNaにととまらず、保持容量44を介し、ノードNbを同図において△で示される上昇方向に変動させようとする。一方、Nチャネル型のトランジスター46がオフしたときのフィードスルーは、同図において、ノードNbをオン時における電位Vrefから↓で示される下降方向に変動させる働きである。ここで、トランジスター46のオフによるフィードスルーは、ノードNbにととまらず、保持容量44を介し、ノードNaを同図において▽で示される下降方向に変動させようとする。このため、ノードNaでは、トランジスター45のオフによる電位上昇↑と、トランジスター46のオフによる電位下降▽とが互いに相殺し合い、ノードNbでも、トランジスター46のオフによる電位下降↓と、トランジスター45のオフによる電位上昇△とが互いに相殺し合うことになる。トランジスター45、46がオフしたときに、図8に示されるようにノードNaからデータ線14を経由してゲートノードgに至るまでの経路がフローティング状態になるものの、フィードスルーが相殺し合うので、ノードNaは電位Viniに、ノードNbは電位Vrefに、それぞれ維持される。次に、制御回路5は、i行目の書込期間において次のようなデータ信号を出力する。すなわち、制御回路5は、j番目のグループでいえば、データ信号Vdを順番に、i行目であって当該グループに属する左端列の3j-2列、中央列の3j-1列、右端列の3j列の画素の階調レベルに応じた電位に順番に切り替える。制御回路5は、他のグループへのデータ信号についても、同様に電位を順番に切り替える。また、制御回路5は、データ信号の電位の切り替えに合わせて制御信号Sel、Sel、Selを順番に排他的にHレベルとする。なお、図4では省略されているが、制御回路5は、制御信号Sel、Sel、Selとは論理反転の関係にある制御信号/Sel、/Sel、/Selについても出力している。これによって、デマルチプレクサ30では、各グループにおいてトランスミッションゲート34がそれぞれ左端列、中央列、右端列の順番でオンする。ここで、j番目のグループに属する左端列のトランスミッションゲート34が制御信号Sel、/Selによってオンしたとき、図9に示されるように、保持容量44の他端であるノードNbは、初期化された電位Vrefからデータ信号Vdの電位に、すなわちi行3j-2列の画素の階調レベルに応じた電位に変化する。このときのノードNbの電位変化分をΔVとして、変化後の電位をVrefΔVとして表すことにする。一方、ゲートノードgは、保持容量44の一端であるノードNaにデータ線14を介して電気的に接続された状態にあるので、電位Viniから、ノードNbの電位変化分ΔVに容量比k1を乗じた値だけ、ノードNbの変化方向にシフトした値となる。ここで、容量比k1は、Crf1CdtCrf1である。厳密にいえば、保持容量132の容量Cpixも考慮しなければならないが、容量Cpixは、容量Crf1、Cdtに比較して十分に小さくなるように設定しているので、無視している。図10は、書込期間におけるデータ信号の電位とゲートノードgの電位との関係を示す図である。制御回路5から供給されるデータ信号は、上述したように画素の階調レベルに応じて最小値Vminから最大値Vmaxまでの電位範囲を取り得る。本実施形態では、当該データ信号が直接ゲートノードgに書き込まれるのではなく、図に示されるようにレベルシフトされて、ゲートノート ゙gに書き込まれる。このとき、ゲートノードgの電位範囲ΔVgateは、データ信号の電位範囲ΔVdata=Vmax-Vminに容量比k1を乗じた値に圧縮される。例えば、Crf1:Cdt=1:9となるように保持容量44、50の容量を設定したとき、ゲートノードgの電位範囲ΔVgateをデータ信号の電位範囲ΔVdataの1/10に圧縮される。また、ゲートノードgの電位範囲ΔVgateを、データ信号の電位範囲ΔVdataに対してどの方向にどれだけシフトさせるかについては、電位Vini、Vrefで定めることができる。これは、データ信号の電位範囲ΔVdataが、電位Vrefを基準にして容量比k1で圧縮されるとともに、その圧縮範囲が電位Viniを基準にシフトされたものが、ゲートノードgの電位範囲ΔVgateとなるためである。したがって、トランジスター45、46がオフしたときに、ノードNaがフィードスルーによって電位Viniから変動してしまうと、電位シフトの前提が崩れてしまうが、本実施形態では、上述したようにフィードスルーが相殺し合うので、ノードNaが電位Viniから変動してしまうことが防止されている。このようにi行目の書込期間において、i行目の画素回路110のゲートノードgには、階調レベルに応じた電位のデータ信号を保持容量44、50の容量比に応じてレベルシフトした電位が書き込まれる。やがて走査信号GwrがHレベルになり、トランジスター122がオフする。これによって書込期間が終了して、ゲートノードgの電位は、シフトされた値に確定する。<発光期間>i行目の書込期間の終了した後、間をおいて発光期間に至る。この発光期間では、上述したように制御信号GelがLレベルになるので、i行3j-2列の画素回路110においては、トランジスター124がオンする。このため、先の図5に示したように、ゲートソース間の電圧Vgsに応じた電流Idsがトランジスター121によってOLED130に供給されるので、当該OLED130は、当該電流に応じた輝度で発光することになる。このような動作は、i行目の走査期間において、着目した3j-2列目の画素回路110以外のi行目の画素回路110においても時間的に並列して実行される。さらに、このようなi行目の動作は、実際には、1フレームの期間において1、2、3、...、m-1、m行目の順番で実行されるとともに、フレーム毎に繰り返される。なお、図4においては、制御信号SelがHレベルになったことによってi行3j-2列の画素回路110におけるゲートノードgが、電位Viniからレベルシフトしているが示されている。ここで、i行3j-2列の画素に対応するデータ信号が電位Vである場合、当レベルシフト後における当該画素のゲートノードの電位は、同図に示されるようにVinik1{V-Vref}となる。また、同図には、i行3j-2列と同列であって1行前のi-1行3j-2列のゲートノードが、電位Viniからレベルシフトしている点も示されている。ここで、i行3j-2列の画素に対応するデータ信号が電位Vである場合、レベルシフト後における当該画素のゲートノードの電位は、同図に示されるようにVinik1{V-Vref}となる。本実施形態によれば、ゲートノードgにおける電位範囲ΔVgateは、データ信号の電位範囲ΔVdataに対し狭められるので、データ信号を細かい精度で刻まなくても、階調レベルを反映した電圧を、トランジスター121のゲートソース間に印加することができる。このため、微細な画素回路110においてトランジスター121のゲートソース間の電圧Vgsの変化に対しOLED130に流れる微小電流が相対的に大きく変化する場合であっても、OLED130に供給する電流を精度良く制御することが可能になる。また、図3において破線で示されるようにデータ線14と画素回路110におけるゲートノードgとの間には容量Cprsが実際には寄生する。このため、データ線14の電位変化動幅が大きいと、当該容量Cprsを介してゲートノードgに伝播し、いわゆるクロストークやムラなどが発生して表示品位を低下させてしまう。当該容量Cprsの影響は、画素回路110が微細化されたときに顕著に現れる。これに対して、本実施形態においては、データ線14の電位変化範囲についても、データ信号の電位範囲ΔVdataに対し狭められるので、容量Cprsを介した影響を抑えることができる。ここで、トランジスター45、46のオフによるフィードスルーの相殺について今一度検討する。フィードスルーの原因は、トランジスターの各ノード間の寄生容量に蓄積された電荷が、オンからオフになるときのゲートノードの電位変化によって各容量に再分配されるためである。トランジスター45、46の周辺については、図11に示されるような等価回路で表すことができる。なお、容量Ciniは、トランジスター45におけるゲートノードと、ソースノードまたはドレインノードの一方との間の寄生容量であり、容量Crefは、トランジスター46におけるゲートノードと、ソースノードまたはドレインノードの一方との間の寄生容量である。トランジスター45がオフしたときにノードNaで発生する電位変化分ΔVainiは、トランジスター45におけるゲートノードのLからHレベルへの電位変化分をΔVswiniとしたときに、次式によって表される。すなわち、ΔVaini=ΔVswiniCini{CdtCrf1CrefCrf1CrefCini}容量Cini、Crefは、データ線14に付加された容量Cdtやレベルシフトに用いる容量Crf1と比較して十分に小さいので、次式のように近似することができる。ΔVaini≒ΔVswiniCiniCdt...1なお、電位変化分は、上昇方向に変化する方向を正としている。一方、トランジスター46がオフしたときに、保持容量44を介してノードNaに与える電位変化分ΔVarefは、トランジスター46におけるゲートノードのHからLレベルへの電位変化分をΔVswrefとしたときに、次式によって表される。すなわち、ΔVaref=ΔVswref1CdtCini{1CdtCini1Crf11Cref}-1で、容量Cini、Crefは容量Cdt、Crf1と比較して十分に小さいので、次式のように近似することができる。ΔVaref≒ΔVswrefCrefCdt...2ノードNaの電位変動は、電位変化分ΔVaini、ΔVarefの合算であるから、式1および2より、次式3で表すことができる。ΔVainiΔVaref=ΔVswiniCiniΔVswrefCref/Cdt...3このため、ノードNaの電位変動をゼロとするには次の条件A、Bが導かれる。すなわち、AΔVswini、ΔVswrefは、互いに正負であり、その絶対値が等しい。このためには、実施形態のように、トランジスター45、46のチャネル型導電型を互いに異ならせるとともに、トランジスター45、36への論理信号の振幅を互いに同一とすれば良い。BCini、Crefは互い等しい。このためには、トランジスター45、46のサイズを揃えて同じとすれば良い。電気光学装置10による表示画像において、黒側の表示を引き締めるためには、トランジスター121の閾値電圧Vthに対し、初期化の際にゲートノードgに与える電位ViniをVelVth近傍とすることが好ましい。なお、トランジスター121がPチャネル型である場合、閾値電圧Vthは負であり、例えば微細化したときには-1V程度である。また、電気光学装置10の簡易化を図る上では、使用する電位数についてはできるだけ減らすべきである。このためには、論理信号の高位側であるHレベルは、画素回路110において電源の高位側となる電位Velと共通化される。一方、データ信号の圧縮範囲のシフト基準が電位Viniであるので、トランジスター121がPチャネル型である場合には、当該電位Viniは、高位側の電位Velの半分よりも高いことが好ましいとされる。このため、電位Viniは、Vel>Vini>Vel/2の範囲に設定されるので、このような電位Viniを、データ線14を介しゲートノードgに供給するトランジスター45については、トランジスター121のチャネル型と同じPチャネル型である構成が望ましい。なお、実施形態では、トランジスター121をPチャネル型として説明したが、トランジスター121をNチャネル型とする場合には、トランジスター45をNチャネル型とし、トランジスター46をPチャネル型とすれば良い。また、トランジスター46への制御信号Giniは、トランジスター45への制御信号/GiniをNOT回路18によって論理反転したものとしたが、これに限られないことはいうまでもない。本実施形態において、保持容量44の一端を給電線61に接続する第1スイッチとしてPチャネル型のトランジスター45を用いるとともに、保持容量44の他端を給電線62に接続する第2スイッチとしてNチャネル型のトランジスター46を用いている。このため、第1スイッチおよび第2スイッチとしてトランスミッションゲートを用いる構成と比較して、構成が簡易化されるので、省スペースを図ることができ、その分、表示部100の外側となる、いわゆる額縁を狭くすることができる。<応用変形例>本発明は、上述した実施形態や応用例などの実施形態等に限定されるものではなく、例えば次に述べるような各種の変形が可能である。また、次に述べる変形の態様は、任意に選択された一または複数を適宜に組み合わせることもできる。<他の電気光学装置への適用>実施形態等では、電気光学素子として発光素子であるOLED130を例示したが、例えば無機発光ダイオードやLEDLightEmittingDiodeなど、電流に応じた輝度で発光するタイプが適用可能である。また、電流に応じた輝度で発光する発光素子に限られず、液晶素子や電気泳動素子にも適用可能である。要するに、データ信号が保持容量44のカップリングを介してデータ線14に供給される構成において、当該データ線の電位を、走査線に供給される走査信号に応じて保持するとともに、当該保持電位に応じた輝度反射率、透過率となる電気光学素子が適用可能である。<制御回路>実施形態において、データ信号を供給する制御回路5については電気光学装置10とは別体としたが、制御回路5についても、走査線駆動回路20やデマルチプレクサ30、レベルシフト回路40とともに、シリコン基板に集積化しても良い。<基板>実施形態においては、電気光学装置10をシリコン基板に集積した構成としたが、他の半導体基板に集積した構成しても良い。また、ポリシリコンプロセスを適用してガラス基板等に形成しても良い。いずれにしても、画素回路110が微細化して、トランジスター121において、ゲート電圧Vgsの変化に対しドレイン電流が指数関数的に大きく変化する構成に有効である。<デマルチプレクサ>実施形態等では、データ線14を3列毎にグループ化するとともに、各グループにおいてデータ線14を順番に選択して、データ信号を供給する構成としたが、グループを構成するデータ線数については2であっても良いし、4以上であっても良い。また、グループ化せずに、すなわちデマルチプレクサ30を用いないで各列のデータ線14にデータ信号を一斉に線順次で供給する構成でも良い。<トランジスターのチャネル型>上述した実施形態等では、画素回路110におけるトランジスター121、122、124をPチャネル型で統一したが、Nチャネル型で統一しても良い。また、Pチャネル型およびNチャネル型を適宜組み合わせても良い。<電子機器>次に、実施形態等や応用例に係る電気光学装置10を適用した電子機器について説明する。電気光学装置10は、画素が小サイズで高精細な表示な用途に向いている。そこで、電子機器として、ヘッドマウントディスプレイを例に挙げて説明する。図12は、ヘッドマウントディスプレイの外観を示す図であり、図13は、その光学的な構成を示す図である。まず、図12に示されるように、ヘッドマウントディスプレイ300は、外観的には、一般的な眼鏡と同様にテンプル310や、ブリッジ320、レンズ301L、301Rを有する。また、ヘッドマウントディスプレイ300は、図13に示されるように、ブリッジ320近傍であってレンズ301L、301Rの奥側図において下側には、左眼用の電気光学装置10Lと右眼用の電気光学装置10Rとが設けられる。電気光学装置10Lの画像表示面は、図13において左側となるように配置している。これによって電気光学装置10Lによる表示画像は、光学レンズ302Lを介して図において9時の方向に出射する。ハーフミラー303Lは、電気光学装置10Lによる表示画像を6時の方向に反射させる一方で、12時の方向から入射した光を透過させる。電気光学装置10Rの画像表示面は、電気光学装置10Lとは反対の右側となるように配置している。これによって電気光学装置10Rによる表示画像は、光学レンズ302Rを介して図において3時の方向に出射する。ハーフミラー303Rは、電気光学装置10Rによる表示画像を6時方向に反射させる一方で、12時の方向から入射した光を透過させる。この構成において、ヘッドマウントディスプレイ300の装着者は、電気光学装置10L、10Rによる表示画像を、外の様子と重ね合わせたシースルー状態で観察することができる。また、このヘッドマウントディスプレイ300において、視差を伴う両眼画像のうち、左眼用画像を電気光学装置10Lに表示させ、右眼用画像を電気光学装置10Rに表示させると、装着者に対し、表示された画像があたかも奥行きや立体感を持つかのように知覚させることができる3D表示。なお、電気光学装置10については、ヘッドマウントディスプレイ300のほかにも、ビデオカメラやレンズ交換式のデジタルカメラなどにおける電子式ビューファインダーにも適用可能である。