"電圧値がそれぞれ異なる複数の直流電圧を出力する電源装置の制御回路において、前記複数の直流電圧のうちのひとつである第1直流電圧の電圧値に対して所定の電位差を維持する第2直流電圧の電圧値を設定する電圧設定部を備え、前記電圧設定部は、前記第1直流電圧の設定値と該第1直流電圧とは異なる他の直流電圧の設定値との大小関係を比較する比較部と、前記比較部による前記大小関係の比較結果に基づいて、前記第1直流電圧の設定値及び前記他の直流電圧の設定値のうちの電圧値が高い設定値を前記第2直流電圧の設定値として選択する選択部とを備えることを特徴とする電源装置の制御回路。電圧値がそれぞれ異なる複数の直流電圧を出力する電源装置において、前記複数の直流電圧のうちのひとつである第1直流電圧の電圧値に対して所定の電位差を維持する第2直流電圧の電圧値を設定する電圧設定部を備え、前記電圧設定部は、前記第1直流電圧の設定値と該第1直流電圧とは異なる他の直流電圧の設定値との大小関係を比較する比較部と、前記比較部による前記大小関係の比較結果に基づいて、前記第1直流電圧の設定値及び前記他の直流電圧の設定値のうちの電圧値が高い設定値を前記第2直流電圧の設定値として選択する選択部とを備えることを特徴とする電源装置。電圧値がそれぞれ異なる複数の直流電圧を出力する電源装置の制御方法において、前記複数の直流電圧のうちのひとつである第1直流電圧の電圧値に対して所定の電位差を維持する第2直流電圧の電圧値を設定するステップを備え、前記電圧値の設定のステップは、前記第1直流電圧の設定値と該第1直流電圧とは異なる他の直流電圧の設定値との大小関係を比較するステップと、前記大小関係の比較結果に基づいて、前記第1直流電圧の設定値及び前記他の直流電圧の設定値のうちの電圧値が高い設定値を前記第2直流電圧の設定値として選択するステップとを備えることを特徴とする電源装置の制御方法。しかしながら、上述した電源装置100においては、別個に独立して電圧VCC,VBGP,VBGNを調整することができるから、例えば、DC-DCコンバータ130が、PMOSトランジスタFET10,FET30のバックゲートの電圧VBGPの値を、電源電圧VCCの値よりも低い値となるように調整することがある。このような場合には、PMOSトランジスタFET10,FET30のソースからバックゲートに大電流が流れしまい、該PMOSトランジスタFET10,FET30を破壊してしまうことが予想される。この発明は、このような状況に鑑み提案されたものであって、複数のDC-DCコンバータを備える電源装置において、各DC-DCコンバータが、各出力電圧の相互の電位関係を維持した上で電圧を発生させることができる電源装置の制御回路、電源装置及びその制御方法を提供することを目的とする。請求項1の発明に係る電源装置の制御回路及び請求項2の発明に係る電源装置は、電圧値がそれぞれ異なる複数の直流電圧を出力する電源装置及びその制御回路において、複数の直流電圧のうちのひとつである第1直流電圧の電圧値に対して所定の電位差を維持する第2直流電圧の電圧値を設定する電圧設定部を備え、電圧設定部は、第1直流電圧の設定値と該第1直流電圧とは異なる他の直流電圧の設定値との大小関係を比較する比較部と、比較部による大小関係の比較結果に基づいて、第1直流電圧の設定値及び他の直流電圧の設定値のうちの電圧値が高い設定値を第2直流電圧の設定値として選択する選択部とを備えることを特徴とする。請求項1の発明に係る電源装置の制御回路及び請求項2の発明に係る電源装置によれば、電圧設定部が、第1直流電圧の電圧値に対して所定の電位関係を有する第2直流電圧の電圧値を設定するから、第2直流電圧の電圧値は、第1直流電圧の電圧値とは別個に設定されることがなく、各直流電圧の相互の電位関係を維持した上で、複数の直流電圧を出力することができる。請求項3の発明に係る電源装置の制御方法は、電圧値がそれぞれ異なる複数の直流電圧を出力する電源装置の制御方法において、複数の直流電圧のうちのひとつである第1直流電圧の電圧値に対して所定の電位差を維持する第2直流電圧の電圧値を設定するステップを備え、電圧値の設定のステップは、第1直流電圧の設定値と該第1直流電圧とは異なる他の直流電圧の設定値との大小関係を比較するステップと、大小関係の比較結果に基づいて、第1直流電圧の設定値及び他の直流電圧の設定値のうちの電圧値が高い設定値を第2直流電圧の設定値として選択するステップとを備えることを特徴とする。請求項3の発明に係る電源装置の制御方法によれば、第1直流電圧の電圧値に対して所定の電位関係を有する第2直流電圧の電圧値を設定するから、第2直流電圧の電圧値が、第1直流電圧の電圧値とは別個に設定されることがなく、各直流電圧の相互の電位関係を維持した上で、複数の直流電圧を出力することができる。本発明の電源装置の制御回路、電源装置及びその制御方法によれば、第1直流電圧の電圧値に対して所定の電位関係を有する第2直流電圧の電圧値を設定するから、第2直流電圧の電圧値が、第1直流電圧の電圧値とは別個に設定されることがなく、各直流電圧の相互の電位関係を維持した上で、複数の直流電圧を出力することができる。<実施形態1>本発明の実施形態1を、図1を参照しつつ説明する。実施形態1の電源装置10は、図示するように、制御部20と、第1ないし第3DC-DCコンバータ30~50とによって構成されている。制御部20は、インタフェース制御部21と、4つのレジスタREG0~REG3と、加算器22と、レジスタREG2 ́とを有する。制御部20は、本発明の制御回路に相当する。インタフェース制御部21には、バスB1が接続されている。このバスB1は、図示しないが、外部機器例えば電子機器に接続されている。さらに、インタフェース制御部21には、図示するように、レジスタREG0、レジスタREG1、レジスタREG2、レジスタREG3がそれぞれ接続されている。レジスタREG0は、第1DC-DCコンバータ30に接続されている。さらに、このレジスタREG0は、第2DC-DCコンバータ40及び第3DC-DCコンバータ50に接続されている。レジスタREG1は、図示するように、第1DC-DCコンバータ30のD-AコンバータDAC1に接続されている。レジスタREG3は、第3DC-DCコンバータ50のD-AコンバータDAC3に接続されている。レジスタREG1及びレジスタREG2は、加算器22に接続されている。この加算器22には、レジスタREG2 ́が接続されている。レジスタREG2 ́は、第2DC-DCコンバータ40のD-AコンバータDAC2に接続されている。第1DC-DCコンバータ30は、図示するように、メインスイッチングトランジスタFET1と、同期側スイッチングトランジスタFET2と、チョークコイルL1と、コンデンサC1とを有する。メインスイッチングトランジスタFET1は、ドレインに入力端子IN1が接続され、直流入力電圧VINが、入力端子IN1を介して印加される。メインスイッチングトランジスタFET1のソースは、同期側スイッチングトランジスタFET2のドレインに接続されている。同期側スイッチングトランジスタFET2のソースは、グランドに接続されている。さらに、メインスイッチングトランジスタFET1のソース及び同期側スイッチングトランジスタFET2のドレインは、チョークコイルL1に接続されている。このチョークコイルL1は、出力端子OUT1に接続されている。また、コンデンサC1は、出力端子OUT1とグランドとの間に接続されている。なお、出力端子OUT1は、図示しないが、例えば、電子機器のNAND回路の電源端子に接続されている。さらに、第1DC-DCコンバータ30は、誤差増幅器ERA1と、D-AコンバータDAC1と、三角波発振器OSC1と、PWM比較器PWM1とを有する。誤差増幅器ERA1の反転入力端子は、出力端子OUT1に接続されている。一方、誤差増幅器ERA1の非反転入力端子は、D-AコンバータDAC1に接続されている。三角波発振器OSC1は、三角波信号を出力する。三角波信号は、一定の電圧値の範囲例えば、1.0V~2.0Vで振幅する。三角波発振器OSC1は、例えば、OPアンプ、抵抗、コンデンサ等を用いて構成される。PWM比較器PWM1は、プラス側入力端子及びマイナス側入力端子-を有する。このプラス側入力端子は、誤差増幅器ERA1の出力端子N1に接続されている。一方、マイナス側入力端子-は、三角波発振器OSC1に接続されている。さらに、PWM比較器PWM1の出力端子Q1は、メインスイッチングトランジスタFET1のゲートに接続され、PWM比較器PWM1の反転出力端子Q1は、同期側スイッチングトランジスタFET2のゲートに接続されている。第2DC-DCコンバータ40は、図示するように、三角波発振器を有しないが、他の構成が、上述した第1DC-DCコンバータ30と同様である。図示の実施形態1では、第1DC-DCコンバータ30の誤差増幅器ERA1を誤差増幅器ERA2、前記D-AコンバータDAC1をD-AコンバータDAC2、前記PWM比較器PWM1をPWM比較器PWM2、前記メインスイッチングトランジスタFET1をメインスイッチングトランジスタFET3、前記同期側スイッチングトランジスタFET2を同期側スイッチングトランジスタFET4、チョークコイルL1をチョークコイルL2、コンデンサC1をコンデンサC2にそれぞれ置き換えると、第2DC-DCコンバータ40を構成することができる。PWM比較器PWM2のマイナス側入力端子-は、第1DC-DCコンバータ30の三角波発振器OSC1に接続されている。図中の符号N2は誤差増幅器ERA2の出力端子、IN2は第2DC-DCコンバータ40の入力端子、OUT2は第2DC-DCコンバータ40の出力端子、Q2及びQ2は、それぞれPWM比較器PWM2の出力端子及び反転出力端子である。なお、出力端子OUT2は、図示しないが、例えば、電子機器のNAND回路を構成するPMOSトランジスタのバックゲートに接続されている。第3DC-DCコンバータ50は、NMOSトランジスタFET5と、NMOSトランジスタFET6と、チョークコイルL3と、コンデンサC3とを有する。NMOSトランジスタFET5は、図示するように、ドレインに入力端子IN3が接続され、直流入力電圧VINが、入力端子IN3を介して印加される。NMOSトランジスタFET5のソースは、チョークコイルL3に接続され、このチョークコイルL3は、グランドに接続されている。NMOSトランジスタFET5のソースは、NMOSトランジスタFET6のドレインに接続されている。さらに、NMOSトランジスタFET6のソースは、出力端子OUT3に接続されている。また、コンデンサC3は、出力端子OUT3とグランドとの間に接続されている。なお、出力端子OUT3は、図示しないが、例えば、電子機器のNAND回路を構成するNMOSトランジスタのバックゲートに接続されている。第3DC-DCコンバータ50は、誤差増幅器ERA3と、D-AコンバータDAC3と、PWM比較器PWM3とを有する。誤差増幅器ERA3の反転入力端子は、出力端子OUT3に接続されている。一方、誤差増幅器ERA3の非反転入力端子は、D-AコンバータDAC3に接続されている。PWM比較器PWM3のプラス側入力端子は、誤差増幅器ERA3の出力端子N3に接続されている。一方、PWM比較器PWM3のマイナス側入力端子-は、第1DC-DCコンバータ30の三角波発振器OSC1に接続されている。さらに、PWM比較器PWM3の出力端子Q3は、NMOSトランジスタFET5のゲートに接続され、PWM比較器PWM3の反転出力端子Q3は、NMOSトランジスタFET6のゲートに接続されている。次に、電源装置10の制御方法を説明する。図1に図示するインタフェース制御部21は、バスB1に接続された電子機器の作動状況等のデータを受信する。インタフェース制御部21は、受信したデータを、該データの内容に応じてレジスタREG0~REG3にそれぞれ出力する。インタフェース制御部21は、動作指令信号ON/OFFを、レジスタREG0に出力する。この動作指令信号ON/OFFは、各DC-DCコンバータ30~50の電源の動作/停止を制御するために用いられる。レジスタREG0は、動作指令信号ON/OFFの動作/停止の情報を記憶した後に、動作指令信号ON/OFFを、各DC-DCコンバータ30~50の電源に出力する。各DC-DCコンバータ30~50の電源は、動作指令信号ON/OFFを受信することにより、動作/停止入切制御される。インタフェース制御部21は、電源電圧指令信号S1を、レジスタREG1に出力する。この電源電圧指令信号S1は、第1DC-DCコンバータ30の出力端子OUT1に接続された電子機器NAND回路に供給する電源電圧VCCを、最適な電圧値に調整するために用いられる。電源電圧VCCは、本発明の第1直流電圧に相当する。電源電圧指令信号S1は、本発明の第1直流電圧の設定値に相当する。レジスタREG1は、電源電圧指令信号S1を記憶した後に、該電源電圧指令信号S1を、第1DC-DCコンバータ30のD-AコンバータDAC1に出力する。D-AコンバータDAC1は、前記電源電圧指令信号S1に応じたアナログ電圧信号基準電圧を、誤差増幅器ERA1の非反転入力端子に出力する。なお、レジスタREG1は、電源電圧VCC第1直流電圧の調整に用いる電源電圧指令信号S1の設定値を記憶するから、本発明の第1直流電圧情報格納部に相当する。誤差増幅器ERA1の反転入力端子には、図示するように、前記電源電圧VCCが帰還される。誤差増幅器ERA1は、帰還された電源電圧VCCと基準電圧とを比較し、誤差出力電圧を、PWM比較器PWM1のプラス側入力端子に出力する。PWM比較器PWM1のマイナス側入力端子-には、三角波発振器OSC1によって、三角波信号が入力される。PWM比較器PWM1は、前記誤差出力電圧と三角波信号の電圧値とを比較する。誤差出力電圧が、三角波信号の電圧値よりも大きいときは、PWM比較器PWM1が、ハイレベルのPWM信号を、出力端子Q1から出力する。このとき、PWM比較器PWM1は、ローレベルの反転PWM信号を、反転出力端子Q1から出力する。一方、誤差出力電圧が、三角波信号の電圧値よりも小さいときは、PWM比較器PWM1が、ローレベルのPWM信号を、出力端子Q1から出力する。このとき、PWM比較器PWM1は、ハイレベルの反転PWM信号を、反転出力端子Q1から出力する。PWM信号は、メインスイッチングトランジスタFET1のゲートに入力される。メインスイッチングトランジスタFET1は、PWM信号が、ハイレベルのときにオン状態になり、ローレベルのときにオフ状態になる。反転PWM信号は、同期側スイッチングトランジスタFET2のゲートに入力される。同期側スイッチングトランジスタFET2は、反転PWM信号が、ローレベルのときにオフ状態になり、ハイレベルのときにオン状態になる。PWM信号がハイレベルとローレベルとの間で繰り返し変化し、同時に反転PWM信号がローレベルとハイレベルとの間で繰り返し変化することにより、電源電圧VCCが、最適な電圧値に制御されて、出力端子OUT1を介して電子機器NAND回路に供給される。また、インタフェース制御部21は、オフセット用電圧指令信号S2を、レジスタREG2に出力する。オフセット用電圧指令信号S2は、前記NAND回路を構成するPMOSトランジスタのバックゲートの電圧VBGPの値を、電源電圧VCCの値よりも大きい値に設定するために用いられる。本実施形態では、例えば、インタフェース制御部21が、バスB1によって前記電子機器から受信したデータに基づいて、最適な電源電圧VCCの設定値と電圧VBGPの設定値との差分設定値オフセット値を算出する。なお、差分設定値オフセット値は、電源装置10の外部に設けられたコントローラ等図示せず。により算出することもできる。電圧VBGPの値は、オフセット用電圧指令信号S2によって、電源電圧VCCの値よりも大きい値に設定されるから、電圧VBGPは、本発明の第2直流電圧に相当する。オフセット用電圧指令信号S2は、本発明の第2直流電圧の設定値に相当する。レジスタREG2は、オフセット用電圧指令信号S2を記憶した後に、該オフセット用電圧指令信号S2を、加算器22に出力する。レジスタREG2は、電源電圧VCCの設定値第1直流電圧の設定値と電圧VBGPの設定値第2直流電圧の設定値との差分設定値の設定に用いるオフセット用電圧指令信号S2を記憶するから、本発明の差分電圧情報格納部に相当する。加算器22には、図示するように、電源電圧指令信号S1が入力される。加算器22は、電源電圧指令信号S1にオフセット用電圧指令信号S2オフセット値を加算し、加算信号S3を、レジスタREG2 ́に出力する。加算信号S3は、電源電圧指令信号S1とオフセット用電圧指令信号S2とを加算して得られたものであり、電圧VBGP第2直流電圧の設定に用いられる。なお、加算器22は、電源電圧VCC第1直流電圧の設定に用いる電源電圧指令信号S1に、前記差分設定値の設定に用いるオフセット用電圧指令信号S2を加算して電圧VBGP第2直流電圧の設定に用いる加算信号S3を出力するから、本発明の加算部に相当する。レジスタREG2 ́は、加算信号S3を記憶した後に、該加算信号S3を、第2DC-DCコンバータ40のD-AコンバータDAC2に出力する。D-AコンバータDAC2は、前記加算信号S3に応じたアナログ電圧信号基準電圧を、誤差増幅器ERA2の非反転入力端子に出力する。レジスタREG2 ́は、電圧VBGP第2直流電圧の設定に用いる加算信号S3を記憶するから、本発明の加算直流電圧情報格納部に相当する。誤差増幅器ERA2の反転入力端子には、図示するように、電圧VBGPが帰還される。誤差増幅器ERA2は、帰還された電圧VBGPと基準電圧とを比較し、誤差出力電圧を、PWM比較器PWM2のプラス側入力端子に出力する。PWM比較器PWM2のマイナス側入力端子-には、第1DC-DCコンバータ30が備える三角波発振器OSC1によって、三角波信号が入力される。PWM比較器PWM2は、上述したPWM比較器PWM1と同様に、PWM信号及び反転PWM信号を、メインスイッチングトランジスタFET3のゲート及び同期側スイッチングトランジスタFET4のゲートにそれぞれ出力する。そして、上述した電源電圧VCCを制御する方法と同様に、PWM信号がハイレベルとローレベルとの間で繰り返し変化し、同時に反転PWM信号がローレベルとハイレベルとの間で繰り返し変化することにより、電圧VBGPの値が、電源電圧VCCの値よりも大きい値に制御されて、電圧VBGPが、出力端子OUT2を介してNAND回路を構成するPMOSトランジスタのバックゲートに供給される。さらに、インタフェース制御部21は、バックゲート電圧指令信号S4を、レジスタREG3に出力する。このバックゲート電圧指令信号S4は、前記NAND回路を構成するNMOSトランジスタのバックゲートの電圧VBGNの値を設定するために用いられる。レジスタREG3は、バックゲート電圧指令信号S4を記憶した後に、該バックゲート電圧指令信号S4を、第3DC-DCコンバータ50のD-AコンバータDAC3に出力する。D-AコンバータDAC3は、前記バックゲート電圧指令信号S4に応じたアナログ電圧信号基準電圧を、誤差増幅器ERA3の非反転入力端子に出力する。誤差増幅器ERA3の反転入力端子には、図示するように、前記電圧VBGNが帰還される。誤差増幅器ERA3は、帰還された電圧VBGNと基準電圧とを比較し、誤差出力電圧を、PWM比較器PWM3のプラス側入力端子に出力する。PWM比較器PWM3のマイナス側入力端子-には、第1DC-DCコンバータ30が備える三角波発振器OSC1によって、三角波信号が入力される。PWM比較器PWM3は、上述したPWM比較器PWM1,2と同様に、PWM信号及び反転PWM信号を、NMOSトランジスタFET5のゲート及びNMOSトランジスタFET6のゲートにそれぞれ出力する。そして、PWM信号がハイレベルとローレベルとの間で繰り返し変化し、同時に反転PWM信号がローレベルとハイレベルとの間で繰り返し変化することにより、電圧VBGNの値が、最適な電圧値に制御されて、電圧VBGNが、出力端子OUT3を介してNAND回路を構成するNMOSトランジスタのバックゲートに供給される。<実施形態1の効果>実施形態1の電源装置10及びその制御回路20においては、加算器22が、最適な電源電圧VCCの設定値と電圧VBGPの設定値とのオフセット値を、該電源電圧VCCの設定値に加算し、電圧VBGPの設定に用いる加算信号S3を出力する。これによって、加算信号S3が電源電圧VCCの設定値よりも大きいという関係を維持することができ、NAND回路のPMOSトランジスタは、過大な電流が流れて破壊してしまうことから保護される。また、実施形態1の電源装置10の制御方法によれば、最適な電源電圧VCCの設定値と電圧VBGPの設定値とのオフセット値を、該電源電圧VCCの設定値に加算し、電圧VBGPの設定に用いる加算信号S3を出力する。これによって、加算信号S3が電源電圧VCCの設定値よりも大きいという関係を維持することができ、NAND回路のPMOSトランジスタは、過大な電流が流れて破壊してしまうことから保護される。本実施形態の電源装置10及びその制御回路20においては、レジスタREG1が、電源電圧VCCの調整に用いる電源電圧指令信号S1を記憶し、レジスタREG2が、電源電圧VCCの設定値と電圧VBGPの設定値との差分設定値の設定に用いるオフセット用電圧指令信号S2を記憶する。これによって、両レジスタREG1,REG2に接続される加算器22が処理を実行している場合であっても、レジスタREG1及びレジスタREG2は、電源電圧指令信号S1及びオフセット用電圧指令信号S2をそれぞれ一時記憶しておくことができる。また、インタフェース制御部21が、一度各信号S1,S2を各レジスタREG1,REG2に出力すれば、各信号S1,S2がレジスタREG1,REG2に記憶されるから、インタフェース制御部21は、各信号S1S2を、レジスタREG1,REG2に記憶させるために継続して出力する必要がない。本実施形態の電源装置10及びその制御回路20においては、レジスタREG2 ́が、加算器22によって出力された加算信号S3を記憶する。この加算信号S3は、電圧VBGP第2直流電圧の設定に用いられる。レジスタREG2 ́は、加算信号S3を順次格納しておくことができる。<実施形態2>本発明の実施形態2を、図2を参照しつつ説明する。実施形態2の電源装置10Aは、図示するように、制御部20Aと、第1ないし第3DC-DCコンバータ30~50とによって構成されている。制御部20Aは、インタフェース制御部21Aと、4つのレジスタREG0,REG1,REG3,REG4と、比較器1と、切替スイッチ回路MPX1と、レジスタREG4 ́とを有する。ここでは、実施形態1の電源装置10と同一の構成は同一の符号を付しその説明を省略する。レジスタREG1、レジスタREG4は、図示するように、比較器1及び切替スイッチ回路MPX1にそれぞれ接続されている。比較器1は、切替スイッチ回路MPX1及びインタフェース制御部21Aに接続されている。切替スイッチ回路MPX1は、レジスタREG4 ́に接続されている。レジススタREG4 ́は、第2DC-DCコンバータ40のD-AコンバータDAC2に接続されている。次に、電源装置10Aの制御方法を説明する。ここでは、上述した電源装置10と同一の制御方法については、その説明を省略する。インタフェース制御部21Aは、実施形態1の電源装置10と同様に、電源電圧指令信号S1を、レジスタREG1に出力する。さらに、インタフェース制御部21Aは、バックゲート電圧指令信号S6を、レジスタREG4に出力する。レジスタREG1は、電源電圧指令信号S1を記憶した後に、該電源電圧指令信号S1を、比較器1に出力する。レジスタREG4は、バックゲート電圧指令信号S6を記憶した後に、該バックゲート電圧指令信号S6を、比較器1に出力する。レジスタREG4は、電圧VBGP他の直流電圧の設定に用いられるバックゲート電圧指令信号S6を記憶するから、本発明の直流電圧情報格納部に相当する。比較器1は、電源電圧指令信号S1とバックゲート電圧指令信号S6とを比較する。バックゲート電圧指令信号S6が、電源電圧指令信号S1よりも小さいときは、比較器1が、スイッチ切替信号S7を、切替スイッチ回路MPX1に出力する。切替スイッチ回路MPX1は、スイッチ切替信号S7を受信すると、電源電圧指令信号S1を、レジスタREG4 ́に出力する。なお、比較器1は、電源電圧指令信号S1第1直流電圧の設定値とバックゲート電圧指令信号S6他の直流電圧の設定値とを比較し、両電圧値の大小関係を判断するから、本発明の比較部に相当する。比較器1は、スイッチ切替信号S7とともに、注意喚起信号ALARMを、インタフェース制御部21Aに出力する。インタフェース制御部21Aは、注意喚起信号ALARMを受信すると、バスB1によって、注意喚起信号ALARMを、前記電子機器に出力する。注意喚起信号ALARMは、電子機器がインタフェース制御部21Aに転送した電圧VBGPの設定値が、電源電圧VCCの設定値よりも小さいことを、該電子機器に知らせるものである。一方、バックゲート電圧指令信号S6の大きさが、電源電圧指令信号S1の大きさ以上であるときは、比較器1が、注意喚起信号ALARMを出力せず、スイッチ切替信号S7を出力する。切替スイッチ回路MPX1は、スイッチ切替信号S7を受信すると、バックゲート電圧指令信号S6を、レジスタREG4 ́に出力する。切替スイッチ回路MPX1は、スイッチ切替信号S7によりスイッチを切り替え、電源電圧指令信号S1またはバックゲート電圧指令信号S6のいずれか一方を選択して出力するから、本発明の選択部に相当する。レジスタREG4 ́は、電源電圧指令信号S1またはバックゲート電圧指令信号S6を記憶した後に、該信号S1または該信号S6を、第2DC-DCコンバータ40のD-AコンバータDAC2に出力する。第2DC-DCコンバータ40は、第1実施形態の第2DC-DCコンバータ40と同様に動作し、電圧VBGPの値を、電源電圧VCCの値と同一または該電圧VCCの値よりも大きい値に制御する。なお、レジスタREG4 ́は、切替スイッチ回路MPX1が出力する第2直流電圧の設定値ここでは、電源電圧指令信号S1またはバックゲート電圧指令信号S6を記憶するから、本発明の選択直流電圧情報格納部に相当する。<実施形態2の効果>実施形態2の電源装置10A及びその制御回路20Aにおいては、切替スイッチ回路MPX1が、比較器1による電圧指令信号の大小関係の比較結果に基づいて、電源電圧指令信号S1及びバックゲート電圧指令信号S6のうちの電圧値が高い設定値を、電圧VBGPの設定値として選択する。これによって、電圧VBGPの設定値が電源電圧の設定値以上になるという関係を維持することができる。また、実施形態2の電源装置10Aの制御方法によれば、電源電圧指令信号S1とバックゲート電圧指令信号S6との大小関係の比較結果に基づいて、電源電圧指令信号S1及びバックゲート電圧指令信号S6のうちの電圧値が高い設定値を、電圧VBGPの設定値として選択する。これによって、電圧VBGPの設定値が電源電圧の設定値以上になるという関係を維持することができる。本実施形態の電源装置10A及びその制御回路20Aにおいては、レジスタREG1が、電源電圧VCCの調整に用いる電源電圧指令信号S1を記憶し、レジスタREG4が、電圧VBGP他の直流電圧の設定に用いるバックゲート電圧指令信号S6を記憶する。これによって、両レジスタREG1,REG4に接続される比較器1が処理を実行している場合であっても、レジスタREG1及びレジスタREG4は、電源電圧指令信号S1及びバックゲート電圧指令信号S6をそれぞれ一時記憶しておくことができる。また、インタフェース制御部21Aが、一度各信号S1,S6を各レジスタREG1,REG4に出力すれば、各信号S1,S6がレジスタREG1,REG4に記憶されるから、インタフェース制御部21Aは、各信号S1S6を、レジスタREG1,REG4に記憶させるために継続して出力する必要がない。本実施形態の電源装置10A及びその制御回路20Aにおいては、レジスタREG4 ́が、切替スイッチ回路MPX1が出力する電源電圧指令信号S1またはバックゲート電圧指令信号S6を記憶する。この信号S1または信号S6は、電圧VBGP第2直流電圧の設定に用いられる。レジスタREG4 ́は、前記信号S1または前記信号S6を順次格納しておくことができる。<実施形態3>本発明の実施形態3を、図3を参照しつつ説明する。実施形態3の電源装置10Bは、図示するように、制御部20Bと、第1ないし第3DC-DCコンバータ30~50とによって構成されている。制御部20Bは、インタフェース制御21Bと、4つのレジスタREG0,REG1,REG3,REG4と、2つの比較器比較器1及び比較器2と、2つの切替スイッチ回路MPX1及びMPX2と、レジスタREG3 ́及びレジスタREG4 ́とを有する。ここでは、実施形態1及び実施形態2の各電源装置10,10Aと同一の構成は同一の符号を付しその説明を省略する。レジスタREG1は、図示するように、比較器1及び比較器2に接続されている。比較器2には、図示するように、零電圧信号S8が入力されている。比較器2は、切替スイッチ回路MPX2に接続されている。切替スイッチ回路MPX2には、比較器2と同様に零電圧信号S8が入力されるとともに、レジスタREG3が接続されている。切替スイッチ回路MPX2は、レジスタREG3 ́に接続されている。次に、電源装置10Bの制御方法を説明する。ここでは、上述した電源装置10,10Aと同一の制御方法については、その説明を省略する。レジスタREG1は、電源電圧指令信号S1を記憶した後に、該電源電圧指令信号S1を、比較器1及び比較器2に出力する。比較器2は、電源電圧指令信号S1と零電圧信号S8とを比較する。零電圧信号S8は、電圧設定値の情報ここでは、設定値が零になる情報を有する。電源電圧指令信号S1が、零電圧信号S8に等しいときは、比較器2が、スイッチ切替信号S9を、切替スイッチ回路MPX2に出力する。なお、比較器2は、電源電圧指令信号S1第1直流電圧の設定値と零電圧信号S8他の直流電圧の設定値とを比較し、両電圧値の大小関係を判断するから、本発明の比較部に相当する。図示するように、切替スイッチ回路MPX2には、バックゲート電圧指令信号S4及び零電圧信号S8が入力されている。切替スイッチ回路MPX2は、前記スイッチ切替信号S9を受信すると、零電圧信号S8を、レジスタREG3 ́に出力する。比較器2は、スイッチ切替信号S9とともに、前記注意喚起信号ALARMを、インタフェース制御部21Bに出力する。インタフェース制御部21Bは、注意喚起信号ALARMを受信すると、バスB1によって、注意喚起信号ALARMを、前記電子機器に出力する。この注意喚起信号ALARMは、電子機器がインタフェース制御部21Bに転送した電圧VBGNの値が、電源電圧VCCの値よりも大きいことを、該電子機器に知らせるものである。一方、電源電圧指令信号S1が、零電圧信号S8と異なるときは、比較器2は、注意喚起信号ALARMを出力せず、スイッチ切替信号S9を出力する。切替スイッチ回路MPX2は、スイッチ切替信号S9を受信すると、バックゲート電圧指令信号S4を、レジスタREG3 ́に出力する。切替スイッチ回路MPX2は、スイッチ切替信号S9によりスイッチを切り替え、零電圧信号S8またはバックゲート電圧指令信号S4のいずれか一方を選択して出力するから、本発明の選択部に相当する。レジスタREG3 ́は、零電圧信号S8またはバックゲート電圧指令信号S4を記憶した後に、該信号S8または該信号S4を、第3DC-DCコンバータ50のD-AコンバータDAC3に出力する。レジスタREG3 ́は、切替スイッチ回路MPX2が出力する第2直流電圧の設定値ここでは、零電圧信号S8またはバックゲート電圧指令信号S4を記憶するから、本発明の選択直流電圧情報格納部に相当する。第3DC-DCコンバータ50においては、PWM比較器PWM3が、誤差増幅器ERA3の誤差出力電圧を、三角波信号の電圧値と比較し、PWM信号及び反転PWM信号を、NMOSトランジスタFET5のゲート及びNMOSトランジスタFET6のゲートに出力する。そして、PWM信号がハイレベルとローレベルとの間で繰り返し変化し、同時に反転PWM信号がローレベルとハイレベルとの間で繰り返し変化することにより、電圧VBGNの値が、零または目標電圧値に制御される。<実施形態3の効果>実施形態3の電源装置10B及びその制御回路20Bにおいては、比較器2による電圧指令信号の大小関係の比較結果に基づいて、電源電圧指令信号S1が、零電圧信号S8に等しいと判断されたときに、切替スイッチ回路MPX2が、零電圧信号S8を、電圧VBGNの設定値として選択する。これによって、電源電圧指令信号S1が零のときは、電圧VBGNの設定値も零にするという関係を維持することができる。また、実施形態3の電源装置10Bの制御方法によれば、電源電圧指令信号S1と零電圧信号S8との大小関係の比較結果に基づいて、電源電圧指令信号S1が、零電圧信号S8に等しいと判断されたときに、零電圧信号S8を、電圧VBGNの設定値として選択する。これによって、電源電圧指令信号S1が零のときは、電圧VBGNの設定値も零にするという関係を維持することができる。本実施形態の電源装置10B及びその制御回路20Bにおいては、レジスタREG3 ́が、切替スイッチ回路MPX2が出力する零電圧信号S8またはバックゲート電圧指令信号S4を記憶する。この信号S8または信号S4は、電圧VBGN第2直流電圧の設定に用いられる。レジスタREG3 ́は、前記信号S8または前記信号S4を順次格納しておくことができる。本発明は、上述した実施形態1ないし実施形態3に限定されるものではなく、発明の趣旨を逸脱しない範囲内において、構成の一部を適宜変更して実施することができる。例えば、本発明の実施形態の電源装置は、2つの加算器22図1参照。を備えるものであってもよい。この電源装置においては、1の加算部22をレジスタREG2 ́図1参照。に接続し、レジスタREG2 ́を、1の加算部22とは異なる他の加算部に接続するようにしてもよい。さらに、他の加算部には、実施形態1と同様に、オフセット用電圧指令信号を記憶したレジスタを接続してもよい。これによって、1の加算器22が、加算信号S3図1参照。を、レジスタREG2 ́を介して前記他の加算部に入力し、該他の加算部は、加算信号S3にオフセット用電圧指令信号を加算し、任意の直流電圧の設定に用いる加算信号を出力することができる。したがって、他の加算部は、1の加算部22が出力した加算信号S3に関連付けて任意の直流電圧の設定に用いる加算信号を出力し、他の加算部は、1の加算部22とは別個に任意の直流電圧の電圧値を設定することがない。この電源装置の制御方法によれば、前記加算信号S3に関連付けて任意の直流電圧を出力し、加算信号S3とは別個に任意の直流電圧の電圧値を設定することがない。さらに、本発明の実施形態の電源装置においては、2つ以上の加算器22を複数段に亘って接続し、前段の加算器の加算信号を、後段の加算器に順次入力するようにしてもよい。これによって、2つ以上の加算器の間においても、後段の加算部は、前段の加算部が出力した加算信号に関連付けて任意の直流電圧の設定に用いる加算信号を出力し、後段の加算部は、前段の加算部とは別個に任意の直流電圧の電圧値を設定することがない。上述した実施形態1ないし実施形態3においては、各電圧指令信号S1~S4,S6,S8は、電圧値に比例した値を有するディジタルコードに限らず、電圧値に比例せず該電圧値を表すディジタルコードであってもよい。また、各電圧指令信号S1~S4,S6,S8は、信号の種類ここでは、電圧指令用信号を表すディジタルコード及び電圧値に比例せず該電圧値を表すディジタルコードからなるものであってもよい。なお、実施形態1ないし実施形態3の電源装置10,10A,10Bの制御回路20,20A,20Bは、単一の半導体チップ又は複数の半導体チップにより構成してもよい。また、電源装置10,10A,10Bを、単一の半導体チップ又は複数の半導体チップにより構成してもよい。また、電源装置10等及びそれらの制御回路20A等を、モジュールとして構成してもよい。さらに、電子機器を、制御回路及びDC-DCコンバータを備える電源装置を用いるものとしてもよい。本発明の技術思想により背景技術における課題を解決するための手段を、以下に列記する。付記1電圧値がそれぞれ異なる複数の直流電圧を出力する電源装置の制御回路において、前記複数の直流電圧のうちのひとつである第1直流電圧の電圧値に対して所定の電位関係を有する第2直流電圧の電圧値を設定する電圧設定部を備えることを特徴とする電源装置の制御回路。付記2前記電圧設定部は、前記第1直流電圧の設定値に、前記第1直流電圧の設定値と前記第2直流電圧の設定値との差分設定値を加算して前記第2直流電圧の設定値を算出する加算部を備えることを特徴とする付記1に記載の電源装置の制御回路。付記3前記第1直流電圧の設定値の情報を格納する第1直流電圧情報格納部と、前記差分設定値の情報を格納する差分電圧情報格納部と、を備えることを特徴とする付記2に記載の電源装置の制御回路。付記4前記加算部によって算出された前記第2直流電圧の設定値の情報を格納する加算直流電圧情報格納部を備えることを特徴とする付記2に記載の電源装置の制御回路。付記5前記電圧設定部を複数備え、前記複数の電圧設定部は、該複数の電圧設定部のうちの1の電圧設定部によって設定される前記第2直流電圧の設定値が、前記1の電圧設定部とは異なる他の電圧設定部における前記第1直流電圧の設定値となるように配置されることを特徴とする付記1に記載の電源装置の制御回路。付記6前記電圧設定部は、前記第1直流電圧の設定値と該第1直流電圧とは異なる他の直流電圧の設定値との大小関係を比較する比較部と、前記比較部による前記大小関係の比較結果に基づいて、前記第1直流電圧の設定値及び前記他の直流電圧の設定値のうちの電圧値が高い設定値を前記第2直流電圧の設定値として選択する選択部と、を備えることを特徴とする付記1に記載の電源装置の制御回路。付記7前記第1直流電圧の設定値の情報を格納する第1直流電圧情報格納部と、前記他の直流電圧の設定値の情報を格納する直流電圧情報格納部と、を備えることを特徴とする付記6に記載の電源装置の制御回路。付記8前記選択部によって選択された前記第2直流電圧の設定値の情報を格納する選択直流電圧情報格納部を備えることを特徴とする付記6に記載の電源装置の制御回路。付記9電圧値がそれぞれ異なる複数の直流電圧を出力する電源装置において、前記複数の直流電圧のうちのひとつである第1直流電圧の電圧値に対して所定の電位関係を有する第2直流電圧の電圧値を設定する電圧設定部を備えることを特徴とする電源装置。付記10前記電圧設定部は、前記第1直流電圧の設定値に、前記第1直流電圧の設定値と前記第2直流電圧の設定値との差分設定値を加算して前記第2直流電圧の設定値を算出する加算部を備えることを特徴とする付記9に記載の電源装置。付記11前記第1直流電圧の設定値の情報を格納する第1直流電圧情報格納部と、前記差分設定値の情報を格納する差分電圧情報格納部と、を備えることを特徴とする付記10に記載の電源装置。付記12前記加算部によって算出された前記第2直流電圧の設定値の情報を格納する加算直流電圧情報格納部を備えることを特徴とする付記10に記載の電源装置。付記13前記電圧設定部を複数備え、前記複数の電圧設定部は、該複数の電圧設定部のうちの1の電圧設定部によって設定される前記第2直流電圧の設定値が、前記1の電圧設定部とは異なる他の電圧設定部における前記第1直流電圧の設定値となるように配置されることを特徴とする付記9に記載の電源装置。付記14前記電圧設定部は、前記第1直流電圧の設定値と該第1直流電圧とは異なる他の直流電圧の設定値との大小関係を比較する比較部と、前記比較部による前記大小関係の比較結果に基づいて、前記第1直流電圧の設定値及び前記他の直流電圧の設定値のうちの電圧値が高い設定値を前記第2直流電圧の設定値として選択する選択部と、を備えることを特徴とする付記9に記載の電源装置。付記15前記第1直流電圧の設定値の情報を格納する第1直流電圧情報格納部と、前記他の直流電圧の設定値の情報を格納する直流電圧情報格納部と、を備えることを特徴とする付記14に記載の電源装置。付記16前記選択部によって選択された前記第2直流電圧の設定値の情報を格納する選択直流電圧情報格納部を備えることを特徴とする付記14に記載の電源装置。付記17電圧値がそれぞれ異なる複数の直流電圧を出力する電源装置の制御方法において、前記複数の直流電圧のうちのひとつである第1直流電圧の電圧値に対して所定の電位関係を有する第2直流電圧の電圧値を設定することを特徴とする電源装置の制御方法。付記18前記第1直流電圧の設定値に、前記第1直流電圧の設定値と前記第2直流電圧の設定値との差分設定値を加算して前記第2直流電圧の設定値を算出することを特徴とする付記17に記載の電源装置の制御方法。付記19付記17に記載の電源装置の制御方法において、前記第2直流電圧の設定値が複数設定される場合に、該複数の第2直流電圧の設定値のうちの1の設定値が、他の前記第2直流電圧の設定値に対して所定の電位関係を有する前記第1直流電圧の設定値とされることを特徴とする電源装置の制御方法。付記20前記第1直流電圧の設定値と該第1直流電圧とは異なる他の直流電圧の設定値との大小関係を比較し、前記大小関係の比較結果に基づいて、前記第1直流電圧の設定値及び前記他の直流電圧の設定値のうちの電圧値が高い設定値を前記第2直流電圧の設定値として選択することを特徴とする付記17に記載の電源装置の制御方法。"