コンフィギュレーションコマンドを発行するホスト論理部を含むホスト装置と、電力供給部と、前記電力供給部に接続された電圧レギュレータ、1つ以上のシグナリング回路、第1群の接続部、前記1つ以上のシグナリング回路に接続された第2群の接続部、及びコネクタ論理部を有する入出力IOコネクタアセンブリであって、前記コネクタ論理部は、コンフィギュレーションコマンドを受信し、前記コンフィギュレーションコマンドが第1のプロトコルに対応している場合には、前記第1群の接続部を前記電圧レギュレータに接続し、及び前記コンフィギュレーションコマンドが第2のプロトコルに対応している場合には、前記第1群の接続部を前記1つ以上のシグナリング回路に接続する、IOコネクタアセンブリとを有するシステム。前記IOコネクタアセンブリが、ハウジングと、前記ハウジングの中に配置される前記第1群及び第2群の接続部を含む基板と、前記基板に結合される半導体パッケージであって、前記電圧レギュレータと、前記1つ以上のシグナリング回路と、前記コネクタ論理部とを含む、半導体パッケージとを含む、請求項1に記載のシステム。前記コネクタ論理部は、前記第1群の接続部を、前記電圧レギュレータ及び前記1つ以上のシグナリング回路のうち少なくとも1つに選択的に接続するマルチプレクサを含む、請求項1に記載のシステム。前記第1群の接続部が1つ以上の交換可能な接続部を含む、請求項1に記載のシステム。前記第2群の接続部が1つ以上のIO接続部を含む、請求項1に記載のシステム。前記IOコネクタアセンブリが前記電圧レギュレータに結合された第3群の接続部を更に含む、請求項1に記載のシステム。前記第3群の接続部が1つ以上の電力接続部を含む、請求項6に記載のシステム。前記ホスト論理部が、デバイスと前記IOコネクタアセンブリとの接続を検出し、該デバイスに関するプロトコル分析を実行し、該プロトコル分析に基づいて前記コンフィギュレーションコマンドが発行される、請求項1に記載のシステム。前記プロトコル分析は、電力が前記デバイスに印加されるべきか否かについての判断を含む、請求項8に記載のシステム。前記ホストデバイスが前記電圧レギュレータに結合され、前記ホスト論理部が前記プロトコル分析に基づいて前記電圧レギュレータの出力電圧に設定される、請求項8に記載のシステム。電圧レギュレータと、1つ以上のシグナリング回路と、第1群の接続部と、前記1つ以上のシグナリング回路に接続された第2群の接続部と、コンフィギュレーションコマンドを受信し、前記コンフィギュレーションコマンドが第1のプロトコルに対応している場合には、前記第1群の接続部を前記電圧レギュレータに接続し、及び前記コンフィギュレーションコマンドが第2のプロトコルに対応している場合には、前記第1群の接続部を前記1つ以上のシグナリング回路に接続する論理部とを有する入出力IOコネクタアセンブリ。ハウジングと、前記ハウジングの中に配置される前記第1群及び第2群の接続部を含む基板と、前記基板に結合される半導体パッケージであって、前記電圧レギュレータと、前記1つ以上のシグナリング回路と、前記論理部とを含む半導体パッケージとを含む請求項11に記載のIOコネクタアセンブリ。前記論理部は、前記第1群の接続部を、前記電圧レギュレータ及び前記1つ以上のシグナリング回路のうち少なくとも1つに選択的に接続するマルチプレクサを含む、請求項11に記載のIOコネクタアセンブリ。前記第1群の接続部が1つ以上の交換可能な接続部を含む、請求項11に記載のIOコネクタアセンブリ。前記第2群の接続部が1つ以上のIO接続部を含む、請求項11に記載のIOコネクタアセンブリ。前記電圧レギュレータに結合された第3群の接続部を更に含む、請求項11に記載のIOコネクタアセンブリ。前記第3群の接続部が1つ以上の電力接続部を含む、請求項16に記載のIOコネクタアセンブリ。入出力IOコネクタアセンブリに対してコンフィギュレーションコマンドを発行するステップと、前記コンフィギュレーションコマンドが第1のプロトコルに対応している場合には、前記IOコネクタアセンブリの第1群の接続部を電圧レギュレータに接続するステップと、前記コンフィギュレーションコマンドが第2のプロトコルに対応している場合には、前記第1群の接続部を前記IOコネクタアセンブリの1つ以上のシグナリング回路に接続するステップとを有する、コンピュータが実行する方法。デバイスと前記IOコネクタアセンブリとの接続を検出するステップと、該デバイスに関するプロトコル分析を実行し、該プロトコル分析に基づいて前記コンフィギュレーションコマンドが発行される、ステップとを含む請求項18に記載の方法。前記プロトコル分析は、電力が前記デバイスに印加されるべきか否かについての判断を含む、請求項19に記載の方法。前記プロトコル分析に基づいて前記電圧レギュレータの出力電圧を設定するステップを含む請求項20に記載の方法。コンピュータにより読み取ることが可能な記憶媒体であって、コンピュータに方法を実行させる命令群を有し、前記方法は、デバイスとIOコネクタアセンブリとの接続を検出するステップと、該デバイスに関するプロトコル分析を実行するステップと、該プロトコル分析に基づいて前記IOコネクタアセンブリに対してコンフィギュレーションコマンドを発行するステップとを有する、記憶媒体。前記プロトコル分析は、電力が前記デバイスに印加されるべきか否かについての判断を含む、請求項22に記載の記憶媒体。前記方法が、前記プロトコル分析に基づいて前記IOコネクタアセンブリの電圧レギュレータの出力電圧を設定するステップを含む請求項22に記載の記憶媒体。一観点による実施の形態の課題は、柔軟に接続を行うための装置、システム、方法及び記憶媒体等を提供することである。一観点によるシステムは、コンフィギュレーションコマンドを発行するホスト論理部を含むホスト装置と、電力供給部と、前記電力供給部に接続された電圧レギュレータ、1つ以上のシグナリング回路、第1群の接続部、前記1つ以上のシグナリング回路に接続された第2群の接続部、及びコネクタ論理部を有する入出力IOコネクタアセンブリであって、前記コネクタ論理部は、コンフィギュレーションコマンドを受信し、前記コンフィギュレーションコマンドが第1のプロトコルに対応している場合には、前記第1群の接続部を前記電圧レギュレータに接続し、及び前記コンフィギュレーションコマンドが第2のプロトコルに対応している場合には、前記第1群の接続部を前記1つ以上のシグナリング回路に接続する、IOコネクタアセンブリとを有するシステムである。本発明の実施の形態による様々な利点は明細書、特許請求の範囲及び図面を参照することで当業者にとって更に明らかになる。実施の形態は入出力IOコネクタアセンブリを含み、IOコネクタアセンブリは、電圧レギュレータと、1つ以上のシグナリング回路と、第1群の接続部と、1つ以上のシグナリング回路に接続された第2群の接続部と、コンフィギュレーションコマンドを受信する論理部とを有する。論理部は、コンフィギュレーションコマンドが第1のプロトコルに対応している場合には、第1群の接続部を電圧レギュレータに接続するように形成されてもよい。コンフィギュレーションコマンドが第2のプロトコルに対応している場合には、論理部は、第1群の接続部を1つ以上のシグナリング回路に接続することが可能である。実施の形態は、コンフィギュレーションコマンドを発行するホスト論理部を備えたホスト装置と、電力供給部と、IOコネクタアセンブリとを有するシステムを含んでもよい。IOコネクタアセンブリは、電力供給部に接続された電圧レギュレータ、1つ以上のシグナリング回路、第1群の接続部、前記1つ以上のシグナリング回路に接続された第2群の接続部、及びコンフィギュレーションコマンドを受信するコネクタ論理部を含むことが可能である。コネクタ論理部は、前記コンフィギュレーションコマンドが第1のプロトコルに対応している場合には、前記第1群の接続部を前記電圧レギュレータに接続するように形成されてもよい。前記コンフィギュレーションコマンドが第2のプロトコルに対応している場合には、コネクタ論理部は、前記第1群の接続部を前記1つ以上のシグナリング回路に接続することが可能である。他の実施の形態はコンピュータが実行する方法を含み、該方法において、入出力IOコネクタアセンブリに対してコンフィギュレーションコマンドが発行される。前記コンフィギュレーションコマンドが第1のプロトコルに対応している場合には、前記IOコネクタアセンブリの第1群の接続部が、前記IOコネクタアセンブリの電圧レギュレータに接続されてもよい。本方法は、前記コンフィギュレーションコマンドが第2のプロトコルに対応している場合には、前記第1群の接続部を、前記IOコネクタアセンブリの1つ以上のシグナリング回路に接続することを行う。更に、実施の形態はコンピュータにより読み取ることが可能な記憶媒体を含み、該記憶媒体は、プロセッサにより実行される場合に、コンピュータに方法を実行させる命令群を有し、前記方法は、デバイスとIOコネクタアセンブリとの接続を検出するステップと、該デバイスに関するプロトコル分析を実行するステップとを有する。命令群は、該プロトコル分析に基づいて前記IOコネクタアセンブリに対してコンフィギュレーションコマンドを発行することを、コンピュータに実行させることも可能である。図1を参照すると、コネクタアセンブリ10とコネクタアセンブリ10に結合するように形成されたケーブル12を有する周辺装置図示せずとの間の有線接続が示されている。結合手段例えば、鍵形状及び前提としているシグナリングプロトコルは、例えば、USB技術、ディスプレイポート技術DisplayPortDP、例えば、ベサVideoElectronicsStandardsAssociationによる2011年1月の内蔵ディスプレイポート規格EmbeddedDisplayPortStandard:eDPバージョン13、サンダーボルト技術Thunderbolt、例えば、サンダーボルトTM技術ThunderboltTMTechnology;インテルコーポレーション登録商標による2011年のトランスフォーメーションPCIO、ペリフェラル要素相互接続エクスプレスPeripheralComponentsInterconnectExpress:PCIe例えば、PCIスペシャルインタレストグループ技術PCISpecialInterestGroupによるPCIExpressx16グラフィクス150WATX標準仕様10等に従っていてもよい。結合手段matingarrangementは上記のプロトコルの2つ以上に対応しているユニバーサルコネクタ技術に従っていてもよい。図示の例では、コネクタアセンブリ10はハウジング14と基板例えば、インターポーザ16とをハウジング14内に配置された接続部18と共に有している。コネクタアセンブリ10は、基板16に搭載されたトランシーバ論理半導体パッケージ20を含んでいてもよい。以下において詳細に説明されるように、ケーブル12に関連するデバイス又は装置又は機器のシグナリング及び又は電力の条件に依存して、半導体パッケージ20に存在する1つ以上のシグナリング回路又は電圧レギュレータvoltageregulator:VRのうちの何れかに選択的に接続されてよいという意味において、1つ以上の接続部18は交換可能interchangeableであってよい。図2はコネクタアセンブリ10図1の部分拡大図を示し、接続部18は、いくつものIO接続部22と、電力接続部24と、いくつものグランド接続部22とを、それらが基板16に結合された状態で含んでいる。図示の例において、IO接続部22は基板16の上面に搭載され、電力接続部24は基板16の底面に搭載されているが、接続部22、24、26の位置及び配置は状況に応じて異ならせることが可能である。上述したように、半導体パッケージ20は、必要に応じて接続部22、24、26に選択的に接続されてよいVR及び1つ以上のシグナリング回路を含んでいてもよい。図3Aを参照すると、回路板30が示されており、図示の回路板30は、IOコネクタアセンブリ32、電力供給部34及びホストデバイス36を含む。回路板30はコンピュータシステムのマザーボードとすることが可能であり、コンピュータシステムは、例えば、パーソナルディジタルアシスタントPDA、モバイルインターネットデバイスMID、ワイヤレススマートフォン、メディアプレーヤ、画像処理装置、スマートタブレット、デスクトップパーソナルコンピュータPC、サーバ等又はそれらの任意の組み合わせであってもよい。更に、ホストデバイス36は、様々なコンピュータ関連処理を可能にする論理命令を実行することが可能なプロセッサ及び又はプラットフォームコントローラハブPCH等のようなチップセット部品を含んでいてもよい。回路板30は、システムメモリ、集積メモリコントローラ、ネットワークコントローラ、グラフィックプロセッサカード等のような他の要素を含むことも可能であり、これらの要素の各々はIOコネクタアセンブリ32を介して通信するように形成されてもよい。図示の例において、IOコネクタアセンブリ32は、電圧レギュレータVR44及び1つ以上のシグナリング回路又は通信回路又は送受信回路46を有するオンコネクタ論理部onconnectorlogic42を含む。VR44はIOコネクタアセンブリ32に給電するだけでなくIOコネクタアセンブリ32に結合されている周辺装置図示せずにも給電するために使用されてよく、シグナリング回路46はIOコネクタアセンブリ32と周辺装置との間でデータ転送を可能にする。IOコネクタアセンブリ32は、交換可能な接続部として指定される第1群の接続部38を含むことが可能である。例えば、第1群の接続部38は上述した1つ以上のIO接続部22図2だけでなく電力接続部24も含んでよい。一方、第2群の接続部40は、1つ以上のIO接続部22図2に制限され、図示の例ではシグナリング回路46との固定された不変の接続を有する。従って第2群の接続部40は専用のIO接続部と考えてもよい。図示のオンコネクタ論理部42は、VR44、シグナリング回路46、第1群の接続部38、及びホストデバイス36に結合されたマルチプレクサ48を含む。周辺装置とIOコネクタアセンブリ32との接続が検出されると、ホストデバイス36は、例えば電力が周辺装置に印加されるべきか否かを判断するために、周辺装置に関するプロトコル分析を実行してもよい。プロトコル分析は、接続の位置、構成、用途等のような他の事項を特定することも可能である。例えば、第1群の接続部38が周辺装置に電力を供給するために使用される第1のプロトコルと、第1群の接続部38が周辺装置と通信するために使用される第2のプロトコルとを、IOコネクタアセンブリ32は利用又はサポートすることが可能である。従ってホストデバイス36はオンコネクタ論理祖部42に対してコンフィギュレーションコマンドを発行し、コンフィギュレーションコマンドが第1のプロトコルに対応していた場合、マルチプレクサ48は第1群の接続部38をVR44に接続する。一方、コンフィギュレーションコマンドが第2のプロトコルに対応していた場合、マルチプレクサ48は第1群の接続部38をシグナリング回路46に接続してもよい。図示のホストデバイス36はプロトコル分析に基づいてVR44の出力電圧を設定してもよい。第1群の接続部38がシグナリング回路46に接続される場合例えば、第2のプロトコルが使用される場合、VR44の出力電圧は、緩和された電力分配条件に起因して低レベルに設定されてもよい。実際、VR44は更に電力を節約し及び又はバッテリ寿命を延ばすために、場合によっては電力供給を遮断されてもよい。図3Bは代替的な実施形態を示し、回路50はIOコネクタアセンブリ52を、第1群の接続部54、第2群の接続部56及び第3群の接続部58と共に含んでいる。図示の例では、第2群の接続部58は1つ以上のシグナリング回路60との固定された不変の接続を有し、第3群の接続部58はVR62との固定された不変の接続を有する。従って第2群の接続部56は専用の電力接続部であり、第3群の接続部58は専用の電力接続部と考えられてもよい。一方、第1群の接続部54はマルチプレクサ64に接続され、マルチプレクサ64は、ホストデバイス66からのコンフィギュレーションコマンドに基づいてVR62又はシグナリング回路60のうちの何れかに第1群の接続部54を選択的に接続することが可能である。ホストデバイス66は、図示の例では電力供給部68に接続されているVR62の出力電圧を設定してもよい。図4は上述したコネクタアセンブリ32図3A又はコネクタアセンブリ52図3BのようなIOコネクタアセンブリが周辺装置と通信するための方法70を示す。本方法は一群の論理命令として実施されてもよく、一群の論理命令は、マシン又はコンピュータにより読み取られることが可能な記憶媒体例えばランダムアクセスメモリRAM、リードオンリメモリROM、プログラマブルROMPROM、フラッシュメモリ等や、設定可能な論理部例えば、プログラマブル論理アレイPLA、フィールドプログラマブルゲートアレイFPGA、複合プログラマル部論理装置CPLDや、一定不変機能の論理ハードウェア特定用途向け集積回路ASIC、CMOS、トランジスタトランジスタ論理TTL技術等のような回路技術を利用する、又はそれらの任意の組み合わせ等において保存されてもよい。例えば、方法70に示されている処理を実行するためのコンピュータプログラムコードは1つ以上のプログラミング言語のうちの任意の組み合わせで書かれていてもよく、例えば、C等のようなオブジェクト指向プログラミング言語や、Cプログラミング言語或いは同様なプログラミング言語のような通常の手続プログラミング言語等により書かれていてもよい。更に、方法70は上記の任意の回路技術を用いて実施されてもよい。処理ブロック72では、ホストデバイスが周辺デバイス周辺装置とIOコネクタアセンブリと間の接続を検出する。上述したように、ホストデバイスはプロセッサ及び又はPCHのようなチップセット要素を含んでもよく、周辺デバイスの検出はIOコネクタアセンブリの1つ以上のシグナリング回路により実行されてもよい。更に、周辺デバイスは、例えば、キーボード、マウス、カメラ、PDA、MID、ワイヤレススマートフォン、メディアプレーヤ、画像処理装置、スマートタブレット、フラッシュドライブ、外部ハードドライブ等又はそれらの任意の組み合わせを含むことが可能である。図示のブロック74では、周辺デバイスに関するプロトコル分析を実行する。プロトコル分析は、例えば、電力が周辺デバイスに印加されるべきか否かを判断すること、周辺デバイスに関する接続の位置、配置及び又は用途等を特定することを含んでもよい。ブロック76では、IOコネクタアセンブリに対してコンフィギュレーションコマンドが発行され、コンフィギュレーションコマンドは何れのプロトコルが周辺デバイスにより使用されているかを示すことが可能である。一例として、ホストデバイスは、USB、ディスプレイポート、HDMI登録商標、サンダーボルト、PCIe等のようなプロトコル同士を区別することが可能であるが、これらに限定されない。ブロック76は、プロトコル分析の結果に基づいてIOコネクタアセンブリに存在するVRの出力電圧を設定することを含んでもよい。ブロック78においてコンフィギュレーションコマンドを受信したことに応答して、ブロック80において何れのプロトコルが使用されているかをIOコネクタアセンブリが判別してもよい。図示の例では、システムは2つのプロトコルを区別しているが、状況に応じて、より多数のプロトコルが使用されてもよい。コンフィギュレーションコマンドが第1のプロトコルに対応していると判断された場合、ブロック82において、IOコネクタアセンブリの1つ以上の交換可能な接続部が接続されてよい。すなわち、上記の例においてブロック82は交換可能な接続部をIOコネクタアセンブリのVRに接続することを含んでもよい。一方、コンフィギュレーションコマンドが第2のプロトコルに対応していると判断された場合、図示のブロック84において、交換可能な接続部を第2のプロトコルに従って接続する。すなわち、ブロック84は交換可能な接続部をIOコネクタアセンブリの1つ以上のシグナリング回路に接続することを含んでもよい。従って、専用の電力供給部又はシグナリング回路のうちの何れかにIOコネクタアセンブリの接続部を選択的に接続することにより、本願で説明される技術は、要求に応じてIOシグナリングアーキテクチャに帯域幅を追加することが可能である。交換可能な接続部を利用することは、真にユニバーサルなIOコネクタ、プラットフォームの小型化及び更なるスケーラブルなアーキテクチャを実施できるようにする。更に、周辺デバイスが各自自身の電源を有し及びホストプラットフォームから電力を要しない状況を動的に確認することで、改善された電力管理を行うことが可能になる。本発明の実施の形態は、全てのタイプの半導体集積回路ICチップと共に使用可能である。これらのICチップの具体例は、例えば、プロセッサ、コントローラ、チップセット要素、プログラマブル論理アレイPLA、メモリチップ、ネットワークチップ、システムオンチップSoC、SSDNANDコントローラASIC等であるが、これらに限定されない。更に、図中、信号導通ラインが線又はラインで表現されている。より多い種類の信号経路を区別するために幾つかは異なっていてもよいし、多数の信号成分経路を指定するために番号ラベルを有していてもよいし、及び又は主要な情報が流れる向きを示すために1つ以上の端部に矢印を付けててもよい。しかしながらそれは限定の仕方として解釈されるべきではない。むしろ、そのような付加的な詳細情報は回路の理解を促すように1つ以上の実施形態に関して使用されてよい。付加的な情報を有しているか否かによらず、表現されている任意の信号ラインは、実際には複数の方向に流れる1つ以上の信号を有し、適切な何らかのタイプの信号形式例えば、差動対で実施されるディジタル又はアナログ伝送路、光ファイバ伝送路、及び又はシングルエンド伝送路等により実施されてもよい。具体的なサイズモデル値範囲が使用されているが、本発明の実施の形態はそれらに限定されない。時を経て製造技術例えば、フォトリソグラフィ技術が成熟するにつれて、より小さな装置を製造できるようになることが予想される。更に、ICチップ及びその他の要素に対する周知の電源グランド接続等は、図示及び説明の簡明化の観点からは図示されていてもいなくてもよく、本発明の実施の形態に関する所定の特徴を曖昧にしないように配慮されている。更に、本発明の実施形態を曖昧にしないように装置又はシステムはブロック図形式で示され、そのようなブロック図形式に関する詳細な事項は実施形態が使用されるプラットフォームに大きく依存し、すなわちそのような詳細な事項は当業者によく知られている。本発明の具体的な実施形態を説明するために具体的な詳細例えば、回路が説明されているが、本発明の実施形態はそのような具体的な詳細によらず又は変形させながら実施されてもよいことは、当業者にとって明らかであろう。従って本説明は限定ではなく例示として解釈されるべきである。結合されるcoupledという用語は、対象の複数の要素同士の間の直接的又は間接的な如何なるタイプの関係をも示すように使用されており、電気的な接続、機械的な接続、流体による接続、光学的な接続、電磁的な接続、電気力学的な接続又はその他の形式による接続に対して使用されてよい。更に、第1、第2等の用語は本願において説明を促すためにのみ使用されているに過ぎず、特に断りのない限り、特定の時間的又は時系列的な意味を担ってはいない。本発明の実施形態に関する広範囲に及ぶ内容が様々な形式で実現可能であることを、当業者は上記の説明から認めるであろう。従って本発明の実施形態は特定の具体例に関して説明されてきたが、本願の明細書、特許請求の範囲及び図面を参照することにより他の変形例も当業者に明らかになるので、本発明の実施形態の真の範囲は説明された例に限定されるべきではない。