"荷電粒子のビームを用いてターゲットを照射する方法であって、上記粒子が通過可能な複数のアパーチャを備えたパターン決定手段102を用意し、上記アパーチャを通って上記パターン決定手段を横切る上記ビームを上記パターン決定手段に照射することにより、上記アパーチャと同数のビームレットからなるパターン化ビームpbを形成し、上記パターン化ビームによって、上記ターゲット14、40上の位置において、第1の幅wを有するとともに上記複数のアパーチャの少なくとも一部のアパーチャイメージを備えるビームイメージを形成し、上記ビームのうちの少なくとも一部を上記ターゲット上に設けられたマーカ41、42に衝突させることにより、上記ターゲットに第2の照射をさせ、上記アパーチャイメージが形成されるイメージ面において、上記パターン決定手段に対して上記ターゲットを経路に沿って相対移動させ、適当なハイサンプリングレートを用いた検出システムにより上記第2の照射を測定し、測定された上記第2の照射が最大値または最小値といった極値を得るとき、上記ターゲットの位置を調整する方法。連続する露光工程の間に、上記基板面が、上記ターゲットを移動させるスピードと同じスピードで上記ターゲットを移動させる、請求項1に記載の方法。上記マーカは、複数の層構造の一部である構成を備えており、この構成は、上述のプロセスのうちの少なくとも一つにおいて上記ターゲット上に形成された、請求項1または2に記載の方法。上記マーカは、特徴的なオージェ電子放射を含む第2の放射をするのに適応している構成要素を備えており、上記検出システムは、上記オージェ電子放射を検出することに適したエネルギー選択検出器を用いている、請求項1ないし3のいずれかに記載の方法。上記マーカは、後方拡散特性収率を有する構成要素を備えている、請求項1ないし4のいずれかに記載の方法。上記ターゲット上において実行される連続した粒子ビーム露光工程を備えており、これらの粒子ビーム露光工程においては、同一の上記パターン決定手段を用いており、また、上記ターゲットを同じように上記パターン決定手段について相対移動させている、請求項1ないし5のいずれかに記載の方法。上記進行距離は、一連の露光工程における特徴的な画素露光期間において上記ターゲットが相対移動する距離の倍数である、請求項1ないし6のいずれかに記載の方法。以下に述べる本発明に係る最良の実施形態は、米国特許6768125号において開示されたPDシステムおよびラージリダクションプロジェクティングシステムを備えた、PML2タイプの粒子ビーム露光装置を改良したものである。以下に、まず、本発明に関連のある範囲で、上記装置についての技術的背景を述べる。次に、本発明にかかる実施形態について詳細に述べる。なお、本発明は、以下で述べるPDシステムの実施形態や特定の設計に限定されない。以下で述べる実施形態や特定の設計は、本発明の実施可能なもののうちの一つを表したものに過ぎない。照射ステージとともに粒子ビームを用いたその他の工程にも、本発明を同様に適用することができる。<PML2システム>図1に、本発明に係るマスクレス粒子ビームプロセス装置PML2の概略図を示している。以下では、本発明を開示するために必要なものについてのみ、上記装置について詳述している;理解の便宜上、図1に示されたPML2の構成部品の大きさは実際のものと異なっている。特に、粒子ビームの横幅は実際のものと異なっており誇張されている。詳細については、読者は米国特許6768125号を参照できる。上述したように、上記PML2システムにおいて、粒子源より発生した粒子ビームが用いられる。照射光学系は、上記ビームを広幅のビームへと変化させる。この広幅のビームは、ターゲット表面に投影されるビームパターンを決定するため規則的に配列されたアパーチャアレイを備えるPD手段を照射する。個々のアパーチャによって、微小ビームが形成される。また、ビーム粒子が個々のアパーチャを通過し、さらに、上記ターゲットに向かい進行するといった状態スイッチオンにさせるため、または、この状態にさせないスイッチオフため、各ビームが上記アパーチャを通過させられるか否かは制御される。上記アパーチャアレイに進行する上記ビームは、上記アパーチャの空間的な配置により現されたパターン情報を伝えるパターン化ビームを形成する。上記パターン化ビームは、粒子光学照射システムにより、上記ターゲットたとえば半導体基板上に照射される。上記ターゲットには上記アパーチャのイメージが投影され、この投影された部分において、上記ターゲットが加工される。上記ビームにより形成された上記イメージは、それぞれのチップ面をこえて、ある直線経路に沿って移動する;上記移動方向に垂直な方向における追加のビームスキャンは不要である上記ターゲットステージの横方向への移動エラーを埋め合わせるために必要である場合を除く。装置100の主要な構成要素は-たとえば図1では下方に進行している、リソグラフィビームlb、pbの進行方向に沿ってこの順で-照射システム101、PDシステム102、投影システム103、および、ターゲットとしての基板14を含むターゲットステーション104を備えている。粒子光学系101,103は、静電レンズまたは電磁レンズを含む。装置100における電気光学部品101,102,103は、リソグラフィビームlb,pbが、装置100の光軸に沿って妨げられることなく伝播することができるように、高真空状態に保持された真空容器図示略に収容されている。照射システム101は、たとえば、イオン源11と、このイオン源の位置を決定するイクストラクター11aと、粒子フィルタージェネラルブランカー12と、コンデンサレンズ系13により実現される照光光学系と、を備えている。用いられるイオンは、たとえば、水素イオンや重イオンである;本開示における文脈において、重イオンとは、O,Nのイオン等のCよりも重い元素のイオン、または、Ne,Ar,Kr,Xe等の不活性ガスを指す。イオンではなく、上記粒子として、電子銃から放射された電子を用いてもよい。もしくは、一般に、その他の荷電粒子を同様に用いることができる。イオン源11は、比較的エネルギーの広がりが小さく、たとえばΔE=1eVの、概して数keVたとえば上記PD装置102では5keVといった一定の運動エネルギーを有するArイオンなどの、主に特定の種類の荷電イオンを放射する;しかしながら、イオン源が、他の種類の荷電粒子を同様に放射することは避けがたい。速度/エネルギーによるフィルター12は、このような意図しない粒子を取り除くために用いられる;この装置は、上記ビームレットを再配置する間、上記ビームを全体として消滅させるためにも用いられる。電子光学コンデンサレンズシステム13により、イオン源11から放射されたイオンは、広い幅をもったもの、すなわちリソグラフィビームlbとして機能する、非常にテレセントリックなビームとなる。上記ビームのテレセントリシティは、上記PD装置の位置における光軸から±25μradのデビエーションの範囲内におさまる。その結果、光軸からテレセントリシティの幅は、上記基板の位置における光軸から±5mradのデビエーションの範囲内におさまる。ここでは、PD装置および基板における200倍のリダクションシステムおよび等エネルギー粒子を想定している。そして、リソグラフィビームlbは、その位置を保つために必要な装置とともにPDシステム102を構成するPD装置を照射する。上記PD装置は、リソグラフィビームlbの経路中において特定の位置に保持されている。リソグラフィビームlbは、複数のアパーチャ21により構成されているアパーチャパターンを照射する。上述したように、それぞれの上記アパーチャは、上記ビームレットが個々のアパーチャを通り、上記ターゲットに到達するといった状態であるスイッチオンつまりオープンである状態となる;このとき、上記アパーチャは、入射してくる上記ビームレットを通過させている。一方、上記アパーチャはスイッチオフつまりクローズされた状態となる。この場合、上記ビームレットが上記ターゲットに到達する前に、上記ビーム経路に上記ビームレットが吸収されるかのように、もしくは、上記ビームレットが取り除かれるように、個々のビームレットのビーム経路が作用される;このように、上記アパーチャは、上記ビームが通過不能な状態、または、ほとんど通過できない状態になる。スイッチオンされた上記アパーチャの上記パターンは、上記基板上において露光するパターンに応じて決定される。この上記パターンの選択は、これらの上記アパーチャが上記ビームlbを通過させる事が可能であるPDデバイスの部分だけであるように行われる。そして、上記ビームlbは、上記アパーチャから現れるパターン化ビームpbになる図1におけるPDシステム102の下部分。上記PD装置の設計や作動方法は、特にこのPD装置のブランキングプレートに関して、以下に詳細に述べられている。図1には、多数のビームレットのうち5本のビームレットだけがパターン化ビームpbとして示されている。左から二つ目のビームレットは、吸収プレート17に吸収されるかのように、スイッチオフされている;一方、スイッチオンされたビームレットは、吸収プレート17の真ん中の開口部を通過し、そして、上記ターゲット上に照射されている。パターン化ビームpbのパターンは、電子光照射システム103によって、スイッチオンされたマスクアパーチャ21のイメージが形成される基板14上に投影される。電子光投影システム103は、たとえば、200分の1の縮小倍率を有する。基板14は、たとえば、フォトレジスト層により覆われたシリコンウェハである。ウェハ14は、ターゲットステーション104のウェハステージ図示略により、保持され、配置されている。第2の照射を検出する検出器15は、上記ビームに対する、基板14の正確な位置を検出するために用いられる;これについては、後に詳述されるマーカ読み込み。電子光照射システム103は、クロスオーバーc1を有する電子光照射ステージおよびクロスオーバーc2を有する電子光投射ステージといった、2つの連続する電子光投射ステージから構成されていることが好ましい。静電イメージングシステムの技術的な説明は先行文献においてよく知られているため、照射装置に用いられる静電レンズ30を象徴化したものだけが、図1に示されている。第1の上記電子光照射ステージは、PD装置のアパーチャ面を中間イメージとして映し出す。第2の上記電子光照射ステージは、次々とこの中間イメージを上記基板表面上に映し出す。いずれの上記電子光照射ステージも、クロスオーバーc1、c2を通して、縮小してイメージを映し出す;上記中間イメージは反転するが、上記基板上に映し出される最終イメージは正立である反転しない。いずれの上記電子光照射ステージにおいても、縮小倍率はともに約14倍である。その結果、両ステージ全体としての縮小倍率は200倍となる。この程度の縮小倍率はリソグラフィーの構成に特に適している。これにより、PD装置において小型化してしまうといった問題を軽減することができる。上記静電レンズは、主に静電電極から構成されている。一方、磁気レンズが用いられることもある。上記イメージを、光学軸cxに垂直である方向に沿って、少し横に移動させる手段として、偏向手段16が上記照射ステージの一方または両方に設けられている。米国特許6768125号において記載されているように、このような偏向手段は、たとえば、複数電極システムと考えられている。さらに、上記基板面上で上記パターンを必要に応じ回転させるため、磁気コイルが用いられることもある。上記偏向はパターン化ビームbpそのものの横幅と比べて極めて小さい。本発明において要求される偏向は単一のビームレットの横幅の何倍もあるものの、単一のビームレットの横幅は、ビームレットbp全体の横幅より極めて小さいため、上記偏向の距離はパターン化ビームpbの幅より少なくとも一桁以上小さいものに過ぎない。上記PDシステム102に形成される上記パターンを制御することで、任意のビームパターンを発生させ、さらに、このパターンを基板に対して移動させることができる。また、上記基板が上記ビームの下で移動するスキャニングストライプ露光方法が用いられることが好ましい。よって、シンブルフォーカスドビームシステムにおけるように、上記ビームの位置が常に変化し、そのため、上記ビームをほぼ止まっている上記ターゲット上でうまくスキャンするような、ビームスキャニング方法は必要とされない。図17には、2つのプレートが配置されたPDシステム102の一実施形態における縦方向の要部断面図を示している。この配置は先行文献に記載されているが、本発明にも適している。第1のプレート201は、一組のアパーチャ21を備えたアパーチャプレートである;多数のアパーチャのうちの3つだけが示されている。プレート201は、アパーチャ21を通して、ビームレットb1、b2、b3に対応する数を決定する。アパーチャ21は、上述したように、上記ターゲットに映し出される。米国特許6768125号に記載されているように、アパーチャ21は、上記ターゲット上のアパーチャのイメージの相対移動方向に並行であって互いに重ならないような列を形成し、整然と配置されている。それぞれの上記列において連続したアパーチャ間のオフセットは、上記アパーチャの幅の倍数である事が好ましい。一方、上記アパーチャが上記ターゲット上を走査中において上記ターゲットを完全にカバーするために、上記アパーチャの列は共に、すみやかに移動する。上記PDシステム102における第2のプレート202は、ブランキングプレートと呼ばれている。第2のプレート202は一組の開口部を有している。これらの開口部の位置は、アパーチャプレート201におけるアパーチャ21の位置に対応する。しかしながら、これらの開口部の幅は、ブランキングプレートに遮られずにビームレットを通過させるため、アパーチャ21の幅より大きいものとなっている。ブランキングプレート202における上記開口部は、対応する上記ビームレットを、僅かであるが、十分に偏向させるため、電極221を備えている。個々のビームレットは、以下に詳述するように、それぞれ偏向させられる。さらに、上記ブランキングプレートは電子制御のための回路や電極の電気供給装置をも備えている。PD装置のより基本的な詳細は、米国特許6768125号や関連する先行文献に記載されている。本発明に係るブランキングプレートの回路の好ましい配置は、以下に示されている。図18は、先行技術の上記PD装置におけるアパーチャの配置の平面図である。上記アパーチャは、クロスハッチが付された四角形として表されている。上記アパーチャは、クロスハッチがされた四角形として表されており、上記方向は、上記横方向が露光工程図19参照の間の基板の相対移動の方向に一致するように決定される。この方向に沿って、上記アパーチャは複数の横列に沿って、等間隔に配置されている。隣接する横列における上記アパーチャはオフセットされて配置されている。これにより、上記アパーチャの配置が千鳥配置となっている。上記アパーチャのオフセットの大きさは上記アパーチャの幅wの整数倍である。示された例において、オフセットは3wである。上記アパーチャの配置は3列ごとにそれ自身が繰り返されるようになっている。このように、上記アパーチャのパターンは、3×3wずつ離間して、横方向に繰り返されるように配置されている。その結果、それぞれのアパーチャは、上記アパーチャを囲む四角形で表された、9w2、すなわち3w×3wの分割されたセルスペースを有している。このPD装置に用いられる公知技術に関する書込み方法は、図19、図20を参照しつつ上述した。図18に示す配列は、米国特許6768125号で述べられているように、アパーチャを有さない部分があることで、規則的でない場合がある。たとえば、上記パターン情報の内部処理用回路のためのスペースが必要であるためである。<書き込み方法>従来の書込み方法図19参照と比較して、上記APSにおける、そして、上記APSに入力するデータ移動を低減させる事が可能な書込み方法を、我々は提案する。我々は、この方法をトロット法と呼ぶ。なぜなら、個々のビームレットの動きが、小走り、すなわち、トロッティングしている馬の対角線状の脚の動きの様であるからである。図2には、かなり単純化した例を用いて、本発明に係るトロット法の基本的な概念について記載されている。ターゲット40には、たとえば、露光のためレジストで覆われた、シリコンウェハが用いられる。ターゲット40は、多数のビームレット図2では、理解の便宜上、AないしEと示された5本のビームレットのみを示しているがターゲット40に衝突する間、速度vで移動する。それぞれのビームレットは、図2の最上図から最下図までの1の画素露光サイクルT1の間に、上記レジストに、一つの画素に対する完全なドーズをする。上図において、クロスハッチがされている部分はプログラムされたパターンに従って完全に露光された画素を示しており、その一方、一方向のみのハッチがされている部分は露光されている途中であり、必要なドーズがなされている部分を示している。上記ターゲットは、図2の最上図の上の位置に固定されていることが想定されている上記PD装置に対して移動させられる。しかしながら、上記書込み方法は、上記ターゲットの相対移動が多数の画素をカバーしているにもかかわらず、個々のビームレットが上記ターゲット上に衝突する位置が個々の画素露光サイクルの間、ある画素の位置において固定されていることを必要としている。そのため、上記ビームレットを、上記イメージ光学系の偏向手段図1における偏向装置16を用いて偏向させる。上記ターゲット上で露光される画素の幅をwで示している。隣接するビームレット間の距離をN’wで示している。N’は、ある線上に平行に入射するビームレットの数Nより1大きい。N’がN1であるというのは、N’とNとを互いに素とするための一例である;Nと互いに素であるその他のN’を、代わりに用いても良い。このようにNとN’とを決定すると、N’回の露光サイクルにより、隣接する画素を露光することが可能となる。図2における場合においては、N=5,N’=N1=6である場合を示している。図2のt=0:0における最初の最上の図に示されているように、時間tは露光サイクルの開始時点における初期状態から始まる。そして上図において、時間tは、ターゲットの連続的な移動が画素の幅wだけなされたときの時間t=0:1、ターゲットの移動が画素の幅wの2倍である2wだけなされたときにおける時間t=0:2図示略、として連続的に示されている。t=0:5t=0:Nであるとき、上記ターゲットは、画素幅の5個分の距離5wを進んでいる。このとき、露光工程の最終段階である。その後、図2の最下図で示されたように、上記ビームレットは、t=1:0t=1:0はt=0:Nのすぐ後の時間である;すなわち、t=0:Nδ=1:0、δはビームレットを次に露光する画素にスイッチさせるための短い時間において、次の画素露光サイクルを開始するために、他の画素の組を向く。個々の露光サイクルにおいて、上記PD装置のそれぞれのブランカーをオンまたはオフにスイッチングすることは、プログラムされたパターンにより制御される。たとえば、対応するビームレットに照射されるある画素が、最大値の25のドーズをされる場合、そのビームレットに対応する上記ブランカーが、上記露光サイクルのうちの25の時間、開口していなければならない。図2図19も同様において上記ビームレットの傾きは、かなり誇張して記載されていることに注意すべきである;ウェハプロセスのそのものの図をありのまま描いたならば、ビームレットの傾きの角度は非常に小さく、それを視認できないからである。さらに、ビームレットの進行方向に影響を与えることなくビームレットのセットを横に移動させることも、たとえば、静電電極の連続するセットを用いることにより可能である;このとき、ビームレットの傾きの角度は全く変化しない。そして、偏向の幅は、z軸に対称に適切に決定されてもよい。上記ウェハにおける隣接するビームレットの間の距離N’wのある代表的な値は、180μmである。個々の画素上の上記ビームレットの位置は、たとえば、静電電極などのイメージングシステムを備えた適切なイオン光学装置などにより、制御される。図3最上図は、上記ビームレットの空間的な偏向値xを時間の関数として示している。上記アパーチャは常に空いているわけではない。上記ビームレットや電極は、ビームレットの向きを変化させた後に一時的に生じる振動を安定させるための、図3においてTsで示された一定の安定時間を必要とするからである。安定時間Tsは、露光サイクルT1における僅かな時間である。上記画素露光サイクルT1のうちの残りの時間、すなわち使える時間Tu=T1-Tsは、画素露光に用いられる。時間Tuは、確実に露光するため、適切なドーズが個々の画素に与えられる露光時間である。図3には、図2の各図における時間についても示されている。図2においてt=0:0とt=0:1のような連続する図の間における時間は、dt=Tu/Nここではdt=Tu/5である。一方、図2の下から2つ目の図と最下図との間の時間はTsである。図2に示された書込み方法は、上記ブランカーの配置では、余分なものは示されていない。そのため、あるブランカーセルが機能しなくなった場合に、上記ブランカーの故障態様に依存してそのブランカーに対応する画素が常に露光され、または、常に露光されない、といったことが生じるおそれがある。ある画素を露光するブランカーセルの数を2倍、3倍とすることで、リダンダンシーを簡単に増やすことができる;一般には、K倍である。上記アパーチャの3倍のリダンダントなものすなわちK=3が、図4に代表的に示されている。リダンダントなブランカーの距離はNwの整数倍であることに注意すべきである。たとえば、リダンダントではないN’個の連続するアパーチャがK組ある場合が考えられる。そして、リダンダントなアパーチャのK個のブロックは、一列に書き込むことができる。これらK個のそれぞれのブロック間のオフセットは、N’Nwである。これに代わる配置は、それぞれのブロックにおいてK個の連続するリダンダントなアパーチャを備えており、N個のブロックが適切に配置されているものであるたとえば、あるブロックの最後のアパーチャと、次のブロックの最初のアパーチャとの間の距離が、N’wである;ブロック間のオフセットはKNwである。本発明にかかる実施形態において、図2、図4を参照して上述した、リダンダントでなく、または、リダンダントなアパーチャを用いた書込み方法が、組み込まれてもよい。図5には、N=3,N’=4,K=2であるときの単純な例が記載されている。上記ビームレットは、A1、A2、B1、B2、C1、C2として示されている;それぞれリダンダントなビームレットを示している数字1もしくは2とそれぞれ異なるリダンダンシーグループであることを示しているA、Bとが組み合わされたものである。ビームレットA1、A2は、リダンダントであって、Nw=3wの距離だけ離間している。連続するリダンダントなグループにおける上記ビームレットの間の距離、たとえば、ビームレットA1またはA2と、ビームレットB1またはB2との距離は、nNN’wである。ここで、nNN’とNとは互いに素である。図3では、時間Tuおよび上記ビームにおける流量は、一つの画素に対する最大ドーズの量をリダンダンシーファクターK’で割ったものが、時間Tuに間に一つのアパーチャを通過できるように、決定される。ここでは、リダンダンシーファクターをK’としたが、たいていの場合Kに等しい。しかしながら、全てのリダンダントな縦列が作動しているとはいえない場合、K’にはKより小さいものが用いられる。個々の画素についてのデータのロードがそれぞれ行われ、偏向xのリセットがそれぞれの画素に対してなされる、図20に示された先行文献に係る方法と比較して、本発明によれば、図3に示した偏向xの各鋸歯サイクルにおける使える時間Tuは、多数の画素をカバーする。さらに、画素の露光に関するデータをロードすることが、図3における画素偏向信号pAないしPEとして示されているように、上記画素のそれぞれのグレイレベル以下のデータコーディングを参照に応じて、サイクルTuにおいて何度も行われてもよい。<ブランカープレートの構造>以下に、ブランキングプレート202の電子的な構造が開示されている。本開示にかかる構造によれば、上記書込方法の規則に従い、書き込み方法を実行することが可能となる。図6には、このようなブランキングプレート60の全体のブロック図が示されている。上記ブランキングプレートは、論理回路やブランキングアパーチャを含む単一のウェハダイから、物理的に形成されていてもよい。ブランキングプレート60は、2以上のウェハを積み重ねられ、または、2以上のウェハを複合された構成のものから、形成されていてもよい。たとえば、上記論理回路を含んでいるダイが、ブランキング電極を含むダイと接合されていてもよい。上記開口部は、それぞれC個のアパーチャを備えている2R本の横列に沿って、アパーチャフィールド61に配置される。これにより、上記ブランカーセルが、2R本の上記横列の延びる方向図6では横方向と垂直である方向図6では縦方向に、C本の縦列になっているように見える。それぞれの横列における上記ブランカーエレメンツアパーチャの数Cは、N×N’またはN×N’の整数倍と等しいことが好ましい。上記ブランカーセルは、2つのAPSメモリ列62N、62SN、Sは、それぞれノース、サウスを意味しているを用いて、縦方向にアドレスされる。これらの2つのAPSメモリ列62N、62Sは、たとえば、高ビット密度を可能とするデュアルポートスタティックRAMなどである。上記メモリには、読み込みおよび書き込みモードにおいて、ブランキングプレート60の外部接続インターフェイス63からアクセスすることができる。論理制御器64は、与えられたコマンドやデータを、上記外部接続インターフェイス63を通して、インタープリタする。これにより、上記メモリ列62N、62Sのアドレス部65を作動させ、そして、制御信号66クロック信号やイネーブル信号などをアパーチャフィールド61における上記ブランカーセルに送る。ノースRAMデータは、図6において上側のR本のアパーチャ横列にデータや制御信号を送る。一方、サウスRAMは、下のR本のアパーチャ横列と接続されている。以下に示す実施形態において、メモリ列62N、62Sは、個々の特性を有するメモリユニットにより実現される多数のメモリブロック67から構成されている。各メモリブロック67には、デュアルポートRAMDPRAMが用いられている。このようなDPRAMは、ASICベンダーライブラリーのうち標準的なライブラリーエレメントである。他の実施形態において、ブランキングプレート60のメモリは、たとえば、2つのメモリバンクメモリ列62N、62Sに対応するや、1つのメモリやから構成されていてもよいことは明らかである。メモリユニットのメモリサイズにもよるが、多数のメモリブロック67が個々のメモリユニットにより構成されている場合も考えられる。図7によると、各メモリブロック67のRAMは、ASICにおいて高記録密度を可能とする静的記憶装置から構成されている。それぞれのRAMブロックの全体のコンテンツには、ポートA,Bにより示された2つのポートを通して、アドレス可能である。以下で説明するように、ポートA,Bにはそれぞれ、アドレスバス、データバス、および、追加の制御信号、から構成されるそれぞれのアクセス手段によりアクセスすることができる。これらの2つのポートにより、2つの異なる位置からの情報が同時にアクセスすることが可能となる。データ幅やアドレス幅は必ずしも同じ幅である必要はないことに留意すべきである。たとえば、メモリを、ポートAにおいては8ビット、ポートBにおいては32ビットとして構成することも可能である。図8は、ある半分の縦列HC1を描いたものである。これは、本発明に係る好ましい実施形態における、上記ブランカーの縦列のうち、上半分ノースに対応する部分である。ブランカーセルは、小さな方形アパーチャを含む四角形として、ブランカー0、ブランカー1ブランカーR-1として象徴的に示されている。上記縦列の下半分の部分は、縦列HCの上半分の部分に対称アパーチャフィールド61の横方向の中間軸に対称である。さらに、縦列HCと同一のその他の縦列が、左右方向に何列も配列されている。上記ブランカーの情報は、ポートAを通り、DPRAM82に記憶される。その後、制御ライン84を通る制御信号データとして、ポートBを通り各ブランカーに伝達される。各ブランカーは、上記DPRAMから入力されたデータを記憶するための1ビットメモリフリップフロップを備えている。図8における配置において、制御ラインデータの幅bwは2ビットbw=2である。bwは他のビットであってもよい。また、bwの整数倍となるように上記ブランカーの数Rを決定するのがよい。bwの値を大きくすれば、全ての縦列をリローディングする時間をより小さくできる。bw個のセルからなるグループを作動させるイネーブルロー信号er0、er2erR-2によって、個々の上記ブランカーセルは、適確な時間に上記DPRAMからのデータを記録することができるようになっている。ある時点においては、1つのイネーブルロー信号だけがアクティブであるので、制御ライン84における上記データは、適確なブランカーセルグループにロードされる;それから、次のブランカーセルグループにデータがロードされる。たとえば、R=128、bw=8であるとき、縦列は、128/8=16クロック周期でリロードされる。このとき、70MHzの設計であったなら、230nsでリロードされる。上記ブランカーセルのインターリーブなリローディングができるように、十分なメモリがあることが好ましい:ポートAを通して一方のアドレス領域A0をリロードし、同時に、他方のアドレス領域A1に記憶されたデータを、上記ブランカーセルにロードするために、上記DPRAMのメモリは、2つのアドレス領域A0、A1に分割されている。上記バンクが切り替えられる次の画素露光工程において、ポートAを通して、ある一方のアドレス領域A1がリロードされる。これは、他方のアドレス領域A0に記憶されたデータが、上記ブランカーセルにロードされる間に行われる。効率的な書込みアルゴリズムのためには、制御ライン84をセットする静的データを用いることが有益である。この静的データは、同時に、全てのブランカーセルをブランキングモードアパーチャがスイッチオフされた状態にすることができる。これは、マスクアウト信号により作動するマスクブロック83を用いて行われる。通常作動時にはマスクブロック83は、ポートBからのデータを通過させているが、上記マスクアウト信号がセットされた場合、図8に示された上記半分の縦列におけるあらゆるブランカーセルのデータは1にセットされる。さらに、全体ブランカーイネーブル信号を実現することも可能となる。この信号を用いると、上記アパーチャフィールドにおける全てのアパーチャを、同時に切り替えることができる。この信号は、たとえば、あらゆる半分の縦列のマスクアウト信号やイネーブルロー信号を処理するものである。本実施形態では、全く露光されていない状態最小ドーズ、すなわち0と、完全に露光された状態画素において最大ドーズ、すなわち100、公開特許2005/0242303A1参照との間の露光ドーズがされた状態、つまりグレイレベルの露光をすることができる。gが100の段階を表すとき、上記グレイレベルは0からg-1の離散的ステップとして実現される。実現可能なグレイレベルにおける数gについて、以下に述べる実施形態において述べる。図9は、8のグレイレベルを有する制御装置の作動のg=8、3ビットタイミング図を示している。時間は横方向に沿って進む。時間Tuは、gのタイムスロット期間に分かれている。このタイムスロットのいずれかにおいて、所望のグレイレベルに応じて画素が露光される。たとえば、8のうち5のグレイレベルとする場合、それぞれの時間Tuにおいて8度のタイムスロットがあり、それらのうちの5回において、スイッチオンすればよい。時間Tuにおいて、ある画素に対するドーズをgグレイレベルとしたい場合、時間Tu内に、上記ブランキングセルをg回リロードすればよい。上記ブランカーセルグループは、イネーブルローにより順に示されている。タイムスロットは、g0~g7として示されている。ブランカーセルの完全なロードは、使える時間Tuの間においてなされるものである。データは、g度連続でタイムスロットに相当するブランカーセルにロードされる。そしてそのデータは、図9に示された個々のタイムスロットの開始時点で処理される;同様に、次に続く露光サイクルのための次のデータがロードされる。ロードする時間は、図9において示されたブランカーセルグループによって互いに異なっていることに注意しなければならない。時間Tuの終了時には、最終のグレイレベル期間g7が終了した後、それぞれのブランカーセルグループがスイッチオフされる;これは、図8に示されたマスクアウト信号を通して制御されるマスクブロック83により行われる。次の露光サイクルの第1のグレイレベル期間g0がロードされ、実行されるまで、スイッチオフ状態は保持される。示されたタイミング図によれば、上記APSが最適なドーズの準備をしている。図3において、時間に対する偏向xを示した図の下に、時間Tuにおける5つの異なるアパーチャのデータストリームの一例を記載している。これらのデータストリームは、上記グレイレベルのデータからAPSにおいて直接発生している。この方法について以下に詳述する。<データエンコーディング>実施例では、発生するパターンはグレイレベルを含んでいる。このパターンは、画素が全く露光されない状態つまり0から、画素が完全に露光される状態つまり100までの幅を有する、gのグレイレベルの露光をすることができる。gのグレイレベルに対して、gビットが上記SRAMに記憶されるため、これはデータのオーバーヘッドを招く。上記外部接続インターフェイスを通るデータのレートを小さくすれば、グレイレベルGG=ldgbitだけを上記APSに送り、上記APS内部でグレイレベルG―bitからgアパーチャビットに変換することが可能である。これは、DPRAMにデータが記憶される前や、上記DPRAMからのデータを読み込み、そのデータを上記ブランカーセルに送っているときに、行われる。上記データが最初に変換され、そのデータが上記DPRAMに記憶された場合において、それぞれのグレイレベルはビットのベクトルに変換されていなければならない。連続するベクトルすなわち、隣接するアパーチャのベクトルは、行列へと変換される。ある特定の数を選択した後、便宜上、グレイレベルとして同じ数はg×g行列を得るために用いられる。この行列は転置行および列を替えるされ、上記DPRAMに書き込まれる。一方、上記DPRAMにおける記憶の後における変換遅延変換は、メモリ領域をセーブする。上記制御器は、上記外部接続インターフェイスを通して与えられたデータのデータフォーマットを変換する必要がない。図10は、リダンダントな縦列を用いて遅延変換を実施するための論理図の一例を示している。2つの同一の半分の縦列HC1.0、HC2.0が、図10に示されている。理解の便宜上、図4を参照して説明したリダンダントであるもののうち2つの縦列だけ、図10には示されている;第2の縦列HC2.0は、その他のリダンダントな縦列を代表して記載されている。残りの縦列、特に、他のリダンダントでない画素を露光するための縦列は、記載されていない。全ての縦列に共通して用いられるものであり、それぞれのグレイレベル期間の後にアップデートされる、追加の時間信号840が用いられる。第1の縦列HC1.0に対するDPRAM論理871は、受け取ったデータを、リダンダントな半分の縦列のセットに、幅Gbwのフルデータとして送る。イクストラクター841は、グレイレベル情報を変換し、これを、以下でさらに述べる時間信号に基づいて第1の半分の縦列HC1.0のためのシングルビットデータbwビットのデータに復元する。Gbwの幅のフルデータは、次の縦列HC2.0の上記DPRAMに送られる。従って、縦列HC2.0のDPRAM論理872は、次の露光工程においてコピーされたデータを用いることができる;上記アドレス情報だけは、制御論理から供給される。この工程は、縦列HC2.0と同様に、その他のリダンダントな半分の縦列図示略においても、行われる。縦列HC1.0、HC2.0はリダンダントな書込みをするために設けられているから、それらは必然的に同一のグレイレベルデータで作動することに、注意しなければならない;グレイレベルデータを、個々のオン、オフデータに変換することは、個々のイクストラクター841、842においてなされる。図10に示された図では、縦列HC1.0のDPRAMが、上記論理制御から入力されたデータをバッファする役割を果たしている。上記データの変換に際して、異なるアルゴリズムが用いられる。たとえば、擬似確率法によりリダンダントアパーチャのオンの時間を均一に分散させる、擬似乱数パターン発生アルゴリズムである。時間情報840は、所望のグレイレベルと一致し、さらに、このグレイレベルに適応するビットシーケンスを得るための実質的な時間とも一致する露光ビットを発生させるため、イクストラクター841、842に用いられる。グレイレベル期間に対応するそれぞれのステップにおいて、上記イクストラクターは、個々のbwの列のために、イクストラクター関数fを用い、または、これをエミュレートするbwビットを発生させる。この関数fは、個々の列に関連する時間情報840GビットおよびグレイレベルGビットを引数とし、ビット信号ブーリアン関数を戻り値とする。f=fTime,Graylevelと表せる。この関数の演算の結果は、対応するアパーチャに制御信号として伝えられる。単純な実施例として、時間情報840は、それぞれの時間ステップにおいて、インクリメントされるリニアカウンタ図示略により発生する。そして、イクストラクション関数fは、比較関数f=compareTime<Graylevelである。好ましい実施形態では、時間信号840は、Gビットの乱数発生器たとえばLFSRlinearfeedbackshiftregisterにより出力されたものである。この乱数発生器は、ランダムに、露光制御データストリームのそれぞれのビットgを計算するために0からgまでの数字を、gのグレイレベル期間の間において、それぞれ一度だけ発生させる。関数fとして、比較関数f=compareTime<Graylevelを用いてよい。これは、上記アパーチャに送られる上記制御信号に直接関連する。このような乱数発生器を用いることで、やがてアパーチャのビットストリームの相関がなくなる。その他のパラメータが、個々の画素の間のデータストリームと相関をなくすため、上記比較関数に組み込まれてもよい。たとえば、それぞれの画素が、そのグレイレベルデータのほかに、指定されたグレイレベルのために発生する実際のビットシーケンスを決定するシーケンス鍵として働く個々の数を、得ることができる。上記シーケンス鍵は、上記露光工程サイクル全体において不変のまま保持される。上記シーケンス鍵は、上記グレイレベルを用いた比較が行われる前に、乱数発生器により与えられた値にmodulogとして足したり引いたりする数であるオフセット値として用いられる;すなわち、f=compare[Time-Sequencekeymodg]<Graylevel、として表される。<リダンダントなブランキングプレートの構成>ここで示すAPSシステムにおいて起こりうるおそらく最もその可能性の高い故障の一例は、機械的な、または、電子的な損傷によるブランキングセルの故障である。そのため、それに対応するビームレットをブランクさせることができなくなる常にオープンとなるエラーである。一方を他方の上の位置させるように2つのアパーチャプレートを積み重ね、並行して電子的に作動させることで、常に開口しているというエラーの起こる確率は、かなり減少すると思われる。並行して作動するこの2つのブランカープレート装置202a、202bを有する、このリダンダントな構成は、図11に記載されている。図11に示された2つの外部アパーチャは、故障部分を全く有さない。一方、2つの内部のアパーチャは、第1または第2のブランカープレートそれぞれにおいて、故障部分を有する。だが、ブランカープレートをリダンダントに積み重ねたため、上記2つのアパーチャが適正に作動することが可能となる。<アパーチャの配置>図12は、本発明に係るアパーチャの配置の一例を示した図である。この図を、上述した図18における公知の配置と比較して見ることができる。図12における平面図における縦方向および横方向は、図18、図6および図8に示したものと同じである;上記アパーチャはクロスハッチがされた四角形で表されている。図18に示したように、それぞれのアパーチャは、両辺3w×3wのセルスペースに割当てられている。公知技術と対比すると、追加のスペースが、アパーチャのそれぞれのブロックの間に配置されている。これにより、横方向における基本距離ここでは9wにおいてセルスペースの幅wに乗算している整数と、N’wここでは10wにおいてセルスペースの幅wに乗算している整数とが、互いに素となっている。図13は、K=2である場合のリダンダンシーなアパーチャを含む他の実施形態を示している。ここでは、それぞれのアパーチャブロックは2つになっている。図14は、図13に示した配置の拡大図であり、この配置における基本セルを示している。図14に示されているように、あるブロックにおけるアパーチャから隣接するブロックにおけるアパーチャまでの距離のうち最も小さいものは、追加のオフセットを含む一方、リダンダンシーであるアパーチャ間の幅は、上記基本距離ここでは9wの整数倍となっている;本実施形態では、このオフセットは1wであり、N’wは19wとなる。このように、このセル内において、上記アパーチャはリダンダンシーを提供するためのスペーシングを有しており、上記APSは、この基本セルを複数連結することで構成されていてもよい。<マーカ読み込み>上述した構成は、ターゲット40上のマーカ41、42を読み取るためにも用いられる。このようなマーカは、上記ビームカレントを高い割合で反射し、さらに第2の照射をさせることができる材料により構成されている。これらの反射は、上記ビームの横に位置する検出器44により検出される。第2の照射としては、たとえば第2の電子ビームやオージェ電子照射が好ましい。特にオージェ電子放射は、線の幅が非常に小さく、ある特定のエネルギーにおいて特徴的な電子照射をするといった利点を有する。そのため、オージェ電子放射を検出器44で検出することが可能である。図15や16において参照する例においては、テーブルとビーム位置との間におけるラフな位置合わせと、正確な位置合わせをするため、2段階のマーカ読み込みが行われてもよい。第1段階目では図15参照、上記レジスト上の大まかな位置を検出するために、たとえば、バーコード状に配置され、もしくは、素数のマーカが離間するように配置された線などの、ハイオートコリレーションを有するマーカ符号が用いられる。上記PD装置は、上記レジスト上にマーカパターン41を照射するために構成されており、プログラムされたパターンが上記ターゲット上のパターンと一致するとき、相関のピークが、上記第2の照射の中で検出される。あらゆるマーカが幅w、すなわちビームレットの幅と同一であるとき、最適に作動する。粗いマーカパターン41における上記相関ピークは、精度±wで、ファインマーカ42の位置を決定するために用いられる。ファインマーカ42は、検出データの実時間プロセスを実行させるためにコースマーカ41と離間している。上記第2段階において図15、ファインマーカ42が、マーカ検出の解析能力増加のために用いられる。上記ファインマーカの位置は2wの幅であるフィールドにあると認識されているため、上記ターゲットの上記相対移動が、上述した画素露光サイクルの間において同じような動きおよびスピードで進むようにうまく維持されている。上記PD装置や上記偏向器は、ステップ幅がdで、このフィールドを通したステップをするように構成されている。上記インターバルの最後の地点に到達するまで、第1のビームレット1は2wのインターバルx=0の最初の地点に、第2のビームレット2はx=dの地点に、といったように配置されている。このように、上記ビームレットはオーバーラップする。そして、このビームレットにより、図16において示されたように、最大値まで段階的に増加しその後減少するといった強度分布となる。最高の高反射カレントが測定されるときはいつでも、ビームレットとマーカの間における上記最大値が一致する。この工程は上記レジストの動きに全く関係なく起こる。位置合わせに用いられる検出器44は十分に高い時間解析能力を備えていなければならない。この時間解析能力とは、上記ターゲットの相対移動の速度vにより割られる、要求される空間解析能力すなわちwやdに対応するものである。従って、検出器44のサンプリングレートが1/Tuより小さいことが好ましい。シグナルインテグレートのための時間を増加させるため、上記ビームが上記ターゲット上に固定されている時間は、上記ターゲットをスキャンするスピードを変化させたり減速させたりすることなく、それが上記マーカの位置している領域をパスしている時に一つの画素を露光する時間たとえば10Tuより大きいものであるように決定される。すなわち、位置合わせに用いられる進行距離は、次のもしくは前の露光工程における特徴的な画素露光期間Tuにおいてターゲットの相対移動がなされる距離の倍である。このアプローチでは、スキャン方向に沿ってマーカ領域のすぐ後に続く領域いくつかの画素が、完全に露光されないといったことが起こるとも思われる。しかしながら、実際にはこのようなことは起こらない。形成されるリソグラフィーパターンつまり微細構造パターンの周囲からマーカが十分に離間しているためである。図15aには、上記マーカを変更したものの、すなわち埋没マーカ411の、使用方法を示している。マーカ411は、上記ターゲットの製造中に形成されており、追加の製造工程において生産されたコーティング材により覆われていてもよい。マーカ411の構造は、イオンがコーティング層を通り、実質的にある上記マーカとなる埋没層に作用する、深度のあるイオン照射などの適当な方法により、形成されていてもよい。上記マーカの好ましい実施形態の一例は、上記ターゲット表面の真下に位置し、上記ターゲット表面に近接している金属層である。この金属層は複数層構造の内部に形成されていることがより好ましい。図15aでは、図15を参照し上述した第1段階について示している。しかしながら、埋没マーカ411は、図16で示した場合と同様に、ファインマーカリゾリューションポジショニング検出工程にも用いられてもよいことは、明らかであろう。本発明によれば、1クロックのみを用いた同期設計方法を用いた設計を実現できる。上記アパーチャは同時に切換えがなされないがこれはチップにおける電力消費特性において有利な点である、個々のアパーチャがオープンしたりクローズしたりする時間は、上記クロックの正確性これは通常、数PPMの範囲内にあるにのみ依存するため、非常に正確である。本発明にかかるブランキングプレートのさらなる利点は:従来のPML2に比べて、フリップフロップの数を大幅に減少させることができる。フリップフロップスイッチングの回数を数桁小さくできる。電力消費を同じ作動モードにおいてかなり減少させることができる。所定回数のフリップフロップのスイッチングが、より長時間にわたって行われる。所定回数の上記アパーチャのスイッチングが、より長時間にわたって行われる。本発明にかかる構成によれば、1クロックだけで、十分に同期をとることができる。本発明にかかる書き込み方法によれば、所定のデータストリームで、上記光学系の修正をすることができる。"