窒化物半導体層と、上記窒化物半導体層上に、または、上記窒化物半導体層内に少なくとも一部が形成されると共に、互いに間隔をあけて形成されたソース電極およびドレイン電極と、上記ソース電極と上記ドレイン電極との間に形成されたゲート電極と、上記窒化物半導体層上、かつ、上記ドレイン電極と上記ゲート電極との間の領域に、上記ゲート電極に対して予め設定された間隔をあけて形成された電流コラプスを抑制するための第1の絶縁膜と、少なくとも、上記第1の絶縁膜の上記ゲート電極側の端部と上記ゲート電極との間の領域を埋めるように形成された第2の絶縁膜と備えたことを特徴とする横型半導体装置。請求項1に記載の横型半導体装置において、上記第2の絶縁膜は、上記第1の絶縁膜の少なくとも上記ゲート電極側の端部上に位置する部分を含み、上記ゲート電極は、上記窒化物半導体層上に形成された基部と、上記基部の上側から上記ドレイン電極側に向かって上記第2の絶縁膜上に延在するように形成されたフィールドプレート部とを有することを特徴とする横型半導体装置。請求項2に記載の横型半導体装置において、上記第1の絶縁膜は、上記ゲート電極の上記フィールドプレート部の上記ドレイン電極側の先端と上記ドレイン電極との間の上記窒化物半導体層上に形成されていることを特徴とする横型半導体装置。請求項2に記載の横型半導体装置において、上記第1の絶縁膜は、上記ゲート電極の上記フィールドプレート部の上記ドレイン電極側の先端から上記ゲート電極の上記基部側に向かって、少なくとも上記第1の絶縁膜と上記第2の絶縁膜の厚さ方向の合計長さ分、上記フィールドプレート部の下側に形成されていることを特徴とする横型半導体装置。請求項1から4までのいずれか1つに記載の横型半導体装置において、上記第1の絶縁膜は、ストイキオメトリなシリコン窒化膜よりもシリコンの比率が高いシリコン窒化膜であることを特徴とする横型半導体装置。請求項5に記載の横型半導体装置において、上記第2の絶縁膜は、上記第1の絶縁膜よりも窒素の比率が高いシリコン窒化膜であることを特徴とする横型半導体装置。請求項1から6までのいずれか1つに記載の横型半導体装置において、上記窒化物半導体層は、上記基板上に順に積層された第1半導体層およびその第1半導体層とヘテロ界面を形成する第2半導体層を含み、上記第1半導体層と上記第2半導体層とのヘテロ界面に形成された2次元電子ガスを利用するヘテロ接合電界効果トランジスタが形成されており、上記窒化物半導体層の上側の一部に形成された凹部に上記ゲート電極の少なくとも一部が埋め込まれていることを特徴とする横型半導体装置。そこで、この発明の課題は、電流コラプス現象を抑えつつ、リーク電流を抑制して耐圧を向上できる横型半導体装置を提供することにある。上記課題を解決するため、この発明の横型半導体装置は、窒化物半導体層と、上記窒化物半導体層上に、または、上記窒化物半導体層内に少なくとも一部が形成されると共に、互いに間隔をあけて形成されたソース電極およびドレイン電極と、上記ソース電極と上記ドレイン電極との間に形成されたゲート電極と、上記窒化物半導体層上、かつ、上記ドレイン電極と上記ゲート電極との間の領域に、上記ゲート電極に対して予め設定された間隔をあけて形成された電流コラプスを抑制するための第1の絶縁膜と、少なくとも、上記第1の絶縁膜の上記ゲート電極側の端部と上記ゲート電極との間の領域を埋めるように形成された第2の絶縁膜と備えたことを特徴とする。ここで、電流コラプスとは、低電圧動作でのトランジスタのオン抵抗と比べて高電圧動作でのトランジスタのオン抵抗が高くなってしまう現象である。上記構成によれば、電流コラプスを抑制する第1の絶縁膜が、窒化物半導体層上かつドレイン電極とゲート電極との間の領域に、ゲート電極に対して予め設定された間隔をあけて形成され、少なくとも、窒化物半導体層上の第1の絶縁膜のゲート電極側とゲート電極との間の領域を埋めるように第2の絶縁膜が形成されていることによって、電流コラプスを抑制するための第1の絶縁膜とゲート電極とが離間し、その第1の絶縁膜のゲート電極側の端部とゲート電極との間に第2の絶縁膜が介在するので、第1の絶縁膜により電流コラプス現象を抑えつつ、第1の絶縁膜を介してゲート電極に流れるリーク電流を抑制して耐圧を向上できる。なお、上記ソース電極およびドレイン電極は、窒化物半導体層上に互いに間隔をあけて形成してもよいし、窒化物半導体層内に少なくとも一部が埋め込まれるようにかつ互いに間隔をあけて形成してもよい。また、一実施形態の横型半導体装置では、上記第2の絶縁膜は、上記第1の絶縁膜の少なくとも上記ゲート電極側の端部上に位置する部分を含み、上記ゲート電極は、上記窒化物半導体層上に形成された基部と、上記基部の上側から上記ドレイン電極側に向かって上記第2の絶縁膜上に延在するように形成されたフィールドプレート部とを有する。上記実施形態によれば、窒化物半導体層上に形成されたゲート電極の基部の上側からドレイン電極側に向かって第2の絶縁膜上に延在するようにフィールドプレート部を形成することによって、高電圧下でのゲート電極近傍の電界集中が緩和され、電流コラプスを抑制できると共に耐圧を向上できる。また、一実施形態の横型半導体装置では、上記第1の絶縁膜は、上記ゲート電極の上記フィールドプレート部の上記ドレイン電極側の先端と上記ドレイン電極との間の上記窒化物半導体層上に形成されている。上記実施形態によれば、ゲート電極のフィールドプレート部のドレイン電極側の先端とドレイン電極との間の窒化物半導体層上に第1の絶縁膜が形成され、ゲート電極のフィールドプレート部と第1の絶縁膜とがオーバーラップしていないことによって、高電圧下でのゲート電極近傍で強い電界により第1の絶縁膜を介してゲート電極に流れるリーク電流経路が形成されにくくなり、耐圧をさらに向上できる。また、電流コラプスを抑制するために第1の絶縁膜の誘電率が第2の絶縁膜の誘電率よりも高いので、ゲート電極のフィールドプレート部と第1の絶縁膜とがオーバーラップしないことによりフィールドプレート部下側の容量を低減でき、高周波特性が向上する。また、一実施形態の横型半導体装置では、上記第1の絶縁膜は、上記ゲート電極の上記フィールドプレート部の上記ドレイン電極側の先端から上記ゲート電極の上記基部側に向かって、少なくとも上記第1の絶縁膜と上記第2の絶縁膜の厚さ方向の合計長さ分、上記フィールドプレート部の下側に形成されている。上記実施形態によれば、ゲート電極のフィールドプレート部の下側に第1の絶縁膜がない場合よりも、フィールドプレート部の下側に第1の絶縁膜を形成することにより、電流コラプス現象を抑制する効果を大きくできる。また、一実施形態の横型半導体装置では、上記第1の絶縁膜は、ストイキオメトリなシリコン窒化膜よりもシリコンの比率が高いシリコン窒化膜である。ここで、ストイキオメトリなシリコン窒化膜とは、SiとNが3:4の組成の膜である。上記実施形態によれば、ストイキオメトリなシリコン窒化膜よりもシリコンの比率が高いシリコン窒化膜を第1の絶縁膜に用いることによって、電流コラプスを抑制することが可能になる。また、一実施形態の横型半導体装置では、上記第2の絶縁膜は、上記第1の絶縁膜より窒素の比率が高いシリコン窒化膜である。上記実施形態によれば、第1の絶縁膜よりも窒素の比率が高いシリコン窒化膜を第2の絶縁膜に用いることによって、絶縁性に優れた第2の絶縁膜によりゲート電極とドレイン電極との間のリーク電流を抑制できる。また、一実施形態の横型半導体装置では、上記窒化物半導体層は、上記基板上に順に積層された第1半導体層およびその第1半導体層とヘテロ界面を形成する第2半導体層を含み、上記第1半導体層と上記第2半導体層とのヘテロ界面に形成された2次元電子ガスを利用するヘテロ接合電界効果トランジスタが形成されており、上記窒化物半導体層の上側の一部に形成された凹部に上記ゲート電極の少なくとも一部が埋め込まれている。上記実施形態によれば、窒化物半導体層の上側の一部に形成された凹部にゲート電極の少なくとも一部が埋め込まれていることによって、ゲート電極下のヘテロ界面に形成される二次元電子ガス濃度を低下させるか、または、ゲート電極により窒化物半導体層のヘテロ界面が遮断されて2次元電子ガスが存在しないことにより、閾値電圧が高くなるので、ヘテロ接合電界効果トランジスタのノーマリーオフ動作が可能になる。したがって、電流コラプス現象を抑えつつ、リーク電流を抑制して耐圧を向上できるノーマリーオフ動作のヘテロ接合電界効果トランジスタを実現できる。以上より明らかなように、この発明の横型半導体装置によれば、電流コラプス現象を抑えつつ、リーク電流を抑制して耐圧を向上できる横型半導体装置を実現することができる。以下、この発明の横型半導体装置を図示の実施の形態により詳細に説明する。第1実施形態図1はこの発明の第1実施形態の横型半導体装置の断面図を示しており、横型半導体装置の一例としてのノーマリーオンタイプのGaN系HFETである。この第1実施形態の横型半導体装置は、図1に示すように、Si基板上に、第1半導体層の一例としてのアンドープGaN層11と、第2半導体層の一例としてのアンドープAlGaN層12を順に形成している。このアンドープGaN層11とアンドープAlGaN層12との界面に2DEGが発生する。このGaN層11とAlGaN層12で窒化物半導体層を構成している。なお、上記基板は、Si基板に限らず、サファイヤ基板やSiC基板を用いてもよく、サファイヤ基板やSiC基板上に窒化物半導体層を成長させてもよいし、GaN基板にAlGaN層を成長させる等のように、窒化物半導体からなる基板上に窒化物半導体層を成長させてもよい。また、適宜、バッファ層を基板と各層間に形成してもよい。AlGaN層12上に、所定の間隔をあけてソース電極13とドレイン電極14を形成している。そのAlGaN層12上のソース電極13とドレイン電極14との間かつソース電極13側にゲート電極15を形成している。そして、AlGaN層12上のゲート電極15とドレイン電極14との間のゲート電極15近傍の領域を除く領域に第1の絶縁膜16を形成している。ソース電極13とドレイン電極14とゲート電極15および第1の絶縁膜16を除く領域上に、第2の絶縁膜17を形成している。なお、図1では、第1の絶縁膜16上にも第2の絶縁膜17を形成しているが、第1の絶縁膜16上に第2の絶縁膜17は無くともよい。この第1実施形態では、第1の絶縁膜16の膜厚は10~20nmであり、第2の絶縁膜17の膜厚は200nmである。上記横型半導体装置の製造方法を以下に説明する。まず、Si基板上に形成されたAlGaN/GaN半導体表面すなわちAlGaN層12上にオーミック電極によりソース電極13ドレイン電極14を形成する。その後、そのソース電極13とドレイン電極14との間に、プラズマCVD法によりガス流量比N2/NH3/SiH4=645sccm/85sccm/70sccmでシリコン窒化膜を第1の絶縁膜16として形成する。この第1の絶縁膜16では、ストイキオメトリなシリコン窒化膜よりもシリコンSiの比率を大きくしており、これにより電流コラプスを抑制する。次に、レジストを用いたパターニングにより、第1の絶縁膜16となるシリコン窒化膜のゲート電極15を形成する部分近傍の領域およびそのゲート電極15を形成する部分とソース電極13との間の領域にウェットエッチングで開口部を形成する。さらに、ソース電極13ドレイン電極14を除く領域上に、プラズマCVD法によりガス流量比N2/NH3/SiH4=697sccm/925sccm/105sccmでシリコン窒化膜を第2の絶縁膜17として形成している。この第2の絶縁膜17では、第1の絶縁膜16よりも窒素の比率を高くしている。再度、レジストを用いたパターニングにより、第2の絶縁膜17のゲート電極15を形成する部分にウェットエッチングで開口部を形成する。この開口部は、第1の絶縁膜16に対して所定の間隔をあけて形成する。その後、第2の絶縁膜17の開口部により露出したAlGaN層12の領域上に、ショットキー電極によりゲート電極15を形成する。上記構成の横型半導体装置によれば、電流コラプスを抑制する第1の絶縁膜16が、AlGaN層12上かつドレイン電極14とゲート電極15との間の領域に、ゲート電極15に対して予め設定された間隔をあけて形成され、AlGaN層12上および第1の絶縁膜16上を覆うように、かつ、第1の絶縁膜16のゲート電極15側の端部とゲート電極15の下部との間の領域を埋めるように第2の絶縁膜17が形成されている。これによって、電流コラプスを抑制するための第1の絶縁膜16とゲート電極15とが離間し、その第1の絶縁膜16のゲート電極15側の端部とゲート電極15の下部との間に第2の絶縁膜17が介在するので、第1の絶縁膜16により電流コラプス現象を抑えつつ、第1の絶縁膜16を介してゲート電極15に流れるリーク電流を抑制して耐圧を向上できる。また、ストイキオメトリなシリコン窒化膜よりもシリコンの比率が高いシリコン窒化膜を第1の絶縁膜16に用いることによって、電流コラプスを抑制することが可能になる。また、第1の絶縁膜16よりも窒素の比率が高いシリコン窒化膜を第2の絶縁膜17に用いることによって、絶縁性に優れた第2の絶縁膜17によりゲート電極15とドレイン電極14との間のリーク電流を抑制できる。第2実施形態図2はこの発明の第2実施形態の横型半導体装置の断面図を示している。この第2実施形態の横型半導体装置は、ゲート電極を除いて第1実施形態の横型半導体装置と同一の構成をしている。この第2実施形態の横型半導体装置は、図2に示すように、Si基板上に、第1半導体層の一例としてのアンドープGaN層21と、第2半導体層の一例としてのアンドープAlGaN層22を順に形成している。このアンドープGaN層21とアンドープAlGaN層22との界面に2DEGが発生する。AlGaN層22上に、所定の間隔をあけてソース電極23とドレイン電極24を形成している。そのAlGaN層22上のソース電極23とドレイン電極24との間かつソース電極23側にゲート電極25を形成している。そして、AlGaN層22上のゲート電極25とドレイン電極24との間のゲート電極25近傍の領域を除く領域に第1の絶縁膜26を形成している。ソース電極23とドレイン電極24とゲート電極25を除く領域上に、第1の絶縁膜26を覆う第2の絶縁膜27を形成している。上記ゲート電極25は、基部25aと、その基部25aの上部に形成されたフィールドプレート部25bで形成されている。このゲート電極25の基部25aから張り出しているフィールドプレート部25bの長さL1を2μmとしている。また、第2の絶縁膜27がAlGaN層22と接している部分の幅を05μmとしている。すなわち、ゲート電極25の基部25aと第1の絶縁膜26とは05μm離間している。また、比較例として、図3に示すように、第2の絶縁膜27が横型半導体装置と接している部分の幅が0μmとなる従来構造の横型半導体装置も同様のプロセスで作製した。図3において、31はGaN層、32はAlGaN層、33はソース電極、34はドレイン電極、35はゲート電極、35aは基部、35bはフィールドプレート部、36は第1の絶縁膜、37は第2の絶縁膜である。図2図3に示す2つの横型半導体装置の電気的測定を行って比較した。この測定条件は、ソース電極2333とドレイン電極2434と基板を0Vとし、ゲート電極2535に0Vから-50Vまで負電圧を印加した。図6は図2図3に示す横型半導体装置のゲート電圧に対するドレイン-ゲート間のリーク電流を示している。図6において、横軸はゲート電圧Vを表し、縦軸はドレイン-ゲート間のリーク電流Aを表す。なお、図6中の縦軸の浮動小数点形式の表現では、指数底10は記号Eで表しかつ掛け算記号×は省略しており、例えば、10×10は、1E-05で表わされる。図6に示すように、この第2実施形態の図2に示す横型半導体装置は、図3に示す比較例のリーク電流特性に比べて、ドレイン-ゲート間のリーク電流を大幅に低減することができた。図3に示す比較例の横型半導体装置では、ゲート電極35に印加する負電圧の絶対値が大きくなるほど、ドレイン電極34からの電流が2DEGを通ってゲート電極35の下側近傍まで流れて、高電圧下でのゲート電極35近傍で強い電界により第1の絶縁膜36を介してゲート電極35に流れるリーク電流経路が形成され、リーク電流が大きくなるものと考えられる。これに対して、図2に示す第2実施形態の横型半導体装置では、ゲート電極25に対して間隔をあけて第1の絶縁膜26が形成され、その第1の絶縁膜26のゲート電極25側の端部とゲート電極25の下部との間の領域を第2の絶縁膜27で埋めているため、ゲート電極35近傍で第1の絶縁膜26を介してゲート電極25に流れるようなリーク電流経路が形成されず、ドレイン-ゲート間のリーク電流を大幅に低減することができる。また、図7は図2に示す第2実施形態の横型半導体装置のゲート電圧に対するゲート電流を示しており、図8は図3に示す比較例の横型半導体装置のゲート電圧に対するゲート電流を示している。図7図8において、横軸はゲート電圧Vを表し、縦軸はゲート電流Aを表す。なお、図7図8の縦軸の浮動小数点形式の表現では、指数底10は記号Eで表しかつ掛け算記号×は省略しており、例えば、10×10は、1E-05で表わされる。図7に示すように、第2実施形態の横型半導体装置では、第2の絶縁膜27がゲート電極25と第1の絶縁膜26の間に形成されることで、安定した特性を示すなだらかなゲート電圧-ゲート電流曲線が得られた。これに対して、図8に示すように、比較例の横型半導体装置のゲート電圧-ゲート電流の特性曲線が乱れた状態でリーク電流が生じており、安定しているとは言えない。上記構成の横型半導体装置によれば、電流コラプスを抑制する第1の絶縁膜26が、AlGaN層22上のドレイン電極24とゲート電極25との間の領域を覆うように、ゲート電極25に対して予め設定された間隔をあけて形成されていることによって、電流コラプスを抑制するための第1の絶縁膜26とゲート電極25とが離間していることにより、電流コラプス現象を抑えつつ、第1の絶縁膜26を介してゲート電極25に流れるリーク電流を抑制して耐圧を向上できる。また、AlGaN層22上に形成されたゲート電極25の基部25aの上側からドレイン電極24側に向かって第2の絶縁膜27上に延在するように形成されたフィールドプレート部25bによって、高電圧下でのゲート電極25近傍の電界集中が緩和され、電流コラプスを抑制できると共に耐圧を向上できる。また、ゲート電極25と第1の絶縁膜26とが05μm離間していることによって、製造ばらつきによりゲート電極25と第1の絶縁膜26とが接触または近接する恐れがなくなり、ゲート電極25と第1の絶縁膜26とを確実に離間させ、さらに、そのゲート電極25と第1の絶縁膜26との間を絶縁性に優れた第2の絶縁膜27で絶縁することによって、電流コラプス現象を抑えつつ、リーク電流を確実に抑制することができる。第3実施形態図4はこの発明の第3実施形態の横型半導体装置の断面図を示している。この第3実施形態の横型半導体装置は、第1の絶縁膜を除いて第2実施形態の横型半導体装置と同一の構成をしている。図4において、41はGaN層、42はAlGaN層、43はソース電極、44はドレイン電極、45はゲート電極、45aは基部、45bはフィールドプレート部、46は第1の絶縁膜、47は第2の絶縁膜である。この第3実施形態の横型半導体装置と第2実施形態の横型半導体装置との相違点は、第1の絶縁膜46と第2の絶縁膜47の厚さ方向の合計長さ分、ゲート電極45のフィールドプレート部45bの下側のAlGaN層42上に第1の絶縁膜46が形成されている点である。すなわち、ゲート電極45のフィールドプレート部45bと第1の絶縁膜46とが、第1の絶縁膜46と第2の絶縁膜47の厚さ方向の合計長さL3だけオーバーラップしている。上記第3実施形態の横型半導体装置は、第2実施形態の横型半導体装置と同様の効果を有する。上記第3実施形態の横型半導体装置によれば、ゲート電極45のフィールドプレート部45bの下側に第1の絶縁膜46がない場合よりも、フィールドプレート部45bの下側に第1の絶縁膜46を形成することにより、電流コラプス現象を抑制する効果を大きくできる。第4実施形態図5はこの発明の第4実施形態の横型半導体装置の断面図を示している。この第4実施形態の横型半導体装置は、第1の絶縁膜を除いて第2実施形態の横型半導体装置と同一の構成をしている。図5において、51はGaN層、52はAlGaN層、53はソース電極、54はドレイン電極、55はゲート電極、55aは基部、55bはフィールドプレート部、56は第1の絶縁膜、57は第2の絶縁膜である。この第4実施形態の横型半導体装置と第2実施形態の横型半導体装置との相違点は、ゲート電極55のフィールドプレート部55bと第1の絶縁膜56とがオーバーラップしていない点である。すなわち、第1の絶縁膜56は、ゲート電極55のフィールドプレート部55bのドレイン電極54側の先端とドレイン電極54との間のAlGaN層52上に形成されている。上記第4実施形態の横型半導体装置は、第2実施形態の横型半導体装置と同様の効果を有する。上記構成の横型半導体装置によれば、ゲート電極55のフィールドプレート部55bのドレイン電極54側の先端とドレイン電極54との間のAlGaN層52上に第1の絶縁膜56を形成して、ゲート電極55のフィールドプレート部55bと第1の絶縁膜56とがオーバーラップしていないことによって、高電圧下でのゲート電極55近傍で強い電界により第1の絶縁膜56を介してゲート電極55に流れるリーク電流経路が形成されにくくなり、耐圧をさらに向上できる。また、電流コラプスを抑制するために第1の絶縁膜56の誘電率が第2の絶縁膜57の誘電率よりも高いので、ゲート電極55のフィールドプレート部55bと第1の絶縁膜56とがオーバーラップしないことによりフィールドプレート部55b下側の容量を低減でき、高周波特性が向上する。第5実施形態図9はこの発明の第5実施形態の横型半導体装置の断面図を示している。この第5実施形態の横型半導体装置は、ノーマリーオフタイプのリセス型の横型半導体装置の一例としてのGaN系HFETである。この横型半導体装置は、図9に示すように、Si基板上に、第1半導体層の一例としてのアンドープGaN層61と、第2半導体層の一例としてのアンドープAlGaN層62を順に形成している。このアンドープGaN層61とアンドープAlGaN層62との界面に2DEGが発生する。このGaN層61とAlGaN層62で窒化物半導体層を構成している。上記第1実施形態と同様に、基板は、Si基板に限らず、サファイヤ基板やSiC基板を用いてもよく、サファイヤ基板やSiC基板上に窒化物半導体層を成長させてもよいし、GaN基板にAlGaN層を成長させる等のように、窒化物半導体からなる基板上に窒化物半導体層を成長させてもよい。AlGaN層62上に、所定の間隔をあけてソース電極63とドレイン電極64を形成している。ソース電極63とドレイン電極64との間のソース電極63側に、AlGaN層62の上部に凹部60を設けている。その凹部60とソース電極63とドレイン電極64を除くAlGaN層62上に、第1の絶縁膜66としてシリコン窒化膜を形成している。第1の絶縁膜66および凹部60を覆うように、第2の絶縁膜67としてシリコン窒化膜を形成している。そして、第2の絶縁膜67で覆われた凹部60内に埋め込まれた基部65aと、その基部65aの上部に形成されたフィールドプレート部65bでゲート電極65を形成している。上記横型半導体装置では、電流コラプスを抑制するための第1の絶縁膜66とゲート電極65とが離間し、その第1の絶縁膜66のゲート電極65側の端部とゲート電極65の下部との間に第2の絶縁膜67が介在している。図9に示す横型半導体装置では、AlGaN層62の上側の一部に形成された凹部60にゲート電極65の基部65aが埋め込まれていることによって、ゲート電極65下のヘテロ界面に形成される二次元電子ガス濃度を低下させて閾値電圧を高くするので、ノーマリーオフ動作が可能になる。したがって、電流コラプス現象を抑えつつ、リーク電流を抑制して耐圧を向上したノーマリーオフタイプのHFETを実現することができる。上記構成の横型半導体装置によれば、電流コラプスを抑制する第1の絶縁膜66が、AlGaN層62上のドレイン電極64とゲート電極との間の領域を覆うように、ゲート電極5に対して予め設定された間隔をあけて形成されていることによって、電流コラプスを抑制するための第1の絶縁膜66とゲート電極65とが離間していることにより、電流コラプス現象を抑えつつ、第1の絶縁膜66を介してゲート電極65に流れるリーク電流を抑制して耐圧を向上できる。また、ストイキオメトリなシリコン窒化膜よりもシリコンの比率が高いシリコン窒化膜を第1の絶縁膜66に用いることによって、電流コラプスを抑制することが可能になる。また、第1の絶縁膜66よりも窒素の比率が高いシリコン窒化膜を第2の絶縁膜67に用いることによって、絶縁性に優れた第2の絶縁膜67によりゲート電極65とドレイン電極64との間のリーク電流を抑制することができる。第6実施形態図10はこの発明の第6実施形態の横型半導体装置の断面図を示している。この第6実施形態の横型半導体装置は、ノーマリーオフタイプのリセス型の横型半導体装置の一例としてのGaN系HFETである。この横型半導体装置は、図10に示すように、Si基板上に、第1半導体層の一例としてのアンドープGaN層71と、第2半導体層の一例としてのアンドープAlGaN層72を順に形成している。このアンドープGaN層71とアンドープAlGaN層72との界面に2DEGが発生する。AlGaN層72上に、所定の間隔をあけてソース電極73とドレイン電極74を形成している。ソース電極73とドレイン電極74との間のソース電極73側に、AlGaN層72を貫通してGaN層71の上側の一部に凹部70を設けている。その凹部70とソース電極73とドレイン電極74を除くAlGaN層72に第1の絶縁膜76を形成している。第1の絶縁膜76および凹部70を覆うように第2の絶縁膜77を形成している。そして、第2の絶縁膜77で覆われた凹部70内に埋め込まれた基部75aと、その基部75aの上部に形成されたフィールドプレート部75bでゲート電極75を形成している。上記横型半導体装置では、電流コラプスを抑制するための第1の絶縁膜76とゲート電極75とが離間し、その第1の絶縁膜76のゲート電極75側の端部とゲート電極75の下部との間に第2の絶縁膜67が介在している。図10に示す横型半導体装置では、AlGaN層72を貫通してGaN層71の上側の一部に形成された凹部70にゲート電極75の基部75aが埋め込まれていることによって、ゲート電極75によりGaN層71とAlGaN層72とのヘテロ界面が遮断されて2DEGが存在せず、閾値電圧が高くなるので、ノーマリーオフ動作が可能になる。したがって、電流コラプス現象を抑えつつ、リーク電流を抑制して耐圧を向上したノーマリーオフタイプのHFETを実現することができる。上記第6実施形態の横型半導体装置は、第5実施形態の横型半導体装置と同様の効果を有する。上記第1~第6実施形態では、第1の絶縁膜にシリコン窒化膜を用いたが、これに限らず、TaOx、SiO2、HfOx等からなる膜を用いてもよい。また、上記第1~第6実施形態では、第2の絶縁膜にシリコン窒化膜を用いたが、これに限らず、TaOx、SiO2、HfOx、SiOC等からなる膜や、BCBなどの有機材料を用いてもよい。また、上記第1~第6実施形態では、基板上にGaN層11213141516171とAlGaN層12223242526272とを積層した窒化物半導体層を備えた横型半導体装置について説明したが、窒化物半導体層の構造はこれに限らず、コンタクト層やキャップ層などを含む窒化物半導体層を備えた横型半導体装置にこの発明を適用してもよい。また、上記第1~第6実施形態では、AlGaN層12上に所定の間隔をあけてソース電極13とドレイン電極14を形成した横型半導体装置について説明したが、窒化物半導体層内に少なくとも一部が形成されると共に、互いに間隔をあけてソース電極ドレイン電極が形成された横型半導体装置にこの発明を適用してもよい。すなわち、この発明の横型半導体装置では、窒化物半導体層上に互いに間隔をあけてソース電極ドレイン電極の全部が形成されている場合と、窒化物半導体層をエッチングすることにより互いに間隔をあけて2つの凹部を形成して、その各凹部内にソース電極ドレイン電極の全部が形成されている場合と、さらに、窒化物半導体層をエッチングすることにより互いに間隔をあけて2つの凹部を形成して、その各凹部内にソース電極ドレイン電極の下側の一部が埋め込まれるように、ソース電極ドレイン電極が形成されている場合がある。なお、ソース電極またはドレイン電極の一方は、窒化物半導体層上に全部が形成され、ソース電極またはドレイン電極の他方は、窒化物半導体層内に少なくとも一部が形成されていてもよい。この発明の横型半導体装置の窒化物半導体は、AlxInyGa1xyNで表されるものであればよい。また、この発明の横型半導体装置は、上記第1~第6実施形態のHFETに限らず、他の構成の電界効果トランジスタであってもよい。この発明の具体的な実施の形態について説明したが、この発明は上記第1~第6実施形態に限定されるものではなく、この発明の範囲内で種々変更して実施することができる。