"a基体の上方に第1導電層を形成すること、b前記第1導電層上に、酸素を有する強誘電体物質を含む強誘電体層を形成すること、c前記強誘電体層上に第2導電層を形成すること、d前記第2導電層上にマスクを形成すること、e前記マスクを用いて、少なくとも前記第2導電層をエッチングすることにより、前記第1導電層、前記強誘電体層、及び該第2導電層からなるキャパシタを形成すること、f前記eの工程の後、前記エッチングにより露出した前記強誘電体層の露出面にフッ素を付着させること、g前記キャパシタに熱処理を施すこと、を含む、強誘電体キャパシタの形成方法。a基体の上方に第1導電層を形成すること、b前記第1導電層上に、酸素を有する強誘電体物質を含む強誘電体層を形成すること、c前記強誘電体層上に第2導電層を形成すること、d前記第2導電層上にマスクを形成すること、e前記マスクを用いて、少なくとも前記第2導電層をエッチングすることにより、前記第1導電層、前記強誘電体層、及び該第2導電層からなるキャパシタを形成すること、f前記eの工程の後、前記強誘電体物質が有する前記酸素の少なくとも一部をフッ素と置換すること、g前記キャパシタに熱処理を施すこと、を含む、強誘電体キャパシタの形成方法。請求項1または2において、前記fの工程の前に、酸素プラズマ処理により前記マスクを除去すること、を含む、強誘電体キャパシタの形成方法。請求項1ないし3のいずれかにおいて、前記fの工程は、前記基体をフッ素を含むプラズマ雰囲気にさらすこと、を含む、強誘電体キャパシタの形成方法。請求項4において、前記フッ素を含むプラズマの原料ガスは、CF4、C2F6およびNF3の少なくとも1種を含む、強誘電体キャパシタの形成方法。請求項1ないし5のいずれかにおいて、前記強誘電体層は、PbZr,TiO3、SrBi2Ta2O9、Bi4Ti3O12、Bi,La4Ti3O12の少なくとも1種を含む、強誘電体キャパシタの形成方法。強誘電体キャパシタを含む電子デバイスにおいて、前記強誘電体キャパシタは、請求項1ないし6のいずれかに記載の強誘電体キャパシタの形成方法により形成されている、電子デバイス。基体と、前記基体の上方に形成された下部電極と、前記下部電極上に形成された、酸素を有する強誘電体物質を含む強誘電体層と、前記強誘電体層上に形成された上部電極と、を含み、前記強誘電体物質が有する前記酸素の少なくとも一部は、フッ素と置換されている、強誘電体キャパシタ。請求項8において、前記強誘電体層は、PbZrTiO3XFXであって、0<X<3である、強誘電体キャパシタ。請求項8または9に記載の強誘電体キャパシタを含む、電子デバイス。上述した強誘電体キャパシタの形成では、強誘電体層が上部電極の形成時やパターニングのためのドライエッチング時にダメージを受けることがある。このようなダメージは、強誘電体層の結晶構造を崩し、ひいては強誘電体キャパシタの電気特性の劣化を招くこととなる。そのため、パターニングを終えた後に強誘電体層の結晶回復の熱処理が行われることがある。この熱処理において、十分に結晶構造の回復を図るためには、熱処理温度を高温化することまたは処理時間を長くすることが必要だが、いずれも、強誘電体層の構成成分たとえば、Pbの蒸発や下部電極および上部電極への拡散を引き起こすことがある。このことは、やはり電気特性の劣化を招くこととなる。本発明の目的は、結晶回復が良好に行われ、特性のよい強誘電体キャパシタの形成方法および強誘電体キャパシタを提供することにある。また、本発明の他の目的は、上記強誘電体キャパシタを含む電子デバイスを提供することにある。1本発明の強誘電体キャパシタの形成方法は、a基体の上方に第1導電層を形成すること、b前記第1導電層上に、酸素を有する強誘電体物質を含む強誘電体層を形成すること、c前記強誘電体層上に第2導電層を形成すること、d前記第2導電層上にマスクを形成すること、e前記マスクを用いて、少なくとも前記第2導電層をエッチングすることにより、前記第1導電層、前記強誘電体層、及び該第2導電層からなるキャパシタを形成すること、f前記eの工程の後、前記エッチングにより露出した前記強誘電体層の露出面にフッ素を付着させること、g前記キャパシタに熱処理を施すこと、を含む。本発明の強誘電体キャパシタの形成方法によれば、前記fにおいて、強誘電体層の表面にフッ素を付着させた後に、前記gにおいて熱処理を行うことで、パターニング工程などでダメージを受けた強誘電体膜の結晶回復を促進させることができる。そのため、結晶性のよい強誘電体膜を有する強誘電体キャパシタを形成でき、その結果、ヒステリシス特性の良好な強誘電体キャパシタを提供することができる。なお、本発明において、特定のA層以下、A層という。の上方に特定のB層以下、B層という。を設けるというとき、A層の上に直接B層を設ける場合と、A層の上に他の層を介してB層を設ける場合とを含む意味である。2本発明の強誘電体キャパシタの形成方法は、a基体の上方に第1導電層を形成すること、b前記第1導電層上に、酸素を有する強誘電体物質を含む強誘電体層を形成すること、c前記強誘電体層上に第2導電層を形成すること、d前記第2導電層上にマスクを形成すること、e前記マスクを用いて、少なくとも前記第2導電層をエッチングすることにより、前記第1導電層、前記強誘電体層、及び該第2導電層からなるキャパシタを形成すること、f前記eの工程の後、前記強誘電体物質が有する前記酸素の少なくとも一部をフッ素と置換すること、g前記キャパシタに熱処理を施すこと、を含む。本発明の強誘電体キャパシタの形成方法によれば、前記fにおいて、強誘電体層を構成する強誘電物質の有する酸素の一部がフッ素と置換された状態で、前記gにおいて熱処理を行うことで、パターニング程などでダメージを受けた強誘電体膜の結晶回復を促進させることができる。そのため、結晶性のよい強誘電体膜を有する強誘電体キャパシタを形成でき、その結果、ヒステリシス特性の良好な強誘電体キャパシタを提供することができる。本発明の強誘電体キャパシタの形成方法は、さらに、下記の態様をとることができる。3本発明の強誘電体キャパシタの形成方法において、前記fの工程の前に、酸素プラズマ処理により前記マスクを除去すること、を含むことができる。この態様によれば、たとえば、強誘電体キャパシタ形成時のレジスト層除去のための酸素プラズマを用いたアッシング工程などで、前記fで強誘電体層の露出面に付着させたフッ素または強誘電体物質の酸素と置換されたフッ素が除去されてしまうことを防ぐことができる。4本発明の強誘電体キャパシタの形成方法において、前記fの工程は、前記基体をフッ素を含むプラズマ雰囲気にさらすこと、を含むことができる。5本発明の強誘電体キャパシタの形成方法において、前記フッ素プラズマの原料ガスは、CF4、C2F6およびNF3の少なくとも1種を含むことができる。6本発明の強誘電体キャパシタの形成方法において、前記強誘電体層は、PbZr,TiO3、SrBi2Ta2O9、Bi4Ti3O12、Bi,La4Ti3O12の少なくとも1種を含むことができる。7本発明の電子デバイスは、強誘電体キャパシタを含み、前記強誘電体キャパシタは、上記の強誘電体キャパシタの形成方法により形成されたものである。8本発明の強誘電体キャパシタは、基体と、前記基体上方に形成された下部電極と、前記下部電極上に形成された、酸素を有する強誘電体物質を含む強誘電体層と、前記強誘電体層上に形成された上部電極と、を含み、前記強誘電体物質が有する前記酸素の少なくとも一部は、フッ素と置換されている。9本発明の強誘電体キャパシタにおいて、前記強誘電体層は、PbZrTiO3XFXであって、0<X<3であることができる。10本発明の電子デバイスは、上記の強誘電体キャパシタを含む。1.強誘電体キャパシタおよび強誘電体キャパシタの形成方法以下、本発明の実施の形態の一例について、図1~4を参照しつつ説明する。図1~4は、本実施の形態にかかる強誘電体キャパシタの形成方法を模式的に示す断面図である。1まず、図1に示すように、基体10の上に、下部電極のための導電層20a以下、下部電極層20aという、強誘電体層のための層30a以下、強誘電体層30aという、および上部電極のための導電層40a以下、上部電極層40aというを順次積層する。下部電極層20aは、強誘電体キャパシタの電極と成り得るものであれば、特に限定されない。下部電極層20aは、たとえば、Pt又はIr等の貴金属や、その酸化物たとえば、IrOx等を材料として用いることができる。また、下部電極層20aは、これらの材料の単層でもよいし、複数の材料からなる層を積層した多層構造であってもよい。下部電極層20aの成膜方法は、スパッタ法、真空蒸着、CVD等の公知の方法である。強誘電体層30aの材質としては、PZTPbZr,TiO3、SBTSrBi2Ta2O9、BITBi4Ti3O12、BLTBi,La4Ti3O12などを挙げることができる。強誘電体層30aの成膜方法としては、溶液塗布法ゾルゲル法、MODMetalOrganicDecomposition法などを含む、スパッタ法またはCVDChemicalVaporDeposition法MOCVDMetalOrganicChemicalVaporDeposition法を含むなどを挙げることができる。上部電極層40aは、下部電極層20aと同様の材料、及び成膜方法を用いることができる。2次に、図2に示すように、上部電極層40aの上に所定のパターンを有するマスク層M1を形成する。マスク層M1としては、本実施の形態では、ハードマスクを形成する場合を例として説明する。マスク層M1の材質としては、たとえば、酸化シリコン、窒化チタン、酸化チタン、酸化アルミニウム、窒化シリコン、およびタングステンを挙げることができる。マスク層M1は、単層であってもよいし、複数の層の積層体であってもよい。マスク層M1の形成では、まず、上部電極層40aの全面に上述した材質のハードマスク層図示せずを形成する。その後、ハードマスク層の上に公知のフォトリソグラフィ法およびエッチング技術によりレジスト層図示せずを形成する。このレジスト層をマスクとして、ICPInductioncoupledplasmaプラズマなどを用いたドライエッチングによりハードマスク層をパターニングし、マスク層M1が形成される。3次に、図3に示すように、上部電極層40aおよび強誘電体層30aをドライエッチングすることによりパターニングする。上部電極層40a、および強誘電体層30aのエッチング方法としては、その材質によって、適宜選択することができ、スパッタエッチング、プラズマエッチング等を挙げることができる。たとえば、ICPプラズマ等の高密度プラズマを用いる場合には、まず、エッチングガスとして、ハロゲンを含むエッチングガスを用いて、上部電極層40aをドライエッチングする。ハロゲンを含むエッチングガスとしては、たとえば塩素と酸素の混合ガスを挙げることができる。その後、強誘電体層30aが露出する前に、エッチングガスを、フッ素を含むエッチングガスに切り替えて、残りの上部電極層40aと強誘電体層30aとをエッチングする。フッ素を含むエッチングガスとしては、たとえばCF4やC4F8などのフロンガスを挙げることができる。エッチングガスはアルゴンなどの不活性ガスを含むことができる。また、上部電極層40aをエッチングし、その後マスク層M1を除去し、エッチングされた上部電極層40aをマスクとして、強誘電体層30aをパターニングしてもよい。以上の工程により、下部電極20、強誘電体膜30および上部電極40の積層構造が形成される。4次に、強誘電体層30の表面にフッ素を付着させる以下、フッ素処理ともいう。具体的には、図4に示すように、下部電極20、強誘電体膜30および上部電極40が積層された基板10をフッ素プラズマ雰囲気50中に曝す。本工程では、プラズマを発生させることができる装置であれば、特に制限はない。たとえば、上部電極層40aや強誘電体層30aのエッチングに使用したプラズマエッチング装置をそのまま用いることができる。フッ素プラズマを発生させる方法としては、平行平板型リアクタまたはICP、ECRもしくはマイクロ波などの各種の方式を用いることができる。フッ素プラズマの原料ガスとしては、CF4、C2F6、C4F8などのCF系ガス、SF6およびNF3を用いることができる。原料ガスの中には、アルゴンガスなどの不活性ガスや酸素ガスなどが含まれていてもよい。また、原料ガスとして、カーボンの割合が多いC2F6、C4F8などを用いる場合、カーボンのデポ物が形成されるため、後述の熱処理前に、デポ物を除去するため、純水などによるリンス工程を設けることが好ましい。また、プラズマを発生させる方式としては、ICPなどの高密度プラズマを発生できる方法を適用することが好ましい。高密度プラズマを用いる場合、低圧力であってもプラズマを発生させることができるため、ラジカルの発生を抑制でき、下地層に酸化シリコン層などが設けられている場合であっても、下地層に与えるダメージを少なくすることができる。フッ素処理としては、上述したフッ素プラズマ雰囲気に曝す他、フッ素含有の薬液の塗布、薬液に浸す、もしくは薬液による洗浄などの方法を用いることができる。5次に、結晶回復のための熱処理を行う。この熱処理は、パターニング工程などのダメージにより崩れてしまった強誘電体膜30の結晶構造を回復させ、電気特性を回復することを目的として行われる。熱処理は、FAファーネスを用いてゆっくり加熱を行ってもよいし、ラピッドサーマルアニール法を用いて急速加熱を行ってもよい。この熱処理は、酸素雰囲気下で行われることが好ましい。熱処理は、フッ素処理を終えた後、できるだけ早い段階で処理を行うことが望ましい。これは時間がたつにつれ付着させたフッ素が失われてしまい、結晶回復を有利に進めるという効果が低減してしまうためである。さらに、アッシングやコロージョン対策のための酸素プラズマ処理をフッ素処理後に行うと、同様に付着させたフッ素が失われてしまうことがある。そのため、これらの酸素プラズマを用いる処理は、工程4の前に行われていることが好ましい。以上の工程により、本実施の形態にかかる強誘電体キャパシタを形成することができる。本実施の形態にかかる強誘電体キャパシタの形成方法によれば、結晶回復のための熱処理により強誘電体膜の結晶構造を良好に回復でき、電気特性の向上した強誘電体キャパシタを形成することができる。強誘電体膜30の表面にフッ素を付着させることで、結晶回復を有利に進めることができる理由は、次のように考察される。なお、以下の考察では、強誘電体膜30として、PZTを用いた場合について説明する。フッ素は、露出面に付着後ダメージを受けて結晶構造が崩れている強誘電体膜30に拡散する。フッ素は酸素とイオン半径が似ているために、酸素と置き換わることができる。すなわち、強誘電体膜は30は、たとえば、PbZrTiO3XFX0<X<3となっていると考えられる。このように、フッ素が酸素に置き換わることで、ドナーとして働き、欠損した鉛の電荷を補填する。よって、結晶構造の回復を促進することができるのである。その結果、本実施の形態にかかる形成方法によれば、電気特性の良い強誘電体キャパシタを形成することができる。変形例また、本実施の形態にかかる強誘電体キャパシタの形成方法の変形例について、図5を参照しつつ説明する。図5は、変形例にかかる強誘電体キャパシタの形成方法を模式的に示す断面図である。変形例は、上述の実施の形態と比して、強誘電体膜30のパターンが異なる例である。変形例では、まず、上述の工程1、2と同様に、基体10の上に下部電極層20a、強誘電体層30aおよび上部電極層40aを形成し、上部電極層40aの上に、所定のパターンのマスク層M1を形成する。次に、図5に示すように、上部電極層40aおよび強誘電体層30aの上部をドライエッチングすることによりパターニングする。強誘電体層30aのエッチングは、上部電極層40aと強誘電体層30aの界面が露出した直後に止めることが好ましい。直後とは、たとえば上部電極の膜厚/上部電極のドライエッチング速度の変化が算出される時や、ドライエッチング中のプラズマ発光スペクトルの強度をモニタし、上部電極層がなくなり強誘電体層が露出することにより引き起こされるスペクトル強度の変化が観察される時である。また、ウェハーの面内均一性も考慮し、10程度のオーバーエッチングを加えて、強誘電体層30aのエッチングを止めても良い。ついで、上述の実施の形態の工程4および5と同様に、フッ素処理および結晶回復のための熱処理を施す。以上の工程により、本変形例にかかる強誘電体キャパシタを形成することができる。本変形例によれば、強誘電体層30にフッ素を付着させることができる面が増加するため、結晶回復をより有利に促進することができる。その結果、電気特性のよい強誘電体キャパシタを提供することができる。2.実験例以下、本実施の形態にかかる強誘電体キャパシタの実験例について説明する。2.1.第1の実験第1の実験例では、下部電極20、強誘電体膜30および上部電極40が積層された積層体を形成し、これに、フッ素プラズマ処理を行った強誘電体キャパシタ1と、塩素プラズマ処理を行った強誘電体キャパシタ2と、処理を行わなかった強誘電体キャパシタ3とを形成した。その後、ヒステリシス特性を測定し分極値を求めた。図6には、強誘電体キャパシタ1~3のヒステリシス曲線を示し、図7には、分極値の測定結果を示す。まず、強誘電体キャパシタ1~3の形成方法について説明する。なお、以下の説明では強誘電体キャパシタ1の形成方法について説明した後、強誘電体キャパシタ2、3については、強誘電体キャパシタ1と異なる点についてのみ説明する。a積層体の形成基体の上に下部電極層20aとして、膜厚が40nmのTiO2層と膜厚が200nmのPt層の積層体をスパッタ法により形成した。ついで、下部電極層20aの上に、強誘電体層30aとして、膜厚が、150nmのPZTN膜をスピンコート法により成膜、熱処理して形成した。ついで、強誘電体層30aの上に上部電極層40aとして、膜厚が200nmのPt層をスパッタ法により形成した。ついで、マスク層M1として、レジスト層を形成し公知の方法でパターニングを行った。その後、マスク層M1をマスクとして、上部電極層40aと強誘電体層30aをエッチングした。上部電極層40aのエッチングには、たとえばICPなどの高密度プラズマドライエッチング装置を使用し、塩素ガスとアルゴンガスの混合ガスを用いて1.0Pa以下の低圧力で行うことができる。また、強誘電体層30aのエッチングでは、同様の装置を使用し、CF4などのフロン系のガスとアルゴンガスの混合ガスにより行うことができる。また、この後、マスク層M1を除去するために酸素プラズマでアッシングを行いレジストマスクを除去した。これにより、強誘電体キャパシタの基本構成である積層体が形成された。bフッ素付着処理次に、形成された積層体の強誘電体膜の表面にフッ素を付着させた。具体的には、積層体が形成された基板をフッ素プラズマ雰囲気中に60秒間曝した。フッ素ブラズマの発生条件は、原料ガスとして、たとえばCF4ガスを100sccm、圧力は、1、0Pa、また、ソースにかけるパワーは、900Wであり、バイアスパワーは0Wであった。特にバイアス側にパワーをかけると下地のエッチングが進んでしまうため好ましくない。c結晶回復の熱処理次に、結晶回復の熱処理として、酸素雰囲気で、725°Cで5分間の熱処理を行った。以上の工程a~cにより、強誘電体キャパシタ1が形成された。強誘電体キャパシタ2の形成では、強誘電体キャパシタ1と比して、工程bが異なる。サンプル2では、工程bとして、塩素プラズマ雰囲気に基板を曝した。条件は塩素ガスを100sccm、圧力は、1、0Pa、また、ソースにかけるパワーは、900Wであった。また、強誘電体キャパシタ3の形成では、工程bを行うことなく、強誘電体キャパシタを形成した。図6から明らかなように、強誘電体キャパシタ1は、強誘電体キャパシタ2、3と比して角形性が向上していることがわかる。また、図7にも示されるように、強誘電体キャパシタ1は、強誘電体キャパシタ2、3と比して、分極値も大きくなっていることがわかる。その結果、フッ素の付着処理を行うことで、特性の良好な強誘電体キャパシタを形成できることが確認された。2.2.第2の実験次に、第2の実験について説明する。第2の実験では、工程bを終えた後、工程cを行うまで酸素プラズマによりアッシングの有無や、工程cの熱処理の温度を様々に変更して各種サンプルを形成した。具体的には、表1に示す通りである。また、工程aおよび工程bcのうち表1に示されていない事項は、第1の実験と同様に行った。図8は、強誘電体キャパシタ21~23のヒステリシスを示す。図8から分かるように、ヒステリシスの角型性およびPrの値は工程bを行うと向上するが、工程bの後に酸素プラズマによるアッシングを入れるとその効果がなくなる事がわかる。これは、酸素プラズマにより強誘電体膜30に付着したフッ素が除去されるためと考えられる。したがって、酸素プラズマのアッシングを行う場合は、工程bの前に行うことが好ましいことが確認された。また、図9には、強誘電体キャパシタ24~27の残留分極を比較して示す図である。強誘電体キャパシタ24と25、強誘電体キャパシタ26と27が異なる熱処理の温度にも関わらずほぼ同じ特性を示していることがわかる。このことより、工程bの処理を行うことで、同様の特性の強誘電体キャパシタを得たいときには、より低温の処理でも十分な特性が得られることが分かった。つまり、プロセスの低温化を図ることもできることとなる。3.電子デバイス次に、本実施形態にかかる強誘電体キャパシタを含む電子デバイスについて説明する。なお、電子デバイスとしては、強誘電体メモリ、圧電素子、インクジェットプリンタのインクジェット式記憶ヘッド等を挙げることができる。3.1強誘電体メモリ次に、本実施の形態にかかる強誘電体キャパシタを含む強誘電体メモリについて説明する。図10Aおよび図10Bは、上記実施形態の製造方法により得られる強誘電体キャパシタを用いた強誘電体メモリ1000を模式的に示す図である。なお、図10Aは、強誘電体メモリ1000の平面的形状を示すものであり、図10Bは、図10AにおけるI-I断面を示すものである。強誘電体メモリ装置1000は、図10Aに示すように、メモリセルアレイ200と、周辺回路部300とを有する。そして、メモリセルアレイ200と周辺回路部300とは、異なる層に形成されている。また、周辺回路部300は、メモリセルアレイ200に対して半導体基板400上の異なる領域に配置されている。なお、周辺回路部300の具体例としては、Yゲート、センスアンプ、入出力バッファ、Xアドレスデコーダ、Yアドレスデコーダ、又はアドレスバッファを挙げることができる。メモリセルアレイ200は、行選択のための下部電極210ワード線と、列選択のための上部電極220ビット線とが交叉するように配列されている。また、下部電極210および上部電極220は、複数のライン状の信号電極から成るストライプ形状を有する。なお、信号電極は、下部電極210がビット線、上部電極220がワード線となるように形成することができる。そして、図10Bに示すように、下部電極210と上部電極220との間には、強誘電体膜215が配置されている。メモリセルアレイ200では、この下部電極210と上部電極220との交叉する領域において、強誘電体キャパシタ230として機能するメモリセルが構成されている。強誘電体キャパシタ230として、本実施の形態にかかる強誘電体キャパシタが適用されている。さらに、強誘電体メモリ装置1000は、下部電極210、強誘電体膜215、および上部電極220を覆うように、第2の層間絶縁膜430が形成されている。さらに、配線層450、460を覆うように第2の層間絶縁膜430の上に絶縁性の保護層440が形成されている。周辺回路部300は、図10Aに示すように、前記メモリセルアレイ200に対して選択的に情報の書き込み若しくは読出しを行うための各種回路を含み、たとえば、下部電極210を選択的に制御するための第1の駆動回路310と、上部電極220を選択的に制御するための第2の駆動回路320と、その他にセンスアンプなどの信号検出回路図示省略とを含んで構成される。また、周辺回路部300は、図10Bに示すように、半導体基板400上に形成されたMOSトランジスタ330を含む。MOSトランジスタ330は、ゲート絶縁膜332、ゲート電極334、およびソース/ドレイン領域336を有する。各MOSトランジスタ330間は、素子分離領域410によって分離されている。このMOSトランジスタ330が形成された半導体基板400上には、第1の層間絶縁膜420が形成されている。そして、周辺回路部300とメモリセルアレイ200とは、配線層51によって電気的に接続されている。図11には、他の強誘電体メモリの例として1T1C型強誘電体メモリ装置500の構造図を示す。図12は、強誘電体メモリ500の等価回路図である。強誘電体メモリ500は、図11に示すように、下部電極501、プレート線に接続される上部電極502、強誘電体膜503からなるキャパシタ504と、ソース/ドレイン電極の一方がデータ線505に接続され、ワード線に接続されるゲート電極506を有するスイッチ用のトランジスタ素子507からなるDRAMに良く似た構造のメモリ素子である。1T1C型のメモリは、書き込みおよび読み出しが100ns以下と高速で行うことができ、かつ書き込んだデータは不揮発であるため、SRAMの置き換え等に有望である。本実施形態の強誘電体メモリによれば、上記実施形態の電気特性のよい強誘電体キャパシタ504を用いて構成されているため、性能が向上した強誘電体メモリ装置を提供することができる。また、低温で強誘電体膜503を結晶化することができ、MOSトランジスタなどの半導体素子との混載を実現することができる。本実施形態の強誘電体メモリ装置は、上述したものに限定されず、2T2C型強誘電体メモリ装置などにも適用できる。3.2圧電素子次に、本実施の形態にかかる強誘電体キャパシタを圧電素子として適用した例について説明する。つまり、強誘電体膜を圧電体膜として用いた例である。図13は、本実施の形態にかかる圧電素子1を示す断面図である。この圧電素子1は、基板2と、基板2の上に形成された下部電極3と、下部電極3の上に形成された圧電体膜強誘電体膜4と、圧電体膜4の上に形成された上部電極5と、を含んでいる。基板2は、たとえばシリコン基板を用いることができる。本実施形態において、基板2には、110配向の単結晶シリコン基板を用いている。なお、基板2としては、100配向の単結晶シリコン基板または111配向の単結晶シリコン基板なども用いることができる。また、基板2としては、シリコン基板の表面に、熱酸化膜または自然酸化膜などのアモルファスの酸化シリコン膜を形成したものも用いることができる。下部電極3は、圧電体膜4に電圧を印加するための一方の電極である。下部電極3は、たとえば、圧電体膜4と同じ平面形状に形成されることができる。下部電極3の膜厚は、たとえば100nm~200nm程度に形成されている。圧電体膜4は、ペロブスカイト型構造を有する膜である。下部電極3および上部電極5は、たとえばスパッタ法あるいは真空蒸着法などによって形成することができる。下部電極3および上部電極5は、たとえばPt白金からなる。なお、下部電極3および上部電極5の材料は、Ptに限定されることなく、たとえば、Irイリジウム、IrOx酸化イリジウム、Tiチタン、または、SrRuO3などを用いることができる。本実施形態によれば、圧電特性の良好な圧電素子を提供することができる。本実施の形態の圧電素子は、インクジェットプリンタのインクジェット式記憶ヘッドに好適に用いることができる。なお、本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。たとえば、本発明は、実施の形態で説明した構成と実質的に同一の構成たとえば、機能、方法及び結果が同一の構成、あるいは目的及び結果が同一の構成を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。"