第1導電型の半導体からなるコレクタ層と、前記コレクタ層の上に形成された第2導電型の半導体からなるベース層と、前記ベース層の上に該ベース層を露出するように選択的に形成された第1導電型の半導体からなるエミッタ層と、前記ベース層の上に形成され、直流バイアス電圧が印加される第1のベース電極と、前記ベース層の上に形成され、高周波信号が入力される第2のベース電極とを備え、前記ベース層は、前記第1のベース電極の下側部分に前記第1のベース電極の周辺領域を含むと共に前記エミッタ層の下側部分に達しないように形成され、他の領域と比べて抵抗値が高い高抵抗領域を有していることを特徴とする半導体装置。前記エミッタ層は、前記ベース層と接する部分に、該ベース層と比べてバンドギャップが大きい半導体層を含むことを特徴とする請求項1に記載の半導体装置。前記高抵抗領域は、イオンが注入されることにより形成されていることを特徴とする請求項1又は2に記載の半導体装置。前記イオンは、ヘリウムイオン又はボロンイオンであることを特徴とする請求項3に記載の半導体装置。基板の上に、第1導電型の半導体からなるコレクタ層を形成する工程と、前記コレクタ層の上に第2導電型の半導体からなるベース層を形成する工程と、前記ベース層の上に第1導電型の半導体からなるエミッタ層を形成する工程と、前記エミッタ層に対して選択的にエッチングを行うことにより、前記エミッタ層を島状に形成する工程と、前記ベース層及びコレクタ層に対して、前記島状のエミッタ層を含むように選択的にエッチングを行うことにより、前記ベース層及びコレクタ層を島状に形成する工程と、前記ベース層における前記島状のエミッタ層の側方領域に対して該エミッタ層から間隔をおいてイオンを注入することにより、前記ベース層に高抵抗領域を形成する工程と、前記高抵抗領域の上に、直流バイアス電圧が印加されるベース電極を形成する工程とを備えていることを特徴とする半導体装置の製造方法。前記エミッタ層を形成する工程において、前記エミッタ層における前記ベース層と接する部分に、該ベース層と比べてバンドギャップが大きい半導体層を形成することを特徴とする請求項5に記載の半導体装置の製造方法。前記高抵抗領域を形成する工程において、前記イオンは、ヘリウムイオン又はボロンイオンであることを特徴とする請求項5又は6に記載の半導体装置の製造方法。前記高抵抗領域を形成する工程は、前記イオンを用いたイオン注入による素子分離領域の形成と同時に行うことを特徴とする請求項5~7のいずれか1項に記載の半導体装置の製造方法。しかしながら、第1の従来例に係るHBTは、DC端子と接続されたバラスト抵抗素子19がトランジスタ素子の外部に接続されている。一般に、移動体通信用電力増幅器に用いられる増幅素子は複数個が必要である。第1の従来例の場合は、1つの素子に対して1個の抵抗素子が必要となり、増幅率を大きくすればするほど、チップサイズが大きくなってしまうという問題がある。第2の従来例に係るHBTは、DC端子と接続された第1のベース電極とエミッタ層の端部までの距離を大きくすることにより、ベース層の内部抵抗をバラスト抵抗として用いているため、セルサイズが拡大してしまうという問題がある。また、より大きい抵抗値を得ようとすると、この距離を延長してセルサイズをより大きくするか、ベース層のキャリア濃度を下げてベース層のシート抵抗値を上げる必要がある。しかしながら、ベース層のキャリア濃度を下げてしまうと、RF端子と接続されたベース層の抵抗値も増大して、RF特性が劣化してしまう。そこで、本発明は、かかる問題に鑑み、チップサイズ及びセルサイズを大きくすることなく、所望の抵抗値を持つバラスト抵抗を備えた半導体装置を実現できるようにすることを目的とする。前記の目的を達成するため、本発明は、半導体装置を、ベース層における直流バイアスが印加されるベース電極とエミッタ層との間の領域に高抵抗領域を形成する構成とする。具体的に、本発明に係る半導体装置は、第1導電型の半導体からなるコレクタ層と、コレクタ層の上に形成された第2導電型の半導体からなるベース層と、ベース層の上に該ベース層を露出するように選択的に形成された第1導電型の半導体からなるエミッタ層と、ベース層の上に形成され、直流バイアス電圧が印加される第1のベース電極と、ベース層の上に形成され、高周波信号が入力される第2のベース電極とを備え、ベース層は、第1のベース電極の下側部分に該第1のベース電極の周辺領域を含むと共にエミッタ層の下側部分に達しないように形成され、他の領域と比べて抵抗値が高い高抵抗領域を有している。本発明の半導体装置によると、ベース層は直流バイアス電圧が印加される第1のベース電極の下側部分に該第1のベース電極の周辺領域を含むと共にエミッタ層の下側部分に達しないように形成され、他の領域と比べて抵抗値が高い高抵抗領域を有している。このため、バラスト抵抗素子をセルの外部に設けたり、第1のベース電極とエミッタ層との距離を拡大したりすることなく、熱暴走に有効なバラスト抵抗を形成することができる。その上、高抵抗領域をイオン注入により形成する場合には、ベース層のシート抵抗によらず、イオン注入のドーズ量及び加速電圧を制御することにより、所望のバラスト抵抗値を得ることができる。従って、所望のバラスト抵抗値をキャリア濃度とは独立して制御可能である。これにより、RF特性に影響を与えることなく、高いバラスト抵抗値を実現できる。本発明の半導体装置において、エミッタ層は、ベース層と接する部分に該ベース層と比べてバンドギャップが大きい半導体層を含むことが好ましい。このようにすると、ヘテロ接合バイポーラトランジスタHBTを形成することができる。本発明の半導体装置において、高抵抗領域はイオンが注入されることにより形成されていてもよい。この場合に、イオンは、ヘリウムイオン又はボロンイオンであってもよい。本発明に係る半導体装置の製造方法は、基板の上に、第1導電型の半導体からなるコレクタ層を形成する工程と、コレクタ層の上に第2導電型の半導体からなるベース層を形成する工程と、ベース層の上に第1導電型の半導体からなるエミッタ層を形成する工程と、エミッタ層に対して選択的にエッチングを行うことにより、エミッタ層を島状に形成する工程と、ベース層及びコレクタ層に対して、島状のエミッタ層を含むように選択的にエッチングを行うことにより、ベース層及びコレクタ層を島状に形成する工程と、ベース層における島状のエミッタ層の側方領域に対して該エミッタ層から間隔をおいてイオンを注入することにより、ベース層に高抵抗領域を形成する工程と、高抵抗領域の上に、直流バイアス電圧が印加されるベース電極を形成する工程とを備えている。本発明の半導体装置の製造方法によると、ベース層における島状のエミッタ層の側方領域に対して該エミッタ層から間隔をおいてイオンを注入することにより、ベース層に高抵抗領域を形成する工程を備えている。このため、バラスト抵抗素子をセルの外部に設けたり、直流バイアス電圧が印加されるベース電極とエミッタ層との距離を拡大したりすることなく、熱暴走に有効なバラスト抵抗を形成することができる。その上、高抵抗領域をイオン注入により形成するため、ベース層のシート抵抗によらず、イオン注入のドーズ量及び加速電圧を制御することにより、所望のバラスト抵抗値を得ることができる。従って、所望のバラスト抵抗値をキャリア濃度とは独立して制御可能である。これにより、RF特性に影響を与えることなく、高いバラスト抵抗値を実現できる。本発明の半導体装置の製造方法は、エミッタ層を形成する工程において、エミッタ層におけるベース層と接する部分に、該ベース層と比べてバンドギャップが大きい半導体層を形成することが好ましい。このようにすると、ヘテロ接合バイポーラトランジスタHBTを形成することができる。本発明の半導体装置の製造方法は、高抵抗領域を形成する工程において、イオンはヘリウムイオン又はボロンイオンであってもよい。本発明の半導体装置の製造方法において、高抵抗領域を形成する工程は、イオン注入による素子分離領域の形成と同時に行ってもよい。本発明に係る半導体装置及びその製造方法によると、チップサイズ及びセルサイズを大きくすることなく、所望の抵抗値を持つバラスト抵抗を備えた半導体装置を実現することができる。一実施形態本発明の一実施形態について図1を参照しながら説明する。図1a及び図1bに示すように、本実施形態に係るヘテロ接合バイポーラトランジスタHBT100は、不純物が5×1018cm-3程度の高濃度にドープされたn型GaAsからなるサブコレクタ層101と、不純物が1×1016m-3程度の低濃度にドープされたn型GaAsからなるコレクタ層102と、不純物が4×1019cm-3程度の高濃度にドープされたp型GaAsからなるベース層103と、不純物濃度が1×1017cm-3程度にドープされたn型InGaPを含む複数の半導体層からなる積層構造を有するエミッタ層104とから構成されている。ここで、エミッタ層104におけるベース層103と接する半導体層は、ベース層103と比べてバンドギャップが大きい半導体層、例えばInGaPにより構成されている。コレクタ層102及びベース層103は、凸型形状に加工されており、ベース島領域を形成している。また、エミッタ層104は、ベース層103上に凸型形状に加工されており、エミッタ島領域を形成している。サブコレクタ層101のコレクタ層102から露出した上面には、例えば、それぞれ金ゲルマニウムAuGe/ニッケルNi/金Au等が積層されてなる複数のコレクタ電極9が形成されている。各コレクタ電極9には、コレクタ層102に電圧を印加するコレクタ端子4がそれぞれ接続されている。ベース層103のエミッタ層10から露出した上面には、ベース層103とオーミック接触するように熱拡散により形成された第1のベース電極7及び第2のベース電極8がそれぞれ形成されている。各ベース電極7、8には、例えば、白金Pt/チタンTi/白金Pt/金Au等の金属積層膜を用いることができる。第1のベース電極7には、直流DCバイアスが印加されるDC端子2が接続されている。一方、第2のベース電極8には、高周波RF電力が供給されるRF端子3が接続されている。エミッタ層104の上面には、Pt/Ti/Pt/Au等が積層されてなるエミッタ電極6が形成されている。該エミッタ電極6には、エミッタ端子1が接続されている。本実施形態の特徴として、ベース層103におけるDC端子2と接続された第1のベース電極7の下側部分には、ヘリウムイオンHe等をイオン注入して高抵抗化された高抵抗ベース領域150が形成されている。高抵抗ベース領域150は、第1のベース電極7の平面積よりも大きい領域で形成されている。すなわち、ベース層103における第1のベース電極7の周辺領域を含むように形成されている。但し、高抵抗ベース領域150のエミッタ層104側の端部は、エミッタ層104の下側部分にまでは達していない。また、高抵抗ベース領域150は、ベース層103におけるイオン注入前の抵抗値の2倍以上程度の抵抗値を有することが好ましい。以下、ベース層にヘリウムイオンHe等をイオン注入した場合の電流-電圧特性と、シート抵抗値のドーズ量依存性との実験結果を示す。図2は、ベース層にヘリウムイオンHe等をイオン注入を行った場合▲印と、イオン注入を行わない場合■印との電流-電圧特性を示している。本実施形態に係るヘリウムイオンを注入されたベース層103のグラフは、ヘリウムイオンを注入されない従来のベース層のグラフと比べて傾きが小さく、すなわち抵抗値が上昇していることが分かる。また、低電圧領域においても高電圧領域においても、良好な線形性を示している。このことから、高抵抗ベース領域150は第1のベース電極7とオーミック接続されており、抵抗層として使用可能であるといえる。図3は、4×1019cm-3程度の高濃度にドープされたp型GaAsからなるベース層に、ヘリウムイオンを100keVの加速電圧で、ドーズ量を3通りに変えて注入したときのシート抵抗値の測定結果を示している。図3に示すように、イオン注入の際のドーズ量を調節すれば抵抗値を変えることができる。従って、ベースシート抵抗値とイオン注入条件加速電圧及びドーズ量とを適当に組み合わせれば、任意の抵抗値を実現できることが分かる。このように、本実施形態によると、ベース層103におけるDCバイアス電圧が印加される第1のベース電極7とエミッタ層104との間の領域に高抵抗ベース領域150を形成する。これにより、従来のように、バラスト抵抗素子をセルの外部に設けたり、第1のベース電極とエミッタ層との距離を拡大したりすることなく、熱暴走に有効なバラスト抵抗を形成することができる。その上、高抵抗ベース領域150をイオン注入により形成するため、ベース層103のシート抵抗値によらず、イオン注入のドーズ量及び加速電圧を制御調節することにより、所望のバラスト抵抗値を得ることができる。従って、所望のバラスト抵抗値をキャリア濃度とは独立して制御が可能となる。これにより、RF特性に影響を与えることなく、高いバラスト抵抗値を実現できる。すなわち、チップサイズ及びセルサイズを大きくすることなく、所望の抵抗値を持つバラスト抵抗を備えたHBTを実現できる。以下、前記のような構成を有する半導体装置の製造方法について図4a~図4dを参照しながら説明する。まず、図4aに示すように、分子線エピタキシMBE法又は有機金属化学気相成長MOCVD法等の結晶成長法により、n型GaAsからなる基板図示せずの主面上に、不純物が5×1018cm-3程度の高濃度にドープされたn型GaAs層101Aと、不純物が1×1016m-3程度の低濃度にドープされたn型GaAs層102Aと、不純物が4×1019cm-3程度の高濃度にドープされたp型GaAs層103Aと、不純物が1×1017cm-3程度にドープされたn型InGaP層を含む複数の半導体層からなる積層構造体104Aとを順次形成する。次に、リソグラフィ法により、n型InGaP層を含む積層構造体104Aにおけるエミッタ層形成領域、すなわちエミッタ島領域を覆うように第1のレジストマスク201を形成する。続いて、第1のレジストマスク201によりエミッタ島領域を覆った状態で、積層構造体104Aに対してウェットエッチング又はドライエッチングを行って、図4bに示すように、積層構造体104Aから島状のエミッタ層104を形成する。次に、第1のレジストマスク201を除去した後、再度リソグラフィ法により、エミッタ層104を含み且つp型GaAs層103A及びn型GaAs層102Aにおけるベース層及びコレクタ層形成領域、すなわちベース島領域を覆うように第2のレジストマスク202を形成する。続いて、第2のレジストマスク202によりベース島領域を覆った状態で、p型GaAs層103A及びn型GaAs層102Aに対してウェットエッチング又はドライエッチングを行って、図4cに示すように、p型GaAs層103A及びn型GaAs層102Aから島状のベース層103及びコレクタ層102を形成する。次に、第2のレジストマスク202を除去した後、n型GaAs層101Aの上に、エミッタ層104、ベース層103及びコレクタ層102を覆うように、第3のレジストマスク203を形成する。続いて、図4dに示すように、リソグラフィ法により、第3のレジストマスク203に、ベース層103におけるエミッタ層104の一方の側方領域で且つ該エミッタ層104から間隔をおいた領域を露出する開口パターン203aを形成する。この開口パターン203aを有する第3のレジストマスク203を介した状態で、ベース層103にイオン注入する。具体的には、ベース層103に、加速電圧が100keV程度で、ドーズ量が7.2×1013cm-2程度のヘリウムイオンHを注入する。これにより、ベース層103の第1のベース電極形成領域を含む領域にヘリウムイオンが注入されて、高抵抗ベース領域150が形成される。次に、図示はしていないが、第3のレジストマスク203を除去した後、n型GaAs層101Aにおけるベース島領域から離れた領域に、ヘリウムイオンを選択的に注入して、素子分離領域を形成する。これにより、n型GaAs層101Aからサブコレクタ層101が形成される。続いて、図示はしていないが、エミッタ層104の上に、エミッタ電極形成領域を露出する開口パターンを有するレジストマスクを形成し、その後、スパッタ法又は真空蒸着法等により、レジストマスクの上に開口パターンが埋まるように所定の金属積層膜を形成する。その後、レジストマスクを除去する、いわゆるリフトオフ法により、エミッタ電極6を形成する。続いて、リフトオフ法により、ベース層103の上の高抵抗ベース領域150の上に、所定の金属積層膜からなる第1のベース電極7を形成する。同時に、ベース層103の上のエミッタ層104に対して第1のベース電極7と反対側の領域に、第1のベース電極7と組成が同一の第2のベース電極8を形成する。続いて、リフトオフ法により、サブコレクタ層101の上に、所定の金属積層膜からなるコレクタ電極9を形成する。なお、エミッタ電極6、ベース電極7、8及びコレクタ電極9における形成の順序は特に問われない。続いて、オーミックコンタクト及び注入イオンの活性化のための熱処理を行うことにより、図1a及びbに示すHBT100を得ることができる。なお、本実施形態においては、ヘリウムイオンの注入条件を、加速電圧が100keV程度で、ドーズ量が7.2×1013cm-2程度としているが、これらの注入条件を適宜変更することにより、高抵抗ベース領域150に所望の抵抗値を与えることができる。また、高抵抗ベース領域150に設定する抵抗値によっては、高抵抗ベース領域150の形成に用いるヘリウムイオンのイオン注入と、素子分離領域の形成に用いるヘリウムイオンのイオン注入とを同時に行うことができる。また、本実施形態においては、高抵抗ベース領域150の形成にヘリウムイオンを用いたが、イオン注入に供されるイオン種はヘリウムイオンに限られず、例えばボロンイオンB等でも同様の効果を得られることはいうまでもない。さらには、ヘリウムイオン及びボロンイオン以外にも、水素Hイオンを用いることができる。また、本実施形態においては、ヘテロ接合バイポーラトランジスタHBTについて説明したが、本発明は、HBTに限られず、例えば、ホモ接合のバイポーラトランジスタBTでもよい。また、本発明の要旨を逸脱しない範囲で当業者が思いつく各種変形を施したものも本発明の範囲内に含まれる。