第1導電型の半導体基板と、前記第1導電型の半導体基板上に形成した第1導電型の半導体からなるドリフト層と、前記ドリフト層の上に形成した第2導電型の半導体からなるバッファ層と、前記バッファ層の上部に形成した第2導電型の高濃度半導体領域と、前記半導体基板と前記バッファ層との間に逆電圧を印加したときの半導体装置の端部領域の電界を緩和するために、前記端部領域に形成したメサ終端部と、前記メサ終端部に形成した第2導電型の半導体からなる電界緩和領域を有することを特徴とする半導体整流装置。前記高濃度半導体領域と前記電界緩和領域の距離が、前記半導体基板と前記バッファ層の距離の1/10よりも長いことを特徴とする請求項1記載の半導体整流装置。前記高濃度半導体領域と前記電界緩和領域との距離が、10μm以上であることを特徴とする請求項1記載の半導体整流装置。前記バッファ層の不純物濃度が、前記電界緩和領域の不純物濃度よりも低いことを特徴とする請求項1から請求項3のいずれかに記載の半導体整流装置。前記バッファ層の不純物濃度が、5.0×1015cm-3~5.0×1017cm-3であることを特徴とする請求項1から請求項3のいずれかに記載の半導体整流装置。前記バッファ層の上部に、複数の高濃度半導体領域を配置したことを特徴とする請求項1から請求項5のいずれかに記載の半導体整流装置。前記バッファ層の上部に形成した前記高濃度半導体領域の不純物濃度が5.0×1018cm-3よりも高いことを特徴とする請求項1から請求項6のいずれかに記載の半導体整流装置。前記ドリフト層の不純物濃度が、5.0×1013cm-3~5.0×1015cm-3であることを特徴とする請求項1から請求項7のいずれかに記載の半導体整流装置。前記半導体が、炭化珪素であることを特徴とする請求項1から請求項8のいずれかに記載の半導体整流装置。第1導電型半導体のドリフト層上に第2導電型のバッファ層を形成するステップと、前記第2導電型のバッファ層の上部に第2導電型の高濃度半導体領域を形成するステップと、前記ドリフト層の第1の部分を覆い、前記ドリフト層の第2の部分を露出させ、メサ構造を形成するために、前記バッファ層を選択的にエッチングするステップと、前記ドリフト層に、前記第2導電型の電界緩和領域を形成するために、第2導電型のドーパントを選択的にイオン注入するステップとを備えたことを特徴とする半導体整流装置の製造方法。本実施の形態においては、高耐圧半導体整流装置であるPiNダイオードにおいて、優れたプロセス歩留まりを実現することができる半導体装置を提供することを目的としている。本発明の実施の形態である高耐圧半導体整流装置は、第1導電型の基板と、前記第1導電型の基板上に形成した第1導電型のドリフト層と、前記ドリフト層の上に形成した第2導電型のバッファ層と、前記第2導電型のバッファ層の上に形成した第2導電型の高濃度半導体領域と、前記第1導電型基板と前記第2導電型のバッファ層との間に逆電圧を印加したときの半導体装置の端部領域の電界を緩和するために、前記端部領域に形成したメサ終端部と、前記メサ終端部に形成した第2導電型の電界緩和領域を有することを特徴とする。以下、実施の形態について、従来技術を参照しながら説明する。従来、逆バイアス時に電界を緩和するメサ構造部およびイオン打ち込みで形成したJTE領域を備え、メサ角度およびメサ底面に形成したJTE領域の不純物濃度を所定の範囲内とし、メサコーナー部のパッシベーション膜を500nm以上の厚さにするSiCのPiNダイオードが知られている。このメサ構造部およびイオン打ち込みで形成したJTE領域を備えるPiNダイオードでは、イオン打ち込みで形成したJTE領域の不純物濃度のわずかなずれにより、大幅に耐圧が低下してしまう。例えば、JTE領域の不純物濃度が1.8×1017cm-3のときに6000V以上の耐圧であったSiCのPiNダイオードでは、JTE領域の不純物濃度が高濃度側にずれてしまい1.9×1017cm-3となった場合には4000V以下の耐圧、またJTE領域の不純物濃度が低濃度側にずれてしまい1.2×1017cm-3となった場合には5000V以下の耐圧になることなどが、発明者らの検討の結果判明した。一方、メサ構造部を2段作製することで、JTE領域の不純物濃度がずれたとしても、耐圧の低下がなくなる構造が提案されている。しかし、メサ構造部を2段作製するためには、エッチング工程が2回必要である。しかし、エッチングは深さ方向の制御が難しく、ウェハ面内での深さにばらつきができやすい。つまり、後者の構造では、プロセス歩留まりはJTE領域の不純物濃度依存性の点では解決されるが、エッチング工程での深さ方向の制御により低下してしまう可能性がある。これに対して、本実施の形態によれば、第2導電型のバッファ層においても耐圧を持つことができることから、より高い耐圧を持つダイオードを提供する。また、本実施の形態によれば、JTE領域の不純物濃度が、低濃度側にずれた場合においても、耐圧が急激に下がることはなく、高い耐圧を維持することができ、半導体プロセスにおける歩留まりの向上を提供する。また、本実施の形態によれば、メサ構造部を2段必要としないため、エッチングの制御性によるウェハ面内での深さのばらつきなどが問題とならず、半導体プロセスにおける歩留まりの向上を提供する。以下、図面を参照しつつ本発明の実施の形態をさらに説明する。第1の実施の形態本実施の形態の高耐圧半導体整流装置は、第1導電型の基板と、前記第1導電型の基板上に形成した第1導電型のドリフト層と、前記ドリフト層の上に形成した第2導電型のバッファ層と、前記第2導電型のバッファ層の上に形成した第2導電型の高濃度半導体領域と、前記第1導電型基板と前記第2導電型のバッファ層との間に逆電圧を印加したときの半導体装置の端部領域の電界を緩和するために、前記端部領域に形成したメサ終端部と、前記メサ終端部に形成した第2導電型の電界緩和領域を有することを特徴とする。上記構成を備えることにより、第2導電型のバッファ層においても耐圧を持つことができることから、より高い耐圧を持つダイオードを提供する。また、本発明によれば、JTE領域の不純物濃度が、低濃度側にずれた場合においても、耐圧が急激に下がることはなく、高い耐圧を維持することができ、半導体プロセスにおける歩留まりの向上を提供する。以下、半導体が炭化珪素以下、SiCとも記述するであり、第1導電型がn型、第2導電型がp型であるPiNダイオードを例に説明する。図1は、本実施の形態の高耐圧半導体整流装置であるPiNダイオードの模式的な断面図である。図1に示すように、本実施の形態のPiNダイオード10は、例えばn型の4H-SiC基板12の上に、ドリフト層としてn-型SiC層14が形成されている。4H-SiC基板12およびn-型SiC層14は、例えばN窒素を不純物として含有している。前記ドリフト層の不純物濃度は、5.0×1013cm-3~5.0×1015cm-3であることが好ましい。その理由は、SiC-PiNダイオードの適用範囲と考えられる1kV~20kV程度の耐圧を持たせるためである。前記n-型SiC層14の上端には、p型SiC領域で構成されるJTE領域16が形成されている。JTE領域はPiNダイオードの耐圧を安定化させるために設けられる。JTE領域16は、例えばAlアルミニウムまたはBボロンを不純物として含有している。また、n-型SiC層14の上端の、JTE領域16の外側にはn型のチャンネルストップ領域18が形成されている。そして、n-型SiC領域14の上は、p型バッファ層20が形成されている。この第2導電型のバッファ層の不純物濃度は、5.0×1015cm-3~5.0×1017cm-3であることが好ましい。その理由は、不純物濃度が高すぎるとpn接合部に電界集中が発生してしまい、耐圧が下がってしまうが、逆に不純物濃度が低すぎると導通時のアノード電極からのホール注入量が減りすぎてしまうことによる。このバッファ層20を、ドリフト層14と高濃度半導体層22との間に介在させることによって、耐圧は顕著に改善される。すなわち、従来のSiC-PiNダイオードにおいては、導通時のホール注入を意図してバッファ層を配置している。本実施の形態においては、バッファ層の不純物濃度を、ホール注入を阻止しない程度に低くして、さらにp型高濃度半導体領域22と、第2導電型の電界緩和領域であるp型JTE領域16との距離を、最適化することによって、耐圧が上がることを確認した。p型バッファ層20の上端にはp型高濃度半導体領域22が形成されている。このバッファ層の上部に形成した第2導電型の高濃度半導体領域22の不純物濃度は、5.0×1018cm-3よりも高いことが好ましい。その理由は、アノード電極におけるコンタクト抵抗を低減するためである。また、p型高濃度半導体領域22の表面は、例えばNiの第1の電極アノード電極のオーミック電極領域24が形成されている。さらに、n型の4H-SiC基板12下面には、例えば、Niの第2の電極カソード電極26が形成されている。図1に示す半導体整流装置において、第2導電型の高濃度半導体領域であるp型高濃度半導体領域22と、第2導電型の電解緩和領域であるp型JTE領域16との距離が、第1導電型の基板であるSiC基板12と第2導電型バッファ層であるp型バッファ層20の距離の1/10より長いことが好ましい。また、p型JTE層の不純物濃度、p型高濃度半導体領域22とp型JTE領域16との距離、及び耐圧との関係をシミュレーションした結果を図6に示す。図5の半導体整流装置の概略断面図において示すように、第2導電型の高濃度半導体領域であるp型高濃度半導体領域22と、第2導電型の電界緩和領域であるp型JTE領域16との距離をLpであらわすと、上記シミュレーションの結果を表す図6のグラフに示すように、Lpの値が、10μmを越えた領域から、耐圧が、不純物濃度の変動によって、左右される程度が低減し、好ましい特性を示す。以上に説明したように、特に、上記Lpを、第1導電型の基板であるSiC基板12と第2導電型バッファ層であるp型バッファ層20の距離の1/10か、10μmのどちらか短い方よりも長くすることによって、耐圧がさらに改善される。製造方法次に、図1に示す本実施の形態の半導体整流装置の製造方法を、工程断面図である図3、及び図4を用いて説明する。まず、図3aに示すように、n型の4H-SiC基板12上に、エピタキシャル成長により、ドリフト層となるn-型のSiC層14およびp型のバッファ層20を形成する。次に、図3bに示すように、前記バッファ層の上部に、イオン注入により、p型高濃度半導体領域22を形成する。注入イオン種としては、ボロンなどが用いられる。また、ドーピング濃度は、5.0×1018cm-3よりも高いことが好ましい。次に、図3cに示すように、前記バッファ層の周縁部を選択的にエッチングして、メサ構造を形成する。さらに、図3dに示すように、前記バッファ層とドリフト層との境界部分のドリフト層にイオン注入することによりp型JTE領域16、およびn型チャンネルストップ領域18を形成する。n型チャンネルストップ領域18は、注入イオン種としては、アルミニウムまたは窒素を用いることができる。ドーピング濃度は、5.0×1017cm-3よりも高いことが好ましい。さらに、図3eに示すように、SiCのPiNダイオードの表面の全面に、表面保護用のパッシベーション膜28を形成する。次に、図3fに示すように、4H-SiC基板12の下面に、例えば、スパッタ法でNiを堆積した後、第2の電極カソード電極26を形成し、その後シンター工程を行う。次に、図3gに示すように、p型高濃度半導体領域22の一部が露出するようにリソグラフィーおよびRIEを行う。そして、図3hに示すように、例えば、スパッタ法でNiを堆積した後、リフトオフして第1の電極アノード電極のうちのオーミック電極領域24を形成する。その後シンター工程を行う。以上の製造方法により、図1に示すPiNダイオード10が製造可能である。第2の実施の形態高耐圧半導体整流装置の第2の実施の形態を、PiN型ダイオードの模式図である図7を用いて説明する。この実施の形態は、アノード電極24がp型高濃度半導体領域22よりも面積が大きいことを特徴としている。このようなPiN型ダイオードは、次のような特性を有する。すなわち、アノード電極24がp型バッファ層20と接することで、PiNダイオードのターンオフ時に、キャリアの排出がスムーズに進むため、ターンオフ特性が改善する。第3の実施の形態高耐圧半導体整流装置の第3の実施の形態を、PiN型ダイオードの断面模式図である図8を用いて説明する。この実施の形態は、前記バッファ層20の上に、アノード電極24およびp型高濃度半導体領域22が複数存在していることを特徴としている。このPiN型ダイオードは、次のような特性を有している。すなわち、電極およびp型高濃度半導体領域22の面積を小さくすることにより、PiNダイオードのスイッチング特性を改善することができる。さらに、これらの領域を複数存在させることにより、チップ全体に電流を均一化させられるため、通電時に局所的に熱が集中することを回避できる。このアノード電極24とp型高濃度半導体領域22の面積は、どちらが大きくても差し支えない。アノード電極24が大きい場合には、ターンオフ特性を改善する特徴を有しており、一方、p型高濃度半導体領域22が大きい場合には、耐圧歩留まりをより向上する特徴を有している。図9は、この実施の形態のPiN型ダイオードの平面図である。この実施の形態において、複数のアノード電極24が、p型高濃度半導体領域22に取り囲まれて配置されている。第4の実施の形態高耐圧半導体整流装置の第4の実施の形態を、PiN型ダイオードの断面模式図である図10を用いて説明する。この実施の形態のPiN型ダイオードは、複数のp型高濃度半導体領域22と1つのアノード電極24を備えていることを特徴としている。このPiN型ダイオードは、次のような特徴を有している。すなわち、p型高濃度半導体領域22の面積を小さくすることにより、PiNダイオードのターンオフ特性を改善することができる。また、これらの領域を複数存在させることにより、チップ全体に電流を均一化させられるため、通電時に局所的に熱が集中することを回避できる。さらに、電極がバッファ層と接することで、PiNダイオードのターンオフ時に、キャリアの排出がスムーズに進むため、ターンオフ特性がさらに改善する。第5の実施の形態高耐圧半導体整流装置の第5の実施の形態を、PiN型ダイオードの断面模式図である図11を用いて説明する。この実施の形態のPiN型ダイオードは、p型JTE領域16の外側に、第2のp型JTE領域30を備えることを特徴としている。このPiN型ダイオードは、次のような特性を有している。すなわち、p型JTE領域16の不純物濃度が所望の値よりも、高濃度に振れた場合にも第2のp型JTE領域30が電界を緩和するため、耐圧歩留まりをより向上する効果が得られる。なお、このp型JTE領域は2つよりも多くても構わない。第6の実施の形態高耐圧半導体整流装置の第6の実施の形態を、PiN型ダイオードの断面模式図である図12を用いて説明する。この実施の形態のPiN型ダイオードは、p型JTE領域16の外側に、p型ガードリング領域32を備えることを特徴としている。このPiN型ダイオードは、次のような特性を有している。すなわち、p型JTE領域16の不純物濃度が所望の値よりも、高濃度に振れた場合にもp型ガードリング領域32が電界を緩和するため、耐圧歩留まりをより向上する効果が得られる。このp型ガードリング領域は、2つよりも多くても構わない。第7の実施の形態高耐圧半導体整流装置の第7の実施の形態を、PiN型ダイオードの断面模式図である図13を用いて説明する。この実施の形態のPiN型ダイオードは、p型バッファ層20の中に、p型JTE領域が入ることを特徴としている。以上、具体例を参照しつつ本発明の実施の形態について説明した。上記、実施の形態はあくまで、例として挙げられているだけであり、本発明を限定するものではない。また、実施の形態の説明においては、半導体整流装置、半導体整流装置の製造方法等で、本発明の説明に直接必要としない部分等については記載を省略したが、必要とされる半導体整流装置、半導体整流装置の製造方法等に関わる要素を適宜選択して用いることができる。例えば、実施の形態においては、第1導電型をn型、第2導電型をp型とする半導体整流装置を例に説明したが、第1導電型をp型、第2導電型をn型とする半導体整流装置であっても構わない。また、実施の形態では、半導体材料として炭化珪素SiCを例に説明したが、その他の代表的な半導体材料であるシリコン、ダイヤモンド、窒化ガリウムGaN等を適用することも可能である。また、第1の電極はNiやTi/Alを材料とする場合を例に説明したが、その他の材料、例えば、Mo、W、Pt、Ta、TaNの単体、これらの合金、シリサイド、カーバイド等を用いることも可能である。その他、本発明の要素を具備し、当業者が適宜設計変更しうる全ての半導体整流装置が、本発明の範囲に包含される。本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。