"サンプリングタイミング信号を出力する制御部と、前記サンプリングタイミング信号に従って、センサの出力信号をサンプリングする離散型回路とを備える、センサ信号処理回路であって、前記制御部は、前記サンプリングタイミング信号に基づいて、前記センサに供給される電力を間欠的に制限する、センサ信号処理回路。前記制御部は、前記出力信号がサンプリングされない期間に、前記センサに供給される電力を制限する、請求項1に記載のセンサ信号処理回路。前記制御部は、前記出力信号がサンプリングされる期間に、前記センサに供給される電力を制限することを解除する、請求項2に記載のセンサ信号処理回路。前記制御部は、前記サンプリングタイミング信号を遅延させた信号に基づいて、前記センサに供給される電力を間欠的に制限する、請求項1から3のいずれか一項に記載のセンサ信号処理回路。前記センサは、抵抗ブリッジ回路を有し、前記制御部は、前記抵抗ブリッジ回路に供給される電力を間欠的に制限する、請求項1から4のいずれか一項に記載のセンサ信号処理回路。前記離散型回路は、ADコンバータである、請求項1から5のいずれか一項に記載のセンサ信号処理回路。前記離散型回路は、スイッチトキャパシタアンプである、請求項1から5のいずれか一項に記載のセンサ信号処理回路。請求項1から7のいずれか一項に記載のセンサ信号処理回路と、前記センサとを備える、センサ信号処理装置。しかしながら、上述の従来のセンサ信号処理装置100では、ΔΣ変調器144がセンサ110の出力信号をサンプリングしているか否かにかかわらず、ΔΣ変調器144がイネーブルのときにはスイッチSW11がオンすることにより電流がセンサ110に常に流れているため、センサの消費電力が大きかった。そこで、本発明は、センサの消費電力を低減できる、センサ信号処理回路及びセンサ信号処理装置の提供を目的とする。上記目的を達成するため、本発明は、サンプリングタイミング信号を出力する制御部と、前記サンプリングタイミング信号に従って、センサの出力信号をサンプリングする離散型回路とを備える、センサ信号処理回路であって、前記制御部は、前記サンプリングタイミング信号に基づいて、前記センサに供給される電力を間欠的に制限する、センサ信号処理回路及びそれを備えるセンサ信号処理装置を提供するものである。本発明によれば、センサの消費電力を低減できる。以下、本発明の実施形態を図面に従って説明する。図2は、本発明の第1の実施形態であるセンサ信号処理装置1の構成図である。センサ信号処理装置1は、センサ10と、センサ信号処理回路20とを備えたセンサシステムである。センサ10は、所定の物理量を検出し、その検出値に応じた信号を出力する。センサ信号処理回路20は、制御回路30と、ADコンバータ40とを備えた半導体集積回路である。制御回路30は、信号生成回路31と、スイッチSW1とを備えた制御部である。信号生成回路31は、サンプリングタイミング信号P1,P2を生成する信号生成部であり、スイッチSW1は、サンプリングタイミング信号P1,P2のうちの一方のサンプリング信号P1に基づいて、センサ10に供給される電力を間欠的に小さく制限する制限部である。ADコンバータ40は、制御回路30の信号生成回路31から出力されるサンプリングタイミング信号P1,P2に従って、センサ10の出力信号をサンプリングする離散型回路である。センサ信号処理回路20は、このような構成を有しているので、センサ10に供給される電力を間欠的に制限することを、ADコンバータ40のサンプリング動作に同期させることができる。これにより、制御回路30は、スイッチSW1を制御することによって、センサ10の出力信号がADコンバータ40によってサンプリングされない期間にセンサ10に供給される電力を、センサ10の出力信号がADコンバータ40によってサンプリングされる期間に比べて小さく制限することが可能となる。また、制御回路30は、スイッチSW1を制御することによって、センサ10の出力信号がADコンバータ40によってサンプリングされる期間に、センサ10に供給される電力を制限することを解除することが可能となる。ここで、センサ10の出力信号がADコンバータ40によってサンプリングされる期間にセンサ10に必要な電力が供給されていれば、センサ10の出力信号がADコンバータ40によってサンプリングされない期間にセンサ10に供給される電力を制限してもよい。なぜならば、センサ10の出力信号がADコンバータ40によってサンプリングされていなければ、センサ10に供給される電力が制限されることによってセンサ10の出力信号が変動してもかまわないからである。このように、センサ信号処理回路20によれば、センサ10への電力供給が必要最低限の時間に抑えられる。また、ADコンバータ40がセンサ10の出力信号についてサンプリングした結果に影響を与えることなく、センサ10の消費電力を低減できる。次に、図2の構成について更に詳細に説明する。センサ10は、4つの抵抗R1,R2,R3,R4から構成される抵抗ブリッジ回路を有する抵抗ブリッジ型センサである。抵抗ブリッジ回路は、センサ10の出力信号として、アナログのセンサ電圧値Vsを出力する。センサ電圧値Vsは、抵抗R1と抵抗R2との接続点aの電位Vsaと、抵抗R3と抵抗R4との接続点bの電位Vsbとの電位差である。センサ10の高電位側電源端子11は、VDD電圧に接続され、センサ10の低電位側電源端子12は、スイッチSW1を介して、VDD電圧よりも低いVSS電圧に接続される。抵抗R1と抵抗R3との接続点cは、高電位側電源端子11を介して、VDD電圧に接続され、抵抗R2と抵抗R4との接続点dは、低電位側電源端子12及びスイッチSW1を介して、VSS電圧に接続される。VDD電圧は、所定の電源から供給される一定の電源電圧である。センサ10の具体例として、圧力センサ、温度センサ、電圧センサ、電流センサ、歪みセンサ、磁気センサ、流速センサなどの物理量を検出するセンサが挙げられる。また、スイッチSW1の具体例として、MOSFETやバイポーラトランジスタなどのトランジスタを有するスイッチ回路が挙げられる。制御回路30の信号生成回路31は、サンプリングタイミング信号P1がハイレベルのとき、サンプリングタイミング信号P2がローレベルになり、サンプリングタイミング信号P2がハイレベルのとき、サンプリングタイミング信号P1がローレベルになるように、サンプリングタイミング信号P1,P2を生成する。また、信号生成回路31は、サンプリングタイミング信号P1,P2が両方ともローレベルになる期間を有するように、サンプリングタイミング信号P1,P2を生成する。ADコンバータ40は、制御回路30の信号生成回路31から出力されるサンプリングタイミング信号P1,P2に従って、センサ電圧値VsをサンプリングするΔΣ型のアナログ-デジタル変換回路である。ADコンバータ40は、例えば、ΔΣ変調器44と、デジタルフィルタ45とを備えている。ΔΣ変調器44は、センサ電圧値Vsが入力される積分器41と、積分器41の出力信号を所定の基準電圧と比較するコンパレータ43とを有している。ΔΣ変調器44は、このような構成によって、センサ電圧値Vsに応じて変化する1ビットのデジタルデータ列を出力する。デジタルフィルタ45は、ΔΣ変調器44から出力されるデジタルデータを信号処理するフィルタであって、例えばCICフィルタを有している。積分器41は、2つのキャパシタC1a,C1bと、6つのスイッチSSW2a,2b,3a,3b,4a,4bとを有している。キャパシタC1aの一方の電極は、スイッチSW4a及びオペアンプA1の非反転入力端子に接続され、もう一方の電極は、スイッチSW2a,3aに接続されている。キャパシタC1bの一方の電極は、スイッチSW4b及びオペアンプA1の反転入力端子に接続され、もう一方の電極は、スイッチSW2b,3bに接続されている。スイッチSW2aは、センサ10の抵抗ブリッジ回路の接続点aに接続され、スイッチSW2bは、センサ10の抵抗ブリッジ回路の接続点bに接続され、スイッチSW3a,3b,4a,4bは、基準電圧VCMに接続されている。スイッチSW2a,2b,4a,4bは、サンプリングタイミング信号P1に従ってオン/オフし、サンプリングタイミング信号P1がハイレベルのときオンし、ローレベルのときオフする。スイッチSW3a,3bは、サンプリングタイミング信号P2に従ってオン/オフし、サンプリングタイミング信号P2がハイレベルのときオンし、ローレベルのときオフする。積分器41は、差動型のオペアンプA1と、キャパシタC2a,C2bとを有している。キャパシタC2aは、オペアンプA1の非反転入力端子と反転出力端子との間に挿入され、キャパシタC2bは、オペアンプA1の反転入力端子と非反転出力端子との間に挿入されている。積分器41は、サンプリングタイミング信号P1がハイレベル且つサンプリングタイミング信号P2がローレベルのとき、スイッチSW2a,2b,4a,4bがオンしスイッチSW3a,3bがオフすることによって、センサ電圧値VsをキャパシタC1a,C1bでサンプリングする。また、積分器41は、サンプリングタイミング信号P1がローレベル且つサンプリングタイミング信号P2がハイレベルのとき、スイッチSW2a,2b,4a,4bがオフしスイッチSW3a,3bがオンすることによって、キャパシタC1a,C1bに保持されている電荷を、キャパシタC2a,C2bに転送する。ここで、サンプリングタイミング信号P1がローレベルのとき、スイッチSW2a,2bがオフするため、センサ10の抵抗ブリッジ回路の接続点a,bと積分器41のキャパシタC1a,C1bとの間の信号経路が遮断される。このため、センサ電圧値Vsは、サンプリングタイミング信号P1が少なくともローレベルのとき、積分器41によってサンプリングされることはない。一方、制御回路30のスイッチSW1は、スイッチSW2a,2b,4a,4bと同様、サンプリングタイミング信号P1に従ってオン/オフし、サンプリングタイミング信号P1がハイレベルのときオンし、ローレベルのときオフする。スイッチSW1がオンすることによって、センサ10に電力が供給され、スイッチSW1がオフすることによって、センサ10に供給される電力が遮断される。したがって、センサ電圧値Vsが積分器41によってサンプリングされる期間にセンサ10に電力を供給でき、センサ電圧値Vsが積分器41によってサンプリングされない期間にセンサ10に供給される電力を遮断できる。図3は、本発明の第2の実施形態であるセンサ信号処理装置2の構成図である。上述の実施形態と同様の点については、その説明を省略する。図3のセンサ信号処理回路21の制御回路32は、図2のセンサ信号処理回路20の制御回路30と異なり、インバータ33を備えている。制御回路32は、スイッチSW1及びインバータ30を、サンプリングタイミング信号P1,P2のうちの一方のサンプリング信号P2に基づいて、センサ10に供給される電力を間欠的に小さく制限する制限部として有している。インバータ33は、サンプリングタイミング信号P2を反転した信号サンプリングタイミング信号P2bを生成し、サンプリングタイミング信号P2bをスイッチSW1に供給する反転回路である。スイッチSW1は、サンプリングタイミング信号P2bがハイレベルのときオンし、ローレベルのときオフする。したがって、図3のような構成でも、センサ電圧値Vsが積分器41によってサンプリングされる期間にセンサ10に電力を供給でき、センサ電圧値Vsが積分器41によってサンプリングされない期間にセンサ10に供給される電力を遮断できる。図4は、本発明の第3の実施形態であるセンサ信号処理装置3の構成図である。上述の実施形態と同様の点については、その説明を省略する。図4のセンサ信号処理回路22の制御回路34は、図2のセンサ信号処理回路20の制御回路30と異なり、遅延回路35を備えている。制御回路34は、スイッチSW1及び遅延回路35を、サンプリングタイミング信号P1,P2のうちの一方のサンプリング信号P1に基づいて、センサ10に供給される電力を間欠的に小さく制限する制限部として有している。遅延回路35は、サンプリングタイミング信号P1を所定時間遅延させた信号サンプリングタイミング信号P1dを生成し、サンプリングタイミング信号P1dを所定時間遅延させた信号サンプリングタイミング信号P1ddを生成する回路である。図5は、遅延回路35の具体例である。遅延回路35は、サンプリングタイミング信号P1が入力される2列のCMOSインバータから構成される遅延部36と、遅延部36の出力信号が入力される2列のCMOSインバータから構成される遅延部37とが直列に接続された回路を有している。このような直列回路によって、遅延部36は、サンプリングタイミング信号P1を所定時間遅延させたサンプリングタイミング信号P1dを生成し、遅延部37は、サンプリングタイミング信号P1dを所定時間遅延させたサンプリングタイミング信号P1ddを生成できる。図4に示されるように、遅延回路35は、サンプリングタイミング信号P1dをADコンバータ40の積分器41に供給し、サンプリングタイミング信号P1ddをスイッチSW1に供給する。スイッチSW4a,4bは、サンプリングタイミング信号P1に従ってオン/オフし、サンプリングタイミング信号P1がハイレベルのときオンし、ローレベルのときオフする。スイッチSW2a,2bは、サンプリングタイミング信号P1dに従ってオン/オフし、サンプリングタイミング信号P1dがハイレベルのときオンし、ローレベルのときオフする。スイッチSW3a,3bは、サンプリングタイミング信号P2に従ってオン/オフし、サンプリングタイミング信号P2がハイレベルのときオンし、ローレベルのときオフする。スイッチSW1は、サンプリングタイミング信号P1ddに従ってオン/オフし、サンプリングタイミング信号P1ddがハイレベルのときオンし、ローレベルのときオフする。図6は、サンプリングタイミング信号P1,P1d,P1dd,P2のタイムチャートである。積分器41は、サンプリングタイミング信号P1,P1d,P1ddがハイレベル且つサンプリングタイミング信号P2がローレベルのとき、スイッチSW2a,2b,4a,4bがオンしスイッチSW3a,3bがオフすることによって、センサ電圧値VsをキャパシタC1a,C1bでサンプリングするサンプリング期間。また、積分器41は、サンプリングタイミング信号P1,P1d,P1ddがローレベル且つサンプリングタイミング信号P2がハイレベルのとき、スイッチSW2a,2b,4a,4bがオフしスイッチSW3a,3bがオンすることによって、キャパシタC1a,C1bでサンプリングされたセンサ電圧値Vsを、キャパシタC2a,C2bに転送する積分期間。なお、サンプリングタイミング信号P2の立ち上がりタイミングは、サンプリングタイミング信号P1dの立ち下がりタイミングt7,t15よりも遅ければよい。したがって、制御回路34は、サンプリングタイミング信号P1ddがローレベルのときにスイッチSW1をオフさせることができるので、センサ電圧値Vsのサンプリング期間が終了する毎に、センサ10に供給される電力を遮断できる。また、制御回路34は、サンプリングタイミング信号P1dの立ち下がりタイミングt7,t15でスイッチSW2a,2bをオフさせた後に、サンプリングタイミング信号P1ddの立ち下がりタイミングt8,t16でスイッチSW1をオフさせている。これにより、センサ電圧値Vsのサンプリング期間中にスイッチSW1がオフされることによって、誤ったセンサ電圧値Vs例えば、電源電圧VDDがサンプリングされることを防止できる。以上、本発明の好ましい実施例について詳説したが、本発明は、上述した実施例に制限されることはなく、本発明の範囲を逸脱することなく、上述した実施例に種々の変形、組み合わせ、改良、置換などを行うことができる。例えば、センサ10の抵抗ブリッジ回路に供給される電力を間欠的に小さく制限するにあたり、上述の実施例では、センサ10の抵抗ブリッジ回路に流れる電流をスイッチSW1によって小さく制限しているが、センサ10の抵抗ブリッジ回路に印加される電圧例えば、電源電圧VDDを小さく制限してもよい。また、例えば、スイッチSW1は、センサ信号処理回路20の外部にあってもよく、センサ10の内部にあってもよいし、センサ10の外部にあってもよい。また、スイッチSW1は、電源電圧VDDと接続点cとの間にあってもよい。また、センサは、抵抗ブリッジ回路を有するものに限らず、所定の物理量を検出し、その検出値に応じたサンプリング可能な電圧信号を出力するセンサであればよい。例えば、センサ10内の抵抗ブリッジ回路を、一つの抵抗体に置き換えてもよい。この抵抗体は、例えば、電流経路に直列に挿入される電流検出抵抗として使用される。また、センサの出力信号は、差動信号に限らず、シングルエンド信号でもよい。また、センサ10は、センサ信号処理回路20の内部にあってもよい。また、センサの出力信号をサンプリングする離散型回路は、ADコンバータに限らず、任意のセンサの出力信号をサンプリングする回路であればよい。例えば、図示のADコンバータ40の代わりに、スイッチとキャパシタとオペアンプから構成されるスイッチトキャパシタアンプでもよい。また、スイッチトキャパシタや積分器の構成は図示の構成に限らず、サンプリングタイミング信号を生成する信号生成回路も任意の周知の回路を使用すればよい。"