基板と、前記基板の上方に形成されたバッファ領域と前記バッファ領域上に形成された活性層と、前記活性層上に形成された少なくとも2つの電極と、を備え、前記バッファ領域は、格子定数の異なる複数の半導体層を含み、前記バッファ領域の表面に、前記基板の裏面より低い電位を与え、前記基板の裏面と前記バッファ領域の表面との間の電圧を前記バッファ領域の膜厚に応じた範囲で変化させたときの前記基板の裏面および前記バッファ領域の表面との間の静電容量が略一定である半導体素子。前記バッファ領域は、第1の格子定数を有する第1半導体層と、第2の格子定数を有する第2半導体層と、前記第1の格子定数とは異なる第3の格子定数を有する第3半導体層とが順に積層した複合層を少なくとも一層有し、前記第2の格子定数は、前記第1の格子定数と前記第3の格子定数の間の値を有する請求項1に記載の半導体素子。前記第2半導体層に不純物がドープされている請求項2に記載の半導体素子。前記第1半導体層の熱膨張係数、前記第2半導体層の熱膨張係数及び前記第3半導体層の熱膨張係数は、前記基板の熱膨張係数より大きく、前記第2半導体層の熱膨張係数は前記第1半導体層の熱膨張係数と前記第3半導体層の熱膨張係数との間の値を有する請求項3に記載の半導体素子。前記基板と前記バッファ領域との間に、前記第1の格子定数より小さい格子定数及び前記基板の熱膨張係数より大きい熱膨張係数を有する介在層をさらに備える請求項3または4に記載の半導体素子。前記第1半導体層、前記第2半導体層及び前記第3半導体層は、窒化物系化合物半導体を含む請求項3から5のいずれか一項に記載の半導体素子。前記不純物は、電子を活性化させない原子を含む請求項3に記載の半導体素子。前記不純物は、炭素、フッ素、塩素、マグネシウム、鉄、酸素、水素、亜鉛、銅、銀、金、ニッケル、コバルト、バナジウム、スカンジウム、リチウム、ナトリウム、ベリリウム、ホウ素の少なくともひとつを含む請求項4に記載の半導体素子。前記第1の格子定数は、前記基板の格子定数より小さく、前記第2の格子定数は、前記第1の格子定数より小さい請求項3から5のいずれか一項に記載の半導体素子。前記第2半導体層の格子定数は、前記基板に近い側から遠い側に向かって減少している請求項3から6のいずれか一項に記載の半導体素子。前記第2半導体層は、厚さが前記第3半導体層より薄く、前記第3半導体層と同一組成の層を、前記第3半導体層から離間した位置に有する請求項3から7のいずれか一項に記載の半導体素子。前記第2半導体層は、前記第1半導体層との境界及び前記第3半導体層との境界の少なくとも一方に、厚さが前記第3半導体層より薄く、且つ、前記境界において前記第2半導体層と接する層と異なる組成の層を有する、請求項3から8のいずれか一項に記載の半導体素子。前記第1半導体層はAlx1Iny1Ga1-x1-y1Nただし、0≦x1<1、0≦y1≦1、x1y1≦1を含み、前記第2半導体層はAlx2Iny2Ga1-x2-y2Nただし、0<x2≦1、0≦y2≦1、x2y2≦1を含み、前記第3半導体層はAlx3Iny3Ga1-x3-y3Nただし、0<x3≦1、0≦y3≦1、x3y3≦1を含み、x1≦x2≦x3であり、前記第2半導体層は、Alの割合が前記基板に近い側から遠い側に向かって増加する請求項3から9のいずれか一項に記載の半導体素子。前記バッファ領域は、第1の格子定数を有する第1半導体層と、第2の格子定数を有する第2半導体層と、前記第1の格子定数とは異なる第3の格子定数を有する第3半導体層と、前記第1の格子定数と前記第3の格子定数の間の第4の格子定数を有する第4半導体層とが順に積層した複合層を少なくとも一層有し、前記第2の格子定数は、前記第1の格子定数と前記第3の格子定数の間の値を有する請求項1に記載の半導体素子。前記第2半導体層及び前記第4半導体層の少なくとも一方に不純物がドープされている請求項14に記載の半導体素子。前記第1半導体層の熱膨張係数、前記第2半導体層の熱膨張係数、前記第3半導体層の熱膨張係数及び前記第4半導体層の熱膨張係数は、前記基板の熱膨張係数より大きく、前記第2半導体層の熱膨張係数及び前記第4半導体層の熱膨張係数は前記第1半導体層の熱膨張係数と前記第3半導体層の熱膨張係数との間の値を有する請求項15に記載の半導体素子。前記基板と前記バッファ領域との間に、前記第1の格子定数より小さい格子定数及び前記基板の熱膨張係数より大きい熱膨張係数を有する介在層をさらに備える請求項15または16に記載の半導体素子。前記第1半導体層、前記第2半導体層、前記第3半導体層及び前記第4半導体層は、窒化物系化合物半導体を含む請求項15から17のいずれか一項に記載の半導体素子。前記不純物は、電子を活性化させない原子を含む請求項15に記載の半導体素子。前記不純物は、炭素、フッ素、塩素、マグネシウム、鉄、酸素、水素、亜鉛、銅、銀、金、ニッケル、コバルト、バナジウム、スカンジウム、リチウム、ナトリウム、ベリリウム、ホウ素の少なくともひとつを含む請求項19に記載の半導体素子。前記不純物は、ホールを活性化させない原子を含む請求項15から20のいずれか一項に記載の半導体素子。前記不純物は、シリコン、酸素、ゲルマニウム、リン、ヒ素、アンチモンの少なくともひとつを含む請求項21に記載の半導体素子。前記第1の格子定数は、前記基板の格子定数より小さく、前記第2の格子定数は、前記第1の格子定数より小さい請求項15から22のいずれか一項に記載の半導体素子。前記第2半導体層の格子定数は、前記基板に近い側から遠い側に向かって減少し、かつ、前記第4半導体層の格子定数は前記基板に近い側から遠い側に向かって増加している請求項15から23のいずれか一項に記載の半導体素子。前記第2半導体層は、厚さが前記第3半導体層より薄く、前記第3半導体層と同一組成の層を、前記第3半導体層から離間した位置に有する請求項15から24のいずれか一項に記載の半導体素子。前記第2半導体層は、前記第1半導体層との境界及び前記第3半導体層との境界の少なくとも一方に、厚さが前記第3半導体層より薄く、且つ、前記境界において前記第2半導体層と接する層と異なる組成の層を有する、請求項15から25のいずれか一項に記載の半導体素子。前記第4半導体層は、厚さが前記第3半導体層より薄く、前記第3半導体層と同一組成の層を、前記第3半導体層から離間した位置に有する請求項15から26のいずれか一項に記載の半導体素子。前記第4半導体層は、前記第3半導体層との境界及び前記第1半導体層との境界の少なくとも一方に、厚さが前記第3半導体層より薄く、且つ、前記境界において前記第4半導体層と接する層と異なる組成の層を有する、請求項15から27のいずれか一項に記載の半導体素子。前記第1半導体層はAlx1Iny1Ga1-x1-y1Nただし、0≦x1<1、0≦y1≦1、x1y1≦1を含み、前記第2半導体層はAlx2Iny2Ga1-x2-y2Nただし、0<x2≦1、0≦y2≦1、x2y2≦1を含み、前記第3半導体層はAlx3Iny3Ga1-x3-y3Nただし、0<x3≦1、0≦y3≦1、x3y3≦1を含み、前記第4半導体層はAlx4Iny4Ga1-x4-y4Nただし、0<x4≦1、0≦y4≦1、x4y4≦1を含み、x1≦x2、x4≦x3であり、前記第2半導体層は、Alの割合が前記基板に近い側から遠い側に向かって増加し、前記第4半導体層は、Alの割合が前記基板に近い側から遠い側に向かって減少する請求項15から28のいずれか一項に記載の半導体素子。前記第2半導体層及び前記第4半導体層は、前記複合層ごとに厚さが異なる請求項15から29のいずれか一項に記載の半導体素子。前記第2半導体層及び前記第4半導体層は、厚さが1nm以上である請求項15から30のいずれか一項に記載の半導体素子。基板を用意する工程と、前記基板の上方にバッファ領域を形成する工程と、前記バッファ領域上に活性層を形成する工程と、前記活性層上に少なくとも2つの電極を形成する工程と、を備え、前記バッファ領域を形成する工程は、第1の格子定数を有する第1半導体層を形成する工程と、第2の格子定数を有する第2半導体層を形成する工程と、前記第1の格子定数と異なる第3の格子定数を有する第3半導体層を形成する工程とを順に含むサイクルを少なくとも一回繰り返す工程を有し、前記第2の格子定数は、前記第1の格子定数と前記第3の格子定数の間の値を有し、前記第2半導体層を形成する工程は、不純物をドーピングする工程を含む半導体素子の製造方法。前記不純物は、電子を活性化させない原子を含む請求項32に記載の製造方法。前記不純物は、炭素、フッ素、塩素、マグネシウム、鉄、酸素、水素、亜鉛、銅、銀、金、ニッケル、コバルト、バナジウム、スカンジウム、リチウム、ナトリウム、ベリリウム、ホウ素の少なくともひとつを含む請求項33に記載の製造方法。基板を用意する工程と、前記基板の上方にバッファ領域を形成する工程と、前記バッファ領域上に活性層を形成する工程と、前記活性層上に少なくとも2つの電極を形成する工程と、を備え前記バッファ領域を形成する工程は、第1の格子定数を有する第1半導体層を形成する工程と、第2の格子定数を有する第2半導体層を形成する工程と、前記第1の格子定数と異なる第3の格子定数を有する第3半導体層を形成する工程と、前記第1の格子定数と前記第3の格子定数の間の格子定数を有する第4半導体層を形成する工程とを順に含むサイクルを少なくとも一回繰り返す工程を有し、前記第2の格子定数は、前記第1の格子定数と前記第3の格子定数の間の値を有し、前記第2半導体層を形成する工程及び前記第4半導体層を形成する工程の少なくとも一方は、不純物をドーピングする工程を含む半導体素子の製造方法。前記不純物は、電子を活性化させない原子を含む請求項35に記載の製造方法。前記不純物は、炭素、フッ素、塩素、マグネシウム、鉄、酸素、水素、亜鉛、銅、銀、金、ニッケル、コバルト、バナジウム、スカンジウム、リチウム、ナトリウム、ベリリウム、ホウ素の少なくともひとつを含む請求項36に記載の製造方法。前記不純物は、正孔を活性化させない原子を含む請求項35から37のいずれか一項に記載の製造方法。前記不純物は、シリコン、酸素、ゲルマニウム、リン、ヒ素、アンチモンの少なくともひとつを含む請求項38に記載の半導体素子の製造方法。しかしながら、従来の方法では、AlN層とGaN層との間においてキャリアを十分に低減することができない。そのため、半導体素子のリーク電流を十分に抑制することができない。本発明の第1の態様においては、基板と、基板の上方に形成されたバッファ領域と、バッファ領域上に形成された活性層と、活性層上に形成された少なくとも2つの電極とを備え、バッファ領域は、格子定数の異なる複数の半導体層を含み、バッファ領域の表面に、基板の裏面より低い電位を与え、基板の裏面とバッファ領域の表面との間の電圧をバッファ領域の膜厚に応じた範囲で変化させたときの基板の裏面およびバッファ領域の表面との間の静電容量が略一定である半導体素子を提供する。なお、バッファ領域の表面に電位を与える場合、バッファ領域の表面に電極を形成してよく、バッファ領域の表面に形成した半導体層の表面に電極を形成してもよい。バッファ領域の最上面の層がGaN層の場合、バッファ領域の表面に電極を形成してよい。また、バッファ領域の最上面の層がGaN層でない場合、バッファ領域の表面にGaN層を形成し、当該GaN層の表面に電極を形成してよい。これらの電極に電圧を印加することで、バッファ領域の表面に電位を与えることができる。本発明の第2の態様においては、基板を用意する工程と、基板の上方にバッファ領域を形成する工程と、バッファ領域上に活性層を形成する工程と、活性層上に少なくとも2つの電極を形成する工程とを備え、バッファ領域を形成する工程は、第1の格子定数を有する第1半導体層を形成する工程と、第2の格子定数を有する第2半導体層を形成する工程と、第1の格子定数と異なる第3の格子定数を有する第3半導体層を形成する工程とを順に含むサイクルを少なくとも一回繰り返す工程を有し、第2の格子定数は、第1の格子定数と第3の格子定数の間の値を有し、第2半導体層を形成する工程は、不純物をドーピングする工程を含む半導体素子の製造方法が提供される。なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。図1は、対比例であるエピタキシャル積層基体300の断面図を示す。エピタキシャル積層基体300は、基板10と、介在層20と、バッファ層12と、電子走行層50とを備える。基板10は主表面が111面を有する単結晶シリコンを含む。主表面は、バッファ層12等が積層される面を指す。介在層20は、基板10の主表面に積層される。介在層20は、基板10と、バッファ層12との化学反応を防止する合金防止層として機能する。介在層20は、例えば、アンドープのAlNである。バッファ層12は、介在層20上に、層厚が徐々に厚くなるように形成された複合層11を6層有する。複合層11は、基板10側に形成されたGaN層15と、GaN層15上に形成されたAlGaN層16と、AlGaN層16上に形成されたAlN層14とを含む。AlGaN層16は、AlN層14に接する領域からGaN層15に接する領域に向かって、Al組成比が徐々に減少してよい。AlGaN層16は、AlN層14およびGaN層15との界面に生じる2次元電子ガスを低減する目的で挿入される。電子走行層50は、バッファ層12上にGaNで形成される。これにより介在層20、バッファ層12および電子走行層50により、GaN/AlNのペアが7層形成される。つまり、電子走行層50および最上層の複合層11におけるAlN層14により第1ペアが形成され、最下層の複合層11におけるGaN層15および介在層20により第7ペアが形成される。図1に示す従来のエピタキシャル積層基体300において、基板10の裏面およびバッファ層12の表面間の電圧-静電容量特性を測定するために、電子走行層50の表面にはショットキー電極13が形成されている。上述したように、バッファ層12の最上層がGaN層15の場合には、当該GaN層15にショットキー電極13を形成してもよい。ショットキー電極13は、例えば、Ni/Au/Tiの積層構造を有する。実験では、基板10の裏面を接地電位にし、ショットキー電極13にマイナス電圧を印加して、電圧-静電容量特性を測定した。なお、電圧-静電容量特性の測定においては、LCRメータを用いた。また、印加する電圧の周波数は100kHzである。図2は、エピタキシャル積層基体300の電圧-静電容量特性を示すグラフである。図2に示すように、電圧が0Vからマイナスに大きくなるに従い静電容量は段階的に減少し、電圧が-400ボルト以下では静電容量の変化は観測されなかった。グラフに示す静電容量のステップ1から7の間隔は、ショットキー電極13側から基板10側に向かって配列されたGaN/AlNの7つのペアの層厚に対応しているので、各ペアの境界すなわち、各複合層11におけるAlGaN層16において等電位面が存在することが示唆される。当該等電位面は、各複合層11において2次元電子ガスまたはキャリアが残留していることにより存在していると考えられる。通常、バッファ層12に印加する電圧の絶対値を増大させると、ショットキー電極13から基板10に向かって空乏層が広がり、静電容量は徐々に変化する。しかし、図2に示す特性では、電圧を0Vから徐々にマイナス方向に増大させても、最初は静電容量が変化しない。これは、最上層の第1複合層11-1において2次元電子ガスまたはキャリアが残留しており、当該2次元電子ガスまたはキャリアが消滅する電圧が印加されるまでは、空乏層が広がらないためと考えられる。第1複合層11-1における2次元電子ガスまたはキャリアが消滅すると、電圧の絶対値の増大に伴い空乏層が基板10の方向に広がり、静電容量が小さくなる。そして、空乏層が次の第2複合層11-2に達すると、第1複合層11-1の場合と同様に、2次元電子ガスまたはキャリアが消滅する電圧が印加されるまでは、静電容量が変化しない。第3複合層11-3以降も同様となる。図2のグラフに現れるステップ1から7は、介在層20、複合層11および電子走行層50からなるGaN/AlNの各ペアのコンデンサ容量とみなすことができる。つまり、上述したように各ペアの境界面AlGaN層16は等電位面となっており、そこに電荷が存在していることを示唆している。つまり、従来のAlN/AlGaN/GaNの複合層を繰り返すバッファ層構造では、キャリアを十分に低減することができないことがわかった。次に、図1に示した複合層11において、キャリア密度分布をシミュレーションにより算出した。シミュレーションは、AlGaN層16の厚さを異ならせた4通りの複合層11について行った。図3は、シミュレーションで使用した4通りの複合層11のAl組成比の変化の割合を示す。なお、図3における横軸は、複合層11の成長方向における位置Yを示す。なお、AlGaN層16のAl組成比は、0から1まで直線状に変化させた。また、AlGaN層16およびAlN層14の厚さの和を50nmとした。パターンAはAlGaN層の層厚が0nmの場合を示し、パターンBはAlGaN層の層厚が20nmの場合を示し、パターンCはAlGaN層の層厚が30nmの場合を示し、パターンDはAlGaN層の層厚が40nmの場合を示す。層厚が大きくなるに従いAl組成比の変化の勾配が大きくなっている。図4は、パターンAからDのそれぞれのAlGaN層におけるキャリア濃度分布のシミュレーション結果を示す。横軸は複合層11の成長方向における位置Yを示し、縦軸はキャリア濃度を示す。パターンAは、Y=1.5μm付近において上方向に鋭いピークを有する。図3に示すように、パターンAではY=1.5μm付近でAlN層14とGaN層15とが接している。このため、Y=1.5μm付近において高密度の2次元電子ガスが生成されると考えられる。また、パターンAはY=約1.45μm付近において下方向に鋭いピークを有する。図3に示すように、パターンAではY=1.45μm付近においてGaN層15とAlN層14とが接している。このため、Y=1.45μm付近において高密度の2次元ホールガスが生成されると考えられる。図5は、図4に示した積分範囲でキャリア濃度を積分した積算値を示す。パターンAからDにおいて、積算キャリア濃度に大きな変化は見られない。つまり、トータルのキャリア量としてはAからDに大きな変化がないことがわかる。図6は、AからDにおいて、キャリア濃度のピーク値のシミュレーション結果を示す。Aはピーク値が4.95E20で最も高く、BからDのピーク値はAのピーク値に比べ約1/10以下である。この結果から、GaN層とAlN層との間にAlGaN層を挿入することにより、キャリアを分散させていることがわかる。つまり、図1に示した構造では、最大キャリア密度を低減させることはできるが、トータルのキャリア量は、高密度の2次元電子ガスが発生しているパターンAと変わらないことがわかる。図7は、本発明の第1実施形態に係る半導体素子100の断面図である。ここでは、半導体素子100は、HEMTを例に説明するが、それに限定されない。半導体素子100は、基板10と、介在層20と、基板10の上方に形成されたバッファ領域30と、バッファ領域30上に形成された活性層70と、活性層70上に形成された少なくとも2つの電極本例ではソース電極72、ゲート電極74、および、ドレイン電極76とを備える。基板10は、第1のバッファ領域30及び活性層70の支持体として機能する。基板10は、主表面が111面のシリコン単結晶基板であってよい。基板10は、例えば、直径が約10cmである。介在層20は、基板10の主表面に積層され、図1に関連して説明した介在層20と同一の機能および構造を有する。介在層20の格子定数は、基板10より小さくてよい。また、介在層20の熱膨張係数は、基板10より大きくてよい。基板10がシリコン基板の場合、格子定数が0.384nmであり、熱膨張係数が3.59×10-6/Kである。また、介在層20がAlNの場合、介在層20の格子定数は、0.3112nmであり、熱膨張係数は4.2×10-6/Kである。また、介在層20の厚さは、例えば40nmである。バッファ領域30は、第1の格子定数を有する第1半導体層31と、第2の格子定数を有する第2半導体層32と、第1の格子定数とは異なる第3の格子定数を有する第3半導体層33とが順に積層した複合層35を少なくとも一層有する。第2の格子定数は、第1の格子定数と第3の格子定数の間の値を有する。第1半導体層31は、介在層20上に形成される。第1半導体層31は、基板10よりも格子定数が小さい第1の格子定数を有してよい。また、第1半導体層31は、基板10よりも大きな熱膨張係数を有してよい。第1半導体層31はAlx1Iny1Ga1-x1-y1Nただし、0≦x1<1、0≦y1≦1、x1y1≦1を含む。第1半導体層31は、例えばGaNである。この場合、第1半導体層31の第1の格子定数は、0.3189nmであり、熱膨張係数は、5.59×10-6/Kである。第2半導体層32は第1半導体層31に接して形成される。第2半導体層32は、第1の格子定数と第3の格子定数の間の値を有する第2の格子定数を有する。第2の格子定数は、第1の格子定数より小さい。第2半導体層32は、第1半導体層31と第3半導体層33の間の熱膨張係数を有する。第2半導体層32はAlx2Iny2Ga1-x2-y2Nただし、0<x2≦1、0≦y2≦1、x2y2≦1を含んでよい。第2半導体層32は例えばAlGaNである。第2半導体層32は、GaNとAlNとの間にあって、Alの組成比に応じた格子定数及び熱膨張係数を有する。第2半導体層32は、格子定数が、基板10に近い側から遠い側に向かって減少してよい。例えば、第2半導体層32は、Alの割合が基板10に近い側から遠い側に向かって増加するAlGaNである。第2半導体層32には不純物がドープされている。不純物は、電子を活性化させない原子を含む。ここで、電子を活性化させない原子とは、アクセプタ準位を形成するイオンまたは深い準位のイオンとなって電子をトラップすることができる原子を指す。第2半導体層32にドープする不純物は、例えば、炭素、フッ素、塩素、マグネシウム、鉄、酸素、水素、亜鉛、銅、銀、金、ニッケル、コバルト、バナジウム、スカンジウム、リチウム、ナトリウム、ベリリウム、ホウ素の少なくともひとつを含む。不純物が炭素の場合、プロパンガスの導入によって第2半導体層32は約1E19cm-3のドープ濃度でドーピングされてよい。第3半導体層33は第2半導体層32に接して形成される。第3半導体層33は、第1の格子定数より小さい第3の格子定数を有してよい。第3半導体層33はAlx3Iny3Ga1-x3-y3Nただし、0<x3≦1、0≦y3≦1、x3y3≦1を含む。第3半導体層33は、例えばAlNである。この場合、第3半導体層33の第3の格子定数は、0.3112nmであり、熱膨張係数は、4.2×10-6/Kである。第1半導体層31から第3半導体層33は、Alの組成比の間にx1≦x2≦x3の関係を有する。バッファ領域30は、基板10と活性層70との間の格子定数差及び熱膨張係数差に起因する歪みを緩和する。バッファ領域30は、第1半導体層31、第2半導体層32及び第3半導体層33が順に積層された複合層35を例えば12層有する。それぞれの複合層35において、第1半導体層31の層厚は、例えば、基板10側から順に70nm、90nm、120nm、150nm、190nm、240nm、300nm、370nm、470nm、600nm、790nm、1040nmである。第2半導体層32の層厚は例えば60nmで一定である。第3半導体層33の層厚は例えば60nmで一定である。活性層70は、電子走行層50と、電子供給層60とを有する。電子走行層50は、最上層の第3半導体層33と接して形成される。電子走行層50は電子供給層60とのヘテロ結合界面に低抵抗の2次元電子ガスを形成する。電子走行層50はアンドープのGaNを含んでよい。電子走行層50は例えば1200nmの厚さを有する。電子供給層60は、電子走行層50に接して形成される。電子供給層60は、電子走行層50に電子を供給する。電子供給層60は、例えばSiのようなn型不純物がドープされたAlGaNを含む。電子供給層60は例えば25nmの厚さを有する。ソース電極72及びドレイン電極76は、電子供給層60にオーミック接触するTi/Alの積層構造を有してよい。ゲート電極74は電子供給層60にショットキー接触するPt/Auの積層構造を有してよい。図8は、バッファ領域30の膜厚方向におけるAl組成比の変化を示す。ここでは、第1半導体層31のAlの割合を0とし、第3半導体層33のAlの割合を100として示すが、これに限定されない。第2半導体層32のAlの割合は第1半導体層31から第3半導体層33に向かって直線的に増加している。図9は、半導体素子100のバッファ領域30の電圧-静電容量特性を示す。本例では、半導体素子100の電子走行層50の表面に、図1に示したショットキー電極13を形成して特性を測定した。なお、バッファ領域30の最上層がGaN層の場合、当該GaN層の表面にショットキー電極13を形成してもよい。なお本例では、プロパンガスを750ccm導入して第2半導体層32を形成することで、第2半導体層32に炭素をドープした。なお、複合層35を6層として、各複合層35における第2半導体層32の層厚を180nmで同一とした。他の測定条件は、図2において説明した測定の条件と同一である。第2半導体層32に炭素をドープすることで、図1に示したエピタキシャル積層基体300に比べて静電容量の変動量は減少する。しかし、依然として積層方向に印加した電圧が減少するに伴いステップ状に静電容量が減少している。したがって、本例のバッファ領域30は複合層35においてキャリアが残存していることがわかる。図10は、第2半導体層32への炭素のドープ量を増大させた場合の、バッファ領域30の電圧-静電容量特性を示す。本例では、プロパンガスを1500ccm導入して第2半導体層32を形成した。他の測定条件は、図9の例と同一である。本例では、積層方向に印加した電圧が減少しても静電容量に変化が見られなかった。つまり、第2半導体層32における不純物濃度を調整することで、電圧-静電容量特性が略一定となるバッファ領域30を形成することができた。このため、半導体素子100において、バッファ領域30を介したリーク電流を低減することができる。なお、第2半導体層32には、基板10の裏面と、バッファ領域30の表面との間に電圧を印加し、当該電圧をバッファ領域30の膜厚に応じた範囲で変化させたときの、基板10の裏面およびバッファ領域30の表面との間の静電容量が略一定となるように不純物がドープされることが好ましい。ここで略一定とは、例えば当該電圧範囲における静電容量の変化が、静電容量の値の20以下となる範囲であってよい。また、略一定とは、当該変化が10以下、または、5以下となる範囲を指してもよい。バッファ領域30の表面に印加する電位は、基板の裏面に印加する電位より低い。具体的には、基板10の裏面に正またはゼロの電位を印加してよく、バッファ領域30の表面に負の電位を印加してよい。また、バッファ領域30の膜厚に応じた電圧範囲とは、バッファ領域30をショットキー電極13から基板10に渡って空乏化できる電圧を上限または下限とする範囲を指してよい。また、当該電圧範囲は、0Vを下限または上限としてよい。例えば当該電圧範囲は0Vから-500Vであってよく、0Vから-300V程度であってもよい。図11は、GaN層とAlN層を順に堆積した複合層においてAlN層側のGaN層の表面にCをドープする例を模式的に示す。図4で説明したように、GaN層とGaN層の上のAlN層とのヘテロ界面にはキャリア濃度の急峻なピークが存在する。図6で説明したように、キャリア濃度のピーク値は4.95E20cm-3である。この濃度のキャリアを炭素のドーピングにより補償するには、同程度のドープ濃度でCをドープしなければならない。しかしながらそのような高濃度でGaN層表面にCをドープすると結晶表面の荒れが顕著となり好ましくない。図12は、第1半導体層31GaN層、第2半導体層32AlGaN層、第3半導体層33AlN層を順に堆積した複合層35において、AlGaN層にCをドープする例を模式的に示す。図6で説明したように、AlGaN層のキャリア濃度ピーク値は、AlGaN層の膜厚に応じて低下する。つまり、AlGaN層は、キャリアを分散させる機能を有する。分散したキャリアに対して、同等の濃度でCドープすることによって、キャリアを補償することができる。例えば、AlGaN層に約1E19cm-3~5E19cm-3のCを、例えばAlGaN層全体にわたって広範囲にドーピングすることにより、AlGaN層のキャリアが補償される。また、AlGaN層に接する下側のGaN層及びAlGaN層に接する上側のAlN層にもキャリアが分散されているので、これらの層に対してもCドープしてよい。ここで、半導体素子100のゲート電極74の幅を1mm、長さを10μm、ソース電極72とドレイン電極76との距離を15μmとし、ゲート電極74に-6V、ソース電極72とドレイン電極76との間に600Vの電圧を印加してドレイン電極76に流れるリーク電流を測定した。半導体素子100のリーク電流は約1E-8Aであり、良好であった。第2半導体層32を第1半導体層31に置き換えてバッファ領域30を形成した例において、リーク電流は約1E-6Aに増大した。これは、2次元電子ガスが生成され、Cドープのみではキャリアを補償しきれなくなったためであると考えられる。また、第2半導体層32のCドープ濃度を1E17cm-3にして第2半導体層32を形成した例では、リーク電流は約1E-5Aに増大した。これは、1E17cm-3程度のドープ濃度では第2半導体層32のみでキャリアを補償することはできず、むしろ第2半導体層32は第1半導体層31に比べ成長速度が遅いためIII族原料から取り込まれるCが減少して第2半導体層32中のn型キャリア濃度が増加したためであると考えられる。図13は、第2半導体層32におけるAl組成比変化の他の例を示す。Cドープ濃度は1E19cm-3とした。Alは、第1半導体層31から第3半導体層33にかけて曲線状に増加している。なお、Alの組成比の増加は、第3半導体層33に近いほど急峻である。第2半導体層32をこのように構成した場合であっても、半導体素子100のリーク電流を低減することができる。図14は、第2半導体層32におけるAl組成比変化の他の例を示す。Cドープ濃度は1E19cm-3とした。Alは、第1半導体層31から第3半導体層33にかけて5のステップで段階的に増加している。第2半導体層32をこのように構成した場合であっても、半導体素子100のリーク電流を低減することができる。図15は、第2半導体層32におけるAl組成比変化の他の例を示す。Cドープ濃度は1E19cm-3とした。Alは、第1半導体層31から第3半導体層33にかけて25のステップで段階的に増加している。第2半導体層32をこのように構成した場合であっても、半導体素子100のリーク電流を低減することができる。図16は、第2半導体層32におけるAl組成比変化の他の例を示す。Cドープ濃度は1E19cm-3とした。Alは、第1半導体層31から第3半導体層33にかけて途中まで曲線状に増加し、途中から段階的に増加している。Alの組成比が曲線状に変化する領域では、第3半導体層33に近いほど、Alの組成比の増加が急峻である。第2半導体層32をこのように構成した場合であっても、半導体素子100のリーク電流を低減することができる。図17は、第2半導体層32におけるAl組成比変化の他の例を示す。Cドープ濃度は1E19cm-3とした。Alは、第1半導体層31から第3半導体層33にかけて途中まで直線的に増加し、その後一端減少し、再び直線的に増加している。第2半導体層32をこのように構成した場合であっても、半導体素子100のリーク電流を低減することができる。図18は、第2半導体層32におけるAl組成比変化の他の例を示す。Cドープ濃度は1E19cm-3とした。第2半導体層32は、厚さが第3半導体層33より薄く、第3半導体層33と同一組成の層62を、第3半導体層33から離間した位置に有する。第2半導体層32は、層の途中に厚さが例えば1nmのAlN層を有する。第2半導体層32は、層62を一定の間隔で複数有してよい。こうすることで、基板全体の反りを制御することができる。第2半導体層32をこのように構成した場合であっても、半導体素子100のリーク電流を低減することができる。図19は、第2半導体層32におけるAl組成比変化の他の例を示す。Cドープ濃度は1E19cm-3とした。第2半導体層32は、第1半導体層31との境界及び第3半導体層33との境界の少なくとも一方に、厚さが第3半導体層33より薄く、かつ、境界において第2半導体層32と接する層と異なる組成の層64を有する。例えば、第2半導体層32は第3半導体層33との境界に、第1半導体層31と同一の組成の層64を有する。より具体的には、第2半導体層32は、第3半導体層33との境界に、厚さが例えば1nmのGaN層を有してよい。こうすることで、バッファ領域30の表面の結晶性が向上する。また、第2半導体層32をこのように構成した場合であっても、リーク電流を低減することができる。次に、半導体素子100の製造方法を説明する。半導体素子100の製造方法は、基板10を用意する工程と、基板10の上に介在層20を形成する工程と、介在層20の上で基板10の上方にバッファ領域30を形成する工程と、バッファ領域30上に活性層70を形成する工程と、活性層70上に少なくとも2つの電極72、74、76を形成する工程とを備える。基板10を用意する工程は、CZ法で作成されたSi111基板またはSi110を用意する工程を含む。介在層20を形成する工程は、温度を1100°Cに維持して、MOCVDMetalOrganicChemicalVaporDeposition法により、TMAトリメチルアルミニウムガスとNH3ガスを使って、基板10の主面に厚さ約40nmのAlNをエピタキシャル成長により堆積する工程を含む。以下の例では、エピタキシャル成長はMOCVD法により行う。それぞれの層の成長温度は900°C以上、1300°C以下であってよい。バッファ領域30を形成する工程は、第1の格子定数を有する第1半導体層31を形成する工程と、第2の格子定数を有する第2半導体層32を形成する工程と、第1の格子定数と異なる第3の格子定数を有する第3半導体層を形成する工程とを順に含むサイクルを少なくとも一回繰り返す工程を有する。第3の格子定数は第1の格子定数と異なる。第2の格子定数は、第1の格子定数と第3の格子定数の間の値を有する。第1の格子定数は基板10の格子定数より小さくてよい。第2格子定数は第1の格子定数より小さくてよい。第1半導体層31を形成する工程は、介在層20を形成した後に、TMGトリメチルガリウムガス及びNH3ガスを供給し、介在層20の上にGaNをエピタキシャル成長により堆積する工程を含む。第2半導体層32を形成する工程は、TMGガス、TMAガス及びNH3ガスを供給して、第1半導体層31上に厚さ60nmのAlGaNをエピタキシャル成長により堆積する工程を含む。このとき、TMAガスの流量を徐々に増加させるように調節することにより傾斜したAl組成比を有する第2半導体層32を形成することができる。第2半導体層32を形成する工程は、不純物をドーピングする工程を含む。不純物は、電子を活性化させない原子を含む。具体的には不純物は、炭素、フッ素、塩素、マグネシウム、鉄、酸素、水素、亜鉛、銅、銀、金、ニッケル、コバルト、バナジウム、スカンジウム、リチウム、ナトリウム、ベリリウム、ホウ素の少なくともひとつを含む。不純物が例えば炭素である場合には、プロパンガスを同時に導入することにより第2半導体層32にCをドープすることができる。Cドープ濃度の制御はプロパンガスの流量を制御することにより行う。プロパンガスによるドーピング以外に、成長速度、成長温度、V/III比、成長圧力などの成長条件を調整することによりCドープ濃度を制御してもよい。第3半導体層33を形成する工程は、TMAガス及びNH3ガスを供給し、第2半導体層32の上に厚さ60nmのAlNをエピタキシャル成長により堆積する工程を含む。バッファ領域30を形成する工程は、第1半導体層31を形成する工程、第2半導体層32を形成する工程及び第3半導体層33を形成する工程を順に含むサイクルを繰り返す工程を含む。1回のサイクルにより、第1半導体層31、第2半導体層32及び第3半導体層33を含む複合層35が形成される。複合層35における第1半導体層31は、成長時間を調節することにより厚さを、例えば、70nm、90nm、120nm、150nm、190nm、240nm、300nm、370nm、470nm、600nm、790nm、1040nmのように変化させる工程を含む。活性層70を形成する工程は、電子走行層50を形成する工程と、電子走行層50の上に電子供給層60を形成する工程を含む。電子走行層50を形成する工程は、TMGガス及びNH3ガスを供給して、バッファ領域30の最上の第3半導体層33の上に、厚さ1200nmのGaNをエピタキシャル成長により堆積する工程を含む。電子供給層60を形成する工程は、TMAガス、TMGガス、NH3ガス、及びSiH4ガスを供給して、電子走行層50の上に厚さ25nmのSiドープのAlGaNをエピタキシャル成長により堆積する工程を含む。少なくとも2つの電極72、74、76を形成する工程は、基板10の表面にシリコン酸化膜を形成する工程と、電極用の開口を形成する工程と、電極を形成する工程を含む。基板10の表面にシリコン酸化膜を形成する工程は、MOCVD装置から基板10を取り出し、プラズマCVD装置に基板10を搬入して、基板10の表面全体にシリコン酸化膜を形成する工程を含む。電極用の開口を形成する工程は、フォトリソグラフィー及びエッチングによりソース電極及びドレイン電極用の開口を形成する工程を含み、電極を形成する工程は、電子ビーム蒸着によりTiとAlを順次積層し、リフトオフ法により電子供給層60とオーミック接触するソース電極72及びドレイン電極76を形成する工程を含む。電極用の開口を形成する工程は、フォトリソグラフィー及びエッチングによりゲート電極用の開口を形成する工程を含み、電極を形成する工程は電子ビーム蒸着によりPtとAuを順次積層し、リフトオフ法により電子供給層60とショットキー接触するゲート電極74を形成する工程を含む。図20は、本発明の第2実施形態に係る半導体素子200の断面図を示す。半導体素子200は、バッファ領域30の構成が半導体素子100と異なる。半導体素子200のバッファ領域30以外の構成は、半導体素子100と同一であってよい。バッファ領域30は、第1の格子定数を有する第1半導体層31と、第2の格子定数を有する第2半導体層32と、第3の格子定数を有する第3半導体層33と、第4の格子定数を有する第4半導体層34とが順に積層した複合層36を少なくとも一層有する。第3の格子定数は第1の格子定数と異なる。第2の格子定数は、第1の格子定数と第3の格子定数の間の値を有する。第4半導体層34は第3半導体層33に接してその上に形成される。第4半導体層34は、第1の格子定数と第3の格子定数の間の第4の格子定数を有する。第4半導体層34は第1半導体層31と第3半導体層33の間の熱膨張係数を有する。第4半導体層34はAlx4Iny4Ga1-x4-y4Nただし、0<x4≦1、0≦y4≦1、x4y4≦1を含む。第4半導体層34は例えばAlGaNである。第4半導体層34は、Alの組成比に応じた格子定数及び熱膨張係数を有する。第4半導体層34は、格子定数が、基板10に近い側から遠い側に向かって増加している。つまり、第4半導体層34は、Alの割合が基板10に近い側から遠い側に向かって減少する。第1半導体層31から第4半導体層34は、Alの組成比の間にx1≦x2、x4≦x3の関係を有する。バッファ領域30において、第2半導体層32及び第4半導体層34の少なくとも一方に不純物がドープされている。不純物は、電子を活性化させない原子を含む。ここで、電子を活性化させない原子とは、アクセプタ準位を形成するイオンまたは深い準位のイオンとなって電子をトラップすることができる原子を指す。不純物は、例えば、炭素、フッ素、塩素、マグネシウム、鉄、酸素、水素、亜鉛、銅、銀、金、ニッケル、コバルト、バナジウム、スカンジウム、リチウム、ナトリウム、ベリリウム、ホウ素の少なくともひとつを含む。不純物が炭素の場合、プロパンガスの導入によって第2半導体層32及び第4半導体層34には1E19cm-3のドープ濃度でCがドーピングされてよい。不純物は、ホールを活性化させない原子を含んでよい。ここで、ホールを活性化させない原子とは、ドナー準位を形成するイオンまたは深い準位のイオンとなってホールをトラップすることができる原子を指す。不純物は、例えば、シリコン、酸素、ゲルマニウム、リン、ヒ素、アンチモンの少なくともひとつを含む。不純物がシリコンの場合、シランガスの導入によって第4半導体層34には1E19cm-3のドープ濃度でSiがドーピングされてよい。不純物は、第2半導体層32のみにドープしてもよいし、第2半導体層32及び第4半導体層34の両方にドープしてもよい。また、不純物は、電子を活性化させない原子であってもよいし、ホールを活性化させない原子であってもよい。電子とホールとは対となって発生するので、2次元ホールガスを低減することで、2次元電子ガスの発生を抑制することができる。バッファ領域30は、第1半導体層31、第2半導体層32、第3半導体層33、及び第4半導体層34が順に積層された複合層36を例えば12層有する。それぞれの複合層36において、第1半導体層31の層厚は、例えば、基板10側から順に10nm、30nm、60nm、90nm、130nm、180nm、230nm、310nm、410nm、540nm、730nm、980nmである。第2半導体層32の層厚は例えば60nmで一定である。第3半導体層33の層厚は例えば60nmで一定である。第4半導体層34の膜厚は例えば60nmで一定である。図21は、バッファ領域30の膜厚方向におけるAl組成比の変化を示す。ここでは、第1半導体層31のAlの割合を0とし、第3半導体層33のAlの割合を100として示すが、これに限定されない。第2半導体層32のAlの割合は第1半導体層31から第3半導体層33に向かって直線的に増加している。第4半導体層34のAlの割合は第3半導体層33から第1半導体層31に向かって直線的に減少している。半導体素子200について、各層の膜厚、各層の材料、印加電圧等の条件を、半導体素子100の場合と同様の条件としてリーク電流を測定した結果、リーク電流は約1E-9Aとなり、半導体素子100に比べてさらに低減された。次に、本発明の第2実施形態に係る半導体素子200の製造方法を説明する。半導体素子200の製造方法は、バッファ領域30を形成する工程以外は半導体素子100の製造方法と同様なので説明を省略する。バッファ領域30を形成する工程は、第1の格子定数を有する第1半導体層31を形成する工程と、第2の格子定数を有する第2半導体層32を形成する工程と、第3の格子定数を有する第3半導体層33を形成する工程と、第1の格子定数と第3の格子定数の間の格子定数を有する第4半導体層34を形成する工程とを順に含むサイクルを少なくとも一回繰り返す工程を有する。第3の格子定数は第1の格子定数と異なる。第4の格子定数は、第1の格子定数と第3の格子定数の間の値を有する。第2の格子定数は、第1の格子定数と第3の格子定数の間の値を有する。第1半導体層31を形成する工程は、介在層20を形成した後に、TMGトリメチルガリウムガス及びNH3ガスを供給し、介在層20の上にGaNをエピタキシャル成長により堆積する工程を含む。第2半導体層32を形成する工程は、TMGガス、TMAガス及びNH3ガスを供給して、第1半導体層31上に厚さ60nmのAlGaNをエピタキシャル成長により堆積する工程を含む。このとき、TMAガスの流量を徐々に増加させるように調節することにより傾斜したAl組成比を有する第2半導体層32を形成することができる。第2半導体層32を形成する工程及び第4半導体層34を形成する工程の少なくとも一方は、不純物をドーピングする工程を含む。第2半導体層32を形成する工程は、不純物をドーピングする工程を含んでよい。不純物は、電子を活性化させない原子を含む。具体的には、電子を活性化させない不純物は、炭素、フッ素、塩素、マグネシウム、鉄、酸素、水素、亜鉛、銅、銀、金、ニッケル、コバルト、バナジウム、スカンジウム、リチウム、ナトリウム、ベリリウム、ホウ素の少なくともひとつを含む。不純物が例えば炭素である場合には、プロパンガスを同時に導入することにより第2半導体層32にCをドープすることができる。この場合、Cドープ濃度の制御はプロパンガスの流量を制御することにより行う。プロパンガスによるドーピング以外に、成長速度、成長温度、V/III比、成長圧力などの成長条件を調整することによりCドープ濃度を制御してもよい。第3半導体層33を形成する工程は、TMAガス及びNH3ガスを供給し、第2半導体層32の上に厚さ60nmのAlNをエピタキシャル成長により堆積する工程を含む。第4半導体層34を形成する工程は、TMGガス、TMAガス及びNH3ガスを供給して、第3半導体層33上に厚さ60nmのAlGaNをエピタキシャル成長により堆積する工程を含む。このとき、TMAガスの流量を徐々に減少させるように調節することにより傾斜したAl組成比を有する第4半導体層34を形成することができる。第4半導体層34を形成する工程は、不純物をドーピングする工程を含んでよい。不純物は、上述した電子を活性化させない原子であってよい。また、不純物は、ホールを活性化させない原子を含んでもよい。具体的には、ホールを活性化させない不純物はシリコン、酸素、ゲルマニウム、リン、ヒ素、アンチモンの少なくともひとつを含む。不純物が例えばシリコンである場合には、シランガスガスを同時に導入することにより第4半導体層34にSiをドープすることができる。Siドープ濃度の制御はシランガスの流量を制御することにより行うことができる。なお、不純物のドーピングは、第2半導体層32及び第4半導体層34のいずれか一方に行っても良いし、両方に行ってもよい。第2半導体層32及び第4半導体層34にドープする不純物は、同じであってもよいし、異なってもよい。また、種類の異なる2種類以上の原子を第2半導体層32及び第4半導体層34にドープしてもよい。また、第2半導体層32及び第4半導体層34において、ドープ濃度は同じであっても良いし、違ってもよい。バッファ領域30を形成する工程は、第1半導体層31を形成する工程、第2半導体層32を形成する工程、第3半導体層33を形成する工程、及び第4半導体層34を形成する工程を順に含むサイクルを繰り返す工程を含む。1回のサイクルにより、第1半導体層31、第2半導体層32、第3半導体層33、及び第4半導体層34を含む複合層36が形成される。複合層36における第1半導体層31は、成長時間を調節することにより厚さを、例えば、10nm、30nm、60nm、90nm、130nm、180nm、230nm、310nm、410nm、540nm、730nm、980nmのように変化させる工程を含む。図22は、第2半導体層32及び第4半導体層34におけるAl組成比変化の他の例を示す。第2半導体層32及び第4半導体層34にはCが1E19cm-3のドープ濃度でドーピングされている。第2半導体層32のAlの組成比は第1半導体層31から第3半導体層33にかけて曲線状に増加している。なお、Alの組成比の増加は、第3半導体層33に近いほど急峻である。また、第4半導体層34のAlの組成比は第3半導体層33から第1半導体層31にかけて曲線状に減少している。なお、Alの組成比の減少は、第3半導体層33に近いほど急峻である。第2半導体層32及び第4半導体層34をこのように構成した場合であっても、半導体素子200のリーク電流は、半導体素子100よりも低くなった。図23は、第2半導体層32及び第4半導体層34におけるAl組成比変化の他の例を示す。第2半導体層32及び第4半導体層34にはCが1E19cm-3のドープ濃度でドーピングされている。第2半導体層32のAlの組成比は第1半導体層31から第3半導体層33にかけて5のステップで段階的に増加している。また、第4半導体層34のAlの組成比は第3半導体層33から第1半導体層31にかけて5のステップで段階的に減少している。第2半導体層32及び第4半導体層34をこのように構成した場合であっても、半導体素子200のリーク電流は、半導体素子100よりも低くなった。図24は、第2半導体層32及び第4半導体層34におけるAl組成比変化の他の例を示す。第2半導体層32及び第4半導体層34にはCが1E19cm-3のドープ濃度でドーピングされている。第2半導体層32のAlの組成比は第1半導体層31から第3半導体層33にかけて25のステップで段階的に増加している。また、第4半導体層34のAlの組成比は第3半導体層33から第1半導体層31にかけて25のステップで段階的に減少している。第2半導体層32及び第4半導体層34をこのように構成した場合であっても、半導体素子200のリーク電流は、半導体素子100よりも低くなった。図25は、第2半導体層32及び第4半導体層34におけるAl組成比変化の他の例を示す。第2半導体層32及び第4半導体層34にはCが1E19cm-3のドープ濃度でドーピングされている。第2半導体層32のAlの組成比は第1半導体層31から第3半導体層33にかけて途中まで直線的に増加しその後減少し再び直線的に増加している。また、第4半導体層34のAlの組成比は第3半導体層33から第1半導体層31にかけて途中まで直線的に減少しその後増加し再び直線的に減少している。第2半導体層32及び第4半導体層34をこのように構成した場合であっても、半導体素子200のリーク電流は、半導体素子100よりも低くなった。図26は、第2半導体層32及び第4半導体層34におけるAl組成比変化の他の例を示す。第2半導体層32及び第4半導体層34にはCが1E19cm-3のドープ濃度でドーピングされている。第2半導体層32のAlの組成比は第1半導体層31から第3半導体層33にかけて途中まで曲線状に増加しその後段階的に増加している。なお、Alの組成比が曲線状に変化する領域では、Alの組成比の増加は、第3半導体層33に近いほど急峻である。また、第4半導体層34のAlの組成比は第3半導体層33から第1半導体層31にかけて途中まで段階的に減少し途中から曲線状に減少している。なお、Alの組成比が曲線状に変化する領域では、Alの組成比の減少は、第3半導体層33に近いほど急峻である。第2半導体層32及び第4半導体層34をこのように構成した場合であっても、半導体素子200のリーク電流は、半導体素子100よりも低くなった。図27は、第2半導体層32及び第4半導体層34におけるAl組成比変化の他の例を示す。第2半導体層32及び第4半導体層34にはCが1E19cm-3のドープ濃度でドーピングされている。第2半導体層32のAlの組成比は第1半導体層31から第3半導体層33にかけて曲線状に増加している。なお、Alの組成比の増加は、第3半導体層33に近いほど急峻である。また、第4半導体層34のAlは第3半導体層33から第1半導体層31にかけて段階的に減少している。第2半導体層32及び第4半導体層34をこのように構成した場合であっても、半導体素子200のリーク電流は、半導体素子100よりも低くなった。図28は、第2半導体層32及び第4半導体層34におけるAl組成比変化の他の例を示す。第2半導体層32及び第4半導体層34にはCが1E19cm-3のドープ濃度でドーピングされている。第2半導体層32は、厚さが第3半導体層33より薄く、第3半導体層33と同一組成の層62を、第3半導体層33から離間した位置に有する。また、第4半導体層34は、厚さが第3半導体層33より薄く、第3半導体層33と同一組成の層62を、第3半導体層33から離間した位置に有する。第2半導体層32及び第4半導体層34は、層62を一定の間隔で複数有してよい。第2半導体層32は層の途中に例えば厚さ約1nmのAlN層を有する。また、第4半導体層34は層の途中に例えば厚さが約1nmのAlN層を有する。こうすることで、ウエハ全体の反りを制御することができる。また、第2半導体層32及び第4半導体層34をこのように構成した場合であっても、半導体素子200のリーク電流は、半導体素子100よりも低くなった。第2半導体層32は、第1半導体層31との境界及び第3半導体層33との境界の少なくとも一方に、厚さが第3半導体層33より薄い半導体層を有してよい。当該半導体層は、第2半導体層32と接する層と異なる組成を有する。第4半導体層34は、第3半導体層33との境界及び第1半導体層31との境界の少なくとも一方に、厚さが第3半導体層33より薄い半導体層を有してよい。当該半導体層は、第4半導体層34と接する層と異なる組成を有する。図29は、第1半導体層31と第2半導体層32との境界、及び、第4半導体層34と第1半導体層31との境界に、第3半導体層33より薄い半導体層62が形成された場合のAl組成比変化の例を示す。第2半導体層32及び第4半導体層34にはCが1E19cm-3のドープ濃度でドーピングされている。例えば、第2半導体層32は、第1半導体層31との境界に第3半導体層33と同一組成の半導体層62を有する。半導体層62は、厚さ約1nmのAlN層であってよい。また、第4半導体層34は、第1半導体層31との境界に半導体層62を有してよい。こうすることで、反りをプラス方向に制御することができた。また、第2半導体層32及び第4半導体層34をこのように構成した場合であっても、半導体素子200のリーク電流は、半導体素子100よりも低くなった。図30は、第2半導体層32と第3半導体層33との境界、及び、第3半導体層33と第4半導体層34との境界に、第3半導体層33より薄い半導体層64が形成された場合のAl組成比変化の他の例を示す。第2半導体層32及び第4半導体層34にはCが1E19cm-3のドープ濃度でドーピングされている。例えば、第2半導体層32は、第3半導体層33との境界に、第3半導体層33と同一組成の半導体層64を有する。半導体層64は、厚さ約2nmのGaN層であってよい。また、第4半導体層34は、第3半導体層33との境界に半導体層64を有してよい。こうすることで、バッファ領域30の表面の結晶性が良くなり平坦化することができた。また、第2半導体層32及び第4半導体層34をこのように構成した場合であっても、半導体素子200のリーク電流は、半導体素子100よりも低くなった。図31は、第2半導体層32及び第4半導体層34のそれぞれと、隣接する層との境界において、半導体層62または半導体層64が形成された場合のAl組成比変化の他の例を示す。第2半導体層32及び第4半導体層34にはCが1E19cm-3のドープ濃度でドーピングされている。各境界に形成される半導体層62および半導体層64は、図29および図30に示した半導体層62および半導体層64と同様であってよい。本例の第2半導体層32は第3半導体層33との境界に厚さ約0.2nmのGaN層を有してよい。また、第4半導体層34は、第3半導体層33との境界に厚さ約0.2nmのGaN層を有してよい。第4半導体層34は、第1半導体層31との境界に厚さ約0.2nmのAlN層を有してよい。こうすることで反りを制御しつつバッファ領域30の表面の結晶性を良くし平坦化することができる。また、第2半導体層32及び第4半導体層34をこのように構成した場合であっても、半導体素子200のリーク電流は、半導体素子100よりも低くなった。図32は、半導体素子200のバッファ領域30における複合層36ごとの第2半導体層32及び第4半導体層34の層厚を変化させた場合の、各複合層36のAl組成比の変化の例を示す。第2半導体層32及び第4半導体層34にはCが1E19cm-3のドープ濃度でドーピングされている。ここで、基板10に最も近い複合層36を第1層目とし、基板10に最も遠い複合層36を第12層目とする。本例では、基板10から離れるに従い、第2半導体層32および第4半導体層34の膜厚を小さくした。これに伴い、第1層目の複合層36から第12層目の複合層36に向かって、第2半導体層32及び第4半導体層34のAl組成比の傾きが大きくなっている。図33は、図32に示した例の各複合層36における第2半導体層32と第4半導体層34の層厚を示す。なお、図33における横軸は、第1層目から第12層目までの複合層36を示す。第2半導体層32及び第4半導体層34は第1層目から第12層目まで一定の割合で厚さが減少している。バッファ領域30をこのように構成した場合であっても、半導体素子200のリーク電流は、半導体素子100よりも低くなった。図34は、バッファ領域30の複合層数が異なる例における複合層数とリーク電流及び反り量との関係を示す。なお本例では半導体素子200の総膜厚を一定にし、かつ、総複合層数を12とした。図34における横軸は、AlGaN層が含まれている複合層36の数、すなわち、バッファ領域30の複合層36の数を示す。第2半導体層32及び第4半導体層34にはCが1E19cm-3のドープ濃度でドーピングされている。複合層数がゼロの場合には、リーク電流は1E-6Aと大きい値を有し、反り量はプラス方向に大きい値を有する。バッファ領域30が複合層36を1層有すると、リーク電流は1E-8A以下まで低減され、反り量も大きく減少する。バッファ領域30の複合層36を増やすに従い、リーク電流及び反り量が徐々に減少する。バッファ領域30の複合層数が12の場合には、リーク電流は1E-10Aまで減少するが、反り量がマイナス方向へ大きい値を有する。このため、基板は大きく下に凸に反ってしまいデバイス作成が困難となり好ましくない。したがって、AlN層とGaN層とを積層した複合層36を少なくとも一層設け、バッファ領域30と組み合わせることが有効である。図35は、バッファ領域30の第2半導体層32及び第4半導体層34の厚さとリーク電流との関係を示す。なお図35における横軸は、AlGaN層あたりの厚さ、すなわり、第2半導体層32及び第4半導体層34の1層あたりの厚さを示す。第2半導体層32及び第4半導体層34にはCが1E19cm-3のドープ濃度でドーピングされている。第2半導体層32及び第4半導体層34の厚さが1nm未満ではリーク電流が約1E-6Aである。第2半導体層32及び第4半導体層34の厚さを1nm以上とするとリーク電流は約1E-7Aに減少する。したがって、第2半導体層32及び第4半導体層34の厚さは1nm以上が好ましい。図36は、第2半導体層32及び第4半導体層34にドーピングするCドープ濃度とリーク電流との関係を示す。成長条件によりCドープ濃度は異なるので、Cドープ濃度は平均値を示す。Cドープ濃度が1E17cm-3から9E19cm-3の範囲においてリーク電流は約4E-8A以下となり良好である。しかしながら、Cドープ濃度が1E17cm-3未満または1E20cm-3以上の場合、リーク電流は約8E-5Aとなり好ましくない。これは、n型キャリアが増加して第2半導体層32及び第4半導体層34が低抵抗となったためであると考えられる。したがって、第2半導体層32及び第4半導体層34にドーピングするC濃度は、1E17cm-3以上、1E20cm-3未満が好ましい。図37は、Cに替えて、第2半導体層32及び第4半導体層34にフッ素、塩素、マグネシウム、鉄、酸素、または水素をドーピングした場合の不純物ドープ濃度とリーク電流との関係を示す。C濃度は5E16cm-3に固定して測定した。不純物ドープ濃度が1E18cm-3から9E19cm-3の範囲においてリーク電流は低い値となり良好である。しかしながら、不純物ドープ濃度が1E18cm-3未満、または1E20cm-3以上になるとリーク電流が高い値となり好ましくない。これは、n型キャリアが増加して第2半導体層32及び第4半導体層34が低抵抗となったためであると考えられる。図38は、第3半導体層33をAlGaNとした場合の第3半導体層33のAlの組成比とリーク電流との関係を示す。第2半導体層32及び第4半導体層34にはCが1E19cm-3のドープ濃度でドーピングされている。この場合、第2半導体層32と第4半導体層34の最大Al組成比は、第3半導体層33のAl組成比と一致する。図38に示すように、第3半導体層33のAlの組成比を低下させるに従いリーク電流は減少する。しかしながら、Al組成比が50以下になると、バッファ領域30の歪みを制御できなくなり、活性層70にクラックが発生する場合がある。第3半導体層33は、Al組成比が50より大きいAlGaNであってよい。図39は、第3半導体層33中にドーピングするC濃度とリーク電流との関係を示す。ドーピングするC濃度が1E17cm-3から9E19cm-3の範囲であればリーク電流は約7E-8A以下となり良好である。しかし、Cドープ濃度が1E17cm-3未満、または1E20cm-3以上になると、第3半導体層33が低抵抗となりリーク電流が大きくなって好ましくない。したがって、第3半導体層33にドーピングするC濃度は、1E17cm-3以上、1E20cm-3未満が好ましい。図40は、第1半導体層31中にドーピングするC濃度とリーク電流との関係を示す。ドーピングするC濃度が1E18cm-3から9E19cm-3の範囲であればリーク電流は約1E-9Aとなり良好である。しかし、Cドープ濃度が1E17cm-3未満、または1E20cm-3以上になると、第1半導体層31が低抵抗となりリーク電流が大きくなって好ましくない。したがって、第1半導体層31にドーピングするC濃度は、1E18cm-3以上、1E20cm-3未満が好ましい。図41は、バッファ領域30の第1半導体層31の層厚及び複合層数が異なる例1から5を示す。それぞれの例において、複合層数は、介在層20の上に積層される複合層36の順番を示し、厚さはそれぞれの複合層36における第1半導体層31の層厚を示す。例1から5において、第2半導体層32及び第4半導体層34にはCが1E19cm-3のドープ濃度でドーピングされており、各複合層36の第1半導体層31は、基板10から離れる方向に層の厚みが徐々に増している。例5において、超格子構造は、厚さが5nmの第1半導体層31と厚さが5nmの第3半導体層33から成るペアが20回繰り返されて構成されている。図42は、例1から例5の反り量及びリーク電流の測定結果を示す。いずれの例もリーク電流を9E-9A以下に低減させることができ、反り量を30μmから-30μmの範囲に制御することができた。これらの結果より、バッファ領域30の第1半導体層31の厚さを400nm以上とし、バッファ領域30の複合層36の第1半導体層31の厚さを基板から離れる方向に徐々に厚くする構成が好ましいことがわかる。次に、GaN層、AlN層、GaN層をこの順に堆積して形成した積層体にドーピングを行った場合のキャリア状態密度分布を計算した結果について説明する。なお、GaN/AlN/GaNの積層体をモデルとして計算を行った。図43は、計算に使用した積層体を示す。積層体はGaN層80、AlN層81及びGaN層82をこの順に堆積した積層構造を有する。図43において点線で示すように、GaN層80とAlN層81とのヘテロ界面には2次元電子ガスが生成されている。また、AlN層81とGaN層82とのヘテロ界面には2次元ホールガスが生成されている。図44は、図43に示す積層体におけるGaN層82のキャリア状態密度分布を示す。ポテンシャルエネルギーが0eV付近の領域84において小さいピークが示されている。このピークはその領域84に浅いアクセプタ準位が形成されていることを示している。この浅いアクセプタ準位が、GaN層82とAlN層81とのヘテロ界面において2次元ホールガスを生成しているものと考えられる。図45は、図43に示す積層体におけるGaN層80のキャリア状態密度分布を示す。ポテンシャルエネルギーが3eV付近の領域86において、小さいピークが示されている。このピークはその領域86に浅いドナー準位が形成されていることを示している。この浅いドナー準位が、GaN層80とAlN層81とのヘテロ界面において2次元電子ガスを生成しているものと考えられる。図46は、GaN層80のAlN層81側の表面にアクセプタ型不純物90をドープした例を示す。アクセプタ型不純物として、ここでは炭素CNを用いている。図47は、図46に示す例におけるGaN層82のキャリア状態密度分布を示す。ポテンシャルエネルギーが0eV付近の領域92において、浅いアクセプタ準位が消滅しているのがわかる。これは、GaN層80にアクセプタ型不純物をドープしたことによりGaN層80のn型キャリアが減少したことに伴ってGaN層82のp型キャリアが減少したためであると考えられる。図48は、図46に示す例におけるGaN層80のキャリア状態密度分布を示す。ポテンシャルエネルギーが0eV付近の領域96において、炭素CNのアクセプタ準位が形成されている。また、ポテンシャルエネルギーが3eV付近の領域94において浅いドナー準位が残っている。これは、2次元電子ガスがアクセプタ型不純物のドープのみでは完全には消滅しないことを示す。また、アクセプタ型不純物のドープによってキャリア補償され、n型キャリアが全体的に減少している。これらのことから、AlN層81の下側のGaN層80の表面にアクセプタ型不純物をドープすることで、キャリア補償によりn型キャリアを低減することができ、リーク電流を抑制できることがわかる。したがって、GaN層80とAlN層81との間にAlGaN層を挿入して2次元電子ガスの生成を抑制し、キャリアを分散させた状態で、アクセプタ型不純物をドープすることで、浅いドナー準位を消滅させかつキャリア補償によりn型キャリアをさらに減少させることができるので、リーク電流をさらに低減することができる。図49は、GaN層82のAlN層81層側の表面にドナー型不純物91をドープした例を示す。ドナー型不純物として酸素ONを用いている。図50は、図49に示す例においけるGaN層82のキャリア状態密度分布を示す。ポテンシャルエネルギーが3eV付近の領域95において、酸素ONのドナー準位が形成されている。また、ポテンシャルエネルギーが0eV付近の領域93において、浅いアクセプタ準位が残っている。これは、2次元ホールガスがドナー型不純物のドープのみでは完全には消滅しないことを示す。また、ドナー型不純物のドープによってキャリア補償され、p型キャリアが全体的に減少している。図51は、図49に示す例におけるGaN層80のキャリア状態密度分布を示す。ポテンシャルエネルギーが3eV付近の領域97において、浅いドナー準位が形成されている。これは、2次元電子ガスが消滅せず残っていることを示す。GaN層82にドープするドナー濃度が高い場合には、GaN層80にキャリアが供給されてしまうためドナー濃度を制御する必要がある。GaN層82にドナー型不純物をドープすることによりGaN層80のn型キャリアが減少している。これは、GaN層82のキャリア補償によりp型不純物が減少したためである。これらのことから、AlN層81の上側のGaN層82の表面にドナー型不純物をドープすることで、キャリア補償によりp型キャリアを低減することができ、リーク電流を抑制できることがわかる。したがって、GaN層82とAlN層81との間にAlGaN層を挿入して2次元ホールガスの生成を抑制し、キャリアを分散させた状態で、ドナー型不純物をドープすることで、浅いアクセプタ準位を消滅させかつキャリア補償によりp型キャリアをさらに減少させることができるので、リーク電流をさらに低減することができる。第1半導体層31の層厚は5nm以上で、かつ、最も厚い層の層厚は400nm以上、3000nm以下であってよい。第1半導体層31の最も厚い層の層厚が400nm以上であれば、発生する反り量を制御できるので好ましい。また、最も厚い層の層厚が3000nm以下であれば、成長時間が十分に短いので生産性が高く好ましい。第2半導体層32及び第4半導体層34の層厚は、0.5nm以上であれば第1半導体層31に内在する歪みを十分に抑制し、クラックの発生を抑えることができるので好ましい。また、第2半導体層32及び第4半導体層34の層厚は、200nm以下であれば、成長時間が十分に短いので生産性が高く好ましい。バッファ領域30及び活性層70を合わせたエピタキシャル層の総膜厚は、リーク電流を抑制し、十分な耐圧を得るために4μm以上であることが好ましい。また、第2半導体層32及び第4半導体層34の膜組成は、ひとつの複合層36において対称でなくてもよく、発生する歪みを制御し、かつ、リーク電流を低減できればどのような膜組成であってもよい。複合層数の合計は2以上であればよく、総膜厚、反り量、転位密度などに応じて変更可能である。半導体素子としてHEMT型の電界効果トランジスタを例に説明してきたが、これに限定されず、絶縁ゲート型MISFET、MOSFET、ショットキーゲート型MESFETなどの電界効果トランジスタにも適用することができる。また、ソース電極72、ゲート電極74、ドレイン電極76の代わりにカソード電極及びアノード電極を設けることで形成される各種のダイオードに対しても適用することができる。以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段より前に、先立って等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上まず、、次に、等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。