少なくとも第1プロセッサコア及び第2プロセッサコアを有する複数のプロセッサコアと、前記第1及び第2プロセッサコアで実行されるスレッドにより共有されうる第1リソース及び第2リソースと、前記第1リソースに第1セマフォを、前記第2リソースに第2セマフォを付与し、前記第1及び第2リソースのシーリング値に基づいたプライオリティシーリング方式でスレッドによる前記第1及び第2リソースの操作時の排他制御を行い、前記第1セマフォと前記第2セマフォとの組み合せに対して、前記第1及び第2プロセッサコアの中で優先してセマフォを取得することができる優先プロセッサコアを設定するスレッド制御部と、を備え、前記スレッド制御部は、前記第2プロセッサコア上で実行される第2スレッドが要求した前記第1セマフォが、前記第1プロセッサコアの第1スレッドにより取得済であり、前記第2プロセッサコア上で実行される任意のスレッドが前記第2セマフォを取得済である場合に、前記第2プロセッサコアが前記優先プロセッサコアでなければ、前記第2セマフォを解放させる、マルチコアプロセッサシステム。前記マルチコアプロセッサシステムは、更に第3リソースを備え、前記スレッド制御部は、前記第3リソースに第3セマフォを付与し、前記第3セマフォと、前記第1又は第2セマフォとの組み合せに対して、前記第1及び第2のプロセッサコアの中で優先してセマフォを取得することができる優先プロセッサコアを設定する、請求項1に記載のマルチコアプロセッサシステム。前記スレッド制御部は、前記第1セマフォと前記第2セマフォとの組み合せ及び前記第3セマフォと前記第1又は第2セマフォとの組み合せにそれぞれ対応付けた優先番号を保持し、前記第2プロセッサコア上で実行される前記第2スレッドが要求した前記第1セマフォが、前記第1プロセッサコアの前記第1スレッドにより取得済であり、前記第2プロセッサコア上で実行される任意のスレッドが前記第2セマフォを取得済である場合に、該優先番号順に、前記第2セマフォがある組み合せを参照する、請求項2に記載のマルチコアプロセッサシステム。前記スレッド制御部は、前記第2プロセッサコアが前記優先プロセッサコアであれば、前記第2スレッドを待ち状態にさせる、請求項1ないし3のいずれか1項に記載のマルチコアプロセッサシステム。前記スレッド制御部は、前記第1又は前記第2セマフォを取得したプロセッサコアをセマフォ値として保持する、請求項1ないし4のいずれか1項に記載のマルチコアプロセッサシステム。少なくとも第1プロセッサコア及び第2プロセッサコアを有する複数のプロセッサコアと、前記第1及び第2プロセッサコアで実行されるスレッドにより共有されうる第1リソース及び第2リソースと、を備えたマルチコアプロセッサシステムにおいて、前記第1及び第2リソースのシーリング値に基づいたプライオリティシーリング方式でスレッドによる前記第1及び第2リソースの操作時の排他制御を行う共有リソース制御方法であって、前記第1リソースに第1セマフォを、前記第2リソースに第2セマフォを付与し、前記第1セマフォと前記第2セマフォとの組み合せに対して、前記第1及び第2プロセッサコアの中で優先してセマフォを取得することができる優先プロセッサコアを設定し、前記第2プロセッサコア上で実行される第2スレッドが前記第1セマフォを要求し、前記第1セマフォが前記第1プロセッサコアの第1スレッドにより取得済であり、前記第2プロセッサコア上で実行される任意のスレッドが前記第2セマフォを取得済である場合に、前記第2プロセッサコアが前記優先プロセッサコアでなければ、前記第2セマフォを解放する、共有リソース制御方法。少なくとも第1プロセッサコア及び第2プロセッサコアを有する複数のプロセッサコアと、前記第1及び第2プロセッサコアで実行されるスレッドにより共有されうる第1リソース及び第2リソースと、を備えたマルチコアプロセッサシステムにおいて、前記第1及び第2リソースのシーリング値に基づいたプライオリティシーリング方式でスレッドによる前記第1及び第2リソースの操作時の排他制御を行うスレッド制御装置であって、前記第1リソースに第1セマフォを、前記第2リソースに第2セマフォを付与するリソース管理部と、前記第1及び前記第2セマフォを取得したプロセッサをセマフォ値として保持するセマフォ管理部と、前記第1セマフォと前記第2セマフォとの組み合せに対して、前記第1及び第2プロセッサコアの中で優先してセマフォを取得することができる優先プロセッサコアを設定する優先プロセッサ設定管理部と、前記第2プロセッサコア上で実行される第2スレッドが要求した前記第1セマフォが、前記第1プロセッサコアの第1スレッドにより取得済であり、前記第2プロセッサコア上で実行される任意のスレッドが前記第2セマフォを取得済である場合に、前記第2プロセッサコアが前記優先プロセッサコアでなければ、前記第2セマフォを解放させる制御実行部と、を備える制御装置。しかしながら、特許文献1に開示された技術では、あるプロセッサのスレッドが、同一のシーリング値をもつ複数のリソースのうちの一部のリソースを獲得する場合、別プロセッサコアのスレッドは、該複数のリソース中の他のリソースを並列して操作できないという問題がある。その理由は、同一シーリング値を持ち排他対象である複数のリソースが同じグループに分けられて、1つのセマフォが付与されているためである。例えば、図10~13において、プロセッサコア121のあるスレッドがリソースBを操作するためにセマフォ3を取得したとする。その場合、別のプロセッサコア122のスレッドが、リソースBではない排他制御の対象とならないリソースCを操作する場合であっても、セマフォ3の取得待ちが発生してしまう。本発明にかかるマルチコアプロセッサシステムは、少なくとも第1プロセッサコア及び第2プロセッサコアを有する複数のプロセッサコアと、前記第1及び第2プロセッサコアで実行されるスレッドにより共有されうる第1リソース及び第2リソースと、前記第1リソースに第1セマフォを、前記第2リソースに第2セマフォを付与し、前記第1及び第2リソースのシーリング値に基づいたプライオリティシーリング方式でスレッドによる前記第1及び第2リソースの操作時の排他制御を行い、前記第1セマフォと前記第2セマフォとの組み合せに対して、前記第1及び第2プロセッサコアの中で優先してセマフォを取得することができる優先プロセッサコアを設定するスレッド制御部と、を備え、前記スレッド制御部は、前記第2プロセッサコア上で実行される第2スレッドが要求した前記第1セマフォが、前記第1プロセッサコアの第1スレッドにより取得済であり、前記第2プロセッサコア上で実行される任意のスレッドが前記第2セマフォを取得済である場合に、前記第2プロセッサコアが前記優先プロセッサコアでなければ、前記第2セマフォを解放させる。このような構成により、マルチコアプロセッサシステムは各リソースにセマフォを1個ずつ付与しつつデッドロックを防ぐ処理を行うため、安全性及びプロセッサコアの並列利用性を高めることができる。本発明にかかる共有リソース制御方法は、少なくとも第1プロセッサコア及び第2プロセッサコアを有する複数のプロセッサコアと、前記第1及び第2プロセッサコアで実行されるスレッドにより共有されうる第1リソース及び第2リソースと、を備えたマルチコアプロセッサシステムにおいて、前記第1及び第2リソースのシーリング値に基づいたプライオリティシーリング方式でスレッドによる前記第1及び第2リソースの操作時の排他制御を行う共有リソース制御方法であって、前記第1リソースに第1セマフォを、前記第2リソースに第2セマフォを付与し、前記第1セマフォと前記第2セマフォとの組み合せに対して、前記第1及び第2プロセッサコアの中で優先してセマフォを取得することができる優先プロセッサコアを設定し、前記第2プロセッサコア上で実行される第2スレッドが前記第1セマフォを要求し、前記第1セマフォが前記第1プロセッサコアの第1スレッドにより取得済であり、前記第2プロセッサコア上で実行される任意のスレッドが前記第2セマフォを取得済である場合に、前記第2プロセッサコアが前記優先プロセッサコアでなければ、前記第2セマフォを解放する。このような構成により、共有リソース制御方法は各リソースにセマフォを1個ずつ付与しつつデッドロックを防ぐ処理を行うため、安全性及びプロセッサコアの並列利用性を高めることができる。本発明にかかるスレッド制御装置は、少なくとも第1プロセッサコア及び第2プロセッサコアを有する複数のプロセッサコアと、前記第1及び第2プロセッサコアで実行されるスレッドにより共有されうる第1リソース及び第2リソースと、を備えたマルチコアプロセッサシステムにおいて、前記第1及び第2リソースのシーリング値に基づいたプライオリティシーリング方式でスレッドによる前記第1及び第2リソースの操作時の排他制御を行うスレッド制御装置であって、前記第1リソースに第1セマフォを、前記第2リソースに第2セマフォを付与するリソース管理部と、前記第1及び前記第2セマフォを取得したプロセッサをセマフォ値として保持するセマフォ管理部と、前記第1セマフォと前記第2セマフォとの組み合せに対して、前記第1及び第2プロセッサコアの中で優先してセマフォを取得することができる優先プロセッサコアを設定する優先プロセッサ設定管理部と、前記第2プロセッサコア上で実行される第2スレッドが要求した前記第1セマフォが、前記第1プロセッサコアの第1スレッドにより取得済であり、前記第2プロセッサコア上で実行される任意のスレッドが前記第2セマフォを取得済である場合に、前記第2プロセッサコアが前記優先プロセッサコアでなければ、前記第2セマフォを解放させる制御実行部を備える。このような構成により、スレッド制御装置は各リソースにセマフォを1個ずつ付与しつつデッドロックを防ぐ処理を行うため、安全性及びプロセッサコアの並列利用性を高めることができる。本発明により、安全性及びプロセッサコアの並列利用性を高めたマルチコアプロセッサシステム及びその共有リソース制御方法ならびにスレッド制御装置を提供することができる。実施の形態1以下、図面を参照して本発明の実施の形態について説明する。なお、以下の説明に用いられる図面に、様々な処理を行う機能ブロックとして記載される各要素は、ハードウェア的には、プロセッサ、メモリ、その他の回路で構成することができ、ソフトウェア的には、メモリに記録された、またはロードされたプログラムなどによって実現される。したがって、これらの機能ブロックは、ハードウェアのみ、ソフトウェアのみ、またはそれらの組合せによって様々な形で実現でき、いずれかに限定されるものではない。前述の通り、特許文献1のマルチコアプロセッサシステム100では、図12に示した通り、同じシーリング値をもつリソースB及びCは同じグループに分けられ、同じセマフォを付与される。これにより、プロセッサコア121のあるスレッドがリソースBを操作するためにセマフォ3を取得した場合、別のプロセッサコア122のスレッドはリソースCを操作できず、セマフォ3の取得待ちが発生してしまう。一方、本実施形態にかかるマルチコアプロセッサシステムにおいては、2つのセマフォの組み合せに対して優先プロセッサコアを設定し、優先プロセッサコアでないプロセッサコアの実行するスレッドが、セマフォを解放するようにしている。これにより、優先プロセッサコアであるプロセッサコアのスレッドが組み合せセマフォを要求した場合、組み合せセマフォを取得することが可能となり、デッドロックが発生しない効果を奏する。以上により、1つのリソースに対して1つのセマフォを付与することが可能になり、マルチコアプロセッサの並列利用性を高めることができる。具体的には、マルチコアプロセッサにおける排他待ちの発生率を抑制することができる。図1は、本実施形態にかかるマルチコアプロセッサシステムの全体構成例を示すブロック図である。図1に示されたマルチコアプロセッサシステムリアルタイムシステム200は、複数のプロセッサコアであるプロセッサコア221及び222と、リソースA~Fと、制御部スレッド制御部、又はスレッド制御装置230とを備えている。また、プロセッサコア221及び222、制御部230、リソースA~Fはバス210を介して接続されている。プロセッサコア221、222は、以降でPr1、Pr2と略して表記することもあり、例えばCPUで構成される。リソースA~Fは、プロセッサコア221、222で実行されるスレッドにより共有可能な、複数の共有リソースである。制御部230は、スレッドのスケジューリング及びスレッドが共有リソースを操作する際の排他制御を担う。次に図2を用い、制御部230の構成について説明する。図2は、制御部230の全体構成例を示すブロック図である。制御部230は、制御実行部232と、リソース管理部240と、セマフォ管理部250と、優先プロセッサ設定管理部260とを備えている。なお制御部230は、ハードウェア的にはICIntegratedCircuit等で実現され、ソフトウェア的にはセマフォを備えたOSOperatingSystem等で実現される。また、本実施形態にかかる制御部230は、排他制御に際して、プライオリティシーリング方式を用いる。前述したように、プライオリティシーリング方式は、共有リソースのセマフォを取得したスレッドの優先度を該リソースのシーリング値に一時的に変更する手法である。以降では、スレッドの表記にH、M、Lを付けることにより、該スレッドの優先度が高、中、低であることを示す。制御実行部232は、セマフォを用いた下記のようなスケジューリングポリシに基づき、制御を行う。1.現時点において、実行可能状態にあるスレッドを優先度順にプロセッサコアに割り当てる。例えば、実行可能状態にあるスレッドとして、スレッドH1、スレッドM1、スレッドL1がある場合、まず、スレッドH1とスレッドM1を、プロセッサコア221とプロセッサコア222でそれぞれ実行させる。その後、制御実行部232は、空いたプロセッサコアでスレッドL1を実行させる。2.同一優先度の場合は先着順とする。先着順とは、スレッドが実行可能状態に遷移した順番を意味する。3.優先度の低いスレッドが実行可能状態になっても、該スレッドの優先度以上の優先度を有するスレッドの実行は中断されない。4.優先度の高いスレッドが実行可能状態になり、空きプロセッサコアが無い場合には、該スレッドより優先度が低い実行中のスレッドのうちの、最も優先度が低いスレッドの実行を中断してスレッドの切替えを行う。その上で、優先度の高いスレッドを実行させる。5.リソースの獲得要求を発行したスレッドに対して、該リソースのセマフォが取得可能であることを条件に、該セマフォを取得させる。6.リソースの解放要求が発行された際に、該リソースのセマフォ待ちをしている排他待ちのスレッドがあるとき、該排他待ちのスレッドをスケジューリングの対象に入れることで起床させる。なお実行可能状態とは、プリエンプトされた他のスレッドが無いとき、またはプリエンプトされた他のスレッドがプロセッサコアの実行権を解放すれば実行できる状態を意味する。リソース管理部240は、シーリング値管理部242とリンク244とを備える。シーリング値管理部242は、リソース毎にシーリング値を記憶している。ここでは、リソースAに対して高優先度を示すH、リソースB~Dに対して中優先度を示すM、リソースE~Fに対して低優先度を示すLが記憶されている。図3は、シーリング値管理部242において記憶されるセマフォと共有リソースの組み合せを示す模式図である。図3左側では、1つのリソースに対して、別々に1つのセマフォが付与されリンクされることが示されている。具体的には、シーリング値がHであるリソースAにはセマフォ1が、シーリング値がMであるリソースB、C、Dにはそれぞれセマフォ4、セマフォ3、セマフォ2が、シーリング値がLであるリソースE、Fにはそれぞれセマフォ6、セマフォ5が付与される。以上のリソースとセマフォの関係に基づき、制御部230は排他制御を行う。図3右側では、優先プロセッサ設定管理部260により2つのセマフォの組み合せが複数設定され、その各々の組み合せに対して優先プロセッサコアが設定されることが示されている。優先プロセッサ設定管理部260の構成は、図5にて詳細に説明する。以下、図2に戻り説明を行う。リンク244は、リソースA~Fと、セマフォ値管理部252に記憶された該リソースのセマフォと、待ちスレッドキュー254に登録された該リソースのセマフォを待っている待ちスレッドとを対応付ける。セマフォ管理部250は、セマフォ値管理部252と待ちスレッドキュー254とを備え、セマフォ値管理部252は、セマフォ取得プロセッサ情報部256を備える。図4は、セマフォ値管理部252の構成例である。セマフォ値管理部252中のセマフォ取得プロセッサ情報部256は動的なテーブル情報を有する。このテーブル情報は、複数のセマフォ番号とセマフォ値で構成され、セマフォがどのプロセッサコアにより取得されているかの情報を持っており、セマフォの取得状況によって変化する。SE1、SE2、SE3、SE4は、セマフォ番号を示しており、それぞれ、セマフォ1、セマフォ2、セマフォ3、セマフォ4のセマフォ番号である。この図ではセマフォの数は4個示されているが、この数は4個に限らない。また、図4中のP0、P1、P2は、セマフォ値を示している。P0は、どのプロセッサコアからもセマフォが取得されていない状態を示し、P1、P2は、それぞれ、プロセッサコア221、プロセッサコア222のスレッドがセマフォを取得している状態を示すプロセッサ番号である。本実施形態におけるセマフォは、以下のように使用される。1.スレッドはクリティカルリージョンに入るときにセマフォを取得する制御実行部232がセマフォの値を書きかえる。ここで、スレッドが実行されているのがプロセッサコア221であればセマフォ値をP1に、プロセッサコア222であればP2の値とする。2.セマフォがいずれかのプロセッサコアにより取得されているセマフォ値がP1又はP2の値をとっている期間は、他のスレッドはクリティカルリージョンに入れない。3.スレッドがセマフォを取得しようとする際、該セマフォが他のスレッドに取得されているときは、セマフォが戻るまで待つ。ただし、他プロセッサのスレッドが該セマフォ取得済で、かつ、該セマフォとの組み合せセマフォが登録されていて、かつ、自プロセッサが、その組合せの優先プロセッサコアでない場合にはデッドロック回避処理を行う。4.スレッドは、クリティカルリージョンから出るときにセマフォを戻す制御実行部232が、セマフォの値をP0の値に書きかえる。5.スレッドがセマフォを取得する期間は不可分にスレッドが切り替わることがなく実行される。6.セマフォを戻す期間も不可分に実行される。7.スレッドがセマフォを戻すときに該セマフォを待っている他のスレッドがあれば、該他のスレッドの待ち状態は解除される。具体的には、制御実行部232はそのスレッドを起床させ、待ちスレッドキュー254から削除する処理を行う。なお、スレッドがセマフォを待つことを排他待ちといい、排他待ちをしている区間を排他待ち期間という。また、リソースを操作するような、排他処理が必要な区間をクリティカルリージョンという。以上の処理により、複数のスレッドが同時に共有リソースを操作することを回避することができる。なお、スレッドが共有リソースを獲得してから、共有リソースを解放するまでの期間は、排他処理期間またはブロック期間という。セマフォ取得プロセッサ情報部256におけるテーブル情報は、セマフォSE1、SE2、SE3、SE4、がそれぞれセマフォ値としてP0、P1、P2のいずれかの値をとることを示している。セマフォ値はセマフォの取得状態により動的に変更される。すべてのセマフォ値の初期値はP0である。なお、本実施形態にかかるセマフォ取得プロセッサ情報部256ではセマフォ値P0/P0以外とセマフォ取得済プロセッサ番号Pr1、Pr2とを一緒に管理しているが、セマフォ取得プロセッサ情報部256は、バイナリセマフォ値0/1とセマフォ取得済プロセッサ番号Pr1、Pr2とを別々に管理するようにしても良い。セマフォ管理部250における待ちスレッドキュー254は、待ちスレッドを一時的に登録する役割を果たす。待ちスレッドは、実行可能状態にありながら、プロセッサコアが割り当てられておらず、実行待ちしているスレッドを意味する。本実施形態にかかるマルチコアプロセッサシステム200において、スレッドの実行待ちは、すべてのプロセッサコアにおいて該スレッド以上の優先度を有するスレッドが動作している場合の通常実行待ちと、該スレッドが獲得しようとするセマフォが他のスレッドにより獲得されている場合の排他待ちがある。排他待ちしている待ちスレッドに対して、待ちスレッドキュー254は、該スレッドが待っているセマフォの情報も登録する。図5は、本実施形態にかかる優先プロセッサ設定管理部260の全体構成例セマフォ組み合せ設定部262と優先プロセッサ設定部264の設定例を示すブロック図である。優先プロセッサ設定管理部260は、セマフォ組み合せ設定部262と優先プロセッサ設定部264とを備える。セマフォ組み合せ設定部262は、予め設定された静的なテーブル情報を有する。このテーブル情報は、スレッドにより同時に操作される可能性がある2つのセマフォの組み合せ情報を持つ。具体的には、セマフォ組み合せ設定部262は複数のセマフォの組み合せを設定できるように複数のテーブル図5ではZ個を有し、各テーブルには、組み合せる2つのセマフォのセマフォ番号SE1、SE2、SE3、が設定されている。つまり、セマフォ組み合せ設定部262は、セマフォ値管理部252に含まれるセマフォセマフォ1、セマフォ2、セマフォ3、のうち、同時に操作する2つのリソースに対応する2つのセマフォの組み合せを対応付ける。また、各テーブルには、1~Zまでのテーブル番号優先番号が設定されている。優先プロセッサ設定部264では、セマフォ組み合せ設定部262で設定された2つのセマフォの組み合せに対して、どのプロセッサコアが優先してセマフォを取得できるかが予め設定されている。以下、優先してセマフォを取得できるプロセッサコアを優先プロセッサコアと表記する。優先プロセッサ設定部264は静的なテーブル情報を有する。具体的には、静的なテーブル情報は、優先プロセッサコアの番号を持ち、セマフォ組み合せ設定部262と同じ数のテーブル数を有する。つまり、優先プロセッサ設定部264のテーブル情報におけるテーブル番号優先番号は、セマフォ組み合せ設定部262のテーブル番号1、2、、Zと1対1に対応している。優先プロセッサ設定部264の各テーブル番号には、セマフォ組み合せ設定部262で設定された、2つのセマフォの組み合せに対応する優先プロセッサコアの番号Pr1、Pr2、が設定されている。例えば、セマフォ組み合せ設定部262のテーブル番号1では、セマフォ番号SE2とSE3との組み合せが設定されている。そのテーブル番号1に対応する優先プロセッサ設定部264のテーブル番号1には、その組み合せにおける優先プロセッサコアの番号Pr1が設定されている。セマフォ組み合せ設定部262のテーブル番号2には、セマフォ番号SE3とSE4との組み合せが設定され、対応する優先プロセッサ設定部264のテーブル番号2には、その組み合せにおける優先プロセッサコアの番号Pr1が設定されている。同様に、セマフォ組み合せ設定部262のテーブル番号3には、セマフォ番号SE2とSE4との組み合せが設定され、優先プロセッサ設定部264のテーブル番号3には、その組み合せにおける優先プロセッサコアの番号Pr2が設定されている。このように、優先プロセッサ設定部264のテーブル番号には、セマフォ組み合せ設定部262の同じテーブル番号のセマフォ組み合せに対応した、優先プロセッサコアの番号が設定されている。前述の図3右側で示されているのは、以上に示したセマフォ組み合せ及びそれに対応する優先プロセッサコアの設定である。また、他のリソースと組み合されて取得される可能性がないリソースのセマフォについて、組み合せの設定をする必要はない。例えば、図3右側において、シーリング値がHであるリソースAのセマフォ1については、他のセマフォとの組み合せ設定はなされていない。図6は、本発明の制御部230においてリソースの獲得要求が発行されたときの、制御実行部232の制御を示すフローチャートである。以下、図6を用い、共有リソースを操作する際の制御実行部232の処理を説明することで、本実施形態にかかるマルチコアプロセッサシステム200のメカニズムと効果を説明する。なお、以降では図1~5の設定を適宜用いる。まず、スレッドはリソース獲得処理を開始する。ここでは、プロセッサコア222第2プロセッサコア上で実行されるスレッド以降、第2スレッドとするが、任意のリソース以降、第1リソースの獲得要求を発行することで、リソース獲得処理が開始される。なお、プロセッサコア222上では、第2スレッド以外にも、1又は複数のその他のスレッドが実行されていてもよい。なお、第2スレッドは、第1リソースを取得済の場合、図6に示すリソース獲得処理を開始しないため、ここでは、第2スレッドは第1リソースを取得していないものとする。次に制御実行部232は、第1リソースのセマフォ第1セマフォが、既にプロセッサコア221上のスレッドで取得されているか否かを判定するステップS200。具体的には、制御実行部232はリンク244に設定されている情報から、要求されたリソースに対応するセマフォ以降、要求セマフォとも記載。ここでは第1セマフォのことのセマフォ番号を求める。そのセマフォ番号に基づき、制御実行部232はセマフォ取得プロセッサ情報部256図4の対応するセマフォ番号のセマフォ値を参照することで、上述の判定を行う。セマフォ取得プロセッサ情報部256図4において、要求セマフォに対応するセマフォ番号のセマフォ値がP1ではない場合、制御実行部232は、要求セマフォがプロセッサコア222上の要求されたスレッドで取得可能と判定するステップS200:NO。例えば、要求リソースがリソースA、リソースC、リソースDのいずれかであり、対応する要求セマフォがセマフォ1、セマフォ2、セマフォ3のいずれかであるような場合である。この場合、図4のセマフォ取得プロセッサ情報部256において、要求セマフォのセマフォ値はP0又はP2である。このセマフォ値は、要求セマフォがどのプロセッサコアのスレッドからもセマフォ取得されていないためセマフォ取得可能であるか、又は、既にプロセッサコア222上における第2スレッド以外のスレッドが取得済であることを示している。なお、前述の通り、図6におけるリソース獲得処理においては、要求セマフォが第2スレッドによって取得されている場合は考慮しなくてよい。この場合、制御実行部232は、要求セマフォのセマフォ値を参照して、要求セマフォがプロセッサコア222上のスレッドで取得されているか否かを判定するステップS210。つまり、制御実行部232はセマフォ取得プロセッサ情報部256図4において、要求セマフォのセマフォ値がP2であるか否かを判定する。要求セマフォのセマフォ値がP2である場合、要求セマフォは、既にプロセッサコア222上における第2スレッド以外のスレッドによって取得されているステップS210:YES。例えば、要求リソースがリソースCであり、対応する要求セマフォがセマフォ3であるような場合である。この場合、図4のセマフォ取得プロセッサ情報部256において、セマフォ3に対応するセマフォ値はP2である。要求セマフォが、プロセッサコア222上における第2スレッド以外のスレッドにより取得されている場合、制御実行部232は、プロセッサコア222上の第2スレッドを待ちスレッドキュー254に登録するステップS240。その後、第2スレッドを待ち状態へ遷移させステップS242、制御実行部232はリソース取得処理を終了する。次に、要求セマフォのセマフォ値がP0であり、要求セマフォがどのプロセッサコアのスレッドでも取得されていない場合ステップS210:NOについて説明する。その場合、制御実行部232は、プロセッサコア222上の第2スレッドに要求セマフォを取得させる処理を行うステップS212。例えば、要求リソースがリソースAであり、対応する要求セマフォがセマフォ1であるような場合である。その場合、制御実行部232は、図4のセマフォ取得プロセッサ情報部256におけるセマフォ1のセマフォ値をP0から、プロセッサコア222上のスレッドが取得済であることを示すP2に書き換える。以上のステップS212の処理は、制御実行部232が、取得要求を発行したプロセッサコア222上の第2スレッドに要求セマフォを取得させるために行う。ステップS212の後、制御実行部232は、セマフォを取得した第2スレッドの優先度を要求リソースのシーリング値に変更するステップS220。例えば、要求リソースがリソースA、要求セマフォがセマフォ1である場合、制御実行部232は図3のシーリング値管理部242を参照し、要求リソースリソースAのシーリング値がHであることを検出する。ここで第2スレッドの優先度がLである場合、制御実行部232は第2スレッドの優先度をHに変更する。以上の処理は、プライオリティシーシング方式に基づいている。以上の処理の後、制御実行部232はリソース獲得処理を終了する。なお、第2スレッドの優先度と要求リソースのシーリング値とが同じ値である場合、制御実行部232は第2スレッドの優先度変更を行わない。例えば、要求リソースがリソースD、要求セマフォがセマフォ2である場合、制御実行部232は図3のシーリング値管理部242を参照し、要求リソースリソースDのシーリング値がMであることを検出する。ここで第2スレッドの優先度がMである場合、要求リソースのシーリング値と第2スレッドの優先度は同一の値であることから、制御実行部232は第2スレッドの優先度を変更しない。以下、ステップS200の処理に戻って説明を行う。ステップS200において、セマフォ取得プロセッサ情報部256図4において要求セマフォに対応するセマフォ番号のセマフォ値がP1であれば、制御実行部232は要求セマフォが取得可能ではないと判定するステップS200:YES。例えば、要求リソースがリソースBであり、対応する要求セマフォがセマフォ4であるような場合である。この場合、図4のセマフォ取得プロセッサ情報部256において、セマフォ4のセマフォ値は、プロセッサコア221第1プロセッサコアのスレッド以降、第1スレッドとするが取得済であるP1を示している。つまり、プロセッサコア222の第2スレッドはセマフォ4を取得できない。以上の場合、制御実行部232は、セマフォ組み合せ設定部262図5において、要求セマフォ番号があるセマフォの組み合せが登録されているか否かを参照するステップS230。例えば、要求セマフォがセマフォ4である場合、制御実行部232は図5のセマフォ組み合せ設定部262において設定されているテーブルを、テーブル番号順に1番から順に、セマフォ4のセマフォ番号SE4があるセマフォの組み合せが登録されているか否かを参照する。セマフォ組み合せ設定部262に設定された全てのテーブルにおいて、要求セマフォ番号が登録されていない場合ステップS230:NO、制御実行部232はリソースの取得要求を発行したプロセッサコア222上の第2スレッドを排他待ちスレッドとして、待ちスレッドキュー254に登録するステップS240。例えば、図5のセマフォ組み合せ設定部262のテーブルには、SE1が登録されていない。そのため、プロセッサコア222上の第2スレッドがセマフォ1を要求セマフォとし、セマフォ1がプロセッサコア221上の第1スレッドにより取得済である場合、制御実行部232はプロセッサコア222上の第2スレッドを排他待ちスレッドとして、待ちスレッドキュー254に登録する。その後、制御実行部232は第2スレッドを待ち状態排他待ちの状態へ遷移させてステップS242、リソース取得処理を終了する。ステップS230において、組み合せセマフォが登録されているテーブルがある場合ステップS230:YESを以下で説明する。つまり、その場合、制御実行部232は、セマフォ組み合せ設定部262において、要求セマフォがある最も上位の番号のテーブルを参照している。そして、制御実行部232は、要求セマフォと組み合せるセマフォ以下、組み合せセマフォとも表記の番号を調べ、セマフォ取得プロセッサ情報部256図4の対応する組み合せセマフォ番号のセマフォ値を参照する。以上により、制御実行部232は、組み合せセマフォがプロセッサコア222の任意のスレッド第2スレッド、又はプロセッサコア222で実行されるその他のスレッドにより取得済であるか否かを判定するステップS232。例えば、要求セマフォがセマフォ4である場合、制御実行部232は図5のセマフォ組み合せ設定部262のテーブルをテーブル1から順番に参照することで、テーブル2に要求セマフォの組み合せがあることを検出する。テーブル2における組み合せセマフォはセマフォ3であることから、制御実行部232は、図4のセマフォ取得プロセッサ情報部256を参照し、組み合せセマフォがプロセッサコア222の任意のスレッドにより取得済であるか否かを判定する。組み合せセマフォがプロセッサコア222上の任意のスレッドにより取得済でない場合ステップS232:NO、制御実行部232は、すべてのテーブルを参照したか否かを判定するステップS234。制御実行部232は、全てのテーブルを参照していない場合ステップS234:NO、ステップS230に戻って処理を行う。具体的には、前のステップS232において参照したテーブル番号のすぐ下のテーブル番号から、要求セマフォが登録されているテーブルの有無をテーブル番号順に参照する。このようにして、制御実行部232は、要求セマフォが登録されているテーブルを、テーブル番号順に参照する。制御実行部232は、ステップS234において、要求セマフォが登録された全てのテーブルを参照したが、組み合せセマフォがプロセッサコア222上の任意のスレッドにより取得済でない場合ステップS234:YES、リソースの取得要求を発行したプロセッサコア222上の第2スレッドを排他待ちスレッドとして、待ちスレッドキュー254に登録するステップS240。例えば、全てのテーブル1~Zのうち、要求セマフォを含むテーブルに対応するセマフォ値がP0又はP1であるような場合である。その後、第2スレッドを待ち状態へ遷移させステップS242、制御実行部232はリソース取得処理を終了する。制御実行部232が参照したセマフォ組み合せ設定部262のあるテーブルにおいて、組み合せセマフォの値が、プロセッサコア222の任意のスレッドが取得済であることを示すP2の場合ステップS232:YESを以下で説明する。例えば、要求セマフォがセマフォ4であり、図5のセマフォ組み合せ設定部262のテーブル2における組み合せセマフォがセマフォ3で、図4のセマフォ取得プロセッサ情報部256におけるセマフォ3のセマフォ値がP2であるような場合である。その場合、制御実行部232は、要求セマフォと組み合せセマフォを組み合せた場合の優先プロセッサコア番号が、プロセッサコア222であるか否かを判定するステップS236。例えば、制御実行部232は図5のセマフォ組み合せ設定部262のテーブル2要求セマフォがセマフォ4、組み合せセマフォがセマフォ3を参照している場合を考える。その場合、制御実行部232は、セマフォ組み合せ設定部262のそのテーブル番号と同じ番号テーブル2の、図5の優先プロセッサ設定部264のテーブルを参照して優先プロセッサコア番号を検出する。優先プロセッサコアの値がPr1であるプロセッサコア222が優先でない場合ステップS236:NO、制御実行部232は、デッドロック回避処理として、組み合せセマフォを解放するステップS238。例えば、制御実行部232は図5のセマフォ組み合せ設定部262のテーブル2を参照した場合、図5の優先プロセッサ設定部264のテーブル2において優先プロセッサコアの値はPr1である。その場合、制御実行部232はデッドロック回避処理として、組み合せセマフォであるセマフォ3を解放する。また、このとき、制御実行部232は、待ちスレッドキュー254の登録状態を参照し、セマフォ3を待つプロセッサコア221のスレッドとプロセッサコア222の任意のスレッドがともに登録されていた場合には、優先プロセッサコアであるプロセッサコア221のスレッドを優先するように待ちスレッドキュー254を操作してもよい。制御実行部232は、以上でリソース獲得処理を終了する。優先プロセッサコアの値がPr2であるプロセッサコア222が優先である場合ステップS236:YES、制御実行部232は、プロセッサコア222の第2スレッドを排他待ちスレッドとして、待ちスレッドキュー254に登録するステップS240。ステップS240の後、制御実行部232は、リソースの獲得要求を発行したプロセッサコア222上の第2スレッドを待ち状態へ遷移ステップS242して、リソース獲得処理を終了する。以上により、プロセッサコア222上の第2スレッドの要求セマフォがプロセッサコア221の第1スレッドにおいて取得済であり、かつ、組み合せセマフォがプロセッサコア222の任意のスレッドにおいて取得済である場合、プロセッサコア222が優先プロセッサコアでなければ、プロセッサコア222は組み合せセマフォを解放する。これにより、プロセッサコア221とプロセッサコア222のスレッド間でのデッドロックを防ぐことができる。具体的に言えば、次の通りである。従来のように、プロセッサコア222上の第2スレッドの要求セマフォがプロセッサコア221の第1スレッドにおいて取得済であり、かつ、組み合せセマフォがプロセッサコア222の第2スレッドにおいて取得済である状態を放置したとする。その場合、プロセッサコア221の第1スレッドが組み合せセマフォを要求することにより、デッドロック状態が発生する。これは、プロセッサコア221及び222のどちらのスレッドも、相手が要求しているセマフォを解放していないためである。一方、本実施形態にかかるマルチコアプロセッサシステム200においては、優先プロセッサコアを設定し、優先プロセッサコアでないプロセッサコアの実行するスレッドが、組み合せセマフォを解放するようにしている。これにより、優先プロセッサコアであるプロセッサコアのスレッドが組み合せセマフォを要求した場合、組み合せセマフォを取得することが可能となり、デッドロックが発生しない効果を奏する。なお、プロセッサコア221上のスレッドがセマフォの取得要求を発行した場合には、制御実行部232は、上記の説明のプロセッサコア221、P1及びプロセッサコア222、P2をそれぞれ逆にして同様の処理を行う。また本実施形態にかかるマルチコアプロセッサシステム200においてはプライオリティシーリング方式を用いているため、同一のプロセッサコアにおける複数のスレッド間では、デッドロックの問題は発生しない。以下、図7~9を用いて、各プロセッサにおけるスレッドの実行状況を説明することで、本実施形態にかかるマルチコアプロセッサシステム200のメカニズムと効果を異なる観点から説明する。図7は、スレッドによるリソースの操作時の排他制御を説明するための模式図である。図7では、プロセッサが実行中のスレッドが、あるリソースのセマフォを取得してから解放するまでのスレッドの状態が示されている。スレッドがセマフォを取得してから、そのセマフォを解放する期間スレッドがリソースを獲得してから、そのリソースを解放するまでの期間は排他処理期間であり、図7において太い矢印で示されている。排他処理期間中は、他のスレッドはリソースを操作することができない。スレッドは、リソースの操作完了後、セマフォ解放要求を発行してセマフォを解放する。これにより、複数のスレッドが同時に同じリソースを操作することを回避することができる。図8は、本実施形態にかかるマルチコアプロセッサシステム200におけるデッドロック回避処理について説明するための、スレッド実行の模式図である。なお、図8、図9におけるセマフォの組み合せ及びその優先プロセッサの設定については、図5における優先プロセッサ設定により、予め設定されている。また、図8の時刻t2から時刻t4におけるセマフォの取得状態は図4に示されている。図8の時刻t0初期時刻においては、優先度が低であるスレッドL1第1スレッドがプロセッサコア221第1プロセッサコア、優先度が中であるスレッドM2第2スレッドがプロセッサコア222第2プロセッサコアで、それぞれ実行されている。時刻t0において、図5に示すセマフォ取得プロセッサ情報部256のセマフォ値は、すべて取得可能の状態P0である。時刻t1において、スレッドL1がリソースB第1リソースを要求すると、制御実行部232はリソースBとリンクしているセマフォ4第1セマフォの取得処理を行う。具体的には、図4に示されるセマフォ取得プロセッサ情報部256のセマフォ4のセマフォ値がP0であるため、制御実行部232はセマフォ4が取得可能と判定し、そのセマフォ値をP1に変更する。また、制御実行部232は、スレッドL1の優先度LをリソースBのシーリング値であるMに変更する。制御実行部232が以上の処理を行った上で、スレッドL1がセマフォ4を取得する。以上の制御実行部232の処理は、図6におけるステップS200、210、212、220の処理に対応している。時刻t2において、スレッドM2がリソースC第2リソースを要求すると、制御実行部232はリソースCとリンクしているセマフォ3第2セマフォの取得処理を行う。図4に示されるセマフォ取得プロセッサ情報部256のセマフォ3のセマフォ値がP0であるため、制御実行部232はセマフォ4が取得可能と判定し、そのセマフォ値をP2に変更する。制御実行部232が以上の処理を行った上で、スレッドM2がセマフォ3を取得する。以上の制御実行部232の処理は、図6におけるステップS200、210、202、220の処理に対応している。なお、スレッドM2の優先度Mは、リソースCのシーリング値であるMと同じであるため、制御実行部232はスレッドM2の優先度変更の処理を行わない。時刻t3において、スレッドL1がリソースCを要求すると、制御実行部232はリソースCとリンクしているセマフォ3の取得を試みる。しかし、図4に示されるセマフォ取得プロセッサ情報部256のセマフォ3のセマフォ値はP2であるため、制御実行部232はセマフォ3の取得ができない。そのため、制御実行部232は、要求されたセマフォ3の組み合せ対象である組み合せセマフォが登録されているか否かを、セマフォ組み合せ設定部262図5のテーブルを参照して確認する。以上の制御実行部232の処理は、図6におけるステップS200、230の処理に対応している。セマフォ組み合せ設定部262の、番号1のテーブルにはセマフォ2とセマフォ3の組み合せが登録されている。制御実行部232はまずその組み合せを参照して、要求セマフォセマフォ3が登録されていることを判定する。次に制御実行部232は、組み合せセマフォセマフォ2がプロセッサコア221により取得済であるか否かを判定するために、セマフォ取得プロセッサ情報部256のセマフォ2のセマフォ値を参照する。図4においては、セマフォ2のセマフォ値は未取得状態を示すP0である。また、制御実行部232は全ての組み合せを未だ参照していない。以上から、制御実行部232はテーブル番号2以降のテーブルを参照する。以上の制御実行部232の処理は、図6におけるステップS232、234の処理に対応している。セマフォ組み合せ設定部262の番号2のテーブルには、セマフォ3とセマフォ4の組み合せが登録されており、制御実行部232はその組み合せを参照して、要求セマフォセマフォ3が登録されていることを判定する。その上で、制御実行部232は組み合せセマフォであるセマフォ4が取得済であるか否かを判定するために、セマフォ取得プロセッサ情報部256のセマフォ4のセマフォ値を参照する。図4において、セマフォ4のセマフォ値はP1であるため、セマフォ4はプロセッサコア221により取得済である。以上の制御実行部232の処理は、図6におけるステップS232の処理に対応している。セマフォ4はプロセッサコア221により取得済であるから、制御実行部232はこの組み合せに対する優先プロセッサがプロセッサコア221優先であるか否かを判定するために、優先プロセッサ設定部264のテーブル番号2の値を参照する。テーブル番号2の値はPr1であり、プロセッサコア221が優先であるため、プロセッサコア221上のスレッドが待ち状態に遷移してもデッドロック発生の可能性はない。ここから、制御実行部232は、スレッドL1を、待つセマフォがセマフォ4であるという情報と関連付けて待ちスレッドキュー254に登録し、スレッドL1はセマフォ取得待ち状態排他待ち状態に遷移する。以上の制御実行部232の処理は、図6におけるステップS240、242の処理に対応している。時刻t4において、スレッドM2がリソースBを要求すると、制御実行部232はリソースBとリンクしているセマフォ4の取得を試みる。しかし、セマフォ取得プロセッサ情報部256のセマフォ4のセマフォ値がP1であるため図4を参照、制御実行部232はセマフォ4を取得できない。そのため、要求されたセマフォ4の組み合せ対象である組み合せセマフォが登録されているか否かを、制御実行部232は図5に示すセマフォ組み合せ設定部262のテーブルを参照して確認する。以上の制御実行部232の処理は、図6におけるステップS200、230の処理に対応している。セマフォ組み合せ設定部262の番号1のテーブルには、セマフォ2とセマフォ3の組み合せが登録されている。セマフォ2第3セマフォはリソースD第3リソースのセマフォであり、要求セマフォセマフォ4ではない。制御実行部232はまずこのテーブルを参照し、要求セマフォセマフォ4が登録されていないことを判定して、次の番号のテーブルを参照する。セマフォ組み合せ設定部262のテーブル番号2のテーブルには、セマフォ3とセマフォ4の組み合せが登録されている。制御実行部232はこのテーブルを参照し、要求セマフォセマフォ4が登録されていることを判定する。ここから、組み合せ対象のセマフォ3がプロセッサコア222により取得済であるか否かを判定するため、制御実行部232はセマフォ取得プロセッサ情報部256のセマフォ3のセマフォ値を参照する。図4において、セマフォ3のセマフォ値がP2であり、セマフォ3はプロセッサコア222により取得済である。このため、制御実行部232はこの組み合せに対する優先プロセッサがプロセッサコア222優先であるか否かを、図5に示す優先プロセッサ設定部264のテーブル番号2の値を参照し、確認する。以上の制御実行部232の処理は、図6におけるステップS232、236の処理に対応している。優先プロセッサ設定部264のテーブル番号2の値は、プロセッサコア222が非優先であることを示すPr1である。以上から、時刻t4~t5において、制御実行部232はデッドロック回避処理として、スレッドM2に対し、組み合せセマフォであるセマフォ3を解放させる。つまり、スレッドM2は、セマフォ3の解放要求を発行する。制御実行部232は図4に示すセマフォ取得プロセッサ情報部256のセマフォ3のセマフォ値をP0に変更し、セマフォ3を解放する。以上の制御実行部232の処理は、図6におけるステップS238の処理に対応している。なお、セマフォ3の解放に関しては、図8では便宜上、時刻t5で行われるように表記している。時刻t5において、制御実行部232は待ちスレッドキュー254に、セマフォ3を待っている排他待ちスレッドの有無を確認する。該当する排他待ちスレッドとしてスレッドL1があるので、制御実行部232はこのスレッドを起床させると共に、待ちスレッドキュー254から削除する。以上より、スレッドL1はセマフォ3の取得を要求する。制御実行部232は、図4に示されるセマフォ取得プロセッサ情報部256のセマフォ3のセマフォ値をP1に変更し、スレッドL1はセマフォ3を取得する。また、時刻t5~t6において、スレッドM2はリトライ処理としてセマフォ3取得を再び要求する。時刻t6において、スレッドL1がセマフォ3の解放要求を行うと、制御実行部232は図4に示すセマフォ取得プロセッサ情報部256のセマフォ3のセマフォ値をP0に変更し、セマフォ3を解放する。セマフォ3の解放により、制御実行部232はスレッドM2のリトライ処理セマフォ3取得の再要求に応じて、セマフォ取得プロセッサ情報部256のセマフォ3のセマフォ値をP2に変更する。以上の処理の後、スレッドM2はセマフォ3を取得する。時刻t7において、スレッドL1がセマフォ4の解放要求を行うと、制御実行部232は図4に示すセマフォ取得プロセッサ情報部256のセマフォ4のセマフォ値をP0に変更し、セマフォ4の解放処理を行う。また、制御実行部232はスレッドL1の優先度を、リソースBのシーリング値であるMから元の優先度Lに戻す。なお時刻t7以降において、スレッドM2がセマフォ4の取得要求を行った場合に、スレッドM2はセマフォ4を取得することができる。プロセッサコア222は非優先プロセッサコアであるため、スレッドM2は上記の過程で待ちスレッドキュー254に登録されていない。以上のように、本実施形態にかかるマルチコアプロセッサシステム200は、セマフォ組み合せ設定部262および優先プロセッサ設定部264により、2つのセマフォの組み合せとその組み合せに対して優先プロセッサを設定する機能を有する。これにより、異なるプロセッサで実行されている2つのスレッドが、互いが取得しているリソースの取得要求を発行するようなデッドロックの問題を回避することができる。図9は、本実施形態にかかるマルチコアプロセッサシステム200の並列利用性について説明するための、スレッド実行の模式図である。図9は、図8において示したマルチコアプロセッサシステム200の状態及び処理動作を簡略化した図であり、制御実行部232等は図8と同じ処理を行っている。そのため、以下の説明では、図8と同内容の説明については適宜省略する。図9において、まずスレッドL1は時刻t1から時刻t3までリソースBを使用する。スレッドM2は、時刻t2におけるリソースCの取得要求により、時刻t2から時刻t4までリソースCを使用する。時刻t4において、スレッドM2がリソースBの取得要求を行う。制御実行部232は前述と同様の処理を行って、セマフォ3を解放する。スレッドL1は、時刻t5におけるセマフォ3の取得要求により、時刻t5から時刻t6までリソースCを使用する。また、時刻t5から時刻t7まで、リソースBを使用する。スレッドM2はリトライ処理により、時刻t6以降、リソースCを使用する。このように、本実施形態にかかるマルチコアプロセッサシステム200では、スレッドL1がリソースBのセマフォ4を取得している時刻t2から時刻t7の間も、スレッドM2はセマフォ3を取得してリソースCを操作することが可能な期間が生じる。つまり、スレッドL1とスレッドM2の並列実行は可能である。特許文献1のマルチコアプロセッサシステム100では、図12に示した通り、同じシーリング値をもつリソースB及びCは同じグループに分けられ、同じセマフォを付与される。この方法では、時刻t2でスレッドM2がリソースCのセマフォ3を取得してから時刻t7で解放するまでの間、セマフォ3は既に取得済の状態となっているため、制御実行部232はスレッドM2を並列実行することができなかった。前述の通り、本実施形態にかかるマルチコアプロセッサシステム200では、時刻t2から時刻t7の間も、制御実行部232はスレッドM2を並列実行することができる。以上で説明したとおり、本実施形態にかかるマルチコアプロセッサシステム200では、あるスレッドが同じシーリング値をもつ複数のリソース中の1個のリソースを操作する場合、別プロセッサのスレッドが、該複数のリソース中の別の1個のリソースを操作すること並列実行が可能である。具体的には、スレッドのセマフォ取得処理において、制御実行部232は、セマフォ取得プロセッサ情報部256と優先プロセッサ設定管理部260を参照し、組み合せセマフォの取得状況と、その組み合せのセマフォに対する優先プロセッサを調べる。優先プロセッサがプロセッサコア221かプロセッサコア222かに応じて、制御実行部232は、スレッドを待ち状態に遷移させるか、組み合せセマフォを解放させてデッドロック回避処理をさせるかの処理を行う。以上により、1つのリソースに対して1つのセマフォを付与することが可能になり、マルチコアプロセッサの並列利用性を高めることができる。具体的には、マルチコアプロセッサにおける排他待ちの発生率を抑制することができる。なお、本発明は上記実施の形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。例えば、上記実施の形態のマルチコアプロセッサシステム200においてプロセッサコアは2個としたが、3個以上あってもよい。例えば、プロセッサコアがプロセッサコア1、2、3の3個ある場合、優先プロセッサ設定は、プロセッサコア1をプロセッサコア2及び3よりも優先されるといったように設定される。あるいは、プロセッサコア3よりもプロセッサコア2が優先され、プロセッサコア2及び3よりもプロセッサコア1が優先されるといったように、3個のプロセッサコア中で優先順位を設定してもよい。その他の制御部の処理については、上述の通りである。