ホールドされているアナログ入力と基準値との比較を繰り返してアナログ入力をデジタル値に変換するA/D変換装置であって、アナログ入力の下限値と上限値が登録された判定テーブルと、アナログ入力と、アナログ値に変換された基準値を比較する比較手段と、前記比較手段がアナログ入力の方が基準値より大きいと判定するとより大きい基準値に変更し、アナログ入力の方が基準値より小さいと判定するとより小さい基準値に変更する基準値変更手段と、比較結果及び基準値を取得し、アナログ入力の方が基準値より小さい場合は前記判定テーブルの前記上限値に基準値を設定し、アナログ入力の方が基準値より大きい場合は前記判定テーブルの前記下限値に基準値を設定するテーブル更新手段と、アナログ入力が前記下限値と前記上限値の範囲に入るか否かを判定する異常判定手段と、を有するA/D変換装置。前記判定テーブルには、アナログ入力が取り得る最小下限値と最大上限値が登録されており、前記異常判定手段は、アナログ入力が前記下限値と前記上限値の範囲に入らないと判定すると、アナログ入力が前記最小下限値と前記最大上限値の範囲に入るか否かを判定する、ことを特徴とする請求項1記載のA/D変換装置。前記判定テーブルに登録された前記下限値と前記上限値をそれぞれアナログ値に変換するDA変換手段を有し、前記異常判定手段は、アナログ入力が、前記DA変換手段により変換されたアナログ値の前記下限値と前記上限値の範囲に入るか否かを判定する、ことを特徴とする請求項1又は2記載のA/D変換装置。複数の前記判定テーブルを有し、変換中のアナログ入力の供給手段に応じて前記判定テーブルを切り替えて使用する、ことを特徴とする請求項1~3いずれか1項記載のA/D変換装置。アナログ入力が前記下限値と前記上限値の範囲に入らないという第1の判定結果を受け付ける判定結果受け付け手段を有し、前記判定結果受け付け手段は、前記第1の判定結果を受け付けた場合、AD変換の終了前に外部のCPUに通知する、ことを特徴とする請求項2~4いずれか1項記載のA/D変換装置。前記判定結果受け付け手段は、アナログ入力が前記最小下限値と前記最大上限値の範囲に入らないという第2の判定結果を受け付け、前記第1の判定結果又は前記第2の判定結果のいずれであるかを外部のCPUが識別可能に保持する、ことを特徴とする請求項5項記載のA/D変換装置。請求項1~6いずれか1項記載のA/D変換装置と、バスを介して接続されたCPUと、RAMと、ROMと、割り込みコントローラと、前記A/D変換装置とのインタフェースと、を有するマイコン。前記異常判定手段が、アナログ入力が前記下限値と前記上限値の範囲に入らないと判定した場合、前記CPUは、前記異常判定手段がアナログ入力が前記下限値と前記上限値の範囲に入らないと判定する前にAD変換が終了したデジタル値を読み出す、ことを特徴とする請求項7記載のマイコン。ホールドされているアナログ入力と基準値との比較を繰り返してアナログ入力をデジタル値に変換するA/D変換装置の故障判定方法であって、比較手段が、アナログ入力と、アナログ値に変換された基準値を比較するステップと、前記比較手段がアナログ入力の方が基準値より大きいと判定するとより大きい基準値に変更し、アナログ入力の方が基準値より小さいと判定するとより小さい基準値に基準値変更手段が変更するとステップと、比較結果及び基準値を取得し、アナログ入力の方が基準値より小さい場合、テーブル更新手段が、アナログ入力の下限値と上限値が登録された判定テーブルの、前記上限値に基準値を設定し、アナログ入力の方が基準値より大きい場合は前記判定テーブルの前記下限値に基準値を設定するステップと、異常判定手段が、アナログ入力が前記下限値と前記上限値の範囲に入るか否かを判定するステップと、を有する故障判定方法。しかしながら、特許文献1の変換エラーの検出方法では、変換エラーが生じた可能性のあるビット位置を推定することができるが、アナログ信号そのものがAD変換中に値化けしたことは検出できないという問題がある。すなわち、変換中にビットエラーが生じたのか、ホールドされているアナログ信号に変化が生じたのか区別できない。また、あくまで推定であって、変換が正しい可能性がゼロではない。本発明は、上記課題に鑑み、AD変換中にアナログ入力の値が変動したことをより高精度に判別可能なA/Dコンバータを提供することを目的とする。本発明は、ホールドされているアナログ入力と基準値との比較を繰り返してアナログ入力をデジタル値に変換するA/D変換装置であって、アナログ入力の下限値と上限値が登録された判定テーブルと、アナログ入力と、アナログ値に変換された基準値を比較する比較手段と、前記比較手段がアナログ入力の方が基準値より大きいと判定するとより大きい基準値に変更し、アナログ入力の方が基準値より小さいと判定するとより小さい基準値に変更する基準値変更手段と、比較結果及び基準値を取得し、アナログ入力の方が基準値より小さい場合は前記判定テーブルの前記上限値に基準値を設定し、アナログ入力の方が基準値より大きい場合は前記判定テーブルの前記下限値に基準値を設定するテーブル更新手段と、アナログ入力が前記下限値と前記上限値の範囲に入るか否かを判定する異常判定手段と、有する。AD変換中にアナログ入力の値が変動したことをより高精度に判別可能なA/Dコンバータを提供することができる。以下、本発明を実施するための形態について図面を参照しながら実施例を挙げて説明する。図1は、本実施形態のA/Dコンバータによる値化けの検出を説明する図の一例である。本実施形態のA/Dコンバータは、1対のダイナミック値XdmaxとXdminを有する点に特徴の1つがある。XdmaxとXdminには、アナログ入力の許容値の最大値と最小値以下、1対のシステム値というの範囲で動的に値が設定される。XdmaxとXdminの初期値にはシステム値の最大値と最小値がそれぞれ設定される。図ではXdmax=38、Xdmin=02となっている。また、ホールドされたアナログ入力を25Vとする。1回目の比較基準値18<アナログ入力25A/Dコンバータは、この比較結果に基づき、今後、アナログ入力が基準値18を下回ることがないとして、Xdminに基準値18を設定する。Xdmaxは38のままである。2回目の比較基準値33>アナログ入力25A/Dコンバータは、同様に、今後、アナログ入力が基準値33を上回ることがないとして、Xdmaxに基準値33を設定する。Xdminは18のままである。このように、アナログ入力と基準値との比較結果に応じて、Xdmax又はXdminのどちらかに基準値を設定することで、アナログ入力は必ずXdmaxとXdminの間に入ることになる。ここで、2回目と3回目の比較の間に、ホールドされているアナログ入力に値化けが生じ、例えば、アナログ入力が1.0又は3.7になったものとする。3回目の比較より詳細にはこの比較の前に、A/Dコンバータはアナログ入力がXdmaxとXdminの間に入るか否かを判定する。アナログ入力が1.0に値化けした場合、Xdmin>アナログ入力であることを検出して、A/Dコンバータはホールドされているアナログ入力に値化けが生じたことを検出できる。また、アナログ入力が3.7に値化けした場合、Xdmax<アナログ入力であることを検出して、A/Dコンバータはホールドされているアナログ入力に値化けが生じたことを検出できる。このように、A/Dコンバータは、アナログ入力と基準値と比較の度に、アナログ入力がXdmaxとXdminの間に入るか否かを判定することで、AD変換中の値化けを検出することができる。また、図から明らかなように、変換回数が多くなりXdmaxとXdminの幅が狭くなるほど、わずかな値化けも確実に検出できるようになる。構成図2は、本実施形態のA/Dコンバータを搭載したマイコンの構成図の一例を示す。マイコン200は主にワンチップのSOCやLSIであるが、CPU12等が必ずしも1つのチップに実装されている必要はない。また、このマイコン200は車両のECUに搭載されるので、一部の機能をマイコン200でなくECUの基板上に配置することもできる。また、図示する以外の機能がECUの基板上に配置されることもある。なお、ECUには、マイコン200の他、センサの信号を受け付ける入力チャネル及びそのドライバ、マイコン200の監視IC、電源IC等が搭載される。マイコン200は、内部バス15に接続されたCPU12、メモリ11、INTC13、及び、周辺バス14を有する。メモリ11には、プログラムを記憶したROM、CPU12がプログラムを実行するための作業領域となるRAMが含まれる。この他、マイコン200は、DMACDirectMemoryAccessController、タイマー、CANコントローラを有するが図示を省略した。CPU12はシングルコア型又は複数のCPUコアを有したマルチコア型のどちらでもよい。CPU12は内部バス15を介してメモリ11からプログラムを読み込み、また、必要であれば内部バス15を介してメモリ11からデータを読み出しプログラムを実行する。このプログラムには、A/Dコンバータ100が変換したデジタル値を使用するソフトウェアが含まれている。INTCInterruptController13はIRQやその他の割り込み端子を介して周辺機器図ではA/Dコンバータ100から入力された割り込み要求を、周辺機器の優先順位に基づき調停してCPU12に通知する。これによりCPU12は、割り込みした周辺機器に応じて決まった処理を実行する。このA/Dコンバータ100では割り込み要求をCPU通知部30が行う。CPU通知部30の割り込みにはAD変換終了通知とAD変換異常通知がある。CPU12にA/Dコンバータ100のAD変換終了通知の割り込みがあると、CPU12は不図示のDMACにA/Dコンバータ100が周辺バス14のバッファ等に書き込んだAD変換後データを読み取るように要求する。これにより、変換結果はメモリ11に書き込まれ、CPU12が演算に利用できるようになる。CPU12にA/Dコンバータ100のAD変換異常通知の割り込みがあると、CPU12はAD変換後データを読み出さない。周辺バス14は、各種の周辺機器他のA/Dコンバータ、CANコントローラ、I/Oなどが接続されるブリッジやマルチプレクサである。周辺バス14は、内部バス15とのクロック周波数の違いを吸収したり、周辺機器間の入出力を調停したりする。<A/Dコンバータ>周辺バス14には本実施形態のA/Dコンバータ100が接続されている。A/Dコンバータ100は、サンプルホールド回路22、コンパレータ24、変換結果レジスタ26、基準値レジスタ25、DACdigitaltoanalogconverter23、許容値管理機能27、異常判定部29、許容値テーブル28、及び、CPU通知部30を有する。まず、入力回路21には、センサが検出したアナログの信号以下、アナログ入力というが定常的に入力されている。入力回路21はローパスフィルタなどによりノイズを低減させたアナログ入力をサンプルホールド回路22に出力する。マイコン200に接続されたセンサには各種のものがあるが、例えば、温度センサ、ジャイロセンサ、Gセンサ、明るさセンサ等である。これらの検出結果は電圧や電流などの大きさに変換されている。図3aは、サンプルホールド回路22の一例を示す。図3aは主に逐次比較型のA/Dコンバータ100に用いられるサンプルホールド回路である。2つのオペアンプの出力は自身の反転入力端子に接続され電圧増幅度が1、2つのオペアンプの間にコンデンサCとスイッチSが接続されている。入力側のオペアンプのVinにはアナログ入力が接続され、出力側のオペアンプの出力にはコンパレータ24が接続される。スイッチSがオンになると、コンデンサのスイッチ側とオペアンプの非反転入力端子に入力電圧Vinがかかるので出力電圧Voutは入力電圧に等しくなる。スイッチSがオフになると、コンデンサCにはスイッチSがオフになるまでの入力電圧が保持される。したがって、コンデンサCの電圧は出力電圧Voutとなる。スイッチSがオンの間がアナログ入力のサンプリング状態、スイッチSがオフの間がホールド状態である。したがって、A/Dコンバータ100はスイッチSがオフの間に、ホールドされたアナログ入力をデジタル値に変換する。コンパレータ24は、DAC23が出力する基準値とサンプルホールド回路22がホールドしているアナログ入力を比較して、基準値<アナログ入力値ならHレベルの信号を、基準値>アナログ入力値ならLレベルの信号を変換結果レジスタ26に出力する。図3bはDAC23の一例を示す図である。DAC23ラダー抵抗回路ははしご状に並んだ抵抗器を有し、スイッチのオン/オフがデジタル値本実施形態では基準値の各桁のビットの1or0に対応する。各端子に出力される電圧は抵抗値がrと2rの抵抗により分圧され、各端子からの電圧の合計はデジタル値に対応してb220b121b022に比例する。Voutはこの電圧をr倍に増幅して出力する。rはアナログ入力の最大値や分解能に応じて設計される。変換結果レジスタ26は、コンパレータ24から入力された比較結果に基づき、基準値レジスタ25に基準値を設定する。まず、変換結果レジスタ26は、AD変換を開始すると、初期値としてMSBを1に第2ビット以下を0に設定した基準値を基準値レジスタ25に設定する。この操作対象となったビットを以下、着目ビットという。DAC23は基準値レジスタ25の値が更新されると、基準値レジスタ25の基準値をアナログ値に変換しコンパレータ24に出力する。コンパレータ24は2つのアナログ値の比較結果を出力する。変換結果レジスタ26は、コンパレータ24の比較結果に応じて着目ビットの次の下位ビットに1又は0を設定する。すなわち、比較結果がHレベルなら着目ビットの次の下位ビットに1を設定し、比較結果がLレベルなら着目ビットに0を着目ビットの次の下位ビットに1をそれぞれ設定する。変換結果レジスタ26は、ビット操作した値を基準値レジスタ25に設定すると共に、AD変換結果=基準値と比較結果を異常判定部29に出力する。コンパレータ24はこのように基準値とホールドされているアナログ入力値との比較を繰り返し、変換結果レジスタ26はLSBの値が確定するまで、比較結果に応じて基準値レジスタ25の基準値を更新する。変換結果レジスタ26はコンパレータ24が比較結果を出力する毎に、AD変換結果を異常判定部29に出力する。また、変換結果レジスタ26はLSBの値が確定すると、最終的な変換結果であるAD変換後データを周辺バス14のバッファなどに格納し、変換の終了通知をCPU通知部30に出力する。異常判定部29は、異常判定した結果、サンプルホールド回路22がホールドしているアナログ入力が値化けしていないと判定したら、許容値情報を許容値管理機能27に出力する。異常判定については後述する。許容値情報は、AD変換結果と同じものである。許容値管理機能27は許容値テーブル28に許容値を書き込み又は更新する。許容値テーブル28は例えばレジスタで構成され、1対のシステム値と1対のダイナミック値が登録される。許容値管理機能27は実際にはICである。1対のシステム値には、アナログ入力の想定される上限値であるmaxと下限値であるminいずれもデジタル値が登録される。センサが出力するアナログ入力の上限と下限はセンサ毎に決まっている。よって、この範囲に入らないアナログ入力は、センサ出力から入力回路21への入力時やサンプルホールド回路22のホールド中にノイズなどの影響より、又は、A/Dコンバータ100の変換エラーにより値が大きく変わっていることになる。許容値管理機能27は、1対のダイナミック値のXdmax又はXdminに、アナログ入力と基準値との比較結果に応じて基準値を設定する。基準値<アナログ入力の場合、Xdmin←基準値基準値>アナログ入力の場合、Xdmax←基準値なお、1対のダイナミック値の初期値は1対のシステム値と同じである。許容値管理機能27は例えばマイコン200の起動時に、CPU12からシステム許容値の設定を受け付ける。許容値管理機能27はAD変換が開始されると、CPU12が設定したシステム許容値を、許容値テーブル28のシステム値とダイナミック値にそれぞれ設定する。A/Dコンバータ100がAD変換を開始すると、許容値管理機能27は許容値情報を取得する毎に、ダイナミック値のXdmin又はXdmaxを更新する。上記のように基準値<アナログ入力の場合、Xdminが基準値で更新され、基準値>アナログ入力の場合、Xdmaxが基準値で更新される。したがって、アナログ入力は必ずXdminとXdmaxの間に含まれることになる。なお、許容値テーブルの更新をCPU12が行うこともできる。この場合、CPU12はAD変換結果を取得して許容値テーブルを更新すればよい。したがって、許容値テーブル28や許容値管理機能27を不要にすることもできる。異常判定部29は、アナログ入力が必ずXdminとXdmaxに入ることを利用して、アナログ入力が値化けしたか否かを判定する。異常判定部29にはDAC31がXdminとXdmaxをアナログ値に変換したANminとANmaxが入力される。また、異常判定部29には、サンプルホールド回路22から分岐されたアナログ入力が入力される。したがって、異常判定部29は、XdminとXdmaxの範囲にANinが入るか否かを判定できる。アナログ入力ANinが1対のダイナミック値の範囲に入れば、必ず1対のシステム値の範囲に入るので、AD変換結果が1対のシステム値の範囲に入るか否かを判定する必要はない。一方、AD変換結果が1対のダイナミック値の範囲に入らない場合、異常判定部29は、1対のシステム値の範囲に入るか否かを判定する必ずしも判定しなくてもよい。判定する場合、異常判定部29は、DAC31によりDA変換されたminとmaxをサンプルホールド回路22がホールドしているアナログ入力ANinと比較する。こうすることで、1対のシステム値の範囲に入るか否かを容易に判定できる。異常判定部29は、このような判定の結果をCPU通知部30のフラグ2ビットの異常判定結果に設定する。1対のダイナミック値の範囲に入る1対のダイナミック値の範囲に入らないが、1対のシステム値の範囲に入る1対のダイナミック値及び1対のシステム値のどちらにも入らない続いて、CPU通知部30は、変換結果レジスタ26から変換の終了通知を受け付けるとCPU12正確にはINTC13だが、以下CPU12への割り込みと記載するにAD変換終了通知の割り込みを通知する。これにより、CPU12はまず、周辺バス14のバッファに記憶されているAD変換後データを読み出す。読み出しの前に、CPU通知部30が保持しているフラグを参照して、00が設定されていることを確認してもよい。ただし、本実施例ではAD変換終了通知よりもAD変換異常通知の方が先に出力されるので、AD変換終了通知がCPU12に出力されることは、値化けすることなくAD変換が終了したことを意味する。また、CPU通知部30が変換の終了通知を受け付けず、フラグに01又はが設定されると、CPU通知部30はAD変換異常通知の割り込みをCPU12に出力する。これにより、CPU12は適切な処理が可能になる。例えば、CPUはA/DコンバータにAD変換を中止させ、サンプリングから再開させる。こうすることで、異常が検出された直後にAD変換をやり直すことができる。なお、CPU12は、周辺バス14のバッファに記憶されているAD変換後データは値化けしている可能性があるため読み出さない。この場合、CPU12は1つ前のAD変換後データを使用して演算を行うこともできる。また、CPU12はフラグに又はのどちらが設定されているかにより、動作を切り替えることができる。CPU12がこのように振る舞う場合、CPU12はAD変換異常通知の割り込みを受け付けると、フラグを参照する。そして、例えば、の場合は、値化けしただけであると推定して1つ前のAD変換後データを使用して演算を行い、の場合、A/Dコンバータ100に不具合が生じている可能性があると判定してA/Dコンバータ100をリセットする。このように、本実施形態のA/Dコンバータ100は従来、検出できなかったの状態を検出できるので、1つ前のAD変換後データと大きく異なるが1対のシステム値の範囲内に含まれるAD変換後データが、ユーザ操作に起因したものか、ホールド中に値化けしたものかを確実に判断できる。また、図3に示すように、A/Dコンバータ内で異常判定が終了するため、CPU12が異常判定する必要がなくCPU12の処理負荷を低減できる。また、CPU12は、CPU通知部30からAD変換異常通知を付け付けると周辺バス14のバッファからAD変換後データを読み出す必要がないので、この点でもCPU12の処理負荷とバス負荷を低減できる。動作手順図4はA/Dコンバータ100がAD変換及び異常判定する手順を示すフローチャート図の一例である。まず、CPU12はセンサが検出したアナログ入力を必要とすると、A/Dコンバータに変換開始依頼を通知するS10。A/Dコンバータ100の入力回路21にはセンサの検出信号が常に入力されている。次に、A/Dコンバータ100は故障検出前処理を実行するS20。故障検出前処理は図5aのフローチャート図にて説明する。次に、サンプルホールド回路22はアナログ入力のサンプリングを開始するS30。具体的にはスイッチSをオンにする。サンプルホールド回路22は予め決まった時間が経過するとスイッチSをオフにすることで、アナログ入力をホールドするS40。このアナログ値がANinである。変換結果レジスタ26は、基準値Xdrefを基準値レジスタ25に設定するS50。基準値はコンパレータ24の変換結果に応じた値になる。DAC23が基準値XdrefをDA変換してANrefというアナログ値に変換するので、コンパレータ24がANinとANrefを比較するS60。変換結果レジスタ26は、コンパレータ24の比較結果に応じて、AD変換結果基準値と比較結果を異常判定部29に出力するS70。この基準値は、比較に用いられた基準値である。異常判定部29はAD変換結果を用いて故障検出処理を行うS80。故障検出処理は図5bのフローチャート図にて説明する。また、変換結果レジスタ26は、コンパレータ24の比較結果に応じて基準値のMSBから順番にLSBが確定するまで基準値を変更するS90。そして、変換結果レジスタ26はアナログ入力のデジタル値への変換が終了したか否かを判定するS100。LSBが確定していない場合、処理はS50に戻りコンパレータ24による比較以降の処理が繰り返される。上記のようにLSBが確定すると例えば、決まった回数だけ比較を行うと、変換結果レジスタ26は、最終的な変換結果であるAD変換後データを周辺バス14のバッファなどに格納し、変換の終了通知をCPU通知部30に出力するS110。これにより、CPU通知部30はCPU12に割り込みするので、CPU12は必要であればCPU通知部30のフラグを読み出し、異常がなければ周辺バス14のバッファからAD変換後データを読み出すことができる。図5aは、A/Dコンバータ100の故障検出前処理の一例を示すフローチャート図である。この手順は、A/D変換回路がCPU12から変換開始依頼を受け付けとスタートする。上記のように、CPU12はマイコン200の起動時に1対のシステム許容値をA/Dコンバータ100に通知しているので、許容値管理機能27は許容値テーブル28にすでに1対のシステム値を設定している。許容値管理機能27は、許容値テーブル28の1対のシステム値を、ダイナミック値にコピーするS20-1。これによりXdmax←maxXdmin←minのように値がコピーされる。なお、CPU12は、許容値テーブル28に値を設定することができるので、必ずしも許容値管理機能27A/DコンバータがS110のコピーを行う必要はない。例えば、CPU12が変換開始依頼と共にシステム許容値をシステム値とダイナミック値のそれぞれに設定することもできる。図5bは異常判定部29による故障検出処理の一例を示すフローチャート図の一例である。AD変換結果を取得すると、異常判定部29は、まず、Xdmin<ANin<Xdmaxが成立するか否かを判定するS80-1。Xdmin、XdmaxはDAC31によりアナログ値に変換されており、ANinはサンプルホールド回路22から出力されたアナログ値である。この判定が成立する場合S80-1のYes、異常判定部29はAD変換結果基準値と比較結果を許容値管理機能27に出力し、許容値管理機能27は、比較結果に応じてダイナミック値のXdmin又はXdmaxに基準値Xdrefを設定するS80-2。基準値<アナログ入力すなわち、Xdref<ANinの場合、許容値管理機能27はXdminに基準値Xdrefを設定するS80-3。基準値>アナログ入力すなわち、Xdref>ANinの場合、許容値管理機能27はXdmaxに基準値Xdrefを設定するS80-4。S110の判定が成立しない場合S80-1のNo、サンプルホールド回路22にホールドされているアナログ入力が値化けしていると考えられるので、異常判定部29はダイナミック値に入らないという判定結果をCPU通知部30のフラグに設定するS80-5。状態の遷移図図6aは値化けが生じない場合のダイナミック値の遷移図の一例を、図6bは値化けが生じた場合のダイナミック値の遷移図の一例をそれぞれ示す。いずれもアナログ入力はANin3Vであり、値化けしなければ一定に保たれる。図6aから説明する。変換処理回数1:XdmaxとXdminには初期値としてそれぞれシステム値maxとminと同じ38と02が設定されている。最初の基準値Xdrefが18とすると、ANin>Xdrefである。変換結果レジスタ26は、基準値Xdref=18とANin>XdrefというAD変換結果を異常判定部29に出力する。また、この後、変換結果レジスタ26は基準値Xdrefを28に変更する。変換処理回数2:異常判定部29はANinがXdmax3.8とXdmin02の範囲に入ると判定する。すると、許容値管理機能27は、ANin>Xdrefという比較結果に基づき基準値Xdref=18をXdminに設定する。また、コンパレータ24の比較結果はANin>Xdref28であるので、変換結果レジスタ26は、基準値Xdref=28とANin>XdrefというAD変換結果を取異常判定部29に出力する。また、この後、変換結果レジスタ26は基準値Xdrefを33に変更する。変換処理回数3:異常判定部29はANinがXdmax38とXdmin18の範囲に入ると判定する。すると、許容値管理機能27は、ANin>Xdrefという比較結果に基づき基準値Xdref=28をXdminに設定する。また、コンパレータ24の比較結果はANin<Xdrefであるので、変換結果レジスタ26は、基準値Xdref=33とANin<Xdrefという比較結果を異常判定部29に通知する。また、この後、変換結果レジスタ26は基準値Xdrefを30に変更する。変換処理回数4:異常判定部29はANinがXdmax38とXdmin28の範囲に入ると判定する。すると、許容値管理機能27は、ANin<Xdrefという比較結果に基づき基準値Xdref=33をXdmaxに設定する。4回目でLSBが確定したとするとコンパレータの比較結果はANin=XdrefとなりAD変換が終了する。図6bについて説明する。変換処理回数2までは図6aと同様である。しかし、変換処理回数2と3の間でサンプルホールド回路22にノイズが影響しホールドされている値に値化けが生じたとする。変換処理回数3ではナログ入力はANin1Vである。変換処理回数3:異常判定部29は、ANin=10VがXdmax38とXdmin18の範囲に入らないと判定する。異常判定部29はCPU通知部30のフラグにを設定するので、AD変換は打ち切られる。したがって、ホールドされているアナログ入力が値化けすると次の比較サイクルで値化けを検出することができる。以上説明したように、本実施形態のA/Dコンバータ100はアナログ入力がXdmaxとXdminの間に入るか否かを判定することで、AD変換中の値化けを検出することができる。また、徐々にXdmaxとXdminの幅が狭くなるので、わずかな値化けも確実に検出できるようになる。複数のアナログ入力がある場合図7は、許容値テーブル28が複数あるA/Dコンバータ100の構成の一例を示す。図7において図2と同一部の説明は省略する。図7では、許容値管理機能27が複数の許容値テーブル28のシステム値及びダイナミック値を更新できるようになっている。1つのA/Dコンバータ100に複数のセンサの検出値が入力されることがある。この場合、A/Dコンバータ100はチェネルやマルチプレクサの接続先を切り替えてアナログ入力をサンプリングホールドするセンサを選択する。しかし、1対のシステム値及びダイナミック値はセンサ毎に異なることも想定される。ここで、A/Dコンバータ100が、1つのセンサのアナログ入力のAD変換が終了するまで、別のセンサのアナログ入力のAD変換をしないのであれば、システム値とダイナミック値を書き換えることで複数のセンサに対し1つの許容値テーブル28を共用できる。しかしながら、図示するように、センサ毎に許容値テーブル28を用意することで、A/Dコンバータ100は複数のアナログ入力を並行してデジタルに変換しても、変換中の値化けを検出することができる。この場合、A/Dコンバータ100はアナログ入力と同じ数だけサンプルホールド回路及び変換結果レジスタを有する。このような構成は特に1つのECUに複数の機能が統合された統合ECUにおいて有効である。すなわち、システム値が異なるアナログ入力を必要とするECUを統合しても、1つのA/DコンバータでAD変換中の値化けを検出できる。