外部回路と接続される第1の入出力端子と、前記第1の入出力端子に対応する第1の電子回路部と、外部回路と接続される第2の入出力端子と、前記第2の入出力端子に対応する第2の電子回路部と、入力部と出力部とを備え、制御信号により前記出力部がハイインピーダンスにされる第3の電子回路部と、前記第1の入出力端子を、前記第1の電子回路部、または、前記入力部と接続させる切り替え機能を有する第1のスイッチと、前記第2の入出力端子を、前記第2の電子回路部、または、前記出力部と接続させる切り替え機能を有する第2のスイッチと、前記第1のスイッチおよび前記第2のスイッチを切り替えるための制御信号を前記第1のスイッチおよび前記第2のスイッチに出力する制御レジスタとを具備する集積回路。前記第3の電子回路部は、電圧源に接続された第1のPMOSトランジスタと、前記第1のPMOSトランジスタに直列に接続された第2のPMOSトランジスタと、前記第2のPMOSトランジスタに直列に接続された第1のNMOSトランジスタと、前記第1のNMOSトランジスタに直列に接続された第2のNMOSトランジスタとを備え、前記入力部は、前記第1のPMOSトランジスタのゲートと前記第2のNMOSトランジスタのゲートとを接続して構成され、前記出力部は、前記第2のPMOSトランジスタと、前記第1のNMOSトランジスタを直列に接続した接続点から導出され、前記制御信号は、前記第2のPMOSトランジスタのゲートと前記第1のNMOSトランジスタのゲートに逆位相の信号を入力する請求項1に記載の集積回路。前記第3の電子回路部は、電圧源に接続された第1のPMOSトランジスタと、前記第1のPMOSトランジスタに直列に接続された第2のPMOSトランジスタと、前記第2のPMOSトランジスタに直列に接続された第1のNMOSトランジスタと、前記第1のNMOSトランジスタに直列に接続された第2のNMOSトランジスタとを備え、前記入力部は、前記第1のPMOSトランジスタのゲートと前記第1のNMOSトランジスタのゲートとを接続して構成され、前記出力部は、前記第2のPMOSトランジスタと、前記第1のNMOSトランジスタとを直列に接続した接続点から導出され、前記制御信号は、前記第2のPMOSトランジスタのゲートと前記第2のNMOSトランジスタのゲートに逆位相の信号を入力する請求項1に記載の集積回路。前記第3の電子回路部は、電圧源に接続された第1のPMOSトランジスタと、前記第1のPMOSトランジスタに直列に接続された第2のPMOSトランジスタと、前記第2のPMOSトランジスタに直列に接続された第1のNMOSトランジスタと、前記第1のNMOSトランジスタに直列に接続された第2のNMOSトランジスタとを備え、前記入力部は、前記第2のPMOSトランジスタのゲートと前記第1のNMOSトランジスタのゲートとを接続して構成され、前記出力部は、前記第2のPMOSトランジスタと、前記第1のNMOSトランジスタを直列に接続した接続点から導出され、前記制御信号は、前記第1のPMOSトランジスタのゲートと前記第2のNMOSトランジスタのゲートに逆位相の信号を入力する請求項1に記載の集積回路。前記第3の電子回路部は、電圧源に接続された第1のPMOSトランジスタと、前記第1のPMOSトランジスタに直列に接続された第2のPMOSトランジスタと、前記第2のPMOSトランジスタに直列に接続された第1のNMOSトランジスタと、前記第1のNMOSトランジスタに直列に接続された第2のNMOSトランジスタとを備え、前記入力部は、前記第2のPMOSトランジスタのゲートと前記第2のNMOSトランジスタゲートとを接続して構成され、前記出力部は、前記第2のPMOSトランジスタと、前記第1のNMOSトランジスタを直列に接続した接続点から導出され、前記制御信号は、前記第1のPMOSトランジスタのゲートと前記第1のNMOSトランジスタのゲートに逆位相の信号を入力する請求項1に記載の集積回路。前記第3の電子回路部は、前記第1の電子回路部および前記第2の電子回路部を構成する素子の耐圧に対して同等あるいは、それより低い耐圧の素子で構成されている請求項1~5のいずれか1項に記載の集積回路。請求項1~6のいずれか1項に記載の集積回路と、前記集積回路の前記第1の入出力端子と前記第2の入出力端子との間に設けられた発振素子と、前記入力部と前記出力部との間に接続された抵抗素子とを備える発振回路。請求項1~6のいずれか1項に記載の集積回路を搭載している電池駆動型電子機器。しかし、特許文献1に開示された発振回路では、用途切替スイッチSWは、発振回路の出力側、つまり、発振端子P1側だけに付与されており、集積回路を構成する回路素子の耐圧、集積回路に接続される電源電圧の高低関係については考慮されていない。発振端子P1、P2を汎用端子として使用している時に、集積回路に搭載された入力インバータGの耐圧を超えるような電圧が入力される場合、集積回路を構成する回路素子を低耐圧CMOSで構成している場合および集積回路に入力される信号より電圧が低い電源電圧を供給している場合には、次のような問題が生じる。発振端子P1、P2を外付回路素子である発振素子と接続するための端子としてではなく、その他の電子回路と接続するための汎用端子として使用している場合、集積回路の入力インバータGに入力インバータGの耐圧を超えるような電圧が入力されると、入力インバータGを構成するトランジスタはゲート酸化膜破壊を起こす。また、集積回路に供給している電源より電圧が高い信号が入力されると集積回路の入力インバータGを構成するPMOSトランジスタでダイオード電流が流れる。集積回路を構成する回路素子を、高耐圧CMOSの耐圧や、集積回路に入力される信号より電圧が高い電源電圧を供給する構成にすることは、消費電力の増大になる。また別の手段として、外付回路素子との接続端子および汎用端子としての専用端子を備えることは、端子数を増やしコスト増大に繋がる。上記課題を解決するため、本発明は、搭載された素子を破壊することなく、発振端子と汎用端子の兼用化を実現することができる集積回路、発振回路および電池駆動型電子機器を提供することを目的としている。上記課題を解決するために、本発明の一態様に係る集積回路は、外部回路と接続される第1の入出力端子と、前記第1の入出力端子に対応する第1の電子回路部と、外部回路と接続される第2の入出力端子と、前記第2の入出力端子に対応する第2の電子回路部と、入力部と出力部とを備え、制御信号により前記出力部がハイインピーダンスにされる第3の電子回路部と、前記第1の入出力端子を、前記第1の電子回路部、または、前記入力部と接続させる切り替え機能を有する第1のスイッチと、前記第2の入出力端子を、前記第2の電子回路部、または、前記出力部と接続させる切り替え機能を有する第2のスイッチと、前記第1のスイッチおよび前記第2のスイッチを切り替えるための制御信号を前記第1のスイッチおよび前記第2のスイッチに出力する制御レジスタとを具備する。このような構成により、発振回路を構成する素子など、搭載された素子の耐圧が低い場合でも、またその素子に供給される電源が低電圧でも、発振端子と汎用端子の兼用化を実現し、限られた端子を有効に利用することができる。これにより、集積回路のコスト削減を図ることができる。また、集積回路を構成する素子の耐圧が低い場合でも、集積回路の入力部に配置されたトランジスタでゲート酸化膜破壊を起こさず、かつ、トランジスタでダイオード電流が流れることはないので、集積回路を構成する素子を破壊するのを防止することができる。これにより、低電力化を目的とした信頼性の高い集積回路を提供することができる。また、前記第3の電子回路部は、電圧源に接続された第1のPMOSトランジスタと、前記第1のPMOSトランジスタに直列に接続された第2のPMOSトランジスタと、前記第2のPMOSトランジスタに直列に接続された第1のNMOSトランジスタと、前記第1のNMOSトランジスタに直列に接続された第2のNMOSトランジスタとを備え、前記入力部は、前記第1のPMOSトランジスタのゲートと前記第2のNMOSトランジスタのゲートとを接続して構成され、前記出力部は、前記第2のPMOSトランジスタと、前記第1のNMOSトランジスタを直列に接続した接続点から導出され、前記制御信号は、前記第2のPMOSトランジスタのゲートと前記第1のNMOSトランジスタのゲートに逆位相の信号を入力してもよい。また、前記第3の電子回路部は、電圧源に接続された第1のPMOSトランジスタと、前記第1のPMOSトランジスタに直列に接続された第2のPMOSトランジスタと、前記第2のPMOSトランジスタに直列に接続された第1のNMOSトランジスタと、前記第1のNMOSトランジスタに直列に接続された第2のNMOSトランジスタとを備え、前記入力部は、前記第1のPMOSトランジスタのゲートと前記第1のNMOSトランジスタのゲートとを接続して構成され、前記出力部は、前記第2のPMOSトランジスタと、前記第1のNMOSトランジスタを直列に接続した接続点から導出され、前記制御信号は、前記第2のPMOSトランジスタのゲートと前記第2のNMOSトランジスタのゲートに逆位相の信号を入力してもよい。また、前記第3の電子回路部は、電圧源に接続された第1のPMOSトランジスタと、前記第1のPMOSトランジスタに直列に接続された第2のPMOSトランジスタと、前記第2のPMOSトランジスタに直列に接続された第1のNMOSトランジスタと、前記第1のNMOSトランジスタに直列に接続された第2のNMOSトランジスタとを備え、前記入力部は、前記第2のPMOSトランジスタのゲートと前記第1のNMOSトランジスタのゲートとを接続して構成され、前記出力部は、前記第2のPMOSトランジスタと、前記第1のNMOSトランジスタを直列に接続した接続点から導出され、前記制御信号は、前記第1のPMOSトランジスタのゲートと前記第2のNMOSトランジスタのゲートに逆位相の信号を入力してもよい。また、前記第3の電子回路部は、電圧源に接続された第1のPMOSトランジスタと、前記第1のPMOSトランジスタに直列に接続された第2のPMOSトランジスタと、前記第2のPMOSトランジスタに直列に接続された第1のNMOSトランジスタと、前記第1のNMOSトランジスタに直列に接続された第2のNMOSトランジスタとを備え、前記入力部は、前記第2のPMOSトランジスタのゲートと前記第2のNMOSトランジスタのゲートとを接続して構成され、前記出力部は、前記第2のPMOSトランジスタと、前記第1のNMOSトランジスタを直列に接続した接続点から導出され、前記制御信号は、前記第1のPMOSトランジスタのゲートと前記第1のNMOSトランジスタのゲートに逆位相の信号を入力してもよい。このような構成により、第3の電子回路の入力部をオフにし、かつ、出力部をハイインピーダンスにすることで、第3の電子回路でリーク電流は流れないという効果を奏することができる。また、前記第3の電子回路部は、前記第1の電子回路部および前記第2の電子回路部を構成する素子の耐圧に対して同等あるいは、それより低い耐圧の素子で構成されていてもよい。このような構成により、低電力を目的と発振回路を実現できる。また、本発明の一態様に係る発振回路は、上記した特徴を有する集積回路と、前記集積回路の前記第1の入出力端子と前記第2の入出力端子との間に発振素子を備える。このような構成により、発振機能を実現できる発振回路を構成することができる。また、本発明の一態様に係る電池駆動型電子機器は、上記した特徴を有する集積回路を搭載している。このような構成により、電池駆動型電子機器において電池の長寿命化を実現できるという効果を有する。本発明によれば、搭載された素子を破壊することなく、発振端子と汎用端子の兼用化を実現することができる。本発明の一態様に係る集積回路は、外部回路と接続される第1の入出力端子と、前記第1の入出力端子に対応する第1の電子回路部と、外部回路と接続される第2の入出力端子と、前記第2の入出力端子に対応する第2の電子回路部と、入力部と出力部とを備え、制御信号により前記出力部がハイインピーダンスにされる第3の電子回路部と、前記第1の入出力端子を、前記第1の電子回路部、または、前記入力部と接続させる切り替え機能を有する第1のスイッチと、前記第2の入出力端子を、前記第2の電子回路部、または、前記出力部と接続させる切り替え機能を有する第2のスイッチと、前記第1のスイッチおよび前記第2のスイッチを切り替えるための制御信号を前記第1のスイッチおよび前記第2のスイッチに出力する制御レジスタとを具備する。これにより、搭載された素子を破壊することなく、発振端子と汎用端子の兼用化を実現することができる。以下、本発明を実施するための形態について、図面を参照しながら説明する。なお、各実施の形態において、既に説明された実施の形態と同様の部分については、同じ符号を付し、再度の説明を省略する場合がある。また、以下の実施の形態は例示を目的としており、本発明がこれらに限定されることを意図しない。実施の形態1図1は、実施の形態1に係る集積回路1の構成および外付回路素子2の構成を示す図である。図1に示すように、集積回路1は、インバータ100と、第1の入出力端子102と、第2の入出力端子103と、第1の用途切替スイッチ104と、第2の用途切替スイッチ105と、第1の入出力回路106と、第2の入出力回路107と、制御レジスタ108とを備えている。インバータ100は、例えば1.8V程度の電源電圧で駆動される。また、第1の入出力回路106および第2の入出力回路107は、例えば5V程度の電源電圧で駆動される。つまり、集積回路1は、低電圧で駆動される素子インバータ100と、高電圧で駆動される素子第1の入出力回路106および第2の入出力回路107とを備える構成である。インバータ100は、図1に示すように、入力部が第1の用途切替スイッチ104の端子SW3に、出力部が第2の用途切替スイッチ105の端子SW6に接続されている。また、インバータ100の入力部と出力部との間には抵抗素子RFが接続され、この構成によりインバータ100は発振用インバータとして機能する。また、インバータ100には低電圧源101が接続され、インバータ100の駆動用電圧として、低電圧源101からインバータ100へ、例えば1.8Vの電圧が印加される。なお、インバータ100は、本発明の実施の形態における第3の電子回路部に相当する。図2は、インバータ100の構成を示す回路図である。インバータ100は、図2に示すように、低電圧源101に、第1のPMOSトランジスタ203と、第2のPMOSトランジスタ204と、第1のNMOSトランジスタ205と、第2のNMOSトランジスタ206とがこの順に直列に接続されている。また、第1のPMOSトランジスタ203のゲートと第2のNMOSトランジスタ206のゲートとが接続され、これらのゲートはインバータ100の入力部として、第1の用途切替スイッチ104の端子SW3に接続されている。また、第2のPMOSトランジスタ204と、第1のNMOSトランジスタ205との接続点には、インバータ100の出力部が構成されている。出力部は、集積回路1の外部に設けられた他の回路へ接続されるとともに第2の用途切替スイッチ105の端子SW6に接続されている。また、第2のPMOSトランジスタ204のゲートと、第1のNMOSトランジスタ205のゲートとは制御信号200に接続されている。第2のPMOSトランジスタ204と制御信号200との間には、インバータ208が設けられている。これにより、制御信号200から第2のPMOSトランジスタ204のゲートおよび第1のNMOSトランジスタ205のゲートには、逆位相の信号が入力される。制御信号200からの制御信号により、第2のPMOSトランジスタ204および第1のNMOSトランジスタ205は、ONまたはOFFに制御される。第1の入出力端子102および第2の入出力端子103は、図1に示すように、集積回路1の外部に設けられた回路素子等との接続用の端子である。第1の入出力端子102および第2の入出力端子103には、例えば、図1に示すように、発振素子である外付回路素子2が接続される。外付回路素子2は、第1の負荷容量C11および第2の負荷容量C12と、振動子Q1とを備えた発振素子である。外付回路素子2が第1の入出力端子102および第2の入出力端子103を介して集積回路1と接続されることにより、外付回路素子2と集積回路1に設けられたインバータ100とで発振回路が構成される。第1の入出力回路106および第2の入出力回路107は、集積回路1に配置された一般的な回路であり、例えば、入出力ポートや、シリアル兼用ポート等である。第1の入出力回路106および第2の入出力回路107の電源電圧は、例えば5Vであり、インバータ100の低電圧源101から出力される電圧例えば、1.8Vよりも高く設定されている。なお、第1の入出力回路106および第2の入出力回路107は、それぞれ本発明の実施の形態における第1の電子回路部および第2の電子回路部に相当する。また、集積回路1の外部との接続に用いられている第1の入出力端子102とインバータ100の入力部に接続されるSW3との間には、第1の用途切替スイッチ104が配置され、集積回路1の外部との接続に用いられている第2の入出力端子103とインバータ100の出力部に接続されるSW6との間には、第2の用途切替スイッチ105がそれぞれ配置されている。第1の用途切替スイッチ104は、第1の入出力端子102が第1の入出力回路106またはインバータ100の入力部と接続するように、制御レジスタ108により切り換えられる。具体的には、第1の用途切替スイッチ104において、端子SW1が端子SW2または端子SW3と接続するように切り替えられる。なお、第1の用途切替スイッチ104は、本発明の実施の形態における第1のスイッチに相当する。また、第2の用途切替スイッチ105は、第2の入出力回路107が第2の入出力端子103またはインバータ100の出力部と接続するように、制御レジスタ108により切り替えられる。具体的には、第2の用途切替スイッチ105において、端子SW4が端子SW5または端子SW6と接続するように切り替えられる。なお、第2の用途切替スイッチ105は、本発明の実施の形態における第2のスイッチに相当する。制御レジスタ108は、第1の用途切替スイッチ104および第2の用途切替スイッチ105を切り替えるための制御信号を、第1の用途切替スイッチおよび第2の用途切替スイッチに与える制御レジスタである。以上のように構成された本実施の形態に係る集積回路1の動作について、以下その特徴を説明する。第1の入出力端子102および第2の入出力端子103を発振端子として使用する場合は、インバータ100と第1の入出力端子102との間の第1の用途切替スイッチ104の端子SW1と端子SW3とが接続される。また、インバータ100と第2の入出力端子103との間の第2の用途切替スイッチ105の端子SW4と端子SW6とが接続される。外付回路素子2に設けられた、第1の負荷容量C11および振動子Q1の一端とが接続された配線401は、第1の入出力端子102に接続される。また、第2の負荷容量C12および振動子Q1の他端とが接続された配線402は、第2の入出力端子103に接続される。このとき、第1の用途切替スイッチ104は、端子SW1と端子SW3とが接続されるように、制御レジスタ108により切り替えられる。また、第2の用途切替スイッチ105は、端子SW4と端子SW6とが接続されるように、制御レジスタ108により切り替えられる。これにより、駆動電圧の低い外付回路素子2およびインバータ100を駆動電圧の高い入出力回路106から切り離すことで、外付回路素子2およびインバータ100は、第1の入出力回路106および第2の入出力回路107の駆動電圧の影響を受けることのない発振回路を構成することができる。また、第1の入出力端子102および第2の入出力端子103を汎用端子として使用する場合は、インバータ100と第1の入出力端子102との間の第1の用途切替スイッチ104の端子SW1と端子SW2とが接続される。また、インバータ100と第2の入出力端子103との間の第2の用途切替スイッチ105の端子SW4と端子SW5とが接続される。つまり、SW3とSW6とが切り離されることで、第1の入出力端子102や第2の入出力端子103からインバータ100の素子の耐圧を超える電圧が入力された場合でも、インバータ100が破壊されることはない。さらに、インバータ100には、制御信号200から制御信号が印加される。これにより、インバータ100を構成する第2のPMOSトランジスタ204と第1のNMOSトランジスタ205とは、OFF状態となる。したがって、低電圧源101からGNDにかけて、つまり、第1のPMOSトランジスタ203、第2のPMOSトランジスタ204、第1のNMOSトランジスタ205および第2のNMOSトランジスタ206にリーク電流が流れるのを確実に抑制することができる。これにより、第1の入出力端子102および第2の入出力端子103から、第1の入出力回路106および第2の入出力回路107用の、インバータ100の耐圧を超えるような電圧が入力されても、インバータ100を構成する第1のPMOSトランジスタ203、第2のPMOSトランジスタ204、第1のNMOSトランジスタ205および第2のNMOSトランジスタ206のゲート酸化膜は破壊することなく、かつ、インバータ100のPMOSトランジスタでダイオード電流が流れることはない。これにより、汎用端子としてインバータ100と第1の入出力端子102間の第1の用途切替スイッチ104の端子SW1と端子SW2を接続していても、制御信号200からの制御入力信号によって、端子SW3と接続されているインバータ100の入力部をオフし、かつ、端子SW6と接続されているインバータ100の出力部をハイインピーダンスとする機能を具備することで、インバータ100でリーク電流が流れることはない。以上のように、本実施の形態によれば、発振回路を構成する素子の耐圧を超える電圧が入力された場合でもインバータ100は破損することはない。発振回路を構成する素子の耐圧が低い場合でも、またその素子に供給される電源が低電圧でも、第1の入出力端子102、第2の入出力端子103を、発振回路を使用しないときには汎用端子として用いることが可能である。これにより、低電力化を目的とした発振回路を搭載し、かつ、発振端子と汎用端子の兼用化を実現できる集積回路1を提供することができる。なお、第1の入出力端子102および第2の入出力端子103は、その形状などを特に限定するものではなく、例えばDIPDualIn-linePackage集積回路の入出力ピンであってもよいし、PGAPinGridArrayパッケージ集積回路の入出力ピンなどであってもよい。また、外付回路素子2は特に限定されるものでもなく、例えば、水晶振動子、セラミック振動子、圧電振動子、抵抗素子、コンデンサ等を備える構成であってもよい。また、第1の用途切替スイッチ104および第2の用途切替スイッチ105は、特に限定されるものでもなく、例えば、ゲートに入力される電圧によって所定の回路をオンまたはオフにするトランスファーゲートであってもよいし、ヒューズなどによって接続状態を切り替えるものであってもよい。また、上記した構成以外にも、例えば素子を接続するための配線等を備える構成であってもよい。実施の形態1の変形例上記した実施の形態1では、インバータ100の構成は、第1のPMOSトランジスタ203と、第2のPMOSトランジスタ204と、第1のNMOSトランジスタ205と、第2のNMOSトランジスタ206とがこの順に直列に接続されている構成であったが、本変形例に係るインバータは、上記した構成を変更したものであってもよい。図3は、本発明の実施の形態1の変形例に係る回路である。図3に示すように、本変形例に係るインバータ150は、低電圧源101に、第1のPMOSトランジスタ203と、第2のPMOSトランジスタ214と、第1のNMOSトランジスタ215と、第2のNMOSトランジスタ206とがこの順に直列に接続されている。また、第1のPMOSトランジスタ203のゲートと第1のNMOSトランジスタ215のゲートとが接続され、これらにゲートはインバータ150の入力部として、第1の用途切替スイッチ104の端子SW3に接続されている。また、第2のPMOSトランジスタ214と、第1のNMOSトランジスタ215との接続点には、インバータ150の出力部が構成されている。出力部は、集積回路1の外部に設けられた他の回路へ接続されるとともに第2の用途切替スイッチ105の端子SW6に接続されている。また、第2のPMOSトランジスタ214のゲートと、第2のNMOSトランジスタ206のゲートとは制御信号200に接続されている。第2のPMOSトランジスタ214と制御信号200との間には、インバータ218が設けられている。これにより、制御信号200から第2のPMOSトランジスタ214のゲートおよび第2のNMOSトランジスタ206のゲートには、逆位相の信号が入力される。したがって、制御信号200からの制御信号により、第2のPMOSトランジスタ214および第2のNMOSトランジスタ206は、ONまたはOFFに制御される。また、図2に示したインバータ100の構成以外にも、例えば、以下のような構成のインバータ100であってもよい。インバータ100は、低電圧源101に、第1のPMOSトランジスタ203と、第2のPMOSトランジスタ204と、第1のNMOSトランジスタ205と、第2のNMOSトランジスタ206とがこの順に直列に接続されている。また、第2のPMOSトランジスタ204のゲートと第1のNMOSトランジスタ205のゲートとが接続され、これらのゲートはインバータ100の入力部として、第1の用途切替スイッチ104の端子SW3に接続されている。また、第2のPMOSトランジスタ204と、第1のNMOSトランジスタ205との接続点には、インバータの出力部が構成されている。出力部は、集積回路1の外部に設けられた他の回路へ接続されるとともに第2の用途切替スイッチ105の端子SW6に接続されている。また、第1のPMOSトランジスタ203のゲートと、第2のNMOSトランジスタ206のゲートとは制御信号200に接続されている。第1のPMOSトランジスタ203と制御信号200との間には、インバータが設けられている。これにより、制御信号200から第1のPMOSトランジスタ203のゲートおよび第2のNMOSトランジスタ206のゲートには、逆位相の信号が入力される。したがって、制御信号200からの制御信号により、第1のPMOSトランジスタ203および第2のNMOSトランジスタ206は、ONまたはOFFに制御される。また、上記した構成以外にも、例えば、以下のような構成のインバータであってもよい。インバータは、低電圧源101に、第1のPMOSトランジスタ203と、第2のPMOSトランジスタ204と、第1のNMOSトランジスタ205と、第2のNMOSトランジスタ206とがこの順に直列に接続されている。また、第2のPMOSトランジスタ204のゲートと第2のNMOSトランジスタ206のゲートとが接続され、これらのゲートはインバータの入力部として、第1の用途切替スイッチ104の端子SW3に接続されている。また、第2のPMOSトランジスタ204と、第1のNMOSトランジスタ205との接続点には、インバータの出力部が構成されている。出力部は、集積回路1の外部に設けられた他の回路へ接続されるとともに第2の用途切替スイッチ105の端子SW6に接続されている。また、第1のPMOSトランジスタ203のゲートと、第1のNMOSトランジスタ205のゲートとは制御信号200に接続されている。第1のPMOSトランジスタ203と制御信号200との間には、インバータが設けられている。これにより、制御信号200から第1のPMOSトランジスタ203のゲートおよび第1のNMOSトランジスタ205のゲートには、逆位相の信号が入力される。したがって、制御信号200からの制御信号により、第1のPMOSトランジスタ203および第2のNMOSトランジスタ206は、ONまたはOFFに制御される。なお、上記した構成以外にも、第1のPMOSトランジスタと、第2のPMOSトランジスタと、第1のNMOSトランジスタと、第2のNMOSトランジスタとがこの順に直列に接続されている構成に限らず、トランジスタの順序を入れ替えたり、ゲートを接続するトランジスタの組み合わせを変更してもよい。実施の形態2次に、本発明の実施の形態2について説明する。図4は、本実施の形態における電池駆動型電子機器の構成を示す図である。本実施の形態では、実施の形態1に示した集積回路1を具備する電池駆動型電子機器について説明する。図3に示すように、本実施の形態に係る電池駆動型電子機器300は、集積回路1と、外付回路素子302と内部制御回路303とを備えている。集積回路1は、図1に示した集積回路と同様の構成であるため、説明を省略する。また、外付回路素子302は、例えば、第1の負荷容量C31および第2の負荷容量C32と、振動子Q3とを備えた発振素子である。外付回路素子302が集積回路1の第1の入出力端子102図1参照および第2の入出力端子103図1参照を介して集積回路1と接続されることにより、外付回路素子302と集積回路1に設けられたインバータ100図1参照とで発振回路が構成される。内部制御回路303は、例えば、タイマーである。集積回路1と外付回路素子302によって構成された発振回路により生成されたクロックは、内部制御回路303に送られ、内部制御回路303は、受け取ったクロックにより、電池駆動型電子機器300の時間的な制御を行う。電池駆動型電子機器300に本発明に係る集積回路1を用いることにより、発振回路を低消費電力化することができるため、電池駆動型電子機器300全体の消費電力を抑えることができる。これにより、電池駆動型電子機器300に搭載する電池の長寿命化を図ることができる。また、電池駆動型電子機器300は、半導体の端子を削減することによるコスト削減を実現できるという効果を奏することができる。なお、この用途に最適な電池駆動型電子機器300としては、例えば、リモコン端末機、携帯電話、携帯型ゲーム機等幅広く考えられる。なお、本発明は、上記した実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内で種々の改良、変形を行ってもよい。例えば、上記した集積回路は、電池駆動型電子機器に1つ設けられる構成に限らず、複数設けられた構成であってもよい。例えば、10MHzの高速発振を行うための集積回路と、32kHzの低速発振を行うための集積回路とを設ける構成であってもよい。また、上記した実施の形態では、本発明に係る電子回路部をインバータとした構成について説明したが、電子回路部はインバータに限らず、例えば、NANDゲートで構成してもよい。また、抵抗素子RFの近傍に第3のスイッチを設けて、第1の入出力端子102および第2の入出力端子103がそれぞれ第1の入出力回路106および第2の入出力回路107に接続されたときに、第3のスイッチをOFFにするようにしてもよい。これにより、第1の入出力端子102および第2の入出力端子103がそれぞれ第1の入出力回路106および第2の入出力回路107に接続されたときに、インバータ100の帰還回路を切断して、インバータ100に何らかの電圧が入力された場合であっても、入力された電圧が増幅されるのを抑制して、インバータ100にリーク電流が流れるのを抑制することができる。また、インバータの構成は、上記したように第1のPMOSトランジスタ203と、第2のPMOSトランジスタ204と、第1のNMOSトランジスタ205と、第2のNMOSトランジスタ206とがこの順に直列に接続されている構成に限らず、トランジスタの順序を入れ替えたり、ゲートを接続するトランジスタの組み合わせを変更してもよい。また、本発明に係る集積回路には、上記実施の形態における任意の構成要素を組み合わせて実現される別の実施の形態や、実施の形態に対して本発明の主旨を逸脱しない範囲で当業者が思いつく各種変形を施して得られる変形例や、本発明に係る集積回路を備えた各種デバイスなども本発明に含まれる。例えば、本発明に係る集積回路を備えた電子機器を有するリモコン端末機、携帯電話、コンピュータ等も本発明に含まれる。