"第1及び第2のスイッチング素子、インダクタ及び第1のキャパシタを備えたDC/DCコンバータを制御するDC/DCコンバータの制御回路において、上記第1及び第2のスイッチング素子は入力電圧の電圧源及び接地端子の間に直列接続され、上記インダクタは上記第1及び第2のスイッチング素子の間のノードと上記DC/DCコンバータの出力端子との間に接続され、上記キャパシタは上記DC/DCコンバータの出力端子と接地端子との間に接続され、上記DC/DCコンバータの制御回路は、上記DC/DCコンバータの出力電圧を検出し、上記出力電圧に基づいて、上記インダクタを流れるインダクタ電流の直流成分を表す第1の帰還電圧を生成する第1の帰還回路と、上記入力電圧及び上記DC/DCコンバータの出力電圧に基づいて、上記インダクタを流れるインダクタ電流の交流成分を表す第2の帰還電圧を生成する第2の帰還回路と、上記第1及び第2の帰還電圧を合成して第3の帰還電圧を生成する合成回路と、上記DC/DCコンバータの所望の出力電圧に対応する所定の第1の基準電圧を生成する第1の基準電圧生成回路と、上記第1の基準電圧と上記第3の帰還電圧とを比較して、比較結果を示す比較結果信号を出力する第1のコンパレータと、上記比較結果信号に基づいて上記第1及び第2のスイッチング素子のオン/オフ時間を調整し、調整結果に応じてハイレベル又はローレベルの制御信号を出力するオン時間調整回路と、上記制御信号がローレベルであるとき、上記第1のスイッチング素子をオンにし、上記第2のスイッチング素子をオフにし、上記制御信号がハイレベルであるとき、上記第1のスイッチング素子をオフにし、上記第2のスイッチング素子をオンにするドライバ回路とを備え、上記第2の帰還回路は、上記制御信号に従って動作し、上記制御信号がローレベルであるとき、上記入力電圧と上記出力電圧との差に基づいて上記第2の帰還電圧を生成し、上記制御信号がハイレベルであるとき、上記出力電圧に基づいて上記第2の帰還電圧を生成することを特徴とするDC/DCコンバータの制御回路。上記オン時間調整回路は、第1及び第2の可変電流源と、上記比較結果信号に従って動作する第3のスイッチング素子と、第2のコンパレータと、上記第2のコンパレータの非反転入力端子と接地端子との間にそれぞれ接続された第1及び第2の端子を有する第2のキャパシタと、上記第2のコンパレータの反転入力端子と接地端子との間に接続され、第2の基準電圧を生成する第2の基準電圧生成回路とを備え、上記オン時間調整回路は、上記入力電圧、上記出力電圧、及び上記制御信号に従って動作し、上記第3のスイッチング素子は、上記第3の帰還電圧が上記第1の基準電圧以上である時間期間にわたって、上記第1の可変電流源を上記第2のキャパシタの第1の端子に接続し、上記第3の帰還電圧が上記第1の基準電圧未満である時間期間にわたって、上記第2の可変電流源を上記第2のキャパシタの第1の端子に接続し、上記第1の可変電流源は、上記制御信号の立ち下がり時における上記入力電圧と上記出力電圧との差を取得し、当該立ち下がり時の直後に到来する上記第3の帰還電圧が上記第1の基準電圧以上になる時間期間にわたって、上記入力電圧と上記出力電圧との取得された差に基づく電流を上記第2のキャパシタに送り、上記第2の可変電流源は、上記制御信号の立ち上がり時における上記出力電圧を取得し、当該立ち上がり時の直後に到来する上記第3の帰還電圧が上記第1の基準電圧未満になる時間期間にわたって、上記取得された出力電圧に基づく電流を上記第2のキャパシタに送り、上記第2のコンパレータは、上記第2のキャパシタの電圧と上記第2の基準電圧とを比較し、上記第2のキャパシタの電圧が上記第2の基準電圧を超えたとき、上記制御信号をローレベルからハイレベルに変化させ、上記第2のキャパシタの電圧が上記第2の基準電圧未満になったとき、上記制御信号をハイレベルからローレベルに変化させることを特徴とする請求項1記載のDC/DCコンバータの制御回路。上記オン時間調整回路は、定電流源と、第2のコンパレータと、上記比較結果信号に従って動作する第3のスイッチング素子と、上記第2のコンパレータの非反転入力端子と接地端子との間にそれぞれ接続された第1及び第2の端子を有する第2のキャパシタと、上記第2のコンパレータの反転入力端子と接地端子との間に接続され、第2の基準電圧を生成する第2の基準電圧生成回路とを備え、上記定電流源は上記第2のキャパシタの第1の端子に接続され、上記第3のスイッチング素子は、上記第2のキャパシタの第1の端子と接地端子との間に接続され、上記第3の帰還電圧が上記第1の基準電圧以上である時間期間にわたって切断され、上記第3の帰還電圧が上記第1の基準電圧未満である時間期間にわたって短絡し、上記第2のコンパレータは、上記第2のキャパシタの電圧と上記第2の基準電圧とを比較し、上記第2のキャパシタの電圧が上記第2の基準電圧を超えたとき、上記制御信号をローレベルからハイレベルに変化させ、上記第2のキャパシタの電圧が上記第2の基準電圧未満になったとき、上記制御信号をハイレベルからローレベルに変化させることを特徴とする請求項1記載のDC/DCコンバータの制御回路。上記第2の帰還回路は、直列接続された第1及び第2の抵抗を含み、上記制御信号がローレベルであるとき、上記直列接続された第1及び第2の抵抗の両端に上記入力電圧及び上記出力電圧がそれぞれ印加される一方、上記制御信号がハイレベルであるとき、上記直列接続された第1及び第2の抵抗の一端に上記出力電圧が印加され、上記直列接続された第1及び第2の抵抗の他端は接地され、上記第1及び第2の抵抗の間のノードにおいて上記第2の帰還電圧を生成することを特徴とする請求項1~3のいずれか1つに記載のDC/DCコンバータの制御回路。上記第2の帰還回路は、直列接続された抵抗及び第2のキャパシタを含み、上記制御信号がローレベルであるとき、上記直列接続された抵抗及び第2のキャパシタの両端のうちの上記抵抗の側の端部に上記入力電圧が印加され、上記直列接続された抵抗及び第2のキャパシタの両端のうちの上記第2のキャパシタの側の端部に上記出力電圧が印加される一方、上記制御信号がハイレベルであるとき、上記直列接続された抵抗及び第2のキャパシタの両端のうちの上記抵抗の側の端部が接地され、上記直列接続された抵抗及び第2のキャパシタの両端のうちの上記第2のキャパシタの側の端部に上記出力電圧が印加され、上記抵抗及び第2のキャパシタの間のノードにおいて上記第2の帰還電圧を生成することを特徴とする請求項1~3のいずれか1つに記載のDC/DCコンバータの制御回路。上記DC/DCコンバータの制御回路は、上記第2のスイッチング素子がオンであるとき、上記DC/DCコンバータの出力端子から上記インダクタ及び上記第2のスイッチング素子を介して上記接地端子に流れる逆流電流の有無を検出する第2のコンパレータをさらに備え、上記ドライバ回路は、上記逆流電流が存在するとき、上記第1及び第2のスイッチング素子の両方をオフにすることを特徴とする請求項1~5のいずれか1つに記載のDC/DCコンバータの制御回路。請求項1~6のいずれか1つに記載のDC/DCコンバータの制御回路と、上記第1及び第2のスイッチング素子と、上記インダクタと、上記第1のキャパシタとを備えたことを特徴とするDC/DCコンバータ。しかしながら、図18のDC/DCコンバータでは、インダクタL101の入力側の電圧が入力電圧Vinに比例するので、動作周波数が大きく変動する。そのため、出力電圧Voutのリップル成分も大きく変動することになる。さらに、図18のDC/DCコンバータでは利得1のバッファ回路が必要である。そのため、DC/DCコンバータ動作周波数は、バッファ回路の特性に依存し、バッファ回路は位相補償をする必要性があるので、実質的には動作周波数をあまり高くすることはできない。このように、DC/DCコンバータにおいて、DC/DCコンバータの出力電圧の変動を抑圧するために、出力電圧のリップル成分の大きさを一定にすることが必要とされる。さらに、DC/DCコンバータにおいて、DC/DCコンバータの出力電圧の変動を抑圧するために、出力電圧のリップル成分の周波数を一定にすることが必要とされる。本発明の目的は、以上の課題を解決し、出力電圧の変動を抑圧するようにDC/DCコンバータを制御するDC/DCコンバータの制御回路を提供し、さらに、そのような制御回路を備えたDC/DCコンバータを提供することにある。本発明の態様に係るDC/DCコンバータの制御回路によれば、第1及び第2のスイッチング素子、インダクタ及び第1のキャパシタを備えたDC/DCコンバータを制御するDC/DCコンバータの制御回路において、上記第1及び第2のスイッチング素子は入力電圧の電圧源及び接地端子の間に直列接続され、上記インダクタは上記第1及び第2のスイッチング素子の間のノードと上記DC/DCコンバータの出力端子との間に接続され、上記キャパシタは上記DC/DCコンバータの出力端子と接地端子との間に接続され、上記DC/DCコンバータの制御回路は、上記DC/DCコンバータの出力電圧を検出し、上記出力電圧に基づいて、上記インダクタを流れるインダクタ電流の直流成分を表す第1の帰還電圧を生成する第1の帰還回路と、上記入力電圧及び上記DC/DCコンバータの出力電圧に基づいて、上記インダクタを流れるインダクタ電流の交流成分を表す第2の帰還電圧を生成する第2の帰還回路と、上記第1及び第2の帰還電圧を合成して第3の帰還電圧を生成する合成回路と、上記DC/DCコンバータの所望の出力電圧に対応する所定の第1の基準電圧を生成する第1の基準電圧生成回路と、上記第1の基準電圧と上記第3の帰還電圧とを比較して、比較結果を示す比較結果信号を出力する第1のコンパレータと、上記比較結果信号に基づいて上記第1及び第2のスイッチング素子のオン/オフ時間を調整し、調整結果に応じてハイレベル又はローレベルの制御信号を出力するオン時間調整回路と、上記制御信号がローレベルであるとき、上記第1のスイッチング素子をオンにし、上記第2のスイッチング素子をオフにし、上記制御信号がハイレベルであるとき、上記第1のスイッチング素子をオフにし、上記第2のスイッチング素子をオンにするドライバ回路とを備え、上記第2の帰還回路は、上記制御信号に従って動作し、上記制御信号がローレベルであるとき、上記入力電圧と上記出力電圧との差に基づいて上記第2の帰還電圧を生成し、上記制御信号がハイレベルであるとき、上記出力電圧に基づいて上記第2の帰還電圧を生成することを特徴とする。本発明によれば、出力電圧のリップル成分の大きさ又は周波数を一定にするように動作し、これにより、出力電圧の変動を抑圧するようにDC/DCコンバータを制御するDC/DCコンバータの制御回路を提供することができる。本発明によれば、さらに、そのような制御回路を備えたDC/DCコンバータを提供することができる。以下、図面を参照して、本発明の実施形態について説明する。各図面にわたって、同様の構成要素は同じ参照番号で示す。本発明の各実施形態に係るDC/DCコンバータでは、出力電圧のリップル成分の大きさ又は周波数を一定にするために、出力端子に接続されたインダクタのインダクタ電流のリップル成分の大きさ又は周波数を一定にすることを特徴とする。第1の実施形態.図1は、本発明の第1の実施形態に係るDC/DCコンバータの構成を示すブロック図である。本実施形態のDC/DCコンバータは、出力電圧の変動を抑圧するように、特に、出力端子に接続されたインダクタのインダクタ電流のリップル成分の大きさを一定にし、これにより、出力電圧のリップル成分の大きさを一定にするように動作する。図1において、DC/DCコンバータは、入力電圧VINの電圧源と接地端子との間に直列接続された2つのスイッチング素子M1,M2と、スイッチング素子M1,M2のオン/オフを制御するコンバータ制御回路1と、スイッチング素子M1,M2間のノードLXに接続された一端を有するインダクタL1出力インダクタと、インダクタL1の他端のノードVLと接地端子との間に接続されたキャパシタC1出力キャパシタとを備える。DC/DCコンバータの出力端子2には、負荷3が接続される。スイッチング素子M1,M2のそれぞれは、例えばパワートランジスタであり、スイッチング素子M1はパワースイッチとして動作し、スイッチング素子M2は整流用スイッチとして動作する。コンバータ制御回路1は、基準電圧生成回路11、コンパレータ12、ドライバ回路13、帰還電圧生成回路14、リップル信号生成回路15、合成回路16、及びオン時間調整回路17を備える。帰還電圧生成回路14は、出力端子2と接地端子との間に直列接続された抵抗R1,R2と、抵抗R1に並列に接続されたキャパシタC2とを含み、出力電圧VOUTを検出して抵抗R1,R2により分圧し、分圧された電圧を合成回路16に送る。合成回路16は、キャパシタC11,C12を備える。キャパシタC11は一端で接地され、帰還電圧生成回路14から送られた電圧から高周波成分を除去して、第1の帰還電圧VFB1を生成する。帰還電圧生成回路14及びキャパシタC11は、第1の帰還電圧VFB1を生成する帰還回路として協働して動作する。第1の帰還電圧VFB1は、インダクタ電流ILの直流成分に相当する。一方、リップル信号生成回路15には、入力電圧VINと、出力端子2における出力電圧VOUTと、オン時間調整回路17から出力される制御信号HYSO後述とが入力され、インダクタ電流ILのリップル成分の波形に相似な波形を有する電圧信号リップル信号である第2の帰還電圧VFB2を生成する。第2の帰還電圧VFB2は、インダクタ電流ILの交流成分に相当する。第2の帰還電圧VFB2を、合成回路16のキャパシタC12を介して第1の帰還電圧VFB1と合成することで、合成後の第3の帰還電圧VFB3が生成され、第3の帰還電圧VFB3はコンパレータ12の非反転入力端子に入力される。コンパレータ12の反転入力端子には、基準電圧生成回路11によって生成された基準電圧VREFが入力される。コンパレータ12は、比較結果、すなわち第3の帰還電圧VFB3が基準電圧VREF以上であるか否かを示す比較結果信号CMPOを、オン時間調整回路17に送る。オン時間調整回路17には、比較結果信号CMPOと、入力電圧VINと、出力電圧VOUTと、オン時間調整回路17自体が出力する制御信号HYSOとが入力され、スイッチング素子M1,M2のオン/オフ時間を調整し、調整結果に応じてハイレベル又はローレベルの制御信号HYSOを出力する。制御信号HYSOは、コンバータ制御回路1において、コンバータ制御回路1全体の動作を制御するように使用される。制御信号HYSOは、前述のようにリップル信号生成回路15及びオン時間調整回路17に入力されるとともに、ドライバ回路13に入力される。ドライバ回路13は、制御信号HYSOに従って、スイッチング素子M1のオン/オフを制御する第1の駆動信号SET1と、スイッチング素子M2のオン/オフを制御する第2の駆動信号SET2とを生成する。制御信号HYSOがローレベルであるとき、スイッチング素子M1はオンになり、スイッチング素子M2はオフになる一方、制御信号HYSOがハイレベルであるとき、スイッチング素子M1はオフになり、スイッチング素子M2はオンになる。図2は、図1の基準電圧生成回路11の構成を示すブロック図である。基準電圧生成回路11は、電圧制御回路21及びD/AコンバータDAC22を備え、電圧制御回路21は、外部からの設定信号に応じてD/Aコンバータ22を制御し、D/Aコンバータ22に所定の基準電圧VREFを生成させる。設定信号は、インダクタ電流ILの所望の電流値これは、結果的には、DC/DCコンバータの所望の出力電圧VOUTに対応するを示し、基準電圧VREFは、この所望の電流値に対応する電圧として生成される。インダクタ電流ILを増大させるときは、基準電圧VREFを大きくし、インダクタ電流ILを減少させるときは、基準電圧VREFを小さくする。これにより、所望の電流値に応じてインダクタ電流ILを変化させ、従って、所望に応じてDC/DCコンバータの出力電圧VOUTを変化させることができる。スイッチング素子M1がオンになり、スイッチング素子M2がオフになるとき、インダクタ電流ILは、実質的に、入力電圧VIN及び出力電圧VOUTの差に基づいて次式に応じて変化する。[数1]dIL/dt=VIN-VOUT/L1一方、スイッチング素子M1がオフになり、スイッチング素子M2がオンになるとき、インダクタ電流ILは、実質的に、出力電圧VOUTに基づいて次式に応じて変化する。[数2]dIL/dt=-VOUT/L1従って、インダクタ電流ILのリップル成分は、スイッチング素子M1,M2のオン/オフに応じて、数1及び数2で決まる波形を有する。リップル信号生成回路15は、入力電圧VIN及び出力電圧VOUTに基づいて、インダクタ電流ILのリップル成分の波形に相似な波形を有する電流を生成し、この電流の波形に相似な波形を有する第2の帰還電圧VFB2を生成する。図3及び図4は、図1のリップル信号生成回路15の構成を示すブロック図であり、図3は、制御信号HYSOがローレベルであるときの動作を示し、図4は、制御信号HYSOがハイレベルであるときの動作を示す。リップル信号生成回路15は、スイッチング素子M31,M32と、抵抗R31,R32と、インバータINV31とを備える。スイッチング素子M31,M32は、入力電圧VINの電圧源と接地端子との間に直列接続され、スイッチング素子M31,M32の間のノードと出力電圧VOUTが入力される端子との間には抵抗R31,R32が直列接続され、抵抗R31,R32の間のノードN31において第2の帰還電圧VFB2が生成される。生成された第2の帰還電圧VFB2は合成回路16に送られる。スイッチング素子M31のオン/オフは、制御信号HYSOによって制御され、スイッチング素子M32のオン/オフは、インバータINV31によって反転された制御信号HYSOによって制御される。制御信号HYSOがローレベルであるとき図3、スイッチング素子M31はオンになり、スイッチング素子M32はオフになる一方、制御信号HYSOがハイレベルであるとき図4、スイッチング素子M31はオフになり、スイッチング素子M32はオンになる。従って、スイッチング素子M31はスイッチング素子M1に連動し、スイッチング素子M32はスイッチング素子M2に連動する。スイッチング素子M31がオンになり、スイッチング素子M32がオフになるとき図3、リップル信号生成回路15の内部には、VIN-VOUT/R31R32に比例する電流I1が流れ、ノードN31において、この電流I1の大きさに比例する第2の帰還電圧VFB2が生成される。スイッチング素子M31がオフになり、スイッチング素子M32がオンになるとき図4、リップル信号生成回路15の内部には、-VOUT/R31R32に比例する電流I2が流れ、ノードN31において、この電流I2の大きさに比例する第2の帰還電圧VFB2が生成される。これにより、リップル信号生成回路15は、インダクタ電流ILのリップル成分の波形に相似な波形を有する電流を生成し、この電流の波形に相似な波形を有する第2の帰還電圧VFB2を生成することができる。第1の帰還電圧VFB1と第2の帰還電圧VFB2とが合成された第3の帰還電圧VFB3もまた、インダクタ電流ILのリップル成分の波形に相似な波形を有する。第3の帰還電圧VFB3の変動量は、制御信号HYSOがローレベルであるとき、VIN-VOUTに比例して増大し、制御信号HYSOがハイレベルであるとき、VOUTに比例して減少する。また、キャパシタC11,C12の容量は、第2の帰還電圧VFB2及び第3の帰還電圧VFB3の平均周波数fに対して、次式を満たすように選択される。[数3]f=a/C11b/C12ここで、a及びbは、近似的に定数とみなされる所定の係数である。平均周波数fが増大するとき、数3を満たすようにキャパシタC11,C12の容量を減少させ、平均周波数fが減少するとき、数3を満たすようにキャパシタC11,C12の容量を増大させる。図5及び図6は、図1のリップル信号生成回路15に代わる変形例のリップル信号生成回路15Aの構成を示すブロック図であり、図5は、制御信号HYSOがローレベルであるときの動作を示し、図6は、制御信号HYSOがハイレベルであるときの動作を示す。リップル信号生成回路15Aは、図3及び図4のリップル信号生成回路15の抵抗R32に代えて、キャパシタC31を備えている。スイッチング素子M31がオンになり、スイッチング素子M32がオフになるとき図5、リップル信号生成回路15の内部には、VIN-VOUT/R31に比例する電流I3が流れ、ノードN31において、この電流I3の大きさに比例する第2の帰還電圧VFB2が生成される。スイッチング素子M31がオフになり、スイッチング素子M32がオンになるとき図6、リップル信号生成回路15の内部には、-VOUT/R31に比例する電流I4が流れ、ノードN31において、この電流I4の大きさに比例する第2の帰還電圧VFB2が生成される。これにより、リップル信号生成回路15は、インダクタ電流ILのリップル成分の波形に相似な波形を有する電流を生成し、この電流の波形に相似な波形を有する第2の帰還電圧VFB2を生成することができる。なお、第2の帰還電圧VFB2を第1の帰還電圧VFB1と合成するために、キャパシタC12,C31の容量は、C31≪C12の関係を満たす。図7は、図1のオン時間調整回路17の構成を示すブロック図である。オン時間調整回路17は、可変電流源41,42と、比較結果信号CMPOをその反転信号INVOに変換するインバータINV41と、反転信号INVOに従ってよって比較結果信号CMPOに従って動作するスイッチング素子M41と、コンパレータ43と、コンパレータ43の非反転入力端子と接地端子との間に接続されたキャパシタC41と、コンパレータ43の反転入力端子と接地端子との間に接続され、基準電圧VREFIを生成する基準電圧源とを備える。オン時間調整回路17には、比較結果信号CMPO、入力電圧VIN、出力電圧VOUT、及び制御信号HYSOが入力される。スイッチング素子M41は、反転信号INVOがローレベルである時間期間すなわち第3の帰還電圧VFB3が基準電圧VREF以上である時間期間にわたって、可変電流源41をキャパシタC41に接続し、反転信号INVOがハイレベルである時間期間すなわち第3の帰還電圧VFB3が基準電圧VREF未満である時間期間にわたって、可変電流源42をキャパシタC41に接続する。可変電流源41は、制御信号HYSOの立ち下がり時におけるVIN-VOUTを取得し、当該立ち下がり時の直後に到来する、反転信号INVOがローレベルである時間期間にわたって、取得されたVIN-VOUTに基づく電流をキャパシタC41に送る。可変電流源42は、制御信号HYSOの立ち上がり時におけるVOUTを取得し、当該立ち上がり時の直後に到来する反転信号INVOがハイレベルである時間期間にわたって、取得されたVOUTに基づく電流をキャパシタC41に送る。反転信号INVOがローレベルであるとき、可変電流源41からキャパシタC41に送られる電流は、VIN-VOUTに比例し、反転信号INVOがハイレベルであるとき、可変電流源42からキャパシタC41に送られる電流は、VOUTに比例する。キャパシタC41に可変電流源41,42のいずれが接続されるかに応じて、キャパシタ電圧VMONコンパレータ43の非反転入力端子に接続された側の端子におけるキャパシタC41の電圧は変動する。すなわち、キャパシタ電圧VMONの変動は、可変電流源41又は42から送られる電流Iと、キャパシタC41の容量とに依存し、次式で表される。[数4]VMON=VREFI-ΔV[数5]ΔV=I/C41[数6]I∝VIN-VOUT可変電流源41からキャパシタC41に電流が送られるときは、キャパシタ電圧VMONはVIN-VOUTに比例し、可変電流源42からキャパシタC41に電流が送られるとき、キャパシタ電圧VMONはVOUTに比例する。コンパレータ43は、キャパシタ電圧VMONと基準電圧VREFIとを比較し、キャパシタ電圧VMONが基準電圧VREFIを超えたとき、制御信号HYSOをローレベルからハイレベルに変化させ、キャパシタ電圧VMONが基準電圧VREFI未満になったとき、制御信号HYSOをハイレベルからローレベルに変化させる。基準電圧VREFIの電圧値は、可変電流源41,42の電流値や、キャパシタC41の容量によって決まる。以下、図8を参照して、図1のDC/DCコンバータの動作について説明する。図8は、図1のDC/DCコンバータにおける各信号の波形を示すタイミングチャートである。反転信号INVOがローレベルであるとき例えば図8の時間区間t1~t2、キャパシタ電圧VMONは増大し、キャパシタ電圧VMONが基準電圧VREFIを超えると、コンパレータ43は制御電圧HYSOをハイレベルにする。このとき、前述のように、スイッチング素子M1がオフになり、スイッチング素子M2がオンになり、これにより、インダクタ電流ILは接地端子からスイッチング素子M2を介してインダクタL1に流れ、時間が経過するにつれてインダクタ電流ILは減少し、第3の帰還電圧VFB3も減少する。反転信号INVOがハイレベルであるとき例えば図8の時間区間t2~t3、キャパシタ電圧VMONは減少し、キャパシタ電圧VMONが基準電圧VREFI未満になると、コンパレータ43は制御電圧HYSOをローレベルにする。このとき、前述のように、スイッチング素子M1がオンになり、スイッチング素子M2がオフになり、これにより、入力電圧VINがインダクタL1に印加され、時間が経過するにつれてインダクタ電流ILは増大し、第3の帰還電圧VFB3も増大する。以後、上記動作を繰り返す。インダクタ電流ILは、制御信号HYSOがローレベルであるときVIN-VOUTに応じて変化し数1、制御信号HYSOがハイレベルであるとき-VOUTに応じて変化する数2。第3の帰還電圧VFB3もまた、制御信号HYSOがローレベルであるときVIN-VOUTに応じて変化し、制御信号HYSOがハイレベルであるとき-VOUTに応じて変化する。従って、本実施形態のDC/DCコンバータでは、制御信号HYSOがローレベルである時間をVIN-VOUTに比例するように調整し、制御信号HYSOがハイレベルである時間をVOUTに比例するように調整している。制御信号HYSOがローレベルである時間をVIN-VOUTに比例させるためには、キャパシタ電圧VMONをVIN-VOUTに比例させればよく、制御信号HYSOがハイレベルである時間をVOUTに比例させるためには、キャパシタ電圧VMONをVOUTに比例させればよい。可変電流源41,42によって生成される電流値は、第3の帰還電圧VFB3の勾配を考慮したものである。結果として、制御信号HYSOがローレベルである時間及びハイレベルである時間は、第3の帰還電圧VFB3の変動幅が電圧幅VHYS内に抑えられることを保証し、従って、インダクタ電流ILのリップル成分の大きさの変動幅も所定範囲内に抑えられる図8参照。このように、本実施形態のDC/DCコンバータは、インダクタ電流ILのリップル成分の大きさを一定にするように動作し、これにより、出力電圧のリップル成分の大きさを一定にして、出力電圧の変動を抑圧することができる。なお、本実施形態のDC/DCコンバータによれば、インダクタ電流ILの直流成分及び直流成分を別個に取得し、直流成分及び交流成分を合成して第3の帰還電圧VFB3を生成することにより、元のインダクタ電流ILのリップル成分の変動に正確に追随することができる。図9は、本発明の第1の実施形態の変形例に係るDC/DCコンバータの構成を示すブロック図である。図9のコンバータ制御回路1Aは、スイッチング素子M1がオフであり、スイッチング素子M2がオンであるとき、出力端子2からインダクタL1及びスイッチング素子M2を介して接地端子に逆流電流が流れる兆候を検出し、この逆流電流が流れることを阻止する。図9のコンバータ制御回路1Aは、図1のコンバータ制御回路1の構成に加えて、逆流電流を検出するためのコンパレータ51をさらに備えている。コンパレータ51の反転入力端子はノードLXに接続され、非反転入力端子は接地されている。コンパレータ51は、スイッチング素子M2がオンであるとき、ノードLXの電位と接地電位とを比較し、逆流電流に起因した電位差が生じているか否かを判断する。逆流電流が流れているとき、コンパレータ51は逆流電流検出信号BKOをドライバ回路13Aに送る。図9のドライバ回路13Aは、図1のドライバ回路13と同様に動作することに加えて、コンパレータ51から逆流電流検出信号BKOを受信したとき、スイッチング素子M1,M2の両方をオフにする。コンパレータ51が逆流電流を検出して、スイッチング素子M1,M2の両方がオフになった場合でも、リップル信号生成回路15はインダクタ電流ILのリップル成分と相似な第2の帰還電圧VFB2を生成し続ける。このため、逆流電流が消えたとき、ドライバ回路13Aは、すぐに、制御信号HYSOに従ってスイッチング素子M1,M2のオン/オフの制御を再開することができる。図9のDC/DCコンバータによれば、図1のDC/DCコンバータの効果に加えて、逆流電流の影響を受けることを防ぐことができる。第2の実施形態.図10は、本発明の第2の実施形態に係るDC/DCコンバータの構成を示すブロック図である。本実施形態のDC/DCコンバータは、出力電圧の変動を抑圧するように、特に、出力端子に接続されたインダクタのインダクタ電流のリップル成分の周波数を一定にし、これにより、出力電圧のリップル成分の周波数を一定にするように動作する。図10において、コンバータ制御回路1Bは、図1のコンバータ制御回路1のオン時間調整回路17に代えて、定電流源を内蔵したオン時間調整回路17Aを備えている。オン時間調整回路17Aは、入力電圧VIN、出力電圧VOUT、及び制御信号HYSOを参照しない。図11は、図10のオン時間調整回路17Aの構成を示すブロック図である。オン時間調整回路17Aは、定電流源61と、インバータINV41と、反転信号INVOに従ってよって比較結果信号CMPOに従って動作するスイッチング素子M61と、コンパレータ43と、キャパシタC41と、基準電圧源とを備える。定電流源61は、キャパシタ41の接地されていない側の端子に接続される。スイッチング素子M61は、キャパシタC41の接地されていない側の端子と、接地端子との間に接続される。スイッチング素子M61は、反転信号INVOがローレベルである時間期間すなわち第3の帰還電圧VFB3が基準電圧VREF以上である時間期間にわたって切断され、反転信号INVOがハイレベルである時間期間すなわち第3の帰還電圧VFB3が基準電圧VREF未満である時間期間にわたって短絡される。従って、キャパシタC41は、反転信号INVOがローレベルである時間期間は充電され、反転信号INVOがハイレベルである時間期間は放電される。以下、図12を参照して、図10のDC/DCコンバータの動作について説明する。図12は、図10のDC/DCコンバータにおける各信号の波形を示すタイミングチャートである。キャパシタC41には定電流源61から一定の電流が供給され、充電及び放電を繰り返すので、キャパシタ電圧は周期的に変化する。反転信号INVOがローレベルであるとき例えば図8の時間区間t1~t2、キャパシタ電圧VMONは増大し、キャパシタ電圧VMONが基準電圧VREFIを超えると、コンパレータ43は制御電圧HYSOをハイレベルにする。反転信号INVOがハイレベルであるとき例えば図8の時間区間t2~t3、キャパシタ電圧VMONは減少し、キャパシタ電圧VMONが基準電圧VREFI未満になると、コンパレータ43は制御電圧HYSOをローレベルにする。以後、上記動作を繰り返す。キャパシタC11,C12の容量は、インダクタ電流ILのリップル成分の周波数をfとするとき、数3を満たすように選択される。以上説明したように、本実施形態のDC/DCコンバータは、インダクタ電流ILのリップル成分の周波数を一定にするように動作し、これにより、出力電流の変動を抑圧することができる。コンバータ制御回路1,1A,1Bのそれぞれは、例えば集積回路として構成されてもよい。スイッチング素子M1,M2を、このようなコンバータ制御回路1,1A,1Bの集積回路の一部にしてもよい。また、図5~図6、図9を参照して説明した第1の実施形態の変形例と、第2の実施形態とを組み合わせてもよい。本発明の各実施形態に係るDC/DCコンバータによれば、リップル信号生成回路15が制御信号HYSOに従って動作し、制御信号HYSOがローレベルであるときはVIN-VOUTに基づいて第2の帰還電圧VREF2を生成し、制御信号HYSOがハイレベルであるときは-VOUTに基づいて第2の帰還電圧VREF2を生成する。従って、DC/DCコンバータがDCMdiscontinuousconductionmode及びCCMcontinuousconductionmodeのいずれのモードで動作するときであっても、インダクタ電流ILのリップル成分PWM信号の波形に相似な波形を有する第2の帰還電圧VFB2を確実に生成することができる。インダクタ電流ILの直流成分に相当する第1の帰還信号VFB1と、インダクタ電流ILの交流成分に相当する第2の帰還信号VFB2とを別個に取得し、これらを合成して第3の帰還電圧VFB3を生成することにより、元のインダクタ電流ILのリップル成分の変動に正確に追随することができる。本発明の各実施形態によれば、リップル信号生成回路15が、VIN-VOUTに従って動作するので、入力電圧VIN及び出力電圧VOUTの両方が変動した場合であっても、インダクタ電流のリップル成分の大きさ第1の実施形態又は周波数第2の実施形態を一定にするように動作可能である。従って、出力電圧VOUTのリップル成分の大きさ又は周波数を一定にするように動作可能である。本発明の各実施形態によれば、異なるインダクタンスのインダクタを用いた場合であっても、安定に動作可能である。本発明の各実施形態によれば、高周波数動作が可能なDC/DCコンバータを提供することができる。本発明の各実施形態によれば、ピーク電流を補償することができる。本発明の各実施形態によれば、インダクタ電流のリップル成分の大きさ又は周波数を一定にするように動作し、これにより、出力電流の変動を抑圧するようにDC/DCコンバータを制御するDC/DCコンバータの制御回路を提供することができる。本発明の各実施形態によれば、さらに、そのような制御回路を備えたDC/DCコンバータを提供することができる。"