2次元構造のグラフェン電極と、前記グラフェン電極のグラフェン端に結合した2次元構造のボロンナイトライド半導体層とを備えることを特徴とする半導体デバイス。前記グラフェン電極は、前記ボロンナイトライド半導体層を間に挟んで両側に設けられており、前記グラフェン電極をソース電極及びドレイン電極とし、前記ボロンナイトライド半導体層をチャネルとしたトランジスタを備えることを特徴とする、請求項1に記載の半導体デバイス。前記グラフェン電極は、前記ボロンナイトライド半導体層を間に挟んで両側に設けられており、前記ボロンナイトライド半導体層は、一側の領域にp型不純物がドーピングされており、他側の領域にn型不純物がドーピングされており、前記グラフェン電極をp側電極及びn側電極とし、前記ボロンナイトライド半導体層の前記一側の領域をp型半導体層とし、前記ボロンナイトライド半導体層の前記他側の領域をn型半導体層とした発光素子又は受光素子を備えることを特徴とする、請求項1に記載の半導体デバイス。2次元構造のグラフェン電極を形成し、前記グラフェン電極のグラフェン端に結合するように2次元構造のボロンナイトライド半導体層を形成することを特徴とする半導体デバイスの製造方法。前記グラフェン電極を形成する工程において、互いに間隔をあけて設けられた第1領域及び第2領域のそれぞれにグラフェン電極を形成し、前記ボロンナイトライド半導体層を形成する工程において、前記第1領域に形成された前記グラフェン電極のグラフェン端から前記第2領域へ向けて成長するボロンナイトライドと、前記第2領域に形成された前記グラフェン電極のグラフェン端から前記第1領域へ向けて成長するボロンナイトライドとが互いに結合するように、前記第1領域と前記第2領域との間の領域にボロンナイトライド半導体層を形成することを特徴とする、請求項4に記載の半導体デバイスの製造方法。前記グラフェン電極を形成する工程において、前記第1領域及び前記第2領域の少なくとも一方の領域に、突出部を有するグラフェン電極を形成し、前記ボロンナイトライド半導体層を形成する工程において、前記グラフェン電極の突出部のグラフェン端から他方の領域へ向けて成長するボロンナイトライドによって前記第1領域に形成された前記グラフェン電極と前記第2領域に形成された前記グラフェン電極とが部分的に接続されるようにボロンナイトライド半導体層を形成することを特徴とする、請求項5に記載の半導体デバイスの製造方法。しかしながら、上述のように、トランジスタのチャネル材料としてグラフェンを用いる場合、グラフェンのバンドギャップが非常に小さいことを考慮すると、例えば電力変換機器や電源装置等に用いられる高耐圧デバイスを実現するのは難しい。また、例えば太陽光発電装置において用いられる発光受光デバイスとして、紫外発光受光デバイスが有用であると考えられる。しかしながら、例えばpn接合型発光受光デバイスのp型半導体層及びn型半導体層にグラフェンを用いる場合、グラフェンのバンドギャップを制御したとしても、紫外発光受光デバイスを実現するのは難しい。そこで、グラフェンの特性を生かしつつ、高耐圧デバイスを実現したい。また、グラフェンの特性を生かしつつ、紫外発光受光デバイスを実現したい。本半導体デバイスは、2次元構造のグラフェン電極と、グラフェン電極のグラフェン端に結合した2次元構造のボロンナイトライド半導体層とを備えることを要件とする。本半導体デバイスの製造方法は、2次元構造のグラフェン電極を形成し、グラフェン電極のグラフェン端に結合するように2次元構造のボロンナイトライド半導体層を形成することを要件とする。したがって、本半導体デバイス及びその製造方法によれば、グラフェンの特性を生かしつつ、高耐圧デバイスを実現することができるという利点がある。また、グラフェンの特性を生かしつつ、紫外発光受光デバイスを実現することができるという利点がある。以下、図面により、本発明の実施の形態にかかる半導体デバイス及びその製造方法について説明する。[第1実施形態]まず、第1実施形態にかかる半導体デバイス及びその製造方法について、図1~図3を参照しながら説明する。本実施形態の半導体デバイスは、図1に示すように、2次元構造のグラフェン1からなるグラフェン電極2、3と、グラフェン電極2、3のグラフェン端に結合した2次元構造のボロンナイトライドBN4からなるボロンナイトライド半導体層5とを備える。つまり、本半導体デバイスは、電極2、3を構成するグラフェンシート1と半導体層5を構成するボロンナイトライドシート4とを同一平面上で2次元的に接合したデバイス構造を有するグラフェン/ボロンナイトライド複合デバイスである。なお、2次元構造をシート状構造ともいう。ここで、グラフェンシート1は、単層であっても良いし、複数層であっても良い。同様に、ボロンナイトライドシート4は、単層であっても良いし、複数層であっても良い。本半導体デバイスは、グラフェン電極2、3がボロンナイトライド半導体層5を間に挟んで両側に設けられており、グラフェン電極2、3をソース電極及びドレイン電極とし、ボロンナイトライド半導体層5をチャネルとしたトランジスタ6を備える。なお、図1では、ゲート電極や絶縁膜等は省略している。ここでは、複数のトランジスタ6が同一基板7上に集積された半導体デバイスである。また、各電極2、3は配線を兼ねるものである。なお、ボロンナイトライド半導体層5は、チャネルとして機能し、ボロンナイトライド4からなるチャネルであるため、ボロンナイトライドチャネルともいう。ここで、グラフェン電極2、3は、電極や配線として機能しうる金属的性質を有するグラフェン1、即ち、金属グラフェン1からなる。つまり、グラフェン電極2、3は、電極や配線として機能しうるような幅及び層数のグラフェン1からなる。また、ボロンナイトライド半導体層5は、チャネルとして機能しうる半導体的性質を有するボロンナイトライド4、即ち、半導体ボロンナイトライド4からなる。ボロンナイトライド半導体層5は、その周囲が後述するようにゲート絶縁膜8で覆われており、チャネルとして機能する。つまり、本半導体デバイスでは、トランジスタ6のソース電極2及びドレイン電極3に、高電子移動度、透明性可視光透明性、フレキシブル性などの特性を有する2次元構造のグラフェン1を用いる。一方、トランジスタ6のチャネルに、ワイドバンドギャップ約5.97eV程度の半導体材料であり、かつ、ホワイトグラフェンと別称されるように、グラフェン1と同様に、透明性可視光透明性、フレキシブル性などの特性を有する2次元構造のボロンナイトライド4を用いる。このように、ワイドバンドギャップ半導体として従来用いられているシリコンカーバイド炭化ケイ素やガリウムナイトライド窒化ガリウムのバンドギャップが約3eV程度であるのに対し、バンドギャップが約5.97eV程度のボロンナイトライド4窒化ホウ素を用いることで、さらに高耐圧のデバイスを実現することが可能となる。また、トランジスタ6のソース電極2、ドレイン電極3及びチャネル5のいずれにも2次元構造を有する材料を用いるため、容易に極薄の平面デバイスを作製することが可能となる。つまり、2次元構造を有する高耐圧デバイスを実現することが可能となる。また、トランジスタ6のソース電極2、ドレイン電極3及びチャネル5に用いるグラフェン1とボロンナイトライド4はいずれもフレキシブル性を有する。このため、グラフェン1及びボロンナイトライド4のフレキシビリティを利用すべく、トランジスタ6を支持する基板支持基板7として、例えばプラスチック基板などのフレキシブルな基板例えばフレキシブル絶縁基板を用いることで、フレキシブルなデバイスを実現することが可能となる。また、トランジスタ6のソース電極2、ドレイン電極3及びチャネル5に用いるグラフェン1とボロンナイトライド4はいずれも透明性を有する。このため、グラフェン1及びボロンナイトライド4の透明性を利用すべく、トランジスタ6を支持する基板7として、例えばガラスや石英などの透明基板透明絶縁基板を用いることで、透明なデバイスを実現することが可能となる。例えば、デバイス全体として可視光透明性を有するものとすることができるため、家屋、建物、車等の窓ガラス等に設けるデバイスとして利用することもできる。なお、トランジスタ6を支持する基板7は、これらのプラスチック基板や透明基板に限られるものではなく、種々の絶縁基板、半絶縁基板又は絶縁膜を備える基板を用いることができる。このように、グラフェン1及びボロンナイトライド4という2種類の材料を用い、それぞれの特性を利用することで、例えば電力変換機器や電源装置等に用いられる高耐圧デバイス例えば高耐圧の透明電源デバイスを実現することができる。また、その用途に応じて、フレキシブル性や透明性を有するデバイスを実現することもできる。これに対し、トランジスタのソース電極、ドレイン電極及びチャネルの全てにグラフェンを用いる場合、シームレスな構造が得られるものの、グラフェンのバンドギャップ0~数百meVが非常に小さいことを考慮すると、高耐圧デバイスを実現するのは難しい。なお、グラフェンの構造やデバイス構造によってバンドギャップを制御することは可能である。例えば、グラフェンリボン構造例えば幅約10nm以下程度のようにグラフェンを細線化したり、2層グラフェンをチャネルとしたダブルゲート構造としたりすることでバンドギャップを広くした半導体グラフェンを用いることも考えられる。しかしながら、このようなグラフェンの構造やデバイス構造を実現するのは容易ではない。また、通常、トランジスタのソース電極及びドレイン電極は低抵抗にする必要があるが、ボロンナイトライドはバンドギャップが広いため、トランジスタのソース電極及びドレイン電極にボロンナイトライドを用いると高抵抗になってしまう。このため、トランジスタのソース電極及びドレイン電極にもボロンナイトライドを用いると、即ち、トランジスタのソース電極、ドレイン電極及びチャネルの全てにボロンナイトライドを用いると、デバイスとして利用することが難しくなる。なお、ボロンナイトライド半導体層5は、n型不純物をドーピングしてn型半導体層とすることも、p型不純物をドーピングしてp型半導体層とすることも容易である。ボロンナイトライド半導体層5をn型にするには、例えばシリコンSiをドーピングすれば良く、また、ボロンナイトライド半導体層5をp型にするには、例えばベリリウムBeやカーボンCをドーピングすれば良い。このため、トランジスタ6のチャネル5にボロンナイトライド4を用いることで、nチャネル型トランジスタとすることも、pチャネル型トランジスタとすることも容易である。また、ノーマリオフを実現するためのゲート電極周辺の構造を比較的容易に形成することも可能となり、ノーマリオフトランジスタを実現することも可能となる。なお、グラフェンをn型にするには、例えばカリウム窒素をドーピングすれば良く、また、グラフェンをp型にするには、例えば酸素をドーピングすれば良い。次に、本実施形態にかかる半導体デバイスの製造方法について、図2、図3を参照しながら説明する。まず、図2A、図3Aに示すように、酸化膜付きシリコン基板成長用基板10上に、触媒例えば鉄を例えば約500nm程度例えばスパッタにより堆積させて触媒薄膜11を形成する。なお、図3Aは図2AのX-X′線に沿う断面図である。次に、図2B、図3Bに示すように、ソース電極2を形成するソース電極領域2X及びドレイン電極3を形成するドレイン電極領域3Xに形成された触媒薄膜11の厚さを例えば約200nm程度にする。なお、図3Bは図2BのX-X′線に沿う断面図である。例えば、電子ビーム露光又はフォトリソグラフィ法等を用いてパターニングした後、反応性イオンエッチングRIE;ReactiveIonEtching、アルゴンイオンミリング又はウェットエッチング等によって表面側の触媒薄膜11を削り取る。続いて、図2C、図3Cに示すように、例えば熱CVDChemicalVaporDeposition法によって、成長温度約590°Cで、カーボンソースを含む成長用ガスとしてアセチレンC2H2約10のアセチレンアルゴン混合ガスをさらにアルゴンで希釈しながらC2H2/ArとArの流量はそれぞれ0.1と1000sccm、約1分間程度供給して、グラフェン1を成長させる。なお、図3Cは図2CのX-X′線に沿う断面図である。これにより、触媒薄膜11の厚さが約200nmの領域、即ち、ソース電極領域2X及びドレイン電極領域3Xには、数層のグラフェン1、即ち、2次元構造のグラフェン1が成長する。このようにして形成された2次元構造のグラフェン1は、ソース電極2及びドレイン電極3として機能しうる幅及び層数になっている。つまり、ソース電極領域2X及びドレイン電極領域3Xに、ソース電極2及びドレイン電極3として機能しうる幅及び層数を持つ金属グラフェン1が形成される。このようにして、グラフェン1からなるソース電極2、及び、グラフェン1からなるドレイン電極3が形成される。これに対し、この温度では、触媒薄膜11の厚さが約500nmの領域では、原料となるカーボンソースが拡散してしまい、グラフェン1は成長しない。本実施形態では、図2B、図3Bに示すように、ソース電極領域2X及びドレイン電極領域3X、即ち、触媒薄膜11の厚さが約200nmの領域が互いに間隔をあけて設けられるように、触媒薄膜11がパターニングされている。これにより、図2C、図3Cに示すように、互いに間隔をあけて設けられたソース電極領域2X及びドレイン電極領域3X第1領域及び第2領域のそれぞれにグラフェン1が形成される。特に、本実施形態では、ソース電極領域2X及びドレイン電極領域3Xのそれぞれに形成されたグラフェン1、即ち、グラフェンソース電極2及びグラフェンドレイン電極3は、それぞれ、チャネル5を形成するチャネル領域5Xに向けて突出する突出部突起部2A、3Aを有する。つまり、本実施形態では、ソース電極領域2Xに形成されたグラフェンソース電極2は、チャネル領域5Xに向けて突出する突出部2Aを有し、ドレイン電極領域3Xに形成されたグラフェンドレイン電極3は、チャネル領域5Xに向けて突出する突出部3Aを有する。このように、ソース電極領域2Xに形成されたグラフェンソース電極2及びドレイン電極領域3Xに形成されたグラフェンドレイン電極3は、いずれも、突起状の構造を有する。このようにして、チャネル領域5Xにおいて、ソース電極領域2Xに形成されたグラフェンソース電極2とドレイン電極領域3Xに形成されたグラフェンドレイン電極3との距離が最短距離になるようにしている。つまり、チャネル領域5Xの距離、即ち、ソース電極領域2Xに形成されたグラフェンソース電極2の突出部2Aとドレイン電極領域3Xに形成されたグラフェンドレイン電極3の突出部3Aとの間の距離、ソース電極領域2Xに形成されたグラフェンソース電極2の突出部2A以外の部分とドレイン電極領域3Xに形成されたグラフェンドレイン電極3の突出部3A以外の部分との間の距離、隣接するソース電極領域2Xに形成されたグラフェンソース電極2の間の距離、隣接するドレイン電極領域3Xに形成されたグラフェンドレイン電極3の間の距離のうち、チャネル領域5Xの距離が最短距離になるようにしている。これにより、後述するように、グラフェンソース電極2及びグラフェンドレイン電極3のグラフェン端に成長するボロンナイトライド4がチャネル領域5Xでのみ架橋して、グラフェンソース電極2とグラフェンドレイン電極3との間にボロンナイトライドチャネル5が形成されることになる[図2E、図3E参照]。ここでは、ソース電極領域2X及びドレイン電極領域3Xに形成されたグラフェン1の本体部2B、3Bは、幅が数百nm~数百μm程度であり、突出部2A、3Aは、幅が数nm~数百nm程度である。厚みは数層から数百層の範囲であれば良い。なお、グラフェン1の大きさ、即ち、ソース電極2及びドレイン電極3の大きさは、これに限られるものではなく、用途によってはこの範囲でなくても良い。なお、ここでは、ソース電極領域2X及びドレイン電極領域3Xの両方の領域に突出部2A、3Aを有するグラフェンソース電極2及びグラフェンドレイン電極3を形成しているが、これに限られるものではなく、ソース電極領域及びドレイン電極領域の少なくとも一方の領域に突出部を有するグラフェンを形成すれば良い。なお、グラフェン1を成長させるために用いる触媒薄膜11の材料は、鉄に限定されるものではなく、例えば、Co、Ni、Cuなどの金属、これらの合金、酸化物、炭化物及び窒化物などを用いても良い。なお、炭化物を用いる場合、グラフェン1の成長方法はCVD法に限られるものではなく、例えば加熱により金属を昇華させることによってグラフェン1を成長させることもできる。また、触媒の助触媒として、例えばTi、Al、Mo、Au、Ta、Ptなどの金属、これらの合金、酸化物及び窒化物などを用いても良い。つまり、例えばFe、Co、Ni、Cuなどの金属、これらの合金、酸化物及び窒化物のいずれか一種以上の触媒と、例えばTi、Al、Mo、Au、Ta、Ptなどの金属、これらの合金、酸化物及び窒化物のいずれか一種以上の助触媒とを組み合わせて用いても良い。さらに、成長方法としては、例えばリモートプラズマCVD法、プラズマCVD法などを用いても良く、特に限定されるものではない。また、成長用ガスも、C2H2以外にCH4、C2H4を始めとする炭化水素やベンゼン等の有機材料、C2H5OH2のようなアルコール材料を用いても良い。続いて、図2D、図3Dに示すように、ソース電極領域2X及びドレイン電極領域3X以外の領域、即ち、グラフェン1が成長していない領域に形成されている触媒薄膜11の表面が、ソース電極領域2X及びドレイン電極領域3Xに成長しているグラフェン1よりも下側になるように、グラフェン1が成長していない領域の触媒薄膜11を削り取る。例えば、塩酸等を用いたウェットエッチング又はドライエッチングによって、グラフェン1が成長していない領域の触媒薄膜11の表面側を、例えば約300nm程度以上削り取る。なお、図3Dは図2DのX-X′線に沿う断面図である。なお、この触媒薄膜11を削り取る工程の後に、あるいは、この触媒薄膜11を削り取る工程の前に、必要であれば、ソース電極領域2X及びドレイン電極領域3Xに形成されているグラフェン1の端を露出させるために、例えば酸素アッシング、酸素雰囲気中での加熱、あるいは、イオンミリング等を行なっても良い。なお、グラフェン端を露出させる方法は、これらに限られるものではなく、他の物理的又は化学的な手法を用いても良い。続いて、図2E、図3Eに示すように、例えばBBr3とNH3を用いたALDAtomicLayerDeposition法によって、成長温度約750°Cで、ボロンナイトライド4を成長させる。なお、図3Eは図2EのX-X′線に沿う断面図である。さらに、成長方法としては、例えばリモートプラズマCVD法、プラズマCVD法、CVD法、ないしはMOCVD法などを用いても良く、特に限定されるものではない。また、成長用ガスも、BBr3とNH3以外にもアンモニアボランborazane、ジボランB2H6とNH3、塩化ボランBCl3とNH3、トリメチルボレートとN2ガスなどを用いても良い。また、プラズマを用いた成長法の場合、NH3やN2ガスをプラズマにより容易に分解可能であるため、多様な原料の組み合わせが可能であり、特に限定されるものではない。ここでは、ボロンナイトライド4は、上述のように、ソース電極領域2X及びドレイン電極領域3Xに形成されているグラフェンソース電極2及びグラフェンドレイン電極3のそれぞれのグラフェン端を起点として成長する。つまり、ソース電極領域2X及びドレイン電極領域3Xに形成されている数層のグラフェン1の端を終端するように、数層のボロンナイトライド4、即ち、2次元構造のボロンナイトライド4が成長する。この場合、ボロンナイトライド4は、2次元構造を有する材料であって、層状構造を有するグラフェン1と同様に、2次元構造を有する材料であって、層状構造を有するため、格子整合性良く、全てのグラフェン1の端からボロンナイトライド4を成長させることが可能である。特に、本実施形態では、ボロンナイトライド4の成長時間を制御することによって、上述のように、ソース電極領域2X及びドレイン電極領域3Xに形成されたグラフェンソース電極2及びグラフェンドレイン電極3の突出部2A、3Aによって最短距離になっているチャネル領域5Xのみで架橋するようにしている。つまり、グラフェン1の端に成長するボロンナイトライド4がチャネル領域5Xでのみ架橋し、グラフェンソース電極2とグラフェンドレイン電極3との間にボロンナイトライドチャネル5が形成される。この場合、チャネル領域5X以外では、ボロンナイトライド4は架橋せず、グラフェン端を終端するだけであるため、デバイス特性に影響することはない。このように、グラフェンソース電極2及びグラフェンドレイン電極3の形状を制御することによって、ボロンナイトライドチャネル5の形成場所を任意に設定することが可能である。また、汚れ等の原因になりやすいグラフェン端をボロンナイトライド4で終端することが可能となり、ボロンナイトライド4は電気的に安定であるため、デバイス特性を向上させることが可能である。このようにして、グラフェン1の端に結合するように2次元構造のボロンナイトライド4が形成される。本実施形態では、ソース電極領域2Xに形成されたグラフェンソース電極2のグラフェン端からドレイン電極領域3Xへ向けて成長するボロンナイトライド4と、ドレイン電極領域3Xに形成されたグラフェンドレイン電極3のグラフェン端からソース電極領域2Xへ向けて成長するボロンナイトライド4とが互いに結合するように、ソース電極領域2Xとドレイン電極領域3Xとの間の領域にボロンナイトライド半導体層5が形成される。特に、本実施形態では、ソース電極領域2X及びドレイン電極領域3Xのそれぞれに形成されたグラフェンソース電極2及びグラフェンドレイン電極3の突出部2A、3Aのそれぞれのグラフェン端から成長するボロンナイトライド4によってグラフェンソース電極2とグラフェンドレイン電極3とが部分的に接続されるようにボロンナイトライド半導体層5が形成される。なお、上述のグラフェン電極2、3を形成する工程において、ソース電極領域2X及びドレイン電極領域3Xの少なくとも一方の領域に、突出部を有するグラフェン電極を形成し、ボロンナイトライド半導体層5を形成する工程において、グラフェン電極の突出部のグラフェン端から他方の領域へ向けて成長するボロンナイトライドによってソース電極領域2Xに形成されたグラフェンソース電極2とドレイン電極領域3Xに形成されたグラフェンドレイン電極3とが部分的に接続されるようにボロンナイトライド半導体層5を形成しても良い。このようにして形成された2次元構造のボロンナイトライド4からなるボロンナイトライド半導体層5は、後述するように、その周囲にゲート絶縁膜8が形成され、チャネルとして機能する。つまり、チャネル領域5Xに、チャネルとして機能しうる半導体的性質を有するボロンナイトライド4、即ち、半導体ボロンナイトライド4からなるボロンナイトライド半導体層5が形成される。なお、例えばノーマリオフトランジスタを実現する場合など、p型不純物又はn型不純物のドーピングが必要な場合、このボロンナイトライド成長工程の後に、ボロンナイトライド4へのp型不純物又はn型不純物のドーピングを行なえば良い。続いて、図2F、図3Fに示すように、チャネル領域5Xに形成されたボロンナイトライド4の周囲を覆うように、即ち、ボロンナイトライドチャネル5の上方及び側方を覆うように、ゲート絶縁膜8を形成する。なお、図3Fは図2FのX-X′線に沿う断面図である。例えば電子ビーム露光又はフォトリソグラフィ法等によってパターニングを行なった後、例えばALD法、MBEMolecularBeamEpitaxy法、スパッタ法、蒸着法等によって絶縁膜材料例えばHfO2を約20nm程度を堆積させ、例えばリフトオフ等によってゲート絶縁膜8を形成する。次いで、ゲート絶縁膜8上にゲート電極9を形成する。例えば電子ビーム露光又はフォトリソグラフィ法等によってパター二ングを行なった後、例えばスパッタ法、蒸着法等によってゲート電極材料を堆積させ、例えばリフトオフ等によって所望の箇所にゲート電極9を形成する。ここでは、ゲート電極材料としてTiを約5nm程度、Auを約500nm程度堆積させ、Ti/Auからなる2層構造のゲート電極9を形成する。そして、図示していないが、各電極2、3、9に接続される引き出し電極及び配線を形成する。なお、この引出電極及び配線形成工程は、後述の支持膜形成工程以降のいずれかの段階で行なうようにしても良い。このようにして、トランジスタ構造デバイス構造が形成される。続いて、図2G、図3Gに示すように、トランジスタ構造の上方の全面に、例えばスピンコート、ディップコート、CVD法等によって、例えば樹脂等を塗布して、支持膜保持膜12を形成する。なお、図3Gは図2GのX-X′線に沿う断面図である。ここで、支持膜12の材料としては、例えば、エポキシやポリイミドなどの熱硬化性樹脂、アクリル、ポリエチレン、塩化ビニルなどの熱可塑性樹脂などを用いれば良い。最後に、図2H、図3Hに示すように、シリコン基板10及び触媒薄膜11を全て除去した後、図2I、図3Iに示すように、別途用意した支持基板7例えばフレキシブル基板、透明基板など上に転写する。例えば、シリコン基板10及び触媒薄膜11を除去したデバイス構造は、SOGスピンオングラス膜や絶縁体例えばアクリルやポリエチレンなどの樹脂から構成された有機系の絶縁体によって、支持基板7上に貼り付けて固定すれば良い。これにより、半導体デバイス13が完成する。なお、図3Hは図2HのX-X′線に沿う断面図であり、図3Iは図2IのX-X′線に沿う断面図である。なお、本実施形態では、ゲート電極形成工程の後のいずれかの段階で、各電極2、3、9に接続される引き出し電極及び引き出し配線を形成するようにしているが、これに限られるものではない。例えば、各電極2、3、9に接続される引き出し電極及び引き出し配線を、予め転写用の支持基板7上に設けておき、トランジスタ構造を支持基板7に貼り付けるだけで、トランジスタ6の各電極2、3、9が引き出し電極及び引き出し配線に接続されるようにしても良い。また、グラフェンソース電極2及びグラフェンドレイン電極3を形成する際に、これらに接続される配線パターン、即ち、グラフェン1からなる配線パターングラフェン配線;引き出し電極及び引き出し配線を含むを形成するようにしても良い。この場合、配線パターンを形成する箇所の触媒薄膜の厚さを制御することで、必要な箇所のみにグラフェンからなる配線パターンを形成することができる。したがって、本実施形態にかかる半導体デバイス及びその製造方法によれば、高電子移動度、透明性、フレキシブル性などの特性を有するグラフェン1を用い、その特性を生かしつつ、高耐圧デバイスを実現することができるという利点がある。なお、上述の実施形態では、グラフェンソース電極2及びグラフェンドレイン電極3とは別に金属ゲート電極9を形成しており、ゲート電極をソース電極及びドレイン電極と同一平面上に形成していないが、これに限られるものではない。例えば図4、図5に示すように、グラフェンソース電極2及びグラフェンドレイン電極3と同一平面上に、グラフェンゲート電極9Aを形成するとともに、ゲート絶縁膜8の上方からグラフェンゲート電極9Aの上方まで延び、ゲート絶縁膜8とグラフェンゲート電極9Aとを接続する金属ゲート電極9Bを形成するようにしても良い第1変形例。つまり、グラフェンゲート電極9Aと金属ゲート電極9Bとからなるトップゲート電極9Cを設けるようにしても良い。なお、トップゲート電極9Cは配線を兼ねるものである。また、金属ゲート電極9Bをトップゲート電極と見る場合には、グラフェンゲート電極9Aはグラフェンゲート配線ゲート電極用グラフェン配線となる。この場合、グラフェンゲート配線を、グラフェンソース電極2及びグラフェンドレイン電極3と同一平面上に形成していることになる。なお、この場合、グラフェンゲート電極9Aに接続される配線パターンを、グラフェンゲート電極を形成する際に形成するようにしても良い。配線パターンを形成する箇所の触媒薄膜の厚さを制御することで、必要な箇所のみにグラフェンからなる配線パターンを形成することができる。このような構成にする場合も、図4、図5に示すように、上述の実施形態の製造方法と同様の方法によって作製することができる。なお、図4、図5では、上述の実施形態と同一のものには同一の符号を付している。また、上述の実施形態では、グラフェンソース電極2及びグラフェンドレイン電極3とは異なる平面上に金属ゲート電極9を形成しているが、これに限られるものではない。例えば図6、図7に示すように、グラフェンソース電極2及びグラフェンドレイン電極3とは異なる平面上にグラフェンゲート電極9Dを形成しても良い第2変形例。つまり、ボロンナイトライドチャネル5の下方からボロンナイトライドチャネル5の側方へ引き出されて延びており、かつ、グラフェンソース電極2及びグラフェンドレイン電極3に対して下方に位置するように、グラフェンゲート電極9Dを形成し、ボロンナイトライドチャネル5とグラフェンゲート電極9Dとの間をゲート絶縁膜8で埋め込むようにしても良い。このグラフェンゲート電極9Dを、グラフェン埋め込みゲート電極ともいう。このような構成にする場合も、図6、図7に示すように、上述の実施形態の製造方法と同様の方法によって作製することができる。なお、図6、図7では、上述の実施形態と同一のものには同一の符号を付している。具体的には、以下のようにすれば良い。まず、上述の実施形態における製造方法の触媒薄膜11を削り取る工程において、同様の方法で、図6B、図7Bに示すように、ソース電極領域2X、ドレイン電極領域3X及びゲート電極9Dを形成するゲート電極領域9X以外の領域の触媒薄膜11を削り取る。また、ゲート電極領域9Xの触媒薄膜11の厚さが例えば約200nm程度になるように、同様の方法で例えばフォトリソグラフィ及びイオンミリング等によって、ゲート電極領域9Xの触媒薄膜11を削り取る。一方、ソース電極領域2X及びドレイン電極領域3Xの触媒薄膜11は削り取らないで、その厚さを例えば約500nm程度のままとする。なお、図6Bでは、ソース電極領域2X及びドレイン電極領域3Xと、ゲート電極領域9Xとで、触媒薄膜11の厚さが異なるため、異なる濃さで示している。なお、図7Bは図6BのX-X′線に沿う断面図である。次に、上述の実施形態における製造方法のグラフェン1を成長させる工程において、図6C、図7Cに示すように、異なる厚さを有する触媒薄膜11上にもグラフェンを成長させることができる条件を用いてグラフェン1を成長させる。例えば熱CVD法によって、成長温度約650°Cで、アセチレン約10のアセチレンアルゴン混合ガスをさらにアルゴンで希釈しながらC2H2/ArとArの流量はそれぞれ0.2と1000sccm、約5分間程度供給して、グラフェン1を成長させる。なお、図7Cは図6CのX-X′線に沿う断面図である。このような成長条件下において、触媒薄膜11の厚さが約500nmの領域、即ち、ソース電極領域2X及びドレイン電極領域3Xでは、厚さ約10nm程度の数層のグラフェン1が成長し、触媒薄膜11の厚さが約200nmの領域、即ち、ゲート電極領域9Xでは、厚さ約100nm程度の数層のグラフェン1が成長する。なお、図6Cでは、ソース電極領域2X及びドレイン電極領域3Xと、ゲート電極領域9Xとで、グラフェン1の厚さが異なるため、異なる濃さで示している。この場合、ゲート電極領域9Xは、チャネル領域5Xの下方からチャネル領域5Xの側方まで引き出されて延びており、ソース電極領域2X及びドレイン電極領域3Xのグラフェン1が成長する触媒薄膜11の表面の位置に対してゲート電極領域9Xのグラフェン1が成長する触媒薄膜11の表面の位置が下方に位置する。このため、チャネル領域5Xの下方からチャネル領域5Xの側方まで引き出されて延び、かつ、グラフェンソース電極2及びグラフェンドレイン電極3に対して下方に位置するグラフェンゲート電極9Dが形成される。次に、上述の実施形態のおける製造方法のボロンナイトライド4を成長させる工程において、同様の成長条件でボロンナイトライド4を成長させると、図6D、図7Dに示すように、ソース電極領域2X及びドレイン電極領域3Xに形成されているグラフェンソース電極2及びグラフェンドレイン電極3のグラフェン端に結合するようにボロンナイトライド4が成長する。一方、ゲート電極領域9Xでは、触媒薄膜11に掘り込まれた溝の中にグラフェン1が形成されており、グラフェン端が露出していないため、ゲート電極領域9Xに形成されているグラフェンゲート電極9Dのグラフェン端に結合するようにボロンナイトライド4は成長しない。なお、図7Dは図6DのX-X′線に沿う断面図である。次に、上述の実施形態における製造方法のゲート絶縁膜8を形成する工程において、同様の方法で、図6E、図7Eに示すように、ゲート絶縁膜8を形成する。この場合、ボロンナイトライドチャネル5とグラフェンゲート電極9Dとの間もゲート絶縁膜8で埋め込まれることになる。なお、図7Eは図6EのX-X′線に沿う断面図である。その後、上述の実施形態の製造方法と同様に、図6F、図7Fに示すように、支持膜12を形成し、図6G、図7Gに示すように、シリコン基板10及び触媒薄膜11を除去した後、支持基板7絶縁基板;例えばフレキシブル基板、透明基板などに転写することで、半導体デバイス13が完成する。この場合、本変形例では、グラフェンソース電極2及びグラフェンドレイン電極3の下方の位置にグラフェンゲート電極9Dが設けられているため、例えば、支持基板7上に、グラフェンソース電極2及びグラフェンドレイン電極3を支持する絶縁性の支持部23を形成しておけば良い。なお、図7Fは図6FのX-X′線に沿う断面図であり、図7Gは図6GのX-X′線に沿う断面図である。なお、本変形例では、例えば、シリコン基板10及び触媒薄膜11を除去した後に、裏面側に、各電極2、3、9Dに接続される引き出し電極及び引き出し配線を形成すれば良い。また、例えば、各電極2、3、9Dに接続される引き出し電極及び引き出し配線を、支持部23を有する支持基板7上に設けておき、トランジスタ構造を支持基板7に貼り付けるだけで、トランジスタ6の各電極2、3、9Dが引き出し電極及び引き出し配線に接続されるようにしても良い。また、例えば、グラフェンソース電極2、グラフェンドレイン電極3、グラフェンゲート電極9Dを形成する際に、これらに接続される配線パターン、即ち、グラフェン1からなる配線パターンを形成するようにしても良い。この場合、配線パターンを形成する箇所の触媒薄膜の厚さを制御することで、必要な箇所のみにグラフェンからなる配線パターンを形成することができる。また、支持部23を配線層として構成しても良い。例えば、支持部23を、グラフェンソース電極2及びグラフェンドレイン電極3に接続される配線パターンを備える配線層として構成しても良い。また、この変形例において、ゲート絶縁膜8と支持膜12とを同一の材料によって形成しても良い。この場合、支持膜を設けずに、ゲート絶縁膜を全面に形成することで、ゲート絶縁膜を支持膜として用いても良い。また、図8A、Bに示すように、ゲート絶縁膜を設けずに、支持膜を全面に形成することで、支持膜をゲート絶縁膜として用いても良い第3変形例。これにより、プロセスを単純化することが可能となる。なお、図8Bは図8AのX-X′線に沿う断面図である。また、上述の実施形態及び変形例では、半導体デバイスを構成する支持基板上に、引き出し電極及び引き出し配線を含む配線パターンを形成するようにしているが、これに限られるものではない。例えば図9に示すように、グラフェン1からなる配線パターン14グラフェン配線;電極及び引き出し配線を含むを形成し、これを、支持基板15絶縁基板;例えば透明基板、フレキシブル基板など上に設けて配線基板16を作製する第4変形例。そして、この配線基板16に、上述のようにして作製したデバイスパターンデバイス構造を有する半導体デバイス13デバイス基板を貼り合わせるようにしても良い。なお、ここでは、グラフェン配線14の電極部分は、グラフェン端がボロンナイトライド4によって終端されており、ボロンナイトライド4は電気的に安定であるため、デバイス特性を向上させることが可能である。なお、グラフェン配線14の電極部分のグラフェン端はボロンナイトライド4によって終端されていなくても良い。この場合、配線基板16のグラフェン配線14上に例えばチタン等の金属電極を形成しておき、貼り合わせる際に半導体デバイス13のグラフェン電極2、3に接触させた状態で加熱することで、界面にTiCが形成され、これによって接合されるようにすれば、これらの位置合わせを行なうことが可能となる。このほか、配線基板16のグラフェン配線14上及び半導体デバイス13のグラフェン電極2、3上のそれぞれに金電極を形成しておき、これらの金電極を圧着によって接合することで、これらの位置合わせを行なうことも可能である。また、配線基板16のグラフェン配線14上及び半導体デバイス13のグラフェン電極2、3上のそれぞれにはんだなどを設けておき、これらを金属接合することで、これらの位置合わせを行なうことも可能である。また、上述の実施形態では、半導体デバイス13として、トランジスタ構造を支持基板7に転写したデバイス構造を例に挙げて説明しているが、これに限られるものではない。例えば図10に示すように、上述の実施形態の変形例のデバイス構造例えば図6~図8参照を積み重ねて積層化し、絶縁膜17で埋め込むようにしても良い第5変形例。この場合、半導体デバイス13は、2次元構造のグラフェン電極グラフェンソース電極及びグラフェンドレイン電極2、3のグラフェン端に2次元構造のボロンナイトライド半導体層ボロンナイトライドチャネル5が結合したデバイス構造が積層された構造を有するものとなる。これにより、容易に高集積化が可能である。また、より高耐圧を実現することができる。また、上述の実施形態及び変形例では、ゲート電極とチャネルとの間にゲート絶縁膜を介在させているが、これに限られるものではなく、ゲート電極とチャネルとを、ゲート絶縁膜を介在させることなく、ショットキー接触させるようにしても良い。また、上述の実施形態及び変形例では、支持基板の表面側にゲート電極を設ける場合トップゲート構造;埋め込みゲート構造を例に挙げて説明しているが、これに限られるものではなく、例えば、支持基板の裏面側にゲート電極を設けたものバックゲート構造、あるいは、表面側及び裏面側にゲート電極を設けたものデュアルゲート構造としても良い。また、表面側に2つのゲート電極を設けた構造、フィールドプレートとして機能させるゲートあるいはソース電極を設けた構造、これらの構造を裏面電極によって実現した構造、又は、表面電極及び裏面電極を組み合わせてこれらの構造を実現した構造であっても良い。[第2実施形態]次に、第2実施形態にかかる半導体デバイス及びその製造方法について、図11、図12を参照しながら説明する。本実施形態にかかる半導体デバイスは、上述の第1実施形態の変形例のもの図6~図8参照に対し、図11、図12に示すように、2次元構造のグラフェン電極グラフェンソース電極2及びグラフェンドレイン電極3と2次元構造のボロンナイトライド半導体層ボロンナイトライドチャネル5との結合部接合部を覆う伝導体層18を備える点が異なる。つまり、本半導体デバイスでは、グラフェン1とボロンナイトライド4とは、2次元的に接合されている接合部の近傍で、さらに、伝導体層18を介して接合されたデバイス構造になっている。これば、バンドギャップが広いボロンナイトライド4をチャネル5として用いる場合、これとソース電極2及びドレイン電極3として用いるグラフェン1とをオーミック接合させるのが好ましいからである。そこで、グラフェン1とボロンナイトライド4との接合部に伝導体層18を設けることで、グラフェン1とボロンナイトライド4との接合部におけるコンタクト抵抗を下げるようにしている。ここで、伝導体層18の材料としては、例えば、TiCなどのカーバイド、AuGeなどの金合金、NiSi、AuSi、TiSiなどシリサイドなどの合金材料、Ni、Co、Fe、Au、Pt、Ti、Alなどの金属材料、ITOなどの透明電極材料、さらにはフラーレンなどの炭素材料や有機材料のうち、いずれか、又は、これらの組み合わせた積層構造を用いることができる。このうち、伝導体層18の材料としては、金属又は金属炭化物を用いるのが好ましい。このように、グラフェン1とボロンナイトライド4とを伝導体層18を介して接合することで実現するシームレスなデバイス構造によって、安定したデバイス特性を実現することが可能となる。次に、本実施形態にかかる半導体デバイスの製造方法について、図11、図12を参照しながら説明する。まず、上述の第1実施形態の変形例の場合図6、図7参照と同様に、図11A、図12Aに示すように、シリコン基板10上に触媒を堆積させて触媒薄膜11を形成し、図11B、図12Bに示すように、触媒薄膜11を加工し、図11C、図12Cに示すように、グラフェン1を成長させ、図11D、図12Dに示すように、ボロンナイトライド4を成長させる、各工程を行なう。なお、図12Aは図11AのX-X′線に沿う断面図であり、図12Bは図11BのX-X′線に沿う断面図であり、図12Cは図11CのX-X′線に沿う断面図であり、図12Dは図11DのX-X′線に沿う断面図である。次に、図11E、図12Eに示すように、グラフェン1とボロンナイトライド4との結合部、即ち、グラフェンソース電極2及びグラフェンドレイン電極3とボロンナイトライドチャネル5との接合部を覆うように伝導体層18を形成する。なお、図12Eは図11EのX-X′線に沿う断面図である。例えば、まず、電子ビーム露光又はフォトリソグラフィ法等によってパター二ングを行なう。次に、伝導体層18の材料として金属を用いる場合は例えばスパッタ法又は蒸着法によって、有機材料等を用いる場合は例えばスピンコート法又はディップコート法によって、伝導体層18の材料を堆積させ、例えばリフトオフ等によって所望の箇所に伝導体層18を形成する。なお、必要であれば、伝導体層18を形成した後に熱処理加熱を行なっても良い。例えば、TiCからなる伝導体層18を形成する場合、Tiを堆積させた後、約500°C以上約1000°C以下の温度で加熱を行ない、グラフェン1とTiを反応させることによってTiCからなる伝導体層18を形成することも可能である。その後、上述の第1実施形態の変形例の場合図6、図7参照と同様に、図11F、図12Fに示すように、ゲート絶縁膜8を形成し、図11G、図12Gに示すように、支持膜12を形成し、図示していないが、シリコン基板10及び触媒薄膜11を除去した後、支持基板7に転写することで、半導体デバイス13が完成する。なお、図12Fは図11FのX-X′線に沿う断面図であり、図12Gは図11GのX-X′線に沿う断面図である。なお、本実施形態において、ゲート絶縁膜8と支持膜12とを同一の材料によって形成しても良い。この場合、図13A、Bに示すように、支持膜を設けずに、ゲート絶縁膜を全面に形成することで、ゲート絶縁膜を支持膜として用いても良い。また、ゲート絶縁膜を設けずに、支持膜を全面に形成することで、支持膜をゲート絶縁膜として用いても良い。これにより、プロセスを単純化することが可能となる。なお、図13Bは図13AのX-X′線に沿う断面図である。したがって、本実施形態にかかる半導体デバイス及びその製造方法によれば、上述の第1実施形態の場合と同様に、高電子移動度、透明性、フレキシブル性などの特性を有するグラフェンを用い、その特性を生かしつつ、高耐圧デバイスを実現することができるという利点がある。なお、本実施形態では、上述の第1実施形態の変形例のデバイス構造図6~図8参照に対して伝導体層18を設ける場合を例に挙げて説明しているが、これに限られるものではなく、他のデバイス構造のものにも適用可能である。例えば、上述の第1実施形態のデバイス構造図1~図3参照や上述の第1実施形態の変形例のデバイス構造図4、図5、図9、図10参照にも適用可能である。[第3実施形態]次に、第3実施形態にかかる半導体デバイス及びその製造方法について、図14~図16を参照しながら説明する。本実施形態にかかる半導体デバイスは、上述の第1実施形態の変形例のもの図6~図8参照に対し、デバイス構造、即ち、グラフェン1及びボロンナイトライド4からなる電極配線構造がより高耐圧に適した構造になっている点で異なる。つまり、本半導体デバイスでは、図14に示すように、円形状のソース電極20と、切欠部を有するリング状のドレイン電極30と、リング状部分と直線状引出部分と四角形状部分とを有するゲート電極90とを備え、いずれの電極も2次元構造のグラフェン1からなる。なお、図14では各電極20、30、90の位置関係を模式的に示しているが、実際には、ゲート電極90はボロンナイトライド半導体層50の上方又は下方に位置する。また、グラフェンドレイン電極30は、グラフェンソース電極20の周囲に設けられており、グラフェンソース電極20とグラフェンドレイン電極30との間にグラフェンゲート電極90のリング状部分が位置するようになっている。また、グラフェンドレイン電極30の切欠部にグラフェンゲート電極90の直線状引出部分が位置するようになっている。このように、本半導体デバイスでは、グラフェン電極20、30はボロンナイトライド半導体層50を間に挟んで両側に設けられている。また、本半導体デバイスは、グラフェン電極20、30をソース電極及びドレイン電極とし、ボロンナイトライド半導体層50をチャネルとしたトランジスタ60を備える。なお、実際には、このように構成される複数のトランジスタ60が同一基板7上に集積された半導体デバイスである。また、各電極20、30、90は配線を兼ねるものである。なお、ボロンナイトライド半導体層50は、チャネルとして機能し、ボロンナイトライド4からなるチャネルであるため、ボロンナイトライドチャネルともいう。そして、ソース電極20を構成する2次元構造のグラフェン1の端、及び、ドレイン電極30を構成する2次元構造のグラフェン1の端に、2次元構造のボロンナイトライド4が結合しており、このボロンナイトライド4がグラフェンソース電極20とグラフェンドレイン電極30との間でチャネルとして機能するようになっている。つまり、グラフェンソース電極20とグラフェンドレイン電極30とが、ボロンナイトライドチャネル50を介して、同一平面上で2次元的に接合されている。本実施形態では、上述の第1実施形態の変形例の場合図6、図7参照と同様に、図15、図16に示すように、グラフェンソース電極20とグラフェンドレイン電極30とは異なる平面上にグラフェンゲート電極90が設けられている。つまり、ボロンナイトライドチャネル50の下方からボロンナイトライドチャネル50の側方まで引き出されて延び、かつ、グラフェンソース電極20及びグラフェンドレイン電極30に対して下方に位置するように、グラフェンゲート電極90が形成されている。そして、ボロンナイトライドチャネル50とグラフェンゲート電極90との間がゲート絶縁膜8で埋め込まれている。このグラフェンゲート電極90を、グラフェン埋め込みゲート電極ともいう。このようなデバイス構造では、ゲート電極90とドレイン電極30との間の距離を長くしながら、ゲート電極90とドレイン電極30との間のチャネル50の断面積を大きくすることができる。つまり、ゲート電極90とドレイン電極30との間の距離を長くすることで、耐圧をより高めることができる一方、ゲート電極90とドレイン電極30との間のチャネル50の断面積を大きくすることで、抵抗を低くすることができる。このように構成される半導体デバイスは、上述の第1実施形態の変形例の場合図6、図7参照と同様の製造方法によって作製することができる。以下、本実施形態の半導体デバイスの製造方法について、図15、図16を参照しながら説明する。なお、図16は、図15に平面図で示している構成の特定の断面を示すものではなく、ソース電極、ドレイン電極、ゲート電極、ゲート絶縁膜等の断面における位置関係を分かり易く示している。つまり、まず、図15A、図16Aに示すように、触媒を堆積させて触媒薄膜11を形成する。次に、図15B、図16Bに示すように、パターニングを行なった後、触媒薄膜11を加工することで、各電極領域2X、3X、9X以外の領域の触媒薄膜11を除去し、ソース電極領域2X及びドレイン電極領域3Xの触媒薄膜11を残し、ゲート電極領域9Xの触媒薄膜を削り取って薄くする。なお、図15では、ソース電極領域2X及びドレイン電極領域3Xと、ゲート電極領域9Xとで、触媒薄膜11の厚さが異なるため、異なる濃さで示している。本実施形態では、触媒薄膜11は、ソース電極領域2Xで円形状に残され、ドレイン電極領域3Xで切欠部を有するリング状に残され、ゲート電極領域9Xでリング状部分と直線状引出部分と四角形状部分とを有するように残される。さらに、ゲート電極領域9Xでは触媒薄膜11を表面側から削り取って、厚さが薄くされる。また、ゲート電極領域9Xは、チャネル領域5Xの下方からチャネル領域5Xの側方まで引き出されて延びており、ソース電極領域2X及びドレイン電極領域3Xのグラフェン1が成長する触媒薄膜11の表面の位置に対してゲート電極領域9Xのグラフェン1が成長する触媒薄膜11の表面の位置が下方に位置する。次いで、図15C、図16Cに示すように、グラフェン1を成長させる。なお、図15では、ソース電極領域2X及びドレイン電極領域3Xと、ゲート電極領域9Xとで、グラフェン1の厚さが異なるため、異なる濃さで示している。本実施形態では、円形状のグラフェンソース電極20が形成される。また、切欠部を有するリング状のグラフェンドレイン電極30が形成される。さらに、チャネル領域5Xの下方からチャネル領域5Xの側方まで引き出されて延び、かつ、グラフェンソース電極20及びグラフェンドレイン電極30に対して下方に位置するグラフェンゲート電極90が形成される。次いで、図15D、図16Dに示すように、ボロンナイトライド4を成長させる。本実施形態では、ソース電極領域2Xに形成された2次元構造のグラフェンソース電極20のグラフェン端を起点として2次元構造のボロンナイトライド4が成長するとともに、ドレイン電極領域3Xに形成された2次元構造のグラフェンドレイン電極30のグラフェン端を起点として2次元構造のボロンナイトライド4が成長する。これにより、グラフェン1の端に成長するボロンナイトライド4がチャネル領域5Xでのみ架橋し、グラフェンソース電極20とグラフェンドレイン電極30との間にボロンナイトライドチャネル50が形成される。ここでは、ボロンナイトライド4の成長時間を制御することによって、最短距離になっているチャネル領域5Xのみで架橋するようにしている。つまり、ソース電極領域2Xに形成されたグラフェンソース電極20のグラフェン端を起点として外側へ向けて成長するボロンナイトライド4と、ドレイン電極領域3Xに形成されたグラフェンドレイン電極30のグラフェン端を起点として内側へ向けて成長するボロンナイトライド4とが架橋し、グラフェンソース電極20とグラフェンドレイン電極30との間にボロンナイトライドチャネル50が形成される。なお、チャネル領域5X以外では、ボロンナイトライド4は架橋せず、グラフェン端を終端するだけであるため、デバイス特性に影響することはない。また、汚れ等の原因になりやすいグラフェン端をボロンナイトライド4で終端することが可能となり、ボロンナイトライド4は電気的に安定であるため、デバイス特性を向上させることが可能である。このようにして、グラフェン1の端に結合するように2次元構造のボロンナイトライド4が形成される。本実施形態では、ソース電極領域2Xに形成されたグラフェンソース電極20のグラフェン端からドレイン電極領域3Xへ向けて成長するボロンナイトライド4と、ドレイン電極領域3Xに形成されたグラフェンドレイン電極30のグラフェン端からソース電極領域2Xへ向けて成長するボロンナイトライド4とが互いに結合するように、ソース電極領域2Xとドレイン電極領域3Xとの間の領域にボロンナイトライド半導体層5が形成される。次いで、図15E、図16Eに示すように、ゲート絶縁膜8を形成する。この場合、ボロンナイトライドチャネル50とグラフェンゲート電極90との間もゲート絶縁膜8で埋め込まれることになる。その後、図15F、図16Fに示すように、支持膜12を形成し、シリコン基板10及び触媒薄膜11を除去した後、支持基板7絶縁基板;例えばフレキシブル基板、透明基板などに転写することで、半導体デバイス13が完成する。なお、本実施形態では、ゲート絶縁膜8をゲート電極領域9X及びチャネル領域5Xを覆うように形成しているが、これに限られるものではなく、少なくともゲート電極領域9Xを覆うように形成すれば良い。また、本実施形態において、ゲート絶縁膜8と支持膜12とを同一の材料によって形成しても良い。この場合、支持膜を設けずに、ゲート絶縁膜を全面に形成することで、ゲート絶縁膜を支持膜として用いても良い。また、ゲート絶縁膜を設けずに、支持膜を全面に形成することで、支持膜をゲート絶縁膜として用いても良い。これにより、プロセスを単純化することが可能となる。したがって、本実施形態にかかる半導体デバイス及びその製造方法によれば、上述の第1実施形態の場合と同様に、高電子移動度、透明性、フレキシブル性などの特性を有するグラフェン1を用い、その特性を生かしつつ、高耐圧デバイスを実現することができるという利点がある。なお、上述の実施形態では、グラフェンソース電極20、グラフェンドレイン電極30、グラフェンゲート電極90及びボロンナイトライドチャネル50を同一基板7上に作製しているが、これに限られるものではない。例えば、図17A~Cに示すように、上述の実施形態と同様の方法で、一の基板10上に、グラフェン1及びボロンナイトライド4によって、グラフェンソース電極20、グラフェンドレイン電極30及びボロンナイトライドチャネル50を形成する。一方、図17D、Eに示すように、他の基板成長用基板19上に、グラフェン1によって、グラフェンゲート電極90を形成する。そして、図17Fに示すように、グラフェンソース電極20、グラフェンドレイン電極30及びボロンナイトライドチャネル50が形成された基板10上に、グラフェンゲート電極90を転写する。その後、上述の実施形態の場合と同様に、支持膜12を形成し、シリコン基板10及び触媒薄膜11を除去した後、支持基板7に転写することで、半導体デバイス13が完成するようにしても良い。この手法は、複雑な工程を省くことができ、コストパフォーマンスに優れた手法である。この場合、グラフェンゲート電極90は、チャネル領域5Xの上方からチャネル領域5Xの側方まで引き出されて延び、かつ、グラフェンソース電極20及びグラフェンドレイン電極30に対して上方に位置することになる。また、グラフェンゲート電極90は、ゲート絶縁膜8を介することなく、ボロンナイトライドチャネル50上に直接接合ショットキー接触することになる。なお、グラフェンゲート電極90とボロンナイトライドチャネル50との間にゲート絶縁膜を設けても良い。この場合、例えばグラフェンゲート電極90上、又は、ボロンナイトライドチャネル50上にゲート絶縁膜を形成した後で転写するようにすれば良い。また、別途作製され、転写されるグラフェンゲート電極90に代えて、金属ゲート電極を設けても良い。また、より高耐圧に適したデバイス構造は、上述の実施形態のデバイス構造に限られるものではない。例えば図18に示すように、ゲート電極9Eを、ドレイン電極3から遠くなる位置、即ち、ソース電極2に近くなる位置に設けたデバイス構造であっても、より高耐圧に適したデバイス構造を実現することができる。つまり、ソース電極2とゲート電極9Eとの間の距離をドレイン電極3とゲート電極9Eとの間の距離よりも短く設定したデバイス構造であっても、より高耐圧に適したデバイス構造を実現することができる。具体的には、ソース電極2とゲート電極9Eとの間の距離に対してドレイン電極3とゲート電極9Eとの間の距離が少なくとも1.5倍から10倍程度になるように設定するのが好ましい。このように構成しているのは、以下の理由による。つまり、耐圧をより高めるためには、ゲート電極9Eとドレイン電極3との間の距離を長くすれば良いが、ゲート電極9Eとドレイン電極3との間の距離を長くすると、抵抗は高くなってしまう。このため、ゲート電極9Eとドレイン電極3との間の距離を長くすることなく、ゲート電極9Eを、ドレイン電極3から遠くなる位置、即ち、ソース電極2に近くなる位置に設けることで、より高耐圧に適したデバイス構造を実現することができる。また、本実施形態のものに対して、上述の第1実施形態の変形例例えば図9、図10参照や上述の第2実施形態を適用することもできる[第4実施形態]次に、第4実施形態にかかる半導体デバイス及びその製造方法について、図19、図20を参照しながら説明する。上述の第1実施形態及び変形例の半導体デバイスは、2次元構造のグラフェン電極と、グラフェン電極のグラフェン端に結合した2次元構造のボロンナイトライド半導体層とを備え、バンドギャップの広いボロンナイトライドをチャネルに用いて高耐圧のトランジスタを実現しうるものである。このようなデバイス構造を備える半導体デバイスは、本実施形態のように、バンドギャップの広いボロンナイトライドをp型半導体層及びn型半導体層に用いることで紫外領域のpn接合型発光受光素子を備える半導体デバイスとして用いることもできる。つまり、上述の第1実施形態及び変形例のものがトランジスタを備える半導体デバイスであるのに対し、本実施形態にかかる半導体デバイスはpn接合型発光受光素子を備える半導体デバイスである点で異なる。なお、発光受光素子は、例えば発光ダイオードなどの発光素子としても使えるし、例えばフォトダイオードなどの受光素子としても使えるものであり、発光素子又は受光素子ともいう。このため、本半導体デバイスでは、図19、図20に示すように、上述の第1実施形態及び変形例のトランジスタを構成するゲート絶縁膜やゲート電極は設けなくて良い。また、上述の第1実施形態及び変形例のトランジスタを構成するグラフェンソース電極及びグラフェンドレイン電極を、それぞれ、pn接合型発光受光素子22のグラフェンp側電極2及びグラフェンn側電極3として用いれば良い。また、上述の第1実施形態及び変形例のトランジスタを構成するボロンナイトライドチャネルを、pn接合型発光受光素子のpn接合半導体層5として用いれば良い。つまり、上述の第1実施形態及び変形例のトランジスタを構成するボロンナイトライドチャネルを、その一側の領域にp型不純物をドーピングしてp型半導体層5Aとし、他側の領域にn型不純物をドーピングしてn型半導体層5Bとして、pn接合ボロンナイトライド半導体層5として用いれば良い。例えば、ボロンナイトライド半導体層5の一側の領域に、例えばハロゲンを打ち込み等によってドーピングし、他側の領域にカリウムなどのアルカリ金属を例えば打ち込み等によってドーピングすることで、p型半導体層5A及びn型半導体層5Bを備えるボロンナイトライド半導体層5を形成することができる。このように、本半導体デバイス21では、グラフェン電極2、3は、ボロンナイトライド半導体層5を間に挟んで両側に設けられており、ボロンナイトライド半導体層5は、一側の領域にp型不純物がドーピングされており、他側の領域にn型不純物がドーピングされている。つまり、本半導体デバイス21は、グラフェン電極をp側電極2及びn側電極3とし、ボロンナイトライド半導体層5の一側の領域をp型半導体層5Aとし、ボロンナイトライド半導体層5の他側の領域をn型半導体層5Bとした紫外領域の発光素子又は受光素子を備える。なお、その他の構成及び製造方法は、図19、図20に示すように、上述の第1実施形態及び変形例の場合と同様である。なお、図19、図20では、上述の第1実施形態及び変形例と同一のものには同一の符号を付している。また、ソース電極はp側電極、ドレイン電極はn側電極、チャネルはpn接合半導体層、トランジスタを発光受光素子とそれぞれ読み替えれば良い。このように構成される発光受光素子22を備える半導体デバイス21は、p型半導体層5A及びn型半導体層5Bとして機能するボロンナイトライド4のバンドギャップが約5.97eV程度であるため、紫外領域の発光受光素子22を備える半導体デバイス21として用いることができる。このため、紫外発光受光デバイスとして、例えば太陽光発電装置に用いることができる。なお、紫外発光受光素子22は、電極及びpn接合半導体層がそれぞれ2次元構造を有するグラフェン1及び2次元構造を有するボロンナイトライド4からなり、これらが2次元的に接合されているため、横型紫外発光受光素子ともいう。特に、電極2、3に用いる数層程度のグラフェン1は、光の透過性が非常に高く、また、p型半導体層5A及びn型半導体層5Bに用いる数層程度のボロンナイトライド4も、光の透過性が高い。これらの特性を利用すると、例えば車や家屋の窓ガラスの全面に平面デバイスとしての本半導体デバイス21を設けた場合、身体に有害な紫外線を窓ガラスで吸収しつつ、吸収した紫外線によって太陽光発電を行なうことが可能となる。紫外線は、可視光と異なり、曇りや晴れなどの天候によって左右されないため、安定した太陽光発電を実現することが可能となり、大変有用である。したがって、本実施形態にかかる半導体デバイス及びその製造方法によれば、高電子移動度、透明性、フレキシブル性などの特性を有するグラフェンを用い、その特性を生かしつつ、紫外発光受光デバイスを実現することができるという利点がある。なお、本実施形態のものに対して、上述の第1実施形態の変形例例えば図9、図10参照や上述の第2実施形態を適用することもできる。[その他]なお、本発明は、上述した各実施形態及び変形例に記載した構成に限定されるものではなく、本発明の趣旨を逸脱しない範囲で種々変形することが可能である。例えば、上述の各実施形態及び変形例では、グラフェンをCVD法によって成長させる場合を例に挙げて説明しているが、これに限られるものではなく、例えば、カーボンナノチューブの先端部に成長したグラフェンシートを成長用基板に転写する方法、或いは、成長用基板上に成長させたSiC膜を熱処理によってグラフェン化する方法など、或いは基板上に堆積したアモルファスカーボンと触媒金属薄膜を加熱処理によりグラフェン化する方法などを用いても良い。また、上述の各実施形態及び変形例では、成長用基板としてシリコン基板を用いているが、これに限られるものではなく、例えばサファイヤ基板、アルミナ基板、石英基板、ガラス基板等の他の基板を用いても良い。また、上述の第1~3実施形態のものと、上述の第4実施形態のものとを組み合わせても良い。つまり、上述の第4実施形態の紫外領域のpn接合型発光受光素子と、上述の第1~3実施形態のトランジスタとを備えるものとして半導体デバイスを構成しても良い。この場合、紫外領域のpn接合型発光受光素子及びトランジスタを含む駆動回路を備えるデバイス全体が可視光透明性を有することになるため、例えば家屋、建物、車等の窓ガラス等に設けることで発電デバイスとして利用することが可能である。つまり、デバイス全体が可視光透明性を有するため、例えば家屋、建物、車等の窓ガラス等に設けても可視光は透過させることができる一方、ボロンナイトライドが紫外光領域の光を吸収する性質を利用して内部への紫外光の侵入を除去することができ紫外線除去機能、さらに、吸収した紫外光によって発電を行なうことも可能である。