画像処理装置であって、それぞれが電源分離され、かつ、バスによって直列に接続された複数の処理回路と、前記複数の処理回路ごとに電力の供給を制御する電源制御回路とを備え、前記電源制御回路は、前記複数の処理回路のうち、制御対象となる第1処理回路に電力が供給されているか否かを判定する第1判定手段と、前記第1判定手段によって前記第1処理回路に電力が供給されていないと判定されると、前記第1処理回路の前段に接続された第2処理回路から出力される信号に従って前記第1処理回路に電力を供給する必要があるか否かを判定する第2判定手段と、前記第2判定手段によって前記第1処理回路に電力を供給する必要があると判定されると、前記第1処理回路に電力を供給する電源制御手段とを備えることを特徴とする画像処理装置。前記第2判定手段は、前記第2処理回路から出力される信号が有効であることを示す場合に前記第1処理回路に電力を供給する必要があると判定することを特徴とする請求項1に記載の画像処理装置。前記第2判定手段は、前記第2処理回路に電力が供給されているか否かを示す電力供給状態を監視する手段と、前記第2処理回路に電力が供給されていない状態から電力が供給される状態に変化すると、当該変化したタイミングからの経過時間を計時する手段と、を備え、計時された前記経過時間が、所定時間を経過すると、前記第1処理回路に電力を供給する必要があると判定することを特徴とする請求項1に記載の画像処理装置。前記所定時間とは、前記第2処理回路が電力を供給されてから定常状態に遷移するまでの電源安定期間と、前記第2処理回路においてデータ処理に要する期間とを加算した値から、前記第1処理回路が電力を供給されてから定常状態に遷移するまでの電源安定期間を減算した値であることを特徴とする請求項3に記載の画像処理装置。前記電源制御回路は、動作を無効にするためのリセット信号を前記第1処理回路にアサートするアサート手段と、前記電源制御手段によって前記第1処理回路への電力の供給が開始されてからの経過時間を計時する計時手段と、さらにを備え、前記計時手段によって計時された経過時間が、前記第1処理回路が電力を供給されてから定常状態に遷移するまでの電源安定期間を超えると、前記アサート手段によってアサートされている前記リセット信号をデアサートさせることを特徴とする請求項1乃至4の何れか1項に記載の画像処理装置。前記電源制御回路は、前記アサート手段による前記第1処理回路へのリセット信号がデアサートされてから、前記第1処理回路から出力される処理が完了したことを示す終了信号を監視する監視手段をさらに備え、前記電源制御手段は、前記監視手段によって前記第1処理回路から前記終了信号が出力されたと判定されると、前記第1処理回路への電力の供給を停止することを特徴とする請求項5に記載の画像処理装置。前記電源制御回路は、各処理回路に対して1つずつ設けられることを特徴とする請求項1に記載の画像処理装置。それぞれが電源分離され、かつ、バスによって直列に接続された複数の処理回路と、前記複数の処理回路ごとに電力の供給を制御する電源制御回路とを備える画像処理装置の制御方法であって、前記電源制御回路は、第1判定手段が、前記複数の処理回路のうち、制御対象となる第1処理回路に電力が供給されているか否かを判定する第1判定ステップと、第2判定手段が、前記第1判定ステップにおいて前記第1処理回路に電力が供給されていないと判定されると、前記第1処理回路の前段に接続された第2処理回路から出力される信号に従って前記第1処理回路に電力を供給する必要があるか否かを判定する第2判定ステップと、電源制御手段が、前記第2判定ステップにおいて前記第1処理回路に電力を供給する必要があると判定されると、前記第1処理回路に電力を供給する電源制御ステップとを実行することを特徴とする画像処理装置の制御方法。請求項8に記載の画像処理装置の制御方法における各ステップをコンピュータに実行させるためのプログラム。しかしながら、従来技術には以下に記載する問題がある。上記電源分離技術による省電力化方法では、特定のモード時にある程度大きな回路規模単位で電源ON/OFFを行い、CPUなどの制御を行う部分のみ通電して省電力を実現している。今後さらなる省電力を図るためには、動作中において小規模モジュール単位で電源制御を行う必要がある。また、小規模モジュール単位で電源制御を行う場合では、電源制御するモジュール数が多くなるため、ソフトウェアによる制御では処理が複雑で電源制御する時間が長くなり、動作パフォーマンスに影響するという問題がある。本発明は、上述の問題に鑑みて成されたものであり、複雑な制御を必要とすることなく、小規模回路モジュール単位での電源制御を実現する画像処理装置、及びその制御方法を提供することを目的とする。本発明は、画像処理装置として実現できる。画像処理装置は、それぞれが電源分離され、かつ、バスによって直列に接続された複数の処理回路と、前記複数の処理回路ごとに電力の供給を制御する電源制御回路とを備え、前記電源制御回路は、前記複数の処理回路のうち、制御対象となる第1処理回路に電力が供給されているか否かを判定する第1判定手段と、前記第1判定手段によって前記第1処理回路に電力が供給されていないと判定されると、前記第1処理回路の前段に接続された第2処理回路から出力される信号に従って前記第1処理回路に電力を供給する必要があるか否かを判定する第2判定手段と、前記第2判定手段によって前記第1処理回路に電力を供給する必要があると判定されると、前記第1処理回路に電力を供給する電源制御手段とを備えることを特徴とする。本発明は、複雑な制御を必要とすることなく、小規模回路モジュール単位での電源制御を実現する画像処理装置、及びその制御方法を提供できる。以下、本発明を実施するための形態について図面を用いて説明する。尚、以下の実施形態は特許請求の範囲に係る発明を限定するものでなく、また実施形態で説明されている特徴の組み合わせの全てが発明の解決手段に必須のものとは限らない。<第1の実施形態><画像処理装置の構成>以下では、図1乃至図5を参照して、本発明の第1の実施形態について説明する。まず、図1を参照して、本発明の実施形態のスキャン、プリント、コピーを行うデジタル複合機MFPシステム以降、画像処理装置と称する。の全体構成例について説明する。図1に示すように、画像処理装置は、コントローラ101、スキャナ102、プリンタ103、ネットワーク104、メモリ105、HDD記憶部106、及び外部入力装置107を備える。コントローラ101は、画像入力デバイスであるスキャナ102や画像出力デバイスであるプリンタ103と接続され、接続された各コンポーネントを統括的に制御する。また、コントローラ101は、LANや公衆回線WAN等のネットワーク104と接続され、画像情報やデバイス情報の入出力、PDLデータのイメージ展開を行うことができる。メモリ105は、コントローラ101が動作するためのシステムワークメモリであり、画像データを一時記憶するための画像メモリでもある。HDD記憶部106は、ハードディスクドライブであり、システムソフトウェア、画像データ等を格納する。外部入力装置107は、タッチパネルやキーボードなどであり、MFPを使用するユーザが様々な印刷設定等を行うためのユーザインタフェース装置である。<コントローラの構成>次に、図2を参照して、コントローラ101の構成例について説明する。コントローラ101は、主な構成として、スキャナ用画像処理ブロック200、色処理ブロック210、プリント用画像処理ブロック220、ネットワーク処理ブロック230、HDD処理ブロック240、レンダリングブロック250、CPU260、PMU270、及びネットワーク受信ブロック280を備える。各コンポーネントは、画像メモリバス290を介して接続されている。スキャナ用画像処理ブロック200は、スキャナ用画像処理部201、圧縮部202、及びDMAC203を備える。色処理ブロック210は、DMAC211及び色処理部212を備える。プリント用画像処理ブロック220は、プリント用画像処理部223、展開部222、及びDMAC221を備える。ネットワーク処理ブロック230は、DMAC231、展開部232、及び送信処理部233を備える。HDD処理ブロック240は、DMAC241、ディスクスプール高圧縮/展開部242、及びディスクアクセスコントローラ243を備える。レンダリングブロック250は、レンダリング部251、圧縮部252、及びDMAC253を備える。ネットワーク受信ブロック280は、DMAC281、及びPDLデータ受信部282を備える。以下では、コントローラ101がスキャナ102からスキャンデータを読み込む場合の動作を一例に説明する。スキャナ102からRGBRED、GREEN、BLUE3色の読取画像データを受け取ると、コントローラ101は、まず、スキャナ用画像処理部201によって、シェーディング処理やフィルタ処理等の画像処理を行う。続いて、コントローラ101は、圧縮部202によって画像圧縮処理を行う。その圧縮データをDMACDIRECTMEMORYACCESSCONTROLLER203を介してメモリ105へ格納する。スキャンデータをプリントする場合、コントローラ101は、メモリ105に格納されている圧縮データをDMAC211を介して色処理部212へ入力しCMYKCYAN、MAGENTA、YELLOW、BLACK色空間へ変換する。その後、コントローラ101は、それらCMYKの値に対して濃度調整、プリンタガンマ補正等の調整の色処理を行った後、DMAC211を介して再度メモリ105へ格納する。その後プリント用の画像処理を行うために、コントローラ101は、DMAC221を介して、メモリ105に格納されている圧縮データを読み込み、展開部222にてラスタ画像データへ展開する。さらに、コントローラ101は、ラスタのCMYK画像データをプリント用画像処理部223に入力し、そこでディザ法や誤差拡散法による面積階調処理を行い、プリンタ103へ出力する。スキャンデータをネットワークへ送信する場合には、コントローラ101は、メモリ105に格納されている圧縮データをDMAC211を介して色処理部212へ入力し色変換を行う。具体的には、コントローラ101は、色処理部212において、画像データに対してディスプレイガンマ調整や用紙地色調整等を行った後にYCbCr輝度、BLUE色差、RED色差色空間へ変換する。その後再度DMAC211を介してメモリ105へ格納する。その後、コントローラ101は、送信用の画像処理を行うために、DMAC231を介して、メモリ105に格納されている圧縮データを読み込み、展開部232にてラスタ画像データへ展開する。ラスタのYCbCr画像データに対して送信処理部233ではカラー画像送信であればJPEG圧縮処理を行い、モノクロ2値画像送信であればYデータに対して2値化を行いJBIG圧縮等を行い、ネットワーク104へ出力する。本動作を行うブロックがネットワーク処理ブロック230である。スキャンデータを保存する場合、コントローラ101は、メモリ105に格納されている圧縮データをDMAC241を介してディスクスプール高圧縮/展開部242へ入力する。ディスクスプール高圧縮/展開部では、HDDの書き込みスピードがメモリに対して遅いため、さらに高圧縮のJPEG圧縮を施す。その後、コントローラ101は、ディスクアクセスコントローラ243を介してHDD記憶部106へ圧縮データを保存する。本動作を行うブロックがHDD処理ブロック240である。保存されているデータを再度メモリへ展開する場合は上記処理の逆処理を実行する。PDLのデータをメモリへ書き込む場合について説明する。ネットワーク104からPDLデータをPDLデータ受信部282によって受信すると、コントローラ101は、DMAC281を介してメモリ105に当該PDLデータを格納する。CPU260は、メモリ105に格納されたPDLデータを読み出し、インタープリットしメモリ105へディスプレイリストを出力する。その後、コントローラ101は、メモリ105に格納されているディスプレイリストをレンダリング部251でラスタのRGB画像データへレンダリングを行い、圧縮部252にて画像圧縮処理を行い、圧縮データをDMAC253を介してメモリ105へ格納する。PDL画像データをプリントしたり、ネットワークへ送信したり、保存したりする場合は、上述したスキャンデータに関する処理と同様の処理を行うことで実現することができる。CPU260からの命令によってPMUPowerManagementUnit270が、各機能ブロックの電源SW制御信号やリセット制御信号を出力する。電源SW制御信号は、機能ブロックごとに個別に出力される。また、リセット制御信号は、PMUから図2では図示していないリセット制御モジュールへ出力され、各機能ブロックのリセット解除タイミングを制御する。モード電源制御方法の例としては、スリープ時は全てのブロックの電源をOFFし、ネットワーク104からPDLデータを受信した際に、CPU260がPMU270に信号を出力し電源をONにする方法がある。<色処理ブロック>次に、図3を参照して、色処理ブロック210の詳細について説明する。色処理部212は、色空間圧縮部301、下地除去部302、色空間変換部303、色調整部304、及びトナー調整部305を備える。色処理ブロック210は、メモリ105に格納された画像データをDMAC211を介して色空間圧縮部301へ入力し実色空間に圧縮する。次に、下地除去部302に入力し下地領域の着色を除去する処理を行う。続いて、色空間変換部303に入力し、CMYKCYAN、MAGENTA、YELLOW、BLACK色空間へ変換する。そして、色調整部304に入力し、濃度調整、プリンタガンマ補正等の調整の色処理を行う。最後に、トナー調整部305に入力し、トナーの載り量を調整し、色処理ブロック210は、DMAC211を介して再度メモリ105へ格納する。これら一連の処理は、パイプライン処理である。<色処理ブロックにおける電源制御>次に、図4を参照して、色処理ブロック210の電源制御について説明する。図4は、図3で説明した色空間圧縮部第2処理回路301と下地除去部第1処理回路302と色空間変換部303とがバスによって直列に接続された様子を示している。なお、本実施形態によれば、各処理回路は電源分離され、それぞれ個別に電源制御を行うことができる。以下では、各処理回路が接続されているバスについて色空間圧縮部301と下地除去部302との間を例に説明する。data_A403は、色空間圧縮後の画像データである。end_A404は、色空間圧縮部301から電源制御回路A401に出力され、色空間圧縮部301からのデータ転送が終了したことを示す信号である。valid_A405は、色空間圧縮部301から電源制御回路A401に出力され、アクティブを示す期間において、data_A403が有効なことを示す信号である。なお、本実施形態によれば、valid_A405がアクティブを示す場合に、電源制御回路A401は、電源制御対象である下地除去部302へ電力を供給する。つまり、本実施形態では、data_A403が有効になると、当該データを処理する下地除去部302に電力を供給して処理を実行させる。busy_PB406は、電源制御回路A401から色空間圧縮部301に出力され、アクティブを示す期間において、色空間圧縮部301から有効なデータを転送しないこと示す信号である。end_PA407とvalid_PA408は、電源制御回路A401から下地除去部302へ出力され、電源制御回路A401への入力信号であるend_A404とvalid_A405との信号をそのまま出力した信号である。busy_B409は、下地除去部302から電源制御回路A401に出力される信号である。busy_PB406は、下地除去部302が電源OFF状態である場合に、busy_B409の信号にかかわらずアクティブ状態にするための信号である。また、下地除去部302が電源ON状態の時は、busy_PB406にbusy_B409をそのまま出力する。reset_L_B410は、電源制御回路A401から下地除去部302へ出力され、下地除去部302の動作を無効にするリセット信号である。power_B411は、電源制御回路A401から下地除去部302へ出力され、下地除去部302の電源を制御する信号である。end_B412は、下地除去部302から電源制御回路A401及び後段のモジュールに出力される終了信号であり、下地除去部302から後段のモジュールである色空間変換部303へのデータ転送データ処理が完了したことを示す信号である。電源制御回路A401は、上記終了信号を受信すると、下地除去部302への電力供給を停止する。以上が、処理部間のバス信号の説明である。電源制御回路A401は、下地除去部302の電源制御、バス信号制御を行うものである。電源制御回路A402は、色空間変換部303の電源制御、バス信号制御を行うものである。図4では、電源制御回路A401、402と、電源制御対象ごとに分割した複数の電源制御回路を設ける構成で説明したが、1つの電源制御回路で各処理ブロックの電源を制御してもよい。<電源制御の処理手順>次に、図5を参照して、図4で説明した電源制御回路A401、402の電源制御の処理手順について説明する。以下では、電源制御回路A401の動作を一例に説明する。なお、電源制御回路A402の動作は、電源制御回路A401の動作と同様であるため説明を省略する。まずS500において、電源制御回路A401は、第1判定手段として機能し、電源制御対象モジュールここでは、下地除去部302となる。の電源のON/OFF状態を確認する。S501で、電源制御回路A401は、S500の確認結果に基づいて電源制御対象モジュールの電源がONであるか否かを判定し、ONである場合はS502に進み、OFFである場合はS503に進む。S502において、電源制御回路A401は、電源制御対象モジュールが出力するbusy信号busy_B409をそのまま前段モジュールのbusy信号busy_PB406として出力する。ここで、前段モジュールとは、電源制御対象モジュールに対してパイプラインで前段に接続されるモジュールのことである。ここでは、電源制御対象モジュールである下地除去部第1処理回路302に対して、前段モジュールは色空間圧縮部第2処理回路301となる。S503において、電源制御回路A401は、前段モジュールのbusy信号busy_PB406において、アクティブ状態の信号レベルで出力し、S504に進む。つまり、前段モジュールには、busy状態であることを認識させる。続いて、S504において、電源制御回路A401は、第2判定手段として機能し、前段モジュールから出力されるvalid信号valid_A405がアクティブであるか否かを判定する。アクティブである場合はS505へ進む。アクティブでない場合は定期的にS504の判定を繰り返し実行する。S505において、電源制御回路A401は、power信号power_B411をアクティブ状態にし、電源をONする電力を供給する。続いて、S506に進み、電源制御回路A401は、電源制御対象モジュールの電源安定期間が経過したか否かを判定する。具体的には、電源制御回路A401は、power信号power_B411をアクティブ状態にしてから経過した経過時間つまり、電力の供給が開始されてからの経過時間が、上記電源安定期間を超えたか否かを判定する。なお、当該経過時間は、例えば、CPU260等のタイマを用いて計時されてもよい。電源安定期間とは、電源ON後に定常状態に遷移するまでの時間を意味する。電源安定期間は、電源制御対象モジュールで消費する静的電流量回路規模で決定され、電源制御回路A401、402に予め設定される。電源安定期間が経過した場合には、S507に進む。S507において、電源制御回路A401は、リセット信号reset_L_B410をデアサートし、リセットを解除する。続いて、S508において、電源制御回路A401は、電源制御対象モジュールが出力するbusy信号busy_B409をそのまま前段モジュールのbusy信号busy_PB406に出力する。S509において、電源制御回路A401は、電源制御対象モジュールが出力するend信号end_B412がアクティブかどうかを判定する。アクティブである場合には、S510へ進む。アクティブでない場合は定期的にS509の判定を繰り返し実行する。S510において、電源制御回路A401は、power信号power_B411を非アクティブ状態にしつまり、電力の供給を停止し、電源をOFFにする。そして、リセット信号reset_L_B410をアサートし、リセット状態にする。<第2の実施形態>以下では、図6及び図7を参照して、第2の実施形態について説明する。本実施形態では、前段モジュールの電力供給状態を監視し、電源対象モジュールの電源制御を行う構成を説明する。第1の実施形態では、前段モジュールの電源状態を把握していないので、前段モジュールからvalid信号がアクティブとなった時に電源をONにしていた。これでは、待ち状態が長くなり、処理パフォーマンスに影響する可能性が出てくる。この問題に対応するために、前段モジュールの電源状態を把握し、前段モジュールからデータが出力される時には、電源対象モジュールがデータ受け入れ準備ができている構成とする。まず、図6を参照して、本実施形態における色処理ブロック210の電源制御について説明する。図4と図6の違いは、電源制御回路A402に代えて電源制御回路B600が設けられ、電源制御回路A401から出力されるpower_B411が電源制御回路B600に対しても接続されている点power_B601である。この構成により、前段モジュールの電力供給状態を後段に接続されるモジュールの電源制御回路が監視することが可能となる。次に、図7を参照して、本実施形態における電源制御回路B600における電源制御の処理手順について説明する。図5を用いて説明した第1の実施形態における電源制御との違いは、S504がS704とS705になっている点である。つまり、電源ONのタイミングについて、第1の実施形態ではValid信号がアクティブになることがトリガとなっている。一方、本実施形態では、前段モジュールの電源がOFF状態からON状態へ変化したタイミングから、最小待機期間が経過しているかどうかが、電源ONのトリガとなる。なお、その他の処理については、第1の実施形態と同様であるため説明を省略する。即ち、S700~S703、S706~S711は、それぞれ図5のS500~S503、S505~S510に相当する。S704において、電源制御回路B600は、第2判定手段として機能し、前段モジュールの電源制御信号であるpower_B601がアクティブに変化したかどうかを判定し、アクティブに変化した場合はS705へ進む。アクティブでない場合は定期的にS704の判定を繰り返す。S705において、電源制御回路B600は、第2判定手段として機能し、最小待機期間所定時間が経過したかどうかを判定し、経過した場合はS706へ進む。具体的には、電源制御回路B600は、power_B601がアクティブに変化したタイミングから経過した経過時間が、上記最小待機期間を超えたか否かを判定する。なお、当該経過時間は、例えば、CPU260等のタイマを用いて計時されてもよい。最小待機期間とは、前段モジュールの電源安定期間と前段モジュールのデータ処理に要する時間である処理待ち期間とを加算した値から電源制御対象モジュールの電源安定期間を減算した期間である。処理待ち期間とは、前段モジュールにデータが入力されてから後段モジュールにデータを出力するまでの時間のことである。電源制御回路B600には、前段モジュールである下地除去部302の電源安定期間と処理待ち期間と色空間変換部303の電源安定期間が予め設定されており、それらの設定値を用いて当該期間が経過したかどうかを判定する。仮に、最小待機期間がマイナスになった場合は、待ち時間なしでS706へ進む。以上説明したように、前段モジュールが電源ONされて後段モジュールにデータが入力される前に、後段モジュールの電源を前もって立ち上げておき、データ受け入れ準備をすることが可能となる。これにより、後段モジュールの電源立ち上げ期間を待つ必要がなくなり、電源制御による処理時間のオーバーヘッドによって処理パフォーマンスが影響を受けることがなくなる。なお、電源制御回路に第1の実施形態の方法と第2の実施形態の方法を両方実装し、図示していないモード信号によって2つの方法を切り替えることも可能である。<その他の実施形態>また、本発明は、以下の処理を実行することによっても実現される。即ち、上述した実施形態の機能を実現するソフトウェアプログラムを、ネットワーク又は各種記憶媒体を介してシステム或いは装置に供給し、そのシステム或いは装置のコンピュータ又はCPUやMPU等がプログラムを読み出して実行する処理である。