"差動信号が入力され、該差動信号を構成する2つの信号の電圧の差を増幅して出力する差動増幅回路であって、前記差動信号を構成する2つの信号の平均電圧を検出する平均電圧検出回路と、該平均電圧検出回路で検出した平均電圧を基準として正負の電源電圧を生成する電源電圧発生回路と、該電源電圧発生回路で生成した正負の電源電圧を正電源、負電源として用い、前記差動信号を構成する2つの信号の電圧の差を増幅して出力する差動増幅回路本体と、を備えたことを特徴とする差動増幅回路。前記平均電圧検出回路は、前記差動信号を構成する2つの信号の平均電圧と等しい電圧の平均電圧信号を前記電源電圧発生回路に出力するように構成され、前記電源電圧発生回路は、前記平均電圧信号の電圧を所定の電圧昇圧して正の電源電圧を生成すると共に、前記平均電圧信号の電圧を所定の電圧降圧して負の電源電圧を生成し、これら生成した正負の電源電圧を正電源、負電源として前記差動増幅回路本体に出力するように構成される請求項1記載の差動増幅回路。前記差動増幅回路本体の出力信号の直流電位を変化させる信号電圧シフト回路をさらに備えた請求項1または2記載の差動増幅回路。前記信号電圧シフト回路は、前記差動増幅回路本体の出力信号の電圧を、前記平均電圧検出回路で検出した平均電圧と等しい電圧降圧して出力するように構成される請求項3記載の差動増幅回路。前記差動増幅回路本体は、動作基準電圧を入力する基準電圧入力端子を有し、前記差動増幅回路本体の前記基準電圧入力端子に、前記平均電圧検出回路が検出した平均電圧と等しい電圧の信号を入力するように構成した請求項1~4いずれかに記載の差動増幅回路。前記平均電圧検出回路は、反転増幅回路を2段直列に接続して構成される請求項1~5いずれかに記載の差動増幅回路。しかしながら、上述の従来の差動増幅回路121では、その差動増幅回路121に印加されている電源電圧VCC,VEEにより、入力が許容される電圧VA,VBの範囲が制限されてしまうという問題がある。より具体的には、図12に示すように、従来の差動増幅回路121では、入力が許容される電圧VA,VBの範囲許容入力信号電圧範囲というは、正電源端子124に印加されている正電源VCCから、負電源端子125に印加されている負電源VEEまでの範囲内に制限される。差動増幅回路121の回路構成によっては、正常動作する入力信号電圧範囲はさらに制限され、上述の許容入力信号電圧範囲よりも狭くなる。正常動作する入力信号電圧範囲外の電圧の信号が入力された場合、正常な増幅出力を得ることができなくなる。一例として、図13aに示すようなシミュレーション回路を作成し、差動増幅回路121に入力する差動信号の直流電位V0を変化させた際における、差動増幅回路121の出力信号の電圧波形をシミュレーションにより求めた。このシミュレーション回路では、差動増幅回路121として、オペアンプ141にリニアテクノロジー社のLTC1001Aを用い、差動増幅回路121の反転入力端子123とオペアンプ141の反転入力端子、および差動増幅回路121の非反転入力端子122とオペアンプ141の非反転入力端子をそれぞれ1kΩの抵抗を介して電気的に接続し、かつ、オペアンプ141の反転入力端子と出力端子とを10kΩの抵抗を介して電気的に接続し、オペアンプ141の非反転入力端子を10kΩの抵抗を介して接地した構造のものを用いた。オペアンプ141に印加する電源電圧は±5Vとしたつまり、VCC=5V、VEE=-5Vとした。この場合、許容入力信号電圧範囲は-5V~5Vとなる。また、このシミュレーション回路では、差動増幅回路121の反転入力端子123と非反転入力端子122に、互いに反転した交流信号を出力する交流信号源142,143をそれぞれ接続すると共に、両交流信号源142,143を直流電源144に接続し、直流電源144で重畳する直流電圧を変化させることで、直流電位V0を変化させた差動信号を両入力端子123,122に入力するように構成した。入力する差動信号の直流電位V0を4.5V,5.0V、5.5V、6.0Vと変化させたときの出力信号の電圧波形のシミュレーション結果を図13bに示す。図13bに示すように、差動信号の直流電位V0を許容入力信号電圧範囲内の4.5Vとした場合、差動増幅回路121は正常に動作し、0Vを中心とした正常な電圧波形が得られる。しかし、直流電位V0が5Vを超えて大きくなると、出力信号の直流電位が徐々に低下すると共に、出力信号の振幅が徐々に小さくなっており、正常な増幅出力が得られなくなっていることが分かる。本発明は上記事情に鑑み為されたものであり、正常動作する入力信号電圧範囲を広げることが可能な差動増幅回路を提供することを目的とする。本発明は上記目的を達成するために創案されたものであり、差動信号が入力され、該差動信号を構成する2つの信号の電圧の差を増幅して出力する差動増幅回路であって、前記差動信号を構成する2つの信号の平均電圧を検出する平均電圧検出回路と、該平均電圧検出回路で検出した平均電圧を基準として正負の電源電圧を生成する電源電圧発生回路と、該電源電圧発生回路で生成した正負の電源電圧を正電源、負電源として用い、前記差動信号を構成する2つの信号の電圧の差を増幅して出力する差動増幅回路本体と、を備えた差動増幅回路である。前記平均電圧検出回路は、前記差動信号を構成する2つの信号の平均電圧と等しい電圧の平均電圧信号を前記電源電圧発生回路に出力するように構成され、前記電源電圧発生回路は、前記平均電圧信号の電圧を所定の電圧昇圧して正の電源電圧を生成すると共に、前記平均電圧信号の電圧を所定の電圧降圧して負の電源電圧を生成し、これら生成した正負の電源電圧を正電源、負電源として前記差動増幅回路本体に出力するように構成されてもよい。前記差動増幅回路本体の出力信号の直流電位を変化させる信号電圧シフト回路をさらに備えてもよい。前記信号電圧シフト回路は、前記差動増幅回路本体の出力信号の電圧を、前記平均電圧検出回路で検出した平均電圧と等しい電圧降圧して出力するように構成されてもよい。前記差動増幅回路本体は、動作基準電圧を入力する基準電圧入力端子を有し、前記差動増幅回路本体の前記基準電圧入力端子に、前記平均電圧検出回路が検出した平均電圧と等しい電圧の信号を入力するように構成してもよい。前記平均電圧検出回路は、反転増幅回路を2段直列に接続して構成されてもよい。本発明によれば、正常動作する入力信号電圧範囲を広げることができる。以下、本発明の実施の形態を添付図面にしたがって説明する。図1は、本実施の形態に係る差動増幅回路の構成図である。図1に示すように、差動増幅回路1は、差動信号が入力され、該差動信号を構成する2つの信号の電圧の差を増幅して出力するものであり、平均電圧検出回路2と、電源電圧発生回路3と、差動増幅回路本体4と、を備えている。差動増幅回路本体4は、図11で説明した従来の差動増幅回路121と同じものであり、本発明の差動増幅回路1は、従来より用いられている差動増幅回路本体4に加え、平均電圧検出回路2と電源電圧発生回路3とを新たに備えたものである。平均電圧検出回路2は、差動信号を構成する2つの信号の平均電圧相加平均を検出するものである。以下、差動信号を構成する2つの信号の電圧をそれぞれVA,VBとし、電圧VAの信号が一方の信号入力端子である非反転入力端子6から、電圧VBの信号が他方の信号入力端子である反転入力端子7から入力されるとする。差動信号を構成する2つの信号の電圧VA,VBを平均すると、交流成分が相殺されて直流成分のみを抽出することができる。つまり、平均電圧検出回路2で検出する平均電圧Vavr=VAVB/2は、入力される差動信号の直流電位と等しくなるなお、差動信号を構成する2つの信号の直流電位は等しいとする。平均電圧検出回路2は、非反転入力端子6と反転入力端子7の両入力端子6,7に電気的に接続された2つの入力端子2a,2bと、1つの出力端子2cとを有している。本実施の形態では、平均電圧検出回路2は、入力端子2a,2bから入力された信号、すなわち差動信号を構成する2つの信号の平均電圧Vavrと等しい電圧の平均電圧信号を、出力端子2cから電源電圧発生回路3に出力するように構成される。電源電圧発生回路3は、平均電圧検出回路2で検出した平均電圧Vavrを基準として正負の電源電圧を発生させるものである。電源電圧発生回路3は、平均電圧信号の電圧平均電圧Vavrを所定の電圧V1昇圧して正の電源電圧VCC=VavrV1を生成すると共に、平均電圧信号の電圧平均電圧Vavrを所定の電圧V2降圧して負の電源電圧VEE=Vavr-V2を生成し、これら生成した正負の電源電圧VCC,VEEを正電源、負電源として差動増幅回路本体4に出力するように構成される。電源電圧発生回路3は、平均電圧検出回路2の出力端子2cと電気的に接続された基準電圧入力端子3aと、生成した正の電源電圧VCCの電源信号を出力する正電源出力端子3bと、生成した負の電源電圧VEEの電源信号を出力する負電源出力端子3cと、を有している。差動増幅回路本体4は、電源電圧発生回路3で生成した正負の電源電圧VCC,VEEを正電源、負電源として用い、差動信号を構成する2つの信号の電圧の差を増幅して出力するものである。差動増幅回路本体4は、増幅対象の差動信号が入力される非反転入力端子6及び反転入力端子7と、電源電圧発生回路3の正電源出力端子3bと電気的に接続された正電源端子8と、電源電圧発生回路3の負電源出力端子3cと電気的に接続された負電源端子9と、出力端子10と、を有している。差動増幅回路本体4は、非反転入力端子6に入力された信号の電圧VAと、反転入力端子7に入力された信号の電圧VBとの差VA-VBを増幅して、出力端子10から出力するように構成されている。差動増幅回路本体4の増幅率をAとすると、出力端子10から出力される出力信号の電圧Voutは、AVA-VBとなる。正電源端子8には電源電圧発生回路3で生成した正の電源電圧VCCが正電源として印加され、負電源端子9には電源電圧発生回路3で生成した負の電源電圧VEEが負電源として印加される。次に、平均電圧検出回路2の具体的な回路構成について図2を用いて説明する。なお、ここで説明する平均電圧検出回路2の回路構成は、あくまで一例であり、平均電圧検出回路2の回路構成はこれに限定されるものではない。図2aに示す平均電圧検出回路2は、1つのオペアンプ21と2つの抵抗R1,R2を用いて構成される。オペアンプ21の非反転入力端子22は、抵抗R1を介して平均電圧検出回路2の入力端子2aに電気的に接続されると共に、抵抗R2を介して平均電圧検出回路2の入力端子2bに電気的に接続され、オペアンプ21の反転入力端子23は、オペアンプ21の出力端子24に電気的に接続され、オペアンプ21の出力端子24は、平均電圧検出回路2の出力端子2cに電気的に接続される。図2aの平均電圧検出回路2の出力端子2cから出力される電圧Voutは、下式1Vout=R2VAR1VB/R1R21となるので、R1=R2と設定すれば、Vout=VAVB/2=Vavrとなり、平均電圧Vavrと等しい電圧の平均電圧信号が出力端子2cから出力されることになる。図2bに示す平均電圧検出回路2は、図2aの平均電圧検出回路2において、オペアンプ21の非反転入力端子22を、さらに、コンデンサC1を介して接地し、平均電圧検出回路2に低域フィルタの機能を持たせたものである。図2bの平均電圧検出回路2によれば、低域フィルタの機能によりリップル成分を低減でき、また、時間平均も含めた平均電圧Vavrの出力を得ることができる。図2cに示す平均電圧検出回路2は、反転増幅回路を2段直列に接続し、反転を2回繰返すことで結果的に非反転の出力を得るように構成したものであり、2つのオペアンプ21a,21bと5つの抵抗R1~R5を用いて構成される。1段目のオペアンプ21aの反転入力端子23は、抵抗R1を介して平均電圧検出回路2の入力端子2aに電気的に接続されると共に、抵抗R2を介して平均電圧検出回路2の入力端子2bに電気的に接続され、オペアンプ21aの反転入力端子23と出力端子24とが抵抗R3を介して電気的に接続される。2段目のオペアンプ21bの反転入力端子23は、抵抗R4を介して1段目のオペアンプ21aの出力端子24に電気的に接続され、オペアンプ21bの出力端子24は、抵抗R5を介してオペアンプ21bの反転入力端子23に電気的に接続されると共に、平均電圧検出回路2の出力端子2cに電気的に接続される。両オペアンプ21a,21bの非反転入力端子22は接地される。図2cの平均電圧検出回路2の出力端子2cから出力される電圧Voutは、下式2Vout=VA/R1VB/R2R3R5/R42となるので、R1=R2=2R3、R4=R5と設定すれば、Vout=VAVB/2=Vavrとなる。図2cの平均電圧検出回路2では、オペアンプ21a,21bの反転入力端子23に信号を入力するように構成しており、通常、オペアンプは反転入力端子23に入力された電圧を基準として動作するので、図2cの平均電圧検出回路2によれば、図2a,bの平均電圧検出回路2と比較して、平均電圧検出回路2として正常動作する入力信号電圧範囲を広げることが可能になる。なお、平均電圧検出回路2が正常に動作しないと、差動増幅回路1全体においても正常な動作が期待できないことから、平均電圧検出回路2として正常動作する入力信号電圧範囲を広げることは、差動増幅回路1が正常動作する入力信号電圧範囲を広げることに大きく寄与する。図2dに示す平均電圧検出回路2は、図2cの平均電圧検出回路2において、抵抗R3と並列にコンデンサC1を、抵抗R5と並列にコンデンサC2を接続し、図2bの平均電圧検出回路2と同様に、平均電圧検出回路2に低域フィルタの機能を持たせたものである。なお、コンデンサC1,C2のいずれか一方のみを設けるように構成しても、同様の効果を得ることができる。次に、電源電圧発生回路3の具体的な回路構成について図3を用いて説明する。なお、ここで説明する電源電圧発生回路3の回路構成は、あくまで一例であり、電源電圧発生回路3の回路構成はこれに限定されるものではない。図3aに示す電源電圧発生回路3は、2つの直流定電圧源B1,B2を用いて構成され、基準電圧入力端子3aと正電源出力端子3bとを直流定電圧源B1を介して電気的に接続すると共に、基準電圧入力端子3aと負電源出力端子3cとを直流定電圧源B2を介して電気的に接続したものである。直流定電圧源B1は正極が正電源出力端子3b側となるように配置され、直流定電圧源B2は負極が負電源出力端子3c側となるように配置される。図3aの電源電圧発生回路3では、直流定電圧源B1の電圧をV1、直流定電圧源B2の電圧をV2とすると、電圧VCC=VavrV1の電源信号が正電源出力端子3bから、電圧VEE=Vavr-V2の電源信号が負電源出力端子3cがそれぞれ出力されることになる。図3bに示す電源電圧発生回路3は、2つの直流定電流源CS1,CS2と、2つのツェナーダイオードZD1,ZD2を用いて構成される。基準電圧入力端子3aは、ツェナーダイオードZD1のアノードとツェナーダイオードZD2のカソードに電気的に接続され、ツェナーダイオードZD1のカソードは、正電源出力端子3bと直流定電流源CS1の正極に電気的に接続され、ツェナーダイオードZD2のアノードは、負電源出力端子3cと直流定電流源CS2の負極に電気的に接続される。直流定電流源CS1の負極は外部より供給される正電源に、直流定電流源CS2の正極は外部より供給される負電源にそれぞれ電気的に接続される。図3bの電源電圧発生回路3では、ツェナーダイオードZD1,ZD2のツェナー電圧をV1,V2とすると、電圧VCC=VavrV1の電源信号が正電源出力端子3bから、電圧VEE=Vavr-V2の電源信号が負電源出力端子3cがそれぞれ出力されることになる。図3cに示す電源電圧発生回路3は、図3bの電源電圧発生回路3において、直流定電流源CS1,CS2を抵抗R11,R12とし、かつ、ツェナーダイオードZD1と正電源出力端子3b間と、ツェナーダイオードZD2と負電源出力端子3c間に、それぞれオペアンプ31を用いたボルテージフォロワ回路32を接続したものである。ボルテージフォロワ回路32を用いることにより、出力インピーダンスを低くすることが可能になる。本実施の形態の作用を説明する。本実施の形態に係る差動増幅回路1では、差動信号を構成する2つの信号の平均電圧Vavrを検出する平均電圧検出回路2と、平均電圧検出回路2で検出した平均電圧Vavrを基準として正負の電源電圧VCC,VEEを生成する電源電圧発生回路3と、電源電圧発生回路3で生成した正負の電源電圧VCC,VEEを正電源、負電源として用い、差動信号を構成する2つの信号の電圧の差を増幅して出力する差動増幅回路本体4と、を備えている。このように構成することで、差動増幅回路本体4の電源電圧正電源、負電源を、入力される差動信号の直流電位に追従して変化させることが可能となり、入力される差動信号が常に差動増幅回路本体4の許容入力信号電圧範囲となるように、差動増幅回路本体4の電源電圧をシフトさせることが可能になる。つまり、本発明によれば、許容入力信号電圧範囲を制限する要因である電源電圧正電源、負電源自体を、入力される差動信号の直流電位に応じて変化させることが可能となり、その結果、正常動作する入力信号電圧範囲を広げることが可能になる。次に、本発明の他の実施の形態を説明する。図4に示す差動増幅回路41は、図1の差動増幅回路1において、差動増幅回路本体4の出力信号の直流電位を変化させる信号電圧シフト回路42をさらに備えたものである。本実施の形態では、信号電圧シフト回路42は、差動増幅回路本体4の出力信号の電圧Voutを、平均電圧検出回路2で検出した平均電圧Vavrと等しい電圧降圧して出力するように構成される。つまり、信号電圧シフト回路42は、電圧Vout’=Vout-Vavrの出力信号を後段の回路に出力するように構成される。上述のように、平均電圧Vavrは差動信号の直流電位と等しく、出力信号の直流電位とも等しいので、信号電圧シフト回路42は、出力信号の直流成分をキャンセルして直流電位を0Vとして、後段の回路に出力することになる。信号電圧シフト回路42は、差動増幅回路本体4の出力端子10と電気的に接続された入力端子42aと、出力端子42bと、電源電圧発生回路3の正電源出力端子3bと電気的に接続された第1基準電圧入力端子42cと、電源電圧発生回路3の負電源出力端子3cと電気的に接続された第2基準電圧入力端子42dと、を備えている。差動増幅回路41に用いる信号電圧シフト回路42の回路構成の一例を図5に示す。図5aに示す信号電圧シフト回路42は、1つのオペアンプ51と5つの抵抗R6~R10を用いて構成される。オペアンプ51の非反転入力端子52は、抵抗R6を介して入力端子42aに電気的に接続されると共に、抵抗R7を介して接地され、オペアンプ51の反転入力端子53は、抵抗R8を介して第1基準電圧入力端子42cに電気的に接続されると共に、抵抗R9を介して第2基準電圧入力端子42dに電気的に接続され、オペアンプ51の出力端子54は、抵抗R10を介してオペアンプ51の反転入力端子53に電気的に接続されると共に、出力端子42bに電気的に接続される。図5aの信号電圧シフト回路42の出力端子42bから出力される電圧Vout’は、VCC=VavrV1、VEE=Vavr-V2とすると、下式3Vout’={R8R9R10R7Vout}/{R8R9R6R7}-R10Vavr/R8R9-R10V1/R8R10V2/R93但し、R8R9=R8R9/R8R9となる。よって、R8=R9=2R10、R6=R7と設定すれば、下式4Vout’=Vout-Vavr-V1-V2/24となり、さらに電源電圧発生回路3にてV1=V2と設定すると、Vout’=Vout-Vavrとなる。図5bに示す信号電圧シフト回路42は、反転増幅回路を2段直列に接続し、反転を2回繰返すことで結果的に非反転の出力を得るように構成したものであり、2つのオペアンプ51a,51bと6つの抵抗R21~R26を用いて構成される。1段目のオペアンプ51aの反転入力端子53は、抵抗R21を介して入力端子42aに電気的に接続され、オペアンプ51aの反転入力端子53と出力端子54とが抵抗R22を介して電気的に接続される。2段目のオペアンプ51bの反転入力端子53は、抵抗R23を介して1段目のオペアンプ51aの出力端子54に電気的に接続されると共に、抵抗R24を介して第1基準電圧入力端子42c、抵抗R25を介して第2基準電圧入力端子42dに電気的に接続され、オペアンプ51bの出力端子54は、抵抗R26を介してオペアンプ51bの反転入力端子53に電気的に接続されると共に、出力端子42bに電気的に接続される。両オペアンプ51a,51bの非反転入力端子52は接地される。図5bの信号電圧シフト回路42の出力端子42bから出力される電圧Vout’は、VCC=VavrV1、VEE=Vavr-V2とすると、下式5Vout’=R22R26Vout/R21R23-R26Vavr/R24R25-R26V1/R24R26V2/R255但し、R24R25=R24R25/R24R25となる。よって、R24=R25=2R26、R22R26=R21R23と設定すれば、下式6Vout’=Vout-Vavr-V1-V2/26となり、さらに電源電圧発生回路3にてV1=V2と設定すると、Vout’=Vout-Vavrとなる。図5bの信号電圧シフト回路42によれば、図2cで説明した平均電圧検出回路2と同様に、図5aの信号電圧シフト回路42と比較して、信号電圧シフト回路42として正常動作する入力信号電圧範囲を広げることが可能になる。図6に示す差動増幅回路61は、図4の差動増幅回路41において、信号電圧シフト回路42の第2基準電圧入力端子42dを省略すると共に、第1基準電圧入力端子42cに、平均電圧検出回路2の平均電圧信号を入力するようにしたものである。信号電圧シフト回路42は、出力信号を平均電圧信号の電圧平均電圧Vavrと等しい電圧降圧して出力するように構成される。図6の差動増幅回路61に用いる信号電圧シフト回路42の回路構成の一例を図7に示す。図7aに示す信号電圧シフト回路42は、図5aの信号電圧シフト回路42において、第2基準電圧入力端子42dと抵抗R9を省略したものである。図7aの信号電圧シフト回路42の出力端子42bから出力される電圧Vout’は、下式7Vout’={R8R10R7Vout}/{R8R6R7}-R10Vavr/R87となるので、R8=R10、R6=R7と設定すれば、Vout’=Vout-Vavrとなる。図7bに示す信号電圧シフト回路42は、図5bの信号電圧シフト回路42において、第2基準電圧入力端子42dと抵抗R25を省略したものである。図7bの信号電圧シフト回路42の出力端子42bから出力される電圧Vout’は、下式8Vout’=R22R26Vout/R21R23-R26Vavr/R248となるので、R24=R26、R22R26=R21R23と設定すれば、Vout’=Vout-Vavrとなる。図8に示す差動増幅回路81は、図4の差動増幅回路41において、信号電圧シフト回路42に第3基準電圧入力端子42eをさらに設け、第3基準電圧入力端子42eに直流定電圧源B3を接続して基準電圧Vtを印加するようにしたものである。信号電圧シフト回路42は、出力信号の直流成分をキャンセルし直流電位を0Vとし、さらに、基準電圧Vtと等しい電圧昇圧または降圧した後、後段の回路に出力するように構成される。つまり、差動増幅回路81によれば、信号電圧シフト回路42の後段に出力される出力信号の直流電位はVtまたは-Vtとなり、出力信号の直流電位を任意に設定することが可能になる。図8の差動増幅回路81に用いる信号電圧シフト回路42の回路構成の一例を図9に示す。図9aに示す信号電圧シフト回路42は、図5bの信号電圧シフト回路42において、さらに、1段目のオペアンプ51aの反転入力端子53を、抵抗R27を介して第3基準電圧入力端子42eに電気的に接続したものである。図9aの信号電圧シフト回路42の出力端子42bから出力される電圧Vout’は、VCC=VavrV1、VEE=Vavr-V2とすると、下式9Vout’=R22R26Vout/R21R23-R26Vavr/R24R25-R26V1/R24R26V2/R25-R22R26Vt/R27R239但し、R24R25=R24R25/R24R25となる。よって、R24=R25=2R26、R22R26=R21R23、R21=R27と設定すれば、下式10Vout’=Vout-Vavr-V1-V2/2Vt10となり、さらに電源電圧発生回路3にてV1=V2と設定すると、Vout’=Vout-VavrVtとなる。図9bに示す信号電圧シフト回路42は、図5bの信号電圧シフト回路42において、さらに、2段目のオペアンプ51bの反転入力端子53を、抵抗R27を介して第3基準電圧入力端子42eに電気的に接続したものである。図9bの信号電圧シフト回路42の出力端子42bから出力される電圧Vout’は、VCC=VavrV1、VEE=Vavr-V2とすると、下式11Vout’=R22R26Vout/R21R23-R26Vavr/R24R25-R26V1/R24R26V2/R25-R26Vt/R2711但し、R24R25=R24R25/R24R25となる。よって、R24=R25=2R26、R22R26=R21R23、R26=R27と設定すれば、下式12Vout’=Vout-Vavr-V1-V2/2-Vt12となり、さらに電源電圧発生回路3にてV1=V2と設定すると、Vout’=Vout-Vavr-Vtとなる。本発明は上記実施の形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲で種々の変更を加え得ることは勿論である。例えば、上記実施の形態では、差動増幅回路本体4として、基準電圧入力端子動作基準電圧を入力する端子を有さないものを用いたが、基準電圧入力端子を有するものを用いてもよい。この場合、図10に示すように、差動増幅回路本体4の基準電圧入力端子102と平均電圧検出回路2の出力端子2cとを電気的に接続し、基準電圧入力端子102に、平均電圧検出回路が検出した平均電圧Vavrと等しい電圧の信号である平均電圧信号を入力するように構成し、平均電圧検出回路2で検出した平均電圧Vavrを差動増幅回路本体4の動作基準電圧として使用するとよい。"