照射される光の強度により流れる電流値が定まるフォトダイオードと、前記電流値により蓄積される電荷の量が定まり、なおかつ前記電荷の量を情報として含む出力信号を生成する増幅回路と、を複数の画素にそれぞれ有し、前記増幅回路は、蓄積された前記電荷を保持するトランジスタを有し、前記複数の画素のうち、前記出力信号が与えられる一の配線に接続されている複数の画素を第1の画素群とし、前記出力信号が与えられる他の配線に接続されている複数の画素を第2の画素群とすると、前記電荷の蓄積を制御するための電位を前記第1の画素群に与える配線と、前記電位を前記第2の画素群に与える配線とが接続されている固体撮像装置。照射される光の強度により流れる電流値が定まるフォトダイオードと、前記電流値により蓄積される電荷の量が定まり、なおかつ前記電荷の量を情報として含む出力信号を生成する増幅回路と、を複数の画素にそれぞれ有し、前記増幅回路は、蓄積された前記電荷を保持するトランジスタを有し、前記複数の画素のうち、前記出力信号が与えられる一の配線に接続されている複数の画素を第1の画素群とし、前記出力信号が与えられる他の配線に接続されている複数の画素を第2の画素群とすると、前記第1の画素群が有する前記フォトダイオードの陽極に接続された配線と、前記第2の画素群が有する前記フォトダイオードの陽極に接続された配線とが接続されている固体撮像装置。照射される光の強度により流れる電流値が定まるフォトダイオードと、前記電流値により蓄積される電荷の量が定まり、なおかつ前記電荷の量を情報として含む出力信号を生成する増幅回路と、を複数の画素にそれぞれ有し、前記増幅回路は、蓄積された前記電荷を保持するトランジスタを有し、前記複数の画素のうち、前記出力信号が与えられる一の配線に接続されている複数の画素を第1の画素群とし、前記出力信号が与えられる他の配線に接続されている複数の画素を第2の画素群とすると、前記第1の画素群が有する前記トランジスタのスイッチングを制御する信号が与えられる配線と、前記第2の画素群が有する前記トランジスタのスイッチングを制御する信号が与えられる配線とが接続されている固体撮像装置。請求項1乃至請求項3のいずれか1項において、前記トランジスタは、シリコンよりもバンドギャップが広く、真性キャリア密度がシリコンよりも低い半導体材料をチャネル形成領域に含んでいる固体撮像装置。請求項4において、前記半導体材料は、酸化物半導体である固体撮像装置。請求項5において、前記酸化物半導体は、In-Ga-Zn系酸化物半導体である固体撮像装置。請求項5または請求項6において、前記チャネル形成領域の水素濃度は、5×1019/cm3以下である固体撮像装置。請求項1乃至請求項7のいずれか1項において、前記トランジスタのオフ電流密度は、100yA/μm以下である固体撮像装置。フォトセンサと表示素子とを複数の画素にそれぞれ有し、前記フォトセンサは、照射される光の強度により流れる電流値が定まるフォトダイオードと、前記電流値により蓄積される電荷の量が定まり、なおかつ前記電荷の量を情報として含む出力信号を生成する増幅回路とを有し、前記表示素子は、液晶素子と、前記液晶素子への画像信号の電位の供給を制御するスイッチング素子とを有し、前記増幅回路は、蓄積された前記電荷を保持するトランジスタを有し、前記複数の画素のうち、前記出力信号が与えられる一の配線に接続されている複数の画素を第1の画素群とし、前記出力信号が与えられる他の配線に接続されている複数の画素を第2の画素群とすると、前記電荷の蓄積を制御するための電位を前記第1の画素群に与える配線と、前記電位を前記第2の画素群に与える配線とが接続されている半導体表示装置。フォトセンサと表示素子とを複数の画素にそれぞれ有し、前記フォトセンサは、照射される光の強度により流れる電流値が定まるフォトダイオードと、前記電流値により蓄積される電荷の量が定まり、なおかつ前記電荷の量を情報として含む出力信号を生成する増幅回路とを有し、前記表示素子は、液晶素子と、前記液晶素子への画像信号の電位の供給を制御するスイッチング素子とを有し、前記増幅回路は、蓄積された前記電荷を保持するトランジスタを有し、前記複数の画素のうち、前記出力信号が与えられる一の配線に接続されている複数の画素を第1の画素群とし、前記出力信号が与えられる他の配線に接続されている複数の画素を第2の画素群とすると、前記第1の画素群が有する前記フォトダイオードの陽極に接続された配線と、前記第2の画素群が有する前記フォトダイオードの陽極に接続された配線とが接続されている半導体表示装置。フォトセンサと表示素子とを複数の画素にそれぞれ有し、前記フォトセンサは、照射される光の強度により流れる電流値が定まるフォトダイオードと、前記電流値により蓄積される電荷の量が定まり、なおかつ前記電荷の量を情報として含む出力信号を生成する増幅回路とを有し、前記表示素子は、液晶素子と、前記液晶素子への画像信号の電位の供給を制御するスイッチング素子とを有し、前記増幅回路は、蓄積された前記電荷を保持するトランジスタを有し、前記複数の画素のうち、前記出力信号が与えられる一の配線に接続されている複数の画素を第1の画素群とし、前記出力信号が与えられる他の配線に接続されている複数の画素を第2の画素群とすると、前記第1の画素群が有する前記トランジスタのスイッチングを制御する信号が与えられる配線と、前記第2の画素群が有する前記トランジスタのスイッチングを制御する信号が与えられる配線とが接続されている半導体表示装置。請求項9乃至請求項11のいずれか1項において、前記トランジスタは、シリコンよりもバンドギャップが広く、真性キャリア密度がシリコンよりも低い半導体材料をチャネル形成領域に含んでいる半導体表示装置。請求項12において、前記半導体材料は、酸化物半導体である半導体表示装置。請求項13において、前記酸化物半導体は、In-Ga-Zn系酸化物半導体である半導体表示装置。請求項13または請求項14において、前記チャネル形成領域の水素濃度は、5×1019/cm3以下である半導体表示装置。請求項9乃至請求項15のいずれか1項において、前記トランジスタのオフ電流密度は、100yA/μm以下である半導体表示装置。ところで、CMOSセンサを用いた固体撮像装置、或いは半導体表示装置では、電源電位、或いは信号の電位をフォトセンサに供給するための配線が画素部に配置されている。この配線は抵抗を有しているため、電源電位の供給源或いは信号の供給源から遠い画素ほど電位の降下が大きくなりやすい。また、配線が有する抵抗や、コンタクトの部分などに生じる寄生抵抗が大きいほど、信号の遅延が起こりやすい。配線における電位の降下や信号の遅延が生じると、フォトセンサに供給される電源電位、或いは信号の電位が画素部内でばらついてしまい、その電位のばらつきがフォトセンサから出力される信号の電位に反映され、撮像された画像の品質が落ちてしまう。また、ローリングシャッタ方式によってもたらされる画像データの歪みを解消するために、CMOSセンサを用いた固体撮像装置、或いは半導体表示装置において、CCDセンサを用いた固体撮像装置で採用されているグローバルシャッタ方式を用いることが望ましい。グローバルシャッタ方式は、全画素で蓄積動作を一斉に行う方式であり、グローバルシャッタ方式を採用することで画像データの歪みを解消することができる。しかし、グローバルシャッタ方式を用いる場合、全画素において一斉に蓄積動作を行うため、駆動回路が有する電流または電圧の供給能力によっては、上述したような配線における電位の降下や信号の遅延が顕著に起こりやすい。また、固体撮像装置、或いは半導体表示装置の性能を評価する上で、低消費電力であることは重要なポイントの一つである。特に、携帯電話などの携帯型の電子機器だと、固体撮像装置、或いは半導体表示装置の消費電力の高さは、連続使用時間の短縮化というデメリットに繋がるため、低消費電力であることが求められる。上述の課題に鑑み、本発明は、撮像された画像の品質を向上させる固体撮像装置、或いは半導体表示装置の提供を、目的の一とする。或いは、本発明は、消費電力を低く抑えることができる固体撮像装置、或いは半導体表示装置の提供を、目的の一とする。グローバルシャッタ方式を用いて撮像を行う場合、電荷の蓄積動作は全画素において一斉に行われる。そのため、フォトダイオードに供給する電位や、電荷を保持するトランジスタのスイッチングを制御するための信号の電位などの、電荷の蓄積動作を制御するための電位を、全画素において共有することができる。そこで、本発明の一態様に係る固体撮像装置、或いは半導体表示装置では、出力信号が与えられる一の配線に接続されている複数のフォトセンサを第1のフォトセンサ群とし、出力信号が与えられる他の配線に接続されている複数のフォトセンサを第2のフォトセンサ群とすると、電荷の蓄積動作を制御するための電位を第1のフォトセンサ群に与える配線と、上記電位を第2のフォトセンサ群に与える配線とを、接続する。上記構成により、グローバルシャッタ方式において顕著に起こりやすかった、配線抵抗による電位の降下や信号の遅延を抑制し、電荷の蓄積動作を制御するための電位や信号が画素部内でばらつくのを防ぐ。また、本発明の一態様に係る固体撮像装置、或いは半導体表示装置では、異なる色の光を発する複数の光源をバックライトに有し、上記光源を順次点灯させるフィールドシーケンシャル駆動FS駆動を行うようにしても良い。この場合、各色の光源が点灯している期間に各画素において電荷の蓄積動作を行うことで、各色に対応した画像データを取得できる。そして、上記各色に対応した画像データを合成することで、カラーの画像データを得ることができる。また、半導体表示装置では、撮像時のみならず、画像の表示を行う際にもFS駆動を行うことができる。具体的には、各色の光源を順次点灯させ、各色の光源が点灯している期間に、各色に対応する階調を表示素子において表示することで、カラーの画像を表示することができる。この場合、表示素子には、液晶素子などの、画像信号によりその透過率が制御される素子を用いる。FS駆動を用いることで、各画素にカラーフィルタを設ける必要がなくなり、バックライトからの光の利用効率を高めることができる。また、1つの画素で各色に対応する画像データの取得、或いは階調の表示を行うことができるため、高精細な画像データの取得、或いは高精細な画像の表示を行うことができる。FS駆動でバックライトを動作させる場合、単色の光源とカラーフィルタを組み合わせる場合とは異なり、各色の光源を順次切り換えて発光させる必要がある。さらに、上記光源の切り換えが行われる周波数は、単色の光源を用いた場合のフレーム周波数よりも高い値に設定する必要がある。例えば、単色の光源を用いた場合のフレーム周波数を60Hzとすると、赤、緑、青の各色に対応する光源を用いてFS駆動を行う場合、光源の切り替えを行う周波数は、約3倍の180Hz程度となる。よって、各色の光源が発光する期間は、非常に短い。しかし、本発明の一態様では、グローバルシャッタ方式を用いて撮像を行うため、電荷の蓄積動作を全画素において一斉に行う。よって、全画素において蓄積動作を完了させるまでの期間が、ローリングシャッタ方式を用いた場合よりも短くすることができる。そのため、FS駆動を採用することで各色の光源が発光する期間が短くなっても、上記期間内において全画素の蓄積動作を完了させることができる。なお、CMOSセンサを用いた固体撮像装置、或いは半導体表示装置の場合、グローバルシャッタ方式を用いると、全画素で蓄積動作を一斉に行った後に、読み出し動作を行ごとに順次行う必要がある。よって、蓄積動作が終了してから読み出し動作に移行するまでの、電荷を保持している電荷保持期間が、行ごとに異なる。そのため、トランジスタのオフ電流による電荷のリークが生じると、上記期間の長さに合わせて各行における電荷の量が変動してしまうため、階調の変化した被写体の画像データが形成されてしまうことがある。そこで、本発明の一態様に係る固体撮像装置、或いは半導体表示装置では、フォトセンサにおいて蓄積された電荷を保持するためのスイッチング素子に、オフ電流の著しく小さい絶縁ゲート電界効果型トランジスタ以下、単にトランジスタとするを用いても良い。上記トランジスタは、シリコン半導体よりもバンドギャップが広く、真性キャリア密度がシリコンよりも低い半導体材料を、チャネル形成領域に含むことを特徴とする。上述したような特性を有する半導体材料をチャネル形成領域に含むことで、オフ電流が著しく小さく、なおかつ高耐圧であるトランジスタを実現することができる。このような半導体材料としては、例えば、シリコンの約3倍程度の大きなバンドギャップを有する酸化物半導体が挙げられる。上記構成を有するトランジスタをスイッチング素子として用いることで、電荷保持期間における電荷のリークを小さく抑えることができ、グローバルシャッタ方式を用いた場合に、行によって電荷保持期間が異なることに起因する階調の変化を、小さく抑えることができる。なお、電子供与体ドナーとなる水分または水素などの不純物が低減され、なおかつ酸素欠損が低減されることで高純度化された酸化物半導体purifiedOSは、i型真性半導体又はi型に限りなく近い。そのため、上記酸化物半導体を用いたトランジスタは、オフ電流が著しく小さいという特性を有する。具体的に、高純度化された酸化物半導体は、二次イオン質量分析法SIMS:SecondaryIonMassSpectrometryによる水素濃度の測定値が、5×1019/cm3以下、好ましくは5×1018/cm3以下、より好ましくは5×1017/cm3以下、さらに好ましくは1×1016/cm3以下とする。また、ホール効果測定により測定できる酸化物半導体膜のキャリア密度は、1×1014/cm3未満、好ましくは1×1012/cm3未満、さらに好ましくは1×1011/cm3未満とする。また、酸化物半導体のバンドギャップは、2eV以上、好ましくは2.5eV以上、より好ましくは3eV以上である。水分または水素などの不純物濃度が十分に低減され、なおかつ酸素欠損が低減されることで高純度化された酸化物半導体膜を用いることにより、トランジスタのオフ電流を小さくすることができる。ここで、酸化物半導体膜中の、水素濃度の分析について触れておく。酸化物半導体膜中の水素濃度測定は、SIMSで行う。SIMSは、その原理上、試料表面近傍や、材質が異なる膜との積層界面近傍のデータを正確に得ることが困難であることが知られている。そこで、膜中における水素濃度の厚さ方向の分布をSIMSで分析する場合、対象となる膜が存在する範囲において、値に極端な変動が無く、ほぼ一定の値が得られる領域における平均値を、水素濃度として採用する。また、測定の対象となる膜の厚さが小さい場合、隣接する膜内の水素濃度の影響を受けて、ほぼ一定の値が得られる領域を見いだせない場合がある。この場合、当該膜が存在する領域における、水素濃度の極大値または極小値を、当該膜中の水素濃度として採用する。さらに、当該膜が存在する領域において、極大値を有する山型のピーク、極小値を有する谷型のピークが存在しない場合、変曲点の値を水素濃度として採用する。具体的に、高純度化された酸化物半導体膜を活性層として用いたトランジスタのオフ電流が小さいことは、いろいろな実験により証明できる。例えば、チャネル幅が1×106μmでチャネル長が10μmの素子であっても、ソース電極とドレイン電極間の電圧ドレイン電圧が1Vから10Vの範囲において、オフ電流ゲート電極とソース電極間の電圧を0V以下としたときのドレイン電流が、半導体パラメータアナライザの測定限界以下、すなわち1×10-13A以下という特性を得ることができる。この場合、オフ電流をトランジスタのチャネル幅で除した数値に相当するオフ電流密度は、100zA/μm以下であることが分かる。また、容量素子とトランジスタとを接続して、容量素子に流入または容量素子から流出する電荷を当該トランジスタで制御する回路を用いて、オフ電流密度の測定を行った。当該測定では、上記トランジスタに高純度化された酸化物半導体膜をチャネル形成領域に用い、容量素子の単位時間あたりの電荷の量の推移から当該トランジスタのオフ電流密度を測定した。その結果、トランジスタのソース電極とドレイン電極間の電圧が3Vの場合に、数十yA/μmという、さらに小さいオフ電流密度が得られることが分かった。したがって、本発明の一態様に係る半導体装置では、高純度化された酸化物半導体膜を活性層として用いたトランジスタのオフ電流密度を、ソース電極とドレイン電極間の電圧によっては、100yA/μm以下、好ましくは10yA/μm以下、更に好ましくは1yA/μm以下にすることができる。従って、高純度化された酸化物半導体膜を活性層として用いたトランジスタは、オフ電流が、結晶性を有するシリコンを用いたトランジスタに比べて著しく小さい。例えば、酸化物半導体として、酸化インジウム、酸化スズ、酸化亜鉛、二元系金属の酸化物であるIn-Zn系酸化物、Sn-Zn系酸化物、Al-Zn系酸化物、Zn-Mg系酸化物、Sn-Mg系酸化物、In-Mg系酸化物、In-Ga系酸化物、三元系金属の酸化物であるIn-Ga-Zn系酸化物IGZOとも表記する、In-Al-Zn系酸化物、In-Sn-Zn系酸化物、Sn-Ga-Zn系酸化物、Al-Ga-Zn系酸化物、Sn-Al-Zn系酸化物、In-Hf-Zn系酸化物、In-La-Zn系酸化物、In-Ce-Zn系酸化物、In-Pr-Zn系酸化物、In-Nd-Zn系酸化物、In-Sm-Zn系酸化物、In-Eu-Zn系酸化物、In-Gd-Zn系酸化物、In-Tb-Zn系酸化物、In-Dy-Zn系酸化物、In-Ho-Zn系酸化物、In-Er-Zn系酸化物、In-Tm-Zn系酸化物、In-Yb-Zn系酸化物、In-Lu-Zn系酸化物、四元系金属の酸化物であるIn-Sn-Ga-Zn系酸化物、In-Hf-Ga-Zn系酸化物、In-Al-Ga-Zn系酸化物、In-Sn-Al-Zn系酸化物、In-Sn-Hf-Zn系酸化物、In-Hf-Al-Zn系酸化物を用いることができる。なお、例えば、In-Ga-Zn系酸化物とは、InとGaとZnを有する酸化物という意味であり、InとGaとZnの比率は問わない。また、InとGaとZn以外の金属元素が入っていてもよい。また、上記酸化物半導体は、珪素を含んでいてもよい。或いは、酸化物半導体は、InMO3ZnOmm>0、mは自然数であるとは限らないで表記することができる。ここで、Mは、Ga、Fe、MnおよびCoから選ばれた一または複数の金属元素を示す。また、酸化物半導体として、In2SnO5ZnOnn>0、且つ、nは整数で表記される材料を用いてもよい。本発明の一態様では、各行或いは各列の画素に電位を供給する複数の配線のうち、フォトダイオードに電位を供給する複数の配線どうし、或いは上記オフ電流の著しく小さいトランジスタのスイッチングを制御するための信号の電位を供給する複数の配線どうしの、少なくとも2つを電気的に接続する。上記構成により、配線抵抗による電位の降下や信号の遅延を抑制し、上記電位、或いは上記信号の電位が画素部内でばらつくのを防ぐことができる。その結果、フォトセンサから出力される信号の電位がばらつくのを防ぐことができ、撮像された画像の品質を向上させることができる。或いは、本発明の一態様では、グローバルシャッタ方式を用いることで、上記構成に加えてFS駆動を組み合わせることができる。FS駆動を用いることで、固体撮像装置、或いは半導体表示装置の消費電力を低減させることができる。或いは、本発明の一態様では、オフ電流の著しく小さいトランジスタを、フォトセンサにおいて蓄積された電荷を保持するためのスイッチング素子に用いることで、グローバルシャッタ方式を用いて撮像を行っても、電荷保持期間が異なることに起因する階調の変化を小さく抑え、撮像された画像の品質を向上させることができる。以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本発明は、以下に示す実施の形態の記載内容に限定して解釈されるものではない。実施の形態1図1を用いて、本発明の固体撮像装置、または半導体表示装置が有するフォトセンサの接続構成について説明する。図1は、画素部における、複数のフォトセンサ101の接続構成を示す回路図の一例である。図1では、各画素の有するフォトセンサ101がマトリクス状に配置されている。そして、各フォトセンサ101は、フォトダイオード102と、増幅回路103とを有している。フォトダイオード102は、半導体の接合部に光があたると電流が発生する性質を有する光電変換素子である。増幅回路103は、フォトダイオード102が受光することで得られる電流を増幅する、或いは、上記電流によって蓄積された電荷を保持する回路である。増幅回路103の構成は、フォトダイオード102において生じる電流を増幅できるのであれば良く、あらゆる形態を採用することができるが、少なくとも増幅回路103は、スイッチング素子として機能するトランジスタ104を有する。上記スイッチング素子は、増幅回路103内への上記電流の供給を制御する。そして、本発明の一態様では、上記スイッチング素子として機能するトランジスタ104のチャネル形成領域に、シリコン半導体よりもバンドギャップが広く、真性キャリア密度がシリコンよりも低い半導体を含んでいても良い。上記半導体の一例として、炭化珪素SiC、窒化ガリウムGaNなどの化合物半導体、酸化亜鉛ZnOなどの金属酸化物でなる酸化物半導体などを適用することができる。この中でも酸化物半導体は、スパッタリング法や湿式法印刷法などにより作製可能であり、量産性に優れるといった利点がある。また、炭化シリコンや窒化ガリウムなどの化合物半導体は単結晶であることが必須で、単結晶材料を得るためには、酸化物半導体のプロセス温度よりも著しく高い温度による結晶成長、或いは、特殊な基板上のエピタキシャル成長が必要である。一方、酸化物半導体は、室温でも成膜が可能なため、入手が容易なシリコンウェハや、安価で大型化に対応できるガラス基板上への成膜が可能であり、量産性が高い。また、通常のシリコンやガリウムなどの半導体材料を用いた集積回路上に、酸化物半導体による半導体素子を積層させることも可能である。よって、上述したワイドギャップ半導体の中でも、特に酸化物半導体は量産性が高いというメリットを有する。また、トランジスタの性能例えば電界効果移動度を向上させるために結晶性の酸化物半導体を得ようとする場合でも、200°Cから800°Cの熱処理によって容易に結晶性の酸化物半導体を得ることができる。以下の説明では、バンドギャップが大きい半導体として、上記のような利点を有する酸化物半導体を用いる場合を例に挙げている。上述したような特性を有する半導体材料をチャネル形成領域に含むことで、オフ電流が極めて低く、なおかつ高耐圧であるトランジスタ104を実現することができる。そして、上記構成を有するトランジスタ104をスイッチング素子として用いることで、増幅回路103内に蓄積された電荷のリークを防ぐことができる。なお、トランジスタ104の活性層に酸化物半導体などのバンドギャップの大きい半導体を用いる方が、増幅回路103内に蓄積された電荷のリークをより防ぐことができるので望ましいが、本発明は必ずしもこの構成に限定されない。トランジスタ104の活性層に酸化物半導体以外の、非晶質、微結晶、多結晶、または単結晶の、シリコン、またはゲルマニウムなどの半導体が用いられていても、グローバルシャッタ方式で動作させることは可能である。なお、特に断りがない限り、本明細書でオフ電流とは、nチャネル型トランジスタにおいては、ドレイン電極をソース電極とゲート電極よりも高い電位とした状態において、ソース電極の電位を基準としたときのゲート電極の電位が0以下であるときに、ソース電極とドレイン電極の間に流れる電流のことを意味する。或いは、本明細書でオフ電流とは、pチャネル型トランジスタにおいては、ドレイン電極をソース電極とゲート電極よりも低い電位とした状態において、ソース電極の電位を基準としたときのゲート電極の電位が0以上であるときに、ソース電極とドレイン電極の間に流れる電流のことを意味する。また、トランジスタが有するソース電極とドレイン電極は、トランジスタの極性及び各電極に与えられる電位の高低差によって、その呼び方が入れ替わる。一般的に、nチャネル型トランジスタでは、低い電位が与えられる電極がソース電極と呼ばれ、高い電位が与えられる電極がドレイン電極と呼ばれる。また、pチャネル型トランジスタでは、低い電位が与えられる電極がドレイン電極と呼ばれ、高い電位が与えられる電極がソース電極と呼ばれる。以下、ソース電極とドレイン電極のいずれか一方を第1端子、他方を第2端子とし、フォトセンサ101が有するフォトダイオード102、トランジスタ104の接続関係を説明する。具体的に、図1では、フォトダイオード102の陽極が、配線PRに接続されている。また、フォトダイオード102の陰極が、トランジスタ104の第1端子に接続されている。トランジスタ104の第2端子は、増幅回路103内の他の半導体素子に接続されているため、増幅回路103内の構成によって、トランジスタ104の第2端子の接続先は異なる。また、トランジスタ104のゲート電極は、配線TXに接続されている。配線TXには、トランジスタ104のスイッチングを制御するための信号の電位が与えられる。また、フォトセンサ101は配線OUTに接続されている。配線OUTには、増幅回路103から出力される出力信号の電位が与えられる。なお、本明細書において接続とは電気的な接続を意味しており、電流、電圧または電位が、供給可能、或いは伝送可能な状態に相当する。従って、接続している状態とは、直接接続している状態を必ずしも指すわけではなく、電流、電圧または電位が、供給可能、或いは伝送可能であるように、配線、抵抗、ダイオード、トランジスタなどの回路素子を介して間接的に接続している状態も、その範疇に含む。また、回路図上は独立している構成要素どうしが接続されている場合であっても、実際には、例えば配線の一部が電極として機能する場合など、一の導電膜が、複数の構成要素の機能を併せ持っている場合もある。本明細書において接続とは、このような、一の導電膜が、複数の構成要素の機能を併せ持っている場合も、その範疇に含める。なお、図1では、配線PRと、配線TXと、配線OUTとが各フォトセンサ101に接続されている場合を例示しているが、本発明の一態様では、各フォトセンサ101が有する配線の数はこれに限定されない。上記配線に加えて、電源電位が与えられる配線、増幅回路103に保持されている電荷の量をリセットするための信号の電位が与えられる配線などが、各フォトセンサ101に接続されていても良い。また、本発明の一態様では、図1に示すように、一の配線OUTが複数のフォトセンサ101に接続されており、一の配線OUTに接続されている複数のフォトセンサ101は、他の配線OUTには接続されておらず、電気的に分離している。そして、一の配線OUTに接続されている複数のフォトセンサ101を第1のフォトセンサ群とし、他の配線OUTに接続されている複数のフォトセンサ101を第2のフォトセンサ群とすると、本発明の一態様では、第1のフォトセンサ群に接続された配線PRが、第2のフォトセンサ群に接続された配線PRに接続されている。或いは、本発明の一態様では、第1のフォトセンサ群に接続された配線TXが、第2のフォトセンサ群に接続された配線TXに接続されている。本発明の一態様では、上記構成により、配線PRや配線TXの抵抗による電位の降下や信号の遅延を抑制することができる。その結果、フォトダイオード102の陽極に与えられる電位、或いは、電荷を保持するためのトランジスタ104のスイッチングを制御する信号の電位が、画素部内でばらつくのを防ぐことができる。よって、フォトセンサ101から出力される信号の電位がばらつくのを防ぐことができ、撮像された画像の品質を向上させることができる。なお、図1では、増幅回路103がスイッチング素子として機能するトランジスタ104を一つだけ有するフォトセンサ101の構成を示しているが、本発明はこの構成に限定されない。本発明の一態様では、一のトランジスタが一のスイッチング素子として機能する構成を示しているが、複数のトランジスタが一のスイッチング素子として機能していても良い。複数のトランジスタが一のスイッチング素子として機能する場合、上記複数のトランジスタは並列に接続されていても良いし、直列に接続されていても良いし、直列と並列が組み合わされて接続されていても良い。本明細書において、トランジスタが直列に接続されている状態とは、例えば、第1のトランジスタの第1端子と第2端子のいずれか一方のみが、第2のトランジスタの第1端子と第2端子のいずれか一方のみに接続されている状態を意味する。また、トランジスタが並列に接続されている状態とは、第1のトランジスタの第1端子が第2のトランジスタの第1端子に接続され、第1のトランジスタの第2端子が第2のトランジスタの第2端子に接続されている状態を意味する。また、図1では、トランジスタ104がゲート電極を活性層の片側にのみ有している場合を示している。トランジスタ104が、活性層を間に挟んで存在する一対のゲート電極を有している場合、一方のゲート電極にはスイッチングを制御するための信号が与えられ、他方のゲート電極は、電気的に絶縁しているフローティングの状態であっても良いし、電位が他から与えられている状態であっても良い。後者の場合、一対の電極に、同じ高さの電位が与えられていても良いし、他方のゲート電極にのみグラウンドなどの固定電位が与えられていても良い。他方のゲート電極に与える電位の高さを制御することで、トランジスタ104の閾値電圧を制御することができる。次いで、フォトセンサ101の、具体的な構成の一例について説明する。図2Aに、フォトセンサ101の一例を回路図で示す。図2Aに示すフォトセンサ101は、増幅回路103が、トランジスタ104に加えて、トランジスタ105とトランジスタ106とを有している。トランジスタ105は、トランジスタ104の第2端子に与えられる電位に従って、その第1端子と第2端子間の電流値或いは抵抗値が定まる。また、トランジスタ106は、上記電流値或いは抵抗値によって定まる出力信号の電位を、配線OUTに供給するためのスイッチング素子として機能する。具体的に、図2Aでは、トランジスタ104の第2端子がトランジスタ105のゲート電極に接続されている。トランジスタ105の第1端子は、ハイレベルの電源電位VDDが与えられている配線VRに接続されている。トランジスタ105の第2端子は、トランジスタ106の第1端子に接続されている。トランジスタ106の第2端子は、配線OUTに接続されている。トランジスタ106のゲート電極は、配線SEに接続されており、配線SEにはトランジスタ106のスイッチングを制御する信号の電位が与えられる。図2Aでは、トランジスタ104の第2端子とトランジスタ105のゲート電極が接続されているノードを、ノードFDとして示している。ノードFDに蓄積される電荷の量によって、トランジスタ105の第1端子と第2端子間の電流値或いは抵抗値が定まり、これに加えて、トランジスタ106のスイッチングを制御する信号の電位を与えることで、トランジスタ106の第2端子から発する出力信号の電位が定まる。ノードFDにおいて電荷をより確実に保持するために、ノードFDに保持容量を接続するようにしても良い。なお、図2Aにおいて、トランジスタ104以外の、増幅回路103を構成しているトランジスタ105とトランジスタ106は、その活性層に、酸化物半導体膜が用いられていても良い。或いは、トランジスタ104、トランジスタ105、トランジスタ106の活性層に、酸化物半導体以外の、非晶質、微結晶、多結晶、または単結晶の、シリコン、またはゲルマニウムなどの半導体が用いられていても良い。フォトセンサ101内の全てのトランジスタの活性層に、酸化物半導体膜を用いることで、プロセスを簡略化することができる。また、トランジスタ105とトランジスタ106の活性層に、例えば、多結晶または単結晶のシリコンなどのように、酸化物半導体よりも高い移動度が得られる半導体材料を用いることで、フォトセンサ101からの画像データの読み出しを高速で行うことができる。図2Bに、図2Aに示したフォトセンサ101を有する画素部の構成を一例として示す。図2Bでは、複数のフォトセンサ101がマトリクス状に配置されている。各列のフォトセンサ101は、複数の配線PR配線PR1~配線PRxと表記するのいずれか1つと、複数の配線TX配線TX1~配線TXxと表記するのいずれか1つと、複数の配線OUT配線OUT1~配線OUTxと表記するのいずれか1つ、複数の配線VR配線VR1~配線VRxと表記するのいずれか1つと接続されている。また、各行のフォトセンサ101は、複数の配線SE配線SE1~配線SEyと表記するのいずれか1つと接続されている。また、図2Bでは、配線OUTiiは1~xのいずれか1つ及び配線VRiiは1~xのいずれか1つに接続されている複数のフォトセンサ101は、配線OUTjjはi以外であり1~xのいずれか1つ及び配線VRjjはi以外であり1~xのいずれか1つには接続されておらず、電気的に分離している。そして、配線OUTi及び配線VRiに接続されている複数のフォトセンサ101を第1のフォトセンサ群とし、配線OUTj及び配線VRjに接続されている複数のフォトセンサ101を第2のフォトセンサ群とすると、図2Bでは、第1のフォトセンサ群に接続された配線PRiが、第2のフォトセンサ群に接続された配線PRjに接続されている。或いは、第1のフォトセンサ群に接続された配線TXiが、第2のフォトセンサ群に接続された配線TXjに接続されている。上記構成により、図1の場合と同様に、配線PRや配線TXの抵抗による電位の降下や信号の遅延を抑制することができる。その結果、フォトダイオード102の陽極に与えられる電位、或いは、電荷を保持するためのトランジスタ104のスイッチングを制御する信号の電位が、画素部内でばらつくのを防ぐことができる。よって、フォトセンサ101から出力される信号の電位がばらつくのを防ぐことができ、撮像された画像の品質を向上させることができる。次いで、図2A及び図2Bに示したフォトセンサ101の動作の一例について説明する。まず、各フォトセンサ101の動作について説明する。図3に、図2A及び図2Bに示したフォトセンサ101に与えられる各種電位のタイミングチャートを一例として示す。なお、図3に示すタイミングチャートでは、フォトセンサ101の動作を分かりやすく説明するため、配線TX、配線SE、配線PRには、ハイレベルかローレベルの電位が与えられるものと仮定する。具体的に、配線TXには、ハイレベルの電位HTXと、ローレベルの電位LTXが与えられるものとし、配線SEには、ハイレベルの電位HSEと、ローレベルの電位LSEが与えられるものとし、配線PRには、ハイレベルの電位HPRと、ローレベルの電位LPRが与えられるものとする。まず、時刻T1において、配線TXの電位を、電位LTXから電位HTXに変化させる。配線TXの電位が電位HTXになると、トランジスタ104はオンになる。なお、時刻T1において、配線SEには電位LSEが与えられ、配線PRには電位LPRが与えられている。次いで、時刻T2において、配線PRの電位を、電位LPRから電位HPRに変化させる。また、時刻T2において、配線TXの電位は電位HTXのままであり、配線SEの電位は電位LSEのままである。よって、ノードFDには配線PRの電位HPRが与えられるため、ノードFDに保持されている電荷の量はリセットされる。次いで、時刻T3において、配線PRの電位を、電位HPRから電位LPRに変化させる。時刻T3の直前まで、ノードFDの電位は電位HPRに保たれているため、配線PRの電位が電位LPRになると、フォトダイオード102に逆方向バイアスの電圧が印加されることになる。そして、フォトダイオード102に逆方向バイアスの電圧が印加された状態で、フォトダイオード102に光が入射すると、フォトダイオード102の陰極から陽極に向かって電流が流れる。上記電流の値は光の強度に従って変化する。すなわち、フォトダイオード102に入射する光の強度が高いほど上記電流値は高くなり、ノードFDからの電荷の流出も大きくなる。逆に、フォトダイオード102に入射する光の強度が低いほど上記電流値は低くなり、ノードFDからの電荷の流出も小さくなる。よって、ノードFDの電位は、光の強度が高いほど変化が大きく、光の強度が低いほど変化が小さい。次いで、時刻T4において、配線TXの電位を電位HTXから電位LTXに変化させると、トランジスタ104はオフになる。よって、ノードFDからフォトダイオード102への電荷の移動が止まるため、ノードFDの電位が定まる。次いで、時刻T5において、配線SEの電位を電位LSEから電位HSEに変化させると、トランジスタ106はオンになる。すると、ノードFDの電位に応じて配線VRから配線OUTへと電荷が移動する。次いで、時刻T6において、配線SEの電位を電位HSEから電位LSEに変化させると、配線VRから配線OUTへの電荷の移動が停止し、配線OUTの電位が決定する。この配線OUTの電位が、フォトセンサ101の出力信号の電位に相当する。そして、出力信号の電位には、撮像された被写体の画像データが含まれている。上記一連の動作は、リセット動作、蓄積動作、読み出し動作に分類することができる。すなわち、時刻T2から時刻T3までの動作がリセット動作、時刻T3から時刻T4までの動作が蓄積動作、時刻T5から時刻T6までの動作が読み出し動作に相当する。リセット動作、蓄積動作、読み出し動作を行うことで、画像データの取得を行うことができる。また、蓄積動作が終了してから読み出し動作が開始されるまでの期間、すなわち、時刻T4から時刻T5までの期間が、ノードFDにおいて電荷が保持されている電荷保持期間に相当する。本発明の一態様では、グローバルシャッタ方式を用いて画素部を動作させるため、上記電荷保持期間の長さが、各行の画素によって異なる。以下、その理由について説明する。まず、グローバルシャッタ方式を用いた画素部の駆動について、一例を挙げて説明する。図4に、図2Bに示した画素部において、配線TX1から配線TXx、配線SE1から配線SEyに与えられる電位のタイミングチャートを、一例として示す。図4に示すタイミングチャートでは、時刻T2から時刻T4までに行われるリセット動作及び蓄積動作が、全てのフォトセンサ101において並行して行われる。よって、配線TX1から配線TXxの電位は、時刻T1において一斉に電位LTXから電位HTXに変化し、時刻T4において一斉に電位HTXから電位LTXに変化する。図4では、リセット動作及び蓄積動作が行われる期間を、露光期間300として示す。また、図4に示すタイミングチャートでは、時刻T5から時刻T6までに行われる読み出し動作が、フォトセンサ101の行ごとに順に行われる。すなわち、時刻T5と時刻T6のタイミングが、フォトセンサ101の行ごとに異なる。具体的には、配線SE1が電位LSEから電位HSEに変化し、次いで電位HSEから電位LSEに変化した後、配線SE2から配線SEyも順にその電位が同様に変化する。図4では、読み出し動作が行われる期間を、読み出し期間301として示す。図4から分かるように、グローバルシャッタ方式で画素部を動作させる場合、リセット動作と蓄積動作を全画素で一斉に行うため、露光期間300が終了するタイミングは全画素で同じとなる。しかし、読み出し動作はフォトセンサの行ごとに行うため、読み出し期間301が開始されるタイミングはフォトセンサの行ごとに異なる。よって、露光期間300が終了してから、読み出し期間301が開始されるまでの電荷保持期間302は、フォトセンサの行ごとに長さが異なっており、最終行のフォトセンサにおける電荷保持期間302が最長となる。階調数が画一的な画像を撮像すると、理想的には全てのフォトセンサにおいて同じ高さの電位を有する出力信号が得られる。しかし、電荷保持期間302の長さがフォトセンサの行ごとに異なる場合、ノードFDに蓄積されている電荷が時間の経過と共にリークしてしまうと、フォトセンサの出力信号の電位が行ごとに異なってしまい、行ごとにその階調数が変化した画像データが得られてしまう。しかし、本発明の一態様では、オフ電流の著しく小さいトランジスタ104を、フォトセンサ101において蓄積された電荷、具体的にはノードFDに蓄積された電荷を保持するためのスイッチング素子として用いていても良い。この場合、グローバルシャッタ方式を用いて撮像を行っても、電荷保持期間が異なることに起因する画像データの階調の変化を小さく抑え、撮像された画像の品質を向上させることができる。なお、固体撮像装置の場合、外光を利用して撮像を行うこともできるが、例えば密着型のエリアセンサのように、外光ではなくバックライトの光を利用して撮像を行うこともできる。そして、本発明の一態様では、バックライトを用いる場合、FS駆動でバックライトを動作させてカラーの画像データを取得するようにしても良い。FS駆動では、複数の色にそれぞれ対応する画像データを取得し、それら複数の画像データを用いた加法混色により、カラーの画像データを取得することができる。図5を用いて、固体撮像装置においてFS駆動でバックライトを動作させた場合の、光源の動作と、画素部の動作について説明する。図5では、赤R、緑G、青Bにそれぞれ対応した3つの光源の点灯期間及び消灯期間と、配線TX、配線PR、配線SEの電位の時間変化とを示す。なお、図5では、バックライトが赤Rの光を発する光源と、緑Gの光を発する光源と、青Bの光を発する光源とを有する場合を例に挙げて説明するが、バックライトの有する光源の種類は上記構成に限定されない。また、図5では、図2A及び図2Bに示した構成を有する固体撮像装置を例に挙げて、その動作について説明する。図5に示すように、FS駆動でバックライトを動作させる場合、各色の光源を順に点灯させる。具体的に、図5では、赤Rの光源を点灯させる点灯期間Tr、全ての光源を消灯させる消灯期間Tk、緑Gの光源を点灯させる点灯期間Tg、全ての光源を消灯させる消灯期間Tk、青Bの光源を点灯させる点灯期間Tbを、順に出現させる。点灯期間Trでは、赤Rに対応するリセット動作及び蓄積動作が、全画素のフォトセンサにおいて一斉に行われる。すなわち、リセット動作及び蓄積動作が行われる露光期間が、点灯期間Tr内に設けられる。そして、上記露光期間において、配線Tx1から配線TXxに入力される信号の電位はパルスを有しており、なおかつそのパルスの出現する期間が重なっている。また、上記露光期間において、配線PR1から配線PRxに入力される信号の電位はパルスを有しており、なおかつそのパルスの出現する期間が重なっている。また、点灯期間Trの次に出現する消灯期間Tkでは、赤Rに対応する電荷の読み出し動作がフォトセンサの行ごとに順に行われる。よって、全行の読み出し期間内に、順に各行の読み出し期間が出現する。そして、各行の読み出し期間では、配線SE1から配線SEyのうち当該読み出し期間に対応する配線SEにおいて、入力される信号の電位がパルスを有している。すなわち、配線SE1から配線SEyのそれぞれに入力される信号のパルスは、順次シフトするように出現する。同様に、点灯期間Tgでは、緑Gに対応するリセット動作及び蓄積動作が、全画素のフォトセンサにおいて一斉に行われる。すなわち、リセット動作及び蓄積動作が行われる露光期間が、点灯期間Tg内に設けられる。また、同様に、点灯期間Tgの次に出現する消灯期間Tkでは、緑Gに対応する電荷の読み出し動作がフォトセンサの行ごとに順に行われる。同様に、点灯期間Tbでは、青Bに対応するリセット動作及び蓄積動作が、全画素のフォトセンサにおいて一斉に行われる。すなわち、リセット動作及び蓄積動作が行われる露光期間が、点灯期間Tb内に設けられる。また、点灯期間Tbの次に出現する消灯期間Tkでは、青Bに対応する電荷の読み出し動作がフォトセンサの行ごとに順に行われる。上記動作を行うことにより、各色に対応した画像データを取得できる。そして、上記各色に対応した画像データを合成することで、カラーの画像データを得ることができる。なお、さらに消灯期間Tkを追加し、当該消灯期間において画像データを取得してもよい。各色に対応した画像データから消灯期間における画像データを差し引くことで、外光の影響を低減した、コントラストの高いカラーの画像データを取得することができる。なお、固体撮像装置の場合は、各点灯期間の間に消灯期間を挿入する必要はないが、消灯期間を挿入することで、電荷保持期間における電荷のリークをより防ぐことができる。FS駆動でバックライトを動作させる場合、単色の光源とカラーフィルタを組み合わせる場合とは異なり、各色の光源を順次切り換えて発光させる必要がある。さらに、上記光源の切り換えが行われる周波数は、単色の光源を用いた場合のフレーム周波数よりも高い値に設定する必要がある。例えば、単色の光源を用いた場合のフレーム周波数を60Hzとすると、赤、緑、青の各色に対応する光源を用いてFS駆動を行う場合、光源の切り替えを行う周波数は、約3倍の180Hz程度となる。よって、各色の光源が発光する点灯期間は、非常に短い。しかし、本発明の一態様では、グローバルシャッタ方式を用いて撮像を行うため、電荷のリセット動作と蓄積動作を全画素において一斉に行うことができる。よって、全画素において蓄積動作を完了させるまでの期間が、ローリングシャッタ方式を用いた場合よりも短くすることができる。そのため、FS駆動を採用することで各色の光源が発光する点灯期間が短くなっても、上記期間内において全画素の蓄積動作を完了させることができる。また、FS駆動を用いることで、各画素にカラーフィルタを設ける必要がなくなり、バックライトからの光の利用効率を高めることができる。よって、固体撮像装置の消費電力を低減することができる。また、1つの画素で各色に対応する画像データの取得、或いは階調の表示を行うことができるため、高精細な画像データの取得、或いは高精細な画像の表示を行うことができる。次いで、本発明の一態様に係る半導体表示装置の、画素の一例について説明する。固体撮像装置の場合、各画素にフォトセンサが設けられているが、半導体表示装置の場合、フォトセンサに加えて表示素子が各画素に設けられている。半導体表示装置の場合でも、フォトセンサどうしの接続構成は、図1または図2Bに示した構成を採用することができる。また、半導体表示装置の場合でも、図1または図2Aに示したフォトセンサの構造を採用することができる。図6に、半導体表示装置が有する画素の構成を、一例として回路図で示す。図6では、画素120が、4つの表示素子121と、1つのフォトセンサ101を有している。なお、本発明の一態様に係る半導体表示装置では、各画素の有する表示素子121とフォトセンサ101の数は、図6に示した形態に限定されない。図6では、図2Aに示した構成を有するフォトセンサ101を画素120に用いている。表示素子121は、液晶素子122と、上記液晶素子122の動作を制御するトランジスタなどの回路素子を有する。具体的に、図6では、表示素子121が、液晶素子122と、スイッチング素子として機能するトランジスタ123と、容量素子124とを有する場合を例示している。液晶素子122は、画素電極、対向電極、及び前記画素電極と前記対向電極とにより電圧が印加される液晶を有する。なお、表示素子121は、必要に応じて、トランジスタ、ダイオード、抵抗素子、容量素子、インダクタンスなどのその他の回路素子を、さらに有していても良い。トランジスタ123のゲート電極は、走査線GLに接続されている。トランジスタ123は、その第1端子が信号線SLに接続されており、その第2端子が液晶素子122の画素電極に接続されている。容量素子124が有する一対の電極は、一方が液晶素子122の画素電極に接続され、他方は固定の電位が与えられている配線COMに接続されている。次いで、図6に示した画素を例に挙げて、本発明の一態様に係る半導体表示装置の、画素のレイアウトについて説明する。図7に、図6に示した画素120の上面図の一例を示す。図7に示す画素120は、図6と同様に、一のフォトセンサ101と、4つの表示素子121とを有している。図8に、図7に示した表示素子121の一つを、拡大して示す。表示素子121は、走査線GLとして機能する導電膜201と、信号線SLとして機能する導電膜202と、配線COMとして機能する導電膜203とを有している。導電膜201は、トランジスタ123のゲート電極としても機能する。また、導電膜202は、トランジスタ123の第1端子としても機能する。さらに、表示素子121は、画素電極204、導電膜205、導電膜206を有している。導電膜206は、トランジスタ123の第2端子として機能する。そして、導電膜206と画素電極204は接続されている。また、導電膜206は、導電膜205に接続されており、配線COMとして機能する導電膜203と導電膜205とが、ゲート絶縁膜を間に挟んで重なり合っている部分が、容量素子124として機能する。なお、図7、図8では、配線、トランジスタ、容量素子などの構成をより明確にするために、ゲート絶縁膜を含む各種絶縁膜を図示していない。導電膜201、導電膜205は、絶縁表面上に形成された一の導電膜を所望の形状に加工することで形成することができる。導電膜201、導電膜205上にはゲート絶縁膜が形成されている。さらに、導電膜202、導電膜203、導電膜206は、ゲート絶縁膜上に形成された一の導電膜を所望の形状に加工することで形成することができる。なお、トランジスタ123がボトムゲート型であり、なおかつその活性層253に酸化物半導体を用いている場合、図8に示すように、ゲート電極として機能する導電膜201に活性層253が完全に重なる構成を用いることが望ましい。上記構成を採用することで、基板側から入射した光により活性層253中の酸化物半導体が劣化するのを防ぎ、よって、トランジスタ123の閾値電圧がシフトするなどの特性の劣化が引き起こされるのを防ぐことができる。また、図9Aに、図7に示したフォトセンサ101の一つを、拡大して示す。図9Bには、図9Aの破線A1―A2における断面図を示す。フォトセンサ101は、配線PRとして機能する導電膜210と、配線TXとして機能する導電膜211と、配線SEとして機能する導電膜212と、配線VRとして機能する導電膜213と、配線OUTとして機能する導電膜214とを有している。フォトセンサ101の有するフォトダイオード102は、順に積層されたp型の半導体膜215と、i型の半導体膜216と、n型の半導体膜217とを有している。導電膜210は、フォトダイオード102の陽極として機能するp型の半導体膜215に接続されている。フォトセンサ101の有する導電膜218は、トランジスタ104のゲート電極として機能しており、さらに、導電膜211に接続されている。フォトセンサ101の有する導電膜219は、トランジスタ104の第1端子として機能する。フォトセンサ101の有する導電膜220は、トランジスタ104の第2端子として機能する。フォトセンサ101の有する導電膜221は、n型の半導体膜217と、導電膜219とに接続されている。フォトセンサ101の有する導電膜222は、トランジスタ105のゲート電極として機能しており、さらに、導電膜220に接続されている。フォトセンサ101の有する導電膜223は、トランジスタ105の第1端子として機能する。フォトセンサ101の有する導電膜224は、トランジスタ105の第2端子、及びトランジスタ106の第1端子として機能する。また、導電膜214は、トランジスタ106の第2端子としても機能する。導電膜212は、トランジスタ106のゲート電極としても機能する。フォトセンサ101の有する導電膜225は、導電膜223及び導電膜213に接続されている。フォトセンサ101の有する導電膜226は、配線PRとして機能する導電膜210に接続されている。なお、図9では図示していないが、画素部には、配線PRとして機能する導電膜210が複数設けられている。本発明の一態様では、上記導電膜226が、複数の導電膜210のうち、少なくとも2つの導電膜210に接続されている。また、フォトセンサ101の有する導電膜227は、配線TXとして機能する導電膜211に接続されている。なお、図9では図示していないが、画素部には、配線TXとして機能する導電膜211が複数設けられている。本発明の一態様では、上記導電膜227が、複数の導電膜211のうち、少なくとも2つの導電膜211に接続されている。導電膜212、導電膜218、導電膜222、導電膜225、導電膜226、導電膜227は、絶縁表面上に形成された一の導電膜を所望の形状に加工することで形成することができる。導電膜212、導電膜218、導電膜222、導電膜225、導電膜226、導電膜227上にはゲート絶縁膜228が形成されている。さらに、導電膜210、導電膜211、導電膜213、導電膜214、導電膜219、導電膜220、導電膜223、導電膜224は、ゲート絶縁膜228上に形成された一の導電膜を所望の形状に加工することで形成することができる。なお、本実施の形態では、配線PRどうしを接続する導電膜226と、配線PRとして機能する導電膜210とを異なる導電膜で形成しているが、本発明の一態様はこの構成に限定されない。一の導電膜が、配線PRどうしを接続する機能と、配線PRとしての機能をと、併せ持っていても良い。すなわち、この場合、上記導電膜は、画素部において網目状に張り巡らされることになる。或いは、本実施の形態では、配線TXどうしを接続する導電膜227と、配線TXとして機能する導電膜211とを異なる導電膜で形成しているが、本発明の一態様はこの構成に限定されない。一の導電膜が、配線TXどうしを接続する機能と、配線TXとしての機能とを、併せ持っていても良い。すなわち、この場合、上記導電膜は、画素部において網目状に張り巡らされることになる。上記構成により、配線PRや配線TXの抵抗による電位の降下や信号の遅延を抑制することができる。その結果、フォトダイオード102の陽極に与えられる電位、或いは、電荷を保持するためのトランジスタ104のスイッチングを制御する信号の電位が、画素部内でばらつくのを防ぐことができる。よって、フォトセンサ101から出力される信号の電位がばらつくのを防ぐことができ、撮像された画像の品質を向上させることができる。なお、図9Bに示すフォトセンサ101の断面図は、導電膜221まで形成された状態を示している。半導体表示装置の場合は、フォトセンサ101に加えて表示素子121が画素120に設けられているので、実際には、導電膜221を形成した後に、液晶素子の形成を行う。なお、トランジスタ104がボトムゲート型であり、なおかつその活性層250に酸化物半導体を用いている場合、図9に示すように、ゲート電極として機能する導電膜218に活性層250が完全に重なる構成を用いることが望ましい。上記構成を採用することで、基板251側から入射した光により活性層250中の酸化物半導体が劣化するのを防ぎ、よって、トランジスタ104の閾値電圧がシフトするなどの特性の劣化が引き起こされるのを防ぐことができる。なお、トランジスタ105と、トランジスタ106についても、上記構成を採用することで、同様の効果が得られる。図16に示す画素の断面図では、表示素子121のトランジスタ123と、フォトセンサ101のフォトダイオード102とが図示されている。トランジスタ123の第2端子として機能する導電膜206は、画素電極204に接続されている。フォトダイオード102に接続されている導電膜221と、画素電極204とは、トランジスタ123とフォトダイオード102を覆っている絶縁膜231上に形成された一の導電膜を、所望の形状に加工することで形成することができる。また、画素電極204が形成されている基板232と対峙するように、基板236が配置されている。基板236上には対向電極233が形成されており、画素電極204と対向電極233の間には液晶を含む液晶層234が設けられている。画素電極204と、対向電極233と、液晶層234とが重なる部分に液晶素子122が形成される。なお、画素電極204と液晶層234の間、または対向電極233と液晶層234の間に、配向膜を適宜設けても良い。配向膜は、ポリイミド、ポリビニルアルコールなどの有機樹脂を用いて形成することができ、その表面には、ラビングなどの、液晶分子を一定方向に配列させるための配向処理が施されている。ラビングは、配向膜に接するように、ナイロンなどの布を巻いたローラーを回転させて、上記配向膜の表面を一定方向に擦ることで、行うことができる。なお、酸化珪素などの無機材料を用い、配向処理を施すことなく、蒸着法で配向特性を有する配向膜を直接形成することも可能である。また、液晶層234を形成するために行われる液晶の注入は、ディスペンサ式滴下式を用いても良いし、ディップ式汲み上げ式を用いていても良い。なお、基板236上には、画素間における液晶の配向の乱れに起因するディスクリネーションが視認されるのを防ぐため、或いは、拡散した光が隣接する複数の画素に並行して入射するのを防ぐために、光を遮蔽することができる遮蔽膜235が設けられている。遮蔽膜235には、カーボンブラック、二酸化チタンよりも酸化数が小さい低次酸化チタンなどの黒色顔料を含む有機樹脂を用いることができる。または、クロムを用いた膜で、遮蔽膜を形成することも可能である。活性層253に酸化物半導体を用いている場合、遮蔽膜235をトランジスタ123の活性層253と重なるように設けることで、基板236側から入射した光により活性層253中の酸化物半導体が劣化するのを防ぎ、よって、トランジスタ123の閾値電圧がシフトするなどの特性の劣化が引き起こされるのを防ぐことができる。画素電極204と対向電極233は、例えば、酸化珪素を含む酸化インジウムスズITSO、酸化インジウムスズITO、酸化亜鉛ZnO、酸化インジウム亜鉛IZO、ガリウムを添加した酸化亜鉛GZOなどの透光性を有する導電材料を用いることができる。また、液晶層234には、TNTwistedNematic型、VAVerticalAlignment型、OCBOpticallyCompensatedBirefringence型、IPSIn-PlaneSwitching型、MVAMulti-domainVerticalAlignment型等の公知の液晶を用いることができる。また、配向膜を用いないブルー相を示す液晶を液晶層234に用いてもよい。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、カイラル剤や紫外線硬化樹脂を添加して温度範囲を改善する。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が1msec以下と短く、光学的等方性であるため配向処理が不要であり、視野角依存性が小さいため好ましい。なお、図16では、画素電極204と対向電極233の間に液晶層234が挟まれている構造を有する液晶素子を例に挙げて説明したが、本発明の一態様に係る半導体表示装置はこの構成に限定されない。IPS型の液晶素子やブルー相を用いた液晶素子のように、一対の電極が共に一の基板に形成されていても良い。なお、遮蔽膜235は、表示素子121のみならず、フォトセンサ101にも設けることが望ましい。図20に、遮蔽膜235を図7に示した画素120に重ねた様子を示す。図20では、遮蔽膜235が、表示素子121の画素電極204と重なる領域と、フォトセンサ101のフォトダイオード102と重なる領域とに開口部を有している。よって、表示素子121及びフォトセンサ101を構成しているトランジスタの活性層に酸化物半導体が用いられていても、遮蔽膜235により活性層が遮光されるので、酸化物半導体の光劣化を防ぎ、トランジスタの閾値電圧がシフトするなどの特性の劣化が引き起こされるのを防ぐことができる。なお、駆動回路をパネルに形成する場合、駆動回路に用いられるトランジスタにも、ゲート電極或いは遮蔽膜による遮光を行うことで、トランジスタの閾値電圧がシフトするなどの特性の劣化が引き起こされるのを防ぐことができる。なお、本発明の固体撮像装置または半導体表示装置は、一対の基板間に画素部が形成されたパネルと、上記パネルに駆動回路、コントローラ、CPU、メモリ等を含むICや、バックライトを実装した状態にあるモジュールとをその範疇に含む。駆動回路は、パネル内に形成されていても良い。次いで、図10を用いて、半導体表示装置をFS駆動で動作させた場合の、光源の動作と、画素部の動作について説明する。図10では、赤R、緑G、青Bにそれぞれ対応した3つの光源の点灯期間及び消灯期間と、配線TX、配線PR、配線SEの電位の時間変化とを示す。なお、図10では、バックライトが赤Rの光を発する光源と、緑Gの光を発する光源と、青Bの光を発する光源とを有する場合を例に挙げて説明するが、バックライトの有する光源の種類は上記構成に限定されない。また、図10では、図6に示した画素を画素部に複数有し、なおかつ、上記画素部には、配線TX1から配線TXxと、配線PR1から配線PRxと、配線SE1から配線SEyが設けられているものと仮定し、その動作について説明する。図10に示すように、FS駆動でバックライトを動作させる場合、各色の光源を順に点灯させる。具体的に、図10では、1フレーム期間内に、赤Rの光源を点灯させる点灯期間Tr、全ての光源を消灯させる消灯期間Tk、緑Gの光源を点灯させる点灯期間Tg、全ての光源を消灯させる消灯期間Tk、青Bの光源を点灯させる点灯期間Tb、全ての光源を消灯させる消灯期間Tkを、順に出現させる。まず、第1のフレーム期間における点灯期間Trでは、固体撮像装置の場合と同様に、赤Rに対応するリセット動作及び蓄積動作が、全画素のフォトセンサにおいて一斉に行われる。すなわち、リセット動作及び蓄積動作が行われる露光期間が、点灯期間Tr内に設けられる。そして、上記露光期間において、配線Tx1から配線TXxに入力される信号の電位はパルスを有しており、なおかつそのパルスの出現する期間が重なっている。また、上記露光期間において、配線PR1から配線PRxに入力される信号の電位はパルスを有しており、なおかつそのパルスの出現する期間が重なっている。また、点灯期間Trが終了してから、第2のフレーム期間における点灯期間Tgが出現する前までに、赤Rに対応する電荷の読み出し動作がフォトセンサの行ごとに順に行われる。よって、全行の読み出し期間内に、順に各行の読み出し期間が出現する。そして、各行の読み出し期間では、配線SE1から配線SEyのうち当該読み出し期間に対応する配線SEにおいて、入力される信号の電位がパルスを有している。すなわち、配線SE1から配線SEyのそれぞれに入力される信号のパルスは、順次シフトするように出現する。同様に、第2のフレーム期間における点灯期間Tgでは、緑Gに対応するリセット動作及び蓄積動作が、全画素のフォトセンサにおいて一斉に行われる。すなわち、リセット動作及び蓄積動作が行われる露光期間が、点灯期間Tg内に設けられる。そして、同様に、点灯期間Tgが終了してから、第3のフレーム期間における点灯期間Tbが出現する前までに、緑Gに対応する電荷の読み出し動作がフォトセンサの行ごとに順に行われる。同様に、第3のフレーム期間における点灯期間Tbでは、青Bに対応するリセット動作及び蓄積動作が、全画素のフォトセンサにおいて一斉に行われる。すなわち、リセット動作及び蓄積動作が行われる露光期間が、点灯期間Tb内に設けられる。そして、同様に、点灯期間Tbが終了してから、第5のフレーム期間における点灯期間Trが出現する前までに、青Bに対応する電荷の読み出し動作がフォトセンサの行ごとに順に行われる。上記動作を行うことにより、各色に対応した画像データを取得できる。そして、上記各色に対応した画像データを合成することで、カラーの画像データを得ることができる。なお、さらに消灯期間Tkを追加し、当該消灯期間において画像データを取得してもよい。各色に対応した画像データから消灯期間における画像データを差し引くことで、外光の影響を低減した、コントラストの高いカラーの画像データを取得することができる。FS駆動でバックライトを動作させる場合、単色の光源とカラーフィルタを組み合わせる場合とは異なり、各色の光源を順次切り換えて発光させる必要がある。さらに、上記光源の切り換えが行われる周波数は、単色の光源を用いた場合のフレーム周波数よりも高い値に設定する必要がある。例えば、単色の光源を用いた場合のフレーム周波数を60Hzとすると、赤、緑、青の各色に対応する光源を用いてFS駆動を行う場合、光源の切り替えを行う周波数は、約3倍の180Hz程度となる。よって、各色の光源が発光する点灯期間は、非常に短い。しかし、本発明の一態様では、グローバルシャッタ方式を用いて撮像を行うため、電荷のリセット動作と蓄積動作を全画素において一斉に行うことができる。よって、全画素において蓄積動作を完了させるまでの期間が、ローリングシャッタ方式を用いた場合よりも短くすることができる。そのため、FS駆動を採用することで各色の光源が発光する点灯期間が短くなっても、上記期間内において全画素の蓄積動作を完了させることができる。また、FS駆動を用いることで、各画素にカラーフィルタを設ける必要がなくなり、バックライトからの光の利用効率を高めることができる。よって、半導体表示装置の消費電力を低減することができる。また、1つの画素で各色に対応する画像データの取得、或いは階調の表示を行うことができるため、高精細な画像データの取得、或いは高精細な画像の表示を行うことができる。なお、上述した各期間における上記動作は、撮像時における半導体表示装置の動作である。半導体表示装置において、画像の表示を行う場合は、各消灯期間Tkにおいて表示素子121に各色に対応する画像信号を書き込む。そして、各点灯期間において、上記画像信号に従い各色に対応する階調を表示素子121において表示することで、カラーの画像を表示することができる。なお、液晶は、電圧が印加されてからその透過率が収束するまでの応答時間が、一般的に十数msec程度である。よって、点灯期間に占める液晶の応答時間の割合が大きいため、液晶素子の透過率の変化が動画のぼやけとして視認されやすい。しかし、上述したように、液晶の透過率の変化が著しい期間と消灯期間Tkとを並行するように出現させ、液晶の透過率の変化が収束している期間と各点灯期間とを並行するように出現させることで、透過率の変化が視認されるのを防ぐことができ、表示される画像の品質を向上させることができる。実施の形態2本実施の形態では、図2Aとは異なるフォトセンサ101の構成について説明する。図11に、フォトセンサ101の一例を回路図で示す。図11に示すフォトセンサ101は、増幅回路103が、トランジスタ104、トランジスタ105、トランジスタ106、トランジスタ107を有している。トランジスタ104は、増幅回路103内への、フォトダイオード102において生じる電流の供給を制御する。トランジスタ105は、トランジスタ104の第2端子に与えられる電位に従って、その第1端子と第2端子間の電流値或いは抵抗値が定まる。また、トランジスタ106は、上記電流値或いは抵抗値によって定まる出力信号の電位を、配線OUTに供給するためのスイッチング素子として機能する。トランジスタ107は、増幅回路103に蓄積された電荷の量をリセットする機能を有する。具体的に、図11では、トランジスタ104の第1端子がフォトダイオード102の陰極に接続され、トランジスタ104の第2端子がトランジスタ105のゲート電極及びトランジスタ107の第1端子に接続されている。トランジスタ105の第1端子及びトランジスタ107の第2端子は、ハイレベルの電源電位VDDが与えられている配線VRに接続されている。トランジスタ107のゲート電極は、配線RSに接続されており、配線RSにはトランジスタ107のスイッチングを制御する信号の電位が与えられる。トランジスタ105の第2端子は、トランジスタ106の第1端子に接続されている。トランジスタ106の第2端子は、配線OUTに接続されている。トランジスタ106のゲート電極は、配線SEに接続されており、配線SEにはトランジスタ106のスイッチングを制御する信号の電位が与えられる。図11では、トランジスタ104の第2端子と、トランジスタ107の第1端子と、トランジスタ105のゲート電極とが接続されているノードを、ノードFDとして示している。ノードFDに蓄積される電荷の量によって、出力信号の電位が定まる。ノードFDにおいて電荷をより確実に保持するために、ノードFDに容量素子を接続するようにしても良い。次いで、図11に示したフォトセンサ101の動作の一例について説明する。図12に、図11に示したフォトセンサ101に与えられる各種電位のタイミングチャートを、一例として示す。なお、図12に示すタイミングチャートでは、フォトセンサ101の動作を分かりやすく説明するため、配線TX、配線SE、配線RSには、ハイレベルかローレベルの電位が与えられるものと仮定する。具体的に、配線TXには、ハイレベルの電位HTXと、ローレベルの電位LTXが与えられるものとし、配線SEには、ハイレベルの電位HSEと、ローレベルの電位LSEが与えられるものとし、配線RSには、ハイレベルの電位HRSと、ローレベルの電位LRSが与えられるものとする。また、配線PRには、ローレベルの電源電位VSSが与えられている。まず、時刻T1において、配線TXの電位を、電位LTXから電位HTXに変化させる。配線TXの電位が電位HTXになると、トランジスタ104はオンになる。なお、時刻T1において、配線SEには電位LSEが与えられ、配線RSには電位LRSが与えられている。次いで、時刻T2において、配線RSの電位を、電位LRSから電位HRSに変化させる。配線RSの電位が電位HRSになると、トランジスタ107はオンになる。また、時刻T2において、配線TXの電位は電位HTXのままであり、配線SEの電位は電位LSEのままである。よって、ノードFDには電源電位VDDが与えられるため、ノードFDに保持されている電荷の量はリセットされる。また、フォトダイオード102には、逆方向バイアスの電圧が印加される。次いで、時刻T3において、配線RSの電位を、電位HRSから電位LRSに変化させる。時刻T3の直前まで、ノードFDの電位は電源電位VDDに保たれているため、配線RSの電位が電位LRSになった後も、フォトダイオード102に逆方向バイアスの電圧が印加された状態が続く。そして、この状態で、フォトダイオード102に光が入射すると、フォトダイオード102の陰極から陽極に向かって電流が流れる。上記電流の値は光の強度に従って変化する。すなわち、フォトダイオード102に入射する光の強度が高いほど上記電流値は高くなり、ノードFDからの電荷の流出も大きくなる。逆に、フォトダイオード102に入射する光の強度が低いほど上記電流値は低くなり、ノードFDからの電荷の流出も小さくなる。よって、ノードFDの電位は、光の強度が高いほど変化が大きく、光の強度が低いほど変化が小さい。次いで、時刻T4において、配線TXの電位を電位HTXから電位LTXに変化させると、トランジスタ104はオフになる。よって、ノードFDからフォトダイオード102への電荷の移動が止まるため、ノードFDの電位が定まる。次いで、時刻T5において、配線SEの電位を電位LSEから電位HSEに変化させると、トランジスタ106はオンになる。すると、ノードFDの電位に応じて配線VRから配線OUTへと電荷が移動する。次いで、時刻T6において、配線SEの電位を電位HSEから電位LSEに変化させると、配線VRから配線OUTへの電荷の移動が停止し、配線OUTの電位が決定する。この配線OUTの電位が、フォトセンサ101の出力信号の電位に相当する。そして、出力信号の電位には、撮像された被写体の画像データが含まれている。上記一連の動作は、リセット動作、蓄積動作、読み出し動作に分類することができる。すなわち、時刻T1から時刻T3までの動作がリセット動作、時刻T3から時刻T4までの動作が蓄積動作、時刻T5から時刻T6までの動作が読み出し動作に相当する。リセット動作、蓄積動作、読み出し動作を行うことで、画像データの取得を行うことができる。次いで、図2A、図11とは異なるフォトセンサ101の構成について説明する。図13に、フォトセンサ101の一例を回路図で示す。図13に示すフォトセンサ101は、増幅回路103が、トランジスタ104、トランジスタ105、トランジスタ106、トランジスタ107を有している。トランジスタ104は、増幅回路103内への、フォトダイオード102おいて生じる電流の供給を制御する。トランジスタ105は、トランジスタ104の第2端子に与えられる電位に従って、その第1端子と第2端子間の電流値或いは抵抗値が定まる。また、トランジスタ106は、上記電流値或いは抵抗値によって定まる出力信号の電位を、配線OUTに供給するためのスイッチング素子として機能する。トランジスタ107は、増幅回路103に蓄積された電荷の量をリセットする機能を有する。具体的に、図13では、トランジスタ104の第1端子がフォトダイオード102の陰極に接続され、トランジスタ104の第2端子がトランジスタ105のゲート電極及びトランジスタ107の第1端子に接続されている。トランジスタ105は、その第1端子がトランジスタ106の第2端子に接続され、その第2端子が配線OUTに接続されている。トランジスタ106の第1端子及びトランジスタ107の第2端子は、ハイレベルの電源電位VDDが与えられている配線VRに接続されている。トランジスタ107のゲート電極は、配線RSに接続されており、配線RSにはトランジスタ107のスイッチングを制御する信号の電位が与えられる。トランジスタ106のゲート電極は、配線SEに接続されており、配線SEにはトランジスタ106のスイッチングを制御する信号の電位が与えられる。図13では、トランジスタ104の第2端子と、トランジスタ107の第1端子と、トランジスタ105のゲート電極とが接続されているノードを、ノードFDとして示している。ノードFDに蓄積される電荷の量によって、出力信号の電位が定まる。ノードFDにおいて電荷をより確実に保持するために、ノードFDに容量素子を接続するようにしても良い。図13に示すフォトセンサ101の動作については、図12に示したタイミングチャートを参照することができる。なお、図11または図13に示したフォトセンサでは、トランジスタ104のチャネル形成領域に、シリコン半導体よりもバンドギャップが広く、真性キャリア密度がシリコンよりも低い半導体を含むことを特徴とする。上述したような特性を有する半導体材料をチャネル形成領域に含むことで、オフ電流が極めて低く、なおかつ高耐圧であるトランジスタ104を実現することができる。そして、上記構成を有するトランジスタ104をスイッチング素子として用いることで、増幅回路103内に蓄積された電荷のリークを防ぐことができる。また、図11または図13において、増幅回路103を構成しているトランジスタ104、トランジスタ105、トランジスタ106、トランジスタ107は、その活性層に、酸化物半導体膜が用いられていても良い。或いは、トランジスタ104、トランジスタ105、トランジスタ106、トランジスタ107の活性層に、酸化物半導体以外の、非晶質、微結晶、多結晶、または単結晶の、シリコン、またはゲルマニウムなどの半導体が用いられていても良い。フォトセンサ101内の全てのトランジスタの活性層に、酸化物半導体膜を用いることで、プロセスを簡略化することができる。また、トランジスタ105、トランジスタ106、トランジスタ107の活性層に、例えば、多結晶または単結晶のシリコンなどのように、酸化物半導体よりも高い移動度が得られる半導体材料を用いることで、フォトセンサ101からの画像データの読み出しを高速で行うことができる。本実施の形態は、上記実施の形態と組み合わせて実施することが可能である。実施の形態3本実施の形態では、シリコンを用いたトランジスタと、酸化物半導体を用いたトランジスタとを有する、本発明の一態様に係る固体撮像装置または半導体表示装置の作製方法について説明する。なお、本発明の一態様では、増幅回路を構成するトランジスタに、酸化物半導体を用いていても良いし、ゲルマニウム、シリコン、シリコンゲルマニウムや、単結晶炭化シリコンなどを用いた、通常の半導体を用いていても良い。例えば、シリコンを用いたトランジスタは、シリコンウェハなどの単結晶半導体基板、SOI法により作製されたシリコン薄膜、気相成長法により作製されたシリコン薄膜などを用いて形成することができる。まず、図14Aに示すように、基板700の絶縁表面上に、公知のCMOSの作製方法を用いて、フォトダイオード704、nチャネル型トランジスタ705を形成する。本実施の形態では、単結晶の半導体基板から分離された単結晶半導体膜を用いて、フォトダイオード704、nチャネル型トランジスタ705を形成する場合を例に挙げている。具体的な単結晶半導体膜の作製方法の一例について、簡単に説明する。まず、単結晶の半導体基板に、電界で加速されたイオンでなるイオンビームを注入し、半導体基板の表面から一定の深さの領域に、結晶構造が乱されることで局所的に脆弱化された脆化層を形成する。脆化層が形成される領域の深さは、イオンビームの加速エネルギーとイオンビームの入射角によって調節することができる。そして、半導体基板と、絶縁膜701が形成された基板700とを、間に当該絶縁膜701が挟まるように貼り合わせる。貼り合わせは、半導体基板と基板700とを重ね合わせた後、半導体基板と基板700の一部に、1N/cm2以上500N/cm2以下、好ましくは11N/cm2以上20N/cm2以下程度の圧力を加える。圧力を加えると、その部分から半導体基板と絶縁膜701とが接合を開始し、最終的には密着した面全体に接合がおよぶ。次いで、加熱処理を行うことで、脆化層に存在する微小ボイドどうしが結合して、微小ボイドの体積が増大する。その結果、脆化層において半導体基板の一部である単結晶半導体膜が、半導体基板から分離する。上記加熱処理の温度は、基板700の歪み点を越えない温度とする。そして、上記単結晶半導体膜をエッチング等により所望の形状に加工することで、島状の半導体膜702、島状の半導体膜703を形成することができる。フォトダイオード704は、絶縁膜701上の島状の半導体膜702を用いて形成されており、nチャネル型トランジスタ705は、絶縁膜701上の島状の半導体膜703を用いて形成されている。また、フォトダイオード704は、島状の半導体膜702内にp型の導電性を有する領域727と、i型の導電性を有する領域728と、n型の導電性を有する領域729とが形成された横型接合タイプである。また、nチャネル型トランジスタ705は、ゲート電極707を有している。そして、nチャネル型トランジスタ705は、島状の半導体膜703とゲート電極707の間に、絶縁膜708を有する。なお、i型の導電性を有する領域728は、半導体膜のうち、含まれるp型若しくはn型を付与する不純物が1×1020cm-3以下の濃度であり、暗伝導度に対して光伝導度が100倍以上である領域を指す。i型の導電性を有する領域728には、周期表第13族若しくは第15族の不純物元素を有するものも、その範疇に含む。すなわち、i型の半導体は、価電子制御を目的とした不純物元素を意図的に添加しないときに弱いn型の電気伝導性を示すので、i型の導電性を有する領域728は、p型を付与する不純物元素を、成膜時或いは成膜後に、意図的若しくは非意図的に添加されたものをその範疇に含む。基板700として使用することができる基板に大きな制限はないが、少なくとも、後の加熱処理に耐えうる程度の耐熱性を有していることが必要となる。例えば、基板700には、フュージョン法やフロート法で作製されるガラス基板、石英基板、セラミック基板等を用いることができる。ガラス基板としては、後の加熱処理の温度が高い場合には、歪み点が730°C以上のものを用いると良い。また、ステンレス基板を含む金属基板またはシリコン基板の表面に絶縁膜を形成したものを用いても良い。プラスチック等の可撓性を有する合成樹脂からなる基板は、一般的に上記基板と比較して耐熱温度が低い傾向にあるが、作製工程における処理温度に耐え得るのであれば用いることが可能である。なお、本実施の形態では、単結晶の半導体膜を用いてフォトダイオード704とnチャネル型トランジスタ705を形成する例について説明しているが、本発明はこの構成に限定されない。例えば、絶縁膜701上に気相成長法を用いて形成された多結晶、微結晶の半導体膜を用いても良いし、上記半導体膜を公知の技術により結晶化しても良い。公知の結晶化方法としては、レーザ光を用いたレーザ結晶化法、触媒元素を用いる結晶化法がある。或いは、触媒元素を用いる結晶化法とレーザ結晶化法とを組み合わせて用いることもできる。また、石英のような耐熱性に優れている基板を用いる場合、電熱炉を使用した熱結晶化方法、赤外光を用いたランプアニール結晶化法、触媒元素を用いる結晶化法、950°C程度の高温アニール法を組み合わせた結晶化法を用いても良い。また、図14Aでは、絶縁膜708上に導電膜を形成した後、上記導電膜をエッチング等により所望の形状に加工することで、ゲート電極707と共に、配線711を形成する。次いで、図14Aに示すように、フォトダイオード704、nチャネル型トランジスタ705、配線711を覆うように、絶縁膜712を形成する。なお、本実施の形態では、単層の絶縁膜712を用いる場合を例示しているが、上記絶縁膜712は単層である必要はなく、2層以上の絶縁膜を積層させて絶縁膜712として用いても良い。絶縁膜712は、後の作製工程における加熱処理の温度に耐えうる材料を用いる。具体的に、絶縁膜712として、酸化珪素、窒化珪素、窒化酸化珪素、酸化窒化珪素、窒化アルミニウム、酸化アルミニウムなどを用いるのが望ましい。なお、本明細書において酸化窒化物とは、その組成として、窒素よりも酸素の含有量が多い物質であり、また、窒化酸化物とは、その組成として、酸素よりも窒素の含有量が多い物質を意味する。絶縁膜712は、その表面をCMP法などにより平坦化させても良い。次いで、図14Aに示すように、絶縁膜712上に、ゲート電極713を形成する。ゲート電極713の材料は、モリブデン、チタン、クロム、タンタル、タングステン、ネオジム、スカンジウム等の金属材料、これら金属材料を主成分とする合金材料を用いた導電膜、或いはこれら金属の窒化物を、単層で又は積層で用いることができる。なお、後の工程において行われる加熱処理の温度に耐えうるのであれば、上記金属材料としてアルミニウム、銅を用いることもできる。アルミニウムまたは銅は、耐熱性や腐食性の問題を回避するために、高融点金属材料と組み合わせて用いると良い。高融点金属材料としては、モリブデン、チタン、クロム、タンタル、タングステン、ネオジム、スカンジウム等を用いることができる。例えば、二層の積層構造を有するゲート電極713として、アルミニウム膜上にモリブデン膜が積層された二層の積層構造、銅膜上にモリブデン膜を積層した二層構造、銅膜上に窒化チタン膜若しくは窒化タンタル膜を積層した二層構造、または、窒化チタン膜とモリブデン膜とを積層した二層構造とすることが好ましい。3層の積層構造を有するゲート電極713としては、アルミニウム膜、アルミニウムとシリコンの合金膜、アルミニウムとチタンの合金膜またはアルミニウムとネオジムの合金膜を中間層とし、タングステン膜、窒化タングステン膜、窒化チタン膜またはチタン膜を上下層として積層した構造とすることが好ましい。また、ゲート電極713に酸化インジウム、酸化インジウム酸化スズ混合物、酸化インジウム酸化亜鉛混合物、酸化亜鉛、酸化亜鉛アルミニウム、酸窒化亜鉛アルミニウム、または酸化亜鉛ガリウム等の透光性を有する酸化物導電膜を用いることもできる。ゲート電極713の膜厚は、10nm~400nm、好ましくは100nm~200nmとする。本実施の形態では、タングステンターゲットを用いたスパッタ法により150nmのゲート電極用の導電膜を形成した後、該導電膜をエッチングにより所望の形状に加工パターニングすることで、ゲート電極713を形成する。なお、形成されたゲート電極の端部がテーパー形状であると、上に積層するゲート絶縁膜の被覆性が向上するため好ましい。なお、レジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。次いで、図14Bに示すように、ゲート電極713上に、ゲート絶縁膜714を形成する。ゲート絶縁膜714は、プラズマCVD法又はスパッタリング法等を用いて、酸化珪素膜、窒化珪素膜、酸化窒化珪素膜、窒化酸化珪素膜、酸化アルミニウム膜、窒化アルミニウム膜、酸化窒化アルミニウム膜、窒化酸化アルミニウム膜、酸化ハフニウム膜または酸化タンタル膜を単層で又は積層させて形成することができる。ゲート絶縁膜714は、水分や、水素などの不純物を極力含まないことが望ましい。スパッタリング法により酸化珪素膜を成膜する場合には、ターゲットとしてシリコンターゲット又は石英ターゲットを用い、スパッタガスとして酸素又は、酸素及びアルゴンの混合ガスを用いる。不純物を除去した酸化物半導体高純度化された酸化物半導体は界面準位、界面電荷に対して極めて敏感であるため、高純度化された酸化物半導体とゲート絶縁膜714との界面は重要である。そのため高純度化された酸化物半導体に接するゲート絶縁膜GIは、高品質化が要求される。例えば、μ波周波数2.45GHzを用いた高密度プラズマCVDは、緻密で絶縁耐圧の高い高品質な絶縁膜を形成できるので好ましい。高純度化された酸化物半導体と高品質ゲート絶縁膜とが密接することにより、界面準位を低減して界面特性を良好なものとすることができるからである。もちろん、ゲート絶縁膜714として良質な絶縁膜を形成できるものであれば、スパッタリング法やプラズマCVD法など他の成膜方法を適用することができる。また、成膜後の熱処理によって膜質や、酸化物半導体との界面特性が改善される絶縁膜であっても良い。いずれにしても、ゲート絶縁膜としての膜質が良好であることは勿論のこと、ゲート絶縁膜と酸化物半導体との界面準位密度を低減し、良好な界面を形成できるものであれば良い。バリア性の高い材料を用いた絶縁膜と、窒素の含有比率が低い酸化珪素膜、酸化窒化珪素膜などの絶縁膜とを積層させた構造を有するゲート絶縁膜714を形成しても良い。この場合、酸化珪素膜、酸化窒化珪素膜などの絶縁膜は、バリア性の高い絶縁膜と酸化物半導体膜の間に形成する。バリア性の高い絶縁膜として、例えば窒化珪素膜、窒化酸化珪素膜、窒化アルミニウム膜、または窒化酸化アルミニウム膜などが挙げられる。バリア性の高い絶縁膜を用いることで、水分または水素などの雰囲気中の不純物、或いは基板内に含まれるアルカリ金属、重金属などの不純物が、酸化物半導体膜内、ゲート絶縁膜714内、或いは、酸化物半導体膜と他の絶縁膜の界面とその近傍に入り込むのを防ぐことができる。また、酸化物半導体膜に接するように窒素の含有比率が低い酸化珪素膜、酸化窒化珪素膜などの絶縁膜を形成することで、バリア性の高い絶縁膜が直接酸化物半導体膜に接するのを防ぐことができる。例えば、第1のゲート絶縁膜としてスパッタリング法により膜厚50nm以上200nm以下の窒化珪素膜SiNyy>0を形成し、第1のゲート絶縁膜上に第2のゲート絶縁膜として膜厚5nm以上300nm以下の酸化珪素膜SiOxx>0を積層して、膜厚100nmのゲート絶縁膜714としても良い。ゲート絶縁膜714の膜厚は、トランジスタに要求される特性によって適宜設定すればよく、350nm乃至400nm程度でもよい。本実施の形態では、スパッタ法で形成された膜厚50nmの窒化珪素膜上に、スパッタ法で形成された膜厚100nmの酸化珪素膜を積層させた構造を有する、ゲート絶縁膜714を形成する。なお、ゲート絶縁膜714は後に形成される酸化物半導体と接する。酸化物半導体は、水素が含有されると特性に悪影響を及ぼすので、ゲート絶縁膜714は水素、水酸基および水分が含まれないことが望ましい。ゲート絶縁膜714に水素、水酸基及び水分がなるべく含まれないようにするためには、成膜の前処理として、スパッタリング装置の予備加熱室でゲート電極713が形成された基板700を予備加熱し、基板700に吸着した水分または水素などの不純物を脱離し排気することが好ましい。なお、予備加熱の温度は、100°C以上400°C以下、好ましくは150°C以上300°C以下である。なお、予備加熱室に設ける排気手段はクライオポンプが好ましい。なお、この予備加熱の処理は省略することもできる。次いで、ゲート絶縁膜714上に膜厚2nm以上200nm以下、好ましくは膜厚3nm以上50nm以下、さらに好ましくは膜厚3nm以上20nm以下の酸化物半導体膜を形成する。酸化物半導体膜は、酸化物半導体をターゲットとして用い、スパッタ法により成膜する。また、酸化物半導体膜は、希ガス例えばアルゴン雰囲気下、酸素雰囲気下、又は希ガス例えばアルゴン及び酸素混合雰囲気下においてスパッタ法により形成することができる。なお、酸化物半導体膜をスパッタ法により成膜する前に、アルゴンガスを導入してプラズマを発生させる逆スパッタを行い、ゲート絶縁膜714の表面に付着している塵埃を除去することが好ましい。逆スパッタとは、ターゲット側に電圧を印加せずに、アルゴン雰囲気下で基板側にRF電源を用いて電圧を印加して基板近傍にプラズマを形成して表面を改質する方法である。なお、アルゴン雰囲気に代えて窒素、ヘリウムなどを用いてもよい。また、アルゴン雰囲気に酸素、亜酸化窒素などを加えた雰囲気で行ってもよい。また、アルゴン雰囲気に塩素、四フッ化炭素などを加えた雰囲気で行ってもよい。用いる酸化物半導体としては、少なくともインジウムInあるいは亜鉛Znを含むことが好ましい。特にInとZnを含むことが好ましい。また、該酸化物半導体を用いたトランジスタの電気特性のばらつきを減らすためのスタビライザーとして、それらに加えてガリウムGaを有することが好ましい。また、スタビライザーとしてスズSnを有することが好ましい。また、スタビライザーとしてハフニウムHfを有することが好ましい。また、スタビライザーとしてアルミニウムAlを有することが好ましい。また、他のスタビライザーとして、ランタノイドである、ランタンLa、セリウムCe、プラセオジムPr、ネオジムNd、サマリウムSm、ユウロピウムEu、ガドリニウムGd、テルビウムTb、ジスプロシウムDy、ホルミウムHo、エルビウムEr、ツリウムTm、イッテルビウムYb、ルテチウムLuのいずれか一種あるいは複数種を有してもよい。具体的に、酸化物半導体膜には、上述したように、酸化インジウム、酸化スズ、酸化亜鉛、二元系金属の酸化物であるIn-Zn系酸化物、Sn-Zn系酸化物、Al-Zn系酸化物、Zn-Mg系酸化物、Sn-Mg系酸化物、In-Mg系酸化物、In-Ga系酸化物、三元系金属の酸化物であるIn-Ga-Zn系酸化物IGZOとも表記する、In-Al-Zn系酸化物、In-Sn-Zn系酸化物、Sn-Ga-Zn系酸化物、Al-Ga-Zn系酸化物、Sn-Al-Zn系酸化物、In-Hf-Zn系酸化物、In-La-Zn系酸化物、In-Ce-Zn系酸化物、In-Pr-Zn系酸化物、In-Nd-Zn系酸化物、In-Sm-Zn系酸化物、In-Eu-Zn系酸化物、In-Gd-Zn系酸化物、In-Tb-Zn系酸化物、In-Dy-Zn系酸化物、In-Ho-Zn系酸化物、In-Er-Zn系酸化物、In-Tm-Zn系酸化物、In-Yb-Zn系酸化物、In-Lu-Zn系酸化物、四元系金属の酸化物であるIn-Sn-Ga-Zn系酸化物、In-Hf-Ga-Zn系酸化物、In-Al-Ga-Zn系酸化物、In-Sn-Al-Zn系酸化物、In-Sn-Hf-Zn系酸化物、In-Hf-Al-Zn系酸化物を用いることができる。本実施の形態では、Inインジウム、Gaガリウム、及びZn亜鉛を含むターゲットを用いたスパッタ法により得られる膜厚30nmのIn-Ga-Zn系酸化物半導体の薄膜を、酸化物半導体膜として用いる。In-Ga-Zn系酸化物半導体膜をスパッタリング法で成膜する場合、好ましくは、原子数比がIn:Ga:Zn=1:1:1、4:2:3、3:1:2、1:1:2、2:1:3、または3:1:4で示されるIn-Ga-Zn系酸化物のターゲットを用いる。前述の原子数比を有するIn-Ga-Zn系酸化物のターゲットを用いて酸化物半導体膜を成膜することで、多結晶またはCAACが形成されやすくなる。また、In、Ga、及びZnを含むターゲットの充填率は90以上100以下、好ましくは95以上100未満である。充填率の高いターゲットを用いることにより、成膜した酸化物半導体膜は緻密な膜となる。なお、酸化物半導体としてIn-Zn系酸化物の材料を用いる場合、用いるターゲットの組成比は、原子数比で、In:Zn=50:1~1:2モル数比に換算するとIn2O3:ZnO=25:1~1:4、好ましくはIn:Zn=20:1~1:1モル数比に換算するとIn2O3:ZnO=10:1~1:2、さらに好ましくはIn:Zn=15:1~1.5:1モル数比に換算するとIn2O3:ZnO=15:2~3:4とする。例えば、In-Zn-O系酸化物半導体の形成に用いるターゲットは、原子数比がIn:Zn:O=X:Y:Zのとき、Z>1.5XYとする。Znの比率を上記範囲に収めることで、移動度の向上を実現することができる。本実施の形態では、減圧状態に保持された処理室内に基板を保持し、処理室内の残留水分を除去しつつ水素及び水分が除去されたスパッタガスを導入し、上記ターゲットを用いて基板700上に酸化物半導体膜を成膜する。成膜時に、基板温度を100°C以上600°C以下、好ましくは200°C以上400°C以下としても良い。基板を加熱しながら成膜することにより、成膜した酸化物半導体膜に含まれる不純物濃度を低減することができる。また、スパッタリングによる損傷が軽減される。処理室内の残留水分を除去するためには、吸着型の真空ポンプを用いることが好ましい。例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ましい。また、排気手段としては、ターボポンプにコールドトラップを加えたものであってもよい。クライオポンプを用いて成膜室を排気すると、例えば、水素原子、水H2Oなど水素原子を含む化合物より好ましくは炭素原子を含む化合物も等が排気されるため、当該成膜室で成膜した酸化物半導体膜に含まれる不純物の濃度を低減できる。成膜条件の一例としては、基板とターゲットの間との距離を100mm、圧力0.6Pa、直流DC電源0.5kW、酸素酸素流量比率100雰囲気下の条件が適用される。なお、パルス直流DC電源を用いると、成膜時に発生する塵埃が軽減でき、膜厚分布も均一となるために好ましい。なお、酸化物半導体膜に水素、水酸基及び水分がなるべく含まれないようにするために、成膜の前処理として、スパッタリング装置の予備加熱室でゲート絶縁膜714までが形成された基板700を予備加熱し、基板700に吸着した水分または水素などの不純物を脱離し排気することが好ましい。なお、予備加熱の温度は、100°C以上400°C以下、好ましくは150°C以上300°C以下である。なお、予備加熱室に設ける排気手段はクライオポンプが好ましい。なお、この予備加熱の処理は省略することもできる。またこの予備加熱は、後に行われる絶縁膜722の成膜前に、導電膜716~導電膜721まで形成した基板700にも同様に行ってもよい。次いで、図14Bに示すように、酸化物半導体膜をエッチングなどにより所望の形状に加工パターニングし、ゲート絶縁膜714上のゲート電極713と重なる位置に、島状の酸化物半導体膜715を形成する。島状の酸化物半導体膜715を形成するためのレジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。なお、島状の酸化物半導体膜715を形成するためのエッチングは、ドライエッチングでもウェットエッチングでもよく、両方を用いてもよい。ドライエッチングに用いるエッチングガスとしては、塩素を含むガス塩素系ガス、例えば塩素Cl2、三塩化硼素BCl3、四塩化珪素SiCl4、四塩化炭素CCl4などが好ましい。また、フッ素を含むガスフッ素系ガス、例えば四弗化炭素CF4、六弗化硫黄SF6、三弗化窒素NF3、トリフルオロメタンCHF3など、臭化水素HBr、酸素O2、これらのガスにヘリウムHeやアルゴンArなどの希ガスを添加したガス、などを用いることができる。ドライエッチング法としては、平行平板型RIEReactiveIonEtching法や、ICPInductivelyCoupledPlasma:誘導結合型プラズマエッチング法を用いることができる。所望の加工形状にエッチングできるように、エッチング条件コイル型の電極に印加される電力量、基板側の電極に印加される電力量、基板側の電極温度等を適宜調節する。ウェットエッチングに用いるエッチング液として、ITO-07N関東化学社製を用いてもよい。なお、次工程の導電膜を形成する前に逆スパッタを行い、島状の酸化物半導体膜715及びゲート絶縁膜714の表面に付着しているレジスト残渣などを除去することが好ましい。なお、スパッタ等で成膜された酸化物半導体膜中には、不純物としての水分または水素が多量に含まれていることがある。水分または水素はドナー準位を形成しやすいため、酸化物半導体にとっては不純物である。そこで、本発明の一態様では、酸化物半導体膜中の水分または水素などの不純物を低減するために、酸化物半導体膜715に対して、窒素、酸素、超乾燥空気、または希ガスアルゴン、ヘリウムなどの雰囲気下において、酸化物半導体膜715に加熱処理を施す。上記ガスは、水の含有量が20ppm以下、好ましくは1ppm以下、より好ましくは10ppb以下であることが望ましい。酸化物半導体膜715に加熱処理を施すことで、酸化物半導体膜715中の水分または水素を脱離させることができる。具体的には、300°C以上700°C以下、好ましくは300°C以上500°C以下で加熱処理を行えば良い。例えば、500°C、3分間以上6分間以下程度で行えばよい。加熱処理にRTA法を用いれば、短時間に脱水化または脱水素化が行えるため、ガラス基板の歪点を超える温度でも処理することができる。本実施の形態では、加熱処理装置の一つである電気炉を用いる。なお、加熱処理装置は電気炉に限られず、抵抗発熱体などの発熱体からの熱伝導または熱輻射によって、被処理物を加熱する装置を備えていてもよい。例えば、GRTAGasRapidThermalAnneal装置、LRTALampRapidThermalAnneal装置等のRTARapidThermalAnneal装置を用いることができる。LRTA装置は、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのランプから発する光電磁波の輻射により、被処理物を加熱する装置である。GRTA装置は、高温のガスを用いて加熱処理を行う装置である。気体には、アルゴンなどの希ガス、または窒素のような、加熱処理によって被処理物と反応しない不活性気体が用いられる。なお、加熱処理においては、窒素、またはヘリウム、ネオン、アルゴン等の希ガスに、水分または水素などが含まれないことが好ましい。または、加熱処理装置に導入する窒素、またはヘリウム、ネオン、アルゴン等の希ガスの純度を、6N99.9999以上、好ましくは7N99.99999以上、即ち不純物濃度を1ppm以下、好ましくは0.1ppm以下とすることが好ましい。以上の工程により、酸化物半導体膜715中の水素の濃度を低減し、高純度化することができる。それにより酸化物半導体膜の安定化を図ることができる。また、ガラス転移温度以下の加熱処理で、水素に起因するキャリア密度が少なく、バンドギャップの広い酸化物半導体膜を形成することができる。このため、大面積基板を用いてトランジスタを作製することができ、量産性を高めることができる。なお、酸化物半導体膜を加熱する場合、酸化物半導体膜の材料や加熱条件にもよるが、その表面に板状結晶が形成されることがある。板状結晶は、酸化物半導体膜の表面に対して略垂直にc軸配向した単結晶体であることが好ましい。また、単結晶体でなくとも、各結晶が、酸化物半導体膜の表面に対して略垂直にc軸配向した多結晶体であることが好ましい。そして、上記多結晶体は、c軸配向している事に加えて、各結晶のab面が一致するか、a軸、或いは、b軸が一致していることが好ましい。なお、酸化物半導体膜の下地表面に凹凸がある場合、板状結晶は多結晶体となる。したがって、下地表面は可能な限り平坦であることが望まれる。次に、絶縁膜708、絶縁膜712、ゲート絶縁膜714を部分的にエッチングすることで、島状の半導体膜702、島状の半導体膜703、配線711に達するコンタクトホールを形成する。そして、酸化物半導体膜715を覆うように、スパッタ法や真空蒸着法で導電膜を形成したあと、エッチング等により該導電膜をパターニングすることで、図14Cに示すように、ソース電極、ドレイン電極、または配線として機能する導電膜716~導電膜721を形成する。なお、導電膜716及び導電膜717は、島状の半導体膜702に接している。導電膜718及び導電膜719は、島状の半導体膜703に接している。導電膜720は、配線711及び酸化物半導体膜715に接している。導電膜721は、酸化物半導体膜715に接している。導電膜716~導電膜721となる導電膜の材料としては、アルミニウム、クロム、銅、タンタル、チタン、モリブデン、タングステンからから選ばれた元素、または上述した元素を成分とする合金か、上述した元素を組み合わせた合金膜等が挙げられる。また、アルミニウム、銅などの金属膜の下側もしくは上側にクロム、タンタル、チタン、モリブデン、タングステンなどの高融点金属膜を積層させた構成としても良い。また、アルミニウムまたは銅は、耐熱性や腐食性の問題を回避するために、高融点金属材料と組み合わせて用いると良い。高融点金属材料としては、モリブデン、チタン、クロム、タンタル、タングステン、ネオジム、スカンジウム、イットリウム等を用いることができる。また、導電膜は、単層構造でも、2層以上の積層構造としてもよい。例えば、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜を積層する2層構造、チタン膜と、そのチタン膜上に重ねてアルミニウム膜を積層し、さらにその上にチタン膜を成膜する3層構造などが挙げられる。また、導電膜716~導電膜721となる導電膜としては、導電性の金属酸化物で形成しても良い。導電性の金属酸化物としては酸化インジウム、酸化スズ、酸化亜鉛、酸化インジウム酸化スズ混合物、酸化インジウム酸化亜鉛混合物または前記金属酸化物材料にシリコン若しくは酸化シリコンを含ませたものを用いることができる。導電膜形成後に加熱処理を行う場合には、この加熱処理に耐える耐熱性を導電膜に持たせることが好ましい。なお、導電膜のエッチングの際に、酸化物半導体膜715がなるべく除去されないようにそれぞれの材料及びエッチング条件を適宜調節する。エッチング条件によっては、島状の酸化物半導体膜715の露出した部分が一部エッチングされることで、溝部凹部が形成されることもある。本実施の形態では、導電膜にチタン膜を用いる。そのため、アンモニアと過酸化水素水を含む溶液アンモニア過水を用いて、選択的に導電膜をウェットエッチングすることができるが、酸化物半導体膜715も一部エッチングされる場合もある。具体的には、31重量の過酸化水素水と、28重量のアンモニア水と、水とを、体積比5:2:2で混合したアンモニア過水を用いる。或いは、塩素Cl2、塩化硼素BCl3などを含むガスを用いて、導電膜をドライエッチングしても良い。なお、フォトリソグラフィ工程で用いるフォトマスク数及び工程数を削減するため、透過した光に多段階の強度をもたせる多階調マスクによって形成されたレジストマスクを用いてエッチング工程を行ってもよい。多階調マスクを用いて形成したレジストマスクは複数の膜厚を有する形状となり、エッチングを行うことでさらに形状を変形することができるため、異なるパターンに加工する複数のエッチング工程に用いることができる。よって、一枚の多階調マスクによって、少なくとも二種類以上の異なるパターンに対応するレジストマスクを形成することができる。よって露光マスク数を削減することができ、対応するフォトリソグラフィ工程も削減できるため、工程の簡略化が可能となる。次いで、N2O、N2、またはArなどのガスを用いたプラズマ処理を行う。このプラズマ処理によって露出している酸化物半導体膜の表面に付着した水などを除去する。また、酸素とアルゴンの混合ガスを用いてプラズマ処理を行ってもよい。なお、プラズマ処理を行った後、図14Cに示すように、導電膜716~導電膜721と、酸化物半導体膜715とを覆うように、絶縁膜722を形成する。絶縁膜722は、水分や、水素、酸素などの不純物を極力含まないことが望ましく、単層の絶縁膜であっても良いし、積層された複数の絶縁膜で構成されていても良い。絶縁膜722に水素が含まれると、その水素が酸化物半導体膜へ侵入し、又は水素が酸化物半導体膜中の酸素を引き抜き、酸化物半導体膜のバックチャネル部が低抵抗化n型化してしまい、寄生チャネルが形成されるおそれがある。よって、絶縁膜722はできるだけ水素を含まない膜になるように、成膜方法に水素を用いないことが重要である。上記絶縁膜722には、バリア性の高い材料を用いるのが望ましい。例えば、バリア性の高い絶縁膜として、窒化珪素膜、窒化酸化珪素膜、窒化アルミニウム膜、または窒化酸化アルミニウム膜などを用いることができる。複数の積層された絶縁膜を用いる場合、窒素の含有比率が低い酸化珪素膜、酸化窒化珪素膜などの絶縁膜を、上記バリア性の高い絶縁膜よりも、酸化物半導体膜715に近い側に形成する。そして、窒素の含有比率が低い絶縁膜を間に挟んで、導電膜716~導電膜721及び酸化物半導体膜715と重なるように、バリア性の高い絶縁膜を形成する。バリア性の高い絶縁膜を用いることで、酸化物半導体膜715内、ゲート絶縁膜714内、或いは、酸化物半導体膜715と他の絶縁膜の界面とその近傍に、水分または水素などの不純物が入り込むのを防ぐことができる。また、酸化物半導体膜715に接するように窒素の比率が低い酸化珪素膜、酸化窒化珪素膜などの絶縁膜を形成することで、バリア性の高い材料を用いた絶縁膜が直接酸化物半導体膜715に接するのを防ぐことができる。本実施の形態では、スパッタ法で形成された膜厚200nmの酸化珪素膜上に、スパッタ法で形成された膜厚100nmの窒化珪素膜を積層させた構造を有する、絶縁膜722を形成する。成膜時の基板温度は、室温以上300°C以下とすればよく、本実施の形態では100°Cとする。なお、絶縁膜722を形成した後に、加熱処理を施しても良い。加熱処理は、窒素、超乾燥空気、または希ガスアルゴン、ヘリウムなどの雰囲気下において、好ましくは200°C以上400°C以下、例えば250°C以上350°C以下で行う。上記ガスは、水の含有量が20ppm以下、好ましくは1ppm以下、より好ましくは10ppb以下であることが望ましい。本実施の形態では、例えば、窒素雰囲気下で250°C、1時間の加熱処理を行う。或いは、導電膜716~導電膜721を形成する前に、水分または水素を低減させるための酸化物半導体膜に対して行った先の加熱処理と同様に、高温短時間のRTA処理を行っても良い。酸素を含む絶縁膜722が設けられた後に、加熱処理が施されることによって、酸化物半導体膜に対して行った先の加熱処理により、酸化物半導体膜715に酸素欠損が発生していたとしても、絶縁膜722から酸化物半導体膜715に酸素が供与される。そして、酸化物半導体膜715に酸素が供与されることで、酸化物半導体膜715において、ドナーとなる酸素欠損を低減し、化学量論的組成比を満たすことが可能である。酸化物半導体膜715には、化学量論的組成比を超える量の酸素が含まれていることが好ましい。その結果、酸化物半導体膜715をi型に近づけることができ、酸素欠損によるトランジスタの電気特性のばらつきを軽減し、電気特性の向上を実現することができる。この加熱処理を行うタイミングは、絶縁膜722の形成後であれば特に限定されず、他の工程、例えば樹脂膜形成時の加熱処理や、透明導電膜を低抵抗化させるための加熱処理と兼ねることで、工程数を増やすことなく、酸化物半導体膜715をi型に近づけることができる。また、酸素雰囲気下で酸化物半導体膜715に加熱処理を施すことで、酸化物半導体に酸素を添加し、酸化物半導体膜715中においてドナーとなる酸素欠損を低減させても良い。加熱処理の温度は、例えば100°C以上350°C未満、好ましくは150°C以上250°C未満で行う。上記酸素雰囲気下の加熱処理に用いられる酸素ガスには、水、水素などが含まれないことが好ましい。または、加熱処理装置に導入する酸素ガスの純度を、6N99.9999以上、好ましくは7N99.99999以上、即ち酸素中の不純物濃度を1ppm以下、好ましくは0.1ppm以下とすることが好ましい。或いは、イオン注入法またはイオンドーピング法などを用いて、酸化物半導体膜715に酸素を添加することで、ドナーとなる酸素欠損を低減させても良い。例えば、2.45GHzのマイクロ波でプラズマ化した酸素を酸化物半導体膜715に添加すれば良い。なお、絶縁膜722上に導電膜を形成した後、該導電膜をパターニングすることで、酸化物半導体膜715と重なる位置にバックゲート電極を形成しても良い。バックゲート電極を形成した場合は、バックゲート電極を覆うように絶縁膜を形成するのが望ましい。バックゲート電極は、ゲート電極713、或いは導電膜716~導電膜721と同様の材料、構造を用いて形成することが可能である。バックゲート電極の膜厚は、10nm~400nm、好ましくは100nm~200nmとする。例えば、チタン膜、アルミニウム膜、チタン膜が積層された構造を有する導電膜を形成した後、フォトリソグラフィ法などによりレジストマスクを形成し、エッチングにより不要な部分を除去して、該導電膜を所望の形状に加工パターニングすることで、バックゲート電極を形成すると良い。以上の工程により、トランジスタ724が形成される。トランジスタ724は、ゲート電極713と、ゲート電極713上のゲート絶縁膜714と、ゲート絶縁膜714上においてゲート電極713と重なっている酸化物半導体膜715と、酸化物半導体膜715上に形成された一対の導電膜720または導電膜721とを有する。さらに、トランジスタ724は、絶縁膜722を、その構成要素に含めても良い。図14Cに示すトランジスタ724は、導電膜720と導電膜721の間において、酸化物半導体膜715の一部がエッチングされたチャネルエッチ構造である。なお、トランジスタ724はシングルゲート構造のトランジスタを用いて説明したが、必要に応じて、電気的に接続された複数のゲート電極713を有することで、チャネル形成領域を複数有する、マルチゲート構造のトランジスタも形成することができる。本実施の形態は、上記実施の形態と組み合わせて実施することが可能である。実施の形態4本実施の形態では、実施の形態3とは異なる構造を有する、酸化物半導体膜を用いたトランジスタについて説明する。図15Aに示す固体撮像装置または半導体表示装置では、実施の形態3と同様に、フォトダイオード704と、nチャネル型トランジスタ705とを有している。そして、図15Aでは、フォトダイオード704と、nチャネル型トランジスタ705上に、酸化物半導体膜を用いたチャネル保護構造の、ボトムゲート型のトランジスタ724が形成されている。トランジスタ724は、絶縁膜712上に形成されたゲート電極730と、ゲート電極730上のゲート絶縁膜731と、ゲート絶縁膜731上においてゲート電極730と重なっている酸化物半導体膜732と、ゲート電極730と重なる位置において酸化物半導体膜732上に形成されたチャネル保護膜733と、酸化物半導体膜732上に形成された導電膜734、導電膜735とを有する。さらに、トランジスタ724は、導電膜734、導電膜735及びチャネル保護膜733上に形成された絶縁膜736を、その構成要素に含めても良い。チャネル保護膜733を設けることによって、酸化物半導体膜732のチャネル形成領域となる部分に対する、後の工程における、エッチング時のプラズマやエッチング剤による膜減りなどのダメージを防ぐことができる。従ってトランジスタの信頼性を向上させることができる。チャネル保護膜733には、酸素を含む無機材料酸化珪素、窒化酸化珪素、酸化窒化珪素、酸化アルミニウム、または酸化窒化アルミニウムなどを用いることができる。チャネル保護膜733は、プラズマCVD法や熱CVD法などの気相成長法やスパッタリング法を用いて形成することができる。チャネル保護膜733は成膜後にエッチングにより形状を加工する。ここでは、スパッタ法により酸化珪素膜を形成し、フォトリソグラフィによるマスクを用いてエッチング加工することでチャネル保護膜733を形成する。酸素を含む無機材料をチャネル保護膜733に用いることで、水分または水素を低減させるための加熱処理により酸化物半導体膜732中に酸素欠損が発生していたとしても、酸化物半導体膜732にチャネル保護膜733から酸素を供給し、ドナーとなる酸素欠損を低減して化学量論的組成比を満たす構成とすることが可能である。酸化物半導体膜732には、化学量論的組成比を超える量の酸素が含まれていることが好ましい。よって、チャネル形成領域を、i型に近づけることができ、酸素欠損によるトランジスタ724の電気特性のばらつきを軽減し、電気特性の向上を実現することができる。図15Bに示す固体撮像装置または半導体表示装置は、実施の形態3と同様に、結晶性シリコンを用いたフォトダイオード704と、nチャネル型トランジスタ705を有している。そして、図15Bでは、フォトダイオード704と、nチャネル型トランジスタ705上に、酸化物半導体膜を用いたボトムコンタクト型のトランジスタ724が形成されている。トランジスタ724は、絶縁膜712上に形成されたゲート電極741と、ゲート電極741上のゲート絶縁膜742と、ゲート絶縁膜742上の導電膜743、導電膜744と、ゲート絶縁膜742を間に挟んでゲート電極741と重なっている酸化物半導体膜745と、を有する。さらに、トランジスタ724は、酸化物半導体膜745上に形成された絶縁膜746を、その構成要素に含めても良い。なお、本実施の形態に示したトランジスタ724は、バックゲート電極を更に有していても良い。本実施の形態は、上記実施の形態と組み合わせて実施することが可能である。実施の形態5本実施の形態では、トランジスタの構成例について説明する。なお、上記実施の形態と同一部分又は同様な機能を有する部分、及び工程は、上記実施の形態と同様に行うことができ、本実施の形態での繰り返しの説明は省略する。なお、同じ箇所の詳細な説明も省略する。図19Aに示すトランジスタ2450は、基板2400上にゲート電極2401が形成され、ゲート電極2401上にゲート絶縁膜2402が形成され、ゲート絶縁膜2402上に酸化物半導体膜2403が形成され、酸化物半導体膜2403上に、ソース電極2405a、及びドレイン電極2405bが形成されている。また、酸化物半導体膜2403、ソース電極2405a、及びドレイン電極2405b上に絶縁膜2407が形成されている。また、絶縁膜2407上に絶縁膜2409を形成してもよい。トランジスタ2450は、ボトムゲート構造のトランジスタの一つであり、逆スタガ型トランジスタの一つでもある。図19Bに示すトランジスタ2460は、基板2400上にゲート電極2401が形成され、ゲート電極2401上にゲート絶縁膜2402が形成され、ゲート絶縁膜2402上に酸化物半導体膜2403が形成され、酸化物半導体膜2403上にチャネル保護膜2406が形成され、チャネル保護膜2406及び酸化物半導体膜2403上に、ソース電極2405a、及びドレイン電極2405bが形成されている。また、ソース電極2405a、及びドレイン電極2405b上に絶縁膜2409を形成してもよい。トランジスタ2460は、チャネル保護型チャネルストップ型ともいうと呼ばれるボトムゲート構造のトランジスタの一つであり、逆スタガ型トランジスタの一つでもある。チャネル保護膜2406は、他の絶縁膜と同様の材料及び方法を用いて形成することができる。図19Cに示すトランジスタ2470は、基板2400上に下地膜2436が形成され、下地膜2436上に酸化物半導体膜2403が形成され、酸化物半導体膜2403、及び下地膜2436上に、ソース電極2405a、及びドレイン電極2405bが形成され、酸化物半導体膜2403、ソース電極2405a、及びドレイン電極2405b上にゲート絶縁膜2402が形成され、ゲート絶縁膜2402上にゲート電極2401が形成されている。また、ゲート電極2401上に絶縁膜2409を形成してもよい。トランジスタ2470は、トップゲート構造のトランジスタの一つである。図19Dに示すトランジスタ2480は、基板2400上に、ゲート電極2411が形成され、ゲート電極2411上に第1のゲート絶縁膜2413が形成され、第1のゲート絶縁膜2413上に酸化物半導体膜2403が形成され、酸化物半導体膜2403、及び第1のゲート絶縁膜2413上に、ソース電極2405a、及びドレイン電極2405bが形成されている。また、酸化物半導体膜2403、ソース電極2405a、及びドレイン電極2405b上に第2のゲート絶縁膜2414が形成され、第2のゲート絶縁膜2414上にバックゲート電極2412が形成されている。また、バックゲート電極2412上に絶縁膜2409を形成してもよい。トランジスタ2480は、トランジスタ2450とトランジスタ2470を併せた構造を有している。バックゲート電極の電位を変化させることで、トランジスタのしきい値電圧を変化させることができる。バックゲート電極は、酸化物半導体膜2403のチャネル形成領域と重なるように形成する。バックゲート電極は、電気的に絶縁しているフローティングの状態であっても良いし、電位が与えられる状態であっても良い。後者の場合、バックゲート電極には、ゲート電極と同じ高さの電位が与えられていても良いし、グラウンドなどの固定電位が与えられていても良い。バックゲート電極に与える電位の高さを制御することで、トランジスタの閾値電圧を制御することができる。また、バックゲート電極と、ソース電極2405a及びドレイン電極2405bとにより酸化物半導体膜2403を完全に覆うことで、バックゲート電極側から酸化物半導体膜2403に光が入射するのを防ぐことができる。よって、酸化物半導体膜2403の光劣化を防ぎ、トランジスタの閾値電圧がシフトするなどの特性の劣化が引き起こされるのを防ぐことができる。酸化物半導体膜2403に接する絶縁膜本実施の形態においては、ゲート絶縁膜2402、絶縁膜2407、チャネル保護膜2406、下地膜2436、第1のゲート絶縁膜2413、第2のゲート絶縁膜2414が相当する。は、第13族元素および酸素を含む絶縁材料を用いることが好ましい。酸化物半導体材料には第13族元素を含むものが多く、第13族元素を含む絶縁材料は酸化物半導体との相性が良く、これを酸化物半導体に接する絶縁膜に用いることで、酸化物半導体との界面の状態を良好に保つことができる。第13族元素を含む絶縁材料とは、絶縁材料に一または複数の第13族元素を含むことを意味する。第13族元素を含む絶縁材料としては、例えば、酸化ガリウム、酸化アルミニウム、酸化アルミニウムガリウム、酸化ガリウムアルミニウムなどがある。ここで、酸化アルミニウムガリウムとは、ガリウムの含有量原子よりアルミニウムの含有量原子が多いものを示し、酸化ガリウムアルミニウムとは、ガリウムの含有量原子がアルミニウムの含有量原子以上のものを示す。例えば、ガリウムを含有する酸化物半導体膜に接して絶縁膜を形成する場合に、絶縁膜に酸化ガリウムを含む材料を用いることで酸化物半導体膜と絶縁膜の界面特性を良好に保つことができる。例えば、酸化物半導体膜と酸化ガリウムを含む絶縁膜とを接して設けることにより、酸化物半導体膜と絶縁膜の界面における水素のパイルアップを低減することができる。なお、絶縁膜に酸化物半導体の成分元素と同じ族の元素を用いる場合には、同様の効果を得ることが可能である。例えば、酸化アルミニウムを含む材料を用いて絶縁膜を形成することも有効である。なお、酸化アルミニウムは、水を透過させにくいという特性を有しているため、当該材料を用いることは、酸化物半導体膜への水の侵入防止という点においても好ましい。また、酸化物半導体膜2403に接する絶縁膜は、酸素雰囲気下による熱処理や、酸素ドープなどにより、絶縁材料を化学量論的組成比より酸素が多い状態とすることが好ましい。酸素ドープとは、酸素をバルクに添加することをいう。なお、当該バルクの用語は、酸素を薄膜表面のみでなく薄膜内部に添加することを明確にする趣旨で用いている。また、酸素ドープには、プラズマ化した酸素をバルクに添加する酸素プラズマドープが含まれる。また、酸素ドープは、イオン注入法またはイオンドーピング法を用いて行ってもよい。例えば、酸化物半導体膜2403に接する絶縁膜として酸化ガリウムを用いた場合、酸素雰囲気下による熱処理や、酸素ドープを行うことにより、酸化ガリウムの組成をGa2OXX=3α、0<α<1とすることができる。また、酸化物半導体膜2403に接する絶縁膜として酸化アルミニウムを用いた場合、酸素雰囲気下による熱処理や、酸素ドープを行うことにより、酸化アルミニウムの組成をAl2OXX=3α、0<α<1とすることができる。また、酸化物半導体膜2403に接する絶縁膜として酸化ガリウムアルミニウム酸化アルミニウムガリウムを用いた場合、酸素雰囲気下による熱処理や、酸素ドープを行うことにより、酸化ガリウムアルミニウム酸化アルミニウムガリウムの組成をGaXAl2-XO3α0<X<2、0<α<1とすることができる。酸素ドープ処理を行うことにより、化学量論的組成比より酸素が多い領域を有する絶縁膜を形成することができる。このような領域を備える絶縁膜と酸化物半導体膜が接することにより、絶縁膜中の過剰な酸素が酸化物半導体膜に供給され、酸化物半導体膜中、または酸化物半導体膜と絶縁膜の界面における酸素欠損を低減し、酸化物半導体膜をi型化またはi型に限りなく近い酸化物半導体とすることができる。なお、化学量論的組成比より酸素が多い領域を有する絶縁膜は、酸化物半導体膜2403に接する絶縁膜のうち、上層に位置する絶縁膜または下層に位置する絶縁膜のうち、どちらか一方のみに用いても良いが、両方の絶縁膜に用いる方が好ましい。化学量論的組成比より酸素が多い領域を有する絶縁膜を、酸化物半導体膜2403に接する絶縁膜の、上層及び下層に位置する絶縁膜に用い、酸化物半導体膜2403を挟む構成とすることで、上記効果をより高めることができる。また、酸化物半導体膜2403の上層または下層に用いる絶縁膜は、上層と下層で同じ構成元素を有する絶縁膜としても良いし、異なる構成元素を有する絶縁膜としても良い。例えば、上層と下層とも、組成がGa2OXX=3α、0<α<1の酸化ガリウムとしても良いし、上層と下層の一方を組成がGa2OXX=3α、0<α<1の酸化ガリウムとし、他方を組成がAl2OXX=3α、0<α<1の酸化アルミニウムとしても良い。また、酸化物半導体膜2403に接する絶縁膜は、化学量論的組成比より酸素が多い領域を有する絶縁膜の積層としても良い。例えば、酸化物半導体膜2403の上層に組成がGa2OXX=3α、0<α<1の酸化ガリウムを形成し、その上に組成がGaXAl2-XO3α0<X<2、0<α<1の酸化ガリウムアルミニウム酸化アルミニウムガリウムを形成してもよい。なお、酸化物半導体膜2403の下層を、化学量論的組成比より酸素が多い領域を有する絶縁膜の積層としても良いし、酸化物半導体膜2403の上層及び下層の両方を、化学量論的組成比より酸素が多い領域を有する絶縁膜の積層としても良い。本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。本実施例では、本発明の一態様に係る半導体表示装置における、パネルとバックライトの配置について説明する。図17は、本発明の一態様に係る半導体表示装置の構造を示す斜視図の一例である。図17に示す半導体表示装置は、表示素子とフォトセンサを含む画素が一対の基板間に形成されたパネル1601と、第1の拡散板1602と、プリズムシート1603と、第2の拡散板1604と、導光板1605と、反射板1606と、複数の光源1607を有するバックライト1608と、回路基板1609とを有している。パネル1601と、第1の拡散板1602と、プリズムシート1603と、第2の拡散板1604と、導光板1605と、反射板1606とは、順に積層されている。光源1607は導光板1605の端部に設けられており、導光板1605内部に拡散された光源1607からの光は、第1の拡散板1602、プリズムシート1603及び第2の拡散板1604によって、対向基板側から均一にパネル1601に照射される。なお、本実施例では、第1の拡散板1602と第2の拡散板1604とを用いているが、拡散板の数はこれに限定されず、単数であっても3以上であっても良い。そして、拡散板は導光板1605とパネル1601の間に設けられていれば良い。よって、プリズムシート1603よりもパネル1601に近い側にのみ拡散板が設けられていても良いし、プリズムシート1603よりも導光板1605に近い側にのみ拡散板が設けられていても良い。またプリズムシート1603は、図17に示した断面が鋸歯状の形状に限定されず、導光板1605からの光をパネル1601側に集光できる形状を有していれば良い。回路基板1609には、パネル1601に入力される各種信号を生成もしくは処理する回路、パネル1601から出力される各種信号を処理する回路などが設けられている。そして図17では、回路基板1609とパネル1601とが、FPCFlexiblePrintedCircuit1611を介して接続されている。なお、上記回路は、COGChipONGlass法を用いてパネル1601に接続されていても良いし、上記回路の一部がFPC1611にCOFChipONFilm法を用いて接続されていても良い。図17では、光源1607の駆動を制御する、制御系の回路が回路基板1609に設けられており、該制御系の回路と光源1607とがFPC1610を介して接続されている例を示している。ただし、上記制御系の回路はパネル1601に形成されていても良く、この場合はパネル1601と光源1607とがFPCなどにより接続されるようにする。複数の光源1607は、異なる色の光を発する。光源1607として、例えばLED、OLEDなどの発光素子を用いることができる。なお、図17は、パネル1601の端に光源1607を配置するエッジライト型の光源を例示しているが、本発明の一態様に係る半導体表示装置は光源1607がパネル1601の直下に配置される直下型であっても良い。例えば、被検出物である指1612をパネル1601に近づけると、バックライト1608からの光が、パネル1601を通過し、その一部が指1612において反射し、再びパネル1601に入射する。各色に対応する光源1607を順に点灯させ、色ごとに撮像データの取得を行うことで、被検出物である指1612のカラーの撮像データを得ることが出来る。本実施例は、上記実施の形態と適宜組み合わせて実施することができる。本発明の一態様に係る固体撮像装置或いは半導体表示装置は、FS駆動を用いているため高分解能である画像データの取得を行うことができ、グローバルシャッタ方式を採用しているため、被写体が移動している場合でも高い品質の画像データを得ることができるという特徴を有している。よって、本発明の一態様に係る固体撮像装置或いは半導体表示装置を用いた電子機器は、固体撮像装置或いは半導体表示装置をその構成要素に追加することにより、より高機能のアプリケーションを搭載することができるようになる。或いは、本発明の一態様に係る固体撮像装置或いは半導体表示装置は、FS駆動を用いているため低消費電力であるという特徴を有している。よって、本発明の一態様に係る固体撮像装置或いは半導体表示装置を用いた電子機器は、固体撮像装置或いは半導体表示装置をその構成要素に追加することにより、消費電力を低減させることができる。本発明の一態様に係る固体撮像装置或いは半導体表示装置は、表示装置、ノート型パーソナルコンピュータ、記録媒体を備えた画像再生装置代表的にはDVD:DigitalVersatileDisc等の記録媒体を再生し、その画像を表示しうるディスプレイを有する装置に用いることができる。その他に、本発明の一態様に係る固体撮像装置或いは半導体表示装置を用いることができる電子機器として、携帯電話、携帯型ゲーム機、携帯情報端末、電子書籍、ビデオカメラ、デジタルスチルカメラ、ゴーグル型ディスプレイヘッドマウントディスプレイ、ナビゲーションシステム、音響再生装置カーオーディオ、デジタルオーディオプレイヤー等、複写機、ファクシミリ、プリンター、プリンター複合機、現金自動預け入れ払い機ATM、自動販売機などが挙げられる。これら電子機器の具体例を図18に示す。図18Aは表示装置であり、筐体5001、表示部5002、支持台5003等を有する。本発明の一態様に係る半導体表示装置は、表示部5002に用いることができる。表示部5002に本発明の一態様に係る半導体表示装置を用いることで、高分解能で高い品質の画像データの取得を行うことができ、より高機能のアプリケーションが搭載された表示装置を提供することができる。或いは、表示部5002に本発明の一態様に係る半導体表示装置を用いることで、表示装置の消費電力を低減させることができる。なお、表示装置には、パーソナルコンピュータ用、TV放送受信用、広告表示用などの全ての情報表示用表示装置が含まれる。図18Bは携帯情報端末であり、筐体5101、表示部5102、操作キー5103等を有する。本発明の一態様に係る半導体表示装置は、表示部5102に用いることができる。表示部5102に本発明の一態様に係る半導体表示装置を用いることで、高分解能で高い品質の画像データの取得を行うことができ、より高機能のアプリケーションが搭載された携帯情報端末を提供することができる。或いは、表示部5102に本発明の一態様に係る半導体表示装置を用いることで、携帯情報端末の消費電力を低減させることができる。図18Cは現金自動預け入れ払い機であり、筐体5201、表示部5202、硬貨投入口5203、紙幣投入口5204、カード投入口5205、通帳投入口5206等を有する。本発明の一態様に係る半導体表示装置は、表示部5202に用いることができる。表示部5202に本発明の一態様に係る半導体表示装置を用いることで、高分解能で高い品質の画像データの取得を行うことができ、より高機能のアプリケーションが搭載された現金自動預け入れ払い機を提供することができる。或いは、表示部5202に本発明の一態様に係る半導体表示装置を用いることで、現金自動預け入れ払い機の消費電力を低減させることができる。そして、本発明の一態様に係る半導体表示装置を用いた現金自動預け入れ払い機は、指紋、顔、手形、掌紋及び手の静脈の形状、虹彩等の、生体認証に用いられる生体情報の読み取りを、より高精度で行うことが出来る。よって、生体認証における、本人であるにもかかわらず本人ではないと誤認識してしまう本人拒否率と、他人であるにもかかわらず本人と誤認識してしまう他人受入率とを、低く抑えることができる。図18Dは携帯型ゲーム機であり、筐体5301、筐体5302、表示部5303、表示部5304、マイクロホン5305、スピーカー5306、操作キー5307、スタイラス5308等を有する。本発明の一態様に係る半導体表示装置は、表示部5303または表示部5304に用いることができる。表示部5303または表示部5304に本発明の一態様に係る半導体表示装置を用いることで、高分解能で高い品質の画像データの取得を行うことができ、より高機能のアプリケーションが搭載された携帯型ゲーム機を提供することができる。或いは、表示部5303または表示部5304に本発明の一態様に係る半導体表示装置を用いることで、携帯型ゲーム機の消費電力を低減させることができる。なお、図18Dに示した携帯型ゲーム機は、2つの表示部5303と表示部5304とを有しているが、携帯型ゲーム機が有する表示部の数は、これに限定されない。図18Eは携帯電話であり、筐体5401、表示部5402、音声入力部5403、音声出力部5404、操作キー5405、受光部5406等を有する。受光部5406において受信した光を電気信号に変換することで、外部の画像を取り込むことができる。本発明の一態様に係る半導体表示装置は、表示部5402に用いることができる。表示部5402に本発明の一態様に係る半導体表示装置を用いることで、高分解能で高い品質の画像データの取得を行うことができ、より高機能のアプリケーションが搭載された携帯電話を提供することができる。或いは、表示部5402に本発明の一態様に係る半導体表示装置を用いることで、携帯電話の消費電力を低減させることができる。また、本発明の一態様に係る固体撮像装置は、受光部5406において受信した光を電気信号に変換するのに用いることができる。本発明の一態様に係る固体撮像装置を用いることで、高分解能で高い品質の画像データの取得を行うことができ、より高機能のアプリケーションが搭載された携帯電話を提供することができる。或いは、本発明の一態様に係る固体撮像装置を用いることで、携帯電話の消費電力を低減させることができる。本実施例は、上記実施の形態または上記実施例と適宜組み合わせて実施することが可能である。