"III-Nトランジスタと、III-N整流デバイスと、前記III-Nトランジスタと前記III-N整流デバイスを封入する単一パッケージと、を備え、前記III-Nトランジスタのゲート電極は、前記単一パッケージの第1リードまたは前記単一パッケージの導電構造部と電気的に接続され、前記III-Nトランジスタのドレイン電極は、前記単一パッケージの第2リードおよび前記III-N整流デバイスの第1電極と電気的に接続され、前記III-N整流デバイスの第2電極は、前記単一パッケージの第3リードと電気的に接続されていることを特徴とする電子部品。前記III-Nトランジスタは、電界効果トランジスタであることを特徴とする請求項1記載の電子部品。前記III-Nトランジスタは、高圧スイッチングトランジスタであることを特徴とする請求項1記載の電子部品。前記III-Nトランジスタは、エンハンスメントモードデバイスであることを特徴とする請求項1記載の電子部品。前記III-N整流デバイスはIII-Nダイオードであり、前記第1電極はアノード電極であり、前記第2電極はカソード電極であることを特徴とする請求項1記載の電子部品。前記III-Nトランジスタまたは前記III-Nダイオードは、絶縁または半絶縁部を備える横型デバイスであり、前記絶縁または半絶縁部は、前記III-Nトランジスタと前記単一パッケージの前記導電構造部の間、または前記III-Nダイオードと前記単一パッケージの前記導電構造部の間に絶縁スペーサを挿入することなしに、前記単一パッケージの前記導電構造部に直接取り付けられていることを特徴とする請求項5記載の電子部品。前記絶縁または半絶縁部は、絶縁または半絶縁基板であることを特徴とする請求項6記載の電子部品。前記III-Nトランジスタまたは前記III-Nダイオードは、導電または半導電基板と、前記導電または半導電基板と前記III-Nトランジスタまたは前記III-Nダイオードのチャネルの間に配置された絶縁または半絶縁III-N層と、を備える横型デバイスであり、前記導電または半導電基板は、前記III-Nトランジスタと前記単一パッケージの前記導電構造部の間、または前記III-Nダイオードと前記単一パッケージの前記導電構造部の間に絶縁スペーサを挿入することなしに、前記単一パッケージの前記導電構造部に直接取り付けられていることを特徴とする請求項5記載の電子部品。前記導電または半導電基板は、シリコン基板であることを特徴とする請求項8記載の電子部品。前記III-Nトランジスタと前記III-Nダイオードは、共通基板上に配置されていることを特徴とする請求項5記載の電子部品。前記III-Nトランジスタは第1のIII-Nトランジスタであり、前記III-N整流デバイスは第2のIII-Nトランジスタであることを特徴とする請求項1記載の電子部品。前記第1のIII-Nトランジスタまたは前記第2のIII-Nトランジスタは、絶縁または半絶縁部を備える横型デバイスであり、前記絶縁または半絶縁部は、前記第1のIII-Nトランジスタと前記単一パッケージの前記導電構造部の間、または前記第2のIII-Nトランジスタと前記単一パッケージの前記導電構造部の間に絶縁スペーサを挿入することなしに、前記単一パッケージの前記導電構造部に直接取り付けられていることを特徴とする請求項11記載の電子部品。前記絶縁または半絶縁部は、絶縁または半絶縁基板であることを特徴とする請求項12記載の電子部品。前記第1のIII-Nトランジスタまたは前記第2のIII-Nトランジスタは、導電または半導電基板と、前記導電または半導電基板と前記第1のIII-Nトランジスタまたは前記第2のIII-Nトランジスタのチャネルの間に配置された絶縁または半絶縁III-N層と、を備える横型デバイスであり、前記導電または半導電基板は、前記III-Nトランジスタと前記単一パッケージの前記導電構造部の間、または前記III-Nダイオードと前記単一パッケージの前記導電構造部の間に絶縁スペーサを挿入することなしに、前記単一パッケージの前記導電構造部に直接取り付けられていることを特徴とする請求項11記載の電子部品。前記導電または半導電基板は、シリコン基板であることを特徴とする請求項14記載の電子部品。前記第1のIII-Nトランジスタと前記第2のIII-Nトランジスタは、共通基板上に形成されていることを特徴とする請求項11記載の電子部品。前記III-Nトランジスタのソース電極は、前記単一パッケージの導電構造部または前記単一パッケージのソースリードと電気的に接続されていることを特徴とする請求項1記載の電子部品。前記III-Nトランジスタは、III-N空乏モードトランジスタであり、前記電子部品はさらに、前記単一パッケージ内に収容されたエンハンスメントモードトランジスタを備え、前記エンハンスメントモードトランジスタは、e-モードトランジスタソース電極、e-モードトランジスタゲート電極、e-モードトランジスタドレイン電極を備え、前記e-モードトランジスタソース電極は、前記単一パッケージの前記導電構造部または前記単一パッケージのソースリードと電気的に接続され、前記e-モードトランジスタドレイン電極は、前記III-N空乏モードトランジスタのソース電極と電気的に接続され、前記e-モードトランジスタゲート電極は、前記単一パッケージの前記第1リードと電気的に接続されていることを特徴とする請求項1記載の電子部品。前記III-N空乏モードトランジスタは、高圧スイッチングトランジスタであり、前記エンハンスメントモードトランジスタは、低圧トランジスタであることを特徴とする請求項18記載の電子部品。前記エンハンスメントモードトランジスタは、SiMOSデバイスであることを特徴とする請求項19記載の電子部品。請求項1記載の電子部品を備えることを特徴とする電圧変換器。100kHz以上の周波数および1:2の変換率で動作するとき、97.8超の効率と、1ボルト未満のピーク出力電圧ノイズと、を有することを特徴とする電圧変換器。前記電圧変換器が1MHz以上の周波数で動作するとき、前記効率は97.8超であり、前記出力電圧ノイズは1ボルト未満であることを特徴とする請求項22記載の電圧変換器。ノーマリオフスイッチとして動作することができるデバイスを備えることを特徴とする請求項22記載の電圧変換器。前記デバイスは、エンハンスメントモードIII-Nトランジスタであることを特徴とする請求項24記載の電圧変換器。前記デバイスは、低圧エンハンスメントモードトランジスタと高圧空乏モードトランジスタを備える部品であることを特徴とする請求項24記載の電圧変換器。前記低圧エンハンスメントモードトランジスタはSiMOSトランジスタであり、前記高圧空乏モードトランジスタはIII-Nトランジスタであることを特徴とする請求項26記載の電圧変換器。電力スイッチング回路内でスイッチングトランジスタを動作させる方法であって、前記スイッチングトランジスタのゲートの、前記スイッチングトランジスタのソースに対する電圧を、トランジスタ閾値電圧を超える値から前記トランジスタ閾値電圧未満の値へ、またはトランジスタ閾値電圧未満の値から前記トランジスタ閾値電圧を超える値へスイッチさせるステップを有し、前記電圧は、約150ボルト/ナノ秒以上の速度でスイッチされることを特徴とする方法。前記電力スイッチング回路のピーク出力電圧ノイズは1V未満であることを特徴とする請求項28記載の方法。1側面において、III-Nトランジスタと、III-N整流デバイスと、を備える電子部品を説明する。単一パッケージは、III-NトランジスタとIII-N整流デバイスを封入する。III-Nトランジスタのゲート電極は、単一パッケージの第1リードまたは単一パッケージの導電構造部と電気的に接続され、III-Nトランジスタのドレイン電極は、単一パッケージの第2リードおよびIII-N整流デバイスの第1電極と電気的に接続され、III-N整流デバイスの第2電極は、単一パッケージの第3リードと電気的に接続されている。1側面において、100kHz以上の周波数および1:2の変換率で動作するとき、97.8超の効率と、1ボルト未満のピーク出力電圧ノイズと、を有する電圧変換器を説明する。1側面において、電力スイッチング回路内でスイッチングトランジスタを動作させる方法を説明する。同方法は、スイッチングトランジスタのゲートの、スイッチングトランジスタのソースに対する電圧を、トランジスタ閾値電圧を超える値からトランジスタ閾値電圧未満の値へ、またはトランジスタ閾値電圧未満の値からトランジスタ閾値電圧を超える値へスイッチさせるステップを有する。上記電圧は、約150ボルト/ナノ秒以上の速度でスイッチされる。実装において、以下の特徴が含まれ、または有効化される。III-Nトランジスタは、電界効果トランジスタでもよい。III-Nトランジスタは、高圧スイッチングトランジスタでもよい。III-Nトランジスタは、エンハンスメントモードデバイスでもよい。III-N整流デバイスはIII-Nダイオードでもよく、第1電極はアノード電極でもよく、第2電極はカソード電極でもよい。III-NトランジスタまたはIII-Nダイオードは、絶縁または半絶縁部を備える横型デバイスでもよい。絶縁または半絶縁部は、III-Nトランジスタと単一パッケージの導電構造部の間、またはIII-Nダイオードと単一パッケージの導電構造部の間に絶縁スペーサを挿入することなしに、単一パッケージの導電構造部に直接取り付けることができる。絶縁または半絶縁部は、絶縁または半絶縁基板でもよい。III-NトランジスタまたはIII-Nダイオードは、導電または半導電基板と、導電または半導電基板とIII-NトランジスタまたはIII-Nダイオードのチャネルの間に配置された絶縁または半絶縁III-N層と、を備える横型デバイスでもよい。導電または半導電基板は、III-Nトランジスタと単一パッケージの導電構造部の間、またはIII-Nダイオードと単一パッケージの導電構造部の間に絶縁スペーサを挿入することなしに、単一パッケージの導電構造部に直接取り付けることができる。導電または半導電基板は、シリコン基板でもよい。III-NトランジスタとIII-Nダイオードは、共通基板上に配置してもよい。III-Nトランジスタは第1のIII-Nトランジスタでもよく、III-N整流デバイスは第2のIII-Nトランジスタでもよい。第1のIII-Nトランジスタまたは第2のIII-Nトランジスタは、絶縁または半絶縁部を備える横型デバイスでもよい。絶縁または半絶縁部は、第1のIII-Nトランジスタと単一パッケージの導電構造部の間、または第2のIII-Nトランジスタと単一パッケージの導電構造部の間に絶縁スペーサを挿入することなしに、単一パッケージの導電構造部に直接取り付けることができる。絶縁または半絶縁部は、絶縁または半絶縁基板でもよい。第1のIII-Nトランジスタまたは第2のIII-Nトランジスタは、導電または半導電基板と、導電または半導電基板と第1のIII-Nトランジスタまたは第2のIII-Nトランジスタのチャネルの間に配置された絶縁または半絶縁III-N層と、を備える横型デバイスでもよい。導電または半導電基板は、III-Nトランジスタと単一パッケージの導電構造部の間、またはIII-Nダイオードと単一パッケージの導電構造部の間に絶縁スペーサを挿入することなしに、単一パッケージの導電構造部に直接取り付けることができる。第1のIII-Nトランジスタと第2のIII-Nトランジスタは、共通基板上に形成することができる。III-Nトランジスタのソース電極は、単一パッケージの導電構造部または単一パッケージのソースリードと電気的に接続することができる。III-Nトランジスタは、III-N空乏モードトランジスタでもよく、電子部品はさらに、単一パッケージ内に収容されたエンハンスメントモードトランジスタを備えることができ、エンハンスメントモードトランジスタは、e-モードトランジスタソース電極、e-モードトランジスタゲート電極、e-モードトランジスタドレイン電極を備えることができ、e-モードトランジスタソース電極は、単一パッケージの導電構造部または単一パッケージのソースリードと電気的に接続することができ、e-モードトランジスタドレイン電極は、III-N空乏モードトランジスタのソース電極と電気的に接続することができ、e-モードトランジスタゲート電極は、単一パッケージの第1リードと電気的に接続することができる。III-N空乏モードトランジスタは、高圧スイッチングトランジスタでもよく、エンハンスメントモードトランジスタは、低圧トランジスタでもよい。エンハンスメントモードトランジスタは、SiMOSデバイスでもよい。電圧変換器は、1MHz以上の周波数で動作するとき、効率が97.8超であり、出力電圧ノイズが1ボルト未満となるようにすることができる。電圧変換器は、ノーマリオフスイッチとして動作することができるデバイスを備えることができる。同デバイスは、エンハンスメントモードIII-Nトランジスタでもよい。同デバイスは、低圧エンハンスメントモードトランジスタと高圧空乏モードトランジスタを備える部品でもよい。低圧エンハンスメントモードトランジスタはSiMOSトランジスタでもよく、高圧空乏モードトランジスタはIII-Nトランジスタでもよい。電力スイッチング回路のピーク出力電圧ノイズは1V未満となるようにすることができる。各図における同じ符号は同じ構成要素を示す。例えば図1の昇圧コンバータのような高電力スイッチング回路においては、トランジスタ11がOFFからONへまたはONからOFFへスイッチする毎に、スイッチング損失が生じる。スイッチング損失は、RCチャージ損失とクロスオーバー損失をともに含む。図2におけるトランジスタのソース-ドレイン電流と時間およびソース-ドレイン電圧と時間のプロットに見られるように、トランジスタがONからOFFへスイッチするtswitchの間に、トランジスタの両端電圧17は増加し、トランジスタを流れる電流16は減少する反対に、トランジスタがOFFからONへスイッチする間においては、トランジスタの両端電圧は減少し、トランジスタを流れる電流は増加する。スイッチングの間における瞬時的なクロスオーバー電力損失は、トランジスタを流れる電流とトランジスタの両端電圧の積によって与えられる。スイッチングの間における総エネルギー損失は、電力損失をスイッチング時間にわたって時間積分することによって与えられる。トランジスタスイッチング時間tswitchを減少させるすなわち、スイッチング速度を増加させると、スイッチングの間における総クロスオーバーエネルギー損失を減少させることができる。これにより、電力損失を減少させ、回路の効率を増加させることができる。したがって、回路動作の間にトランジスタをより速いスイッチング速度でスイッチさせることは、有用である。回路の効率を改善できるからである。スイッチングトランジスタが回路動作の間にスイッチングできる最大速度は、主にトランジスタの物理特性によって制限される。例えば、チャネル電荷密度、チャネル電荷移動度、チャネル電荷飽和速度、その他のトランジスタ内の内在または寄生容量もしくは抵抗である。トランジスタが設計されまたは規格化されている最大速度を超えるスイッチング速度におけるトランジスタの動作は、信頼性問題および/または電磁妨害EMIを引き起こす可能性がある。昇圧コンバータ回路などの従来の電力スイッチング回路において現在用いられているスイッチングトランジスタ、例えばSiベースCoolMOSトランジスタは、通常は50V/ナノ秒の最大スイッチング速度で動作するように規格化されている。例えばIII-NHEMTまたはHFETのようなIII族窒化物すなわちIII-Nトランジスタは、通常は優れた内在的電子特性を有し、同程度の電圧と電流で動作するように設計されたSiベーストランジスタと比較して容量が小さい。したがって、より高いスイッチング速度で動作することができる。例えば約150V/ナノ秒以上、約200V/ナノ秒以上、または約250V/ナノ秒以上である。本明細書において、III族窒化物またはIII-N材料、層、デバイス、等の用語は、化学量論式AlxInyGazNxyz≒1に基づく化合物半導体材料で作成された材料またはデバイスを指す。図3は、本願出願人が図1の昇圧コンバータ回路の出力ノード5において回路動作中に測定した、出力電圧ノイズと時間のプロットを示す。III-NHEMTをトランジスタ11に用い、III-Nダイオードをダイオード12に用い、トランジスタ11は200V/ナノ秒のスイッチング速度でスイッチした。図に示すように、電圧変動、すなわちEMIの存在を示すリンギング6の実際の量は、ノード5において、III-Nトランジスタがスイッチした直後にそれぞれ観察された。図3に見られるように、ピーク出力電圧は10V超である。したがって、より速いスイッチング速度におけるEMIを抑制するため、さらなる改善が必要であった。本願出願人が図1の昇圧コンバータ回路に挿入したIII-NHEMTおよびIII-Nダイオードは、それ自体が本質的に高速回路スイッチング速度で実質的にEMIを生成することなく動作することができるが、その他の回路に寄生する要素が依然としてEMIを生成し、または回路内のEMI生成に寄与する。したがって、回路がより高速なスイッチング速度で実質的にEMIを生成することなく動作するため、これら寄生要素を低減または除去する配置構成が必要である。図4と図5は、それぞれ単一の電子部品20の斜視図と内部上面図を示す。電子部品20は、図1の昇圧コンバータ回路において、トランジスタ11とダイオード12双方の代わりに用いることができる。昇圧コンバータ回路においてトランジスタ11とダイオード12の代わりに、トランジスタ11とダイオード12がそれぞれ個別にパッケージされている電子部品20を用いると、動作中のトランジスタスイッチング速度が増加したとしても、回路によって生成されるEMIを低減し、または無視することができる。図4の斜視図は、電子部品のパッケージのみを示す。図5の上面図は、パッケージ部分とともに、パッケージ内にケーシングまたはカプセル化された電子デバイスを示す。電子部品20は、III-Nトランジスタ21とIII-N整流デバイス22を備え、これらはともに単一のパッケージ内にケーシングされ、封入され、またはカプセル化されている。単一のパッケージは、例えばケース24とパッケージベース23のようなカプセル構造部とともに、例えばリード91~95のような非構造部を備える。本明細書において、パッケージの構造部とは、パッケージの基本形状または型取りを形成して、封入したデバイスを保護するために必要なパッケージの構造的剛性を提供する部位を指す。多くの場合、パッケージを備える電子部品がディスクリート回路において用いられるとき、パッケージの構造部は回路または回路基板に直接取り付けられる。図4の単一パッケージにおいて、パッケージベース23は導電材料で形成される。すなわち、パッケージベース23はパッケージの導電構造部である。ケース24は、絶縁材料で形成される。単一パッケージは、少なくとも3つのリード、ゲートリード91、ドレインリード94、カソードリード95を備え、オプションで少なくとも2つの追加リード、例えばオープンリード92とソースリード93を備える。リード91~95はそれぞれ、導電材料で形成されている。ソースリード93は、パッケージベース23と電気的に接続することもできるし、電気的に絶縁することもできる。その他のリードは、パッケージベースから電気的に絶縁される。本明細書において、2以上の接触部その他の要素は、バイアスがかかった状況の下で常に各接触部その他の要素における電位が同じとみなせる、すなわち略同じになる程度の導電性を有する材料によって接続されている場合、電気的に接続されているものとする。本明細書において、単一のパッケージは、1以上の電子デバイスまたは部品すなわち、III-Nトランジスタ21とIII-N整流デバイス22を収容し、封入し、カプセル化し、またはケーシングするパッケージを指す。これらはそれぞれ、互いに分離して個別にケーシングまたはカプセル化されるのではない。すなわち単一パッケージは、1以上の電子デバイスを内部に配置できるだけの外周を有し、単一パッケージ内の電子デバイス間を分離したり空隙を形成したりするパッケージング部位はない。単一パッケージは、図4のパッケージベース23とケース24のような構造部を備え、これは電子デバイスまたは部品を封入する単一の空洞を形成することができる。あるいは、パッケージ内に収容される電子デバイスまたは部品は、パッケージベースによって支持し、ケース24を封入された電子デバイスまたは部品の周りに成型して単一パッケージが空洞を含まないようにしすなわち、単一パッケージは空洞がない、ケース材料が封入された電子デバイスまたは部品に接触するようにすることができる。ケース24の設置面積、すなわちパッケージベース23の主表面と並行に測定したケース領域は、900平方ミリメートル未満、400平方ミリメートル未満、または100平方ミリメートル未満である。封入された電子デバイスまたは部品は、パッケージベース23によって支持される。電子デバイス間にはパッケージベース材料またはケース材料は存在しない。すなわち、ケース24によって形成される空洞が存在する場合、その空洞は連続的空洞である。単一パッケージ内に封入された電子デバイスまたは部品間の接続はワイヤボンドであり、またはワイヤボンドによって形成することができる。封入した電子デバイスまたは部品間の接続、またはこれらとパッケージの間の接続は、回路基板上の回路経路によって形成されるのではない。すなわち、単一パッケージ内の空洞内部は、回路配線回路基板上に配置された導電接続線から分離することができる。単一パッケージは、他のケーシングがなくとも機械的完全性を有する。図6に示すように、実装によっては、パッケージベース23とケース24は、導電ケース123、すなわち封入したトランジスタを完全に囲う導電構造部で置き換えられる。この場合、ソースリード93は導電ケースと電気的に接続または電気的に絶縁され、その他のリードは導電ケースから電気的に絶縁される。III-Nトランジスタ21として、電界効果トランジスタFETを用いることができる。例えば、高電子移動度トランジスタHEMT、ヘテロ接合電界効果トランジスタHFET、POLFET、JFET、MESFET、CAVET、その他の電力スイッチング用途に適したIII-Nトランジスタ構造である。電力スイッチング用途に適したIII-Nトランジスタの例は、2009年3月19日に公開された米国特許公開第2009-0072272号、2009年3月19日に公開された米国特許公開第2009-0072240号、2009年6月11日に公開された米国特許公開第2009-0146185号、2008年4月23日に出願された米国特許出願第12/108,449号、2008年12月10日に出願された米国特許出願第12/332,284号、2009年2月9日に出願された米国特許出願第12/368,248号、2009年3月19日に公開された米国特許公開第2009-0072269号、に記載されており、これらは全て参照によって本願に取り込まれる。実装によっては、III-Nトランジスタ21はエンハンスメントモードE-モードデバイスすなわちノーマリオフデバイスであり、これにより閾値電圧は0V超、例えば約1.5V~2Vあるいは2V超となる。他の実装において、III-Nトランジスタは空乏モードD-モードデバイスすなわちノーマリオンデバイスである。これにより閾値電圧は0V未満となる。エンハンスメントモードデバイスは、電力スイッチング用途において、デバイスまたは回路の故障時にデバイスが不意にONされることを避けるために望ましい。実装によっては、III-Nトランジスタ21は高圧スイッチングトランジスタである。本明細書において、高圧スイッチングトランジスタとは、高圧スイッチング用途に最適化されたトランジスタを指す。すなわち、トランジスタがOFFであるとき、例えば約300V以上、約600V以上、約1200V以上などの高圧をブロックすることができ、トランジスタがONであるとき、当該用途において十分に低いON抵抗RONを有する。すなわち、デバイスを電流が流れるとき、導電損失は十分に低い。III-Nトランジスタ21は、横方向デバイスであってもよい。この場合、図7に示すIII-NHEMTのように、絶縁部または半絶縁部は、全電極から見て半導体本体の反対側に配置される。実装によっては、半絶縁層は半導体層をドープして当該層を電気的絶縁性にすることによって形成されている。ただしこの場合、他の絶縁材料ほどの絶縁性はない。図7のIII-NHEMTは、絶縁または半絶縁部61、半導体本体62、2次元電子ガス2DEGチャネル65、ソース電極25、ゲート電極26、ドレイン電極27を備える。半導体本体62は、GaN層などのIII-Nバッファ層63、AlGaN層などのIII-Nバリア層64を備える。III-NHEMTはオプションで、シリコン基板などの導電または半導電部66を備える。実装によっては、導電または半導電部66はなく、絶縁または半絶縁部61は絶縁または半絶縁基板もしくはキャリアウエハである。他の実装において、導電または半導電部66は、シリコン基板または導電キャリアウエハであり、絶縁または半絶縁部61は、絶縁または半絶縁III-N層である。本明細書において、基板とは、その上に半導体デバイスの半導体材料層がエピタキシャル成長して、基板に接触または隣接する半導体材料層の結晶構造が、少なくとも部分的に基板の結晶構造と同一形状となり、または少なくとも部分的に基板の結晶構造によって規定される、材料層である。実装によっては、基板は半導体デバイスを流れる電流の伝道には寄与しない。III-Nトランジスタ21を、絶縁または半絶縁部が全電極から見て半導体本体62の反対側に配置された横方向デバイスにすることは、有用である。III-Nトランジスタ21をパッケージ内部に取り付けるとき、電極の反対側のデバイス表面、すなわち表面68を、楔のような絶縁スペーサをIII-Nトランジスタ21とパッケージベース23の間に挿入することなしに、パッケージベース23へ直接取り付けることができるからである。例えば、導電または半導電部66がない場合、絶縁または半絶縁部61は、III-Nトランジスタ21とパッケージベース23の間に絶縁スペーサを挿入することなしに、パッケージベース23へ直接取り付けることができる。導電または半導電部66がある場合、導電または半導電部66は、III-Nトランジスタ21とパッケージベース23の間に絶縁スペーサを挿入することなしに、パッケージベース23に直接取り付けることができる。従来の電力スイッチング回路において現在用いられているトランジスタ、例えばSiCoolMOSトランジスタは、通常は縦型デバイスであり、半導体本体の両側に電極がある。したがって、トランジスタとパッケージベースの間に絶縁スペーサが必要であり、トランジスタ動作中に生成された熱の散逸が少なく、場合によっては回路動作中に生成されるEMIが多い。III-Nトランジスタ21は、電力スイッチング用途の別要素を備えることもできる。これには例えば、ゲートと半導体本体の間の絶縁層、表面活性化層、電界板、ゲート下の半導体本体内の凹部、III-Nバッファ層63とIII-Nバリア層64の間のAlN層のような別半導体層、2DEG65と絶縁または半絶縁部61の間または2DEG65と導電または半導電部66の間のIII-Nバックバリア層、が含まれるが、これらに限られない。III-N整流デバイス22は、III-Nダイオードでもよい。使用可能なIII-Nダイオードの例は、2008年12月10日に出願された米国特許出願第12/332,284号、2009年3月19日に公開された米国特許公開第2009-0072269号に記載されており、これらはともに参照によってその全体が本願に取り込まれる。III-N整流デバイス22は、例えば図8に示すIII-Nダイオードのように、絶縁または半絶縁部が全電極から見て半導体本体の反対側に配置されている横方向III-Nダイオードでもよい。図8のIII-Nダイオードは、絶縁または半絶縁部61、半導体本体62、2次元電子ガス2DEGチャネル65、絶縁または半絶縁部61の反対側で半導体本体62に接触して半導体本体62の半導体材料とショットキー接触を形成するアノード端子28、2DEGチャネル65とオーム接触を形成するカソード端子29、を備える。半導体本体62は、GaNなどのIII-Nバッファ層63、AlGaNなどのIII-Nバリア層64を備える。III-Nダイオードは、オプションで半導体基板などの導電または半導電部66を備えることもできる。実装によっては、導電または半導電部66はなく、絶縁または半絶縁部61は絶縁または半絶縁基板もしくはキャリアウエハである。他の実装において、導電または半導電部66は、シリコン基板または導電キャリアウエハであり、絶縁または半絶縁部は絶縁または半絶縁III-N層である。III-N整流デバイス22を、絶縁または半絶縁部が全電極から見て半導体本体の反対側に配置された横方向ダイオードにすることは、有用である。III-Nダイオードをパッケージ内部に配置するとき、電極の反対側のデバイス表面、すなわち表面69は、III-Nダイオード22とパッケージベース23の間に楔のような絶縁スペーサを挿入することなしに、パッケージベース23へ直接取り付けることができる。例えば、導電または半導電部66がない場合、絶縁または半絶縁部61は、III-Nダイオード22とパッケージベース23の間に絶縁スペーサを挿入することなしに、パッケージベース23へ直接取り付けることができ、導電または半導電部66がある場合、導電または半導電部66は、III-Nダイオード22とパッケージベース23の間に絶縁スペーサを挿入することなしに、パッケージベース23へ直接取り付けることができる。従来の電力スイッチング回路において現在用いられているダイオード、例えばSiCダイオードは、通常は縦型デバイスであり、半導体本体の両側に電極がある。したがって、ダイオードとパッケージベースの間に絶縁スペーサが必要であり、ダイオード動作中に生成された熱の散逸が少なく、場合によっては回路動作中に生成されるEMIが多い。III-N整流デバイス22として使用されるIII-Nダイオードは、電力スイッチング用途の別要素を備えることもできる。これには例えば、表面活性化層、電界板、アノード下の半導体本体内の凹部、III-Nバッファ層63とIII-Nバリア層64の間のAlN層のような別半導体層、2DEG65と絶縁または半絶縁部61の間のIII-Nバックバリア層、が含まれるが、これらに限られない。実装によっては、III-Nトランジスタ21は、III-N整流デバイス22図7と図8参照と同じIII-N材料層構造によって形成され、またはこれを備える。実装によっては、III-Nトランジスタ21とIII-N整流デバイス22は、共通基板を共有し、またはその上に形成される。共通基板上にデバイスを形成することは有用である。両デバイスが単一のダイ上に統合され、電極間の電気接続がワイヤボンドによって形成するのではなくリソグラフィーによって規定でき、これにより回路を単純化して製造コストを低減できるからである。III-N材料層構造によって形成されまたはこれを備え、および/または共通基板を共有するIII-Nトランジスタとダイオードの例は、2008年12月10日に出願された米国特許出願第12/332,284号に記載されている。実装によっては、III-N整流デバイスは、図9に示すように第2のIII-Nトランジスタである。ここではIII-N整流デバイスは、第2のIII-Nトランジスタによって形成される場合、III-N整流デバイス22’または第2III-Nトランジスタ22’とする。例えば、III-N整流デバイス22’は、構造がIII-Nトランジスタ21と類似または同一のIII-Nトランジスタで形成することができる。III-Nトランジスタ22’は、高圧スイッチングトランジスタでもよい。III-Nトランジスタを昇圧コンバータなどの回路内の整流デバイスとして用いる方法は、2009年9月9日に出願された米国特許出願第12/556,438号に記載されており、その全体は参照によって本願に組み込まれる。III-NダイオードをIII-N整流デバイス22として用いる場合、III-Nトランジスタ21とIII-Nダイオードは、単一パッケージ内に取り付けられ、以下のように接続される。図6を再び参照して、電気コネクタ35~39は、単一または複数のワイヤボンドであり、パッケージ部、III-Nトランジスタ、III-Nダイオードを互いに電気的に接続するために用いられる。III-Nトランジスタ21とIII-Nダイオード22はともに、それぞれ絶縁または半絶縁基板がパッケージベース23と接触した状態で、パッケージ内部に取り付けられる。III-Nトランジスタ21のソース電極25は、パッケージベース23のようなパッケージの導電構造部と電気的に接続され、またはこれに代えて導電コネクタ35などによってパッケージのソースリード93と電気的に接続することができる。III-Nトランジスタ21のゲート電極26は、導電コネクタ36などによってパッケージのゲートリード91と電気的に接続されている。III-Nトランジスタ21のドレイン電極27は、導電コネクタ38などによってIII-Nダイオードのアノード端子28と電気的に接続されている。ドレイン電極27とアノード端子28はともに、導電コネクタ37として示すように、これら端子/電極の一方または双方をドレインリード94へワイヤボンドすることによって、パッケージのドレインリード94と電気的に接続されている。III-Nダイオードのカソード端子29は、導電コネクタ39などによってパッケージのカソードリード95と電気的に接続されている。第2のIII-NトランジスタがIII-N整流デバイス22’として用いられる場合、第1III-Nトランジスタ21と第2III-Nトランジスタ22’は、単一パッケージ内部に取り付けられ、以下のように接続される。図9を参照して、III-Nトランジスタ21と第2III-Nトランジスタ22’はともに、それぞれ絶縁または半絶縁基板がパッケージベース23に接触した状態で、パッケージ内部に取り付けられる。III-Nトランジスタ21のソース電極25は、パッケージベース23のようなパッケージの導電構造部と電気的に接続され、またはこれに代えて導電コネクタ35などによってパッケージのソースリード93と電気的に接続することができる。III-Nトランジスタ21のゲート電極26は、導電コネクタ91などによってパッケージのゲートリード91と電気的に接続される。III-Nトランジスタ21のドレイン電極27は、導電コネクタ38などによって第2III-Nトランジスタ22’のソース電極28’と電気的に接続される。第1トランジスタのドレイン電極27と第2トランジスタのソース電極28’はともに、例えば導電コネクタ37のようにこれら電極の一方または双方をドレインリードへワイヤボンドすることによって、パッケージのドレインリード94と電気的に接続される。第2III-Nトランジスタ22’のドレイン電極29’は、導電コネクタ39などによってパッケージのカソードリード95と電気的に接続される。第2III-Nトランジスタ22’のゲート電極58’は、導電コネクタ59などによってパッケージのリード92と電気的に接続することができる。図6の電子部品を昇圧コンバータ回路内またはその他回路内で用いる場合、III-Nトランジスタ21のソース電極25は、DCグランド、ACグランド、または回路グランドと電気的に接続される。本明細書において、ノード、デバイス、層、部品は、動作中に常に固定DC電位を保持する場合、ACグランドされたものとする。ACグランドとDCグランドをまとめて、回路グランドとする。ソース電極25がパッケージベース23と電気的に接続される場合、ソース電極25は、パッケージベース23を回路のグランド平面へ取り付けることにより、DCグランドまたはACグランドすることができる。この場合、パッケージリード92と93は省略でき、パッケージのリードは3つのみとなり、例えばゲートリード91はトランジスタゲート電極26と接続され、例えばドレインリード94はトランジスタドレイン電極27と接続され、例えばカソードリード95はダイオードカソード端子29と接続される。デバイスのリードを3つのみに形成することは、3リードの標準的な商用パッケージが多く入手できる点において、有用である。パッケージがソースリード93を備え、ソース電極25がソースリード93と電気的に接続される場合、ソース電極25は、ソースリード93を回路グランドと接続するか、またはソースリード93をパッケージベース23と電気的に接続してパッケージベースを回路グランドに接続することにより、DCグランドまたはACグランドすることができる。パッケージ上のリード数に関わりなく、リードはパッケージの片側から他方へ所望の順序で並べることができ、その順序は図6に示す例に限られるものではない。リードは、全電気コネクタの全長および/またはトランジスタ、ダイオード、パッケージリード網の総面積が最小化され、これにより寄生要素を抑制し、回路動作中に生成されるEMIを抑制するように順序付けるのが理想的である。図6と図9に示すIII-Nトランジスタ21はエンハンスメントモードデバイスであるのが理想的であるが、実際には、大電力スイッチング用途において用いるのに望ましい特性を有する、0Vより十分に大きい閾値電圧を有するIII-Nトランジスタを製造することは難しい。この問題は、図6のIII-Nトランジスタ21を、高圧III-N空乏モードD-モードトランジスタ21’をIII-ND-モードトランジスタ21’、低圧エンハンスメントモードトランジスタ41E-モードトランジスタ41、図10に示すように接続されていると置き換えることによって解決することができる。図10は、他の単一電子部品40の上面図を示す。電子部品40は、図1の昇圧コンバータ回路において、トランジスタ11とダイオード12双方に代えて用いることができる。トランジスタ11とダイオード12がそれぞれ個別にパッケージ化された昇圧コンバータ回路において、トランジスタ11とダイオード12に代えて電子部品40を用いると、トランジスタが回路動作中により高いスイッチング速度で動作する場合でも、回路によって生成されるEMIを抑制しまたは無視することができる。図10の内部上面図は、パッケージ部分とともに、パッケージ内にケーシングされた電子デバイス全てを示してはいないを示す。電子部品40は、高圧III-N空乏モードトランジスタ21’、低圧エンハンスメントモードトランジスタ41、III-N整流デバイス22を備え、これらは全て単一パッケージ内にケーシングされている。図10の単一電子部品40パッケージに用いられるパッケージは、図6と図9の単一電子部品20および20’に用いられるパッケージと同一であってもよい。すなわち、単一電子部品40のパッケージは、図4のものでもよい。III-N整流デバイス22は、図6のIII-Nダイオード、またはこれに代えて図9の第2III-Nトランジスタでもよく、図6と図9の単一電子部品におけるIII-N整流デバイス22と同一の要件および構造を有する。III-ND-モードトランジスタ21’は、高圧デバイスであり、そのため少なくとも、図1における従来の昇圧コンバータ回路内のトランジスタ11をまたがることによって降下する最大電圧をブロックすることができ、これは高圧用途においては300V、600V、1200V、その他用途に応じて求められる適当なブロック電圧である。換言すると、III-ND-モードトランジスタ21’は、0Vと少なくともVmaxの間の任意の電圧をブロックすることができる。Vmaxは、トランジスタ11をまたがることによって降下する最大電圧である。実装によっては、III-ND-モードトランジスタ21’は、0Vと少なくとも2×Vmaxの間の任意の電圧をブロックすることができる。通常の高圧デバイスについてのIII-ND-モードトランジスタ閾値電圧Vthは、約-5~-10VD-モード=負のVthである。E-モードトランジスタ41は、0Vと少なくとも|Vth|の間の任意の電圧をブロックすることができる。|Vth|は、III-ND-モードトランジスタ21’の閾値電圧の振幅絶対値である。実装によっては、E-モードトランジスタ41は、0Vと少なくとも2×|Vth|の間の任意の電圧をブロックすることができる。したがって、E-モードトランジスタ41は低圧デバイスであり、ブロックする必要がある電圧は実質的に回路高電圧よりも小さい。実装によっては、III-ND-モードトランジスタ21’は、0Vと少なくとも1200Vの間の任意の電圧をブロックすることができ、約ー5Vの閾値電圧を有し、E-モードトランジスタ41は0Vと少なくとも約5V、例えば少なくとも約10Vの間の任意の電圧をブロックすることができる。実装によっては、III-ND-モードトランジスタ21’は高圧III-NHEMTデバイスであり、E-モードトランジスタ41はSiMOSデバイスまたはIII-NHEMTデバイスである。他の実装においては、E-モードトランジスタ41はN-面III-Nデバイスであり、III-ND-モードトランジスタ21’はIII-面III-Nデバイスである。III-NダイオードがIII-N整流デバイス22に用いられ、SiMOSデバイスがE-モードトランジスタ41に用いられる場合、III-ND-モードトランジスタ21’、E-モードトランジスタ41、III-Nダイオード22は、単一パッケージ内部に取り付けられ、以下のように接続される。図10を参照して、電気コネクタ37’、38’、39、52~55は、単一または複数ワイヤボンドであり、パッケージ部分、III-ND-モードトランジスタ21’、E-モードトランジスタ41、III-Nダイオード22を互いに電気的に接続するために用いられる。III-ND-モードトランジスタ21’とIII-Nダイオード22はともに、それぞれ絶縁または半絶縁基板あるいは導電または半導電基板がパッケージベース23に接触した状態で、パッケージ内部に取り付けられる。E-モードトランジスタ41は、絶縁スペーサ上に取り付けられ、スペーサのE-モードトランジスタ41から見て反対側はパッケージベース23に接触する。SiMOSデバイスとパッケージベース23の間に絶縁スペーサを挿入することは、従来のSiMOSデバイスにおいては必要であった。従来のSiMOSデバイスは、ドレイン端子がソース電極42から見て半導体本体の反対側にある、縦型デバイスである傾向があるからである。III-ND-モードトランジスタ21’のゲート電極26’とe-モードトランジスタソース電極42SiMOSデバイスのソース電極はともに、パッケージベース23のようなパッケージの導電構造部と電気的に接続され、またはこれに代えてソースリード93と電気的に接続することができる。導電コネクタ55を用いて、e-モードトランジスタソース電極42をパッケージベース53またはソースリード93と電気的に接続することができる。e-モードトランジスタゲート電極43Si-MOSデバイスのゲート電極は、導電コネクタなどによってパッケージのゲートリード91と電気的に接続されている。e-モードトランジスタドレイン電極44SiMOSデバイスのドレイン電極は、導電コネクタ52などによってIII-ND-モードトランジスタ21’のソース端子25’と電気的に接続されている。III-ND-モードトランジスタ21’のドレイン電極27’は、導電コネクタ53などによってIII-Nダイオードのアノード端子28と電気的に接続されている。ドレイン電極27’とアノード端子28はともに、これらコンタクト/電極の一方または双方をドレインリード94へワイヤボンドすることなどによって、パッケージのドレインリード94と電気的に接続されている。III-Nダイオードのカソード端子29は、導電コネクタ39などによってパッケージのカソードリード95と電気的に接続されている。低圧III-NエンハンスメントモードデバイスがE-モードトランジスタ41に用いられる場合、電気的接続は図10に示すものと同じである。しかし、低圧III-Nエンハンスメントモードデバイスは、絶縁または半絶縁基板などの絶縁または半絶縁部を備えることができる。この場合、III-Nエンハンスメントモードデバイスは、絶縁または半絶縁部がパッケージベースと接触し、またはパッケージベース23とデバイスチャネルの間にある状態で、パッケージベース23に直接取り付けることができる。図10に示す部品60は、高圧III-ND-モードトランジスタ21’と低圧E-モードトランジスタ41を図示するように接続して備え、単一高圧III-NE-モードトランジスタと同様に動作することができる。すなわち、ノーマリオフスイッチであり、E-モードトランジスタ41と略同一の閾値電圧およびIII-ND-モードトランジスタ21’と同様の絶縁破壊電圧を有する。すなわち、ゲートリード91に印加されるパッケージベース23またはソースリード93に対する入力電圧信号は、ドレインリード94において、単一高圧III-NE-モードトランジスタで部品60を置き換えて図6と図9に示すように接続した場合に生成されるものと同じ出力信号を生成し得る。高圧III-ND-モードトランジスタと低圧E-モードトランジスタはともに、高圧III-NE-モードデバイスよりも容易かつ再現性よく製造することができる。そのため、図10の電子部品40は、図6と図9の電子部品20および20’よりも製造が容易である。図11は図6の電子部品20を利用する昇圧コンバータ回路の概略を示す回路であり、図12は図10の電子部品40を利用する昇圧コンバータ回路の概略を示す回路である。図11と図12において、ノード191は電子部品20または40のパッケージリード91と電気的に接続され、ノード194は電子部品20または40のパッケージリード94と電気的に接続され、ノード195は電子部品20または40のパッケージリード95と電気的に接続され、ノード193は電子部品20または40のパッケージリード93またはパッケージベース23と電気的に接続されている。図13は、本願出願人が図12の昇圧コンバータ回路の出力ノード5において回路動作中に測定した、出力電圧ノイズ対時間をプロットしたものである。この測定において、高圧III-ND-モードヘテロ接合電界効果トランジスタHFETをIII-ND-モードトランジスタ21’に用い、低圧SiMOSE-モードデバイスをE-モードトランジスタ41に用い、III-Nダイオードをダイオード22に用いた。回路動作条件は図3のものと同一である。トランジスタは、200V/ナノ秒のスイッチング速度でスイッチした。図から分かるように、出力ノード5で測定したリンギング9は、実質的に図3で測定した出力ノードにおけるリンギングよりも小さい。ピーク出力電圧ノイズは1V未満であり、図3で測定したピーク出力電圧ノイズの10分の1未満である。図11の回路のように図6と図9の電子部品20または20’を電子部品40に代えて用いる場合、EMIはさらに抑制することができ、および/または、より高いレベルのEMIを生成することなくより高速なスイッチング速度を用いることができる。図3に示す、ディスクリートデバイスが少なくトランジスタとダイオードが個別にパッケージされている昇圧コンバータ回路についてのものと比較して、図12の回路について観察されるEMIの減少は、寄生抵抗、容量、および/またはインダクタンスの減少によるものである。これらの減少は、ダイオードとトランジスタを全てケーシングする単一パッケージを用いることによって実現することができる。図1の回路において、トランジスタ11とダイオード12は個別にパッケージされ、回路面積と電気接続長は個々のパッケージによって制限され、大きすぎる場合がある。したがって、III-Nデバイスをトランジスタ11とダイオード12に用いる場合であっても、寄生要素とEMIが許容できないほどに大きい。図12において単一パッケージにより整流デバイスとトランジスタをケーシングまたはカプセル化することにより、回路面積を小さくし、電気接続すなわち電極と部品の間のワイヤボンドを短くすることができる。これにより、寄生抵抗、容量、および/またはインダクタンスを減少させることができる。したがって、図6、図9、図10の電子部品20、20’、40は、寄生抵抗、容量、インダクタンスを最小化するように構成すべきである。すなわち、これらは面積と電気コネクタ長が最小化されるように構成すべきである。図10の電子部品40について、SiMOSデバイスがE-モードトランジスタ41に用いられる場合、SiMOSデバイスは、できる限り小さいドレイン領域パッケージベース23の主面と並行に測定するを有することが望ましい。ドレインが絶縁スペーサのみによってパッケージベース23から分離されてドレイン-グランド容量が大きくなると、回路のEMIを大きくするからである。また、図6と図9の電子部品20と20’は、ディスクリートデバイスの数が図10の電子部品40よりも少なく、電子部品20と20’内の全てのダイオードとトランジスタを絶縁楔なしにパッケージベース23に取り付け得るので、電子部品20または20’を用いる回路が生成するEMIは、電子部品20または20’を電子部品40と置き換えた同じ回路が生成するEMIよりも小さくすることができ、および/またはより高レベルのEMIを生成することなくより速いスイッチング速度を用いることができる。図14と図15は、図12の昇圧コンバータについて効率121と電力損失122を出力パワーに対してプロットしたものを示し、図10の電子部品40を含む。電子部品40は、高圧III-N空乏モードHEMT、低圧エンハンスメントモードSiMOSトランジスタ、III-Nダイオードを備える。図14と図15の測定において、電圧は200Vから400Vに変換された。すなわち、変換率は1:2である。図14の測定において回路は100kHzの周波数で動作し、図15の測定において回路は1MHzの周波数で動作した。図14に見られるように、100kHzにおいて昇圧コンバータは50W~700Wの全出力パワーにおいて97.8超の効率を発揮し、ピーク効率は約99超である。図15に見られるように、1MHzにおいて昇圧コンバータは50W~700Wの全出力パワーにおいて91.8超の効率を発揮し、ピーク効率は約97.8超である。複数の実装例を説明した。しかし、ここに開示する技術とデバイスの要旨と範囲から逸脱することなく、様々な変更をなすことができることを理解されたい。したがって、他の実装も特許請求の範囲に含まれる。"