"それぞれが液晶素子を有する複数の画素と、各画素の液晶素子の印加電圧を指定する入力表示データを補正した表示データに基づいて、前記画素を駆動する駆動回路とを有する電気光学装置の表示を制御する表示制御回路であって、前記入力表示データで指定される印加電圧の差が閾値以上となる、第1画素と、当該第1画素よりも前記印加電圧が大きい第2画素との境界を検出する境界検出部と、前記境界検出部により検出された境界に接する前記第1画素と前記第2画素との前記液晶素子に対する印加電圧の差を小さくするように、当該第1画素及び当該第2画素の少なくとも一方を対象として、前記入力表示データを補正する補正部であって、前記第1画素の前記印加電圧が所定電圧以下である場合、当該所定電圧を上回る場合に比べて、前記対象の画素の前記印加電圧の変化を小さくする補正部とを備えることを特徴とする表示制御回路。前記所定電圧は、前記液晶素子の印加電圧と、当該液晶素子の透過率又は反射率との関係を表した曲線の変曲点に相当する前記印加電圧であることを特徴とする請求項1に記載の表示制御回路。前記補正部は、前記第1画素の前記印加電圧が前記所定電圧以下である場合、前記対象の画素の前記印加電圧を変化させないことを特徴とする請求項1又は2に記載の表示制御回路。前記補正部は、前記第1画素と前記第2画素との前記印加電圧の差が大きいほど、補正による前記印加電圧の変化を大きくすることを特徴とする請求項1から3のいずれか1項に記載の表示制御回路。前記補正部は、補正による前記印加電圧の変化が決められた大きさを超えないようにすることを特徴とする請求項4に記載の表示制御回路。それぞれが液晶素子を有する複数の画素と、各画素の液晶素子の印加電圧を指定する入力表示データを補正した表示データに基づいて、前記画素を駆動する駆動回路とを有する電気光学装置の表示を制御する表示制御方法であって、前記入力表示データで指定される印加電圧の差が閾値以上となる、第1画素と、当該第1画素よりも前記印加電圧が大きい第2画素との境界を検出する境界検出ステップと、前記境界検出ステップで検出された境界に接する前記第1画素と前記第2画素との前記液晶素子に対する印加電圧の差を小さくするように、当該第1画素及び当該第2画素の少なくとも一方を対象として、前記入力表示データを補正する補正ステップであって、前記第1画素の前記印加電圧が所定電圧以下である場合、当該所定電圧を上回る場合に比べて、前記対象の画素の前記印加電圧の変化を小さくする補正ステップとを有することを特徴とする表示制御方法。それぞれが液晶素子を有する複数の画素と、各画素の液晶素子の印加電圧を指定する入力表示データを補正した表示データに基づいて、前記画素を駆動する駆動回路と、前記入力表示データで指定される印加電圧の差が閾値以上となる、第1画素と、当該第1画素よりも前記印加電圧が大きい第2画素との境界を検出する境界検出部と、前記境界検出部により検出された境界に接する前記第1画素と前記第2画素との前記液晶素子に対する印加電圧の差を小さくするように、当該第1画素及び当該第2画素の少なくとも一方を対象として、前記入力表示データを補正する補正部であって、前記第1画素の前記印加電圧が所定電圧以下である場合、当該所定電圧を上回る場合に比べて、前記対象の画素の前記印加電圧の変化を小さくする補正部とを備えることを特徴とする電気光学装置。請求項7に記載の電気光学装置を表示部に有することを特徴とする電子機器。ところで、横電界が強くなる画素間の印加電圧の差を小さくするように、これらのうちの一方又は両方の画素の表示データを補正すれば、横電界が弱くなってディスクリネーションの発生を抑えられる。しかしながら、この画素間の電位差を小さくするために印加電圧の変化を大きくしてしまうと、この電圧変化に伴う表示内容の変化がユーザーに視認されやすくなり、表示背反の発生という別の問題が生じることがある。本発明は、上述した事情に鑑みてなされたもので、その目的の一つは、ディスクリネーションの発生を抑えるための補正を原因とした表示背反の発生を抑えることである。上記目的を達成するために、本発明に係る電気光学装置の表示制御回路にあっては、それぞれが液晶素子を有する複数の画素と、各画素の液晶素子の印加電圧を指定する入力表示データを補正した表示データに基づいて、前記画素を駆動する駆動回路とを有する電気光学装置の表示を制御する表示制御回路であって、前記入力表示データで指定される印加電圧の差が閾値以上となる、第1画素と、当該第1画素よりも前記印加電圧が大きい第2画素との境界を検出する境界検出部と、前記境界検出部により検出された境界に接する前記第1画素と前記第2画素との前記液晶素子に対する印加電圧の差を小さくするように、当該第1画素及び当該第2画素の少なくとも一方を対象として、前記入力表示データを補正する補正部であって、前記第1画素の前記印加電圧が所定電圧以下である場合、当該所定電圧を上回る場合に比べて、前記対象の画素の前記印加電圧の変化を小さくする補正部とを備えることを特徴とする。液晶素子の印加電圧は、例えば、電気光学装置における画素電極に印加された電圧とコモン電極に印加された電圧との差に相当する。すなわち、ノーマリーブラックモードの液晶素子であれば、印加電圧が大きくなるほど透過率又は反射率が高くなり、ノーマリーホワイトモードの液晶素子であれば、印加電圧が大きくなるほど透過率又は反射率が低くなる。本発明によれば、ディスクリネーションの発生を抑えるための補正を原因として生じる表示背反の発生を抑えることができる。本発明において、前記所定電圧は、前記液晶素子の印加電圧と、当該液晶素子の透過率又は反射率との関係を表した曲線の変曲点に相当する前記印加電圧であってもよい。本発明によれば、液晶素子の印加電圧と、当該液晶素子の透過率又は反射率との関係を表した曲線の変曲点を指標として、ディスクリネーションの発生がユーザーに知覚されにくい画素の補正による表示背反の発生を抑えることができる。本発明において、前記補正部は、前記第1画素の前記印加電圧が前記所定電圧以下である場合、前記対象の画素の前記印加電圧を変化させないようにしてもよい。本発明によれば、ディスクリネーションの発生がユーザーに知覚されにくい画素を補正することによる表示背反の発生を抑えることができる。本発明において、前記補正部は、前記第1画素と前記第2画素との前記印加電圧の差が大きいほど、補正による前記印加電圧の変化を大きくするようにしてもよい。本発明によれば、ディスクリネーションの発生のしやすさに応じた度合いで入力表示データを補正することができる。本発明において、前記補正部は、補正による前記印加電圧の変化が決められた大きさを超えないようにしてもよい。本発明によれば、補正による印加電圧の変化が大きくなり過ぎることを原因とする表示背反の発生を抑えることができる。なお、本発明は、表示制御回路のほか、表示制御方法、電気光学装置、電気光学装置を含む電子機器としても概念することが可能である。以下、本発明の実施の形態について図面を参照して説明する。[第1実施形態]図1は、第1実施形態に係る電気光学装置の全体構成を示すブロック図である。図1に示すように、電気光学装置1の構成は、タイミング制御回路10と、液晶パネル100と、表示制御回路20とに大別される。タイミング制御回路10は、各種の制御信号を生成して、図示せぬ上位装置から与えられる同期信号Syncに同期して電気光学装置1の各部を制御する。表示制御回路20は、電気光学装置1の表示を制御する。表示制御回路20には、同期信号Syncに同期して外部装置から入力表示データDainが入力される。入力表示データDainは、液晶パネル100が有する複数画素後述する、表示領域101の各画素の階調レベルを指定するデジタルデータである。階調レベルは、画素の明るさのレベルを規定するパラメーターである。ここでは、入力表示データDainを8ビットとして、画素で表現すべき階調レベルを、十進値で最も暗い0から最も明るい255までの1刻みで256階調を指定している。入力表示データDainは、同期信号Syncに含まれる垂直走査信号、水平走査信号及びドットクロック信号いずれも図示省略に従った走査の順番で供給される。表示制御回路20は、入力表示データDainを処理して表示データDaoutを液晶パネル100に出力する。液晶パネル100は、例えば、各画素をトランジスターなどのスイッチング素子により駆動するアクティブマトリクス型の表示装置表示部である。液晶パネル100は、表示制御回路20から供給される表示データDaoutに基づいて画像を表示する。なお、入力表示データDainは液晶パネル100の各画素後述する画素110の階調レベルを指定するものであるが、階調レベルに応じて液晶素子の印加電圧が定まるので、入力表示データDainは液晶素子の印加電圧を指定するものといって差し支えない。図2は、液晶パネル100の構成を示す図である。図2に示すように、液晶パネル100のうち画像が表示される表示領域101では、1、2、3、...、768行の走査線112が、一方向図中横方向に延在するように設けられる。また、表示領域101では、1、2、3、...、1024列のデータ線114が、走査線112に直交する方向図中縦方向に延在するように設けられる。各データ線114と各走査線112とは互いに電気的に絶縁を保つように設けられる。そして、これら768行の走査線112と1024列のデータ線114との交点のそれぞれに対応して、画素110がそれぞれ設けられる。したがって、この実施形態では、表示領域101において、画素110が縦768行×横1024列でマトリクス状に配列される。表示領域101の周辺には、走査線駆動回路130とデータ線駆動回路140とが配置される。走査線駆動回路130は、タイミング制御回路10から供給される選択信号Yctrによって指定される走査線112を選択する。走査線駆動回路130は、選択した走査線112に対する走査信号を選択電圧に相当するHレベルとする一方、他の走査線112に対する走査信号を非選択電圧に相当するLレベルとする。図2において、1、2、3、...、768行目の走査線112に供給される走査信号をそれぞれG1、G2、G3、...、G768と表記している。データ線駆動回路140は、表示データDaoutに基づいて、いわゆる電圧変調方式で画素110を駆動するものである。具体的には、データ線駆動回路140は、タイミング制御回路10から供給される選択信号Xctrに従って1~1024列目のデータ線114に、それぞれ表示データDaoutに応じた大きさの電圧のデータ信号を供給する。なお、フレームとは、液晶パネル100を駆動することによって、画像の1コマ分を表示させるのに要する期間をいう。その期間は、例えば同期信号Syncに含まれる垂直走査信号の周波数が60Hzであれば、その逆数である16.7ミリ秒である。以上の構成を有する走査線駆動回路130及びデータ線駆動回路140の協働により、電気光学装置1における駆動回路が実現される。画素110は、画素電極とコモン電極とで液晶を挟持した液晶素子を有し、走査線112が選択されたときに、データ線114に供給されたデータ信号が画素電極に印加されるものである。図3は、液晶パネル100の等価回路を示す図である。図3に示すように、液晶パネル100は、走査線112とデータ線114との交差に対応して、画素電極118とコモン電極108とで液晶105を挟持した液晶素子120が配列した構成である。液晶パネル100における等価回路では、液晶素子120に対して並列に補助容量蓄積容量125が設けられる。補助容量125は、一端が画素電極118に接続され、他端が容量線115に共通接続される。容量線115は時間的に一定の電圧に保たれている。ここで、走査線112がHレベルになると、その走査線にゲート電極が接続されたTFT116がオンとなり、画素電極118がデータ線114に接続される。このため、走査線112がHレベルであるときに、データ線114に階調に応じた大きさの電圧のデータ信号が供給されると、そのデータ信号は、オンしたTFT116を介して画素電極118に供給される。走査線112がLレベルになると、TFT116はオフするが、画素電極118に印加された電圧は、液晶素子120の容量性及び補助容量125によって保持される。液晶素子120では、画素電極118及びコモン電極108によって生じる電界に応じて液晶105の分子配向状態が変化する。このため、液晶素子120は、透過型であれば、印加保持電圧に応じた透過率となる。液晶パネル100では、液晶素子120ごとに透過率が変化するので、画素110の各々が液晶素子120を有する。本実施形態においては、液晶105をVAVerticalAlignment方式として、液晶素子120が電圧無印加時において黒状態となるノーマリーブラックモードである。図4は、ノーマリーブラックモードの液晶素子120における印加電圧と透過率との関係を表した曲線以下、V-T特性という。を表すグラフである。図4に示すグラフにおいて、横軸が液晶素子120の印加電圧の大きさに対応し、縦軸が液晶素子120の透過率具体的には、相対透過率の大きさに対応している。液晶素子120を表示データDaoutで指定された階調レベルに応じた透過率とさせるには、その階調レベルに応じた大きさの電圧が液晶素子120に印加されればよい。ノーマリーブラックモードでは、階調レベルが高い場合ほど、液晶素子120に印加されるべき電圧が大きくなる。なお、液晶105の劣化を防止するために、画素容量を交流駆動することが原則であるが、液晶素子120を交流駆動する場合に、ある階調レベルを表現するように画素を駆動する際に、振幅中心電圧に対して高位側とする正極性と、振幅中心電圧に対して低位側とする負極性との2種類が必要となる。一方、階調レベルが0である最小階調を表現する際に、液晶素子120に電圧を印加しないのであれば、コモン電極108に印加される電圧LCcomの1種類であり、極性に無関係であるが、印加電圧をゼロ近傍とするのであれば、振幅中心電圧に対して正極性と、負極性との2種類が必要となる。なお、実施形態の電圧については、液晶素子120の印加電圧を除き、特に明記しない限り図示省略した接地電位を電圧ゼロの基準とする。液晶素子120の印加電圧は、コモン電極108の電圧LCcomと画素電極118との電位差である。液晶素子120に階調レベルに応じた電圧を保持させる際、書込極性が正極性の場合には、コモン電極108の電圧LCcomよりも画素電極118の電位が高くなり、書込極性が負極性の場合には、コモン電極108の電圧LCcomよりも画素電極118の電位が低くなる。ところで、液晶素子120に対する印加電圧の差が閾値以上となる画素が隣り合ったとき、この印加電圧の差に起因して横電界が強くなり、ディスクリネーションが発生することがある。これらの画素のうち、低電位側の画素第1画素は、最小階調付近の黒状態又は黒状態に近い状態を示す場合もあれば、中間階調付近の比較的明るい状態を示す場合もある。一方、高電位側の画素第2画素は、中間階調付近の明るさの状態を示す場合もあれば、最大階調付近の白状態又は白状態に近い状態を示す場合もある。このように、ディスクリネーションは隣り合う画素間の電位差に起因して発生するが、その発生領域周辺の明るさは様々である。図5は、ディスクリネーション発生領域を説明する図である。図5aに示すように、黒状態の又は黒状態に近い画素110aと、白状態の又は白状態に近い画素110bとが隣り合ったとき、本来、各画素は均一の透過率となるべきである。しかしながら、横電界に起因するディスクリネーションが、画素110aと画素110bとの境界付近に発生するので、実際には、図5bに示すように画素110a及び画素110bは駆動される。すなわち、高電位側の画素110bのうち、画素110aと画素110bとの境界側の一部の領域が、ディスクリネーション発生領域となる。VA方式の液晶105では、ディスクリネーション発生領域は、黒状態又は黒状態に近い状態になる。よって、画素110aが黒状態又は黒状態に近く暗い場合には、画素110aと、ディスクリネーション発生領域とが連続した領域つまり、地続きを構成しているように見えるので、ディスクリネーション発生領域はユーザーに知覚されにくい。一方で、低電位側の画素110aが比較的明るい場合、図5cに示すように画素110は駆動される。この場合も、ディスクリネーション発生領域は黒状態又は黒状態に近い状態になるが、画素110aは比較的明るく、画素110bはそれよりも更に明るい。この場合、ディスクリネーション発生領域は、画素110aと画素110bとの境界付近の領域で局所的に暗くなる領域となり、その存在がユーザーに知覚されやすい。以上のように、低電位側の画素の明るさによってディスクリネーション発生領域の目立ちやすさが異なる。そこで、発明者は、低電位側の画素110の明るさのレベルが一定レベル以下すなわち、液晶素子120の印加電圧が所定電圧以下であり、ディスクリネーションによる表示品位の低下が目立ちにくい画素については、ディスクリネーションの発生を抑えるための補正をしないようにすることで、その補正を原因とする表示背反の発生を抑えることができる、と考えた。さて、発明者は、この補正の有無の基準となる画素110の明るさのレベルを、V-T特性の変曲点に相当するレベルとすればよい、と考えた。図4に示すように、V-T特性の変曲点Cに相当する液晶素子120の印加電圧をVcとし、この印加電圧を指定する表示データの階調レベルをc0とする。図4を見て分かるように、V-T特性は、電圧Vc以下の電圧範囲では下に凸の曲線となり、電圧Vcを上回る電圧範囲では上に凸の曲線となる。階調レベルがc0以下で、液晶素子120の印加電圧が電圧Vc以下である画素110は、比較的暗い階調を表現する。そこで、V-T特性の変曲点Cを指標として、液晶素子120の印加電圧が電圧Vc以下である場合にディスクリネーションの発生を抑えるための補正をしなければ、液晶パネル100の表示品位の低下の原因となるディスクリネーション発生領域に絞ってその補正を行うことができる。なお、V-T特性の変曲点Cに相当する電圧Vcは、例えば、電気光学装置1の検査段階や調整段階等において測定される。電気光学装置1では、その測定結果に応じた電圧Vcを採用して、ディスクリネーションの発生を抑えるための補正を行う。次に、表示制御回路20の構成について図1を参照しつつ説明する。表示制御回路20は、フレームメモリー21と、境界検出部22と、階調差算出部23と、補正パラメーター算出部24と、補正部25とを備える。フレームメモリー21は、表示領域101に対応して縦768行×横1024列の画素配列に対応した記憶領域を有し、1コマ1フレーム分の入力表示データDainを記憶する。各記憶領域は、それぞれに対応する画素110の階調レベルを指定する入力表示データDainを記憶する。なお、入力表示データDainは、外部装置から供給されてフレームメモリー21の記憶領域に書き込まれる。また、フレームメモリー21における入力表示データDainの記憶、及びフレームメモリー21からの表示データDadの読み出しは、例えば、タイミング制御回路10の制御の下で、液晶パネル100における駆動タイミングに応じて図示せぬメモリーコントローラーにより行われる。入力表示データDainと表示データDadとは、実質的に同じ表示内容を表すが、これらは、フレームメモリー21に記憶させられるものであるか、フレームメモリー21から読み出されるものであるかという点で区別される。境界検出部22は、フレームメモリー21から読み出された表示データDadを解析して、入力表示データDainで指定される印加電圧の差が閾値以上となる、低電位側の画素第1画素と高電位側の画素第2画素との境界を検出する境界検出ステップ。具体的には、境界検出部22は、表示データDadに基づいて、隣り合う2つの画素間の階調レベルの差が閾値以上となる境界を検出する。境界検出部22は、境界を検出したときは、出力信号のフラグQを1とし、それ以外のときは、出力信号のフラグQを0とする。なお、以下の説明では、境界検出部22で検出された境界に接する低電位側の画素の印加電圧をVaとして、そのときの階調レベルをaと表し、当該境界に接する高電位側の画素の印加電圧をVbとして、そのときの階調レベルをbと表す。また、境界検出部22は、複数行の入力表示データDainを参照しないと、表示すべき画像における境界を検出することができない。この参照を可能とするために、表示制御回路20においてフレームメモリー21が設けられている。また、各画素に隣り合う画素は、一の画素からみて辺どうしが対向する画素のことである。よって、画像領域端部に位置する画素を除いて、ひとつの画素に4つの画素が隣り合っている。また、ディスクリネーションの発生の条件となる、隣り合う画素間の印加電圧階調差に対する閾値については、例えば試験的に算出された値が表示制御回路20に対して設定される。階調差算出部23は、フレームメモリー21から読み出された表示データDadに基づいて、境界検出部22により検出された境界に接する2つの画素の階調差Δcを算出する。ここでは、階調差算出部23は、高階調側の画素の階調レベルから、低階調側の画素の階調レベルを減じて階調差Δcを算出する。なお、階調差Δcは、画素間の印加電圧の差に対応している。よって、階調差Δcが大きいほど、画素間の液晶素子120に対する印加電圧の差も大きい。補正パラメーター算出部24は、第1補正係数α1及び第2補正係数β1を記憶するメモリーを有し、階調差算出部23により算出された階調差Δcに補正係数を作用させて、補正パラメーターΔREVa1,ΔREVb1を算出する。ここでは、第1補正係数α1<第2補正係数β1という関係を満たし、例えば、α1=0.2、β1=0.5である。補正パラメーター算出部24は、階調差算出部23で算出された階調差Δcに第1補正係数αを乗じて、補正パラメーターΔREVa1を算出する。例えば、階調差Δcが50であれば、補正パラメーターΔREVa1=50×0.2=10である。また、補正パラメーター算出部24は、階調差Δcに第2補正係数βを乗じて補正パラメーターΔREVb1を算出する。例えば、階調差Δcが50であれば、補正パラメーターΔREVb1=50×0.5=25である。なお、第1補正係数α1<第2補正係数β1という関係を満たすので、同一の階調差Δcを用いて算出される補正パラメーターΔREVa1,ΔREVb1は、必ず、ΔREVa1<ΔREVb1という関係を満たす。また、階調差Δcが大きいほど、補正パラメーターΔREVa1,ΔREVb1は大きくなる。補正部25は、表示データDadに補正処理を施し、表示データDaoutを液晶パネル100に出力する補正ステップ。補正部25は、境界検出部22の出力信号のフラグが1の場合に、低電位側の画素の印加電圧が電圧Vc以下つまり、階調レベルがc0以下であるときは、境界検出部22により検出された境界に接する2つの画素の印加電圧の差階調レベルの差を小さくするように、表示データDadを補正する。ここでは、補正部25は、フレームメモリー21から読み出された表示データDadに基づいて、低電位側の画素の階調レベルaに、補正パラメーターΔREVa1を加算して、当該画素の補正後の階調レベルa1とする。また、補正部25は、表示データDadに基づいて、高電位側の画素の階調レベルbから、補正パラメーターΔREVb1を減じて、当該画素の補正後の階調レベルb1とする。一方、補正部25は、境界検出部22の出力信号のフラグが1の場合で、低電位側の画素の印加電圧が電圧Vcを上回るつまり、階調レベルがc0を上回るとき、及び、境界検出部22の出力信号のフラグが0の場合は、フレームメモリー21から読み出された表示データDadを、表示データDaoutとして液晶パネル100に出力する。なお、表示データDadと入力表示データDainとは実質的に同じ表示内容を表すので、補正部25は入力表示データDainに補正処理を施していることに等しい。続いて、補正部25による補正処理の具体例について説明する。図6,7は、補正部25の補正処理の具体例を説明する図である。図6は、低電位側の画素の印加電圧が電圧Vcを上回る場合の、一方向に並ぶ6つの画素と各画素の印加電圧との対応関係を示すここでは、正極性書込である場合とする。。図7は、低電位側の画素の印加電圧が電圧Vc以下の場合の、同対応関係を示す。図6a,図7aは、それぞれ補正処理前の対応関係を示す図である。図6b,図7bは、それぞれ補正処理後の対応関係を示す図である。図6aに示すように、低電位側の階調レベルaの画素と、高電位側の階調レベルbの画素との電位差が閾値以上である場合、液晶パネル100において横電界の影響を受けやすくなる。よって、これらの画素の境界部分付近がディスクリネーション発生領域となる。一方、負極性である場合、電圧Vcntほぼ電圧LCcomに等しいを基準にして対称となり、電位の大小関係が逆転するが、電位差が大きいことに変わりはないので、やはりこれらの画素の境界部分付近がディスクリネーション発生領域となる。一方、図6bに示すように、低電位側の画素の印加電圧がVcを上回る場合、補正部25による補正処理後の表示データDaoutは、低電位側の画素の印加電圧を補正前からΔVa1だけ高くしたVa1を指定し、高電位側の画素を補正前からΔVb1だけ低くしたVb1を指定する。このような境界部分付近は、補正処理が行われない場合に比べて、両画素間の電位差が小さくなっているので、ディスクリネーション発生領域とならない。以上のように、補正部25は、ディスクリネーションの発生による表示品位の低下がユーザーに知覚されやすい箇所では、補正処理前よりも隣り合う画素間の電位差が小さくなるように、表示データDadを補正する。これにより、横電界の発生領域が複数に分散し、強い横電界が発生する部分が現れなくなる。この結果、ディスクリネーション発生領域が出現しなくなる。図7a,bに示すように、低電位側の画素の印加電圧がVc以下の場合、境界検出部22により境界が検出された場合であっても、補正前後で表示データの内容は同じである。図5を用いて説明したように、この場合、低電位側の画素と、高電位側の画素に出現するディスクリネーション発生領域とが、連続した領域を構成するように見えるので、ディスクリネーションの発生による表示品位の低下はユーザーに視認されにくい。以上説明したように、第1実施形態の表示制御回路20は、液晶素子120に対する印加電圧の差が閾値以上となる画素が隣り合い、かつ、低電位側の画素の印加電圧が、V-T特性の変曲点Cに相当する印加電圧Vc以下である場合、ディスクリネーションの発生を抑えるために入力表示データDainを変更する補正を行わない。この場合、表示制御回路20が入力表示データDainを補正しなくても、ディスクリネーション発生領域はユーザーに知覚されにくいので、ディスクリネーションによる表示品位の低下を抑えつつ、この補正による表示背反の発生を抑えることができる。また、本実施形態の表示制御回路20は、隣り合う2つの画素の入力表示データDainにおける階調差Δcつまり、印加電圧の差が大きいほど、階調レベルの変化を大きくするつまり、印加電圧の変化を大きくする。階調差Δcが比較的小さい場合には、ディスクリネーションが発生しにくいので、表示制御回路20は、入力表示データDainの変化をなるべく抑えるように補正処理を施すことで、表示背反がより発生しにくくなるようにしている。反対に、階調差Δcが比較的大きい場合には、ディスクリネーションが発生しやすいので、表示制御回路20は、入力表示データDainの変化が大きくなることを許容してでも、横電界を弱くするように補正処理を施す。このように、表示制御回路20によれば、ディスクリネーションの発生のしやすさに応じた度合いで入力表示データDainを補正することができる。更に、補正部25は、境界検出部22により境界が検出された場合であっても、低電位側の画素の印加電圧が電圧Vc以下のときは、入力表示データDainを補正しない。これにより、表示制御回路20が、隣り合う画素間の印加電圧の差が閾値以上である場合に一律に補正する場合に比べて、表示制御回路20における消費電力量を低減させることができる。また、本実施形態の表示制御回路20は、隣り合う2つの画素の電位差が小さくなるように補正処理を行うことで、これらの画素間の寄生容量に起因する書込電圧に対する階調表現のずれを抑制できる。また、一般に、液晶素子のプレチルト角を大きくするとディスクリネーションが発生しやすくなるが、本実施形態によればディスクリネーションが発生しにくいので、プレチルト角を小さくするように液晶パネル100を構成して、コントラスト比を向上させることも可能である。また、画素電極118とコモン電極108との間のセルギャップを大きくするとディスクリネーションが発生しやすくなるが、本実施形態によればディスクリネーションが発生しにくいので、液晶パネル100のセルギャップを大きくして、透過率の向上やコントラスト比の向上、耐光性寿命の向上などの効果も奏する。[第2実施形態]次に、本発明の第2実施形態を説明する。上述した第1実施形態では、表示制御回路20は、隣り合う2つの画素の印加電圧の電位差が閾値以上であっても、低電位側の画素の印加電圧が電圧Vc以下の場合は、ディスクリネーションの発生を抑えるための補正をしなかった。これに対し、本実施形態の表示制御回路20は、低電位側の画素の印加電圧が電圧Vc以下の場合も、ディスクリネーションの発生を抑えるための補正を行う点で、上述した第1実施形態と相違する。なお、本実施形態の電気光学装置1では、上述した第1実施形態の構成と大部分において共通する。また、以下の説明で、上述した第1実施形態と同じ符号を付した構成要素は、上述した第1実施形態と同等に機能するから、以下では相違点を主に説明する。図8は、第2実施形態に係る電気光学装置1の全体構成を示すブロック図である。この実施形態の電気光学装置1の表示制御回路20は、補正パラメーター算出部24及び補正部25の構成及び動作が上述した第1実施形態と相違する。補正パラメーター算出部24は、第1補正係数α1,α2、及び第2補正係数β1,β2を記憶するメモリーを有し、境界検出部22で境界が検出されたとき、階調差算出部23により算出された階調差Δcに補正係数を作用させて、補正パラメーターを算出する。具体的には、補正パラメーター算出部24は、境界検出部22の出力信号のフラグが1の場合に、低電位側の画素の印加電圧が電圧Vcを上回るとき階調レベルがc0を上回るときには、補正パラメーターΔREVa1及びΔREVb1を算出し、低電位側の画素の印加電圧が電圧Vc以下のとき階調レベルがc0以下のときには、補正パラメーターΔREVa2及びΔREVb2を算出する。ここでは、α1>α2、β1>β2という関係を満たす。補正パラメーター算出部24は、階調差算出部23で算出された階調差Δcに補正係数を乗じて、補正パラメーターを算出する。なお、α1>α2という関係を満たすので、同一の階調差Δcを用いて算出される補正パラメーターΔREVa1,ΔREVa2は、必ず、ΔREVa1>ΔREVa2という関係を満たす。また、β1>β2という関係を満たすので、同一の階調差Δcを用いて算出される補正パラメーターΔREVb1,ΔREVb2は、必ず、ΔREVb1>ΔREVb2という関係を満たす。補正部25は、境界検出部22により検出された境界に接する2つ画素間の印加電圧の差すなわち、階調レベルの差を小さくするように、補正パラメーター算出部24により算出された補正パラメーターを用いて、表示データDadを補正する。具体的には、補正部25は、表示データDadに基づいて、低電位側の画素の階調レベルaに、補正パラメーターΔREVa1又はΔREVa2を加算して、補正後の階調レベルをa1又はa2とする。また、補正部25は、高電位側の画素の階調レベルbから、補正パラメーターΔREVb1又はΔREVb2を減じて、補正後の階調レベルをb1又はb2とする。図9は、補正部25の補正処理の具体例を説明する図である。ここでも、一方向に並ぶ6つの画素と各画素の印加電圧との対応関係を示すここでは、正極性書込である場合とする。。図9aは、補正処理前が図6aに示す場合のように、低電位側の画素の印加電圧が電圧Vcを上回るときの対応関係を示す図である。図9bは、補正処理前が図7aに示す場合のように、低電位側の画素の印加電圧が電圧Vc以下のときの対応関係を示す図である。図9aに示すように、低電位側の画素の印加電圧が電圧Vcを上回るとき、補正部25は、第1実施形態と同じ補正処理を行う。一方、図9bに示すように、低電位側の画素の印加電圧が電圧Vc以下のとき、補正部25は、補正パラメーターを用いて表示データDadを補正する。ただし、この場合の補正による画素の印加電圧の変化が、低電位側の画素の印加電圧がVcを上回る場合に比べて小さくなるようにしている。具体的には、補正部25は、低電位側の画素の印加電圧を補正処理前よりもΔVa2だけ高くして、Va2とする。また、補正部25は、高電位側の画素の印加電圧が補正処理前よりもΔVb2だけ低くして、Vb2とする。ただし、ΔVa2<ΔVa1、ΔVb2<ΔVb1であるから、Va2<Va1、且つ、Vb2>Vb1という関係を満たす。以上説明した第2実施形態の表示制御回路20は、境界に接する低電位側の画素の印加電圧が、V-T特性の変曲点Cに相当する電圧Vc以下の場合にも、入力表示データDainを変更するように補正する。これにより、表示制御回路20が当該画素について補正処理を行わない場合に比べて、ディスクリネーションの発生を抑える効果を大きくすることができる。一方で、この実施形態の表示制御回路20を採用すれば、上述した第1実施形態の構成よりも入力表示データDainが補正される画素が増えるものの、電圧Vcを上回る場合よりも、補正による印加電圧の変化を抑えるようにしているので、印加電圧に関わらず均一に補正する場合に比べて、表示背反の発生を抑えられる。これ以外にも、本実施形態の電気光学装置1によれば、上述した第1実施形態と同等の効果を奏する。[変形例]本発明は、上述した実施形態と異なる形態で実施することが可能である。本発明は、例えば、以下のような形態で実施することも可能である。また、以下に示す変形例は、各々を適宜に組み合わせてもよい。[変形例1]上述した各実施形態では、液晶105をVA液晶として、液晶素子120を電圧無印加時において黒状態となるノーマリーブラックモードとしていたが、液晶105をTNTwistedNematic液晶として、液晶素子120を電圧無印加時において白状態となるノーマリーホワイトモードとしてもよい。この実施形態においても、入力表示データDainは、液晶パネル100における各画素の階調レベルを指定するデジタルデータであるが、画素で表現すべき階調レベルを十進値で最も明るい0から最も暗い255まで、1刻みで256階調を指定している。なお、本変形例の電気光学装置1では、ノーマリーブラックモードかノーマリーホワイトモードであるかという点で、上述した第1,2実施形態と構成が相違する部分があるが、大部分において共通する。また、以下の説明で、上述した第1,2実施形態と同じ符号を付した構成要素は、上述した第1,2実施形態と同等に機能するから、以下では相違点を主に説明する。図10は、ノーマリーホワイトモードの液晶素子120における印加電圧と透過率との関係V-T特性を表すグラフである。図10に示すV-T特性において、V-T特性上の点Cは、V-T特性の変曲点に相当する。変曲点Cに相当する液晶素子120の印加電圧をVcとする。図10を見て分かるように、V-T特性は、電圧Vc以下の電圧範囲では上に凸の曲線となり、電圧Vcを上回る電圧範囲では下に凸の曲線となる。ノーマリーホワイトモードの液晶素子120であっても、表示制御回路20は、上述した各実施形態と同様、低電位側の画素第1画素の印加電圧がV-T特性の変曲点Cを上回るか否かで補正処理を異ならせる。ただし、ノーマリーホワイトモードの低電位側の画素とは、明るい側の画素のことである。TN方式の液晶105において、ディスクリネーション領域は、白状態又は白状態に近い状態となり、高電位側の画素第2画素、暗い側の画素に出現する。よって、低電位側明るい側の画素が白状態又は白状態に近い場合には、当該画素と、ディスクリネーション発生領域とが連続した領域を構成しているように見えるので、ディスクリネーション発生領域がユーザーに知覚されにくい。よって、ノーマリーホワイトモードの液晶素子120であっても、境界に接する低電位側の画素の印加電圧が電圧Vc以下である場合には、印加電圧がVcを上回る場合に比べて、ディスクリネーション発生領域がユーザーに知覚されにくい。以上のような理由から、本変形例の補正部25は、以下のようにして入力表示データDainを補正する。図11,12は、補正部25の補正処理の具体例を説明する図である。図11は、低電位側の画素の印加電圧が電圧Vcを上回る場合の、一方向に並ぶ6つの画素と各画素の印加電圧との対応関係を示すここでは、正極性書込である場合とする。。図12は、低電位側の画素の印加電圧が電圧Vc以下の場合の、同対応関係を示す。図11a,図12bは、それぞれ補正処理前の対応関係を示す図である。図11b,図12bは、それぞれ補正処理後の対応関係を示す図である。図11に示すように、補正部25は、表示データDadで指定される階調レベルがc0を上回るつまり、低電位側の画素の印加電圧がVcを上回る場合、境界に接する高電位側の画素第2画素の階調レベルaからΔREVa1を減じて、補正後の階調レベルa1とし、低電位側の画素第1画素の階調レベルbにΔREVb1を加算して、補正後の階調レベルb1とする。すなわち、低電位側の画素の印加電圧Vbが電圧Vcを上回るときは、高電位側の画素の印加電圧VaはΔVa1だけ低くなって、Va1となり、低電位側の画素の印加電圧はVbからΔVb1だけ高くなって、Vb1となる。よって、ディスクリネーション発生領域は出現しなくなる。一方、図12aに示すように、補正部25は、上述した第1実施形態の補正方法を採用した場合、表示データDadで指定される階調レベルがc0以下のときはつまり、低電位側の画素の印加電圧がVc以下のときは、表示データDadを、表示データDaoutとしてそのまま液晶パネル100に出力する。上述した第2実施形態の補正方法を採用した場合、図12bに示すように、補正部25は、低電位側の画素の階調レベルbにΔREVb2を加算して、補正後の階調レベルb2とする。また、補正部25は、高電位側の画素の階調レベルaからΔREVa2を減じて、補正後の階調レベルa2とする。すなわち、低電位側の画素の印加電圧はVaからΔVa2だけ低くなってVa2となり、高電位側の画素の印加電圧はVbからΔVb2だけ高くなってVb2となる。ただし、ΔVa2<ΔVa1、ΔVb2<ΔVb1であるから、Va2>Va1、且つ、Vb2<Vb1という関係を満たす。このように、ノーマリーホワイトモードの液晶素子120を液晶パネル100に適用した電気光学装置1であっても、上述した第1、第2実施形態と同等の効果を奏する。[変形例2]上述した各実施形態では、補正部25は、境界検出部22により検出された境界に接する2つの画素が並ぶ方向に連続する、低電位側の画素と高電位側の画素との2画素を補正対象していたが、同方向に連続する3以上の画素を補正対象としてもよい。以下、ノーマリーブラックモードである場合の構成について詳細に説明する。図13は、本変形例の補正部25の補正処理を説明する図である。ここでは、境界に接する低電位側の画素から当該境界の反対側へ連続する2画素、及び、当該境界に接する高電位側の画素から当該境界の反対側へ連続する2画素、という計4画素を補正対象としている。図13に示すように、低電位側の画素の印加電圧が電圧Vcを上回るとき、低電位側の画素から高電位側の画素の方向に向かって、表示データDadの階調レベルがa14,a13,b13,b14となるように補正され、それぞれ印加電圧がVa14,Va13,Vb13,Vb14になったとする。一方、低電位側の画素の印加電圧が電圧Vc以下のとき、図13において階調レベルa14,a13で示した画素について、補正部25は表示データDadを補正しないか、又はそれよりも印加電圧の変化を小さくして表示データDadを補正する。また、補正部25は、図13において階調レベルb13,b14で示した画素について、補正部25は表示データDadを補正しないか、又はそれよりも印加電圧の変化を小さくして表示データDadを補正する。このような補正部25の補正処理によれば、隣り合う画素間の印加電圧の差が上述した各実施形態よりも更に小さくなり、ディスクリネーションの発生をより確実に抑えることができる。本変形例のような3以上の画素を補正対象とする構成は、ノーマリーホワイトモードの場合にも適用可能である。また、補正部25が補正対象とする画素は、例えば、低電位側の1画素と、高電位側の2画素という計3画素としてもよく、低電位側の補正画素数と高電位側の補正画素数とが相違していてもよい。また、上述した第2実施形態において、表示制御回路20は、境界に接する低電位側の画素及び高電位側の画素の双方について、低電位側の画素の印加電圧が電圧Vc以下の場合、電圧Vcを上回る場合に比べて電圧変化を小さくするように、表示データDadを補正していた。これに代えて、表示制御回路20は、境界に接する低電位側の画素及び高電位側の画素の一方について、低電位側の画素の印加電圧が電圧Vc以下の場合、電圧Vcを上回る場合に比べて電圧変化を小さくするようにし、他方については、低電位側の画素の印加電圧に関わらず同一の電圧変化とするようにして、表示データDadを補正してもよい。このような補正は、3以上の画素を補正対象とする構成にも適用可能である。[変形例3]上述した各実施形態では、補正部25は、境界検出部22により検出された境界に接する2つの画素の双方を補正対象としていたが、一方を補正対象としてもよい。この場合も、補正部25は、低電位側の画素の印加電圧が電圧Vc以下の場合、電圧Vcを上回る場合に比べて印加電圧の変化を小さくする。以下、ノーマリーブラックモードの場合の構成について説明する。図14は、本変形例の補正部25の補正処理を説明する図である低電位側の画素のみを補正対象。図14に示すように、補正部25が低電位側の画素のみを補正対象とする場合、境界に接する低電位側の画素の印加電圧が電圧Vcを上回るときは、低電位側の画素の階調レベルをa1にするよう表示データDadを補正する。一方、補正部25は、境界に接する低電位側の画素の印加電圧が電圧Vc以下のときは、低電位側の画素の表示データDadを補正しないか、又は印加電圧の変化を小さくして表示データDadを補正する。図15は、本変形例の補正部25の補正処理を説明する図である高電位側の画素のみを補正対象。図15に示すように、補正部25が高電位側の画素のみを補正対象とする場合、境界に接する低電位側の画素の印加電圧が電圧Vcを上回るときは、境界に接する低電位側の画素の階調レベルをb1にするよう表示データDadを補正する。一方、補正部25は、境界に接する低電位側の画素の印加電圧が電圧Vc以下のときは、高電位側の画素の表示データDadを補正しないか、又は印加電圧の変化を小さくして表示データDadを補正する。本変形例のような境界に接する1画素のみを補正対象とする構成は、ノーマリーホワイトモードの場合にも適用可能である。[変形例4]上述した各実施形態において、補正部25は、境界に接する2つの画素の階調差Δc印加電圧の差が大きいほど、補正による印加電圧の変化を大きくするようにしていたが、階調差Δcに関わらず、この変化を一定としてもよい。補正部25が、少なくとも境界に接する画素間の印加電圧の差を小さくすれば、ディスクリネーションの発生と表示背反の発生との双方を抑制することができるからである。この構成であれば、表示制御回路20において、階調差算出部23及び補正パラメーター算出部24に相当する構成を省略することができる。また、階調差算出部23が階調差Δcを算出する構成に代えて、階調差の大小の指標となる情報を算出する構成としてもよい。[変形例5]上述した各実施形態において、補正部25は、階調差Δc印加電圧の差が大きいほど、印加電圧の変化を大きくするように表示データDadを補正していたが、補正による印加電圧の変化が決められた大きさを超えないようにするようにしてもよい。例えば、黒状態に近い画素と白状態に近い画素とが隣り合ったとき、補正パラメーターは相当大きくなることがあるが、補正による電圧変化が余りに大きいと、表示背反の発生が無視できない程度になる可能性もありうるからである。そこで、表示背反の発生を許容する程度の制限値を設け、補正部25は、補正による電圧変化がこの制限値以下となるようにしてもよい。[変形例6]上述した各実施形態において、表示制御回路20は、境界に接する低電位側の画素の印加電圧が電圧Vc以下の場合、印加電圧が電圧Vcを上回る場合に比べて、補正対象の画素の印加電圧の変化を小さくするようにしていた。このように、上述した各実施形態の表示制御回路20は、V-T特性の変曲点Cを指標として、ディスクリネーションの発生がユーザーに知覚されにくい画素の補正による、表示背反の発生を抑えるようにしていた。本発明は、V-T特性の変曲点C以外の点を指標としてもよい。例えば、表示制御回路20は、V-T特性の変曲点Cよりも印加電圧が若干高い点を指標としてもよいし、変曲点Cよりも印加電圧が若干低い点を指標としてもよい。要するに、表示制御回路20は、予め決められた電圧を指標として、画素の印加電圧がそれ以下か否かで補正処理を異ならせればよい。[変形例7]上述した各実施形態において、表示データは、画素の階調レベルを指定するものとしたが、例えば、液晶素子120の印加電圧を直接的に指定するものとしてもよいし、画素の輝度を指定するものであってもよい。また、補正パラメーター算出部24は上述した各実施形態と異なる演算式を用いて補正パラメーターを算出してもよいし、演算式を用いて算出する構成に代えて、ルックアップテーブルを参照して補正パラメーターを算出してもよい。上述した各実施形態において、境界検出部22は、それぞれが境界に接する低電位側の画素及び高電位側の画素の位置を示す位置情報を図示せぬメモリーに保存することで、当該境界を検出してもよい。この場合、補正部25は、メモリーに保存された位置情報に従って境界に接する画素を特定し、特定した画素を対象とした補正処理を行う。[変形例8]上述した各実施形態において、表示領域101における画素スイッチング素子と同じTFTとするのではなく、別体のICチップを左右両側に実装する構成としてもよい。また、本実施形態の液晶素子120を反射型ではなく透過型としてもよいし、透過型と反射型とを組み合わせた半透過半反射型としてもよい。図4,10に示すグラフの縦軸を透過率に読み替えることもできるので、表示制御回路20の表示制御により上述した各実施形態と同等の効果を奏する。また、R赤、G緑、B青の3画素で1ドットを構成して、カラー表示を行うとしてもよいし、さらに、別の色を追加し、これらの4色以上の画素で1ドットを構成してもよい。また、液晶パネル100が備える走査線112やデータ線114の数はあくまで一例である。[変形例9]図16は、本発明の電子機器の一実施形態に係るプロジェクターの構成を示す平面図である。次に、上述した各実施形態に係る電気光学装置を用いた電子機器の一例として、液晶パネル100をライトバルブとして用いた投射型表示装置プロジェクターについて説明する。図16に示すように、プロジェクター2100の内部には、ハロゲンランプ等の白色光源からなるランプユニット2102が設けられている。このランプユニット2102から射出された投射光は、内部に配置された3枚のミラー2106及び2枚のダイクロイックミラー2108によってR赤色、G緑色、B青色の3原色に分離されて、各原色に対応するライトバルブ100R、100G及び100Bにそれぞれ導かれる。なお、B色の光は、他のR色やG色と比較すると、光路が長いので、その損失を防ぐために、入射レンズ2122、リレーレンズ2123及び出射レンズ2124からなるリレーレンズ系2121を介して導かれる。このプロジェクター2100では、液晶パネル100を含む電気光学装置が、R色、G色、B色のそれぞれに対応して3組設けられる。ライトバルブ100R、100G及び100Bの構成は、上述した液晶パネル100と同様である。R色、G色、B色のそれぞれの原色成分の階調レベルを指定するに映像信号がそれぞれ外部上位回路から供給されて、ライトバルブ100R、100G及び100Bがそれぞれ駆動される構成となっている。ライトバルブ100R、100G、100Bによってそれぞれ変調された光は、ダイクロイックプリズム2112に3方向から入射する。そして、このダイクロイックプリズム2112において、R色及びB色の光は90度に屈折する一方、G色の光は直進する。したがって、各原色の画像が合成された後、スクリーン2120には、投射レンズ2114によってカラー画像が投射されることとなる。なお、ライトバルブ100R、100G及び100Bには、ダイクロイックミラー2108によって、R色、G色、B色のそれぞれに対応する光が入射するので、カラーフィルタを設ける必要はない。また、ライトバルブ100R、100Bの透過像は、ダイクロイックプリズム2112により反射した後に投射されるのに対し、ライトバルブ100Gの透過像はそのまま投射されるので、ライトバルブ100R、100Bによる水平走査方向は、ライトバルブ100Gによる水平走査方向と逆向きにして、左右を反転させた像を表示する構成となっている。電子機器としては、図16を参照して説明したプロジェクターの他にも、テレビジョンや、ビューファインダー型モニター直視型のビデオテープレコーダー、カーナビゲーション装置、ページャー、電子手帳、電卓、ワードプロセッサー、ワークステーション、テレビ電話、POS端末、デジタルスチルカメラ、携帯電話機、タッチパネルを備えた機器等などが挙げられる。そして、これらの各種の電子機器に対して、上記電気光学装置が適用可能なのは言うまでもない。"