素子が搭載された素子搭載フレームと、幅が均一な細線部で形成された配線フレームとを有し、これらをワイヤー接続しインバータを形成したインバータ部と、素子が搭載された素子搭載フレームと、細線部と幅広部を有し素子が搭載されていないフレームと、幅が均一な細線部で形成された配線フレームとを有し、これらをワイヤー接続しコンバータ又は力率改善回路を形成した汎用フレーム部と、備え、前記インバータ部と前記汎用フレーム部は1つのパッケージに実装されたことを特徴とする半導体モジュール。素子搭載フレームと、前記素子搭載フレームに搭載された素子と、細線部と幅広部を有し、素子が搭載されていないフレームと、幅が均一な細線部で形成された配線フレームと、コンバータ又は力率改善回路を形成するように、前記素子搭載フレーム、前記素子、及び前記配線フレームを接続するワイヤーと、を備えたことを特徴とする半導体モジュール。前記素子はIGBT又はダイオードであることを特徴とする請求項1又は2に記載の半導体モジュール。前述したように、コンバータや力率改善回路の回路構成が変わるとそれらを搭載すべきフレームの構成を変える必要があった。しかしながら、前述したパッケージのシリーズ化のために個別にフレームを準備することは開発や生産コストが高くなってしまう問題があった。換言するとコンバータや力率改善回路の回路構成毎にフレームを設計し、製造することおよびそれらを使い分けることなどによる開発製造費用の増大の問題があった。本発明は、上述のような課題を解決するためになされたもので、複数のコンバータや力率改善回路の回路構成に使用可能なフレームを備える半導体モジュールを提供することを目的とする。本発明に係る半導体モジュールは、素子が搭載された素子搭載フレームと、幅が均一な細線部で形成された配線フレームとを有し、これらをワイヤー接続しインバータを形成したインバータ部と、素子が搭載された素子搭載フレームと、細線部と幅広部を有し素子が搭載されていないフレームと、幅が均一な細線部で形成された配線フレームとを有し、これらをワイヤー接続しコンバータ又は力率改善回路を形成した汎用フレーム部と、備え、該インバータ部と該汎用フレーム部は1つのパッケージに実装されたことを特徴とする。本発明に係る他の半導体モジュールは、素子搭載フレームと、該素子搭載フレームに搭載された素子と、細線部と幅広部を有し、素子が搭載されていないフレームと、幅が均一な細線部で形成された配線フレームと、コンバータ又は力率改善回路を形成するように、該素子搭載フレーム、該素子、及び該配線フレームを接続するワイヤーと、を備えたことを特徴とする。本発明により一のフレームで、構成の異なる複数のコンバータや力率改善回路を形成することが可能である。実施の形態1本実施形態は、複数の構成の異なるコンバータや力率改善回路に用いることができるフレームを備えた半導体モジュールに関する。図1は本実施形態の半導体モジュール100を説明する模式図である。本実施形態の半導体モジュール100はインバータ部10と汎用フレーム部11を備える。インバータ部10とは図1破線左の領域であり、汎用フレーム部11とは図1破線右側の領域をさす。以後、インバータ部10の構成について説明する。インバータ部10は第一駆動IC12を備える。第一駆動IC12は後述するIGBTのゲート駆動回路である。前述の第一駆動IC12は第一駆動IC搭載フレーム200の上に配置される。第一駆動IC搭載フレーム200は先太りの配線パターンを持ち、第一駆動IC12を搭載できる面積を備えている。第一駆動IC搭載フレーム200はパッケージ外部に伸びる端子制御端子と電気的に接続されている。なお、図1の半導体モジュール100は、パッケージ外部に伸びる端子を複数備えており、特に図1の上方に伸びる端子は駆動ICの制御のための信号が伝送されるから制御端子と呼ぶことにする。そして、第一駆動IC搭載フレーム200の周りには幅の均一である配線フレームが複数配置されている。ここで、配線フレームとは素子が搭載されておらず、ワイヤーが接続されている又はワイヤーを接続できるフレームのことをいう。第一駆動IC搭載フレーム200の周りの配線フレームはそれぞれ別個の制御端子と接続されている。また、第一駆動IC搭載フレーム200の周りの配線フレームは、図1に示される通り、それぞれワイヤーによって第一駆動IC12と接続されている。本実施形態のインバータ部10はさらに第二駆動IC14を備える。第二駆動IC14は後述のIGBTのゲート駆動回路である。前述の第二駆動IC14は第二駆動IC搭載フレーム202の上に配置される。第二駆動IC搭載フレーム202は先太りの配線パターンを持ち、第二駆動IC14を搭載できる面積を備えている。第二駆動IC搭載フレーム202はパッケージ外部に伸びる制御端子と電気的に接続されている。そして、第二駆動IC搭載フレーム202の周りには幅の均一である配線フレームが複数配置されている。第二駆動IC搭載フレーム202の周りの配線フレームはそれぞれ別個の制御端子と接続されている。また、第二駆動IC搭載フレーム202の周りの、制御端子に接続された配線フレームは、図1に示される通り、それぞれワイヤーによって第二駆動IC14と接続されている。本実施形態のインバータ部10はさらに第一IGBT16を備える。また、第一IGBT16と並列に接続される第一ダイオード46を備える。第一IGBT16と第一ダイオード46は第一素子搭載フレーム204にまとめて搭載される。第一素子搭載フレーム204はその一部に、第一IGBT16と第一ダイオード46を搭載するのに十分な広さの幅広部先太り部を備える。そして、第一素子搭載フレーム204は図1においてT7で示されるパッケージ外部に伸びる電力端子と導通している。なお、図1の半導体モジュール100は、パッケージ外部に伸びる端子を複数備えており、特に図1の下方に伸びる端子は電力のやりとりが行われる端子であるから電力端子と呼ぶことにする。図1に示す通り電力端子としてはT1~T11までの11本が本実施形態の半導体モジュール100に備わる。そして、第一IGBT16のゲートはワイヤーで第一駆動IC12と接続される。また、第一IGBT16のエミッタは第一ダイオード46と接続される。さらに第一ダイオード46と、電力端子であるT10と導通する配線フレームとはワイヤーで接続される。本実施形態のインバータ部10はさらに第二IGBT18を備える。また、第二IGBT18と並列に接続される第二ダイオード44を備える。第二IGBT18と第二ダイオード44は第二素子搭載フレーム206にまとめて搭載される。第二素子搭載フレーム206はその一部に、第二IGBT18と第二ダイオード44を搭載するのに十分な広さの幅広部先太り部を備える。そして、第二素子搭載フレーム206は図1においてT6で示されるパッケージ外部に伸びる電力端子と導通している。そして、第二IGBT18のゲートはワイヤーで第一駆動IC12と接続される。また、第二IGBT18のエミッタは第二ダイオード44と接続される。さらに第二ダイオード44と、電力端子であるT9と導通する配線フレームとはワイヤーで接続される。本実施形態のインバータ部10はさらに第三IGBT20を備える。また、第三IGBT20と並列に接続される第三ダイオード42を備える。第三IGBT20と第三ダイオード42は第三素子搭載フレーム208にまとめて搭載される。第三素子搭載フレーム208はその一部に、第三IGBT20と第三ダイオード42を搭載するのに十分な広さの幅広部先太り部を備える。そして、第三素子搭載フレーム208は図1においてT5で示されるパッケージ外部に伸びる電力端子と導通している。そして、第三IGBT20のゲートはワイヤーで第一駆動IC12と接続される。また、第三IGBT20のエミッタは第三ダイオード42と接続される。さらに第三ダイオード42と、電力端子であるT8と導通する配線フレームとはワイヤーで接続される。このように第一駆動IC12は第一IGBT16、第二IGBT18、第三IGBT20のゲート駆動回路として機能するものである。本実施形態のインバータ部10はさらに第四IGBT22、第五IGBT24、第六IGBT26を備える。また、第四IGBT22と並列に接続される第四ダイオード40を備える。第五IGBT24と並列に接続される第五ダイオード38を備える。第六IGBT26と並列に接続される第六ダイオード36を備える。前述した第四IGBT22、第五IGBT24、第六IGBT26および、第四ダイオード40、第五ダイオード38、第六ダイオード36はまとめて第四素子搭載フレーム210に搭載される。第四素子搭載フレーム210はその一部に、前述した素子を搭載するのに十分な広さの幅広部先太り部を備える。そして、第四素子搭載フレーム210は図1においてT4で示されるパッケージ外部に伸びる電力端子と導通している。そして、第四IGBT22、第五IGBT24、第六IGBT26のゲートはそれぞれ異なるワイヤーで第二駆動IC14と接続される。さらに、第四IGBT22のエミッタと第四ダイオード40がワイヤーで接続される。第五IGBT24のエミッタと第五ダイオード38がワイヤーで接続される。第六IGBT26のエミッタと第六ダイオード36がワイヤーで接続される。さらに、第四ダイオード40と第一素子搭載フレーム204、第五ダイオード38と第二素子搭載フレーム206、第六ダイオード36と第三素子搭載フレーム208とはそれぞれワイヤーで接続される。このように、第二駆動IC14は第四IGBT22、第五IGBT24、第六IGBT26のゲート駆動回路として機能するものである。本実施形態のインバータ部10は上述した構成を備える。次いで本実施形態の汎用フレーム部11について説明する。汎用フレーム部11は制御端子に導通するフレームを五本備える。そのうちの一は第五素子搭載フレーム212である。他の四のフレームは配線フレームである。ここで、第五素子搭載フレーム212には素子は搭載されていない。第五素子搭載フレーム212には先太りした幅広部が備わる。この幅広部は駆動ICを搭載するのに十分な面積であるものとする。さらに、汎用フレーム部11には第六素子搭載フレーム214が備わる。第六素子搭載フレーム214は図1においてT11で示される電力端子と導通するように形成されている。本実施形態の第六素子搭載フレーム214には第七ダイオード34と第八ダイオード32とが搭載される。しかしながら、本実施形態の第六素子搭載フレーム214は、第七ダイオード34と第八ダイオード32とを搭載すべき部分に加えてIGBTを搭載できる余地があるものである。すなわち、第六素子搭載フレーム214は二のダイオードと一のIGBTとをまとめて搭載することができる程度の、広幅部先太り部を備えるものである。さらに、汎用フレーム部11には第七素子搭載フレーム216が備わる。第七素子搭載フレーム216は図1においてT3で示される電力端子と導通するように形成されている。本実施形態の第七素子搭載フレーム216には第九ダイオード30が搭載される。ここで、第七素子搭載フレーム216は第九ダイオード30を搭載するのに十分な広さの広幅部先太り部を備える。さらに、汎用フレーム部11には第八素子搭載フレーム218が備わる。第八素子搭載フレーム218は図1においてT2で示される電力端子と導通するように形成されている。本実施形態の第八素子搭載フレーム218には第十ダイオード28が搭載される。ここで、第八素子搭載フレーム218は第十ダイオード28を搭載するのに十分な広さの広幅部先太り部を備える。さらに、汎用フレーム部11には配線フレーム220が備わる。配線フレーム220は図1においてT1で示される電力端子と導通するように形成される。この配線フレーム220には、配線フレーム220と第十ダイオード28を接続するワイヤー、および配線フレーム220と第九ダイオード30を接続するワイヤーがそれぞれ設置されている。また、第七ダイオード34と第七素子搭載フレーム216とはワイヤーで接続される。第八ダイオード32と第八素子搭載フレーム218とはワイヤーで接続される。本実施形態の汎用フレーム部11は上述の構成を備える。図2は上述してきた半導体モジュール100の回路図を説明する図である。図1の模式図で説明した構成は図2に示す回路を実現するものである。図2に示されるように、本実施形態の汎用フレーム部11ではコンバータが形成される。そして、汎用フレーム部11とインバータ部10との間にはキャパシター96が配置されている。このように汎用フレーム部11で構成されたコンバータにより信号が整流された後、インバータ部10への入力が行われる。上述の通り、インバータコンバータ一体型のモジュールが本実施形態の半導体モジュールである。ここで、本実施形態の半導体モジュール100の意義について理解するために比較例の説明をする。比較例とは、本実施形態の半導体モジュール100の構成であれば解決できる課題を抱えた構成の半導体モジュールである。比較例の構成は図3に示す。図3において、インバータ部10は図1に示されるインバータ部10と同様の構成であるから説明を省略する。そして、比較例では力率改善回路13がインバータ部10と同一パッケージに搭載されている。力率改善回路13は、駆動IC50を備える。駆動IC50は制御端子と接続される駆動IC搭載フレーム51に搭載される。さらに、制御端子と接続される4本の配線フレームが備わる。これら4本の配線フレームには、配線フレームと駆動IC50とをつなぐワイヤーが接続されている。さらに比較例の力率改善回路13は第一比較例素子搭載フレーム53を備える。第一比較例素子搭載フレーム53には、IGBT56、第一比較例ダイオード60、第二比較例ダイオード58がまとめて搭載されている。第一比較例素子搭載フレーム53には前述の3の素子を搭載するための広幅部が備わる。さらに、力率改善回路13は第二比較例素子搭載フレーム55を備える。第二比較例素子搭載フレーム55には第三比較例ダイオード54が搭載されている。さらに、第三比較例素子搭載フレーム57を備える。第三比較例素子搭載フレーム57には第四比較例ダイオード52が搭載されている。図4は図3に示す模式図を回路図で表したものである。比較例においてはインバータ部10と力率改善回路13とが同一パッケージに実装されている。比較例ではコンバータ部は外付けのモジュールである。一般に、インバータと同一パッケージに、コンバータあるいは力率改善回路を実装するとデバイスの小型化などが可能でありコストの面からも好ましい。一方、コンバータ部あるいは力率改善回路は、販売先の市場や電流容量によって回路構成を変える必要が生じる場合が多い。すなわち、一般に、ラインナップする必要のあるコンバータ部あるいは力率改善回路毎にコンバータあるいは力率改善回路が搭載されるべきフレームの構成を変える必要があった。そして、コンバータ部あるいは力率改善回路部のフレーム構成配置が複数に及ぶため、前述のラインナップを構成する個々の製品毎にパッケージを準備する費用がかかるという問題があった。本発明の汎用フレーム部11のフレーム構成によれば上述の問題を解決できる。すなわち、本実施形態の汎用フレーム部11のフレーム構成を用いれば、複数のコンバータあるいは力率改善回路に対応可能であるから、コンバータ等の構成が変わっても同一のフレーム汎用フレーム部11のフレームを用いることができる。ここまでは、本実施形態の構成は図1、2を用いて説明してきた。しかしながら、例えば本実施形態の汎用フレーム部11のフレームを用いて図4の回路図に示す構成を実現しようとした場合には、図5のような素子配置およびワイヤー接続を行えば良い。図5は図1で説明したフレームと同一のフレーム構成であり、その大きさ、配置など図1のフレームと同一である。そして、駆動IC50、IGBT56、ダイオード60、58、54、52がそれぞれ、図5に示すように配置される。このようにすれば、図5に示す力率改善回路13は図4において回路図で示す力率改善回路13と等価となる。よって、汎用フレーム部11のフレームを用いて図4の回路図に示す力率改善回路13をつくることが出来る。さらに、本実施形態の汎用フレーム部11のフレームを用いれば図6のような構成をとることも可能である。図6は、力率改善回路15とインバータを同一パッケージに実装した半導体モジュールを説明する図である。なお、図6のインバータ部10は図1のインバータ部10と同一であるから説明を省略する。図6の力率改善回路15で用いられるフレームは図1の汎用フレーム部11で用いたフレームと同一である。そして、図6では搭載される素子とそれらの配線を以下のようにしている。すなわち、第五素子搭載フレーム212には駆動IC70が搭載される。また、第六素子搭載フレーム214にはIGBT72が搭載される。さらに、第八素子搭載フレーム218にはダイオード74が搭載される。配線は、駆動IC70-IGBT72のゲート間、IGBT72のエミッタ-第七素子搭載フレーム216間、第六素子搭載フレーム214-ダイオード74間をそれぞれワイヤーで接続するように行われる。図6で示される構成を回路図化すると図7のようになる。この場合も、図1の汎用フレーム部11のフレームをそのまま使用して、図1とは異なる回路構成力率改善回路を実現している。以上の記載をまとめると、本実施形態の汎用フレーム部11のフレーム構成は、図1のように素子、ワイヤーを配置してコンバータを作成しても良いし、図5のように素子、ワイヤーを配置して力率改善回路を作成しても良い。また、図6のように素子、ワイヤーを配置して前述の力率改善回路とは異なる力率改善回路を作成しても良い。そしていずれの場合であっても汎用フレーム部11のフレームをそのまま使用できるから、同一パッケージで複数種類の製品をラインナップできるし、複数のフレームを開発、使用することに伴う工数が不要となるからコストを抑制することができる。本実施形態の半導体モジュールは、インバータと一体となってパッケージされるコンバータあるいは力率改善回路としたが、本発明においてインバータと混載されることは必須の要件ではない。すなわち、本発明は、複数の構成の異なるコンバータあるいは力率改善回路を共通のフレームを用いて形成することができる点に特徴がある。従って、コンバータあるいは力率改善回路が単独でパッケージされていても、インバータ以外と混載されていても本発明の効果が得られる。実施の形態2本実施形態は、実施形態1とは異なるフレーム構成を用いて、1のフレーム構成で複数のコンバータあるいは力率改善回路を形成できる半導体モジュールに関する。図8は本実施形態の構成を説明する模式図である。本実施形態の半導体モジュールは実施の形態1と同様にインバータ部10と汎用フレーム部98とを備える。そして、本実施形態のインバータ部10は実施の形態1で説明したインバータ部10と同様であるから説明を省略する。以後図8に示す汎用フレーム部98について説明する。汎用フレーム部98は駆動IC搭載フレーム300を備える。駆動IC搭載フレーム300は制御端子と導通するように形成される。また、駆動IC搭載フレーム300には駆動ICを搭載できる広さの広幅部が備わる。そして駆動IC搭載フレーム300には駆動IC80が搭載されている。また、駆動IC80は、駆動IC搭載フレーム300の周辺に配置された4の配線フレームとそれぞれワイヤーで接続されている。さらに、汎用フレーム部98は第一素子搭載フレーム302を備える。第一素子搭載フレーム302は図8においてT14で表される電力端子と導通するように形成される。また、第一素子搭載フレーム302にはIGBTを搭載できる広さの広幅部が備わる。そして本実施形態の第一素子搭載フレーム302にはIGBT82が搭載されている。さらに、汎用フレーム部98は第二素子搭載フレーム304を備える。第二素子搭載フレーム304は図8においてT13で表される電力端子と導通するように形成される。また、第二素子搭載フレーム304には2のダイオードを搭載できる広さの広幅部が備わる。そして本実施形態の第二素子搭載フレーム304には第一ダイオード90と第二ダイオード88が搭載されている。さらに、汎用フレーム部98は第三素子搭載フレーム306を備える。第三素子搭載フレーム306は図8においてT3で表される電力端子と導通するように形成される。また、第三素子搭載フレーム306にはダイオードとIGBTとを同時に搭載できる広さの広幅部が備わる。そして本実施形態の第三素子搭載フレーム306には第三ダイオード86が搭載されている。さらに、汎用フレーム部98は第四素子搭載フレーム308を備える。第四素子搭載フレーム308は図8においてT2で表される電力端子と導通するように形成される。また、第四素子搭載フレーム308にはダイオードとIGBTとを同時に搭載できる広さの広幅部が備わる。そして本実施形態の第四素子搭載フレーム308には第四ダイオード84が搭載されている。さらに、汎用フレーム部98には第一配線フレーム310と第二配線フレーム312が備わる。第一配線フレーム310は図8においてT1で示される電力端子と導通するように形成される。また、第二配線フレーム312は図8においてT12で示される電力端子と導通するように形成される。駆動IC80とIGBT82のゲートとはワイヤーで接続される。また、IGBT82のエミッタと第二配線フレーム312とはワイヤーで接続される。また、第一ダイオード90と第三素子搭載フレーム306とはワイヤーで接続される。また、第二ダイオード88と第四素子搭載フレーム308とはワイヤーで接続される。また、第三ダイオード86と第一配線フレーム310とはワイヤーで接続される。また、第四ダイオード84と第一配線フレーム310とはワイヤーで接続される。図9は上述の構成を備える本実施形態の回路図である。図9から分かるように汎用フレーム部98ではコンバータが形成される。このように本実施形態の半導体モジュールは、コンバータを形成する汎用フレーム部98と、インバータ部10とが同一パッケージに搭載されたものである。本実施形態の汎用フレーム部98のフレーム構成によれば、図10のような構成も可能である。図10では図8における汎用フレーム部98のフレーム構成と同一フレームによって力率改善回路124を形成する例を示している。素子とワイヤーの構成は以下の通りである。駆動IC搭載フレーム300に駆動IC110が搭載される。第二素子搭載フレーム304には第一ダイオード122と第二ダイオード120が搭載される。第三素子搭載フレーム306には第三ダイオード118と第一IGBT114が搭載される。第四素子搭載フレーム308には第四ダイオード116と第二IGBT112が搭載される。駆動IC110は第一IGBT114および第二IGBT112のゲートにそれぞれワイヤーで接続される。第一ダイオード122は第三素子搭載フレーム306とワイヤーで接続される。第二ダイオード120は第四素子搭載フレーム308とワイヤーで接続される。第三ダイオード118は第一配線フレーム310とワイヤーで接続される。第四ダイオード116は第一配線フレーム310とワイヤーで接続される。第一IGBT114および第二IGBT112のエミッタはそれぞれ第二配線フレームをワイヤーで接続される。図10の模式図で表される構成の回路図は図11である。このように、図8における汎用フレーム部98のフレーム構成と同一のフレーム構成を用いて図11で示されるような力率改善回路124を構成することができる。同じく、図8における汎用フレーム部98のフレーム構成を用いて図12、図13、図14に示すように素子及びワイヤーを配置すると、それぞれこの順にコンバータ150、力率改善回路178、力率改善回路186を形成することができる。なお、図12のコンバータ150では駆動IC152、IGBT154、ダイオード168、ダイオード160、ダイオード158、ダイオード156が図のように配置接続されている。また、図13の力率改善回路178ではダイオード176、ダイオード174、ダイオード172、ダイオード170が図のように配置接続される。また、図14の力率改善回路186では駆動IC180、IGBT182、ダイオード184が図のように配置接続される。なお、図12の構成では図2の回路図と等価な回路が作成できる。同じく図13の構成では図4の回路図、図14の構成では図7の回路図とそれぞれ等価な回路が作成されている。上述してきた図8の汎用フレーム部98、図10の力率改善回路124、図12のコンバータ150、図13の力率改善回路178、図14の力率改善回路186は全て共通のフレーム構造を用いている。そして、例えば図10の第一素子搭載フレーム302には素子が搭載されず、配線も接続されていない。図10の構成であれば第一素子搭載フレーム302は不要であるが、これは、図8、12、14で示すIGBTを搭載する回路構成に対応するために配置されるものである。この例のように単一のフレーム構成で複数のコンバータあるいは力率改善回路の構成に対応可能としておくと、フレームを複数種類準備する必要はなく、実施形態1と同様の効果、すなわちフレーム構成の同一なパッケージで複数種類の製品をラインナップでき、複数のフレームを開発、使用することに伴う工数が不要となるからコストを抑制することができる。本実施形態又は、実施の形態1を通して説明したものは、上述した思想によりさまざまな変形が考えられる。本発明の本質は複数の構成の異なるコンバータ等にも対応できるフレーム構成をあらかじめ準備しておくことである。従って汎用フレーム部として取り上げた構成に限らず他の構成であっても本発明の効果を得ることができる。