主表面を有する半導体基板と、前記主表面上に形成された、n型不純物領域およびp型不純物領域とを有するトランジスタ形成領域と、前記p型不純物領域に配置された機能用nチャネル型トランジスタと、前記n型不純物領域に配置された機能用pチャネル型トランジスタと、前記p型不純物領域の、平面視における前記機能用nチャネル型トランジスタの周辺に複数配置された第1の周辺用トランジスタと、前記n型不純物領域の、平面視における前記機能用pチャネル型トランジスタの周辺に複数配置された第2の周辺用トランジスタとを備えており、少なくとも複数の前記第1の周辺用トランジスタは、周辺用n型ゲート構造体と周辺用p型ゲート構造体とが混在するように配置される、半導体装置。前記機能用nチャネル型トランジスタおよび前記周辺用n型ゲート構造体は、n型用絶縁膜としてランタンを含んでおり、前記機能用pチャネル型トランジスタおよび前記周辺用p型ゲート構造体は、p型用絶縁膜としてアルミニウムの酸化膜を含んでいる、請求項1に記載の半導体装置。複数の前記第1および第2の周辺用トランジスタは、平面視において直線状に1列に並ぶように形成されたn型開口領域およびp型形成領域の内部に配置される、請求項1または2に記載の半導体装置。平面視において複数の前記第1および第2の周辺用トランジスタのそれぞれの配列を結んでできる直線は互いに直交する、請求項1~3のいずれかに記載の半導体装置。平面視において複数の前記第1および第2の周辺用トランジスタのそれぞれの配列を結んでできる直線は互いに鋭角で交わる、請求項1~3のいずれかに記載の半導体装置。複数の前記第1および第2の周辺用トランジスタのうち少なくとも一部は、平面視において前記周辺用n型ゲート構造体と前記周辺用p型ゲート構造体とが互いに隣接するように配置される、請求項1~5のいずれかに記載の半導体装置。半導体基板の主表面上に、n型不純物領域およびp型不純物領域を形成する工程と、前記p型不純物領域に機能用nチャネル型トランジスタを形成する工程と、前記n型不純物領域に機能用pチャネル型トランジスタを形成する工程と、前記p型不純物領域の、平面視における前記機能用nチャネル型トランジスタ以外の領域に複数の第1の周辺用トランジスタを形成する工程と、前記n型不純物領域の、平面視における前記機能用pチャネル型トランジスタ以外の領域に複数の第2の周辺用トランジスタを形成する工程とを備えており、少なくとも複数の第1の周辺用トランジスタは、周辺用n型ゲート構造体と周辺用p型ゲート構造体とが混在するように形成される、半導体装置の製造方法。前記機能用nチャネル型トランジスタおよび前記周辺用n型ゲート構造体は、n型用絶縁膜としてランタンを含んでおり、前記機能用pチャネル型トランジスタおよび前記周辺用p型ゲート構造体は、p型用絶縁膜としてアルミニウムの酸化膜を含んでいる、請求項7に記載の半導体装置の製造方法。前記n型不純物領域および前記p型不純物領域を形成する工程においては、前記n型不純物領域およびp型不純物領域の面積の和の55を超えるように前記p型不純物領域が形成され、前記第1および第2の周辺用トランジスタを形成する工程においては、前記機能用nチャネル型トランジスタおよび前記第1および第2の周辺用トランジスタのうちの前記周辺用n型ゲート構造体が形成されるn型開口領域の面積が、前記n型不純物領域および前記p型不純物領域の面積の和の55以下となるように前記n型開口領域が形成される、請求項7に記載の半導体装置の製造方法。前記第1および第2の周辺用トランジスタを形成する工程においては、前記機能用nチャネル型トランジスタの形成領域の平面視における面積および前記機能用pチャネル型トランジスタの形成領域の平面視における面積のデータを基準の面積と比較した結果に応じて、前記周辺用n型ゲート構造体が形成される前記n型開口領域の平面視における面積を調整する、請求項9に記載の半導体装置の製造方法。複数の前記第1および第2の周辺用トランジスタは、平面視において直線状に1列に並ぶように形成された前記n型開口領域およびp型形成領域の内部に形成される、請求項9または10に記載の半導体装置の製造方法。平面視において複数の前記第1および第2の周辺用トランジスタのそれぞれの配列を結んでできる直線は互いに直交する、請求項7~11のいずれかに記載の半導体装置の製造方法。平面視において複数の前記第1および第2の周辺用トランジスタのそれぞれの配列を結んでできる直線は互いに鋭角で交わる、請求項7~11のいずれかに記載の半導体装置の製造方法。複数の前記第1および第2の周辺用トランジスタのうち少なくとも一部は、平面視において前記周辺用n型ゲート構造体と前記周辺用p型ゲート構造体とが互いに隣接するように配置される、請求項7~13のいずれかに記載の半導体装置の製造方法。CMISトランジスタにおいては近年、各トランジスタに用いられるゲート絶縁膜の誘電率を高くする要請がある。このためnチャネル型トランジスタにはたとえばランタンLa系の仕事関数金属膜、pチャネル型トランジスタにはたとえば酸化アルミニウムAlO系の仕事関数金属膜が、高誘電率のゲート絶縁膜として用いられることがある。従来から設計されるCMISトランジスタにおいては、たとえばp型シリコンの基板にn型ウェル領域や必要に応じてp型ウェル領域が形成されることにより、p型シリコンの基板にn型不純物領域とp型不純物領域とが並列する構成を有している。このようにウェル領域に基づいてトランジスタの形成領域を区画する場合、一般的にp型ウェル領域が全体の55~80程度と、n型ウェル領域に比べて大きな割合となる。このため形成されるトランジスタは、正規の機能用のトランジスタ、ダミーパターンともに、nチャネル型トランジスタの割合が高くなる。ここで上記のランタン系の高誘電率の絶縁膜を有するnチャネル型トランジスタを形成する場合、当該絶縁膜の形成時に、レジストを用いたパターニングを行なえば、形成される絶縁膜に異物が付着される可能性がある。すなわち通常の写真製版技術の後のエッチングによりゲート絶縁膜がパターニングされる際に、ゲート絶縁膜やゲート電極の側面エッジ部にフッ化ランタンLaFの異物が付着される可能性がある。フッ化ランタンの異物が付着されると、当該nチャネル型トランジスタの性能が低下し、不良の発生を誘発する。特許文献1にはこのような問題およびそれを解決する手段が具体的に記載されていない。本発明は以上の問題に鑑みなされるものである。その目的は、高誘電率の絶縁膜を有するnチャネル型トランジスタやpチャネル型トランジスタを有する半導体装置において、nチャネル型トランジスタのゲート絶縁膜の側面への異物の付着を抑制する半導体装置、およびその製造方法を提供することである。本発明の一実施例による半導体装置は以下の構成を備えている。上記半導体装置は、主表面を有する半導体基板と、主表面上に形成された、n型不純物領域およびp型不純物領域とを有するトランジスタ形成領域と、p型不純物領域に配置された機能用nチャネル型トランジスタと、n型不純物領域に配置された機能用pチャネル型トランジスタと、p型不純物領域の、平面視における機能用nチャネル型トランジスタの周辺に複数配置された第1の周辺用トランジスタと、n型不純物領域の、平面視における機能用pチャネル型トランジスタの周辺に複数配置された第2の周辺用トランジスタとを備えている。少なくとも複数の上記第1の周辺用トランジスタは、周辺用n型ゲート構造体と周辺用p型ゲート構造体とが混在するように配置される。本発明の一実施例による半導体装置の製造方法は以下の工程を備えている。まず半導体基板の主表面上に、n型不純物領域およびp型不純物領域が形成される。上記p型不純物領域に機能用nチャネル型トランジスタが形成される。上記n型不純物領域に機能用pチャネル型トランジスタが形成される。上記p型不純物領域の、平面視における機能用nチャネル型トランジスタ以外の領域に複数の第1の周辺用トランジスタが形成される。上記n型不純物領域の、平面視における機能用pチャネル型トランジスタ以外の領域に複数の第2の周辺用トランジスタが形成される。少なくとも複数の第1の周辺用トランジスタは、周辺用n型ゲート構造体と周辺用p型ゲート構造体とが混在するように形成される。本実施例の半導体装置およびその製造方法によれば、第1の周辺用トランジスタの一部は周辺用p型ゲート構造体となる。すなわち、第1の周辺トランジスタ全体に対する周辺用n型ゲート構造体の割合が小さくなる。このため、nチャネル型トランジスタがランタン系の絶縁膜を有する場合においても、nチャネル型トランジスタの絶縁膜の側面に異物が付着される可能性が低減され、当該半導体装置の歩留まり低下などが抑制される。以下、本発明の実施の形態について図に基づいて説明する。実施の形態1図1を参照して、本実施の形態における半導体装置は、半導体基板の主表面上に、NMIS領域とPMIS領域とが形成された構成となっている。たとえばNMIS領域とPMIS領域とを合わせた、図1に示す平面視における略正方形状の1つの領域が、トランジスタ形成領域として形成され、1つの半導体チップを構成する。なお半導体基板は、たとえばp型のシリコン単結晶からなる基板であることが好ましい。NMIS領域にはnチャネル型トランジスタとして機能する機能用NMISトランジスタ機能用nチャネル型トランジスタが形成されるため、p型ウェル領域PWLp型不純物領域が形成されている。同様にPMIS領域にはpチャネル型トランジスタとして機能する機能用PMISトランジスタ機能用pチャネル型トランジスタが形成されるため、n型ウェル領域NWLn型不純物領域が形成されている。図1~図3を参照して、NMIS領域の機能用NMISトランジスタは、n型活性領域ACNとn型ゲート電極GTNとを有するいわゆるNMIS構造を含んでいる。なおここでn型活性領域ACNとは、nチャネル型MISトランジスタを構成するソース領域およびドレイン領域となる領域を意味する。またここでn型ゲート電極GTNとは、nチャネル型MISトランジスタを構成する上部電極とその下部のゲート絶縁膜とを合わせた領域を意味する。なお図2および図3の断面図は、ゲート電極の断面構造を示すものであり、活性領域については図示が省略されている。同様にPMIS領域の機能用PMISトランジスタは、p型活性領域ACPとp型ゲート電極GTPとを有するいわゆるPMIS構造を含んでいる。なおここでp型活性領域ACPとは、pチャネル型MISトランジスタを構成するソース領域およびドレイン領域となる領域を意味する。またここでp型ゲート電極GTPとは、pチャネル型MISトランジスタを構成する上部電極とその下部のゲート絶縁膜とを合わせた領域を意味する。NMIS領域のうち機能用NMISトランジスタ以外の領域には、複数のダミー用トランジスタ第1の周辺用トランジスタとして、ダミー用NMISトランジスタ周辺用n型ゲート構造体と、ダミー用PMISトランジスタ周辺用p型ゲート構造体とが混在するように配置されている。第1の周辺用トランジスタとは、NMIS領域に形成されるすべてのダミー用NMISトランジスタおよびダミー用PMISトランジスタを指すものとする。ダミー用NMISトランジスタは、ダミー用n型活性領域ACNDとダミー用n型ゲート電極GTNDとを有するいわゆるNMIS構造を含んでいる。またダミー用PMISトランジスタは、ダミー用p型活性領域ACPDとダミー用p型ゲート電極GTPDとを有するいわゆるPMIS構造を含んでいる。ダミー用NMISトランジスタおよびダミー用PMISトランジスタは、機能用NMISトランジスタの周辺に、互いに間隔を空けて形成されている。またPMIS領域のうち機能用NMISトランジスタ以外の領域には、複数のダミー用トランジスタ第2の周辺用トランジスタとして、NMIS領域と同様にダミー用NMISトランジスタとダミー用PMISトランジスタとが混在するように配置されている。第2の周辺用トランジスタとは、PMIS領域のダミー用トランジスタすべてを指すものとする。ここでダミー用NMISPMISトランジスタは、ダミー用活性領域とダミー用ゲート電極、ゲート絶縁膜からなる構造体である点で、機能用NMISPMISトランジスタと同様である。しかしダミー用NMISPMISトランジスタは、機能用NMISPMISトランジスタのようにトランジスタとしての機能を備えない、単にトランジスタと同様の構造体であってもよい。主に図1を参照して、上記のNMIS構造を有する機能用NMISトランジスタおよびダミー用NMISトランジスタにおいて、平面視における活性領域ACN、ACNDの周囲にはNMIS構造形成領域NMRn型開口領域が形成されている。NMIS構造形成領域NMRとはn型ゲート電極GTN、GTNDと活性領域ACN、ACNDとを有するNMIS構造が形成される領域である。通常はNMIS構造形成領域NMRは、活性領域ACN、ACNDよりも広い。すなわち機能用NMISトランジスタやダミー用NMISトランジスタは、NMIS構造形成領域NMRの内部に形成される。また同様に、PMIS構造を有する機能用PMISトランジスタおよびダミー用PMISトランジスタにおいて、平面視における活性領域ACP、ACPDの周囲はPMIS構造形成領域PMRp型形成領域が形成されている。PMIS構造形成領域PMRとはp型ゲート電極GTP、GTPDと活性領域ACP、ACPDとを有するPMIS構造が形成される領域である。通常はPMIS構造形成領域PMRは、活性領域ACP、ACPDよりも広い。すなわち機能用PMISトランジスタやダミー用PMISトランジスタは、PMIS構造形成領域PMRの内部に形成される。なお図を見やすくするため、ダミー用PMISトランジスタの活性領域ACPDの周囲にはPMIS構造形成領域PMRの図示がなされていない。しかしダミー用トランジスタが形成される領域における、NMIS構造形成領域NMR以外の領域はPMIS構造形成領域PMRである。以上の態様でNMIS領域、PMIS領域ともにNMIS構造形成領域NMRとPMIS構造形成領域PMRとの両方が形成される。このため図1においてはNMIS領域、PMIS領域ともにダミー用NMISトランジスタとダミー用PMISトランジスタとが混在している。ここで一般にNMIS領域はPMIS領域よりも、半導体基板の主表面上にて占める面積の割合が大きく、具体的には上記NMIS領域の面積は、トランジスタ形成領域全体の面積の55を超え80以下となる。すなわち逆に、上記PMIS領域の面積は、トランジスタ形成領域全体の面積の20以上45未満となる。このときのNMIS構造形成領域NMRの面積の和は、NMIS領域とPMIS領域との面積の和トランジスタ形成領域の全体の面積の55以下であることが好ましく、50であることがより好ましい。NMIS領域、PMIS領域ともに、複数のダミー用トランジスタは、図1の上下方向に関して、仮想の直線l上にゲート電極GTND、GTPDが揃うように配置されるのではなく、直線lから互いに位置がずれるように配置されている。これに対してこれらのダミー用トランジスタは、図1の左右方向に関しては、仮想の直線m上にゲート電極GTND、GTPDがすべて同様に揃うように、直線状に並んでいる。このような構成とするために、図1のNMIS領域の下方において、複数のダミー用NMISトランジスタは、1本の直線状のNMIS構造形成領域NMRに重なるように配置されている。NMIS構造形成領域NMRが間引かれた領域としてのPMIS構造形成領域PMRについても同様に1本の直線状に配置されており、このPMIS構造形成領域PMRに重なるように複数のダミー用PMISトランジスタが直線状に並んでいる。このように、ダミー用NMISトランジスタとダミー用PMISトランジスタとのそれぞれが直線状に並ぶように配置されることにより、NMIS領域においてダミー用NMISトランジスタとダミー用PMISトランジスタとが混在している。ただしNMIS領域、PMIS領域ともに、図1における機能用トランジスタの右側に上下方向1列に並ぶダミー用トランジスタは、ダミー用NMISトランジスタとダミー用PMISトランジスタとが交互に並ぶように互いに隣接するように配置されている。このように互いに隣り合うダミー用トランジスタにおいて、NMIS構造とPMIS構造とが連続しないように配置される領域も存在する。このようにすれば、当該領域のダミー用活性領域ACND、ACPDを形成する際の写真製版技術に用いる注入レジストの剥離が容易になる。これはNMIS構造形成領域NMRとPMIS構造形成領域PMRとが主表面上において小さい面積となるため、当該注入レジストのパターン表面上への付着力が小さくなるためである。上記のNMIS構造を有する機能用NMISトランジスタおよびダミー用NMISトランジスタにおいては、ゲート電極GTN、GTNDは以下の積層構造からなる。すなわち主に図2および図3を参照して、ゲート電極GTN、GTNDは、ゲート絶縁膜LIn型用絶縁膜、金属電極GE、多結晶シリコン電極PEがこの順に積層された構造を有している。また上記のPMIS構造を有する機能用PMISトランジスタおよびダミー用PMISトランジスタにおいては、ゲート電極GTP、GTPDは以下の積層構造からなる。すなわちゲート電極GTP、GTPDは、ゲート絶縁膜HKp型用絶縁膜、仕事関数金属膜WFFp型用絶縁膜、金属電極GE、多結晶シリコン電極PEがこの順に積層された構造を有している。上記のNMIS構造におけるゲート絶縁膜LIは、たとえば高誘電率のハフニウムHf、珪素SiやジルコニウムZrの酸化物からなる薄膜と、ランタンからなる薄膜とが拡散することにより形成された、ランタンを含む絶縁膜である。また上記のPMIS構造におけるゲート絶縁膜HKは、たとえば高誘電率のハフニウムHf、珪素SiやジルコニウムZrの酸化物からなる薄膜と、たとえば酸化アルミニウムアルミニウムの酸化膜とが拡散することにより形成された、アルミニウムを含む絶縁膜である。さらに金属電極GEは、たとえば窒化チタンTiNからなる薄膜である。なお図1の上面図においては、半導体基板SUBの主表面上でのNMIS領域、PMIS領域の面積比、各領域に機能用トランジスタが形成されること、各領域に複数のダミー用トランジスタが配置される態様のみ記載している。つまり機能用トランジスタの面積占有率や数量、位置などは表わしていない。具体的には、図1には機能用NMISトランジスタと機能用PMISトランジスタとが1つずつ図示されているが、実際には両者とも複数形成される。また図2や図3の断面図においては、上記のp型ウェル領域PWLやn型ウェル領域NWLトランジスタ形成領域や各MISトランジスタが半導体基板SUBの主表面上に形成されることを明示するため、図1の端部に半導体基板SUBが示されている。次に、本実施の形態の半導体装置として、図1~図3に示すトランジスタ形成領域の製造方法について、図4~図13を用いて説明する。図4および図5を参照して、まず図1~図3に示すように、たとえば半導体チップを構成する、p型シリコンの半導体基板SUBの主表面上が、NMIS領域とPMIS領域とに区画される。ここでNMIS領域の平面視における面積が、NMIS領域とPMIS領域との面積の和の55を超えるように、より好ましくは55を超え80以下となるように区画されることが好ましい。次に、半導体基板SUBの一方図の上側の主表面上、より具体的には半導体基板SUBの一方の主表面から内部の所望の厚み分の領域に、たとえば通常の写真製版技術およびイオン注入技術により、p型ウェル領域PWLとn型ウェル領域NWLとが形成される。また上記のNMIS構造やPMIS構造を形成しようとする領域の周囲には、分離絶縁膜SIが形成される。分離絶縁膜SIはたとえばシリコン酸化膜SiO2により形成され、後に形成される隣り合うトランジスタ間を電気的に分離するものである。上記のウェル領域NWL、PWLや分離絶縁膜SIが形成された半導体基板SUBの主表面上に、通常の成膜方法により、ゲート絶縁膜HK、仕事関数金属膜WFF、金属電極GEがこの順に形成される。その後、通常の写真製版技術により、機能用NMISトランジスタおよびダミー用NMISトランジスタのNMIS構造形成領域NMRが形成される領域において開口されたレジストパターンRSが形成される。図4に示すとおり、NMIS領域でもレジストパターンRSが開口されない領域PMIS構造形成領域PMRとなる領域が形成される。また図5に示すとおり、PMIS領域でもレジストパターンRSが開口される領域NMIS構造形成領域NMRとなる領域が形成される。このため最終的に、NMIS領域、PMIS領域ともにNMIS構造とPMIS構造とのダミー用トランジスタが混在するように形成される。図6および図7を参照して、通常のエッチングにより、図4および図5のレジストパターンRSの開口部の金属電極GEおよび仕事関数金属膜WFFが除去される。図8および図9を参照して、図6および図7の工程で形成されたパターンの全面に、通常の成膜方法により、たとえばランタン系薄膜LOが堆積される。図10および図11を参照して、まず金属電極GEと仕事関数金属膜WFFとが除去された領域において、ランタン系薄膜LOを構成する材料が、その下のゲート絶縁膜HKの内部に拡散され、単一の絶縁膜としてのランタン絶縁膜LIが形成される。ここでランタン系薄膜LOは、たとえば熱拡散により、ゲート絶縁膜HKの各位置に対して濃度がゆるやかに勾配するように拡散される。その後、図6および図7の工程において除去されなかった金属電極GEおよび仕事関数金属膜WFFの上のランタン系薄膜LOが除去される。次にここで形成されたパターンの全面に、通常の成膜方法により、上記の金属電極GEと同一の材質からなる金属電極GEおよび多結晶シリコン電極PEが形成される。なお図10および図11においては、ランタン絶縁膜LI上と仕事関数金属膜WFF上との金属電極GEの厚みの差は無視している。図12および図13を参照して、通常の写真製版技術およびエッチングにより、ゲート絶縁膜HK、LIと仕事関数金属膜WFFと金属電極GEと多結晶シリコン電極PEとのそれぞれがパターニングされる。このようにして、n型ゲート電極GTN、p型ゲート電極GTP、ダミー用n型ゲート電極GTND、ダミー用p型ゲート電極GTPDのそれぞれが形成される。このように各種ゲート電極が形成された後、当該半導体基板SUB全体が洗浄される。図14および図15を参照して、通常の写真製版技術およびイオン注入技術を用いてゲート絶縁膜GIが形成された領域の周囲図の左右側にはn型不純物NR図1の活性領域ACN、ACNDに相当および低濃度n型不純物NNRが形成される。同様に、ゲート絶縁膜HKが形成された領域の周囲図の左右側にはp型不純物PR図1の活性領域ACP、ACPDに相当および低濃度p型不純物PPRが形成される。以上により、各機能用トランジスタおよびダミー用トランジスタのNMIS構造やPMIS構造が形成される。NMIS構造は図4および図5の工程において、レジストパターンRSが除去された領域に形成され、PMIS構造は図4および図5の工程において、レジストパターンRSが除去されなかった領域に形成される。その後、各ゲート電極の周囲図14および図15の左右側には、たとえばエッチバックにより、たとえばシリコン酸化膜よりなる側壁絶縁膜SWが形成される。また各ゲート電極および不純物の表面上にはシリサイド層SCが形成される。シリサイド層SCは、パターンの表面全面を覆うように高融点金属層を形成した後に熱処理を加えて高融点金属とシリコンとを反応させることにより形成される。さらにその後、たとえばCVDChemicalVaporDeposition法を用いてシリコン酸化膜からなる層間絶縁膜II1が形成される。その後、当該層間絶縁膜II1がCMPChemicalMechanicalPolishingと呼ばれる化学機械的研磨法により上面が平坦となるように研磨される。さらに通常の写真製版技術およびエッチング技術により、層間絶縁膜II1にコンタクトホールが形成される。コンタクトホールの内部の側面はたとえばタンタルTaなどからなるバリアメタルBRLで覆われ、コンタクトホールの内部はたとえばタングステンWよりなる導電膜C1で充填される。さらに通常の写真製版技術およびエッチング技術により、たとえばアルミニウムAlからなる金属配線M1が形成される。金属配線M1はコンタクトC1を通じてn型不純物NR、p型不純物PRに電気的に接続されるように形成される。さらに層間絶縁膜II1、金属配線M1上に層間絶縁膜II2が形成される。その後もさらに上部の層が積層されてもよいが、ここでは説明を省略する。次に、特に各々のダミー用MISトランジスタにおいて、NMIS構造およびPMIS構造のいずれを採択するかを決定する工程について説明する。図16を参照して、図4および図5の工程において、レジストパターンRSが開口されたNMIS構造形成領域NMRの範囲を決定する際に、以下に示す各処理がなされる。まずたとえばグロー放電発光分光法を用いて分析された、任意のトランジスタ形成領域の表面上のGDSGlowDischargeSpectroscopyデータにより、トランジスタ形成領域GDSで分析された領域内のNMIS構造形成領域NMRの、平面視における面積の割合開口率が算出される。その結果がたとえば所望の値である55以下であれば、当該トランジスタ形成領域の製造工程のうち、上記図4および図5のレジストパターンRSを形成するマスクをそのまま用いるすなわちダミー用NMISトランジスタを追加で形成しない。ただし上記の結果がたとえば所望の値よりも高く55を超えていれば、ダミー用NMISトランジスタを形成する領域を減らす調整を行なう。より具体的には、以下に述べる手順を用いた算出がなされる。ここでたとえば、NMIS領域における機能用NMISトランジスタが形成されるためのNMIS構造形成領域NMRの大きさが、トランジスタ形成領域全体の20であり、PMIS領域における機能用PMISトランジスタが形成されるためのPMIS構造形成領域PMRの大きさが、トランジスタ形成領域全体の20である場合を考える。なおこのときの、全体に対するNMIS構造形成領域NMRの所望の面積割合は50であると仮定する。上記の場合、ダミー用トランジスタが形成される領域は、基板全体の60を占めており、ダミー用トランジスタが形成される領域のうち半分、つまり基板全体の30がダミー用NMISトランジスタであることが好ましい。これは、機能用NMISトランジスタのNMRの面積割合ダミーの面積割合/X=50のXの値を調整割合として求めることにより算出可能であり、ここでは2060/X=50よりX=2と求められる。したがって、ダミー用トランジスタが形成される領域全体のうち1/2がダミー用NMISトランジスタとなるように、ダミー用トランジスタが形成される領域にNMIS構造形成領域NMRが形成される。このため図1に示すように、機能用トランジスタの右側に上下方向1列に並ぶダミー用トランジスタは、ダミー用NMISトランジスタとダミー用PMISトランジスタとが交互に並ぶように互いに隣接するように配置されている。また機能用トランジスタの下側に直線状に並ぶダミー用トランジスタは、ダミー用NMISトランジスタとダミー用PMISトランジスタとが1列ずつ交互に配置されている。このように1列ずつ直線状にNMIS構造形成領域NMR、PMIS構造形成領域PMRのいずれかとなるよう調整すれば、ダミー用トランジスタ全体の約半分がダミー用NMISトランジスタとなるように調整する工程がより容易になされる。なお実際には、図1の機能用トランジスタの下側のダミー用NMISトランジスタが2列であるのに対し、ダミー用PMISトランジスタが1列である。したがってダミー用トランジスタ全体の過半数がNMISトランジスタとなっている。しかし全体として、ダミー用NMISトランジスタは、ダミー用トランジスタ全体の約半分となっている。以上のように、トランジスタ形成領域における、n型開口領域の割合が55以下あるいは50となるように、n型開口領域の平面視における面積が調整される。ここで上記のように、トランジスタ形成領域全体のうち55を超える領域の領域がNMIS領域となっている。このため少なくともNMIS領域の一部にはPMIS構造形成領域PMRが形成され、NMIS領域にはNMIS構造形成領域NMRとPMIS形成領域とPMRとが混在するように形成される。次に、本実施の形態の比較例である図17~図23と比較しながら、本実施の形態の作用効果について説明する。図17および図18を参照して、比較例の半導体装置においては、本実施の形態と同様の面積割合で区画されたNMIS領域とPMIS領域とが形成されている。また比較例の半導体装置においても、複数のダミー用トランジスタは、本実施の形態と同様に配置されている。ただし比較例においては、NMIS領域のすべての機能用トランジスタおよびダミー用トランジスタは、NMIS構造を有する機能用NMISトランジスタおよびダミー用NMISトランジスタである。また比較例においては、PMIS領域のすべての機能用トランジスタおよびダミー用トランジスタは、PMIS構造を有する機能用PMISトランジスタおよびダミー用PMISトランジスタである。このため比較例においては、たとえばNMIS領域がトランジスタ形成領域全体の55を超え80以下の面積割合を占める場合には、NMIS構造形成領域NMRも全体の55を超える面積割合を有する。図19~図23を参照して、図17および図18に示す構造の製造方法については、上記の図4~図13に示す本実施の形態の構造の製造方法と基本的に同様である。図19の工程は図4、図5の工程に、図20の工程は図6、図7の工程に、図21の工程は図8、図9の工程に、図22の工程は図10、図11の工程に、図23の工程は図12、図13の工程に、それぞれ対応する。なお図19~図23においては、機能用/ダミー用の別を問わず、NMIS構造のゲート電極GTNとPMIS構造のゲート電極GTPとを1つずつ形成する態様が図示されている。図19に示すとおり、比較例においてはNMIS領域の全体においてレジストパターンRSが開口され、PMIS領域はまったくレジストパターンRSが開口されない。比較例のように、トランジスタ形成領域全体に対するNMIS構造形成領域NMRの面積割合が55を超えるなど高く、かつ高誘電率のランタン絶縁膜LIが用いられる場合には、図23に示すように、ゲート電極GTNがパターニングされる際に、ゲート絶縁膜としてのランタン絶縁膜LIの側面上に異物FRNが付着することがある。この異物は、ゲート電極をパターニングする際に用いられるフッ素Fを含有するエッチングガスが、ランタン絶縁膜LIと反応することにより形成される。この異物はフッ化ランタンからなる。ところが本実施の形態のように、トランジスタ形成領域全体に対するNMIS構造形成領域NMRの面積割合を50程度55以下と少なくすれば、ダミー用NMISトランジスタが形成される割合が減少する。本発明の発明者は鋭意研究の末、NMIS構造すなわちランタン絶縁膜LIを有するトランジスタが形成される割合を減少すれば、上記の異物FRNが発生する可能性が低減されることを見出した。このため本実施の形態のようにNMIS領域においても一部のダミー用トランジスタをPMIS構造に形成すれば、NMIS構造のゲート絶縁膜として高誘電率のランタン絶縁膜LIが用いられた場合においても、上記の異物FRNの発生を抑制することができる。上記の異物FRNが発生すれば、たとえば機能用トランジスタのゲート電極とコンタクトホールとが当該異物FRNを介してショートする可能性がある。このため本実施の形態により異物FRNの発生が抑制できれば、上記のショートが回避できるため、異物FRNによるトランジスタの歩留まり低下が抑制できる。なおNMIS構造における、n型用絶縁膜としての高誘電率のゲート絶縁膜LIは、ランタンのほかにマグネシウムMgやイットリウムYを含む絶縁体材料MgO2やY2O3からなるものであってもよい。マグネシウムやイットリウムを含む絶縁体材料が形成される場合においても、当該絶縁膜LIの側面に異物が付着される可能性がある。また、各種ゲート電極が形成された後、次工程に進める前に半導体基板SUB全体が洗浄されるが、ゲート電極が形成されてから洗浄工程がなされるまでの半導体基板SUBの引き置き時間が長くなったとしても、ランタン絶縁膜LI上に異物FRNが付着することが抑制される。このため本実施の形態においては、たとえば比較例に比べて、上記引きおき時間を長くすることができ、その結果、形成される半導体装置の品質をより安定させることができる。なおNMIS構造形成領域の面積割合は、ダミー用トランジスタを用いて調整される。ここでダミー用トランジスタは、トランジスタ上の層間絶縁膜などをCMPにより平坦化する際の平坦性を高めるために形成されるものである。したがってダミー用トランジスタは、必ずしも実際のトランジスタとして動作する必要がない。このためNMIS領域のp型ウェル領域PWLにダミー用PMISトランジスタが形成されても、半導体装置の機能上は問題がない。実施の形態2本実施の形態は、実施の形態1と比較して、複数のダミー用トランジスタおよびNMIS構造形成領域NMRの配置において異なっている。以下、図24~図27を用いて、本実施の形態の半導体装置の構成について説明する。図24~図27を参照して、本実施の形態のいずれの実施例の半導体装置においても、本実施の形態1と同様の面積割合で区画されたNMIS領域とPMIS領域とが形成されている。そして少なくともNMIS領域のダミー用トランジスタには、NMIS構造とPMIS構造との両方が混在している。ただし本実施の形態では、NMIS領域、PMIS領域ともに、複数のダミー用トランジスタは、図24~図27の上下方向に関して、仮想の直線l図24参照上にゲート電極GTND、GTPDが揃うように配置される。これに対してこれらのダミー用トランジスタは、図24~図27の左右方向に関しては、仮想の直線m図24参照上に同様に揃うように直線状に並んでおらず、直線mから互いに位置がずれるように配置されている。以上のようにダミー用トランジスタが配置される本実施の形態において、たとえば機能用NMISトランジスタのNMIS構造形成領域の大きさが、トランジスタ形成領域全体の20であり、機能用PMISトランジスタのPMIS構造形成領域の大きさが、トランジスタ形成領域全体の20である場合を考える。なおこのときの、全体に対するNMIS構造形成領域NMRの所望の面積割合は50であると仮定する。上記の場合、ダミー用トランジスタが形成される領域は、基板全体の60を占めており、ダミー用トランジスタが形成される領域のうち半分、つまり基板全体の30がダミー用NMISトランジスタであることが好ましい。これは、機能用NMISトランジスタのNMRの面積割合ダミーの面積割合/X=50のXの値を調整割合として求めることにより算出可能であり、ここでは2060/X=50よりX=2と求められる。従って上記の場合、図24の第1実施例に示すように、ダミー用NMISトランジスタとダミー用PMISトランジスタとが1列ずつ交互に直線状に配置されることが好ましい。このようにすれば、ダミー用トランジスタが形成される領域全体のうち1/2がダミー用NMISトランジスタとなるように、直線状に1列ずつ交互にダミー用NMIS構造形成領域NMRとダミー用PMIS構造形成領域PMRとが形成される。次に、たとえば機能用NMISトランジスタのNMIS構造形成領域の大きさが、トランジスタ形成領域全体の30であり、機能用PMISトランジスタのPMIS構造形成領域の大きさが、トランジスタ形成領域全体の10である場合を考える。なおこのときの、全体に対するNMIS構造形成領域NMRの所望の面積割合は50であると仮定する。上記の場合、ダミー用トランジスタが形成される領域は、基板全体の60を占めており、ダミー用トランジスタが形成される領域の1/3、つまり基板全体の20がダミー用NMISトランジスタであることが好ましい。これは、機能用NMISトランジスタのNMRの面積割合ダミーの面積割合/X=50のXの値を調整割合として求めることにより算出可能であり、ここでは3060/X=50よりX=3と求められる。従って上記の場合、図25の第2実施例に示すように、ダミー用NMISトランジスタとダミー用PMISトランジスタとが概ね1:2の割合になるように直線状に配置されることが好ましい。このようにすれば、ダミー用トランジスタが形成される領域全体のうち1/3がダミー用NMISトランジスタとなるように、直線状にダミー用NMIS構造形成領域NMRとダミー用PMIS構造形成領域PMRとが形成される。次に、たとえば機能用NMISトランジスタのNMIS構造形成領域の大きさが、トランジスタ形成領域全体の40であり、機能用PMISトランジスタのPMIS構造形成領域の大きさが、トランジスタ形成領域全体の10である場合を考える。なおこのときの、全体に対するNMIS構造形成領域NMRの所望の面積割合は50であると仮定する。この場合についても上記と同様に考えれば、調整割合Xは、4050/X=50よりX=5と求められる。したがってこの場合、図26の第3実施例に示すように、ダミー用NMISトランジスタとダミー用PMISトランジスタとが概ね14の割合になるように直線状に配置されることが好ましい。このようにすれば、ダミー用トランジスタが形成される領域全体のうち1/5がダミー用NMISトランジスタとなる。次に、たとえば機能用NMISトランジスタのNMIS構造形成領域の大きさが、トランジスタ形成領域全体の10であり、機能用PMISトランジスタのPMIS構造形成領域の大きさが、トランジスタ形成領域全体の30である場合を考える。なおこのときの、全体に対するNMIS構造形成領域NMRの所望の面積割合は50であると仮定する。この場合についても上記と同様に考えれば、調整割合Xは、1060/X=50よりX=1.5と求められる。したがってこの場合、図27の第4実施例に示すように、ダミー用NMISトランジスタとダミー用PMISトランジスタとが概ね21の割合になるように直線状に配置されることが好ましい。このようにすれば、ダミー用トランジスタが形成される領域全体のうち2/3がダミー用NMISトランジスタとなる。なお図24~図27においても図1と同様に、正確には所望の面積割合に対して誤差が存在するが、凡そ所望の面積割合となるようにダミー用NMISトランジスタおよびダミー用PMISトランジスタが配分されている。図24~図27において、上記以外は実施の形態1の半導体装置とほぼ同じであるため、図24~図27において実施の形態1と同一の要素については同一の符号を付し、その説明を繰り返さない。以上のような構成を有する本実施の形態は、実施の形態1と同様の作用効果を有する。具体的には、本実施の形態においても、特にNMIS領域において、実施の形態1と同様にダミー用トランジスタはダミー用NMISトランジスタとダミー用PMISトランジスタとが混在している。このためたとえばNMIS領域のダミー用トランジスタがすべてNMIS構造を有する場合に比べて、NMIS構造が形成されるトランジスタの割合が減少する。したがって実施の形態1と同様に、NMIS構造のゲート絶縁膜が高誘電率のランタン絶縁膜からなる場合において、当該ランタン絶縁膜LIの側面に異物が付着する可能性を低減することができる。また上記の算出方法を用いて、ダミー用トランジスタのNMIS構造形成領域NMRとPMIS構造形成領域PMRとの配分を、ダミー用トランジスタの並ぶ列ごとに決定すれば、簡単に上記の異物が付着する可能性を低減する構成を形成することができる。本発明の実施の形態2は、以上に述べた各点についてのみ、本発明の実施の形態1と異なる。すなわち、本発明の実施の形態2について、上述しなかった構成や条件、手順や効果などは、全て本発明の実施の形態1に準ずる。実施の形態3本実施の形態は、実施の形態1と比較して、複数のダミー用トランジスタおよびNMIS構造形成領域NMRの配置において異なっている。以下、図28~図29を用いて、本実施の形態の半導体装置の構成について説明する。図28~図29を参照して、本実施の形態のいずれの実施例の半導体装置においても、本実施の形態1と同様の面積割合で区画されたNMIS領域とPMIS領域とが形成されている。そして少なくともNMIS領域のダミー用トランジスタには、NMIS構造とPMIS構造との両方が混在している。ただし本実施の形態では、NMIS領域、PMIS領域ともに、複数のダミー用トランジスタは、図28~図29の上下方向に関して、仮想の直線l図28参照上にゲート電極GTND、GTPDが揃うように配置される。さらにこれらのダミー用トランジスタは、図28~図29の左右方向に関しては、仮想の直線m図28参照上にゲート電極GTND、GTPDがすべて同様に揃うように、直線状に並んでいる。直線lと直線mとは互いにほぼ直交する。したがって本実施の形態においては、ダミー用トランジスタの配列を結んでできる直線同士が互いにほぼ直交する。以上のようにダミー用トランジスタが配置される本実施の形態において、たとえば機能用NMISトランジスタのNMIS構造形成領域の大きさが、トランジスタ形成領域全体の20であり、機能用PMISトランジスタのPMIS構造形成領域の大きさが、トランジスタ形成領域全体の20である場合を考える。なおこのときの、全体に対するNMIS構造形成領域NMRの所望の面積割合は50であると仮定する。この場合、上記の実施の形態と同様に考えれば、調整割合Xは、2060/X=50よりX=2と求められる。したがって、ダミー用NMISトランジスタがダミー用トランジスタ全体の約1/2となるように形成されることが好ましい。すなわちたとえばダミー用NMISトランジスタとダミー用PMISトランジスタとが1列ずつ交互に直線状に配置されることが好ましい。このときたとえば図28の第1実施例に示すように、NMIS構造形成領域NMRとPMIS構造形成領域PMRとが、図28の左右方向に延びる直線状に形成されてもよい。あるいは図29の第2実施例に示すように、NMIS構造形成領域NMRとPMIS構造形成領域PMRとが、図29の上下方向に延びる直線状に形成されてもよい。図28~図29において、上記以外は実施の形態1の半導体装置とほぼ同じであるため、図28~図29において実施の形態1と同一の要素については同一の符号を付し、その説明を繰り返さない。以上の構成を有する本実施の形態においても、実施の形態1と同様の作用効果を有する。またダミー用トランジスタが、直線lおよび、直線lに直交する直線mの両方に沿うように配列されることにより、NMIS構造形成領域NMRやPMIS構造形成領域PMRを直線状に形成する工程がより容易になされる。また形成するNMIS構造形成領域NMRやPMIS構造形成領域PMRを、図28の直線lまたは直線mのいずれの方向に延びるように選択することも可能である。このため本実施の形態のように、ダミー用トランジスタが直線lおよび直線mの両方に沿うように配列されれば、NMIS構造形成領域NMRの形成される自由度を上げることができる。本発明の実施の形態3は、以上に述べた各点についてのみ、本発明の実施の形態1と異なる。すなわち、本発明の実施の形態3について、上述しなかった構成や条件、手順や効果などは、全て本発明の実施の形態1に準ずる。実施の形態4本実施の形態は、実施の形態1と比較して、複数のダミー用トランジスタおよびNMIS構造形成領域NMRの配置において異なっている。以下、図30~図31を用いて、本実施の形態の半導体装置の構成について説明する。図30~図31を参照して、本実施の形態のいずれの実施例の半導体装置においても、本実施の形態1と同様の面積割合で区画されたNMIS領域とPMIS領域とが形成されている。そして少なくともNMIS領域のダミー用トランジスタには、NMIS構造とPMIS構造との両方が混在している。ただし本実施の形態では、NMIS領域、PMIS領域ともに、複数のダミー用トランジスタは、図30~図31の上下方向および左右方向の両方に関して、直線lおよび直線mに揃うように直線状に並んでおらず、各直線から互いに位置がずれるように配置されている。また、特に機能用トランジスタの下側に並ぶダミー用トランジスタは、直線lおよび直線mに対して互いに鋭角で交わる直線nに概ね沿うように配列されている。以上のようにダミー用トランジスタが配置される本実施の形態において、たとえば機能用NMISトランジスタのNMIS構造形成領域の大きさが、トランジスタ形成領域全体の20であり、機能用PMISトランジスタのPMIS構造形成領域の大きさが、トランジスタ形成領域全体の20である場合を考える。なおこのときの、全体に対するNMIS構造形成領域NMRの所望の面積割合は50であると仮定する。この場合、上記の実施の形態と同様に考えれば、調整割合Xは、2060/X=50よりX=2と求められる。したがって、ダミー用NMISトランジスタがダミー用トランジスタ全体の約1/2となるように形成されることが好ましい。すなわちたとえばダミー用NMISトランジスタとダミー用PMISトランジスタとが1列ずつ交互に直線状に配置されることが好ましい。このため、直線nに沿う方向に互いに間隔を空けて延びるように配置されるダミー用トランジスタの列に着目すれば、各列はダミー用NMISトランジスタNMIS構造形成領域NMRの列とダミー用PMISトランジスタPMIS構造形成領域PMRの列とが交互に配置されるように形成されている。このため全体として、ダミー用トランジスタのうちダミー用NMISトランジスタの占める割合が約1/2となっている。図30~図31において、上記以外は実施の形態1の半導体装置とほぼ同じであるため、図30~図31において実施の形態1と同一の要素については同一の符号を付し、その説明を繰り返さない。以上の構成を有する本実施の形態においても、実施の形態1と同様の作用効果を有する。さらに各ダミー用トランジスタが、直線lや直線mの延在する方向に対して斜め方向に延びる直線に沿うように配列されるため、より高い密度となるようにダミー用トランジスタを配置することができる。つまり隣接するダミー用トランジスタ同士の間隔をより狭くすることができる。したがってダミー用トランジスタ上に形成される層間絶縁膜などの平坦度をさらに高めることができる。本発明の実施の形態4は、以上に述べた各点についてのみ、本発明の実施の形態1と異なる。すなわち、本発明の実施の形態4について、上述しなかった構成や条件、手順や効果などは、全て本発明の実施の形態1に準ずる。今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。