一端が第1の電位線に接続され、定電流を出力する第1の電流源と、一端が前記第1の電流源の他端に接続され、ダイオード接続された第1導電型の第1のMOSトランジスタと、一端が前記第1のMOSトランジスタの他端に接続され、他端が第2の電位線に接続された第1のコンデンサと、一端が前記第1の電位線に接続され、定電流を出力する第2の電流源と、一端が前記第2の電流源の他端に接続され、ゲートが前記第1のMOSトランジスタの一端に接続された第1導電型の第2のMOSトランジスタと、一端が前記第2のMOSトランジスタの他端に接続され、他端が前記第2の電位線に接続された第1の抵抗と、一端が前記第1の電位線に接続され、定電流を出力する第3の電流源と、一端が前記第3の電流源の他端に接続され、他端が前記第1の抵抗の一端に接続され、ゲートが前記第2のMOSトランジスタの一端に接続された第1導電型の第3のMOSトランジスタと、入力が前記第2のMOSトランジスタの一端に接続され、出力が発振出力端子に接続されたインバータ回路と、一端が前記第1のコンデンサの一端に接続され、他端が前記第1のコンデンサの他端に接続され、ゲートが前記インバータ回路の出力に接続された第1導電型の第4のMOSトランジスタと、一端が前記第1の抵抗の一端に接続され、他端が前記第2の電位線に接続され、ゲートが前記インバータ回路の出力に接続された第1導電型の第5のMOSトランジスタと、を備えることを特徴とする発振回路。ゲートが前記第2のMOSトランジスタのゲートに接続された第1導電型の第6のMOSトランジスタと、前記第1の電位線と前記第6のMOSトランジスタの一端との間に流れる電流をカレントミラーした電流を、スロープ補償電流として、前記第1の電位線とスロープ補償端子との間に流すカレントミラー回路と、一端が前記第6のMOSトランジスタの他端に接続され、他端が前記第2の電位線に接続された第2の抵抗と、をさらに備えることを特徴とする請求項1に記載の発振回路。前記カレントミラー回路は、一端が前記第1の電位線に接続され、他端が前記第6のMOSトランジスタの一端に接続され、ダイオード接続された第2導電型の第7のMOSトランジスタと、一端が前記第1の電位線に接続され、他端が前記スロープ補償端子に接続され、ゲートが前記第7のMOSトランジスタのゲートに接続された第2導電型の第8のMOSトランジスタと、を有することを特徴とする請求項2に記載の発振回路。前記第1のMOSトランジスタのしきい値電圧は、前記第2のMOSトランジスタのしきい値電圧よりも小さいことを特徴とする請求項1ないし3のいずれか一項に記載の発振回路。前記第1のMOSトランジスタのサイズは、前記第2のMOSトランジスタのサイズよりも大きいことを特徴とする請求項4に記載の発振回路。前記第1のMOSトランジスタのサイズは、前記第2のMOSトランジスタのサイズと同じであり、前記第2の電流源が出力する前記定電流は、前記第1の電流源が出力する前記定電流よりも大きいことを特徴とする請求項4に記載の発振回路。前記第1ないし第5のMOSトランジスタは、同一の半導体基板上に形成されていることを特徴とする請求項1ないし6のいずれか一項に記載の発振回路。出力端子と接地との間に出力コンデンサが接続され、前記出力端子にインダクタの一端が接続されるDC-DCコンバータであって、一端が入力端子に接続され、他端が前記インダクタの他端に接続されるハイサイドMOSトランジスタと、一端が前記ハイサイドMOSトランジスタの他端に接続され、他端が接地に接続されたロウサイドMOSトランジスタと、前記出力端子の電圧を分圧したモニタ電圧を出力する分圧回路と、前記モニタ電圧と基準電圧とを比較し、この比較結果に応じた誤差信号を出力するエラーアンプと、前記ハイサイドMOSトランジスタに流れる電流を検出し、この検出結果に応じた電流信号を出力する電流検出回路と、前記電流信号にスロープ補償電流を加算した演算信号を出力する演算回路と、前記演算信号と前記誤差信号とを比較し、この比較結果に応じた信号を出力するPWMコンパレータと、発振信号を出力する発振回路と、前記PWMコンパレータが出力した信号に基づいて、前記発振信号を用いて、前記ハイサイドMOSトランジスタと前記ロウサイドMOSトランジスタとを相補的にオンまたはオフに制御するPWM信号を出力する制御回路と、を備え、前記発振回路は、一端が第1の電位線に接続され、定電流を出力する第1の電流源と、一端が前記第1の電流源の他端に接続され、ダイオード接続された第1導電型の第1のMOSトランジスタと、一端が前記第1のMOSトランジスタの他端に接続され、他端が第2の電位線に接続された第1のコンデンサと、一端が前記第1の電位線に接続され、定電流を出力する第2の電流源と、一端が前記第2の電流源の他端に接続され、ゲートが前記第1のMOSトランジスタの一端に接続された第1導電型の第2のMOSトランジスタと、一端が前記第2のMOSトランジスタの他端に接続され、他端が前記第2の電位線に接続された第1の抵抗と、一端が前記第1の電位線に接続され、定電流を出力する第3の電流源と、一端が前記第3の電流源の他端に接続され、他端が前記第1の抵抗の一端に接続され、ゲートが前記第2のMOSトランジスタの一端に接続された第1導電型の第3のMOSトランジスタと、入力が前記第2のMOSトランジスタの一端に接続され、出力が発振出力端子に接続されたインバータ回路と、一端が前記第1のコンデンサの一端に接続され、他端が前記第1のコンデンサの他端に接続され、ゲートが前記インバータ回路の出力に接続された第1導電型の第4のMOSトランジスタと、一端が前記第1の抵抗の一端に接続され、他端が前記第2の電位線に接続され、ゲートが前記インバータ回路の出力に接続された第1導電型の第5のMOSトランジスタと、を有することを特徴とするDC-DCコンバータ。前記発振回路は、ゲートが前記第2のMOSトランジスタのゲートに接続された第1導電型の第6のMOSトランジスタと、前記第1の電位線と前記第6のMOSトランジスタの一端との間に流れる電流をカレントミラーした電流を、前記スロープ補償電流として、前記第1の電位線とスロープ補償端子との間に流すカレントミラー回路と、一端が前記第6のMOSトランジスタの他端に接続され、他端が前記第2の電位線に接続された第2の抵抗と、をさらに備えることを特徴とする請求項8に記載のDC-DCコンバータ。発振信号を生成しつつスロープ補償電流を出力することが可能な発振回路およびDC-DCコンバータを提供する。実施形態に従った発振回路は、一端が第1の電位線に接続され、定電流を出力する第1の電流源を備える。発振回路は、一端が前記第1の電流源の他端に接続され、ダイオード接続された第1導電型の第1のMOSトランジスタを備える。発振回路は、一端が前記第1のMOSトランジスタの他端に接続され、他端が第2の電位線に接続された第1のコンデンサを備える。発振回路は、一端が前記第1の電位線に接続され、定電流を出力する第2の電流源を備える。発振回路は、一端が前記第2の電流源の他端に接続され、ゲートが前記第1のMOSトランジスタの一端に接続された第1導電型の第2のMOSトランジスタを備える。発振回路は、一端が前記第2のMOSトランジスタの他端に接続され、他端が前記第2の電位線に接続された第1の抵抗を備える。発振回路は、一端が前記第1の電位線に接続され、定電流を出力する第3の電流源を備える。発振回路は、一端が前記第3の電流源の他端に接続され、他端が前記第1の抵抗の一端に接続され、ゲートが前記第2のMOSトランジスタの一端に接続された第1導電型の第3のMOSトランジスタを備える。発振回路は、入力が前記第2のMOSトランジスタの一端に接続され、出力が発振出力端子に接続されたインバータ回路を備える。発振回路は、一端が前記第1のコンデンサの一端に接続され、他端が前記第1のコンデンサの他端に接続され、ゲートが前記インバータ回路の出力に接続された第1導電型の第4のMOSトランジスタを備える。発振回路は、一端が前記第1の抵抗の一端に接続され、他端が前記第2の電位線に接続され、ゲートが前記インバータ回路の出力に接続された第1導電型の第5のMOSトランジスタと、を備える。以下、実施形態について図面に基づいて説明する。なお、以下の実施形態では、第1の電位線が電源に接続され、第2の電位線が接地に接続され、第1導電型のMOSトランジスタがnMOSトランジスタであり、第2導電型のMOSトランジスタがpMOSトランジスタである場合について説明する。しかし、回路の極性が逆になる場合、すなわち、第1の電位線が接地に接続され、第2の電位線が電源に接続され、第1導電型のMOSトランジスタがpMOSトランジスタであり、第2導電型のMOSトランジスタがnMOSトランジスタである場合も同様に説明される。図1は、第1の実施形態に係るDC-DCコンバータ1000の構成の一例を示す回路図である。図1に示すように、DC-DCコンバータ1000は、ハイサイドMOSトランジスタpMOSトランジスタM1と、ロウサイドMOSトランジスタnMOSトランジスタM2と、インダクタLと、出力コンデンサCoutと、エラーアンプEAと、PWMコンパレータCOMPと、第1のドライバ回路D1と、第2のドライバ回路D2と、制御回路1と、電流検出回路2と、演算回路加算器3と、分圧回路4と、基準電圧生成回路5と、位相補償回路6と、発振回路100と、を備える。このDC-DCコンバータ1000は、入力端子Tinに入力電圧Vinが印加され、出力端子Toutから出力電圧Voutを出力する電流モードDC-DCコンバータである。ハイサイドMOSトランジスタM1は、一端ソースが入力端子Tinに接続されている。ロウサイドMOSトランジスタM2は、一端ドレインがハイサイドMOSトランジスタM1の他端ドレインに接続され、他端ソースが接地に接続されている。インダクタLは、一端がハイサイドMOSトランジスタM1の他端ドレインに接続され、他端が出力端子Toutに接続されている。出力コンデンサCoutは、出力端子Toutと接地との間に接続されている。分圧回路4は、出力端子Toutの電圧を分圧したモニタ電圧Vmを出力するようになっている。この分圧回路4は、図1に示すように、出力端子Toutと接地との間で、直列に接続された分圧抵抗RFB1、RFB2を有する。モニタ電圧Vmは、出力電圧Voutを、分圧抵抗RFB1、RFB2の分圧比で分圧した値となる。基準電圧生成回路は、基準電圧VREFを生成するようになっている。エラーアンプEAは、モニタ電圧Vmと基準電圧VREFとを比較し、この比較結果に応じた誤差信号S1を出力するようになっている。位相補償回路6は、誤差信号S1の位相を補償するようになっている。この位相補償回路6は、位相補償用抵抗Rcと、位相補償用コンデンサCcと、を有する。位相補償用抵抗Rcは、一端がエラーアンプEAの出力に接続されている。位相補償用コンデンサCcは、位相補償用抵抗Rcの他端と接地との間に接続されている。また、電流検出回路2は、ハイサイドMOSトランジスタM1に流れる電流を検出し、この検出結果に応じた電流信号Idを出力するようになっている。発振回路100は、発振信号Vfを出力するようになっている。さらに、後述のように、この発振回路100は、スロープ補償電流Icを出力するようになっている。演算回路3は、電流検出回路2が出力した電流信号Idにスロープ補償電流Icを加算した演算信号S2を出力するようになっている。PWMコンパレータCOMPは、演算信号S2と誤差信号S1とを比較し、この比較結果に応じた信号を出力するようになっている。制御回路1は、PWMコンパレータCOMPが出力した信号に基づいて、発振信号Vfを用いて、ハイサイドMOSトランジスタM1とロウサイドMOSトランジスタM2とを相補的にオンまたはオフに制御するPWM信号を出力するようになっている。第1のドライバ回路D1は、PWM信号に基づいてハイサイドMOSトランジスタM1のゲートにゲート電圧を印加するようになっている。第2のドライバ回路D2は、PWM信号に基づいてロウサイドMOSトランジスタM2のゲートにゲート電圧を印加するようになっている。ここで、図2は、図1に示す発振回路100の構成の一例を示す回路図である。図2に示すように、発振回路100は、第1の電流源IS1と、第2の電流源IS2と、第3の電流源IS3と、第1導電型の第1のMOSトランジスタnMOSトランジスタQ1と、第1導電型の第2のMOSトランジスタnMOSトランジスタQ2と、第1導電型の第3のMOSトランジスタnMOSトランジスタQ3と、第1導電型の第4のMOSトランジスタnMOSトランジスタQ4と、第1導電型の第5のMOSトランジスタnMOSトランジスタQ5と、第1導電型の第6のMOSトランジスタnMOSトランジスタQ6と、第1のコンデンサC1と、第1の抵抗R1と、第2の抵抗R2と、インバータ回路IVと、カレントミラー回路CMと、を備える。第1の電流源IS1は、一端が第1の電位線V1に接続され、定電流I1を出力するようになっている。第1のMOSトランジスタQ1は、一端ドレインが第1の電流源IS1の他端に接続され、ダイオード接続されている。第1のコンデンサC1は、一端が第1のMOSトランジスタQ1の他端ソースに接続され、他端が第2の電位線V2に接続されている。第2の電流源IS2は、一端が第1の電位線V1に接続され、定電流I2を出力するようになっている。第2のMOSトランジスタQ2は、一端ドレインが第2の電流源IS2の他端に接続され、ゲートが第1のMOSトランジスタQ1の一端に接続されている。なお、第1のMOSトランジスタQ1のしきい値電圧VthQ1は、この第2のMOSトランジスタQ2のしきい値電圧VthQ2よりも小さくなるように設定される。このような条件に設定するために、例えば、定電流I1が定電流I2と等しい場合、第1のMOSトランジスタQ1のサイズは、第2のMOSトランジスタQ2のサイズよりも大きく設定される。また、例えば、第1のMOSトランジスタQ1のサイズが、第2のMOSトランジスタQ2のサイズと同じに設定し、第2の電流源IS2が出力する定電流I2が、第1の電流源IS1が出力する定電流I3よりも大きくなるように設定してもよい。第1の抵抗R1は、一端が第2のMOSトランジスタQ2の他端ソースに接続され、他端が第2の電位線V2に接続されている。第3の電流源IS3は、一端が第1の電位線V1に接続され、定電流I3を出力するようになっている。第3のMOSトランジスタQ3は、一端ドレインが第3の電流源IS3の他端に接続され、他端ソースが第1の抵抗R1の一端に接続され、ゲートが第2のMOSトランジスタQ2の一端ドレイン、すなわちゲートに接続されている。なお、第2、第3の電流源IS1、IS2と、第2、第3のMOSトランジスタQ2、Q3と、第1の抵抗R1とは、ヒステリシスアンプとして機能する。インバータ回路IVは、入力が第2のMOSトランジスタQ2の一端に接続され、出力が発振出力端子Tfに接続されている。このインバータ回路IVは、図2に示すように、例えば、第2のMOSトランジスタQ2の一端と発振出力端子Tfとの間で、直列に接続された奇数個ここでは、3個のインバータCMOSインバータIV1、IV2、IV3を含む。このように、インバータ回路IVはヒステリシスアンプの出力をCMOSインバータで増幅した発振信号Vfを出力するようになっている。第4のMOSトランジスタQ4は、一端ドレインが第1のコンデンサC1の一端に接続され、他端ソースが第1のコンデンサC1の他端に接続され、ゲートがインバータ回路IVの出力に接続されている。第5のMOSトランジスタQ5は、一端ドレインが第1の抵抗R1の一端に接続され、他端ソースが第2の電位線に接続され、ゲートがインバータ回路IVの出力に接続されている。第6のMOSトランジスタQ6は、ゲートが第2のMOSトランジスタQ2のゲートに接続されている。カレントミラー回路CMは、第1の電位線V1と第6のMOSトランジスタQ6の一端ドレインとの間に流れる電流I4をカレントミラーした電流を、スロープ補償電流Icとして、第1の電位線V1とスロープ補償端子Tcとの間に流すようになっている。このカレントミラー回路CMは、第2導電型の第7のMOSトランジスタpMOSトランジスタQ7と、第2導電型の第8のMOSトランジスタpMOSトランジスタQ8と、を有する。第7のMOSトランジスタQ7は、一端ソースが第1の電位線V1に接続され、他端ドレインが第6のMOSトランジスタQ6の一端ドレインに接続され、ダイオード接続されている。第8のMOSトランジスタQ8は、一端ソースが第1の電位線V1に接続され、他端ドレインがスロープ補償端子Tcに接続され、ゲートが第7のMOSトランジスタQ7のゲートに接続されている。すなわち、第7のMOSトランジスタQ7に流れる電流をカレントミラーした電流が、第8のMOSトランジスタQ8に流れる。この第8のMOSトランジスタQ8に流れる電流が、スロープ補償電流Icとして、スロープ補償端子Tcから出力される。また、第2の抵抗R2は、一端が第6のMOSトランジスタQ6の他端ソースに接続され、他端が第2の電位線V2に接続されている。この第2の抵抗R2には、第7のMOSトランジスタQ7に流れる電流が流れる。なお、第1ないし第5のMOSトランジスタQ1~Q5は、同一の半導体基板上に形成されている。すなわち、第1ないし第5のMOSトランジスタQ1~Q5は、同一の半導体基板上に同じ製造プロセスで同時に形成される。これにより、第1ないし第5のMOSトランジスタQ1~Q5の間では、製造ばらつきの影響が低減でき、これらのサイズは、比例関係にある。ここで、以上のような構成を有する本実施形態に係る発振回路の特性について検討する。図3は、図2に示す発振回路100が出力するスロープ補償電流と発振信号の波形の一例を示す波形図である。図3に示すように、時間t0~t1の間、発振信号VfがLowレベルであるので、第4のMOSトランジスタQ4がオフしているため、第1のコンデンサC1は定電流I1によって充電される。そして、時間t1において、第1のコンデンサC1の充電電圧VC1と、第1のMOSトランジスタQ1のしきい値電圧VthQ1の和が、第2のMOSトランジスタQ2のしきい値電圧VthQ2を超えると、第2のMOSトランジスタQ2がオンする。なお、時間t1までは、発振信号VfがLowレベルであるので、第5のMOSトランジスタQ5はオフしている。そして、第2のMOSトランジスタQ2のソース電圧は、定電流I3が第1の抵抗R1に流れる電圧降下に相当する。すなわち、この電圧I3×R1分だけ第1のコンデンサC1が充電されると第2のMOSトランジスタQ2がオンする時間t1。次に、第2のMOSトランジスタQ2がオンすると、インバータIV1の入力がLowレベルになり、インバータIV3の出力、すなわち発振信号VfがHighレベルとなる時間t1。これにより、第4、第5のMOSトランジスタQ4、Q5がオンする。これにより、第1のコンデンサC1が放電され、充電電圧VC1が接地電圧になる。さらに、第2のMOSトランジスタQ2のソースは、接地される。ここで、既述のように、第1のMOSトランジスタQ1のしきい値電圧VthQ1は、第2のMOSトランジスタQ2のしきい値電圧VthQ2よりも小さくなるように設定されている。したがって、第1のコンデンサC1の充電電圧VC1が接地電圧になると、第2のMOSトランジスタQ2のゲートには、しきい値電圧VthQ2よりも小さいしきい値電圧VthQ1が印加されることになる。これにより、第2のMOSトランジスタQ2はオフする。これにより、インバータIV1の入力がHighレベルになり、インバータIV3の出力、すなわち発振信号VfがLowレベルとなる時間t2。以降、同様の動作が繰り返されることにより、発振回路100は、所定の周波数の発振信号Vfを出力することとなる。さらに、第1のコンデンサC1は、ノコギリ波状の充放電を繰り返す。ここで、既述のように、第6のMOSトランジスタQ6のゲートは、第2のMOSトランジスタQ2のゲートに接続されている。したがって、第1のMOSトランジスタQ1の電圧降下と、第6のMOSトランジスタQ6ゲートソース間電圧とがほぼ等しくなる。このため、第6のMOSトランジスタQ6ソースに接続された第2の抵抗R2には、第1のC1とほぼ同じ電圧降下が発生する。すなわち、第1のコンデンサC1の充電電圧VC1の発振波形に応じたドレイン電流が第6のMOSトランジスタQ6に流れる。この電流をカレントミラー回路CMでカレントミラーした電流を、DC-DCコンバータ1000のスロープ補償電流として使用する。以上のように、本実施形態に係る発振回路によれば、発振信号を生成しつつスロープ補償電流を出力することができる。また、本実施形態では、2段の直結回路でヒステリシスアンプを構成し、発振回路の消費電流を低減しながら、より高い周波数での安定な発振を可能にすることができる。さらに、本実施形態では、2段アンプの入力にコンデンサと直列にダイオード接続されたMOSトランジスタによりMOSトランジスタのしきい値依存性をキャンセルし、製品バラツキを低減できる。また、電流モードのDC-DCコンバータに適用する場合、発振波形のランプ波形から、スロープ補償のための信号を取り出すことができるため回路構成が簡略化できる。なお、実施形態は例示であり、発明の範囲はそれらに限定されない。