"基板と、前記基板上の素子分離領域に形成された、素子分離機能を有する第1の化合物半導体層と、前記基板上で、前記第1の化合物半導体層により画定される素子形成領域に形成された第2の化合物半導体層とを含むことを特徴とする化合物半導体装置。前記第1の化合物半導体層は、前記基板上の素子分離領域に形成された初期層上に化合物半導体が形成されてなることを特徴とする請求項1に記載の化合物半導体装置。前記第1の化合物半導体層の前記初期層上の部分と、前記第2の化合物半導体層とが、同一の化合物半導体の積層構造とされていることを特徴とする請求項2に記載の化合物半導体装置。前記初期層は、断面台形状であることを特徴とする請求項2又は3に記載の化合物半導体装置。基板上の素子分離領域に、素子分離機能を有する第1の化合物半導体層を形成する工程と、前記基板上で、前記第1の化合物半導体層により画定される素子形成領域に第2の化合物半導体層を形成する工程とを含むことを特徴とする化合物半導体装置の製造方法。前記第1の化合物半導体層を形成する工程及び前記第2の化合物半導体層を形成する工程では、前記基板上の前記素子分離領域に、初期層を選択的に形成し、前記初期層上を含む前記基板上の全面に化合物半導体の積層構造を形成して、前記積層構造は、前記素子分離領域では前記初期層と共に前記第1の化合物半導体層となり、前記素子形成領域では前記第2の化合物半導体層となることを特徴とする請求項5に記載の化合物半導体装置の製造方法。上記の素子分離法では、何れもデバイス構造を形成するためのエピタキシャル薄膜成長を行った後に素子分離を行う。そのため、素子分離工程が煩雑であり、ドーパント又はエッチングガスの薄膜への浸透により活性領域にもダメージが及ぶことが懸念される。また、GaNのように化学的に安定な結晶に対しては、リソグラフィーにより素子分離を行うことは難しい。更に、いわゆる縦型構造のAlGaN/GaNHEMTを想定した場合には、基板の深さ方向に数μm程度の素子分離領域を設ける必要があるため、素子分離が特に困難となる。上記の問題の対処法として、基板上に開口を有する絶縁膜を形成した後、絶縁膜の開口に化合物半導体を選択的に成長する手法が知られている特許文献1,2を参照。しかしながらこの場合、いわゆる選択成長効果が現れると考えられる。即ち、特に開口の端部近傍において、絶縁膜からその材料が拡散し、化合物半導体の異常成長が惹起され、結晶性が損なわれてしまう。本発明は、上記の課題に鑑みてなされたものであり、工程増を最小限とした簡便な手法で、素子形成領域における化合物半導体の形成と同時に、しかもその結晶性を損なうことなく確実な素子分離を実現し、信頼性の高い化合物半導体装置及びその製造方法を提供することを目的とする。化合物半導体装置の一態様は、基板と、前記基板上の素子分離領域に形成された、素子分離機能を有する第1の化合物半導体層と、前記基板上で、前記第1の化合物半導体層により画定される素子形成領域に形成された第2の化合物半導体層とを含む。化合物半導体装置の製造方法の一態様は、基板上の素子分離領域に、素子分離機能を有する第1の化合物半導体層を形成する工程と、前記基板上で、前記第1の化合物半導体層により画定される素子形成領域に第2の化合物半導体層を形成する工程とを含む。上記の各態様によれば、工程増を最小限とした簡便な手法で、素子形成領域における化合物半導体の形成と同時に、しかもその結晶性を損なうことなく確実な素子分離を実現し、信頼性の高い化合物半導体装置が実現する。以下、本実施形態について図面を参照して詳細に説明する。以下の諸実施形態では、化合物半導体装置の構成について、その製造方法と共に説明する。なお、以下の図面において、図示の便宜上、相対的に正確な大きさ及び厚みに示していない構成部材がある。第1の実施形態本実施形態では、化合物半導体装置として、いわゆるシングルヘテロ構造のAlGaN/GaNHEMTを開示する。図1~図5は、第1の実施形態によるAlGaN/GaNHEMTの製造方法を工程順に示す概略断面図である。先ず、図1aに示すように、Si基板1上に、選択成長用マスク2を形成する。成長用基板として例えば半絶縁性のSi111面基板1以下、単にSi基板1とする。を用意する。Si基板1上に、表面に後述する分離初期層が成長しないマスク材料、例えばシリコン酸化物SiO2をCVD法等により厚み150nm程度に堆積する。マスク材料としては、シリコン酸化物の代わりにシリコン窒化物SiN、シリコン酸窒化物SiON等を用いることもできる。シリコン酸化物をリソグラフィー及びドライエッチングで加工し、シリコン酸化物の素子分離領域に相当する部位を除去する。これにより、Si基板1の表面の素子分離領域に相当する部位に開口2aを有する選択成長用マスク2が形成される。選択成長用マスク2では、例えば、開口2aの幅が10μm程度、パターンのピッチ中心間距離が300μm程度とされる。続いて、図1bに示すように、Si基板1上に、分離初期層3を形成する。詳細には、Si基板1の全面に、例えば気相成長法、ここではMOCVDMetalOrganicChemicalVaporDeposition法により、例えばAlNを厚み100nm程度に成長する。これにより、素子分離領域に分離初期層3が形成される。AlNの原料ガスには、Al源であるTMAトリメチルアルミニウムガス、及びN源であるNH3ガスの混合ガスを用いる。ここで、選択成長用マスク2上には、AlNの原料が付着せず、選択成長用マスク2間の開口2aに原料が拡散し、開口2a内に選択的にAlNが成長する。その結果、素子分離領域の開口2aに露出する部位のみに分離初期層3が形成される。分離初期層3は、図示のように断面台形状に形成されるように、選択成長用マスク2の厚み、開口2aの幅、及びAlNの成長条件等が調節される。続いて、図1cに示すように、選択成長用マスク2を除去する。詳細には、例えばフッ化水素酸を用いて、Si基板1をウェットエッチングする。これにより、Si基板1上の選択成長用マスク2が除去される。続いて、図2に示すように、Si基板1上の全面に、化合物半導体の積層構造4を形成する。詳細には、Si基板1の全面に、MOCVD法により、厚み100nm程度のAlN、厚み300nm程度のAlGaN、厚み1μm程度のGaN、厚み20nm程度のAlGaNを、順次成長する。これにより、Si基板1上に化合物半導体の積層構造4が形成される。なお、供給層となるAlGaN層は結晶性劣化を避けるため、そのAl組成を30以下とする。また、いわゆる縦型構造のHEMTを作製する場合には、耐圧を確保するため、GaNを3μm以上の厚みに形成する。AlNの原料ガスには、Al源であるTMAガス、及びN源であるNH3ガスの混合ガスを用いる。GaNの原料ガスには、Ga源であるTMGガスと、N源であるNH3ガスとの混合ガスを用いる。AlGaNの原料ガスには、Ga源であるTMGガス、Al源であるTMAガス、及びN源であるNH3ガスの混合ガスを用いる。各原料ガスは、キャリアガス例えばH2により反応炉へ供給される。積層構造4は、素子形成領域の部分がAlN4a1、AlGaN4b1、GaN4c1、及びAlGaN4d1からなり、素子分離領域の部分がAlN4a2、AlGaN4b2、GaN4c2、及びAlGaN4d2からなる。積層構造4は、分離初期層3上を含むSi基板1の全面に形成される。ここで、AlN4a1及びAlGaN4b1は、素子形成領域においてSi基板1上で初期のバッファ層とすべく、組成、厚み等が最適化される。これにより、素子形成領域では、バッファ層上に初期のGaN4c1及びAlGaN4d1が単結晶に成長する。一方、素子分離領域では、Si基板1上のAlNとして、AlN4a2に分離初期層3の厚みが追加されている。そのため、素子分離領域上では、AlNの厚み分離初期層3及びAlN4a2の積層物の厚みが、バッファ層を構成するAlNの最適条件AlN4a1の厚みから外れて素子形成領域上よりも厚く形成される。これにより、素子分離領域では、AlGaN4b2、GaN4c2、及びAlGaN4d2は、単結晶に成長することなくアモルファス化する。ここで、AlGaN4b2、GaN4c2、及びAlGaN4d2の分離初期層3の斜面上に成長する部分は、Si基板1と面方位が異なることに起因して発生する歪みも加わって、アモルファス化が助長される。以上により、Si基板1上の全面に形成された積層構造4は、その素子形成領域の部分では、各化合物半導体が単結晶として成長する。その結果、素子形成層4Aが形成される。素子形成層4Aは、AlN4a1上に単結晶のAlGaN4b1、GaN4c1、及びAlGaN4d1が順次成長してなるものである。AlN4a1及びAlGaN4b1がバッファ層、GaN4c1が電子走行層、AlGaN4d1が電子供給層として機能する。GaN4c1のAlGaN4d1との界面近傍に2次元電子ガス2DEGが生成される。一方、Si基板1上の全面に形成された積層構造4は、その素子分離領域の部分では、各化合物半導体が分離初期層3の存在により単結晶化せずにアモルファス状態に形成される。その結果、素子分離機能を有する素子分離構造4Bが形成される。素子分離構造4Bは、分離初期層3上にAlN4a2が形成され、更にその上にアモルファス状態のAlGaN4b2、GaN4c2、及びAlGaN4d2が順次形成されてなるものである。続いて、図3に示すように、リフトオフ法により、ソース電極5及びドレイン電極6を形成する。詳細には、素子形成領域で電子供給層となるAlGaN4d1上にレジストを塗付し、リソグラフィーによりレジストを加工して、ソース電極の形成部位及びドレイン電極の形成部位に開口を有するレジストマスクを形成する。電極材料として例えばTi/Alを用い、蒸着法等により、各開口を埋め込むようにレジストマスク上にTi/Alを堆積する。リフトオフ法により、レジストマスク及びその上に堆積するTi/Alを除去する。その後、Si基板1を、例えば窒素雰囲気中において例えば600°C程度で熱処理し、オーミックコンタクトを確立する。以上により、素子形成領域のAlGaN4d1上には、ソース電極5及びドレイン電極6が形成される。続いて、図4に示すように、リフトオフ法により、ゲート電極7を形成する。詳細には、先ず、素子形成領域で電子供給層となるAlGaN4d1上にレジストを塗付し、リソグラフィーによりレジストを加工して、ゲート電極の形成部位に開口を有するレジストマスクを形成する。電極材料として例えばNi/Auを用い、蒸着法等により、開口を埋め込むようにレジストマスク上にNi/Auを堆積する。リフトオフ法により、レジストマスク及びその上に堆積するNi/Auを除去する。以上により、素子形成領域のAlGaN4d1上には、ソース電極5とドレイン電極6との間にゲート電極7が形成される。しかる後、保護膜としてSiN等のパッシベーション膜の形成、ソース電極5、ドレイン電極6、及びゲート電極7と接続される配線の形成等の諸工程を経る。これにより、本実施形態のAlGaN/GaNHEMTが形成される。なお、本実施形態では、ゲート電極7が素子形成領域で電子供給層となるAlGaN4d上にショットキー接合されるショットキー型のAlGaN/GaNHEMTを例示したが、これに限定されるものではない。例えば、ソース電極5及びドレイン電極6を形成した後に、素子形成領域のAlGaN4d1上にSiO2等の薄い絶縁膜を堆積してゲート絶縁膜を形成し、AlGaN4d1上にゲート絶縁膜を介してゲート電極7を形成するようにしても良い。この場合、MIS型のAlGaN/GaNHEMTが形成される。以上説明したように、本実施形態では、工程増を最小限とした簡便な手法で、素子形成領域における化合物半導体の成長と同時に、しかもその結晶性を損なうことなく確実な素子分離を実現し、信頼性の高いAlGaN/GaNHEMTが実現する。また、本実施形態では、選択成長用マスク2上に原料が付着し、積層構造4が形成される。そのため、選択成長用マスク2の周辺における異常成長領域が小さく抑えられる。従って、選択成長用マスク2の間隔を広げることなく、Si基板1上の素子形成領域も広く確保することができる。なお、本実施形態では、基板としてSi基板1を用いているが、これに限定されるものではない。電界効果トランジスタの機能を持つエピタキシャル構造の部分が窒化物半導体を用いていれば、サファイア、SiC、GaAs等、他の基板を用いても問題ない。また、基板の導電性は、半絶縁性、導電性を問わない。また、本実施形態におけるソース電極5、ドレイン電極6及びゲート電極7の各電極の層構造は一例であり、単層多層を問わず他の層構造であっても問題ない。また、各電極の形成方法についても一例であり、他の如何なる形成方法でも問題ない。また、本実施形態では、ソース電極5及びドレイン電極6の形成時に熱処理を行っているが、オーミック特性が得られるならば熱処理を行わなくとも良く、またゲート電極7の形成後に更なる熱処理を施しても良い。また、本実施形態では、素子形成層4Aの最上層をAlGaN4d1としているが、AlGaN4d1上にキャップ層として例えばGaNを形成しても良い。第2の実施形態本実施形態では、第1の実施形態によるAlGaN/GaNHEMTを備えた電源装置を開示する。図5は、第2の実施形態による電源装置の概略構成を示す結線図である。本実施形態による電源装置は、高圧の一次側回路21及び低圧の二次側回路22と、一次側回路21と二次側回路22との間に配設されるトランス23とを備えて構成される。一次側回路21は、交流電源24と、いわゆるブリッジ整流回路25と、複数ここでは4つのスイッチング素子26a,26b,26c,26dとを備えて構成される。また、ブリッジ整流回路25は、スイッチング素子26eを有している。二次側回路22は、複数ここでは3つのスイッチング素子27a,27b,27cを備えて構成される。本実施形態では、一次側回路21のスイッチング素子26a,26b,26c,26d,26eが、第1の実施形態によるAlGaN/GaNHEMTとされている。一方、二次側回路22のスイッチング素子27a,27b,27cは、シリコンを用いた通常のMISFETとされている。本実施形態では、工程増を最小限とした簡便な手法で、素子形成領域における化合物半導体の成長と同時に、しかもその結晶性を損なうことなく確実な素子分離を実現し、信頼性の高いAlGaN/GaNHEMTを高圧回路に適用する。これにより、信頼性の高い大電力の電源回路が実現する。第3の実施形態本実施形態では、第1の実施形態によるAlGaN/GaNHEMTを備えた高周波増幅器を開示する。図6は、第3の実施形態による高周波増幅器の概略構成を示す結線図である。本実施形態による高周波増幅器は、ディジタルプレディストーション回路31と、ミキサー32a,32bと、パワーアンプ33とを備えて構成される。ディジタルプレディストーション回路31は、入力信号の非線形歪みを補償するものである。ミキサー32aは、非線形歪みが補償された入力信号と交流信号をミキシングするものである。パワーアンプ33は、交流信号とミキシングされた入力信号を増幅するものであり、第1の実施形態によるAlGaN/GaNHEMTを有している。なお図6では、例えばスイッチの切り替えにより、出力側の信号をミキサー32bで交流信号とミキシングしてディジタルプレディストーション回路31に送出できる構成とされている。本実施形態では、工程増を最小限とした簡便な手法で、素子形成領域における化合物半導体の成長と同時に、しかもその結晶性を損なうことなく確実な素子分離を実現し、信頼性の高いAlGaN/GaNHEMTを高周波増幅器に適用する。これにより、信頼性の高い高耐圧の高周波増幅器が実現する。他の実施形態第1~第3の実施形態では、化合物半導体装置としてAlGaN/GaNHEMTを例示した。化合物半導体装置としては、AlGaN/GaNHEMT以外にも、以下のようなHEMTに適用できる。その他のHEMT例1本例では、化合物半導体装置として、InAlN/GaNHEMTを開示する。InAlNとGaNは、組成によって格子定数を近くすることが可能な化合物半導体である。この場合、上記した第1~第3の実施形態では、電子走行層がGaN、電子供給層がInAlNで形成される。また、この場合のピエゾ分極がほとんど発生しないため、2次元電子ガスは主にInAlNの自発分極により発生する。本例によれば、上述したAlGaN/GaNHEMTと同様に、工程増を最小限とした簡便な手法で、素子形成領域における化合物半導体の成長と同時に、しかもその結晶性を損なうことなく確実な素子分離を実現し、信頼性の高いInAlN/GaNHEMTが実現する。その他のHEMT例2本例では、化合物半導体装置として、InAlGaN/GaNHEMTを開示する。GaNとInAlGaNは、後者の方が前者よりも格子定数が小さい化合物半導体である。この場合、上記した第1~第3の実施形態では、電子走行層がGaN、電子供給層がInAlGaNで形成される。本例によれば、上述したAlGaN/GaNHEMTと同様に、工程増を最小限とした簡便な手法で、素子形成領域における化合物半導体の成長と同時に、しかもその結晶性を損なうことなく確実な素子分離を実現し、信頼性の高いInAlGaN/GaNHEMTが実現する。以下、化合物半導体装置及びその製造方法の諸態様を付記としてまとめて記載する。付記1基板と、前記基板上の素子分離領域に形成された、素子分離機能を有する第1の化合物半導体層と、前記基板上で、前記第1の化合物半導体層により画定される素子形成領域に形成された第2の化合物半導体層とを含むことを特徴とする化合物半導体装置。付記2前記第1の化合物半導体層は、前記基板上の素子分離領域に形成された初期層上に化合物半導体が形成されてなることを特徴とする付記1に記載の化合物半導体装置。付記3前記第1の化合物半導体層の前記初期層上の部分と、前記第2の化合物半導体層とが、同一の化合物半導体の積層構造とされていることを特徴とする付記2に記載の化合物半導体装置。付記4前記初期層は、断面台形状であることを特徴とする付記2又は3に記載の化合物半導体装置。付記5基板上の素子分離領域に、素子分離機能を有する第1の化合物半導体層を形成する工程と、前記基板上で、前記第1の化合物半導体層により画定される素子形成領域に第2の化合物半導体層を形成する工程とを含むことを特徴とする化合物半導体装置の製造方法。付記6前記第1の化合物半導体層を形成する工程及び前記第2の化合物半導体層を形成する工程では、前記基板上の前記素子分離領域に、初期層を選択的に形成し、前記初期層上を含む前記基板上の全面に化合物半導体の積層構造を形成して、前記積層構造は、前記素子分離領域では前記初期層と共に前記第1の化合物半導体層となり、前記素子形成領域では前記第2の化合物半導体層となることを特徴とする付記5に記載の化合物半導体装置の製造方法。付記7前記初期層は、断面台形状であることを特徴とする付記6に記載の化合物半導体装置の製造方法。付記8変圧器と、前記変圧器を挟んで高圧回路及び低圧回路とを備えた電源回路であって、前記高圧回路はトランジスタを有しており、前記トランジスタは、基板と、前記基板上の素子分離領域に形成された、素子分離機能を有する第1の化合物半導体層と、前記基板上で、前記第1の化合物半導体層により画定される素子形成領域に形成された第2の化合物半導体層とを含むことを含むことを特徴とする電源回路。付記9入力した高周波電圧を増幅して出力する高周波増幅器であって、トランジスタを有しており、前記トランジスタは、基板と、前記基板上の素子分離領域に形成された、素子分離機能を有する第1の化合物半導体層と、前記基板上で、前記第1の化合物半導体層により画定される素子形成領域に形成された第2の化合物半導体層とを含むことを特徴とする高周波増幅器。"