"不揮発論理回路を駆動する方法であって、以下の工程a~工程cを具備する:前記不揮発論理回路を準備する工程a、ここで、前記不揮発論理回路は、制御電極、強誘電体膜、半導体膜、および電極群を具備し、前記制御電極、前記強誘電体膜、前記半導体膜、および前記電極群は、この順に前記制御電極上に積層されており、前記電極群は、電源電極、出力電極、第1の入力電極、および第2の入力電極を具備しており、ここで、X方向、Y方向、およびZ方向が、それぞれ、前記強誘電体膜の長手方向、前記長手方向に直交する方向、および、前記積層方向であり、X方向に沿って、前記第1の入力電極は、前記電源電極および前記第2の入力電極の間に挟まれており、X方向に沿って、前記第2の入力電極は、前記第1の入力電極および前記出力電極の間に挟まれており、第1の状態、第2の状態、第3の状態、および第4の状態から選択される1つの状態を前記不揮発論理回路に書き込む工程b、ここで、V1、Va、およびVbは、それぞれ、前記制御電極に印加される電圧、前記第1の入力電極に印加される電圧、および前記第2の入力電極に印加される電圧であり、前記第1の状態が書き込まれる場合には、V1>VaおよびV1>Vbの不等式を満たす電圧が印加され、前記第2の状態が書き込まれる場合には、V1<VaおよびV1>Vbの不等式を満たす電圧が印加され、前記第3の状態が書き込まれる場合には、V1>VaおよびV1<Vbの不等式を満たす電圧が印加され、前記第4の状態が書き込まれる場合には、V1<VaおよびV1<Vbの不等式を満たす電圧が印加され、前記第1の状態は低抵抗状態であり、前記第2の状態、前記第3の状態、および前記第4の状態は高抵抗状態であり、および前記電源電極および前記出力電極の間に電圧を印加することによって生じた電流を測定し、前記電流に基づいて前記高抵抗状態または前記低抵抗状態のどちらを前記不揮発論理回路が有するかを決定する工程c。前記工程aと前記工程bとの間に、電圧Vinを前記第1の入力電極および前記第2の入力電極に印加し、かつ電圧Vresetただし、Vreset>Vinを前記制御電極に印加して、前記不揮発論理回路をリセットする工程を具備する、請求項1に記載の方法。前記工程bにおいて、前記第1の入力電極には、真または偽のどちらかである第1の入力信号が入力され、前記第2の入力電極には、真または偽のどちらかである第2の入力信号が入力され、前記高抵抗状態が、前記第1の入力信号および前記第2の入力信号に基づく論理積の偽に対応し、前記低抵抗状態が、前記第1の入力信号および前記第2の入力信号に基づく論理積の真に対応する、請求項1に記載の方法。前記工程bと前記工程cとの間に、前記不揮発論理回路の電源を切る工程をさらに具備する、請求項1に記載の方法。本発明の目的は、図8に示される抵抗状態の切り替えを利用した不揮発論理回路を駆動する新規な方法を提供することにある。上記目的を達成するために、本発明のある形態に係る方法は、不揮発論理回路を駆動する方法であって、以下の工程a~工程cを具備する:前記不揮発論理回路を準備する工程a、ここで、前記不揮発論理回路は、制御電極、強誘電体膜、半導体膜、および電極群を具備し、前記制御電極、前記強誘電体膜、前記半導体膜、および前記電極群は、この順に前記制御電極上に積層されており、前記電極群は、電源電極、出力電極、第1の入力電極、および第2の入力電極を具備しており、ここで、X方向、Y方向、およびZ方向が、それぞれ、前記強誘電体膜の長手方向、前記長手方向に直交する方向、および、前記積層方向であり、X方向に沿って、前記第1の入力電極は、前記電源電極および前記第2の入力電極の間に挟まれており、X方向に沿って、前記第2の入力電極は、前記第1の入力電極および前記出力電極の間に挟まれており、第1の状態、第2の状態、第3の状態、および第4の状態から選択される1つの状態を前記不揮発論理回路に書き込む工程b、ここで、V1、Va、およびVbは、それぞれ、前記制御電極に印加される電圧、前記第1の入力電極に印加される電圧、および前記第2の入力電極に印加される電圧であり、前記第1の状態が書き込まれる場合には、V1>VaおよびV1>Vbの不等式を満たす電圧が印加され、前記第2の状態が書き込まれる場合には、V1<VaおよびV1>Vbの不等式を満たす電圧が印加され、前記第3の状態が書き込まれる場合には、V1>VaおよびV1<Vbの不等式を満たす電圧が印加され、前記第4の状態が書き込まれる場合には、V1<VaおよびV1<Vbの不等式を満たす電圧が印加され、前記第1の状態は低抵抗状態であり、前記第2の状態、前記第3の状態、および前記第4の状態は高抵抗状態であり、および前記電源電極および前記出力電極の間に電圧を印加することによって生じた電流を測定し、前記電流に基づいて前記高抵抗状態または前記低抵抗状態のどちらを前記不揮発論理回路が有するかを決定する工程c。上記方法は、前記工程aと前記工程bとの間に、電圧Vinを前記第1の入力電極および前記第2の入力電極に印加し、かつ電圧Vresetただし、Vreset>Vinを前記制御電極に印加して、前記不揮発論理回路をリセットする工程を具備してもよい。前記工程bにおいて、前記第1の入力電極には、真または偽のどちらかである第1の入力信号が入力され、前記第2の入力電極には、真または偽のどちらかである第2の入力信号が入力され、前記高抵抗状態が、前記第1の入力信号および前記第2の入力信号に基づく論理積の偽に対応し、前記低抵抗状態が、前記第1の入力信号および前記第2の入力信号に基づく論理積の真に対応してもよい。上記方法は、前記工程bと前記工程cとの間に、前記不揮発論理回路の電源を切る工程をさらに具備してもよい。本発明は、不揮発論理回路を駆動する新規な方法を提供する。本発明の実施の形態を、図面を参照しながら以下、説明する。実施の形態1図1Aは、実施の形態1における不揮発論理回路の上面図を示す。図1Bは図1AにおけるA-A’線の断面図を示す。図1Aおよび図1Bに示すように、基板11上に、強誘電体膜13および半導体膜14が積層されている。制御電極12が、強誘電体膜13と基板11との間に挟まれている。半導体膜14上に電極群が形成されている。当該電極群は、電源電極15、出力電極16、第一の入力電極17a、および第二の入力電極17bを具備する。平面視において、入力電極17a-17bは、電源電極15と出力電極16に挟まれている。以下、入力電極17a-17bの配置関係を、より詳細に説明する。図1Aおよび図1Bに示すように、強誘電体膜13の長手方向はX方向、強誘電体膜13の短手方向はY方向、積層方向はZ方向と定義される。図1Aおよび図1Bに示すように、X方向、Y方向、およびZ方向は、それぞれ、強誘電体膜13の長手方向、当該長手方向に直交する方向、および膜13~14の積層方向を意味する。第1の入力電極17aおよび第2の入力電極17bは、電源電極15および出力電極16の間に挟まれている。X方向に沿って、第1の入力電極17aは、電源電極15と第2の入力電極17bとの間に挟まれている。X方向に沿って、第2の入力電極17bは、第1の入力電極17aと出力電極16との間に挟まれている。不揮発論理回路20においては、強誘電体膜13における分極の方向に応じて半導体膜14を流れる電流が制御される。つまり、強誘電体膜13の分極方向がZ方向に合致している場合では、半導体膜14中に誘起された電子が半導体膜14を低抵抗にする。当該分極の向きが-Z方向に合致している場合、半導体膜14からの電子の排出が半導体膜14を高抵抗にする。入力電極17a-17bと制御電極12との間に電圧が印加され、半導体膜14の抵抗値を制御する。これにより、電源電極15と出力電極16との間の抵抗値が制御される。不揮発論理回路20は、2入力1出力の論理積を実行する。2つの入力信号は第1入力信号および第2入力信号からなる。図2に示すように、第1の入力電極17aには第1入力信号、第2の入力電極17bには第2入力信号がそれぞれ入力される。図3に示す真理値表に基づいて、論理和の実行結果が出力される。不揮発論理回路20への書き込み次に、図4、図5、および図6を参照しながら、不揮発論理回路20への書き込みを説明する。図4は書き込み時の入力電極17a-17bの電位を示す。-10Vの電圧が、図3に示される1として入力される。10Vの電圧が、0として入力される。制御電極12の電圧は常に一定値であり、好ましくは0Vである。図5Aは、第1の状態における入力電極17a~17bの上面図を示す。図5Bは、第2の状態における入力電極17a~17bの上面図を示す。図5Cは、第3の状態における入力電極17a~17bの上面図を示す。図5Dは、第4の状態における入力電極17a~17bの上面図を示す。図6は、-10Vの電圧および10Vの電圧を第1入力電極17aおよび第2入力電極17bに印加したときの強誘電体膜13の分極状態および半導体膜14の状態を示す。-10Vが印加された入力電極33の部分の下に位置する半導体31は、強誘電体の分極30aによって引き起こされる電子の蓄積のため、低い抵抗を有する。一方、10Vが印加された入力電極34の下に位置する半導体32は、強誘電体13の分極30bによって電子が排出されるため、高い抵抗を有する。以下、第一の状態、第二の状態、第三の状態、および第四の状態の書き込み手順を説明する。好ましくは、書き込みを開始する前にリセット動作が行なわれる。リセット動作では、電圧Vinが入力電極17a-17bに印加され、かつVin<Vresetの関係を満たす電圧Vresetが制御電極12に印加される。より具体的には、入力電極17a-17bに0Vが印加されながら、制御電極12に10Vが印加されることが好ましい。これにより、強誘電体膜13の全ての分極が上向きに設定される。このリセット動作は、再現性の良い不揮発論理回路20の駆動を可能にする。書き込みにおいては、制御電極12にはV1が、第1入力電極17aにはVaが、第2入力電極17bにはVbが、それぞれ印加され、入力電極17a-17bの下に位置している強誘電体膜13の各部分を分極させる。この分極が、入力電極17a-17bの下に位置している半導体膜14の各部分を高抵抗状態または低抵抗状態にすることをもたらす。第一の状態、第二の状態、第三の状態、および第四の状態から選択される1つの状態が、不揮発論理回路20に書き込まれる。第1の状態が書き込まれる場合、以下の不等式Iを充足する電圧V1、VaおよびVdが印加される。V1>Va、およびV1>VbIより具体的には、V1が0Vに保持されながら、-10VのVa、および-10VのVbが印加される。-10Vが真1、10Vが偽0に対応する場合、第一の状態では、第1の入力電極17aには真1、第2の入力電極17bには真1が入力される。第2の状態が書き込まれる場合、以下の不等式IIを充足する電圧V1、VaおよびVdが印加される。V1<Va、およびV1>VbIIより具体的には、V1が0Vに保持されながら、10VのVa、および-10VのVbが印加される。第二の状態では、偽0および真1が、第1の入力電極17aおよび第2の入力電極17bにそれぞれ入力される。第3の状態が書き込まれる場合、以下の不等式IIIを充足する電圧V1、VaおよびVdが印加される。V1>VaおよびV1<VbIIIより具体的には、V1が0Vに保持されながら、-10VのVa、および10VのVbが印加される。第三の状態では、真1および偽0が、第1の入力電極17aおよび第2の入力電極17bにそれぞれ入力される。第4の状態が書き込まれる場合、以下の不等式IVを充足する電圧V1、VaおよびVdが印加される。V1<VaおよびV1<VbIVより具体的には、V1が0Vに保持されながら、10VのVa、および10VのVbが印加される。第四の状態では、偽0および偽0が、第1の入力電極17aおよび第2の入力電極17bにそれぞれ入力される。第一の状態では、電源電極15と出力電極16との間の抵抗が低い。第二の状態、第三の状態、および第四の状態では、電源電極15と出力電極16との間の抵抗が高い。第一~第四の状態において入力される真1および偽0の間の関係から理解されるように、第1の入力電極17aには、真または偽のどちらかである第1の入力信号が入力される。第2の入力電極17bには、真または偽のどちらかである第2の入力信号が入力される。読み出し以下、不揮発論理回路20からの読み出しの一例を説明する。制御電極12、および入力電極17a-17bに0Vが印加されながら、電源電極15と出力電極16との間に電位差が印加され、半導体膜14を流れる電流を測定する。電源電極15と出力電極16との間に印加する電位差は、書き込み時に入力電極17aおよび17bに印加される電圧の1/5以下とすることが好ましい。一例として、電源電極15と出力電極16との間の電位差は0.1Vであり得る。当該電流の値に応じて抵抗値が決定される。すなわち、測定された電流に基づいて、不揮発論理回路20が高抵抗状態または低抵抗状態のどちらを有するかを決定する。上記の通り、第一の状態は低抵抗状態である。第二の状態、第三の状態、および第四の状態は高抵抗状態である。高抵抗状態は、第1の入力信号および第2の入力信号に基づく論理積の偽に対応する。低抵抗状態は、第1の入力信号および第2の入力信号に基づく論理積の真に対応する。このように、不揮発論理回路20は不揮発性論理積回路として機能する。実施例以下、実施例を参照しながら本発明をより詳細に説明する。実施例1基板11として、シリコン酸化膜によって被覆された表面を有するシリコン基板を用意した。1制御電極12を、以下の手順に従って基板11上に形成した。基板11上に、電子銃蒸着法にて5nmの厚みを有するTi膜、30nmの厚みを有するPt膜、及びパルスレーザーデポジション法によって10nmの厚みを有するSrRuO3以下、SRO膜を順に形成した。2基板を加熱し、パルスレーザーデポジション法を用いて450nmの厚みを有するPbZr,TiO3からなる強誘電体膜13を形成した。3基板温度を400°Cに設定し、30nmの厚みを有するZnOからなる半導体膜14を形成した。4半導体膜14上にフォトリソグラフィによってレジストのパターンを形成した。その後、レジストのパターンが被覆していない部分の半導体膜14を、硝酸を用いるエッチングにより除去した。5その後、半導体膜14上のレジストをフォトリソグラフィによってパターニングした。その上に、5nmの厚みを有するTi膜および30nmの厚みを有するPt膜を電子銃蒸着法にて形成した。レジストを除去し、電源電極15、出力電極16、および入力電極17a-17bを形成した。得られた不揮発論理回路は、縦100マイクロメータ、横200マイクロメータの入力電極を有していた。不揮発論理回路は10マイクロメートルの電極間隔を有していた。当該不揮発論理回路に、図4および図5に基づいて第一の状態~第四の状態を書き込んだ。その後、電源電極15と出力電極16との間に0.1Vの電圧を印加し、電源電極15と出力電極16との間に流れる電流を測定した。当該電流から、当該不揮発論理回路の抵抗値を算出した。図7は、第一の状態~第四の状態において算出された抵抗値を示す。図7から理解されるように、第一の状態は低い抵抗値を有する。一方、第二の状態、第三の状態、および第四の状態は高い抵抗値を有する。本実施例では、SRO/Pt/Tiの積層膜からなる制御電極12、Pt/Tiの積層膜からなる電源電極15、出力電極16、および入力電極17a-17bが用いられた。他の材料からなる導電膜もまた用いられ得る。強誘電体膜13の材料としてSrBi,TaOxまたはBiTiOxのような他の強誘電材料が用いられ得る。半導体膜14の材料としてGaNまたはInGaZnOxのような他の半導体材料が用いられ得る。"