"演算部と、前記演算部により実行されるプログラムを記憶したメモリと、外部の電源装置から供給される第1の電圧を監視するアナログ回路と、前記第1の電圧を、これより低い第2の電圧に変換して、前記演算部、前記メモリおよび前記アナログ回路に供給するレギュレータと、を備える半導体集積回路装置の制御方法であって、第1の値に設定された第1のイネーブル信号を前記演算部に供給し、前記演算部を通常動作モードより消費電力が小さいスリープモードに設定するステップと、第1の期間経過後に前記第1のイネーブル信号が前記第1の値であるか否かを判定し、前記第1の値である場合、第2の値に設定された第2のイネーブル信号を前記メモリに供給し、前記メモリをスリープモードに設定するステップと、第2の期間経過後に前記第2のイネーブル信号が前記第2の値であるか否かを判定し、前記第2の値である場合、第3の値に設定された第3のイネーブル信号を前記アナログ回路に供給し、前記アナログ回路をスリープモードに設定するステップと、第3の期間経過後に前記第3のイネーブル信号が前記第3の値であるか否かを判定し、前記第3の値である場合、第4の値に設定された第4のイネーブル信号を前記レギュレータに供給し、前記レギュレータをスリープモードに設定するステップと、を備えることを特徴とする半導体集積回路装置の制御方法。前記第1の値に設定された第1のイネーブル信号を前記演算部に供給するとともに、カウント値のインクリメント動作を開始し、前記第2の値に設定された第2のイネーブル信号を前記メモリに供給するステップでは、前記カウント値に基づいて前記第1の期間が経過したことを判断し、前記第3の値に設定された第3のイネーブル信号を前記アナログ回路に供給するステップでは、前記カウント値に基づいて前記第2の期間が経過したことを判断し、前記第4の値に設定された第4のイネーブル信号を前記レギュレータに供給するステップでは、前記カウント値に基づいて前記第3の期間が経過したことを判断することを特徴とする請求項1に記載の半導体集積回路装置の制御方法。前記レギュレータをスリープモードに設定した後、スリープモード解除信号に同期して、第5の値に設定された前記第4のイネーブル信号を前記レギュレータに供給し、前記レギュレータを通常動作モードに設定するステップと、第4の期間経過後に前記第4のイネーブル信号が前記第5の値であるか否かを判定し、前記第5の値である場合、第6の値に設定された前記第3のイネーブル信号を前記アナログ回路に供給し、前記アナログ回路を通常動作モードに設定するステップと、第5の期間経過後に前記第3のイネーブル信号が前記第6の値であるか否かを判定し、前記第6の値である場合、第7の値に設定された前記第2のイネーブル信号を前記メモリに供給し、前記メモリを通常動作モードに設定するステップと、第6の期間経過後に前記第2のイネーブル信号が前記第7の値であるか否かを判定し、前記第7の値である場合、第8の値に設定された前記第1のイネーブル信号を前記演算部に供給し、前記演算部を通常動作モードに設定するステップと、を備えることを特徴とする請求項1または2に記載の半導体集積回路装置の制御方法。前記レギュレータをスリープモードに設定した後に前記電源装置に流れる第1の電流値を測定し、前記第1の電流値と、予め定めた第1の期待値と、を比較して、前記半導体集積回路装置が正常であるか否かを判定するステップと、前記演算部を通常動作モードに設定した後に前記電源装置に流れる第2の電流値を測定し、前記第2の電流値と、予め定めた第2の期待値と、を比較して、前記半導体集積回路装置が正常であるか否かを判定するステップと、のうち、少なくとも一方を備えることを特徴とする請求項3に記載の半導体集積回路装置の制御方法。前記第1の期間経過後に前記第1のイネーブル信号が前記第1の値でない場合、または、前記第2の期間経過後に前記第2のイネーブル信号が前記第2の値でない場合、または、前記第3の期間経過後に前記第3のイネーブル信号が前記第3の値でない場合、または、前記第4の期間経過後に前記第4のイネーブル信号が前記第5の値でない場合、または、前記第5の期間経過後に前記第3のイネーブル信号が前記第6の値でない場合、または、前記第6の期間経過後に前記第2のイネーブル信号が前記第7の値でない場合、前記半導体集積回路装置が異常であることを示す信号を出力するステップを備えることを特徴とする請求項3または4に記載の半導体集積回路装置の制御方法。演算部と、前記演算部により実行されるプログラムを記憶したメモリと、外部の電源装置から供給される第1の電圧を監視するアナログ回路と、前記第1の電圧を、これより低い第2の電圧に変換して、前記演算部、前記メモリおよび前記アナログ回路に供給するレギュレータと、第1のイネーブル信号を第1の値に設定して前記演算部に供給し、前記演算部を通常動作モードより消費電力が小さいスリープモードに設定する演算部制御回路と、第1の期間経過後に前記第1のイネーブル信号が前記第1の値であるか否かを判定し、前記第1の値である場合、第2のイネーブル信号を第2の値に設定して前記メモリに供給し、前記メモリをスリープモードに設定するメモリ制御回路と、第2の期間経過後に前記第2のイネーブル信号が前記第2の値であるか否かを判定し、前記第2の値である場合、第3のイネーブル信号を第3の値に設定して前記アナログ回路に供給し、前記アナログ回路をスリープモードに設定するアナログ回路制御回路と、第3の期間経過後に前記第3のイネーブル信号が前記第3の値であるか否かを判定し、前記第3の値である場合、第4のイネーブル信号を第4の値に設定して前記レギュレータに供給し、前記レギュレータをスリープモードに設定するレギュレータ制御回路と、を備えることを特徴とする半導体集積回路装置。前記レギュレータ制御回路は、スリープモード解除信号に同期して、前記第4のイネーブル信号を第5の値に設定して前記レギュレータに供給し、前記レギュレータを通常動作モード設定し、前記アナログ回路制御回路は、第4の期間経過後に前記第4のイネーブル信号が前記第5の値であるか否かを判定し、前記第5の値である場合、前記第3のイネーブル信号を第6の値に設定して前記アナログ回路制御回路に供給して、前記アナログ回路制御回路を通常動作モードに設定し、前記メモリ制御回路は、第5の期間経過後に前記第3のイネーブル信号が前記第6の値であるか否かを判定し、前記第6の値である場合、前記第2のイネーブル信号を第7の値に設定して前記メモリ回路制御回路に供給して、前記メモリ回路制御回路を通常動作モードに設定し、前記演算部制御回路は、第6の期間経過後に前記第2のイネーブル信号が前記第7の値であるか否かを判定し、前記第7の値である場合、前記第1のイネーブル信号を第8の値に設定して前記演算部制御回路に供給して、前記演算部を通常動作モードに設定することを特徴とする請求項6の半導体集積回路装置。確実にスリープモードに設定することが可能な半導体集積回路装置およびその制御方法を提供する。実施形態によれば、演算部と、前記演算部により実行されるプログラムを記憶したメモリと、外部の電源装置から供給される第1の電圧を監視するアナログ回路と、前記第1の電圧を、これより低い第2の電圧に変換して、前記演算部、前記メモリおよび前記アナログ回路に供給するレギュレータと、を備える半導体集積回路装置の制御方法が提供される。この方法では、まず、第1の値に設定された第1のイネーブル信号を前記演算部に供給し、前記演算部を通常動作モードより消費電力が小さいスリープモードに設定する。次に、第1の期間経過後に前記第1のイネーブル信号が前記第1の値であるか否かを判定し、前記第1の値である場合、第2の値に設定された第2のイネーブル信号を前記メモリに供給し、前記メモリをスリープモードに設定する。次に、第2の期間経過後に前記第2のイネーブル信号が前記第2の値であるか否かを判定し、前記第2の値である場合、第3の値に設定された第3のイネーブル信号を前記アナログ回路に供給し、前記アナログ回路をスリープモードに設定する。次に、第3の期間経過後に前記第3のイネーブル信号が前記第3の値であるか否かを判定し、前記第3の値である場合、第4の値に設定された第4のイネーブル信号を前記レギュレータに供給し、前記レギュレータをスリープモードに設定する。以下、実施形態について、図面を参照しながら具体的に説明する。図1は、一実施形態に係る半導体集積回路装置の概略ブロック図である。同図の半導体集積回路装置は、例えば携帯電話のSIMカード用のICである。半導体集積回路装置は、電源端子VDDと、接地端子GNDと、クロック端子CLKと、クロックイネーブル回路11と、リセット端子RSTと、入出力端子I/Oとを備えている。電源端子VDDと接地端子GNDとの間には電源装置不図示が接続され、例えば5Vの電源電圧が供給される。クロック端子には外部からクロック信号が入力される。クロックイネーブル回路11は、例えばAND回路であり、クロック信号と、後述するイネーブル信号CLK_ENが入力される。クロックイネーブル回路11は、イネーブル信号CLK_ENがハイの場合、システムクロック信号SYS_CLKを出力し、イネーブル信号CLK_ENがロウの場合、システムクロック信号SYS_CLKを停止して、出力をロウに固定する。リセット端子RSTには外部からリセット信号が入力される。入出力端子I/Oは1ビットの信号を外部と送受信する。その他にも半導体集積回路装置100は、種々の端子、例えば高速にデータ通信を行うためにアナログ信号を入出力するSWP端子不図示を備えていてもよい。また、半導体集積回路装置は、メモリ1と、アナログ回路2と、レギュレータ3と、CPUCentralProcessingUnit、演算部4と、ロジック回路5とを備えている。メモリは、例えばROMReadOnlyMemory,RAMRandomAccessMemoryおよび不揮発性メモリを含む。ROMはCPU4により実行される種々のプログラムを記憶する。RAMはCPU4がプログラムを実行する際にデータを一時的に記憶するために用いられる。不揮発性メモリは携帯電話の電話番号や製造番号等に関連する情報を記憶する。メモリ1にはイネーブル信号MEM_EN第2のイネーブル信号が入力される。イネーブル信号MEN_ENがロウに設定されると、メモリ1の機能が制限される代わりに、通常モードより消費電力が小さいスリープモードになる。アナログ回路2は、例えば電源端子VDDから供給される電源電圧が正常であるか否か、クロック端子CLKから入力されるクロック信号の周波数が正常であるか否か、等の監視を行う。また、アナログ回路2はメモリ1に記憶されるデータがハイであるかロウであるかを識別するための参照電圧を生成する。アナログ回路2にはイネーブル信号ANL_EN第3のイネーブル信号が入力される。イネーブル信号ANL_ENがロウに設定されると、アナログ回路2の機能が制限される代わりに、通常モードより消費電力が小さいスリープモードになる。レギュレータ3は電源端子VDDから入力される電源電圧を、これより低い、例えば3Vあるいは1.5Vに降圧し、メモリ1、アナログ回路2、CPU4およびロジック回路5に供給する。メモリ1等の動作に必要な電源電圧は電源端子VDDから供給される電圧より低いためである。レギュレータ3にはイネーブル信号REG_EN第4のイネーブル信号が入力される。イネーブル信号REG_ENがロウに設定されると、レギュレータ3の駆動力が小さくなる代わりに、通常モードより消費電力が小さいスリープモードになる。CPU4はメモリ1に記憶されたプログラムを実行する。また、CPU4はロジック回路5を制御し、各種イネーブル信号を生成させる。CPU4にはイネーブル信号CPU_EN第1のイネーブル信号が入力される。イネーブル信号CPU_ENがロウに設定されると、CPU4の機能が制限される代わりに、通常モードより消費電力が小さいスリープモードになる。ロジック回路5は、カウンタ回路51と、イネーブル信号CPU_ENを生成するCPU制御回路CPU_CON52と、イネーブル信号MEM_ENを生成するメモリ制御回路MEM_CON53と、アナログ信号ANL_ENを生成するアナログ回路制御回路ANL_CON54と、イネーブル信号REG_ENを生成するレギュレータ制御回路REG_CON55と、イネーブル信号CLK_ENを生成するクロック制御回路CLK_CON56とを有する。各制御回路はCPU4により制御されるカウンタ回路51に同期して動作する。図2は、カウンタ回路51の内部構成の一例を示す概略ブロック図である。カウンタ回路51は、デコーダDEC51a,51bと、カウンタ部51cとを有する。カウンタ部51cの入力端子CLKにはシステムクロック信号SYS_CLKが入力される。デコーダ51aには、カウンタ部51cが出力するカウント値CNTおよびイネーブル信号CPU_ENが入力される。そして、デコーダ51aは、イネーブル信号CPU_ENがロウである場合またはカウント値CNTが0でない場合、出力をハイに設定してカウンタ部51cの入力端子STARTに供給する。これにより、カウンタ部51cはカウントアップ動作、すなわち、システムクロックSYS_CLKに同期してカウント値CNTを1ずつインクリメントする動作を開始する。一方、デコーダ51bにはカウント値CNTが入力される。そして、デコーダ51bはカウント値CNTが0x610xは16進数であることを示すである場合、カウント値CNTのカウントアップ動作を停止して、0にクリアする。図3は、CPU制御回路52の内部構成の一例を示す概略ブロック図である。CPU制御回路52は、デコーダ52a,52bと、イネーブル信号生成部52cとを有する。デコーダ52aにはCPU4へのスリープ命令CPU_SLPが入力される。そして、デコーダ52aは、スリープ命令CPU_SLPがスリープモードへ突入することを示す値に設定されると、出力をハイに設定して、イネーブル信号生成部52cの入力端子CLRに供給する。これにより、イネーブル信号生成部52cはイネーブル信号CPU_ENをロウに設定する。一方、デコーダ52bにはカウント値CNTおよびイネーブル信号MEM_ENが入力される。そして、カウント値CNTが0x60であり、かつ、イネーブル信号MEM_ENがハイである場合、デコーダ52bはハイを出力して、イネーブル信号生成部52cの入力端子SETに供給する。これにより、イネーブル信号生成部52cはイネーブル信号CPU_ENをハイに設定する。図4は、メモリ制御回路53の内部構成の一例を示す概略ブロック図である。メモリ制御回路53の構成は図3のCPU制御回路52と類似しているので、簡略化して説明する。デコーダ53aは、カウント値CNTが0x10であり、かつ、イネーブル信号CPU_ENがロウである場合、イネーブル信号生成部53cの入力端子CLRにハイを供給する。これにより、イネーブル信号生成部53cはイネーブル信号MEM_ENをロウに設定する。一方、デコーダ53bは、カウント値CNTが0x50であり、かつ、イネーブル信号ANL_ENがハイである場合、イネーブル信号生成部53cの入力端子SETにハイを供給する。これにより、イネーブル信号生成部53cはイネーブル信号MEM_ENをハイに設定する。図5は、アナログ回路制御回路54の内部構成の一例を示す概略ブロック図である。デコーダ54aは、カウント値CNTが0x20であり、かつ、イネーブル信号MEM_ENがロウである場合、イネーブル信号生成部54cの入力端子CLRにハイを供給する。これにより、イネーブル信号生成部54cはイネーブル信号ANL_ENをロウに設定する。一方、デコーダ54bは、カウント値CNTが0x50であり、かつ、イネーブル信号REG_ENがハイである場合、イネーブル信号生成部54cの入力端子SETにハイを供給する。これにより、イネーブル信号生成部54cはイネーブル信号ANL_ENをハイに設定する。図6は、レギュレータ制御回路55の内部構成の一例を示す概略ブロック図である。デコーダ55aは、カウント値CNTが0x30であり、かつ、イネーブル信号ANL_ENがロウである場合、イネーブル信号生成部55cの入力端子CLRにハイを供給する。これにより、イネーブル信号生成部55cはイネーブル信号REG_ENをロウに設定する。一方、デコーダ55bは、入出力端子I/Oから入力される信号がロウである場合、イネーブル信号生成部55cの入力端子SETにハイを供給する。これにより、イネーブル信号生成部55cはイネーブル信号REG_ENをハイに設定する。図7は、クロック制御回路56の内部構成の一例を示す概略ブロック図である。デコーダ56aは、カウント値CNTが0x30であり、かつ、イネーブル信号ANL_ENがロウである場合、イネーブル信号生成部56cの入力端子CLRにハイを供給する。これにより、イネーブル信号生成部56cはイネーブル信号CLK_ENをロウに設定する。一方、デコーダ56bは、入出力端子I/Oから入力される信号がロウである場合、イネーブル信号生成部56cの入力端子SETにハイを供給する。これにより、イネーブル信号生成部56cはイネーブル信号CLK_ENをハイに設定する。なお、図6のレギュレータ制御回路55および図7のクロック制御回路56は同様の構成であるので、どちらか一方のみを設けて、その出力信号をイネーブル信号REG_EN,CLK_ENとして用いてもよい。図8は、半導体集積回路装置の動作タイミングの一例を示すタイミング図である。また、図9は、半導体集積回路装置が通常モードからスリープモードに突入する際の処理動作およびスリープモードの突入することをテストする手順を示すフローチャートである。図8の時刻t0までは各種イネーブル信号はすべてハイであり、各回路はスリープモードではなく通常モードであると仮定する。また、図8および図9では、消費電流が大きく変化してレギュレータ3の出力電圧が変動してしまわないよう、メモリ1、アナログ回路2、CPU4を同時にスリープモードに突入させるのではなく、1つずつスリープモードに設定することを念頭に置いている。時刻t0で、スリープモードへ突入することを示すスリープ命令CPU_SLPを受信するとステップS1、図3のCPU制御回路52はイネーブル信号CPU_ENをロウ第1の値に設定するステップS2。これにより、CPU4がスリープモードに突入する。時刻t0では、CPU4の他にメモリ1やアナログ回路54が同時にスリープモードに突入するわけではないので、消費電力の変化は小さく、レギュレータの出力電圧の変動を抑制できる。なお、スリープ命令CPU_SLPは、例えばメモリ1内のROMに記憶されるプログラムにより、CPU4が予め定められたタイミングで生成する。また、図2のカウンタ回路51はカウントアップ動作を開始し、カウント値がシステムクロック信号SYS_CLKに同期して1ずつインクリメントするステップS3。所定期間第1の期間経過後の時刻t1でカウント値CNTが0x10になるとステップS4のYES、図4のデコーダ53aはイネーブル信号CPU_ENがロウであるか否かを確認するステップS5。ロウであれば、カウンタ回路51やCPU制御回路52は正常であると判断され、メモリ制御回路53はイネーブル信号MEM_ENをロウ第2の値に設定するステップS6。これにより、メモリ1はスリープモードに突入する。なお、仮にCPU4より先にメモリ1をスリープモードに設定すると、CPU4はメモリ1に記憶されたプログラムを読み出せなくなるために誤動作するおそれがあるが、本実施形態ではメモリ1より先にCPU4をスリープモードに設定するため、誤動作する可能性は低い。時刻t1では、既にCPU4はスリープモードであり、かつ、メモリ1の他にアナログ回路2が同時にスリープモードに突入するわけではないので、やはりレギュレータ3の出力電圧の変動を抑制できる。次に、所定期間第2の期間経過後の時刻t2でカウント値CNTが0x20になるとステップS7のYES、図5のデコーダ54aはイネーブル信号MEM_ENがロウであるか否かを確認するステップS8。ロウであれば、メモリ制御回路53は正常であると判断され、アナログ回路制御回路54はイネーブル信号ANL_ENをロウ第3の値に設定するステップS9。これにより、アナログ回路2はスリープモードに突入する。アナログ回路2は外部から供給される電源電圧やクロック信号の周波数を監視するものであるため、CPU4やメモリ1より後にスリープモードに設定するのがよい。さらに、所定期間第3の期間経過後の時刻t3でカウント値CNTが0x30になるとステップS10のYES、図6のレギュレータ制御回路55のデコーダ55aおよび図7のクロック制御回路56のデコーダ56aは、イネーブル信号ANL_ENがロウであるか否かを確認するステップS11。ロウであれば、アナログ回路制御回路54は正常であると判断され、レギュレータ制御回路55はイネーブル信号REG_ENを、クロック制御回路56はイネーブル信号CLK_ENをそれぞれロウ第4の値に設定するステップS12。これにより、レギュレータ3はスリープモードに突入する。CPU4、メモリ1およびアナログ回路2が既に消費電力が小さいスリープモードに突入しているため、レギュレータ3を駆動力が小さいスリープモードに設定することができる。また、クロックイネーブル回路11の出力はロウに固定されるため、カウンタ回路51のカウントアップ動作が停止するステップS13。このようにして各回路がスリープモードとなり、半導体集積回路装置全体がスリープモードとなるステップS14。すなわち、半導体集積回路装置が出荷されて携帯電話に搭載されると、半導体集積回路装置はステップS1~S14によりスリープモードに設定される。ステップS5,S8,S11がNOである場合、いずれかの回路が異常であるので、その旨を入出力端子I/Oから出力してもよい。さらに、半導体集積回路装置の出荷時等に、正常にスリープモードに突入したことをテストするためには、時刻t3以降で、電源端子VDDおよび接地端子GND間に接続された電源装置に流れる消費電流第1の電流値を、半導体集積回路装置の外部に設けられる電流計不図示で測定するステップS15。そして、測定した消費電流が予め定めたスリープモードでの消費電流の期待値第2の電流値と一致するあるいは誤差が許容範囲内である場合、半導体集積回路装置が正常にスリープモードに突入したことが分かるステップS17。一方、一致しない場合、図2~図7の各回路のいずれかに異常があり、スリープモードに突入していないことが分かるステップS18。仮に図2~図7の各回路のいずれかに異常があると、次のイネーブル信号がロウに設定されず、結果として、半導体集積回路装置がスリープモードに突入しない。そのため、消費電流を測定することにより、簡易に半導体集積回路装置のテストを行うことができる。異常と判定された場合、例えば各回路の動作を確認することにより、いずれのイネーブル信号が異常であるかを判断できる。図10は、半導体集積回路装置がスリープモードから通常モードに復帰する際の処理動作および通常モードに復帰することをテストする手順を示すフローチャートである。図8および図10を用いて、通常モードへの復帰について説明する。図8および図10では、消費電流が大きく変化してレギュレータ3の出力電圧が変動してしまわないよう、メモリ1、アナログ回路2、CPU4を同時に通常モードに復帰させるのではなく、1つずつ通常モードに設定することを念頭に置いている。半導体集積回路装置を通常モードに復帰させるため、図8の時刻t10で入出力端子I/Oがロウスリープモード解除信号に設定されるステップS21と、図7のクロック制御回路56はイネーブル信号CLK_ENを、図6のレギュレータ制御回路55はイネーブル信号REG_ENをそれぞれハイ第5の値に設定するステップS22。これにより、クロックイネーブル回路11はシステムクロックSYS_CLKを生成し、図2のカウンタ回路51がカウントアップ動作を開始するステップS23。また、レギュレータ3は通常モードに復帰し、スリープモード時より大きな駆動力を持って電圧を生成し、CPU4等に供給する。所定期間第4の期間経過後の時刻t11でカウント値CNTが0x40になるとステップS24のYES、図5のアナログ回路制御回路54はイネーブル信号CLK_EN,REG_ENがともにハイであるか否かを確認するステップS25。ともにハイであれば、クロック制御回路56およびレギュレータ制御回路55は正常であると判断され、アナログ回路制御回路54はイネーブル信号ANL_ENをハイ第6の値に設定するステップS26。これにより、アナログ回路2は通常モードに復帰する。次に、所定期間第5の期間経過後の時刻t12でカウント値CNTが0x50に設定されるとステップS27のYES、図4のメモリ制御回路53はイネーブル信号ANL_ENがハイであるか否かを確認するステップS28。ハイであれば、アナログ制御回路は正常であると判断され、メモリ制御回路53はイネーブル信号MEM_ENをハイ第7の値に設定するステップS29。これにより、メモリ1は通常モードに復帰する。さらに、所定期間第6の期間経過後の時刻t13でカウント値CNTが0x60に設定されるとステップS30のYES、図3のCPU制御回路52はイネーブル信号MEM_ENがハイであるか否かを確認するステップS31。ハイであれば、メモリ制御回路53は正常であると判断され、CPU制御回路52はイネーブル信号CPU_ENをハイ第8の値に設定するステップS32。これにより、CPU4は通常モードに復帰する。既にメモリ1が通常モードであるため、CPU4はメモリ1に記憶されたプログラムを実行することができる。その後、カウント値CNTが0x61になるとステップS33のYES、図2のカウンタ回路51はカウントアップ動作を停止し、カウント値CNTを0にクリアするステップS34。以上により、各回路が通常モードとなり、半導体集積回路装置全体が通常モードとなるステップS35。そして、携帯電話とデータ通信等を行う。その後、一定期間が経過すると、CPU4は再びスリープ命令CPU_SLPを生成し、図9の処理動作を経てスリープモードに突入する。半導体集積回路装置が出荷されて携帯電話に搭載されると、半導体集積回路装置はステップS21~S35により通常モードに設定される。ステップS25,S28,S31がNOである場合、いずれかの回路が異常であるので、その旨を入出力端子I/Oから出力してもよい。さらに、半導体集積回路装置の出荷時等に、正常に通常モードに復帰したことをテストするためには、時刻t13以降で、電源端子VDDおよび接地端子GND間に接続された電源装置に流れる消費電流第2の電流値を、半導体集積回路装置の外部に設けられる電流計不図示で測定するステップS36。そして、測定した消費電流が予め定めた通常モードでの消費電流の期待値第2の期待値と一致するあるいは誤差が許容範囲内である場合、半導体集積回路装置が正常にスリープモードに突入したことが分かるステップS38。一方、一致しない場合、図2~図7の各回路のいずれかに異常があり、スリープモードに突入していないことが分かるステップS39。仮に図2~図7の各回路のいずれかに異常があると、次のイネーブル信号がロウに設定されず、結果として、半導体集積回路装置が通常モードに復帰しない。そのため、消費電流を測定することにより、簡易に半導体集積回路装置のテストを行うことができる。なお、本実施形態では、カウント値CNTが0x1増えるごとではなく、0x10増えるごとに次のイネーブル信号を設定している。それは、各回路をスリープモードあるいは通常モードに設定させるのにある程度の時間がかかるためである。この時間を考慮して、カウント値CNTがいくつ増えるごとにイネーブル信号を設定するかを定めればよい。このように、本実施形態では、レギュレータ3の出力電圧が変動するのを抑制するために、メモリ1、CPU4およびアナログ回路2を1つずつ順にスリープモードに設定する。その際、1つのイネーブル信号の状態を確認して、次のイネーブル回路を設定する。そのため、半導体集積回路装置を確実にスリープモードに設定できる。また、CPU制御回路52、メモリ制御回路53およびアナログ回路制御回路54に異常があるとスリープモードあるいは通常モードに設定されない。そのため、テスト専用の回路や、各制御回路の状態を確認する手段を設ける必要がなく、各モードでの消費電流を測定することで、半導体集積回路が正常であるか否かを簡易にテストできる。本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。"