一方の面に第1トレースが形成され、剛性を有する第1基板と、一方の面に第2トレースが形成され、可撓性を有する第2基板と、前記第1基板の前記一方の面と、前記第2基板の前記一方の面とが対向する対向部において、前記第1トレースの端部と前記第2トレースの端部とを接続する接続部とを含み、前記第1トレースの幅は、前記第2トレースの幅より広く、かつ、前記第1基板及び前記第2基板の公差に応じた幅である、又は、前記第2トレースの幅は、前記第1トレースの幅より広く、かつ、前記第1基板及び前記第2基板の公差に応じた幅である、プローブカード。前記第1基板は開口部を有し、前記第2基板は、前記開口部内で折り曲げられ、前記第1基板の他方の面側に突出する突出部を有し、前記第2トレースの他端は、前記突出部に形成される、請求項1記載のプローブカード。前記接続部は、異方性導電フィルム又はバンプである、請求項1又は2記載のプローブカード。前記第1トレースを覆うように前記第1基板に形成され、前記第1トレースの前記端部の上部に形成される第1開口部を有する第1被覆部をさらに含む、請求項1乃至3のいずれか一項記載のプローブカード。前記第1被覆部の前記第1開口部の周辺部は、前記周辺部以外の部分よりも厚さが薄くされている、請求項4記載のプローブカード。前記第2トレースを覆うように前記第2基板に形成され、前記第2トレースの前記端部の上部に形成される第2開口部を有する第2被覆部をさらに含む、請求項1乃至5のいずれか一項記載のプローブカード。ところで、上述の多層配線フィルムの配線トレースに接続される電極は、配線よりも幅が広いため、配線と電極との間でインピーダンスの不整合が生じる虞がある。インピーダンスの不整合が生じると、より高速な信号を用いる試験を行うことが困難になる場合があった。そこで、インピーダンスの不整合を低減したプローブカードを提供することを目的とする。本発明の実施の形態のプローブカードは、一方の面に第1トレースが形成され、剛性を有する第1基板と、一方の面に第2トレースが形成され、可撓性を有する第2基板と、前記第1基板の前記一方の面と、前記第2基板の前記一方の面とが対向する対向部において、前記第1トレースの端部と前記第2トレースの端部とを接続する接続部とを含み、前記第1トレースの幅は、前記第2トレースの幅より広く、かつ、前記第1基板及び前記第2基板の公差に応じた幅である、又は、前記第2トレースの幅は、前記第1トレースの幅より広く、かつ、前記第1基板及び前記第2基板の公差に応じた幅である。インピーダンスの不整合を低減したプローブカードを提供することができる。以下、本発明のプローブカードを適用した実施の形態について説明する。<実施の形態1>図1は、実施の形態1のプローブカードを示す断面図である。図2は、実施の形態1のプローブカードのインターフェース基板とプローブ基板を示す斜視分解図である。ここでは、図1及び図2に示すように、XYZ座標系を定義する。実施の形態1のプローブカード100は、所謂メンブレン型のプローブカードであり、インターフェース基板10、プローブ基板20、プローブガイド30、異方性導電フィルム40、及び押圧部50を含む。図1は、図2に示すインターフェース基板10及びプローブ基板20のA-A矢視断面に対応するプローブカード100全体の断面を表す。インターフェース基板10は、剛性を有する第1基板の一例であり、例えば、FR-4規格のリジッド基板を用いることができる。インターフェース基板10の中央には開口部10Aが形成されている。開口部10Aには、プローブ基板20の突出部20Aが挿入される。また、インターフェース基板10には、トレース11、パッド11A、グランドパッド12、及び接続パッド13が形成されている。トレース11の特性インピーダンスは、トレース11によって伝送される信号の反射等が生じないように最適化されており、典型的には、50Ωに設定される。パッド11A及びグランドパッド12は、それぞれ、異方性導電フィルム40を介して、プローブ基板20のパッド21A及びグランドパッド22と接続される。グランドパッド12と接続パッド13は、ビアとインターフェース基板10の内層のグランド層とを介して互いに接続されている。図2に示す同軸コネクタ13Aの信号線用の端子13Bは、パッド11Aに接続され、同軸コネクタ13Aのグランド用の端子13Cは接続パッド13に接続される。パッド11Aと信号線用の端子13Bは、例えば、半田付けによって接続される。接続パッド13とグランド用の端子13Cは、例えば、半田付け及び/又はねじ止めによって接続される。パッド11A及び接続パッド13は、同軸コネクタ13Aに接続される同軸ケーブルを介して試験装置に接続される。なお、説明の便宜上、図2には、1つの同軸コネクタ13Aをインターフェース基板10から離した状態を示すが、4つのパッド11Aと4対の接続パッド13に、それぞれ、同軸コネクタ13Aが接続される。なお、インターフェース基板10は、上述した構成要素の他に、グランド層及びレジスト層等を含むが、図1及び図2では、上述した構成要素以外の構成要素を省略する。インターフェース基板10の詳細については後述する。プローブ基板20は、可撓性を有する第2基板の一例である。プローブ基板20は、例えばポリイミド製のフレキシブル基板を基材とし、図2に示すように、中心にある矩形状の部分の各辺から、4つの延出部20Bが延出している。各延出部20Bは、中心にある矩形状の部分からZ軸正方向に折り曲げられ、さらに、XY平面内で外側に延出するように、X軸方向又はY軸方向に折り曲げられている。このため、延出部20Bの先端が収まるXY平面から見ると、プローブ基板20の中心にある矩形状の部分は、Z軸負方向に突出する突出部20Aを構築している。プローブ基板20は、トレース21、パッド21A、グランドパッド22、プローブパッド23を有する。パッド21Aは、トレース21の一端であり、プローブパッド23はトレース21の他端である。トレース21の特性インピーダンスは、トレース21によって伝送される信号の反射等が生じないように最適化されており、典型的には、50Ωに設定されている。パッド21A及びグランドパッド22は、異方性導電フィルム40を介してインターフェース基板10のパッド11A及びグランドパッド12と接続される。プローブパッド23は、図示しない半導体チップ又はパッケージ基板等の端子に接触される。なお、プローブ基板20は、上述した構成要素の他に、グランド層及びカバーレイ等を含むが、図1及び図2では、上述した構成要素以外の構成要素を省略する。プローブ基板20の詳細については後述する。プローブガイド30は、下面側にプローブ基板20が配設された状態で、ねじ31によってインターフェース基板10に固定される。プローブガイド30は、プローブ基板20をインターフェース基板10に対して押圧するとともに、プローブ基板20の突出部20AをZ軸負方向に押圧する押圧部50を保持する。異方性導電フィルム40ACF:AnisotropicConductiveFilmは、接続部の一例であり、厚さ方向に押圧されることにより、厚さ方向に導電性を示すフィルムである。異方性導電フィルム40は、インターフェース基板10のパッド11A及びグランドパッド12と、プローブ基板20のパッド21A及びグランドパッド22との間に配設され、厚さ方向に押圧される。押圧部50は、支持部50Aがプローブガイド30の貫通孔30Aに挿通されており、プローブガイド30の保持部30Bとの間に配設されるばね51の復元力により、プローブ基板20の突出部20AをZ軸負方向に押圧している。突出部20Aの先端にはプローブパッド23が形成されている。押圧部50は、突出部20Aの下方に置かれる半導体チップ又はパッケージ基板等の端子にプローブパッド23を押圧する。なお、押圧部50は、突出部20AをZ軸負方向に押圧できればよく、ねじ止めによって突出部20Aを押圧するものでも、ばねの弾性力を利用して押圧部20Aを押圧するものでも、どのような構成のものでもよい。ここで、図1及び図2では、説明の便宜上、プローブカード100の構成を簡略化し、トレース11、パッド11A、グランドパッド12、接続パッド13、同軸コネクタ13A、トレース21、パッド21A、グランドパッド22、及びプローブパッド23を最小限の数で示した。しかしながら、実際には、トレース11及びパッド11Aは、インターフェース基板10の各辺に沿って複数設けられ、グランドパッド12及び接続パッド13は、インターフェース基板10の各辺に沿って複数対設けられ、同軸コネクタ13Aは、パッド11A及び接続パッド13の数に応じて複数設けられる。同様に、トレース21及びパッド21Aは、プローブ基板20の各延出部20Bに複数設けられ、グランドパッド22は、プローブ基板20の各延出部20Bに複数対設けられる。また、より多くのプローブパッド23が突出部23に設けられる。次に、図3を用いて、インターフェース基板10の詳細について説明する。図3は、実施の形態1のプローブカード100のインターフェース基板10を示す図である。図3Aは、図2に破線Dで示すインターフェース基板10の一部分を示す。図3Bは図3AのA1-A1矢視断面を示し、図3Cは図3AのB1-B1矢視断面を示す。図3A~Cでは、図1及び図2と同様にXYZ座標系を定義する。インターフェース基板10は、トレース11、パッド11A、グランドパッド12、誘電体層14、グランド層15、ビア16、レジスト17を含む。トレース11は、第1トレースの一例であり、誘電体層14の一方の面に形成される。トレース11は、例えば、誘電体層14の一方の面にめっき処理によって形成された銅箔をエッチング等でパターニングすることによって形成される配線である。このエッチング処理では、グランドパッド12と接続パッド13も同時に形成される。銅箔のエッチングは、例えば、サブトラクティブ法によって行えばよい。パッド11Aは、トレース11の一端であり、レジスト17の開口部17Aから露出する部分である。トレース11の幅Y軸方向の幅は、インターフェース基板10の公差、及び、プローブ基板20の公差を考慮して、これらの公差を吸収できる幅インターフェース基板10及びプローブ基板20の公差に応じた幅に設定されている。なお、インターフェース基板10の公差については後述する。また、インターフェース基板10のトレース11の幅は、プローブ基板20のトレース21の幅よりも広く設定される。一般的に、リジッド基板を用いるインターフェース基板10の方が、フレキシブル基板を用いるプローブ基板20よりも製造上の公差が大きい。よって、トレース11の特性インピーダンスを最適化すると、ある程度の線幅が必要になり、プローブ基板20フレキシブル基板に形成するトレース21よりも幅広になるためである。このため、実施の形態1では、インターフェース基板10のトレース11の幅は、プローブ基板20のトレース21の幅よりも広く、かつ、インターフェース基板10及びプローブ基板20の公差を吸収できる線幅に設定される。具体的には、インターフェース基板10及びプローブ基板20の各々の公差により、パッド11Aとパッド21Aの位置ずれが最大になった場合であっても、パッド21Aがパッド11Aの幅の内部に収まるように、トレース21の線幅を設定すればよい。これにより、インターフェース基板10のパッド11Aと、プローブ基板20のパッド21Aとを接続する際に、パッド21Aがパッド11Aの幅の内部に収まり、パッド11Aとパッド21Aとを確実に接続することができる。グランドパッド12は、トレース11の両側に1つずつ形成される。グランドパッド12は、ビア16を介してグランド層15に接続される。グランドパッド12には、異方性導電フィルム40を介して、プローブ基板20のグランドパッド22が接続される。誘電体層14は、例えば、ガラス布基材にエポキシ樹脂を含浸させたFR-4規格の基板を用いることができる。誘電体層14は、例えば、ガラス布基材の代わりに、炭素繊維等のフィラーを含んでもよく、また、ガラス布基材を含まずにエポキシ樹脂だけで形成されてもよい。誘電体層14の一方の面には、トレース11及びグランドパッド12が形成され、さらにトレース11及びグランドパッド12の上からレジスト17が塗布される。グランド層15は、誘電体層14の他方の面に形成される。グランド層15は、例えば、誘電体層14の他方の面にめっき処理によって形成された銅箔である。グランド層15は、誘電体層14の他方の面の一面全体に形成される。グランド層15は、レジスト17に覆われている。ビア16は、誘電体層14の内部に形成され、グランドパッド12とグランド層15を接続する。ビア16は、例えば、ドリル加工等で誘電体層14に形成したスルーホールの内壁に、銅めっきを施すことによって形成される。レジスト17は、インターフェース基板10の両面に形成され、トレース11、グランドパッド12、及びグランド層15を覆う。レジスト17は、例えば、スプレーによる吹き付け、又は、スクリーン印刷法による塗布等でエポキシ樹脂を形成することによって作製される。また、レジスト17には、開口部17A、17Bが形成される。開口部17A、17Bは、レジスト17が塗布されていない部分である。ここで、レジスト17のうち、Z軸正方向側の面に形成される部分は、第1被覆部の一例であり、開口部17Aは第1開口部の一例である。すなわち、第1開口部は第1被覆部に形成され、パッド11Aを露出する開口部である。開口部17Aは、トレース11の一端を露出し、開口部17Aによって露出される部分は、パッド11Aとして用いられる。開口部17Bは、グランドパッド12を露出する。このように、インターフェース基板10では、信号線として用いられるトレース11のパッド11Aは、一対のグランドパッド12に挟まれている。また、ここで、インターフェース基板10の公差について説明する。インターフェース基板10の公差には、トレース11を形成する際の公差、又は、プローブ基板20と位置あわせを行う際に生じる公差等が含まれる。また、プローブ基板20の公差には、プローブ基板20のトレース21を形成する際の公差、又は、インターフェース基板10と位置あわせを行う際に生じる公差等が含まれる。インターフェース基板10とプローブ基板20は、材料及び製造プロセスが異なることから、公差が異なる。次に、図4を用いて、プローブ基板20について説明する。図4は、実施の形態1のプローブカード100のプローブ基板20を示す図である。図4Aは、プローブ基板20の延出部20Bのうち、図3に示すインターフェース基板10の一部分に対向して配置される部分を示す。図4Bは図4AのA2-A2矢視断面を示し、図4Cは図4AのB2-B2矢視断面を示す。図4A~Cでは、図1乃至図3と同様にXYZ座標系を定義する。プローブ基板20は、トレース21、パッド21A、グランドパッド22、誘電体層24、グランド層25、ビア26、カバーレイ27を含む。トレース21は、第2トレースの一例であり、誘電体層24の一方の面に形成される。トレース21は、例えば、誘電体層24の一方の面にめっき処理によって形成された銅箔をエッチング等でパターニングすることによって形成される配線である。銅箔のエッチングは、例えば、サブトラクティブ法によって行えばよい。パッド21Aは、トレース21の一端であり、カバーレイ27の開口部27Aから露出する部分である。グランドパッド22は、パッド21Aの両側に1つずつ形成される。グランドパッド22は、トレース21を形成するためのエッチング処理等によって同時に形成される。誘電体層24は、例えば、ポリイミド製のフィルムを用いることができる。誘電体層24は、可撓性を有していればよく、ポリイミド以外の樹脂等で形成されてもよい。誘電体層24の一方の面には、トレース21及びグランドパッド22が形成され、さらにトレース21及びグランドパッド22の上からカバーレイ27が貼り付けられる。グランド層25は、誘電体層24の他方の面に形成される。グランド層25は、例えば、誘電体層24の他方の面にめっき処理によって形成された銅箔である。グランド層25は、誘電体層24の他方の面の一面全体に形成される。グランド層25は、カバーレイ27に覆われている。なお、トレース21及びグランドパッド22を形成するための銅箔と、グランド層25を形成するための銅箔は、誘電体層24の両面に同時に形成される。ビア26は、誘電体層24の内部に形成され、グランドパッド22とグランド層25を接続する。ビア26は、例えば、ドリル加工等で誘電体層24に形成したスルーホールの内壁に、銅めっきを施すことによって形成される。カバーレイ27は、プローブ基板20の両面に形成され、トレース21、グランドパッド22、及びグランド層25を覆う。カバーレイ27は、例えば、ポリイミド膜、又は、フォトソルダーレジスト膜であり、塗布又はフィルムの貼り付けによって形成される。また、カバーレイ27には、開口部27A、27Bが形成される。開口部27A、27Bは、カバーレイ27が形成されていない部分、又は、形成されたポリイミド膜等が除去された部分である。開口部27Aは、トレース21の一端を露出し、開口部27Aによって露出される部分は、パッド21Aとして用いられる。開口部27Bは、グランドパッド22を露出する。このように、プローブ基板20では、信号線として用いられるトレース21のパッド21Aは、一対のグランドパッド22に挟まれている。ここで、カバーレイ27のうち、Z軸負方向側の面に形成される部分は、第2被覆部の一例であり、開口部27Aは第2開口部の一例である。すなわち、第2開口部は第2被覆部に形成され、パッド21Aを露出する開口部である。次に、図5を用いて、実施の形態1のプローブカード100のインターフェース基板10とプローブ基板20との接合について説明する。図5は、実施の形態1のプローブカード100のインターフェース基板10とプローブ基板20との接合部を示す図である。図5Aは、インターフェース基板10を下側Z軸負方向側に配置し、プローブ基板20を上側に重ねた状態を示す平面図である。図5Aでは、プローブ基板20は、トレース21、パッド21A、グランドパッド22が形成された面がインターフェース基板10側を向くように配設されている。図5Aに示すX軸方向におけるCの区間は、インターフェース基板10とプローブ基板20がZ軸方向で重複する区間である。すなわち、区間Cにおいて、インターフェース基板10とプローブ基板20は対向しており、対向部を構築する。異方性導電フィルム40は、インターフェース基板10とプローブ基板20がZ軸方向で対向する対向部の全域に配設される。図5Bは図5AのB3-B3矢視断面を示す。図5Cは図5AのA3-A3矢視断面を示す。図5Dは図5AのB4-B4矢視断面を示す。図5A~Dでは、図1乃至図4と同様にXYZ座標系を定義する。図5Bに示すように、図5AのB3-B3断面は、図4Cに示すプローブ基板20の断面を天地逆にした断面となる。B3-B3断面の部分には、インターフェース基板10は存在しないため、プローブ基板20の断面のみが現れる。図5Cに示すように、図5AのA3-A3断面では、インターフェース基板10とプローブ基板20の間には、異方性導電フィルム40が配設される。異方性導電フィルム40は、インターフェース基板10に対してプローブガイド30がねじ31で固定されることにより、インターフェース基板10のパッド11A及びグランドパッド12と、プローブ基板20のパッド21A及びグランドパッド22との間で厚さ方向Z軸方向に押圧される。これにより、インターフェース基板10のパッド11A及びグランドパッド12と、プローブ基板20のパッド21A及びグランドパッド22とがそれぞれ電気的に接続される。図5Dに示すように、図5AのB4-B4断面は、図3Cに示すインターフェース基板10の断面と同一の断面となる。B4-B4断面の部分には、プローブ基板20は存在しないため、インターフェース基板10の断面のみが現れる。以上のように、実施の形態1のプローブカード100によれば、図5Cに示すように、インターフェース基板10のパッド11A及びグランドパッド12と、プローブ基板20のパッド21A及びグランドパッド22とは、それぞれ、異方性導電フィルム40によって電気的に接続される。パッド11Aは、トレース11の端部であり、トレース11の幅と同一の幅を有する。そして、上述のように、トレース11の幅は、インターフェース基板10の公差、及び、プローブ基板20の公差を考慮して、これらの公差を吸収できる幅に設定されている。このため、図5Cに示すように、パッド21Aはパッド11Aの幅の内部に収まり、プローブ基板20のパッド21Aと、インターフェース基板10のパッド10Aとを確実に接続することができる。また、インターフェース基板10のパッド11Aは、トレース11の端部であるため、トレース11は、パッド11Aとなる端部を含めて特性インピーダンスが最適化されている。同様に、プローブ基板20のパッド21Aは、トレース21の端部であるため、トレース21は、パッド21Aとなる端部を含めて特性インピーダンスが最適化されている。すなわち、実施の形態1のプローブカード100では、特性インピーダンスが最適化されたトレース11の端部であるパッド11Aと、特性インピーダンスが最適化されたトレース21の端部であるパッド21Aとが異方性導電フィルム40を介して接合される。このため、実施の形態1のプローブカード100によれば、パッド11Aとパッド21Aにおいて、インピーダンスの不整合が抑制される。従来のプローブカードは、トレースの端部に接続した電極を介してインターフェース基板側とプローブ基板側との電気的な接続を確保していた。インターフェース基板とプローブ基板との間は、半田、異方性導電フィルム、又はスプリングプローブ等で接続されるか、又は、これらを介さずに直接接続されていた。このような電極は、インターフェース基板とプローブ基板との製造公差等を考慮して、トレースよりも幅が広くされている。一般的に、トレースは、信号の波長よりも十分に長い長さを有するため、特性インピーダンスの最適化が行われる。特性インピーダンスは、トレースの単位長さあたりの静電容量とインダクタンスとの比で決まる。これに対して、トレースの端部に接続される電極は、信号の波長よりも十分に長い長さ又は幅を有しないため、インピーダンス素子として振る舞い、周波数の変化とともにインピーダンスは変化する。従って、トレースの特性インピーダンスが最適化されていても、トレースの端部にトレースよりも幅の広い電極を接続すると、トレースと電極とのインピーダンスの不整合が生じ、信号の伝送特性が低下する。これに対して実施の形態1のプローブカード100では、上述のように、特性インピーダンスが最適化されたトレース11の端部であるパッド11Aと、特性インピーダンスが最適化されたトレース21の端部であるパッド21Aとが異方性導電フィルム40を介して接合されている。実施の形態1のプローブカード100は、従来の電極のようにインピーダンスの不整合の原因となる構成要素を含まない。このため、実施の形態1によれば、インピーダンスの不整合を低減したプローブカード100を提供することができる。一般に、プローブカードには、メンブレン型の他に、ブレード型、カンチレバー型、垂直型等の種類があるが、これらの中でもメンブレン型のプローブカードは、高周波特性に優れ、半導体チップ又はパッケージ基板等の微細化にも対応しやすいという特徴を有する。しかしながら、従来のメンブレン型のプローブカードは、トレースの端部に電極を接続しているため、信号の周波数が高くなるほど、トレースと電極とのインピーダンスの不整合が顕著になる。これに対して、実施の形態1のプローブカード100は、従来のプローブカードの電極のような構成要素を含まないため、従来のプローブカードよりも高い周波数の信号に対応することができる。以上、実施の形態1によれば、インピーダンスの不整合を低減し、例えば数十GHzオーダの高周波の信号にも対応できるプローブカード100を提供することができる。また、実施の形態1のプローブカード100は、ねじ31を取り外すだけで、プローブ基板20を他の試験用のプローブ基板に取り替えることができる。他の試験用のプローブ基板をインターフェース基板10に取り付けても、プローブ基板20の場合と同様に、トレースの端部をパッドとして用いることにより、インピーダンスの不整合を低減し、高周波の信号にも対応することができる。なお、以上では、インターフェース基板10のトレース11の幅が、プローブ基板20のトレース21の幅よりも広い形態について説明した。しかしながら、トレース11とトレース21のそれぞれの特性インピーダンスを最適化しつつ、トレース21の幅をトレース11の幅よりも広くできる場合には、プローブ基板20のトレース21の幅をインターフェース基板10のトレース11の幅よりも広くしてもよい。この場合には、トレース21の幅は、トレース11の幅よりも広く、かつ、インターフェース基板10及びプローブ基板20の公差を吸収できる線幅に設定すればよい。<実施の形態2>実施の形態2のプローブカードは、異方性導電フィルム40の代わりにバンプを用いる点が実施の形態1のプローブカード100と異なる。以下では、実施の形態1のプローブカード100と同一又は同等の構成要素には同一符号を付し、その説明を省略する。また、以下では、実施の形態1との相違点を中心に説明を行う。図6は、実施の形態2のプローブカードのプローブ基板20を示す図である。図6Aは、プローブ基板20の延出部20Bのうち、図3に示すインターフェース基板10の一部分に対向して配置される部分を示す。図6Bは図6AのA2-A2矢視断面を示し、図6Cは図6AのB2-B2矢視断面を示す。図6A~Cでは、図1乃至図5と同様にXYZ座標系を定義する。プローブ基板20は、パッド21Aの表面にバンプ240Aが配設されるとともに、グランドパッド22の表面にバンプ240Bが配設される。バンプ240A、240Bとしては、例えば、金バンプを用いることができる。バンプ240A、240Bは、実施の形態1の異方性導電フィルム40の代わりに、それぞれ、インターフェース基板10のパッド11A及びグランドパッド12と、プローブ基板20のパッド21A及びグランドパッド22との間を接続する。バンプ240A、240Bは、接続部の一例である。バンプ240A、240Bの高さは、パッド21A及びグランドパッド22とカバーレイ27の高さの違い、及び、パッド11A及びグランドパッド12とレジスト17の高さの違いを考慮し、接合のためにバンプ240A、240が潰された状態で十分な電気的接続を確保できる高さに設定される。次に、図7を用いて、実施の形態2のプローブカードのインターフェース基板10とプローブ基板20との接合について説明する。図7は、実施の形態2のプローブカードのインターフェース基板10とプローブ基板20との接合部を示す図である。図7Aは、インターフェース基板10を下側Z軸負方向側に配置し、プローブ基板20を上側に重ねた状態を示す平面図である。図7Aでは、プローブ基板20は、トレース21、パッド21A、グランドパッド22が形成された面がインターフェース基板10側を向くように配設されている。図7Bは図7AのB3-B3矢視断面を示す。図7Cは図7AのA3-A3矢視断面を示す。図7Dは図7AのB4-B4矢視断面を示す。図7A~Dでは、図1乃至図6と同様にXYZ座標系を定義する。図7Bに示すように、図7AのB3-B3断面は、図6Cに示すプローブ基板20の断面を天地逆にした断面となる。B3-B3断面の部分には、インターフェース基板10は存在しないため、プローブ基板20の断面のみが現れる。図7Cに示すように、図7AのA3-A3断面では、インターフェース基板10とプローブ基板20の間には、バンプ240A、240Bが配設される。バンプ240A、240Bは、インターフェース基板10に対してプローブガイド30がねじ31で固定されることにより、インターフェース基板10のパッド11A及びグランドパッド12と、プローブ基板20のパッド21A及びグランドパッド22との間で厚さ方向に押圧される。これにより、インターフェース基板10のパッド11A及びグランドパッド12と、プローブ基板20のパッド21A及びグランドパッド22とは、それぞれ、バンプ240A、240Bによって電気的に接続される。図7Dに示すように、図7AのB4-B4断面は、図3Cに示すインターフェース基板10の断面と同一の断面となる。B4-B4断面の部分には、プローブ基板20は存在しないため、インターフェース基板10の断面のみが現れる。以上のように、実施の形態2のプローブカードによれば、図7Cに示すように、インターフェース基板10のパッド11A及びグランドパッド12と、プローブ基板20のパッド21A及びグランドパッド22とは、それぞれ、バンプ240A、240Bによって電気的に接続される。従って、実施の形態2のプローブカードによれば、実施の形態1のプローブカード100と同様に、パッド11Aとパッド21Aにおいて、インピーダンスの不整合が抑制される。以上、実施の形態2によれば、インピーダンスの不整合を低減し、例えば数十GHzオーダの高周波の信号にも対応できるプローブカードを提供することができる。以上では、バンプ240A、240Bを用いる形態について説明したが、例えば、インターフェース基板10のレジスト17の厚さを薄くしてパッド11A及びグランドパッド12と、パッド21A及びグランドパッド22とを直接接続することにより、バンプ240A、240Bを省略してもよい。すなわち、パッド11A及びグランドパッド12がレジスト17の表面よりも突出しており、パッド11A及びグランドパッド12がそれぞれパッド21A及びグランドパッド22に直接接続できる場合には、バンプ240A、240Bを用いなくてもよい。この場合には、パッド11A及びグランドパッド12が接続部の一例になる。レジスト17を薄くするのは、開口部17A、17Bの周囲だけでもよい。レジスト17をスプレーによる吹き付けで形成する場合には、開口部17A、17Bの周囲において吹き付け量を少なくすることにより、レジスト17の膜厚を薄くすればよい。また、バンプ240A、240Bの代わりに、パッド21A及びグランドパッド22の表面に、又は、パッド11A及びグランドパッド12の表面に、めっき処理を行ってもよい。パッド21A及びグランドパッド22の表面、又は、パッド11A及びグランドパッド12の表面をめっき処理で厚くすることにより、パッド21A及びグランドパッド22と、パッド11A及びグランドパッド12とを接続してもよい。このようなめっき処理としては、例えば、銅めっき、又は、金めっきを施す処理を行えばよい。この場合には、パッド21A及びグランドパッド22の表面、又は、パッド11A及びグランドパッド12の表面に形成するめっきの部分が接続部の一例になる。以上、本発明の例示的な実施の形態のプローブカードについて説明したが、本発明は、具体的に開示された実施の形態に限定されるものではなく、特許請求の範囲から逸脱することなく、種々の変形や変更が可能である。