"デューティ比が変化するパルス波状の第1信号が入力されて、該第1信号を増幅した第2信号を出力するトランジスタ回路と、前記第2信号が入力されて、前記第1信号の基本波と周波数が等しい第3信号を出力する出力回路とを有しており、該出力回路は、前記第1信号の基本波の周波数を含む通過帯域を有するとともに、前記第1信号のデューティ比が小さくなるにつれて前記通過帯域の幅が大きくなる帯域通過フィルタと、該帯域通過フィルタと前記トランジスタ回路とのインピーダンスを整合させる整合回路とを有していることを特徴とする増幅回路。前記第1信号のデューティ比に応じて前記帯域通過フィルタの前記通過帯域の幅を変化させる制御回路をさらに備えることを特徴とする請求項1に記載の増幅回路。包絡線変動を有する第4信号が入力されて、該第4信号の振幅に応じて互いの位相差が変化する定包絡線信号である第5信号および第6信号を出力する変換回路と、ソース端子に前記第5信号が入力されるとともにゲート端子に前記第6信号と同相の信号が入力される第1のトランジスタと、ソース端子に前記第6信号が入力されるとともにゲート端子に前記第5信号と同相の信号が入力される第2のトランジスタとをさらに備え、前記第1のトランジスタのドレイン端子から出力される信号が前記第1信号として前記トランジスタ回路に入力されることを特徴とする請求項1に記載の増幅回路。送信回路と、請求項3に記載の増幅回路と、該増幅回路を介して前記送信回路に接続されたアンテナとを備えることを特徴とする送信装置。送信回路と、請求項3に記載の増幅回路と、該増幅回路を介して前記送信回路に接続されたアンテナと、該アンテナに接続された受信回路とを備えることを特徴とする通信装置。しかしながら、従来の増幅回路においては、整合回路が固定されているため、デューティ比が変化する入力信号を増幅する場合に、入力信号のデューティ比が小さくなるにつれて効率が低下するという問題があった。本発明はこのような従来の技術における問題点に鑑みて案出されたものであり、その目的は、デューティ比が変化する入力信号を高効率で増幅することが可能な増幅回路ならびにそれを用いた送信装置および通信装置を提供することにある。本発明の第1の増幅回路は、デューティ比が変化するパルス波状の第1信号が入力されて、該第1信号を増幅した第2信号を出力するトランジスタ回路と、前記第2信号が入力されて、前記第1信号の基本波と周波数が等しい第3信号を出力する出力回路とを有しており、該出力回路は、前記第1信号の基本波の周波数を含む通過帯域を有するとともに、前記第1信号のデューティ比が小さくなるにつれて前記通過帯域の幅が大きくなる帯域通過フィルタと、該帯域通過フィルタと前記トランジスタ回路とのインピーダンスを整合させる整合回路とを有していることを特徴とするものである。本発明の第2の増幅回路は、前記第1の増幅回路において、前記第1信号のデューティ比に応じて前記帯域通過フィルタの前記通過帯域の幅を変化させる制御回路をさらに備えることを特徴とするものである。本発明の第3の増幅回路は、前記第1の増幅回路において、包絡線変動を有する第4信号が入力されて、該第4信号の振幅に応じて互いの位相差が変化する定包絡線信号である第5信号および第6信号を出力する変換回路と、ソース端子に前記第5信号が入力されるとともにゲート端子に前記第6信号と同相の信号が入力される第1のトランジスタと、ソース端子に前記第6信号が入力されるとともにゲート端子に前記第5信号と同相の信号が入力される第2のトランジスタとをさらに備え、前記第1のトランジスタのドレイン端子から出力される信号が前記第1信号として前記トランジスタ回路に入力されることを特徴とするものである。本発明の送信装置は、送信回路と、前記第3の増幅回路と、該第3の増幅回路を介して前記送信回路に接続されたアンテナとを備えることを特徴とするものである。本発明の通信装置は、送信回路と、前記第3の増幅回路と、該第3の増幅回路を介して前記送信回路に接続されたアンテナと、該アンテナに接続された受信回路とを備えることを特徴とするものである。なお、本発明において、パルス波状の信号とは、理想的な方形波の信号だけでなく、例えば半波整流波のような信号も含むものである。また、信号のデューティ比とは、パルス波状の信号がHighレベルである期間0でない期間の周期に対する割合のことである。例えば、1周期の半分において信号がHighレベルである場合には、信号のデューティ比は05になる。本発明の増幅回路によれば、デューティ比が変化する入力信号を高効率で増幅することが可能な増幅回路を得ることができる。本発明の送信装置によれば、消費電力が小さい送信装置を得ることができる。本発明の通信装置によれば、消費電力が小さい通信装置を得ることができる。以下、本発明の増幅回路を添付の図面を参照しつつ詳細に説明する。実施の形態の第1の例図1は本発明の実施の形態の第1の例の増幅回路を示す回路図である。本例の増幅回路は、図1に示すように、トランジスタ回路10と、出力回路30と、制御回路50と、端子41,42とを備えている。また、出力回路30は、帯域通過フィルタ31と整合回路20とを備えている。トランジスタ回路10は、端子41および出力回路30に接続されており、端子41から入力されたデューティ比が変化するパルス波状の第1信号を、B級またはAB級バイアス状態でスイッチング増幅した第2信号を出力回路30へ出力する。よって、第1信号の基本波の周波数と第2信号の基本波の周波数とは等しくなる。また、トランジスタ回路10は、FETFieldEffectTransistor:電界効果トランジスタ11と、チョークコイル12とを備えている。FET11は、ゲート端子が端子41に接続されており、ドレイン端子が整合回路20に接続されるとともにチョークコイル12を介して電源電位Vddに接続されており、ソース端子が基準電位グランド電位に接続されている。そして、端子41から入力された第1信号がゲート端子に入力されるとともに、増幅後の信号である第2信号がドレイン端子から整合回路20へ出力される。また、図示は省略しているが、FET11のゲート端子にはチョークインダクタを介してB級またはAB級のバイアスが与えられる。出力回路30は、トランジスタ回路10および端子42に接続されており、トランジスタ回路10から出力された第2信号が入力されて、第1信号および第2信号の基本波と周波数が等しい第3信号を出力する。また、出力回路30は、帯域通過フィルタ31と整合回路20とを備えている。整合回路20は、トランジスタ回路10と帯域通過フィルタ31との間に直列に接続されており、帯域通過フィルタ31とトランジスタ回路10とのインピーダンスを整合させる機能を有する。また、整合回路20は、キャパシタ21,23と、インダクタ22とを備えている。帯域通過フィルタ31は、整合回路20と端子42との間に直列に接続されており、さらに制御回路50に接続されている。そして、制御回路50からの制御信号によって、第1信号の基本波の周波数を含む通過帯域を有するとともに、第1信号のデューティ比が小さくなるにつれて通過帯域の幅が大きくなるように制御される。制御回路50は、端子51が端子41に接続されており、端子52が帯域通過フィルタ31に接続されている。そして、制御回路50は、第1信号のデューティ比に応じて帯域通過フィルタ31の通過帯域の幅を変化させる制御信号を帯域通過フィルタ31へ出力する。図2は、図1に示す増幅回路における帯域通過フィルタの第1の例を模式的に示す回路図である。図2に示す帯域通過フィルタ31は、端子32,33間を接続している、キャパシタ93および可変インダクタ94からなるLC直列回路と、端子32およびキャパシタ93とグランド電位とを接続する、可変キャパシタ91およびインダクタ92からなるLC並列回路と、互いに並列に接続されているとともに、端子33および可変インダクタ94とグランド電位とを接続する、可変キャパシタ95およびインダクタ96からなるLC並列回路とを備えるLCフィルタである。このような構成を備える帯域通過フィルタ31は、可変インダクタ94,可変キャパシタ91,可変キャパシタ95の素子値を変化させることによって、良好な帯域通過特性を維持したままで通過帯域の幅を変化させることができる。なお、大まかには、可変インダクタ94のインダクタンス値を変化させることによって2つのLC並列回路間の結合を変化させて通過帯域の幅を変化させるとともに、可変キャパシタ91,95のキャパシタンスを変化させることによって、LC並列共振回路の共振周波数を変化させて帯域通過フィルタの中心周波数の変化を補正する。図3は図1に示す増幅回路における制御回路の一例を模式的に示す回路図である。図3に示す制御回路50は、端子51に接続されたRISCコントローラ60と、RISCコントローラ60および端子52に接続されたDAコンバータ53とを備えている。また、RISCコントローラ60は、I/Oポート61と、タイマカウンタ62と、システムクロック63と、割り込みコントローラ64と、CPUコア65と、EEPROM66と、RAM67と、ROM68とを備えている。このような構成を備える制御回路50は、例えば、端子41から第1信号が入力されると、まず、タイマカウンタ62によって、第1信号がHighレベルである時間を測定する。次に、予めROM68に蓄積されている、第1信号のデューティ比とHighレベルである時間との対応表を参照して、第1信号のデューティ比を求める。次に、予めROM68に蓄積されている、第1信号のデューティ比と可変インダクタ94に与える制御電圧との対応表を参照して、可変インダクタ94に与える制御電圧の値を求める。同様に、第1信号のデューティ比と可変キャパシタ91,95に与える制御電圧との対応表を参照して、可変キャパシタ91,95に与える制御電圧の値を求める。次に、可変インダクタ94に与える制御電圧の値および可変キャパシタ91,95に与える制御電圧の値をDAコンバータ53でアナログ変換して、所定の制御電圧を有する制御信号を端子52から可変インダクタ94および可変キャパシタ91,95へ出力する。なお、端子52は、複数の端子を1つにまとめて示したものであり、端子52に含まれる異なる端子から可変キャパシタ91,95および可変インダクタ94へ制御信号が出力される。このようにして、第1信号のデューティ比が小さくなるにつれて通過帯域の幅が大きくなるように帯域通過フィルタ31を制御することができる。このような構成を備える本例の増幅回路によれば、帯域通過フィルタ31は、入力される第1信号のデューティ比が小さくなるにつれて通過帯域の幅が大きくなるように制御されることにより、第1信号のデューティ比が小さいときにも、高効率で増幅することができる。よって、デューティ比が変化する入力信号を高効率で増幅することが可能な増幅回路を得ることができる。この効果が得られるメカニズムの詳細は未だ判明していないが、通過帯域の幅の変化に基づく帯域通過フィルタ31の通過損失の変化によって第1信号の基本波の周波数の信号の通過損失が変化することが影響を与えているのではないかと考えられる。また、通過帯域の幅を変化させることによる帯域通過フィルタ31のインピーダンスの変化が何らかの影響を与えている可能性もある。本例の増幅回路における可変インダクタ94としては、例えば、複数の線路間の接続をスイッチで切り替えることによってインダクタンスを変化させるものや、コイルに近接して配置した磁性体を動かすことによってインダクタンスを変化させるもの等の、従来知られている可変インダクタを使用することができる。本例の増幅回路における可変キャパシタとしては、周知の可変キャパシタを使用することができる。図4は、図1に示す増幅回路における帯域通過フィルタの第2の例を模式的に示す回路図である。図4に示す帯域通過フィルタ31は、図2に示したLCフィルタにおけるキャパシタ93および可変インダクタ94からなるLC直列回路に対して、インダクタ101およびキャパシタ102からなるLC並列回路を並列に接続した構成を備えている。これにより、通過帯域外に減衰極を形成することができるので、より優れた通過特性を有する帯域通過フィルタ31が得られる。このような図4に示したLCフィルタも、図2に示したLCフィルタと同様に、可変キャパシタ91,95および可変インダクタ94に加える制御信号の電圧を変化させることによって、第1信号のデューティ比が小さくなるにつれて通過帯域の幅が大きくなるように制御することができる。図5は、図1に示す増幅回路における帯域通過フィルタの第3の例を模式的に示す回路図である。図5に示す帯域通過フィルタ31は、端子32,33間を接続している可変キャパシタ103と、端子32および可変キャパシタ103とグランド電位とを接続する、可変キャパシタ91およびストリップライン104からなる並列回路と、端子33および可変キャパシタ103とグランド電位とを接続する、可変キャパシタ95およびストリップライン105からなる並列回路とを備えるストリップラインフィルタである。このような図5に示したストリップラインフィルタも、図2,図4に示したLCフィルタと同様に、可変キャパシタ91,95,103に加える制御信号の電圧を変化させることによって、第1信号のデューティ比が小さくなるにつれて通過帯域の幅が大きくなるように制御することができる。実施の形態の第2の例図6は本発明の実施の形態の第2の例の増幅回路を示す回路図である。本例の増幅回路70は、図6に示すように、変換回路71と、FET72,73と、図1に示した増幅回路74と、端子75,76とを備えている。変換回路71は、端子75から入力された、包絡線変動を有する信号である第4信号が入力されて、第4信号と同じ周波数を有するとともに第4信号の振幅に応じて互いの位相差が変化する2つの定包絡線信号である第5信号および第6信号を出力する。よって、第4信号における振幅の変化が、第5信号および第6信号の位相差の変化に置換される。なお、このような変換回路71としては、従来周知の種々の定包絡線信号生成回路が使用できる。FET72は、ソース端子が変換回路71に接続されているとともに、ドレイン端子が増幅回路74の端子41に接続されており、ソース端子に第5信号が入力されるとともにゲート端子に第6信号が入力される。FET73は、ソース端子が変換回路71に接続されているとともに、ドレイン端子が図示せぬ所定のインピーダンスで終端されており、ソース端子に第6信号が入力されるとともにゲート端子に第5信号が入力される。なお、図示は省略しているが、FET72,73のゲート端子にはチョークコイルを介してB級またはAB級のバイアスが印加されている。よって、それぞれのゲート端子に加えるバイアスによって調整できるため、FET72のゲート端子に入力される信号は、第6信号と同相の信号であればよく、FET73のゲート端子に入力される信号は、第5信号と同相の信号であればよい。このようにして、FET72,73によってトランスファーゲート回路が構成されており、FET72は、第6信号の電圧がON電圧よりも大きいときのみ第5信号を通過させる。FET72から出力されるパルス波状の信号は、第1信号として、増幅回路74の端子41を介して、トランジスタ回路10のFET11のゲート端子に入力される。よって、トランジスタ回路10のFET11は、第5信号および第6信号が共にON電圧より大きい期間だけON状態になり、ON状態の時間は、第5信号および第6信号の位相差に応じて変化する。よって、第5信号および第6信号の位相差の変化が、FET11から出力される第2信号のパルス幅の変化に置換される。FET11がON状態になる基本周期は、第5信号および第6信号がともにON電圧より大きくなる基本周期に一致するため、FET11のドレイン端子から出力される第2信号の基本波は、第5信号および第6信号と同じ周波数、すなわち、第4信号と同じ周波数になる。よって、第2信号から基本波成分が抽出された信号である第3信号は、第4信号と同じ周波数の信号となる。また、第3信号の振幅は、第2信号のパルス幅に応じて変化するため、第4信号の振幅に応じて変化する。このように、第3信号は、第4信号と同じ周波数と、第4信号の振幅に応じて変化する振幅とを備えており、第4信号が増幅された信号となっている。このような構成を備える本例の増幅回路70によれば、包絡線変動を有する入力信号を高効率で増幅することが可能な増幅回路を得ることができる。実施の形態の第3の例図7は本発明の実施の形態の第3の例の送信装置を示すブロック図である。本例の送信装置は、図7に示すように、送信回路81と、増幅回路70と、増幅回路70を介して送信回路81に接続されたアンテナ82とを備えている。なお、増幅回路70の端子75が送信回路81に接続されるとともに端子76がアンテナ82に接続されている。このような構成を有する本例の送信装置によれば、送信回路81から出力された包絡線変動を有する送信信号を、高効率な増幅回路70を用いて増幅することができるので、消費電力が小さい送信装置を得ることができる。実施の形態の第4の例図8は本発明の実施の形態の第4の例の通信装置を示すブロック図である。本例の通信装置は、図8に示すように、送信回路81と、増幅回路70と、増幅回路70を介して送信回路81に接続されたアンテナ82と、アンテナ82に接続された受信回路83とを備えている。また、アンテナ82と増幅回路70および受信回路83との間にはアンテナ共用回路84が挿入されている。なお、増幅回路70の端子75が送信回路81に接続されるとともに端子76がアンテナ82に接続されている。このような構成を有する本例の通信装置によれば、送信回路81から出力された包絡線変動を有する送信信号を、高効率な増幅回路70を用いて増幅することができるので、消費電力が小さい通信装置を得ることができる。変形例本発明は、上述した実施の形態の例に限定されることなく、種々の変更改良が可能である。例えば、上述した実施の形態の例においては、帯域通過フィルタ31として、LCフィルタおよびストリップラインフィルタを用いる例を示したが、これに限定されるものではない。例えば、同軸共振器を用いた帯域通過フィルタや、SAW共振器を用いた帯域通過フィルタ等、他の帯域通過フィルタを用いても構わない。また、上述した実施の形態の第4の例においては、通信装置がアンテナ共用回路84を備える例を示したが、これに限定されるものではなく、アンテナ共用回路84を備えない通信装置としても構わない。次に、本発明の増幅回路の具体例について説明する。図1に示した本発明の実施の形態の第1の例の増幅回路で、図2に示した第1の例の帯域通過フィルタ31において、インダクタ92,96およびキャパシタ93の素子値も可変にした帯域通過フィルタ31を用いるとともに、第1信号のデューティ比が小さくなるにつれて帯域通過フィルタ31の通過帯域の幅が大きくなるようにした第1の実施例の増幅回路におけるドレイン効率をシミュレーションによって算出した。このシミュレーションにおいて、FET11はガリウム砒素FETとし、ゲート端子にチョークインダクタを介して-25Vの電源を接続してAB級バイアスで動作するようにした。Vddは45Vとした。入力される第1信号の周波数は1GHzの矩形波とした。キャパシタ21の容量は8pFとし、キャパシタ23の容量は10pFとし、インダクタ22の値は27nHとした。また、帯域通過フィルタ31において、第1信号のデューティ比が小さくなるにつれて帯域通過フィルタ31の通過帯域の幅が大きくなるようにした。詳細には、第1信号のデューティ比が、50,25,10,625と変化するにつれて、帯域通過フィルタ31の通過帯域の幅MHzが、120,210,310,340と変化するようにした。このとき、可変キャパシタ91,95のキャパシタンスpFは、274,156,106,97と変化させるとともに、可変インダクタ94のインダクタンスnHは、761,435,295,269と変化させた。なお、このとき、キャパシタ93のキャパシタンスpFを、033,058,086,094と変化させるとともに、インダクタ92,96のインダクタンスnHを、093,162,239,262と変化させて調整を行った。このシミュレーション結果を図9のグラフに示す。また、デューティ比が05のときにおける値に各素子の素子値を固定して、デューティ比が05のときの通過帯域の幅に固定にした第1の比較例の増幅回路のシミュレーション結果も併せて図9のグラフに示す。グラフにおいて、横軸は第1信号のデューティ比であり、縦軸は増幅回路の効率ドレイン効率である。また、第1の実施例の増幅回路のシミュレーション結果を実線で示し、第1の比較例の増幅回路のシミュレーション結果を破線で示す。図9のグラフから明らかなように、第1の比較例の増幅回路は、入力される第1信号のデューティ比の低下にともなって効率が顕著に低下してしまう。これに対して、第1の実施例の増幅回路においては、デューティ比が3程度に小さくなるまで、第1の比較例の増幅回路に対して非常に高い効率が維持されている。これにより本発明の有効性が確認できた。次に、図1に示した本発明の実施の形態の第1の例の増幅回路で、図4に示した第2の例の帯域通過フィルタ31を用いるとともに、第1信号のデューティ比が小さくなるにつれて帯域通過フィルタ31の通過帯域の幅が大きくなるようにした第2の実施例の増幅回路と、帯域通過フィルタ31の通過帯域の幅をデューティ比が05のときの値に固定にした第2の比較例の増幅回路におけるドレイン効率をシミュレーションによって算出した。その結果を図10のグラフに示す。さらに、図1に示した本発明の実施の形態の第1の例の増幅回路で、図5に示した第3の例の帯域通過フィルタ31を用いるとともに、第1信号のデューティ比が小さくなるにつれて帯域通過フィルタ31の通過帯域の幅が大きくなるようにした第3の実施例の増幅回路と、帯域通過フィルタ31の通過帯域の幅をデューティ比が05のときの値に固定にした第3の比較例の増幅回路におけるドレイン効率をシミュレーションによって算出した。その結果を図11のグラフに示す。なお、これらのシミュレーションにおいても、第2,第3の実施例の増幅回路は、第1信号のデューティ比が、50,25,10,625と変化するにつれて、帯域通過フィルタ31の通過帯域の幅MHzが、120,210,310,340と変化するようにした。図10および図11のグラフにおいて、横軸は第1信号のデューティ比であり、縦軸は増幅回路の効率ドレイン効率である。また、第2,第3の実施例の増幅回路のシミュレーション結果を実線で示し、第2,第3の比較例の増幅回路のシミュレーション結果を破線で示す。図10および図11のグラフから明らかなように、第2,第3の実施例の増幅回路は、デューティ比が小さくなっても、第2,第3の比較例の増幅回路に対して高い効率が維持されている。これにより本発明の有効性が確認できた。"