"絶縁表面上に半導体膜、及び前記半導体膜上にゲート絶縁膜を形成し、高融点金属を有するターゲットを用い且つスパッタガスとしてアルゴンを用い、スパッタ法によって、前記ゲート絶縁膜上に前記高融点金属を有するゲート配線を形成し、前記ゲート配線上に設けられ且つ開口部を有する第1の絶縁膜、及び前記第1の絶縁膜上に第2の絶縁膜を形成し、前記開口部を介して前記半導体膜と電気的に接続し、且つ前記ゲート配線と重なる配線を形成し、前記第2の絶縁膜は、前記ゲート配線と前記配線とが重なる領域に選択的に形成されることを特徴とする半導体装置の作製方法。絶縁表面上に半導体膜、及び前記半導体膜上にゲート絶縁膜を形成し、高融点金属を有するターゲットを用い且つスパッタガスとしてアルゴンを用い、スパッタ法によって、前記ゲート絶縁膜上に前記高融点金属を有するゲート配線を形成し、前記ゲート配線上に設けられ且つ開口部を有する第1の絶縁膜、及び前記第1の絶縁膜上に第2の絶縁膜を形成し、前記開口部を介して前記半導体膜と電気的に接続し、且つ前記ゲート配線と重なる配線を形成し、加熱処理又はレーザ処理により、前記半導体膜に含まれる不純物元素の活性化を行うとともに、前記ゲート配線の表面に前記高融点金属の窒化物を形成し、前記第2の絶縁膜は、前記ゲート配線と前記配線とが重なる領域に選択的に形成されることを特徴とする半導体装置の作製方法。請求項1又は請求項2において、前記絶縁表面を有する基板の温度を300°C以下、前記スパッタガスの圧力を1.0Pa以上3.0Pa以下として、前記スパッタ法によって前記ゲート配線を形成することを特徴とする半導体装置の作製方法。請求項1乃至請求項3のいずれか一項において、前記高融点金属は、タングステンを有することを特徴とする半導体装置の作製方法。請求項1乃至請求項4のいずれか一項において、前記高融点金属を有するターゲットは、純度が4N以上のタングステンターゲットであることを特徴とする半導体装置の作製方法。請求項1乃至請求項5のいずれか一項において、前記ゲート配線は、窒化タングステン膜と、タングステン膜と、を有することを特徴とする半導体装置の作製方法。請求項1乃至請求項3のいずれか一項において、前記高融点金属は、モリブデンを有することを特徴とする半導体装置の作製方法。請求項1乃至請求項7のいずれか一項において、前記第2の絶縁膜は、前記半導体膜が有するソース領域又はドレイン領域上で選択的に除去されることを特徴とする半導体装置の作製方法。請求項1乃至請求項8のいずれか一項において、前記配線は、前記第1の絶縁膜の側面に接することを特徴とする半導体装置の作製方法。上記に示したようにアルミニウムは、耐熱性が低いためTFTの作製プロセスにおいて好ましい配線材料ではない。このため、アルミニウム以外の配線材料として、例えばタンタルTaやチタンTi等を主成分に含む材料を使用する試みがなされている。タンタルやチタンはアルミニウムに比べれば耐熱性が高い一方、電気抵抗率が高いという問題が生じる。また、タンタルは500°C程度の熱処理を施すと、熱処理前のものと比べて電気抵抗率が数倍に増大するため問題となっていた。また、基板上に形成された膜が大きな応力を持つ場合、基板の反りや、膜自体の剥離が生じるため、スパッタ法により形成された膜は、膜応力の制御を行って、できるだけ低い応力を持つ膜を形成することが望まれている。膜応力の制御を行う一つの手段として、アルゴンArやクリプトンKrやキセノンXeの混合ガスをスパッタガスとして用いることが提案されている。しかしながら、クリプトンKrやキセノンXeは高価なものであるため、混合ガスを用いることは、大量生産する場合において不適であった。本願発明は、上記問題点を鑑みてなされたものであり、AM-LCDに代表される電気光学装置の各回路の配線または電極として、電気抵抗率が十分に低く、且つ耐熱性が十分に高い材料を用い、高い信頼性を有する電気光学装置およびその作製方法を提供することを課題とする。本明細書で開示する発明の構成は、タングステンまたはタングステン化合物を主成分とする配線材料であって、前記配線材料中の不活性元素にアルゴンを90以上含み、且つ、前記配線材料中におけるナトリウムの含有量は0.3ppm以下であることを特徴とする配線材料である。上記構成において、前記タングステン化合物は、Ta、Ti、Mo、Cr、Nb、Siから選ばれた一種の元素、または複数種の元素とタングステンとの化合物である。また、上記構成において、前記配線材料の電気抵抗率が40μΩcm以下、好ましくは20μΩcm以下であることを特徴としている。また、他の発明の構成は、W、Ta、Ti、Mo、Cr、Nb、Siから選ばれた一種の元素、または複数種の元素を含む金属膜、前記元素を主成分とする金属化合物膜、前記元素を組み合わせた合金膜、もしくは前記金属膜、金属化合物膜または合金膜から選ばれた薄膜を積層した積層膜からなる配線を備え、前記配線は前記配線中の不活性元素にアルゴンを90以上含み、、且つ、前記配線中におけるナトリウムの含有量は0.3ppm以下であることを特徴とする半導体装置である。また、他の発明の構成は、タングステンまたはタングステン化合物を主成分とする膜を含む配線を備えた半導体装置であって、前記配線は前記配線中の不活性元素にアルゴンを90以上含み、且つ、前記配線におけるナトリウムの含有量は0.3ppm以下であることを特徴とする半導体装置である。また、他の発明の構成は、タングステンまたはタングステン化合物を主成分とする膜と、タングステンの窒化物膜とを含む積層構造を有する配線を備えた半導体装置であって、前記配線は前記配線中の不活性元素にアルゴンを90以上含み、且つ、前記配線におけるナトリウムの含有量は0.3ppm以下であることを特徴とする半導体装置である。また、他の発明の構成は、導電型を付与する不純物元素が添加されたシリコン膜と、タングステンまたはタングステン化合物を主成分とする膜と、タングステンの窒化物膜とを含む積層構造を有する配線を備えた半導体装置であって、前記配線は前記配線中の不活性元素にアルゴンを90以上含み、、且つ、前記配線におけるナトリウムの含有量は0.3ppm以下であることを特徴とする半導体装置である。上記各構成において、前記配線は、アルゴンをスパッタガスとして用いたスパッタ法により形成されたことを特徴としている。上記各構成において、前記配線中に含まれるアルゴン以外の不活性元素XeまたはKrは、1atoms以下、好ましくは0.1atoms以下であることを特徴としている。また、上記各構成のいずれか一において、前記タングステンまたはタングステン化合物を主成分とする膜の内部応力は、-2×1010dyn/cm2~2×1010dyn/cm2、好ましくは-1×1010dyn/cm2~1×1010dyn/cm2であることを特徴としている。また、上記各構成のいずれか一において、前記配線の線幅は5μm以下であることを特徴としている。また、上記各構成のいずれか一において、前記配線の膜厚は0.1μm以上、0.7μm以下であることを特徴としている。また、上記各構成のいずれか一において、前記配線をTFTのゲート配線として用いたことを特徴としている。また、上記各構造を実現するための発明の構成は、絶縁表面上に配線を少なくとも含む半導体装置の作製方法において、前記配線は、スパッタ法によりタングステン膜を形成する工程と、前記タングステン膜をパターニングする工程とによって形成することを特徴とする半導体装置の作製方法である。上記構成において、前記スパッタ法は、純度が4N以上のタングステンターゲットを用いることを特徴としている。上記構成において、前記スパッタ法は、純度が4N以上のタングステン合金ターゲットを用いることを特徴としている。上記構成において、前記スパッタ法は、アルゴンのみをスパッタガスとしたスパッタ法であることを特徴としている。また、上記各構成において、膜の応力は基板温度とガス圧とスパッタ電力とを適宜調節することによって、-2×1010dyn/cm2~2×1010dyn/cm2、好ましくは-1×1010dyn/cm2~1×1010dyn/cm2の範囲内で所望の値を得ることが可能である。また、前記スパッタ法における基板温度は300°C以下とすることを特徴としている。また、前記スパッタ法におけるガス圧は、0.1Pa~3.0Pa、好ましくは1.0Pa~2.0Paとすることを特徴としている。また、前記スパッタ法におけるスパッタ電力は、300W~15KW、好ましくは1KW~9KWφ305mmの大きさのターゲットとすることを特徴としている。即ち、単位面積当りのスパッタ電力に換算すると、0.41W/cm2~20.53W/cm2、好ましくは1.37W/cm2~12.32W/cm2である。なお、本明細書中において内部応力は図28に示すように、基板52に対して薄膜51が収縮しようとするときには、基板52はそれを妨げる方向に引っ張られ薄膜51を内側にして変形し、これを引張応力と呼び、方向の応力として表している。一方、薄膜51が伸張しようとするときには、基板52は押し縮められ薄膜51を外側にして変形するので、これを圧縮応力と呼び、-方向の応力として表している。なお、本明細書中において電極とは、配線の一部であり、他の配線との電気的接続を行う箇所、または半導体層と交差する箇所を指す。従って、説明の便宜上、配線と電極とを使い分けるが、電極という文言に配線は常に含められているものとする。本願発明を用いることで配線に含まれるナトリウムが0.03ppm以下、好ましくは0.01ppm以下であり、且つ、低い電気抵抗率40μΩcm以下を有し、応力が-5×1010dyn/cm2~5×1010dyn/cm2、好ましくは-2×1010dyn/cm2~2×1010dyn/cm2、さらに好ましくは-1×1010dyn/cm2~1×1010dyn/cm2に制御された配線を形成することができる。また、本発明の配線は、800°C程度の熱処理を施しても低い電気抵抗率40μΩcm以下を維持することができる。加えて、タングステンを主成分とする配線の表面に窒化タングステンを形成することによって、低抵抗で信頼性の高い配線を得ることができ、半導体装置ここでは具体的に電気光学装置の動作性能や信頼性を大幅に向上させることができる。本願発明の実施形態について、以下に説明する。上述の課題を解決するために、本発明は、高純度な高融点金属からなるターゲットを用い、スパッタ法によって得られる高融点金属膜を配線材料として提供する。代表的にはタングステンWを高融点金属として用いることを本発明の特徴の一つとしている。ターゲットとしては純度の高い4N99.99以上、好ましくは6N99.9999以上のタングステンターゲットを用い、スパッタガスとしてはアルゴンArの単体ガスを用いる。また、本発明は、基板温度、スパッタガスの圧力ガス圧を調節することによって応力制御を行うことを特徴の一つとしている。基板温度を300°C以下とし、スパッタガスの圧力を1.0Pa~3.0Pa、好ましくは1.0Pa~2.0Paとすることにより膜の応力を、-5×1010~5×1010dyn/cm2、好ましくは-2×1010dyn/cm2~2×1010dyn/cm2、さらに好ましくは-1×1010dyn/cm2~1×1010dyn/cm2とすることができる。また、本発明は、基板温度、スパッタガスの圧力ガス圧、またはスパッタ電力を調節することによって応力制御を行うことを特徴の一つとしている。また、従来では、スパッタ電力を大きくすると膜応力が増大していた。しかし、上記本願発明を利用することによって、膜応力の増大を抑制できるため、大きめのスパッタ電力を投入することができ、スパッタレートを向上させることができる。上記スパッタ方法によって得られる本願のタングステン膜のナトリウムNa濃度及びカリウムK濃度をGDMS分析法によって分析した。その分析結果を表1及び図25に示す。なお、本明細書中のGDMS分析法とは、グロー放電質量分析法GlowDischargeMassSpectrometryの略であり、グロー放電により試料をスパッタ、イオン化して取り出す固体質量分析法である。GDMS分析法は、安定したイオン源が得られることにより、微量分析法として広く活用されている分析方法である。表1及び図25に示したように、タングステン膜のナトリウムNa濃度を0.3ppm以下、好ましくは0.1ppm以下とすることができ、ゲート配線として用いてもTFT特性に影響を与えない範囲内に抑えることができた。仮に、ゲート電極中にナトリウムNa濃度が多く含まれていた場合は、TFT特性に悪影響を与えてしまう。また、半導体装置の配線を、タングステン膜と、窒化されたタングステン膜との積層構造としてもよい。例えば、絶縁表面上に窒化タングステンWNx但し、0<x<1を成膜後、タングステンWを積層する。また、密着性を向上させるために導電性を有する珪素膜例えばリンドープシリコン膜、ボロンドープシリコン膜等を窒化タングステンWNxの下層に設ける構成としてもよい。なお、この配線の線幅は5μm以下、膜厚は0.1~0.7μmで形成することができる。図26aに本発明のタングステン膜の応力値、図26bに熱処理500°C、4時間後の応力値、図26cに熱処理800°C、4時間後の応力値を示した。タングステン膜の成膜条件は、アルゴンガスの流量を100sccmとし、スパッタ電力を6kWとした。ただし、図26b及び図26cにおいては、熱処理する際、200nmの酸化窒化珪素膜SiOxNy但し、0<x、y<1で覆っている。本発明のタングステン膜は、熱処理の温度を上げるにつれて、最初は引張応力を有する膜であったものが、熱処理を加えると、さらに引張応力が増加する傾向を有しているため、膜応力の制御を行いやすい。なお、本発明のタングステン膜は、成膜時の基板温度、圧力、スパッタ電力で応力を制御できる。タングステン膜の応力は、タングステン膜を覆って成膜する酸化窒化珪素膜の有無によってアニール後に変化する様子が異なる。すなわち酸化窒化珪素膜で覆われている場合、応力はアニール後引っ張り方向に変化し、覆われていない場合には圧縮方向に変化する。タングステン膜を覆って酸化窒化珪素膜を成膜する場合には、弱い圧縮応力に、酸化窒化珪素膜を成膜しない場合には弱い引張応力になるようタングステン膜の成膜条件を合わせ込んでおけばアニール後の応力を小さくすることが可能である。また、図30は、スパッタ電力と応力との関係を示したグラフである。図30にタングステン膜膜厚400nmの熱処理前の応力と、熱処理550°C、4時間後の応力をそれぞれ示した。このように、スパッタ電力を調節することによって応力を自由に調節することができる。また、図31に示すように、スパッタ電力を変化させると、抵抗率も変化する。図31にタングステン膜の熱処理前の抵抗率と、熱処理550°C、4時間後の抵抗率をそれぞれ示した。ただし、図30及び図31に示したスパッタ電力はφ305mmの大きさのターゲットを用いたデータである。従って、単位面積当りのスパッタ電力に換算できることは言うまでもない。また、一般的な高融点金属の比較例として、図26aにタンタルと窒化タンタルの積層膜の応力値、図26bに熱処理500°C、4時間後の応力値、図26cに熱処理800°C、4時間後の応力値を示している。同様に図26b及び図26cにおいては、熱処理する際、200nmの酸化窒化珪素膜SiOxNy但し、0<x、y<1で覆っている。図26a~図26cに示すように、タンタルと窒化タンタルの積層膜は、熱処理の温度を上げるにつれて、最初は引張応力を有する膜であったものが、熱処理を加えると、圧縮応力を有する膜へと移行する傾向があるため、膜応力の制御が困難である。また、図27aに本発明のタングステン膜の抵抗率、図27bに熱処理500°C、4時間後の抵抗率、図27cに熱処理800°C、4時間後の抵抗率を示した。なお、ここでの抵抗率とは電気抵抗率のことである。図27a~図27cに示すように、本願のタングステン膜は、低抵抗率12~16μΩcm程度を有しており、熱処理後もほとんど抵抗率の変化は見られない。なお、さらにスパッタ条件を適宜変更することによりタングステン膜の抵抗率を12μΩcm以下、好ましくは9μΩcm程度にすることも可能である。一方、一般的な高融点金属は酸化に対して耐性がなく、数ppmの残留酸素が存在する雰囲気での熱処理で容易に酸化してしまっていた。その結果、電気抵抗率の増大や膜剥がれが生じていた。また、イオンドーピングの際、反応ガスに含まれている微量な酸素等の不純物元素が高融点金属膜に注入されることによっても電気抵抗率が増大していた。例えば、タンタルと窒化タンタルの積層膜は、熱処理する際、200nmの酸化窒化珪素膜SiOxNy但し、0<x、y<1で覆われているのにも関わらず、熱処理前の抵抗率25μΩcm程度と比べて、熱処理後の抵抗率50~80μΩcm程度は数倍に増大していた。また、通常、他の導電膜とのコンタクトを形成する場合には、他の導電膜を成膜する前に薄い酸化膜及び汚染物を除去するエッチング処理を行っている。次に、図29に示す構造を基板60上に形成する際、熱処理500°C、1時間の有無と、電極62Al-Si2wtの成膜前にエッチング処理1/10希釈HFの有無での、抵抗値の比較を行った結果を表2に示す。なお、コンタクト数は50個とし、接触面積の合計は約420μm2として、タンタルと窒化タンタルの積層構造を有する電極と、タングステン膜と窒化タングステン膜との積層構造を有する電極とで比較を行った。なお、表2においては、接触面積1μm□当たりの抵抗値を示した。ここではこの接触面積1μm□当たりの抵抗値をコンタクト抵抗値と呼ぶ。表2では、タンタルと窒化タンタルの積層構造を有する電極61と電極62Al-Si2wtとのコンタクト抵抗は、エッチング処理1/10希釈HFが有りの場合のほうが、無しの場合よりも抵抗値は下がっている。また、タンタルと窒化タンタルの積層構造を有する配線のコンタクト抵抗は熱処理を施した場合、急激な増大が見られ、その値は0.4kΩに達している。一方、タングステン膜と窒化タングステン膜との積層構造を有する電極61と電極62Al-Si2wtとのコンタクト抵抗は、熱処理及びエッチング処理1/10希釈HFの有無に関わらず変化が見られない。本願のコンタクト抵抗値は、1.3Ωと十分低い抵抗値を示している。このコンタクト抵抗値が、40Ω以下、好ましくは10Ω以下、さらに好ましくは5Ω以下であれば配線として使用することが可能である。また、表2においては熱処理する際、図2のように酸化窒化珪素膜で覆っていない。即ち、本発明のタングステン膜は、熱処理する際、酸化窒化珪素膜等で覆わなくとも抵抗率はほとんど変化しない。これらのことから、本発明のタングステン膜は、非常に耐熱性が高く、且つ、酸化しにくい膜であることがわかる。また、本発明のタングステン膜を用いた場合、このエッチング処理を省略することが可能である。本発明は、膜中に含まれるナトリウムが0.03ppm以下であり、且つ、熱処理後も低い電気抵抗率40μΩcm以下を有し、応力が-5×1010dyn/cm2~5×1010dyn/cm2、好ましくは-1×1010dyn/cm2~1×1010dyn/cm2に制御されたタングステン膜をTFTのゲート配線材料やその他の配線材料として用いることにより、TFTを備えた半導体装置の動作性能や信頼性を大幅に向上させることができる。以上の構成でなる本願発明について、以下に示す実施例でもってさらに詳細な説明を行うこととする。本発明の実施例について図1~図5を用いて説明する。ここでは画素部の画素TFTと、画素部の周辺に設けられる駆動回路のTFTを同一基板上に作製する方法について工程に従って詳細に説明する。但し、説明を簡単にするために、制御回路ではシフトレジスタ回路、バッファ回路などの基本回路であるCMOS回路と、サンプリング回路を形成するnチャネル型TFTとを図示することにする。図1Aにおいて、基板101には低アルカリガラス基板や石英基板を用いることができる。本実施例では低アルカリガラス基板を用いた。この場合、ガラス歪み点よりも10~20°C程度低い温度であらかじめ熱処理しておいても良い。この基板101のTFTを形成する表面には、基板101からの不純物拡散を防ぐために、酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜などの下地膜102を50nm~400nmの膜厚で形成する。例えば、プラズマCVD法でSiH4、NH3、N2Oから作製される酸化窒化シリコン膜を100nm、同様にSiH4、N2Oから作製される酸化窒化シリコン膜を200nmの厚さに積層形成する。次に、20~150nm好ましくは30~80nmの厚さで非晶質構造を有する半導体膜103aを、プラズマCVD法やスパッタ法などの公知の方法で形成する。本実施例では、プラズマCVD法で非晶質シリコン膜を55nmの厚さに形成した。非晶質構造を有する半導体膜としては、非晶質半導体膜や微結晶半導体膜があり、非晶質シリコンゲルマニウム膜などの非晶質構造を有する化合物半導体膜を適用しても良い。また、下地膜102と非晶質シリコン膜103aとは同じ成膜法で形成することが可能であるので、両者を連続形成しても良い。下地膜を形成した後、一旦大気雰囲気に晒さないことでその表面の汚染を防ぐことが可能となり、作製するTFTの特性バラツキやしきい値電圧の変動を低減させることができる。図1Aそして、公知の結晶化技術を使用して非晶質シリコン膜103aから結晶質シリコン膜103bを形成する。例えば、レーザー結晶化法や熱結晶化法固相成長法を適用すれば良いが、ここでは、特開平7-130652号公報で開示された技術に従って、触媒元素を用いる結晶化法で結晶質シリコン膜103bを形成した。結晶化の工程に先立って、非晶質シリコン膜の含有水素量にもよるが、400~500°Cで1時間程度の熱処理を行い、含有水素量を5atom以下にしてから結晶化させることが望ましい。非晶質シリコン膜を結晶化させると原子の再配列が起こり緻密化するので、作製される結晶質シリコン膜の厚さは当初の非晶質シリコン膜の厚さ本実施例では55nmよりも1~15程度減少した。図1Bそして、結晶質シリコン膜103bを島状に分割して、島状半導体層104~107を形成する。その後、プラズマCVD法またはスパッタ法により50~100nmの厚さの酸化シリコン膜によるマスク層108を形成する。図1Cそしてレジストマスク109を設け、nチャネル型TFTを形成する島状半導体層105~107の全面にしきい値電圧を制御する目的で1×1016~5×1017atoms/cm3程度の濃度でp型を付与する不純物元素としてボロンBを添加した。ボロンBの添加はイオンドープ法で実施しても良いし、非晶質シリコン膜を成膜するときに同時に添加しておくこともできる。ここでのボロンB添加は必ずしも必要でないが、ボロンBを添加した半導体層110~112はnチャネル型TFTのしきい値電圧を所定の範囲内に収めるために形成することが好ましかった。図1D駆動回路のnチャネル型TFTのLDD領域を形成するために、n型を付与する不純物元素を島状半導体層110、111に選択的に添加する。そのため、あらかじめレジストマスク113~116を形成した。n型を付与する不純物元素としては、リンPや砒素Asを用いれば良く、ここではリンPを添加すべく、フォスフィンPH3を用いたイオンドープ法を適用した。形成された不純物領域117、118のリンP濃度は2×1016~5×1019atoms/cm3の範囲とすれば良い。本明細書中では、ここで形成された不純物領域117~119に含まれるn型を付与する不純物元素の濃度をnと表す。また、不純物領域119は、画素部の保持容量を形成するための半導体層であり、この領域にも同じ濃度でリンPを添加した。図2A次に、マスク層108をフッ酸などにより除去して、図1Dと図2Aで添加した不純物元素を活性化させる工程を行う。活性化は、窒素雰囲気中で500~600°Cで1~4時間の熱処理や、レーザー活性化の方法により行うことができる。また、両者を併用して行っても良い。本実施例では、レーザー活性化の方法を用い、KrFエキシマレーザー光波長248nmを用い、線状ビームを形成して、発振周波数5~50Hz、エネルギー密度100~500mJ/cm2として線状ビームのオーバーラップ割合を80~98として走査して、島状半導体層が形成された基板全面を処理した。尚、レーザー光の照射条件には何ら限定される事項はなく、実施者が適宣決定すれば良い。そして、ゲート絶縁膜120をプラズマCVD法またはスパッタ法を用いて10~150nmの厚さでシリコンを含む絶縁膜で形成する。例えば、120nmの厚さで酸化窒化シリコン膜を形成する。ゲート絶縁膜には、他のシリコンを含む絶縁膜を単層または積層構造として用いても良い。図2B次に、ゲート電極を形成するために第1の導電層を成膜する。この第1の導電層は単層で形成しても良いが、必要に応じて二層あるいは三層といった積層構造としても良い。本実施例では、導電性の窒化物金属膜から成る導電層A121と金属膜から成る導電層B122とを積層させた。導電層B122はタンタルTa、チタンTi、モリブデンMo、タングステンWから選ばれた元素、または前記元素を主成分とする合金か、前記元素を組み合わせた合金膜代表的にはMo-W合金膜、Mo-Ta合金膜で形成すれば良く、導電層A121は窒化タンタルTaN、窒化タングステンWN、窒化チタンTiN膜、窒化モリブデンMoNで形成する。また、導電層A121は代替材料として、タングステンシリサイド、チタンシリサイド、モリブデンシリサイドを適用しても良い。導電層Bは低抵抗化を図るために含有する不純物濃度を低減させると良く、特にナトリウム濃度に関しては、0.1ppm以下、酸素濃度に関しては1wt以下とすると良かった。例えば、タングステンWは酸素濃度を0.2wt以下とすることで40μΩcm以下、好ましくは20μΩcm以下の抵抗率を実現することができた。導電層A121は10~50nm好ましくは20~30nmとし、導電層B122は200~400nm好ましくは250~350nmとすれば良い。本実施例では、導電層A121として、50nm厚の窒化タングステンWNx膜を、導電層B122として、350nm厚のタングステンW膜を用いた。本実施例では、大気に触れることなく、連続的にスパッタ法を用いて積層形成した。本実施例では、6N99.9999のタングステンターゲットを用い、スパッタガスとしてはアルゴンArの単体ガスを用いた。また、基板温度を200°C、スパッタガスの圧力を1.5Pa、スパッタ電力を6kWとすることにより膜の応力を、-5×1010~5×1010dyn/cm2、好ましくは-2×1010~2×1010dyn/cm2、さらに好ましくは-1×1010~1×1010dyn/cm2の範囲内に制御した。こうして、本願のタングステン膜のナトリウムNa濃度はGDMS分析で0.3ppm以下、好ましくは0.1ppm以下とすることができ、ゲート配線として用いてもTFT特性に影響を与えない範囲内にすることができた。また、本願のタングステン膜は熱処理を施しても抵抗率にほとんど変化がみられない。このように低抵抗で信頼性の高いゲート配線を用いればTFTの動作性能や信頼性を大幅に向上させることができた。尚、図示しないが、導電層A121の下に2~20nm程度の厚さでリンPをドープしたシリコン膜を形成しておくことは有効である。これにより、その上に形成される導電膜の密着性向上と酸化防止を図ると同時に、導電層Aまたは導電層Bが微量に含有するアルカリ金属元素がゲート絶縁膜120に拡散するのを防ぐことができる。図2C次に、レジストマスク123~127を形成し、導電層A121と導電層B122とを一括でエッチングしてゲート電極128~131と容量配線132を形成する。ゲート電極128~131と容量配線132は、導電層Aから成る128a~132aと、導電層Bから成る128b~132bとが一体として形成されている。この時、駆動回路に形成するゲート電極129、130は不純物領域117、118の一部と、ゲート絶縁膜120を介して重なるように形成する。図2D次いで、駆動回路のpチャネル型TFTのソース領域およびドレイン領域を形成するために、p型を付与する不純物元素を添加する工程を行う。ここでは、ゲート電極128をマスクとして、自己整合的に不純物領域を形成する。このとき、nチャネル型TFTが形成される領域はレジストマスク133で被覆しておく。そして、ジボランB2H6を用いたイオンドープ法で不純物領域134を形成した。この領域のボロンB濃度は3×1020~3×1021atoms/cm3となるようにする。本明細書中では、ここで形成された不純物領域134に含まれるp型を付与する不純物元素の濃度をpと表す。図3A次に、nチャネル型TFTにおいて、ソース領域またはドレイン領域として機能する不純物領域の形成を行った。レジストのマスク135~137を形成し、n型を付与する不純物元素が添加して不純物領域138~142を形成した。これは、フォスフィンPH3を用いたイオンドープ法で行い、この領域のリンP濃度を1×1020~1×1021atoms/cm3とした。本明細書中では、ここで形成された不純物領域138~142に含まれるn型を付与する不純物元素の濃度をnと表す。図3B不純物領域138~142には、既に前工程で添加されたリンPまたはボロンBが含まれているが、それに比して十分に高い濃度でリンPが添加されるので、前工程で添加されたリンPまたはボロンBの影響は考えなくても良い。また、不純物領域138に添加されたリンP濃度は図3Aで添加されたボロンB濃度の1/2~1/3なのでp型の導電性が確保され、TFTの特性に何ら影響を与えることはなかった。そして、画素部のnチャネル型TFTのLDD領域を形成するためのn型を付与する不純物添加の工程を行った。ここではゲート電極131をマスクとして自己整合的にn型を付与する不純物元素をイオンドープ法で添加した。添加するリンPの濃度は1×1016~5×1018atoms/cm3であり、図2Aおよび図3Aと図3Bで添加する不純物元素の濃度よりも低濃度で添加することで、実質的には不純物領域143、144のみが形成される。本明細書中では、この不純物領域143、144に含まれるn型を付与する不純物元素の濃度をnと表す。図3Cその後、それぞれの濃度で添加されたn型またはp型を付与する不純物元素を活性化するために熱処理工程を行う。この工程はファーネスアニール法、レーザーアニール法、またはラピッドサーマルアニール法RTA法で行うことができる。ここではファーネスアニール法で活性化工程を行った。熱処理は酸素濃度が8ppm~9の窒素雰囲気中で400~800°C、代表的には500~600°Cで行うものであり、本実施例では550°Cで4時間の熱処理を行った。また、基板101に石英基板のような耐熱性を有するものを使用した場合には、800°Cで1時間の熱処理としても良く、不純物元素の活性化と、該不純物元素が添加された不純物領域とチャネル形成領域との接合を良好に形成することができた。この熱処理において、ゲート電極128~131と容量配線132形成する金属膜128b~132bは、表面から5~80nmの厚さで導電層C128c~132cが形成される。例えば、導電層B128b~132bがタングステンWの場合には窒化タングステンWNが形成され、タンタルTaの場合には窒化タンタルTaNを形成することができる。また、導電層C128c~132cは、窒素またはアンモニアなどを用いた窒素を含むプラズマ雰囲気にゲート電極128~131を晒しても同様に形成することができる。さらに、3~100の水素を含む雰囲気中で、300~450°Cで1~12時間の熱処理を行い、島状半導体層を水素化する工程を行った。この工程は熱的に励起された水素により半導体層のダングリングボンドを終端する工程である。水素化の他の手段として、プラズマ水素化プラズマにより励起された水素を用いるを行っても良い。島状半導体層が、非晶質シリコン膜から触媒元素を用いる結晶化の方法で作製された場合、島状半導体層中には微量の触媒元素が残留した。勿論、そのような状態でもTFTを完成させることが可能であるが、残留する触媒元素を少なくともチャネル形成領域から除去する方がより好ましかった。この触媒元素を除去する手段の一つにリンPによるゲッタリング作用を利用する手段があった。ゲッタリングに必要なリンPの濃度は図3Bで形成した不純物領域nと同程度であり、ここで実施される活性化工程の熱処理により、nチャネル型TFTおよびpチャネル型TFTのチャネル形成領域から触媒元素をゲッタリングをすることができた。図3D図6Aおよび図7Aはここまでの工程におけるTFTの上面図であり、A-A断面およびC-C断面は図3DのA-AおよびC-Cに対応している。また、B-B断面およびD-D断面は図8Aおよび図9Aの断面図に対応している。図6および図7の上面図はゲート絶縁膜を省略しているが、ここまでの工程で少なくとも島状半導体層104~107上にゲート電極128~131と容量配線132が図に示すように形成されている。活性化および水素化の工程が終了したら、ゲート配線とする第2の導電膜を形成する。この第2の導電膜は低抵抗材料であるアルミニウムAl、銅Cu、銀Ag、または合金Ag-Pd-Cuを主成分とする導電層Dと、チタンTi、タンタルTa、タングステンW、またはモリブデンMoから成る導電層Eとで形成すると良い。本実施例では、チタンTiを0.1~2重量含むアルミニウムAl膜を導電層D145とし、チタンTi膜を導電層E146として形成した。導電層D145は200~400nm好ましくは250~350nmとすれば良く、導電層E146は50~200好ましくは100~150nmで形成すれば良い。図4Aそして、ゲート電極に接続するゲート配線を形成するために導電層E146と導電層D145とをエッチング処理して、ゲート配線147、148と容量配線149を形成した。エッチング処理は最初にSiCl4とCl2とBCl3との混合ガスを用いたドライエッチング法で導電層Eの表面から導電層Dの途中まで除去し、その後リン酸系のエッチング溶液によるウエットエッチングで導電層Dを除去することにより、下地との選択加工性を保ってゲート配線を形成することができた。図6Bおよび図7Bはこの状態の上面図を示し、A-A断面およびC-C断面は図4BのA-AおよびC-Cに対応している。また、B-B断面およびD-D断面は図8Bおよび図9BのB-BおよびD-Dに対応している。図6Bおよび図7Bにおいて、ゲート配線147、148の一部は、ゲート電極128、129、131の一部と重なり電気的に接触している。この様子はB-B断面およびD-D断面に対応した図8Bおよび図9Bの断面構造図からも明らかで、第1の導電層を形成する導電層Cと第2の導電層を形成する導電層Dとが電気的に接触している。第1の層間絶縁膜150は500~1500nmの厚さで酸化シリコン膜または酸化窒化シリコン膜で形成され、その後、それぞれの島状半導体層に形成されたソース領域またはドレイン領域に達するコンタクトホールを形成し、ソース配線151~154と、ドレイン配線155~158を形成する。図示していないが、本実施例ではこの電極を、Ti膜を100nm、Tiを含むアルミニウム膜300nm、Ti膜150nmをスパッタ法で連続して形成した3層構造の積層膜とした。次に、パッシベーション膜159として、窒化シリコン膜、酸化シリコン膜、または窒化酸化シリコン膜を50~500nm代表的には100~300nmの厚さで形成する。この状態で水素化処理を行うとTFTの特性向上に対して好ましい結果が得られた。例えば、3~100の水素を含む雰囲気中または窒素雰囲気中で、300~450°Cで1~12時間の熱処理を行うと良く、あるいはプラズマ水素化法を用いても同様の効果が得られた。なお、ここで後に画素電極とドレイン配線を接続するためのコンタクトホールを形成する位置において、パッシベーション膜159に開口部を形成しておいても良い。図4C図6Cおよび図7Cのはこの状態の上面図を示し、A-A断面およびC-C断面は図4CのA-AおよびC-Cに対応している。また、B-B断面およびD-D断面は図8Cおよび図9CのB-BおよびD-Dに対応している。図6Cと図7Cでは第1の層間絶縁膜を省略して示すが、島状半導体層104、105、107の図示されていないソースおよびドレイン領域にソース配線151、152、154とドレイン配線155、156、158が第1の層間絶縁膜に形成されたコンタクトホールを介して接続している。その後、有機樹脂からなる第2の層間絶縁膜160を1.0~1.5μmの厚さに形成する。有機樹脂としては、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、BCBベンゾシクロブテン等を使用することができる。ここでは、基板に塗布後、熱重合するタイプのポリイミドを用い、300°Cで焼成して形成した。そして、第2の層間絶縁膜160にドレイン配線158に達するコンタクトホールを形成し、画素電極161、162を形成する。画素電極は、透過型液晶表示装置とする場合には透明導電膜を用いれば良く、反射型の液晶表示装置とする場合には金属膜を用いれば良い。本実施例では透過型の液晶表示装置とするために、酸化インジウムスズITO膜を100nmの厚さにスパッタ法で形成した。図5こうして同一基板上に、駆動回路のTFTと画素部の画素TFTとを有した基板を完成させることができた。駆動回路にはpチャネル型TFT201、第1のnチャネル型TFT202、第2のnチャネル型TFT203、画素部には画素TFT204、保持容量205が形成した。本明細書では便宜上このような基板をアクティブマトリクス基板と呼ぶ。駆動回路のpチャネル型TFT201には、島状半導体層104にチャネル形成領域206、ソース領域207a、207b、ドレイン領域208a,208bを有している。第1のnチャネル型TFT202には、島状半導体層105にチャネル形成領域209、ゲート電極129と重なるLDD領域210以降、このようなLDD領域をLovと記す、ソース領域211、ドレイン領域212を有している。このLov領域のチャネル長方向の長さは0.5~3.0μm、好ましくは1.0~1.5μmとした。第2のnチャネル型TFT203には、島状半導体層106にチャネル形成領域213、LDD領域214,215、ソース領域216、ドレイン領域217を有している。このLDD領域はLov領域とゲート電極130と重ならないLDD領域以降、このようなLDD領域をLoffと記すとが形成され、このLoff領域のチャネル長方向の長さは0.3~2.0μm、好ましくは0.5~1.5μmである。画素TFT204には、島状半導体層107にチャネル形成領域218、219、Loff領域220~223、ソースまたはドレイン領域224~226を有している。Loff領域のチャネル長方向の長さは0.5~3.0μm、好ましくは1.5~2.5μmである。さらに、容量配線132、149と、ゲート絶縁膜と同じ材料から成る絶縁膜と、画素TFT204のドレイン領域226に接続し、n型を付与する不純物元素が添加された半導体層227とから保持容量205が形成されている。図5では画素TFT204をダブルゲート構造としたが、シングルゲート構造でも良いし、複数のゲート電極を設けたマルチゲート構造としても差し支えない。以上の様に、画素TFTおよび駆動回路が要求する仕様に応じて各回路を構成するTFTの構造を最適化し、半導体装置の動作性能と信頼性を向上させることを可能とすることができる。さらにゲート電極を耐熱性を有する導電性材料で形成することによりLDD領域やソース領域およびドレイン領域の活性化を容易とし、ゲート配線を低抵抗材料で形成することにより、配線抵抗を十分低減できる。従って、画素部画面サイズが4インチクラス以上の表示装置に適用することができる。図16はゲート電極とゲート配線の他の一例を示す図である。図16のゲート電極とゲート配線は実施例1で示す工程と同様にして形成されるものであり、島状半導体層901とゲート絶縁膜902の上方に形成されている。図16Aにおいて、ゲート電極とする第1の導電層には、導電層A903は窒化タンタルTaN、窒化タングステンWN、窒化チタンTiN膜、窒化モリブデンMoNで形成する。導電層B904はタンタルTa、チタンTi、モリブデンMo、タングステンWから選ばれた元素、または前記元素を主成分とする合金か、前記元素を組み合わせた合金膜で形成し、その表面に実施例1と同様にして導電層C905を形成する。導電層A903は10~50nm好ましくは20~30nmとし、導電層B904は200~400nm好ましくは250~350nmとすれば良い。ゲート配線とする第2の導電層は低抵抗材料であるアルミニウムAlや銅Cuを主成分とする導電層Dと、その上にチタンTiやタンタルTaなどで形成する導電層Eとを積層形成する。アルミニウムAlや銅Cuはストレスマイグレーションやエレクトロマイグレーションで容易に拡散するため、第2の導電層を被覆するように窒化シリコン膜908を50~150nmの厚さで形成することが必要である。図16Bは実施例1と同様に作製されるゲート電極とゲート配線であり、ゲート電極の下にリンPをドープしたシリコン膜909を形成してある。リンPをドープしたシリコン膜909はゲート電極中に含まれる微量のアルカリ金属元素がゲート絶縁膜へ拡散することを防ぐ効果があり、TFTの信頼性を確保する目的で有用である。図16Cは、ゲート電極を形成する第1の導電層にリンPをドープしたシリコン膜910で形成した例である。リンPをドープしたシリコン膜は他の導電性金属材料と比較して高抵抗材料であるが、ゲート配線を形成する第2の導電層をアルミニウムAlや銅Cuや銀Agで形成することにより、大面積の液晶表示装置にも適用することができる。ここでは、ゲート配線を、Ti膜911を100nm、Tiを含むアルミニウムAl膜912を300nm、Ti膜913を150nmで形成した3層構造とし、アルミニウムAl膜とリンPをドープしたシリコン膜とを直接接触しないようにすることにより、耐熱性を持たせることができる。図15は本発明のTFTの構造を説明するための図であり、半導体層のチャネル形成領域と、LDD領域と、半導体層上のゲート絶縁膜と、ゲート絶縁膜上のゲート電極とを有するTFTにおいて、ゲート電極とLDD領域の位置関係を説明している。図15Aにおいて、チャネル形成領域209、LDD領域210、ドレイン領域212を有する半導体層と、その上のゲート絶縁膜120とゲート電極129が設けられた構成を示している。LDD領域210はゲート絶縁膜120を介してゲート電極129と重なるように設けられたLovとなっている。Lovはドレイン近傍で発生する高電界を緩和する作用があり、ホットキャリアによる劣化を防ぐことができ、制御回路のシフトレジスタ回路、レベルシフタ回路、バッファ回路などのnチャネル型TFTに用いるのに適している。図15Bにおいて、チャネル形成領域213、LDD領域215a、215b、ドレイン領域217を有する半導体層と、半導体層の上にゲート絶縁膜120とゲート電極130が設けられた構成を示している。LDD領域215aはゲート絶縁膜120を介してゲート電極130と重なるように設けられている。また、LDD領域215bはゲート電極130と重ならないように設けられたLoffとなっている。Loffはオフ電流値を低減させる作用があり、LovとLoffとを設けた構成にすることで、ホットキャリアによる劣化を防ぐと同時にオフ電流値を低減させることができ、制御回路のサンプリング回路のnチャネル型TFTに用いるのに適している。図15Cは、半導体層に、チャネル形成領域219、LDD領域223、ドレイン領域226が設けられている。LDD領域223は、ゲート電極131と重ならないように設けられたLoffであり、オフ電流値を効果的に低減させることが可能となり、画素TFTに用いるのに適している。画素TFTのLDD領域223におけるn型を付与する不純物元素の濃度は、駆動回路のLDD領域210、215の濃度よりも1/2から1/10にすることが望ましい。本実施例では、アクティブマトリクス基板から、アクティブマトリクス型液晶表示装置を作製する工程を説明する。図11に示すように、実施例1で作製した図5の状態のアクティブマトリクス基板に対し、配向膜601を形成する。通常液晶表示素子の配向膜にはポリイミド樹脂が多く用いられている。対向側の対向基板602には、遮光膜603、透明導電膜604および配向膜605を形成した。配向膜を形成した後、ラビング処理を施して液晶分子がある一定のプレチルト角を持って配向するようにした。そして、画素部と、CMOS回路が形成されたアクティブマトリクス基板と対向基板とを、公知のセル組み工程によってシール材やスペーサ共に図示せずなどを介して貼りあわせる。その後、両基板の間に液晶材料606を注入し、封止剤図示せずによって完全に封止した。液晶材料には公知の液晶材料を用いれば良い。このようにして図11に示すアクティブマトリクス型液晶表示装置が完成した。次にこのアクティブマトリクス型液晶表示装置の構成を、図12の斜視図および図13の上面図を用いて説明する。尚、図12と図13は、図1~図5と図11の断面構造図と対応付けるため、共通の符号を用いている。また、図13で示すE―E’に沿った断面構造は、図5に示す画素部の断面図に対応している。図12においてアクティブマトリクス基板は、ガラス基板101上に形成された、画素部306と、走査信号駆動回路304と、画像信号駆動回路305で構成される。画素部には画素TFT204が設けられ、周辺に設けられる駆動回路はCMOS回路を基本として構成されている。走査信号駆動回路304と、画像信号駆動回路305はそれぞれゲート配線148とソース配線154で画素TFT204に接続している。また、FPC731が外部入力端子734に接続され、入力配線302、303でそれぞれの駆動回路に接続している。図13は画素部306のほぼ一画素分を示す上面図である。ゲート配線148は、図示されていないゲート絶縁膜を介してその下の半導体層107と交差している。図示はしていないが、半導体層には、ソース領域、ドレイン領域、n領域でなるLoff領域が形成されている。また、163はソース配線154とソース領域224とのコンタクト部、164はドレイン配線158とドレイン領域226とのコンタクト部、165はドレイン配線158と画素電極161のコンタクト部である。保持容量205は、画素TFT204のドレイン領域226から延在する半導体層227とゲート絶縁膜を介して容量配線132、149が重なる領域で形成されている。なお、本実施例のアクティブマトリクス型液晶表示装置は、実施例1で説明した構造と照らし合わせて説明したが、実施例2の構成とも自由に組み合わせてアクティブマトリクス型液晶表示装置を作製することができる。図10は液晶表示装置の入出力端子、画素部、駆動回路の配置の一例を示す図である。画素部306にはm本のゲート配線とn本のソース配線がマトリクス状に交差している。例えば、画素密度がVGAの場合、480本のゲート配線と640本のソース配線が形成され、XGAの場合には768本のゲート配線と1024本のソース配線が形成される。画素部の画面サイズは、13インチクラスの場合対角線の長さは340mmとなり、18インチクラスの場合には460mmとなる。このような液晶表示装置を実現するには、ゲート配線を実施例1および実施例2で示したような低抵抗材料で形成する必要がある。画素部306の周辺には走査信号駆動回路304と画像信号駆動回路305が設けられている。これらの駆動回路のゲート配線の長さも画素部の画面サイズの大型化と共に必然的に長くなるので、大画面を実現するためには実施例1および実施例2で示したような低抵抗材料で形成することが好ましい。また、本発明は入力端子301から各駆動回路までを接続する入力配線302、303をゲート配線と同じ材料で形成することができ、配線抵抗の低抵抗化に寄与することができる。図14は実施例1または実施例2で示したアクティブマトリクス基板の回路構成の一例であり、直視型の表示装置の回路構成を示す図である。本実施例のアクティブマトリクス基板は、画像信号駆動回路1001、走査信号駆動回路A1007、走査信号駆動回路B1011、プリチャージ回路1012、画素部1006を有している。尚、本明細書中において記した駆動回路とは、画像信号駆動回路1001、走査信号駆動回路A1007を含めた総称である。画像信号駆動回路1001は、シフトレジスタ回路1002、レベルシフタ回路1003、バッファ回路1004、サンプリング回路1005を備えている。また、走査信号駆動回路A1007は、シフトレジスタ回路1008、レベルシフタ回路1009、バッファ回路1010を備えている。走査信号駆動回路B1011も同様な構成である。シフトレジスタ回路1002、1008は駆動電圧が5~16V代表的には10Vであり、この回路を形成するCMOS回路のnチャネル型TFTは図5の202で示される構造が適している。また、レベルシフタ回路1003、1009やバッファ回路1004、1010は駆動電圧が14~16Vと高くなるが、シフトレジスタ回路と同様に、図5のnチャネル型TFT202を含むCMOS回路が適している。これらの回路において、ゲートをマルチゲート構造で形成すると耐圧が高まり、回路の信頼性を向上させる上で有効である。サンプリング回路1005は駆動電圧が14~16Vであるが、極性が交互に反転して駆動される上、オフ電流値を低減させる必要があるため、図5のnチャネル型TFT203を含むCMOS回路が適している。図5では、nチャネル型TFTしか表示はされていないが、実際のサンプリング回路においてはpチャネル型TFTも組み合わせて形成される。この時、pチャネル型TFTは同図201で示される構造で十分である。また、画素TFT204は駆動電圧が14~16Vであり、低消費電力化の観点からサンプリング回路よりもさらにオフ電流値を低減することが要求され、画素TFT204のようにゲート電極に対して重ならないように設けられたLDDLoff領域を有した構造とするのが望ましい。尚、本実施例の構成は、実施例1に示した工程に従ってTFTを作製することによって容易に実現することができる。本実施例では、画素部と駆動回路の構成のみを示しているが、実施例1の工程に従えば、その他にも信号分割回路、分周波回路、D/Aコンバータ、γ補正回路、オペアンプ回路、さらにメモリ回路や演算処理回路などの信号処理回路、あるいは論理回路を同一基板上に形成することが可能である。このように、本発明は同一基板上に画素部とその駆動回路とを含む半導体装置、例えば信号駆動回路および画素部を具備した半導体装置を実現することができる。図17に本発明を利用して絶縁表面上に形成された様々な配線構造の一例を示す。図17Aには絶縁表面を有する膜または基板1700上にタングステンを主成分とする材料1701からなる単層構造の配線の断面図を示した。この配線は、ターゲットとしては純度が6Nのものを用い、スパッタガスとしてはアルゴンArの単体ガスを用いて形成した膜をパターニングして形成したものである。なお、基板温度を300°C以下とし、スパッタガスの圧力を1.0Pa~3.0Paとして応力を制御し、他の条件スパッタパワー等は適宜実施者が決定すればよい。こうして得られる配線1701は、配線材料中にアルゴンを含むものの、その他の不純物元素がほとんど含まれておらず、特にナトリウムの含有量は、0.3ppm以下、好ましくは0.1ppm以下、且つ、酸素濃度は1wt、好ましくは0.2wt以下とすることができ、電気抵抗率は40μΩcm以下、好ましくは20μΩcm以下、代表的には、6μΩcm~15μΩcmとすることができる。また、膜の応力は、-5×1010~5×1010dyn/cm2の範囲内に制御することができる。また、800°Cの熱処理を施しても電気抵抗率は変わらない。また、図17Bは、二層構造を示した。なお、窒化タングステンWNxを下層とし、タングステンを上層としている。なお、窒化タングステン膜1702は10~50nm好ましくは10~30nmとし、タングステン膜1703は200~400nm好ましくは250~350nmとすれば良い。本実施例では、大気に触れることなく、連続的にスパッタ法を用いて積層形成した。また、図17Cは、絶縁表面を有する膜または基板1700上に形成されたタングステンを主成分とする材料からなる配線1704を絶縁膜1705で覆った例である。絶縁膜1705は窒化珪素膜、酸化珪素膜、酸化窒化珪素膜SiOxNy但し、0<x、y<1またはそれらを組み合わせた積層膜で形成すれば良い。また、図17Dは、絶縁表面を有する膜または基板1700上に形成されたタングステンを主成分とする材料からなる配線1706の表面を窒化タングステン膜1707で覆った例である。なお、図17Aの状態の配線にプラズマ窒化等の窒化処理を施すと図17Dの構造が得られる。また、図17Eは、絶縁表面を有する膜または基板1700上に形成されたタングステンを主成分とする材料からなる配線1709を窒化タングステン膜1710、1708で囲った例である。この構造は実施例3に示したものと形状は同一である。なお、図17Bの状態の配線にプラズマ窒化等の窒化処理を施すと図17Eの構造が得られる。また、図17Fは、図17Eの状態を形成した後、絶縁膜1711で覆った例である。絶縁膜1711は窒化珪素膜、酸化珪素膜、酸化窒化珪素膜またはそれらを組み合わせた積層膜で形成すれば良い。このように、本発明は様々な配線構造に適用することができる。本実施例の構成は、実施例1~6に示したいずれの構成とも自由に組み合わせることが可能である。本実施例は、対角1インチ以下のアクティブマトリクス型液晶表示装置において、ゲート配線とその上層配線とが重なった領域に第2の層間絶縁膜を設け、寄生容量を低減させたアクティブマトリクス基板の構造を図18~図20を用いて示す。なお、基本的な構造は、本出願人による特願平11-154432号出願に記載された構造と同一である。図18に示すように、本実施例では、開口率を向上させるため、画素TFTを構成するnチャネル型TFT1804のチャネル形成領域と重なるゲート電極の一部または全部と第2配線ソース線またはドレイン線1854、1857とを重ねる構成とする。また、ゲート電極と第2配線1854、1857の間には第1層間絶縁膜1849及び第2層間絶縁膜1850cを設け、寄生容量を低減する。なお、ゲート電極と第2配線が重なる領域のみに選択的に第2層間絶縁膜1850cが設けられている。また、図18において、1859は第3層間絶縁膜、1860は遮光膜、1861は、遮光膜1860の表面に陽極酸化法またはプラズマ酸化法本実施例では陽極酸化法により形成した酸化物である。また、1862は酸化インジウムスズITO膜からなる画素電極である。なお、画素電極1863は隣接する別の画素の画素電極である。また、画素電極1862と遮光膜1860とが陽極酸化物1861を介して重なり、保持容量キャハ ゚シタンスストレーシ ゙1864を構成する。なお、遮光膜1860をフローティング状態電気的に孤立した状態か固定電位、好ましくはコモン電位データとして送られる画像信号の中間電位に設定しておくことが望ましい。なお、図19Bは第2配線ソース線またはドレイン線1854、1857形成直後の画素部の上面図の一部を共通の符号を用いて示した。また、図19Aは、ゲート配線形成直後の上面図である。また、pチャネル型TFT1801、nチャネル型TFT1802、nチャネル型TFT1803等を備えた駆動回路においては、絶縁膜1815上に設けられたゲート配線と第2配線1851とが交差して重なっている領域に第2層間絶縁膜1850bを選択的に形成すればよい。なお、図20Bに図18に対応する駆動回路の上面図を共通の符号を用いて示した。また、図20Aは、ゲート配線形成直後の上面図である。なお、図18に示されるTFT1801~1804のゲート配線は、窒化タングステン膜1702タングステン膜1703の積層構造とした。このゲート配線は、実施の形態に示したスパッタ法を用いたため、配線中のナトリウムの含有量が、0.3ppm以下、好ましくは0.1ppm以下、且つ、酸素濃度は1wt、好ましくは0.2wt以下とすることができ、電気抵抗率は6μ~15μΩcmとすることができた。また、膜の応力は、-1×1010~1×1010dyn/cm2の範囲内に制御することができた。このように、実施の形態に示したスパッタ法を用いることによって、低抵抗で信頼性の高い配線を得ることができ、TFTの動作性能や信頼性を大幅に向上させることができた。本実施例では、本発明をシリコン基板上に作製した反射型液晶表示装置に適用した場合について説明する。本実施例は、実施例1において、結晶質シリコン膜でなる活性層の代わりに、シリコン基板シリコンウェハに直接的にn型またはp型を付与する不純物元素を添加し、TFT構造を実現すれば良い。また、反射型であるので、画素電極として反射率の高い金属膜例えばアルミニウム、銀、またはこれらの合金Al-Ag合金等を用いれば良い。なお、本実施例の構成は、実施例1~8のいずれの構成とも自由に組み合わせることが可能である。本発明は従来のMOSFET上に層間絶縁膜を形成し、その上にTFTを形成する際に用いることも可能である。即ち、三次元構造の半導体装置を実現することも可能である。また、基板としてSIMOX、Smart-CutSOITEC社の登録商標、ELTRANキャノン株式会社の登録商標などのSOI基板を用いることも可能である。なお、本実施例の構成は、実施例1~9のいずれの構成とも自由に組み合わせることが可能である。本発明はアクティブマトリクス型ELディスプレイに適用することも可能である。その例を図21に示す。図21はアクティブマトリクス型ELディスプレイの回路図である。11は画素部を表しており、その周辺にはX方向駆動回路12、Y方向駆動回路13が設けられている。また、画素部11の各画素は、スイッチ用TFT14、保持容量15、電流制御用TFT16、有機EL素子17を有し、スイッチ用TFT14にX方向信号線18aまたは18b、Y方向信号線19aまたは19b、19cが接続される。また、電流制御用TFT16には、電源線20a、20bが接続される。本実施例のアクティブマトリクス型ELディスプレイでは、X方向駆動回路12、Y方向駆動回路13に用いられるTFTを図5のpチャネル型TFT201、nチャネル型TFT202または203を組み合わせて形成する。また、スイッチ用TFT14や電流制御用TFT16のTFTを図5のnチャネル型TFT204で形成する。なお、本実施例の構成は、実施例1~10のいずれの構成とも自由に組み合わせることが可能である。本発明によって作製された液晶表示装置は様々な液晶材料を用いることが可能である。そのような材料として、TN液晶、PDLCポリマー分散型液晶、FLC強誘電性液晶、AFLC反強誘性電液晶、またはFLCとAFLCの混合物が挙げられる。例えば、HFurueetalCharakteristicsandDrivngSchemeofPolymerStabilizedMonostableFLCDExhibitingFastResponseTimeandHighContrastRatiowithGrayScaleCapabilitySID1998、TYoshidaetalAFullColorThresholdlessAntiferroelectricLCDExhibitingWideViewingAnglewithFastResponseTime841SID97DIGEST1997、または米国特許第5594569号に開示された材料を用いることができる。特に、しきい値なし無しきい値の反強誘電性液晶ThresholdlessAntiferroelectricLCD:TL-AFLCと略記するを使うと、液晶の動作電圧を±2.5V程度に低減しうるため電源電圧として5~8V程度で済む場合がある。即ち、ドライバー回路と画素部を同じ電源電圧で動作させることが可能となり、液晶表示装置全体の低消費電力化を図ることができる。また、無しきい値反強誘電性液晶は、V字型の電気光学応答特性を示すものがあり、その駆動電圧が約±2.5V程度セル厚約1μm~2μmのものも見出されている。ここで、V字型の電気光学応答を示す無しきい値反強誘電性混合液晶の印加電圧に対する光透過率の特性を図22に示す。図22に示すグラフの縦軸は透過率任意単位、横軸は印加電圧である。なお、液晶パネルにおける入射側の偏光板の透過軸は、液晶パネルのラビング方向にほぼ一致する無しきい値反強誘電性混合液晶のスメクティック層の法線方向とほぼ平行に設定されている。また、出射側の偏光板の透過軸は、入射側の偏光板の透過軸に対してほぼ直角クロスニコルに設定されている。また、強誘電性液晶や反強誘電性液晶はTN液晶に比べて応答速度が速いという利点をもつ。上記実施例で用いるような結晶質TFTは非常に動作速度の速いTFTを実現しうるため、強誘電性液晶や反強誘電性液晶の応答速度の速さを十分に生かした画像応答速度の速い液晶表示装置を実現することが可能である。なお、本実施例の液晶表示装置をパーソナルコンピュータ等の電子機器の表示ディスプレイとして用いることが有効であることは言うまでもない。また、本実施例の構成は、実施例1~10のいずれの構成とも自由に組み合わせることが可能である。本発明を実施して形成されたTFTは様々な電気光学装置に用いることができる。即ち、それら電気光学装置を表示部として組み込んだ電子機器全てに本発明を実施できる。その様な電子機器としては、ビデオカメラ、デジタルカメラ、ヘッドマウントディスプレイゴーグル型ディスプレイ、ウエアラブルディスプレイ、カーナビゲーション、パーソナルコンピュータ、携帯情報端末モバイルコンピュータ、携帯電話または電子書籍等などが挙げられる。それらの一例を図23に示す。図23Aはパーソナルコンピュータであり、本体2001、画像入力部2002、表示部2003、キーボード2004で構成される。本願発明を画像入力部2002、表示部2003やその他の信号駆動回路に適用することができる。図23Bはビデオカメラであり、本体2101、表示部2102、音声入力部2103、操作スイッチ2104、バッテリー2105、受像部2106で構成される。本願発明を表示部2102、音声入力部2103やその他の信号駆動回路に適用することができる。図23Cはモバイルコンピュータモービルコンピュータであり、本体2201、カメラ部2202、受像部2203、操作スイッチ2204、表示部2205で構成される。本願発明は表示部2205やその他の信号駆動回路に適用できる。図23Dはゴーグル型ディスプレイであり、本体2301、表示部2302、アーム部2303で構成される。本発明は表示部2302やその他の信号駆動回路に適用することができる。図23Eはプログラムを記録した記録媒体以下、記録媒体と呼ぶを用いるプレーヤーであり、本体2401、表示部2402、スピーカ部2403、記録媒体2404、操作スイッチ2405で構成される。なお、この装置は記録媒体としてDVDDigtialVersatileDisc、CD等を用い、音楽鑑賞や映画鑑賞やゲームやインターネットを行うことができる。本発明は表示部2402やその他の信号駆動回路に適用することができる。図23Fはデジタルカメラであり、本体2501、表示部2502、接眼部2503、操作スイッチ2504、受像部図示しないで構成される。本願発明を表示部2502やその他の信号駆動回路に適用することができる。以上の様に、本願発明の適用範囲は極めて広く、あらゆる分野の電子機器に適用することが可能である。また、本実施例の電子機器は実施例1~12のどのような組み合わせからなる構成を用いても実現することができる。本発明を実施して形成されたTFTは様々な電気光学装置に用いることができる。即ち、それら電気光学装置を表示部として組み込んだ電子機器全てに本発明を実施できる。その様な電子機器としては、プロジェクターリア型またはフロント型などが挙げられる。それらの一例を図24に示す。図24Aはフロント型プロジェクターであり、表示装置2601、スクリーン2602で構成される。本発明は表示装置やその他の信号駆動回路に適用することができる。図24Bはリア型プロジェクターであり、本体2701、表示装置2702、ミラー2703、スクリーン2704で構成される。本発明は表示装置やその他の信号駆動回路に適用することができる。なお、図24Cは、図24A及び図24B中における表示装置2601、2702の構造の一例を示した図である。表示装置2601、2702は、光源光学系2801、ミラー2802、2804~2806、ダイクロイックミラー2803、プリズム2807、液晶表示装置2808、位相差板2809、投射光学系2810で構成される。投射光学系2810は、投射レンズを含む光学系で構成される。本実施例は三板式の例を示したが、特に限定されず、例えば単板式であってもよい。また、図24C中において矢印で示した光路に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するためのフィルム、IRフィルム等の光学系を設けてもよい。また、図24Dは、図24C中における光源光学系2801の構造の一例を示した図である。本実施例では、光源光学系2801は、リフレクター2811、光源2812、レンズアレイ2813、2814、偏光変換素子2815、集光レンズ2816で構成される。なお、図24Dに示した光源光学系は一例であって特に限定されない。例えば、光源光学系に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するフィルム、IRフィルム等の光学系を設けてもよい。以上の様に、本願発明の適用範囲は極めて広く、あらゆる分野の電子機器に適用することが可能である。また、本実施例の電子機器は実施例1~8及び実施例12のどのような組み合わせからなる構成を用いても実現することができる。本発明はTFT構造に限定されず、様々なTFT構造のゲート配線やソース配線やドレイン配線に用いることが可能である。本実施例では、本発明を逆スタガ型のTFTのゲート配線に用いた例を示す。図32において逆スタガ型のTFTの一例を示す。図32において、1901は基板、1902はゲート電極、1903a、1903bはゲート絶縁膜、1904はチャネル形成領域、1905、1906は高濃度不純物領域ソース領域またはドレイン領域、1907、1908は低濃度不純物領域LDD領域、1909はチャネル形成領域を保護する絶縁層、1910は層間絶縁膜、1911、1912は高濃度不純物領域と接続する電極ソース電極またはドレイン電極である。ゲート電極1902の形成手段としては本発明のスパッタ法を用いて10~1000nm、好ましくは30~300nmの膜厚範囲の導電膜を形成した後、公知のパターニング技術で形成した。また、積層構造のゲート絶縁膜1903a、1903bを用いた。下層のゲート絶縁膜1903aとしては、基板やゲート配線からの不純物の拡散を効果的に防止する窒化シリコン膜等を膜厚10nm~60nmの膜厚範囲で形成した。ただし、積層構造に限定されることなく単層であってもよい。なお、ここでは半導体にn型を付与する不純物元素としてリンを用いたnチャネル型TFTを作製したが、n型を付与する不純物元素に代えてp型を付与する不純物元素としてボロンを用いればpチャネル型TFTを作製することができる。また、ここでは、低濃度不純物領域を設けた例を示したが、TFTの信頼性に問題がなければ設けなくともよい。また、ゲート電極に限らず、電極1911、1912に本発明のスパッタ法を用いた膜を用いてもよい。このようなTFTを用いた基本論理回路を用いて駆動回路や画素部を形成することができる。また、本実施例は実施例1乃至12のいずれか一と自由に組み合わせることができる。"