"第1の電位と前記第1の電位より低い第2の電位との間に直列に接続される複数の抵抗と、前記複数の抵抗の接続点に発生する、前記第1の電位と前記第2の電位との間の1つ以上の中間電位をそれぞれインピーダンス変換して出力する1つ以上の電圧フォロワ回路と、それぞれ所定の順序で、前記第1の電位、前記第2の電位、または前記中間電位を取るコモン信号を液晶パネルのコモン電極に供給するコモン信号出力回路と、前記コモン信号に応じて、前記第1の電位、前記第2の電位、または前記中間電位を取るセグメント信号を前記液晶パネルのセグメント電極に供給するセグメント信号出力回路と、を有し、前記セグメント信号出力回路は、前記セグメント信号の電位を切り替える場合に、第1の期間だけ前記セグメント信号のインピーダンスを増加させることを特徴とする液晶駆動回路。前記コモン信号出力回路は、前記コモン信号の電位を切り替える場合に、第2の期間だけ前記コモン信号のインピーダンスを増加させることを特徴とする請求項1に記載の液晶駆動回路。前記コモン信号出力回路は、前記第1の電位、前記第2の電位、および前記中間電位から選択された電位を取る前記コモン信号を出力する第1および第2のスイッチ回路を含み、前記第1および第2のスイッチ回路は、並列に接続され、前記第1のスイッチ回路の出力インピーダンスは、前記第2のスイッチ回路の出力インピーダンスより低く、前記第2の期間には、前記第1のスイッチ回路がオフとなり、前記セグメント信号出力回路は、前記第1の電位、前記第2の電位、および前記中間電位から選択された電位を取る前記セグメント信号を出力する第3および第4のスイッチ回路を含み、前記第3および第4のスイッチ回路は、並列に接続され、前記第3のスイッチ回路の出力インピーダンスは、前記第4のスイッチ回路の出力インピーダンスより低く、前記第1の期間には、前記第3のスイッチ回路がオフとなることを特徴とする請求項2に記載の液晶駆動回路。前記第1ないし第4のスイッチ回路は、それぞれ第1ないし第4のトランスミッションゲートで構成され、前記第1のトランスミッションゲートを構成するトランジスタのサイズは、前記第2のトランスミッションゲートを構成するトランジスタのサイズより大きく、前記第3のトランスミッションゲートを構成するトランジスタのサイズは、前記第4のトランスミッションゲートを構成するトランジスタのサイズより大きいことを特徴とする請求項3に記載の液晶駆動回路。前記コモン信号出力回路は、前記第1および第2のスイッチ回路と並列に接続され、前記第1のスイッチ回路の出力インピーダンスより高く、前記第2のスイッチ回路の出力インピーダンス以下の出力インピーダンスを有する第5のスイッチ回路をさらに含み、前記第5のスイッチ回路は、前記第1のスイッチ回路と同期してオンオフ制御されるように、または前記第2のスイッチ回路と同期してオンオフ制御されるように設定可能であり、前記セグメント信号出力回路は、前記第3および第4のスイッチ回路と並列に接続され、前記第3のスイッチ回路の出力インピーダンスより高く、前記第4のスイッチ回路の出力インピーダンス以下の出力インピーダンスを有する第6のスイッチ回路をさらに含み、前記第6のスイッチ回路は、前記第3のスイッチ回路と同期してオンオフ制御されるように、または前記第4のスイッチ回路と同期してオンオフ制御されるように設定可能であることを特徴とする請求項4または請求項5に記載の液晶駆動回路。ところで、コモン信号COMiが供給されるコモン電極とセグメント信号SEGjが供給されるセグメント電極とは、液晶を介して容量結合されているため、一方の信号の電位の変化によって他方の信号にひげ状のスパイクノイズが発生する可能性がある。そのため、図10に示した液晶駆動回路では、特許文献1の図4と同様に、コンデンサC1およびC2を安定化容量として用いて、スパイクノイズを吸収し、中間電位V1およびV2を安定化させている。また、図12に示すように、オペアンプ演算増幅器OP1およびOP2でそれぞれ構成される電圧フォロワ回路を用いて、中間電位V1およびV2を安定化させる液晶駆動回路も知られている。しかしながら、安定化容量として用いられるコンデンサの容量は、液晶パネルに応じて十分に大きくする必要があるため、通常外付け部品となり、回路基板の実装面積が増大する。一方、電圧フォロワ回路を構成するオペアンプの出力インピーダンスは、十分に小さくする必要があるため、消費電流が増大する。また、オペアンプの出力インピーダンスが十分に小さくない場合には、図13および図14に示すように、スパイクノイズSpが十分に吸収されず、液晶パネルに残像などの表示不良が発生する場合もある。ここで、一例として、図13は、セグメント信号SEGjの電位が中間電位となっている間にコモン信号COM1の電位が切り替わる場合に発生するスパイクノイズSpを示している。一方、図14は、コモン信号COM1の電位が中間電位となっている間にセグメント信号SEGj’の電位が切り替わる場合に発生するスパイクノイズSpを示している。そのため、良好な表示品質を確保するためには、液晶駆動回路の消費電流と回路基板の実装面積とがトレードオフの関係となる。前述した課題を解決する主たる本発明は、第1の電位と前記第1の電位より低い第2の電位との間に直列に接続される複数の抵抗と、前記複数の抵抗の接続点に発生する、前記第1の電位と前記第2の電位との間の1つ以上の中間電位をそれぞれインピーダンス変換して出力する1つ以上の電圧フォロワ回路と、それぞれ所定の順序で、前記第1の電位、前記第2の電位、または前記中間電位を取るコモン信号を液晶パネルのコモン電極に供給するコモン信号出力回路と、前記コモン信号に応じて、前記第1の電位、前記第2の電位、または前記中間電位を取るセグメント信号を前記液晶パネルのセグメント電極に供給するセグメント信号出力回路と、を有し、前記セグメント信号出力回路は、前記セグメント信号の電位を切り替える場合に、第1の期間だけ前記セグメント信号のインピーダンスを増加させることを特徴とする液晶駆動回路である。本発明の他の特徴については、添付図面及び本明細書の記載により明らかとなる。本発明によれば、良好な表示品質を確保しつつ、液晶駆動回路の消費電流および回路基板の実装面積を同時に抑えることができる。本明細書および添付図面の記載により、少なくとも以下の事項が明らかとなる。===液晶駆動回路全体の構成の概略===以下、図2を参照して、本発明の一実施形態における液晶駆動回路全体の構成の概略について説明する。図2に示されている液晶駆動回路は、液晶パネル9を駆動するための回路であり、抵抗R1ないしR3、オペアンプOP1、OP2、コモン信号出力回路1、およびセグメント信号出力回路4を含んで構成されている。抵抗R1ないしR3は、当該順序で直列に接続されている。また、抵抗R1の一端は、高電位側の電源電位VDD第1の電位に接続され、抵抗R3の一端は、低電位側の電源電位VSS第2の電位に接続されている。オペアンプOP1は、非反転入力が抵抗R1およびR2の接続点に接続され、反転入力と出力とが接続されて、電圧フォロワ回路を構成している。また、オペアンプOP2は、非反転入力が抵抗R2およびR3の接続点に接続され、反転入力と出力とが接続されて、電圧フォロワ回路を構成している。コモン信号出力回路1およびセグメント信号出力回路4には、いずれも、電源電位VDDおよびVSSと、オペアンプOP1およびOP2からそれぞれ出力される中間電位V1およびV2とが供給されている。また、コモン信号出力回路1から出力されるコモン信号COM1ないしCOMmは、液晶パネル9のm個のコモン電極不図示にそれぞれ供給されている。一方、セグメント信号出力回路4から出力されるセグメント信号SEG1ないしSEGnは、液晶パネル9のn個のセグメント電極不図示にそれぞれ供給されている。===コモン信号出力回路およびセグメント信号出力回路の構成===以下、図1を参照して、コモン信号出力回路1およびセグメント信号出力回路4のさらに具体的な構成について説明する。なお、図1は、コモン信号出力回路1のうち、任意の1つのコモン信号COMi1≦i≦mを出力する回路のみを示し、セグメント信号出力回路4のうち、任意の1つのセグメント信号SEGj1≦j≦nを出力する回路のみを示している。コモン信号出力回路1は、電源電位選択回路10、中間電位選択回路20、および出力選択回路30で構成されている。電源電位選択回路10は、PMOSPchannelMetalOxideSemiconductor:Pチャネル金属酸化膜半導体トランジスタ11およびNMOSNchannelMOS:Nチャネル金属酸化膜半導体トランジスタ12を含んで構成されている。トランジスタ11および12のソースは、それぞれ電源電位VDDおよびVSSに接続され、ドレインは、互いに接続されている。また、トランジスタ11および12のゲートには、いずれもクロック信号S1の反転信号が入力されている。そして、トランジスタ11および12のドレイン同士の接続点からは、電源電位信号V03CMが出力されている。中間電位選択回路20は、トランスミッションゲートアナログスイッチ21および22を含んで構成されている。トランスミッションゲート21および22の一端は、それぞれ中間電位V1およびV2に接続され、他端は、互いに接続されている。また、トランスミッションゲート21および22には、クロック信号S1およびその反転信号が制御信号として入力されている。そして、トランスミッションゲート21および22の他端同士の接続点からは、中間電位信号V12CMが出力されている。なお、トランスミッションゲート21は、クロック信号S1がローレベルの間オンとなり、トランスミッションゲート22は、クロック信号S1がハイレベルの間オンとなる。出力選択回路30は、トランスミッションゲート31ないし34、AND回路論理積回路A1、A2、およびインバータ反転回路IV1、IV2を含んで構成されている。なお、トランスミッションゲート31および32は、第1のスイッチ回路第1のトランスミッションゲートに相当し、トランスミッションゲート33および34は、第2のスイッチ回路第2のトランスミッションゲートに相当する。また、トランスミッションゲート31および32を構成するトランジスタのサイズは、トランスミッションゲート33および34を構成するトランジスタのサイズより大きく、一例として、数十倍のサイズとなっている。AND回路A1には、クロック信号S2とエッジ検出信号S4とが入力され、インバータIV1からは、AND回路A1の出力信号の反転信号が出力されている。また、AND回路A2には、クロック信号S2の反転信号とエッジ検出信号S4とが入力され、インバータIV2からは、AND回路A2の出力信号の反転信号が出力されている。トランスミッションゲート31および32の一端には、それぞれ電源電位信号V03CMおよび中間電位信号V12CMが入力され、他端は、いずれもコモン信号COMiの出力ノードに接続されている。また、トランスミッションゲート31には、AND回路A1の出力信号およびその反転信号が制御信号として入力され、トランスミッションゲート31は、AND回路A1の出力信号がハイレベルの間オンとなる。一方、トランスミッションゲート32には、AND回路A2の出力信号およびその反転信号が制御信号として入力され、トランスミッションゲート32は、AND回路A2の出力信号がハイレベルの間オンとなる。トランスミッションゲート33および34は、それぞれトランスミッションゲート31および32と並列に接続されている。また、トランスミッションゲート33および34には、クロック信号S2およびその反転信号が制御信号として入力されている。なお、トランスミッションゲート33は、クロック信号S2がハイレベルの間オンとなり、トランスミッションゲート34は、クロック信号S2がローレベルの間オンとなる。セグメント信号出力回路4は、電源電位選択回路40、中間電位選択回路50、および出力選択回路60で構成されている。電源電位選択回路40は、PMOSトランジスタ41およびNMOSトランジスタ42を含んで構成されている。トランジスタ41および42のソースは、それぞれ電源電位VDDおよびVSSに接続され、ドレインは、互いに接続されている。また、トランジスタ41および42のゲートには、いずれもクロック信号S1が入力されている。そして、トランジスタ41および42のドレイン同士の接続点からは、電源電位信号V03SGが出力されている。中間電位選択回路50は、トランスミッションゲート51および52を含んで構成されている。トランスミッションゲート51および52の一端は、それぞれ中間電位V1およびV2に接続され、他端は、互いに接続されている。また、トランスミッションゲート51および52には、クロック信号S1およびその反転信号が制御信号として入力されている。そして、トランスミッションゲート51および52の他端同士の接続点からは、中間電位信号V12SGが出力されている。なお、トランスミッションゲート51は、クロック信号S1がハイレベルの間オンとなり、トランスミッションゲート52は、クロック信号S1がローレベルの間オンとなる。出力選択回路60は、トランスミッションゲート61ないし64、AND回路A3、A4、およびインバータIV3、IV4を含んで構成されている。なお、トランスミッションゲート61および62は、第3のスイッチ回路第3のトランスミッションゲートに相当し、トランスミッションゲート63および64は、第4のスイッチ回路第4のトランスミッションゲートに相当する。また、トランスミッションゲート61および62を構成するトランジスタのサイズは、トランスミッションゲート63および64を構成するトランジスタのサイズより大きく、一例として、数十倍のサイズとなっている。AND回路A3には、クロック信号S3とエッジ検出信号S5とが入力され、インバータIV3からは、AND回路A3の出力信号の反転信号が出力されている。また、AND回路A4には、クロック信号S3の反転信号とエッジ検出信号S5とが入力され、インバータIV4からは、AND回路A4の出力信号の反転信号が出力されている。トランスミッションゲート61および62の一端には、それぞれ電源電位信号V03SGおよび中間電位信号V12SGが入力され、他端は、いずれもセグメント信号SEGjの出力ノードに接続されている。また、トランスミッションゲート61には、AND回路A3の出力信号およびその反転信号が制御信号として入力され、トランスミッションゲート61は、AND回路A3の出力信号がハイレベルの間オンとなる。一方、トランスミッションゲート62には、AND回路A4の出力信号およびその反転信号が制御信号として入力され、トランスミッションゲート62は、AND回路A4の出力信号がハイレベルの間オンとなる。トランスミッションゲート63および64は、それぞれトランスミッションゲート61および62と並列に接続されている。また、トランスミッションゲート63および64には、クロック信号S3およびその反転信号が制御信号として入力されている。なお、トランスミッションゲート63は、クロック信号S3がハイレベルの間オンとなり、トランスミッションゲート64は、クロック信号S3がローレベルの間オンとなる。===液晶駆動回路の動作===以下、図1ないし図4を適宜参照して、本実施形態における液晶駆動回路の動作について説明する。抵抗R1ないしR3は、電源電圧V0=VDD-VSSを分圧している。また、オペアンプOP1で構成される電圧フォロワ回路は、抵抗R1およびR2の接続点に発生する中間電位V1をインピーダンス変換して出力する。一方、オペアンプOP2で構成される電圧フォロワ回路は、抵抗R2およびR3の接続点に発生する中間電位V2をインピーダンス変換して出力する。なお、抵抗R1ないしR3としては、一般に、抵抗値が等しいものが用いられる。したがって、VDD-V1=V1-V2=V2-VSS=1/3V0となり、当該液晶駆動回路は、1/3バイアス駆動を行う。ここで、図3および図4を参照して、当該液晶駆動回路が1/4デューティ駆動m=4を行う場合における、コモン信号出力回路1およびセグメント信号出力回路4の具体的な動作の一例について説明する。なお、図3は、図1に示したコモン信号出力回路1がコモン信号COM1を出力し、セグメント信号出力回路4がセグメント信号SEGjを出力する場合の動作を示している。また、セグメント信号SEGjは、当該信号に対応する4個のセグメントがいずれも消灯する場合の波形が示されている。一方、図4は、図1に示したコモン信号出力回路1がコモン信号COM1を出力し、セグメント信号出力回路4がセグメント信号SEGj’1≦j’≦nを出力する場合の動作を示している。また、セグメント信号SEGj’は、当該信号に対応する4個のセグメントのうち、コモン信号COM1およびCOM3に対応する2個のセグメントが点灯し、コモン信号COM2およびCOM4に対応する2個のセグメントが消灯する場合の波形が示されている。まず、コモン信号出力回路1の動作について説明する。コモン信号出力回路1から出力されるコモン信号COM1の電位は、クロック信号S1およびS2に応じて選択される。クロック信号S2は、1/4デューティのクロック信号であり、当該信号のハイレベル期間S2=Hは、コモン信号COM1に対応するn個のセグメントが選択される期間を示している。したがって、コモン信号出力回路1がコモン信号COM2ないしCOM4を出力する場合には、それぞれ1/4周期ずつクロック信号S2の波形がシフトされる。以下、コモン信号COMiに対応するn個のセグメントが選択されている期間S2=Hおよび選択されていない期間S2=Lを、それぞれコモン信号COMiの選択期間および非選択期間と称することとする。一方、クロック信号S1は、クロック信号S2の1周期ごとに反転する、1/2デューティのクロック信号であり、それぞれ選択期間および非選択期間にコモン信号COM1が取る電位は、クロック信号S1に応じて選択される。クロック信号S1がハイレベルとなると、トランジスタ11がオンとなり、トランジスタ12がオフとなり、電源電位選択回路10から出力される電源電位信号V03CMの電位は、電源電位VDDとなる。また、トランスミッションゲート21がオフとなり、トランスミッションゲート22がオンとなり、中間電位選択回路20から出力される中間電位信号V12CMの電位は、中間電位V2となる。そして、この場合に、コモン信号COM1の選択期間S2=Hになると、トランスミッションゲート33がオンとなり、トランスミッションゲート34がオフとなり、出力選択回路30から出力されるコモン信号COM1の電位は、電源電位VDDとなる。一方、コモン信号COM1の非選択期間S2=Lになると、トランスミッションゲート33がオフとなり、トランスミッションゲート34がオンとなり、コモン信号COM1の電位は、中間電位V2となる。クロック信号S1がローレベルとなると、トランジスタ11がオフとなり、トランジスタ12がオンとなり、電源電位選択回路10から出力される電源電位信号V03CMの電位は、電源電位VSSとなる。また、トランスミッションゲート21がオンとなり、トランスミッションゲート22がオフとなり、中間電位選択回路20から出力される中間電位信号V12CMの電位は、中間電位V1となる。そして、この場合に、コモン信号COM1の選択期間になると、トランスミッションゲート33がオンとなり、トランスミッションゲート34がオフとなり、出力選択回路30から出力されるコモン信号COM1の電位は、電源電位VSSとなる。一方、コモン信号COM1の非選択期間になると、トランスミッションゲート33がオフとなり、トランスミッションゲート34がオンとなり、コモン信号COM1の電位は、中間電位V1となる。ここで、エッジ検出信号S4は、コモン信号COM1の電位の切り替えのタイミングに相当するクロック信号S1およびS2の両エッジ立ち上がりエッジおよび立ち下がりエッジを示す信号であり、これらのエッジから所定の期間T2第2の期間だけローレベルとなる。したがって、トランスミッションゲート31および32は、いずれもコモン信号COM1の電位の切り替わりから期間T2だけオフとなり、それ以外の期間においては、それぞれトランスミッションゲート33および34と同様にオンオフ制御される。また、前述したように、トランスミッションゲート31および33は並列に接続され、トランスミッションゲート31を構成するトランジスタのサイズは、トランスミッションゲート33を構成するトランジスタのサイズより大きくなっている。さらに、トランスミッションゲート32および34は並列に接続され、トランスミッションゲート32を構成するトランジスタのサイズは、トランスミッションゲート34を構成するトランジスタのサイズより大きくなっている。したがって、コモン信号COM1の電位の切り替わりから期間T2だけ、出力選択回路30の出力インピーダンスが高い状態となり、コモン信号出力回路1から出力されるコモン信号COM1のインピーダンスは、一例として、数十倍に増加する。このようにして、コモン信号出力回路1は、コモン信号COM1の電位を切り替える場合に期間T2だけスルーレートを低下させている。したがって、図13と同様に、セグメント信号SEGjの電位が中間電位となっている間にコモン信号COM1の電位が切り替わる場合であっても、図3に示すように、セグメント信号SEGjに発生するスパイクノイズSpの大きさおよび収束時間を小さくすることができる。そのため、良好な表示品質を確保しつつ、消費電流および回路基板の実装面積を同時に抑えることができる。次に、セグメント信号出力回路4の動作について説明する。セグメント信号出力回路4から出力されるセグメント信号SEGj,SEGj’の電位は、クロック信号S1およびS3に応じて選択される。クロック信号S3のハイレベル期間は、セグメント信号SEGj,SEGj’に対応する4個のセグメントのうち、点灯するセグメントに対応するコモン信号COMiの選択期間を示している。前述したように、セグメント信号SEGjに対応する4個のセグメントは、いずれも消灯するため、図3に示すように、クロック信号S3は、コモン信号COM1ないしCOM4のいずれの選択期間においてもローレベルとなる。一方、セグメント信号SEGj’に対応する4個のセグメントは、コモン信号COM1およびCOM3に対応する2個のセグメントが点灯するため、図4に示すように、クロック信号S3は、コモン信号COM1およびCOM3の選択期間にハイレベルとなる。クロック信号S1がハイレベルとなると、トランジスタ41がオフとなり、トランジスタ42がオンとなり、電源電位選択回路40から出力される電源電位信号V03SGの電位は、電源電位VSSとなる。また、トランスミッションゲート51がオンとなり、トランスミッションゲート52がオフとなり、中間電位選択回路50から出力される中間電位信号V12SGの電位は、中間電位V1となる。そして、この場合に、クロック信号S3がハイレベルとなると、トランスミッションゲート63がオンとなり、トランスミッションゲート64がオフとなり、出力選択回路60から出力されるセグメント信号SEGj,SEGj’の電位は、電源電位VSSとなる。一方、クロック信号S3がローレベルとなると、トランスミッションゲート63がオフとなり、トランスミッションゲート64がオンとなり、セグメント信号SEGj,SEGj’の電位は、中間電位V1となる。クロック信号S1がローレベルとなると、トランジスタ41がオンとなり、トランジスタ42がオフとなり、電源電位選択回路40から出力される電源電位信号V03SGの電位は、電源電位VDDとなる。また、トランスミッションゲート51がオフとなり、トランスミッションゲート52がオンとなり、中間電位選択回路50から出力される中間電位信号V12SGの電位は、中間電位V2となる。そして、この場合に、クロック信号S3がハイレベルとなると、トランスミッションゲート63がオンとなり、トランスミッションゲート64がオフとなり、出力選択回路60から出力されるセグメント信号SEGj,SEGj’の電位は、電源電位VDDとなる。一方、クロック信号S3がローレベルとなると、トランスミッションゲート63がオフとなり、トランスミッションゲート64がオンとなり、セグメント信号SEGj,SEGj’の電位は、中間電位V2となる。ここで、エッジ検出信号S5は、セグメント信号SEGj,SEGj’の電位の切り替えのタイミングに相当するクロック信号S1およびS3の両エッジ立ち上がりエッジおよび立ち下がりエッジを示す信号であり、これらのエッジから所定の期間T1第1の期間だけローレベルとなる。したがって、トランスミッションゲート61および62は、いずれもセグメント信号SEGj,SEGj’の電位の切り替わりから期間T1だけオフとなり、それ以外の期間においては、それぞれトランスミッションゲート63および64と同様にオンオフ制御される。なお、図3および図4においては、一例として、T1=T2とした場合を示している。また、前述したように、トランスミッションゲート61および63は並列に接続され、トランスミッションゲート61を構成するトランジスタのサイズは、トランスミッションゲート63を構成するトランジスタのサイズより大きくなっている。さらに、トランスミッションゲート62および64は並列に接続され、トランスミッションゲート62を構成するトランジスタのサイズは、トランスミッションゲート64を構成するトランジスタのサイズより大きくなっている。したがって、セグメント信号SEGj,SEGj’の電位の切り替わりから期間T1だけ、出力選択回路60の出力インピーダンスが高い状態となり、セグメント信号出力回路4から出力されるセグメント信号SEGj,SEGj’のインピーダンスは、一例として、数十倍に増加する。このようにして、セグメント信号出力回路4は、セグメント信号SEGj,SEGj’の電位を切り替える場合に期間T1だけスルーレートを低下させている。したがって、図14と同様に、コモン信号COM1の電位が中間電位となっている間にセグメント信号SEGj’の電位が切り替わる場合であっても、図4に示すように、コモン信号COM1に発生するスパイクノイズSpの大きさおよび収束時間を小さくすることができる。そのため、良好な表示品質を確保しつつ、消費電流および回路基板の実装面積を同時に抑えることができる。===出力選択回路の他の構成例===上記実施形態では、出力選択回路3060は、トランジスタのサイズが異なるトランスミッションゲートを用いて出力インピーダンスを変化させているが、これに限定されるものではない。例えば、期間T2T1において、トランスミッションゲートを構成するトランジスタのゲート電圧を中間の電圧とすることによって、出力選択回路3060の出力インピーダンスが高い状態にしてもよい。上記実施形態では、一例として、T1=T2としたが、これに限定されるものではない。出力選択回路3060は、期間T1およびT2の長さを個別に設定することもでき、また、設定レジスタ不図示に記憶されている設定値に応じて期間T1およびT2の長さを変更可能な構成としてもよい。上記実施形態では、トランスミッションゲート31および3261および62は、いずれも期間T2T1にオフとなるように制御され、トランスミッションゲート33および3463および64は、常に何れか一方がオンとなるように制御されているが、これに限定されるものではない。出力選択回路3060は、例えば、期間T2T1以外の期間において、トランスミッションゲート33および3463および64がいずれもオフとなる構成としてもよい。上記実施形態では、期間T2T1およびそれ以外の期間における出力選択回路3060の出力インピーダンス比は、トランスミッションゲート31ないし3461ないし64を構成するトランジスタのサイズによって予め決定されているが、これに限定されるものではない。出力選択回路3060は、例えば図5および図6に示すように、トランスミッションゲート35および3665および66をさらに含み、これらをオンオフ制御するための制御信号を変更することができる構成としてもよい。なお、トランスミッションゲート35および36は、第5のスイッチ回路に相当し、トランスミッションゲート65および66は、第6のスイッチ回路に相当する。図5および図6において、トランスミッションゲート3565は、トランスミッションゲート31および3361および63と並列に接続され、トランスミッションゲート3666は、トランスミッションゲート32および3462および64と並列に接続されている。ここで、トランスミッションゲートxの出力インピーダンスをZxと表すこととすると、一例として、Z31=Z32≪Z33=Z34≦Z35=Z36Z61=Z62≪Z63=Z64≦Z65=Z66となる。図5において、トランスミッションゲート35および3665および66は、それぞれトランスミッションゲート33および3463および64と同期してオンオフ制御されるように設定されている。一方、図6において、トランスミッションゲート35および3665および66は、それぞれトランスミッションゲート31および3261および62と同期してオンオフ制御されるように設定されている。なお、トランスミッションゲート35および3665および66は、さらに、常にオフとなるように設定され得る。このようにして、出力選択回路3060は、トランスミッションゲート35および3665および66の制御信号を変更可能な構成とすることによって、期間T2T1およびそれ以外の期間における出力選択回路3060の出力インピーダンス比を変更することができる。なお、トランスミッションゲート35および3665および66の制御信号は、設定レジスタ不図示に記憶されている設定値に応じて変更したり、マスクの変更やレーザリペアなどにより配線を切り替えることによって変更したりすることができる。なお、出力インピーダンス比が小さい場合には、スパイクノイズSpを十分に抑制することができず、残像などが発生する場合がある。一方、出力インピーダンス比が大きい場合には、コモン信号COMiおよびセグメント信号SEGjの電位が完全に切り替わるまでの時間が長くなるため、ちらつきなどが発生する場合がある。そのため、実際に液晶パネル9を接続し、表示状態を確認しながら出力インピーダンス比を変更することによって、最適な表示品質に調整することができる。===液晶駆動回路の他の駆動方式===上記実施形態では、駆動方式として1/3バイアス駆動を行う液晶駆動回路について説明したが、これに限定されるものではない。図7は、1/2バイアス駆動を行う液晶駆動回路の動作を示している。図7に示されているように、1/2バイアスの駆動方式では、セグメント信号SEGj,SEGj’は、中間電位V1を取ることはなく、中間電位V1に比べて十分に安定している電源電位VDDまたはVSSのみを取る。したがって、当該駆動方式では、セグメント信号SEGj,SEGj’のインピーダンスのみを増加させ、コモン信号COMiに発生するスパイクノイズを抑制すればよい。さらに、1/3バイアスおよび1/2バイアスの駆動方式として、それぞれ図8および図9に示すものも一般に知られている。前述したように、図1に示したセグメント信号出力回路4を有する液晶駆動回路において、セグメント信号SEGjの電位を切り替える場合に、期間T1だけセグメント信号SEGjのインピーダンスを増加させることによって、当該期間T1だけスルーレートを低下させてコモン信号COMiに発生するスパイクノイズSpを抑制することができ、良好な表示品質を確保しつつ、消費電流および回路基板の実装面積を同時に抑えることができる。また、図1に示したコモン信号出力回路1をさらに有する液晶駆動回路において、コモン信号COMiの電位を切り替える場合に、期間T2だけコモン信号COMiのインピーダンスを増加させることによって、当該期間T2だけスルーレートを低下させてセグメント信号SEGjに発生するスパイクノイズSpも抑制することができる。また、並列に接続され、出力インピーダンスが異なるスイッチ回路を用いて、出力インピーダンスが低い方のスイッチ回路を期間T2T1だけオフすることによって、出力選択回路3060は、当該期間T2T1だけコモン信号COMiセグメント信号SEGjのスルーレートを低下させることができる。また、トランジスタのサイズが異なるトランスミッションゲートを用いて、トランジスタのサイズが大きい方のトランスミッションゲートを期間T2T1だけオフすることによって、当該期間T2T1だけ出力選択回路3060の出力インピーダンスを高い状態にすることができる。また、出力選択回路3060は、トランスミッションゲート35および3665および66をさらに含み、これらをそれぞれトランスミッションゲート31および3261および62と同期してオンオフ制御されるように、または、それぞれトランスミッションゲート33および3463および64と同期してオンオフ制御されるように設定可能な構成とすることによって、期間T2T1およびそれ以外の期間における出力インピーダンス比を変更することができ、液晶パネル9を最適な表示品質に調整することができる。なお、上記実施形態は、本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、変更、改良され得るとともに、本発明にはその等価物も含まれる。"