ホストプロセッサのメモリストレージおよび計算労力を節約するディスプレイドライバの方法であって、1不揮発性メモリ、DC-DCコンバータおよびセグメント出力を制御するディスプレイシーケンサ、ならびにNEWディスプレイデータおよびOLDディスプレイデータを記憶するレジスタを含むディスプレイドライバICを提供するステップと、2フェーズテーブルデータおよびディスプレイグラフィックスビットマップを前記不揮発性メモリに記憶するステップと、3表示されるイメージデータを作成するためにアイコンデータを選択するステップと、4必要な波形のフェーズテーブルデータを選択するステップと、5ディスプレイ波形を生成するために以前に選択されたアイコンデータにフェーズテーブルデータを適用するステップと、6イメージデータを表示するためにセグメント出力を駆動するステップと、を含む方法。前記ディスプレイは、電子ペーパーディスプレイである、請求項1に記載の方法。前記電子ペーパーディスプレイは、カラー電子ペーパーディスプレイである、請求項2に記載の方法。前記イメージデータは、前記メモリに記憶された事前定義のビットマップからのロード機能によって構成される、請求項1に記載の方法。前記イメージデータは、ディスプレイデータとの論理OR機能によって構成される、請求項1に記載の方法。複数の記憶されたビットマップを、複雑なディスプレイイメージをアセンブルするのに使用することができる、請求項1に記載の方法。複数のフェーズテーブルを、前記不揮発性メモリに記憶することができる、請求項1に記載の方法。前記フェーズテーブルは、任意の長さを有することができる、請求項6に記載の方法。各フェーズステップは、可変遅延を有することができる、請求項6に記載の方法。各フェーズステップは、1ティックと31ティックとの間の遅延を有することができる、請求項8に記載の方法。前記ティックは、プログラム可能な長さを有する、請求項9に記載の方法。前記プログラム可能な長さは、最小約3msと最大約17msとの範囲内である、請求項10に記載の方法。ホストプロセッサは、前記ディスプレイドライバ内で実施される複数のコマンドを有する、請求項1に記載の方法。前記複数のコマンドは、新しいデータをロードする、新しいデータの論理ORをとる、古いデータをロードする、および古いデータの論理ORをとることを含み、これらのコマンドのそれぞれは、ホストプロセッサまたは前記不揮発性メモリのいずれかを参照する、請求項13に記載の方法。2進化10進数は、7セグメントディスプレイにデコードされる、請求項1に記載の方法。不揮発性メモリと、充電ポンプおよびセグメント出力を制御するシーケンサを含むディジタルブロックと、イメージのディスプレイを駆動する電力を提供する前記充電ポンプを含むアナログ回路網と、前記充電ポンプおよびアナログ回路網を含む回路ブロックと、セグメント出力を前記ディスプレイに提供する高電圧出力ブロックと、NEWディスプレイデータおよびOLDディスプレイデータが保持され、フェーズデコードが実行される、レジスタの配置と、インターフェースブロックと、を含む、ホストプロセッサのメモリストレージおよび計算労力を節約するディスプレイドライバ。前記ディスプレイは、電子ペーパーディスプレイである、請求項16に記載のディスプレイドライバ。前記電子ペーパーディスプレイは、カラー電子ペーパーディスプレイである、請求項17に記載のディスプレイドライバ。前記不揮発性メモリは、2Kバイトの容量を有する、請求項16に記載のディスプレイドライバ。前記メモリは、ビットマップおよびフェーズテーブルを記憶する、請求項16に記載のディスプレイドライバ。前記インターフェースブロックは、I2Cインターフェースを含む、請求項16に記載のディスプレイドライバ。前記インターフェースブロックは、SPIインターフェースを含む、請求項16に記載のディスプレイドライバ。DC-DCコンバータは、セグメント出力ピン用の高電圧を生成する、請求項16に記載のディスプレイドライバ。アナログ回路網は、パワーオンリセットPORパルスのジェネレータ、内部バイアス電流ジェネレータ、バンドギャップ電圧源、バンドギャップフィルタ、充電ポンプおよびEPDドライバの論理部分の除算器用の高周波数クロック、マルチステージ充電ポンプ、ならびに高電圧HV出力ブロック用の種々の内部カスコード電圧を生成する内部バイアス電圧ジェネレータを含む、請求項16に記載のディスプレイドライバ。前記インターフェースブロックは、単一バイトコマンドとマルチバイトコマンドとの両方を可能にする、請求項16に記載のディスプレイドライバ。前記ディジタルブロックは、ステートマシンを含む、請求項16に記載のディスプレイドライバ。本発明の主な目的は、関連するホストコンピュータの最小限のメモリストレージおよび計算労力を必要とするディスプレイドライバを達成することである。本発明のさらなる目的は、関連するホストコンピュータの最小限のメモリストレージおよび計算労力を必要とする電子ペーパーディスプレイドライバを達成することである。本発明のさらなる目的は、ビットマップおよびフェーズテーブルを記憶する内部不揮発性メモリを有するディスプレイドライバを達成することである。本発明のさらなる目的は、記憶されたビットマップからディスプレイイメージを構成するのに必要なプロセスを簡単化することである。さらに、本発明の目的は、簡単な機構が波形生成を変更することを可能にする複数のフェーズテーブルを提供することである。さらに、本発明の目的は、充電ポンプおよびセグメント出力を制御する内部シーケンサを展開することである。本発明の目的に従って、ホストプロセッサのメモリストレージおよび計算労力を節約するディスプレイドライバの方法が達成された。発明された方法は、まず、1不揮発性メモリ、DC-DCコンバータおよびセグメント出力を制御するディスプレイシーケンサ、ならびにNEWディスプレイデータおよびOLDディスプレイデータを記憶するレジスタを含むディスプレイドライバICを提供するステップと、2フェーズテーブルデータおよびディスプレイグラフィックスビットマップを不揮発性メモリに記憶するステップと、3表示されるイメージデータを作成するためにアイコンデータを選択するステップとを含む。さらに、発明された方法は、4必要な波形のフェーズテーブルデータを選択すること、5ディスプレイ波形を生成するために以前に選択されたアイコンデータにフェーズテーブルデータを適用すること、6イメージデータを表示するためにセグメント出力を駆動することを含む。本発明の目的に従って、ホストプロセッサのメモリストレージおよび計算労力を節約するディスプレイドライバが達成される。発明されたディスプレイドライバは、まず、不揮発性メモリと、充電ポンプおよびセグメント出力を制御するシーケンサを含むディジタルブロックと、イメージのディスプレイを駆動する電力を提供する前記充電ポンプを含むアナログ回路網とを含む。さらに、このディスプレイドライバは、前記充電ポンプおよびアナログ回路網を含む回路ブロックと、セグメント出力をディスプレイに提供する高電圧出力ブロックと、NEWディスプレイデータおよびOLDディスプレイデータが保持され、フェーズデコードが実行される、レジスタの配置とを含む。最後に、このディスプレイドライバは、インターフェースブロックを含む。この説明の関連部分を形成する添付図面では、次が示される。トライボルテージtri-voltageEPDディスプレイドライバのシステムおよび方法を説明する。本発明の好ましい実施形態は、2つのカスケード接続されたドライバを用いて合計192個のセグメントを駆動するためにマスタ/スレーブ配置として構成可能な96個のセグメント出力を有する。このデバイスは、±15Vの集積された充電ポンプ、内部フェーズテーブル生成、および使い易さのためのパネルグラフィックスデコーディングを含む。インターフェースは、ピン選択可能I2CInterIntegratedCircuit:内部集積回路または4ワイヤSPIserialperipheralinterface:シリアル周辺インターフェースである。図1に、データ処理の観点から、発明されたEPDドライバの輪郭を示す構造化流れ図を示す。入力コマンド1は、アイコンデータ2を選択するか、表示されるイメージデータを作成するために一緒にORをとられる複数のアイコンデータ2を選択する。アイコンデータとは、表示されるイメージデータのビットマップ表現である。必要なディスプレイ波形を生成するために、データビット遷移ごとのマッピング情報および波形のセグメントごとのドウェルタイムを含むフェーズテーブルデータ3が選択される。図2に、発明されたEPDドライバの好ましい実施形態の内部構造のブロック図を示す。図2に示されたすべてのコンポーネントが、1つのダイの中に集積される。EPDドライバ20は、内部OTPOneTimeProgrammable:1回プログラム可能、たとえばEPROMメモリ21を含み、この内部OTPメモリ21は、好ましい実施形態では2Kバイトを有し、32バイトがトリムおよびレジスタセットアップ用に予約される。ユーザエリアは、フェーズテーブルおよびパネルグラフィックスデータを含む。複数の事前にプログラムされたフェーズテーブルをOTPメモリ21に記憶することができ、簡単な機構が波形生成を変更することが可能になる。波形生成のそのような変更は、たとえば温度変動、イメージを更新する前のディスプレイのブランキングなどに関して必要である。OTPメモリ21のディジタル構造は、EPDドライバ20のユーザが、フェーズテーブルとデータパターンとの両方をOTPメモリ21内で定義することを可能にし、その結果、ディジタルシーケンス制御ブロック25の処理が、最小限に保たれるようになる。OTPメモリの他のサイズも可能である。内部OTPメモリ21は、ディスプレイグラフィックスデータとフェーズテーブルデータディスプレイ波形定義との両方を記憶している。どのような不揮発性メモリでも、この目的に適用可能である。内部OTPメモリ21を、パネルアプリケーションに応じて、固定アイコンイメージまたは数値デコードイメージの両方を記憶するために、その/任意のエンドユーザによって事前にプログラムすることができる。記憶されたアイコンイメージは、セグメントドライバ出力に対するデータビットの直接の1対1対応を有し、この1対1対応は、すべてのEPDパネル設計およびセグメント割当に対処するための完全な自由を可能にする。さらに、EPDドライバ20は、LDO22ならびにアナログおよび充電ポンプブロック23を含む。アナログおよび充電ポンプブロック23は、パワーオンリセットPORパルスのジェネレータ、内部バイアス電流ジェネレータ、バンドギャップ電圧源、バンドギャップフィルタ、充電ポンプおよびEPDドライバの論理部分の除算器用の高周波数クロック、マルチステージ充電ポンプ、ならびに高電圧HV出力ブロック24用の種々の内部カスコード電圧を生成する内部バイアス電圧ジェネレータを含む。好ましい実施形態では、HV出力ブロック24は、約±15Vの範囲内で動作し、出力電圧の他の範囲も可能である。アナログおよび充電ポンプブロック23は、追加コンポーネントを含むこともできる。シーケンサおよび制御ブロック25は、EPDドライバ20の動作を制御するディジタルブロックである。シーケンサおよび制御ブロック25は、たとえばディスプレイ制御、OTPメモリ21からのフェーズデータロード、およびOTPメモリ21からのデータパターンロードを実行する、主シーケンサおよびステートマシンを含む。他の機能、たとえばトリム機能およびテスト機能を、ステートマシンによって実行することもできる。他のデータ処理手段、たとえば、マイクロプロセッサを、シーケンサおよび制御ブロック25に使用することもできる。さらに、EPDドライバ20は、単一バイトコマンドとマルチバイトコマンドとの両方を可能にするI2C/SPIインターフェースブロック26を含む。さらに、EPDドライバ20は、レジスタの配置、特に、表示されるデータを含むNEW/OLDレジスタ27を含む。ディスプレイイメージを変更するために、ディスプレイ波形は、現在の一般にOLDと呼ばれるディスプレイイメージデータとNEWディスプレイイメージデータとの両方を必要とする。これは、ディスプレイ波形生成が、黒/白および白/黒から変化するセグメントと黒および白のいずれかで変化しないままになるセグメントとの両方に対処することを可能にする。本発明が、黒/白EPDに適用可能であるのみならず、カラーEPDペインにも適用されることに留意されたい。相違は、使用されるEPDインクの染料の色である。ホストプロセッサは、ユーザがOLDデータおよびNEWデータを定義することを可能にする、発明されたEPDドライバ内で実施される8つのコマンドを有する。ホストプロセッサすなわち、EPDドライバICと通信するシステムコントローラに対する制約は、ホストプロセッサがI2C要件およびSPI要件に従う通信プロトコルを有する限り、ない。EPDドライバICを制御するコマンドは、ホストプロセッサから開始される。EPDドライバICは、本質的にダンプ周辺機器であり、インターフェース通信を開始することが全くできない。これは、ユーザが、ホストプロセッサまたは指定されたOTPアドレスのいずれかからデータをロードすることを可能にする。その後、ユーザは、データをNEW/OLDレジスタに直接にロードする以前に記憶されたデータを置換するか、NEW/OLDレジスタへのデータの論理ORを実行する以前に記憶されたデータに追加するかのいずれかを行うことができる。ホストプロセッサからデータを供給する時には、送られるバイト数は、接続されたEPDパネルサイズに依存し、これは、通信データ長を最小限に保つために行われる。たとえば、EPDディスプレイドライバは、携帯電話機のプログラマブルキーボード凡例を生成するのに使用され、携帯電話機の使用に応じて、キーボード凡例は、現在の状況に対応するために、たとえば電話番号入力用の数字キー、テキスト入力用のアルファベットキーなどに変化する。この例では、ユーザは、キー凡例ビットマップをOTPメモリ内の異なるアドレスに事前にプログラムする。表示されるキーボード凡例を変更するために、ホストプロセッサは、必要な凡例を含むOTPアドレスからNEWレジスタにロードするコマンドを発行する。その後、EPDディスプレイドライバを、所与のOTPアドレスの定義されたフェーズテーブルを使用してディスプレイ波形シーケンスを開始し、その波形シーケンスの終りに、NEWレジスタをOLDレジスタにコピーし、次のディスプレイコマンドの準備ができているようになるように構成することができる。第2の例として、ユーザは、2進化10進数BCDからの複数桁に関する7セグメントディスプレイデコードを必要とする。これは、BCDセグメントデコードのそれぞれをOTPメモリ内で別々に記憶すること、その後、新しいOTPアドレスのORをとるコマンドを使用してディスプレイイメージを構築することによって管理される。OTPLOADNEWコマンドおよびOTPORNEWコマンドを使用することによって、新しいディスプレイイメージを構築することができる。これは、7セグメントタイプディスプレイが使用される時に特に有用である。というのは、各桁のデコードを、簡単な算術によってアドレッシングできるからである。7セグメントタイプのディスプレイだけを本発明と共に使用できるのではなく、他の個数のセグメントを有するディスプレイも使用できることは、明白である。上の例を例示するために、図3は、7セグメントタイプディスプレイを使用する、発明されたEPDドライバに接続される簡単なEPDディスプレイを示す。発明されたディスプレイドライバが、他の個数のセグメントをサポートすることもできることに留意されたい。図4は、OTPメモリがどのようにプログラムされるのかを示すOTPメモリマップを示し、フェーズテーブルが、アドレス0x00にあり、23個の記憶されたパネルグラフィックスそれぞれ24バイト長が、アドレス0x0B8から始まる。図3および4は、非限定的な例であり、記憶されるパネルグラフィックスの個数および長さは、その代わりに、図示の例とは異なることができる。本発明は、ホストプロセッサがディスプレイイメージおよび/または数値データのディスプレイイメージデコードを記憶するという要件を除去し、記憶されたビットマップからディスプレイイメージを構成するのに必要なプロセスを簡単にする。さらに、本発明は、事前にプログラムされる複数のフェーズテーブルフェーズ/遅延波形定義を提供し、簡単な機構が、たとえば温度変動、イメージの更新の前のディスプレイのブランキングなどに対処するのに必要な、波形生成を変更することを可能にする。各フェーズテーブルは、任意の長さを有し、ここで、各フェーズ遅延は、好ましい実施形態では1から31個までのティックの選択されたステップを有する。図5に、10msの長さを有するフェーズティッククロックを示す。プログラム可能なティック長は、通常、好ましい実施形態では5msと15msとの間で変更することができる。プログラム可能なティック長の他の範囲、たとえば、最小約3msおよび最大約17msの範囲も、可能である。さらに、図5は、2つのフェーズすなわち、15Vの電圧レベルおよびたとえば17フェーズティックサイクルまたは図5の10msティック長によれば170msの長さを有する第1フェーズ1と、-15Vの電圧レベルおよびたとえば3フェーズティックサイクルまたは30msの長さを有するフェーズ2とを有する結果のフェーズ期間を示す。フェーズ期間は、フェーズ期間=電圧期間×ティッククロックサイクル数になる。要約すると、本発明の主要なポイントは、制約を一切伴わずにディスプレイ上のどこにでも配置できる、内部で不揮発性メモリに記憶されるユーザ定義可能なディスプレイグラフィックスビットマップ、ただし、このビットマップは、直接にロードされるか、新しいディスプレイイメージを作成するためにディスプレイデータとORをとられるかのいずれかとすることができる。複雑なディスプレイイメージをアセンブルするのに使用される、内部で不揮発性メモリに記憶される複数の記憶されたビットマップ。各フェーズ遅延が好ましい実施形態では1から31までのティックの選択されたステップを有する、内部で不揮発性メモリに記憶され、各テーブルが任意の長さを有する複数のフェーズテーブル。NEWデータは、ディスプレイシーケンスが完了する時にOLDデータに転送される。内部ディスプレイシーケンサは、充電ポンプおよびセグメント出力を制御する。代替案では、±15Vを生成する他のDC-DCコンバータを使用することもできる。たとえば、ブーストコンバータ外部インダクタを有するの使用は、十分であるが、より多くの外部コンポーネントを必要とするはずである。外部容量性DC/DCコンバータも可能であるはずである。本発明を、EPDディスプレイドライバだけではなく、複数の他のディスプレイ技術にも適用できることに留意されたい。固定されたアイコンイメージまたはたとえばLCD、LED、OLEDなど、一緒にORされる複数のピクチャから作られるイメージを必要とするすべてのディスプレイ技術は、本発明に適用可能である。±15Vの生成およびディスプレイを駆動するシーケンサの詳細は、主にEPD技術に関する。図6に、ホストプロセッサのメモリストレージおよび計算労力を節約するディスプレイドライバの方法の流れ図を示す。第1ステップ60は、不揮発性メモリ、DC-DCコンバータおよびセグメント出力を制御するディスプレイシーケンサ、ならびにNEWディスプレイデータおよびOLDディスプレイデータを記憶するレジスタを含むディスプレイドライバICの提供を記述する。次のステップ61は、フェーズテーブルデータおよびディスプレイグラフィックスビットマップを不揮発性メモリに記憶することを表す。次のステップ62は、表示されるイメージデータを作成するためにアイコンデータを選択することを示す。ステップ63は、必要な波形のフェーズテーブルデータを選択することを記述する。ステップ64は、ディスプレイ波形を生成するために、以前に選択されたアイコンデータにフェーズテーブルデータを適用することを開示する。最後のステップ65は、イメージデータを表示するためにセグメント出力を駆動することを示す。本発明を、その好ましい実施形態を参照して具体的に示し、説明したが、当業者は、本発明の趣旨および範囲から逸脱せずに形態および詳細における種々の変更を行えることを理解するであろう。