内部回路の測定テストが可能な半導体集積回路であって、前記半導体集積回路の動作電圧よりも高電圧を生成する高電圧生成回路と、前記高電圧により動作する高電圧動作回路と、前記高電圧を分圧した第1の分圧電圧を外部端子に出力する分圧器と、前記高電圧生成回路、前記高電圧動作回路及び前記分圧器を接続する接続ノードに対し、負荷電流を印加するリファレンス電流回路と、を備えることを特徴とする半導体集積回路。前記リファレンス電流回路は、リファレンス電流生成回路と、前記リファレンス電流生成回路が出力する電流をリファレンス電流値とするカレントミラー回路と、を含む請求項1の半導体集積回路。前記接続ノードと前記外部端子の間に設けた第1のスイッチ回路と、前記分圧器の出力ノードと前記外部端子の間に設けた第2のスイッチ回路と、前記高電圧生成回路と前記接続ノードの間に第3のスイッチ回路と、を備える請求項1又は2の半導体集積回路。前記高電圧動作回路は、不揮発性メモリマクロであって、前記不揮発性メモリマクロは、前記第1乃至第3のスイッチ回路を切り替える制御回路を含む請求項1乃至3のいずれか一に記載の半導体集積回路。前記リファレンス電流回路は、複数のカレントミラー回路と、前記接続ノードと前記複数のカレントミラー回路の間に、前記複数のカレントミラー回路に対応した複数のスイッチ回路と、を含む請求項1乃至4のいずれか一に記載の半導体集積回路。前記制御回路は、前記リファレンス電流回路に含まれる前記複数のスイッチ回路を切り替える請求項5の半導体集積回路。前記分圧器は前記高電圧を分圧した第2の分圧電圧を出力し、前記高電圧生成回路は、前記第2の分圧電圧に基づいて前記高電圧を出力、又は、停止する請求項1乃至6のいずれか一に記載の半導体集積回路。なお、上記先行技術文献の各開示を、本書に引用をもって繰り込むものとする。以下の分析は、本発明の観点からなされたものである。特許文献1で開示された測定テストは、内部で生成される高電圧をテスター仕様の制限を回避したレベルまで分圧すると共に、電圧モニター端子に出力し、低電圧測定を実現している。しかし、特許文献1で開示された技術には、高電圧出力時における電流供給能力を保証しつつ、高電圧生成回路が出力する高電圧レベルをテストすることができないという問題がある。測定するモニター電圧に負荷電流を印加すると、分圧用の抵抗やスイッチのオン抵抗の影響を受け、高電圧生成回路が供給する電流が変動するためである。従って、高電圧生成回路の出力する電圧レベルの測定は可能であっても、高電圧を出力している際の電流供給能力まで保証したテストを実施できない。上述のとおり、不揮発性メモリマクロ等の高電圧動作回路は、供給電圧及び電流により特性が変化することがあり、電流供給能力を保証した状態での高電圧生成回路の高電圧出力テストが必要である。以上のとおり、高電圧生成回路を含む半導体集積回路の測定テストには、解決すべき問題点が存在する。そのため、高電圧生成回路の電流供給能力を保証した状態でテストが実施可能な半導体集積回路が、望まれる。本発明の第1の視点によれば、内部回路の測定テストが可能な半導体集積回路であって、前記半導体集積回路の動作電圧よりも高電圧を生成する高電圧生成回路と、前記高電圧により動作する高電圧動作回路と、前記高電圧を分圧した第1の分圧電圧を外部端子に出力する分圧器と、前記高電圧生成回路、前記高電圧動作回路及び前記分圧器を接続する接続ノードに対し、負荷電流を印加するリファレンス電流回路と、を備える半導体集積回路が提供される。本発明によれば、高電圧生成回路の電流供給能力を保証した状態でテストが実施可能な半導体集積回路が、提供される。初めに、図1を用いて一実施形態の概要について説明する。なお、この概要に付記した図面参照符号は、理解を助けるための一例として各要素に便宜上付記したものであり、本発明を図示の態様に限定することを意図するものではない。上述のように、不揮発性メモリマクロ等の高電圧動作回路は、供給電圧及び電流により、その特性が変化する。そのため、供給電流も保証した状態で高電圧生成回路の高電圧出力テストが必要である。しかし、高電圧生成回路が出力する電圧がプローブの耐圧を超える場合も多く、このような高電圧生成回路を備えた半導体集積回路の測定テストが効率よく行うことができないという問題がある。一方、このような問題を回避するため、高電圧出力回路が出力する電圧を分圧すると、分圧用の抵抗等によって、電流供給が保証できないという別の問題が起きる。そのため、高電圧生成回路の電流供給能力を保証した状態でテストが実施可能な半導体集積回路が、望まれる。そこで、一例として図1に示す半導体集積回路を提供する。図1に示す半導体集積回路は、内部回路の測定テストが可能な半導体集積回路であって、半導体集積回路の動作電圧よりも高電圧を生成する高電圧生成回路と、高電圧により動作する高電圧動作回路と、高電圧を分圧した第1の分圧電圧を外部端子に出力する分圧器と、高電圧生成回路、高電圧動作回路及び分圧器を接続する接続ノードに対し、負荷電流を印加するリファレンス電流回路と、を備えている。図1の半導体集積回路の測定テスト時には、高電圧生成回路から不揮発性メモリマクロ等の高電圧動作回路に電圧が出力される。この高電圧生成回路が出力する電圧は、半導体集積回路の動作電圧よりも高く、低耐圧の測定プローブを用いた測定を可能にするため、分圧器によって低電圧第1の分圧電圧を作り出す。しかし、このような分圧を行うと、高電圧動作回路に供給する電流が保証できないため、リファレンス電流回路から負荷電流を印加する。より具体的には、リファレンス電流回路にカレントミラー回路等の電流生成回路を含ませることで、接続ノードにおける電流供給を保証する分圧器等の負荷によらず一定の負荷電流を流す。[第1の実施形態]次に、本発明の第1の実施形態について、図面を用いてより詳細に説明する。図2は、本実施形態に係る半導体集積回路1の内部構成の一例を示す図である。半導体集積回路1は、高電圧生成回路10と、不揮発性メモリマクロ20と、電圧モニター回路30と、リファレンス電流回路40から構成されている。高電圧生成回路10は、不揮発性メモリマクロ20及び電圧モニター回路30に対して高電圧信号101を出力する回路である。高電圧生成回路10は、不揮発性メモリマクロ20から出力される昇圧制御信号204と、オシレータ制御信号205と、リミッタ制御信号206と、基準電圧制御信号207と、電圧モニター回路30から出力される分圧器出力信号304と、を受け付ける。不揮発性メモリマクロ20は、メモリアレイ及びコントローラーを搭載しているハードウェアマクロである。不揮発性メモリマクロ20は、高電圧生成回路10が出力する高電圧信号101を受け付ける。不揮発性メモリマクロ20は、昇圧制御信号204と、オシレータ制御信号205と、リミッタ制御信号206と、基準電圧制御信号207と、スイッチ制御信号201~203と、リファレンス電流制御信号208と、を生成制御する制御回路を備えている。電圧モニター回路30は、高電圧信号101と、リファレンス電流回路40が出力する負荷電流印加信号301と、スイッチ制御信号201~203を受け付ける。電圧モニター回路30は、外部出力信号302と、分圧器出力信号304を出力する。リファレンス電流回路40は、リファレンス電流制御信号208を受け付け、負荷電流印加信号301を出力する。図3は、高電圧生成回路10、電圧モニター回路30及びリファレンス電流回路40の回路構成の一例を示す図である。高電圧生成回路10は、昇圧回路11と、オシレータ回路12と、基準電圧生成回路13と、リミッタ回路14から構成されている。昇圧回路11は、オシレータ回路12が出力する昇圧用発振信号102と、昇圧制御信号204と、を受け付ける。昇圧回路11は、高電圧信号101を出力する。オシレータ回路12は、オシレータ制御信号205と、リミッタ回路14が出力するリミッタ信号104と、を受け付ける。オシレータ回路12は、昇圧用発振信号102を出力する。基準電圧生成回路13は、基準電圧制御信号207を受け付け、基準電圧103を出力する。リミッタ回路14は、電圧モニター回路30が出力する分圧器出力信号304と、基準電圧103と、リミッタ制御信号206と、を受け付ける。リミッタ回路14は、リミッタ信号104を出力する。リファレンス電流回路40は、リファレンス電流生成回路41とNチャンネル型MOSトランジスタ42及び43から構成されている。リファレンス電流生成回路41は、リファレンス電流制御信号208を受け付け、リファレンス電流信号401を出力する。Nチャンネル型MOSトランジスタ42は、リファレンス電流信号401をドレイン端子及びゲート端子で受け付ける。Nチャンネル型MOSトランジスタ42のソース端子は、接地電圧GNDに接続する。Nチャンネル型MOSトランジスタ43は、ゲート端子でリファレンス電流信号401を受け付ける。Nチャンネル型MOSトランジスタ43のソース端子は接地電圧GNDに接続され、ドレイン端子は電圧モニター回路30内部ノードに接続される。Nチャンネル型MOSトランジスタ42及び43は、リファレンス電流信号401に基づくカレントミラー回路を構成する。電圧モニター回路30は、スイッチ回路31~33と、分圧器34から構成される。ここで、スイッチ回路31の出力ノードとスイッチ回路32の入力ノード間をノードS1とする。Nチャンネル型MOSトランジスタ43のドレイン端子が接続される内部ノードがノードS1であり、図1の接続ノードに相当する。スイッチ回路31は、スイッチ制御信号201に基づいて、入力ノードで受け付けた信号をノードS1に出力するか否かを決定する。なお、ノードS1に出力された高電圧信号101を負荷電流印加信号301と定める。スイッチ回路32は、スイッチ制御信号202に基づいて、負荷電流印加信号301をテスト用入出力端子322に出力するか否か決定する。スイッチ回路33は、スイッチ制御信号203に基づいて、分圧器出力信号303をテスト用入出力端子322に出力するか否か決定する。ここで、スイッチ回路32又は33が出力する信号を外部出力信号302と定める。分圧器34は、スイッチ回路31及び32ノードS1と接地電圧GND間に接続される。分圧器34は、分圧器出力信号303及び304を出力する。次に、半導体集積回路1の動作について説明する。図4は、本実施形態に係る半導体集積回路1の状態の一例を示す真理値表である。図4においては、Hレベルの際に電源電圧が印加されていることを示し、LレベルはGND電位が印加されていることを示す。スイッチ回路31~33は、それぞれスイッチ制御信号201~203がHレベルの際にオン導通し、Lレベルの際にオフする。リファレンス電流生成回路41は、リファレンス電流制御信号208がHレベルの際に負荷電流印加信号301に負荷電流10uAを印加する。なお、以降の説明において、リファレンス電流生成回路41が負荷電流を印加している状態を活性化状態と呼ぶ。一方、リファレンス電流制御信号208が、Lレベルの際は非活性化状態と呼ぶ。非活性化状態時の負荷電流は0Aである。また、半導体集積回路1の動作状態を以下のように定める。半導体集積回路1の初期状態を状態A、高電圧生成状態を状態B、高電圧モニター状態を状態C、負荷電流印加高電圧モニター状態を状態D、負荷電圧印加高電圧分圧モニター状態を状態Eとする。初期状態状態Aは、半導体集積回路1に対して電源を投入した直後の状態である。高電圧生成状態状態Bとは、高電圧生成回路10から不揮発性メモリマクロに対して高電圧信号101を出力しつつ、半導体集積回路1が通常動作している状態である。高電圧生成状態状態Bは、半導体集積回路1のテスト状態ではない。高電圧モニター状態状態Cは、高電圧生成回路10から不揮発性メモリマクロ20に対して高電圧信号101を出力しているが、リファレンス電流生成回路41から負荷電流印加信号301に負荷電流を印加しない状態である。負荷電流印加高電圧モニター状態状態Dは、高電圧生成回路10から不揮発性メモリマクロ20に対して高電圧信号101を出力しつつ、リファレンス電流生成回路41から負荷電流印加信号301に負荷電流を印加する状態である。負荷電流印加高電圧モニター状態状態Dでは、テスト用入出力端子322から観測する電圧については分圧をしない高電圧で出力。負荷電圧印加高電圧分圧モニター状態状態Eは、負荷電流印加高電圧モニター状態状態Dに加え、テスト用入出力端子322から観測する電圧を分圧する状態である。状態C~Eが半導体集積回路1をテストする際に遷移可能な状態といえる。また、これらの状態C~Eは、テストの内容に応じて不揮発性メモリマクロ20によって適宜切り替えられる。各状態において、テスト用入出力端子322は状態AのときはHi-z、状態BのときはHi-z、状態Cのときは12.5Vが出力され、状態Dのときは12Vが出力され、状態Eのときは6Vが出力されるものとする。図5は、本実施形態に係る半導体集積回路1の動作の一例を示すタイミングチャートである。図5は、図4の状態遷移に対応している。図5の説明においては、半導体集積回路1の電源電圧は3V、昇圧回路11が出力する高電圧信号101は12.5Vとする。さらに、基準電圧生成回路13が出力する基準電圧103は1V、負荷電流印加信号301が12.5Vの際の分圧器34を介して出力される分圧器出力信号304は1V、分圧器出力信号303は6.25V、にそれぞれ設定されるものとする。なお、分圧器出力信号303の設定電圧は、テストに使用するテスタープローブの仕様に適合する電圧に設定することが望ましい。半導体集積回路1が初期状態状態A、時刻t0においては、不揮発性メモリマクロ20から出力される昇圧制御信号204、スイッチ制御信号201~203、オシレータ制御信号205、リミッタ制御信号206、基準電圧制御信号207、リファレンス電流制御信号208、はそれぞれLレベルになっている。さらに、昇圧回路11から出力される高電圧信号101、オシレータ回路12から出力される昇圧用発振信号102、リミッタ回路14から出力されるリミッタ信号104、基準電圧生成回路13から出力される基準電圧103、もそれぞれLレベルになっている。状態Aにおける、リファレンス電流生成回路41から出力されるリファレンス電流信号401は0Aである。同時に、Nチャンネル型MOSトランジスタ42に流れる電流も0Aである。スイッチ回路31及び32に接続されている負荷電流印加信号301、分圧器34が出力する分圧器出力信号303及び304、テスト用入出力端子322、は全てハイインピーダンス状態Hi-z状態であり、負荷電流は0Aである。半導体集積回路1の状態は時刻t1において、状態Bに遷移する。その際、昇圧制御信号204、スイッチ制御信号201、オシレータ制御信号205、リミッタ制御信号206、基準電圧制御信号207、はそれぞれHレベルとなる。基準電圧制御信号207がHレベルになると、基準電圧生成回路13から基準電圧103として1Vが出力される。また、スイッチ制御信号201がHレベルになると、スイッチ回路31がオンし、昇圧回路11が出力する高電圧信号101と負荷電流印加信号301とは等しくなる。分圧器出力信号303及び304は、負荷電流印加信号301を分圧した信号であり、負荷電流印加信号301が12.5Vの際には、分圧器出力信号303が6.25V、分圧器出力信号304が1V、とそれぞれ設定されている。リミッタ制御信号206がHレベルに設定されると、基準電圧103と分圧器出力信号304の比較が行われる。高電圧信号101が接続される負荷電流印加信号301は、昇圧開始前であるため0Vである。従って、基準電圧103の方が分圧器出力信号304より高く基準電圧103>分圧器出力信号304、リミッタ回路14によりリミッタ信号104はHレベルに設定される。その際、オシレータ制御信号205がHレベルになっていることから、リミッタ信号104がHレベルに設定されると、オシレータ回路12は昇圧用発振信号102をクロックパルスとして出力する。さらに、昇圧制御信号204がHレベルであって、昇圧用発振信号102としてクロックパルスが昇圧回路11に入力されることから、昇圧回路11は昇圧を開始し、高電圧信号101のレベルが上昇する。その後、半導体集積回路1の状態は状態Cに遷移するものとする時刻t2。その際の、昇圧制御信号204、スイッチ制御信号201、オシレータ制御信号205、リミッタ制御信号206、基準電圧制御信号207、スイッチ制御信号202、はそれぞれHレベルである。スイッチ制御信号202がHレベルであることからスイッチ回路32がオンする。また、昇圧回路11が昇圧を継続し、高電圧信号101が12.5Vに達すると、スイッチ回路31を介して負荷電流印加信号301も12.5Vに達する。すると、分圧器34を介して分圧器出力信号303は6.25V、分圧器出力信号304は1Vになる。分圧器出力信号304が1Vとなることで、リミッタ回路14はリミッタ信号104をLレベルに設定する。その後、リミッタ信号104がLレベルになり、オシレータ回路12が昇圧用発振信号102をLレベルに設定する時刻t3。また、スイッチ制御信号202がHレベルになることでスイッチ回路32がオンし、テスト用入出力端子322から12.5Vが出力される外部での高電圧モニターが可能となる。その後、時刻t4において、半導体集積回路1は状態Dに遷移するものとする。状態Dでは、昇圧制御信号204、スイッチ制御信号201、オシレータ制御信号205、リミッタ制御信号206、基準電圧制御信号207、スイッチ制御信号202、リファレンス電流制御信号208、はそれぞれHレベルである。リファレンス電流制御信号208がHレベルになることで、リファレンス電流生成回路41が活性化し、リファレンス電流信号401及びNチャンネル型MOSトランジスタ42に10uAの電流を流す。Nチャンネル型MOSトランジスタ42に10uAの電流が流れると、カレントミラー効果により、Nチャンネル型MOSトランジスタ43においても10uAの電流が流れ、負荷電流印加信号301に10uAの負荷電流が流れる。負荷電流印加信号301に10uAの負荷電流が流れることにより、高電圧生成回路10が出力する電圧高電圧信号101、負荷電流印加信号301は僅かに低下し、12Vとなる。分圧器出力信号304は0.96Vとなり、リミッタ回路14はリミッタ信号104をHレベルに設定する。その後、時刻t5になると、リミッタ信号104がHレベルであるため、オシレータ回路12は昇圧発振信号102をクロックパルスとして出力する。状態Dでは、スイッチ回路32はオンのため、テスト用入出力端子322を介して、負荷電流印加状態での高電圧を測定することが可能になる。その後、時刻t6において、半導体集積回路1は状態Eに遷移するものとする。状態Eでは、リファレンス電流制御信号208はHレベルであるため、リファレンス電流生成回路41が活性化し、リファレンス電流信号401とNチャンネル型MOSトランジスタ42に10uAの電流を流す。Nチャンネル型MOSトランジスタ42に10uAの電流が流れると、カレントミラー効果により、Nチャンネル型MOSトランジスタ43においても10uAの電流が流れ、負荷電流印加信号301に10uAの負荷電流が流れる。負荷電流印加信号301に10uAの負荷電流が流れることにより、負荷電流印加信号301は12Vとなる。また、分圧器出力信号304は0.96Vとなり、リミッタ回路14はリミッタ信号104をHレベルに設定する。昇圧制御信号204、スイッチ制御信号201、オシレータ制御信号205、リミッタ制御信号206、基準電圧制御信号207、スイッチ制御信号203、はそれぞれHレベルである。さらに、スイッチ制御信号202はLレベル、スイッチ制御信号203はHレベルである。従って、スイッチ回路32はオフ、スイッチ回路33はオンになる。スイッチ回路32がオフ、スイッチ回路33はオンになることで、テスト用入出力端子322は分圧器出力信号303に接続される。その結果、負荷電流印加信号301に負荷電流として10uAが印加された状態で、負荷電流印加信号301は電圧12Vとなり、分圧器34とスイッチ回路33を介して、テスト用入出力端子322からは6Vが出力される。状態Eでは、テスト用入出力端子322により、負荷電流印加状態での高電圧を分圧して測定することが可能になる。なお、半導体集積回路の状態遷移は、状態Aから状態Bの後は、状態C、状態D、状態E、いずれの状態に対しても任意に遷移可能である。以上のように、本実施形態に係る半導体集積回路1を用いることで、不揮発性メモリマクロ20の特性に影響を与える高電圧レベル時の電流供給能力を保証したテストが実施できる。昇圧回路11によって高電圧信号101として12.5Vが生成された時、不揮発性メモリマクロ20から出力されるリファレンス電流制御信号208がHレベルになる。すると、リファレンス電流生成回路41が活性化し、リファレンス電流信号401とNチャンネル型MOSトランジスタ42に10uAの電流を流す。Nチャンネル型MOSトランジスタ42に10uAの電流が流れると、カレントミラー効果により、Nチャンネル型MOSトランジスタ43に10uAの電流を流し、負荷電流印加信号301として10uAの負荷電流を流す。さらに、不揮発性メモリマクロ20から出力されるスイッチ制御信号202がLレベル、スイッチ制御信号203がHレベルになることで、スイッチ回路32はオフ、スイッチ回路33はオンになる。スイッチ回路32がオフ、スイッチ回路33がオンになることで、テスト用入出力端子322に分圧器出力信号303が接続される。その結果、負荷電流印加信号301として10uAの負荷電流が印加された状態で、分圧器34とスイッチ回路33を介し、テスト用入出力端子322から分圧された電圧6Vが出力される。即ち、高電圧生成回路10の電流供給能力を保証しつつ、高電圧生成回路10が出力する高電圧信号101を分圧した電圧を測定することができる。さらに、複数のスイッチ回路を使用することで、負荷電流を印加しながら高電圧を出力する動作モードや、分圧レベルを出力する動作モードを提供することができる。[第2の実施形態]続いて、第2の実施形態について図面を参照して詳細に説明する。図6は、本実施形態に係る半導体集積回路1aの内部構成の一例を示す図である。図6において図2と同一構成要素には、同一の符号を表し、その説明を省略する。半導体集積回路1aと半導体集積回路1の相違点は、リファレンス電流回路40をリファレンス電流回路40aとし、リファレンス電流回路40aはスイッチ制御信号501~503を受け付ける点である。図7は、半導体集積回路1aの高電圧生成回路10と、リファレンス電流回路40aと、電圧モニター回路30の回路構成の一例を示す図である。リファレンス電流回路40aは、不揮発性メモリマクロ20が出力するリファレンス電流制御信号208aと、スイッチ制御信号501~503を受け付ける。リファレンス電流回路40aは、負荷電流印加信号301aを出力とする。なお、負荷電流印加信号301aは第1の実施形態に係る半導体集積回路1の負荷電流印加信号301と同様の接続のため接続に関する説明は省略する。リファレンス電流回路40aは、リファレンス電流制御信号208aと、スイッチ制御信号501~503と、を受け付ける。リファレンス電流生成回路41aは、リファレンス電流制御信号208aを受け付け、リファレンス電流信号401aを出力する。Nチャンネル型MOSトランジスタ42aのドレイン端子とゲート端子によりリファレンス電流信号401aを受け付ける。Nチャンネル型MOSトランジスタ42aのソース端子は接地電圧GNDに接続されている。また、Nチャンネル型MOSトランジスタ44~46の各ゲート端子は、リファレンス電流信号401aを受け付ける。Nチャンネル型MOSトランジスタ44~46の各ソース端子は、接地電圧GNDに接続されている。さらに、Nチャンネル型MOSトランジスタ44~46の各ドレイン端子は、スイッチ回路47~49を介し、それぞれ負荷電流印加信号301aに接続されている。Nチャンネル型MOSトランジスタ42aと、Nチャンネル型MOSトランジスタ44~46によりカレントミラー回路を構成する。次に、半導体集積回路1aの動作について説明する。図8は、本実施形態に係る半導体集積回路1aの状態の一例を示す真理値表である。第1の実施形態に係る半導体集積回路1の真理値表図4と図8に示す真理値表の相違点は、リファレンス電流生成回路41aがリファレンス電流制御信号208aとしてHレベルを受け付けた場合に、負荷電流印加信号301aに対して任意の負荷電流を印加することが可能となった点である。リファレンス電流制御信号208aが、Lレベルの際には、リファレンス電流生成回路41aは非活性化状態であり、負荷電流印加信号301aは0Aである。図9は、スイッチ制御信号501~503とスイッチ回路47~49の状態の関係の一例を示す真理値表である。不揮発性メモリマクロ20が出力するスイッチ制御信号501~503がHレベルの場合に、スイッチ回路47~49は、それぞれオンとなる。Nチャンネル型MOSトランジスタ44~46は、対応する各スイッチ回路47~49がオン、かつ、リファレンス電流生成回路41aが活性化している場合に動作する。上記の条件以外では、Nチャンネル型MOSトランジスタ44~46の動作は停止する。スイッチ制御信号501~503が、それぞれHレベル、Lレベル、Lレベルの場合に、負荷電流印加信号301aの負荷電流は10uA、負荷電流印加信号301aの電圧は12Vになる。スイッチ制御信号501~503が、それぞれHレベル、Hレベル、Lレベルの場合に、負荷電流印加信号301aの負荷電流は20uA、負荷電流印加信号301aの電圧は11.5Vになる。スイッチ制御信号501~503が全てHレベルの場合に、負荷電流印加信号301aの負荷電流は30uA、負荷電流印加信号301aの電圧は11Vになる。また、本実施形態に係る半導体集積回路1aの動作状態を以下のように定める。半導体集積回路1aの初期状態は状態A1、高電圧生成状態は状態B1、高電圧モニター状態は状態C1、負荷電流印加高電圧モニター状態は状態D1、負荷電圧印加高電圧分圧モニター状態は状態E1、と定める。各動作状態におけるテスト用入出力端子322から出力されるレベルは、状態A1及びB1の場合はHi-z、状態C1の場合は12.5V、状態E1のときは5.5V、である。さらに、状態D1、かつ、負荷電流値が30uAに設定された場合には、11Vが出力される。図10は、本実施形態に係る半導体集積回路1aの動作の一例を示すタイミングチャートである。図10は、図8の状態遷移に対応している。図10の説明においては、半導体集積回路1aの電源電圧は3V、昇圧回路11が出力する高電圧信号101を12.5Vとする。さらに、基準電圧生成回路13が出力する基準電圧103は1V、分圧器出力信号303は6.25V、分圧器出力信号304は1V、にそれぞれ設定されるものとする。半導体集積回路1aの初期状態状態A1、時刻t10においては、不揮発性メモリマクロ20から出力される昇圧制御信号204、スイッチ制御信号201~203、スイッチ制御信号501~503、オシレータ制御信号205、リミッタ制御信号206、基準電圧制御信号207、リファレンス電流制御信号208a、はそれぞれLレベルになっている。さらに、昇圧回路11から出力される高電圧信号101、オシレータ回路12から出力される昇圧用発振信号102、リミッタ回路14から出力されるリミッタ信号104、基準電圧生成回路13から出力される基準電圧103、リファレンス電流生成回路41aから出力されるリファレンス電流信号401a、もLレベルになっている。スイッチ回路31及び32に接続されている負荷電流印加信号301a、分圧器34が出力する分圧器出力信号303及び304、テスト用入出力端子322、は全てハイインピーダンス状態Hi-z状態であり、負荷電流印加信号301aに流れる負荷電流は0Aである。半導体集積回路1aの状態は時刻t11において、状態B1に遷移するものとする。その際、昇圧制御信号204、スイッチ制御信号201、オシレータ制御信号205、リミッタ制御信号206、基準電圧制御信号207、はそれぞれHレベルとなる。基準電圧制御信号207がHレベルになると、基準電圧生成回路13により、基準電圧103は1Vとなる。また、スイッチ制御信号201がHレベルになると、スイッチ回路31がオンし、昇圧回路11が出力する高電圧信号101と負荷電流印加信号301aは等しくなる。分圧器出力信号303及び304は、負荷電流印加信号301aを分圧した信号であり、負荷電流印加信号301aが12.5Vの際には、分圧器出力信号303が6.25V、分圧器出力信号304が1V、とそれぞれ設定されている。リミッタ制御信号206がHレベルに設定されると、基準電圧103と分圧器出力信号304の比較が行われる。負荷電流印加信号301aは、昇圧開始前であるため0Vである。従って、基準電圧103の方が分圧器出力信号304より高く基準電圧103>分圧器出力信号304、リミッタ回路14によりリミッタ信号104がHレベルに設定される。なお、リミッタ制御信号206がHレベルであって、かつ、基準電圧103の方が分圧器出力信号304より高い場合に、リミッタ信号104はHレベルに設定される。その際に、オシレータ制御信号205がHレベルになっていることから、オシレータ回路12は昇圧用発振信号102をクロックパルスとして出力する。また、昇圧制御信号204がHレベルであって、昇圧用発振信号102としてクロックパルスが昇圧回路11に入力されることから、昇圧回路11は昇圧を開始し、高電圧信号101のレベルが上昇する。その後、時刻t12において、半導体集積回路1aの状態は状態C1に遷移するものとする。状態C1では、昇圧制御信号204、スイッチ制御信号201、オシレータ制御信号205、リミッタ制御信号206、基準電圧制御信号207、スイッチ制御信号202、はそれぞれHレベルである。スイッチ制御信号202がHレベルであることからスイッチ回路32がオンする。昇圧回路11が昇圧を継続し、高電圧信号101が12.5Vに達すると、スイッチ回路31を介して負荷電流印加信号301aも12.5Vに達する。すると、分圧器34を介して分圧器出力信号303は6.25V、分圧器出力信号304は1Vになる。分圧器出力信号304が1Vとなることでリミッタ回路14により、リミッタ信号104はLレベルに設定される。その後、リミッタ信号104がLレベルになり、オシレータ回路12が昇圧用発振信号102をLレベルに設定する時刻t13。また、スイッチ制御信号202がHレベルになることでスイッチ回路32がオンし、テスト用入出力端子322から12.5Vが出力される外部での高電圧モニターが可能となる。その後、時刻t14において、半導体集積回路1aは状態D1に遷移するものとする。状態D1では、昇圧制御信号204、スイッチ制御信号201、オシレータ制御信号205、リミッタ制御信号206、基準電圧制御信号207、スイッチ制御信号202、リファレンス電流制御信号208a、はそれぞれHレベルである。リファレンス電流制御信号208aがHレベルになることで、リファレンス電流生成回路41aが活性化し、リファレンス電流信号401a及びNチャンネル型MOSトランジスタ42aに10uAの電流を流す。ここで、負荷電流値を30uA印加に設定している場合のスイッチ制御信号501~503は全てHレベルであり、スイッチ47~49は全てオンする。Nチャンネル型MOSトランジスタ42aに10uAの電流が流れると、カレントミラー効果により、Nチャンネル型MOSトランジスタ44~46においても、それぞれ10uAの電流が流れ、負荷電流印加信号301aに合計30uAの負荷電流が流れる。負荷電流印加信号301aに30uAの負荷電流が流れることにより、負荷電流印加信号301aは11Vとなる。また、分圧器出力信号304は0.88Vになり、リミッタ回路14はリミッタ信号104をHレベルに設定する。リミッタ信号104はHレベルに設定されることで、オシレータ回路12は昇圧用発振信号102をクロックパルスとして出力する時刻t15。その後、時刻t16において、半導体集積回路1aは状態E1に遷移するものとする。状態E1では、昇圧制御信号204と、スイッチ制御信号201、オシレータ制御信号205と、リミッタ制御信号206と、基準電圧制御信号207と、スイッチ制御信号203と、リファレンス電流制御信号208a、はそれぞれHレベルである。リファレンス電流制御信号208aはHレベルあるため、リファレンス電流生成回路41aが活性化し、リファレンス電流信号401とNチャンネル型MOSトランジスタ42aに10uAの電流を流す。ここで、負荷電流値を30uA印加に設定している場合のスイッチ制御信号501~503は全てHレベルであり、スイッチ47~49は全てオンする。Nチャンネル型MOSトランジスタ42aに10uAの電流が流れると、カレントミラー効果により、Nチャンネル型MOSトランジスタ44~46においても、それぞれ10uAの電流が流れ、負荷電流印加信号301aに合計30uAの負荷電流が流れる。負荷電流印加信号301aに30uAの負荷電流が流れることにより、負荷電流印加信号301aは11Vとなる。また、分圧器出力信号304は0.88Vになり、リミッタ回路14はリミッタ信号104をHレベルに設定する。スイッチ制御信号202がLレベル、スイッチ制御信号203がHレベルになることで、スイッチ回路32はオフ、スイッチ回路33はオンになる。スイッチ回路32がオフ、スイッチ回路33はオンになることで、テスト用入出力端子322は分圧器出力信号303に接続され、負荷電流印加信号301aに負荷電流30uAが印加された状態で電圧11Vとなり、分圧器34とスイッチ回路33を介して、テスト用入出力端子322から5.5Vが出力される。状態E1では、テスト用入出力端子322により、負荷電流印加状態での高電圧を分圧して測定することが可能になる。なお、半導体集積回路1aの状態遷移は、状態A1から状態B1の後は、状態C1、状態D1、状態E1、いずれの状態に対しても任意に遷移可能である。また、負荷電流印加信号301aに接続されるNチャンネル型MOSトランジスタ44~46とスイッチ回路47~49はスイッチ制御信号501~503によって、任意に選択できる。従って、電流値も任意に設定できる。本実施形態の説明では、Nチャンネル型MOSトランジスタ1つあたりに10uA流す設定としたが、Nチャンネル型MOSトランジスタの電流値と個数を増減することにより負荷電流値を任意に変更することが可能となる。このように、本実施形態に係る半導体集積回路1aでは、負荷電流印加信号301aに接続されるNチャンネル型MOSトランジスタ44~46とスイッチ回路47~49を、スイッチ制御信号501~503の制御によって任意に選択が出来る。その結果、第1の実施形態に係る半導体集積回路1ではNチャンネル型MOSトランジスタ1つあたりに10uA流す設定としたが、第2の実施形態に係る半導体集積回路1aではNチャンネル型MOSトランジスタの電流値と個数を増減することにより負荷電流値を任意に変更することが可能となる。さらに、高電圧生成回路10が生成した高電圧及びその分圧電圧の測定において、印加する負荷電流値を変えてのテストが可能となる。なお、引用した上記の特許文献等の各開示は、本書に引用をもって繰り込むものとする。本発明の全開示請求の範囲を含むの枠内において、さらにその基本的技術思想に基づいて、実施形態の変更調整が可能である。また、本発明の請求の範囲の枠内において種々の開示要素の多様な組み合わせないし選択が可能である。すなわち、本発明は、請求の範囲を含む全開示、技術的思想にしたがって当業者であればなし得るであろう各種変形、修正を含むことは勿論である。