半導体素子を作製する方法であって、主に半導体ダイの周辺領域中に位置する信号パッドと、主に該信号パッドから半導体ダイの内部領域中に位置する電力パッドおよび接地パッドとを有するダイパッドレイアウトを有する半導体ダイを提供することと、該信号パッド、電力パッド、および接地パッド上に複数のバンプを形成することと、基板を提供することと、該基板上に相互接続部位を有する複数の伝導性トレースを形成することであって、該バンプは、相互接続部位よりも幅広い、ことと、該バンプが該相互接続部位の頂面および側面を覆うように、該バンプを該相互接続部位に接着することと、該半導体ダイと基板との間で該バンプの周囲に封入材を堆積させることとを含む、方法。前記バンプは、可融性部分と、非可融性部分とを含む、請求項1に記載の方法。周辺列で、または前記半導体ダイの縁とほぼ平行な周辺アレイで、前記信号パッドを配設することをさらに含む、請求項1に記載の方法。交互配設または直交配設で隣接する列に前記信号パッドを配設することをさらに含む、請求項1に記載の方法。前記電力パッドおよび接地パッドの10未満は、前記周辺領域内に位置し、前記信号パッドの10未満は、前記内部領域内に位置する、請求項1に記載の方法。前記相互接続部位から離れた前記基板の領域上にマスキング層を形成することをさらに含む、請求項1に記載の方法。半導体素子を作製する方法であって、半導体ダイを提供することと、基板を提供することと、該基板の周囲付近に位置する信号部位と、該信号部位から内部に位置する電力部位および接地部位とを有するレイアウトで配設される、該基板上に相互接続部位を伴う複数の伝導性トレースを形成することと、相互接続構造が該相互接続部位の頂面および側面を覆うように、該半導体ダイと基板との間に相互接続構造を形成することとを含む、方法。前記半導体ダイと基板との間に封入材を堆積させることをさらに含む、請求項7に記載の方法。前記相互接続構造は、可融性部分と、非可融性部分とを含む、請求項7に記載の方法。周辺列で、または前記基板の縁とほぼ平行な周辺アレイで、前記信号部位を配設することをさらに含む、請求項7に記載の方法。交互配設または直交配設で隣接する列に前記信号部位を配設することをさらに含む、請求項7に記載の方法。前記基板の中心付近のアレイに前記電力および接地部位を配設することをさらに含む、請求項7に記載の方法。前記半導体ダイの中心領域には、パッドがない、請求項7に記載の方法。半導体素子を作製する方法であって、半導体ダイを提供することと、基板を提供することと、主に該基板の周辺領域中に位置する信号部位と、主に該信号パッドから該基板の内部領域中に位置する電力部位および接地部位とを伴うレイアウトで配設される、該基板上に相互接続部位を伴う複数の伝導性トレースを形成することと、該半導体ダイを該相互接続部位に接着することと、該半導体ダイと基板との間に封入材を堆積させることとを含む、半導体素子を作製する方法。前記半導体ダイ上に相互接続構造を形成することをさらに含み、該相互接続構造は、可融性部分と、非可融性部分とを含む、請求項14に記載の方法。前記電力部位および接地部位の10未満は、前記周辺領域内に位置する、請求項14に記載の方法。前記信号部位の10未満は、前記内部領域内に位置する、請求項14に記載の方法。周辺列で、または前記基板の縁とほぼ平行な周辺アレイで、前記信号部位を配設することをさらに含む、請求項14に記載の方法。前記基板の中心付近のアレイに前記電力部位および接地部位を配設することをさらに含む、請求項14に記載の方法。交互配設または直交配設で隣接する列に前記信号部位を配設することをさらに含む、請求項14に記載の方法。主に半導体ダイの周辺領域中に位置する信号パッドと、主に該信号パッドから半導体ダイの内部領域中に位置する電力パッドおよび接地パッドとを伴う、ダイパッドレイアウトを有する半導体ダイと、基板と、該基板上に形成される相互接続部位を伴う複数の伝導性トレースであって、該半導体ダイは、該相互接続部位に接着される、伝導性トレースと、該半導体ダイと基板との間に堆積させられる封入材とを備える、半導体素子。前記半導体ダイ上に形成される相互接続構造であって、可融性部分と、非可融性部分とを含む、相互接続構造をさらに含む、請求項21に記載の半導体素子。前記電力パッドおよび接地パッドの10未満は、前記周辺領域内に位置する、請求項21に記載の半導体素子。前記信号パッドの10未満は、前記内部領域内に位置する、請求項21に記載の半導体素子。前記信号パッドは、交互配設または直交配設で隣接する列に配設される、請求項21に記載の半導体素子。ルーティング密度を増加させ、相互接続層の必要数を最小限化しながら、フリップチップ半導体ダイに必要とされる、信号パッドならびに電力パッドおよび接地パッドを収容するためのダイパッドレイアウトの必要性が存在する。したがって、一実施形態では、本発明は、主に半導体ダイの周辺領域中に位置する信号パッドと、主に信号パッドから半導体ダイの内部領域中に位置する電力パッドおよび接地パッドとを伴う、ダイパッドレイアウトを有する半導体ダイを提供するステップと、信号パッド、電力パッド、および接地パッド上に複数のバンプを形成するステップと、基板を提供するステップと、基板上に相互接続部位を伴う複数の伝導性トレースを形成するステップとを含む、半導体素子を作製する方法である。バンプは、相互接続部位よりも幅広い。方法はさらに、バンプが相互接続部位の頂面および側面を覆うように、バンプを相互接続部位に接着するステップと、半導体ダイと基板との間でバンプの周囲に封入材を堆積させるステップとを含む。別の実施形態では、本発明は、半導体ダイを提供するステップと、基板を提供するステップと、基板の周囲付近に位置する信号部位と、信号部位から内部に位置する電力部位および接地部位とを伴うレイアウトで配設される、基板上に相互接続部位を伴う複数の伝導性トレースを形成するステップと、相互接続構造が相互接続部位の頂面および側面を覆うように、半導体ダイと基板との間に相互接続構造を形成するステップとを含む、半導体素子を作製する方法である。別の実施形態では、本発明は、半導体ダイを提供するステップと、基板を提供するステップと、主に基板の周辺領域中に位置する信号部位と、主に信号パッドから基板の内部領域中に位置する電力部位および接地部位とを伴うレイアウトで配設される、基板上に相互接続部位を伴う複数の伝導性トレースを形成するステップと、半導体ダイを相互接続部位に接着するステップと、半導体ダイと基板との間に封入材を堆積させるステップとを含む、半導体素子を作製する方法。別の実施形態では、本発明は、主に半導体ダイの周辺領域中に位置する信号パッドと、主に信号パッドから半導体ダイの内部領域中に位置する電力パッドおよび接地パッドとを伴う、ダイパッドレイアウトを有する半導体ダイを備える、半導体素子である。相互接続部位を伴う複数の伝導性トレースが、基板上に形成される。半導体ダイは、相互接続部位に接着される。封入材が、半導体ダイと基板との間に堆積させられる。例えば、本発明は以下の項目を提供する。項目1半導体素子を作製する方法であって、主に半導体ダイの周辺領域中に位置する信号パッドと、主に該信号パッドから半導体ダイの内部領域中に位置する電力パッドおよび接地パッドとを有するダイパッドレイアウトを有する半導体ダイを提供することと、該信号パッド、電力パッド、および接地パッド上に複数のバンプを形成することと、基板を提供することと、該基板上に相互接続部位を有する複数の伝導性トレースを形成することであって、該バンプは、相互接続部位よりも幅広い、ことと、該バンプが該相互接続部位の頂面および側面を覆うように、該バンプを該相互接続部位に接着することと、該半導体ダイと基板との間で該バンプの周囲に封入材を堆積させることとを含む、方法。項目2上記バンプは、可融性部分と、非可融性部分とを含む、上記項目のいずれかに記載の方法。項目3周辺列で、または上記半導体ダイの縁とほぼ平行な周辺アレイで、上記信号パッドを配設することをさらに含む、上記項目のいずれかに記載の方法。項目4交互配設または直交配設で隣接する列に上記信号パッドを配設することをさらに含む、上記項目のいずれかに記載の方法。項目5上記電力パッドおよび接地パッドの10未満は、上記周辺領域内に位置し、上記信号パッドの10未満は、上記内部領域内に位置する、上記項目のいずれかに記載の方法。項目6上記相互接続部位から離れた上記基板の領域上にマスキング層を形成することをさらに含む、上記項目のいずれかに記載の方法。項目7半導体素子を作製する方法であって、半導体ダイを提供することと、基板を提供することと、該基板の周囲付近に位置する信号部位と、該信号部位から内部に位置する電力部位および接地部位とを有するレイアウトで配設される、該基板上に相互接続部位を伴う複数の伝導性トレースを形成することと、相互接続構造が該相互接続部位の頂面および側面を覆うように、該半導体ダイと基板との間に相互接続構造を形成することとを含む、方法。項目8上記半導体ダイと基板との間に封入材を堆積させることをさらに含む、上記項目のいずれかに記載の方法。項目9上記相互接続構造は、可融性部分と、非可融性部分とを含む、上記項目のいずれかに記載の方法。項目10周辺列で、または上記基板の縁とほぼ平行な周辺アレイで、上記信号部位を配設することをさらに含む、上記項目のいずれかに記載の方法。項目11交互配設または直交配設で隣接する列に上記信号部位を配設することをさらに含む、上記項目のいずれかに記載の方法。項目12上記基板の中心付近のアレイに上記電力および接地部位を配設することをさらに含む、上記項目のいずれかに記載の方法。項目13上記半導体ダイの中心領域には、パッドがない、上記項目のいずれかに記載の方法。項目14半導体素子を作製する方法であって、半導体ダイを提供することと、基板を提供することと、主に該基板の周辺領域中に位置する信号部位と、主に該信号パッドから該基板の内部領域中に位置する電力部位および接地部位とを伴うレイアウトで配設される、該基板上に相互接続部位を伴う複数の伝導性トレースを形成することと、該半導体ダイを該相互接続部位に接着することと、該半導体ダイと基板との間に封入材を堆積させることとを含む、半導体素子を作製する方法。項目15上記半導体ダイ上に相互接続構造を形成することをさらに含み、該相互接続構造は、可融性部分と、非可融性部分とを含む、上記項目のいずれかに記載の方法。項目16上記電力部位および接地部位の10未満は、上記周辺領域内に位置する、上記項目のいずれかに記載の方法。項目17上記信号部位の10未満は、上記内部領域内に位置する、上記項目のいずれかに記載の方法。項目18周辺列で、または上記基板の縁とほぼ平行な周辺アレイで、上記信号部位を配設することをさらに含む、上記項目のいずれかに記載の方法。項目19上記基板の中心付近のアレイに上記電力部位および接地部位を配設することをさらに含む、上記項目のいずれかに記載の方法。項目20交互配設または直交配設で隣接する列に上記信号部位を配設することをさらに含む、上記項目のいずれかに記載の方法。項目21主に半導体ダイの周辺領域中に位置する信号パッドと、主に該信号パッドから半導体ダイの内部領域中に位置する電力パッドおよび接地パッドとを伴う、ダイパッドレイアウトを有する半導体ダイと、基板と、該基板上に形成される相互接続部位を伴う複数の伝導性トレースであって、該半導体ダイは、該相互接続部位に接着される、伝導性トレースと、該半導体ダイと基板との間に堆積させられる封入材とを備える、半導体素子。項目22上記半導体ダイ上に形成される相互接続構造であって、可融性部分と、非可融性部分とを含む、相互接続構造をさらに含む、上記項目のいずれかに記載の半導体素子。項目23上記電力パッドおよび接地パッドの10未満は、上記周辺領域内に位置する、上記項目のいずれかに記載の半導体素子。項目24上記信号パッドの10未満は、上記内部領域内に位置する、上記項目のいずれかに記載の半導体素子。項目25上記信号パッドは、交互配設または直交配設で隣接する列に配設される、上記項目のいずれかに記載の半導体素子。摘要半導体素子は、ダイパッドレイアウトを伴う半導体ダイを有する。ダイパッドレイアウトの中の信号パッドは、主に半導体ダイの周囲付近に位置し、電力パッドおよび接地パッドは、主に信号パッドから内部に位置する。信号パッドは、周辺列で、または半導体ダイの縁とほぼ平行な周辺アレイで配設される。バンプが、信号パッド、電力パッド、および接地パッド上に形成される。バンプは、可融性部分および非可融性部分を有する。相互接続部位を伴う伝導性トレースが、基板上に形成される。バンプは、相互接続部位よりも幅広い。バンプは、バンプが相互接続部位の頂面および側面を覆うように、相互接続部位に接着される。封入材が、半導体ダイと基板との間でバンプの周囲に堆積させられる。類似数字が同一または同様の要素を表す図を参照して、以下の説明における1つ以上の実施形態で、本発明を説明する。本発明の目的を達成するための最良の様態に関して本発明を説明するが、以下の開示および図面によって支持されるような添付の請求項およびそれらの同等物によって定義されるような、本発明の精神および範囲内に含まれてもよい、代替案、修正、および同等物を網羅するよう意図されていることが、当業者によって理解されるであろう。半導体素子は、概して、フロントエンド製造およびバックエンド製造といった、2つの複雑な製造工程を使用して製造される。フロントエンド製造は、半導体ウエハの表面上の複数のダイの形成を伴う。ウエハ上の各ダイは、機能的電気回路を形成するように電気的に接続される、能動および受動的電気構成要素を含有する。トランジスタおよびダイオード等の能動的電気構成要素は、電流の流れを制御する能力を有する。コンデンサ、インダクタ、抵抗器、および変圧器等の受動的電気構成要素は、電気的回路機能を果たすために必要な電圧と電流との間の関係を生じる。受動的および能動的構成要素は、ドーピング、堆積、フォトリソグラフィ、エッチング、および平坦化を含む、一連の工程ステップによって、半導体ウエハの表面上に形成される。ドーピングは、イオン注入または熱拡散等の技法によって、半導体材料に不純物を導入する。ドーピング工程は、能動素子の半導体材料の電気伝導性を修正し、半導体材料を絶縁材や導体に転換し、または、電界または基本電流に応じて、半導体材料の伝導性を動的に変化させる。トランジスタは、電界または基本電流の印加時に、トランジスタが電流の流れを推進または制限することを可能にするように、必要に応じて配設された様々な種類および程度のドーピングの領域を含有する。能動的および受動的構成要素は、異なる電気特性を伴う材料の層によって形成される。層は、堆積させられている材料の種類によって部分的に決定される、種々の堆積技法によって形成することができる。例えば、薄膜堆積は、化学蒸着CVD、物理蒸着PVD、電解めっき、および無電解めっき工程を伴うことができる。各層は、概して、能動的構成要素、受動的構成要素、または構成要素間の電気接続の複数部分を形成するようにパターン化される。層は、パターン化される層上に、感光性材料、例えば、フォトレジストの堆積を伴う、フォトリソグラフィを使用してパターン化することができる。パターンは、光を使用して、フォトマスクからフォトレジストに転写することができる。光を受けるフォトレジストパターンの部分は、溶剤を使用して除去され、パターン化される下位層の複数部分を露出する。フォトレジストの残りの部分が除去され、パターン化した層を残す。代替として、いくつかの種類の材料は、無電解または電解めっき等の技法を使用して、以前の堆積/エッチング工程によって形成された領域または空隙の中に、材料を直接堆積させることによってパターン化される。既存のパターン上に材料の薄膜を堆積させることにより、下層パターンを誇張し、不均一な平面を作成することができる。より小型で密集した能動および受動的構成要素を生産するために、均一な平面が必要とされる。ウエハの表面から材料を除去し、均一な平面を生産するために、平坦化を使用することができる。平坦化は、研磨パッドでウエハの表面を研磨することを伴う。研削材および腐食性化学物質が、研磨中にウエハの表面に加えられる。研削材の機械的作用および化学物質の腐食作用の組み合わせは、不規則なトポグラフィを除去し、均一な平面をもたらす。バックエンド製造は、完成したウエハを個別ダイに切断または単一化し、次いで、構造的支持および環境的隔離のためにダイをパッケージ化することを指す。ダイを単一化するために、ウエハは、鋸通路またはスクライブと呼ばれるウエハの非機能的領域に沿って、分割され、破断される。ウエハは、レーザ切断ツールまたは鋸刃を使用して単一化される。単一化の後に、個別ダイは、他のシステム構成要素との相互接続のために、ピンまたは接触パッドを含むパッケージ基板に載置される。次いで、半導体ダイ上に形成される接触パッドは、パッケージ内の接触パッドに接続される。電気的接続は、はんだバンプ、スタッドバンプ、伝導性ペースト、またはワイヤボンドで行うことができる。封入材または他の成形材料が、物理的支持および電気的隔離を提供するようにパッケージ上に堆積させられる。次いで、完成したパッケージが電気システムに挿入され、半導体素子の機能性が他のシステム構成要素に利用可能となる。図3は、その表面上に載置された複数の半導体パッケージを伴うチップキャリア基板またはプリント回路板PCB52を有する電子デバイス50を図示する。電子デバイス50は、用途に応じて、1種類の半導体パッケージまたは複数の種類の半導体パッケージを有することができる。例証の目的で、異なる種類の半導体パッケージが図3に示されている。電子デバイス50は、1つ以上の電気的機能を果たすために半導体パッケージを使用する、独立型システムとなり得る。代替として、電子デバイス50は、より大型のシステムの従属構成要素となり得る。例えば、電子デバイス50は、携帯電話、携帯情報端末PDA、デジタルビデオカメラDVC、または他の電子通信デバイスの一部となり得る。代替として、電子デバイス50は、グラフィックカード、ネットワークインターフェースカード、またはコンピュータに挿入することができる他の信号処理カードとなり得る。半導体パッケージは、マイクロプロセッサ、メモリ、特定用途向け集積回路ASIC、論理回路、アナログ回路、RF回路、個別素子、または他の半導体ダイあるいは電気構成要素を含むことができる。小型化および減量は、これらの製品が市場によって受け入れられるために不可欠である。半導体素子間の距離は、より高い密度を達成するように減少しなければならない。図3では、PCB52は、PCB上に載置された半導体パッケージの構造的支持および電気的相互接続のための一般的基板を提供する。伝導性信号トレース54は、蒸発、電解めっき、無電解めっき、スクリーン印刷、または他の好適な金属堆積工程を使用して、PCB52の表面上または層内に形成される。信号トレース54は、半導体パッケージ、載置された構成要素、および他の外部システム構成要素のそれぞれの間の電気通信を提供する。トレース54はまた、半導体パッケージのそれぞれへの電力および接地接続も提供する。いくつかの実施形態では、半導体素子は、2つのパッケージ化レベルを有する。第1レベルのパッケージ化は、半導体ダイを中間キャリアに機械的かつ電気的に取り付けるための技法である。第2レベルのパッケージ化は、中間キャリアをPCBに機械的かつ電気的に取り付けることを伴う。他の実施形態では、半導体素子は、ダイがPCBに機械的かつ電気的に直接載置される、第1レベルのパッケージ化のみを有してもよい。例証の目的で、ワイヤボンドパッケージ56およびフリップチップ58を含む、数種類の第1レベルのパッケージ化が、PCB52上に示されている。加えて、ボールグリッドアレイBGA60、バンプチップキャリアBCC62、デュアルインラインパッケージDIP64、ランドグリッドアレイLGA66、マルチチップモジュールMCM68、クワッドフラットノンリードパッケージQFN70、およびクアワッドフラットッケージ72を含む、数種類の第2レベルのパッケージ化が、PCB52上に載置されて示されている。システム要件に応じて、第1および第2レベルのパッケージ化様式の任意の組み合わせ、ならびに他の電子構成要素を伴って構成される、半導体パッケージの任意の組み合わせを、PCB52に接続することができる。いくつかの実施形態では、電子デバイス50が、単一の取り付けられた半導体パッケージを含む一方で、他の実施形態は、複数の相互接続されたパッケージを要求する。単一の基板上で1つ以上の半導体パッケージを組み合わせることによって、製造業者は、事前に作製された構成要素を電子デバイスおよびシステムに組み込むことができる。半導体パッケージが洗練された機能性を含むため、より安価の構成要素および合理化された製造工程を使用して、電子デバイスを製造することができる。結果として生じるデバイスは、故障する可能性が低く、製造することがあまり高価ではなく、消費者にとってより低い費用をもたらす。図4a-4cは、例示的な半導体パッケージを示す。図4aは、PCB52上に載置されたDIP64のさらなる詳細を図示する。半導体ダイ74は、ダイ内に形成され、ダイの電気的設計に従って電気的に相互接続される、能動素子、受動素子、伝導層、および誘電層として実装される、アナログまたはデジタル回路を含有する能動領域を含む。例えば、回路は、1つ以上のトランジスタ、ダイオード、インダクタ、コンデンサ、抵抗器、および半導体ダイ74の能動領域内に形成される他の回路要素を含むことができる。接触パッド76は、アルミニウムAl、銅Cu、スズSn、ニッケルNi、金Au、または銀Ag等の伝導性材料の1つ以上の層であり、半導体ダイ74内に形成される回路要素に電気的に接続される。DIP64の組立中に、半導体ダイ74は、金シリコン共晶層、または熱エポキシあるいはエポキシ樹脂等の接着材料を使用して、中間キャリア78に載置される。パッケージ本体は、ポリマーまたはセラミック等の絶縁性パッケージ化材料を含む。導体リード80およびボンドワイヤ82は、半導体ダイ74とPCB52との間の電気的相互接続を提供する。封入材84は、湿気および粒子がパッケージに進入し、ダイ74またはボンドワイヤ82を汚染することを防止することによって、環境保護のためにパッケージ上に堆積させられる。図4bは、PCB52上に載置されたBCC62のさらなる詳細を図示する。半導体ダイ88は、アンダーフィルまたはエポキシ樹脂接着材料92を使用して、キャリア90上に載置される。ボンドワイヤ94は、接触パッド96および98の間の第1レベルのパッケージ化相互接続を提供する。成形化合物または封入材100は、デバイスに対する物理的支持および電気的隔離を提供するように、半導体ダイ88およびボンドワイヤ94上に堆積させられる。接触パッド102は、酸化を防止するように、電解めっきまたは無電解めっき等の好適な金属堆積工程を使用して、PCB52の表面上に形成される。接触パッド102は、PCB52の中の1つ以上の伝導性信号トレース54に電気的に接続される。バンプ104は、BCC62の接触パッド98とPCB52の接触パッド102との間に形成される。図4cでは、半導体ダイ58は、フリップチップ様式の第1レベルのパッケージ化で、表を下にして中間キャリア106に載置される。半導体ダイ58の能動領域108は、ダイの電気的設計に従って形成される、能動素子、受動素子、伝導層、および誘電層として実装される、アナログまたはデジタル回路を含有する。例えば、回路は、1つ以上のトランジスタ、ダイオード、インダクタ、コンデンサ、抵抗器、および能動領域108内の他の回路要素を含むことができる。半導体ダイ58は、バンプ110を通してキャリア106に電気的かつ機械的に接続される。BGA60は、バンプ112を使用して、BGA様式の第2レベルのパッケージ化でPCB52に電気的かつ機械的に接続される。半導体ダイ58は、バンプ110、信号線114、およびバンプ112を通して、PCB52の中の伝導性信号トレース54に電気的に接続される。成形化合物または封入材116は、デバイスに対する物理的支持および電気的隔離を提供するように、半導体ダイ58およびキャリア106上に堆積させられる。フリップチップ半導体素子は、信号伝搬距離を縮小し、静電容量を低下させ、全体的な回路性能を向上させるために、半導体ダイ58上の能動素子からPCB52上の伝導トラックまでの短い電気伝導経路を提供する。別の実施形態では、半導体ダイ58は、中間キャリア106を伴わずにフリップチップ様式の第1レベルのパッケージ化を使用して、PCB52に機械的かつ電気的に直接接続することができる。フリップチップ相互接続パッドレイアウトでは、全てまたは実質的に全ての信号パッドが、半導体ダイおよび対応するパッケージ基板の境界部に位置する。ダイ信号パッドは、半導体ダイの周囲付近のダイ表面上に配設され、ダイ電力および接地パッドは、信号パッドから内部のダイ表面上に配設される。対応するパッケージ基板上の信号パッドは、ダイパッドレイアウトを補完する方式で配設される。信号線は、ダイ設置面積から離れたダイの縁の下で信号パッドから送られ、電力および接地線は、ダイ設置面積の下でビアに送られる。パッドレイアウトは、チップ境界において、高い信号トレースエスケープルーティング密度を提供する。パッケージ基板は、パッドレイアウトを使用して構築されたパッケージを、有意に低い費用で作製することができるように、より少ない金属層を有する。より少ない金属層があるため、およびビアの数が信号伝送経路から低減または完全排除されるため、電気的寄生が低減され、パッケージは向上した性能を有することができる。フリップチップ相互接続のためのダイパッドレイアウトは、主に半導体ダイの周囲付近に位置する信号パッドと、主に信号パッドから内部に位置する接地および電力パッドとを有することができる。信号パッドは、ダイの縁とほぼ平行な列で配設することができる。代替として、信号パッドは、ダイの縁と平行な2つ以上の列のアレイで配設することができる。いくつかの実施形態では、隣接する列の中のパッドは、交互である。信号パッドの列またはアレイが配置される半導体ダイの領域は、ダイの周辺領域と呼ばれる。他の実施形態では、接地および電力パッドは、半導体ダイの中心付近の長方形のアレイに配設される。代替として、半導体ダイの中心領域には、パッドがない。電力および接地パッドはまた、信号パッド付近のダイの縁と平行な列で、または信号パッド付近のダイと平行な2つ以上の列のアレイで、配設することもできる。電力および接地パッドの列またはアレイが配置される半導体ダイの領域は、ダイの内部領域と呼ばれる。図5は、ダイパッドレイアウト120の実施形態を示す。信号パッド122は、ダイの縁126と平行な列で、半導体ダイの周囲付近のダイ表面124上に配設される。信号パッド122は、図1の従来の混合パッドアレイの中のパッドよりも細かいピッチを有する。電力パッド128および接地パッド130は、ダイ表面124の内部領域上のアレイに配設される。ダイ表面124の中心領域132は、電力パッド128および接地パッド130を含む、全てのパッドを含まない。図5のダイパッドレイアウト120に対応する基板パッドの配設が、概して図6の134において平面図で示されている。信号パッド136、電力パッド138、および接地パッド140は、半導体ダイ上の対応するパッドに取り付けられる、信号、電力、および接地バンプをそれぞれ受容し、それらに接着することができるように、基板表面142上の相補的アレイに配設される。この配設では、信号ルーティングに関連する全てのパッド136は、アレイの周囲に位置し、アレイの周囲上の信号パッド用のエスケープルーティングは、基板の最上金属層におけるトレース146として、ダイの縁144の下に直接横断することができる。アレイの周囲にない基板上の信号パッド136および電力パッド138は、短いトレースおよびビアによって、基板の中のより深い金属層に接続される。電力パッド138は、電力ビア150を通る短いトレース電力スタブまたはジョグ148によって、下の金属層の中の電力トレースに接続され、接地パッド140は、接地ビア154を通る短いトレース接地スタブまたはジョグ152によって、下の金属層の中の電力トレースに接続される。図5および6では、全ての信号線は、信号パッド136から送られ、ダイ設置面積から離れて通過し、全ての電力および接地線は、ダイ設置面積の下でビアに送られる。したがって、いずれのスタブまたはビアも信号経路の中で必要とされず、信号伝送における寄生が回避される。信号トレースは、トレース形成のための利用可能な技術が許容するほどに接近して送ることができるが、接近しすぎた場合は、信号干渉が隣接する線の中で発生し得る。信号パッド136は、トレース形成およびバンプ接着のための利用可能な技術が許容するほどに接近させることができる。図7は、基板158の表面のダイ取付領域上に載置された半導体ダイ157を有する、フリップチップパッケージ156の一部分を示す。信号パッド159、電力パッド160、および接地パッド161を含む、ダイパッドは、半導体ダイ157の能動側155の上または中に形成される。伝導性ボールまたはバンプが、ダイパッドに取り付けられ、基板158へのフリップチップ相互接続は、基板の上部金属層162の中の対応するパターン化トレース上の相互接続部位上に、ボールまたはバンプを接着することによって行われる。信号バンプ163は、信号パッド159に取り付けられ、信号トレース164上の相互接続部位に接着される。電力バンプ165は、電力パッド160に取り付けられ、電力トレース166上の相互接続部位に接着され、接地バンプ167は、接地パッド161に取り付けられ、接地トレース168上の相互接続部位に接着される。基板158は、コアと呼ばれる、より厚い中間2層基板の上面および下面のそれぞれの上に付加される、1つ以上のより薄い交互誘電層および金属層を有する、蓄積型基板となり得る。蓄積基板158は、典型的には、最上部に底部と同じ数の単金属を有する。したがって、1-2-1蓄積基板には、コアの最上部および底部上にそれぞれ、誘電層とともに1つのより薄い単金属層が付加されており、全体で4つの金属層となる。2-2-2蓄積基板は、コアの最上部および底部上にそれぞれ、誘電層とともに2つのより薄い単金属層が付加されており、全体で6つの金属層となる。3-2-3蓄積基板は、コアの最上部および底部上にそれぞれ、誘電層とともに3つのより薄い単金属層が付加されており、全体で8つの金属層となる。それぞれの付加的な一式の蓄積層が、蓄積層の費用を引き上げ、したがって、より少ない層を必要とする回路レイアウトが望ましい。蓄積工程は、コアの表面上の層の中、またはスピン工程による以前に確立された蓄積層の表面上に、誘電材料を塗布し、次いで、誘電体の表面を金属化し、マスクおよびエッチング工程によって金属化をパターン化することを伴うことができる。基板158は、コアとして、誘電体の頂面および底面上にパターン化した金属層を有するプリント回路板、すなわち、2金属層基板を含む。プリント回路板の中の誘電体の厚さは、典型的には、約500μmである。実用的な方式として、コア上の金属層の中の特徴的ピッチは、約100μmの範囲の下限を有し、ビア捕捉パッドの直径は、約300μmの範囲の下限を有する。対照的に、より薄い単一蓄積層の中の誘電体の厚さは、典型的には、約50μmである。蓄積層上の金属層は、典型的には、より厚いコア上の金属層よりも薄い。蓄積層の中の金属層の中の特徴的ピッチは、約50μmの範囲の下限を有し、ビア捕捉パッドの直径は、約120μmの範囲の下限を有する。図7の実施形態の基板158は、蓄積1-2-1型の4金属層基板である。つまり、基板158は、中間のより厚い2金属層基板172上に形成される、上下の薄い単金属層基板170および171を含む。2金属層基板172は、パターン化した上下の金属層173および174を有する。単金属層基板170および171は、パターン化した金属層162および176を有する。パターン化した金属層162、173、174、および176のそれぞれは、信号、電力、および接地回路用のトレースを有する。例えば、金属層173は、接地回路専用のトレース177と、電力回路専用のトレース178とを含み、金属層174は、電力トレース179と、接地トレース180とを含む。下部金属層176は、デバイスのマザーボード等のプリント回路板上の設置時に、パッケージの第2レベルのはんだバンプ相互接続のための接着部位を提供するようにパターン化される。具体的には、接地バンプ181、信号バンプ182、および電力バンプ183は、パッケージ基板158の裏面の境界上に配列された、接地バンプ部位184、信号バンプ部位185、および電力バンプ部位186に取付けられる。コア接地バンプ187およびコア電力バンプ188は、パッケージ基板158の裏面上のダイの下に配列された、コア接地バンプ部位189およびコア電力バンプ部位190に取付けられる。上部接地トレース168および電力トレース166は、接地および電力バンプ167、165のフリップチップ取付のための部位を含み、ダイ設置面積の下のビア191および192によって、金属層173の中のトレース177および178に接続される。トレース177および178は、ビア198および193によって、金属層174の中のトレース180および194に接続される。トレース180および194は順に、ビアによって、第2レベルの相互接続部位189および190コア接地およびコア電力ならびに184および186接地および電力接続される。ダイ信号パッド159は、半導体ダイの周囲付近に配設され、基板158上の対応する信号トレース線164は、ダイ設置面積から離れてダイの縁195の下に送られる。信号トレース164は、概して、第2レベルの信号バンプ部位185の上を覆う基板158の表面に直接送られるため、下部金属層173、174、および176内に最低限の信号回路を伴って、バンプ部位185への上部金属層162の中の信号トレースの接続を短縮し、主としてビア196および197によって行うことができる。第2レベルの信号バンプ、および下行するビアは、接地および電力バンプとビアとの間および付近に位置することができる。概して、パッケージ基板の中の接地線は、好ましくは、隣接する信号線間の距離と少なくとも同じ桁数に匹敵する距離だけ信号線から分離されるため、信号によって生成される力線は、他の信号に干渉するよりもむしろ接地に進む。したがって、好ましくは、第2の金属層173は、主として接地面として動作し、上部金属層の中の誘電体の厚さは、上部層上の隣接する信号線間の最小間隔にほぼ等しいか、またはそれより小さい。したがって、パッケージ156用の扇形に広がった接地回路の大部分は、薄い上部層の誘電体によって上部金属層162から分離される、第2の金属層173の中に形成される。上下の単金属層基板の中の誘電体の厚さが約50μmとなり得るため、隣接する信号線間の公称距離が約50μm以上である場合、信号に対する安定したマイクロストリップ制御インピーダンス伝送線環境を提供するように、接地および信号線の望ましい間隔が得られる。下記で論議されるように、少数の選択された信号パッドが、ダイの内部領域の中、つまり、ダイのコア回路領域内で、接地および電力パッドの間に位置する状況がある。設計が要求する場合、またはダイ回路がより好ましくする場合に、半導体ダイのコア回路領域内の接地または電力パッドの間に位置する信号パッドは、ダイのコア回路領域の設置面積内で基板上に対応するパッドを有することができ、基板コアを通るビアを通して、さらに底層へと直接下向きに送ることができる。他の蓄積基板を採用することができるが、上述のように、付加的な層が追加されると費用が上昇し、より少ない層を有する基板が好まれてもよい。2-2-2基板が使用される場合、1-2-1基板について上記で説明されるのと同じだけ、最上および底部蓄積層をパターン化することができる。中間基板上の金属層は、主に電力ルーティングに採用することができ、中間基板より上側および下側の蓄積層上の金属層は、主として接地面として採用することができる。より多数の層が蓄積基板で採用される場合、電気的寄生による信号の劣化を低減するよう、信号ビアが実用的な程度まで接地および電力ビアによって包囲されるように、基板層上のレイアウトを配設することができる。特徴的ピッチおよびビア捕捉パッド設計がコア基板の粗い設計規則に収まるならば、蓄積層を伴わずに、4層蓄積型0-4-0積層基板を使用することができる。蓄積の必要を回避することにより、積層作成において有意な費用削減を提供することができる。ダイの周囲付近に配設されるダイ信号パッドと、信号パッドから内部に配設される金電力および接地パッドとを伴って、他のダイパッドレイアウトを作製することができる。他のレイアウト配設では、信号パッドは、ダイパッドレイアウトを補完する方式で、または、ダイ設置面積から離れてダイの縁の下で信号パッドから送られる信号線と、ダイ設置面積の下でビアに送られる電力および接地線とを伴って配設される。図8a-8b、9a-9b、10a-10b、および11a-11bは、対応する基板を伴うパッドレイアウトの4つの例証的実施例を示す。図8aのダイパッドレイアウト200では、信号パッド202は、ダイの縁206と平行な2つの交互列のアレイで、半導体ダイの周囲付近のダイ表面204上に配設される。信号パッド202は、図5等の単列実施形態で、パッドとほぼ同じピッチを有して示されており、結果として、はるかに多数の信号パッドを半導体ダイの周囲上に収容することができる。代替として、パッドピッチおよびパッド直径、ならびに対応する相互接続バンプまたはボールがより大きくなり、製造費用を削減することができるように、単列実施形態と同じ数のパッドを2列に収容し、交互にすることができる。電力パッド208および接地パッド210は、図5と同様に、ダイ表面の内部領域上にパッドを含まない中心領域を有するアレイで配設される。数百個のパッドを有する何らかのダイを伴う図で示されるよりも多くのダイパッドが、典型的なダイに存在できることに留意されたい。例えば、半導体ダイは、150個の電力および接地パッドと、350個の信号パッドとを含む、合計500個のパッドを有することができる。図8aのダイパッドレイアウト200に対応する基板パッド上の配設が、概して図8bの212において平面図で示されている。信号パッド214、電力パッド216、および接地パッド218は、半導体ダイ204上の対応するパッドに取り付けられる、信号、電力、および接地バンプをそれぞれ受容し、それらに接着することができるように、図8aのダイパッドレイアウトを補完するアレイで、基板表面220上に配設される。この配設では、信号ルーティングに関連する全てのパッド214は、アレイの周囲で2つの交互列のアレイに配設され、アレイの周囲上の信号パッド用のエスケープルーティングは、基板の最上金属層におけるトレース224として、ダイの縁222の下に直接横断することができる。信号パッド214は、図6のパッドとほぼ同じピッチを有するが、信号トレース224は、信号トレース146の約半分のピッチを有する。つまり、所与のパッドピッチについて、エスケープ密度を2倍にすることができる。アレイの周囲にない基板220上の信号パッド214および電力パッド216は、短いトレースおよびビアによって、基板の中のより深い金属層に接続される。図8bでは、電力パッド216は、電力ビア228を通る電力スタブまたはジョグ226によって、下の金属層の中の電力トレースに接続される。接地パッド218は、接地ビア232を通る接地スタブまたはジョグ230によって、下の金属層の中の電力トレースに接続される。図9aは、ダイの縁240と平行な列で、ダイの周囲付近のダイ表面238上に配設された信号パッド236を伴うダイパッドレイアウト234を示す。信号パッド236は、図5のパッドとほぼ同じピッチを有して示されている。電力パッド242および接地パッド244も、ダイの縁240と平行であり、かつ信号パッド236の列の内部にある列で配設される。電力パッド242は、列の中で接地パッド244と交互になることができる。内側列の中のパッドを外側列の中の信号パッドと交互にすることによって、全てのパッドをより密接に形成することができる。典型的には、ダイの能動層の中の入出力回路は、縁のうちの1つ以上の付近で、ダイの周囲に沿って構成される。ダイ上のルーティングおよびチップ設計ツールの量を低減することによってダイ費用の削減を可能にする、パッドリングを形成する半導体ダイの周囲付近の列に全てのパッドを閉じ込めることは、ダイを構築する際に採用することができる。図9aのダイパッドレイアウト234に対応する基板パッド上の配設が、概して図9bの250において平面図で示されている。信号パッド252、電力パッド254、および接地パッド256は、半導体ダイ238上の対応するパッドに取り付けられる、信号、電力、および接地バンプをそれぞれ受容し、それらに接着することができるように、図9aのダイパッドレイアウト234を補完するアレイで、基板表面258上に配設される。この配設では、信号ルーティングに関連する全てのパッド252は、アレイの周囲の列で配設され、アレイの周囲上の信号パッド用のエスケープルーティングは、基板の最上金属層におけるトレース262として、ダイの縁260の下に直接横断することができる。アレイの周囲付近の信号パッドの内部にある、基板258上の接地パッド256および電力パッド254は、短いトレースおよびビアによって、基板の中のより深い金属層に接続される。図9bでは、電力パッド254は、電力ビア266を通る電力スタブまたはジョグ264によって、下の金属層の中の電力トレースに接続される。接地パッド256は、接地ビア269を通る接地スタブまたはジョグ268によって、下の金属層の中の電力トレースに接続される。図9aおよび9bでは、少数の接地パッドおよび/または少数の電力パッドが、ダイの縁により近い、外側列に位置することができる。基板の中で、接地パッドおよび/または電力パッドを対応する様式で配設することができる。構成は、外側列に、10もの接地および電力パッド、さらに通常は0または約2未満を有することができるが、外側列に電力または接地パッドを位置付けることにより、信号パッドエスケープ密度の低減をもたらす。信号パッドエスケープ密度は、パッドの周辺の電力または接地パッドの数を最小限化することによって最大限化することができる。いくつかの実施形態では、外側列に電力パッドまたは接地パッドがない。同様に、少数の信号パッドが、ダイの周辺から内側に向かって電力および接地パッドの間に位置することができ、基板の中では、信号パッドを対応する様式で配設することができる。しかしながら、そのような配設は、下部基板層を採用すること、ビアの使用を伴うこと、および信号経路長を増加させることを必要としてもよい。上述のように、外側列の中の接地および/または電力パッドの数が最小限化される場合に、信号パッドエスケープ密度が最大限化され、したがって、外側列に接地パッドまたは電力パッドがない場合に、エスケープ密度が最大限となり得る。しかしながら、無線周波数RF信号を供給する信号パッドは、1辺に隣接する接地パッドを有することができ、または、信号の電磁遮蔽のために信号パッドおよび接地パッドが2辺に並ぶことができる。信号パッドエスケープ密度は、限られた程度にトレードオフすることができ、ダイの周辺付近で信号パッドの2辺または3辺上に電力および/または接地パッドを配設することにより、有用な妥協を提供することができる。図10aのダイパッドレイアウト270では、信号パッド271は、ダイの縁273と平行な列で、ダイの周囲付近のダイ表面272上に配設される。信号パッド271は、図5のパッドとほぼ同じピッチを有して示されている。電力パッド274および接地パッド275は、ダイの縁273と平行であり、かつ信号パッド271の列の内部にある列で配設される。電力パッド274および接地パッド275は減らされている。つまり、図9aに示された電力および接地パッドの数の約半分がある。電力パッド274は、列の中で接地パッド275と交互になる。内側列の中のパッドを外側列の中の信号パッドと交互にすることによって、全てのパッドをより密接に形成することができる。図10aのダイパッドレイアウト270に対応する、概して276において平面図で基板パッドの配設を示す、図10bで図示されるように、電力および接地パッドを減らすことにより、半導体ダイの陰になった、はるかに大型の接地ビアおよび電力ビアを有するレイアウトを可能にする。信号パッド278、電力パッド279、および接地パッド280は、半導体ダイ272上の対応するパッドに取り付けられる、信号、電力、および接地バンプをそれぞれ受容し、それらに接着することができるように、図10aのダイパッドレイアウトを補完するアレイで、基板表面281上に配設される。この配設では、信号ルーティングに関連する全てのパッド278は、アレイの周囲の列で配設され、アレイの周囲上の信号パッド用のエスケープルーティングは、基板281の最上金属層におけるトレース283として、ダイの縁282の下に直接横断することができる。アレイの周囲付近の信号パッドの内部にある、基板281上の接地パッド280および電力パッド279は、短いトレースおよびビアによって、基板の中のより深い金属層に接続される。電力パッド279は、電力ビア285を通る電力スタブまたはジョグ264によって、下の金属層の中の電力トレースに接続される。接地パッド280は、接地ビア287を通る接地スタブまたはジョグ286によって、下の金属層の中の電力トレースに接続される。接地および電力ビアの直径は、概して、線ピッチの約2倍から3倍に作られる。より大きい電力および接地ビアのサイズのために、図10bに示されるように、電力および接地ビアが交互アレイで配設されるように、交互スタブは異なる長さとなり得る。約100μmの信号線エスケープピッチに対して、接地ビアと電力ビアとの間の有効ビアピッチは、約220μmとなり得て、ビア直径は、約250μmほどの大きさになり得る。より大きいビアを有する基板が、はるかに安価となり得て、そのような構成は、完成したパッケージの費用の優位な削減を提供することができる。図11aのダイパッドレイアウト288では、信号パッド289は、ダイの縁291と平行な2列の略直交アレイで、半導体ダイの周囲付近のダイ表面290上に配設される。各列の中の信号パッド289は、図8aのパッドとほぼ同じピッチを有して示されており、内側列および外側列は、図5の単一列の中の隣接パッドよりもいくぶん離れて離間している。つまり、図8aの交互周辺アレイと同じ数の信号パッド289が、図11aの直交周辺アレイの中にある。図11aでは、直交周辺信号ピッチアレイは、図8aの交互周辺信号ピッチアレイよりもわずかに大きい面積を占有する。しかしながら、相互接続幾何学形状、すなわち、パッドピッチおよびパッド直径、ならびに対応する相互接続バンプまたはボールが、より大きくなり、製造費用を削減することができるように、直交アレイの中の最も近い隣接パッド間のピッチは、交互アレイの中の最も近い隣接パッド間のピッチよりも小さい。電力パッド292および接地パッド293は、図5および8aと同様に、ダイ表面の内部領域上にパッドを含まない中心領域を有するアレイで配設される。ダイパッドレイアウト288に対応する基板パッド上の配設が、概して図11bの294において平面図で示されている。信号パッド295、電力パッド296、および接地パッド297は、半導体ダイ290上の対応するパッドに取り付けられる、信号、電力、および接地バンプをそれぞれ受容し、それらに接着することができるように、図11aのダイパッドレイアウト288を補完するアレイで、基板表面298上に配設される。この配設では、信号ルーティングに関連する全てのパッド295は、アレイの周囲の2列の直交アレイで配設され、アレイの周囲上の信号パッド用のエスケープルーティングは、基板の最上金属層におけるトレース302として、ダイの縁300の下に直接横断することができる。アレイの周囲にない、基板298上の信号パッド295および電力パッド296は、短いトレースおよびビアによって、基板の中のより深い金属層に接続される。電力パッド296は、電力ビア306を通る電力スタブまたはジョグ304によって、下の金属層の中の電力トレースに接続される。接地パッド297は、接地ビア312を通る接地スタブまたはジョグ310によって、下の金属層の中の電力トレースに接続される。図8b、9b、10b、および11bの実施形態の信号線は、信号パッドから送られ、ダイ設置面積から離れて通過し、全ての電力および接地線は、ダイ設置面積の下でビアに送られる。信号トレースは全て、基板上の単一上部金属層の中で送ることができる。したがって、いずれのスタブまたはビアも信号経路の中で必要とされず、信号伝送における寄生が回避される。信号トレースは、トレース形成のための利用可能な技術が許容するほどに接近させることができる。信号パッドは、トレース形成およびバンプ接着のための利用可能な技術が許容するほどに接近させることができる。先述の実施例は、基板上のダイおよびダイ設置面積の周囲に最も近い信号相互接続の間にいずれの接地または電力相互接続も位置しない、実施形態を例証する。いずれの信号相互接続も、ダイおよびダイ設置面積のほぼ中央のコアアレイの十分範囲内にある電力および接地相互接続の間に位置しない。状況によっては、1つまたはいくつかの信号相互接続が、通常は接地相互接続に隣接して、コアアレイ内に位置し、したがって、基板の中の1つまたはいくつかの信号線をダイ設置面積の下でビアに送る、基板の中の下部金属層と接続する、または、ダイ設置面積内からダイの縁の下で外向きに、基板の上部金属層の中のそのような信号線を送ることができる。状況によっては、信号相互接続の間で、さらに周辺にある、1つまたはいくつかの電力相互接続、またはより通常は、1つまたはいくつかの接地相互接続が、ダイの周囲付近、したがって、基板上のダイ設置面積の周囲付近に位置することができる。いくつかの回路設計は、接地相互接続のより近くにクロック信号相互接続を位置付ける。全てまたは実質的に全てのダイ信号パッドは、列で、またはダイ周囲付近のアレイで配設される。全てまたは実質的に全てのダイ電力および接地パッドは、実質的に全てのダイ信号パッドから内部に位置する。特に、分離されていないパッドの数または割合が増加するにつれて、コアの中の接地および電力パッドから、周囲付近の信号パッドを分離するという利点は、有意に低下し得る。周辺列の中または周辺アレイの中にない信号パッドの割合は、通常は全ての信号パッドの約10未満、より通常は全ての信号パッドの約5未満、さらに通常は全ての信号パッドの0または0から約2の範囲である。信号パッドの周辺列または周辺アレイから内部にない、接地または電力パッドの割合は、通常は全ての電力および接地パッドの約10未満、より通常は全ての電力および接地パッドの約5未満、さらに通常は全ての信号パッドの0または0から約2の範囲である。信号パッドは、ダイの周囲全体に沿って、つまり、長方形のダイの4つ全ての縁に沿って、列で、またはアレイで配設される。いくつかの実施形態では、信号パッドは、全てよりも少ないダイの縁に沿って配設され、特に、信号パッドが4つのダイの縁のうちのいずれか2つ以上に沿って周辺列または周辺アレイで配設される、実施形態で、利点を実現することができる。フリップチップパッケージは、より少ない層を有する基板を使用して作製することができ、種々の層の上の回路は、機能に従って効果的に割り当てることができ、基板の費用を削減し、ならびに性能を向上させる。図12-17は、図5-11で説明されるような信号パッド、電力パッド、および接地パッドを含む、ダイパッドレイアウトと組み合わせて使用することができる、種々の相互接続構造を伴う他の実施形態を説明する。より具体的には、半導体ダイ接触パッドおよび対応する相互接続伝導性トレースは、ダイパッドレイアウトの中の信号パッド、電力パッド、または接地パッドに対応する。図12aは、構造的支持のために、シリコン、ゲルマニウム、ガリウムヒ素、リン化インジウム、または炭化ケイ素等のベース基板材料322を伴う半導体ウエハ320を示す。複数の半導体ダイまたは構成要素324は、上記で説明されるような鋸通路326によって分離されるウエハ320上に形成される。図12bは、半導体ウエハ320の一部分の断面図を示す。各半導体ダイ324は、ダイ内に形成され、ダイの電気的設計および機能に従って電気的に相互接続される、能動素子、受動素子、伝導層、および誘電層として実装される、アナログまたはデジタル回路を含有する、裏面328および能動領域330を含む。例えば、回路は、デジタル信号プロセッサDSP、ASIC、メモリ、または他の信号処理回路等のアナログ回路またはデジタル回路を実装するように、1つ以上のトランジスタ、ダイオード、および能動表面330内に形成される他の回路要素を含むことができる。半導体ダイ324はまた、RF信号処理のために、インダクタ、コンデンサ、および抵抗器等の集積受動素子IPDを含有することもできる。一実施形態では、半導体ダイ324は、フリップチップ型半導体ダイである。導電性層332は、PVD、CVD、電解めっき、無電解めっき工程、または他の好適な金属堆積工程を使用して、能動表面330上に形成される。伝導層332は、Al、Cu、Sn、Ni、Au、Ag、または他の好適な導電性材料の1つ以上の層となり得る。伝導層332は、能動表面330上の回路に電気的に接続される接触パッドとして動作する。図12cは、接触パッド332上に形成される相互接続構造を伴う半導体ウエハ320の一部分を示す。導電性バンプ材料334は、蒸発、電解めっき、無電解めっき、ボールドロップ、またはスクリーン印刷工程を使用して、接触パッド332上に堆積させられる。バンプ材料334は、随意的な流束溶液とともに、Al、Sn、Ni、Au、Ag、Pb、Bi、Cu、はんだ、およびそれらの組み合わせとなり得る。例えば、バンプ材料334は、共晶Sn/Pb、鉛の含有量が高いはんだ、または無鉛はんだとなり得る。バンプ材料334は、略柔軟であり、約200グラムの垂直荷重と同等の力の下で、約25μmより大きい塑性変形を受ける。バンプ材料334は、好適な取付または接着工程を使用して、接触パッド332に接着される。例えば、バンプ材料334を接触パッド332に圧縮接着することができる。バンプ材料334はまた、図12dに示されるように、球状ボールまたはバンプ336を形成するように、その融点を上回って材料を加熱することによって、リフローすることもできる。いくつかの用途では、バンプ336は、接触パッド332への電気的接続を向上させるように、2回リフローされる。バンプ336は、接触パッド332上に形成することができる1種類の相互接続構造を表す。相互接続構造はまた、スタッドバンプ、マイクロバンプ、または他の電気的相互接続も使用することができる。図12eは、非可融性または非折り畳み式部分340と、可融性または折り畳み式部分342とを含む、複合バンプ338として接触パッド332上に形成される相互接続構造の別の実施形態を示す。可融性性または折り畳み式および非可融性性または非折り畳み式の属性は、リフロー条件に関しバンプ338に対して定義される。非可融性部分340は、Au、Cu、Ni、鉛の含有量が高いはんだ、または鉛スズ合金となり得る。可融性部分342は、Sn、無鉛合金、SnAg合金、SnAgCu合金、SnAgインジウムIn合金、共晶はんだ、Ag、Cu、またはPbを伴うスズ合金、または比較的低温溶融のはんだとなり得る。一実施形態では、100μmの接触パッド332の幅または直径を考慮すると、非可融性部分340は、高さが約45μmであり、可融性部分342は、高さが約35μmである。図12fは、伝導柱346上のバンプ344として接触パッド332上に形成される相互接続構造の別の実施形態を示す。バンプ344は、可融性性または折り畳み式であり、伝導柱346は、非可融性性または非折り畳み式である。可融性性または折り畳み式および非可融性性または非折り畳み式の属性は、リフロー条件に関して定義される。バンプ344は、Sn、無鉛合金、SnAg合金、SnAgCu合金、SnAgIn合金、共晶はんだ、Ag、Cu、またはPbを伴うスズ合金、または比較的低温溶融のはんだとなり得る。伝導柱346は、Au、Cu、Ni、鉛の含有量が高いはんだ、または鉛スズ合金となり得る。一実施形態では、伝導柱346は、Cu柱であり、バンプ344は、はんだキャップである。100μmの接触パッド332の幅または直径を考慮すると、伝導柱346は、高さが約45μmであり、バンプ344は、高さが約35μmである。図12gは、凹凸350を伴うバンプ材料348として接触パッド332上に形成される相互接続構造の別の実施形態を示す。バンプ材料348は、バンプ材料334と同様に、破断に対する低い降伏強度および高い伸長を伴って、リフロー条件下で軟質および変形可能である。凹凸350は、めっき表面仕上げで形成され、例証の目的で、図中では誇張されて示されている。凹凸350の規模は、概して、約1~25μmである。凹凸はまた、バンプ336、複合バンプ338、およびバンプ344上に形成することもできる。図12hでは、半導体ウエハ320は、鋸刃またはレーザ切断ツール352を使用して、鋸通路326を通して個別半導体ダイ324に単一化される。図13aは、伝導性トレース356を伴う基板またはPCB354を示す。基板354は、片面FR5積層または2面BT樹脂積層となり得る。半導体ダイ324は、バンプ材料334が伝導性トレース356上の相互接続部位と整合されるように位置付けられる図21a-21g参照。代替として、バンプ材料334は、基板354上に形成される伝導性パッドまたは他の相互接続部位と整合させることができる。バンプ材料334は、伝導性トレース356よりも幅広い。一実施形態では、バンプ材料334は、100μm未満の幅を有し、伝導性トレースまたはパッド356は、150μmのバンプピッチに対して35μmの幅を有する。接触パッド332および伝導性トレース356は、図5-11のダイパッドレイアウトの中の信号パッド、電力パッド、または接地パッドに対応することができる。圧力または力Fは、伝導性トレース356上にバンプ材料334を押し付けるように、半導体ダイ324の裏面328に印加される。力Fは、高温で印加することができる。バンプ材料334の柔軟性により、バンプ材料は、伝導性トレース356の頂面および側面の周囲で変形または押出し、バンプオンリードBOLと呼ばれる。具体的には、圧力の印加は、約200グラムの垂直荷重と同等の力Fの下で、約25μmより大きい塑性変形をバンプ材料334に受けさせ、図13bに示されるように、伝導性トレースの頂面および側面を覆わせる。バンプ材料334はまた、バンプ材料を伝導性トレースと物理的接触させ、次いで、リフロー温度下でバンプ材料をリフローすることによって、伝導性トレース356に冶金接続することもできる。伝導性トレース356をバンプ材料334よりも狭くすることによって、ルーティング密度および入出力計数を増加させるように伝導性トレースピッチを低減することができる。より狭い伝導性トレース356は、伝導性トレースの周囲のバンプ材料334を変形させるために必要な力Fを低減する。例えば、必要な力Fは、バンプ材料よりも幅広い伝導性トレースまたはパッドに対してバンプ材料を変形させるために必要な力の30~50であってもよい。より低い圧縮力Fは、細かいピッチ相互接続および小型ダイが、特定公差で共平面性を維持し、均一なz方向変形および高信頼性の相互接続結合を達成するために有用である。加えて、伝導性トレース356の周囲のバンプ材料334を変形させることにより、バンプをトレースに機械的に係止し、リフロー中のダイの移行またはダイの浮動を防止する。図13cは、半導体ダイ324の接触パッド332上に形成されるバンプ336を示す。半導体ダイ324は、バンプ336が伝導性トレース356上の相互接続部位と整合されるように位置付けられる。代替として、バンプ336は、基板354上に形成される伝導性パッドまたは他の相互接続部位と整合させることができる。バンプ336は、伝導性トレース356よりも幅広い。接触パッド332および伝導性トレース356は、図5-11のダイパッドレイアウトの中の信号パッド、電力パッド、または接地パッドに対応することができる。圧力または力Fは、伝導性トレース356上にバンプ336を押し付けるように、半導体ダイ324の裏面328に印加される。力Fは、高温で印加することができる。バンプ336の柔軟性により、バンプは、伝導性トレース356の頂面および側面の周囲で変形または押出する。具体的には、圧力の印加は、バンプ材料336に塑性変形を受けさせ、伝導性トレース356の頂面および側面を覆わせる。バンプ336はまた、リフロー温度下でバンプを伝導性トレースと物理的接触させることによって、伝導性トレース356に冶金接続することもできる。伝導性トレース356をバンプ336よりも狭くすることによって、ルーティング密度および入出力計数を増加させるように伝導性トレースピッチを低減することができる。より狭い伝導性トレース356は、伝導性トレースの周囲のバンプ336を変形させるために必要な力Fを低減する。例えば、必要な力Fは、バンプよりも幅広い伝導性トレースまたはパッドに対してバンプを変形させるために必要な力の30~50であってもよい。より低い圧縮力Fは、細かいピッチ相互接続および小型ダイが、特定公差で共平面性を維持し、均一なz方向変形および高信頼性の相互接続結合を達成するために有用である。加えて、伝導性トレース356の周囲のバンプ336を変形させることにより、バンプをトレースに機械的に係止し、リフロー中のダイの移行またはダイの浮動を防止する。図13dは、半導体ダイ324の接触パッド332上に形成される複合バンプ338を示す。半導体ダイ324は、複合バンプ338が伝導性トレース356上の相互接続部位と整合されるように位置付けられる。代替として、複合バンプ338は、基板354上に形成される伝導性パッドまたは他の相互接続部位と整合させることができる。複合バンプ338は、伝導性トレース356よりも幅広い。接触パッド332および伝導性トレース356は、図5-11のダイパッドレイアウトの中の信号パッド、電力パッド、または接地パッドに対応することができる。圧力または力Fは、伝導性トレース356上に可融性部分342を押し付けるように、半導体ダイ324の裏面328に印加される。力Fは、高温で印加することができる。可融性部分342の柔軟性により、可融性部分は、伝導性トレース356の頂面および側面の周囲で変形または押出する。具体的には、圧力の印加は、可融性部分342に塑性変形を受けさせ、伝導性トレース356の頂面および側面を覆わせる。複合バンプ338はまた、リフロー温度下で可融性部分342を伝導性トレースと物理的接触させることによって、伝導性トレース356に冶金接続することもできる。非可融性部分340は、圧力または温度の印加中に融解または変形せず、半導体ダイ324と基板354との間の垂直スタンドオフとして、その高さおよび形状を保持する。半導体ダイ324と基板354との間の付加的な変位は、噛合面間のさらに優れた共平面性公差を提供する。リフロー工程中に、半導体ダイ324上の多数例えば、数千の複合バンプ338は、基板354の伝導性トレース356上の相互接続部位に取付けられる。バンプ338のうちのいくつかは、特に、ダイ324が歪曲された場合に、伝導性トレース356に適正に接続できない場合がある。複合バンプ338は伝導性トレース356よりも幅広いことを思い出されたい。適正な力が印加されると、可融性部分342は、伝導性トレース356の頂面および側面の周囲で変形または押出し、複合バンプ338を伝導性トレースに係止する。機械的相互係止は、伝導性トレース356よりも軟質かつ柔軟であり、したがって、より大きい接触面積に対して伝導性トレースの頂面上および側面の周囲で変形する、可融性部分342の性質によって形成される。複合バンプ338と伝導性トレース356との間の機械的相互係止は、リフロー中にバンプを伝導性トレースに担持し、すなわち、バンプおよび伝導性トレースは、接触を失わない。したがって、伝導性トレース356に噛合する複合バンプ338は、バンプ相互接続の不具合を低減する。図13eは、半導体ダイ324の接触パッド332上に形成される伝導柱346およびバンプ344を示す。半導体ダイ324は、バンプ344が伝導性トレース356上の相互接続部位と整合されるように位置付けられる。代替として、バンプ344は、基板354上に形成される伝導性パッドまたは他の相互接続部位と整合させることができる。バンプ344は、伝導性トレース356よりも幅広い。接触パッド332および伝導性トレース356は、図5-11のダイパッドレイアウトの中の信号パッド、電力パッド、または接地パッドに対応することができる。圧力または力Fは、伝導性トレース356上にバンプ344を押し付けるように、半導体ダイ324の裏面328に印加される。力Fは、高温で印加することができる。バンプ344の柔軟性により、バンプは、伝導性トレース356の頂面および側面の周囲で変形または押出する。具体的には、圧力の印加は、バンプ344に塑性変形を受けさせ、伝導性トレース356の頂面および側面を覆わせる。伝導柱346およびバンプ344はまた、リフロー温度下でバンプを伝導性トレースと物理的接触させることによって、伝導性トレース356に冶金接続することもできる。伝導柱346は、圧力または温度の印加中に融解または変形せず、半導体ダイ324と基板354との間の垂直スタンドオフとして、その高さおよび形状を保持する。半導体ダイ324と基板354との間の付加的な変位は、噛合面間のさらに優れた共平面性公差を提供する。より幅広いバンプ344およびより狭い伝導性トレース356は、同様の低い必要圧縮力および機械的係止特徴、ならびにバンプ材料334およびバンプ336について上記で説明される利点を有する。図13fは、半導体ダイ324の接触パッド332上に形成される凹凸350を伴うバンプ材料348を示す。半導体ダイ324は、バンプ材料348が伝導性トレース356上の相互接続部位と整合されるように位置付けられる。代替として、バンプ材料348は、基板354上に形成される伝導性パッドまたは他の相互接続部位と整合させることができる。バンプ材料348は、伝導性トレース356よりも幅広い。圧力または力Fは、伝導性トレース356上にバンプ材料348を押し付けるように、半導体ダイ324の裏面328に印加される。力Fは、高温で印加することができる。バンプ材料348の柔軟性により、バンプは、伝導性トレース356の頂面および側面の周囲で変形または押出する。具体的には、圧力の印加は、バンプ材料348に塑性変形を受けさせ、伝導性トレース356の頂面および側面を覆わせる。加えて、凹凸350は、伝導性トレース356に冶金接続される。凹凸350は、約1~25μmにサイズ決定される。図13gは、角度付きまたは傾斜側面を有する、台形伝導性レース360を伴う基板またはPCB358を示す。バンプ材料361は、半導体ダイ324の接触パッド332上に形成される。半導体ダイ324は、バンプ材料361が伝導性トレース360上の相互接続部位と整合されるように位置付けられる。代替として、バンプ材料361は、基板358上に形成される伝導性パッドまたは他の相互接続部位と整合させることができる。バンプ材料361は、伝導性トレース360よりも幅広い。接触パッド332および伝導性トレース360は、図5-11のダイパッドレイアウトの中の信号パッド、電力パッド、または接地パッドに対応することができる。圧力または力Fは、伝導性トレース360上にバンプ材料361を押し付けるように、半導体ダイ324の裏面328に印加される。力Fは、高温で印加することができる。バンプ材料361の柔軟性により、バンプ材料は、伝導性トレース360の頂面および側面の周囲で変形または押出する。具体的には、圧力の印加は、バンプ材料361に塑性変形を受けさせ、伝導性トレース360の頂面および角度付き側面を覆わせる。バンプ材料361はまた、バンプ材料を伝導性トレースと物理的接触させ、次いで、リフロー温度下でバンプ材料をリフローすることによって、伝導性トレース360に冶金接続することもできる。図14a-14dは、半導体ダイ324、および非可融性または非折り畳み式部分364と、可融性または折り畳み式部分366とを有する、細長い複合バンプ362のBOL実施形態を示す。非可融性部分364は、Au、Cu、Ni、鉛の含有量が高いはんだ、または鉛スズ合金となり得る。可融性部分366は、Sn、無鉛合金、SnAg合金、SnAgCu合金、SnAgIn合金、共晶はんだ、Ag、Cu、またはPbを伴うスズ合金、または比較的低温溶融のはんだとなり得る。非可融性部分364は、可融性部分366よりも大きい複合バンプ362の一部を構成する。非可融性部分364は、半導体ダイ324の接触パッド332に固定される。半導体ダイ324は、図14aに示されるように、複合バンプ362が基板370上に形成された伝導性トレース368上の相互接続部位と整合されるように位置付けられる。複合バンプ362は、伝導性トレース368に沿って先細であり、すなわち、複合バンプは、伝導性トレース368の長さに沿って長く、伝導性トレースを横断して狭い、楔形を有する。複合バンプ362の先細側面は、伝導性トレース368の長さに沿って生じる。図14aの図は、伝導性トレース368と同一線上にある、短いほうの側面または狭小先細を示す。図14aに垂直である、図14bの図は、楔形の複合バンプ362の長いほうの側面を示す。複合バンプ362の短いほうの側面は、伝導性トレース368よりも幅広い。可融性部分366は、図14cおよび14dに示されるように、圧力および/または熱によるリフローの印加時に、伝導性トレース368の周囲で折り重なる。非可融性部分364は、リフロー中に融解または変形せず、その形態および形状を保持する。非可融性部分364は、半導体ダイ324と基板370との間にスタンドオフを提供するように寸法決定することができる。CuOSP等の仕上げを基板370に塗布することができる。接触パッド332および伝導性トレース368は、図5-11のダイパッドレイアウトの中の信号パッド、電力パッド、または接地パッドに対応することができる。リフロー工程中に、半導体ダイ324上の多数例えば、数千の複合バンプ362は、基板370の伝導性トレース368上の相互接続部位に取付けられる。バンプ362のうちのいくつかは、特に、半導体ダイ324が歪曲された場合に、伝導性トレース368に適正に接続できない場合がある。複合バンプ362は伝導性トレース368よりも幅広いことを思い出されたい。適正な力が印加されると、可融性部分366は、伝導性トレース368の頂面および側面の周囲で変形または押出し、複合バンプ362を伝導性トレースに係止する。機械的相互係止は、伝導性トレース368よりも軟質かつ柔軟であり、したがって、より大きい接触面積に対して伝導性トレースの頂面および側面の周囲で変形する、可融性部分366の性質によって形成される。複合バンプ362の楔形は、図14aおよび14cの短いほうの側面に沿ったピッチを犠牲にすることなく、バンプと伝導性トレースとの間、例えば、図14bおよび14dの長いほうの側面に沿った、接触面積を増加させる。複合バンプ362と伝導性トレース368との間の機械的相互係止は、リフロー中にバンプを伝導性トレースに担持し、すなわち、バンプおよび伝導性トレースは、接触を失わない。したがって、伝導性トレース368に噛合する複合バンプ362は、バンプ相互接続の不具合を低減する。図15a-15dは、図12cと同様である、接触パッド332上に形成されたバンプ材料374を伴う半導体ダイ324のBOL実施形態を示す。図15aでは、バンプ材料374は、略柔軟であり、約200グラムの垂直荷重と同等の力の下で、約25μmより大きい塑性変形を受ける。バンプ材料374は、基板378上の伝導性トレース376よりも幅広い。複数の凹凸380は、約1~25μmの高さで伝導性トレース376上に形成される。半導体ダイ324は、バンプ材料374が伝導性トレース376上の相互接続部位と整合されるように位置付けられる。代替として、バンプ材料374は、基板378上に形成される伝導性パッドまたは他の相互接続部位と整合させることができる。圧力または力Fは、図15bに示されるように、伝導性トレース376および凹凸380上にバンプ材料374を押し付けるように、半導体ダイ324の裏面328に印加される。力Fは、高温で印加することができる。バンプ材料374の柔軟性により、バンプ材料は、伝導性トレース376および凹凸380の頂面および側面の周囲で変形または押出する。具体的には、圧力の印加は、バンプ材料374に塑性変形を受けさせ、伝導性トレース376および凹凸380の頂面および側面を覆わせる。バンプ材料374の塑性流動は、バンプ材料と、伝導性トレース376および凹凸380の頂面および側面との間に、巨視的な機械的相互係止点を作成する。バンプ材料374の塑性流動は、伝導性トレース376および凹凸380の頂面および側面の周囲で生じるが、電気的短絡および他の欠陥を引き起こし得るので、過剰に基板378上に延在しない。バンプ材料と、伝導性トレース376および凹凸380の頂面および側面との間の機械的相互係止は、接着力を有意に増加させることなく、それぞれの表面間により大きい接触面積を伴って頑丈な接続を提供する。バンプ材料と、伝導性トレース376および凹凸380の頂面および側面との間の機械的相互係止はまた、カプセル化等の後続の製造工程中に横方向のダイの移行を低減する。接触パッド332および伝導性トレース376は、図5-11のダイパッドレイアウトの中の信号パッド、電力パッド、または接地パッドに対応することができる。図15cは、伝導性トレース376より狭いバンプ材料374を伴う別のBOL実施形態を示す。圧力または力Fは、伝導性トレース376および凹凸380上にバンプ材料374を押し付けるように、半導体ダイ324の裏面328に印加される。力Fは、高温で印加することができる。バンプ材料374の柔軟性により、バンプ材料は、伝導性トレース376および凹凸380の頂面上で変形または押出する。具体的には、圧力の印加は、バンプ材料374に塑性変形を受けさせ、伝導性トレース376および凹凸380の頂面を覆わせる。バンプ材料374の塑性流動は、バンプ材料と、伝導性トレース376および凹凸380の頂面との間に、巨視的な機械的相互係止点を作成する。バンプ材料と、伝導性トレース376および凹凸380の頂面との間の機械的相互係止は、接着力を有意に増加させることなく、それぞれの表面間により大きい接触面積を伴って頑丈な接続を提供する。バンプ材料と、伝導性トレース376および凹凸380の頂面との間の機械的相互係止はまた、カプセル化等の後続の製造工程中に横方向のダイの移行を低減する。図15dは、伝導性トレース376の縁上に形成されたバンプ材料374を伴う別のBOL実施形態を示し、すなわち、バンプ材料の一部は伝導性トレース上にあり、バンプ材料の一部は伝導性トレース上にない。圧力または力Fは、伝導性トレース376および凹凸380上にバンプ材料374を押し付けるように、半導体ダイ324の裏面328に印加される。力Fは、高温で印加することができる。バンプ材料374の柔軟性により、バンプ材料は、伝導性トレース376および凹凸380の頂面および側面上で変形または押出する。具体的には、圧力の印加は、バンプ材料374に塑性変形を受けさせ、伝導性トレース376および凹凸380の頂面および側面を覆わせる。バンプ材料374の塑性流動は、バンプ材料と、伝導性トレース376および凹凸380の頂面および側面との間に、巨視的な機械的相互係止を作成する。バンプ材料と、伝導性トレース376および凹凸380の頂面および側面との間の機械的相互係止は、接着力を有意に増加させることなく、それぞれの表面間により大きい接触面積を伴って頑丈な接続を提供する。バンプ材料と、伝導性トレース376および凹凸380の頂面および側面との間の機械的相互係止はまた、カプセル化等の後続の製造工程中に横方向のダイの移行を低減する。図16a-16cは、図12cと同様である、接触パッド332上に形成されたバンプ材料384を伴う半導体ダイ324のBOL実施形態を示す。先端386は、図16aに示されるように、バンプ材料384の本体よりも狭い先端386を伴う階段状バンプとして、バンプ材料384の本体から延在する。半導体ダイ324は、バンプ材料384が基板390上の伝導性トレース388上の相互接続部位と整合されるように位置付けられる。より具体的には、先端386は、伝導性トレース388上の相互接続部位上で中心に置かれる。代替として、バンプ材料384および先端386は、基板390上に形成される伝導性パッドまたは他の相互接続部位と整合させることができる。バンプ材料384は、基板390上の伝導性トレース388よりも幅広い。伝導性トレース388は、略柔軟であり、約200グラムの垂直荷重と同等の力の下で、約25μmより大きい塑性変形を受ける。圧力または力Fは、伝導性トレース388上に先端384を押し付けるように、半導体ダイ324の裏面328に印加される。力Fは、高温で印加することができる。伝導性トレース388の柔軟性により、伝導性トレースは、図16bに示されるように、先端384の周囲で変形する。具体的には、圧力の印加は、伝導性トレース388に塑性変形を受けさせ、先端384の頂面および側面を覆わせる。接触パッド332および伝導性トレース388は、図5-11のダイパッドレイアウトの中の信号パッド、電力パッド、または接地パッドに対応することができる。図16cは、接触パッド332上に形成された丸いバンプ材料394を伴う別のBOL実施形態を示す。先端396は、バンプ材料394の本体から延在して、バンプ材料394の本体よりも狭い先端386を伴うスタッドバンプを形成する。半導体ダイ324は、バンプ材料394が基板400上の伝導性トレース398上の相互接続部位と整合されるように位置付けられる。より具体的には、先端396は、伝導性トレース398上の相互接続部位上で中心に置かれる。代替として、バンプ材料394および先端396は、基板400上に形成される伝導性パッドまたは他の相互接続部位と整合させることができる。バンプ材料394は、基板400上の伝導性トレース398よりも幅広い。伝導性トレース398は、略柔軟であり、約200グラムの垂直荷重と同等の力の下で、約25μmより大きい塑性変形を受ける。圧力または力Fは、伝導性トレース398上に先端396を押し付けるように、半導体ダイ324の裏面328に印加される。力Fは、高温で印加することができる。伝導性トレース398の柔軟性により、伝導性トレースは、先端396の周囲で変形する。具体的には、圧力の印加は、伝導性トレース398に塑性変形を受けさせ、先端396の頂面および側面を覆わせる。接触パッド332および伝導性トレース398は、図5-11のダイパッドレイアウトの中の信号パッド、電力パッド、または接地パッドに対応することができる。図13a-13g、14a-14d、および15a-15dで説明される伝導性トレースもまた、図16a-16cで説明されるような柔軟材料となり得る。図17a-17bは、図11cと同様である、接触パッド332上に形成されたバンプ材料404を伴う半導体ダイ324のBOL実施形態を示す。バンプ材料404は、略柔軟であり、約200グラムの垂直荷重と同等の力の下で、約25μmより大きい塑性変形を受ける。バンプ材料404は、基板408上の伝導性トレース406よりも幅広い。伝導性ビア410は、図17aに示されるように、開口部412および伝導性側壁414を伴って伝導性トレース406を通して形成される。接触パッド332および伝導性トレース406は、図5-11のダイパッドレイアウトの中の信号パッド、電力パッド、または接地パッドに対応することができる。半導体ダイ324は、バンプ材料404が伝導性トレース406上の相互接続部位と整合されるように位置付けられる図21-21g参照。代替として、バンプ材料404は、基板408上に形成される伝導性パッドまたは他の相互接続部位と整合させることができる。圧力または力Fは、バンプ材料404を伝導性トレース406上に押し付け、伝導性ビア410の開口部412の中へ押し込むように、半導体ダイ324の裏面328に印加される。力Fは、高温で印加することができる。バンプ材料404の柔軟性により、バンプ材料は、図17bに示されるように、伝導性トレース406の頂面および側面の周囲で、かつ伝導性ビア410の開口部412の中へ変形または押出する。具体的には、圧力の印加は、バンプ材料404に塑性変形を受けさせ、伝導性トレース406の頂面および側面を覆わせ、かつ伝導性ビア410の開口部412の中へ覆わせる。したがって、バンプ材料404は、基板408を通したz方向の垂直相互接続のために、伝導性トレース406および伝導性側壁414に電気的に接続される。バンプ材料404の塑性流動は、バンプ材料と、伝導性トレース406の頂面および側面ならびに伝導性ビア410の開口部412との間に、巨視的な機械的相互係止を作成する。バンプ材料と、伝導性トレース406の頂面および側面ならびに伝導性ビア410の開口部412との間の機械的相互係止は、接着力を有意に増加させることなく、それぞれの表面間により大きい接触面積を伴って頑丈な接続を提供する。バンプ材料と、伝導性トレース406の頂面および側面ならびに伝導性ビア410の開口部412との間の機械的相互係止はまた、カプセル化等の後続の製造工程中に横方向のダイの移行を低減する。伝導性ビア410がバンプ材料404を伴う相互接続部位内に作成されるため、総基板相互接続面積は低減される。図13a-13g、14a-14d、15a-15d、16a-16c、および17a-17bのBOL実施形態では、伝導性トレースを相互接続構造よりも狭くすることによって、ルーティング密度および入出力計数を増加させるように伝導性トレースピッチを低減することができる。より狭い伝導性トレースは、伝導性トレースの周囲の相互接続構造を変形させるために必要な力Fを低減する。例えば、必要な力Fは、バンプよりも幅広い伝導性トレースまたはパッドに対してバンプを変形させるために必要な力の30~50であってもよい。より低い圧縮力Fは、細かいピッチ相互接続および小型ダイが、特定公差で共平面性を維持し、均一なz方向変形および高信頼性の相互接続結合を達成するために有用である。加えて、伝導性トレースの周囲の相互接続構造を変形させることにより、バンプをトレースに機械的に係止し、リフロー中のダイの移行またはダイの浮動を防止する。図18a-18cは、半導体ダイと基板との間のバンプの周囲に封入材を堆積させる鋳型アンダーフィルMUF工程を示す。図18aは、図13bからのバンプ材料334を使用して基板354に載置され、チェイス鋳型420の上部鋳型支持材416と下部鋳型支持材418との間に配置される半導体ダイ324を示す。図13a-13g、14a-14d、15a-15d、16a-16c、および17a-17bからの他の半導体ダイおよび基板の組み合わせは、チェイス鋳型420の上部鋳型支持材416と下部鋳型支持材418との間に配置することができる。上部鋳型支持材416は、圧縮性解放膜422を含む。図18bでは、上部鋳型支持材416および下部鋳型支持材418は、基板上および半導体ダイと基板との間に開放空間を伴って、半導体ダイ324および基板354を取り囲むように接合される。圧縮性解放膜422は、半導体ダイ324の裏面328および側面に一致して、これらの表面上での封入材の形成を阻止する。液体状態の封入材424が、ノズル426を伴うチェイス鋳型420の片側の中に注入される一方で、随意的な真空補助428は、反対側から圧力を引き込み、基板354上の開放空間、および半導体ダイ324と基板354との間の開放空間を封入材で均一に充填する。封入材424は、充填材を伴うエポキシ樹脂、充填材を伴うエポキシアクリレート、または適正な充填材を伴うポリマー等の、ポリマー複合材料となり得る。封入材424は、非伝導性であり、外部要素および汚染物質から半導体素子を環境的に保護する。圧縮性材料422は、封入材424が裏面328上、および半導体ダイ324の側面の周囲で流れることを防止する。封入材424は硬化される。半導体ダイ324の裏面328および側面は、封入材424から露出されたままである。図18cは、MUFおよび鋳型オーバーフィルMOFの実施形態を示し、すなわち、圧縮性材料422を伴わない。半導体ダイ324および基板354は、チェイス鋳型420の上部鋳型支持材416と下部鋳型支持材418との間に配置される。上部鋳型支持材416および下部鋳型支持材418は、基板上、半導体ダイの周囲、および半導体ダイと基板との間に開放空間を伴って、半導体ダイ324および基板354を取り囲むように接合される。液体状態の封入材424が、ノズル426を伴うチェイス鋳型420の片側の中に注入される一方で、随意的な真空補助428は、反対側から圧力を引き込み、半導体ダイ324の周囲および基板354上の開放空間、および半導体ダイ324と基板354との間の開放空間を封入材で均一に充填する。封入材424は硬化される。図19は、半導体ダイ324の周囲、および半導体ダイ324と基板354との間の間隙の中に、封入材を堆積させる別の実施形態を示す。半導体ダイ324および基板354は、ダム430によって取り囲まれる。封入材432は、基板354上の開放空間、および半導体ダイ324と基板354との間の開放空間を充填するように、液体状態でノズル434からダム430の中へ分注される。ノズル434から分注される封入材432の量は、半導体ダイ324の裏面328または側面を覆うことなく、ダム430を充填するように制御される。封入材432は硬化される。図20は、図18a、18c、および19からのMUF工程後の半導体ダイ324および基板354を示す。封入材424は、基板354上で、および半導体ダイ324と基板354との間のバンプ材料334の周囲で均一に分布する。図21a-21gは、基板またはPCB440上の種々の伝導性トレースレイアウトの上面図を示す。図21aでは、伝導性トレース442は、基板440上に形成された集積バンプパッドまたは相互接続部位444を伴う直線導体である。基板バンプパッド444の側面は、伝導性トレース442と同一線上にあり得る。従来技術では、はんだ位置合わせ開口部SROは、典型的には、リフロー中にバンプ材料を含有するように相互接続部位上に形成される。SROは、相互接続ピッチを増加させ、入出力計数を低減する。対照的に、マスキング層446を基板440の一部分上に作成することができるが、マスキング層は、伝導性トレース442の基板バンプパッド444の周囲には形成されない。つまり、バンプ材料と噛合するように設計されている伝導性トレース442の部分には、リフロー中にバンプを含有するために使用されるマスキング層446のSROが欠けている。半導体ダイ324は、基板440上に配置され、バンプ材料は、基板バンプパッド444と整合させられる。バンプ材料は、バンプ材料をバンプパッドと物理的接触させ、次いで、リフロー温度下でバンプ材料をリフローすることによって、基板バンプパッド444に電気的かつ冶金術的に接続される。別の実施形態では、導電性バンプ材料は、蒸発、電解めっき、無電解めっき、ボールドロップ、またはスクリーン印刷工程を使用して、基板バンプパッド444上に堆積させられる。バンプ材料は、随意的な流束溶液とともに、Al、Sn、Ni、Au、Ag、Pb、Bi、Cu、はんだ、およびそれらの組み合わせとなり得る。例えば、バンプ材料は、共晶Sn/Pb、鉛の含有量が高いはんだ、または無鉛はんだとなり得る。バンプ材料は、好適な取付または接着工程を使用して、基板バンプパッド444に接着される。一実施形態では、バンプ材料は、図21bに示されるように、バンプまたは相互接続448を形成するように、その融点を上回って材料を加熱することによって、リフローされる。いくつかの用途では、バンプ448は、基板バンプパッド444への電気接触を向上させるように、2回リフローされる。より狭い基板バンプパッド444の周囲のバンプ材料は、リフロー中にダイの配置を維持する。高ルーティング密度用途では、伝導性トレース442のエスケープピッチを最小限化することが望ましい。伝導性トレース442間のエスケープピッチは、リフロー格納の目的でマスキング層を排除することによって、すなわち、マスキング層を伴わないバンプ材料をリフローすることによって低減することができる。ダイバンプパッド332または基板バンプパッド444の周囲にSROが形成されないため、伝導性トレース442を、より細かいピッチで形成することができ、すなわち、伝導性トレース442を、ともに密接して、または近くの構造に密接して配置することができる。基板バンプパッド444の周囲にSROがないと、伝導性トレース442の間のピッチは、P=DPLTW/2として求められ、式中、Dはバンプ448の基礎直径であり、PLTはダイ配置公差であり、Wは伝導性トレース442の幅である。一実施形態では、100μmのバンプ基礎直径、10μmのPLT、および30μmのトレース線幅を考慮すると、伝導性トレース442の最小エスケープピッチは、125μmである。マスクがないバンプ形成は、従来技術で見出されるような、隣接する開口部間のマスキング材料の間膜間隔、はんだマスク位置合わせ公差SRT、および最小溶解性SROに対処する必要性を排除する。バンプ材料が、ダイバンプパッド332を基板バンプパッド444に冶金術的かつ電気的に接続するように、マスキング層を伴わずにリフローされると、湿潤および表面張力が、バンプ材料に自己閉じ込めを維持させ、ダイバンプパッド332および基板バンプパッド444と、実質的にバンプパッドの設置面積内にある伝導性トレース442に直接隣接する基板440の部分との間の空間内で保持させる。所望の自己閉じ込め特性を達成するために、伝導性トレース442の周辺領域よりも可湿性であるバンプ材料によって領域を選択的に接触させるように、ダイバンプパッド332または基板バンプパッド444上に配置する前に、バンプ材料を流束溶液に浸漬することができる。溶解バンプ材料は、流束溶液の可湿特性により、実質的にバンプパッドによって画定される領域内に閉じ込められたままである。バンプ材料は、可湿性の低い領域へと流出しない。バンプ材料が領域の可湿性を低くすることを目的としない領域上で、薄い酸化層または他の絶縁層を形成することができる。したがって、ダイバンプパッド332または基板バンプパッド444の周囲ではマスキング層440が必要とされない。図21cは、基板450上に形成される集積長方形バンプパッドまたは相互接続部位454を伴う直線導体として、並列伝導性トレース452の別の実施形態を示す。この場合、基板バンプパッド454は、伝導性トレース452よりも幅広いが、噛合バンプの幅より小さい。基板バンプパッド454の側面は、伝導性トレース452と平行となり得る。マスキング層456は、基板450の一部分上に形成することができる。しかしながら、マスキング層は、伝導性トレース452の基板バンプパッド454の周囲には形成されない。つまり、バンプ材料と噛合するように設計されている伝導性トレース452の部分には、リフロー中にバンプを含有するために使用されるマスキング層456のSROが欠けている。図21dは、最大相互接続密度および容量のために、基板466上に形成されたオフセット集積バンプパッドまたは相互接続部位464を伴う複数列のアレイに配設された、伝導性トレース460および462の別の実施形態を示す。代替伝導性トレース460および462は、バンプパッド464へのルーティングのための肘部を含む。各基板バンプパッド464の側面は、伝導性トレース460および462と同一線上にある。マスキング層468は、基板466の一部分上に形成することができるが、マスキング層468は、伝導性トレース460および462の基板バンプパッド464の周囲には形成されない。つまり、バンプ材料と噛合するように設計されている伝導性トレース460および462の部分には、リフロー中にバンプを含有するために使用されるマスキング層468のSROが欠けている。図21eは、最大相互接続密度および容量のために、基板476上に形成されたオフセット集積バンプパッドまたは相互接続部位474を伴う複数列のアレイに配設された、伝導性トレース470および472の別の実施形態を示す。代替伝導性トレース470および472は、バンプパッド474へのルーティングのための肘部を含む。この場合、基板バンプパッド474は、伝導性トレース470および472よりも幅広いが、噛合相互接続バンプ材料の幅より小さい。マスキング層478は、基板476の一部分上に形成することができるが、マスキング層478は、伝導性トレース470および472の基板バンプパッド474の周囲には形成されない。つまり、バンプ材料と噛合するように設計されている伝導性トレース470および472の部分には、リフロー中にバンプを含有するために使用されるマスキング層478のSROが欠けている。図21fは、最大相互接続密度および容量のために、基板486上に形成されたオフセット集積バンプパッドまたは相互接続部位484を伴う複数列のアレイに配設された、伝導性トレース480および482の別の実施形態を示す。代替伝導性トレース480および482は、バンプパッド484へのルーティングのための肘部を含む。この場合、基板バンプパッド484は、伝導性トレース480および482よりも幅広いが、噛合相互接続バンプ材料の幅より小さい。マスキング層488は、基板486の一部分上に形成することができるが、マスキング層488は、伝導性トレース480および482の基板バンプパッド484の周囲には形成されない。つまり、バンプ材料と噛合するように設計されている伝導性トレース480および482の部分には、リフロー中にバンプを含有するために使用されるマスキング層488のSROが欠けている。相互接続工程の一実施例として、半導体ダイ324は、基板466上に配置され、バンプ材料334は、図21dからの基板バンプパッド464と整合させられる。バンプ材料334は、図13a-13g、14a-14d、15a-15d、16a-16c、および17a-17bについて説明されるように、バンプ材料を押し付けることによって、または、バンプ材料をバンプパッドと物理的接触させ、次いで、リフロー温度下でバンプ材料をリフローすることによって、基板バンプパッド464に電気的かつ冶金術的に接続される。別の実施形態では、導電性バンプ材料は、蒸発、電解めっき、無電解めっき、ボールドロップ、またはスクリーン印刷工程を使用して、基板バンプパッド464上に堆積させられる。バンプ材料は、随意的な流束溶液とともに、Al、Sn、Ni、Au、Ag、Pb、Bi、Cu、はんだ、およびそれらの組み合わせとなり得る。例えば、バンプ材料は、共晶Sn/Pb、鉛の含有量が高いはんだ、または無鉛はんだとなり得る。バンプ材料は、好適な取付または接着工程を使用して、基板バンプパッド464に接着される。一実施形態では、バンプ材料は、図21gに示されるように、バンプまたは相互接続490を形成するように、その融点を上回って材料を加熱することによって、リフローされる。いくつかの用途では、バンプ490は、基板バンプパッド464への電気接触を向上させるように、2回リフローされる。より狭い基板バンプパッド464の周囲のバンプ材料は、リフロー中にダイの配置を維持する。バンプ材料334またはバンプ490はまた、図21a-21gの基板バンプパッド構成上に形成することもできる。高ルーティング密度用途では、伝導性トレース460および462または図21a-21gの他の伝導性トレース構成のエスケープピッチを最小限化することが望ましい。伝導性トレース460および462の間のエスケープピッチは、リフロー格納の目的でマスキング層を排除することによって、すなわち、マスキング層を伴わないバンプ材料をリフローすることによって低減することができる。ダイバンプパッド332または基板バンプパッド464の周囲にSROが形成されないため、伝導性トレース460および462を、より細かいピッチで形成することができ、すなわち、伝導性トレース460および462を、ともに密接して、または近くの構造に密接して配置することができる。基板バンプパッド464の周囲にSROがないと、伝導性トレース460および462の間のピッチは、P=D/2PLTW/2として求められ、式中、Dはバンプ490の基礎直径であり、PLTはダイ配置公差であり、Wは伝導性トレース460および462の幅である。一実施形態では、100μmのバンプ基礎直径、10μmのPLT、および30μmのトレース線幅を考慮すると、伝導性トレース460および462の最小エスケープピッチは、125μmである。マスクがないバンプ形成は、従来技術で見出されるような、隣接する開口部間のマスキング材料の間膜間隔、SRT、および最小溶解性SROに対処する必要性を排除する。バンプ材料が、ダイバンプパッド332を基板バンプパッド464に冶金術的かつ電気的に接続するように、マスキング層を伴わずにリフローされると、湿潤および表面張力が、バンプ材料に自己閉じ込めを維持させ、ダイバンプパッド332および基板バンプパッド464と、実質的にバンプパッドの設置面積内にある伝導性トレース460および462に直接隣接する基板466の部分との間の空間内で保持させる。所望の自己閉じ込め特性を達成するために、伝導性トレース460および462の周辺領域よりも可湿性であるバンプ材料によって領域を選択的に接触させるように、ダイバンプパッド332または基板バンプパッド464上に配置する前に、バンプ材料を流束溶液に浸漬することができる。溶解バンプ材料は、流束溶液の可湿特性により、実質的にバンプパッドによって画定される領域内に閉じ込められたままである。バンプ材料は、可湿性の低い領域へと流出しない。バンプ材料が領域の可湿性を低くすることを目的としない領域上で、薄い酸化層または他の絶縁層を形成することができる。したがって、ダイバンプパッド332または基板バンプパッド464の周囲ではマスキング層468が必要とされない。図22aでは、マスキング層492は、伝導性トレース494および496の一部分上に堆積させられる。しかしながら、マスキング層492は、集積バンプパッド498上には形成されない。その結果として、基板500上の各バンプパッド498にはSROがない。非可湿性マスキングパッチ502は、集積バンプパッド498のアレイ内に介在して、すなわち、隣接するバンプパッドの間で、基板500上に形成される。マスキングパッチ502はまた、ダイバンプパッド498のアレイ内に介在して、半導体ダイ324上に形成することもできる。より一般的に、マスキングパッチは、可湿性の低い領域への流出を防止する任意の配設で、集積バンプパッドにごく接近して形成される。半導体ダイ324は、基板500上に配置され、バンプ材料は、基板バンプパッド498と整合させられる。バンプ材料は、図13a-13g、14a-14d、15a-15d、16a-16c、および17a-17bについて説明されるように、バンプ材料を押し付けることによって、または、バンプ材料をバンプパッドと物理的接触させ、次いで、リフロー温度下でバンプ材料をリフローすることによって、基板バンプパッド498に電気的かつ冶金術的に接続される。別の実施形態では、導電性バンプ材料は、蒸発、電解めっき、無電解めっき、ボールドロップ、またはスクリーン印刷工程を使用して、集積バンプパッド498上に堆積させられる。バンプ材料は、随意的な流束溶液とともに、Al、Sn、Ni、Au、Ag、Pb、Bi、Cu、はんだ、およびそれらの組み合わせとなり得る。例えば、バンプ材料は、共晶Sn/Pb、鉛の含有量が高いはんだ、または無鉛はんだとなり得る。バンプ材料は、好適な取付または接着工程を使用して、集積バンプパッド498に接着される。一実施形態では、バンプ材料は、球状ボールまたはバンプ504を形成するように、その融点を上回って材料を加熱することによって、リフローされる。いくつかの用途では、バンプ504は、集積バンプパッド498への電気接触を向上させるように、2回リフローされる。バンプはまた、集積バンプパッド498に圧縮接着することもできる。バンプ504は、集積バンプパッド498上に形成することができる、1種類の相互接続構造を表す。相互接続構造は、スタッドバンプ、マイクロバンプ、または他の電気的相互接続を使用することができる。高ルーティング密度用途では、エスケープピッチを最小限化することが望ましい。伝導性トレース494および496の間のピッチを低減するために、バンプ材料は、集積バンプパッド498の周囲にマスキング層を伴わずにリフローされる。伝導性トレース494および496の間のエスケープピッチは、リフロー格納の目的でマスキング層を排除することによって、すなわち、マスキング層を伴わないバンプ材料をリフローすることによって低減することができる。マスキング層492は、集積バンプパッド498から離れて、伝導性トレース494および496ならびに基板500の一部分上に形成することができるが、マスキング層492は、集積バンプパッド498の周囲には形成されない。つまり、バンプ材料と噛合するように設計されている伝導性トレース494および496の部分には、リフロー中にバンプを含有するために使用されるマスキング層492のSROが欠けている。加えて、マスキングパッチ502が、集積バンプパッド498のアレイ内に介在して基板500上に形成される。マスキングパッチ502は、非可湿性材料である。マスキングパッチ502は、マスキング層492と同じ材料であり、同じ処理ステップ中に塗布することができるか、または異なる処理ステップ中に異なる材料となり得る。マスキングパッチ502は、集積バンプパッド498のアレイ内のトレースまたはパッドの部分の選択的酸化、めっき、または他の処理によって形成することができる。マスキングパッチ502は、集積バンプパッド498にバンプ材料流動を閉じ込め、隣接構造への伝導性バンプ材料の浸出を防止する。バンプ材料が、集積バンプパッド498のアレイ内に介在して配置されたマスキングパッチ502とともにリフローされると、湿潤および表面張力が、ダイバンプパッド332および集積バンプパッド498と、実質的に集積バンプパッド498の設置面積内にある伝導性トレース494および496に直接隣接する基板500の部分との間の空間内で、バンプ材料を閉じ込めさせ、保持させる。所望の自己閉じ込め特性を達成するために、伝導性トレース494および496の周辺領域よりも可湿性であるバンプ材料によって領域を選択的に接触させるように、ダイバンプパッド332または集積バンプパッド498上に配置する前に、バンプ材料を流束溶液に浸漬することができる。溶解バンプ材料は、流束溶液の可湿特性により、実質的にバンプパッドによって画定される領域内に閉じ込められたままである。バンプ材料は、可湿性の低い領域へと流出しない。バンプ材料が領域の可湿性を低くすることを目的としない領域上で、薄い酸化層または他の絶縁層を形成することができる。したがって、ダイバンプパッド332または集積バンプパッド498の周囲ではマスキング層492が必要とされない。ダイバンプパッド332または集積バンプパッド498の周囲にSROが形成されないため、伝導性トレース494および496を、より細かいピッチで形成することができ、すなわち、接触し、電気的短絡を形成することなく、伝導性トレースを隣接構造に密接して配置することができる。はんだ位置合わせ設計規則を仮定すると、伝導性トレース494および496の間のピッチは、P=1.1DW/2として求められ、式中、Dはバンプ504の基礎直径であり、Wは伝導性トレース494および496の幅である。一実施形態では、100μmのバンプ基礎直径、および20μmのトレース線幅を考慮すると、伝導性トレース494および496の最小エスケープピッチは、65μmである。バンプ形成は、従来技術で見出されるような、隣接する開口部間のマスキング材料の間膜間隔、および最小溶解性SROに対処する必要性を排除する。図23は、ダイ取付接着剤510を使用して半導体ダイ508上に積み重ねられた、半導体ダイ506を伴うパッケージオンパッケージPoP505を示す。半導体ダイ506および508はそれぞれ、ダイ内に形成され、ダイの電気的設計および機能に従って電気的に相互接続される、能動素子、受動素子、伝導層、および誘電層として実装される、アナログまたはデジタル回路を含有する、能動表面を有する。例えば、回路は、DSP、ASIC、メモリ、または他の信号処理回路等のアナログ回路またはデジタル回路を実装するように、1つ以上のトランジスタ、ダイオード、および能動表面内に形成される他の回路要素を含むことができる。半導体ダイ506および508はまた、RF信号処理のために、インダクタ、コンデンサ、および抵抗器等の集積受動素子IPDを含有することもできる。半導体ダイ506は、図13a-13g、14a-14d、15a-15d、16a-16c、および17a-17bからの実施形態のうちのいずれかを使用して、接触パッド518上に形成されたバンプ材料516を使用して基板514上に形成された伝導性トレース512に載置される。接触パッド518および伝導性トレース512は、図5-11のダイパッドレイアウトの中の信号パッド、電力パッド、または接地パッドに対応することができる。半導体ダイ508は、ボンドワイヤ522を使用して、基板514上に形成された接触パッド520に電気的に接続される。ボンドワイヤ522の反対の端は、半導体ダイ506上の接触パッド524に接着される。マスキング層526は、基板514上に形成され、半導体ダイ506の設置面積を越えて開放される。マスキング層526が、リフロー中にバンプ材料516を伝導性トレース512に閉じ込めない一方で、開放マスクは、MUF中に封入材528が接触パッド520またはボンドワイヤ522に移動することを防止するようにダムとして動作することができる。封入材528は、図18a-18cと同様に、半導体ダイ508と基板514との間に配置される。マスキング層526は、欠陥を引き起こし得るので、MUF封入材528が接触パッド520およびボンドワイヤ522に到達することを阻止する。マスキング層526は、封入材528が接触パッド520上に漏出する危険性を伴わずに、より大型の半導体ダイが所与の基板上に配置されることを可能にする。本発明の1つ以上の実施形態を詳細に例証してきたが、当業者であれば、以下の請求項で規定されるような本発明の範囲から逸脱することなく、これらの実施形態の修正および適合が行われてもよいことを認識するであろう。