"可変の駆動周波数を有するパルスからなる制御信号を出力する制御手段と、前記制御信号によりスイッチングされて駆動信号を出力するスイッチング手段と、所定の共振周波数を有し、前記駆動信号により駆動されて高圧の出力電圧を出力する圧電トランスと、前記圧電トランスの出力側に接続される負荷の電流を検出して電流検出結果を出力する電流検出手段と、前記制御手段における前記駆動周波数の周波数下限値を設定する下限値設定手段と、を備え、前記制御手段は、前記電流検出結果に応じて前記周波数下限値を可変することを特徴とする高圧電源装置。前記制御手段は、分周比値を入力し、前記分周比値に基づきクロック信号を分周する分周手段と、前記分周比値を設定して前記分周手段に与える分周比値設定手段と、前記分周比値設定手段における前記分周比値の分周比上限値を設定する上限値設定手段と、を有し、前記上限値設定手段における前記分周比上限値を、前記電流検出結果に応じて可変し、前記分周比上限値以下の範囲にて前記分周比値を可変制御することを特徴とする請求項1記載の高圧電源装置。前記制御手段は、前記圧電トランスの前記出力電圧が一定となるように定電圧制御することを特徴とする請求項1記載の高圧電源装置。前記下限値設定手段により設定される前記周波数下限値は、前記負荷での前記共振周波数以上の値となることを特徴とする請求項1記載の高圧電源装置。前記電流検出手段は、前記負荷の電流を電圧に変換してデジタル値の前記電流検出結果を出力することを特徴とする請求項1記載の高圧電源装置。前記電流検出手段は、負荷動作条件に対応した負荷電流値を前記電流検出結果として記憶手段に保持することを特徴とする請求項1記載の高圧電源装置。前記制御手段は、前記電流検出結果が閾値未満の場合は、前記下限値設定手段における前記周波数下限値を所定の固定値に設定することを特徴とする請求項1記載の高圧電源装置。前記制御手段は、前記電流検出結果が無負荷時の検出結果の時には、直ちに、前記駆動周波数を無負荷条件での前記共振周波数以上にすることを特徴とする請求項1記載の高圧電源装置。前記分周手段は、入力された前記分周比値を2値化して前記クロック信号を分周することを特徴とする請求項2記載の高圧電源装置。前記制御手段は、前記分周手段に入力する前記分周比値を補正する補正値を設定する補正手段を有し、前記駆動周波数の周波数設定値に対して前記補正値を加減算することにより、前記圧電トランスのばらつきを補正することを特徴とする請求項2記載の高圧電源装置。高圧の出力電圧を出力する高圧電源装置を備え、前記出力電圧により駆動されて記録媒体に画像を形成する画像形成装置であって、前記高圧電源装置は、可変の駆動周波数を有するパルスからなる制御信号を出力する制御手段と、前記制御信号によりスイッチングされて駆動信号を出力するスイッチング手段と、所定の共振周波数を有し、前記駆動信号により駆動されて高圧の出力電圧を出力する圧電トランスと、前記圧電トランスの出力側に接続される負荷の電流を検出して電流検出結果を出力する電流検出手段と、前記制御手段における前記駆動周波数の周波数下限値を設定する下限値設定手段と、を備え、前記制御手段は、前記電流検出結果に応じて前記周波数下限値を可変することを特徴とする画像形成装置。しかしながら、従来の高圧電源装置では、負荷短絡等の重負荷時には、誤差増幅器の出力信号が制御領域か否かでその出力信号を反転させていたが、その出力信号の反転期間において高圧電源装置の出力電圧を制御できないという課題があった。本発明の高圧電源装置は、可変の駆動周波数を有するパルスからなる制御信号を出力する制御手段と、前記制御信号によりスイッチングされて駆動信号を出力するスイッチング手段と、所定の共振周波数を有し、前記駆動信号により駆動されて高圧の出力電圧を出力する圧電トランスと、前記圧電トランスの出力側に接続される負荷の電流を検出して電流検出結果を出力する電流検出手段と、前記制御手段における前記駆動周波数の周波数下限値を設定する下限値設定手段と、を備えている。そして、前記制御手段は、前記電流検出結果に応じて前記周波数下限値を可変することを特徴とする。本発明の画像形成装置は、前記高圧電源装置を備え、前記出力電圧により駆動されて記録媒体に画像を形成することを特徴とする。本発明の高圧電源装置及び画像形成装置によれば、電流検出手段により負荷電流を検出し、この電流検出結果に応じて制御信号の周波数範囲を可変としたので、負荷電流による制御領域が可変となり、Q値が変化してしまう重負荷でも、圧電トランスを有する高圧電源装置を安定して制御できる。更に、負荷が急激に変動しても、制御信号の周波数範囲が直ちに変更されるので、常に圧電トランスの共振周波数以上の領域で目標電圧に制御され、必要な電流が取り出せる範囲では、圧電トランスの周波数特性が変化しても必要な出力電圧が得られる。その上、負荷開放等の異常時にも、高電圧の発生もなく、直ちに目標電圧に制御できる。本発明を実施するための形態は、以下の好ましい実施例の説明を添付図面と照らし合わせて読むと、明らかになるであろう。但し、図面はもっぱら解説のためのものであって、本発明の範囲を限定するものではない。画像形成装置の構成図3は、本発明の実施例1における高圧電源装置を用いた画像形成装置を示す構成図である。この画像形成装置1は、例えば,電子写真式のカラー画像形成装置であり、ブラック現像器2K、イエロー現像器2Y、マゼンタ現像器2M、シアン現像器2Cが着脱可能に挿着されている。各現像器2K,2Y,2M,2Cは、各色の感光体ドラム32K,32Y,32M,32Cにそれぞれ接した各色の帯電ローラ36K,36Y,36M,36Cによってそれぞれ一様に帯電される。帯電された各色の感光体ドラム32K,32Y,32M,32Cは、ブラック発光素子以下LEDという。ヘッド3K、イエローLEDヘッド3Y、マゼンタLEDヘッド3M、シアンLEDヘッド3Cの発光によってそれぞれ潜像を形成される。各現像器2K,2Y,2M,2C内の各色の供給ローラ33K,33Y,33M,33Cが、各現像ローラ34K,34Y,34M,34Cにトナーを供給し、各色の現像ブレード35K,35Y,35M,35Cにより、各現像ローラ34K,34Y,34M,34C表面に一様にトナー層が形成され、各感光体ドラム32K,32Y,32M,32C上にトナー像が現像される。各色の現像器2k,2Y,2M,2C内の各クリーニングブレード37K,37Y,37M,37Cは、転写後の残トナーをクリーニングする。ブラックトナーカートリッジ4K、イエロートナーカートリッジ4Y、マゼンタトナーカートリッジ4M、及びシアントナーカートリッジ4Cは、各現像器2K,2Y,2M,2Cに着脱可能に取り付けられ、内部のトナーを各現像器2K,2Y,2M,2Cに供給可能な構造になっている。ブラック転写ローラ5K、イエロー転写ローラ5Y、マゼンタ転写ローラ5M、及びシアン転写ローラ5Cは、転写ベルト8の裏面から転写ニップにバイアスが印加可能に配置されている。転写ベルト駆動ローラ6、及び転写ベルト従動ローラ7は、転写ベルト8を張架しローラの駆動によって記録媒体例えば、用紙15を搬送可能な構造になっている。転写ベルトクリーニングブレード11は、転写ベルト8上のトナーを掻き落とせるようになっていて、掻き落とされたトナーが転写ベルトクリーナ容器12に収容される。用紙カセット13は、画像形成装置1に着脱可能に取り付けられ、用紙15が積載される。ホッピングローラ14は、用紙15を用紙カセット13から搬送する。レジストローラ16及び17は、用紙15を転写ベルト8に所定のタイミングで搬送する。定着器18は、用紙15のトナー像を熱と加圧によって定着する。用紙ガイド19は、用紙15を排紙トレー20にフェースダウンで排出する。レジストローラ16,17の下流側には、接触又は非接触にて用紙15の通過を検出する用紙検出センサ40が設けられている。図4は、図3の画像形成装置1における制御回路の構成を示すブロック図である。この制御回路は、ホストインタフェース部50を有し、このホストインタフェース部50がコマンド/画像処理部51に対してデータを送受信する。コマンド画像処理部51は、LEDヘッドインタフェース部52に対して画像データを出力する。LEDヘッドインタフェース部52は、プリンタエンジン制御部53によってヘッド駆動パルス等が制御され、LEDヘッド3K,3Y,3M,3Cを発光させる。プリンタエンジン制御部53は、コマンド/画像処理部51、及び用紙検出センサ40等の出力信号に基づき、制御手段例えば、高圧制御部60に対して帯電バイアス、現像バイアス、転写バイアス等の制御値を送る。高圧制御部60は、帯電バイアス発生部61と、現像供給バイアス発生部62と、転写バイアス発生部63とに信号を送る。帯電バイアス発生部61、及び現像供給バイアス発生部62は、ブラック現像器2K、イエロー現像器2Y、マゼンタ現像器2M、及びシアン現像器2Cの各帯電ローラ36K,36Y,36M,36C及び各現像ローラ34K,34Y,34M,34Cに対してバイアスを印加する。例えば、高圧制御部60及び帯電バイアス発生部61により、本発明の実施例1の高圧電源装置が構成されている。転写バイアス発生部63は、ブラック転写ローラ5K,イエロー転写ローラ5Y、マゼンタ転写ローラ5M、及びシアン転写ローラ5Cに対してバイアスを印加する。用紙検出センサ40は、転写バイアス発生部63からの転写バイアスの発生タイミングを調整するために用いられる。プリンタエンジン制御部53は、ホッピングモータ54、レジストモータ55、ベルトモータ56、定着器ヒータモータ57、及び各色のドラムモータ58K,58Y,58M,58Cを所定のタイミングで駆動する。定着器ヒータ59は、サーミスタ65の検出値に応じてプリンタエンジン制御部53によって温度制御される。高圧電源装置の構成図1は、本発明の実施例1における高圧電源装置の概略の構成を示すブロック図である。この高圧電源装置70は、図4中の高圧制御部60及び帯電バイアス発生部61により構成され、プリンタエンジン制御部53の出力ポートOUT1から供給される制御信号であるオン信号ONと、出力ポートOUT2から供給される帯電バイアスの目標電圧値を表す8ビットbitのデータDATAと、出力ポートOUT3から供給される制御信号であるリセット信号RESETとを入力し、高圧の直流以下DCという。出力電圧S75を生成して、4チャンネルch分の帯電手段に相当する負荷ZL79へ供給する装置である。高圧電源装置70は、一定周波数例えば、50MHzの基準のクロック信号以下単にクロックという。CLKを発生する発振器71を有し、この出力側に制御手段としての高圧制御部60が接続されている。高圧制御部60は、プリンタエンジン制御部53から供給される制御信号例えば、オン信号ON、及びリセット信号RESETに基づき、発振器71から供給されるクロックCLKを分周してパルスからなる制御信号としての制御パルスS60を出力する回路である。高圧制御部60は、クロックCLKを入力する入力ポートCLK_IN、オン信号ONを入力する入力ポートIN11、8bitのデータDATAを入力する入力ポートIN12、リセット信号RESETを入力する入力ポートIN13、出力電流検出結果例えば、出力電流検出信号S76を入力して内部のアナログ/デジタルコンバータ以下ADCという。に与える入力ポートIN14、出力電圧検出結果例えば、出力電圧検出信号S77を入力して内部のADCに与える入力ポートIN15、及び制御パルスS60を出力する出力ポートOUT11を有している。入力されるオン信号ONにより、出力ポートOUT11から出力される制御パルスS60のオン/オフが制御される。入力されるリセット信号RESETにより、出力ポートOUT11に対する出力設定が初期化される。この高圧制御部60は、例えば、特定の用途向けに複数機能の回路を1つにまとめた集積回路であるエーシックApplicationSpecificIntegratedCircuit、以下ASICという。、中央処理装置以下CPUという。を内蔵したマイクロプロセッサ、あるいは、ユーザが独自の論理回路を書き込むことができるゲートアレイの一種であるフィールドプログラマブルゲートアレイFieldProgrammableGateArray、以下FPGAという。等により構成されている。なお、図1では、高圧制御部60は、高圧電源装置70内に設けられているが、高圧電源装置70の外部に設けても良い。高圧制御部60の出力ポートOUT11と、DC24Vを出力する各チャンネルch共通のDC電源72とには、スイッチング手段例えば、圧電トランス駆動回路73が接続されている。圧電トランス駆動回路73は、スイッチング素子を用いて駆動信号例えば、駆動パルスS73を出力する回路であり、この出力側に圧電トランス74が接続されている。圧電トランス74は、セラミック等の圧電振動子の共振現象を利用して駆動パルスS73の昇圧を行い、高圧の交流以下ACという。出力電圧S74を出力するトランスであり、この出力側に整流手段例えば、整流回路75が接続されている。整流回路75は、圧電トランス74から出力された高圧のAC出力電圧S74を高圧のDC出力電圧S75に変換して負荷79へ供給する回路である。圧電トランス74の出力側には、電流検出手段76が接続されている。電流検出手段76は、圧電トランス74の出力電流Iを電圧Vに変換してその出力電流を検出し、出力電流検出信号S76を高圧制御部60の入力ポートIN14へ出力する回路である。又、整流回路75の出力側には、出力電圧検出手段例えば、出力電圧変換手段77が接続されている。出力電圧変換手段77は、整流回路75から出力される高圧のDC出力電圧S75を低圧の出力電圧検出信号S77に変換し、高圧制御部60の入力ポートIN15へ出力する回路である。図2は、図1の高圧電源装置70における詳細な構成例を示す回路図である。発振器71は、3.3VのDC電源71aから供給されるDC3.3Vにより動作して発振周波数50MHzのクロックCLKを発生する回路であり、DC3.3Vが印加される電源端子VDD、DC3.3Vが印加される出力イネーブル端子OE、クロックCLKを出力するクロック出力端子CLK_OUT、及びグランド端子GNDを有している。クロック出力端子CLK_OUTは、抵抗71bを介して、高圧制御部60の入力ポートCLK_INに接続されている。クロックCLKに同期して動作する高圧制御部60において、制御パルスS60を出力する出力ポートOUT11には、帯電高圧回路61a内の圧電トランス駆動回路74が接続され、この圧電トランス駆動回路74に24VのDC電源72が接続されている。DC電源72は、例えば、図示しない低圧電源装置から商用電源であるAC100Vを変圧整流することにより供給されるDC24Vの電源である。圧電トランス駆動回路73は、制御パルスS60が入力される入力抵抗73aを有し、この入力抵抗73aに、短絡防止用の抵抗73bと、スイッチング素子であるパワートランジスタ例えば、NチャンネルパワーMOSFET、以下NMOSという。73cのゲートと、が接続されている。抵抗73bの両端には、NMOS73cのゲートソースが接続されている。NMOS73cのドレインは、インダクタコイル73dを介して24VのDC電源72に接続されている。NMOS73cのドレインソース間には、コンデンサ73eが並列に接続され、このコンデンサ73e及びインダクタ73dにより共振回路が構成されている。入力抵抗73aを介してNMOS73cのゲートに、高圧制御部60からの制御パルスS60が入力されると、NMOS73cによりDC24Vがスイッチングされ、これが共振回路により共振されてピークがAC100V程度の正弦半波の駆動パルスS73が出力される。共振回路の出力側には、圧電トランス74の1次側の入力端子74aが接続され、この2次側の出力端子74bから、NMOS73cのスイッチング周波数に応じて0~3KVの高圧のAC出力電圧S74が出力される構成になっている。2次側の出力端子74bの出力電圧特性は、周波数及び帯電手段の負荷79=シアン用負荷79C、マゼンタ用負荷79M、イエロー用負荷79Y、及びブラック用負荷79Kによって異なり、NMOS73cのスイッチング周波数と負荷79の組み合わせにより、昇圧比が決定される。圧電トランス74から出力されるAC出力電圧S74の制御は、高い周波数で圧電トランス74を駆動し、駆動周波数を下げていくことにより、AC出力電圧S74を上昇させ、目標のAC出力電圧S74を得るような制御が行われる。圧電トランス74の出力端子74bには、AC/DC変換用の整流回路75が接続されている。整流回路75は、圧電トランス74の出力端子74bから出力された高圧のAC出力電圧S74を高圧のDC出力電圧S75に変換して出力する回路であり、ダイオード75a,75b及びコンデンサ75cにより構成されている。整流回路75の出力側には、各抵抗78-1,78-2,78-3,78-4を介して、各帯電手段の負荷79=シアン用負荷79C、マゼンタ用負荷79M、イエロー用負荷79Y、及びブラック用負荷79K側の各色の帯電ローラ軸がそれぞれ接続されている。圧電トランス74の出力側には、電流検出手段76が接続されている。電流検出手段76は、3.3VのDC電源76aから供給されるDC3.3Vが入力端子に入力される演算増幅器以下オペアンプという。76bを有している。オペアンプ76bの-入力端子は、整流回路75内のダイオード75aのカソードに接続されている。オペアンプ76bの-入力端子と出力端子との間には、例えば13kΩの抵抗76cが接続され、負荷79C,79M,79Y,79Kに流れる電流Iが、3.3~0.0Vの電圧Vに変換される。オペアンプ76bの出力端子には、この出力電圧を平滑化するための抵抗76d及びコンデンサ77eからなるフィルタが接続されている。このフィルタから出力電流検出信号S76が出力され、高圧制御部60の入力ポートIN14に入力される。高圧制御部60の入力ポートIN14に接続された内部のADCにより、出力電流検出信号S76がアナログ/デジタル変換以下AD変換という。され、負荷79C,79M,79Y,79Kに流れる電流値255~0μAが00~FFhexに変換される。又、整流回路75の出力側には、出力電圧変換手段77が接続されている。出力電圧変換手段77は、整流回路75の高圧のDC出力電圧S75を分圧して低電圧に変換する分圧抵抗77a,77bと、その低電圧を平滑化する抵抗77d及びコンデンサ77eからなるフィルタと、オペアンプ77fからなるボルテージフォロア回路と、により構成されている。例えば、分圧抵抗77aの抵抗値は200MΩ、分圧抵抗77bの抵抗値は274kΩである。分圧抵抗77a,77bの接続点と、グランドGNDとの間には、逆方向のクランプダイオード77cが接続されている。クランプダイオード77cは、高圧の出力電圧が-2400Vを超えた場合に、オペアンプ77fに負電圧が入力されないようにするために設けられている。オペアンプ77fの出力端子から、出力電圧検出信号S77が出力され、高圧制御部60の入力ポートIN15に入力される。高圧制御部60の入力ポートIN15に接続された内部のADCにより、出力電圧検出信号S77がA/D変換され、出力電圧-2400V~0Vが000~FFFhexに変換される。なお、分圧抵抗77bの端部は、オペアンプ76bの-入力端子に接続され、出力電圧変換手段77に流れる電流がキャンセルされるようになっている。高圧電源装置内の高圧制御部の構成図5は、図2中の高圧制御部60を示す構成図である。高圧制御部60は、例えば、ASICにより構成されており、論理記述言語等により記述されてASIC化されている。これに入力されるクロックCLK及びリセット信号RESETのうち、クロックCLKは同期回路を構成する後述する各回路ブロックに供給され、リセット信号RESETは初期化のために各回路ブロックに供給される。高圧制御部60は、入力ポートIN15に接続された12bitADC80を有している。12bitADC80は、入力ポートIN15から入力された出力電圧検出信号S770~3.3Vを12bitのデジタル値に変換し、インバータ81に与える回路である。インバータ81は、12bit入力、12bit出力の論理反転素子であり、データの1と0を反転させ、演算器82-2へ与える。演算器82-2は、入力ポートIN12から入力されるデータDATAで表される目標電圧に相当する目標値8bitを、インバータ81の出力値12bitから除算し、5bitの除算結果をテーブルレジスタ83-1へ与える。テーブルレジスタ83-1は、入力される5bitの除算結果に応じた値を、内部メモリを参照して8bit値として乗算器84へ出力するものである。乗算器84の入力側には、他のテーブルレジスタ83-2が接続されている。テーブルレジスタ83-2は、周波数設定値を保持する19bitレジスタ101に記憶された19bit値=bitl8~bit0において上位8bitのうちの下位6bit=bit16~bit11が入力され、その6bit値に応じた値を内部メモリを参照して8bit値として乗算器84へ出力するものである。乗算器84は、テーブルレジスタ83-1から入力される8bit値とテーブルレジスタ83-2から入力される8bit値とを乗算し、その乗算結果を16bit値として分周比値設定手段例えば、演算器82-1へ出力するものである。演算器82-1には、タイマ86の入力側が接続されている。タイマ86は、周期値レジスタ85に記憶された値70001B58hexを参照し、内部13bitカウント値を1B58,1B57,1B56,,0003,0002,0001,0000と減算し、値が0000となると初期値の1B58hexをロードする減算カウンタを有し、そのカウント値にてクロックCLKをカウントし、140μsec周期のパルスを出力するものである。出力されたパルスは、演算器82-1、12bitADC80、及び8bitADC89に入力され、演算、AD変換開始のトリガ信号となる。演算器82-1は、比較器88からの入力値3bitに応じて以下のような演算を行い、分周比値を2値化する2値化パルス出力生成部100内の19bitレジスタ101の値を更新する。比較器88の出力値000b:乗算器84の出力値16bitを加算比較器88の出力値001b:1を加算比較器88の出力値010b:値を更新しない比較器88の出力値011b:1を減算比較器88の出力値100b:乗算器84の出力値16bitを減算又、リセット信号RESETの入力時は、下限値設定手段例えば、カウンタ下限値テーブル87の値9bitを上位9bit、下位10bitを000hexとして19bitレジスタ101を初期化する。更に、演算器82-1は、前記加減算での更新時に、カウンタ下限値テーブル87の出力値9bit、及び上限値設定手段例えば、カウンタ上限値テーブル91の出力値19bitと以下の比較を行う。演算結果19bit<上位:カウンタ下限値9bit下位10bit:000hexの場合に、19bitレジスタ101の更新値を上位:カウンタ下限値9bit下位10bit:000hexとする。演算結果19bit>カウンタ上限値テーブル91の19bitの場合に、19bitレジスタ101の更新値を、カウンタ上限値テーブル91の値19bitとする。8bitADC89は、入力される出力電流検出信号S76の電圧値0~3.3Vを、FF~00hexの値8bitに変換し、インバータ90へ出力する。インバータ90は、8bitADC89の出力値8bitを反転し、カウンタ上限値テーブル91へ出力する。入力ポートIN12に接続された比較器88は、入力されるデータDATAで表される目標値8bitと、12bitADC80の出力値がインバータ81で反転された上位10bitの入力値とを比較して、以下の値3bitを出力し、演算器82-1へ送る。目標値8bit-1の下位2bit値00bを加えた10bit値≧インバータ81の出力値上位10bitの場合に000bを、目標値8bitの下位2bit値00bを加えた10bit値>インバータ81の出力値上位10bit>目標値8bit-1の下位2bit値00bを加えた10bit値の場合に001bを、目標値8bitの下位2bit値00bを加えた10bit値=インバータ81の出力値上位10bitの場合に010bを、目標値8bit1の下位2bit値00bを加えた10bit値≧インバータ81の出力値上位10bit>目標値8bitの下位2bit値00bを加えた10bit値の場合に011bを、インバータ81の出力値上位10bit≧目標値8bit1の下位2bit値00bを加えたl0bit値の場合に100bを、出力する。又、比較器88は、入力ポートIN11から入力されたオン信号ONが論理Lの場合に、出力値3bitを100bとして出力し、演算器82-1へ送る。カウンタ上限値テーブル91は、8bitADC89の出力値8bitがインバータ90で反転された8bit値を入力し、19bit値の周波数下限値を示す値を演算器82-1へ出力する。2値化パルス出力生成部100内の19bitレジスタ101は、演算器82-1により値を更新され、周波数設定値を保持する19bitのレジスタである。19bitレジスタ101において、上位9bitが分周比の整数値を示し、下位10bitが値/1024に相当する小数値を示す。19bitレジスタ101の19bit値は、下位10bitを誤差保持レジスタ105へ出力し、上位9bit値を分周セレクタ103及び1加算器1102へ出力する。誤差保持レジスタ105は、19bitレジスタ101の下位10bit値を入力し、分周手段例えば、分周器104から出力されるパルスの立ち上がりエッジ毎に、その下位10bit値と、誤差保持レジスタ保持値の10bit値とを加算し、誤差保持レジスタ保持値を更新する。又、誤差保持レジスタ105は、前記加算時にオーバフローが発生した場合には、分周セレクタ103に論理Hを出力し、そうでない場合には、分周セレクタ103にLを出力する。1加算器1102は、19bitレジスタ101から入力された9bit値に、1加算した9bit値を分周セレクタ103へ出力する。分周セレクタ103は、19bitレジスタ101の上位9bit値と、1加算器1102の9bit値とを入力し、誤差保持レジスタ105から入力される選択信号SelectがHの場合には、1加算器1102から入力した9bit値を分周器104へ出力し、選択信号SelectがLの場合には、19bitレジスタ101から入力された9bit値を分周器104へ出力する。分周器104は、分周セレクタ103から入力された9bit値をカウントし、9bit値×20nsec周期但し、20nsecはクロックCLKの周期でオンデューティ30の制御パルスS60を出力セレクタ106へ出力する。30値は、9bit出力値の1/4値、1/32値、1/64値の和、即ち、分周セレクタ103の出力値9bitをそれぞれ右シフト2bit、右シフト5bit、右シフト6bitした値による。出力セレクタ106は、オン信号ONを選択信号Selectとして入力し、選択信号SelectがHの場合は、分周器104から入力された制御パルスS60をそのまま出力ポートOUT11へ出力し、選択信号SelectがLの場合は、グランドGND電位の0を出力ポートOUT11へ出力する構成になっている。画像形成装置の全体の動作図3及び図4において、画像形成装置1は、図示しない外部機器からホストインタフェース部50を介してPDLPageDescriptionLanguage、ページ記述言語等で記述された印刷データが入力されると、この印刷データは、コマンド/画像処理部51によってビットマップデータ画像データに変換され、LEDヘッドインタフェース部52及びプリンタエンジン制御部53へ送られる。プリンタエンジン制御部53により、サーミスタ65の検知値に応じて定着器18内のヒータ59が制御され、定着器18内の熱定着ローラが所定の温度になり、印字動作が開始される。この際、帯電バイアス発生部61を構成する高圧電源装置70から出力された高圧のDC帯電バイアスである高圧のDC出力電圧S75と、現像供給バイアス発生部62から出力された高圧のDC現像バイアスとが、各色の現像器2K,2Y,2M,2Cに印加される。更に、転写バイアス発生部63から出力された高圧のDC転写バイアスが、各色の転写ローラ5K,5Y,5M,5Cに印加される。給紙カセット13にセットされた用紙15は、ホッピングローラ14で給紙される。以降説明する画像形成動作に同期したタイミングで、レジストローラ16,17によって用紙15が転写ベルト8上に搬送される。各色の現像器2K,2Y,2M,2Cにおいて、電子写真プロセスにより、各感光体ドラム32K,32Y,32M,32Cにトナー像が形成される。この時、前記ビットマップデータに応じて各LEDヘッド3K,3M、3Y,3Cが点灯される。各色の現像器2K,2Y,2M,2Cによって現像されたトナー像は、各転写ローラ5K,5Y,5M,5Cに印加された高電圧のDC転写バイアスにより、転写ベルト8上を搬送される用紙15に転写される。用紙15に4色のトナー像が転写された後、定着器18によって定着されて排紙される。高圧電源装置の動作図6は、図1中の高圧制御部60から出力される制御パルスS60と圧電トランス駆動回路73から出力される駆動パルスS73とを示す波形図、図7は、図5中のテーブルレジスタ83-1の入出力値を示す図、図8は、図5中のテーブルレジスタ83-2の入出力値を示す図、図9-1、図9-2は、図5中のカウンタ上限値テーブル91の入出力値を示す図、図10-1、図10-2は、図5中のカウンタ上限値テーブル91の電流値とリミット周波数値の関係を示す図、図11は、図2の高圧電源装置70における無負荷、20MΩ負荷、10MΩ負荷及び5MΩ負荷での駆動周波数とDC出力電圧S75を示す図、図12は、図11のDC出力電圧S75に対応した電流値を示す図である。図13は、図5中のDC出力電圧S75に対する12bitADC80に入力される出力電圧検出信号S77、12bitADC80の検出値、演算器82-2の入力値10bit、比較器88の入力値10bit、データDATAにより表される対応目標値8bitの関係を示す図、更に、図14は、図11に対応するグラフである。これらの図6~図14を参照しつつ、本実施例1の高圧電源装置70における動作を説明する。先ず、図1の高圧電源装置70における概略の動作を説明する。本実施例1においては、帯電バイアス発生部61に相当する4出力の高圧電源装置70について説明する。4出力は同一帯電バイアス即ち、高圧のDC出力電圧S75を4分配するものである。帯電バイアス即ち、高圧のDC出力電圧S75は、例えば、-800~-1200Vの範囲に制御され、その負荷79である各現像器2K,2Y,2M,2Cは1出力当たり0~60μAである。各現像器2K,2Y,2M,2Cは、任意に1~4個装着セット可能となっており、黒単色モードでは、カラーの現像器2Y,2M,2Cの装着なしで印字動作が可能である。よって、帯電バイアス負荷79は、定格負荷でも30~120μAの幅を持ち、要求される出力レンジは、0~240μAとなる。プリンタエンジン制御部53は、ドラムモータ58K,58Y,58M,58Cにより感光体ドラム32K,32Y,32M,32Cが回転駆動されると同時に、帯電バイアス印加の制御を開始し、感光体ドラム32K,32Y,32M,32Cの回転を停止するまで、帯電バイアス印加の制御を維持する。プリンタエンジン制御部53は、帯電バイアス印加に当たって、高圧制御部60へLのリセット信号RESETを出力し、高圧制御部60内の諸々の設定をリセットする。次に、プリンタエンジン制御部53は、高圧のDC出力電圧S75の目標電圧値に相当する8bit値のデータDATAを高圧制御部60へ出力する。DC出力電圧S75とデータDATAとの関係は、図13のDC出力電圧S75と対応目標値8bitで示される値であり、DC出力電圧S75の-800~-1200Vに対してデータDATAの8bit値55~80hexとなる。プリンタエンジン制御部53は、目標電圧値のデータDATAを高圧制御部60へ出力した後、帯電バイアスを印加する所定のタイミングで、高圧制御部60へ出力するオン信号ONをLからHとする。高圧制御部60は、入力されたオン信号ONがHになると、直ちに、可変の駆動周波数の制御パルスS60を、出力ポートOUT11から圧電トランス駆動回路73へ出力する。圧電トランス駆動回路73は、DC電源72から供給されるDC24Vをスイッチングして、ピーク値100V程度の半波正弦波の駆動パルスS73を、圧電トランス74の1次側の入力端子に印加する。図6に、可変の駆動周波数の制御パルスS60と、駆動パルスS73の波形図が示されている。圧電トランス74は、駆動パルスS73が入力されると、その駆動パルスS73を昇圧して、駆動周波数に応じた高圧のAC出力電圧S74を、2次側の出力端子から整流回路75へ出力する。整流回路75は、ダイオードとコンデンサにより、入力された高圧のAC出力電圧S74を整流して負極性の高圧のDC出力電圧S75を、負荷79へ出力する。電流検出手段76は、整流回路75へ電流を供給し、その電流を電流/電圧変換して出力電流検出信号S76を、高圧制御部60のADC用入力ポートIN14へ出力する。出力電圧変換手段77は、整流回路75から出力された負の高圧のDC出力電圧S75を、正の0~3.3Vの範囲の低電圧に変換した出力電圧検出信号S77を、高圧制御部60のADC用入力ポートIN15へ出力する。整流回路75の出力側には、負荷79が接続されている。即ち、整流回路75の出力側には、例えば、抵抗を介して4chの帯電ローラ36K,36Y,36M,36Cの芯金が接続され、感光体ドラム32K,32Y,32M,32Cを帯電することにより、負荷79となる。高圧制御部60は、ADC用入力ポートIN14から入力された3.3~0.0Vの出力電流検出信号S76を8bitのデジタル値に変換し、この変換した検出値に応じて、出力ポートOUT11から出力する制御パルスS60の駆動周波数範囲を制限する。更に、高圧制御部60は、ADC用入力ポートIN15から入力された3.3~0.0Vの出力電圧検出信号S77を12bitのデジタル値に変換する。この変換された検出値が、図13に示されている。高圧制御部60では、その検出値の下位4bitを切り捨てた上位8bitの反転値と、データDATAの8bit値とが、等しくなるように、出力ポートOUT11から出力する制御パルスS60の駆動周波数を制御する。このように、高圧制御部60において、出力電圧変換手段77の出力電圧検出信号S77による駆動周波数のフィードバック制御が行われ、電流検出手段76の出力電流検出信号S76により前記駆動周波数の制御範囲が制御される。次に、図2の高圧電源装置70における詳細な動作を説明する。発振器71から50MHzのクロックCLKが出力され、高圧制御部60の入力ポートCLK_INに入力される。高圧制御部60は、プリンタエンジン制御部53から入力ポートIN13に入力されるリセット信号RESETがLとなった時に、内部の諸々の設定をリセットする。高圧制御部60は、プリンタエンジン制御部53から入力ポートIN11に入力されるオン信号ONがLからHになると、初期値の駆動周波数例えば、130KHzのオンデュ-ティ30の制御パルスS60を、出力ポートOUT11から出力する。出力された制御パルスS60は、抵抗73aを介してNMOS73cのゲートに入力される。抵抗73bは、高圧制御部60の初期化前、及びNMOS73cのゲート電圧をLとした時に、電荷をグランドGNDに逃がす役割をする。制御パルスS60によりNMOS73cがオン/オフ動作すると、DC電源72、インダクタ73d、コンデンサ73e、及び圧電トランス74により構成される共振回路が駆動され、圧電トランス74の1次側の入力端子74aに、図6に示されるような正弦半波のピークが100V程度の駆動パルスS73が印加される。これにより、圧電トランス74が駆動され、この2次側の出力端子74bから、昇圧されたAC出力電圧S74が出力される。AC出力電圧S74は、整流回路75のダイオード75a,75b及びコンデンサ75cにより、負のDC出力電圧S75に整流される。出力されたDC出力電圧S75は、抵抗78-1~78-4を介して、シアン帯電ローラ36C及びシアン感光体ドラム32Cにより構成される負荷79Cと、マゼンタ帯電ローラ36M及びマゼンタ感光体ドラム32Mにより構成される負荷79Mと、イエロー帯電ローラ36M及びイエロー感光体ドラム32Yにより構成される負荷79Yと、ブラック帯電ローラ36K及びブラック感光体ドラム32Kにより構成される負荷79Kとに、それぞれ印加される。負荷79C~79Kは、任意の組み合わせでセット可能である。負荷79C~79Kに対しては、金属接点を介して接続され、セットされていない場合には、抵抗78-1~78-4の先で負荷開放状態となる。負荷79C~79Kとなる現像器2C~2Kが全くセットされていない状態においては、印刷が行えないので、画像形成装置1は、図示しないオベレーションパネルにエラーを表示する。電流検出手段76は、図示しないDC24が供給されるオペアンプ76b、及び13kΩの抵抗76cにより、整流回路75に流れる電流を電流/電圧変換する。抵抗76d及びコンデンサ76eにより構成されるフィルタにより、変換された電圧が平滑化される。オペアンプ76bの入力端子には、3.3VのDC電源76aが接続されている。オペアンプ76bの-入力端子は、3.3Vとなるので、整流回路75に流れる電流は、オペアンプ76bの出力端子から抵抗76cを介して供給され、供給された電流に応じてオペアンプ76bの出力端子の電圧が低下する。出力電圧変換手段77を構成する抵抗77a,77bを介して流れる電流は、整流回路75と逆極性で流れるので、相殺され、抵抗76cに流れる電流と負荷79C~79Kに流れる電流とが等しくなる。電流が0の時は、オペアンプ76bの出力電圧が3.3Vとなり、電流が255μAの時に、オペアンプ76bの出力電圧が0Vとなる。抵抗76cは、正確には12.94kΩとなるが、0.5の差で誤差の範囲であるので、以降、抵抗値13kΩで3.3~0.00Vに対して電流値0~255μAとして説明する。出力電圧変換手段77は、200MΩの抵抗77aと274kΩの抵抗77bとによってオペアンプ76bの-入力端子の3.3Vと、整流回路75のDC出力電圧S75の負電圧とを分圧し、抵抗77d及びコンデンサ77eからなるフィルタを介し、更に回路の高インピーダンスをオペアンプ77fのボルテージフォロワを用いて低インピーダンスに変換して出力する。オペアンプ77fは、図示しない電源からDC24Vを供給される。整流回路75のDC出力電圧S75と、オペアンプ77fから出力される出力電圧検出信号S77との関係が、図13に示されている。DC出力電圧S75が-2400Vを超えて高くなった場合には、ダイオード77cによって0Vにクランプされる。高圧制御部60は、入力ポートIN12から、データDATAの8bitによって-800~-1200Vに対応する8bit値の55~80hexを入力され、入力ポートIN15から入力された出力電圧検出信号S77がAD変換された検出値がAAA~7FFhexで2.20~1.65Vとなるように、出力ポートOUT11から出力する制御パルスS60の駆動周波数の制御を行う。高圧電源装置70における無負荷、20MΩ負荷、10MΩ負荷及び5MΩ負荷での制御パルスS60の駆動周波数と、DC出力電圧S75との関係のグラフが、図14に示されている。図14のグラフの各値が図11に示され、更に、図11のDC出力電圧S75に対応した電流値が図12に示されている。図14のグラフ中、無負荷の最大DC出力電圧S75が-12kVとなっているが、これは特性を説明するために示したものであって、本実施例1では、後述する制御によってそのような高電圧が出力されないよう制限している。負荷79C~79Kによって最大DC出力電圧S75の発生する圧電トランス74の共振周波数が異なっているが、前記電流検出手段76から出力される出力電流検出信号S76に応じて制御範囲をシフトすることにより、常に負荷79C~79Kに対応した圧電トランス74の共振周波数以上の範囲で制御を行う。高圧制御部60は、出力電圧変換手段77により検出された出力電圧検出信号S77の電圧により、日標電圧の絶対値より出力電圧検出信号S77の電圧の絶対値が低い場合には、制御パルスS60の駆動周波数を下げる方向に制御を行い、逆の場合には、制御パルスS60の駆動周波数を上げる方向に制御を行う。高圧電源装置内の高圧制御部の動作高圧電源装置70内における図5に示す高圧制御部60の動作を説明する。高圧制御部60は、入力ポートCLK_INから入力される50MHzのクロックCLKに同期して動作する。入力ポートIN11から入力されるオン信号ONがLからHになると、この選択信号Selectにより、出力セレクタ106から制御パルスS60が出力され、圧電トランス駆動回路73を介して、圧電トランス74を初期値の駆動周波数である130kHzで駆動する。そして出力電圧変換手段77から出力された出力電圧検出信号S77を、12bitADC80でAD変換し、このAD変換結果の上位8bitをインバータ81で反転した値が、プリンタエンジン制御部53から出力される目標値8bitのデータDATAと等しくなるように、演算器82-1が19bitレジスタ101の値を加算する。2値化パルス出力生成部100により、19bitレジスタ101に保持されている値の{上位9bit値下位10bit値/1024}の平均分周比値となるように、分周器104からパルスが出力され、目標電圧に制御される。同時に、出力電流検出手段76から入力ポートIN14に入力される出力電流検出信号S76を、8bitADC89でデジタル値に変換し、このデジタル値がインバータ90で反転される。この反転値である負荷電流値に応じた駆動周波数下限に相当する値を、カウンタ上限値テーブル91が演算器82-1に出力することで、演算器82-1は、制御分周比範囲を制限する。以下、図5の高圧制御部60の動作を詳細に説明する。プリンタエンジン制御部53は、Lのリセット信号RESETを高圧制御部60に入力する。演算器82-1は、カウンタ下限値テーブル87に設定された90bit値180hexを上位9bit、下位10bitを000hexとして19bit値60000hexを19bitレジスタ101にセットする。誤差保持レジスタ105は、オール0にクリアされる。高圧出力前においては、オン信号ONがLとなっており、出力セレクタ106は、Lの選択信号SelectによりLを出力しているので、圧電トランス74が駆動されない。比較器88は、オン信号ONのLの入力によって3bit値100bを演算器82-1へ出力する。演算器82-1は、100bが入力されるので、減算を行う。19bitレジスタ101の値が60000hexであり、後述する乗算器84の出力値が正の16bit値で常に0001hex以上であるので、演算器82-1の減算結果は、60000hex未満となる。減算時、演算器82-1は、減算結果の上位9bitをカウンタ下限値テーブル87の9bit値180hexと比較し、前記180hex未満であれば、19bitレジスタ101の値を60000hexとする。その結果、オン信号ONがLの間は、19bitレジスタ101の値が60000hexに保持される。2値化パルス出力生成部100において、19bitレジスタ101の上位9bit、即ち分周比値整数値、及びそれを1加算器102で1加算した値を分周セレクタ103に入力する。分周セレクタ103には、19bitレジスタ101の上位9bit値、例えば、この上位9bit値をNとすると、N値とN1値とが入力される。分周セレクタ103は、誤差保持レジスタ105から出力される選択信号Selectにより、N値又はN1値を選択して分周器104に与える。これにより、分周器104の出力パルス1024のパルス周期でN分周がM回、N1分周が1024-M回行われ、{N×MN1×1024-M}/1024=上位9bit値下位10bit値/10241となるように制御される。19bitレジスタ101の値が変化しなければ、前述の通りであるが、変化する場合には、それに追随して1024パルス周期未満にて値が変化して行く。それでも、単位時間当たりの式1の左辺と右辺の平均値は、ほぼ等しくなる。図15は、図5中の誤差保持レジスタ105の動作を示すフローチャートである。このフローチャートに従い、19bitレジスタ101の下位10bit値が入力される誤差保持レジスタ105の動作を説明する。なお、図15ではフローチャートで説明しているが、回路ではハードウェアにて実現される。ステップST10において、誤差保持レジスタ105の動作が開始される。ステップST11において、分周器104の立ち上がりエッジを検出したか否かを判定し、検出した場合はY、ステップST12へ進み、そうでない場合はN、ステップST11へ戻る。ステップST12において、19bitレジスタ101の下位10bit値と誤差保持レジスタ10bit値を加算した11bit値は、3FFhexより大きいか否かを判定する。A00-09G00-09>3FFhex但し、A00-09:19bitレジスタ101の下位10bit値G00-09:誤差保持レジスタ105の10bit値その判定結果が大きければY、ステップST13へ進み、そうでなければN、ステップST14へ進む。ステップST13において、誤差保持レジスタ105は選択信号SelectのHを出力し、分周セレクタ103が、1加算器1102から入力される9bit値を分周器104へ出力し、ステップST15へ進む。又は、ステップST14において、誤差保持レジスタ105は、選択信号SelectのLを出力し、分周セレクタ103が、19bitレジスタ101から入力される9bit値を分周器104へ出力し、ステップST15へ進む。ステップST15において、誤差保持レジスタ105のl0bit値を、19bitレジスタ101の下位10bit値と誤差保持レジスタ105の10bit値とを加算した10bit値にて、更新し、ステップST11へ戻る。このような図15の動作が行われると、分周器104は、初期状態では9bit値180hexを入力し、384分周オンデューティ30の制御パルスS60を出力する。オン信号ONがLなので、分周器104から出力された制御パルスS60は、誤差保持レジスタ105へ出力されるのみである。この場合、誤差保持レジスタ105は、000hexを保持する。出力電流検出手段76は、高圧出力オフ状態では、3.3Vの出力電流検出信号S76を高圧制御部60内の8bitADC89へ出力する。8bitADC89は、タイマ86から入力されるパルス周期にて、3.3Vの出力電流検出信号S76のAD変換を行い、8bit値FFhexを出力する。タイマ86は、周期値レジスタ85に保持されている70001B58hex13bit値を入力し、140μsec7000×20nsecのパルスを8bitADC89へ出力する。よって8bitADC89は、140μsec周期にAD変換を行い、変換結果の出力値FFhexをインバータ90へ出力する。インバータ90は、入力された出力値FFhexを反転し、8bit値00hexをカウンタ上限値テーブル91へ出力する。カウンタ上限値テーブル91は、図9-1、図9-2で示すテーブル値を保持し、入力値00hexに対して19bit値6E9E9hexを演算器82-1へ出力する。その19bit値6E9E9hexは、上位9bitが1BAhex442、下位10bitが1E9hex489であり、分周比値442489/1024=442.48に相当し、周波数113kHzに相当する。演算器82-1は、前記下限値、及びその上限値の範囲130~113kHzの範囲に制御周波数範囲を制限する。目標値8bitは初期状態でLであり、演算器82-1は60000hexを出力する。出力電圧変換手段77は、高圧出力オフ状態では、3.3Vの出力電圧検出信号S77を高圧制御部60内の12bitADC80へ出力する。12bitADC80は、3.3Vの出力電圧検出信号S77をAD変換し、12bit値FFFhexをインバータ81へ出力する。インバータ81は、入力された12bit値を反転し、000hexを演算器82-2へ出力する。演算器82-2は、入力された12bit値に対して演算を行い、5bitの値をテーブルレジスタ83-1へ出力する。演算器82-2は、除算回路を含み、所定サイクル数の演算を行う。演算器82-2の出力値5bitは、タイマ86の出力周期である140μsec周期以下の所定サイクルにて演算が行われるが、特に前記140μsecと演算器82-2の演算サイクルとに同期が取れている必要はない。図16は、図5中の演算器82-2の動作を示すフローチャートである。ステップST20において、演算器82-2の動作が開始されると、ステップST21において、インバータ81の出力値12bit≠000hexであるか否かを判定し、出力値12bit≠000hexであればY、ステップST22へ進み、そうでなければY、ステップST23へ進む。ステップST22において、データDATAで表される目標値8bit目標設定値=00hexかであるか否かを判定し、目標値8bit目標設定値=00hexであればY、ステップST24へ進み、そうでなければN、ステップST25へ進む。ステップ23において、演算器82-2は、出力値5bitを00hexとして出力し、ステップST30で動作を終了する。ステップST24において、インバータ81の出力値12bitが01Fhexより大きいか否かを判定し、大きければY、ステップST26へ進み、そうでなければN、ステップST27へ進む。ステップST25において、インバータ81の出力値12bitを目標値8bit目標設定値で除算した値即ち、整数の除算の値が、01Fhexより大きいか否かを判定し、大きければY、ステップST28へ進み、そうでなければN、ステップST29へ進む。ステップST26において、演算器82-2は、出力値5bitを1Fhexとして出力し、動作を終了する。ステップST27において、演算器82-2は、出力値5bitとしてインバータ81の出力値12bitの下位5bitを出力し、ステップST30で動作を終了する。ステップST28において、演算器82-2は、出力値5bitを1Fhexとして出力し、ステップST30で動作を終了する。又、ステップST29において、演算器82-2は、インバータ81の出力値12bitを目標値8bit目標設置値で除算した結果の整数値下位5bitを出力し、ステップST30で動作を終了する。初期状態では、図16のステップST23が実行され、インバータ81の出力下位5bit値00hexが演算器82-2から出力される。図5において、演算器82-2は、目標値8bitとその値の16倍値とが等しくなった場合に、5bit値10hexをテーブルレジスタ83-1へ出力する。即ち、演算器82-2は、目標値8bitと、12bitADC80の検出値をインバータ81で反転した値の上位8bitと、が等しい時に、10hexを出力する。演算器82-2の出力値は、00~1Fhexの範囲であり、00hexの場合は目標電圧より低く、値が01~0Fhexと10hexに近づく程、目標電圧未満で目標電圧に近づいて行く。逆に1Fhexで目標電圧より高く、値がlE~llhexと10hexに近づく程、目標電圧より大きい値で目標電圧に近づいて行く。テーブルレジスタ83-1は、演算器82-2の出力値5bitを入力し、8bit値を乗算器84へ出力する。テーブルレジスタ83-1の入出力値対応が図7に示されている。図7から、5bit値00hexに対応する8bit値は80hexとなる。テーブルレジスタ83-2は、19bitレジスタ101の19bit値bit18~0のうちbit16~11の6bitを入力し、それに対応した8bit値を乗算器84へ出力する。その入出力値対応が図8に示されている。図8より、初期状態では6bit値が00hexであり、出力値が80hexとなる。乗算器84は、テーブルレジスタ83-の出力値8bitと、テーブルレジスタ83-2の出力値8bitとを乗算し、乗算結果の16bit値を演算器82-1へ出力する。乗算器84は、前記値を乗算し、初期状態では4000hexを出力する。次に、プリンタエンジン制御部53は、目標電圧に相当する目標値8bitを高圧制御部60へ出力する。例えば、目標電圧-1200Vの場合には、目標値8bitが80hexとなる。演算器82-2は、12bitADC80の検出値がFFFhexのままであるので、図16のステップST23の実行により、同一出力値を保持する。続いて、帯電バイアスを印加するタイミングでオン信号ONがLからHとなる。出力セレクタ106に選択信号SelectのHが入力され、出力セレクタ106から直ちに130kHzの制御パルスS60が出力される。又、比較器88は、オン信号ONがLからHとなることにより、目標値8bitの80hexと、12bitADC80の検出値FFFhexがインバータ81で反転された反転値の上位10bit値000hexとを入力し、以下の条件目標値8bit-1の下位2bit値00bを加えた10bit値≧インバータ81の出力値上位10bit1FChex≧000hexを満たし、3bit値000bを演算器82-1へ出力する。演算器82-1は、19bitレジスタの値60000hexに、乗算器84の出力値4000hexを加算し、64000hexへ更新する。結果、出力セレクタ106から出力される制御パルスS60は、125kHzとなる。以降、演算器82-1は、インバータ81の出力値が1FChexと等しくなるまで、19bitレジスタ101の値を、乗算器84の出力値にて加算更新する。更新周期は、タイマ86の出力パルス周期の140μsecである。インバータ81の出力値lFChexは12bit値7F0hex、12bitADC80の検出値12bit値810hexであり、これは図13を参照すると-1100~-1200Vの間である。演算器82-1にて19bitレジスタ101の値が加算される結果、制御パルスS60の駆動周波数が下がって行く。テーブルレジスタ83-2へ入力される6bit値は増加し、図8に示すように、テーブルレジスタ83-2の出力値が減少する。又、制御パルスS60における駆動周波数の低下に伴い、高圧のDC出力電圧S75の絶対値が上昇し、その結果、12bitADC80の検出値が減少し、インバータ81の出力値が増加する。これにより、演算器82-2の出力値は、初期状態の00hexから01,02,03,,0C,0D,0E,0Fhexへと増加し、テーブルレジスタ83-1の出力値が、図7に示すように減少して行く。19bitレジスタ101の加算更新時、演算器82-1は、加算結果を、カウンタ上限値テーブル91の出力値19bitと比較し、その値を超えないように制御する。即ち、演算器82-1は、比較結果が超えた場合、19bitレジスタ101の更新値を、カウンタ上限値テーブル91の出力値に制限する。図17は、図1及び図2の高圧電源装置70に負荷79の5MΩを接続した場合のDC出力電圧S75の立ち上がり特牲を示す図である。負荷79の5MΩとは、4個の負荷79C~79Kにそれぞれ1.25MΩを接続することを指す。図18は、図17のDC出力電圧S75の立ち上がり特性を示すグラフである。DC出力電圧S75の絶対値の増加に伴い、DC出力電流が増加し、8bitADC89の検出値がFFhexから減少することにより、カウンタ上限値テーブル91の出力値が更新される。図9-1及び図9-2に、カウンタ上限値テーブル91における入出力値の関係が示されている。更に、図10-1及び図10-2に、電流検出手段76で検出された出力電流検出信号S76と、図9-1及び図9-2の出力値19bitによる圧電トランス駆動周波数即ち、駆動パルスS73の周波数との関係が示されている。初期状態で113kHzの駆動下限周波数に制限されているものが、DC出力電流の増加に伴い、電流値が増加することにより、駆動下限周波数を低い周波数にずらす制御を行う。前記5MΩの負荷79は、最大負荷を想定しており、目標電圧出力値-1200Vも、帯電に必要な最大出力値である。図19は、図18と同条件で対となっているDC出力電流S75aの電流特性を示すグラフである。この図19では、DC出力電流S75aの増加に伴って、カウンタ上限値テーブル91の出力値による駆動周波数リミット値がプロットされている。図18に示すように、DC出力電圧S75が-1200Vに近づくと、制御パルスS60における駆動周波数リミットと駆動周波数が近づき、目標電圧を超えてオーバシュートする時に、駆動周波数リミットにて制御され、その後、定電圧制御される。図17に、その値が示されている。図17において、19bitレジスタ101に対する演算器82-1の加算処理により、一旦駆動周波数リミット値に達してDC出力電圧S75が-1200Vを超えた後、比較器88の出力値3bitが011もしくは100bとなって、19bitレジスタ101の値を減算し、最後に12bitADC80の検出値が7FD~800hexで制御周波数値が固定され、定電圧制御される。又、実際の帯電負荷の場合に常に負荷変動が生じるが、12bitADC80の検出値が7F0~810hexの間では、分周比値が1/1024ずつ増減されるので、制御による出力リップル等が生じることなく、安定して定電圧制御される。又、それ以上の負荷変動が生じても、テーブルレジスタ83-1の出力値が目標電圧に近づくにつれて小さくなるので、安定して定電圧制御が可能である。異常時、例えば、ユーザの現像器2K~2Cの誤挿入によって帯電バイアス接点の接触不良が生じた場合、最大負荷-1200V出力値で240μA60μA×4を出力している状態から、負荷79C~79Kが半分の120μAとなったとする。図11に示される特性から、240μA負荷状態では、制御パルスS60の駆動周波数が109.1kHz、図10より駆動周波数リミット値が109.23kHzとなる。ここで負荷79C~79Kが瞬時に半分に変化したとする。図11よりDC出力電圧S75は約-1.93kVに変化し、電流値が193μAとなる。そのため、図10-1及び図10-2に示されるように、制御パルスS60の駆動周波数は、電流検出手段76が193μAの電流値を電圧値に変換し、8bitADC89によるAD変換、カウンタ上限値テーブ91による出力値更新、演算器82-1の19bitレジスタ101値の更新といった僅かな時間で、図11の193μAに対応した110.38kHz以上の駆動周波数に直ちに切り替えられる。結果、制御パルスS60の駆動周波数は、圧電トランス74の共振周波数以上に切り替わり、DC出力電圧S75が約-l.8kVとなる。これにより、制御目標電圧の1.5倍の電圧を12bitADC80が検出し、テーブルレジスタ83-1の出力値が大きくなり、駆動周波数が高い方に制御され、再度-1200Vにて定電圧制御される。次に、負荷79C~79Kが1/4となった場合には、図11よりDC出力電圧S75が約-2.5kVとなり、電流値が130μAとなる。結果、図10より駆動周波数下限値が111.80kHzに制限され、DC出力電圧S75は約-2.2kVとなる。ここで、前記と同様に、駆動周波数が高い方へ制御され、DC出力電圧S75が-1200Vへ戻る。最後に、上記条件にて負荷開放となった場合に、図11よりDC出力電圧S75は-3.0kV程度となる。負荷電流はほぼ0となり35μA以下であるので、直ちに駆動周波数は113.00kHzとなってDC出力電圧S75は-2.0kVとなる。以降同様に、DC出力電圧S75は-1200Vに制御される。以上説明したように、DC出力電圧S75は、常に圧電トランス74の共振周波数より高い周波数領域で制御される。例えば、周波数下限を設定しなかった場合、負荷最大でDC出力電圧S75が-1200V、DC出力電流S75aが240μAでバイアス印加している状態から負荷開放となると、図11で示すように、DC出力電圧S75は約-2.5kVとなる。ここで、DC出力電圧S75が目標電圧である-1200Vより絶対値が高いので、制御パルスS60の駆動周波数を上げる制御が行われる。最終的に-1200Vに到達するのは同様であるが、この場合、図14の無負荷のプロットの周波数109kHzから114kHzへの特性を辿ることとなる。すると、共振周波数通過時に-12kVものDC出力電圧D75が発生し、異常放電の発生、整流ダイオード75a,75bやコンデンサ75cの耐圧オーバによる破壊を招くこととなってしまう。本実施例1では、負荷電流に応じて制御パルスS60の駆動周波数範囲を制限しているので、その危険を回避可能である。高圧のDC出力電圧S75は、印刷もしくは初期イニシャル動作等の空回転終了のモータ停止と同時に、オン信号ONをHからLに変化させることにより、圧電トランス74の駆動パルスS73が停止し、高圧出力もオフする。この時、図5に示される高圧制御部60内の回路は、比較器88の出力値がオン信号ONのL入力により100bとなって、演算器82-1が、カウンタ下限値テーブル87の値と上位9bitが等しくなるまで19bitレジスタ101の値を減算することにより、初期値の分周比値である60000hexに戻る。以降、帯電バイアスを印加する時は、再度オン信号ONをHにする。又、帯電バイアスを変更する場合には、目標値8bitのデータDATAを変化させる。実施例1の変形例本実施例1では、次のa~cのような変形例を採用することも可能である。a本実施例1では、制御パルスS60の駆動周波数リミットをカウンタ上限値テーブル91によって実現したが、数式を用いて演算回路によって算出しても良い。又、負バイアスの帯電バイアスに適用したが、正バイアスでも同様に適用可能である。b出力電圧制御範囲を-800~-1200V、出力電流範囲を0~255μAとしているが、これは一例であってこの範囲に限らない。圧電トランス駆動回路73のインダクタ73dの定数を変更したり、インダクタ73dをオートトランスに置き換える等により、容易に出力電流範囲は変更可能であるし、それによって制御パルスS60の駆動周波数範囲も変化するので、それに対応した回路でも実現可能である。又、本実施例1では、説明の簡単化のために、負荷79が段階的に変化する説明をしたが、感光体ドラム32K~32Cの状態による負荷変動、あるいは、他の高圧バイアス源に適用した場合の負荷変動にも対応可能である。c負荷開放、現像器2K~2Cの有無による負荷電流変化を回路による電流検出手段76で実現したが、現像器2K~2Cの挿抜をセンサで検出し、それに応じて負荷電流範囲が変化することを検知しても実現可能である。電流検出手段76は、実際の回路電流検出手段だけでなく、負荷79となる物の有無等、別の手段でも実現可能である。実施例1の効果本実施例1によれば、次の1~3のような効果がある。1電流検出手段76により負荷電流を検出し、この出力電流検出信号S76の値に応じて制御パルスS60の周波数範囲を可変としたので、負荷電流による制御領域が可変となり、Q値が変化してしまう重負荷でも、圧電トランス74を有する高圧電源装置70を安定して制御可能となる。2負荷79が急激に変動しても、制御パルスS60の周波数範囲が直ちに変更されるので、常に圧電トランス74の共振周波数以上の領域で目標電圧に制御され、必要な電流が取り出せる範囲では、圧電トランス74の周波数特性が変化しても必要なDC出力電圧S75が得られる。3負荷開放等の異常時にも、数kVの高電圧の発生もなく、直ちに目標電圧に制御できる。本発明の実施例2では、実施例1における図3の画像形成装置1及び図4の制御回路の構成と同様であり、実施例1における図1及び図2の高圧電源装置70と構成が異なるので、以下、本実施例2の高圧電源装置について説明する。高圧電源装置の構成図20は、本発明の実施例2における高圧電源装置の概略の構成を示すブロック図であり、実施例1の高圧電源装置70を示す図1中の要素と共通の要素には共通の符号が付されている。本実施例2の高圧電源装置70Aは、実施例1のプリンタエンジン制御部53とは異なる構成のプリンタエンジン制御部53Aに接続され、実施例1の高圧制御部60とは異なる構成の高圧制御部60Aが設けられ、更に、実施例1の電流検出手段76が省略されている。高圧電源装置70Aには、実施例1の負荷ZLとは異なる負荷ZL200が接続されている。その他の構成は、実施例1と同様である。プリンタエンジン制御部53Aは、オン信号ONを出力する出力ポートOUT1、目標電圧値のデータDATAを出力する出力ポートOUT2、リセット信号RESETを出力する出力ポートOUT3、図3中の現像ローラ34K~34Cに印加するバイアスに対応した8bitのデータDATA_DBを出力する出力ポートOUT4、及び、図1中の供給ローラ33K~33Cに印加するバイアスに対応した8bitのデータOUT_SBを出力する出力ポートOUT5を有している。高圧制御部60Aは、クロックCLKを入力する入力ポートCLK_IN、オン信号ONを入力する入力ポートIN11、目標電圧値のデータDATAを入力する入力ポートIN12、リセット信号RESETを入力する入力ポートIN13、出力電圧検出信号S77を入力する入力ポートIN15、データDATA_DBを入力する入力ポートIN16、データDATA_SBを入力する入力ポートIN17、可変の駆動周波数の制御パルスS60Aを出力する出力ポートOUT11、データDATA_DBに応じたデューティのパルス幅変調パルス以下パルスPWM_DBという。を出力する出力ポートOUT12、及び、データDATA_SBに応じたデューティのパルス幅変調パルス以下パルスPWM_SBという。を出力する出力ポートOUT13を有している。高圧電源装置70Aに接続された負荷200は、現像ローラ印加バイアス及び供給ローラ印加バイアスを生成する回路である。負荷200は、出力バイアス電圧によって変動する。図21は、図20の高圧電源装置70Aにおける詳細な構成例を示す回路図であり、実施例1の高圧電源装置70を示す図2中の要素と共通の要素には共通の符号が付されている。高圧電源装置70Aは、実施例1の高圧制御部60及び帯電高圧回路61aとは異なる構成の高圧制御部60A及び帯電高圧回路61bを有している。高圧制御部60Aは、入力ポートCLK_INから入力される50MHz、20nsec周期のクロックCLKを1024分周した48.8kHzのパルスPWM_DB,PWM_SBを出力ポートOUT12,13からそれぞれ出力する機能を有している。パルスPWM_DB,PWM_SBのデューティは、入力ポートIN16,17からそれぞれ入力された8bitのデータDATA_DB,DATA_SBにより決定され、入力された8bit値における下位2bitに00bを加えた10bit値で示される期間Hを出力する。例えば、8bit入力値が80hexの場合は200hexの期間、即ち512サイクルのH期間となり、1024サイクル周期であるので、デューティ50となる。帯電高圧回路61bでは、実施例1の電流検出手段76が省略され、出力電圧変換手段77における抵抗77bの端が、実施例1のオペアンプ76bの-入力端子に代えて、3.3VのDC電源76aに接続されている。負荷200は、現像ローラ印加バイアス及び供給ローラ印加バイアスを生成する回路であり、10MΩの抵抗201と10MΩの抵抗202を介して、現像バイアス回路の負荷210と供給バイアス回路の負荷230とがそれぞれ接続されている。図22は、図21中の負荷200の構成例を示す回路図である。この負荷200では、同一の回路構成の1チャンネル分の現像バイアス回路の負荷210と1チャンネル分の供給バイアス回路の負荷230との2つが並列に配置されている。現像バイアス回路の負荷210は、パルスPWM_DBが入力される抵抗211及びコンデンサ214と、3.3VのDC電源76aに接続された760kΩの抵抗215と、100MΩの抵抗216と図示しない24VのDC電源に接続されたオペアンプ223と、このオペアンプ223の入出力端子間に接続された位相調整用のコンデンサ212及び抵抗213と、オペアンプ223の出力端子に接続された抵抗217,218と、この抵抗217,218にベースが接続されたPNPトランジスタ224と、このPNPトランジスタ224のエミッタに抵抗219を介して接続された24VのDC電源72と、PNPトランジスタ224のコレクタにカソードが接続された75Vのツェナーダイオード220と、このツェナーダイオード220のアノードに抵抗221を介して接続された各現像ローラ34K~34CであるDB負荷222とにより構成されている。高圧のDC出力電圧S75は、10MΩの抵抗201を介してツェナーダイオード220のアノードに入力されるようになっている。供給バイアス回路の負荷230は、現像バイアス回路の負荷210と同一の回路構成であり、パルスPWM_SBが入力される抵抗231及びコンデンサ234と、3.3VのDC電源76aに接続された760kΩの抵抗235と、100MΩの抵抗236と図示しない24VのDC電源に接続されたオペアンプ243と、このオペアンプ243の入出力端子間に接続された位相調整用のコンデンサ232及び抵抗233と、オペアンプ243の出力端子に接続された抵抗237,238と、この抵抗237,238にベースが接続されたPNPトランジスタ244と、このPNPトランジスタ244のエミッタに抵抗239を介して接続された24VのDC電源72と、PNPトランジスタ244のコレクタにカソードが接続された75Vのツェナーダイオード240と、このツェナーダイオード240のアノードに抵抗241を介して接続された各供給ローラ33K~33CであるSB負荷242とにより構成されている。高圧のDC出力電圧S75は、10MΩの抵抗202を介してツェナーダイオード240のアノードに入力されるようになっている。本実施例2では、1チャンネル分の現像バイアス回路の負荷210と、1チャンネル分の供給バイアス回路の負荷230とが並列に配置されているが、カラー4色の場合は、それらが4つ並列に配置される。なお、本実施例2では、実施例1と同じ圧電トランス駆動回路構成としたので、図22のような構成としたが、帯電バイアスよりドライブ能力を上げて現像バイアス、供給バイアス4色分8チャンネルを1つの高圧のDC出力電圧S75でまかなうことも可能である。高圧電源装置内の高圧制御部の構成図23は、図21中の高圧制御部60Aを示す構成図であり、実施例1の高圧制御部60を示す図5中の要素と共通の要素には共通の符号が付されている。本実施例2の高圧制御部60Aでは、実施例1の高圧制御部60中の演算器82-1に代えて、これとは構成の異なる演算器82-1Aと、分周器104に入力する分周比値を補正するための補正値を設定する補正手段補正値レジスタ113とが設けられている。更に、実施例1の高圧制御部60中の8bitADC89及びインバータ90に代えて、加算器110と、負荷動作条件に対応した負荷電流値を電流検出結果として保持する記憶手段例えば、2つのテーブルレジスタ111-1,111-2と、DB_PWM回路112-1と、SB_PWM回路112-2とが設けられている。入力ポートIN16,IN17、加算器110、及びテーブルレジスタ111-1,111-2により、負荷電流を検出して電流検出結果を出力する電流検出手段が構成されている。テーブルレジスタ111-1は、入力ポートIN16から入力される8bitのデータDATA_DBに対応した7bitの値を加算器110へ出力するレジスタである。テーブルレジスタ111-2は、入力ポートIN17から入力される8bitのデータDATA_SBに対応した7bit値を加算器110へ出力するレジスタである。加算器110は、テーブルレジスタ111-1の出力値7bitとテーブルレジスタ111-2の出力値7bitとを加算した加算値8bitを、カウンタ上限値テーブル91へ出力するものである。DB_PWM回路112-1は、入力ポートIN16から入力される8bitのデータDATA_DBに応じた48.8kHzのパルスPWM_DBを出力ポートOUT12から出力する回路である。8bitのデータDATA_DBが40hexなら25、80hexなら50、C0hexなら75となる。同様に、SB_PWM回路112-2は、入力ポートIN17から入力される8bitのデータDATA_SBに応じた48.8kHzのパルスPWM_SBを出力ポートOUT13へ出力する回路である。その他の構成は、実施例1の高圧制御部60と同様である。実施例2の動作図24-1、図24-2は、図22の高圧制御部60Aに入力されるデータDATA_DB,DATA_SBの値と図22中のDB負荷222及びSB負荷242に印加されるバイアスとの関係即ち、PWM設定値とDC出力電圧S75との関係を示す図である。更に、図25-1、図25-2は、図23中のテーブルレジスタ111-1,111-2の設定値に対する出力値を示す図である。本実施例2では、図3の画像形成装置1及び図4の制御回路の動作が実施例1と同様である。以下、図24-1、図24-2及び図25-1、図25-2を参照しつつ、実施例1と異なる部分の動作を説明する。図20のプリンタエンジン制御部53A及び高圧電源装置70Aにおいて、プリンタエンジン制御部53Aは、目標電圧値の8bitのデータDATAをDC出力電圧-1000Vに対応した値即ち、図13中の6Ahexに設定し、続いて、DC出力電圧-1000Vに対応した8bitのデータDATA_DB,DATA_SBを、出力ポートOUT4,OUT5からそれぞれ高圧制御部60Aへ出力する。高圧制御部60Aは、プリンタエンジン制御部53Aから入力されるオン信号ONがHとなった時点で、制御パルスS60Aを出力ポートOUT11から出力し、出力電圧変換手段77から出力される出力電圧検出信号S77をフィードバック入力し、実施例1と同様の制御により、DC出力電圧S75である-1000Vを整流回路75から出力する。更に、高圧制御部60Aは、入力された8bitのデータDATA_DB,DATA_SBにそれぞれ対応したパルスPWM_DB,PWM_SBを、出力ポートOUT12,13からそれぞれ出力して、負荷200である現像バイアス回路及び供給バイアス回路へ供給する。図21において、高圧制御部60Aは、供給バイアス出力値を制御するパルスPWM_SBを出力ポートOUT13から出力して、負荷230である供給バイアス回路へ供給すると共に、パルスPWM_DBを出力ポートOUT12から出力して、負荷210である現像バイアス回路へ供給する。次に、図22を参照して、負荷210である現像バイアス回路と、負荷230である供給バイアス回路との動作を説明する。なお、現像バイアス回路の負荷210と供給バイアス回路の負荷230とは、構成が同一であるので、以下、現像バイアス回路の負荷210の動作について説明する。高圧制御部60Aから入力されるパルスPWM_DBは、Hレベル3.3V、Lレベル0.0Vのパルス幅変調信号である。入力されたパルスPWM_DBは、抵抗211及びコンデンサ214により平滑化され、オペアンプ223の-入力端子に入力される。高圧のDC出力電圧S75は、10MΩの抵抗201を介して、100MΩの抵抗216と760kΩの抵抗215とに分圧され、オペアンプ223の入力端子に入力される。高圧のDC出力電圧S75である-1000Vは、l0MΩの抵抗201に流れる電流値によって電圧降下し、その抵抗210に流れる電流が、ツェナーダイオード220を介してPNPトランジスタ224により制御される。抵抗215と抵抗216で分圧された電圧と、パルスPWM_DBが抵抗211及びコンデンサ214で平滑化されたレベルと、が等しくなるように、オペアンプ223は、PNPトランジスタ224のベース電流を制御し、入力されたパルスPWM_DBに応じたDC出力電圧が、抵抗221を介して各現像ローラ34K~34CであるDB負荷222へ印加される。ツェナーダイオード220は、出力電圧値が-75Vでクランプするよう制限する。結果、この現像バイアス回路は、入力されるパルスPWM_DBのパルス幅によって-75~-440Vの出力電圧を得る。このような現像バイアス回路の負荷210の動作と同様の動作が、供給バイアス回路の負荷230でも行われる。図24-1及び図24-2には、高圧制御部60Aへ入力されるデータDATA_DB,DATA_SBの値と、DB負荷222及びSB負荷242に印加されるバイアスの関係が示されている。現像バイアス及び供給バイアスは、出力画像濃度、環境等の条件に応じて、このバイアスの出力値を可変して画像形成を行う。高圧のDC出力電圧S75は、実施例1と同様に、-1000Vに定電圧制御される。図23において、例えば、現像バイアスを-210V、供給バイアスを-270Vとする場合、プリンタエンジン制御部53Aから高圧制御部60Aへ、データDATA_DBの8bit値85hexを出力する。高圧制御部60Aは、1024×20nsec、即ち20.48μsec周期でH時間が10bitに変換して85×4hex、10進に変換して133×4×20nsec、10.64μsecのパルスPWM_DBを出力ポートOUT12から出力する。同様に、データDATA_SBの8bit値62hexを出力し、同周期でH期間が7.84μsecのパルスPWM_SBを出力ポートOUT13から出力する。各設定時に回路の負荷電流に対応したテーブルレジスタ111-1,111-2の入出力値が図25-1及び図25-2に示されている。例えば、SB負荷242への出力電圧が-270Vの場合は、62hex設定値に対応した57hex、即ち10進に変換した87μA、DB負荷222への出力電圧が-210Vの場合は、85hexに対応した5Dhex、即ち10進に変換した93μAの電流が、負荷電流となる。この負荷電流値は、各回路の動作による負荷電流に、DB負荷222及びSB負荷242に流れる電流分を16μAとして加算した値である。この図25-1及び図25-2で示すテーブルレジスタ111-1,111-2は、同一の構成であり、2つの負荷電流の合計を加算器110により加算して、カウンタ上限値テーブル91へ出力する。以上の動作により、例えば、図25-1及び図25-2で示す最大負荷である8bit設定値FFhex、出力電圧-75VにDB,SB共になった状態の負荷電流216μAでの駆動周波数、図12から約110kHzで-1000V出力値の状態から最低負荷である8bit設定値00hex、出力電圧-440VにDB,SB共に変化させた場合に負荷が約半分となって瞬間的に-1900Vへ向かつて上昇しようとする。しかし、電圧上昇より早く負荷電流が減衰するので、約半分となった電流値に対応した112kHz以上の制限値に切り替わることにより、短時間で-1000Vの定電圧制御に戻る。実施例2の変形例本実施例2では、現像バイアス回路の負荷210、及び供給バイアス回路の負荷230の各1チャンネルに対して、圧電トランス74及びこの圧電トランス駆動回路73を1個使用し、カラーの画像形成装置1としては4個配置する構成にしたが、これに限定されない。例えば、圧電トランス駆動回路73の1次側をオートトランス等を用いる等して出力能力を大きくし、1つの圧電トランス74とこの圧電トランス駆動回路73によって現像バイアス回路及び供給バイアス回路の4色分、8個の回路へのバイアスを供給する構成に変形することは容易である。実施例2効果実施例2によれば、高圧制御部60AからパルスPWM_DB,PWM_SBを出力して負荷200へ供給する構成にしたので、実施例1のような電流検出手段76を用いることなく、周波数特性が変化する負荷が重い領域で圧電トランス74を使用しても、常に圧電トランス74の共振周波数より高い領域で制御パルスS60Aの駆動周波数を制御できる。他の変形例本発明は、上記実施例1、2に限定されず、更に、次のような他の変形例も適用可能である。実施例1、2では、カラータンデム方式の画像形成装置1における高圧電源装置として、帯電、現像用の高圧電源装置70,70Aについて説明したが、本発明は、カラーに限らずモノクロ等の画像形成装置や、複合機等の他の画像形成装置にも適用可能である。又、高圧電源装置70,70Aは、帯電、現像以外のバイアス源にも適用可能である。"