炭化珪素からなる基板を準備する工程と、前記基板の一方の主表面側に開口するトレンチを前記基板に形成する工程と、前記トレンチの表面を含む領域に酸化膜を形成する工程とを備え、前記酸化膜を形成する工程では、酸素を含む雰囲気中において、1250°C以上の温度で前記基板が加熱される、半導体装置の製造方法。前記酸化膜を形成する工程では、1300°C以上の温度で前記基板が加熱される、請求項1に記載の半導体装置の製造方法。前記酸化膜を形成する工程では、1400°C以下の温度で前記基板が加熱される、請求項1または2に記載の半導体装置の製造方法。窒素原子を含むガスを含有する雰囲気中において前記基板を加熱することにより、前記酸化膜と前記基板を構成する炭化珪素との界面を含む領域に窒素原子を導入する工程をさらに備える、請求項1~3のいずれか1項に記載の半導体装置の製造方法。前記基板の前記主表面は、{0001}面である、請求項1~4のいずれか1項に記載の半導体装置の製造方法。前記トレンチを形成する工程では、{0001}面とのなす角が40°~70°である壁面を含む前記トレンチが形成される、請求項1~5のいずれか1項に記載の半導体装置の製造方法。炭化珪素からなり、一方の主表面側に開口するトレンチが形成された基板と、前記トレンチの表面を覆うように形成された酸化膜とを備え、前記酸化膜の膜厚の最大値は、前記膜厚の最小値の2倍以下の値である、半導体装置。特許文献1にて提案されている製造方法においては、トレンチ側壁面に酸化速度の遅い結晶面を、トレンチ底面に酸化速度の速い結晶面を採用し、酸化速度の面方位依存性を利用することにより、閾値電圧が低く耐圧が高いMOSFETを製造することができる。しかし、この製造方法においては、たとえばトレンチ側壁面や底面の面方位にばらつきがある場合、酸化速度の面方位依存性により、形成される酸化膜の膜厚にもばらつきが生じる。そして、酸化膜の膜厚のばらつきは、製造されるMOSFETの特性にも影響を及ぼす。その結果、所望の特性を有するMOSFETを安定に製造することが困難になる。本発明は、上記課題に鑑みてなされたものであり、その目的は、所望の特性を有する半導体装置を安定に製造することができる半導体装置の製造方法、および酸化膜への電界集中を緩和することにより所望の耐圧を安定して発揮することができる半導体装置を提供することである。本発明に従った半導体装置の製造方法は、炭化珪素からなる基板を準備する工程と、基板の一方の主表面側に開口するトレンチを基板に形成する工程と、トレンチの表面を含む領域に酸化膜を形成する工程とを備えている。酸化膜を形成する工程では、酸素を含む雰囲気中において、1250°C以上の温度で基板が加熱される。本発明者は、所望の特性を有する半導体装置を安定に製造するための方策について詳細な検討を行なった。その結果、ゲート絶縁膜として機能する酸化膜の形成における基板の加熱温度を一般的な加熱温度よりも高くすることにより、具体的には1250°C以上とすることにより、基板の酸化速度の面方位依存性を低減可能であることを見出し、本発明に想到した。本発明に従った半導体装置の製造方法においては、1250°C以上という適切な温度で基板が加熱されることにより、基板に形成されたトレンチ表面を含む領域に酸化膜が形成される。そのため、形成される酸化膜の膜厚のトレンチ表面の面方位に対する依存性が低減される。その結果、トレンチ表面の面方位にばらつきがあった場合でも、目的の膜厚に近い酸化膜を形成することができる。このように、本発明に従った半導体装置の製造方法によれば、トレンチ表面を含む領域に所望の膜厚の酸化膜を安定に形成することにより、所望の閾値電圧などの特性を有する半導体装置を安定に製造することができる。上記半導体装置の製造方法において、酸化膜を形成する工程では、1300°C以上の温度で基板が加熱されてもよい。これにより、形成される酸化膜の膜厚のトレンチ表面の面方位に対する依存性を一層効果的に低減することができる。上記半導体装置の製造方法において、酸化膜を形成する工程では、1400°C以下の温度で基板が加熱されてもよい。このように、上記半導体装置の製造方法は、1400°C以下という製造装置の耐久性などを考慮した適切な温度で実施することができる。上記半導体装置の製造方法は、窒素原子を含むガスを含有する雰囲気中において基板を加熱することにより、酸化膜と基板を構成する炭化珪素との界面を含む領域に窒素原子を導入する工程をさらに備えていてもよい。これにより、酸化膜と基板を構成する炭化珪素との界面を含む領域に存在する界面準位を低減することができる。そのため、界面準位の存在に起因したチャネル移動度の低下を抑制することができる。上記半導体装置の製造方法において、基板の上記主表面は、{0001}面であってもよい。炭化珪素は、<0001>方向に容易に成長させることができる。そのため、炭化珪素からなる基板の上記主表面を{0001}面とすることにより、容易に基板を準備することができる。なお、上記主表面が{0001}面である状態とは、上記主表面の{0001}面に対するオフ角が8°以内である状態を意味するものとする。上記半導体装置の製造方法において、トレンチを形成する工程では、{0001}面とのなす角が40°~70°である壁面を含むトレンチが形成されてもよい。このように、{0001}面とのなす角が上記範囲である上記壁面を含むトレンチを形成し、当該壁面に沿ってチャネル領域を形成することにより、高いチャネル移動度を有する半導体装置を製造することができる。本発明に従った半導体装置は、炭化珪素からなり一方の主表面側に開口するトレンチが形成された基板と、トレンチの表面を覆うように形成された酸化膜とを備えている。酸化膜の膜厚の最大値は、酸化膜の膜厚の最小値の2倍以下の値である。なお、酸化膜の膜厚とは、トレンチの表面に対して垂直な方向への膜厚を意味するものとする。本発明に従った半導体装置によれば、酸化膜への電界集中を緩和することにより、所望の耐圧を安定して発揮することができる半導体装置を提供することができる。以上の説明から明らかなように、本発明に従った半導体装置の製造方法によれば、所望の特性を有する半導体装置を安定に製造することができる。また、本発明に従った半導体装置によれば、酸化膜への電界集中を緩和することにより、所望の耐圧を安定して発揮することができる半導体装置を提供することができる。以下、図面に基づいて本発明の実施の形態を説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付し、その説明は繰返さない。また、本明細書中においては、個別方位を、集合方位を<>、個別面を、集合面を{}でそれぞれ示す。また、負の指数については、結晶学上、-バーを数字の上に付けることになっているが、本明細書中では、数字の前に負の符号を付けている。まず、本発明の一実施の形態に係る半導体装置の構成について説明する。図1を参照して、本実施の形態に係る半導体装置としてのMOSFET1は、炭化珪素基板10と、炭化珪素層20と、酸化膜40と、ゲート電極41と、層間絶縁膜50と、ソース電極60と、ドレイン電極70と、ソース配線61と、裏面保護電極71とを備えている。炭化珪素層20は、ドリフト領域21と、ボディ領域22と、ソース領域23と、コンタクト領域24とを含んでいる。炭化珪素基板10と炭化珪素層20とは、炭化珪素からなる基板30を構成する。このように、本実施の形態に係る半導体装置としてのMOSFET1は、炭化珪素からなる基板30を備える炭化珪素半導体装置である。基板30には、一方の主表面30A側に開口するトレンチ15が形成されている。トレンチ15は、側壁面15Aと底面15Bとを含み、側壁面15Aがソース領域23、ボディ領域22およびドリフト領域21に亘るようにソース領域23およびボディ領域22を貫通し、底面15Bがドリフト領域21に位置するように形成されている。炭化珪素基板10は、n型不純物を含むことにより導電型がn型となっている。ドリフト領域21は、炭化珪素基板10の主表面10A上に形成されている。ドリフト領域21は、n型不純物を含むことにより導電型がn型となっている。ドリフト領域21に含まれるn型不純物の濃度値は、炭化珪素基板10に含まれるn型不純物の濃度値よりも低い値となっている。ボディ領域22は、ドリフト領域21から見て炭化珪素基板10とは反対側に形成されている。ボディ領域22は、側壁面15Aを含み、側壁面15Aから離れる向きにおいてドリフト領域21と接触しつつ延在するように形成されている。ボディ領域22は、p型不純物を含むことにより導電型がp型となっている。ボディ領域22に含まれるp型不純物は、たとえばAlアルミニウム、B硼素などである。ソース領域23は、ボディ領域22から見てドリフト領域21とは反対側に形成されている。ソース領域23は、側壁面15Aを含み、側壁面15Aから離れる向きにおいてボディ領域22と接触しつつ延在するように形成されている。ソース領域23は、n型不純物を含むことにより導電型がn型となっている。ソース領域23に含まれるn型不純物の濃度値は、ドリフト領域21に含まれるn型不純物の濃度値よりも高い値となっている。ソース領域23に含まれるn型の不純物は、たとえばPリンなどである。コンタクト領域24は、ボディ領域22に接触しつつ、ソース領域23に隣接するように形成されている。コンタクト領域24は、p型不純物を含むことにより導電型がp型となっている。コンタクト領域24に含まれるp型不純物の濃度値は、ボディ領域22に含まれるp型不純物の濃度値よりも高い値となっている。コンタクト領域24に含まれるp型不純物は、ボディ領域22に含まれるp型不純物と同様に、たとえばAl、Bなどである。酸化膜40は、トレンチ15の表面、すなわち側壁面15Aおよび底面15B、ならびに基板30の主表面30Aを覆うように形成されている。酸化膜40の膜厚の最大値は、酸化膜40の膜厚の最小値の2倍以下の値となっている。酸化膜40は、たとえば二酸化珪素SiO2からなっている。ゲート電極41は、トレンチ15内において、側壁面15Aおよび底面15Bを覆うように形成された酸化膜40に接触するように形成されている。ゲート電極41は、たとえば不純物が添加されたポリシリコン、Alなどの導電体からなっている。ソース電極60は、ソース領域23およびコンタクト領域24に接触するように形成されている。ソース電極60は、ソース領域23に対してオーミック接触することができる材料、たとえばNixSiyニッケルシリサイド、TixSiyチタンシリサイド、AlxSiyアルミシリサイドおよびTixAlySizチタンアルミシリサイドなどからなっており、ソース領域23に対して電気的に接続されている。層間絶縁膜50は、酸化膜40と共にゲート電極41を取囲むように形成されており、ゲート電極41をソース電極60およびソース配線61に対して電気的に絶縁している。層間絶縁膜50は、たとえば二酸化珪素SiO2からなっている。ソース配線61は、層間絶縁膜50およびソース電極60を覆うように形成されている。ソース配線61は、たとえばAlなどの導電体からなっており、ソース電極60を介してソース領域23と電気的に接続されている。ドレイン電極70は、炭化珪素基板10から見てドリフト領域21とは反対側の主表面10B上に形成されている。ドレイン電極70は、炭化珪素基板10とオーミック接触することができる材料、たとえばソース電極60と同様の材料からなっており、炭化珪素基板10に対して電気的に接続されている。裏面保護電極71は、ドレイン電極70を覆うように形成されている。裏面保護電極71は、たとえばAlなどの導電体からなっている。次に、MOSFET1の動作について説明する。図1を参照して、ゲート電極41に印加された電圧が閾値電圧未満の状態、すなわちオフ状態では、ソース電極60とドレイン電極70との間に電圧が印加されても、ボディ領域22とドリフト領域21との間に形成されるpn接合が逆バイアスとなり、非導通状態となる。一方、ゲート電極41に閾値電圧以上の電圧が印加されると、ボディ領域22において側壁面15Aに接する領域であるチャネル領域に反転層が形成される。その結果、ソース領域23とドリフト領域21とが電気的に接続され、ソース電極60とドレイン電極70との間に電流が流れる。以上のようにして、MOSFET1は動作する。以上のように、本実施の形態に係る半導体装置としてのMOSFET1において、酸化膜40の膜厚の最大値は、酸化膜40の膜厚の最小値の2倍以下の値となっている。これにより、トレンチ15の表面を覆うように形成された酸化膜40、より具体的には、電界集中が生じ易い側壁面15Aと底面15Bとの境界付近を覆うように形成された酸化膜40への電界集中を緩和することができる。したがって、本実施の形態に係る半導体装置としてのMOSFET1によれば、所望の耐圧を安定して発揮することができる半導体装置を提供することができる。次に、本発明の一実施の形態に係る半導体装置の製造方法について、図2~図9を参照して説明する。本実施の形態に係る半導体装置の製造方法においては、上記本実施の形態に係る半導体装置であるMOSFET1図1参照が製造される。まず、工程S10として、炭化珪素からなる基板を準備する工程が実施される。この工程S10は、以下に示す工程S11およびS12を含んでいる。まず、工程S11として、炭化珪素基板準備工程が実施される。この工程S11では、図3を参照して、炭化珪素基板10が準備される。炭化珪素基板10は、たとえば4H型の六方晶炭化珪素からなっている。次に、工程S12として、エピタキシャル成長層形成工程が実施される。この工程S12では、図3を参照して、エピタキシャル成長により、炭化珪素基板10の主表面10A上に炭化珪素層20が形成される。このようにして、炭化珪素基板10および炭化珪素層20より構成される基板30が準備される。基板30の主表面30Aは、{0001}面であってもよい。炭化珪素は、<0001>方向に容易に成長させることができる。そのため、炭化珪素からなる基板30の主表面30Aを{0001}面とすることにより、容易に基板30を準備することができる。次に、工程S20として、イオン注入工程が実施される。この工程S20では、図4を参照して、まず、たとえばAlイオンを炭化珪素層20の表層部に注入する。そして、たとえばPイオンを、上記Alイオンの注入深さよりも浅い注入深さで、炭化珪素層20の表層部に注入する。これにより、炭化珪素層20の表層部において、Pイオンが注入されたソース領域23と、Alイオンが注入されたボディ領域22とが形成される。そして、炭化珪素層20において、ソース領域23およびボディ領域22が形成されなかった領域は、ドリフト領域21となる。次に、工程S30として、トレンチ形成工程が実施される。この工程S30では、図5を参照して、基板30の一方の主表面30Aに開口するトレンチ15が基板30に形成される。具体的には、トレンチ15は、側壁面15Aがソース領域23と、ボディ領域22と、ドリフト領域21とに亘るようにソース領域23とボディ領域22とを貫通し、底面15Bがドリフト領域21に位置するように形成される。この工程S30において、たとえばRIEReactiveIonEtchingなどのドライエッチング、または、たとえば塩素ガスなどのハロゲン系ガスを用いた熱エッチング、あるいはこれらを組み合わせたエッチング方法により、トレンチ15が基板30に形成されてもよい。具体的には、たとえば基板30の主表面30A上に、二酸化珪素SiO2からなるマスク層図示しないを形成し、RIEにより予備エッチングを実施した後、さらに熱エッチングを実施することにより、トレンチ15が基板30に形成されてもよい。また、この工程S30において、熱エッチングを含むエッチング方法を用いてトレンチ15を基板30に形成することにより、互いに対向する側壁面15Aの面方位のばらつきを低減することができる。その結果、後述するゲート酸化膜形成工程S60において、側壁面15Aを含む領域に形成される酸化膜の膜厚のばらつきを低減することができる。また、この工程S30において、トレンチ15は、側壁面15Aと{0001}面とのなす角が40°以上70°以下となるように形成されてもよい。このように、{0001}面とのなす角が上記範囲である側壁面15Aを形成し、側壁面15Aに沿ってチャネル領域を形成することにより、高いチャネル移動度を有するMOSFET1図1参照を製造することができる。また、この工程S30において、トレンチ15は、側壁面15Aと底面15Bとを含むU型トレンチとして形成されてもよいが、これに限られるものではない。たとえば、トレンチ15は、底面15Bを含まず、側壁面15Aのみを含むV型トレンチとして形成されてもよい。次に、工程S40として、コンタクト領域形成工程が実施される。この工程S40では、図6を参照して、ソース領域23に、たとえばAlイオンを注入することにより、ボディ領域22に接触しつつソース領域23に隣接するコンタクト領域24が形成される。次に、工程S50として、活性化アニール工程が実施される。この工程S50では、基板30を加熱することにより、上記工程S20およびS40において導入された不純物を活性化する。これにより、不純物が導入された領域において所望のキャリアが生成する。次に、工程S60として、ゲート酸化膜形成工程が実施される。この工程S60では、図7を参照して、酸素を含む雰囲気中において、基板30を加熱することにより、トレンチ15の表面、すなわち側壁面15Aおよび底面15B、ならびに基板30の主表面30Aを含む領域に亘り酸化膜40が形成される。酸化膜40としては、たとえば二酸化珪素SiO2からなるものが形成される。酸素を含む雰囲気とは、酸素ガスのみを含む雰囲気であってもよいし、たとえばアルゴンなどの希ガスと酸素ガスとの混合ガスや、N2O、NO、NO2、POCl3、SO2およびSO4などの酸化性ガスを含む雰囲気であってもよい。この工程S60では、1250°C以上の温度で基板30が加熱される。また、好ましくは1300°C以上の温度で基板30が加熱される。これにより、酸化膜40の膜厚のトレンチ15表面の面方位に対する依存性を一層効果的に低減することができる。また、この工程S60では、1400°C以下の温度で基板30が加熱されてもよい。このように、工程S60は、1250°C以上1400°C以下という製造装置の耐久性などが考慮された適切な温度で実施することができる。次に、工程S70として、窒素原子導入工程が実施される。この工程S70では、窒素原子を含むガスを含有する雰囲気中において基板30を加熱することにより、酸化膜40と基板30を構成する炭化珪素との界面を含む領域に窒素原子が導入される。この工程S70は必須の工程ではないが、これを実施することにより、酸化膜40と基板30を構成する炭化珪素との界面を含む領域に存在する界面準位を低減することができる。そのため、界面準位の存在に起因したチャネル移動度の低下を抑制することができる。窒素原子を含むガスとしては、たとえばNO一酸化炭素、NO2二酸化窒素およびN2O亜酸化窒素などが用いられてもよい。次に、工程S80として、ゲート電極形成工程が実施される。この工程S80では、図8を参照して、たとえばLPCVDLowPressureChemicalVaporDeposition法により、トレンチ15内にポリシリコン膜が形成される。これにより、トレンチ15の表面を含む領域に形成された酸化膜40に接触するようにゲート電極41が形成される。次に、工程S90として、層間絶縁膜形成工程が実施される。この工程S90では、図9を参照して、たとえばPPlasma-CVD法により、絶縁体であるSiO2からなる層間絶縁膜50が、酸化膜40と共にゲート電極41を取囲むように形成される。次に、工程S100として、オーミック電極形成工程が実施される。この工程S100では、図9を参照して、まず、ソース電極60を形成すべき領域において、層間絶縁膜50および酸化膜40が除去され、ソース領域23およびコンタクト領域24が露出した状態になる。そして、当該領域において、たとえばNiからなる膜が形成される。一方、炭化珪素基板10において、ドリフト領域21が形成される側とは反対側の主表面10B上に、たとえばNiからなる膜が形成される。その後、合金加熱処理が施され、上記Niからなる膜の少なくとも一部がシリサイド化されることにより、ソース電極60およびドレイン電極70がそれぞれ形成される。次に、工程S110として、配線形成工程が実施される。この工程S110では、図9および図1を参照して、たとえば蒸着法により導電体であるAlからなるソース配線61が、層間絶縁膜50およびソース電極60を覆うように形成される。一方、たとえばAlからなる裏面保護電極71が、ドレイン電極70を覆うように形成される。以上の工程S10~S110を実施することによりMOSFET1が製造され、本実施の形態に係る半導体装置の製造方法が完了する。以上のように、本実施の形態に係る半導体装置の製造方法においては、1250°C以上という適切な温度で基板30が加熱されることにより、基板30に形成されたトレンチ15表面を含む領域に酸化膜40が形成される。そのため、形成される酸化膜40の膜厚のトレンチ15表面の面方位に対する依存性が低減される。その結果、トレンチ15表面の面方位にばらつきがあった場合でも、目的の膜厚に近い酸化膜40を形成することができる。このように、本実施の形態に係る半導体装置の製造方法によれば、トレンチ15表面を含む領域に所望の膜厚の酸化膜40を安定に形成することにより、所望の閾値電圧などの特性を有するMOSFET1を安定に製造することができる。上記実施の形態においては、トレンチゲート型のMOSFETの製造方法について説明したが、本発明の半導体装置の製造方法はこれに限られるものではない。本発明の半導体装置の製造方法は、たとえばトレンチゲート型のIGBTInsulatedGateBipolarTransistorの製造方法など、トレンチ表面を含む領域に熱酸化膜を形成する工程を含む半導体装置の製造方法において広く用いることができる。半導体装置の製造方法における酸化膜の安定的な形成についての本発明の効果を確認する実験を行なった。具体的には、上記本実施の形態に係る半導体装置の製造方法を用いて、トレンチゲート型のMOSFETを製造した。酸化膜の形成においては、酸素雰囲気中において、1350°Cで20分間加熱することにより、トレンチ表面を含む領域に酸化膜を形成した。そして、製造されたMOSFETの断面構造を、BF-STEMBlightField-ScannningTransmissionElectronMicroscopeにより観察し、得られたBF-STEM写真より、MOSFETのトレンチ表面を含む領域に形成された酸化膜の膜厚を調査した。上記実験結果について、図10に基づいて説明する。図10は、上記実験において製造されたMOSFETのトレンチ表面を含む領域の断面構造を示すBF-STEM写真である倍率50000倍。図10より明らかなように、側壁面15Aと底面15Bとでは面方位が大きく異なるにも関わらず、酸化膜40は、それぞれ0.05μm程度の膜厚で形成されていた。このことから、本発明の半導体装置の製造方法においては、酸化膜の形成における酸化速度の面方位依存性が低減され、所望の膜厚の酸化膜を安定に形成することができることが確認された。次に、半導体装置の製造方法における酸化膜の安定的な形成についての本発明の効果をより詳細に確認する実験を行なった。具体的には、上記本実施の形態に係る半導体装置の製造方法を用いて、トレンチゲート型のMOSFETを製造した。トレンチを形成する工程では、底面が000-1面、側壁面が0-33-8面となるように、トレンチを基板に形成した。また、酸化膜を形成する工程では、酸素を含む雰囲気中において、1200°C、1250°C、1300°C、1350°Cおよび1400°Cの温度で20分間加熱することにより、トレンチの側壁面および底面を含む領域に酸化膜を形成した。そして、側壁面および底面を含む領域に形成された酸化膜の膜厚を評価し、酸化膜の膜厚に対する基板の加熱温度による影響を調査した。表1には、側壁面および底面を含む領域に形成された酸化膜の膜厚に対する基板の加熱温度の影響を示す。また、表2には、側壁面および底面を含む領域に形成された酸化膜の膜厚比に対する基板の加熱温度の影響を示す。ここで、上記膜厚比とは、側壁面を含む領域に形成された酸化膜の膜厚に対する底面を含む領域に形成された酸化膜の膜厚の比率を意味している。上記実験結果について、図11および図12に基づいて説明する。図11は、側壁面および底面を含む領域に形成された酸化膜の膜厚に対する基板の加熱温度の影響を示してる。また、図12は、側壁面および底面を含む領域に形成された酸化膜の膜厚比に対する基板の加熱温度の影響を示している。図11および表1から明らかなように、加熱温度が高くなるに従い、酸化膜の膜厚差はより小さくなった。また、図12および表2から明らかなように、加熱温度が1200°Cの場合には、酸化膜の膜厚比が50以下であったのに対し、加熱温度を1250°C以上とすることにより、酸化膜の膜厚比は50以上となった。このことから、本発明の半導体装置の製造方法においては、酸化膜の形成における基板の加熱温度を1250°C以上とすることにより、好ましくは1300°C以上とすることにより、酸化膜の形成における酸化速度の面方位依存性が低減され、所望の膜厚の酸化膜を安定に形成することができることが確認された。今回開示された実施の形態および実施例はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味、および範囲内でのすべての変更が含まれることが意図される。