"半導体で構成され、互いに反対側を向く第1および第2の面を有する基板と、前記第1の面と前記第2の面とを貫通するように前記基板に対して形成されたトレンチに成膜されたゲート絶縁膜と、前記ゲート絶縁膜を介して前記トレンチ内に、前記基板の前記第2の面側に露出するように埋め込まれたゲート電極とを備え、前記基板の前記第2の面から、前記ゲート電極の前記第2の面側の先端面までの間に段差が形成されている固体撮像素子。前記基板の前記第2の面よりも、前記ゲート電極および前記ゲート絶縁膜の前記第2の面側の先端面が突出することで前記段差が構成される請求項1に記載の固体撮像素子。前記基板の前記第2の面よりも、前記ゲート電極の前記第2の面側の先端面が窪まることで前記段差が構成される請求項1に記載の固体撮像素子。前記基板の前記第2の面、および、前記ゲート電極の前記第2の面側の先端面よりも前記ゲート絶縁膜が突出することで前記段差が構成される請求項1に記載の固体撮像素子。前記第1または第2の面に沿った面方向に配置される複数の画素ごとに設けられるフォトダイオードをさらに備え、前記複数の画素ごとに、前記ゲート電極が前記フォトダイオードを囲うように形成される請求項1に記載の固体撮像素子。前記第1または第2の面に沿った面方向に配置される複数の画素単位で、前記基板内の深さの異なる複数個所に配置されたフォトダイオードをさらに備え、前記ゲート電極は前記フォトダイオードごとに設けられ、それらの前記ゲート電極のうちの少なくとも1つの前記ゲート電極が、前記段差が形成される構成である請求項1に記載の固体撮像素子。前記基板の前記第2の面側に配置され、前記ゲート電極に接続される配線をさらに備える請求項1に記載の固体撮像素子。前記基板の前記第2の面に、前記基板に接する反射防止膜をさらに備える請求項1に記載の固体撮像素子。前記反射防止膜は、シリコン、アルミニウム、ハフニウム、タンタル、チタン、ランタンの酸化物絶縁膜である請求項8に記載の固体撮像素子。前記ゲート絶縁膜は、酸化シリコン膜または酸化窒化シリコンである請求項1に記載の固体撮像素子。前記ゲート電極はPDASPhosphorusDopedAmorphousSilicon、アルミニウム、タングステン、チタン、コバルト、ハフニウム、またはタンタルである請求項1に記載の固体撮像素子。前記配線は、アルミニウム、タングステン、チタン、コバルト、ハフニウム、またはタンタル、あるいは、シリサイド材料を含む金属材料である請求項7に記載の固体撮像素子。前記配線は、ITO,ZnO,In2O3,SnO2、またはグラフェンを含み透過性を有する導電膜である請求項7に記載の固体撮像素子。半導体で構成され、互いに反対側を向く第1および第2の面を有する基板と、前記第1の面と前記第2の面とを貫通するように前記基板に対して形成されたトレンチに成膜されたゲート絶縁膜と、前記ゲート絶縁膜を介して前記トレンチ内に、前記基板の前記第2の面側に露出するように埋め込まれたゲート電極とを有し、前記基板の前記第2の面から、前記ゲート電極の前記第2の面側の先端面までの間に段差が形成されている固体撮像素子を備える電子機器。半導体で構成され、互いに反対側を向く第1および第2の面を有する基板の前記第1の面と前記第2の面とを貫通するように前記基板に対して形成されたトレンチに、ゲート絶縁膜を成膜し、前記ゲート絶縁膜を介して前記トレンチ内に、前記基板の前記第2の面側に露出するようにゲート電極を埋め込み、前記基板の前記第2の面から、前記ゲート電極の前記第2の面側の先端面までの間に段差を形成するステップを含む固体撮像素子の製造方法。上述したように、従来の貫通縦型トランジスタの構成では、半導体基板とゲート電極との間でゲートリーク電流が発生する。これにより、貫通縦型トランジスタの先端部分にキャリアが大量に発生してしまい、電荷蓄積時や電荷転送時にキャリアがフォトダイオードに流れ込むことで、白点または暗電流が発生するなど、画素特性が低下することがあった。本発明は、このような状況に鑑みてなされたものであり、より良好な画素特性を備えることができるようにするものである。本発明の一側面の固体撮像素子は、半導体で構成され、互いに反対側を向く第1および第2の面を有する基板と、前記第1の面と前記第2の面とを貫通するように前記基板に対して形成されたトレンチに成膜されたゲート絶縁膜と、前記ゲート絶縁膜を介して前記トレンチ内に、前記基板の前記第2の面側に露出するように埋め込まれたゲート電極とを備え、前記基板の前記第2の面から、前記ゲート電極の前記第2の面側の先端面までの間に段差が形成されている。本発明の一側面の電子機器は、半導体で構成され、互いに反対側を向く第1および第2の面を有する基板と、前記第1の面と前記第2の面とを貫通するように前記基板に対して形成されたトレンチに成膜されたゲート絶縁膜と、前記ゲート絶縁膜を介して前記トレンチ内に、前記基板の前記第2の面側に露出するように埋め込まれたゲート電極とを有し、前記基板の前記第2の面から、前記ゲート電極の前記第2の面側の先端面までの間に段差が形成されている固体撮像素子を備える。本発明の一側面の固体撮像素子の製造方法は、半導体で構成され、互いに反対側を向く第1および第2の面を有する基板の前記第1の面と前記第2の面とを貫通するように前記基板に対して形成されたトレンチに、ゲート絶縁膜を成膜し、前記ゲート絶縁膜を介して前記トレンチ内に、前記基板の前記第2の面側に露出するようにゲート電極を埋め込み、前記基板の前記第2の面から、前記ゲート電極の前記第2の面側の先端面までの間に段差を形成するステップを含む。本発明の一側面においては、半導体で構成され、互いに反対側を向く第1および第2の面を有する基板の第1の面と第2の面とを貫通するように基板に対して形成されたトレンチにゲート絶縁膜が成膜される。また、ゲート絶縁膜を介してトレンチ内に、基板の第2の面側に露出するようにゲート電極が埋め込まれる。そして、基板の第2の面から、ゲート電極の第2の面側の先端面までの間に段差が形成されている。本発明の一側面によれば、より良好な画素特性を備えることができる。以下、本発明を適用した具体的な実施の形態について、図面を参照しながら詳細に説明する。図3は、本発明を適用した固体撮像素子の第1乃至第3の実施の形態の構成例を示す断面図である。図3Aには、第1の実施の形態である固体撮像素子21Aが示されており、図3Bには、第2の実施の形態である固体撮像素子21Bが示されており、図3Cには、第3の実施の形態である固体撮像素子21Cが示されている。また、図3の上側が、固体撮像素子の表面側とされ、図3の下側が固体撮像素子の裏面側とされる。図3Aに示すように、固体撮像素子21Aは、半導体基板22、PD23、FD24、ゲート絶縁膜25A、ゲート電極26A、反射防止膜27A、酸化膜28Aを有して構成される。また、固体撮像素子21Aでは、光電変換によりPD23に蓄積された電荷が、ゲート電極26Aに電圧を印加することでFD24に転送される構造で貫通縦型トランジスタ29Aが構成されている。また、固体撮像素子21Aにおいて、半導体基板22は、例えば、半導体で構成された薄いシリコン製の基板であり、図3において、上側が半導体基板22の表面側第1の面側とされ、下側が半導体基板22の裏面側第2の面側とされる。PD23は、固体撮像素子21Aの面方向に沿って配置される複数の画素ごとに設けられ、半導体基板22の表面側から見て深い位置に配置され、固体撮像素子21Aの裏面側から照射される光により光電変換を行う。FD24は、半導体基板22の表面側に形成され、FD24には、PD23で光電変換されて蓄積されていた電荷が転送される。ゲート絶縁膜25Aは、半導体基板22とゲート電極26Aとの間を絶縁するための膜であり、ゲート電極26Aは、PD23からFD24への電荷の転送を制御する電極である。また、反射防止膜27Aは、固体撮像素子21Aに照射された光の反射を軽減して、半導体基板22内への光の透過率を増加させるための膜であり、酸化膜28Aは、半導体基板22の裏面側を絶縁するための膜である。そして、固体撮像素子21Aでは、図2に示した固体撮像素子11’と異なり、ゲート絶縁膜25Aおよびゲート電極26Aが半導体基板22の裏面側の面よりも突出するように、貫通縦型トランジスタ29Aの裏面側の先端部分が構成されている。このように、ゲート絶縁膜25Aおよびゲート電極26Aが半導体基板22の裏面側の面よりも突出するように段差を有する構成のため、半導体基板22の裏面に成膜される反射防止膜27Aは、固体撮像素子21Aの裏面に対して凸形状となるように成膜される。つまり、反射防止膜27Aは、半導体基板22の裏面と、ゲート絶縁膜25Aおよびゲート電極26Aの裏面側の先端面とに成膜されるとともに、ゲート絶縁膜25Aの外周面に沿って成膜される。従って、固体撮像素子21Aにおいては、図2に示した固体撮像素子11’においてゲートリーク電流が流れるリーク経路よりも、ゲート絶縁膜25Aの外周面に沿って反射防止膜27Aが成膜される分に応じてリーク経路が長くなる。これにより、固体撮像素子21Aでは、半導体基板22とゲート電極26Aとの間におけるリーク電流の発生を抑制することができる。さらに、図2Cを参照して説明したように、固体撮像素子11’では、半導体基板12とゲート電極16’との間に挟み込まれるように反射防止膜17が形成されたときには、ゲートリーク電流が流れ易くなっていた。これに対し、固体撮像素子21Aでは、ゲート絶縁膜25Aおよびゲート電極26Aが半導体基板22の裏面側の面よりも突き出すように貫通縦型トランジスタ29Aが構成されている。この構成により、固体撮像素子21Aの製造工程において、半導体基板22とゲート電極26Aとの間に反射防止膜27Aなどが挟み込まれることはなく、固体撮像素子21Aでは、ゲートリーク電流の発生をより確実に抑制することができる。また、図3Bに示すように、固体撮像素子21Bは、半導体基板22、PD23、FD24、ゲート絶縁膜25B、ゲート電極26B、反射防止膜27B、酸化膜28Bを有して構成される。また、固体撮像素子21Bでは、ゲート電極26Bが半導体基板22の裏面側まで貫通しており、貫通縦型トランジスタ29Bが構成されている。なお、以下では、固体撮像素子21Aと共通する部分についての説明は省略する。固体撮像素子21Bにおいて、貫通縦型トランジスタ29Bの裏面側の先端部分は、ゲート絶縁膜25Bが半導体基板22の裏面側の面まで形成されるとともに、ゲート電極26Bが半導体基板22の裏面側の面よりも凹む窪むように段差を有する構成となっている。つまり、固体撮像素子21Bでは、ゲート電極26Bよりもゲート絶縁膜25Bが裏面側に延在するように形成される。このような構成により、固体撮像素子21Bでは、半導体基板22の裏面に成膜される反射防止膜27Bが、固体撮像素子21Bの裏面に対して凹形状となるように成膜される。つまり、反射防止膜27Bは、半導体基板22の裏面およびゲート電極26Bの裏面側の先端面と、ゲート電極26Bの裏面側の先端面とに成膜されるとともに、ゲート絶縁膜25Bの内周面に沿って成膜される。従って、固体撮像素子21Bにおいては、固体撮像素子21Aと同様に、ゲート絶縁膜25Bの内周面に沿って反射防止膜27Bが成膜される分に応じてリーク経路が長くなる。これにより、固体撮像素子21Bでは、半導体基板22とゲート電極26Bとの間でのゲートリーク電流の発生を抑制することができる。また、固体撮像素子21Bの製造工程において、半導体基板22とゲート電極26Bとの間に反射防止膜27Bなどが挟み込まれることはなく、固体撮像素子21Bでは、ゲートリーク電流の発生をより確実に抑制することができる。また、図3Cに示すように、固体撮像素子21Cは、半導体基板22、PD23、FD24、ゲート絶縁膜25C、ゲート電極26C、反射防止膜27C、酸化膜28Cを有して構成される。また、固体撮像素子21Cでは、ゲート電極26Cが半導体基板22の裏面側まで貫通しており、貫通縦型トランジスタ29Cが構成されている。なお、以下では、固体撮像素子21Aと共通する部分についての説明は省略する。固体撮像素子21Cにおいて、貫通縦型トランジスタ29Cの裏面側の先端部分は、ゲート電極26Cが半導体基板22の裏面側の面まで形成されるとともに、ゲート絶縁膜25Cが半導体基板22の裏面側の面よりも突出するように段差を有する構成となっている。つまり、固体撮像素子21Cでは、ゲート絶縁膜25Cが、半導体基板22およびゲート電極26Cの裏面側の面よりも突出するように形成されている。このような構成により、固体撮像素子21Cでは、半導体基板22の裏面に成膜される反射防止膜27Cが、ゲート絶縁膜25Cに沿って円環状に凸形状となるように成膜される。つまり、反射防止膜27Cは、半導体基板22の裏面およびゲート電極26Cの裏面側の先端面と、ゲート電極26Cの裏面側の先端面とに成膜されるとともに、ゲート絶縁膜25Cの外周面および内周面に沿って成膜される。従って、固体撮像素子21Cにおいては、ゲート絶縁膜25Cの外周面および内周面に沿って反射防止膜27Cが成膜される分に応じて、つまり固体撮像素子21Aおよび21Bの2倍程度、リーク経路が長くなる。これにより、固体撮像素子21Cでは、半導体基板22とゲート電極26Cとの間でのゲートリーク電流の発生を、固体撮像素子21Aおよび21Bよりもさらに抑制することができる。また、固体撮像素子21Cの製造工程において、半導体基板22とゲート電極26Cとの間に反射防止膜27Cなどが挟み込まれることはなく、固体撮像素子21Cでは、ゲートリーク電流の発生をより確実に抑制することができる。さらに、固体撮像素子21Cでは、ゲート絶縁膜25Cが、半導体基板22およびゲート電極26Cの裏面側の面よりも突出するように形成されることにより、半導体基板22とゲート電極26Cとの間で電圧が直線状に印加されない構成となっている。つまり、固体撮像素子21Cでは、ゲート絶縁膜25Cが突出することにより、半導体基板22とゲート電極26Cとの間で直線的なリーク経路が発生しないように、反射防止膜27Cおよび酸化膜28Cが形成されている。このように、直線的なリーク経路が発生しない構成であるため、固体撮像素子21Cでは、固体撮像素子21Aまたは21Bよりも、ゲートリーク電流の発生を確実に抑制することができる。例えば、固体撮像素子21Aまたは21Bでは、ゲート絶縁膜25Aまたは25Bがミクロ的に後退してしまった場合には、直線的なリーク経路が発生する恐れがある。これに対し、固体撮像素子21Cでは、ゲート絶縁膜25Cが十分に突出しているため、直線的なリーク経路が発生することがなく、ゲートリーク電流の発生を確実に抑制することができる。なお、以下適宜、ゲート絶縁膜25A乃至25C、ゲート電極26A乃至26C、反射防止膜27A乃至27C、酸化膜28A乃至28C、および貫通縦型トランジスタ29A乃至29Cについて、それぞれを区別する必要がない場合、ゲート絶縁膜25、ゲート電極26、反射防止膜27、酸化膜28、および貫通縦型トランジスタ29と称する。ここで、ゲート絶縁膜25、ゲート電極26、反射防止膜27、および酸化膜28を構成する素材について説明する。ゲート絶縁膜25は、シリコンを熱酸化させた酸化シリコン膜、酸化窒化シリコン、または、高誘電体絶縁膜である。高誘電体絶縁膜としては、酸化ハフニウムや、ハフニアシリケート、窒素添加ハフニウムアルミネート、酸化タンタル、二酸化チタン、酸化ジルコニウム、酸化プラセオジム、酸化イットリウムなどが使用される。ゲート電極26は、PDASPhosphorusDopedAmorphousSiliconなどのドープされたシリコン材料、または、アルミニウムや、タングステン、チタン、コバルト、ハフニウム、タンタルなどの金属材料により構成される。反射防止膜27は、アルミニウム、タンタル、ハフニウム、チタン、ランタンなどの酸化物絶縁膜であり、他の負の固定電荷を有する絶縁膜を用いることもできる。負の固定電荷を有する絶縁膜には、酸化ハフニウム、酸化タンタル、酸化アルミニウム、酸化ジルコニウム、もしくは酸化チタンを用いることができる。酸化膜28は、HDPHighDensityPlasma酸化膜などの堆積酸化膜である。次に、図4および図5を参照して、貫通縦型トランジスタ29を備えた固体撮像素子の変形例について説明する。また、図4および図5では、固体撮像素子の平面図が上側に示されており、平面図に示されている一点鎖線における断面図が下側に示されている。なお、図4および図5では、FD24、ゲート絶縁膜25、反射防止膜27、および酸化膜28の図示は省略されている。図4Aには、第1の変形例である固体撮像素子21-1が示されている。固体撮像素子21-1では、ゲート電極26-1が円柱形状で形成されている。図4Bには、第2の変形例である固体撮像素子21-2が示されている。固体撮像素子21-2では、ゲート電極26-2がPD23の一辺に沿って細長い角柱形状で形成されている。つまり、固体撮像素子21-2では、PD23から電荷を転送する際の転送ゲート面積が広くなるように、ゲート電極26-2が形成されている。これにより、電荷の転送効率を向上させることができる。図4Cには、第3の変形例である固体撮像素子21-3が示されている。固体撮像素子21-3では、ゲート電極26-3がPD23の外周を囲うように、平面的に見てロ字形状で形成されている。つまり、PD23は画素ごとに設けられており、固体撮像素子21-3においては、ゲート電極26-3が、PD23を囲うように形成されることで、画素を分離させる機能を備える。さらに、固体撮像素子21-3では、PD23から電荷を転送する際の転送ゲート面積が広くなるので、電荷の転送効率を向上させることができる。図5Aには、第4の変形例である固体撮像素子21-4が示されている。固体撮像素子21-4では、2つのPD23aおよび23bが異なる深さで半導体基板22内に配置されている。そして、固体撮像素子21-4では、PD23aの電荷を転送する貫通縦型トランジスタ29-4aを構成するゲート電極26-4a、および、PD23bの電荷を転送する貫通縦型トランジスタ29-4bを構成するゲート電極26-4bが設けられている。図5Bには、第5の変形例である固体撮像素子21-5が示されている。固体撮像素子21-5では、2つのPD23aおよび23bが異なる深さで半導体基板22内に配置されている。そして、固体撮像素子21-5では、PD23aの電荷を転送する縦型トランジスタ29-5aを構成するゲート電極26-5a、および、PD23bの電荷を転送する貫通縦型トランジスタ29-5bを構成するゲート電極26-5bが設けられている。このように、固体撮像素子21では、複数図5の例では2つのPD23を、単一画素内において、半導体基板22に入射する光の光吸収係数の波長依存性に対応した深さに配置することができる。そして、それぞれのPD23に対応して複数の貫通縦型トランジスタ29が設けられる。このとき、複数の貫通縦型トランジスタ29のうちの少なくとも一部が、図3を参照して説明したように、半導体基板22の裏面側の面から突出した構成となっていればよい。つまり、図5Aの固体撮像素子21-4では、貫通縦型トランジスタ29-4aおよび29-4bの両方とも先端部分が半導体基板22の裏面側の面から突出している。これに対し、図5Bの固体撮像素子21-5では、貫通縦型トランジスタ29-5aの先端部分だけが半導体基板22の裏面側の面から突出している。このように、固体撮像素子21では、PD23の構成などに応じて、貫通縦型トランジスタ29の深さを適宜調整することができる。なお、図4および図5に示した固体撮像素子21の変形例には、ゲート電極26が半導体基板22の裏面側の面から突出する構造、即ち、図3Aに示した貫通縦型トランジスタ29Aの構造が示されているが、これに限られるものではない。つまり、固体撮像素子21の変形例それぞれに対して、貫通縦型トランジスタ29Bまたは29Cの構造をそれぞれ適用することができる。次に、図6を参照して、固体撮像素子21の製造工程について説明する。第1の工程では、第1導電型である、例えば、p型の半導体基板22に、貫通縦型トランジスタ29を形成するためのトレンチが形成される。なお、図示しないが、半導体基板22にトレンチを形成する工程の前に、PD23が形成されている。PD23は、半導体基板22に入射する光の光吸収係数の波長依存性に対応した深さに、第2導電型であるn型の半導体領域と第1導電型であるp型の半導体領域とを、イオン注入法によって交互に複数積層することにより形成される。また、それぞれの画素は、第1導電型である半導体基板22によって分離される。第2の工程では、半導体基板22の表面と、第1の工程で形成されたトレンチの内部にゲート絶縁膜25が形成される。例えば、ゲート絶縁膜25は、シリコンを熱酸化させた酸化シリコン膜、酸化窒化シリコン、高誘電体絶縁膜である。また、高誘電体絶縁膜としては、酸化ハフニウム、ハフニアシリケート、窒素添加ハフニウムアルミネート、酸化タンタル、二酸化チタン、酸化ジルコニウム、酸化プラセオジム、酸化イットリウムなどである。第3の工程では、トレンチの内部にゲート絶縁膜25を介してゲート電極26となる材料が埋め込まれる。ここで、ゲート電極26となる材料としては、PDASPhosphorusDopedAmorphousSiliconなどのドープされたシリコン材料、または、アルミニウムや、タングステン、チタン、コバルト、ハフニウム、タンタルなどの金属材料が用いられる。第4の工程では、ゲート電極26を形成する領域に対応したレジストマスク図示せずが形成され、このレジストをマスクとして異方性エッチングによりゲート電極26が加工される。その後、ゲート電極26と半導体基板22の界面準位を終端するため、塩素雰囲気中でアニール処理が施される。第5の工程では、半導体基板22の表面に酸化膜や窒化膜などが堆積されて、その後に等方性エッチングが行われることで、サイドウォール30が形成される。なお、サイドウォール30の形成後、通常の固体撮像素子と同様に、半導体基板22の表面側に層間絶縁膜を伴った複数の配線層図示せずが形成される。さらに、半導体基板22の表面側の最上層に、半導体基板22を支持する半導体基板図示せずが接合される。第6の工程では、例えば、半導体基板22の裏面側を研磨することで、ゲート電極26の裏面側の先端部分が、半導体基板22の裏面側の面に露出する所望の膜厚となるような薄膜加工が行われる。例えば、半導体基板22の厚みは、01μm~100μm程度、より好ましくは、1μm~10μm程度とされる。第7の工程では、半導体基板22およびゲート電極26をエッチバックさせる溶液、例えば、水酸化アンモニウムと過酸化水素水の水溶液であるSC1溶液により、半導体基板22の裏面側の面、および、ゲート電極26の裏面側の先端面を後退させる。このように、半導体基板22の裏面側の面、および、ゲート電極26の裏面側の先端面が後退することで、ゲート絶縁膜25が突出することになる。ここで、ゲート絶縁膜25は、例えば、01nmから300nm程度で突出される。なお、ゲート絶縁膜25を突出させる処理は、CMPChemicalMechanicalPolishingにより行ってもよい。第8の工程では、反射防止膜27が半導体基板22の裏面側に堆積される。また、反射防止膜27を成膜した後、酸化膜28図3が堆積される。反射防止膜27は、アルミニウム、タンタル、ハフニウム、チタン、ランタンなどの酸化物絶縁膜であり、反射防止膜27には、他の負の固定電荷を有する絶縁膜を用いることもできる。負の固定電荷を有する絶縁膜には、酸化ハフニウム、酸化タンタル、酸化アルミニウム、酸化ジルコニウム、もしくは酸化チタンを用いることができる。なお、反射防止膜27は、例えば、ALDAtomicLayerDepositionで成膜した後、HDPHighDensityPlasmaで膜厚を厚くしてもよい。さらに、第8の工程の後、半導体基板22の内部に光を照射させない領域に遮光膜図示せずが堆積される。遮光膜は、例えば、タングステンや、チタン、アルミニウムなどにより形成される。さらに、平坦化膜、カラーフィルタおよびオンチップマイクロレンズそれぞれ図示せずが順次形成される。このような製造工程により、図3Cに示したような、ゲート絶縁膜25Cが半導体基板22の裏面側の面よりも突出して形成された構造の貫通縦型トランジスタ29Cを形成することができる。次に、図7を参照して、固体撮像素子21の他の製造工程について説明する。なお、この製造工程は、半導体基板22として、SOISiliconOnInsulator基板を用いる点において、図6で説明した製造工程と異なっている。第1の工程では、第1導電型である、例えば、p型の半導体基板22に、貫通縦型トランジスタ29を形成するためのトレンチが形成される。このとき、トレンチは、SOI基板のBOX層31まで到達するように加工される。なお、トレンチを形成するために半導体基板22の表面に形成されたマスクを除去する際に、トレンチの先端側に存在するBOX層31の一部が後退する。これにより、図7に示すように、トレンチの先端側においてBOX層31の一部に空間が形成される。なお、図示しないが、半導体基板22にトレンチを形成する工程の前に、PD23が形成されている。PD23は、半導体基板22に入射する光の光吸収係数の波長依存性に対応した深さに、第2導電型であるn型の半導体領域と第1導電型であるp型の半導体領域とを、イオン注入法によって交互に複数積層することにより形成される。また、それぞれの画素は、第1導電型である半導体基板22によって分離される。その後、第2乃至第5の工程が行われる。なお、第2乃至第5の工程は、図6で説明した第2乃至第5の工程と同様であり、その説明は省略する。そして、第6の工程では、半導体基板22に対して薄膜加工が行われる。この薄膜加工は、半導体基板22のBOX層31よりも裏面側図7の下側にある半導体基板を研磨により除去した後、BOX層31を、ウェットエッチングまたはドライエッチングにより除去することにより行われる。なお、BOX層31の除去にCMPChemicalMechanicalPolishingを用いてもよく、これらの加工方法を組み合わせて用いてもよい。その後、第7および第8の工程が行われる。なお、第7および第8の工程は、図6で説明した第7および第8の工程と同様であり、その説明は省略する。以上のような工程により、貫通縦型トランジスタ29を有する固体撮像素子21が製造される。そして、貫通縦型トランジスタ29の先端部分において、半導体基板22の裏面側の面からゲート電極26の裏面側の先端面までの間に段差が形成されることになる。つまり、図3Aの固体撮像素子21Aの構成では、ゲート絶縁膜25Aおよびゲート電極26Aが半導体基板22の裏面側の面よりも突出することにより段差が形成される。また、図3Bの固体撮像素子21Bの構成では、ゲート絶縁膜25Bが半導体基板22の裏面側の面まで形成されるとともに、ゲート電極26Bが半導体基板22の裏面側の面よりも凹むように形成されることにより段差が形成される。また、図3Cの固体撮像素子21Cの構成では、ゲート電極26Cが半導体基板22の裏面側の面まで形成されるとともに、ゲート絶縁膜25Cが半導体基板22の裏面側の面よりも突出するように形成されることにより段差が形成される。このような段差が形成されることにより、半導体基板22とゲート電極26との間の電界が強い領域と、反射防止膜27や酸化膜28などの裏面工程で成膜される膜との間に段差に応じた間隔が設けられることになる。さらに、この製造工程では、半導体基板22とゲート電極26との間に反射防止膜27などが挟み込まれることは回避される。従って、固体撮像素子21では、ゲートリーク電流の発生を抑制することができる。また、このような構成の貫通縦型トランジスタ29を適用した固体撮像素子21は、ゲートリーク電流に起因した白点または暗電流が発生することはなく、安定した画素特性を得ることができる。また、プロセスばらつきに対するマージンが向上し、画素どうしの特性にばらつきが発生することもない。従って、固体撮像素子21では、より良好な画像を得ることができる。図8には、第6の変形例である固体撮像素子21-6が示されている。固体撮像素子21-6では、ゲート絶縁膜25-6が、半導体基板22およびゲート電極26-6の裏面側の面よりも突出して形成される構成となっている。そして、固体撮像素子21-6では、半導体基板22とゲート電極26-6との絶縁性を確保しながら、半導体基板22の裏面側に配設された金属材料32とゲート電極26-6とが接続される。金属材料32は、ゲート電極26-6に電気的に接続される配線であり、ゲート電極26-6を介して金属材料32に電圧が印加されたり、金属材料32を介してゲート電極26-6に電圧が印加されたりする。例えば、固体撮像素子21-6では、金属材料32の裏面側に、さらに異種材料や構造が積層される構成が想定される。具体的には、金属材料32の裏面側に、光電変換膜を挟み込むように上部透明電極および下部透明電極が配置された構造が積層された構成において、ゲート電極26-6および金属材料32を介して、上部透明電極に電圧を印加するとともに下部透明電極の電圧を固定することで、光電変換膜で発生した電荷が基板に転送される。また、金属材料32は、PD23に対応して開口するように形成され、半導体基板22に対して光を照射させない領域を遮光する遮光膜としての機能も備える。また、金属材料32は、アルミニウムや、タングステン、チタン、コバルト、ハフニウム、タンタル、各種のシリサイド材料などにより構成される。なお、遮光性の必要がない場合には、金属材料32に替えて、ゲート電極26-6に電気的に接続される配線として、透過性のある導電膜図示せずを採用してもよい。この透過性のある導電膜は、ITOや、ZnO,In2O3,SnO2,グラフェンなどにより構成される。図9には、第7の変形例である固体撮像素子21-7と、その製造工程の一部が示されている。固体撮像素子21-7は、図7の製造工程で説明したSOI基板により製造される。図7を参照して説明したように、第1乃至第5の工程が行われて、図9の左側に示すように、半導体基板22に形成されたトレンチの内部にゲート電極26-7が埋め込まれる。このとき、上述したように、トレンチの先端側においてBOX層31の一部に空間が形成されており、その空間内にゲート電極26-7の先端部分26-7Aが充填されることになる。このような状態から薄膜加工を行うときに、ゲート電極26-7の裏面側の先端に形成された先端部分26-7Aが削除されずに、先端部分26-7Aが残るようにBOX層31が除去される。また、このとき、ゲート絶縁膜25-7の裏面側の先端においても、フランジ部25-7Aが形成されるようにBOX層31が除去される。そして、半導体基板22の裏面側に反射防止膜27-7が成膜され、酸化膜28-7が製膜される。その後、反射防止膜27-7および酸化膜28-7にゲート電極26-7まで貫通するような貫通穴が形成されて、ゲート電極26-7の先端部分26-7Aと接続するように金属材料32が配設される。このように、ゲート電極26-7に形成された先端部分26-7Aを利用することで、裏面側から見たときに、ゲート電極26-7の面積よりも先端部分26-7Aの面積が広く、金属材料32を接続する際の配線作業を容易に行うことができる。また、上述したような固体撮像素子21は、例えば、デジタルスチルカメラやデジタルビデオカメラなどの撮像システム、撮像機能を備えた携帯電話機、または、撮像機能を備えた他の機器といった各種の電子機器に適用することができる。図10は、電子機器に搭載される撮像装置の構成例を示すブロック図である。図10に示すように、撮像装置101は、光学系102、シャッタ装置103、撮像素子104、駆動回路105、信号処理回路106、モニタ107、およびメモリ108を備えて構成され、静止画像および動画像を撮像可能である。光学系102は、1枚または複数枚のレンズを有して構成され、被写体からの像光入射光を撮像素子104に導き、撮像素子104の受光面センサ部に結像させる。シャッタ装置103は、光学系102および撮像素子104の間に配置され、駆動回路105の制御に従って、撮像素子104への光照射期間および遮光期間を制御する。撮像素子104としては、上述したような実施の形態および変形例の固体撮像素子21のいずれかが適用される。撮像素子104には、光学系102およびシャッタ装置103を介して受光面に結像される像に応じて、一定期間、信号電荷が蓄積される。そして、撮像素子104に蓄積された信号電荷は、駆動回路105から供給される駆動信号タイミング信号に従って転送される。駆動回路105は、撮像素子104の転送動作、および、シャッタ装置103のシャッタ動作を制御する駆動信号を出力して、撮像素子104およびシャッタ装置103を駆動する。信号処理回路106は、撮像素子104から出力された信号電荷に対して各種の信号処理を施す。信号処理回路106が信号処理を施すことにより得られた画像画像データは、モニタ107に供給されて表示されたり、メモリ108に供給されて記憶記録されたりする。このように構成されている撮像装置101では、撮像素子104として、上述したように画素特性が良好な固体撮像素子21を適用することにより、画質を向上させることができる。なお、上述した実施の形態では、固体撮像素子21として、裏面照射型のCMOS型固体撮像素子が採用された構成例を示しているが、固体撮像素子21の構造は、表面照射型のCMOS型固体撮像素子や、CCD型固体撮像素子などに適用することができる。また、本発明の実施の形態は、上述した実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更が可能である。"