"マトリクス状に配列された画素に対応して、あるいは上記画素の所定数の一群に対応して、同一の絶縁性基板上に設けられた複数のトランジスタ素子を備え、上記複数のトランジスタ素子の少なくとも1つは、酸化物半導体をチャネル層として備えた第1の薄膜トランジスタ素子であり、上記複数のトランジスタ素子の少なくとも他の1つは、非晶質シリコン半導体、微結晶シリコン半導体、またはこれらの半導体を積層した半導体をチャネル層として備えた第2の薄膜トランジスタ素子であり、上記第1の薄膜トランジスタ素子および第2の薄膜トランジスタ素子が、共にボトムゲート型のトランジスタであることを特徴とする回路基板。上記第1の薄膜トランジスタ素子のゲート電極と、上記第2の薄膜トランジスタ素子のゲート電極とが、同一の導電層によって形成されており、かつ、上記第1の薄膜トランジスタ素子のソース電極およびドレイン電極と、上記第2の薄膜トランジスタ素子のソース電極およびドレイン電極とが、同一の導電層によって形成されていることを特徴とする請求項1に記載の回路基板。上記第1の薄膜トランジスタ素子の上記チャネル層とゲート電極との間には、SiO2を主成分とするゲート絶縁膜が挟持され、上記第2の薄膜トランジスタ素子の上記チャネル層とゲート電極との間には、チャネル層側からSiNXを主成分とするゲート絶縁膜およびSiO2を主成分とするゲート絶縁膜が順に積層されて挟持され、かつ、両ゲート絶縁膜に共通するSiO2の層は、同一の層として形成されていることを特徴とする請求項1または2に記載の回路基板。上記第1の薄膜トランジスタ素子の上記チャネル層とゲート電極との間には、チャネル層側からSiO2を主成分とするゲート絶縁膜およびSiNXを主成分とするゲート絶縁膜が順に積層されて挟持され、上記第2の薄膜トランジスタ素子の上記チャネル層とゲート電極との間には、SiNXを主成分とするゲート絶縁膜が挟持され、かつ、両ゲート絶縁膜に共通するSiNXの層は、同一の層として形成されていることを特徴とする請求項1または2に記載の回路基板。上記第1の薄膜トランジスタ素子および第2の薄膜トランジスタ素子は、光センサ回路を構成しており、上記第1の薄膜トランジスタ素子は、上記光センサ回路のセンサ出力の役割を担い、上記第2の薄膜トランジスタ素子は、上記光センサ回路の光センサ素子の役割を担っていることを特徴とする請求項1から4のいずれか1項に記載の回路基板。上記複数のトランジスタ素子の一部となる第1のトランジスタ素子を回路的に保護する保護回路であって、上記複数のトランジスタ素子の一部となる第2のトランジスタ素子を備えた保護回路を含み、上記第1のトランジスタ素子は、上記第1の薄膜トランジスタ素子からなり、上記第2のトランジスタ素子は、上記第2の薄膜トランジスタ素子からなっていることを特徴とする請求項1から5のいずれか1項に記載の回路基板。請求項1から6のいずれか1項に記載の回路基板を備えたことを特徴とする表示装置。チャネル層を形成する半導体の種類が異なる第1の薄膜トランジスタ素子と第2の薄膜トランジスタ素子とを同一の絶縁性基板上に形成する回路基板の製造方法であって、上記絶縁性基板上に形成した同一の導電層のパターニングによって、上記第1および第2の薄膜トランジスタ素子の各ゲート電極を形成する第1の工程と、上記各ゲート電極の上にゲート絶縁膜を形成する第2の工程と、上記第1および第2の薄膜トランジスタ素子の各チャネル層を形成した後、同一の導電層のパターニングによって、上記第1および第2の薄膜トランジスタ素子のソース電極およびドレイン電極を形成する第3の工程とを含んでいることを特徴とする回路基板の製造方法。上記第2の工程は、上記第1の薄膜トランジスタ素子のチャネル層を形成する半導体に適した絶縁性材料を用いて、上記各ゲート電極を被覆する第1の絶縁層を形成する工程と、上記第2の薄膜トランジスタ素子のチャネル層を形成する半導体に適した絶縁性材料を用いて、上記第2の薄膜トランジスタ素子のチャネル層の形成位置に対応した位置において、上記第1の絶縁層上に第2の絶縁層を局所的に形成する工程とを含んでいることを特徴とする請求項8に記載の回路基板の製造方法。上記第2の工程は、上記第2の薄膜トランジスタ素子のチャネル層を形成する半導体に適した絶縁性材料を用いて、上記各ゲート電極を被覆する第1の絶縁層を形成する工程と、上記第1の薄膜トランジスタ素子のチャネル層を形成する半導体に適した絶縁性材料を用いて、上記第1の薄膜トランジスタ素子のチャネル層の形成位置に対応した位置において、上記第1の絶縁層上に第2の絶縁層を局所的に形成する工程とを含んでいることを特徴とする請求項8に記載の回路基板の製造方法。ところが、上記特許文献3および4に開示された構成では、特性の異なるTFTが同一の基板上に設けられているものの、どのTFTもトップゲート型正スタガ型TFTである。したがって、特許文献3および4に開示された構成を、画素に対して表示面とは反対側から表示用の光を照射するバックライトタイプの表示装置に適用した場合、表示用の光が半導体層チャネル層に直接入射するため、TFTのオフ電流が上昇する問題、経時的な特性変化、または劣化を招く問題が生じる。また、特許文献3の回路基板を、例えばタッチパネル機能を持たせた表示装置のように、画像表示のためのバックライトの点灯と、タッチ位置を検出するセンシングとを同時に行うことのできる表示装置に適用した場合、表示用の光は、センシングに対しノイズ光となる。したがって、表示用の光がチャネル層に直接入射しないようにするには、チャネル層の下層に遮光層が必要となるため、製造工程が長くなりコスト高となる。本発明は、上記の問題に鑑みてなされたものであり、その目的は、半導体の種類が異なる複数のTFTが搭載された回路基板の性能を、低コストで充分に発揮させることができる構成と、その製造方法とを提供することにある。本発明に係る回路基板は、マトリクス状に配列された画素に対応して、あるいは上記画素の所定数の一群に対応して、同一の絶縁性基板上に設けられた複数のトランジスタ素子を備え、上記複数のトランジスタ素子の少なくとも1つは、酸化物半導体をチャネル層として備えた第1の薄膜トランジスタ素子であり、上記複数のトランジスタ素子の少なくとも他の1つは、非晶質シリコン半導体、微結晶シリコン半導体、またはこれらの半導体を積層した半導体をチャネル層として備えた第2の薄膜トランジスタ素子であり、上記第1の薄膜トランジスタ素子および第2の薄膜トランジスタ素子が、共にボトムゲート型のトランジスタであることを特徴とする。上記の構成において、酸化物半導体をチャネル層半導体層または活性層ともいうとして備えた第1の薄膜トランジスタ素子は、サイズを大きくせずに高い出力電圧が得られるという第1の特性を備えている。一方、非晶質シリコン半導体、微結晶シリコン半導体、またはこれらの半導体を積層した半導体非酸化物半導体をチャネル層として備えた第2の薄膜トランジスタ素子は、光に対する感度が高く、高抵抗という第2の特性を備えている。したがって、それぞれの特性を活かした電気回路を同一の絶縁性基板上に搭載した回路基板を得ることができる。上記第1の特性を備えた第1の薄膜トランジスタ素子は、サイズを小さく形成できるので、例えば画素のスイッチング素子、あるいは画素または複数画素に対応して設けられた光センサ回路の出力素子などに好適であり、この場合、画素の開口率の低下を抑制することができる。上記第2の特性を備えた第2の薄膜トランジスタ素子は、例えば上記光センサ回路の光センサ素子または上記スイッチング素子を回路的に保護する保護回路を構成する回路素子などとして好適である。第2の薄膜トランジスタ素子を上記光センサ素子に適用した場合には、タッチパネル機能を備えた表示装置に好適な回路基板を構成することができる。この回路基板を、画素に対して表示面とは反対側から表示用の光を照射するバックライトタイプの表示装置に適用した場合、さらに以下の利点を生む。すなわち、表示用の光を各薄膜トランジスタ素子のゲート電極が遮光するので、特に、第1の薄膜トランジスタ素子の特性劣化を、遮光膜を別途設けなくても防止できるという効果が得られる。加えて、第2の薄膜トランジスタ素子を用いたセンシングに対しノイズ光となる表示用の光を、ゲート電極によって遮光することができるという効果も得られる。これにより、遮光層を別途に設ける必要が無いので、半導体の種類が異なる複数の薄膜トランジスタ素子が搭載された回路基板の性能を、低コストで充分に発揮させることができるという効果を奏する。なお、本発明の回路基板に関する構成~については、実施形態の項において後述する。本発明の回路基板の製造方法は、チャネル層を形成する半導体の種類が異なる第1の薄膜トランジスタ素子と第2の薄膜トランジスタ素子とを同一の絶縁性基板上に形成する回路基板の製造方法であって、上記絶縁性基板上に形成した同一の導電層のパターニングによって、上記第1および第2の薄膜トランジスタ素子の各ゲート電極を形成する第1の工程と、上記各ゲート電極の上にゲート絶縁膜を形成する第2の工程と、上記第1および第2の薄膜トランジスタ素子の各チャネル層を形成した後、同一の導電層のパターニングによって、上記第1および第2の薄膜トランジスタ素子のソース電極およびドレイン電極を形成する第3の工程とを含んでいることを特徴とする。上記の構成によれば、回路基板の発明について既に説明したように、高性能の回路基板を安価に製造することができる。なお、ある着目した請求項に記載された構成と、その他の請求項に記載された構成との組み合わせが、その着目した請求項で引用された請求項に記載された構成との組み合わせのみに限られることはなく、本発明の目的を達成できる限り、その着目した請求項で引用されていない請求項に記載された構成との組み合わせが可能である。本発明に係る回路基板は、以上のように、マトリクス状に配列された画素に対応して、あるいは上記画素の所定数の一群に対応して、同一の絶縁性基板上に設けられた複数のトランジスタ素子を備え、上記複数のトランジスタ素子の少なくとも1つは、酸化物半導体をチャネル層として備えた第1の薄膜トランジスタ素子であり、上記複数のトランジスタ素子の少なくとも他の1つは、非晶質シリコン半導体、微結晶シリコン半導体、またはこれらの半導体を積層した半導体をチャネル層として備えた第2の薄膜トランジスタ素子であり、上記第1の薄膜トランジスタ素子および第2の薄膜トランジスタ素子が、共にボトムゲート型のトランジスタであることを特徴とする。それゆえ、半導体の種類が異なる複数の薄膜トランジスタ素子が搭載された回路基板の性能を、低コストで充分に発揮させることができるという効果を奏する。本発明の回路基板の製造方法は、以上のように、絶縁性基板上に形成した同一の導電層のパターニングによって、第1および第2の薄膜トランジスタ素子の各ゲート電極を形成する第1の工程と、上記各ゲート電極の上に絶縁膜を形成する第2の工程と、上記第1および第2の薄膜トランジスタ素子の各チャネル層を形成した後、同一の導電層のパターニングによって、上記第1および第2の薄膜トランジスタ素子のソース電極およびドレイン電極を形成する第3の工程とを含んでいることを特徴とする。それゆえ、高性能の回路基板を安価に製造することができるという効果を奏する。実施の形態1本発明の実施の一形態について図面に基づいて説明すれば、以下のとおりである。但し、この実施の形態に記載されている構成部品の寸法、材質、形状、その相対配置などは、特に特定的な記載がない限り、この発明の範囲をそれのみに限定する趣旨ではなく、単なる説明例に過ぎない。回路基板の基本構成初めに、図1を参照しながら本発明の回路基板1の基本的な構成について説明する。図1は、回路基板1の基本的な構成を概略的に示す断面図である。図1に示すように、回路基板1は、マトリクス状に配列された画素図3参照に対応して、あるいは上記画素の所定数の一群に対応して、同一の絶縁性基板2上に設けられた複数のトランジスタ素子を備えている。その複数のトランジスタ素子の少なくとも1つは、第1の薄膜トランジスタ素子10であり、第1の薄膜トランジスタ素子10は、酸化物半導体をチャネル層半導体層または活性層ともいう11として備えている。なお、第1の薄膜トランジスタ素子10を、以降、酸化物TFT10と呼ぶ。酸化物半導体としては、In-Ga-Zn-Oに代表されるアモルファス酸化物材料が適しており、酸化亜鉛ZnOに代表される多結晶材料を用いることもできる。また、上記複数のトランジスタ素子の少なくとも他の1つは、第2の薄膜トランジスタ素子20である。第2の薄膜トランジスタ素子20は、水素化アモルファスシリコン半導体a-Si:Hをチャネル層21として備え、上記酸化物TFT10とは回路的な役割が異なっている。なお、第2の薄膜トランジスタ素子20を、以降、a-SiTFT20と呼ぶ。上記チャネル層21の構成材料としては、アモルファスシリコン半導体に限られず、微結晶シリコン半導体マイクロクリスタルシリコン半導体、すなわちμc-Si、またはa-Si:Hとμc-Siとを積層した積層半導体を採用することができる。積層半導体は、1層では受光し切れない波長帯域をカバーすることができるため、広い波長帯域に対して高感度の光センサ素子を形成することができる。なお、酸化物TFT10およびa-SiTFT20の細部の構成については、後述する。上記の構成において、酸化物TFT10は、サイズを大きくせずに高い出力電圧が得られる移動度が、a-SiTFTの約20倍ので、画素の開口率の低下を抑制できる反面、光特に可視光に対する感度が低いという第1の特性を備えている。一方、a-SiTFT20は、光に対する感度が高い反面、移動度が低いため出力電圧が低いという第2の特性を備えている。つまり、上記第1の特性を備えた酸化物TFT10と、第2の特性を備えたa-SiTFT20とは、回路的に異なる役割を果たすことができる。したがって、上記の構成によれば、上記異なる役割のそれぞれを活かした電気回路を実装した性能の良い回路基板1を得ることができる。回路基板の応用例-光センサ回路上記回路基板1の一応用例を図3に示す。図3は、液晶表示装置のアクティブマトリクス基板上に形成された複数の画素30および光センサ回路40の回路構成を示す回路図である。このアクティブマトリクス基板が、回路基板1に相当する。その中でも、光センサ回路40に対して、回路基板1の上記基本構成が適用されている。なお、図3は、後で図4に基づいて説明する液晶表示装置50に備えられた表示パネル51に図示した領域Sa内に作りこまれた回路構成を示している。まず、光センサ回路40について概略的に説明すると、図3に示すように、上記酸化物TFT10およびa-SiTFT20が、光センサ回路40を構成しており、酸化物TFT10は、光センサ回路40のセンサ出力出力アンプの役割を担い、a-SiTFT20は、光センサ回路40の光センサ素子の役割を担っている。より具体的には、光センサ回路40は、センサ出力の役割を担うトランジスタを1つだけ用いた1Tトランジスタの略方式の回路として構成されている。酸化物TFT10は、ソースフォロワトランジスタ電圧フォロワトランジスタとして機能する。酸化物TFT10のドレインはAMP電源供給バスラインVsmmは画素の列番号を示す自然数に接続され、ソースは光センサ出力バスラインVom1に接続されている。上記AMP電源供給バスラインVsmおよび光センサ出力バスラインVom1は、図4に示すセンサ読出し回路55に接続され、AMP電源供給バスラインVsmにはセンサ読出し回路55から電源電圧VDDが印加される。また、酸化物TFT10のベースには、フォトダイオードとして機能するa-SiTFT20のソースが接続されるとともに、昇圧用コンデンサ41の一端が接続されている。図1に示すように、a-SiTFT20のドレイン電極26はゲート電極22ベースと短絡されている。すなわち、図3にも示すように、a-SiTFT20はダイオード接続の構成を有しており、ソース電極25をカソード、ドレイン電極26をアノードとするフォトダイオードとして機能する。さらに、a-SiTFT20のドレインは、図4に示すセンサ走査信号線駆動回路54からリセット信号RSTが送られるフォトダイオードリセット用配線Vrstnnは画素の行番号を示す自然数に接続され、昇圧用コンデンサ41の他端は、光センサ行選択信号RWSが送られる光センサ行選択用配線Vrwnに接続されている。なお、光センサ行選択信号RWSは、マトリクス状に並んでいる光センサ回路の特定行を選択し、その特定行にある光センサ回路40から検出信号を出力させる役割を持っている。上記の構成において、酸化物TFT10は、サイズを大きくせずに高い出力電圧が得られるので、画素の開口率の低下を抑制できる反面、光に対する感度が低いという前記第1の特性を備えているから、光センサ回路40のセンサ出力の役割に適している。一方、a-SiTFT20は、光に対する感度が高い反面、移動度が低いため出力電圧が低いという前記第2の特性を備えているから、光センサ回路40の光センサ素子の役割に適している。なお、光センサ素子には、紫外光領域、可視光領域および赤外光領域のいずれかの波長帯に対する感度を有していることが求められる。a-Si:Hは、500~600nm付近に感度のピークを持つように、ほぼ可視光領域全体にわたる良好な感度を有している。これにより、酸化物TFT10およびa-SiTFT20は、画素の開口率の低下抑制、高感度、応答速度が速いという優れた利点を備えた光センサ回路40を構成することができる。a-SiTFT20のチャネル層21に、μc-Si、またはa-Si:Hとμc-Siとを積層した積層半導体を採用した場合でも同様である。また、そのような光センサ回路40の優れた利点は、例えば液晶を用いた画素がマトリクス状に配列されたアクティブマトリクス基板内に、複数の光センサ回路40を実装することにより、タッチパネル機能または画像スキャナ機能などを備えた液晶表示装置を構成する場合に、極めて有利となる。なお、光センサ回路40の動作については、後述する。画素の構成図3に示すように、上記光センサ回路40が設けられた回路基板1上には、さらに、ゲート配線Gnおよびソース配線Smがマトリクス状に形成され、両線の交差位置に対応して、上記画素30を駆動するスイッチング素子、液晶容量を形成する画素電極、補助容量等、画素30を構成する周知の要素が形成されている。なお、各画素30の補助容量は、補助容量線Csnに接続されている。光センサ回路40は全ての画素30と同数設けてもよいし、画素30の所定数の一群に対応して設けてもよい。光センサ回路40の数は、光検出のために求められる解像度との兼ね合いにより、決めればよい。図3に示す例では、3つの画素30に1つの光センサ回路40を設けている。3つの画素30として、フルカラー表示に対応したR赤,G緑,B青の3つの画素を割り当てることができる。なお、ソース配線Smは、前記AMP電源供給バスラインVsmを兼ね、ソース配線Smに隣り合うソース配線Sm1は、前記光センサ出力バスラインVom1を兼ねている。TFTの細部の構成例1本実施形態では、図1に示すように、上記酸化物TFT10およびa-SiTFT20は、共にボトムゲート型のトランジスタとして構成されている。より具体的には、酸化物TFT10は、ボトムゲートとしてのゲート電極12を備え、SiO2を主成分とする第1のゲート絶縁膜第1の絶縁層3がゲート電極12を覆っている。第1のゲート絶縁膜3上に、上記チャネル層11が成膜され、チャネル層11上にSiO2を主成分とするエッチングストッパ14が積層されている。さらに、チャネル層11およびエッチングストッパ14のソース側の各側面を覆うソース電極15が、第1のゲート絶縁膜3の上面からエッチングストッパ14の上面に至る範囲で形成されている。同様に、チャネル層11およびエッチングストッパ14のドレイン側の側面を覆うドレイン電極16が、第1のゲート絶縁膜3の上面からエッチングストッパ14の上面に至る範囲で形成されている。a-SiTFT20も、酸化物TFT10と同様に、ボトムゲートとしてのゲート電極22を備え、ゲート電極22を、酸化物TFT10と共有された第1のゲート絶縁膜3が覆っている。ただし、a-SiTFT20の場合、第1のゲート絶縁膜3上に、SiNXを主成分とする第2のゲート絶縁膜第2の絶縁層23が局所的に成膜され、第2のゲート絶縁膜23上に、上記チャネル層21が成膜されている。また、チャネル層21上には、ソース側とドレイン側とに分離された導電層24が積層されている。導電層24には、n型不純物が比較的高濃度にドープされたna-Siまたはnμc-Siを用いることができる。さらに、第2のゲート絶縁膜23、チャネル層21および導電層24のソース側の各側面を覆うソース電極25が、第1のゲート絶縁膜3の上面から導電層24のソース側の上面に至る範囲で形成されている。同様に、第2のゲート絶縁膜23、チャネル層21および導電層24のドレイン側の各側面を覆うドレイン電極26が、第1のゲート絶縁膜3の上面から導電層24のドレイン側の上面に至る範囲で形成されている。酸化物TFT10およびa-SiTFT20は、SiNXを主成分とするパッシベーション膜4によって被覆され保護されている。なお、a-SiTFT20のドレイン電極26は、第1のゲート絶縁膜3に形成されたスルーホールを介して、ゲート電極22と短絡されている。TFTの細部の構成例2上述のように、上記酸化物TFT10およびa-SiTFT20では、a-SiTFT20が備える絶縁膜を、上記第1のゲート絶縁膜3と第2のゲート絶縁膜23との2層構造とした。しかし、第1のゲート絶縁膜3の主成分をSiO2からSiNXに置き換えることによって、図1の構成とは逆に、酸化物TFT10が備える絶縁膜を2層構造としてもよい。その具体的な構成を図2に示す。図2は、図1に示す回路基板の基本的な構成の変形例を概略的に示す断面図である。なお、図1に示す部材と同じ部材には、同じ符号を付して、その詳細な説明を省略する。図2に示す回路基板1Aは、共にボトムゲート型のトランジスタとして構成された酸化物TFT10Aおよびa-SiTFT20Aを備えている。より具体的には、酸化物TFT10Aは、ボトムゲートとしてのゲート電極12を備え、SiNXを主成分とする第1のゲート絶縁膜第1の絶縁層3Aがゲート電極12を覆っている。第1のゲート絶縁膜3上には、SiO2を主成分とする第2のゲート絶縁膜第2の絶縁層23Aが局所的に成膜され、第2のゲート絶縁膜23A上に、上記チャネル層11およびエッチングストッパ14がこの順に成膜されている。ソース電極15およびドレイン電極16については、それらが第2のゲート絶縁膜23A上に設けられている点を除けば、図1の構成と変わりない。一方、a-SiTFT20Aも、酸化物TFT10Aと同様に、ボトムゲートとしてのゲート電極22を備え、ゲート電極22を、酸化物TFT10Aと共有された第1のゲート絶縁膜3Aが覆っている。そのほか、図1のa-SiTFT20から第2のゲート絶縁膜23を取り除いた以外の構成は、a-SiTFT20と同じである。さらに、酸化物TFT10Aおよびa-SiTFT20Aが、SiNXを主成分とするパッシベーション膜4によって被覆され保護されている点も、図1の構成と同じである。なお、a-SiTFT20Aのドレイン電極26は、第1のゲート絶縁膜3Aに形成されたスルーホールを介して、ゲート電極22と短絡されている。TFTの構造による利点1このように、酸化物TFT10およびa-SiTFT20、あるいは酸化物TFT10Aおよびa-SiTFT20Aがともにボトムゲート型であることにより、例えば、バックライトを備え、バックライトの出射光強度を上記画素30によって変調する表示装置に上記回路基板1または回路基板1Aを搭載した場合、バックライトの出射光をゲート電極12および22が遮光することができる。特に、酸化物TFT10または酸化物TFT10Aの特性劣化を、遮光膜を別途設けなくても防止できるという効果が得られる。加えて、a-SiTFT20またはa-SiTFT20Aを用いたセンシングに対しノイズ光となるバックライトの出射光を、ゲート電極12および22によって遮光することができるという効果も得られる。これにより、遮光層を別途に設ける必要が無いので、半導体の種類が異なる複数の薄膜トランジスタ素子が搭載された回路基板の性能を、低コストで充分に発揮させることができる。TFTの構造による利点2また、後で回路基板1および回路基板1Aの製造工程を詳述するが、ゲート電極12とゲート電極22とが、同一の導電層のパターニングによって形成されており、かつ、ソース電極15,25およびドレイン電極16,26が、同一の導電層のパターニングによって形成されている。これにより、既に説明したように、バックライトを備えた表示装置に上記回路基板1または回路基板1Aを搭載した場合に、画素30の開口率の低下抑制、高感度、応答速度が速いという優れた利点を劣化させることなく、製造工程を簡素化でき、コストを軽減できるという格段の効果を得ることができる。TFTの構造による利点3既に説明したように、回路基板1では、酸化物TFT10の上記チャネル層11は、酸化物系のSiO2を主成分とする第1のゲート絶縁膜3と、SiO2を主成分とするエッチングストッパ14とによって挟まれている。一方、a-SiTFT20の上記チャネル層21は、a-SiTFT20のゲート絶縁膜をSiNX/SiO2の2層構造とする結果、窒化物系のSiNXを主成分とする第2のゲート絶縁膜23と、SiNXを主成分とするパッシベーション膜4とによって挟まれている。また、回路基板1Aでは、酸化物TFT10のゲート絶縁膜をSiO2/SiNXの2層構造とする結果、酸化物TFT10のチャネル層11は、酸化物系のSiO2を主成分とする第2のゲート絶縁膜23Aと、SiO2を主成分とするエッチングストッパ14とによって挟まれている。一方、a-SiTFT20Aの上記チャネル層21は、窒化物系のSiNXを主成分とする第1のゲート絶縁膜3Aと、SiNXを主成分とするパッシベーション膜4とによって挟まれている。さらに、第1のゲート絶縁膜3は、酸化物TFT10およびa-SiTFT20に共通する同一の層として形成され、第1のゲート絶縁膜3Aは、酸化物TFT10Aおよびa-SiTFT20Aに共通する同一の層として形成されている。これにより、チャネル層11を構成する酸化物半導体と、チャネル層21を構成するアモルファスシリコン半導体とが、それぞれに適したゲート絶縁膜あるいはパッシベーション膜と接することができる。つまり、酸化物半導体に還元性材料ここでは、チャネル層21を形成する水素化a-Siおよびパッシベーション膜4を形成するSiNXが接すると、還元され、その特性が劣化するが、上記の構成では、酸化物半導体に酸化物が接するため、その特性が劣化するのを防止できる。また、アモルファスシリコン半導体またはマイクロクリスタルシリコン半導体に酸化物が接すると、酸化され、その特性が劣化するが、上記の構成では、アモルファスシリコン半導体またはマイクロクリスタルシリコン半導体に還元性材料が接するため、その特性が劣化するのを防止できる。加えて、第1のゲート絶縁膜3または第1のゲート絶縁膜3Aは、単一の層として形成されているので、製造工程のさらなる簡素化とコストダウンとを図ることもできる。表示装置の構成上記回路基板1または回路基板1Aが搭載される表示装置の一例として、液晶表示装置50の概要的な構成を説明する。図4は、液晶表示装置50の構成を示す概略ブロック図である。図4に示すように、液晶表示装置50は、表示パネル51、表示用走査信号線駆動回路52、表示用映像信号線駆動回路53、センサ走査信号線駆動回路54、センサ読出し回路55、センシング画像処理部56、および電源回路57を備えている。上記表示パネル51は、液晶層を挟持して封止したアクティブマトリクス基板および対向基板を備えている。図1に示す前記絶縁性基板2は、アクティブマトリクス基板のベース部材であり、例えばガラス基板である。表示用走査信号線駆動回路52、表示用映像信号線駆動回路53、センサ走査信号線駆動回路54およびセンサ読出し回路55を構成する回路は、別途作成したLSIを表示パネル51上に実装していてもよく、また、絶縁性基板2上にモノリシックに形成されていてもよい。モノリシックに形成とは、物理的プロセスおよび化学的プロセスの少なくとも一方により、絶縁性基板2上に直接に回路素子が形成されることを意味し、半導体回路がモジュールとしてガラス基板に実装されることを含まない。液晶表示装置50が、VAVerticalAlignmentモードの液晶表示装置である場合、対向基板には、共通電極およびR赤,G緑,B青のカラーフィルタが設けられている。なお、本発明は、液晶モードの制約を受けないため、TNTwistedNematicモードにも適用でき、さらに、共通電極がアクティブマトリクス基板に設けられた横電界印加方式とも呼ばれるIPSIn-PlaneSwitchingモードにも適用できる。上記表示用走査信号線駆動回路52は、上記ゲート配線Gnを用いて、画素30を1行ずつ選択的に走査する走査信号を生成する。上記表示用映像信号線駆動回路53は、上記ソース配線Smを用いて、各画素30に映像信号を供給する。上記センサ走査信号線駆動回路54は、光センサ回路40を1行ずつ選択して駆動し、センサ読出し回路55は、前記AMP電源供給バスラインVsmを用いて、光センサ回路40に一定電位の前記電源電圧VDDを供給するとともに、前記光センサ出力バスラインVom1を用いて、光検出信号を光センサ回路40から読み出す。上記センシング画像処理部56は、LSILargeScaleIntegratedCircuitおよびPCProgrammableControlerなどによって構成され、メモリされた画像処理プログラムに従って、光センサ回路40が出力した光検出信号から、原稿のスキャン画像、あるいは表示パネル2に対する指またはポインティングペンの位置などの情報を生成する。電源回路57は、各回路52~56へ、それぞれ必要な電源電圧を供給する。なお、液晶表示装置50の構成は、上述した構成に限定されることはなく、センサ走査信号線駆動回路54またはセンサ読出し回路55は、他の回路、具体的には表示用走査信号線駆動回路52または表示用映像信号線駆動回路53等に、機能として含まれていてもよく、センサ読出し回路55が、センシング画像処理部56の機能に含まれていても構わない。光センサ回路の動作;明状態次に、図5を参照して、光センサ回路40の動作を説明する。図5は、光センサ回路40の動作を示すタイミングチャートである。以下では、酸化物TFT10およびa-SiTFT20を取り上げて説明するが、前記酸化物TFT10Aおよびa-SiTFT20Aについても、光センサ回路40の動作に変わりはない。まず、酸化物TFT10のベース電位VINTをリセットするために、センサ走査信号線駆動回路54からフォトダイオードリセット用配線Vrstnにハイレベルのリセット信号RSTが送られる。これにより、リセット期間t1~t2において、フォトダイオードとしてのa-SiTFT20に順方向バイアスがかかるので、昇圧用コンデンサ41が充電され、ベース電位VINTは徐々に立ち上がり、最終的に初期化電位VDDRに到達する。ベース電位VINTが初期化電位に到達した後、リセット信号RSTをローレベルに落とすと、a-SiTFT20のカソード電位酸化物TFT10のベースとa-SiTFT20のソースとの接続部位であるnetAの電位の方がアノード電位より高くなるので、a-SiTFT20に逆バイアスがかかる。このときのベース電位VINTは、上記初期化電位VDDRから、a-SiTFT20における順方向電圧降下分VFおよびa-SiTFT20の寄生容量に起因した電圧降下分ΔVRSTを差し引いた値となる。この状態で、a-SiTFT20に光が照射される光検出期間t2~t3では、光の強さに応じて、逆バイアスによる光電流がa-SiTFT20に流れる。この結果、昇圧用コンデンサ41に保持されていた電荷が、フォトダイオードリセット用配線Vrstnを介して放電されるため、ベース電位VINTが次第に下がり、最終的には、光の強さに応じた検出電位まで下がる。なお、上記逆バイアスによる光電流が大きく流れるほど、光センサ素子の感度が高いことになる。続いて、光検出結果の読み取り期間、すなわち検出信号読取期間t3~t4に入り、その後、昇圧用コンデンサ41の他端に、センサ走査信号線駆動回路54から光センサ行選択用配線Vrwnを介してハイレベルの行選択信号RWSが印加される。これにより、昇圧用コンデンサ41越しにベース電位VINTが突き上げられるので、ベース電位VINTは、上記検出電位に行選択信号RWSのハイレベルの電位が上乗せされた電位例えば、図5に示す電位V1になる。なお、図5に示す電位V1は、強い光をa-SiTFT20が受光し、t3において、ベース電位VINTが最も低いレベルに落ちたときの明状態に対応している。ベース電位VINTが突き上げられると、酸化物TFT10がオンになるしきい値電圧を越えるので、酸化物TFT10がオン状態になる。この結果、ベース電位VINTのレベルに応じた、すなわち光の強さに応じた増幅率で制御された電圧が、検出信号例えば図5に示す明状態のVPIXとして、酸化物TFT10のソースから出力され、光センサ出力バスラインVom1を介してセンサ読出し回路に送られる。光センサ回路の動作;暗状態一方、上記光検出期間t2~t3において、a-SiTFT20に光が照射されない場合には、a-SiTFT20に光電流が発生しないため、ベース電位VINTは、初期化電位をほぼ保持し続ける。実際には、わずかにリーク電流が生じるため、ベース電位VINTは、初期化電位より若干低い検出電位になる。続いて、上記検出信号読取期間t3~t4では、上記と同様に、昇圧用コンデンサ41越しにベース電位VINTが突き上げられるので、ベース電位VINTは、上記初期化電位に行選択信号RWSのハイレベルの電位が上乗せされた電位とほぼ等しい電位例えば、図5に示す電位V2になる。このとき、酸化物TFT10が出力する検出信号例えば図5に示す暗状態のVPIXは、最大レベルを示す。このようにして、a-SiTFT20が受光した光の強さに応じたレベルを持つ検出信号が生成され、しかも、その検出信号は、光センサ回路40に対応する画素30において生成される。したがって、図4に示す液晶表示装置50が表示用の光源として備えているバックライトの光を利用して、表示パネル51に近接配置された検出対象物について、表示パネル51上の座標読み取りや、文字読み取り、あるいは指紋読み取りなどの検出動作を行うことができる。なお、光センサ回路40は、従来のCMOS光センサ回路と比較して、非常に少ない数の素子によって構成されている。このため、光センサ回路40の占有面積が小さくなるため、1T方式の光センサ回路40は、画素30の開口率を大きくするのに非常に有利である。また、素子の数が少なければ、光センサ回路40の自己寄生容量が小さくなるので、検出動作の反応速度が速くなるとともに、寄生容量の引き込みによって、ダイナミックレンジが低減される問題も改善することができる。回路基板の製造方法その1上記回路基板1の製造方法について、簡素化のためのポイントを中心に据えて、以下に説明する。図6は、回路基板1の製造工程を順番に示す工程図である。本発明の回路基板の製造方法は、図1に基づいて説明したように、チャネル層11,21を形成する半導体の種類が異なることにより、回路的な役割が互いに異なる酸化物TFT10およびa-SiTFT20を同一の絶縁性基板2上に形成するための製造方法である。図6のaに示すように、絶縁性基板2上に形成した同一の導電層のパターニングによって、酸化物TFT10およびa-SiTFT20の各ゲート電極12,22を同時に形成する工程A。この工程Aは、特許請求の範囲に記載した第1の工程に相当する。次に、各ゲート電極12,22の上に、酸化物半導体に適した劣化させない絶縁性材料であるSiO2を主成分とする前記第1のゲート絶縁膜3を形成する工程B。続いて、a-SiTFT20のチャネル層21の形成位置に対応した位置において、第1のゲート絶縁膜3の上に、アモルファスシリコン半導体に適した劣化させない絶縁性材料であるSiNXを主成分とする第2の絶縁膜23aを積層し工程C、a-Si膜21aおよび導電膜24aをこの順に積層する工程D。導電膜24aは、n型不純物が比較的高濃度にドープされたna-Siまたはnμc-Siの膜である。次に、図6のbに示すように、第2の絶縁膜23a、a-Si膜21aおよび導電膜24aを合わせてパターニングし工程E、a-SiTFT20のための前記第2のゲート絶縁膜23、チャネル層21、および導電層24の形成前の導電層24bを形成する工程F。なお、上記工程B,工程C,工程Eおよび工程Fが、特許請求の範囲に記載した第2の工程に相当する。次に、図6のcに示すように、第1のゲート絶縁膜3の上に酸化物半導体を成膜してパターニングし、酸化物TFT10のチャネル層11を形成する工程G。続いて、図6のdに示すように、チャネル層11の上に、SiO2を主成分とする膜を形成しパターニングすることによって、前記エッチングストッパ14を形成する工程H。次に、図6のeに示すように、a-SiTFT20にダイオード接続を設けるために、第1のゲート絶縁膜3にコンタクトホール3aを形成し、ゲート電極22を局部的に露出させる工程I。その後、導電層を全面に成膜し、パターニングすることによって、酸化物TFT10およびa-SiTFT20のソース電極15,25およびドレイン電極16,26を、同一の導電層から同時に形成する工程J。この後、ソース電極25およびドレイン電極26をマスクとして、導電層24bをエッチングし、導電層24bにギャップを形成し、前記導電層24を形成する工程K。なお、工程Jは、特許請求の範囲に記載した第3の工程に相当する。最後に、図6のfに示すように、全面をパッシベーション膜4によって被覆して工程L、回路基板1が完成する。以上のように、本発明の回路基板の製造方法によれば、第1のゲート絶縁膜3を、酸化物TFT10およびa-SiTFT20に共有された同一の層として同時に形成し、その後で、SiNXを主成分とする第2の絶縁膜23aを形成し、a-SiTFT20のゲート絶縁膜を、SiO2/SiNXの2層構造としているので、製造工程が煩雑にならず、簡素化でき、コストダウンを図ることができる。さらに、酸化物TFT10およびa-SiTFT20の各ゲート電極11および22を同一の導電層によって形成し、かつ、各ソース電極15および25、およびドレイン電極16および26もまた、同一の導電層によって形成している。これにより、製造工程のさらなる簡素化とコストダウンとを図ることができる。回路基板の製造方法その2次に、図2に示す回路基板1Aの製造方法について、上記回路基板1の製造方法との相違点を中心に据えて、以下に説明する。図7は、回路基板1Aの製造工程を順番に示す工程図である。図7のaに示すように、絶縁性基板2上に、各ゲート電極12および22を同時に形成する工程Aについては、既に説明したとおりである。次に、各ゲート電極12および22の上に、アモルファスシリコン半導体に適した劣化させない絶縁性材料であるSiNXを主成分とする前記第1のゲート絶縁膜3Aを形成する工程B’。続いて、a-Si膜21aおよび導電膜24aをこの順に積層する工程C’。導電膜24aは、n型不純物が比較的高濃度にドープされたna-Siまたはnμc-Siの膜である。次に、図7のbに示すように、a-Si膜21aおよび導電膜24aを合わせてパターニングし工程D’、a-SiTFT20Aのための前記チャネル層21および導電層24の形成前の導電層24bを形成する工程E’。次に、図7のcに示すように、第1のゲート絶縁膜3Aの上に、酸化物半導体に適した劣化させない絶縁性材料であるSiO2を主成分とする第2の絶縁膜23bを積層する工程F’。その後、第2の絶縁膜23bの上に、酸化物半導体を成膜してパターニングすることにより、酸化物TFT10Aのチャネル層11を形成する工程G’。さらに、図7のdに示すように、チャネル層11の上に、SiO2を主成分とする膜を形成しパターニングすることによって、前記エッチングストッパ14を形成する工程H’。続いて、図7のeに示すように、例えばフォトリソグラフィの手法を用いて、a-SiTFT20A上から第2の絶縁膜23bを除去することによって、酸化物TFT10Aのチャネル層11と第1のゲート絶縁膜3Aとの間において、前記第2のゲート絶縁膜23Aを局所的に形成する工程I’。なお、上記工程B’,工程F’および工程I’が、特許請求の範囲に記載した第2の工程に相当する。このほか、図7のfに示すように、a-SiTFT20Aのダイオード接続の形成工程、酸化物TFT10Aおよびa-SiTFT20Aのソース電極15および25、およびドレイン電極16および26を、同一の導電層から同時に形成する工程、a-SiTFT20Aの導電層24を形成する工程、および図7のgに示すパッシベーション膜4を形成する工程については、図6を参照して前述したとおりである。このようにして、回路基板1Aが完成する。以上のように、本発明の回路基板の製造方法によれば、第1のゲート絶縁膜3を、酸化物TFT10およびa-SiTFT20に共有された同一の層として同時に形成し、その後で、SiO2を主成分とする第2のゲート絶縁膜23Aを形成し、酸化物TFT10Aのゲート絶縁膜を、SiNX/SiO2の2層構造としているので、製造工程が煩雑にならず、簡素化でき、コストダウンを図ることができる。さらに、酸化物TFT10Aおよびa-SiTFT20Aの各ゲート電極11および22を同一の導電層によって形成し、かつ、各ソース電極15および25、およびドレイン電極16および26もまた、同一の導電層によって形成している。これにより、製造工程のさらなる簡素化とコストダウンとを図ることができる。実施の形態2本発明の他の実施形態について図面に基づいて説明すれば、以下のとおりである。但し、この実施の形態に記載されている構成部品の寸法、材質、形状、その相対配置などは、特に特定的な記載がない限り、この発明の範囲をそれのみに限定する趣旨ではなく、単なる説明例に過ぎない。また、説明の便宜上、前記実施形態と同一の構成については、同一の符号を付し、その詳細な説明を省略する。表示装置の構成図8は、本実施形態の液晶表示装置50aの概略的構成を示すブロック図である。液晶表示装置50aは、前記表示パネル51から光センサ回路40を除いた表示パネル51aと、前記表示用走査信号線駆動回路52と、前記表示用映像信号線駆動回路53と、各駆動回路52および53に必要な電源電圧を供給する電源回路57aとを備えている。なお、液晶表示装置50aの構成は、図8に示す一構成例に限定されることはない。液晶表示装置50aは、表示パネル51a内の画素回路を構成する薄膜素子を外来ノイズなどから保護するための保護回路を、表示用走査信号線駆動回路52と画素回路との間に設けている。回路基板の応用例-保護回路および画素回路図9は、図8に図示した領域Sb内に作り込まれた保護回路60および画素回路70の回路構成を示す回路図である。本実施形態の回路基板では、同一の絶縁性基板上に設けられた複数のトランジスタ素子の一部となる第1のトランジスタ素子例えば、画素回路70の画素駆動用TFT71を回路的に保護する保護回路60であって、上記複数のトランジスタ素子の一部となる第2のトランジスタ素子例えばダイオード61として機能するTFTを備えた保護回路60を含んでいる。また、上記第1のトランジスタ素子は、酸化物TFTからなり、上記第2のトランジスタ素子は、a-SiTFTからなっている。すなわち、高抵抗が必要な素子例:保護素子にはa-SiTFTを用い、低抵抗高移動度が好ましい素子例:スイッチング素子には酸化物半導体を用いている。なお、a-SiTFTの代わりに、μc-Si、またはa-Si:Hとμc-Siとを積層した積層半導体によってチャネル層を構成したTFTを採用することができる。より具体的には、図9に示すように、保護回路60は、順方向が互いに逆向きのダイオード61を並列に接続して構成した双方向ダイオードであり、全てのゲート配線Gnに対し1つずつ設けられている。このような保護回路60は、ダイオードショートリングとも呼ばれている。保護回路60の一端は、ゲート配線Gnに接続され、他端は、例えば接地線に接続されている。これにより、静電気等による過大な電圧がゲート配線Gnに印加されたとしても、ゲート配線Gnと接地線との間に、速やかに放電パスを形成することができるので、画素回路を構成する薄膜トランジスタなどを過大な電圧から保護することができる。しかも、双方向ダイオードは、正負両極性の過大な電圧に対応することができる。また、図10に示すように、上記保護回路60を、互いに隣り合うゲート配線Gnとゲート配線Gn1とを接続するように設けることもできる。この場合には、1つのゲート配線Gnに印加された過大な電圧を、他のゲート配線に分散させることができるので、同様に、画素回路70を保護することができる。保護回路のTFTをa-SiTFTとする意義上述のように、保護回路60のダイオード61として機能するTFTを、a-SiTFT、μc-Siまたは上記積層半導体を用いたTFTとしている。これは、保護回路60の占有面積を小さくし、表示パネル51aの額縁サイズを小さくするのに有効である。酸化物TFTは、a-SiTFTに比べてオン抵抗が1桁小さいという特性を持っている。このため、図9の保護回路60に酸化物TFTを用いた場合には、ゲート配線Gnから接地線間で、電流のリークが発生するおそれがあり、図10の保護回路60に酸化物TFTを用いた場合には、隣り合うゲート配線間で、電流のリークが発生するおそれがある。したがって、保護回路60のダイオード61として酸化物TFTを用いようとすると、図12に示すように、酸化物TFTのチャネル長L長を大きくし、それによって酸化物TFTの上記オン抵抗を大きくすることが必要になる。このため、酸化物TFTのサイズが大きくならざるを得ないので、表示パネル51aの狭額縁化に支障を来たす。なお、表示パネル51aの狭額縁化を優先して、保護回路60を設けないようにすると、画素回路70で絶縁破壊などが発生し、表示パネル51aの製造の歩留まりが低下する。このように、同一の絶縁性基板上で回路的に異なる役割を果たす薄膜トランジスタについて、その役割に応じて、最適な特性を持つ薄膜トランジスタを採用したので、回路基板の性能を最大限に向上させることができる。すなわち、本実施形態では、液晶表示装置の各画素のスイッチング素子や、あるいは、このスイッチング素子と同一の絶縁性基板上にモノリシックに形成された駆動回路に含まれるトランジスタ素子のように、主たる動作を行うトランジスタ素子を、酸化物TFTとしたので、応答性または駆動能力を高くすることができる。また、保護回路を構成するトランジスタ素子をa-SiTFTとしたので、表示パネルの狭額縁化を図ることができ、表示装置の小型化に寄与する。これにより、小型で高性能の電気回路を搭載した回路基板および表示装置を提供することができる。なお、上記保護回路60は、前掲の特許文献5に開示されているように、ソース配線Smに設けることもでき、図9および図10の形態に限定されない。双方向ダイオードの平面構造図11は、保護回路60を構成する双方向ダイオードをTFTの回路記号を用いて示す回路図である。図11に示すように、ドレインとゲートとを短絡させた2つのTFT60aおよび60bのうち、TFT60aのゲートをゲート配線Gnに接続し、TFT60bのゲートを隣りのゲート配線Gn1に接続し、さらに、各々のソースを相手のゲートに接続している。図12は、保護回路60およびTFTの模式的な平面図である。図12に示すように、TFT60aにおいて、ゲート電極62aがゲート配線Gnからゲート配線Gn1の方へ張り出し、ゲート電極62aの上方に設けられたa-Si半導体のチャネル層63a上で、ソース電極64aとドレイン電極65aとが、間隔を空けて対向している。上記ドレイン電極65aは、コンタクトホール66aを介して、ゲート電極62aに接続されている。ソース電極64aは、コンタクトホール66bを介して、TFT60bのゲート電極62bに接続されている。TFT60bにおいても同様に、ゲート電極62bがゲート配線Gn1からゲート配線Gnの方へ張り出し、ゲート電極62bの上方に設けられたa-Si半導体のチャネル層63b上で、ソース電極64bとドレイン電極65bとが、間隔を空けて対向している。上記ドレイン電極65bは、コンタクトホール67bを介して、ゲート電極62bに接続されている。ソース電極64aは、コンタクトホール67aを介して、TFT60aのゲート電極62aに接続されている。チャネル層63aおよびチャネル層63bを、いずれもa-Si半導体によって形成しているので、図12に示すチャネル幅W長を酸化物TFTと同じにしたとしても、チャネル長L長を酸化物TFTより短くして、必要なオン抵抗を得ることができる。双方向ダイオードの断面構造図13は、図12に示すA-A’線に沿う、保護回路60の模式的な断面図である。図13に示すように、TFT60aおよび60bは、同一の絶縁性基板2上に形成され、パッシベーション膜4によって被覆され保護されている。TFT60aおよび60bにおいて、絶縁性基板2上にゲート電極62aおよび62bが形成され、ゲート電極62aおよび62bを前記第1のゲート絶縁膜3が被覆している。ゲート電極62aおよび62bのそれぞれの上方位置において、第1のゲート絶縁膜3上に、前記第2のゲート絶縁膜23に相当する第2のゲート絶縁膜23Cおよび23Dが積層されている。さらに、第2のゲート絶縁膜23Cおよび23Dのそれぞれの上に、a-Si半導体のチャネル層63aおよび63bが積層されている。チャネル層63aおよび63bの上には、ギャップを設けた導電層68aおよび68bが積層され、導電層68a上には、間隔を空けて対向したソース電極64aおよびドレイン電極65aが形成され、導電層68b上には、間隔を空けて対向したソース電極64bおよびドレイン電極65bが形成されている。ソース電極64aは、TFT60bのゲート電極62b上に延び出し、コンタクトホール66bを介してゲート電極62bに接続されている。ドレイン電極65aは、コンタクトホール66aを介して、自らのゲート電極62aに接続されている。一方、ソース電極64bは、TFT60aのゲート電極62a上に延び出し、コンタクトホール67aを介してゲート電極62aに接続されている。ドレイン電極65bは、コンタクトホール67bを介して、自らのゲート電極62bに接続されている。本発明に係る回路基板の特徴点と、その製造方法の特徴点とについて、以下に補足する。本発明の回路基板では、上記第1の薄膜トランジスタ素子のゲート電極と、上記第2の薄膜トランジスタ素子のゲート電極とが、同一の導電層によって形成されており、かつ、上記第1の薄膜トランジスタ素子のソース電極およびドレイン電極と、上記第2の薄膜トランジスタ素子のソース電極およびドレイン電極とが、同一の導電層によって形成されていることを特徴とする。上記の構成によれば、既に説明したように、バックライトタイプの表示装置に上記回路基板を搭載した場合に、画素の開口率の低下抑制および応答速度が速いという優れた利点を劣化させることなく、製造工程を簡素化でき、コストを軽減できるという格段の効果を得ることができる。また、例えば光センサ素子として機能する第2の薄膜トランジスタ素子を備えた表示装置に上記回路基板を搭載した場合には、センシングすべき光に対して高感度という優れた利点を損なうことがなく、あるいは、保護回路を構成する回路素子として機能する第2の薄膜トランジスタ素子を備えた表示装置に上記回路基板を搭載した場合には、実施の形態として前述したように、保護回路の占有面積を小さくし、表示装置の額縁サイズを小さくするという優れた利点を損なうことがなく、製造工程を簡素化でき、コストを軽減できるという格段の効果を得ることができる。本発明の回路基板では、上記第1の薄膜トランジスタ素子の上記チャネル層とゲート電極との間には、SiO2を主成分とするゲート絶縁膜が挟持され、上記第2の薄膜トランジスタ素子の上記チャネル層とゲート電極との間には、チャネル層側からSiNXを主成分とするゲート絶縁膜およびSiO2を主成分とするゲート絶縁膜が順に積層されて挟持され、かつ、両ゲート絶縁膜に共通するSiO2の層は、同一の層として形成されていることを特徴とする。あるいは、本発明の回路基板では、上記第1の薄膜トランジスタ素子の上記チャネル層とゲート電極との間には、チャネル層側からSiO2を主成分とするゲート絶縁膜およびSiNXを主成分とするゲート絶縁膜が順に積層されて挟持され、上記第2の薄膜トランジスタ素子の上記チャネル層とゲート電極との間には、SiNXを主成分とするゲート絶縁膜が挟持され、かつ、両ゲート絶縁膜に共通するSiNXの層は、同一の層として形成されていることを特徴とする。上記~または上記~の構成によれば、第1の薄膜トランジスタ素子のチャネル層を構成する酸化物半導体と、第2の薄膜トランジスタ素子のチャネル層を構成する非晶質シリコン半導体、微結晶シリコン半導体、またはこれらの半導体を積層した半導体以下、非酸化物半導体と呼ぶとが、それぞれに適したゲート絶縁膜と接することができる。つまり、酸化物半導体に還元性材料が接すると、還元され、その特性が劣化するが、上記の構成では、酸化物半導体に酸化物が接するため、その特性が劣化するのを防止できる。また、上記非酸化物半導体に酸化物が接すると、酸化され、その特性が劣化するが、上記の構成では、上記非酸化物半導体に還元性材料が接するため、その特性が劣化するのを防止できる。加えて、両ゲート絶縁膜に共通するSiO2またはSiNXの層は、同一の層として形成されているので、製造工程の簡素化とコストダウンとを図ることもできる。本発明の回路基板では、上記第1の薄膜トランジスタ素子および第2の薄膜トランジスタ素子は、光センサ回路を構成しており、上記第1の薄膜トランジスタ素子は、上記光センサ回路のセンサ出力の役割を担い、上記第2の薄膜トランジスタ素子は、上記光センサ回路の光センサ素子の役割を担っていることを特徴とする。上記の構成において、酸化物半導体をチャネル層として備えた第1の薄膜トランジスタ素子は、サイズを大きくせずに高い出力電圧が得られるので、画素の開口率の低下を抑制できる反面、光に対する感度が低いという第1の特性を備えているから、光センサ回路のセンサ出力の役割に適している。一方、上記非酸化物半導体をチャネル層として備えた第2の薄膜トランジスタ素子は、光に対する感度が高い反面、移動度が低いため出力電圧が低いという第2の特性を備えているから、光センサ回路の光センサ素子の役割に適している。これにより、第1の薄膜トランジスタ素子および第2の薄膜トランジスタ素子は、画素の開口率の低下抑制、高感度、応答速度が速いという優れた利点を備えた光センサ回路を構成することができる。また、そのような光センサ回路の優れた利点は、例えば液晶を用いた画素がマトリクス状に配列されたアクティブマトリクス基板内に、複数の光センサ回路を実装することにより、タッチパネル機能または画像スキャナ機能などを備えた液晶表示装置を構成する場合に、極めて有利となる。本発明の回路基板では、上記複数のトランジスタ素子の一部となる第1のトランジスタ素子を回路的に保護する保護回路であって、上記複数のトランジスタ素子の一部となる第2のトランジスタ素子を備えた保護回路を含み、上記第1のトランジスタ素子は、上記第1の薄膜トランジスタ素子からなり、上記第2のトランジスタ素子は、上記第2の薄膜トランジスタ素子からなっていることを特徴とする。上記の構成によれば、保護回路を構成する第2のトランジスタ素子を、上記非酸化物半導体をチャネル層として備えた第2の薄膜トランジスタ素子とすることによって、上記第2のトランジスタ素子を酸化物半導体をチャネル層として備えた第1の薄膜トランジスタ素子とする場合と比較して、保護回路の占有面積を小さくすることができる。また、回路的に保護される第1のトランジスタ素子を第1の薄膜トランジスタ素子としているので、例えば、液晶表示装置の各画素のスイッチング素子や、あるいは、このスイッチング素子と同一の絶縁性基板上にモノリシックに形成された駆動回路に含まれるトランジスタ素子のように、主たる動作を行うトランジスタ素子の応答性または駆動能力を高くすることができる。このように、同一の絶縁性基板上において、回路的な役割毎に適したトランジスタ素子を実装することにより、小型で高性能の電気回路を搭載した回路基板を提供することができる。本発明に係る表示装置は、上記いずれかの回路基板を備えたことを特徴とする。上記の構成によれば、既に説明した各回路基板の各利点を備えた表示装置を提供することができる。本発明の回路基板の製造方法における前記の第2の工程は、上記第1の薄膜トランジスタ素子のチャネル層を形成する半導体に適した絶縁性材料を用いて、上記各ゲート電極を被覆する第1の絶縁層を形成する工程と、上記第2の薄膜トランジスタ素子のチャネル層を形成する半導体に適した絶縁性材料を用いて、上記第2の薄膜トランジスタ素子のチャネル層の形成位置に対応した位置において、上記第1の絶縁層上に第2の絶縁層を局所的に形成する工程とを含んでいることを特徴とする。あるいは、本発明の回路基板の製造方法における前記の第2の工程は、上記第2の薄膜トランジスタ素子のチャネル層を形成する半導体に適した絶縁性材料を用いて、上記各ゲート電極を被覆する第1の絶縁層を形成する工程と、上記第1の薄膜トランジスタ素子のチャネル層を形成する半導体に適した絶縁性材料を用いて、上記第1の薄膜トランジスタ素子のチャネル層の形成位置に対応した位置において、上記第1の絶縁層上に第2の絶縁層を局所的に形成する工程とを含んでいることを特徴とする。上記またはの工程によれば、回路基板の発明について既に説明したように、特に、第1の薄膜トランジスタ素子および第2の薄膜トランジスタ素子の各特性を劣化させることのない高性能の回路基板を安価に製造することができる。本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。"