シリコン単結晶基板上にシリコン単結晶をエピタキシャル成長させて、エピタキシャル層を積層するシリコンエピタキシャルウェーハの製造方法において、抵抗率が0.5mΩcm以上20.0mΩcm以下で、ボロンがドープされている前記シリコン単結晶基板上に、成長速度を5μm/分以上15μm/分以下として、抵抗率が0.5Ωcm以上2000Ωcm以下である前記エピタキシャル層を成長させることを特徴とするシリコンエピタキシャルウェーハの製造方法。前記エピタキシャル層の抵抗率を、1Ωcm以上500Ωcm以下とすることを特徴とする請求項1に記載のシリコンエピタキシャルウェーハの製造方法。上記したオートドープによって、エピタキシャルウェーハの中心部分とエッジ部で、取り込まれたドーパント量に違いが生じ、特に、ボロンをドープした低抵抗基板20.0mΩcm以下、特には0.8mΩcm以下ではアウトガスが多くなって影響が顕著になる。これにより、製造されるエピタキシャルウェーハの抵抗分布が悪化してしまう。このようなオートドープを、気相成長装置のサセプタに穴を設けて抑制する方法もあるが、オートドープ抑制の効果は十分では無く、また、穴の影響でウェーハの裏面のナノトポグラフィ以下、ナノトポと称す等を悪化させてしまうという別の問題が生じてしまう。本発明は、上記問題点に鑑みてなされたものであって、オートドープを抑制して、均一な抵抗分布を有するシリコンエピタキシャルウェーハを効率的に安定して製造できる方法を提供することを目的とする。上記目的を達成するために、本発明は、シリコン単結晶基板上にシリコン単結晶をエピタキシャル成長させて、エピタキシャル層を積層するシリコンエピタキシャルウェーハの製造方法において、抵抗率が0.5mΩcm以上20.0mΩcm以下で、ボロンがドープされている前記シリコン単結晶基板上に、成長速度を5μm/分以上15μm/分以下として、抵抗率が0.5Ωcm以上2000Ωcm以下である前記エピタキシャル層を成長させることを特徴とするシリコンエピタキシャルウェーハの製造方法を提供する。このようなオートドープによる抵抗分布の悪化が生じやすい低抵抗基板上へのエピタキシャル層の成長において、エピタキシャル層の成長速度を上記範囲とすることで、オートドープを効果的に抑制しながら、安定してエピタキシャル成長させることができる。また、特別な装置等を用いることなくオートドープを抑制しながらエピタキシャル層を成長できるため、生産性が良く、ウェーハの裏面のナノトポ等の悪化は生じない。以上より、本発明であれば、抵抗分布が均一で、高品質のシリコンエピタキシャルウェーハを生産性良く製造できる。このとき、前記エピタキシャル層の抵抗率を、1Ωcm以上500Ωcm以下とすることが好ましい。低抵抗基板上に上記のような抵抗率のエピタキシャル層を成長させる場合には、特にオートドープによる抵抗率の不均一が生じやすいため、本発明が好適である。以上のように、本発明によれば、抵抗分布が均一で、高品質のシリコンエピタキシャルウェーハを生産性良く、安定して製造できる。従来、ボロンをドープした低抵抗基板上へのエピタキシャル成長の際、オートドープによる抵抗分布が不均一になるという問題があった。これに対して、従来の方法では、オートドープ抑制効果が不十分であったり、オートドープ抑制用の穴あきサセプタによってウェーハの裏面のナノトポの悪化等が生じていた。これに対して本発明者が鋭意検討した結果、通常は成長速度3.6μm/min程度以下で行われていたエピタキシャル成長の成長速度を、高速化することでオートドープ量を低減できることを見出した。そして、ボロンをドープすることにより抵抗率が0.5~20.0mΩcmの低抵抗基板上に、抵抗率0.5~2000Ωcmのエピタキシャル層を成長させる場合に、成長速度を5μm/分以上15μm/分以下とすることでオートドープを十分に抑制でき、抵抗分布が均一なシリコンエピタキシャルウェーハを安定して製造できることを見出して本発明を完成させた。以下、本発明について、実施態様の一例として、図を参照しながら詳細に説明するが、本発明はこれに限定されるものではない。本発明では、まず、エピタキシャル成長用の基板として、抵抗率が0.5mΩcm以上20.0mΩcm以下で、ボロンが高濃度にドープされているP型シリコン単結晶基板を準備する。ボロンがドープされて、抵抗率が0.5mΩcm以上20.0mΩcm以下の低抵抗基板は、MOSFET等のパワ-デバイス向けのエピタキシャルウェーハを製造した場合に、スイッチング動作の抵抗成分を低減することができる。しかし、上記抵抗率の基板は、高濃度にボロンがドープされているためエピタキシャル成長中に特にオートドープが生じやすく、成長させるエピタキシャル層の抵抗分布が悪化しやすい。このような低抵抗基板でも、本発明の製造方法により効果的にオートドープを抑制できる。準備するシリコン単結晶基板としては、例えばCZチョクラルスキー法やFZフローティングゾーン法により育成したシリコン単結晶インゴットをスライスして、ラッピング、研削、研磨、エッチング等を施して作製した基板とすることができる。CZ法の場合には、シリコン単結晶インゴットを、ボロンを添加した原料融液から育成することで、ボロンがドープされた上記抵抗率の基板を作製できる。また、FZ法の場合には、ジボラン等を含むガスを用いてガスドープ等によりボロンをドープすることができる。また、基板を作製した後に、例えば、イオン注入等でボロンをドープして上記抵抗率にすることもできる。次に、上記したシリコン単結晶基板上に、抵抗率が0.5Ωcm以上2000Ωcm以下であるエピタキシャル層を成長速度5μm/分以上15μm/分以下で成長させる。このように成長速度を5μm/分以上、特には6μm/分以上とすれば、上記した低抵抗のボロンドープ基板に、0.5Ωcm以上2000Ωcm以下、特には1Ωcm以上500Ωcm以下の抵抗率のエピタキシャル層を形成しても、抵抗分布を十分に均一にすることができる。また、成長速度15μm/分以下であれば、エピタキシャル成長を阻害するHClガスが、シリコン原料ガスと水素ガスの反応により発生することを抑制でき、安定したエピタキシャル成長ができる。また、このような成長速度は、予め成長速度とオートドープ量との相関関係を求めて、当該相関関係を基に、上記範囲の中で最適な成長速度を設定することが好ましい。このエピタキシャル成長としては、例えば図1のフロー図に示すように、先ず、気相成長装置の反応容器内に備えられたサセプタに搬送装置を用いてシリコン単結晶基板を載置するa仕込み工程。この際用いる気相成長装置のサセプタは、特に限定されないが、アウトガス排出用の穴を設けていないサセプタを用いれば、ウェーハの裏面のナノトポ等の悪化を防止できる。本発明では、このような穴を設けなくとも成長速度の高速化によりオートドープを十分に低減できる。その他、気相成長装置は特に限定されず、枚葉式又はバッチ式の装置を用いることができる。次いで、反応容器内に水素ガスを流した状態で、反応容器内の温度をエピタキシャル層を気相成長するための成膜温度まで昇温するb昇温工程。この成膜温度は、基板表面の自然酸化膜を水素で除去できる1000°C以上に設定する。次いで、反応容器内を成膜温度に保持したままで、水素ガスとともに、トリクロロシランSiHCl3等のシリコン原料ガス、及び、ジボランB2H6、ホスフィンPH3、アルシンAsH3等のドーパントガスをそれぞれ所定流量で供給し、所定膜厚となるまでエピタキシャル層を成長させるc成膜工程。本発明の5~15μm/分といった高速成長を行う場合、成膜温度によって異なるが、シリコン原料ガスを、通常の成長速度で行う場合に比べて概ね1.5倍~4.0倍に増加させる。例えば、成長速度を高速にしつつ、所望の抵抗率のエピタキシャル層を成長させる場合には、上記のようにシリコン原料ガスの流量を変化させるため、ドーパントガスの流量も、通常の成長速度の場合の流量から変化増加させる。次いで、反応容器内の温度を下降させて、取出温度までエピタキシャルウェーハを冷却するd冷却工程。この冷却工程では、800°Cから400°C程度の間で、水素雰囲気から窒素雰囲気へと切換えられる。そして、窒素雰囲気のままで取出温度に至ったら、気相成長装置からエピタキシャルウェーハを取り出すe取り出し工程。次いで、取り出したエピタキシャルウェーハに対し、適宜RCA洗浄等の洗浄を行うことができるf洗浄工程。この洗浄工程における洗浄法は、典型的なRCA洗浄の他、薬液の濃度や種類を通常行われる範囲で変更したものを用いることもできる。そして、パーティクルカウンタにより、エピタキシャルウェーハ表面のパーティクルを計測しgパーティクルカウンタ計測、製品となるエピタキシャルウェーハを選別するh選別。以上のような本発明の製造方法であれば、抵抗率が面内均一な高品質のシリコンエピタキシャルウェーハを生産性良く製造することができる。以下、実施例及び比較例を示して本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。実施例、比較例抵抗率2.0mΩcmのボロンドープシリコン基板上に、抵抗率13.0Ωcmのエピタキシャル層を、1μm/分から9μm/分の成長速度でそれぞれ成膜し、エピタキシャルウェーハを製造した。製造したエピタキシャルウェーハにおいて、エピタキシャル層の中心部とエッジ部のドーパント濃度を測定した結果を図2に示す。図2に示すように、上記抵抗条件のエピタキシャルウェーハは、通常の成長速度1~3μm/分程度でエピタキシャル成長させると、エッジ部でエピタキシャル層のドーパント濃度が大きくなって、抵抗率が下がりやすい。このようなエピタキシャルウェーハを使用してデバイスを作製するとウェーハ中心部とエッジ部でデバイスの特性が変動し、エッジ部で特性不良を引き起こす。しかし、図2から明らかなように、2μm/分以上の成長速度でエッジ部のドーパント濃度が下がり始め、5μm/分で大幅に下がり、6μm/分以上で、中心部の値とほとんど変わらなくなっているのが分かった。従って、デバイス特性に影響を与えないためには5μm/分以上の成長速度が必要と言える。さらに、6μm/分以上の成長速度であれば、中心部とエッジ部とでドーパント濃度が同程度になっており、より好ましいことが分かる。なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。