"画像を表示する表示装置と、前記表示装置に表示させる画像に対応する画像データを生成する画像データ生成回路と、前記画像データ生成回路が生成した前記画像データを前記表示装置に送信する画像データ送信回路と、を備えるVDPと、前記VDPに命令を出力するCPUと、システム動作用クロック信号回路と、ドット表示用クロック信号回路と、を備えた遊技台であって、前記CPUは、前記システム動作用クロック信号回路が出力する信号を入力して動作し、前記VDPは、前記ドット表示用クロック信号回路が出力する信号を入力して前記画像データ生成回路および前記画像データ送信回路を動作させる、ことを特徴とする遊技台。請求項1記載の遊技台であって、前記VDPに備えられ、前記画像データ生成回路と電気的に接続される第1の端子と、前記VDPに備えられ、前記画像データ送信回路に電気的に接続される第2の端子と、前記第1の端子および前記ドット表示用クロック信号回路を接続する第1の信号線と、前記第1の信号線より長い長さを有し、前記第2の端子および前記ドット表示用クロック信号回路を接続する第2の信号線とを有することを特徴とする遊技台。請求項1または2に記載の遊技台であって、前記VDPは、前記ドット表示用クロック信号回路が出力する前記信号の周波数から所定倍の周波数の信号を生成する逓倍回路を有することを特徴とする遊技台。請求項3記載の遊技台であって、前記逓倍回路の生成する前記信号の周波数は、前記画像データ生成回路が動作可能な最大周波数より低いことを特徴とする遊技台。請求項1乃至4のいずれか1項に記載の遊技台であって、前記VDPは、前記ドット表示用クロック信号回路が出力する前記信号を分周する分周器を有することを特徴とする遊技台。請求項1乃至5のいずれか1項に記載の遊技台であって、前記VDPは、前記画像データ生成回路および前記画像データ送信回路を1チップのパッケージ内に収容していることを特徴とする遊技台。しかしながら、専用インタフェースを有するCPUは高コストであるという問題がある。また、専用インタフェースを有さないCPUは低コストではあるものの、このようなCPUを用いる場合には、CPUバスにROMやSDRAM等を接続することになる。このため、CPUとSDRAM等との間でのデータの送受信を確実に行うためには、CPUとSDRAM等とを同期させるための同期用回路が必要になる。また、VDPに入力されたクロック信号から表示装置の仕様に十分対応するドットクロック信号を生成する場合には、ドットクロック信号生成用回路が必要になる。いずれの場合も、遊技台に用いられる電気回路が高コスト化して遊技台が高コスト化してしまうという問題が生じる場合がある。本発明の目的は、低コスト化を図ることができる遊技台を提供することにある。上記目的は、所定の遊技データが記憶された所定の記憶装置と、前記遊技データに基づいて遊技制御を行うマイクロコンピュータと、前記マイクロコンピュータと前記所定の記憶装置を接続するとともに、前記遊技データを送信するためのデータ線と、前記マイクロコンピュータと前記所定の記憶装置が同期を取るための第1のクロック信号を出力する第1のクロック出力回路と、前記データ線より長さが短く配線され、前記第1のクロック出力回路と前記所定の記憶装置を接続するとともに、前記第1のクロック信号が送信されるクロック線とを備えていることを特徴とする遊技台によって達成される。また、上記目的は、画像を表示する表示装置と、前記表示装置に表示させる画像に対応する画像データを生成する画像データ生成回路と、前記画像データ生成回路が生成した前記画像データを前記表示装置に送信する画像データ送信回路と、を備えるVDPと、前記VDPに命令を出力するCPUと、システム動作用クロック信号回路と、ドット表示用クロック信号回路と、を備えた遊技台であって、前記CPUは、前記システム動作用クロック信号回路が出力する信号を入力して動作し、前記VDPは、前記ドット表示用クロック信号回路が出力する信号を入力して前記画像データ生成回路および前記画像データ送信回路を動作させる、ことを特徴とする遊技台によって達成される。本発明によれば、遊技台の低コスト化を図ることができる。以下、図面を用いて、本発明の一実施の形態に係る遊技台例えば、パチンコ機100等の弾球遊技機やスロット機等の回胴遊技機について詳細に説明する。まず、図1を用いて、本実施の形態に係るパチンコ機100の全体構成について説明する。なお、同図はパチンコ機100を正面側遊技者側から見た外観斜視図である。パチンコ機100は、外部的構造として、外枠102と、本体104と、前面枠扉106と、球貯留皿付扉108と、発射装置110と、遊技盤200と、をその前面に備える。外枠102は、遊技機設置営業店に設けられた設置場所島設備等へと固定させるための縦長方形状からなる木製の枠部材である。本体104は、内枠と呼ばれ、外枠102の内部に備えられ、ヒンジ部112を介して外枠102に回動自在に装着された縦長方形状の遊技機基軸体となる部材である。また、本体104は、枠状に形成され、内側に空間部114を有している。また、本体104が開放された場合、本体104の開放を検出する不図示の内枠開放センサを備える。前面枠扉106は、ロック機能付きで且つ開閉自在となるようにパチンコ機100の前面側となる本体104の前面に対しヒンジ部112を介して装着され、枠状に構成されることでその内側を開口部とした扉部材である。なお、前面枠扉106には、開口部にガラス製又は樹脂製の透明板部材118が設けられ、前面側には、スピーカ120や枠ランプ122が取り付けられている。前面枠扉106の後面と遊技盤200の前面とで遊技領域124を区画形成する。また、前面枠扉106が開放された場合、前面枠扉106の開放を検出する不図示の前面枠扉開放センサを備える。球貯留皿付扉108は、パチンコ機100の前面において本体104の下側に対して、ロック機能付きで且つ開閉自在となるように装着された扉部材である。球貯留皿付扉108は、複数の遊技球以下、単に球と称する場合があるが貯留可能で且つ発射装置110へと遊技球を案内させる通路が設けられている上皿126と、上皿126に貯留しきれない遊技球を貯留する下皿128と、遊技者の操作によって上皿126に貯留された遊技球を下皿128へと排出させる球抜ボタン130と、遊技者の操作によって下皿128に貯留された遊技球を遊技球収集容器俗称、ドル箱へと排出させる球排出レバー132と、遊技者の操作によって発射装置110へと案内された遊技球を遊技盤200の遊技領域124へと打ち出す球発射ハンドル134と、遊技者の操作によって各種演出装置206の演出態様に変化を与えるチャンスボタン136と、チャンスボタン136を発光させるチャンスボタンランプ138と、遊技店に設置されたカードユニットCRユニットに対して球貸し指示を行う球貸操作ボタン140と、カードユニットに対して遊技者の残高の返却指示を行う返却操作ボタン142と、遊技者の残高やカードユニットの状態を表示する球貸表示部144と、を備える。また、下皿128が満タンであることを検出する不図示の下皿満タンセンサを備える。発射装置110は、本体104の下方に取り付けられ、球発射ハンドル134が遊技者に操作されることによって回動する発射杆146と、遊技球を発射杆146の先端で打突する発射槌148と、を備える。遊技盤200は、前面に遊技領域124を有し、本体104の空間部114に臨むように、所定の固定部材を用いて本体104に着脱自在に装着されている。なお、遊技領域124は、遊技盤200を本体104に装着した後、開口部から観察することができる。図2は、図1のパチンコ機100を背面側から見た外観図である。パチンコ機100の背面上部には、上方に開口した開口部を有し、遊技球を一時的に貯留するための球タンク150と、球タンク150の下方に位置し、球タンク150の底部に形成した連通孔を通過して落下する球を背面右側に位置する払出装置152に導くためのタンクレール154とを配設している。払出装置152は、筒状の部材からなり、その内部には、不図示の払出モータとスプロケットと払出センサとを備えている。スプロケットは、払出モータによって回転可能に構成されており、タンクレール154を通過して払出装置152内に流下した遊技球を一時的に滞留させると共に、払出モータを駆動して所定角度だけ回転することにより、一時的に滞留した遊技球を払出装置152の下方へ1個ずつ送り出すように構成している。払出センサは、スプロケットが送り出した遊技球の通過を検知するためのセンサであり、遊技球が通過しているときにハイまたはローの何れか一方の信号を、遊技球が通過していないときはハイまたはローの何れか他方の信号を払出制御部600へ出力する。なお、この払出センサを通過した遊技球は、不図示の球レールを通過してパチンコ機100の表側に配設した上皿126に到達するように構成しており、パチンコ機100は、この構成により遊技者に対して球の払い出しを行う。払出装置152の図中左側には、遊技全般の制御処理を行う主制御部300を構成する主基板156を収納する主基板ケース158、主制御部300が生成した処理情報に基づいて演出に関する制御処理を行う第1副制御部400を構成する第1副基板160を収納する第1副基板ケース162、第1副制御部400が生成した処理情報に基づいて演出に関する制御処理を行う第2副制御部500を構成する第2副基板164を収納する第2副基板ケース166、遊技球の払出に関する制御処理を行う払出制御部600を構成するとともに遊技店員の操作によってエラーを解除するエラー解除スイッチ168を備える払出基板170を収納する払出基板ケース172、遊技球の発射に関する制御処理を行う発射制御部630を構成する発射基板174を収納する発射基板ケース176、各種電気的遊技機器に電源を供給する電源制御部660を構成するとともに遊技店員の操作によって電源をオンオフする電源スイッチ178と電源投入時に操作されることによってRWMクリア信号を主制御部300に出力するRWMクリアスイッチ180とを備える電源基板182を収納する電源基板ケース184、および払出制御部600とカードユニットとの信号の送受信を行うCRインタフェース部186を配設している。図3は、遊技盤200を正面から見た略示正面図である。遊技盤200には、外レール202と内レール204とを配設し、遊技球が転動可能な遊技領域124を区画形成している。遊技領域124の略中央には、演出装置206を配設している。演出装置206には、略中央に装飾図柄表示装置208を配設し、その周囲に、普通図柄表示装置210と、第1特別図柄表示装置212と、第2特別図柄表示装置214と、普通図柄保留ランプ216と、第1特別図柄保留ランプ218と、第2特別図柄保留ランプ220と、高確中ランプ222を配設している。演出装置206は、演出可動体224を動作して演出を行うものであり、詳細については後述する。なお、以下、普通図柄を普図、特別図柄を特図、第1特別図柄を特図1、第2特別図柄を特図2と称する場合がある。装飾図柄表示装置208は、装飾図柄ならびに演出に用いる様々な表示を行うための表示装置であり、本実施の形態では液晶表示装置LiquidCrystalDisplayによって構成する。装飾図柄表示装置208は、左図柄表示領域208a、中図柄表示領域208b、右図柄表示領域208cおよび演出表示領域208dの4つの表示領域に分割し、左図柄表示領域208a、中図柄表示領域208bおよび右図柄表示領域208cはそれぞれ異なった装飾図柄を表示し、演出表示領域208dは演出に用いる画像を表示する。さらに、各表示領域208a、208b、208c、208dの位置や大きさは、装飾図柄表示装置208の表示画面内で自由に変更することを可能としている。また、装飾図柄表示装置208は、1個の小さな例えば円形の図柄を表示可能な表示範囲を有し、演出表示領域208dの例えば左下角部に設けられた第4図柄表示領域図3では不図示を有している。なお、装飾図柄表示装置208として液晶表示装置を採用しているが、液晶表示装置でなくとも、種々の演出や種々の遊技情報を表示可能に構成されていればよく、例えば、ドットマトリクス表示装置、7セグメント表示装置、有機ELElectroLuminescence表示装置、リールドラム式表示装置、リーフ式表示装置、プラズマディスプレイ、プロジェクタを含む他の表示デバイスを採用してもよい。普図表示装置210は、普図の表示を行うための表示装置であり、本実施形態では7セグメントLEDによって構成する。特図1表示装置212および特図2表示装置214は、特図の表示を行うための表示装置であり、本実施形態では7セグメントLEDによって構成する。普図保留ランプ216は、保留している普図変動遊技詳細は後述の数を示すためのランプであり、本実施形態では、普図変動遊技を所定数例えば、2つまで保留することを可能としている。特図1保留ランプ218および特図2保留ランプ220は、保留している特図変動遊技詳細は後述の数を示すためのランプであり、本実施形態では、特図変動遊技を所定数例えば、4つまで保留することを可能としている。高確中ランプ222は、遊技状態が大当りが発生し易い高確率状態であること、または高確率状態になることを示すためのランプであり、遊技状態を大当りが発生し難い低確率状態から高確率状態にする場合に点灯し、高確率状態から低確率状態にする場合に消灯する。また、演出装置206の周囲には、所定の球進入口、例えば、一般入賞口226と、普図始動口228と、特図1始動口230と、特図2始動口232と、可変入賞口234を配設している。一般入賞口226は、本実施形態では遊技盤200に複数配設しており、一般入賞口226への入球を所定の球検出センサ図示省略が検出した場合一般入賞口226に入賞した場合、払出装置152を駆動し、所定の個数例えば、10個の球を賞球として上皿126に排出する。上皿126に排出した球は遊技者が自由に取り出すことが可能であり、これらの構成により、入賞に基づいて賞球を遊技者に払い出すようにしている。なお、一般入賞口226に入球した球は、パチンコ機100の裏側に誘導した後、遊技島側に排出する。本実施形態では、入賞の対価として遊技者に払い出す球を賞球、遊技者に貸し出す球を貸球と区別して呼ぶ場合があり、賞球と貸球を総称して球遊技球と呼ぶ。普図始動口228は、ゲートやスルーチャッカーと呼ばれる、遊技領域124の所定の領域を球が通過したか否かを判定するための装置で構成しており、本実施形態では遊技盤200の左側に1つ配設している。普図始動口228を通過した球は一般入賞口226に入球した球と違って、遊技島側に排出することはない。球が普図始動口228を通過したことを所定の球検出センサが検出した場合、パチンコ機100は、普図表示装置210による普図変動遊技を開始する。特図1始動口230は、本実施形態では遊技盤200の中央に1つだけ配設している。特図1始動口230への入球を所定の球検出センサが検出した場合、後述する払出装置152を駆動し、所定の個数例えば、3個の球を賞球として上皿126に排出するとともに、特図1表示装置212による特図変動遊技を開始する。なお、特図1始動口230に入球した球は、パチンコ機100の裏側に誘導した後、遊技島側に排出する。特図2始動口232は、電動チューリップ電チューと呼ばれ、本実施形態では特図1始動口230の真下に1つだけ配設している。特図2始動口232は、左右に開閉自在な羽根部材232aを備え、羽根部材232aの閉鎖中は球の入球が不可能であり、普図変動遊技に当選し、普図表示装置210が当り図柄を停止表示した場合に羽根部材232aが所定の時間間隔、所定の回数で開閉する。特図2始動口232への入球を所定の球検出センサが検出した場合、払出装置152を駆動し、所定の個数例えば、4個の球を賞球として上皿126に排出するとともに、特図2表示装置214による特図変動遊技を開始する。なお、特図2始動口232に入球した球は、パチンコ機100の裏側に誘導した後、遊技島側に排出する。可変入賞口234は、大入賞口またはアタッカと呼ばれ、本実施形態では遊技盤200の中央部下方に1つだけ配設している。可変入賞口234は、開閉自在な扉部材234aを備え、扉部材234aの閉鎖中は球の入球が不可能であり、特図変動遊技に当選して特図表示装置が大当り図柄を停止表示した場合に扉部材234aが所定の時間間隔例えば、開放時間29秒、閉鎖時間1.5秒、所定の回数例えば15回で開閉する。可変入賞口234への入球を所定の球検出センサが検出した場合、払出装置152を駆動し、所定の個数例えば、15個の球を賞球として上皿126に排出する。なお、可変入賞口234に入球した球は、パチンコ機100の裏側に誘導した後、遊技島側に排出する。さらに、これらの入賞口や始動口の近傍には、風車と呼ばれる円盤状の打球方向変換部材236や、遊技釘238を複数個、配設していると共に、内レール204の最下部には、いずれの入賞口や始動口にも入賞しなかった球をパチンコ機100の裏側に誘導した後、遊技島側に排出するためのアウト口240を設けている。パチンコ機100は、遊技者が上皿126に貯留している球を発射レールの発射位置に供給し、遊技者の操作ハンドルの操作量に応じた強度で発射モータを駆動し、発射杆146および発射槌148によって外レール202、内レール204を通過させて遊技領域124に打ち出す。そして、遊技領域124の上部に到達した球は、打球方向変換部材236や遊技釘238等によって進行方向を変えながら下方に落下し、入賞口一般入賞口226、可変入賞口234や始動口特図1始動口230、特図2始動口232に入賞するか、いずれの入賞口や始動口にも入賞することなく、または普図始動口228を通過するのみでアウト口240に到達する。次に、パチンコ機100の演出装置206について説明する。演出装置206の前面側には、遊技球の転動可能な領域にワープ装置242およびステージ244を配設し、遊技球の転動不可能な領域に演出可動体224を配設している。また、演出装置206の背面側には、装飾図柄表示装置208および遮蔽装置246以下、扉あるいはシャッタと称する場合があるを配設している。すなわち、演出装置206において、装飾図柄表示装置208および遮蔽手段は、ワープ装置242、ステージ244、および演出可動体224の後方に位置することとなる。ワープ装置242は、演出装置206の左上方に設けたワープ入口242aに入った遊技球を演出装置206の前面下方のステージ244にワープ出口242bから排出する。ステージ244は、ワープ出口242bから排出された球や遊技盤200の釘などによって乗り上げた球などが転動可能であり、ステージ244の中央部には、通過した球が特図1始動口230へ入球し易くなるスペシャルルート244aを設けている。演出可動体224は、本実施形態では人間の右腕の上腕と前腕を模した上腕部224aと前腕部224bとからなり、肩の位置に上腕部224aを回動させる不図示の上腕モータと肘の位置に前腕部224bを回動させる不図示の前腕モータを備える。演出可動体224は、上腕モータと前腕モータによって装飾図柄表示装置208の前方を移動する。遮蔽装置246は、格子状の左扉246aおよび右扉246bからなり、装飾図柄表示装置208および前面ステージ244の間に配設する。左扉246aおよび右扉246bの上部には、不図示の2つのプーリに巻き回したベルトをそれぞれ固定している。すなわち、左扉246aおよび右扉246bは、モータによりプーリを介して駆動するベルトの動作に伴って左右にそれぞれ移動する。遮蔽手段は、左扉246aおよび右扉246bを閉じた状態ではそれぞれの内側端部が重なり、遊技者が装飾図柄表示装置208を視認し難いように遮蔽する。左扉246aおよび右扉246bを開いた状態ではそれぞれの内側端部が装飾図柄表示装置208の表示画面の外側端部と若干重なるが、遊技者は装飾図柄表示装置208の表示の全てを視認可能である。また、左扉246aおよび右扉246bは、それぞれ任意の位置で停止可能であり、例えば、表示した装飾図柄がどの装飾図柄であるかを遊技者が識別可能な程度に、装飾図柄の一部だけを遮蔽するようなことができる。なお、左扉246aおよび右扉246bは、格子の孔から後方の装飾図柄表示装置208の一部を視認可能にしてもよいし、格子の孔の障子部分を半透明のレンズ体で塞ぎ、後方の装飾図柄表示装置208による表示を漠然と遊技者に視認させるようにしてもよいし、格子の孔の障子部分を完全に塞ぎ遮蔽し、後方の装飾図柄表示装置208を全く視認不可にしてもよい。次に、図4を用いて、パチンコ機100の制御部の回路構成について詳細に説明する。なお、同図は制御部の回路ブロック図を示したものである。パチンコ機100の制御部は、大別すると、遊技の中枢部分を制御する主制御部300と、主制御部300が送信するコマンド信号以下、単にコマンドと呼ぶに応じて主に演出の制御を行う第1副制御部400と、第1副制御部400より送信されたコマンドに基づいて各種機器を制御する第2副制御部500と、主制御部300が送信するコマンドに応じて主に遊技球の払い出しに関する制御を行う払出制御部600と、遊技球の発射制御を行う発射制御部630と、パチンコ機100に供給される電源を制御する電源制御部660と、によって構成している。まず、パチンコ機100の主制御部300について説明する。主制御部300は、主制御部300の全体を制御する基本回路302を備えており、基本回路302には、CPU304と、制御プログラムや各種データを記憶するためのROM306と、一時的にデータを記憶するためのRAM308と、各種デバイスの入出力を制御するためのI/O310と、時間や回数等を計測するためのカウンタタイマ312と、プログラム処理の異常を監視するWDT314を搭載している。なお、ROM306やRAM308については他の記憶装置を用いてもよく、この点は後述する第1副制御部400についても同様である。基本回路302のCPU304は、水晶発振器316bが出力する所定周期のクロック信号をシステムクロックとして入力して動作する。また、基本回路302には、水晶発振器316aが出力するクロック信号を受信する度に0~65535の範囲で数値を変動させるハードウェア乱数カウンタとして使用しているカウンタ回路318この回路には2つのカウンタを内蔵しているものとすると、所定の球検出センサ、例えば各始動口、入賞口、可変入賞口を通過する遊技球を検出するセンサや、前面枠扉開放センサや内枠開放センサや下皿満タンセンサを含む各種センサ320が出力する信号を受信し、増幅結果や基準電圧との比較結果をカウンタ回路318および基本回路302に出力するためのセンサ回路322と、所定の図柄表示装置、例えば特図1表示装置212や特図2表示装置214の表示制御を行うための駆動回路324と、所定の図柄表示装置、例えば普図表示装置210の表示制御を行うための駆動回路326と、各種状態表示部328例えば、普図保留ランプ216、特図1保留ランプ218、特図2保留ランプ220、高確中ランプ222等の表示制御を行うための駆動回路330と、所定の可動部材、例えば特図2始動口232の羽根部材232aや可変入賞口234の扉部材234a等を開閉駆動する各種ソレノイド332を制御するための駆動回路334を接続している。なお、特図1始動口230に球が入賞したことを球検出センサ320が検出した場合には、センサ回路322は球を検出したことを示す信号をカウンタ回路318に出力する。この信号を受信したカウンタ回路318は、特図1始動口230に対応するカウンタのそのタイミングにおける値をラッチし、ラッチした値を、特図1始動口230に対応する内蔵のカウンタ値記憶用レジスタに記憶する。また、カウンタ回路318は、特図2始動口232に球が入賞したことを示す信号を受信した場合も同様に、特図2始動口232に対応するカウンタのそのタイミングにおける値をラッチし、ラッチした値を、特図2始動口232に対応する内蔵のカウンタ値記憶用レジスタに記憶する。さらに、基本回路302には、情報出力回路336を接続しており、主制御部300は、情報出力回路336を介して、外部のホールコンピュータ図示省略等が備える情報入力回路350にパチンコ機100の遊技情報例えば、遊技状態を出力する。また、主制御部300には、電源制御部660から主制御部300に供給している電源の電圧値を監視する電圧監視回路338を設けており、電圧監視回路338は、電源の電圧値が所定の値本実施例では9V未満である場合に電圧が低下したことを示す低電圧信号を基本回路302に出力する。また、主制御部300には、電源が投入されると起動信号リセット信号を出力する起動信号出力回路リセット信号出力回路340を設けており、CPU304は、起動信号出力回路340から起動信号を入力した場合に、遊技制御を開始する後述する主制御部メイン処理を開始する。また、主制御部300は、第1副制御部400にコマンドを送信するための出力インタフェースと、払出制御部600にコマンドを送信するための出力インタフェースをそれぞれ備えており、この構成により、第1副制御部400および払出制御部600との通信を可能としている。なお、主制御部300と第1副制御部400および払出制御部600との情報通信は一方向の通信であり、主制御部300は第1副制御部400および払出制御部600にコマンド等の信号を送信できるように構成しているが、第1副制御部400および払出制御部600からは主制御部300にコマンド等の信号を送信できないように構成している。次に、パチンコ機100の第1副制御部400について説明する。第1副制御部400は、主に主制御部300が送信したコマンド等に基づいて第1副制御部400の全体を制御する基本回路402を備えており、基本回路402には、CPU404と、一時的にデータを記憶するためのSDRAM408と、各種デバイスの入出力を制御するためのI/O410と、時間や回数等を計測するためのカウンタタイマ412を搭載している。基本回路402のCPU404は、水晶発振器414が出力する所定周期のクロック信号をシステムクロックとして入力して動作する。また、基本回路402には、制御プログラムや各種演出データを記憶するためのROM406と、スピーカ120およびアンプの制御を行うための音源回路416と、各種ランプ418例えば、チャンスボタンランプ138の制御を行うための駆動回路420と、遮蔽装置246の駆動制御を行うための駆動回路432と、遮蔽装置246の現在位置を検出する遮蔽装置センサ430と、チャンスボタン136の押下を検出するチャンスボタン検出センサ426と、遮蔽装置センサ430やチャンスボタン検出センサ426からの検出信号を基本回路402に出力するセンサ回路428と、CPU404からの信号に基づいてCGROM406aに記憶された画像データ等を読み出してVRAM436のワークエリアを使用して表示画像を生成して装飾図柄表示装置208に画像を表示するVDPビデオディスプレイプロセッサー434と、を接続している。VDP434は、水晶発振器438が出力する所定周期のクロック信号を入力して動作する。なお、ROM406は、各種演出データを記憶したCGROM406aと、制御プログラムを記憶したROM406bとを有している図5参照が、制御プログラムと各種演出データとを同じROMに記憶させてもよい。次に、パチンコ機100の第2副制御部500について説明する。第2副制御部500は、第1副制御部400が送信した制御コマンドを入力インタフェースを介して受信し、この制御コマンドに基づいて第2副制御部500の全体を制御する基本回路502を備えており、基本回路502は、CPU504と、一時的にデータを記憶するためのRAM508と、各種デバイスの入出力を制御するためのI/O510と、時間や回数等を計測するためのカウンタタイマ512を搭載している。基本回路502のCPU504は、水晶発振器514が出力する所定周期のクロック信号をシステムクロックとして入力して動作し、第2副制御部500の全体を制御するための制御プログラム及びデータ、画像表示用のデータ等が記憶されたROM506が設けられている。また、基本回路502には、演出可動体224の駆動制御を行うための駆動回路516と、演出可動体224の現在位置を検出する演出可動体センサ424と、演出可動体センサ424からの検出信号を基本回路502に出力するセンサ回路518と、遊技盤用ランプ532の制御を行うための遊技盤用ランプ駆動回路530と、遊技台枠用ランプ542の制御を行うための遊技台枠用ランプ駆動回路540と、遊技盤用ランプ駆動回路530と遊技台枠用ランプ駆動回路540との間でシリアル通信による点灯制御を行うシリアル通信制御回路520と、を接続している。次に、パチンコ機100の払出制御部600、発射制御部630、電源制御部660について説明する。払出制御部600は、主に主制御部300が送信したコマンド等の信号に基づいて払出装置152の払出モータ602を制御すると共に、払出センサ604が出力する制御信号に基づいて賞球または貸球の払い出しが完了したか否かを検出すると共に、インタフェース部606を介して、パチンコ機100とは別体で設けられたカードユニット608との通信を行う。発射制御部630は、払出制御部600が出力する、発射許可または停止を指示する制御信号や、球発射ハンドル134内に設けた発射強度出力回路が出力する、遊技者による球発射ハンドル134の操作量に応じた発射強度を指示する制御信号に基づいて、発射杆146および発射槌148を駆動する発射モータ632の制御や、上皿126から発射装置110に球を供給する球送り装置634の制御を行う。電源制御部660は、パチンコ機100に外部から供給される交流電源を直流化し、所定の電圧に変換して主制御部300、第1副制御部400等の各制御部や払出装置152等の各装置に供給する。さらに、電源制御部660は、外部からの電源が断たれた後も所定の部品例えば主制御部300のRAM308等に所定の期間例えば10日間電源を供給するための蓄電回路例えば、コンデンサを備えている。なお、本実施形態では、電源制御部660から払出制御部600と第2副制御部500に所定電圧を供給し、払出制御部600から主制御部300と第2副制御部500と発射制御部630に所定電圧を供給しているが、各制御部や各装置に他の電源経路で所定電圧を供給してもよい。次に、本実施の形態によるパチンコ機100に備えられた第1副制御部400の構成について図5乃至図16を用いて説明する。図5は、図4に示す第1副制御部400の構成要素の一部を抜き出して示す第1副基板160の回路レイアウトを模式的に示す図である。図6は、図5に示す第1副基板160の実基板の回路レイアウトであって、図5に示す構成要素の配置位置を示している。図5および図6に示すように、第1副基板160は、ほぼ中央から基板角部近傍に延びて配線されたバス配線442を有している。例えば、第1副基板160は多層例えば、6層のプリント回路基板を有している。バス配線442は、例えばこのプリント回路基板の内層に配線されている。第1副基板160は、プリント回路基板の実装面に実装された水晶発振器414、CPU404、水晶発振器438、VDP434、CGROM406a、ROM406bおよびSDRAM408を有している。CPU404、VDP434、ROM406bおよびSDRAM408は、例えばバス配線442の配線領域上に実装され、第1副基板160に形成されたビアホール不図示を介してバス配線442にそれぞれ電気的に接続以下、電気的に接続を接続と略称するされている。また、CPU404、ROM406bおよびSDRAM408は、バス配線442を横切って実装されている。バス配線442は、例えば両端部近傍にCPU404およびSDRAM408が配置されるように1枚の内層基板上に一筆書き配線の形状に形成されている。VDP434は、例えばこの一筆書き配線の途中に形成されたビアホールを介して他の内層基板に形成された配線に接続されている。図5に示すように、水晶発振器414は、例えばCPU404の外部クロック信号入力端子EXTALに接続されている。水晶発振器414は、例えば周波数が30.0MHzのクロック信号をCPU404に出力するようになっている。CPU404は、CPU404を制御部として有するマイクロコンピュータとSDRAM408とが同期を取るためのクロック信号SDCLKを出力するクロック出力回路405を有している。クロック出力回路405は、水晶発振器414が出力したクロック信号に基づいてクロック信号SDCLKを生成して出力するようになっている。CPU404は、水晶発振器414が出力したクロック信号またはクロック出力回路405が出力したクロック信号と遊技データとに基づいて遊技制御を行うようになっている。例えば遊技データには、抽選結果の情報、遊技時間計測用カウンタ4.1sタイマ用、図柄変動時間用の情報、実行中の演出を特定するための情報、再生中の画像音、発光態様を特定するための情報、画像情報、サウンド情報、LED発光態様に関する情報等が含まれる。CPU404とSDRAM408とは、クロック信号SDCLKにより同期動作が可能になっている。CPU404はSDRAM408とクロック線440を介して接続されている。クロック線440はCPU404等の実装面であるプリント回路基板の表層に配線されている。これにより、クロック線440は内層に配線するためのビアホール部を有さなくなるので、当該ビアホール部での抵抗分による誤差が生じるのを防止できる場合がある。クロック信号SDCLKは、クロック線440を介してCPU404からSDRAM408に入力される。VDP434は、例えば2つのクロック信号入力端子DCLKI、PLLREFと、RAM435と、CGROM406aに接続される入出力端子不図示とを有している。クロック信号入力端子DCLKI、PLLREFには、水晶発振器438のクロック信号出力端子不図示が接続されている。水晶発振器438は、例えば周波数が33.264MHzのクロック信号をVDP434に出力するようになっている。なお、水晶発振器438の出力するクロック信号の周波数とVDP434の動作周波数との関係については、後述する。VDP434には、CGROM406aが接続されている。CGROM406aには、装飾図柄表示装置208に表示される画像に対応する元画像データが記憶されている。CGROM406aはNOR型の記憶装置である。ところで、画像データを記憶した画像用ROMを搭載した遊技台が特開2009-106308号公報に開示されている。当該公報に開示された遊技台は高速動作が可能なNAND型の画像用ROMを使用している。一方、画像用ROMには、例えばランダムアクセスを実行するためにNOR型のROMが使用されることがある。NOR型のROMは読み出し速度がNAND型に比して遅い場合がある。この場合には、高速処理が可能なVDPを動作可能最大周波数で動作させていても、画像の読み出しにおける遅延時間によって全体の処理時間が遅くなってしまう。その結果、画像処理全体の処理速度が低下する上に、VDPが動作可能最大周波数で動作していることによる電力消費が多くなるという問題が生じる。このように、パチンコ機に用いられている回路基板には、電力消費の多いデバイスが存在する。そこで、本実施の形態によるパチンコ機100では、VDP434が適切な電力消費となるように、動作可能最大周波数より低い周波数でVDP434が動作する。これにより、パチンコ機100は画像制御に必要な電力を減らすとともに、発熱量を低減できる場合がある。さらに、VDP434の消費電力を抑えることにより、電源系に小電力型の小型のデバイスを使用することが可能となり、ひいては、コンパクトな回路基板を設計することが可能になる。次に、CPU404とSDRAM408とを接続するクロック線440およびバス配線442の関係について図7乃至図9を用いて説明する。本実施の形態によるパチンコ機100は、例えばCPU404とSDRAM408との間を接続するクロック線440の配線長が例えばCPU404とSDRAM408との間を接続するバス配線442の配線長より短く配線されている点に特徴を有している。これにより、本実施の形態によるパチンコ機100は、CPU404とSDRAM408との間で確実にデータの送受信ができる場合がある。また、CPU404とSDRAM408とを同期させる同期用回路を備えていなくてもSDRAM408に接続するための専用インタフェースを有さないCPUを用いることができるので、パチンコ機100の低コスト化を図ることができる場合がある。以下、クロック線440の配線長とバス配線442の配線長との差異について具体的に説明する。従来の遊技台に備えられたCPUはSDRAM外部クロックに同期して動作する不揮発性の記憶装置と接続するための専用インタフェースを有し、CPUとSDRAM等が互いに直接データの送受信を行っている例えば、特開2008-167840号公報。しかしながら、当該インタフェースを有するCPUは高価であるという問題を有している。これに対し、本実施の形態によるパチンコ機100に備えらたCPU404は、SDRAMと接続するための専用インタフェースを有していないものの、SDRAM408との同期動作を確実に行うことができ、且つ、安価であるという利点を有している。図7は、SDRAM408のライトサイクルデータ書込み動作における動作のタイミングチャート等示している。図7a乃至図7cは、当該タイミングチャートを示している。図7aはSDRAM408のクロック信号の入力端子で観測されるクロック信号SDCLKの一例を示し、図中波線で示すクロック信号SDCLK1はCPU404とSDRAM408との間を接続するクロック線440の配線長図7および図8の説明において、以下、クロック線440の配線長Ccsと称するがCPU404とSDRAM408との間を接続するバス配線442の配線長図7および図8の説明において、以下、バス配線442の配線長Bcsと称するに等しい場合にSDRAM408のクロック信号の入力端子で観測されるクロック信号SDCLKの一例を表し、図中実線で示すクロック信号SDCLK2はクロック線440の配線長Ccsがバス配線442の配線長Bcsより短い場合にSDCLK408のクロック信号の入力端子で観測されるクロック信号SDCLKの一例を表している。図7bは、クロック線440の配線長Ccsとバス配線442の配線長Bcsとが等しい場合にSDRAM408のデータ信号の入力端子で観測される、CPU404から出力されたデータ信号1の一例を模式的に示し、図7cはクロック線440の配線長Ccsがバス配線442の配線長Bcsより短い場合にSDRAM408のデータ信号の入力端子で観測される、CPU404から出力されたデータ信号2の一例を模式的に示している。また、図7a乃至図7cの左から右に時間経過を表している。図7dは、図7a乃至図7cの図中に示す記号の一部を説明する一覧表である。なお、データ信号1、2には、例えば遊技データ、SDRAM408を制御する制御用コマンドデータ等が含まれる。CPU404は、クロック信号SDCLKの例えば立ち上がりエッジに同期してデータ出力遅延時間CdT経過後にデータ信号を出力し、次の立ち上がりエッジに同期してデータ出力ホールド時間CTh経過後にデータ信号の出力を終了する。SDRAM408は、入力されたクロック信号SDCLKの例えば立ち上がりエッジでデータ信号をラッチして所定の記憶領域にデータを書き込む。SDRAM408がデータ信号を確実にラッチするためには、データ信号1がSDRAM408の入力セットアップ時間クロック信号の立ち上がりまたは立ち下りに先立って予めデータ信号の出力側がデータ信号を保持しておかなければならない時間STsと入力ホールド時間クロック信号が発行された後にデータ信号の出力側がデータ信号を保持しておかなければならない時間SThとを満たすようにSDRAM408に入力される必要がある。例えばクロック線440の配線遅延がバス配線442の配線遅延と等しいと仮定すると、クロック線440の配線長Ccsとバス配線442の配線長Bcsとが等しい場合には、両配線440、442の配線遅延は考慮しなくてよいので、図7aおよび図7bに示すように、時刻te1のタイミングでCPU404がデータ信号1の出力動作を開始するとデータ信号1は、データ出力遅延時間CdT例えば、最大遅延時間13nsナノ秒の経過後の時刻te2のタイミングでSDRAM408に入力され、時刻te3でのクロック信号SDCLK1の立ち上がりエッジに同期してデータ出力ホールド時間CTh例えば、最小ホールド時間1nsの経過後の時刻te4に出力が終了される。SDRAM408に入力されたデータ信号1は、時刻te3のタイミングにおけるクロック信号SDCLK1の立ち上がりエッジでラッチされてSDRAM408の所定の記憶領域に書き込まれる。SDRAM408のライトサイクルにおける入力セットアップ時間のマージンは、クロック信号SDCLK1の周期本例では、16.66nsからCPU404の出力遅延時間CdTおよびSDRAM408の入力セットアップ時間STs最小値は、例えば1.5nsを減算して求めることができる。クロック線440の配線長Ccsとバス配線442の配線長Bcsとが等しい場合には、ライトサイクルにおけるセットアップ時間のマージンwTsm1は、2.16ns=16.66ns-13ns1.5nsとなる。また、SDRAM408のライトサイクルにおけるホールド時間のマージンは、CPU404の出力ホールド時間CThからSDRAM408の入力ホールド時間STh最小値は、例えば0.8nsを減算して求めることができる。クロック線440の配線長Ccsとバス配線442の配線長Bcsとが等しい場合には、ライトサイクルにおけるホールド時間のマージンwThm1は、0.2ns=1.0ns-0.8nsとなる。このように、クロック線440の配線長Ccsとバス配線442の配線長Bcsとが等しい場合には、SDRAM408のライトサイクルにおける入力ホールド時間のマージンwThm1は、入力セットアップ時間のマージンwTsm1と比較して非常に小さくなる。入力ホールド時間のマージンwThm1を大きくするには、SDRAM408へのデータ信号1の入力タイミングを図7bに示すタイミングより遅らせる必要がある。SDRAM408へのデータ信号1の入力タイミングを遅らせるためには、バス配線442の配線長Bcsを長くして配線遅延を増加させるとよい。しかしながら、バス配線442の配線数は多いため、バス配線442を長くするために必要な配線領域が広くなり、第1副基板160が大型化してしまう。そこで、本実施の形態によるパチンコ機100では、クロック線440の配線長Ccsとバス配線442の配線長Bcsとが等しい従来のパチンコ機に対して、バス配線442の配線長Bcsを変えずにクロック線440の配線長Ccsが短くなっている。これにより、本実施の形態によるパチンコ機100は従来のパチンコ機100と比較して、SDRAM408に入力されるクロック信号SDCLKの立ち上がりタイミングがSDRAM408にデータ信号が入力されるタイミングに対して早くなり、データ信号の入力タイミングを遅らせたのと同様の効果が得られる。クロック線440の配線長Ccsをバス配線442の配線長Bcsより短くした場合におけるデータ信号2のSDRAM408への入力タイミングをデータ信号1の入力タイミングに一致させると、図7a乃至図7cに示すように、本実施の形態によるパチンコ機100のクロック信号SDCLK2は従来のパチンコ機のクロック信号SDCLK1と比べてΔtだけ早く立ち上がる。これにより、本実施の形態における入力ホールド時間のマージンwThm2は従来の入力ホールド時間のマージンwThm1よりΔtだけ大きくなる。これにより、CPU404から出力されたデータ信号をSDRAM408へ確実に送信することができるようになる場合がある。なお、本実施の形態の入力セットアップ時間のマージンwTsm2は従来の入力セットアップ時間のマージンmThs1よりΔtだけ小さくなる。しかしながら、上記の通り、セットアップ時間のマージンwTsm1は2.16nsと相対的に大きい。このため、入力ホールド時間のマージンがΔtだけ小さくなっても、CPU404からSDRAM408へのデータ信号の送信を確実に行うことができる。図8は、SDRAM408のリードサイクルデータ読出し動作における動作のタイミングチャート等示している。図8a乃至図8cは、当該タイミングチャートを示している。図8aはCPU404のクロック信号の出力端子で観測されるクロック信号SDCLKの一例を示し、図中波線で示すクロック信号SDCLK1はクロック線440の配線長Ccsがバス配線442の配線長Bcsに等しい場合にCPU404のクロック信号の出力端子で観測されるクロック信号SDCLKの一例を表し、図中実線で示すクロック信号SDCLK2はクロック線440の配線長Ccsがバス配線442の配線長Bcsより短い場合にCPU404のクロック信号の出力端子で観測されるクロック信号SDCLKの一例を表している。図8bは、クロック線440の配線長Ccsとバス配線442の配線長Bcsとが等しい場合にCPU404のデータ信号の入力端子で観測される、SDRAM408から読み出されたデータ信号1の一例を模式的に示し、図8cはクロック線440の配線長Ccsがバス配線442の配線長Bcsより短い場合にCPU404のデータ信号の入力端子で観測される、SDRAM408から読み出されたデータ信号2の一例を模式的に示している。また、図8a乃至図8cの左から右に時間経過を表している。図8dは、図8a乃至図8cの図中に示す記号の一部を説明する一覧表である。なお、データ信号1、2には、例えば遊技データ等が含まれる。SDRAM408はクロック信号SDCLKの例えば立ち上がりエッジに同期してリードデータ出力遅延時間SdT経過後にデータ信号を読出し、次の立ち上がりエッジに同期してリードデータ出力ホールド時間STh経過後に読出しデータ信号の読出しを終了する。CPU404は、クロック信号SDCLKの例えば立ち上がりエッジでSDRAM408から読み出されたデータ信号をラッチして所定の記憶領域にデータを書き込む。CPU404がデータ信号を確実にラッチするためには、データ信号がCPU404の入力セットアップ時間CTsと入力ホールド時間CThとを満たすようにCPU404に入力される必要がある。例えばクロック線440の配線長Ccsとバス配線442の配線長Bcsとが等しい場合において、図8aおよび図8bに示すように、時刻te1のタイミングでSDRAM408がデータ信号1の読出し動作を開始すると、データ信号1はリードデータ出力遅延時間SdT例えば、最大遅延時間5.4nsの経過後の時刻te2のタイミングでCPU404に入力され、時刻te3でクロック信号SDCLK1が立ち上がってからリードデータ出力ホールド時間STh例えば、最小ホールド時間2.7nsの経過後の時刻te4に出力が終了される。CPU404に入力されたデータ信号1は、時刻te3のタイミングにおけるクロック信号SDCLK1の立ち上がりエッジでラッチされてCPU404の所定の記憶領域に記憶される。SDRAM408のリードサイクルにおける入力セットアップ時間のマージンは、クロック信号SDCLK1の周期本例では、16.66nsからSDRAM408のリードデータ出力遅延時間SdTおよびCPU404の入力セットアップ時間CTs最小値は、例えば8.0nsを減算して求めることができる。クロック線440の配線長Ccsとバス配線442の配線長Bcsとが等しい場合には、リードサイクルにおけるセットアップ時間のマージンrTsm1は、3.26ns=16.66ns-5.4ns8.0nsとなる。また、SDRAM408のリードサイクルにおけるリードデータホールド時間のマージンは、SDRAM408のリードデータホールド時間CThからCPU404の入力ホールド時間CTh最小値は、例えば2.0nsを減算して求めることができる。クロック線440の配線長Ccsとバス配線442の配線長Bcsとが等しい場合には、リードサイクルにおけるリードデータホールド時間のマージンrThm1は、0.7ns=2.7ns-2.0nsとなる。このように、クロック線440の配線長Ccsとバス配線442の配線長Bcsとが等しい場合には、SDRAM408のリードサイクルにおける入力ホールド時間のマージンrThm1は、入力セットアップ時間のマージンrTsm1と比較して非常に小さくなる。上記の通り、本実施の形態によるパチンコ機100では、ライトサイクルにおける入力ホールド時間のマージンを大きくするために、クロック線440の配線長Ccsとバス配線442の配線長Bcsとが等しい従来のパチンコ機に対して、バス配線442の配線長Bcsを変えずにクロック線440の配線長Ccsが短く配線される。バス配線442の配線長Bcsに対してクロック線440の配線長Ccsを短くすると、ライトサイクルと同様にリードサイクルにおいても、バス配線442の配線長Bcsを長く配線したのと同様の効果が得られる。すわわち、CPU404へのデータ信号1の入力タイミングを図8bに示すタイミングより遅らせることができる。クロック線440の配線長Ccsをバス配線442の配線長Bcsより短くした場合におけるデータ信号2のCPU404への入力タイミングをデータ信号1の入力タイミングに一致させると、図8a乃至図8cに示すように、本実施の形態によるパチンコ機100は従来のパチンコ機と比較して、CPU404から出力されるクロック信号SDCLKの立ち上がりタイミングがCPU404に入力されるデータ信号の入力タイミングに対して早くなり、データ信号の入力タイミングを遅らせたのと同様の効果が得られる。このため、本実施の形態におけるリードデータホールド時間のマージンrThm2は従来のリードデータホールド時間のマージンrThm1よりΔtだけ大きくなる。これにより、SDRAM408から読み出されたデータ信号をCPU404に確実に送信することができるようになる場合がある。なお、本実施の形態におけるリードデータセットアップ時間のマージンrTsm2は従来のリードデータセットアップ時間のマージンrThs1よりΔtだけ小さくなる。しかしながら、上記の通り、リードデータセットアップ時間のマージンrTsm1は3.26nsと相対的に大きい。このため、リードデータホールド時間のマージンがΔtだけ小さくなっても、SDRAM408からCPU404へのデータ信号の送信を確実に行うことができる。次に、CPU404とSDRAM408とを接続するクロック線440の配線長と、CPU404とSDRAM408とを接続するバス配線442の配線長との差異について説明する。電気の速度をVとし、真空中の高速をCとし、データ線およびクロック線を覆う絶縁体の比誘電率をε0とし、当該絶縁体の比透磁率をμ0とすると、電気の速度Vは以下の式1で示される。V=C/√ε0×μ01また、データホールド時間の増加時間、すなわちクロック信号のタイミングが速くなる時間例えば、図7や図8に示すΔtをAとすると、当該クロック線と当該データ線との長さの差異DiffLは、以下の式2で示される。DiffL=A×V=A×C/√ε0×μ02図7に示すΔtを100psピコ秒増加させる場合、すなわち、増加時間A=100psの場合を例にとって、クロック線例えば、クロック線440とデータ線例えば、バス配線442との長さの差異の値DiffLについて説明する。第1副基板160は6層構造のガラスエポキシ基板FR-4で形成されているとすると、絶縁体の比誘電率ε0は4.7であり、比透磁率μ0は1である。また、真空中の光速は約30万キロメートル/秒である。このため、クロック線440やバス配線442の電気の速度Vは、式1より、0.138mm/psとなる。増加時間A=100psの場合、クロック線440とバス配線442との長さの差異の値DiffLは、式2より、13.8mmとなる。従って、クロック線440の配線長をバス配線442の配線長より13.8mm短くすることにより、両配線長が等しい場合と比較して、SDRAM408の入力ホールド時間のマージンを100ps増加させることができる場合がある。次に、クロック線440とバス配線442との長さの差異の最大値maxDiffLについて図9を用いて説明する。図9は、SDRAM408に入力されるクロック信号SDCLKと所定データ信号との動作タイミングを示すタイミングチャート等を示している。図9aは、当該タイミングチャートを示し、図中上段にはクロック信号SDCLKが示され、下段には所定データが示されている。図9bは、図9aの図中に示す記号の説明の一覧表である。図9aに示すように、SDRAM408では、例えば所定データがクロック信号SDCLKの立ち上がりエッジでラッチされる。例えば所定データには、遊技データやSDRAM408を制御する制御用コマンドデータ等が含まれる。図9aおよび図9bに示すように、クロック信号SDCLKのクロック周期はFで表され、SDRAM408の入力セットアップ時間はTsで表され、SDRAM408の入力ホールド時間はThで表され、SDRAM408の入力セットアップ時間のマージン余裕はTsmで表され、SDRAM408の入力ホールド時間のマージン余裕はThmで表されている。例えば、SDRAM408の入力セットアップ時間Tsの最小値は1.5nsであり、入力ホールド時間Tcの最小値は0.8nsである。ところで、CPU404とSDRAM408との間で最も安定してデータを送受信するためには、セットアップ時間およびホールド時間の両方がCPU404やSDRAM408の仕様を十分に満たしていることを要する。すなわち、セットアップ時間およびホールド時間のいずれか一方のタイミングマージンのみを確保しても、他方のタイミングマージンが不十分であると、CPU404やSDRAM408は受信したデータをラッチできない。従って、クロック線とデータ線との長さの差異の最大値maxDiffLは、入力セットアップ時間のマージンと入力ホールド時間のマージンとが等しくなるように設定されたデータホールド時間の増加時間Aの場合に得られる。クロック信号の周期をFとし、セットアップ時間をTsとし、ホールド時間をThとすると、クロック線とデータ線との長さの差異の最大値maxDiffLは、以下の式3で示される。maxDiffL=0.5×F-TsTh×V3クロック線440をバス配線442より短くしてクロック信号SDCLKのタイミングが速くなる時間Δtを長くし過ぎると、SDRAM408の入力セットアップ時間STsやCPU404のリードデータ入力セットアップ時間CTsを確保できなくなる。図7dおよび図8dに示すように、SDRAM408の入力セットアップ時間STsはCPU404の入力セットアップ時間CTsより短いため、クロック信号SDCLKのタイミングが速くなる時間に対して余裕がある。このため、クロック線440とバス配線442との長さの差異の最大値maxDiffLは、CPU404のリードデータ入力セットアップ時間CTsを確保できるように設定する必要がある。例えば、クロック信号SDCLKの周期Fを16.66nsとし、式3のTsをCPU404の入力セットアップ時間CTs=8.0nsとし、式3のThをCPU404の入力ホールド時間CTh=2.0nsとすると、クロック線440とバス配線442との長さの差異の最大値maxDiffLは、式3より、459mmとなる。なお、この場合にクロック信号SDCLKが速くなる時間Δt増加時間Aは、式2より、3326psとなり、SDRAM408の入力ホールド時間のマージンが3.326ns増加する。このように、SDRAM408のリードおよびライトサイクルにおいて入力データホールド時間のマージンを大きくすることができる。これにより、クロック信号等の立ち上がりまたは立ち下り時間のばらつきや反射等によるクロック信号等の品質劣化、あるいは設計値に対する配線幅や配線長等の誤差が生じても、CPU404とSDRAM408との通信の安定化を図ることができる場合がある。次に、CPU404およびSDRAM408の配置位置について図10を用いて説明する。図10は、CPU404およびSDRAM408の配置位置とSDRAM408のクロック信号SDCLKのクロック信号の入力端子におけるクロック信号の電圧波形を例示している。図10aは配置例1を示し、図10bは配置例2を示し、図10cの上段に配置例1でのクロック信号波形の一例を示し、下段に配置例2でのクロック信号波形の一例を示している。図10cにおいて、縦軸は電圧を表し、左から右に時間経過を表している。図10aに示すように、配置例1では、例えばバス配線442の一端部またはその近傍にCPU404が接続され、他端部またはその近傍にROM406bが接続されている。SDRAM408は、CPU404およびROM406bのそれぞれがバス配線442に接続された接続点の間でバス配線442に接続されている。図10bに示すように、配置例2では、例えばバス配線442の一端部近傍にCPU404が接続され、他端部近傍にSDRAM408が接続されている。ROM406bは、CPU404およびSDRAM408のそれぞれがバス配線442に接続された接続点の間でバス配線442に接続されている。配置例2は配置例1と比較してクロック信号SDCLKの反射の影響が生じ難く、図10cおよび図10bに示すように、SDRAM408のクロック信号SDCLKの入力端子での電圧波形の乱れが少ない。このため、配置例2は配置例1と比較して、クロック信号SDCLKの電圧レベルがSDRAM408のハイレベル入力電圧VIHに到達する時間がΔtだけ速くなる。これにより、例えばSDRAM408の入力ホールド時間のマージンを大きくすることができる場合がある。本実施の形態では、例えばバス配線442は、CPU404を制御部として有するマイクロコンピュータとSDRAM408とを接続する第1の信号線と、ROM406bとバス配線442とを接続するバス配線442上の接続点とROM406bとを接続する第2の信号線例えば、バス配線442上の当該接続点とROM406bとを接続する配線とを含んでいる。図5および図6に示すように、CPU404とSDRAM408とがバス配線442の両端部近傍に配置されることにより、CPU404からバス配線442とROM406bとの当該接続点までの配線と前記第2の信号線とを足し合わせた長さは、前記第1の信号線の長さより長くなる。これにより、クロック信号等の反射の影響を低減できる場合がある。図5および図6に示すように、バス配線422の一端部側からCPU404→VDP434→ROM406b→SDRAM408の順に接続されていると、クロック信号等の反射の影響が低減されて、SDRAM408を安定して使用することが可能になり、VDP434への画像処理の指示を安定して行える場合がある。本実施の形態では、バス配線422を一筆書き配線の形状とすることで、スター配線の形状と比較して、SDRAM408はクロック信号等の反射の影響を受け難くなっている。さらに、一筆書き配線形状のバス配線422の一端部にCPU404を配置し且つ他端部にSDRAM408を配置することにより、SDRAM408は当該反射の影響をより一層受け難くなっている。次に、水晶発振器438の出力するクロック信号の周波数とVDP434の動作周波数との関係について図11乃至図15を用いて説明する。VDPには、動作用のクロック信号の入力が必要になる。遊技台に備えられた電気部品に入力されるクロック信号は目的に応じて種々の共通化が図られている。例えば、特開2003-325871号公報には、CPUのシステムクロック信号およびドットクロック信号に基準クロック信号を利用することやCPUに入力するクロック信号をVDPに入力するクロック信号と兼用させることが開示されている。しかしながら、近年、遊技台に備えられた装飾図柄表示装置として用いられる液晶表示装置の仕様は、遊技台の規制内で搭載可能な、ほぼ最大仕様の解像度等から変更されることは少ない。液晶表示装置の仕様の変更と比較して3D三次元対応化等によるVDPの仕様の方が変更の頻度が多い。さらに、特開2003-325871号公報に記載された遊技台では、ドットクロック信号は逓倍分周回路により周波数が設定されて生成されているが、表示装置の表示画素数と単一時間内の描画処理数とに基づいて決定されるドットクロック信号の周波数にほぼ一致する周波数を生成することは困難であるという問題がある。一般にVDPには、システム用のリファレンスクロック信号と表示用のドットクロック信号とが入力される。YGV629ヤマハ社製VDPの仕様書には、リファレンスクロックのみを供給し、リファレンスクロックからドットクロックを生成することも可能、と記載されている。しかしながら、リファレンスクロック信号を逓倍分周してVDPで使用する構成では、ドットクロック信号の周波数を少数単位まで液晶表示装置の仕様に合うように生成することは極めて困難である。特開2003-325871号公報にはVDPのシステムクロック信号に関する記載はなく、加えて、ドットクロック信号の周波数は液晶表示装置の仕様に基づいて決定されるので、当該ドットクロック信号を逓倍することによりVDPのシステムクロック信号を生成することは想到し得ない。そこで、本実施の形態によるパチンコ機100は、電気部品の共通化を図りつつ回路基板に実装される部品数を少なくして回路基板のコストを低下し、且つ、少ない部品数であっても液晶表示装置やVDPの仕様に十分に対応する設定を容易にできるという特徴を有している。また、本実施の形態によるパチンコ機100は、遊技に関する情報を表示する装飾図柄表示装置208の左図柄表示領域208a、中図柄表示領域208b、右図柄表示領域208cおよび演出表示領域208dによって構成される表示領域の画素数に基づいて決定されるドットクロック周波数に設定された1つのクロック信号をVDP434のシステムクロック入力端子およびドットクロック入力端子に入力する点に特徴を有している。図11aは、装飾図柄表示装置208の画素数と、当該画素数に基づいて決定されるドットクロック周波数とを示し、図11bは、VDP434の動作可能最大周波数およびドットクロックの最大出力周波数とを示している。図11aに示すように、装飾図柄表示装置208は、例えば横方向に1056個の画素を有し、縦方向に525個の画素を有し、表示領域全体で554,400個の画素を有している。以下、例えば1画素は、赤色画素、緑色画素および青色画素で構成されているものとする。例えば装飾図柄表示装置208の1秒間に表示するフレーム数を60fpsFramePerSecondとすると、ドットクロック周波数は、33.264MHz=554,400×60と決定される。図11bに示すように、VDP434は、例えば動作可能最大周波数が200MHzであり、出力するドットクロック信号の最大周波数が110MHzである。ドットクロック信号の周波数はVDP434のシステムクロック信号の周波数より低いのが一般的である。図12は、VDP434において生成されるシステムクロック信号およびドットクロック信号を説明する図である。図12aは、VDP434におけるシステムクロック信号およびドットクロック信号の生成回路等の回路ブロック図を示し、図12bは、システムクロック信号およびドットクロック信号の初期設定値を示し、図12cは、システムクロック信号の周波数の設定値を示している。図13は、図6に示す第1副基板160のVDP434の実装領域近傍を拡大して示している。図12aに示すように、水晶発振器438は、装飾図柄表示装置208の画素数に基づいて設定された33.264MHzの周波数のクロック信号をVDP434に出力するようになっている。水晶発振器438の出力するクロック信号の周波数は、図12aで示すように、装飾図柄表示装置208に表示させる画像に対応する画像データを特定の回数および特定の周期で送信する際の当該特定の回数および特定の周期の両方で特定される時間ごとに、前記画像データに対応する画像を装飾図柄表示装置208に表示させるための、装飾図柄表示装置208の画素数に基づいて決定されている。VDP434は、例えば装飾図柄表示装置208に表示させる画像に対応する画像データを生成する画像データ生成回路452と、画像データ生成回路452が生成した前記画像データを特定の回数に分けて、装飾図柄表示装置208に特定の周期例えば、30.06ms=1/33.264MHzで送信する画像データ送信回路454とを1チップのパッケージ内に収容している。VDP434は、PLLPhaseLockedLoop:位相同期回路456を介して画像データ生成回路452に接続され、システムクロック信号入力用のクロック信号入力端子PLLREFと、分周器458を介して画像データ送信回路454に接続され、ドットクロック信号入力用のクロック信号入力端子DCLKIとを有している。また、図13に示すように、水晶発振器438は、クロック信号入力端子DCLKIよりクロック信号入力端子PLLREFに近接して配置されている。VDP434は、クロック信号入力端子PLLREFおよび水晶発振器438を接続する第1の信号線461と、第1の信号線461より長い長さを有し、クロック信号入力端子DCLKIおよび水晶発振器438を接続する第2の信号線462とを備えている。システムクロック信号の周波数は、ドットクロック信号の周波数より高いのでノイズの影響を受け易い。このため、水晶発振器438をクロック信号入力端子PLLREFの近傍に配置することにより、システムクロック信号が受けるノイズの影響を小さくできる場合がある。また、クロック信号の反射対策のために、第1の信号線461には、ダンピング抵抗R1が設けられており、第2の信号線462には、ダンピング抵抗R2が設けられている。ダンピング抵抗R1、R2を設けることでシステムの安定化が図られ画像制御処理を確実に動作させることができる場合がある。図12aに示すように、VDP434は、システムクロック信号の周波数を設定するための信号が入力される4ビットの設定端子PLLMD3~0を有している。設定端子PLLMD3~0には、ハードウェア設定回路460が接続されている。設定端子PLLMD3~0およびクロック信号入力端子PLLREFには、VDP434内に備えられたPLL456が接続されている。PLL456は、設定端子PLLMD3~0に入力された信号電圧の高低の組み合わせに基づいて、クロック信号入力端子PLLREFから入力されたクロック信号の周波数を1~14の整数倍に逓倍して、入力されたクロック信号の周波数より高い周波数のシステムクロック信号として画像データ生成回路452に出力するようになっている。なお、PLL456はVDP434と別個独立に備えられていてもよい。また、PLL456は、分周回路458を含んでいてもよい。また、VDP434は、クロック信号入力端子DCLKIに接続された分周器458を有している。分周器458は、クロック信号入力端子DCLKIから入力されたクロック信号を分周し、ドットクロック信号としてクロック信号出力端子DCLKOおよび画像データ送信回路454に出力するようになっている。なお、クロック信号入力端子DCLKIから入力されたクロック信号は通信用のクロック信号の生成にも用いられる。次に、システムクロック信号およびドットクロック信号の周波数設定について説明する。図12bに示すように、VDP434に備えられたレジスタDOVには、設定端子PLLMDおよびドットクロック信号の分周比のそれぞれの設定値が記憶されている。設定端子PLLMDの初期値は0000bbは2進数であることを示しているに設定され、ドットクロック信号の分周比の初期値は000bに設定されている。レジスタDOVに記憶された設定値は、図12bの最右欄の項目R/WにR/Wと示されているように、ライト動作およびリード動作のいずれにも有効である。設定端子PLLMD3~0は4ビットで構成され、設定端子PLLMD0が最下位ビットであり、設定端子PLLMD3が最上位ビットである。図12cに示すように、設定端子PLLMD3~0を0000bに設定すると、PLL456は、クロック信号入力端子PLLREFから入力されたクロック信号の周波数と同じ周波数1倍のシステムクロック信号を出力する。また、設定端子PLLMD3~0を0001bに設定すると、PLL456は、クロック信号入力端子PLLREFから入力されたクロック信号の周波数に対して2倍の周波数のシステムクロック信号を出力する。以下同様に、設定端子PLLMD3~0を0010b~1101bにそれぞれ設定すると、PLL456は、クロック信号入力端子PLLREFから入力されたクロック信号の周波数に対して3~14倍の周波数のシステムクロック信号をそれぞれ出力する。なお、設定端子PLLMD3~0を1110bおよび1111bに設定することは禁止されている。図14は、図12aに示すハードウェア設定回路460の構成例を示している。図14aは、ハードウェア設定回路460の回路構成例を示し、図14bは、設定端子PLLMD3~0の設定値を示している。図14aに示すように、ハードウェア設定回路460は、ハイレベル入力電圧とロウレベル入力電圧のいずれかの電圧レベルの信号を設定端子PLLMD3~0に入力できるように構成されている。例えば、ハードウェア設定回路460は、3.3Vの電源電圧をハイレベル入力電圧として設定端子PLLMD3~0に入力でき、0Vグランドレベルをロウレベル入力電圧として設定端子PLLMD3~0に入力できるように構成されている。PLL456の逓倍率の設定はハードウェアにより設定が可能であり、ソフトウェアでの対応は不要である。本実施の形態では、システムクロック信号の周波数をクロック信号入力端子PLLREFに入力されるクロック信号の周波数の6倍とするために、設定端子PLL0、2は電源電圧が供給される電源端子464に抵抗460a、460bを介してそれぞれ接続され、設定端子PLL1、3はグランド端子466にそれぞれ接続されている。これにより、図14bに示すように、設定端子PLLMD3~0の設定値は1010bとなり、PLL456は、図12cに示すように、クロック信号入力端子PLLREFに入力されたクロック信号の6倍の周波数のシステムクロック信号を生成して画像データ生成回路452に出力する。クロック信号入力端子PLLREFに入力されるクロック信号の周波数は、33.264MHzであるため、システムクロック信号の周波数は199.584MHzとなる。このように、システムクロック信号の周波数はVDPの動作可能最大周波数より低くなる。図12aに戻って、画像データ生成回路452は、VDP434の動作可能最大周波数に基づいて、装飾図柄表示装置208に表示する画像に対応する画像データを生成することが可能である。本実施の形態では、画像データ生成回路452は、水晶発振器438が出力するクロック信号から生成され、VDP434の動作可能最大周波数より低い周波数のシステムクロック信号を用いて画像データを生成する。画像データ生成回路452は、CPU404からの命令に基づいて画像データをCGROM406aからVRAM436図4参照に転送し、VRAM436の所定の表示領域に表示画像を形成する。さらに、画像データ生成回路452は当該表示画像に対応する画像データを画像データ送信回路454に出力する。画像データ生成回路452は、例えば199.584MHzのシステムクロック信号を用いてこれらの処理を実行する。画像データ送信回路454は、画像データ生成回路452から入力された画像データを分周器458から出力されたドットクロック信号の例えば立ち上がりエッジに同期させて装飾図柄表示装置208に出力する。水晶発振器438が出力するクロック信号の周波数は、装飾図柄表示装置208に画像を表示するために必要なドットクロック信号の周波数に一致するように設定されている。このため、分周器458の分周比は、初期設定値の1/1倍に設定されている。分周器458は、クロック信号入力端子DCLKIから入力されたクロック信号を分周せずに、周波数が33.264MHzのドットクロック信号を画像データ送信回路454とクロック信号出力端子DCLKOとに出力する。本実施の形態によるパチンコ機100では、水晶発振器438の出力するクロック信号の周波数はドットクロック信号の周波数と同一に設定されているので、分周器458を有していなくても、装飾図柄表示装置208を駆動するために必要なドットクロック信号を生成することができる。また、VDP434は動作可能最大周波数を超えない範囲内の周波数であれば、動作可能最大周波数のシステムクロック信号で動作させなくても問題なく動作する。本実施の形態によるパチンコ機100は、水晶発振器438の出力するクロック信号を入力してVDP434のシステムクロック信号を生成するので、上記特開2003-325871号公報に記載の遊技台と異なり、逓倍分周による各クロック信号の周波数の設定が容易となる。さらに、本実施の形態では、水晶発振器438から出力されたクロック信号は分岐されてVDP434に備えられたクロック信号入力端子PLLREF、DCLKIに入力され、且つ、クロック信号の反射対策としてダンピング抵抗R1、R2が設けられている。CPU404が搭載された第1副制御部400のメイン処理には、Vシンク割り込み待ち処理およびWDTクリア処理がある。Vシンク割り込み待ち処理では、システムクロック信号から生成されるVシンク信号がCPU404に送信されているか否かを監視する。VDP434からCPU404にVシンク信号が長時間送信されないとパチンコ機100はリセットされる。これにより、VDP434用のクロック信号に異常が生じたことがわかる。次に、水晶発振器438およびVDP434の各クロック信号の周波数の他の設定例について図15を用いて説明する。図15aに示す設定例では、装飾図柄表示装置208は、例えば横方向に800個の画素を有し、縦方向に400個の画素を有し、表示領域全体で320,000個の画素を有している。例えば装飾図柄表示装置208の1秒間に表示するフレーム数を60fpsとすると、ドットクロック周波数水晶発振器438が出力するクロック信号の周波数は、19.200MHz=320,000×60と決定される。VDP434の逓倍率は10倍設定端子PLLMD3~0の設定値は1001bに設定され、システムクロック信号の周波数は、動作可能最大周波数200MHzより低い192.00MHzに設定される。水晶発振器438が出力するクロック信号の周波数は、装飾図柄表示装置208に画像を表示するために必要なドットクロック信号の周波数に一致するように設定されている。このため、分周器458の分周比は、初期設定値の1/1倍に設定される。図15bに示す設定例では、装飾図柄表示装置208は、例えば横方向に1280個の画素を有し、縦方向に800個の画素を有し、表示領域全体で1,024,000個の画素を有している。例えば装飾図柄表示装置208の1秒間に表示するフレーム数を30fpsとすると、ドットクロック周波数水晶発振器438が出力するクロック信号の周波数は、30.720MHz=1,024,000×30と決定される。VDP434の逓倍率は6倍設定端子PLLMD3~0の設定値は0101bに設定され、システムクロック信号の周波数は、動作可能最大周波数200MHzより低い184.30MHzに設定される。水晶発振器438が出力するクロック信号の周波数は、装飾図柄表示装置208に画像を表示するために必要なドットクロック信号の周波数に一致するように設定されている。このため、分周器458の分周比は、初期設定値の1/1倍に設定されている。図16は、VDP434およびCGROM406aに代えて、音源回路416がバス配線442に接続されている例を示している。音源回路416は、音源IC416a、サウンドROM416bおよびRAM416cを有している。音源回路416がバス配線442に接続されている場合であっても、クロック線440の配線長をバス配線442の配線長より短く配線することにより、VDP434およびCGROM406aがバス配線442に接続されている場合と同様の効果が得られる。また、VDP434およびCGROM406aおよび音源回路416がバス配線442に接続されている場合であっても、クロック線440の配線長をバス配線442の配線長より短く配線することにより、VDP434およびCGROM406aがバス配線442に接続されている場合と同様の効果が得られる。次に、以上説明した本実施の形態によるパチンコ機100の特徴的構成について再度図1乃至図16を参照しつつ説明する。1本実施の形態によるパチンコ機100は、所定の遊技データ例えば、抽選結果の情報、遊技時間計測用カウンタ4.1sタイマ用、図柄変動時間用の情報、実行中の演出を特定するための情報、再生中の画像音、発光態様を特定するための情報、画像情報、サウンド情報、LED発光態様に関する情報が記憶された所定の記憶装置例えば、SDRAM408と、前記遊技データに基づいて遊技制御を行うマイクロコンピュータ例えば、CPU404を制御部に有する回路と、前記マイクロコンピュータと前記所定の記憶装置を接続するとともに、前記遊技データを送信するためのデータ線例えば、バス配線442と、前記マイクロコンピュータと前記所定の記憶装置が同期を取るための第1のクロック信号例えば、クロック信号SDCLKを出力する第1のクロック出力回路例えば、クロック出力回路405と、前記データ線より長さが短く配線され、前記第1のクロック出力回路と前記所定の記憶装置を接続するとともに、前記第1のクロック信号が送信されるクロック線例えば、クロック線440とを備えていることを特徴とする。このように、第1のクロック信号が送信されるクロック線の長さをデータ線の長さより短く配線しているので、入力ホールド時間のマージンが大きくなり、確実にデータの送受信ができる場合がある。また、遊技台が確実にデータの送受信を行うことができる使用環境例えば、使用温度の条件の幅を大きくすることができる場合がある。さらに、遊技台の製造誤差などの個体差による不良率の低下を図ることができる場合がある。さらに、SDRAM等との接続に用いる専用インタフェースを有していないCPUであっても、CPUとSDRAM等とを同期させるための同期用回路が不要となる。このため、電気回路に実装される部品点数を減らすことができ、電気回路の小型化も図ることができる。これにより、電気回路が低コスト化して遊技台の低コスト化を図ることができる。2また、上記パチンコ機100において、第2のクロック信号を出力する第2のクロック出力回路例えば、水晶発振器414を備え、前記マイクロコンピュータは、前記第1のクロック出力回路と、前記第2のクロック出力回路が出力した前記第2のクロック信号に基づいて前記遊技制御を行う制御回路例えば、CPU404と、を含み、前記第1のクロック出力回路は、前記第2のクロック出力回路が出力した前記第2のクロック信号に基づいて前記第1のクロック信号を出力することを特徴とする。これにより、確実にデータの送受信ができる場合がある。3上記パチンコ機100において、電気の速度をVとし、真空中の高速をCとし、前記データ線および前記クロック線を覆う絶縁体例えば、ガラスエポキシ基板FR-4の比誘電率をε0とし、前記絶縁体の比透磁率をμ0とし、データホールド時間の増加時間をAとすると、前記クロック線と前記データ線との長さの差異DiffLは、DiffL=A×V=A×C/√ε0×μ0の関係式を満足することを特徴とする。これにより、確実にデータの送受信ができる場合がある。4上記パチンコ機100において、前記第1のクロック信号の周期をFとし、入力セットアップ時間をTsとし、入力ホールド時間をThとすると、前記第1のクロック線と前記データ線との長さの差異の最大値maxDiffLは、maxDiffL=0.5×F-TsTh×Vの関係式を満足することを特徴とする。これにより、セットアップ時間およびホールド時間の両方の余裕を大きくすることができるので、より確実にデータの送受信ができる場合がある。5上記パチンコ機100において、前記データ線は、前記マイクロコンピュータと前記所定の記憶装置とを接続するとともに、所定の信号が送信される第1の信号線と、該第1の信号線における所定の分岐点と所定の電気部品例えば、ROM406b、VDP434、音源IC416aとを接続するとともに、所定の信号が送信される第2の信号線と、を含み、前記マイクロコンピュータと前記所定の分岐点までの長さおよび前記第2の信号線を足し合わせた長さより、前記第1の信号線の長さの方が長いことを特徴とする。これにより、クロック信号等の反射の影響を低減できる場合がある。6本実施の形態によるパチンコ機100は、遊技に関する情報を表示する画像表示装置例えば、装飾図柄表示装置208と、前記画像表示装置に表示させる画像に対応する画像データを生成する画像データ生成回路例えば、画像データ生成回路452と、前記画像データ生成回路が生成した前記画像データを特定の回数に分けて、前記画像表示装置に特定の周期例えば、ドットクロック信号の周期で送信する画像データ送信回路例えば、画像データ送信回路454と、前記特定の回数および前記特定の周期の両方で特定される時間ごとに、前記画像データ生成回路が生成した画像データに対応する画像を前記画像表示装置に表示させるための、前記画像表示装置の画素数に基づいて決定される周波数である第1のクロック信号を出力する第1のクロック出力回路例えば、水晶発振器438とを備え、前記画像データ生成回路は、前記第1のクロック出力回路が出力する前記第1のクロック信号から生成される第2のクロック信号例えば、システムクロック信号に基づいて前記画像データを生成することを特徴とする。このように、第1のクロック出力回路が出力する第1のクロック信号からドットクロック信号や画像データ生成回路が使用するシステムクロック信号を生成できるので、基板の小型化および電気部品数を減らすことができる場合がある。7また、上記パチンコ機100において、前記画像データ生成回路は、特定の周波数例えば、VDP434の動作可能最大周波数に基づいて前記画像データを生成することが可能であり、前記第2のクロック信号の周波数は、前記特定の周波数よりも低いことを特徴とする。これにより、画像データ生成回路は画像制御に必要な電力と、発熱量とを低減できる場合がある。8また、上記パチンコ機100において、前記画像データ生成回路および前記画像データ送信回路を1チップのパッケージ内に収容した画像制御装置例えば、VDP434を備え、前記画像制御装置は、前記画像データ生成回路に電気的に接続される第1の端子例えば、クロック信号入力端子PLLREFと、前記画像データ送信回路に電気的に接続される第2の端子例えば、クロック信号入力端子DCKLIと、前記第1の端子および前記第1のクロック出力回路を接続する第1の信号線例えば、第1の信号線461と、前記第1の信号線より長い長さを有し、前記第2の端子および前記第1のクロック出力回路を接続する第2の信号線例えば、第2の信号線462とを備えていることを特徴とする。これにより、画像制御を確実に動作させることができる場合がある。9上記パチンコ機100において、前記第1の信号線および前記第2の信号線の両方にダンピング抵抗例えば、抵抗R1、R2を設けたことを特徴とする。これにより、画像制御を確実に動作させることができる場合がある。10上記パチンコ機100において、前記画像制御装置に電気的に接続されたNOR型のROM例えば、CGROM406aを備え、前記ROMは、前記画像データ生成回路が使用する元画像データを記憶していることを特徴とする。周辺部品の性能に合わせた周波数で画像制御装置を動作させることにより、使用電力の節約や発熱量の低減などに加え、周辺部品とのデータ送受信待ち時間の減少により、周辺部品とのデータ送受信時間を短縮できる場合がある。上記実施の形態では、第1副制御部400のCPU404を例にとって説明したが、本発明はこれに限られない。例えば、CPUを制御部に有するマイクロコンピュータは、主制御部300または第2副制御部500に備えられ、CPU304またはCPU504を制御部に有するマイクロコンピュータのいずれであっても、上記実施の形態と同様の効果が得られる場合がある。上記実施の形態では、クロック出力回路405はCPU404に備えられているが、本発明はこれに限られない。例えば、クロック出力回路405は、CPU404とは別個独立に設けられていても、上記実施の形態と同様の効果が得られる場合がある。上記実施の形態では、シングルデータレートのSDRAM408を例にとって説明したが、本発明はこれに限られない。例えば、ダブルデータレートのSDRAMDDRSDRAMおよびその他外部クロック信号や所定の信号に同期して動作する電気回路であっても、上記実施の形態と同様の効果が得られる場合がある。上記実施の形態では、バス配線422の一端部近傍にCPU404が配置されて他端部近傍にSDRAM408が配置されているが、本発明はこれに限られない。例えば、パチンコ機100がSDRAM408よりクロック信号等の反射の影響を受けやすい電気部品を有している場合には、当該電気部品をバス配線422の他端部近傍に配置しても、上記実施の形態と同様の効果が得られる場合がある。上記実施の形態では、1個のSDRAM408がバス配線422に接続されているが、本発明はこれに限られない。例えば、2個以上のSDRAMがバス配線422に接続されている場合や、SDRAM408がプリント回路基板の表面および裏面のそれぞれにバス配線422の終端側で接続されていても、上記実施の形態と同様の効果が得られる場合がある。上記実施の形態では、画像データ生成回路452および画像データ送信回路454がVDP434に備えられているが、本発明はこれに限られない。例えば、画像データ生成回路452および画像データ送信回路454は、VDP434とは別個独立に設けられていても、上記実施の形態と同様の効果が得られる場合がある。上記実施の形態では、水晶発振器438が出力するクロック信号の周波数はドットクロック信号の周波数と一致しているが、本発明はこれに限られない。例えば、水晶発振器438が出力するクロック信号の周波数は、ドットクロック信号の周波数の整数倍であっても、上記実施の形態と同様の効果が得られる場合がある。上記実施の形態では、遊技台の例としてパチンコ機を用いたが本発明はこれに限られない。本発明は、クロック信号や所定の信号に同期して動作する電気部品とマイクロコンピュータとの間でデータの送受信を行う所定の回路を備えた種々の装置や、画像処理部および表示部を備えた装置にも適用できる。例えば本発明は、図17に示すようなスロットマシン1000にも適用可能である。本発明に係る遊技台は、図17に示す複数種類の図柄が施され、回転駆動される複数のリール1002と、リールの回転を指示するためのスタートレバー1004と、各々のリールに対応して設けられ、リールの回転を個別に停止させるための停止ボタン1006と、複数種類の役の内部当選の当否を抽選により判定する抽選手段入賞役内部抽選と、抽選手段の抽選結果に基づいてリールの回転の停止に関する停止制御を行うリール停止制御手段リール停止制御処理と、抽選手段の抽選結果に基づいて停止されたリールによって表示される図柄組合せが、内部当選した役に対応して予め定めた図柄組合せであるか否かの判定をする判定手段入賞判定処理と、図柄の停止態様が所定の入賞態様である場合、所定の入賞態様に対応する遊技媒体を払出す遊技媒体払出処理を行う払出制御手段メダル払出処理1008と、に加え、抽選手段の抽選結果に基づいて演出を実行する演出手段1010を備え、この演出手段が、所定の遊技領域1012に球を発射する発射装置1014と、発射装置から発射された球を入球可能に構成された入賞口1016と、入賞口1016に入球した球を検知する検知手段1018と、検知手段1018が球を検知した場合に球を払出す払出手段1020と、所定の図柄を変動表示する可変表示装置1022と、可変表示装置1022を遮蔽する位置に移動可能なシャッタ1024と、所定動作態様で動作する可動体1026と、を備え、入賞口に遊技球が入って入賞することを契機として、可変表示装置1022が図柄を変動させた後に停止表示させて、遊技を演出するような演出装置1010、であるスロットマシン1000にも好適である。上述の遊技台例えば、パチンコ機100やスロットマシン1000は、所定の当否判定条件が成立した場合例えば、予め定めた領域に遊技球が進入したことを検出した場合や、所定の操作部を遊技者が操作したことを検出した場合などに当否判定を行う当否判定手段例えば、所定の確率や所定の乱数抽選により行われる所定の抽選処理例えば、可変入賞口を開放させるかどうかを決定するための大当り抽選処理、電動チューリップを開放させるかどうかを決定するための当り抽選処理、遊技者に有利なボーナス状態とするかどうかを決定するためのボーナス抽選処理、遊技者がタイミングよく図柄停止操作を行った場合に予め定めた小役ベルなどの停止図柄態様を表示させることとなる小役抽選処理、100の確率で当選または不当選と判定する処理などと、前記当否判定手段による当否判定の結果が特定の当否判定結果例えば、大当りに当選、当りに当選、ビッグボーナス役に当選、レギュラーボーナス役に当選、小役当選、リプレイ当選などである場合に、遊技者に対する有利度が第1の有利度例えば、不利である第1の制御状態例えば、通常状態、上述の所定の抽選処理を低い確率で行う所定の状態から該第1の有利度と有利度が異なる第2の有利度例えば、上述不利よりも有利である第2の制御状態例えば、上述の通常状態や所定の状態よりも有利な状態であり、例えば大当り状態、確変状態、電サポ状態、時短状態、ビッグボーナス状態、レギュラーボーナス状態、ボーナス状態などに制御状態を移行させる制御状態移行手段例えば、遊技制御手段、主制御部300と、を備えたものであってもよい。上述の遊技台例えば、パチンコ機100やスロットマシン1000は、所定の図柄表示装置に予め定めた図柄態様が確定表示した場合に、遊技者に有利な状態例えば、大当り状態、ビッグボーナス状態、レギュラーボーナス状態、ボーナス状態などに制御状態を移行させる制御状態移行手段例えば、遊技制御手段、主制御部300を備えたものであってもよい。本発明に係る遊技台は図18aに示す、紙幣投入口2002に紙幣を投入し、ベット2004およびスタート2006操作に基づいて抽選を実行し、抽選結果を抽選結果表示装置2008で表示し、当選時には特典コイン数を残クレジット数に加算し、キャッシュアウト2009が選択された場合には、レシート発行機2010から残クレジット数に対応するコードが記載されたレシートを発行するカジノマシン2000であってもよい。さらには、同図bに示すように、本発明を実現する電子データを記憶する記憶部を備えている携帯電話機3000、同図cに示すように、本発明を実現する電子データを記憶する記憶部を備えているポータブルゲーム機4000、本発明を実現する電子データを記憶する記憶部を備えている家庭用テレビゲーム機5000、に適用してもよい。より具体的には、同図bにおける携帯電話機3000は、遊技者によって操作される操作部と、ゲームに関するデータを携帯電話回線を通じで取得するデータ取得部と、取得したゲームに関するデータ本発明を実現する電子データを記憶する記憶部と、記憶部に記憶したデータと操作部の操作とに基づいてゲームの制御を行う制御部を備えている。同図cにおけるポータブルゲーム機4000は、遊技者によって操作される操作部と、ゲームに関するデータを所定の記憶媒体DVD等から取得するデータ取得部と、取得したゲームに関するデータ本発明を実現する電子データを記憶する記憶部と、記憶部に記憶したデータと操作部の操作とに基づいてゲームの制御を行う制御部を備えている。同図dにおける家庭用テレビゲーム機5000は、遊技者によって操作される操作部と、ゲームに関するデータを所定の記憶媒体DVD等から取得するデータ取得部と、取得したゲームに関するデータ本発明を実現する電子データを記憶する記憶部と、記憶部に記憶したデータと操作部の操作とに基づいてゲームの制御を行う制御部を備えている。さらには、同図eに示すように、本発明を実現する電子データを記憶したデータサーバ6000に適用してもよい。このデータサーバ6000からインタネット回線を介して同図dに示す家庭用テレビゲーム機5000に本発明を実現する電子データをダウンロードするような場合がある。また、パチンコ機等の実機の動作を家庭用ゲーム機用として擬似的に実行するようなゲームプログラムにおいても、本発明を適用してゲームを実行することができる。その場合、ゲームプログラムを記録する記録媒体は、DVD-ROM、CD-ROM、FDフレキシブルディスク、その他任意の記録媒体を利用できる。さらに、本発明は、遊技台としてパチンコ機およびスロットマシンを例にあげたが、これに限るものではなく、アレンジボール遊技機や、じゃん球遊技機、スマートボール等に適用してもよい。上記実施の形態の遊技台は、例えば以下のように表現される。付記1遊技に関する情報を表示する画像表示装置と、前記画像表示装置に表示させる画像に対応する画像データを生成する画像データ生成回路と、前記画像データ生成回路が生成した前記画像データを特定の回数に分けて、前記画像表示装置に特定の周期で送信する画像データ送信回路と、前記特定の回数および前記特定の周期の両方で特定される時間ごとに、前記画像データ生成回路が生成した画像データに対応する画像を前記画像表示装置に表示させるための、前記画像表示装置の画素数に基づいて決定される周波数である第1のクロック信号を出力する第1のクロック出力回路とを備え、前記画像データ生成回路は、前記第1のクロック出力回路が出力する前記第1のクロック信号から生成される第2のクロック信号に基づいて前記画像データを生成することを特徴とする遊技台。付記2付記1に記載の遊技台において、前記画像データ生成回路は、特定の周波数に基づいて前記画像データを生成することが可能であり、前記第2のクロック信号の周波数は、前記特定の周波数よりも低いことを特徴とする遊技台。付記3付記1または2に記載の遊技台において、前記画像データ生成回路および前記画像データ送信回路を1チップのパッケージ内に収容した画像制御装置を備え、前記画像制御装置は、前記画像データ生成回路に電気的に接続される第1の端子と、前記画像データ送信回路に電気的に接続される第2の端子と、前記第1の端子および前記第1のクロック出力回路を接続する第1の信号線と、前記第1の信号線より長い長さを有し、前記第2の端子および前記第1のクロック出力回路を接続する第2の信号線とを備えていることを特徴とする遊技台。付記4付記1乃至3のいずれかに記載の遊技台において、前記第1の信号線および前記第2の信号線の両方にダンピング抵抗を設けたことを特徴とする遊技台。付記5付記3又は4のいずれかに記載の遊技台において、前記画像制御装置に電気的に接続されたNOR型のROMを備え、前記ROMは、前記画像データ生成回路が使用する元画像データを記憶していることを特徴とする遊技台。付記6遊技に関する情報を表示する画像表示装置と、前記画像表示装置に表示させる画像に対応する画像データを生成する画像データ生成回路と、前記画像データ生成回路が生成した前記画像データを前記画像表示装置の画素数に基づいて決定される特定の回数に分けて、前記画像表示装置に特定の周期で送信する画像データ送信回路と、を1チップのパッケージ内に収容した画像制御装置と、前記特定の回数および前記画像表示装置の1秒間に表示するフレーム数の両方で特定される周波数である第1のクロック信号を出力するクロック出力回路とを備えた遊技台であって、前記画像制御装置は、入力されたクロック信号の周波数から所定の整数倍の周波数を生成する逓倍回路と、前記画像データ生成回路に電気的に接続される第1の端子と、前記画像データ送信回路に電気的に接続される第2の端子と、を備え、前記第1の端子および前記クロック出力回路は、第1の信号線で接続されており、前記第2の端子および前記クロック出力回路は、前記第1の信号線より長い長さを有する第2の信号線で接続されており、前記逓倍回路は、前記第1の端子を介して前記クロック出力回路が出力する前記第1のクロック信号を入力し、前記画像データ生成回路が動作可能な最大周波数より低い周波数であって前記第1のクロック信号の周波数を整数倍した第2のクロック信号を生成し、当該第2のクロック信号を前記画像データ生成回路に出力し、前記画像データ生成回路は、入力する前記第2のクロック信号に基づいて前記画像データを生成し、前記画像データ送信回路は、入力された前記第1のクロック信号に基づいて画像データを送信する、ことを特徴とする遊技台。付記7付記6記載の遊技台において、前記第1の信号線および前記第2の信号線の両方にダンピング抵抗を設けたことを特徴とする遊技台。付記8付記6又は7のいずれかに記載の遊技台において、前記画像制御装置に電気的に接続されたNOR型のROMを備え、前記ROMは、前記画像データ生成回路が使用する元画像データを記憶していることを特徴とする遊技台。"