FFS型TFT-LCDアレイ基板の製造方法であって、透明基板に、第1透明導電薄膜、第1金属薄膜及びドープ半導体薄膜を順次形成し、前記第1透明導電薄膜、前記第1金属薄膜及び前記ドープ半導体薄膜の積層に対してパターニングを行って、ソース電極、ドレイン電極、データライン及び画素電極を有するパターンを形成するステップ1と、半導体薄膜を形成し、前記半導体薄膜に対してパターニングを行って、ドープ半導体層のパターンおよびTFTチャネルを有する半導体層のパターンを形成するステップ2と、絶縁薄膜及び第2金属薄膜を形成し、前記絶縁薄膜及び前記第2金属薄膜の積層に対してパターニングを行って、PAD領域データライン接続ホール、ゲートライン、ゲート電極及び共通電極線を有するパターンを形成するステップ3と、第2透明導電薄膜を形成し、前記第2透明導電薄膜に対してパターニングを行って、共通電極を有するパターンを形成するステップ4と、を備えることを特徴とするFFS型TFT-LCDアレイ基板の製造方法。前記ステップ1は、前記透明基板に、前記第1透明導電薄膜、前記第1金属薄膜及び前記ドープ半導体薄膜を順次堆積するステップ11と、前記ドープ半導体薄膜に第1フォトレジストを塗布し、予め形成されたマスクによって前記第1フォトレジストに対して露光現像処理を行って、前記第1フォトレジストを、前記アレイ基板におけるデータライン、ソース電極及びドレイン電極の領域に対応するフォトレジスト完全保留領域と、前記アレイ基板における画素電極の領域に対応するフォトレジスト部分保留領域と、前記アレイ基板の他の領域に対応するフォトレジスト完全除去領域とに形成させるステップ12と、エッチング工程により、前記フォトレジスト完全除去領域における前記ドープ半導体薄膜、前記第1金属薄膜及び前記第1透明導電薄膜を除去して、データライン及び画素電極を有するパターンを形成するステップ13と、前記第1フォトレジストに対してアッシングを行って、前記フォトレジスト部分保留領域におけるドープ半導体薄膜を露出させ、かつ、前記フォトレジスト完全保留領域に前記第1フォトレジストの厚みの一部を保留するステップ14と、エッチング工程により、前記フォトレジスト部分保留領域における前記ドープ半導体薄膜と前記第1金属薄膜を除去して、ソース電極及びドレイン電極を有するパターンを形成するステップ15と、残りの第1フォトレジストを剥離するステップ16と、を備えることを特徴とする請求項1に記載のFFS型TFT-LCDアレイ基板の製造方法。前記ステップ2は、ステップ1によって得られた構造に前記半導体薄膜を堆積するステップ21と、前記半導体薄膜に第2フォトレジストを塗布し、予め形成されたマスクによって前記第2フォトレジストに対して露光現像処理を行って、前記第2フォトレジストを、前記アレイ基板における半導体層の領域に対応するフォトレジスト完全保留領域と、他の領域に対応するフォトレジスト完全除去領域とに形成させるステップ22と、エッチング工程により、前記フォトレジスト完全除去領域における前記半導体薄膜を除去するステップ23と、残りの第2フォトレジストを剥離するステップ24と、を備えることを特徴とする請求項1に記載のFFS型TFT-LCDアレイ基板の製造方法。前記ステップ3は、ステップ2によって得られた構造に前記絶縁薄膜と前記第2金属薄膜を順次堆積するステップ31と、前記第2金属薄膜に第3フォトレジストを塗布し、予め形成されたマスクによって前記第3フォトレジストに対して露光現像処理を行って、前記第3フォトレジストを、前記アレイ基板におけるゲート電極、ゲートライン及び共通電極線の領域に対応するフォトレジスト完全保留領域と、前記アレイ基板におけるPAD領域のデータラインの領域に対応するフォトレジスト完全除去領域と、前記アレイ基板の他の領域に対応するフォトレジスト部分保留領域とに形成させるステップ32と、エッチング工程により、前記フォトレジスト完全除去領域における前記第2金属薄膜及び前記絶縁薄膜を除去して、PAD領域データライン接続ホール及びゲート絶縁層を有するパターンを形成するステップ33と、前記第3フォトレジストに対してアッシングを行って、前記フォトレジスト部分保留領域における前記第2金属薄膜を露出させ、且つ、前記フォトレジスト完全保留領域に第3フォトレジストの厚みの一部を保留するステップ34と、エッチング工程により、前記フォトレジスト部分保留領域における前記第2金属薄膜を除去して、共通電極線、ゲート電極及びゲートラインを有するパターンを形成するステップ35と、残りの第3フォトレジストを剥離するステップ36と、を備えることを特徴とする請求項1に記載のFFS型TFT-LCDアレイ基板の製造方法。前記ステップ4は、ステップ3によって得られた構造に前記第2透明導電薄膜を堆積するステップ41と、前記第2透明導電薄膜に第4フォトレジストを塗布し、予め形成されたマスクによって前記第4フォトレジストに対して露光現像処理を行って、前記第4フォトレジストを、前記アレイ基板における共通電極、PAD領域のデータライン及びPAD領域のゲートラインの領域に対応するフォトレジスト完全保留領域と、他の領域に対応するフォトレジスト完全除去領域とに形成させるステップ42と、エッチング工程により、前記フォトレジスト完全除去領域における前記第2透明導電薄膜を除去して、共通電極を有するパターンを形成するステップ43と、残りの第4フォトレジストを剥離するテップ44と、を備えることを特徴とする請求項1に記載のFFS型TFT-LCDアレイ基板の製造方法。FFS型TFT-LCDアレイ基板の製造方法であって、透明基板に、第1透明導電薄膜、第1金属薄膜及びドープ半導体薄膜を順次形成し、前記第1透明導電薄膜、前記第1金属薄膜及び前記ドープ半導体薄膜の積層に対してパターニングを行って、ソース電極、ドレイン電極、データライン及び画素電極を有するパターンを形成するステップ1と、半導体薄膜を形成し、前記半導体薄膜に対してパターニングを行って、ドープ半導体層のパターンおよびTFTチャネルを有する半導体層のパターンを形成するステップ2と、絶縁薄膜及び第2金属薄膜を形成し、前記絶縁薄膜及び前記第2金属薄膜に対してパターニングを行った後、第2透明導電薄膜を形成し、リフト剥離工程及びエッチング工程を行って、PAD領域データライン接続ホール、ゲートライン、ゲート電極及び共通電極線を有するパターンを形成するステップ3’と、を備えることを特徴とするFFS型TFT-LCDアレイ基板の製造方法。前記ステップ1は、前記透明基板に、前記第1透明導電薄膜、前記第1金属薄膜及び前記ドープ半導体薄膜を順次堆積するステップ11と、前記ドープ半導体薄膜に第1フォトレジストを塗布し、予め形成されたマスクによって前記第1フォトレジストに対して露光現像処理を行って、前記第1フォトレジストを、前記アレイ基板におけるデータライン、ソース電極及びドレイン電極の領域に対応するフォトレジスト完全保留領域と、前記アレイ基板における画素電極の領域に対応するフォトレジスト部分保留領域と、前記アレイ基板の他の領域に対応するフォトレジスト完全除去領域とに形成させるステップ12と、エッチング工程により、前記フォトレジスト完全除去領域における前記ドープ半導体薄膜、前記第1金属薄膜及び前記第1透明導電薄膜を除去して、データライン及び画素電極を有するパターンを形成するステップ13と、前記第1フォトレジストに対してアッシングを行って、前記フォトレジスト部分保留領域におけるドープ半導体薄膜を露出させ、かつ、前記フォトレジスト完全保留領域に前記第1フォトレジストの厚みの一部を保留するステップ14と、エッチング工程により、前記フォトレジスト部分保留領域における前記ドープ半導体薄膜と前記第1金属薄膜を除去して、ソース電極及びドレイン電極を有するパターンを形成するステップ15と、残りの第1フォトレジストを剥離するステップ16と、を備えることを特徴とする請求項6に記載のFFS型TFT-LCDアレイ基板の製造方法。前記ステップ2は、ステップ1によって得られた構造に前記半導体薄膜を堆積するステップ21と、前記半導体薄膜に第2フォトレジストを塗布し、予め形成されたマスクによって前記第2フォトレジストに対して露光現像処理を行って、前記第2フォトレジストを、前記アレイ基板における半導体層に対応するフォトレジスト完全保留領域と、他の領域に対応するフォトレジスト完全除去領域とに形成させるステップ22と、エッチング工程により、前記フォトレジスト完全除去領域における前記半導体薄膜を除去して、前記ドープ半導体層のパターン及びTFTチャンネルを有する半導体層のパターンを形成するステップ23と、残りの第2フォトレジストを剥離するステップ24と、を備えることを特徴とする請求項6に記載のFFS型TFT-LCDアレイ基板の製造方法。前記ステップ3’は、ステップ2によって得られた構造に前記絶縁薄膜と前記第2金属薄膜を順次堆積するステップ31’と、前記第2金属薄膜に第3フォトレジストを塗布し、予め形成されたマスクによって前記第3フォトレジストに対して露光現像処理を行って、前記第3フォトレジストを、前記アレイ基板におけるPAD領域のデータラインの領域に対応するフォトレジスト完全除去領域と、前記アレイ基板における共通電極の領域に対応する第1フォトレジスト部分保留領域と、前記アレイ基板におけるゲートライン及びゲート電極の領域に対応する第2フォトレジスト部分保留領域と、前記アレイ基板の他の領域に対応するフォトレジスト完全保留領域とに形成させ、現像後、前記第2フォトレジスト部分保留領域のフォトレジストは、前記第1フォトレジスト部分保留領域のフォトレジストより厚いステップ32’と、エッチング工程により、前記フォトレジスト完全除去領域における前記絶縁薄膜及び前記第2金属薄膜を除去して、PAD領域データライン接続ホール及びゲート絶縁層を有するパターンを形成するステップ33’と、前記第3フォトレジストに対してアッシングを行って、前記第1フォトレジスト部分保留領域における第2金属薄膜を露出させ、且つ、前記第2フォトレジスト部分保留領域及び前記フォトレジスト完全保留領域に第3フォトレジストの厚みの一部を保留するステップ34’と、エッチング工程により、前記第1フォトレジスト部分保留領域における第2金属薄膜を除去するステップ35’と、ステップ35’の前記フォトレジストに対してアッシングを行って、前記第2フォトレジスト部分保留領域における第2金属薄膜を露出させ、且つ、前記フォトレジスト完全保留領域に第3フォトレジストの厚みの一部を保留するステップ36’と、前記第2透明導電薄膜を堆積するステップ37’と、リフト剥離工程により、前記フォトレジスト完全保留領域における第3フォトレジスト及び前記第3フォトレジストに堆積された前記第2透明導電薄膜を除去して、共通電極を有するパターンを形成するステップ38’と、エッチング工程により、前記フォトレジスト完全保留領域における前記第2金属薄膜を除去して、ゲートライン及びゲート電極を有するパターンを形成するステップ39’と、を備えることを特徴とする請求項6に記載のFFS型TFT-LCDアレイ基板の製造方法。FFS型TFT-LCDアレイ基板の製造方法であって、透明基板に、半導体薄膜及びドープ半導体薄膜を順次形成し、前記半導体薄膜及び前記ドープ半導体薄膜の積層に対してパターニングを行って、半導体層及びドープ半導体層を有するパターンを形成するステップ100と、第1透明導電薄膜及び第1金属薄膜を形成し、前記第1透明導電薄膜及び前記第1金属薄膜の積層に対してパターニングを行って、ソース電極、ドレイン電極、ドープ半導体層、TFTチャネル、データライン及び画素電極を有するパターンを形成するステップ200と、絶縁薄膜を形成し、前記絶縁薄膜に対してパターニングを行って、PAD領域データライン接続ホールを有するパターンを形成するステップ300と、第2透明導電薄膜及び第2金属薄膜を形成し、前記第2透明導電薄膜及び前記第2金属薄膜の積層に対してパターニングを行って、ゲートライン、ゲート電極及び共通電極を有するパターンを形成するステップ400と、を備えることを特徴とするFFS型TFT-LCDアレイ基板の製造方法。前記ステップ100は、前記透明基板に、前記半導体薄膜及び前記ドープ半導体薄膜を順次堆積するステップ1100と、前記ドープ半導体薄膜に第1フォトレジストを塗布し、予め形成されたマスクによって前記第1フォトレジストに対して露光現像処理を行って、前記第1フォトレジストを、前記アレイ基板における半導体層の領域に対応するフォトレジスト完全保留領域と、前記アレイ基板の他の領域に対応するフォトレジスト完全除去領域とに形成させるステップ1200と、エッチング工程により、前記フォトレジスト完全除去領域における前記ドープ半導体薄膜及び前記半導体薄膜を除去して、半導体層を有するパターンを形成するステップ1300と、残りの第1フォトレジスを剥離するステップ1400と、を備えることを特徴とする請求項10に記載のFFS型TFT-LCDアレイ基板の製造方法。前記ステップ200は、ステップ100によって得られた構造に前記第1透明導電薄膜及び前記第1金属薄膜を順次堆積するステップ2100と、前記第1金属薄膜に第2フォトレジストを塗布し、予め形成されたマスクによって前記第2フォトレジストに対して露光現像処理を行って、前記第2フォトレジストを、前記アレイ基板におけるデータライン、ソース電極及びドレイン電極の領域に対応するフォトレジスト完全保留領域と、前記アレイ基板における画素電極の領域に対応するフォトレジスト部分保留領域と、前記アレイ基板の他の領域に対応するフォトレジスト完全除去領域とに形成させるステップ2200と、エッチング工程により、前記フォトレジスト完全除去領域における前記第1金属薄膜及び前記第1透明導電薄膜を除去して、データライン及び画素電極を有するパターンを形成するステップ2300と、前記第2フォトレジストに対してアッシングを行って、前記フォトレジスト部分保留領域における第1金属薄膜を露出させ、且つ、前記フォトレジスト完全保留領域に第2フォトレジストの厚みの一部を保留するステップ2400と、エッチング工程により、前記フォトレジスト部分保留領域における前記第1金属薄膜と前記ドープ半導体薄膜を除去して、TFTチャネル、ソース電極及びドレイン電極を有するパターンを形成するステップ2500と、残りの第2フォトレジストを剥離するステップ2600と、を備えることを特徴とする請求項10に記載のFFS型TFT-LCDアレイ基板の製造方法。前記ステップ300は、ステップ200によって得られた構造に前記絶縁薄膜を堆積するステップ3100と、前記絶縁薄膜に第3フォトレジストを塗布し、予め形成されたマスクによって前記第3フォトレジストに対して露光現像処理を行って、前記第3フォトレジストを、前記アレイ基板におけるPAD領域のデータラインの領域に対応するフォトレジスト完全除去領域と、前記アレイ基板の他の領域に対応するフォトレジスト完全保留領域とに形成させるステップ3200と、エッチング工程により、前記フォトレジスト完全除去領域における前記絶縁薄膜を除去して、ゲート絶縁層を有するパターンを形成するステップ3300と、残りの第3フォトレジストを剥離するステップ3400と、を備えることを特徴とする請求項10に記載のFFS型TFT-LCDアレイ基板の製造方法。前記ステップ400は、ステップ300によって得られた構造に前記第2透明導電薄膜及び前記第2金属薄膜を堆積するステップ4100と、前記第2金属薄膜に第4フォトレジストを塗布し、予め形成されたマスクによって前記第4フォトレジストに対して露光現像処理を行って、前記第4フォトレジストを、前記アレイ基板におけるゲート電極、ゲートライン、共通電極線及びPAD領域のデータラインの領域に対応するフォトレジスト完全保留領域と、前記アレイ基板における共通電極の領域に対応するフォトレジスト部分保留領域と、前記アレイ基板の他の領域に対応するフォトレジスト完全除去領域とに形成させるステップ4200、エッチング工程により、前記フォトレジスト完全除去領域における前記第2金属薄膜及び前記第2透明導電薄膜を除去して、ゲートライン、ゲート電極、共通電極線及び共通電極を有するパターンを形成するステップ4300と、前記第4フォトレジストに対してアッシングを行って、前記フォトレジスト部分保留領域における前記第2金属薄膜を露出させ、且つ、前記フォトレジスト完全保留領域に第4フォトレジストの厚みの一部を保留するステップ4400と、エッチング工程により、前記フォトレジスト部分保留領域における第2金属薄膜を除去して、共通電極を露出させるステップ4500と、残りの第4フォトレジストを剥離するステップ4600と、を備えることを特徴とする請求項10に記載のFFS型TFT-LCDアレイ基板の製造方法。前記ステップ100において、前記半導体薄膜を堆積する間に絶縁膜を形成し、かつ、前記絶縁膜は前記半導体薄膜と一緒にパターニングされることを特徴とする請求項10に記載のFFS型TFT-LCDアレイ基板の製造方法。本発明の実施形態は、以下のステップを備えるFFS型TFT-LCDアレイ基板の製造方法を提供する。即ち、ステップ1:透明基板に、第1透明導電薄膜、第1金属薄膜及びドープ半導体薄膜を順次形成し、前記第1透明導電薄膜、前記第1金属薄膜及び前記ドープ半導体薄膜の積層に対してパターニングを行って、ソース電極、ドレイン電極、データライン及び画素電極を有するパターンを形成し、ステップ2:半導体薄膜を形成し、前記半導体薄膜に対してパターニングを行って、ドープ半導体層のパターンおよびTFTチャネルを有する半導体層のパターンを形成し、ステップ3:絶縁薄膜及び第2金属薄膜を形成し、前記絶縁薄膜及び前記第2金属薄膜の積層に対してパターニングを行って、PAD領域データライン接続ホール、ゲートライン、ゲート電極及び共通電極線を有するパターンを形成し、ステップ4:第2透明導電薄膜を形成し、前記第2透明導電薄膜に対してパターニングを行って、共通電極を有するパターンを形成する。本発明の他の実施例は、以下のステップを備えるFFS型TFT-LCDアレイ基板の製造方法を提供する。即ち、ステップ1:透明基板に、第1透明導電薄膜、第1金属薄膜及びドープ半導体薄膜を順次形成し、前記第1透明導電薄膜、前記第1金属薄膜及び前記ドープ半導体薄膜の積層対してパターニングを行って、ソース電極、ドレイン電極、データライン及び画素電極を有するパターンを形成し、ステップ2:半導体薄膜を形成し、前記半導体薄膜に対してパターニングを行って、ドープ半導体層のパターンおよびTFTチャネルを有する半導体層のパターンを形成し、ステップ3’:絶縁薄膜及び第2金属薄膜を形成し、前記絶縁薄膜及び前記第2金属薄膜に対してパターニングを行った後、第2透明導電薄膜を形成し、リフト剥離工程及びエッチング工程を行って、PAD領域データライン接続ホール、ゲートライン、ゲート電極及び共通電極線を有するパターンを形成する。本発明のさらに他の実施例は、以下のステップを備えるFFS型TFT-LCDアレイ基板の製造方法を提供する。即ち、ステップ100:透明基板に、半導体薄膜及びドープ半導体薄膜を順次形成し、前記半導体薄膜及び前記ドープ半導体薄膜の積層に対してパターニングを行って、半導体層及びドープ半導体層を有するパターンを形成し、ステップ200:第1透明導電薄膜及び第1金属薄膜を形成し、前記第1透明導電薄膜及び前記第1金属薄膜の積層に対してパターニングを行って、ソース電極、ドレイン電極、ドープ半導体層、TFTチャネル、データライン及び画素電極を有するパターンを形成し、ステップ300:絶縁薄膜を形成し、前記絶縁薄膜に対してパターニングを行って、PAD領域データライン接続ホールを有するパターンを形成し、ステップ400:第2透明導電薄膜及び第2金属薄膜を形成し、前記第2透明導電薄膜及び前記第2金属薄膜の積層に対してパターニングを行って、ゲートライン、ゲート電極及び共通電極を有するパターンを形成する。本発明に係る実施例の目的、技術内容及びメリットをより明確にするために、以下、本発明の実施例を表す図面を参照しながら、本発明の実施例を明確かつ完全に説明する。勿論、ここで記載された実施例は、ただ本発明の実施例の部分だけであり、本発明の全ての実施例ではない。本発明の実施例に基づき、当業者が創造的な活動をしない前提で得られる他の実施例は全て本発明の技術範囲に含まれる。本発明の実施形態によってFFS型TFT-LCDアレイ基板を製造する方法をより良く説明するために、まず、図1および図2A~図2Cを参照しながら、FFS型TFT-LCDの基本構造を説明する。図1はFFS型TFT-LCDアレイ基板の平面概略図である。図1に示すように、アレイ基板ArraySubstrateは、ゲートライン1、データライン2、薄膜トランジスタThinFilmTransistor、TFTと略称する3、画素電極4、共通電極50および共通電極線5を備える。ゲートライン1は透明基板に横方向に沿って設置され、データライン2は透明基板に縦方向に沿って設置され、ゲートライン1とデータライン2との交差部位にTFT3が設けられる。TFT3がアクティブスイッチング素子である。画素電極4はスリット電極である。共通電極50は、その大部分が重なり合うように画素電極4の下方に設けられる。共通電極50と画素電極は液晶を駆動する電界を形成する。共通電極線5は共通電極50に接続される。なお、図1において、符号50は、ストリップ形状のスリットを示すのではなく、スリットの下方の板形状の共通電極を示すのである。図2A~2Cは、FFS型TFT-LCDアレイ基板の断面図である。図2Aは、図1におけるA-A矢視断面図であり、アレイ基板の画素部分の断面構造を示す。図2Aに示すように、アレイ基板は、具体的に、透明基板11、共通電極50、ゲート電極12、ゲート絶縁層13、半導体層14、ドープ半導体層15、ソース電極16、ドレイン電極17及びパッシベーション層18をさらに備える。ゲート電極12はゲートライン1と一体に形成され、ソース電極16はデータライン2と一体に形成される。ドレイン電極17は、一般的に、パッシベーション層のビアーホール180viaholeを介して画素電極4に接続される。導通信号がゲートライン1に入力されるとき、活性層半導体層14とドープ半導体層15が導電され、データライン2のデータ信号は、ソース電極16からTFTチャネルchannel19を介してドレイン電極17に至り、最終に、画素電極4に入力される。信号を受信した画素電極4と板形状の共通電極50は、液晶の偏向を駆動する電界を形成する。画素電極4は、スリット49を有するので、共通電極50と一緒に横電界を形成する。図2BはFFS型TFT-LCDアレイ基板におけるPAD領域のデータラインの断面図である。図2CはFFS型TFT-LCDアレイ基板におけるPAD領域のゲートラインの断面図である。PAD領域は、圧接領域であり、ゲートライン、データライン及び共通電極線などの信号線を、外部の駆動回路板のリード線に圧接する領域である。PAD領域は、アレイ基板の4辺の中の1辺または隣接する2辺に形成される。リード線と信号線を電気的に接続するために、PAD領域における信号線の上方を絶縁層で覆ってはいけない。図2B及び図2Cから分かるように、接続ホール181、182がPAD領域におけるデータライン2とゲートライン1の上方に形成される。符号700は、透明導電薄膜をエッチングして画素電極を形成する時に形成され、かつ導電性がある透明導電層を示す。図2Bにおいて、符号300と400は、ドープ半導体薄膜及び半導体薄膜をエッチングするときに形成され、かつデータライン2の通信を影響しない構造を示す。これによって、外部のリード線を図2Bと図2Cにおける透明導電層700に直接に溶接することができるようになり、アレイ基板と駆動回路板とが接続された。それと同じように、共通電極線の上方にも、外部のリード線に接続するための接続ホールが開設される。その構造は図2Cと大体同じであるので、図が省略される。ところが、上記FFS型TFT-LCDアレイ基板の製造方法は、5回のパターニング工程が必要となるので、コストが比較的に高くて、マーケットでの競争力が弱い。さらに、上記ステップ3において、TFTチャネル、ソース電極及びドレイン電極を形成するために、基板全体に対して、一般的にウェットエッチングによって2回のエッチングを行う必要がある。即ち、基板をエッチング液に浸し、フォトレジストに覆われなく、かつ該エッチング液によってエッチングできる部分を除去する。TFTチャネルがウェットエッチングされるときに、エッチングパラーメータ、一般的にエッチング時間を厳しく制御する必要がある。技術上に誤差があるので、TFTチャネルがオーバーエッチングOverEtchされることが常に生じる。アレイ基板に対して重要であるTFTチャネルには、このようなオーバーエッチングによって軽視できない欠陥が生じてしまう。これによって、TFTチャネルの幅が広くなりまたはTFTチャネルが直接に破壊されてしまい、液晶ディスプレーの性能全体及び製品合格率に不良影響を与える。従って、さらに改善する必要がある。図3は本発明第1実施形態に係るFFS型TFT-LCDアレイ基板の製造方法のフローチャートである。図3に示すように、本発明第1実施形態に係るFFS型TFT-LCDアレイ基板の製造方法は下記ステップを備える。ステップ1:透明基板に、第1透明導電薄膜、第1金属薄膜及びドープ半導体薄膜を順次形成し、そして、第1透明導電薄膜、第1金属薄膜及びドープ半導体薄膜の積層に対してパターニングを行って、ソース電極、ドレイン電極、データライン及び画素電極を有するパターンを形成する。ステップ2:半導体薄膜を形成し、前記半導体薄膜に対してパターニングを行って、ドープ半導体層のパターンおよびTFTチャネルを有する半導体層のパターンを形成する。ステップ3:絶縁薄膜及び第2金属薄膜を堆積し、絶縁薄膜及び第2金属薄膜に対してパターニングを行って、PAD領域データライン接続ホール、ゲートライン、ゲート電極及び共通電極線を有するパターンを形成する。ステップ4:第2透明導電薄膜を形成し、第2透明導電薄膜に対してパターニングを行って、共通電極を有するパターンを形成する。本発明実施形態に係るFFS型TFT-LCDアレイ基板の製造方法によれば、4回のパターニング工程によってFFS型TFT-LCDアレイ基板を製造したので、従来技術に対して、工程数が低減され、コストが大幅に低下され、マーケットの競争力が向上された。以下、図4A~図23Cに基づき、本発明第1実施形態に係るFFS型TFT-LCDアレイ基板の製造方法を詳しく説明する。まず、図4A~図9Cに基づき、本発明第1実施形態に係るFFS型TFT-LCDアレイ基板の製造方法の第1のパターニング工程を説明する。図4A~図9Cに示すように、本発明第1実施形態に係るFFS型TFT-LCDアレイ基板の製造方法の第1パターニング工程は下記のステップを有する。ステップ11:図4A~図4Cに示すように、前記透明基板11に、第1透明導電薄膜100、第1金属薄膜200及びドープ半導体薄膜400を順次堆積する。プラズマ強化化学気相蒸着法PECVD、マグネトロンスパッタリング法、熱蒸着法又は他の成膜方法によって、透明基板11例えば、ガラス基板または石英基板に、第1透明導電薄膜100、第1金属薄膜200及びドープ半導体薄膜400を順次堆積することができる。第1透明導電薄膜100はITO、IZOなどの透明導電材料であってもよい。第1金属薄膜200は、モリブデン、アルミニウム、アルミニウムネオジム合金、タングステン、クロム、銅などの金属で形成される単層薄膜であってもよいし、上記金属を多層堆積することで形成される多層薄膜であってもよい。ステップ12:図5A~図5Cに示すように、図4A~図4Cに示す構造のドープ半導体薄膜400に、フォトレジスト1000を塗布し、予め形成されたマスクによって前記フォトレジストに対して露光現像処理する。このステップにおいて、採用されたマスクはデュアルトーンマスク例えば、ハーフトーンマスクまたはグレートーンマスクである。デュアルトーンマスクは、光の透過程度または強度により、完全透過領域、部分透過領域、及び透過しない領域に分ける。このマスクによって露光された後、フォトレジスト100は、露光しない領域、部分露光領域及び完全露光領域を形成する。そして、現像を行って、完全露光領域のフォトレジストは薬剤によって除去され、部分露光領域のフォトレジストは上層が露光によって除去され、下層のフォトレジストが残り、これによって、フォトレジストの厚みが薄くなり、露光しない領域のフォトレジストは厚みが変化しない。本ステップのフォトレジスト1000において、露光しない領域はアレイ基板におけるデータライン2図1を参照、ソース電極及びドレイン電極の領域に対応し、前記部分露光領域は前記アレイ基板における画素電極4図1を参照の領域に対応し、前記完全露光領域は前記アレイ基板の他の領域に対応する。ステップ13:図6A~図6Cに示すように、図5A~5Cに示す構造に対してエッチングを行って、前記完全露光領域のドープ半導体薄膜400、第1金属薄膜200及び第1透明導電薄膜100を除去し、データライン2及び画素電極4を有するパターンを形成する。本ステップのエッチング工程は、ドープ半導体材料のエッチング液でドープ半導体薄膜400をエッチングする第1ステップと、金属材料エッチング液例えば、燐酸と硝酸の混合物で第1金属薄膜200をエッチングしてデータライン2のパターンを得る第2ステップと、ITO又はIZOのエッチング液で第1透明導電薄膜100を除去して画素電極4のパターンを形成する第3ステップとを備える。実際に生産するとき、大面積のパターンをエッチングするときに、ウェットエッチング法を採用することができる。ウェットエッチング法とは、被エッチング物をエッチング液に投入してエッチング液で露出される被エッチング物をエッチングする。金属材料エッチング液は、金属材料、即ち、第1金属薄膜のみをエッチングできる。フォトレジストに覆われる領域、即ち、部分露光領域及び露光しない領域の薄膜はフォトレジストに保護されるので、腐食されない。完全露光領域の薄膜はエッチング液に直接に接触するのでエッチングされる。残りの薄膜は所望のパターンを形成する。ステップ14:図7A~図7Cに示すように、図6A~図6Cのフォトレジスト100に対してアッシングを行って、前記部分露光領域のドープ半導体薄膜400を露出させる。アッシングすることで、フォトレジストの厚みの一部が除去される。このステップにおいて、除去されたフォトレジストの厚みは、ステップ12において部分露光領域で保留されたフォトレジストの厚みと同じである。即ち、アッシングした後、フォトレジストは露光しない領域のみにおいて保留され、他の領域には保留されない。ステップ15:図8A~8Cに示すように、図7A~7Cの構造に対してエッチングを行って、部分露光領域におけるドープ半導体薄膜400と第1金属薄膜200を除去し、ソース電極16及びドレイン電極17のパターンを形成する。このステップは、先にドープ半導体薄膜400をエッチングし、そして、第1金属薄膜200をエッチングする。これによって、ソース電極16及びドレイン電極17が形成され、画素電極4が露出された。ステップ16:図9A~9Cに示すように、図8A~8Cの残りのフォトレジスト1000を剥離する。次に、図10A~図13Cに基づき、本発明第1実施形態に係るFFS型TFT-LCDアレイ基板の製造方法の第2パターニング工程を説明する。該第2パターニング工程は以下のステップを有する。ステップ21:図10A~10Cに示すように、図9A~9Cに示す構造に半導体薄膜300を堆積する。ステップ22:図11A~図11Cに示すように、図10A~図10Cに示す半導体薄膜300に、フォトレジスト2000を塗布し、予め形成されたマスクによって前記フォトレジストに対して露光現像処理することで、前記フォトレジスト2000を完全露光領域と露光しない領域に形成させる。前記露光しない領域は前記アレイ基板における半導体層14図2を参照の領域に対応し、前記完全露光領域は他の領域に対応する。本ステップで採用されたマスクは普通のマスクであり、完全透過領域と透過しない領域を有する。ステップ23:図12A~12Cに示すように、図11A~図11Cに示す構造に対してエッチングを行って、前記完全露光領域の半導体薄膜300を除去し、半導体層14とドープ半導体層15を形成する。このステップでは、半導体薄膜300をエッチングするとともに、ドープ半導体層400も併せてエッチングすることができる。本ステップでは、TFTチャネルが自然に形成され、エッチングする必要がない。従って、従来技術のように、ドープ半導体薄膜をエッチングしてTFTチャネルを形成するときに生じるオーバーエッチングが避けられる。ステップ24:図13A~図13Cに示すように、図12A~図12Cに示す残りのフォトレジスト2000を剥離する。次に、図14A~図19Cに基づき、本発明第1実施形態に係るFFS型TFT-LCDアレイ基板の製造方法の第3パターニング工程を説明する。該第3パターニング工程は以下のステップを有する。ステップ31:図14A~図14Cに示すように、図13A~図13Cに示す構造に絶縁薄膜500と第2金属薄膜600を順次堆積する。ステップ32:図15A~図15Cに示すように、図14A~図14Cに示す第2金属薄膜に、フォトレジスト3000を塗布し、予め形成されたマスクによってフォトレジスト300に対して露光現像処理することで、前記フォトレジスト300を、露光しない領域、部分露光領域及び完全露光領域に形成させる。前記露光しない領域はアレイ基板におけるゲート電極12、ゲートライン1及び共通電極線5の領域に対応し、前記完全露光領域は前記アレイ基板のPAD領域のデータライン2の領域に対応し、前記部分露光領域は前記アレイ基板の他の領域に対応する。ステップ33:図16A~図16Cに示すように、図15A~15Cに示す構造に対してエッチングを行って、前記完全露光領域の第2金属薄膜600及び絶縁薄膜500を除去し、PAD領域データライン接続ホール及びゲート絶縁層13を有するパターンを形成する。ステップ34:図17A~図17Cに示すように、図16A~図16Cのフォトレジスト3000に対してアッシングを行って、前記部分露光領域の前記第2金属薄膜600を露出させ、露光しない領域において所定の厚みのフォトレジストを残す。ステップ35:図18A~18Cに示すように、図17A~17Cの構造に対してエッチングを行って、前記部分露光領域における第2金属薄膜600を除去し、共通電極線5図1を参照、ゲート電極12及びゲートライン1を有するパターンを形成する。ステップ36:図19A~19Cに示すように、図18A~18Cに示す残りのフォトレジスト3000を剥離する。次に、図20A~図23Cに基づき、本発明第1実施形態に係るFFS型TFT-LCDアレイ基板の製造方法の第4パターニング工程を説明する。該第4パターニング工程は以下のステップを有する。ステップ41:図20A~20Cに示すように、図19A~19Cに示す構造に第2透明導電薄膜700を堆積する。ステップ42:図21A~図21Cに示すように、図20A~図20Cに示す第2透明導電薄膜700にフォトレジスト4000を塗布し、予め形成されたマスクによってフォトレジスト4000に対して露光現像処理することで、前記フォトレジスト4000を完全露光領域と露光しない領域に形成させる。前記露光しない領域は前記アレイ基板における共通電極50図1を参照、PAD領域におけるデータライン2及びPAD領域におけるゲートライン1の領域に対応し、前記完全露光領域は他の領域に対応する。ステップ44:図22A~22Cに示すように、図21A~図21Cに示す構造に対してエッチングを行って、前記完全露光領域の第2透明導電薄膜700を除去し、共通電極50を有するパターンを形成する。ステップ45:図23A~図23Cに示すように、図22A~図22Cに示す残りのフォトレジスト4000を剥離する。本発明第1実施形態に係るFFS型TFT-LCDアレイ基板の製造方法によれば、従来技術のような5回パターニング工程より1回のパターニング工程を減らしただけでなく、ドープ半導体層をパターニングしてから半導体層をパターニングする方法を採用し、これによって、TFTチャネルのオーバーエッチングが避けられ、液晶ディスプレーの品質が確保される。図24は本発明第2実施形態に係るFFS型TFT-LCDアレイ基板の製造方法のフローチャートである。図24に示すように、本発明第2実施形態に係るFFS型TFT-LCDアレイ基板の製造方法は下記ステップを備える。ステップ1:透明基板に、第1透明導電薄膜、第1金属薄膜及びドープ半導体薄膜を順次形成し、そして、第1透明導電薄膜、第1金属薄膜及びドープ半導体薄膜の積層に対してパターニングを行って、ソース電極、ドレイン電極、データライン及び画素電極を有するパターンを形成する。ステップ2:半導体薄膜を堆積し、半導体薄膜及びドープ半導体薄膜に対してパターニングを行って、ドープ半導体層のパターンおよびTFTチャネルを有する半導体層のパターンを形成する。ステップ3’:絶縁薄膜及び第2金属薄膜を堆積し、絶縁薄膜及び第2金属薄膜に対してパターニングを行った後、第2透明導電薄膜を堆積し、リフト剥離工程及びエッチング工程を行うことで、PAD領域データライン接続ホール、ゲートライン、ゲート電極及び共通電極線を有するパターンを形成する。本発明実施形態に係るFFS型TFT-LCDアレイ基板の製造方法によれば、3回のパターニング工程によってFFS型TFT-LCDアレイ基板を製造したので、第1実施形態に対して、工程数がさらに低減され、コストが非常に低下され、マーケットの競争力が向上された。以下、図25A~図33Cに基づき、本発明第2実施形態に係るFFS型TFT-LCDアレイ基板の製造方法を詳しく説明する。第2実施形態において、第1パターニング工程と第2パターニング工程が第1実施形態と同じであるので、ここで贅言しない。図25A~図33Cに基づき、本発明第2実施形態に係るFFS型TFT-LCDアレイ基板の製造方法の第3パターニング工程を説明する。該第3パターニング工程は以下のステップを有する。ステップ31’:図25A~図25Cに示すように、図13A~図13Cに示す構造に絶縁薄膜500と第2金属薄膜600を順次堆積する。ステップ32’:図26A~図26Cに示すように、図25A~図25Cに示す第2金属薄膜600に、フォトレジスト3000’を塗布し、予め形成されたマスクによって前記フォトレジスト3000’に対して露光現像処理することで、前記フォトレジスト3000’を、露光しない領域、第1部分露光領域、第2部分露光領域及び完全露光領域に形成させる。ただし、現像後、前記第2部分露光領域のフォトレジストは、前記第1部分露光領域のフォトレジストより厚い。前記完全露光領域は前記アレイ基板におけるPAD領域のデータライン2の領域に対応し、前記第1部分露光領域は前記アレイ基板における共通電極50の領域に対応し、前記第2部分露光領域は前記アレイ基板におけるゲートライン1及びゲート電極12の領域に対応し、前記露光しない領域は前記アレイ基板の他の領域に対応する。本ステップで採用されたマスクはスリートーンマスクであり、完全透過領域、第1部分透過領域、第2部分透過領域及び透過しない領域を有する。これらの4つの領域は透過した光の強度または透過程度によって分けられる。第1部分透過領域を透過する光度は第2部分透過領域を透過する光度より強い。ステップ33’:図27A~図27Cに示すように、図26A~26Cに示す構造に対してエッチングを行って、前記完全露光領域の絶縁薄膜500及び第2金属薄膜600を除去し、PAD領域データライン接続ホール及びゲート絶縁層13を有するパターンを形成する。本ステップでは、先に第2金属薄膜600をエッチングし、そして、絶縁薄膜500をエッチングする。ステップ34’:図28A~図28Cに示すように、図27A~図27Cのフォトレジスト3000’に対してアッシングを行って、前記第1部分露光領域の第2金属薄膜600を露出させ、第2部分露光領域及び露光しない領域にそれぞれ所定の厚みのフォトレジストを残す。ステップ35’:図29A~29Cに示すように、図28A~28Cの構造をエッチングして、前記第1部分露光領域における第2金属薄膜600を除去する。ステップ36’:図30A~30Cに示すように、図29A~29Cのフォトレジスト3000’に対してアッシングを行って、前記第2部分露光領域の前記第2金属薄膜600を露出させ、露光しない領域に所定の厚みのフォトレジストを残す。ステップ37’:図31A~31Cに示すように、図30A~30Cに示す構造に第2透明導電薄膜700を堆積する。ステップ38’:図32A~32Cに示すように、図31A~31Cに示す構造に対してリフト剥離工程を行い、前記露光しない領域のフォトレジスト3000’及び前記フォトレジスト3000’に堆積された前記第2透明導電薄膜700を除去して、共通電極50を有するパターンを形成する。ステップ39’:図32A~32Cに示す構造に対してエッチングを行って、前記露光しない領域の第2金属薄膜600を除去し、ゲートライン1及びゲート電極12を有するパターンを形成する。本発明実施形態に係るFFS型TFT-LCDアレイ基板の製造方法によれば、3回のパターニング工程によってFFS型TFT-LCDアレイ基板を製造したので、第1実施形態に対して、工程数がさらに低減され、コストが非常に低下され、マーケットの競争力が向上された。図34は本発明第3実施形態に係るFFS型TFT-LCDアレイ基板の製造方法のフローチャートである。図34に示すように、本発明第3実施形態に係るFFS型TFT-LCDアレイ基板の製造方法は下記ステップを備える。ステップ100:透明基板に、半導体薄膜及びドープ半導体薄膜を順次形成し、そして、半導体薄膜及びドープ半導体薄膜の積層に対してパターニングを行って、半導体層及びドープ半導体層を有するパターンを形成する。ステップ200:第1透明導電薄膜及び第1金属薄膜を形成し、そして、第1透明導電薄膜及び第1金属薄膜の積層に対してパターニングを行って、ソース電極、ドレイン電極、ドープ半導体層、TFTチャネル、データライン及び画素電極を有するパターンを形成する。ステップ300:絶縁薄膜を形成し、絶縁薄膜に対してパターニングを行って、PAD領域データライン接続ホールを有するパターンを形成する。ステップ400:第2透明導電薄膜及び第2金属薄膜を形成し、第2透明導電薄膜及び第2金属薄膜の積層に対してパターニングを行って、ゲートライン、ゲート電極及び共通電極を有するパターンを形成する。本発明第3実施形態に係るFFS型TFT-LCDアレイ基板の製造方法によれば、4回のパターニング工程によってFFS型TFT-LCDアレイ基板を製造したので、従来技術に対して、工程数が低減され、コストが非常に低下され、マーケットの競争力が向上された。以下、図35~図55Cに基づき、本発明第3実施形態に係るFFS型TFT-LCDアレイ基板の製造方法を詳しく説明する。まず、図35A~図38Cに基づき、本発明第3実施形態に係るFFS型TFT-LCDアレイ基板の製造方法の第1パターニング工程を説明する。該第1パターニング工程は下記のステップを有する。ステップ1100:図35A~図35Cに示すように、前記透明基板11に半導体薄膜300及びドープ半導体薄膜400を順次堆積する。ステップ1200:図36A~図36Cに示すように、図35A~図35Cに示すドープ半導体薄膜に、フォトレジスト5000を塗布し、予め形成されたマスクによって前記フォトレジスト5000に対して露光現像処理することで、前記フォトレジストを、露光しない領域及び完全露光領域に形成させる。前記露光しない領域はアレイ基板における半導体層14の領域に対応し、前記完全露光領域は前記アレイ基板の他の領域に対応する。ステップ1300:図37A~図37Cに示すように、図36A~36Cに示す構造に対してエッチングを行って、前記完全露光領域のドープ半導体薄膜400及び半導体薄膜300を除去し、半導体層14を有するパターンを形成する。ステップ1400:図38A~図38Cに示すように、図37A~図37Cの残りのフォトレジスト5000を剥離する。本実施形態の第1パターニング工程のステップ100において、先に絶縁薄膜を堆積し、そして、半導体層とともにパターニングして、半導体層の下面で絶縁層を形成するパターンを形成してもよい。該絶縁層は、半導体層とバックライトモジュールとの間に寄生容量が生じて信号転送を障害することを防止できる。該絶縁薄膜は、透明しない材料、例えば、窒化ケイ素とカーボンブラックの混合物ブロックマトリックスを形成する材料などを用いることが好ましい。該絶縁薄膜はブロックマトリックスの作用も奏する。次に、図39A~図45Cに基づき、本発明第3実施形態に係るFFS型TFT-LCDアレイ基板の製造方法の第2パターニング工程を説明する。該第2パターニング工程は以下のステップを有する。ステップ2100:図39A~39Cに示すように、図38A~38Cに示す構造に第1透明導電薄膜100及び第1金属薄膜200を堆積する。ステップ2200:図40A~図40Cに示すように、図39A~図39Cに示す第1金属薄膜に、フォトレジスト6000を塗布し、予め形成されたマスクによって前記フォトレジスト6000に対して露光現像処理することで、前記フォトレジスト6000を露光しない領域、部分露光領域及び完全露光領域に形成させる。前記露光しない領域は前記アレイ基板におけるデータライン2、ソース電極16及びドレイン電極17の領域に対応し、前記部分露光領域は前記アレイ基板における画素電極4の領域に対応し、前記完全露光領域は前記アレイ基板における他の領域に対応する。ステップ2300:図41A~41Cに示すように、図40A~図40Cに示す構造に対してエッチングを行って、前記完全露光領域の第1金属薄膜200及び第1透明導電薄膜100を除去し、データライン2及び画素電極4を有するパターンを形成する。ステップ2400:図42A~図42Cに示すように、図41A~図41Cのフォトレジスト6000に対してアッシングを行って、前記部分露光領域の第1金属薄膜200を露出させ、露光しない領域にフォトレジストの厚みの一部を残す。ステップ2500:図43A~43Cに示すように、図42A~42Cの構造に対してエッチングを行って、部分露光領域における第1金属薄膜200とドープ半導体薄膜400を除去し、TFTチャネル19、ソース電極16及びドレイン電極17を有するパターンを形成する。ステップ2600:図45A~45Cに示すように、図44A~44Cの残りのフォトレジスト6000を剥離する。次に、図46A~図49Cに基づき、本発明第2実施形態に係るFFS型TFT-LCDアレイ基板の製造方法の第3パターニング工程を説明する。該第3パターニング工程は以下のステップを有する。ステップ3100:図46A~図46Cに示すように、図45A~図45Cに示す構造に絶縁薄膜500を堆積する。ステップ3200:図47A~図47Cに示すように、図46A~図46Cに示す絶縁薄膜500に、フォトレジスト7000を塗布し、予め形成されたマスクによって前記フォトレジスト7000に対して露光現像処理することで、前記フォトレジスト7000を、露光しない領域及び完全露光領域に形成させる。前記完全露光領域はアレイ基板におけるPAD領域のデータライン2の領域に対応し、前記露光しない領域は前記アレイ基板の他の領域に対応する。ステップ3300:図48A~図48Cに示すように、図47A~47Cに示す構造に対してエッチングを行って、前記完全露光領域の絶縁薄膜500を除去し、ゲート絶縁層13を有するパターンを形成する。ステップ3400:図49A~図49Cに示すように、図48A~図48Cの残りのフォトレジスト7000を剥離する。次に、図50A~図55Cに基づき、本発明第3実施形態に係るFFS型TFT-LCDアレイ基板の製造方法の第4パターニング工程を説明する。該第4パターニング工程は以下のステップを有する。ステップ4100:図50A~50Cに示すように、図49A~49Cに示す構造に第2透明導電薄膜700及び第2金属薄膜600を堆積する。ステップ4200:図51A~図51Cに示すように、図50A~図50Cに示す第2金属薄膜600にフォトレジスト8000を塗布し、予め形成されたマスクによってフォトレジスト8000に対して露光現像処理することで、前記フォトレジストを露光しない領域、部分露光領域及び完全露光領域に形成させる。前記露光しない領域はアレイ基板におけるゲート電極12、ゲートライン1、共通電極線5及びPAD領域におけるデータライン2の領域に対応し、前記部分露光領域は、前記アレイ基板における共通電極50の領域に対応し、前記完全露光領域は前記アレイ基板の他の領域に対応する。ステップ4300:図52A~52Cに示すように、図51A~図51Cに示す構造に対してエッチングを行って、完全露光領域の第2金属薄膜600及び第2透明導電薄膜700を除去し、ゲートライン1、ゲート電極12、共通電極線5及び共通電極50を有する領域を形成する。ステップ4400:図53A~図53Cに示すように、図52A~図52Cのフォトレジスト8000に対してアッシングを行って、前記部分露光領域の前記第2金属薄膜600を露出させ、露光しない領域にフォトレジストの厚みの一部を残す。ステップ4500:図54A~54Cに示すように、図53A~53Cの構造に対してエッチングを行って、前記部分露光領域における第2金属薄膜600を除去し、共通電極50を露出させる。ステップ4600:図55A~55Cに示すように、図54A~54Cの残りのフォトレジスト1000を剥離する。第2実施形態の教示により、当業者は、第3実施形態のステップ300とステップ400とを併せて1回のみのパターニングを行うことを容易に想到できる。これによって、工程数がさらに減少され、コストも低減され、マーケット競争力が向上される。以上はポジティブフォトレジストを例として説明し、現像された後に露光しない領域のフォトレジストは完全に残され、完全露光領域のフォトレジストは完全に除去され、部分露光領域のフォトレジストは一部が残される。然し、本発明実施形態はポジティブフォトレジストに限らない。ネガティブフォトレジストを用いる場合、現像された後にフォトレジストの完全露光領域におけるフォトレジストは完全に残され、露光しない領域におけるフォトレジストは完全に除去され、部分露光領域におけるフォトレジストは依然に一部が残される。以上の実施形態は本発明の技術内容を説明するものに過ぎず、限定するものではない。上述した実施形態によって本発明が詳しく説明されたが、上述した各実施形態に記載された技術案を修正する、または一部の技術的特徴を均等的に変更することができる。この修正や変更によって技術案の趣旨が本発明精神と範囲から逸脱するようにならない。