複数のスイッチング素子を並列接続した半導体スイッチであって、前記複数のスイッチング素子として、内部抵抗の特性が互いに異なる複数のスイッチング素子を用いたことを特徴とする半導体スイッチ。当該半導体スイッチに電流を流す際、前記複数のスイッチング素子は共にオンとされることを特徴とする請求項1に記載の半導体スイッチ。当該半導体スイッチに流れる電流の値に応じて、前記複数のスイッチング素子のオン及びオフが制御されることを特徴とする請求項1に記載の半導体スイッチ。当該半導体スイッチに所定の第1閾値未満の電流が流れる場合には、前記複数のスイッチング素子の内の少なくとも一部のスイッチング素子がオンとされ、当該半導体スイッチに所定の第2閾値以上の電流が流れる場合には、前記複数のスイッチング素子の内の少なくとも他のスイッチング素子がオンとされ、前記一部のスイッチング素子と前記他のスイッチング素子は互いに異なり、前記第2閾値は、前記第1閾値と一致する又は前記第1閾値より大きいことを特徴とする請求項3に記載の半導体スイッチ。前記複数のスイッチング素子は、互いに種類が異なるスイッチング素子を含むことを特徴とする請求項1~請求項4の何れかに記載の半導体スイッチ。前記複数のスイッチング素子は、互いに並列接続された電界効果トランジスタ及び絶縁ゲートバイポーラトランジスタを含むことを特徴とする請求項5に記載の半導体スイッチ。前記複数のスイッチング素子は、並列接続された第1及び第2スイッチング素子を含み、所定の第1基準値以下の第1電流を前記第1スイッチング素子に流したときの前記第1スイッチング素子の内部抵抗は、前記第1電流を前記第2スイッチング素子に流したときの前記第2スイッチング素子の内部抵抗よりも小さく、前記第1基準値よりも大きな所定の第2基準値以上の第2電流を前記第1スイッチング素子に流したときの前記第1スイッチング素子の内部抵抗は、前記第2電流を前記第2スイッチング素子に流したときの前記第2スイッチング素子の内部抵抗よりも大きいことを特徴とする請求項1~請求項5の何れかに記載の半導体スイッチ。前記第1スイッチング素子は、電界効果トランジスタから成り、前記第2スイッチング素子は、絶縁ゲートバイポーラトランジスタから成ることを特徴とする請求項7に記載の半導体スイッチ。前記半導体スイッチは、一対の端子を備え、前記一対の端子間に前記複数のスイッチング素子が設けられ、前記一対の端子の内、一方の端子は、自然エネルギに基づく発電を行う発電モジュールの出力端子に電気的に接続され、前記一対の端子の内、他方の端子は、蓄電装置の入出力端子に電気的に接続されることを特徴とする請求項1~請求項8の何れかに記載の半導体スイッチ。請求項1~請求項9の何れかに記載の半導体スイッチと、前記半導体スイッチにおける前記複数のスイッチング素子をオン又はオフさせるための制御信号を出力する制御部と、を備えたことを特徴とするスイッチ装置。半導体スイッチに大電流が流れることを許容しようとすると、耐電流の大きなスイッチング素子が必要になるが、耐電流の大きなスイッチング素子例えばIGBTは、基本的に、耐電流の小さなスイッチング素子例えばFETよりも内部抵抗が大きい。一方で、小電流が流れたときの損失低減を優先して耐電流の小さなスイッチング素子例えばFETを用いると、大電流が流れたときにスイッチング素子が劣化又は破損する。このように、電流変化が大きい箇所に用いる半導体スイッチでは、耐電流と損失の最適化が難しい。そこで本発明は、耐電流と損失の最適化に寄与する半導体スイッチ及びスイッチ装置を提供することを目的とする。本発明に係る半導体スイッチは、複数のスイッチング素子を並列接続した半導体スイッチであって、前記複数のスイッチング素子として、内部抵抗の特性が互いに異なる複数のスイッチング素子を用いたことを特徴とする。これにより例えば、内部抵抗の小さな小容量のスイッチング素子及び耐電流の大きな大容量のスイッチング素子を含む複数のスイッチング素子の並列接続回路によって半導体スイッチを形成することができる。そして、半導体スイッチに流れる電流が比較的小さいときには、内部抵抗の小さな小容量のスイッチング素子に電流を優先的に流し、半導体スイッチに流れる電流が比較的大きいときには、耐電流の大きな大容量のスイッチング素子に電流を優先的に流すといったことが可能となり、結果、低損失及び高耐電流の両立が期待される。具体的には例えば、当該半導体スイッチに電流を流す際、前記複数のスイッチング素子は共にオンとされてもよい。或いは例えば、当該半導体スイッチに流れる電流の値に応じて、前記複数のスイッチング素子のオン及びオフが制御されてもよい。より具体的には例えば、当該半導体スイッチに所定の第1閾値未満の電流が流れる場合には、前記複数のスイッチング素子の内の少なくとも一部のスイッチング素子がオンとされ、当該半導体スイッチに所定の第2閾値以上の電流が流れる場合には、前記複数のスイッチング素子の内の少なくとも他のスイッチング素子がオンとされてもよい。ここで、前記一部のスイッチング素子と前記他のスイッチング素子は互いに異なり、前記第2閾値は、例えば、前記第1閾値と一致する又は前記第1閾値より大きい。これにより例えば、当該半導体スイッチに所定の第1閾値未満の電流が流れる場合には、内部抵抗の小さな小容量のスイッチング素子をオンにし、当該半導体スイッチに所定の第2閾値以上の電流が流れる場合には、耐電流の大きな大容量のスイッチング素子をオンにするといったことが可能となり、低損失及び高耐電流の両立が期待される。また具体的には例えば、前記複数のスイッチング素子は、互いに種類が異なるスイッチング素子を含む。より具体的には例えば、前記複数のスイッチング素子は、互いに並列接続された電界効果トランジスタ及び絶縁ゲートバイポーラトランジスタを含む。また例えば、前記複数のスイッチング素子は、並列接続された第1及び第2スイッチング素子を含む。そして例えば、所定の第1基準値以下の第1電流を前記第1スイッチング素子に流したときの前記第1スイッチング素子の内部抵抗は、前記第1電流を前記第2スイッチング素子に流したときの前記第2スイッチング素子の内部抵抗よりも小さいと良く、前記第1基準値よりも大きな所定の第2基準値以上の第2電流を前記第1スイッチング素子に流したときの前記第1スイッチング素子の内部抵抗は、前記第2電流を前記第2スイッチング素子に流したときの前記第2スイッチング素子の内部抵抗よりも大きいと良い。例えば、前記第1スイッチング素子は、電界効果トランジスタから成り、前記第2スイッチング素子は、絶縁ゲートバイポーラトランジスタから成る。また例えば、前記半導体スイッチは一対の端子を備え、前記一対の端子間に前記複数のスイッチング素子が設けられてもよい。前記一対の端子の内、一方の端子は、自然エネルギに基づく発電を行う発電モジュールの出力端子に電気的に接続されても良く、前記一対の端子の内、他方の端子は、蓄電装置の入出力端子に電気的に接続されてもよい。本発明に係るスイッチ装置は、前記半導体スイッチと、前記半導体スイッチにおける前記複数のスイッチング素子をオン又はオフさせるための制御信号を出力する制御部と、を備えたことを特徴とする。本発明によれば、耐電流と損失の最適化に寄与する半導体スイッチ及びスイッチ装置を提供することが可能である。以下、本発明の実施形態の例を、図面を参照して具体的に説明する。参照される各図において、同一の部分には同一の符号を付し、同一の部分に関する重複する説明を原則として省略する。尚、本明細書では、記述の簡略化上、情報、物理量、状態量又は部材等を参照する記号又は符号を記すことによって該記号又は符号に対応する情報、物理量、状態量又は部材等の名称を省略又は略記することがある。図1は、本発明の実施形態に係るスイッチ装置の全体構成図である。スイッチ装置は、半導体を用いて形成された半導体スイッチ1と、制御部2とを備え、半導体スイッチ1は電気ブロック3及び4間に介在する。半導体スイッチ1は端子5及び6を備える。端子5は、電気ブロック3に直接接続される、或いは、他の回路半導体スイッチ1以外の半導体スイッチ等を介して電気ブロック3に接続される。端子6は、電気ブロック4に直接接続される、或いは、他の回路半導体スイッチ1以外の半導体スイッチ等を介して電気ブロック4に接続される。電気ブロック3は、半導体スイッチ1を介して電力を電気ブロック4に出力する電力源でありうる。電気ブロック4も、半導体スイッチ1を介して電力を電気ブロック3に出力する電力源でありうる。電気ブロック3から電気ブロック4に電力が出力される場合、電気ブロック4は負荷又は二次電池を含みうる。電気ブロック4から電気ブロック3に電力が出力される場合、電気ブロック3は負荷又は二次電池を含みうる。制御部2は、半導体スイッチ1の通電状態を制御する。即ち、制御部2は、半導体スイッチ1のオン又はオフを制御する。半導体スイッチ1がオンのとき、端子5及び6間は導通し、端子5及び6間に電流が流れる。半導体スイッチ1がオフのとき、端子5及び6間は遮断され、端子5及び6間に電流は流れない但し、漏れ電流は流れうる。図2は、半導体スイッチ1の内部構成図である。半導体スイッチ1は、スイッチング素子EL[1]~EL[n]を備え、スイッチング素子EL[1]~EL[n]は互いに並列接続されている。nは2以上の任意の整数である。スイッチング素子EL[1]~EL[n]の夫々は、第1導通電極、第2導通電極及び制御電極を備える。スイッチング素子EL[1]~EL[n]の第1導通電極は端子5に対して共通接続され、スイッチング素子EL[1]~EL[n]の第2導通電極は端子6に対して共通接続される。CTL[i]は、スイッチング素子EL[i]の制御電極に接続された、スイッチング素子EL[i]の制御端子を表しているiは整数。制御部2は、制御端子CTL[i]に対して制御信号を供給することでスイッチング素子EL[i]の通電状態を制御する。スイッチング素子EL[1]~EL[n]の夫々を、電圧駆動型の半導体スイッチング素子にて形成することができる。尚、電圧駆動型の半導体スイッチング素子を複数個用いて、1つのスイッチング素子EL[i]を形成しても良い。1つのスイッチング素子EL[i]が複数の半導体スイッチング素子から成る場合、当該複数の半導体スイッチング素子は互いに直列又は並列接続されうる。電圧駆動型の半導体スイッチング素子とは、制御端子に対する電圧信号の入力によってオン又はオフを制御可能な半導体スイッチング素子であり、例えば、電界効果トランジスタFieldEffectTransistor;上述したようにFETという又は絶縁ゲートバイポーラトランジスタInsulatedGateBipolarTransistor;上述したようにIGBTというである。FET及びIGBTは、互いに異なる種類の半導体スイッチング素子である。FETにおいて、ドレイン及びソースの一方は第1導通電極を形成し、ドレイン及びソースの他方は第2導通電極を形成し、ゲートは制御電極を形成する。IGBTにおいて、コレクタ及びエミッタの一方は第1導通電極を形成し、コレクタ及びエミッタの他方は第2導通電極を形成し、ゲートは制御電極を形成する。制御部2は、所定の第1電圧値を有する制御信号を制御端子CTL[i]に供給することでスイッチング素子EL[i]をオンにすることができ、第1電圧値と異なる所定の第2電圧値を有する制御信号を制御端子CTL[i]に供給することでスイッチング素子EL[i]をオフにすることができる。スイッチング素子EL[i]がオンになっている状態は、スイッチング素子EL[i]の第1及び第2導通電極間が導通している状態スイッチング素子EL[i]が飽和領域で動作している状態に相当し、スイッチング素子EL[i]がオフになっている状態は、スイッチング素子EL[i]の第1及び第2導通電極間が遮断している状態スイッチング素子EL[i]が遮断領域で動作している状態に相当する。制御部2は、制御信号を制御端子CTL[1]~CTL[n]に供給することで、スイッチング素子EL[1]~EL[n]を個別にオンさせることができると共に、スイッチング素子EL[1]~EL[n]を個別にオフさせることができる。或いは、制御部2は、制御信号を制御端子CTL[1]~CTL[n]に供給することで、スイッチング素子EL[1]~EL[n]の全てを同時にオンさせることができると共に、スイッチング素子EL[1]~EL[n]の全てを同時にオフさせることができる。この際、スイッチング素子EL[1]~EL[n]の全てを同時にオン又はオフさせるために、制御部2は、複数の電圧信号である複数の制御信号を制御端子CTL[1]~CTL[n]に供給するようにしても良いし、1つの電圧信号である1つの制御信号を制御端子CTL[1]~CTL[n]に供給するようにしても良い。また、スイッチング素子EL[1]~EL[n]の全てを同時にオンおよびオフさせるために、制御部2は、制御信号を制御端子CTL[1]~CTL[n]に一括して供給することも可能である。スイッチング素子EL[i]は、第iの電気的特性を有する。i及びjは、互いに異なる整数であるとする。そうすると、第iの電気的特性と第jの電気的特性は互いに異なる。ここで、第i及び第jの電気的特性が互いに異なるとは、スイッチング素子EL[i]及びEL[j]が同一の電気的特性を持つことを目標にしてスイッチング素子EL[i]及びEL[j]を製造したにも関わらず製造ばらつき等によって結果的にスイッチング素子EL[i]及びEL[j]の電気的特性が相違することを意味するのではなく、スイッチング素子EL[i]及びEL[j]が互いに異なる電気的特性を持つようにスイッチング素子EL[i]及びEL[j]を製造した結果、スイッチング素子EL[i]及びEL[j]の電気的特性が相違することを意味する。従って、第i及び第jの電気的特性が互いに異なるとは、スイッチング素子EL[i]の電気的特性の仕様とスイッチング素子EL[j]の電気的特性の仕様が互いに異なることを意味する、とも言える。第iの電気的特性はスイッチング素子EL[i]の内部抵抗の特性を含み、後述の説明から理解されるように、スイッチング素子EL[i]及びEL[i1]間で内部抵抗の特性が互いに異なる。任意の整数iについて、第iの電気的特性と第i1の電気的特性とが相違することによる、スイッチング素子EL[i]及びEL[i1]間の内部抵抗の相違を説明する。図3を参照する。スイッチング素子EL[i]の内部抵抗とは、スイッチング素子EL[i]がオンになっているときにおけるスイッチング素子EL[i]の内部抵抗であり、スイッチング素子EL[i]のオン抵抗とも呼ばれるスイッチング素子EL[i1]等についても同様。スイッチング素子EL[i]及びEL[i1]に比較的小さな電流を個別に流したとき、スイッチング素子EL[i]の内部抵抗RON[i]はスイッチング素子EL[i1]の内部抵抗RON[i1]よりも小さく、一方で、スイッチング素子EL[i]及びEL[i1]に比較的大きな電流を個別に流したとき、スイッチング素子EL[i]の内部抵抗RON[i]はスイッチング素子EL[i1]の内部抵抗RON[i1]よりも大きい。より具体的には、半導体スイッチ1において、所定の基準値TH1以下の第1電流をスイッチング素子EL[i]に流したときのスイッチング素子EL[i]の内部抵抗RON[i]は、第1電流をスイッチング素子EL[i1]に流したときのスイッチング素子EL[i1]の内部抵抗RON[i1]よりも小さく、且つ、所定の基準値TH2以上の第2電流をスイッチング素子EL[i]に流したときのスイッチング素子EL[i]の内部抵抗RON[i]は、第2電流をスイッチング素子EL[i1]に流したときのスイッチング素子EL[i1]の内部抵抗RON[i1]よりも大きい。ここで、0<TH1<TH2、である。基準値TH1から基準値TH2までの範囲内の電流値を有する電流を第3電流と呼んだ場合、第3電流がスイッチング素子EL[i]に流れるときの内部抵抗RON[i]は、第3電流がスイッチング素子EL[i1]に流れるときの内部抵抗RON[i1]よりも大きくなりうるし、小さくもなりうる。上記のようなスイッチング素子EL[i]及びEL[i1]間における内部抵抗の大小関係は、スイッチング素子EL[i]及びEL[i1]の電気的特性の仕様上において、成り立つ。但し、スイッチング素子EL[i]及びEL[i1]の電気的特性の仕様上において、内部抵抗RON[i]及びRON[i1]の大小関係を議論する場合、スイッチング素子EL[i]及びEL[i1]間で動作条件は一致しているものとする。スイッチング素子EL[i]及びEL[i1]の動作条件は、スイッチング素子EL[i]及びEL[i1]における第1及び第2導通電極間の電圧、第1導通電極及び制御電極間の電圧、第2導通電極及び制御電極間の電圧、並びに、周辺温度周辺環境温度などを含む。或いは、上記のようなスイッチング素子EL[i]及びEL[i1]間における内部抵抗の大小関係は、スイッチング素子EL[i]及びEL[i1]を半導体スイッチ1に組み込んだ状態において成り立つものである、と考えても良い。また、任意の整数iに関し、スイッチング素子EL[i1]の耐電流をスイッチング素子EL[i]の耐電流よりも大きくしておくと良い。任意の整数iに関し、スイッチング素子EL[i]の耐電流とは、スイッチング素子EL[i]の劣化又は破損を招くことなくスイッチング素子EL[i]の第1及び第2導通電極間に流すことのできる最大の電流であり、スイッチング素子EL[i]の電気的特性の仕様上で定められている。スイッチング素子EL[i]の耐電流は、例えば、スイッチング素子EL[i]がFETの場合にはドレイン電流の絶対最大定格であり、スイッチング素子EL[i]がIGBTの場合にはコレクタ電流の絶対最大定格である。以下、図1のスイッチ装置に関するより具体的な実施例として、第1~第7実施例を説明する。矛盾なき限り、第1~第7実施例の内、何れかの実施例で記載した事項を他の実施例に適用することも可能である。尚、第1~第5実施例では、特に記述なき限り、制御部2がスイッチング素子EL[1]~EL[n]を全てオンにしている状態を想定する。<<第1実施例>>第1実施例を説明する。第1実施例並びに後述の第2及び第3実施例において、半導体スイッチ1は2つのスイッチング素子EL[1]及びEL[2]から成る即ちn=2である。更に、第1実施例及び後述の第2~第4実施例では、端子5から端子6へ向かう方向の電流のみが電気ブロック3及び4間に流れることを想定する。図4aは、第1実施例に係る半導体スイッチ1としての半導体スイッチ1aの回路図である。半導体スイッチ1aは、スイッチング素子EL[1]としてのFET11とスイッチング素子EL[2]としてのIGBT12との並列回路を有する。スイッチング素子EL[i]がFETにて形成される場合、スイッチング素子EL[i]を形成するFETは、接合型電界効果トランジスタJunctionFieldEffectTransistorであっても良いし、pチャンネル型の金属酸化膜型電界効果トランジスタMetalOxideSemiconductorFieldEffectTransistor;以下、MOSFETともいうであっても良いが、第1実施例及び後述の他の実施例において、スイッチング素子EL[i]を形成するFETは、nチャンネル型のMOSFETであるとする。また、スイッチング素子EL[i]がIGBTにて形成される場合、スイッチング素子EL[i]を形成するIGBTは、pチャンネル型のIGBTであっても良いが、第1実施例及び後述の他の実施例において、スイッチング素子EL[i]を形成するIGBTは、nチャンネル型のIGBTであるとする。そうすると、図4aに示す如く、FET11のドレイン及びIGBT12のコレクタが端子5に共通接続され、FET11のソース及びIGBT12のエミッタが端子6に共通接続される。nチャンネル型のMOSFETには、周知の如く、ソースからドレインに向かう方向を順方向として有するボディダイオード寄生ダイオードが付加されている。従って、FET11には、端子6から端子5に向かう方向を順方向として有するボディダイオードが付加されている。尚、図4aに示すような回路構成を図4bのようにも表現し、このような表現方法を後述の他の実施例にも適用する後述の図6等を参照。図4bにおいて、FET11に並列接続されたダイオードはFET11のボディダイオードを表し、IGBT12に隣接して示された矢印の方向はIGBT12の通電方向即ち、コレクタからエミッタに向かう方向を表している。図5において、実線FE25及び破線FE125の夫々は、一般的なMOSFETにおけるドレイン及びソース間電圧VDSとドレイン電流IDとの関係を表している。但し、実線FE25及び破線FE125は、夫々、MOSFETの周辺温度が25°C及び125°Cの場合における、それらの関係を表している。図5において、実線IG25及び破線IG125の夫々は、一般的なIGBTにおけるコレクタ及びエミッタ間電圧VCEとコレクタ電流ICとの関係を表している。但し、実線IG25及び破線IG125は、夫々、IGBTの周辺温度が25°C及び125°Cの場合における、それらの関係を表している。実線FE25及び破線FE125のグラフを得る際、MOSFETnチャンネル型のMOSFETのゲート及びソース間電圧VGSは十分に大きくMOSFETは飽和領域で動作しているものとする。同様に、実線IG25及び破線IG125のグラフを得る際、IGBTnチャンネル型のIGBTのゲート及びエミッタ間電圧VGEは十分に大きくIGBTは飽和領域で動作しているものとする。実線FE25及び破線FE125に示す特性を有するMOSFETをFET11として用いることができ、実線IG25及び破線IG125に示す特性を有するIGBTをIGBT12として用いることができる。FET11及びIGBT12は、半導体スイッチ1a内で近接配置されるため、FET11及びIGBT12の周辺温度は完全に又は実質的に同じであるとみなすことができるFET11及びIGBT12の周辺温度は半導体スイッチ1aの周辺温度であるとみなすことができる。VDS/IDは、FET11の内部抵抗オン抵抗を表し、VCE/ICは、IGBT12の内部抵抗オン抵抗を表している。ドレイン電流及びコレクタ電流を、まとめて導通電流と呼ぶ。図5に示す如く、導通電流が小さいときFET11の内部抵抗はIGBT12のそれよりも小さい。しかし、実線FE25及び破線FE125間の比較からも分かるように、FET11では温度上昇に従って内部抵抗が相当の増加率少なくとも、IGBT12のそれよりも高いにて増加する。FET11では内部抵抗による発熱が内部抵抗の増加を招いて更なる発熱を促すため、FET11は大電流には不向きであるといえる。一方、実線IG25及び破線IG125間の比較からも分かるように、IGBT12では温度上昇に対して殆ど内部抵抗の変化がみられない。更に、IGBT12は、FET11と異なり、導通電流が増大するにつれて内部抵抗が減少するという特性も持つ。このような内部抵抗特性の相違から、導通電流が小さいときと大きいときとの間で、内部抵抗の大小関係が逆転する。即ち、以下のようなことが言える。FET11及びIGBT12の周辺温度が共通であるときにおいて、導通電流が比較的小さいときにはFET11の内部抵抗の方がIGBT12の内部抵抗よりも小さい。しかし、導通電流が増加するにつれて、導通電流の2乗に比例した発熱が生じ、この発熱に伴う温度上昇が起こると、それらの内部抵抗は接近してゆく。図5に示すように、FET11では温度上昇による内部抵抗増加が大きい一方でIGBT12では内部抵抗の温度依存性が小さいからである。そして、導通電流がある程度大きくなるとIGBT11の内部抵抗の方がFET11の内部抵抗よりも小さくなる。これは、図3を参照して説明した、スイッチング素子EL[1]及びEL[2]の内部抵抗の大小関係に符合する。このように、導通電流が小さいときと異なり、導通電流が大電流であるときにはIGBT12の損失がFET11の損失を下回るようになる。このようなFET11及びIGBT12を並列接続して半導体スイッチ1aを形成することで、以下のような動作が実現される。端子5及び6間の電流が比較的小さいとき、FET11の内部抵抗はIGBT12の内部抵抗よりも小さく、結果、IGBT12よりもFET11に優先的に電流が流れるため、半導体スイッチ1a全体の損失は低くなる2つのIGBT12を並列接続して形成される半導体スイッチと比べて半導体スイッチ1a全体の損失が低くなる。端子5及び6間の電流が比較的大きいときには、FET11の内部抵抗は相当に増加する一方でIGBT12の内部抵抗の変化は少なく、結果、IGBT12の内部抵抗がFET11の内部抵抗よりも小さくなるため、FET11よりもIGBT12に優先的に電流が流れる。従って、端子5及び6間の電流が比較的大きいときにも、半導体スイッチ1a全体の損失を低く抑えることができる2つのFET11を並列接続して形成される半導体スイッチと比べて半導体スイッチ1a全体の損失を低く抑えることができると共に、FET12の熱破壊を抑えることもできる。このように、端子5及び6間の電流の電流値に応じ、内部抵抗が最も小さい方のスイッチング素子に電流が優先的に流れて損失の最適化が図られると共に、大電流が流れるときも耐電流の小さなスイッチング素子本例においてFET11を破損から保護することができる。即ち、半導体スイッチにおける耐電流と損失を最適化することができる。<<第2実施例>>第2実施例を説明する。図6に示す如く、スイッチング素子EL[1]としてFET21を用い、スイッチング素子EL[2]としてFET22を用いても良い。図6は、第2実施例の半導体スイッチ1としての半導体スイッチ1bの構成図であり、半導体スイッチ1bはFET21及び22を備える。上述したように、FET21及び22がnチャンネル型のMOSFETである場合、FET21及び22のドレインは端子5に共通接続され、FET21及び22のソースは端子6に共通接続される。FETにも、大電流用途のFETと小電流用途のFETが存在する。一般的に、大電流用途のFETは比較的大きな内部抵抗を有するという傾向があり、小電流用途のFETは比較的小さな内部抵抗を有するという傾向がある。従って例えば、第1の電気的特性を有する小電流用途のFETをFET21として採用し、且つ、第2の電気的特性を有する大電流用途のFETをFET22として採用することができ、これによって第1実施例の半導体スイッチ1aと同様の作用及び効果を得ることができる。<<第3実施例>>第3実施例を説明する。図7に示す如く、スイッチング素子EL[1]としてIGBT31を用い、スイッチング素子EL[2]としてIGBT32を用いても良い。図7は、第3実施例の半導体スイッチ1としての半導体スイッチ1cの構成図であり、半導体スイッチ1cはIGBT31及び32を備える。上述したように、IGBT31及び32がnチャンネル型のIGBTである場合、IGBT31及び32のコレクタは端子5に共通接続され、IGBT31及び32のエミッタは端子6に共通接続される。IGBTは、FETとの比較において大電流に適してはいるが、IGBTの中でも、より大電流に適したものと、そうでないものが存在する。そこで、例えば、第1の電気的特性を有するIGBT例えば、中電流用途のIGBTをIGBT31として採用し、且つ、第2の電気的特性を有するIGBT例えば、大電流用途のIGBTをIGBT32として採用すれば、第1実施例の半導体スイッチ1aと同様の作用及び効果を得ることができる。<<第4実施例>>第4実施例を説明する。第1~第3実施例ではn=2であることを想定したが、nは3以上であっても良い。例えば、n=3である場合、図8に示す如く、FET41、FET42及びIGBT43を並列接続して形成された半導体スイッチ1dを、半導体スイッチ1として採用することができる。上述したように、FET41、FET42及びIGBT43のチャンネルがn型である場合、FET41及び42のドレイン並びにIGBT43のコレクタは端子5に共通接続され、FET41及び42のソース並びにIGBT43のエミッタは端子6に共通接続される。FET41、FET42及びIGBT43は、夫々、第4実施例に係るスイッチング素子EL[1]、EL[2]及びEL[3]である。従って、第1の電気的特性を有する小電流用途のFETをFET41として採用し、且つ、第2の電気的特性を有する中電流用途のFETをFET42として採用し、且つ、第3の電気的特性を有する大電流用途のIGBTをIGBT43として採用すればよい。そうすると、端子5及び6間の電流の電流値が比較的小さな電流値IAであるときには、FET41、FET42及びIGBT43の内、FET41の内部抵抗が最も小さくなり、FET41に優先的に電流が流れる。端子5及び6間の電流の電流値が電流値IBであるときにはIA<IB、FET41の内部抵抗の増加に伴ってFET41の内部抵抗がFET42の内部抵抗よりも大きくなり、一方で、FET42の内部抵抗はIGBT43の内部抵抗よりも小さいため、FET42に優先的に電流が流れる。端子5及び6間の電流の電流値が電流値ICであるときにはIB<IC、FET41及び42の内部抵抗は相当に増加する一方でIGBT43の内部抵抗の変化は少なく、結果、IGBT43の内部抵抗がFET41及び42の内部抵抗よりも小さくなるため、FET41及び43よりもIGBT43に優先的に電流が流れる。このように、端子5及び6間の電流の電流値に応じ、内部抵抗が最も小さいスイッチング素子に電流が優先的に流れて損失の最適化が図られる共に、大電流が流れるときも耐電流の小さなスイッチング素子を破損から保護することができる。即ち、半導体スイッチにおける耐電流と損失を最適化することができる。尚、FET42を、第2の電気的特性を有するIGBTに置き換えることも可能である。また、半導体装置1dにおけるスイッチング素子EL[1]、EL[2]及びEL[3]を、第1、第2及び第3の電気的特性を有する3つのFETにしてもよい、或いは、第1、第2及び第3の電気的特性を有する3つのIGBTにしてもよい。nが4以上である場合にも、同様にして半導体スイッチ1を形成することができる。<<第5実施例>>第5実施例を説明する。第5実施例では、端子5から端子6へ向かう方向の電流だけでなく、端子6から端子5へ向かう方向の電流も、電気ブロック3及び4間に流れうることを想定する。即ち、第5実施例では、電気ブロック3及び4間における双方向の電流の流れを半導体スイッチ1にてオン又はオフする。図9は、第5実施例に係る半導体スイッチ1としての半導体スイッチ1eの構成図である。半導体スイッチ1eは、FET51A及び51Bを直列接続して形成される直列回路51と、IGBT52A及び52Bを並列接続して形成される並列回路52とを有し、直列回路51と並列回路52は互いに並列接続されている。FET51A及び51Bは、FET51Aのボディダイオードの順方向とFET51Bのボディダイオードの順方向が互いに逆となるように直列接続されている。IGBT52A及び52Bは、IGBT52Aの通電方向コレクタ電流が流れる方向とIGBT52Bの通電方向が互いに逆になるように並列接続されている。より具体的には、上述したようにFET51A及び51B並びにIGBT52A及び52Bのチャンネルがn型である場合、FET51Aのソース、IGBT52Aのコレクタ及びIGBT52Bのエミッタが端子5に共通接続され、FET51Bのソース、IGBT52Aのエミッタ及びIGBT52Bのコレクタが端子6に共通接続され、FET51A及び51Bのドレイン同士は共通接続されている。半導体スイッチ1eでは、FET51A及び51Bから成る直列回路51の全体がスイッチング素子EL[1]として機能し、IGBT52A及び52Bから成る並列回路52の全体がスイッチング素子EL[2]として機能する。制御部2は、FET51A及び51B並びにIGBT52A及び52Bの全てを同時にオン又はオフさせることができる。端子5から端子6へ向かう電流は、FET51A及び51BとIGBT52Aを介して流れ、端子6から端子5へ向かう電流は、FET51A及び51BとIGBT52Bを介して流れる。従って、FET51A及び51Bを合成したものを第1実施例のFET11として捉え、電流の向きに応じてIGBT52A又は52Bを第1実施例のIGBT12として捉えれば、半導体スイッチ1eの動作は第1実施例における半導体スイッチ1aのそれと同様である。FET51A及び51Bの電気的特性の仕様を互いに同じにすることができ、IGBT52A及び52Bの電気的特性の仕様を互いに同じにすることができる。但し、FET51A及び51Bの電気的特性の仕様を互いに異ならせることも可能である。同様に、IGBT52A及び52Bの電気的特性の仕様を互いに異ならせることも可能である。例として、ここでは、図10a及びbに示す如く、第1方向における端子5及び6間の電流の最大値が第2方向における端子5及び6間の電流の最大値よりも大きいことが、半導体スイッチ1eが組み込まれるシステム又は機器において、予め定まっていることを想定する。この想定を、便宜上、想定αと呼ぶ。第1方向は端子5から端子6へ向かう方向であり、第2方向は端子6から端子5へ向かう方向である。例えば、電気ブロック3が二次電池から形成され、端子5から端子6への電流が二次電池の放電電流である一方で端子6から端子5への電流が二次電池の充電電流である場合などにおいて、このような想定αが当てはまることがある。二次電池の仕様に従い、二次電池に入力可能な充電電流の最大値が二次電池の放電可能な電流の最大値よりも小さいことが多いからである。想定αの下、FET51A及び51Bの電気的特性の仕様を、以下に示すように相違させることができる。FET51AをFET51Bよりも大電流に適したFETにする。即ち例えば、FET51AとFET51Bとの比較において、第2の電気的特性を持たせたFETをFET51Aとして採用し、第1の電気的特性を持たせたFETをFET51Bとして採用する。この場合において、端子5及び6間の電流方向が第1方向のとき図10aに対応、導通電流が比較的小さい段階で小電流用途のFET51Bの温度が相当程度に高まるため、導通電流が比較的小さい段階でIGBT52Aの内部抵抗がFET51A及び51Bの直列回路51の内部抵抗よりも小さくなる。逆に、端子5及び6間の電流方向が第2方向のときには図10bに対応、端子6及び5間の電流がFET51Bのボディダイオードをも通過するため、端子5及び6間の電流方向が第1方向のときと比べてFET51Bの温度及び内部抵抗は高まりにくい。結果、端子5及び6間の電流がゼロから増大してゆく過程において、端子5及び6間の電流の方向が第2方向である場合には、端子5及び6間の電流が比較的大きくなるまで端子5及び6間の電流が直列回路51側に優先的に流れる。このため、損失を低く抑えることができる。第2方向の電流の最大値は小さいため図10b参照、FET51A及び51Bの熱破壊を招きにくい。一方、端子5及び6間の電流の方向が第1方向である場合には、FET51Bの内部抵抗増大により端子5及び6間の電流が比較的小さい段階で、端子5及び6間の電流を優先的に流す回路が直列回路51から並列回路52に切り替わる。端子5及び6間の電流の方向が第1方向である場合には、大電流によるFETの破損を回避することが重要視され、上記のような切り替わりは、この目的大電流によるFETの破損回避に符合する。以上のような電気的特性をFET51A及び51Bに持たせることにより、低損失とFETの破損保護を適切に両立させることができる。尚、端子5及び6間の電流の方向が第2方向である場合において、端子5及び6間の電流を全て直列回路51側に流してもFET51A及び51Bに問題が生じないのであれば、半導体スイッチ1eからIGBT52Bを割愛してもよい即ち、半導体スイッチ1eを図11の半導体スイッチ1e’のように変形しても良い。また、IGBT52A及び52Bを備えた半導体スイッチ1eにおいて、IGBT52A及び52Bの電気的特性の仕様を互いに異ならせることによっても、FET51A及び51Bの電気的特性の仕様を互いに異ならせたときと同様の作用及び効果を得ることができる。<<第6実施例>>第6実施例を説明する。上述の第1~第5実施例に係る制御部2は、半導体スイッチ1に設けられた複数のスイッチング素子EL[1]~EL[n]を同時にオン又はオフしている。これに対し、第6実施例に係る制御部2は、端子5及び6間に流れる電流の値以下、電流値ISWと表記するに応じて、スイッチング素子EL[1]~EL[n]の夫々のオン又はオフを個別に制御する。これを実現するために、第6実施例に係るスイッチ装置に電流値ISWを検出する電流センサ不図示を設け、電流センサによって検出された電流値ISWを制御部2に与えればよい。尚、電流値ISWは、端子5及び6間に流れる電流の大きさを表し、電流値ISWは常にゼロ以上であるとする。例えば、制御部2は、スイッチング素子EL[1]~EL[n]の内、スイッチング素子EL[1]を含む1以上のスイッチング素子を第1組に分類する一方で、スイッチング素子EL[n]を含む他のスイッチング素子を第2組に分類する従って、第1組に属するスイッチング素子と第2組に属するスイッチング素子は互いに異なる。そして、制御部2は、電流値ISWが所定の閾値ITH1未満である場合、第1組に属する各スイッチング素子をオンにし且つ第2組に属する各スイッチング素子をオフにする。逆に、電流値ISWが所定の閾値ITH2以上である場合、制御部2は、第2組に属する各スイッチング素子をオンにし且つ第1組に属する各スイッチング素子をオフにする。閾値ITH1と閾値ITH2は一致していても良いし、閾値ITH2は閾値ITH1よりも大きくても良い。閾値ITH2が閾値ITH1よりも大きい場合において、ITH1≦ISW<ITH2の成立時には、制御部2は、第1組に属する1以上のスイッチング素子と第2組に属する1以上のスイッチング素子を同時にオンにしても良い。第1組に属する何れかのスイッチング素子及び第2組に属する何れかのスイッチング素子を、夫々、第1組スイッチング素子及び第2組スイッチング素子と呼んだ場合、閾値ITH1未満の電流値ITH1’を有する電流を第1組スイッチング素子に流したときの第1組スイッチング素子の内部抵抗は、電流値ITH1’を有する電流を第2組スイッチング素子に流したときの第2組スイッチング素子の内部抵抗よりも小さく、且つ、閾値ITH2以上の電流値ITH2’を有する電流を第2組スイッチング素子に流したときの第2組スイッチング素子の内部抵抗は電流値ITH2’を有する電流を第1組スイッチング素子に流したときの第1組スイッチング素子の内部抵抗よりも小さい。このようなオン/オフ制御によっても、第1~第5実施例と同様、端子5及び6間の電流の電流値ISWに応じ、内部抵抗が小さいスイッチング素子に電流が優先的に流れて損失の最適化が図られる共に、大電流が流れるときも耐電流の小さなスイッチング素子を破損から保護することができる。即ち、半導体スイッチにおける耐電流と損失を最適化することができる。より具体的な例として、n=2である場合を考える。n=2である場合、スイッチング素子EL[1]が第1組に分類され、スイッチング素子EL[2]が第2組に分類される。従って、n=2である場合において、制御部2は、電流値ISWが所定の閾値ITH1未満であるときには、スイッチング素子EL[1]をオンする一方でスイッチング素子EL[2]をオフにし、電流値ISWが所定の閾値ITH2以上であるときには、スイッチング素子EL[2]をオンにする一方でスイッチング素子EL[1]をオフにする。閾値ITH2が閾値ITH1よりも大きい場合において、ITH1≦ISW<ITH2の成立時には、制御部2は、スイッチング素子EL[1]及びEL[2]を同時にオンにしても良い。n=2である場合、第1、第2又は第3実施例におけるスイッチング素子EL[1]及びEL[2]を第6実施例に適用することが可能である図4b、図6及び図7参照。従って例えば、n=2である場合、スイッチング素子EL[1]は、半導体スイッチ1aのFET11、半導体スイッチ1bのFET21又は半導体スイッチ1cのIGBT31であって、且つ、スイッチング素子EL[2]は、半導体スイッチ1aのIGBT12、半導体スイッチ1bのFET22又は半導体スイッチ1cのIGBT32であっても良い。或いは、n=2である場合、第5実施例におけるスイッチング素子EL[1]及びEL[2]を第6実施例に適用してもよい図9参照。従って例えば、n=2である場合、スイッチング素子EL[1]は半導体スイッチ1eのFET51A及び51Bにて形成され且つスイッチング素子EL[2]は半導体スイッチ1eのIGBT52A及び52Bにて形成されていても良い。次に、n=3である場合を考える。n=3である場合、スイッチング素子EL[1]が第1組に分類され、スイッチング素子EL[3]が第2組に分類される。スイッチング素子EL[2]は、第1及び第2組のどちらかに分類されても良いし、第1及び第2組以外の組に分類されても良い。n=3である場合において、制御部2は、電流値ISWが所定の閾値ITH1未満であるときには、スイッチング素子EL[1]をオンする一方でスイッチング素子EL[3]をオフにし、電流値ISWが所定の閾値ITH2以上であるときには、スイッチング素子EL[3]をオンにする一方でスイッチング素子EL[1]をオフにする。n=3である場合において、電流値ISWが所定の閾値ITH1未満であるとき、制御部2はスイッチング素子EL[2]をオンにしても良いしオフにしても良く、電流値ISWが所定の閾値ITH2以上であるときも、制御部2はスイッチング素子EL[2]をオンにしても良いしオフにしても良い。閾値ITH2が閾値ITH1よりも大きい場合において、ITH1≦ISW<ITH2の成立時には、制御部2は、スイッチング素子EL[1]~EL[3]を同時にオンにしても良い。或いは、閾値ITH2が閾値ITH1よりも大きい場合、制御部2は、ISW<ITH1に成立時にスイッチング素子EL[1]のみをオンとし、ITH1≦ISW<ITH2に成立時にスイッチング素子EL[2]のみをオンとし、ITH2≦ISWに成立時にスイッチング素子EL[3]のみをオンにしてもよい。n=3である場合、第4実施例におけるスイッチング素子EL[1]~EL[3]を第6実施例に適用することが可能である図8参照。従って例えば、n=3である場合、スイッチング素子EL[1]、EL[2]及びEL[3]は、夫々、半導体スイッチ1dのFET41、FET42及びIGBT43であっても良い。nが4以上である場合にも、同様のオン/オフ制御を成すことができる。尚、上述の説明とは異なるが、制御部2は、電流値ISWが所定の閾値ITH1未満である場合においては、スイッチング素子EL[1]~EL[n]の全てをオンにしてもよい。<<第7実施例>>第7実施例を説明する。半導体スイッチ1において、スイッチング素子EL[1]~EL[n]は、互いに異なる半導体基板上に形成されていても良く、互いに異なるパッケージに収められていても良い。或いは、スイッチング素子EL[1]~EL[n]の一部又は全部は、共通の半導体基板上に形成されていても良く、共通のパッケージに収められていても良い。1つのパッケージに収められ、1つのFETとして機能するFETは、通常、半導体基板上に形成された微細なFETの集合体より成る。この観点から言えば、例えば、図6のFET21及び22を共通の半導体基板上に形成することは容易である。また、FETの製造工程とIGBTの製造工程は大きく相違するものではないため、FET及びIGBTを共通の半導体基板上に形成することの阻害要因は多くない。これに鑑みれば、半導体スイッチ1を形成するFET及びIGBT例えば、FET11及びIGBT12を共通の半導体基板上に形成し、共通のパッケージに収めるようにしても良い。<<変形等>>本発明の実施形態は、特許請求の範囲に示された技術的思想の範囲内において、適宜、種々の変更が可能である。以上の実施形態は、あくまでも、本発明の実施形態の例であって、本発明ないし各構成要件の用語の意義は、以上の実施形態に記載されたものに制限されるものではない。上述の説明文中に示した具体的な数値は、単なる例示であって、当然の如く、それらを様々な数値に変更することができる。上述の実施形態に適用可能な注釈事項として、以下に、注釈1~注釈3を記す。各注釈に記載した内容は、矛盾なき限り、任意に組み合わせることが可能である。[注釈1]上述の実施形態において、複数のスイッチング素子を同時にオンする技術を説明した。しかし、制御部2が、複数のスイッチング素子を同時にオフからオンに切り替えるべく共通の制御信号を複数のスイッチング素子に供給したとしても、当該複数のスイッチング素子が実際にオンに切り替えられるタイミングは当該複数のスイッチング素子間で若干ずれることもある。上述の実施形態で述べた複数のスイッチング素子が同時にオンとされるという表現は、このようなずれの存在をも含んだ表現であると考えられるべきである。従って例えば、上述の実施形態で述べた複数のスイッチング素子が同時にオンとされるという表現は複数のスイッチング素子が共にオンとされる又は複数のスイッチング素子が共通の期間においてオンとされることを意味しており、また、複数のスイッチング素子が同時にオンとされることは、複数のスイッチング素子が共にオンとされる又は複数のスイッチング素子が共通の期間においてオンとされることの一形態であると考えることもできる。複数のスイッチング素子が同時にオフとされるという表現についても同様である。[注釈2]半導体スイッチ1及び制御部2を備えたスイッチ装置を、例えば、太陽電池を有する太陽電池システムに組み込むようにしても良い。太陽電池システムの日々の運転の中で太陽電池の出力電流は大きく変動するため例えば、夜間と昼間との間で大きく変動するため、太陽電池システムに本発明に係るスイッチ装置は適している。勿論、太陽電池システム以外のシステム又は機器に、本発明に係るスイッチ装置を搭載しても良い。太陽電池システム以外のシステムには、例えば、風力発電システム又は水力発電システムが含まれる。太陽電池システム、風力発電システム及び水力発電システムの夫々に、本実施形態に係るスイッチ装置と、出力端子を有する発電モジュールと、入出力端子を有する蓄電装置と、を設けておくとよい。発電モジュールは、自然エネルギに基づく発電を行い、発電された電力を自身の出力端子から出力する。太陽電池システム、風力発電システム、水力発電システムにおける自然エネルギは、夫々、太陽光、風力、水力によるエネルギである。太陽電池システムにおける発生エネルギと同様、風力発電システム及び水力発電システムにおける発生エネルギも大きく変動するため、本発明に係るスイッチ装置は有益である。蓄電装置は、1以上の二次電池例えば、リチウムイオン電池から成り、入出力端子を介して供給された電力を蓄積すると共に、必要に応じて蓄積した電力を入出力端子を介して出力する。半導体スイッチ1の端子5及び6の内、一方の端子例えば端子5を上記発電モジュールの出力端子に対し、直接又は他の回路を介して電気的に接続することができると共に、他方の端子例えば端子6を上記蓄電装置の入出力端子に対して、直接又は他の回路を介して電気的に接続することができ、発電モジュールの出力電流を半導体スイッチ1を介して蓄電装置に供給することができる。[注釈3]また、電気ブロック3又は4を二次電池にて形成し、半導体スイッチ1、制御部2及び電気ブロック3又は4から成る電池システムを構成するようにしてもよい。当該電池システムを、電気ブロック3又は4内の二次電池の放電電力を用いて駆動する移動体電動車両、船、航空機、エレベータ、歩行ロボット等又は電子機器パーソナルコンピュータ、携帯端末等に搭載しても良いし、家屋や工場の電力システムに組み込んでも良い。