"半導体基板上に層のスタックを製造するための方法であって、基板を準備するステップと、前記基板上に第1電気導電性層を設けるステップと、原子層堆積法によって、前記導電性層上に層のサブスタックを設けるステップであって、前記サブスタックの少なくとも1層はTiO2層であり、サブスタックの他層は、前記層のサブスタックの結晶化の際に、3次元ペロブスカイト相を形成するのに好適な組成を有する誘電体材料層であるステップとを含み、さらに、前記層のサブスタックを含む基板に熱処理を施し、前記第1導電性層上で、結晶化した誘電体層を得るステップ、および前記結晶化した誘電体層上に第2電気導電性層を設けるステップ、または、前記層のサブスタック上に第2電気導電性層を設けるステップ、および前記層のサブスタックおよび前記第2導電性層を含む基板に熱処理を施し、前記第1導電性層上で、結晶化した誘電体層を得るステップを含む方法。原子層堆積法によって、前記第1導電性層上にTiO2から成る中間層を堆積するステップと、原子層堆積法によって、前記中間TiO2層上に、結晶化の際に3次元ペロブスカイト相を形成するのに好適な組成を有する誘電体材料層を堆積するステップとによって、前記層のサブスタックを製造するようにした請求項1記載の方法。原子層堆積法によって、前記第1導電性層上に、結晶化の際に3次元ペロブスカイト相を形成するのに好適な組成を有する誘電体材料層を堆積するステップと、原子層堆積法によって、前記誘電体材料層上に前記TiO2から成る層を堆積するステップとによって、前記層のサブスタックを製造するようにした請求項1記載の方法。TiO2層と誘電体材料層とを交互に重ねる配列逆も同様を、原子層堆積法によって前記第1導電性層上に堆積する請求項1~3のいずれかに記載の方法。前記誘電体材料は、準安定相のSTOであり、前記準安定STO層の組成において、結晶化した誘電体層が、50より大きく、65より小さいSr/SrTi比率を有する請求項1~4のいずれかに記載の方法。前記準安定STO層のSr/SrTi比率は、51~65である請求項5記載の方法。前記サブスタックは、ストロンチウム酸化物から成る少なくとも一層を備える請求項5または6記載の方法。前記熱処理は、不活性雰囲気における600°C以下の温度での熱アニールである請求項1~7のいずれかに記載の方法。前記第1導電性層は、少なくとも上面に、過剰酸素を蓄積する材料を含み、酸素の貯留層を作成して、前記熱処理中に、第1導電性層から誘電体に向けて酸素を放出する請求項1~8のいずれかに記載の方法。前記第2導電性層は、少なくとも下面に、過剰酸素を蓄積する材料を含み、酸素の貯留層を作成して、続いての熱処理中に、第2導電性層から誘電体に向けて酸素を放出する請求項1~9のいずれかに記載の方法。前記過剰酸素を蓄積する材料は、ルテニウム酸化物である請求項9または10記載の方法。下部電極と、前記下部電極上に、3次元ペロブスカイト構造を有する誘電体材料を含む誘電体層と、前記誘電体層上に、前記誘電体層のk値が50~100であり、MIMキャパシタのEOTが0.35nm~0.55nmである上部電極とを備えた金属-絶縁体-金属MIMキャパシタ。前記誘電体層は、50より大きく、65より小さいSr/SrTiを有するSTOである請求項12記載の金属-絶縁体-金属MIMキャパシタ。前記下部電極は、少なくとも上面に、過剰酸素を蓄積する材料から成る層を備え、酸素の貯留層を作成して、続いての熱処理中に、第1層から誘電体に向けて酸素を放出し、および/または、前記上部電極は、少なくとも下面に、過剰酸素を蓄積する材料から成る層を備え、酸素の貯留層を作成して、続いての熱処理中に、第1層から誘電体に向けて酸素を放出する請求項12または13記載の金属-絶縁体-金属MIMキャパシタ。前記過剰酸素を蓄積する材料は、ルテニウム酸化物である請求項14記載の方法。本発明は、添付した請求項において開示した方法およびデバイスに関する。したがって、本発明は、半導体基板上に層のスタックを製造するための方法に関し、該方法は、基板を準備するステップと、前記基板上に第1電気導電性層を設けるステップと、原子層堆積法によって、前記導電性層上に層のサブスタックを設けるステップであって、前記サブスタックの少なくとも一層はTiO2層であり、サブスタックの他層は、前記層のサブスタックの結晶化の際に、ペロブスカイト相を形成するのに好適な組成を有する誘電体材料層であるステップとを含み、さらに、前記層のサブスタックを含む基板に熱処理を施し、前記第1導電性層上で、結晶化した誘電体層を得るステップ、および前記結晶化した誘電体層上に第2電気導電性層を設けるステップ、または、前記層のサブスタック上に第2電気導電性層を設けるステップ、および前記層のサブスタックおよび前記第2導電性層を含む基板に熱処理を施し、前記第1導電性層上で、結晶化した誘電体層を得るステップを含む。本発明の方法の実施形態に従って、前記層のサブスタックは、次のステップによって製造される。原子層堆積法によって、前記第1導電性層上にTiO2から成る中間層を堆積するステップと、原子層堆積法によって、前記中間TiO2層上に、結晶化の際に3次元ペロブスカイト相を形成するのに好適な組成を有する誘電体材料層を堆積するステップ。別の実施形態に従って、前記層のサブスタックは、次のステップによって製造される。原子層堆積法によって、前記第1導電性層上に、結晶化の際に3次元ペロブスカイト相を形成するのに好適な組成を有する誘電体材料層を堆積するステップと、原子層堆積法によって、前記誘電体材料層上に前記TiO2層を堆積するステップ。本発明の方法において、TiO2層と誘電体層とを交互に重ねる配列逆も同様を、原子層堆積法によって前記第1導電性層上に堆積してもよい。前記誘電体材料は、準安定相のSTOでもよく、前記準安定STO層の組成において、結晶化した誘電体層が、50より大きく、65より小さいSr/SrTi比率を有してもよい。好ましい実施形態に従って、前記準安定STO層のSr/SrTi比率は51より大きく、65より小さい。本発明に係る方法において、前記サブスタックは、ストロンチウム酸化物から成る少なくとも一層を備えてもよい。好ましい実施形態に従って、前記熱処理は、不活性雰囲気における600°C以下の温度での熱アニールである。一実施形態に従って、前記第1導電性層は、少なくとも上面に、過剰酸素を蓄積する材料を含み、酸素の貯留層を作成して、前記熱処理中に、第1導電性層から誘電体に向けて酸素を放出する。さらに、前記第2導電性層は、少なくとも下面に、過剰酸素を蓄積する材料を含み、酸素の貯留層を作成して、続いての熱処理中に、第2導電性層から誘電体に向けて酸素を放出する。好ましい実施形態に従って、前記過剰酸素を蓄積する材料は、ルテニウム酸化物である。本発明はまた、下部電極と、前記下部電極上に、3次元ペロブスカイト構造を有する誘電体材料を含む誘電体層と、前記誘電体層上に、前記誘電体層のk値が50~100であり、MIMキャパシタのEOTが0.35nm~0.55nmである上部電極とを備える金属-絶縁体-金属MIMキャパシタに関する。本発明に係るMIMcapにおいて、前記誘電体層は、50より大きく、65より小さいSr/SrTiを有するSTO層でもよい。本発明に係るMIMcapにおいて、前記下部電極は、少なくとも上面に、過剰酸素を蓄積する材料から成る層を備え、酸素の貯留層を作成して、前記熱処理中に、第1導電性層から誘電体に向けて酸素を放出してもよく、および/または、前記上部電極は、少なくとも下面に、過剰酸素を蓄積する材料から成る層を備え、酸素の貯留層を作成して、続いての熱処理中に、第2導電性層から誘電体に向けて酸素を放出してもよい。好ましい実施形態に従って、前記過剰酸素を蓄積する材料は、ルテニウム酸化物である。本発明は、最先端の向上した能力を有するMIMキャパシタに関する。より具体的には、本発明は、高度なDRAMデバイス、例えばサブ-0.5nmのEOTについて10-6A/cm2以下の漏洩を有する3XnmのノードのDRAMに使用するのに好適である。本発明は、下部電極と、前記下部電極上に、3次元ペロブスカイト構造を有する誘電体材料を含む、または該誘電体材料で構成される誘電体層と、前記誘電体層上に、前記誘電体層のk値が50~100であり、MIMキャパシタのEOTが0.35nm~0.55nmである上部電極とを備える金属-絶縁体-金属MIMキャパシタに関する。好ましい実施形態に従って、下部電極の表面は、金属層、もしくは前記金属の酸化物から成る層に覆われた金属層で構成され、または該層を備える。本発明に係るMIMCAPにおいて、前記金属は窒化チタン、ルテニウムまたは下部電極を形成するのに好適な他の任意の金属が可能である。好ましくは、酸化物がEOTに寄与しない金属特性を有する金属を使用する。かかる金属の例は、ルテニウムRuである。したがって、前記金属は、好ましくは、上面がRu層またはルテニウム酸化物で覆われたRu層で構成され、または上面に該層を備える。下部電極は、金属層のスタックを備える可能性がある。例えば、TiN層を基板上に堆積し、Ru層をTiN層の上に堆積する。本発明に係るMIMCAPにおいて、Srリッチなストロンチウムチタン酸化物STO、即ちSr-Ti酸化物一般式SrxTiyOzで構成してもよく、Sr/Ti比率x/yは1より大きい。即ち、Sr/SrTiは50より大きい。好ましくは、本発明に係るMIMCAPにおいて、以下で、最終のSr/SrTi比率と呼ぶ、結晶化した材料のSr/SrTi比率は、50より大きく、65より小さい。より好ましくは55から62の間にあり、さらに好ましくは58~61である。SrリッチなSTO層例えばSr/SrTiが約62は、化学量論的なSTO膜よりも優れた漏洩特性を有する。これは、化学量論的な膜の結晶化の際の、ナノクラックおよび星形のパターンSEMで観察を有する大きいSTO粒子500nmより大きい粒子サイズを有するの形成に起因する一方、小さい粒子サイズ約50nmの粒子サイズのクラックを有しない膜が、SrリッチなSTOの結晶化の際に得られる。しかしながら、現在のところ、先行技術において、0.4nm未満のEOTと結びついた50より大きいk値を有するSrリッチなSTO誘電体層を備えるMIMcapを得ることはできなかった。本発明はまた、上記MIMCAPを製造するのに好適な、半導体基板上に層のスタックを製造するための方法であって、基板を準備するステップと、前記基板上に第1導電性層、好ましくは金属層、または前記金属の酸化物に覆われた金属層を設けるステップと、ALDによって前記第1導電性層上に層のサブスタックを設けるステップであって、前記サブスタックの少なくとも一層はTiO2層であり、サブスタックの他の層は、前記層のサブスタックの結晶化の際に3次元ペロブスカイト相を形成するのに好適な組成を有する誘電体材料層であるステップと、前記層のサブスタックを含む基板に熱処理を施し、第1導電性層上で結晶化した誘電体層を得るステップと、前記結晶化した誘電体層上に第2電気導電性層を設けるステップとを含む方法に関する。第1導電性層および第2導電性層自体は、導電性層のスタックから構成することが可能である。代替として、第2導電性層は、上記層のサブスタック上に設けてもよく、また、サブスタックおよび第2導電性層を含む基板に熱処理を施してもよい。本開示との関連で、および理論に拘束されることなく、サブスタックに熱処理を施す際に、混合が生じ、3次元ペロブスカイト構造を有する誘電体層が形成される。少なくとも1つのTiO2層が他の層と混合し、第1導電性層と第2導電性層との間に、誘電体層が形成される。TiO2層は、誘電体層のTi含有率を増加させるが、そのマイクロ構造に影響を与えるものではない。これにより、k値、漏洩およびEOTに関して優れた性質を有するMIMcapを得ることができる。前記混合により、より大きなTi含有量および結果としてより大きなk値を有する均一なSTO層を生じる。完全に混合したスタックの最終のSTO組成は、サブスタックにおける種々の層の堆積厚に依存する。一実施形態に従って、本発明の方法は、基板を準備するステップと、前記基板上に第1導電性層、好ましくは金属層、または前記金属の酸化物に覆われた第1金属層を設けるステップと、原子層堆積法によって、前記第1導電性層上にTiO2から成る中間層を堆積するステップと、原子層堆積法によって、前記TiO2層上に誘電体材料層を堆積し、TiO2層および第2誘電体層のサブスタックを得るステップであって、前記誘電体材料は、前記TiO2層および前記第2誘電体層で形成されたスタックの結晶化の際に3次元ペロブスカイト相を形成するのに好適な組成を有するステップと、サブスタックを含む基板に熱処理を施して結晶化した誘電体層を得るステップと、前記結晶化した誘電体層上に第2導電性層を設けるステップとを含む。代替の実施形態において、前記第2誘電体層が最初に堆積され、前記第1導電性層を覆って接触する。次に、TiO2層が、第2誘電体層を覆って接触し、かつ、第2導電性層の下にくるように堆積される。しかし、他の実施形態においては、TiO2層のサブ層と第2誘電体層のサブ層とが交互に形成される。第2誘電体層は、SrリッチなSTOまたは他の好適な材料、即ち、結晶化の際に3次元ペロブスカイト構造を形成するのに好適な他の誘電体材料が可能である。かかる材料の例として、p<0.5とした、BapSr1-pTixOyがある。別の実施形態に従って、サブスタックは、1以上のTiO2層に加えて、結晶化の際にペロブスカイト相を形成しない材料から成る層であって、好ましくは結晶化の際にかかる相を形成する層とサブスタックにおいて結合した層を含む。例えば、サブスタックは、SrOから成る1以上の層およびSTOから成る1以上の層を含んでもよい。SrO層自体は、結晶化の際にペロブスカイト相を形成しないが、SrOまたはSTOから成る結合スタックは、かかる相を形成する。SrOの機能は、3次元ペロブスカイト相の最終組成を制御することである。好ましい実施形態に従って、熱処理は、約600°C以下の温度でN2または他の不活性環境で行う高速熱処理RTPアニールである。好ましくは、該熱アニールは、前記層のサブスタックを堆積した後、第2導電性層を形成する前に実施する。既知のドーピング方法に従って、サブスタックのALDの途中または後に、ドーパントを誘電体層に付加してもよい。ドーパントは、Sr,Ti,Ta,Al,Hf,Gd,Zr,Sc,Dyから成る群から選択することができる。これ以降でより詳細に説明される好ましい実施形態に従って、熱処理ステップの後に第1導電性層と第2導電性層との間に存在する誘電体層は、SrリッチなSTO層である。該SrリッチなSTO層は、下部から上部まで無秩序に配列した誘電体層のスタックであって、少なくとも1つのTiO2層、準安定相STOから成る少なくとも一層、および場合によってはストロンチウム酸化物SrOから成る少なくとも一層から構成されたスタックに、熱処理を施す際に形成される。最終のSr/SrTi比率は、アニーリング後のSr/SrTi比率である。準安定相STO層は、SrリッチまたはTiリッチのいずれかの層である。TiリッチなSTO層は、Sr/SrTi比率が50より小さく、好ましくは40~49である。その場合、最終の誘電体層がSrリッチなSTOであるように、サブスタックにおいて1以上のSrO層の使用が要求されるSr/SrTi比率は50より大きい。準安定相STOは、51~65のSr/SrTi比率を有するSTO材料のALD堆積によって形成してもよい。より好ましくは、堆積した状態での準安定相のSr/SrTi比率は55~65であり、さらに好ましくは、58~62である。58未満のSr/SrTiを有するSTO準安定相が堆積する実施形態において、SrO層を、STOの下にくるように、および/またはSTOを覆うように堆積可能である。その結果、熱処理の際に、最終のSr/SrTi比率に達する。好ましくは、SrO層の厚さは2nm以下である。代替として、準安定STOから成るサブ層をSrOから成るサブ層に換えることによって、より均一な分布を得ることができる。好ましくは、さまざまなSrOのサブ層の全厚は2nm以下である。55より大きいSr/SrTiを有するSTO準安定相を堆積する実施形態において、前記TiO2層を、STOの下にくるように、および/またはSTOを覆うように堆積可能である。その結果、熱処理の際に、目標としたSr/SrTi比率に達する。好ましくは、さまざまなTiO2層の厚さは2nm以下である。代替として、準安定STOのサブ層をTiO2から成るサブ層に換えることによって、均一な分布を得ることができる。好ましくは、さまざまなTiO2のサブ層の全厚は2nm以下である。第2導電性層で作成された上部電極は、Ru層もしくはTiN層またはいずれの好適な層でもよい。先行技術のMIMcapにおいて、下部電極は、誘電体結晶化アニール中に誘電体から酸素を除去し取り出し/捕捉し、酸素欠乏例えば酸素空孔と結びついて誘電体における欠陥を生じ、誘電体におけるトラップ密度を増加させ、したがってキャパシタの漏洩を増加させる。上記除去メカニズムがある一方、本発明の好ましい実施形態に従って、結晶化アニール中に誘電体に放出可能な剰余酸素を蓄える少なくとも下部電極の上面で下部電極を使用し、欠陥を修復し、漏洩を減少させる。該下部電極は、結晶化アニール中に誘電体に放出される酸素の貯留層として作用し、欠陥を修復し、漏洩を減少させる。この種の電極の例は、酸化Ruである。低圧酸化Ru電極即ち、上部にルテニウム酸化層を有する第1導電性層の実施形態において、剰余酸素が蓄えられ、結晶化アニール中にSTOに放出される。他の貴金属、近貴金属またはそれらの酸化物好ましくは酸化アニールによって得られるも同様に作用するだろう。下部電極を形成するのに好適な材料の、説明に役立つ例は、Pt、IrOxおよびそれらの任意の混合物または組み合わせである。同様に、酸化環境で、および/もしくは導電性層において過剰酸素をもたらすプロセスを用いて、または少なくとも上部電極の下面で堆積している材料が、上部電極第2導電性層にとって好ましい。これは、更なる処理中に上部電極から除去することを妨げ、上部電極に近接した誘電体領域における、追加の酸素の取り込み、即ち後続の処理中の更なる誘電体の修復に至る効果を覆すかもしれない。本発明は、図面および先の説明において、詳細に図示され、説明されているが、かかる図示および説明は、説明目的または例示的なものであり、限定的と考えるべきではない。開示した実施形態に対する他の変形が、図面、開示内容および添付した請求項の研究から、請求項の発明を実施する際に、当業者によって理解され達成されるであろう。請求項において、備える、含むは、他のエレメントまたはステップを除外せず、不定冠詞1つのは複数を除外しない。この説明中、層が他の層の上に設けられていると述べる場合、好ましくは、これは層が前記他の層上にあること、および他の層と接していることを意味し、2層の間に中間層が存在することを除外するものではない。ある手段が異なる従属請求項に相互に記載されているという単なる事実は、これらの手段の組み合わせが有利に使用することができないことを言うものではない。請求項におけるどの参照符号も範囲を狭く限定するものと解釈すべきでない。先の説明は、本発明の特定の実施形態を詳細に述べている。しかしながら、どれほど詳細に先の説明を明細書にて行っても、本発明は多くの方法で実施でき、また開示した実施形態に限定されないことが理解されるだろう。本発明のある特徴または態様を述べる場合の特定の用語の使用は、その用語が関係する本発明の特徴または態様のいかなる特定の特徴も含むように限定するように、その用語が本明細書で再定義されるということを暗示するように取られるべきではないことに注目すべきである。実施例-試験結果第1の実験において、MIMキャパシタを300mmラインで製造した。フローシーケンスおよびMIMcapスタック断面の概略図を図1に示している。5nmの厚さを有し、非常に滑らかな表面AFMで0.2nm未満のRMSを有するルテニウム膜を、10nmのTiN上に堆積した。比較のために、いくつかのウエハを、Ruがない状態、即ちTiN下部電極BEを有する状態で放置した。図2に示すように制御された酸化プロセスを、RuのBEを有するウエハに付加し、制御された極薄の表面酸化をもたらし、粗さにおいて不利益を有しない即ち、AFMで0.2nm未満のRMSの値を維持する1nmのルテニウム酸化以下RuOxと呼ぶ層を形成する。この制御された酸化は、Ru下部電極層をO2、またはO2と1以上の不活性ガス、例えばN2との混合物から構成される低圧雰囲気下にさらすことで実現する。O2の圧力または分圧は、1mTorr~10Torrである即ち、0.13Pa~1333.22Paである。酸化中の温度は、200°C~450°Cである。酸化時間は1分~30分であり、より高い温度にはより短い酸化時間を適用することができる。前述の酸化プロセスは、RuOxの巨大な結晶形成または膜表面の大きな粗さをもたらすが、どちらもDRAMのMIMcap製造にとっては好ましくない。次に、0.5または1nmの厚さを有する薄いTiO2の界面層を、酸化剤としてTiOCH34およびH2Oを用いた250°CでのALDによって成長させた。比較のために、いくつかのウエハを、TiO2界面層を有しない状態に保持した。次に、7~9nmの厚さを有するSTO膜を、酸化剤としてSrt-Bu3Cp2およびTiOCH34の前駆体ならびにH2Oを用いた250°CでのALDによって堆積させた。大きいSr/Ti幅に対する優れた組成制御は、図3に示すようにSr対Tiパルス比率を調整することによって得られる。膜は、600°C以下の温度のN2下での高速熱処理RTPアニールによって結晶化した。結晶化したSTO膜の特性は組成に依存し、図4に示すように、TiO2界面層を有しない膜については、Srの増加に伴って、k値は減少し、格子パラメータは増加する。バンドギャップ値では、小さい変化のみが観察される。結晶化および上部電極TE加工反応性イオンエッチングRIEによってTiNパターン化したの後、膜を電気的に特徴付けた。EOT値は、図5に示すCV測定結果から抽出した。好適な振る舞いをするCVおよび優れた領域スケーリングが見られた。図6aに示すように、堆積したSTOの厚さが増加するに従って、EOT値が増加する。このプロットの勾配から抽出される見かけのk値、約85TiO2=0.5nmは、SrリッチなSTOTiO2層を有さず図4参照、得られるk値は、Sr/SrTi=62で65であるで期待されるよりも大きい値である。しかしながら、より重要な観察結果として、図6bで見られるのと同じSTOの厚さについて、堆積した界面TiO2の厚さが増加するに従って、EOTが減少することがわかった。図7aに示すように、結晶化アニール、およびTiNのTE加工後のTEM特性は、0.5nmのTiO2界面層を有するMIMスタックと、有しないMIMスタックで観察可能な差を示さなかった。両方のケースにおいて、粒子サイズは小さいままである50nm以下。同様に、図7bに示すように、結晶化アニール後の上面図SEM分析において、0.5nmの界面TiO2を有するスタックと有しないスタックとの間で差異は観察されなかった。しかしながら、XRD分析は、図8に示すように、STOのピークが、堆積した界面TiO2の厚さと相関してシフトすることを明らかにした。これは、図9に示すように、結晶化後のSTO膜の組成がTiO2の厚さに伴って変化することを示しており、また、結晶化アニール中のTiO2層とSTO層との混合を考えると理解することができる。混合に起因して、生じる結晶化した膜は、堆積したSTO膜よりも大きいTi含有量を有する。その結果、図9および図6に示すように、より大きいk値と、より小さいEOTとを生じる。しかしながら、膜は、Srリッチな膜の好ましいマイクロ構造を維持する。図10に示すように、IV特性は、優れた領域スケーリングを示した。典型的な漏洩密度vs電圧Vプロットを図11に示す。EOTが減少するに従って、漏洩はより非対称になり、RuOxからの注入に対応して、正極性において漏洩がより小さくなる。これに起因して、TiNの上部電極と比較して、RuOxの仕事関数WFがより大きくなる。Jg-EOTプロットを図12に示す。本発明に係るデータを、基準となる最良の文献データと比較している。TiO2層の付加が、漏洩における大きな不利益を生じないでEOTの大きな減少をもたらすことが観察された。10-6A/cm2および10-8A/cm2のJgという小さな漏洩値が、0.8Vで、それぞれ0.4nmおよび0.5nmのEOTで達成される。これらの値は、好ましくはALD成長した高誘電率誘電体を用いた最先端のMIMcapと比較され、0.4nmのEOTで、100×Jgの減少量より多い値を表す。前述のように、TiNまたはRuの代替としてRuOxを下部電極に使用することは、漏洩減少に対して大きな利点をもたらす。このようにして、TiNの上部電極を有するキャパシタについて両極性で漏洩が減少する。この改善点は、下部電極が、結晶化アニール中の酸素除去における差異に起因するSTOの誘電体品質、即ちトラップ分布に与える影響に起因する。更なる実験において、SrリッチなSTO膜7-10nmを、種々の下部電極、TiN,Ru,RuOxを、薄い0,0.5,1nmTiO2層上に堆積した。RuOx下部電極を、250°CでRuの低圧酸化によって形成し、Ru膜の上部で、薄い1NmのRuO2層を得た。両方の誘電体を、酸化剤としてSrt-Bu3Cp2およびTiOCH34の金属前駆体ならびにH2Oを使用したALDによって250°Cで堆積した。STO膜は、堆積の際、20未満のk値を有するアモルファスである。より大きいk値を達成するために、600°CのN2下で60秒間、高速熱処理RTPを実施し、STOを結晶化して、ペロブスカイト相にした。次に、電気的特徴付けのために、TiN上部電極を堆積およびパターン化し、MIMキャパシタを形成した。図13aは、誘電体の堆積後、RuOx下部電極およびTiO2とSrリッチなSTOとの誘電体スタックを有するサンプル断面の概略図を示す。図14aは、RuOx下部電極および9nmの堆積したSrリッチなSTOを有するMIMキャパシタについて、堆積したTiO2の厚さの関数としてEOTを示す。TiO2の厚さが増加するに従って、EOTの大きな減少が観察される。結晶化アニールの後に取得するRuOx上の同じ誘電体スタックのX線回折XRDパターンは、準安定ペロブスカイトSTOに対応する結晶ピークを示した。図14bにおいて、STO110XRDピークの2シータ位置は、TiO2層の厚さが増加するに従って増加するのが見られ、格子パラメータは対応して減少することを示している。EOTの減少および格子パラメータの減少という両方の影響を、結晶化アニールの途中にTiO2層とSrリッチなSTO層を混合し、より大きいTi含有量および結果としてより大きいk値図13に概略図を示すを有する均一なSTO層が得られることで説明することができる。完全に混合したスタックの最終のSTO組成は、STO層およびTiO2層の両方の堆積厚に依存し、この実験において観察したスタックについてSr/SrTiが約54~64の範囲で変化する。完全に混合した層のEOTは、ラザフォード背景散乱分光法RBS、X線反射率分析XRRから抽出した膜厚および膜密度、ならびに報告されている、STOのSr含有量へのk値の依存性、によって決定する、既知の堆積したTiおよびSrの面原子濃度をベースとして計算可能である。EOT対TiO2の厚さの実験値と、観察したすべてのスタックについての層の完全な混合を仮定した場合の計算値図14aにおいて、9nmの堆積したSTOの厚さを有するスタックについて示したと充分一致する。さらに、既に報告された格子パラメータ-組成の関係を考慮すると、図14bにおけるXRDスペクトルから決定する、対応する格子パラメータもまた、混合した膜不図示の計算組成について期待される格子パラメータと充分一致する。結晶化アニール後に実施する走査型電子顕微鏡SEMによる観察、およびMIM構造の完成後に実施するTEMによる観察は、TiO2層の、STO膜のマイクロ構造上への目に見える影響を示さなかった。これにより、Srリッチな膜の小さい粒子サイズ特性を有するマイクロ構造が維持される。これは、小さい漏洩に好ましい。TiN、RuおよびRuOxの下部電極と比較した、0.5nmTiO2と8nmSTOとの堆積スタックEOT=0.45nmをもたらすについてのJg-Vプロット、およびこの実施例におけるすべてのスタックについてのJg-EOTプロットを、図15aおよび図16にそれぞれ示している。EOTの傾向は、すべての下部電極について同様であり、アニール中のTiO2とSTOとの混合と矛盾しない。いくつかのケースにおいて、TiN下部電極BE上で得られるわずかに小さいEOTは、TiNのわずかな意図しない酸化に寄与するかもしれず、多少のTiをさらにSTOに取り込むかもしれない即ち、TiN上の自然酸化物がSTOと混合するかもしれない。1VでのJg-EOTの振る舞い図16aを考えると、TiNおよびRuのBEが同じ傾向線に従うのは明らかである。TiN上に堆積した化学量論的STOについての結果0.5nmのEOTで1A/cm21Vと比較した場合、それは、この実施例でTiO2とSTOとを混合することによって得られる、より優れたマイクロ構造に寄与する膜を有するTiN/STO/TiNのMIMキャパシタについて、Jgの4桁の改善0.5nmのEOTで10-4A/cm21Vを示す。しかしながら、下部電極をTiNまたはRuからRuOxに変更した場合図15および図16に、漏洩の最も大きな改善が得られた。図16aに示すように、1VBEからの電子注入で、堆積したTiO2とSTOとの誘電体スタックおよびRuOxの下部電極を有するMIMキャパシタは、TiNまたはRuの下部電極上の同じ誘電体スタックと比較して、同じEOTでJgが3以上減少する例えば0.50nmのEOTで、0.5nmTiO2と9nmとのSTOについて、TiNまたはRuのBE上の10-4A/cm2に対してRuOx上では10-7A/cm2である。図15bは、本開示のスタックRuOx/1nmTiO2/STO/TiN-十字、RuOx/0.5nmTiO2/STO/TiNフルシンボルから得られる0.8VでのJGEOTの傾向線の、基準となる文献データRuOx/AlドープしたルチルTiO2/Pt-星印、およびRu/STO/Ptとの比較を示しており、RuOx/TiO2/STOのスタックを有する0.45nmのEOTでJgの2桁以上の減少を示している。0.45nmのEOTでの漏洩は、AlドープしたルチルTiO2について得られる10-5A/cm2からRuOx/0.5nmTiO2/STO/TiNを用いて10-7A/cm2まで改善し、TiO2の厚さを0.5から1nmまで増加させた場合、さらに約3×10-8A/cm2まで減少させることができる。意外なことに、RuOxの下部電極を有するJg-EOTの改善TiNまたはRuのBEと比較してが、負極性について、即ち上部TiN電極からの電子注入についても観察される図15および図16c。これは、誘電体自体に対するBEの影響を示している。SrリッチなSTO膜における漏洩が、電極からの注入バリアによって制御されないが、STOの伝導帯端から約0.8eV低い位置で、トラップエネルギーを用いて、トラップ支援の導電性によって、BEから独立して支配されるのは明らかである。これらの観察は、RuOxのBEを用いたJgの改善は、仕事関数の効果に関係する可能性は低いが、STO膜内のトラップ密度分布の変化には関係する可能性が高いことを示唆している。RuOxのBEに近接したトラップ密度の減少は、この電極からの電子注入について、漏洩がより大きく改善することと矛盾しないであろう。この効果を説明するために、結晶アニール中の除去効果を考察し、STO内のトラップを酸素欠乏と結合させる。TiN電極またはRu電極について、酸素はSTO膜から除去されて、電極へ移動すると考えるのが妥当であろう。しかしながら、低温低圧で酸化されたRu電極の場合、これはRuO2およびサブ表面の酸素種の形成につながること、ならびにこの表面酸化に起因する酸素は、STO結晶化アニール中にSTOに向かって放出される可能性があることに留意する。したがって、BEに近接するSTOの誘電体品質の改善は、結晶化アニール中にBEによる酸素除去がされず、または逆流さえすることに起因し、該改善により、BEに近接したSTOでより小さいトラップ密度を生じることを提示する。ALD堆積したTiO2とSrリッチなSTOとのスタックは、結晶化アニール中に混合し、50~100の範囲にある、調整された層の厚さによってk値、小さい粒子サイズ、クラックのないマイクロ構造を含む、適合した最適化した特性を有するペロブスカイトSTO誘電体を形成し、0.35~0.55nmの範囲にあるEOTを有する、優れた電気的特性を備えたキャパシタを形成することが可能になる。さらに、酸化したRuのBEと結合したこのスタックアプローチの使用により、積極的にスケーリングされたEOTであっても、TiNまたはRuのBEと比較して漏洩が大幅に減少し、漏洩の小さいキャパシタをもたらす。酸化したRuからの電子注入についてより大きい、両極性についての漏洩の改善は、酸化したRuのBEに近接したSTOのトラップ密度の減少の原因となる。明確に言うと、RuOxのBEを用いて、STOからBEに酸素を除去して移動させることがされず、または逆流さえすることの原因となる。示したように、0.4nmのEOTでの10-7A/cm2のJGJg=0.8Vを得て、RuOx/TiO2/STO/TiNのスタックを、将来の即ち、3Xさらには1XのDRAM技術ノードの一番の候補にしている。"