"プローブピンと、前記プローブピンを平面視で囲むように設けられた絶縁物と、が配設された治具土台と、前記治具土台の前記プローブピンおよび前記絶縁物が配設された側の面に対向して配置され、前記治具土台側の面上に被検体を載置することが可能なステージと、を備え、前記ステージに前記被検体を載置して前記治具土台と前記ステージとが接近する方向に移動する際、前記プローブピンが前記被検体に形成された電極と接触するとともに、前記絶縁物が前記被検体および前記ステージの両方に接触することを特徴とする、半導体テスト治具。前記絶縁物は、前記被検体の前記治具土台側の面と、当該面に続く側面の少なくとも一部と、前記ステージとに接触することを特徴とする、請求項1に記載の半導体テスト治具。前記絶縁物は、JISK6253準拠のタイプEデュロメータによって測定される硬さが5~30であり、かつ、高絶縁性を有することを特徴とする、請求項1または2に記載の半導体テスト治具。前記絶縁物の前記治具土台から突出した部分の長さは、前記プローブピンの前記治具土台から突出した部分の長さと、前記プローブピンのストロークとの差の1.0~2.0倍であることを特徴とする、請求項1ないし3のいずれかに記載の半導体テスト治具。前記プローブピンの前記治具土台から突出した部分の長さは3.0~10.00mmであり、かつ、前記プローブピンの前記ストロークは0.5~6.0mmであることを特徴とする、請求項1ないし4のいずれかに記載の半導体テスト治具。前記プローブピンは、スプリングプローブ、ワイヤープローブ、あるいは積層プローブを含む垂直式であることを特徴とする、請求項1ないし5のいずれかに記載の半導体テスト治具。前記絶縁物の材料は、シリコーン系ゴム、有機系ポリマー、あるいは有機無機ハイブリッドポリマーを含むことを特徴とする、請求項1ないし6のいずれかに記載の半導体テスト治具。前記絶縁物は、前記被検体および前記ステージと対向する面に薄膜コーティングが施されていることを特徴とする、請求項1ないし7のいずれかに記載の半導体テスト治具。前記薄膜コーティングの材料は、シリコーン系あるいはウレタン系の材料を含むことを特徴とする、請求項8に記載の半導体テスト治具。前記治具土台は、前記絶縁物の配設位置を規定する溝を有することを特徴とする、請求項1ないし9のいずれかに記載の半導体テスト治具。前記被検体は、ワイドバンドギャップ半導体であることを特徴とする、請求項1ないし10のいずれかに記載の半導体テスト治具。プローブピンと、前記プローブピンを平面視で囲むように設けられた絶縁物と、が配設された治具土台と、前記治具土台の前記プローブピンおよび前記絶縁物が配設された側の面に対向して配置され、前記治具土台の面上に被検体を載置することが可能なステージと、を備えた半導体テスト治具を用いて前記被検体の耐圧を測定する耐圧測定方法であって、a前記ステージに前記被検体を載置する工程と、b前記工程aの後、前記治具土台と前記ステージとが接近する方向に移動し、前記プローブピンが前記被検体に形成された電極と接触するとともに、前記絶縁物が前記被検体および前記ステージに順次に押し当てられて両者に接触する工程と、c前記プローブピンと前記ステージとに電圧を印加して前記被検体の耐圧を測定する工程と、を備える、耐圧測定方法。前記工程bにおいて、前記絶縁物は、前記被検体の前記治具土台側の面と、当該面に続く側面の少なくとも一部と、前記ステージとに順次に押し当てられてそれらに接触することを特徴とする、請求項12に記載の耐圧測定方法。高耐圧のパワーデバイス半導体は、数100V以上の耐圧を有しており、半導体チップの表面に形成された電極からチップ端部までの距離が短い。そのため、引用文献1において、半導体チップの耐圧測定を行う際に、半導体チップの表面電極に接触したプローブ針と、半導体チップの裏面電極が接触しているステージとに対して高電圧を印加すると、半導体チップの表面電極とステージとの間で大気が絶縁破壊されて放電大気放電、沿面放電が発生し、半導体チップの破壊や測定装置の電源の破損などの問題があった。また、大気放電は沿面距離、空間距離、大気の湿度温度圧力、半導体チップの表面に形成された保護膜による吸湿などによっても影響を受けるため、大気放電の発生によって耐圧が正確に測定できないという問題があった。従って、耐圧特性が不正確な半導体チップであっても、当該半導体チップをパッケージに組み立てた後でなければ評価正確な耐圧測定をすることができず、測定の効率を大幅に低下させる原因となっていた。また、炭化珪素や窒化ガリウムなどのワイドバンドギャップ半導体の材料は、シリコーンよりも1桁大きい絶縁破壊電界を有するため、耐圧を確保するために設けられるチップの終端構造を縮小化させることが可能である。終端構造を縮小化すると、バルク中の絶縁破壊電界よりも、終端部に形成される保護膜の開口端からチップの端部までの距離における大気の絶縁破壊電界の方が小さくなり、沿面放電が生じやすくなるという問題があった。さらに、MOSMetalOxideSemiconductor構造を有する半導体デバイスでは、放電によってゲート酸化膜がダメージを受けるという問題もあった。また、特許文献2,3は、上記の放電による半導体チップへの影響を避けるために提案された技術であるが、絶縁溶液の供給や排出を行うための設備が必要であるためコストがかかり、安価に半導体チップの電気特性の測定を行うことができないという問題があった。本発明は、これらの問題を解決するためになされたものであり、半導体チップの耐圧測定を大気放電を発生させずに安価に行うことが可能な半導体テスト治具およびそれを用いた耐圧測定方法を提供することを目的とする。上記の課題を解決するために、本発明による半導体テスト治具は、プローブピンと、プローブピンを平面視で囲むように設けられた絶縁物とが配設された治具土台と、治具土台のプローブピンおよび絶縁物が配設された側の面に対向して配置され、治具土台側の面上に被検体を載置することが可能なステージとを備え、ステージに被検体を載置して治具土台とステージとが接近する方向に移動する際、プローブピンが被検体に形成された電極と接触するとともに、絶縁物が被検体およびステージの両方に接触することを特徴とする。また、本発明による耐圧測定方法は、プローブピンと、プローブピンを平面視で囲むように設けられた絶縁物とが配設された治具土台と、治具土台のプローブピンおよび絶縁物が配設された側の面に対向して配置され、治具土台の面上に被検体を載置することが可能なステージとを備えた半導体テスト治具を用いて被検体の耐圧を測定する耐圧測定方法であって、aステージに被検体を載置する工程と、b工程aの後、治具土台とステージとが接近する方向に移動し、プローブピンが被検体に形成された電極と接触するとともに、絶縁物が被検体およびステージに順次に押し当てられて両者に接触する工程と、cプローブピンとステージとに電圧を印加して被検体の耐圧を測定する工程とを備える。本発明によると、ステージに被検体を載置して治具土台とステージとが接近する方向に移動する際、プローブピンが被検体に形成された電極と接触するとともに、絶縁物が被検体およびステージの両方に接触するため、半導体チップの耐圧測定を大気放電を発生させずに安価に行うことが可能となる。本発明の実施の形態について、図面に基づいて以下に説明する。まず、本発明の前提となる技術前提技術について説明する。前提技術図7は、前提技術による半導体テスト治具の構成の一例を示す図である。図7に示すように、前提技術による半導体テスト治具は、サセプタ1治具土台、プローブピン3、および下電極ステージ7ステージを備えている。サセプタ1にはプローブピン3が設けられており、下電極ステージ7には終端部に保護膜6が形成された半導体チップ4被検体が載置されている。なお、図7は、半導体チップ4に対して耐圧測定テストを行うときの状態を示しており、耐圧測定を行うときはプローブピン3が半導体チップ4の表面に形成された表面電極5と接触する。図7に示す前提技術による半導体テスト治具では、半導体チップ4の終端部に形成された保護膜6が縮小化すると、表面電極5と下電極ステージ7のサセプタ1側の面との絶縁距離が近くなり、半導体チップ4の終端部で放電が生じるという問題がある。本発明は、上記の問題を解決するためになされたものであり、以下に詳細を説明する。実施の形態1図1は、本発明の実施の形態1による半導体テスト治具の構成の一例を示す図である。なお、図1は、本実施の形態1による半導体テスト治具を用いた耐圧測定テストを行うときの状態を示している。図1に示すように、本実施の形態1による半導体テスト治具は、プローブピン3と、プローブピン3を平面視で中空に囲むように設けられた絶縁物2とが配設されたサセプタ1治具土台と、サセプタ1のプローブピン3および絶縁物2が配設された側の面に対向して配置され、サセプタ1側の面上に半導体チップ4被検体を載置することが可能な下電極ステージ7ステージとを備えている。また、半導体チップ4には、表面サセプタ1側の面に表面電極5が形成され、終端部に保護膜6が設けられている。以下、図1に示す半導体テスト治具を用いた耐圧測定方法について説明する。まず、下電極ステージ7に半導体チップ4を載置する。図1では、半導体チップ4を下電極ステージ7に載置することによって、半導体チップ4の裏面電極表面電極5に対向して形成された電極図示せずと下電極ステージ7とがコンタクト接触する。次に、サセプタ1と下電極ステージ7とが接近する方向に移動し、プローブピン3が半導体チップ4に形成された表面電極5と接触するとともに、絶縁物2が半導体チップ4および下電極ステージ7に順次に押し当てられて両者両方に接触する。図1では、プローブピン3は半導体チップ4の表面電極5とコンタクトし、絶縁物2は半導体チップ4の保護膜6、保護膜6が形成される半導体チップ4の表面に続く側面、および下電極ステージ7にコンタクトする。ここで、半導体チップ4は厚みが40~500μm程度である。次に、プローブ3と下電極ステージ7とに高電圧を印加して半導体チップ4の耐圧を測定することによって、耐圧特性を検査する。上記の半導体チップ4の耐圧測定において、絶縁物2は、JISK6253準拠のタイプEデュロメータによって測定される硬さが5~30であり、かつ、高絶縁性を有するようにしてもよい。このように、絶縁物2の硬さを規定することによって、半導体チップ4に対する圧迫によるダメージを無くすことができる。また、絶縁物2の弾性力を利用して絶縁物2と、保護膜6、半導体チップ4の側面、および下電極ステージ7とを密着させている。また、絶縁物2の厚み絶縁物2のサセプタ1から突出した部分の長さは、プローブピン3のサセプタ1から突出した部分の長さと、プローブピン3の押し付け量ストロークとの差の1.0~2.0倍としてもよい。図2aは耐圧測定テストを行うときの状態を示しており、図2bは耐圧測定テストを行っていないときの状態を示している。図2bに示すように、絶縁物2の厚みは、プローブピン3のサセプタ1から突出した部分の長さをabとし、プローブピン3の押し付け量をaとすると、1.0~2.0×bとなる。なお、本実施の形態1による絶縁物2の厚みは2.5~8.5mm程度である。このように、絶縁物2の厚みを規定することによって、半導体チップ4に対する圧迫によるダメージを無くすことができる。また、プローブピン3の長さプローブピン3のサセプタ1から突出した部分の長さは3.0~10.00mmであり、かつ、プローブピン3の押し付け量ストロークは0.5~6.0mmとしてもよい。このように、プローブピン3の長さと押し付け量とを規定することによって、半導体チップ4に対する圧迫によるダメージを無くすことができる。以上のことから、パッケージに実装する前のチップ半導体チップ4の状態で耐圧測定を行う際において、絶縁物2と半導体チップ4および下電極ステージ7がコンタクト接触するため、半導体チップ4の表面電極5と下電極ステージ7とが分離される。従って、半導体チップ4の表面電極5と下電極ステージ7との絶縁距離が長くなるため、大気放電沿面放電を発生させずに10kV程度までの耐圧測定を行うことができる。また、絶縁溶液を用いた装置よりも安価に測定を行うことができる。なお、本実施の形態1において、サセプタ1と下電極ステージ7とが接近する方向に移動する際、下電極ステージ7を固定してサセプタ1が下降してもよく、サセプタ1を固定して下電極ステージ7が上昇してもよく、あるいは、サセプタ1および下電極ステージ7の各々が下降上昇してもよい。また、プローブ3は、スプリングプローブ例えば、特開平10-253660号公報を参照、ワイヤープローブ例えば、特開2009-47512号公報を参照、あるいは積層プローブ例えば、特開2010-256255号公報を参照のいずれかであってもよく、これらを含む垂直式のプローブであればいかなるものであってもよい。また、絶縁物2の材料は、シリコーンジメチルポリシロキサン系ゴム、有機系ポリマーポリテトラフルオロエチレン等、あるいは有機無機ハイブリッドポリマーのいずれかを用いてもよい。これらを用いることによって、250°C程度の高温にも耐えることができ、高温でのテストにも適用可能となる。また、絶縁物2は、半導体チップ4および下電極ステージ7と対向する面に薄膜コーティングを施してもよい。例えば、上記の絶縁物2の厚みを規定した場合において、絶縁物2はタック性密着性があり、テスト後の離脱時に絶縁物2と半導体チップ4および下電極ステージ7との離脱性が悪いすなわち、密着性が高い。従って、絶縁物2に薄膜コーティングを施すことによって、テスト時には絶縁物2と半導体チップ4および下電極ステージ7との密着性を確保し、テスト後の離脱時には絶縁物2と半導体チップ4および下電極ステージ7との離脱性を高めることができるすなわち、密着性を低減することができる。なお、薄膜コーティングの材料は、シリコーン系あるいはウレタン系の材料を含むようにしてもよい。また、図3に示すように、サセプタ1は、絶縁物2の形状に対応するざぐり溝8を有してもよい。すなわち、絶縁物2の配設位置を規定する溝を有してもよい。ざぐり溝8を有することによって、ざぐり溝8のない平面上に絶縁物2を設置する場合に比べて絶縁物2をサセプタ1に対して容易に精度良く着脱することができ、本実施の形態1による半導体テスト治具のメンテナンス絶縁物2の交換の効率の向上を図ることができる。また、本実施の形態による半導体テスト治具は、半導体チップ4として炭化珪素SiC、窒化ガリウムGaN等のワイドバンドギャップ半導体に有効である。特に、終端構造が縮小化されたワイドバンドギャップ半導体に対するテスト時には、ワイドバンドギャップ半導体に高電圧が印加されると終端部で放電が生じやすくなるが、そのような場合に本実施形態による半導体テスト治具は有効である。また、本実施の形態1では、半導体テスト治具による耐圧測定方法について説明したが、耐圧測定に限らず、パッケージに実装する前のチップの状態での他の電気特性の測定にも有用である。実施の形態2図4は、本発明の実施の形態2による半導体テスト治具の構成の一例を示す図である。なお、図4は、本実施の形態2による半導体テスト治具を用いた耐圧測定テストを行うときの状態を示している。図4に示すように、本実施の形態2による半導体テスト治具では、絶縁物2が、半導体チップ4被検体のサセプタ1治具土台の面と、当該面に続く側面の少なくとも一部図4では、側面上部と、下電極ステージ7ステージとに接触することを特徴としている。すなわち、テスト時において、絶縁物2と半導体チップ2の側面との間に空間が生じていることを特徴としている。その他の構成および動作は、実施の形態1と同様であるため、ここでは説明を省略する。上記のように、テスト時に絶縁物2と半導体チップ4の側面との間に空間が生じたとしても、実施の形態1と同様の効果が得られる。実施の形態3図5,6は、本発明の実施の形態3による半導体テスト治具の構成の一例を示す図である。なお、図5,6は、本実施の形態3による半導体テスト治具を用いた耐圧測定テストを行うときの状態を示している。図5に示すように、絶縁物2は、保護膜6、半導体チップ4の側面、および下電極ステージ7に加えて、表面電極5の外周部にもコンタクト接触している。また、図6に示すように、プローブピン3は、絶縁物2により平面視で中実に囲まれている。すなわち、図5,6に示すように、本実施の形態3による半導体テスト治具では、絶縁物2が半導体チップ4の表面電極5にもコンタクトすることを特徴としている。その他の構成および動作は、実施の形態1と同様であるため、ここでは説明を省略する。上記のように、テスト時に絶縁物2が半導体チップ4の表面電極5にコンタクト接触していても、実施の形態1と同様の効果が得られる。なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。"