"書き込み信号に応じて、電気的に1回限りの書き込みが行われる記憶素子への書き込みを制御する書き込み制御部と、前記記憶素子へ供給される書き込み電圧を検出し、前記書き込み電圧が所定の閾値電圧以上となると、前記書き込み信号に係わらず前記記憶素子への書き込みを前記書き込み制御部に停止させる電圧検出部と、を有することを特徴とする書き込み制御回路。前記書き込み制御部は、前記書き込み電圧が前記閾値電圧以上となると、前記電圧検出部から出力される信号によって、前記書き込み信号を無効にする論理回路を有していることを特徴とする請求項1記載の書き込み制御回路。前記電圧検出部は、接地端子と前記書き込み電圧が印加される端子間に直列に複数接続されたダイオードを有し、前記ダイオードの数と、順方向電圧により前記閾値電圧が設定されていることを特徴とする請求項1または2記載の書き込み制御回路。前記電圧検出部は、前記接地端子と前記書き込み電圧が印加される端子間に接続され、制御端子を複数の前記ダイオード間に接続し、一方の入出力端子から前記書き込み信号を無効にする信号を前記書き込み制御部に出力するトランジスタを有することを特徴とする請求項3記載の書き込み制御回路。前記電圧検出部は、前記閾値電圧を発生する閾値電圧発生回路と、前記書き込み電圧と前記閾値電圧とを比較して前記書き込み電圧が前記閾値電圧以上になると、前記書き込み電圧を無効にする信号を前記書き込み制御部に出力する比較回路と、を有することを特徴とする請求項1または2記載の書き込み制御回路。電気的に1回限りの書き込みが行われる記憶素子と、前記記憶素子に接続され、制御信号に応じて、書き込み電圧による電流を前記記憶素子に流すか否かを制御する書き込みトランジスタと、書き込み信号に応じた前記制御信号を出力して、前記記憶素子への書き込みを制御する書き込み制御部と、前記書き込み電圧を検出し、前記書き込み電圧が所定の閾値電圧以上となると、前記書き込み信号に係わらず前記記憶素子への書き込みを前記書き込み制御部に停止させる電圧検出部と、を有することを特徴とする半導体装置。書き込み電圧に異常が発生し、過電圧となると、書き込みトランジスタを制御する信号にも影響を与えることがあり、誤書き込みが発生する問題があった。たとえば、書き込み動作時ではない場合でも、書き込みトランジスタを制御する回路の誤動作によって書き込みトランジスタをオフ状態に維持できず、上記のようなOTP素子に電流が流れてしまう可能性があった。発明の一観点によれば、書き込み信号に応じて、電気的に1回限りの書き込みが行われる記憶素子への書き込みを制御する書き込み制御部と、前記記憶素子へ供給される書き込み電圧を検出し、前記書き込み電圧が所定の閾値電圧以上となると、前記書き込み信号に係わらず前記記憶素子への書き込みを前記書き込み制御部に停止させる電圧検出部と、を備えた書き込み制御回路が提供される。また、電気的に1回限りの書き込みが行われる記憶素子と、前記記憶素子に接続され、制御信号に応じて、書き込み電圧による電流を前記記憶素子に流すか否かを制御する書き込みトランジスタと、書き込み信号に応じた前記制御信号を出力して、前記記憶素子への書き込みを制御する書き込み制御部と、前記書き込み電圧を検出し、前記書き込み電圧が所定の閾値電圧以上となると、前記書き込み信号に係わらず前記記憶素子への書き込みを前記書き込み制御部に停止させる電圧検出部と、を備えた半導体装置が提供される。開示の書き込み制御回路及び半導体装置によれば、電気的に1回限りの書き込みが行われる記憶素子への誤書き込みを抑制できる。以下、本発明の実施の形態を、図面を参照しつつ説明する。なお、以下では電気的に書き込みを行うOTP素子の例として電気ヒューズ素子を用いた例を示すが、これに限定されず、たとえば、トランジスタのゲート酸化膜に高電圧を印加して電気的に破壊することで書き込み状態となるOTP素子などを用いてもよい。第1の実施の形態図1は、第1の実施の形態の半導体装置及び書き込み制御回路の一例を示す図である。半導体装置1は、電気ヒューズ素子2、書き込みトランジスタ3、書き込み制御回路10を有している。また、書き込み制御回路10は、書き込み制御部11、電圧検出部12を有している。電気ヒューズ素子2と書き込みトランジスタ3は、たとえば、図示しないテスタ回路から書き込み電圧が印加される端子P1と、接地電位基準電位である接地端子P2間に接続されている。電気ヒューズ素子2としては、ポリシリコン層上に形成されたシリサイド層を利用したものや、メタルヒューズなどが用いられる。電気ヒューズ素子2の抵抗値が200Ωで、10mAの電流が流れると切断される場合、書き込み電圧として、たとえば、3V程度が印加される。書き込みトランジスタ3は、書き込み制御部11からの制御信号を受け、電気ヒューズ素子2へ電流を流すか否かを制御する。書き込みトランジスタ3は、図1の例では、nチャネル型MOSFETMetalOxideSemiconductorFieldEffectTransistorとしている。図1に示す例では、電気ヒューズ素子2の一方の端子は、書き込み電圧が印加される端子P1に接続され、他方の端子は、書き込みトランジスタ3の一方の入出力端子ドレインに接続されている。書き込みトランジスタ3の他方の入出力端子ソースは、接地電位である接地端子P2に接続されており、制御端子ゲートには、書き込み制御部11からの制御信号が入力される。書き込み制御回路10において、書き込み制御部11は、たとえば、図示しないテスタ回路から端子P3を介して入力される書き込み信号に応じて、電気ヒューズ素子2への書き込みを制御する。書き込み制御部11は、たとえば、書き込み信号であるWEWriteEnable信号に応じて、書き込みトランジスタ3をオンまたはオフさせる制御信号を生成することで、電気ヒューズ素子2への書き込みを制御する。書き込み制御部11は、端子P1から供給される書き込み電圧によって駆動される。また、書き込み制御部11は、接地電位である接地端子P2にも接続されている。電圧検出部12は、端子P1と接地端子P2に接続されており、電気ヒューズ素子2に供給される書き込み電圧を検出する。そして、電圧検出部12は、書き込み電圧が所定の閾値電圧以上となると、書き込み制御部11に入力される書き込み信号に係わらず、電気ヒューズ素子2への書き込みを、書き込み制御部11に停止させる。図1に示す例では、電圧検出部12は、書き込み制御部11に対して、書き込みトランジスタ3の制御端子を、LLowレベルの電位に固定させるための信号を送る詳細は後述する。閾値電圧の例は、後述するが、書き込み電圧を3Vとした場合、たとえば、3.3Vなどと設定される。以上のような書き込み制御回路10により、書き込み電圧が所定の閾値電圧以上の過電圧となっても、書き込みトランジスタ3をオフ状態に維持しておくことができ、誤書き込みを防止できる。たとえば、書き込み電圧の投入時や、隣接回路の動作時などに、書き込み電圧に異常が発生して過電圧となると、それに伴うノイズにより、端子P3から入力される書き込み信号にも異常が発生する可能性がある。たとえば、一定期間HHighレベルのパルスの書き込み信号により書き込みを行う場合、過電圧によって書き込み信号に波形の異常などが発生し、書き込みすべき場合でないにも係わらず書き込み信号がHレベルとなると、誤書き込みが発生する可能性がある。また、書き込み電圧が過電圧時に、書き込み状態となると、電気ヒューズ素子2に電流が多く流れ、書き込み過ぎという状態にもなり得える。しかし、本実施の形態の書き込み制御回路10によれば、書き込み電圧が過電圧となり、所定の閾値電圧以上となると、電圧検出部12は、書き込み信号に係わらず、電気ヒューズ素子2への書き込みを、書き込み制御部11に停止させる。図1に示す例では、電圧検出部12は、書き込み制御部11から書き込みトランジスタ3の制御端子に入力される制御信号をLレベルに固定させる。これにより、書き込み電圧が所定の閾値電圧以上の過電圧となっても、書き込みトランジスタ3をオフ状態に維持しておくことができ、電気ヒューズ素子2に電流が流れて切断されることを防止でき、誤書き込み及び書き込み過ぎを抑制することができる。以下書き込み制御回路10の一例を第2の実施の形態、第3の実施の形態としてより詳細に説明する。第2の実施の形態図2は、第2の実施の形態の半導体装置及び書き込み制御回路の一例を示す図である。第1の実施の形態の半導体装置1と同様の要素については、同一符号を付し説明を省略する。第2の実施の形態の半導体装置1aにおいて、書き込み制御回路10aは、書き込み制御部11a、電圧検出部12aを有している。書き込み制御部11aは、インバータ回路111、NAND回路112を有している。インバータ回路111は、NAND回路112の出力信号の信号レベルを反転させて、書き込みトランジスタ3の制御信号として出力する。NAND回路112は、電圧検出部12aの出力信号と、端子P3からの書き込み信号のNAND論理を出力するものである。NAND回路112は、書き込み電圧が閾値電圧以上の場合に電圧検出部12aから出力されるLレベルの出力信号によって、書き込み信号を無効にする。すなわち、NAND回路112は、書き込み信号に係わらずHレベルの信号を出力する。なお、インバータ回路111とNAND回路112は、端子P1と接地端子P2に接続されており、書き込み電圧によって駆動される。電圧検出部12aは、端子P1と接地端子P2間に直列に複数接続されたダイオードの数と、ダイオードの順方向電圧により前述の閾値電圧を設定する。図2に示す例では、電圧検出部12aは、トランジスタ121とダイオード122,123,124,125と抵抗126,127を有している。トランジスタ121は、図2の例では、nチャネル型MOSFETであり、ドレインは抵抗126を介して端子P1に接続されており、ソースは接地端子P2に接続されている。ゲート制御端子は、複数のダイオード122~125間に接続される。図2の例では、ダイオード124のカソードと、ダイオード125のアノード間のノードN1に接続されている。ダイオード122~125は端子P1と接地端子P2間に直列に接続されている。たとえば、各ダイオード122~125の順方向電圧Vfが0.8Vとすると、前述の閾値電圧は、0.8×4=3.2Vとなる。抵抗126は、電圧検出部12aの出力電圧を調整するものであり、たとえば、トランジスタ121のオン抵抗の約100倍程度のものが用いられる。抵抗127は、一方の端子をノードN1に接続し、他方の端子を接地端子P2に接続している。抵抗127は、ダイオード122~125がオフ状態のときに、ノードN1の電位を、フローティング状態にならないよう、接地電位に落とすために設けられている。また、抵抗127は、たとえば、ダイオード125のオン抵抗に対して、十分大きいたとえば、約100倍程度のものが用いられる。以下、第2の実施の形態の半導体装置1aの動作を説明する。端子P1に書き込み電圧が印加された場合、たとえば、各ダイオード122~125の順方向電圧Vfが0.8Vとすると、書き込み電圧が約3.2V以上でない場合、ダイオード122~125はオフ状態であり電流がほとんど流れない。そのため、ノードN1の電位はLレベルとなる。このときトランジスタ121はオフ状態であるので、トランジスタ121のドレインから取り出される電圧検出部12aの出力信号はHレベルとなる。書き込み制御部11aにおいて、電圧検出部12aからHレベルの出力信号が入力されている場合、書き込み信号がHレベルとなると、NAND回路112の出力信号はLレベルとなり、インバータ回路111の出力信号はHレベルとなる。これにより、書き込みトランジスタ3がオンし、書き込み電圧による電流が流れ、電気ヒューズ素子2に対する書き込みが行われる。書き込み信号がLレベルの場合には、NAND回路112の出力信号はHレベルとなり、インバータ回路111の出力信号はLレベルとなる。このとき、書き込みトランジスタ3はオフ状態となり、電気ヒューズ素子2に対する書き込みは停止状態となる。書き込み電圧が約3.2V以上となると、電圧検出部12aにおいて、ダイオード122~125がオンし、電流が流れ、ダイオード125と抵抗127に印加される電圧により、トランジスタ121がオンする。なお、抵抗127の値がダイオード125のオン抵抗に対して、十分大きい場合には、ほぼダイオード125の順方向電圧Vfたとえば、0.8Vにより、トランジスタ121がオンする。トランジスタ121がオンすることにより、トランジスタ121のドレインから取り出される電圧検出部12aの出力信号はLレベルとなる。この出力信号が、書き込み信号を無効にする信号となる。すなわち、書き込み制御部11aのNAND回路112は、書き込み信号の状態に係わらず、Hレベルの出力信号を出力する。このときインバータ回路111の出力信号はLレベルとなるので、書き込みトランジスタ3はオフ状態となり、電気ヒューズ素子2に対する書き込みは停止状態となる。図3は、書き込み電圧が正常の場合の、半導体装置の書き込み動作時の各部の信号波形の一例を示す図である。横軸は時間、縦軸は電圧を示している。上から、異常検出電圧前述の閾値電圧、書き込み電圧、電圧検出部12aの出力信号、ノードN1の電位、書き込み信号、書き込みトランジスタ3のゲート電圧を示している。図2に示した書き込み検出回路10aの場合、異常検出電圧は、たとえば、3.2Vである。書き込み電圧は、正常の場合には、図3に示すように異常検出電圧より小さい。また、ダイオード122~125がオフ状態であるので、ノードN1の電位は0Vとなっている。そのため、トランジスタ121はオフ状態であり、電圧検出部12aの出力電圧はHレベルとなっている。この状態で、書き込み信号がLレベルの場合には、前述のNAND回路112とインバータ回路111の動作により、書き込みトランジスタ3のゲート電圧は0Vとなる。そのため、書き込みトランジスタ3はオフ状態であり、電気ヒューズ素子2への書き込みは行われない。書き込み信号がHレベルになると図3のタイミングt1、NAND回路112の出力信号がLレベルに反転するため、書き込みトランジスタ3のゲート電圧がHレベルとなる。そのため、書き込みトランジスタ3はオン状態となり電流が流れ、電気ヒューズ素子2への書き込みが行われる。すなわち、電気ヒューズ素子2の切断が開始される。一定時間の後、書き込み信号がLレベル0Vに立ち下がると図3のタイミングt2、NAND回路112の出力信号がHレベルに反転するため、書き込みトランジスタ3のゲート電圧がLレベルとなる。そのため、書き込みトランジスタ3はオフ状態となり電流が遮断され、電気ヒューズ素子2への書き込みが終了する。図4は、書き込み電圧が過電圧となる場合の電圧検出部の信号の様子の一例を示す図である。横軸は時間、縦軸は電圧を示している。書き込み電圧が異常検出電圧以上になると図4のタイミングt3、ダイオード122~125がオン状態となり、ノードN1の電位は、ダイオード125の順方向電圧Vfにほぼ等しい電圧たとえば、約0.8Vとなる。これにより、トランジスタ121はオン状態となり、電圧検出部12aの出力信号はLレベルとなる。これにより、書き込み制御部11aは、書き込み信号の状態によらず、書き込みトランジスタ3をオフ状態とし、電気ヒューズ素子2への書き込みをしない状態とする。書き込み電圧が異常検出電圧より小さくなると図4のタイミングt4、ダイオード122~125がオフ状態となり、ノードN1の電位は0Vに下がる。これにより、トランジスタ121はオフ状態となり、電圧検出部12aの出力信号はHレベルとなり、書き込み制御部11aでは書き込み信号の状態に応じた書き込みが行われる。このように、第2の実施の形態の書き込み制御回路10aによれば、書き込み電圧に異常が発生し所定の閾値電圧異常検出電圧以上となると、書き込み信号の状態に係わらず、電気ヒューズ素子2への書き込みが停止されるので、誤書き込みを防止できる。また、直列に接続した複数のダイオードを用いて閾値電圧を設定することで、回路規模を小さくすることができる。なお、図2に示した例では、4つのダイオード122~125を設けた場合について説明したが、ダイオードの数は、設定する閾値電圧やダイオードの順方向電圧Vfに応じて適宜変更可能である。また、図2に示した例では、各ダイオード122~125がオンして順方向の電流が流れるときに、ダイオード125に印加される電圧によって、トランジスタ121がオンするようにしたがこれに限定されない。ダイオード122~125がオンしたときに、トランジスタ121もオンするように、トランジスタ121の制御端子のダイオード122~125間への接続位置を、各ダイオード122~125の順方向電圧Vfに応じて、適宜変更してもよい。第3の実施の形態図5は、第3の実施の形態の半導体装置及び書き込み制御回路の一例を示す図である。図2に示した第2の実施の形態の半導体装置1aと同様の要素については、同一符号を付し説明を省略する。第3の実施の形態の半導体装置1bにおいて、書き込み制御回路10bの電圧検出部12bが、第2の実施の形態の電圧検出部12aと異なっている。電圧検出部12bは、閾値電圧発生回路128、比較回路129を有している。閾値電圧発生回路128は、異常検出電圧として用いる所定の閾値電圧を発生する。閾値電圧発生回路128は、たとえば、トランジスタを複数組み合わせた定電圧発生回路、図2に示したような直列に接続された複数のダイオード、またはツェナーダイオードなどを含み、所望の閾値電圧を発生する。たとえば、ダイオードの接続数が異なる複数の直列回路を有し、図示しないテスタ回路からの信号により、何れかの直列回路を選択することで閾値電圧を調整できるようにしてもよい。比較回路129の負入力端子は、端子P1に接続され、正入力端子は閾値電圧発生回路128に接続されている。比較回路129は、端子P1に印加される書き込み電圧が、閾値電圧発生回路128で発生される閾値電圧以上になると、書き込み制御部11aにおいて、書き込み信号を無効にする信号を出力する。図5に示す例では、比較回路129は、書き込み信号を無効にするLレベルの出力信号を出力する。なお、閾値電圧発生回路128と比較回路129は、それぞれ、端子P1と接地端子P2間に接続され、書き込み電圧によって駆動される。このような書き込み制御回路10bにおいて、書き込み電圧が閾値電圧よりも小さい場合には、電圧検出部12bの出力信号は、図3に示した第2の実施の形態の半導体装置1aの動作波形と同様に、Hレベルとなる。そして、書き込み制御部11aでは書き込み信号の状態に応じた書き込みが行われる。書き込み電圧が閾値電圧発生回路128から出力される閾値電圧以上のときは以下のような動作が行われる。図6は、書き込み電圧が過電圧となる場合の電圧検出部の信号の様子の一例を示す図である。横軸は時間、縦軸は電圧を示している。書き込み電圧が異常検出電圧閾値電圧以上になると図6のタイミングt5、比較回路129の出力、すなわち電圧検出部12bの出力信号がLレベルとなる。これにより、書き込み制御部11aは、書き込み信号の状態によらず、書き込みトランジスタ3をオフ状態とし、電気ヒューズ素子2への書き込みをしない状態とする。書き込み電圧が異常検出電圧より小さくなると図6のタイミングt6、比較回路129の出力、すなわち電圧検出部12bの出力信号がHレベルとなり、書き込み制御部11aでは書き込み信号の状態に応じた書き込みが行われる。このように、第3の実施の形態の書き込み制御回路10bによれば、書き込み電圧に異常が発生し所定の閾値電圧異常検出電圧以上となると、書き込み信号の状態に係わらず、電気ヒューズ素子2への書き込みが停止されるので、誤書き込みを防止できる。また、閾値電圧発生回路128により、所望の閾値電圧が設定できる。以上、実施の形態に基づき、本発明の書き込み制御回路及び半導体装置の一観点について説明してきたが、これらは一例にすぎず、上記の記載に限定されるものではない。たとえば、電気ヒューズ素子を複数設けてもよい。その場合、各電気ヒューズ素子と書き込みトランジスタに対して、書き込み制御回路10,10a,10bが設けられる。また、書き込みトランジスタ3や、トランジスタ121はpチャネル型MOSFETとしてもよい。その場合は、適宜回路構成が変更される。また、MOSFETの代わりに、バイポーラトランジスタを用いてもよい。また、電気ヒューズ素子を複数設けた別の構成として、各電気ヒューズ素子と書き込みトランジスタ、書き込み制御回路内の書き込み制御部に対して、電圧検出部12,12a,12bを共通とした構成を適用してもよい。"