半導体基板上に形成され、発生する電圧を調整するための電圧調整回路であって、直列に接続された複数の抵抗体と、前記複数の抵抗体の直列接続における接続点のそれぞれに一端が接続され、他端がお互いに共通に接続された第1組の複数のヒューズと、共通に接続された前記第1組の複数のヒューズの他端に接続された第1の出力端子とを備える電圧調整回路。さらに、前記複数の抵抗体の直列接続における接続点に一端が接続され、他端がお互いに共通に接続された少なくとも第2組の複数のヒューズと、共通に接続された前記第2組の複数のヒューズの他端に接続された第2の出力端子とを備える請求項1記載の電圧調整回路。前記複数の抵抗体は、多結晶シリコンで形成されている請求項1または2記載の電圧調整回路。前記複数の抵抗体は、MOSトランジスタで構成されている請求項1または2記載の電圧調整回路。前記複数の抵抗体のうち、両端に前記ヒューズの一端が接続された前記抵抗体の抵抗値は、等しい請求項1~4のいずれか1項に記載の電圧調整回路。さらに、前記複数のヒューズの一端および他端のそれぞれに接続された複数のパッドを備える請求項1~5のいずれか1項に記載の電圧調整回路。さらに、前記複数のヒューズの一端のそれぞれに接続された複数のパッドと、前記複数のヒューズの他端に対して共通に接続されたパッドとを備える請求項1~5のいずれか1項に記載の電圧調整回路。発生する電圧を調整するための電圧調整方法であって、請求項1~7のいずれか1項に記載された電圧調整回路が備える第1組の複数のヒューズから一つを特定する特定ステップと、前記第1組の複数のヒューズのうち、特定された前記一つのヒューズを除くヒューズを切断する切断ステップとを含む電圧調整方法。前記電圧調整回路が第2組の複数のヒューズを備える場合には、前記特定ステップではさらに、前記第2組の複数のヒューズから一つを特定し、前記切断ステップではさらに、前記第2組の複数のヒューズのうち、特定された前記一つのヒューズを除くヒューズを切断する請求項8記載の電圧調整方法。前記切断ステップでは、切断の対象となる前記ヒューズのそれぞれについて、当該ヒューズの両端のそれぞれに接続された2つのパッド間に電圧を印加することで、当該ヒューズを切断する請求項8または9記載の電圧調整方法。前記切断ステップでは、レーザーを用いて前記ヒューズを切断する請求項8または9記載の電圧調整方法。半導体基板上に形成された固体撮像装置であって、2次元に配置されたフォトダイオードと、前記フォトダイオードから読み出した信号電荷を垂直方向に転送する垂直転送部と、前記垂直転送部から転送された信号電荷を水平方向に転送する水平転送部と、前記水平転送部の最終端に設けられた出力ゲートと、前記水平転送部から出力ゲートを介して転送される電荷を受け取る浮遊拡散層と、所定の電圧が印加されたリセットドレインと、前記浮遊拡散層に転送された電荷を前記リセットドレインに排出するリセットゲートと、前記水平転送部で転送されてきた信号電荷に基づく電圧を出力する出力アンプと、前記リセットゲート、前記半導体基板、前記出力ゲートおよび前記出力アンプの少なくとも一つにバイアス電圧を供給するバイアス回路とを備え、前記バイアス回路は、請求項1~7のいずれか1項に記載の電圧調整回路を有する固体撮像装置。しかしながら、図14および図15に示した従来の電圧調整回路200および201では、全てのヒューズが切断された場合に抵抗を流れる電流Iは次式で表される最小の値となるが、それ以外の場合にはこれより大きな電流が流れる。つまり、従来の電圧調整回路200および201では、調整の内容ヒューズの切断状態によっては、消費電力が大きくなってしまうという問題がある。I=VDD/RbR1R2R3R4R5R6Rtまた、このような電圧調整回路200および201によって得られた電圧の供給を受ける負荷回路毎に調整が必要な場合には、その負荷回路によってヒューズの切断状態が異なり、その結果、電圧調整回路200および201の抵抗に流れる電流も異なることになる。そのために、電圧調整回路200および201およびその負荷回路毎に消費電流や発熱が異なり、それらの回路間で特性ばらつきが生じうる。つまり、従来の電圧調整回路200および201では、発生させる電圧に依存して消費電力が異なるという問題がある。また、複数の電圧が必要な場合には、それらの複数の電圧のそれぞれに応じた複数の電圧調整回路が必要となるため、回路全体の小型化が困難となる。つまり、従来の電圧調整回路200および201では、複数の異なる電圧を発生させる必要がある場合には、回路全体の小型化が困難になるという問題ある。そこで、本発明は、低消費電力で、かつ、発生する電圧に依存することなく消費電力が一定している電圧調整回路等を提供することを第一の目的とする。さらに、本発明は、上記目的に加えて、回路全体の小型化を可能にする電圧調整回路等を提供することを第二の目的とする。上記第一の目的を達成するために、本発明に係る電圧調整回路の一形態は、半導体基板上に形成され、発生する電圧を調整するための電圧調整回路であって、直列に接続された複数の抵抗体と、前記複数の抵抗体の直列接続における接続点のそれぞれに一端が接続され、他端がお互いに共通に接続された第1組の複数のヒューズと、共通に接続された前記第1組の複数のヒューズの他端に接続された第1の出力端子とを備える。これにより、直列に接続された複数の抵抗体の合成抵抗値は、ヒューズの切断状態に依存することなく一定であり、かつ、従来技術における最大抵抗値に相当する。よって、低消費電力で、かつ、発生する電圧に依存することなく消費電力が一定している電圧調整回路が実現される。ここで、さらに、前記複数の抵抗体の直列接続における接続点に一端が接続され、他端がお互いに共通に接続された少なくとも第2組の複数のヒューズと、共通に接続された前記第2組の複数のヒューズの他端に接続された第2の出力端子とを備えてもよい。これにより、少なくとも2組のヒューズの切断状態に依存することなく、各接続点における電圧が固定化されているので、1個の電圧調整回路から、独立して、2つの異なる電圧を取り出すことができる。よって、複数の異なる電圧を発生させる必要がある場合であっても、1個の電圧調整回路で済むので、回路全体の小型化が可能になり、上記第二の目的が達成される。なお、抵抗体としては、前記複数の抵抗体は多結晶シリコンで形成されていてもよいし、前記複数の抵抗体はMOSトランジスタで構成されていてもよい。また、前記複数の抵抗体のうち、両端に前記ヒューズの一端が接続された前記抵抗体の抵抗値は等しくてもよい。これにより、電圧調整のステップ電圧幅が等間隔になり、発生電圧を容易に設定することができる。また、さらに、前記複数のヒューズの一端および他端のそれぞれに接続された複数のパッドを備えてもよい。これにより、複数のヒューズのそれぞれに対して独立したパッドが設けられているので、複数のヒューズに異なる電圧を印加して同時に切断することが可能になる。また、さらに、前記複数のヒューズの一端のそれぞれに接続された複数のパッドと、前記複数のヒューズの他端に対して共通に接続されたパッドとを備えてもよい。これにより、複数のヒューズの他端に接続されるパッドが共通化されているので、パッドの数が削減され、電圧調整回路の回路規模が縮小される。また、上記第一の目的を達成するために、本発明に係る電圧調整方法の一形態は、発生する電圧を調整するための電圧調整方法であって、上記電圧調整回路が備える第1組の複数のヒューズから一つを特定する特定ステップと、前記第1組の複数のヒューズのうち、特定された前記一つのヒューズを除くヒューズを切断する切断ステップとを含む。これにより、消費電力が低く、かつ、発生する電圧に依存することなく消費電力が一定している電圧調整回路を用いた電圧調整方法が実現される。ここで、前記電圧調整回路が第2組の複数のヒューズを備える場合には、前記特定ステップではさらに、前記第2組の複数のヒューズから一つを特定し、前記切断ステップではさらに、前記第2組の複数のヒューズのうち、特定された前記一つのヒューズを除くヒューズを切断してもよい。これにより、2組のヒューズの切断状態に依存することなく、各接続点における電圧が固定化されているので、1個の電圧調整回路から、独立して、2つの異なる電圧を取り出すことができる。よって、複数の異なる電圧を発生させる必要がある場合であっても、1個の電圧調整回路で済むので、回路全体の小型化が可能になり、上記第二の目的が達成される。ここで、ヒューズの切断方法として、前記切断ステップでは、切断の対象となる前記ヒューズのそれぞれについて、当該ヒューズの両端のそれぞれに接続された2つのパッド間に電圧を印加することで、当該ヒューズを切断してもよいし、前記切断ステップでは、レーザーを用いて前記ヒューズを切断してもよい。なお、本発明は、電圧調整回路および電圧調整方法として実現できるだけでなく、上記電圧調整回路を備える固定撮像装置として実現することもできる。その固体撮像装置の一形態は、半導体基板上に形成された固体撮像装置であって、2次元に配置されたフォトダイオードと、前記フォトダイオードから読み出した信号電荷を垂直方向に転送する垂直転送部と、前記垂直転送部から転送された信号電荷を水平方向に転送する水平転送部と、前記水平転送部の最終端に設けられた出力ゲートと、前記水平転送部から出力ゲートを介して転送される電荷を受け取る浮遊拡散層と、所定の電圧が印加されたリセットドレインと、前記浮遊拡散層に転送された電荷を前記リセットドレインに排出するリセットゲートと、前記水平転送部で転送されてきた信号電荷に基づく電圧を出力する出力アンプと、前記リセットゲート、前記半導体基板、前記出力ゲートおよび前記出力アンプの少なくとも一つにバイアス電圧を供給するバイアス回路とを備え、前記バイアス回路は、上記電圧調整回路を有する。これにより、低消費電力で、かつ、暗時出力などの特性ばらつきが発生しない特徴を有する小型の固体撮像装置が実現される。本発明によれば、消費電力が低く、かつ、発生する電圧に依存することなく消費電力が一定している電圧調整回路および電圧調整方法が実現される。また、複数組のヒューズを設けることで、上記効果に加えて、さらに回路全体の小型化を可能にする電圧調整回路および電圧調整方法も実現される。以下、本発明に係る電圧調整回路および電圧調整方法の実施形態について図面を参照して説明する。なお、以下で説明する実施形態は、いずれも本発明の好ましい一具体例を示すものである。以下の実施形態で示される数値、形状、材料、構成要素、構成要素の配置位置及び接続形態、ステップ、ステップの順序などは、一例であり、本発明を限定する主旨ではない。本発明は、特許請求の範囲だけによって限定される。よって、以下の実施の形態における構成要素のうち、本発明の最上位概念を示す独立請求項に記載されていない構成要素については、本発明の課題を達成するのに必ずしも必要ではないが、より好ましい形態を構成するものとして説明される。第1の実施形態まず、本発明の第1の実施形態を説明する。図1は本発明による第1の実施形態における電圧調整回路110の回路図である。この電圧調整回路110は、半導体基板上に形成され、発生する電圧を調整するための回路であって、その主要部として、直列に接続された複数の抵抗体ここでは、抵抗11、12、13a~13fと、複数の抵抗体の直列接続における接続点のそれぞれに一端が接続され、他端がお互いに共通に接続された第1組の複数のヒューズ31a~31gと、共通に接続された第1組の複数のヒューズ31a~31gの他端に接続された第1の出力端子2とを備える。なお、本実施形態では、複数のヒューズ31a~31gの一端および他端のそれぞれに接続された複数のパッドが設けられている。以下、この電圧調整回路110について、詳細に説明する。図1において、例えば多結晶シリコン膜で形成された抵抗11、12、13a~13fが直列に接続されている。抵抗13aは抵抗11を介して接地電位に、抵抗13fは抵抗12を介して電源端子電圧VDD1に接続されている。抵抗13a~13fの両端つまり、抵抗11、12、13a~13fの直列接続における接続点のそれぞれには、ヒューズ31a~31gの一端が接続されており、各ヒューズ31a~31gの他端はお互いに共通に接続されて出力端子2に接続されている。また、各ヒューズ31a~31gの両端には、それぞれパッド3および4が接続されている。なお、抵抗11および抵抗12は、ヒューズ31a~31gを通して出力端子2に流れる電流を制限してヒューズ31a~31gを保護したり、電圧調整範囲の上限や下限を設定したりするためのものである。発生する電圧を調整する場合には、上記複数の接続点言い換えると、ヒューズ31a~31gのうち、必要とされる電圧に対応する一つの接続点言い換えると、一つのヒューズを特定し特定ステップ、いま特定した一つのヒューズを除くヒューズを、その両端に接続されたパッド3および4間に所定の電圧を印加することによって、切断する切断ステップ。このように、どのヒューズを切断せずに残すかによって、発生する電圧を調整することが可能であり、本例では、7種類の電圧から選択することができる。本実施形態では、出力端子2に接続される負荷回路が容量性負荷である場合など、出力端子2を流れる電流が無視できるほど小さい場合には、ヒューズの切断状態によらず直列接続された抵抗11、12、13a~13fを流れる電流Iは、電源端子1の電源電圧をVDD、抵抗11、12、13a~13fの抵抗値をそれぞれRb、Rt、R1~R6とすると、I=VDD/RbR1R2R3R4R5R6Rtで一定となる。本実施形態と図14に示した従来例とで抵抗値Rb、R1~R6、Rtがそれぞれ等しい場合には、本実施形態での電流Iは、図14の従来例での電流Iの最小値と常に等しいことになり、消費電流が低減される。また、負荷回路ごとに異なる電圧が必要になる場合において、負荷回路ごとに本実施形態における電圧調整回路110を設けたとしても、各電圧調整回路110におけるヒューズ31a~31gの切断状態に依存することなく、各電圧調整回路110における消費電流は一定である。よって、本実施形態における電圧調整回路110によれば、発生する電圧に依存することなく消費電力が一定しており、異なる電圧の供給を受ける負荷回路間で特性のばらつきが生じない。また、本実施形態では、複数のヒューズ31a~31gのそれぞれに対して独立したパッド3および4が設けられているので、複数のヒューズに異なる電圧を印加して同時に切断することが可能になる。なお、本実施形態では、抵抗体は、抵抗11、12、13a~13fで構成されたが、これに代えて、MOSトランジスタで構成されてもよい。抵抗体がMOSトランジスタで構成される電圧調整回路について、第1の実施形態の別の例変形例として、以下に説明する。図2は本発明による第1の実施形態の別の例変形例における電圧調整回路111の回路図である。本変形例における電圧調整回路111が図1に示される第1の実施形態と異なるのは、抵抗体を多結晶シリコン膜で形成する代わりにドレインとゲートとを接続したMOSトランジスタ21、22、23a~23fで構成している点であり、それ以外の構成は第1の実施形態と同一である。一般に、MOSトランジスタの占める面積は多結晶シリコン膜で形成した抵抗より小さくできるため、この変形例によれば、第1の実施形態に比べて電圧調整回路111の小型化が可能となる。第2の実施形態次に、本発明の第2の実施形態を説明する。図3は本発明による第2の実施形態における電圧調整回路120の回路図である。この電圧調整回路120は、第1の実施形態と比べ、複数のヒューズ31a~31gの一端のそれぞれに接続された複数のパッド3と、複数のヒューズ31a~31gの他端に対して共通に接続された1個のパッド4とを備える点だけが異なる。以下、この電圧調整回路120について、詳細に説明する。図3において、例えば多結晶シリコン膜で形成された抵抗11、12、13a~13fが直列に接続されている。抵抗13aは抵抗11を介して接地電位に、抵抗13fは抵抗12を介して電源端子電圧VDD1に接続されている。抵抗13a~13fの両端つまり、抵抗11、12、13a~13fの直列接続における接続点のそれぞれには、ヒューズ31a~31gの一端が接続されており、各ヒューズ31a~31gの他端はお互いに共通に接続されて出力端子2およびパッド4に接続されている。また、各ヒューズ31a~31gの一端抵抗13a~13fと接続されている端子側にそれぞれパッド3が接続されている。なお、抵抗11および抵抗12は、ヒューズ31a~31gを通して出力端子2に流れる電流を制限してヒューズを保護したり、電圧調整範囲の上限や下限を設定したりするためのものである。発生する電圧を調整する場合には、上記複数の接続点言い換えると、ヒューズ31a~31gのうち、必要とされる電圧に対応する一つの接続点言い換えると、一つのヒューズを特定し特定ステップ、いま特定した一つのヒューズを除くヒューズを、各ヒューズの一端抵抗13a~13fと接続されている端子側に接続されたパッド3と出力端子2に接続されたパッド4との間に所定の電圧を印加することによって、切断する切断ステップ。このように、どのヒューズを切断せずに残すかによって、発生する電圧を調整することが可能であり、本例では7種類の電圧から選択することができる。本実施形態では、図1に示される第1の実施形態と同様に、図14に示される従来技術に比べて消費電流が低減されるのに加えて、パッドの数が第1の実施形態に比べて削減されるために、その分、電圧調整回路120の縮小が可能となる。なお、本実施形態における電圧調整回路120によれば、発生する電圧に依存することなく消費電力が一定しており、異なる電圧の供給を受ける負荷回路間で特性のばらつきが生じない点は、第1の実施形態と同様である。図4は本発明による第2の実施形態の別の例変形例における電圧調整回路121の回路図である。本変形例における電圧調整回路121が図3に示される第2の実施形態と異なるのは、抵抗体を多結晶シリコン膜で形成する代わりにドレインとゲートとを接続したMOSトランジスタ21、22、23a~23fで構成している点であり、それ以外の構成は第2の実施形態と同一である。このように、図2に示される第1の実施形態の変形例と同様に、抵抗体をMOSトランジスタで構成することにより、第2の実施形態に比べて電圧調整回路121の小型化が可能となる。第3の実施形態次に、本発明の第3の実施形態を説明する。図5は本発明による第3の実施形態における電圧調整回路130の回路図である。この電圧調整回路130は、第1の実施形態と比べ、パッド3および4を備えない点だけが異なる。以下、この電圧調整回路130について、詳細に説明する。図5において、例えば多結晶シリコン膜で形成された抵抗11、12、13a~13fが直列に接続されている。抵抗13aは抵抗11を介して接地電位に、抵抗13fは抵抗12を介して電源端子電圧VDD1に接続されている。抵抗13a~13fの両端つまり、抵抗11、12、13a~13fの直列接続における接続点のそれぞれにはヒューズ31a~31gの一端が接続されており、各ヒューズ31a~31gの他端はお互いに共通に接続されて出力端子2に接続されている。なお、抵抗11および抵抗12は、ヒューズ31a~31gを通して出力端子2に流れる電流を制限してヒューズを保護したり、電圧調整範囲の上限や下限を設定したりするためのものである。発生する電圧を調整する場合には、上記複数の接続点言い換えると、ヒューズ31a~31gのうち、必要とされる電圧に対応する一つの接続点言い換えると、一つのヒューズを特定し特定ステップ、いま特定した一つのヒューズを除くヒューズを、レーザーを照射することよって、切断する切断ステップ。このように、どのヒューズを切断せずに残すかによって、発生する電圧を調整することが可能であり、本例では7種類の電圧から選択することができる。本実施形態では、図1に示される第1の実施形態と同様に、図14に示される従来技術に比べて消費電流が低減されるのに加えて、パッドが不要になるために、その分、電圧調整回路130の縮小が可能となる。なお、本実施形態における電圧調整回路130によれば、発生する電圧に依存することなく消費電力が一定しており、異なる電圧の供給を受ける負荷回路間で特性のばらつきが生じない点は、第1の実施形態と同様である。図6は本発明による第3の実施形態の別の例変形例における電圧調整回路131の回路図である。本変形例における電圧調整回路131が図5に示される第3の実施形態と異なるのは、抵抗体を多結晶シリコン膜で形成する代わりにドレインとゲートとを接続したMOSトランジスタ21、22、23a~23fで構成している点であり、それ以外の構成は第3の実施形態と同一である。図2に示される第1の実施形態の変形例および図4に示される第2の実施形態の変形例と同様に、抵抗体をMOSトランジスタで構成することにより、第3の実施形態に比べて電圧調整回路131の小型化が可能となる。第4の実施形態次に、本発明の第4の実施形態を説明する。図7は本発明による第4の実施形態における電圧調整回路140の回路図である。本実施形態における電圧調整回路140の構成は、基本的には、図5に示される実施形態3と同一であるが、実施形態3と異なるのは抵抗13a~13fの抵抗値を全て同一にしている点である。つまり、電圧調整回路140が備える複数の抵抗体のうち、両端にヒューズの一端が接続された抵抗体の抵抗値は等しい。抵抗13a~13fを多結晶シリコン膜で形成する場合には、抵抗13a~13fの配線長および配線幅を同一のパターンにすることで、それらの抵抗値を全て同一にすることを実現できる。出力端子2に接続される負荷回路が容量性負荷である場合など、出力端子2を流れる電流が無視できるほど小さい場合には、ヒューズの切断状態によらず直列接続された抵抗11、12、13a~13fを流れる電流Iは、電源端子1の電源電圧をVDD、抵抗11、12、13a~13fの抵抗値をそれぞれRb、Rt、Rとすると、I=VDD/Rb6×RRtで表される。よって、各抵抗13a~13fの両端に発生する電圧はいずれも、I×Rとなる。このことから、電圧調整のステップ電圧幅を等間隔にすることができ、電圧設定が容易となる。なお、本実施形態における電圧調整回路140によれば、低消費電力であり、かつ、発生する電圧に依存することなく消費電力が一定しており、異なる電圧の供給を受ける負荷回路間で特性のばらつきが生じない点は、第1の実施形態と同様である。図8は本発明による第4の実施形態の別の例変形例における電圧調整回路141の回路図である。本変形例における電圧調整回路141が図7に示される第4の実施形態と異なるのは、抵抗体を多結晶シリコン膜で形成する代わりにドレインとゲートとを接続したMOSトランジスタ21、22、23a~23fで構成している点であり、それ以外の構成は第4の実施形態と同一である。本変形例でも、第4の実施形態と同様に、MOSトランジスタ23a~23fの抵抗値を全て同一にしている。これは、MOSトランジスタ23a~23fのチャネル長およびチャネル幅を同一に設計することで実現できる。その結果、この変形例によれば、第4の実施形態と同様に、電圧調整のステップ電圧幅を等間隔にすることが可能であり、かつ、第4の実施形態に比べて電圧調整回路141の小型化が可能となる。また、本実施形態およびその変形例では、第3の実施形態およびその変形例と同様にレーザーでヒューズ31a~31gを切断する例を示したが、第1および第2の実施形態およびそれらの変形例と同様に、ヒューズ31a~31gの両端にパッドを設けて電圧を印加してヒューズを切断する構成も可能である。第5の実施形態次に、本発明の第5の実施形態を説明する。図9は本発明による第5の実施形態における電圧調整回路150の回路図である。この電圧調整回路150は、半導体基板上に形成され、発生する電圧を調整するための回路であって、その主要部として、直列に接続された複数の抵抗体ここでは、MOSトランジスタ21、22、23a~23fと、複数の抵抗体の直列接続における接続点のそれぞれに一端が接続され、他端がお互いに共通に接続された第1組の複数のヒューズ31a~31gと、共通に接続された第1組の複数のヒューズ31a~31gの他端に接続された第1の出力端子出力端子2Aと、複数の抵抗体の直列接続における接続点に一端が接続され、他端がお互いに共通に接続された少なくとも第2組の複数のヒューズ41a~41gと、共通に接続された第2組の複数のヒューズ41a~41gの他端に接続された第2の出力端子出力端子2Bとを備える。以下、この電圧調整回路150について、詳細に説明する。図9において、ドレインとゲートとを接続したMOSトランジスタ21、22、23a~23fが直列に接続されている。MOSトランジスタ23aはMOSトランジスタ21を介して接地電位に、MOSトランジスタ23fはMOSトランジスタ22を介して電源端子電圧VDD1に接続されている。MOSトランジスタ23a~23fの両端には2組のヒューズ31a~31gおよび41a~41gの一端が接続されており、第1組のヒューズ31a~31gの他端はお互いに共通に接続されて出力端子2Aに、第2組のヒューズ41a~41gの他端はお互いに共通に接続されて出力端子2Bに接続されている。なお、MOSトランジスタ21および22は、ヒューズを通して出力端子に流れる電流を制限してヒューズを保護したり、電圧調整範囲の上限や下限を設定したりするためのものである。出力端子2Aに発生する電圧を調整する場合には、上記第1組の複数の接続点言い換えると、第1組のヒューズ31a~31gのうち、必要とされる電圧に対応する一つの接続点言い換えると、一つのヒューズを特定し特定ステップ、いま特定した一つのヒューズを除くヒューズを、レーザーを照射することよって、切断する切断ステップ。どのヒューズを切断せずに残すかによって出力端子2Aに発生する電圧VB1を調整することが可能であり、本例では7種類の電圧から選択することができる。同様に、出力端子2Bに発生する電圧を調整する場合には、上記第2組の複数の接続点言い換えると、第2組のヒューズ41a~41gのうち、必要とされる電圧に対応する一つの接続点言い換えると、一つのヒューズを特定し特定ステップ、いま特定した一つのヒューズを除くヒューズを、レーザーを照射することよって、切断する切断ステップ。どのヒューズを切断せずに残すかによって出力端子2Bに発生する電圧VB2を調整することが可能であり、本例では7種類の電圧から選択することができる。本実施形態では、出力端子2Aおよび2Bに接続される負荷回路が容量性負荷である場合など、出力端子2Aおよび2Bを流れる電流が無視できるほど小さい場合には、ヒューズの切断状態によらず直列接続された抵抗を流れる電流Iは、電源端子1の電源電圧をVDD、MOSトランジスタ21、22、23a~23fの抵抗値をそれぞれRb、Rt、R1~R6とすると、I=VDD/RbR1R2R3R4R5R6Rtで決定されるため、出力端子2Aおよび2Bに出力される出力電圧VB1およびVB2を独立に設定することが可能となる。図15に示される従来技術では、MOSトランジスタ23a~23fと並列にヒューズ31a~31fが接続されているため、1個の電圧調整回路201で発生する電圧は1種類のみに限定され、2つの電圧を発生させるには2つの電圧調整回路が必要となる。一方、本実施形態では、第1組のヒューズ31a~31gおよび第2組の41a~41gの切断状態に依存することなく各接続点における電圧が固定化されているので、1個の電圧調整回路150で2つの電圧を発生させることができ、回路全体の小型化が可能となる。なお、本実施形態における電圧調整回路150によれば、低消費電力であり、かつ、発生する電圧に依存することなく消費電力が一定しており、異なる電圧の供給を受ける負荷回路間で特性のばらつきが生じない点は、第1の実施形態と同様である。また、図8に示される第4の実施形態の変形例と同様に、MOSトランジスタ23a~23fの抵抗値R1~R6が等しくなるようにMOSトランジスタを設計すれば、電圧調整のステップ電圧幅を等間隔にすることができ、電圧設定が容易となる。また、本実施形態では、抵抗体として、MOSトランジスタ23a~23fで構成し、ヒューズをレーザーで切断する例を示したが、抵抗体としては、例えば多結晶シリコン膜で形成したり、ヒューズの両端にパッドを設けて電圧を印加して切断したりする構成も可能である。さらに本実施形態では第1組のヒューズ31a~31gおよび第2組の41a~41gが同数の例を示したが、第1組と第2組とでヒューズの数が異なる構成とすることも可能である。また本実施形態では、2組のヒューズ31a~31gおよび41a~41gを配置した例を示したが、可能であれば3組以上のヒューズを配置することも可能である。これにより、1個の電圧調整回路で任意の個数の異なる電圧を供給することができ、回路全体のさらなる小型化が可能になる。第6の実施形態次に、本発明の第6の実施形態を説明する。以下に前述の実施形態を固体撮像装置に応用した例を、第6の実施形態として、説明する。図10はインターライン転送方式のCCD固体撮像装置CCDチップ51の構成の一例を示す。このCCD固体撮像装置51は、半導体基板上に形成され、2次元に配置されたフォトダイオード52、フォトダイオード52の信号電荷を読み出す読み出し領域53、および、読み出した信号電荷を垂直方向に転送する垂直転送部の一例である垂直CCD54を備えた画素領域55と、垂直CCD54から転送された信号電荷を水平方向に転送する水平転送部の一例である水平CCD56と、水平CCD56の最終端に設けられた出力ゲート57と、水平CCD56から出力ゲート57を介して転送される電荷を受け取る浮遊拡散層58と、所定の電圧が印加されたリセットドレイン60と、浮遊拡散層58に転送された電荷をリセットドレイン60に排出するリセットゲート59と、浮遊拡散層58に転送された電荷に基づく電圧Voutを出力する、例えば2段ソースフォロワ回路で構成された出力アンプ61とを備える1チップの半導体装置である。なお、出力アンプ61は、水平CCD56で転送されてきた信号電荷に基づく電圧を出力するアンプである。また、このCCD固体撮像装置51は、さらに、上記第1~第5の実施形態における電圧調整回路のいずれかから構成されるバイアス回路62~65、および、外部接続パッド66~78を備える。なお、図示されていないが、画素領域55の一部と水平CCD56の転送チャネルを覆いグランドレベルに接続された遮光膜が設けられている。垂直CCD54は外部接続パッド75~78に印加される4相のパルスで駆動され、水平CCD56は外部接続パッド73および74に印加される2相のパルスで駆動される。出力ゲート57および出力アンプ61のロードトランジスタのゲートにはバイアス回路62および63からそれぞれ所定のDC電圧バイアス電圧が印加される。リセットゲート59には、バイアス回路64から供給される一定の電圧VRGバイアス電圧に、外部接続パッド66を介して供給されるパルスφRが重畳された電圧が印加される。また、基板端子図示なしには、バイアス回路65から供給される一定電圧Vsubバイアス電圧に、必要に応じて外部接続パッド72を介して供給されるパルスφsubが重畳された電圧が印加される。図11は図1に示した第1の実施形態における電圧調整回路110を、図10の固体撮像装置51のリセットゲート59用のバイアス回路64に応用した例を示す回路図である。リセットパルスφRをバイアス電圧VRGに重畳するためにクランプダイオード6が追加されている以外は図1と同じ構成である。ただし、本例では抵抗13a~13fの抵抗値を全て等しくしている。なお、この図11で、点線で表わされた、ヒューズ31d以外のヒューズ31a~31cおよび31e~31fは切断されている。このバイアス回路64におけるバイアス電圧VRGは、抵抗11、12、13a~13fの抵抗値をそれぞれRb、Rt、RとするとVRG=VDD×Rb3×R/Rb6×RRtとなる。図12は図8に示した第4の実施形態の変形例における電圧調整回路141を、図10の固体撮像装置51の基板端子用のバイアス回路65に応用した例を示す回路図である。基板パルスφsubをバイアス電圧Vsubに重畳するためにクランプダイオード6が追加されている以外は図8と同じ構成である。ヒューズ31e以外のヒューズ31a~31dおよび31f~31gが切断されている。このバイアス回路65におけるバイアス電圧Vsubは、Vsub=VDD×Rb4×R/Rb6×RRtとなる。図13は図9に示した第5の実施形態における電圧調整回路150を、図10の固体撮像装置51の出力ゲート57用のバイアス回路62と出力アンプ61のロードトランジスタのゲート用のバイアス回路63に応用した例である。ただし、本例ではMOSトランジスタ23a~23fの抵抗値を全て等しくしている。出力ゲート57および出力アンプ61のロードトランジスタのゲートは容量性負荷であり、これらに流れる電流は無視できるため、MOSトランジスタ21、22、23a~23fを流れる電流Iはヒューズの切断の状態によらず、I=VDD/Rb6×RRtで表される。出力ゲート57側のヒューズ31a~31gについては、ヒューズ31f以外のヒューズ31a~31eおよび31gが切断されている。よって、出力端子2Aに出力されるバイアス電圧VOGは、VOG=VDD×Rb5×R/Rb6×RRtとなる。また、出力アンプ61のロードトランジスタ側のヒューズ41a~41gについては、ヒューズ41c以外のヒューズ41a~41bおよび41d~41gが切断されている。よって、出力端子2Bに出力されるバイアス電圧VLGは、VLG=VDD×Rb2×R/Rb6×RRtとなる。小型携帯機器や内視鏡などに用いられる固体撮像装置では、小型化や低消費電量化が望まれる。そのような用途の固体撮像装置に、図11~図13に示した本実施形態における電圧調整回路を適用することにより、従来技術の電圧調整回路200および201を使用した場合に比べて、固体撮像装置の小型化および低消費電力が実現できる。また電圧調整回路の抵抗体を流れる電流は、どのヒューズを切断するかの条件切断状態によらず一定であり、これにより、例えば、固体撮像装置において暗時出力などの特性ばらつきが発生しない効果も得られる。また、1個の電圧調整回路で2つ以上の電圧を発生させることができ、固体撮像装置の小型化が可能となる。また、電圧調整回路を構成する、直列に接続した多結晶シリコン膜の抵抗やMOSトランジスタの抵抗値を等しくすることによって、電圧調整のステップ電圧幅を等間隔にすることができ、バイアス回路における電圧設定が容易となる効果も得られる。なお、本実施形態におけるCCD固体撮像装置51は、第1の実施形態における電圧調整回路110、第4の実施形態の変形例における電圧調整回路141、および、第5の実施形態における電圧調整回路150が適用されたバイアス回路を備えたが、他の実施形態および変形例における電圧調整回路が適用されたバイアス回路を備えてもよい。また、本実施形態では、本発明に係る電圧調整回路が、リセットゲート59用のバイアス回路64、基板端子用のバイアス回路65、出力ゲート57用のバイアス回路62、および、出力アンプ61のロードトランジスタのゲート用のバイアス回路63に適用された例が示されたが、必ずしも、本発明に係る電圧調整回路がこれら全てのバイアス回路62~65に適用される必要はなく、少なくとも一つのバイアス回路に適用されればよい。以上、本発明に係る電圧調整回路、電圧調整方法および固体撮像装置について、第1~第6の実施の形態および変形例に基づいて説明したが、本発明は、このような実施の形態および変形例に限定されない。本発明の主旨を逸脱しない範囲で、各実施の形態に対して当業者が思いつく各種変形を施して得られる形態や、各実施の形態の構成要素を任意に組み合わせて得られる形態も、本発明に含まれる。たとえば、以上に説明した実施形態および変形例では多結晶シリコン膜の抵抗あるいはMOSトランジスタを6個とヒューズを7個配置した例を示したが、本発明の適用範囲はこの個数に限定されるものではない。また、接地電位側に抵抗11あるいはMOSトランジスタ21、電源端子側に抵抗12あるいはMOSトランジスタ22を配置した例を示したが、これらは本発明の構成に必須のものではなく、そのどちらかあるいは両方を削除した構成としても良い。また、上記実施形態では、電圧調整回路を構成する複数の抵抗体は、いずれも、抵抗またはMOSトランジスタであったが、抵抗とMOSトランジスタが混在していてもよい。つまり、1個の電圧調整回路を構成する複数の抵抗体の一部が抵抗で構成され、残りがMOSトランジスタで構成されてもよい。また、複数の電圧調整回路のうち、一部の電圧調整回路の抵抗体が抵抗で構成され、他の電圧調整回路の抵抗体がMOSトランジスタで構成されてもよい。また、電圧調整回路を構成する複数のヒューズは、いずれも、両端にパッドが接続されるか、あるいは、レーザーが照射される構成を備えていたが、これらの構造が混在していてもよい。つまり、1個の電圧調整回路を構成する複数のヒューズの一部を電圧印加によって切断し、残りをレーザーで切断してもよい。また、複数の電圧調整回路のうち、一部の電圧調整回路のヒューズを電圧印加によって切断し、他の電圧調整回路のヒューズをレーザーで切断してもよい。