"システムであって、フラッシュメモリ内の特定の位置に格納されたデータに対する要求の受信に応答して、当該特定の位置における1若しくはそれ以上の初期読み出しを要求する手段と、前記初期読み出しの完了に応答して、当該初期読み出しの結果に基づく硬判定ベースの低密度パリティ検査LDPC復号化により訂正不可能な誤りを検出する手段と、前記検出手段に応答して、前記特定の位置における1若しくはそれ以上の追加読み出しを要求する手段と、前記追加読み出しの完了に応答して、当該追加読み出しの各結果に基づく消失判定LDPC復号化を実行する手段とを有するシステム。請求項1記載のシステムにおいて、前記フラッシュメモリは、シングルレベルセルSLC技術のフラッシュメモリを含み、前記初期読み出しは1回であり、前記追加読み出しは2回であり、前記各追加読み出しは、各々の読み出し電圧におけるものであるシステム。請求項2記載のシステムにおいて、さらに、各前記追加読み出しについて各々の電圧指定子を提供する手段を有するものであるシステム。請求項3記載のシステムにおいて、前記電圧指定子のうち少なくとも1つは、明示的な電圧レベル、複数の所定電圧レベルの1つの識別子、および複数の読み出し要求タイプの1つの一意の識別結果のうちの1つであるシステム。請求項1記載のシステムにおいて、前記フラッシュメモリは、マルチレベルセルMLC技術のフラッシュメモリを含むものであるシステム。請求項1記載のシステムにおいて、前記受信は、複数のインターフェース規格のうち1若しくはそれ以上に適合し、当該インターフェース規格は、シリアルアドバンスドテクノロジーアタッチメントSATAインターフェース規格と、シリアルアタッチドスモールコンピュータシステムインターフェースSASインターフェース規格と、周辺機器相互接続エクスプレスPCIeインターフェース規格と、ファイバーチャネルインターフェース規格と、イーサネット登録商標インターフェース規格とを含むものであるシステム。請求項1記載のシステムにおいて、前記初期読み出しを要求する手段および前記追加読み出しを要求する手段はコントローラを介し、当該コントローラおよび前記フラッシュメモリは、複数の不揮発性記憶構成要素タイプの1つとして実装される記憶サブシステムに含まれ、前記不揮発性記憶構成要素タイプは、ユニバーサルシリアルバスUSB記憶構成要素タイプと、コンパクトフラッシュ登録商標CF記憶構成要素タイプと、マルチメディアカードMMC記憶構成要素タイプと、セキュアデジタルSD記憶構成要素タイプと、メモリースティック記憶構成要素タイプと、xDピクチャーカード記憶構成要素タイプとを含むものであるシステム。方法であって、フラッシュメモリ内の特定の位置に格納されたデータに対する要求の受信に応答して、前記特定の位置における1若しくはそれ以上の初期読み出しを要求する工程と、前記初期読み出しの完了に応答して、当該初期読み出しの結果に基づく硬判定ベースの低密度パリティ検査LDPC復号化により訂正不可能な誤りを検出する工程と、前記検出に応答して、前記特定の位置における1若しくはそれ以上の追加読み出しを要求する工程と、前記追加読み出しの完了に応答して、当該追加読み出しの各結果に基づく消失判定LDPC復号化を実行する工程とを有する方法。請求項8記載の方法において、前記フラッシュメモリは、シングルレベルセルSLC技術のフラッシュメモリを含み、前記初期読み出しは1回であり、前記追加読み出しは2回であり、前記各追加読み出しは、各々の読み出し電圧におけるものである方法。請求項9記載の方法において、さらに、各前記追加読み出しについて各々の電圧指定子を提供する工程を有するものである方法。請求項10記載の方法において、前記電圧指定子のうち少なくとも1つは、明示的な電圧レベル、複数の所定電圧レベルの1つの識別子、および複数の読み出し要求タイプの1つの一意の識別結果のうちの1つである方法。請求項8記載の方法において、前記フラッシュメモリは、マルチレベルセルMLC技術のフラッシュメモリを含むものである方法。請求項8記載の方法において、前記受信は、複数のインターフェース規格のうち1若しくはそれ以上に適合し、当該インターフェース規格は、シリアルアドバンスドテクノロジーアタッチメントSATAインターフェース規格と、シリアルアタッチドスモールコンピュータシステムインターフェースSASインターフェース規格と、周辺機器相互接続エクスプレスPCIeインターフェース規格と、ファイバーチャネルインターフェース規格と、イーサネット登録商標インターフェース規格とを含むものである方法。請求項8記載の方法において、前記初期読み出しを要求する工程および前記追加読み出しを要求する工程はコントローラを介し、当該コントローラおよび前記フラッシュメモリは、複数の不揮発性記憶構成要素タイプの1つとして実装される記憶サブシステムに含まれ、前記不揮発性記憶構成要素タイプは、ユニバーサルシリアルバスUSB記憶構成要素タイプと、コンパクトフラッシュ登録商標CF記憶構成要素タイプと、マルチメディアカードMMC記憶構成要素タイプと、セキュアデジタルSD記憶構成要素タイプと、メモリースティック記憶構成要素タイプと、xDピクチャーカード記憶構成要素タイプとを含むものである方法。システムであって、インターフェースと、コントローラであって、フラッシュメモリ内の特定の位置に格納されたデータに対する要求を前記インターフェース経由で受信し、当該要求に応答して前記特定の位置における1若しくはそれ以上の初期読み出しを要求する工程と、前記初期読み出しの完了に応答して、当該初期読み出しの結果に基づく硬判定ベースの低密度パリティ検査LDPC復号化により訂正不可能な誤りを検出する工程と、前記検出に応答して、前記特定の位置における1若しくはそれ以上の追加読み出しを要求する工程と、前記追加読み出しの完了に応答して、当該追加読み出しの各結果に基づく消失判定LDPC復号化を実行する工程とを実行可能なものである、前記コントローラとを有するシステム。請求項15記載のシステムにおいて、前記フラッシュメモリは、シングルレベルセルSLC技術のフラッシュメモリを含み、前記初期読み出しは1回であり、前記追加読み出しは2回であり、前記各追加読み出しは、各々の読み出し電圧におけるものであるシステム。請求項16記載のシステムにおいて、前記コントローラは、さらに、各前記追加読み出しについて各々の電圧指定子を提供する工程を実行可能なものであるシステム。請求項17記載のシステムにおいて、前記電圧指定子のうち少なくとも1つは、明示的な電圧レベル、複数の所定電圧レベルの1つの識別子、および複数の読み出し要求タイプの1つの一意の識別結果のうちの1つであるシステム。請求項15記載のシステムにおいて、前記フラッシュメモリは、マルチレベルセルMLC技術のフラッシュメモリを含むものであるシステム。請求項15記載のシステムにおいて、前記コントローラおよび前記フラッシュメモリは、複数の不揮発性記憶構成要素タイプの1つとして実装される記憶サブシステムに含まれ、前記不揮発性記憶構成要素タイプは、ユニバーサルシリアルバスUSB記憶構成要素タイプと、コンパクトフラッシュ登録商標CF記憶構成要素タイプと、マルチメディアカードMMC記憶構成要素タイプと、セキュアデジタルSD記憶構成要素タイプと、メモリースティック記憶構成要素タイプと、xDピクチャーカード記憶構成要素タイプとを含むものであるシステム。概要本発明は、多数の方法で実施でき、工程、製造品、機器、システム、組成物、その他コンピュータ可読記憶媒体などのコンピュータ可読媒体例えば、ディスクなどの光および/または磁気による大容量記憶装置における媒体、あるいはフラッシュ記憶装置などの不揮発性記憶装置を有する集積回路、あるいは光通信リンクまたは電子通信リンク経由でプログラム命令が送信されるコンピュータネットワークなどとして実施可能である。本明細書では、これらの実施態様、または本発明が取りうる他のいかなる形態も、技術と呼ぶことができる。以降の詳細な説明では、上記で特定した分野において性能、効率、および実用性の改善を可能にする本発明の1若しくはそれ以上の実施形態について解説している。この詳細な説明の項には、この項の他の部分に関する理解を促すため、序論を含めている。この序論には、本明細書で説明する概念に基づいた1若しくはそれ以上のシステム、方法、製造品、およびコンピュータ可読媒体の実施形態例が含まれる。以下、結論の項で詳述するように、本発明は、請求項の範囲内で考えられるすべての変更修正形態および変形形態を包含する。以下では、本発明の1若しくはそれ以上の実施形態について、本発明の詳細を一部選んで例示した添付の図面とともに詳細に説明している。本発明については、実施形態に関連付けて説明する。それらの実施形態は本明細書において単に例示的なものと理解され、本発明は、本明細書の実施形態のいずれか若しくはすべてに明示的に限定されず、多くの代替形態、変更修正形態、および均等物等価物を包含するものである。説明が単調になるのを避けるため、種々の表現ラベルwordlabel第1の、最後の、特定のcertain、種々の、さらに別の、他の、特定のparticular、選択された、一部の、および特筆すべきを含み、かつこれらに限定されないを別個の実施形態セットに適用する場合がある。本明細書において、このようなラベルは、明示的に、特質、または嗜好若しくは偏見の何らかの形態を伝えることを目的としたものではなく、単に別個のセットを便宜的に区別するためのものである。開示した工程の操作動作のいくつかは、本発明の範囲内で順序を変えることができる。工程、方法、および/またはプログラム命令の特徴の変形形態を複数の実施形態で説明している場合は、所定の、または動的に決定される基準に基づいて、それぞれ複数の実施形態に対応した複数の操作動作モードから静的および/または動的に選択される1つを実施する他の実施形態も考えられる。以下の説明では、本発明が完全に理解されるよう具体的な詳細事項を多数記載する。これらの詳細事項は例示目的で提供するものであり、本発明は、これら具体的な詳細事項の一部または全部がなくとも、添付の請求項に従って実施可能である。明瞭性のため、本発明を不要に曖昧にしないよう、本発明に関する技術分野で公知の技術的事項は詳述していない。序論本序論は、以降の詳細な説明をより短時間で理解できるよう含めたものである。いかなる序論も必然的に当該主題全体を概説するものであり、完全または限定的な説明を意図したものではないため、本発明は本序論に示す概念明示的な例がある場合はそれを含むに限定されるものではない。例えば、以下では、本明細書の紙面および構成の制限上、特定の実施形態だけに関する概要を提供している。本明細書の残りの部分では、最終的に請求項と整合するものも含め、他の実施形態を多数説明している。頭字語および略称本明細書の他の部分では、特定の要素を指す種々の略称または頭字語が使用されている。これら頭字語略称の少なくとも一部を以下に説明する。一部のタイプのNAND型フラッシュメモリでは、フローティングゲートトランジスタのアレイを使って情報を格納する。各ビットセル例えば、フローティングゲートトランジスタは、単一ビット情報SLCとして知られるまたは複数ビット情報MLCとして知られるを格納することができる。CMOS技術をスケールダウンすると、フローティングゲートに格納される電子の個数が減少する。記憶容量および/または記憶密度を増加させると、セルごとに格納されるビット数が増加する。そのため、技術のスケールダウンに伴い、セルに格納される値は比較的低い電圧範囲で表されるようになる。セルに格納された電子数の検出および/または経時変化の不確実性は、データ読み出し誤りを増大させる。一部の実施態様および/または使用シナリオでは、ECCにより、通常であれば破損データとされるデータを正しく読み出すことができる。一部のSSDタイプでは、フラッシュメモリを使って不揮発性記憶装置を提供する例えば、電力なしで情報が保持される。一部のSSDは、HDD、CDドライブ、およびDVD駆動など磁気および/または光による不揮発性記憶装置に使用されるフォームファクタ、電気的インターフェース、および/またはプロトコルと互換性がある。一部のSSDでは、誤り訂正にRSおよび/またはBCH符号が使用される。ソリッドステートディスクSolid-StateDisk:SSDコントローラは、低密度パリティ検査LowDensityParityCheck:LDPC復号化を使って、フラッシュメモリアクセスにおける待ち時間レイテンシおよび/または誤り訂正能力の改善を可能にする。一部の実施形態では、シングルレベルセルSLC技術のフラッシュメモリが所定値未満の生ビット誤り率BERを有する場合、SSDコントローラは、1ビット読み出し単一読み出し硬判定LDPCデコーダを使って前記フラッシュメモリにアクセスする。前記硬判定LDPCデコーダが訂正不可能な誤りを検出した場合、前記SSDコントローラは、1.5ビット読み出し2回読み出し消失判定LDPCデコーダを使って前記フラッシュメモリにアクセスする。一部の実施形態では、フラッシュメモリが他の2つの所定値間の生BERを有する場合、SSDコントローラは、前記硬判定LDPCデコーダの使用を省き、前記消失判定LDPCデコーダだけを使って前記フラッシュメモリにアクセスする。SSDコントローラの変形形態は、同様な技術を使ってマルチレベルセルMLC技術のフラッシュメモリにアクセスする。一部のSSDコントローラは、動的なデコーダ選択基準に基づいて、硬判定および消失ベースのデコーダ間で動的に切り替えを行う。この基準としては、プログラムサイクルまたは消去サイクルの数、読み出しディスターブイベント数、以前の訂正可能な誤りの数、および/または以前の訂正不可能な誤りの数などがある。例示的な実施形態詳細な説明の序論の結びとして、以下では、少なくともECExampleCombination。組み合わせ例として明示的に列挙されたいくつかを含む実施形態例集を示し、本明細書で説明する概念に係る種々の実施形態タイプについてさらに説明する。これらの例は、相互に排他的、網羅的、または限定的であることを意図したものではなく、本発明は、これらの実施形態例に限定されず、特許請求の範囲内で考えられる変更修正形態および変形形態をすべて包含するものである。EC1システムであって、フラッシュメモリ内の特定の位置に格納されたデータに対する要求の受信に応答して、当該特定の位置における1若しくはそれ以上の初期読み出しを要求する手段と、前記初期読み出しの完了に応答して、当該初期読み出しの結果に基づく硬判定ベースの低密度パリティ検査LDPC復号化により訂正不可能な誤りを検出する手段と、前記検出手段に応答して、前記特定の位置における1若しくはそれ以上の追加読み出しを要求する手段と、前記追加読み出しの完了に応答して、当該追加読み出しの各結果に基づく消失判定LDPC復号化を実行する手段とを有するシステム。EC2EC154記載のシステムにおいて、前記フラッシュメモリは、シングルレベルセルSLC技術のフラッシュメモリを含み、前記初期読み出しは1回であり、前記追加読み出しは2回であり、前記各追加読み出しは、各々の読み出し電圧におけるものであるシステム。EC3EC154記載のシステムにおいて、さらに、各前記追加読み出しについて各々の電圧指定子を提供する手段を有するものであるシステム。EC4EC154記載のシステムにおいて、前記電圧指定子のうち少なくとも1つは、明示的な電圧レベル、複数の所定電圧レベルの1つの識別子、および複数の読み出し要求タイプの1つの一意の識別結果のうちの1つであるシステム。EC5EC154記載のシステムにおいて、前記フラッシュメモリは、マルチレベルセルMLC技術のフラッシュメモリを含むものであるシステム。EC6EC154記載のシステムにおいて、前記受信は、複数のインターフェース規格のうち1若しくはそれ以上に適合し、当該インターフェース規格は、シリアルアドバンスドテクノロジーアタッチメントSATAインターフェース規格と、シリアルアタッチドスモールコンピュータシステムインターフェースSASインターフェース規格と、周辺機器相互接続エクスプレスPCIeインターフェース規格と、ファイバーチャネルインターフェース規格と、イーサネット登録商標インターフェース規格とを含むものであるシステム。EC7EC154記載のシステムにおいて、前記初期読み出しを要求する手段および前記追加読み出しを要求する手段はコントローラを介し、当該コントローラおよび前記フラッシュメモリは、複数の不揮発性記憶構成要素タイプの1つとして実装される記憶サブシステムに含まれ、前記不揮発性記憶構成要素タイプは、ユニバーサルシリアルバスUSB記憶構成要素タイプと、コンパクトフラッシュ登録商標CF記憶構成要素タイプと、マルチメディアカードMMC記憶構成要素タイプと、セキュアデジタルSD記憶構成要素タイプと、メモリースティック記憶構成要素タイプと、xDピクチャーカード記憶構成要素タイプとを含むものであるシステム。EC8方法であって、フラッシュメモリ内の特定の位置に格納されたデータに対する要求の受信に応答して、前記特定の位置における1若しくはそれ以上の初期読み出しを要求する工程と、前記初期読み出しの完了に応答して、当該初期読み出しの結果に基づく硬判定ベースの低密度パリティ検査LDPC復号化により訂正不可能な誤りを検出する工程と、前記検出に応答して、前記特定の位置における1若しくはそれ以上の追加読み出しを要求する工程と、前記追加読み出しの完了に応答して、当該追加読み出しの各結果に基づく消失判定LDPC復号化を実行する工程とを有する方法。EC9EC154記載の方法において、前記フラッシュメモリは、シングルレベルセルSLC技術のフラッシュメモリを含み、前記初期読み出しは1回であり、前記追加読み出しは2回であり、前記各追加読み出しは、各々の読み出し電圧におけるものである方法。EC10EC154記載の方法において、さらに、各前記追加読み出しについて各々の電圧指定子を提供する工程を有するものである方法。EC11EC154記載の方法において、前記電圧指定子のうち少なくとも1つは、明示的な電圧レベル、複数の所定電圧レベルの1つの識別子、および複数の読み出し要求タイプの1つの一意の識別結果のうちの1つである方法。EC12EC154記載の方法において、前記フラッシュメモリは、マルチレベルセルMLC技術のフラッシュメモリを含むものである方法。EC13EC154記載の方法において、前記受信は、複数のインターフェース規格のうち1若しくはそれ以上に適合し、当該インターフェース規格は、シリアルアドバンスドテクノロジーアタッチメントSATAインターフェース規格と、シリアルアタッチドスモールコンピュータシステムインターフェースSASインターフェース規格と、周辺機器相互接続エクスプレスPCIeインターフェース規格と、ファイバーチャネルインターフェース規格と、イーサネット登録商標インターフェース規格とを含むものである方法。EC14EC154記載の方法において、前記初期読み出しを要求する工程および前記追加読み出しを要求する工程はコントローラを介し、当該コントローラおよび前記フラッシュメモリは、複数の不揮発性記憶構成要素タイプの1つとして実装される記憶サブシステムに含まれ、前記不揮発性記憶構成要素タイプは、ユニバーサルシリアルバスUSB記憶構成要素タイプと、コンパクトフラッシュ登録商標CF記憶構成要素タイプと、マルチメディアカードMMC記憶構成要素タイプと、セキュアデジタルSD記憶構成要素タイプと、メモリースティック記憶構成要素タイプと、xDピクチャーカード記憶構成要素タイプとを含むものである方法。EC15システムであって、インターフェースと、コントローラであって、フラッシュメモリ内の特定の位置に格納されたデータに対する要求を前記インターフェース経由で受信し、当該要求に応答して前記特定の位置における1若しくはそれ以上の初期読み出しを要求する工程と、前記初期読み出しの完了に応答して、当該初期読み出しの結果に基づく硬判定ベースの低密度パリティ検査LDPC復号化により訂正不可能な誤りを検出する工程と、前記検出に応答して、前記特定の位置における1若しくはそれ以上の追加読み出しを要求する工程と、前記追加読み出しの完了に応答して、当該追加読み出しの各結果に基づく消失判定LDPC復号化を実行する工程とを実行可能なものである、前記コントローラとを有するシステム。EC16EC154記載のシステムにおいて、前記フラッシュメモリは、シングルレベルセルSLC技術のフラッシュメモリを含み、前記初期読み出しは1回であり、前記追加読み出しは2回であり、前記各追加読み出しは、各々の読み出し電圧におけるものであるシステム。EC17EC154記載のシステムにおいて、前記コントローラは、さらに、各前記追加読み出しについて各々の電圧指定子を提供する工程を実行可能なものであるシステム。EC18EC154記載のシステムにおいて、前記電圧指定子のうち少なくとも1つは、明示的な電圧レベル、複数の所定電圧レベルの1つの識別子、および複数の読み出し要求タイプの1つの一意の識別結果のうちの1つであるシステム。EC19EC154記載のシステムにおいて、前記フラッシュメモリは、マルチレベルセルMLC技術のフラッシュメモリを含むものであるシステム。EC20EC154記載のシステムにおいて、前記コントローラおよび前記フラッシュメモリは、複数の不揮発性記憶構成要素タイプの1つとして実装される記憶サブシステムに含まれ、前記不揮発性記憶構成要素タイプは、ユニバーサルシリアルバスUSB記憶構成要素タイプと、コンパクトフラッシュ登録商標CF記憶構成要素タイプと、マルチメディアカードMMC記憶構成要素タイプと、セキュアデジタルSD記憶構成要素タイプと、メモリースティック記憶構成要素タイプと、xDピクチャーカード記憶構成要素タイプとを含むものであるシステム。EC21命令セットが内部に格納された有形のコンピュータ可読媒体であって、前記命令セットが処理要素により実行されると、前記処理要素により、フラッシュメモリ内の特定の位置に格納されたデータに対する要求の受信に応答して、前記特定の位置における1若しくはそれ以上の初期読み出しを要求する工程と、前記初期読み出しの完了に応答して、当該初期読み出しの結果に基づく硬判定ベースの低密度パリティ検査LDPC復号化により訂正不可能な誤りを検出する工程と、前記検出に応答して、前記特定の位置における1若しくはそれ以上の追加読み出しを要求する工程と、前記追加読み出しの完了に応答して、当該追加読み出しの各結果に基づく消失判定LDPC復号化を実行する工程とを有する動作が実行されるものである有形のコンピュータ可読媒体。EC22EC21記載の有形のコンピュータ可読媒体において、前記フラッシュメモリは、シングルレベルセルSLC技術のフラッシュメモリを含み、前記初期読み出しは1回であり、前記追加読み出しは2回であり、前記各追加読み出しは、各々の読み出し電圧におけるものである有形のコンピュータ可読媒体。EC23EC22記載の有形のコンピュータ可読媒体において、前記動作は、さらに、各前記追加読み出しについて各々の電圧指定子を提供する工程を有するものである有形のコンピュータ可読媒体。EC24EC23記載の有形のコンピュータ可読媒体において、前記電圧指定子のうち少なくとも1つは、明示的な電圧レベル、複数の所定電圧レベルの1つの識別子、および複数の読み出し要求タイプの1つの一意の識別結果のうちの1つである有形のコンピュータ可読媒体。EC25EC21記載の有形のコンピュータ可読媒体において、前記フラッシュメモリは、マルチレベルセルMLC技術のフラッシュメモリを有するものである有形のコンピュータ可読媒体。EC26EC21記載の有形のコンピュータ可読媒体において、前記受信は、複数のインターフェース規格のうち1若しくはそれ以上に適合し、当該インターフェース規格は、シリアルアドバンスドテクノロジーアタッチメントSATAインターフェース規格と、シリアルアタッチドスモールコンピュータシステムインターフェースSASインターフェース規格と、周辺機器相互接続エクスプレスPCIeインターフェース規格と、ファイバーチャネルインターフェース規格と、イーサネット登録商標インターフェース規格とを含むものである有形のコンピュータ可読媒体。EC27EC21記載の有形のコンピュータ可読媒体において、前記処理要素はコントローラに含まれ、当該コントローラおよび前記フラッシュメモリは、複数の不揮発性記憶構成要素タイプの1つとして実装される記憶サブシステムに含まれ、前記不揮発性記憶構成要素タイプは、ユニバーサルシリアルバスUSB記憶構成要素タイプと、コンパクトフラッシュ登録商標CF記憶構成要素タイプと、マルチメディアカードMMC記憶構成要素タイプと、セキュアデジタルSD記憶構成要素タイプと、メモリースティック記憶構成要素タイプと、xDピクチャーカード記憶構成要素タイプとを有するものである有形のコンピュータ可読媒体。EC28システムであって、フラッシュメモリ内の特定の位置に格納されたデータに対する要求の受信に応答して、前記特定の位置における1若しくはそれ以上の初期読み出しを要求する手段と、前記初期読み出しの完了に応答して、当該初期読み出しの結果に基づく硬判定ベースの低密度パリティ検査LDPC復号化により訂正不可能な誤りを検出する手段と、前記検出手段に応答して、前記特定の位置における1若しくはそれ以上の追加読み出しを要求する手段と、前記追加読み出しの完了に応答して、当該追加読み出しの各結果に基づく消失判定LDPC復号化を実行する手段とを有するシステム。EC29EC28記載のシステムにおいて、前記フラッシュメモリは、シングルレベルセルSLC技術のフラッシュメモリを含み、前記初期読み出しは1回であり、前記追加読み出しは2回であるシステム。EC30EC29記載のシステムにおいて、前記各追加読み出しは、各々の読み出し電圧におけるものであるシステム。EC31EC30記載のシステムにおいて、さらに、各前記追加読み出しについて各々の電圧指定子を提供する手段を有するものであるシステム。EC32EC31記載のシステムにおいて、前記電圧指定子のうち少なくとも1つは、明示的な電圧レベル、複数の所定電圧レベルの1つの識別子、および複数の読み出し要求タイプの1つの一意の識別結果のうちの1つであるシステム。EC33EC28記載のシステムにおいて、前記フラッシュメモリは、マルチレベルセルMLC技術のフラッシュメモリを含むものであるシステム。EC34EC33記載のシステムにおいて、前記各初期読み出しは、各々の読み出し電圧におけるものであるシステム。EC35EC34記載のシステムにおいて、さらに、各前記初期読み出しについて各々の電圧指定子を提供する手段を有するものであるシステム。EC36EC35記載のシステムにおいて、前記電圧指定子のうち少なくとも1つは、明示的な電圧レベル、複数の所定電圧レベルの1つの識別子、および複数の読み出し要求タイプの1つの一意の識別結果のうちの1つであるシステム。EC37EC28記載のシステムにおいて、前記受信は、複数のインターフェース規格のうち1若しくはそれ以上に適合し、当該インターフェース規格は、シリアルアドバンスドテクノロジーアタッチメントSATAインターフェース規格と、シリアルアタッチドスモールコンピュータシステムインターフェースSASインターフェース規格と、周辺機器相互接続エクスプレスPCIeインターフェース規格と、ファイバーチャネルインターフェース規格と、イーサネット登録商標インターフェース規格とを含むものであるシステム。EC38EC28記載のシステムにおいて、前記初期読み出しを要求する手段および前記追加読み出しを要求する手段はコントローラを介し、当該コントローラおよび前記フラッシュメモリは、複数の不揮発性記憶構成要素タイプの1つとして実装される記憶サブシステムに含まれ、前記不揮発性記憶構成要素タイプは、ユニバーサルシリアルバスUSB記憶構成要素タイプと、コンパクトフラッシュ登録商標CF記憶構成要素タイプと、マルチメディアカードMMC記憶構成要素タイプと、セキュアデジタルSD記憶構成要素タイプと、メモリースティック記憶構成要素タイプと、xDピクチャーカード記憶構成要素タイプとを含むものであるシステム。EC39EC28記載のシステムにおいて、さらに、フラッシュメモリインターフェースを介して、前記初期読み出しおよび前記追加読み出しを前記フラッシュメモリにインターフェース接続する手段を有するものであるシステム。EC40EC39記載のシステムにおいて、前記フラッシュメモリインターフェースは、非同期インターフェースと、同期インターフェースと、ダブルデータレートDDR同期インターフェースと、オープンNANDフラッシュインターフェースONFI互換インターフェースと、トグルモード互換フラッシュインターフェースとのうち1若しくはそれ以上を有するものであるシステム。EC41EC28記載のシステムにおいて、前記データ要求は、ホストからのものであるシステム。EC42EC41記載のシステムにおいて、前記ホストは、コンピュータと、ワークステーションコンピュータと、サーバーコンピュータと、ストレージサーバーと、パーソナルコンピュータPCと、ラップトップコンピュータと、ノートブックコンピュータと、ネットブックコンピュータと、携帯情報端末PDAと、メディアプレーヤーと、メディアレコーダーと、デジタルカメラと、携帯電話ハンドセットと、コードレスホンハンドセットと、電子ゲームとのうち1若しくはそれ以上を有するものであるシステム。EC43方法であって、フラッシュメモリ内の特定の位置に格納されたデータに対する要求の受信に応答して、前記特定の位置における1若しくはそれ以上の初期読み出しを要求する工程と、前記初期読み出しの完了に応答して、当該初期読み出しの結果に基づく硬判定ベースの低密度パリティ検査LDPC復号化により訂正不可能な誤りを検出する工程と、前記検出に応答して、前記特定の位置における1若しくはそれ以上の追加読み出しを要求する工程と、前記追加読み出しの完了に応答して、当該追加読み出しの各結果に基づく消失判定LDPC復号化を実行する工程とを有する方法。EC44EC43記載の方法において、前記フラッシュメモリは、シングルレベルセルSLC技術のフラッシュメモリを含み、前記初期読み出しは1回であり、前記追加読み出しは2回である方法。EC45EC44記載の方法において、前記各追加読み出しは、各々の読み出し電圧におけるものである方法。EC46EC45記載の方法において、さらに、各前記追加読み出しについて各々の電圧指定子を提供する工程を有するものである方法。EC47EC46記載の方法において、前記電圧指定子のうち少なくとも1つは、明示的な電圧レベル、複数の所定電圧レベルの1つの識別子、および複数の読み出し要求タイプの1つの一意の識別結果のうちの1つである方法。EC48EC43記載の方法において、前記フラッシュメモリは、マルチレベルセルMLC技術のフラッシュメモリを含むものである方法。EC49EC48記載の方法において、前記各初期読み出しは、各々の読み出し電圧におけるものである方法。EC50EC49記載の方法において、さらに、各前記初期読み出しについて各々の電圧指定子を提供する工程を有するものである方法。EC51EC50記載の方法において、前記電圧指定子のうち少なくとも1つは、明示的な電圧レベル、複数の所定電圧レベルの1つの識別子、および複数の読み出し要求タイプの1つの一意の識別結果のうちの1つである方法。EC52EC43記載の方法において、前記受信は、複数のインターフェース規格のうち1若しくはそれ以上に適合し、当該インターフェース規格は、シリアルアドバンスドテクノロジーアタッチメントSATAインターフェース規格と、シリアルアタッチドスモールコンピュータシステムインターフェースSASインターフェース規格と、周辺機器相互接続エクスプレスPCIeインターフェース規格と、ファイバーチャネルインターフェース規格と、イーサネット登録商標インターフェース規格とを含むものである方法。EC53EC43記載の方法において、前記初期読み出しを要求する工程および前記追加読み出しを要求する工程はコントローラを介し、当該コントローラおよび前記フラッシュメモリは、複数の不揮発性記憶構成要素タイプの1つとして実装される記憶サブシステムに含まれ、前記不揮発性記憶構成要素タイプは、ユニバーサルシリアルバスUSB記憶構成要素タイプと、コンパクトフラッシュ登録商標CF記憶構成要素タイプと、マルチメディアカードMMC記憶構成要素タイプと、セキュアデジタルSD記憶構成要素タイプと、メモリースティック記憶構成要素タイプと、xDピクチャーカード記憶構成要素タイプとを含むものである方法。EC54EC43記載の方法において、さらに、フラッシュメモリインターフェースを介して、前記初期読み出しおよび前記追加読み出しを前記フラッシュメモリにインターフェース接続する工程を有するものである方法。EC55EC54記載の方法において、前記フラッシュメモリインターフェースは、非同期インターフェースと、同期インターフェースと、ダブルデータレートDDR同期インターフェースと、オープンNANDフラッシュインターフェースONFI互換インターフェースと、トグルモード互換フラッシュインターフェースとのうち1若しくはそれ以上を有するものである方法。EC56EC43記載の方法において、前記データ要求は、ホストからのものである方法。EC57EC56記載の方法において、前記ホストは、コンピュータと、ワークステーションコンピュータと、サーバーコンピュータと、ストレージサーバーと、パーソナルコンピュータPCと、ラップトップコンピュータと、ノートブックコンピュータと、ネットブックコンピュータと、携帯情報端末PDAと、メディアプレーヤーと、メディアレコーダーと、デジタルカメラと、携帯電話ハンドセットと、コードレスホンハンドセットと、電子ゲームとのうち1若しくはそれ以上を有するものである方法。EC58システムであって、インターフェースと、コントローラであって、フラッシュメモリ内の特定の位置に格納されたデータに対する要求を前記インターフェース経由で受信し、当該要求に応答して前記特定の位置における1若しくはそれ以上の初期読み出しを要求する工程と、前記初期読み出しの完了に応答して、当該初期読み出しの結果に基づく硬判定ベースの低密度パリティ検査LDPC復号化により訂正不可能な誤りを検出する工程と、前記検出に応答して、前記特定の位置における1若しくはそれ以上の追加読み出しを要求する工程と、前記追加読み出しの完了に応答して、当該追加読み出しの各結果に基づく消失判定LDPC復号化を実行する工程と実行可能なものである、前記コントローラとを有するシステム。EC59EC58記載のシステムにおいて、前記フラッシュメモリは、シングルレベルセルSLC技術のフラッシュメモリを含み、前記初期読み出しは1回であり、前記追加読み出しは2回であるシステム。EC60EC59記載のシステムにおいて、前記各追加読み出しは、各々の読み出し電圧におけるものであるシステム。EC61EC60記載のシステムにおいて、前記コントローラは、さらに、各前記追加読み出しについて各々の電圧指定子を提供する工程を実行可能なものであるシステム。EC62EC61記載のシステムにおいて、前記電圧指定子のうち少なくとも1つは、明示的な電圧レベル、複数の所定電圧レベルの1つの識別子、および複数の読み出し要求タイプの1つの一意の識別結果のうちの1つであるシステム。EC63EC58記載のシステムにおいて、前記フラッシュメモリは、マルチレベルセルMLC技術のフラッシュメモリを有するものであるシステム。EC64EC63記載のシステムにおいて、前記各初期読み出しは、各々の読み出し電圧におけるものであるシステム。EC65EC64記載のシステムにおいて、前記コントローラは、さらに、各前記追加読み出しについて各々の電圧指定子を提供する工程を実行可能なものであるシステム。EC66EC65記載のシステムにおいて、前記電圧指定子のうち少なくとも1つは、明示的な電圧レベル、複数の所定電圧レベルの1つの識別子、および複数の読み出し要求タイプの1つの一意の識別結果のうちの1つであるシステム。EC67EC58記載のシステムにおいて、前記インターフェースは、複数のインターフェース規格のうち1若しくはそれ以上に適合し、当該インターフェース規格は、シリアルアドバンスドテクノロジーアタッチメントSATAインターフェース規格と、シリアルアタッチドスモールコンピュータシステムインターフェースSASインターフェース規格と、周辺機器相互接続エクスプレスPCIeインターフェース規格と、ファイバーチャネルインターフェース規格と、イーサネット登録商標インターフェース規格とを含むものであるシステム。EC68EC58記載のシステムにおいて、前記コントローラおよび前記フラッシュメモリは、複数の不揮発性記憶構成要素タイプの1つとして実装される記憶サブシステムに含まれ、前記不揮発性記憶構成要素タイプは、ユニバーサルシリアルバスUSB記憶構成要素タイプと、コンパクトフラッシュ登録商標CF記憶構成要素タイプと、マルチメディアカードMMC記憶構成要素タイプと、セキュアデジタルSD記憶構成要素タイプと、メモリースティック記憶構成要素タイプと、xDピクチャーカード記憶構成要素タイプとを含むものであるシステム。EC69EC58記載のシステムにおいて、前記インターフェースはホストインターフェースであり、前記初期読み出しおよび前記追加読み出しを前記フラッシュメモリに提供可能なフラッシュメモリインターフェースをさらに有するものであるシステム。EC70EC69記載のシステムにおいて、前記フラッシュメモリインターフェースは、非同期インターフェースと、同期インターフェースと、ダブルデータレートDDR同期インターフェースと、オープンNANDフラッシュインターフェースONFI互換インターフェースと、トグルモード互換フラッシュインターフェースとのうち1若しくはそれ以上を有するものであるシステム。EC71EC58記載のシステムにおいて、前記インターフェースは、ホストからの前記データ要求を通信できるものであるシステム。EC72EC71記載のシステムにおいて、前記ホストは、コンピュータと、ワークステーションコンピュータと、サーバーコンピュータと、ストレージサーバーと、パーソナルコンピュータPCと、ラップトップコンピュータと、ノートブックコンピュータと、ネットブックコンピュータと、携帯情報端末PDAと、メディアプレーヤーと、メディアレコーダーと、デジタルカメラと、携帯電話ハンドセットと、コードレスホンハンドセットと、電子ゲームとのうち1若しくはそれ以上を有するものであるシステム。EC73命令セットが内部に格納された有形のコンピュータ可読媒体であって、前記命令セットが処理要素により実行されると、前記処理要素により、フラッシュメモリ内の特定の位置に格納されたデータに対する要求の受信に応答して、前記特定の位置における1若しくはそれ以上の初期読み出しを要求する工程と、前記初期読み出しの完了に応答して、当該初期読み出しの結果に基づく硬判定ベースの低密度パリティ検査LDPC復号化により訂正不可能な誤りを検出する工程と、前記検出に応答して、前記特定の位置における1若しくはそれ以上の追加読み出しを要求する工程と、前記追加読み出しの完了に応答して、当該追加読み出しの各結果に基づく消失判定LDPC復号化を実行する工程とを有する動作が実行されるものである有形のコンピュータ可読媒体。EC74EC73記載の有形のコンピュータ可読媒体において、前記フラッシュメモリは、シングルレベルセルSLC技術のフラッシュメモリを含み、前記初期読み出しは1回であり、前記追加読み出しは2回である有形のコンピュータ可読媒体。EC75EC74記載の有形のコンピュータ可読媒体において、前記各追加読み出しは、各々の読み出し電圧におけるものである有形のコンピュータ可読媒体。EC76EC75記載の有形のコンピュータ可読媒体において、前記動作は、さらに、各前記追加読み出しについて各々の電圧指定子を提供する工程を有するものである有形のコンピュータ可読媒体。EC77EC76記載の有形のコンピュータ可読媒体において、前記電圧指定子のうち少なくとも1つは、明示的な電圧レベル、複数の所定電圧レベルの1つの識別子、および複数の読み出し要求タイプの1つの一意の識別結果のうちの1つである有形のコンピュータ可読媒体。EC78EC73記載の有形のコンピュータ可読媒体において、前記フラッシュメモリは、マルチレベルセルMLC技術のフラッシュメモリを含むものである有形のコンピュータ可読媒体。EC79EC78記載の有形のコンピュータ可読媒体において、前記各初期読み出しは、各々の読み出し電圧におけるものである有形のコンピュータ可読媒体。EC80EC79記載の有形のコンピュータ可読媒体において、前記動作は、さらに、各前記初期読み出しについて各々の電圧指定子を提供する工程を有するものである有形のコンピュータ可読媒体。EC81EC80記載の有形のコンピュータ可読媒体において、前記電圧指定子のうち少なくとも1つは、明示的な電圧レベル、複数の所定電圧レベルの1つの識別子、および複数の読み出し要求タイプの1つの一意の識別結果のうちの1つである有形のコンピュータ可読媒体。EC82EC73記載の有形のコンピュータ可読媒体において、前記受信は、複数のインターフェース規格のうち1若しくはそれ以上に適合し、当該インターフェース規格は、シリアルアドバンスドテクノロジーアタッチメントSATAインターフェース規格と、シリアルアタッチドスモールコンピュータシステムインターフェースSASインターフェース規格と、周辺機器相互接続エクスプレスPCIeインターフェース規格と、ファイバーチャネルインターフェース規格と、イーサネット登録商標インターフェース規格とを含むものである有形のコンピュータ可読媒体。EC83EC73記載の有形のコンピュータ可読媒体において、前記処理要素はコントローラに含まれ、当該コントローラおよび前記フラッシュメモリは、複数の不揮発性記憶構成要素タイプの1つとして実装される記憶サブシステムに含まれ、前記不揮発性記憶構成要素タイプは、ユニバーサルシリアルバスUSB記憶構成要素タイプと、コンパクトフラッシュ登録商標CF記憶構成要素タイプと、マルチメディアカードMMC記憶構成要素タイプと、セキュアデジタルSD記憶構成要素タイプと、メモリースティック記憶構成要素タイプと、xDピクチャーカード記憶構成要素タイプとを有するものである有形のコンピュータ可読媒体。EC84EC73記載の有形のコンピュータ可読媒体において、前記初期読み出しおよび前記追加読み出しは、フラッシュメモリインターフェースを介して、前記フラッシュメモリにインターフェース接続されるものである有形のコンピュータ可読媒体。EC85EC84記載の有形のコンピュータ可読媒体において、前記フラッシュメモリインターフェースは、非同期インターフェースと、同期インターフェースと、ダブルデータレートDDR同期インターフェースと、オープンNANDフラッシュインターフェースONFI互換インターフェースと、トグルモード互換フラッシュインターフェースとのうち1若しくはそれ以上を有するものである有形のコンピュータ可読媒体。EC86EC73記載の有形のコンピュータ可読媒体において、前記データ要求は、ホストからのものである有形のコンピュータ可読媒体。EC87EC86記載の有形のコンピュータ可読媒体において、前記ホストは、コンピュータと、ワークステーションコンピュータと、サーバーコンピュータと、ストレージサーバーと、パーソナルコンピュータPCと、ラップトップコンピュータと、ノートブックコンピュータと、ネットブックコンピュータと、携帯情報端末PDAと、メディアプレーヤーと、メディアレコーダーと、デジタルカメラと、携帯電話ハンドセットと、コードレスホンハンドセットと、電子ゲームとのうち1若しくはそれ以上を有するものである有形のコンピュータ可読媒体。EC88システムであって、フラッシュメモリの特定の位置における2つの消失判定読み出しを要求する手段と、前記2つの消失判定読み出しの結果に基づいて、消失ベースの低密度パリティ検査LDPC復号化を実行する手段とを有するシステム。EC89EC88記載のシステムにおいて、さらに、前記フラッシュメモリ内の前記特定の位置に格納されたデータに対する要求に応答して、前記特定の位置における硬判定読み出しを要求する手段と、前記硬判定読み出しの結果に基づいて、硬判定ベースのLDPC復号化を実行する手段とを有し、前記2つの消失判定読み出しを要求する手段は、前記硬判定ベースのLDPC復号化を実行する手段の訂正不可能な誤り結果に応答して、前記2つの消失判定読み出しを要求するものであるシステム。EC90EC88記載のシステムにおいて、さらに、前記消失ベースのLDPC復号化を実行する手段の失敗に応答して、前記フラッシュメモリの前記特定の位置において1若しくはそれ以上の軟判定読み出しを要求する手段と、前記軟判定読み出しの結果に基づいて、軟判定LDPC復号化を実行する手段とを有するものであるシステム。EC91EC88記載のシステムにおいて、さらに、前記フラッシュメモリの少なくとも一部を有するものであるシステム。EC92EC91記載のシステムにおいて、前記フラッシュメモリは、マルチレベルセルMLC技術を有するものであるシステム。EC93方法であって、フラッシュメモリの特定の位置における2つの消失判定読み出しを要求する工程と、前記2つの消失判定読み出しの結果に基づいて、消失ベースの低密度パリティ検査LDPC復号化を実行する工程とを有する方法。EC94EC93記載の方法において、さらに、前記フラッシュメモリ内の特定の位置に格納されたデータに対する要求に応答して、前記特定の位置における硬判定読み出しを要求する工程と、前記硬判定読み出しの結果に基づいて、硬判定ベースのLDPC復号化を実行する工程とを有し、前記2つの消失判定読み出しを要求する工程は、前記硬判定ベースのLDPC復号化の訂正不可能な誤り結果に応答するものである方法。EC95EC93記載の方法において、さらに、前記消失ベースのLDPC復号化の失敗に応答して、前記フラッシュメモリの前記特定の位置において1若しくはそれ以上の軟判定読み出しを要求する工程と、前記軟判定読み出しの結果に基づいて、軟判定LDPC復号化を実行する工程とを有するものである方法。EC96EC93記載の方法において、さらに、前記フラッシュメモリの少なくとも一部を有するものである方法。EC97EC96記載の方法において、前記フラッシュメモリは、マルチレベルセルMLC技術を有するものである方法。EC98システムであって、フラッシュメモリの特定の位置における2つの消失判定読み出しを要求するように動作可能なコントローラと、前記2つの消失判定読み出しの結果に応答して動作可能な消失ベースの低密度パリティ検査LDPCデコーダとを有するシステム。EC99EC98記載のシステムにおいて、さらに、前記硬判定読み出しの結果に応答して動作可能な硬判定ベースのLDPCデコーダを有し、前記コントローラは、さらに、前記フラッシュメモリ内の特定の位置に格納されたデータに対する要求に応答して、前記特定の位置における前記硬判定読み出しを要求するように動作可能であり、前記2つの消失判定読み出しを要求する工程は、前記硬判定ベースのLDPCデコーダの訂正不可能な誤り結果に応答するものであるシステム。EC100EC98記載のシステムにおいて、さらに、1若しくはそれ以上の軟判定読み出しの結果に応答して動作可能な軟判定LDPCデコーダを有し、前記コントローラは、さらに、前記消失ベースのLDPCデコーダの失敗に応答して、前記フラッシュメモリの前記特定の位置における前記軟判定読み出しを要求するように動作可能であるシステム。EC101EC98記載のシステムにおいて、さらに、前記フラッシュメモリの少なくとも一部を有するものであるシステム。EC102EC101記載のシステムにおいて、前記フラッシュメモリは、マルチレベルセルMLC技術を有するものであるシステム。EC103システムであって、フラッシュメモリの特定の位置における第1および第2の読み出しを要求し、当該要求の応答として第1および第2の結果をそれぞれ受信する手段と、前記第1および第2の結果に基づいて、消失ベースの低密度パリティ検査LDPC復号化を実行する手段とを有するシステム。EC104EC103記載のシステムにおいて、さらに、前記フラッシュメモリ内の前記特定の位置に格納されたデータに対する要求に応答して、前記特定の位置における第3の読み出しを要求する手段とを有するものであるシステム。EC105EC104記載のシステムにおいて、前記第3の読み出しは、前記第1および第2の読み出しに先行し、当該第1および第2の読み出しは、前記第3の読み出しから生じる訂正不可能な誤りに応答して要求されるものであるシステム。EC106EC105記載のシステムにおいて、さらに、前記第3の読み出しの結果に基づいて、硬判定ベースのLDPC復号化を実行する手段を有するものであるシステム。EC107EC106記載のシステムにおいて、前記硬判定ベースのLDPC復号化を実行する手段は、前記訂正不可能な誤りが起こったかどうかを決定するものであるシステム。EC108EC103記載のシステムにおいて、前記フラッシュメモリは、マルチレベルセルMLC技術を有するものであるシステム。EC109システムであって、コンピューティングホストに対するインターフェースと、フラッシュメモリに対するインターフェースと、コントローラであって、前記コンピューティングホストからデータ要求を受信し、前記データ要求に応答して、前記フラッシュメモリインターフェースに前記フラッシュメモリの特定の位置における第1および第2の読み出しを要求させ、当該第1および第2の読み出し各々の応答として前記フラッシュメモリから第1および第2の結果をそれぞれ受信し、前記第1および第2の結果に基づいて、消失ベースの低密度パリティ検査LDPC復号化を実行するように動作可能なものである前記コントローラとを有するシステム。EC110EC109記載のシステムにおいて、前記コントローラは、さらに、前記コンピューティングホストとのインターフェースを介して、前記フラッシュメモリ内の特定の位置に格納されたデータに対する要求を受信し、当該要求に応答して前記特定の位置における前記第3の読み出しを要求するように動作可能なものであるシステム。EC111EC110記載のシステムにおいて、前記第3の読み出しは、前記第1および第2の読み出しに先行し、当該第1および第2の読み出しは、前記第3の読み出しから生じる訂正不可能な誤りに応答して要求されるものであるシステム。EC112EC109記載のシステムにおいて、さらに、前記コンピューティングホストインターフェースに連結されたコンピューティングホストを有するものであるシステム。EC113EC109記載のシステムにおいて、さらに、前記フラッシュメモリインターフェースに連結されたフラッシュメモリを有するものであるシステム。EC114EC113記載のシステムにおいて、前記フラッシュメモリは、マルチレベルセルMLC技術を有するものであるシステム。EC115EC113記載のシステムにおいて、前記第1および第2の読み出しに対する要求は、各々の電圧指定子を提供するものであるシステム。EC116EC115記載のシステムにおいて、前記電圧指定子のうち少なくとも1つは、明示的な電圧レベル、複数の所定電圧レベルの1つの識別子、および複数の読み出し要求タイプの1つの一意の識別結果のうちの1つであるシステム。EC117EC109記載のシステムにおいて、前記インターフェースおよび前記コントローラは、ソリッドステートディスクSSDに含まれるものであるシステム。EC118EC109記載のシステムにおいて、さらに、前記フラッシュメモリおよび記憶サブシステム制御要素を有し、前記記憶サブシステム制御要素は前記インターフェースおよび前記コントローラを有し、前記フラッシュメモリおよび前記記憶サブシステム制御要素は、複数の不揮発性記憶構成要素タイプの1つとして実装され、前記不揮発性記憶構成要素タイプは、ユニバーサルシリアルバスUSB記憶構成要素タイプと、コンパクトフラッシュ登録商標CF記憶構成要素タイプと、マルチメディアカードMMC記憶構成要素タイプと、セキュアデジタルSD記憶構成要素タイプと、メモリースティック記憶構成要素タイプと、xDピクチャーカード記憶構成要素タイプとを有するものであるシステム。EC119EC109記載のシステムにおいて、前記コンピューティングホストに対するインターフェースは、複数のインターフェース規格のうち1若しくはそれ以上に適合し、当該インターフェース規格は、シリアルアドバンスドテクノロジーアタッチメントSATAインターフェース規格と、シリアルアタッチドスモールコンピュータシステムインターフェースSASインターフェース規格と、周辺機器相互接続エクスプレスPCIeインターフェース規格と、ファイバーチャネルインターフェース規格と、イーサネット登録商標インターフェース規格とを有するものであるシステム。EC120方法であって、フラッシュメモリの特定の位置における第1および第2の読み出しを要求し、当該要求の応答として第1および第2の結果をそれぞれ受信する工程と、前記第1および第2の結果に基づいて、消失ベースの低密度パリティ検査LDPC復号化を実行する工程とを有する方法。EC121EC120記載の方法において、さらに、前記消失ベースのLDPC復号化に基づいて、前記特定の位置に格納されたデータに対する要求を受け取った場合、それに応答して、データを返す工程を有するものである方法。EC122EC120記載の方法において、前記フラッシュメモリは、シングルレベルセルSLC技術を有するものである方法。EC123EC120記載の方法において、前記消失ベースのLDPC復号化の少なくとも一部は、ハードウェア内で実行されるものである方法。EC124EC123記載の方法において、前記ハードウェアは、少なくとも1つのハードウェア排他的OR回路を有するものである方法。EC125命令セットが内部に格納されたコンピュータ可読媒体であって、前記命令セットが処理要素により実行されると、前記処理要素により、フラッシュメモリの特定の位置における第1および第2の読み出しを要求し、当該要求の応答として第1および第2の結果をそれぞれ受信する工程と、前記第1および第2の結果に基づいて、消失ベースの低密度パリティ検査LDPC復号化を実行する工程とを有する動作が実行されるものである、コンピュータ可読媒体。EC126命令セットが内部に格納されたコンピュータ可読媒体であって、前記命令セットが処理要素により実行されると、前記処理要素により、デコーダ選択基準を収集する工程であって、前記デコーダ選択基準は、プログラムサイクルまたは消去サイクルの数と、読み出しディスターブイベントの数と、書き込みディスターブイベントの数と、訂正可能な誤りの数と、訂正不可能な誤りの数とのうちのいずれか1つ若しくはそれ以上を有するものである、前記収集する工程と、前記デコーダ選択基準に少なくとも部分的に基づき、複数のデコーダタイプの1つを動的に選択するように命令する工程であって、前記デコーダタイプは、硬判定デコーダタイプと消失ベースのデコーダタイプとを有するものである、前記命令する工程と、前記選択されたデコーダタイプの指標をフラッシュメモリコントローラ回路に提供する工程であって、前記フラッシュメモリコントローラ回路は、前記硬判定デコーダタイプおよび前記消失ベースのデコーダタイプにそれぞれ対応するデコーダ回路を有するものである、前記提供する工程とを有する動作が実行されるものである、コンピュータ可読媒体。EC127EC126記載のコンピュータ可読媒体において、前記動作は、さらに、前記フラッシュメモリコントローラ回路を選択的に制御してフラッシュメモリの所定の位置における1若しくはそれ以上の読み出しを実行する工程を有し、前記1若しくはそれ以上の読み出しの各々は異なる読み出し電圧を使用するものであるコンピュータ可読媒体。EC128EC126記載のコンピュータ可読媒体において、前記デコーダタイプは、さらに、軟判定デコーダタイプを有し、前記フラッシュメモリコントローラ回路は、さらに、前記軟判定デコーダタイプに対応したデコーダ回路を有するものであるコンピュータ可読媒体。EC129EC126記載のコンピュータ可読媒体において、前記デコーダタイプのうち1若しくはそれ以上は、低密度パリティ検査LDPC符号化に少なくとも部分的に基づくものであるコンピュータ可読媒体。EC130EC126記載のコンピュータ可読媒体において、前記デコーダタイプはすべて、低密度パリティ検査LDPC符号化に少なくとも部分的に基づくものであるコンピュータ可読媒体。EC131システムであって、フラッシュ装置の生ビット誤り率BERが所定のレベルより高い場合、消失ベースの低密度パリティ検査LDPC復号化を実行する手段と、前記BERが所定のレベル未満である場合、硬判定LDPC復号化を実行する手段とを有するシステム。EC132EC131記載のシステムにおいて、前記手段の双方は、ソリッドステートディスクSSDに含まれるハードウェア論理ブロックにより少なくとも部分的に実装されるものであるシステム。EC133システムであって、フラッシュ装置がマルチレベルセルMLC技術を有する場合、消失ベースの低密度パリティ検査LDPC復号化を実行する手段と、前記フラッシュ装置がシングルレベルセルSLC技術を有する場合、硬判定LDPC復号化を実行する手段とを有するシステム。EC134EC133記載のシステムにおいて、前記手段の双方は、ソリッドステートディスクSSDに含まれるハードウェア論理ブロックにより少なくとも部分的に実装されるものであるシステム。EC135方法であって、フラッシュ装置の生ビット誤り率BERが所定のレベルより高い場合、消失ベースの低密度パリティ検査LDPC復号化を実行する工程と、前記BERが所定のレベル未満である場合、硬判定LDPC復号化を実行する工程とを有する方法。EC136EC135記載の方法において、前記復号化工程は、ソリッドステートディスクSSDに含まれるハードウェア論理ブロックにより少なくとも部分的に実施されるものである方法。EC137方法であって、フラッシュ装置がマルチレベルセルMLC技術を有する場合、消失ベースの低密度パリティ検査LDPC復号化を実行する工程と、前記フラッシュ装置がシングルレベルセルSLC技術を有する場合、硬判定LDPC復号化を実行する工程とを有する方法。EC138EC137記載の方法において、前記復号化工程は、ソリッドステートディスクSSDに含まれるハードウェア論理ブロックにより少なくとも部分的に実施されるものである方法。EC139システムであって、フラッシュメモリの所定の位置における第1の読み出しを要求し、当該要求の応答として第1の結果を受信する手段と、硬判定低密度パリティ検査LDPCデコーダに基づいて前記第1の結果が訂正不可能な誤りを有する場合、前記フラッシュメモリの前記所定の位置における第2および第3の読み出しを要求し、当該要求の応答として第2および第3の結果をそれぞれ受信する手段と、少なくとも前記第2および前記第3の結果に基づいて、消失ベースのLDPC復号化を実行する手段とを有するシステム。EC140EC139記載のシステムにおいて、前記第1の読み出しを要求する手段は、前記所定の位置におけるデータの全部または任意部分に対する要求に応答したものであるシステム。EC141EC139記載のシステムにおいて、さらに、前記所定の位置におけるデータの全部または任意部分を要求する手段を有するものであるシステム。EC142システムであって、コンピューティングホストに対するインターフェースと、フラッシュメモリに対するインターフェースと、コントローラであって、データ要求を受信し、前記データ要求に応答して、前記フラッシュメモリインターフェースに前記フラッシュメモリインターフェースに連結された前記フラッシュメモリの所定の位置における第1の読み出しを要求させ、当該第1の読み出しの応答として前記フラッシュメモリから第1の結果を受信し、硬判定低密度パリティ検査LDPCデコーダに基づいて、前記第1の結果が訂正不可能な誤りを有するか決定し、訂正不可能な誤りを有する場合は、前記フラッシュメモリの前記所定の位置における第2および第3の読み出しを要求し、前記第2および第3の読み出し各々の応答として、前記フラッシュメモリから第2および第3の結果をそれぞれ受信し、少なくとも前記第2および前記第3の結果に基づいて、消失ベースのLDPC復号化を実行するように動作可能なものである前記コントローラとを有するシステム。EC143EC142記載のシステムにおいて、前記コンピューティングホストインターフェース、前記フラッシュメモリインターフェース、および前記コントローラは、ソリッドステートディスクSSDに含まれるものであるシステム。EC144EC142記載のシステムにおいて、前記コンピューティングホストインターフェース、前記フラッシュメモリインターフェース、および前記コントローラは、不揮発性記憶構成要素に含まれるものであるシステム。EC145EC144記載のシステムにおいて、前記不揮発性記憶構成要素は、ユニバーサルシリアルバスUSB記憶構成要素タイプと、コンパクトフラッシュ登録商標CF記憶構成要素タイプと、マルチメディアカードMMC記憶構成要素タイプと、セキュアデジタルSD記憶構成要素タイプと、メモリースティック記憶構成要素タイプと、xDピクチャーカード記憶構成要素タイプとのうち1若しくはそれ以上を含むものであるシステム。EC146EC142記載のシステムにおいて、さらに、前記コンピューティングホストインターフェースに連結されたコンピューティングホストを有するものであるシステム。EC145EC144記載のシステムにおいて、前記コンピューティングホストは、コンピュータと、ワークステーションコンピュータと、サーバーコンピュータと、ストレージサーバーと、パーソナルコンピュータPCと、ラップトップコンピュータと、ノートブックコンピュータと、ネットブックコンピュータと、携帯情報端末PDAと、メディアプレーヤーと、メディアレコーダーと、デジタルカメラと、携帯電話ハンドセットと、コードレスホンハンドセットと、および電子ゲームとのうちの1つ、または任意の組み合わせであるシステム。EC148EC142記載のシステムにおいて、さらに、前記フラッシュメモリインターフェースに連結されたフラッシュメモリを有するものであるシステム。EC149方法であって、フラッシュメモリの位置における第1の読み出しを要求し、当該要求に応答して第1の結果を受信する工程と、硬判定低密度パリティ検査LDPCデコーダに基づいて前記第1の結果が訂正不可能な誤りを有する場合、前記フラッシュメモリの前記所定の位置における第2および第3の読み出しを要求し、当該要求に応答して第2および第3の結果をそれぞれ受信する工程と、少なくとも前記第2および前記第3の結果に基づいて、消失ベースのLDPC復号化を実行する工程とを有する方法。EC150EC149記載の方法において、前記第1の読み出しを要求する工程は、前記所定の位置におけるデータの全部または任意部分に対する要求に応答したものである方法。EC151EC149記載の方法において、さらに、前記所定の位置におけるデータの全部または任意部分を要求する工程を有するものである方法。EC152命令セットが内部に格納されたコンピュータ可読媒体であって、前記命令セットが処理要素により実行されると、前記処理要素により、フラッシュメモリの所定の位置における第1の読み出しを要求し、当該要求の応答として第1の結果を受信する工程と、硬判定低密度パリティ検査LDPCデコーダに基づいて前記第1の結果が訂正不可能な誤りを有する場合、前記フラッシュメモリの前記所定の位置における第2および第3の読み出しを要求し、当該要求の応答として第2および第3の結果をそれぞれ受信する工程と、少なくとも前記第2および前記第3の結果に基づて、消失ベースのLDPC復号化を実行する工程とを有する動作が実行される、コンピュータ可読媒体。EC153EC149記載のコンピュータ可読媒体において、前記第1の読み出しを要求する工程は、前記位置に格納されたデータに対する要求に応答したものであるコンピュータ可読媒体。EC154EC149記載のコンピュータ可読媒体において、前記動作は、前記消失ベースのLDPC復号化に少なくとも部分的に基づき、前記位置に格納されたデータの全部または任意部分を提供する工程をさらに有するものであるコンピュータ可読媒体。システム図1Aは、低密度パリティ検査LDPC符号ベースのフラッシュメモリアクセスを使ったソリッドステートディスクSSDコントローラを含むSSDの一実施形態の詳細を一部選んで例示した図である。SSDコントローラ100は、1若しくはそれ以上の外部インターフェース110を介して、ホスト図示せずに通信可能に連結されている。種々の実施形態によれば、外部インターフェース110は、SATAインターフェース、SASインターフェース、PCIeインターフェース、ファイバーチャネルインターフェース、イーサネット登録商標インターフェース例えば、10ギガビットイーサネット登録商標、以上のうち任意のインターフェースの非標準バージョン、カスタムインターフェース、または記憶装置および/または通信装置および/またはコンピュータ装置を相互接続するため使用される他の任意タイプインターフェースのうち1若しくはそれ以上である。例えば、一部の実施形態では、SSDコントローラ100にSATAインターフェースおよびPCIeインターフェースが含まれる。さらに、SSDコントローラ100は、1若しくはそれ以上の装置インターフェース190を介して、1若しくはそれ以上の記憶装置、例えばフラッシュ装置192を含む不揮発性メモリ199と通信可能に連結されている。種々の実施形態によれば、外部インターフェース190は、非同期インターフェース、同期インターフェース、DDR同期インターフェース、ONFI2.2またはONFI3.0互換インターフェースなどのONFI互換インターフェース、トグルモード互換フラッシュインターフェース、以上のうち任意のインターフェースの非標準バージョン、カスタムインターフェース、または記憶装置に接続するため使用される他の任意タイプインターフェースのうち1若しくはそれ以上である。フラッシュ装置192は、一部の実施形態において、1若しくはそれ以上の個々のフラッシュダイ194を有する。フラッシュ装置192の特定の1タイプによれば、特定のフラッシュ装置192内の複数のフラッシュダイ194は、任意選択的および/または選択的に、並列アクセス可能である。フラッシュ装置192は、SSDコントローラ100に通信可能に連結できる記憶装置の単なる1タイプを表したものである。種々の実施形態では、任意タイプの記憶装置、例えばSLCNAND型フラッシュメモリ、MLCNAND型フラッシュメモリ、NOR型フラッシュメモリ、読み出し専用メモリ、静的ランダムアクセスメモリ、動的ランダムアクセスメモリ、強磁性メモリ、相変化メモリ、レーストラックメモリ、あるいは他の任意タイプのメモリ装置または記憶媒体を使用できる。種々の実施形態によれば、装置インターフェース190は、バスごとに1若しくはそれ以上のフラッシュ装置192を伴った1若しくはそれ以上のバス、バスごとに1若しくはそれ以上のフラッシュ装置192を伴った1若しくはそれ以上のバスグループのうち1グループ内のバスが全般的に並列アクセスされるもの、または装置インターフェース192上の他の任意のフラッシュ装置190構成として構成される。引き続き図1Aにおいて、SSDコントローラ100は、1若しくはそれ以上のモジュール、例えばホストインターフェース111、データ処理121、バッファ131、マップ141、リサイクラ151、ECC161、装置インターフェース論理191、およびCPU171を有する。図1Aに例示したこれらの具体的なモジュールおよび相互接続は、単なる一実施形態を表したものであり、これらモジュールのほか図示していない追加モジュールの一部または全部の構成および相互接続も多数考えられる。第1の例では、一部の実施形態において、2若しくはそれ以上のホストインターフェース111がデュアルポーティングを提供する。第2の例では、一部の実施形態において、データ処理121および/またはECC161がバッファ131と組み合わされる。第3の例では、一部の実施形態において、ホストインターフェース111がバッファ131に直結され、バッファ131に格納されたデータをデータ処理121が任意選択的および/または選択的に操作する。第4の例では、一部の実施形態において、装置インターフェース論理191がバッファ131に直結され、バッファ131に格納されたデータをECC161が任意選択的および/または選択的に操作する。ホストインターフェース111は、外部インターフェース110経由でコマンドおよび/またはデータを送受信し、一部の実施形態では、タグ追跡113により個々のコマンドの進捗状況を追跡する。例えば、一部の実施形態において、ホストインターフェース111はSATAプロトコルと互換性があり、NCQコマンドを使って最高32まで保留中コマンドを有することができ、その各々が0~31の数で表される一意のタグを伴う。一部の実施形態において、タグ追跡113は、外部インターフェース110経由で受信されたコマンドに関する外部タグを、SSDコントローラ100による処理中、前記コマンドの追跡に使用される内部タグに関連付けることができる。種々の実施形態によれば、データ処理121は、任意選択的および/または選択的に、バッファ131および外部インターフェース110間で送信されるデータの一部または全部を処理し、かつ、データ処理121は、任意選択的および/または選択的に、バッファ131に格納されたデータを処理し、あるいは、データ処理121は、これらデータ処理のいずれか一方を行う。一部の実施形態において、データ処理121は、1若しくはそれ以上のエンジン123を使って、暗号化、解読、圧縮、展開、フォーマット、リフォーマット、トランスコード、および他の任意のデータ処理および/または操作タスクのうち1若しくはそれ以上を実行する。バッファ131は、外部インターフェース110と装置インターフェース190との間で送信されるデータを格納する。また、一部の実施形態において、バッファ131は、フラッシュ装置192の管理用にSSDコントローラ100が使用するシステムデータ、例えばマップテーブルの一部または全部も格納する。種々の実施形態において、バッファ131は、データの一時記憶に使用されるメモリ137、バッファ131に出入りするデータの移動を制御するため使用されるDMA133、より高レベルの誤り訂正機能、例えば複数のフラッシュ装置192および/またはフラッシュダイ194にわたり実装されるRAIDを提供する上で使用されるECC-X135、および他のデータ移動および/または操作機能のうち、1若しくはそれ以上を有する。種々の実施形態によれば、ECC161は、任意選択的および/または選択的に、バッファ131および装置インターフェース190間で送信されるデータの一部または全部を処理し、かつ、ECC161は、任意選択的および/または選択的に、バッファ131に格納されたデータを処理し、あるいは、ECC161は、これらデータ処理のいずれか一方を行う。一部の実施形態では、ECC161は、CRC符号、ハミング符号、RS符号、BCH符号、LDPC符号、ビタビ符号、トレリス符号、硬判定符号、軟判定符号、消失ベースの符号、任意の誤り検出および/または訂正符号、および以上の任意の組み合わせのうち1若しくはそれ以上を実施する。一部の実施形態では、硬判定、軟判定、および消失判定ベースのデコーダ169で概念的に例示したように、1若しくはそれ以上のデコーダ例えば、LDPCデコーダがECC161に含まれる。装置インターフェース論理191は、装置インターフェース190を介してフラッシュ装置192を制御する。装置インターフェース論理191は、フラッシュ装置192のプロトコルに基づき、フラッシュ装置192とデータを送受信できる。装置インターフェース論理191には、装置インターフェース190を介してフラッシュ装置192の制御を選択的に順序付けするスケジューリング193が含まれる。例えば一部の実施形態において、スケジューリング193は、フラッシュ装置192の操作をキューでき、利用可能な個々のフラッシュ装置192またはフラッシュダイ194の操作を選択的に送信することができる。マップ141は、外部インターフェース110で使用されるデータアドレス指定と装置インターフェース190で使用されるデータアドレス指定との間の変換を行うことができる。例えば、一部の実施形態において、外部インターフェース110で使用されるLBAは、1若しくはそれ以上のフラッシュダイ194をターゲットとしたブロックアドレスおよび/またはページアドレスに、マップ141によって変換される。一部の実施形態において、マップ141の粒度は固定され、例えば、まず外部インターフェース110で使用される固定サイズの論理ブロックがマッピングされ、次に、装置インターフェース190で使用される固定サイズのブロックがマッピングされる。他の実施形態では、マップ141の粒度が変更可能であり、外部インターフェース110または装置インターフェース190で使用されるすべてのブロックが必ずしも同じサイズであるとは限らない。一部の実施形態では、マップ141が、テーブル143を使って、外部インターフェース110で使用されるアドレスと、装置インターフェース190で使用されるデータアドレス指定との間の変換を実行および/またはルックアップする。種々の実施形態によれば、テーブル143は、1レベルのマップ、2レベルのマップ、複数レベルのマップ、マップキャッシュ、圧縮されたマップ、1つのアドレス空間から別のアドレス空間への任意タイプのマッピング、および以上の任意の組み合わせのうち1若しくはそれ以上である。種々の実施形態によれば、テーブル143は、静的ランダムアクセスメモリ、動的ランダムアクセスメモリ、不揮発性メモリ例えば、フラッシュメモリ、キャッシュメモリ、オンチップメモリ、オフチップメモリ、および以上の任意の組み合わせのうち1若しくはそれ以上を含む。一部の実施形態では、リサイクラ151がガベージコレクションを行う。例えば、一部の実施形態では、消去して再び書き込み可能にしなければならないブロックがフラッシュ装置192に含まれる。リサイクラ151は、フラッシュ装置192のどの部分が活発に使用されているかを、例えばマップ141が維持するマップをスキャンして決定し、フラッシュ装置192で使用されていない部分を消去して書き込み可能にすることができる。さらに別の実施形態において、リサイクラ151は、フラッシュ装置192内に格納されたデータを移動させることにより、フラッシュ装置192で連続して書き込み可能な部分を増やすことができる。CPU171は、SSDコントローラ100の種々の部分を制御する。CPU171には、CPUコア172が含まれる。CPUコア172は、種々の実施形態によれば、1若しくはそれ以上のシングルコアまたはマルチコアのプロセッサである。CPUコア172内の個々のプロセッサコアは、一部の実施形態において、マルチスレッド式である。CPUコア172には、命令および/またはデータキャッシュおよび/またはメモリが含まれる。例えば、前記命令メモリには、CPUコア172がソフトウェア場合により、ファームウェアと呼ばれるを実行してSSDコントローラ100を制御できるようにする命令が含まれる。一部の実施形態では、CPUコア172により実行されるファームウェアの一部または全部が、フラッシュ装置192に格納される。種々の実施形態において、CPU171は、さらに、外部インターフェース110経由で受信されたコマンドを当該コマンドの進行中に追跡および制御するコマンド管理173と、バッファ131の割り当ておよび使用を制御するバッファ管理175と、マップ141を制御する変換管理177と、データアドレス指定の一貫性を制御し外部データアクセスおよびリサイクルデータアクセス間などの競合を回避するコヒーレンシ管理179と、装置インターフェース論理191を制御する装置管理181と、任意選択で他の管理ユニットとを含む。種々の実施形態によれば、CPU171により実行される前記管理機能の一部または全部が、ハードウェア、ソフトウェア例えばCPUコア172で、または外部インターフェース110経由で接続されたホストで実行されるソフトウェア、またはハードウェアとソフトウェアの任意の組み合わせにより制御および/または管理され、あるいは、CPU171により実行される前記管理機能でこれらに制御および/または管理されるものは、まったくない。一部の実施形態において、CPU171は、他の管理タスク、例えば性能統計量を収集および/または報告する工程と、SMARTを実施する工程と、電源シーケンスを制御する工程と、電力消費量を制御および/または監視および/または調整する工程と、電源障害に対処する工程と、クロックレートを制御および/または監視および/または調整する工程と、他の管理タスクとのうち1若しくはそれ以上を実行することができる。種々の実施形態は、SSDコントローラ100と同様なコンピューティングホストフラッシュメモリコントローラを有し、そのコントローラは、ホストインターフェース111および/または外部インターフェース110の適合などにより種々のコンピューティングホストと動作互換性がある。前記種々のコンピューティングホストとしては、コンピュータ、ワークステーションコンピュータ、サーバーコンピュータ、ストレージサーバー、PC、ラップトップコンピュータ、ノートブックコンピュータ、ネットブックコンピュータ、PDA、メディアプレーヤー、メディアレコーダー、デジタルカメラ、携帯電話ハンドセット、コードレスホンハンドセット、および電子ゲームのうちの1つ、または任意の組み合わせなどがある。図1Bは、図1AのSSDを含むシステムの一実施形態の詳細を一部選んで例示したものである。SSD101には、装置インターフェース190を介して不揮発性メモリ199に連結されたSSDコントローラ100が含まれる。このSSDは、外部インターフェース110を介してホスト102に連結されている。図1Cは、図1AのSSDを含むシステムの一実施形態の詳細を一部選んで例示したものである。図1Bのように、SSD101には、装置インターフェース190を介して不揮発性メモリ199に連結されたSSDコントローラ100が含まれる。当該SSDは、外部インターフェース110経由でホスト102に連結されており、前記外部インターフェース110は、中間コントローラ103、次いで中間インターフェース104を介してホスト102に連結されている。種々の実施形態において、SSDコントローラ100は、他のコントローラの1若しくはそれ以上の中間レベル、例えばRAIDコントローラを介して前記ホストに連結される。種々の実施形態では、SSDコントローラおよび/またはコンピューティングホストコントローラを1若しくはそれ以上の不揮発性メモリと組み合わせたものが、不揮発性記憶構成要素、例えばUSB記憶構成要素、CF記憶構成要素、MMC記憶構成要素、SD記憶構成要素、メモリースティック記憶構成要素、およびxD記憶構成要素として実装される。コマンド管理173の抽象的なレベルにおいて、読み出しコマンドは1若しくはそれ以上の読み出し工程を開始し、不揮発性メモリ199から情報を読み出す。それより低いレベルのSLCおよびMLC文脈において用語読み出しとは、単一の読み出し電圧を有するセルレベルの読み出しをいう。一部の実施形態において、フラッシュメモリは、当該フラッシュメモリ外部からの明示的な制御なしで、例えば、異なる電圧での読み出しが当該フラッシュメモリ内に隠された状態で、複数セルレベルの読み出しを異なる読み出し電圧にてすべて同じ指定読み出しアドレスで実行する。他の実施形態では、前記フラッシュメモリの外部にあり装置管理181レベルで動作する制御エージェントにより、複数セルレベルでの読み出しが異なる読み出し電圧で行われるよう明示的に指示が行われる。種々の実施形態において、前記複数セルレベルの読み出しは、SLCおよび/またはMLCセルについて軟判定および/または消失判定情報を得るための、かつ、MLCセルについて硬判定情報を得るための例えば、MLCセルごとに2ビットの読み出しを3つ、付加的および/または任意選択的な読み出しであり、あるいはこれらの任意の組み合わせのための付加的および/または任意選択的な読み出しである。明示的に修飾された場合を除き、読み出し電圧の制御、設定、または調整とは、1若しくはそれ以上の実際の読み出し電圧レベルまたは複数の実際の読み出し電圧レベルのシーケンス選択肢を表す1若しくはそれ以上の電圧指定子などにより、直接または間接に読み出し電圧を制御または設定することを広義にいう。種々の実施形態では、前記電圧指定子を提供する制御エージェントが実際の読み出し電圧レベルに関する知識を有するが、他の種々の実施形態において、制御エージェントは実際の読み出し電圧レベルに関する知識を有さない。用語読み出し電圧および検出電圧は同義的に使用される。SLC操作フラッシュメモリからの硬判定情報例えば、格納されたビットごとに1ビットだけを入力として使用する一部の文字ベースRSまたはBCHデコーダと異なり、一部のLDPCデコーダは、軟情報を使って誤り訂正の改善を可能にすることができる。これを受け、誤り訂正性能を高めるよう、軟判定情報例えば、格納されたビットごとに1を超える複数のビットがフラッシュメモリから読み出される。SLCは、フラッシュメモリからの硬判定または軟判定情報の取得方法を示す一例として使用されている。この技術は、MLCにも同様に適用される。フラッシュメモリから硬判定情報を得るには、図2Aに例示するように、プログラムされた電圧t0で1回だけ読み出しが行われる読み出し閾値電圧290。フラッシュメモリから2ビットの軟判定情報を得るには、図2Bに例示するように、3つの異なる電圧t-1、t0、およびt1で3回の読み出しが行われるそれぞれ読み出し閾値電圧292、読み出し閾値電圧290、読み出し閾値電圧291。前記フラッシュメモリは、読み出し用の電圧を設定する能力を提供する。前記軟判定情報を得るには、各々の電圧を伴う複数の読み出しが使用される。一部の実施形態および/または使用シナリオでは、軟判定情報を読み出すとフラッシュメモリのアクセス時間が増大する例えば、図2Aおよび図2Bを参照して説明したように3倍。本明細書で説明する技術では、一部の実施形態および/または使用シナリオにおいて、アクセス効率、電力、および待ち時間のうち1若しくはそれ以上を改善することができる。一部の実施形態および/または使用シナリオにおいて、消失ベースのLDPCデコーダは、硬判定情報および消失情報が提供された場合例えば不確実性が高く、ビットが決定されない場合、硬判定デコーダの性能を上回る。電圧t′-1およびt′1の2つの読み出し図2Cのように、読み出し閾値電圧294および読み出し閾値電圧293は、格納された1ビットあたり1.5ビットに相当する情報を提供するため実行される。図2Cでは、読み出しに使用されるこれら2つの電圧それぞれ破線で表されているは、概念的に3つの範囲を表している。外側の範囲は、それぞれ第1の論理状態および第2の論理状態に対応している例えば、それぞれゼロおよび1つ、またはその逆、その特定の割り当ては、システム設計の制約または設計の選択肢により決定される。内側の範囲は消失に対応している誤り符号化の概念、ここではこの範囲のデータ値が誤りであると推定されることを意味する。一部の実施形態および/または使用シナリオにおいて、前記消失ベースのLDPCの誤り訂正性能は、3回の読み出しに基づいた2ビット軟判定LDPC図2Bと同程度、またはそれより優れたものとなる。一部の場合には、例えば、2ビット軟判定LDPC復号化が3回読み出しを行うのに対し、前記消失ベースのLDPC復号化は2回の読み出しに基づくため、アクセススピードおよび電力消費量は3分の1改善され、待ち時間は3分の1短縮される。種々の実施形態では、硬判定LDPCデコーダ例えば、図1Aの硬判定、軟判定、および消失判定ベースのデコーダ169の全部または任意部分が、硬判定情報例えば、図2Aに関連したものを処理する。種々の実施形態では、軟判定LDPCデコーダ例えば、図1Aの硬判定、軟判定、および消失判定ベースのデコーダ169の全部または任意部分が、軟判定情報例えば、図2Bに関連したものを処理する。種々の実施形態では、消失判定LDPCデコーダ例えば、図1Aの硬判定、軟判定、および消失判定ベースのデコーダ169の全部または任意部分が、消失判定情報例えば、図2Cに関連したものを処理する。図3は、種々の技術、例えば種々の符号化率8/9符号の誤り訂正性能を例示したものである。この図の凡例において、fixptとは、fixedpoint固定小数点を意味する。凡例4KBLDPC,fixpt1bは、1回の読み出し技術例えば、図2Aで示したものに対応する。凡例4KBLDPC,fixpterasure1.5bは、2回の読み出し技術例えば、図2Cで示したものに対応する。凡例4KBLDPC,fixpt2bは、3回の読み出し技術例えば、図2Bで示したものに対応する。凡例4KBLDPC,fixpt3bおよび4KBLDPC,fixpt4bは、それぞれ7回および15回の読み出し技術に対応する。LDPCデコーダ例えば、図3に例示した4KBLDPC符号に基づくものを有するSSDを伴った一部の実施形態は、以下のように動作する。1.図4Aに例示するように、生BERが所定のレベルより低い例えば、3×10-3フラッシュ装置の場合a.SSDは、1ビット読み出し図2Aの1回読み出しを使って硬判定LDPC復号化硬判定LDPC復号化402Aを開始する。b.硬判定LDPC復号化で訂正不可能な誤り誤り404Aがあった場合誤り403AY、SSDは、2回の追加読み出しによる軟判定情報ビットを使って消失判定LDPC復号化を実行し追加読み出し404Aおよび消失判定LDPC復号化405A、格納されたビットあたり1.5ビット相当を提供する図2Cのように。c.訂正不可能な誤差が比較的少ない場合、平均的なスピードは、硬判定デコーダに比較的近くなる。2.図4Bに例示したように、一部の場合例えば、技術のスケールダウンと密度向上に伴い、フラッシュ装置の生BERは、所定レベルより高く例えば、7×10-3、別の所定レベルより低くなる例えば、4×10-3。a.SSDは、1.5ビット読み出し図2Cの2回読み出しを使って消失ベースのLDPC復号化を開始する。これにより、一部の場合、前記消失ベースのLDPC復号化性能は、2ビット入力軟デコーダ図2Bの3回読み出しと図2Cの2回読み出しとの関係より高速になり、誤り訂正性能は、同程度かそれより改善される。硬判定LDPC復号化例えば、硬判定LDPC復号化404Bを使用するか、消失ベースのLDPC復号化例えば、消失ベースのLDPC復号化403Bを使用するかに関する判定例えば、消失判定/硬判定LDPC402Bは、例えば、SSDにインストールされたフラッシュメモリのタイプ例えば、SLCに対しMLC、環境条件、動作スピード、および/または他の要因に基づく。3.図4Cに例示するように、デコーダタイプの動的切り替え例えば、動的に切り替え403C、例えば硬判定例えば、硬判定LDPC復号化404Cと、消失ベースの判定例えば、消失判定復号化405Cと、軟判定例えば、軟判定復号化406Cとの間での動的切り替えは、種々の実施形態によれば、種々の基準基準402Cにより行われる。この基準としては、プログラムサイクルまたは消去サイクルの数、読み出しディスターブ同じおよび/または隣接しあうページまたはブロックの読み出し数、書き込みディスターブ、以前の誤りを含まない読み出しの率および/または回数、以前の訂正可能な誤りの率および/または回数、以前の訂正不可能な誤りの率および/または回数、および/または他の因子がある。率および/または回数は、一部の実施形態において、硬判定、軟判定、および消失判定ベースの復号化の各種文脈で発生するものとしてさらに区別される。回数は、一部の実施形態において、特定の間隔、例えば装置製造以降、前回の装置電源投入以降、または事前定義された他の任意のイベント以降について定義される。判定は、ブロックごとに、読み出し中のブロックに伴う履歴に基づき、そのブロック内のページが硬判定LDPC復号化で1回読み出されたか図2Aのように、または消失ベースのLDPC復号化で2回読み出されたか図2Cのようにについて行われる。種々の実施形態において、前記判定および前記履歴は、ページ単位または他の任意の単位で行われ、前記判定は随時行われ、前記判定は、硬判定ベースと消失ベースと他の変形形態との間で交互に切り替えられる。一部の実施形態では、硬判定LDPCが使用されて訂正不可能な誤りが検出されると、当該ページまたはブロック、あるいは使用中の任意単位が再度1若しくはそれ以上の回数読み出され、別の技術例えば、図2Cの消失ベースのLDPCで訂正が試行される。一部の実施形態では、図2Aのように硬判定復号化が行われる。他の一部の実施形態では、図2Aのt0電圧が、図2Cのt′-1またはt′1のどちらか一方に近づくよう左右に調整される。この調整により硬判定誤り率は若干増大する1か0かの判定にバイアスがかかるが、これと二律背反的に、消失情報を得るための第2の読み出し、および/または消失ベースの符号を使ったもう1つの追加読み出しを、消去されたビットを決定するため任意選択で何らかのバイアスをかけて、実行する手間を省くことができる。一部の実施形態において、前記電圧および/またはその調整量を調整すべきかどうかの判定は、上述のように動的に行われる。さらに、前記第1の読み出しのバイアス方向および/またはバイアスの大きさは、種々の実施形態によれば、複数の基準のうち1若しくはそれ以上に基づいて決定される。その基準は、データにおける1または0の優位性、特定の装置タイプに関する知識、および特定の装置タイプがセル内で電荷を獲得する可能性と失う可能性のどちらが高いかを含む。前記基準は、さらに、読み出し中の特定の装置および/または特定のブロックまたはページの以前の履歴に関する知識、例えばそれまでの動作操作タイプ一部の場合、読み出しディスターブは特定の方向にセルをドリフトさせる傾向がある一方、書き込みは付近のセルに逆に作用する傾向があるため、以前の誤り履歴誤りが1→0であったか、0→1であったか、および他の因子を含む。一部の実施形態では、硬判定情報を取得するため行われる第1の読み出し図2Aの結果を入力として使ってもう1つの追加読み出し情報図2Cを得るための第2の読み出し用電圧が制御される。前記第1の読み出しの結果は装置、例えばページバッファに保存され、または前記第2の読み出しが行われる場合、前記装置に返される。一部の実施形態において、前記第2の読み出し用電圧は、前回の読み出しで1が返された場合はt′1に、前回の読み出しで0が返された場合はt′-1に、設定可能セルごとにである。もう1つの追加読み出しは、付加的な0.5ビットの情報を決定するよう行われる。例えば、所与のセルに対する第1の読み出しで1が返された場合、このセルは0ではないため、1とeとの間のあいまいさを排除することのみ必要である。一部の実施形態では、前記第1の読み出しで返された0の数と1の数とを計数比較することにより、例えば特定のページに含まれるセル内の電荷がどちら側にドリフトしたか、また0と1の数が期待される範囲外であるかに関する決定に使用されるバイアスが提供されて、追加読み出しを行うための読み出し電圧が適宜調整される。例えば、フラッシュメモリに書き込まれた全データが暗号化される一実施形態では、ページサイズが大きいことを考慮すると、0および1の数のバランスはおよそ均等である。期待される範囲外へのずれは、特定のページで電荷のドリフトが生じていることを示すため、一部の実施形態では、図2Cの読み出し電圧を調整して補正を行う。一部のフラッシュ装置では電荷ドリフトに複数の原因があり、所与のページが0へ向かって若しくは1へ向かってドリフトしたかを事前に知ることはできない。一部の実施形態は、フラッシュメモリに格納されたデータは暗号化され、またはスクランブルがかけられ、0および1が公称50対50若干の統計的変動が伴うまたは他の何らかの既知のバランスになるよう、効果的にランダム化される。一部の実施形態では、消失ベースの復号化が失敗すると、さらに軟判定復号化が行われる。例えば、4ビット軟判定情報を決定するには付加的な読み出しが行われ、4ビットの固定小数点軟判定LDPCデコーダが使用される。MLC操作図5Aは、2ビット/セルの各セルに2ビット情報を格納するMLCを7回読み出して読み出し507A~507G情報を取得する一実施形態の詳細を一部選んで例示したものであり、図5Bは、2ビット/セルのMLCを5回読み出して読み出し505A~505E消失判定情報を取得する一実施形態の詳細を一部選んで例示したものである。2ビット/セルMLC技術を使用する一部の実施形態には、下側ページ左半分または右半分および上側ページ各半分における左側の4分の1または右側の4分の1がある。下半分のページからの情報取得は、SLCについて説明したように行われる本明細書のSLC操作の項を参照。上側ページからの情報取得には、追加読み出しを使用する例えば、図5Aおよび5Bで例示したように。一部の実施形態では、上側ページからの硬判定情報取得に3回の読み出しを行い、そのうち第1の読み出しでは、どちらの半ページかを決定し、第2の読み出しでは、上半分のどちらの4分の1か左側の4分の1または右側の4分の1を決定し、第3の読み出しでは、下半分のどちらの4分の1か左側の4分の1または右側の4分の1を決定する。一部のMLC実施形態では、すべてのセルが共通の読み出し電圧を有し、下側ページにゼロを格納するセルと1を格納するセルとがあることから、上側ページから情報を取得する工程は、下側ページの値に基づいて値を決定するため各半分で電圧を設定する工程を含む。変形形態種々の実施形態では、消失ベースの復号化で使用できる種々の符号、例えばLDPC符号、RS符号、およびBCH符号が使用される。一部の実施形態において、前記硬判定符号および前記消失ベースの符号は異なる。種々の実施形態では、種々の単位、例えばフラッシュメモリページ、その一部固定サイズまたは可変サイズの、任意の複数ページページの整数倍または非整数倍、固定サイズ、および可変サイズ、および他の変形形態にわたり、ECCを行う。例えば、可変サイズの符号は、パンクチャを行ってその符号を短くすることにより実現できる。実施技術例一部の実施形態において、コンピューティングホストフラッシュメモリコントローラまたはSSDコントローラ例えば、図1AのSSDコントローラ100と、プロセッサ、マイクロプロセッサ、システムオンチップ、特定用途向け集積回路、ハードウェアアクセラレータ、または上記動作の全部または一部を提供する他の回路の諸部分とにより実行される動作の全部または一部の種々の組み合わせは、コンピュータシステムによる処理と互換性のある仕様で指定される。前記指定は、種々の記述、例えばハードウェア記述言語、回路記述、ネットリスト記述、マスク記述、レイアウト記述による。記述例としては、Verilog、VHDL、SPICE、SPICEの変形形態例えば、IBIS、LEF、DEF、GDS-II、OASIS、または他の記述がある。種々の実施形態では、前記処理として、1若しくはそれ以上の集積回路への搭載に適した論理および/または回路を生成、検証、または指定するための解釈、コンパイル、シミュレーション、および合成の任意の組み合わせが含まれる。各集積回路は、種々の実施形態によれば、種々の技術に基づいて設計可能および/または製造可能である。それらの技術としては、プログラマブル技術例えば、フィールドプログラマブルまたはマスクプログラマブルゲートアレイ集積回路、セミカスタム技術例えば、全体的または部分的にセルベースの集積回路、フルカスタム技術例えば、実質的に特定用途向けの集積回路、これらの任意の組み合わせ、または集積回路の設計および/または製造に適合した他の任意技術などがある。一部の実施形態において、命令セットを内部に格納して有するコンピュータ可読媒体による上記動作の全部または一部の各種組み合わせは、1若しくはそれ以上のプログラム命令の実行および/または解釈により、1若しくはそれ以上のソースおよび/またはスクリプト言語ステートメントの解釈および/またはコンパイルにより、あるいはプログラミングおよび/またはスクリプト言語ステートメントで表現された情報をコンパイル、変換、および/または解釈して生成されたバイナリ命令の実行により、実施される。前記ステートメントは、いかなる標準プログラミング言語またはスクリプト言語とも互換性がある例えば、C、C、Fortran、Pascal、Ada、Java登録商標、VBscript、およびShell。前記プログラム命令、前記言語ステートメント、またはバイナリ命令のうち1若しくはそれ以上は、任意選択で、1若しくはそれ以上のコンピュータ可読記憶媒体要素に格納される。種々の実施形態において、前記プログラム命令の一部、全部、または種々の部分は、1若しくはそれ以上の関数、ルーチン、サブルーチン、インラインルーチン、プロシージャ、マクロ、またはその部分として実現される。結論上記説明では一定の選択を行っているが、これは単に文章と図面を作成するための便宜的なもので、別段の断りがない限り、これらの選択自体が、上記実施形態の構造または動作に関する追加情報を表現していると解釈すべきではない。前記選択の例としては、図の参照番号に使用される指定の具体的な構成または割り当て、ならびに前記実施形態の特徴および要素を識別および参照するため使用した前記要素識別子の具体的な構成または割り当て例えば、図中の引き出し線または参照番号などがある。表現を含むまたはが含まれるは、特に非限定的な範囲の論理セットを記述する抽象表現として解釈されるよう意図したものであり、明示的に内にという表現を伴わない限り、物理的収納を意味することを意図したものではない。以上の実施形態については、説明および理解の明瞭化を目的として一部詳しく説明したが、本発明は上記で提供した詳細事項に限定されるものではない。本発明には多くの実施形態がある。開示した実施形態は、例示的なものであって限定的なものではない。構造、構成、および使用については、前記説明と一貫し、また本発明に付与される特許の請求範囲内で多数の変形形態が可能であることが理解されるであろう。例えば、使用する相互接続および機能単位のビット幅、クロック速度、および技術のタイプは、各構成要素ブロックにおける種々の実施形態に応じて異なる。相互接続および論理に与えた名称は単に例示的なものであり、説明した概念を限定するものと解釈するべきではない。フローチャートの工程、アクション、および機能要素の順序および構成は、種々の実施形態に応じて異なる。また、特に別段の断りがない限り、指定した値範囲、使用した最大値および最小値、または他の特定の仕様例えば、フラッシュメモリ技術のタイプ、ならびにレジスタおよびバッファのエントリまたはステージの数などは、単に説明した実施形態のものであり、実施態様の技術は将来的な改善および変更にも適用されるものと予測されるため、本発明を限定するものと解釈すべきではない。種々の構成要素、サブシステム、動作操作、機能、ルーチン、サブルーチン、インラインルーチン、プロシージャ、マクロ、またはこれらの部分を実施するため説明した技術については、これらに代えて、当該技術分野で知られた機能的に等価の技術が使用できる。また、諸実施形態の多くの機能的態様は、ハードウェア一般に専用回路またはソフトウェアプログラムされたコントローラまたはプロセッサの何らかの態様によるで、実施形態に応じた設計上の制約と、処理高速化それまでハードウェアに含まれていた機能のソフトウェアへの移行を促すおよび集積密度向上それまでソフトウェアに含まれていた機能のハードウェアへの移行を促すという技術トレンドとの関数として、選択的に実現できることを理解すべきである。種々の実施形態における具体的な変形形態としては、パーティショニングの違い、フォームファクタおよびコンフィギュレーションの違い、使用するオペレーティングシステムおよび他のシステムソフトウェアの違い、使用するインターフェース規格、ネットワークプロトコル、または通信リンクの違いによる変形形態、ならびに本明細書で説明した概念の実施時、特定用途のユニークな工学および業務上の制約に応じて予測される他の変形形態などがあるが、これらに限定されるものではない。以上の実施形態は、説明した実施形態の多数の態様について最低限必要な実施態様よりはるかに多い詳細事項および環境的文脈を加え、説明したものである。当業者であれば、一部の実施形態では、本明細書に開示した構成要素または特徴を省略しても、残りの要素間の基本的な協動態様は変わらないことが理解できるであろう。したがって、開示した詳細事項の大部分については、説明した実施形態の種々の態様を実施実装する必要がないことを理解すべきである。前記残りの要素が先行技術と区別できる限り、省略された構成要素および特徴により本明細書で説明する概念が限定されることはない。設計におけるそのようないかなる変形形態も、説明した実施形態により開示した内容に対する実質的な変更とはならない。また、本明細書で説明した実施形態は他のコンピューティング用途およびネットワーキング用途に広い応用性を有し、説明した実施形態の特定の応用または産業に限定されないことを理解すべきである。このように、本発明は、本発明に付与される特許の請求範囲内で考えられるすべての変更修正形態および変形形態を含むものと解釈されるべきである。"