半導体装置であって、半導体基板と、前記半導体基板上の第1の領域に形成された半導体回路と、前記半導体基板上の第2の領域に形成された化合物半導体回路と、前記半導体回路の上部及び前記化合物半導体回路と対向する側面を含む前記第1の領域に形成された窒化シリコン膜と、前記半導体回路と前記化合物半導体回路とを電気的に接続する第一の電気配線部と、前記化合物半導体回路が形成された前記第2の領域の直上部において配線され、該直下の前記化合物半導体回路に対して磁束密度を増加させるための所定の形状を有する第2の電気配線部とを具えたことを特徴とする半導体装置。前記所定の形状を有する第2の電気配線部は、コ字型または馬蹄型の形状を有する金属配線からなることを特徴とする請求項1記載の半導体装置。前記第2の電気配線部と前記化合物半導体回路との間に、空間をさらに設けたことを特徴とする請求項1又は2記載の半導体装置。前記空間は、真空またはガスが封入された密閉された空間であることを特徴とする請求項3記載の半導体装置。前記半導体回路と前記化合物半導体回路とが、前記窒化シリコン膜に形成された孔を介して電気的に接続されていることを特徴とする請求項1ないし4のいずれかに記載の半導体装置。前記第2の電気配線部が、前記化合物半導体回路の上部1um以上20um以下の高さに形成されていることを特徴とする請求項1から5のいずれかに記載の半導体装置。前記第2の電気配線部は、Al、Cu、Auのいずれかを含むことを特徴とする請求項1から6のいずれか半導体装置。前記第2の電気配線部は、その厚みが1um以上20um以下、その幅が1um以上20um以下であることを特徴とする請求項1から7のいずれかに記載の半導体装置。前記半導体基板は、シリコン基板であることを特徴とする請求項1から8のいずれかに記載の半導体装置。前記半導体回路は、LSI回路であることを特徴とする請求項1から9のいずれかに記載の半導体装置。前記化合物半導体回路は、化合物半導体素子であることを特徴とする請求項1から10のいずれかに記載の半導体装置。前記化合物半導体素子は、ホール素子を含むことを特徴とする請求項11記載の半導体装置。半導体装置の製造方法であって、半導体基板上の第1の領域に半導体回路を形成し、該半導体回路を含む全領域に絶縁膜を塗布する工程と、前記半導体基板上の前記絶縁膜の一部を除去して、化合物半導体回路を形成するための第2の領域を形成する工程と、前記半導体回路の上部及び前記化合物半導体回路と対向する側面を含む前記第1の領域に窒化シリコン膜を形成する工程と、前記絶縁膜が除去された前記半導体基板上の前記第2の領域に、前記化合物半導体回路を形成する工程と、前記半導体回路と前記化合物半導体回路とを、第一の電気配線部により電気的に接続する工程と、前記化合物半導体回路が形成された前記第2の領域の直上部に、該直下の前記化合物半導体回路に対して磁束密度を増加させるための所定の形状を有する第2の電気配線部を形成する工程とを具えたことを特徴とする半導体装置の製造方法。前記所定の形状を有する第2の電気配線部は、コ字型または馬蹄型の形状を有する金属配線からなることを特徴とする請求項13記載の半導体装置の製造方法。前記第2の電気配線部と前記化合物半導体回路との間に空間を設けるステップをさらに具えたことを特徴とする請求項13又は14記載の半導体装置の製造方法。前記空間は、真空またはガスが封入された密閉された空間であることを特徴とする請求項15記載の半導体装置の製造方法。前記半導体基板は、シリコン基板であることを特徴とする請求項13から15のいずれかに記載の半導体装置の製造方法。前記半導体回路は、LSI回路であることを特徴とする請求項13から16のいずれかに記載の半導体装置の製造方法。前記化合物半導体回路は、化合物半導体素子であることを特徴とする請求項13から17のいずれかに記載の半導体装置の製造方法。前記化合物半導体素子は、ホール素子を含むことを特徴とする請求項18記載の半導体装置の製造方法。しかしながら、特許文献1に記載の構成では、組立て時に半導体チップをリードフレーム上配置する際の位置誤差が大きく、被検出電流が発する磁場が最も高密度に収集する場所に再現性良く正確に素子を配置することは難しい。そのため、製品毎に電流センサとしての電流検出感度がばらついてしまうという問題がある。また、シリコンホール素子とリードフレームとの距離も、シリコン基板厚が律速となっており、現行の裏面研磨技術でも基板厚は50um以下にすることは困難であり、磁場検出感度をこれ以上増加させることはできない。一方、化合物半導体ホール素子は、シリコンホール素子に比べて高い磁場検出感度を有してはいるが、現行技術では化合物半導体ホール素子と演算回路シリコンLSIの2チップ別々に製造し、これらを1つのPKG内で組み立てて使用している。そのため、シリコンホール素子を用いた電流センサよりも、製品サイズが大きくなってしまう欠点を有している。つまり、既存電流センサ製品においては、小型、高感度、高精度の3要素すべて満足する製品は実現できていない。本発明に係る半導体装置は、半導体基板と、半導体基板上の第1の領域に形成された半導体回路と、半導体基板上の第2の領域に形成された化合物半導体回路と、半導体回路の上部及び化合物半導体回路と対向する側面を含む前記第1の領域に形成された窒化シリコン膜と、半導体回路と化合物半導体回路とを電気的に接続する第一の電気配線部と、化合物半導体回路が形成された第2の領域の直上部において配線され、該直下の前記化合物半導体回路に対して磁束密度を増加させるための所定の形状を有する第2の電気配線部とを具えたことを特徴とする。所定の形状を有する第2の電気配線部は、コ字型または馬蹄型を呈した金属配線としてもよい。第2の電気配線部と化合物半導体回路との間に、空間をさらに設けてもよい。空間は、真空またはガスが封入された密閉された空間としてもよい。半導体回路と化合物半導体回路とが、窒化シリコン膜に形成された孔を介して電気的に接続してもよい。第2の電気配線部が、化合物半導体回路の上部1um以上20um以下の高さに形成してもよい。第2の電気配線部は、Al、Cu、Auのいずれかを含んでもよい。第2の電気配線部は、その厚みが1um以上20um以下、その幅が1um以上20um以下としてもよい。半導体基板は、シリコン基板としてもよい。半導体回路は、LSI回路としてもよい。化合物半導体回路は、化合物半導体素子としてもよい。化合物半導体素子は、ホール素子としてもよい。本発明に係る半導体装置の製造方法は、半導体基板上の第1の領域に半導体回路を形成し、該半導体回路を含む全領域に絶縁膜を塗布する工程と、半導体基板上の前記絶縁膜の一部を除去して、化合物半導体回路を形成するための第2の領域を形成する工程と、半導体回路の上部及び化合物半導体回路と対向する側面を含む前記第1の領域に窒化シリコン膜を形成する工程と、絶縁膜が除去された前記半導体基板上の第2の領域に、化合物半導体回路を形成する工程と、半導体回路と化合物半導体回路とを、第一の電気配線部により電気的に接続する工程と、化合物半導体回路が形成された第2の領域の直上部に、該直下の前記化合物半導体回路に対して磁束密度を増加させるための所定の形状を有する第2の電気配線部を形成する工程とを具えたことを特徴とする。本発明によれば、半導体回路LSI回路等と化合物半導体回路ホール素子を有する化合物半導体素子等とが形成された基板に、さらに、化合物半導体回路の直上に、該直下の化合物半導回路に対して磁束密度を増加させるための所定の形状の電気配線例えば、コ字型または馬蹄型の形状を呈した金属配線等を形成し、この配線に被検出電流を流すようにしたので、電流により発生する磁場を化合物半導体回路で集約して検出することができる小型で、高感度かつ高精度な電流センサを実現できる。第1の例装置構成本発明の第1の実施の形態を、図1ないし図3に基づいて説明する。図1および図2は、本発明に係る半導体装置の構成例を示す。半導体装置100は、半導体基板101と、半導体基板101上の第1の領域に形成された半導体回路113と、半導体基板101上の第2の領域に形成された化合物半導体回路102と、半導体回路113の上部及び化合物半導体回路102と対向する側面を含む第1の領域に形成された窒化シリコン膜107と、半導体回路113と化合物半導体回路102とを電気的に接続する第一の電気配線部109と、化合物半導回路102が形成された第2の領域の直上部において配線され、該直下の化合物半導回路102に対して磁束密度を増加させるための所定の形状を有する第2の電気配線部111とを備えて構成されている。製造方法図3は、半導体装置100の製造工程を示すフローチャートである。ステップS1では、半導体基板101上の第1の領域Aに半導体回路113を形成し、該半導体回路113を含む全領域に絶縁膜106を塗布する。ステップS2では、半導体基板101上の絶縁膜106の一部を除去して、化合物半導体回路102を形成するための第2の領域Bを形成する。ステップS3では、半導体回路113の上部及び化合物半導体回路102と対向する側面を含む第1の領域Aに窒化シリコン膜SiN107を形成する。ステップS4では、絶縁膜107が除去された半導体基板101上の第2の領域Bに、化合物半導体回路102を形成する。ステップS5では、半導体回路113と化合物半導体回路102とを、第一の電気配線部109により電気的に接続する。ステップS6では、化合物半導体回路102が形成された第2の領域Bの直上部に、該直下の化合物半導体回路102に対して磁束密度を増加させるための所定の形状を有する第2の電気配線部111を形成する。<具体例>以下、半導体装置100の製造方法を具体例を挙げて説明する。まず、図1に示すように、Si単結晶基板半導体基板101上の所望のエリア第1の領域Aに、シリコンLSI回路半導体回路113を最上層保護膜なしの状態で形成し、シリコンLSI回路113の全体をSiO2層絶縁膜106で覆うステップS1。この場合、シリコンLSI回路半導体回路113は、Si半導体デバイス回路104と、金属配線105とを含む構成とされている。次に、所望のエリア第2の領域Bにおける層間膜であるSiO2層106を除去し、該所望のエリアのSi単結晶基板101の基板表面のみを露出させるステップS2。次に、シリコンLSI回路113を保護する役目を担う窒化シリコンSiN膜107を、シリコンLSI回路113の上部及び側面を含むウエハ全面に形成するステップS3。そして、化合物半導体素子を形成するエリア第2の領域BのSiN膜107のみを除去してSi単結晶基板101の基板表面を露出させ、この露出しているSi単結晶基板101の基板表面を水素原子で終端せしめる。次に、その基板表面が露出したSi単結晶基板101をMBEMolecularBeamEpitaxy装置へと導入する。そして、化合物半導体構成物質を、Si単結晶基板101上に照射することにより、その露出していたSi単結晶基板101上に極めて良質の化合物半導体膜を直接形成する。さらに、Si単結晶基板101上に化合物半導体膜が直接形成されたエリア第2の領域Bにおいて、化合物半導体膜を所望の形状に加工して化合物半導体素子化合物半導体回路102を作成するステップS4。この場合、化合物半導体素子としては、特に、ホール素子を形作る。その後、化合物半導体素子の保護膜108を形成する。次に、図2に示すように、シリコンLSI回路113と化合物半導体素子102とを電気的に接続するためのコンタクト穴112を設け、このコンタクト穴112を通して、金属配線第一の電気配線部109を設けるステップS5。これにより、同一のSi単結晶基板101上においてシリコンLSI回路113と化合物半導体素子102とを同時に形成すると同時に、化合物半導体素子102とシリコンLSI113とを電気的に接続することができる。次に、化合物半導体素子102と金属配線109とを保護するために、SiO2膜またはSiN膜からなる層間膜110を形成する。さらに、この層間膜110の上部にUBMアンダーバンプメタル膜を形成した後、メッキ技術を用いてAlまたはCuまたはAuを主成分とする金属配線第2の電気配線部111を形成するステップS6。この金属配線111は、直下の化合物半導体素子102に対して磁束密度を増加させるための所定の形状を有する。例えば、図2に示すように、化合物半導体素子102であるホール素子の上部において、コ字型または馬蹄型を呈する形状とする。これにより、このAlまたはCuまたはAuを主成分とする金属配線111に電流が流れる際に発生する磁場が、コ字型または馬蹄型の形状により磁束密度が増加し、直下の化合物半導体ホール素子102が受感できる磁場強度を増加させる。本例では、コ字型または馬蹄型を呈する形状を有する金属配線111と、化合物半導体素子102であるホール素子との距離は、約7umであったが、この距離はLSI配線数によるLSI部の高さが律速となっている。従って、LSI部の積層回路配線数を低減することも可能であり、1umまで低減できれば、より好ましい。一方、シリコンLSI回路113内の積層配線数が増加すれば、コ字型または馬蹄型の金属配線111とホール素子102との距離が増加し、その結果、電流センサとしての検出感度とその精度が低下する傾向にあるが、最大20um程度の距離までに抑えることにより、現行技術における最も好ましい感度と検出精度は維持できる。以上の手順により、磁場検出する化合物半導体素子102と、被検出電流を流す一次導体としての金属配線111と、化合物半導体素子102から出力される信号を中継演算処理するシリコンLSI回路113とを同一の半導体チップ内に一体に構成することができる。その結果、小型で、高感度、かつ、高精度な電流センサ用半導体チップが形成可能となる。この半導体チップをプラスチックPKGで組み立てる際には、コ字型または馬蹄型を呈する金属配線111の末端を、ワーヤーボンディング技術によりAuワイヤー等を用いてパッケージの端子と電気的に接続する。この端子に被検出電流を通電させることにより、被検出電流が、化合物半導体素子102としてのホール素子の直上に設けられたコ字型または馬蹄型を呈する金属配線111を流れることにより、その電流量に比例した磁場が発生し、この直下に設けられたホール素子で、この磁場を検出することになる。さらに、コ字型または馬蹄型を呈する金属配線111と化合物半導体素子102であるホール素子との距離が近いため、極僅かな電流量の変化も精度良く検出することが可能となる。第2の例次に、本発明の第2の実施の形態を、図4に基づいて説明する。なお、前述した第1の例と同一部分については、その説明を省略し、同一符号を付す。図4は、半導体装置100の構成例を示す。本例では、第2の電気配線部としての金属配線111と、化合物半導体回路としての化合物半導体素子102であるホール素子との間に、空間114をさらに設けたことを特徴とする。以下、空間114の具体例について説明する。なお、半導体装置100の全体的な構成およびその製造方法は第1の例と同じであるため、ここでの説明は省略する。MEMSMicroElectroMechanicalSystems技術を用いて、コ字型または馬蹄型形状の金属配線111と化合物半導体素子102であるホール素子との間に、図4に示すような、高さが1um以上20um以下で、体積が1um3以上1000000um3以下の空間114を設ける。さらに、PCVDPlasmaChemicalVaporDeposition技術を用いて、空間114の上部にSiO2膜やSiN膜等の保護膜を形成することにより、金属配線111と化合物半導体素子102であるホール素子との間に設けた空間114を完全に密閉する。このようにして構成された空間114は、PCVD装置内でSiO2膜またはSiN膜形成時に密閉されることから、この空間114内は真空状態、または、保護形成時に用いた低圧のガスが封入された状態となっている。このようにコ字型または馬蹄型の金属配線111と化合物半導体素子102であるホール素子との間に密閉された空間114を設けることにより、この空間114が緩衝領域となって、外的な応力がホール素子に印加されることを小さくすることが可能となる。その結果、ホール素子の磁気検出感度の応力による変動を抑制でき、より高精度に磁場を検出することが可能となる。以上の手順により、空間114と、磁場検出する化合物半導体素子102であるホール素子と、被検出電流を流す一次導体である金属配線111と、化合物半導体素子102から出力される信号を中継演算処理するシリコンLSI回路113とを同一の半導体チップ内に一体に構成させることができ、これにより、小型で、高感度、かつ、一段と高精度な電流センサ用の半導体チップを形成することが可能となる。