"クロック数を計数してカウンタ値を出力し、リセット信号が入力されると計数したカウンタ値をリセットして計数を再開する計数手段と、デッドタイム値を記憶するデッドタイム値記憶手段と、開始設定値及び停止設定値が設定されると共に、停止信号及び開始信号を生成し、自身で生成した開始信号により立ち上がり、かつ自身で生成した停止信号により立ち下がるPWM信号を各々出力する複数のPWM信号出力手段と、を備えたPWM信号出力回路であって、前記複数のPWM信号出力手段の各々は、自身の停止設定値と前記カウンタ値とが一致した場合に、停止信号を生成し、先に立ち下がるPWM信号を出力するPWM信号出力手段を前段PWM信号出力手段、前記先に立ち下がるPWM信号の立ち下がりに続いて立ち下がるPWM信号を出力するPWM信号出力手段を後段PWM信号出力手段としたとき、後段PWM信号出力手段は、自身の開始設定値と前段PWM信号出力手段の停止設定値との差が、前記デッドタイム値より小さい場合には、前段PWM信号出力手段の停止設定値と前記デッドタイム値の和が前記カウンタ値と一致した場合に開始信号を生成し、前記差が前記デッドタイム値以上の場合には、自身の開始設定値と前記カウンタ値とが一致した場合に開始信号を生成し、前段PWM信号出力手段は、自身の開始設定値が前記デッドタイム値より小さい場合には、前記デッドタイム値と前記カウンタ値とが一致した場合に開始信号を生成し、自身の開始設定値が前記デッドタイム値以上の場合には、自身の開始設定値と前記カウンタ値とが一致した場合に開始信号を生成する、PWM信号出力回路。前記複数のPWM信号出力手段は、第1の開始設定値及び第1の停止設定値が設定されると共に、第1の停止信号及び第1の開始信号を生成し、第1の開始信号により立ち上がり、かつ第1の停止信号により立ち下がるPWM信号を出力する第1のPWM信号出力手段と、第2の開始設定値及び第2の停止設定値が設定されると共に、第2の停止信号及び第2の開始信号を生成し、第2の開始信号により立ち上がり、かつ第2の停止信号により立ち下がるPWM信号を出力する第2のPWM信号出力手段と、により構成され、前記第1のPWM信号出力手段は、第1の停止設定値と前記カウンタ値とが一致した場合に、第1の停止信号を生成し、前記第2のPWM信号出力手段は、第2の停止設定値と前記カウンタ値とが一致した場合に、第2の停止信号を生成し、先に立ち下がるPWM信号を出力するPWM信号出力手段を第2のPWM信号出力手段、前記先に立ち下がるPWM信号の立ち下がりに続いて立ち下がるPWM信号を出力するPWM信号出力手段を第1のPWM信号出力手段としたとき、第1のPWM信号出力手段は、第1の開始設定値と第2の停止設定値との差が、前記デッドタイム値より小さい場合には、第2の停止設定値と前記デッドタイム値の和が前記カウンタ値と一致した場合に第1の開始信号を生成し、前記差が前記デッドタイム値以上の場合には、第1の開始設定値と前記カウンタ値とが一致した場合に、第1の開始信号を生成し、第2のPWM信号出力手段は、第2の開始設定値が前記デッドタイム値より小さい場合には、前記デッドタイム値と前記カウンタ値とが一致した場合に第2の開始信号を生成し、第2の開始設定値が前記デッドタイム値以上の場合には、第2の開始設定値と前記カウンタ値とが一致した場合に第2の開始信号を生成する、請求項1記載のPWM信号出力回路。前記複数のPWM信号出力手段は、第1の開始設定値及び第1の停止設定値が設定されると共に、第1の停止信号及び第1の開始信号を生成し、第1の開始信号により立ち上がり、かつ第1の停止信号により立ち下がるPWM信号を出力する第1のPWM信号出力手段と、第2の開始設定値及び第2の停止設定値が設定されると共に、第2の停止信号及び第2の開始信号を生成し、第2の開始信号により立ち上がり、かつ第2の停止信号により立ち下がるPWM信号を出力する第2のPWM信号出力手段と、第3の開始設定値及び第3の停止設定値が設定されると共に、第3の停止信号及び第3の開始信号を生成し、第3の開始信号により立ち上がり、かつ第3の停止信号により立ち下がるPWM信号を出力する第3のPWM信号出力手段と、により構成され、前記第1のPWM信号出力手段は、第1の停止設定値と前記カウンタ値とが一致した場合に、第1の停止信号を生成し、前記第2のPWM信号出力手段は、第2の停止設定値と前記カウンタ値とが一致した場合に、第2の停止信号を生成し、前記第3のPWM信号出力手段は、第3の停止設定値と前記カウンタ値とが一致した場合に、第3の停止信号を生成し、最初に立ち下がるPWM信号を出力するPWM信号出力手段を第3のPWM信号出力手段、前記第3のPWM信号出力手段が出力するPWM信号の立ち下がりに続いて立ち下がるPWM信号を出力するPWM信号出力手段を第2のPWM信号出力手段、前記第2のPWM信号出力手段が出力するPWM信号の立ち下がりに続いて立ち下がるPWM信号を出力するPWM信号出力手段を第1のPWM信号出力手段としたとき、第1のPWM信号出力手段は、第1の開始設定値と第2の停止設定値との差が、前記デッドタイム値より小さい場合には、第2の停止設定値と前記デッドタイム値の和が前記カウンタ値と一致した場合に第1の開始信号を生成し、前記差が前記デッドタイム値以上の場合には、第1の開始設定値と前記カウンタ値とが一致した場合に、第1の開始信号を生成し、第2のPWM信号出力手段は、第2の開始設定値と第3の停止設定値との差が、前記デッドタイム値より小さい場合には、第3の停止設定値と前記デッドタイム値の和が前記カウンタ値と一致した場合に第2の開始信号を生成し、前記差が前記デッドタイム値以上の場合には、第2の開始設定値と前記カウンタ値とが一致した場合に、第2の開始信号を生成し、第3のPWM信号出力手段は、第3の開始設定値が前記デッドタイム値より小さい場合には、前記デッドタイム値と前記カウンタ値とが一致した場合に第3の開始信号を生成し、第3の開始設定値が前記デッドタイム値以上の場合には、第3の開始設定値と前記カウンタ値とが一致した場合に第3の開始信号を生成する、請求項1記載のPWM信号出力回路。前記複数のPWM信号出力手段は、第1の開始設定値及び第1の停止設定値が設定されると共に、第1の停止信号及び第1の開始信号を生成し、第1の開始信号により立ち上がり、かつ第1の停止信号により立ち下がるPWM信号を出力する第1のPWM信号出力手段と、前記デッドタイム値が第2の開始設定値として設定され、前記第1の開始設定値が第2の停止設定値として設定されると共に、第2の停止信号及び第2の開始信号を生成し、第2の開始信号により立ち上がり、かつ第2の停止信号により立ち下がるPWM信号を出力する第2のPWM信号出力手段と、により構成され、前記第1のPWM信号出力手段は、前記第1の停止設定値と前記カウンタ値とが一致した場合に、第1の停止信号を生成し、前記第2のPWM信号出力手段は、前記第1の開始設定値と前記カウンタ値とが一致した場合に、第2の停止信号を生成し、先に立ち下がるPWM信号を出力するPWM信号出力手段を第2のPWM信号出力手段、前記先に立ち下がるPWM信号の立ち下がりに続いて立ち下がるPWM信号を出力するPWM信号出力手段を第1のPWM信号出力手段としたとき、第1のPWM信号出力手段は、前記第1の開始設定値と前記デッドタイム値の和が前記カウンタ値と一致した場合に第1の開始信号を生成し、第2のPWM信号出力手段は、前記第2の開始設定値と前記カウンタ値とが一致した場合に第2の開始信号を生成する、請求項1記載のPWM信号出力回路。前記PWM信号出力手段は、開始設定値を記憶する開始設定値記憶手段と、停止設定値を記憶する停止設定値記憶手段と、停止信号を生成して出力する停止比較手段と、開始信号を生成して出力する開始比較手段と、前記開始信号により立ち上がり、かつ前記停止信号により立ち下がるPWM信号を生成して出力する出力制御手段と、を含む請求項1記載のPWM信号出力回路。コンピュータを、請求項1から請求項5のいずれか1項に記載のPWM信号出力回路における各手段として機能させるためのプログラム。クロック数を計数してカウンタ値を出力し、リセット信号が入力されると計数したカウンタ値をリセットして計数を再開する計数手段と、デッドタイム値を記憶するデッドタイム値記憶手段と、開始設定値及び停止設定値が設定されると共に、停止信号及び開始信号を生成し、自身で生成した開始信号により立ち上がり、かつ自身で生成した停止信号により立ち下がるPWM信号を各々出力する複数のPWM信号出力手段と、を備えたPWM信号出力回路のPWM信号出力制御方法であって、前記複数のPWM信号出力手段の各々に、自身の停止設定値と前記カウンタ値とが一致した場合に、停止信号を生成させ、先に立ち下がるPWM信号を出力するPWM信号出力手段を前段PWM信号出力手段、前記先に立ち下がるPWM信号の立ち下がりに続いて立ち下がるPWM信号を出力するPWM信号出力手段を後段PWM信号出力手段としたとき、後段PWM信号出力手段に、自身の開始設定値と前段PWM信号出力手段の停止設定値との差が、前記デッドタイム値より小さい場合には、前段PWM信号出力手段の停止設定値と前記デッドタイム値の和が前記カウンタ値と一致した場合に開始信号を生成させ、前記差が前記デッドタイム値以上の場合には、自身の開始設定値と前記カウンタ値とが一致した場合に開始信号を生成させ、前段PWM信号出力手段に、自身の開始設定値が前記デッドタイム値より小さい場合には、前記デッドタイム値と前記カウンタ値とが一致した場合に開始信号を生成させ、自身の開始設定値が前記デッドタイム値以上の場合には、自身の開始設定値と前記カウンタ値とが一致した場合に開始信号を生成させる、PWM信号出力制御方法。本発明は、上記問題点を解決するためになされたもので、複数のPWM信号のそれぞれに対する自由度の高い設定を可能としつつ、各PWM信号の相補の使用においても適切な動作を可能とすることを目的とする。上記目的を達成するため、本発明のPWM信号出力回路は、クロック数を計数してカウンタ値を出力し、リセット信号が入力されると計数したカウンタ値をリセットして計数を再開する計数手段と、デッドタイム値を記憶するデッドタイム値記憶手段と、開始設定値及び停止設定値が設定されると共に、停止信号及び開始信号を生成し、自身で生成した開始信号により立ち上がり、かつ自身で生成した停止信号により立ち下がるPWM信号を各々出力する複数のPWM信号出力手段と、を備えたPWM信号出力回路であって、前記複数のPWM信号出力手段の各々は、自身の停止設定値と前記カウンタ値とが一致した場合に、停止信号を生成し、先に立ち下がるPWM信号を出力するPWM信号出力手段を前段PWM信号出力手段、前記先に立ち下がるPWM信号の立ち下がりに続いて立ち下がるPWM信号を出力するPWM信号出力手段を後段PWM信号出力手段としたとき、後段PWM信号出力手段は、自身の開始設定値と前段PWM信号出力手段の停止設定値との差が、前記デッドタイム値より小さい場合には、前段PWM信号出力手段の停止設定値と前記デッドタイム値の和が前記カウンタ値と一致した場合に開始信号を生成し、前記差が前記デッドタイム値以上の場合には、自身の開始設定値と前記カウンタ値とが一致した場合に開始信号を生成し、前段PWM信号出力手段は、自身の開始設定値が前記デッドタイム値より小さい場合には、前記デッドタイム値と前記カウンタ値とが一致した場合に開始信号を生成し、自身の開始設定値が前記デッドタイム値以上の場合には、自身の開始設定値と前記カウンタ値とが一致した場合に開始信号を生成する。また、前記複数のPWM信号出力手段は、第1の開始設定値及び第1の停止設定値が設定されると共に、第1の停止信号及び第1の開始信号を生成し、第1の開始信号により立ち上がり、かつ第1の停止信号により立ち下がるPWM信号を出力する第1のPWM信号出力手段と、第2の開始設定値及び第2の停止設定値が設定されると共に、第2の停止信号及び第2の開始信号を生成し、第2の開始信号により立ち上がり、かつ第2の停止信号により立ち下がるPWM信号を出力する第2のPWM信号出力手段と、により構成され、前記第1のPWM信号出力手段は、第1の停止設定値と前記カウンタ値とが一致した場合に、第1の停止信号を生成し、前記第2のPWM信号出力手段は、第2の停止設定値と前記カウンタ値とが一致した場合に、第2の停止信号を生成し、先に立ち下がるPWM信号を出力するPWM信号出力手段を第2のPWM信号出力手段、前記先に立ち下がるPWM信号の立ち下がりに続いて立ち下がるPWM信号を出力するPWM信号出力手段を第1のPWM信号出力手段としたとき、第1のPWM信号出力手段は、第1の開始設定値と第2の停止設定値との差が、前記デッドタイム値より小さい場合には、第2の停止設定値と前記デッドタイム値の和が前記カウンタ値と一致した場合に第1の開始信号を生成し、前記差が前記デッドタイム値以上の場合には、第1の開始設定値と前記カウンタ値とが一致した場合に、第1の開始信号を生成し、第2のPWM信号出力手段は、第2の開始設定値が前記デッドタイム値より小さい場合には、前記デッドタイム値と前記カウンタ値とが一致した場合に第2の開始信号を生成し、第2の開始設定値が前記デッドタイム値以上の場合には、第2の開始設定値と前記カウンタ値とが一致した場合に第2の開始信号を生成する、ようにすることができる。また、前記複数のPWM信号出力手段は、第1の開始設定値及び第1の停止設定値が設定されると共に、第1の停止信号及び第1の開始信号を生成し、第1の開始信号により立ち上がり、かつ第1の停止信号により立ち下がるPWM信号を出力する第1のPWM信号出力手段と、第2の開始設定値及び第2の停止設定値が設定されると共に、第2の停止信号及び第2の開始信号を生成し、第2の開始信号により立ち上がり、かつ第2の停止信号により立ち下がるPWM信号を出力する第2のPWM信号出力手段と、第3の開始設定値及び第3の停止設定値が設定されると共に、第3の停止信号及び第3の開始信号を生成し、第3の開始信号により立ち上がり、かつ第3の停止信号により立ち下がるPWM信号を出力する第3のPWM信号出力手段と、により構成され、前記第1のPWM信号出力手段は、第1の停止設定値と前記カウンタ値とが一致した場合に、第1の停止信号を生成し、前記第2のPWM信号出力手段は、第2の停止設定値と前記カウンタ値とが一致した場合に、第2の停止信号を生成し、前記第3のPWM信号出力手段は、第3の停止設定値と前記カウンタ値とが一致した場合に、第3の停止信号を生成し、最初に立ち下がるPWM信号を出力するPWM信号出力手段を第3のPWM信号出力手段、前記第3のPWM信号出力手段が出力するPWM信号の立ち下がりに続いて立ち下がるPWM信号を出力するPWM信号出力手段を第2のPWM信号出力手段、前記第2のPWM信号出力手段が出力するPWM信号の立ち下がりに続いて立ち下がるPWM信号を出力するPWM信号出力手段を第1のPWM信号出力手段としたとき、第1のPWM信号出力手段は、第1の開始設定値と第2の停止設定値との差が、前記デッドタイム値より小さい場合には、第2の停止設定値と前記デッドタイム値の和が前記カウンタ値と一致した場合に第1の開始信号を生成し、前記差が前記デッドタイム値以上の場合には、第1の開始設定値と前記カウンタ値とが一致した場合に、第1の開始信号を生成し、第2のPWM信号出力手段は、第2の開始設定値と第3の停止設定値との差が、前記デッドタイム値より小さい場合には、第3の停止設定値と前記デッドタイム値の和が前記カウンタ値と一致した場合に第2の開始信号を生成し、前記差が前記デッドタイム値以上の場合には、第2の開始設定値と前記カウンタ値とが一致した場合に、第2の開始信号を生成し、第3のPWM信号出力手段は、第3の開始設定値が前記デッドタイム値より小さい場合には、前記デッドタイム値と前記カウンタ値とが一致した場合に第3の開始信号を生成し、第3の開始設定値が前記デッドタイム値以上の場合には、第3の開始設定値と前記カウンタ値とが一致した場合に第3の開始信号を生成する、ようにすることができる。また、前記複数のPWM信号出力手段は、第1の開始設定値及び第1の停止設定値が設定されると共に、第1の停止信号及び第1の開始信号を生成し、第1の開始信号により立ち上がり、かつ第1の停止信号により立ち下がるPWM信号を出力する第1のPWM信号出力手段と、前記デッドタイム値が第2の開始設定値として設定され、前記第1の開始設定値が第2の停止設定値として設定されると共に、第2の停止信号及び第2の開始信号を生成し、第2の開始信号により立ち上がり、かつ第2の停止信号により立ち下がるPWM信号を出力する第2のPWM信号出力手段と、により構成され、前記第1のPWM信号出力手段は、前記第1の停止設定値と前記カウンタ値とが一致した場合に、第1の停止信号を生成し、前記第2のPWM信号出力手段は、前記第1の開始設定値と前記カウンタ値とが一致した場合に、第2の停止信号を生成し、先に立ち下がるPWM信号を出力するPWM信号出力手段を第2のPWM信号出力手段、前記先に立ち下がるPWM信号の立ち下がりに続いて立ち下がるPWM信号を出力するPWM信号出力手段を第1のPWM信号出力手段としたとき、第1のPWM信号出力手段は、前記第1の開始設定値と前記デッドタイム値の和が前記カウンタ値と一致した場合に第1の開始信号を生成し、第2のPWM信号出力手段は、前記第2の開始設定値と前記カウンタ値とが一致した場合に第2の開始信号を生成する、ようにすることができる。本発明によれば、複数のPWM信号それぞれに対して、自由度の高い設定を可能としつつ、相補逆相の使用の場合においても適切な動作を可能とすることができる。以下、図を用いて本発明の実施するための最良の形態例について説明する。図3に示す本発明に係る構成のPWM信号出力回路は、図1により示した従来の周期やデューティを任意に制御可能な構成としたPWM信号出力回路に、デッドタイム設定レジスタ30を設け、さらに、比較器216bおよび比較器416dのそれぞれに、新たに、複数のPWM信号それぞれに対して、自由度の高い設定を可能としつつ、相補の使用の場合においても適切な動作を可能とするための各機能を設けている。すなわち、図3に示すPWM信号出力回路は、例えばマイクロコンピュータ等の半導体装置として構成可能であり、カウンタ31、CH1周期設定レジスタ32、CH1デューティ設定レジスタ33、CH2周期設定レジスタ34、CH2デューティ設定レジスタ35、比較器136a~比較器436d、CH1出力制御回路37、CH2出力制御回路38、及び、デッドタイム設定レジスタ30を有する。このような構成において、カウンタ31は、例えばマイクロコンピュータに内蔵されたタイマ等から出力されるクロックに同期して動作し、そのクロック数を計数してカウンタ値として出力する。また、CH1周期設定レジスタ32、CH1デューティ設定レジスタ33、比較器136a,比較器236b、及びCH1出力制御回路37により、第1のPWM信号PWM1を出力する第1のPWM信号生成部を構成している。また、CH2周期設定レジスタ34、CH2デューティ設定レジスタ35、比較器336c、比較器436d、及びCH2出力制御回路38により、第2のPWM信号PWM2を出力する第2のPWM信号生成部を構成している。このように図3に示すPWM信号出力回路は2相2チャンネルのPWM信号を生成して出力するよう構成されている。CH1周期設定レジスタ32は、第1のPWM信号生成部において生成するPWM信号PWM1の立ち下げ用に設定された第1の停止設定値を記憶し、CH1デューティ設定レジスタ33は、第1のPWM信号生成部において生成する第1のPWM信号PWM1の立ち上げ用に設定された第1の開始設定値を記憶する。CH2周期設定レジスタ34は、第2のPWM信号生成部において生成するPWM信号PWM2の立ち下げ用に設定された第2の停止設定値を記憶し、CH2デューティ設定レジスタ35は、第2のPWM信号生成部において生成する第2のPWM信号PWM2の立ち上げ用に設定された第2の開始設定値を記憶する。デッドタイム設定レジスタ30は、第1のPWM信号PWM1と第2のPWM信号PWM2とを同時にオフ状態とする期間として設定されたデッドタイム値を記憶する。比較器136aは、CH1周期設定レジスタ32に記憶された第1の停止設定値とカウンタ31が出力するカウンタ値とを比較し、一致すると第1の停止信号およびカウンタ31の計数動作をリセットするリセット信号を出力する。比較器236bは、本発明に係るデッドタイム付加制御処理を行う機能を有するものであり、まず、CH1デューティ設定レジスタ33に記憶されている第1の開始設定値から、CH2周期設定レジスタ34に記憶されている第2の停止設定値を減算した値を求め、次に、求めた値が、デッドタイム設定レジスタ30に記憶されたデッドタイム値より小さいか否かを比較し、より小さい場合には、当該デッドタイム値にCH2周期設定レジスタ34に記憶されている第2の停止設定値を加算した値と、カウンタ31が出力するカウンタ値とを比較し、一致すると第1の開始信号を生成出力し、また、等しいか大きい場合には、CH1デューティ設定レジスタ33に記憶されている第1の開始設定値とカウンタ31が出力するカウンタ値とを比較し、一致すると第1の開始信号を生成出力する。CH1出力制御回路37は、比較器236bから第1の開始信号が出力されると第1のPWM信号PWM1を生成して出力し、比較器136aから第1の停止信号が出力されると第1のPWM信号PWM1の生成を停止する。比較器336cは、CH2周期設定レジスタ34に記憶された第2の停止設定値とカウンタ31が出力するカウンタ値とを比較し、一致すると第2の停止信号を出力する。比較器436dは、本発明に係るデッドタイム付加制御処理を行う機能を有するものであり、CH2デューティ設定レジスタ35に記憶されている第2の開始設定値が、デッドタイム設定レジスタ30に記憶されたデッドタイム値より小さいか否かを比較し、より小さい場合には、当該デッドタイム値とカウンタ31が出力するカウンタ値とを比較し、一致すると第2の開始信号を生成出力し、また、等しいか大きい場合には、CH2デューティ設定レジスタ35に記憶されている第2の開始設定値とカウンタ31が出力するカウンタ値とを比較し、一致すると第2の開始信号を生成出力する。CH2出力制御回路38は、比較器436dから第2の開始信号が出力されると第2のPWM信号PWM2を生成して出力し、比較器336cから第2の停止信号が出力されると第2のPWM信号PWM2の生成を停止する。このように、図3のPWM信号出力回路では、第1,第2のPWM信号生成部は、カウンタ31が出力するカウンタ値に基づき、CH1周期設定レジスタ32とCH1デューティ設定レジスタ33、および、CH2周期設定レジスタ34とCH2デューティ設定レジスタ35のそれぞれに設定される値に対応したデューティ値のPWM信号PWM1,PWM2を生成して出力する際、それぞれが生成するPWM信号PWM1,PWM2に関して、当該生成PWM信号と隣り合う他のPWM信号とが同時にオフとなる期間と、デッドタイム設定レジスタ30に設定されているデッドタイム値と、を比較し、同時にオフとなる期間がデッドタイム値以上となるよう、生成するPWM信号PWM1,2の立ち上がりを遅らせる。このような図3におけるPWM信号出力回路の動作を図4のフローチャートを用いて説明する。まず、図3における比較器436dにより、先に立ち上がるPWM信号の立ち下げ用に設定された前段停止設定値Spを読み込みステップS401、読み込んだ値を、自身の開始設定値Stから減算して、その差Tを求めるステップS402。求めた差Tとデッドタイム設定レジスタ30に記憶されているデッドタイム値Dとを比較しステップS403、求めた差Tが、デッドタイム値Dより大きいもしくは等しい場合には、カウンタが出力するカウンタ値Cと、開始設定値Stとを比較しステップS404、一致した場合に開始信号を生成出力するステップS405。また、ステップS403での比較処理で、求めた差Tがデッドタイム値Dより小さい場合には、デッドタイム値Dと前段停止設定値Spの和Smを求めステップS406、求めた和Smがカウンタ値Dと一致した場合に開始信号を生成出力するステップS407,S405。尚、図3における比較器236bは、最も先に立ち下がるPWM信号を出力するPWM信号出力部に設けられており、図示していないが、自身の開始設定値とデッドタイム値とを比較して、自身の開始設定値がデッドタイム値より小さい場合には、デッドタイム値とカウンタ値とが一致した場合に開始信号を生成し、自身の開始設定値がデッドタイム値以上の場合には、自身の開始設定値とカウンタ値とが一致した場合に開始信号を生成出力する。以下、図5を用いて図3のPWM信号出力回路の本発明に係る動作について説明する。図5に示す例では、最初のフレームフレーム1において、CH1周期設定レジスタ32に停止設定値として7が設定され、CH1デューティ設定レジスタ33には開始設定値として5が設定され、CH2周期設定レジスタ34には停止設定値として4が設定され、CH2デューティ設定レジスタ35には開始設定値として2が設定され、デッドタイム設定レジスタ30にはデッドタイム値として1が設定されている。また、次のフレームフレーム2においては、CH1周期設定レジスタ32に停止設定値として10が設定され、CH1デューティ設定レジスタ33には開始設定値として5が設定され、CH2周期設定レジスタ34には停止設定値として4が設定され、CH2デューティ設定レジスタ35には開始設定値として0が設定され、デッドタイム設定レジスタ30にはデッドタイム値として2が設定されている。このような各値の設定状況では、第2のPWM信号生成部が第1のPWM信号生成部よりも先にPWM信号を生成することになる。このような設定状況において、第1のPWM信号生成部における比較器236bは、まず、CH1デューティ設定レジスタ33に設定されている開始設定値から、CH2周期設定レジスタ34に設定されている停止設定値を差し引いた値を求め、求めた値が、デッドタイム設定レジスタ30に設定されているデッドタイム値より小さいか否かを比較する。図4に例示する最初のフレームフレーム1では、CH1デューティ設定レジスタ33に設定されている開始設定値は5で、CH2周期設定レジスタ34に設定されている停止設定値は4となっており、その差は、5-4=1となり、このようにして求めた値1は、デッドタイム設定レジスタ30に設定されているデッドタイム値1と同じである。このように、求めた値1が、デッドタイム設定レジスタ30に設定されているデッドタイム値1と同じもしくは大きい場合には、比較器236bは、通常動作を行う。すなわち、CH1デューティ設定レジスタ33に設定されている開始設定値5とカウンタ31が出力するカウンタ値とが一致した際に開始信号をCH1出力制御回路37に出力する。それに伴い、CH1出力制御回路37からのPWM1出力はLからHに変化する。これに対して、図4に例示する次のフレームフレーム2では、デッドタイム設定レジスタ30に設定されているデッドタイム値が2となっており、CH1デューティ設定レジスタ33に設定されている開始設定値5とCH2周期設定レジスタ34に設定されている停止設定値4はフレーム1の場合と同じで、その差も1となり、その差1はデッドタイム設定レジスタ30に設定されているデッドタイム値2より小さい場合となる。このような場合には、比較器236bは、デッドタイム設定レジスタ30に設定されたデッドタイム値2に、CH2周期設定レジスタ34に設定されている停止設定値4を加算した値6と、カウンタ31が出力するカウンタ値とを比較し、一致する際に開始信号を生成出力する。また、第2のPWM信号生成部側では、比較器436dにおいて、CH2デューティ設定レジスタ35に設定されている開始設定値が、デッドタイム設定レジスタ30に設定されているデッドタイム値より小さいか否かを比較し、より小さい場合には、デッドタイム値とカウンタ31が出力するカウンタ値との一致に応じて開始信号を生成出力し、等しいか大きい場合には、自開始設定値とカウンタ31が出力するカウンタ値との一致に応じて開始信号を生成出力する。すなわち、図4に例示する最初のフレームフレーム1では、CH2デューティ設定レジスタ35に設定されている開始設定値は2で、デッドタイム設定レジスタ30に設定されているデッドタイム値1より大きいので、CH2デューティ設定レジスタ35に設定されている開始設定値2とカウンタ31が出力するカウンタ値との一致に応じて開始信号を生成出力する。それに伴い、CH2出力制御回路38からのPWM2出力はLからHに変化する。これに対して、図4に例示する次のフレームフレーム2では、CH1デューティ設定レジスタ33に設定されている開始設定値が0で、デッドタイム設定レジスタ30に設定されているデッドタイム値が2となっており、CH1デューティ設定レジスタ33に設定されている開始設定値0が、デッドタイム設定レジスタ30に設定されているデッドタイム値2より小さい場合となる。このような場合には、比較器436dは、デッドタイム設定レジスタ30に設定されたデッドタイム値2と、カウンタ31が出力するカウンタ値とが一致する際に開始信号を生成出力し、それに伴い、CH2出力制御回路38からのPWM2出力はLからHに変化する。このように、図3に示す構成からなるPWM信号出力回路では、2相の第1のPWM信号PWM1と第2のPWM信号PWM2のそれぞれの周期設定値およびデューティ設定値がデッドタイム設定値以上の同時OFFオフ区間を持たない場合だけ、第1のPWM信号PWM1と第2のPWM信号PWM2のそれぞれのデューティを削減し、強制的に同時OFF区間を設けることができるので、設定値の自由度が増す。次に、本発明に係る他の実施例について図6および図7を用いて説明する。図6におけるPWM信号出力回路は、カウンタ61、周期設定レジスタ62、デューティ設定レジスタ63、デッドタイム設定レジスタ60、比較器166a~比較器466d、CH1出力制御回路67、CH2出力制御回路68により構成されている。この図6に示す本発明に係る構成のPWM信号出力回路においては、デューティ設定レジスタ63は、図3に示したPWM信号出力回路における第2のPWM信号生成部を構成するCH2周期設定レジスタ34として、第1のPWM信号生成部を構成するCH1デューティ設定レジスタ33を共用したものであり、また、デッドタイム設定レジスタ60は、図3における第2のPWM信号生成部を構成するCH2デューティ設定レジスタ35として、デッドタイム設定レジスタ30を共用した構成となっている。すなわち、周期設定レジスタ62、デューティ設定レジスタ63、比較器166a,比較器266b、及びCH1出力制御回路67により、第1のPWM信号PWM1を出力する第1のPWM信号生成部を構成し、デューティ設定レジスタ63、デッドタイム設定レジスタ60、比較器366c、比較器466d、及びCH2出力制御回路68により、第2のPWM信号PWM2を出力する第2のPWM信号生成部を構成している。周期設定レジスタ62は、第1のPWM信号生成部において生成するPWM信号PWM1の立ち下げ用に設定された第1の停止設定値を記憶する。デューティ設定レジスタ63は、第1のPWM信号生成部のそれぞれにおいて生成する第1のPWM信号PWM1の立ち上げ用に設定された開始設定値を記憶するが、この開始設定値は、第2のPWM信号生成部において生成する第2のPWM信号PWM2の立ち下げ用第2の停止設定値にも用いられる。デッドタイム設定レジスタ60は、第1のPWM信号PWM1と第2のPWM信号PWM2とを同時にオフ状態とする期間として設定されたデッドタイム値を記憶するが、このデッドタイム値は、第2のPWM信号生成部において生成する第2のPWM信号PWM2の立ち上げ用第2の開始設定値にも用いられる。すなわち、第1のPWM信号生成部を構成する比較器266bは、デューティ設定レジスタ63に設定された開始設定値にデッドタイム設定レジスタ60に設定されたデッドタイム値を加算し、加算した値とカウンタ61が出力するカウンタ値とを比較し、一致すると第1の開始信号を生成出力し、この開始信号の出力に伴い、CH1出力制御回路67はPWM信号PWM1を生成して出力する。第1のPWM信号生成部を構成する比較器166aは、周期設定レジスタ62に設定された停止設定値とカウンタ61が出力するカウンタ値とを比較して、一致すると第1の停止信号およびリセット信号を出力し、この停止信号の出力に伴いCH1出力制御回路67はPWM信号PWM1の生成出力を停止し、リセット信号の出力に伴いカウンタ61の計数動作がリセットされる。また、第2のPWM信号生成部を構成する比較器466dは、デッドタイム設定レジスタ62に設定されたデッドタイム値とカウンタ61が出力するカウンタ値とを比較し、一致すると第2の開始信号を生成出力し、この開始信号の出力に伴い、CH2出力制御回路68はPWM信号PWM2を生成して出力する。第2のPWM信号生成部を構成する比較器366cは、デューティ設定レジスタ63に記憶されている開始設定値とカウンタ61が出力するカウンタ値とを比較し、一致すると第2の停止信号を出力し、この停止信号の出力に伴い、CH2出力制御回路68はPWM信号PWM2の生成出力を停止する。このように、図6に示す構成のPWM信号出力回路は、カウンタ61、周期設定レジスタ62、デューティ設定レジスタ63、デッドタイム設定レジスタ60、比較器166a~比較器466d、CH1出力制御回路67、CH2出力制御回路68で構成され、比較器166aは、カウンタ61の計数値カウンタ値と周期設定レジスタ62の値の比較を行う。また、比較器266bは、カウンタ61の計数するカウンタ値とデューティ設定レジスタ63の設定値デッドタイム設定レジスタ60の設定値との比較を行う。また、比較器366cは、カウンタ61の出力カウンタ値とデューティ設定レジスタ63の設定値との比較を行う。また、比較器466dは、カウンタ61の出力カウンタ値とデッドタイム設定レジスタ60の設定値との比較を行う。このような各比較器166a~比較器466dの動作により、図7に示すように、フレーム1の区間、すなわち、周期設定レジスタ62の設定値が7、デューティ設定レジスタ63の設定値が3、デッドタイム設定レジスタ60の設定値が1と設定されている区間では、クロックに同期して動作するカウンタ61の出力カウンタ値がデューティ設定レジスタ63の設定値3デッドタイム設定レジスタ60の設定値1と一致すると、比較器266bは開始信号としてのH信号を出力し、その開始信号の立下りにおいてCH1出力制御回路67のPWM1出力はLからHに変化し、その後、カウンタ61の出力カウンタ値が周期設定レジスタ62の設定値7と一致すると、比較器166aは停止信号としてのH信号を出力し、その停止信号の立下りにおいてCH1出力制御回路67のPWM1出力はHからLに変化し、カウンタ61がクリアされる。また、カウンタ61の出力カウンタ値がデッドタイム設定レジスタ60の設定値1と一致すると、比較器466dは開始信号としてのH信号を出力し、その開始信号の立下りにおいてCH2出力制御回路68のPWM2出力はLからHに変化し、その後、カウンタ61の出力カウンタ値がデューティ設定レジスタ63の設定値3と一致すると、比較器366cは停止信号としてのH信号を出力し、その停止信号の立下りにおいてCH2出力制御回路68のPWM2出力はHからLに変化し、カウンタ61の出力カウンタ値が周期設定レジスタ62の設定値7と一致するまでLレベルを保持する。また、フレーム2の区間、すなわち、周期設定レジスタ62の設定値が10、デューティ設定レジスタ63の設定値が4、デッドタイム設定レジスタ60の設定値が2と設定されている区間においても、カウンタ61の出力カウンタ値がデューティ設定レジスタ63の設定値4デッドタイム設定レジスタ60の設定値2と一致すると、PWM1出力はLからHに変化し、その後、カウンタ61の出力カウンタ値が周期設定レジスタ62の設定値10と一致すると、PWM1出力はHからLに変化し、カウンタ61がクリアされる。そして、カウンタ61の出力カウンタ値がデッドタイム設定レジスタ60の設定値2と一致すると、PWM2出力はLからHに変化し、その後、カウンタの値がデューティ設定レジスタ63の設定値4と一致すると、PWM2出力はHからLに変化し、カウンタ61の出力カウンタ値が周期設定レジスタ62の設定値10と一致するまでLレベルを保持する。このように、図6に示す構成からなるPWM信号出力回路においても、デッドタイム設定用のレジスタを設けて、その設定値の区間では、PWM1出力とPWM2出力を立ち上がりでデューティを削減することにより、共に必ずLとすることができる。これにより、PWMの周期およびデューティレジスタに誤った値を設定して2チャンネル同時にONするタイミングを作ってしまうことがなくなる。以上の図3から図7を用いて説明した例では、2相CH1とCH2のPWM信号を生成して出力するPWM信号出力回路について説明したが、本発明は、このような2相のPWM信号を生成して出力するPWM信号出力回路に限るものではなく、3相以上のPWM信号を生成して出力するPWM信号出力回路にも適用可能である。例えば、3相以上の場合については図8に示す構成とする。この図8においては、第1から第nのPWM信号生成部を設けたPWM信号出力回路となっており、第1のPWM信号生成部は、図3に示した第1のPWM信号生成部と同様の構成で動作も同じ動作を行い、第2のPWM信号生成部から第n-1のPWM信号生成部の各々も、リセット信号を生成して出力する機能が無いだけで、図3に示した第1のPWM信号生成部と同様の構成で動作も同じ動作を行い、そして、第nのPWM信号生成部が、図3に示した第2のPWM信号生成部と同様の構成で動作も同じ動作を行うものである。以上、図3~図8を用いて説明した本例のPWM信号出力回路では、前後して立ち上がる2つのPWM信号間がデッドタイム設定値より小さければ、後段のPWM信号の立ち上がりを遅らせることにより、PWM信号が同時にデッドタイム設定値より長い期間オフする状態を設けることができる。このことにより、複数のPWM信号それぞれに対して、自由度の高い設定を可能としつつ、相補の使用の場合においても適切な動作を可能とすることができる。尚、本発明は、図3~図8を用いて説明した例に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能である。また、本例のPWM信号出力回路は、マイクロコンピュータ等の半導体装置として構成可能であり、各構成要素の機能の一部もしくは全てを、プログラムされたコンピュータ処理により実現することでも良く、あるいは論理素子回路からなるハードウェア構成で実現することでも良い。"