ソースフォロワ回路を有する半導体装置であって、前記ソースフォロワ回路は、第1及び第2のトランジスタと、第1及び第2の容量素子とを有し、前記第1のトランジスタのゲートは、前記第1の容量素子の第1の端子と電気的に接続され、第1のスイッチは、前記第1のトランジスタのゲートと電気的に接続され、前記第1の容量素子の第2の端子は、第2のスイッチを介して、前記第1のトランジスタのソースと電気的に接続され、前記第1の容量素子の第2の端子は、第3のスイッチを介して、入力端子と電気的に接続され、前記第1のトランジスタと、第4のスイッチと、前記第2のトランジスタとは、第1の配線と第2の配線との間で、直列接続で電気的に接続され、前記第2のトランジスタのゲートは、前記第1の容量素子の第1の端子と電気的に接続され、前記第2のトランジスタのゲートは、第5のスイッチを介して、前記第2のトランジスタのゲートと電気的に接続され、前記第1の配線は、第1の電源電圧を伝えることができる機能を有し、前記第2の配線は、第2の電源電圧を伝えることができる機能を有し、前記第1のトランジスタは、前記入力端子に入力される信号を増幅することができる機能を有し、前記第2のトランジスタは、前記第1のトランジスタに、バイアス電流を供給することができる機能を有し、前記第1の容量素子は、前記第1のトランジスタのしきい値電圧の大きさに応じた大きさを有する第1の電荷を保持することができる機能を有し、前記第2の容量素子は、前記第2のトランジスタのしきい値電圧の大きさに応じた大きさを有する第2の電荷を保持することができる機能を有し、前記第1のスイッチは、前記第1の容量素子が、前記第1の電荷を保持することを制御することができる機能を有し、前記第5のスイッチは、前記第2の容量素子が、前記第2の電荷を保持することを制御することができる機能を有することを特徴とする半導体装置。請求項1において、第6のスイッチを有し、前記第1のトランジスタのソース、又は前記第2のトランジスタのドレインは、前記第6のスイッチを介して、出力端子と電気的に接続されることを特徴とする半導体装置。請求項1乃至請求項4のいずれか一において、前記第1のトランジスタと前記第2のトランジスタは同じ導電型であることを特徴とする半導体装置。請求項1乃至請求項3のいずれか一に記載の表示装置と、表示部又は操作キーとを具備したことを特徴とする電子機器。上述したソースフォロワ回路の動作は、増幅用トランジスタ11及びバイアス用トランジスタ12の特性が同じであると仮定した上で行われるものである。しかし、両トランジスタは作製工程や使用する基板の相違によって生じるゲート絶縁膜のバラツキや、チャネル形成領域の結晶状態のバラツキの要因が重なって、しきい値電圧や移動度にバラツキが生じてしまう。例えば図5Aにおいて、増幅用トランジスタ11のしきい値電圧が3Vであり、バイアス用トランジスタ12のしきい値電圧が4Vとして、1Vのバラツキが生じていたとする。そうすると、電流Ibを流すためには、増幅用トランジスタ11のゲートソース間電圧Vgs1には、バイアス用トランジスタ12のゲートソース間電圧Vgs2よりも1V低い電圧を加える必要が生ずる。つまりVgs1Vb1となる。そうすると、VoutVinVgs1VinVb1となってしまう。つまり、増幅用トランジスタ11及びバイアス用トランジスタ12のしきい値電圧に1Vでもバラツキが生じていると、出力電位Voutにもバラツキが生じてしまう。本発明は上記の問題点を鑑みてなされたものであり、トランジスタの特性バラツキの影響を抑制した電気回路を提供することを課題とする。さらに詳しくは、電流を増幅する機能を有する電気回路において、トランジスタのしきい値電圧のバラツキの影響を抑制して、所望の電圧を供給することができる電気回路を提供することを課題とする。本発明は、上記の問題点を解決するために、以下に示す構成の電気回路を用いる。図3Aに示す電気回路は、スイッチング機能を有するスイッチング素子31、32以下、sw31、sw32と表記、nチャネル型のトランジスタ33、容量素子34により構成される。トランジスタ33のソース領域は電源線36に接続され、ドレイン領域はsw31を介して電源線35に接続されている。トランジスタ33のゲート電極は容量素子34の一方の端子に接続されている。また、容量素子34の他方の端子は電源線37に接続されている。容量素子34は、トランジスタ33のゲートソース間電圧Vgsを保持する役目を担う。また、電源線35には電源電位Vddが印加され、電源線36、37には接地電位Vssが印加される。図3A~図3Cにおいては、トランジスタ33はnチャネル型とするが、これに限定されず、pチャネル型で構成することも可能である。また図3Cには、図3Aと同じ回路素子を有し、且つ接続構成が異なる電気回路を示す。図3Cに示す電気回路の動作は、後述する図3Aに示す回路の動作に準ずるので、ここでは省略する。そして図3Aに示す電気回路では、容量素子34の両電極間の電位差が、トランジスタ33のしきい値電圧と同じ値となるように、該容量素子34に電荷が保持される。この動作について、以下に説明する。図3Aにおいて、sw31及びsw32はオンである。この状態において、電源線35には電源電位Vddが印加され、電源線36、37には接地電位Vssが印加されているため、電源線35と、電源線36及び電源線37との間には電位差が生じる。その結果、電源線35から、sw31及びsw32を介して、トランジスタ33及び容量素子34の方向に向かって、電流Idsが流れる。このとき、電流Idsは、I1とI2に分かれて流れる。なお電流Idsは、IdsI1I2を満たす。電源線35から、電源線36及び電源線37の方向に電流が流れ始めた瞬間には、容量素子34には電荷は保持されていない。そのため、トランジスタ33はオフである。よって、I20であり、IdsI1となる。そして徐々に容量素子34に電荷が蓄積されて、容量素子34の両電極間に電位差が生じ始める。両電極間の電位差がVthになると、トランジスタ33がオンして、I20となる、上述したようにIdsI1I2となるので、I1は次第に減少するが、依然電流は流れている。そして容量素子34では、該容量素子34の両電極間の電位差がVddになるまで、電荷の蓄積が続けられる。容量素子34において、電荷の蓄積が終了すると図3DE、A点、電流I2は流れなくなり、さらにトランジスタ33はオンであるので、IdsI1となる。続いて、図3Bに示すように、sw31をオフにする。sw32は引き続きオンである。そうすると、容量素子34に保持された電荷は、sw32を介して、トランジスタ33の方向に流れていく。より詳しくは、容量素子34に保持された電荷は、トランジスタ33のドレイン領域からソース領域を介して、電源線36の方向に流れていって放電する。この動作は、トランジスタ33がオフになるまで行われる。つまり、容量素子34に保持されている電荷が、トランジスタ33のしきい値電圧と同じ値になるまで続けられる図3DE、B点。このようにすると、容量素子34の両電極間の電位差が、トランジスタ33のしきい値電圧と同じ値となるように電荷が保持される。上述したように、本発明は、容量素子の両電極がある特定のトランジスタのゲートソース間電圧を保持できるように配置した電気回路を提供する。そして本発明は、容量素子の両電極間の電位差が、ある特定のトランジスタのしきい値電圧となるように設定できる機能を有する電気回路を提供する。さらに本発明では、容量素子に保持されているある特定のトランジスタのゲートソース間電圧をそのまま保存して、且つ該トランジスタのゲート電極に信号電圧ビデオ信号の電圧などを入力する。そうすると、前記トランジスタのゲート電極には、容量素子に保持されているゲートソース間電圧に加えて、前記信号電圧を上乗せした電圧が入力される。その結果、トランジスタのゲート電極には、該トランジスタのしきい値電圧と信号電圧とを足した値が入力される。つまり本発明では、トランジスタ間にしきい値電圧にバラツキが生じていても、信号電圧が入力されるトランジスタでは、常に該トランジスタのしきい値電圧と信号電圧を足した値が入力されることになる。そのため、トランジスタ間のしきい値電圧のバラツキの影響を抑制した電気回路を提供することが出来る。なお容量素子に保持されているゲートソース間電圧に加えて、信号電圧が上乗せされる仕組みは電荷保存則により説明される。電荷保存則とは、正電気量と負電気量の代数的な和の全電気量は一定であるという事実を示す。ここで電荷保存則について、図4を用いて説明する。図4において、26は電源定電圧源であり、27は容量素子である。電源26と容量素子27はsw28を介して接続されている。電源26は電源線29に接続され、容量素子27は電源線30に接続されている。図4Aにおいて、sw28がオンであり、電源線29及び電源線30には0Vが印加されている。そして電源26には電圧Vxが印加されており、この状態において、sw28は導通状態である。その結果、容量素子27の両電極間の電位差がVxとなるように、該容量素子27に電荷が保持される。次いで、図4Bにおいて、sw28をオフにする。このとき、容量素子27に保持されている電荷は、電荷保存則によって引き続き保持される。そして、図4Cにおいて、容量素子27の一方の端子に接続された電源線30に電圧Vyを印加する。sw28はオフであり、また電源線29には0Vが印加されている。このとき、容量素子27に保持されている電荷は保存されて、電源線30に印加される電圧Vyが上乗せされる。つまり、図4Cに示すように、容量素子27の一方の端子の電位はVyVxとなる。このように、容量素子27では、保持されている電荷はそのまま保存されて、該容量素子27の一方の端子の電位が上昇すると、それに合わせて、他方の端子の電位が上昇する。なお本発明では、どのような材料を用いたトランジスタ、どのような手段、製造方法を経たトランジスタを用いてもよく、またどのようなタイプのトランジスタを用いてもよい。例えば、薄膜トランジスタTFTを用いてもよい。TFTとしては、半導体層が非晶質アモルファス、多結晶ポリクリスタル、ポリシリコン、単結晶のいずれを用いてもよい。その他のトランジスタとして、単結晶基板において作られたトランジスタでもよいし、SOI基板において作られたトランジスタでもよい。また、有機物やカーボンナノチューブで形成されたトランジスタでもよい。さらに、MOS型トランジスタでもよいし、バイポーラ型トランジスタでもよい。本発明は、容量素子の両電極がある特定のトランジスタのゲートソース間電圧を保持できるように配置した電気回路を提供する。そして本発明は、容量素子の両電極間の電位差が、ある特定のトランジスタのしきい値電圧となるように設定できる機能を有する電気回路を提供する。さらに本発明では、容量素子に保持されているある特定のトランジスタのゲートソース間電圧をそのまま保存して、且つ該トランジスタのゲート電極に信号電圧ビデオ信号の電圧などを入力する。そうすると、前記トランジスタのゲート電極には、容量素子に保持されているゲートソース間電圧に加えて、前記信号電圧を上乗せした電圧が入力される。その結果、トランジスタのゲート電極には、該トランジスタのしきい値電圧と信号電圧とを足した値が入力される。つまり本発明では、トランジスタ間にしきい値電圧にバラツキが生じていても、信号電圧が入力されるトランジスタでは、常に該トランジスタのしきい値電圧と信号電圧を足した値が入力されることになる。そのため、トランジスタ間のしきい値電圧のバラツキの影響を抑制した電気回路を提供することが出来る。実施の形態1本実施の形態では、本発明の電気回路の一例として、ソースフォロワ回路を示し、その構成と動作について図1、2を用いて説明する。図1、2において、211はnチャネル型の増幅用トランジスタであり、212はnチャネル型のバイアス用トランジスタである。213及び214は容量素子である。また、215~222はスイッチング機能を有する素子であり、好ましくはトランジスタやアナログスイッチなどの半導体素子が用いられる。223及び224は電源線であり、電源線223には電源電位Vddが印加され、電源線224には接地電位Vssが印加される。なお本実施の形態では、増幅用トランジスタ211及びバイアス用トランジスタ212がnチャネル型の場合を示すが、本発明はこれに限定されず、両トランジスタがpチャネル型であってもよい。また、両トランジスタの極性が異なっていてもよい。両トランジスタの極性が異なっている場合は、プッシュプル回路を構成していることになるので、両トランジスタとも、増幅用トランジスタとして機能する。よって、両トランジスタに、信号が入力される。増幅用トランジスタ211のドレイン領域は電源線223に接続され、ソース領域はスイッチ217~スイッチ219に接続されている。増幅用トランジスタ211のゲート電極は容量素子213の一方の端子に接続されている。容量素子213の他方の端子は、スイッチ217を介してトランジスタ211のソース領域に接続されている。容量素子213は、増幅用トランジスタ211のゲートソース間電圧しきい値電圧を保持する役目を担う。なお以下には増幅用トランジスタ211は、トランジスタ211と表記する。バイアス用トランジスタ212のソース領域は電源線224に接続され、ドレイン領域はスイッチ219、220に接続されている。バイアス用トランジスタ212のゲート電極は容量素子214の一方の端子に接続されている。容量素子214の他方の端子は、スイッチ222を介してバイアス用トランジスタ212のソース領域に接続されている。容量素子214は、バイアス用トランジスタ212のゲートソース間電圧しきい値電圧を保持する役目を担う。なお以下にはバイアス用トランジスタ212は、トランジスタ212と表記する。スイッチ215~スイッチ222は、入力される信号によって、導通又は非導通オン又はオフが制御される。しかし、図1、2においては、説明を簡単にするために、スイッチ215~スイッチ222に信号を入力する信号線等の図示は省略する。図1、2に示すソースフォロワ回路において、スイッチ216の一方の端子が入力端子となる。前記入力端子を介して、入力電位Vin信号電圧は、スイッチ216及び容量素子213を介して、トランジスタ211のゲート電極に入力される。またスイッチ221の一方の端子からはバイアス電位Vbが入力される。バイアス電位Vbは、スイッチ221及び容量素子214を介して、トランジスタ212のゲート電極に入力される。また、スイッチ218の一方の端子が出力端子となっており、トランジスタ211のソース領域の電位が出力電位Voutとなる。なおスイッチ218は、トランジスタ211のソース領域と接続され、且つスイッチ219を介してトランジスタ212のドレイン領域とに接続されているが、本発明はこれに限定されない。スイッチ218は、トランジスタ212のドレイン領域と接続され、且つスイッチ219を介してトランジスタ211のソース領域とに接続されていてもよい。但しスイッチ218は、トランジスタ211のソース領域と接続され、且つスイッチ219を介してトランジスタ212のドレイン領域とに接続されている方が好ましい。これは、スイッチ218が、トランジスタ212のドレイン領域と接続され、且つスイッチ219を介してトランジスタ211のソース領域とに接続されている場合には、スイッチ219にオン抵抗があると、出力電位Voutがその影響を受けてしまうために、出力電位Voutが低下してしまうからである。次いで、図1、2に示したソースフォロワ回路の動作について説明する。図1Aにおいて、スイッチ215、スイッチ217、スイッチ219、スイッチ220及びスイッチ222をオンにする。そして上記以外のスイッチはオフにする。この状態において、電源線223にはVddが印加され、電源線224にはVssが印加されているため、電源線223と電源線224の間には電位差が生じる。その結果、電源線223から電源線224の方向に向かって電流が流れる。電源線223から、電源線224の方向に電流が流れ始めた瞬間には、容量素子213及び容量素子214には電荷は保持されていない。そのため、トランジスタ211及びトランジスタ212はオフである。電流は、電源線223からスイッチ215、スイッチ217を介し、次いでスイッチ219を介し、さらにスイッチ220、スイッチ222を介して、電源線224の方向に流れていく。そして徐々に容量素子213、214に電荷が蓄積されて、該容量素子213、214の両電極間に電位差が生じ始める。容量素子213の両電極間の電位差がトランジスタ211のしきい値電圧Vth1になると、トランジスタ211はオンする。同様に、容量素子214の両電極間の電位差がトランジスタ212のしきい値電圧Vth2になると、トランジスタ212はオンする。容量素子213、214では、定常状態になるまで、電荷の蓄積が続けられる。続いて、図1Bに示すように、容量素子213、214において電荷の蓄積が終了して定常状態になると、スイッチ219をオンからオフにして、それ以外のスイッチは図1Aの状態を維持する。そうすると、容量素子213に保持された正の電荷は、スイッチ215を介して、トランジスタ211の方向に流れていく。より詳しくは、容量素子213に保持された正の電荷は、スイッチ215を介してトランジスタ211のドレイン領域からソース領域を介して、さらにスイッチ217を介して容量素子213の方向に流れていく。その結果、容量素子213の両電極間の電位差は減少していく。この動作は、トランジスタ211がオフになるまで行われる。つまり、容量素子213に保持されている電荷が、トランジスタ211のしきい値電圧Vth1と同じ値になるまで続けられる。また、容量素子214に保持された正の電荷は、スイッチ220を介して、トランジスタ212の方向に流れていく。より詳しくは、容量素子214に保持された正の電荷は、スイッチ220を介してトランジスタ212のドレイン領域からソース領域を介して、電源線224の方向に流れていく。この動作は、トランジスタ212がオフになるまで行われる。つまり、容量素子214に保持されている電荷が、トランジスタ212のしきい値電圧Vth2と同じ値になるまで続けられる。このようにすると、容量素子213の両電極間の電位差がトランジスタ211のしきい値電圧Vth1と同じ値になる。また、容量素子214の両電極間の電位差がトランジスタ212のしきい値電圧Vth2と同じ値になる。このように、容量素子213の両電極間の電位差がトランジスタ211のしきい値電圧Vth1と同じ値になり、且つ容量素子214の両電極間の電位差がトランジスタ212のしきい値電圧Vth2と同じ値になったら、スイッチ215、スイッチ217、スイッチ220及びスイッチ222をオフにする図2A。つまりこのときには、全てのスイッチ215~スイッチ222はオフである。なおスイッチ215、スイッチ217、スイッチ220及びスイッチ222は、容量素子213、214の両電極間の電位差がトランジスタ211、212のしきい値電圧Vth1、Vth2と同じ値になってからオフにすることが望ましい。しかし、本発明はこれに限定されない。トランジスタ211、212のバラツキが小さい場合は、電気回路の動作では特に問題とはならないため、容量素子213、214の両電極間の電位差がトランジスタ211、212のしきい値電圧Vth1、Vth2と近い値のときに、スイッチ215、スイッチ217、スイッチ220及びスイッチ222をオフにしてもよく、そのタイミングは特に限定されない。続いて、スイッチ216、スイッチ218、スイッチ219及びスイッチ221をオンにする図2B。上記以外のスイッチはオフが維持される。このとき入力端子からスイッチ216及び容量素子213を介して、入力電位Vinがトランジスタ211のゲート電極に加わる。このとき、電荷保存則により、トランジスタ211のゲート電極には、該トランジスタ211のしきい値電圧Vth1に加えて、入力電位Vinが上乗せされた値Vth1Vinが加えられる。また、トランジスタ212のゲート電極には、該トランジスタ212のしきい値電圧Vth2に加えて、入力電位Vbが上乗せされた値Vth2Vbが加えられる。なおトランジスタが、飽和領域で動作するときには、以下の式4が成立する。Idsはトランジスタのチャネル形成領域を流れる電流量であり、Vgsはトランジスタのゲートソース間電圧である。またVthはトランジスタのしきい値電圧である。Ids∝Vgs-Vth24上記の式4において、VkVgsVthとすると、以下の式5が成立する。Ids∝Vk25式5より、Idsは、VgsからVthの値を引いた値であるVkの2乗に比例していることがわかる。ここで、トランジスタ211、212に上記の式45を適用して、出力電位Voutを求める。なお本実施の形態では、トランジスタ211、212のゲート幅W、ゲート長Lにはバラツキが生じておらず、同一であるとする。一方、トランジスタ211、212のしきい値電圧Vth1、Vth2にはバラツキが生じているとする。トランジスタ212のゲート電極に加えられた電圧をVa2とすると、Va2VbVth2が成立する。さらに、トランジスタ212のゲート電極に加えられた電圧Va2からしきい値電圧Vth2を引いた値をVk2とすると、以下の式6が成立する。Vk2=Va2Vth2Vth2Vb6そして、トランジスタ211のゲート電極に加えられた電圧をVa1とすると、以下の式7が成立する。Va1VinVth17さらに、トランジスタ211のゲートソース間電圧Vgs1からしきい値電圧Vth1を引いた値をVk1とすると、以下の式8が成立する。Vk1=Vgs1Vth18ここで、トランジスタ211、212には同量の電流が流れるため、以下の式9が成立する。Vk1=Vk2=Vb9そして、出力電位Voutは、トランジスタ211のソース領域の電位であることから、以下の式10が成立する。Vout=Va1Vgs1VinVb10式10に示すように、出力電位Voutは、入力電位Vinからバイアス電位Vbを引いた値になっており、しきい値電圧には依存していない。そのため、トランジスタ211、212のしきい値電圧にバラツキが生じていても、出力電位Voutに対する影響を抑制することが出来る。なお上記の説明では、トランジスタ211、212のゲート幅W、ゲート長Lはバラツキが生じておらず、同一であるとしたが、両トランジスタのゲート幅W、ゲート長Lの大きさは特に限定されない。また図7Cには、バイアス用トランジスタ212を配置していない場合のソースフォロワ回路を示す。図7Cに示すソースフォロワ回路の動作は、スイッチ219が出力動作のときにオフになる以外は、上述した図1、2の動作と同じであるので、本実施の形態では説明を省略する。なお本明細書では、容量素子に所定の電荷の保持を行う動作を設定動作と呼ぶ。本実施の形態では、図1AB及び図2Aの動作が設定動作に相当する。また、入力電位Vin及びバイアス電位Vbを入力して、出力電位Voutを取り出す動作を出力動作とよぶ。本実施の形態では、図2Bの動作が出力動作に相当する。このように本発明では、トランジスタ間にしきい値電圧にバラツキが生じていても、入力電位Vinやバイアス電位Vbなどの信号電圧が入力されるトランジスタでは、常に該トランジスタのしきい値電圧と信号電圧を足した値が入力されることになる。そのため、トランジスタ間のしきい値電圧のバラツキの影響を抑制した電気回路を提供することが出来る。実施の形態2図1、2に示したソースフォロワ回路では、nチャネル型の増幅用トランジスタ211と、nチャネル型のバイアス用トランジスタ212により構成した場合を示した。次いで本実施の形態では、pチャネル型の増幅用トランジスタ211と、pチャネル型のバイアス用トランジスタ212により構成されたソースフォロワ回路を図7に示し、その構成について説明する。なお図7に示したソースフォロワ回路の動作は、実施の形態1の動作に準ずるので、本実施の形態では説明は省略する。図7において、231はpチャネル型のバイアス用トランジスタであり、232はpチャネル型の増幅用トランジスタである。233及び234は容量素子である。また、235~242はスイッチング機能を有する素子であり、好ましくはトランジスタやアナログスイッチなどの半導体素子が用いられる。243及び244は電源線であり、電源線243には電源電位Vddが印加され、電源線244には接地電位Vssが印加される。なお本実施の形態では、増幅用トランジスタ232及びバイアス用トランジスタ231がpチャネル型の場合を示すが、両トランジスタの極性が異なっていて、プッシュプル回路のようになっていてもよい。バイアス用トランジスタ231のソース領域は電源線243に接続され、ドレイン領域はスイッチ235、239に接続されている。バイアス用トランジスタ231のゲート電極は容量素子233の一方の端子に接続されている。容量素子233の他方の端子は、スイッチ237を介して電源線243に接続されている。容量素子233は、バイアス用トランジスタ231のゲートソース間電圧しきい値電圧を保持する役目を担う。増幅用トランジスタ232のドレイン領域は電源線244に接続され、ソース領域はスイッチ238、239、242に接続されている。増幅用トランジスタ232のゲート電極は容量素子234の一方の端子に接続されている。容量素子234の他方の端子は、スイッチ242を介して増幅用トランジスタ232のソース領域に接続されている。容量素子234は、増幅用トランジスタ232のゲートソース間電圧しきい値電圧を保持する役目を担う。スイッチ235~スイッチ242は、入力される信号によって、導通又は非導通オン又はオフが制御される。しかし、図7においては、説明を簡単にするために、スイッチ235~スイッチ242に信号を入力する信号線等の図示は省略する。なおスイッチ238は、増幅用トランジスタ232のソース領域と接続され、且つスイッチ239を介してバイアス用トランジスタ231のドレイン領域とに接続されているが、本発明はこれに限定されない。スイッチ238は、バイアス用トランジスタ231のドレイン領域と接続され、且つスイッチ239を介して増幅用トランジスタ232のソース領域とに接続されていてもよい。但しスイッチ238は、増幅用トランジスタ232のソース領域と接続され、且つスイッチ239を介してバイアス用トランジスタ231のドレイン領域とに接続されている方が好ましい。これは、スイッチ238が、バイアス用トランジスタ231のドレイン領域と接続され、且つスイッチ239を介して増幅用トランジスタ232のソース領域とに接続されている場合には、スイッチ239にオン抵抗があると、出力電位Voutがその影響を受けてしまうために、出力電位Voutが低下してしまうからである。図7に示すソースフォロワ回路において、スイッチ241の一方の端子が入力端子となる。前記入力端子から入力される入力電位Vin信号電圧は、スイッチ241及び容量素子234を介して、増幅用トランジスタ232のゲート電極に入力される。またスイッチ236の一方の端子からはバイアス電位Vbが入力される。バイアス電位Vbは、スイッチ236及び容量素子233を介して、トランジスタ231のゲート電極に入力される。また、スイッチ238の一方の端子が出力端子となっており、増幅用トランジスタ232のソース領域の電位が出力電位Voutとなる。なお、バイアス用トランジスタ231、増幅用トランジスタ232のゲート幅W、ゲート長Lの大きさは特に限定されない。また図7Bには、バイアス用トランジスタ231を配置していない場合のソースフォロワ回路を示す。図7Bに示すソースフォロワ回路の動作は、スイッチ239が出力動作のときにオフになる以外は、上述した図1、2の動作に準ずるので、本実施の形態では説明を省略する。本実施の形態は、実施の形態1と任意に組み合わせることが可能である。実施の形態3前述した実施の形態1、2では、本発明を適用したソースフォロワ回路について説明した。しかし本発明は、差動増幅回路、センスアンプ、オペアンプなどに代表される演算回路など、さまざまな回路にも適用することが出来る。本実施の形態では、本発明を適用した演算回路について図8~図10を用いて説明する。まず、本発明を適用した差動増幅回路について、図8を用いて説明する。差動増幅回路では、入力電位Vin1及び入力電位Vin2の差の演算を行って出力電位Voutを出力する。図8に示す差動増幅回路において、272、273はpチャネル型のトランジスタであり、274、275及び286はnチャネル型のトランジスタである。276、277及び287は容量素子である。また、スイッチ278~スイッチ285、スイッチ351、スイッチ288~スイッチ290は、スイッチング機能を有する素子であり、好ましくはトランジスタなどの半導体素子が用いられる。また電源線271には電源電位Vddが印加され、電源線291には接地電位Vssが印加される。図8に示す差動増幅回路において、トランジスタ274のゲート電極が入力端子となっており、トランジスタ274のゲート電極には入力電位Vin1が入力される。またトランジスタ275のゲート電極も入力端子となっており、トランジスタ275のゲート電極には入力電位Vin2が入力される。またトランジスタ275のドレイン領域が出力端子となっており、トランジスタ275のドレイン領域の電位が出力電位Voutとなる。トランジスタ272のドレイン領域は電源線271に接続され、ソース領域はトランジスタ274のドレイン領域に接続されている。トランジスタ273のドレイン領域は電源線271に接続され、ソース領域はトランジスタ275のドレイン領域に接続されている。トランジスタ272のゲート電極とトランジスタ273のゲート電極は接続されている。なおトランジスタ272及びトランジスタ273の代わりに、抵抗を配置してもよい。トランジスタ274のドレイン領域は、トランジスタ272を介して電源線271に接続され、ソース領域はスイッチ282を介して、容量素子276の一方の端子に接続されている。トランジスタ274のゲート電極は、容量素子276の他方の端子に接続されている。容量素子276は、トランジスタ274のゲートソース間電圧しきい値電圧を保持する役目を担う。トランジスタ275のドレイン領域は、トランジスタ273を介して電源線271に接続され、ソース領域はスイッチ283を介して、容量素子277の一方の端子に接続されている。トランジスタ275のゲート電極は、容量素子277の他方の端子に接続されている。容量素子277は、トランジスタ275のゲートソース間電圧しきい値電圧を保持する役目を担う。トランジスタ286のドレイン領域は、スイッチ285やスイッチ351を介してトランジスタ274のソース領域及びトランジスタ275のソース領域に接続され、トランジスタ286のソース領域はスイッチ290を介して、容量素子287の一方の端子に接続されている。トランジスタ286のゲート電極は、容量素子287の他方の端子に接続されている。容量素子287は、トランジスタ286のゲートソース間電圧しきい値電圧を保持する役目を担う。そして、容量素子276に所定の電荷の保持を行う動作、容量素子277に所定の電荷の保持を行う動作、容量素子287に所定の電荷の保持を行う動作の説明は、実施の形態1に準ずるので、簡単に説明する。まず、図18に示すように、初期化を行う。初期化を行うためには、トランジスタ274、275、286がオンになるような状態にすればよい。そして、図19に示すように、トランジスタ274、275、286のゲートソース間電圧がしきい値電圧に収束するように動作させる。そして、容量素子276に所定の電荷の保持が終了したら、図22に示すように、トランジスタ274のゲート電極に入力電位Vin1が入力され、また容量素子277に所定の電荷の保持が終了したら、トランジスタ275のゲート電極に入力電位Vin2が入力される。また容量素子287に所定の電荷の保持が終了したら、トランジスタ286のゲート電極にバイアス電位Vbが入力されて、出力動作を行う。このときの動作の説明は、実施の形態1に準ずるので本実施の形態では省略する。なお、図8の回路は、図17に示す回路のように改良してもよい。図17では、トランジスタ272、273と並列に、スイッチ352、353を追加して配置している。スイッチ352、353は、設定動作を行っている時しきい値電圧を取得している時にはオンにしておき、出力動作を行っている時通常の差動回路として動作させている時にはオフにしておく。上記スイッチの追加により、設定動作を行っている時にはトランジスタ274、275に電流を供給しやすくしたり、トランジスタ274、275のドレインの電位を固定しやすくしたりすることが出来る。また、図8と図17の回路では、スイッチ285、351の位置が異なる。しかし、しきい値電圧を取得する動作の時に、トランジスタ274、275、286を電気的に接続されない状態にすればよいので、それを満たすならば、スイッチ285、351は、どこに配置してもよい。続いて、図8に示す差動増幅回路を構成するトランジスタが逆の導電型を有する場合について、図9、図23を用いて説明する。図9、図23に示す差動増幅回路において、272、273がnチャネル型のトランジスタであり、274、275及び286がpチャネル型のトランジスタである。トランジスタ274のゲート電極が入力端子となっており、トランジスタ274のゲート電極には入力電位Vin1が入力される。またトランジスタ275のゲート電極も入力端子となっており、トランジスタ275のゲート電極には入力電位Vin2が入力される。また、トランジスタ275のソース領域の電位が出力電位Voutとなる。さらに、トランジスタ286のゲート電極にはバイアス電位Vbが入力される。なお図9、図23に示す差動増幅回路においては、電源線291に電源電位Vddが印加され、電源線271に接地電位Vssが印加されている点以外は、図8、図17に示す差動増幅回路の構成、及びその動作と同じであるので、ここでは説明を省略する。また本実施の形態では、図8、9に示す電気回路を差動増幅回路として示したが、本発明はこれに限定されず、入力電位Vin1と入力電位Vin2として入力する電圧を適宜変更して、センスアンプなどの他の演算回路として用いることも出来る。次いで、本発明を適用したオペアンプについて、図10を用いて説明する。図10Aにはオペアンプの回路記号を示し、図10Bには該オペアンプの回路構成を示す。なお、オペアンプの回路構成としては、さまざまなものがある。そこで、図10では、もっとも簡単な場合として、差動増幅回路にソースフォロワ回路を組み合わせた場合について述べる。よって、回路構成は、図10に限定されない。図10Aに示すオペアンプでは、入力電位Vin1及び入力電位Vin2と、出力電位Voutとの関係によって特性が定義される。より詳しくは、オペアンプは、入力電位Vin1及び入力電位Vin2との差の電圧に対し、増幅度Aを掛けて出力電位Voutを出力する機能を有する。図10Bに示すオペアンプにおいて、トランジスタ274のゲート電極は、入力端子となっており、該トランジスタ274のゲート電極には、入力電位Vin1が入力される。またトランジスタ275のゲート電極も入力端子となっており、該トランジスタ275のゲート電極には入力電位Vin2が入力される。また、トランジスタ292のソース領域の電位が出力電位Voutとなる。またトランジスタ286のゲート電極には、バイアス電位が入力される。図10Bに示す回路において、305で示す点線で囲んだ部分は、図8に示す差動増幅回路と同じ構成である。そして、306で示す点線で囲んだ部分は、図1、2に示したソースフォロワ回路と同じであるので、図10Bに示したオペアンプの詳しい構成の説明は省略する。また図21には、トランジスタ299がpチャネル型である場合のオペアンプを示す。図21Bにおいて、容量素子300の一方の端子は、スイッチ302、スイッチ278を介して、トランジスタ275のドレイン領域と接続されている。なお本実施の形態は、実施の形態1、2と任意に組み合わせることが可能である。実施の形態4本実施の形態では、本発明を適用した光電変換素子を有する半導体装置電気回路における画素及び駆動回路バイアス回路の構成とその動作について、図11、12を用いて説明する。図11Aに示す半導体装置電気回路は、基板701上に、複数の画素がマトリクス上に配置された画素部702を有し、画素部702の周辺には、信号線駆動回路703、第1~第4の走査線駆動回路704~707を有する。図11Aに示す半導体装置は、信号線駆動回路703と、4組の走査線駆動回路704~707を有しているが、本発明はこれに限定されず、信号線駆動回路と走査線駆動回路の数は画素の構成に応じて任意に配置することが出来る。また、信号線駆動回路703と、第1~第4の走査線駆動回路704~707には、FPC708を介して外部より信号が供給されている。しかし本発明はこれに限定されず、画素部以外の電気回路は、ICなどを用いて外部から供給するようにしてもよい。最初に、第1の走査線駆動回路704及び第2の走査線駆動回路705の構成について、図11Bを用いて説明する。第3の走査線駆動回路706及び第4の走査線駆動回路707は、図11Bの図に準ずるので、図示は省略する。第1の走査線駆動回路704は、シフトレジスタ709、バッファ710を有する。第2の走査線駆動回路705は、シフトレジスタ711、バッファ712を有する。動作を簡単に説明すると、シフトレジスタ709、711は、クロック信号GCLK、スタートパルスSSP及びクロック反転信号GCLKbに従って、順次サンプリングパルスを出力する。その後バッファ710、712で増幅されたサンプリングパルスは、走査線に入力されて、1行ずつ選択状態にしていく。なおシフトレジスタ709、711とバッファ710、712との間にはレベルシフタ回路を配置した構成にしてもよい。レベルシフタ回路を配置することによって、電圧振幅を大きくすることが出来る。次いで、信号線駆動回路703の構成について、図11Cを用いて説明する。信号線駆動回路703は、信号出力線用駆動回路715、サンプルホールド回路716、バイアス回路714及び増幅回路717を有する。それぞれの回路が有する機能を簡単に説明すると、バイアス回路714は、各画素の増幅用トランジスタと対になって、ソースフォロワ回路を形成する。サンプルホールド回路716は、信号を一時的に保存したり、アナログデジタル変換を行ったり、雑音を低減したりする機能を有する。信号出力用駆動回路715は、一時的に保存されていた信号を、順に出力していくための信号を出力する機能を有する。そして、増幅回路717は、サンプルホールド回路716と信号出力用駆動回路715により出力された信号を増幅する回路を有している。なお、増幅回路717は、信号を増幅する必要のない場合には配置しなくてもよい。そして、画素部702においてi列目j行目に配置される画素713の回路と、i列目の周辺のバイアス回路714の構成とその動作について、図12を用いて説明する。最初に、i列目j行目に配置される画素713の回路と、i列目の周辺のバイアス回路714の構成について説明する。図12に示す画素は、第1~第4の走査線Gaj~Gdj、信号線Si、電源線Viを有する。また、nチャネル型のトランジスタ255、光電変換素子257、スイッチ250~スイッチ254を有する。本実施の形態においては、トランジスタ255はnチャネル型としたが、本発明はこれに限定されず、pチャネル型でもよい。但し、トランジスタ255とトランジスタ260により、ソースフォロワ回路を形成するので、両トランジスタは同じ極性であることが好ましい。スイッチ250~スイッチ254は、スイッチング機能を有する半導体素子であり、好ましくはトランジスタが用いられる。スイッチ251及びスイッチ252は、第1の走査線Gajから入力される信号により、オン又はオフが制御される。スイッチ250は、第2の走査線Gbjから入力される信号により、オン又はオフが制御される。スイッチ253は、第3の走査線Gcjから入力される信号により、オン又はオフが制御される。スイッチ254は、第4の走査線Gdjから入力される信号により、オン又はオフが制御される。トランジスタ255のソース領域とドレイン領域は、一方は電源線Viに接続され、他方はスイッチ250を介して信号線Siに接続されている。トランジスタ255のゲート電極は、容量素子256の一方の端子に接続されている。また容量素子256の他方の端子はスイッチ253を介して光電変換素子257の一方の端子に接続されている。光電変換素子257の他方の端子は電源線258に接続されている。電源線258には、接地電位Vssが印加される。容量素子256は、トランジスタ255のゲートソース間電圧しきい値電圧を保持する役目を担う。バイアス回路714は、トランジスタ260、容量素子261、スイッチ259、スイッチ262及びスイッチ263を有する。トランジスタ260のソース領域は電源線264に接続され、ドレイン領域は信号線Siに接続されている。電源線264には、接地電位Vssが印加される。トランジスタ260のゲート電極は、容量素子261の一方の端子に接続されている。容量素子261の他方の端子はスイッチ262を介して電源線264に接続されている。容量素子261は、トランジスタ260のゲートソース間電圧しきい値電圧を保持する役目を担う。そして、図12において、719で示す点線で囲んだ部分と714で示す点線で囲んだ部分とがソースフォロワ回路に相当する。次いで、i列目j行目に配置される画素713の回路と、i列目の周辺のバイアス回路714の動作を簡単に説明する。まず、画素713においてスイッチ250~スイッチ252、バイアス回路714においてスイッチ259、262をオン状態にする。そして、それ以外のスイッチはオフにする。そうすると、電源線Viと、電源線264との間に電位差が生じる。その結果、電源線Viから、スイッチ252、スイッチ251を介して、次いでスイッチ250、スイッチ259を介して、さらにスイッチ262を介して電源線264の方向に流れる。電流が流れ始めた瞬間には、容量素子256、261には電荷は保持されていない。そのため、トランジスタ255、260はオフである。そして徐々に容量素子256、261に電荷が蓄積されて、該容量素子256、261の両電極間に電位差が生じ始める。容量素子256、261の両電極間の電位差が、トランジスタ255、260のしきい値電圧になると、該トランジスタ255、260はオンとなる。そして容量素子256、261では、定常状態になるまで、電荷の蓄積が続けられる。続いて、容量素子256、261において、電荷の蓄積が終了して定常状態になった後、スイッチ250をオフにする。スイッチ251、252は引き続きオンである。またスイッチ259、262も引き続きオンである。そして上記以外のスイッチは全てオフである。そうすると、容量素子256に保持された正の電荷は、スイッチ252、トランジスタ255、さらにスイッチ251を介して容量素子256の方向に流れていく。より詳しくは、容量素子256に保持された正の電荷は、スイッチ252、トランジスタ255のソース領域からドレイン領域を介して、さらにスイッチ251を介して容量素子256の方向に流れていく。その結果、容量素子256の両電極間の電位差は減少していく。この動作は、トランジスタ255がオフになるまで行われる。つまり、容量素子256に保持されている電荷が、トランジスタ255のしきい値電圧と同じ値になるまで続けられる。また、容量素子261に保持された正の電荷は、スイッチ259、トランジスタ260を介して電源線264の方向に流れていく。より詳しくは、容量素子261に保持された正の電荷は、スイッチ259、トランジスタ260のソース領域からドレイン領域を介して、電源線264の方向に流れていく。この動作は、トランジスタ260がオフになるまで行われる。つまり、容量素子261に保持されている電荷が、トランジスタ260のしきい値電圧と同じ値になるまで続けられる。このとき、容量素子256にはトランジスタ255のしきい値電圧が保持された状態であり、また、容量素子261にはトランジスタ260のしきい値電圧が保持された状態である。この状態において、画素713においては、スイッチ250、スイッチ253をオンにして、それ以外のスイッチはオフとする。またバイアス回路714においては、スイッチ263をオンとして、それ以外のスイッチはオフとする。そうすると、トランジスタ255のゲート電極には、容量素子256を介して、光電変換素子257から信号が入力される。また同時に、トランジスタ260のゲート電極には、容量素子261を介してバイアス電位Vbが入力される。このとき、トランジスタ255のゲート電極には、該トランジスタのしきい値電圧に加えて、光電変換素子257からの信号が上乗せされた値が入力される。また、トランジスタ260のゲート電極には、該トランジスタのしきい値電圧に加えて、バイアス電位が上乗せされた値が入力される。つまり、トランジスタ255、260のゲート電極に入力される信号は、該トランジスタ255、260のしきい値電圧に加えて、該トランジスタのゲート電極に入力される信号となる。そのため、両トランジスタのしきい値電圧のバラツキの影響を抑制することができる。そしてトランジスタ255のソース領域の電位が出力電位Voutとなり、該出力電位Voutは、光電変換素子257により読み取られた信号として、スイッチ250を介して信号線Siに出力される。次いで、スイッチ254をオンにして、それ以外のスイッチは全てオフにして、光電変換素子257を初期化する。より詳しくは、光電変換素子257のnチャネル側端子の電位が電源線258の電位と同じになるように、光電変換素子257が保持している電荷をスイッチ254を介して、電源線Viの方向に流れるようにする。以後、上記の動作を繰り返す。上記のような構成を有する本発明の半導体装置は、トランジスタのしきい値電圧のバラツキの影響を抑制することができる。本発明は、実施の形態1~実施の形態3と任意に組み合わせることが可能である。実施の形態5本実施の形態では、本発明を適用した電気回路において、実施の形態2~実施の形態4とは異なる例について、図13~図16を用いて説明する。図13Aにおいて、310は図1、2で示したソースフォロワ回路である。ソースフォロワ回路310の回路構成と動作は、図1、2と同じであるので、本実施の形態では説明は省略する。ソースフォロワ回路310の動作は、大別して設定動作と出力動作に分別できることは上述した。なお設定動作とは、容量素子に所定の電荷の保持を行う動作であり、図1AB及び図2Aの動作に相当する。また出力動作とは、入力電位Vin及びバイアス電位Vbを入力して、出力電位Voutを取り出す動作のことであり、図2Bの動作に相当する。ソースフォロワ回路310において、端子aが入力端子に相当し、端子bが出力端子に相当する。そして、スイッチ216、218、221は端子cから入力される信号により制御される。スイッチ215、217、220及び222は端子dから入力される信号により制御される。スイッチ219は端子eから入力される信号により制御される。そして、ソースフォロワ回路310を有する電気回路を設計するときには、図13Bに示すように、少なくとも2つのソースフォロワ回路315、316を配置するとよい。そしてソースフォロワ回路315、316のうち、一方は設定動作を行って、他方は出力動作を行うようにするとよい。そうすると、同時に2つのことができ、動作に無駄がなく、無駄な時間が必要なくなるので、電気回路の動作をより高速で行うことができる。例えば、信号線駆動回路にソースフォロワ回路を用いて設計するときには、信号線ごとに少なくとも2個のソースフォロワ回路を配置するとよい。また走査線駆動回路にソースフォロワ回路を用いて設計するときには、走査線ごとに少なくとも2個のソースフォロワ回路を配置するとよい。また画素にソースフォロワ回路を用いて設計するときには、画素ごとに少なくとも2つのソースフォロワ回路を配置するとよい。図13Bにおいて、311~314はスイッチ機能を有する素子であり、好ましくはトランジスタなどが用いられる。そして、スイッチ311、312がオンのときは、スイッチ313、314はオフとなる。またスイッチ311、312がオフのときには、スイッチ313、314はオンとなる。このようにして、2つのソースフォロワ回路315、316のうち、一方は設定動作を行って、他方は出力動作を行うようにする。なお、スイッチ311~スイッチ314を配置せずに、ソースフォロワ回路310が有するスイッチ216、218を制御することによって、2つのソースフォロワ回路315、316を制御するようにしてもよい。また本実施の形態では、点線で囲んだ部分315、316は、ソースフォロワ回路に相当するとしたが、本発明はこれに限定されず、図7~図10などに示した差動増幅回路、オペアンプなどを適用してもよい。そして本実施の形態では、信号線ごとに少なくとも2個のソースフォロワ回路を配置した信号線駆動回路の構成とその動作について、図14~図16を用いて説明する。図14には信号線駆動回路を示しており、該信号線駆動回路は、シフトレジスタ321、第1のラッチ回路322、第2のラッチ回路323、DA変換回路324及び信号増幅回路325を有する。なお、第1のラッチ回路322や第2のラッチ回路323が、アナログデータを保存できる回路である場合は、DA変換回路324は省略できる場合が多い。また、信号線に出力するデータが2値、つまり、デジタル量である場合は、DA変換回路324は省略できる場合が多い。また、DA変換回路324には、ガンマ補正回路が内蔵されている場合もある。このように、信号線駆動回路は、図17に限定されない。動作を簡単に説明すると、シフトレジスタ321は、フリップフロップ回路FF等を複数列用いて構成され、クロック信号SCLK、スタートパルス、クロック反転信号が入力される、これらの信号のタイミングに従って、順次サンプリングパルスが出力される。シフトレジスタ321より出力されたサンプリングパルスは、第1のラッチ回路322に入力される。第1のラッチ回路322には、ビデオ信号が入力されており、サンプリングパルスが入力されるタイミングに従って、各列でビデオ信号を保持していく。第1のラッチ回路322において、最終列までビデオ信号の保持が完了すると、水平帰線期間中に、第2のラッチ回路323にラッチパルスLatchPulseが入力され、第1のラッチ回路322に保持されていたビデオ信号は、一斉に第2のラッチ回路323に転送される。その後、第2のラッチ回路323に保持されたビデオ信号は、1行分が同時に、D/A変換回路324へと入力される。そして、D/A変換回路324から入力される信号は信号増幅回路325へ入力される。第2のラッチ回路323に保持されたビデオ信号がD/A変換回路324に入力されている間、シフトレジスタ321においては再びサンプリングパルスが出力される。以後、この動作を繰り返す。そして、i列目からi2列目の3本信号線の周辺の信号増幅回路325の構成を図15を用いて説明する。信号増幅回路325は、列ごとに2つのソースフォロワ回路315、316を有する。ソースフォロワ回路315、316は、それぞれ端子a~端子eまでの5つの端子を有する。端子aはソースフォロワ回路315、316における入力端子に相当し、端子bはソースフォロワ回路315、316における出力端子に相当する。また、端子cから入力される信号によりスイッチ216、218及び221が制御され、端子dから入力される信号によりスイッチ215、217、220及び222が制御される。さらに端子eから入力される信号によりスイッチ219が制御される。また図15に示す信号増幅回路325において、初期化用信号線326、設定用信号線327及びしきい値用信号線328の3本の信号線と、ソースフォロワ回路315、316との間には、論理演算子が配置されている。329はインバータ、330はAND、331はOR、332はインバータ、333はAND、334はインバータ、335はORである。そして、端子c~端子eには、設定用信号線327から出力される信号、又は上記の論理演算子の出力端子から出力される信号のどちらかが入力される。次いで、初期化用信号線326、設定用信号線327及びしきい値用信号線328の3本の信号線から出力される信号と、ソースフォロワ回路315における端子c~端子eを介して各スイッチに入力される信号を図16を用いて説明する。なお、端子c~端子eを介して信号が入力されるスイッチは、Highの信号が入力されるとオンになり、Lowの信号が入力されるとオフになるとする。そして、初期化用信号線326、設定用信号線327及びしきい値用信号線328の3本の信号線からは、図16に示すような信号が入力される。さらに、ソースフォロワ回路315における端子cには、設定用信号線327から入力される信号がそのまま入力される。端子dにはAND333の出力端子から出力される信号が入力され、端子eにはOR331の出力端子から出力される信号が入力される。そうすると、ソースフォロワ回路315では、設定動作と出力動作のどちらか一方の動作を行うように制御することが出来る。またソースフォロワ回路316における端子cには、インバータ332の出力端子から出力される信号が入力される。端子dには、AND330の出力端子から出力される信号が入力され、端子eにはOR335の出力端子から出力される信号が入力される。そうすると、ソースフォロワ回路316では、設定動作と出力動作のどちらか一方の動作を行うように制御することが出来る。なお、信号線駆動回路の各信号線の先には、複数の画素が接続されている場合が多い。当該画素は、信号線から入力される電圧によって、状態を変化させるものであることが多い。例としては、液晶素子を有する画素や有機ELに代表される発光素子を有する画素などがあげられる。その他にも、さまざまな構成の画素を接続することが可能である。なお、本実施の形態は、実施の形態1~実施の形態4と任意に組み合わせることが可能である。実施の形態6本発明の電気回路を用いて完成される電子機器として、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイヘッドマウントディスプレイ、ナビゲーションシステム、音響再生装置カーオーディオ、オーディオコンポ等、ノート型パーソナルコンピュータ、ゲーム機器、携帯情報端末モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等、記録媒体を備えた画像再生装置具体的にはDigitalVersatileDiscDVD等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置などが挙げられる。それらの電子機器の具体例を図20に示す。図20Aはディスプレイ発光装置であり、筐体3001、支持台3002、表示部3003、スピーカー部3004、ビデオ入力端子3005等を含む。本発明は表示部3003を構成する電気回路に用いることができる。また本発明により、図20Aに示す発光装置が完成される。発光装置は自発光型であるためバックライトが必要なく、液晶ディスプレイよりも薄い表示部とすることができる。なお、発光装置は、パソコン用、TV放送受信用、広告表示用などの全ての情報表示用表示装置が含まれる。図20Bはデジタルスチルカメラであり、本体3101、表示部3102、受像部3103、操作キー3104、外部接続ポート3105、シャッター3106等を含む。本発明は、表示部3102を構成する電気回路に用いることができる。また本発明により、図20Bに示すデジタルスチルカメラが完成される。図20Cはノート型パーソナルコンピュータであり、本体3201、筐体3202、表示部3203、キーボード3204、外部接続ポート3205、ポインティングマウス3206等を含む。本発明は、表示部3203を構成する電気回路に用いることができる。また本発明により、図20Cに示すノート型コンピュータが完成される。図20Dはモバイルコンピュータであり、本体3301、表示部3302、スイッチ3303、操作キー3304、赤外線ポート3305等を含む。本発明は、表示部3302を構成する電気回路に用いることができる。また本発明により、図20Dに示すモバイルコンピュータが完成される。図20Eは記録媒体を備えた携帯型の画像再生装置具体的にはDVD再生装置であり、本体3401、筐体3402、表示部A3403、表示部B3404、記録媒体DVD等読み込み部3405、操作キー3406、スピーカー部3407等を含む。表示部A3403は主として画像情報を表示し、表示部B3404は主として文字情報を表示するが、本発明は、表示部A、B3403、3404を構成する電気回路に用いることができる。なお、記録媒体を備えた画像再生装置には家庭用ゲーム機器なども含まれる。また本発明により、図20Eに示すDVD再生装置が完成される。図20Fはゴーグル型ディスプレイヘッドマウントディスプレイであり、本体3501、表示部3502、アーム部3503を含む。本発明は、表示部3502を構成する電気回路に用いることができる。また本発明により、図20Fに示すゴーグル型ディスプレイが完成される。図20Gはビデオカメラであり、本体3601、表示部3602、筐体3603、外部接続ポート3604、リモコン受信部3605、受像部3606、バッテリー3607、音声入力部3608、操作キー3609等を含む。本発明は、表示部3602を構成する電気回路に用いることができる。また本発明により、図20Gに示すビデオカメラが完成される。図20Hは携帯電話であり、本体3701、筐体3702、表示部3703、音声入力部3704、音声出力部3705、操作キー3706、外部接続ポート3707、アンテナ3708等を含む。本発明は、表示部3703を構成する電気回路に用いることができる。なお、表示部3703は黒色の背景に白色の文字を表示することで携帯電話の消費電流を抑えることができる。また本発明により、図20Hに示す携帯電話が完成される。なお、将来的に発光材料の発光輝度が高くなれば、出力した画像情報を含む光をレンズ等で拡大投影してフロント型若しくはリア型のプロジェクターに用いることも可能となる。また、上記電子機器はインターネットやCATVケーブルテレビなどの電子通信回線を通じて配信された情報を表示することが多くなり、特に動画情報を表示する機会が増してきている。発光材料の応答速度は非常に高いため、発光装置は動画表示に好ましい。また、発光装置は発光している部分が電力を消費するため、発光部分が極力少なくなるように情報を表示することが望ましい。従って、携帯情報端末、特に携帯電話や音響再生装置のような文字情報を主とする表示部に発光装置を用いる場合には、非発光部分を背景として文字情報を発光部分で形成するように駆動することが望ましい。以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に用いることが可能である。また本実施の形態の電子機器は、実施の形態1~実施の形態5に示したいずれの構成の電気回路を用いても良い。なお、TFTの特性バラツキの影響を抑制する効果を実現する本発明は、多結晶半導体ポリシリコンを用いて画素及び駆動回路を同一基板上に形成する技術に大きく貢献し、上記電子機器のうち、本技術を採用する携帯端末には特に優れた効果をもたらす。