半導体基板上に形成された集積化されたパワートランジスタと、前記パワートランジスタの上に形成された層間絶縁膜と、前記層間絶縁膜中であって前記パワートランジスタの直上に形成された第1の金属層からなり、前記パワートランジスタの第1の電極として機能する少なくとも1つ以上の第1の金属パターンと、前記第1の金属層からなり、前記パワートランジスタの第2の電極として機能する少なくとも1つ以上の第2の金属パターンと、前記層間絶縁膜中であって前記第1の金属層の直上に形成された第2の金属層からなり、前記少なくとも1つ以上の第1の金属パターンと電気的に接続する単一の第1のバスと、前記第2の金属層からなり、前記少なくとも1つ以上の第2の金属パターンと電気的に接続する単一の第2のバスと、前記第1のバスと前記第2のバスとに少なくとも1つ以上設けられたコンタクトパッドとを備え、前記第1のバス及び前記第2のバスの各々には、複数のスリットが形成され、前記複数のスリットおよびその延長線で区分される前記第1のバスと前記第2のバスの領域内に収まるように前記コンタクトパッドが配置されることを特徴とする半導体集積回路。請求項1に記載の半導体集積回路において、前記コンタクトパッドを複数備えた場合、それぞれの前記コンタクトパッドを領域毎に分離されるように前記複数のスリットが設けられることを特徴とする半導体集積回路。請求項1又は2に記載の半導体集積回路において、前記スリットは、前記第1のバス及び前記第2のバスの各々における周縁部に形成されていることを特徴とする半導体集積回路。請求項1又は2に記載の半導体集積回路において、前記スリットは、前記第1のバス及び前記第2のバスの各々における内部に形成されていることを特徴とする半導体集積回路。請求項1又は2に記載の半導体集積回路において、前記スリットは、前記第1のバス及び前記第2のバスの各々における周縁部及び内部に複数形成されていることを特徴とする半導体集積回路。しかしながら、上述の特許文献3~6に開示された構成では、プロービング又はボンディングの際に、コンタクトパッドにかかる負荷によって生じる応力により、コンタクトパッドの下部に形成された最上層の幅広いバスの周辺でそりの発生を増加し、絶縁膜にクラックを発生させる。このようにクラックが発生するのは、コンタクトパッドの下部の最上層の幅広いバスの周辺のそりが増加すること、コンタクトパッドの下部の絶縁膜の強度が小さくなることが原因となり、コンタクトパッドにかかる負荷によって生じた応力を、コンタクトパッドの下部の最上層の幅広いバスやコンタクトパッドの下部の絶縁膜によって吸収できないからである。そして、生じたクラックが下層の絶縁膜にまで到達すると、下層の半導体素子にダメージを生じさせる。すなわち、パワートランジスタの直上のコンタクトパッドから伝わるプロービング検査又はワイヤボンディングによる機械的な力学的ストレスを緩和することができないため、幅広い大きなバスの周辺にそりが発生し、パッド周辺や最上層の幅広いバスの周辺の絶縁膜にクラックが発生するという問題があった。前記に鑑み、本発明の目的は、最上層のバスのレイアウトを工夫することにより、検査時におけるプロービングの機械的な力学的ストレスや、組立のワイヤボンディングによる機械的な力学的ストレスによって発生する応力を緩和できる構成を有する半導体集積回路及びその製造方法を提供することである。これにより、パワートランジスタへのダメージやストレスとなるバス周辺でのそりの発生を防止し、パッド周辺でのクラック発生を削減することで、信頼性に優れ、低消費電力化と省チップ面積化とを実現する半導体集積回路を提供するものである。前記の目的を達成するために、本発明の一側面に係る半導体集積回路は、半導体基板上に形成された集積化されたパワートランジスタと、パワートランジスタの上に形成された層間絶縁膜と、層間絶縁膜中であってパワートランジスタの直上に形成された第1の金属層からなり、パワートランジスタの第1の電極として機能する少なくとも1つ以上の第1の金属パターンと、第1の金属層からなり、パワートランジスタの第2の電極として機能する少なくとも1つ以上の第2の金属パターンと、層間絶縁膜中であって第1の金属層の直上に形成された第2の金属層からなり、少なくとも1つ以上の第1の金属パターンと電気的に接続する単一の第1のバスと、第2の金属層からなり、少なくとも1つ以上の第2の金属パターンと電気的に接続する単一の第2のバスと、第1のバスと第2のバスとに1つづつ設けられたコンタクトパッドとを備え、第1のバス及び第2のバスの各々には、少なくとも1つのスリットが形成されている。本発明の一側面に係る半導体集積回路によると、ボンディング工程又はプローブ検査における応力を吸収でき、第1及び第2のバスのそりを防止できる。このため、コンタクトパッド周辺にクラックが発生することを防止できる。したがって、各パワートランジスタ直上にパッドを配置することが可能となり、半導体集積回路の高信頼性化を実現できる。さらに、パワートランジスタの直上に電力供給コンタクトパッドを配置することによって、貴重なシリコン資産の節約が可能になる。回路設計全体で消費されるシリコン面積が低減することで、ICチップのコストを削減することができる。このように、ICの省チップ面積化及びICの低コスト化を実現できる。本発明の一側面に係る半導体集積回路において、第1のバス及び第2のバスの各々には、少なくとも1つ以上のコンタクトパッドが設けられている構成でもよい。このようにすると、各パワートランジスタに流れる電流ルートを明確にでき、且つ、各パワートランジスタに流れる電流の最適化を図ることができ、全体としてのパワートランジスタの電流許容値をアップすることができる。その結果、半導体集積回路の信頼性が向上する。本発明の一側面に係る半導体集積回路において、パワートランジスタは、分離層によって複数に分割されている構成でもよい。このようにすると、パワートランジスタは分離層で囲まれているため、ラッチ又は寄生の誤動作が発生しにくくなり、半導体集積回路の信頼性が向上する。本発明の一側面に係る半導体集積回路において、スリットは、第1のバス及び第2のバスの各々における周縁部に形成されている構成でもよい。このようにすると、ボンディング工程又はプローブ検査における応力を吸収できるため、クラックの発生を防止できる。その結果、各パワートランジスタ直上にパッドを配置することが可能になり、半導体集積回路の高信頼性及び小チップ面積化を実現できる。本発明の一側面に係る半導体集積回路において、スリットは、第1のバス及び第2のバスの各々における内部に形成されている構成でもよい。このようにすると、ボンディング工程又はプローブ検査における応力を吸収できるため、クラックの発生を防止できる。その結果、各パワートランジスタ直上にパッドを配置することが可能になり、半導体集積回路の高信頼性及び小チップ面積化を実現できる。また、各パワートランジスタに流れる電流ルートを明確にできる。本発明の一側面に係る半導体集積回路において、スリットは、第1のバス及び第2のバスの各々における周縁部及び内部に複数形成されている構成でもよい。このようにすると、上述した周縁部又は内部にスリットを配置する場合と同様の効果を得ることができるが、低ON抵抗化に対しては上述した周縁部又は内部の一方に配置する場合の方が優れている。本発明の一側面に係る半導体集積回路において、第1のバス及び第2のバスの各々は、スリットによって複数に分割されており、複数に分割されたバスの各々には1つのコンタクトパッドが形成されており、パワートランジスタのサイズは、平面的に見て、複数に分割されたバスにおけるコンタクトパッドの各々のサイズ以上の大きさを有している構成でもよい。このようにすると、大サイズのバスであれば受ける応力によるストレスは、スリットによって分割されたバスに分散される。このため、応力の影響が大きい大面積のバスが存在する場合に生じるそりが発生することを抑制し、パワートランジスタ全体にかかる応力によるストレスを低減できる。その結果、半導体集積回路の信頼性が向上する。本発明の一側面に係る半導体集積回路の製造方法は、半導体基板上に集積化されたパワートランジスタを形成する工程と、パワートランジスタの上に第1の層間絶縁膜を形成する工程と、パワートランジスタの直上に第1の層間絶縁膜を介して第1の金属層を堆積した後に、該第1の金属層をパターニングすることにより、パワートランジスタの第1の電極として機能する少なくとも1つ以上の第1の金属パターン及びパワートランジスタの第2の電極として機能する少なくとも1つ以上の第2の金属パターンを形成する工程と、第1の層間絶縁膜の上に、少なくとも1つ以上の第1の金属パターン及び少なくとも1つ以上の第2の金属パターンを覆うように第2の層間絶縁膜を形成する工程と、第1の金属層の直上に第2の層間絶縁膜を介して第2の金属層を堆積した後に、該第2の金属層をパターニングすることにより、少なくとも1つ以上の第1の金属パターンと電気的に接続すると共に少なくとも1つのスリットを有する単一の第1のバス、及び少なくとも1つ以上の第2の金属パターンと電気的に接続すると共に少なくとも1つのスリットを有する単一の第2のバスを形成する工程と、第2の層間絶縁膜の上に、第1のバス及び第2のバスを覆うように第3の層間絶縁膜を形成する工程と、第3の層間絶縁膜に、第1のバス及び第2のバスの各々を露出するように、各々に1つの開口部を形成する工程と、開口部の各々に露出する第1のバスと第2のバスとにコンタクトパッドを設ける工程と、コンタクトパッドに少なくとも1つの接続部材を取り付ける工程とを備える。本発明の一側面に係る半導体集積回路の製造方法によると、上述した効果を奏する一側面に係る半導体集積回路を実現できる。本発明の一側面に係る半導体集積回路の製造方法において、開口部を形成する工程は、第3の層間絶縁膜に、第1のバス及び第2のバスの各々を露出するように、各々に少なくとも1つ以上の開口部を形成する工程を含む構成でもよい。本発明の一側面に係る半導体集積回路及びその製造方法によると、ボンディング工程又はプローブ検査における応力を吸収でき、第1及び第2のバスのそりを防止できる。このため、コンタクトパッド周辺にクラックが発生することを防止できる。したがって、各パワートランジスタ直上にパッドを配置することが可能となり、半導体集積回路の高信頼性化を実現できる。さらに、パワートランジスタの直上に電力供給コンタクトパッドを配置することによって、貴重なシリコン資産の節約が可能になる。回路設計全体で消費されるシリコン面積が低減することで、ICチップのコストを削減することができる。このように、ICの省チップ面積化及びICの低コスト化を実現できる。第1の実施形態以下に、本発明の第1の実施形態に係る半導体集積回路及びその製造方法について図面を参照しながら説明する。図1a及びbは、それぞれ、本発明の第1の実施形態に係る半導体集積回路の一部の簡略平面図を示している。図1aの平面図に示すように、ICチップ100内には、分離層で囲まれたパワートランジスタの能動的領域100Aが形成されている。能動的領域100A上には、パワートランジスタのソース及びドレイン領域を覆うように、単一の第1のバス140と単一の第2のバス150とが形成されている。また、第1のバス140は、シート状金属からなる最上層の金属層第3の金属層であってソース電極と接続している。また、第2のバス150は、シート状金属からなる最上層の金属層第3の金属層であってドレイン電極と接続している。第1のバス140及び第2のバス150上には、それぞれ、1個のコンタクトパッド304が形成されている。第1のバス140及び第2のバス150に対して外部のリードフレーム307電源の1つが設けられており、該リードフレーム307と各コンタクトパッド304とを接続するように各ボンディングワイヤ306が設けられている。また、図1aの平面図に示すように、上述の第1のバス140及び第2のバス150には、各々における周縁部の上下左右にスリット10aが形成されている。これにより、ワイヤボンディングや検査時のプロービングにおいて、コンタクトパッド304にかかる負荷によって生じる応力を緩和することができる。また、図1bの平面図に示すように、ICチップ100内には、分離層で囲まれたパワートランジスタの能動的領域100Aが形成されている。能動的領域100A上には、パワートランジスタのソース及びドレイン領域を覆うように、単一の第1のバス143と単一の第2のバス153とが形成されている。また、第1のバス143は、シート状金属からなる最上層の金属層第3の金属層であってソース電極と接続している。また、第2のバス153は、シート状金属からなる最上層の金属層第3の金属層であってドレイン電極と接続している。第1のバス143及び第2のバス153上には、それぞれ、3個のコンタクトパッド304が形成されている。第1のバス143及び第2のバス153に対して外部のリードフレーム307電源の1つが設けられており、該リードフレーム307と各コンタクトパッド304とを接続するように各ボンディングワイヤ306が設けられている。また、図1bの平面図に示すように、上述の第1のバス143及び第2のバス153には、各々における周縁部の上下左右にスリット10aが形成されている。これにより、ワイヤボンディングや検査時のプロービングにおいて、コンタクトパッド304にかかる負荷によって生じる応力を緩和することができる。次に、上述した図1a及びbに示した半導体集積回路における最上層の金属層であるバスとその下側に設けられた2つの金属層との位置関係を説明しておく。なお、以下では、図1a及びbのうち、図1aに示した半導体集積回路の場合を例として説明するが、図1bに示した半導体集積回路の場合も同様である。図2及び図3は、図1aに示したバス140、150の下側の金属層との位置関係を模式的に示した平面図である。なお、図2及び図3では、各バス140、150を透視的に示しており、図3では、2層目のバスを透視的に示している。まず、図2に示すように、本実施形態において3層目となるバス140、150の下側には、細長い横方向のストライブ状を有し且つ一定のピッチで互いに並行になるように、2層目のバス第2の金属層としてのソースライン第1の金属パターンの金属層11、12、13、14、15、16と2層目のバスとしてのドレインライン第2の金属パターンの金属層21、22、23、24、25、26とが交互に形成されている。3層目のバス140は、金属を詰めた複数のビアX1を介して、それぞれ、2層目のバスであるソースライン11及び12、13及び14、15及び16に接続されており、3層目のバス150は、金属を詰めた複数のビアY1を介して、それぞれ、ドレインライン21及び22、23及び24、25及び26に接続されている。また、図3に示すように、2層目のバスとしてのソースライン及びドレインラインの金属層11~16、21~26の下側には、これらの2層目のバスと直行すると共に、細長い縦方向のストライブ状を有し且つ一定のピッチで互いに並行になるように、1層目のバス第1の金属層としてのソース電極用ライン第1の金属パターンの金属層S1~S15と1層目のバスとしてのドレイン電極用ライン第2の金属パターンの金属層D1~D15とが交互に形成されている。1層目のバスのソース電極用ラインの金属層S1~S15は、金属を詰めた複数のビアXを介して、それぞれ、2層目のバスであるソースライン11~16に電気的に接続されており、1層目のバスのドレイン電極用ラインの金属層D1~D15は、金属を詰めた複数のビアYを介して、それぞれ、2層目のバスであるドレインライン21~26に電気的に接続されている。なお、以上の図1~図3では、半導体基板上に形成された1層目のバス~3層目のバス、ビア、コンタクトパッド、及びボンディングワイヤの位置関係を主として説明するための図であって、各バスの間に形成された図示していない層間絶縁膜例えば後述の図4参照や開口部その他の具体的な構成は、図4で示す具体的な例を用いて説明することとする。ここでは、図4は、図1bのIIII線に対応する断面図であって、本実施形態に係る半導体集積回路の断面構成の一部を示している。なお、図1aに示した半導体集積回路の断面構成については特に説明しないが、図1bに関する下記での説明から容易に想到できるものである。図4に示すように、p型シリコン基板911上には、n型埋め込み領域913、n型ウェル領域917、ソース/ドレインコンタクト領域921、ゲート酸化物930、及びポリシリコンゲート931が形成されている。これらを覆うように第1のレベル間絶縁体層941が形成され、該第1のレベル間絶縁体層941中にはソース/ドレインコンタクト領域921に到達する第1のビア942が形成されている。第1のレベル間絶縁体層941の上には金属層からなるソース電極用のライン1層目のバスSN及びドレイン電極用のライン1層目のバスDNが形成され、該ソース電極用のラインSN及びドレイン電極用のラインDNを覆うように第2のレベル間絶縁体層944が形成され、該第2のレベル間絶縁体層944中にはソース電極用のラインSNに接続する第2のビアXが形成されている。なお、図示していないが、第2のレベル間絶縁体層944中にはドレイン電極用のラインDNに接続するビアも同様に形成されている。第2のレベル間絶縁体層944の上には金属層からなるソースライン2層目のバス11が形成されなお、図示していない断面には同様にドレインライン2層目のバスが形成されている、該ソースライン11及び図示しないドレインラインを覆う第3のレベル間絶縁体層947が形成され、該第3のレベル間絶縁体層947中にはソースライン11に接続する第3のビアX1が形成されているなお、図示していない断面には同様にドレインラインに接続するビアが形成されている。第3のレベル間絶縁体層947の上には金属層からなる3層目のバス140、150が形成されており、該3層目のバス140、150には、スリット10aが設けられているなお、バス150に設けられたスリットは図示していない。バス140、150を覆い且つ開口部956を有する第4のレベル間絶縁体層950が形成されている。開口部956には、コンタクトパッド304が形成され、第4のレベル間絶縁体層950の上には、コンタクトパッド304を露出する保護用被覆層955が形成され、コンタクトパッド304にはボール961及びボンディングワイヤ306が形成されている。以上の構成により、コンタクトパッド304上に受ける応力、すなわち、検査におけるプロービング又はワイヤボンディングの衝撃荷重は、最上層のバス140、150に設けたスリット10aによって分散されるのである。またここで、図1aに示した半導体集積回路と図1bに示した半導体集積回路との相違としては、図1bでは、単一の第1のバス143及び単一の第2のバス153にコンタクトパッド304を複数接続している点である。この図1bの構成にすると、ボンディングワイヤ306の本数がアップして電流許容値を上げることができる。このため、パワートランジスタの大電流化でのボンディングワイヤ306での制約をなくして、パワートランジスタの抵抗全体のうちのボンディングワイヤ306の抵抗成分を削減し、パワートランジスタの低抵抗化を図りながら、全体としてのパワートランジスタの電流許容値をさらにアップすることができる。またさらに、図1a及びbに示した半導体集積回路と従来例の図10に示した半導体集積回路とを比較すると明らかなように、従来例ではパワートランジスタにおける最上層のバスの構成に工夫はないが、図1a及びbに示した本実施形態の半導体集積回路における最上層のバス図1aでは140、150、図1bでは143、153にはその周縁部にスリット10aが設けられている。この構成の相違により、本実施形態の半導体集積回路は、ワイヤボンディング又は検査時のプロービングの際にかかる応力をスリット10aによって分散させることにより、コンタクトパッド304の下部に形成された最上層のバスの周辺にそりが発生することを抑制して、コンタクトパッド304の周辺の絶縁膜にクラックが発生することを防止できるという従来例では得られない効果を奏することができる。その結果、半導体集積回路の信頼性の向上を図ることができる。なお、以上において、図1a及びbに示した半導体集積回路として、バス図1aでは140、150、図1bでは143、153上のスリット10aを周縁部の上下及び左右に設けた場合について説明したが、特に図示していないが、周縁部の上下又は左右のいずれか一方にスリット10aを設ける構成であってもよい。この場合であっても、ワイヤボンディングや検査時のプロービングの際にかかる応力をスリット10aによって分散させることは可能である。以上説明したように、本発明の第1の実施形態に係る半導体集積回路によると、最上層のバスにスリットを設けたことで、ボンディング工程又はプローブ検査における応力を吸収できるため、幅広い最上層のバスのそりの発生を防止して、パッド周辺にクラックが発生することを防止することができる。このため、各パワートランジスタ直上にコンタクトパッドを配置することが可能となり、高信頼性の半導体集積回路を実現できる。さらに、パワートランジスタの直上に電力供給コンタクトパッドを配置することにより、貴重なシリコン資産を節約できる。回路設計全体で消費されるシリコン面積を減らすことにより、ICチップのコストを削減することができる。つまり、ICの省チップ面積化とICの低コスト化とを図ることができる。第2の実施形態以下に、本発明の第2の実施形態に係る半導体集積回路及びその製造方法について図面を参照しながら説明する。図5a及びbは、それぞれ、本発明の第2の実施形態に係る半導体集積回路の一部の簡略平面図を示している。図5aの平面図に示すように、ICチップ100内には、分離層で囲まれたパワートランジスタの能動的領域100Aが形成されている。能動的領域100A上には、パワートランジスタのソース及びドレイン領域を覆うように、単一の第1のバス141と単一の第2のバス151とが形成されている。また、第1のバス141は、シート状金属からなる最上層の金属層第3の金属層であってソース電極と接続している。また、第2のバス151は、シート状金属からなる最上層の金属層第3の金属層であってドレイン電極と接続している。第1のバス141及び第2のバス151上には、それぞれ、1個のコンタクトパッド304が形成されている。第1のバス141及び第2のバス151に対して外部のリードフレーム307電源の1つが設けられており、該リードフレーム307と各コンタクトパッド304とを接続するように各ボンディングワイヤ306が設けられている。さらに、図5aの平面図に示すように、上述の第1のバス141及び第2のバス151には、各々における内部であってコンタクトパッド304の近傍にスリット10bが形成されている。これにより、ワイヤボンディングや検査時のプロービングにおいて、コンタクトパッド304にかかる負荷によって生じる応力を緩和することができる。また、図5bの平面図に示すように、ICチップ100内には、分離層で囲まれたパワートランジスタの能動的領域100Aが形成されている。能動的領域100A上には、パワートランジスタのソース及びドレイン領域を覆うように、単一の第1のバス144と単一の第2のバス154とが形成されている。また、第1のバス144は、シート状金属からなる最上層の金属層第3の金属層であってソース電極と接続している。また、第2のバス154は、シート状金属からなる最上層の金属層第3の金属層であってドレイン電極と接続している。第1のバス144及び第2のバス154上には、それぞれ、3個のコンタクトパッド304が形成されている。第1のバス144及び第2のバス154に対して外部のリードフレーム307電源の1つが設けられており、該リードフレーム307と各コンタクトパッド304とを接続するように各ボンディングワイヤ306が設けられている。さらに、図5bの平面図に示すように、上述の第1のバス144及び第2のバス154には、各々における内部であってコンタクトパッド304の近傍にスリット10bが形成されている。これにより、ワイヤボンディングや検査時のプロービングにおいて、コンタクトパッド304にかかる負荷によって生じる応力を緩和することができる。なお、図5a及びbに示した半導体集積回路のその他の断面構成及び図5a及びbでは示されていない下部の構成については、前述の第1の実施形態での説明から容易に想到できるものであるから、その説明は省略する。ここで、図5aに示した半導体集積回路と図5bに示した半導体集積回路との相違としては、図5bでは、単一の第1のバス144及び単一の第2のバス154にコンタクトパッド304を複数接続している点である。この図5bの構成にすると、ボンディングワイヤ306の本数がアップして電流許容値を上げることができる。このため、パワートランジスタの大電流化でのボンディングワイヤ306での制約をなくして、パワートランジスタの抵抗全体のうちのボンディングワイヤ306の抵抗成分を削減し、パワートランジスタの低抵抗化を図りながら、全体としてのパワートランジスタの電流許容値をさらにアップすることができる。またさらに、図5a及びbに示した半導体集積回路と従来例の図10に示した半導体集積回路とを比較すると明らかなように、従来例ではパワートランジスタにおける最上層のバスの構成に工夫はないが、図5a及びbに示した本実施形態の半導体集積回路における最上層のバス図5aでは141、151、図5bでは144、154にはその内部にスリット10bが設けられている。この構成の相違により、本実施形態の半導体集積回路は、ワイヤボンディング又は検査時のプロービングの際にかかる応力をスリット10bによって分散させることにより、コンタクトパッド304の下部に形成された最上層のバスの周辺にそりが発生することを抑制して、コンタクトパッド304の周辺の絶縁膜にクラックが発生することを防止できるという従来例では得られない効果を奏することができる。その結果、半導体集積回路の信頼性の向上を図ることができる。また、以上において、図5a及びbに示した半導体集積回路として、単一のバス図5aでは141、151、図5bでは144、154上のスリット10bをバス内部のコンタクトパッド304の近傍に4個設けた場合について説明したが、その個数に限定されるものではない。この場合であっても、ワイヤボンディングや検査時のプロービングの際にかかる応力をスリットによって分散させることは可能である。以上説明したように、本発明の第2の実施形態に係る半導体集積回路によると、最上層のバス図5aでは141、151、図5bでは144、154の内部にスリット10bを設けたことで、ワイヤボンディングや検査時のプロービングの際にかかる応力を分散させることができる。したがって、コンタクトパッド304の下部に形成された最上層のバスの周辺のそりの発生を防止して、コンタクトパッド304周辺の絶縁膜にクラックが発生することを防止できる。第3の実施形態以下に、本発明の第3の実施形態に係る半導体集積回路及びその製造方法について図面を参照しながら説明する。図6a及びbは、それぞれ、本発明の第3の実施形態に係る半導体集積回路の一部の簡略平面図を示している。図6aの平面図に示すように、ICチップ100内には、分離層で分割されたパワートランジスタの能動的領域100a1、100a2、100a3が形成されている。能動的領域100a1、100a2、100a3上には、パワートランジスタのソース及びドレイン領域を覆うように、単一の第1のバス142と単一の第2のバス152とが形成されている。また、第1のバス142は、シート状金属からなる最上層の金属層第3の金属層であってソース電極と接続している。また、第2のバス152は、シート状金属からなる最上層の金属層第3の金属層であってドレイン電極と接続している。第1のバス142及び第2のバス152上には、それぞれ、1個のコンタクトパッド304が形成されている。第1のバス142及び第2のバス152に対して外部のリードフレーム307電源の1つが設けられており、該リードフレーム307と各コンタクトパッド304とを接続するように各ボンディングワイヤ306が設けられている。さらに、図6aの平面図に示すように、上述の第1のバス142及び第2のバス152には、各々における周縁部の上下にスリット10aが形成されていると共に、各々の内部であってコンタクトパッド304の近傍にスリット10bが形成されている。これにより、ワイヤボンディングや検査時のプロービングにおいて、コンタクトパッド304にかかる負荷によって生じる応力を緩和することができる。また、図6bの平面図に示すように、ICチップ100内には、分離層で分割されたパワートランジスタの能動的領域100a1、100a2、100a3が形成されている。能動的領域100a1、100a2、100a3上には、パワートランジスタのソース及びドレイン領域を覆うように、単一の第1のバス145と単一の第2のバス155とが形成されている。また、第1のバス145は、シート状金属からなる最上層の金属層第3の金属層であってソース電極と接続している。また、第2のバス155は、シート状金属からなる最上層の金属層第3の金属層であってドレイン電極と接続している。第1のバス145及び第2のバス155上には、それぞれ、3個のコンタクトパッド304が形成されている。第1のバス145及び第2のバス155に対して外部のリードフレーム307電源の1つが設けられており、該リードフレーム307と各コンタクトパッド304とを接続するように各ボンディングワイヤ306が設けられている。さらに、図6bの平面図に示すように、上述の第1のバス145及び第2のバス155には、各々における周縁部の上下にスリット10aが形成されていると共に、各々の内部であってコンタクトパッド304の近傍にスリット10bが形成されている。これにより、ワイヤボンディングや検査時のプロービングにおいて、コンタクトパッド304にかかる負荷によって生じる応力を緩和することができる。なお、図6a及びbに示した半導体集積回路のその他の断面構成、及び図6a及びbでは示されていない下部の構成については、前述の第1の実施形態での説明から容易に想到できるものであるから、その説明は省略する。ここで、図6aに示した半導体集積回路と図6bに示した半導体集積回路との相違としては、図6bでは、単一の第1のバス145及び単一の第2のバス155にコンタクトパッド304を複数接続している点である。この図6bの構成にすると、ボンディングワイヤ306の本数がアップして電流許容値を上げることができる。このため、パワートランジスタの大電流化でのボンディングワイヤ306での制約をなくして、パワートランジスタの抵抗全体のうちのボンディングワイヤ306の抵抗成分を削減し、パワートランジスタの低抵抗化を図りながら、全体としてのパワートランジスタの電流許容値をさらにアップすることができる。またさらに、図6a及びbに示した半導体集積回路と従来例の図10に示した半導体集積回路とを比較すると明らかなように、従来例ではパワートランジスタにおける最上層のバスの構成に工夫はないが、図6a及びbに示した本実施形態の半導体集積回路における最上層のバス図6aでは142、152、図5bでは145、155には周縁部にスリット10aが設けられていると共にその内部にスリット10bが設けられている。この構成の相違により、本実施形態の半導体集積回路は、ワイヤボンディング又は検査時のプロービングの際にかかる応力をスリット10a及び10bによって分散させることにより、コンタクトパッド304の下部に形成された最上層のバスの周辺にそりが発生することを抑制して、コンタクトパッド304の周辺の絶縁膜にクラックが発生することを防止できるという従来例では得られない効果を奏することができる。その結果、半導体集積回路の信頼性の向上を図ることができる。また、以上において、図6a及びbに示した半導体集積回路として、単一のバス図6aでは142、152、図6bでは145、155上におけるスリット10a及び10bの配置及び個数については限定されるものではなく、前述の第1及び第2の実施形態で説明したのと同様である。以上説明したように、本発明の第3の実施形態に係る半導体集積回路によると、最上層のバス図6aでは142、152、図6bでは145、155の周縁部及び内部にスリット10a及び10bを設けたことで、ワイヤボンディングや検査時のプロービングの際にかかる応力を分散させることができる。したがって、コンタクトパッド304の下部に形成された最上層のバスの周辺のそりの発生を防止して、コンタクトパッド304周辺の絶縁膜にクラックが発生することを防止できる。さらに、パワートランジスタは、最上層のバス図6aでは142、152、図6bでは145、155の内部におけるスリット10bの方向に沿って、分離層によって分割されている。すなわち、全体のパワートランジスタは3つの小さなパワートランジスタよりなり、これらの3つのパワートランジスタの各々は分離層によって囲まれているので、ラッチ又は寄生の誤動作が発生しにくくなり、半導体集積回路の信頼性が向上する。第4の実施形態以下に、本発明の第4の実施形態に係る半導体集積回路及びその製造方法について図面を参照しながら説明する。図7は、本発明の第4の実施形態に係る半導体集積回路の一部の簡略平面図を示している。図7の平面図に示すように、ICチップ100内には、分離層で囲まれたパワートランジスタの能動的領域100Aが形成されている。能動的領域100A上には、パワートランジスタのソース及びドレイン領域を覆うように、バス146~148とバス156~158とが形成されている。また、バス146~148は、シート状金属からなる最上層の金属層第3の金属層であってソース電極と接続しており、バス146~148の各々はスリット10cによって均等に分割されている。また、バス156~158は、シート状金属からなる最上層の金属層第3の金属層であってドレイン電極と接続しており、バス156~158の各々はスリット10cによって均等に分割されている。バス146~148及びバス156~158上には、それぞれ、1個のコンタクトパッド304が形成されている。バス146~148に対して外部のリードフレーム307電源の1つが設けられていると共にバス156~158に対して外部のリードフレーム307電源の1つが設けられている。リードフレーム307と各コンタクトパッド304とを接続するように各ボンディングワイヤ306が設けられている。次に、上述した図7に示した半導体集積回路における最上層の金属層であるバスとその下側に設けられた2つの金属層との位置関係を説明しておく。なお、2層目のバスと1層目のバスとの位置関係については、上述の図3において示した最上層のバスの位置が異なるだけであってほぼ同様であるためその説明は省略する。図8は、図7に示したバス146~148、156~158の下側の金属層との位置関係を模式的に示した平面図である。なお、図8では、各バス146~148、156~158を透視的に示している。図8に示すように、本実施形態において3層目となるバス146~148、156~158の下側には、細長い横方向のストライブ状を有し且つ一定のピッチで互いに並行になるように、2層目のバス第2の金属層としてのソースライン第1の金属パターンの金属層11、12、13、14、15、16と2層目のバスとしてのドレインライン第2の金属パターンの金属層21、22、23、24、25、26とが交互に形成されている。3層目のバス146~148は、金属を詰めた複数のビアX1を介して、それぞれ、2層目のバスであるソースライン11及び12、13及び14、15及び16に接続されており、3層目のバス156~158は、金属を詰めた複数のビアY1を介して、それぞれ、ドレインライン21及び22、23及び24、25及び26に接続されている。以上説明したように、本発明の第4の実施形態に係る半導体集積回路によると、パワートランジスタのソースにつながるバス146~148及びドレインにつながるバス156~158は、スリット10cにより、パワートランジスタの大サイズのバスが均等に分割されたものである。そして、これらのバス146~148、156~158の各々に1つのコンタクトパッドを接続し、パワートランジスタの直上にコンタクトパッド304を備えている。このため、大サイズのバスの金属層のワイヤボンディングや検査時のプロービングの際にかかる応力によるストレスは、スリット10cによって均等に分割されたバスの存在により分散される。したがって、応力の影響が大きい大面積の金属層バスが存在する場合に生じるそりが発生することを抑制し、パワートランジスタ全体にかかる応力によるストレスを低減できる。このようにして、コンタクトパッド304の下部に形成された最上層のバスの周辺のそりが発生することを防止して、コンタクトパッド周辺の絶縁膜にクラックが発生することを防止できる。その結果、半導体集積回路の信頼性が向上する。また、図7に示した半導体集積回路と従来例の図10に示した半導体集積回路とを比較すると明らかなように、従来例ではパワートランジスタにおける最上層のバスの構成に工夫はないが、図7に示した本実施形態の半導体集積回路における最上層のバス146~148、156~158はスリット10cによって大きなバスが均等に分割されたものである。この構成の相違により、本実施形態の半導体集積回路は、ワイヤボンディング又は検査時のプロービングの際にかかる応力を均等に分割されたバス146~148、156~158に分散させることにより、コンタクトパッド304の下部に形成された最上層のバスの周辺にそりが発生することを抑制して、コンタクトパッド304の周辺の絶縁膜にクラックが発生することを防止できるという従来例では得られない効果を奏することができる。その結果、半導体集積回路の信頼性の向上を図ることができる。本発明は、上述した各実施形態での説明に限定的に解釈されるべきではない。例示の実施形態に対する各種の修正及び組み合わせが、本発明のその他の実施形態と共に可能であることは、本説明を参照することによって当業者には明らかなことである。一例として、本発明は、能動的部品の上に位置するコンタクトパッドを含み、それらのパッドの位置が、パッド下の能動的部品への電力の制御と分配を提供するように選択されたものである半導体集積回路を一般的にカバーする。また別の例として、本発明は、能動的部品の上に位置するコンタクトパッドを含み、それらのパッドが、選択された1つのパッドと、電力を供給すべき1又は複数のパッドに対応する能動的部品との間の電力分配の距離を最小化するように配置されている半導体ICをカバーする。従って、添付された特許請求の範囲はそのような修正及び実施形態をすべて包含し得るものである。