基板と、該基板上に設けられ一対の電極を有した複数のトンネル磁気抵抗素子と、前記基板上に設けられ複数の前記トンネル磁気抵抗素子を直列に接続すると共に両端に接続端子を有する配線と、前記トンネル磁気抵抗素子に電圧を印加して抵抗変化を検出するICを有した検出回路部とを備え、直列に接続された前記トンネル磁気抵抗素子全体の耐電圧をVbとし、前記ICの動作電圧をVddとしたとき、前記耐電圧Vbが、Vdd/2≦Vb≦2Vddの関係に設定されていることを特徴とする磁気センサ装置。請求項1に記載の磁気センサ装置において、前記配線が、一対の前記接続端子に接続され互いに平行かつ近接して複数の前記トンネル磁気抵抗素子の間に延在した一対の主配線部と、前記主配線部から前記トンネル磁気抵抗素子に向けて互いに平行かつ近接して延在し一対の前記電極に接続された複数対の接続配線部とを有していることを特徴とする磁気センサ装置。請求項2に記載の磁気センサ装置において、複数の前記トンネル磁気抵抗素子が、複数列に並んで配置され、一対の前記主配線部が、前記トンネル磁気抵抗素子の列間に配されていると共に、複数対の前記接続配線部が一対の前記主配線部の両側に配されていることを特徴とする磁気センサ装置。上記従来の技術には、以下の課題が残されている。TMR素子の抵抗変化を、例えば動作電圧5Vの汎用ICを用いてモニタする場合、上記非特許文献1のように対策したTMR素子でも、耐電圧が低いために絶縁破壊が生じてしまう不都合があった。すなわち、通常、TMR素子は耐圧を考慮して1V未満の印加電圧で使用されるが、動作電圧5Vの汎用ICを用いた場合、通常、端子電圧が動作電圧の1/2程度の電圧となって印加され、TMR素子の耐電圧を超えてしまう問題があった。本発明は、前述の課題に鑑みてなされたもので、TMR素子の絶縁破壊を防いで汎用ICを用いることができる磁気センサ装置を提供することを目的とする。本発明は、前記課題を解決するために以下の構成を採用した。すなわち、第1の発明の磁気センサ装置は、基板と、該基板上に設けられ一対の電極を有した複数のトンネル磁気抵抗素子と、前記基板上に設けられ複数の前記トンネル磁気抵抗素子を直列に接続すると共に両端に接続端子を有する配線と、前記トンネル磁気抵抗素子に電圧を印加して抵抗変化を検出するICを有した検出回路部とを備え、直列に接続された前記トンネル磁気抵抗素子全体の耐電圧をVbとし、前記ICの動作電圧をVddとしたとき、前記耐電圧Vbが、Vdd/2≦Vb≦2Vddの関係に設定されていることを特徴とする。すなわち、この磁気センサ装置では、直列に接続されたトンネル磁気抵抗素子全体の耐電圧をVbとし、ICの動作電圧をVddとしたとき、耐電圧Vbが、Vdd/2≦Vb≦2Vddの関係に設定されているので、TMR素子個々の耐電圧が小さくても直列接続された複数のTMR素子全体としての耐電圧Vbが高くなりICの端子電圧Vdd/2以上となることで、絶縁破壊を防ぐことができる。なお、TMR素子全体としての耐電圧VbがVdd/2未満であると、ICの端子に接続した際に絶縁破壊が生じるおそれがあり、またTMR素子全体としての耐電圧Vbが2Vddを超えると、直列にTMR素子を多く接続したために抵抗が必要以上に増大してICの内部抵抗に比べて無視できない大きさになってしまう。また、第2の発明の磁気センサ装置は、第1の発明において、前記配線が、一対の前記接続端子に接続され互いに平行かつ近接して複数の前記トンネル磁気抵抗素子の間に延在した一対の主配線部と、前記主配線部から前記トンネル磁気抵抗素子に向けて互いに平行かつ近接して延在し一対の前記電極に接続された複数対の接続配線部とを有していることを特徴とする。この磁気センサ装置では、配線が、一対の接続端子に接続され互いに平行かつ近接して複数のTMR素子の間に延在した一対の主配線部と、主配線部からTMR素子に向けて互いに平行かつ近接して延在し一対の電極に接続された複数対の接続配線部とを有しているので、電磁誘導によるノイズの発生を抑制することができる。すなわち、複数のTMR素子を接続したことにより多数の配線部分が存在するが、検出すべき磁界に交番磁界が含まれる場合あるいは交番磁界の場合、配線で電磁誘導が発生してノイズ電圧となり、S/N比が低下するおそれがある。特に、配線がTMR素子の列の外側に配される場合、一対の配線の間が広がってループ状になり、電磁誘導によりノイズが生じやすい。しかしながら、本発明では、一対の主配線部および複数対の接続配線部において、隣接する配線部同士の電流方向を互い違いにすると共に互いに近接させることで、ループ状の配線を避け、配線での電磁誘導が生じ難くなる。第3の発明の磁気センサ装置は、第2の発明において、複数の前記トンネル磁気抵抗素子が、複数列に並んで配置され、一対の前記主配線部が、前記トンネル磁気抵抗素子の列間に配されていると共に、複数対の前記接続配線部が一対の前記主配線部の両側に配されていることを特徴とする。すなわち、この磁気センサ装置では、一対の主配線部が、複数列に並んだトンネル磁気抵抗素子の列間に配されているので、列の外側に配線を配する場合に比べて配線長を短縮でき、さらに配線で生じる電磁誘導を抑制することができる。本発明によれば、以下の効果を奏する。すなわち、本発明に係る磁気センサ装置によれば、直列に接続されたトンネル磁気抵抗素子全体の耐電圧をVbとし、ICの動作電圧をVddとしたとき、耐電圧Vbが、Vdd/2≦Vb≦2Vddの関係に設定されているので、複数のTMR素子全体としての耐電圧Vbが高くなりICの端子電圧以上となることで、絶縁破壊を防ぐことができる。したがって、動作電圧5Vの汎用ICを採用しても絶縁破壊が生じず、高い信頼性が得られると共に部材コストを低減することができる。以下、本発明に係る磁気センサ装置の一実施形態を、図1から図6を参照しながら説明する。なお、以下の説明に用いる各図面では、各部材を認識可能又は認識容易な大きさとするために縮尺を適宜変更している。本実施形態の磁気センサ装置1は、図1に示すように、基板2と、該基板2上に設けられ一対の電極3aを有した複数のトンネル磁気抵抗素子以下、TMR素子とも称す3と、基板2上に設けられ複数のトンネル磁気抵抗素子3を直列に接続すると共に両端に接続端子4aを有する配線4と、トンネル磁気抵抗素子3に電圧を印加して抵抗変化を検出するIC5を有した検出回路部6とを備えている。なお、基板2、TMR素子3および配線4によりセンサ本体7が構成され、該センサ本体7と検出回路部6とは、配線4の一対の接続端子4aに接続された一対のリード線8で接続されている。上記配線4は、一対の接続端子4aに接続され互いに平行かつ近接して複数のトンネル磁気抵抗素子3の間に延在した一対の主配線部4Aと、主配線部4Aからトンネル磁気抵抗素子3に向けて互いに平行かつ近接して延在し一対の電極3aに接続された複数対の接続配線部4Bとを有している。また、複数の上記トンネル磁気抵抗素子3は、2列に並んで配置され、一対の主配線部4Aが、トンネル磁気抵抗素子3の列間に配されていると共に、複数対の接続配線部4Bが一対の主配線部4Aの両側に配されている。これら主配線部4Aおよび接続配線部4Bでは、いずれの箇所も隣接する線同士で互い違いに電流が流れる。上記一対のリード線8は、より対線いわゆるツイストペアケーブルである。さらに、本磁気センサ装置1では、直列に接続されたトンネル磁気抵抗素子3全体の耐電圧をVbとし、IC5の動作電圧をVddとしたとき、耐電圧Vbが、Vdd/2≦Vb≦2Vddの関係に設定されている。例えば、動作電圧Vddが5Vである汎用ICをIC5として使用した場合、トンネル磁気抵抗素子3全体の耐電圧Vbが、2.5V≦Vb≦10Vの範囲内になるように設定される。上記TMR素子3は、図2に示すように、例えば固定側電極層11、固定磁化層12、絶縁層13、自由磁化層14および自由側電極層15の順に積層された構造を有している。例えば、固定側電極層11は、Ta層厚さ30nm/CoFe層厚さ3nm/IrMn層厚さ15nmの積層で構成され、固定磁化層12は、CoFe層厚さ2nm/Ru層厚さ0.8nm/CoFeB層厚さ3nmの積層で構成されている。また、絶縁層13は、MgO層厚さ1.2nmであり、自由磁化層14は、CoFeB層厚さ3nmである。さらに、自由側電極層15は、Ta層厚さ10nm/Ru層厚さ15nmの積層で構成されている。なお、固定側電極層11および自由側電極層15は、直接一対の接続配線部4Bに接続されて一対の電極3aとされるか、ワイヤーボンディング等の他の配線を介して別途設けた一対の電極3aに電気的に接続されている。上記基板2は、複数のTMR素子3が実装可能なプリント基板であり、ガラスエポキシ樹脂等で形成された絶縁材料の基板本体の実装面に銅パターン等で配線4が形成されたものである。本実施形態では、この基板2上に6つのTMR素子3が2列に実装されている。上記配線4は、一対の接続端子4aに接続され互いに平行かつ近接して複数のTMR素子3の間に延在した一対の主配線部4Aと、主配線部4AからTMR素子3に向けて互いに平行かつ近接して延在し一対の電極3aに接続された複数対の接続配線部4Bとを有している。上記検出回路部6は、図3および図4に示すように、例えばVdd:5Vで動作するIC5と、TMR素子3直列に接続された全TMR素子3に直列に接続された参照抵抗Rとを備えている。IC5は、TMR素子3と参照抵抗Rとの間に接続され検出した信号を増幅するAMP16と、増幅した信号をアナログからデジタルへ変換するA/Dコンバータ17とを備えている。このA/Dコンバータ17は、例えば0.5~4.5Vの範囲について128bitの分解能を有している。したがって、直列に接続したTMR素子3全体の電圧を0.5~4.5Vの範囲に設定することで、A/Dコンバータ17を有効に使用することが可能になる。このため、磁界が印加されていない状態におけるTMR素子3全体の抵抗R0を、0.5~4.5Vの中点になるように参照抵抗Rを設定することが好ましい。なお、TMR素子3全体としての耐電圧VbがVdd/2未満であると、IC5の端子に接続した際に絶縁破壊が生じるおそれがあり、またTMR素子3全体としての耐電圧Vbが2Vddを超えると、直列にTMR素子3を多く接続したために抵抗が必要以上に増大してICの内部抵抗に比べて無視できない大きさになってしまう。例えば、1個のTMR素子3の耐電圧が1Vであるとすると、2Vdd:10Vを超えるように11個のTMR素子3を直列に接続した場合、TMR素子3全体の抵抗値が110kΩと必要以上に大きくなり、IC5の内部抵抗が10MΩであるとすると、その1を超えるため、S/N比に影響を与える無視できない大きさとなってしまう。このように本実施形態の磁気センサ装置1では、直列に接続されたTMR素子3全体の耐電圧をVbとし、IC5の動作電圧をVddとしたとき、耐電圧Vbが、Vdd/2≦Vb≦2Vddの関係に設定されているので、TMR素子3個々の耐電圧が小さくても直列接続された複数のTMR素子3全体としての耐電圧Vbが高くなりIC5の端子電圧Vdd/2以上となることで、絶縁破壊を防ぐことができる。また、配線4が、一対の接続端子4aに接続され互いに平行かつ近接して複数のTMR素子3の間に延在した一対の主配線部4Aと、主配線部4AからTMR素子3に向けて互いに平行かつ近接して延在し一対の電極3aに接続された複数対の接続配線部4Bとを有しているので、電磁誘導によるノイズの発生を抑制することができる。すなわち、複数のTMR素子3を接続したことにより多数の配線部分が存在するが、検出すべき磁界に交番磁界が含まれる場合あるいは交番磁界の場合、配線4で電磁誘導が発生してノイズ電圧となり、S/N比が低下するおそれがある。特に、図5に示す本発明の他の例のように、配線4がTMR素子3の列の外側を回って配される場合、一対の配線4の間が広がってループ状になり、電磁誘導によりノイズが生じやすい。しかしながら、本実施形態では、一対の主配線部4Aおよび複数対の接続配線部4Bにおいて、隣接する配線部同士の電流方向を互い違いにすると共に互いに近接させることで、ループ状の配線を避け、配線4での電磁誘導が生じ難くなる。さらに、主配線部4Aが、複数列に並んだTMR素子3の列間に配されているので、列の外側に配線を配する場合に比べて配線長を短縮でき、さらに配線で生じる電磁誘導を抑制することができる。次に、本発明に係る磁気センサ装置を、実際に作製して評価した結果を説明する。本実施例として、動作電圧Vdd:5Vの汎用ICに耐電圧Vb:1VのTMR素子を接続数を変えて直列に接続し、絶縁破壊が生じるか否かについて評価した。なお、TMR素子の素子抵抗は10kΩである。<実施例1>TMR素子4個を直列接続した場合、TMR素子全体の抵抗は40kΩ、耐電圧が4Vとなり、汎用ICの動作電圧Vdd:5Vの1/2である2.5Vよりも高くなることから、絶縁破壊は生じなかった。<実施例2>TMR素子10個を直列接続した場合、TMR素子全体の抵抗は100kΩ、耐電圧が10Vとなり、汎用ICの動作電圧Vdd:5Vの1/2である2.5Vよりも高くなることから、絶縁破壊は生じなかった。また、汎用ICの内部抵抗10MΩに比べてTMR素子全体の抵抗が1以下であるため無視でき、S/N比に大きな影響はない。<比較例1>TMR素子2個を直列接続した場合、TMR素子全体の抵抗は20kΩ、耐電圧が2Vとなり、汎用ICの動作電圧Vdd:5Vの1/2である2.5Vよりも低くなることから、絶縁破壊が生じた。<比較例2>TMR素子20個を直列接続した場合、TMR素子全体の抵抗は200kΩ、耐電圧が20Vとなり、汎用ICの動作電圧Vdd:5Vの1/2である2.5Vよりも高くなることから、絶縁破壊は生じなかった。しかしながら、汎用ICの内部抵抗10MΩに比べてTMR素子全体の抵抗が1を超えてしまう無視できない大きさとなり、S/N比に影響を与え、高精度な測定が困難になった。なお、本発明の技術範囲は上記実施形態および上記実施例に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。例えば、上記実施形態では、プリント基板上に複数のTMR素子を実装してパターン配線で直列に接続しているが、集積回路技術、リソグラフィー技術等を用いて1チップに複数のTMR素子をまとめて作り込み、微細な配線パターンにより電気的に直列に接続しても構わない。また、上記実施形態では、6つのTMR素子を2列に配列して直列接続しているが、他の配置において直列接続しても構わない。例えば、他の例として図6に示すように、基板2上に15個のTMR素子3を5個ずつの3つに分けてデンドライト状樹枝状に配して実装し、配線4で全てを直列に接続したものでも構わない。