入力信号がゲートに供給されるソース接地トランジスタと、前記ソース接地トランジスタのドレイン電流が供給される第1の負荷とを有する増幅回路と、前記入力信号がソースに供給されるゲート接地トランジスタと、前記ゲート接地トランジスタのドレイン電流が供給される第2の負荷とを有する終端回路と、前記ゲート接地トランジスタのソースとドレインの間に接続されたアクティブインダクタとを有する低雑音増幅器。請求項1に記載の低雑音増幅器において、前記入力信号に応答して前記第1の負荷に発生する第1の信号および前記入力信号に応答して前記第2の負荷に発生する第2の信号は、差動出力として次段の回路に供給されることを特徴とする低雑音増幅器。請求項1に記載の低雑音増幅器において、更に、前記入力信号に応答して前記第2の負荷に発生する第2の信号を、前記ソース接地トランジスタのゲートに結合する結合回路を有し、前記第2の信号は、前記入力信号とともに前記増幅回路により増幅されて、単相出力として次段の回路に供給されることを特徴とする低雑音増幅器。請求項1乃至3のいずれか1項に記載の低雑音増幅器において、前記アクティブインダクタは、インダクタと抵抗の直列回路と等価であり、前記アクティブインダクタの抵抗と前記終端回路の入力抵抗の合成並列抵抗は、前記低雑音増幅器の周波数帯域の最低周波数において前記低雑音増幅器の電圧反射係数が前記入力信号に対する電圧反射係数として許容される許容反射係数以下になるように設定され、前記アクティブインダクタのインダクタは、前記入力信号が印加される寄生容量と共振して、前記周波数帯域の最高周波数における前記電圧反射係数が前記許容反射係数以下にするように設定されていることを特徴とする低雑音増幅器。請求項1乃至4のいずれか1項に記載の低雑音増幅器において、前記インダクタ用トランジスタの熱雑音電流が前記入力信号の信号源に供給されて前記第1の負荷に発生する第1の雑音電圧と前記熱雑音電流が前記第2の負荷に供給されて発生する第2の雑音電圧は、相殺されて次段の回路に供給されることを特徴とする低雑音増幅器。しかし、入力信号の周波数が高くなると寄生容量により入力インピーダンスが低下し、低雑音増幅器と入力信号源が不整合状態なくなる。このような不整合により、低雑音増幅器の周波数帯域は制限される。低雑音増幅器の入力回路を改良してこのような帯域制限を回避することも考えられるが、改良のため追加する素子の熱雑音で雑音指数が増加する虞がある。そこで、本発明の課題は、このような問題を解決することである。上記の問題を解決するために、本装置の一観点によれば、入力信号がゲートに供給されるソース接地トランジスタと、前記ソース接地トランジスタのドレイン電流が供給される第1の負荷とを有する増幅回路と、前記入力信号がソースに供給されるゲート接地トランジスタと、前記ゲート接地トランジスタのドレイン電流が供給される第2の負荷とを有する終端回路と、前記ゲート接地トランジスタのソースとドレインの間に接続されたアクティブインダクタとを有する低雑音増幅器が提供される。本装置によれば、雑音指数の増加を抑制しながら低雑音増幅器の周波数帯域を拡大することができる。以下、図面にしたがって本発明の実施の形態について説明する。但し、本発明の技術的範囲はこれらの実施の形態に限定されず、特許請求の範囲に記載された事項とその均等物まで及ぶものである。尚、図面が異なっても対応する部分には同一符号を付し、その説明を省略する。実施の形態1図1は、本実施の形態の低雑音増幅器2の構成を示す図である。図1に示すように、本実施の形態の低雑音増幅器2は、増幅回路4、終端回路6、およびアクティブインダクタ8を有している。増幅回路4は、入力信号がゲートに供給されるソース接地トランジスタ10と、ソース接地トランジスタ10のドレイン電流が供給される第1の負荷12を有している。終端回路6は、入力信号がソースに供給されるゲート接地トランジスタ14と、ゲート接地トランジスタ14のドレイン電流が供給される第2の負荷16とを有している。アクティブインダクタ8は、ゲート接地トランジスタ14のソースとドレインの間に接続されている。第1の負荷12および第2の負荷16には、電源電圧VDDが供給される。更に、低雑音増幅器2は、入力信号源22が接続される入力端子24と、一対の出力端子OPONを有している。この一対の出力端子OPONを介して、入力信号に応答して第1の負荷12に発生する第1の信号および同じく入力信号に応答して第2の負荷16に発生する第2の信号が、差動出力として次段の回路28に供給される。ここで、入力信号源22は、例えばアンテナである。次段の回路28は、例えば信号処理回路である。図2は、本実施の形態のアクティブインダクタ8の構成を示す図である。このアクティブインダクタ8は、ソースがゲート接地トランジスタ14のソースに接続され、ドレインがゲート接地トランジスタ14のドレインに接続されたトランジスタ18以下、インダクタ用トランジスタと呼ぶを有している。更に、アクティブインダクタ8は、このインダクタ用トランジスタ18のゲートに一端が接続されたインダクタ用抵抗20を有している。このインダクタ用抵抗20の他端には、固定電位が供給される。このインダクタ用抵抗20の抵抗値は、インダクタ用トランジスタ18の相互コンダクタンスgmoの逆数より十分に大きな値である例えば、10倍以上、好ましくは100以上。ソース接地トランジスタ10、ゲート接地トランジスタ14、およびインダクタ用トランジスタ18は、例えばnチャネルMOSFETMetalOxideSemiconductorFieldEffectTransistorである。但し、これらのトランジスタは、pチャネルMOSFETや他の電界効果トランジスタであってもよい。ソース接地トランジスタ10のゲートおよびゲート接地トランジスタ14のソースには、入力端子24を介して入力信号が供給される。また、ソース接地トランジスタ10のゲートには、バイアス抵抗30を介してバイアス電圧が供給される。ゲート接地トランジスタ14のソースには、一端がグラウンドGに接続された定電流源32が接続される。この定電流源32により、ゲート接地トランジスタ14のゲートバイアス電圧が設定される。―周波数特性―図3は、入力端子24から見た低雑音増幅器2の等価回路である。図3に示すように、入力端子24から見た等価回路は、ソース接地トランジスタ10のゲートソース間容量36と、ゲート接地トランジスタ14の入力抵抗38と、アクティブインダクタ8の等価回路40と、寄生容量42とを有している。これらの回路要素の一端はそれぞれ入力端子24に接続され、他端はグラウンドGに接続されている。他の回路要素と同様、寄生容量42には、入力信号が供給される。アクティブインダクタ8の等価回路40は、インダクタ受動インダクタ44と抵抗46の直列回路である。すなわち、アクティブインダクタ8は、インダクタ44と抵抗46の直列回路と等価である。寄生容量42は、例えば500fF程度である。この寄生容量42に比べ、ソース接地トランジスタ10のゲートソース間容量36例えば、20fFは十分に小さい。従って、ゲートソース間容量36は、無視することができる。ゲート接地トランジスタ14の相互コンダクタンスをgm1とすると、ゲート接地トランジスタ14の入力抵抗38の抵抗値は1/gm1である。一方、アクティブインダクタ8の入力インピーダンスZinAIは、式1のとおりである。但し、入力信号の角振動数ωは、後述する条件を満たすものとする。ここで、gm0は、インダクタ用トランジスタ18の相互コンダクタンスである。Cgsは、インダクタ用トランジスタ18のゲートソース間容量である。Rxは、インダクタ用抵抗20の抵抗値である。ωは入力信号の角周波数である。この式1の導出過程は、後述する。式1に示すように、アクティブインダクタの入力インピーダンスは、抵抗値1/gm0の抵抗とインダクタ値RXCgs/gm0のインダクタとの直列回路のインピーダンスである。この直列回路が、アクティブインダクタ8の等価回路40である。次に、低雑音増幅器2の周波数帯域以下、増幅帯域と呼ぶの最低周波数以下、最低増幅周波数と呼ぶにおける低雑音増幅器2の応答について説明する。最低増幅周波数におけるアクティブインダクタ8のリアクタンスωRXCgs/gm0は、抵抗分1/gm0より十分小さくなるように設定される例えば、1/10、更に好ましくは1/100。従って、最低増幅周波数例えば、10MHzでは、インダクタ44は無視することができる。更に、寄生容量42も、最低増幅周波数では無視することができる。従って、最低増幅周波数における低雑音増幅器2の入力インピーダンスの値ZinLは、アクティブインダクタの抵抗46とゲート接地トランジスタ14の入力抵抗38の合成並列抵抗になる。この合成並列抵抗は、式2のとおりである。本実施の形態では、最低増幅周波数における低雑音増幅器2の電圧反射係数が、入力信号に対する電圧反射係数として許容される許容反射係数以下になるように、式2の合成並列抵抗ZinLが設定される。許容反射係数は、例えば-10dBである。尚、電圧反射係数は、SパラメータのS11と等価である。増幅帯域は、低雑音増幅器が入力信号を増幅する周波数領域であり、電圧反射係数がこの許容反射係数以下になるように設定される。従って、合成並列抵抗ZinLの値を決めるインダクタ用トランジスタ18およびゲート接地トランジスタ14の相互コンダクタンスgm0gm1は、例えば式3を満たすように設定される。ここで、Rsは、入力信号源22の出力インピーダンスである。式3が満たされる場合、低雑音増幅器2と入力信号源22が整合して、電圧反射係数S11が許容反射係数以下になる。次に、低雑音増幅器の周波数帯域の最高周波数以下、最高増幅周波数と呼ぶにおける低雑音増幅器2の応答について説明する。最低増幅周波数では、上述したようにアクティブインダクタ8のインダクタ44および寄生容量42は無視することができる。しかし、入力信号の周波数が高くなると、インダクタ44および寄生容量42を無視することはできない。従って、増幅帯域の高周波領域における低雑音増幅器2の入力インピーダンスZinHは、式4のとおりになる。ここで、Cpは、寄生容量42の容量値である。ところで、アクティブインダクタ8を設けない場合、式4の分母は、gm1jωCpになる。従って、アクティブインダクタ8を有しない低雑音増幅器以下、簡易型低雑音増幅器と呼ぶの入力インピーダンスは、1/gm1jωCpになる。このような簡易型低雑音増幅器では、周波数が高なると入力インピーダンスが小さくなって、電圧反射係数が増加する。しかし、本実施の形態の低雑音増幅器2では、高周波領域でインダクタ44と寄生容量42が共振して、周波数帯域の最高周波数における電圧反射係数が許容反射係数以下になるように、インダクタ44のインダクタ値が設定される。このため、高周波領域における入力インピーダンスZinHの低下が抑制され、増幅帯域が拡大する。具体的には、例えば、インダクタ44と寄生容量42の共振周波数fRESが簡易型低雑音増幅器の最高増幅周波数例えば、4.1GHzと等しいか少し高い周波数例えば、5.0GHzになるになるように、アクティブインダクタの各素子パラメータgm0CgsRx等が設定される。これにより高周波領域における入力インピーダンスの低下が抑制され、低雑音増幅器2の周波数帯域が簡易型低雑音増幅器より広くなる。共振周波数fRESは、式5のとおりである。ここで、式5中のgm0RxCgsは、インダクタ44のインダクタ値である。次に、本実施の形態の低雑音増幅器2と簡易型低雑音増幅器の周波数特性を比較する。図4は、簡易型低雑音増幅器の入力端子24から見た等価回路である。簡易型低雑音増幅器では、ゲート接地トランジスタ14の入力抵抗38が、入力信号源22の出力インピーダンス48に略整合するように設定される。図5は、本実施の形態の低雑音増幅器2および簡易型低雑音増幅器の入力インピーダンスの周波数特性の一例である。横軸は、入力信号の周波数である。縦軸は、入力インピーダンスである。図6は、低雑音増幅器2および簡易型低雑音増幅器の電圧反射係数の周波数特性である。横軸は、入力信号の周波数である。縦軸は、電圧反射係数である。図5には、低雑音増幅器2の入力インピーダンス50および簡易型低雑音増幅器の入力インピーダンス52が示されている。図6には、低雑音増幅器2の電圧反射係数54および簡易型低雑音増幅器の電圧反射係数56が示されている。図5および6に示す例では、入力信号源22の出力インピーダンスは50Ωである。許容反射係数は、-10dBである。図5に示すように、400MHz以下の低周波領域では、低雑音増幅器2および簡易型低雑音増幅器の入力インピーダンスは略33Ωである。図5の例では、低雑音増幅器2および簡易型低雑音増幅器の入力インピーダンスは、入力信号源22の出力インピーダンスより低くなっている。しかし、図6に示すように低周波領域における電圧反射係数は-14dBであり、許容反射係数-10dBより十分低くなっている。このように、式3の条件から多少外れても、電圧反射係数は許容反射係数以下になる。図5に示すように、周波数が400MHz以上になると、寄生容量42のリアクタンス=1ωCpがゲート接地トランジスタ14の入力抵抗38に対して無視できなくなり、簡易型低雑音増幅器の入力インピーダンス52は減少する。このため、図6に示すように、簡易型低雑音増幅器の電圧反射率56は除々に増加し、41GHzで許容反射係数-10dBを超える。従って、図6に周波数特性を示す簡易型低雑音増幅器の最高増幅周波数は4.1GHzである。一方、低雑音増幅器2の入力インピーダンス50は、400MHz以上の高周波領域で、入力信号源の出力インピーダンス50Ωを僅かに超えるまで上昇しその後減少する図5参照。このインピーダンス上昇により、入力インピーダンス50の減少は一時的に回避される。このため、低雑音増幅器2の電圧反射係数54は、図6に示すように、一旦低下した後増加に転じ、64GHzで-10dBに達する。従って、図6に周波数特性を示す低雑音増幅器2の最高増幅周波数は6.4GHzになる。この値は、簡易型低雑音増幅器の最高増幅周波数4.1GHzより高い。このように、本実施の形態の低雑音増幅器2によれば、周波数帯域を拡大することができる。尚、図5および6に示す特性の計算に用いたパラメータは、以下のとおりである。入力信号源22の出力インピーダンスは、50Ωである。寄生容量42の容量値は、500fFである。簡易型低雑音増幅器におけるゲート接地トランジスタ14の相互コンダクタンスgm1は30mSである。低雑音増幅器2のゲート接地トランジスタ14における相互コンダクタンスgm1は10mSである。低雑音増幅器2のインダクタ用トランジスタ18の相互コンダクタンスgm0およびソースゲート間容量は、それぞれ20mSおよび20fFである。インダクタ用抵抗20の抵抗値は、2kΩである。―アクティブインダクタ―図7は、インダクタ用トランジスタ18を等価回路で置き換えたアクティブインダクタ8の等価回路58である。図7には、インダクタ用トランジスタ18のソースSに信号を供給する信号源60も示されている。図7に示すように、この等価回路58は、インダクタ用トランジスタ18のゲートソース間容量21図7参照と、インダクタ用トランジスタ18のゲートGに接続されたインダクタ用抵抗20を有している。更に、等価回路58は、インダクタ用トランジスタ18のゲートソース間電圧vgsに応じて電流gm0vgsを生成する電源62を有している。この等価回路に基づくと、式6に示すインピーダンスZが得られる。このインピーダンスZは、インダクタ用トランジスタ18のソースSから見た、アクティブインダクタ8の入力インピーダンスである。CgsおよびRxは、それぞれゲートソース間容量21およびインダクタ用抵抗20の値である。gm0は、インダクタ用トランジスタ18の相互コンダクタンスである。入力信号の角周波数ωがgm0/Cgsより小さい場合、式6の分母はgm0で近似できる。この場合、式6は簡単になり、式1になる。従って、本実施の形態では、最高増幅周波数fmaxに対応する角振動数ωmax=2πfmaxがgm0/Cgsより小さくなるように、gm0およびCgsが定められる。このため、アクティブインダクタ8は、低雑音増幅器2の周波数帯域で、インダクタと抵抗の直列回路と等価になる。実施の形態2においても、同様である。図7のアクティブインダクタ8では、ソースゲート間容量によりインダクタ機能が実現される。しかし、インダクタ用トランジスタ10のソースとゲートの間にコンデンサを接続することで、インダクタ値をより大きくしてもよい。―熱雑音の抑制―上述したように、アクティブインダクタ8を設けることで、低雑音増幅器2の周波数帯域を拡大することができる。一方、アクティブインダクタ8を設けると、インダクタ用トランジスタ18の熱雑音で雑音指数が増加する虞ある。しかし、本低雑音増幅器2では、差動出力によりインダクタ用トランジスタ18の熱雑音が相殺されて次の回路28に供給されるので、雑音指数は殆ど増加しない。図8は、インダクタ用トランジスタ18が発生する熱雑音電流の流れを説明する図である。図8に示すように、インダクタ用トランジスタ18は、熱雑音源64を伴っている。この熱雑音源64は、熱雑音電流inを発生する。熱雑音電流inは、インダクタ用トランジスタ18のソース端子Sで3方向に分流される。具体的には、熱雑音電流inは、インダクタ用トランジスタ18に流れ込む第1の雑音電流in1と、ゲート接地トランジスタ14に流れ込む第2の雑音電流in2と、入力信号源22に流れ込む第3の雑音電流in3に分流される。これらの電流は、式7のとおりである。ここで、Rsは、入力信号源22の出力インピーダンスである。gmo、gm1、およびgm2は、それぞれインダクタ用トランジスタ18、ゲート接地トランジスタ14、およびソース接地トランジスタ10の相互コンダクタンスである。まず、式7に基づいて、第2の負荷16に発生する第2の雑音電圧vn2を求める。インダクタ用トランジスタ18のドレイン端子Dでは、第1の雑音電流in1から熱雑音電流inが差し引かれて第4の雑音電流in4が発生する。第4の雑音電流in4は、式8のとおりである。更に、第4の雑音電流in4と第2の雑音電流in2が合流して、第2の負荷16に流れる第5の雑音電流in5が発生する。第5の雑音電流in5は、式9のとおりである。この第5の雑音電流in5により、第2の負荷16に第2の雑音電圧vn2が発生する。第2の雑音電圧vn2は、式10のとおりである。ここで、R1は、第2の負荷16の抵抗値である。次に、第1の負荷12に発生する第1の雑音電圧vn1を求める。図8に示すように、第3の雑音電流in3は入力信号源22に流入して、出力インピーダンス48に第3の雑音電圧vn3を発生させる。vn3は、式11のとおりである。ここで、Rsは、入力信号源22の出力インピーダンス48の値である。この第3の雑音電圧vn3は、ソース接地トランジスタ10のゲートに供給され、第6の雑音電流in6を発生する。この第6の雑音電流in6は、式12のとおりである。この第6の雑音電流in6が第1の負荷12に流れることで、第1の雑音電圧vn1が発生する。この第1の雑音電圧vn1は、式13のとおりである。ここで、R2は、第1の負荷12の抵抗値である。ところで、低雑音増幅器2は、第1の負荷12に発生する信号と第2の負荷16に発生する信号を、差動信号として次段の回路28に供給する。この差動信号に含まれる全出力雑音電圧vnOUTは、式14のとおりである。。式14の最右辺に示されるように、全出力雑音電圧vnOUTは、熱雑音電流inに比例する第1項と第2項の差分である。従って、第1項および第2項の比例係数を実質的に等しくすることで、全出力雑音電圧vnOUTを略零にすることができる。式10および13から明らかなように、第1の雑音電圧vn1と第2の雑音電圧vn2は同相である。従って、式14に基づいて説明したように、第1の雑音電圧vn1と第2の雑音電圧vn2を差動出力により相殺することが可能になる。そこで、本実施の形態では、第1の出力雑音電圧vn1と第2の出力雑音電圧vn2が相殺されるように、各素子のパラメータgm0gm1gm2R1R2が設定される。最後に、増幅帯域の低周波領域において低雑音増幅器2と入力信号源22が整合するとともに第1の雑音電圧Vn1と第2の雑音電圧Vn2が相殺される条件を求める。式3は、低周波領域における整合条件である。式3が満たされる場合、式14は、式15のように変形できる。この式15においてvnOUT=0とすることで、熱雑音が相殺される条件が得られる。このようにして得られる相殺条件は、式16のとおりである。式16の相殺条件と式3の整合条件が同時に満たされるように各素子のパラメータを設定することで、増幅帯域の低周波領域において低雑音増幅器2を入力信号源22に整合させ且つ雑音指数の増加を抑制することができる。但し、式3および16の条件から多少外れても、低周波領域における低雑音増幅器2の電圧反射係数を許容反射係数以下にし且つ雑音指数の増加を抑制することができる。更に、アクティブインダクタ8のインダクタ44と寄生容量42が共振して、最高増幅周波数における電圧反射係数が許容反射係数以下にするように、各素子のパラメータを設定することで、低雑音増幅器2の周波数帯域を拡大することができる。ところで、ゲート接地トランジスタ14も熱雑音を発生する。この熱雑音も、差動出力により相殺される。ゲート接地トランジスタ14の熱雑音が相殺される条件は、インダクタ用トランジスタ18の熱雑音が相殺される条件と同じである。これは、式3および16が、gm0およびgm1に対して対称であることから明らかである。一方、ソース接地トランジスタ10の熱雑音は、ゲート接地トランジスタ14に比べ十分に小さいので問題にならない。―変形例―図9は、本実施の形態における低雑音増幅器の変形例を示す図である。この例では、ソース接地トランジスタ10のドレインにカスコード接続された第1のカスコードトランジスタ66およびゲート接地トランジスタ14のドレインにカスコードされた第2のカスコードトランジスタ68が設けられている。これらカスコードトランジスタ6668のゲートには、固定電位が供給される。第1および第2のカスコードトランジスタ6668により、増幅回路4aおよび終端回路6aの出力インピーダンスが大きくなる。従って、低雑音増幅器2aの電圧利得が高くなる。カスコードトランジスタ6668は、インダクタ用トランジスタ18と同様、熱雑音源を伴っている。しかし、よく知られているように、カスコードトランジスタ6669の雑音電流は、カスコードトランジスタ内で閉じる。従って、カスコードトランジスタ6668を設けても雑音指数は殆ど増加しない。尚、最低増幅周波数における整合条件以下、整合条件と呼ぶは、式3に示す低雑音増幅器2の整合条件と同じである。また、最低増幅周波数において低雑音増幅器と入力信号源が整合するとともにインダクタ用トランジスタ18の熱雑音が相殺される条件以下、雑音相殺条件と呼ぶも、式16に示す低雑音増幅器2の雑音整合条件と同じである。図10は、65nmCMOSComplementaryMetalOxideSemiconductorプロセスを用いて製造される本変形例の一例である。図11は、同じく65nmCMOSプロセスを用いて製造される簡易型低雑音増幅器の一例である。この簡易型低雑音増幅器は、図11に示すように、本変形例と同様カスコードトランジスタ6668を有している。図10および11には、回路図とともに各素子のパラメータおよびその動作点が示されている。図10および11に示される例を用いて、低雑音増幅器および簡易型低雑音増幅器の特性を比較する。図12は、これらの増幅器の特性の一例をまとめた表である。図12に示す特性は、図10および11に示す回路とパラメータを用いたシミュレーションにより得られる。図12に示すように、本変形例の低雑音増幅器LNAの最高増幅周波数は、簡易型低雑音増幅器より0.15GHz高くなる。この結果は、図5を参照して説明した結果と一致する。図12には、図11の簡易型低雑音増幅器において、入力端子24とグランドGの間に受動インダクタを設けた簡易型低雑音増幅器の特性も示されている。ここで、シミュレーションに用いた受動インダクタのインダクタ値およびQ値は、それぞれ56nHおよび3.36である。図12に示すように、受動インダクタを設けた簡易型増幅器でも、寄生容量42と受動インダクタが共振して、最高増幅周波数許容反射係数が-10dBになる周波数が高くなる。しかし、受動インダクの損失分が発生する熱雑音により、この熱雑音と同相の雑音電圧および逆相の雑音電圧が次段の回路に差動出力される。このため、図12に示すように、雑音指数NFが簡易型低雑音増幅器より025高くなる。一方、本変形例の低雑音増幅器では、雑音指数は殆ど増加しない。このように、この変形例を含む本実施の形態の低雑音増幅器は、簡易型低雑音増幅器および受動インダクタが設けられた簡易型低雑音増幅器より優れている。尚、図12に示すように、各低雑音増幅器の利得S21および消費電力は、略同じである。ところで、受動インダクタの素子サイズは、MOSFETに比べ格段に大きい。このため、受動インダクタと簡易型低雑音増幅器を同一基板上に集積することは困難である。一方、アクティブインダクタとMOSFETを同一基板上に集積して、本実施の形態の低雑音増幅器を製造することは容易である。尚、図10および11の回路では、定電流源32の代わりにインダクタ70が、ゲート接地トランジスタ14のソースとグラウンドGの間に設けられている。また、第1および第2の負荷1216と並行にインダクタ7274が設けられている。これらのインダクタの増幅帯域におけるリアクタンスは、ゲート接地トランジスタ14の入力抵抗等より十分に大きい。また、インダクタ70とバイアス抵抗30の間に設けられるバイパスコンデンサ76の増幅帯域におけるリアクタンスは、ゲート接地トランジスタ14の入力抵抗等より十分に小さい。図13は、本実施の形態における低雑音増幅器の別の変形例を示す図である。この例では、インダクタ用抵抗20およびゲート接地トランジスタ14のゲートは、ソース接地トランジスタ10のドレインに接続されている。これにより、アクティブインダクタ8およびゲート接地トランジスタ14のゲートには、第1の負荷12に発生する第1の信号が供給される。この第1の信号は、入力信号とは逆相の増幅信号である。今、増幅回路4bの利得を-A<0とする。すると、インダクタ用トランジスタ18およびゲート接地トランジスタ14のゲートには、増幅回路4bにより、入力信号が-A倍に増幅された信号が供給される。更に、インダクタ用トランジスタ18およびゲート接地トランジスタ14のゲートには、それぞれのソースに供給される入力信号が-1倍された信号が重畳される。従って、インダクタ用トランジスタ18およびゲート接地トランジスタ14のゲートには、入力信号が-1A倍された信号が供給される。ところで、図1に示す低雑音増幅器2では、インダクタ用トランジスタ18およびゲート接地トランジスタ14のゲートに、入力信号が-1倍された信号が供給される。従って、本変形例の低雑音増幅器2bは、図1の低雑音増幅器2においてインダクタ用トランジスタ18およびゲート接地トランジスタ14の相互コンダクタを1A倍した増幅器と等価である。ここで、増幅回路4bの利得Aは、gm02R2である。従って、整合条件および雑音相殺条件は、低雑音増幅器2の整合条件式3および式16でgm01を、1gm02R2倍したものである。従って、本変形例の整合条件および雑音相殺条件は、式17および18のとおりである。尚、終端回路6bの利得も、低雑音増幅器2の終端回路6の利得を1gm02R2倍したものである。図14は、本実施の形態における低雑音増幅器の別の変形例を示す図である。この例では、図13の変形例において、更にソース接地トランジスタ10のドレインにカスコード接続されるカスコードトランジスタ66が設けられる。これにより、増幅回路4cおよび終端回路6cの利得が高くなる。本変形例の整合条件および雑音相殺条件は、式19および20のとおりである。ここで、gm3は、カスコードトランジスタ66の相互コンダクタンスである。図14の回路では、ゲート接地トランジスタ14およびインダクタ用トランジスタ18のゲートに供給される信号は、入力信号の1gm2/gm3倍になる。従って、式17および18の1gm2R2を1gm2/gm3で置き換えることで、式19および20が得られる。図15は、本実施の形態における別の変形例を示す図である。この例では、図14の変形例において、インダクタ用抵抗20とソース接地トランジスタ10のドレインの間にバイパスコンデンサ76aが設けられている。更に、インダクタ用抵抗20とバイパスコンデンサ76aの間にバイアス抵抗30aの一端が接続されている。このバイアス抵抗30aには固定電位が印加される。従って、インダクタ用コンダクタンス18の動作点設定の自由度が高くなる。また、本変形例では、ゲート接地トランジスタ14のゲートとソース接地トランジスタ10のドレインの間にバイパスコンデンサ76bが設けられている。更に、ゲート接地トランジスタ14のゲートとバイパスコンデンサ76bの間にバイアス抵抗30bの一端が接続されている。このバイアス抵抗30bの他端には固定電位が印加される。従って、本低雑音増幅器2dによれば、ゲート接地トランジスタ14の動作点設定の自由度も高くなる。実施の形態2図16は、本実施の形態の低雑音増幅器2eの構成を示す図である。図16に示ように、この低雑音増幅器2eは、増幅回路4と、終端回路6と、アクティブインダクタ8と、結合回路78とを有している。増幅回路4、終端回路6、およびアクティブインダクタ8の構成は、実施の形態1の回路と略同じある。従って、実施の形態1と同様、アクティブインダクタ8が寄生容量と共振して、最高増幅周波数を高する。結合回路78は、ゲート接地トランジスタ14のドレインとソース接地トランジスタ10のゲートの間に接続された結合コンデンサ80aと、ソース接地トランジスタ10のゲートとゲート接地トランジスタ14のソースの間に接続された結合コンデンサ80bを有している。これらの結合コンデンサ80a80bにより、入力信号に応答して第2の負荷16に発生する第2の信号が、入力信号とともにソース接地トランジスタ10のゲートに供給される。従って、第2の信号は、入力信号とともに増幅回路4により増幅されて、単相出力として次段の回路28aに供給される。図8を参照して説明したように、第2の負荷16に発生する第2の雑音電圧Vn2と入力信号源22の出力インピーダンス48に発生する第3の雑音電圧Vn3は逆相である。従って、第2の雑音電圧Vn2と第3の雑音電圧Vn3は相殺され、出力雑音電圧は小さくなる。本実施の形態の低雑音増幅器2eの整合条件および雑音相殺条件は、式21および22のとおりである。ここで、C1は、結合コンデンサ80aの容量値である。C2は、結合コンデンサ80bの容量値である。式21は、実施の形態1の整合条件と同じである。式22は、結合回路78による第2の信号および入力信号のソース接地トランジスタ10への結合率を考慮することで得られる。ここで、増幅帯域におけるコンデンサ80a80bのインピーダンスは、入力信号源22の出力インピーダンス48および第2の負荷16の抵抗値R1より十分に大きい。図17は、本実施の形態における変形例を示す図である。この例では、ソース接地トランジスタ10にカスコード接続されたカスコードトランジスタ66aが設けられている。これにより、ソース接地トランジスタ10の出力抵抗が高くなり、増幅回路4の利得が高くなる。また、ゲート接地トランジスタ14にカスコード接続されたカスコードトランジスタ66bが設けられている。これにより、ゲート接地トランジスタ14の出力抵抗が高くなり、終端回路6の利得が高くなる。以上の例では、第1の負荷12および第2の負荷16は抵抗素子である。しかし、第1の負荷12および第2の負荷16は、抵抗素子には限られない。例えば、第1の負荷12および第2の負荷16は、ダイオード接続されたMOSFETであってもよい。以上の実施の形態に関し、更に以下の付記を開示する。付記1入力信号がゲートに供給されるソース接地トランジスタと、前記ソース接地トランジスタのドレイン電流が供給される第1の負荷とを有する増幅回路と、前記入力信号がソースに供給されるゲート接地トランジスタと、前記ゲート接地トランジスタのドレイン電流が供給される第2の負荷とを有する終端回路と、前記ゲート接地トランジスタのソースとドレインの間に接続されたアクティブインダクタとを有する低雑音増幅器。付記2付記1に記載の低雑音増幅器において、前記入力信号に応答して前記第1の負荷に発生する第1の信号および前記入力信号に応答して前記第2の負荷に発生する第2の信号は、差動出力として次段の回路に供給されることを特徴とする低雑音増幅器。付記3付記1に記載の低雑音増幅器において、更に、前記入力信号に応答して前記第2の負荷に発生する第2の信号を、前記ソース接地トランジスタのゲートに結合する結合回路を有し、前記第2の信号は、前記入力信号とともに前記増幅回路により増幅されて、単相出力として次段の回路に供給されることを特徴とする低雑音増幅器。付記4付記1乃至3のいずれか1項に記載の低雑音増幅器において、前記アクティブインダクタは、ソースが前記ゲート接地トランジスタのソースに接続され、ドレインが前記ゲート接地トランジスタのドレインに接続されたインダクタ用トランジスタと、前記インダクタ用トランジスタのゲートに一端が接続されたインダクタ用抵抗とを有し、前記入力信号と逆相の信号または固定電位が、前記抵抗の他端に供給されることを特徴とする低雑音増幅器。付記5付記1乃至4のいずれか1項に記載の低雑音増幅器において、前記アクティブインダクタは、インダクタと抵抗の直列回路と等価であり、前記アクティブインダクタの抵抗と前記終端回路の入力抵抗の合成並列抵抗は、前記低雑音増幅器の周波数帯域の最低周波数において前記低雑音増幅器の電圧反射係数が前記入力信号に対する電圧反射係数として許容される許容反射係数以下になるように設定され、前記アクティブインダクタのインダクタは、前記入力信号が印加される寄生容量と共振して、前記周波数帯域の最高周波数における前記電圧反射係数を前記許容反射係数以下にするように設定されていることを特徴とする低雑音増幅器。付記6付記1乃至5のいずれか1項に記載の低雑音増幅器において、前記インダクタ用トランジスタの熱雑音電流が前記入力信号の信号源に供給されて前記第1の負荷に発生する第1の雑音電圧と前記熱雑音電流が前記第2の負荷に供給されて発生する第2の雑音電圧は、相殺されて次段の回路に供給されることを特徴とする低雑音増幅器。付記7付記1乃至6のいずれか1項に記載の低雑音増幅器において、前記アクティブインダクタの前記インダクタ用抵抗および前記ゲート接地トランジスタのゲートは、前記ソース接地トランジスタのドレインに接続されていることを特徴とする低雑音増幅器。付記8付記1乃至7のいずれか1項に記載の低雑音増幅器において、更に、前記ソース接地トランジスタのドレインにカスコード接続されたカスコードトランジスタを有することを特徴とする低雑音増幅器。付記9付記1乃至8のいずれか1項に記載の低雑音増幅器において、更に、前記ゲート接地トランジスタのドレインにカスコード接続されたカスコードトランジスタを有することを特徴とする低雑音増幅器。