第1の厚みを有する複数のコア絶縁層が積層されたコア絶縁板と、該コア絶縁板の上下面に積層された前記第1の厚みよりも薄い第2の厚みを有する複数のビルドアップ絶縁層と、前記コア絶縁層の表面に被着された複数のコア導体層と、前記コア絶縁層を貫通して上下の前記コア導体層同士を電気的に接続するコア貫通導体と、前記ビルドアップ絶縁層の表面に被着された複数のビルドアップ導体層と、前記ビルドアップ絶縁層を貫通して上下の前記ビルドアップ導体層同士および前記ビルドアップ導体層と前記コア導体層とを電気的に接続するビルドアップ貫通導体とを具備し、最上層の前記ビルドアップ絶縁層の上面中央部に最上層の前記ビルドアップ導体層から成る複数の半導体素子接続パッドが第1のピッチで配列されているとともに最下層の前記ビルドアップ絶縁層の下面外周部に最下層の前記ビルドアップ配線導体から成る複数の外部接続パッドが配列されており、前記半導体素子接続パッドと前記外部接続パッドとの間が上面側の前記ビルドアップ導体層およびビルドアップ貫通導体で形成された上面側ビルトアップ接続配線部ならびに前記コア導体層およびコア貫通導体で形成されたコア接続配線部ならびに下面側の前記ビルドアップ導体層およびビルドアップ貫通導体で形成された下面側ビルドアップ接続配線部を介して電気的に接続されて成る配線基板であって、前記上面側ビルドアップ接続配線部は、前記半導体素子接続パッドに前記第1のピッチで接続されているとともに前記コア絶縁板の上面中央部において前記コア接続配線部に前記第1のピッチよりも広い第2のピッチで接続されており、前記コア接続配線部は、コア絶縁板の中央部から外周部に向けて延在する帯状の引き出し配線を含み、該引き出し配線の前記中央部側の端部が前記上面側ビルドアップ接続配線部に電気的に接続されているとともに前記外周部側の端部が前記下面側ビルドアップ接続配線部に電気的に接続されており、該下面側ビルドアップ接続配線部が前記外部接続パッドに電気的に接続されていることを特徴とする配線基板。前記半導体素子接続パッドが配列された領域の周囲に、上面側の前記ビルドアップ導体層から成る接地または電源用導体層が複数層配置されていることを特徴とする請求項1記載の配線基板。本発明が解決しようとする課題は、インピーダンスが所定の値に整合された幅の広い引き出し配線を介して半導体素子接続パッドと外部接続パッドとの間に高速の信号を効率よく伝送させることが可能な配線基板を提供することにある。本発明の配線基板は、第1の厚みを有する複数のコア絶縁層が積層されたコア絶縁板と、該コア絶縁板の上下面に積層された前記第1の厚みよりも薄い第2の厚みを有する複数のビルドアップ絶縁層と、前記コア絶縁層の表面に被着された複数のコア導体層と、前記コア絶縁層を貫通して上下の前記コア導体層同士を電気的に接続するコア貫通導体と、前記ビルドアップ絶縁層の表面に被着された複数のビルドアップ導体層と、前記ビルドアップ絶縁層を貫通して上下の前記ビルドアップ導体層同士および前記ビルドアップ導体層と前記コア導体層とを電気的に接続するビルドアップ貫通導体とを具備し、最上層の前記ビルドアップ絶縁層の上面中央部に最上層の前記ビルドアップ導体層から成る複数の半導体素子接続パッドが第1のピッチで配列されているとともに最下層の前記ビルドアップ絶縁層の下面外周部に最下層の前記ビルドアップ配線導体から成る複数の外部接続パッドが配列されており、前記半導体素子接続パッドと前記外部接続パッドとの間が上面側の前記ビルドアップ導体層およびビルドアップ貫通導体で形成された上面側ビルトアップ接続配線部ならびに前記コア導体層およびコア貫通導体で形成されたコア接続配線部ならびに下面側の前記ビルドアップ導体層およびビルドアップ貫通導体で形成された下面側ビルドアップ接続配線部を介して電気的に接続されて成る配線基板であって、前記上面側ビルドアップ接続配線部は、前記半導体素子接続パッドに前記第1のピッチで接続されているとともに前記コア絶縁板の上面中央部において前記コア接続配線部に前記第1のピッチよりも広い第2のピッチで接続されており、前記コア接続配線部は、コア絶縁板の中央部から外周部に向けて延在する帯状の引き出し配線を含み、該引き出し配線の前記中央部側の端部が前記上面側ビルドアップ接続配線部に電気的に接続されているとともに前記外周部側の端部が前記下面側ビルドアップ接続配線部に電気的に接続されており、該下面側ビルドアップ接続配線部が前記外部接続パッドに電気的に接続されていることを特徴とするものである。本発明の配線基板によると、半導体素子接続パッドと外部接続パッドとを接続するための帯状の引き出し配線は、半導体素子接続パッドが配列された第1のピッチより広い第2のピッチで上面側ビルドアップ接続配線部に接続されているので隣接する引き出し配線同士の間隔を広いものとすることができるとともにビルドアップ絶縁層よりも厚いコア絶縁層の表面に形成されていることから、引き出し配線に所定の特性インピーダンスを付与するために引き出し配線の幅を広いものとすることができる。したがって、引き出し配線のインダクタンスをその分低くすることができるので、引き出し配線を介して半導体素子接続パッドと外部接続パッドとの間に高速の信号を効率よく伝送させることが可能になる。さらに、半導体素子接続パッドと引き出し配線とを接続する上面側ビルドアップ接続配線部は、上面側の中央部でコア接続配線部に接続されていることから、半導体素子接続パッドが配列された領域の周囲の上面側のビルドアップ絶縁層の表面にビルドアップ導体層から成る広い面積の接地または電源用導体層を配置することが可能となる。半導体素子接続パッドが配列された領域の周囲の上面側のビルドアップ絶縁層の表面にビルドアップ導体層から成る広い面積の接地または電源用導体層を配置することにより、それらの広い接地または電源用導体層から短い経路で半導体素子に迅速かつ安定して接地電位や電源電位を付与することができ、それにより半導体素子を高速かつ安定に作動させることができる。次に、本発明の配線基板の実施形態の一例を添付の図面を基にして説明する。図1は、本発明の配線基板の実施形態の一例を示す概略断面図である。本例の配線基板10は、例えば耐熱繊維基材に熱硬化性樹脂を含浸させた厚みが100~200μm程度のコア絶縁層1aが複数積層されて成るコア絶縁板1の上下面およびコア絶縁層1a間に銅箔から成る複数のコア導体層2を被着するとともに互いに上下に隣接して位置するコア導体層2同士をコア絶縁層1aを貫通するコア貫通導体3により接続して成るコア基板の上下面に、熱硬化性樹脂から成る厚みが10~50μm程度のビルドアップ絶縁層4と銅めっき層から成るビルドアップ導体層5を被着するとともに互いに上下に隣接して位置するコア導体層2とビルドアップ導体層5およびビルドアップ導体層5同士をビルドアップ絶縁層4を貫通するビルドアップ貫通導体6により接続して成る。コア絶縁層1aは、アラミド繊維やガラス繊維等の耐熱性繊維の不織布または織布から成る耐熱性繊維基材にアリル変性ポリフェニレンエーテル樹脂等の熱硬化性樹脂を含浸させて成る。このようなコア絶縁層1aは、耐熱性繊維基材に未硬化の熱硬化性樹脂組成物を含浸させた厚みが100~200μm程度の絶縁シートに種々の加工を施した後、そのような絶縁シートを複数枚積層するとともに熱硬化させることにより互いに一体化されている。なおコア絶縁層1aの比誘電率は2~4程度である。コア導体層2は、それぞれ厚みが5~25μm程度の銅等の金属箔から成り、配線基板10に搭載される半導体素子Sの各電極Tを外部電気回路基板の配線導体に電気的に接続する導電路の一部として機能する。このようなコア導体層2は、銅箔等の金属箔をポリエチレンテレフタレート等の耐熱性樹脂から成る転写フィルム上に接着剤を介して剥離可能に貼着するとともにコア導体層2に対応するパターンにサブトラクティブ法によりエッチング加工した後、そのパターン加工された金属箔をコア絶縁層1a用の絶縁シートの表面に熱プレスを用いて熱圧着して埋入させるとともに転写フィルムを除去することによりコア絶縁板1の表面やコア絶縁層1aの間に配設される。コア貫通導体3は、例えば、錫70~90質量と銀とビスマスと銅とから成る合金粉末および熱硬化性樹脂を含有する導電性材料から成り、コア貫通導体3に含有される合金粉末同士が互いに接触するとともに合金粉末とコア導体層2を構成する金属箔とが接触することによりコア導体層2の間を電気的に接続する。コア貫通導体3は、コア導体層2用の銅箔が埋入される前のコア絶縁層1a用の絶縁シートにレーザ加工により直径が100~200μm程度の貫通孔を穿孔しておくとともに、その貫通孔内に錫70~90質量と銀とビスマスと銅とから成る合金粉末および未硬化の熱硬化性樹脂を含有する金属ペーストを充填しておき、その金属ペーストをコア絶縁層1a用の絶縁シートとともに熱硬化させることにより形成される。ビルドアップ絶縁層4は、その厚みが10~50μmであり、エポキシ樹脂等の熱硬化性樹脂に平均粒径が0.1~2μmのシリカやアルミナ等の無機絶縁フィラーを10~50質量程度分散させた絶縁樹脂材料から成る。このビルドアップ絶縁層4は、未硬化の熱硬化性樹脂に平均粒径0.1~2μmの無機絶縁フィラーを分散させてシート状に形成した樹脂シートを、コア絶縁板1の表面に真空プレスにより貼着し、その後、樹脂シート中の熱硬化性樹脂を150~200°Cで熱硬化することによりコア絶縁板1の表面に積層される。ビルドアップ導体層5は、下地としての厚みが0.1~1μmの無電解銅めっきと、その上の主導体としての厚みが10~30μmの電解銅めっきとから成る。そして、例えば上面側の最上層のビルドアップ絶縁層4の表面に配設されたビルドアップ導体層5の一部が半導体素子Sの電極Tに電気的に接続される半導体素子接続パッド7を形成しているとともに下面側の最下層のビルドアップ絶縁層4の表面に配設されたビルドアップ導体層5の一部が外部電気回路基板の配線導体に電気的に接続される外部接続パッド8を形成している。なお、このビルドアップ導体層5は、周知のセミアディティブ法により形成される。ビルドアップ貫通導体6は、上述したビルドアップ導体層5と同様の材料および方法によりビルドアップ導体層5と一体的に形成されている。ビルドアップ貫通導体6は、ビルドアップ絶縁層4にレーザ加工により直径が50~100μm程度の貫通孔を形成するとともに、その貫通孔の内部に無電解銅めっきおよび電解銅めっきをビルドアップ導体層5と同時に被着させることにより形成される。半導体素子接続パッド7は、直径が50~100μm程度の円形であり、100~200μmのピッチで最上層のビルドアップ絶縁層4の上面中央部に最上層のビルドアップ導体層5により格子状に配列形成されている。また、外部接続パッド8は、直径が500~1000μm程度の円形であり、1000~2000μmのピッチで最下層のビルドアップ絶縁層4の下面の中央部および外周部に最下層のビルドアップ導体層5により格子状に配列形成されている。そして、これらの半導体素子接続パッド7と外部接続パッド8とは、所定のもの同士が上面側のビルドアップ導体層5およびビルドアップ貫通導体6で形成された上面側ビルドアップ接続配線部Aならびにコア導体層2およびコア貫通導体3から成るコア接続配線部Bならびに下面側のビルドアップ導体層5およびビルドアップ貫通導体6で形成された下面側ビルドアップ接続配線部Cを介して電気的に接続されている。ところで、半導体素子接続パッド7には、半導体素子Sの信号用の電極Tに接続される信号用の半導体素子接続パッド7と、半導体素子Sの接地用の電極Tに接続される接地用の半導体素子接続パッド7と、半導体素子Sの電源用の電極Tに接続される電源用の半導体素子接続パッド7とがある。また、外部接続パッド8には、信号用の半導体素子接続パッド7に電気的に接続された信号用の外部接続パッド8と、接地用の半導体素子接続パッド7に電気的に接続された接地用の外部接続パッド8と、電源用の半導体素子接続パッド7に電気的に接続された電源用の外部接続パッド8とがある。これらの半導体素子接続パッド7と外部接続パッド8とを接続する接続配線のうち、信号用の半導体素子接続パッド7と信号用の外部接続パッド8とを接続する接続配線における上面側ビルドアップ接続配線部Aは、信号用の半導体素子接続パッド7に半導体素子接続パッド7と同じ100~200μmのピッチで接続されているとともに、コア絶縁板1の中央部においてコア接続配線部Bに半導体素子接続パッド7のピッチよりも広い150~300μmのピッチで接続されている。またコア接続配線部Bは、コア絶縁板1の中央部から外周部に向けて延在する幅が40~200μmの帯状の引き出し配線2Sを含んでおり、引き出し配線2Sの中央部側端部が上面側ビルドアップ接続配線部Aに電気的に接続されているとともに引き出し配線2Sの外周部側端部が下面側ビルドアップ接続配線部Cに電気的に接続されている。さらに下面側ビルドアップ接続配線部Cは信号用の外部接続パッド8に電気的に接続されている。このように、本例の配線基板10によれば、信号用の半導体素子接続パッド7と信号用の外部接続パッド8とを接続するための帯状の引き出し配線2Sは、半導体素子接続パッド7が配列された第1のピッチより広い第2のピッチで上面側ビルドアップ接続配線部Aに接続されているので、隣接する引き出し配線2S同士の間隔を広いものとすることができるとともにビルドアップ絶縁層4よりも厚いコア絶縁層1aの表面に形成されていることから、引き出し配線2Sに所定の特性インピーダンスを付与するために引き出し配線2Sの幅を40~200μmの広いものとすることができる。したがって、引き出し配線2Sのインダクタンスをその分、低くすることができるので、引き出し配線2Sを介して信号用の半導体素子接続パッド7と信号用の外部接続パッド8との間に例えば10GHz以上の高速の信号を効率よく伝送させることが可能となる。さらに、本例の配線基板10においては、半導体素子接続パッド7が配列された領域の周囲の上面側のビルドアップ絶縁層4の表面にビルドアップ導体層5の一部から成る広い面積の接地または電源用導体層9が複数層配置されている。このように、半導体素子接続パッド7が配列された領域の周囲の上面側のビルドアップ絶縁層4の表面にビルドアップ導体層5から成る広い面積の接地または電源用導体層9を複数層配置することにより、それらの広い接地または電源用導体層9から短い経路で半導体素子Sに迅速かつ安定して接地電位や電源電位を付与することができ、それにより半導体素子Sを更に高速かつ安定に作動させることができる。