実装される半導体チップのチップパッドを露出させるように一方向に延長する少なくとも1つのスロットが形成され、該スロットによって区分された第1及び第2領域を有する基板と、前記スロットの両側部に沿って配置され、前記チップパッドから該スロットを通じて引き出される接続配線に接続される多数個のボンディングパッドと、前記基板の前記第1及び第2領域にそれぞれ形成され、少なくとも1つの前記ボンディングパッドと電気的にそれぞれ接続される第1及び第2導電パターンと、前記第1領域から前記第2領域に延長形成され、前記第1導電パターンと前記第2導電パターンとを電気的に接続させる併合パターンと、前記併合パターンと少なくとも1つの前記チップパッドとを電気的に接続させる併合配線と、を有することを特徴とする半導体チップの実装基板。前記第1及び第2導電パターンは、前記半導体チップにパワーを供給するためのパワー配線、又は前記半導体チップを接地させるためのグラウンド配線として使われることを特徴とする請求項1に記載の半導体チップの実装基板。外部端子と電気的に接続され、前記第1及び第2導電パターンと電気的にそれぞれ接続される外部接続パッドを更に含むことを特徴とする請求項2に記載の半導体チップの実装基板。前記半導体チップに電気的信号を入出力するための信号配線として使われる第3導電パターンを更に含むことを特徴とする請求項2に記載の半導体チップの実装基板。前記第1及び第2導電パターンは前記第3導電パターンの幅より更に大きい幅を有することを特徴とする請求項4に記載の半導体チップの実装基板。前記併合配線に接続された前記チップパッドは前記接続配線によって前記ボンディングパッドと電気的に接続され、前記ボンディングパッドはパワー配線又はグラウンド配線として使われる他の導電パターンに電気的に接続されることを特徴とする請求項1に記載の半導体チップの実装基板。前記基板には複数個の前記スロットが形成され、前記併合パターンは該スロットの間に配置されることを特徴とする請求項1に記載の半導体チップの実装基板。前記基板には1つの前記スロットが形成され、前記併合パターンは該スロットを横切って配置されることを特徴とする請求項1に記載の半導体チップの実装基板。前記半導体チップの実装基板は、前記スロットを横切って形成され、前記併合パターンを支持するための支持構造物を更に含むことを特徴とする請求項8に記載の半導体チップの実装基板。一方向に延長する少なくとも1つのスロットが形成され、該スロットによって区分された第1及び第2領域を有する基板と、多数個のチップパッドを具備し、該チップパッドが前記スロットを通じて露出されるように前記基板上に配置される半導体チップと、前記基板の前記スロットの両側部に沿って配置される多数個のボンディングパッドと、前記チップパッドから前記スロットを通じて引き出されて前記ボンディングパッドに接続される多数個の接続配線と、前記基板の前記第1及び第2領域にそれぞれ形成され、少なくとも1つの前記ボンディングパッドと電気的にそれぞれ接続される第1及び第2導電パターンと、前記基板の前記第1領域から前記第2領域に延長形成され、前記第1導電パターンと前記第2導電パターンとを電気的に接続させる併合パターンと、前記併合パターンと少なくとも1つの前記チップパッドとを電気的に接続させる併合配線と、を有することを特徴とする半導体パッケージ。前記第1及び第2導電パターンは、前記半導体チップにパワーを供給するためのパワー配線、又は前記半導体チップを接地させるためのグラウンド配線として使われることを特徴とする請求項10に記載の半導体パッケージ。前記半導体チップに電気的信号を入出力するための信号配線として使われる第3導電パターンを更に含むことを特徴とする請求項11に記載の半導体パッケージ。前記第1及び第2導電パターンは前記第3導電パターンの幅より更に大きい幅を有することを特徴とする請求項12に記載の半導体パッケージ。前記併合配線に接続された前記チップパッドは前記接続配線によって前記ボンディングパッドと電気的に接続され、前記ボンディングパッドはパワー配線又はグラウンド配線として使われる他の導電パターンに電気的に接続されることを特徴とする請求項10に記載の半導体パッケージ。前記基板には複数個の前記スロットが形成され、前記併合パターンは該スロットの間に配置されることを特徴とする請求項10に記載の半導体パッケージ。前記基板には1つの前記スロットが形成され、前記併合パターンは該スロットを横切って配置されることを特徴とする請求項10に記載の半導体パッケージ。前記スロットを横切って形成され、前記併合パターンを支持するための支持構造物を更に含むことを特徴とする請求項16に記載の半導体パッケージ。相互に略平行した第1及び第2面を有し、該第1及び第2面の間に形成される少なくとも1つのスロットを有して前記第1面が該スロットに隣接するように位置するボンディングパッドを有する基板と、前記基板の前記第2面に実装されて前記基板の前記スロットに向かうように位置するチップパッドを有する半導体チップと、前記基板の前記第1面上に備わり、前記ボンディングパッドのうちの少なくとも1つを第1外部接続パッドに接続させる第1導電パターンと、前記第1面上で前記基板の少なくとも1つのスロットを横切り、前記第1導電パターンと接続される併合パターンと、前記基板の前記第1面上で前記併合パターンを第2外部接続パッドに接続させる第2導電パターンと、を有することを特徴とする半導体パッケージ。前記基板は多数個のスロットを有し、前記併合パターンは多数個の前記スロットのうちの2つのスロットの間に位置することを特徴とする請求項18に記載の半導体パッケージ。前記併合パターンの下に位置して前記併合パターンを支持し、前記半導体チップから離隔された支持構造物を更に含むことを特徴とする請求項18に記載の半導体パッケージ。本発明は、上記従来の問題点に鑑みてなされたものであって、本発明の目的は、改善された信号伝送特性を有する半導体チップの実装基板を提供することにある。本発明の他の目的は上述した半導体チップの実装基板を含む半導体パッケージを提供することにある。上記目的を達成するためになされた本発明の一特徴による半導体チップの実装基板は、基板、多数個のボンディングパッド、第1及び第2導電パターン、併合パターン、及び併合配線を有する。前記基板には実装される半導体チップのチップパッドを露出させるように一方向に延長する少なくとも1つのスロットが形成され、前記基板は前記スロットによって区分された第1及び第2領域を有する。前記多数個のボンディングパッドは、前記スロットの両側部に沿って配置され、前記チップパッドから該スロットを通じて引き出される接続配線に接続される。前記第1及び第2導電パターンは、前記基板の前記第1及び第2領域にそれぞれ形成され、少なくとも1つの前記ボンディングパッドと電気的にそれぞれ接続される。前記併合パターンは、前記第1領域から前記第2領域に延長形成され、前記第1導電パターンと前記第2導電パターンとを電気的に接続させる。前記併合配線は前記併合パターンと少なくとも1つの前記チップパッドとを電気的に接続させる。本発明の一実施形態において、前記第1及び第2導電パターンは、前記半導体チップにパワーを供給するためのパワー配線、又は前記半導体チップを接地させるためのグラウンド配線として使うことができる。この場合において、前記半導体チップの実装基板は、外部端子と電気的に接続され、前記第1及び第2導電パターンと電気的にそれぞれ接続される外部接続パッドを更に含むことができる。本発明の一実施形態において、前記半導体チップの実装基板は前記半導体チップに電気的信号を入出力するための信号配線として使われる第3導電パターンを更に含むことができる。この場合において、前記第1及び第2導電パターンは前記第3導電パターンの幅より更に大きい幅を有することができる。本発明の一実施形態において、前記併合配線に接続された前記チップパッドは前記接続配線によって前記ボンディングパッドと電気的に接続され、前記ボンディングパッドはパワー配線又はグラウンド配線として使われる他の導電パターンに電気的に接続することができる。本発明の一実施形態において、前記基板には複数個の前記スロットが形成され、前記併合パターンは該スロットの間に配置することができる。本発明の他の実施形態において、前記基板には1つの前記スロットが形成され、前記併合パターンは該スロットを横切って配置することができる。前記半導体チップの実装基板は、前記スロットを横切って形成されて前記併合パターンを支持するための支持構造物を更に含むことができる。上記他の目的を達成するためになされた本発明の一特徴による半導体パッケージは、基板、半導体チップ、多数個のボンディングパッド、多数個の接続配線、第1及び第2導電パターン、併合パターン、及び併合配線を有する。前記基板には一方向に延長する少なくとも1つのスロットが形成され、前記基板は前記スロットによって区分された第1及び第2領域を有する。前記半導体チップは、多数個のチップパッドを具備し、該チップパッドが前記スロットを通じて露出されるように前記基板上に配置される。前記ボンディングパッドは前記基板の前記スロットの両側部に沿って配置される。前記多数個の接続配線は前記チップパッドから前記スロットを通じて引き出されて前記ボンディングパッドに接続される。前記第1及び第2導電パターンは、前記基板の前記第1及び第2領域にそれぞれ形成され、少なくとも1つの前記ボンディングパッドと電気的にそれぞれ接続される。前記併合パターンは、前記基板の前記第1領域から前記第2領域に延長形成され、前記第1導電パターンと前記第2導電パターンとを電気的に接続させる。前記併合配線は前記併合パターンと少なくとも1つの前記チップパッドとを電気的に接続させる。本発明の一実施形態において、前記第1及び第2導電パターンは、前記半導体チップにパワーを供給するためのパワー配線、又は前記半導体チップを接地させるためのグラウンド配線として使うことができる。この場合において、前記半導体パッケージは前記半導体チップに電気的信号を入出力するための信号配線として使われる第3導電パターンを更に含むことができる。前記第1及び第2導電パターンは前記第3導電パターンの幅より更に大きい幅を有することができる。本発明の一実施形態において、前記併合配線に接続された前記チップパッドは前記接続配線によって前記ボンディングパッドと電気的に接続され、前記ボンディングパッドはパワー配線又はグラウンド配線として使われる他の導電パターンに電気的に接続することができる。本発明の一実施形態において、前記基板には複数個の前記スロットが形成され、前記併合パターンは該スロットの間に配置することができる。本発明の他の実施形態において、前記基板には1つの前記スロットが形成され、前記併合パターンは該スロットを横切って配置することができる。前記半導体パッケージは、前記スロットを横切って形成され、前記併合パターンを支持するための支持構造物を更に含むことができる。上記他の目的を達成するためになされた本発明の他の特徴による半導体パッケージは、基板、半導体チップ、第1導電パターン、併合パターン、及び第2導電パターンを有する。前記基板は、相互に略平行した第1及び第2面を有し、該第1及び第2面の間に形成される少なくとも1つのスロットを有して前記第1面が該スロットに隣接するように位置するボンディングパッドを有する。前記半導体チップは前記基板の前記第2面に実装されて前記基板の前記スロットに向かうように位置するチップパッドを有する。前記第1導電パターンは前記基板の前記第1面上に備わり、前記ボンディングパッドのうちの少なくとも1つを第1外部接続パッドに接続させる。前記併合パターンは、前記第1面上で前記基板の少なくとも1つのスロットを横切り、前記第1導電パターンと接続される。前記第2導電パターンは前記基板の前記第1面上で前記併合パターンを第2外部接続パッドに接続させる。前記基板は多数個のスロットを有し、前記併合パターンは多数個の前記スロットのうちの2つのスロットの間に位置することができる。前記半導体パッケージは、前記併合パターンの下に位置して前記併合パターンを支持し、前記半導体チップから離隔された支持構造物を更に含むことができる。本発明による演算装置は、コマンドを受信し、受信した前記コマンドによって動作を遂行する制御ユニット、前記制御ユニットからのデータを保存して前記制御ユニットによってアクセスされるデータを保存するメモリ、前記制御ユニットにコマンドを提供するためのインターフェースユニットを備える。前記制御ユニットと前記メモリのうちの少なくとも1つは半導体パッケージを含むことができる。前記半導体パッケージは、相互に略平行した第1及び第2面と該第1面及び第2面の間に形成された少なくとも1つのスロットとを有して前記第1面は前記スロットに隣接するように位置するボンディングパッドを有する基板、前記基板の第2面に実装されて前記基板の前記スロットに向かうように位置するチップパッドを有する半導体チップ、及び前記スロットを通じて延長して前記半導体チップの前記チップパッドを前記基板のボンディングパッドに接続させるボンディングワイヤを含む。本発明による半導体パッケージはスロットによって分離された基板の第1及び第2領域に形成された導電パターンを電気的に接続する併合パターンを含む。ここで、導電パターンはパワー配線又はグラウンド配線であってもよい。また、半導体パッケージは他のパワー配線又はグラウンド配線として使われる他の導電パターンを併合パターンに電気的に接続させるための併合配線を更に含むことができる。併合配線は半導体チップのチップパッドと併合パターンを電気的に接続する。従って、併合パターンと併合配線は半導体パッケージのパワー伝送特性のような電気的特性を向上させ、半導体パッケージの設計最適化を図ることができる。以下、本発明による半導体チップの実装基板及びそれを有する半導体パッケージを実施するための形態の具体例を、図面を参照しながら詳細に説明する。本発明は、多様な変更を加えることができ、様々な形態を有することができるが、特定の実施形態を図面と共に例示して本明細書で詳細に説明する。しかし、これは本発明を特定の開示形態に限定しようとするものではなく、本発明の思想及び技術範囲に含まれる全ての変更、均等物、或いは代替物を含むものとして理解せねばならない。各図面を説明しながら、類似な参照符号を類似な構成要素に対して用いた。図面において、構造物の寸法は本発明の明確性を期するために実際より拡大して示した。ある構成要素が他の構成要素に接続される、又は接続されていると言及した場合には、その他の構成要素に直接的に接続されたり、又は接続されていたりすることもあるが、中間に他の構成要素が存在することもあると理解すべきである。反面、ある構成要素が他の構成要素に直接接続される、又は直接接続されていると言及した場合には、中間に他の構成要素が存在しないことと理解すべきである。構成要素の間の関係を説明する他の表現、即ち~間にとすぐに~間に、又は~に隣接すると~に直接隣接する等も同じように解釈すべきである。第1、第2などの用語は多様な構成要素を説明するために使用することができるが、これらの構成要素は用語によって限定されてはならない。用語は1つの構成要素を他の構成要素から区別する目的として使用することができる。例えば、本発明の権利範囲から逸脱せずに第1構成要素は第2構成要素と命名することができ、同様に第2構成要素も第1構成要素と命名することができる。本明細書で使用する用語は単に特定の実施形態を説明するために使用するものであり、本発明を限定しようとする意図ではない。単数の表現は文脈上明白に異なるように意味しない限り、複数の表現を含む。本明細書で、含む又は有する等の用語は明細書上に記載した特徴、数字、段階、動作、構成要素、部品、又はこれらを組み合わせたものが存在することを指定しようとするものであって、1つ又はそれ以上の他の特徴や数字、段階、動作、構成要素、部品、又はこれらを組み合わせたものなどの存在、又は付加の可能性を、予め排除しないことと理解すべきである。特に定義しない限り、技術的或いは科学的用語を含んで、ここで使用する全ての用語は、本発明が属する技術分野で通常の知識を有する者であれば、一般的に理解されることと同一な意味を有する。一般的に使用される辞書において定義する用語と同じ用語は関連技術の文脈上に有する意味と一致する意味を有することと理解すべきであり、本明細書において明白に定義しない限り、理想的或いは形式的な意味として解釈してはならない。図1は、本発明の一実施形態による半導体チップ200の実装基板を含む半導体パッケージ1を示す平面図であり、図2は、図1の半導体パッケージ1の一部を示す拡大平面図であり、図3は、図2のIII-III’ラインに沿って切断した断面図であり、図4は、図2のVI-VI’ラインに沿って切断した断面図である。図1~図4を参照すると、本発明の一実施形態による半導体パッケージ1は、実装基板、実装基板上に実装される半導体チップ200、及び半導体チップ200と実装基板を電気的に接続する多数個の接続配線300を含む。本実施形態において、実装基板は、第1面及び第1面と反対の第2面を有する基板100、基板100の第1面上に形成される多数個の第1~第3導電パターン140a、140b、150a、150b、及び導電パターン140a、140b、150a、150bにそれぞれ接続される多数個のボンディングパッド120を含む。例えば、実装基板は印刷回路基板PCBであってもよい。印刷回路基板は内部にビアと多様な回路を有する多層回路ボードであってもよい。基板100の中心領域には少なくとも1つのスロット110、112、114が基板100を貫通して形成される。例えば、スロットは長方形の形状を有することができる。従って、スロットは一方向に延長して形成することができる。スロットは半導体チップとの電気的接続のための接続配線300の延長通路を提供する。スロットは実装される半導体チップに対応して基板100に多様な位置、大きさ及び個数で形成することができる。例えば、半導体チップが基板100の中心部に配置される場合、スロットは基板100の中心部に形成される。本実施形態において、三つのスロット110、112、114が基板100の中心部に一列に形成される。しかし、スロットの個数はこれに制限されたり限定されたりするものではない。従って、基板100はスロットによって区分された第1及び第2領域R1、R2を有することができる。第1及び第2領域R1、R2はスロットを間に置いて相互に向かい合うように定義される。半導体チップ200は基板100の第2面上に実装することができる。半導体チップ200は接着フィルム220を媒介に基板100の第2面上に接着することができる。半導体チップ200の活性面上には多数個のチップパッド210が形成される。半導体チップ200のチップパッド210は基板100のスロットを通じて露出する。図面に示していないが、半導体チップ200上には少なくとも1つの半導体チップを追加的に積層できる。本発明の一実施形態において、半導体チップ200は内部に形成された多数個の回路素子を含むことができる。回路素子は多数個のメモリ素子を含むことができる。メモリ素子の例としては揮発性半導体メモリ素子と不揮発性半導体メモリ素子が挙げられる。揮発性半導体メモリ素子の例としてはDRAM、SRAMなどが挙げられる。不揮発性半導体メモリ素子の例としてはEPROM、EEPROM、FlashEEPROMなどが挙げられる。基板100の第1面上にはスロット110、112、114の一側部に沿って多数個のボンディングパッド120が配列される。ボンディングパッド120は接続配線300により半導体チップ200のチップパッド210とそれぞれ接続される。例えば、接続配線300はボンディングワイヤであってもよい。接続配線は、半導体チップ200のチップパッド210からスロットを通じて引き出され、基板100上のボンディングパッド120と接続される。多数個の導電パターン140a、140b、150a、150bは基板100の第1面上に形成される。導電パターン140a、140b、150a、150bは基板100の第1及び第2領域R1、R2にそれぞれ形成される。導電パターンは平面planar形状を有することができる。本実施形態において、基板100の第1面上には外部端子との電気的接続のための外部接続パッド142a、142b、152a、152bが形成される。基板100の第1面上には絶縁膜180が形成されて外部接続パッド142a、142b、152a、152bを露出させる。例えば、絶縁膜180はソルダーレジストを含む。絶縁膜180に露出した外部接続パッド142a、142b、152a、152b上にはソルダーボールのような外部端子が接合される。半導体パッケージはソルダーボールを媒介としてモジュール基板図示せずに実装されてメモリモジュール図示せずを構成することができる。本実施形態において、第1導電パターン140aは第1領域R1に形成される。第1導電パターン140aの一端部はボンディングパッド120と電気的に接続される。第1導電パターン140aの他端部は外部接続パッド142aと電気的に接続される。第2導電パターン140bは第2領域R2に形成される。図面に示していないが、第2導電パターン140bの一端部はボンディングパッド120と電気的に接続される。第2導電パターン140bの他端部は外部接続パッド142bと電気的に接続される。第3導電パターン150a、150bは第1及び第2領域R1、R2にそれぞれ形成される。第3導電パターン150a、150bの一端部はボンディングパッド120とそれぞれ接続される。第3導電パターン150a、150bの他端部は外部接続パッド152a、152bとそれぞれ接続される。本実施形態において、第1及び第2導電パターン140a、140bは、半導体チップ200にパワーを供給するためのパワー配線、又は半導体チップ200を接地させるためのグラウンド配線として使われる。第3導電パターン150a、150bは半導体チップ200に電気的信号を入出力するための信号配線として使われる。この場合において、第1導電パターン140aの幅W1は第3導電パターン150aの幅W2より更に大きくてもよい。パワー配線又はグラウンド配線として使われる第1及び第2導電パターンは信号配線として使われる第3導電パターンの幅より更に大きい幅を有することができる。図2に示したように、本実施形態において、基板100の第1面上には併合パターン160が形成される。併合パターン160は第1領域R1から第2領域R2に延長形成される。併合パターン160はスロット110と112との間又は112と114との間に配置される。併合パターン160は第1領域R1に形成された第1導電パターン140aと第2領域R2に形成された第2導電パターン140bを電気的に接続する。例えば、併合パターン160は信号配線として使われる第3導電パターン150aの幅より更に大きい幅を有する。従って、併合パターン160は分離された第1及び第2領域R1、R2に形成された第1及び第2導電パターン140a、140bを併合させることによって、導電パターンの抵抗resistance及びインピーダンスimpedanceを減少させて半導体パッケージの電気的特性を向上させることができる。図1~図4に示したように、基板100の上部面と下部面はx、y方向によって定義され、水平方向に延長することができる。スロットは上部面と下部面との間で延長でき、z方向に垂直に延長することができる。スロットは各スロット110、112、114を含む連続的なスロットであったり、図1~図4に示したように、スロット110、112、114が基板100に形成された分離されたスロットであったりしてもよく、基板100の一部分と同じ物質によって分離することができる。スロット110、112、114が連続的であると、併合パターン160はスロットに亘って形成される。その反面、図3に示したように、スロット110、112、114が基板物質によって分離される場合、併合パターン160は基板100上に形成することができる。併合パターン160及び導電パターン140a、140b、150a、150bは、半導体チップ200が実装される面と反対の基板100の表面上又は表面に形成することができる。導電パターン140a、140b、150a、150bは、半導体チップ200が実装される基板100の表面と接触、又は貫通せずに基板100内部に延長する多層膜を含むことができる。本実施形態において、半導体パッケージは併合配線170を更に含む。併合配線170は併合パターン160と少なくとも1つのチップパッド210を電気的に接続する。例えば、併合配線170はボンディングワイヤでありうる。併合配線170は、半導体チップ200のチップパッド210からスロットを通じて引き出され、併合パターン160と接続される。この場合において、併合配線170と接続されたチップパッド210は接続配線300によってボンディングパッド120と電気的に接続される。この時、ボンディングパッド120は第1領域R1に形成されて他のパワー配線又はグラウンド配線として使われる第1導電パターン140aに電気的に接続される。従って、併合配線170は他のパワー配線又はグラウンド配線として使われる第1及び第2導電パターン140a、140bを追加的に併合させ、半導体チップのチップパッドとのボンディング自由度を増加させ、半導体パッケージの高速動作具現及び導電パターンの設計最適化を図ることができる。図面に示していないが、併合配線170は第2領域R2に形成された他のパワー配線又はグラウンド配線として使われる第2導電パターン140bに電気的に接続することができる。また、導電パターンと併合パターンの形状及び併合パターンと併合配線によって併合された第1及び第2導電パターンの構成も図面に示した実施形態に制限されずに限定されないことが分かる。また、半導体パッケージは半導体チップ200のチップパッド210及び接続配線300を覆うように基板100のスロット110、112、114に形成された第1モールディング部材図示せずを含むことができる。半導体パッケージは半導体チップ200を覆うように基板100上に形成された第2モールディング部材図示せずを含むことができる。第1及び第2モールディング部材は、半導体チップ200を空気、又は外部に対する腐蝕などの様々な原因による電気的な劣化から保護し、機械的な安全性を図ることができる。例えば、第1及び第2モールディング部材はエポキシモールドコンパウンドEMCを含む。ボールランド400は、例えば、ソルダーボールであってもよく、半導体チップ200が実装される表面と反対の半導体パッケージ1の表面上の外部接続パッド142b、152b上、又は他の接続パッド上に形成される。図5は、本発明の他の実施形態による半導体チップの実装基板を含む半導体パッケージを示す平面図であり、図6は、図5の半導体パッケージの一部を示す拡大平面図であり、図7は、図6のVII-VII’ラインに沿って切断した断面図である。本実施形態による半導体パッケージはスロットと併合パターンを除いては図1の実施形態の半導体パッケージと実質的に同じ構成要素を含む。従って、同じ構成要素に対しては同じ参照符号で示し、また、同じ構成要素に対する反復した説明は省略する。図5~図7を参照すると、本発明の他の実施形態による半導体チップの実装基板は1つのスロット110が貫通形成された基板100を含む。本実施形態において、基板100は第1面及び第1面と反対の第2面を有し、基板100の中心領域には1つのスロット110が基板100を貫通して形成される。例えば、スロットは長方形の形状を有することができる。従って、スロットは一方向に延長して形成することができる。スロットは半導体チップとの電気的接続のための接続配線300の延長通路を提供する。従って、基板100はスロット110によって区分された第1及び第2領域R1、R2を有する。第1及び第2領域R1、R2はスロット110を間に置いて相互に向かい合うように定義される。基板100の第1面上にはスロット110の一側部に沿って多数個のボンディングパッド120が配列される。ボンディングパッド120は接続配線300によって半導体チップ200のチップパッド210とそれぞれ接続される。例えば、接続配線300はボンディングワイヤであってもよい。接続配線は、半導体チップ200のチップパッド210からスロットを通じて引き出され、基板100上のボンディングパッド120と接続される。第1導電パターン140aは第1領域R1に形成される。第1導電パターン140aの一端部はボンディングパッド120と電気的に接続される。第1導電パターン140aの他端部は外部接続パッド142aと電気的に接続される。第2導電パターン140bは第2領域R2に形成される。図面に示していないが、第2導電パターン140bの一端部はボンディングパッド120と電気的に接続される。第2導電パターン140bの他端部は外部接続パッド142bと電気的に接続される。第3導電パターン150a、150bは第1及び第2領域R1、R2にそれぞれ形成される。第3導電パターン150a、150bの一端部はボンディングパッド120とそれぞれ接続される。第3導電パターン150a、150bの他端部は外部接続パッド152a、152bとそれぞれ接続される。第1及び第2導電パターン140a、140bは、半導体チップ200にパワーを供給するためのパワー配線、又は半導体チップ200を接地させるためのグラウンド配線として使われる。第3導電パターン150a、150bは半導体チップ200に電気的信号を入出力するための信号配線として使われる。この場合において、第1導電パターン140aの幅W1は第3導電パターン150aの幅W2より更に大きいこともある。パワー配線又はグラウンド配線として使われる第1及び第2導電パターンは信号配線として使われる第3導電パターンの幅より更に大きい幅を有することができる。本実施形態において、併合パターン162はスロット110を横切って形成される。併合パターン162は支持構造物164上に形成される。支持構造物164はスロット110の向かい合う両側部を接続するブリッジ形状を有することができる。支持構造物164はボンディングワイヤのような併合配線170を支持可能な剛性を有する絶縁物質を利用して形成される。支持構造物164は、基板100と同一な物質、又は他の物質で形成される。支持構造物164は、スロット110の内部に挿入され、スロット110の一側部から他側部に延長することができる。併合パターン162は第1領域R1から第2領域R2に延長形成される。併合パターン162は第1領域R1に形成された第1導電パターン140aと第2領域R2に形成された第2導電パターン140bを電気的に接続する。従って、併合パターン162は、スロット110によって分離された第1及び第2領域R1、R2に形成された第1及び第2導電パターン140a、140bを併合させることによって、導電パターンの抵抗及びインピーダンスを減少させて半導体パッケージの電気的特性を向上させることができる。図1~図4の半導体パッケージ1とは異なり、図5~図7の半導体パッケージ2は基板100の第2面上で単一のスロット110に隣接するように実装された多数個の半導体チップ200を含む。基板100の第1面上に形成された併合パターン162は単一のスロット110に亘って形成された支持構造物164上に形成される。支持構造物164は半導体チップ200から垂直方向zに分離され、スロット110内部に単に一部分が延長されて基板100の第2面までは延長されないこともある。以下においては、電算シミュレーションによって抽出された半導体パッケージの寄生パラメータを通じて本発明をより詳細に説明する。図8は、第1及び第2領域にそれぞれ分離された第1及び第2導電パターンを有する半導体パッケージの一部を示す平面図であり、図9は、併合パターンを有する半導体パッケージの一部を示す平面図であり、図10は、併合パターン及び併合配線を有する半導体パッケージの一部を示す平面図である。図8を参照すると、第1導電パターン140aは基板100の第1領域R1に形成され、第2導電パターン140bは基板100の第2領域R2に形成される。第1及び第2導電パターン140a、140bはスロット110、112により分離した第1及び第2領域R1、R2にそれぞれ形成される。多数個のボンディングパッド120a、120b、120c、120d、120e、120f、120g、120iは基板100の第1領域R1に右側から左側に順次に配置される。ボンディングパッド120a、120b、120c、120d、120e、120f、120g、120iは第1導電パターン140aと電気的に接続される。また、他のボンディングパッド120hは基板100の第2領域R2に配置される。ボンディングパッド120hは第2導電パターン140bと電気的に接続される。ここで、ボンディングパッドが接続された第1及び第2導電パターン140a、140bは半導体チップにパワーを供給するためのパワー配線である。表1は、電算シミュレーションによって抽出された図8のボンディングパッドの抵抗及びインダクタンスを示す。ここで、抵抗及びインダクタンスは寄生パラメータ抽出ソフトウェアツールQ3DExtractorを使い特定動作速度周波数=3200MHzの下で抽出された値である。図9を参照すると、第1及び第2導電パターン140a、140bはスロット110、112によって分離された第1及び第2領域R1、R2にそれぞれ形成される。ボンディングパッド120a、120b、120c、120d、120e、120f、120g、120iは基板100の第1領域R1に配置され、第1導電パターン140aと電気的に接続される。他のボンディングパッド120hは基板100の第2領域R2に配置され、第2導電パターン140bと電気的に接続される。併合パターン160は基板100の第1領域R1から第2領域R2に延長形成される。併合パターン160はスロット110、112の間に配置される。併合パターン160は第1領域R1に形成された第1導電パターン140aと第2領域R2に形成された第2導電パターン140bを電気的に接続する。表2は、電算シミュレーションによって抽出された図9のボンディングパッドの抵抗及びインダクタンスを示す。ここで、抵抗及びインダクタンスは寄生パラメータ抽出ソフトウェアツールQ3DExtractorを使い特定動作速度周波数=3200MHzの下で抽出された値である。表1及び表2を参照すると、併合パターン160を有する半導体パッケージのボンディングパッドの抵抗は最大0.126Ωほど減少し、インダクタンスは最大1.642nHほど減少したことが分かる。図10を参照すると、第1及び第2導電パターン140a、140bはスロット110、112によって分離された第1及び第2領域R1、R2にそれぞれ形成される。ボンディングパッド120a、120b、120c、120d、120e、120f、120g、120iは基板100の第1領域R1に配置され、第1導電パターン140aと電気的に接続される。他のボンディングパッド120hは基板100の第2領域R2に配置され、第2導電パターン140bと電気的に接続される。併合パターン160は、基板100の第1領域R1から第2領域R2に延長して、第1領域R1に形成された第1導電パターン140aと第2領域R2に形成された第2導電パターン140bを電気的に接続する。併合配線170は併合パターン160と少なくとも1つのチップパッド210を電気的に接続する。併合配線170に接続されたチップパッド210は接続配線300によってボンディングパッド120fと電気的に接続される。表3は、電算シミュレーションによって抽出された図10のボンディングパッドの抵抗及びインダクタンスを示す。ここで、抵抗及びインダクタンスは寄生パラメータ抽出ソフトウェアツールQ3DExtractorを使い特定動作速度周波数=3200MHzの下で抽出された値である。表2及び表3を参照すると、併合パターン160及び併合配線170を有する半導体パッケージのボンディングパッドの抵抗は最大0.206Ωほど減少し、インダクタンスは最大0.525nHほど減少したことが分かる。従って、併合パターンと併合配線は半導体パッケージのパワー伝送特性のような電気的特性を向上させることができる。図11は、本発明の一実施形態による少なくとも1つの半導体パッケージを含む演算装置900を示す。演算装置900は、コマンドを伝送及び受信する制御ユニット910、データを保存するメモリユニット920、及び制御ユニット910との間でデータとコマンドを伝送及び受信するインターフェースユニット930を含むことができる。制御ユニット910は、例えば、演算装置900の制御動作を指示するためのプロセッサ、ロジック回路、メモリ、又は他の回路を含む。メモリユニット920は、揮発性及び不揮発性メモリ、RAM、ROM、磁気、又は光学ディスク、又は他のメモリを含む1つ又はそれ以上のメモリ装置を含むことができる。一実施形態において、メモリユニット920は、半導体パッケージ1を含み、図1~図8を参照して上述した半導体チップ200は制御ユニット910によってアクセスされるメモリチップであってもよい。インターフェースユニット930は、データを伝送するための1つ又はそれ以上の入力ターミナル、又はポートを含むことができる。例えば、インターフェースユニット930は、ユーザ入力を受信するためのキーパッド、キーボード、マウス、タッチスクリーン、又は他の装置を含む。インターフェースユニット930は、更に、外部電子装置からのデータを受信してデータを外部装置に伝送するための1つ又はそれ以上の電気ポートを含むことができる。演算装置900は、また、演算装置900の追加的な動作を遂行できる動作モジュール940を含むことができる。例えば、演算装置900は、カメラ、又はカメラが装着された他の携帯用装置であってもよく、動作モジュール940は、レンズ、及び/又は他の光学イメージング回路を含むことができる。動作モジュール940は、演算装置900がイメージ形成装置であれば、プリンティング、又はイメージ形成光学系を含み、演算装置900がTV、モニター、又は他のスクリーンのようなディスプレイ装置を含む場合ビデオ処理回路を含み、装置がモータで駆動、又は接触式動作を発生させる場合、1つ又はそれ以上のモータを含んだり、或いは他の必要な形態の作動回路を含んだりすることができる。本発明の一実施形態によると、動作モジュール940は、更に半導体パッケージ1を含むことができる。以上、図面を参照しながら本発明の実施形態について詳細に説明したが、本発明は、上述の実施形態に限定されるものではなく、本発明の技術的範囲から逸脱しない範囲内で多様に変更実施することが可能である。