"行列状に配置され、フォトダイオードと浮遊拡散層とを有し、初期化された前記浮遊拡散層に対応する第1初期化信号と、受光量に応じた第1映像信号とを出力する複数の画素回路と、列毎に設けられ、前記複数の画素回路からの前記第1初期化信号と前記第1映像信号とを転送する列信号線と、前記列信号線を通して対応画素回路から転送されてくる前記第1初期化信号と前記第1映像信号を保持する複数の第1保持回路と、列毎に設けられ、前記第1保持回路と前記列信号線とに接続された差分回路とを備え、前記複数の画素回路は、前記複数の画素回路において前記浮遊拡散層を初期化する第1の初期化を同時に行い、前記第1の初期化後に前記フォトダイオードから前記浮遊拡散層への信号電荷の転送を前記複数の画素回路において同時に行い、前記第1保持回路は、前記第1の初期化後で前記信号電荷の転送の前に、行単位に、前記列信号線から転送される前記第1初期化信号を順次保持し、前記差分回路は、前記信号電荷の転送後に、行単位に、前記第1保持回路に保持された前記第1初期化信号と、対応する行から前記列信号線を介して転送される前記第1映像信号との差分である第1差分信号を生成し、生成した第1差分信号を前記第1保持回路に保存する固体撮像素子。前記差分回路は、対応する列信号線に接続された第1容量素子と、第1容量素子に直列に接続された第2容量素子とを有し、前記第1保持回路は、前記列信号線から得られる前記第1初期化信号、前記列信号線から得られる前記映像信号、および、前記第1容量素子と第2容量素子との間の接続点から得られる差分を表す信号を択一的に保持し、保持している信号を前記列信号線と前記第1容量素子との接続点に出力可能である請求項1に記載の固体撮像素子。前記複数の第1保持回路の個数は、前記複数の画素回路の個数と同数以上である請求項1に記載の固体撮像素子。前記固体撮像素子は、さらに、前記列信号線を通して対応画素回路から転送されてくる第2初期化信号と、受光量に応じない第2映像信号を保持する複数の第2保持回路を備え、1つの前記第1保持回路と1つの前記第2保持回路とからなる1組は前記複数の画素回路の1つに対応し、前記複数の画素回路は、さらに、前記第1保持回路が前記第1差分信号を保持した後、前記複数の画素回路において前記浮遊拡散層を初期化する第2の初期化を同時に行い、前記第2保持回路は、さらに、行単位に、前記列信号線から転送される前記第2初期化信号を順次保持し、前記第2保持回路が前記第2初期化信号を順次保持した後、前記複数の画素回路は、さらに、前記フォトダイオードから前記浮遊拡散層への信号電荷の転送を行うことなく前記第2映像信号を行単位に前記列信号線に出力し、前記差分回路は、さらに、行単位に、前記第2保持回路に保持された前記第2初期化信号と、対応する行から前記列信号線を介して転送される前記第2映像信号との差分である第2差分信号を生成し、生成した第2差分信号を前記第2保持回路に保存する請求項1に記載の固体撮像素子。さらに、前記第2保持回路に保持された前記第2差分信号と前記第1保持回路に保持された前記第1差分信号との差分を生成する請求項4に記載の固体撮像素子。前記固体撮像素子は、さらに、前記列信号線を通して対応画素回路から転送されてくる第2初期化信号と、受光量に応じない第2映像信号を保持する複数の第2保持回路を備え、前記複数の第2保持回路の個数は、前記複数の画素回路の少なくとも1行の画素回路の個数と同数であり、前記複数の画素回路は、前記第1保持回路が前記第1差分信号を保持した後、さらに、前記複数の画素回路の1行において前記浮遊拡散層を初期化する第2の初期化を行い、前記第2保持回路は、さらに、前記列信号線から転送される前記第2初期化信号を保持し、前記第2保持回路が前記第2初期化信号を保持した後、前記複数の画素回路は、さらに、前記複数の画素回路の当該行において、前記フォトダイオードから前記浮遊拡散層への信号電荷の転送を行うことなく前記第2映像信号を前記列信号線に出力し、前記差分回路は、さらに、前記第2保持回路に保持された前記第2初期化信号と、当該行から前記列信号線を介して転送される前記第2映像信号との差分である第2差分信号を生成し、生成した第2差分信号を当該行に対応する前記第1保持回路に保存する請求項1に記載の固体撮像素子。行列状に配置され、フォトダイオードと浮遊拡散層とを有し、初期化された前記浮遊拡散層に対応する第1初期化信号と、受光量に応じた第1映像信号とを出力する複数の画素回路と、列毎に設けられ、前記複数の画素回路からの前記第1初期化信号と前記第1映像信号とを転送する列信号線と、前記列信号線を通して対応画素回路から転送されてくる前記第1初期化信号と前記第1映像信号を保持する複数の第1保持回路と、列毎に設けられ、前記第1保持回路と前記列信号線とに接続された差分回路とを備える固体撮像素子の駆動方法であって、前記複数の画素回路において前記浮遊拡散層を初期化する第1の初期化を同時に行い、前記第1の初期化後で前記信号電荷の転送の前に、行単位に、前記列信号線から転送される前記第1初期化信号を前記第1保持回路に順次格納し、前記第1の初期化後に前記フォトダイオードから前記浮遊拡散層への信号電荷の転送を前記複数の画素回路において同時に行い、前記信号電荷の転送後に、前記差分回路において行単位に、前記第1保持回路に保持された前記第1初期化信号と、対応する行から前記列信号線を介して転送される前記第1映像信号との差分である第1差分信号を生成し、生成した第1差分信号を前記第1保持回路に格納する固体撮像素子の駆動方法。前記固体撮像素子は、さらに、前記列信号線を通して対応画素回路から転送されてくる第2初期化信号と、受光量に応じない第2映像信号を保持する複数の第2保持回路を備え、1つの前記第1保持回路と1つの前記第2保持回路とからなる1組は前記複数の画素回路の1つに対応し、前記固体撮像素子の駆動方法は、さらに、前記第1保持回路が前記第1差分信号を格納した後、前記複数の画素回路において前記浮遊拡散層を初期化する第2の初期化を同時に行い、行単位に、前記列信号線から転送される前記第2初期化信号を前記第2保持回路に順次格納し、前記第2保持回路が前記第2初期化信号を順次保持した後、前記複数の画素回路において前記フォトダイオードから前記浮遊拡散層への信号電荷の転送を行うことなく前記第2映像信号を行単位に前記列信号線に出力し、前記差分回路において、行単位に、前記第2保持回路に保持された前記第2初期化信号と、対応する行から前記列信号線を介して転送される前記第2映像信号との差分である第2差分信号を生成し、生成した第2差分信号を前記第2保持回路に格納する請求項7に記載の固体撮像素子の駆動方法。さらに、前記第2保持回路に保持された前記第2差分信号と前記第1保持回路に保持された前記第1差分信号との差分を生成する請求項8に記載の固体撮像素子の駆動方法。前記固体撮像素子は、さらに、前記列信号線を通して対応画素回路から転送されてくる第2初期化信号と、受光量に応じない第2映像信号を保持する複数の第2保持回路を備え、前記複数の第2保持回路の個数は前記複数の画素回路の少なくとも1行の画素回路の個数と同数であり、前記固体撮像素子の駆動方法は、さらに、前記第1保持回路が前記第1差分信号を保持した後、前記複数の画素回路の1行において前記浮遊拡散層を初期化する第2の初期化を行い、前記列信号線から転送される前記第2初期化信号を前記第2保持回路に格納し、前記第2保持回路が前記第2初期化信号を格納した後、前記複数の画素回路の当該行において、前記フォトダイオードから前記浮遊拡散層への信号電荷の転送を行うことなく前記第2映像信号を前記列信号線に出力し、前記差分回路において、前記第2保持回路に保持された前記第2初期化信号と、当該行から前記列信号線を介して転送される前記第2映像信号との差分である第2差分信号を生成し、生成した第2差分信号を当該行に対応する前記第1保持回路に格納する請求項7に記載の固体撮像素子の駆動方法。請求項1に記載の固体撮像素子を備えるカメラ。特許文献1に記載の技術において、リセット信号RS1、RS2、RS3、RS4が同時にHからLにもどる時点時点t1と選択信号SEL1、SEL2、SEL3、SEL4がHとなっている期間のそれぞれのリセット信号RS1、RS2、RS3、RS4がHからLとなる時点時点t3までの期間は各画素で異なるため、フローティングディフュージョン部FDに残る2つの時点の熱雑音は各画素同じではない。従って、列アンプA15の入力部に入力される電圧VCLVrst-Vsigにおいて、時点t1と時点t3の熱雑音の差は除去されず、電圧のばらつきが生じる。本発明は、上述の問題に鑑みてなされたものであって、熱雑音を除去することができる固体撮像素子を提供することを目的とする。上記目的を達成するために、本発明の1形態における固体撮像素子は、行列状に配置され、フォトダイオードと浮遊拡散層とを有し、初期化された前記浮遊拡散層に対応する第1初期化信号と、受光量に応じた第1映像信号とを出力する複数の画素回路と、列毎に設けられ、前記複数の画素回路からの前記第1初期化信号と前記第1映像信号とを転送する列信号線と、前記列信号線を通して対応画素回路から転送されてくる前記第1初期化信号と前記第1映像信号を保持する複数の第1保持回路と、列毎に設けられ、前記第1保持回路と前記列信号線とに接続された差分回路とを備え、前記複数の画素回路は、前記複数の画素回路において前記浮遊拡散層を初期化する第1の初期化を同時に行い、前記第1の初期化後に前記フォトダイオードから前記浮遊拡散層への信号電荷の転送を前記複数の画素回路において同時に行い、前記第1保持回路は、前記第1の初期化後で前記信号電荷の転送の前に、行単位に、前記列信号線から転送される前記第1初期化信号を順次保持し、前記差分回路は、前記信号電荷の転送後に、行単位に、前記第1保持回路に保持された前記第1初期化信号と、対応する行から前記列信号線を介して転送される前記第1映像信号との差分である第1差分信号を生成し、生成した第1差分信号を前記第1保持回路に保存する。このような構成によれば、一括シャッター機能において熱雑音を除去することができる。ここで、前記差分回路は、対応する列信号線に接続された第1容量素子と、第1容量素子に直列に接続された第2容量素子とを有し、前記第1保持回路は、前記列信号線から得られる前記第1初期化信号、前記列信号線から得られる前記映像信号、および、前記第1容量素子と第2容量素子との間の接続点から得られる差分を表す信号を択一的に保持し、保持している信号を前記列信号線と前記第1容量素子との接続点に出力可能な構成としてもよい。この構成によれば、差分回路を簡単な構成により実現することができる。ここで、前記複数の第1保持回路の個数は、前記複数の画素回路の個数と同数以上であってもよい。この構成によれば、複数の第1保持回路は、熱雑音が除去された1フレーム分の映像信号を保持することができる。ここで、前記固体撮像素子は、さらに、前記列信号線を通して対応画素回路から転送されてくる第2初期化信号と、受光量に応じない第2映像信号を保持する複数の第2保持回路を備え、1つの前記第1保持回路と1つの前記第2保持回路とからなる1組は前記複数の画素回路の1つに対応し、前記複数の画素回路は、さらに、前記第1保持回路が前記第1差分信号を保持した後、前記複数の画素回路において前記浮遊拡散層を初期化する第2の初期化を同時に行い、前記第2保持回路は、さらに、行単位に、前記列信号線から転送される前記第2初期化信号を順次保持し、前記第2保持回路が前記第2初期化信号を順次保持した後、前記複数の画素回路は、さらに、前記フォトダイオードから前記浮遊拡散層への信号電荷の転送を行うことなく前記第2映像信号を行単位に前記列信号線に出力し、前記差分回路は、さらに、行単位に、前記第2保持回路に保持された前記第2初期化信号と、対応する行から前記列信号線を介して転送される前記第2映像信号との差分である第2差分信号を生成し、生成した第2差分信号を前記第2保持回路に保存するようにしてもよい。このような構成によれば、フローティングディフュージョン部以後FD部と呼ぶ起因のノイズをキャンセルできる。ここで、前記第2保持回路に保持された前記第2差分信号と前記第1保持回路に保持された前記第1差分信号との差分を生成するようにしてもよい。ここで、前記固体撮像素子は、さらに、前記列信号線を通して対応画素回路から転送されてくる第2初期化信号と、受光量に応じない第2映像信号を保持する複数の第2保持回路を備え、前記複数の第2保持回路の個数は、前記複数の画素回路の少なくとも1行の画素回路の個数と同数であり、前記複数の画素回路は、前記第1保持回路が前記第1差分信号を保持した後、さらに、前記複数の画素回路の1行において前記浮遊拡散層を初期化する第2の初期化を行い、前記第2保持回路は、さらに、前記列信号線から転送される前記第2初期化信号を保持し、前記第2保持回路が前記第2初期化信号を保持した後、前記複数の画素回路は、さらに、前記複数の画素回路の当該行において、前記フォトダイオードから前記浮遊拡散層への信号電荷の転送を行うことなく前記第2映像信号を前記列信号線に出力し、前記差分回路は、さらに、前記第2保持回路に保持された前記第2初期化信号と、当該行から前記列信号線を介して転送される前記第2映像信号との差分である第2差分信号を生成し、生成した第2差分信号を当該行に対応する前記第1保持回路に保存するようにしてもよい。このような構成にすれば、第2保持回路数を第1保持回路と同数にまで増やさずとも浮遊拡散層起因のノイズを除去することできる。また、本発明の1形態における固体撮像素子の駆動方法は、行列状に配置され、フォトダイオードと浮遊拡散層とを有し、初期化された前記浮遊拡散層に対応する第1初期化信号と、受光量に応じた第1映像信号とを出力する複数の画素回路と、列毎に設けられ、前記複数の画素回路からの前記第1初期化信号と前記第1映像信号とを転送する列信号線と、前記列信号線を通して対応画素回路から転送されてくる前記第1初期化信号と前記第1映像信号を保持する複数の第1保持回路と、列毎に設けられ、前記第1保持回路と前記列信号線とに接続された差分回路とを備える固体撮像素子の駆動方法であって、前記複数の画素回路において前記浮遊拡散層を初期化する第1の初期化を同時に行い、前記第1の初期化後で前記信号電荷の転送の前に、行単位に、前記列信号線から転送される前記第1初期化信号を前記第1保持回路に順次格納し、前記第1の初期化後に前記フォトダイオードから前記浮遊拡散層への信号電荷の転送を前記複数の画素回路において同時に行い、前記信号電荷の転送後に、前記差分回路において行単位に、前記第1保持回路に保持された前記第1初期化信号と、対応する行から前記列信号線を介して転送される前記第1映像信号との差分である第1差分信号を生成し、生成した第1差分信号を前記第1保持回路に格納するようにしてもよい。ここで、前記固体撮像素子は、さらに、前記列信号線を通して対応画素回路から転送されてくる第2初期化信号と、受光量に応じない第2映像信号を保持する複数の第2保持回路を備え、1つの前記第1保持回路と1つの前記第2保持回路とからなる1組は前記複数の画素回路の1つに対応し、前記固体撮像素子の駆動方法は、さらに、前記第1保持回路が前記第1差分信号を格納した後、前記複数の画素回路において前記浮遊拡散層を初期化する第2の初期化を同時に行い、行単位に、前記列信号線から転送される前記第2初期化信号を前記第2保持回路に順次格納し、前記第2保持回路が前記第2初期化信号を順次保持した後、前記複数の画素回路において前記フォトダイオードから前記浮遊拡散層への信号電荷の転送を行うことなく前記第2映像信号を行単位に前記列信号線に出力し、前記差分回路において、行単位に、前記第2保持回路に保持された前記第2初期化信号と、対応する行から前記列信号線を介して転送される前記第2映像信号との差分である第2差分信号を生成し、生成した第2差分信号を前記第2保持回路に格納するようにしてもよい。ここで、前記固体撮像素子の駆動方法は、さらに、前記第2保持回路に保持された前記第2差分信号と前記第1保持回路に保持された前記第1差分信号との差分を生成するようにしてもよい。ここで、前記固体撮像素子は、さらに、前記列信号線を通して対応画素回路から転送されてくる第2初期化信号と、受光量に応じない第2映像信号を保持する複数の第2保持回路を備え、前記複数の第2保持回路の個数は前記複数の画素回路の少なくとも1行の画素回路の個数と同数であり、前記固体撮像素子の駆動方法は、さらに、前記第1保持回路が前記第1差分信号を保持した後、前記複数の画素回路の1行において前記浮遊拡散層を初期化する第2の初期化を行い、前記列信号線から転送される前記第2初期化信号を前記第2保持回路に格納し、前記第2保持回路が前記第2初期化信号を格納した後、前記複数の画素回路の当該行において、前記フォトダイオードから前記浮遊拡散層への信号電荷の転送を行うことなく前記第2映像信号を前記列信号線に出力し、前記差分回路において、前記第2保持回路に保持された前記第2初期化信号と、当該行から前記列信号線を介して転送される前記第2映像信号との差分である第2差分信号を生成し、生成した第2差分信号を当該行に対応する前記第1保持回路に格納するようにしてもよい。また、本発明の1形態におけるカメラは上記の固体撮像素子を備える。前述したように、本発明に係る固体撮像素子によれば、熱雑音を除去することができるグローバルスキャン一括シャッター機能可能な固体撮像素子が実現できる。以下、本発明の実施の形態について図面を参照しながら説明する。実施の形態1メモリの数が有効画素数と同じかそれ以上本発明の実施の形態1について述べる。本実施の形態における固体撮像装置は、行列状に配置され、フォトダイオードと浮遊拡散層とを有し、初期化された前記浮遊拡散層に対応する第1初期化信号と、受光量に応じた第1映像信号とを出力する複数の画素回路と、列毎に設けられ、前記複数の画素回路からの前記第1初期化信号と前記第1映像信号とを転送する列信号線と、前記列信号線を通して対応画素回路から転送されてくる前記第1初期化信号と前記第1映像信号を保持する複数の第1保持回路と、列毎に設けられ、前記第1保持回路と前記列信号線とに接続された差分回路とを備えている。前記複数の画素回路は、前記複数の画素回路において前記浮遊拡散層を初期化する第1の初期化を同時に行い、前記第1の初期化後に前記フォトダイオードから前記浮遊拡散層への信号電荷の転送を前記複数の画素回路において同時に行い、前記第1保持回路は、前記第1の初期化後で前記信号電荷の転送の前に、行単位に、前記列信号線から転送される前記第1初期化信号を順次保持し、前記差分回路は、前記信号電荷の転送後に、行単位に、前記第1保持回路に保持された前記第1初期化信号と、対応する行から前記列信号線を介して転送される前記第1映像信号との差分である第1差分信号を生成し、生成した第1差分信号を前記第1保持回路に保存する。このような構成によれば、一括シャッター機能を有し、熱雑音を除去することができる。図1は、本実施の形態の固体撮像素子の構成を示すブロック図である。図1の固体撮像素子は、画素回路部1と、差分回路9と、保持回路部2と、差分回路部3と、出力線4と、水平走査回路5と、垂直走査回路6とを備える。画素回路部1は、行列状に配置された複数の画素回路を備える。各画素回路は、フォトダイオードと浮遊拡散層とを有し、初期化された浮遊拡散層に対応する第1初期化信号と、受光量に応じた第1映像信号とを出力する。以下、実施の形態1では、第1初期化信号、第1映像信号を単に初期化信号、映像信号と呼ぶ。保持回路部2は、行列状に配置された複数の第1保持回路を備える。第1保持回路は、列信号線から得られる初期化信号、列信号線から得られる映像信号、および、差分回路部3から得られる差分を表す信号を択一的に保持し、保持している信号を差分回路に出力可能である。以下、実施の形態1では第1保持回路を単に保持回路と呼ぶ。差分回路部3は、列毎に設けられた差分回路を有し、保持回路と列信号線とに接続され、保持回路に保持されている初期化信号と、列信号線から得られる映像信号との差分を出力する。この差分出力は水平走査回路5の出力に同期して出力線4に出力される。垂直走査回路6は画素回路部1、保持回路部2にパルスを印加する。図2は画素回路部1内の1列2行分の画素回路を回路例に具体的に示す。図2中の破線枠は画素単位である画素回路を示し、画素回路1aはフォトダイオード10と、転送MOSトランジスタ11と、リセットMOSトランジスタ12と、出力MOSトランジスタ13とで構成される。画素回路1bは画素回路1aと同様にフォトダイオード15と、転送MOSトランジスタ16と、リセットMOSトランジスタ17と、出力MOSトランジスタ18とで構成される。画素回路1aにおいて、フォトダイオード10のアノードは接地され、カソードは転送MOSトランジスタ11のドレインに接続される。転送MOSトランジスタ11のソースはリセットMOSトランジスタ12のソースと出力MOSトランジスタ13のゲートに接続され、ゲートは端子23に接続される。この領域はフローティングディフュージョン以後FDと呼ぶと呼ばれる拡散容量を形成する。リセットMOSトランジスタ12のドレインは電源に接続され、ゲートは端子22に接続される。出力MOSトランジスタ13のドレインは電源に接続され、ソースは行選択MOSトランジスタ14のドレインに接続される。電流源20は列信号線21に接続される。行選択MOSトランジスタ14は、ゲートは端子24に接続され、導通している時は出力MOSトランジスタ13と電流源20とでソースフォロアを形成する。画素回路1bにおいても、フォトダイオード15のアノードは接地され、カソードは転送MOSトランジスタ16のドレインに接続される。転送MOSトランジスタ16のソースはリセットMOSトランジスタ17のソースと出力MOSトランジスタ18のゲートに接続され、ゲートは端子25に接続される。この領域はFDと呼ばれる拡散容量を形成する。リセットMOSトランジスタ17のドレインは電源に接続され、ゲートは端子25に接続される。出力MOSトランジスタ18のドレインは電源に接続され、ソースは行選択MOSトランジスタ19のドレインに接続される。行選択MOSトランジスタ19は、ゲートは端子27に接続され、導通している時は出力MOSトランジスタ18と電流源20とでソースフォロアを形成する。画素回路1a、画素回路1bの出力は行選択MOSトランジスタ14、行選択MOSトランジスタ19を介して列信号線21に接続される。図3は、本発明の第1の実施形態に係る固体撮像素子における差分回路部3と保持回路部2の1列2行分の構成の1例を示す。差分回路部3は、列毎に設けられた差分回路30を有する。差分回路30は、容量31、32とMOSトランジスタ33で構成される。容量31、32は直列に接続され、中点図中M点はMOSトランジスタ33のソースが接続されている。MOSトランジスタ33のゲートは端子46に、ドレインは端子47に接続されバイアス電圧VREFが印加される。保持回路2aは、1つの保持要素39と2つのMOSトランジスタ37、38で構成される。MOSトランジスタ37は、1行目の画素回路に対応し、保持要素39への書き込み用である。MOSトランジスタ37のドレインは書き込み線53にソースは保持要素39にゲートは端子49に接続される。MOSトランジスタ38保持要素39の読み出し用である。MOSトランジスタ38のドレインは保持要素39に、ソースは読み出し線54に、ゲートは端子48に接続される。保持要素39は、例えば1個の容量素子であり、保持要素39の他の端子は接地している。保持回路2bは、2行目画素回路に対応する点以外は保持回路2aと同様の構成である。図4は、本発明の第1の実施形態に係る固体撮像素子における主要な信号の時間変化を示すタイミングチャートである。図4には、図2、図3中の各端子に印加される制御信号が示される。制御信号は、印加される端子の符号にSを付した名称で表わされている。信号S22は端子22に印加されるリセットMOSトランジスタ12のゲートに入力される。信号S25は端子25に印加されるリセットMOSトランジスタ17のゲートに入力される。信号S23は端子23に印加される転送MOSトランジスタ11のゲートに入力される。信号S26は端子26に印加される転送MOSトランジスタ16のゲートに入力される。信号S24は端子24に印加される行選択MOSトランジスタ14のゲートに入力される。信号S27は端子27に印加される行選択MOSトランジスタ19のゲートに入力される。信号S44は端子44に印加されるMOSトランジスタ34のゲートに入力される。信号S45は端子45に印加されるMOSトランジスタ36のゲートに入力される。信号S46は端子46に印加されるMOSトランジスタ33のゲートに入力される。信号S48は端子48に印加されるMOSトランジスタ38のゲートに入力される。信号S49は端子49に印加されるMOSトランジスタ37のゲートに入力される。信号S50は端子50に印加されるMOSトランジスタ41のゲートに入力される。信号S51は端子51に印加されるMOSトランジスタ40のゲートに入力される。本発明の第1の実施形態に係る固体撮像素子の動作について、図2、図3を参照しながら説明する。図4中の時点t1で信号S22と信号25は同時にHIGHとなり、画素回路1aと画素回路1bのリセットMOSトランジスタ12とリセットMOSトランジスタ17のゲートを同時にHIGHにして導通させ、画素回路1aと画素回路1bのFDを電源に接続して初期状態とする。つまり、複数の画素回路においてFDを初期化する第1の初期化を同時に行う。以下、実施の形態1では、第1の初期化は単に初期化と呼ぶ。この時の画素回路1aのFDの電圧をVrst1、画素回路1bのFDの電圧をVrst2とする。時点t2で信号S22と信号25はLOWとなり、リセットMOSトランジスタ12とリセットMOSトランジスタ17は非導通となる。同時に信号S24、信号45、信号49がHIGHとなり、行選択MOSトランジスタ14のゲートをHIGHにして行選択MOSトランジスタ14を導通させるとともにMOSトランジスタ36、保持回路2aのMOSトランジスタ37を導通させ、画素回路1aの初期状態のFD電位に応じた電圧出力MOSトランジスタ13の閾値をVth13とするとVrst1-Vth13が初期化信号として出力MOSトランジスタ13、電流源20で構成するソースフォロアを介して列信号線21に出力され、バッファー52を介して保持回路2aの保持要素39に保持される。時点t3では信号S27、信号45、信号51がHIGHとなり、行選択MOSトランジスタ19のゲートをHIGHにして行選択MOSトランジスタ19を導通させるとともにMOSトランジスタ36、保持回路2bのMOSトランジスタ40を導通させ、画素回路1bの初期状態のFD電位に応じた電圧出力MOSトランジスタ18の閾値をVth18とするとVrst2-Vth18が初期化信号として出力MOSトランジスタ18、電流源20で構成するソースフォロアを介して列信号線21に出力され、バッファー52を介して保持回路2bの保持要素42に保持される。時点t4で信号S23と信号26は同時にHIGHとなり、画素回路1aと画素回路1bの転送MOSトランジスタ11と転送MOSトランジスタ16のゲートを同時にHIGHにして導通させ、画素回路1aと画素回路1bのフォトダイオード10、15の蓄積された電荷がFDにそれぞれ転送される。つまり、初期化後で露光期間経過後にフォトダイオードからFDへの信号電荷の転送を複数の画素回路において同時に行う。この時の画素回路1aのFDの電圧をVsig1、画素回路1bのFDの電圧をVsig2とする。時点t5~t7では、差分回路において行単位に、第1保持回路に保持された第1初期化信号と、対応する行から列信号線を介して転送される第1映像信号との差分である第1差分信号を生成し、生成した第1差分信号を前記第1保持回路に格納する。以下、詳細に説明する。時点t5で信号S23と信号26はLOWとなり、転送MOSトランジスタ11と転送MOSトランジスタ16は非導通となる。同時に信号S44、信号46、信号48がHIGHとなり、MOSトランジスタ34、MOSトランジスタ33、MOSトランジスタ38のゲートをHIGHにして導通し、M点をバイアス電圧VREFに設定するとともに、保持要素39に保持された電圧値Vrst1-Vth13が図4中のT点に読み出される。時点t6では信号S24、信号45、信号49がHIGHとなり、行選択MOSトランジスタ14のゲートをHIGHにして行選択MOSトランジスタ14を導通させるとともにMOSトランジスタ36、保持回路2aのMOSトランジスタ37を導通させ、画素回路1aのFD電位、すなわち受光量に応じた電圧出力MOSトランジスタ13の閾値をVth13とするとVsig1-Vth13が映像信号として出力MOSトランジスタ13、電流源20で構成するソースフォロアを介して列信号線21に出力され、バッファー52を介してT点に設定される。時点t5ではM点はバイアス電圧VREFに、T点は電圧値Vrst1-Vth13に、時点t6ではT点がVsig1-Vth13に変化する。容量31、32の容量値をC1、C2とすると時点t6のM点の電圧はバイアス電圧VREF-C1/C1C2Vrst1-Vth13-Vsig1-Vth13となり、すなわち、バイアス電圧VREF-C1/C1C2Vrst1-Vsig1となる。この電圧値は出力MOSトランジスタ13の閾値とリセットMOSトランジスタ12のスイッチングノイズをキャンセルしている。このM点の電圧値がMOSトランジスタ37を介して保持要素39に保持される。時点t7で信号S44、信号46、信号50がHIGHとなり、MOSトランジスタ34、MOSトランジスタ33、MOSトランジスタ41のゲートをHIGHにして導通し、M点をバイアス電圧VREFに設定するとともに、保持要素42に保持された電圧値Vrst2-Vth18が図4中のT点に読み出される。時点t8では信号S27、信号45、信号51がHIGHとなり、行選択MOSトランジスタ19のゲートをHIGHにして行選択MOSトランジスタ19を導通させるとともにMOSトランジスタ36、保持回路2bのMOSトランジスタ40を導通させ、画素回路1bのFD電位、すなわち受光量に応じた電圧出力MOSトランジスタ18の閾値をVth18とすると電圧値Vsig2-Vth18が映像信号として出力MOSトランジスタ18、電流源20で構成するソースフォロアを介して列信号線21に出力され、バッファー52を介してT点に設定される。時点t7ではM点はバイアス電圧VREFにT点は電圧値Vrst2-Vth18に、時点t8ではT点が電圧値Vsig2-Vth18に変化する。容量31、32の容量値をC1、C2とすると時点t8のM点の電圧はバイアス電圧VREF-C1/C1C2Vrst2-Vth18-Vsig2-Vth18となり、すなわち、バイアス電圧VREF-C1/C1C2Vrst2-Vsig2となる。この電圧値は出力MOSトランジスタ18の閾値とリセットMOSトランジスタ17のスイッチングノイズをキャンセルしている。このM点の電圧値がMOSトランジスタ40を介して保持要素42に保持される。以上説明してきたように、本実施の形態における固体撮像素子の駆動方法は、複数の画素回路において浮遊拡散層を初期化する第1の初期化を同時に行い図4,t1~t2、第1の初期化後で信号電荷の転送の前に、行単位に、列信号線から転送される第1初期化信号を第1保持回路に順次格納しt2~t3~、第1の初期化後にフォトダイオードから浮遊拡散層への信号電荷の転送を複数の画素回路において同時に行いt4~t5、信号電荷の転送後に、差分回路において行単位に、第1保持回路に保持された第1初期化信号と、対応する行から列信号線を介して転送される第1映像信号との差分である第1差分信号を生成しt5~t7、生成した第1差分信号を第1保持回路に格納するt6~t7。実施の形態2メモリの数が有効画素数の2倍かそれ以上実施の形態1では、1つの画素回路に1つの保持回路第1保持回路が対応しているが、本実施の形態では1つの画素回路に2つの保持回路を対応させる構成について説明する。以下、1つの画素回路に対応する2つの保持回路を第1保持回路、第2保持回路と呼ぶ。図5は、本発明の第2の実施形態に係る固体撮像素子における差分回路と保持回路の1列2行分の構成の1例を示す。同図は、図3に示す第1保持回路2a、2bに加えて、第2保持回路2aa、2bbが追加されている点が異なる。同じ点は説明を省略し、異なる点を中心に説明する。1つの第1保持回路と1つの第2保持回路とからなる1組は複数の画素回路の1つに対応する。図5では、第1保持回路2aおよび第2保持回路2aaは1行目の画素回路1aに対応し、第1保持回路2bおよび第2保持回路2bbは2行目の画素回路1aに対応するものとする。第1保持回路と第2保持回路は同一の構成であるが、第1保持回路が初期化された浮遊拡散層に対応する第1初期化信号と、受光量に応じた第1映像信号を保持するために用いられるのに対して、列信号線を通して対応画素回路から転送されてくる第2初期化信号と、受光量に応じない第2映像信号を保持するのに用いられる点が異なる。図6は、本発明の第2の実施形態に係る固体撮像素子における主要な信号の時間変化を示すタイミングチャートである。図6には、図2、図5中の各端子に印加される制御信号が示される。制御信号は、印加される端子の符号にSを付した名称で表わされている。信号S67は端子67に印加されるMOSトランジスタ62のゲートに入力される。信号S68は端子68に印加されるMOSトランジスタ61のゲートに入力される。信号S69は端子69に印加されるMOSトランジスタ65のゲートに入力される。信号S70は端子70に印加されるMOSトランジスタ64のゲートに入力される。本発明の第2の実施形態に係る固体撮像素子の動作について、図2、図5、図6を参照しながら説明する。図6中の時点t1で信号S22と信号25は同時にHIGHとなり、画素回路1aと画素回路1bのリセットMOSトランジスタ12とリセットMOSトランジスタ17のゲートを同時にHIGHにして導通させ、画素回路1aと画素回路1bのFDを電源に接続して初期状態とする。つまり、複数の画素回路においてFDを初期化する第1の初期化を同時に行う。この時の画素回路1aのFDの電圧をVrst1、画素回路1bのFDの電圧をVrst2とする。時点t2で信号S22と信号25はLOWとなり、リセットMOSトランジスタ12とリセットMOSトランジスタ17は非導通となる。同時に信号S24、信号45、信号49がHIGHとなり、行選択MOSトランジスタ14のゲートをHIGHにして行選択MOSトランジスタ14を導通させるとともにMOSトランジスタ36、第1保持回路2aのMOSトランジスタ37を導通させ、画素回路1aの初期状態のFD電位に応じた電圧出力MOSトランジスタ13の閾値をVth13とするとVrst1-Vth13が出力MOSトランジスタ13、電流源20で構成するソースフォロアを介して列信号線21に出力され、バッファー52を介して第1保持回路2aの保持要素39に保持される。時点t3では信号S27、信号45、信号68がHIGHとなり、行選択MOSトランジスタ19のゲートをHIGHにして行選択MOSトランジスタ19を導通させるとともにMOSトランジスタ36、第1保持回路2bのMOSトランジスタ61を導通させ、画素回路1bの初期状態のFD電位に応じた電圧出力MOSトランジスタ18の閾値をVth18とするとVrst2-Vth18が出力MOSトランジスタ18、電流源20で構成するソースフォロアを介して列信号線21に出力され、バッファー52を介して第1保持回路2bの保持要素63に保持される。時点t4で信号S23と信号26は同時にHIGHとなり、画素回路1aと画素回路1bの転送MOSトランジスタ11と転送MOSトランジスタ16のゲートを同時にHIGHにして導通させ、画素回路1aと画素回路1bのフォトダイオード10、15の蓄積された電荷がFDにそれぞれ転送される。この時の画素回路1aのFDの電圧をVsig1、画素回路1bのFDの電圧をVsig2とする。時点t5で信号S23と信号26はLOWとなり、転送MOSトランジスタ11と転送MOSトランジスタ16は非導通となる。同時に信号S44、信号46、信号48がHIGHとなり、MOSトランジスタ34、MOSトランジスタ33、MOSトランジスタ38のゲートをHIGHにして導通し、M点をバイアス電圧VREFに設定するとともに、保持要素39に保持された電圧値Vrst1-Vth13が図4中のT点に読み出される。時点t6では信号S24、信号45、信号49がHIGHとなり、行選択MOSトランジスタ14のゲートをHIGHにして行選択MOSトランジスタ14を導通させるとともにMOSトランジスタ36、第1保持回路2aのMOSトランジスタ37を導通させ、画素回路1aのFD電位、すなわち受光量に応じた電圧出力MOSトランジスタ13の閾値をVth13とするとVsig1-Vth13が第1映像信号として出力MOSトランジスタ13、電流源20で構成するソースフォロアを介して列信号線21に出力され、バッファー52を介してT点に設定される。時点t5ではM点はバイアス電圧VREFに、T点は電圧値Vrst1-Vth13に、時点t6ではT点がVsig1-Vth13に変化する。容量31、32の容量値をC1、C2とすると時点t6のM点の電圧はバイアス電圧VREF-C1/C1C2Vrst1-Vth13-Vsig1-Vth13となり、すなわち、バイアス電圧VREF-C1/C1C2Vrst1-Vsig1となる。この電圧値は出力MOSトランジスタ13の閾値とリセットMOSトランジスタ12のスイッチングノイズをキャンセルしている。このM点の電圧値がMOSトランジスタ37を介して保持要素39に保持される。時点t7で信号S44、信号46、信号67がHIGHとなり、MOSトランジスタ34、MOSトランジスタ33、MOSトランジスタ62のゲートをHIGHにして導通し、M点をバイアス電圧VREFに設定するとともに、保持要素63に保持された電圧値Vrst2-Vth18が図4中のT点に読み出される。時点t8では信号S27、信号45、信号68がHIGHとなり、行選択MOSトランジスタ19のゲートをHIGHにして行選択MOSトランジスタ19を導通させるとともにMOSトランジスタ36、第1保持回路2bのMOSトランジスタ61を導通させ、画素回路1bのFD電位、すなわち受光量に応じた電圧出力MOSトランジスタ18の閾値をVth18とすると電圧値Vsig2-Vth18が第1映像信号として出力MOSトランジスタ18、電流源20で構成するソースフォロアを介して列信号線21に出力され、バッファー52を介してT点に設定される。時点t7ではM点はバイアス電圧VREFにT点は電圧値Vrst2-Vth18に、時点t8ではT点が電圧値Vsig2-Vth18に変化する。容量31、32の容量値をC1、C2とすると時点t8のM点の電圧はバイアス電圧VREF-C1/C1C2Vrst2-Vth18-Vsig2-Vth18となり、すなわち、バイアス電圧VREF-C1/C1C2Vrst2-Vsig2となる。この電圧値は出力MOSトランジスタ18の閾値とリセットMOSトランジスタ17のスイッチングノイズをキャンセルしている。このM点の電圧値がMOSトランジスタ61を介して保持要素63に保持される。時点t9では信号S22と信号25は同時にHIGHとなり、画素回路1aと画素回路1bのリセットMOSトランジスタ12とリセットMOSトランジスタ17のゲートを同時にHIGHにして導通させ、画素回路1aと画素回路1bのFDを電源に接続して初期状態とする。つまり、第1保持回路が第1差分信号を保持した後、複数の画素回路において浮遊拡散層を初期化する第2の初期化を同時に行う。この時の画素回路1aのFDの電圧をVrst1、画素回路1bのFDの電圧をVrst2とする。時点t10で信号S22と信号25はLOWとなり、リセットMOSトランジスタ12とリセットMOSトランジスタ17は非導通となる。同時に信号S24、信号45、信号51がHIGHとなり、行選択MOSトランジスタ14のゲートをHIGHにして行選択MOSトランジスタ14を導通させるとともにMOSトランジスタ36、第2保持回路2aaのMOSトランジスタ40を導通させ、画素回路1aの初期状態のFD電位に応じた電圧出力MOSトランジスタ13の閾値をVth13とするとVrst1-Vth13が第2初期化信号として出力MOSトランジスタ13、電流源20で構成するソースフォロアを介して列信号線21に出力され、バッファー52を介して第2保持回路2aaの保持要素42に保持される。時点t11では信号S27、信号45、信号70がHIGHとなり、行選択MOSトランジスタ19のゲートをHIGHにして行選択MOSトランジスタ19を導通させるとともにMOSトランジスタ36、第2保持回路2bbのMOSトランジスタ64を導通させ、画素回路1bの初期状態のFD電位に応じた電圧出力MOSトランジスタ18の閾値をVth18とするとVrst2-Vth18が第2初期化信号として出力MOSトランジスタ18、電流源20で構成するソースフォロアを介して列信号線21に出力され、バッファー52を介して第2保持回路2bbの保持要素66に保持される。時点t12では信号S23と信号26はHIGHとならずLOWの状態である。画素回路1aと画素回路1bの転送MOSトランジスタ11と転送MOSトランジスタ16が導通しないため、画素回路1aと画素回路1bのフォトダイオード10、15の蓄積された電荷はFDに転送されず、画素回路1aと画素回路1bのFDで生じる電荷のみがFDに蓄積される。この時の画素回路1aのFDの電圧をVfd1、画素回路1bのFDの電圧をVfd2とする。時点t13では信号S44、信号46、信号50がHIGHとなり、MOSトランジスタ34、MOSトランジスタ33、MOSトランジスタ41のゲートをHIGHにして導通し、M点をバイアス電圧VREFに設定するとともに、保持要素42に保持された電圧値Vrst1-Vth13が図4中のT点に読み出される。時点t14では信号S24、信号45、信号51がHIGHとなり、行選択MOSトランジスタ14のゲートをHIGHにして行選択MOSトランジスタ14を導通させるとともにMOSトランジスタ36、第2保持回路2aaのMOSトランジスタ40を導通させ、画素回路1aのFD電位、すなわち受光量に応じない電圧出力MOSトランジスタ13の閾値をVth13とするとVfd1-Vth13が第2映像信号として出力MOSトランジスタ13、電流源20で構成するソースフォロアを介して列信号線21に出力され、バッファー52を介してT点に設定される。時点t5ではM点はバイアス電圧VREFに、T点は電圧値Vrst1-Vth13に、時点t14ではT点がVfd1-Vth13に変化する。容量31、32の容量値をC1、C2とすると時点t14のM点の電圧はバイアス電圧VREF-C1/C1C2Vrst1-Vth13-Vfd1-Vth13となり、すなわち、バイアス電圧バイアス電圧VREF-C1/C1C2Vrst1-Vfd1となる。この電圧値はMOSトランジスタ13の閾値とリセットMOSトランジスタ12のスイッチングノイズをキャンセルしている。このM点の電圧値がMOSトランジスタ40を介して保持要素42に保持される。時点t15で信号S44、信号46、信号69がHIGHとなり、MOSトランジスタ34、MOSトランジスタ33、MOSトランジスタ65のゲートをHIGHにして導通し、M点をバイアス電圧VREFに設定するとともに、保持要素66に保持された電圧値Vrst2-Vth18が図4中のT点に読み出される。時点t16では信号S27、信号45、信号70がHIGHとなり、行選択MOSトランジスタ19のゲートをHIGHにして行選択MOSトランジスタ19を導通させるとともにMOSトランジスタ36、第2保持回路2bbのMOSトランジスタ64を導通させ、画素回路1bのFD電位、すなわち受光量に応じない電圧出力MOSトランジスタ18の閾値をVth18とすると電圧値Vfd2-Vth18が第2映像信号として出力MOSトランジスタ18、電流源20で構成するソースフォロアを介して列信号線21に出力され、バッファー52を介してT点に設定される。時点t15ではM点はバイアス電圧VREFにT点は電圧値Vrst2-Vth18に、時点t16ではT点が電圧値Vfd2-Vth18に変化する。容量31、32の容量値をC1、C2とすると時点t8のM点の電圧はバイアス電圧VREF-C1/C1C2Vrst2-Vth18-Vfd2-Vth18となり、すなわち、バイアス電圧VREF-C1/C1C2Vrst2-Vfd2となる。この電圧値は出力MOSトランジスタ18の閾値とリセットMOSトランジスタ17のスイッチングノイズをキャンセルしている。このM点の電圧値がMOSトランジスタ64を介して保持要素66に保持される。時点t16以降では、保持要素39には、VREF-C1/C1C2Vrst1-Vsig1保持要素42には、VREF-C1/C1C2Vrst1-Vfd1保持要素63には、VREF-C1/C1C2Vrst2-Vsig2保持要素66には、VREF-C1/C1C2Vrst2-Vfd2が保持されており、保持要素39と42の差分信号を求めればVREF-C1/C1C2Vsig1-Vfd1が求まり、出力MOSトランジスタ13の閾値Vth13がない出力信号が得られる。また、時点t2から時点t5の間隔T1と時点t10と時点t13の間隔T2を同じにすればFD部の電荷成分のない出力信号が得られる。保持要素63と66の差分信号を求めればVREF-C1/C1C2Vsig2-Vfd21が求まり、出力MOSトランジスタ18の閾値Vth18がない出力信号が得られる。また、時点t2から時点t5の間隔T1と時点t10と時点t13の間隔T2を同じにすればFD部の電荷成分のない出力信号が得られる。以上説明してきたように、本実施の形態における固体撮像素子の駆動方法は、第1差分信号を第1保持回路に格納しt1~t8、その後、第1保持回路が第1差分信号を格納した後、複数の画素回路において浮遊拡散層を初期化する第2の初期化を同時に行い図6t9~t10、行単位に、列信号線から転送される第2初期化信号を第2保持回路に順次格納しt10~t11~、第2保持回路が第2初期化信号を順次保持した後、複数の画素回路においてフォトダイオードから浮遊拡散層への信号電荷の転送を行うことなく第2映像信号を行単位に列信号線に出力しt14~t15、差分回路において、行単位に、第2保持回路に保持された第2初期化信号と、対応する行から列信号線を介して転送される第2映像信号との差分である第2差分信号を生成しt13~t15、生成した第2差分信号を第2保持回路に格納するt14~t15。さらに、記第2保持回路に保持された第2差分信号と第1保持回路に保持された第1差分信号との差分を生成するようにしてもよい。実施の形態3メモリの数が有効画素数1かそれ以上図7は、本発明の第3の実施形態に係る固体撮像素子における差分回路と保持回路の1列2行分の構成の1例を示す。図3に示す第1保持回路2a、2bに、1行分の保持要素とし第2保持回路2aaを追加したことが異なる。第2保持回路2aa内の80はMOSトランジスタでドレインは書き込み線53にソースは保持要素82にゲートは端子84に接続される。81は読み出しMOSトランジスタでドレインは保持要素82に、ソースは読み出し線54に、ゲートは端子83に接続される。保持要素82の他の端子は接地している。図8は、本発明の第3の実施形態に係る固体撮像素子における主要な信号の時間変化を示すタイミングチャートである。図8には、図2、図7中の各端子に印加される制御信号が示される。制御信号は、印加される端子の符号にSを付した名称で表わされている。信号S83は端子83に印加されるMOSトランジスタ81のゲートに入力される。信号S84は端子84に印加されるMOSトランジスタ80のゲートに入力される。本発明の第3の実施形態に係る固体撮像素子の動作について、図2、図7、図8を参照しながら説明する。時点t1から時点t8までは本特許の実施の形態1と同様であるため説明は省略する。時点t8以降では、保持要素39には、VREF-C1/C1C2Vrst1-Vsig1保持要素42には、VREF-C1/C1C2Vrst2-Vsig2が蓄積される。時点t9では信号S22がHIGHとなり、画素回路1aのリセットMOSトランジスタ12のゲートをHIGHにして導通させ、画素回路1aのFDを電源に接続して初期状態とする。この動作を第2の初期化と呼び、この状態で画素回路1aから出力される信号を第2初期化信号と呼ぶ。この時の画素回路1aのFDの電圧をVrst1とする。時点t10では信号S22がLOWとなり、リセットMOSトランジスタ12は非導通となる。同時に信号S24、信号45、信号84がHIGHとなり、行選択MOSトランジスタ14のゲートをHIGHにして行選択MOSトランジスタ14を導通させるとともに、第2保持回路2aaのMOSトランジスタ80を導通させ、画素回路1aの初期状態のFD電位に応じた電圧出力MOSトランジスタ13の閾値をVth13とすると第2初期化信号としてVrst1-Vth13が出力MOSトランジスタ13、電流源20で構成するソースフォロアを介して列信号線21に出力され、バッファー52を介して第2保持回路2aaの保持要素82に保持される。時点t11では信号S44、信号46、信号83がHIGHとなり、MOSトランジスタ34、MOSトランジスタ33、MOSトランジスタ81のゲートをHIGHにして導通し、M点をバイアス電圧VREFに設定するとともに、保持要素82に保持された電圧値Vrst1-Vth13が図4中のT点に読み出される。時点t12では信号S23はHIGHとならずLOWの状態である。つまり、フォトダイオードからFDへの信号電荷の転送を行うことなくFDの電位は受光量に応じない第2映像信号として取り扱われる。時点t13では信号S24、信号45、信号84がHIGHとなり、行選択MOSトランジスタ14のゲートをHIGHにして行選択MOSトランジスタ14を導通させるとともにMOSトランジスタ36、保持要素82のMOSトランジスタ80を導通させ、画素回路1aのFD電位、すなわち受光量に応じない電圧出力MOSトランジスタ13の閾値をVth13とするとVfd1-Vth13が第2映像信号として出力MOSトランジスタ13、電流源20で構成するソースフォロアを介して列信号線21に出力され、バッファー52を介してT点に設定される。時点t11ではM点はバイアス電圧VREFにT点は電圧値Vrst1-Vth13に、時点t13ではT点が電圧値Vfd1-Vth13に変化する。容量31、32の容量値をC1、C2とすると時点t13のM点の電圧はバイアス電圧VREF-C1/C1C2Vrst1-Vth13-Vfd1-Vth13となり、すなわち、バイアス電圧VREF-C1/C1C2Vrst1-Vfd1となる。この電圧値は出力MOSトランジスタ13の閾値とリセットMOSトランジスタ12のスイッチングノイズをキャンセルしている。このM点の電圧値がMOSトランジスタ80を介して保持要素82に保持される。時点t14では信号S44、信号46、信号48がHIGHとなり、MOSトランジスタ34、MOSトランジスタ33、MOSトランジスタ38のゲートをHIGHにして導通し、M点をバイアス電圧VREFに設定するとともに、保持要素39に保持された電圧値、VREF-C1/C1C2Vrst1-Vsig1が図4中のT点に読み出される。時点t15では信号S44、信号45、信号49、信号83がHIGHとなり、MOSトランジスタ34、MOSトランジスタ36、MOSトランジスタ37、MOSトランジスタ81のゲートをHIGHにして導通し、保持要素82の電圧VREF-C1/C1C2Vrst1-Vfd1が図4中のT点に読み出される。この時点でM点の電圧値はVREF-C1/C1C2^2Vrst1-Vth13-Vfd1-Vth13となり、すなわち、VREF-C1/C1C2^2Vrst1-Vfd1となる。この電圧値は出力MOSトランジスタ13の閾値とリセットMOSトランジスタ12のスイッチングノイズとFD部の電荷をキャンセルしている。このM点の電圧値がMOSトランジスタ37を介して保持要素39に保持される。時点t16では信号S25がHIGHとなり、画素回路1bのリセットMOSトランジスタ17のゲートをHIGHにして導通させ、画素回路1bのFDを電源に接続して初期状態とする。この時の画素回路1bのFDの電圧をVrst2とする。時点t17では信号S25がLOWとなり、リセットMOSトランジスタ17は非導通となる。同時に信号S27、信号45、信号84がHIGHとなり、行選択MOSトランジスタ19のゲートをHIGHにして行選択MOSトランジスタ19を導通させるとともに、第2保持回路2aaのMOSトランジスタ80を導通させ、画素回路1bの初期状態のFD電位に応じた電圧出力MOSトランジスタ18の閾値をVth18とするとVrst2-Vth18が第2初期化信号として出力MOSトランジスタ18、電流源20で構成するソースフォロアを介して列信号線21に出力され、バッファー52を介して第2保持回路2aaの保持要素82に保持される。時点t18では信号S44、信号46、信号83がHIGHとなり、MOSトランジスタ34、MOSトランジスタ33、MOSトランジスタ81のゲートをHIGHにして導通し、M点をバイアス電圧VREFに設定するとともに、保持要素82に保持された電圧値Vrst2-Vth18が図4中のT点に読み出される。時点t19では信号S26はHIGHとならずLOWの状態である。時点t20では信号S27、信号45、信号84がHIGHとなり、行選択MOSトランジスタ19のゲートをHIGHにして行選択MOSトランジスタ19を導通させるとともにMOSトランジスタ36、保持要素82のMOSトランジスタ80を導通させ、画素回路1bのFD電位、すなわち受光量に応じない電圧出力MOSトランジスタ13の閾値をVth18とするとVfd2-Vth18が第2映像信号として出力MOSトランジスタ18、電流源20で構成するソースフォロアを介して列信号線21に出力され、バッファー52を介してT点に設定される。時点t18ではM点はバイアス電圧VREFにT点は電圧値Vrst2-Vth18に、時点t20ではT点が電圧値Vfd2-Vth18に変化する。容量31、32の容量値をC1、C2とすると時点t20のM点の電圧はバイアス電圧VREF-C1/C1C2Vrst2-Vth18-Vfd2-Vth18となり、すなわち、バイアス電圧VREF-C1/C1C2Vrst2-Vfd2となる。この電圧値は出力MOSトランジスタ18の閾値とリセットMOSトランジスタ17のスイッチングノイズをキャンセルしている。このM点の電圧値がMOSトランジスタ80を介して保持要素82に保持される。時点t21では信号S44、信号46、信号50がHIGHとなり、MOSトランジスタ34、MOSトランジスタ33、MOSトランジスタ41のゲートをHIGHにして導通し、M点をバイアス電圧VREFに設定するとともに、保持要素42に保持された電圧値、VREF-C1/C1C2Vrst2-Vsig2が図4中のT点に読み出される。時点t21では信号S44、信号45、信号51、信号83がHIGHとなり、MOSトランジスタ34、MOSトランジスタ36、MOSトランジスタ40、MOSトランジスタ81のゲートをHIGHにして導通し、保持要素82の電圧VREF-C1/C1C2Vrst2-Vfd2が図4中のT点に読み出される。この時点でM点の電圧値はVREF-C1/C1C2^2Vrst2-Vth18-Vfd2-Vth18となり、すなわち、VREF-C1/C1C2^2Vrst2-Vfd2となる。この電圧値は出力MOSトランジスタ13の閾値とリセットMOSトランジスタ17のスイッチングノイズとFD部の電荷をキャンセルしている。このM点の電圧値がMOSトランジスタ40を介して保持要素42に保持される。このように、保持要素39、42に保持されている信号はMOSトランジスタの閾値とリセットMOSトランジスタのスイッチングノイズをキャンセルしている信号であり、実施の形態2に対し、メモリ数を半分に削減できる。また、時点t2から時点t5の間隔T1と時点t9と時点t13、時点t16と時点t20の間隔T2を同じにすればFD部の電荷成分のない出力信号が得られる。以上説明してきたように、本実施の形態における固体撮像素子の駆動方法は、第1差分信号を第1保持回路に格納し図8のt1~t8、その後、第1保持回路が第1差分信号を保持した後、複数の画素回路の1行において浮遊拡散層を初期化する第2の初期化を行い図8,t9~t10、列信号線から転送される第2初期化信号を第2保持回路に格納しt10~t11、第2保持回路が第2初期化信号を格納した後、複数の画素回路の当該行において、フォトダイオードから浮遊拡散層への信号電荷の転送を行うことなく第2映像信号を列信号線に出力しt13~t14、差分回路において、第2保持回路に保持された第2初期化信号と、当該行から列信号線を介して転送される第2映像信号との差分である第2差分信号を生成しt13~t15、生成した第2差分信号を当該行に対応する第1保持回路に格納するt14~t16。実施の形態4次に、実施の形態4では、上記した実施の形態1~3に示した固体撮像素子を備えたカメラの一例について説明する。図9は、本実施の形態に係るカメラの概略構成を示す図である。図9に示すように、このカメラは、固体撮像素子100、レンズ101a、メカニカルシャッター101b、DSPデジタル信号処理回路110、画像表示デバイス120および画像メモリ130から構成される。なお、メカニカルシャッター101bには、レンズシャッターあるいはフォーカルプレーンシャッターを用いる。さらに、フォーカルプレーンシャッターの場合は、2つの幕である先幕と後幕から構成される。また、この図における、直線矢印は、各種信号の送信方向である。このカメラでは、レンズ101aとメカニカルシャッター101bとを介して外部から光が入射し、入射した光は固体撮像素子100により出力信号に変換されて出力線4および出力I/F103から出力される。そして、出力された出力信号はDSP110により処理されて映像信号として画像メモリ130に出力されて記録され、また画像表示デバイス120に出力されて画像表示される。DSP110は、固体撮像素子100の出力信号に対してノイズ除去等の処理を行って映像信号を生成する画像処理回路111と、固体撮像素子における画素の走査タイミングおよびゲインの制御を行うカメラシステム制御部112とから構成される。DSP110は、例えば固体撮像素子100の単位セル内で共有される画素間での特性差に関する補正を行う。通信タイミング制御部タイミングジェネレータ104は、外部端子を介して入力されたマスタークロックCLK0およびデータDATAを受け取り、種々の内部クロックを生成し垂直走査回路6、差分回路部3、水平走査回路5、出力I/F103などを制御する。このような構成において、各画素を初期リセット状態にする初期化信号および各画素からFDに電荷を転送する映像信号に重なりを有する駆動を行うと、画素信号を保持回路部2に高速に転送することが可能になる。例えば、画素行数が4000行選択、1行分の初期化信号とFD信号の転送を1マイクロ秒で行うと全行の画素信号を保持回路部2に転送する時間は4ミリ秒で行える。上記したカメラの場合、メカニカルシャッターが閉じると同時に画素信号を保持回路部2に4ミリ秒で転送して保持回路部2に1フレーム例えば全画素の画素信号を保持した状態でメモリスルーモードに移れば、メカニカルシャッターが閉じた後4ミリ秒後にモニター画像例えば間引きまたは混合による縮小画像を得ることができる。例えば、メカニカルシャッターがフォーカルプレーンシャッターの後幕シャッターである場合、電子シャッターによる露光開始と後幕シャッターによる露光終了とを同期させる制御等により、このような動作が実現できる。なお、メモリスルーモードとは、Nフレーム目の画素信号情報を保持回路部2に保持した状態でN1フレーム目の画素信号情報を保持回路部2に保持させずにそのまま出力できるモードである。従来であれば5FPSの連写モードでもメカニカルシャッターが閉じた後200ミリ秒後にしかモニター画像が得られない。これに対して、メカニカルシャッターを併用したモードでは、高速にモニター画像を得ることができ、モニター画像のリアルタイム性を向上させることができる。なお、本実施の形態において、保持回路部2と出力I/F103のあいだに、アナログ/デジタル信号処理部AD変換部を備えていても良い。また、本実施の形態ではメカニカルシャッターを備えたカメラについて説明したが、これは一例であり、メカニカルシャッターを備えていない構成のカメラであってもよい。なお、本発明は、上記した実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内で種々の改良、変形を行ってもよい。例えば、本実施の形態に示した固体撮像素子は、メモリスルーモードで動作を行ってもよい。メモリスルーモードとは、上記したように、保持回路部2に映像信号を保持させることなく映像信号を出力するモードであり、例えば、Nフレーム目の画素信号情報を保持回路部2に保持した状態でN1フレーム目の映像信号を保持回路部2に保持させずにそのまま出力できるモードである。すなわち、映像信号を保持回路部2に保持しながら、次フレームの映像信号を出力することができる。カメラの要求特性、撮像モードによっては、保持回路部2に信号を保持することに起因する雑音、暗電流の画質劣化が問題となる場合がある。このような場合は、メモリスルーモードを利用すれば画素信号情報を保持回路部2に保持しながら次の信号情報を読み出ことにより、低雑音、低暗電流を実現することができる。また、本実施の形態では、単位画素に光電変換素子が一つ含まれる場合を示したが、本発明はそれに限定されず、単位画素に複数の光電変換素子が含まれ、FDが複数の光電変換素子により共有される場合にも適応可能である。例えば、図10、図11のような画素構成が考えられる。図10においては、単位画素211は、光電変換素子であるフォトダイオード260、265と、転送トランジスタ261、266と、リセットトランジスタ262と、SFトランジスタ263とを備えている。つまり、光電変換素子2個、転送トランジスタ2個に対してFD1個、リセットトランジスタ共有リセットトランジスタ1個、SFトランジスタ共有SFトランジスタ1個で構成されており、2個の光電変換素子の信号が各転送トランジスタ261、266を通り、FDに読み出される構成である。また、図11においては、単位画素211は、図10の構成に加えて単位画素211内の選択トランジスタ264を備えた構成である。このように、複数の光電変換素子によりFDを共有することで、画素セルにおける受光部の開口度がさらに向上する。さらに、上記した実施の形態では、第1および第2保持回路の数は画素回路の2倍の数とした構成を例として説明したが、第1および第2保持回路の数は画素回路の2倍の数に限らず、適宜変更してもよい。画素回路の倍数の第1および第2保持回路を設けることで、その倍数に応じたフレーム数の初期化信号および映像信号を第1および第2保持回路に保持することができる。また、保持回路部2に画素回路部1の画素数に対応する数の第1および第2保持回路を設けた場合でも、画素間引きを行うと少ない画素数の複数フレームを保持できる。例えば、水平2画素間引き、垂直2画素間引きを行うと1/4画素数の4フレーム分が保持できる。また、水平3画素間引き、垂直3画素間引きを行うと1/9画素数の9フレーム分が保持できる。例えば、露光期間の異なり、かつ時間的に連続する複数フレームを第1および第2保持回路に保持させ、固体撮像素子外部で当該複数フレームを1フレームに合成すれば、ダイナミックレンジを向上させた画像を得ることができる。図2の固体撮像素子の1列2行分の画素構成の一例を示す回路図で初期化信号と映像信号を列信号線21に伝える手段をして、ソースフォロアを用いて説明したが、これに限るものではない。また、図3、図5、図7の保持要素は、電荷を保持でき読み出せるものであればよく、たとえば、コンデンサやMOSトランジスタのゲート、拡散容量などでもよい。"