スイッチング閾値Zを有し、ゼロ電圧スイッチングZVSモードで動作するDC-DC電圧コンバータの閉ループ制御のための方法であって、このDC-DC電圧コンバータは、各ステージが、交互に開閉されるように構成されている少なくとも2つの制御スイッチK1、K2と、このステージからの出力電流Isを流すインダクタLとを有している、互いにインターリーブされた複数のステージと、与えられたスイッチング周期Tdを有しており、前記制御スイッチK1、K2を、上側制御閾値Mと下側制御閾値-Mとの間でスイッチングさせるように構成されているクロック回路6であって、該上側制御閾値Mと下側制御閾値-Mとのうち、前記スイッチング閾値Zに近い値を有する制御閾値M、-Mが、前記スイッチング閾値Zと組み合わされる組み合わせ制御閾値であるクロック回路6とを備えている方法において、各ステージA1、A2に対して、該ステージからの出力電流Isの強度が、前記組み合わせ制御閾値と等しくなった時点と、該ステージからの出力電流Isの強度が、前記スイッチング閾値Zと等しくなった時点との間の時間であるオーバーラン期間T1、T2を測定するステップと、前記複数のステージA1、A2の全てに対して、前記オーバーラン期間T1、T2が1回測定される時間と等しい1インターリーブサイクルCY1、CY2中に、前記複数のステージに対して測定されたオーバーラン期間のうちの最小オーバーラン期間と等しい補正時間Tcを特定するステップと、前記与えられたスイッチング周期Tdから、前記補正時間Tcの関数である先行時間Taを減算することによって、前記クロック回路6に対する最適化スイッチング周期Td’を計算する計算ステップと、前記DC-DC電圧コンバータの各ステージからの出力電流間のインターリービングの閉ループ制御を行うために、前記最適化スイッチング周期Td’を、前記クロック回路6に適用するステップとを有している方法。前記先行時間Taは、前記補正時間Tcと等しい、請求項1に記載の方法。補正閾値Scは、あらかじめ定められており、前記補正時間Tcが、該補正閾値Sc未満である場合に、前記先行時間Taは、前記補正時間Tcと等しい、請求項1に記載の方法。前記補正時間Tcが、前記補正閾値Scを超過している場合に、前記先行時間Taは、前記補正閾値Scと等しい、請求項3に記載の方法。あらかじめ定められた回数のインターリーブサイクルの後に、前記計算ステップにおいて計算されている最適化スイッチング周期Td’から、最後のインターリーブサイクルにおいて特定された先行時間Taを減算することによって更新された最適化スイッチング周期Td’が、前記クロック回路6に適用される、請求項1に記載の方法。前記あらかじめ定められた回数は1回であり、各インターリーブサイクルの後に、そのインターリーブサイクルにおける最適化スイッチング周期Td’から、そのインターリーブサイクルにおいて特定された先行時間Taを減算することによって再更新された最適化スイッチング周期Td’が、前記クロック回路6に適用される、請求項5に記載の方法。各ステージが、交互に開閉されるように構成されている少なくとも2つの制御スイッチK1、K2と、該ステージからの出力電流Isを流すインダクタLとを有している、互いにインターリーブされた複数のステージを備えており、さらに、与えられたスイッチング周期Tdを有し、前記制御スイッチK1、K2を、上側制御閾値Mと下側制御閾値-Mとの間でスイッチングさせるように構成されているクロック回路6であって、該上側制御閾値Mと下側制御閾値-Mとのうち、前記スイッチング閾値Zに近い値を有する制御閾値M、-Mが、前記スイッチング閾値Zと組み合わされる組み合わせ制御閾値であるクロック回路6を備えているDC-DC電圧コンバータの閉ループ制御のための、請求項1に記載の方法を実行する装置であって、各ステージA1、A2に対して、該ステージからの出力電流Isの強度が、前記組み合わせ制御閾値と等しくなった時点と、該ステージからの出力電流Isの強度が、前記スイッチング閾値Zと等しくなった時点との間の時間であるオーバーラン期間T1、T2を測定するように構成されている少なくとも1つのオーバーランブロック11と、前記オーバーランブロック11によって測定された前記オーバーラン期間T1、T2を記憶するための記憶装置12と、前記複数のステージA1、A2の全てに対して、前記オーバーラン期間T1、T2が1回測定される時間と等しい1インターリーブサイクルCY1、CY2中に、前記複数のステージに対して測定されたオーバーラン期間のうちの最小オーバーラン期間と等しい補正時間Tcを、前記記憶装置12から特定するように構成されている補正ブロック13と、前記与えられたスイッチング周期Tdから、前記補正時間Tcの関数である先行時間Taを減算することによって、前記クロック回路6に対する最適化スイッチング周期Td’を計算し、かつ前記DC-DC電圧コンバータの各ステージからの出力電流間のインターリービングの閉ループ制御を行うために、前記最適化スイッチング周期Td’を、前記クロック回路6に適用するように構成されている最適化ブロック14とを備えている装置。閉ループ制御のための、請求項7に記載の装置5を備えているDC-DC電圧コンバータ。請求項1に記載の方法を実行するためのコンピュータプログラム。請求項9に記載のコンピュータプログラムが記憶されている記録媒体。マルチステージ電圧コンバータにおいて、低負荷時の電気的損失を制限するための即効的な一方法として、シングルステージ電圧コンバータの場合のように、ヒステリシス原理に基づいて、スイッチング周波数を変更することが考えられる。しかしながら、この方法には、出力ステージ間でのインダクタLのインダクタンス値のばらつきに伴う欠点が存在する。その問題とは、電流強度曲線の傾きが、インダクタLのインダクタンス値に依存するために、出力ステージ間で、スイッチング周波数が変動するということである。その結果、初期状態において、平滑な総出力電流を形成するように、同一の量の位相差ずつ位相シフトしていた、各出力ステージ間の出力電流Isの位相差は、時間とともに増減する。極端な場合には、複数の出力ステージの出力電流が、互いに同相で振動し得る。その場合には、制御をヒステリシス原理に頼ることによって、目的とは反対に、インターリーブ型のマルチステージコンバータの総出力電流は大きく振動する。さらに、低負荷時には、出力ステージのスイッチング周波数は、ヒステリシス原理にしたがって上昇し、それによって、出力ステージ間の出力電流同士の同相振動の可能性が増す。したがって、得られる総出力電流は大振幅で振動し、そのため、相当に大きな電気的損失が発生する。インターリーブ型のマルチステージコンバータにおける、ヒステリシス原理に基づく周波数の上昇は、電気的損失を制限することはできず、全く逆の結果を生む。これらの欠点のうちの少なくともいくつかを克服するために、本発明の例示的な実施形態においては、スイッチング閾値を有し、ゼロ電圧スイッチングモードで動作する、次のものを備えているDC-DC電圧コンバータの閉ループ制御のための方法が提供される。-各ステージが、交互に開閉されるように構成されている少なくとも2つの制御スイッチと、このステージからの出力電流を流すインダクタとを有している、互いにインターリーブされた複数のステージと、-与えられたスイッチング周期を有しており、制御スイッチを、上側制御閾値と下側制御閾値との間でスイッチングさせるように構成されているクロック回路であって、上側制御閾値と下側制御閾値とのうち、スイッチング閾値に近い値を有する制御閾値が、スイッチング閾値と組み合わされる組み合わせ制御閾値であるクロック回路。この方法は、次のステップを含んでいる。-各ステージに対して、ステージからの出力電流の強度が、組み合わせ制御閾値と等しくなった時点と、このステージからの出力電流の強度が、スイッチング閾値と等しくなった時点との間の時間であるオーバーラン期間を測定するステップと、-複数のステージの全てに対して、オーバーラン期間が1回測定される時間に等しい1インターリーブサイクル中に、複数のステージに対して測定されたオーバーラン期間のうちの最小オーバーラン期間と等しい補正時間を特定するステップと、-与えられたスイッチング周期から、補正時間の関数である先行時間を減算することによって、クロック回路に対する最適化スイッチング周期を計算する計算ステップと、-DC-DC電圧コンバータの各ステージからの出力電流間のインターリービングの閉ループ制御を行うために、最適化スイッチング周期を、クロック回路に適用するステップ。本発明のこの例示的な実施形態は、インターリーブ型のマルチステージDC-DC電圧コンバータの低負荷時における電気的損失を減少させようという意図によるものである。しかしながら、本発明のこの例示的な実施形態による方法は、低負荷時と高負荷時とのいずれにおいても、マルチステージDC-DC電圧コンバータの出力ステージからの出力電流間の好ましくない位相ずれを減少させることを可能にする。本発明のこの例示的な実施形態による方法によって、クロック回路のスイッチング周波数は、測定されたオーバーラン期間の関数として閉ループ制御される。したがって、マルチステージDC-DC電圧コンバータの出力ステージからの出力電流間の位相差は、時間が経過しても一定のままである。出力電流の閉ループ制御によって、低負荷時と高負荷時とのいずれにおいても、インターリーブ型のマルチステージDC-DC電圧コンバータからの、平滑化された総出力電流の出力が保証される。さらに、マルチステージDC-DC電圧コンバータの出力ステージのスイッチングは、常に、低スイッチング損失が保証されるスイッチング範囲内で起こる。一態様によれば、先行時間は補正時間と等しい。クロック回路のスイッチング周期の修正によって、各出力ステージの出力電流のオーバーラン期間を打ち消すことができる。したがって、出力ステージ間の位相シフトの差を減らして、閉ループ制御された出力電流を得ることができる。別の一態様によれば、補正閾値は、あらかじめ定められており、補正時間が、この補正閾値未満である場合に、先行時間は、補正時間と等しい。補正時間が、補正閾値を超過している場合に、先行時間は、補正閾値と等しいことが好ましい。先行時間の値を制限することによって、出力電流は、ステップ的に閉ループ制御され、出力ステージのスイッチング周波数の修正は、漸進的に実行される。あらかじめ定められた回数のインターリーブサイクルの後に、上述の計算ステップにおいて計算されている最適化スイッチング周期から、最後のインターリーブサイクルにおいて特定された先行時間を減算することによって更新された最適化スイッチング周期が、クロック回路に適用されることが好ましい。したがって、出力電流のインターリービングのいかなる誤差も補正するために、長期にわたって、閉ループ制御が周期的に適用される。さらには、あらかじめ定められた回数が1回であり、各インターリーブサイクルの後に、そのインターリーブサイクルにおける最適化スイッチング周期から、そのインターリーブサイクルにおいて特定された先行時間を減算することによって再更新された最適化スイッチング周期が、クロック回路に適用されることが好ましい。したがって、出力電流は、連続的に閉ループ制御される。これによって、マルチステージDC-DC電圧コンバータからの、実質的に連続な総出力電流の出力が保証される。本発明の別の例示的な実施形態においては、各ステージは、交互に開閉されるように構成されている少なくとも2つの制御スイッチと、このステージからの出力電流を流すインダクタとを有している、互いにインターリーブされた複数のステージを備えており、さらに、与えられたスイッチング周期を有し、制御スイッチを、上側制御閾値と下側制御閾値との間でスイッチングさせるように構成されているクロック回路を備えるDC-DC電圧コンバータの閉ループ制御のための上述の方法を実行する装置が提供される。上側制御閾値と下側制御閾値とのうち、スイッチング閾値に近い値を有する制御閾値が、スイッチング閾値と組み合わされる組み合わせ制御閾値である。この装置は、次のものを備えている。-各ステージに対して、このステージからの出力電流の強度が、組み合わせ制御閾値と等しくなった時点と、このステージからの出力電流の強度が、スイッチング閾値と等しくなった時点との間の時間であるオーバーラン期間を測定するように構成されている少なくとも1つのオーバーランブロックと、-オーバーランブロックによって測定されたオーバーラン期間を記憶するための記憶装置と、-複数のステージの全てに対して、オーバーラン期間が1回測定される時間と等しい1インターリーブサイクル中に、複数のステージに対して測定されたオーバーラン期間のうちの最小オーバーラン期間と等しい補正時間を、記憶装置から特定するように構成されている補正ブロックと、-与えられたスイッチング周期から、補正時間の関数である先行時間を減算することによって、クロック回路に対する最適化スイッチング周期を計算し、かつDC-DC電圧コンバータの各ステージからの出力電流間のインターリービングの閉ループ制御を行うために、最適化スイッチング周期を、クロック回路に適用するように構成されている最適化ブロック。最適化ブロックは、先行時間の値を調整するように構成されている調整モジュールを備えていることが好ましい。最適化ブロックは、補正時間の値を制限するように構成されている制限モジュールを備えていることが好ましい。閉ループ制御のためのこの装置は、あらかじめ定められた一方の制御閾値上側制御閾値と下側制御閾値とのうちのいずれか一方における、制御スイッチのスイッチングを制御するために、出力ステージからの出力電流の強度と、このあらかじめ定められた一方の制御閾値とを比較するように構成されている第1のコンパレータを備えており、クロック回路は、他方の制御閾値における、制御スイッチのスイッチングを制御するように構成されていることが好ましい。この装置は、出力ステージからの出力電流の強度と、スイッチング閾値とを比較するように構成されている第2のコンパレータを備え、オーバーランブロックは、出力ステージからの出力電流のオーバーラン期間を測定するために、この第2のコンパレータに接続されていることが好ましい。この装置は、さらに、第2のコンパレータへのスイッチング閾値の入力を制御するように構成されている制御モジュールを備えていることが好ましい。この装置は、さらに、第1のコンパレータへの、前述のあらかじめ定められた一方の制御閾値の入力を制御するように構成されている制御モジュールを備えていることが好ましい。本発明の別の例示的な実施形態において、前述の閉ループ制御のための装置を備えたDC-DC電圧コンバータ、前述の方法を実行するためのコンピュータプログラム、このコンピュータプログラムを記憶している記録媒体が提供される。添付図面を参照することによって、本発明をよりよく理解することができると思う。本発明の例示的ないくつかの実施形態により、互いにインターリーブされている複数の出力ステージを有する、インターリーブ型のマルチステージDC-DC電圧コンバータが提供される。一例として図5を参照すると、本発明によるマルチステージDC-DC電圧コンバータは、2つの出力ステージA1、A2を有しており、負荷1に電力を供給する。図1にも示すように、各出力ステージは、互いに直列に接続されており、かつ図6に示されている閉ループ制御装置5によって交互に作動させられる2つのスイッチK1、K2を有している。電圧の立ち上がりを緩やかにして、スイッチK1、K2におけるスイッチング損失を防ぐために、各スイッチK1、K2には、それぞれ並列にキャパシタC1、C2が接続されている。各出力ステージA1、A2は、さらに、図1に示すような2つのスイッチK1、K2の接続点に一端が接続されているインダクタL1、L2を、それぞれ有している。各インダクタの他端図1に符号Sを付してあるは、対応する出力ステージの出力を形成しており、スイッチK1、K2のスイッチングによって生じる、出力ステージからの出力電流の強度の測定を可能にする。出力ステージからの出力電流の振動を制御するために、このマルチステージDC-DC電圧コンバータは、スイッチK1、K2を制御して、各出力ステージA1、A2からの出力電流Is1、Is2の強度を、上側制御閾値と下側制御閾値との間で振動させるように構成されている閉ループ制御装置5を備えている。一例として図6Aおよび図7を参照すると、閉ループ制御装置5は、正の値Mを有する上側制御閾値と、負の値-Mを有する下側制御閾値との間のスイッチングを起こさせる。正の値Mと負の値-Mとは、この例におけるように、絶対値において異なる場合がある。このような制御のために、閉ループ制御装置5は、出力ステージからの出力電流IsIs1またはIs2の強度の値と、上側制御閾値Mとを比較するように構成されており、さらに、出力電流Isの強度の値が上側制御閾値Mを超過するときに、スイッチK1、K2をスイッチングさせるように構成されている第1のコンパレータ21以下において、上側コンパレータ21と呼ばれるを備えている。上側制御閾値における、出力ステージのスイッチングステップは、その出力ステージの上側スイッチングと呼ばれる。同様に、下側制御閾値におけるスイッチングステップは、下側スイッチングと呼ばれる。閉ループ制御装置5は、与えられたスイッチング周期Tdで、出力ステージのスイッチK1、K2をスイッチングさせるように構成されている制御クロック回路6を備えている。言い換えると、出力ステージの上側スイッチングに続く与えられた時間間隔スイッチング周期Tdの半分に等しいの後に、制御クロック回路6は、その出力ステージの下側スイッチングを起こさせる。図6Aに示すように、閉ループ制御装置5は、さらに、上側コンパレータ21からのコマンドに基づいて上側スイッチング動作を起こさせ、また制御クロック回路6からのコマンドに基づいて下側スイッチング動作を起こさせるように構成されている制御スイッチ4を備えている。スイッチK1、K2のスイッチングは、一方においては上側制御閾値Mによって、他方においては、出力ステージからの出力電流Isが、実質的に下側制御閾値-Mに等しくなったときに、スイッチングが実行されるように、制御クロック回路6のスイッチング周期Tdによって決定される。前述のように、出力ステージごとのインダクタL1、L2の値のばらつきによって、スイッチK1、K2の下側スイッチングは、時間的ばらつきを有する。この時間的ばらつきは、以下に説明するように、本発明による方法によって補正される。本発明によれば、各出力ステージA1、A2は、スイッチング損失を制限するために、ZVSモードにしたがって動作し、電圧ゼロにおいてスイッチングする。ZVSモードにおけるスイッチングを可能にするためには、必ず超過される必要があるスイッチング閾値Zが定められる。この例においては、スイッチング閾値Zは、CMDCスイッチング閾値として知られているキャパシタ最小放電電流閾値である。上側制御閾値Mおよび下側制御閾値-Mは、ZVSモードにおける動作を可能にするために、CMDCスイッチング閾値以後において、その値をCMDCとするが、上側制御閾値Mと下側制御閾値-Mとの間に含まれるように調整される。ZVSモードで制御される、このような出力ステージは、当業者には公知である。スイッチング閾値Zは、スイッチを、出力ステージの電流を上昇させるようにスイッチングさせるコマンドが発せられるときには、下側スイッチング閾値を意味し、スイッチを、出力ステージの電流を下降させるようにスイッチングさせるコマンドが発せられるときには、上側スイッチング閾値を意味する。通常、降圧型のDC-DC電圧コンバータにおいては、-CMDCに等しい負の値を有する下側スイッチング閾値が定められる。他方、昇圧型のDC-DC電圧コンバータにおいては、CMDCに等しい正の値を有する上側スイッチング閾値が定められる。スイッチング閾値Zの各タイプに対して、対応する上側制御閾値または下側制御閾値が組み合わされ、スイッチング閾値Zと、それに組み合わされた上側制御閾値または下側制御閾値との間が、スイッチング範囲Pとして定められる。スイッチング閾値Zに最も近い値を有する制御閾値上側制御閾値または下側制御閾値が、組み合わせ制御閾値と呼ばれる。一例として、降圧型のDC-DC電圧コンバータにおいては、スイッチング閾値Zは、-CMDCの値を有する下側スイッチング閾値であり、下側制御閾値-Mと組み合わされる。スイッチング範囲Pは、図7に示すように、下側スイッチング閾値-CMDCと下側制御閾値-Mとの間として定められる。スイッチングがスイッチング範囲P内で起こる場合には、そのスイッチング動作によって、ZVS動作モードにしたがう低い電気的損失がもたらされる。図5を参照すると、このマルチステージDC-DC電圧コンバータは、負荷1に総出力電流Isgを供給する共通の出力に、それぞれの出力を接続されている2つの出力ステージA1、A2を備えている。このマルチステージDC-DC電圧コンバータの総出力電流Isgは、出力ステージA1、A2の出力電流Is1、Is2の和である。公知のように、マルチステージDC-DC電圧コンバータの出力において、実質的に一定の出力電流強度を得るために、出力ステージ間の出力電流同士は互いに位相シフトされる。したがって、それらの出力ステージは、インターリーブされた出力ステージと呼ばれる。言い換えると、n個の出力ステージを有するマルチステージDC-DC電圧コンバータにおいては、低リップルの総出力電流Isg平滑電流とも呼ばれるを得るように、それらの出力ステージは、制御クロック回路6のあらかじめ定められたスイッチング周期Tdの1/n倍の時間に理論上一致する1インターリーブ周期ずつ位相シフトされる。このような出力電流は、蓄電池などの負荷を、その寿命を短くすることなく、簡単かつ急速に再充電することができるというので有利である。本発明による閉ループ制御装置5は、出力ステージA1、A2のそれぞれから出力される出力電流Is1、Is2の間に、一定の位相差を維持するように作られている。言い換えると、出力ステージA1、A2のインターリービングは、閉ループ制御される。これは、出力ステージA1、A2の出力電流Is1、Is2の閉ループ制御とも呼ばれる。本発明による閉ループ制御装置5は、各出力ステージの出力電流Isの値と、下側スイッチング閾値-CMDCとを比較するように構成されている第2のコンパレータ22以下において、下側コンパレータ22と呼ばれるを備えている。図6Aを参照すると、閉ループ制御装置5は、出力ステージA1、A2において、出力ステージA1の出力電流Is1、または出力ステージA2の出力電流Is2が、スイッチング範囲Pの組み合わせ下側制御閾値-Mに等しくなった時点と、スイッチング閾値-CMDCに等しくなった時点との間の期間として定義されるオーバーラン期間T1、T2を測定するように構成されており、かつ下側コンパレータ22に接続されている少なくとも1つのオーバーランブロック11を備えている。この例においては、マルチステージDC-DC電圧コンバータは、互いにインターリーブされている2つの出力ステージA1、A2を備えているから、閉ループ制御装置5は、2つのオーバーランブロック11を備えている。視覚的に明瞭にするために、図6Aおよび図8においては、単一のオーバーランブロック11しか示していない。閉ループ制御装置5は、さらに、オーバーランブロック11によって測定された、各出力ステージA1、A2の出力電流のオーバーラン期間T1、T2を記憶する記憶装置12を備えている。以下において、全ての出力ステージA1、A2に対して、オーバーラン期間T1、T2の1回の測定がなされる期間として、インターリーブサイクルを定める。マルチステージDC-DC電圧コンバータが、互いにインターリーブされた2つの出力ステージを備えている、この例においては、記憶装置12は、1つのインターリーブサイクルにおいて、2つのオーバーラン期間T1、T2を記憶する。一例として、図7に、2つのインターリーブサイクルCY1、CY2を示してある。閉ループ制御装置5は、さらに、1インターリーブサイクルCY1またはCY2中に測定された最小オーバーラン期間と一致させて、補正時間Tcを決定するように構成されている補正ブロック13を備えている。補正ブロック13は、記憶装置12を調べて、記憶装置12に記憶されているオーバーラン期間T1、T2の中から、各インターリーブサイクルCY1、CY2において測定された最小オーバーラン期間を導出するために、記憶装置12に接続されている。閉ループ制御装置5は、さらに、補正ブロック13から供給される補正時間Tcの値の関数として、先行時間Taを計算するように構成されている最適化ブロック14を備えている。最適化ブロック14は、さらに、与えられたスイッチング周期Tdから先行時間Taを減算することによって、最適化スイッチング周期Td’を計算するように構成されている。最適化スイッチング周期Td’は、その後、下側スイッチング時刻を修正するために、制御クロック回路6に適用される。言い換えると、最適化ブロック14は、出力ステージのスイッチのスイッチング動作を、先行時間Taだけ早めるように、制御クロック回路6のスイッチング周期Tdを修正するために、制御クロック回路6に接続されている。したがって、制御クロック回路6は、次の式によって定義される最適化スイッチング周期Td’を得る。1Td’=Td-Ta制御クロック回路6のスイッチング周期Tdのこの修正によって、出力ステージA1、A2の下側スイッチングは修正され、ZVS動作モードは保持される。したがって、出力ステージA1とA2とのインターリービングは、効果的かつ高感度に閉ループ制御される。次に、本発明による閉ループ制御装置5の一実施形態を、図6Aおよび図7を参照して説明する。図5の降圧型のマルチステージDC-DC電圧コンバータの各出力ステージA1、A2からの出力電流Is1、Is2の強度を示している図7において、スイッチング範囲Pは、下側スイッチング閾値-CMDCと下側制御閾値-Mとの間である。図7に示すように、オーバーランブロック11は、第1のインターリーブサイクルCY1において、出力ステージA1、A2に対して、それぞれ第1のオーバーラン期間T1、第2のオーバーラン期間T2を測定する。オーバーラン期間T1およびT2は、閉ループ制御装置5の記憶装置12に記憶される。図7に示すように、第2の出力ステージA2のオーバーラン期間T2は、第1の出力ステージA1のオーバーラン期間T1より長いから、補正ブロック13は、インターリーブサイクルCY1において測定された最小オーバーラン期間である、第1の出力ステージA1のオーバーラン期間T1と等しいとして、補正時間Tcを導出する。本発明の第一の実施形態によれば、最適化ブロックは、この補正時間Tcに等しいとして、先行時間Taを計算する。前述の式1を用いて、制御クロック回路6に対して、最適化スイッチング周期Td’が計算される。制御クロック回路6は、この最適化スイッチング周期Td’を用いて、前のインターリーブサイクルの場合に比して相対的に早いタイミングで、各出力ステージA1、A2のスイッチングを起こさせる。マルチステージDC-DC電圧コンバータにおいて、第1の出力ステージA1の下側スイッチングと、第2の出力ステージA2の下側スイッチングとの間の時間に等しいとして、インターリーブ周期Teが定義される。出力ステージ間でインターリービングを維持するためには、インターリーブ周期Teは、Td/nに実質的に等しくなければならない。ここで、Tdは、制御クロック回路6のスイッチング周期であり、nは、マルチステージDC-DC電圧コンバータの出力ステージの数である。図7に示す出力ステージのオーバーラン期間のヒストグラム、および出力ステージの下側スイッチング時刻のヒストグラムに示すように、最初の閉ループ制御を受けたインターリーブサイクルCY1においては、インターリーブ周期Te1の値は、Td/2より小さい。したがって、これらの出力ステージは、正しくインターリーブされていない。1閉ループ制御サイクルの後に、前述のように、最適化スイッチング周期Td’と等しくなるように、スイッチング周期が修正される。図7に示すように、2番目の閉ループ制御を受けたインターリーブサイクルCY2においては、インターリーブ周期Te2は、Td’/2と等しい。したがって、これらの出力ステージは、正しくインターリーブされ、マルチステージDC-DC電圧コンバータの総出力電流Isgは、実質的に連続する。この新しく導出された最適化スイッチング周期Td’を用いて、出力ステージA1、A2の出力電流Is1とIs2とのインターリービングは、閉ループ制御される。補正時間Tcが、スイッチング範囲P内の最小オーバーラン期間に一致するから、スイッチングは、常に、ZVS動作での低スイッチング損失を保証するスイッチング範囲P内で起こる。2つのインターリーブサイクルCY1、CY2にわたるスイッチングの閉ループ制御を示している図7に示すように、任意のインターリーブサイクルにおける先行時間Taは、その前のインターリーブサイクルにおいて計算された補正時間Tcと等しい。したがって、第1のインターリーブサイクルCY1において最小であるオーバーラン期間T1を有する第1の出力ステージA1では、第2のインターリーブサイクルCY2において、スイッチング閾値-CMDCでスイッチングが行われる。他方、第2の出力ステージA2では、スイッチング閾値-CMDCより下のスイッチング範囲P内において、スイッチングが行われる。しかしながら、そのオーバーラン期間は、先行時間Taだけ短くなっている。前述のように、出力ステージA1、A2のインダクタL1とL2との値に差があるため、出力ステージA1、A2の出力電流Is1とIs2との傾きが、互いに異なる場合がある。したがって、時間が経つと、各出力ステージのオーバーラン期間T1、T2は、再び変化する。出力ステージのインターリービングに対する、本発明による閉ループ制御方法は、ZVS動作を維持しながら、出力ステージ間の同期を周期的に保証し、それによって、損失を制限することを可能にする。したがって、出力ステージのスイッチング周期Tdは、インターリーブサイクル毎に、動的に適合化される。この閉ループ制御は、あらかじめ定められた回数のインターリーブサイクルに相当する期間毎に、周期的に行なわれることが好ましい。閉ループ制御は連続的に、言い換えると、各インターリーブサイクルにおいて実行されることが、さらに好ましい。最適化ブロック14の好適な一実施形態を示している図6Bでは、最適化ブロック14は、前のインターリーブサイクルにおいて計算された補正時間Tcと、あらかじめ定められた値を有する補正閾値Scとを比較するように構成されている制限モジュール141を備えている。補正閾値Scで、補正時間Tcの値を制限することによって、出力ステージA1、A2のインターリービングの閉ループ制御をステップ的に実行し、それによって、補正時間Tcの関数である先行時間Taを制限することが可能になる。したがって、補正時間Tcが、補正閾値Scを超過する場合には、制限モジュール141は、補正閾値Scの値に等しい先行時間Taを送出する。そうでない場合には、制限モジュール141は、補正時間Tcの値に等しい先行時間Taを送出する。言い換えると、補正閾値Scを用いて、先行時間Taの値を制限することによって、連続する複数のインターリーブサイクルCY1、CY2において、閉ループ制御を徐々に適用することが可能になる。最適化ブロック14は、さらに、先行時間Taの値を調整するように構成されている調整モジュール142を備えている。一例として、調整モジュール142は、積分比例制御タイプの方法を実行する。さらに、最適化ブロック14は、制御クロック回路6に供給される最適化スイッチング周期Td’を得るために、スイッチング周期Tdから、先行時間Taを減算するように構成されている計算モジュール143を備えている。以上の説明から明らかなように、最適化ブロック14は、互いに独立しているいくつかのモジュールを備えている。したがって、最適化ブロック14は、それらのモジュールの任意の組み合わせを備えることが可能であるから、調整モジュール142を伴わずに、制限モジュール141を備えている場合がある。本発明の閉ループ制御装置の第2の実施形態を、図8を参照して説明する。説明を簡単にするために、図6Aにおける要素の構造または機能と同一または同等または類似の構造または機能を有する要素には、図6Aにおける要素と同一の符号を付してある。さらに、図6Aの実施形態に対する説明は、不整合性が存在しない限り、図8の要素にも適用可能であるから、それらの説明は省略する。顕著な差、構造上の差、および機能上の差だけについて説明する。図8を参照すると、閉ループ制御装置5は、さらに、本発明のマルチステージDC-DC電圧コンバータを、昇圧型の電圧コンバータとして、または降圧型の電圧コンバータとして扱うために、上側コンパレータ21、下側コンパレータ22の設定値を制御するように構成されている制御モジュール30を備えている。再度図8を参照すると、このような制御のために、制御モジュール30は、電流設定値入力信号Iconsが入力される第1の入力、およびスイッチング閾値Zに一致するスイッチング入力信号図8において、符号Zで示されているが入力される第2の入力を有している。第1の入力および第2の入力は、どちらも、上側制御ブロック31および下側制御ブロック32に接続されている。図8に示すように、上側制御ブロック31は、制御モジュール30への電流設定値入力信号とスイッチング入力信号との値を比較し、大きい方の値を上側コンパレータ21に出力するように構成されている。下側制御ブロック32は、制御モジュール30への電流設定値入力信号と、-1を乗じたスイッチング入力信号との値を比較し、小さい方の値を下側コンパレータ22に出力するように構成されている。次に、図9を参照して、本発明の別の実施形態について説明する。この例においては、電流設定値入力信号Iconsは、値Mから値-Mまで単調に減少し、スイッチング入力信号は一定に保持され、値CMDC、言い換えると、上側スイッチング閾値に等しい。図9を参照すると、時刻t0において、上側制御ブロック31は、値Mに等しい電流設定値入力信号Iconsと、値CMDCに等しいスイッチング入力信号とを比較する。電流設定値入力信号Iconsの値が、スイッチング閾値である値CMDCより大きいから、上側コンパレータ21は、その入力において、前述のように上側制御閾値Mに一致する、電流設定値入力信号Iconsの値Mを受ける。同様に、下側制御ブロック32は、値Mに等しい電流設定値入力信号Iconsと、値-CMDCに等しい、-1を乗じられたスイッチング入力信号とを比較する。電流設定値入力信号Iconsの方が大きいから、下側コンパレータ22は、その入力において、前述のように下側スイッチング閾値に等しい値-CMDCを受ける。したがって、時刻t0において、閉ループ制御装置5は、上側コンパレータ21、下側コンパレータ22の入力に、それぞれ上側制御閾値M、下側スイッチング閾値-CMDCを受ける。言い換えると、閉ループ制御装置の、前述の第1の実施形態は、電流設定値入力信号が上側制御閾値Mに等しい、時刻t0における第2の実施形態に相当する。時刻t0~t1において、電流設定値入力信号Iconsが減少するから、閉ループ制御装置5は、ZVSモードを維持しつつ、出力ステージA1、A2の閉ループ制御を継続するように、制御クロック回路6のスイッチング周期Tdを調整することができる。時刻t1において、上側制御ブロック31は、0に等しい電流設定値入力信号Iconsと、CMDCに等しいスイッチング入力信号とを比較する。電流設定値入力信号Iconsがスイッチング入力信号より小さいから、上側コンパレータ21は、その入力において、上側スイッチング閾値CMDCを受ける。同様に、下側制御ブロック32は、0に等しい電流設定値入力信号と、-CMDCに等しい、-1を乗じられたスイッチング入力信号とを比較する。電流設定値入力信号Iconsの方が大きいから、下側コンパレータ22は、その入力において、下側スイッチング閾値-CMDCを受ける。したがって、時刻t1において、閉ループ制御装置5は、上側コンパレータ21、下側コンパレータ22の入力に、それぞれ上側スイッチング閾値CMDC、下側スイッチング閾値-CMDCを受ける。このマルチステージDC-DC電圧コンバータのスイッチング動作は全て、スイッチング損失を確実に限定することができるZVS動作モードで実行される。時刻t2において、上側制御ブロック31は、-Mに等しい電流設定値入力信号Iconsと、CMDCに等しいスイッチング入力信号とを比較する。電流設定値入力信号Iconsが、スイッチング入力信号より小さいから、上側コンパレータ21は、その入力において、上側スイッチング閾値CMDCを受ける。同様に、下側制御ブロック32は、-Mに等しい電流設定値入力信号Iconsと、-CMDCに等しい、-1を乗じられたスイッチング入力信号とを比較する。電流設定値入力信号Iconsの方が小さいから、下側コンパレータ22は、その入力において、電流設定値入力信号-Mを受ける。したがって、時刻t2において、閉ループ制御装置5は、上側コンパレータ21、下側コンパレータ22の入力に、それぞれ上側スイッチング閾値CMDC、電流設定値入力信号-Mを受ける。時刻t1~t2において、電流設定値入力信号Iconsが減少するから、閉ループ制御装置5は、ZVSスイッチングモードを維持しつつ、出力ステージの閉ループ制御を継続するように、制御クロック回路6のスイッチング周期Tdを調整することができる。閉ループ制御装置5は、スイッチング周期Tdを、電流設定値入力信号Iconsに合わせて変化させることができる。したがって、本発明のマルチステージDC-DC電圧コンバータは、昇圧型または降圧型の電圧コンバータとして動作することがが有利である。本明細書においては、本発明を、2つの出力ステージを有するマルチステージDC-DC電圧コンバータに対して説明しているが、言うまでもなく、実質的に一定の総出力電流を供給するために、3つ以上の出力ステージを有するマルチステージDC-DC電圧コンバータにも、本発明を同様に適用可能である。本発明の特に有利な1つの応用分野は、自動車の再充電可能なバッテリ、詳細には電気自動車と呼ばれる自動車のための再充電可能なバッテリである。