"画素領域と上記画素領域に隣接し、論理回路が形成される論理回路領域とを有する固体撮像装置であって、上記画素領域と上記論理回路領域とが形成される第1導電型の半導体層と、上記半導体層上に形成され、上記半導体層より高濃度の第1導電型の第1半導体領域と、上記画素領域の素子と上記論理回路領域の素子とを分離する素子分離領域とを有し、上記画素領域には上記第1半導体領域上に第2導電型のホトダイオードが形成され、上記第2導電型のホトダイオードの領域において、上記ホトダイオードから上記第1半導体領域を超えて上記半導体層に延在する第2導電型の第2半導体領域が形成される固体撮像装置。請求項1において、上記素子分離領域において、上記素子分離領域を形成する酸化膜から上記第1半導体領域を超えて上記半導体層に延在する第2導電型の第3半導体領域が形成される固体撮像装置。請求項2において、上記半導体層上に形成される第2導電型の第4半導体領域を有し、上記第3半導体領域は上記第4半導体領域より正の電位が給電される固体撮像装置。請求項1において、上記第2半導体領域は、上記半導体層に形成され、上記ホトダイオードの内周に沿ってリング状に形成される第1部分と、上記第1部分上にドット状に形成される複数の第2部分とを有する固体撮像装置。請求項1において、上記第2半導体領域は、上記半導体層に形成され、上記ホトダイオードの内周に沿ってリング状に形成される第1部分と、上記第1部分上にライン状に形成される複数の第2部分とを有する固体撮像装置。請求項1において、上記第2半導体領域は、上記半導体層に形成され、上記ホトダイオードの平面形状に応じた平面形状を有して形成される第1部分と、上記第1部分上にドット状に形成される複数の第2部分とを有し、上記複数の第2部分は上記第1部分上に全面的に配置される固体撮像装置。請求項1において、上記第2半導体領域は、上記半導体層に形成され、上記ホトダイオードの平面形状に応じた平面形状を有して形成される第1部分と、上記第1部分上にライン状に形成される複数の第2部分とを有し、上記複数の第2部分は上記第1部分上に全面的に配置される固体撮像装置。第1の画素と第2の画素とを有する固体撮像装置であって、第1導電型の半導体層と、上記半導体層上に形成され、上記半導体層より高濃度の第1導電型の第1半導体領域と、上記第1半導体領域上に形成される第1の画素の第2導電型の第1ホトダイオードと、上記第1半導体領域上に形成される第2の画素の第2導電型の第2ホトダイオードとを有し、上記第1ホトダイオードの領域において、上記1ホトダイオードから上記第1半導体領域を超えて上記半導体層に延在する第2導電型の第2半導体領域が形成され、上記第2ホトダイオードの領域において上記2ホトダイオードから上記第1半導体領域を超えて上記半導体層に延在する第2導電型の第3半導体領域が形成される固体撮像装置。請求項8において、上記第1のホトダイオードと上記第2のホトダイオードとの間には、上記第1の画素または上記第2の画素を構成する回路が形成される画素回路形成領域が設けられ、上記画素回路形成領域において、上記第1半導体領域下に第2導電型の第4半導体領域が設けられる固体撮像装置。請求項9において、上記第1の画素と上記第2の画素が設けられる画素領域に隣接し、論理回路が形成される論理回路領域と、上記画素領域の素子と上記論理回路領域の素子とを分離する素子分離領域とを有し、上記素子分離領域において、上記素子分離領域を形成する酸化膜から上記第1半導体領域を超えて上記半導体層に延在する第2導電型の第5半導体領域が形成される固体撮像装置。請求項10において、上記半導体層上に形成される第2導電型の第6半導体領域を有し、上記第5半導体領域は上記第6半導体領域より正の電位が給電される固体撮像装置。請求項8において、上記第2半導体領域及び上記第3半導体領域はそれぞれ、上記半導体層に形成され、上記ホトダイオードの内周に沿ってリング状に形成される第1部分と、上記第1部分上にドット状に形成される複数の第2部分とを有する固体撮像装置。請求項8において、上記第2半導体領域及び上記第3半導体領域はそれぞれ、上記半導体層に形成され、上記ホトダイオードの内周に沿ってリング状に形成される第1部分と、上記第1部分上にライン状に形成される複数の第2部分とを有する固体撮像装置。請求項8において、上記第2半導体領域及び上記第3半導体領域はそれぞれ、上記半導体層に形成され、上記ホトダイオードの平面形状に応じた平面形状を有して形成される第1部分と、上記第1部分上にドット状に形成される複数の第2部分とを有し、上記複数の第2部分は上記第1部分上に全面的に配置される固体撮像装置。請求項8において、上記第2半導体領域及び上記第3半導体領域はそれぞれ、上記半導体層に形成され、上記ホトダイオードの平面形状に応じた平面形状を有して形成される第1部分と、上記第1部分上にライン状に形成される複数の第2部分とを有し、上記複数の第2部分は上記第1部分上に全面的に配置される固体撮像装置。光感度の向上のためには、光電変換された5μm領域までの光電荷を効率よくPDに導き、読み出すことが必要である。特許文献1のようなPN接合の深接合化は、光電変換素子PD内の電荷転送をON/OFFするためのMOSトランジスタの微細化に不利であり、またPN接合の深接合化によるMOSトランジスタサイズの拡大は、PDの開口率が減少し、光感度が低下することが課題である。さらに、高電圧化は消費電力を増大させる課題があった。一方、ホトダイオードPDと反対導電型の基板不純物濃度差による内部電界を利用して電荷を収集し、PN接合の深接合化を行うことなく、高感度化と低消費電力化を図る構成の一例として、特許文献2がある。しかし、不純物濃度差による内部電界を利用して電荷を収集する場合、ホトダイオードPDより深い領域で発生した光電子は、濃度勾配が十分確保できず、内部電界が弱い領域では、光電子が横方向に拡散してしまい、隣接画素への光電子流入クロストークによって感度が低下する。本発明では、濃度勾配が十分確保できない領域に、電荷を吸い取り、PDに光電荷を導く構造を設けることで、クロストークを低減し、感度を向上させる。画素領域と上記画素領域に隣接し、論理回路が形成される論理回路領域とを有する固体撮像装置であって、画素領域と論理回路領域とが形成される第1導電型の半導体層と、半導体層上に形成され、半導体層より高濃度の第1導電型の第1半導体領域と、画素領域の素子と論理回路領域の素子とを分離する素子分離領域とを有し、画素領域には第1半導体領域上に第2導電型のホトダイオードが形成され、第2導電型のホトダイオードの領域において、ホトダイオードから第1半導体領域を超えて半導体層に延在する第2導電型の第2半導体領域が形成されるように構成する。また、素子分離領域において、素子分離領域を形成する酸化膜から第1半導体領域を超えて半導体層に延在する第2導電型の第3半導体領域が形成されるように構成する。濃度勾配が十分確保できず内部電界が弱い領域に電荷を吸い取り、ホトダイオードPDに光電荷を導く構造をホトダイオードPDとは別に設けることで、クロストークを低減し感度を向上させることができる。MOSトランジスタとホトダイオードPDの構造に関係なく構造を形成できるため、高感度化と低消費電力化を同時に実現できる利点がある。以下、本発明の実施の形態を、CMOSセンサを用いたオートフォーカスセンサを例に詳細に説明する。まず、図3を用いてオートフォーカスセンサの原理を説明する。撮影レンズ27を通ってきた光束を2次結像光学系28によってオートフォーカスセンサ29の基準センサアレイ25上と参照センサアレイ26上との2つの位置に被写体像を再結像させる。基準センサアレイ25上の被写体像から得られるセンサ出力250と基準センサアレイ26上の被写体像から得られるセンサ出力260とから位相差検出を行ってデフォーカス量を求めるものである。このようなオートフォーカスセンサの原理は、例えば特許文献3に述べられている。図2は、本発明をCMOSセンサを用いたオートフォーカスセンサに適用した場合の全体構成図である。図2では、センサデバイス200とその周辺回路とを模式的に描いている。また図2に示した各画素領域は、そのホトダイオードの平面形状により代表させて示している。センサデバイス200には、被写体の明るさを測定する測光画素領域18と、ピント位置を測定する測距画素領域19が2次元に配置されている。測光画素領域18及び測距画素領域19のホトダイオードにはクロストーク防止層9が設けられている。詳細は図1を用いて説明するが、これが本実施例の特徴である。また、測距画素からなる2つのアレイ、すなわち基準センサアレイ25と参照センサアレイ26がある。図3により説明したように、基準センサアレイ25と参照センサアレイ26の出力から位相差検出を行うため、それぞれのセンサアレイを走査するシフトレジスタ回路20a,20b、それぞれのセンサアレイからの信号を増幅するカラム信号処理回路23a,23b及び、カラム信号処理回路23からの出力を増幅して外部に出力する出力回路24を有している。また、周辺回路として他にも、測光画素領域18の信号を処理する測光信号処理回路21、オートフォーカスセンサを制御する制御回路22を有している。図1に固体撮像装置の要部断面構造を示す。図2に例示した構成であれば、図2のX-X‘の位置での断面に相当する。この例では3層の配線層を有している。PSi半導体基板1に、エピタキシャル成長技術を用いてP-Si層2を形成する。その後、絶縁体一般的には、酸化膜で形成するからなる素子分離領域14を形成し、P型不純物及びN型不純物を添加することによりPウェル12及びNウェル3を形成する。Pウェル12はP-Si層2よりも不純物濃度が高く形成されている。また、異電位のPウェル間を電気的に分離するために、N型アイソレーションNISO16を形成する。その後、Pウェル12及びP-Si層2上にN型不純物を添加しクロストーク防止層ディープNウェル層DNW9を形成する。このクロストーク防止層DNW9は、Nウェル3またはホトダイオード10に短絡されることで、後述するように、光電子を吸い取るように機能する。なお、本実施例のように、画素領域18,19と周辺回路領域20境界とのクロストーク防止層DNW9bをNウェル3と短絡するように配置することで、クロストーク防止層DNW9bの給電領域の簡略化及び配置面積を縮小できる利点がある。なお、図1には示されていないが、画素領域18,19間のクロストーク防止層DNW9bは、例えば画素領域18と周辺回路領域20境界とのクロストーク防止層DNW9bとつながっており、光電子はクロストーク防止層DNW9bを経由してNウェル3に吸い取られる。なお、Si表面から深さ方向に5μm程度の位置におよそPSi半導体基板1とP-Si層2との境界がある。その後の工程として、ゲート電極15及び不純物領域10、11、13、17を形成する。不純物領域10がN型ホトダイオードPD、不純物領域11がホトダイオードPD表面P型保護層である。また、不純物領域13がN拡散層、不純物領域17がP拡散層であり、画素領域18,19ではこれら不純物領域とゲート電極により画素を構成するトランジスタが、回路領域20ではこれら不純物領域とゲート電極により周辺回路を構成するトランジスタが形成される。周辺回路は例えばCMOS論理回路として実現される。ホトダイオードPD及びゲート電極15の上には、配線層間絶縁膜8を介して第1配線層5が形成されている。その上には、第2層間層6、第3層間配線層7が順次形成されている。これらはコンタクトホール4により互いに電気的に接続されている。本構成は一例であって、説明した形成方法に限定されるものではない。また、本例ではホトダイオードPDはN型、基板1はP型、光収集領域を構成する深い不純物層9はN型であるが、それぞれの導電型を入れ替えて構成することも可能である。すなわち、ホトダイオードPDはP型、基板1はN型、光収集領域を構成する深い不純物層9はP型としても同様に形成可能である。本発明では、クロストーク防止層DNW9をホトダイオードPD及び、画素-周辺回路図1の例ではシフトレジスタ回路間に設けることで、画素領域-画素領域間及び画素領域-周辺回路領域間のクロストークを低減し、光感度を向上させるものである。クロストークを大幅に低減し、光感度を向上させる効果について測光画素領域18に光が入射した場合を例に詳細に説明する。図4に比較例として、クロストーク防止層DNW9がない場合の断面構造図1相当、また図1と同じ符号を付した構成は図1と同じ構成であることを示すと測光画素領域18に光50が入射した場合の光電荷転送経路を示す。図5に、図4のホトダイオードPDにおけるY-Y‘方向の不純物プロファイルを示し、図6に図5の不純物プロファイルにおけるポテンシャル図を示す。図5に示されるように、ホトダイオードPDにおいて、PSi半導体基板1の上の領域が光電荷収集領域36として機能する。30が表面P型保護層11の不純物プロファイル、31がN型ホトダイオード10の不純物プロファイル、32がPウェル12の不純物プロファイル、33がP-Si層2の不純物プロファイル、34がPSi半導体基板1の不純物プロファイルである。このとき、Pウェル12、P-Si層2、PSi半導体基板1で形成される内部電界が弱い領域35が発生する。図7にその様子を示す。ホトダイオードを形成するN型不純物領域でポテンシャル60が最小となるものの、内部電界が弱い領域35ではポテンシャル勾配が十分確保できない。その結果、センサデバイスの深い領域に達した光電荷をホトダイオードPD領域60に効率よく転送することができない。すなわち、デバイスの縦方向のポテンシャル勾配が弱いため、ホトダイオードPDに達する前に横方向に拡散しまう。その結果、測光画素領域に入射した光50は、図4の経路1のように測距画素領域19へクロストークし、測光画素18の光感度が低下するとともに、測距画素19では偽信号として観測される。また、入射光50によって発生した光電荷の一部は、図4の経路2のようにシフトレジスタ回路領域20にクロストークすることで同様に測光画素18の光感度は低下する。これに対して、図1の測光画素18に光50が入射し場合の光電荷転送経路を図7に示す。図8に、図7のホトダイオードPDに設けられたクロストーク防止層DNW9aにおけるZ-Z‘方向の不純物プロファイルを示し、図9に図8の不純物プロファイルにおけるポテンシャル図を示す。図8に示されるように、ホトダイオードPDにおいて、PSi半導体基板1の上の領域が光電荷収集領域85として機能する。80が表面P型保護層11の不純物プロファイル、81がN型ホトダイオード10の不純物プロファイル、82がPウェル12の不純物プロファイル、83がP-Si層2の不純物プロファイル、84がPSi半導体基板1の不純物プロファイル、87がクロストーク防止層DNW9の不純物プロファイルである。ホトダイオードPDと同導電型のN型不純物を添加しクロストーク防止層DNW9を形成することで、図9に示すような光電荷収集領域85のほぼ全体を通じて傾きを有するポテンシャル勾配を形成することが可能である。その結果、Pウェル12、P-Si層2、PSi半導体基板1で形成される内部電界が弱い領域において、横方向に広がった光電荷はクロストーク防止層DNW9を通じて縦方向に転送されることになる。測光画素18に入射した光50は、図7の経路b、経路cのように測距画素領域19やシフトレジスタ回路領域20へクロストークすることなく、ホトダイオードPD10に電荷を集めることができる。その結果、測光画素18の光感度は向上する。測距画素領域19では、図7の経路aのようにクロストーク防止層DNW9bによって電荷が吸い取られるため、偽信号として観測されることはない。また、入射した光によって発生した光電荷の一部は、図7の経路dのように測光画素18-シフトレジスタ回路領域20間に配置されたクロストーク防止層DNW9bによって吸い取られ、シフトレジスタ回路領域20に流れこむことはない。なお、測光画素18に関してクロストーク防止層DNWの効果について説明してきたが、測距画素19に光が入射された場合も、同様な理由により、クロストークが低減し、光感度を向上させることが可能であることはいうまでもない。次に、光感度を向上させるクロストーク防止層DNWの第1の構成例を適用した画素構造について説明する。図10は図2の領域Aとして示した領域に相当する測光画素領域18及び測距画素領域19の要部上面図ただし、図11に示すK-K‘断面、図11は図10におけるA-A‘の位置での断面構造である。本例では、柱状のクロストーク防止層DNW9として、深い領域のNウェルDNWa101と浅い領域のNウェルDNWb102とをそれぞれ異なるマスクとイオン注入を適用することにより図8に示す不純物プロファイルを形成する。深い領域のNウェルDNWa101は、画素境界領域および各画素内にリング状に配置される。この例では、画素境界100の深い領域のNウェルDNWa101b上には、Nウェル103が配置されクロストークを引き起こす光電荷を吸い取る電位が印加されるように構成される。画素境界領域の深い領域のNウェルDNWa101bは図示されないが互いにつながっており、給電領域となる不純物領域13、Nウェル103を介して正の電圧が与えられる。例えば電源電圧と同じ正の電圧が給電領域を介して画素境界領域の深い領域のNウェルDNWa101bに印加され、負の電位をもつ光電荷が吸い取られる。一方、測光画素18、測距画素19にリング状に配置される深い領域のNウェルDNWa101a上には、浅い領域のNウェルDNWb102がドット状に形成されている。浅い領域のNウェルDNWb102aはホトダイオードPD10に接続し、画素内で発生した光電荷をホトダイオードPDに転送する。ここで、画素内で発生した光電荷を効率よくホトダイオードに転送するためには、ポテンシャル勾配をクロストーク防止層9の深部からホトダイオード10に向かって形成することが必要である。つまり、ホトダイオード10、浅い領域のNウェルDNWb102、深い領域のNウェルDNWa101aの順にポテンシャルを低く設計する必要がある。深い領域のNウェルDNWa101aのポテンシャルは、PSi半導体基板1、Pウェル12によって挟まれる位置に形成され、図11における深さ方向を利用してポテンシャル設計を行うことができる。すなわち、深い領域のNウェルDNWa101aは、PSi半導体基板1とPウェル12とで挟まれることで、縦方向Z方向にPNP接合が形成されるため、深い領域のNウェルDNWa101aのポテンシャルを制御し、ポテンシャル勾配を深い領域のNウェルDNWa101aの深部からホトダイオード10に向かって低く設計することが可能になる。さらに、深い領域のNウェルDNWa101aをリング状に配置すると、図11におけるX、Y方向からの電界効果を利用できるすなわち、リング状に形成することでX方向またはY方向にもPNP接合が形成されるため、深い領域のNウェルDNWa101aを高い電位で空乏化でき、ポテンシャル設計が容易となる。また、浅い領域のNウェルDNWb102は、Pウェル12の深さ位置近傍に形成され、Pウェル12と浅い領域のNウェルDNWb102とのPN接合を用いて空乏化させるポテンシャル設計を行う。例えば、浅い領域のNウェルDNWb102は、Pウェル12の不純物分布にそって、わずかに高濃度化するように形成する。このとき、浅い領域のNウェルDNWb102をドット状に配置すると、図11におけるX、Y方向からの電界効果を利用することで空乏化が実現でき、ポテンシャル設計が容易となる。また図10および11の例では、深い領域のNウェルDNWa101及び浅い領域のNウェルDNWb102を各画素の最外周位置に配置している、このように配置することで、画素内に入射した光によって発生する光電荷を広範囲に収集し、感度を向上させることが可能になる。クロストーク防止層DNWの第1の構成例を適用した場合、光感度を1.7倍、測光画素-測距画素間クロストーク及び測距画素間-測距画素間クロストークを-20dB改善した。図12に本構造を適用した場合の測距画素間-測距画素間クロストーク効果を示す。可視光にあたる波長500nmから800nmの領域で、-20dB以上の改善が得られた。次に、クロストーク防止層DNWの第2の構成例を適用した画素構造について説明する。図13は図2の領域Aとして示した領域に相当する測光画素領域18及び測距画素領域19の要部上面図ただし、図14に示すK-K‘断面、図14は図13におけるA-A‘の位置での断面構造である。第1の構成例と比較すると、測光画素18及び測距画素19内の深い領域のNウェルDNWa101をそれぞれの画素内全領域に平面に配置し、ドット状の浅い領域のNウェルDNWb102を画素内全領域に配置していることを特徴とする。本構成例では、第1の構成例と同様に画素内の深い領域で発生した光電荷を深い領域のNウェルDNWa101、浅い領域のNウェルDNWb102を経由してホトダイオード10に転送する。第1の構成例に比べて、深い領域のNウェルDNWa101、浅い領域のNウェルDNWb102を経由してホトダイオードPDに転送する経路数を増大させることができ、電荷転送の高速化、高効率化が可能である。また、第1の構成例に比べて、深い領域のNウェルDNWa101、浅い領域のNウェル102、ホトダイオード10の電荷蓄積領域N型を大きくできるため、蓄積できる信号電荷量を増大させることができる。さらに、クロストーク防止層DNWの第3の構成例を適用した画素構造について説明する。図15は図2の領域Aとして示した領域に相当する測光画素領域18及び測距画素領域19の要部上面図ただし、図11に示すK-K‘断面に相当である。第1の構成例と比較すると、浅い領域のNウェルDNWb102を画素内外周部にライン状に形成していることを特徴とする。本構成例では、第1の構成例と同様に画素内の深い領域で発生した光電荷を深い領域のNウェルDNWa101、浅い領域のNウェルDNWb102を経由してホトダイオード10に転送する。第1の構成例に比べて、浅い領域のNウェルDNWb102がライン状に形成されているため、画素内で発生した光電荷を画素領域外に逃がすことなくNウェルDNWに吸収させることができ、光感度が向上する。さらにこの変形例として、第2の構成例と同様に深い領域のNウェルDNWa101を画素内全領域に平面に配置し、ライン状の浅い領域のNウェルDNWb102を画素内全領域に配置すると、第2の構成例と同様に電荷転送の高速化、高効率化及び蓄積できる信号電荷量を増大させることが可能である。図16はこの変形例に対応する図2の領域Aとして示した領域に相当する測光画素領域18及び測距画素領域19の要部上面図ただし、図11に示すK-K‘断面に相当である。図17は、本発明の固体撮像装置の別の要部断面構造を示す図である。第1の構成例に加えて、測光画素及び測距画素を構成するトランジスタ下に、クロストーク防止層DNW110深い領域のNウェルが配置されていることを特徴とする。本構造では、第1の構成例と同様に、測光画素18に入射した光は、測距画素領域19へクロストークすることなく、ホトダイオードPD10に電荷を吸い取ることができる。したがって、測光画素の光感度は向上する。測距画素19では、クロストーク防止層DNW9によって電荷が吸い取られるため、偽信号として観測されることはない。図17のように測距画素領域19に光入射された場合は、測距画素と測距画素との間に配置されるトランジスタ領域下にクロストーク防止層DNW110深い領域のNウェルが配置されているため、経路kのような隣接する測距画素に向かう光電荷の移動経路が存在しなくなる。その結果、第1の構成例にくらべて、測距画素-測距画素間のクロストーク低減が実現できる。特に、画素が微細化され測距画素-測距画素の間隔が縮小した場合は、クロストーク低減効果が大きい。これにより、画素が微細化され測距画素-測距画素間隔が縮小した場合でも、クロストーク量を劣化させることなく、微細化が可能となった。ここまでは、本発明をCMOSセンサを用いたオートフォーカスセンサに適用した場合について述べてきたが、例えばCCDイメージセンサのような他の固体撮像素子に適用することも可能である。"