"絶縁体層と導体パターンとを含む多層基板に、一対の増幅器の入力側に第1ハイブリッド回路を出力側に第2ハイブリッド回路を有する平衡型増幅器を構成したモジュールであって、前記多層基板は、その内部に第1ハイブリッド回路と第2ハイブリッド回路とを構成する導体パターンを備えるとともに、上面に前記平衡型増幅器の増幅器用半導体素子を搭載する実装電極と、下面に外部グランド電極と、上面側の内層に第1グランド電極と、下面側の内層に第2グランド電極とを備え、少なくとも前記第1グランド電極と前記第2グランド電極とを接続するように積層方向に連なる複数のビアホールでなるビアホール群を縦列して構成されたシールドによって、前記第1ハイブリッド回路と前記第2ハイブリッド回路とを区画したことを特徴とするモジュール。前記第1ハイブリッド回路を構成する導体パターンが前記実装電極の下部に位置する領域に配置されたことを特徴とする請求項1に記載のモジュール。前記シールドが前記実装電極と前記外部グランド電極に接続されたことを特徴とする請求項1又は2に記載のモジュール。前記シールドが複数設けられており、第1グランド電極と第2グランド電極との間を少なくとも3つ以上の領域に区画することを特徴とする請求項1乃至3のいずれかに記載のモジュール。前記一対の増幅器と前記第2ハイブリッド回路との間の経路のそれぞれにフィルタ回路又は整合回路が接続され、前記フィルタ回路又は整合回路は多層基板の内部に導体パターンで形成され、前記フィルタ回路又は整合回路と第1ハイブリッド回路との間には第1シールドが配置され、第2ハイブリッド回路との間には第2シールドが配置され、第1領域に第1ハイブリッド回路を配置し、第2領域にフィルタ回路又は整合回路を配置し、第3領域に第2ハイブリッド回路を配置したことを特徴とする請求項4に記載のモジュール。各フィルタ回路又は整合回路が並んで配置され、その間に第3シールドが配置されたことを特徴とする請求項5に記載のモジュール。前記多層基板の内部に、更に他の回路を構成する導体パターンが形成されており、隣り合う回路との間に第4シールドが設けられたことを特徴とする請求項4乃至6のいずれかに記載のモジュール。第1ハイブリッド回路と第2ハイブリッド回路との間に一対の増幅器を有する平衡型増幅器を含む送信回路と、第1バンドパスフィルタ回路と第2バンドパスフィルタ回路との間に第1低雑音増幅器を有する第1受信回路と、第3バンドパスフィルタ回路と第4バンドパスフィルタ回路との間に第2低雑音増幅器を有する第2受信回路とを絶縁体層と導体パターンとを含む多層基板に形成したことを特徴とするモジュール。前記多層基板の内部に導体パターンで第1及び第2ハイブリッド回路と、第1~第4バンドパスフィルタ回路が形成され、前記多層基板の上面に一対の増幅器と、第1及び第2低雑音増幅器とが搭載されたことを特徴とする請求項8に記載のモジュール。前記多層基板の内部が、面方向に第1及び第2ハイブリッド回路が形成された第1領域と、第1及び第2バンドパスフィルタ回路が形成された第2領域と、第3及び第4バンドパスフィルタ回路が形成された第3領域とに分かれ、第1領域は第2領域と第3領域に挟まれて位置することを特徴とする請求項9に記載のモジュール。前記各領域に形成された各回路の間には、積層方向に連なるビアホールでなるビアホール群を縦列して構成されたシールドを有することを特徴とする請求項10に記載のモジュール。前記第1ハイブリッド回路と前記第2ハイブリッド回路とが90度ハイブリッドカップラで構成され、各90度ハイブリッドカップラは対向配置された2つの結合線路を構成する導体パターンを有し、一方の結合線路用の導体パターンは他方の結合線路用の導体パターンと異なる層に形成されたことを特徴とする請求項1乃至11のいずれかに記載のモジュール。平衡型増幅器は最小の構成であっても2つのハイブリッド回路と増幅器が必要であり、小型化を考える上では、これ等を如何に限られた空間のかなで構成するのかが課題となる。特許文献1に開示された平衡型増幅器は、増幅器と方向性結合器とを平面的に配置して構成されるものであり、無線通信装置の小型化に伴う更なる小型化の要求を満足するには限界があった。また小型化に際しては、当然に平衡型増幅器としての性能を損なわないことも併せて求められるが、従来の平衡型増幅器ではハイブリッド回路が誘電体基板の表面に形成されており、隣接する他の回路との干渉やノイズの流入が生じやすいといった問題もある。更に平衡型増幅器をフィルタ回路等とともに複合して、無線通信装置の高周波回路部の構成を小型かつ簡単にすることも要求されているが、従来それらを解決し得る提案はなされていなかった。そこで本発明では、平衡型増幅器の性能を損なわず、小型のモジュールを提供することを目的とし、また他の回路機能とともに複合して無線通信装置の高周波回路部を構成可能なモジュールを提供することも目的とする。第1の発明は、絶縁体層と導体パターンとを含む多層基板に、一対の増幅器の入力側に第1ハイブリッド回路と出力側に第2ハイブリッド回路を有する平衡型増幅器を構成したモジュールであって、前記多層基板は、その内部に第1ハイブリッド回路と第2ハイブリッド回路とを構成する導体パターンを備えるとともに、上面に前記平衡型増幅器の増幅器用半導体素子を搭載する実装電極と、下面に外部グランド電極と、上面側の内層に第1グランド電極と、下面側の内層に第2グランド電極とを備え、更に、少なくとも前記第1グランド電極と前記第2グランド電極とを接続するように積層方向に連なる複数のビアホールでなるビアホール群を縦列して構成されたシールドによって、前記第1ハイブリッド回路と前記第2ハイブリッド回路とを区画したことを特徴とするモジュールである。なお上面側とは多層基板の厚みの1/2を中央とし、中央から実装電極までを言い、また下面側とは前記中央から外部グランド電極までの間を言う。この発明においては、前記第1ハイブリッド回路を構成する導体パターンが前記実装電極の下部に位置する領域に配置されるのが好ましい。ハイブリッド回路と増幅器用半導体素子とを重ねて配置するので、平面的な広がりを抑えてモジュールの小型化が実現できる。ハイブリッド回路と増幅器用半導体素子との間にはグランド電極が設けられており、相互の電磁気的な干渉は大きく低減される。また、シールドを増幅器用半導体素子が搭載される実装電極と外部グランド電極とにビアホールを介して接続するのが好ましい。前記実装電極がシールドを介して外部グランド電極と接続されることで、第1グランド電極と第2グランド電極とともに安定したグランド電位となる。またシールドをサーマルビアとすることが出来るので、増幅器用半導体素子による発熱を実装基板に逃がすことも阻害しない。シールドと実装電極との間、シールドと外部グランド電極との間の接続を担うビアホールは、シールドを構成するビアホールと積層方向に重なるように形成するのが好ましい。この場合、それらは一体としてシールドを構成する。前記シールドを複数設けて、第1グランド電極と第2グランド電極との間を少なくとも3つ以上の領域に区画するのも好ましい。平衡型増幅器の一対の増幅器と第2ハイブリッド回路との間の経路のそれぞれにフィルタ回路又は整合回路が接続される場合、前記フィルタ回路又は整合回路を多層基板の内部に形成した導体パターンで構成し、前記シールドとして、フィルタ回路又は整合回路と第1ハイブリッド回路との間には第1シールドを配置し、第2ハイブリッド回路との間には第2シールドを配置する。更に、各フィルタ回路又は整合回路を隣り合わせて配置し、その間に第3シールドを配置するのも好ましい。前記多層基板の内部には、平衡型増幅器の他に、それに接続されるバラン回路や、他の信号経路を構成するフィルタ回路等が導体パターンで形成される場合がある。この場合にも隣り合う回路との間に第4シールドを設けるのも好ましい。平衡型増幅器においては、各信号経路を通過する信号の位相のずれによって損失を生じる場合がある。このような位相ずれは回路素子に寄生するリアクタンス成分等の影響が大きい。本発明では、シールドと第1グランド電極及び第2グランド電極によって電磁気的な干渉を防ぐことが出来てリアクタンス成分が付加するのを防ぐことが出来る。第2の発明は、第1ハイブリッド回路と第2ハイブリッド回路との間に一対の増幅器を有する平衡型増幅器を含む送信回路と、第1バンドパスフィルタ回路と第2バンドパスフィルタ回路との間に第1低雑音増幅器を有する第1受信回路と、第3バンドパスフィルタ回路と第4バンドパスフィルタ回路との間に第2低雑音増幅器を有する第2受信回路とを絶縁体層と導体パターンとを含む多層基板に形成したことを特徴とするモジュールである。第2の発明においては、前記多層基板の内部に導体パターンで第1及び第2ハイブリッド回路と、第1~第4バンドパスフィルタ回路が形成され、前記多層基板の上面に一対の増幅器と、第1及び第2低雑音増幅器とが搭載されるのが好ましい。前記多層基板の内部は、第1及び第2ハイブリッド回路が形成された第1領域と、第1及び第2バンドパスフィルタ回路が形成された第2領域と、第3及び第4バンドパスフィルタ回路が形成された第3領域とに分かれ、第1領域は第2領域と第3領域に挟まれて位置する構成とするのが好ましい。また第2の発明においても、前記各領域に形成された各回路の間には、積層方向に連なるビアホールでなるビアホール群を縦列して構成されたシールドを有するのが好ましい。本発明においては前記第1ハイブリッド回路と前記第2ハイブリッド回路とを90度ハイブリッドカップラで構成するのが好ましい。各90度ハイブリッドカップラは対向配置された2つの結合線路を構成する導体パターンを有し、一方の結合線路用の導体パターンは他方の結合線路用の導体パターンと異なる層に形成する。各結合線路の導体パターンは、複数ターンに巻回されたスパイラルラインとして構成するのが小型化をする上でより好ましい。増幅器用半導体素子等との接続は、各結合線路とは異なる層に形成された接続線路を介して行なうが、前記接続線路を構成する導体パターンの長さを適宜設定することで、ハイブリッド回路の位相を好適な状態とすることも出来る。本発明のモジュールによれば、平衡型増幅器の性能を損なわず、小型のモジュールを提供することが出来、また、バンドパスフィルタやバラン等の他の回路機能とともに複合して無線通信装置の高周波回路部を構成可能なモジュールを提供することが出来る。図1~図5を基に本発明のモジュールを説明する。図1は平衡型増幅器を多層基板に構成したモジュールを上面側から見た平面図であり、図2はその内部構成を説明するための断面図である。図3はモジュールに構成した平衡型増幅器の構成を示す回路ブロック図ある。図4~6はモジュールに用いる多層基板の内部構造を層に分け示した分解斜視図である。本発明のモジュールに構成される平衡型増幅器の回路ブロックを図3に示す。この平衡型増幅器14は、図17で示したものと一対の増幅器15,16と第2ハイブリッド回路21との間に、ローパスフィルタ回路30,31を備える点が異なるが、基本的な構成は同じである。他の構成は同じあり、動作機能もまた同様なので説明を省略する。なお、第1、第2ハイブリッド回路20,21を90度ハイブリッドカップラとして示している。図1及び図2に示す様に、モジュールは絶縁体層と導体パターンとを含む多層基板200と、その面上に搭載された増幅器用半導体素子60a、60bやチップ部品90とを基本的な構成とする。増幅器用半導体素子60a、60bは多層基板200に形成された実装電極9a、9bに搭載されるとともに、ボンディング端子電極と金ワイヤBWにてワイヤボンディングにて接続され、樹脂210で封止されている。絶縁体層としては、誘電体セラミックス、樹脂、樹脂とセラミックとの複合材を用いることが可能である。多層基板は公知の工法を用いて作製し得るものであり、例えば誘電体セラミックスを用いる場合にはLTCC低温同時焼成セラミック技術や、HTCC高温同時焼成セラミック技術により、樹脂等ではビルドアップ技術による。LTCC技術であれば、多層基板200は、例えば絶縁体層として、1000°C以下の低温で焼結可能なセラミック誘電体からなり、AgやCu等の導電ペーストを印刷して所定の導体パターンを形成した厚さ10~200μmの複数のセラミックグリーンシートを用い、これを積層し、一体的に焼結することにより形成することができる。低温で焼結可能なセラミック誘電体としては、例えばAl,Si及びSrを主成分として、Ti,Bi,Cu,Mn,Na,K等を副成分とするセラミックス、Al,Mg,Si及びGdを含むセラミックス、Al,Si,Zr及びMgを含むセラミックスが挙げられる。多層基板200の下面には、その中央部を含む領域を広く覆う導体パターンで外部グランド電極12が形成されている。外部グランド電極12の周囲には、回路基板に実装するための端子電極95が形成されている。端子電極95は増幅器を動作させる為の電源ポートや、信号を入力する入力ポート、増幅された信号を出力する出力ポート、またグランドポート等としての電気的機能も有する。本実施態様では、下面の端子電極をLGALandGridArrayとしているが、BGABallGridArray等も採用することが出来るし、多層基板の側面に端子電極を設けた端子構造であっても良い。多層基板200の上面側の内層に第1グランド電極11aが形成され、下面側の内層に第2グランド電極11b、第3グランド電極11cが形成されている。なお、第1~第3グランド電極11a、11b、11cを総じて内部グランド電極と呼ぶ場合がある。ここでは3つのグランド電極を内部グランド電極とする構成を示したが、内部グランド電極の最小の構成は、上面側と下面側のそれぞれにグランド電極を配置する2つのグランド電極を設けるものである。また異なる層に設けられた4つ以上のグランド電極で構成する場合もある。増幅器用半導体素子60a、60b用の実装電極9a、9bは、第1グランド電極11aと複数のビアホール65で接続される。また外部グランド電極12は第3グランド電極11cと複数のビアホール65で接続される、更に第3グランド電極11cはビアホールでグランドポートとして機能する端子電極95とも接続する。内部グランド電極11a、11b、11cは、絶縁体層の表面のほぼ全面を覆う導体パターンで形成されている。このような構成は、小型のモジュールであってもグランド電極の形成面積を確保して安定したグランド電位を得るとともに、他の回路等との干渉を防ぐためのものであるが、それらの効果が得られるのであれば、形成面積の大小や形状等の変更が可能であって、本実施態様に限定されるものでは無い。また、信号経路の層間の接続を担うビアホールの周囲や、各領域に配置されるキャパシタンスを構成する導体パターン等との間で無用な寄生容量が生じる部分では、導体パターンが除かれて形成される場合もある。多層基板の上面に実装される素子や部品等、また下面側の実装基板に形成された配線等との干渉を受けないように、内部グランド電極11a、11bの間に第1ハイブリッド回路21、第2ハイブリッド回路22等を構成する導体パターンが配置される。多層基板200の内部において、第1ハイブリッド回路21、第2ハイブリッド回路22等は、多層基板200に設けられたシールド75によって区画される。前記シールド75は、積層方向に連なる複数のビアホール65で構成され、内部グランド電極間を電気的に接続するビアホール群を、線状に、あるいは面状に複数縦列して構成される。シールド75は多層基板200の内部を複数の平面領域に画定し、区画された異なる領域には、第1、第2ハイブリッド回路20,21を構成する電極パターンや、第1、第2ローパスフィルタ回路30,31を構成する電極パターンが配置される。シールド75は増幅器用半導体素子60a、60bから発生する熱を回路基板に放熱するためのサーマルビアとしても利用することが出来る。図1に示す様に、増幅器用半導体素子60a、60bを実装するための実装電極9a、9bには、そのほぼ一面にビアホール65図中丸で示すが設けられている。なお、ここでは封止樹脂を透過するとともに、増幅器用半導体素子60a、60bを破線で、ボンディングワイヤBWを点線で示して、その下側の実装電極9a、9bを透過して示している。前記ビアホール65の内、他のビアホールよりも密に配置され、格子状に配置されたものを黒丸として示すが、その一部は、他の層に形成されたビアホール群と積層方向に重なるように配置されてシールド75を構成する。実装電極9a、9bの下部に位置するシールド75は、多層基板の上面から下面にまで至るものであり、実装電極9a、9bと内部グランド電極11a、11b、11cと外部グランド電極12とを接続する。増幅器用半導体素子60a、60bの信号出力側は他の部位よりも相対的に発熱を生じ易いが、信号出力側の下部の領域にあるシールド75がサーマルビア70として機能するので、回路基板への放熱効果を増すことになる。また遮蔽と放熱の2つの機能を持たせることで、サーマルビアを別途設ける場合よりもモジュールを小型に構成することが出来る。更に、増幅器用半導体素子60a、60bの下部の領域を使ってハイブリッド回路を構成することが出来、より一層の小型化を図ることが出来る。一般にビアホールは電気的接続や放熱に利用され、その中には金属導体が充填されている。金属導体は密に充填された状態が好ましいが、機能を阻害しない範囲であれば中空部分を有していても構わない。またシールド75を構成する、積層方向に隣り合うビアホール同士は、積層方向に少なくとも一部が重なる配置が望ましいが、隣り合うビアホール同士が導体パターンによって、電気的、更には熱的な接続サーマルビアとして用いる場合が確保されていて、その機能が損なわれなければ、ビアホール同士が幾らかずれて配置されていても構わない。多層基板内に形成された各回路の構成する導体パターンとその接続関係を説明する。図4~図6は多層基板の内部構造を示す分解斜視図である。多層基板200は18層で形成されるが、ここでは最上層となる層S1とその下層の層S2の間にあり、多層基板の上面の実装電極やボンディング端子電極と、多層基板内の回路との接続線路等が形成された層や、層S9と多層基板の下面との間にあり、下面の端子電極と多層基板内の回路との接続線路等が形成された層や、ローパスフィルタ回路の導体パターンが構成された一部の層等を省略し、発明を特定するのに必要な絶縁体層S1~S9の9層についてのみ示している。図4に層S1~層S3の斜視図を示す。層S1は多層基板の上面を構成するが、その面上には増幅器用半導体素子を搭載する為の実装電極9a、9bや、ボンディング端子電極Pda1、Pda2、Pdb1、Pdb2や、増幅器用半導体素子への電源供給経路に設けられたチョーク回路を構成する抵抗や、DCカットコンデンサ等のチップ素子を実装するための電極が形成されている。層S2には略一面に第1グランド電極11aが形成され、シールドを構成するビアホール図中黒丸で示すや層間接続の為のビアホール図中白丸で示すが形成されている。これらビアホールは他の層にも形成される。層S3にはシールドを構成するビアホールで区画された領域に、第1ハイブリッド回路20の導体パターンと接続する接続線路LLc3、LLc4と、第2ハイブリッド回路21を構成する導体パターンと接続する接続線路LLd3、LLd4が形成されている。図5に層S4~層S6の斜視図を示す。層S4にはシールドを構成するビアホールで区画された領域に、第1ハイブリッド回路20の導体パターンLc2と、第2ハイブリッド回路21を構成する導体パターンLc4と、増幅器への制御電圧を与える経路となる導体パターンが形成されている。層S5にはシールドを構成するビアホールで区画された領域に、第1ハイブリッド回路20の導体パターンLc1と、第2ハイブリッド回路21を構成する導体パターンLc3と、増幅器への制御電圧を与える経路となる導体パターンと、第1ローパスフィルタ回路30の導体パターンLp1と、第2ローパスフィルタ回路31の導体パターンLp3とが形成されている。層S6にはシールドを構成するビアホールで区画された領域に、第1ハイブリッド回路20の導体パターンと接続する接続線路LLc1、LLc2と、第2ハイブリッド回路21を構成する導体パターンと接続する接続線路LLd1、LLd2と、増幅器への制御電圧を与える経路となる導体パターンと、第1ローパスフィルタ回路30の導体パターンLp2と、第2ローパスフィルタ回路31の導体パターンLp4とが形成されている。ここで示した各ハイブリッド回路は、それぞれ4つのポートを備えた90度ハイブリッドカップラであり、1/4波長に相当する長さの導体パターンLc1、Lc2が絶縁体層を介して対向配置して構成される。ここでは、小面積で形成するように複数ターンに巻回されているが、つづら折れ状に形成しても良い。導体パターンLc1、Lc2は結合線路として機能し、対向する間隔や面積で結合度を調整するが、導体パターンLc1、Lc2の実効長は層S3、層S6の接続線路LLc1~LLc4と、接続線路LLd1~LLd4によって調整することが出来る。各結合線路は所定の特性インピーダンス例えば50Ωの分布定数線路として形成される。なお、ここで1/4波長に相当する長さとは、ポート間の実長さが1/4波長である場合のほかに、波長短縮されて等価的に1/4波長である場合も含み、ハイブリッドカップラとして機能する長さを言う。図6に層S7~層S9の斜視図を示す。層S7と層S9には略一面に第2グランド電極11b、第3グランド電極11cが形成され、その間に位置する層S8には第1ローパスフィルタ回路30の導体パターンCp1,Cp2と、第2ローパスフィルタ回路31の導体パターンCp3,Cp4とが形成されている。各ローパスフィルタ回路の導体パターンLp1~Lp4はインダクタを構成し、導体パターンCp1~Cp4はキャパシタを構成して、それぞれπ型ローパスフィルタを構成する。次に各導体パターンの接続関係を説明する。Pin1に対応する多層基板の下面に設けられた端子電極は、層S6~層S9に形成されたビアホールh1を介して層S6に形成された接続線路LLc1と接続する。接続線路LLc1は層S5に形成されたビアホールh2により第1ハイブリッド回路20の導体パターンLc1と接続する。導体パターンLc1は層S3、層S4に形成されたビアホールh3を通じて層S3に形成された接続線路LLc4と接続する。接続線路LLc4は層S1、層S2に形成されたビアホールh4を介して層S1に形成されたボンディング端子電極Pda2と接続する。ボンディング端子電極Pda2はボンディングワイヤにより増幅器用半導体素子60bの入力ポートと接続される。ボンディングワイヤにより増幅器用半導体素子60bの出力ポートはボンディング端子電極Pdb2と接続される。ボンディング端子電極Pdb2は、層S1~層S9に形成されたh9を介して層S5に形成された第2ローパスフィルタ回路31の導体パターンLp3、層8に形成された第2ローパスフィルタ回路31の導体パターンCp3と接続する。層S9に形成されたビアホールh9は更に下層に形成された第2ローパスフィルタ回路31の導体パターンと接続するが、図示を省略している。この構成は後述するビアホールh11、h16、h18の場合も同様である。層S5に形成された第2ローパスフィルタ回路31の導体パターンLp3は、層S5に形成されビアホールh10を介して層S6に形成された第2ローパスフィルタ回路31の導体パターンLp4と接続する。導体パターンLp4は層S1~層S9に形成されたビアホールh11を介して、層S8に形成された第2ローパスフィルタ回路31の導体パターンCp4と、層S1に形成された実装電極Pdd2と接続する。実装電極Pdd2と実装電極Pdd1との間はDCカットコンデンサとなるチップ部品90が実装されて接続される。実装電極Pdd1は層S1~層S5に形成されたビアホールh12を介して、層S6に形成された接続線路LLd2と接続する。接続線路LLd2は層S4、層S5に形成されたビアホールh13を介して、第2ハイブリッド回路の導体パターンLc4と接続する。導体パターンLc4は層S3に形成されたビアホールh14を介して層S3に形成された接続線路LLd3と接続する。接続線路LLd3は層S3~層S9に形成されたビアホールh15を介してPout1となる多層基板の下面に設けられた端子電極と接続される。Pin2に対応する多層基板の下面に設けられた端子電極は、層S6~層S9に形成されたビアホールh5を介して層S6に形成された接続線路LLc2と接続する。接続線路LLc2は層S4、層S5に形成されたビアホールh6により第1ハイブリッド回路20の導体パターンLc2と接続する。導体パターンLc2は層S3に形成されたビアホールh7を通じて層S3に形成された接続線路LLc3と接続する。接続線路LLc3は層S1、層S2に形成されたビアホールh8を介して層S1に形成されたボンディング端子電極Pda1と接続する。ボンディング端子電極Pda1はボンディングワイヤにより増幅器用半導体素子60aの入力ポートと接続される。ボンディングワイヤにより増幅器用半導体素子60aの出力ポートはボンディング端子電極Pdb1と接続される。ボンディング端子電極Pdb1は、層S1~層S9に形成されたh16を介して層S5に形成された第1ローパスフィルタ回路30の導体パターンLp1、層S8に形成された第1ローパスフィルタ回路30の導体パターンCp1と接続する。層S5に形成された第1ローパスフィルタ回路30の導体パターンLp1は、層S5に形成されビアホールh17を介して層S6に形成された第1ローパスフィルタ回路30の導体パターンLp2と接続する。導体パターンLp2は層S1~層S9に形成されたビアホールh18を介して、層S8に形成された第1ローパスフィルタ回路30の導体パターンCp2と、層S1に形成された実装電極Pdc1と接続する。実装電極Pdc1と実装電極Pdc2との間はDCカットコンデンサとなるチップ部品90が実装されて接続される。実装電極Pdc2は層S1~層S5に形成されたビアホールh19を介して、層S6に形成された接続線路LLd1と接続する。接続線路LLd1は層S5に形成されたビアホールh20を介して、第2ハイブリッド回路の導体パターンLc3と接続する。導体パターンLc3は層S3、層S4に形成されたビアホールh21を介して層S3に形成された接続線路LLd4と接続する。接続線路LLd4は層S3~層S9に形成されたビアホールh22を介してPout2となる多層基板の下面に設けられた端子電極と接続される。図7は層S3の平面図である。黒丸で示したビアホール群で形成されたシールド75によって、領域α、領域β、領域γ1、領域γ2に区画される。図8は多層基板200の内部に構成された回路の配置を示す図である。区画された領域αには第1ハイブリッド回路20を構成する導体パターンが形成され、領域βには第2ハイブリッド回路21を構成する導体パターンが形成され、領域γ1には第1ローパスフィルタ回路30を構成する導体パターンが形成され、領域γ2には第2ローパスフィルタ回路31を構成する導体パターンが形成され、ビアホール群で構成されたシールドSHで囲まれた領域に配置されて、回路間の電磁気的な干渉を減じている。図9は無線通信装置の高周波回路部の構成を示す回路ブロック図である。DP3Tの高周波スイッチ回路120により第1受信経路と第1アンテナANT1との接続/切断、第2受信経路と第2アンテナANT2との接続/切断を行なうとともに、送信信号の経路と、第1アンテナANT1及び第2アンテナANT2との間の接続/切断を切替え、送信タイバーシチが可能な構成としている。高周波スイッチ回路120の一つのポートと接続する第1受信経路には、第1バンドパスフィルタ回路121と、低雑音増幅器125と、第2バンドパスフィルタ回路123と、第1バラン回路127とでなる第1受信回路を備える。他のポートと接続する第2受信経路には、第3バンドパスフィルタ回路122と、低雑音増幅器126と、第4バンドパスフィルタ回路124と、第2バラン回路128とでなる第2受信回路を備える。各受信回路に用いられるバラン回路は平衡信号を不平衡信号へ変換するものである。各受信回路においては、バンドパスフィルタ回路のどちらか、バルン回路を用いないで構成する場合もある。更に他のポートと接続する送信経路には平衡型増幅器が接続される。図10は高周波回路部を多層基板に構成したモジュールの外観斜視図である。高周波スイッチ回路120、高周波増幅器、低雑音増幅器125、126を構成するそれぞれの半導体素子や、DCカットコンデンサや整合回路など一部の回路素子等のチップ部品が、多層基板200上に実装され、ボンディングワイヤBW等の接続手段で適宜接続された後、樹脂210で封止されてモジュールとしている。図11に多層基板の裏面における端子電極の配置を示す。モジュールの底面には複数の端子電極が形成されている。下面中央の領域にはビアホールを通じて内部グランド電極と繋がる外部グランド電極12が設けられ、安定したグランド電位を与えるとともに、回路基板との接続強度を向上している。各端子電極は、外部グランド電極12の周囲であって各側面側に形成されており、第1側面側にはグランド端子G、第1アンテナ端子ANT1、第2アンテナ端子ANT2、電源端子Vが形成されている。第1側面と時計回転方向に隣り合う第2側面側には、電源端子V、グランド端子Gが形成され、第1側面と対向する図上側の第3側面側にはグランド端子G、送信端子Tx1、第1受信端子平衡端子Rx1,Rx1-、第2受信端子平衡端子Rx2,Rx2-が形成されている。第3側面と隣り合う第4側面側には、電源端子V、グランド端子Gが形成されている。電源端子Vには、高周波スイッチ回路、高周波増幅器、低雑音増幅器を動作させる為に電圧が与えられるが、図においては区別せずに示している。図12は多層基板における各回路の配置を説明する為の図である。多層基板200はシールド図中一点鎖線で示すによって平面を複数の領域に分割されており、第3側面側に第1バラン回路127、第2バラン回路128が配置され、第2側面側に第2受信回路の第3、第4バンドパスフィルタ回路122、124が配置され、第4側面側に第1受信回路の第1、第2バンドパスフィルタ回路121、123が配置され、第1受信回路と第2受信回路とに挟まれた領域に、送信回路を構成する第1、第2ハイブリッド回路20、21、第1、第2ローパスフィルタ回路30、31が配置される。第1側面側から第3側面側に向かって、図9の回路ブロックの順に各回路が配置される。このような配置構成によって、回路間の接続を短く出来て、信号損失を低減することが出来る。図13に平衡型増幅器の他の態様を示す。この平衡型増幅器は一対の増幅器15、16と一対のローパスフィルタ回路30、31との間の経路に、それぞれ整合回路35、36を配置する点が図3に示したものと相違する。他の構成や動作は図3の平衡型増幅器と同じなので説明を省略する。このような平衡型増幅器を用いて構成されるモジュールについて説明する。図14はモジュールの上面を示す平面図であり、図15は内部構成を示す分解斜視図である。図16は多層基板における各回路の配置を説明する為の図である。このモジュールに用いられる多層基板200は18層で形成されるが、一部の層を省略して上面側からの絶縁体層S1~S6の6層についてのみ示している。積層基板200は内部グランド電極11a、11b、11cによって積層方向に電磁気的に分割されるとともに、ビアホール群で形成されたシールドで平面領域が複数に分割されている。各分割領域には、第1受信回路、第2受信回路、送信回路を構成する第1、第2ハイブリッド回路20、21や、整合回路35,36や、第1、第2ローパスフィルタ回路30、31や、第1~第4バンドパスフィルタ回路121、122、123、124、第1、第2バラン回路127、128を構成する導体パターンが配置される。整合回路35、36を有する平衡型増幅器を含むモジュールにおいては、整合回路35、36を第1ハイブリッド回路20が形成された領域と第2ハイブリッド回路21が形成された領域の間に設けている。第1、第2ローパスフィルタ回路30、31は第2ハイブリッド回路21を挟んで位置する領域に設けた。他の回路の配置は、図12で示した回路配置と同様である。この場合もまた、第1受信回路と第2受信回路とに挟まれた領域に送信回路の大部分が配置される構成である。多層基板200の上面には、第1受信回路と第2受信回路と重なる位置に低雑音増幅器用半導体素子67a、67bは配置される。また、高周波スイッチ回路120を構成するスイッチ回路用半導体素子66a、66bが第1側面側に実装される。スイッチ回路用半導体素子66a、66bはSPDTスイッチであって、各スイッチの一つのポートを平衡型増幅器14と接続する様にしている。このような配置構成によってもまた、回路間の接続を短く出来て、信号損失を低減することが出きる。"