"a半導体基板を用意する工程、b前記半導体基板上に第1材料膜を形成する工程、c前記第1材料膜上にレジスト層を形成する工程、d前記レジスト層を液浸露光する工程、e前記d工程後、前記レジスト層を現像処理する工程、f前記e工程後、前記半導体基板をリンス液でリンス処理する工程、g前記f工程後、前記半導体基板を回転させて前記半導体基板を乾燥させる工程、h前記g工程後、前記レジスト層をエッチングマスクとして前記第1材料膜をエッチングする工程、を有し、前記e工程では、前記レジスト層が現像処理によって除去された部分から前記第1材料膜が露出し、前記f工程を行う際に、前記レジスト層から露出する前記第1材料膜の表面の撥水性が前記レジスト層の表面の撥水性と同等以上であることを特徴とする半導体装置の製造方法。請求項1記載の半導体装置の製造方法において、前記g工程を行う際に、前記レジスト層から露出する前記第1材料膜の表面の撥水性は、前記レジスト層の表面の撥水性と同等以上であることを特徴とする半導体装置の製造方法。請求項2記載の半導体装置の製造方法において、前記f工程を行う際に、前記レジスト層の表面における前記リンス液の接触角をθ1とし、前記レジスト層から露出する前記第1材料膜の表面における前記リンス液の接触角をθ2としたときに、前記θ2は前記θ1以上であることを特徴とする半導体装置の製造方法。請求項3記載の半導体装置の製造方法において、前記θ2は前記θ1よりも大きいことを特徴とする半導体装置の製造方法。請求項4記載の半導体装置の製造方法において、前記d工程を行う際の前記レジスト層の表面における前記リンス液の接触角をθ3とすると、前記θ3は前記θ1よりも大きいことを特徴とする半導体装置の製造方法。請求項5記載の半導体装置の製造方法において、前記θ3は前記θ2よりも大きいことを特徴とする半導体装置の製造方法。請求項6記載の半導体装置の製造方法において、前記θ2は80°以下であることを特徴とする半導体装置の製造方法。請求項7記載の半導体装置の製造方法において、前記リンス液は純水であることを特徴とする半導体装置の製造方法。請求項8記載の半導体装置の製造方法において、前記e工程で、現像液に触れることにより、前記レジスト層の表面の撥水性が低下することを特徴とする半導体装置の製造方法。請求項8記載の半導体装置の製造方法において、前記c工程後で、前記d工程前に、c1前記レジスト層の表面にトップコート層を形成する工程、を更に有し、前記d工程では、前記トップコート層が前記レジスト層の表面を構成し、前記e工程では、現像液により、前記レジスト層の表面から前記トップコート層が除去されることを特徴とする半導体装置の製造方法。請求項1記載の半導体装置の製造方法において、前記第1材料膜は、炭素を主要な成分として含む有機膜、もしくは、炭素およびシリコンを主要な成分として含む有機膜であり、前記b工程では、前記第1材料膜形成用の薬液がフッ素樹脂を含有しており、前記薬液を前記半導体基板に塗布することで、前記フッ素樹脂が表面に偏析した前記第1材料膜を形成することを特徴とする半導体装置の製造方法。請求項11記載の半導体装置の製造方法において、前記フッ素樹脂は、CH2=CXCOOYRf化1で表される単量体から形成されるモノマーを重合した樹脂であり、前記化1におけるXは、水素原子、フッ素原子、炭素数1~20の直鎖状または分岐状アルキル基、炭素数1~20の直鎖状または分岐状フルオロアルキル基、あるいは、CFX1X2基であり、前記化1におけるYは、直接結合、あるいは、炭素数1~10のフッ素原子を含まない二価の有機基であり、前記化1におけるRfは、炭素数4~6の直鎖状または分岐状のフルオロアルキル基であり、前記X1およびX2は、水素原子またはフッ素原子であることを特徴とする半導体装置の製造方法。請求項12記載の半導体装置の製造方法において、前記第1材料膜に含まれる前記フッ素樹脂は、前記e工程で用いられる現像液に溶解しないことを特徴とする半導体装置の製造方法。請求項1記載の半導体装置の製造方法において、前記b工程後で、前記c工程前に、b1前記第1材料膜の表面を、撥水化剤と溶剤とを含む撥水化剤薬液で処理することにより、前記第1材料膜の表面の撥水性を高める工程、を更に有することを特徴とする半導体装置の製造方法。請求項14記載の半導体装置の製造方法において、前記撥水化剤は、フッ素系撥水化剤、シリコーン系撥水化剤、フッ素シリコーン系撥水化剤、シランカップリング剤、シリル化剤、アルキル化剤およびアシル化剤のうち少なくともいずれか1種を含むことを特徴とする半導体装置の製造方法。本発明者の検討によれば、次のことが分かった。液浸露光は、レンズと半導体ウエハとの間の微小な隙間にメニスカス水膜を形成するが、このメニスカスを形成するためには、半導体ウエハの被照射面被露光面に撥水性が必要とされる。これは、半導体ウエハの被照射面被露光面の撥水性が低いと、レンズと半導体ウエハとの間に上手くメニスカスが形成されないためである。半導体ウエハの被照射面の撥水性を確保するためには、例えば、撥水性を持つトップコート膜を半導体ウエハの被照射面に塗布する方法や、撥水添加剤を表面に偏析させて表面を撥水化させたトップコートレスレジストを使用する方法がある。上述のように液浸露光には半導体ウエハの被照射面に撥水性が必要であるが、液浸露光の後の現像処理時にレジスト表面の撥水性が高いと、再付着欠陥やblob欠陥乾燥しみと呼ばれる欠陥が多数発生する問題が生じる。これは、半導体装置の製造歩留まりを低下させる虞がある。これらの欠陥は、レジスト表面の撥水性が高いことから、水の凝集エネルギーよりも低表面自由エネルギーの方が支配的となり、現像後の純水リンスの際に、純水リンス液のスピン乾燥時に水だけ先に半導体ウエハ外に排出されてリンス液内に含まれていた現像難溶物が半導体ウエハ上に取り残されることや、純水リンス液がスピン乾燥時に細かく分散してしまい、これが乾燥して染みになることが原因であると考えられていた。しかしながら、本発明者が本欠陥の原因を探求した結果、上記原因だけでなく、上層レジストの下に位置する反射防止膜の撥水性が上層レジストよりも低いことが欠陥の大きな発生要因となっていることが判明した。本発明の目的は、半導体装置の製造歩留まりを向上できる技術を提供することにある。本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。代表的な実施の形態による半導体装置の製造方法は、レジスト層を液浸露光した後にレジスト層を現像し、リンス処理を行う際に、現像処理で露出したレジスト層の下地層の表面の撥水性を、リンス処理におけるレジスト層の表面の撥水性と同等以上とするものである。本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。代表的な実施の形態によれば、半導体装置の性能を向上させることができる。以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。また、以下の実施の形態において、要素の数等個数、数値、量、範囲等を含むに言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。さらに、以下の実施の形態において、その構成要素要素ステップ等も含むは、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、以下の実施の形態では、特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。また、実施の形態で用いる図面においては、断面図であっても図面を見易くするためにハッチングを省略する場合もある。また、平面図であっても図面を見易くするためにハッチングを付す場合もある。まず、本発明者が本発明に至った検討の経緯から説明する。図1は、液浸露光の説明図である。液浸露光には、例えば図1に示すような構造の装置が使用される。図1の液浸露光装置においては、レンズLSの下方に半導体ウエハSWが配置され、この半導体ウエハSWはウエハステージST上に配置されて保持されている。そして、レンズLSと半導体ウエハSWの被照射面被露光面の間に純水が満たされるように、純水がノズルNZの流入口NZaから入り、吸入口NZbより排出される。この純水により、レンズLSと半導体ウエハSWの被照射面との間の微小な隙間にメニスカス水膜MSが形成される。このメニスカスMSを形成するためには、半導体ウエハSWの被照射面に撥水性が必要とされる。半導体ウエハSWの被照射面には、微細加工用のレジスト層レジスト膜、フォトレジスト層、感光性レジスト層PRが、単層レジスト膜または多層レジスト膜として形成されている。液浸露光液浸リソグラフィでは、半導体ウエハSWの主面上のレジスト層PR上に液浸水を膜状のメニスカスMSとして形成し、レンズLSを通った光をメニスカスMSを通して半導体ウエハSW上のレジスト層PRに照射しながら、半導体ウエハSWをスキャンさせてスキャニング露光を実施する。この際に、化学増幅レジスト内の光酸発生剤や塩基などの低分子化合物などが液浸水へ溶出するのを防止するためと、高速かつスムーズで液滴を残さないメニスカス移動を可能とするため、レジスト層PRの表面を溶出しにくい状態でかつ撥水性にする技術が取り入れられている。この技術のひとつは、レジスト層PRを2回の塗布処理で形成する2層膜で構成し、通常のレジストの上にレジスト上層保護膜トップコートを塗布するトップコートプロセスである。このトップコートは、アルカリ現像液に可溶で現像時に自動的に剥離される膜で、かつ撥水性の高い膜とするために、アルカリ可溶部を含むフッ素含有ポリマーで構成される場合が多い。このトップコートプロセスのプロセスフローを図2に示す。図2のトップコートプロセスでは、半導体ウエハ上に被加工膜を形成し、この被加工膜上に有機反射防止膜を塗布して熱硬化させ、この有機反射防止膜上に感光性レジスト膜を塗布して熱硬化させ、この感光性レジスト膜上にトップコート膜を塗布して熱硬化させる。それから、液浸露光を行い、露光後の熱処理を行ってから、感光性レジスト膜の現像処理を行うことで、感光性レジスト膜はパターニン化されてレジストパターンとなる。そして、感光性レジスト膜レジストパターンをエッチングマスクとして有機反射防止膜および被加工膜を順次エッチングし、その後、感光性レジスト膜レジストパターンおよび有機反射防止膜を除去する。被加工膜は、感光性レジスト膜レジストパターンをエッチングマスクとしてエッチングされることで、パターンが転写され、所望のパターンに加工される。しかしながら、このトップコートプロセスは、2回の塗布処理を伴うことからプロセス的に冗長であることや、レジストとトップコートの2つの薬液を使用することから材料コストが高くなることなどの問題点があった。また、現像可溶基を含むことと高撥水性とがトレードオフの関係にあるために、現像難溶物の発生を防ぐために表面に十分な撥水性を持たせられないケースも発生し得る。一方で、もうひとつの技術として、レジスト液中に表面自由エネルギーの低い高分子フッ素含有ポリマーを撥水剤として微量混入させ、塗布膜形成時に撥水剤の表面偏析効果を利用して表面のみに撥水剤を集中させることで、1回の塗布処理で単一塗布膜として上記レジストとトップコートの2層を自発的に形成させるトップコートレスレジストが、開発され市販されつつある。この材料により、トップコートプロセスの冗長性、またそれによる装置コストの上昇、材料コストの上昇を抑制できる。また、塗布膜として形成するトップコートと比較して、トップコートレスレジストに添加する撥水剤の添加量は少量でよいため、現像難溶物は発生し難い。そのため、より高い疎水性の材料を用いることが可能となり、高撥水表面を実現できる利点もある。上記のように表面に撥水性を持たせることで、液浸露光処理が可能となる。初期の頃のプロセスは、トップコートを用いるものがほとんどであったが、最近は、材料コスト低減と工程簡略化の目的で、トップコートレスレジストを用いるのが主流となってきている。トップコートレスレジストを用いた場合の、液浸露光のプロセスフローを図3および図4に示す。図3は、トップコートレスレジストを用いた場合の液浸露光のプロセスフローを示す工程フロー図であり、図4は、トップコートレスレジストを用いた場合の液浸露光のプロセスフローを示す要部断面図である。まず、半導体ウエハ半導体基板SW上に被加工膜被加工層1を形成する図3および図4のステップS1。それから、被加工膜1上に反射防止膜2を形成する図3および図4のステップS2。反射防止膜2には、無機膜を使用するBARLBottomAntireflectiveLayer、もしくは、有機膜を使用するBARCBottomAntireflectiveCoatingが使用される。入射角の大きい光を用いて光を結像させる場合は、二つの層BARLの層およびBARCの層を用いて反射防止を行うこともある。BARCの形成には、塗布と熱硬化が行われる。次に、反射防止膜2上にトップコートレスレジストをスピン塗布してレジスト層感光性レジスト層、トップコートレスレジスト層3を形成する図3および図4のステップS3。塗布後には熱硬化を行う。次に、液浸露光装置を用いてレジスト層3の露光処理液浸露光処理を行う図3および図4のステップS4。図4のステップS4では、フォトマスクMKを通過してレジスト層3に照射される露光光4を矢印で模式的に示している。それから、露光後ベークPEB:PostExposureBakeを行った図3および図4のステップS5後、TMAH:2.38質量を現像液としてアルカリ現像を行い図3および図4のステップS6、レジストパターン3aが完成する。なお、現像処理の後には、リンス処理および乾燥処理が行われる。レジストパターン3aは、レジスト層3が露光と現像によってパターニングされたものである。このレジストパターン3aをエッチングマスクとして、反射防止膜2および被加工膜1を順次エッチングすることで、被加工膜1にパターン転写を行う図3および図4のステップS7。すなわち、被加工膜1は、レジストパターン3aをエッチングマスクとしてエッチングされることで、レジストパターン3aのパターンが転写され、レジストパターン3aと同様のパターンに加工される。最後にレジストパターン3aおよび反射防止膜2の除去を行い図3および図4のステップS8、被加工膜1のパターン形成が完成する。トップコートレスレジストは、液浸露光を可能とするために表面撥水性を高めた材料である。特別な処理が無ければ、トップコートレスレジストは露光後も表面撥水性が高いままで、現像処理も高い表面撥水性を保持したまま実施される。しかしながら、表面撥水性が高いレジストを現像した場合、残渣欠陥、マイクロブリッジ欠陥、blob欠陥乾燥しみなどの欠陥が発生しやすくなることが知られている図5参照。図5は、残渣欠陥、マイクロブリッジ欠陥、およびblob欠陥乾燥しみの説明図である。図5のAには、残渣残渣物11が発生した状態の要部断面図が示され、図5のBには、レジストパターン3a間にブリッジ状の欠陥であるマイクロブリッジ欠陥12が発生した状態の要部断面図が示され、図5のCには、blob欠陥乾燥しみ13が発生した状態の要部断面図が示されている。これらの欠陥は、レジストパターン3aをエッチングマスクとしたエッチングにおける欠陥に結びつく虞がある。このため、トップコートレスレジストには、これらの欠陥対策が必須となっていた。これらの欠陥は、一般的に、レジスト表面の撥水性が高いことから、水の凝集エネルギーよりも低表面自由エネルギーの方が支配的となり、現像後の純水リンスの際のスピン乾燥時に水だけ先に半導体ウエハ外に排出されてリンス液内に含まれていた現像難溶物が半導体ウエハ上に取り残されること図6や、純水リンス液がスピン乾燥時に細かく分散してしまい、これが乾燥して染みになること図7が原因であるとされていた。ここで、図6および図7は、欠陥発生要因の説明図欠陥発生要因を説明する要部断面図であり、図6には、現像後リンス処理の液滴14中に含まれていた現像難溶物15が半導体ウエハSW上すなわちレジストパターン3a上に取り残される様子が示されている。また、図7には、現像後リンス処理の液滴16が細かく分散して微細な液滴16aとなり、そこ液滴16aに空気中からの不純物やレジストレジスト層3からの溶出物が混入し、これ液滴16aが乾燥して乾燥しみ17となる様子が示されている。しかしながら、本発明者が欠陥発生の詳細な原因調査を行った結果、上記欠陥発生要因の他に、レジスト層上層レジストの下に位置する反射防止膜の撥水性がレジスト層上層レジストの撥水性よりも低いことが欠陥を誘発していることを発見した。特にトップコートレスレジストを用いる場合、レジスト表面の撥水性が高くなるため、必然的にレジスト層上層レジスト直下の膜の撥水性は、レジスト層上層レジストの表面の撥水性よりも低くなる。ポジレジストに露光を行い更に現像処理を行うと、感光部が現像液に溶解し、スペースレジストパターン間のスペースが形成されて、レジスト直下の膜が露出する。水は、親水性の高い表面張力の大きい場所で安定しやすく、また、撥水性の高い場所から親水性の高い撥水性の低い場所に移動しやすい。接触面積の増加する溝や穴で、水が物理的に、より安定になることは言うまでもない。以上のことから、レジスト直下の膜の撥水性がレジスト表面より低い場合、現像後のリンス処理の際のリンス液純水は、スペース部感光部、レジストパターン間のスペース部で安定し、動き難くなる。この欠陥発生の現象を、図8および図9を参照して、より詳細に説明する。図8および図9は、本発明者が見出した欠陥発生要因の説明図欠陥発生要因を説明する要部断面図である。図8のAに示されるように、半導体ウエハSW上に被加工膜1、反射防止膜2およびレジスト層感光性レジスト層、トップコートレスレジスト層3を下から順に形成してから、このレジスト層3に対して液浸露光を行う。図8のAにおいて、照射される露光光4が、矢印で模式的に示している。また、図8のAにおいて、レジスト層3における感光領域露光された領域を、符号3cを付して示してある。次に、図8のBに示されるように、現像液21による現像処理を行う。ここで、レジスト層3用のレジスト材料としてはトップコートレスポジレジストを用い、現像後のレジスト層3の表面はレジスト層3の直下の膜ここでは反射防止膜2より撥水性が高いものとする。ポジレジストレジスト層3の感光領域上記感光領域3cに対応は極性変化し、現像液21への溶解性を示す。現像処理によりレジスト感光領域3cが溶解して形成されたスペース部22では、現像液21中にレジスト溶解物23が多く存在する。なお、レジスト層3は、この現像処理により感光領域3cが溶解、除去されてレジストパターン3aとなるが、レジスト層3が溶解、除去された部分が、レジストパターン3a間のスペース部22となる。次に、図8のCに示されるように、現像後の純水リンス処理を行う。レジスト溶解物23は現像液21には溶解するが、水には溶解しないので、現像液21がリンス液純水24に入れ替わる段階で、レジスト溶解物23は析出する。また、水リンス液24は、より親水性の高いスペース部22にて安定する。リンス処理後にスピン乾燥半導体ウエハSWを回転して乾燥させる処理を行うが、図8のDに示されるように、スペース部22で安定した水リンス液24は、半導体ウエハSW外に排出されず、半導体ウエハSW上でそのまま乾燥してしまう。その結果、図8のEに示されるように、析出したレジスト溶解物23がスペース部22に残渣として残り、欠陥になってしまう。また、図9のAに示されるように、現像後のリンス処理時にレジスト層3の表面にリンス液の液滴25が存在し、その液滴25の中にレジスト溶解物23が析出したものや現像難溶物が存在した場合、その液滴25は動きにくくなる。そのような液滴25は、リンス処理後のスピン乾燥時に、半導体ウエハSW外にすぐには弾き飛ばされず、半導体ウエハSW表面を半導体ウエハSWの外周方向に移動していく。水は、撥水性の高い場所から親水性の高い撥水性の低い場所に移動しやすいので、図9のBに示されるように、半導体ウエハSWの表面を半導体ウエハSWの外周方向に液滴25が動いていく最中に、より親水性の高いスペース部22が存在した場合、図9のCに示されるように、液滴25がこのスペース部22に入り込んでトラップされてしまう。このまま液滴25が乾燥してしまうと、図9のDに示されるように、液滴25に含まれていたレジスト溶解物23が析出したものや現像難溶物がスペース部22に残り、欠陥となってしまう。図8や図9で説明した現像に起因する欠陥は、レジストパターン3aをエッチングマスクとしたエッチングにおける欠陥に結びつく虞がある。パターンの微細化により、露光機露光装置によって形成される像の光学コントラストは低くなる。それに伴い、現像難溶物やレジスト溶解物の析出はより発生しやすくなっている。形成するレジストパターンの線幅が細くなっていることもあり、これらの影響で発生する欠陥はそのまま製造歩留まりに影響し、製造歩留まりを低下させることにつながる。製造歩留まりを向上するためには、これら欠陥の対策が必要となる。現像難溶物やレジスト溶解物23の析出の発生が避けられない場合、これらを欠陥にしないためには、現像後のリンス処理の際に、これら現像難溶物やレジスト溶解物23の析出物をリンス液24とともに半導体ウエハSW外に排出してやればよい。リンス液24を半導体ウエハSW外に排出しやすくするためには、レジストパターン3aのスペース部22にリンス液24を安定させないことが重要である。これについて、図10を参照して説明する。図10は、レジストパターン3aのスペース部22にリンス液24が安定しにくい状態の説明図要部断面図である。図10には、上記図8のDや上記図9のCのようにレジストパターン3aのスペース部22にリンス液24が残っている状態が示されており、この状態でリンス液24がスペース部スペース22内に安定してしまい、そのまま乾燥すると、上記図8のEや上記図9のDに示されるような欠陥が発生してしまう。このため、たとえリンス液24がレジストパターン3aのスペース部22に入っても、リンス液24がスペース部22で安定せずに、スペース部22の外部に移動しやすくすることが重要である。レジストパターン3aのスペース部22にリンス液24を安定させないためには、現像後のリンス処理時に、レジスト層3上層レジスト膜の直接下に位置する材料膜26ここでは反射防止膜2が材料膜26に対応しているの撥水性を、レジスト層3の表面の撥水性と同等、もしくはレジスト層3の表面の撥水性よりも高くすることが有効である。撥水性の程度は、固体表面の水滴液滴の接触角で表され、撥水性が高いほど接触角は大きくなる。上述の関係を接触角で表現すると、次の式1のようになる。θ2≧θ1式1ここで、θ1は、レジスト層3上層レジストの表面3bにおけるリンス液24の接触角であり、θ2は、レジスト層3の直接下に位置する材料膜26の表面26aにおけるリンス液24の接触角である。ここで、表面3bは、現像後のリンス処理の際の、レジスト層3レジストパターン3aの表面最上層の表面に対応する。また、表面26aは、現像後のリンス処理の際の、レジストパターン3aのスペース部22から露出する材料膜26の表面露出面に対応している。また、θ1をレジスト層3の表面3bの接触角と称し、θ2を材料膜26の表面26aの接触角と称する場合もある。上記式1は、θ2-θ1≧0と表現することもできる。ここで、図11は、接触角の説明図であり、ベース層30上に液滴水滴31が配置静止して配置された状態が示されている。接触角とは、静止した液体液滴31の表面が固体ベース層30に接するところで液面液滴31の表面と固体面ベース層30の表面とがなす角であり、図11に示される角度θが、接触角である。ベース層30がレジスト層3レジストパターン3aで、かつ、液滴31がリンス液24の場合、接触角θは上記θ1となる。また、ベース層30が材料膜26で、かつ、液滴31がリンス液24の場合、接触角θは上記θ2となる。上記式1を満たしていると、たとえ図10のようにリンス液24がレジストパターン3aのスペース部22に入っていても、リンス液24はスペース部22で安定せず保持されずにスペース部22の外部に移動しやすくなる。例えば、スペース部22の内部からスペース部22の外部に向かって、上記図10において符号29を付した矢印で示す方向にリンス液24が移動する。また、上記図9のBのように、半導体ウエハSWの表面を半導体ウエハSWの外周方向に液滴25が動いていく最中にスペース部22が存在した場合でも、液滴25はこのスペース部22にトラップされにくくなる。このため、レジストパターン3aのスペース部22内でリンス液24が乾燥することで発生する欠陥上記図8のEや上記図9のDに示されるような欠陥を抑制または防止することができる。従って、半導体装置の製造歩留まりを向上することができる。現像後のリンス処理時に上記式1の関係を満たす表面状態を持つようなレジスト層3とレジスト層3直下の材料膜26とを予め選択しておくことで、上記図8および図9で説明したような現像に起因した欠陥を低減させることが可能となる。しかしながら、上記式1の関係を満たす材料となると、材料の選択肢が制限されてしまう。材料の選択肢を広げる手段として、レジスト層3上層レジストの表面の撥水性を制御する方法と、レジスト層3直下の材料膜26の表面の撥水性を制御する方法の二種類が考えられる。但し、レジスト層3は、低欠陥で微細なパターンを形成するための十分なリソグラフィ性能と、液浸露光を可能にするための表面撥水性とを持つ必要があり、これ以上の性能をレジスト層3に加えようとした場合、前記した二つの性能が劣化してしまう恐れがある。このため、レジスト層3を変えずに上記式1を達成するには、レジスト層3直下の材料膜26の表面の撥水性を高める対策の方が、より好ましい。レジスト層3直下の材料膜26の撥水性の制御方法を、以下に二つ第1の手法と第2の手法示す。図12は、レジスト層3直下の材料膜26の撥水性を制御する第1の手法の説明図であり、図13および図14は、第1の手法で用いるモノマーの例を示す説明図である。図15は、レジスト層3直下の材料膜26の撥水性を制御する第2の手法の説明図である。まず、レジスト層3直下の材料膜26の撥水性を制御する第1の手法について図12~図14を用いて説明する。第1の手法では、レジスト層3直下の材料膜26に、炭素Cを主要な成分として含む有機膜、もしくは、炭素C及びシリコンSiを主要な成分として含む有機膜を用いる。この有機膜の表面の撥水性を向上させるために、有機膜用の塗布薬液前記有機膜を塗布で形成するための薬液にフッ素樹脂を混合する。有機膜用の薬液図12に示す有機膜用材料34aに対応に混合されたフッ素樹脂図12に示すフッ素化合物33に対応は、ベース層32上へのスピンコート法による塗布時有機膜用の薬液を塗布して有機膜を形成する際に、フッ素樹脂が持つ表面自由エネルギーを最小にしようとするドライビングフォースによって、図12に示されるように、有機膜図12に示すBARCとしての有機膜34に対応の表面に偏析する。なお、ベース層32は、有機膜34の下地となる膜であり、半導体ウエハの主面に形成されている。図12図12のBのように、撥水性の高いフッ素樹脂フッ素化合物33が有機膜34の表面に偏析することで、有機膜34の表面の撥水性を向上させることができる。このように、撥水性の高いフッ素樹脂フッ素化合物33が表面に偏析した有機膜34を上記材料膜26として用いることで、上記材料膜26の撥水性を高めることができる。上記フッ素樹脂フッ素化合物33には、以下の構造を持つ材料を使用することが効果的である。有機膜34に混合するフッ素樹脂フッ素化合物33は、次の化学式、CH2=CXCOOYRf化1で表される単量体から形成されるモノマーを重合して形成する。ここで、上記化1におけるXは、水素H原子、フッ素F原子、炭素数1~20の直鎖状または分岐状アルキル基、炭素数1~20の直鎖状または分岐状フルオロアルキル基、あるいは、CFX1X2基である。また、上記化1におけるYは、直接結合、あるいは、炭素数1~10のフッ素原子を含まない二価の有機基である。また、上記化1におけるRfは、炭素数4~6の直鎖状または分岐状のフルオロアルキル基である。図13および図14に、上記化1で表される単量体から形成されるモノマーの例化2~化20を示すが、これらに限定されるものではない。図13および図14に示されるモノマー化2~化20のモノマーを一種類、もしくは、数種類重合して上記フッ素樹脂フッ素化合物33を作製する。フッ素樹脂の分子量は、好ましくは300~200000で、より好ましくは500~100000である。このフッ素樹脂を上記材料膜26形成用の薬液有機膜薬液に混合し、この薬液フッ素樹脂を混合した有機膜薬液をスピンコート法にて半導体ウエハ半導体基板SWに塗布することで、上記材料膜26を形成することができる。塗布の際に、フッ素樹脂は塗布膜材料膜26表面に偏析し、表面の撥水性が向上する。高い表面撥水性は現像後のリンス処理時まで維持されなければならないので、フッ素樹脂は現像液液浸露光後の現像処理に使用する現像液に不溶なものを選択することが好ましい。この第1の手法を適用したのが、後述の実施例2,3,5である。次に、レジスト層3直下の材料膜26の撥水性を制御する第2の手法について図15を用いて説明する。第2の手法では、レジスト層3直下の材料膜26の材料は問わず、塗布膜であってもCVD膜であっても有機膜であっても無機膜であってもよい。材料膜26の成膜形成後、この材料膜26に、少なくとも撥水化剤と溶剤とを含む撥水化剤薬液で撥水化処理を施す。撥水化処理は、例えば図15に示されるような装置により、1種類以上の撥水化剤を含む撥水化剤薬液からなる処理薬液をパドルし、半導体ウエハSW上すなわち材料膜26上に液膜を形成することで行うことができる。撥水化剤としては、フッ素系撥水化剤、シリコーン系撥水化剤、フッ素シリコーン系撥水化剤、シランカップリング剤、シリル化剤、アルキル化剤またはアシル化剤を用いることができる。これらは1種または2種以上を混合して用いてもよい。いずれの場合も、各撥水化剤に適した溶剤に、0.5質量~5.0質量に希釈したものを用いる。また、撥水化剤薬液に、水、酸およびアルカリの少なくともいずれかを追加することにより、撥水性の付与を十分なものとすることができる。撥水化処理に用いられる撥水化剤と基板材料膜26との反応は、常温時に反応するものを選択することが好ましいが、反応性が悪い撥水化剤の場合、撥水化剤薬液を表面に接触させた後に、ホットプレート熱板などにより、60°C~120°Cの温度で1分程度の熱処理を施すこともでき、110°C~150°C程度の熱処理を施すことが好ましい。図16化21、化22は、上記フッ素系撥水化剤、シリコーン系撥水化剤、フッ素シリコーン系撥水化剤の例である。図16に示される化21において、R1,R2,R3はH,CH3,C2H5またはC3H7であり、nは0~5の整数であり、RはCmF2m1またはCmH2m1であり、ここでmは1~10の整数である。また、図16に示される化22において、R1,R2,R3はCH2n-CmF2m1であり、nは0~5の整数であり、R0は、H,CkH2k1,SiOCH33,SiOC2H53,SiOC3H73、または、図16の化22のNH結合の右側の構造SiR1R2R3と同一構造であり、ここで、mは1~10の整数であり、kは1~3の整数である。また、撥水化剤としてシリル化剤を用いる場合は、例えば、BSANObisacetamide、BSTFANObistrifluoroacetamide,HMDShexamethyldisilazane、MSTFANmeyhylNtrimethylsilyltrifluoroacetamide、TMCStrimethylchlorosilane、TMSINtrimethylsilylimidazole、DMSDMAdimethylsilyldimethylamineなどを用いることができる。この第2の手法を適用したのが、後述の実施例4である。上述した第1の手法や第2の手法のような撥水性制御方法を用いることによって、撥水性の条件が上記式1を満たすことができれば、上記図8および図9で説明したような現像に起因した欠陥を低減させることができる。但し、レジスト層3直下の材料膜26の撥水性が高くなりすぎると、材料膜26上にレジストを塗布する際にレジストが弾かれ、レジストを均一に塗布できなくなる。レジスト3直下の材料膜26の接触角を変化させた場合の三種類のArFレジストの塗布状態を、図17に示す。ここで、図17に示される接触角は、材料膜26の表面における純水の接触角に対応している。また、図17の表説明図において、塗布性が良好な場合をOKとして示し、塗布性が劣る場合をNGとして示してある。図17からも分かるように、レジストレジスト層3の塗布性を損なわないためには、レジスト層3直下の材料膜26の接触角材料膜26の表面における純水の接触角を80°以下にすることが好ましく、78°以下にすれば、より好ましい。つまり、レジストレジスト層3を塗布する際に、下地の材料膜26の接触角材料膜26の表面における純水の接触角を好ましくは80°以下、より好ましくは78°以下にしておくことで、レジストの塗布性を高めて、レジスト層3をより的確に形成することができる。上記式1を満たすためには、レジスト層3の表面3bの接触角θ1を、レジスト層3直下の材料膜26の接触角θ2と同等もしくはこれより低くしなければならない。しかしながら、液浸露光を実施する際には、レジスト層3の表面3bの接触角θ1はある程度大きいことが好ましく、レジスト層3の表面に80°以上の接触角が必要になるすなわち液浸露光の際にθ1≧80°が必要になるケースも存在する。その場合は、現像可溶型トップコートを使用する後述の実施例1に対応か、もしくは、現像可溶型撥水添加剤または極性変化型撥水添加剤を用いたトップコートレスレジスト後述の実施例3~5に対応を使用すればよい。現像可溶型トップコートを使用する場合は、トップコートに高撥水材料を使用し、レジストにレジスト直下の膜より表面撥水性の低い材料を使用すればよい。これにより、露光時はレジスト表面をトップコートにより高撥水とすることができ、現像後は、トップコートが現像液に溶解するのでレジスト表面の撥水性を低下させることができ、上記式1を満たすことができる。トップコートレスレジストを使用する場合は、例えば現像可溶型撥水添加剤を使用すれば、露光時は高撥水で、現像時は、表面偏析していた撥水添加剤が現像液に溶解し、現像後のリンス処理時のレジスト表面の撥水性を低下させることができる。また、例えばアルカリ現像液との反応により撥水性から親水性に極性変化する撥水添加剤を使用すれば、露光時は高撥水で、現像時は、表面に偏析していた撥水添加剤が親水性に変化するので、レジスト表面の撥水性を低下させることができる。レジスト表面の撥水性が低下した状態で行われるリンス処理現像後のリンス処理時に上記式1を満たしていれば、欠陥発生を抑制させることができる。以下に、45nmテクノロジノードのCMOS-SOCComplementaryMetalOxideSemiconductorSystemOnChipデバイスの、トレンチ型素子分離構造STI形成方法を例にとり本発明の実施例を示す。本発明は、他の工程トレンチ型素子分離構造形成工程以外の工程にも応用でき、また、その他のテクノロジノードのSOC製品やその他のカテゴリーの製品等にも同様に適用できることは言うまでもない。<実施例1>図18および図19は、実施例1の半導体装置の製造工程を示す断面図であり、トレンチ型素子分離構造形成工程中の要部断面図が示されている。トレンチ型素子分離構造形成工程では、まず、図18のAに示されるように、単結晶シリコンなどからなる半導体基板半導体ウエハ41上に、酸化シリコン膜42および窒化シリコン膜43を下から順に形成して積層する。その後、フォトリソグラフィ技術を用いて窒化シリコン膜43上に次のようにしてレジストパターンを形成する。レジストパターン形成には、BARCプロセスを用いた。まず、図18のBに示されるように、窒化シリコン膜43上に、反射防止膜BARC44を形成する。この際、反射防止膜44形成用の薬液にはARC29Aを用い、この薬液をスピンコート法により80nmの膜厚で塗布した後、熱処理によりポリマーを架橋させることで、反射防止膜44を形成した。形成された反射防止膜44の表面接触角上記θに対応するものは64.5°であった。この反射防止膜44が上記材料膜26レジスト直下の膜に相当する。レジストには、上記反射防止膜44よりも表面接触角が低い材料としてポジレジストであるレジストAを選定したなおレジストAとは、ここで用いたレジストに付けた便宜上の名称である。レジストAは、ベースポリマーとして、酸に感応して脱離するメトキシメチル基methoxymethylgroupが結合したメタクリレート樹脂添加量:全質量に対して7.0質量を用いた。また、レジストAは、PAGPhotoAcidGenerator:光酸発生剤として、トリフェニルスルホニウムノナフレート添加量:ベースポリマーの質量に対して5.0質量を用い、クエンチャーとしてトリエタノールアミン添加量:ベースポリマーの質量に対して5.0質量を用いた。レジストAは、溶媒として用いたPGMEAプロピレングリコールモノメチルエーテルアセテートにこれらの材料上記のベースポリマー、PAG、クエンチャーを溶解させて作製した材料である。レジストAで形成されたレジスト層45の表面接触角上記θに対応するものは62.2°を示した。このレジスト層45は、反射防止膜44上に上記レジストAをスピンコート法により150nmの膜厚で塗布し、100°C60秒間のプリベークを行って形成した。次に、トップコート層として、90nm膜厚の現像可溶トップコートTCX041をレジスト層45の表面に塗布した。レジスト層45の表面に形成されたトップコート層の表面の接触角上記θに対応するものは78.9°であり、400mmsecのスキャンスピードで液浸露光を実施するのに十分高い撥水性となっていた。次に、レチクルおよび縮小投影ArF液浸露光装置を用いて、レチクルの主面上の集積回路パターンの実像をレジスト層45上に結像させることにより、レジスト層45を液浸露光例えばフォトマスクMKを通過したArF光46で露光して集積回路パターンをレジスト層45に転写した図18のBに対応。続いて、レジスト層45に対するポストエクスポージャベーク処理を、100°Cで60秒間実施した。続いて、テトラメチルアンモニウムハイドロオキサイド略称TMAH:Tetramethylammoniumhydroxide水溶液TMAH濃度2.38質量のアルカリ現像液を用いて、レジスト層45の現像処理を30秒間実施した。現像処理により、レジスト層45における非感光部は、トップコート層が現像時に溶解してレジストが表面に露出し、レジスト層45における感光部は、レジストが現像液に溶解して反射防止膜44の表面が露出した図18のCに対応。レジスト層45は、感光部がこの現像処理で除去されてレジストパターン45aとなる。現像処理後、レジスト層45の非感光部の表面すなわちレジストパターン45aの表面45bの接触角これが上記θ1に対応するは61.8°になり、レジスト層45の感光部が除去現像液に溶解することで除去されることで露出した反射防止膜44の表面露出面44aの接触角これが上記θ2に対応するは64.5°になり、上記式1すなわちθ2≧θ1の関係を満たした状態となった。現像処理後、このような表面状態θ2≧θ1の関係を満たす表面状態を持つ半導体ウエハ半導体基板41に対して、純水によって30秒間リンス処理を施してから、スピン乾燥を行った後に、欠陥検査を行ったところ、上記図8および図9で説明したような現像に起因すると推測される欠陥は検出されなかった。さらに、寸法検査、外観検査を実施し、レジストパターン45a形成工程が完了した。その後、レジストパターン45aをエッチングマスクとして、O2、N2、およびHBrの混合ガスにより反射防止膜44をドライエッチングし、更に、レジストパターン45aと反射防止膜44とからなるパターンをエッチングマスクとして、Cl、HBr、SF6、およびO2の混合ガスにより窒化シリコン膜43、酸化シリコン膜42、半導体基板シリコン基板41をドライエッチングした。これにより、半導体基板41のデバイス領域に、回路の素子分離を行うための溝トレンチ、素子分離溝47を形成した図18のDに対応。それから、残存しているレジストパターン45aおよび反射防止膜44をO2アッシングにより除去してから、熱酸化により溝47の内壁に薄い熱酸化膜を形成し、その後、半導体基板41上の主面全面に、溝47内を埋めるように、絶縁膜である素子分離用酸化シリコン膜48をCVDChemicalVaporDeposition法により形成した図19のEに対応。素子分離用酸化シリコン膜48形成後、窒化シリコン膜43を研磨ストッパとしたCMPChemicalMechanicalPolishing:化学的機械的研磨法によって素子分離用酸化シリコン膜48を研磨して、溝47の外部の素子分離用酸化シリコン膜48を除去し、溝47内にのみ素子分離用酸化シリコン膜48を残るようにした図19のFに対応。CMP工程後、熱リン酸により窒化シリコン膜43を除去し、トレンチ型素子分離構造素子分離領域49の形成が完成した図19のGに対応。素子分離領域49は、溝47内に残存する素子分離用酸化シリコン膜48により形成されている。<実施例2>図20~図22は、実施例2の半導体装置の製造工程を示す断面図であり、トレンチ型素子分離構造形成工程中の要部断面図が示されている。トレンチ型素子分離構造形成工程では、まず、図20のAに示されるように、半導体基板半導体ウエハ41上に、酸化シリコン膜42および窒化シリコン膜43を下から順に形成して積層する。その後、フォトリソグラフィ技術を用いて窒化シリコン膜43上に次のようにしてレジストパターンを形成する。レジストパターン形成には、反射防止と加工性向上を目的として、三層レジストプロセスを用いた。まず、図20のBに示されるように、窒化シリコン膜43上に、炭素を主要な成分として含む下層膜51を形成する。この際、下層膜51形成用の薬液にはHM8005を用い、この薬液をスピンコート法により200nmの膜厚で塗布した後、熱処理によりポリマーを架橋させることで、下層膜51を形成した。次に、下層膜51上に、炭素C及びシリコンSiを主要な成分として含む中間層中間層膜52を形成した。この中間層52が上記材料膜26レジスト直下の膜に相当する。中間層52は、ベースの材料ベース樹脂としてSHBA759を用いた。また、中間層52形成用の薬液に混合するフッ素樹脂として、図23の構造のモノマーを重合した分子量35,000のホモポリマーを用いた。ここで、図23は、中間層52に添加するフッ素樹脂のモノマー構造を示す説明図である。なお、図23の化23におけるRfは、炭素数4~6の直鎖状または分岐状のフルオロアルキル基である。ベース樹脂の5.0質量に相当する量のフッ素樹脂を中間層52形成用の薬液に混合し、この混合液をスピンコート法により80nmの膜厚に塗布し、その後、熱処理により中間層52のベースポリマーを架橋させることで、中間層52を形成した。中間層52形成用の薬液に添加したフッ素樹脂はスピンコート時に表面塗布された膜の表面、すなわち中間層52の表面に偏析し、その結果、形成された中間層52の表面接触角上記θに対応するものは78.0°となり、中間層52の表面は高い撥水性を示した。次に、図20のCに示されるように、中間層52上に、トップコートレスポジレジストであるレジストBを150nm膜厚に塗布して、レジスト層53を形成したなおレジストBとは、ここで用いたレジストに付けた便宜上の名称である。レジストBは、ベースポリマーとして、酸に感応して脱離する2-メチルアダマンチル基が結合したメタクリレート樹脂添加量:全質量に対して7.0質量を用い、PAGとして、トリフェニルスルホニウムノナフレート添加量:ベースポリマーの質量に対して5.0質量を用いた。また、レジストBは、クエンチャーとして、トリエタノールアミン添加量:ベースポリマーの質量に対して5.0質量を用い、撥水添加剤として、アルカリ現像液に不溶なフッ素化合物添加量:ベースポリマーの質量に対して4.0質量を用いた。レジストBは、溶媒として用いたPGMEAプロピレングリコールモノメチルエーテルアセテートにこれらの材料上記のベースポリマー、PAG、クエンチャー、撥水添加剤を溶解させて作製した材料である。レジストBに添加した撥水添加剤はスピンコート時スピンコートによる塗布時に表面塗布された膜の表面、すなわちレジスト層53の表面に偏析し、その結果、レジストAで形成されたレジスト層53の表面接触角上記θに対応するものは77.2°となり、レジスト層53の表面は高い撥水性を示した。これは、400mmsecのスキャンスピードで液浸露光を実施するのに十分高い撥水性である。次に、レチクルおよび縮小投影ArF液浸露光装置を用いて、レチクルの主面上の集積回路パターンの実像をレジスト層53上に結像させることにより、レジスト層53を液浸露光例えばフォトマスクMKを通過したArF光46で露光して集積回路パターンをレジスト層53に転写した図20のCに対応。続いて、レジスト層53に対するポストエクスポージャベーク処理を、100°Cで60秒間実施した。続いて、テトラメチルアンモニウムハイドロオキサイドTMAH水溶液TMAH濃度2.38質量のアルカリ現像液を用いて、レジスト層53の現像処理を30秒間実施した。現像処理により、レジスト層53における感光部は、レジストが現像液に溶解して中間層52の表面が露出した図21のDに対応。レジスト層53は、感光部がこの現像処理で除去されてレジストパターン53aとなる。現像処理後、レジスト層53の非感光部の表面すなわちレジストパターン53aの表面53bの接触角これが上記θ1に対応するは77.0°になり、レジスト層53の感光部が除去現像液に溶解することで除去されることで露出した中間層52の表面露出面52aの接触角これが上記θ2に対応するは78.0°になり、上記式1すなわちθ2≧θ1の関係を満たした状態となった。現像処理後、このような表面状態θ2≧θ1の関係を満たす表面状態を持つ半導体ウエハ半導体基板41に対して、純水によって30秒間リンス処理を施してから、スピン乾燥を行った後に、欠陥検査を行ったところ、上記図8および図9で説明したような現像に起因すると推測される欠陥は検出されなかった。さらに、寸法検査、外観検査を実施し、レジストパターン53a形成工程が完了した。その後、レジストパターン53aをエッチングマスクとして、CHF3、CF4、O2の混合ガスにより中間層52をドライエッチングして、レジストパターン53aのパターンを中間層52に転写した。更に、レジストパターン53aと中間層52とからなるパターンをエッチングマスクとして、O2、N2、HBrの混合ガスにより下層膜51をドライエッチングして、レジストパターン53aのパターンを下層膜51に転写した図21のEに対応。この下層膜51のドライエッチング時に、レジストパターン53aおよび中間層52は、除去されて無くなる。更に、下層膜51のパターンパターニングされた下層膜51をエッチングマスクとして、Cl、HBr、SF6、O2の混合ガスにより窒化シリコン膜43、酸化シリコン膜42、半導体基板シリコン基板41をドライエッチングした。これにより、半導体基板41のデバイス領域に、回路の素子分離を行うための溝トレンチ、素子分離溝47を形成した図21のFに対応。それから、残存している下層膜51をO2アッシングにより除去してから、熱酸化により溝47の内壁に薄い熱酸化膜を形成し、その後、半導体基板41上の主面全面に、溝47内を埋めるように、絶縁膜である素子分離用酸化シリコン膜48をCVD法により形成した図22のGに対応。素子分離用酸化シリコン膜48形成後、窒化シリコン膜43を研磨ストッパとしたCMP法によって素子分離用酸化シリコン膜48を研磨して、溝47の外部の素子分離用酸化シリコン膜48を除去し、溝47内にのみ素子分離用酸化シリコン膜48を残るようにした図22のHに対応。CMP工程後、熱リン酸により窒化シリコン膜43を除去し、トレンチ型素子分離構造素子分離領域49の形成が完成した図22のIに対応。素子分離領域49は、溝47内に残存する素子分離用酸化シリコン膜48により形成されている。<実施例3>図24~図26は、実施例3の半導体装置の製造工程を示す断面図であり、トレンチ型素子分離構造形成工程中の要部断面図が示されている。トレンチ型素子分離構造形成工程では、まず、図24のAに示されるように、半導体基板半導体ウエハ41上に、酸化シリコン膜42および窒化シリコン膜43を下から順に形成して積層する。その後、フォトリソグラフィ技術を用いて窒化シリコン膜43上に次のようにしてレジストパターンを形成する。レジストパターン形成には、反射防止と加工性向上を目的として、三層レジストプロセスを用いた。まず、図24のBに示されるように、窒化シリコン膜43上に、炭素を主要な成分として含む下層膜51を形成する。この際、下層膜51形成用の薬液にはHM8005を用い、この薬液をスピンコート法により200nmの膜厚で塗布した後、熱処理によりポリマーを架橋させることで、下層膜51を形成した。次に、下層膜51上に、炭素C及びシリコンSiを主要な成分として含む中間層中間層膜52を形成した。この中間層52が上記材料膜26レジスト直下の膜に相当する。中間層52は、ベースの材料ベース樹脂としてSHBA759を用いた。また、中間層52形成用の薬液に混合するフッ素樹脂として、上記図23の構造のモノマーを重合した分子量35,000のホモポリマーを用いた。ベース樹脂の5.0質量に相当する量のフッ素樹脂を中間層52形成用の薬液に混合し、この混合液をスピンコート法により80nmの膜厚に塗布し、その後、熱処理により中間層52のベースポリマーを架橋させることで、中間層52を形成した。中間層52形成用の薬液に添加したフッ素樹脂はスピンコート時に表面塗布された膜の表面、すなわち中間層52の表面に偏析し、その結果、形成された中間層52の表面接触角上記θに対応するものは78.0°となり、中間層52の表面は高い撥水性を示した。次に、図24のCに示されるように、中間層52上に、トップコートレスポジレジストであるレジストCを150nm膜厚に塗布して、レジスト層54を形成したなおレジストCとは、ここで用いたレジストに付けた便宜上の名称である。レジストCは、ベースポリマーとして、酸に感応して脱離する2-メチルアダマンチル基が結合したメタクリレート樹脂添加量:全質量に対して7.0質量を用い、PAGとして、トリフェニルスルホニウムノナフレート添加量:ベースポリマーの質量に対して5.0質量を用いた。また、レジストCは、クエンチャーとして、トリエタノールアミン添加量:ベースポリマーの質量に対して5.0質量を用い、撥水添加剤として、アルカリ現像液との接触により極性変化を起こすフッ素化合物添加量:ベースポリマーの質量に対して8.0質量を用いた。レジストCは、溶媒として用いたPGMEAプロピレングリコールモノメチルエーテルアセテートにこれらの材料上記のベースポリマー、PAG、クエンチャー、撥水添加剤を溶解させて作製した材料である。レジストCに添加した撥水添加剤はスピンコート時スピンコートによる塗布時に表面塗布された膜の表面、すなわちレジスト層54の表面に偏析し、その結果、レジストCで形成されたレジスト層54の表面接触角上記θに対応するものは85°となり、レジスト層54の表面は高い撥水性を示した。これは500mmsecのスキャンスピードで液浸露光を実施するのに十分高い撥水性である。次に、レチクルおよび縮小投影ArF液浸露光装置を用いて、レチクルの主面上の集積回路パターンの実像をレジスト層54上に結像させることにより、レジスト層54を液浸露光例えばフォトマスクMKを通過したArF光46で露光して集積回路パターンをレジスト層54に転写した図24のCに対応。続いて、レジスト層54に対するポストエクスポージャベーク処理を、100°Cで60秒間実施した。続いて、テトラメチルアンモニウムハイドロオキサイドTMAH水溶液TMAH濃度2.38質量のアルカリ現像液を用いて、レジスト層54の現像処理を30秒間実施した。現像処理により、レジスト層54における感光部は、レジストが現像液に溶解して中間層52の表面が露出し、レジスト層54における非感光部は、レジスト表面に偏析していた撥水添加剤が極性変化を起こし、レジスト表面レジスト層54の表面が親水化した図25のDに対応。レジスト層54は、感光部がこの現像処理で除去されてレジストパターン54aとなる。現像処理後、レジスト層54の非感光部の表面すなわちレジストパターン54aの表面54bの接触角これが上記θ1に対応するは76.7°になり、レジスト層54の感光部が除去現像液に溶解することで除去されることで露出した中間層52の表面露出面52aの接触角これが上記θ2に対応するは78.0°になり、上記式1すなわちθ2≧θ1の関係を満たした状態となった。現像処理後、このような表面状態θ2≧θ1の関係を満たす表面状態を持つ半導体ウエハ半導体基板41に対して、純水によって30秒間リンス処理を施してから、スピン乾燥を行った後に、欠陥検査を行ったところ、上記図8および図9で説明したような現像に起因すると推測される欠陥は検出されなかった。さらに、寸法検査、外観検査を実施し、レジストパターン54a形成工程が完了した。その後、レジストパターン54aをエッチングマスクとして、CHF3、CF4、O2の混合ガスにより中間層52をドライエッチングして、レジストパターン54aのパターンを中間層52に転写した。更に、レジストパターン54aと中間層52とからなるパターンをエッチングマスクとして、O2、N2、HBrの混合ガスにより下層膜51をドライエッチングして、レジストパターン54aのパターンを下層膜51に転写した図25のEに対応。この下層膜51のドライエッチング時に、レジストパターン54aおよび中間層52は、除去されて無くなる。更に、下層膜51のパターンパターニングされた下層膜51をエッチングマスクとして、Cl、HBr、SF6、O2の混合ガスにより窒化シリコン膜43、酸化シリコン膜42、半導体基板シリコン基板41をドライエッチングした。これにより、半導体基板41のデバイス領域に、回路の素子分離を行うための溝トレンチ、素子分離溝47を形成した図25のFに対応。それから、残存している下層膜51をO2アッシングにより除去してから、熱酸化により溝47の内壁に薄い熱酸化膜を形成し、その後、半導体基板41上の主面全面に、溝47内を埋めるように、絶縁膜である素子分離用酸化シリコン膜48をCVD法により形成した図26のGに対応。素子分離用酸化シリコン膜48形成後、窒化シリコン膜43を研磨ストッパとしたCMP法によって素子分離用酸化シリコン膜48を研磨して、溝47の外部の素子分離用酸化シリコン膜48を除去し、溝47内にのみ素子分離用酸化シリコン膜48を残るようにした図26のHに対応。CMP工程後、熱リン酸により窒化シリコン膜43を除去し、トレンチ型素子分離構造素子分離領域49の形成が完成した図26のIに対応。素子分離領域49は、溝47内に残存する素子分離用酸化シリコン膜48により形成されている。<実施例4>図27~図29は、実施例4の半導体装置の製造工程を示す断面図であり、トレンチ型素子分離構造形成工程中の要部断面図が示されている。トレンチ型素子分離構造形成工程では、まず、図27のAに示されるように、半導体基板半導体ウエハ41上に、酸化シリコン膜42および窒化シリコン膜43を下から順に形成して積層する。その後、フォトリソグラフィ技術を用いて窒化シリコン膜43上に次のようにしてレジストパターンを形成する。レジストパターン形成には、反射防止と加工性向上を目的として、三層レジストプロセスを用いた。まず、図27のBに示されるように、窒化シリコン膜43上に、炭素を主要な成分として含む下層膜51を形成する。この際、下層膜51形成用の薬液にはHM8005を用い、この薬液をスピンコート法により200nmの膜厚で塗布した後、熱処理によりポリマーを架橋させることで、下層膜51を形成した。次に、下層膜51上に、炭素C及びシリコンSiを主要な成分として含む中間層中間層膜55を形成した。この中間層55が上記材料膜26レジスト直下の膜に相当する。中間層55には、SHBA759を用い、これをスピンコート法により80nmの膜厚に塗布し、その後、熱処理によりポリマーを架橋させることで、中間層55を形成した。次に、中間層55上に撥水化剤薬液57を吐出供給し、中間層55表面の撥水化処理を行った。撥水化剤薬液57は、シランカップリング剤として3,3,3-トリフルオロプロピルトリメトキシシラン信越化学株製KBM7103をジイソアミルエーテルに溶解させて3.0質量の濃度にしたものを使用した。この中間層55表面の撥水化処理には、上記図15に示すような装置塗布カップを使用し、半導体ウエハ半導体基板41を1000rpmで回転させながら、上記撥水化剤薬液57をノズルストレートノズル58から半導体ウエハの主面すなわち中間層55の表面に供給して塗布し、半導体ウエハの天面上面と、半導体ウエハの側面と、半導体ウエハの底面の周縁部に撥水化処理層を形成した。これにより、中間層55の表面上面に撥水化処理層例えば1分子層程度の撥水化剤吸着層が形成され、その結果、中間層55の表面接触角上記θに対応するものは79.3°となり、中間層55の表面は高い撥水性を示した。次に、図28のDに示されるように、中間層52上に、トップコートレスポジレジストであるレジストCを150nm膜厚に塗布して、レジスト層56を形成した。ここで使用したレジストCは、上記実施例3で使用したレジストCと同様であるので、ここでは繰り返しの説明は省略する。レジストCに添加した撥水添加剤はスピンコート時スピンコートによる塗布時に表面塗布された膜の表面、すなわちレジスト層56の表面に偏析し、その結果、レジストCで形成されたレジスト層56の表面接触角上記θに対応するものは85°となり、レジスト層56の表面は高い撥水性を示した。これは500mmsecのスキャンスピードで液浸露光を実施するのに十分高い撥水性である。次に、レチクルおよび縮小投影ArF液浸露光装置を用いて、レチクルの主面上の集積回路パターンの実像をレジスト層56上に結像させることにより、レジスト層56を液浸露光例えばフォトマスクMKを通過したArF光46で露光して集積回路パターンをレジスト層56に転写した図28のDに対応。続いて、レジスト層56に対するポストエクスポージャベーク処理を、100°Cで60秒間実施した。続いて、テトラメチルアンモニウムハイドロオキサイドTMAH水溶液TMAH濃度2.38質量のアルカリ現像液を用いて、レジスト層56の現像処理を30秒間実施した。現像処理により、レジスト層56における感光部は、レジストが現像液に溶解して中間層55の表面が露出し、レジスト層56における非感光部は、レジスト表面に偏析していた撥水添加剤が極性変化を起こし、レジスト表面レジスト層56の表面が親水化した図28のEに対応。レジスト層56は、感光部がこの現像処理で除去されてレジストパターン56aとなる。現像処理後、レジスト層56の非感光部の表面すなわちレジストパターン56aの表面56bの接触角これが上記θ1に対応するは76.7°になり、レジスト層56の感光部が除去現像液に溶解することで除去されることで露出した中間層55の表面露出面55aの接触角これが上記θ2に対応するは79.3°になり、上記式1すなわちθ2≧θ1の関係を満たした状態となった。現像処理後、このような表面状態θ2≧θ1の関係を満たす表面状態を持つ半導体ウエハ半導体基板41に対して、純水によって30秒間リンス処理を施してから、スピン乾燥を行った後に、欠陥検査を行ったところ、上記図8および図9で説明したような現像に起因すると推測される欠陥は検出されなかった。さらに、寸法検査、外観検査を実施し、レジストパターン56a形成工程が完了した。その後、レジストパターン56aをエッチングマスクとして、CHF3、CF4、O2の混合ガスにより中間層55をドライエッチングして、レジストパターン56aのパターンを中間層55に転写した。更に、レジストパターン56aと中間層55とからなるパターンをエッチングマスクとして、O2、N2、HBrの混合ガスにより下層膜51をドライエッチングして、レジストパターン56aのパターンを下層膜51に転写した図28のFに対応。この下層膜51のドライエッチング時に、レジストパターン56aおよび中間層55は、除去されて無くなる。更に、下層膜51のパターンパターニングされた下層膜51をエッチングマスクとして、Cl、HBr、SF6、O2の混合ガスにより窒化シリコン膜43、酸化シリコン膜42、半導体基板シリコン基板41をドライエッチングした。これにより、半導体基板41のデバイス領域に、回路の素子分離を行うための溝トレンチ、素子分離溝47を形成した図29のGに対応。それから、残存している下層膜51をO2アッシングにより除去してから、熱酸化により溝47の内壁に薄い熱酸化膜を形成し、その後、半導体基板41上の主面全面に、溝47内を埋めるように、絶縁膜である素子分離用酸化シリコン膜48をCVD法により形成した図29のHに対応。素子分離用酸化シリコン膜48形成後、窒化シリコン膜43を研磨ストッパとしたCMP法によって素子分離用酸化シリコン膜48を研磨して、溝47の外部の素子分離用酸化シリコン膜48を除去し、溝47内にのみ素子分離用酸化シリコン膜48を残るようにした図29のIに対応。CMP工程後、熱リン酸により窒化シリコン膜43を除去し、トレンチ型素子分離構造素子分離領域49の形成が完成した図29のJに対応。素子分離領域49は、溝47内に残存する素子分離用酸化シリコン膜48により形成されている。<実施例5>図30~図32は、実施例5の半導体装置の製造工程を示す断面図であり、トレンチ型素子分離構造形成工程中の要部断面図が示されている。トレンチ型素子分離構造形成工程では、まず、図30のAに示されるように、半導体基板半導体ウエハ41上に、酸化シリコン膜42および窒化シリコン膜43を下から順に形成して積層する。その後、フォトリソグラフィ技術を用いて窒化シリコン膜43上に次のようにしてレジストパターンを形成する。レジストパターン形成には、反射防止と加工性向上を目的として、ハードマスクプロセスを用いた。まず、図30のBに示されるように、窒化シリコン膜43上に、無機ハードマスクハードマスク層としてアモルファスカーボン層61を形成した。アモルファスカーボン層61形成には、炭化水素化合物、プロピン、プロパン、ブタン、ブチレン、ブタジエン、又はアセチレン、あるいはこれらの化合物とAr、Heの混合ガスを用い、プラズマCVD法によって50nmの膜厚にアモルファスカーボン層61を堆積させた。次に、アモルファスカーボン層61上に、反射防止とレジストパターン形状の裾引き防止を目的として、有機反射防止膜62を形成した。この有機反射防止膜62が上記材料膜26レジスト直下の膜に相当する。有機反射防止膜62は、ベースの材料ベース樹脂としてARC29Aを用いた。また、有機反射防止膜62形成用の薬液に混合するフッ素樹脂として、上記図23の構造のモノマーを重合した分子量35,000のホモポリマーを用いた。ベース樹脂の5.0質量に相当する量のフッ素樹脂を有機反射防止膜62形成用の薬液に混合し、この混合液をスピンコート法により80nmの膜厚に塗布し、その後、熱処理により有機反射防止膜62のベースポリマーを架橋させることで、有機反射防止膜62を形成した。有機反射防止膜62形成用の薬液に添加したフッ素樹脂はスピンコート時に表面塗布された膜の表面、すなわち有機反射防止膜62の表面に偏析し、その結果、形成された有機反射防止膜62の表面接触角上記θに対応するものは77.0°となり、有機反射防止膜62の表面は高い撥水性を示した。次に、図30のCに示されるように、有機反射防止膜62上に、トップコートレスポジレジストであるレジストCを150nm膜厚に塗布して、レジスト層63を形成した。ここで使用したレジストCは、上記実施例3,4で使用したレジストCと同様であるので、ここでは繰り返しの説明は省略する。レジストCに添加した撥水添加剤はスピンコート時スピンコートによる塗布時に表面塗布された膜の表面、すなわちレジスト層63の表面に偏析し、その結果、レジストCで形成されたレジスト層63の表面接触角上記θに対応するものは85°となり、レジスト層63の表面は高い撥水性を示した。これは500mmsecのスキャンスピードで液浸露光を実施するのに十分高い撥水性である。次に、レチクルおよび縮小投影ArF液浸露光装置を用いて、レチクルの主面上の集積回路パターンの実像をレジスト層63上に結像させることにより、レジスト層63を液浸露光例えばフォトマスクMKを通過したArF光46で露光して集積回路パターンをレジスト層63に転写した図30のCに対応。続いて、レジスト層63に対するポストエクスポージャベーク処理を、100°Cで60秒間実施した。続いて、テトラメチルアンモニウムハイドロオキサイドTMAH水溶液TMAH濃度2.38質量のアルカリ現像液を用いて、レジスト層63の現像処理を30秒間実施した。現像処理により、レジスト層63における感光部は、レジストが現像液に溶解して有機反射防止膜62の表面が露出し、レジスト層63における非感光部は、レジスト表面に偏析していた撥水添加剤が極性変化を起こし、レジスト表面レジスト層63の表面が親水化した図31のDに対応。レジスト層63は、感光部がこの現像処理で除去されてレジストパターン63aとなる。現像処理後、レジスト層63の非感光部の表面すなわちレジストパターン63aの表面63bの接触角これが上記θ1に対応するは76.7°になり、レジスト層63の感光部が除去現像液に溶解することで除去されることで露出した有機反射防止膜62の表面露出面62aの接触角これが上記θ2に対応するは77.0°になり、上記式1すなわちθ2≧θ1の関係を満たした状態となった。現像処理後、このような表面状態θ2≧θ1の関係を満たす表面状態を持つ半導体ウエハ半導体基板41に対して、純水によって30秒間リンス処理を施してから、スピン乾燥を行った後に、欠陥検査を行ったところ、上記図8および図9で説明したような現像に起因すると推測される欠陥は検出されなかった。さらに、寸法検査、外観検査を実施し、レジストパターン63a形成工程が完了した。その後、レジストパターン63aをエッチングマスクとして、O2、N2、HBrの混合ガスにより有機反射防止膜62およびアモルファスカーボン層61をドライエッチングして、レジストパターン63aのパターンをアモルファスカーボン層61に転写した図31のEに対応。アモルファスカーボン層61のドライエッチング時に、レジストパターン63aおよび有機反射防止膜62は、除去されて無くなるか、あるいは、アモルファスカーボン層61のドライエッチング後に、レジストパターン63aおよび有機反射防止膜62を除去する。更に、アモルファスカーボン層61によるパターンをエッチングマスクとして、Cl、HBr、SF6、O2の混合ガスにより窒化シリコン膜43、酸化シリコン膜42、半導体基板シリコン基板41をドライエッチングした。これにより、半導体基板41のデバイス領域に、回路の素子分離を行うための溝トレンチ、素子分離溝47を形成した図31のFに対応。それから、残存しているアモルファスカーボン層61をO2アッシングにより除去してから、熱酸化により溝47の内壁に薄い熱酸化膜を形成し、その後、半導体基板41上の主面全面に、溝47内を埋めるように、絶縁膜である素子分離用酸化シリコン膜48をCVD法により形成した図32のGに対応。素子分離用酸化シリコン膜48形成後、窒化シリコン膜43を研磨ストッパとしたCMP法によって素子分離用酸化シリコン膜48を研磨して、溝47の外部の素子分離用酸化シリコン膜48を除去し、溝47内にのみ素子分離用酸化シリコン膜48を残るようにした図32のHに対応。CMP工程後、熱リン酸により窒化シリコン膜43を除去し、トレンチ型素子分離構造素子分離領域49の形成が完成した図32のIに対応。素子分離領域49は、溝47内に残存する素子分離用酸化シリコン膜48により形成されている。図33は、上記実施例1~5を包括的に捉えた本実施の形態の半導体装置のプロセスフロー図であり、図34~図38は、上記実施例1~5を包括的に捉えた本実施の形態の半導体装置の製造工程中の要部断面図である。図39は、上記実施例1~5における接触角の関係を示す表である。上記実施例1~5を包括的に捉えると、次のようなプロセスフローとなる。すなわち、図34に示されるように、半導体基板71上に材料膜72を形成する図33のステップS11。この際、半導体基板71と材料膜72との間に、他の膜が介在していてもよい。半導体基板71は、上記半導体基板41や半導体ウエハSWに対応するものである。また、材料膜72は、上記図4~図10では上記被加工膜1に対応し、上記実施例1では上記窒化シリコン膜43に対応し、上記実施例2では上記下層膜51に対応し、上記実施例3では上記下層膜51に対応し、上記実施例4では上記下層膜51に対応し、上記実施例5では上記アモルファスカーボン層61に対応する。次に、図35に示されるように、材料膜72上に材料膜第1材料膜26を形成する図33のステップS12。この材料膜26は、上記図4~図10では上記反射防止膜2に対応し、上記実施例1では上記反射防止膜44に対応し、上記実施例2では上記中間層52に対応し、上記実施例3では上記中間層52に対応し、上記実施例4では上記中間層55に対応し、上記実施例5では上記有機反射防止膜62に対応する。次に、図36に示されるように、材料膜26上にレジスト層73を形成する図33のステップS13。このレジスト層73は、上記図4~図10では上記レジスト層3に対応し、上記実施例1では上記レジスト層45に対応し、上記実施例2では上記レジスト層53に対応し、上記実施例3では上記レジスト層54に対応し、上記実施例4では上記レジスト層56に対応し、上記実施例5では上記レジスト層63に対応する。レジスト層73は、材料膜26上に、材料膜26に接して形成される。このため、材料膜26は、レジスト層73の下地層下地膜とみなすこともできる。次に、レジスト層73を液浸露光する図33のステップS14。次に、レジスト層73を現像処理する図33のステップS15。このステップS15では、図37に示されるように、現像処理によってレジスト層73が除去溶解されて除去された部分から材料膜26が露出し、レジスト層73は、レジストパターン73aとなる。このレジストパターン73aは、上記図4~図10では上記レジストパターン3aに対応し、上記実施例1では上記レジストパターン45aに対応し、上記実施例2では上記レジストパターン53aに対応し、上記実施例3では上記レジストパターン54aに対応し、上記実施例4では上記レジストパターン56aに対応し、上記実施例5では上記レジストパターン63aに対応する。ステップS15の現像処理後のレジストパターン73aレジスト層73の表面露出している表面、最表面が、表面73bであり、ステップS15の現像処理後にレジストパターン73aから露出する材料膜26の表面露出面が、表面露出面26aである。つまり、材料膜26の表面26aは、ステップS15の現像処理の前にはレジスト層73で覆われており、レジスト層73に接していたが、ステップS15の現像処理で、レジスト層73の一部ポリレジストの場合は感光部、ネガレジストの場合は悲感光部が現像液に溶解して除去されることで、レジスト層73が除去された部分これをスペース部74と称するから、材料膜26の表面26aが露出する。すなわち、ステップS15の現像処理により、レジストパターン73aレジスト層73から材料膜26の表面露出面26aが露出される。レジストパターン73aレジスト層73の表面73bは、上記図10では上記レジストパターン3aレジスト層3の上記表面3bに対応し、上記実施例1では上記レジストパターン45aレジスト層45の上記表面45bに対応し、上記実施例2では上記レジストパターン53aレジスト層53の上記表面53bに対応している。また、レジストパターン73aレジスト層73の表面73bは、上記実施例3では上記レジストパターン54aレジスト層54の上記表面54bに対応し、上記実施例4では上記レジストパターン56aレジスト層56の上記表面56bに対応し、上記実施例5では上記レジストパターン63aレジスト層63の上記表面63bに対応している。また、スペース部74は、上記図8~図10では上記スペース部22に対応している。次に、半導体基板71をリンス液すすぎ液でリンス処理すすぎ処理する図33のステップS16。すなわち、レジスト層73レジストパターン73aや、レジスト層73レジストパターン73aから露出する材料膜26がリンス液でリンス処理される。リンス液は、レジストパターン73aの表面73bと、レジストパターン73aから露出する材料膜26の表面26aとに接することになる。これにより、半導体基板71レジストパターン73aやレジストパターン73aから露出する材料膜26に付着していた現像液等が除去される。リンス処理は、例えば、ウエハステージ上に配置保持した半導体基板半導体ウエハ71を回転させ、回転する半導体基板71の中央にノズルからリンス液を供給し、遠心力により半導体基板71の主面全体にリンス液を行き渡らせることで、行うことができる。ステップS16のリンス処理は、ステップS15の現像処理と同じ装置または異なる装置により行うことができ、同じ装置を用いる場合は、ステップS15では半導体基板71の主面に現像液が供給され、ステップS16では半導体基板71の主面にリンス液が供給されるよう、半導体基板71の主面へ供給する処理液の切換が行われる。ステップS16のリンス処理とステップS15の現像処理とを同じ装置で行う場合は、ステップS15の現像処理とステップS16のリンス処理とを連続的に行うことができ、これにより、半導体装置の製造時間を短縮し、スループットを向上することができる。次に、半導体基板71を乾燥させる図33のステップS17。この際、半導体基板71を回転させながら乾燥させるスピン乾燥を行うことができる。このスピン乾燥処理は、例えば、ウエハステージ上に配置保持した半導体基板半導体ウエハ71を回転させて乾燥処理を行うことができ、ステップS16のリンス処理と同じ装置または異なる装置により行うことができる。ステップS16のリンス処理とステップS17の乾燥処理とを同じ装置で行う場合は、ステップS16のリンス処理とステップS17の乾燥処理とを連続的に行うことができ、これにより、半導体装置の製造時間を短縮し、スループットを向上することができる。また、ステップS15の現像処理とステップS16のリンス処理とステップS17の乾燥処理とを同じ装置で行う場合は、ステップS15の現像処理とステップS16のリンス処理とステップS17の乾燥処理とを連続的に行うことができ、これにより、半導体装置の製造時間を更に短縮し、スループットを更に向上することができる。次に、図38に示されるように、レジストパターン73aをエッチングマスクとして、材料膜26をエッチングドライエッチングする図33のステップS18。その後、更に、レジストパターン73aまたはレジストパターン73aおよび材料膜26の積層パターンをエッチングマスクとして、材料膜72をエッチングドライエッチングする図33のステップS19。このステップS19では、材料膜72だけでなく、更に材料膜72の下層の膜をエッチングする場合もある上記実施例1に対応。また、ステップS19の後に、材料膜72をエッチングマスクとして用いて、材料膜72の下層の膜をエッチングする場合もある上記実施例2~5に対応。本実施の形態の主要な特徴の一つは、ステップS15の現像処理を行った後、ステップS16のリンス処理を行う際に、レジストパターン73aレジスト層73から露出する材料膜26の表面露出面26aの撥水性が、レジストパターン73aレジスト層73の表面73bの撥水性と同等以上であることである。この撥水性の大小関係は、ステップS16のリンス処理の後のステップS17の乾燥処理の際も維持され、ステップS17の乾燥処理を行う際に、レジストパターン73aレジスト層73から露出する材料膜26の表面露出面26aの撥水性は、レジストパターン73aレジスト層73の表面73bの撥水性と同等以上となっている。なお、表面26aの撥水性が表面73bの撥水性と同等以上とは、表面26aの撥水性が表面73bの撥水性と同じか、あるいは表面26aの撥水性が表面73bの撥水性よりも高い大きいことを意味している。撥水性の程度は、固体表面の液滴の接触角で表され、撥水性が高いほど接触角θは大きくなるため、レジストパターン73aから露出する材料膜26の表面露出面26aとレジストパターン73aの表面73bとについての撥水性の上記大小関係は、上記式1の関係であるθ2≧θ1と表される。なお、撥水性については、特に言及しない場合にはステップS16で使用するリンス液に対する撥水性であり、また、接触角については、特に言及しない場合にはステップS16で使用するリンス液の接触角上記図11の上記液滴31がリンス液と同種の液体の場合である。ここで、θ1は、レジストパターン73aレジスト層73の表面73bにおけるリンス液の接触角である。また、θ2は、レジストパターン73aレジスト層73から露出する材料膜26の表面露出面26aにおけるリンス液の接触角である。なお、ここで、言うリンス液は、ステップS16のリンス処理に使用するリンス液と同じものであり、ステップS16で純水をリンス液として使用する場合は、θ1は、レジストパターン73aレジスト層73の表面73bにおける純水の接触角であり、θ2は、レジストパターン73aレジスト層73から露出する材料膜26の表面露出面26aにおける純水の接触角である。また、上記接触角θ2,θ1は、ステップS16のリンス処理でレジストパターン73aの表面73bや材料膜26の表面26aに付着したリンス液の液滴を、ステップS16のリンス処理後に観察することで得ることができる。また、ステップS17の乾燥処理を行ってもレジストパターン73aの表面73bや材料膜26の表面26aの撥水性は変わらないため、ステップS17の乾燥処理の前または後で、レジストパターン73aの表面73bや材料膜26の表面26aに、ステップS16のリンス処理で使用したのと同じリンス液の液滴を配置し、それを観察して上記接触角θ2,θ1を得ることも可能である。ステップS15の現像処理を行った後、ステップS16のリンス処理を行う際に、レジストパターン73aレジスト層73から露出する材料膜26の表面露出面26aの撥水性が、レジストパターン73aレジスト層73の表面73bの撥水性と同等以上であることにより、上述したように、上記図8および図9で説明したような欠陥を抑制または防止できる。これを別の表現で言うと、ステップS15の現像処理を行った後、ステップS16のリンス処理を行う際に、レジストパターン73aレジスト層73から露出する材料膜26の表面露出面26aにおけるリンス液の接触角θ2が、レジストパターン73aレジスト層73の表面73bにおけるリンス液の接触角θ1以上すなわちθ2≧θ1であることにより、上述したように、上記図8および図9で説明したような欠陥を抑制または防止できる。また、ステップS15の現像処理を行った後、ステップS16のリンス処理を行う際に、レジストパターン73aレジスト層73から露出する材料膜26の表面露出面26aの撥水性が、レジストパターン73aの表面73bの撥水性よりも大きければすなわちθ2>θ1であればより好ましく、これにより、上記図8および図9で説明したような欠陥を、より的確に抑制または防止できる。従って、半導体装置の製造歩留まりをより的確に向上することができる。また、θ2≧θ1より好ましくはθ2>θ1の関係は、ステップS15の現像処理を行った後、ステップS16のリンス処理を行う際に満たされているが、ステップS16のリンス処理を終了しても維持され、ステップS17の乾燥処理の際にも、θ2≧θ1より好ましくはθ2>θ1の関係が満たされている。従って、ステップS16のリンス処理を行った後、ステップS17の乾燥処理を行う際に、レジストパターン73aから露出する材料膜26の表面露出面26aの撥水性は、レジストパターン73aの表面73bの撥水性と同等以上でありすなわちθ2≧θ1であり、より好ましくは、レジストパターン73aの表面73bの撥水性よりも大きくなっているすなわちθ2>θ1となっている。これにより、ステップS17の乾燥処理の際に、リンス液はスペース部74上記スペース部22に対応で安定せず保持されずにスペース部74の外部に移動しやすくなり、また、半導体ウエハの表面を半導体ウエハの外周方向にリンス液の液滴が動いていく最中にスペース部74が存在した場合でも、液滴はこのスペース部74にトラップされにくくなる。このため、レジストパターン73aのスペース部74上記スペース部22に対応内でリンス液が乾燥することで発生する欠陥上記図8や上記図9で説明したような欠陥を、的確に抑制または防止することができる。従って、半導体装置の製造歩留まりを向上することができる。また、ステップS17の乾燥処理は、半導体基板半導体ウエハ71を回転させて行うスピン乾燥が好ましい。これにより、θ2≧θ1より好ましくはθ2>θ1の関係が満たされた状態でスピン乾燥が行われるため、スピン乾燥の遠心力に伴い、リンス液がスペース部74上記スペース部22に対応からスペース部74の外部に移動することで、上記図8および図9で説明したような欠陥を、更に的確に抑制または防止できるようになる。従って、半導体装置の製造歩留まりを更に的確に向上することができる。図39は、ステップS14の液浸露光前と、ステップS15の現像処理後における、材料膜26およびレジスト層73の接触角の関係をまとめた表である。図39の表には、θ1,θ2,θ3の大小関係が示されているが、上述のように、θ1は、レジストパターン73aレジスト層73の表面73bにおけるリンス液の接触角であり、θ2は、レジストパターン73aレジスト層73から露出する材料膜26の表面露出面26aにおけるリンス液の接触角である。θ3は、ステップS14の液浸露光を行う際の、レジスト層73の表面73bにおけるリンス液の接触角である。なお、ここで、言うリンス液は、ステップS16のリンス処理に使用するリンス液と同じものであり、ステップS16で純水をリンス液として使用する場合は、θ3は、レジスト層73の表面における純水の接触角である。なお、上記接触角θ3は、ステップS14の液浸露光を行う前に、レジスト層73の表面にステップS16のリンス処理で使用するのと同じリンス液の液滴を配置し、それを観察して得ることが可能である。上記実施例2では、図39の表からも分かるように、ステップS14の液浸露光前と、ステップS15の現像処理後すなわちステップS16のリンス処理およびステップS17の乾燥処理を行う際との両方とも、材料膜26の表面の接触角θ2はレジスト層73の表面の接触角θ1,θ3以上すなわちθ2≧θ1かつθ2≧θ3であった。すなわち、ステップS14の液浸露光前と、ステップS15の現像処理後すなわちステップS16のリンス処理およびステップS17の乾燥処理を行う際との両方とも、材料膜26の表面の撥水性はレジスト層73の表面の撥水性と同等以上であった。上記実施例2では、ステップS15の現像処理後すなわちステップS16のリンス処理およびステップS17の乾燥処理を行う際に、レジストパターン73aから露出する材料膜26の表面の撥水性がレジストパターン73aレジスト層73の表面の撥水性と同等以上であるすなわちθ2≧θ1であることで、上述のように、上記図8および図9で説明したような欠陥を抑制または防止することができる。一方、上記実施例1,3~5では、図39の表からも分かるように、ステップS14の液浸露光前は、レジスト層73の表面の接触角θ3が材料膜26の表面の接触角θ2よりも大きくなっているすなわちθ3>θ2。すなわち、ステップS14の液浸露光前は、レジスト層73の表面の撥水性が、材料膜26の表面の撥水性よりも高く大きくなっている。そして、ステップS15の現像処理後すなわちステップS16のリンス処理およびステップS17の乾燥処理を行う際には、レジストパターン73aから露出する材料膜26の表面の接触角θ2がレジストパターン73aの表面の接触角θ1以上すなわちθ2≧θ1となっている。すなわち、ステップS15の現像処理後すなわちステップS16のリンス処理およびステップS17の乾燥処理を行う際には、レジストパターン73aから露出する材料膜26の表面26aの撥水性が、レジストパターン73aの表面73bの撥水性と同等以上となっている。この場合、ステップS15の現像処理後すなわちステップS16のリンス処理およびステップS17の乾燥処理を行う際にθ2≧θ1となっていることにより上記図8および図9で説明したような欠陥を抑制または防止できる効果を得られるが、ステップS14の液浸露光前にθ3>θ2となっていることで、更に次のような効果も得ることができる。すなわち、ステップS14の液浸露光の際は、上記図1を参照して説明したように、レジスト層73の表面の撥水性が高い方が好ましい。一方、材料膜26の表面の撥水性は、材料膜26上にレジスト層73を形成しやすくするには、高くしすぎない方がよい。そして、上記図8および図9で説明したような欠陥を抑制または防止するには、上述のように、ステップS15の現像処理後すなわちステップS16のリンス処理およびステップS17の乾燥処理を行う際に、レジストパターン73aから露出する材料膜26の表面の撥水性がレジストパターン73aの表面の撥水性と同等以上すなわちθ2≧θ1となるとなるようにする必要がある。このため、ステップS14の液浸露光の際のレジスト層73の表面の高撥水性と、ステップS15の現像処理後におけるθ2≧θ1の関係とを両立するように設計すると、ステップS14の液浸露光前は、レジスト層73の表面を材料膜26の表面よりも高撥水性としてθ3>θ2の関係が満たされるようにする。そして、ステップS15の現像処理後すなわちステップS16のリンス処理およびステップS17の乾燥処理を行う際には、レジスト層73の表面の撥水性を材料膜26の表面の撥水性と同等以下にしてθ2≧θ1の関係が満たされるようにする。これを実現するためには、ステップS14の液浸露光の際にはθ3>θ2の関係が満たされるような高撥水性であったレジスト層73の表面の撥水性が、ステップS15の現像処理後には、θ2≧θ1の関係が満たされるような撥水性に低下している必要がある。これの具体的な手法が実施例1と実施例3~5とで相違している。すなわち、上記実施例1では、レジスト層45レジスト層73に対応の表面に高撥水性トップコート層形成前のレジスト層45の表面よりも高撥水性のトップコート層を形成して、このトップコート層により、レジスト層45の表面この場合トップコート層がレジスト層45の表面を構成するの撥水性を高め、ステップS14の液浸露光前ステップS14の液浸露光の際に、θ3>θ2の関係が満たされるようにしている。そして、ステップS14の液浸露光後にステップS15の現像処理を行うと、レジスト層45の表面のトップコート層は現像液に溶解して、レジスト層45の表面から除去されるため、レジスト層45レジストパターン45aの表面の撥水性接触角は低下するすなわちθ3>θ1になる。これにより、ステップS15の現像処理後すなわちステップS16のリンス処理およびステップS17の乾燥処理を行う際には、θ2≧θ1の関係が満たされるようにすることができる。すなわち、上記実施例1では、ステップS13でレジスト層73レジスト層45に対応を形成し、このレジスト層73の表面にトップコート層トップコート層形成前のレジスト層73の表面よりも高撥水性のトップコート層を形成し、その後、ステップS14で液浸露光を行う。ステップS14の液浸露光では、この高撥水性のトップコート層がレジスト層73の表面を構成し、ステップS15の現像処理では、現像液により、レジスト層73の表面からトップコート層が除去されることにより、レジスト層73の表面の撥水性が低下する。これにより、ステップS14の液浸露光前は、トップコート層で形成されたレジスト層73の表面の撥水性が、材料膜26の表面の撥水性よりも高くなっていたすなわちθ3>θ2のに対して、ステップS15の現像処理後には、レジストパターン73aの表面73bの撥水性がレジストパターン73aから露出する材料膜26の表面26aの撥水性と同等以下すなわちθ2≧θ1になる。一方、上記実施例3では、レジスト層54レジスト層73に対応形成時に撥水添加剤をレジスト層54の表面に偏析させることにより、レジスト層54の表面の撥水性を高め、ステップS14の液浸露光前ステップS14の液浸露光の際に、θ3>θ2の関係が満たされるようにしている。そして、ステップS14の液浸露光後にステップS15の現像処理を行うと、レジスト層54の表面に偏析していた撥水添加剤が極性変化を起こし、レジスト層54レジストパターン54aの表面が親水化し、撥水性接触角は低下するすなわちθ3>θ1になる。すなわち、ステップS15の現像処理において、現像液に触れることにより、レジスト層54レジスト層73に対応の表面の撥水性が低下するすなわちθ3>θ1になる。これにより、ステップS15の現像処理後すなわちステップS16のリンス処理およびステップS17の乾燥処理を行う際には、θ2≧θ1の関係が満たされるようにすることができる。すなわち、ステップS14の液浸露光前は、撥水添加剤が偏析したレジスト層73の表面の撥水性が、材料膜26の表面の撥水性よりも高くなっていたすなわちθ3>θ2のに対して、ステップS15の現像処理後には、レジストパターン73aの表面73bの撥水性がレジストパターン73aから露出する材料膜26の表面26aの撥水性と同等以下すなわちθ2≧θ1になる。また、上記実施例4,5についても同様である但し実施例4の場合はレジスト層54をレジスト層56と読み替え、実施例5の場合はレジスト層54をレジスト層63と読み替える。このように、ステップS14の液浸露光前ステップS14の液浸露光の際には、レジスト層73の撥水性を高めてθ3>θ2の関係が満たされるようにし、ステップS15の現像処理後すなわちステップS16のリンス処理およびステップS17の乾燥処理を行う際には、ステップS14の液浸露光前に比べてレジスト層73の表面の撥水性を低下させてすなわちθ3>θ1として、θ2≧θ1の関係が満たされるようにする。これにより、ステップS14の液浸露光を、より的確に行うことができるようにするとともに、上記図8および図9で説明したような欠陥を抑制または防止でき、半導体装置の製造歩留まりを向上することができる。また、上記図17からも分かるように、レジスト層73を形成しやすくするためには、材料膜26の表面の上記接触角θ2は80°以下すなわちθ2≦80°にすることが好ましく、78°以下すなわちθ2≦78°にすれば、より好ましい。また、ステップS16のリンス処理で使用するリンス液は、好ましくは純水であるが、場合によっては、純水に界面活性剤を添加したものを用いる場合もあり得る。また、材料膜26は、炭素Cを主要な成分として含む有機膜、もしくは、炭素CおよびシリコンSiを主要な成分として含む有機膜とし、ステップS12において、材料膜26形成用の薬液がフッ素樹脂を含有し、この薬液を半導体基板半導体ウエハ71に塗布することで、フッ素樹脂が表面に偏析した材料膜26を形成することができる。これにより、材料膜26の表面の撥水性を高めることができ、ステップS15の現像処理後すなわちステップS16のリンス処理およびステップS17の乾燥処理を行う際には、θ2≧θ1の関係を満たすことが容易となる。この材料膜26に含まれるフッ素樹脂は、ステップS15の現像処理で用いられる現像液に溶解しないことが好ましく、これにより、材料膜26の表面の高撥水性を維持して、ステップS15の現像処理後すなわちステップS16のリンス処理およびステップS17の乾燥処理を行う際に、θ2≧θ1の関係を満たすことが、より容易となる。また、この材料膜26に含まれるフッ素樹脂は、上記化1で表される単量体から形成されるモノマーを重合した樹脂であることが好ましい。また、ステップS12で材料膜26を形成した後で、ステップS13でレジスト層73を形成する前に、材料膜26の表面を、撥水化剤と溶剤とを含む撥水化剤薬液で処理することにより、材料膜26の表面の撥水性を高めることもできる。これにより、材料膜26の表面の撥水性を高めることができ、ステップS15の現像処理後すなわちステップS16のリンス処理およびステップS17の乾燥処理を行う際には、θ2≧θ1の関係を満たすことが容易となる。このとき使用する撥水化剤は、フッ素系撥水化剤、シリコーン系撥水化剤、フッ素シリコーン系撥水化剤、シランカップリング剤、シリル化剤、アルキル化剤およびアシル化剤のうち少なくともいずれか1種を含むものを使用すれば、より好ましい。以上、STI工程形成方法を例にあげて実施例を示したが、本発明は、他の工程好ましくは孔または溝のような開口部を形成する工程におけるリソグラフィプロセスにおいても同様に適用可能であり、また、トップコートプロセス、トップコートレスレジストを用いたプロセスに関わらず、また、露光光源に関わらず適用可能であることは言うまでもない。次に、本実施の形態を適用した半導体装置の製造工程の一例、ここではMISFETMetalInsulatorSemiconductorFieldEffectTransistorを有する半導体装置の製造工程について図40~図52を参照して説明する。図40~図52は、本実施の形態の半導体装置の製造工程中の要部断面図である。まず、図40に示されるように、例えば1~10Ωcm程度の比抵抗を有するp型の単結晶シリコンなどからなる半導体基板半導体ウエハ81を準備する。それから、半導体基板81の主面に素子分離領域82を形成する。素子分離領域82は酸化シリコンなどの絶縁体からなり、STIShallowTrenchIsolation法により形成され、半導体基板81に形成された溝素子分離溝82aに埋め込まれた絶縁膜により、素子分離領域82が形成される。この溝82aは、上記実施例1~5の上記溝47に対応し、素子分離領域82は、上記実施例1~5の上記素子分離領域49に対応し、上記実施例1~5のようにして溝82aおよび素子分離領域82を形成することができる。次に、図41に示されるように、半導体基板81の主面から所定の深さにわたってp型ウエルウエル領域PWを形成する。p型ウエルPWは、nチャネル型MISFET形成予定領域の半導体基板81に例えばホウ素Bなどのp型の不純物をイオン注入することなどによって形成することができる。また、閾値を調整するためのイオン注入も行う。次に、例えばフッ酸HF水溶液を用いたウェットエッチングなどにより半導体基板81の表面を清浄化洗浄した後、半導体基板81の表面すなわちp型ウエルPWの表面上にゲート絶縁膜83を形成する。ゲート絶縁膜83は、例えば薄い酸化シリコン膜などからなり、例えば熱酸化法などによって形成することができる。ゲート絶縁膜83として、酸化シリコン膜の代わりに酸窒化シリコン膜などを形成することもできる。次に、半導体基板81上すなわちp型ウエルPWのゲート絶縁膜83上に、ゲート電極形成用の導電体膜例えばドープトポリシリコン膜を形成し、この導電体膜をフォトリソグラフィ法およびドライエッチング法を用いてパターニングすることにより、ゲート電極GEを形成する。次に、図42に示されるように、半導体基板81p型ウエルPWのゲート電極GEの両側の領域に、リンPまたはヒ素Asなどのn型の不純物をイオン注入することにより、一対のn-型半導体領域エクステンション領域、ソースドレインエクステンション領域、EXを形成する。このn-型半導体領域EX形成用のイオン注入時には、半導体基板81p型ウエルPWにゲート電極GEをマスクイオン注入阻止マスクとしてイオン注入するため、p型ウエルPWにおけるゲート電極GEの直下の領域には、ゲート電極GEに遮蔽されることでイオン注入されない。次に、ゲート電極GEの側壁上に、側壁絶縁膜絶縁膜として、例えば酸化シリコンまたは窒化シリコンあるいはそれら絶縁膜の積層膜などからなるサイドウォールスペーササイドウォール、側壁スペーサ、側壁絶縁膜SPを形成する。例えば、半導体基板81上にゲート電極GEを覆うように酸化シリコン膜または窒化シリコン膜あるいはそれらの積層膜を堆積し、この酸化シリコン膜または窒化シリコン膜あるいはそれらの積層膜をRIEReactiveIonEtching法などにより異方性エッチングすることによって、サイドウォールスペーサSPを形成することができる。次に、半導体基板81p型ウエルPWのゲート電極GEおよびサイドウォールスペーサSPの両側の領域に、リンPまたはヒ素Asなどのn型の不純物をイオン注入することにより、n型半導体領域SDソース、ドレインを形成する。n型半導体領域SD形成用のイオン注入時には、半導体基板81p型ウエルPWに、ゲート電極GEおよびその側壁上のサイドウォールスペーサSPをマスクイオン注入阻止マスクとしてイオン注入するため、p型ウエルPWにおけるゲート電極GEおよびサイドウォールスペーサSPの直下の領域には、ゲート電極GEおよびサイドウォールスペーサSPに遮蔽されることで、イオン注入されない。このため、n-型半導体領域EXは、ゲート電極GEに整合自己整合して形成され、n型半導体領域SDはゲート電極GEの側壁上のサイドウォールスペーサSPに整合自己整合して形成される。次に、これまでのイオン注入で導入した不純物の活性化のためのアニール処理活性化アニール、熱処理を行う。このようにして、半導体基板81のp型ウエルPWに、電界効果トランジスタとしてnチャネル型MISFETMetalInsulatorSemiconductorFieldEffectTransistorQnが形成され、図5の構造が得られる。また、nチャネル型MISFETを形成する場合について説明したが、導電型を逆にしてpチャネル型MISFETを形成することもできる。また、nチャネル型MISFETおよびpチャネル型MISFETの両方を形成することもできる。n型半導体領域SDは、n-型半導体領域EXよりも不純物濃度が高くかつ接合深さが深い。これにより、nチャネル型MISFETQnのソースまたはドレインとして機能するn型の半導体領域不純物拡散層が、n型半導体領域SDおよびn-型半導体領域EXにより形成される。従って、nチャネル型MISFETQnのソースドレイン領域は、LDDLightlydopedDrain構造を有している。次に、図43に示されるように、サリサイドSalicide:SelfAlignedSilicide技術により、ゲート電極GEおよびn型半導体領域SDの表面表層部分、上層部分に、低抵抗の金属シリサイド層84を形成する。例えば、ゲート電極GEおよびn型半導体領域SDの表面上面を露出させ、例えばコバルトCo膜またはニッケルNiのような金属膜を堆積して熱処理することによって、図44に示されるように、ゲート電極GEおよびn型半導体領域SDの表面表層部分、上層部分に、それぞれ金属シリサイド層84を形成することができる。これにより、n型半導体領域SDの拡散抵抗やコンタクト抵抗などを低抵抗化することができる。その後、未反応の金属膜は除去する。次に、図44に示されるように、半導体基板81の主面上に絶縁膜層間絶縁膜85を形成する。すなわち、ゲート電極GEおよびサイドウォールスペーサSPを覆うように、金属シリサイド層84上を含む半導体基板81上に絶縁膜85を形成する。絶縁膜85は、例えば、酸化シリコン膜の単体膜や、あるいは、窒化シリコン膜とそれよりも厚い酸化シリコン膜との積層膜などからなる。その後、絶縁膜85の表面上面をCMP法により研磨するなどして、絶縁膜85の上面を平坦化する。下地段差に起因して絶縁膜85の表面に凹凸形状が形成されていても、絶縁膜85の表面をCMP法により研磨することにより、その表面が平坦化された層間絶縁膜を得ることができる。次に、コンタクトホールCNTを形成するが、上述の実施例1~5や上記図33~39で説明した手法により、コンタクトホールCNTを形成する。コンタクトホールCNT形成工程について、図45~図47を参照して説明するが、ここでは、上記実施例1の手法を適用した場合について説明する。まず、図45に示されるように、絶縁膜85上に反射防止膜86を上記実施例1の反射防止膜44と同様にして形成してから、反射防止膜86上にレジスト層フォトレジスト層87を上記実施例1のレジスト層45と同様にして形成する。レジスト層45と同様に、レジスト層87の表面にもトップコート層トップコート層を形成する前のレジスト層87の表面よりも高撥水性のトップコート層を形成しているため、レジスト層87の表面の撥水性は反射防止膜86の撥水性よりも高くなっている。なお、この場合、絶縁膜85が上記図33~図38における上記材料膜72に対応し、反射防止膜86が上記図33~図38における上記材料膜26に対応し、レジスト層87が上記図33~図38における上記レジスト層73に対応している。次に、図46に示されるように、上記実施例1と同様に、レジスト層87を液浸露光してから、現像処理し、更にリンス処理および乾燥処理スピン乾燥を行う。これにより、レジスト層87はレジストパターン87aとなる。現像処理後リンス処理および乾燥処理を行う際において、レジスト層87レジストパターン87aの表面87bの撥水性は、レジスト層87レジストパターン87aから露出する反射防止膜86の表面86aの撥水性と同等以下となっている。これは、主として、レジスト層87の表面に形成していたトップコート層が現像液に溶解して除去されたためである。この撥水性の大小関係により、上記図8および図9で説明したような欠陥を抑制または防止することができる。次に、上記実施例1と同様に、レジストパターン87aをエッチングマスクとして、反射防止膜86をドライエッチングし、更に、レジストパターン87aまたはレジストパターン87aおよび反射防止膜86の積層パターンをエッチングマスクとして、絶縁膜85をドライエッチングすることで、図47に示されるように、絶縁膜85にコンタクトホール貫通孔、孔CNTを形成する。その後、残存するレジストパターン87aおよび反射防止膜86をアッシングなどにより除去する。このコンタクトホールCNTが上記実施例1~5の溝47に対応し、また、絶縁膜85は、上記実施例1~5において、溝47が形成される部分の半導体基板41と酸化シリコン膜42と窒化シリコン膜43とを合わせたものに対応する。コンタクトホールCNT形成工程に上記実施例2を適用する場合は、反射防止膜86およびレジスト層87の代わりに、上記実施例2と同様に、上記下層膜51、中間層52およびレジスト層53を絶縁膜85上に形成し、その後も上記実施例2と同様の工程を行って上記溝47に対応するコンタクトホールCNTを形成する。また、コンタクトホールCNT形成工程に上記実施例3を適用する場合は、反射防止膜86およびレジスト層87の代わりに、上記実施例3と同様に、上記下層膜51、中間層52およびレジスト層54を絶縁膜85上に形成し、その後も上記実施例3と同様の工程を行って上記溝47に対応するコンタクトホールCNTを形成する。また、コンタクトホールCNT形成工程に上記実施例4を適用する場合は、反射防止膜86およびレジスト層87の代わりに、上記実施例4と同様に、上記下層膜51、中間層55およびレジスト層56を絶縁膜85上に形成し、その後も上記実施例4と同様の工程を行って上記溝47に対応するコンタクトホールCNTを形成する。また、コンタクトホールCNT形成工程に上記実施例5を適用する場合は、反射防止膜86およびレジスト層87の代わりに、上記実施例5と同様に、上記アモルファスカーボン層61、有機反射防止膜62およびレジスト層63を絶縁膜85上に形成し、その後も上記実施例5と同様の工程を行って上記溝47に対応するコンタクトホールCNTを形成する。コンタクトホールCNTの底部では、半導体基板81の主面の一部、例えばn型半導体領域SDの表面上の金属シリサイド層84の一部や、ゲート電極GEの表面上の金属シリサイド層84の一部などが露出される。次に、図48に示されるように、コンタクトホールCNT内に、タングステンWなどからなる導電性のプラグ接続用導体部PGを形成する。プラグPGを形成するには、例えば、コンタクトホールCNTの内部底部および側壁上を含む絶縁膜85上に、プラズマCVD法などによりバリア導体膜例えばチタン膜、窒化チタン膜、あるいはそれらの積層膜を形成する。それから、タングステン膜などからなる主導体膜をCVD法などによってバリア導体膜上にコンタクトホールCNTを埋めるように形成し、絶縁膜85上の不要な主導体膜およびバリア導体膜をCMP法またはエッチバック法などによって除去することにより、プラグPGを形成することができる。図面の簡略化のために、プラグPGは、主導体膜とバリア導体膜を一体化して示してある。プラグPGは、その底部で、ゲート電極GEまたはn型半導体領域SDの表面上の金属シリサイド層84などと接して、電気的に接続される。次に、プラグPGが埋め込まれた絶縁膜85上に、絶縁膜91を形成する。絶縁膜91は、複数の絶縁膜の積層膜で形成することもできる。次に、シングルダマシン法により第1層目の配線である配線M1を形成する。ダマシン法により配線M1を形成するためには配線M1用の溝配線溝TRを形成する必要があるが、上述の実施例1~5や上記図33~39で説明した手法により溝TRを形成する。溝TR形成工程について、図49~図51を参照して説明するが、ここでは、上記実施例1の手法を適用した場合について説明する。まず、図49に示されるように、絶縁膜91上に反射防止膜92を上記実施例1の反射防止膜44と同様にして形成してから、反射防止膜92上にレジスト層フォトレジスト層93を上記実施例1のレジスト層45と同様にして形成する。レジスト層45と同様に、レジスト層93の表面にもトップコート層トップコート層を形成する前のレジスト層93の表面よりも高撥水性のトップコート層を形成しているため、レジスト層93の表面の撥水性は反射防止膜92の撥水性よりも高くなっている。なお、この場合、絶縁膜91が上記図33~図38における上記材料膜72に対応し、反射防止膜92が上記図33~図38における上記材料膜26に対応し、レジスト層93が上記図33~図38における上記レジスト層73に対応している。次に、図50に示されるように、上記実施例1と同様に、レジスト層93を液浸露光してから、現像処理し、更にリンス処理および乾燥処理スピン乾燥を行う。これにより、レジスト層93はレジストパターン93aとなる。現像処理後リンス処理および乾燥処理を行う際において、レジスト層93レジストパターン93aの表面93bの撥水性は、レジスト層93レジストパターン93aから露出する反射防止膜92の表面92aの撥水性と同等以下となっている。これは、主として、レジスト層93の表面に形成していたトップコート層が現像液に溶解して除去されたためである。この撥水性の大小関係により、上記図8および図9で説明したような欠陥を抑制または防止することができる。次に、上記実施例1と同様に、レジストパターン93aをエッチングマスクとして、反射防止膜92をドライエッチングし、更に、レジストパターン93aまたはレジストパターン93aおよび反射防止膜92の積層パターンをエッチングマスクとして、絶縁膜91をドライエッチングすることで、図51に示されるように、絶縁膜91に溝TRを形成する。その後、残存するレジストパターン93aおよび反射防止膜92をアッシングなどにより除去する。この溝TRが上記実施例1~5の溝47に対応し、また、絶縁膜91は、上記実施例1~5において、溝47が形成される部分の半導体基板41と酸化シリコン膜42と窒化シリコン膜43とを合わせたものに対応する。溝TR形成工程に上記実施例2を適用する場合は、反射防止膜92およびレジスト層93の代わりに、上記実施例2と同様に、上記下層膜51、中間層52およびレジスト層53を絶縁膜91上に形成し、その後も上記実施例2と同様の工程を行って上記溝47に対応する溝TRを形成する。また、溝TR形成工程に上記実施例3を適用する場合は、反射防止膜92およびレジスト層93の代わりに、上記実施例3と同様に、上記下層膜51、中間層52およびレジスト層54を絶縁膜91上に形成し、その後も上記実施例3と同様の工程を行って上記溝47に対応する溝TRを形成する。また、溝TR形成工程に上記実施例4を適用する場合は、反射防止膜92およびレジスト層93の代わりに、上記実施例4と同様に、上記下層膜51、中間層55およびレジスト層56を絶縁膜91上に形成し、その後も上記実施例4と同様の工程を行って上記溝47に対応する溝TRを形成する。また、溝TR形成工程に上記実施例5を適用する場合は、反射防止膜86およびレジスト層87の代わりに、上記実施例5と同様に、上記アモルファスカーボン層61、有機反射防止膜62およびレジスト層63を絶縁膜91上に形成し、その後も上記実施例5と同様の工程を行って上記溝47に対応する溝TRを形成する。溝TRを形成した後、溝TRの底部および側壁上を含む絶縁膜91上にバリア導体膜例えば窒化チタン膜、タンタル膜または窒化タンタル膜などを形成する。続いて、CVD法またはスパッタリング法などによりバリア導体膜上に銅のシード層を形成し、さらに電解めっき法などを用いてシード層上に銅めっき膜を形成して、銅めっき膜により配線溝の内部を埋め込む。それから、溝TR以外の領域の主導体膜銅めっき膜およびシード層とバリア導体膜をCMP法により除去して、図52に示されるように、溝TRに埋め込まれ銅を主導電材料とする第1層目の配線M1を形成する。図面の簡略化のために、配線M1は、バリア導体膜、シード層および銅めっき膜を一体化して示してある。配線M1は、プラグPGを介してゲート電極GEまたはn型半導体領域SDなどと電気的に接続されている。その後、デュアルダマシン法により2層目の配線を形成するが、ここでは図示およびその説明は省略する。以上のようにして、本実施の形態の半導体装置が製造される。以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。"