複数の出力信号線に対して、上位から順に画素トランジスタを導通させる電位であるアクティブ電位を印加する駆動回路を備え、前記駆動回路は、前記複数の信号線のうちの一の出力信号線の一端に、より上位の前記出力信号線において出力されるアクティブ電位が入力されることに起因して、クロック信号を印加してアクティブ電位を出力させる主駆動回路と、前記出力信号線の他端がソース及びドレインの一方に接続され、前記クロック信号の信号線がソース及びドレインの他方に接続されたトランジスタである補助トランジスタを含む補助駆動回路と、を有する、ことを特徴とする表示装置。前記出力信号線は、前記補助トランジスタのソース又はドレインの一方と、ゲートとの両方に接続されている、ことを特徴とする請求項1に記載の表示装置。前記主駆動回路は、前記クロック信号を前記出力信号線に印加させるためのスイッチとなるメイントランジスタを更に備え、前記補助トランジスタのゲートには、より上位の前記出力信号線のための前記メイントランジスタのゲート線が接続されている、ことを特徴とする請求項1に記載の表示装置。前記主駆動回路は、前記クロック信号を前記出力信号線に印加させるためのスイッチとなるメイントランジスタを更に備え、前記補助トランジスタのゲートには、より下位の前記出力信号線のための前記メイントランジスタのゲート線が接続されている、ことを特徴とする請求項1に記載の表示装置。例えば、特許文献1の図1における回路では、次段の走査信号線の出力がHighになるまで、走査信号線の電位をLowにするためのトランジスタNT15の機能は有効にならず、走査信号線の信号の立ち下がりが遅れ、波形なまりは実質的に残ることとなる。また、特許文献2の図3及び図4の回路では、トランジスタRT3LT3のゲートには、クロック信号が印加されているため、長時間回路を動作させると、閾値電圧が大きくシフトし、走査信号線をLowにする機能が著しく低下する。これらの現象は、各画素に保持されるべき階調電圧に変動をきたすものであり、表示装置の表示品質を低下させる結果となる。本発明は、上述の事情に鑑みてされたものであり、表示装置の走査信号線の駆動回路において、走査信号線の出力波形なまりを改善し、表示装置の表示品質を高めることを目的とする。本発明の表示装置は、複数の出力信号線に対して、上位から順に画素トランジスタを導通させる電位であるアクティブ電位を印加する駆動回路を備え、前記駆動回路は、前記複数の信号線のうちの一の出力信号線の一端に、より上位の前記出力信号線において出力されるアクティブ電位が入力されることに起因して、クロック信号を印加してアクティブ電位を出力させる主駆動回路と、前記出力信号線の他端がソース及びドレインの一方に接続され、前記クロック信号の信号線がソース及びドレインの他方に接続されたトランジスタである補助トランジスタを含む補助駆動回路と、を有する、ことを特徴とする表示装置である。また、本発明の表示装置において、前記出力信号線は、前記補助トランジスタのソース又はドレインの一方と、ゲートとの両方に接続され、所謂ダイオード接続されている、こととしてもよい。また、本発明の表示装置において、前記主駆動回路は、前記クロック信号を前記出力信号線に印加させるためのスイッチとなるメイントランジスタを更に備え、前記補助トランジスタのゲートには、より上位の前記出力信号線のための前記メイントランジスタのゲート線が接続されている、こととしてもよい。また、本発明の表示装置において、前記主駆動回路は、前記クロック信号を前記出力信号線に印加させるためのスイッチとなるメイントランジスタを更に備え、前記補助トランジスタのゲートには、より下位の前記出力信号線のための前記メイントランジスタのゲート線が接続されている、こととしてもよい。以下、本発明の第1~第4実施形態について、図面を参照しつつ説明する。なお、図面において、同一又は同等の要素には同一の符号を付し、重複する説明を省略する。[第1実施形態]図1には、本発明の一実施形態に係る液晶表示装置100が概略的に示されている。この図に示されるように、液晶表示装置100は、上フレーム110及び下フレーム120に挟まれるように固定された液晶パネル200及び不図示のバックライト装置等から構成されている。図2には、図1の液晶パネル200の構成が示されている。液晶パネル200は、TFTThinFilmTransistor:薄膜トランジスタ基板220とカラーフィルタ基板230の2枚の基板を有し、これらの基板の間には液晶組成物が封止されている。TFT基板220は、走査信号線G1~G480に対して、順に所定の電圧を印加する駆動回路210と、画素領域202において走査信号線G1~G480に垂直に交差するように延びる不図示の複数のデータ信号線に対して画素の階調値に対応する電圧を印加すると共に、駆動回路210を制御する駆動ICIntegratedCircuit260とを有している。ここで、駆動回路210は、主駆動回路240と、走査信号線G1~G480に主駆動回路240とは反対側端で接続される補助駆動回路250と、を有している。図3には、主駆動回路240と補助駆動回路250の詳細が概略的に示されている。この図に示されるように主駆動回路240は、複数の信号出力回路241から構成されており、各信号出力回路241が1つの出力Gnを有し、信号出力回路241の出力Gnが次段の信号出力回路241の入力Gn-1に入力されることにより、各信号出力回路241が順にHigh信号の出力を行う構成となっている。なお、最上位から2つの段及び最下位から2つの段の信号出力回路241は、ダミー回路であり、上位の走査信号線G1及びG2並びに下位の走査信号線G479及びG480へ出力する信号出力回路241の入出力信号線が接続されている。また、信号出力回路241とは走査信号線G1~G480を介して反対側に配置された補助駆動回路250は、ダミー回路を除く各信号出力回路241に対応して、補助回路251を有している。図4は、信号出力回路241の回路構成について示す図であり、図5は、図4の信号出力回路241の動作のタイミングチャートである。信号出力回路241の動作について説明する。ここで、V1~V4はクロック信号、VSTはスタート信号を表し、VGLの電位はLowに固定されている。これらの信号はいずれも信号出力回路241の外部から入力される。図4においてn=2、m=4のときを例にして説明する。まず、出力G1がHighになると、この出力G1は、図4におけるGn-1に入力され、トランジスタT7のゲートがHighとなってトランジスタT7が導通することによりノードN2はVGLに接続されLowとなる。また、この出力G1は、ダイオード接続されたトランジスタT1にも入力されているため、これに接続されたノードN1はHighとなり、容量C1に電位差を生じさせると共に、トランジスタT5を導通させる。ノードN1はトランジスタT4のゲート信号にもなっているため、ノードN2はトランジスタT4によってもVGLと接続されLowにされる。次に、クロック信号V4がHighになると、トランジスタT5が導通していることから容量C1の一方の電極の電位がHighとなり、いわゆるブートストラップにより他方の電極側であるトランジスタT5のゲート電位はより押し上げられる。これにより、出力G2のHighは確定される。出力G2がHighである書込み期間に、不図示のデータ信号線に各画素の階調値に基づくデータ信号電圧が印加され、後述する出力G2の立ち下がりにより、印加された階調値に基づく電圧が画素に保持される。クロック信号V4がLowとなると、出力G2もLowとなるが、これを確定させるため、Highになるクロック信号V2をダイオード接続されたトランジスタT3に入力し、ノードN2をHighにし、HighとなったノードN2がゲートに接続されたトランジスタT6は、出力G2とVGLとを導通させ、出力G2をLowとしている。一方、2水平駆動期間後にHighになった出力G4をトランジスタT9のゲートに入力して、ノードN1とVGLとを導通させ、ノードN1をLowとしている。図6は、補助回路251の回路構成を示す図である。図6に示されるように、補助回路251は、1つのトランジスタTCを有し、トランジスタTCに対し走査信号線Gnがダイオード接続されると共に、走査信号線Gnに対応するクロック信号Vmが接続されている。これにより、走査信号線Gnがクロック信号Vmに応答してHighからLowになるタイミングにおいて、クロック信号VmがLowであるにも関わらず、応答遅れにより走査信号線GnがHighである場合に、トランジスタTCが導通することから、Highである走査信号線GnからLowであるクロック信号Vmに電流がリークし、走査信号線Gnの立ち下がりを早め、波形なまりを改善することができる。また、トランジスタTCに入力される走査信号線Gnの信号は、出力期間以外はLowであり、クロック信号Vmも交流信号であるため、長時間High電位等を与えることにより発生する閾値電圧Vthのシフトを抑制することができる。したがって、液晶表示装置の駆動回路から出力される波形のなまりを改善することができるため、表示装置の表示品質を高めることができる。[第2実施形態]本発明の第2実施形態について説明する。第2実施形態に係る液晶表示装置の構成は、第1実施形態の図1に示される構成と同様であるため、重複する説明を省略する。図7には、第2実施形態に係る液晶表示装置の液晶パネル300が示されている。液晶パネル300は、TFT基板320とカラーフィルタ基板330の2枚の基板を有し、これらの基板の間には液晶組成物が封止されている。TFT基板320は、走査信号線G1~G480に対して、順に所定の電圧を印加する駆動回路310と、画素領域302において走査信号線G1~G480に垂直に交差するように延びる不図示の複数のデータ信号線に対して画素の階調値に対応する電圧を印加すると共に、第1主駆動回路340及び第2主駆動回路370を制御する駆動IC360とを有している。また、駆動回路310は、奇数番目の走査信号線G2i-1iは1~240に対して、順に所定の電圧を印加する第1主駆動回路340と、偶数番目の走査信号線G2iに対して、順に所定の電圧を印加する第2主駆動回路370と、走査信号線G2i-1に第1主駆動回路340とは反対側端で接続される第1補助駆動回路350と、走査信号線G2iに第2主駆動回路370とは反対側端で接続される第2補助駆動回路380と、を有している。図8には、第1主駆動回路340と第1補助駆動回路350の詳細が概略的に示されいる。第1主駆動回路340と第1補助駆動回路350の構成は、奇数番目の走査信号線G2i-1のみに対応するということを除いて、図3の主駆動回路240と補助駆動回路250の構成と同様であり、第1主駆動回路340は、複数の信号出力回路341から構成されており、各信号出力回路341が1つの出力Gnを有し、信号出力回路341の出力Gnが次段の信号出力回路341の入力Gn-2に入力されることにより、各信号出力回路341が順にHigh信号の出力を行う構成となっている。なお、最上位から2つの段及び最下位から2つの段の信号出力回路341は、ダミー回路であり、上位の走査信号線G1及びG3並びに下位の走査信号線G477及びG479へ出力する信号出力回路341の入出力信号線が接続されている。また、信号出力回路341とは走査信号線G1~G479を介して反対側に配置された第1補助駆動回路350は、ダミー回路を除く各信号出力回路341に対応して、補助回路351を有している。図9には、第2主駆動回路370と第2補助駆動回路380の詳細が概略的に示されている。第2主駆動回路370と第2補助駆動回路380の構成は、偶数番目の走査信号線G2iのみに対応するということを除いて、図3の主駆動回路240と補助駆動回路250の構成と同様であり、第2主駆動回路370は、図8と同様に、複数の信号出力回路341から構成されており、各信号出力回路341が1つの出力Gnを有し、信号出力回路341の出力Gnが次段の信号出力回路341の入力Gn-2に入力されることにより、各信号出力回路341が順にHigh信号の出力を行う構成となっている。なお、最上位から2つの段及び最下位から2つの段の信号出力回路341は、ダミー回路であり、上位の走査信号線G2及びG4並びに下位の走査信号線G478及びG480へ出力する信号出力回路341の入出力信号線が接続されている。また、信号出力回路341とは走査信号線G2~G480を介して反対側に配置された第2補助駆動回路380は、ダミー回路を除く各信号出力回路341に対応して、図8と同様に、補助回路351を有している。図10は、信号出力回路341の回路構成について示す図であり、図11は、図10の信号出力回路341の動作のタイミングチャートである。信号出力回路341の動作は、第1実施形態における信号出力回路241の動作周期が1HHは、水平同期期間から2Hに変更されたのみであり、回路構成と動作は同様であるため説明は省略する。図12には、補助回路351の回路構成が示されている。この補助回路351の構成は第1実施形態の補助回路251と同一であり、1つのトランジスタTCを有し、トランジスタTCに対し走査信号線Gnがダイオード接続されると共に、走査信号線Gnに対応するクロック信号Vmが接続されている。これにより、第2実施形態においても、補助回路351は、走査信号線Gnがクロック信号Vmに応答してHighからLowになるタイミングにおいて、クロック信号VmがLowであるにも関わらず、応答遅れにより走査信号線GnがHighである場合に、トランジスタTCが導通することから、Highである走査信号線GnからLowであるクロック信号Vmに電流がリークし、走査信号線Gnの立ち下がりを早め、波形なまりを改善することができる。また、トランジスタTCに入力される走査信号線Gnの信号は、出力期間以外はLowであり、クロック信号Vmも交流信号であるため、長時間High電位等を与えることにより発生する閾値電圧Vthのシフトを抑制することができる。したがって、液晶表示装置の駆動回路から出力される波形のなまりを改善することができるため、表示装置の表示品質を高めることができる。[第3実施形態]本発明の第3実施形態について説明する。第3実施形態に係る液晶表示装置の構成は、第1実施形態の図1に示される構成と同様であるため、重複する説明を省略する。図13には、第3実施形態に係る液晶表示装置の液晶パネル400が示されている。液晶パネル400は、TFT基板420とカラーフィルタ基板430の2枚の基板を有し、これらの基板の間には液晶組成物が封止されている。TFT基板420は、走査信号線G1~G480に対して、順に所定の電圧を印加する駆動回路410と、画素領域402において走査信号線G1~G480に垂直に交差するように延びる不図示の複数のデータ信号線に対して画素の階調値に対応する電圧を印加すると共に、第1補助回路付駆動回路440及び第2補助回路付駆動回路450を制御する駆動IC460とを有している。また、駆動回路410は、奇数番目の走査信号線G2i-1iは1~240に対して、順に所定の電圧を印加すると共に、偶数番目の走査信号線G2iの立ち下がりを補助する補助回路443後述を有する第1補助回路付駆動回路440と、偶数番目の走査信号線G2iに対して、順に所定の電圧を印加すると共に、奇数番目の走査信号線G2i-1の立ち下がりを補助する補助回路443を有する第2補助回路付駆動回路450と、を有している。図14Aには、第1補助回路付駆動回路440の詳細が概略的に示されている。第1補助回路付駆動回路440は、複数の信号出力回路441から構成されており、各信号出力回路441は、偶数番目の走査信号線G2iへの1つの出力Gnを有し、信号出力回路441の出力Gnが次段の信号出力回路441の入力Gn-2に入力されることにより、各信号出力回路441が順にHigh信号の出力を行う構成となっている。また、奇数番目の走査信号線G2i-1からの1つの入力Gn-1を有し、信号の立ち下がりを補助する。なお、最上位から2つの段及び最下位の段の信号出力回路441は、ダミー回路となっている。図14Bには、第2補助回路付駆動回路450の詳細が概略的に示されている。第2補助回路付駆動回路450の構成は、第1補助回路付駆動回路440と同様に、複数の信号出力回路441から構成されており、信号出力回路441は、出力端子が偶数番目の走査信号線G2iと奇数番目の走査信号線G2i-1とで入れ替わっているほかは第1補助回路付駆動回路440の信号出力回路441と同じである。図15は、信号出力回路441の回路構成について示す図であり、図16は、図15の信号出力回路441の動作のタイミングチャートである。信号出力回路441は、第2実施形態の信号出力回路341と同一の回路であるである主回路442と、補助回路443とにより構成されており、補助回路443を有する点で異なる他は同様の構成で、同様の動作を行う。補助回路443は、図15に示されるように、トランジスタT5Aを有し、トランジスタT5Aのゲートは、主回路442のノードN1に接続され、ソースドレインには、走査信号線Gn-1と、表示領域を介して反対側の駆動回路において走査信号線Gn-1の出力に用いられたクロックVm-1とが接続されている。ここで、2ライン目の出力を行う信号出力回路441を考えると、図16に示されるように、走査信号線G2がHighの状態ではノードN1もHighの状態であり、走査信号線G2の立ち上がり、立ち下がり時において、トランジスタT5Aのソースドレイン間は導通している。したがって、補助回路443では、走査信号線Gn-1は、トランジスタT5Aを介して、遅れのないクロックVm-1に接続されているため、クロックVm-1からの電流リーク又はクロックVm-1への電流リークにより波形なまりを改善することができる。特に、走査信号線Gn-1がクロック信号Vm-1に応答してHighからLowになるタイミングにおいては、ノードN1はチャージポンプされた高い電位を有しているため、走査信号線Gn-1の立ち下がりの波形なまりをより改善することができる。また、トランジスタT5Aに入力されるノードN1の信号は、出力期間以外はLowであり、クロック信号Vm-1も交流信号であるため、長時間High電位等を与えることにより発生する閾値電圧Vthのシフトを抑制することができる。したがって、液晶表示装置の駆動回路から出力される波形のなまりを改善することができるため、表示装置の表示品質を高めることができる。[第4実施形態]本発明の第4実施形態について説明する。第4実施形態に係る液晶表示装置の構成は、第1実施形態の図1に示される構成と同様であるため、重複する説明を省略する。図17には、第4実施形態に係る液晶表示装置の液晶パネル500が示されている。液晶パネル500は、TFT基板520とカラーフィルタ基板530の2枚の基板を有し、これらの基板の間には液晶組成物が封止されている。TFT基板520は、走査信号線G1~G480に対して、順に所定の電圧を印加する駆動回路510と、画素領域502において走査信号線G1~G480に垂直に交差するように延びる不図示の複数のデータ信号線に対して画素の階調値に対応する電圧を印加すると共に、第1補助回路付駆動回路540及び第2補助回路付駆動回路550を制御する駆動IC560とを有している。また、駆動回路510は、奇数番目の走査信号線G2i-1iは1~240に対して、順に所定の電圧を印加すると共に、偶数番目の走査信号線G2iの立ち上がりを補助する補助回路543後述を有する第1補助回路付駆動回路540と、偶数番目の走査信号線G2iに対して、順に所定の電圧を印加すると共に、奇数番目の走査信号線G2i-1の立ち上がりを補助する補助回路543を有する第2補助回路付駆動回路550と、を有している。図18Aには、第1補助回路付駆動回路540の詳細が概略的に示されている。図18Aに示されるように、第1補助回路付駆動回路540は、第3実施形態の第1補助回路付駆動回路440と同様に、複数の信号出力回路541から構成されており、各信号出力回路541は、奇数番目の走査信号線G2i-1への1つの出力Gnを有し、信号出力回路441の出力Gnが次段の信号出力回路541の入力Gn-2に入力されることにより、各信号出力回路541が順にHigh信号の出力を行う構成となっている。また、偶数番目の走査信号線G2iからの1つの入力Gn1を有し、信号の立ち上がりを補助する。なお、最上位から2つの段及び最下位から2つの段の信号出力回路541は、ダミー回路となっている。図18Bには、第2補助回路付駆動回路550の詳細が概略的に示されいる。第2補助回路付駆動回路550の構成は、第1補助回路付駆動回路540と同様に、複数の信号出力回路541から構成されており、信号出力回路541は、出力端子が偶数番目の走査信号線G2iと奇数番目の走査信号線G2i-1とで入れ替わっているほかは第1補助回路付駆動回路540の信号出力回路541と同じである。図19は、信号出力回路541の回路構成について示す図であり、図20は、図19の信号出力回路541の動作のタイミングチャートである。信号出力回路541は、第3実施形態の信号出力回路441と同様に、主回路542と補助回路543とから構成されており、補助回路543のトランジスタT5Bのソースドレインに接続される信号が走査信号線Gn1及びクロック信号Vm1である他は同じ構成である。ここで、2ライン目の出力を行う信号出力回路541を考えると、図20に示されるように、走査信号線G2がHighの状態ではノードN1もHighの状態であり、第3実施形態と同様に、走査信号線G2の立ち上がり、立ち下がり時において、トランジスタT5Aのソースドレイン間は導通している。したがって、補助回路543では、走査信号線Gn1は、トランジスタT5Aを介して、遅れのないクロックVm1に接続されているため、電流リークにより波形なまりを改善することができる。特に、走査信号線Gn1がクロック信号Vm1に応答してLowからHighになるタイミングにおいては、ノードN1はチャージポンプされた高い電位を有しているため、走査信号線Gn1の立ち上がりの波形なまりをより改善することができる。また、トランジスタT5Aに入力されるノードN1の信号は、出力期間以外はLowであり、クロック信号Vm1も交流信号であるため、長時間High電位等を与えることにより発生する閾値電圧Vthのシフトを抑制することができる。したがって、液晶表示装置の駆動回路から出力される波形のなまりを改善することができるため、表示装置の表示品質を高めることができる。なお、上述の各実施形態においては、High信号をアクティブ信号として、ゲートに入力することで、ソースドレイン間が導通するNMOS型のトランジスタとしたが、Low信号をアクティブ信号として、ゲートに入力することによりソースドレイン間が導通するPMOS型のトランジスタとしてもよい。また、上述の各実施形態の液晶表示装置は、IPSInPlaneSwitching方式、VAVerticallyAligned方式及びTNTwistedNematic方式のいずれの方式の液晶表示装置であっても適用することができる。また、液晶表示装置に限らず、有機EL表示装置、電界放出ディスプレイ装置FED及び駆動回路としてシフトレジスタを用いるその他の表示装置に用いることができる。