"高電位側電源電位と低電位側電源電位との間に直列と接続され、駆動信号により相補的にオンオフさせる第1のスイッチ及び第2のスイッチと、その一端が前記第1のスイッチと前記第2のスイッチとの接続端と接続されたインダクタと、その一方の電極が前記インダクタの他端と接続され、前記インダクタの他端の電圧を平滑して直流出力電圧として負荷へ供給する平滑容量と、前記直流出力電圧に応じたオフセット電位を生成するように構成されたオフセット回路と、前記接続端の電位と前記オフセット電位とを比較するように構成された比較器と、前記駆動信号と前記比較器の出力とに基づきオン状態にある前記第2のスイッチをターンオフさせるように構成された駆動回路と、を備える同期整流方式のDC-DCコンバータ。前記オフセット回路は、前記直流出力電圧に比例した前記オフセット電位を生成するように構成されている、請求項1に記載の同期整流方式のDC-DCコンバータ。前記オフセット電位を生成するための比例定数Aは、次式に従う、請求項2に記載の同期整流方式のDC-DCコンバータ。A=RonTd/L。但し、Ron:前記第2のスイッチのオン抵抗、Td:前記比較器の2つの入力レベルが反転してから前記第2のスイッチがターンオフするまでの遅延時間、L:前記インダクタのインダクタンス。前記オフセット回路は、前記第1のスイッチと前記第2のスイッチとの接続端と接続された第1の入力端と、前記インダクタの他端と接続された第2の入力端と、前記比較器の反転入力端と接続された出力端と、前記第1の入力端と前記出力端との間に配設された第1の抵抗と、その一端が前記第2の入力端と接続され且つその他端が前記出力端及び前記第1の抵抗の一端と接続された第2の抵抗と、を備え、前記第1の抵抗と前記第2の抵抗との接続端の共通電位が前記出力端を介して前記比較器の反転入力端に入力されるように構成されている、請求項1又は2に記載の同期整流方式のDC-DCコンバータ。前記オフセット回路は、前記第1の抵抗と前記第2の抵抗との前記比較器側の接続端に電流源が接続されるように構成されている、請求項4に記載の同期整流方式のDC-DCコンバータ。前記比較器は、前記接続端の電位と前記オフセット電位とを加算した電位と前記低電位側電位とを比較するように構成され、前記駆動回路は、前記駆動信号と前記比較器の出力との論理積により前記第2のスイッチを駆動するように構成されている、請求項1に記載の同期整流方式のDC-DCコンバータ。その一端が高電位側電源電位と接続されたインダクタと、その一端がインダクタの他端と接続され、その他端が低電位側電源電位と接続された第1のスイッチと、その一端が前記インダクタと前記第1のスイッチとの接続端と接続され、前記第1のスイッチとともに相補的にオンオフさせる第2のスイッチと、その一方の電極が前記第2のスイッチの他端と接続され、前記第2のスイッチの他端の電圧を平滑して得られる直流出力電圧を負荷へ供給する平滑容量と、前記高電位側電源電位と前記低電位側電源電位との間の電位差である直流入力電圧と前記直流出力電圧との間の入出力差電圧に応じたオフセット電位を生成するオフセット回路と、前記接続端電位と前記オフセット電位とを比較するように構成された比較器と、前記駆動信号と前記比較器の出力とに基づきオン状態にある前記第2のスイッチをターンオフさせるように構成された駆動回路と、を備える同期整流方式のDC-DCコンバータ。前記オフセット回路は、前記入出力差電圧に比例した前記オフセット電位を生成するように構成されている、請求項7に記載のDC-DCコンバータ。前記オフセット電位を生成するための比例定数Bは、次式に従う、請求項8に記載の同期整流方式のDC-DCコンバータ。B=RonTd/L。但し、Ron:前記第2のスイッチのオン抵抗、Td:前記比較器の2つの入力レベルが反転してから前記第2のスイッチがターンオフするまでの遅延時間、L:前記インダクタのインダクタンス。前記オフセット回路は、そのドレインに前記直流出力電圧が印加され、そのソースが定電流源と接続され、且つそのゲートに前記直流入力電圧が印加された第1のNMOSトランジスタと、そのゲートが前記第1のNMOSトランジスタのソースと接続されたPMOSトランジスタと、前記第1のNMOSトランジスタのドレインと前記PMOSトランジスタのソースとの間と接続された第1の抵抗と、そのドレインが前記PMOSトランジスタのドレインと接続された第2のNMOSトランジスタと、前記第2のNMOSトランジスタとともにカレントミラー回路を構成する第3のNMOSトランジスタと、前記接続端電位と前記第3のNMOSトランジスタのドレインとの間と接続された第2の抵抗と、を備え、前記第2の抵抗と前記第3のNMOSトランジスタとの接続端の電位が、前記接続端電位から前記オフセット電位を減算した電位である、請求項7又は8に記載の同期整流方式のDC-DCコンバータ。前記オフセット回路は、前記第2の抵抗と前記第3のNMOSトランジスタとの接続端に電流源が接続されるように構成されている、請求項10に記載の同期整流方式のDC-DCコンバータ。前記比較器は、前記接続端電位から前記オフセット電位を減算した電位と前記第2のスイッチの他端の電位とを比較するように構成され、前記駆動回路は、前記駆動信号と前記比較器の出力との論理和により前記第2のスイッチを駆動するように構成されている、請求項7に記載の同期整流方式のDC-DCコンバータ。ところで、図8に示すような従来の同期整流方式のDC-DCコンバータでは、図8に示す比較器7やAND回路8等の逆流防止回路の各構成要素の遅延時間がたとえ一定であっても、同期整流方式のDC-DCコンバータの入出力条件の変動によって、インダクタ電流ILの電流量がグランド電位とほぼ等しい所定の基準電位に相当する電流量から減少していきゼロに至るまでの時間は変化する。例えば、降圧コンバータの場合にはインダクタ電流ILの傾きは直流出力電圧Voに比例し、昇圧コンバータの場合にはインダクタ電流ILの傾きは直流出力電圧Voと直流入力電圧Viとの入出力差電圧Vo-Viに比例することが知られている。このため、直流出力電圧Voの設定が変更される場合、直流入力電圧の設定が変更される場合、あるいは直流出力電圧Voがノイズ等の要因で不安定な場合には、インダクタ電流ILの傾きが変化し、ひいてはインダクタ電流ILの電流量がグランド電位にほぼ等しい所定の基準電位に相当する電流量からゼロに至るまでの時間が変化する。すると、接続端電位Vxがグランド電位とほぼ等しい所定の基準電位に到達して低電位側スイッチをターンオフさせるタイミングと、インダクタ電流ILが実際にゼロ電流となるタイミングとは一致しなくなり、逆流が生じて変換効率を悪化させることになる。本発明は、このような課題を解決するためになされたものであり、入出力条件の変動の影響を受けずに逆流の発生を防止可能な軽負荷時の断続モード動作を遂行する同期整流方式のDC-DCコンバータを提供することを目的とする。上記の課題を解決するために、本発明のある形態aspectに係る同期整流方式のDC-DCコンバータは、高電位側電源電位と低電位側電源電位との間に直列と接続され、駆動信号により相補的にオンオフさせる第1のスイッチ及び第2のスイッチと、その一端が前記第1のスイッチと前記第2のスイッチとの接続端と接続されたインダクタと、その一方の電極が前記インダクタの他端と接続され、前記インダクタの他端の電圧を平滑して直流出力電圧として負荷へ供給する平滑容量と、前記直流出力電圧に応じたオフセット電位を生成するように構成されたオフセット回路と、前記接続端の電位と前記オフセット電位とを比較するように構成された比較器と、前記駆動信号と前記比較器の出力とに基づきオン状態にある前記第2のスイッチをターンオフさせるように構成された駆動回路と、を備えるものである。この構成によれば、入出力条件の変動の影響を受けずに逆流の発生を防止可能な軽負荷時の断続モード動作を遂行する同期整流方式の降圧型のDC-DCコンバータを提供することが可能となる。前記同期整流方式のDC-DCコンバータにおいて、前記オフセット回路は、前記直流出力電圧に比例した前記オフセット電位を生成するように構成されている、としてもよい。この構成によれば、インダクタ電流がゼロ電流となったタイミングでターンオフさせるために定義したオフセット電位が直流出力電圧に単純に比例しているとみなすことで、オフセット回路を簡易に構成することができる。前記同期整流方式のDC-DCコンバータにおいて、前記オフセット電位を生成するための比例定数Aは、次式に従う、としてもよい。A=RonTd/L。但し、Ron:前記第2のスイッチのオン抵抗、Td:前記比較器の2つの入力レベルが反転してから前記第2のスイッチがターンオフするまでの遅延時間、L:前記インダクタのインダクタンス。この構成によれば、遅延時間を考慮に入れたタイミングで第2のスイッチをターンオフさせることができる。前記同期整流方式のDC-DCコンバータにおいて、前記オフセット回路は、前記第1のスイッチと前記第2のスイッチとの接続端と接続された第1の入力端と、前記インダクタの他端と接続された第2の入力端と、前記比較器の反転入力端と接続された出力端と、前記第1の入力端と前記出力端との間に配設された第1の抵抗と、その一端が前記第2の入力端と接続され且つその他端が前記出力端及び前記第1の抵抗の一端と接続された第2の抵抗と、を備え、前記第1の抵抗と前記第2の抵抗との接続端の共通電位が前記出力端を介して前記比較器の反転入力端に入力されるように構成されている、としてもよい。この構成によれば、第1の抵抗と第2の抵抗との抵抗分圧比を調整するだけで、上記の比例定数Aを容易に設定することができる。前記同期整流方式のDC-DCコンバータにおいて、前記オフセット回路は、前記第1の抵抗と前記第2の抵抗との前記比較器側の接続端に電流源が接続されるように構成されている、としてもよい。この構成によれば、電流源の電流値を増減することで、直流出力電圧の変動に伴うオフセット電位の変化量を調整することができる。また、比較器の2つの入力レベルが反転したときから第2のスイッチがターンオフするまでの遅延時間が入出力条件によらず一定とみなせない場合には、電流源の電流値を増減することで、オフセット電位を調整することもできる。前記同期整流方式のDC-DCコンバータにおいて、前記比較器は、前記接続端の電位と前記オフセット電位とを加算した電位と前記低電位側電位とを比較するように構成され、前記駆動回路は、前記駆動信号と前記比較器の出力との論理積により前記第2のスイッチを駆動するように構成されている、としてもよい。この構成によれば、負のオフセット電位を作製せずに済むので、比較器を簡易に構成することができる。上記の課題を解決するために、本発明の他の形態aspectに係る同期整流方式のDC-DCコンバータにおいて、その一端が高電位側電源電位と接続されたインダクタと、その一端がインダクタの他端と接続され、その他端が低電位側電源電位と接続された第1のスイッチと、その一端が前記インダクタと前記第1のスイッチとの接続端と接続され、前記第1のスイッチとともに相補的にオンオフさせる第2のスイッチと、その一方の電極が前記第2のスイッチの他端と接続され、前記第2のスイッチの他端の電圧を平滑して得られる直流出力電圧を負荷へ供給する平滑容量と、前記高電位側電源電位と前記低電位側電源電位との間の電位差である直流入力電圧と前記直流出力電圧との間の入出力差電圧に応じたオフセット電位を生成するオフセット回路と、前記接続端電位と前記オフセット電位とを比較するように構成された比較器と、前記駆動信号と前記比較器の出力とに基づきオン状態にある前記第2のスイッチをターンオフさせるように構成された駆動回路と、を備えるものである。この構成によれば、入出力条件の変動の影響を受けずに逆流の発生を防止可能な軽負荷時の断続モード動作を遂行する同期整流方式の昇圧型のDC-DCコンバータを提供することが可能となる。前記同期整流方式のDC-DCコンバータにおいて、前記オフセット回路は、前記入出力差電圧に比例した前記オフセット電位を生成するように構成されている、としてもよい。この構成によれば、インダクタ電流がゼロ電流となったタイミングでターンオフさせるために定義したオフセット電位が入出力差電圧に単純に比例しているとみなすことで、オフセット回路を簡易に構成することができる。前記同期整流方式のDC-DCコンバータにおいて、前記オフセット電位を生成するための比例定数Bは、次式に従う、としてもよい。B=RonTd/L。但し、Ron:前記第2のスイッチのオン抵抗、Td:前記比較器の2つの入力レベルが反転してから前記第2のスイッチがターンオフするまでの遅延時間、L:前記インダクタのインダクタンス。この構成によれば、遅延時間を考慮に入れたタイミングで第2のスイッチをターンオフさせることができる。前記同期整流方式のDC-DCコンバータにおいて、前記オフセット回路は、そのドレインに前記直流出力電圧が印加され、そのソースが定電流源と接続され、且つそのゲートに前記直流入力電圧が印加された第1のNMOSトランジスタと、そのゲートが前記第1のNMOSトランジスタのソースと接続されたPMOSトランジスタと、前記第1のNMOSトランジスタのドレインと前記PMOSトランジスタのソースとの間と接続された第1の抵抗と、そのドレインが前記PMOSトランジスタのドレインと接続された第2のNMOSトランジスタと、前記第2のNMOSトランジスタとともにカレントミラー回路を構成する第3のNMOSトランジスタと、前記接続端電位と前記第3のNMOSトランジスタのドレインとの間と接続された第2の抵抗と、を備え、前記第2の抵抗と前記第3のNMOSトランジスタとの接続端の電位が、前記接続端電位から前記オフセット電位を減算した電位である、としてもよい。この構成によれば、上記のオフセット回路を適切に構成することができる。前記同期整流方式のDC-DCコンバータにおいて、前記オフセット回路は、前記第2の抵抗と前記第3のNMOSトランジスタとの接続端に電流源が接続されるように構成されている、としてもよい。この構成によれば、電流源の電流値を増減することで、直流出力電圧の変動に伴うオフセット電位の変化量を調整することができる。また、比較器の2つの入力レベルが反転したときから第2のスイッチがターンオフするまでの遅延時間が入出力条件によらず一定とみなせない場合には、電流源の電流値を増減することで、オフセット電位を調整することもできる。前記同期整流方式のDC-DCコンバータにおいて、前記比較器は、前記接続端電位から前記オフセット電位を減算した電位と前記第2のスイッチの他端の電位とを比較するように構成され、前記駆動回路は、前記駆動信号と前記比較器の出力との論理和により前記第2のスイッチを駆動するように構成されている、としてもよい。この構成によれば、負のオフセット電位を作製せずに済むので、比較器を簡易に構成することができる。本発明によれば、入出力条件の変動の影響を受けずに逆流の発生を防止可能な軽負荷時の断続モード動作を遂行する同期整流方式のDC-DCコンバータを提供することができる。以下、本発明の好ましい実施の形態を、図面を参照しながら説明する。なお、以下では全ての図を通じて同一又は相当する要素には同一の参照符号を付して、その重複する説明を省略する。実施の形態1[構成例]図1は本発明の実施の形態1に係る同期整流方式のDC-DCコンバータの構成例を示す回路図である。図1に示す同期整流方式のDC-DCコンバータは、降圧コンバータであり、高電位側電源電位Viと低電位側電源電位Vssとの間に直列と接続された高電位側の第1のスイッチ1及び低電位側の第2のスイッチ同期整流スイッチとも呼ばれる2と、第1のスイッチ1と第2のスイッチ2との接続端Pxに一端が接続されるインダクタ3と、インダクタ3の他端の電圧を平滑して直流出力電圧Voとして負荷5へ供給する平滑容量4と、第1のスイッチ1と第2のスイッチ2との接続端電位Vx接続端Pxの電位と接続されて直流出力電圧Voに比例したオフセット電位Vyを生成するオフセット回路6と、オフセット回路6の出力電位=VxVyと第2のスイッチ2の他端の電位=Vssとを比較する比較器7と、第1のスイッチ1を駆動するPWMPulseWidthModulation:パルス幅変調信号と比較器7の出力との論理積を生成して第2のスイッチ2を駆動するAND回路8とを備えている。なお、図1の構成では、第1のスイッチ1はPMOSトランジスタで実現され、第2のスイッチ2はNMOSトランジスタで実現されている。また、比較器7はオフセット回路6の出力電位と接続された反転入力端と低電位側電源電位Vssと接続された非反転入力端とAND回路8の一方の入力端と接続された出力端とを備えた差動増幅器で実現されている。また、オフセット回路6は直流出力電圧Voに応じて電圧が変化する可変電圧源として実現されている。また、オフセット回路6の出力電位は接続端電位Vxとオフセット電位Vyとを加算した電位VxVyであり、比較器7は、このオフセット回路6の出力電位VxVyが低電位側電源電位Vssを上回るか否かを検出している。このことは、比較器7は、接続端電位Vxが低電位側電源電位Vssからオフセット電位Vyを減算した電位-Vyを上回るか否かを検出していることと同義である。[動作例]図1に示す同期整流方式のDC-DCコンバータの動作例を説明する。まず、同期整流方式のDC-DCコンバータから負荷5への供給電流の電流量が充分にあり、インダクタ3に流れるインダクタ電流ILの電流量が常にゼロ以上DC-DCコンバータから負荷5に向う方向を正とするを継続するような連続モード動作の場合を考える。この連続モード動作の場合、第1のスイッチ1と第2のスイッチ2とが同期をとりながら交互に相補的にオンオフすることによって直流入力電圧≒Vi-Vssを断続間欠させるので、接続端電位Vxはパルス状の波形になる。このパルス状の接続端電位Vxはインダクタ3と平滑容量4とにより平均化されて略一定の電位となる。また、インダクタ電流ILは、第1のスイッチ1がオン状態且つ第2のスイッチ2がオフ状態のときに増加し、第1のスイッチ1がオフ状態且つ第2のスイッチ2がオン状態のときに減少するような三角波状の波形となる。具体的には、図1に示す同期整流方式のDC-DCコンバータでは、PWM信号がLowレベルのときには、第1のスイッチ1がオン状態且つ第2のスイッチ2がオフ状態となり、高電位側電源電位Viから第1のスイッチ1、インダクタ3、平滑化容量4を介して低電位側電源電位Vssに向けて電流が流れてインダクタ3に電気エネルギーが蓄積される。この間、インダクタ電流ILの電流量は増加し続ける。なお、比較器7において反転入力端の電位VxVyが非反転入力端の電位Vssよりも高いので比較器7の出力はLowレベルであり、AND回路8の出力はLowレベルである。一方、PWM信号がHighレベルのときには、第1のスイッチ1がオフ状態且つ第2のスイッチ2がオン状態となり、インダクタ3に蓄積された電気エネルギーが負荷5に向けて放出される。この間、インダクタ電流ILの電流量は減少し続ける。なお、比較器7において反転入力端の電位VxVyが非反転入力端の電位Vssよりも低いので比較器7の出力はHighレベルであり、AND回路8の出力はHighレベルである。つぎに、負荷5が軽負荷となって同期整流方式のDC-DCコンバータから負荷5への供給電流が充分な電流量ではなくなった場合、上記連続モード動作の中で第1のスイッチ1がオフ状態且つ第2のスイッチ2がオン状態のときにインダクタ電流ILが減少してゼロ電流電流量がゼロであるインダクタ電流ILに至る期間が生じるような断続モード動作の場合を考える。この断続モード動作の場合、インダクタ電流ILがゼロ電流となった後に、第2のスイッチ2のオン状態がさらに続くようであれば、インダクタ電流ILは負の方向図1の左方向に逆流することになる。しかしながら、インダクタ電流ILがゼロ電流になったとき、オフセット回路6の出力電位VxVyと低電位側電源電位Vssとを比較する比較器7の出力レベルがHighレベルからLowレベルに反転し、ひいてはAND回路8の出力レベルも同様にHighレベルからLowレベルに反転するので、第2のスイッチ2はターンオフする。この結果、インダクタ電流ILが逆流することを防止している。ところで、インダクタ電流ILの傾きΔILは、次式のとおり、インダクタ3のインダクタンスLに対する直流出力電圧Voの比として表される。ΔIL=-Vo/L1また、第2のスイッチ2のオン抵抗をRonと表すと、接続端電位Vxの傾きΔVxは、次式のとおり表される。ΔVx=-Vo/LRon2また、オフセット回路6において生成されるオフセット電位Vyは、直流出力電圧Voに比例した電位として設定するので、次式のとおり表される。Vy=AVoAは比例定数3ここで、比較器7における反転入力端の電位と非反転入力端の電位との大小関係が逆転したときから、比較器7の出力レベルが反転し、さらにはAND回路8の出力レベルが反転することによって第2のスイッチ2がターンオフされるまでの遅延時間をTdと表すと、オフセット電位Vyは、次式のように表される。Vy=Vo/LRonTd4従って、オフセット電位Vyに関する2つの式を整理して、オフセット回路6の比例定数Aを次式のように設定すれば、直流出力電圧Voの変動に合わせたタイミングで、且つ遅延時間Tdを考慮に入れてインダクタ電流ILが実際にゼロ電流となるタイミングで第2のスイッチ2はターンオフすることができる。A=RonTd/L5図2に示す同期整流方式のDC-DCコンバータの主要波形の直流出力電圧Voに応じた比較例を用いて第2のスイッチ2がターンオフされるまでの様子を説明する。第1のスイッチ1がオフ状態且つ第2のスイッチ2がオン状態のときには、接続端電位Vxは負電位であり、且つインダクタ電流ILの減少とともに上昇する。ここで、接続端電位Vxがオフセット回路6で生成されるオフセット電位Vyに至ったときから遅延時間Tdが経過したときに、インダクタ電流ILがゼロ電流となり、且つ比較器7の出力レベルが反転して第2のスイッチ2がターンオフする。ここで、インダクタ電流ILの傾きは直流出力電位Voに比例するので、比較器7の出力レベルが反転したときから第2のスイッチ2がターンオフするまでの遅延時間Tdの間に減少するインダクタ電流ILの電流量も同様に直流出力電圧Voに比例する。従って、遅延時間Tdがほぼ一定であれば、オフセット電位Vyを直流出力電圧Voに応じて比例させることにより、直流出力電圧Voの変動に合わせたタイミングで且つインダクタ電流ILがゼロ電流となったタイミングで第2のスイッチ2をターンオフさせることができる。つまり、直流出力電圧Voが高いときには、インダクタ電流ILの傾きは大きくなるが、オフセット電位Vyも同様に直流出力電圧Voに応じて高くなり、接続端電位Vxがオフセット電位Vyに到達したときから遅延時間Tdが経過したときに、インダクタ電流ILがゼロ電流となる。このとき、第2のスイッチ2の回路電圧VgはLowレベルとなり、第2のスイッチ2はターンオフする。一方、直流出力電圧Voが低くなってインダクタ電流ILの傾きが小さくなるときには、オフセット電位Vyも同様に直流出力電圧Voに応じて低くなるので、接続端電位Vxがオフセット電位Vyに到達したときから遅延時間Tdが経過したときに、インダクタ電流ILがゼロ電流となる。このとき、第2のスイッチ2の回路電圧VgはLowレベルとなり、第2のスイッチ2はターンオフする。以上のように、本実施の形態によれば、同期整流方式のDC-DCコンバータの入出力条件の変動の影響を受けずに逆流の発生を防止可能な軽負荷時の断続モード動作を実現することができる。[変形例]上記の同期整流方式のDC-DCコンバータは、降圧コンバータの他に、昇降圧コンバータにも適用可能である。また、比較器7は、接続点電位Vxとオフセット電位Vyとを直接的に比較するように構成してもよい。但し、この場合、オフセット電位Vyは負電位となり作製するのが困難であるため、上記のとおり、接続点電位Vxとオフセット電位Vyとを加算した電位VxVyと低電位側電位Vssとを比較するように構成すれば、比較器7を簡易に構成することができる。また、AND回路8に限定されず、比較器7の出力レベルに基づいて第2のスイッチ2をターンオフさせるように駆動する論理回路で実現すればよい。実施の形態2図3は本発明の実施の形態2に係る同期整流方式のDC-DCコンバータのオフセット回路6の構成例を示す回路図である。図3に示すオフセット回路6は、第1のスイッチ1と第2のスイッチ2との接続端Pxと接続された第1の入力端P1と、DC-DCコンバータの出力端Poインダクタ3の他端と接続された第2の入力端P2と、比較器7の反転入力端と接続された出力端P3とを備える。また、オフセット回路6は、第1の入力端P1と出力端P3との間と配設された第1の抵抗60と、その一端が入力端P2と接続され且つその他端が出力端P3及び第1の抵抗60の一端と接続された第2の抵抗61とを備え、第1の抵抗60と第2の抵抗61との接続端の共通電位が比較器7の反転入力端に入力されるように構成されている。なお、第1の抵抗60の両端電圧が、接続端電位Vxを基準としたオフセット電位Vyである。第1の抵抗60と第2の抵抗61の抵抗値をそれぞれR0,R1と表すと、オフセット電位Vyは、次式のように、直流出力電圧Voから接続点電位Vxを減算した電位Vo-Vxを第1の抵抗60及び第2の抵抗61の抵抗比R0/R0R1によって分圧して得られる電位である。Vy={R0/R0R1}Vo-Vx6比較器7の出力レベルは、次式の条件で反転する。VxVy=07式7を式6に代入すると次式が成立する。Vy=R0/R1Vo=AVo8このように、直流出力電圧Voに比例した電圧を閾値として比較器7の出力レベルが反転することができる。つまり、比例定数A=RonTd/Lを第1の抵抗60及び第2の抵抗61の抵抗比R0/R1により簡易に設定することができ、この結果、第2のスイッチ2は直流出力電圧Voの変動の影響を受けずにインダクタ電流ILがゼロ電流となったタイミングでターンオフすることができる。なお、実施の形態1と同様の変形例が考えられる。実施の形態3図4は本発明の実施の形態3に係る同期整流方式のDC-DCコンバータのオフセット回路6aの構成例を示す回路図である。図4に示すオフセット回路6aが図3に示すオフセット回路6と相違する点は、抵抗60と抵抗61との接続点に電流源69が接続され、オフセット電圧Vyの設定値を直流出力電圧Voに比例させるのではなく、適宜調整可能としている点である。電流源69の電流値をIcと表すとすると、オフセット電位Vyは、次式のように、直流出力電圧Voから接続点電位Vxを減算した電位Vo-Vxを抵抗60,61の抵抗比R0/R0R1によって分圧して得られる電位に対し、抵抗60の電圧降下分R0Icを加算した電位となる。Vy={R0/R0R1}Vo-VxR0Ic9ここで、比較器7の出力レベルの反転条件であるVxVy=0を上式に代入すると、次式が成立する。Vy=R0/R1VoR0/R1R0R1Ic10上式より、オフセット回路6aでは、電流源69の電流値Icを増減することで、出力直流電圧Voの変動に伴うオフセット電圧Vyを調整することができる。また、この機能を利用して、遅延時間Tdが入出力条件によらず一定とみなせない場合には、オフセット電位Vyの変化量を調整してもよい。なお、本実施の形態では、オフセット電位Vyは直流出力電圧Voに比例させるのではなく直流出力電圧Voに応じて変化するように設定しているが、その他に、オフセット電位Vyを直流出力電圧Voの増加に応じて非線形に増加させるように設定してもよい。なお、実施の形態1と同様の変形例が考えられる。実施の形態4[構成例]図5は本発明の実施の形態4に係る同期整流方式のDC-DCコンバータの構成例を示す回路図である。図5に示すDC-DCコンバータは、同期整流方式の昇圧コンバータであり、その一端が高電位側電源電位Viと接続されたインダクタ13と、その一端がインダクタ13の他端と接続され、その他端が低電位側電源電位Vssと接続された第1のスイッチ11と、その一端がインダクタ13と第1のスイッチ11との接続端Pyと接続された第2のスイッチ12と、第2のスイッチ12の他端の電圧を平滑して得られる直流出力電圧Voを負荷15へ供給する平滑容量14と、第1のスイッチ11と第2のスイッチ12との接続端電位Vx接続端Pyの電位と接続されて直流出力電圧Voと直流入力電圧Viとの入出力差電圧Vo-Viに比例したオフセット電位Vyを生成するオフセット回路16と、オフセット回路16の出力電位と第2のスイッチ12の他端の電位である直流出力電圧Voとを比較する比較器17と、第1のスイッチ11を駆動するPWM信号と比較器17の出力との論理和を生成して第2のスイッチ12を駆動するOR回路18と、を有する。なお、図5の構成では、第1のスイッチ11はNMOSトランジスタで実現され、第2のスイッチ12はPMOSトランジスタで実現されている。また、比較器17はオフセット回路16の出力電位と接続された反転入力端と直流出力電圧Voが印加された非反転入力端とOR回路18の一方の入力端と接続された出力端とを備えた差動増幅器で構成されている。また、オフセット回路16は直流出力電圧Voに応じて電圧が変化する可変電圧源として実現されている。また、オフセット回路16の出力電位は接続端電位Vxからオフセット電位Vyを減算した電位Vx-Vyであり、比較器17は、このオフセット回路6の出力電位Vx-Vyが直流出力電圧Voを上回るか否かを検出している。このことは、比較器17は、接続端電位Vxが直流出力電圧Voとオフセット電位Vyとを加算した電位VoVyを上回るか否かを検出していることと同義である。[動作例]まず、同期整流方式のDC-DCコンバータから負荷5への供給電流の電流量が充分にあり、インダクタ13に流れるインダクタ電流ILの電流量が常にゼロ以上DC-DCコンバータから負荷5に向う方向を正とするを継続するような連続モード動作の場合を考える。この連続モード動作の場合、第1のスイッチ1と第2のスイッチ2とが同期をとりながら交互に相補的にオンオフすることによって入力電流であるインダクタ電流ILを断続間欠させるので、接続端電位Vxはパルス状の波形になる。このパルス状の接続端電位Vxにより平滑容量4はピーク充電されて直流出力電圧Voを負荷15に供給する。なお、インダクタ電流ILは、第1のスイッチ11がオン状態且つ第2のスイッチ12はオフ状態のときに増加し、第1のスイッチ11がオフ状態且つ第2のスイッチ12はオン状態のときに減少する三角波状の波形となる。具体的には、図5に示す同期整流方式のDC-DCコンバータでは、PWM信号がHighレベルのときには、第1のスイッチ11がオン状態且つ第2のスイッチ12がオフ状態となり、高電位側電源電位Viからインダクタ13、第1のスイッチ11を介して低電位側電源電位Vssに向けて電流が流れてインダクタ13に電気エネルギーが蓄積される。この間、インダクタ電流ILの電流量は増加し続ける。なお、比較器17において反転入力端の電位Vx-Vyが非反転入力端の電位Voよりも低いので比較器7の出力はHighレベルであり、OR回路18の出力はHighレベルである。一方、PWM信号がLowレベルのときには、第1のスイッチ11がオフ状態且つ第2のスイッチ12がオン状態となり、インダクタ13に蓄積された電気エネルギーが負荷15に向けて放出される。この間、インダクタ電流ILの電流量は減少し続ける。なお、比較器17において反転入力端の電位Vx-Vyが非反転入力端の電位Voよりも高いので比較器7の出力はLowレベルであり、OR回路18の出力はLowレベルである。つぎに、負荷5が軽負荷となって同期整流方式のDC-DCコンバータから負荷5への供給電流が充分な電流量ではなくなった場合、上記連続モード動作の中で第1のスイッチ11がオフ状態且つ第2のスイッチ12がオン状態のときにインダクタ電流ILが減少してゼロ電流電流量がゼロであるインダクタ電流ILに至る期間が生じるような断続モード動作の場合を考える。この断続モード動作の場合、インダクタ電流ILがゼロ電流となった後に、第2のスイッチ12のオン状態がさらに続くようであれば、インダクタ電流ILは負の方向図5の左方向に逆流することになる。しかしながら、インダクタ電流ILがゼロ電流になったとき、オフセット回路6の出力電位Vx-Vyと直流出力電圧Voとを比較する比較器17の出力レベルがLowレベルからHighレベルに反転し、ひいてはOR回路18の出力レベルも同様にLowレベルからHighレベルに反転するので、第2のスイッチ12はターンオフする。この結果、インダクタ電流ILが逆流することを防止している。ところで、インダクタ電流ILの傾きΔILは、次式のとおり、インダクタ3のインダクタンスLに対する入出力差電圧Vo-Viの比として表される。ΔIL=-Vo-Vi/L11また、第2のスイッチ12のオン抵抗をRonと、接続端電位Vxの傾きΔVxは次式のとおり表される。ΔVx=-RonVo-Vi/L12また、オフセット回路16が設定するオフセット電位Vyは入出力差電圧Vo-Viに比例するので次式のとおり表される。Vy=BVo-ViBは比例定数13ここで、比較器17における反転入力端の電位と非反転入力端の電位との大小関係が逆転したときから、比較器7の出力レベルが反転し、さらにはOR回路18の出力レベルが反転することによって第2のスイッチ12がターンオフされるまでの遅延時間をTdと表すと、オフセット電位Vyは、次式のように表される。Vy=BVo-Vi=Ron{Vo-Vi/L}Td14従って、オフセット電位Vyに関する2つの式を整理して、オフセット回路16の比例定数Bを次式のように設定すれば、入出力差電圧Vo-Viの変動に合わせたタイミングで、且つ遅延時間Tdを考慮に入れてインダクタ電流ILが実際にゼロ電流となるタイミングで第2のスイッチ2はターンオフすることができる。B=RonTd/L15[変形例]上記の同期整流方式のDC-DCコンバータは、昇圧コンバータの他に、昇降圧コンバータにも適用可能である。また、比較器17は、直流出力電圧Voと接続端電位Vxとの電位差とオフセット電位Vyとを直接的に比較するように構成してもよい。但し、この場合、オフセット電位Vyは負電位となり作製するのが困難であるため、上記のとおり、接続点電位Vxからオフセット電位Vyを減算した電位Vx-Vyと直流出力電圧Voとを比較するように構成すれば、比較器17を簡易に構成することができる。また、OR回路18に限定されず、比較器17の出力レベルに基づいて第2のスイッチ12をターンオフさせるように駆動する論理回路であればよい。実施の形態5図6は本発明の実施の形態5に係る同期整流方式のDC-DCコンバータのオフセット回路16の構成例を示す回路図である。図6に示すオフセット回路16は、第1のスイッチ1と第2のスイッチ2との接続端Pxと接続された入力端P1と、DC-DCコンバータの出力端Poと接続された入力端P2と、比較器7の反転入力端と接続された出力端P3と、直流入力電位Viと接続された入力端P4とを備える。また、オフセット回路16は、そのドレインが入力端P2と接続され、そのソースが定電流を流す定電流源63と接続され、且つそのゲートに直流入力電圧Vi-Vssが印加された第1のNMOSトランジスタ62と、そのソースが第1の抵抗65を介して第1のNMOSトランジスタ62のドレインと接続され、そのドレインが第2のNMOSトランジスタ66のドレインと接続され、そのゲートが第1のNMOSトランジスタ62のソースと接続されたPMOSトランジスタ64と、第2のNMOSトランジスタ66とともにカレントミラー回路を構成する第3のNMOSトランジスタ67と、入力端P1と第3のNMOSトランジスタ67のドレインとの間と接続された第2の抵抗68と、を有し、第3のNMOSトランジスタ67と第2の抵抗68との接続端が出力端P3を介して比較器17の非反転入力端と接続されるように構成されている。ここで、PMOSトランジスタ64のゲートには直流入力電位Viからゲート-ソース間電位Vgsを差し引いた電位Vi-Vgsが発生するので、PMOSトランジスタ64のゲート-ソース間電位Vgsは上記の電位Vi-Vgsとなり、第1の抵抗65には入出力差電圧Vo-Viが印加されることになる。従って、PMOSトランジスタ64及び第2のNMOSトランジスタ66に流れる電流Iは、第1の抵抗65の抵抗値をR5と、次式のように表される。I=Vo-Vi/R516ここで、第2のNMOSトランジスタ66と第3のNMOSトランジスタ67とのカレントミラー回路のミラー比が1対1とすれば、上式の電流Iが第2の抵抗68及び第3のNMOSトランジスタ67にも流れる。このとき、オフセット電位とする第2の抵抗68の電圧降下Vyは、第2の抵抗68の抵抗値をR8と、次式のとおり、入出力差電圧Vo-Viに比例する。Vy=R8/R5Vo-Vi=BVo-Vi17このように、入出力差電圧Vo-V1に比例した電圧を閾値として比較器17の出力レベルが反転することができる。つまり、比例定数B=R8/R5がRonTd/Lとなるように設定することにより、第2のスイッチ2は直流出力電圧Voの変動の影響を受けずにインダクタ電流ILがゼロ電流となったタイミングでターンオフすることができる。ここで、比較器17の出力レベルは入出力差電圧Vo-Viに比例する電圧を閾値として反転する。従って、オフセット回路16の比例定数B=RonTd/Lを第1の抵抗65及び第2の抵抗68の抵抗比R8/R5により簡易に設定することができ、この結果、第2のスイッチ12は入出力条件の変動の影響を受けずにインダクタ電流ILがゼロ電流となったタイミングでターンオフすることができる。なお、実施の形態4と同様の変形例が考えられる。実施の形態6図7は本発明の実施の形態6に係る同期整流方式のDC-DCコンバータのオフセット回路16aの構成例を示す回路図である。図7に示すオフセット回路16aが図6に示すオフセット回路16と相違する点は、抵抗68とカレントミラーのトランジスタ67の接続点に電流源70が接続されている点であり、オフセット電圧Vyの設定値を入出力電圧差Vo-Viに比例させるのではなく、適宜調整可能としている点である。電流源70の電流値をIcと表し、第1の抵抗65の抵抗値をR5と表し、第2の抵抗68の抵抗値をR8と表すとすると、オフセット電位とする第2の抵抗68の電圧降下Vyは、次式のとおり表される。Vy=R8/R5Vo-Vi-R8Ic18上式より、図7のオフセット回路16aでは、電流源70の電流値Icを増減することで、直流出力電圧Voの変動に伴うオフセット電位Vyの変化量を調整することができる。また、この機能を利用して、遅延時間Tdが入出力条件によらず一定とみなせない場合には、オフセット電位Vyを調整してもよい。なお、本実施の形態では、オフセット電位Vyを入出力差電圧Vo-Viに比例させるのではなく入出力電位差Vo-Viに応じて変化するように設定しているが、その他に、オフセット電位Vyを入出力差電圧Vo-Viの増加に応じて非線形に増加させるように設定してもよい。なお、実施の形態4と同様の変形例が考えられる。上記説明から、当業者にとっては、本発明の多くの改良や他の実施形態が明らかである。従って、上記説明は、例示としてのみ解釈されるべきであり、本発明を実行する最良の態様を当業者に教示する目的で提供されたものである。本発明の精神を逸脱することなく、その構造及び/又は機能の詳細を実質的に変更できる。"