"外部電圧により所定の期間充電される容量素子と、前記容量素子とともにLC共振回路を構成する誘導素子と、前記所定期間の後に前記容量素子の蓄積エネルギーを放出することにより前記LC共振回路を流れる電流が振動する閉ループ電流経路と、前記閉ループ電流経路に流れる電流を入力とするトランスと、前記トランスの出力側に設けられた整流回路とを含むことを特徴とするDC-DCコンバータ。前記閉ループ電流経路外の経路に設けられ、前記所定の期間において導通状態となり前記容量素子に充電電流を供給し、それ以外の期間において遮断状態となる第1のスイッチ回路と、前記閉ループ電流経路上に設けられ導通状態と遮断状態とを繰り返し、少なくとも前記第1のスイッチ回路が導通状態である間は遮断状態となる第2のスイッチ回路を含むことを特徴とする請求項1記載のDC-DCコンバータ。前記閉ループ電流経路外の経路において前記第1のスイッチ回路と直列に設けられ、前記充電電流が流れる第2の誘導素子を更に含むことを特徴とする請求項2記載のDC-DCコンバータ。前記第2の誘導素子及び前記容量素子を含む第2の閉ループ電流経路と、前記第2の閉ループ電流経路上に設けられ導通状態と遮断状態とを繰り返し、少なくとも前記第1のスイッチ回路が導通状態である間は遮断状態となる第3のスイッチ回路を含むことを特徴とする請求項3記載のDC-DCコンバータ。前記所定の期間を前記整流回路の出力に応じた電圧に基づいてフィードバック制御する制御回路をさらに含むことを特徴とする請求項1乃至4何れか一項記載のDC-DCコンバータ。前記所定の期間を目標出力電圧に応じて計算した値に設定する制御回路をさらに含むことを特徴とする請求項1乃至4何れか一項記載のDC-DCコンバータ。前記第2のスイッチ回路が設けられる前記閉ループ電流経路に流れる電流がゼロになる瞬間に前記第2のスイッチ回路を導通状態から遮断状態に変化させることを特徴とする請求項2乃至6何れか一項記載のDC-DCコンバータ。前記第2のスイッチ回路が設けられる前記閉ループ電流経路に流れる電流を検出する電流検出器を更に含み、前記電流検出器の検出結果に応じて前記第2のスイッチ回路を導通状態から遮断状態に変化させることを特徴とする請求項7記載のDC-DCコンバータ。前記整流回路は整流用スイッチ回路をさらに含み、前記LC共振回路の共振周波数に応じて計算したタイミングで前記整流用スイッチ回路の導通及び非導通を制御することを特徴とする請求項1乃至8何れか一項記載のDC-DCコンバータ。前記第3のスイッチ回路は寄生ダイオードを有さないトランジスタ素子であり、前記第3のスイッチ回路に並列に設けられたダイオード素子を更に含むことを特徴とする請求項4記載のDC-DCコンバータ。容量素子を外部電圧により所定の期間充電し、前記所定期間の後に前記容量素子の蓄積エネルギーを放出することにより、前記容量素子と誘導素子とを含むLC共振回路を含む閉ループ電流経路において、電流を流して振動させ、前記閉ループ電流経路に流れる電流をトランスに入力し、前記トランスの出力を整流する各段階を実行することを特徴とするDC-DC変換方法。DC-DCコンバータと、CPUと、記憶装置とを含み、前記DC-DCコンバータは、外部電圧により所定の期間充電される容量素子と、前記容量素子とともにLC共振回路を構成する誘導素子と、前記所定期間の後に前記容量素子の蓄積エネルギーを放出することにより前記LC共振回路を流れる電流が振動する閉ループ電流経路と、前記閉ループ電流経路に流れる電流を入力とするトランスと、前記トランスの出力側に設けられた整流回路とを含むことを特徴とする情報機器。以上を鑑みると、PWM制御においてトランスでの損失を小さくできるDC-DCコンバータが望まれる。DC-DCコンバータは、外部電圧により所定の期間充電される容量素子と、前記容量素子とともにLC共振回路を構成する誘導素子と、前記所定期間の後に前記容量素子の蓄積エネルギーを放出することにより前記LC共振回路を流れる電流が振動する閉ループ電流経路と、前記閉ループ電流経路に流れる電流を入力とするトランスと、前記トランスの出力側に設けられた整流回路とを含むことを特徴とする。DC-DC変換方法は、容量素子を外部電圧により所定の期間充電し、前記所定期間の後に前記容量素子の蓄積エネルギーを放出することにより、前記容量素子と誘導素子とを含むLC共振回路を含む閉ループ電流経路において、電流を流して振動させ、前記閉ループ電流経路に流れる電流をトランスに入力し、前記トランスの出力を整流する各段階を実行することを特徴とする。情報機器は、DC-DCコンバータと、CPUと、記憶装置とを含み、前記DC-DCコンバータは、外部電圧により所定の期間充電される容量素子と、前記容量素子とともにLC共振回路を構成する誘導素子と、前記所定期間の後に前記容量素子の蓄積エネルギーを放出することにより前記LC共振回路を流れる電流が振動する閉ループ電流経路と、前記閉ループ電流経路に流れる電流を入力とするトランスと、前記トランスの出力側に設けられた整流回路とを含むことを特徴とする。本願開示の少なくとも1つの実施例によれば、PWM制御を行なうDC-DCコンバータにおいてトランスでの損失を小さくすることができる。以下に、本発明の実施例を添付の図面を用いて詳細に説明する。図1は、DC-DCコンバータの実施例の構成を示す図である。図1のDC-DCコンバータは、容量素子キャパシタ10、誘導素子インダクタ11、トランス14、整流回路15、キャパシタ充電用スイッチング回路16、スイッチ回路17、及び制御回路18を含む。キャパシタ充電用スイッチング回路16には、DC-DCコンバータの入力である直流電圧Vinが印加される。整流回路15からは、DC-DCコンバータの出力である直流電圧Voutが出力される。キャパシタ充電用スイッチング回路16は、PWM制御により調整されるパルス幅を有するパルス信号を制御回路18から受け取り、このパルス幅の期間、直流電圧Vinを出力する。これにより容量素子10は、PWM制御されるパルス幅の期間、外部電圧Vinにより充電される。誘導素子11は、容量素子10とともにLC共振回路を構成する。閉ループ電流経路13は、容量素子10、誘導素子11、トランス14の1次側コイル14A、及びスイッチ回路17を含む。キャパシタ充電用スイッチング回路16による容量素子10の充電時に、スイッチ回路17は遮断状態開放状態となっている。キャパシタ充電用スイッチング回路16による充電後、即ち前記パルス期間の後に、スイッチ回路17が導通状態となり、容量素子10の蓄積エネルギーが閉ループ電流経路13に放出される。容量素子10の蓄積エネルギーを放出することにより閉ループ電流経路13においてLC共振回路を流れる電流が、容量素子10のキャパシタンスC及び誘導素子11のインダクタンスLにより定まる共振周波数で振動する。具体的には共振周波数は1/LC1/2である。トランス14は、閉ループ電流経路13に流れる電流を入力とする。トランス14の出力側には整流回路15が設けられている。整流回路15は、トランス14の2次側コイル14Bに流れる電流を整流し、更に内蔵の容量素子及び誘導素子により電圧及び電流を平滑化することにより、略一定の電圧及び電流を有した出力を生成する。制御回路18は、整流回路15の出力に応じた電圧に基づいてフィードバック制御することにより、キャパシタ充電用スイッチング回路16に供給するパルス信号のパルス幅をPWM制御する。制御回路18は更に、前記パルス幅のPWM制御に応じて、スイッチ回路17の導通状態及び遮断状態を制御する。このようにして図1に示すDC-DCコンバータでは、容量素子10の蓄積エネルギーを放出することにより閉ループ電流経路13においてLC共振回路を流れる電流が共振により振動し、この振動する電流をトランス14により整流回路15に伝達する。この電流は、LC共振回路の共振周波数を有する正弦波状の電流波形となる。正弦波は高周波成分を含むことなく単一の周波数成分しか含まないので、トランス14での損失が少なく、効率的なDC-DCコンバータが得られる。図2は、図1のDC-DCコンバータの動作を説明する図である。aはキャパシタ充電用スイッチング回路16の出力電圧波形を示し、T1からT2の期間において出力電圧がHIGHとなり、容量素子10を充電する。bは共振スイッチであるスイッチ回路17の導通及び非導通を制御するスイッチ制御信号の波形を示す。このスイッチ制御信号がHIGHの期間において、スイッチ回路17は導通状態となり、容量素子10の蓄積エネルギーが閉ループ電流経路13において放出される。cはキャパシタ電圧、即ち容量素子10の両端の電圧を示す。T1からT2の期間において充電によりキャパシタ電圧が上昇し、T3においてスイッチ回路17が導通状態となると、容量素子10の放電によりキャパシタ電圧が下降する。このときLC共振回路の共振により、閉ループ電流経路13に流れる電流が共振周波数で振動する。dはトランス電流、即ち閉ループ電流経路13に流れる振動する電流を示す。またLC共振回路の共振により容量素子10が充放電を繰り返すので、cに示すキャパシタ電圧も振動し、振動しながら徐々に電荷を失っていく。容量素子10から失われるエネルギーは、トランス14の2次側に伝達され、DC-DCコンバータの直流電圧出力となる。図3は、図1に示すDC-DCコンバータのより詳細な構成の一例を示す図である。キャパシタ充電用スイッチング回路16は、スイッチ回路21、誘導素子22、及びスイッチ回路23を含む。スイッチ回路17、スイッチ回路21、及びスイッチ回路23は、トランジスタであってよく、例えばNMOSトランジスタであってよい。整流回路15は、ダイオード素子24及び25、誘導素子26、及び容量素子27を含む。制御回路18は、ゲートドライバ20-1乃至20-3、A/D変換回路28、及びDSPDigitalSignalProcessor29を含む。制御回路18は、整流回路15の出力電圧をA/D変換回路28によりデジタル信号に変換し、得られたデジタル信号をDSP29に供給する。DSP29は、整流回路15の出力電圧を示すデジタル信号に応じて、ゲートドライバ20-1乃至20-3をそれぞれ駆動する。これにより、ゲートドライバ20-1乃至20-3は、整流回路15の出力電圧に応じたパルス幅を有するゲート信号を、スイッチ回路21、23、及び17にそれぞれ供給する。図4乃至図6は、図3のDC-DCコンバータにおける各動作状態におけるスイッチ状態及び電流の流れを示す図である。図4は、スイッチ回路21がON導通状態となり、スイッチ回路17及び23が両方共にOFF遮断状態となった動作状態を示す。このとき、入力電圧Vinに応じた電流I1がスイッチ回路21、誘導素子22、及び容量素子10を流れ、外部電圧Vinにより容量素子10に電荷を充電する。スイッチ回路21は、閉ループ電流経路13外の経路に設けられ、制御回路18が指定するパルス幅の期間において導通状態となり容量素子10に充電電流を供給する。誘導素子22は閉ループ電流経路13外の経路においてスイッチ回路21と直列に設けられ、この誘導素子22を介して上記の充電電流が流れる。誘導素子22が設けられていないとすると、スイッチ回路21のON抵抗を介して大量の電流が容量素子10に流れるために、スイッチ回路21における電力損失が大きくなる。誘導素子22を設けることで、電流I1の電流量が低減され、スイッチ回路21における電力損失が抑制される。図5は、図4に示す動作状態から、スイッチ回路21がOFF遮断状態になり、スイッチ回路23がON導通状態になった動作状態を示す。スイッチ回路17はOFF遮断状態のままである。このとき、誘導素子22の蓄積エネルギー磁束に応じた電流I2が、誘導素子22、容量素子10、及びスイッチ回路23を含む閉ループ電流経路を流れ、外部電圧Vinによる充電後においても、引き続き容量素子10に電荷を充電する。これは、誘導素子22に電流が流れている間にスイッチ回路21をOFFしてスイッチ回路23をONすると、誘導素子22が、引き続き電流を流し続けようとするからである。このとき、スイッチ回路21及び23を介して貫通電流が流れないように、両方のスイッチ回路21及び23が一瞬であっても同時にONすることは避けることが好ましい。従って、ある程度の余裕を設け、スイッチ回路21をOFFしてから、若干の時間が経過してから、スイッチ回路23をONしてよい。即ち、スイッチ回路21をOFFするタイミングに対して、スイッチ回路23をONするタイミングは若干遅れてよい。この時間差は、スイッチ回路21及び23のスイッチング時間スイッチングに要する時間長を考慮して、貫通電流が流れないような時間に設定してよい。このことは、スイッチ回路23をOFFしてスイッチ回路21をONする場合においても同様である。なお両方のスイッチ回路21及び23がOFFとなる期間において、その間も誘導素子22は電流を流し続けようとするため、NMOSトランジスタであるスイッチ回路23に並列に存在する寄生ダイオードを介して電流が流れることになる。図6は、図5に示す動作状態から、スイッチ回路17がON導通状態になった動作状態を示す。スイッチ回路21はOFF遮断状態のままであり、スイッチ回路23はON導通状態のままである。図5に示す状態と同様に、誘導素子22の蓄積エネルギー磁束に応じた電流I2が、誘導素子22、容量素子10、及びスイッチ回路23を含む閉ループ電流経路を流れ、更に容量素子10に電荷を充電する。この容量素子10への電荷の充電は、誘導素子22の蓄積エネルギーが無くなり、誘導素子22の誘導起電力による電流I2がゼロになると終了する。この動作と並行して、容量素子10の蓄積された電荷が誘導素子11、トランス14の1次側コイル、スイッチ回路17を含む閉ループ電流経路13を介して放電し、閉ループ電流経路13に電流I3が流れる。なお誘導素子22のインダクタンスが誘導素子11のインダクタンスよりも大きいので、容量素子10からの放電電流は誘導素子22側には殆ど流れず、誘導素子11側に流れることになる。その後、容量素子10が完全に放電して蓄積電荷がゼロになっても、誘導素子11の蓄積エネルギー磁束により電流I3が流れ続け、容量素子10を最初とは逆の極性に充電することになる。更にその後、誘導素子11の蓄積エネルギーがゼロになり電流I3がゼロになると、今度は容量素子10が放電を開始し、それまでとは逆の方向に電流I3が流れ始める。このようにして電流I3は、交互に逆方向に流れることになり、容量素子10のキャパシタCと誘導素子11のインダクタンスLに応じた共振周波数で振動する。この電流I3の変化振動がトランス14の1次側から2次側に伝えられ、2次側ではダイオード素子24に流れる電流I4とダイオード素子25に流れる電流I5が現れることになる。図7は、図4乃至図6に示したDC-DCコンバータの動作に関わる制御信号及び電流を纏めて示した図である。スイッチ回路21のゲート電圧がSW1であり、スイッチ回路23のゲート電圧がSW2であり、スイッチ回路17のゲート電圧がSW3である。これらのゲート電圧SW1乃至SW3は制御回路18のゲートドライバ20-1乃至20-3からそれぞれ供給される。ゲート電圧SW1は、所定の周期Tを有し、PWM制御されるパルス幅の期間においてHIGHとなる。これによりスイッチ回路21は、所定の間隔Tをおいて、PWM制御に応じた期間導通状態となる。このSW1がHIGHとなる期間において電流I1が流れ図3及び図4参照、外部電圧により容量素子10が充電される。図7においてSW1がHIGHからLOWになった後、SW2がLOWからHIGHに変化する。これにより、スイッチ回路21及び23がそれぞれ遮断状態及び導通状態となり、電流I1が供給停止され、電流I2が流れることになる図3及び図5参照。その後、SW3がLOWからHIGHに変化し、スイッチ回路17が導通状態となり、電流I3が流れることになる図3及び図6参照。この電流I3は、前述のように閉ループ電流経路13においてLC共振回路により共振し、図7に示されるように共振周波数で振動する。なお図7に示す動作例では、SW2がHIGHになった後にSW3がHIGHになっているが、SW2とSW3とは同時にLOWからHIGHになってもよい。即ち、スイッチ回路23とスイッチ回路17とを同時に遮断状態から導通状態に変化させてよい。また誘導素子22の蓄積エネルギーがゼロになり誘導素子22の誘導起電力により生じる電流I2がゼロになれば、その後は何時でもSW2をLOWにして、スイッチ回路23を遮断状態にしてよい。但し図7に示す動作例のように、誘導素子22の誘導起電力により生じる電流I2が未だゼロになっていない場合であっても、次にSW1がHIGHになる前にはSW2をLOWにしてスイッチ回路23を遮断状態にすることが、貫通電流を避けるために必要である。またSW3についても、次にSW1がHIGHになる前にはLOWにしてスイッチ回路17を遮断状態にすることが好ましい。SW2とSW3とは、同時にHIGHからLOWに変化してもよいし、図7に示す動作例のように異なるタイミングでHIGHからLOWに変化してもよい。このようにして、SW3により制御されるスイッチ回路17は、周期Tで導通状態と遮断状態とを繰り返し、少なくともスイッチ回路21が導通状態SW1がHIGHである間は遮断状態となる。またSW2により制御されるスイッチ回路23は、周期Tで導通状態と遮断状態とを繰り返し、少なくともスイッチ回路21が導通状態SW1がHIGHである間は遮断状態となる。図7に示されるように、電流I3が共振周波数で振動するのに応答して、トランス14の2次側に電流I4及び電流I5が現れる図3及び図6参照。これら電流I4及び電流I5は、それぞれ電流I3の正側の半波及び負側の半波に対応する。電流I4及び電流I5が合成されることにより、誘導素子26を流れる電流I6図3参照は、全波整流波形となる。容量素子27により電圧を平滑化することにより、DC-DCコンバータの出力電圧Voutは、図7に模式的に示されるように略一定の電圧となる。図8は、図3に示すDC-DCコンバータの変形例を示す図である。図8において、図3と同一の構成要素は同一の番号で参照し、その説明は適宜省略する。図8に示すDC-DCコンバータでは、制御回路18の代りに制御回路18Aが設けられる。制御回路18Aは、ゲートドライバ20-1乃至20-3、ロジック回路30、及びメモリ31を含む。図3に示すDC-DCコンバータでは、整流回路15の出力電圧に応じて制御回路18がパルス幅をフィードバック制御していた。それに対して図8に示すDC-DCコンバータでは、制御回路18Aが所定の計算式に基づいてパルス幅を制御する。この場合の制御はフィードバック制御整流回路15の出力に応じた動的な制御ではなく、静的な制御となる。スイッチ回路21のゲート電圧SW1のパルス幅は、デューティ比Dと前述の周期Tスイッチ回路21のスイッチング周期との積として定義される。デューティ比Dは、D=Vout/VinNp/Nsとして求めることができる。VoutはDC-DCコンバータの目標出力電圧、VinはDC-DCコンバータの入力電圧、Npはトランス14の1次側のコイルの巻数、Nsはトランス14の2次側のコイルの巻数である。なおVin/Vout>Np/Nsである。例えばメモリ31にVout、Vin、Np、Ns、Tのデータを格納しておき、これらのデータに基づいてロジック回路30により、SW1のパルス幅を計算してよい。ロジック回路30は、このようにして計算したパルス幅に従って、ゲートドライバ20-1乃至20-3をそれぞれ駆動する。この際、SW2及びSW3は、例えばSW1の反転信号とし、且つ貫通電流を避けるためにスイッチング時間を考慮したスイッチングの時間差を設けるように設定してよい。図9は、SW1のパルス幅をデューティ比及び周期Tに基づいて計算し、SW2及びSW3をSW1の反転信号とした場合の波形の例を示す図である。また或いは、メモリ31には例えば複数の異なる周期Tに対して予め計算したパルス幅の値をテーブル形式で格納しておき、所望の周期Tに対するパルス幅をロジック回路30が読み出して、これに基づきSW1、SW2、SW3を制御してもよい。図10は、スイッチ回路17をOFFにするタイミングについて説明するための図である。ここまでの説明では、スイッチ回路17を遮断状態にするタイミングについては特に限定していなかった。しかし図3に示す構成例において、スイッチ回路17はNMOSトランジスタであり、ON導通状態からOFF遮断状態への推移には若干のスイッチング時間を要する。電流が流れている状態において、スイッチ回路17をONからOFFに変化させると、スイッチング時間をかけて徐々にチャネルの抵抗値が増大していきチャネルを流れる電流が減少していく。その際に、スイッチ回路17の両端の電圧とスイッチ回路17に流れる電流との積が無視できない大きさとなり、電力損失が発生してしまう。そこでスイッチ回路17をONからOFFにするタイミングは、スイッチ回路17を流れる電流I3がゼロになるタイミングに一致していることが好ましい。即ち、スイッチ回路17が設けられる閉ループ電流経路13に流れる電流がゼロになる瞬間に、スイッチ回路17を導通状態から遮断状態に変化させることが好ましい。図10において、時間t1乃至t8は共振周波数で振動する電流I3がゼロになるタイミングであり、この時間t1乃至t8の何れかのタイミングにおいてSW3をLOWにすれば、電流I3がゼロのタイミングでスイッチ回路17をOFFにすることができる。即ち、スイッチ回路17のスイッチングによる電力損失を理想的にはゼロにすることが可能となる。但し、スイッチ回路17をOFFにしたときに、容量素子10に電荷が蓄積された状態であることを考慮することが好ましい。図10の時間t1,t3,t5,t7のタイミングでスイッチ回路17をOFFにした場合、容量素子10に蓄積される電荷の極性は、スイッチ回路21がONの時に電流I1により蓄積される電荷の極性とは逆になる。この場合、スイッチングによる電力損失をゼロにするという効果は得られるものの、容量素子10の蓄積エネルギーが無駄になってしまう。それに対して、図10の時間t2,t4,t6,t8のタイミングでスイッチ回路17をOFFにした場合、容量素子10に蓄積される電荷の極性は、スイッチ回路21がONの時に電流I1により蓄積される電荷の極性と同じになる。従って、スイッチングによる電力損失をゼロにするという効果が得られるのに加え更に、容量素子10の蓄積エネルギーが次回の充放電時にそのまま生かされることになり、エネルギー損失のない動作が可能となる。上述のようにしてスイッチ回路21をOFFにするタイミングは、図3のDSP29又は図8の演算回路30により予め計算しておいてよい。ゲートドライバ20-3は、その計算しておいたタイミングにおいて、SW3をHIGHからLOWに変化させてよい。具体的には、容量素子10の蓄積エネルギーを次回の充放電時にそのまま生かすことができるようにスイッチ回路17をOFFにするタイミングは、SW3がHIGHになってからN×LC1/2時間後として求めることができる。ここでNは正の整数であり、N×LC1/2は共振周期の整数倍である。即ち、制御回路18又は18Aは、SW3がHIGHである期間をN×LC1/2に等しい時間に設定すればよい。図11は、スイッチ回路17をOFFにするタイミングを制御するための構成を示す図である。図11において、図3と同一の構成要素は同一の番号で参照し、その説明は適宜省略する。図11に示すDC-DCコンバータは、図3に示す構成に加え更に、電流検出巻線40、全波整流回路41、コンパレータ42、及びカウンタ回路43を含む。電流検出巻線40は、基本的にトランスと同様な構成により、閉ループ電流経路13に流れる電流I3に応じた電流を流す。全波整流回路41は、電流検出巻線40に流れる電流を全波整流する。コンパレータ42は、全波整流回路41の出力を所定の参照電圧と比較して、比較結果に応じた電圧を出力する。例えば、コンパレータ42は、全波整流回路41の出力電圧が参照電圧よりも高いときにHIGHを出力し、全波整流回路41の出力電圧が参照電圧よりも低いときにLOWを出力してよい。カウンタ回路43は、コンパレータ42の出力の変化例えば立ち下がりエッジをカウントし、カウント値が所定の値に等しくなると出力をアサートする。カウンタ回路43の出力のアサート状態に応答して、制御回路18がSW3をHIGHからLOWに変化させる。このように図11に示すDC-DCコンバータでは、電流検出巻線40が電流検出器として動作し、スイッチ回路が設けられる閉ループ電流経路13に流れる電流を検出する。そしてこの電流の検出結果に応じてスイッチ回路17を導通状態から遮断状態に変化させる。図12は、図11のDC-DCコンバータの動作の一例を示す波形図である。図12に示す例では、電流I3は共振の1サイクルの期間流れ、1サイクルの終わりにおいてSW3がLOWになりスイッチ回路17が遮断されている。具体的には、電流I3を全波整流した波形が全波整流回路41から出力され、この全波整流した波形に基づいて、コンパレータから共振の1サイクルに2つのHIGHパルスを含む矩形波が出力される。カウンタ回路43はこのHIGHパルスの立ち上がりエッジをカウントすることにより、カウント値が2に等しくなった時点即ち共振の1サイクルの終わりのタイミングで、出力をアサートする。この出力のアサートに応答して、SW3がHIGHからLOWに変化される。図12に示す例では共振の1サイクルの終了時にスイッチ回路17をOFFにしているが、2サイクル後、3サイクル後等、所望の数のサイクルの終了時にスイッチ回路17をOFFにしてよい。図13は、図3のDC-DCコンバータの別の変形例を示す図である。図13において、図3と同一の構成要素は同一の番号で参照し、その説明は適宜省略する。図13に示すDC-DCコンバータは、図3に示すDC-DCコンバータと比較して、整流回路のダイオード素子24及び25がNMOSトランジスタ24A及び25Aにより置き換えられている点が異なる。NMOSトランジスタ24A及び25Aのゲート端子には、制御回路18Bから供給される制御信号が印加される。制御回路18Bは、電流I3の共振振動に同期した制御信号をNMOSトランジスタ24A及び25Aのゲート端子に印加して、NMOSトランジスタ24A及び25AのON及びOFFを制御する。ここで制御回路18Bは、N×LC1/2に等しいスイッチング周期でNMOSトランジスタ24A及び25Aをスイッチングする。このように、整流回路が整流用スイッチ回路としてNMOSトランジスタ24A及び25Aを含み、LC共振回路の共振周波数に応じて計算したタイミングで整流用スイッチ回路の導通及び非導通を制御する。ダイオード素子24及び25の代りにNMOSトランジスタ24A及び25Aを用いることで、ダイオード素子において発生していた電力損失を無くし、効率的なDC-DCコンバータを提供することができる。図14は、図13のDC-DCコンバータの動作の一例を示す図である。図14において、SW1乃至SW3及びI3乃至I6については、図7に示す波形と同様である。図14の動作例では、電流I3の共振振動に同期してスイッチング用の制御信号SW4及びSW5が生成されている。これらの制御信号SW4及びSW5が、図13に示すNMOSトランジスタ24A及び25Aのゲート端子に印加される。これによりSW4がHIGHの期間において電流I4が流れ、且つ、SW5がHIGHの期間において電流I5が流れる。このようにNMOSトランジスタ24A及び25AのON及びOFFを共振振動に同期して制御することで、電流I4及びI5について半端整流を実現することができる。図15は、図3のDC-DCコンバータの別の変形例を示す図である。図15において、図3と同一の構成要素は同一の番号で参照し、その説明は適宜省略する。図15に示すDC-DCコンバータは、図3に示すDC-DCコンバータと比較して、スイッチ回路23がスイッチ回路23Aにより置き換えられている点が異なる。スイッチ回路23Aは、GaN-HEMTHighElectronMobilityTransistor素子やSiC-FETFieldeffecttransistor素子のように、寄生ダイオードを有さないトランジスタ素子である。前述のように図3に示すDC-DCコンバータでは、両方のスイッチ回路21及び23がOFFとなる期間においても、誘導素子22は電流を流し続けようとする。従って、NMOSトランジスタであるスイッチ回路23に並列に存在する寄生ダイオードを介して電流が流れることになる。それに対して図15に示すDC-DCコンバータのように寄生ダイオードを有さないスイッチ回路23Aを用いた場合、誘導素子22の誘導起電力が大きいと、OFF状態のスイッチ回路23Aに大量の電流を流して、スイッチ回路23Aを破壊してしまう恐れがある。そこでスイッチ回路23Aに並列にダイオード素子50を設けてある。このダイオード素子50を介して誘導素子22に電流が流れることにより、スイッチ回路23Aが破壊されるのを防ぐことができる。図16は、情報機器の構成の一例を示す図である。図16に示す情報機器100は、例えばサーバやパーソナルコンピュータ等の機器であり、例えば80Vから265Vの間の交流電圧を電源として動作する。情報機器100は、PSUPowerSupplyUnit101、メインボード102、ハードディスク103、及びCD-ROMドライブ104を含む。PSU101は、交流電圧を入力として例えば12Vの直流電圧を生成する。生成された直流電圧は、メインボード102、ハードディスク103、及びCD-ROMドライブ104に電源電圧として供給される。メインボード102は、CPUCentralProcessingUnitやメモリ等を搭載し、情報機器100の演算機能や制御機能等を提供する。ハードディスク103は、CPUによる処理に関わるデータやCPUが実行するプログラム等を格納する。CD-ROMドライブ104は、脱着可能なCD-ROMに対して情報の書き込み及び読み出しを行なう。CD-ROMドライブ104は、CD-ROM以外に例えばDVDDigitalVersatileDiskに対する書き込み及び読み出しを行なうドライブ装置であってよい。PSU101は、整流回路111、力率改善回路112、及びDC-DCコンバータ113を含む。整流回路111は、入力される交流電圧波形を整流して整流電圧波形を生成する。力率改善回路112は、整流回路111が出力する電圧波形を正弦波の整流波形に近い形に変形して力率を改善する。DC-DCコンバータ113は、力率改善回路112が出力する直流電圧に基づいて、上記の例えば12Vの出力直流電圧を生成する。DC-DCコンバータ113は、前述の何れのDC-DCコンバータであってもよい。以上、本発明を実施例に基づいて説明したが、本発明は上記実施例に限定されるものではなく、特許請求の範囲に記載の範囲内で様々な変形が可能である。"