半導体基板、特に半導体オンインシュレータ基板を製造する方法であって、aドナー基板205;305とハンドル基板101;201;301;401を準備するステップと、b前記ハンドル基板101;201;301;401に、特に内部に、1つ以上のドープ領域104a-d;304a-d;404a-dのパターンを形成するステップと、c次に、特に結合させることにより、前記ドナー205;305と前記ハンドル101;201;301;401基板とを付着させて、ドナーハンドル複合物308を得るステップと、を備える、前記方法。前記ハンドル基板101;201;301;401に、特に内部に、1つ以上のアライメントマーク103a-b;303a-b;403a-bを形成することからなるステップaとステップbの間に行われるステップdを更に備える、請求項1に記載の方法。1つ以上の前記アライメントマーク103a-b;303a-b;403a-bが、イオン注入によって形成される、請求項2に記載の方法。1つ以上の前記アライメントマーク103a-b;303a-b;403a-bが、非ドーパント化学種、特に、H、He、Ar、F、Ne及び/又はXeを含む、請求項2又は3に記載の方法。ステップdが、熱アニーリングステップを含む、請求項2~4のいずれか1項に記載の方法。ステップbが、ドーパント、特に、リン及び/又はヒ素及び/又はホウ素を注入する少なくとも1つのイオン注入ステップを含む、請求項1~5のいずれか1項に記載の方法。少なくとも1つの前記イオン注入ステップの後に、アニーリングステップが続く、請求項6に記載の方法前記ハンドル基板101;201;301;401上にスクリーニング層102、特にスクリーニング酸化物を形成することからなるステップaとステップbの間に行われるステップeを更に備える、請求項1~7のいずれか1項に記載の方法。前記ドナー基板205;305内部に深さhの所定の分離領域207;307を形成することからなるステップaとステップcの間に行われるステップfと、前記ドナー基板205;305の残余部をドナーハンドル複合物から取り外すことからなるステップc後に行われるステップgであって、取り外しが所定の分離領域207;307で行われる、前記ステップgと、を更に備える、請求項1~8のいずれか1項に記載の方法。誘電体層206;306、特に酸化物層、又は前記ドナー基板205;305上に少なくとも1つの誘電体層を備える積み重ねられた層の組み合わせを形成することからなるステップaとステップcの間に行われるステップhであって、特に、前記誘電体層206;306が200nm未満、特に100nm未満の厚さを有する、前記ステップhを更に備える、請求項1~9のいずれか1項に記載の方法。1つ以上のドープ領域104a-d;304a-d;404a-dの前記パターンが、1つ以上のライン及び/又は1つ以上のアイランドを備える、請求項1~10のいずれか1項に記載の方法。1つ以上のドープ領域104a-d;304a-d;404a-dの前記パターンが、少なくとも1つのウェル領域及び/又は少なくとも1つのバックゲートを備える、請求項1~11のいずれか1項に記載の方法。少なくとも1つのウェル領域と少なくとも1つのバックゲートが、同じマスクを用いて形成される、請求項12に記載の方法。半導体基板、特に、半導体オンインシュレータSOI基板を製造する方法であって、aドナー基板とハンドル基板を準備するステップと、b前記ハンドル基板に、特に内部に、1つ以上のアライメントマークを形成するステップと、c次に、特に結合させることにより、前記ドナーと前記ハンドル基板を付着させて、ドナーハンドル複合物を得るステップと、を備える、前記方法。前記ハンドル基板101;201;301;401に1つ以上のアライメントマーク103a-b;303a-b;403a-b及び/又は1つ以上のドープ領域104a-d;304a-d;404a-dのパターンを有するドナーハンドル複合物308を備える半導体基板。前記ドナー基板205;305の内部に深さhの所定の分離領域207;307を更に備える、請求項15に記載の半導体基板。基板層301;401と、半導体層310;410と、前記基板層301;401と前記半導体層310;410との間の誘電体層309;409、特に酸化物層とを備え、前記基板層301;401が、1つ以上のアライメントマーク303a-b;403a-b及び/又は1つ以上のドープ領域304a-d;404a-dのパターンを含む、半導体オンインシュレータ基板。1つ以上のドープ領域304a-d;404a-dの前記パターンが、前記半導体層310;410及び/又は前記誘電体層309;409へ伸長していない、請求項17に記載の半導体オンインシュレータ基板。埋め込み誘電体の下にドープ領域を作製するために、通常は半導体最上層と埋め込み誘電体層を通してイオンが注入される。しかしながら、この方法は、注入プロファイルのテイルが半導体最上層の初期ドーピングレベルに影響し、それによって、デバイス特性が変わるとともに閾値電圧ばらつきを誘導するランダムドーパントゆらぎRDFが生じるという欠点を有する。このようなドーパント汚染や高ドーズ量及び又は注入テイルによるチャネル領域の損傷を避けるために、半導体最上層と埋め込み誘電体層を通してキャリア基板へ深く注入することが提案された。しかしながら、この方法は、キャリア基板と埋め込み誘電体層の間の接合部の方へ上向きにドーパントを拡散することが不可欠である熱アニーリングステップを必要とする。従って、回路最適化に望ましいドーパントレベルを得ることが可能でない。更にまた、キャリア基板と埋め込み誘電体層の間の接合部における活性ドーパントレベルはあまり高くすることができず、典型的には1.0×1019cm-3より小さい。これにより、注入されたドープパターンを用いて埋め込み回路を生成する可能性が制限される。それ故、本発明の目的は、半導体基板、特に、半導体オンインシュレータ基板を作製する改善された方法を提供することである。この目的は、請求項1に記載の方法によって達成される。従って、半導体基板、特に、半導体オンインシュレータSOI基板を製造する方法は、aドナー基板とハンドル基板を準備するステップと、bハンドル基板に、特に内部に、1つ以上のドープ領域のパターンを形成するステップと、c次に、特に結合させることにより、ドナーとハンドル基板を、付着させて、ドナーハンドル複合物を得るステップと、を備える。ドナーとハンドル基板の付着に先立ってハンドル基板に1つ以上のドープ領域のパターンを形成することによって、半導体基板の他の層にテイルが発生することを抑制することができ、望ましい寸法、ドーパントレベル及びプロファイルがドープ領域の形成を可能にすることができる。更に、いわゆるレジストエッジイオン注入偏向の負の作用も抑えることができ、あるいは少なくとも、典型的にはドーパントプロファイルに影響しないレベルまで低下させることができる。これにより、基板上の回路の寸法を短縮させるのを援助することができる。ドナー基板とハンドル基板の各々は、半導体基板、特に、シリコン基板であり得る。ドナーとハンドル基板の付着に先立って、ハンドル及び/又はドナー基板は、例えば、洗浄、あるいは適切な表面処理によって、結合させるように準備され得る。有利な実現によれば、方法は、ハンドル基板に、特に内部に、1つ以上のアライメントマークスを形成することからなるステップaとbの間に行われるステップdを更に備えることができる。アライメントマークは、ドープ領域が基板の他の層における、特にドナー基板における対応する領域、あるいはハンドル基板における他のドープパターンと整列され得るようにハンドル基板の所定の位置にパターンを形成することを可能にする。これに関連して、用語内部には、ハンドル基板の表面がアライメントマークに本質的に影響されないようにアライメントマークが典型的には約10μm未満の深さに埋め込まれることを意味する。ハンドル基板面の下にアライメントマークを形成し且つ/又はドーパントパターンを注入する利点は、更に、ハンドル基板の結合品質が先行技術と比較してより良いように表面が依然として本質的に影響されないままであることである。本発明は、用いられるリソグラフィ技術と独立している。本発明は、依然として、浸漬、EUV、eビームリソグラフィのような最も進歩したリソグラフィ技術と適合できる。特に、1つ以上のアライメントマークは、イオン注入によって形成することができる。このようにして、アライメントマークは、当該技術において既知である充填されたトレンチによって形成されるアライメントマークと比較してハンドル基板の表面を本質的に変えない。先行技術に用いられるアランメントマーク又は構造は、典型的には厚い誘電体層を用いて平坦化されなければならず、物質混合物が、物質内部で応力を加えることにつながることさえあり得る。先行技術の使用は、また、結合接合部でボイドの形成を引き起こすことがあり得る。従って、先行技術マークは薄い誘電体層又は半導体層と組み合わせることができないが、イオン注入アライメントマークは、応力を防止することができ且つ平坦化が必要ないため、例えば、厚さが200nmより小さい、特に100nmより小さいより薄い埋め込み誘電体層と適合できる。本発明の方法におけるハンドル基板面は、依然として結合のためにより良く準備されたままである。更により好ましくは、1つ以上のアライメントマークは、非ドーパント化学種、特に、水素H、ヘリウムHe、アルゴンAr、フッ素F、ネオンNe及び/又はキセノンXe、又は2つ以上の元素の組み合わせを含むことができる。特に、アルゴンは、安価であり且つ注入装置のビームラインを洗浄するために一般に用いられるように用いることができるので、方法の実施が容易に達成され得る。アライメントマークは、変形例によれば、また、異なる技術、例えば、集束レーザ溶融又は集束イオンビーム溶融を用いて達成することができる。好適実施形態によれば、ステップdは、熱アニーリングステップを含むことができる。熱アニーリングステップによって、アライメントマークと周囲基板材料の間の光学コントラストを増強することができる。すなわち、ナノキャビティあるいはマイクロキャビティの成長のような欠陥が誘導されることになる。アライメントマークの位置と形状は、安定なままである。このようにして、ナノキャビティあるいはマイクロキャビティの所定の分布を生じることができ、ハンドル基板の光学特性が局部的に変化する。これらは、リソグラフィツールがハンドルにおけるその後のドープパターン及び又はドナー基板の転写層を正確に整列することができるようにアランメントツールに見出だすことができる。有利には、ステップbは、ドーパント、特に、リン及び/又はヒ素及び/又はホウ素及び/又はインジウム、及び/又はアンチモンを注入するための少なくとも1つのイオン注入ステップを含むことができる。ドーパント注入は、ハンドル基板におけるn及びpのドープ領域の形成を目標にしている。従って、n型及び/又はp型ドーパント濃度を有する望ましい領域をハンドル基板内に形成することができる。少なくとも1つのイオン注入ステップの後に、アニーリングステップが続いてもよい。特に、アニーリングステップは、熱アニーリングステップであり得る。アニーリングによって、ドーパントが表面まで到達し得る。半導体基板を製造する方法は、好ましくは更に、ハンドル基板上にスクリーニング層、特に、スクリーニング酸化物を形成することからなるステップaとステップbの間に行われるステップeを備えることができる。スクリーニング層又は犠牲層、特にスクリーニング酸化物又は犠牲酸化物を用いることによって、イオン注入の間のチャネリングと基板面ミスオリエンテーションに関連があるばらつきを抑えることができる。変形例において、更に、ステップcに先立って、スクリーニング層を除去してもあるいはストリッピングしてもよい。方法は、更に、ドナー基板内部に深さhの所定の分離領域を形成するステップからなるステップaとステップcの間に行われるステップfと、ドナーハンドル複合物からドナー基板の残余部を取り外すことからなるステップcの後に行われるステップgであって、取り外しが所定の分離領域で行われる、前記ステップgと、を備えることができる。層を、特にマイクロメートルの範囲の厚さがある層を、ハンドル基板上へ転移させることができる。本発明の方法については、特に厚さが400nm未満、更に特に200nm未満の薄層を転移させることができる。ハンドル基板の表面が本発明の方法によって本質的に依然として影響されないままであるので、ハンドル基板の結合品質は先行技術と比較してより良い。所定の分離領域を形成するステップは、イオン注入ステップを含むことができる。所定の分離領域の深さhは、注入イオンのエネルギーによって決定され得る。所定の分離領域を形成するための注入イオンは、水素イオン又は希ガスイオンHe、Ar、...であり得る。方法は、更に、誘電体層、特に、酸化物層、又はドナー基板上に少なくとも1つの誘電体層を備える積み重ねられた層の組み合わせを形成することからなるステップaとステップcの間に行われるステップhであって、特に、誘電体層の厚さが200nm未満、特に100nm未満である、前記ステップhを備えることができる。それによって、埋め込みドープ領域を有するSOI基板を得ることができる。このSOI基板は、薄い誘電体、最終的には、薄い半導体最上層をもち得る。従って、本発明の方法は、ハンドル基板においてドープ領域を得ることを可能にし、同時に、先行技術で生じるようなドーピングテイルを有する転写層の汚染が防止され得る。誘電体層は、熱プロセスによって達成され得るドナー基板を酸化することによって形成され得る。或はまた、誘電体層を堆積によって設けることができる。変形例において、誘電体層がハンドル基板上に形成され得る。1つ以上のドープ領域のパターンは、1つ以上のライン及び/又は1つ以上のアイランドを備えことができる。ラインは、特に直線ラインあるいは湾曲ラインでもよく、ラインの長さはラインの幅より著しく大きい。1つ以上のドープ領域のパターンは、少なくとも1つのウェル領域及び/又は少なくとも1つのバックゲートを備えることができる。それによって、ハンドル基板面に垂直な深さで望ましいドーパントパターンとドーパントプロファイルをより良く生成させることができ、結合の前にドーパントパターンが形成されるために、いかなる寸法も達成され得る。ウェル形成ステップとバックゲート形成ステップの間に、追加のアニーリングステップが含まれ得る。少なくとも1つのウェル領域と少なくとも1つのバックゲートが同じマスクを用いて形成され得る。これにより、プロセスが簡単になる。方法は、更に、特に、半導体基板の取り外しステップ後の半導体最上層のCMP研磨化学機械的研磨及び/又は研磨ステップ前及び/又は後の洗浄ステップを含む表面処理ステップを含むことができる。有利には、取り外しが行われた表面を、アニーリングステップ、特に、熱アニーリングステップを用いて処理することができる。このようにして、表面不規則性を平滑化することができる。他の態様によれば、目的は、請求項14記載の方法によって達成される。従って、本発明は、半導体基板、特に、半導体オンインシュレータSOI基板を製造する方法であって、aドナー基板とハンドル基板を準備するステップと、bハンドル基板に、特に内部に、1つ以上のアライメントマークを形成するステップと、c次に、特に結合させることによって、ドナーとハンドル基板を付着させて、ドナーハンドル複合物を得るステップと、を備える、前記方法を提供する。アライメントマークは、ハンドル基板の所定の位置に及び/又は基板の他の層に、特にドナー基板にパターンの形成を可能にする。これに関連して、用語内部には、ハンドル基板の表面が本質的に影響されないような、典型的には約10μm未満の深さに、アランメントマークが埋め込まれることを意味する。ハンドル基板に、特に内部に、すなわち、ハンドル基板面の下にアライメントマークを形成することによって、ハンドル基板の結合品質が先行技術に比較してより良いように表面が依然として本質的に影響されないままである。本発明は、用いられるリソグラフィ技術から独立している。本発明は、依然として、浸漬、EUV及びeビームリソグラフィのような最も進歩したリソグラフィ技術と適合できる。特に、当該技術において既知である充填されたトレンチによって形成されるアライメントマークと比較して、本質的にハンドル基板の表面を変えないように、アライメントマークを形成することができる。先行技術に用いられるアランメントマーク又は構造は、典型的には厚い誘電体層を用いて平坦化されなければならず、物質混合物は物質内部で応力を加えることにさえつながり得る。先行技術の使用は、また、結合接合部でボイドの形成を引き起こし得る。従って、先行技術のマークは、薄い誘電体層又は半導体層と組み合わせることができないが、本発明のアライメントマークは、応力を防止することができ且つ平坦化が必要にならないように、例えば、厚さが200nm未満、特に100nm未満の、より薄い埋め込み誘電体層と適合できる。本発明の方法におけるハンドル基板面は、依然として結合のためにより良く準備されたままである。方法、特に1つ以上のアライメントマークを形成するステップは、上記特徴部の1つ以上を含むことができる。本発明は、更に、ハンドル基板において1つ以上のアランメントマーク及び/又は1つ以上のドープ領域のパターンを有するドナーハンドル複合物を備える半導体基板を提供する。ハンドル基板における1つ以上のアランメントマーク及び/又は1つ以上のドープ領域のパターンは、種々のプロセスステップの間に得られる上記特徴部の1つ以上を含むことができる。半導体基板は、特に、上記方法のステップcにおいて形成されるドナーハンドル複合物に対応することができる。半導体基板は、更に、ドナー基板内部の深さhに所定の分離領域を備えることができる。本発明は、更に、基板層、半導体層及び誘電体層、特に、基板層と半導体層との間の酸化物層を備え、基板層が、1つ以上のアランメントマーク及び/又は1つ以上のドープ領域のパターンを含む、半導体オンインシュレータ基板を提供する。誘電体層は、埋め込み酸化物層BOXに対応することができる。1つ以上のアライメントマーク及び/又は1つ以上のドープ領域のパターンは、種々のプロセスステップの間に得られる上記特徴部の1つ以上を含むことができる。1つ以上のドープ領域のパターンは、半導体層及び/又は誘電体層へ伸長しないように設計及び/又は配置され得る。このようにして、1つ以上のドープ領域のパターンは、閾値電圧ばらつきを誘導するランダムドーパントゆらぎRDFを生じることによって半導体層上に形成されるデバイスの特徴を変えない。当該技術に見られる閾値電圧ばらつきは、次に、集積回路のパラメータに負に影響し、閾値電圧オフセットと不整合が引き起こされる。典型的な是正処置は、このランダムばらつきを補償するためにいくつかの臨界回路モジュールを特大にすることである。従って、本発明の基板におけるRDFを減少させることによって、特に本質的に排除することによって、有意な表面積増加分が集積回路に使用可能である。これは、更に、上記のレジストエッジイオン注入偏向作用の低下によって改善される。つまり、半導体オンインシュレータ基板は、より再現可能なデバイス且つよりコンパクトで頑丈な回路を製造するために用いることができる。有利な実施形態は、同封の図面と組み合わせて記載される。図1~図1において、半導体基板を製造する例示的な方法によるハンドル基板101の処理を示す。図1において、ハンドル基板101が示されている。ハンドル基板101は、適切なハンドル基板、特にシリコンウエハであり得る。ハンドル基板は、また、ガラス型又は石英型の基板であり得る。図1において、スクリーニング層102、特にスクリーニング酸化物がハンドル基板101の主表面上に形成される。プロセスによっては、このスクリーニング層102は、必要でなくてもよい。次のプロセス混合において、アライメントマーク103a、103bは、ハンドル基板101内部に形成される。これは、スクリーニング層102を通してイオン注入を行うことによって達成される。この実施形態において、注入化学種は非ドーパント化学種、例えば、アルゴン又はフッ素であり、これらは典型的には製造ラインにおいて利用可能な化学種である。このステップの結果を図1に示す。アライメントマーク103a及び103bは非ドーパント化学種から形成される。すなわち、アライメントマーク103a及び103bは基板101をドープしていない。更にまた、イオン注入プロセスのため、アライメントマーク103a及び103bは、ハンドル基板101の表面を変えていない。言い換えれば、アライメントマーク103a及び103bは、ハンドル基板101に埋め込まれているアライメントマークに対応する。更にまた、ハンドル基板における欠陥に関係がある、アライメントマーク103a及び103bは拡散せず、それによってサイズや位置の安定なアライメントマークが生成される。イオン注入プロセスによって、微細でおそらく最小限の特徴部注入領域を生成することが可能であり、最小限の特徴部は、所定のリソグラフィ技術によって画成され得る最も小さな形状及び再現可能で信頼性が高いアライメントマークに対応し、これらは標準リソグラフィと適合するが、浸漬及びEUV極紫外線リソグラフィ要求とも適合する。実際に、アライメントマークは、好ましくは、スクリーニング層102の最上部に形成されるマスクを用いることによって画成される。マスキング層は、例えば、リソグラフィ技術によってパターン形成され得る。次に、注入ステップは、全ウエハ領域注入装置によって行われ得る。この実施形態の変形例として、ハンドル基板内部にアライメントマークを形成する他の適切なプロセスには、例えば、焦束レーザ技術又は焦束イオンビーム技術が適用され得る。最新のリソグラフィツールは、ナノメートル精度でハンドルウエハに埋め込まれたアライメントマークを確認するのに適している赤外線IRアランメントレーザのような、アライメントマークを確認することができるアランメントツールを備えている。図1において、更に、ドープ領域104a、104b、104c及び104dのパターンを示す。ドープ領域104a~104dのこのパターンは、1つ以上のイオン注入ステップを用いて形成されている。ドープ領域は、異なる深さで注入されてもよい。例えば、ドープ領域104bと104cは異なる深さで注入され、ドープ領域104aと104dは部分的に重なっている。ドープ領域は、nウェル及び/又はpウェル及び/又はnバックゲート及び/又はpバックゲートに対応し得る。ドープ領域104aは、ドーパントとしてリンを含むnウェルに対応し得る。ドーパントの濃度は、1016~1018cm-3であり得る。ドープ領域を形成するいくつかの選択があり、例えば、更に、アニーリングステップによってハンドル基板の中へ、しかしその表面の方に向かって上向きにも注入され拡散される。ドープ領域104bは、ドーパント化学種としてホウ素を含むpウェルに対応し得る。ドーパントの濃度は、5.0×1016~5.0×1018cm-3にあり得る。このようなドープ領域を形成するいくつかの選択があり、例えば、更に、アニーリングステップによってハンドル基板の中へ、しかしその表面の方に向かって上向きにも注入され拡散される。ドープ領域104cは、特にヒ素を含む、Nゲートに対応し得る。ドープ領域104dは、特にホウ素を含むPゲートに対応し得る。ゲート領域に典型的なプロセス条件は、Nゲートについては、5~50keVのエネルギーと5×1014cm-2~5×1015cm-2のドーズによるAsドーピング及びPゲートについては、5~50keVの範囲のエネルギーと5×1014cm-2~5×1015cm-2のドーズによるBドーピングである。ドープ領域104a及び104bは、ウェル領域に対応し得る。ウェル領域に典型的なプロセス条件は、50-100keVのエネルギーと5×1012cm-2~1×1014cm-2のドーズである。埋め込みアライメントマーク103a及び103bとドープ領域104a~104dのパターンの注入ステップ後、次のステップは、スクリーニング酸化物102をハンドル基板101から除去するか又はストリッピングすることからなる。スクリーニング酸化物102を含まない処理されたハンドル基板を図1に示す。図1において、図1のドープ領域104a~104dのパターンは、アニーリングステップを用いて処理されている。このようにして、更にハンドル基板101の中へ、しかしその表面の方へ向かって上向きにも拡散が達成された。図1のパターンは、例示だけのためである。もちろん、種々の領域の他のいかなる配置も、プロセス条件によって達成され得る。図2~図2において、本発明の半導体基板を製造する例示的な方法のドナー基板の処理を示す。最初に、ドナー基板205が図2に示されている。ドナー基板205は、半導体基板、特に、シリコンSi、炭化ケイ素、シリコンゲルマニウム、窒化ガリウム又はゲルマニウム基板の1つであり得る。次に、誘電体層206がドナー基板205上に設けられる図2を参照のこと。誘電体層206は、熱プロセスによって又は堆積によって形成され得る。例えば、誘電体層206は、二酸化ケイ素、窒化シリコン、酸窒化シリコン又はAl2O3等の少なくとも1つ、又は少なくとも1つの層を備える積み重ねられた層、二酸化ケイ素、窒化シリコン、酸窒化シリコン又はAl2O3等の少なくとも1つの組み合わせであり得る。変形例によれば、図2に示されるステップは、例えば、誘電体層を介在させない直接シリコン結合の場合には、省略されてもよい。図2において、ドナー基板205内部に所定の分離領域207を形成するステップからなる次のプロセスステップの結果が示される。所定の分離領域207はイオン注入ステップによって形成され、そのステップの間に、水素イオン又は希ガスイオンヘリウム、アルゴン等のようなイオンがドナー基板205の中に注入される。所定の分離領域の深さhは、注入イオンのエネルギーによって決定され得る。図3及び図3において、本発明の半導体基板を製造する例示的な方法のステップを更に示す。図3は、ドナー基板305とハンドル基板301を付着することによって、特に結合することによって得られるドナーハンドル複合物308を示す図である。特に、図3のドナーハンドル複合物308は、図1からのハンドル基板と図2からのドナー基板を付着させることによって形成され得る。機械的及び/又は熱処理の際に、埋め込み誘電体層309と共に半導体層310の取り外しが、所定の分離領域307で行われるので、2つの層がハンドル基板301に転移されて、埋め込みアライメントマーク303a、303b及びドープ領域304a~304dを有する図3に示されるシリコンオンインシュレータ構造を得る。実際に、取り外しステップの間に行われる熱処理の間、マイクロスプリッティングあるいはマイクロクラックを形成することになるマイクロキャビティは、完全な取り外しにつながる所定の取り外し領域307に達成されるだけでなくアライメントマークの領域にも達成される。次に、これらの領域において変化した結晶学的特性は、その後のリソグラフィ製造ステップの間にアライメントマークを見出すのに利用され得る。代わりとして、各イオン注入ステップに続いて、専用の熱アニーリングを含み得る。図4において、図3の例示的な半導体オンインシュレータ基板を再び示す。埋め込み誘電体層409を間に有するハンドル基板401の上に半導体層410が示されている。ハンドル基板401において、埋め込みアライメントマーク403a、403b及びドープ領域404a~404dが示されている。図4において、それぞれのドーパント濃度プロファイルは、実線411として示されている。ドーパント濃度の最大、例えば、ゲート領域は、ハンドル基板401と埋め込み誘電体層409の接合部の近くにあることが分かる。結合に先立って注入ので、半導体層410は、ハンドル基板における高ドーピング濃度に影響されない。ゲート領域の下に、ドーパント濃度が低い第2の領域、例えば、ウェル領域を見出だすことができる。比較のために、先行技術に典型的なドーパントプロファイルを破線412として示す。先行技術によるプロファイルにおいては、ドーパント濃度が半導体層410に存在していることが分かる。半導体層410におけるこの非ゼロ濃度は、半導体最上層を通して注入するステップと続いてのアニールステップによって引き起こされる注入テイルに由来する。同時に、ハンドル基板401と埋め込み誘電体層409の間の接合部の最大ドーパント濃度は、本発明の方法によって達成され得る濃度に比較して低下している。以下に、本発明の実際的実施例を記載する。第1実施例によれば、アルゴンを用いて、ハンドル基板に埋め込みアライメントマークを形成する。イオン注入ステップのためのエネルギーは、50~250keVであり、ドーズ範囲が1×1014~5×1015cm-2である。イオン注入は犠牲酸化物によって行われ、これは必要とされた注入すべての注入後に除去される。アルゴンは、安価で且つ工業用注入装置に利用可能であるので特に有利である。第2実施例によれば、フッ素が埋め込みアライメントマークのために用いられる。エネルギー範囲は、1×1015~1×1016cm-2のドーズ範囲で25~150keVであり得る。ドープするための原子ホウ素を得るために三フッ化ホウ素BF3ガスを用いることができる。第3実施例~第5実施例によれば、アライメントマークの生成のためにフッ素、ネオン又はキセノンを用いることができる。アルゴンの場合と同じレベルと形態の構造損傷を保持することが望ましい。例えば、フッ素を60keV及び1×1016cm-2のドーズで注入し、続いて700°Cで1時間による熱アニーリングステップ及び1100°Cスパイクアニールが行われてもよい。埋め込みアライメントマークの生成の後、以下の一般的製法を用いたイオン注入を用いてPウェルとNウェルを形成することができる。Pウェル:例えばホウ素注入及びアニール。pウェル形成は、1つだけの単一の注入と拡散によって達成され得る。しかし、必要ならば、高エネルギー注入の複数のドーズと注入エネルギーを用い、続いてアニーリングステップを行って、pウェル領域を形成することができる。Nウェル:例えばリン及び/又はヒ素、注入及びアニール。nウェル形成は、1つだけの単一の注入と拡散によって達成され得る。しかし、必要ならば、高エネルギー注入の複数のドーズと注入エネルギーを用い、続いてアニーリングステップを行って、nウェル領域を形成することができる。以下の一般的製法を用いて埋め込みゲートを形成することができる。Nゲート:ヒ素又はリンに続いて活性化アニール。Pゲート:ホウ素又はインジウムに続いて活性化アニール。従って、本発明の半導体基板を製造する例示的な方法の可能なプロセスフローは、以下の続いてのステップを含み得る1ハンドル基板上にスクリーニング酸化物を酸化又は堆積させるステップと、2アライメントマークを注入し形成するステップと、3濃いnウェル濃度1016-1018原子/cm-3、ドーパント化学種、例えばリンを注入するステップと、4アニールするステップと、5pウェル濃度5×1016-5×1018原子/cm-3、ドーパント化学種、例えばホウ素を注入するステップと、6アニールするステップと、7Nゲート、例えばヒ素を注入するステップと、8アニールするステップと、9Pゲート、例えばホウ素を注入するステップと、10アニールするステップと、11スクリーニング酸化物をストリッピングするステップと、12ドナー基板と結合させるために準備するステップ。或はまた、ウェルとそれぞれのゲート注入双方は、同じマスクを用いて一緒に行うことができる。ハンドル基板の内部での結合に先立ってアライメントマークとドーパント領域を設けることによって、転写層310の内部、従って、デバイス層におけるドーパント濃度テイルを防止することができ、必要であるようにドーパントプロファイルが調整され得る。上記実施形態と実施例においては、代わりに、アライメントマークだけをハンドル基板に設けることもできる。言い換えれば、ハンドル基板において1つ以上のドープ領域のパターンが省略されてもよい。アライメントマークは、転移半導体と埋め込み誘電体層が影響されるその後のプロセスステップの間、アライメントのために用いることができる。ハンドル基板に、特に内部に、すなわち、ハンドル基板面の下に、アライメントマークを形成することによって、ハンドル基板の結合品質が先行技術に比較してより良いように表面は依然として本質的に影響されないままである。本発明のすでに記述された実施形態と実施例を別々に記載してきたが、上記の特徴の一部もしくは全部が異なるように組み合わせられ得ることも理解されるべきである。記述された実施形態は、限定されるものではなく、本発明の特徴と利点を示す実施例として役立つものである。