p型半導体基板の主面上に、p型半導体層を形成するp型半導体層形成工程と、前記p型半導体層を表面からエッチングして前記p型半導体基板の前記主面に沿った第1の方向に沿って延びる孔部を形成し、これにより、前記第1の方向に沿って延び、前記p型半導体基板の前記主面と交差する方向に突出する一対のストライプ構造を形成するストライプ構造形成工程と、前記孔部に埋め込み層を形成する埋め込み層形成工程と、前記埋め込み層上に、前記埋め込み層よりも屈折率の大きな半導体材料からなるコア層を形成するコア層形成工程と、前記コア層上に、n型半導体材料からなる上部クラッド層を形成する上部クラッド層形成工程と、前記上部クラッド層と電気的に接続されたn電極を形成すると共に、前記p型半導体基板の裏面と電気的に接続されたp電極を形成する電極形成工程と、を備え、前記埋め込み層は、ノンドープの半導体材料、前記p型半導体層よりもp型不純物濃度の低いp型半導体材料、又は、n型不純物濃度が1×1017cm-3以下のn型半導体材料からなることを特徴とする半導体光変調器の製造方法。前記埋め込み層形成工程は、前記孔部に、第1の成長速度で前記埋め込み層の一部を形成する第1形成工程と、前記埋め込み層の前記一部上に、第2の成長速度で前記埋め込み層の他の一部を形成する第2形成工程と、を有し、前記第2の成長速度は前記第1の成長速度よりも遅いことを特徴とする請求項1に記載の半導体光変調器の製造方法。前記埋め込み層形成工程では、前記埋め込み層が前記孔部を埋め込むと共に、前記一対のストライプ構造の上面を覆うように、前記埋め込み層を形成することを特徴とする請求項1又は2に記載の半導体光変調器の製造方法。p型半導体基板と、前記p型半導体基板の主面上に設けられ、前記p型半導体基板の前記主面に沿った第1の方向に沿って延び、前記p型半導体基板の前記主面と交差する方向に突出する一対のストライプ構造と、前記一対のストライプ構造によって規定される孔部に設けられた埋め込み層と、前記埋め込み層上に設けられた、前記埋め込み層よりも屈折率の大きな半導体材料からなるコア層と、前記コア層上に設けられたn型半導体材料からなる上部クラッド層と、前記上部クラッド層と電気的に接続されたn電極と、前記p型半導体基板の裏面と電気的に接続されたp電極と、を備え、前記一対のストライプ構造は、p型半導体層からなり、前記埋め込み層は、ノンドープの半導体材料、前記p型半導体層よりもp型不純物濃度の低いp型半導体材料、又は、n型不純物濃度が1×1017cm-3以下のn型半導体材料からなることを特徴とする半導体光変調器。上述のように、上記非特許文献1に記載の半導体光導波路の製造方法においては、光導波層内におけるp型半導体層を減少させるために、p型半導体層を、その側面から光導波方向に沿った方向にウェットエッチングしている。この場合、深さ方向の深さはエッチングストップ層を設けることにより、均一にすることが可能である。一方、空間ギャップ幅については、ウェットエッチングのエッチング速度及びエッチング時間等により制御される。この空間ギャップ幅は、光導波路の長さである数mmに渡り、均一にする必要がある。しかし、このウェットエッチングを用いた半導体光導波路の製造方法では、光導波層内のp型半導体層を光導波方向に沿って均一に除去することは難しい。具体的には、上記非特許文献1に記載の半導体光導波路の製造方法では、空間ギャップの形状例えば、光導波方向と垂直な空間ギャップの断面形状を均一にすることが難しい。その結果、光導波層内のp型半導体層の除去量が光導波方向に沿って不均一となる。この不均一性は、光導波層を導波する光の散乱、さらには、導波路損失の分布の原因となってしまうため、このような製造方法によって製造した半導体光導波路を利用した半導体光変調器においては、光導波損失を十分に低下させることが難しいという問題があった。本発明は、このような課題に鑑みてなされたものであり、光導波損失を低下させることが可能な半導体光変調器の製造方法及びそのような半導体光変調器を提供することを目的とする。上述の課題を解決するため、本発明に係る半導体光変調器の製造方法は、p型半導体基板の主面上に、p型半導体層を形成するp型半導体層形成工程と、p型半導体層を表面からエッチングしてp型半導体基板の主面に沿った第1の方向に沿って延びる孔部を形成し、これにより、第1の方向に沿って延び、p型半導体基板の主面3Sと交差する方向に突出する一対のストライプ構造を形成するストライプ構造形成工程と、上記孔部に埋め込み層を形成する埋め込み層形成工程と、埋め込み層上に、当該埋め込み層よりも屈折率の大きな半導体材料からなるコア層を形成するコア層形成工程と、コア層上に、n型半導体材料からなる上部クラッド層を形成する上部クラッド層形成工程と、上部クラッド層と電気的に接続されたn電極を形成すると共に、p型半導体基板の裏面と電気的に接続されたp電極を形成する電極形成工程と、を備え、埋め込み層は、ノンドープの半導体材料、上記p型半導体層よりもp型不純物濃度の低いp型半導体材料、又は、n型不純物濃度が1×1017cm-3以下のn型半導体材料からなることを特徴とする。本発明に係る半導体光変調器の製造方法においては、ストライプ構造形成工程においてp型半導体層に孔部を形成し、埋め込み層形成工程において、この孔部に埋め込み層を形成している。そして、この埋め込み層は、ノンドープの半導体材料、上記p型半導体層よりもp型不純物濃度の低いp型半導体材料、又は、n型不純物濃度が1×1017cm-3以下のn型半導体材料からなる。そのため、このような孔部及び埋め込み層を形成しなかった場合と比較して、p型半導体材料からなる領域が減少する、又は、p型の不純物濃度が減少する。その結果、p型半導体材料による価電子帯吸収を低減させることができるため、光導波層を光が導波する際の光導波損失を低減することが可能な半導体光変調器が得られる。そして、本発明に係る半導体光変調器の製造方法においては、p型半導体層に孔部を形成する際、p型半導体層を表面からエッチングしている。即ち、光導波路の光導波方向となる第1の方向とは垂直方向にp型半導体層をエッチングしている。このようなエッチング方法で第1の方向に沿って延びる孔部を形成することで、当該孔部を第1の方向に沿って均一に形成することができる。そのため、当該孔部の形状の不均一性に起因した光導波路の光導波損失を低減させることができる。以上より、本発明に係る半導体光変調器の製造方法によれば、光導波損失を低下させることが可能な半導体光変調器が得られる。さらに、本発明に係る半導体光変調器の製造方法においては、埋め込み層形成工程は、上記孔部に、第1の成長速度で上記埋め込み層の一部を形成する第1形成工程と、上記埋め込み層の上記一部上に、第2の成長速度で上記埋め込み層の他の一部を形成する第2形成工程と、を有し、第2の成長速度は第1の成長速度よりも遅いことが好ましい。これにより、埋め込み層の表面をより平坦にすることができるため、光導波路の光導波損失をより低減させることができる。さらに、本発明に係る半導体光変調器の製造方法においては、埋め込み層形成工程では、上記埋め込み層が上記孔部を埋め込むと共に、上記一対のストライプ構造の上面を覆うように、上記埋め込み層を形成することが好ましい。これにより、ストライプ構造上に平坦な埋め込み層が形成され、それに伴い、平坦なコア層を形成できる。また、上述の課題を解決するため、本発明に係る半導体光変調器は、p型半導体基板と、当該p型半導体基板の主面上に設けられ、当該p型半導体基板の主面に沿った第1の方向に沿って延びる一対のストライプ構造と、一対のストライプ構造によって規定される孔部に設けられた埋め込み層と、埋め込み層上に設けられた、埋め込み層よりも屈折率の大きな半導体材料からなるコア層と、コア層上に設けられたn型半導体材料からなる上部クラッド層と、上部クラッド層と電気的に接続されたn電極と、p型半導体基板の裏面と電気的に接続されたp電極と、を備え、一対のストライプ構造は、p型半導体層からなり、埋め込み層は、ノンドープの半導体材料、p型半導体層よりもp型不純物濃度の低いp型半導体材料、又は、n型不純物濃度が1×1017cm-3以下のn型半導体材料からなることを特徴とする。本発明に係る半導体光変調器は、p型半導体基板上に、孔部を規定するp型半導体層からなる一対のストライプ構造と、この孔部内に設けられた埋め込み層を備えている。そして、この埋め込み層は、ノンドープの半導体材料、p型半導体層よりもp型不純物濃度の低いp型半導体材料、又は、n型不純物濃度が1×1017cm-3以下のn型半導体材料からなる。そのため、このような孔部及び埋め込み層を設けずに、p型半導体基板上に均一の厚さのp型半導体層を設け、そのp型半導体層上にコア層等を設けた場合と比較して、p型半導体材料からなる領域が減少する、又は、p型の不純物濃度が減少する。その結果、p型半導体材料による価電子帯吸収を低減させることができるため、光導波層を光が導波する際の光導波損失を低減することが可能となる。そして、本発明に係る半導体光変調器においては、p型半導体基板上に均一の厚さのp型半導体層を形成した後、当該p型半導体層を光導波路の光導波方向となる第1の方向とは垂直方向にp型半導体層をエッチングすることにより、上記孔部を容易に形成することができる。そのため、p型半導体層を第1の方向に沿ってウェットエッチングにより当該孔部を形成する場合と比較して、当該孔部を第1の方向に沿って均一に形成することができる。そのため、当該孔部の形状の不均一性に起因した光導波路の光導波損失を低減させることができる。以上より、本発明に係る半導体光変調器によれば、光導波損失を低下させることが可能となる。本発明によれば、光導波損失を低下させることが可能な半導体光変調器の製造方法及びそのような半導体光変調器が提供される。以下、実施の形態に係る半導体光変調器の製造方法及び半導体光変調器について、添付図面を参照しながら詳細に説明する。なお、各図面において、可能な場合には同一要素には同一符号を用いる。また、図面中の構成要素内及び構成要素間の寸法比は、図面の見易さのため、それぞれ任意となっている。本発明に係る半導体変調器の製造方法は、p型半導体層形成工程と、ストライプ構造形成工程と、埋め込み層形成工程と、コア層形成工程と、上部クラッド層形成工程と、光導波路加工工程と、電極形成工程と、を備える。図1~図15は、本実施形態に係る半導体変調器の製造方法を説明するための斜視図である。以下、これらの図面を参照しながら、上記各工程について詳細に説明する。p型半導体層形成工程初めに、p型半導体層形成工程が行われる。本工程では、まず、p型半導体基板3を準備する。p型半導体基板3は、本実施形態では、矩形の板状であり、例えば、InP等のIII-V族化合物半導体からなる。半導体基板3は、略平坦な主面3S及び略平坦な裏面3Bを有する。p型半導体基板3は、例えば、p型不純物がドープされたInP等のIII-V族化合物半導体からなる。なお、図1においては、直交座標系2が示されており、p型半導体基板3の主面3Sと平行な方向にX軸とY軸が設定され、p型半導体基板3の厚さ方向にZ軸を設定している。図2以降の各図においても、図1と対応して直交座標系2が示されている。続いて、図1に示すように、p型半導体基板3の主面3S上に、例えば有機金属気相成長法OMVPE等のエピタキシャル成長法によって、p型半導体層5を形成する。p型半導体層5は、例えばZn等のp型不純物がドープされたInP等のIII-V族化合物半導体からなる。p型半導体層5の厚さは、例えば、1.5μm~2.0μmとすることができる。p型半導体層5のp型不純物濃度は、例えば1×1018cm-3とすることができる。ストライプ構造形成工程続いて、ストライプ構造形成工程が行われる。本工程では、まず、図2に示すように、p型半導体層5上に、例えば化学気相成長法CVD法等の堆積法によって、SiN等からなる絶縁膜7を形成する。絶縁膜7の厚さは、例えば、300nmとすることができる。続いて、図2に示すように、フォトリソグラフィーにより絶縁膜7上に一対のレジストパターン9を形成する。一対のレジストパターン9は、それぞれp型半導体基板3の主面3Sに沿った第1の方向、即ち、Y軸方向に沿って延びている。一対のレジストパターン9のX軸方向の幅W9は、例えば1μmとすることができ、一対のレジストパターン9のY軸方向に沿った長さは、例えば3mm~4mmとすることができる。また、一対のレジストパターン9は、互いにX軸方向に離間している。この離間距離B9は、後の工程で形成されるリッジ部31図10参照のX軸方向の幅よりも大きくなっており、例えば、離間距離B9は、リッジ部31のX軸方向の幅よりも3μm大きくすることができる。次に、図3に示すように、一対のレジストパターン9をマスクとして、例えばCF4ガスを用いた反応性イオンエッチングRIE等のドライエッチングによって絶縁膜7をエッチングし、一対のレジストパターン9を除去する。これにより、一対のレジストパターン9の形状が絶縁膜7に転写され、絶縁膜7は、一対の絶縁膜パターン7Pに加工される。続いて、図4に示すように、一対の絶縁膜パターン7Pをマスクとして、例えばCl2系のガスを用いたRIE等のドライエッチングによって、p型半導体層5を、その表面5SからZ軸方向にエッチングして、p型半導体層5内に孔部5Hを形成する。これにより、p型半導体層5は、一対のストライプ構造5Pに加工される。このようなp型半導体層5のエッチングは、ドライエッチングによって行うことが好ましいが、ウェットエッチングによって行うこともできる。孔部5Hは、一対のストライプ構造5Pによって規定され、Y軸方向第1の方向に沿って延びる。一対のストライプ構造5Pも同様に、Y軸方向第1の方向に沿って延びる。また、一対のストライプ構造5Pは、p型半導体基板3の主面3Sと交差する方向例えば、Z軸方向に突出する。一対のストライプ構造5PのY軸方向に沿った長さと、一対の絶縁膜パターン7PのY軸方向に沿った長さは、略等しい。一対のストライプ構造5Pの離間距離B5Pは、一対のレジストパターン9の離間距離B9と略等しくなる。本実施形態においては、上述のp型半導体層5のエッチングを、p型半導体基板3の主面3Sが露出するまで行う。そのため、本実施形態では、孔部5Hの高さp型半導体層5のエッチング深さは、p型半導体層5の厚さと略同一であり、例えば1.5μm~2.0μmである。孔部5HのY軸に沿った方向の長さは、孔部5Hの高さよりも長く、例えば3mm~4mmである。なお、上述のp型半導体層5のエッチングは、p型半導体基板3の主面3Sが露出しないようにp型半導体層5の厚さ方向の中間位置まで行ってもよい。上述のように孔部5Hを形成した後、例えばバッファードフッ酸BHFによるウェットエッチング等により、一対の絶縁膜パターン7Pを除去する。埋め込み層形成工程次に、埋め込み層形成工程が行われる。本工程は、第1形成工程と第2形成工程とを有する。第1形成工程第1形成工程では、孔部5H内に、例えば有機金属気相成長法OMVPE等のエピタキシャル成長法によって、第1部分領域15P1を形成する。第1部分領域15P1は、孔部5Hの底面から形成され始めるため、本実施形態においては、p型半導体基板3の主面3S上に形成される。第1部分領域15P1は、埋め込み層15図6参照の一部となる領域である。第1部分領域15P1の形成は、後に言及する第2の成長速度よりも早い第1の成長速度で行うことが好ましい。第1の成長速度は、例えば、1.0μm/h~2.0μm/hとすることができる。第1部分領域15P1は、当該第1部分領域15P1が孔部5Hの一部を埋め込むように形成される。そのため、第1部分領域15P1もY軸方向に沿って延びる。また、第1部分領域15P1の高さT15Aは、一対のストライプ構造5Pの高さT5Pよりも低くなり、第1部分領域15P1の上面S15P1は、一対のストライプ構造5Pの上面S5Pよりも低くなる。第1部分領域15P1の高さT15Aは、例えば、1.4μm~1.9μmとすることができる。第2形成工程第2形成工程では、図6に示すように、第1部分領域15P1上に、第2部分領域15P2を、例えば有機金属気相成長法OMVPE等のエピタキシャル成長法によって形成する。第2部分領域15P2は、第1部分領域15P1と同様の材料からなる。第2部分領域15P2は、埋め込み層15の他の一部であり、本実施形態では、第1部分領域15P1と第2部分領域15P2とで、埋め込み層15となる。第2部分領域15P2はY軸方向に沿って延びるため、埋め込み層15はY軸方向に沿って延びる。第2部分領域15P2は、孔部5Hのうち第1部分領域15P1によって埋め込まれなかった領域を埋め込むように形成される。そのため、埋め込み層15によって、孔部5Hは完全に埋め込まれる。また、第2部分領域15P2の形成は、第1の成長速度よりも遅い第2の成長速度で行われることが好ましい。第2の成長速度は、例えば、0.1μm/h~0.3μm/hとすることができる。さらに、図6に示すように、第2部分領域15P2の形成は、一対のストライプ構造5Pの上面S5Pを覆うように行われることが好ましい。これにより、ストライプ構造上に平坦な埋め込み層が形成され、それに伴い、平坦なコア層を形成できる。この場合、埋め込み層15の高さT15Bは、一対のストライプ構造5Pの高さT5Pよりも高くなり、例えば、1.6μm~2.1μmとすることができる。埋め込み層15は、ノンドープの半導体材料、p型半導体層5図1~3参照よりもp型不純物濃度の低いp型半導体材料、又は、n型不純物濃度が1×1017cm-3以下のn型半導体材料からなる。埋め込み層15を構成する半導体材料としては、例えば、InP等のIII-V族化合物半導体を挙げることができる。埋め込み層15を構成する半導体材料のキャリア濃度が5×1016cm-3以下である場合、埋め込み層15はノンドープの半導体材料からなるとみなすことができる。また、埋め込み層15は、p型半導体層5と同じ半導体材料で構成されることが好ましいが、p型半導体層5と異なる半導体材料で構成されてもよい。このようにして、孔部5Hに埋め込み層15が形成される。コア層形成工程及び上部クラッド層形成工程次に、コア層形成工程及び上部クラッド層形成工程が行われる。本工程では、埋め込み層15上に、コア層及び上部クラッド層を含む積層体を形成する。具体的には、図7に示すように、例えば有機金属気相成長法OMVPE等のエピタキシャル成長法によって、埋め込み層15上にコア層17、半導体層19、エッチングストップ層21、上部クラッド層23、及び、コンタクト層25を、この順に形成する。コア層17は、埋め込み層15及びp型半導体基板3よりも屈折率の大きな半導体材料からなる。そのため、埋め込み層15及びp型半導体基板3は、コア層17に対して、下部クラッドとして機能する。コア層17は、例えば、MQW多重量子井戸構造やSQW単一量子井戸構造を有する半導体積層とすることができる。この場合、コア層17は、例えば、AlGaInAs等のIII-V族化合物半導体からなる。コア層17の厚さは、例えば、0.3μm~0.5μmとすることができる。半導体層19は、例えば、ノンドープのInP等のIII-V族化合物半導体からなる。半導体層19の厚さは、例えば、100nm~200nmとすることができる。半導体層19は、自由キャリア吸収を低減するために設けられている。エッチングストップ層21は、上部クラッド層23とは異なる半導体材料からなり、例えば、n型のGaInAsP等のIII-V族化合物半導体からなる。エッチングストップ層21は、後述の光導波路加工工程において、エッチングストップ機能を発揮する図10参照。エッチングストップ層21の厚さは、例えば、30nm~50nmとすることができる。上部クラッド層23は、n型の半導体材料からなり、例えばn型のInP等のIII-V族化合物半導体からなる。また、上部クラッド層23は、コア層17よりも屈折率が小さい半導体材料からなる。上部クラッド層23の厚さは、例えば、1.5μm~2.0μmとすることができる。コンタクト層25は、n型の半導体材料からなり、例えばn型のGaInAs等のIII-V族化合物半導体からなる。コンタクト層25の厚さは、例えば300nmとすることができる。このようにして、埋め込み層15上に、コア層及び上部クラッド層を含む積層体を形成し、p型半導体基板3、一対のストライプ構造5P、埋め込み層15、コア層17、半導体層19、エッチングストップ層21、及び上部クラッド層23からなる光導波路24が形成される。光導波路24は、第1の方向Y軸方向に沿って延び、光を第1の方向に沿って伝搬させる。光導波路加工工程次に、光導波路加工工程が行われる。本工程では、まず、図8に示すように、コンタクト層25上に、例えば化学気相成長法CVD法等の堆積法によって、SiN等からなる絶縁膜27を形成する。絶縁膜27の厚さは、例えば、300nmとすることができる。続いて、図8に示すように、フォトリソグラフィーにより絶縁膜27上にレジストパターン29を形成する。レジストパターン29は、Y軸方向に沿って延びる。レジストパターン29のX軸方向の幅B29は、一対のストライプ構造5Pの離間距離B5Pよりも小さい。また、レジストパターン29は、埋め込み層15のうち一対のストライプ構造5Pの間にある領域の上方に設けられている。続いて、図9に示すように、レジストパターン29をマスクとして、例えばCF4ガスを用いたRIE等のドライエッチングによって絶縁膜27をエッチングし、レジストパターン29を除去する。これにより、レジストパターン29の形状が絶縁膜27に転写され、絶縁膜27は、絶縁膜パターン27Pに加工される。続いて、図10に示すように、絶縁膜パターン27Pをマスクとして、例えばCl2系のガスを用いたRIE等のドライエッチングによって、コンタクト層25の全体及び上部クラッド層23一部をエッチングする。その後、上部クラッド層23の残りの一部を、例えばHCl等を用いたウェットエッチングにより、エッチングする。このウェットエッチングにより、コンタクト層25の全体及び上部クラッド層23一部をドライエッチングした際に上部クラッド層23に生じた損傷層を除去することができる。また、上部クラッド層23の上記残りの一部のエッチングを行う際、エッチングストップ層21をエッチングストップ層として機能させることが好ましい。このようにして、絶縁膜27の形状がコンタクト層25及び上部クラッド層23に転写され、コンタクト層25は、ストライプ状コンタクト層25Pに加工され、上部クラッド層23は、ストライプ状上部クラッド層23Pに加工される。これにより、光導波路24内に、ストライプ状上部クラッド層23P及びストライプ状コンタクト層25Pからなるリッジ部31が形成される。リッジ部31は、Y軸方向に沿って延びると共に、Z軸方向に突出する。また、リッジ部31は、埋め込み層15のうち一対のストライプ構造5Pの間にある領域の上方に形成されている。上述のようにリッジ部31の形成後に、例えばバッファードフッ酸BHFによるウェットエッチング等により、絶縁膜パターン27Pを除去する。電極形成工程次に、電極形成工程が行われる。本工程では、コンタクト層25ストライプ状コンタクト層25Pと電気的に接続されたn電極と、p型半導体基板3の裏面3Bと電気的に接続されたp電極を形成する。具体的には、まず、図11に示すように、エッチングストップ層21の露出表面、及び、リッジ部31の露出表面に、例えば化学気相成長法CVD法等の堆積法によって、酸化シリコンSiO2等の酸化物材料からなる保護層33を形成する。続いて、図12に示すように、保護層33上に、リッジ部31を埋め込むように樹脂部35を樹脂の塗布等の方法によって形成する。樹脂部35は、例えば、ベンゾシクロブテンBCB樹脂からなる。続いて、図13に示すように、樹脂部35に、Y軸方向に沿って延びる開口35H1を形成する。この開口35H1により、保護層33のうち、リッジ部31上の領域が露出する。開口35H1は、埋め込み層15のうち一対のストライプ構造5Pの間にある領域の上方に形成される。このような開口35H1の形成は、例えば、四フッ化炭素CF4と酸素O2の混合ガスを用いたRIEを利用したフォトリソグラフィーにより、形成することができる。続いて、図14に示すように、保護層33のうち、開口35H1によって露出した部分を、例えば四フッ化炭素CF4ガスを用いたRIEによってエッチングすることにより、Y軸方向に沿って延びる開口35H2を形成する。開口35H2は、樹脂部35の表面からリッジ導波路24内のストライプ状コンタクト層25Pに至る。このようにして、リッジ導波路24内のストライプ状コンタクト層25Pを露出させる。続いて、図15に示すように、リッジ導波路24内のストライプ状コンタクト層25P上に、金属からなりコンタクト層25とオーミック接触するように直接接触するn電極37を形成する。また、p型半導体基板3の裏面3Bに、裏面3Bと直接接触するp電極39を形成する。このようにして、本発明に係る半導体変調器1Aが得られる。半導体変調器1Aは、そのY軸負側の端面から入射した光を、Y軸正側の端面まで導波させる。この際、半導体変調器1Aが備える電源によって、n電極37及びp電極39間に電圧を印加又は電流を流すことにより、光導波路24の屈折率を変化させることができる。そのため、半導体変調器1Aは、光変調器として機能する。次に、本実施形態の半導体変調器1Aをマッハツェンダ型半導体光変調器に用いる例について説明する。図16は、マッハツエンダ型半導体光変調器の構成を示す模式的な平面図である。図16に示すように、マッハツエンダ型半導体光変調器100は、第1アーム51、第2アーム52、第3アーム53、第4アーム54、第5アーム55、第6アーム56、第1MMIカプラK1、及び第2MMIカプラK2を備える。第1アーム51は半導体変調器1Aを有する。同様に、第2アーム52は半導体変調器1Aを有する。第1MMIカプラK1は、2つの光入力部P1、P2及び2つの光出力部P3、P4を有する。第2MMIカプラK2は、2つの光入力部P5、P6及び2つの光出力部P7、P8を有する。第1アーム51の一端は第一MMIカプラK1の2つの光出力部P3、P4の一方P3に接続され、他端は第2MMIカプラK2の2つの光入力部P5、P6の一方P5に接続される。第2アーム52の一端は第1MMIカプラK1の2つの光出力部P3、P4の他方P4に接続され、他端は、第2MMIカプラK2の2つの光入力部P5、P6の他方P6に接続される。第3アーム53の一端はマッハツエンダ型半導体光変調器100の一端まで延び、他端は第1MMIカプラK1の2つの光入力部P1、P2の一方P1に接続される。第4アーム54の一端はマッハツエンダ型半導体光変調器100の一端まで延び、他端は、第1MMIカプラK1の2つの光入力部P1、P2の他方P2に接続される。第5アーム55の一端は第2MMIカプラK2の2つの光出力部P7、P8の一方P7に接続され、他端はマッハツエンダ型半導体光変調器100の他端まで延びる。第6アーム56の一端は、マッハツエンダ型半導体光変調器100の他端まで延びる。第6アーム56の他端は、第2MMIカプラK2の2つの光出力部P7、P8の他方P8に接続される。上述のような本実施形態に係る半導体光変調器の製造方法においては、ストライプ構造形成工程においてp型半導体層5に孔部5Hを形成し、埋め込み層形成工程において、この孔部5Hに埋め込み層15を形成している図2~図6参照。そして、この埋め込み層15は、ノンドープの半導体材料、p型半導体層5よりもp型不純物濃度の低いp型半導体材料、又は、n型不純物濃度が1×1017cm-3以下のn型半導体材料からなる。そのため、このような孔部5H及び埋め込み層15を形成しなかった場合即ち、図1に示すp型半導体層5上に、コア層17等の光導波路24を構成する層の一部を形成した場合と比較して、p型半導体材料からなる領域上述の実施形態においては、p型半導体層5が減少する埋め込み層15が、ノンドープの半導体材料、又は、n型不純物濃度が1×1017cm-3以下のn型半導体材料からなる場合に対応、図3~図6参照、又は、p型の不純物濃度が減少する埋め込み層15が、p型半導体層5よりもp型不純物濃度の低いp型半導体材料からなる場合に対応、図3~図6参照。その結果、p型半導体材料による価電子帯吸収を低減させることができるため、光導波路24を光が導波する際の光導波損失を低減することが可能な半導体変調器1Aが得られる図15参照。なお、埋め込み層15がn型半導体材料からなる場合であっても、埋め込み層15のn型不純物濃度は1×1017cm-3以下であるため、光導波路24を光が導波する際のn型不純物による散乱は十分に低くなる。そして、本実施形態に係る半導体光変調器の製造方法においては、p型半導体層5に孔部5Hを形成する際、p型半導体層5を表面5Sからドライエッチング等によりエッチングしている図3及び図4参照。即ち、光導波路24の光導波方向となる第1の方向Y軸方向とは垂直方向Z軸方向にp型半導体層5をエッチングしている。このようなエッチング方法で第1の方向Y軸方向に沿って延びる孔部5Hを形成することで、当該孔部5Hを第1の方向Y軸方向に沿って均一に形成することができる図3及び図4参照。そのため、当該孔部5Hの形状の不均一性に起因した光導波路24の光導波損失を低減させることができる。以上より、本実施形態に係る半導体光変調器の製造方法によれば、光導波損失を低下させることが可能な半導体変調器1Aが得られる。さらに、本実施形態に係る半導体光変調器の製造方法においては、埋め込み層形成工程は、孔部5Hに、第1の成長速度で埋め込み層15の一部第1部分領域15P1を形成する第1形成工程と、埋め込み層15の一部第1部分領域15P1上に、第2の成長速度で埋め込み層15の他の一部第2部分領域15P2を形成する第2形成工程と、を有し、第2の成長速度は第1の成長速度よりも遅い図5及び図6参照。これにより、埋め込み層15を構成する各層の表面をより平坦にすることができるため、光導波路24の光導波損失をより低減させることができる。さらに、本実施形態に係る半導体光変調器の製造方法においては、埋め込み層形成工程では、埋め込み層15が孔部5Hを埋め込むと共に、一対のストライプ構造5Pの上面S5Pを覆うように、埋め込み層15を形成している図6参照。これにより、ストライプ構造上に平坦な埋め込み層が形成され、それに伴い、平坦なコア層を形成できる。また、上述のような本実施形態に係る半導体光変調器は、p型半導体基板3上に、孔部5Hを規定するp型半導体層からなる一対のストライプ構造5Pと、この孔部5H内に設けられた埋め込み層15を備えている図15参照。そして、この埋め込み層15は、ノンドープの半導体材料、p型半導体層よりもp型不純物濃度の低いp型半導体材料、又は、n型不純物濃度が1×1017cm-3以下のn型半導体材料からなる。そのため、このような孔部5H及び埋め込み層15を設けずに、p型半導体基板上に均一の厚さのp型半導体層を設け、そのp型半導体層上にコア層等を設けた場合即ち、図1に示すp型半導体層5上に、コア層17等の光導波路24を構成する層の一部を設けた場合と比較して、p型半導体材料からなる領域上述の実施形態においては、p型半導体層5が減少する埋め込み層15が、ノンドープの半導体材料、又は、n型不純物濃度が1×1017cm-3以下のn型半導体材料からなる場合に対応、図3~図6参照、又は、p型の不純物濃度が減少する埋め込み層15が、p型半導体層5よりもp型不純物濃度の低いp型半導体材料からなる場合に対応、図3~図6参照。その結果、p型半導体材料による価電子帯吸収を低減させることができるため、光導波路24を光が導波する際の光導波損失を低減することが可能となる。なお、埋め込み層15がn型半導体材料からなる場合であっても、埋め込み層15のn型不純物濃度は1×1017cm-3以下であるため、光導波路24を光が導波する際のn型不純物による散乱は十分に低くなる。そして、本実施形態に係る半導体変調器1Aにおいては、p型半導体基板3上に均一の厚さのp型半導体層5を形成した後、p型半導体層5を光導波路24の光導波方向となる第1の方向Y軸方向とは垂直方向Z軸方向にp型半導体層5をドライエッチング等によりエッチングを行うことで、孔部5Hを容易に形成することができる図1~図4参照。このようなエッチング方法で第1の方向に沿って延びる孔部5Hを形成することで、孔部5Hを第1の方向Y軸方向に沿って均一に形成することができる図3及び図4参照。そのため、孔部5Hの形状の不均一性に起因した光導波路24の光導波損失を低減させることができる。以上より、本実施形態に係る半導体変調器1Aによれば、光導波損失を低下させることが可能となる。本発明は上記実施形態に限定されるものではなく、様々な変形態様が可能である。例えば、上述の実施形態においては、埋め込み層15上に半導体層19及びエッチングストップ層21を形成しているが図7参照、埋め込み層15上及び/又は半導体層19を形成しなくてもよい。また、上述の実施形態においては、埋め込み層形成工程において、埋め込み層15を、当該埋め込み層15が一対のストライプ構造5Pの上面S5Pを覆うように形成しているが図6参照、当該埋め込み層15が一対のストライプ構造5Pの上面S5Pを覆わないように孔部5H内のみに埋め込み層15を形成してもよい。この場合、コア層17は、埋め込み層15と一対のストライプ構造5Pの両方に直接接触する図7参照。また、上述の実施形態においては、光導波路加工工程において、光導波路24の最上層上述の実施形態ではコンタクト層25からコア層17よりも上部の層上述の実施形態ではエッチングストップ層21までエッチングすることにより、光導波路24の一部をリッジ状に加工しているが図8~図10参照、光導波路加工工程においては、光導波路24の最上層からコア層17よりも下部の層例えば、埋め込み層15までエッチングしてもよい。このような変形例に係る半導体変調器の斜視図を図17に示す。図17に示すように、変形例に係る半導体変調器1Bにおいては、光導波路加工工程において光導波路24の最上層であるコンタクト層25からコア層17よりも下部の層である埋め込み層15までエッチングすることにより、光導波路24の一部にメサ部31Bを形成している。このような変形例に係る半導体変調器1Bの製造方法においても、上述の半導体変調器1Aの製造方法についての理由と同様の理由により、光導波損失を低下させることが可能な半導体変調器1Aが得られる。また、このような変形例に係る半導体変調器1Bによれば、上述の半導体変調器1Aについての理由と同様の理由により、光導波損失を低下させることが可能となる。