実装基板と、前記実装基板上に配置された半導体スイッチング素子と、前記実装基板上に配置され、前記半導体スイッチング素子の主電極間に接続される受動部品と、前記半導体スイッチング素子と前記受動部品によって構成される電流導通ループ内に配置され、前記実装基板に開口された実装基板開口部と、前記半導体スイッチング素子のスイッチングによって前記電流導通ループ内に発生する磁束の変化を抑制する局所シールド手段とを備えることを特徴とする電力供給回路。前記局所シールド手段は、前記電流導通ループの上部に配置されることを特徴とする請求項1に記載の電力供給回路。前記局所シールド手段は、前記半導体スイッチング素子と前記受動部品によって構成される電流導通ループの最外郭の上部に配置されることを特徴とする請求項1に記載の電力供給回路。前記局所シールド手段は、前記実装基板開口部と前記最外郭との中間領域の上部に配置されることを特徴とする請求項3に記載の電力供給回路。前記局所シールド手段は、前記実装基板開口部の上部に配置されることを特徴とする請求項1に記載の電力供給回路。前記局所シールド手段は、金属板であることを特徴とする請求項1~5のいずれか1項に記載の電力供給回路。前記局所シールド手段は、リード線であることを特徴とする請求項5に記載の電力供給回路。前記金属板は、Cuフォイル、Cu板、ステンレスフォイル、ステンレス板、およびFe板の内、いずれか1つ若しくは組み合わせで形成されたことを特徴とする請求項6に記載の電力供給回路。前記局所シールド手段は、単一の接地点若しくは複数の接地点を有することを特徴とする請求項1~8のいずれか1項に記載の電力供給回路。前記局所シールド手段は、前記半導体スイッチング素子の主電極の一方に接続され、前記最外郭の上部に折り曲げて配置された平面リード電極を備えることを特徴とする請求項3に記載の電力供給回路。前記局所シールド手段は、前記半導体スイッチング素子の主電極の一方に接続され、前記実装基板開口部の上部に配置された隣接リード電極を備えることを特徴とする請求項5に記載の電力供給回路。半導体スイッチング素子は、実装基板上に、反転リード構造に実装されたことを特徴とする請求項1~11のいずれか1項に記載の電力供給回路。前記半導体スイッチング素子の主電極に接続されるインダクタをさらに備え、前記受動部品は、ダイオードとキャパシタから構成され、前記インダクタと、前記半導体スイッチング素子と、前記ダイオードと、前記キャパシタによって、昇圧回路を構成したことを特徴とする請求項1~12のいずれか1項に記載の電力供給回路。MOSFET等の高速スイッチングデバイスを用いたスイッチング電源により、省電力高効率の電力供給回路を実現した場合、バックグラウンドノイズやEMIが大きくなるという問題がある。このバックグラウンドノイズやEMIを低減させる方法として、製品を金属シールドBOXに格納する方法が一般的に用いられている。しかしながら、金属シールドBOXを使用する電力供給回路は、コスト増、重量増、体積増、工程増の問題を抱えている。特に、大衆向け電動輸送機器EV:electricvehicleなどにおいては、上記の問題点は、製品競争力と直結するため、解決すべき課題となっている。本発明の目的は、バックグラウンドノイズやEMIの効率的な低減が可能な電力供給回路を提供することにある。本発明の一態様によれば、実装基板と、前記実装基板上に配置された半導体スイッチング素子と、前記実装基板上に配置され、前記半導体スイッチング素子の主電極間に接続される受動部品と、前記半導体スイッチング素子と前記受動部品によって構成される電流導通ループ内に配置され、前記実装基板に開口された実装基板開口部と、前記半導体スイッチング素子のスイッチングによって前記電流導通ループ内に発生する磁束の変化を抑制する局所シールド手段とを備える電力供給回路が提供される。本発明によれば、バックグラウンドノイズやEMIの効率的な低減が可能な電力供給回路を提供することができる。次に、図面を参照して、本発明の実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。又、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。又、以下に示す実施の形態は、この発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の実施の形態は、構成部品の材質、形状、構造、配置等を下記のものに特定するものでない。この発明の実施の形態は、特許請求の範囲において、種々の変更を加えることができる。[第1の実施の形態]電力供給回路第1の実施の形態に係る電力供給回路の模式的平面パターン構成は、図1に示すように表される。第1の実施の形態に係る電力供給回路100は、図1に示すように、実装基板1と、実装基板1上に配置された半導体スイッチング素子10と、実装基板1上に配置され、半導体スイッチング素子10の主電極間に接続される受動部品2030と、半導体スイッチング素子10と受動部品2030によって構成される電流導通ループ18内に配置され、実装基板1に開口された実装基板開口部8と、半導体スイッチング素子10のスイッチングによって電流導通ループ18内に発生する磁束Φの変化を抑制する局所シールド手段とを備える。局所シールド手段は、電流導通ループ18の上部に配置される。局所シールド手段の材質などについては、後述する。実装基板1は、例えば、プリント回路基板PCB:PrintedCircuitBoardで形成可能である。半導体スイッチング素子10は、アクティブ素子であり、例えば、MOSトランジスタ、バイポーラトランジスタなどで構成可能である。図1の例では、ソース端子S1S2S3、ドレイン端子D1D2D3D4、ゲート端子Gを備える。受動部品は、一般的には、ダイオード、キャパシタ、インダクタ、抵抗などで構成可能である。図1の例では、受動部品20は、ダイオードDで構成され、受動部品30は、キャパシタCで構成される。実装基板1上には、図1に示すように、基板電極414243が配置されている。図1に示す例では、基板電極41と基板電極42間には、ダイオードD20が配置され、基板電極42と基板電極43間には、キャパシタC30が配置され、基板電極41と基板電極43間には、MOSトランジスタ10が配置されている。また、実装基板1には、接地点GNDが形成され、基板電極43に接続される。さらに詳細に接続関係を説明する。MOSトランジスタ10のドレイン端子D1D2D3D4は基板電極41に接続され、ソース端子S1S2S3は基板電極43に接続される。ダイオード20のアノード端子Aは基板電極41に接続され、カソード端子Kは基板電極42に接続される。キャパシタ30のキャパシタ端子C1は基板電極42に接続され、キャパシタ30のキャパシタ端子C2は基板電極43に接続される。MOSトランジスタ10のドレイン端子D1D2D3D4とダイオード20のアノード端子Aは、接続点NTDにおいて基板電極41に共通接続され、ダイオード20のカソード端子Kとキャパシタ30のキャパシタ端子C1は、接続点NDCにおいて基板電極42に共通接続され、キャパシタ30のキャパシタ端子C2とMOSトランジスタ10のソース端子S1S2S3は、接続点NBGにおいて実装基板1の接地点GNDと同電位の基板電極43と共通接続される。バックグラウンドノイズおよびEMI図1に対応する模式的回路構成は、図2に示すように表される。第1の実施の形態に係る電力供給回路100においては、図2に示すように、MOSトランジスタと、MOSトランジスタのドレイン端子Dとソース端子S間に接続されたダイオードDおよびキャパシタCによって、電流導通ループCL1、CL2が形成される。MOSトランジスタのゲート端子Gには、MOSトランジスタをオン/オフするための入力電圧Vinが供給される。キャパシタCの両端からは出力電圧Voutが得られる。MOSトランジスタのドレイン端子Dソース端子S間の導通電流の向きに応じて、電流導通ループCL1、CL2に高周波スイッチング電流が導通し、この高周波スイッチング電流によって、磁束Φが発生する。この磁束Φが高周波的に変化することによって、広帯域のバックグラウンドノイズやEMIが発生する。ここで、バックグラウンドノイズとは、信号のかげに現れる連続性雑音のことで、背景雑音ともいい、ある信号を対象として考える場合、その信号がないときの全ての周波数帯域にわたる雑音成分をいう。第1の実施の形態に係る電力供給回路におけるMOSFETの逆方向スイッチング動作における逆方向回復時間trrは、図4に示すように、MOSFETの導通電流が遮断され、逆方向回復電流が発生する過渡現象において、逆方向回復電流の10~90の変化時間として定義される。バックグラウンドノイズやEMIは、特に、MOSFETの逆方向回復時間trrにおいて発生する。第1の実施の形態に係る電力供給回路によれば、MOSトランジスタとダイオードDおよびキャパシタCからなる電流導通ループCL1、CL2に対して、必要最低限の局所シールド手段を配置することによって、バックグラウンドノイズやEMIの効率的な低減化が可能である。昇圧回路第1の実施の形態に係る電力供給回路100を用いて実現した昇圧回路の模式的回路構成は、図3に示すように、MOSトランジスタ10と、MOSトランジスタ10のドレイン端子Dと直流電圧VDDとの間に接続されたインダクタLと、MOSトランジスタのドレイン端子Dとソース端子S間に接続されたダイオードDおよびキャパシタCによって構成される。出力電圧VoutはダイオードDのカソード端子KとキャパシタCのキャパシタ端子C1の接続点NDCにおいて得ることができる。出力電圧Voutからは、直流電圧VDDから昇圧された直流電圧を得ることができる。また、第1の実施の形態に係る電力供給回路を実装回路基板1上に配置した例を示す模式図は、図5に示すように表される。図5において、L1×L2は、第1の実施の形態に係る電力供給回路100の配置寸法であり、例えば、約1cm×約1cmである。局所シールド領域第1の実施の形態に係る電力供給回路100の配置実施事例1において、局所シールド領域を説明する模式的平面パターン構成は、図6に示すように表される。また、第1の実施の形態に係る電力供給回路の配置実施事例2において、局所シールド領域を説明する模式的平面パターン構成は、図7に示すように表される。局所シールド手段は、図6および図7に示すように、半導体スイッチング素子10と受動部品2030によって構成される電流導通ループ18の最外郭ループ2の上部に配置されていても良い。また、図6および図7に示すように、局所シールド手段は、実装基板開口部1と最外郭ループ2との中間ループ4の上部に配置されていても良い。また、図6および図7に示すように、局所シールド手段は、実装基板開口部8を囲む最小ループ6の上部に配置されていても良い。最小ループ6は、図6および図7に示すように、実装基板開口部8を最近接で囲む領域である。最外郭ループ2は、図6および図7に示すように、半導体スイッチング素子TR10-ダイオードD20-キャパシタC30-実装基板開口部8よりも、例えば、約1mm以上大きい領域の最外郭を囲む領域である。中間ループ4は、図6および図7に示すように、最小ループ6と最外郭ループ2の中間領域である。局所シールド手段第1の実施の形態に係る電力供給回路100の配置実施事例1において、局所シールド領域に金属板121416をそれぞれ配置してバックグラウンドノイズやEMIの低減を実現した例は、図8に示すように表される。図8に示すように、金属板12を最外郭ループ2上に配置しても良い。金属板12を最外郭ループ2上に配置したバックグラウンドノイズやEMIの低減レベルは、約20dBである。また、図8に示すように、金属板14を中間ループ4上に配置しても良い。金属板14を中間ループ4上に配置したバックグラウンドノイズやEMIの低減レベルは、約10dBである。また、図8に示すように、金属板16を最小ループ6上に配置しても良い。金属板16を最小ループ6上に配置したバックグラウンドノイズやEMIの低減レベルは、約10dBである。これらの金属板121416は、個別に配置してもよく、或いはいくつかを組み合わせて配置しても良い。また、これらの金属板121416は、電力供給回路100を構成する回路部品などとの短絡を防止するため、絶縁層若しくはエアギャップなどを介して配置される。金属板121416は、Cuフォイル、Cu板、ステンレスフォイル、ステンレス板、およびFe板の内、いずれか1つ若しくはこれらの組み合わせで形成可能である。第1の実施の形態に係る電力供給回路の配置実施事例1において、実装基板開口部8にリード線505254を配置してバックグラウンドノイズやEMIの低減を実現した例は、図9に示すように表される。実装基板開口部8にリード線505254を配置したバックグラウンドノイズやEMIの低減レベルは、約10dBである。これらのリード線505254は、個別に配置してもよく、或いはいくつかを組み合わせて配置しても良い。また、これらのリード線505254は、電力供給回路100を構成する回路部品などとの短絡を防止するため、絶縁層若しくはエアギャップなどを介して配置される。第1の実施の形態に係る電力供給回路100の配置実施事例1において、局所シールド領域に金属板121416を配置するとともに、複数点アースによりバックグラウンドノイズやEMIの低減を実現した例は、図10に示すように表される。最外郭ループ2中間ループ4最小ループ6からなる局所シールド領域に、局所シールド手段として金属板121416を配置するとともに、図10に示すように、単一の接地点若しくは複数の接地点を有していても良い。すなわち、図10に示すように、第1接地点G11G12G13のみを配置してもよく、第1接地点G11G12G13および第2接地点G21G22G23の両方を配置しても良い。ここで、第1接地点G11G12G13はオーミック接続される必要があるが、第2接地点G21G22G23はオーミック接続の有無は問わない。図10においても金属板121416は個別に配置してもよく、或いはいくつかを組み合わせて配置しても良い。また、金属板121416は、電力供給回路100を構成する回路部品などとの短絡を防止するため、絶縁層若しくはエアギャップなどを介して配置される点は前述の通りである。また、第1の実施の形態に係る電力供給回路100の配置実施事例1において、実装基板開口部8にリード線505254を配置するとともに、複数点アースによりバックグラウンドノイズやEMIの低減を実現した例は、図11に示すように表される。最小ループ6からなる局所シールド領域に、局所シールド手段としてリード線505254を配置するとともに、図11に示すように、単一の接地点若しくは複数の接地点を有していても良い。すなわち、図11に示すように、第1接地点G11G12G13のみを配置してもよく、第1接地点G11G12G13および第2接地点G21G22G23の両方を配置しても良い。ここで、第1接地点G11G12G13はオーミック接続される必要があるが、第2接地点G21G22G23はオーミック接続の有無は問わない。図11においてもリード線505254は、個別に配置してもよく、或いはいくつかを組み合わせて配置しても良い。また、リード線505254は、電力供給回路100を構成する回路部品などとの短絡を防止するため、絶縁層若しくはエアギャップなどを介して配置される。第1の実施の形態に係る電力供給回路によれば、システム全体を囲っていた金属シールドBOX例えば、約3cm×約5cm×約1cmを、例えば、約1cm×約1cm×約30μmの金属板または約1cm×約1μmφのリード線で代用が可能となった。第1の実施の形態に係る電力供給回路によれば、スイッチングによって省電力を図る例えば、約数10mAから約数100A程度の電力供給回路に適用可能である。第1の実施の形態に係る電力供給回路によれば、EMIのメカニズムをデバイス1個の内部までモデル化し、半導体スイッチング素子と受動部品からなる電流導通ループに対して、必要最低限の局所シールド手段を配置することによって、バックグラウンドノイズやEMIを効率的に低減することができる。変形例第1の実施の形態の変形例に係る電力供給回路100の模式的平面パターン構成は、図12に示すように表される。第1の実施の形態の変形例に係る電力供給回路100においては、最外郭ループ2に局所シールド手段を配置する上で、半導体スイッチング素子10に局所シールド手段を内蔵する例であり、以下の平面リード型と隣接リード型がある。その他の構成は第1の実施の形態と同様であるため、重複説明は省略する。―平面リード型構造―第1の実施の形態の変形例に係る電力供給回路において、平面リード電極60を有する半導体スイッチング素子10の模式的平面パターン構成は、図13に示すように表される。ここで、平面リード電極60は、例えば、ニッケル鉄合金などで形成することができる。第1の実施の形態の変形例に係る電力供給回路100においては、局所シールド手段は、図13に示すように、半導体スイッチング素子10の主電極の一方に接続され、最外郭ループ2の上部に折り曲げて配置された平面リード電極60を備える。具体的に、半導体スイッチング素子10のソース端子S1S2S3の内、例えばソース端子S3と端子Eで接続された平面リード電極60を最外郭ループ2の上部に折り曲げて配置することによって、最外郭ループ2に局所シールド手段を配置することができる。―隣接リード型構造―第1の実施の形態の変形例に係る電力供給回路において、隣接リード電極70を有する半導体スイッチング素子10の模式的平面パターン構成は、図14aに示すように表され、図14aの具体的な平面パターン構成は、図14bに示すように表される。第1の実施の形態の変形例に係る電力供給回路においては、局所シールド手段は、図14aおよび図14bに示すように、半導体スイッチング素子10の主電極の一方に接続され、実装基板開口部8の上部に配置された隣接リード電極70を備える。製品形態において、接地点GNDに接続されるソース端子S1S2S3のリードに相当する部分とアイランド部分を切断しない共有領域の隣接リード電極70とし、実装基板開口部8を覆う形状とする。実装構造第1の実施の形態に係る電力供給回路100の実装構造の模式的断面構造は、図15に示すように表される。図15において、実装基板は、接地電極層82を上下に挟む絶縁層80からなり、この実装基板上に、半導体スイッチング素子10、キャパシタ30などが配置される。接地点GNDは、接地電極層84で表されている。第1の実施の形態の変形例に係る電力供給回路100である平面リード型構造や隣接リード型構造も、図15と同様に、実装可能である。―反転リード型―第1の実施の形態に係る電力供給回路100の実装構造として、反転リード型の模式的断面構造は、図16に示すように表される。図16において、実装基板は、接地電極層82を上下に挟む絶縁層80からなり、この実装基板上に絶縁層88を介して半導体スイッチング素子10が配置される。また、この実装基板上にキャパシタ30などが配置される。半導体スイッチング素子10は、実装基板上に、反転リード構造に実装されている。すなわち、半導体スイッチング素子10は、ピン配置は図15と同様のまま、ダイボンディング領域は、フレーム86の裏側に配置される。接地電極層84で表される接地点GNDもフレーム86の裏側に配置される。第1の実施の形態の変形例に係る電力供給回路100である平面リード型構造や隣接リード型構造も、図16と同様に、実装可能である。本発明によれば、バックグラウンドノイズやEMIの効率的な低減が可能な電力供給回路を提供することができる。その他の実施の形態上記のように、実施の形態によって記載したが、この開示の一部をなす論述および図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例および運用技術が明らかとなろう。このように、本発明はここでは記載していない様々な実施の形態等を含むことは勿論である。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。