スイッチ素子を連続発振状態または間欠発振状態でスイッチング制御し、必要な出力電圧に入力電圧から変換制御する絶縁型スイッチング電源であって、前記スイッチング制御に必要な制御電力を供給する制御電力供給源と、前記制御電力供給源から電力供給を受けている期間のうち少なくとも一部の期間において予め定められた電流を供給する電流供給部を有し、前記連続発振状態または前記間欠発振状態において、前記スイッチ素子をスイッチング制御する第1の制御部と、前記第1の制御部と前記制御電力供給源とを短絡または開放する制御電力供給スイッチと、前記間欠発振状態における出力電圧に対応して両端電圧が変化するとともに、前記電流供給部より電流供給される第1のキャパシタを有する容量素子部と、前記第1のキャパシタの両端電圧に対応して、前記間欠発振状態におけるスイッチング休止期間のうち少なくとも一部の期間では、前記制御電力供給スイッチを開放させて、前記第1の制御部の電力供給を制御する第2の制御部と、を備えることを特徴とする絶縁型スイッチング電源。請求項1に記載の絶縁型スイッチング電源であって、前記電流供給部は、前記第1のキャパシタの両端電圧に応じて、前記第1のキャパシタに供給する電流値を変更することを特徴とする絶縁型スイッチング電源。請求項1または2に記載の絶縁型スイッチング電源であって、前記第1の制御部は、前記第1のキャパシタの両端電圧が第2の設定電圧以上で、かつ、前記出力電圧が上限電圧以上になると、前記スイッチ素子のスイッチングを停止させることを特徴とする絶縁型スイッチング電源。請求項1または2に記載の絶縁型スイッチング電源であって、前記電流供給部は、前記制御電力供給源から前記第1の制御部に電力供給が行われている期間に前記出力電圧が前記上限電圧以上になると、前記第1のキャパシタへの電流供給を開始し、前記第1の制御部は、前記第1のキャパシタの両端電圧が第2の設定電圧以上で、かつ、前記出力電圧が上限電圧以上になると、前記スイッチ素子のスイッチングを停止させることを特徴とする絶縁型スイッチング電源。スイッチ素子を連続発振状態または間欠発振状態でスイッチング制御し、必要な出力電圧に入力電圧から変換制御する絶縁型スイッチング電源であって、前記スイッチング制御に必要な制御電力を供給する制御電力供給源と、前記制御電力供給源から電力供給を受けている期間のうち少なくとも一部の期間において予め定められた定電流を供給する定電流供給部を有し、前記連続発振状態または前記間欠発振状態において、前記スイッチ素子をスイッチング制御する第1の制御部と、前記第1の制御部と前記制御電力供給源とを短絡または開放する制御電力供給スイッチと、前記間欠発振状態における出力電圧に対応して両端電圧が変化するとともに、前記定電流供給部より定電流供給される第1のキャパシタを有する容量素子部と、前記第1のキャパシタの両端電圧に対応して、前記間欠発振状態におけるスイッチング休止期間のうち少なくとも一部の期間では、前記制御電力供給スイッチを開放させて、前記第1の制御部の電力供給を制御する第2の制御部と、を備えることを特徴とする絶縁型スイッチング電源。請求項5に記載の絶縁型スイッチング電源であって、前記定電流供給部は、前記第1のキャパシタの両端電圧に応じて、前記第1のキャパシタに供給する定電流値を変更することを特徴とする絶縁型スイッチング電源。請求項5または6に記載の絶縁型スイッチング電源であって、前記第1の制御部は、前記第1のキャパシタの両端電圧が第2の設定電圧以上で、かつ、前記出力電圧が上限電圧以上になると、前記スイッチ素子のスイッチングを停止させることを特徴とする絶縁型スイッチング電源。請求項5または6に記載の絶縁型スイッチング電源であって、前記定電流供給部は、前記制御電力供給源から前記第1の制御部に電力供給が行われている期間に前記出力電圧が前記上限電圧以上になると、前記第1のキャパシタへの定電流供給を開始し、前記第1の制御部は、前記第1のキャパシタの両端電圧が第2の設定電圧以上で、かつ、前記出力電圧が上限電圧以上になると、前記スイッチ素子のスイッチングを停止させることを特徴とする絶縁型スイッチング電源。請求項1から8のいずれかに記載の絶縁型スイッチング電源であって、前記第2の制御部は、前記容量素子部を備え、前記容量素子部は、前記第1のキャパシタと、第1のスイッチ素子および第2のスイッチ素子と、を備え、前記第1のキャパシタの一端には、前記第1のスイッチ素子の制御端子が接続され、前記第1のキャパシタの他端には、前記第1のスイッチ素子の出力端子と、前記第2のスイッチ素子の出力端子と、が接続され、前記第1のスイッチ素子の入力端子には、前記第2のスイッチ素子の制御端子が接続されるとともに、前記第2のスイッチ素子を駆動する駆動部を介して前記制御電力供給源が接続され、前記第2のスイッチ素子の入力端子には、前記制御電力供給スイッチの制御端子が接続されることを特徴とする絶縁型スイッチング電源。請求項1から9のいずれかに記載の絶縁型スイッチング電源であって、前記出力電圧が下限電圧以下になると、前記第1のキャパシタの両端電圧を低下させる第1の放電手段を備えることを特徴とする絶縁型スイッチング電源。請求項10に記載の絶縁型スイッチング電源であって、前記第1の放電手段は、前記連続発振状態に移行させる状態切替信号が入力されると、前記第1のキャパシタの両端電圧を低下させることを特徴とする絶縁型スイッチング電源。請求項1から11のいずれかに記載の絶縁型スイッチング電源であって、前記間欠発振状態における前記スイッチング休止期間において充電される第2のキャパシタを備え、前記入力電圧の供給が開始された場合と、前記間欠発振状態において前記制御電力供給源から前記第1の制御部への電力供給を再開した場合と、を前記第2のキャパシタの両端電圧により識別することを特徴とする絶縁型スイッチング電源。請求項1から12のいずれかに記載の絶縁型スイッチング電源であって、前記第1のキャパシタに並列接続された第2の放電手段を備えることを特徴とする絶縁型スイッチング電源。請求項1から13のいずれかに記載の絶縁型スイッチング電源であって、前記第2の制御部は、前記第1のキャパシタの両端電圧が第1の設定電圧以上になると、前記制御電力供給スイッチを開放させることを特徴とする絶縁型スイッチング電源。請求項3、4、7、または8に記載の絶縁型スイッチング電源であって、前記第1の制御部および前記第2の制御部を前記入力電圧によって起動させる起動回路を備え、前記第1のキャパシタの両端電圧が前記第2の設定電圧以上になると、前記起動回路の動作を禁止することを特徴とする絶縁型スイッチング電源。請求項15に記載の絶縁型スイッチング電源であって、前記第1のキャパシタの両端電圧が前記第2の設定電圧未満になると、前記起動回路の動作の禁止を解除するとともに、前記第2の制御部により前記制御電力供給スイッチを短絡させることを特徴とする絶縁型スイッチング電源。請求項15または16に記載の絶縁型スイッチング電源であって、前記間欠発振状態における、開放状態の前記制御電力供給スイッチを短絡させてから第1の時間が経過するまでの特定期間では、前記起動回路の動作を停止することを特徴とする絶縁型スイッチング電源。請求項17に記載の絶縁型スイッチング電源であって、前記第1の制御部に供給されている制御電圧が第1の閾値電圧以上である場合に、前記起動回路の動作を停止させるとともに前記スイッチ素子のスイッチング制御を開始させ、前記制御電圧が前記第1の閾値電圧より低い第2の閾値電圧以下である場合に、前記起動回路の動作を開始させるとともに前記スイッチ素子のスイッチング制御を停止させる特定制御部を備え、前記間欠発振状態における前記特定期間では、前記特定制御部が用いる閾値電圧を前記第2の閾値電圧に固定することを特徴とする絶縁型スイッチング電源。特許文献2に示された手法では、上述のように、スタンバイモードのスイッチング休止期間において、スイッチ素子を駆動制御する回路や素子への制御電力の供給を停止させる。このため、スタンバイモードのスイッチング休止期間では、スイッチ素子のスイッチングが停止するので、時間が経過するに従って出力電圧が低下する。そこで、2次側回路から送信される出力電圧検出信号の信号レベルを判定し、出力電圧が予め定められた下限電圧まで低下したか否かを検出する差動増幅器を、1次側回路に設けている。特許文献2に示されている絶縁型スイッチング電源では、例えば特許文献2の図3に示されているように、出力電圧が下限電圧まで低下すると、1次側回路において上述の回路や素子への制御電力の供給を再開して、スイッチ素子のスイッチングを再開させる。すなわち、特許文献2に示された手法では、スタンバイモードのスイッチング休止期間において、出力電圧の下限電圧を安定的に制御するために1次側回路で差動増幅器を動作させ続ける必要があるので、1次側回路で差動増幅器に電流を供給し続けなければならない。この差動増幅器は、消費電力が大きいため、スタンバイモードのスイッチング休止期間において、絶縁型スイッチング電源の消費電力を十分に低減させることができない。このため、絶縁型スイッチング電源において、出力電圧の下限電圧を安定的に制御しつつ、消費電力を十分に低減させることは、極めて困難であった。特許文献4に示された手法でも、スタンバイモードのスイッチング休止期間では、起動回路は停止するが、スタンバイモードの発振期間では、起動回路が動作するので、スタンバイモードにおける消費電力を十分には低減できなかった。なお、スタンバイモードのスイッチング休止期間においては、上述の差動増幅器を含む、スイッチ素子のスイッチングに関わる全ての素子や回路に対して、制御電力の供給を停止する方法が考えられる。ここで、特許文献2などに示された手法のように制御電力の供給をスイッチで停止しようとすると、制御電力の供給を停止している期間においてスイッチをオフ状態に維持するのに電力が必要となる。このため、特許文献2~4に示された手法では、上述の全ての素子や回路への制御電力の供給を停止することはできない。これに対して、スイッチ素子を駆動制御する回路や素子に対して供給する制御電圧を0Vにする方法が考えられる。この方法によれば、制御電力の供給を停止するためのスイッチが不要となるので、このスイッチをオフ状態に維持するために制御電力の供給を行うことなく、上述の全ての素子や回路への制御電力の供給を停止することができる。ところが、スタンバイモードにおいて、スイッチング休止期間から発振期間に移行させる際には、制御電圧を0Vから規定のレベルにまで短時間で上昇させるために、起動回路を動作させる必要がある。このため、スタンバイモードにおいて、スイッチング休止期間から発振期間に移行させるたびに、起動回路で電力が消費されてしまう。以上より、スタンバイモードのスイッチング休止期間において、スイッチ素子のスイッチングに関わる全ての素子や回路への制御電力の供給を停止しても、消費電力を十分に低減するという目的を果たすことはできないおそれがある。上述の課題に鑑み、本発明は、スタンバイモードにおける消費電力を十分に低減できる絶縁型スイッチング電源を提供することを目的とする。本発明は、上述の課題を解決するために、以下の事項を提案している。1本発明は、スイッチ素子例えば、図1のスイッチ素子Q1に相当を連続発振状態例えば、後述のノーマルモードに相当または間欠発振状態例えば、後述のスタンバイモードに相当でスイッチング制御し、必要な出力電圧に入力電圧から変換制御する絶縁型スイッチング電源例えば、図1の絶縁型スイッチング電源1に相当であって、前記スイッチング制御に必要な制御電力を供給する制御電力供給源例えば、図1のキャパシタC5に相当と、前記制御電力供給源から電力供給を受けている期間例えば、図12の時刻t4~t8までの期間に相当のうち少なくとも一部の期間例えば、図12の時刻t6~t8までの期間に相当において予め定められた電流を供給する電流供給部例えば、図3の定電流供給部14に相当を有し、前記連続発振状態または前記間欠発振状態において、前記スイッチ素子をスイッチング制御する第1の制御部例えば、図3の第1の制御部10に相当と、前記第1の制御部と前記制御電力供給源とを短絡または開放する制御電力供給スイッチ例えば、図4のスイッチ素子Q11に相当と、前記間欠発振状態における出力電圧に対応して両端電圧が変化するとともに、前記電流供給部より電流供給される第1のキャパシタ例えば、図5のキャパシタC4に相当を有する容量素子部例えば、図5の容量素子部121に相当と、前記第1のキャパシタの両端電圧例えば、図12の電圧VC4に相当に対応して、前記間欠発振状態におけるスイッチング休止期間例えば、図12の時刻t2~t4までの期間に相当のうち少なくとも一部の期間例えば、図12の時刻t3~t4までの期間に相当では、前記制御電力供給スイッチを開放させて、前記第1の制御部の電力供給を制御する第2の制御部例えば、図3の第2の制御部12に相当と、を備えることを特徴とする絶縁型スイッチング電源を提案している。この発明によれば、絶縁型スイッチング電源に、制御電力供給源、第1の制御部、制御電力供給スイッチ、および第2の制御部を設けた。そして、制御電力供給源により、スイッチング制御に必要な制御電力を供給し、第1の制御部により、スイッチ素子をスイッチング制御し、制御電力供給スイッチにより、第1の制御部と制御電力供給源とを短絡または開放することとした。また、第2の制御部により、間欠発振状態におけるスイッチング休止期間のうち少なくとも一部の期間では、制御電力供給スイッチを開放させて、第1の制御部の電力供給を制御することとした。このため、間欠発振状態におけるスイッチング休止期間のうち制御電力供給スイッチを開放させる期間において、制御電力供給源から第1の制御部への電力供給を停止させることができる。したがって、間欠発振状態における絶縁型スイッチング電源の消費電力を低減できる。また、この発明によれば、第1の制御部に、制御電力供給源から電力供給を受けている期間のうち少なくとも一部の期間において予め定められた電流を第1のキャパシタに供給する電流供給部を設けた。そして、第2の制御部は、第1のキャパシタの両端電圧に対応して、上述のように第1の制御部の電力供給を制御することとした。このため、電流供給部から第1のキャパシタへの電流供給を、第1の制御部が制御電力供給源から電力供給を受けている期間内で行うことができる。したがって、電流供給部を第1の制御部に組み込むことができ、間欠発振状態における絶縁型スイッチング電源の消費電力をさらに低減できる。また、この発明によれば、上述のように、絶縁型スイッチング電源に、制御電力供給源、第1の制御部、制御電力供給スイッチ、容量素子部、および第2の制御部を設けた。このため、間欠発振状態におけるスイッチング休止期間のうち制御電力供給スイッチを開放させる期間において、制御電力供給源から第1の制御部への電力供給を停止させることができる。したがって、間欠発振状態におけるスイッチング休止期間において、制御電圧を0Vにすることなく、絶縁型スイッチング電源の消費電力を低減できる。よって、間欠発振状態において、スイッチング休止期間からスイッチング期間に移行させる際に、起動回路を動作させる必要がないため、絶縁型スイッチング電源の消費電力を十分に低減できる。2本発明は、1の絶縁型スイッチング電源について、前記電流供給部は、前記第1のキャパシタの両端電圧に応じて、前記第1のキャパシタに供給する電流値を変更することを特徴とする絶縁型スイッチング電源を提案している。この発明によれば、電流供給部は、第1のキャパシタの両端電圧に応じて、第1のキャパシタに供給する電流値を変更することとした。このため、第1のキャパシタの両端電圧を上昇させる必要のある場合にのみ、第1のキャパシタに大きな電流を供給することができる。これによれば、第1のキャパシタの両端電圧を上昇させる必要がない場合における損失を低減することができるとともに、第1のキャパシタの両端電圧を上昇させる必要がある場合に、第1のキャパシタを急速充電することができる。したがって、第1の制御部に電力供給を行う期間の間欠発振周期に対する比率を小さくすることができ、間欠発振状態における絶縁型スイッチング電源の消費電力をさらに低減できる。3本発明は、1または2の絶縁型スイッチング電源について、前記第1の制御部は、前記第1のキャパシタの両端電圧が第2の設定電圧例えば、図12の電圧Vth3に相当以上で、かつ、前記出力電圧が上限電圧以上になると、前記スイッチ素子のスイッチングを停止させることを特徴とする絶縁型スイッチング電源を提案している。この発明によれば、第1の制御部は、第1のキャパシタの両端電圧が第2の設定電圧以上で、かつ、出力電圧が上限電圧以上になると、スイッチ素子のスイッチングを停止させることとした。このため、出力電圧が上限電圧に達すると、すぐに発振を止めることができるので、間欠発振周期に対する発振期間の比率、すなわち間欠発振の発振デューティを小さくすることができ、単位時間当たりのスイッチ素子の発振回数を減少させることができる。したがって、間欠発振状態における絶縁型スイッチング電源の消費電力をさらに低減できる。4本発明は、1または2の絶縁型スイッチング電源について、前記電流供給部は、前記制御電力供給源から前記第1の制御部に電力供給が行われている期間に前記出力電圧が前記上限電圧以上になると、前記第1のキャパシタへの電流供給を開始し、前記第1の制御部は、前記第1のキャパシタの両端電圧が第2の設定電圧例えば、図12の電圧Vth3に相当以上で、かつ、前記出力電圧が上限電圧以上になると、前記スイッチ素子のスイッチングを停止させることを特徴とする絶縁型スイッチング電源を提案している。この発明によれば、電流供給部は、制御電力供給源から第1の制御部に電力供給が行われている期間に出力電圧が上限電圧以上になると、第1のキャパシタへの電流供給を開始することとした。また、第1の制御部は、第1のキャパシタの両端電圧が第2の設定電圧以上で、かつ、出力電圧が上限電圧以上になると、スイッチ素子のスイッチングを停止させることとした。このため、制御電力供給源から第1の制御部に電力供給が行われている期間であっても、出力電圧が上限電圧まで上昇しないと、第1のキャパシタは充電されない。したがって、出力電圧がある程度確保できてから第1のキャパシタを充電することができ、誤動作を防止できる。5本発明は、スイッチ素子例えば、図1のスイッチ素子Q1に相当を連続発振状態例えば、後述のノーマルモードに相当または間欠発振状態例えば、後述のスタンバイモードに相当でスイッチング制御し、必要な出力電圧に入力電圧から変換制御する絶縁型スイッチング電源例えば、図1の絶縁型スイッチング電源1に相当であって、前記スイッチング制御に必要な制御電力を供給する制御電力供給源例えば、図1のキャパシタC5に相当と、前記制御電力供給源から電力供給を受けている期間例えば、図12の時刻t4~t8までの期間に相当のうち少なくとも一部の期間例えば、図12の時刻t6~t8までの期間に相当において予め定められた定電流を供給する定電流供給部例えば、図3の定電流供給部14に相当を有し、前記連続発振状態または前記間欠発振状態において、前記スイッチ素子をスイッチング制御する第1の制御部例えば、図3の第1の制御部10に相当と、前記第1の制御部と前記制御電力供給源とを短絡または開放する制御電力供給スイッチ例えば、図4のスイッチ素子Q11に相当と、前記間欠発振状態における出力電圧に対応して両端電圧が変化するとともに、前記定電流供給部より定電流供給される第1のキャパシタ例えば、図5のキャパシタC4に相当を有する容量素子部例えば、図5の容量素子部121に相当と、前記第1のキャパシタの両端電圧例えば、図12の電圧VC4に相当に対応して、前記間欠発振状態におけるスイッチング休止期間例えば、図12の時刻t2~t4までの期間に相当のうち少なくとも一部の期間例えば、図12の時刻t3~t4までの期間に相当では、前記制御電力供給スイッチを開放させて、前記第1の制御部の電力供給を制御する第2の制御部例えば、図3の第2の制御部12に相当と、を備えることを特徴とする絶縁型スイッチング電源を提案している。この発明によれば、絶縁型スイッチング電源に、制御電力供給源、第1の制御部、制御電力供給スイッチ、および第2の制御部を設けた。そして、制御電力供給源により、スイッチング制御に必要な制御電力を供給し、第1の制御部により、スイッチ素子をスイッチング制御し、制御電力供給スイッチにより、第1の制御部と制御電力供給源とを短絡または開放することとした。また、第2の制御部により、間欠発振状態におけるスイッチング休止期間のうち少なくとも一部の期間では、制御電力供給スイッチを開放させて、第1の制御部の電力供給を制御することとした。このため、間欠発振状態におけるスイッチング休止期間のうち制御電力供給スイッチを開放させる期間において、制御電力供給源から第1の制御部への電力供給を停止させることができる。したがって、間欠発振状態における絶縁型スイッチング電源の消費電力を低減できる。また、この発明によれば、第1の制御部に、制御電力供給源から電力供給を受けている期間のうち少なくとも一部の期間において予め定められた定電流を第1のキャパシタに供給する定電流供給部を設けた。そして、第2の制御部は、第1のキャパシタの両端電圧に対応して、上述のように第1の制御部の電力供給を制御することとした。このため、定電流供給部から第1のキャパシタへの定電流供給を、第1の制御部が制御電力供給源から電力供給を受けている期間内で行うことができる。したがって、定電流供給部を第1の制御部に組み込むことができ、間欠発振状態における絶縁型スイッチング電源の消費電力をさらに低減できる。また、この発明によれば、上述のように、絶縁型スイッチング電源に、制御電力供給源、第1の制御部、制御電力供給スイッチ、容量素子部、および第2の制御部を設けた。このため、間欠発振状態におけるスイッチング休止期間のうち制御電力供給スイッチを開放させる期間において、制御電力供給源から第1の制御部への電力供給を停止させることができる。したがって、間欠発振状態におけるスイッチング休止期間において、制御電圧を0Vにすることなく、絶縁型スイッチング電源の消費電力を低減できる。よって、間欠発振状態において、スイッチング休止期間からスイッチング期間に移行させる際に、起動回路を動作させる必要がないため、絶縁型スイッチング電源の消費電力を十分に低減できる。6本発明は、5の絶縁型スイッチング電源について、前記定電流供給部は、前記第1のキャパシタの両端電圧に応じて、前記第1のキャパシタに供給する定電流値を変更することを特徴とする絶縁型スイッチング電源を提案している。この発明によれば、定電流供給部は、第1のキャパシタの両端電圧に応じて、第1のキャパシタに供給する定電流値を変更することとした。このため、第1のキャパシタの両端電圧を上昇させる必要のある場合にのみ、第1のキャパシタに大きな電流を供給することができる。これによれば、第1のキャパシタの両端電圧を上昇させる必要がない場合における損失を低減することができるとともに、第1のキャパシタの両端電圧を上昇させる必要がある場合に、第1のキャパシタを急速充電することができる。したがって、第1の制御部に電力供給を行う期間の間欠発振周期に対する比率を小さくすることができ、間欠発振状態における絶縁型スイッチング電源の消費電力をさらに低減できる。7本発明は、5または6の絶縁型スイッチング電源について、前記第1の制御部は、前記第1のキャパシタの両端電圧が第2の設定電圧例えば、図12の電圧Vth3に相当以上で、かつ、前記出力電圧が上限電圧以上になると、前記スイッチ素子のスイッチングを停止させることを特徴とする絶縁型スイッチング電源を提案している。この発明によれば、第1の制御部は、第1のキャパシタの両端電圧が第2の設定電圧以上で、かつ、出力電圧が上限電圧以上になると、スイッチ素子のスイッチングを停止させることとした。このため、出力電圧が上限電圧に達すると、すぐに発振を止めることができるので、間欠発振周期に対する発振期間の比率、すなわち間欠発振の発振デューティを小さくすることができ、単位時間当たりのスイッチ素子の発振回数を減少させることができる。したがって、間欠発振状態における絶縁型スイッチング電源の消費電力をさらに低減できる。8本発明は、5または6の絶縁型スイッチング電源について、前記定電流供給部は、前記制御電力供給源から前記第1の制御部に電力供給が行われている期間に前記出力電圧が前記上限電圧以上になると、前記第1のキャパシタへの定電流供給を開始し、前記第1の制御部は、前記第1のキャパシタの両端電圧が第2の設定電圧例えば、図12の電圧Vth3に相当以上で、かつ、前記出力電圧が上限電圧以上になると、前記スイッチ素子のスイッチングを停止させることを特徴とする絶縁型スイッチング電源を提案している。この発明によれば、定電流供給部は、制御電力供給源から第1の制御部に電力供給が行われている期間に出力電圧が上限電圧以上になると、第1のキャパシタへの定電流供給を開始することとした。また、第1の制御部は、第1のキャパシタの両端電圧が第2の設定電圧以上で、かつ、出力電圧が上限電圧以上になると、スイッチ素子のスイッチングを停止させることとした。このため、制御電力供給源から第1の制御部に電力供給が行われている期間であっても、出力電圧が上限電圧まで上昇しないと、第1のキャパシタは充電されない。したがって、出力電圧がある程度確保できてから第1のキャパシタを充電することができ、誤動作を防止できる。9本発明は、1から8のいずれかの絶縁型スイッチング電源について、前記第2の制御部は、前記容量素子部を備え、前記容量素子部は、前記第1のキャパシタと、第1のスイッチ素子例えば、図5のスイッチ素子Q22に相当および第2のスイッチ素子例えば、図5のスイッチ素子Q24に相当と、を備え、前記第1のキャパシタの一端には、前記第1のスイッチ素子の制御端子が接続され、前記第1のキャパシタの他端には、前記第1のスイッチ素子の出力端子と、前記第2のスイッチ素子の出力端子と、が接続され、前記第1のスイッチ素子の入力端子には、前記第2のスイッチ素子の制御端子が接続されるとともに、前記第2のスイッチ素子を駆動する駆動部例えば、図5のドライブ部123に相当を介して前記制御電力供給源が接続され、前記第2のスイッチ素子の入力端子には、前記制御電力供給スイッチの制御端子が接続されることを特徴とする絶縁型スイッチング電源を提案している。この発明によれば、第2の制御部に、第1のキャパシタを有する容量素子部を設け、容量素子部に、第1のキャパシタに加えて、第1のスイッチ素子および第2のスイッチ素子を設けた。そして、第1のスイッチ素子の制御端子と出力端子との間に、第1のキャパシタを設け、第2のスイッチ素子の制御端子と出力端子との間に、第1のスイッチ素子を設けた。このため、第1のキャパシタの両端電圧に応じて、第1のスイッチ素子が短絡または開放し、第1のスイッチ素子の状態に応じて、第2のスイッチ素子が開放または短絡し、第2のスイッチ素子の状態に応じて、制御電力供給スイッチの制御端子に入力される制御電圧レベルが変化して、第1の制御部と制御電力供給源とが短絡または開放する。このため、間欠発振状態におけるスイッチング休止期間において、第1のキャパシタの両端電圧に対応して制御電力供給スイッチを開放させることができる。10本発明は、1~9のいずれかの絶縁型スイッチング電源について、前記出力電圧が下限電圧以下になると、前記第1のキャパシタの両端電圧を低下させる第1の放電手段例えば、図1の出力電圧下限検出部60およびフォトトランジスタPT1に相当を備えることを特徴とする絶縁型スイッチング電源を提案している。ここで、間欠発振状態におけるスイッチング休止期間のうち少なくとも一部の期間では、第1の制御部への電力供給を停止するので、スイッチ素子のスイッチングが停止し、その結果、出力電圧が低下する。そこで、この発明によれば、絶縁型スイッチング電源に第1の放電手段を設け、出力電圧が下限電圧以下になると、第1の放電手段により、第1のキャパシタの両端電圧を低下させることとした。このため、出力電圧が下限電圧以下になると、第1のキャパシタの両端電圧が低下する。したがって、第1のキャパシタの両端電圧に対応して制御電力供給スイッチを開放させる第2の制御部により、制御電力供給スイッチを短絡させることで、第1の制御部に電力供給して、スイッチ素子のスイッチングを再開させることができる。よって、出力電圧の下限電圧を設定することで、出力電圧が低くなりすぎる前に第1の制御部に電力供給して、出力電圧が低下し過ぎるのを防止できる。11本発明は、10の絶縁型スイッチング電源について、前記第1の放電手段は、前記連続発振状態に移行させる状態切替信号例えば、後述のモード切替信号に相当が入力されると、前記第1のキャパシタの両端電圧を低下させることを特徴とする絶縁型スイッチング電源を提案している。この発明によれば、連続発振状態に移行させる状態切替信号が入力されると、第1の放電手段は、第1のキャパシタの両端電圧を低下させることとした。このため、間欠発振状態において上述の出力電圧が下限電圧以下になった際に第1のキャパシタの両端電圧を低下させる場合と、状態切替信号が入力された際に第1のキャパシタの両端電圧を低下させる場合と、で第1の放電手段を共用することができるので、間欠発振状態における絶縁型スイッチング電源の消費電力の低減を低コストで実現できる。12本発明は、1~11のいずれかの絶縁型スイッチング電源について、前記間欠発振状態における前記スイッチング休止期間において充電される第2のキャパシタ例えば、図5のキャパシタC21に相当を備え、前記入力電圧の供給が開始された場合と、前記間欠発振状態において前記制御電力供給源から前記第1の制御部への電力供給を再開した場合と、を前記第2のキャパシタの両端電圧により識別することを特徴とする絶縁型スイッチング電源を提案している。ここで、第1の制御部にとっては、電力供給が行われていない状態から電力供給が開始されるという点で、絶縁型スイッチング電源への入力電圧の供給が開始された場合、すなわち絶縁型スイッチング電源への電源投入が開始された場合と、間欠発振状態において制御電力供給源から第1の制御部への電力供給を再開した場合と、は同じ状態である。このため、上述の2つの場合を識別するのは困難である。そこで、この発明によれば、間欠発振状態におけるスイッチング休止期間において充電される第2のキャパシタを、絶縁型スイッチング電源に設けた。そして、入力電圧の供給が開始された場合と、間欠発振状態において制御電力供給源から第1の制御部への電力供給を再開した場合と、を第2のキャパシタの両端電圧により識別することとした。このため、絶縁型スイッチング電源への電源投入が開始されたのか、それとも、間欠発振状態において制御電力供給源から第1の制御部への電力供給を再開したのかを、識別することができる。したがって、間欠発振状態において制御電力供給源から第1の制御部への電力供給を再開した際に、絶縁型スイッチング電源への電源投入が開始された際とは異なる動作として、第1の制御部への電力供給を再開した際に適した動作を行うことができる。13本発明は、1~12のいずれかの絶縁型スイッチング電源について、前記第1のキャパシタに並列接続された第2の放電手段例えば、図1の抵抗R1に相当を備えることを特徴とする絶縁型スイッチング電源を提案している。ここで、間欠発振状態において絶縁型スイッチング電源が出力できる能力を超えたピーク負荷を取るといった異常の発生時に、出力電圧が低下する場合がある。このため、出力電圧が上述の下限電圧以下になったか否かを識別する素子や回路が、出力電圧により動作する場合には、上述のような異常発生時において第1のキャパシタを放電させるより前に、上述の素子や回路の動作可能な電圧を出力電圧が下回ってしまい、その結果、第1のキャパシタを放電できなくなってしまうおそれがある。そこで、この発明によれば、絶縁型スイッチング電源に第2の放電手段を設け、この第2の放電手段を第1のキャパシタに並列接続した。このため、上述のような異常が発生しても、第2の放電手段により第1のキャパシタを放電できる。したがって、第2の放電手段および第1のキャパシタの容量や残存電圧で定まる時間で、起動回路の動作や、制御電力供給源から第1の制御部への電力供給を再開することができ、絶縁型スイッチング電源を異常状態から正常状態に復帰させることができる。14本発明は、1~13のいずれかの絶縁型スイッチング電源について、前記第2の制御部は、前記第1のキャパシタの両端電圧が第1の設定電圧例えば、図12の電圧Vth2に相当以上になると、前記制御電力供給スイッチを開放させることを特徴とする絶縁型スイッチング電源を提案している。この発明によれば、第2の制御部は、第1のキャパシタの両端電圧が第1の設定電圧以上になると、制御電力供給スイッチを開放させることとした。このため、制御電力供給スイッチを短絡させている期間、すなわち制御電力供給源から第1の制御部への電力供給が行われている期間に、第1のキャパシタの両端電圧を第1の設定電圧まで上昇させることができる。したがって、第1の設定電圧を設定することで、第1のキャパシタに電荷が残っている状態を長期化することができ、間欠発振周期を長期化することができるので、その結果、間欠発振状態における絶縁型スイッチング電源の消費電力をさらに低減できる。15本発明は、3、4、7、または8の絶縁型スイッチング電源について、前記第1の制御部および前記第2の制御部を前記入力電圧によって起動させる起動回路例えば、図3の起動回路部13に相当を備え、前記第1のキャパシタの両端電圧が前記第2の設定電圧以上になると、前記起動回路の動作を禁止することを特徴とする絶縁型スイッチング電源を提案している。この発明によれば、絶縁型スイッチング電源に起動回路を設け、この起動回路により、第1の制御部および第2の制御部を入力電圧によって起動させることとした。そして、第1のキャパシタの両端電圧が第2の設定電圧以上になると、起動回路の動作を禁止することとした。このため、第1の制御部への電力供給を停止しても起動回路が動作することがないので、制御電力供給源の電圧を監視して起動回路の動作を停止させるような特別な回路を設けることなく、絶縁型スイッチング電源の消費電力をさらに低減できる。16本発明は、15の絶縁型スイッチング電源について、前記第1のキャパシタの両端電圧が前記第2の設定電圧未満になると、前記起動回路の動作の禁止を解除するとともに、前記第2の制御部により前記制御電力供給スイッチを短絡させることを特徴とする絶縁型スイッチング電源を提案している。この発明によれば、第1のキャパシタの両端電圧が第2の設定電圧未満になると、第2の制御部により制御電力供給スイッチを短絡させることとした。このため、第1のキャパシタの両端電圧が第2の設定電圧未満になると、第1の制御部に制御電力が供給され、スイッチ素子のスイッチングが開始されることとなる。したがって、出力電圧の下限電圧および第2の設定電圧を設定することで、出力電圧が低くなり過ぎる前に第1の制御部によるスイッチ素子のスイッチングを開始させることができ、出力電圧が低下し過ぎるのを防止できる。また、この発明によれば、第1のキャパシタの両端電圧が第2の設定電圧未満になると、起動回路の動作の禁止を解除することとした。ここで、上述のように、出力電圧が下限電圧以下になると、第1のキャパシタの両端電圧が低下するが、第1のキャパシタの両端電圧が第2の設定電圧未満になると、起動回路が動作できるようになる。したがって、間欠発振状態におけるスイッチング休止期間において、仮に起動回路を動作させないといけない電圧にまで制御電力供給源の電圧が下がってしまったとしても、出力電圧の下限電圧および第2の設定電圧を設定することで、起動回路を動作させることができ、出力電圧が低下し過ぎるのを防止できる。17本発明は、15または16の絶縁型スイッチング電源について、前記間欠発振状態における、開放状態の前記制御電力供給スイッチを短絡させてから第1の時間例えば、図5の時定数回路122の時定数により定まる時間に相当が経過するまでの特定期間例えば、図12の時刻t4~t5までの期間に相当では、前記起動回路の動作を停止することを特徴とする絶縁型スイッチング電源を提案している。ここで、上述のように、間欠発振状態におけるスイッチング休止期間のうち少なくとも一部の期間において、制御電力供給源から第1の制御部への電力供給を停止させることができる。また、第2の制御部の消費電力が極小さく、制御電力供給源が出力する制御電圧は大幅に低下することがないので、通常、起動回路を動作させない。ただし、第1の制御部への電力供給を開始してから電圧が安定供給されるまでの遷移期間において、一時的に起動回路が誤動作してしまうおそれがある。そこで、この発明によれば、間欠発振状態の特定期間では、起動回路の動作を停止することとした。ここで、特定期間とは、開放状態の制御電力供給スイッチを短絡させてから第1の時間が経過するまでの期間のことである。このため、第1の時間を設定することで、動作させる必要が無いにもかかわらず起動回路が動作してしまうのを防止できるので、間欠発振状態における絶縁型スイッチング電源の消費電力をさらに低減できる。18本発明は、17の絶縁型スイッチング電源について、前記第1の制御部に供給されている制御電圧が第1の閾値電圧以上である場合に、前記起動回路の動作を停止させるとともに前記スイッチ素子のスイッチング制御を開始させ、前記制御電圧が前記第1の閾値電圧より低い第2の閾値電圧以下である場合に、前記起動回路の動作を開始させるとともに前記スイッチ素子のスイッチング制御を停止させる特定制御部例えば、図3の低電圧誤動作防止回路部15に相当を備え、前記間欠発振状態における前記特定期間では、前記特定制御部が用いる閾値電圧を前記第2の閾値電圧に固定することを特徴とする絶縁型スイッチング電源を提案している。ここで、間欠発振状態におけるスイッチング休止期間では、放電といった要因により、制御電力供給源が出力する制御電圧は、徐々にではあるが低下することがある。このため、例えば数十秒間に亘ってスイッチング休止期間を継続させようとすると、制御電圧が第1の閾値電圧以下にまで低下してしまい、起動回路が動作してしまうおそれがある。そこで、この発明によれば、第1の制御部に供給されている制御電圧および閾値電圧に応じて、起動回路の動作と、スイッチ素子のスイッチング制御と、を制御する特定制御部を絶縁型スイッチング電源に設けた。具体的には、特定制御部は、制御電圧が第1の閾値電圧以上である場合には、起動回路の動作を停止させるとともにスイッチング素子のスイッチング制御を開始させ、制御電圧が第1の閾値電圧より低い第2の閾値電圧以下である場合には、起動回路の動作を開始させるとともにスイッチ素子のスイッチング制御を停止させることとした。そして、間欠発振状態における特定期間では、特定制御部で用いる閾値電圧を、第2の閾値電圧に固定することとした。このため、間欠発振状態における、開放状態の制御電力供給スイッチを短絡させてから第1の時間が経過するまでの特定期間では、第1の閾値電圧の代わりに、第1の閾値電圧よりも低い第2の閾値電圧を用いることとなる。したがって、間欠発振周期を長くしても、起動回路を動作させることなくスイッチ素子のスイッチング制御を即開始することができるので、絶縁型スイッチング電源の消費電力をさらに低減できる。本発明によれば、間欠発振状態において、絶縁型スイッチング電源の消費電力を十分に低減することができる。以下、本発明の実施形態について図面を参照しながら説明する。なお、以下の実施形態における構成要素は適宜、既存の構成要素などとの置き換えが可能であり、また、他の既存の構成要素との組合せを含む様々なバリエーションが可能である。したがって、以下の実施形態の記載をもって、特許請求の範囲に記載された発明の内容を限定するものではない。[絶縁型スイッチング電源1の構成]図1は、本発明の一実施形態に係る絶縁型スイッチング電源1の回路図である。絶縁型スイッチング電源1は、トランスTと、制御回路2と、出力電圧上限検出部50と、出力電圧下限検出部60と、モード切替信号生成部70と、NチャネルMOSFETで構成されるスイッチ素子Q1と、キャパシタC1~C5と、ダイオードD1、D2と、フォトトランジスタPT1、PT2と、抵抗R1と、を備える。まず、トランスTの1次側の構成について説明する。制御回路2には、P1~P6の6つの端子が設けられている。端子P3には、基準電位源に接続された端子GND1が接続されるとともに、キャパシタC1を介して入力端子INが接続される。端子P1には、キャパシタC4を介して端子P3が接続される。キャパシタC4には、抵抗R1と、フォトトランジスタPT1と、がそれぞれ並列接続される。フォトトランジスタPT1は、出力電圧下限検出部60およびモード切替信号生成部70から出力される信号に応じてオンオフする。端子P2には、フォトトランジスタPT2を介して、端子P3が接続される。フォトトランジスタPT2は、出力電圧上限検出部50から出力される信号に応じてオンオフする。端子P4には、キャパシタC5を介して端子P3が接続されるとともに、ダイオードD1のカソードが接続される。ダイオードD1のアノードには、トランスTの制御巻線T2の他端が接続され、制御巻線T2の一端には、端子P3が接続される。端子P5には、入力端子INが接続される。この入力端子INには、トランスTの1次巻線T1の一端も接続される。1次巻線T1の他端には、キャパシタC2を介して端子P3が接続される。また、1次巻線T1の他端には、スイッチ素子Q1のドレインも接続される。スイッチ素子Q1のソースには、端子P3が接続され、スイッチ素子Q1のゲートには、端子P6が接続される。次に、トランスTの2次側の構成について説明する。トランスTの2次巻線T3の一端には、基準電位源に接続された端子GND2が接続される。2次巻線T3の他端には、ダイオードD2のアノードが接続され、ダイオードD2のカソードには、出力端子OUTが接続されるとともに、キャパシタC3を介して端子GND2が接続される。出力端子OUTには、端子GND2に接続された出力電圧上限検出部50および出力電圧下限検出部60が接続される。出力電圧上限検出部50は、出力端子OUTから出力される出力電圧が上限電圧以上であれば、フォトトランジスタPT2をオン状態にする。出力電圧下限検出部60は、出力電圧が下限電圧以下であれば、フォトトランジスタPT1をオン状態にする。また、モード切替信号生成部70は、絶縁型スイッチング電源1をノーマルモードで動作させる場合には、モード切替信号をフォトトランジスタPT1に送信して、フォトトランジスタPT1をオン状態にする。一方、モード切替信号生成部70は、スタンバイモードで動作させる場合には、モード切替信号によるフォトトランジスタPT1のオン状態を解除して、出力電圧下限検出部60によりフォトトランジスタPT1をオンオフできる状態にする。[絶縁型スイッチング電源1の動作]以上の構成を備える絶縁型スイッチング電源1は、出力電圧と、モード切替信号と、に応じて、制御回路2によりスイッチ素子Q1をノーマルモードまたはスタンバイモードでスイッチング制御することで、入力端子INから入力される入力電圧を必要な出力電圧に変換制御して、この出力電圧を出力端子OUTから出力する。なお、本実施形態では、スタンバイモードでは、制御回路2は、スイッチ素子Q1をバースト制御するものとする。図2は、絶縁型スイッチング電源1のタイミングチャートである。VC5は、キャパシタC5の両端電圧を示し、VOUTは、出力端子OUTから出力される出力電圧を示し、VC4は、キャパシタC4の両端電圧を示す。VP2は、端子P2の電圧を示す。図2に示すように、ノーマルモードでは、スイッチ素子Q1が発振し、出力電圧VOUTが略一定となるが、スタンバイモードでは、スイッチ素子Q1が間欠発振し、出力電圧VOUTが、緩やかに低下する期間と、急激に上昇する期間と、を交互に繰り返す。[制御回路2の構成]図3は、制御回路2の回路図である。制御回路2は、第1の制御部10、制御電力供給スイッチ部11、第2の制御部12、および起動回路部13を備える。第1の制御部10は、定電流供給部14、低電圧誤動作防止回路部15、発振制御部16、発振停止制御部17、両端電圧検出部18、ソフトスタート回路部19、ラッチ保護回路部20、および制御電圧生成部21を備える。[制御電力供給スイッチ部11の構成]図4は、制御電力供給スイッチ部11の回路図である。制御電力供給スイッチ部11は、ダイオードD11と、PチャネルMOSFETで構成されるスイッチ素子Q11と、を備える。スイッチ素子Q11を介して、接点A1と接点A4とが接続される。具体的には、スイッチ素子Q11のソースには、接点A1が接続され、スイッチ素子Q11のドレインには、接点A4が接続される。スイッチ素子Q11のソースには、接点A2と、ダイオードD11のカソードと、も接続され、スイッチ素子Q11のドレインには、ダイオードD11のアノードも接続される。スイッチ素子Q11のゲートには、接点A3が接続される。[第2の制御部12の構成]図5は、第2の制御部12の回路図である。第2の制御部12は、ドライブ部123と、キャパシタC21と、比較器CMP21と、ダイオードD21と、NANDゲートで構成されるフリップフロップFF21と、インバータINV21と、NチャネルMOSFETで構成されるスイッチ素子Q21~Q25と、抵抗R21~R23と、を備える。なお、図5において、比較器CMP21と、フリップフロップFF21と、インバータINV21とには、便宜上、制御電圧源VDDおよび基準電位源GNDが接続されることを強調して記載したが、図5以外においても、比較器やフリップフロップやインバータには、制御電圧源VDDおよび基準電位源GNDが接続される。<容量素子部121の構成>スイッチ素子Q22、Q24と、キャパシタC4とは、容量素子部121を構成する。キャパシタC4の一端には、接点B0を介してスイッチ素子Q22のゲートが接続される。キャパシタC4の他端には、基準電位源GNDが接続され、この基準電位源GNDには、スイッチ素子Q22のソースと、スイッチ素子Q24のソースと、も接続される。スイッチ素子Q22のドレインには、スイッチ素子Q21およびドライブ部123を介して、スイッチ素子Q24のゲートが接続される。具体的には、スイッチ素子Q22のドレインには、スイッチ素子Q21のソースが接続され、スイッチ素子Q21のドレインには、ドライブ部123を介して、スイッチ素子Q24のゲートが接続される。また、スイッチ素子Q22のドレインには、スイッチ素子Q21、ドライブ部123、接点B1、および図3の端子P4を介して、図1のキャパシタC5の一端が接続される。具体的には、スイッチ素子Q22のドレインには、スイッチ素子Q21のソースが接続され、スイッチ素子Q21のドレインには、ドライブ部123を介して接点B1が接続される。接点B1には、図3に示すように端子P4が接続され、端子P4には、図1に示すようにキャパシタC5の一端が接続される。図5に戻って、接点B1には、接点B2も接続される。接点B2には、図3の接点A1が接続される。スイッチ素子Q24のドレインには、接点B4および図3の接点A3を介して、図4に示したスイッチ素子Q11のゲートが接続されるとともに、ドライブ部123を介して接点B3が接続される。<第2の制御部12のうち容量素子部121の除く部分の構成>スイッチ素子Q21のゲートには、抵抗R21を介して接点B1が接続されるとともに、スイッチ素子Q23を介して基準電位源GNDが接続される。具体的には、スイッチ素子Q21のゲートには、スイッチ素子Q23のドレインが接続され、スイッチ素子Q23のソースには、基準電位源GNDが接続される。接点B4には、ダイオードD21と、抵抗R22およびキャパシタC21で構成される時定数回路122と、も接続される。具体的には、接点B4には、ダイオードD21のアノードと、抵抗R22の一端と、が接続される。ダイオードD21のカソードと、抵抗R22の他端と、には、スイッチ素子Q25のゲートが接続されるとともに、キャパシタC21を介して基準電位源GNDが接続される。スイッチ素子Q25のソースには、基準電位源GNDが接続され、スイッチ素子Q25のドレインには、抵抗R23を介して制御電圧源VDDが接続されるとともに、インバータINV21の入力端が接続される。インバータINV21の入力端には、接点B7も接続される。インバータINV21の出力端には、接点B5、B6が接続される。スイッチ素子Q23のゲートには、フリップフロップFF21の出力端子が接続され、フリップフロップFF21のセット端子には、接点B9が接続される。フリップフロップFF21のリセット端子には、比較器CMP21の出力端子が接続される。比較器CMP21の反転入力端子には、接点B8が接続され、比較器CMP21の非反転入力端子には、直流電源Vrefの正極が接続され、直流電源Vrefの負極には、基準電位源GNDが接続される。[起動回路部13の構成]図6は、起動回路部13の回路図である。起動回路部13は、NチャネルMOSFETで構成されるスイッチ素子Q31~Q35と、抵抗R31、R32と、を備える。スイッチ素子Q31のソースには、接点E6が接続され、スイッチ素子Q31のドレインには、抵抗R31を介して接点E2が接続される。スイッチ素子Q31のゲートには、抵抗R32を介して接点E2が接続されるとともに、スイッチ素子Q32~Q35のそれぞれのドレインが接続される。スイッチ素子Q32のゲートには、接点E1が接続され、スイッチ素子Q33のゲートには、接点E5が接続され、スイッチ素子Q34のゲートには、接点E4が接続され、スイッチ素子Q35のゲートには、接点E3が接続される。スイッチ素子Q32~Q35のそれぞれのソースには、基準電位源GNDが接続される。[定電流供給部14の構成]図7は、定電流供給部14の回路図である。定電流供給部14は、NANDゲートで構成されるフリップフロップFF41と、インバータINV41と、否定論理積NAND41と、PチャネルMOSFETで構成されるスイッチ素子Q41、Q42と、電流源S41、S42と、を備える。フリップフロップFF41のリセット端子には、接点F1が接続され、フリップフロップFF41のセット端子には、接点F2が接続され、フリップフロップFF41の出力端子には、インバータINV41の入力端子と、否定論理積NAND41の2つの入力端子のうち一方と、が接続される。否定論理積NAND41の2つの入力端子のうち他方には、接点F3が接続され、否定論理積NAND41の出力端子には、スイッチ素子Q41のゲートが接続される。スイッチ素子Q41のドレインには、接点F4が接続され、スイッチ素子Q41のソースには、制御電圧源VDDに接続された電流源S41が接続される。インバータINV41の出力端子には、スイッチ素子Q42のゲートが接続され、スイッチ素子Q42のドレインには、接点F5が接続され、スイッチ素子Q42のソースには、制御電圧源VDDに接続された電流源S42が接続される。[低電圧誤動作防止回路部15の構成]図8は、低電圧誤動作防止回路部15の回路図である。低電圧誤動作防止回路部15は、比較器CMP51と、NチャネルMOSFETで構成されるスイッチ素子Q51、Q52と、抵抗R51~R53と、を備える。抵抗R51と抵抗R52とは、直列接続され、これら直列接続された抵抗R51、R52を介して、制御電圧源VDDと基準電位源GNDとが接続される。抵抗R52には、抵抗R53とスイッチ素子Q51とを直列接続したものと、抵抗R53とスイッチ素子Q52とを直列接続したものと、が並列接続される。具体的には、抵抗R51と抵抗R52との接続点には、抵抗R53の一端が接続され、抵抗R53の他端には、スイッチ素子Q51、Q52のそれぞれのドレインが接続される。スイッチ素子Q51、Q52のそれぞれのソースには、基準電位源GNDが接続される。スイッチ素子Q51のゲートには、接点G1が接続され、スイッチ素子Q52のゲートには、接点G4が接続される。また、抵抗R51と抵抗R52との接続点には、比較器CMP51の反転入力端子も接続される。比較器CMP51の非反転入力端子には、接点G2が接続され、比較器CMP51の出力端子には、接点G3が接続される。[発振制御部16の構成]図9は、発振制御部16の回路図である。発振制御部16は、出力電圧上限制御部161と、オントリガ発生部162と、オン幅制御部163と、NANDゲートで構成されるフリップフロップFF61と、インバータINV61と、否定論理積NAND61と、を備える。出力電圧上限制御部161には、接点H5、H6と、オン幅制御部163と、が接続される。オン幅制御部163には、接点H6と、フリップフロップFF61の第2のリセット端子と、も接続される。フリップフロップFF61のセット端子には、オントリガ発生部162が接続され、フリップフロップFF61の第1のリセット端子には、接点H4が接続される。否定論理積NAND61の4つの入力端子には、それぞれ、接点H1~H3およびフリップフロップFF61の出力端子が接続される。否定論理積NAND61の出力端子には、インバータINV61の入力端子が接続され、インバータINV61の出力端子には、接点H7が接続される。[発振停止制御部17の構成]図10は、発振停止制御部17の回路図である。発振停止制御部17は、NANDゲートで構成されるフリップフロップFF71と、インバータINV71と、否定論理積NAND71と、を備える。フリップフロップFF71のリセット端子には、接点J5が接続され、フリップフロップFF71の出力端子には、接点J2が接続され、フリップフロップFF71の反転出力端子には、接点J1、J7が接続される。フリップフロップFF71のセット端子には、否定論理積NAND71の出力端子が接続され、否定論理積NAND71の2つの入力端子のうち一方には、接点J4が接続され、否定論理積NAND71の2つの入力端子のうち他方には、インバータINV71の出力端子が接続される。インバータINV71の入力端子には、接点J3、J6が接続される。[両端電圧検出部18の構成]図11は、両端電圧検出部18の回路図である。両端電圧検出部18は、インバータINV81と、NチャネルMOSFETで構成されるスイッチ素子Q81と、抵抗R81と、を備える。スイッチ素子Q81のゲートには、接点K2が接続され、スイッチ素子Q81のソースには、基準電位源GNDが接続され、スイッチ素子Q81のドレインには、抵抗R81を介して制御電圧源VDDが接続される。この制御電圧源VDDには、抵抗R81を介してインバータINV81の入力端子も接続される。インバータINV81の出力端子には、接点K1、K3が接続される。[ノーマルモードにおける制御回路2の動作]以上の構成を備える制御回路2について、まず、ノーマルモードにおける動作を、上述の図1~図11を用いて以下に説明する。ノーマルモードでは、図1のモード切替信号生成部70がフォトトランジスタPT1をオン状態にする。すると、キャパシタC4は、抵抗R1およびフォトトランジスタPT1により放電され、キャパシタC4の両端電圧が略ゼロまで低下する。これによれば、図3に示すように、端子P1を介してキャパシタC4に接続される第2の制御部12の接点B0の電圧も低下し、図5のスイッチ素子Q22がオフ状態となる。また、スイッチ素子Q21のゲートには、抵抗R21、接点B1、および図3の端子P4を介して、図1のキャパシタC5が接続され、このキャパシタC5は、ダイオードD1を介して制御巻線T2に並列接続されている。ここで、ノーマルモードでは、上述のようにスイッチ素子Q1が発振するので、制御巻線T2の両端には電圧が発生する。したがって、キャパシタC5の両端電圧は、制御巻線T2の両端に発生した電圧と略等しくなる。よって、図5のスイッチ素子Q21にゲート電圧が印加されることとなる。ところが、スイッチ素子Q21は、比較器CMP21、フリップフロップFF21、およびスイッチ素子Q23により、オフ状態となる。具体的には、比較器CMP21の反転入力端子には、接点B8および図3の端子P1を介して、キャパシタC4が接続される。比較器CMP21は、キャパシタC4の両端電圧と、直流電源Vrefの正極の電圧と、を比較して、キャパシタC4の両端電圧がVth2未満であればHレベル電圧を出力する。ここで、ノーマルモードでは、上述のようにキャパシタC4の両端電圧が略ゼロまで低下するので、キャパシタC4の両端電圧がVth2未満となり、その結果、比較器CMP21は、Hレベル電圧を出力する。このHレベル電圧は、フリップフロップFF21のリセット端子に印加される。一方、キャパシタC4の両端電圧はVth3未満でもあるため、端子P1および両端電圧検出部18の接点K2を介してキャパシタC4にゲートが接続される図11のスイッチ素子Q81がオフ状態となり、インバータINV81がLレベル電圧を出力する。このLレベル電圧は、接点K3および図3の第2の制御部12の接点B9を介して、図5のフリップフロップFF21のセット端子に印加される。以上より、フリップフロップFF21は、リセット端子にHレベル電圧を印加されるとともに、セット端子にLレベル電圧を印加される。このため、フリップフロップFF21の出力端子からHレベル電圧が出力され、スイッチ素子Q23がオン状態となる。これによれば、スイッチ素子Q21のゲート電圧が引き抜かれ、スイッチ素子Q21がオフ状態となる。図5のドライブ部123は、スイッチ素子Q21、Q22のうち少なくともいずれかがオフ状態であれば、スイッチ素子Q24をオン状態にする。このため、上述のようにスイッチ素子Q21、Q22がともにオフ状態であるので、スイッチ素子Q24がオン状態となり、その結果、接点B4と基準電位源GNDとが導通する。接点B4は、図3の制御電力供給スイッチ部11の接点A3に接続され、接点A3は、図4のスイッチ素子Q11のゲートに接続される。このため、上述のように接点B4と基準電位源GNDとが導通すると、スイッチ素子Q11がオン状態となり、接点A1と接点A4とが導通する。接点A1は、図3の第2の制御部12の接点B2、図5の接点B1、および図3の端子P4を介して、キャパシタC5に接続されている。このため、スイッチ素子Q11がオン状態になると、キャパシタC5の両端電圧が、第1の制御部10に供給されることとなる。第1の制御部10にキャパシタC5の両端電圧が供給されると、制御電圧生成部21は、制御電圧源VDDとして、制御回路2の種々の回路に制御電圧を供給する。これによれば、制御回路2の種々の回路が動作して、図9のオントリガ発生部162から出力される周期的な信号に応じて、図1のスイッチ素子Q1のゲートに制御信号が供給され、スイッチ素子Q1が発振することとなる。[スタンバイモードにおける制御回路2の動作]次に、スタンバイモードにおける制御回路2の動作を、上述の図1~図11と、後述の図12と、を用いて以下に説明する。図12は、スタンバイモードにおける制御回路2のタイミングチャートである。VP2は、端子P2の電圧を示し、VC4は、図1のキャパシタC4の両端電圧を示す。STQ1は、図1のスイッチ素子Q1の状態を示し、VC5は、図1のキャパシタC5の両端電圧を示す。ST13は、図6の起動回路部13の状態を示す。STQ11は、図4のスイッチ素子Q11の状態を示し、STCMP51は、図8の比較器CMP51の状態を示す。まず、時刻t1において、キャパシタC4の両端電圧VC4がゼロである。このため、図5のスイッチ素子Q22がオフ状態である。また、図3のキャパシタC4には、端子P1および両端電圧検出部18の接点K2を介して、図11のスイッチ素子Q81のゲートが接続される。このため、キャパシタC4の両端電圧VC4がゼロであると、スイッチ素子Q81がオフ状態となり、インバータINV81の出力端子からLレベル電圧が出力される。このLレベル電圧は、接点K3および図3の第2の制御部12の接点B9を介して、図5のフリップフロップFF21のセット端子に印加される。したがって、フリップフロップFF21の出力端子からHレベル電圧が出力され、スイッチ素子Q23がオン状態となる。よって、上述のように、スイッチ素子Q21のゲート電圧が引き抜かれ、スイッチ素子Q21がオフ状態である。以上より、スイッチ素子Q21、Q22がともにオフ状態であるので、上述のように、ドライブ部123がスイッチ素子Q24をオン状態にし、図4のスイッチ素子Q11がオン状態である。これによれば、図1のキャパシタC5の両端電圧VC5が第1の制御部10に供給され、制御電圧源VDDから制御回路2の種々の回路に制御電圧が供給されていることとなる。第1の制御部10に供給された制御電圧は、図3の低電圧誤動作防止回路部15の接点G2を介して、図8の比較器CMP51の非反転入力端子に印加される。比較器CMP51は、ヒステリシス特性を有し、非反転入力端子の電圧が第1の閾値電圧以上である場合にHレベル電圧を出力し、非反転入力端子の電圧が第1の閾値電圧より低い第2の閾値電圧以下である場合にLレベル電圧を出力する。ここで、第1の制御部10に供給された制御電圧は、第1の閾値電圧より高い。このため、第1の制御部10に供給された制御電圧が非反転入力端子に印加されると、比較器CMP51の出力端子からHレベル電圧が出力され、接点G3の電圧がHレベルである。このHレベル電圧は、図3の定電流供給部14の接点F1を介して、図7のフリップフロップFF41のリセット端子に印加される。一方、時刻t1では出力電圧が上限電圧に達しているので、図9の出力電圧上限制御部161は、Lレベル電圧を出力する。このLレベル電圧は、接点H5、図3の発振停止制御部17の接点J6、図10の接点J3、および図3の定電流供給部14の接点F2を介して、図7のフリップフロップFF41のセット端子に印加される。以上より、フリップフロップFF41は、リセット端子にHレベル電圧を印加されるとともに、セット端子にLレベル電圧を印加される。このため、フリップフロップFF41の出力端子からHレベル電圧が出力され、インバータINV41でLレベル電圧に変換され、スイッチ素子Q42がオン状態となる。これによれば、電流源S42から出力される定電流が、スイッチ素子Q42、接点F5、図3の端子P1を介して、キャパシタC4に供給され、キャパシタC4が充電されていることとなる。また、フリップフロップFF41の出力端子から出力されるHレベル電圧は、否定論理積NAND41の2つの入力端子のうち一方にも印加される。一方、否定論理積NAND41の2つの入力端子のうち他方には、接点F3および図3の両端電圧検出部18の接点K1を介して、図11のインバータINV81の出力端子からLレベル電圧が印加される。このため、図7のスイッチ素子Q41はオフ状態となるので、電流源S41からはキャパシタC4に定電流が供給されていないこととなる。以上によれば、時刻t1において、電流源S42から供給される定電流によりキャパシタC4の充電が開始され、キャパシタC4の両端電圧VC4は、時間が経過するに従って上昇し、時刻t2ではVth3となる。次に、時刻t2において、キャパシタC4の両端電圧VC4がVth3になると、図11のスイッチ素子Q81がオン状態となる。すると、インバータINV81の出力端子からはHレベル電圧が出力され、このHレベル電圧は、接点K1、図3の定電流供給部14の接点F3を介して、図7の否定論理積NAND41の2つの入力端子のうち他方に印加される。このため、図7のスイッチ素子Q41がオン状態となり、電流源S41から出力される定電流が、スイッチ素子Q41、接点F4、図3の端子P1を介してキャパシタC4に供給され、キャパシタC4が充電されることとなる。以上によれば、時刻t2において、電流源S41から供給される定電流と、電流源S42から供給される定電流と、によりキャパシタC4の充電が開始され、キャパシタC4の両端電圧VC4は、時間が経過するに従って上昇し、時刻t3ではVth2となる。また、時刻t2において、キャパシタC4の両端電圧VC4がVth3になると、図3の起動回路部13の接点E3の電圧がVth3となり、図6のスイッチ素子Q35がオン状態となる。このため、スイッチ素子Q31のゲート電圧が引き抜かれ、スイッチ素子Q31がオフ状態となる。以上によれば、時刻t2において、スイッチ素子Q31がオフ状態で固定され、起動回路部13の動作が禁止されることとなる。また、時刻t2において、図9の出力電圧上限制御部161は、出力電圧が上限電圧に達したとしてLレベル電圧を出力している。このLレベル電圧は、接点H5および図3の発振停止制御部17の接点J6を介して、図10のインバータINV71の入力端子に印加され、Hレベル電圧が否定論理積NAND71の2つの入力端子のうち他方に印加される。一方、否定論理積NAND71の2つの入力端子のうち一方には、接点J4および図3の両端電圧検出部18の接点K3を介して、図11のインバータINV81の出力端子からHレベル電圧が印加される。以上より、図10の否定論理積NAND71の出力端子からはLレベル電圧が出力され、このLレベル電圧は、フリップフロップFF71、接点J7、図3の発振制御部16の接点H4、および図9のフリップフロップFF61を介して、否定論理積NAND61の4つの入力端子のうち1つに印加される。これによれば、否定論理積NAND61の4つの入力端子のうち他の3つにどのような電圧が印加されようと、否定論理積NAND61の出力端子からはHレベル電圧が出力される。このHレベル電圧は、インバータINV61でLレベル電圧に変換された後、接点H7および図3の端子P6を介して、図1のスイッチ素子Q1のゲートに印加される。以上によれば、時刻t2において、スイッチ素子Q1がオフ状態で固定され、スイッチ素子Q1が発振禁止となる。また、時刻t2において、キャパシタC4の両端電圧VC4がVth3になると、図5のスイッチ素子Q22がオン状態となる。一方、スイッチ素子Q21は、図5の比較器CMP21、フリップフロップFF21、およびスイッチ素子Q23により、オフ状態で維持される。具体的には、キャパシタC4の両端電圧VC4は、時刻t2ではVth2より低いVth3であるため、比較器CMP21は、Hレベル電圧を出力する。このため、フリップフロップFF21のリセット端子には、Hレベル電圧が印加される。一方、フリップフロップFF21のセット端子には、接点B9および図3の両端電圧検出部18の接点K3を介して、図11のインバータINV81の出力端子からHレベル電圧が印加される。以上より、フリップフロップFF21は、リセット端子にHレベル電圧を印加されるとともに、セット端子にHレベル電圧が印加される。このため、フリップフロップFF21の出力端子からは、保持されている前の状態から変化なくHレベル電圧が出力され、スイッチ素子Q23がオン状態で維持される。これによれば、上述のように、スイッチ素子Q21のゲート電圧が引き抜かれて、スイッチ素子Q21がオフ状態で維持される。以上より、時刻t2において、スイッチ素子Q22がオン状態となるものの、スイッチ素子Q21がオフ状態で維持されている。ドライブ部123は、上述のように、スイッチ素子Q21、Q22のうち少なくともいずれかがオフ状態であれば、スイッチ素子Q24をオン状態にする。このため、スイッチ素子Q24は、オン状態で維持され、このスイッチ素子Q24を介して、接点B4と基準電位源GNDとが導通する。以上によれば、時刻t2において、図4のスイッチ素子Q11はオン状態で維持される。次に、時刻t3において、キャパシタC4の両端電圧VC4がVth2になると、図5の比較器CMP21がLレベル電圧を出力するので、スイッチ素子Q23がオフ状態となり、スイッチ素子Q21のゲートには、抵抗R21、接点B1、および図3の端子P4を介して、キャパシタC5の両端電圧が印加されることとなる。このため、スイッチ素子Q21がオン状態となる。ドライブ部123は、上述のようにスイッチ素子Q21、Q22のうち少なくともいずれかがオフ状態であれば、スイッチ素子Q24をオン状態にするが、スイッチ素子Q21、Q22がともにオン状態であれば、スイッチ素子Q24をオフ状態にする。これによれば、図4のスイッチ素子Q11のゲートには、接点A3、図3の第2の制御部12の接点B4、ドライブ部123、接点B1、および図3の端子P4を介して、キャパシタC5の両端電圧が印加される。以上によれば、時刻t3において、スイッチ素子Q11のゲートがドライブされなくなり、スイッチ素子Q11がオフ状態となる。このため、第1の制御部10へのキャパシタC5の両端電圧VC5の供給が停止され、制御回路2の種々の回路への制御電圧源VDDからの制御電圧の供給が停止されることとなる。これによれば、第1の制御部10の動作が停止するとともに、第2の制御部12のうち比較器CMP21とフリップフロップFF21とインバータINV21との動作も停止することとなる。すなわち、スイッチ素子Q11がオフ状態になると、第1の制御部10だけでなく、第2の制御部12の一部も動作を停止する。また、時刻t3において、電流源S41から供給される定電流と、電流源S42から供給される定電流と、によるキャパシタC4の充電が停止される。このため、キャパシタC4が抵抗R1により放電されることにより、キャパシタC4の両端電圧VC4は、時間が経過するに従って低下する。また、時刻t3において、上述のように図5の接点B4の電圧がHレベルであるため、キャパシタC21が充電されることとなる。次に、時刻t4において、図1の出力電圧下限検出部60が、出力電圧が下限電圧まで低下したことを検出し、フォトトランジスタPT1をオン状態にする。すると、キャパシタC4が急速に放電され、キャパシタC4の両端電圧VC4は、ゼロとなる。時刻t4において、上述のようにキャパシタC4の両端電圧VC4がゼロになると、図5のスイッチ素子Q22がオフ状態となるので、上述のように図4のスイッチ素子Q11がオン状態となる。以上によれば、時刻t4において、スイッチ素子Q11がオン状態となり、制御回路2の種々の回路に制御電圧が供給されるため、図1のスイッチ素子Q1が発振可能となる。また、時刻t4において、上述のようにキャパシタC4の両端電圧VC4がゼロになると、図3の端子P1および起動回路部13の接点E3を介してキャパシタC4にゲートが接続される図6のスイッチ素子Q35がオフ状態となる。このため、スイッチ素子Q31のオフ状態の固定が解除される。これによれば、起動回路部13の動作禁止が解除される。ところが、時刻t4において、上述のように充電された図5のキャパシタC21の両端電圧により、スイッチ素子Q25はオン状態となっている。このため、インバータINV21、接点B5、および図3の起動回路部13の接点E1を介して、図6のスイッチ素子Q32のゲートにHレベル電圧が印加され、スイッチ素子Q32がオン状態となる。これによれば、スイッチ素子Q31のゲート電圧が引き抜かれ、スイッチ素子Q31がオフ状態となる。以上によれば、時刻t4において、スイッチ素子Q31がオフ状態となり、起動回路部13の動作が停止されることとなる。また、時刻t4において、上述のように、スイッチ素子Q25がオン状態となっている。このため、インバータINV21、接点B6、および図3の低電圧誤動作防止回路部15の接点G1を介して、図8のスイッチ素子Q51のゲートにHレベル電圧が印加される。したがって、スイッチ素子Q51がオン状態となり、抵抗R52には、抵抗R53が並列接続されることとなる。これによれば、比較器CMP51が用いる閾値電圧は、上述の第2の閾値電圧に固定されることとなる。以上によれば、時刻t4において、比較器CMP51が用いる閾値電圧は、第2の閾値電圧に固定されることとなる。次に、時刻t5において、上述のように充電された図5のキャパシタC21の両端電圧が、図6のスイッチ素子Q32および図8のスイッチ素子Q51がともにオフ状態となるまでに低下する。なお、時刻t4~t5までの時間は、図5の時定数回路122の時定数により定まる。以上によれば、時刻t5において、起動回路部13の動作停止が解除され、起動回路部13が動作可能になるとともに、比較器CMP51が用いる閾値電圧が第2の閾値電圧に固定されていたことが解除される。時刻t6~t8では、制御回路2は、時刻t1~t3と同様に動作する。以上の絶縁型スイッチング電源1によれば、以下の効果を奏することができる。絶縁型スイッチング電源1は、例えば図12の時刻t2~t4までの期間のうち時刻t3~t4までの期間のように、スタンバイモードにおけるスイッチング休止期間のうち一部の期間において、図4のスイッチ素子Q11をオフ状態にして、図1のキャパシタC5から第1の制御部10への電力供給を停止する。このため、スタンバイモードにおける絶縁型スイッチング電源1の消費電力を低減できる。また、絶縁型スイッチング電源1は、定電流供給部14からキャパシタC4への電流供給を、例えば図12の時刻t1~t3までの期間や時刻t6~t8までの期間のように、第1の制御部10が図1のキャパシタC5から電力供給を受けている期間内に行う。このため、定電流供給部14を第1の制御部10に組み込むことができ、スタンバイモードにおける絶縁型スイッチング電源1の消費電力をさらに低減できる。また、絶縁型スイッチング電源1は、上述のように、スタンバイモードにおけるスイッチング休止期間のうち一部の期間において、図4のスイッチ素子Q11をオフ状態にして、図1のキャパシタC5から第1の制御部10への電力供給を停止する。このため、スタンバイモードにおけるスイッチング休止期間において、図1のキャパシタC5の両端電圧を0Vにすることなく、絶縁型スイッチング電源1の消費電力を低減できる。したがって、スタンバイモードにおいて、スイッチング休止期間から発振期間に移行させる際に、起動回路部13を動作させる必要がないため、絶縁型スイッチング電源1の消費電力を十分に低減できる。また、絶縁型スイッチング電源1は、出力電圧が下限電圧以下になったことを図1の出力電圧下限検出部60で検出すると、例えば図12の時刻t4のように、フォトトランジスタPT1をオン状態にして、キャパシタC4を急激に放電させる。これによれば、第2の制御部12が図4のスイッチ素子Q11をオン状態にして、図1のスイッチ素子Q1のスイッチングが再開される。このため、出力電圧が下限電圧未満になってしまうのを防止できる。また、絶縁型スイッチング電源1は、出力電圧が下限電圧以下になったことを図1の出力電圧下限検出部60で検出した場合と、ノーマルモードで動作する場合と、において、フォトトランジスタPT1をオン状態にする。このため、上述の2つの場合に対してフォトトランジスタPT1を共用することができるので、スタンバイモードにおける絶縁型スイッチング電源1の消費電力の低減を、低コストで実現できる。また、絶縁型スイッチング電源1では、キャパシタC21は、例えば図12の時刻t3~t4までの期間のように、図4のスイッチ素子Q11がオフ状態である期間に充電される。このため、絶縁型スイッチング電源1への電源投入が開始された場合と、スタンバイモードにおいて図1のキャパシタC5から第1の制御部10への電力供給を再開した場合と、を図5のキャパシタC21の両端電圧により識別することができる。このため、スタンバイモードにおいて図1のキャパシタC5から第1の制御部10への電力供給を再開した際に、絶縁型スイッチング電源1への電源投入が開始された場合とは異なる動作として、第1の制御部10への電力供給を再開した際に適した動作を行うことができる。また、絶縁型スイッチング電源1は、図1のキャパシタC4に抵抗R1が並列接続される。このため、スタンバイモードにおいて絶縁型スイッチング電源1が出力できる能力を超えたピーク負荷を取るといった異常の発生時に、フォトトランジスタPT1をオン状態にすることでキャパシタC4を放電することができない場合であっても、キャパシタC4を抵抗R1で放電させることができる。したがって、抵抗R1およびキャパシタC4の容量や残存電圧で定まる時間で、起動回路部13の動作や、第1の制御部10への電力供給を再開することができ、絶縁型スイッチング電源1を異常状態から正常状態に復帰させることができる。また、絶縁型スイッチング電源1は、図1のキャパシタC4の両端電圧VC4がVth3以上であるか否かに応じて、キャパシタC4の充電を、図7の電流源S42から出力される電流だけで行うのか、電流源S41、S42のそれぞれから出力される電流で行うのかを制御する。このため、キャパシタC4の両端電圧VC4を上昇させる必要がない場合における損失を低減することができるとともに、キャパシタC4の両端電圧VC4を上昇させる必要がある場合に、キャパシタC4を急速充電することができる。したがって、第1の制御部10に電力供給を行う期間の間欠発振周期に対する比率を小さくすることができ、スタンバイモードにおける絶縁型スイッチング電源1の消費電力をさらに低減できる。また、絶縁型スイッチング電源1は、例えば図12の時刻t3のように、キャパシタC4の両端電圧VC4がVth2以上になると、図4のスイッチ素子Q11をオフ状態にする。このため、スイッチ素子Q11がオン状態である期間、すなわち第1の制御部10への電力供給が行われている期間に、図1のキャパシタC4の両端電圧VC4をVth2まで上昇させることができる。したがって、キャパシタC4に電荷が残っている状態を長期化することができ、間欠発振周期を長期化することができるので、その結果、スタンバイモードにおける絶縁型スイッチング電源1の消費電力をさらに低減できる。また、絶縁型スイッチング電源1は、例えば図12の時刻t2のように、キャパシタC4の両端電圧VC4がVth3以上で、かつ、出力電圧が上限電圧以上になると、スイッチ素子Q1のスイッチングを停止する。このため、出力電圧が上限電圧に達すると、すぐに発振を止めることができるので、間欠発振周期に対する発振期間の比率、すなわち間欠発振の発振デューティを小さくすることができ、単位時間当たりのスイッチ素子Q1の発振回数を減少させることができる。したがって、スタンバイモードにおける絶縁型スイッチング電源1の消費電力をさらに低減できる。また、絶縁型スイッチング電源1は、キャパシタC4の両端電圧VC4がVth3以上で、かつ、出力電圧が上限電圧以上になると、スイッチ素子Q1のスイッチングを停止する。このため、出力電圧に応じたスイッチ素子Q1のスイッチング制御を行うことができ、出力電圧が上限電圧より高くなってしまうのを防止できる。ここで、絶縁型スイッチング電源1は、上述のように、出力電圧が下限電圧未満になってしまうのを防止できる。したがって、絶縁型スイッチング電源1は、出力電圧の上限および下限を制御することができる。また、絶縁型スイッチング電源1は、例えば図12の時刻t1のように、第1の制御部10に電力供給を行っている期間に出力電圧が上限電圧以上になると、定電流供給部14からキャパシタC4への電流供給を開始する。このため、第1の制御部10に電力供給を行っている期間であっても、出力電圧が上限電圧まで上昇しないと、キャパシタC4は充電されない。したがって、出力電圧がある程度確保できてからキャパシタC4を充電することができ、誤動作を防止できる。また、絶縁型スイッチング電源1は、例えば図12の時刻t2のように、キャパシタC4の両端電圧VC4がVth3以上になると、起動回路部13の動作を禁止する。このため、第1の制御部10への電力供給を停止しても起動回路部13が動作することがないので、図1のキャパシタC5の両端電圧を監視して起動回路部13の動作を停止させるような特別な回路を設けることなく、絶縁型スイッチング電源1の消費電力をさらに低減できる。また、絶縁型スイッチング電源1は、例えば図12の時刻t4のように、キャパシタC4の両端電圧VC4がVth3未満になると、第2の制御部12が図4のスイッチ素子Q11をオン状態にして、図1のスイッチ素子Q1のスイッチングを開始する。このため、出力電圧が低くなりすぎる前にスイッチ素子Q1のスイッチングを開始させることができ、出力電圧が低下し過ぎるのを防止できる。また、絶縁型スイッチング電源1は、例えば図12の時刻t4のように、キャパシタC4の両端電圧VC4がVth3未満になると、起動回路部13の動作禁止を解除する。このため、スタンバイモードにおけるスイッチング休止期間において、仮に起動回路部13を動作させないといけない電圧にまで図1のキャパシタC5の両端電圧が下がってしまった際には、起動回路部13を動作させることができ、出力電圧が低下し過ぎるのを防止できる。また、絶縁型スイッチング電源1は、スタンバイモードにおいて、例えば図12の時刻t4~t5までの期間のように、オフ状態である図4のスイッチ素子Q11をオン状態にしてから図5の時定数回路122の時定数により定まる時間が経過するまでの期間では、起動回路部13の動作を停止させる。このため、動作させる必要が無いにもかかわらず起動回路部13が動作してしまうのを防止できるので、スタンバイモードにおける絶縁型スイッチング電源1の消費電力をさらに低減できる。また、絶縁型スイッチング電源1は、スタンバイモードにおいて、例えば図12の時刻t4~t5までの期間のように、オフ状態である図4のスイッチ素子Q11をオン状態にしてから図5の時定数回路122の時定数により定まる時間が経過するまでの期間では、図8の比較器CMP51が用いる閾値電圧を第2の閾値電圧に固定する。このため、間欠発振周期を長くしても、起動回路部13を動作させることなく図1のスイッチ素子Q1のスイッチング制御を即開始することができるので、絶縁型スイッチング電源1の消費電力をさらに低減できる。言い換えると、起動回路部13を動作させなくても図1のスイッチ素子Q1のスイッチング制御を即開始することができる期間を、長期化することができるので、絶縁型スイッチング電源1の消費電力をさらに低減できる。本出願は、2010年7月14日に日本国に本出願人により出願された特願2010-159483号に基づくものであり、その全内容は参照により本出願に組み込まれる。本発明は、上述の実施形態に限定されるものではなく、この発明の要旨を逸脱しない範囲内で様々な変形や応用が可能である。例えば、上述の実施形態では、図7の定電流供給部14は、キャパシタC4に定電流を供給するものとしたが、これに限らず、キャパシタC4に電流を供給するものとしてもよい。キャパシタC4に電流を供給することは、例えば、図7の電流源S41、S42の少なくともいずれかを抵抗に置き換えることで実現できる。図7の電流源S41、S42の少なくともいずれかを抵抗に置き換えた場合であっても、上述の効果と同様の効果を奏することができる。また、上述の実施形態において、出力電圧上限検出部50は、出力電圧VOUTが上限電圧以上であれば、フォトトランジスタPT2をオン状態にするものとした。この上限電圧について、ノーマルモードとスタンバイモードとで同一の電圧レベルに設定してもよいし、ノーマルモードとスタンバイモードとで異なる電圧レベルに設定してもよい。例えば、ノーマルモードとスタンバイモードとで上述の上限電圧を同一の電圧レベルに設定した場合には、ノーマルモードにおける出力電圧VOUTと、スタンバイモードにおける出力電圧VOUTの最大値と、が等しくなる。また、ノーマルモードとスタンバイモードとで上述の上限電圧を異なる電圧レベルに設定した場合、より具体的にはノーマルモードにおける上限電圧をスタンバイモードにおける下限電圧と同一の電圧レベルに設定した場合には、ノーマルモードにおける出力電圧VOUTと、スタンバイモードにおける出力電圧VOUTの最小値と、が等しくなる。