基板の上に形成された不純物元素を含む第1の半導体層と、前記第1の半導体層の上に形成された第2の半導体層と、前記第2の半導体層の上に形成された第3の半導体層と、前記第3の半導体層の上に形成されたゲート電極、ソース電極及びドレイン電極と、を有し、前記第2の半導体層において、前記ゲート電極の直下には、前記第1の半導体層と接し、前記第1の半導体層に含まれる不純物元素が拡散している不純物拡散領域が形成されており、前記不純物元素は、前記不純物拡散領域がp型となる元素であることを特徴とする半導体装置。前記不純物元素は、Mgであることを特徴とする請求項1に記載の半導体装置。前記第1の半導体層と前記第2の半導体層との間には、前記ゲート電極の形成される領域の直下に開口部を有する成長制御層が形成されていることを特徴とする請求項1または2に記載の半導体装置。前記成長制御層は、AlN、AlGaN、InAlN、SiOx、SiNのいずれかを含むものにより形成されていることを特徴とする請求項3に記載の半導体装置。前記第1の半導体層は、p型となる不純物元素を含むGaNまたはAlGaNにより形成されているものであることを特徴とする請求項1から4のいずれかに記載の半導体装置。前記第2の半導体層は、GaNを含む材料により形成されていることを特徴とする請求項1から5のいずれかに記載の半導体装置。前記第3の半導体層において、前記ゲート電極が形成される領域には凹形状のゲートリセスが設けられており、前記ゲート電極は、前記ゲートリセスの内部を含む領域に形成されていることを特徴とする請求項1から6のいずれかに記載の半導体装置。基板の上に、不純物元素を含む第1の半導体層を形成する工程と、前記第1の半導体層の上に、開口部を有する成長制御層を形成する工程と、前記開口部において露出している前記第1の半導体層及び前記成長制御層の上に、第2の半導体層を形成する工程と、前記第2の半導体層の上に、第3の半導体層を形成する工程と、前記第3の半導体層の上に、ゲート電極、ソース電極及びドレイン電極を形成する工程と、を有し、前記成長制御層における前記開口部は、前記ゲート電極の直下に形成されるものであって、前記不純物元素は、前記第2の半導体層がp型となる元素であることを特徴とする半導体装置の製造方法。前記不純物元素は、Mgであることを特徴とする請求項8に記載の半導体装置の製造方法。前記第1の半導体層、前記第2の半導体層及び前記第3の半導体層は、MOVPEにより形成されるものであることを特徴とする請求項8または9に記載の半導体装置の製造方法。しかしながら、所望の結晶性を確保しつつ、電子走行層913の厚さを薄くすることは極めて困難であり、逆に、オン抵抗を増大させてしまうという問題点を有している。また、図2に示すように、電子走行層913の下に、p型となる不純物元素であるMg等をドープしたp-GaN層931を形成した場合では、Mg等はGaN内を拡散しやすいため、p-GaN層931にドープされているMgが電子走行層913内を拡散する。このように電子走行層913内をMgが拡散することにより、電子走行層913内にはMgが拡散した拡散領域913bが形成されるため、電子走行層913における2DEGの濃度や、移動度が低下し、HEMTにおける特性が低下してしまう。尚、図2は、電子走行層913内をMgが拡散することにより、2DEGが消失している状態のものを示している。このため、半導体材料としてGaN等の窒化物半導体を用いた半導体装置において、ドレイン-ソース間におけるリーク電流を抑制することができ、ノーマリーオフにすることのできる半導体装置及び半導体装置の製造方法が求められている。本実施の形態の一観点によれば、基板の上に形成された不純物元素を含む第1の半導体層と、前記第1の半導体層の上に形成された第2の半導体層と、前記第2の半導体層の上に形成された第3の半導体層と、前記第3の半導体層の上に形成されたゲート電極、ソース電極及びドレイン電極と、を有し、前記第2の半導体層において、前記ゲート電極の直下には、前記第1の半導体層と接し、前記第1の半導体層に含まれる不純物元素が拡散している不純物拡散領域が形成されており、前記不純物元素は、前記不純物拡散領域がp型となる元素であることを特徴とする。また、本実施の形態の他の一観点によれば、基板の上に、不純物元素を含む第1の半導体層を形成する工程と、前記第1の半導体層の上に、開口部を有する成長制御層を形成する工程と、前記開口部において露出している前記第1の半導体層及び前記成長制御層の上に、第2の半導体層を形成する工程と、前記第2の半導体層の上に、第3の半導体層を形成する工程と、前記第3の半導体層の上に、ゲート電極、ソース電極及びドレイン電極を形成する工程と、を有し、前記成長制御層における前記開口部は、前記ゲート電極の直下に形成されるものであって、前記不純物元素は、前記第2の半導体層がp型となる元素であることを特徴とする。開示の半導体装置及び半導体装置の製造方法によれば、半導体材料としてGaN等の窒化物半導体を用いた半導体装置において、ドレイン-ソース間におけるリーク電流を抑制することができ、ノーマリーオフにすることができる。実施するための形態について、以下に説明する。尚、同じ部材等については、同一の符号を付して説明を省略する。第1の実施の形態半導体装置第1の実施の形態における半導体装置について、図1に基づき説明する。本実施の形態における半導体装置は、Si等の基板11上に、AlN等により形成されるバッファ層12、第1の半導体層であるp型となる不純物元素がドープされているp型層13が形成されている。p型層13上には、ゲート電極21の直下に開口部31を有するAlN等により形成される成長制御層14が形成されており、p型層13及び成長制御層14の上には、第2の半導体層となるp型拡散領域15及び電子走行層16が形成されている。即ち、ゲート電極21の直下に形成される開口部31において露出しているp型層13上には、p型拡散領域15が形成され、p型拡散領域15及び成長制御層14上は、電子走行層16が形成されている。尚、本実施の形態において、ゲート電極21の直下とは、電子供給層17または電子走行層16等を介したゲート電極21が形成される領域の下の領域を含むものである。更に、電子走行層16の上には、第3の半導体層となる電子供給層17が形成されており、電子供給層17の上には、ゲート電極21、ソース電極22及びドレイン電極23が形成されている。電子走行層16はGaNにより形成されており、電子供給層17はAlGaNにより形成されており、これにより、電子走行層16において、電子走行層16と電子供給層17との界面近傍には2DEG16aが形成される。p型層13にはGaNにp型となる不純物元素としてMgがドープされており、この上にGaNを結晶成長させることにより、p型層13が露出している成長制御層14の開口部31より、p型層13に含まれているMgが取り込まれp型拡散領域15が形成される。このため、p型拡散領域15を不純物拡散領域と記載する場合がある。尚、電子走行層16は、成長制御層14の上に形成されるため、Mgが取り込まれることはない。よって電子走行層16は、Mgを含まないGaNにより形成される。また、p型層13は、AlGaNにp型となる不純物元素がドープされたものであってもよい。このように、ゲート電極21の直下となるp型層13の上にp型拡散領域15を形成することにより、p型拡散領域15の直上、即ち、ゲート電極21の直下においては、2DEG16aにおける電子は殆ど存在しなくなり、ノーマリーオフにすることができる。更に、p型拡散領域15は高抵抗化しているため、ゲート電極21の直下となる電子走行層16の下層にp型拡散領域15を形成することにより、ドレイン電極23からソース電極22に流れるリーク電流を抑制することができる。尚、成長制御層14は、AlGaN、InAlN、SiOx、SiN等の他の窒化物により形成してもよい。半導体装置の製造方法次に、図4~図6に基づき、第1の実施の形態における半導体装置の製造方法について説明する。最初に、図4aに示すように、基板11上に、バッファ層12及びp型層13をMOVPEMetalOrganicVaporPhaseEpitaxy法によりエピタキシャル成長させることにより形成する。この際、Alの原料ガスにはTMAトリメチルアルミニウムが用いられ、Gaの原料ガスにはTMGトリメチルガリウムが用いられ、Nの原料ガスにはNH3アンモニアが用いられる。また、不純物元素としてドープされるMgの原料ガスにはCp2Mgシクロペンタジエニルマグネシウムが用いられる。尚、これらの原料ガスは、水素H2をキャリアガスとしてMOVPE装置の反応炉に供給される。基板11は、サファイア、Si、SiC等により形成されており、基板11へのリーク電流を防ぐためには、抵抗の高い材料により形成された基板を用いることが好ましい。尚、本実施の形態では、基板11は、Siにより形成された基板が用いられている。基板11を数分間、水素雰囲気中で熱処理を行なった後に、バッファ層12を形成する。バッファ層12は、最初にAlNにより形成される層を形成し、この後、AlGaNにより形成される層を形成する。基板11に起因する転位を低減するためには、バッファ層12の膜厚は厚いほど好ましいが、クラックの発生を防ぐためには、あまり厚く形成しない方が好ましい。よって、バッファ層12の膜厚は、200~1000nmが好ましい。また、このような構造以外にも、GaN/AlNを交互に形成した周期構造を有する超格子バッファや、AlNからGaNに至るまでAlの組成比を変化させた組成傾斜構造により形成してもよい。尚、バッファ層12を形成する際の温度は、約1000°Cである。バッファ層12の上には、p型層13を形成する。p型層13は、GaNに不純物元素としてMgがドープされたものであり、膜厚が100~300nmとなるように形成されている。尚、過剰にMgをドープした場合、p型層13及びp型層13上に形成される電子走行層16等において結晶性が劣化するため、Mgがドーピングされる濃度は、5×1017~5×1019cm-3が好ましい。本実施の形態では、1×1019cm-3の濃度のMgがドープされている。また、本実施の形態では、p型不純物としてMgの場合について説明しているが、p型となるものであれば他の不純物元素であってもよい。次に、図4bに示すように、p型層13の上に成長制御層14を形成するためのAlN膜14aを形成する。具体的には、MOVPE、スパッタリング等により、AlN膜14aを形成する。MOVPEによりAlN膜14aを形成する際、500~800°Cの成長温度でAlN膜14aを形成する。一般的に、p型層13及び後述する電子走行層16及び電子供給層17をMOVPEにより形成する場合には、成長温度が約1000°C、または、それ以上の温度で形成されるが、AlN膜14aは、この温度よりも低い温度で形成される。このように、AlN膜14aは、通常の成膜温度よりも低い温度で形成されるため、特に、低温成長AlNLT-AlNLowTemperatureAlNとも呼ばれている。このように低温でAlN膜14aを形成することにより、形成されるAlN膜14aは多結晶状態の膜となる。尚、形成されるAlN膜14aは、多結晶状態の膜であってもアモルファス状態の膜であってもよい。また、形成されるAlN膜14aの膜厚は、5~50nmである。次に、図5aに示すように、AlN膜14aに開口部31を形成することにより、成長制御層14を形成する。具体的には、AlN膜14aの全面にフォトレジストを塗布し、露光装置による露光、現像を行なうことにより、開口部31に開口を有する不図示のレジストパターンを形成する。この後、RIEReactiveIonEtching等により、レジストパターンの形成されていない領域のAlN膜14aを除去し、更に、有機溶剤等によりレジストパターンを除去する。これにより、AlNにより形成される成長制御層14を形成することができる。次に、図5bに示すように、成長制御層14が形成されている面に、MOVPEによりp型拡散領域15及び電子走行層16を形成し、更に、電子走行層16上に電子供給層17を形成する。p型拡散領域15及び電子走行層16は、ともにGaNを結晶成長させることにより形成されている。p型拡散領域15及び電子走行層16を形成しているGaNは、最初に、成長制御層14が形成されていないp型層13が露出している開口部31において、p型層13における不純物元素であるMgを取り込みながら成長し、p型拡散領域15が形成される。一般に、GaNは成長モードが2次元的になりやすく、厚く成膜するほど平坦な膜が得られやすいことが知られている。しかしながら、形成されるp型拡散領域15は成長制御層14が形成されていない領域にのみ形成されていることが好ましいため、3次元成長が支配的となる条件、例えば、圧力の高い条件等により形成する。p型拡散領域15が所望の膜厚となるように形成した後は、GaNが2次元的に成長する条件により電子走行層16を形成する。この際、転位等に起因した2DEG16aにおける電子密度の低下や、移動度の低下を避けるため、電子走行層16は、膜厚が500~1000nmとなるように形成する。これにより、ゲート電極21の直下となる成長制御層14の開口部31において露出しているp型層13上にはp型拡散領域15が形成され、p型拡散領域15及び成長制御層14上には、GaNによる電子走行層16が形成される。尚、本実施の形態においては、p型拡散領域15は、電子走行層16の表面より数100nm下に、p型拡散領域15と電子走行層16との界面が位置するように形成されている。また、成長制御層14は、上述したMgの拡散を防ぐとともに、成長制御層14上に形成される電子走行層16を形成する際の成長核形成層としての機能も有している。この後、電子走行層16の上には、電子供給層17が形成されるが、電子供給層17は、AlGaNの膜厚が約20nmとなるように形成する。電子供給層17は、格子不整合による結晶性の劣化を避けるため、電子供給層17をAlXGa1-XNと表わした場合に、Xの値が0.3以下となるように形成されている。次に、図6に示すように、電子供給層17上に、ゲート電極21、ソース電極22及びドレイン電極23を形成する。具体的には、電子供給層17上にフォトレジストを塗布し、露光装置による露光、現像を行なうことにより、ソース電極22及びドレイン電極23が形成される領域に開口を有する不図示のレジストパターンを形成する。この後、真空蒸着等の成膜方法により金属膜を成膜した後、有機溶剤等に浸漬させることによりレジストパターンの上に形成されている金属膜をレジストパターンとともに除去する。これにより、ソース電極22及びドレイン電極23を形成する。次に、再度、電子供給層17上にフォトレジストを塗布し、露光装置による露光、現像を行なうことにより、ゲート電極21が形成される領域に開口を有する不図示のレジストパターンを形成する。この後、真空蒸着等の成膜方法により金属膜を成膜した後、有機溶剤等に浸漬させることによりレジストパターンの上に形成されている金属膜をレジストパターンとともに除去する。これにより、ゲート電極21を形成する。以上により、本実施の形態における半導体装置であるGaNを用いたHEMTを製造することができる。第2の実施の形態半導体装置次に、第2の実施の形態における半導体装置について、図7に基づき説明する。本実施の形態における半導体装置は、ゲート電極近傍にゲートリセスを形成した構造のものである。具体的には、本実施の形態における半導体装置は、Si等の基板11上に、AlN等により形成されるバッファ層12、第1の半導体層であるp型となる不純物元素がドープされているp型層13が形成されている。p型層13上には、ゲート電極21の直下に開口部31を有するAlN等により形成される成長制御層14が形成されており、p型層13及び成長制御層14の上には、第2の半導体層となるp型拡散領域15及び電子走行層16が形成されている。即ち、ゲート電極21の直下となる開口部31において露出しているp型層13上には、p型拡散領域15が形成され、p型拡散領域15及び成長制御層14上は、電子走行層16が形成されている。更に、電子走行層16の上には、第3の半導体層となる電子供給層17が形成されており、電子供給層17の表面には、ゲート電極21が形成される領域に凹形状のゲートリセス131が形成されている。ゲート電極21は、ゲートリセス131の内部を含む領域の電子走行層17等の上に形成されており、ソース電極22及びドレイン電極23は電子供給層17の上に形成されている。電子走行層16はGaNにより形成されており、電子供給層17はAlGaNにより形成されており、これにより、電子走行層16において、電子走行層16と電子供給層17との界面近傍には2DEG16aが形成される。p型層13にはGaNにp型となる不純物元素としてMgがドープされており、この上にGaNを結晶成長させることにより、p型層13が露出している成長制御層14の開口部31より、p型層13に含まれるMgが取り込まれp型拡散領域15が形成される。このため、p型拡散領域15を不純物拡散領域と記載する場合がある。尚、電子走行層16は、成長制御層14の上に形成されるため、Mgが取り込まれることはない。よって、電子走行層16は、Mgを含まないGaNにより形成することができる。このように、ゲート電極21の直下となるp型層13の上にp型拡散領域15を形成することにより、p型拡散領域15の直上、即ち、ゲート電極21の直下においては、2DEG16aにおける電子は殆ど存在しなくなり、ノーマリーオフにすることができる。更に、本実施の形態では、ゲートリセス131が形成されているため、より一層ノーマリーオフになりやすい。更に、p型拡散領域15は高抵抗化しているため、ゲート電極21の直下となる電子走行層16の下層にp型拡散領域15を形成することにより、ドレイン電極23からソース電極22に流れるリーク電流を抑制することができる。半導体装置の製造方法次に、第2の実施の形態における半導体装置の製造方法について説明する。本実施の形態における半導体装置の製造方法は、第1の実施の形態における図5bまで形成した後、ゲートリセス131を形成する。具体的には、第1の実施の形態における半導体装置の製造方法の図4a~図5bに示される工程と同様の工程により、図5bに示すものを作製した後、図8aに示されるように、電子供給層17の表面に凹形状のゲートリセス131を形成する。ゲートリセス131は、電子供給層17の表面において、ゲート電極21が形成される領域に形成される。具体的には、電子供給層17の表面にフォトレジストを塗布し、露光装置による露光、現像を行なうことにより、ゲートリセス131が形成される領域に開口を有する不図示のレジストパターンを形成する。この後、RIE等により、レジストパターンの形成されていない領域の電子走行層17を所望の深さまで除去することによりゲートリセス131を形成する。この後、有機溶剤等によりレジストパターンを除去する。次に、図8bに示すように、電子供給層17上にゲート電極21、ソース電極22及びドレイン電極23を形成する。具体的には、電子供給層17上にフォトレジストを塗布し、露光装置による露光、現像を行なうことにより、ソース電極22及びドレイン電極23が形成される領域に開口を有する不図示のレジストパターンを形成する。この後、真空蒸着等の成膜方法により金属膜を成膜した後、有機溶剤等に浸漬させることによりレジストパターンの上に形成されている金属膜をレジストパターンとともに除去する。これにより、ソース電極22及びドレイン電極23を形成する。次に、再度、電子供給層17上にフォトレジストを塗布し、露光装置による露光、現像を行なうことにより、ゲート電極21が形成される領域に開口を有する不図示のレジストパターンを形成する。この際、ゲート電極21が電子供給層17の表面に形成されているゲートリセス131の内部等に形成されるように位置合せを行なう。即ち、ゲート電極21が形成されるレジストパターンの開口には、ゲートリセス131が露出するように位置合せを行いレジストパターンを形成する。この後、真空蒸着等の成膜方法により金属膜を成膜した後、有機溶剤等に浸漬させることによりレジストパターンの上に形成されている金属膜をレジストパターンとともに除去する。これにより、ゲート電極21を形成する。以上により、本実施の形態における半導体装置であるGaNを用いたHEMTを製造することができる。尚、上記以外の内容については、第1の実施の形態と同様である。第3の実施の形態次に、第3の実施の形態における半導体装置について、図9に基づき説明する。本実施の形態における半導体装置は、電子供給層17上にゲート絶縁膜となる絶縁膜140が形成されている構造のものである。このような絶縁膜140を形成することにより、ゲートリーク電流を減らすことができる。絶縁膜140としては、例えば、Al2O3酸化アルミニウム等が用いられる。本実施の形態における半導体装置は、第1の実施の形態における図5bまで形成したものの電子供給層17上に、ソース電極22及びドレイン電極23を形成し、この後、ゲート絶縁膜となる絶縁膜140を形成する。絶縁膜140の形成方法としては、CVDChemicalVaporDeposition、ALDAtomicLayerDeposition、スパッタリング等が挙げられる。この後、絶縁膜140上の所定の領域、即ち、絶縁膜140上であって、p型拡散領域15が形成されている領域の上に、ゲート電極21を形成する。これにより、本実施の形態における半導体装置を製造することができる。尚、上記以外の内容は、第1の実施の形態と同様である。また、本実施の形態は、第2の実施の形態における半導体装置においても適用することができる。第4の実施の形態次に、第4の実施の形態について説明する。本実施の形態は、半導体デバイス、電源装置及び高周波増幅器である。本実施の形態における半導体デバイスは、第1から第3の実施の形態におけるいずれかの半導体装置をディスクリートパッケージしたものであり、このようにディスクリートパッケージされた半導体デバイスについて、図10に基づき説明する。尚、図10は、ディスクリートパッケージされた半導体装置の内部を模式的に示すものであり、電極の配置等については、第1から第3の実施の形態に示されているものとは、異なっている。最初に、第1から第3の実施の形態において製造された半導体装置をダイシング等により切断することにより、GaN系の半導体材料のHEMTの半導体チップ410を形成する。この半導体チップ410をリードフレーム420上に、ハンダ等のダイアタッチ剤430により固定する。尚、この半導体チップ410は、第1から第3の実施の形態における半導体装置に相当するものである。次に、ゲート電極411をゲートリード421にボンディングワイヤ431により接続し、ソース電極412をソースリード422にボンディングワイヤ432により接続し、ドレイン電極413をドレインリード423にボンディングワイヤ433により接続する。尚、ボンディングワイヤ431、432、433はAl等の金属材料により形成されている。また、本実施の形態においては、ゲート電極411はゲート電極パッドであり、第1から第3の実施の形態における半導体装置のゲート電極21と接続されている。また、ソース電極412はソース電極パッドであり、第1から第3の実施の形態における半導体装置のソース電極22と接続されている。また、ドレイン電極413はドレイン電極パッドであり、第1から第3の実施の形態における半導体装置のドレイン電極23と接続されている。次に、トランスファーモールド法によりモールド樹脂440による樹脂封止を行なう。このようにして、GaN系の半導体材料を用いたHEMTのディスクリートパッケージされている半導体デバイスを作製することができる。次に、本実施の形態における電源装置及び高周波増幅器について説明する。本実施の形態における電源装置及び高周波増幅器は、第1から第3の実施の形態における半導体装置のいずれかを用いた電源装置及び高周波増幅器である。最初に、図11に基づき、本実施の形態における電源装置について説明する。本実施の形態における電源装置460は、高圧の一次側回路461、低圧の二次側回路462及び一次側回路461と二次側回路462との間に配設されるトランス463を備えている。一次側回路461は、交流電源464、いわゆるブリッジ整流回路465、複数のスイッチング素子図11に示す例では4つ466及び一つのスイッチング素子467等を備えている。二次側回路462は、複数のスイッチング素子図11に示す例では3つ468を備えている。図11に示す例では、第1から第3の実施の形態における半導体装置を一次側回路461のスイッチング素子466及び467として用いている。尚、一次側回路461のスイッチング素子466及び467は、ノーマリーオフの半導体装置であることが好ましい。また、二次側回路462において用いられているスイッチング素子468はシリコンにより形成される通常のMISFETmetalinsulatorsemiconductorfieldeffecttransistorを用いている。次に、図12に基づき、本実施の形態における高周波増幅器について説明する。本実施の形態における高周波増幅器470は、例えば、携帯電話の基地局用パワーアンプに適用してもよい。この高周波増幅器470は、ディジタルプレディストーション回路471、ミキサー472、パワーアンプ473及び方向性結合器474を備えている。ディジタルプレディストーション回路471は、入力信号の非線形歪みを補償する。ミキサー472は、非線形歪みが補償された入力信号と交流信号とをミキシングする。パワーアンプ473は、交流信号とミキシングされた入力信号を増幅する。図12に示す例では、パワーアンプ473は、第1から第3の実施の形態における半導体装置を有している。方向性結合器474は、入力信号や出力信号のモニタリング等を行なう。図12に示す回路では、例えば、スイッチの切り替えにより、ミキサー472により出力信号を交流信号とミキシングしてディジタルプレディストーション回路471に送出することが可能である。以上、実施の形態について詳述したが、特定の実施形態に限定されるものではなく、特許請求の範囲に記載された範囲内において、種々の変形及び変更が可能である。上記の説明に関し、更に以下の付記を開示する。付記1基板の上に形成された不純物元素を含む第1の半導体層と、前記第1の半導体層の上に形成された第2の半導体層と、前記第2の半導体層の上に形成された第3の半導体層と、前記第3の半導体層の上に形成されたゲート電極、ソース電極及びドレイン電極と、を有し、前記第2の半導体層において、前記ゲート電極の直下には、前記第1の半導体層と接し、前記第1の半導体層に含まれる不純物元素が拡散している不純物拡散領域が形成されており、前記不純物元素は、前記不純物拡散領域がp型となる元素であることを特徴とする半導体装置。付記2前記不純物元素は、Mgであることを特徴とする付記1に記載の半導体装置。付記3前記不純物拡散領域は、前記第3の半導体層とは接していないことを特徴とする付記1または2に記載の半導体装置。付記4前記第1の半導体層と前記第2の半導体層との間には、前記ゲート電極の形成される領域の直下に開口部を有する成長制御層が形成されていることを特徴とする付記1から3のいずれかに記載の半導体装置。付記5前記成長制御層は、AlN、AlGaN、InAlN、SiOx、SiNのいずれかを含むものにより形成されていることを特徴とする付記4に記載の半導体装置。付記6前記成長制御層は、多結晶又はアモルファスであることを特徴とする付記4または5に記載の半導体装置。付記7前記成長制御層の膜厚は、5~50nmであることを特徴とする付記4から6のいずれかに記載の半導体装置。付記8前記第1の半導体層にドープされているp型となる不純物元素の濃度は、5×1017~5×1019cm-3であることを特徴とする付記1から7のいずれかに記載の半導体装置。付記9前記第1の半導体層は、p型となる不純物元素を含むGaNまたはAlGaNにより形成されているものであることを特徴とする付記1から8のいずれかに記載の半導体装置。付記10前記第2の半導体層は、GaNを含む材料により形成されていることを特徴とする付記1から9のいずれかに記載の半導体装置。付記11前記第3の半導体層は、AlGaNを含む材料により形成されていることを特徴とする付記1から10のいずれかに記載の半導体装置。付記12前記第3の半導体層において、前記ゲート電極が形成される領域には凹形状のゲートリセスが設けられており、前記ゲート電極は、前記ゲートリセスの内部を含む領域に形成されていることを特徴とする付記1から11のいずれかに記載の半導体装置。付記13前記第3の半導体層と前記ゲート電極との間には、絶縁膜が設けられていることを特徴とする付記1から12のいずれかに記載の半導体装置。付記14付記1から13のいずれかに記載の半導体装置を有することを特徴とする電源装置。付記15付記1から13のいずれかに記載の半導体装置を有することを特徴とする増幅器。付記16基板の上に、不純物元素を含む第1の半導体層を形成する工程と、前記第1の半導体層の上に、開口部を有する成長制御層を形成する工程と、前記開口部において露出している前記第1の半導体層及び前記成長制御層の上に、第2の半導体層を形成する工程と、前記第2の半導体層の上に、第3の半導体層を形成する工程と、前記第3の半導体層の上に、ゲート電極、ソース電極及びドレイン電極を形成する工程と、を有し、前記成長制御層における前記開口部は、前記ゲート電極の直下に形成されるものであって、前記不純物元素は、前記第2の半導体層がp型となる元素であることを特徴とする半導体装置の製造方法。付記17前記不純物元素は、Mgであることを特徴とする付記16に記載の半導体装置の製造方法。付記18前記第1の半導体層、前記第2の半導体層及び前記第3の半導体層は、MOVPEにより形成されるものであることを特徴とする付記16または17に記載の半導体装置の製造方法。付記19前記成長制御層は、前記第1の半導体層、前記第2の半導体層及び前記第3の半導体層を形成する際の温度よりも低い温度により形成されることを特徴とする付記16から18のいずれかに記載の半導体装置の製造方法。付記20前記第2の半導体層は、前記成長制御層の前記開口部において露出している前記第1の半導体層上より、最初に結晶成長するものであることを特徴とする付記16から19のいずれかに記載の半導体装置の製造方法。