第1入力信号と出力信号とを差動入力信号とする第1導電型の第1差動回路と、第2入力信号と前記出力信号とを差動入力信号とする前記第1導電型の第2差動回路と、前記第1入力信号と前記出力信号とを差動入力信号とする第2導電型の第3差動回路と、前記第2入力信号と前記出力信号とを差動入力信号とする前記第2導電型の第4差動回路と、前記第1乃至第4差動回路の出力に基づいて前記出力信号を出力する出力段回路とを具備し、制御信号に基づいて、前記第1乃至第4差動回路を形成するトランジスタのチャネル長とチャネル幅との比を変更する差動増幅器。前記第1入力信号と前記第2入力信号とが同電圧か異電圧かを示す前記制御信号を生成するSW制御回路をさらに具備する請求項1に記載の差動増幅器。前記第1差動回路および前記第2差動回路は、前記第1導電型の差動対を形成する第1および第2トランジスタと、ソースを前記第1トランジスタのソースに接続され、ドレインを前記第1トランジスタのドレインに第1スイッチを介して接続され、ゲートを前記第1トランジスタのゲートに接続される第3トランジスタと、ソースを前記第2トランジスタのソースに接続され、ドレインを前記第2トランジスタのドレインに第2スイッチを介して接続され、ゲートを前記第2トランジスタのゲートに接続される第4トランジスタとをそれぞれ備え、前記第3差動回路および前記第4差動回路は、前記第2導電型の差動対を形成する第5および第6トランジスタと、ソースを前記第5トランジスタのソースに接続され、ドレインを前記第5トランジスタのドレインに第3スイッチを介して接続され、ゲートを前記第5トランジスタのゲートに接続される第7トランジスタと、ソースを前記第6トランジスタのソースに接続され、ドレインを前記第6トランジスタのドレインに第4スイッチを介して接続され、ゲートを前記第6トランジスタのゲートに接続される第8トランジスタとをそれぞれ備え、前記第1乃至第4スイッチにより回路を開閉して前記比を変更する請求項1または請求項2に記載の差動増幅器。前記第1差動回路および前記第2差動回路は、前記第1導電型の差動対を形成する第9および第10トランジスタと、前記第9トランジスタのドレインと中間段回路との間に直列に接続される第11トランジスタと、前記第11トランジスタと並列に接続され、回路を閉成して前記第11トランジスタをバイパスする第5スイッチと、前記第10トランジスタのドレインと前記中間段回路との間に直列に接続される第12トランジスタと、前記第12トランジスタと並列に接続され、回路を閉成して前記第12トランジスタをバイパスする第6スイッチとをそれぞれ備え、前記第3差動回路および前記第4差動回路は、前記第2導電型の差動対を形成する第13および第14トランジスタと、前記第13トランジスタのドレインと前記中間段回路との間に直列に接続される第15トランジスタと、前記第15トランジスタと並列に接続され、回路を閉成して前記第15トランジスタをバイパスする第7スイッチと、前記第14トランジスタのドレインと前記中間段回路との間に直列に接続される第16トランジスタと、前記第16トランジスタと並列に接続され、回路を閉成して前記第16トランジスタをバイパスする第8スイッチとをそれぞれ備え、前記第5乃至第8スイッチにより回路を開閉して前記比を変更する請求項1または請求項2に記載の差動増幅器。前記第1差動回路および前記第2差動回路は、前記第1導電型の差動対を形成する第1トランジスタ回路と、第2トランジスタ回路とをそれぞれ備え、前記第1および第2トランジスタ回路は、直列接続される前記第1導電型の第17および第18トランジスタと、前記第17トランジスタのソースと前記第18トランジスタのドレインとの間に直列に接続される第9スイッチと、前記第17トランジスタのドレインと前記第18トランジスタのドレインとの間に接続される第10スイッチと、前記第17トランジスタのソースと前記第8トランジスタのソースとの間に接続される第11スイッチとをそれぞれ含み、前記第3および第4差動回路は、前記第2導電型の差動対を形成する第3トランジスタ回路と、第4トランジスタ回路とをそれぞれ備え、前記第3および第4トランジスタ回路は、直列接続される前記第2導電型の第19および第20トランジスタと、前記第19トランジスタのソースと前記第20トランジスタのドレインとの間に直列に接続される第12スイッチと、前記第19トランジスタのドレインと前記第20トランジスタのドレインとの間に接続される第13スイッチと、前記第19トランジスタのソースと前記第20トランジスタのソースとの間に接続される第14スイッチとをそれぞれ含み、前記第9乃至第14スイッチにより回路を開閉して前記比を変更する請求項1または請求項2に記載の差動増幅器。前記第1差動回路および前記第2差動回路に含まれる前記第1導電型のトランジスタは同じチャネル長、同じチャネル幅を有し、前記第3差動回路および前記第4差動回路に含まれる前記第2導電型のトランジスタは同じチャネル長、同じチャネル幅を有する請求項1から請求項5のいずれかに記載の差動増幅器。第1入力信号と出力信号とを差動入力信号とする第1導電型の第1差動回路と、第2入力信号と前記出力信号とを差動入力信号とする前記第1導電型の第2差動回路と、前記第1差動回路および第2差動回路の出力に基づいて前記出力信号を出力する出力段回路とを具備し、前記第1入力信号と前記第2入力信号とが同電圧のときと異電圧のときとにおいて、前記第1および第2差動回路に含まれるトランジスタのチャネル長とチャネル幅との比を変える差動増幅器。請求項1~請求項7のいずれかに記載の差動増幅器を搭載し、前記第1入力信号として第1階調電圧を印加し、前記第2入力信号として第2階調電圧を印加する液晶表示装置の駆動回路。第1入力信号をゲートに印加される第1トランジスタ群回路と、出力信号をゲートに印加される第2トランジスタ群回路とを備える第1差動回路と、第2入力信号をゲートに印加される第3トランジスタ群回路と、前記出力信号をゲートに印加される第4トランジスタ群回路とを備える第2差動回路と、前記第1差動回路の出力と前記第2差動回路の出力とに基づいて、前記出力信号を出力する出力段回路とを具備し、前記第1乃至第4トランジスタ群回路は、制御信号に基づいてそれぞれ接続を切り替えて実効的なチャネル長とチャネル幅との比を変更する差動増幅器。前記制御信号は、前記第1入力信号と前記第2入力信号とが同電圧か異電圧かを示し、前記第1乃至第4トランジスタ群は、前記第1入力信号の電圧と前記第2入力信号の電圧との同異に基づいてそれぞれ接続を切り替える請求項9に記載の差動増幅器。前記第1乃至第4トランジスタ群回路の各々は、並列に接続される第1および第2トランジスタと、前記第1トランジスタのドレインと前記第2トランジスタのドレインとの間に接続される第1スイッチとを備え、前記第1スイッチは、回路を開放して前記第2トランジスタを遮断する請求項9または請求項10に記載の差動増幅器。前記第1乃至第4トランジスタ群回路の各々は、ゲートが共通に接続される第3および第4トランジスタと、前記第3トランジスタのドレインと前記第4トランジスタのドレインとの間に設けられる第2スイッチと、前記第3トランジスタのソースと前記第4トランジスタのソースとの間に設けられる第3スイッチと、前記第3トランジスタのソースと前記第4トランジスタのドレインとの間に設けられる第4スイッチとを備え、前記第2乃至第4スイッチが回路を開閉することにより、前記第3トランジスタのドレインと前記第4トランジスタのソースとの間に、前記第3トランジスタと前記第4トランジスタとの接続が直列接続と並列接続とに切り替わる請求項9または請求項10に記載の差動増幅器。本発明は、入出力間オフセット電圧を削減しつつ消費電流を削減することができる内挿機能を有する差動増幅器を提供する。以下に、[発明を実施するための形態]で使用される番号符号を用いて、課題を解決するための手段を説明する。これらの番号符号は、[特許請求の範囲]の記載と[発明を実施するための形態]との対応関係を明らかにするために付加されたものである。ただし、それらの番号符号を、[特許請求の範囲]に記載されている発明の技術的範囲の解釈に用いてはならない。本発明の観点では、差動増幅器は、第1導電型Nチャネルの第1差動回路MN11/MN12/MN15/MN16、MN21/MN22/MN25/MN26と、第1導電型Nチャネルの第2差動回路MN13/MN14/MN17/MN18、MN23/MN24/MN27/MN28と、第2導電型Pチャネルの第3差動回路MP11/MP12/MP15/MP16、MP21/MP22/MP25/MP26と、第2導電型Pチャネルの第4差動回路MP13/MP14/MP17/MP18、MP23/MP24/MP27/MP28と、出力段回路130とを具備し、制御信号CTRLに基づいて、第1乃至第4差動回路を形成するトランジスタのチャネル長とチャネル幅との比を変更する。第1差動回路MN11/MN12/MN15/MN16、MN21/MN22/MN25/MN26は、第1入力信号VIN1と出力信号VOUTとを差動入力信号とする。第2差動回路MN13/MN14/MN17/MN18、MN23/MN24/MN27/MN28は、第2入力信号VIN2と出力信号VOUTとを差動入力信号とする。第3差動回路MP11/MP12/MP15/MP16、MP21/MP22/MP25/MP26は、第1入力信号VIN1と出力信号VOUTとを差動入力信号とする。第4差動回路MP13/MP14/MP17/MP18、MP23/MP24/MP27/MP28は、第2入力信号VIN2と出力信号VOUTとを差動入力信号とする。出力段回路130は、第1乃至第4差動回路の出力に基づいて出力信号VOUTを出力する。本発明の他の観点では、液晶表示装置の駆動回路は、上記の差動増幅器を搭載し、第1入力信号として第1階調電圧を印加し、第2入力信号として第2階調電圧を印加する。本発明によれば、入出力間オフセット電圧を削減しつつ消費電流を削減することができる内挿機能を有する差動増幅器を提供することができる。図面を参照して、本発明の実施の形態を説明する。第1の実施の形態図8に、第1の実施の形態に係る差動増幅器の構成が示される。第1の実施の形態に係る差動増幅器100は、入力段110、中間段120、出力段130を備える。中間段120および出力段130は、図1に示される中間段320、出力段330と同じ構成であり、詳細な説明は省略する。入力段110は、図3に示される入力段310と比べると、トランジスタMN51~MN54、MP51~MP54が2分割され、スイッチSW11~SW18が追加されている。また、スイッチSW11~SW18を制御するSW制御回路140が設けられる。したがって、入力段110は、NチャネルMOSトランジスタMN11~MN18と、PチャネルMOSトランジスタMP11~MP18と、定電流源I11~I14と、スイッチSW11~SW18とを備え、4つの差動回路に分けられる。スイッチSW11~SW18は、SW制御回路140から出力される制御信号CTRLに基づいて回路を開閉する。スイッチSW11~SW18は、制御信号CTRLがHを示すときオン閉成となり、Lを示すときオフ開放となる。第1の差動回路は、Nチャネル差動回路であり、トランジスタMN11、MN12、MN15、MN16と、定電流源I11と、スイッチSW11、SW12とを備える。トランジスタMN11、MN12、MN15、MN16のソースは、共通に接続され、定電流源I11を介して電源電圧VSSに接続される。トランジスタMN11、MN15のドレインは、差動回路の負荷回路となる中間段120のノードaに接続され、ノードaから電流IdsN1-が流れる。トランジスタMN11、MN15のゲートは、出力ノードOUTに接続されて出力電圧VOUTが印加される。スイッチSW11は、トランジスタMN15のドレインと中間段120のノードaとの間に設けられる。トランジスタMN12、MN16のドレインは、中間段120のノードbに接続され、ノードbから電流IdsN1が流れる。トランジスタMN12、MN16のゲートは、入力ノードIN1に接続されて入力電圧VIN1が印加される。スイッチSW12は、トランジスタMN16のドレインと中間段120のノードbとの間に設けられる。第2の差動回路は、Nチャネル差動回路であり、トランジスタMN13、MN14、MN17、MN18と、定電流源I12と、スイッチSW13、SW14とを備える。トランジスタMN13、MN14、MN17、MN18のソースは、共通に接続され、定電流源I12を介して電源電圧VSSに接続される。トランジスタMN13、MN17のドレインは、差動回路の負荷回路となる中間段120のノードaに接続され、ノードaから電流IdsN2-が流れる。トランジスタMN13、MN17のゲートは、出力ノードOUTに接続されて出力電圧VOUTが印加される。スイッチSW13は、トランジスタMN17のドレインと中間段120のノードaとの間に設けられる。トランジスタMN14、MN18のドレインは、中間段120のノードbに接続され、ノードbから電流IdsN2が流れる。トランジスタMN14、MN18のゲートは、入力ノードIN2に接続されて入力電圧VIN2が印加される。スイッチSW14は、トランジスタMN18のドレインと中間段120のノードbとの間に設けられる。第3の差動回路は、Pチャネル差動回路であり、トランジスタMP11、MP12、MP15、MP16と、定電流源I13と、スイッチSW15、SW16とを備える。トランジスタMP11、MP12、MP15、MP16のソースは、共通に接続され、定電流源I13を介して電源電圧VDDに接続される。トランジスタMP11、MP15のドレインは、差動回路の負荷回路となる中間段120のノードdに接続され、ノードdへ電流IdsP1-が流れる。トランジスタMP11、MP15のゲートは、出力ノードOUTに接続されて出力電圧VOUTが印加される。スイッチSW15は、トランジスタMP15のドレインと中間段120のノードdとの間に設けられる。トランジスタMP12、MP16のドレインは、中間段120のノードcに接続され、ノードcへ電流IdsP1が流れる。トランジスタMP12、MP16のゲートは、入力ノードIN1に接続されて入力電圧VIN1が印加される。スイッチSW16は、トランジスタMP16のドレインと中間段120のノードcとの間に設けられる。第4の差動回路は、Pチャネル差動回路であり、トランジスタMP13、MP14、MP17、MP18と、定電流源I14と、スイッチSW17、SW18とを備える。トランジスタMP13、MP14、MP17、MP18のソースは、共通に接続され、定電流源I14を介して電源電圧VDDに接続される。トランジスタMP13、MP17のドレインは、差動回路の負荷回路となる中間段120のノードdに接続され、ノードdへ電流IdsP2-が流れる。トランジスタMP13、MP17のゲートは、出力ノードOUTに接続されて出力電圧VOUTが印加される。スイッチSW17は、トランジスタMP17のドレインと中間段120のノードdとの間に設けられる。トランジスタMP14、MP18のドレインは、中間段120のノードcに接続され、ノードcへ電流IdsP2が流れる。トランジスタMP14、MP18のゲートは、入力ノードIN2に接続されて入力電圧VIN2が印加される。スイッチSW18は、トランジスタMP18のドレインと中間段120のノードcとの間に設けられる。トランジスタMN11、MN15のW寸法チャネル幅は等しく、例えば、図3に示されるトランジスタMN51のW寸法チャネル幅を2等分した寸法になっている。したがって、スイッチSW11がオン状態のとき閉成されているとき、トランジスタMN11、MN15は、トランジスタMN51と同等の動作をする。同様に、トランジスタMN16~MN18、MP15~MP18のW寸法チャネル幅は、トランジスタMN12~MN14、MP11~MP14のW寸法チャネル幅と等しく、トランジスタMN52~MN54、MP51~MP54のW寸法チャネル幅を2等分した寸法になっている。したがって、スイッチSW12~SW18がオン状態のとき閉成されているとき、トランジスタMN12~MN14、MP11~MP14と、トランジスタMN16~MN18、MP15~MP18との組のそれぞれは、トランジスタMN52~MN54、MP51~MP54と同等の動作をする。ここでは、説明を簡単にするため、トランジスタMN11~MN14、MP11~MP14のW寸法と、トランジスタMN15~MN18、MP15~MP18のW寸法とが等しいとして説明するが、異なるW寸法でもよい。すなわち、実効的にW寸法が変わるトランジスタであればよい。1/2内挿用DACDigitaltoAnalogConverter回路の構成を抜粋して図9に示す。図9に示される各スイッチは、階調データD0、D1、D2が0=Lレベルの時の状態NC側を選択を示し、階調データD0、D1、D2が1=Hレベルの時は、切り替わって反対側NO側を選択するように動作する。出力ノードDAO1は、差動増幅器100の入力ノードIN1に接続され、出力ノードDAO2は、入力ノードIN2に接続される。一例として、このDAC回路の下位3ビットD2:D0が000~011のときの動作を抜粋すると以下の様になる。このように、1/2内挿の有無は、階調データD0によって定まるため、交互に現れる。図9に示される1/2内挿用DAC回路では、階調データD0が0のとき、1/2内挿が行われるように出力ノードDAO1、DAO2に異なる電圧が出力され、階調データD0が1の時には同じ電圧が出力される。内挿が階調データの範囲全体にわたって行われる場合、階調データD0がDAC制御信号DACCとしてSW制御回路140に入力される。SW制御回路140は、DAC制御信号DACCに基づいて生成される制御信号CTRLを出力し、スイッチSW11~SW18を制御する。ここでは、階調データD0に基づいて制御信号CTRLを生成するため、SW制御回路140は、図10に示されるように、スイッチSW11~SW18を駆動するレベルシフト回路141を備える。SW制御回路140は、図11に示されるように、階調データD0に基づいて図11c、制御信号CTRLを生成し図11d、スイッチSW11~SW18を制御する。差動増幅器100は、入力電圧VINを入力して図11a、出力電圧VOUTを出力する図11b。階調データD0が1のとき図11c、DAC回路の出力ノードDAO1、DAO2に同じ電圧が出力される。したがって、入力ノードIN1、IN2に同じ入力電圧VIN1、VIN2が印加され図11a、制御信号CTRLはHを示し図11d、スイッチSW11~SW18はオン閉成状態になる。このとき、入力段110は、図3に示される入力段510と同じように動作する。階調データD0が0のとき図11c、DAC回路の出力ノードDAO1、DAO2に異なる電圧が出力される。したがって、入力ノードIN1、IN2に異なる入力電圧VIN1、VIN2が印加され図11a、制御信号CTRLはLを示し図11d、スイッチSW11~SW18はオフ開放状態になる。このとき、入力段110のトランジスタMN11~MN14、MP11~MP14には、トランジスタMN15~MN18、MP15~MP18に流れていた電流も流れるため、2倍の電流が流れることになる。このように、スイッチSW11~SW18がオンオフすることにより、入力段110の特性が切り替わる。特性については後述する。また、内挿が階調データの特定の範囲内で行われる場合、SW制御回路140は、限定された範囲内において階調データD0に基づいて、スイッチSW11~SW18を制御する制御信号CTRLを生成する。階調データがγ電圧の電源電圧付近を示すとき、γ電圧の変化量は大きく、傾きが一定ではない。階調データが中間のデータを示すとき、γ電圧は傾きがほぼ一定となる。したがって、例えば、電源電圧付近の8階調において1/2内挿を行わず、中心付近の階調において1/2内挿を行うようにして内挿誤差を抑制することが行われる。このように、所定の階調範囲内で内挿が行われる場合、SW制御回路140は、内挿が行われる階調範囲を判定する内挿判定回路を含む。階調データが8ビットで与えられるとすると、上位5ビットの階調データD7、D6、D5、D4、D3が全て1または全て0となる階調データは電源電圧付近の8階調を示し、内挿が行われない。また、最下位ビットの階調データD0が1のときは、内挿が行われない。このような階調データD7~D3、D0をDAC制御信号DACCとして入力するSW制御回路140は、図12に示されるように、排他的NOR回路EXNOR146と、OR回路144と、レベルシフト回路142とを備える。排他的NOR回路146が内挿範囲を判定する回路であり、階調データがその範囲内であってかつ階調データD0が0のときにだけ内挿が行われる。すなわち、動作は以下のようになる。このようなSW制御回路140は、図13に示されるように、階調データD7~D3、D0に基づいて図13cd、制御信号CTRLを生成する図13f。階調データD7~D3図13cによって示される内挿を行う範囲は、排他的NOR回路146の出力内挿を行う範囲:0によって示される図13e。排他的NOR回路146の出力が0を示す期間のうちの階調データD0が0を示す期間図13dが、内挿を行う期間として制御信号CTRLが0となる図13f。この制御信号CTRLによりスイッチSW11~SW18が制御され、差動増幅器100は入力電圧VINを入力して図13a、出力電圧VOUTを出力する図13b。階調データD7~D3が00000または11111図13c、階調データD0が1のとき図13d、出力ノードDAO1、DAO2に同じ電圧が出力される。すなわち、入力ノードIN1、IN2に同じ入力電圧VIN1、VIN2が印加されるとき図13a、制御信号CTRLはHを示し図13f、スイッチSW11~SW18は、オン閉成状態になる。このとき、入力段110は、図3に示される入力段510と同じように動作する。階調データD7~D3が00001~11110図13c、かつ、階調データD0が0図13dのとき、出力ノードDAO1、DAO2に異なる電圧が出力される。すなわち、入力ノードIN1、IN2に異なる入力電圧VIN1、VIN2が印加されるとき図13a、制御信号CTRLはLを示し図13f、スイッチSW11~SW18は、オフ開放状態になる。このとき、入力段110のトランジスタMN11~MN14、MP11~MP14には、トランジスタMN15~MN18、MP15~MP18に流れていた電流も流れるため、2倍の電流が流れることになる。このように、スイッチSW11~SW18がオンオフすることにより、入力段110の特性が切り替わる。前述の通り、本実施の形態では、差動増幅器100のトランジスタMN11、MN15のW寸法チャネル幅は等しく、図3に示される差動増幅器500のトランジスタMN51のW寸法チャネル幅を2等分した寸法になっている。スイッチSW11がオフしている時はトランジスタMN15の経路が遮断されてトランジスタMN11だけが動作し、トランジスタのW寸法チャネル幅は、トランジスタMN51のW寸法の1/2相当になる。スイッチSW11がオンしているときは、トランジスタMN11、MN15が動作し、トランジスタのW寸法チャネル幅は、元のトランジスタMN51のW寸法と同等になる。同様に、トランジスタMN12~MN14、MP11~MP14のW寸法チャネル幅と、トランジスタMN16~MN18、MP15~MP18のW寸法チャネル幅とは等しく、トランジスタMN52~MN54、MP51~MP54のW寸法チャネル幅を2等分した寸法となっている。したがって、スイッチSW12~SW18のオンオフによってトランジスタのW寸法チャネル幅が切り替わることになる。スイッチSW11~SW18がオン状態、オフ状態における、入力段の差動回路に流れる電流と入力電圧との関係を図6と同じ条件で測定して比較すると、図14に示されるようになる。すなわち、図14には、差動増幅器100をコンパレータとして、入力電圧VINと電圧VDD/2とを比較動作させるときの各差動回路に流れる電流が示される。Nチャネル差動回路に流れる電流IdsN1±、IdsN2±について、図14aには、スイッチSW11~SW14がオン状態のときの電流が、図14bには、スイッチSW11~SW14がオフ状態のときの電流が示される。Pチャネル差動回路に流れる電流IdsP1±、IdsP2±について、図14cには、スイッチSW15~SW18がオン状態のときの電流が、図14dには、スイッチSW15~SW18がオフ状態のときの電流が示される。図14eには、入力電圧と出力電圧との関係が示される。図14a~dに示されるように、スイッチSW11~SW18がオフ状態である方が、入力電圧に対する差動電流の傾きが緩くなり、結果として入力電圧範囲が広がる。トランジスタMN11、MN15を1つのトランジスタとみると、スイッチSW11がオフのときのトランジスタのW寸法チャネル幅は半分となるため、β=μ×Cox×W/Lが小さくなる。したがって、入力電圧範囲を示す±√2Iss/βが大きくなると考えることができる。また、トランジスタMN11単体で考えると、トランジスタMN11に流れる電流Issが、遮断されたトランジスタMN15の分も流れて2倍になり、±√2Iss/βが大きくなるともいえる。スイッチSW11~SW18がオン状態とオフ状態において、入力段の差動回路に流れる電流と入力電圧との関係を図7と同じ条件で測定して比較すると、図15に示されるようになる。すなわち、図15には、内挿電圧差を0.5ボルトに保ってコンパレータ動作をさせる場合の各差動回路に流れる電流が示される。Nチャネル差動回路に流れる電流IdsN1±、IdsN2±について、図15aには、スイッチSW11~SW14がオン状態のときの電流が、図15bには、スイッチSW11~SW14がオフ状態のときの電流が示される。Pチャネル差動回路に流れる電流IdsP1±、IdsP2±について、図15cには、スイッチSW15~SW18がオン状態のときの電流が、図15dには、スイッチSW15~SW18がオフ状態のときの電流が示される。図15eには、入力電圧と出力電圧との関係が示される。スイッチSW11~SW18がオフの場合、入力電圧範囲が広がり、出力電圧VOUTが電圧VSSから電圧VDDに切り替わる付近の入力電圧範囲のオーバーラップ量が、スイッチSW11~SW18がオンのときと比べて多くなる。負帰還で使用する場合、図15に示されるように、出力電圧VOUTが電圧VSSから電圧VDDに切り替わる入力電圧付近で収束動作する。スイッチSW11~SW18がオフ状態の回路では、上述のように入力電圧範囲がオーバーラップし、入力段110は入力電圧範囲内で動作する。その結果、差動入力回路として機能することになり、期待通りの内挿動作が行われて入出力間オフセット電圧の劣化が改善できる。スイッチSW11~SW18がオン状態とオフ状態において、入力段の差動回路に流れる電流と入力電圧との関係を図5と同じ条件で測定して比較すると、図16に示されるようになる。すなわち、図16には、内挿電圧差を0ボルトおよび0.5ボルトに固定した時の各差動回路に流れる電流が示される。図16aには、スイッチSW11~SW14がオン状態のときの、図16bには、スイッチSW11~SW14がオフのときのNチャネル差動回路に流れる電流IdsN1±、IdsN2±が示される。図16cには、スイッチSW15~SW18がオン状態のときの、図16dには、スイッチSW15~SW18がオフ状態のときのPチャネル差動回路に流れる電流IdsP1±、IdsP2±が示される。図16aに示されるように、スイッチSW11~SW14がオン状態のとき、Nチャネル差動回路に流れる電流IdsN1-、IdsN2は、遮断されているが、スイッチSW11~SW14がオフ状態のときは、図16bに示されるように、Nチャネル差動回路に流れる電流IdsN1-、IdsN2は、流れている。Pチャネル差動回路に流れる電流IdsP1、IdsP2-も同様に、図16cに示されるように、スイッチSW15~SW18がオン状態では遮断されているのに対し、図16dに示されるようにスイッチSW15~SW18がオフ状態では電流が流れる。これは差動回路の入力電圧範囲内で動作していることを示している。すなわち、スイッチSW11~SW18がオフされることにより入力電圧範囲が広がり、同じドレイン電流でも差動回路が機能する。入出力間オフセット電圧と入力電圧との関係は、内挿電圧差を0.5ボルトにして、スイッチSW11~SW18がオン状態のときとオフ状態のときを比較すると、図17に示されるようになる。スイッチがオフ状態のときは、オン状態のときに比べて、入出力間オフセット電圧の劣化が抑えられている。また、出力偏差波形は、内挿電圧差を0.5ボルトにして、スイッチSW11~SW18がオン状態のときとオフ状態のときを比較すると、図18に示されるようになる。オフ状態のときは、オン状態のときに比べて、出力偏差の劣化が抑えられている。さらに、振幅差偏差波形は、内挿電圧差を0.5ボルトにして、スイッチSW11~SW18がオン状態のときとオフ状態のときを比較すると、図19に示されるようになる。オフ状態のときは、オン状態の回路に比べて、振幅差偏差の劣化が抑えられている。このように、内挿動作をするときには、スイッチSW11~SW18をオフにして入力電圧範囲を広げて性能の劣化を抑制し、内挿動作をしないときはスイッチSW11~SW18をオンにしてトランジスタの特性の相対ばらつきを小さくして安定化することができる。第2の実施の形態第2の実施の形態に係る差動増幅器の構成が図20に示される。第1の実施の形態では、トランジスタがスイッチ制御によって並列に接続されるが、第2の実施の形態では、トランジスタがスイッチ制御によって直列に接続される。SW制御回路240は、図10または図12に示されるように、第1の実施の形態におけるSW制御回路140と同じであり、説明を省略する。第2の実施の形態に係る差動増幅器200は、入力段210、中間段220、出力段230を備える。中間段220および出力段230は、第1の実施の形態と同様に、図1に示される中間段320、出力段330と同じ構成であり、詳細な説明は省略する。入力段210は、図3に示される入力段310と比べると、トランジスタMN51~MN54、MP51~MP54がそれぞれ2個の直列接続されるトランジスタを含み、スイッチSW21~SW28が追加されている。したがって、入力段210は、NチャネルMOSトランジスタMN21~MN28と、PチャネルMOSトランジスタMP21~MP28と、定電流源I21~I24と、スイッチSW21~SW28とを備え、4つの差動回路に分けられる。また、スイッチSW21~SW28を制御するSW制御回路240が設けられる。スイッチSW21~28は、SW制御回路240から出力される制御信号CTRLに基づいて回路の開閉が制御され、制御信号CTRLがHを示すときにオン閉成、Lを示すときにオフ開放となる。第1の差動回路は、Nチャネル差動回路であり、トランジスタMN21、MN22、MN25、MN26と、定電流源I21と、スイッチSW21、SW22とを備える。トランジスタMN21、MN25は、定電流源I21と中間段220のノードaとの間に直列に接続される。トランジスタMN21のソースは、定電流源I21を介して電源電圧VSSに接続される。トランジスタMN25のドレインは、中間段220のノードaに接続される。トランジスタMN25のソースと中間段220のノードaとの間にスイッチSW21が、トランジスタMN25と並列に接続される。スイッチSW21は、回路を閉成すると、トランジスタMN25をバイパスする。トランジスタMN21、MN25のゲートは、出力ノードOUTに接続され、出力電圧VOUTが印加される。トランジスタMN22、MN26は、定電流源I21と中間段220のノードbとの間に直列に接続される。トランジスタMN22のソースは、定電流源I21を介して電源電圧VSSに接続される。トランジスタMN26のドレインは、中間段220のノードbに接続される。トランジスタMN26のソースと中間段220のノードbとの間にスイッチSW22が、トランジスタMN26と並列に接続される。スイッチSW22は、回路を閉成すると、トランジスタMN26をバイパスする。トランジスタMN22、MN26のゲートは、入力ノードIN1に接続され、入力電圧VIN1が印加される。第2の差動回路は、Nチャネル差動回路であり、トランジスタMN23、MN24、MN27、MN28と、定電流源I22と、スイッチSW23、SW24とを備える。トランジスタMN23、MN27は、定電流源I22と中間段220のノードaとの間に直列に接続される。トランジスタMN23のソースは、定電流源I22を介して電源電圧VSSに接続される。トランジスタMN27のドレインは、中間段220のノードaに接続される。トランジスタMN27のソースと中間段220のノードaとの間にスイッチSW22が、トランジスタMN27と並列に接続される。スイッチSW22は、回路を閉成すると、トランジスタMN27をバイパスする。トランジスタMN23、MN27のゲートは、出力ノードOUTに接続され、出力電圧VOUTが印加される。トランジスタMN24、MN28は、定電流源I22と中間段220のノードbとの間に直列に接続される。トランジスタMN24のソースは、定電流源I22を介して電源電圧VSSに接続される。トランジスタMN28のドレインは、中間段220のノードbに接続される。トランジスタMN28のソースと中間段220のノードbとの間にスイッチSW24が、トランジスタMN28と並列に接続される。スイッチSW24は、回路を閉成すると、トランジスタMN28をバイパスする。トランジスタMN24、MN28のゲートは、入力ノードIN2に接続され、入力電圧VIN2が印加される。第3の差動回路は、Pチャネル差動回路であり、トランジスタMP21、MP22、MP25、MP26と、定電流源I23と、スイッチSW25、SW26とを備える。トランジスタMP21、MP25は、定電流源I23と中間段220のノードdとの間に直列に接続される。トランジスタMP21のソースは、定電流源I23を介して電源電圧VDDに接続される。トランジスタMP25のドレインは、中間段220のノードdに接続される。トランジスタMP25のソースと中間段220のノードdとの間にスイッチSW25が、トランジスタMP25と並列に接続される。スイッチSW25は、回路を閉成すると、トランジスタMP25をバイパスする。トランジスタMP21、MP25のゲートは、出力ノードOUTに接続され、出力電圧VOUTが印加される。トランジスタMP22、MP26は、定電流源I23と中間段220のノードcとの間に直列に接続される。トランジスタMP22のソースは、定電流源I23を介して電源電圧VDDに接続される。トランジスタMP26のドレインは、中間段220のノードcに接続される。トランジスタMP26のソースと中間段220のノードcとの間にスイッチSW26が、トランジスタMP26と並列に接続される。スイッチSW26は、回路を閉成すると、トランジスタMP26をバイパスする。トランジスタMP22、MP26のゲートは、入力ノードIN1に接続され、入力電圧VIN1が印加される。第4の差動回路は、Pチャネル差動回路であり、トランジスタMP23、MP24、MP27、MP28と、定電流源I24と、スイッチSW27、SW28とを備える。トランジスタMP23、MP27は、定電流源I24と中間段220のノードdとの間に直列に接続される。トランジスタMP23のソースは、定電流源I24を介して電源電圧VDDに接続される。トランジスタMP27のドレインは、中間段220のノードdに接続される。トランジスタMP27のソースと中間段220のノードdとの間にスイッチSW27が、トランジスタMP27と並列に接続される。スイッチSW27は、回路を閉成すると、トランジスタMP27をバイパスする。トランジスタMP23、MP27のゲートは、出力ノードOUTに接続されて出力電圧VOUTが印加される。トランジスタMP24、MP28は、定電流源I24と中間段220のノードcとの間に直列に接続される。トランジスタMP24のソースは、定電流源I24を介して電源電圧VDDに接続される。トランジスタMP28のドレインは、中間段220のノードcに接続される。トランジスタMP28のソースと中間段220のノードcとの間にスイッチSW28が、トランジスタMP28と並列に接続される。スイッチSW28は、回路を閉成すると、トランジスタMP28をバイパスする。トランジスタMP24、MP28のゲートは、入力ノードIN2に接続され、入力電圧VIN2が印加される。直列に接続されるトランジスタのサイズは等しく、例えば、トランジスタMN21、MN25は、図3に示されるトランジスタMN51と同一のサイズのトランジスタを2個直列接続した回路になる。スイッチSW21がオン状態のとき閉成されているとき、トランジスタMN15はバイパスされ、トランジスタMN11だけ動作し、トランジスタMN51と同等の動作をする。スイッチSW21がオフ状態のとき開放されているとき、トランジスタMN21、MN25は直列に接続される。これは、トランジスタMN51のL寸法チャネル長が2倍になったのと同じ状態である。同様に、トランジスタMN22~24、トランジスタMP21~24にも、それぞれ同じサイズのトランジスタMN26~MN28、トランジスタMP25~MP28が直列に接続される。これにより、直列接続される2個のトランジスタを1トランジスタとしてみると、スイッチSW21~28がオフ状態のときは、差動回路の各トランジスタのL寸法チャネル長は、スイッチSW21~SW28がオンのときと比べて2倍になる。このとき、β=μ×Cox×W/Lが小さくなり、√2Iss/βが大きくなる。前述の通り、入力電圧範囲は、±√2Iss/βで示されるため、スイッチSW21~SW28がオフ状態のときの入力電圧範囲は、スイッチSW21~SW28がオン状態のときより広くなる。内挿電圧差を0.5ボルトにして、入出力間オフセット電圧と入力電圧との関係を、スイッチSW21~SW28がオン状態とオフ状態において比較すると、図21に示されるようになる。スイッチSW21~SW28がオフ状態のときは、スイッチSW21~SW28がオン状態のときに比べ入出力間オフセット電圧の劣化が抑えられる。また、図22に示されるように、例えば、トランジスタMN51をトランジスタMN65、MN66に2分割して直並列接続させることにより、上記同様に入力電圧範囲を拡大することができる。この場合、トランジスタMN51は、トランジスタMN65、MN66と、スイッチSW63、SW64、SW65とを含む実効的トランジスタ回路に置き換えられる。トランジスタMN65、MN66のドレインはスイッチSW63を介して接続され、トランジスタMN65、MN66のソースはスイッチSW64を介して接続される。トランジスタMN65のソースと、トランジスタMN66のドレインはスイッチSW65を介して接続される。トランジスタMN65のドレインがトランジスタMN51のドレインに相当し、トランジスタMN66のソースがトランジスタMN51のソースに相当する。トランジスタMN65、MN66のゲートは接続されて、トランジスタMN51のゲートに相当する。制御信号CTRLがHのとき、スイッチSW63、SW64は回路を閉成し、スイッチSW65は回路を開放し、トランジスタMN65、MN66は並列に接続される。制御信号CTRLがLのとき、スイッチSW63、SW64は回路を開放し、スイッチSW65は回路を閉成し、トランジスタMN65、MN66は直列接続される。このように接続を切り替えることにより、β=μ×Cox×W/Lを小さく、入力電圧範囲を示す±√2Iss/βを大きくすることができ、同じトランジスタのサイズ、同じテール電流であっても、入力電圧範囲を広げることができる。Pチャネルのトランジスタについても同様である。すなわち、広い入力電圧範囲を必要とする内挿機能を有する差動増幅器を、内挿を使用しない差動増幅器と同様のテール電流で動作させることができ、消費電流を削減することができる。入力電圧範囲を広げる必要のある時だけβを小さくするようにスイッチを切り替えることにより、より少ないテール電流で安定した差動増幅器を得ることができる。ここでは、Rail-to-Rail増幅器について説明したが、入力段としてNチャネルまたはPチャネルの差動回路のみを有する差動増幅器に適用することも可能である。このように、内挿機能を有する差動増幅器において、内挿機能使用時に入力段を構成するトランジスタのディメンションW/Lを小さくするように制御し、許容入力電圧範囲を拡張することにより、出力電圧全範囲での入出力間オフセット電圧差の絶対値内挿機能使用/不使用を含めた場合の平均、相対値内挿機能使用と不使用との場合の平均の差を改善することができる。入出力間オフセット電圧差の改善により、パネル画質を向上させることができる。また、上記実施の形態では、Nチャネル差動回路とPチャネル差動回路とを有するRail-to-Rail増幅器について説明したが、Nチャネル差動回路あるいはPチャネル差動回路の一方を有する差動増幅器に適用することも可能である。以上、実施の形態を参照して本願発明を説明したが、上記実施の形態は、矛盾のない限り組み合わせて実施可能である。また、本願発明は上記実施の形態に限定されるものではなく、本願発明の構成や詳細には、本願発明のスコープ内で当業者が理解し得る様々な変更をすることができる。