基板上に、複数の半導体層を同一層として形成する工程と、前記複数の半導体層を覆うようにシリコン酸化膜を形成する工程と、前記シリコン酸化膜上に前記複数の半導体層を覆うようにシリコン窒化膜を形成する工程と、前記シリコン窒化膜上に前記複数の半導体層を覆うように導電膜を形成する工程と、前記導電膜及び前記シリコン窒化膜をエッチングにより一括でパターニングすることで、前記導電膜の一部からなるゲート電極を形成するとともに、該エッチングの際、前記シリコン酸化膜の上層をオーバーエッチングする工程と、前記オーバーエッチングする工程の後に、前記半導体層に前記オーバーエッチングされたシリコン酸化膜を介して水素化処理を行う工程と、を有する薄膜トランジスターの製造方法。しかしながら、前述した例えば特許文献1に開示された技術によれば、TFTの製造プロセスにおいて、シリコン窒化膜をエッチングにより除去する工程の分だけ製造工程数が増加してしまうという技術的問題点がある。更に、例えば、直径が8インチ等である円盤状の基板上に複数のTFTを形成する場合には、シリコン窒化膜をエッチングにより除去する際、基板上の位置によるエッチングレートのばらつきに起因して、基板上の全てのTFTについてシリコン窒化膜を完全に除去することができず、いくつかのTFTについてシリコン窒化膜が残ってしまうおそれがあるという技術的問題点がある。このため、いくつかのTFTについては水素化処理を十分に行うことができないおそれがある。この結果、歩留まりが低下してしまうおそれがある。本発明は、例えば前述した問題点に鑑みなされたものであり、ゲート絶縁膜としてシリコン窒化膜を夫々有する複数の薄膜トランジスターを製造する薄膜トランジスターの製造方法であって、例えば製造工程数の増加を招くことなく、複数の半導体層に水素化処理を確実に行うことができる薄膜トランジスターの製造方法を提供することを課題とする。本発明に係る薄膜トランジスターの製造方法は上記課題を解決するために、基板上に、複数の半導体層を同一層として形成する工程と、前記複数の半導体層を覆うようにシリコン酸化膜を形成する工程と、前記シリコン酸化膜上に前記複数の半導体層を覆うようにシリコン窒化膜を形成する工程と、前記シリコン窒化膜上に前記複数の半導体層を覆うように導電膜を形成する工程と、前記導電膜及び前記シリコン窒化膜をエッチングにより一括でパターニングすることで、前記導電膜の一部からなるゲート電極を形成するとともに、該エッチングの際、前記シリコン酸化膜の上層をオーバーエッチングする工程と、前記オーバーエッチングする工程の後に、前記半導体層に前記オーバーエッチングされたシリコン酸化膜を介して水素化処理を行う工程と、を有する。本発明に係る薄膜トランジスターの製造方法によれば、誘電体膜としてシリコン酸化膜に加えてシリコン窒化膜を用いた複数の高温ポリシリコンTFTを製造することができる。本発明に係る薄膜トランジスターの製造方法によれば、先ず、例えばガラス基板、石英基板等の基板上に、例えば高温ポリシリコンHTPSからなる複数の半導体層を同一層として形成する。なお、基板としては、例えば、直径が8インチ等である円盤状の基板を用いることができる。また、本発明に係る複数の半導体層を同一層として形成するとは、複数の半導体層の各々が、基板上の積層構造における同じ層に配置されることを意味し、例えば複数の半導体層が互いに積層されるなど、複数の半導体層が互いに異なる層に配置される構成を除外する趣旨である。次に、複数の半導体層を覆うようにシリコン酸化膜を形成する。典型的には、基板上に形成された複数の半導体層を覆うように、基板の概ね全面にシリコン酸化膜を形成する。次に、シリコン酸化膜上に複数の半導体層を覆うようにシリコン窒化膜を形成する。典型的には、シリコン酸化膜と同様に、基板上に形成された複数の半導体層を覆うように、基板の概ね全面にシリコン窒化膜を形成する。次に、シリコン窒化膜上に複数の半導体層を覆うように導電膜を形成する。次に、本発明では特に、導電膜及びシリコン窒化膜をエッチングにより一括でパターニングすることで、導電膜の一部からなるゲート電極を形成するとともに、このエッチングの際、シリコン酸化膜の上層をオーバーエッチングする。即ち、導電膜をエッチングによりパターニングすることで、導電膜の一部からなるゲート電極を形成する際、このエッチングによりシリコン窒化膜を導電膜と一括でパターニングし、更に、このエッチングによりシリコン酸化膜の上層即ち、シリコン酸化膜における上層側の一部、つまり、断面的に見て、シリコン酸化膜における半導体層とは異なる側の一部をオーバーエッチングする。よって、シリコン酸化膜上に複数の半導体層を覆うように形成されたシリコン窒化膜のうちゲート電極に重なる部分を除く部分を、ゲート電極を形成するために導電膜をパターニングする際のエッチングにより確実に除去することができる。ここで特に、導電膜及びシリコン窒化膜をエッチングにより一括でパターニングするので、例えば、先ず、導電膜をエッチングによりパターニングすることでゲート電極を形成し、その後、シリコン窒化膜のうちゲート電極と半導体層との間に挟まれた部分以外の部分をエッチングにより除去する場合と比較して、製造工程数を少なくすることができる。更に、シリコン酸化膜の上層をオーバーエッチングするので、例えば基板上の位置によるエッチングレートのばらつきが生じたとしても、複数の半導体層について、半導体層上に形成されたシリコン窒化膜の一部例えば半導体層上に形成されたシリコン窒化膜のうちゲート電極に重なる部分を除く部分を確実に除去することができる。即ち、エッチングレートのばらつきに起因して、基板上の複数の半導体層のうちいくつかの半導体層について除去されるべきシリコン窒化膜が残ってしまう事態を回避できる。よって、複数の半導体層に、オーバーエッチングされたシリコン酸化膜を介して水素化処理を確実に行うことができる。この結果、歩留まりを向上させることができる。よって、本発明に係る薄膜トランジスターの製造方法によれば、例えば製造工程数の増加を招くことなく、複数の半導体層に水素化処理を確実に行うことができる。この結果、歩留まりを向上させることができる。本発明の作用及び他の利得は次に説明する発明を実施するための形態から明らかにされる。以下では、本発明の実施形態について図を参照しつつ説明する。<第1実施形態>第1実施形態に係るTFTの製造方法について、図1から図9を参照して説明する。先ず、本実施形態に係るTFTの製造方法によって製造されるTFTの構成について、図1及び図2を参照して説明する。図1は、本実施形態に係るTFTの構成を示す断面図である。図2は、本実施形態に係るTFTが有する半導体層及びゲート電極の平面形状を示す平面図である。なお、図1は、図2のA-A’線断面図に相当する。図1において、本実施形態に係るTFT100は、例えばガラス基板、石英基板等である基板10上に形成されたTFTであり、半導体層110と、シリコン酸化膜130と、シリコン窒化膜140と、ゲート電極120と、ソース電極150aと、ドレイン電極150bとを備えている。半導体層110は、高温ポリシリコンHTPSから形成されており、チャネル領域111、ソース領域112a及びドレイン領域112b、並びにLDDLightlyDopedDrain領域113a及び113bを有している。ソース領域112a、ドレイン領域112b、LDD領域113a及び113bは、例えばイオンインプランテーション法等の不純物打ち込みによって半導体層110に不純物を打ち込んでなる不純物領域である。LDD領域113a及び113bはそれぞれ、ソース領域112a及びドレイン領域112bよりも不純物の少ない低濃度な不純物領域として形成されている。このような不純物領域によれば、TFT100の非動作時において、ソース領域112a及びドレイン領域112b間に流れるオフ電流を低減し、且つTFT100の動作時に流れるオン電流の低下を抑制できる。図2に示すように、半導体層110は、所定の平面形状を有している。図1において、シリコン酸化膜130は、半導体層110を覆うように形成されたシリコン酸化膜である。シリコン酸化膜130は、基板10上に形成された半導体層110を覆うように、基板10の概ね全面に形成されている。なお、シリコン酸化膜130は、後述するように、製造プロセスにおいて、ゲート電極120を形成するためのエッチングの際に深さD1例えば約10~15nmだけオーバーエッチングされており、シリコン酸化膜130のうちゲート電極120に重なる部分の膜厚は、シリコン酸化膜130のうちゲート電極120に重ならない部分の膜厚よりも例えば約10~15nmだけ厚い。例えば、シリコン酸化膜130のうちゲート電極120に重なる部分の膜厚は、約25nmであり、シリコン酸化膜130のうちゲート電極120に重ならない部分の膜厚は、約10~15nmである。シリコン窒化膜140は、シリコン酸化膜130上に形成されたシリコン窒化膜である。シリコン窒化膜140は、後述するゲート電極120と概ね同一の所定の平面形状を有しており、ゲート電極120に重なるように形成されている。シリコン窒化膜140の一部は、半導体層110のチャネル領域111に重なっている。ゲート電極120は、シリコン窒化膜140上に導電性材料から形成されている。図1及び図2に示すように、ゲート電極120は、所定の平面形状を有しており、ゲート電極120の一部が半導体層110のチャネル領域111に重なっている。シリコン酸化膜130及びシリコン窒化膜140のうち半導体層110とゲート電極120との間に位置する部分が、TFT100のゲート絶縁膜として機能する。このように、TFT100は、ゲート絶縁膜としてシリコン酸化膜130に加えてシリコン窒化膜140が用いられるので、例えばゲート絶縁膜としてシリコン酸化膜130のみを用いる場合と比較して、TFT100の駆動能力を高めることができる。ソース電極150aは、ゲート電極120の上層側に形成された絶縁膜41上に導電性材料から形成されている。ソース電極150aは、絶縁膜41及びシリコン酸化膜130を貫通するコンタクトホール81aを介して、半導体層110のソース領域112aに電気的に接続されている。ドレイン電極150bは、ソース電極150aと同様に、絶縁膜41上に導電性材料から形成されている。ドレイン電極150bは、絶縁膜41及びシリコン酸化膜130を貫通するコンタクトホール81bを介して、半導体層110のドレイン領域112bに電気的に接続されている。絶縁膜41は、例えばシリコン酸化物から形成されている。次に、前述したように構成されたTFT100の製造方法について、図3から図9を参照して説明する。図3及び図5から図9は、本実施形態に係るTFTの製造工程を示す断面図である。図4は、本実施形態に係る複数の半導体層の基板上における配置の一例を模式的に示す平面図である。なお、図3及び図5から図9は、図1に示した断面図に対応して示してある。先ず、図3に示すように、基板10上に所定の平面形状図2参照を有するように、半導体層110を高温ポリシリコンから形成する。この際、図4に示すように、基板10として例えば直径が8インチ等である円盤状の基板を用いて、基板10上に高温ポリシリコンからなる半導体層110を複数形成する。次に、図3に示すように、半導体層110を覆うようにシリコン酸化膜130を形成する。即ち、基板10上に形成された複数の半導体層110を覆うように、基板10の概ね全面にシリコン酸化膜130を形成する。この際、シリコン酸化膜130の膜厚が例えば約25nmとなるように、シリコン酸化膜130を形成する。次に、シリコン酸化膜130上に複数の半導体層110を覆うようにシリコン窒化膜140を形成する。即ち、シリコン酸化膜130と同様に、基板10上に形成された複数の半導体層110を覆うように、基板10の概ね全面にシリコン窒化膜140を形成する。この際、シリコン窒化膜140の膜厚が例えば約10nmとなるように、シリコン窒化膜140を形成する。次に、シリコン窒化膜140上に複数の半導体層110を覆うように導電材料からなる導電膜121を形成する。即ち、シリコン酸化膜130及びシリコン窒化膜140と同様に、基板10上に形成された複数の半導体層110を覆うように、基板10の概ね全面に導電膜121を形成する。次に、図5に示すように、導電膜121上に、図2に示したゲート電極120の平面形状に対応する所定の平面形状を有するようにレジスト膜810を形成する。次に、レジスト膜810をマスクとして、導電膜121及びシリコン窒化膜140をエッチングにより一括でパターニングすることで、導電膜121の一部からなるゲート電極120図6参照を形成するとともに、このエッチングの際、シリコン酸化膜130の一部を深さD1例えば約10~15nm:図6参照だけオーパーエッチングする。即ち、導電膜121をエッチングによりパターニングすることで、導電膜121の一部からなるゲート電極120を形成する際、このエッチングによりシリコン窒化膜140を導電膜121と一括でパターニングし、更に、このエッチングによりシリコン酸化膜130の一部即ち、シリコン酸化膜130における上層側、つまり、断面的に見て、シリコン酸化膜130の半導体層110側とは異なる反対側をオーバーエッチングする。よって、シリコン酸化膜130上に複数の半導体層110を覆うように形成されたシリコン窒化膜140のうちゲート電極120に重なる部分を除く部分を、ゲート電極120を形成するために導電膜121をパターニングする際のエッチングにより確実に除去することができる。ここで特に、導電膜121及びシリコン窒化膜140をエッチングにより一括でパターニングするので、例えば、先ず、導電膜121をエッチングによりパターニングすることでゲート電極120を形成し、その後、シリコン窒化膜140のうちゲート電極120と半導体層110との間に挟まれた部分以外の部分をエッチングにより除去する場合と比較して、製造工程数を少なくすることができる。更に、シリコン酸化膜130の一部をオーバーエッチングするので、例えば基板10上の位置によるエッチングレートのばらつきが生じたとしても、複数の半導体層110について、半導体層110の上層側に形成されたシリコン窒化膜140の一部例えば半導体層110の上層側に形成されたシリコン窒化膜140のうちゲート電極120に重なる部分を除く部分を除去することができる。即ち、エッチングレートのばらつきに起因して、基板10上の複数の半導体層110のうちいくつかの半導体層110について除去されるべきシリコン窒化膜が残ってしまう事態を回避できる。よって、後の製造工程において、複数の半導体層110に、オーバーエッチングされたシリコン酸化膜130を介して水素化処理を確実に行うことができる。この結果、歩留まりを向上させることができる。次に、図7に示すように、半導体層110に不純物をドープすることにより、チャネル領域111、ソース領域112a及びドレイン領域112b、並びにLDD領域113a及び113bを形成する。次に、図8に示すように、ゲート電極120の上層側に絶縁膜41を例えばシリコン酸化物等の絶縁材料から形成する。絶縁膜41を形成した後に、複数の半導体層110が形成された基板10を例えば約600~1000°Cに加熱する高温アニール処理を行う。次に、図9に示すように、半導体層110に水素化処理を行う。具体的には、半導体層10、シリコン酸化膜130、シリコン窒化膜140及びゲート電極120等が形成された基板10を水素雰囲気に曝すことにより、半導体層110に水素を供給する。この際、水素は、絶縁膜41及びシリコン酸化膜130を透過して、半導体層110に到達する図中、矢印P1参照。ここで、図5及び図6を参照して前述したゲート電極120を形成する工程において、シリコン窒化膜140の一部が除去されているので、水素を半導体層110に確実に到達させることができる。なお、仮に、図8を参照して前述した高温アニール処理を行う前に、水素化処理を行うとすれば即ち、仮に水素化処理を行った後に高温アニール処理を行うとすれば、水素化処理によって半導体層110に供給した水素が、高温アニール処理を行う際に半導体層110から放出されてしまい、結果として、水素化処理を十分に行うことができなくなってしまう。このため、本実施形態のように、水素化処理は、高温アニール処理の後に行う必要がある。このように水素化処理を行った後に、図1に示したコンタクトホール81a及び81bを絶縁膜41に形成する。次に、絶縁膜41上にソース電極150a及びドレイン電極150bを形成する。この際、ソース電極150aとソース領域112aとがコンタクトホール81aを介して電気的に接続されるようにソース電極150aを形成し、ドレイン電極150bとドレイン領域112bとがコンタクトホール81bを介して電気的に接続されるようにドレイン電極150bを形成する。以上のようにして、基板10上に図1に示したTFT100を複数製造することができる。以上説明したように、本実施形態に係るTFT100の製造方法によれば、例えば製造工程数の増加を招くことなく、複数の半導体層110に水素化処理を確実に行うことができる。この結果、複数のTFT100を製造する際の歩留まりを向上させることができる。なお、本発明に係る薄膜トランジスターの製造方法は、例えばTFTアクティブマトリクス駆動形式の液晶装置、有機エレクトロルミネッセンスEl装置等の電気光学装置を製造する製造プロセスに適用可能である。本発明は、前述した実施形態に限られるものではなく、特許請求の範囲及び明細書全体から読み取れる発明の要旨或いは思想に反しない範囲で適宜変更可能であり、そのような変更を伴う薄膜トランジスターの製造方法もまた本発明の技術的範囲に含まれるものである。