上面に凹状のキャビティが形成された第一の基板と、前記キャビティの内部に収容される第一の素子と、前記第一の基板の上面と接合され、当該接合された状態で一部が前記キャビティの開口を密封するための蓋部を形成する第二の基板と、前記キャビティと前記蓋部とからなる収容部に形成され、導電部材を介して前記第一の素子と電気的に接続される内部電極と、前記第一の基板または前記第二の基板に形成される外部電極と、前記内部電極と前記外部電極とを接続する配線と、を備え、前記キャビティは、平面視における面積が前記蓋部よりも小さな底面と、前記底面の端部と前記蓋部の端部とを連接する傾斜面状の側面と、を有し、一の側面と当該一の側面と隣接する他の側面とで形成される複数の稜部を含み、前記第一の素子は、前記キャビティの内部に収容される際、前記キャビティの複数の稜部のうち少なくとも何れか3つの稜部に当接して固定されることを特徴とする電子デバイス。前記第一の素子が、前記キャビティの稜部と当接して固定される際、当該当接位置よりも下方に突出した突出部を備えた形状からなる場合に、前記突出部は、前記キャビティの稜部と当接した際に下端が前記キャビティの底面より上方に位置し且つ前記キャビティの稜部と当接しないことを特徴とする請求項1に記載の電子デバイス。前記内部電極は、前記第二の基板に形成されることを特徴とする請求項1又は2に記載の電子デバイス。前記配線は、前記第二の基板を貫通して前記外部電極と接続される貫通電極であることを特徴とする請求項3に記載の電子デバイス。前記配線は、前記第二の基板の側面を通り前記外部電極と接続されることを特徴とする請求項3に記載の電子デバイス。前記キャビティの内部に前記第一の素子よりも下方に収容される第二の素子を備え、前記第二の素子は、前記キャビティの内部に収容される際、前記キャビティの複数の稜部のうち少なくとも何れか3つの稜部に当接するとともに前記キャビティの底面に当接して固定されることを特徴とする請求項1から5のいずれか一項に記載の電子デバイス。前記内部電極は、前記キャビティの側面及び/又は底面に形成されることを特徴とする請求項1又は2に記載の電子デバイス。前記配線は、前記第一の基板を貫通して前記外部電極と接続される貫通電極であることを特徴とする請求項7に記載の電子デバイス。前記配線は、前記第一の基板の側面を通り前記外部電極と接続されることを特徴とする請求項7に記載の電子デバイス。前記キャビティの側面は、前記キャビティの底面と平行な面を介して一の傾斜面と他の傾斜面とが連接された形状からなり、前記第一の素子は、前記キャビティの内部に収容される際、前記キャビティの複数の稜部のうち少なくとも何れか3つの稜部に当接するとともに前記キャビティの底面と平行な面に当接して固定されることを特徴とする請求項1~9のいずれか一項に記載の電子デバイス。前記第一の素子は、前記キャビティの底面と平行な面を有し、前記キャビティの底面および前記第一の素子の前記キャビティの底面と平行な面は、少なくとも一組の隣り合う二辺の長さが異なる多角形であることを特徴とする請求項1から10のいずれか一項に記載の電子デバイス。前記導電部材は、導電樹脂からなることを特徴とする請求項1から11のいずれか一項に記載の電子デバイス。前記導電樹脂は、導電ペーストで形成されることを特徴とする請求項12に記載の電子デバイス。前記第一の素子は、圧電素子片であることを特徴とする請求項1から13のいずれか一項に記載の電子デバイス。素子を封止した電子デバイスの製造方法であって、第一の基板の上面に凹状のキャビティを形成する形成工程と、前記キャビティの内部に前記素子を収容する収容工程と、第二の基板を前記第一の基板の上面に接合し、当該接合した状態で前記第二の基板の一部である蓋部が前記キャビティの開口を密封して前記素子を封止する封止工程と、を備え、前記キャビティは、平面視における面積が前記蓋部よりも小さな底面と、前記底面の端部と前記蓋部の端部とを連接する傾斜面状の側面と、を有し、一の側面と当該一の側面と隣接する他の側面とで形成される複数の稜部を含み、前記収容工程は、前記キャビティの内部に前記素子を収容する際、前記素子を前記キャビティの上方より前記底面に向けて移動させ前記キャビティの複数の稜部のうち少なくとも何れか3つの稜部に当接させることで固定することを特徴とする電子デバイスの製造方法。しかしながら、特許文献2記載の発明では、素子を実装する工程において二度の画像認識工程が必要となるため、画像認識に要する時間が電子デバイスの製造工程を長期化させるという課題や、画像認識装置の使用による高コスト化という課題がある。また、素子を実装する工程では、高い位置精度で素子を実装するために一個毎に画像認識を行う必要があるため、ウェハレベルでの一括生産の利点を生かすことができない。また、実装時に素子を押し付けるため、吸着の強度や押し付け力の分布によって実装後の水晶振動子に意図しない位置ずれが発生するという課題がある。そのため、本発明の目的は、製造工程の時間短縮化や低コスト化を図れ、且つ実装する素子の高精度な位置決めが可能な電子デバイス及び当該電子デバイスの製造方法を提供することである。上述した課題を解決するために、本発明は以下の手段を提供する。請求項1に記載の発明は、電子デバイスであって、上面に凹状のキャビティが形成された第一の基板と、前記キャビティの内部に収容される第一の素子前記第一の基板の上面と接合され、当該接合された状態で一部が前記キャビティの開口を密封するための蓋部を形成する第二の基板と、前記キャビティと前記蓋部とからなる収容部に形成され、導電部材を介して前記第一の素子と電気的に接続される内部電極と、前記第一の基板または前記第二の基板に形成される外部電極と、前記内部電極と前記外部電極とを接続する配線と、を備え、前記キャビティは、平面視における面積が前記蓋部よりも小さな底面と、前記底面の端部と前記蓋部の端部とを連接する傾斜面状の側面と、を有し、一の側面と当該一の側面と隣接する他の側面とで形成される複数の稜部を含み、前記第一の素子は、前記キャビティの内部に収容される際、前記キャビティの複数の稜部のうち少なくとも何れか3つの稜部に当接して固定されることを特徴とする。請求項2に記載の発明は、請求項1に記載の電子デバイスにおいて、前記第一の素子が、前記キャビティの稜部と当接して固定される際、当該当接位置よりも下方に突出した突出部を備えた形状からなる場合に、前記突出部は、前記キャビティの稜部と当接した際に下端が前記キャビティの底面より上方に位置し且つ前記キャビティの稜部と当接しないことを特徴とする。請求項3に記載の発明は、請求項1又は2に記載の電子デバイスにおいて、前記内部電極は、前記第二の基板に形成されることを特徴とする。請求項4に記載の発明は、請求項3に記載の電子デバイスにおいて、前記配線は、前記第二の基板を貫通して前記外部電極と接続される貫通電極であることを特徴とする。請求項5に記載の発明は、請求項3に記載の電子デバイスにおいて、前記配線は、前記第二の基板の側面を通り前記外部電極と接続されることを特徴とする。請求項6に記載の発明は、請求項1から5のいずれか一項に記載の電子デバイスにおいて、前記キャビティの内部に前記第一の素子よりも下方に収容される第二の素子を備え、前記第二の素子は、前記キャビティの内部に収容される際、前記キャビティの複数の稜部のうち少なくとも何れか3つの稜部に当接するとともに前記キャビティの底面に当接して固定されることを特徴とする。請求項7に記載の発明は、請求項1又は2に記載の電子デバイスにおいて、前記内部電極は、前記キャビティの側面及び/又は底面に形成されることを特徴とする。請求項8に記載の発明は、請求項7に記載の電子デバイスにおいて、前記配線は、前記第一の基板を貫通して前記外部電極と接続される貫通電極であることを特徴とする。請求項9に記載の発明は、請求項7に記載の電子デバイスにおいて、前記配線は、前記第一の基板の側面を通り前記外部電極と接続されることを特徴とする。請求項10に記載の発明は、請求項1~9のいずれか一項に記載の電子デバイスにおいて、前記キャビティの側面は、前記キャビティの底面と平行な面を介して一の傾斜面と他の傾斜面とが連接された形状からなり、前記第一の素子は、前記キャビティの内部に収容される際、前記キャビティの複数の稜部のうち少なくとも何れか3つの稜部に当接するとともに前記キャビティの底面と平行な面に当接して固定されることを特徴とする。請求項11に記載の発明は、請求項1~10のいずれか一項に記載の電子デバイスにおいて、前記第一の素子は、前記キャビティの底面と平行な面を有し、前記キャビティの底面および前記第一の素子の前記キャビティの底面と平行な面は、少なくとも一組の隣り合う二辺の長さが異なる多角形であることを特徴とする。請求項12に記載の発明は、請求項1から11のいずれか一項に記載の電子デバイスにおいて、前記導電部材は、導電樹脂からなることを特徴とする。請求項13に記載の発明は、請求項12に記載の電子デバイスにおいて、前記導電樹脂は、導電ペーストで形成されることを特徴とする。請求項14に記載の発明は、請求項1から13のいずれか一項に記載の電子デバイスにおいて、前記第一の素子は、圧電素子片であることを特徴とする。請求項15に記載の発明は、素子を封止した電子デバイスの製造方法であって、第一の基板の上面に凹状のキャビティを形成する形成工程と、前記キャビティの内部に素子を収容する収容工程と、第二の基板を前記第一の基板の上面に接合し、当該接合した状態で前記第二の基板の一部である蓋部が前記キャビティの開口を密封して前記素子を封止する封止工程と、を備え、前記キャビティは、平面視における面積が前記蓋部よりも小さな底面と、前記底面の端部と前記蓋部の端部とを連接する傾斜面状の側面と、を有し、一の側面と当該一の側面と隣接する他の側面とで形成される複数の稜部を含み、前記収容工程は、前記キャビティの内部に前記素子を収容する際、前記素子を前記キャビティの上方より前記底面に向けて移動させ前記キャビティの複数の稜部のうち少なくとも何れか3つの稜部に当接させることで固定することを特徴とする。本発明によれば、第一の素子は、キャビティの内部に収容される際つまり、キャビティの上方より底面に向けて移動する際、複数の稜部のうち少なくとも何れか3つの稜部に当接してキャビティに固定される。つまり、第一の素子は、当該当接位置でキャビティに固定されることにより、自動的に稜部によって位置決めされた状態で収容部キャビティに収容されることとなる。そのため、本発明は、電子デバイスにおいて、画像認識工程及び画像認識のための装置を必要とせずに第一の基板と第一の素子の高精度な位置合わせを可能にする。したがって、本発明は、製造工程の時間短縮化や低コスト化を図れ、且つ実装する素子の高精度な位置決めが可能な電子デバイス及び当該電子デバイスの製造方法を提供できる。また、請求項1記載の発明によると、上記効果に加え、第一の素子と前記導電部材の接続時に位置ずれを起こすことなく接続できるという効果を奏する。これに加え、第一の素子と導電部材を接続する際、第一の素子は第一の基板のキャビティの側面に支持されているため、位置ずれを起こすことはないキャビティの側面が底面に対してなす角が、側面ごとに異なっていても、第一の素子の位置合わせは可能である。また、請求項2記載の発明によると、第一の素子は、下方に突出した突出部を備える形状からなる場合でも、稜部への当接時に突出部が底面や側面に当接することなくキャビティへ実装できる。また、請求項4記載の発明によると、内部電極と外部電極は最短距離で接続されるため、配線抵抗を小さくすることができるとともに、陽極接合によって素子収容部内を真空封止あるいは気密封止することができる。また、請求項5記載の発明によると、貫通配線作製のような複雑な工程がなくなり、第二の基板の作製が容易となる。また、請求項6記載の発明によると、複数の素子を1つのパッケージに収容できるので本発明に係る電子デバイスを用いた電子機器の小型化が可能となる。また、請求項7記載の発明によると、第二の基板の作成が容易となる。また、請求項10記載の発明によると、第一の素子を確実に目的とする高さ及び平面位置キャビティの底面と平行な方向にでキャビティに実装することができる。また、請求項11記載の発明によると、第一の素子の収容時のずれ角を0°もしくは180°に矯正することができる。また、請求項12記載の発明によると、第一の素子と内部電極とを接続する際に作用する外力の影響を緩和できる。さらに、内部電極が第一の基板にあり、導電部材に導電ペーストを用いた場合、導電ペースト焼成時の収縮によりキャビティから第一の素子を浮かせることができる。以下、本発明の実施形態を図に基づいて詳細に説明する。図1は本発明に係る第1の実施形態における電子デバイスの断面図である。電子デバイス100は、上面に凹状のキャビティ50が形成された第一の基板1及び第二の基板2で囲まれる素子収容部60に、第一の素子3が実装された構成からなる。ここで、第一の素子3は、後述する導電部材4、内部電極5、配線6を介して、プリント基板等に実装される端子である外部電極7と電気的に接続される。第一の基板1はリッドガラス、第二の基板2はベースガラスで構成される。第二の基板2は、第一の基板1の上面と接合される。そして、第二の基板2は、当該接合された状態で一部がキャビティ50の開口キャビティ50の上端を密封するための蓋部61を形成する。なお、第一の基板1、第二の基板2は、リッドガラスやベースガラスに換えて、セラミック、シリコン等を用いて構成してもよい。キャビティ50は、第一の基板1の上面に形成された凹状の窪みである。当該キャビティ50は、底面51と、底面51の端部と蓋部61の端部とを連接する傾斜面状の側面52と、で構成される。ここで、キャビティ50は、図2bに示すように、一の側面52と当該一の側面52と隣接する他の側面52とで形成される複数の稜部53を備える。当該稜部53は、図2bの破線で囲われた箇所で図示されるように、側面52間に形成される稜線のみならず、稜線を囲む周辺部分例えば、稜線と底面51との接触点近傍なども含む。なお、第一の基板1リッドガラスにキャビティ50を形成する方法としては、エッチング法、プレス法、サンドブラスト法等を用いることができる。本実施形態では、エッチング法を用いて45°の斜面を形成する。第一の素子3は、ATカット水晶振動子片圧電素子片を搭載した水晶振動子であり、素子収容部60キャビティ50の内部に収容されることで実装される。第一の素子3は、水晶振動子に限らず、半導体回路、LED、各種センサなど、素子収容部60に収容可能なものであればよい。当該第一の素子3は、キャビティ50の内部に収容される際つまり、キャビティ50の上方より底面51に向けて移動する際、図2bに示すように、複数の稜部53のうち少なくとも何れか3つの稜部53図2bでは4つに頂点が当接可能な形状からなる。そのため、第一の素子3は、当該当接位置でキャビティ50に固定されることにより、位置決めされた状態でキャビティ50への収容がなされる。ここで、第一の素子3の上下面は、キャビティ50の底面51と平行な面からなる。そして、底面51および上記第一の素子3の上下面は、例えば、図1や図2abに示されるように、少なくとも一組の隣り合う二辺の長さが異なる長方形状からなる。これにより、第一の素子3のキャビティ50への収容時のずれ角を0°もしくは180°に矯正することができる。導電部材4は、導電樹脂からなり、導電ペーストを用いて形成される。つまり、内部電極5と第一の素子3とは、導電部材4を焼成して接合される。ただし、第一の素子3の構成によっては、導電部材4としてACFや半田クリームを用いることもできる。内部電極5、外部電極7は、それぞれ、第二の基板2の下端素子収容部60の内部、第二の基板2の上端外部と接触する位置に設けられる電極である。当該内部電極5、外部電極7は、それぞれ金属膜で形成され、最表面に金を、下地にクロムまたはニッケルが用いられる。なお、最表面は、金の他に銀や白金等の貴金属を使用して形成される表面層としてもよい。一般に、貴金属は、イオン化傾向が小さく、耐腐食性がある。そのため、電子デバイス100は、当該貴金属により長期的劣化が抑えられるので、信頼性が向上する。また、下地のクロムまたはニッケルは、貴金属とベース材との密着性を向上させる効果がある。なお、内部電極5、外部電極7は、同一の材料を用いて形成することもできるが、異なる材料を用いて形成してもよい。ここで、内部電極5、外部電極7の形成方法には、スパッタ法とフォトリソ法を組み合わせたものがある。スパッタ法以外の形成方法としては、真空蒸着法やめっき法を用いることができる。各金属膜は同様の形成方法により形成することもできるが、異なる方法を用いて形成してもよい。配線6は、第二の基板2を上下に亘って貫通し、内部電極5と外部電極7とを電気的に接続する貫通電極である。配線6は、鉄-ニッケル合金、コバール合金、鉄-ニッケル-クロム合金等が望ましい。ここで、この鉄ニッケル合金には、例えば36Ni-Fe合金、42Ni-Fe合金、45Ni-Fe合金、47Ni-Fe合金、50Ni-Fe合金、52Ni-Fe合金等が使用できる。またこの鉄-ニッケル-クロム合金としては、例えば、42Ni-6Cr-Feがあげられる。これらは、ベースガラスからなる第二の基板2と熱膨張係数の近い材料のため、電子デバイス100の安定性を向上させる。しかし、配線6は、これら以外の金属でもよく、例えば、ベースガラスと熱膨張係数が近く、熱履歴による破壊を防ぐことができるものを用いることができる。電子デバイスの製造方法次に、当該電子デバイス100の製造方法を、図3~図5を用いて説明する。ここで、図3~図5は、ウェハレベルで作製され、最後にダイシング等で切断されて得られる電子デバイス100の製造方法を説明するための図である。なお、製造方法は、図3~図5に図示したものに限定されず、はじめから個別パッケージで形成してもよい。図3aは、第一の基板1であるリッドガラスにキャビティ50を形成する工程形成工程を示す図である。当該キャビティ50は、図2に示した通り、底面51と、傾斜面状の側面52と、複数の稜部53と、が備わるように形成される。また、キャビティ50は、エッチング法、プレス法、サンドブラスト法、等で製造する。図3bは、キャビティ50に第一の素子3であるATカット水晶振動子片を設置する工程収容工程を示す図である。このとき、図2bに示したように、キャビティ50の稜部53と第一の素子3の頂点とがそれぞれ接することで第一の素子3の設置位置の位置合わせがされる。ここで、キャビティ50の稜部53に第一の素子3が当接する位置は、最も第一の素子3の安定する位置である。そして、第一の素子3は、多少目標とする設置位置平面位置からずれた状態でキャビティ50に収納される場合でも、その目標とする設置位置へと側面52を滑動することにより自己組織的に収まる。そのため、本工程によって、第一の素子3の第一の基板1に対する位置合わせのための画像認識工程及び画像認識のための装置が必要なくなる。つまり、本工程は、第一の素子3を実装する上での位置合わせの高速化を可能にする。また、この位置合わせの精度はリッドガラス及びATカット水晶振動子片の加工精度によって決まり、これらをフォトリソ法にて加工すれば精度を数μmとできるので、高精度な位置合わせが可能となる。さらに、キャビティ50の稜線と第一の素子3の頂点がそれぞれ面取りされている場合でも、稜部53の何れか稜線の周囲部分と第一の素子3の頂点近傍とが当接可能でありさえすれば、高位置精度を保てる。図4aは、第二の基板2であるベースガラスを形成する工程を示す図である。ベースガラスはプレス形成によって形成される。このときに配線6である貫通電極を同時に埋め込む。なお、ベースガラスにサンドブラスト等で貫通孔を形成した後、貫通電極を挿入して周囲をガラスフリット等で固着させる工程を用いてもよい。図4bは、内部電極5と外部電極7をスパッタ法およびフォトリソ法を用いて第二の基板2に形成する工程を示す図である。内部電極5と外部電極7の金属は表層を金とし、下地層にクロムまたはニッケルを用いる。図4cは、導電部材4である導電ペーストを形成する工程を示す図である。導電ペーストはディスペンサを用いて内部電極5上に吐出することにより形成される。また、その他の方法として、スクリーン印刷等を用いる方法がある。ウェハレベルの場合、スクリーン印刷を用いることで多数の内部電極上に一括で導電ペーストを形成することができる。図5aは、第一の素子3と第二の基板2との接続工程および第一の基板1と第二の基板2とを接合して第一の素子3を封止する工程封止工程を示す図である。すなわち、第一の基板1と第二の基板2を位置合わせすることで、第一の基板1のキャビティ50内に設置された第一の素子3とベースガラス上の導電ペーストである導電部材4との接続を行う。第一の素子3はキャビティ50の稜部53に当接して固定されているため、接続時に第一の素子3が位置ずれを起こすことはない。また、焼成の際導電ペーストである導電部材4が収縮し第一の素子3がキャビティ50から離れる。そのため、第一の素子3の振動を妨げることはない。ウェハレベルでは、第一の基板1と第二の基板2の位置合わせを行うのみで、大量の第一の素子3を画像認識を行うことなく一括で各素子収納部60キャビティ50に実装することができる。また、第一の基板1と第二の基板2の接合方法としては、例えば接着や陽極接合、金-金接合等を用いることができる。ただし、第一の素子3を実装する場合には接合時の温度が低い方法が望ましい。そのため、本工程では陽極接合にて接合を行う。図5bは、ダイシングによりパッケージを個片化する工程を示す図である。すなわち、図5aに示した工程により、複数の第一の素子3を一括形成してパッケージを生成した後、それらを個片化して電子デバイス100を生成する工程である。この工程は、ダイシング以外の方法として、レーザーカット法を用いることができる。変形例1上記第1の実施形態では、配線6は、第二の基板2を上下に亘って貫通する貫通電極とした。しかしながら、図6の電子デバイス100aに示すように、配線6aは、第二の基板2の側面を通り、外部電極7と内部電極5とを接続するように構成してもよい。これにより、貫通電極のための配線作製のような複雑な工程がなくなるので、第二の基板2の作製が容易となる。第2の実施形態図7は、本発明に係る電子デバイスの第2の実施形態電子デバイス100bを示す図である。なお、図1に示す第1の実施形態に係る電子デバイス100と同一の構成については同一の符号を付して説明を省略する。図7に示すように、キャビティ50の側面52bは、底面51と平行な面521bを介して一の傾斜面522bと他の傾斜面523bとが連接された形状からなる。そのため、第一の素子3は、キャビティ50の内部に収容される際つまり、キャビティ50の上方より底面51に向けて移動する際、キャビティ50の複数の稜部53b他の傾斜面523bに形成される稜部533bのうち少なくとも何れか3つの稜部53bに当接するとともに平行な面521bに当接して固定される。その結果、第一の素子3は、確実に目的とする高さ及び平面位置でキャビティ50内に収容される。なお、この平行な面521bの外形寸法を第一の素子3の外形寸法と略同一にすることでより確実に第一の素子3を所定の位置に設置することができる。第3の実施形態図8は、本発明に係る電子デバイスの第3の実施形態電子デバイス100cを示す図である。なお、図1に示す第1の実施形態に係る電子デバイス100と同一の構成については同一の符号を付して説明を省略する。図8に示すように、キャビティ50の内部には、第二の素子9cが第一の素子3よりも下方に収容される。当該第二の素子9cは、第2の実施形態に係る第一の素子3と同様にしてキャビティ50の内部に収容される。つまり、第二の素子9cは、キャビティ50の複数の稜部53のうち少なくとも何れか3つの稜部53に当接するとともに底面51に当接して固定される。そして、その後、第一の素子3が何れか3つの稜部53に当接して固定されることで、複数の素子が1つのキャビティ50内に収容される。ここで、キャビティ50内に収容された第二の素子9cは、図8に示すように、底面51に設けられた第二の内部電極8cと、第一の基板1の下端に設けられた第二の外部電極11cと、第二の内部電極8cと第二の外部電極11cとを接続する第二の配線10c貫通電極と、を介して出力が外部へと取り出される。なお、第二の素子9cとしては、例えば、ICが使用される。このICの厚さは、第一の素子3の底面からキャビティ50の底面51までの距離よりも小さければよい。このとき、例えば、側面52の底面51に対する傾斜角をすべて45°とし、底面51のある一辺を1mm、対応する第一の素子3の底面の一辺を1.4mmとすると、第一の素子3の底面から底面51までの距離xは、x=1/21.4-1tan45°より、0.2mmとなる。そのため、ICは、0.2mm未満の厚さであればキャビティ50へ実装することができる。一例として、本実施形態では0.15mmの高さのICを用いる。また、第二の配線10cは、配線6貫通電極と同様の方法で形成できる。加えて、図8では電第一の素子3と第二の素子9cとは接続されていないが、内部電極の配置位置等を変更することで接続することも可能である。第4の実施形態図9は、本発明に係る電子デバイスの第4の実施形態電子デバイス100dを示す図である。なお、図1に示す第1の実施形態に係る電子デバイス100と同一の構成については同一の符号を付して説明を省略する。図9に示すように、第一の素子3dは、中央に凸部31d突出部を有するATカット水晶振動個片である。当該凸部31dは、第一の素子3dが稜部53と当接して固定される際、その当接位置よりも下方に突出する。ここで、図9に示すように、凸部31dの下端311dは、その第一の素子3dと稜部53との当接時において、キャビティ50の底面51よりも上方に位置し、且つ稜部53と当接しないように形成されている。これにより、第一の素子3が下方へ向けて凸状からなる場合でもキャビティ50への実装が可能となる。このとき、例えば、側面52の底面51に対する傾斜角をすべて45°として、第一の素子3dにおける稜部53との接触点から凸部31d側面に備わる頂点までの距離を20μmとすると、凸部31dの高さzは、tan45°=z/20μmより、20μmとすることができる。第5の実施形態図10は、本発明に係る電子デバイスの第5の実施形態電子デバイス100eを示す図である。なお、図1に示す第1の実施形態に係る電子デバイス100と同一の構成については同一の符号を付して説明を省略する。図10に示すように、電子デバイス100eは、内部電極5eをキャビティ50の側面52及び底面51に備える。これにより、第一の素子3をキャビティ50内部に収容する際、第一の素子3と内部電極5eとの直接接続を行うことができる。ここで、内部電極5eを形成した位置に応じて、配線6e貫通電極は第一の基板1の上下を貫通するように、外部電極7eは配線6eと接続されるように第一の基板1の下端へ、それぞれ配設される。このとき、内部電極5eは、第一の素子3との当接部分を、銀などを用いたペースト材で補強してもよい。また、図10では第一の基板1に配線6e及び外部電極7eを形成しているが、これらは第二の基板2に形成することも可能である。なお、内部電極5eは、キャビティ50の側面52又は底面51の何れか一方に設けられたものであってもよい。変形例2上記第5の実施形態では、配線6eは、第一の基板1を上下に亘って貫通する貫通電極とした。しかしながら、図11の電子デバイス100fに示すように、配線6fは、第一の基板1の側面を通り、外部電極7fと内部電極5fとを接続するように構成してもよい。これにより、貫通電極のための配線作製のような複雑な工程がなくなるので、第一の基板1の作製が容易となる。第6の実施形態図12は、本発明に係る電子デバイスの第6の実施形態電子デバイス100gを示す図である。なお、図1に示す第1の実施形態に係る電子デバイス100と同一の構成については同一の符号を付して説明を省略する。図12に示すように、電子デバイス100gは、平面視における面積が底面51と略等しい第一の素子3gを、キャビティ50の複数の稜部53のうち少なくとも何れか3つの稜部53稜線及び底面51に当接させて固定する。ここで、第一の素子3gは、LEDLightEmittingDiodeであり、封止樹脂13gで封止される。そして、電子デバイス100gでは、第一の素子3gと内部電極6との接続のために、導電部材12gとしてはんだバンプを用いる。したがって、底面51と第一の素子3gの平面視における面積が一致する場合でも高精度な位置合わせが可能となる。本発明の電子デバイスは、例えば、本発明の電子デバイスを発振子として用いた発振器又は時計、本発明の電子デバイスを計時部に備えた携帯情報機器、本発明の電子デバイスを時刻情報などの電波を受信部に備えた電波時計等の電子機器やパーソナルコンピュータ等に用いることができる。なお、図8に示す第3の実施形態に係る電子デバイス100cでは、第二の素子9cを稜部53及び底面51に当接させて固定するように構成したが、第二の素子9cの上下面の面積をより大きく形成し、第一の素子3を固定する稜部53よりも下方に位置する稜部53に当接させて固定するように構成してももちろん良い。