"1対のスイッチング素子により同一の直流電源からの電圧を同一の周期Tcで断続させる2つのハーフブリッジと、該ハーフブリッジがそれぞれ断続させた電圧を変圧する2つの変圧器と、該変圧器の各一次側にそれぞれ直列に接続されたコンデンサと、前記変圧器の各二次側の電圧を整流する整流回路とを備えたDC-DCコンバータにおいて、前記ハーフブリッジの一方の高圧側スイッチング素子を期間Thオンにした後、高圧側及び低圧側の両スイッチング素子を期間Td=固定オフにし、次に、低圧側スイッチング素子を期間Tlオンにした後、両スイッチング素子を期間Tdオフにするオン/オフ制御を繰り返すオン/オフ手段但し、Tc=ThTl2Tdと、前記ハーフブリッジの他方の高圧側スイッチング素子及び低圧側スイッチング素子を、前記オン/オフ制御より期間ThTd/2遅延させて、前記オン/オフ手段と同様にオン/オフ制御する第2オン/オフ手段とを備え、期間Th,Tlを変化させることにより出力を可変制御するように構成してあることを特徴とするDC-DCコンバータ。前記整流回路は、前記2つの変圧器の各二次側の中間タップからの電圧を整流するように構成してある請求項1記載のDC-DCコンバータ。特許文献1に記載されたDC-DCコンバータでは、並列接続したDC-DCコンバータのパラメータが同様の場合、出力電圧電流の可変制御が困難であり、通常の制御方法パルス幅制御、周波数制御、位相シフト制御では対応できないという問題がある。特許文献2に記載されたDC-DCコンバータでは、並列に接続されたDC-DCコンバータのパラメータに差を付けてアンバランス状態の構成にすることで、出力電圧の可変制御が可能になるが、自然転流ができないハードスイッチングが生じ、スイッチング損失が大きくなるという問題がある。本発明は、上述したような事情に鑑みてなされたものであり、出力を可変制御でき、ノイズが小さく、変換効率が高いDC-DCコンバータを提供することを目的とする。第1発明に係るDC-DCコンバータは、1対のスイッチング素子により同一の直流電源からの電圧を同一の周期Tcで断続させる2つのハーフブリッジと、該ハーフブリッジがそれぞれ断続させた電圧を変圧する2つの変圧器と、該変圧器の各一次側にそれぞれ直列に接続されたコンデンサと、前記変圧器の各二次側の電圧を整流する整流回路とを備えたDC-DCコンバータにおいて、前記ハーフブリッジの一方の高圧側スイッチング素子を期間Thオンにした後、高圧側及び低圧側の両スイッチング素子を期間Td=固定オフにし、次に、低圧側スイッチング素子を期間Tlオンにした後、両スイッチング素子を期間Tdオフにするオン/オフ制御を繰り返すオン/オフ手段但し、Tc=ThTl2Tdと、前記ハーフブリッジの他方の高圧側スイッチング素子及び低圧側スイッチング素子を、前記オン/オフ制御より期間ThTd/2遅延させて、前記オン/オフ手段と同様にオン/オフ制御する第2オン/オフ手段とを備え、期間Th,Tlを変化させることにより出力を可変制御するように構成してあることを特徴とする。このDC-DCコンバータでは、2つのハーフブリッジが、1対のスイッチング素子により同一の直流電源からの電圧を同一の周期Tcで断続させ、2つの変圧器が、ハーフブリッジがそれぞれ断続させた電圧を変圧する。変圧器の各一次側にそれぞれ直列に接続されたコンデンサが、スイッチング素子による自然転流を促し、整流回路が、変圧器の各二次側の電圧を整流する。オン/オフ手段が、ハーフブリッジの一方の高圧側スイッチング素子を期間Thオンにした後、高圧側及び低圧側の両スイッチング素子を期間Tdオフにし、次に、低圧側スイッチング素子を期間Tlオンにした後、両スイッチング素子を期間Tdオフにする。第2オン/オフ手段が、ハーフブリッジの他方の高圧側スイッチング素子及び低圧側スイッチング素子を、オン/オフ手段のオン/オフ制御より期間ThTd/2遅延させて、オン/オフ手段と同様にオン/オフ制御する。オン/オフ手段及び第2オン/オフ手段により、期間Th,Tlを変化させることにより出力を可変制御する。これにより、コンデンサが、スイッチング素子による自然転流を促すので、ノイズ及び損失が低減され、また、期間Th,Tlの比を1から遠ざける程、出力を小さくすることができる。第2発明に係るDC-DCコンバータは、前記整流回路は、前記2つの変圧器の各二次側の中間タップからの電圧を整流するように構成してあることを特徴とする。このDC-DCコンバータでは、整流回路は、2つの変圧器の各二次側の中間タップからの電圧を整流するので、降圧比を大きく取ることができる。本発明に係るDC-DCコンバータによれば、出力を可変制御でき、ノイズが小さく、変換効率が高いDC-DCコンバータを実現することができる。以下に、本発明をその実施の形態を示す図面に基づき説明する。図1は、本発明に係るDC-DCコンバータの実施の形態の概略構成を示すブロック図である。このDC-DCコンバータは、直流電源Eに2つのハーフブリッジ2,3が並列に接続され、ハーフブリッジ2がスイッチングした電圧は、変圧器T1により変圧降圧され、整流回路4で整流される。ハーフブリッジ3がスイッチングした電圧は、変圧器T2により変圧降圧され、整流回路5で整流される。ハーフブリッジ2は、NチャネルMOS型FETQ1,Q3及びコンデンサC11,C12により構成され、FETQ1のドレイン及びコンデンサC11の正極端子が、直流電源Eの正極端子に接続されている。FETQ1のソースがFETQ3のドレインに接続され、FETQ3のソースは直流電源Eの負極端子に接続されている。コンデンサC11の負極端子が、コンデンサC12の正極端子に接続され、コンデンサC12の負極端子は直流電源Eの負極端子に接続されている。コンデンサC11の負極端子及びコンデンサC12の正極端子は、自然転流コンデンサC1を通じて、変圧器T1の一次コイルの一方の端子に接続され、一次コイルの他方の端子は、FETQ1のソース及びFETQ3のドレインに接続されている。変圧器T1の二次コイルの一方の端子が、NチャネルMOS型FETQ5のドレインに接続され、二次コイルの他方の端子は、NチャネルMOS型FETQ6のドレインに接続されている。FETQ5及びFETQ6の各ソースは相互に接続されている。FETQ5及びFETQ6は、常時オフにされ、それぞれの寄生ダイオードが利用され、整流回路4を構成している。ハーフブリッジ3は、NチャネルMOS型FETQ2,Q4及びコンデンサC21,C22により構成され、FETQ2のドレイン及びコンデンサC21の正極端子が、直流電源Eの正極端子に接続されている。FETQ2のソースがFETQ4のドレインに接続され、FETQ4のソースは直流電源Eの負極端子に接続されている。コンデンサC21の負極端子が、コンデンサC22の正極端子に接続され、コンデンサC22の負極端子は直流電源Eの負極端子に接続されている。コンデンサC21の負極端子及びコンデンサC22の正極端子は、自然転流コンデンサC2を通じて、変圧器T2の一次コイルの一方の端子に接続され、一次コイルの他方の端子は、FETQ2のソース及びFETQ4のドレインに接続されている。変圧器T2の二次コイルの一方の端子が、NチャネルMOS型FETQ7のドレインに接続され、二次コイルの他方の端子は、NチャネルMOS型FETQ8のドレインに接続されている。FETQ7及びFETQ8の各ソースは相互に接続されている。FETQ7及びFETQ8は、常時オフにされ、それぞれの寄生ダイオードが利用され、整流回路5を構成している。変圧器T1,T2の二次コイルの各中間タップが、平滑リアクトルLの一方の端子に接続され、平滑リアクトルLの他方の端子は、平滑コンデンサCの一方の端子に接続されている。平滑コンデンサCの他方の端子は、FETQ5,Q6,Q7,Q8の各ソースに接続されている。平滑リアクトルLの他方の端子、及び平滑コンデンサCの他方の端子は、このDC-DCコンバータの出力端子となっている。FETQ1,Q2,Q3,Q4の各ゲートは、制御部1にそれぞれ接続され、制御部1は、図示しない操作部での操作内容に応じて、FETQ1,Q2,Q3,Q4をそれぞれオン/オフ制御する。以下に、このような構成のDC-DCコンバータの動作を説明する。制御部1は、同一の周期TcでFETQ1,Q2,Q3,Q4をそれぞれオン/オフ制御する。制御部1は、ハーフブリッジ2のFETQ1,Q3を交互にオン/オフ制御するが、図2に示すように、オン/オフが反転する際に、両FETQ1,Q3が同時にオフになるデッドタイムTdを設けて、直流電源Eの短絡を防止する。これは、ハーフブリッジ3のFETQ2,Q4についても同様である。デッドタイムTdは、できる限り小さくし、常に一定にしておく。制御部1は、ハーフブリッジ2の高圧側のFETQ1を期間Thオンに低圧側のFETQ3を期間Thオフにした後、両FETQ1,Q3を期間Tdオフにする。次いで、制御部1は、低圧側のFETQ3を期間Tlオンに高圧側のFETQ1を期間Tlオフにした後、両FETQ1,Q3を期間Tdオフにする。制御部1は、これらのオン/オフ制御を周期Tcで繰返す。但し、ThTl2Td=Tcである。制御部1は、ハーフブリッジ3の高圧側のFETQ2、及び低圧側のFETQ4については、図3Aに示すように、ハーフブリッジ2の上述したオン/オフ制御より、期間T=ThTd/2遅延させて、ハーフブリッジ2と同様にオン/オフ制御する。平滑コンデンサCの両端子間で得られる出力電力は、FETQ1,Q2のオン期間Thと、FETQ3,Q4のオン期間Tlとが等しいとき最大100となる。このDC-DCコンバータの出力電力は、例えば、図3Bに示すように、期間Th,Tlを周期Tc100の36,54Td=5とすれば、約40となる。また、図3Cに示すように、期間Th,Tlを周期Tc100の26,64Td=5とすれば、出力電力は約5となる。期間Th,Tlが入れ替わっても、出力は同じである。また、このDC-DCコンバータは、ハーフブリッジ2,3の各コンデンサ自然転流コンデンサC1,C2によりハードスイッチングが生じ難く、スイッチング損失が小さいので、ノイズが小さく、変換効率が高い。尚、ここでは、変圧器T1,T2の一次コイルは9ターン、二次コイルは1ターン、変圧器T1,T2の定格入力電圧288V、定格出力電圧14V、定格出力電流100A、制御周波数=1/Tc100kHzとしてある。また、ここでは、変圧器T1,T2のインダクタンスは200μHとしてあるが、インダクタンスが大き過ぎる場合は、変圧器への入力電流が不連続になり、寄生振動が生じることがあり、小さい場合は、励磁電流が大きくなり損失が増加する。また、ここでは、変圧器T1,T2の漏れインダクタンス1.5μH、自然転流コンデンサC1,C2の容量0.2μFとしてあるが、漏れインダクタンスが一定の場合、自然転流コンデンサの容量が小さいとき、高周波の共振が生じて、自然転流が不可能となる。自然転流コンデンサの容量が大きいとき、三角形の電流波形が得られなくなり、台形の波形となる為、損失が増加する。図4は、このDC-DCコンバータにおいて、期間Th-Tlを40-40Td=10、30-50Td=10、20-60Td=10とした場合の入力電圧~出力電流特性を示す特性図である。40-40とした場合に、出力電流が最も大きい。図5は、このDC-DCコンバータにおいて、期間Th-Tlを30-50Td=10、25-55Td=10、20-60Td=10とした場合の出力電圧~出力電流特性入力電圧100Vを示す特性図である。40-40に近い程、出力が大きくなる。このDC-DCコンバータでは、変圧器T1,T2のパラメータと自然転流コンデンサC1,C2の容量とを調整することにより、変圧器T1,T2の一次側の入力電流の波形を、図6Aに示すように、連続した三角波形とすることができる。これにより、変圧器T1,T2の二次側のサージ電圧を抑制することができる。図6Bは、軽負荷時5A出力の変圧器T1,T2の出力電圧波形の例であり、図6Cは、大電流出力時100A出力の変圧器T1,T2の出力電圧波形の例である。また、このDC-DCコンバータでは、変圧器T1,T2の一次側の入力電流の波形を、図6Aに示すように、正弦波に近い三角波形とすることにより、従来の矩形波より高周波成分を抑制することができ、高周波に起因する変圧器の銅損及び鉄損を低減することができる。また、変圧器T1,T2のパラメータと自然転流コンデンサC1,C2の容量とを調整して、変圧器T1,T2の一次側の入力電流の電流波形を連続させることにより、回路の寄生振動を抑制することができ、高周波のスイッチングが可能になり、DC-DCコンバータを小型化することができる。図7A,Bは、このDC-DCコンバータにおいて、期間Th-Tlを45-45Td=5としたときの、変圧器T1,T2の二次側の出力電流の波形の例を示す波形図中間タップの片側の電流波形である。図7C,Dは、従来例の出力電流の波形図特許文献1及び特許文献2のIdに対応する。であるが台形波形になっており、自然転流の期間中を除いて導通損失がハーフブリッジ単独運転のコンバータより小さくなっていない。これに対して、このDC-DCコンバータ図7A,Bでは、出力電流の波形が三角波形となっており、ハーフブリッジ単独運転のコンバータより最大25導通損失を低減することができる。尚、図1に示すDC-DCコンバータは、図8に示すように、平滑リアクトルLを省略した構成においても、同様の作用、効果を得ることができ、小型化及びコスト低減を図ることができる。また、本発明に係るDC-DCコンバータでは、図9平滑リアクトルL省略及び図10に示すように、2つのハーフブリッジを直列に接続することにより、並列に接続する場合と同様の作用、効果を得ることができると共に、更に高い降圧比を得ることが可能となる。"