第1の表面領域、第2の表面領域および裏面を有し、窒化ガリウム系化合物からなる第1導電型の第1の半導体層と、前記第1の表面領域の上に設けられた第2導電型の第2の半導体層と、前記第1の半導体層と前記第2の半導体層との間に位置する活性層と、前記第2の半導体層の主面に設けられた第1の電極と、前記第1の半導体層を貫通し、前記第2の表面領域および前記裏面に開口を有するスルーホールの内壁に設けられた第1の絶縁膜と、前記スルーホールの内部において、前記第1の絶縁膜の表面に設けられた導電体部と、前記第2の表面領域の上に設けられ、前記導電体部と接する第2の電極と、前記第1の半導体層の前記裏面に設けられ、前記導電体部と接する第3の電極とを備える、発光ダイオード素子。前記第1の半導体層は、半導体基板と、前記半導体基板の主面上に形成された窒化ガリウム系化合物半導体層とを有し、前記第1の半導体層の前記裏面は前記半導体基板の裏面であり、前記第1の表面領域および前記第2の表面領域は前記窒化ガリウム系化合物半導体層の表面上の領域である、請求項1に記載の発光ダイオード素子。前記第2の表面領域のうち前記スルーホールの周囲に位置する領域には第2の絶縁膜が設けられ、前記第2の電極は、前記第2の絶縁膜上に設けられている、請求項1または2に記載の発光ダイオード素子。前記第1の半導体層の主面に垂直な方向から見たとき、前記第3の電極は、前記第1の電極と重なる領域に設けられている、請求項1から3のいずれかに記載の発光ダイオード素子。前記第1の半導体層の主面に垂直な方向から見たとき、前記スルーホールは前記第1の半導体層の一辺に沿って設けられ、前記活性層は、前記第1の半導体層のうち前記スルーホールが設けられた領域の隣に、略四角形の平面形状で設けられている、請求項1から4のいずれかに記載の発光ダイオード素子。前記第1の半導体層の主面に垂直な方向から見たとき、前記第3の電極は、前記第1の電極と重なる領域に、互いに間隔をおいて配置されている、請求項1から5のいずれかに記載の発光ダイオード素子。前記スルーホール内には、前記導電体部に囲まれた空間が配置されている、請求項1から6のいずれかに記載の発光ダイオード素子。前記第1の半導体層の前記裏面において前記スルーホールの周囲に位置する領域には第3の絶縁膜が設けられ、前記第3の電極は、前記第3の絶縁膜の裏面側に設けられている、請求項1から7のいずれかに記載の発光ダイオード素子。前記第1の表面領域および前記第2の表面領域はm面上の領域である、請求項1から8のいずれかに記載の発光ダイオード素子。前記第1の表面領域および前記第2の表面領域はm面以外の面上の領域である、請求項1から8のいずれかに記載の発光ダイオード素子。主面および裏面を有する半導体基板と、前記半導体基板の主面上に形成された窒化ガリウム系化合物半導体層とを有する第1導電型の第1の半導体層と、前記窒化ガリウム系化合物半導体層の主面の上に設けられ、第2導電型の第2の半導体層と、前記第1の半導体層と前記第2の半導体層との間に位置する活性層と、前記第2の半導体層の主面における第1の領域に設けられた第1の電極と、前記第1の半導体層、前記第2の半導体層および前記活性層を貫通し、前記第2の半導体層の主面における第2の領域および前記半導体基板の前記裏面に開口を有するスルーホールの内壁に設けられた第1の絶縁膜と、前記スルーホールの内部において前記第1の絶縁膜の表面に設けられた導電体部と、前記第2の領域の上に設けられ、前記導電体部と接する第2の電極と、前記半導体基板の前記裏面に設けられ、前記導電体部と接する第3の電極とを備える、発光ダイオード素子。前記第2の領域のうち前記スルーホールの周囲に位置する領域には第2の絶縁膜が設けられ、前記第2の電極は、前記第2の絶縁膜上に設けられている、請求項11に記載の発光ダイオード素子。前記第1の半導体層の前記主面に垂直な方向から見たとき、前記第3の電極は、前記第1の電極と重なる領域に設けられている、請求項11または12に記載の発光ダイオード素子。前記第1の半導体層の前記主面に垂直な方向から見たとき、前記スルーホールは前記第1の半導体層の一辺に沿って設けられ、前記活性層は、前記第1の半導体層のうち前記スルーホールが設けられた領域の隣に、略四角形の平面形状で設けられている、請求項11から13のいずれかに記載の発光ダイオード素子。前記第1の半導体層の前記主面に垂直な方向から見たとき、前記第3の電極は、前記第1の電極と重なる領域に、互いに間隔をおいて配置されている、請求項11から14のいずれかに記載の発光ダイオード素子。前記スルーホール内には、前記導電体部に囲まれた空間が配置されている、請求項11から15のいずれかに記載の発光ダイオード素子。前記第1の半導体層の前記裏面において前記スルーホールの周囲に位置する領域には第3の絶縁膜が設けられ、前記第3の電極は、前記第3の絶縁膜の裏面側に設けられている、請求項11から16のいずれかに記載の発光ダイオード素子。前記窒化ガリウム系化合物半導体層の主面はm面である、請求項11から17のいずれかに記載の発光ダイオード素子。前記窒化ガリウム系化合物半導体層の主面はm面以外の面上の領域である、請求項11から17のいずれかに記載の発光ダイオード素子。請求項1から19のいずれかに記載の発光ダイオード素子と、実装基板とを備える発光ダイオード装置であって、前記第1の電極および前記第2の電極が配置されている側が前記実装基板に対向するように前記発光ダイオード素子は前記実装基板上に配置される発光ダイオード装置。しかしながら、前記従来の構成では、入力電流が増加するにつれてコンタクト抵抗や導電層の抵抗によって、活性層にかかる電圧が低下し、電力効率が低下する。また、活性層からキャリアがあふれるために発生する暗電流や、導電層やコンタクト部分の抵抗に起因するチップの温度の上昇のために、内部量子効率が低下するという課題がある。図4aからcに示す両面電極タイプの発光ダイオード素子115では、ワイヤボンディングによってn型裏面電極107と実装基板112とが接続されている。発光ダイオード素子115は高出力動作時に発熱し、そのチップ温度は400K近くになる。ワイヤボンディングの放熱性はバンプよりも低く、ワイヤボンディングによって実装された発光ダイオード素子115は、高温に加熱される。そのため、両面電極タイプの発光ダイオード素子115では、発熱時に、このワイヤボンディングの信頼性が低下するという問題が生じる。また、図5に示す表面電極タイプの発光ダイオード素子114の場合は、高出力動作時に、n型表面電極106周辺に多量の電流が集中する。そのため、電流密度の高い部分が発熱し、発光効率が低下するという問題が生じる。また、n型導電層102の抵抗により、活性層103のうちn型表面電極106から遠い領域には、バイアスが印加されにくく、十分な電流が流れなかった。そのため、十分な発光強度を得られなかった。また、電流密度が不均一であるため、発光分布も不均一であった。このように、両面電極タイプは、電流密度が均一で大電力を投入しやすい構造であるが、実装での信頼性が低いという課題を有している。一方、表面電極タイプは、バンプで実装するので高い信頼性を有するが、電流密度が不均一で大電力投入時に効率が悪いという課題を有する。本発明は、上記の課題を解決するためになされたものであり、その目的は、コンタクト抵抗およびn型導電層内の抵抗を低下させ、チップ温度の上昇を抑制することにより、電力効率および内部量子効率の高い発光ダイオード素子を提供することにある。本発明の他の目的は、発光分布の均一性を高め、実装基板との接続が良好で信頼性に優れた発光ダイオード素子を提供することにある。本発明の発光ダイオード素子は、第1の表面領域、第2の表面領域および裏面を有し、窒化ガリウム系化合物からなる第1導電型の第1の半導体層と、前記第1の表面領域の上に設けられた第2導電型の第2の半導体層と、前記第1の半導体層と前記第2の半導体層との間に位置する活性層と、前記第2の半導体層の主面に設けられた第1の電極と、前記第1の半導体層を貫通し、前記第2の表面領域および前記裏面に開口を有するスルーホールの内壁に設けられた第1の絶縁膜と、前記スルーホールの内部において、前記第1の絶縁膜の表面に設けられた導電体部と、前記第2の表面領域の上に設けられ、前記導電体部と接する第2の電極と、前記第1の半導体層の前記裏面に設けられ、前記導電体部と接する第3の電極とを備える。ある実施形態において、前記第1の半導体層は、半導体基板と、前記半導体基板の主面上に形成された窒化ガリウム系化合物半導体層とを有し、前記第1の半導体層の前記裏面は前記半導体基板の裏面であり、前記第1の表面領域および前記第2の表面領域は前記窒化ガリウム系化合物半導体層の表面上の領域である。ある実施形態において、前記第2の表面領域のうち前記スルーホールの周囲に位置する領域には第2の絶縁膜が設けられ、前記第2の電極は、前記第2の絶縁膜上に設けられている。ある実施形態において、前記第1の半導体層の主面に垂直な方向から見たとき、前記第3の電極は、前記第1の電極と重なる領域に設けられている。ある実施形態において、前記第1の半導体層の主面に垂直な方向から見たとき、前記スルーホールは前記第1の半導体層の一辺に沿って設けられ、前記活性層は、前記第1の半導体層のうち前記スルーホールが設けられた領域の隣に、略四角形の平面形状で設けられている。ある実施形態において、前記第1の半導体層の主面に垂直な方向から見たとき、前記第3の電極は、前記第1の電極と重なる領域に、互いに間隔をおいて配置されている。ある実施形態において、前記スルーホール内には、前記導電体部に囲まれた空間が配置されている。ある実施形態の前記第1の半導体層の前記裏面において前記スルーホールの周囲に位置する領域には第3の絶縁膜が設けられ、前記第3の電極は、前記第3の絶縁膜の裏面側に設けられている。ある実施形態において、前記第1の表面領域および前記第2の表面領域はm面上の領域である。ある実施形態において、前記第1の表面領域および前記第2の表面領域はm面以外の面上の領域である。本発明の他の発光ダイオード素子は、主面および裏面を有する半導体基板と、前記半導体基板の主面上に形成された窒化ガリウム系化合物半導体層とを有する第1導電型の第1の半導体層と、前記窒化ガリウム系化合物半導体層の主面の上に設けられ、第2導電型の第2の半導体層と、前記第1の半導体層と前記第2の半導体層との間に位置する活性層と、前記第2の半導体層の主面における第1の領域に設けられた第1の電極と、前記第1の半導体層、前記第2の半導体層および前記活性層を貫通し、前記第2の半導体層の主面における第2の領域および前記半導体基板の前記裏面に開口を有するスルーホールの内壁に設けられた第1の絶縁膜と、前記スルーホールの内部において前記第1の絶縁膜の表面に設けられた導電体部と、前記第2の領域の上に設けられ、前記導電体部と接する第2の電極と、前記半導体基板の前記裏面に設けられ、前記導電体部と接する第3の電極とを備える。ある実施形態において、前記第2の領域のうち前記スルーホールの周囲に位置する領域には第2の絶縁膜が設けられ、前記第2の電極は、前記第2の絶縁膜上に設けられている。ある実施形態において、前記第1の半導体層の前記主面に垂直な方向から見たとき、前記第3の電極は、前記第1の電極と重なる領域に設けられている。ある実施形態において、前記第1の半導体層の前記主面に垂直な方向から見たとき、前記スルーホールは前記第1の半導体層の一辺に沿って設けられ、前記活性層は、前記第1の半導体層のうち前記スルーホールが設けられた領域の隣に、略四角形の平面形状で設けられている。ある実施形態において、前記第1の半導体層の前記主面に垂直な方向から見たとき、前記第3の電極は、前記第1の電極と重なる領域に、互いに間隔をおいて配置されている。ある実施形態において、前記スルーホール内には、前記導電体部に囲まれた空間が配置されている。ある実施形態の前記第1の半導体層の前記裏面において前記スルーホールの周囲に位置する領域には第3の絶縁膜が設けられ、前記第3の電極は、前記第3の絶縁膜の裏面側に設けられている。ある実施形態において、前記窒化ガリウム系化合物半導体層の主面はm面である。ある実施形態において、前記窒化ガリウム系化合物半導体層の主面はm面以外の面上の領域である。本発明の発光ダイオード装置は、本発明の発光ダイオード素子と、実装基板とを備える発光ダイオード装置であって、前記第1の電極および前記第2の電極が配置されている側が前記実装基板に対向するように前記発光ダイオード素子は前記実装基板上に配置される。本発明によると、第3の電極n型裏面電極を設け、スルーホール内に設けられた導電体部によって第3の電極を第2の電極n型表面電極と電気的に接続することにより、第1の半導体層と電極との接触面積を従来よりも大きくすることができる。これにより、第1の半導体層と電極との間のコンタクト抵抗を全体として低下させることができる。よって、活性層に印加される電圧を十分な大きさに維持し、電力効率を高めることができる。また、第3の電極と第1の電極が第1の半導体層を挟んで対向しているので、電流の殆どが第3の電極と第1の電極の間を均一に流れる。よって、従来の表面電極タイプの発光ダイオード素子と比較して、カソード電極周辺への電流の集中が緩和されるため、電流の不均一や発光の不均一を低減できる。また、第1の電極から第3の電極に均一に電流を流すことが可能となるため、局所的な発熱が生じにくくなる。さらに、導電体部および第3の電極の熱伝導率は高いため、全体的に放熱が進行しやすくなる。これによって、活性層の温度の上昇が抑制されるため、発光効率および内部量子効率の低下が抑制される。さらに、スルーホールと導電体部との間に第1の絶縁膜を設けることにより、第1の半導体層から導電体部に電流が流れるのを防ぐことができる。これにより、第3の電極に流れる電流が均一になり、発光のムラを低減することができる。また、第2の電極をスルーホール内の導電体部に接触させているため、第2の電極の密着性を高めることができる。これにより、フリップチップ実装の工程において、電極剥がれの不良が生じにくくなる。また、第2の電極が表面に設けられているため、半導体チップ裏面にワイヤをボンディングして実装する必要が無く、密着性の問題に起因するワイヤやパッド電極が剥がれる問題がなく、信頼性が向上する。また、熱伝導率の高い導電体部を第1の半導体層に設けることにより、放熱性を高めることができる。これにより、活性層の温度の上昇が抑制されるため、発光効率および内部量子効率を向上させることができる。また、第1の半導体層と導電体部との間に第1の絶縁膜を設けることにより、第1の半導体層と導電体部の熱膨張係数の差に起因して発生する応力を緩和することができる。これにより、スルーホール周辺のひび割れまたは剥離を防ぐことができる。上述したように、従来の構成では、コンタクト抵抗や導電層の抵抗に起因して、電力効率の低下やチップの温度の上昇が起こる。特に、m面GaN層を用いた場合は、c面GaN層を用いた場合に比べてn型導電層の不純物濃度が低く、n型導電層内の抵抗が高くなる。さらに、m面GaN層では、その結晶構造に起因して、c面GaNよりもn型電極のコンタクト抵抗が高くなる傾向がある。これらの抵抗が高くなる結果、電力効率が低下し、発熱も起こりやすくなる。以下では、まず、図6aからcを用いて、m面を主面とする参考例の発光ダイオード装置を説明する。その後、図7から図27実施の形態1から8を用いて、m面を主面に有する発光ダイオード装置を説明し、図28から図45実施の形態9から17を用いて、m面以外の面を主面に有する発光ダイオード装置を説明する。図6aは、本願発明者が発明した参考例の発光ダイオード装置14Aを示す断面図である。図6bは、図6aに示す発光ダイオード素子14の裏面を示す平面図である。図6cは、発光ダイオード素子14の主面を示す平面図である。なお、図6aは、図6cのA-A’線に沿った断面図である。図6aに示すように、参考例の発光ダイオード装置14Aは、実装基板12の上に発光ダイオード素子チップ14が搭載された構成を有する。発光ダイオード素子14は、実装基板12の上に、バンプ10、11を介して配置されている。バンプ10は、発光ダイオード素子14のp型電極5と実装基板12とを接続し、バンプ11は、発光ダイオード素子14のn型表面電極6と実装基板12とを接続している。発光ダイオード素子14は、n型のGaNからなるn型導電層2と、n型導電層2の主面2dの第1の領域2a第1の表面領域に設けられた活性層3と、活性層3の主面上に設けられ、p型のGaNからなるp型導電層4とを有する。活性層3は、例えば、InGaNおよびGaNの積層から構成される量子井戸構造を有する。n型導電層2、活性層3、p型導電層4は、いずれもm面成長によって形成されたエピタキシャル成長層である。n型導電層2におけるn型不純物濃度は、例えば1×1017cm3以上1×1018cm3以下である。図6cに示すように、p型導電層4の主面4a上にはp型電極5が設けられ、n型導電層2の主面2dの第2の領域第2の表面領域2bにはn型表面電極6が設けられている。n型導電層2には、これを貫通するスルーホール8が設けられている。スルーホール8内には、Ti/Alからなる導電体部n型貫通電極9が埋め込まれている。導電体部9は、n型導電層2の主面2dの第2の領域2bにおいて、n型表面電極6に接している。一方、n型導電層2の裏面2cには、導電体部9に接するようにn型裏面電極7が形成されている。図6bに示すように、n型導電層2の裏面2cにおいて、n型裏面電極7は導電体部9を覆っている。n型導電層2の主面2dに垂直な方向y方向から見たとき、n型裏面電極7は、n型表面電極6に重なる部分だけではなく、活性層3を挟んでp型電極5に重なる部分にも設けられている。スルーホール8の内壁は、m面とは異なる面を含む。具体的には、スルーホール8の内壁は、c面、a面の側面を含んでいる。c面やa面と導電体部9との間のコンタクト抵抗は、m面がn型表面電極6に接する場合のコンタクト抵抗よりも低い。なお、本明細書のm面、c面、およびa面は、各々の面に対して完全に平行な面である必要はなく、±5°の範囲内で各面から所定の方向に傾斜していてもよい。傾斜角度は、窒化物半導体層における実際の主面の法線と、各面傾斜していない場合のm面、c面、a面の法線とが形成する角度により規定される。言い換えれば、本発明においては、m面は、±5°の範囲内でm面傾斜していない場合のm面から所定の方向に傾斜している面を含む。c面およびa面についても同様とする。発光ダイオード素子14では、活性層3から出た光がn型導電層2の裏面2cから取り出されるため、n型裏面電極7は、透明な導電材料から構成されている。n型裏面電極7を不透明な導電材料から形成する場合は、光を遮蔽しないようにn型導電層2の裏面の一部領域のみに配置させる必要がある。c面やa面と比較してm面のコンタクト抵抗は高いため、m面を主面とする発光ダイオードでは、電力効率が低下したり、発熱して効率が低下する傾向がある。参考例に示す発光ダイオード素子14では、スルーホール8の内部に電流の経路となる導電体部9を設けることによって、コンタクト抵抗を低減させている。なお、参考例の発光ダイオード素子14は、国際公開第2011/010436号に記載されている。図7は、図6に示す発光ダイオード素子14の発光レートのシミュレーション結果を示すグラフである。図7に示すグラフは、図6cにおける活性層3内のA-A’断面に沿った発光レートを示す。このシミュレーションは、アノード電極幅が100μmの素子を想定して行った。図7のグラフの横軸は、A-A’断面のA’側のアノード電極端をx=0μm、A側のアノード電極端をx=100μmとしたときの位置を示す。縦軸はx=100μmのときの発光レートを1としたときの比の値である。図7に示すように、コンタクト抵抗Rcが、1×103Ωcm2、1×104Ωcm2、1×105Ωcm2のいずれのシミュレーション結果でも、p型電極5アノード電極のうち導電体部9の近くA’側のほうが、導電体部9から遠いほうA側と比較して強く発光している。具体的には、x=100のときの発光レートと比較したx=0のときの発光レートは、コンタクト抵抗Rcが1×105Ωcm2、1×104Ωcm2、1×103Ωcm2の場合には、それぞれ約5、10、30増加している。この結果から、コンタクト抵抗Rcが大きいほどこの発光のムラも大きくなることがわかる。m面GaN層n型導電層2におけるn型不純物の濃度は、c面GaN層におけるn型不純物と比較して低い。そのため、m面を主面とする半導体層を有する発光ダイオード装置では、n型半導体層内の抵抗が高くなり、発光ムラも大きくなる。表示装置のバックライドなどに発光ダイオード素子を用いる場合には、発光の均一性が要求される。検討の結果、本願発明者は、発光ムラを低減することができる本願発明を考え出した。以下、図面を参照しながら本発明による発光ダイオード装置の実施形態を説明する。実施の形態1図8aは、実施の形態1の発光ダイオード装置31Aを示す断面図である。図8bは、図8aに示す発光ダイオード素子30Aの裏面を示す平面図である。図8cは、発光ダイオード素子30Aの主面を示す平面図である。なお、図8aは、図8cのA-A’線に沿った断面図である。図8aからcでは、図6aからcと同じ構成要素には同じ符号を用いて示している。図8aに示すように、本実施形態の発光ダイオード装置31Aは、実装基板12の上に発光ダイオード素子チップ30Aがバンプ10、11を介して搭載された構成を有する。発光ダイオード素子30Aは、主面を下にして実装基板12上に搭載されている。バンプ10は、発光ダイオード素子30Aのp型電極5と実装基板12とを接続し、バンプ11は、発光ダイオード素子30Aのn型表面電極6と実装基板12とを接続している。発光ダイオード素子30Aは、主面2dがm面であるn型のGaNからなるn型導電層n型半導体層2と、n型導電層2の主面2dにおける第1の領域2aに設けられた半導体積層構造21とを備える。説明の便宜上、n型導電層2の主面2dを第1の領域2a第1の表面領域と第2の領域2b第2の表面領域とに区画する。n型導電層2の主面2dにおいて凹部20の底辺を構成する部分を第2の領域2bと呼び、n型導電層2の主面2dにおいて凹部20の外部を第1の領域2aと呼ぶ。半導体積層構造21は、n型導電層2の主面2d上に設けられた活性層3と、活性層3の主面上に設けられ、p型のGaNからなるp型導電層p型半導体層4とを有する。活性層3は、例えば、InGaNおよびGaNの積層から構成される量子井戸構造を有する。n型導電層2の全てまたは表面の層、活性層3、p型導電層4は、いずれもm面成長によって形成されたエピタキシャル成長層である。n型導電層2におけるn型不純物濃度は、例えば1×1017cm3以上1×1018cm3以下である。図8cに示すように、p型導電層4の主面4aには、p型電極5が設けられている。一方、n型導電層2の主面2dにおける第2の領域2bには、n型表面電極6が設けられている。本実施形態において、p型電極5は例えばPd/Pt層からなり、n型表面電極6は例えばTi/Al層からなる。ただし、p型電極5およびn型表面電極6の構成はこれらに限定されない。n型導電層2には、n型導電層2を貫通するスルーホール8が設けられている。スルーホール8の内壁には、たとえばSiO2膜からなる絶縁膜15がGaNを覆うように形成されている。さらに、スルーホール8における絶縁膜15の内側には、たとえば、Alからなる導電体部n型貫通電極9が埋め込まれている。導電体部9は、n型導電層2の主面2dの第2の領域2bにおいて、n型表面電極6に接している。一方、n型導電層2の裏面2cには、導電体部9に接するようにn型裏面電極7が形成されている。図8bに示すように、n型導電層2の裏面2cにおいて、n型裏面電極7は導電体部9を覆っている。n型裏面電極7は、ITOIndiumTinOxide等の透明な材料から形成されている。n型裏面電極7は、p型電極5に対向する位置に配置されている。m面GaNからなるn型導電層2は、たとえば、m面のn型GaN基板図示せずに、エピタキシャル成長を用いて形成される。発光ダイオード素子30Aの主面側の製造工程が完了した後、裏面側から研磨やエッチングを行うことにより、n型GaN基板を剥離する。図8aからcに示す発光ダイオード素子30Aは、n型GaN基板を全体的に除去することにより形成しているが、研磨またはエッチングによってn型GaN基板を薄くして、n型GaN基板の一部を残してもよい。あるいは、サファイア基板など、n型導電層2とは異なる材料からなる基板上にm面GaNからなるn型導電層2をエピタキシャル成長した後、基板を剥離することもできる。n型導電層2の厚さは、例えば3μmから50μmの範囲にある。活性層3で発生した光は、n型導電層2の裏面2cから取り出される。この場合、光取り出し効率を向上させるためには、n型導電層2をできるだけ薄くしてn型導電層2による吸収損失を低減することが好ましい。発光ダイオード素子30Aの機械的強度を考慮して、p型電極と接続されるp型電極側の配線およびn型電極と接続されるn型電極側の配線がパターニングされたSi支持基板をチップの表面に貼り付けてチップのワレを防ぐなどの構造上の工夫がなされることもある。この場合の工程の一例は、素子表面側のプロセス完了後に、パターニングしたSi支持基板を素子表面側に貼り付け、その後、基板を剥離するなどの薄層化の工程を行ってから、素子裏面のプロセスを行い、基板を分離して作製したチップを、実装基板に実装する。キャリアのあふれ出しオーバーフローを防いで発光効率を向上させる効果のあるオーバーフローストッパー層が、発光ダイオード素子30Aにおける活性層3とp型導電層4との間に挿入されてもよい。オーバーフローストッパー層は、例えばAlGaN層からなる。ここではその図示および詳細な説明は省略するが、本実施形態ではこれらを必要に応じて構成に取り込むことができるものとする。以下、図8を参照しながら、本実施形態の発光ダイオード素子30Aを製造する方法の好ましい一例を説明する。まず、主面がm面のn型GaN基板図示せずを用意する。このn型GaN基板は、HVPEHydrideVaporPhaseEpitaxy法を用いて作製され得る。例えば、まずc面サファイア基板上に厚さ数mmオーダの厚膜GaNを成長する。その後、厚膜GaNをc面に垂直なm面で切り出すことにより、m面GaN基板が得られる。GaN基板の作製方法は、上記に限らず、例えばナトリウムフラックス法などの液相成長やアモノサーマル法などの融液成長方法を用いてバルクGaNのインゴットを作製し、それをm面で切り出す方法でも良い。このとき、m面のn型GaN基板の濃度は、1×1017cm3から1×1018cm3であり、c面は1×1018cm3から1×1019cm3であるので、c面と比較すると低くなる。本実施形態では、基板の上に、MOCVDMetalOrganicChemicalVaporDeposition法により結晶層を順次形成していく。まず、n型GaN基板上に、n型導電層2として厚さ3~50μmのGaN層を形成する。具体的には、n型GaN基板上に、例えば1100°CでTMGGaCH33、TMAAlCH33およびNH3を供給することによってGaN層を堆積する。このとき、n型導電層2として、GaN層ではなく、AluGavInwN層u≧0、v≧0、w≧0を形成してもよい。なお、n型GaN基板ではなく、他の基板を用いてもよい。次に、n型導電層2の上に、活性層3を形成する。活性層3は、例えば厚さ9nmのGa09In01N井戸層と厚さ9nmのGaNバリア層とが交互に積層された厚さ81nmのGaInN/GaN多重量子井戸MQW構造を有している。Ga09In01N井戸層を形成する際には、Inの取り込みを行うために、成長温度を800°Cに下げることが好ましい。次に、TMG、TMA、NH3およびp型不純物としてCp2Mgシクロペンタジエニルマグネシウムを供給することにより、厚さ70nmのGaNからなるp型導電層4を活性層3の上に形成する。p型導電層4は、表面にp-GaNコンタクト層図示せずを有していることが好ましい。p型導電層4としては、GaN層ではなく例えばp-AlGaN層を形成してもよい。上記のMOCVD法によるエピタキシャル成長工程が終了した後、塩素系ドライエッチングを行うことによりp型導電層4および活性層3の一部を除去して凹部20を形成し、n型導電層2における第2の領域2bを露出させる。次に、例えばドライエッチングプロセスを用いて、スルーホール8を形成する。具体的には、p型導電層4およびn型導電層2の主面2dにレジストマスクを形成した後、レジストマスクのうちスルーホール8を形成する部分に開口を形成する。このレジストマスクを用いてドライエッチングを行うことにより、n型導電層2およびn型GaN基板にスルーホール8となる穴を形成することができる。ここでは、穴がn型GaN基板を貫通する前にドライエッチングを停止しておく。図8bに示すように、スルーホール8は、n型導電層2の主面2dに垂直な方向から見て四角形の形状を有するように形成される。スルーホール8の寸法主面と平行な面における寸法は、例えば100μm×100μmとすることが好ましい。スルーホール8の角部は丸まっていてもよい。次に、スルーホール8となる前述の穴の内壁および底面に沿って、例えばSiO2膜からなる絶縁膜15をCVD法によって形成する。続いて、蒸着法またはスパッタ法によって、絶縁膜15の上に、厚さ100nmのAl層を形成し、その上からメッキ法によってAl層をさらに形成する。これにより、Al層からなる導電体部9を形成する。導電体部9が断線しないよう、スルーホール8の主面と平行な面における寸法がスルーホール8の垂直な面における寸法と同等以上になるように設定することが望ましい。絶縁膜15は、スルーホール8の内壁の全体を必ずしも覆っている必要はないが、スルーホール8の内壁を構成するn型導電層2と導電体部9とを絶縁するという目的から、ある程度一様な連続した膜であることが好ましい。絶縁膜15の厚さは、100nm以上1μm以下であることが好ましい。絶縁膜15の厚さが100nm以上であることにより、n型導電層2と導電体部9との間を確実に絶縁することができる。また、絶縁膜15の厚さが1μm以下であることにより、生じる応力を許容範囲内に抑えることができる。絶縁膜15の材料は、シリコン酸化膜でなくてもよく、例えば、シリコーン、シリコン窒化膜またはアルミナイトライドAlNを用いることができる。絶縁膜15としてシリコーンを用いる場合には、シリコーンはスピンナーを用いて塗布することによって形成することができる。シリコン窒化膜は、CVD法などによって形成することができる。アルミナイトライドは、スパッタ法などによって形成することができる。アルミナイトライドは、n型導電層2を構成するGaN層や導電体部9を構成するアルミニウムとなじみやすく、また、熱伝導率が高いという利点がある。次いで、n型導電層2の第2の領域2bに、例えば厚さ10nmのTi層および厚さ100nmのAl層からなるn型表面電極6を形成する。n型表面電極6は、導電体部9に接するように形成する。一方、p型導電層4の主面4aには、例えば厚さ7nmのPd層および厚さ70nmのPt層からなるp型電極5を形成する。次に、スルーホール8となる前述の穴の底面に形成された絶縁膜15が露出するようにn型GaN基板を研磨法やエッチング法で除去する。次いで、前述の穴の底面に形成された絶縁膜15を除去し、導電体部9を露出させる。その後、蒸着法等によって、n型導電層2の裏面2cに、ITOIndiumTinOxide等などの透明材料からなるn型裏面電極7を形成する。その後、必要に応じて50°Cから650°C程度の温度で5分から20分程度の熱処理を行う。この熱処理により、n型導電層2とn型表面電極6およびn型裏面電極7との間のコンタクト抵抗を低減することができる。上記の記載は、好ましい実施形態の一例を説明するものに過ぎず、本発明は、上記の記載に限定されない。図9aは、図8に示す発光ダイオード装置31Aの発光レートのシミュレーション結果を示すグラフである。図9aに示すグラフは、図8cにおける活性層3内のA-A’断面に沿った発光レートを示す。なお、図9aには、図6に示す発光ダイオード装置14Aのシミュレーション結果を参考例として示す。このシミュレーションは、図7に結果を示すシミュレーションと同様に、アノード電極幅が100μmの素子を想定して行った。図9aのグラフの横軸は、A-A’断面のA’側のアノード電極端をx=0μm、A側のアノード電極端をx=100μmとしたときの位置を示す。縦軸はx=100μmのときの発光レートを1としたときの比の値である。図9aに示すように、参考例では、貫通電極の近くの発光レートが高く、均一な発光が得られなかったが、本実施形態では、発光の均一性が向上していることがわかる。最も強く発光している箇所で参考例と比較すると、本実施形態ではおよそ8の改善が確認できる。図9bは、図8に示す発光ダイオード装置31Aの光出力の電流依存性を示すグラフである。図9bは、発光ダイオード装置31Aを想定したシミュレーションによって得られた結果である。このシミュレーションは、アノード電極幅が100μmの素子を想定して行った。図9bには、比較のため、図5に示す従来の発光ダイオード素子114、および、図6に示す参考例のシミュレーション結果を示している。図9bに示す結果は、図5に示すそれぞれの発光ダイオード素子に、同じバイアスを印加することにより得た。また、図9bに示すように、従来の構造では、アノード電流値Iaが1A以上になった辺りから出力が低下しはじめているが、本発明の実施の形態にかかる構造では、同程度の電流で、参考例と同程度の光出力がえられていることがわかる。このように、本実施形態によると、十分な光出力が得られている。本実施形態によると、n型裏面電極7を設け、スルーホール8内に設けられた導電体部9によってn型裏面電極7をn型表面電極6と電気的に接続することにより、n型の半導体層と電極との接触面積を従来よりも大きくすることができる。これにより、n型の半導体層と電極との間のコンタクト抵抗を全体として低下させることができる。また、n型裏面電極7とp型電極5が活性層3をはさんで同程度の間隔で対向しているので、n型表面電極6から離れた活性層3の電圧がn型の半導体層の抵抗によって低下することがない。よって、活性層3に印加される電圧を十分な大きさに維持し、電力効率を高めることができる。さらに、コンタクト抵抗に起因する熱が発生しにくくなると共に、n型の半導体層と電極との接触面積を大きくすることによってチップ内の熱の放出が促進される。これにより、活性層3の温度の上昇が抑制されるため、発光効率および内部量子効率を向上させることができる。m面を主面とするn型導電層2にスルーホール8を設けると、スルーホール8の内壁に、m面とは異なる面、具体的には、c面やa面があらわれる。c面やa面上のコンタクト抵抗は、m面上のコンタクト抵抗よりも低いため、スルーホール8の内壁に絶縁膜15が設けられていない参考例図6に示すでは、スルーホール8の内壁のn型導電層2と導電体部9との間に電流が流れやすい。このとき、参考例では、スルーホール8の内壁の半導体と導電体部9とのコンタクト抵抗を均一に形成することが難しく、コンタクト抵抗のばらつきは電流密度のばらつきとなり、発光の不均一および素子間ばらつきを引き起こしやすい。前述したように、m面GaNのn型不純物濃度はc面GaNと比較して低くコンタクト抵抗が大きくなりやすいので、発光のムラが大きくなりやすい。また、コンタクト抵抗の小さい貫通電極周辺に電流が集中しやすいため、貫通電極近傍のアノード電極部分の発光強度が強くなり、均一な発光が得られにくい。本実施形態では、スルーホール8と導電体部9の間に絶縁膜15を設けることにより、n型導電層2から導電体部9に電流が流れるのを防ぐことができる。よって、殆どの電流がp型電極5からn型裏面電極7に流れ、活性層3における電流密度がより均一になる。このように、本実施形態によると、活性層3のうちスルーホール8の周辺に位置する部分の発光強度が強くなることによる発光の不均一を低減することができる。また、c面GaNと比較して、m面GaNと電極との密着性は低く、剥がれが生じやすかった。そのため、m面GaNを用いた発光素子をバンプやワイヤを用いて実装するときに、電極が剥がれるなどの課題があった。本実施形態では、n型表面電極6をn型導電層2だけでなく導電体部9にも接触させている。n型導電層2よりも導電体部9のほうがn型表面電極6との密着性が高いため、n型表面電極6を導電体部9に接触させることにより、n型表面電極6を剥がれにくくすることができる。これにより、例えば、バンプ11をn型表面電極6に接触させるフリップチップ実装の際に、電極剥がれの不良が生じにくくなる。また、熱伝導率のよい導電体部9がn型導電層2を貫いているので、放熱性が高くなる。これにより、活性層3の温度の上昇が抑制されるため、発光効率および内部量子効率を向上させることができる。m面GaNのキャリア濃度はc面GaNと比較して低いため、熱伝導率が大きくなる。そのため、m面GaNでは、発熱による内部量子効率の低下が小さく、高出力動作に優位性がある。たとえば、キャリア濃度が1.5×1017cm3、1.0×1018cm3、3.0×1018cm3、のときの熱伝導率はそれぞれ1.68W/cmK、1.38W/cmK、1.10W/cmKであり、m面GaNのキャリア濃度は、1.0×1017cm3から1.0×1018cm3であり、c面GaNのキャリア濃度はそれ以上である。また、GaNとAlの線膨張率は、それぞれ、3~6×106/K、23×106/Kである。GaN発光ダイオードは発熱しやすく、100K近く、チップ温度が上昇することもある。高出力動作によって熱が発生すると、導電体部9が膨張して、n型導電層2のうちスルーホール8の周辺に位置する部分に強い応力がかかり、ひび割れまたは剥離が生じやすい。本実施形態では、スルーホール8を設けるn型導電層2と導電体部9との間に絶縁膜15が設けられているので、ひび割れまたは剥離を防止することができる。たとえば、SiO2膜からなる絶縁膜を設けた場合、SiO2膜は、線膨張率が0.5×106/Kと小さいので膨張しにくい。また、SiO2膜の弾性率gは8GPaであり、GaNの300GPa、Alの70GaPと比較して小さい。したがって、SiO2膜は緩衝層として機能することができる。実施の形態2図10aは、実施の形態2の発光ダイオード装置31Bを示す断面図である。図10bは、図10aに示す発光ダイオード素子30Bの裏面を示す平面図である。図10cは、発光ダイオード素子30Bの主面を示す平面図である。なお、図10aは、図10cのA-A’線に沿った断面図である。図10aからcでは、図8aからcと同じ構成要素には同じ符号を用いて示している。図10aに示すように、本実施形態の発光ダイオード装置31Bでは、n型導電層2の主面2dにおける第2の領域2bn型導電層2のうちスルーホール8の周囲に位置する部分上に、絶縁膜16が設けられている。n型導電層2の主面2dにおける第2の領域2b上には、絶縁膜16を介してn型表面電極6が配置されている。絶縁膜16は、スルーホール8の内表面を覆う絶縁膜15と同工程において形成してもよいし、別工程において形成してもよい。同工程において形成する場合には、スルーホール8を形成した後に、シリコン酸化膜を形成するためのCVD法などを行う。これにより、n型導電層2の第2の領域2bとスルーホール8の内壁に、シリコン酸化膜からなる絶縁膜15、16が形成される。また、p型導電層4の主面4aのうちp型電極5が形成される領域以外の領域には、絶縁膜が残っていてもよい。本実施形態は、絶縁膜16およびn型表面電極6の配置以外は実施の形態1と同様の構成を有する。ここでは、その構成についての説明は省略する。また、本実施形態によって得られる効果のうち、実施の形態1と同様の効果については、説明を省略する。実施の形態1では、p型電極5からn型表面電極6に向って電流が流れる。p型電極5からn型表面電極6までの距離は短いため、この二つの電極間の電流成分が大きくなり、全体としての発光出力は大きくなるものの、活性層3のうちn型表面電極6に近い領域の発光強度が強くなって発光分布が不均一になる。本実施形態では、n型導電層2とn型表面電極6との間に絶縁膜16を設けることによって、n型導電層2からn型表面電極6に電流が流れなくなる。これにより、電流は全てp型電極5からn型裏面電極7に流れ、電流密度がより均一になり、より均一な発光分布が得られる。n型表面電極6がp型電極5の近くに形成されている場合は、絶縁膜16を設けることによる発光分布の均一化の効果が特に大きい。本実施形態は、発光強度よりも発光分布の均一さを重視する用途に特に適している。また、n型表面電極6は、絶縁膜16および導電体部9の上に設けられる。n型導電層2よりも絶縁膜16のほうがn型表面電極6との密着性が高いため、本実施形態では、n型表面電極6がより剥がれにくくなる。一般的に、フリップチップ実装でバンプを形成するときに、電極が剥がれるなどの課題があるが、本実施形態では、この課題を克服することができる。なお、本実施の形態では、導電体部9とn型導電層2の間に絶縁膜15のある構造を示したが、絶縁膜15を有さない構造において絶縁膜16を設けてもよい。実施の形態3図11aは、実施の形態3の発光ダイオード装置31Cを示す断面図である。図11bは、図11aに示す発光ダイオード素子30Cの裏面を示す平面図である。図11cは、発光ダイオード素子30Cの主面を示す平面図である。なお、図11aは、図11cのA-A’線に沿った断面図である。図11aからcでは、図10aからcと同じ構成要素には同じ符号を用いて示している。図11aに示すように、本実施の形態では、凹部20図10a等に示すが設けられていない。スルーホール8は、n型導電層2だけでなく、活性層3およびp型導電層4をも貫いている。絶縁膜15は、スルーホール8の内壁を構成するn型導電層2、活性層3およびp型導電層4の内壁に設けられている。さらに、スルーホール8における絶縁膜15の内側には、導電体部9が埋め込まれている。p型導電層4の主面のうちスルーホール8の周囲を囲む領域第2の領域4dには絶縁膜16が設けられている。一方、p型導電層4の主面における第1の領域4cには、p型電極5が設けられている。図11cに示すように、第2の領域4dは、p型導電層4の四角形の主面における1つの角部に配置された領域であり、第1の領域4cは、p型導電層4の主面において第2の領域4d以外の領域である。絶縁膜16は、絶縁膜15と同じ材料から構成されていてもよいし、異なる材料から構成されていてもよい。絶縁膜16の厚さは、100nm以上500nm以下であることが好ましい。p型導電層4の主面側の表面に露出する導電体部9の上から導電体部9の周囲を囲む絶縁膜16の上にかけて、n型表面電極6が設けられている。絶縁膜15、16によって、n型表面電極6および導電体部9は、活性層3およびp型導電層4から電気的に絶縁されている。本実施形態において実施の形態2と同様の構成についての説明は省略する。また、本実施形態によって得られる効果のうち、実施の形態2と同様の効果については、説明を省略する。本実施形態によると、絶縁膜15、16によってn型表面電極6および導電体部9を活性層3およびp型導電層4から電気的に絶縁できるため、凹部20図8a等に示すを形成する必要がない。したがって、工程の簡略化が可能になる。また、実装側の面発光ダイオード素子30Cの主面が平坦になり、段差がなくなるので、フリップチップ実装する際に、n型表面電極6、p型電極5のどちらに対しても同じ高さのバンプを使用することができ、実装を簡単化することができる。また、段差部分での形状不良や電界集中を防ぐことができるので、段差部分で発生するリーク電流や破壊による不良もなくなり、信頼性と歩留まりが向上する。実施の形態4次に、図12aから図14cを用いて、本発明による発光ダイオード装置の実施の形態4を説明する。実施の形態1から3では、基板図示せずの上にn型半導体層2eを形成した後、基板が全体的に除去されていた。本実施形態では、基板が全体的には除去されず、基板の全体または一部が残ってn型導電層2が形成されている。図12aは、実施形態4の第1の発光ダイオード装置33Aを示す断面図である。第1の発光ダイオード装置33Aは、実施の形態1の発光ダイオード装置31Aの変形例である。図12bは、図12aに示す発光ダイオード素子32Aの裏面を示す平面図である。図12cは、発光ダイオード素子32Aの主面を示す平面図である。図12aからcに示す第1の発光ダイオード装置33Aは、GaNから形成されたn型基板1を有する。n型基板1の主面1aにはn型半導体層2eが設けられ、n型基板1の裏面1bにはn型裏面電極7が設けられている。スルーホール8は、n型半導体層2eだけではなく、n型基板1も貫通している。スルーホール8の内壁を構成するn型半導体層2eおよびn型基板1は、絶縁膜15によって覆われている。それ以外の第1の発光ダイオード装置33Aの構成は、図8aからcに示す発光ダイオード装置31Aと同様である。図12aからcでは、図8aからcと同じ構成要素には同じ符号を用いて示している。図13aは、実施形態4の第2の発光ダイオード装置33Bを示す断面図である。第2の発光ダイオード装置33Bは、実施の形態2の発光ダイオード装置31Bの変形例である。図13bは、図13aに示す発光ダイオード素子32Bの裏面を示す平面図である。図13cは、発光ダイオード素子32Bの主面を示す平面図である。図13aからcに示す第2の発光ダイオード装置33Bは、n型基板1を有する。n型基板1の主面1aにはn型半導体層2eが設けられ、n型基板1の裏面1bにはn型裏面電極7が設けられている。スルーホール8は、n型半導体層2eだけではなく、n型基板1も貫通している。スルーホール8の内壁を構成するn型半導体層2eおよびn型基板1は、絶縁膜15によって覆われている。それ以外の第2の発光ダイオード装置33Bの構成は、図10aからcに示す発光ダイオード装置31Bと同様である。図13aからcでは、図10aからcと同じ構成要素には同じ符号を用いて示している。図14aは、実施形態4の第3の発光ダイオード装置33Cを示す断面図である。第3の発光ダイオード装置33Cは、実施の形態3の発光ダイオード装置31Cの変形例である。図14bは、図14aに示す発光ダイオード素子32Cを示す平面図である。図14cは、発光ダイオード素子32Cの主面を示す平面図である。図14aからcに示す第3の発光ダイオード装置33Cは、n型基板1を有する。n型基板1の主面1aにはn型半導体層2eが設けられ、n型基板1の裏面1bにはn型裏面電極7が設けられている。スルーホール8は、n型半導体層2e、活性層3およびp型導電層4だけではなく、n型基板1も貫通している。スルーホール8の内壁を構成するn型基板1、n型半導体層2e、活性層3およびp型導電層4は、絶縁膜15によって覆われている。それ以外の第3の発光ダイオード装置33Cの構成は、図11aからcに示す発光ダイオード装置31Cと同様である。図14aからcでは、図11aからcと同じ構成要素には同じ符号を用いて示している。n型基板1の不純物濃度は例えば1×1017cm3以上1×1018cm3以下である。n型基板1の厚さは例えばおよそ50μm以上100μm以下である。通常、n型基板1は、研磨等によって所望の厚さまで削られる。n型半導体層2eはn型基板1の上にエピタキシャル成長によって形成され、例えば3μm以上10μm以下の厚さを有する。n型基板1およびn型半導体層2eの合計の厚さが小さいほど取り出せる光の量が多くなるが、基板をn型半導体層2eから除去、剥離する工程は困難である。特に、GaN基板はGaNからなるn型半導体層2eと同一の材料であるため、サファイア基板やSiC基板を用いる場合と比較して、除去、剥離がさらに困難である。図15は、図12から図14に示す本実施形態の第1、第2、第3の発光ダイオード装置33A、33B、33Cの発光レートのシミュレーション結果を示すグラフである。図15に示すグラフは、図12c、図13c、図14cにおける活性層3内のA-A’断面に沿った発光レートを示す。なお、図15には、図12に示す第1の発光ダイオード装置33Aにおいて、絶縁膜15がなく、導電体部9がn型導電層2およびn型基板1に接している発光ダイオード装置のシミュレーション結果を参考例として示す。このシミュレーションは、アノード電極幅が100μmの素子を想定して行った。図15のグラフの横軸は、A-A’断面のA’側のアノード電極端をx=0μm、A側のアノード電極端をx=100μmとしたときの位置を示す。縦軸はx=100μmのときの発光レートを1とした比の値である。参考例では、貫通電極の近くの発光レートが高く、均一な発光が得られなかったが、本実施形態では、発光の均一性が向上していることがわかる。本実施形態の第1、第2、第3の発光ダイオード装置33A、33B、33Cのそれぞれによると、実施の形態1から3のそれぞれと同様の効果を得ることができる。それについての説明は省略する。さらに、本実施形態では、基板の除去、剥離工程を省略できるため、工程を簡略化できる。また、GaNの熱伝導は高いため、活性層3とn型裏面電極7との間にn型基板1を配置させることにより、活性層3の熱をすばやく裏面側に逃すことができる。これにより、活性層3の温度の上昇を抑えることができる。実施の形態5次に、図16aから図18cを用いて、本発明による発光ダイオード装置の実施の形態5を説明する。実施の形態1から3では、スルーホール8を、四角形の平面形状n型導電層2の主面2dに平行な方向における平面形状を有するn型導電層2の角部に設けていたが、本実施形態では、スルーホール8を、四角形の1辺に沿って形成している。図16aは、実施形態5の第1の発光ダイオード装置35Aを示す断面図である。第1の発光ダイオード装置35Aは、実施の形態1の発光ダイオード装置31Aの変形例である。図16bは、図16aに示す発光ダイオード素子34Aの裏面を示す平面図である。図16cは、発光ダイオード素子34Aの主面を示す平面図である。本実施形態では、スルーホール8およびn型表面電極6は、四角形の平面形状を有するn型導電層2の端x方向の端に配置されている。スルーホール8およびn型表面電極6は、x方向に沿った辺と、z方向に沿った辺とを有する。スルーホール8およびn型表面電極6においてz方向に沿った辺はx方向に沿った辺よりも長く、スルーホール8およびn型表面電極6は、長方形の平面形状を有する。実施形態1では、四角形の平面形状を有する発光ダイオード素子30Aの角部n型導電層2の主面2dに垂直な方向から見た角部にn型表面電極6図8c等に示すを設け、n型表面電極6の周囲を囲むように活性層3、p型導電層4およびp型電極5を設けている。それに対して、本実施形態では、n型表面電極6は、n型導電層2の一辺z方向に沿った辺に沿って長方形の平面形状で形成されており、n型表面電極6に隣接して、四角形の平面形状を有する活性層3、p型導電層4およびp型電極5が設けられている。スルーホール8およびn型表面電極6の4つの角部は丸まっていてもよく、略円形でもよい。すなわち、スルーホール8およびn型表面電極6の形状は、所望の配光パターンを得られるように決定されればよい。それ以外の第1の発光ダイオード装置35Aの構成は、図8aからcに示す発光ダイオード装置31Aと同様である。図16aからcでは、図8aからcと同じ構成要素には同じ符号を用いて示している。図17aは、実施形態5の第2の発光ダイオード装置35Bを示す断面図である。第2の発光ダイオード装置35Bは、実施の形態2の発光ダイオード装置31Bの変形例である。図17bは、図17aに示す発光ダイオード素子34Bの裏面を示す平面図である。図17cは、発光ダイオード素子34Bの主面を示す平面図である。スルーホール8およびn型表面電極6は、四角形の平面形状を有するn型導電層2の端x方向の端に配置されている。スルーホール8およびn型表面電極6は、x方向に沿った辺と、z方向に沿った辺とを有する。スルーホール8およびn型表面電極6においてz方向に沿った辺はx方向に沿った辺よりも長く、スルーホール8およびn型表面電極6は、長方形の平面形状を有する。実施形態2では、四角形の平面形状を有する発光ダイオード素子30Bの角部n型導電層2の主面2dに垂直な方向から見た角部にn型表面電極6図10c等に示すを設け、n型表面電極6の周囲を囲むように活性層3、p型導電層4およびp型電極5を設けている。それに対して、本実施形態では、n型表面電極6は、n型導電層2の一辺z方向に沿った辺に沿って長方形の平面形状で形成されており、n型表面電極6に隣接して、四角形の平面形状を有する活性層3、p型導電層4およびp型電極5が設けられている。スルーホール8およびn型表面電極6の4つの角部は丸まっていてもよく、略円形でもよい。すなわち、スルーホール8およびn型表面電極6の形状は、所望の配光パターンを得られるように決定されればよい。それ以外の第2の発光ダイオード装置35Bの構成は、図10aからcに示す発光ダイオード装置31Bと同様である。図17aからcでは、図10aからcと同じ構成要素には同じ符号を用いて示している。図18aは、実施形態5の第3の発光ダイオード装置35Cを示す断面図である。第3の発光ダイオード装置35Cは、実施の形態3の発光ダイオード装置31Cの変形例である。図18bは、図18aに示す発光ダイオード素子34Cの裏面を示す平面図である。図18cは、発光ダイオード素子34Cの主面を示す平面図である。スルーホール8およびn型表面電極6は、四角形の平面形状を有するn型導電層2の端x方向の端に配置されている。スルーホール8およびn型表面電極6は、x方向に沿った辺と、z方向に沿った辺とを有する。スルーホール8およびn型表面電極6においてz方向に沿った辺はx方向に沿った辺よりも長く、スルーホール8およびn型表面電極6は、長方形の平面形状を有する。実施形態3では、四角形の平面形状をp型導電層4の主面の角部にn型表面電極6図8c等に示すを設けている。それに対して、本実施形態では、n型表面電極6は、p型導電層4の一辺z方向に沿った辺に沿って長方形の平面形状で形成されている。スルーホール8およびn型表面電極6の4つの角部は丸まっていてもよく、略円形でもよい。すなわち、スルーホール8およびn型表面電極6の形状は、所望の配光パターンを得られるように決定されればよい。それ以外の第3の発光ダイオード装置35Cの構成は、図11aからcに示す発光ダイオード装置31Cと同様である。図18aからcでは、図11aからcと同じ構成要素には同じ符号を用いて示している。本実施形態の第1、第2、第3の発光ダイオード装置35A、35B、35Cのそれぞれによると、実施の形態1から3のそれぞれと同様の効果を得ることができる。さらに、本実施形態では、四角形の平面形状を有するp型電極5、p型導電層4および活性層3を設けている。これにより、実施の形態2と比較して、対称で欠ける部分のない発光分布を得ることができる。活性層3の平面形状は、所望の配光パターンを提供できる形状であればよく、たとえば円形であってもよい。本実施形態によると、発光の形状をバランスよくすることができる。なお、本実施形態は、実施の形態1、2、3の変形例であるが、実施の形態4などの構造において、スルーホール8の平面形状を長方形にしてもよい。実施の形態6次に、図19aから図22を用いて、本発明による発光ダイオード装置の実施の形態6を説明する。実施の形態1から3では、n型裏面電極7を、n型導電層2の裏面に全体的に設けていたが、本実施形態では、n型裏面電極7を互いに間隔をあけて設けている。図19aは、実施形態6の第1の発光ダイオード装置37Aを示す断面図である。第1の発光ダイオード装置37Aは、実施の形態5の第1の発光ダイオード35Aの変形例である。図19bは、図19aに示す発光ダイオード素子36Aの裏面を示す平面図である。図19cは、発光ダイオード素子36Aの主面側の表面を示す図である。本実施形態の第1の発光ダイオード装置37Aでは、n型導電層2の裏面2cにn型裏面電極7が形成されている。n型導電層2の主面2dに垂直な方向y方向から見たとき、n型裏面電極7は、n型表面電極6に重なる部分だけではなく、活性層3を挟んでp型電極5に重なる部分にも設けられている。n型裏面電極7は、図19bに示すように、導電体部9を覆う主部7aと、主部7aからx方向に延びる線状のx方向延長部7bと、z方向に延びる複数の線状のz方向延長部7cとを有する。それぞれのz方向延長部7cの両端部にはx方向延長部7bが接続されており、これによって、主部7a、x方向延長部7bおよびz方向延長部7cは全て電気的に接続されている。このように、n型裏面電極7が裏面2cに均一に近い密度で設けられることにより、活性層3に均一に電圧を印加することができる。活性層3において発生した光は、n型導電層2の裏面において、x方向延長部7bおよびz方向延長部7cの隙間から取り出される。それ以外の第1の発光ダイオード装置37Aの構成は、図16aからcに示す第1の発光ダイオード装置35Aと同様である。図19aからcでは、図16aからcと同じ構成要素には同じ符号を用いて示している。図20aは、実施形態6の第2の発光ダイオード装置37Bを示す断面図である。第2の発光ダイオード装置37Bは、実施の形態2の発光ダイオード装置31Bの変形例である。図20bは、図20aに示す発光ダイオード素子36Bの裏面を示す平面図である。図20cは、発光ダイオード素子36Bの主面を示す平面図である。本実施形態の第2の発光ダイオード装置37Bでは、n型導電層2の裏面2cにn型裏面電極7が形成されている。n型導電層2の主面2dに垂直な方向y方向から見たとき、n型裏面電極7は、n型表面電極6に重なる部分だけではなく、活性層3を挟んでp型電極5に重なる部分にも設けられている。n型裏面電極7は、導電体部9を覆う主部7aと、主部7aからx方向に延びる線状のx方向延長部7bと、z方向に延びる複数の線状のz方向延長部7cとを有する。それぞれのz方向延長部7cの両端部にはx方向延長部7bが接続されており、これによって、主部7a、x方向延長部7bおよびz方向延長部7cは全て電気的に接続されている。このように、n型裏面電極7が裏面2cに均一に近い密度で設けられることにより、活性層3に均一に電圧を印加することができる。活性層3において発生した光は、n型導電層2の裏面において、x方向延長部7bおよびz方向延長部7cの隙間から取り出される。それ以外の第2の発光ダイオード装置37Bの構成は、図17aからcに示す第2の発光ダイオード装置35Bと同様である。図20aからcでは、図17aからcと同じ構成要素には同じ符号を用いて示している。図21aは、実施形態6の第3の発光ダイオード装置37Cを示す断面図である。第3の発光ダイオード装置37Cは、実施の形態3の発光ダイオード装置31Cの変形例である。図21bは、図21aに示す発光ダイオード素子36Cの裏面を示す平面図である。図21cは、発光ダイオード素子36Cの主面を示す平面図である。本実施形態の第3の発光ダイオード装置37Cでは、n型導電層2の裏面2cにn型裏面電極7が形成されている。n型導電層2の主面2dに垂直な方向y方向から見たとき、n型裏面電極7は、n型表面電極6に重なる部分だけではなく、活性層3を挟んでp型電極5に重なる部分にも設けられている。n型裏面電極7は、導電体部9を覆う主部7aと、主部7aからx方向に延びる線状のx方向延長部7bと、z方向に延びる複数の線状のz方向延長部7cとを有する。それぞれのz方向延長部7cの両端部にはx方向延長部7bが接続されており、これによって、主部7a、x方向延長部7bおよびz方向延長部7cは全て電気的に接続されている。このように、n型裏面電極7が裏面2cに均一に近い密度で設けられることにより、活性層3に均一に電圧を印加することができる。活性層3において発生した光は、n型導電層2の裏面において、x方向延長部7bおよびz方向延長部7cの隙間から取り出される。それ以外の第3の発光ダイオード装置37Cの構成は、図11aからcに示す発光ダイオード装置31Cと同様である。図21aからcでは、図11aからcと同じ構成要素には同じ符号を用いて示している。なお、本実施形態におけるn型裏面電極7は、必ずしも図19b、図20b、図21bに示すような形状を有していなくてもよい。裏面2cに均一に近い密度で配置され、裏面2cから光を取り出すための隙間が設けられていれば、格子形状などの他の形状を有していてもよい。図22は、格子形状のn型裏面電極7を示す平面図である。本実施形態は、n型裏面電極7の構成以外は実施の形態5、2、3と同様の構成を有する。その構成についての説明は省略する。本実施形態の第1、第2、第3の発光ダイオード装置37A、37B、37Cのそれぞれによると、実施の形態5、2、3のそれぞれと同様の効果を得ることができる。さらに、本実施形態では、n型裏面電極7に光を取り出すための隙間が設けられているため、n型裏面電極7の材料として、透明でない材質を用いることができる。例えば、コンタクト抵抗が低く、安価なTi/Alなどの金属をn型裏面電極7として用いることができる。なお、本実施形態は、実施の形態5、2、3の変形例であるが、実施の形態1または4などの構造において、n型裏面電極7を互いに離間させて設けてもよい。実施の形態7次に、図23aから図25cを用いて、本発明による発光ダイオード装置の実施の形態7を説明する。本実施形態では、スルーホール8の内部に空洞が形成される。図23aは、実施形態7の第1の発光ダイオード装置39Aを示す断面図である。第1の発光ダイオード装置39Aは、実施の形態1の発光ダイオード装置31Aの変形例である。図23bは、図23aに示す発光ダイオード素子38Aの裏面を示す平面図である。図23cは、発光ダイオード素子38Aの主面を示す平面図である。第1の発光ダイオード装置39Aでは、スルーホール8の内壁を絶縁膜15が覆っており、絶縁膜15の内側には、導電体部9が形成されている。導電体部9は、スルーホール8内に充填されておらず、スルーホール8の内部には空洞が形成されている。それ以外の第1の発光ダイオード装置39Aの構成は、図8aからcに示す発光ダイオード装置31Aと同様である。図23aからcでは、図8aからcと同じ構成要素には同じ符号を用いて示している。図24aは、実施形態7の第2の発光ダイオード装置39Bを示す断面図である。第2の発光ダイオード装置39Bは、実施の形態2の発光ダイオード装置31Bの変形例である。図24bは、図24aに示す発光ダイオード素子38Bの裏面を示す平面図である。図24cは、発光ダイオード素子38Bの主面を示す平面図である。第2の発光ダイオード装置39Bでは、スルーホール8の内壁を絶縁膜15が覆っており、絶縁膜15の内側には、導電体部9が形成されている。導電体部9は、スルーホール8内に充填されておらず、スルーホール8の内部には空洞が形成されている。それ以外の第2の発光ダイオード装置39Bの構成は、図10aからcに示す発光ダイオード装置31Bと同様である。図24aからcでは、図10aからcと同じ構成要素には同じ符号を用いて示している。図25aは、実施形態7の第3の発光ダイオード装置39Cを示す断面図である。第3の発光ダイオード装置39Cは、実施の形態3の発光ダイオード装置31Cの変形例である。図25bは、図25aに示す発光ダイオード素子38Cの裏面を示す平面図である。図25cは、発光ダイオード素子38Cの主面を示す平面図である。第3の発光ダイオード装置39Cでは、スルーホール8の内壁を絶縁膜15が覆っており、絶縁膜15の内側には、導電体部9が形成されている。導電体部9は、スルーホール8内に充填されておらず、スルーホール8の内部には空洞が形成されている。それ以外の第3の発光ダイオード装置39Cの構成は、図11aからcに示す発光ダイオード装置31Cと同様である。図25aからcでは、図11aからcと同じ構成要素には同じ符号を用いて示している。本実施形態の第1、第2、第3の発光ダイオード装置39A、39B、39Cのそれぞれによると、実施の形態1から3のそれぞれと同様の効果を得ることができる。さらに、本実施形態によると、次の効果を得ることができる。GaN発光ダイオードは、発熱しやすく、100K近くチップ温度が上昇することもある。GaNと、導電体部9として用いるAlの線膨張率の差は大きく、それぞれ、3~6×106/K、23×106/Kである。本実施形態のようにスルーホール8内に空洞を設けておくことにより、素子の温度が上昇して導電体部9が膨張しても、n型導電層2のうちスルーホール8の周辺に位置する部分に強い応力がかかるのを防止することができる。これにより、スルーホール8の周辺にひび割れまたは剥離が生じるのを防止することができる。なお、本実施形態は、実施の形態1、2、3の変形例であるが、実施の形態4から6などの構造において、スルーホール8の内部に空洞を設けてもよい。実施の形態8次に、図26aから図27cを用いて、本発明による発光ダイオード装置の実施の形態8を説明する。本実施形態では、発光ダイオード素子の裏面側にも絶縁膜を設ける。図26aは、実施の形態8の第1の発光ダイオード装置41Aを示す断面図である。第1の発光ダイオード装置41Aは、実施の形態2の発光ダイオード装置31Bの変形例である。図26bは、図26aに示す発光ダイオード素子40Aの裏面を示す平面図である。図26cは、図26aに示す発光ダイオード素子40Aの主面を示す平面図である。図26aからcでは、図8aからcと同じ構成要素には同じ符号を用いて示している。図26に示すように、本実施の形態の発光ダイオード素子40Aでは、n型導電層2の裏面2cに、絶縁膜17が設けられている。絶縁膜17は、n型導電層2の裏面2cのうち、スルーホール8の周辺に位置する部分絶縁膜16と対向する部分に設けられている。n型導電層2の裏面2cには、n型裏面電極7が設けられている。n型裏面電極7は、n型導電層2の裏面2cのうち絶縁膜17が設けられている部分においては絶縁膜17の裏面側に設けられている。n型導電層2の裏面2cのうち絶縁膜17が設けられていない部分においては、n型裏面電極7は、n型導電層2に直接接して設けられている。n型裏面電極7は、スルーホール8の内部の導電体部9と接触している。絶縁膜17は、絶縁膜15と同じ材料から構成されていてもよいし、異なる材料から構成されていてもよい。絶縁膜16の厚さは、100nm以上500nm以下であることが好ましい。絶縁膜17は、スルーホール8を形成した後に、n型導電層2の裏面2c側にシリコン酸化膜を形成するためのCVD法などを行うことにより形成することができる。その後、絶縁膜17の裏面側およびn型導電層2の裏面2cのうち露出する部分に、n型裏面電極7を設ける。また、p型導電層4の主面のうちp型電極5が形成される領域以外の領域には、絶縁膜が残っていてもよい。それ以外の第1の発光ダイオード装置41Aの構成は、図8aからcに示す発光ダイオード装置31Bと同様である。図27aは、実施の形態8の第2の発光ダイオード装置41Bを示す断面図である。第2の発光ダイオード装置41Bは、実施の形態3の発光ダイオード装置31Cの変形例である。図27bは、図27aに示す発光ダイオード素子40Bの裏面を示す平面図である。図27cは、図27aに示す発光ダイオード素子40Bの主面を示す平面図である。図27aからcでは、図11aからcと同じ構成要素には同じ符号を用いて示している。図27に示すように、本実施の形態の発光ダイオード素子40Bでは、n型導電層2の裏面2cに、絶縁膜17が設けられている。絶縁膜17は、n型導電層2の裏面2cのうち、スルーホール8の周辺に位置する部分絶縁膜16と対向する部分に設けられている。n型導電層2の裏面2cには、n型裏面電極7が設けられている。n型裏面電極7は、n型導電層2の裏面2cのうち絶縁膜17が設けられている部分においては絶縁膜17の裏面側に設けられている。n型導電層2の裏面2cのうち絶縁膜17が設けられていない部分においては、n型裏面電極7は、n型導電層2に直接接して設けられている。n型裏面電極7は、スルーホール8の開口部において、導電体部9と接触している。絶縁膜17は、絶縁膜15と同じ材料から構成されていてもよいし、異なる材料から構成されていてもよい。絶縁膜16の厚さは、100nm以上500nm以下であることが好ましい。絶縁膜17は、スルーホール8を形成した後に、n型導電層2の裏面2c側にシリコン酸化膜を形成するためのCVD法などを行うことにより形成することができる。このとき、n型導電層2の裏面2cに全体的に絶縁膜17が形成されるため、エッチング等によって不要な部分を除去する。その後、絶縁膜17の裏面側およびn型導電層2の裏面2cのうち露出する部分に、n型裏面電極7を設ける。また、p型導電層4の主面のうちp型電極5およびn型表面電極6が形成される領域以外の領域には、絶縁膜が残っていてもよい。それ以外の第2の発光ダイオード装置41Bの構成は、図8aからcに示す発光ダイオード装置31Cと同様である。本実施形態の第1、第2の発光ダイオード装置41A、41Bのそれぞれによると、実施の形態2、3と同様の効果を得ることができる。さらに、本実施形態によると、絶縁膜17を設けることにより、n型裏面電極7のうちスルーホール8の周辺に位置する部分がn型導電層2に接触しないようにすることができる。これにより、スルーホール8の周辺で発光強度が強くなることが抑制され、均一な発光パターンを得ることができる。n型導電層2の厚さが5μmなどの小さい値のときは、n型裏面電極7側に流れる電流の量が多いため、特に効果が大きい。なお、本実施形態として、実施の形態2の変形例を示したが、実施の形態1、3から7の構造に絶縁膜17を設けてもよい。実施の形態1から8によると、ワイヤやボンディング部分の影が発生しないので、良好な放射パターンを実現できる。実施の形態9図28aは、実施の形態9の発光ダイオード装置51Aを示す断面図である。図28bは、図28aに示す発光ダイオード素子50Aの裏面を示す平面図である。図28cは、発光ダイオード素子50Aの主面を示す平面図である。なお、図28aは、図28cのA-A’線に沿った断面図である。図28aからcでは、図5aからcと同じ構成要素には同じ符号を用いて示している。図28aに示すように、本実施形態の発光ダイオード装置51Aは、実装基板12の上に発光ダイオード素子チップ50Aが搭載された構成を有する。発光ダイオード素子50Aは、実装基板12の上に、バンプ10、11を介して配置されている。バンプ10は、発光ダイオード素子50Aのp型電極アノード電極5と実装基板12とを接続し、バンプ11は、発光ダイオード素子50Aのn型表面電極6と実装基板12とを接続している。発光ダイオード素子50Aは、n型のGaNからなるn型導電層2と、n型導電層2の主面2dにおける第1の領域2aに設けられた半導体積層構造21とを備える。説明の便宜上、n型導電層2の主面2dを第1の領域第1の表面領域2aと第2の領域第2の表面領域2bとに区画する。n型導電層2の主面2dにおいて凹部20の底面を構成する部分を第2の領域2bと呼び、n型導電層2の主面2dにおいて凹部20の外部を第1の領域2aと呼ぶ。半導体積層構造21は、n型導電層2の主面上に設けられた活性層3と、活性層3の主面上に設けられ、p型のGaNからなるp型導電層4とを有する。活性層3は、例えば、InGaNおよびGaNの積層から構成される量子井戸構造を有する。n型導電層2の全てまたは表面の層、活性層3、p型導電層4は、いずれもエピタキシャル成長層であり、それぞれの面の主面は、m面以外の面方位を有する。m面以外の面方位とは、具体的には、c面、a面、r面、-r面、11-22面、11-2-2面、10-11面、10-1-1面、20-21面、20-2-1面などである。n型導電層2、活性層3、p型導電層4の主面がm面である発光ダイオード装置は、国際公開第2011/010436号に記載されている。なお、本明細書のm面以外の面方位は、各々の面に対して完全に平行な面である必要はなく、±5°以内の範囲で各面から所定の方向に傾斜していてもよい。傾斜角度は、窒化物半導体層における実際の主面の法線と各面傾斜していない場合のそれぞれの面の法線とが形成する角度により規定される。言い換えれば、本実施形態においては、c面は、±5°の範囲内でc面傾斜していない場合のc面から所定の方向に傾斜している面を含む。他の面a面、r面、-r面、11-22面、11-2-2面、10-11面、10-1-1面、20-21面、20-2-1面についても同様とする。図28cに示すように、p型導電層4の主面4aには、p型電極5が設けられている。一方、n型導電層2の主面における第2の領域2bには、n型表面電極6が設けられている。本実施形態において、p型電極5は例えばPd/Pt層からなり、n型表面電極6は例えばTi/Al層からなる。ただし、p型電極5およびn型表面電極6の構成はこれらに限定されない。n型導電層2には、n型導電層2を貫通するスルーホール8が設けられている。スルーホール8の内部には、たとえば、Alからなる導電体部n型貫通電極9が埋め込まれている。導電体部9は、n型導電層2の主面2dの第2の領域2bにおいて、n型表面電極6に接している。一方、n型導電層2の裏面2cには、導電体部9に接するように、ITOIndiumTinOxideからなるn型裏面電極7が形成されている。図28bに示すように、n型導電層2の裏面2cにおいて、n型裏面電極7は導電体部9を覆っている。n型導電層2の主面2dがc面の場合、スルーホール8の内壁の面方位としては例えばm面やa面をだすことができる。n型導電層2の主面2dがa面の場合、スルーホール8の内壁の面方位としては例えばc面やm面をだすことができる。n型導電層2の主面2dがr面の場合、スルーホール8の内壁の面方位としては例えばa面をだすことができる。GaNからなるn型導電層2は、たとえば、n型GaN基板図示せずに、エピタキシャル成長を用いて形成される。発光ダイオード素子50Aの主面側の製造工程が完了した後、裏面から研磨やエッチングを行うことによって基板を剥離する。図28aに示す発光ダイオード素子50Aは、n型GaN基板を全体的に除去することにより形成しているが、研磨またはエッチングによってn型GaN基板を薄くして、n型GaN基板の一部を残してもよい。あるいは、サファイア基板など、n型導電層2とは異なる材料からなる基板上にGaNからなるn型導電層2をエピタキシャル成長した後、基板を剥離することもできる。n型導電層の厚さは、例えば3μmから50μmの範囲にある。活性層3で発生した光は、n型導電層2の裏面2cから取り出される。この場合、光取り出し効率を向上させるためには、n型導電層2をできるだけ薄くしてn型導電層2による吸収損失を低減することが好ましい。発光ダイオード素子50Aの機械的強度も考慮すると、p型電極と接続されるp型電極側の配線およびn型電極と接続されるn型電極側の配線がパターニングされたSi支持基板をチップの表面に貼り付けてチップのワレを防ぐなどの構造上の工夫がなされることもある。この場合の工程の一例は、素子表面側のプロセス完了後に、パターニングしたSi支持基板を素子表面側に貼り付け、その後、基板を剥離するなどの薄層化の工程を行ってから、素子裏面のプロセスをおこない、基板を分離して作製したチップを、実装基板に実装する。キャリアのあふれ出しオーバーフローを防いで発光効率を向上させる効果のあるオーバーフローストッパー層が、発光ダイオード素子50Aにおける活性層3とp型導電層4との間に挿入されてもよい。オーバーフローストッパー層は、例えばAlGaN層からなる。ここではその図示および詳細な説明は省略するが、本実施形態ではこれらを必要に応じて構成に取り込むことができるものとする。以下、図28を参照しながら、本実施形態の発光ダイオード素子50Aを製造する方法の好ましい一例を説明する。まず、c面の主面を有するn型GaN基板図示せずを用意する。本実施形態では、基板の上に、MOCVDMetalOrganicChemicalVaporDeposition法により結晶層を順次形成していく。まず、n型GaN基板上に、n型導電層2として厚さ3~50μmのGaN層を形成する。具体的には、n型GaN基板上に、例えば1100°CでTMGGaCH33、TMAAlCH33およびNH3を供給することによってGaN層を堆積する。このとき、n型導電層2として、GaN層ではなく、AluGavInwN層u≧0、v≧0、w≧0を形成してもよい。なお、n型GaN基板ではなく、他の基板を用いてもよい。次に、n型導電層2の上に、活性層3を形成する。活性層3は、例えば厚さ9nmのGa09In01N井戸層と厚さ9nmのGaNバリア層とが交互に積層された厚さ81nmのGaInN/GaN多重量子井戸MQW構造を有している。Ga09In01N井戸層を形成する際には、Inの取り込みを行うために、成長温度を800°Cに下げることが好ましい。次に、TMG、TMA、NH3およびp型不純物としてCp2Mgシクロペンタジエニルマグネシウムを供給することにより、厚さ70nmのGaNからなるp型導電層4を活性層3の上に形成する。p型導電層4は、表面に不図示のp-GaNコンタクト層を有していることが好ましい。p型導電層4としては、GaN層ではなく例えばp-AlGaN層を形成してもよい。上記のMOCVD法によるエピタキシャル成長工程が終了した後、塩素系ドライエッチングを行うことによりp型導電層4および活性層3の一部を除去して凹部20を形成し、n型導電層2における第2の領域2bを露出させる。次に、例えばドライエッチングプロセスを用いて、スルーホール8を形成する。具体的には、p型導電層4およびn型導電層2の主面2dにレジストマスクを形成した後、レジストマスクのうちスルーホール8を形成する部分に開口を形成する。このレジストマスクを用いてドライエッチングを行うことにより、n型導電層2およびn型GaN基板にスルーホール8となる穴を形成することができる。ここでは、穴がn型GaN基板を貫通する前にドライエッチングを停止しておく。図28bに示すように、スルーホール8は、n型導電層2の主面2dに垂直な方向から見て四角形の形状を有するように形成される。スルーホール8の寸法主面と平行な面における寸法は、例えば100μm×100μmとすることが好ましい。スルーホール8の角部は、丸まっていてもよい。次に、スルーホール8となる前述の穴の内壁および底面に沿って、蒸着法やスパッタ法によって、厚さ100nmのAl層を形成し、その上からメッキ法によってAl層をさらに形成する。これにより、Al層からなる導電体部9を形成する。導電体部9が断線しないよう、主面と平行な面におけるスルーホール8の寸法がスルーホール8の垂直な面における寸法と同等以上になるように設定することが望ましい。次いで、n型導電層2の第2の領域2bに、例えば厚さ10nmのTi層と厚さ100nmのAl層からなるn型表面電極6を形成する。n型表面電極6は、導電体部9に接するように形成する。一方、p型導電層4の主面4a上には、例えば厚さ7nmのPd層と厚さ70nmのPt層からなるp型電極5を形成する。次に、スルーホール8となる前述の穴の底面に形成されたAlが露出するようにn型基板1を研磨法やエッチング法で除去する。その後、蒸着法等によって、n型導電層2の裏面2cに、ITO等などの透明材料からなるn型裏面電極7を形成する。その後、必要に応じて50°Cから650°C程度の温度で5分から20分程度の熱処理を行う。この熱処理により、n型導電層2とn型表面電極6、n型裏面電極7および導電体部9との間のコンタクト抵抗を低減することができる。図29a、bは、図28に示す発光ダイオード装置51Aの活性層3内のA-A’断面に沿った温度分布、発光レートのそれぞれを示すグラフである。図29cは、図28に示す発光ダイオード装置51Aの光出力の電流依存性を示すグラフである。図29aからcは、いずれも、c面を主面に有する発光ダイオード装置51Aを想定したシミュレーションによって算出された結果を示す。このシミュレーションは、アノード電極幅が100μmの素子を想定して行った。図29a、bに示すグラフの横軸は、A’側のアノード電極端をx=0μm、A側のアノード電極端をx=100μmとした場合の位置を示す。図29cの縦軸は、x=100μmのときの発光レートを1とした場合の比の値を示す。図29aからcには、比較のため、図5に示す従来の発光ダイオード素子114のシミュレーション結果を示している。図29aおよびbには、図5に示す従来の発光ダイオード素子114の電流値と、図29に示す発光ダイオード素子50Aの電流値とを0.13Aに一致させた場合の結果を表示している。また、図29cに示す結果は、図5に示す従来の発光ダイオード素子114および図28に示す発光ダイオード素子50Aに、同じバイアスを印加することにより得た。図29aに示すように、従来の表面電極構造は、n型表面電極6の近くをピークに、全体的に365K付近の温度を有している。それに対して、本実施形態は、全体的に322K程度の均一な温度を有していることがわかる。これは、本実施形態では、従来と比較して、放熱性が高く温度が上がりにくいためである。図29bに示すように、従来では、A’側のアノード電極端をピークにして、発光レートが低下している。図5aに示す従来の構造では、p型電極105およびn型表面電極106ともに主面側にあるため、n型導電層102をx軸方向につたって電流が流れる。n型導電層102の抵抗によって、n型表面電極106から遠い位置の活性層103には電流が流れにくくなり、活性層103のうちn型表面電極106に近い領域ばかりが強く発光していると考えられる。一方、本実施形態では、ほぼ均一な発光レートが得られている。これは、本実施形態では、p型電極5から、n型裏面電極7にむかってy軸方向にほぼ均一に電流が流れるためであると考えられる。また、図29cに示すように、従来の構造では、アノード電流値Iaが0.1A以上になった辺りから出力が低下しはじめているが、本実施形態の構造では、同一のバイアスで多量の電流が流れ、かつ、十分な光出力が得られていることがわかる。本実施形態によると、導電体部9およびn型裏面電極7を設けることにより、p型電極5からn型裏面電極7に、均一に電流を流すことができる。従来の表面電極タイプの発光ダイオード図5と比較して、カソード周辺への電流の集中が緩和されるため、均一な発光レートを得ることができる。また、p型電極5からn型裏面電極7に均一に電流を流すことが可能となるため、局所的な発熱が生じにくくなる。さらに、導電体部9およびn型裏面電極7の熱伝導率は高いため、全体的に放熱が進行しやすくなる。これによって、活性層3の温度の上昇が抑制されるため、発光効率および内部量子効率の低下が抑制される。また、本実施形態では、導電体部9をスルーホール8の内壁に設けることにより、スルーホール8の内壁と導電体部9の間に電気的接触を生じさせることができる。この場合、より多くの電流を流すことができるため、より強い発光を得ることができる。また、一般的に、GaN系化合物半導体層と金属との間の密着性は低い。本実施形態によると、導電体部9を覆うようにn型表面電極6を設けることにより、n型表面電極6をn型導電層2の上に形成する場合図5と比較して、密着性を高めることができる。これにより、電極が剥がれにくくなる。これは、例えばフリップチップ実装をするときにバンプ11をn型表面電極6に接触させるが、その際の電極剥がれの不良に対して有効である。また、本実施形態によると、ワイヤボンディングを用いずに実装基板12とn型裏面電極7とを接続できる。そのため、従来の両面電極タイプのように、ワイヤボンディングが外れるといった問題が生じず、高い信頼性を確保することができる。実施の形態10図30aは、実施の形態10の発光ダイオード装置51Bを示す断面図である。図30bは、図30aに示す発光ダイオード素子50Bの裏面を示す平面図である。図30cは、図30aに示す発光ダイオード素子50Bの主面を示す平面図である。図30aからcでは、図29aからcと同じ構成要素には同じ符号を用いて示している。図30aに示すように、本実施の形態では、導電体部9とスルーホール8の内壁を構成するn型導電層2との間に、絶縁膜15が設けられている。絶縁膜15は、たとえばSiO2膜からなる。絶縁膜15としてSiO2膜を用いる場合には、スルーホール8となる凹部を形成した後、その内壁および底面にそって、100nmから1μmの厚さになるように、CVD法でSiO2膜を形成する。次いで、蒸着法やスパッタ法によって、絶縁膜15上に、厚さ100nmのAl層を形成し、その上からメッキ法によってAl層をさらに形成する。これにより、Al層からなる導電体部9を形成する。絶縁膜15は、スルーホール8となる凹部の底面にも形成される。基板を除去して凹部からスルーホール8を形成する際に、凹部の底面に形成された絶縁膜15も同時に除去される。絶縁膜15は、スルーホール8の内壁の全体を必ずしも覆っている必要はないが、スルーホール8の内壁を構成するn型導電層2と導電体部9とを絶縁するという目的から、ある程度一様な連続した膜であることが好ましい。絶縁膜15の厚さは、100nm以上1μm以下であることが好ましい。絶縁膜15の厚さが100nm以上であることにより、n型導電層2と導電体部9との間を確実に絶縁することができる。また、絶縁膜15の厚さが1μm以下であることにより、生じる応力を許容範囲内に抑えることができる。絶縁膜15の材料は、シリコン酸化膜でなくてもよく、例えば、シリコーン、シリコン窒化膜またはアルミナイトライドAlNを用いることができる。絶縁膜15としてシリコーンを用いる場合には、シリコーンはスピンナーを用いて塗布することによって形成することができる。シリコン窒化膜は、CVD法などによって形成することができる。アルミナイトライドは、スパッタ法などによって形成することができる。アルミナイトライドは、n型導電層2を構成するGaN層や導電体部9を構成するアルミニウムとなじみやすく、また、熱伝導率が高いという利点がある。本実施形態は、絶縁膜15以外は実施の形態9と同様の構成を有する。その構成についての説明は省略する。また、本実施形態によって得られる効果のうち、実施の形態9と同様の効果については、説明を省略する。本実施形態では、スルーホール8と導電体部9との間に絶縁膜15を設けることにより、n型導電層2から導電体部9に電流が流れるのを防ぐことができる。よって、殆どの電流がp型電極5からn型裏面電極7に流れ、活性層3における電流密度がより均一になる。導電体部9とp型電極5との距離が短い場合は、n型導電層2から導電体部9に電流が多く流れるので、その効果は大きくなる。また、スルーホール8の内壁に導電体部9の金属を直接接触させた場合、コンタクト抵抗が均一なオーミックコンタクトを形成するのは困難な場合がある。そのため、本実施形態の構成を用いると、特性のばらつきを抑えて、歩留まりよく発光ダイオードを製造することが可能になる。また、GaNとAlの線膨張率は、それぞれ、3~6×106/K、23×106/Kである。高出力動作によって熱が発生すると、導電体部9が膨張して、n型導電層2のうちスルーホール8の周辺に位置する部分に強い応力がかかり、ひび割れまたは剥離が生じやすい。本実施形態では、スルーホール8を設けるn型導電層2と導電体部9との間に絶縁膜15が設けられているので、ひび割れまたは剥離を防止することができる。たとえば、SiO2膜からなる絶縁膜を設けた場合、SiO2膜は線膨張率が0.5×106/Kと小さいので膨張しにくく、弾性率も8GPaとGaNの300GPa、Alの70GaPと比較して小さいので、緩衝層として働く。実施の形態11図31aは、実施の形態11の発光ダイオード装置51Cを示す断面図である。図31bは、図31aに示す発光ダイオード素子50Cの裏面を示す平面図である。図31cは、図31aに示す発光ダイオード素子50Cの主面を示す平面図である。図31aからcでは、図30aからcと同じ構成要素には同じ符号を用いて示している。図31aに示すように、本実施の形態では、n型導電層2の主面2dにおける第2の領域2bn型導電層2のうちスルーホール8の周囲に位置する部分上に、絶縁膜16が設けられている。n型導電層2の主面2dにおける第2の領域2b上には、絶縁膜16を介してn型表面電極6が配置されている。絶縁膜16は、絶縁膜15と同じ材料から構成されていてもよいし、異なる材料から構成されていてもよい。絶縁膜16の厚さは、100nm以上500nm以下であることが好ましい。絶縁膜15と絶縁膜16とが同じ材料から構成されている場合、スルーホール8の内表面を覆う絶縁膜15と同工程において形成してもよい。例えば、スルーホール8を形成した後に、シリコン酸化膜を形成するためのCVD法などを行う。これにより、n型導電層2の第2の領域2bとスルーホール8の内壁に、シリコン酸化膜からなる絶縁膜15、16が形成される。また、p型導電層4の主面4aのうちp型電極5が形成される領域以外の領域には、絶縁膜が残っていてもよい。本実施形態は、絶縁膜16およびn型表面電極6の配置以外は実施の形態10と同様の構成を有する。ここでは、その構成についての説明は省略する。また、本実施形態によって得られる効果のうち、実施の形態10と同様の効果については、説明を省略する。実施の形態9では、p型電極5からn型表面電極6に向って電流が流れる。活性層3の面積を大きく確保するためには、第2の領域2bの面積をできるだけ小さくすることが望ましい。そこで、p型電極5からn型表面電極6までの距離を短く形成すると、この二つの電極間の電流成分が大きくなり、全体としての発光出力は大きくなるものの、活性層3のうちn型表面電極6に近い領域の発光強度が強くなって発光分布が不均一になる。本実施形態では、n型導電層2とn型表面電極6との間に絶縁膜16を設けることによって、n型導電層2からn型表面電極6に電流が流れなくなる。これにより、電流は全てp型電極5からn型裏面電極7に流れ、電流密度がより均一になり、より均一な発光分布が得られる。n型表面電極6がp型電極5の近くに形成されている場合は、絶縁膜16を設けることによる発光分布の均一化の効果が特に大きい。本実施形態は、発光強度よりも発光分布の均一さを重視する用途に特に適している。また、n型表面電極6は、絶縁膜16および導電体部9の上に設けられる。n型導電層2よりも絶縁膜16のほうがn型表面電極6との密着性が高いため、本実施形態では、n型表面電極6がより剥がれにくくなる。一般的に、フリップチップ実装でバンプを形成するときに、電極が剥がれるなどの課題があるが、本実施形態では、この課題を克服することができる。なお、本実施の形態では、導電体部9とn型導電層2との間に絶縁膜15のある構造を示したが、絶縁膜15のない構造でも効果は得られる。実施の形態12図32aは、実施の形態12の発光ダイオード装置51Dを示す断面図である。図32bは、図32aに示す発光ダイオード素子50Dの裏面を示す平面図である。図32cは、図32aに示す発光ダイオード素子50Dの主面を示す平面図である。図32aからcでは、図31aからcと同じ構成要素には同じ符号を用いて示している。図32aに示すように、本実施の形態では、凹部20図31a等に示すが設けられていない。スルーホール8は、n型導電層2だけでなく、活性層3およびp型導電層4をも貫いている。絶縁膜15は、スルーホール8の内壁を構成するn型導電層2、活性層3およびp型導電層4の内壁に設けられている。さらに、スルーホール8における絶縁膜15の内側には、導電体部9が埋め込まれている。p型導電層4の主面のうちスルーホール8の周囲を囲む領域第2の領域4dには、絶縁膜16が設けられている。一方、p型導電層4の主面における第1の領域4cには、p型電極5が設けられている。図32cに示すように、第2の領域4dは、p型導電層4の四角形の主面における1つの角部に配置された領域であり、第1の領域4cは、p型導電層4の主面において第2の領域4d以外の領域である。p型導電層4の主面側の表面に露出する導電体部9の上から導電体部9の周囲を囲む絶縁膜16の上にかけて、n型表面電極6が設けられている。絶縁膜15、16によって、n型表面電極6および導電体部9は、活性層3およびp型導電層4から電気的に絶縁されている。本実施形態において、実施の形態11と同様の構成についての説明は省略する。また、本実施形態によって得られる効果のうち、実施の形態11と同様の効果については、説明を省略する。本実施形態によると、絶縁膜15、16によってn型表面電極6および導電体部9を活性層3およびp型導電層4から電気的に絶縁できるため、凹部20図31a等に示すを形成する必要がない。したがって、工程の簡略化が可能になる。また、実装側の面発光ダイオード素子50Dの主面が平坦になり、段差がなくなるので、フリップチップ実装する際に、n型表面電極6、p型電極5のどちらに対しても同じ高さのバンプを使用することができ、実装を簡単化することができる。また、段差部分での形状不良や電界集中を防ぐことができるので、段差部分で発生するリーク電流や破壊による不良もなくなり、信頼性と歩留まりが向上する。実施の形態13次に、図33aから図35を用いて、本発明による発光ダイオード装置の実施の形態13を説明する。本実施形態では、発光ダイオード素子の裏面側にも絶縁膜を設ける。図33aは、実施の形態13の第1の発光ダイオード装置53Aを示す断面図である。第1の発光ダイオード装置53Aは、実施の形態11の発光ダイオード装置51Cの変形例である。図33bは、図33aに示す発光ダイオード素子52Aの裏面を示す平面図である。図33cは、図33aに示す発光ダイオード素子52Aの主面を示す平面図である。図33aからcでは、図31aからcと同じ構成要素には同じ符号を用いて示している。図33に示すように、本実施の形態の発光ダイオード素子52Aでは、n型導電層2の裏面2cに、絶縁膜17が設けられている。絶縁膜17は、n型導電層2の裏面2cのうち、スルーホール8の周辺に位置する部分絶縁膜16と対向する部分に設けられている。n型導電層2の裏面2cには、n型裏面電極7が設けられている。n型裏面電極7は、n型導電層2の裏面2cのうち絶縁膜17が設けられている部分においては絶縁膜17の裏面側に設けられている。n型導電層2の裏面2cのうち絶縁膜17が設けられていない部分においては、n型裏面電極7は、n型導電層2に直接接して設けられている。n型裏面電極7は、スルーホール8の開口部において、導電体部9と接触している。絶縁膜17は、絶縁膜15と同じ材料から構成されていてもよいし、異なる材料から構成されていてもよい。絶縁膜16の厚さは、100nm以上500nm以下であることが好ましい。絶縁膜17は、スルーホール8を形成した後に、n型導電層2の裏面2c側にシリコン酸化膜を形成するためのCVD法などを行うことにより形成することができる。その後、絶縁膜17の裏面側およびn型導電層2の裏面2cのうち露出する部分に、n型裏面電極7を設ける。また、p型導電層4の主面のうちp型電極5が形成される領域以外の領域には、絶縁膜が残っていてもよい。それ以外の第1の発光ダイオード装置53Aの構成は、図31aからcに示す発光ダイオード装置51Cと同様である。図34aは、実施の形態13の第2の発光ダイオード装置53Bを示す断面図である。第2の発光ダイオード装置53Bは、実施の形態12の発光ダイオード装置51Dの変形例である。図34bは、図34aに示す発光ダイオード素子52Bの裏面を示す平面図である。図34cは、図34aに示す発光ダイオード素子52Bの主面を示す平面図である。図34aからcでは、図32aからcと同じ構成要素には同じ符号を用いて示している。図34に示すように、本実施の形態の発光ダイオード素子52Bでは、n型導電層2の裏面2cに、絶縁膜17が設けられている。絶縁膜17は、n型導電層2の裏面2cのうち、スルーホール8の周辺に位置する部分絶縁膜16と対向する部分に設けられている。n型導電層2の裏面2cには、n型裏面電極7が設けられている。n型裏面電極7は、n型導電層2の裏面2cのうち絶縁膜17が設けられている部分においては絶縁膜17の裏面側に設けられている。n型導電層2の裏面2cのうち絶縁膜17が設けられていない部分においては、n型裏面電極7は、n型導電層2に直接接して設けられている。n型裏面電極7は、スルーホール8の開口において、導電体部9と接触している。それ以外の第2の発光ダイオード装置53Bの構成は、図32aからcに示す発光ダイオード装置51Dと同様である。図35は、図33に示す第2の発光ダイオード装置53Bの発光レートのシミュレーション結果を示すグラフである。図35に示すグラフは図33cにおける活性層3内のA-A’断面に沿った発光レートを示す。このシミュレーションは、アノード電極幅が100μmの素子を想定して行った。図35に示すグラフの横軸は、A’側のアノード電極端をx=0μm、A側のアノード電極端をx=100μmとした場合の位置を示す。縦軸は、x=100μmのときの発光レートを1とした場合の比の値を示す。図35には、比較のため、実施の形態9図28に示すと実施の形態11図31に示すのシミュレーション結果を示す。本実施形態の構造および実施の形態9および実施の形態11の構造として、いずれもc面を主面とする素子を想定し、電流0.8Aの場合の発光レートの分布を比較した。本実施形態の素子は、第1の実施形態よりも高出力に対応させやすい構造であるため、図35のシミュレーションは、図29bのシミュレーションよりもより多くの電流を流す動作条件で行った。その結果、例えば図29bにおいては、実施の形態9の発光レートはほぼ均一であるが、図35において、実施の形態9の発光レートはx値が大きくなるほど小さくなっている。図35に示す結果から、本実施形態によると、スルーホール8の周辺の発光レートが小さくなり、均一な発光が得られていることがわかる。実施の形態9の構造図28に示すよりも、実施の形態11の構造図31に示すが、また、実施の形態11図31に示すよりも実施の形態13図33に示すのほうが均一な発光が得られている。本実施形態の第1、第2の発光ダイオード装置53A、53Bのそれぞれによると、実施の形態11または12のそれぞれと同様の効果を得ることができる。さらに、本実施形態によると、絶縁膜17を設けることにより、n型裏面電極7のうちスルーホール8の周辺に位置する部分がn型導電層2に接触しないようにすることができる。これにより、スルーホール8の周辺で発光強度が強くなることが抑制され、均一な発光パターンを得ることができる。n型導電層2の厚さが5μmなどの小さい値のときは、n型裏面電極7側に流れる電流の量が多いため、特に効果が大きい。なお、本実施形態として、実施の形態11および実施の形態12の変形例を示したが、実施の形態9や実施の形態10の構造に絶縁膜17を設けてもよい。実施の形態14次に、図36aから図37cを用いて、本発明による発光ダイオード装置の実施の形態14を説明する。本実施形態では、n型基板1の上にn型半導体層2eを形成した後、基板が全体的には除去されず、基板の全体または一部が残ってn型導電層2が形成されている。図36aは、実施の形態14の第1の発光ダイオード装置55Aを示す断面図である。第1の発光ダイオード装置55Aは、実施の形態9の発光ダイオード装置51Aの変形例である。図36bは、図36aに示す発光ダイオード素子54Aの裏面を示す平面図である。図36cは、図36aに示す発光ダイオード素子54Aの主面を示す平面図である。図36に示すように、本実施形態の第1の発光ダイオード装置55Aは、n型基板1を有する。n型基板1の主面1aにはn型半導体層2eが設けられ、n型基板1の裏面1bには、ITOIndiumTinOxide等の透明な材料からなるn型裏面電極7が設けられている。スルーホール8は、n型半導体層2eだけではなく、n型基板1も貫通している。スルーホール8の内壁を構成するn型半導体層2eおよびn型基板1は、絶縁膜15によって覆われている。それ以外の第1の発光ダイオード装置55Aの構成は、図28aからcに示す発光ダイオード装置51Aと同様である。図36aからcでは、図28aからcと同じ構成要素には同じ符号を用いて示している。図37aは、実施の形態14の第2の発光ダイオード装置55Bを示す断面図である。第2の発光ダイオード装置55Bは、実施の形態12の発光ダイオード装置51Dの変形例である。図37bは、図37aに示す発光ダイオード素子54Bの裏面を示す平面図である。図37cは、図37aに示す発光ダイオード素子54Bの主面を示す平面図である。図37に示すように、本実施形態の第2の発光ダイオード装置55Bは、n型基板1を有する。n型基板1の主面1aにはn型半導体層2eが設けられ、n型基板1の裏面1bには、ITOIndiumTinOxide等の透明な材料からなるn型裏面電極7が設けられている。スルーホール8は、n型半導体層2e、活性層3およびp型導電層4だけではなく、n型基板1も貫通している。スルーホール8の内壁を構成するn型半導体層2e、活性層3、p型導電層4およびn型基板1は、絶縁膜15によって覆われている。それ以外の第2の発光ダイオード装置55Bの構成は、図32aからcに示す発光ダイオード装置51Dと同様である。図37aからcでは、図32aからcと同じ構成要素には同じ符号を用いて示している。n型基板1の不純物濃度は例えば1×1017cm3以上1×1018cm3以下である。n型基板1の厚さは例えばおよそ50μm以上100μm以下である。通常、n型基板1は、研磨等によって所望の厚さまで削られる。n型導電層2はn型基板1の上にエピタキシャル成長によって形成され、例えば3μm以上10μm以下の厚さを有する。n型基板1およびn型半導体層2eの合計の厚さが小さいほど取り出せる光の量が多くなるが、基板をn型導電層2から除去、剥離する工程は困難である。特に、GaN基板はGaNからなるn型半導体層2eと同一の材料であるため、サファイア基板やSiC基板を用いる場合と比較して、除去、剥離がさらに困難である。本実施形態の第1、第2の発光ダイオード装置55A、55Bのそれぞれによると、実施の形態9、12のそれぞれと同様の効果を得ることができる。それについての説明は省略する。さらに、本実施形態では、基板の除去、剥離工程を省略できるため、工程を簡略化できる。また、GaNの熱伝導は高いため、活性層3とn型裏面電極7との間にn型基板1を配置させることにより、活性層3の熱をすばやく裏面側に逃すことができる。これにより、活性層3の温度の上昇を抑えることができる。なお、本実施形態として、実施の形態9および12の変形例を示したが、実施の形態10、11、13の構造に基板を設けてもよい。実施の形態15次に、図38aから図41cを用いて、本発明による発光ダイオード装置の実施の形態15を説明する。本実施形態では、スルーホール8の内部に空洞が形成される。図38aは、実施形態15の第1の発光ダイオード装置57Aを示す断面図である。第1の発光ダイオード装置57Aは、実施の形態9の発光ダイオード装置51Aの変形例である。図38bは、図38aに示す発光ダイオード素子56Aの裏面を示す平面図である。図38cは、図38aに示す発光ダイオード素子56Aの主面を示す平面図である。第1の発光ダイオード装置57Aでは、スルーホール8の内壁には導電体部9が形成されている。導電体部9はスルーホール8内に充填されておらず、スルーホール8の内部には空洞が形成されている。それ以外の第1の発光ダイオード装置57Aの構成は、図28aからcに示す発光ダイオード装置51Aと同様である。図38aからcでは、図28aからcと同じ構成要素には同じ符号を用いて示している。図39aは、実施形態15の第2の発光ダイオード装置57Bを示す断面図である。第2の発光ダイオード装置57Bは、実施の形態10の発光ダイオード装置51Bの変形例である。図39bは、図39aに示す発光ダイオード素子56Bの裏面を示す平面図である。図39cは、図39aに示す発光ダイオード素子56Bの主面を示す平面図である。第2の発光ダイオード装置57Bでは、スルーホール8の内壁を絶縁膜15が覆っており、絶縁膜15の内側には導電体部9が形成されている。導電体部9はスルーホール8内に充填されておらず、スルーホール8の内部には空洞が形成されている。それ以外の第2の発光ダイオード装置57Bの構成は、図30aからcに示す発光ダイオード装置51Bと同様である。図39aからcでは、図30aからcと同じ構成要素には同じ符号を用いて示している。図40aは、実施の形態15の第3の発光ダイオード装置57Cを示す断面図である。第3の発光ダイオード装置57Cは、実施の形態15の第1の発光ダイオード装置53Aの変形例である。図40bは、図40aに示す発光ダイオード素子56Cを示す平面図である。図40cは、図40aに示す発光ダイオード素子56Cの主面を示す平面図である。第3の発光ダイオード装置57Cでは、スルーホール8の内壁を絶縁膜15が覆っており、絶縁膜15の内側には導電体部9が形成されている。導電体部9はスルーホール8内に充填されておらず、スルーホール8の内部には空洞が形成されている。n型導電層2の裏面2cのうちスルーホール8の周辺に位置する部分には絶縁膜17が設けられている。n型導電層2の主面2dのうちスルーホール8の周辺に位置する部分には絶縁膜16が設けられている。それ以外の第3の発光ダイオード装置57Cの構成は、図33aからcに示す発光ダイオード装置51Bと同様である。図40aからcでは、図33aからcと同じ構成要素には同じ符号を用いて示している。図41aは、実施の形態15の第4の発光ダイオード装置57Dを示す断面図である。第4の発光ダイオード装置57Dは、実施の形態15の第2の発光ダイオード装置53Bの変形例である。図41bは、図41aに示す発光ダイオード素子56Dの裏面を示す平面図である。図41cは、図41aに示す発光ダイオード素子56Dの主面を示す平面図である。第4の発光ダイオード装置57Dでは、スルーホール8は、n型導電層2、活性層3、p型導電層4に設けられている。スルーホール8の内壁を絶縁膜15が覆っており、絶縁膜15の内側には導電体部9が形成されている。導電体部9はスルーホール8内に充填されておらず、スルーホール8の内部には空洞が形成されている。n型導電層2の裏面のうちスルーホール8の周辺に位置する部分には絶縁膜17が設けられている。n型導電層2の主面2dのうちスルーホール8の周辺に位置する部分には絶縁膜16が設けられている。それ以外の第4の発光ダイオード装置57Dの構成は、図34aからcに示す第2の発光ダイオード装置53Bと同様である。図41aからcでは、図34aからcと同じ構成要素には同じ符号を用いて示している。本実施形態の第1、第2、第3、第4の発光ダイオード装置57A、57B、57C、57Dのそれぞれによると、実施の形態9、10、13のそれぞれと同様の効果を得ることができる。さらに、本実施形態によると、次の効果を得ることができる。GaN発光ダイオードは、発熱しやすく、100K近くチップ温度が上昇することもある。GaNと、導電体部9として用いるAlの線膨張率の差は大きく、それぞれ、3~6×106/K、23×106/Kである。本実施形態のようにスルーホール8内に空洞を設けておくことにより、素子の温度が上昇して導電体部9が膨張しても、n型導電層2のうちスルーホール8の周辺に位置する部分に強い応力がかかるのを防止することができる。これにより、スルーホール8の周辺にひび割れまたは剥離が生じるのを防止することができる。なお、本実施形態は、実施の形態9、10、13の構造の導電体部9の中央部に空洞を設けた構造を有しているが、実施の形態11、12、14などの構造において、導電体部9の中央部に空洞をもうけてもよい。実施の形態16次に、図42aから図44cを用いて、本発明による発光ダイオード装置の実施の形態16を説明する。実施の形態9から15では、n型裏面電極7をn型導電層2またはn型基板1の裏面に全体的に設けていたが、本実施形態では、n型裏面電極7を、互いに間隔を空けて設けている。図42aは、実施の形態16の第1の発光ダイオード装置59Aを示す断面図である。第1の発光ダイオード装置59Aは、実施形態9の発光ダイオード装置51Aの変形例である。図42bは、図42aに示す発光ダイオード素子58Aの裏面を示す平面図である。図42cは、図42aに示す発光ダイオード素子58Aの主面を示す平面図である。本実施形態の第1の発光ダイオード装置59Aでは、n型導電層2の裏面2cにn型裏面電極7が形成されている。n型導電層2の主面2dに垂直な方向y方向から見たとき、n型裏面電極7は、n型表面電極6に重なる部分だけではなく、活性層3を挟んでp型電極5に重なる部分にも設けられている。n型裏面電極7は、導電体部n型貫通電極9を覆う主部7aと、主部7aからx方向に延びる線状のx方向延長部7bと、z方向に延びる複数の線状のz方向延長部7cとを有する。それぞれのz方向延長部7cの両端部にはx方向延長部7bが接続されており、これによって、主部7a、x方向延長部7bおよびz方向延長部7cは全て電気的に接続されている。このように、n型裏面電極7が裏面2cに均一に近い密度で設けられることにより、活性層3に均一に電圧を印加することができる。活性層3において発生した光は、n型導電層2の裏面において、x方向延長部7bおよびz方向延長部7cの隙間から取り出される。それ以外の第1の発光ダイオード装置59Aの構成は、図28aからcに示す発光ダイオード装置51Aと同様である。図42aからcでは、図28aからcと同じ構成要素には同じ符号を用いて示している。図43aは、実施の形態16の第2の発光ダイオード装置59Bを示す断面図である。第2の発光ダイオード装置59Bは、実施の形態12の発光ダイオード装置51Dの変形例である。図43bは、図43aに示す発光ダイオード素子58Bの裏面を示す平面図である。図43cは、図43aに示す発光ダイオード素子58Bの主面を示す平面図である。本実施形態の第2の発光ダイオード装置59Bでは、n型導電層2の裏面2cにn型裏面電極7が形成されている。n型導電層2の主面2dに垂直な方向y方向から見たとき、n型裏面電極7は、n型表面電極6に重なる部分だけではなく、活性層3を挟んでp型電極5に重なる部分にも設けられている。n型裏面電極7は、導電体部9を覆う主部7aと、主部7aからx方向に延びる線状のx方向延長部7bと、z方向に延びる複数の線状のz方向延長部7cとを有する。それぞれのz方向延長部7cの両端部にはx方向延長部7bが接続されており、これによって、主部7a、x方向延長部7bおよびz方向延長部7cは全て電気的に接続されている。このように、n型裏面電極7が裏面2cに均一に近い密度で設けられることにより、活性層3に均一に電圧を印加することができる。活性層3において発生した光は、n型導電層2の裏面において、x方向延長部7bおよびz方向延長部7cの隙間から取り出される。それ以外の第2の発光ダイオード装置59Bの構成は、図32aからcに示す発光ダイオード装置51Dと同様である。図43aからcでは、図32aからcと同じ構成要素には同じ符号を用いて示している。なお、本実施形態におけるn型裏面電極7は、必ずしも図42b、図43bに示すような形状を有していなくてもよい。裏面2cに均一に近い密度で配置され、裏面2cから光を取り出すための隙間が設けられていれば、格子形状などの他の形状を有していてもよい。図44は、格子形状のn型裏面電極7を示す平面図である。本実施形態の第1、第2の発光ダイオード装置59A、59Bのそれぞれによると、実施の形態9、12のそれぞれと同様の効果を得ることができる。さらに、本実施形態では、n型裏面電極7に光を取り出すための隙間が設けられているため、n型裏面電極7の材料として、透明でない材質を用いることができる。例えば、コンタクト抵抗が低く、安価なTi/Alなどの金属をn型裏面電極7として用いることができる。なお、本実施形態は、実施の形態9、12の構造の変形例であるが、実施の形態10、11、13から15などの構造において、n型裏面電極7を互いに離間させてもよい。実施の形態17次に、図45aを用いて、本発明による発光ダイオード装置の実施の形態17を説明する。実施の形態9から16では、スルーホール8を、四角形の平面形状n型導電層2の主面2dに平行な方向における平面形状を有するn型導電層2の角部に設けていたが、本実施形態では、スルーホール8を、四角形の1辺に沿って形成している。図45aは、実施形態17の発光ダイオード装置61Aを示す断面図である。発光ダイオード装置61Aは、実施の形態10の発光ダイオード装置51Bの変形例である。図45bは、図45aに示す発光ダイオード素子60Aの裏面を示す平面図である。図45cは、発光ダイオード素子60Aの主面を示す平面図である。本実施形態では、スルーホール8およびn型表面電極6は、四角形の平面形状を有するn型導電層2の端x方向の端に配置されている。スルーホール8およびn型表面電極6は、x方向に沿った辺と、z方向に沿った辺とを有する。スルーホール8およびn型表面電極6においてz方向に沿った辺はx方向に沿った辺よりも長く、スルーホール8およびn型表面電極6は、長方形の平面形状を有する。実施形態10では、四角形の平面形状を有する発光ダイオード素子50Bの角部n型導電層2の主面2dに垂直な方向から見た角部にn型表面電極6図30c等に示すを設け、n型表面電極6の周囲を囲むように活性層3、p型導電層4およびp型電極5を設けている。それに対して、本実施形態では、n型表面電極6は、n型導電層2の一辺z方向に沿った辺に沿って長方形の平面形状で形成されており、n型表面電極6に隣接して、四角形の平面形状を有する活性層3、p型導電層4およびp型電極5が設けられている。スルーホール8およびn型表面電極6の4つの角部は丸まっていてもよく、略円形でもよい。すなわち、スルーホール8およびn型表面電極6の形状は、所望の配光パターンを得られるように決定されればよい。それ以外の発光ダイオード装置61Aの構成は、図30aからcに示す発光ダイオード装置51Bと同様である。図38aからcでは、図30aからcと同じ構成要素には同じ符号を用いて示している。本実施形態の発光ダイオード装置61Aによると、実施の形態10と同様の効果を得ることができる。さらに、本実施形態では、四角形の平面形状を有するp型電極5、p型導電層4および活性層3を設けている。これにより、実施の形態10と比較して、対称で欠ける部分のない発光分布を得ることができる。活性層3の平面形状は、所望の配光パターンを提供できる形状であればよく、たとえば円形であってもよい。本実施形態によると、発光の形状をバランスよくすることができる。なお、本実施形態は、実施の形態10の構造の変形例であるが、実施の形態9、11から16などの構造において、スルーホール8の平面形状を長方形にしてもよい。実施の形態9から17によると、ワイヤやボンディング部分の影が発生しないので、良好な放射パターンを実現できる。なお、上記の記載は、好ましい実施形態の一例を説明するものに過ぎず、本発明は、上記の記載に限定されない。