基板と、前記基板の表面に設けられて電子部品の部品電極とはんだを介して接合される基板電極と、前記基板電極を複数の電極部分に分割する少なくとも1つのスリットと、を含み、前記電子部品を封止する樹脂と前記はんだとが対向する部分において、前記部品電極の表面又は前記基板電極の表面と直交する平面で前記部品電極と前記基板電極とを接続する前記はんだを切ったときの前記はんだの断面積は、前記基板電極が前記スリットを有さない場合の98以下であることを特徴とする回路基板。1つの前記電子部品の前記部品電極に対応して配列された2つの前記基板電極のうち、前記基板電極の配列方向における内側に配置される前記電極部分は、前記配列方向における寸法が、前記部品電極の前記配列方向における寸法以下である請求項1に記載の回路基板。前記基板電極を2つの前記スリットが交差し、2つの前記スリットが交差する部分に前記部品電極の電極中心が配置される請求項1又は2に記載の回路基板。少なくとも1つの前記スリットは、一対の前記基板電極が配列される方向と直交する方向に延在する請求項1から3のいずれか1項に記載の回路基板。前記スリットは、前記樹脂と対向する部分に開口する請求項1から4のいずれか1項に記載の回路基板。前記部品電極は、前記スリットを跨いでいる請求項1から5のいずれか1項に記載の回路基板。電子部品と、前記電子部品が実装された請求項1から6のいずれか1項に記載の回路基板と、前記回路基板を前記電子部品側から封止する樹脂と、を含むことを特徴とするパッケージ電子部品。基板と、前記基板の表面に設けられて電子部品の部品電極とはんだを介して接合される基板電極と、前記基板電極を複数の電極部分に分割する少なくとも1つのスリットと、を含む回路基板に対し、前記複数の部分のそれぞれに、はんだペーストを分割して供給することを特徴とする電子部品の実装方法。前記はんだペーストの面積は、前記複数の電極部分それぞれの面積よりも小さい請求項8に記載の電子部品の実装方法。これを改善するため、特許文献1に記載された技術は、電子部品の電極間隔を、電子部品実装用の配線基板の電極間隔以上にすることが記載されている。しかし、特許文献1に記載された技術は、電子部品の電極間における短絡を抑制することついて改善の余地がある。本発明は、はんだにより基板に実装された電子部品を樹脂で封止したパッケージ電子部品をリフローしたときに、溶融したはんだによる電子部品の電極間の短絡を抑制することを目的とする。本発明は、基板と、前記基板の表面に設けられて電子部品の部品電極とはんだを介して接合される基板電極と、前記基板電極を複数の電極部分に分割する少なくとも1つのスリットと、を含み、前記電子部品を封止する樹脂と前記はんだとが対向する部分において、前記部品電極の表面又は前記基板電極の表面と直交する平面で前記部品電極と前記基板電極とを接続する前記はんだを切ったときの前記はんだの断面積は、前記基板電極が前記スリットを有さない場合の98以下であることを特徴とする回路基板である。この回路基板は、電子部品を樹脂で封止した後の再加熱リフローによって、電子部品が受ける樹脂からの応力を緩和することで、電子部品が有する部品電極間のはんだフラッシュを抑制し、部品電極間の短絡を抑制する。このため、この回路基板は、樹脂の応力を受ける基板電極の周縁部をスリットで複数に分割することで、樹脂の応力を受けるはんだ接合部主として部品電極と基板電極とを接合するはんだの割合を少なくする。このようにして、回路基板は、はんだ接合部への前記応力の影響を緩和し、また、はんだ接合部が受けた応力の影響を回路基板の基板電極のスリットへ吸収することで、部品電極間へのはんだの移動を抑制できる。その結果、この回路基板は、はんだにより基板に実装された電子部品を樹脂で封止したパッケージ電子部品をリフローしたときに、溶融したはんだによる電子部品の電極間の短絡を抑制することができる。また、この回路基板は、基板電極にスリットを設けているので、はんだペーストが加熱して溶融したときに発生する気体成分がスリットを通過する。このような作用により、この回路基板は、気体成分の移動距離を短縮することができるので、発生した気体成分を短時間でスリット内又ははんだ接合部の外部へ放出できる。その結果、この回路基板は、はんだ接合部に残留したボイドがパッケージ電子部品の再加熱で膨張収縮したときにおいて、部品電極間へはんだが移動することによる部品電極間の短絡を抑制することができる。本発明において、1つの前記電子部品の前記部品電極に対応して配列された2つの前記基板電極のうち、前記基板電極の配列方向における内側に配置される前記電極部分は、前記配列方向における寸法が、前記部品電極の前記配列方向における寸法以下であることが好ましい。このようにすることで、特に、基板電極と部品電極との間にフィレットが形成されるような電子部品において、部品電極と基板電極とを接合するはんだのボイドを低減できるので好ましい。本発明において、前記基板電極を2つの前記スリットが交差し、2つの前記スリットが交差する部分に前記部品電極の電極中心が配置されることが好ましい。このようにすることで、部品電極から基板電極スリットまでの距離が短く、かつ基板電極内で同じになるので、はんだペーストが加熱された際に部品電極8基板電極との間で発生した気体成分は、スリットから放出されやすくなる。その結果、はんだ接合部のボイドを低減することができるので、基板電極と部品電極との接合の健全性が向上する。本発明において、少なくとも1つの前記スリットは、一対の前記基板電極が配列される方向と直交する方向に延在することが好ましい。このようにすると、基板電極と部品電極との間にフィレットが形成されるような電子部品であっても、スリットの幅を大きくとることができるので、基板電極の設計の自由度が向上する。本発明において、前記スリットは、前記樹脂と対向する部分に開口することが好ましい。このようにすることで、パッケージ電子部品をリフローしたときに、溶融したはんだが部品電極間又は基板電極間に移動することを低減できるので、電子部品の部品電極間の短絡を抑制することができる。本発明において、前記部品電極は、前記スリットを跨いでいることが好ましい。このようにすれば、電子部品のセルフアライメント性能が向上し、チップ立ちを含むはんだ接合不良を抑制できる。本発明は、電子部品と、前記電子部品が実装された前記回路基板と、前記回路基板を前記電子部品側から封止する樹脂と、を含むことを特徴とするパッケージ電子部品である。このパッケージ電子部品は、本発明の回路基板を含むので、リフロー時には、溶融したはんだによる電子部品の電極間の短絡を抑制することができる。本発明は、基板と、前記基板の表面に設けられて電子部品の部品電極とはんだを介して接合される基板電極と、前記基板電極を複数の部分に分割する少なくとも1つのスリットと、を含む回路基板に対し、前記複数の部分のそれぞれに、はんだペーストを分割して供給することを特徴とする電子部品の実装方法である。このようにすることで、電極部分間のスリットにはんだペーストが入り込んで両者を接続することを回避できる。その結果、電子部品の実装後において、スリットに溶融したはんだが入り込むことを回避できるので、再度のリフロー時には、スリットに溶融したはんだを移動させることができる。本発明において、前記はんだペーストの面積は、前記複数の電極部分それぞれの面積よりも小さいことが好ましい。このようにすることで、より確実に、電極部分間のスリットにはんだペーストが入り込むことを回避できる。本発明は、はんだにより基板に実装された電子部品を樹脂で封止したパッケージ電子部品をリフローしたときに、溶融したはんだによる電子部品の電極間の短絡を抑制することができる。本発明を実施するための形態実施形態につき、図面を参照しつつ詳細に説明する。以下の実施形態に記載した内容により本発明が限定されるものではない。また、以下に記載した構成要素には、当業者が容易に想定できるもの、実質的に同一のもの、均等の範囲のものが含まれる。さらに、以下に記載した構成要素は適宜組み合わせることが可能である。また、本発明の要旨を逸脱しない範囲で構成要素の種々の省略、置換又は変更を行うことができる。図1は、本実施形態に係るパッケージ電子部品の構造を示す図である。図2、図3は、本実施形態に係るパッケージ電子部品の電子部品が基板に実装された状態を示す図である。パッケージ電子部品1は、電子部品3と、電子部品3が実装された回路基板10と、回路基板10を電子部品3側から封止する樹脂5とを含む。本実施形態において、パッケージ電子部品1は、さらに、はんだボール7と、電磁波シールド6とを含む。パッケージ電子部品1は、複数の電子部品3が実装されることによりある機能を実現する部品である。パッケージ電子部品1は、チップ部品、LSI等とともに、電子機器の基板装置基板に実装される。回路基板10は、基板2と、基板電極20と、後述するスリットとを含む。基板2の表面には基板電極20が設けられている。基板電極20と、部品電極としての電子部品3の部品電極8A、8B図2、図3参照とは、はんだ4によって接合されている。このように、基板2は、表面に電子部品3が実装される。電子部品3が実装される面を実装面2Pという。基板2は、樹脂、FPCFlexiblePrintCircuit、LTCCLowTemperatureCofiredCeramics、HTCCHighTemperatureCofiredCeramics等を用いることができ、特に限定はない。基板2の実装面の反対面にははんだボール7が設けられる。はんだボールは、実装面の反対面に現れた電極に設けられている。パッケージ電子部品1が電子機器の基板に実装されるとき、はんだボール7は、前記装置基板が有する所定の端子の表面に載置される。そして、パッケージ電子部品1の他、必要な電子部品が載置された前記装置基板がリフローされることによりはんだボール7が溶融する。溶融したはんだボール7が冷却されて固化することにより、パッケージ電子部品1その他の電子部品は、装置基板に実装される。パッケージ電子部品1が有する電子部品3は、表面実装型の部品である。パッケージ電子部品1が有する電子部品3は、図2に示すような電子部品3Aと、図3に示すような電子部品3Bとがある。図2に示す電子部品3Aは、直方体形状であり、6個の平面で囲まれている。より具体的には、電子部品3Aは、両端部にそれぞれ部品電極8Aを有する。より具体的には、電子部品3Aは、4個の側面と、4個の側面の両端に配置される2個の端面とを有している。電子部品3Aは、両方の端部長手方向における両方の端部にそれぞれ部品電極8Aを有している。部品電極8Aは、電子部品3Aの両端部において、4個の側面及び1個の端面に形成される。端面に形成された部品電極を、端面部品電極8ATという。このような構造により、電子部品3Aは、一方の部品電極8Aに5面の電極を有している。電子部品3Aは、回路基板10に実装されるとき、側面の電極と、端面部品電極8ATとの両方にはんだ4が接触して、基板2の基板電極20と接合される。基板電極20から端面部品電極8ATにぬれ上がったはんだ4は、はんだフィレットと呼ばれる。図3に示す電子部品3Bは、図3に示す電子部品3Aと同様に直方体形状であり、6個の平面で囲まれている。電子部品3Bは、4個の側面のうち1つの側面の両端部にそれぞれ部品電極8Bを有する。このため、電子部品3Bは、回路基板10に実装されるとき、電子部品3Bは、部品電極8Bと基板2の基板電極20とが対向して配置されて、両者の間にはんだ4が介在して両者を接合する。電子部品3Bを基板電極20にはんだ付けした場合、はんだフィレットは形成されない。本実施形態において、電子部品3Aを、必要に応じて端面電極部品という。また、本実施形態において、電子部品3Bを、電子部品3Bを、必要に応じて底面電極部品という。電子部品3A、3Bを区別しない場合、単に電子部品3という。また、部品電極8A、8Bを区別しない場合、単に部品電極8という。図4-1、図4-2は、パッケージ電子部品の製造方法の一例を示す図である。パッケージ電子部品1は、回路基板10に電子部品3を実装した後、電子部品3及び回路基板10を硬化前の樹脂シート5Sで被覆する。そして、樹脂シート5Sの表面に銅シート6Sを重ねてからプレス装置PMを用いて樹脂シート5Sに対して回路基板10へ押し付ける方向図4-1の矢印Pで示す方向の力を与えながら、加熱する。樹脂シート5Sは、フィラーを含んだ熱硬化性の樹脂なので、加熱により硬化する。このようにして、図4-2に示すように、回路基板100及び電子部品3が樹脂5で封止されたパッケージ電子部品1が完成する。パッケージ電子部品1は、製造過程において樹脂5が加圧される。このため、樹脂5と接する電子部品3及びはんだ4は、製造過程において樹脂5から応力力を受けるとともに、パッケージ電子部品1が完成した後も、前記応力が残留する。上述したように、パッケージ電子部品1は、装置基板に搭載された後リフローによって加熱されるが、このときの熱により、はんだ4が溶融したり、樹脂5が膨張収縮したり、はんだ4中に残留するボイドが膨張したりすることがある。すると、はんだ4は、樹脂5が膨張収縮することによる応力及び樹脂5に残留した応力を受ける。その結果、リフロー時に溶融したはんだ4が電子部品3の部品電極8間の空間に押し出されて、部品電極8間で短絡が発生するおそれがある。また、はんだ4中には、はんだペーストに含まれるフラックス成分が蒸発して気体となることで発生したボイドが残留している。パッケージ電子部品1をリフローすると、はんだ4中のボイドが膨張することより、溶融したはんだ4はさらに前記空間へ押し出されやすくなり、部品電極8間の短絡はより起こりやすい状態になる。本実施形態では、1個の部品電極8に対応する基板電極20を分割構造とすることにより、樹脂5からはんだ4が受ける応力を抑制して、電子部品3の部品電極8間の空間へのはんだ4の押し出しを抑制する。次に、基板電極20について説明する。図5から図7は、本実施形態に係る回路基板が有する基板電極の平面図である。図5に示す回路基板10は、図3、図4に示す電子部品3が有する1つの部品電極8に、1つの基板電極20、20A、20Bが対応する。基板電極20、20A、20Bは導体であり、本実施形態ではいずれも銅の薄膜であるが、これに限定されるものではない。基板電極20、20A、20Bは、いずれも平面視が長方形正方形を含む、以下同様形状の銅の薄膜である。図5に示す回路基板10が有する基板電極20は、基板2の表面に設けられて、はんだ4を介して電子部品3の部品電極8と接合される。回路基板10は、基板電極20を複数の部分電極部分21a、21bに分割する少なくとも1つ回路基板10は1つのスリット30を含んでいる。すなわち、基板電極20は、スリット30によって2つの電極部分21a、21bに分割される。電極部分21a、21bも、平面視が長方形の形状である。回路基板10は、2つの基板電極20が対向して配列されている。2つの基板電極20が、1つの電子部品3の一対の部品電極8それぞれに対応する。なお、電子部品3が有する部品電極の数は2に限定されるものではない。これにともない、回路基板10等が有する基板電極20の数も2に限定されるものではない。それぞれの基板電極20が有するそれぞれのスリット30は、いずれも直線かつそれぞれ平行であり、2つの基板電極20の配列方向と直交する方向に延在している。スリット30が設けられている部分は、導体が取り除かれて基板2の表面が露出している。一対の基板電極20は、電極部分21a同士が対向している。回路基板10に電子部品3が実装されて樹脂5で封止されると、図1に示すように、対向する2つの電極部分21aと、電子部品3と、樹脂5と、基板2とで囲まれる空間電極間空間9が形成される。図5から図7の符号9は、電極間空間の位置を示している。それぞれの電極部分21aは、電極間空間9と反対側、電子部品3においては外側に、それぞれ電極部分21bが配置される。図6に示す回路基板10Aは、図5に示す回路基板10と同様であるが、基板電極20Aを分割するスリット31の延在する方向が異なる。すなわち、それぞれの基板電極20Aの分割方向が異なる。基板電極20Aが有するスリット31は、いずれも直線かつそれぞれ平行であり、2つの基板電極20の配列方向と平行な方向に延在している。このスリット31により、それぞれの基板電極20Aは、それぞれ2つの電極部分22a、22bに分割される。電極部分22a、22bも、平面視が長方形の形状である。基板電極20Aの他の構成は、図5に示す基板電極20と同様である。図7に示す回路基板10Bは、1つの部品電極8に対応する1つの基板電極20Bが4分割されている。すなわち、回路基板10Bは、2本のスリット30、31によって基板電極20Bを4個の電極部分23a、23b、23c、23dに分割している。スリット30は、いずれも直線かつそれぞれ平行であり、2つの基板電極20の配列方向と直交する方向に延在している。また、スリット31は、いずれも直線かつそれぞれ平行であり、2つの基板電極20の配列方向と平行な方向に延在している。すなわち、スリット30とスリット31とは、互いに直交している。このように、基板電極20Bは、平面視が長方形の4個の電極部分23a、23b、23c、23dに分割されている。基板電極20Bの他の構成は、図5に示す基板電極20と同様である。図8は、比較例に係るパッケージ電子部品が有する回路基板の平面図である。図9は、比較例に係るパッケージ電子部品がリフローされた後の状態を示す拡大図である。図8に示すように、比較例の回路基板110は、基板102の表面に分割されていない基板電極120を有する。図9に示すように、比較例のパッケージ電子部品101は、分割されていない基板電極120に電子部品3Bが実装され、樹脂105で封止されている。すなわち、電子部品3Bの部品電極8Bと基板電極120とがはんだ4で接合されている。パッケージ電子部品101をリフローすると、はんだ4及び部品電極8Bと基板電極120との接合部近傍は、樹脂105から応力を受ける。はんだ4は、リフロー時の熱によって溶融し、樹脂105からの応力によって移動しようとする。回路基板10は、スリットを有しておらず、また、部品電極8Bと基板電極120との接合部分は、電極間空間9以外を樹脂105で囲まれている。このため、溶融したはんだ4は、図8に示すように、電極間空間109内に移動していく。その結果、回路基板110及びパッケージ電子部品101は、溶融したはんだ4が電極間空間9へ移動する。電極間空間9へ移動したはんだ4が電子部品3Bの部品電極8B間でつながると図9のCで示す部分、部品電極8B間が短絡する。その結果、歩留りの低下、パッケージ電子部品1の信頼性の低下等を招くおそれがある。図10は、本実施形態に係るパッケージ電子部品がリフローされた後の状態を示す拡大図である。次においては、底面電極部品である電子部品3Bを用い、基板電極20を有する回路基板10に電子部品3Bを実装した場合を例として本実施形態の作用、効果を説明するが、電子部品3A及び基板電極20A等でも同様である。回路基板10が基板2の表面に有する基板電極20は、スリット30によって2分割されている。電子部品3Bの1つの部品電極8Bは、1つの基板電極20が有するそれぞれの電極部分21a、21bとはんだ4によって接合されている。このようにして、パッケージ電子部品1が構成されている。パッケージ電子部品1をリフローすると、はんだ4及び部品電極8Bと基板電極20との接合部近傍は、樹脂5から応力を受ける。はんだ4は、リフロー時の熱によって溶融し、樹脂5からの応力によって移動する。回路基板10は、基板電極20を分割するスリット30を有しているので、溶融したはんだ4は、図8に示すように、スリット30内に移動していく。その結果、回路基板10及びパッケージ電子部品1は、溶融したはんだ4の電極間空間9への移動を抑制できるので、部品電極8B間の短絡が発生するおそれを低減できる。また、はんだ4中に残留したボイドが膨張して溶融したはんだ4が移動した場合も、スリット30内へ溶融したはんだ4が移動する結果、電極間空間9への溶融したはんだ4の移動が抑制される。このため、回路基板10及びパッケージ電子部品1は、部品電極8B間の短絡が抑制される。その結果、回路基板10及びパッケージ電子部品1は、装置基板に実装されるときの歩留りが向上し、また、装置基板へ実装された後は信頼性が向上する。上述した回路基板10A、10Bも、同様の作用、効果が得られる。また、回路基板10は、電子部品3と樹脂5との間にクッション性のある絶縁膜を設けたり、はんだ4の供給量を少なくしたりする等の対策をすることなしに、部品電極8B間の短絡を抑制できる。このため、回路基板10は、パッケージ電子部品1の低背化が容易であり、また、はんだ4の量を確保できることから、パッケージ電子部品1の信頼性を向上させることができる。また、回路基板10は、基板電極20に供給されたはんだペーストが加熱された場合には、スリット30によってはんだペースト内で発生した気体成分の移動距離を短くすることができるので、スリット30又ははんだ4の外部へ放出しやすくなる。その結果、はんだ4中のボイドを低減することができるので、パッケージ電子部品1の再加熱でボイドが膨張することを抑制して、部品電極8間へはんだが押し出され、短絡のおそれを低減できる。また、1つの部品電極8をスリット30によって分割された基板電極20にはんだで接合させることにより、回路基板10の基板電極20のスリット30の内側にはんだフィレットを形成できる。このため、電子部品3と基板電極20との接合強度を確保することができる。これは、端部にはんだフィレットが形成されない底面端子型の電子部品3Bには特に好ましい。さらに、1つの部品電極8をスリット30によって分割された基板電極20にはんだ4で接合させることで、電子部品3を実装した回路基板10の曲げ応力を分散し、さらに、回路基板10の落下衝撃を緩和する効果もある。その結果、基板電極20と部品電極8との接合の信頼性を向上させることができる。図11は、比較例に係る基板電極に作用する応力の状態を示す模式図である。図12-1から図12-3は、本実施形態に係る基板電極に作用する応力の状態を示す模式図である。比較例の基板電極120は、平面視が長方形形状であり、電極間空間109と対向する部分以外の3箇所は、樹脂105図9参照で覆われている。この構造は、樹脂105からの応力Fを、樹脂105と接する基板電極120のそれぞれの部分が受ける。このため、電子部品3Bの部品電極8Bと基板電極120とを接合するはんだ4全体が受ける力が大きくなり、リフロー時には溶融したはんだ4の移動が大きくなる。本実施形態の基板電極20、20A、20Bは、スリット30、31で複数の電極部分21a、21b等に分割されている。このため、基板電極120全面で電子部品3Bの部品電極8Bとはんだ4で接合する構造と、同じ単位基板電極の面積に対するはんだ量を供給した場合でも、電子部品3Bが受ける樹脂の応力を緩和できる。さらに、基板電極20、20A、20Bは、電子部品3Bの部品電極8Bと接合するはんだ4の面積が小さくなる。このため、基板電極20、20A、20Bは、はんだ接合面図12-1から図12-3に示す電極間空間9と接する部分以外の部分の割合を少なくすることができる。これは、はんだフィレットが形成される電子部品3A図2参照でも同様である。これらの作用により、基板電極20、20A、20Bを用いれば、リフロー時にはんだ4が樹脂5から受ける応力を低減できるので、はんだ4の移動が抑制される。その結果、電極間空間9への溶融したはんだ4の移動が抑制される。このような作用、効果は、部品電極8と基板電極20、20A、20Bとの間で両者を接合するはんだ4の接合面積が基板電極20、20A、20Bがスリット30、31を有さない場合の98以下である場合に顕著になる。次に、接合面積について説明する。図13は、接合面積を説明するための平面図である。図14-1は、図13の矢印Wで示す方向から見た図である。図14-2は、図13の矢印L2で示す方向から見た図である。次においては、基板電極20Bに底面電極部品である電子部品3Bを接合した例を説明するが、接合面積の考え方は、図5に示す基板電極20又は図6に示す基板電極20Aでも同様である。接合面積は、はんだ4が電子部品3Bを封止する樹脂5と対向する部分において、部品電極8の表面又は基板電極10Bの表面と直交する平面で部品電極8と基板電極20Bとを接続するはんだ4を切ったときのはんだ4の断面積である。このため、部品電極8と基板電極20Bとの間において、基板電極20B電極部分23a、23b、23c、23dの表面又は部品電極8の表面20BPと直交する3個の平面で、部品電極8と基板電極20Bとの間のはんだ4を切ったときにおけるはんだ4の面積の総和である。3個の平面で切る場所は、図13に示すa、b、cで示す場所である。すなわち、基板電極20Aの電極間空間9側以外の場所である。図3に示す電子部品3Bの部品電極8Bが、図13に示すように、基板電極20Bよりも小さく、平面視において基板電極20B内に重なる場合、はんだ4を切る位置は、例えば、部品電極8Bの外縁部8Bea、8Beb、8Bec図14-1、図14-2とすることができる。また、電子部品3Bの部品電極8Bが、基板電極20Bよりも大きく、平面視において部品電極8B内に基板電極20Bが重なる場合、はんだ4を切る位置は、例えば、基板電極20Bの外縁部20ea、20eb、20ec図14-1、図14-2とすることができる。図13に示すaで示す場所のはんだ4の面積をSa1、bで示す場所のはんだ4の面積をSb1、cで示す場所のはんだ4の面積をSc1とすると、基板電極20Bと部品電極8Bとの接合面積S1は、Sa1Sb1Sc1になる。基板電極20Bがスリット30、31を有さない場合において、aで示す場所のはんだ4の面積をSa0、bで示す場所のはんだ4の面積をSb0、cで示す場所のはんだ4の面積をSc0とすると、この場合の基板電極20Bと部品電極8Bとの接合面積S0は、Sa0Sb0Sc0になる。基板電極20Bがスリット30、31を有する場合の接合面積S1が、基板電極20Bがスリット30、31を有さない場合における接合面積S1の98以下である場合に、はんだ4の電極間空間9への移動を抑制する効果が顕著になる。接合面積S1と接合面積S0との比接合面積比はS1/S0である。図15-1は、部品電極と基板電極との間にはんだフィレットを有する場合に接合面積を求める際の図である。図15-2は、部品電極と基板電極との間にはんだフィレットを有する場合に接合面積を求める際の平面図である。図2に示す電子部品3は、端面電子部品なので、端面部品電極8AT及び基板電極20Bと隣接する側面の部品電極8にはんだフィレットが形成される。この場合も、接合面積は、底面電極部品である電子部品3Bと同様に考えるが、はんだフィレット4Fの部分で傾斜があるため、この傾斜が無視できない場合は、平面ではんだフィレット4Fを切る位置で接合面積が変化する。このため、はんだフィレット4Fの傾斜が無視できない場合に次のように取り扱う。まず、基板電極20Bの表面20BPから部品電極8Aまでの垂直高さをhとする。そして、hと同じ高さのはんだフィレット4Fの位置図15-1のcで示す部分において、基板電極20Bの表面20BPと直交する平面ではんだフィレット4Fを切ったときの断面の面積を用いて接合面積を求める。端面部品電極8ATは、はんだ4がぬれ上がり、おおきなはんだフィレット4Fが形成されるので、この部分における傾斜は、接合面積の算出において無視できない場合が多い。このため、少なくとも端面部品電極8ATの部分に形成されるはんだフィレット4Fについては、垂直高さhを用いた手法によって接合面積を求めることが好ましい。部品電極8の他の2面については、垂直高さhを用いて接合面積を求めてもよいし、底面電極部品の同様の方法で接合面積を求めてもよい。なお、スリット30、31ない場合における接合面積は、次のように求めてもよい。スリット30、31がない状態で、はんだ4は基板電極の全面に接している。このため、図14-1、図14-2、図15-1において、スリット30、31の開口電極部分23a、12b等の表面20BPの間に仮想面VPを設定する。そして、仮想面VPよりも電子部品3B側に存在する、はんだ4が存在しない空間部分SSも含めて、接合面積を求めることができる。すなわち、この場合の接合面積は、はんだ4が電子部品3Bを封止する樹脂5と対向する部分において、部品電極8の表面又は基板電極10Bの表面と直交する平面で部品電極8と基板電極20Bとを接続するはんだ4及び空間部分SSを切ったときにおけるはんだ4及び空間部分SSの断面積とすることができる。図6に示す本実施形態の回路基板10Aと、図8に示す比較例の回路基板110とを比較した。回路基板10Aが有する基板電極20Aの電極部分22a、22bは、それぞれスリット31と平行な方向の寸法が0.67mm、スリット31と直交する方向における寸法が0.65mmである。スリット31の幅は0.3mmである。回路基板110の基板電極120は、配列方向基板電極20Aのスリット31と平行な方向の寸法に相当における寸法が0.65mm、配列方向と直交する方向における寸法が1.6mmである。基板電極20A、120内に収まるように、メタルマスクを用いてはんだペーストを印刷した。そして、部品寸法16081.6mm×0.8mmの電子部品3A端面電極型部品及び部品寸法20162.0mm×1.6mmの電子部品3B底面電極型部品を、基板電極20A、120それぞれのはんだペースト上に載置してリフローし、実装した。その後、樹脂5で封止してパッケージ電子部品1、101を作製し、これらを再度リフローした。回路基板10Aにおいては、接合面積が、基板電極20Aがスリット31を有さない場合の93から98以下となるようにした。再度のリフロー後、パッケージ電子部品1、101をはんだボール側電子部品3A、3Bの実装面とは反対面側から樹脂埋め研磨を行い、電極間空間9へのはんだフラッシュの有無を評価した。再度のリフローにおいては、パッケージ電子部品1、101をJEDEC半導体技術協会の試験標準になっているプロファイルでリフロー炉を6回通過させた。基準としたリプロープロファイルは、IPC/JEDECJ-STD-020D.1である。リフロー炉の通過を繰り返すと、はんだフラッシュが成長する場合があるため、はんだフラッシュを評価する前に6回リフロー炉を通過させた。樹脂埋め研磨においては、再度のリフローが終了したパッケージ電子部品1、101を冷間埋め込み樹脂で硬化させる。その後、ボール側電子部品3A、3Bの実装面とは反対面側から電極間空間9、109が現れるまで基板電極20、120と基板2、102との接合位置まで研磨して、はんだフラッシュはんだ4の伸びの有無を評価した。基板電極20電極部分21a、21b等、120からはんだ4がはみ出していれば、伸び長さに関わらず、はんだフラッシュとしてカウントした。また、電子部品3A、3Bを基板電極20A、120に実装した状態及び再度のリフロー後にはんだ4の状態のX線CT画像を撮像し、実装後及び再度のリフロー後におけるはんだ4中のボイドを観察して評価した。はんだフラッシュが1つでも発生した場合は、はんだフラッシュが発生したと判定した。はんだ4中のボイドは、はんだ4の断面積に占めるボイド面積の割合で評価した。図16は、はんだフラッシュの発生率の評価結果を示す図である。菱形のシンボルは、電子部品3Aの評価結果であり、四角のシンボルは、電子部品3Bの評価結果である。図16の結果から分かるように、本実施形態の回路基板10Aは、比較例の回路基板110と比較して、大幅にはんだフラッシュを低減できることが分かる。図17は、接合部のはんだ中に存在するボイドの面積の割合を評価した結果を示す図である。この結果から、電子部品3A、3Bを実装した後、再度のリフロー後のいずれにおいても、本実施形態の回路基板10Aは、比較例の回路基板110と比較して、はんだ中のボイドを低減できることが分かる。図18は、電子部品の寸法がはんだフラッシュに与える影響を示す図である。この評価においては、端面電極部品である電子部品3Aを用いた。また、回路基板としては、スリット30、スリット31を有さない回路基板を用いた。部品寸法は、16081.6mm×0.8mm、10051.0mm×0.5mm、06030.6mm×0.3mmである。図18中のP1は1608、P2は1005、P3は0603の評価結果を示す。この評価においては、再度のリフロー後、X線写真によるパッケージ電子部品1、101の透過像を撮像し、電極間空間9へのはんだフラッシュの有無を評価した。評価尺度は、上述したはんだフラッシュの評価と同様である。図18の結果から、電子部品3Aの寸法が小さくなるほど、はんだフラッシュの発生率が低下することが分かる。これは、電子部品3Aの寸法が小さいことではんだ4との接合部及びフィレット4F等といった、樹脂5からの応力の影響を受ける部分も小さくなったことが原因であると考えられる。このことから、電子部品3Aの寸法が小さいほどスリット30、31によるはんだフラッシュ抑制の効果が大きくなると考えられる。図19-1は、電子部品の部品電極の寸法と基板電極の寸法とを示す模式図である。図19-2は、接合部のはんだ中に存在するボイドの面積の割合を評価した結果を示す図である。図2に示す端部電極部品である電子部品3Aを、一対の基板電極の配列方向と直交するスリット30を有する基板電極20に実装した場合において、電極間空間9側の電極部分21aの面積と、接合部のはんだ中に存在するボイドの面積の割合との関係を評価した。一対の基板電極20の配列方向と平行な方向における、電極間空間9側の電極部分21aの寸法をWbtとし、電子部品3Aの部品電極8Aの寸法をWptとする。図19-2の横軸は、Wbt:Wptである。前記配列方向と直交する方向において、電極部分21aの寸法と部品電極8Aの寸法とは略同一なので、Wbt:Wptは、電極間空間9側の電極部分21aの面積電極部分面積と、電子部品3Aの部品電極8Aの面積部品電極面積との比に相当する。縦軸は、接合部のはんだ中に存在するボイドの面積の割合である。端部電極部品においては、Wbt:Wptが小さくなるにしたがって、接合部のはんだ中に存在するボイドの面積の割合は小さくなる。このように、端部電極部品においては、基板電極20の配列方向における電極間空間側の電極部分21aの寸法Wbtを、基板電極20の配列方向における電子部品3Aの部品電極8Aの寸法Wpt以下にすることが好ましい。このようにすれば、接合部のはんだ4中に存在するボイドを低減できるので、再度のリフロー時におけるはんだ4の移動を抑制できる。また、Wbt≦Wptとすることにより、基板電極20に供給されたはんだペーストが、加熱された基板電極20の表面をぬれ広がる時間が短くなり、かつ電子部品3Aの部品電極8Aの表面へ溶融したはんだ4がぬれ上がりやすくなる。このように、Wbt≦Wptとすることにより、溶融したはんだ4の流動性が向上するので、はんだペーストから発生する気体成分が、基板電極20と部品電極8Aとを接合するはんだ4の外部へ放出しやすくなる。その結果、基板電極20と部品電極8Aとの接合の健全性が向上する。なお、電子部品3Aの部品電極8Aは、スリット30を跨いでいてもよい。このようにすると、電子部品3Aのセルフアライメント性能が向上するので好ましい。また、部品電極8Aの端面がスリット30と重なる位置にあってもよい。また、部品電極8Aの端面が電極部分21aの電極間空間9側の端面よりも電極間空間9側にあってもよい。図20-1から図20-3は、基板電極と、基板電極の表面に塗布するはんだペーストとの関係を示した平面図である。電子部品3を基板電極20、20A、20Bに載置する前に、はんだペースト4Pを基板電極20、20A、20Bの表面に塗布する。このとき、本実施形態に係る電子部品の実装方法は、それぞれの基板電極20、20A、20Bが有するそれぞれの電極部分21a、22a、23a等に、はんだペースト4Pを複数に分割して印刷又はディスペンス法等によって塗布供給する。このとき、それぞれの電極部分21a、22a、23aに分割して塗布供給されるはんだペースト4Pは、それぞれの電極部分21a、22a、23aの面積よりも小さいエリアに塗布供給される。このようにすることで、電極部分21a、22a、23a間のスリット30、31にはんだペースト4Pが入り込んで両者を接続することを回避できる。その結果、電子部品3の実装後において、スリット30、31に溶融したはんだ4が入り込むことを回避できるので、再度のリフロー時には、スリット30、31に溶融したはんだ4を移動させることができる。そして、電極間空間9への溶融したはんだ4の移動を抑制して、再度のリフローによって電極間の短絡が発生することを抑制できる。図20-4、図20-5は、スリットに形成されるフィレットを示す模式図である。図20-4、図20-5は、図5に示す基板電極20を例としているが、他の基板電極20B等でも同様である。スリット30の幅Ws及びスリット31の幅Lsは、狭過ぎると樹脂5の応力を緩和する効果が低減され、広過ぎると部品電極8と基板電極20等との接合する面積が小さくなり、強度低下を招くおそれがある。部品電極8と基板電極20等との強度を確保するためには、図20-4に示すように、電極部分21a、21b間におけるスリット30の部分にもはんだフィレット4fが形成されることが好ましい。より好ましくは、図20-5に示すように、電極部分21a、21b間をはんだフィレット4fがアーチ状に連結することが、強度を向上させる観点から好ましい。スリット30の幅Ws及びスリット31の幅Lsは、スリット30、31の部分にはんだフィレット4fが形成されるような寸法とすることが好ましい。図20-3に示す基板電極20Bは、スリット30、31が互いに直交している。この場合、スリット30、31の交差点と、4個の電極部分23a、23b、23c、23dで構成される基板電極20Bの中点とが一致するようにすることが好ましい。このようにすることで、はんだ4からボイドが発生した場合、その発生位置に関わらずスリット30、31を通ってはんだ4の外部へ排出されやすくなる。また、2つのスリット30、31が交差する部分の近傍、より好ましくは交差する部分に、部品電極8の電極中心が配置されることが好ましい。このようにすることで、部品電極8から基板電極20Bのスリット30、31までの距離が短く、かつ基板電極20B内で同じになることで、溶融したはんだペースト4Pの流動性が少ない接合構造においても、はんだペーストが加熱された際に部品電極8と基板電極20Bとの間で発生した気体成分がスリット30、31又は基板電極20Bと部品電極8Aとを接合するはんだ4の外部へ放出されやすくなる。その結果、基板電極20Bと部品電極8Aとの接合の健全性が向上する。なお、基板電極20、20Aは、それぞれスリット30、31を1つのみ有するが、この場合、スリット30、31が延在する方向における中央部近傍、好ましくは中央部に、部品電極8の電極中心が配置されることが好ましい。このようにすることで、スリット30、31が交差する場合と同様の作用、効果を得ることができる。スリット30、31の深さは、基板電極20、20A、20Bの厚みと同等であるが、基板電極20等の厚みが大きいと、樹脂5で電子部品3を封止したときに、スリット30、31へ樹脂5が流入するおそれがある。このため、そのため、スリット30、31の深さを樹脂5に含まれるフィラーの直径よりも小さくすることが好ましい。このようにすれば、樹脂5がスリット30、31内へ流入することを抑制できるので、確実にスリット30、31を確保できる。その結果、再度のリフロー時には、溶融したはんだ4をスリット30、31に移動させることにより、電極間空間9への溶融したはんだ4の移動を抑制して、再度のリフローによって電極間の短絡が発生することを抑制できる。図21から図25は、本実施形態の変形例に係る回路基板及び基板電極を示す平面図である。いずれも、一対の基板電極が配列されているが、次の説明においては、一方のみを示す。図21に示す回路基板10Cは、基板電極20Cの配列方向と直交する方向に延在する2つのスリット32と、基板電極20Cの配列方向と平行な方向に延在する2つのスリット33とを有する。これらは、平面視が長方形形状である基板電極20Cのそれぞれの辺に開口し、基板電極20Cの内部で閉じている。このような構造により、スリット32、33で分割される電極部分24a、24b、24c、24dは、連結部分25で連結される。このような構造でも、再度のリフロー時には、スリット32、33に溶融したはんだ4が移動するので、電極間空間9への溶融したはんだ4の移動を抑制して、再度のリフローによって電極間の短絡が発生することを抑制できる。また、電子部品3を実装するときのリフローにおいても、はんだペースト4Pが溶融する際の気体を、スリット32、33を介して排出することができるので、部品電極8と基板電極20Cとの間のはんだ4に含まれるボイドを低減することができる。その結果、基板電極20Cと部品電極8との接合の健全性が向上する。図22に示す回路基板10Dは、基板電極20Dの電極間空間9とは反対側に設けられる円弧状のスリット34と、基板電極20Dの配列方向と平行な方向に延在して、スリット34及び電極間空間9に開口する1つのスリット35とを有する。このような構造により、基板電極20Dは、スリット34、35で電極部分26a、26b、26cに分割される。このような構造でも、上述した基板電極20、20A等と同様に、再度のリフローによる電極間の短絡を抑制でき、また、部品電極8と基板電極20Dとの間のはんだ4に含まれるボイドを低減して、基板電極20Dと部品電極8との接合の健全性を向上させることができる。図23に示す回路基板10Eは、図5に示す回路基板10と同様であるが、スリット36の延在方向が、基板電極20Eの配列方向と直交する方向に対して傾斜している点が異なる。基板電極20Eは、スリット36によって2つの電極部分27a、27bに分割される。この回路基板10Eは、上述した回路基板10と同様の作用、効果を奏する。図24に示す回路基板10Fは、図22に示す回路基板10Dからスリット35を取り除き、スリット34の曲率半径を大きくした円弧状のスリット37によって、基板電極20Fを2つの電極部分28a、28bに分割している。このような構造であっても、上述した回路基板10、10A等と同様の作用、効果を得ることができる。図25に示す回路基板10Gは、図6に示す回路基板10Aのスリット31に曲がり部を設けたスリット38によって、基板電極20Gを2つの電極部分29a、29bに分割している。このような構造であっても、上述した回路基板10Aと同様の作用、効果を得ることができる。評価本実施形態に係る回路基板10、10A、10B及びこれらが有する基板電極20、20A、20Bを評価した。評価項目は、接合強度、セルフアライメント、ボイド、部品立ち図2に示す電子部品3Aのような端部電極部品のみ、はんだフラッシュの5項目である。電子部品3Aは、基板電極20を用いて評価し、電子部品3Bは、基板電極20Aを用いて評価した。接合強度は、JEITAET-7409/1022005年11月での試験標準に基づき評価した。これは、基板電極20等にはんだで接合された電子部品3を横押しする横押しせん断試験である。すなわち、電子部品3と治具とを面接触で横押しし、横押し開始から部品電極8とはんだとが接合した部分が破壊されるまでに治具に負荷された最大負荷を接合強度とした。単位はNニュートンである。この評価において、前記治具の幅は、測定する電子部品3A、3Bの長さ一対の部品電極8が配列されている方向における寸法よりも大きいものを使用した。また、測定中に前記治具と前記接合部とが接触しないよう、せん断高さ基板電極20等と前記治具との距離は、電子部品3の基板電極20等からの高さよりも高く設定した。電子部品3A、3Bともに同様に評価した。図26は、セルフアライメントの評価の説明図である。これらは、基板電極20Aを例としているが、他の基板電極20、20Bも同様である。図26に示すように、セルフアライメントは、1つの電子部品が有する2つの部品電極8に対応する2つの基板電極20Aの中心基板電極中心CRと、基板電極20Aに搭載された電子部品3の中心部品中心CCとの位置ずれで評価した。前記位置ずれは、X方向、Y方向ともにリフロー前後で測定した。前記リフロー後における前記位置ずれがX方向、Y方向ともに25μm以内であれば、セルフアライメント性は良好であると判断した。ボイドは、基板電極20、20A等と部品電極8との間のはんだ4に存在するボイドの面積割合をボイド率とした。基板電極20、20A等と部品電極8との間のはんだ4は、X線CTによりはんだ4の断面像を撮像し、得られた断面像からボイドの面積Svと断面積Saとを求めた。ボイド率は、Sv/Sa×100である。前記断面像は、基板電極20、20A等と部品電極8との間のはんだ4を、基板電極20、20A等又は部品電極8と平行な平面で切ったときにおける断面像である。Svは、断面像にボイドが複数観察される場合には、すべてのボイドの面積を総和したものである。Saは、部品電極8の、基板電極20、20A等と対向する部分の面積である。マウンタで基板電極20、20A等に電子部品3A、3Bを載置したときに、両者の位置ずれが大きいと、両方の基板電極間ではんだペーストと電子部品3A、3Bとが接触する面積差が大きくなる。その結果、電子部品3A、3Bが一方の基板電極20、20A等から離れ、他方の基板電極20、20Aの表面で立ってしまうチップ立ちという現象が発生する。チップ立ちは、100個の電子部品3A、3Bを基板電極20、20A等に載置したときにチップ立ちが発生した割合で評価した。チップ立ちは、リフロー後における電子部品3A、3Bの外観を目視で観察し、片側の部品電極8A、8Bがはんだ4と全く接触せず、はんだ4から浮いている実装状態をNGとした。目視による観察は、必要に応じて拡大鏡を用いたり、カメラによる拡大像を撮像したりした。外観の目視による判断が困難である場合、樹脂埋め研磨して、片側の部品電極8A、8Bがはんだ4と全く接合せずにはんだ4から浮いている状態のものをNGとした。図27、図28は、はんだフラッシュの評価の説明図である。図27、図28に示すように、はんだフラッシュは、電極間空間9内の基板電極中心CRに向かって移動したはんだをはんだフラッシュSFとして評価した。はんだフラッシュが全くない状態を◎とした。図27は、○のレベルであり、図28は、△、×のレベルである。はんだフラッシュは、次のようにして評価した。まず、電子部品3A、3Bを基板電極20、20Aに載置してリフローした後、樹脂5で封止してパッケージ電子部品1を作製した。その後、パッケージ電子部品1をリフロー炉に通路して再度リフローした。リフロー条件及びはんだフラッシュの評価方法は、上述した通りである。判断基準次に、各評価項目の判断基準を示す。また、評価結果を表1から表6に示す。表1は、電子部品3Aと基板電極20との組み合わせの結果であり、表2は、電子部品3Aと基板電極20Aとの組み合わせの結果であり、表3は、電子部品3Aと基板電極20Bとの組み合わせの結果である。表4は、電子部品3Bと基板電極20との組み合わせの結果であり、表5は、電子部品3Bと基板電極20Aとの組み合わせの結果であり、表6は、電子部品3Bと基板電極20Bとの組み合わせの結果である。1接合強度◎:図8に示す基板電極120と同等の強度基板電極120の90超100以下の強度。○:基板電極120の70超90以下の強度。△:基板電極120の50超70以下の強度。×:基板電極120の50以下の強度。2セルフアライメント◎:XY方向の位置ずれが最大15μm。○:XY方向の位置ずれが最大25μm。△:XY方向の位置ずれが最大35μm。×:XY方向の位置ずれが最大45μm。3ボイド◎:部品電極と基板電極とを接合するはんだのボイド率が最大10。○部品電極と基板電極とを接合するはんだのボイド率が最大15。△部品電極と基板電極とを接合するはんだのボイド率が最大20。×部品電極と基板電極とを接合するはんだのボイド率が最大25。4チップ立ち○:発生率0◎と○は同等レベルとした。△:発生率1以下。×:発生率1を超える。5はんだフラッシュ◎:発生率0以下基板電極からのはんだ伸びは見られない。○:発生率5以下ではんだ伸びが基板電極中心CRよりも短い。△:発生率5を超えており、かつはんだ伸びが基板電極中心CR以上になっている。×:一対の基板電極間で短絡している。表1~表6中の、応力を受けるはんだ接合面積比は、上述した接合面積比S1/S0である。接合面積比S1/S0は、スリット30、31の幅を調整することによって制御した。この評価においては、すべての評価項目で×を有さないものを許容と判定した。表1~表6の結果から、接合面積比S1/S0が98以下で、いずれの評価項目においても△以上の良好な結果が得られることが分かる。端部電極部品である電子部品3Aの場合、基板電極20、20Bを用いた場合には、接合面積比S1/S0が83以上98以下の範囲で、いずれの評価項目においても△以上の良好な結果が得られることが分かる。基板電極20、20Bは、2つの基板電極の配列方向と直交する方向に延在するスリット30を有する。このため、端部電極部品である電子部品3Aは、2つの基板電極の配列方向と直交する方向に延在するスリット30を用いることにより、接合面積比S1/S0がより広い範囲で良好な効果が得られる。すなわち、スリット30の幅を大きくとることができるので、基板電極20の設計の自由度が向上する。底面電極部品である電子部品3Bの場合、基板電極の種類、すなわち、スリットの形状による差が小さい。電子部品3Bはフィレットが形成されないので、フィレットが形成される電子部品3Aよりも樹脂5から受ける応力の影響が小さいことが理由であると考えられる。電子部品3Bは、接合面積比S1/S0が94以上98以下の範囲で、いずれの評価項目においても△以上の良好な結果が得られることが分かる。図29は、電子部品の寸法と基板電極のスリットの寸法との関係を示す図である。電子部品3を基板電極20に載置するマウンタは、位置精度基板電極中心CRと部品中心CCとのずれWeが±0.05mm程度である。上述したように、一対の基板電極20と、電子部品3Aとの間での位置ずれが大きいと、チップ立ちが発生しやすくなる。基板電極20の電極部分21b基板電極20の配列方向における外側の電極部分に接触する部品電極8は、0.15mm以上あれば、マウンタによる載置の位置ずれが生じても、チップ立ちを防ぐことができると仮定する。この場合、基板電極20の配列方向における電極部分21aの寸法Wkは0.15mm必要になる。そして、基板電極20の配列方向における部品電極8の寸法Wptを0.6mmとすると、電極部分21b、21a間に存在するスリット30の最大幅Wsは0.3mmとなる。このように、マウンタの精度、チップ立ちの許容値及び電子部品3の部品電極8等を考慮してスリット30の最大幅を決定することもできる。また、一般に、スクリーン印刷の転写により電極へはんだペーストを供給する場合、はんだペーストの転写量は、設計値±20のばらつきが生じると考えられる。最低限40のはんだペーストが転写されていれば、セルフアライメント性が安定すると予測される。この予測にしたがい、基板電極20Bについて、部品電極3A、3Bとのはんだ接触面積をコンピュータシミュレーションした結果、スリット30、31の幅は最大0.9mmになった。このように、はんだペーストの供給量に基づいて、スリット30、31の幅を設定することもできる。