一面および前記一面の端部に一辺10aを有する基板10と、前記基板10の一面に形成され、印加される磁界に応じて抵抗値が変化する磁気抵抗素子23aを有するセンシング部20と、前記基板10の一面上に形成され、前記センシング部20と電気的に接続される複数のパッド31~36と、を備え、被実装部材上に前記一辺10aが回路チップと隣接して搭載され、前記パッド31~36と前記回路チップとがワイヤを介して電気的に接続される磁気センサであって、前記複数のパッド31~36は、前記一辺10a側に配置され、前記一辺10aと垂直方向において互いに完全にオフセットした状態で配置されていることを特徴とする磁気センサ。前記センシング部20は、平面レイアウトが二等辺三角形であって頂角が45°とされている第1~第8検出ユニット21a~21hを有し、前記第1~第8検出ユニット21a~21hにおける前記頂角の頂点が一致した状態で形成されて全体の平面レイアウトが正八角形とされていることを特徴とする請求項1に記載の磁気センサ。前記基板10は、平面形状が前記一辺10aを有する正方形状とされており、前記センシング部20は、相対する頂点を結ぶ対角線の1つが前記一辺10aと平行となる平面レイアウトとされていることを特徴とする請求項2に記載の磁気センサ。前記複数のパッド31~36は、それぞれ矩形状とされ、前記一辺10aと平行な方向の長さをパッド長としたとき、前記基板10の一辺10aに対する前記パッド長の比率が9.5以上であって10.5未満とされていることを特徴とする請求項3に記載の磁気センサ。前記センシング部20は、相対する頂点を結ぶ対角線の長さをセンシング部長としたとき、前記基板10の一辺10aに対する前記センシング部長の比率が97以上とされていることを特徴とする請求項4に記載の磁気センサ。前記センシング部20は、前記基板10の前記一辺10aに最も近接する頂点が前記パッド31~36のうち前記一辺10a側と反対側の部分より前記一辺10a側に位置していることを特徴とする請求項3ないし5のいずれか1つに記載の磁気センサ。前記第1~第8検出ユニット21a~21hは、それぞれ所定方向に延設された複数の前記磁気抵抗素子23aを有し、各磁気抵抗素子23aが磁界に対して抵抗値が不変である配線23bで接続されていることを特徴とする請求項2ないし6のいずれか1つに記載の磁気センサ。前記複数のパッド31~36は、前記一辺10aと平行な方向に一列に配置されていることを特徴とする請求項1ないし7のいずれか1つに記載の磁気センサ。しかしながら、上記磁気センサでは、センシング部の周囲にパッドが配置されているため、パッドと回路チップとをワイヤで電気的に接続した際に、ワイヤ同士が接触してショートしてしまうことがあるという問題がある。本発明は上記点に鑑みて、被実装部材上に回路チップと隣接して搭載される磁気センサにおいて、回路チップとパッドとを電気的に接続するワイヤ同士の接触を抑制することができる磁気センサを提供することを目的とする。上記目的を達成するため、請求項1に記載の発明では、一面およびこの一面の端部に一辺10aを有する基板10と、基板10の一面に形成され、印加される磁界に応じて抵抗値が変化する磁気抵抗素子23aを有するセンシング部20と、基板10の一面上に形成され、センシング部20と電気的に接続される複数のパッド31~36と、を備え、被実装部材上に一辺10aが回路チップと隣接して搭載され、パッド31~36と回路チップとがワイヤを介して電気的に接続される磁気センサであって、複数のパッド31~36は、一辺10a側に配置され、一辺10aと垂直方向において互いに完全にオフセットした状態で配置されていることを特徴としている。このような磁気センサでは、複数のパッド31~36が一辺10aと垂直方向において互いに完全にオフセットした状態で配置されているため、被実装部材上に一辺10aが回路チップと隣接するように磁気センサを搭載し、パッド31~36と回路チップとをワイヤで接続した際に、ワイヤ同士が接触してしまうことを抑制することができる。例えば、請求項2に記載の発明のように、センシング部20は、平面レイアウトが二等辺三角形であって頂角が45°とされている第1~第8検出ユニット21a~21hを有し、これら第1~第8検出ユニット21a~21hにおける頂角の頂点が一致した状態で形成されて全体の平面レイアウトが正八角形とされているものとすることができる。そして、請求項3に記載の発明のように、基板10は、平面形状が一辺10aを有する正方形状とされ、センシング部20は、相対する頂点を結ぶ対角線の1つが一辺10aと平行となる平面レイアウトとされているものとすることができる。これによれば、センシング部を基板の一辺と平行となる外形輪郭線を有する正八角形の平面レイアウトにした場合と比較して、基板10の一辺10aを含む各辺から各検出ユニット21a~21hに印加される応力の大きさがばらつくことを抑制することができる。また、請求項4に記載の発明のように、複数のパッド31~36は、それぞれ矩形状とされ、一辺10aと平行な方向の長さをパッド長としたとき、基板10の一辺10aに対するパッド長の比率が9.5以上であって10.5未満とされているものとすることができる図3参照。これによれば、センシング部を基板の一辺と平行となる外形輪郭線を有する正八角形の平面レイアウトにした場合と比較して、センシング部20の最大平面レイアウト比を大きくすることができる。なお、最大平面レイアウト比とは、センシング部20の平面レイアウトにおいて相対する頂点を結ぶ対角線の長さをセンシング部長としたとき、基板10の一辺10aに対するセンシング部長が取り得る比率のことである。具体的には、請求項5に記載の発明のように、センシング部20は、相対する頂点を結ぶ対角線の長さをセンシング部長としたとき、基板10の一辺10aに対するセンシング部長の比率が97以上とされているものとすることができる図3参照。これによれば、センシング部を基板の一辺と平行となる外形輪郭線を有する正八角形の平面レイアウトにした場合と比較して、平面レイアウトを大きくすることができる。このため、センシング部20を構成する磁気抵抗素子23aを多くすることができ、抵抗値を高くすることができる。したがって、消費電流を低減することができる。また、請求項6の記載の発明のように、センシング部20は、基板10の一辺10aに最も近接する頂点がパッド31~36のうち一辺10a側と反対側の部分より一辺10a側に位置するものとすることができる。さらに、請求項7に記載の発明のように、第1~第8検出ユニット21a~21hは、それぞれ所定方向に延設された複数の磁気抵抗素子23aを有し、各磁気抵抗素子23aが磁界に対して抵抗値が不変である配線23bで接続されるものとすることができる。これによれば、第1~第8検出ユニット21a~21hに磁気抵抗素子23aを折れ線状に形成した場合と比較して、誤差が含まれることを抑制することができ、検出精度が低下することを抑制することができる。そして、請求項8に記載の発明のように、複数のパッド31~36を一辺10aと平行な方向に一列に配置することができる。なお、この欄および特許請求の範囲で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。第1実施形態本発明の第1実施形態について図面を参照しつつ説明する。図1は、本実施形態における磁気センサの平面模式図である。なお、本実施形態の磁気センサは、被実装部材上に回路チップと隣接して搭載されるものである。図1に示されるように、本実施形態の磁気センサは、正方板状であって第1~第4辺10a~10dを有する基板10と、この基板10の表面に形成され、印加される磁界に応じた電気的信号を出力するセンシング部20と、センシング部20と電気的に接続される複数のパッド31~36とを備えている。なお、本実施形態では、第1辺10aが本発明の一辺に相当し、表面が本発明の一面に相当している。センシング部20は、平面レイアウトが二等辺三角形であって頂角が45°とされている第1~第8検出ユニット21a~21hを有し、第1~第8検出ユニット21a~21hは、各頂角の頂点が一致するように形成されている。すなわち、センシング部20における全体の平面レイアウトは正八角形とされている。また、第1~第8検出ユニット21a~21hは、第1、第3、第5、第7検出ユニット21a、21c、21e、21gが接続されて第1検出部を構成し、第2、第4、第6、第8検出ユニット21b、21d、21f、21hが接続されて第2検出部を構成している。図2aは第1検出部の回路構成を示す図、図2bは第2検出部の回路構成を示す図である。図2aに示されるように、第1検出部22aは、図1中に図示していないが、基板10の表面に形成された配線パターンを介して第1検出ユニット21aと第3、第7検出ユニット21c、21gとが接続され、第5検出ユニット21eと第3、第7検出ユニット21c、21gとが接続されてなるブリッジ回路を有している。また、図2bに示されるように、第2検出部22bは、図1中に図示していないが、基板10の表面に形成された配線パターンを介して第2検出ユニット21bと第4、第8検出ユニット21d、21hとが接続され、第6検出ユニット21fと第4、第8検出ユニット21d、21hとが接続されてなるブリッジ回路を有している。そして、図1に示されるように、第1~第8検出ユニット21a~21hには、それぞれ各検出ユニット21a~21hの平面レイアウトの底辺と平行な方向に延設された複数の磁気抵抗素子MRE23aが形成されている。つまり、第1~第8検出ユニット21a~21hに形成された磁気抵抗素子23aの延設方向は、隣接する他の検出ユニットに形成された磁気抵抗素子23aの延設方向と45°ずれている。すなわち、第2検出部22bのブリッジ回路と、第1検出部22aのブリッジ回路とは45°ずれている。なお、第1~第8検出ユニット21a~21hに形成されている複数の磁気抵抗素子23aは、頂角の頂点側に形成される磁気抵抗素子23aほど延設方向の長さが短くされている。そして、第1~第8検出ユニット21a~21hに形成されている各磁気抵抗素子23aは、磁界に対して不変の抵抗値を有するアルミニウム等で構成される配線23bで接続されている。すなわち、第1~第8検出ユニット21a~21hそれぞれには、複数の磁気抵抗素子23aと、各磁気抵抗素子23aを接続する配線23bとで構成される折れ線形状の検出素子が形成されている。なお、第1~第8検出ユニット21a~21hに形成されている各磁気抵抗素子23aは、ニッケル-鉄等の合金にて構成されており、延設方向と印加される磁界との成す角度の倍角に応じて抵抗値が変化する。このため、第1検出部22aから出力される電気的信号と第2検出部22bから出力される電気的信号とは90°の位相差を有する信号となる。また、第1~第8検出ユニット21a~21hには、平面レイアウトの底辺と接するように延設方向の長さが最も長い磁気抵抗素子23aが形成されている。言い換えると、第1~第8検出ユニット21a~21hの平面レイアウトは、底辺が各検出ユニット21a~21hに形成された磁気抵抗素子23aのうちの最も長いものを通過する直線とされている。すなわち、センシング部20の平面レイアウトは、各検出ユニット21a~21hに形成された磁気抵抗素子23aのうち延設方向の長さが最も長くなる磁気抵抗素子23aの外側と接する直線を結んで構成される正八角形とされている。パッド31~36は、図1に示されるように、平面形状が正方形状とされており、基板10のうち、被実装部材上に回路チップと共に搭載された際に、回路チップに最も近接して配置される第1辺10a側に配置されている。具体的には、第1辺10aのうちの一端第2辺10b側にパッド31~33が配置され、他端第4辺10d側にパッド34~36が配置されており、各パッド31~36は基板10の第1辺10aに沿って一列に配置されている。図2に示されるように、パッド31は、第1、第3検出ユニット21a、21cの中点に接続されていると共に第2、第8検出ユニット21b、21hの中点に接続されており、これらの中点に電源電圧を印加するものである。パッド32は第1、第7検出ユニット21a、21gの中点に接続されており、この中点の電圧を回路チップに出力するものである。パッド33は第3、第5検出ユニット21c、21eの中点に接続されており、第3、第5検出ユニット21c、21eの中点の電圧を回路チップに出力するものである。パッド34は、第5、第7検出ユニット21e、21gの中点に接続されていると共に第4、第6検出ユニット21d、21fの中点に接続されており、これらの中点をグランドに接続するものである。パッド35は第2、第4検出ユニット21b、21dの中点に接続されており、この中点の電圧を回路チップに出力するものである。パッド36は第6、第8検出ユニット21f、21hの中点に接続されており、この中点の電圧を回路チップに出力するものである。すなわち、本実施形態では、第1、第2検出部22a、22bの電源パッドおよびグランドパッドが共通化されている。また、図1に示されるように、各パッド31~36は、基板10の第1辺10aと垂直方向図1中紙面上下方向において互いに完全にオフセットした状態で配置されている。言い換えると、各パッド31~36は、この垂直方向において互いに重ならないように配置されている。つまり。各パッド31~36は、この垂直方向において非重合とされており、各パッド31~36の間には所定の隙間が形成されている。さらに、本実施形態では、パッド31~36のうち基板10の第1辺10aと平行な方向の長さをパッド長としたとき、基板10の第1辺10aに対するパッド幅が9.5以上であって10.5未満とされている。これは、一般的な磁気センサにおける基板10の第1辺10aに対するパッド長の比率である。そして、センシング部20は、平面レイアウト比が以下のように形成されている。図3は、パッド比と最大平面レイアウト比との関係を示す図である。なお、パッド比とは基板10の第1辺10aに対するパッド長の比率のことである。また、最大平面レイアウト比とは、センシング部20の平面レイアウトにおいて相対する頂点を結ぶ対角線以下、単に対角線というの長さをセンシング部長としたとき、基板10の第1辺10aに対するセンシング部長が取り得る比率のことである。図3では、平面レイアウトの外形輪郭線の辺の1つと第1辺10aとが平行である場合を黒丸、対角線の1つと第1辺10aとが平行の場合を黒四角として、パッド比に対する最大平面レイアウト比をプロットしている。なお、上記のようにセンシング部20の平面レイアウトは正八角形である。図3に示されるように、パッド比が9.5以上であって10.5未満である場合には、対角線の1つと第1辺10aとが平行になる平面レイアウトとなるようにセンシング部20を形成する方が、平面レイアウトの外形輪郭線の辺の1つと第1辺10aとが平行になるようにセンシング部20を形成する場合より最大平面レイアウト比を大きくすることができる。このため、本実施形態では、図1に示されるように、対角線の1つと第1辺10aとが平行になる平面レイアウトとなるようにセンシング部20が形成されている。そして、平面レイアウトを大きくするために、基板10の第1辺10aに最も近接する頂点がパッド31~36のうち第1辺10a側と反対側の他辺より基板10の第1辺10a側に位置するように形成されている。なお、図1では、第3、第4検出ユニット21c、21dと第7、第8検出ユニット21g、21hとの境界線が、基板10の第1辺10aと平行である相対する頂点を結ぶ対角線の1つとなる。このように、対角線の1つと第1辺10aとが平行になるようにセンシング部20を形成することにより、最大平面レイアウト比を大きくすることができる。具体的には、図3に示されるように、対角線の1つと第1辺10aとが平行になるようにセンシング部20を形成する場合には、センシング部20の平面レイアウト比を97以上にすることにより、平面レイアウトの外形輪郭線の辺の1つと第1辺10aとが平行になるようにセンシング部20を形成する場合と比較して、平面レイアウト比を大きくすることができる。すなわち、センシング部20の面積を大きくすることができる。そして、このようにセンシング部20を形成することにより、センシング部20に形成される磁気抵抗素子23aを多くすることができる。これにより、センシング部20の抵抗値を大きくすることができ、消費電流を低減することができる。図4は、第1~第8検出ユニット21a~21hの抵抗値を説明するための図である。図4に示されるように、第1~第8検出ユニット21a~21hのうち延設方向の長さが最も短い磁気抵抗素子23aの抵抗値をR1とし、隣接する磁気抵抗素子23aとの抵抗値との差をRdとする。また、R1=2Rdとする。そして、延設方向の長さが2番目に長い磁気抵抗素子23aの抵抗値をRn、延設方向の長さが最も長い磁気抵抗素子23aの抵抗値をRn1とする。また、延設方向の長さが最も短い磁気抵抗素子23aから延設方向の長さが2番目に長い磁気抵抗素子23aまでの抵抗値の合計をSnとしたとき、Snは次式で示される。数1Sn={nn3/2}×Rdまた、延設方向の長さが最も短い磁気抵抗素子23aから延設方向の長さが最も長い磁気抵抗素子23aまでの抵抗値の合計をSn1としたとき、Sn1は次式で示される。数2Sn1={n1n4/2}×Rdしたがって、最外部に磁気抵抗素子23aを1本追加したときの抵抗値の変化率Eは次式で示される。数3E=Sn1/Sn={n1n4}/{nn3}このように、第1~第8検出ユニット21a~21hに形成する磁気抵抗素子23aを増やすことにより、全体の抵抗値を大きくすることができる。例えば、各検出ユニット21a~21hに19本の磁気抵抗素子23aを形成する場合と20本の磁気抵抗素子23aを形成する場合とを考えると、E=1.10となり、各検出ユニット21a~21hの抵抗値を10高くすることができる。以上説明したように、本実施形態では、パッド31~36を第1辺10aと垂直方向において互いに完全にオフセットした状態で配置している。このため、被実装部材上に磁気センサの第1辺10aを回路チップと隣接するように搭載し、パッド31~36と回路チップとをワイヤで接続した際に、ワイヤ同士が接触してしまうことを抑制することができる。また、本実施形態では、パッド比が9.5以上であって10.5未満とされているため、対角線の1つと第1辺10aとが平行になる平面レイアウトとなるようにセンシング部20を形成している。したがって、第1辺10aと平行となる外形輪郭線を有する平面レイアウトになるようにセンシング部20を形成する場合と比較して、最大平面レイアウト比を大きくすることができる。具体的には、センシング部20の平面レイアウト比を97以上にすることにより、センシング部20の面積を大きくすることができる。このため、センシング部20に形成される磁気抵抗素子23aを多くすることができ、抵抗値を高くすることができる。したがって、消費電流を低減することができる。さらに、本実施形態では、センシング部20は、対角線の1つが基板10の第1辺10aと平行となる平面レイアウトとされている。このため、センシング部20が第1辺10aと平行となる外形輪郭線を有する平面レイアウトとされている場合と比較して、基板10の各辺10a~10dから各検出ユニット21a~21hに印加される応力の大きさがばらつくことを抑制することができる。したがって、第1~第8検出ユニット21a~21hに磁気抵抗素子23aを形成した際に、磁気抵抗素子23aの出来栄えが第1~第8検出ユニット21a~21hの間でばらつくことを抑制することができ、検出感度がばらつくことを抑制することができる。また、本実施形態では、各検出ユニット21a~21hに形成されている各磁気抵抗素子23aは、磁界に対して抵抗値が不変な材料にて構成される配線23bにて接続されている。このため、各検出ユニット21a~21hに磁気抵抗素子23aのみで折れ線状の検出素子を形成した場合と比較して、センシング部20から出力される信号に誤差が含まれることを抑制することができ、検出精度が低下することを抑制することができる。他の実施形態上記第1実施形態では、基板10にパッド31~36が形成され、第1、第2検出部22a、22bの電源を共通化すると共にグランドを共通化したものを説明したが、第1、第2検出部22a、22bに印加する電源を別にしてもよいし、グランドを別にしてもよい。すなわち、基板10に8個のパッドを備えるようにしてもよい。また、パッド31~36は、例えば、平面形状が矩形状とされていてもよい。