パラメータ及び前記パラメータが設定されるアドレスを含む設定データを記憶する不揮発性メモリと、起動時に前記不揮発性メモリから前記設定データを読み出し、前記アドレスに前記パラメータが設定されるレジスタ制御回路と、前記レジスタ制御回路に前記設定データが設定された後、第1のインタフェースから供給される制御信号、及び前記レジスタ制御回路に記憶されたパラメータに従って動作する信号処理回路と、を備えることを特徴とする半導体装置。前記レジスタ制御回路は、前記不揮発性メモリから前記設定データを読み出すシーケンス回路と、前記アドレスに前記パラメータが設定されるレジスタと、前記設定データを前記レジスタに書き込み、且つ前記レジスタの前記パラメータを読み出す第2のインタフェースと、を備えることを特徴とする請求項1に記載の半導体装置。前記信号処理回路は、前記レジスタに前記パラメータが設定された後にブートシーケンスを行う請求項2に記載の半導体装置。プロセッサと、前記プロセッサを制御するためのパラメータを記憶するレジスタと、不揮発性メモリと、を備える半導体装置のパラメータ設定方法であって、更新パラメータ及び前記更新パラメータを設定すべきアドレスを用意することと、前記更新パラメータ及び前記アドレスを、前記不揮発性メモリに書き込むことと、を備え、前記レジスタは、前記不揮発性メモリから供給される前記更新パラメータ及び前記アドレスに基づいて、前記アドレスに設定されたパラメータを前記更新パラメータによって更新し、前記信号処理回路は、前記パラメータが更新された後に、ブートシーケンスを行うことを特徴とする半導体装置のパラメータ設定方法。前記更新パラメータ及び前記アドレスを用意することは、前記信号処理回路を介して画素部の検査を行うことと、前記検査の結果に基づいて前記更新パラメータを決定することと、を備えていることを特徴とする請求項4に記載の半導体装置のパラメータ設定方法。製造コスト、及び面積の増大を抑制しつつ、レジスタのパラメータの初期値を任意に変更することが可能な半導体装置、及びそのパラメータ設定方法を提供する。実施形態の半導体装置は、パラメータ及び前記パラメータが設定されるアドレスを含む設定データを記憶する不揮発性メモリと、起動時に前記不揮発性メモリから前記設定データを読み出し、前記アドレスに前記パラメータが設定されるレジスタ制御回路と、前記レジスタ制御回路に前記設定データが設定された後、第1のインタフェースから供給される制御信号、及び前記レジスタ制御回路に記憶されたパラメータに従って動作する信号処理回路と、を備える。以下、実施形態の詳細を図面を参照して説明する。この説明に際し、全図にわたり、共通する部分には共通する参照符号を付す。実施形態<構成概要>図1を用いて、実施形態に係る半導体装置の基本的な構成について概略的に説明する。図1は、実施形態に係る半導体装置の基本的な構成を模式的に示したブロック図である。尚、以下の実施形態及び各変形例では、半導体装置の一例として固体撮像装置を用いて具体例を説明している。図1に示すように、固体撮像装置チップとも称す100は、レジスタ101と、レジスタアクセス用インタフェース102と、レジスタインタフェース103と、シーケンス回路104と、eFuse105と、信号処理回路106と、レンズ109を介して光を取り込む画素部107と、出力インタフェース108と、を備えている。以下各部の詳細について説明する。レジスタ101は、書き換え可能なレジスタ空間を有し、例えば明るさの利得を変えるパラメータ等のレジスタ初期値単に初期値とも称すが設定されている。レジスタ初期値は、例えばフリップフロップの初期値として設定されている。レジスタ101の複数のアドレスと複数の機能とはそれぞれ対応しており、各アドレスに設定されたデータパラメータ、またはレジスタ値とも称すに基づいて信号処理回路106の動作を制御する。そして、シーケンス回路104、及びレジスタインタフェース103を介して供給されるeFuse105に記憶されたデータに基づいて、対応するアドレスのデータ初期値が上書き更新される。この初期値の上書き方法については後述で詳細に説明する。なお、例えばレジスタ101のアドレスのbit幅は16bitであり、データのbit幅は8bitである。レジスタアクセス用インタフェース102は、例えばテスタ図示せずから供給されたデータ及びデータが設定されるレジスタ101のアドレスを含むレジスタ設定データ単に設定データとも称すをレジスタインタフェース103に供給する。また、信号処理回路106を制御する、例えばクロック信号等の制御信号を、レジスタインタフェース103に供給する。レジスタインタフェース103は、レジスタアクセス用インタフェース102から入力されたレジスタ設定データをシーケンス回路104に供給する。また、レジスタインタフェース103は、シーケンス回路104から供給されたデータをレジスタ101に供給する。また、レジスタ101は信号制御回路106から参照される。そして、レジスタインタフェース103からシーケンス回路104へのデータのbit幅は例えば8bitである。シーケンス回路104は、レジスタインタフェース103から供給されたレジスタ設定データをeFuse105に書き込み、eFuse105から読み出したデータをレジスタインタフェース103に供給する。尚、レジスタ101、レジスタインタフェース103、及びシーケンス回路104をまとめて、レジスタ制御回路101a破線部参照としても良い。eFuse105には、例えば、固体撮像装置を識別する為のMODELID、RedundancySRAM/DRAM図示せずの故障アドレス、画素部107の欠陥情報、固体撮像装置毎のフォトダイオード飽和特性、及び設計当初に想定した箇所以外の設定等に関するデータ更新パラメータ、または単にパラメータとも称すを設定記憶することが可能である。つまり、このeFuse105に、レジスタ101に設定された各設定の初期値に対する修正値を記憶することができる。このようにeFuse105は、レジスタ101のそれぞれのアドレスに記憶されている全てまたは所望のパラメータを修正または変更するためのパラメータ、及び該パラメータが設定されるレジスタ101のアドレス設定データを記憶することができる。eFuse105への各設定データの設定方法は、後述で詳細に説明する。なお、eFuse105は、必ずしもeFuseである必要はなく、その他の不揮発性メモリでも良い。信号処理回路106は、画素部107から読み出された映像信号画像信号に対してA/DAnalogtoDigital変換を行ってデジタル信号を得るADCAnalogtoDigitalconverter図示せず、及びノイズや画素欠陥をキャンセルするキャンセラ図示せず等を備えている。信号処理回路106は、例えばレジスタ101に設定された各種パラメータに基づいて、該デジタル信号を得る。つまり、信号処理回路106は、レジスタ101に設定された各種パラメータによって制御される。また、信号処理回路106は、レジスタアクセス用インタフェース102を介して固体撮像装置100の外部から供給された制御信号に基づいて、固体撮像装置100の制御を行う。具体例として、信号処理回路106は、供給されたクロック信号に基づいて、固体撮像装置100のタイミングを制御する。画素部107は、例えばCMOSセンサであり、マトリクス状に配置された複数の画素素子ピクセルとも称すを備えている。つまり、画素部107では、信号処理回路106から供給された信号に基づいて、複数配置されたピクセルに対する、シャッター動作、並びに読み出し動作リセット動作及び映像信号の読み出し動作が行われる。出力インタフェース108は、例えば信号処理回路106が画素部107から得たデジタル信号を出力する。レンズ109は、外部からの光を受光し、該受光した光を分解フィルター図示せずを介して画素部107へと供給する。<出荷前のテスト動作>次に、図2a、bを用いて本実施形態に係る固体撮像装置100の出荷前のテスト動作について説明する。図2a、bは、本実施形態に係る固体撮像装置100の出荷前のテスト動作を模式的に示すブロック図である。この出荷前のテスト動作は、例えば固体撮像装置100の製造が終了した後に行われる動作である。本例ではeFuse105にレジスタ設定データデータ及びデータが設定されるレジスタ101のアドレスを含むを書き込む場合について説明する。これは、例えば単一の集積回路をベースに、マイナーチェンジを必要とする場合、または固体撮像装置の初期評価の結果をレジスタの初期値に反映する場合、または固体撮像装置のバグ修正等のためにレジスタの初期値の修正を行う場合等に行われる。図2aに示すように、テスタ110をレジスタアクセス用インタフェース102に接続する。そして、テスタ110は、レジスタアクセス用インタフェース102、レジスタインタフェース103、そしてシーケンス回路104を経由してeFuse105に、所望のレジスタ設定データ例えば設定Aを書き込む。この設定Aは、例えばレジスタ101に記憶された各初期値等を変更するための各種パラメータレジスタ値、及びパラメータが記憶されるレジスタ101のアドレスを含んでいる。本例では例えばeFuse105にアクセスする際のbit幅が8bitであり、レジスタ101のアドレスが16bit、データのbit幅が8bitとする。まず、レジスタ101の所望のアドレス例えばAddress0の初期値データを修正データ例えばData0に変更するために、テスタ110から、該アドレスの上位8bitAddress0、下位8bitAddress0、データ8bitData0が順にシーケンス回路104に供給される。そして、シーケンス回路104は、該アドレスの上位8bitAddress0、下位8bitAddress0、データ8bitData0を順にeFuse105aに書き込む。次に、レジスタ101の所望のアドレス例えばAddress1の初期値データを修正データ例えばData1に変更するために、テスタ110から、該アドレスの上位8bitAddress1、下位8bitAddress1、データ8bitData1が順にシーケンス回路104に供給される。そして、シーケンス回路104は、該アドレスの上位8bitAddress1、下位8bitAddress1、データ8bitData1を順にeFuse105bに書き込む。同様にして、レジスタ101内に記憶された初期値において変更が必要なパラメータデータがテスタ110から供給された場合、シーケンス回路104は、該パラメータをeFuse105内へと書き込んでいく。設定Aの書き込みの終了の際には、テスタ110からレジスタ設定データの書込み終了を示すコードと予め定義してあるデリミタDelimiterが供給され、シーケンス回路104は、デリミタをeFuse105cに書き込む。図2bでは、図2aと同様にして、eFuse105にレジスタ設定データ設定Aとは異なる設定Bを書き込んでいる場合について示している。ここでは簡単の為、図2aと同様に、eFuse105aは、レジスタ101のアドレスAddress0の修正データData0が書き込まれ、eFuse105bは、レジスタ101のアドレスAddress1の修正データData1が書き込まれ、eFuse105cに、デリミタDelimiterが書き込まれている。しかし、図2bのeFuse105に書き込まれた各アドレスまたは各データは図2aのeFuse105に書き込まれた各アドレスまたは各データと異なる。<実使用時の動作>次に、図3a、bを用いて本実施形態に係る固体撮像装置100の起動時の動作実使用時の動作とも称すについて説明する。図3a、bは、本実施形態に係る固体撮像装置100の起動時の動作を模式的に示すブロック図である。本例の固体撮像装置100は、起動直後にレジスタ101がフリップフロップの初期値等により初期化される。そして、図3aに示すように、シーケンス回路104は、eFuse105内に記憶された設定Aであるアドレス、データ、及びデリミタを順次読み出し、読み出されたアドレス及びデータをレジスタインタフェース103に順次供給する。そして、レジスタインタフェース103は、順番に供給されたアドレス及びデータに基づき、レジスタ101のアドレス例えばAddress0に、該アドレスAddress0に関連するデータData0を書き込む。同様にして、レジスタインタフェース103は、デリミタDelimiterを検出するまで、供給されたレジスタ101のアドレスに、該アドレスに関連するデータを書き込む。レジスタインタフェース103は、デリミタDelimiterを検出した場合、レジスタ101への書込み動作を終了し、信号処理回路106の通常のブートシーケンスに移行する。この際、信号処理回路106は、設定A各種パラメータによって修正されたレジスタ101のパラメータを参照する。そして、信号処理回路106は、前記設定Aによって修正されたパラメータに従って動作する。また、図3bに示すように、eFuse105に、設定Bであるアドレス及びデータが記憶されている場合、図3aで説明した方法と同様にして、レジスタ101は設定Bによって修正される。そして、信号処理回路106は、設定Bによって修正されたレジスタ101のパラメータに従って動作する。図3a、bで説明したように、信号処理回路106は、テスタ110からeFuse105に書き込まれたレジスタ設定データ設定に従って動作をする。<実施形態の作用効果>上述した実施形態によれば、固体撮像装置半導体装置100は、パラメータ更新パラメータ及びパラメータが設定されるアドレスを含む設定データを記憶する不揮発性メモリeFuse105と、起動時にeFuse105から設定データを読み出し、該アドレスにパラメータが設定される書き込まれるレジスタ制御回路101aとを備えている。また、固体撮像装置100は、レジスタ制御回路101aに設定データが設定された後、レジスタアクセス用インタフェース102から供給される制御信号、及びレジスタ制御回路101aに記憶されたパラメータに従って動作する信号処理回路106と、信号処理回路106に接続され、信号処理回路106によって動作する画素部107とを備えている。更に、固体撮像装置100のパラメータの設定方法は、レジスタ101内のパラメータを更新するための更新パラメータ及び更新パラメータを設定すべきアドレスを用意することと、更新パラメータ及びアドレスを、eFuse105に書き込むことと、を備えている。そして、レジスタ101は、eFuse105から供給される更新パラメータ及びアドレスに基づいて、アドレスに対応するパラメータ初期値を更新パラメータによって更新し、信号処理回路106は、パラメータが更新された後にブートシーケンスを行う。そして、固体撮像装置半導体装置100のパラメータ設定方法は、レジスタ制御回路101aに記憶され、信号処理回路106の動作の制御を行うパラメータ及びパラメータが設定されるアドレスを用意することと、パラメータ及びパラメータが設定されるアドレスを、レジスタ制御回路101aを介してeFuse105に書き込むことと、を備えている。このように、本実施形態に係る固体撮像装置は、レジスタの初期値修正情報パラメータ及びパラメータが設定されるアドレスを含むを不揮発性メモリeFuse内に保持することが可能である。そのため、レジスタがフリップフロップで構成されている場合においても、レジスタの再作成等を行わずに、レジスタに記憶されたパラメータを修正することが可能である。更に、本実施形態に係る固体撮像装置は、不揮発性メモリeFuse内に保持されたレジスタの初期値修正情報をブートシーケンス前にレジスタに反映している。つまり、固体撮像装置の出荷前のテスト時に、各バージョン、または各個体に応じてキャリブレーション情報や設定変更情報を、不揮発性メモリeFuse内に書き込み、固体撮像装置の起動時にその情報を、レジスタに書き込むことによって最適な設定で、固体撮像装置を起動することができる。また、eFuse等の小容量の不揮発性メモリを搭載する固体撮像装置集積回路において、該不揮発性メモリの一部をレジスタの初期値設定の変更に利用している。そのため、固体撮像装置の開発コスト、及びレジスタの面積の増大を抑制しつつ、レジスタの設定を容易に変更することが可能になる。これにより、例えば単一の固体撮像装置をベースに、マイナーチェンジを行うこと、固体撮像装置の初期評価の結果をレジスタに反映すること、固体撮像装置のバグ修正等のためにレジスタの初期値の修正を行うこと等が容易になる。その結果、更に半導体のマスクリファインレジスタの再作成削減にも寄与できる。尚、上述した実施形態では、チップ固体撮像装置によって設定Aまたは設定B等と異なるレジスタ設定データをeFuse105に記憶する場合について説明している。例えば、バグ修正データ等であれば全ての固体撮像装置に同じレジスタ設定データを書き込むが、画質優先設定例えば設定Aの固体撮像装置と、フレームレート優先設定例えば設定Bの固体撮像装置とを分けたい場合がある。このような場合、それぞれの設定値を例えばウエハ毎、またはロット毎に固体撮像装置に書き込むことで、実使用時に追加の設定を行うことなく、それぞれの設定の固体撮像装置を得ることができる。具体的には同一のシリコン、または同一のロットに属する固体撮像装置に対して、同一の設定設定Aまたは設定Bが設定される。変形例1次に、実施形態の変形例1について説明する。変形例1は、固体撮像装置の出荷前のテスト動作時に、テスタによって、固体撮像装置100に関する種々のテストを行い、該テストによってレジスタの初期値パラメータの補正が必要とされた場合、修正パラメータを該修正パラメータが記憶されるレジスタ101のアドレスと共にeFuse105に設定する方法である。図4、5を用いて、実施形態の変形例1に係る固体撮像装置の基本的なパラメータ設定方法について概略的に説明する。図4は、実施形態の変形例1に係る固体撮像装置の基本的なパラメータ設定方法に模式的に示したブロック図である。図5は、実施形態の変形例1に係る固体撮像装置の基本的なパラメータ設定方法について模式的に示したフローチャートである。尚、変形例1に係る固体撮像装置の基本的な構成及び基本的な動作は上述した実施形態に係る固体撮像装置と同様である。そのため、変形例1の説明において、上記実施形態と重複する部分の説明を省略する。変形例1では、例えば出荷前のテスト動作時に各個体撮像装置チップにおいて画素部の感度を測定し、それに応じて固体撮像装置毎に基準ゲインの自動調整をする場合を考える。画素部は製造ばらつきにより感度特性がバラつくため、固体撮像装置毎に最適な基準ゲイン設定を行う場合がある。<出荷前のテスト動作>本例では、固体撮像装置の製造終了後の各個体撮像装置において画素部の感度を測定し、それに応じて固体撮像装置毎に基準ゲイン設定データをeFuse105に書き込む場合について説明する。図4に示すように、レジスタアクセス用インタフェースにはテスタ111が接続され、出力インタフェースにもテスタ111が接続されている。図5に示すように、ステップS101まず、テスタ111は、画素部107の画素データを読み出し、感度測定を行う。この感度計測動作の一例としては、テスタ111は、例えばレンズ109を介して、画素部107において基準となる画像基準画像を撮像させ、画像信号を取得させる。そして、テスタ111は、信号処理回路106に、画素部107から読み出された画像信号に対するA/D変換を行わせ、デジタル信号画素データを取得させる。そして、該画素データは、出力インタフェース108を介してテスタ111に出力される。テスタ111は出力された画素データから、画素部107の感度計測を行う。ステップS102次に、テスタ111は、画素データから導出された感度から、最適な基準ゲインを算出する。この基準ゲインとは、予め定められた基準光量に対応する信号処理回路106の出力が、予め定められた基準感度となるように、信号処理回路106に与えられるゲインのことである。ステップS103続いて、テスタ111は、該基準ゲインに対応するパラメータレジスタ値、及び該基準ゲインのパラメータが記憶されるレジスタ101のアドレスを含む設定例えば基準ゲイン設定と呼ぶを、レジスタアクセス用インタフェース102、及びレジスタインタフェース103を介して、シーケンス回路104に供給し、シーケンス回路104は、該設定をeFuse105に書き込む。<実使用時の動作>本例に係る固体撮像装置100は、上述した実施形態に係る固体撮像装置と同様に、起動直後にレジスタ101がフリップフロップの初期値等により初期化される。そして、図4に示すように、シーケンス回路104は、eFuse105内に記憶された基準ゲイン設定を読み出し、読み出された基準ゲイン設定をレジスタインタフェース103に供給する。そして、レジスタインタフェース103は、供給された基準ゲイン設定に基づき、レジスタ101の基準ゲインに関するアドレスに、基準ゲインに関するパラメータを書き込む。レジスタインタフェース103は、デリミタDelimiterを検出するまで、eFuse105から供給されたデータを、データに関連付けられたアドレスに従って書き込む。レジスタインタフェース103は、デリミタDelimiterを検出した場合、レジスタ101への書込み動作を終了し、信号処理回路106の通常のブートシーケンスに移行する。つまり、信号処理回路106は、テスタ111によって算出された基準ゲインに従って動作する。<変形例1の作用効果>上述した変形例1によれば、レジスタ制御回路101aに記憶され、信号処理回路106の動作の制御を行うパラメータ及びパラメータが設定されるアドレスを用意することは、信号処理回路106を介して画素部107の検査を行うことと、該検査の結果に基づいてパラメータを決定することと、を備えている。変形例1に係る固体撮像装置の構成は、実施形態で説明した固体撮像装置の構成と同様なので、実施形態で説明した効果と、基本的に同様の効果を得ることができる。しかし、変形例1に係る固体撮像装置の出荷前のテスト動作は、テスタを用いて固体撮像装置の検査例えば画素部の検査を行い、その検査結果に基づいて、適切なパラメータを導出し、eFuse105に適切なパラメータ及び、該パラメータを設定するアドレスを記憶している。この検査は例えばチップ固体撮像装置毎に行われる。その結果、製造バラツキ等に起因する固体撮像装置毎に異なるバラツキを自動的に調整し、レジスタの再作成等の処理を行うことなく固体撮像装置を最適な設定で起動することができる。なお、テスト動作の一例として、テスタ111が、画素部107からの画素データに基づいて、基準ゲインを導出し、eFuse105に基準ゲイン設定を供給した。しかし、これに限らず、固体撮像装置に関するテストであるのであれば、どのようなものでも、本変形例1で応用可能である。変形例2次に、実施形態の変形例2について説明する。変形例2は、固体撮像装置が、シーケンス回路に接続され、固体撮像装置の出荷前のテスト動作時にのみに用いられるテスト用インタフェースを更に備える点で、上述した実施形態と異なる。<固体撮像装置概要>図6を用いて、実施形態の変形例2に係る固体撮像装置の基本的な構成及びパラメータ設定方法について概略的に説明する。図6は、実施形態の変形例2に係る固体撮像装置の基本的な構成を模式的に示したブロック図である。尚、変形例2に係る固体撮像装置の基本的な構成及び基本的な動作は、上述した実施形態に係る固体撮像装置と同様である。そのため、変形例2の説明において、上記実施形態と重複する部分の説明を省略する。図6に示すように、テスト用インタフェース112は、例えばテスタ図示せずから供給されたレジスタ設定データをシーケンス回路104に供給する。なお、このテスト用インタフェース112は、例えば出力インタフェース108の13bitのうち、8bitを用いており、固体撮像装置の出荷前のテスト動作時にのみ有効である。そして、テスト用インタフェース112は、該出荷前のテスト動作後は、例えば、信号処理回路106の出力インタフェース108等の別用途の端子として用いられる。尚、このテスト用インタフェース112は、出力インタフェース108とは別のインタフェースの一部を用いたものでも良い。その際、例えば、テスト用インタフェース112は、該出荷前のテスト動作後は、出力インタフェース108と並列な、信号処理回路106の出力インタフェースの端子として用いられることが可能である。<出荷前のテスト動作、実使用時の動作>次に、変形例2に係る固体撮像装置200の出荷前のテスト動作時のeFuse105内へのアドレス及びデータの書き込み方法について説明する。尚、基本的な書き込み方法に関しては、実施形態で説明した方法と同様なので省略する。テスタ不図示をテスト用インタフェース112に接続する。そして、テスタは、テスト用インタフェース112を介して、シーケンス回路104に所望のレジスタ設定データ各種パラメータ、及びパラメータが記憶されるレジスタ101のアドレスを含むを供給し、シーケンス回路104は、eFuse105に、該レジスタ設定データを書き込む。尚、変形例2に係る固体撮像装置200の起動時の動作は、実施形態で説明した動作と同様なので省略する。<変形例2の作用効果>上述した変形例2によれば、固体撮像装置200は、固体撮像装置100の構成に加え、シーケンス回路104に接続され、設定データをシーケンス回路104に供給するテスト用インタフェース第3のインタフェース112を更に備えている。また、テスト用インタフェース112は、信号処理回路106の出力信号を出力する端子としても用いられる。テスト用インタフェース112、及びシーケンス回路104を介して設定データをeFuse105に書き込むことは、レジスタアクセス用インタフェース102、レジスタインタフェース103、及びシーケンス回路104を介して設定データをeFuse105に書き込むよりも、中継する回路が少ない分、高速で行うことができる。また、テスト用インタフェース112は、例えば信号処理回路106の出力信号を出力する出力インタフェース108の一部を使っている。このため、変形例2によれば、上述した実施形態の効果と同様の効果を得つつ、また固体撮像装置の製造コストの増加や面積の増加を抑制しつつ、より高速で設定データをeFuse105に書き込むことが可能である。変形例3次に、実施形態の変形例3について説明する。変形例3は、固体撮像装置が、レジスタ内のレジスタ値により、レジスタアクセス用インタフェースの特性を変化させるレジスタアクセス用インタフェース制御回路を備える点で上述した実施形態と異なる。<固体撮像装置概要>図7を用いて、実施形態の変形例3に係る固体撮像装置の基本的な構成について概略的に説明する。図7は、実施形態の変形例3に係る固体撮像装置の基本的な構成を模式的に示したブロック図である。尚、変形例3に係る固体撮像装置の基本的な構成及び基本的な動作は上述した実施形態に係る固体撮像装置と同様である。そのため、変形例3の説明において、上記実施形態と重複する部分の説明を省略する。図7に示すように、レジスタアクセス用インタフェース制御回路113は、例えばシーケンス回路図示せずや制御部図示せずを備え、レジスタ101、レジスタアクセス用インタフェース102、及びレジスタインタフェース103に接続されている。そして、固体撮像装置の起動時に該シーケンス回路によってレジスタ101内のパラメータレジスタ値を読み出すことによって、該制御部が、該パラメータに基づいてレジスタアクセス用インタフェース102の特性を自由に変化させることが可能となる。該パラメータの一例としては、レジスタアクセス用インタフェース102のクロック周波数を変化させるパラメータ等がある。そして、レジスタ101内には、レジスタアクセス用インタフェース制御回路113のパラメータを記憶するアドレスが用意されている。尚、レジスタ101、レジスタアクセス用インタフェース制御回路113、レジスタインタフェース103、及びシーケンス回路104をまとめて、レジスタ制御回路101b破線部参照としても良い。変形例3に係る固体撮像装置300の出荷前のテスト動作及び実使用時の基本的な動作は、実施形態で説明した動作と同様であるので、詳細な説明は省略する。<変形例3の作用効果>上述した変形例2によれば、固体撮像装置300は、固体撮像装置100の構成に加え、レジスタアクセス用インタフェース第1のインタフェース102、レジスタインタフェース第2のインタフェース103、及びレジスタ101に接続され、レジスタ101に記憶されたパラメータに基づいて、レジスタアクセス用インタフェース102を制御するレジスタアクセス用インタフェース制御回路113を更に備えている。これによれば、レジスタ101内のパラメータにより、レジスタアクセス用インタフェース制御回路113の設定が変更可能である。そして、直接変更することが難しい、レジスタアクセス用インタフェース102の特性を、このレジスタアクセス用インタフェース制御回路113により、変更することができる。つまり、レジスタアクセス用インタフェース102の特性を変化させるパラメータが、eFuse105に記憶されている場合、レジスタアクセス用インタフェース102の特性を自由に変化させることができるということである。これにより、上述した実施形態の効果と同様の効果を得つつ、レジスタアクセス用インタフェース制御回路自体の設定変更も可能である。変形例4次に、実施形態の変形例4について説明する。変形例4は、固体撮像装置が、シーケンス回路に接続され、出荷前のテスト動作時にのみに用いられるテスト用インタフェースを備え変形例2と同様、更にレジスタ内のレジスタ値により、レジスタアクセス用インタフェースの特性を変化させるレジスタアクセス用インタフェース制御回路を備える変形例3と同様点で上述した実施形態と異なる。<固体撮像装置概要>図8を用いて、実施形態の変形例4に係る固体撮像装置の基本的な構成について概略的に説明する。図8は、実施形態の変形例4に係る固体撮像装置の基本的な構成を模式的に示したブロック図である。尚、変形例4に係る固体撮像装置の基本的な構成及び基本的な動作は上述した実施形態、変形例2、及び変形例3に係る固体撮像装置と同様である。そのため、変形例4の詳細な説明を省略する。<変形例4の作用効果>上述した変形例4によれば、変形例2の構成と変形例3の構成と同様に、固体撮像装置400は、固体撮像装置100の構成に加え、シーケンス回路104に接続され、設定データをシーケンス回路104に供給するテスト用インタフェース第3のインタフェース112を更に備えている。そして、固体撮像装置400は更に、レジスタアクセス用インタフェース第1のインタフェース102、レジスタインタフェース第2のインタフェース103、及びレジスタ101に接続され、レジスタ101に記憶されたパラメータに基づいて、レジスタアクセス用インタフェース102を制御するレジスタアクセス用インタフェース制御回路113を更に備えている。そのため、レジスト設定データをeFuse105に書き込む際、レジスタアクセス用インタフェース102を介していない為、レジスタアクセス用インタフェースの特性から影響を受けない。これにより、レジスタアクセス用インタフェース102の特性を変化させるパラメータ等を容易にeFuse105に記憶することができる。そして、変形例3と同様に、レジスタアクセス用インタフェース102の特性を変化させるパラメータがeFuse105に記憶されている場合、レジスタアクセス用インタフェース102の特性を自由に変化させることができる。これにより、上述した実施形態、変形例2、及び変形例3の効果と同様の効果を得つつ、レジスタアクセス用インタフェース102の特性を変化させるパラメータを更に容易にeFuse105に記憶することが可能となっている。尚、上述した実施形態及び各変形例では、固体撮像装置の製造の段階で、レジスタ101に初期値が予め設定されている。具体的には、各種機能の具体的なパラメータが、レジスタ101のフリップフロップに予め設定されている。しかし、例えば、レジスタ101のフリップフロップにはどのような値が記憶されていても良く、フリップフロップには例えば、全て0、または1、または、任意の値意味の無い値が設定されていても良い。このように、固体撮像装置の製造の段階で、レジスタ101に予め設定された値を例えば、初期値と呼ぶ。そして、レジスタ101に、各種機能の具体的なパラメータが設定されていない場合は、eFuse105に各種機能の具体的なパラメータを記憶することも可能である。また、上述した実施形態及び各変形例において、半導体装置の一例として固体撮像装置を用いたが、これに限らず、集積回路であれば、どのようなものでも良い。更に、上述した実施形態及び各変形例において、画素部の一例としてCMOSを用いたが、これに限らず、CCDでも良い。また、上述した実施形態及び各変形例において、レジスタを用いたが、これに限らず、書き換え可能なメモリであれば、どのようなものでも良い。更に、上述した実施形態及び各変形例において、eFuse105にアクセスする際のbit幅を8bitとしたが、これに限らない。また、レジスタ101のアドレスが16bit、データのbit幅を8bitとしたが、これに限らない。更に、eFuse105に、上位アドレス8bit、下位アドレス8bit、データ8bitを順に書込まれているが、この順序に限らない。また、アドレスを上位、下位の二つに分けているが、アドレス及びデータのbit数、またはeFuse105にアクセスする際のbit幅に応じて、アドレスの分割数は増減しても良いし、データを複数に分けても良い。以上、本発明の実施形態を説明したが、本発明は上記実施形態に限定されるものではなく、その趣旨を逸脱しない範囲内において種々変形して実施することが可能である。さらに、上記実施形態には種々の段階の発明が含まれており、開示された構成要件を適宜組み合わせることによって種々の発明が抽出される。例えば、開示された構成要件からいくつかの構成要件が削除されても、所定の効果が得られるものであれば、発明として抽出され得る。