駆動回路が画素部に対する画像信号の入力を制御することで、画像の表示を行う表示装置であって、画像操作信号を出力する入力デバイスと、前記画像操作信号を検出し、検出信号を出力する信号検出回路と、基準画像信号を生成する信号生成回路と、前記基準画像信号が入力され、前記基準画像信号の一部を抽出した信号である抽出画像信号を出力する信号抽出回路と、前記検出信号が入力される第1のリレー回路及び第2のリレー回路と、を有し、前記信号検出回路において前記画像操作信号が検出される際に、前記第1のリレー回路を介して入力される前記基準画像信号が、前記画像信号として選択され、前記信号検出回路において前記画像操作信号が検出されない際に、前記第2のリレー回路を介して入力される前記抽出画像信号が、前記画像信号として選択されることを特徴とする表示装置。請求項1において、前記信号抽出回路が、周期的にスイッチングが制御されるスイッチとして機能する回路であり、前記第1のリレー回路が、前記画像操作信号を検出する期間において、オン状態となり、前記画像操作信号を検出しない期間において、オフ状態となるスイッチとして機能する回路であり、前記第2のリレー回路が、前記画像操作信号を検出する期間において、オフ状態となり、前記画像操作信号を検出しない期間において、オン状態となるスイッチとして機能する回路であることを特徴とする表示装置。請求項1又は請求項2において、前記信号検出回路が、定期的に前記画像操作信号の検出を行い、前記検出信号を出力する信号検出部と、入力される前記検出信号を基に出力信号が制御され、且つ前記出力信号を保持するラッチ部と、を有することを特徴とする表示装置。請求項1又は請求項2において、前記信号検出回路が、特定の期間における前記画像操作信号を記憶するメモリ部と、前記メモリ部に対して前記画像操作信号の検出を行い、前記検出信号を出力する信号検出部と、入力される前記検出信号を基に出力信号が制御され、且つ前記出力信号を保持するラッチ部と、を有することを特徴とする表示装置。請求項3又は請求項4において、前記信号検出回路が、前記ラッチ部が保持する前記出力信号をリセットするリセット部を有することを特徴とする表示装置。請求項1乃至請求項5のいずれか一項において、前記画素部、前記駆動回路、前記第1のリレー回路、及び前記第2のリレー回路が同一の基板上に形成されることを特徴とする表示装置。請求項1乃至請求項6のいずれか一項において、前記画素部が、マトリクス状に配列された複数の画素を有し、前記画素への前記画像信号の入力が、酸化物半導体層を用いたトランジスタによって制御されることを特徴とする表示装置。請求項7において、前記駆動回路、前記第1のリレー回路、及び前記第2のリレー回路が、前記トランジスタによって構成されることを特徴とする表示装置。しかしながら、特許文献1で開示される液晶表示装置を実現するためには、該液晶表示装置を構成する駆動回路の構成及び動作を複雑化する必要がある。上述した課題に鑑み、本発明の一態様は、簡便な構成及び動作によって表示装置の消費電力を低減することを課題の一とする。上述した課題の一は、表示装置が入力デバイスを備え、該入力デバイスから出力される画像操作信号に応じて、駆動回路に対する画像信号の入力を制御することで解決できる。すなわち、本発明の一態様は、駆動回路が画素部に対する画像信号の入力を制御することで、画像の表示を行う表示装置であって、画像操作信号を出力する入力デバイスと、前記画像操作信号を検出し、検出信号を出力する信号検出回路と、基準画像信号を生成する信号生成回路と、前記基準画像信号が入力され、前記基準画像信号の一部を抽出した信号である抽出画像信号を出力する信号抽出回路と、前記検出信号が入力される第1のリレー回路及び第2のリレー回路と、を有し、前記信号検出回路において前記画像操作信号が検出される際に、前記第1のリレー回路を介して入力される前記基準画像信号が、前記画像信号として選択され、前記信号検出回路において前記画像操作信号が検出されない際に、前記第2のリレー回路を介して入力される前記抽出画像信号が、前記画像信号として選択されることを特徴とする表示装置である。本発明の一態様の表示装置は、入力デバイスの操作に応じて、駆動回路から出力される画像信号を選択することが可能である。具体的には、入力デバイスが操作されない際の画像信号の入力頻度を、入力デバイスが操作される際の画像信号の入力頻度よりも低くする。これにより、当該表示装置が使用される際の表示の劣化表示品質の低下を抑制することが可能となり、且つ使用されない際の消費電力を低減することが可能になる。以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、本発明の趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。実施の形態1本実施の形態では、本発明の一態様の表示装置について説明する。具体的には、駆動回路が画素部に対する画像信号の入力を制御することで、画像の表示を行う表示装置について、図1~図5を参照して説明する。図1は、本実施の形態の表示装置の構成を示すブロック図である。図1に示す表示装置は、画素部10と、画素部10に対する画像信号の入力を制御する駆動回路11と、画像操作信号を出力する入力デバイス12と、画像操作信号が入力されるプロセッサ13と、プロセッサ13から出力される各種信号の駆動回路11への入力を制御するリレー回路スイッチ回路ともいう14及びリレー回路スイッチ回路ともいう15とを有する。なお、画像操作信号は、使用者によって入力デバイス12が操作されることで出力される信号であり、画素部10における表示を制御する信号である。また、入力デバイス12の具体例としては、キーボード、マウス、タッチパッドなどが挙げられる。さらに、プロセッサ13は、入力デバイス12から出力される画像操作信号を検出し、検出信号を出力する信号検出回路16と、画像操作信号などを基に基準画像信号を生成する信号生成回路17と、基準画像信号が入力され、抽出画像信号を出力する信号抽出回路18とを有する。なお、検出信号は、2値の信号プロセッサ13に対して画像操作信号が入力される又は入力されないを示す信号である。また、基準画像信号は、特定のフレーム周波数を有する画像信号であり、抽出画像信号は、基準画像信号の一部を抽出した画像信号である。例えば、基準画像信号として、フレーム周波数リフレッシュレートともいうが60Hzフレームレートが60fpsの画像信号を適用し、抽出画像信号として、フレーム周波数リフレッシュレートともいうが1Hzフレームレートが1fpsの画像信号を適用することができる。なお、基準画像信号及び抽出画像信号の1フレーム分の画像信号の期間は共通である。すなわち、抽出画像信号は、基準画像信号に含まれる1フレーム分の画像信号を1秒間に渡って示す信号ではなく、基準画像信号の1/60秒分の信号と同一である信号である。また、抽出画像信号は、基準画像信号と同一の信号である期間と、信号が存在しない期間とを有する信号である。リレー回路14は、基準画像信号の駆動回路11への入力を制御する回路であり、リレー回路15は、抽出画像信号の駆動回路11への入力を制御する回路である。また、リレー回路14及びリレー回路15の動作は、検出信号によって制御される。具体的には、信号検出回路16において画像操作信号が検出される際に、リレー回路14を介して、基準画像信号が駆動回路11に入力され、当該画像操作信号が検出されない際に、リレー回路15を介して、抽出画像信号が駆動回路11に入力される。すなわち、駆動回路11に入力される信号が検出信号によって選択される。図1に示す表示装置の動作について、図2A、Bに示すフローチャートを参照して説明する。なお、図1に示した表示装置では、図2Aに示すフローチャートの動作及び図2Bに示すフローチャートの動作が並行して行われる。図2Aに示すように、図1に示す表示装置では、まず、信号生成回路17が基準画像信号を生成する。次いで、信号検出回路16において入力デバイス12から入力された画像操作信号が検出される際には、基準画像信号が駆動回路11に入力される。また、信号検出回路16において画像操作信号が検出されない際には、基準画像信号の駆動回路11への入力がリレー回路14によって遮断される。また、図2Bに示すように、図1に示す表示装置では、まず、信号生成回路17が基準画像信号を生成する。次いで、信号抽出回路18が基準画像信号を基に抽出画像信号を生成する。次いで、信号検出回路16において画像操作信号が検出される際には、抽出画像信号の駆動回路への入力がリレー回路15によって遮断される、また、信号検出回路16において画像操作信号が検出されない際には、抽出画像信号が駆動回路11に入力される。図1に示す表示装置は、このような動作を並行して行うことによって、駆動回路11に入力される画像信号を入力デバイス12の操作画像操作信号の検出と連動させることが可能である。具体的には、使用者によって入力デバイス12が操作される際には、画素部10に基準画像信号を入力することで表示を行い、使用者によって入力デバイス12が操作されない際には、画素部10に抽出画像信号を入力することで表示を行うことが可能である。これにより、当該表示装置が使用される際の表示の劣化表示品質の低下を抑制することが可能であり、且つ使用されない際の消費電力を低減することが可能になる。なお、図1に示す表示装置が有するリレー回路14、リレー回路15、及び信号抽出回路18は、図3Aに示すようにスイッチとしての機能を有する回路を適用することができる。この場合、リレー回路14及びリレー回路15は、信号検出回路16から出力される検出信号に応じてスイッチングが制御される構成とする。一方、信号抽出回路18は、検出信号に依存せず、周期的にスイッチングが制御される構成とする。なお、当該スイッチは、電気的な接続を制御することが可能なスイッチである。当該スイッチの具体例としては、トランジスタ、MEMSマイクロエレクトロメカニカルシステムスイッチなどが挙げられる。各回路をスイッチと見なした場合におけるそれぞれの動作の具体的な例を図3Bに示す。上述したように、信号検出回路16から出力される検出信号は、使用者の操作に基づき生成される信号である。そのため、当該検出信号は、画像操作信号が検出される状態Detectと、検出されない状態NotDetected、NDとが不定期に変化する信号である。リレー回路14及びリレー回路15は、当該検出信号の変化に応じてスイッチングが行われるスイッチとして機能する。具体的には、リレー回路14は、画像操作信号を検出するDetect期間において、オン状態Onとなり、検出しないNotDetected、ND期間において、オフ状態Offとなるスイッチとして機能する。一方、リレー回路15は、画像操作信号を検出するDetect期間において、オフ状態Offとなり、検出しないNotDetected、ND期間において、オン状態Onとなるスイッチとして機能する。また、上述したように、信号抽出回路18から出力される抽出画像信号は、基準画像信号の一部を抽出した信号である。そのため、当該抽出画像信号は、信号抽出回路18において、入力される基準画像信号を選択的に出力することで生成することが可能である。すなわち、信号抽出回路18が適宜スイッチングを行うスイッチとして機能すれば、当該抽出画像信号を生成することが可能である。図3Bでは、信号抽出回路18が、周期的期間T1、期間T3、期間T5にオン状態Onとなるスイッチとして機能する例について示している。当然ながら、期間T1、期間T3、期間T5において、基準画像信号と抽出画像信号は同一の画像信号である。なお、図3B中において期間T1、期間T3、及び期間T5は、同じ長さの期間である。また、信号抽出回路18がオフ状態Offとなる期間期間T2、期間T4、期間T6において、抽出画像信号は、ハイインピーダンス状態Zとなる。また、図3Bには、図3Bに示すようにリレー回路14、リレー回路15、及び信号抽出回路18が動作する際における駆動回路11の入力信号も付記している。以下に駆動回路11の入力信号について、期間毎に詳述する。期間t1において、駆動回路11には画像信号が入力される。期間t1における画像信号は、リレー回路14を介して入力される基準画像信号である。当該基準画像信号の駆動回路11への入力は、信号検出回路16における画像操作信号の検出に起因する。期間t2において、駆動回路11には画像信号が入力されない。これは、期間t2において、信号検出回路16において画像操作信号が検出されないこと、及び期間t2において、信号抽出回路18がオフ状態Offとなるスイッチとして機能することに起因する。なお、上述した状態と同じ状態となった時のみ、駆動回路11には画像信号が入力されない。期間t3において、駆動回路11には画像信号が入力される。期間t3における画像信号は、リレー回路15を介して入力される抽出画像信号である。当該抽出画像信号の駆動回路11への入力は、信号検出回路16において画像操作信号が検出されないこと、及び期間t3において、信号抽出回路18がオン状態Onとなるスイッチとして機能することに起因する。期間t4において、駆動回路11には画像信号が入力されない期間t2の説明参照。期間t5において、駆動回路11には画像信号が入力される期間t1の説明参照。期間t6において、駆動回路11には画像信号が入力される期間t3の説明参照。期間t7において、駆動回路11には画像信号が入力されない期間t2の説明参照。図3A、Bに示した表示装置は、入力デバイス12から出力された画像操作信号を検出し、2値の信号として出力する信号検出回路16と、信号検出回路16の出力信号によってスイッチングが制御される2つのスイッチリレー回路14及びリレー回路15と、予めスイッチング動作が設定されているスイッチ信号抽出回路18とによって消費電力の低減を可能にした表示装置である。そのため、図3A、Bに示した表示装置は、簡便な構成及び動作によって表示装置の消費電力を低減することが可能な表示装置である。また、図3Bでは、検出信号の変化と同時に駆動回路11の入力信号が変化する構成について示したが、検出信号が変化してから駆動回路11の入力信号が変化するまでの間に猶予期間を設ける構成としてもよい。これにより、表示品質の低下を抑制することができる。以下に、その理由について述べる。上述したように画像信号は、特定のフレーム周波数を有する。たとえば、フレーム周波数60Hzの画像信号であれば、1/60秒約0.0167秒分の画像信号を用いて画素部10において1枚の画像が形成される。一方、検出信号は、当該フレーム周波数とは非同期の信号である。そのため、検出信号の変化と同時に駆動回路11の入力信号が変化する構成とすると、1枚の画像の形成途中において、画像信号の入力が遮断されることになる。この結果、表示装置における表示品質が低下する可能性がある。具体的には、図3Bに示した動作のうちでは、期間t1と期間t2の境界などにおいて、上記の問題が発生する可能性がある。例えば、図4Aに示すように信号検出回路16が、定期的に画像操作信号の検出を行い、検出信号を出力する信号検出部21と、検出信号が入力されるラッチ部22とを有する構成とすることにより、当該猶予期間を設けることが可能である。なお、ラッチ部22は、不連続に入力される信号を基に出力信号が制御され、且つ当該出力信号を連続的に出力すること当該出力信号を保持することが可能な回路である。また、図4Aに示す信号検出回路16では、ラッチ部22の出力信号が検出信号となる。図4Aに示す信号検出回路16の動作を、図4Bを参照して説明する。図4Aに示す信号検出回路16では、フレーム期間F1~フレーム期間F8のそれぞれが開始するタイミングで、画像操作信号の検出を行い、当該検出の結果をラッチ部22に出力する。これにより、フレーム期間の途中図4Bではフレーム期間F4の途中において画像操作信号の入力が途絶えた場合であっても、検出信号が変化するタイミングをフレーム期間が開始するタイミングと同時にすることが可能である。また、画像操作信号の入力期間がフレーム期間よりも短い場合であっても、図4Cに示すように信号検出回路16が、メモリ部23と、メモリ部23に対して画像操作信号を検出し、検出信号を出力する信号検出部21と、信号検出部21の出力信号が入力されるラッチ部22とを有する構成とすることにより、当該画像操作信号の入力を逃すことなく、駆動回路11へ入力される画像信号を制御することが可能である。なお、メモリ部23は、特定の期間における画像操作信号を記憶することが可能な回路である。また、図4Dは、上述した内容の具体例を示す図である。また、図4A及び図4Cにおいて、ラッチ部22の出力信号を一定期間保持させた後、当該ラッチ部22の出力信号をリセットする検出信号を画像操作信号が検出されない状態NotDetected、NDへと変化させるリセット部24を設ける構成としてもよい図4E、F参照。さらに、上述した問題1枚の画像の形成途中において、画像信号の入力が遮断されるなどの不具合が生じないように、信号抽出回路18における抽出画像信号の生成も基準画像信号のフレーム周波数を考慮することが好ましい。例えば、信号抽出回路18が、フレーム期間の開始と同時にオン状態となり、当該オン状態を、フレーム期間と同期間又はフレーム期間の整数倍の期間維持するスイッチとして機能する回路となることが好ましい。なお、図5Aに示すように、画素部10、駆動回路11、リレー回路14、及びリレー回路15は、同一の基板30上に形成することが可能である。また、画素部10、駆動回路11の一部、リレー回路14、及びリレー回路15を同一の基板上に形成することも可能である。また、図5Bに示すように、駆動回路11がリレー回路14及びリレー回路15を有する構成とすることも可能である。なお、図5Bに示す構成において、画素部10及び駆動回路11を同一の基板上に形成することが可能である。また、画素部10及び駆動回路11の一部を同一の基板上に形成することも可能である。また、上述した表示装置においては、画像信号の入力のみを制御する構成について示したが、駆動回路11を制御するための各種の制御信号スタートパルスSP、クロックCK、電源電位Vdd、電源電位Vssなどの駆動回路11への入力もリレー回路14及びリレー回路15によって行う構成とすることも可能である。なお、本実施の形態の内容又は該内容の一部は、他の実施の形態の内容又は該内容の一部と自由に組み合わせることが可能である。実施の形態2本実施の形態では、実施の形態1に示した表示装置の詳細な構成について説明する。具体的には、表示装置を構成するトランジスタの例について、図6を参照して説明する。なお、本実施の形態で示すトランジスタは、実施の形態1で示した表示装置の各画素に設けられる画像信号の入力を制御するトランジスタとして好ましい。図6Aに示すトランジスタ410は、ボトムゲート構造のトランジスタの一つであり、逆スタガ型トランジスタともいう。トランジスタ410は、絶縁表面を有する基板400上に、ゲート電極層401、ゲート絶縁層402、酸化物半導体層403、ソース電極層405a、及びドレイン電極層405bを含む。また、トランジスタ410を覆い、酸化物半導体層403に積層する絶縁層407が設けられている。絶縁層407上にはさらに保護絶縁層409が形成されている。図6Bに示すトランジスタ420は、チャネル保護型チャネルストップ型ともいうと呼ばれるボトムゲート構造の一つであり逆スタガ型トランジスタともいう。トランジスタ420は、絶縁表面を有する基板400上に、ゲート電極層401、ゲート絶縁層402、酸化物半導体層403、酸化物半導体層403のチャネル形成領域を覆うチャネル保護層として機能する絶縁層427、ソース電極層405a、及びドレイン電極層405bを含む。また、トランジスタ420を覆い、保護絶縁層409が形成されている。図6C示すトランジスタ430はボトムゲート型のトランジスタであり、絶縁表面を有する基板である基板400上に、ゲート電極層401、ゲート絶縁層402、ソース電極層405a、ドレイン電極層405b、及び酸化物半導体層403を含む。また、トランジスタ430を覆い、酸化物半導体層403に接する絶縁層407が設けられている。絶縁層407上にはさらに保護絶縁層409が形成されている。トランジスタ430においては、ゲート絶縁層402は基板400及びゲート電極層401上に接して設けられ、ゲート絶縁層402上にソース電極層405a、ドレイン電極層405bが接して設けられている。そして、ゲート絶縁層402、及びソース電極層405a、ドレイン電極層405b上に酸化物半導体層403が設けられている。図6Dに示すトランジスタ440は、トップゲート構造のトランジスタの一つである。トランジスタ440は、絶縁表面を有する基板400上に、絶縁層437、酸化物半導体層403、ソース電極層405a、及びドレイン電極層405b、ゲート絶縁層402、ゲート電極層401を含み、ソース電極層405a、ドレイン電極層405bにそれぞれ配線層436a、配線層436bが接して設けられ電気的に接続している。本実施の形態では、上記の通り、半導体層として酸化物半導体層403を用いる。酸化物半導体層403に用いる酸化物半導体としては、四元系金属酸化物であるIn-Sn-Ga-Zn-O系、三元系金属酸化物であるIn-Ga-Zn-O系、In-Sn-Zn-O系、In-Al-Zn-O系、Sn-Ga-Zn-O系、Al-Ga-Zn-O系、Sn-Al-Zn-O系、二元系金属酸化物であるIn-Zn-O系、In-Ga-O系、Sn-Zn-O系、Al-Zn-O系、Zn-Mg-O系、Sn-Mg-O系、In-Mg-O系、一元系金属酸化物であるIn-O系、Sn-O系、Zn-O系などを用いることができる。また、上記酸化物半導体にSiO2を含んでもよい。ここで、例えば、In-Ga-Zn-O系酸化物半導体とは、少なくともInとGaとZnを含む酸化物であり、その組成比に特に制限はない。また、InとGaとZn以外の元素を含んでもよい。また、酸化物半導体層403は、化学式InMO3ZnOmm>0で表記される薄膜を用いることができる。ここで、Mは、Ga、Al、MnおよびCoから選ばれた一または複数の金属元素を示す。例えばMとして、Ga、Ga及びAl、Ga及びMn、またはGa及びCoなどがある。絶縁表面を有する基板400に使用することができる基板に大きな制限はないが、バリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板を用いる。ボトムゲート構造のトランジスタ410、420、430において、下地膜となる絶縁膜を基板とゲート電極層の間に設けてもよい。下地膜は、基板からの不純物元素の拡散を防止する機能があり、窒化シリコン膜、酸化シリコン膜、窒化酸化シリコン膜、又は酸化窒化シリコン膜から選ばれた一又は複数の膜による積層構造により形成することができる。ゲート電極層401の材料は、モリブデン、チタン、クロム、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウム等の金属材料またはこれらを主成分とする合金材料を用いて、単層でまたは積層して形成することができる。ゲート絶縁層402は、プラズマCVD法又はスパッタリング法等を用いて、酸化シリコン層、窒化シリコン層、酸化窒化シリコン層、窒化酸化シリコン層、酸化アルミニウム層、窒化アルミニウム層、酸化窒化アルミニウム層、窒化酸化アルミニウム層、又は酸化ハフニウム層を単層で又は積層して形成することができる。例えば、第1のゲート絶縁層としてプラズマCVD法により膜厚50nm以上200nm以下の窒化シリコン層SiNyy>0を形成し、第1のゲート絶縁層上に第2のゲート絶縁層として膜厚5nm以上300nm以下の酸化シリコン層SiOxx>0を積層して、ゲート絶縁層とする。ソース電極層405a、ドレイン電極層405bに用いる導電膜としては、例えば、Al、Cr、Cu、Ta、Ti、Mo、Wから選ばれた元素、または上述した元素を成分とする合金か、上述した元素を組み合わせた合金膜等を用いることができる。また、Al、Cuなどの金属層の下側又は上側の一方または双方にTi、Mo、Wなどの高融点金属層を積層させた構成としても良い。また、Al膜に生ずるヒロックやウィスカーの発生を防止する元素Si、Nd、Scなどが添加されているAl材料を用いることで耐熱性を向上させることが可能となる。ソース電極層405a、ドレイン電極層405bに接続する配線層436a、配線層436bのような導電膜も、ソース電極層405a、ドレイン電極層405bと同様な材料を用いることができる。また、ソース電極層405a、ドレイン電極層405bこれと同じ層で形成される配線層を含むとなる導電膜としては導電性の金属酸化物で形成しても良い。導電性の金属酸化物としては酸化インジウムIn2O3、酸化スズSnO2、酸化亜鉛ZnO、酸化インジウム酸化スズ合金In2O3―SnO2、ITOと略記する、酸化インジウム酸化亜鉛合金In2O3―ZnOまたはこれらの金属酸化物材料に酸化シリコンを含ませたものを用いることができる。絶縁層407、427、437は、代表的には酸化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜、または酸化窒化アルミニウム膜などの無機絶縁膜を用いることができる。保護絶縁層409は、窒化シリコン膜、窒化アルミニウム膜、窒化酸化シリコン膜、窒化酸化アルミニウム膜などの無機絶縁膜を用いることができる。また、保護絶縁層409上にトランジスタ起因の表面凹凸を低減するために平坦化絶縁膜を形成してもよい。平坦化絶縁膜としては、ポリイミド、アクリル、ベンゾシクロブテン、等の有機材料を用いることができる。また上記有機材料の他に、低誘電率材料low-k材料等を用いることができる。なお、これらの材料で形成される絶縁膜を複数積層させることで、平坦化絶縁膜を形成してもよい。酸化物半導体層403を用いたトランジスタ410、420、430、440は、オフ状態における電流値オフ電流値が低い。これにより、当該トランジスタがオフ状態である場合、当該トランジスタを介した電荷のリークを抑制することが可能である。そのため、当該トランジスタを各画素に設けられるトランジスタとして適用することで、当該画素への画像信号の入力頻度を低減することが可能となる。つまり、当該画素に画像信号が入力されない期間が長期化した場合であっても、当該画素における表示品質を劣化させることなく維持することが可能となる。その結果、実施の形態1に示した表示装置の消費電力を低減することが可能になる。なぜなら、各画素に設けられるトランジスタとして本実施の形態のトランジスタを適用することで、抽出画像信号のフレーム周波数を低減することが可能となるからである。また、酸化物半導体層403を用いたトランジスタ410、420、430、440は、比較的高い電界効果移動度が得られるため、高速駆動が可能である。よって、表示装置の各画素が有するトランジスタとして本実施の形態のトランジスタを適用することで、高画質な画像を提供することができる。なお、実施の形態1に示した表示装置において、駆動回路及びリレー回路を、酸化物半導体層403を用いたトランジスタ410、420、430、440によって構成することもできる。当該トランジスタの適用範囲を広げることで、表示装置の製造コストを低減することが可能である。なお、本実施の形態の内容又は該内容の一部は、他の実施の形態の内容又は該内容の一部と自由に組み合わせることが可能である。実施の形態3本実施の形態では、実施の形態2に示したトランジスタの一例について、図7を参照して説明する。図7A乃至Eにトランジスタの断面構造の一例を示す。図7A乃至Eに示すトランジスタ510は、図6Aに示すトランジスタ410と同様なボトムゲート構造の逆スタガ型トランジスタである。本実施の形態の半導体層に用いる酸化物半導体は、n型不純物である水素を酸化物半導体から除去し、酸化物半導体の主成分以外の不純物が極力含まれないように高純度化することによりI型真性の酸化物半導体、又はI型真性に限りなく近い酸化物半導体としたものである。すなわち、不純物を添加してI型化するのでなく、水素や水等の不純物を極力除去したことにより、高純度化されたI型真性半導体又はそれに近づけることを特徴としている。従って、トランジスタ510が有する酸化物半導体層は、高純度化及び電気的にI型真性化された酸化物半導体層である。また、高純度化された酸化物半導体中にはキャリアが極めて少なくゼロに近い、キャリア濃度は1×1014/cm3未満、好ましくは1×1012/cm3未満、さらに好ましくは1×1011/cm3未満である。酸化物半導体中にキャリアが極めて少ないため、トランジスタのオフ電流を少なくすることができる。オフ電流は少なければ少ないほど好ましい。具体的には、上述の酸化物半導体層を具備するトランジスタは、チャネル幅1μmあたりのオフ電流密度を室温下において、10aA/μm1×10-17A/μm以下にすること、さらには1aA/μm1×10-18A/μm以下、さらには10zA/μm1×10-20A/μm以下にすることが可能である。また、上述の酸化物半導体層を具備するトランジスタ510はオン電流の温度依存性がほとんど見られず、オフ電流も非常に小さいままである。以下、図7A乃至Eを用い、基板505上にトランジスタ510を作製する工程を説明する。まず、絶縁表面を有する基板505上に導電膜を形成した後、第1のフォトリソグラフィ工程によりゲート電極層511を形成する。なお、レジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。絶縁表面を有する基板505は、実施の形態2に示した基板400と同様な基板を用いることができる。本実施の形態では基板505としてガラス基板を用いる。下地膜となる絶縁膜を基板505とゲート電極層511との間に設けてもよい。下地膜は、基板505からの不純物元素の拡散を防止する機能があり、窒化シリコン膜、酸化シリコン膜、窒化酸化シリコン膜、又は酸化窒化シリコン膜から選ばれた一又は複数の膜による積層構造により形成することができる。また、ゲート電極層511の材料は、モリブデン、チタン、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウム等の金属材料又はこれらを主成分とする合金材料を用いて、単層で又は積層して形成することができる。次いで、ゲート電極層511上にゲート絶縁層507を形成する。ゲート絶縁層507は、プラズマCVD法又はスパッタリング法等を用いて、酸化シリコン層、窒化シリコン層、酸化窒化シリコン層、窒化酸化シリコン層、酸化アルミニウム層、窒化アルミニウム層、酸化窒化アルミニウム層、窒化酸化アルミニウム層、又は酸化ハフニウム層を単層で又は積層して形成することができる。本実施の形態の酸化物半導体は、不純物が除去され、I型化又は実質的にI型化された酸化物半導体を用いる。このような高純度化された酸化物半導体は界面準位、界面電荷に対して極めて敏感であるため、酸化物半導体層とゲート絶縁層との界面は重要である。そのため高純度化された酸化物半導体に接するゲート絶縁層は、高品質化が要求される。例えば、μ波例えば、周波数2.45GHzを用いた高密度プラズマCVDは、緻密で絶縁耐圧の高い高品質な絶縁層を形成できるので好ましい。高純度化された酸化物半導体と高品質ゲート絶縁層とが密接することにより、界面準位を低減して界面特性を良好なものとすることができるからである。もちろん、ゲート絶縁層として良質な絶縁層を形成できるものであれば、スパッタリング法やプラズマCVD法など他の成膜方法を適用することができる。また、成膜後の熱処理によってゲート絶縁層の膜質、酸化物半導体との界面特性が改質される絶縁層であっても良い。いずれにしても、ゲート絶縁層としての膜質が良好であることは勿論のこと、酸化物半導体との界面準位密度を低減し、良好な界面を形成できるものであれば良い。また、ゲート絶縁層507、酸化物半導体膜530に水素、水酸基及び水分がなるべく含まれないようにするために、酸化物半導体膜530の成膜の前処理として、スパッタリング装置の予備加熱室でゲート電極層511が形成された基板505、又はゲート絶縁層507までが形成された基板505を予備加熱し、基板505に吸着した水素、水分などの不純物を脱離し排気することが好ましい。なお、予備加熱室に設ける排気手段はクライオポンプが好ましい。なお、この予備加熱の処理は省略することもできる。またこの予備加熱は、絶縁層516の成膜前に、ソース電極層515a及びドレイン電極層515bまで形成した基板505にも同様に行ってもよい。次いで、ゲート絶縁層507上に、膜厚2nm以上200nm以下、好ましくは5nm以上30nm以下の酸化物半導体膜530を形成する図7A参照。なお、酸化物半導体膜530をスパッタリング法により成膜する前に、アルゴンガスを導入してプラズマを発生させる逆スパッタを行い、ゲート絶縁層507の表面に付着している粉状物質パーティクル、ごみともいうを除去することが好ましい。逆スパッタとは、ターゲット側に電圧を印加せずに、アルゴン雰囲気下で基板側にRF電源を用いて電圧を印加して基板近傍にプラズマを形成して表面を改質する方法である。なお、アルゴン雰囲気に代えて窒素、ヘリウム、酸素などを用いてもよい。酸化物半導体膜530に用いる酸化物半導体は、実施の形態2に示した四元系金属酸化物、三元系金属酸化物、二元系金属酸化物、In-O系、Sn-O系、Zn-O系などの酸化物半導体を用いることができる。また、上記酸化物半導体にSiO2を含んでもよい。本実施の形態では、酸化物半導体膜530としてIn-Ga-Zn-O系金属酸化物ターゲットを用いてスパッタリング法により成膜する。この段階での断面図が図7Aに相当する。また、酸化物半導体膜530は、希ガス代表的にはアルゴン雰囲気下、酸素雰囲気下、又は希ガスと酸素の混合雰囲気下においてスパッタ法により形成することができる。酸化物半導体膜530をスパッタリング法で作製するためのターゲットとしては、例えば、組成比として、In2O3:Ga2O3:ZnO=1:1:1[mol]すなわち、In:Ga:Zn=1:1:0.5[atom]を用いることができる。また、他にも、In:Ga:Zn=1:1:1[atom]、又はIn:Ga:Zn=1:1:2[atom]の組成比を有する金属酸化物ターゲットを用いてもよい。金属酸化物ターゲットの充填率は90以上100以下、好ましくは95以上99.9である。充填率の高い金属酸化物ターゲットを用いることにより、成膜した酸化物半導体膜は緻密な膜となる。酸化物半導体膜530を、成膜する際に用いるスパッタガスは水素、水、水酸基又は水素化物などの不純物が除去された高純度ガスを用いることが好ましい。減圧状態に保持された成膜室内に基板を保持し、基板温度を100°C以上600°C以下好ましくは200°C以上400°C以下とする。基板を加熱しながら成膜することにより、成膜した酸化物半導体膜に含まれる不純物濃度を低減することができる。また、スパッタリングによる損傷が軽減される。そして、成膜室内の残留水分を除去しつつ水素及び水分が除去されたスパッタガスを導入し、上記ターゲットを用いて基板505上に酸化物半導体膜530を成膜する。成膜室内の残留水分を除去するためには、吸着型の真空ポンプ、例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ましい。また、排気手段としては、ターボポンプにコールドトラップを加えたものであってもよい。クライオポンプを用いて排気した成膜室は、例えば、水素原子、水H2Oなど水素原子を含む化合物より好ましくは炭素原子を含む化合物も等が排気されるため、当該成膜室で成膜した酸化物半導体膜に含まれる不純物の濃度を低減できる。成膜条件の一例としては、基板とターゲットの間との距離を100mm、圧力0.6Pa、直流DC電源0.5kW、酸素酸素流量比率100雰囲気下の条件が適用される。なお、パルス直流電源を用いると、成膜時に発生する粉状物質パーティクル、ごみともいうが軽減でき、膜厚分布も均一となるために好ましい。次いで、酸化物半導体膜530を第2のフォトリソグラフィ工程により島状の酸化物半導体層に加工する。また、島状の酸化物半導体層を形成するためのレジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。また、ゲート絶縁層507にコンタクトホールを形成する場合、その工程は酸化物半導体膜530の加工時に同時に行うことができる。なお、ここでの酸化物半導体膜530のエッチングは、ドライエッチングでもウェットエッチングでもよく、両方を用いてもよい。例えば、酸化物半導体膜530のウェットエッチングに用いるエッチング液としては、燐酸と酢酸と硝酸を混ぜた溶液などを用いることができる。また、ITO07N関東化学社製を用いてもよい。次いで、酸化物半導体層に第1の加熱処理を行う。この第1の加熱処理によって酸化物半導体層の脱水化または脱水素化を行うことができる。第1の加熱処理の温度は、400°C以上750°C以下、または400°C以上基板の歪み点未満とする。ここでは、加熱処理装置の一つである電気炉に基板を導入し、酸化物半導体層に対して窒素雰囲気下450°Cにおいて1時間の加熱処理を行った後、大気に触れることなく、酸化物半導体層への水や水素の再混入を防ぎ、酸化物半導体層531を得る図7B参照。なお、加熱処理装置は電気炉に限られず、抵抗発熱体などの発熱体からの熱伝導または熱輻射によって、被処理物を加熱する装置を備えていてもよい。例えば、GRTAGasRapidThermalAnneal装置、LRTALampRapidThermalAnneal装置等のRTARapidThermalAnneal装置を用いることができる。LRTA装置は、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのランプから発する光電磁波の輻射により、被処理物を加熱する装置である。GRTA装置は、高温のガスを用いて加熱処理を行う装置である。高温のガスには、アルゴンなどの希ガス、または窒素のような、加熱処理によって被処理物と反応しない不活性気体が用いられる。例えば、第1の加熱処理として、650°C~700°Cの高温に加熱した不活性ガス中に基板を移動させて入れ、数分間加熱した後、基板を移動させて高温に加熱した不活性ガス中から出すGRTAを行ってもよい。なお、第1の加熱処理においては、窒素、またはヘリウム、ネオン、アルゴン等の希ガスに、水、水素などが含まれないことが好ましい。または、加熱処理装置に導入する窒素、またはヘリウム、ネオン、アルゴン等の希ガスの純度を、6N99.9999以上、好ましくは7N99.99999以上、即ち不純物濃度を1ppm以下、好ましくは0.1ppm以下とすることが好ましい。また、第1の加熱処理で酸化物半導体層を加熱した後、同じ炉に高純度の酸素ガス、高純度のN2Oガス、又は超乾燥エア露点が-40°C以下、好ましくは-60°C以下を導入してもよい。酸素ガスまたはN2Oガスには、水、水素などが含まれないことが好ましい。または、加熱処理装置に導入する酸素ガスまたはN2Oガスの純度を、6N以上、好ましくは7N以上、即ち、酸素ガスまたはN2Oガス中の不純物濃度を1ppm以下、好ましくは0.1ppm以下とすることが好ましい。酸素ガス又はN2Oガスの作用により、脱水化または脱水素化処理による不純物の排除工程によって同時に減少してしまった酸化物半導体を構成する主成分材料である酸素を供給することによって、酸化物半導体層を高純度化及び電気的にI型真性化する。また、酸化物半導体層の第1の加熱処理は、島状の酸化物半導体層に加工する前の酸化物半導体膜530に行うこともできる。その場合には、第1の加熱処理後に、加熱装置から基板を取り出し、フォトリソグラフィ工程を行う。なお、第1の加熱処理は、上記以外にも、酸化物半導体層成膜後であれば、酸化物半導体層上にソース電極層及びドレイン電極層を積層させた後、あるいは、ソース電極層及びドレイン電極層上に絶縁層を形成した後、のいずれで行っても良い。また、ゲート絶縁層507にコンタクトホールを形成する場合、その工程は酸化物半導体膜530に第1の加熱処理を行う前でも行った後に行ってもよい。また、酸化物半導体層を2回に分けて成膜し、2回に分けて加熱処理を行うことで、下地部材の材料が、酸化物、窒化物、金属など材料を問わず、膜厚の厚い結晶領域、即ち、膜表面に垂直にc軸配向した結晶領域を有する酸化物半導体層を形成してもよい。例えば、3nm以上15nm以下の第1の酸化物半導体膜を成膜し、窒素、酸素、希ガス、または乾燥空気の雰囲気下で450°C以上850°C以下、好ましくは550°C以上750°C以下の第1の加熱処理を行い、表面を含む領域に結晶領域板状結晶を含むを有する第1の酸化物半導体膜を形成する。そして、第1の酸化物半導体膜よりも厚い第2の酸化物半導体膜を形成し、450°C以上850°C以下、好ましくは600°C以上700°C以下の第2の加熱処理を行い、第1の酸化物半導体膜を結晶成長の種として、上方に結晶成長させ、第2の酸化物半導体膜の全体を結晶化させ、結果として膜厚の厚い結晶領域を有する酸化物半導体層を形成してもよい。次いで、ゲート絶縁層507、及び酸化物半導体層531上に、ソース電極層及びドレイン電極層これと同じ層で形成される配線を含むとなる導電膜を形成する。ソース電極層、及びドレイン電極層に用いる導電膜としては、実施の形態2に示したソース電極層405a、ドレイン電極層405bに用いる材料を用いることができる。第3のフォトリソグラフィ工程により導電膜上にレジストマスクを形成し、選択的にエッチングを行ってソース電極層515a、ドレイン電極層515bを形成した後、レジストマスクを除去する図7C参照。第3のフォトリソグラフィ工程でのレジストマスク形成時の露光には、紫外線やKrFレーザ光やArFレーザ光を用いるとよい。酸化物半導体層531上で隣り合うソース電極層の下端部とドレイン電極層の下端部との間隔幅によって後に形成されるトランジスタのチャネル長Lが決定される。なお、チャネル長L=25nm未満の露光を行う場合には、数nm~数10nmと極めて波長が短い超紫外線ExtremeUltravioletを用いて第3のフォトリソグラフィ工程でのレジストマスク形成時の露光を行うとよい。超紫外線による露光は、解像度が高く焦点深度も大きい。従って、後に形成されるトランジスタのチャネル長Lを10nm以上1000nm以下とすることも可能であり、回路の動作速度を高速化でき、さらにオフ電流値が極めて小さいため、低消費電力化も図ることができる。また、フォトリソグラフィ工程で用いるフォトマスク数及び工程数を削減するため、透過した光が複数の強度となる露光マスクである多階調マスクによって形成されたレジストマスクを用いてエッチング工程を行ってもよい。多階調マスクを用いて形成したレジストマスクは複数の膜厚を有する形状となり、エッチングを行うことでさらに形状を変形することができるため、異なるパターンに加工する複数のエッチング工程に用いることができる。よって、一枚の多階調マスクによって、少なくとも二種類以上の異なるパターンに対応するレジストマスクを形成することができる。よって露光マスク数を削減することができ、対応するフォトリソグラフィ工程も削減できるため、工程の簡略化が可能となる。なお、導電膜のエッチングの際に、酸化物半導体層531がエッチングされ、分断することがないようエッチング条件を最適化することが望まれる。しかしながら、導電膜のみをエッチングし、酸化物半導体層531を全くエッチングしないという条件を得ることは難しく、導電膜のエッチングの際に酸化物半導体層531は一部のみがエッチングされ、溝部凹部を有する酸化物半導体層となることもある。本実施の形態では、導電膜としてTi膜を用い、酸化物半導体層531にはIn-Ga-Zn-O系酸化物半導体を用いたので、エッチャントとして過水アンモニア水アンモニア、水、過酸化水素水の混合液を用いる。次いで、N2O、N2、またはArなどのガスを用いたプラズマ処理を行い、露出している酸化物半導体層の表面に付着した吸着水などを除去してもよい。プラズマ処理を行った場合、大気に触れることなく、酸化物半導体層の一部に接する保護絶縁膜となる絶縁層516を形成する。絶縁層516は、少なくとも1nm以上の膜厚とし、スパッタ法など、絶縁層516に水、水素等の不純物を混入させない方法を適宜用いて形成することができる。絶縁層516に水素が含まれると、水素の酸化物半導体層への侵入、又は水素による酸化物半導体層中の酸素の引き抜き、が生じ酸化物半導体層のバックチャネルが低抵抗化N型化してしまい、寄生チャネルが形成されるおそれがある。よって、絶縁層516はできるだけ水素を含まない膜になるように、成膜方法に水素を用いないことが重要である。本実施の形態では、絶縁層516として膜厚200nmの酸化シリコン膜を、スパッタリング法を用いて成膜する。成膜時の基板温度は、室温以上300°C以下とすればよく、本実施の形態では100°Cとする。酸化シリコン膜のスパッタ法による成膜は、希ガス代表的にはアルゴン雰囲気下、酸素雰囲気下、または希ガスと酸素の混合雰囲気下において行うことができる。また、ターゲットとして酸化シリコンターゲットまたはシリコンターゲットを用いることができる。例えば、シリコンターゲットを用いて、酸素を含む雰囲気下でスパッタ法により酸化シリコン膜を形成することができる。酸化物半導体層に接して形成する絶縁層516は、水分や、水素イオンや、OH-などの不純物を含まず、これらが外部から侵入することをブロックする無機絶縁膜を用い、代表的には酸化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜、または酸化窒化アルミニウム膜などを用いる。酸化物半導体膜530の成膜時と同様に、絶縁層516の成膜室内の残留水分を除去するためには、吸着型の真空ポンプクライオポンプなどを用いることが好ましい。クライオポンプを用いて排気した成膜室で成膜した絶縁層516に含まれる不純物の濃度を低減できる。また、絶縁層516の成膜室内の残留水分を除去するための排気手段としては、ターボポンプにコールドトラップを加えたものであってもよい。絶縁層516を、成膜する際に用いるスパッタガスは水素、水、水酸基又は水素化物などの不純物が除去された高純度ガスを用いることが好ましい。次いで、不活性ガス雰囲気下、または酸素ガス雰囲気下で第2の加熱処理好ましくは200°C以上400°C以下、例えば250°C以上350°C以下を行う。例えば、窒素雰囲気下で250°C、1時間の第2の加熱処理を行う。第2の加熱処理により、酸化物半導体層の一部チャネル形成領域が絶縁層516と接した状態で加熱される。以上の工程を経ることによって、酸化物半導体膜に対して第1の加熱処理を行って水素、水分、水酸基又は水素化物水素化合物ともいうなどの不純物を酸化物半導体層より意図的に排除し、かつ不純物の排除工程によって同時に減少してしまう酸化物半導体を構成する主成分材料の一つである酸素を供給することができる。よって、酸化物半導体層は高純度化及び電気的にI型真性化する。以上の工程でトランジスタ510が形成される図7D参照。また、絶縁層に欠陥を多く含む酸化シリコン層を用いると、酸化シリコン層形成後の加熱処理によって酸化物半導体層中に含まれる水素、水分、水酸基又は水素化物などの不純物を絶縁層に拡散させ、酸化物半導体層中に含まれる該不純物をより低減させる効果を奏する。絶縁層516上にさらに保護絶縁層506を形成してもよい。例えば、RFスパッタ法を用いて窒化シリコン膜を形成する。RFスパッタ法は、量産性がよいため、保護絶縁層の成膜方法として好ましい。保護絶縁層は、水分などの不純物を含まず、これらが外部から侵入することをブロックする無機絶縁膜を用い、窒化シリコン膜、窒化アルミニウム膜などを用いる。本実施の形態では、保護絶縁層として保護絶縁層506を、窒化シリコン膜を用いて形成する図7E参照。本実施の形態では、絶縁層516まで形成された基板505を100°C~400°Cの温度に加熱し、水素及び水分が除去された高純度窒素を含むスパッタガスを導入しシリコンターゲットを用いて窒化シリコン膜を、保護絶縁層506として成膜する。この場合においても、絶縁層516と同様に、成膜室内の残留水分を除去しつつ保護絶縁層506を成膜することが好ましい。保護絶縁層の形成後、さらに大気中、100°C以上200°C以下、1時間以上30時間以下での加熱処理を行ってもよい。この加熱処理は一定の加熱温度を保持して加熱してもよいし、室温から、100°C以上200°C以下の加熱温度への昇温と、加熱温度から室温までの降温を複数回くりかえして行ってもよい。このように、本実施の形態を用いて作製した、高純度化された酸化物半導体層を含むトランジスタを用いることにより、オフ状態における電流値オフ電流値をより低くすることができる。これにより、当該トランジスタがオフ状態である場合、当該トランジスタを介した電荷のリークを抑制することが可能である。そのため、当該トランジスタを各画素に設けられるトランジスタとして適用することで、当該画素への画像信号の入力頻度を低減することが可能となる。つまり、当該画素に画像信号が入力されない期間が長期化した場合であっても、当該画素における表示品質を劣化させることなく維持することが可能となる。その結果、実施の形態1に示した表示装置の消費電力を低減することが可能になる。なぜなら、各画素に設けられるトランジスタとして本実施の形態のトランジスタを適用することで、抽出画像信号のフレーム周波数を低減することが可能となるからである。また、高純度化された酸化物半導体層を含むトランジスタは、比較的高い電界効果移動度が得られるため、高速駆動が可能である。よって、表示装置の各画素が有するトランジスタとして本実施の形態のトランジスタを適用することで、高画質な画像を提供することができる。なお、実施の形態1に示した表示装置において、駆動回路及びリレー回路を、高純度化された酸化物半導体層を含むトランジスタによって構成することもできる。当該トランジスタの適用範囲を広げることで、表示装置の製造コストを低減することが可能である。なお、本実施の形態の内容又は該内容の一部は、他の実施の形態の内容又は該内容の一部と自由に組み合わせることが可能である。実施の形態4本実施の形態では、上記実施の形態で示す表示装置において、タッチパネル機能を付加した表示装置の構成について、図8A、Bを用いて説明する。図8Aは、本実施の形態の表示装置の概略図である。図8Aには、実施の形態1の表示装置である液晶表示パネル601にタッチパッド602を重畳して設け、筐体603にて合着させる構成について示している。タッチパッド602は、抵抗膜方式、表面型静電容量方式、投影型静電容量方式等を適宜用いることができる。なお、図8Aに示す表示装置においては、タッチパッド602が実施の形態1に示した表示装置における入力デバイスに相当する。図8Aに示すように、表示パネル601と、タッチパッド602とを別々に作製し重畳することにより、タッチパネル機能を付加した表示装置の作製に係るコストの削減を図ることができる。図8Aとは異なるタッチパネル機能を付加した表示装置の構成について、図8Bに示す。図8Bに示す表示装置604は、複数設けられる画素605に光センサ606及び液晶素子607を有する。そのため、図8Aに示す表示装置とは異なり、タッチパッド602を重畳して作製する必要がなく、表示装置の薄型化を図ることができる。なお、画素605とともに走査線駆動回路608、信号線駆動回路609、光センサ用駆動回路610を画素605と同じ基板上に作製することで、表示装置の小型化を図ることができる。なお、光センサ606は、アモルファスシリコンなどを用いて形成し、酸化物半導体を用いたトランジスタと重畳して形成する構成としてもよい。なお、本実施の形態の内容又は該内容の一部は、他の実施の形態の内容又は該内容の一部と自由に組み合わせることが可能である。実施の形態5本実施の形態では、実施の形態1で得られる表示装置を搭載した電子機器の例について図9を参照して説明する。図9Aは、ノート型のパーソナルコンピュータを示す図であり、本体2201、筐体2202、表示部2203、キーボード2204などによって構成されている。図9Bは、携帯情報端末PDAを示す図であり、本体2211には表示部2213と、外部インターフェイス2215と、操作ボタン2214等が設けられている。また、操作用の付属品としてスタイラス2212がある。図9Cは、電子ペーパーの一例として、電子書籍2220を示す図である。電子書籍2220は、筐体2221および筐体2223の2つの筐体で構成されている。筐体2221および筐体2223は、軸部2237により一体とされており、該軸部2237を軸として開閉動作を行うことができる。このような構成により、電子書籍2220は、紙の書籍のように用いることが可能である。筐体2221には表示部2225が組み込まれ、筐体2223には表示部2227が組み込まれている。表示部2225および表示部2227は、続き画面を表示する構成としてもよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とすることで、例えば右側の表示部図9Cでは表示部2225に文章を表示し、左側の表示部図9Cでは表示部2227に画像を表示することができる。また、図9Cでは、筐体2221に操作部などを備えた例を示している。例えば、筐体2221は、電源2231、操作キー2233、スピーカー2235などを備えている。操作キー2233により、頁を送ることができる。なお、筐体の表示部と同一面にキーボードやポインティングデバイスなどを備える構成としてもよい。また、筐体の裏面や側面に、外部接続用端子イヤホン端子、USB端子、またはACアダプタおよびUSBケーブルなどの各種ケーブルと接続可能な端子など、記録媒体挿入部などを備える構成としてもよい。さらに、電子書籍2220は、電子辞書としての機能を持たせた構成としてもよい。また、電子書籍2220は、無線で情報を送受信できる構成としてもよい。無線により、電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすることも可能である。なお、電子ペーパーは、情報を表示するものであればあらゆる分野に適用することが可能である。例えば、電子書籍以外にも、ポスター、電車などの乗り物の車内広告、クレジットカード等の各種カードにおける表示などに適用することができる。図9Dは、携帯電話機を示す図である。当該携帯電話機は、筐体2240および筐体2241の二つの筐体で構成されている。筐体2241は、表示パネル2242、スピーカー2243、マイクロフォン2244、ポインティングデバイス2246、カメラ用レンズ2247、外部接続端子2248などを備えている。また、筐体2240は、当該携帯電話機の充電を行う太陽電池セル2249、外部メモリスロット2250などを備えている。また、アンテナは筐体2241内部に内蔵されている。表示パネル2242はタッチパネル機能を備えており、図9Dには映像表示されている複数の操作キー2245を点線で示している。なお、当該携帯電話は、太陽電池セル2249で出力される電圧を各回路に必要な電圧に昇圧するための昇圧回路を実装している。また、上記構成に加えて、非接触ICチップ、小型記録装置などを内蔵した構成とすることもできる。表示パネル2242は、使用形態に応じて表示の方向が適宜変化する。また、表示パネル2242と同一面上にカメラ用レンズ2247を備えているため、テレビ電話が可能である。スピーカー2243およびマイクロフォン2244は音声通話に限らず、テレビ電話、録音、再生などが可能である。さらに、筐体2240と筐体2241はスライドし、図9Dのように展開している状態から重なり合った状態とすることができ、携帯に適した小型化が可能である。外部接続端子2248はACアダプタやUSBケーブルなどの各種ケーブルと接続可能であり、充電やデータ通信が可能になっている。また、外部メモリスロット2250に記録媒体を挿入し、より大量のデータの保存および移動に対応できる。また、上記機能に加えて、赤外線通信機能、テレビ受信機能などを備えたものであってもよい。