"基準クロックを発生する発振器と、前記基準クロックにより所定のクロックを出力する少なくとも2系統のPLL回路と、前記PLL回路のそれぞれのクロックのジッタからジッタ幅を算出するジッタ幅算出回路あるいは前記PLL回路の電源電圧から電圧変動幅を算出する電圧変動幅算出回路と、前記PLL回路のクロックうち前記ジッタ幅あるいは前記電圧変動幅の一番小さいクロックを選択するセレクタと、を備えたことを特徴とするクロック回路。前記発振器が、前記PLL回路毎に独立に設けられていることを特徴とする請求項1に記載のクロック回路。前記セレクタの出力部に別のPLL回路を備え、前記選択されたクロックを前記第3のPLL回路にて、クロック切替え時のタイミングを調整することを特徴とする請求項1または請求項2に記載のクロック回路。前記セレクタの出力部に位相調整回路を備え、前記選択されたクロックを前記位相調整回路にて、クロック切替え時の位相を調整することを特徴とする請求項1または請求項2に記載のクロック回路。前記ジッタ幅あるいは前記電圧変動幅が予め設定されたしきい値以下である場合には、前記クロックの切替えを行わないことを特徴とする請求項1から請求項4のいずれか1項に記載のクロック回路。前記電圧変動幅と前記ジッタ幅との相関関係に基づいて、前記ジッタ幅のしきい値を基準として前記電圧変動幅のしきい値を設定することを特徴とする請求項5に記載のクロック回路。一般的なPLL回路では、基準クロックの周波数、電源電圧や温度の変動により出力信号クロックの周波数にジッタjitterが発生してしまう。このジッタは、1つは入力信号基準クロック波形の時間的な揺らぎで発生するものであり、基準クロックの波形にランダムな時間的揺らぎが含まれることで生じる。また、PLL回路の電源電圧やグランド電圧の乱れもジッタ発生の原因となる。これらジッタは、PLL回路によりクロックが供給される外部回路において誤動作を生じさせる要因となる。このため、PLL回路で発生するクロックジッタの対策が必要となる。しかしながら、従来の特許文献1のクロック切り替え回路では、クロック切替え時に2系統のクロックの位相差を抑制することに関しては検討されているが、PLL回路の出力で発生したクロックジッタの対策としてのクロック切替えについては、何ら考慮されていないという問題点があった。本発明は、上記のような問題を解決するためになされたものであり、クロックを発生させるPLL回路にクロックジッタが発生したとしても、ジッタに影響されない安定したクロックを供給できるクロック回路を提供することを目的としている。上記課題を解決するために、本発明のクロック回路は、基準クロックを発生する発振器と、前記基準クロックにより所定のクロックを出力する少なくとも2系統のPLL回路と、前記PLL回路のそれぞれのクロックのジッタからジッタ幅を算出するジッタ幅算出回路あるいは前記PLL回路の電源電圧から電圧変動幅を算出する電圧変動幅算出回路と、前記PLL回路のクロックうち前記ジッタ幅あるいは前記電圧変動幅の小さいクロックを選択するセレクタと、を備えたことを特徴とするものである。本発明のクロック回路によれば、PLL回路で発生するクロックジッタ情報に基づいて、少なくとも2系統のPLL回路のうちジッタ幅が小さい系統のクロックに切替えることにより、ジッタの少ない安定したクロックを供給することができるという効果がある。以下、本発明の実施の形態に係るクロック回路について、図1から図12を参照して説明する。実施の形態1.図1は、実施の形態1に係るクロック回路の全体を示す回路ブロック図であり、図2は、実施の形態1におけるクロック切替えの処理手順を示すフローチャートであり、また、図3は、クロックのジッタを説明するための図である。さらに、図4は、実施の形態1における他の実施態様におけるクロック切替えの処理手順を示すフローチャートである。図1に示すように、実施の形態1に係るクロック回路は、安定した基準クロックCKL0,CLK1を発生する水晶発振器100と、基準クロックCKL0と基準クロックCLK1とからそれぞれ所定のクロックCLK2とクロックCLK3を生成する2系統のPLL回路102a,102bと、これらPLL回路102a,102bに電圧を供給する電源101a,101bと、クロックCLK2とクロックCLK3のジッタを検出し、ジッタ幅d2,d3を算出するジッタ幅算出回路103a,103bと、ジッタ幅算出回路103a,103bのジッタ情報に基づいて、クロックCLK2とクロックCLK3のいずれかを選択し、クロックCLK4として出力するセレクタ104と、により構成されている。ここで、実施の形態1では、発振器の例として、水晶発振器100を用いる場合について説明する。次に、実施の形態1に係るクロック回路の動作について、図1から図3を参照して説明する。まず、ジッタ幅の大きさにより2系統のPLL回路102a,102bのクロックを切替える処理手順について、図2に示すフローチャートを用いて説明する。処理開始により、まず、ステップ1S1では、PLL回路102a,102bのそれぞれのクロックCLK2,CLK3のジッタ幅d2,d3をジッタ幅算出回路103a,103bからジッタ情報として取得する。続いて、ステップ2S2で、クロックCLK2のジッタ幅d2が、クロックCLK3のジッタ幅d3よりも大きいかどうかを比較する。クロックCLK2のジッタ幅d2がクロックCLK3のジッタ幅d3よりも大きい場合にはステップ3S3に移動し、クロックCLK3を選択し、クロックCLK4としてクロックCLK3を出力する。また、ステップ2S2で、クロックCLK2のジッタ幅d2がクロックCLK3のジッタ幅d3以下である場合には、ステップ4S4に移動し、クロックCLK2を選択し、クロックCLK4としてクロックCLK2を出力する。ここで、クロックCLKのジッタ幅dは、図3に示すように、クロックの矩形幅の変動の平均値として表される。ジッタ幅算出回路は、例えば、特許文献2のジッタ検出回路を用いることができる。複数の遅延信号の変化に同期して、複数のラッチ回路にてPLL回路の出力信号クロックをラッチする。その複数のラッチ回路にて、ラッチする信号として、図3において、0であるときをクロックジッタが発生していない状態とし、0の状態を基準とし、所定時間におけるクロックジッタの前後のブレ幅の平均値をジッタ幅dとしてジッタ情報とする。本実施の形態では、ジッタ幅算出回路103a,103bからジッタ情報として、ジッタ幅d2,d3がセレクタ4に送出される。これにより、ジッタ幅dの小さいクロックを選択することにより、クロック回路から出力されるクロックの精度が高くなり、外部回路に与えるジッタの影響を小さくすることができる。ただし、ジッタ幅dの大きいクロックであっても、外部回路に与える影響がない程度予め設定されたしきい値dth以下であれば、クロック回路の安定性を考慮して、必ずしもクロック系統の切替えを行う必要はない。この場合の実施態様におけるクロックの切替えの処理手順を図4に示すフローチャートを用いて説明する。クロックの切替え処理開始により、まず、ステップ11S11では、PLL回路102a,102bのそれぞれのクロックCLK2,CLK3のジッタ幅d2,d3をジッタ幅算出回路103a,103bからジッタ情報として取得する。続いて、ステップ12S12で、クロックCLK2のジッタ幅d2が、クロックCLK3のジッタ幅d3よりも大きいかどうかを比較する。クロックCLK2のジッタ幅d2がクロックCLK3のジッタ幅d3よりも大きい場合にはステップ13S13に移動し、CLK2のジッタ幅d2がしきい値dthよりも大きいかどうかを比較する。CLK2のジッタ幅d2がしきい値dthよりも大きい場合には、ステップ14S14で、クロックCLK3を選択し、クロックCLK4としてクロックCLK3を出力する。ステップ13S13で、CLK2のジッタ幅d2がしきい値dth以下である場合には、ステップ15S15で、クロックCLK2を選択し、クロックCLK4としてクロックCLK2を出力する。また、ステップ12S12で、クロックCLK2のジッタ幅d2がクロックCLK3のジッタ幅d3以下である場合には、ステップ16S16に移動し、CLK3のジッタ幅d3がしきい値dthよりも大きいかどうかを比較する。CLK3のジッタ幅d3がしきい値dthよりも大きい場合には、ステップ17S17で、クロックCLK2を選択し、クロックCLK4としてクロックCLK2を出力する。これに対し、ステップ16S16で、CLK3のジッタ幅d3がしきい値dth以下である場合には、ステップ18S18で、クロックCLK3を選択し、クロックCLK4としてクロックCLK3を出力する。これにより、クロックのジッタ幅が外部回路に影響を与えないしきい値dth以下である場合において、不必要にクロックの切替えを行う必要がなくなり、より安定したクロック回路の切替え動作を行うことができる。このように、実施の形態1に係るクロック回路によれば、クロックを発生させるPLL回路を2系統備え、PLL回路で発生するクロックのジッタ情報に基づいて、2系統あるPLL回路のうちジッタ幅が小さい系統のクロックに切替えることにより、ジッタの影響が少ない安定したクロックを供給することができるという効果がある。なお、実施の形態1では、2系統のPLL回路にそれぞれ異なる電源により電圧を供給する場合について述べたが、1つの電源で2系統のPLL回路に電圧を供給する場合であってもよい。実施の形態2.図5は、実施の形態2に係るクロック回路の全体を示す回路ブロック図である。図5に示す実施の形態2に係るクロック回路と図1に示す実施の形態1に係るクロック回路との相違点は、実施の形態1では、1つの水晶発振器100から2系統のPLL回路102a,102bへ基準クロックCLK0,CLK1が出力されているのに対して、実施の形態2では、独立した2つの水晶発振器100a,100bを備え、それぞれPLL回路102a,102bへ基準クロックCLK0,CLK1が出力されている点である。他の構成要素は、実施の形態1と同様であるので説明を省略する。実施の形態2に係るクロック回路における動作は、独立した2つの水晶発振器100a,100bからPLL回路102a,102bへ基準クロックCLK0,CLK1が出力される以外については、実施の形態1と同様であるので説明を省略する。独立した2つの水晶発振器100a,100bを設けることで、一方の水晶発振器が故障した場合であっても、クロックを継続的に外部回路に安定して供給することができる。さらに、ジッタ幅算出回路103a,103bに、クロックの状態を監視させることができ、クロックが停止されていると判定されると、ジッタ情報により、セレクタ4で該当するクロックの選択を停止させることもできる。このように、実施の形態2に係るクロック回路によれば、独立した2つの水晶発振器100a,100bを設けることにより、実施の形態1と同様の効果を有するとともに、さらに、クロック回路の信頼性を向上させることができるという効果がある。実施の形態3.図6は、実施の形態3に係るクロック回路の全体を示す回路ブロック図であり、図7は、実施の形態3におけるクロック回路の動作を説明するための波形図である。図6に示す実施の形態3に係るクロック回路と図5に示す実施の形態2に係るクロック回路との相違点は、実施の形態2では、ジッタ幅算出回路103a,103bのジッタ情報ジッタ幅d2,d3に基づいて、セレクタ104によりクロックCLK2とクロックCLK3のいずれかを選択し、クロックCLK4として出力されているのに対して、実施の形態3では、クロックCLK4を第3のPLL回路105で位相差の補償を行い、補正されたクロックCLK5が出力されている点である。他の構成要素は、実施の形態2と同様であるので説明を省略する。次に、実施の形態3に係るクロック回路の動作について、図6および図7に基づいて説明する。実施の形態1または2では、例えば、セレクタ104によりクロックCLK2がクロックCLK3に切替えられた際に、クロックCLK3がクロックCLK2よりも位相が進んでいると、クロックCLK4において、予期しない立ち上がりが発生し、これによりクロックCLK4においてもクロックジッタが発生する場合があり、外部回路に誤動作を引き起こさせる可能性がある。この問題を解消するため、実施の形態3に係るクロック回路では、図5に示すように、セレクタ104の後段にPLL回路105を設けている。クロックCLK4をこのPLL回路105に通すことにより、位相差を徐々に補償されたクロックCLK5を新たに生成させ、クロックとして利用する。これにより、クロックCLK2とクロックCLK3との位相がずれていた場合であっても、安定したクロックを外部回路に供給することができる。図7を参照して、実施の形態3における位相差の補償動作について具体的に説明する。例えば、CLK2からCLK3のクロック系統の切替え時に図7において、一点鎖線で示す。CLK4に予期しない立ち上がり発生する図7において、破線円で示す。。PLL回路105を介して、CLK4からCLK5を生成させる。これにより、しばらくするとCLK5はCLK4に同期するようになる図7において、実線円で示す。。これにより、実施の形態1または2で発生する位相差を防ぐことができる。このように、実施の形態3に係るクロック回路によれば、セレクタの後段に新たなPLL回路を設け、クロック切替え時に発生する位相差を補償することにより、実施の形態1および実施の形態2と同様の効果を有するとともに、さらに、クロック回路のクロックの精度を向上させ、信頼性を向上させることができるという効果がある。実施の形態4.図8は、実施の形態4に係るクロック回路の全体を示す回路ブロック図であり、図9は、実施の形態4におけるクロック回路の動作を説明するための波形図である。図8に示す実施の形態4に係るクロック回路と図6に示す実施の形態3に係るクロック回路との相違点は、実施の形態3では、クロックCLK4の位相差の補正を第3のPLL回路105で行っているに対して、実施の形態4では、PLL回路105の替わりに位相調整回路107が用いられている点である。他の構成要素は、実施の形態3と同様であるので説明を省略する。次に、実施の形態4に係るクロック回路の動作について、図8および図9に基づいて説明する。実施の形態3では、セレクタ104によりクロック系統の切替え時の2つのクロック間の位相差の補償をPLL回路105により、行っているが、クロックCLK5をPLL回路105で生成させることで、このPLL回路においても電源106の電圧の変動や温度によりクロックジッタが発生することが考えられる。そこで、実施の形態4では、図8に示すように、クロック切替え時の位相調整を、PLL回路を用いずに位相調整回路107を用いて位相差を補償する。これにより、クロックCLK2とクロックCLK3との位相がずれていた場合であっても、クロックジッタの影響のない位相調整回路107を用いることにより、安定したクロックを外部回路に供給することができる。図9を参照して、実施の形態4における位相差の補償動作について具体的に説明する。例えば、CLK2からCLK3のクロック系統の切替え時に図9において、一点鎖線で示す。CLK4に予期しない立ち上がり発生する図9において、破線円で示す。。CLK5では、予め設定された時間内はCLK4の切替え直前のクロックの状態を保持し図9において、実線円で示す。、次のクロックの立ち上がりまでの時間を延ばすことで、外部回路において、この予期しない立ち上がりによって取り込まれる信号やデータをなくし、数クロック後に正しく信号やデータを取り込むことができる。これにより、実施の形態1または2で発生する位相差や、実施の形態3で発生する可能性のあるクロックジッタも防ぐことができる。なお、設定する時間は、クロックロスにより検出される時間よりも短くしておく。クロックの遅延は、デジタル回路において、その遅延は外部回路の動作にほとんど影響を与えない。このように、実施の形態4に係るクロック回路によれば、セレクタの後段に位相調整回路を設け、クロック切替え時に発生する位相差を補償することにより、実施の形態1および実施の形態2と同様の効果を有するとともに、実施の形態3の問題も解消し、さらに、クロック回路のクロックの精度を向上させ、信頼性を向上させることができるという効果がある。実施の形態5.図10は、実施の形態5に係るクロック回路の全体を示す回路ブロック図であり、図11は、実施の形態5におけるクロック切替えの処理手順を示すフローチャートである。図10に示す実施の形態5に係るクロック回路と図8に示す実施の形態4に係るクロック回路との相違点は、実施の形態4では、PLL回路102a,102bのクロックCLK2,CLK3のジッタ幅を算出するジッタ幅算出回路103a,103bの替わりに、実施の形態5では、PLL回路102a,102bの電源101a,101bに電圧変動幅算出回路108a,108bが設けられている点である。他の構成要素は、実施の形態4と同様であるので説明を省略する。図10において、電圧変動幅算出回路108aは、PLL回路102aに供給される電源101aの電圧を検出し、その電圧変動幅Vをセレクタ104へ通知する回路である。また、電圧変動幅算出回路108bは、PLL回路102bに供給される電源101bの電圧を検出し、その電圧変動幅Vをセレクタ104へ通知する回路である。PLL回路の電源電圧の変動は、クロックジッタの発生の要因となる。したがって、PLL回路の電源電圧を監視し、電圧変動幅Vが小さいクロック系統を選択することは、ジッタ幅dの小さいクロック系統を選択することになる。さらに、ジッタそのものを検出するよりも早く安定したクロック系統に切替えることができる。次に、実施の形態5に係るクロック回路の動作について、図10および図11を参照して説明する。まず、電源の電圧変動幅の大きさにより2系統のPLL回路102a,102bのクロックを切替える処理手順について、図11に示すフローチャートを用いて説明する。クロックの切替え処理開始で、まず、ステップ21S21で、PLL回路102a,102bに電源101a,101bから供給される電源電圧の電圧変動幅を算出する電圧変動幅算出回路108a,108bから電圧変動幅Va,Vbを電圧変動情報として取得する。続いて、ステップ22S22で、電源101aの電圧変動幅Vaが、電源101bの電圧変動幅Vbよりも大きいかどうかを比較する。電圧変動幅Vaが、電圧変動幅Vbよりも大きい場合には、ステップ23S23に移動し、電圧変動幅Vaがしきい値Vthよりも大きいかどうかを比較する。電圧変動幅Vaがしきい値Vthよりも大きい場合には、ステップ24S24で、クロックCLK3を選択し、クロックCLK4としてクロックCLK3を出力する。ステップ23S23で、電圧変動幅Vaがしきい値Vth以下である場合には、ステップ25S25で、クロックCLK2を選択し、クロックCLK4としてクロックCLK2を出力する。また、ステップ22S22で、電圧変動幅Vaが、電圧変動幅Vb以下である場合にはステップ26S26に移動し、電圧変動幅Vbがしきい値Vthよりも大きいかどうかを比較する。電圧変動幅Vbがしきい値Vthよりも大きい場合には、ステップ27S27で、クロックCLK2を選択し、クロックCLK4としてクロックCLK2を出力する。これに対し、ステップ26S26で、電圧変動幅Vbがしきい値Vth以下である場合には、ステップ28S28で、クロックCLK3を選択し、クロックCLK4としてクロックCLK3を出力する。さらに、ステップ29S29で、CLK4の位相を調整して、CLK5として出力する。これにより、PLL回路に供給される電源の電圧変動幅Vの小さいクロックを選択することにより、クロック回路から出力されるクロックの精度が高くなり、外部回路に与えるジッタの影響を小さくすることができる。ただし、電源の電圧変動幅Vの大きいクロックであっても、外部回路に与える影響がない程度予め設定されたしきい値Vth以下であれば、クロック回路の安定性を考慮して、必ずしもクロック系統の切替えを行う必要はない。なお、電圧変動幅Vのしきい値Vthは、電源の電圧変動幅Vに対して、外部回路に影響を与えるPLL回路のジッタ幅dのしきい値dthとの関係から予め設定されるものである。PLL回路に電圧を供給する電源の電圧変動幅とPLL回路のジッタ幅との相関関係を求める方法の例として、図12に示すクロック回路を用いて説明する。電源101aの電圧変動幅Vaを算出する電圧変動幅算出回路108aから電圧変動情報、PLL回路102aのクロックCLK2のジッタ幅d2を算出するジッタ幅算出回路103aからジッタ情報をCPU109で収集し、電源の電圧変動幅Vとジッタ幅dとの相関関係を算出する。これにより外部回路に影響を与えないジッタ幅dのしきい値dthに相当する電圧変動幅Vのしきい値Vthを求めておき、その結果をメモリ110に保存しておく。メモリ110に保存された情報を基にセレクタ104において、ジッタ幅の大きさに基づいて、クロック系統の切替えを行う。必要に応じて、電源101bの電圧変動情報、PLL回路102aのジッタ情報から電源の電圧変動幅Vとジッタ幅dとの相関関係も求めておく。なお、クロック回路として、図12のようにジッタ幅算出回路と電圧変動幅算出回路の両方を備えていてもよく、適宜、必要に応じてジッタ幅算出回路と電圧変動幅算出回路のいずれかを用いるか、併用するかを選択してもよい。このように、実施の形態5に係るクロック回路によれば、PLL回路に供給される電源の電圧変動幅を算出する電圧変動幅算出回路を設け、電圧変動幅によりクロック系統を切替えることにより、実施の形態4と同様の効果を有するとともに、実施の形態4よりも早くクロック系統を切替えることができ、クロック回路のクロックの精度を向上させ、信頼性を向上させることができるという効果がある。なお、実施の形態では、2系統のPLL回路により発生されるクロックからジッタ幅の小さいクロックを選択するようにしたが、2系統に限らずそれ以上の数の系統のPLL回路を持つものであってもよい。また、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略したりすることが可能である。また、図において、同一符号は、同一または相当部分を示す。"