動画像データのストリームにおけるスタートコードエミュレーションを防止するための処理として、エンコード時に前記ストリームを構成するビット列の所定の位置にマーカービットを挿入する処理と、前記ストリーム内に第1のビットパターンが存在する場合には、当該第1のビットパターンに連続して所定のビット列を挿入する処理の双方の処理が適用可能な所定の動画像圧縮符号化規格に従ってエンコードされたストリームをデコードするための半導体装置であって、前記所定の動画像符号化規格に従ってエンコードされたストリームを入力するとともに、当該ストリーム内に、前記第1のビットパターンとそれに連続する前記所定のビット列とを含む第2のビットパターンが存在するか否かを判別する判別処理を行い、前記第2のビットパターンが存在する場合には、前記入力したストリームから前記所定のビット列を取り除いて出力するデータ処理部と、前記データ処理部から出力されたストリームを復号するためのデコード部と、を有し、前記データ処理部は、前記所定の位置のビット値に関わらず、当該所定の位置に前記マーカービットが挿入されているものとして前記判別処理を行う動作モードを有する半導体装置。前記データ処理部は、前記所定の位置のビット値に関わらず、当該所定の位置に前記マーカービットが挿入されているものとして、前記判別処理を行う動作モードを第1の動作モードとし、前記所定の位置のビット値を参照し、参照結果に応じて前記判別処理を行う動作モードを第2の動作モードとして有し、前記データ処理部は、前記第1の動作モードと前記第2の動作モードが切替可能に構成される請求項1の半導体装置。前記第1の動作モード又は前記第2の動作モードを指示する値が格納される第1のレジスタを更に有する請求項2の半導体装置。前記ストリームは、第1のシンタックスと、第2のシンタックスとを含み、前記所定の動画像圧縮符号化規格によるエンコード時に、前記第1のシンタックスが第1の値である場合には、前記第2のシンタックスは第2の値とされ、前記データ処理部は、入力したストリームにおける前記第1のシンタックスが前記第1の値である場合には、当該ストリームにおける前記第2のシンタックスの値に関わらず、当該第2のシンタックスが前記第2の値であるとして、前記判別処理を行う動作モードを有する請求項1の半導体装置。前記データ処理部は、前記第2のシンタックスの値に関わらず、当該第2のシンタックスが前記第2の値であるとして、前記判別処理を行う動作モードを第3の動作モードとし、前記第2のシンタックスの値を参照し、参照結果に応じて前記判別処理を行う動作モードを第4の動作モードとして有し、前記データ処理部は、前記第3の動作モードと前記第4の動作モードが切替可能に構成される請求項4の半導体装置。前記第3の動作モード又は前記第4の動作モードを指示する値が格納される第2のレジスタを更に有する請求項5の半導体装置。動画像データのストリームにおけるスタートコードエミュレーションを防止するための処理として、エンコード時に前記ストリームを構成するビット列の所定の位置にマーカービットを挿入する処理と、前記ストリーム内に第1のビットパターンが存在する場合には、当該第1のビットパターンに連続して所定のビット列を挿入する処理の双方の処理が適用可能な所定の動画像圧縮符号化規格に従ってエンコードされたストリームをデコードするための半導体装置であって、前記所定の動画像符号化規格に従ってエンコードされたストリームを入力するとともに、当該ストリーム内に、前記第1のビットパターンとそれに連続する前記所定のビット列とを含む第2のビットパターンが存在するか否かを判別する判別処理を行い、前記第2のビットパターンが存在する場合には、前記入力したストリームから前記所定のビット列を取り除いて出力するデータ処理部と、前記データ処理部から出力されたストリームを復号するためのデコード部と、を有し、前記データ処理部は、前記所定の位置を含む所定のビット範囲に前記第2のビットパターンが存在すると判断した場合には、当該第2のビットパターンにおける前記所定のビット列を取り除かない動作モードを有する半導体装置。前記データ処理部は、前記所定のビット範囲に前記第2のビットパターンが存在すると判断した場合には、当該第2のビットパターンにおける前記所定のビット列を取り除かない動作モードを第1の動作モードとし、前記第2のビットパターンが存在すると判断した場合には、当該第2のビットパターンが存在するビット範囲に関わらず、当該第2のビットパターンにおける前記所定のビット列を取り除く動作モードを第2の動作モードとして有し、前記データ処理部は、前記第1の動作モードと前記第2の動作モードが切替可能に構成される請求項7の半導体装置。前記第1の動作モード又は前記第2の動作モードを指示する値が格納される第1のレジスタを更に有する請求項8の半導体装置。前記ストリームは、第1のシンタックスと、第2のシンタックスとを含み、前記所定の動画像圧縮符号化規格によるエンコード時に、前記第1のシンタックスが第1の値である場合には、前記第2のシンタックスは第2の値とされ、前記データ処理部は、入力したストリームにおける前記第1のシンタックスが前記第1の値である場合には、当該ストリームにおける前記第2のシンタックスの値に関わらず、当該第2のシンタックスが前記第2の値であるとして前記判別処理を行う動作モードを有する請求項7の半導体装置。前記データ処理部は、前記第2のシンタックスの値に関わらず、当該第2のシンタックスが前記第2の値であるとして前記判別処理を行う動作モードを第3の動作モードとし、前記第2のシンタックスの値を参照し、参照結果に応じて前記判別処理を行う動作モードを第4の動作モードとして有し、前記データ処理部は、前記第3の動作モードと前記第4の動作モードが切替可能に構成される請求項10の半導体装置。前記第3の動作モード又は前記第4の動作モードを指示する値が格納される第2のレジスタを更に有する請求項11の半導体装置。動画像データのストリームにおけるスタートコードエミュレーションを防止するための処理として、エンコード時に前記ストリームを構成するビット列の所定の位置にマーカービットを挿入する処理と、前記ストリーム内に第1のビットパターンが存在する場合には、当該第1のビットパターンに連続して所定のビット列を挿入する処理の双方の処理が適用可能な所定の動画像圧縮符号化規格に従ってエンコードされたストリームをデコードするための信号処理装置であって、前記所定の動画像圧縮符号化規格に従って圧縮符号化されたストリームを出力するストリーム出力部と、前記ストリーム出力部から出力されたストリームをデコードするためのデコード処理部と、を有し、前記デコード処理部は、前記出力されたストリームを入力するとともに、当該ストリーム内に、前記第1のビットパターンとそれに連続する前記所定のビット列とを含む第2のビットパターンが存在するか否かを判別する判別処理を行い、前記第2のビットパターンが存在する場合には、前記入力したストリームから前記所定のビット列を取り除いて出力するデータ処理部と、前記データ処理部から出力されたストリームを復号するためのデコード部と、を有し、前記データ処理部は、前記所定の位置のビット値に関わらず、当該所定の位置に前記マーカービットが挿入されているものとして前記判別処理を行う動作モードを有する信号処理装置。前記データ処理部の動作モードを切り替えるための第1レジスタを更に有し、前記データ処理部は、前記所定の位置のビット値に関わらず、当該所定の位置に前記マーカービットが挿入されているものとして、前記判別処理を行う動作モードを第1の動作モードとし、前記所定の位置のビット値を参照し、参照結果に応じて前記判別処理を行う動作モードを第2の動作モードとして有し、前記第1レジスタは、前記第1の動作モード又は前記第2の動作モードを指示する値が格納される請求項13の信号処理装置。前記ストリームは、第1のシンタックスと、第2のシンタックスとを含み、前記所定の動画像圧縮符号化規格によるエンコード時に、前記第1のシンタックスが第1の値である場合には、前記第2のシンタックスは第2の値とされ、前記データ処理部は、入力したストリームにおける前記第1のシンタックスが前記第1の値である場合には、当該ストリームにおける前記第2のシンタックスの値に関わらず、当該第2のシンタックスが前記第2の値であるとして、前記判別処理を行う動作モードを有する請求項13の信号処理装置。前記データ処理部の動作モードを切り替えるための第2のレジスタを更に有し、前記データ処理部は、前記第2のシンタックスの値に関わらず、当該第2のシンタックスが前記第2の値であるとして、前記判別処理を行う動作モードを第3の動作モードとし、前記第2のシンタックスの値を参照し、参照結果に応じて前記判別処理を行う動作モードを第4の動作モードとして有し、前記第2のレジスタは、前記第3の動作モード又は前記第4の動作モードを指示する値が格納される請求項15の信号処理装置。動画像データのストリームにおけるスタートコードエミュレーションを防止するための処理として、エンコード時に前記ストリームを構成するビット列の所定の位置にマーカービットを挿入する処理と、前記ストリーム内に第1のビットパターンが存在する場合には、当該第1のビットパターンに連続して所定のビット列を挿入する処理の双方の処理が適用可能な所定の動画像圧縮符号化規格に従ってエンコードされたストリームをデコードするための信号処理装置であって、前記所定の動画像圧縮符号化規格に従って圧縮符号化されたストリームを出力するストリーム出力部と、前記ストリーム出力部から出力されたストリームをデコードするためのデコード処理部と、を有し、前記デコード処理部は、前記出力されたストリームを入力するとともに、当該ストリーム内に、前記第1のビットパターンとそれに連続する前記所定のビット列とを含む第2のビットパターンが存在するか否かを判別する判別処理を行い、前記第2のビットパターンが存在する場合には、前記入力したストリームから前記所定のビット列を取り除いて出力するデータ処理部と、前記データ処理部から出力されたストリームを復号するためのデコード部と、を有し、前記データ処理部は、前記所定の位置を含む所定のビット範囲に前記第2のビットパターンが存在すると判断した場合には、当該第2のビットパターンにおける前記所定のビット列を取り除かない動作モードを有する信号処理装置。前記データ処理部の動作モードを切り替えるための第1のレジスタを更に有し、前記データ処理部は、前記所定のビット範囲に前記第2のビットパターンが存在すると判断した場合には、当該第2のビットパターンにおける前記所定のビット列を取り除かない動作モードを第1の動作モードとし、前記第2のビットパターンが存在すると判断した場合には、当該第2のビットパターンが存在するビット範囲に関わらず、当該第2のビットパターンにおける前記所定のビット列を取り除く動作モードを第2の動作モードとして有し、前記第1のレジスタは、前記第1動作モード又は前記第2動作モードを指示する値が格納される請求項17の信号処理装置。前記ストリームは、第1のシンタックスと、第2のシンタックスとを含み、前記所定の動画像圧縮符号化規格によるエンコード時に、前記第1のシンタックスが第1の値である場合には、前記第2のシンタックスは第2の値とされ、前記データ処理部は、入力したストリームにおける前記第1のシンタックスが前記第1の値である場合には、当該ストリームにおける前記第2のシンタックスの値に関わらず、当該第2のシンタックスが前記第2の値であるとして前記判別処理を行う動作モードを有する請求項17の信号処理装置。前記データ処理部の動作モードを切り替えるための第2のレジスタを更に有し、前記データ処理部は、前記第2のシンタックスの値に関わらず、当該第2のシンタックスが前記第2の値であるとして前記判別処理を行う動作モードを第3の動作モードとし、前記第2のシンタックスの値を参照し、参照結果に応じて前記判別処理を行う動作モードを第4の動作モードとして有し、前記第2のレジスタは、前記第3の動作モード又は前記第4の動作モードを指示する値が格納される請求項19の信号処理装置。本願発明者は、本願発明に先立って、AVS規格のデコーダの検討を行った。AVS規格では、圧縮符号化されたストリームをデコードする際にストリーム内に存在するスタートコードの誤検出を防ぐため、スタートコードエミュレーションプリベンションを適用するよう定められている。これに加えて、ストリームの一部の階層例えば、ピクチャヘッダには、所定の位置にマーカービットを挿入するよう定められている。本願発明者は、AVS規格に従って、上記ストリームの一部の階層にスタートコードエミュレーションプリベンションとマーカービットの2つを適用すると、デコーダ側で以下のような問題が発生する可能性があることを見出した。図12は、AVS規格によるエンコード処理とデコード処理の一例を示す説明図である。以下の説明では、一例として、スタートコードは32ビットのデータであり、バイト境界から0が23個連続し、その後のビットが1となるビットパターンを含むデータ16進数で000001XXとなるデータであるとする。同図に示されるように、エンコーダは、エンコード後のストリームに、バイト境界から0が22個連続して出現した場合には、例えば23ビット目と24ビット目に10を挿入する。ここで、0が22個連続するデータは、前述した特定のビットパターンStartCodePrefixに対応し、10はEPBに対応し、連続する22個の0と10とからなるパターンは前記スタートコードエミュレーションプリベンションに対応する。上記のようにEPBが挿入されたストリームはデコーダに入力される。デコーダは、入力されたストリーム中にスタートコードエミュレーションプリベンションを検出した場合には、バイト境界から連続する22個の0に続くEPB10を取り除き、取り除いたストリームのデコード処理を行う。これらの一連の処理により、スタートコードの誤検出を防止している。図13は、AVS規格によるエンコード処理とデコード処理の別の一例を示す説明図である。同図に示されるように、エンコーダは、エンコード処理を行う際に、ストリームの一部の階層例えば、ピクチャヘッダの特定のビット位置にマーカービット1を付加する。マーカービットが付加されたストリームはデコーダに入力される。ここで、なんらかの理由伝送エラーやエンコーダの誤動作等により、デコード対象のストリーム内のマーカービットが1ではなく、0となった場合を考える。一般に、マーカービットはスタートコードの誤検出を防止すること等を目的として付加される情報であり、デコード対象の情報ではないため、デコーダでは読み飛ばしても正常に動画像データを復号することができる。ところがAVS規格では、マーカービットが誤って付与された場合、マーカービットを含むビット列が前記スタートコードエミュレーションプリベンションと同一のパターンのビット列になる虞がある。図13に示されるように、デコーダに入力されるストリームのマーカービットにエラーが起こり、スタートコードエミュレーションプリベンションと同一のパターンのビット列が発生したとすると、デコーダは当該ビット列をスタートコードエミュレーションプリベンションと認識し、バイト境界から連続する22個の0に続く10を除去してしまう。これにより、本来デコード対象となる10のデータが削除されてしまい、デコードの継続が不可能となり、例えば、動画の再生が停止してしまう。すなわち、本来ならば正常にデコードできるはずのストリームが、デコードできなくなるという問題が生ずる。この問題は、マーカービットを挿入する方式を適用することで、マーカービットが付与された所定の範囲内ではスタートコードエミュレーションが原理的に発生しないようにしているにも関わらず、EPBを挿入する方式も適用していることに起因する。本発明の目的は、スタートコードエミュレーションを防止するための方式として、マーカービット挿入方式と、マーカービットとは異なる識別コードを挿入する方式の双方の方式が適用可能な動画像圧縮符号化規格に従ってエンコードされたストリームのデコード処理を行うためのデコーダにおいて、より安定したデコード処理を実現するための技術を提供することにある。本発明の前記並びにその他の目的と新規な特徴は本明細書の記述及び添付図面から明らかになるであろう。本願において開示される発明のうち代表的なものの概要を簡単に説明すれば下記のとおりである。すなわち、本半導体装置は、エンコード時にストリームを構成するビット列の所定の位置にマーカービットを挿入する処理と第1のビットパターンに連続して所定のビット列を挿入する処理の双方の処理が適用可能な動画像圧縮符号化規格に従ってエンコードされたストリームを入力する。半導体装置は、入力したストリームに第1のビットパターンとそれに連続する所定のビット列とを含む第2のビットパターンが存在するか否かを判別する判別処理を行い、第2のビットパターンが存在する場合には、ストリームから所定のビット列を取り除いたデータを復号する。本半導体装置は、前記所定の位置のビット値に関わらず、当該所定の位置にマーカービットが挿入されているものとして前記判別処理を行う動作モードを有する。本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。すなわち、本半導体装置によれば、より安定したデコード処理を実現することができる。1.実施の形態の概要先ず、本願において開示される発明の代表的な実施の形態について概要を説明する。代表的な実施の形態についての概要説明で括弧を付して参照する図面中の参照符号はそれが付された構成要素の概念に含まれるものを例示するに過ぎない。1マーカービットの有無に関わらず、マーカービットが存在するものとして処理する半導体装置本発明の代表的な実施の形態に係る半導体装置1は、動画像データのストリームにおけるスタートコードエミュレーションを防止するための処理として、エンコード時に前記ストリームを構成するビット列の所定の位置例えば、ピクチャヘッダの先頭からkビット目にマーカービット4022を挿入する処理と、前記ストリーム内に第1のビットパターン例えば、0が22個連続するビットパターンが存在する場合に当該第1のビットパターンに連続して所定のビット列EPB10を挿入する処理の双方の処理が適用可能な所定の動画像圧縮符号化規格AVSに従ってエンコードされたストリームをデコードする。前記半導体装置は、前記所定の動画像符号化規格に従ってエンコードされたストリームを入力するとともに、当該ストリーム内に前記第1のビットパターンとそれに連続する前記所定のビット列とを含む第2のビットパターンスタートコードエミュレーションプリベンションが存在するか否かを判別する判別処理を行い、前記第2のビットパターンが存在する場合には、前記入力したストリームから前記所定のビット列を取り除いて出力するデータ処理部132、232と、前記データ処理部から出力されたストリームを復号するためのデコード部133と、を有する。前記データ処理部は、前記所定の位置のビット値に関わらず、当該所定の位置に前記マーカービットが挿入されているものとして前記判別処理を行う動作モードを有する。前述したように何らかの原因で、前記所定の位置のビット値がマーカービットとして規定されている値と異なる値になり、当該所定の位置を含むビット列に前記第2のビットパターンと同一のビットパターンが現れたとしても、項1の半導体装置は、前記所定の位置のビット値がマーカービットとして規定されている値であると判断するから、ストリームから前記所定のビット列を取り除くことはない。これにより、マーカービットを含むビット列における前記第2のビットパターンの誤検出によるデコード処理のエラーの発生確率を低減させることができる。2マーカービット判別の有/無の2つの動作モード項1の半導体装置において、前記データ処理部は、前記所定の位置のビット値に関わらず、当該所定の位置に前記マーカービットが挿入されているものとして前記判別処理を行う動作モードを第1の動作モードとし、前記所定の位置のビット値を参照し、参照結果に応じて前記判別処理を行う動作モードを第2の動作モードとして有する。前記データ処理部は、前記第1の動作モードと前記第2の動作モードが切替可能に構成される。これによれば、前記第1の動作モードと前記第2の動作モードの何れかを選択することが可能となる。例えば、前記第2の動作モードを選択することで、動画像圧縮符号化規格を優先し、前記第2のビットパターンの検出を強制的に行うことが可能となる。3第1レジスタ項2の半導体装置において、前記第1の動作モード又は前記第2の動作モードを指示する値が格納される第1のレジスタ2320を更に有する。これによれば、前記第1の動作モードと前記第2の動作モードの切替を容易に実現することができる。4トップフィールドファーストの値に関わらずEPB除去を行わない半導体装置項1乃至3の何れかの半導体装置において、前記ストリームは、第1のシンタックス4023と、第2のシンタックス4024とを含み、前記所定の動画像圧縮符号化規格によるエンコード時に前記第1のシンタックスが第1の値0である場合には、前記第2のシンタックスは第2の値1とされる。また、前記データ処理部は、入力したストリームにおける前記第1のシンタックスが前記第1の値である場合には、当該ストリームにおける前記第2のシンタックスの値に関わらず、当該第2のシンタックスが前記第2の値であるとして、前記判別処理を行う動作モードを有する。前記第1のシンタックスが第1の値である場合に、何らかの原因で前記第2のシンタックスが前記第2の値と異なる値になり、前記第2のシンタックスを含むビット列に前記第2のビットパターンと同一のビットパターンが現れたとしても、項4の半導体装置は、前記第2のシンタックスの値が前記第2の値であると判断するから、ストリームから前記所定のビット列を取り除くことはない。これにより、前記第2のシンタックスを含むビット列における前記第2のビットパターンの誤検出によるデコード処理のエラーの発生確率を低減させることができる。5トップフィールドファースト判別の有/無の2つの動作モード項4の半導体装置において、前記データ処理部は、前記第2のシンタックスの値に関わらず、当該第2のシンタックスが前記第2の値であるとして前記判別処理を行う動作モードを第3の動作モードとし、前記第2のシンタックスの値を参照し、参照結果に応じて前記判別処理を行う動作モードを第4の動作モードとして有する。前記データ処理部は、前記第3の動作モードと前記第4の動作モードが切替可能に構成される。これによれば、前記第3の動作モードと前記第4の動作モードの何れかを選択することが可能となる。例えば、前記第4の動作モードを選択することで、動画像圧縮符号化規格を優先し、前記第2のビットパターンの検出を強制的に行うことが可能となる。6第2レジスタ項5の半導体装置において、前記第3の動作モード又は前記第4の動作モードを指示する値が格納される第2のレジスタ2321を更に有する。これによれば、前記第3の動作モードと前記第4の動作モードの切替を容易に実現することができる。7マーカービットを含む所定範囲に存在するEPBを除去しない半導体装置本発明の代表的な実施の形態に係る半導体装置1は、動画像データのストリームにおけるスタートコードエミュレーションを防止するための処理として、エンコード時に前記ストリームを構成するビット列の所定の位置例えば、ピクチャヘッダの先頭からkビット目にマーカービット4022を挿入する処理と、前記ストリーム内に第1のビットパターン例えば、0が22個連続するビットパターンが存在する場合には、当該第1のビットパターンに連続して所定のビット列EPB10を挿入する処理の双方の処理が適用可能な所定の動画像圧縮符号化規格AVSに従ってエンコードされたストリームをデコードする。前記半導体装置は、前記所定の動画像符号化規格に従ってエンコードされたストリームを入力するとともに、当該ストリーム内に前記第1のビットパターンとそれに連続する前記所定のビット列とを含む第2のビットパターンスタートコードエミュレーションプリベンションが存在するか否かを判別する判別処理を行い、前記第2のビットパターンが存在する場合には、前記入力したストリームから前記所定のビット列を取り除いて出力するデータ処理部132、232と、前記データ処理部から出力されたストリームを復号するためのデコード部133と、を有する。前記データ処理部は、前記所定の位置を含む所定のビット範囲に前記第2のビットパターンが存在すると判断した場合には、当該第2のビットパターンにおける前記所定のビット列を取り除かない動作モードを有する。前述したように何らかの原因で、前記所定の位置のビット値がマーカービットとして規定されている値と異なる値になり、当該所定の位置を含むビット列に前記第2のビットパターンと同一のビットパターンが現れたとしても、項7の半導体装置は、当該第2のビットパターンにおける前記所定のビット列を取り除かない。これにより、マーカービットを含むビット列における前記第2のビットパターンの誤検出によるデコード処理のエラーの発生確率を低減させることができる。8マーカービット判別の有/無の2つの動作モード項7の半導体装置において、前記データ処理部は、前記所定のビット範囲に前記第2のビットパターンが存在すると判断した場合には、当該第2のビットパターンにおける前記所定のビット列を取り除かない動作モードを第1の動作モードとし、前記第2のビットパターンが存在すると判断した場合には、当該第2のビットパターンが存在するビット範囲に関わらず、当該第2のビットパターンにおける前記所定のビット列を取り除く動作モードを第2の動作モードとして有する。前記データ処理部は、前記第1の動作モードと前記第2の動作モードが切替可能に構成される。これによれば、項2と同様に、前記第1の動作モードと前記第2の動作モードの何れかを選択することが可能となる。9第1レジスタ項8の半導体装置において、前記第1の動作モード又は前記第2の動作モードを指示する値が格納される第1のレジスタ2320を更に有する。これによれば、前記第1の動作モードと前記第2の動作モードの切替を容易に実現することができる。10トップフィールドファーストの値に関わらずEPB除去を行わない半導体装置項7乃至9の何れかの半導体装置において、前記ストリームは、第1のシンタックス4023と、第2のシンタックス4024とを含み、前記所定の動画像圧縮符号化規格によるエンコード時に前記第1のシンタックスが第1の値0である場合には、前記第2のシンタックスは第2の値1とされる。また、前記データ処理部は、入力したストリームにおける前記第1のシンタックスが前記第1の値である場合には、当該ストリームにおける前記第2のシンタックスの値に関わらず、当該第2のシンタックスが前記第2の値であるとして前記判別処理を行う動作モードを有する。これによれば、項4と同様に、前記第2のシンタックスを含むビット列における前記第2のビットパターンの誤検出によるデコード処理のエラーの発生確率を低減させることができる。11トップフィールドファースト判別の有/無の2つの動作モード項10の半導体装置において、前記データ処理部は、前記第2のシンタックスの値に関わらず、当該第2のシンタックスが前記第2の値であるとして前記判別処理を行う動作モードを第3の動作モードとし、前記第2のシンタックスの値を参照し、参照結果に応じて前記判別処理を行う動作モードを第4の動作モードとして有する。前記データ処理部は、前記第3の動作モードと前記第4の動作モードが切替可能に構成される。これによれば、項5と同様に、前記第3の動作モードと前記第4の動作モードの何れかを選択することが可能となる。12第2レジスタ項11の半導体装置において、前記第3の動作モード又は前記第4の動作モードを指示する値が格納される第2のレジスタ2321を更に有する。これによれば、前記第3の動作モードと前記第4の動作モードの切替を容易に実現することができる。13信号処理装置本発明の代表的な実施の形態に係る信号処理装置1は、動画像データのストリームにおけるスタートコードエミュレーションを防止するための処理として、エンコード時に前記ストリームを構成するビット列の所定の位置例えば、ピクチャヘッダの先頭からkビット目にマーカービット4022を挿入する処理と、前記ストリーム内に第1のビットパターン例えば、0が22個連続するビットパターンが存在する場合には、当該第1のビットパターンに連続して所定のビット列EPB10を挿入する処理の双方の処理が適用可能な所定の動画像圧縮符号化規格AVSに従ってエンコードされたストリームをデコードする。前記信号処理装置は、前記所定の動画像圧縮符号化規格に従って圧縮符号化されたストリームを出力するストリーム出力部11と、前記ストリーム出力部から出力されたストリームをデコードするためのデコード処理部13と、を有する。前記デコード処理部は、前記出力されたストリームを入力するとともに、当該ストリーム内に、前記第1のビットパターンとそれに連続する前記所定のビット列とを含む第2のビットパターンスタートコードエミュレーションプリベンションが存在するか否かを判別する判別処理を行い、前記第2のビットパターンが存在する場合には、前記入力したストリームから前記所定のビット列を取り除いて出力するデータ処理部132、232と、前記データ処理部から出力されたストリームを復号するためのデコード部133と、を有する。前記データ処理部は、前記所定の位置のビット値に関わらず、当該所定の位置に前記マーカービットが挿入されているものとして前記判別処理を行う動作モードを有する。これによれば、項1と同様に、マーカービットを含むビット列における前記第2のビットパターンの誤検出によるデコード処理のエラーの発生確率を低減させることができる。14マーカービット判別の有/無の2つの動作モード項13の信号処理装置において、前記データ処理部の動作モードを切り替えるための第1レジスタ2320を更に有する。前記データ処理部は、前記所定の位置のビット値に関わらず、当該所定の位置に前記マーカービットが挿入されているものとして、前記判別処理を行う動作モードを第1の動作モードとし、前記所定の位置のビット値を参照し、参照結果に応じて前記判別処理を行う動作モードを第2の動作モードとして有する。前記第1レジスタは、前記第1の動作モード又は前記第2の動作モードを指示する値が格納される。これによれば、前記第1の動作モードと前記第2の動作モードの切替を容易に実現することができる。例えば、前記第2の動作モードを選択することで、動画像圧縮符号化規格を優先し、前記第2のビットパターンの検出を強制的に行うことが可能となる。15トップフィールドファーストの値に関わらずEPB除去を行わない信号処理装置項13又は14の信号処理装置において、前記ストリームは、第1のシンタックス4023と、第2のシンタックス4024とを含み、前記所定の動画像圧縮符号化規格によるエンコード時に、前記第1のシンタックスが第1の値である場合には、前記第2のシンタックスは第2の値とされる。前記データ処理部は、入力したストリームにおける前記第1のシンタックスが前記第1の値である場合には、当該ストリームにおける前記第2のシンタックスの値に関わらず、当該第2のシンタックスが前記第2の値であるとして、前記判別処理を行う動作モードを有する。これによれば、項4と同様に、前記第2のシンタックスを含むビット列における前記第2のビットパターンの誤検出によるデコード処理のエラーの発生確率を低減させることができる。16トップフィールドファースト判別の有/無の2つの動作モード項15の信号処理装置において、前記データ処理部の動作モードを切り替えるための第2のレジスタ2321を更に有する。前記データ処理部は、前記第2のシンタックスの値に関わらず、当該第2のシンタックスが前記第2の値であるとして、前記判別処理を行う動作モードを第3の動作モードとし、前記第2のシンタックスの値を参照し、参照結果に応じて前記判別処理を行う動作モードを第4の動作モードとして有する。前記第2のレジスタは、前記第3の動作モード又は前記第4の動作モードを指示する値が格納される。これによれば、前記第3の動作モードと前記第4の動作モードの切替を容易に実現することができる。17マーカービットを含む所定範囲に存在するEPBを除去しない信号処理装置本発明の代表的な実施の形態に係る別の信号処理装置1は、動画像データのストリームにおけるスタートコードエミュレーションを防止するための処理として、エンコード時に前記ストリームを構成するビット列の所定の位置例えば、ピクチャヘッダの先頭からkビット目にマーカービット4022を挿入する処理と、前記ストリーム内に第1のビットパターン例えば、0が22個連続するビットパターンが存在する場合には、当該第1のビットパターンに連続して所定のビット列EPB10を挿入する処理の双方の処理が適用可能な所定の動画像圧縮符号化規格AVSに従ってエンコードされたストリームをデコードする。前記信号処理装置は、前記所定の動画像圧縮符号化規格に従って圧縮符号化されたストリームを出力するストリーム出力部11と、前記ストリーム出力部から出力されたストリームをデコードするためのデコード処理部13と、を有する。前記デコード処理部は、前記出力されたストリームを入力するとともに、当該ストリーム内に、前記第1のビットパターンとそれに連続する前記所定のビット列とを含む第2のビットパターンスタートコードエミュレーションプリベンションが存在するか否かを判別する判別処理を行い、前記第2のビットパターンが存在する場合には、前記入力したストリームから前記所定のビット列を取り除いて出力するデータ処理部132、232と、前記データ処理部から出力されたストリームを復号するためのデコード部133と、を有する。前記データ処理部は、前記所定の位置を含む所定のビット範囲に前記第2のビットパターンが存在すると判断した場合には、当該第2のビットパターンにおける前記所定のビット列を取り除かない動作モードを有する。これによれば、項7と同様に、マーカービットを含むビット列における前記第2のビットパターンの誤検出によるデコード処理のエラーの発生確率を低減させることができる。18マーカービット判別の有/無の2つの動作モード項17の信号処理装置において、前記データ処理部の動作モードを切り替えるための第1のレジスタ2320を更に有する。前記データ処理部は、前記所定のビット範囲に前記第2のビットパターンが存在すると判断した場合には、当該第2のビットパターンにおける前記所定のビット列を取り除かない動作モードを第1の動作モードとし、前記第2のビットパターンが存在すると判断した場合には、当該第2のビットパターンが存在するビット範囲に関わらず、当該第2のビットパターンにおける前記所定のビット列を取り除く動作モードを第2の動作モードとして有する。前記第1のレジスタは、前記第1動作モード又は前記第2動作モードを指示する値が格納される。これによれば、前記第1の動作モードと前記第2の動作モードの切替を容易に実現することができる。例えば、前記第2の動作モードを選択することで、動画像圧縮符号化規格を優先し、前記第2のビットパターンの検出を強制的に行うことが可能となる。19トップフィールドファーストの値に関わらずEPB除去を行わない信号処理装置項17又は18の信号処理装置において、前記ストリームは、第1のシンタックス4023と、第2のシンタックス4024とを含み、前記所定の動画像圧縮符号化規格によるエンコード時に、前記第1のシンタックスが第1の値0である場合には、前記第2のシンタックスは第2の値1とされる。前記データ処理部は、入力したストリームにおける前記第1のシンタックスが前記第1の値である場合には、当該ストリームにおける前記第2のシンタックスの値に関わらず、当該第2のシンタックスが前記第2の値であるとして前記判別処理を行う動作モードを有する。これによれば、項4と同様に、前記第2のシンタックスを含むビット列における前記第2のビットパターンの誤検出によるデコード処理のエラーの発生確率を低減させることができる。20トップフィールドファースト判別の有/無の2つの動作モード項19の信号処理装置において、前記データ処理部の動作モードを切り替えるための第2のレジスタ2321を更に有する。前記データ処理部は、前記第2のシンタックスの値に関わらず、当該第2のシンタックスが前記第2の値であるとして前記判別処理を行う動作モードを第3の動作モードとし、前記第2のシンタックスの値を参照し、参照結果に応じて前記判別処理を行う動作モードを第4の動作モードとして有する。前記第2のレジスタは、前記第3の動作モード又は前記第4の動作モードを指示する値が格納される。これによれば、前記第3の動作モードと前記第4の動作モードの切替を容易に実現することができる。2.実施の形態の詳細実施の形態について更に詳述する。≪実施の形態1≫図1は、本実施の形態に係るAVS規格に従ってエンコードされた動画像のストリームを再生するための信号処理装置の一例を示すブロック図である。同図に示される信号処理装置1は、例えば、デジタル放送を受信することで得られた映像と音声のコンテンツデータを再生するための信号処理用LSIである。特に制限されないが、信号処理装置1は、公知のCMOS集積回路の製造技術によって1個の単結晶シリコンのような半導体基板に形成されている。信号処理装置1は、例えば、チューナー部10、TSデコード部11、音声デコード部12、動画デコード部13、ディスプレイコントローラ14、CPU15、RAMRandomAccessMemory16、ROMReadOnlyMemory17、及びバス18等の回路ブロックから構成される。夫々の回路ブロックはバス18を介して共通接続される。チューナー部10、TSデコード部11、音声デコード部12、動画デコード部13、及びディスプレイコントローラ14等は、CPU15によって処理の実行及び停止等が制御される。アンテナで受信した放送信号RFRadioFrequency信号は、先ずチューナー部10に入力される。チューナー部10は、例えば、選択された周波数帯のRF信号からIFIntermediateFrequency信号を生成し、IF信号を復調することでTSTransportStream信号に変換して出力する。TS信号には、例えば、各種制御信号、圧縮符号化された動画像のデータや音声のデータ、及びデータ放送や番組情報等のデータ等が含まれる。TSデコード部11は、チューナー部10から出力されたTS信号から、音声のストリーム、動画像のストリーム、及びデータ放送等の付加データを取り出して出力する。例えば、前記TS信号に含まれる動画像のストリームは、AVS規格によって圧縮符号化されたデータである。音声のストリームは音声デコード部12に入力され、動画像のストリームは動画デコード部13に入力され、付加データはCPU15等に入力されて、夫々デコード処理がなされる。例えば、音声デコード部12は、入力された音声のストリームをデコードして音声データを生成し、外部に設けられた音声再生装置2に出力することで、音声の再生を実現する。また、動画デコード部13は、入力された動画像のストリームをデコードして映像データを生成し、ディスプレイコントローラ14に出力する。なお、動画デコード部13の詳細については後述する。ディスプレイコントローラ14は、入力された映像データに基づいて、外部に設けられた液晶ディスプレイLCD3等のモニタを駆動することで、映像の再生を実現する。ここで、AVS規格による動画像データのエンコード処理について説明する。図2は、AVS規格によって動画像データのエンコード処理を行うエンコーダとデコード処理を行うデコーダからなるシステムの一例を示す説明図である。同図に示されるように、エンコーダ21は、動画像データをAVS規格に従ってエンコード処理を行うことで、動画像のストリーム23を生成する。生成された動画像のストリーム23は、例えば、DVD等のメディアに格納されたり、放送波等によって送信されたりする。図3は、エンコーダ21の内部構成の一例を示すブロック図である。エンコーダ21は、例えば、エンコード部210、出力バッファ211、EPB付加部212から構成される。入力された動画像データは、エンコード部210によってAVS規格に従って圧縮符号化され、AVSストリームに変換される。図4は、AVSストリームの構造の一例を示す説明図である。AVSストリームは、複数のデータ層から構成される。例えば、AVSストリームは、シーケンスヘッダ401、1フレーム1ピクチャ毎のフレームデータ40_0~40_nnは1以上の整数、及びシーケンスエンドコード404等のデコードに必須のデータ層と、エクステンション層等の付加的なデータ層と、から構成される。同図において、実線で囲まれたデータ層はデコードに必須Mandatoryのデータ層であり、点線で囲まれたデータ層は付加的Optionalなデータ層である。各データ層の先頭には、スタートコードが付加されている。例えば、スタートコードは、前述したように、32ビットのデータであって、バイト境界から0が23個連続し、その後のビットが1となるビットパターンを含むデータ16進数で000001XXとなるデータであるとする。1フレームの動画像データを構成するフレームデータ40_0は、例えば、ピクチャヘッダ402、エクステンション層403_0~403_2、ユーザデータ404、及びスライス405_0~405_mmは1以上の整数から構成される。なお、フレームデータ40_nも同様のデータ構成とされる。ピクチャヘッダ402は、フレームデータ40_0の先頭に付加されるデータであり、複数のシンタックスから構成される。図5にピクチャヘッダ402の構造を例示する。同図に示されるように、ピクチャヘッダ402は、複数のシンタックスから構成される。具体的には、ピクチャヘッダ402は、スタートコードstart_code4021、マーカービットmarker_bit4022、ピクチャストラクチャpicture_structure4023、トップフィールドファーストtop_field_first4024、及びその他複数のシンタックスから構成される。スタートコード4021は、前述したように、16進数で000001XXとなるデータである。ピクチャヘッダ402のスタートコードは、例えば、16進数で000001B3又は000001B6となるビットパターンである。図5では、スタートコード4021が000001B3となる場合が一例として示されている。前述したように、AVS規格では、圧縮符号化されたストリームをデコードする際にストリーム内に存在するスタートコードの誤検出を防ぐため、ピクチャヘッダ4021にマーカービットを挿入するよう定められている。そのため、エンコード部210は、動画像データをエンコードしてAVSストリームを生成する際に、ピクチャヘッダの所定の位置例えば、ピクチャヘッダの先頭からkビット目kは1以上の整数にマーカービットを挿入する。例えば、図5に示されるように、エンコード部210は、ピクチャヘッダ4021の先頭から50ビット目にマーカービット4022を挿入する。マーカービットとして挿入されるビット値は、例えば1である。上記のようにエンコード部210で生成されたAVSストリームは、出力バッファ211に一端格納される。出力バッファ211は、例えば、1フレーム1ピクチャ毎にAVSストリームを切り出して、順次、EPB付加部212に出力する。前述したように、AVS規格では、マーカービットの挿入に加え、マーカービットとは異なる識別コードEPBを挿入するよう定められている。そのため、EPB付加部212は、1フレーム毎のAVSストリームを順次入力し、必要に応じてEPBを付加する。具体的には、EPB付加部212は、前述の図12に示したように、AVSストリーム中にバイト境界から22個連続して0が出現した場合に、例えば23ビット目と24ビット目にEPB例えば、10を挿入する。AVS規格では、以上のような手順で動画像データがエンコードされ、AVSストリームが生成される。生成されたAVSストリームは、動画像のストリームとして出力される。その後、動画像のストリームは、音声ストリームやデータ放送等の付加データを含んだTS信号に変換されて、前述のように、DVD等のメディアに格納され、又は所定の変調方式でRF信号に変調されて放送波として送信される。次にAVS規格による動画像データデコード処理について詳細に説明する。前述の図2に示されるように、デコーダ22は、DVD等のメディアや放送波等から動画像のストリーム23を取得し、AVS規格に従ってデコード処理を行うことで動画像データを復号する。本実施の形態に係る信号処理装置1の動画デコード部13が、図2におけるデコーダ22に相当する。図6は、信号処理装置1における動画デコード部13の構成の一例を示すブロック図である。動画像デコード部13は、例えば、入力バッファ部130、ビットストリームパーザー部131、EPB除去部132、及びデコード部133から構成される。入力バッファ部130、ビットストリームパーザー部131、及びEPB除去部132は、例えば、CPU15又は図示されない他のプロセッサが、ROM17等に格納されたプログラムに従って処理を実行することにより実現される。動画デコード部13に入力された動画像ストリームは、入力バッファ部130によって、一端、RAM16に格納される。ビットストリームパーザー部131は、RAM16に格納された動画像ストリームを1フレーム1ピクチャ毎に切り出して、順次、EPB除去部132に出力する。EPB除去部132は、1フレーム毎に動画像ストリームを順次入力し、入力した動画像ストリーム内にEPBが存在する場合にはEPBを除去して出力し、EPBが存在しない場合には入力した動画像ストリームをそのまま出力する。デコード部133は、AVS規格に従って、EPB除去部132から出力された動画像ストリームのデコード処理を行うことで動画像データを復号し、ディスプレイコントローラ14に出力する。デコード部133は、例えば、専用ロジック回路によって実現される。EPB除去部132によるEPBの除去方法について詳細に説明する。EPB除去部132は、入力された動画像ストリーム中にスタートコードエミュレーションプリベンションが存在するか否かを判別する。スタートコードエミュレーションプリベンションは、前述したように、連続する22個の0とEPB10とから構成されるビットパターンである。スタートコードエミュレーションプリベンションが検出された場合、EPB除去部132は、当該スタートコードエミュレーションプリベンションを構成するビット列におけるEPB10を除去する。しかしながら、ピクチャヘッダにはマーカービットが挿入されているため、ピクチャヘッダ内のスタートコードエミュレーションプリベンションの有無を判別する際には注意が必要となる。前述したように、伝送エラーやエンコーダの誤動作等が原因で、マーカービットの値が1から0に変わってしまった場合には、スタートコードエミュレーションプリベンションと同一のパターンのビット列がマーカービットを含む所定の範囲に現れる虞があるからである。例えば、図5における参照符号500で示される範囲において、スタートコードエミュレーションプリベンションと同一のパターンのビット列が現れる虞がある。図7は、ピクチャヘッダにおける、スタートコードエミュレーションプリベンションと同一のパターンのビット列が現れる虞のある範囲を示す説明図である。同図には、前述の図5におけるマーカービット4022を中心とする範囲のビット列が示される。図7のAに示されるように、バイト501及びバイト502における全てのビットの値が0であり、バイト503におけるマーカービット4022と7ビット目以外のビットの値が0である場合に、何らかの原因でマーカービット4022の値が1から0に反転すると、バイト501、バイト502、及びバイト503からなるビット列が、スタートコードエミュレーションプリベンションと同一のビットパターンとなる。また、図7のBに示されるように、バイト502及びバイト503におけるマーカービット4022以外のビットの値が0であり、バイト504における7ビット目以外のビットの値が0である場合に、何らかの原因でマーカービット4022のビット値が1から0に反転すると、バイト502、バイト503、及びバイト504からなるビット列が、スタートコードエミュレーションプリベンションと同一のビットパターンとなる。更に、図7のCに示されるように、バイト503及びバイト504におけるマーカービット4022以外のビットの値が0であり、バイト505における7ビット目以外のビットの値が0である場合に、何らかの原因でマーカービット4022のビット値が1から0に反転すると、バイト503、バイト504、及びバイト505からなるビット列が、スタートコードエミュレーションプリベンションと同一のビットパターンとなる。すなわち、スタートコードエミュレーションプリベンションは3バイトからなるので、ピクチャヘッダ402内のマーカービット4022を含む前後3バイトの範囲500において、スタートコードエミュレーションプリベンションと同一パターンのビット列が現れる虞がある。そこで、EPB除去部132は、マーカービット4022の実際のビット値に関わらず、マーカービット4022の値が1であると判断する。図8は、スタートコードエミュレーションプリベンションの誤検出を防止する処理の説明図である。同図には、ピクチャヘッダ402内のマーカービット4022を含む前後3バイトの範囲500のうち、バイト502、バイト503、及びバイト504からなるビット列が例示される。同図に示されるように、何らかの原因でマーカービット4022のビット値が1から0に反転し、ピクチャヘッダ402内のマーカービット4022を含む前後3バイトの範囲500に、スタートコードエミュレーションプリベンションと同一のパターンのビット列が現れたとしても、EPB除去部132は、当該パターンをスタートコードエミュレーションプリベンションと判断せず、EPBに相当するデータバイト504の7ビット目1と8ビット目0の除去を行わない。これにより、ピクチャヘッダ402内のマーカービット4022を含む前後3バイトの範囲500におけるスタートコードエミュレーションプリベンションの誤検出によるデコード処理のエラーの発生確率を低減させることができる。図9は、EPB除去部132による処理の流れの一例を示すフロー図である。EPB除去部132は、ビットストリームパーザー部131から1フレームの動画像ストリームが入力されるとEPB除去のための処理を開始する。EPB除去部132は、先ず、入力された動画像ストリームがピクチャヘッダであるか否かを判別するS101。例えば、EPB除去部132は、入力された動画像ストリームのスタートコードを参照し、スタートコードを構成する4バイト32ビットのうち最後のバイトのコード値がB3又はB6であるか否かを判別することにより、ピクチャヘッダの判別を行う。入力された動画像ストリームがピクチャヘッダでない場合には、EPB除去部132は、入力された動画像ストリーム中にスタートコードエミュレーションプリベンションが存在するか否かを判別するS107。スタートコードエミュレーションプリベンションが検出された場合には、EPB除去部132は、当該スタートコードエミュレーションプリベンションを構成するビット列におけるEPB10を除去し、除去した動画像ストリームをデコード部133に出力するS108。ステップ107においてスタートコードエミュレーションプリベンションが検出されなかった場合には、EPB除去部132は、入力した動画像ストリームをそのままデコード部133に出力するS109。一方、ステップ101において、入力された動画像ストリームがピクチャヘッダである場合には、EPB除去部132は、マーカービット4022の実際の値に関わらず、マーカービット4022のビット値が1であるものと判断するS102。そして、EPB除去部132は、マーカービット4022を含む前後3バイトの範囲にスタートコードエミュレーションプリベンションが存在したとしても、EPBを除去しないS103。次にEPB除去部132は、マーカービット4022を含む前後3バイトの範囲の範囲外にスタートコードエミュレーションプリベンションが存在するか否かを判別するS104。スタートコードエミュレーションプリベンションが検出された場合には、EPB除去部132は、当該スタートコードエミュレーションプリベンションを構成するビット列におけるEPB10を除去し、除去した動画像ストリームをデコード部133に出力するS105。一方、スタートコードエミュレーションプリベンションが検出されなかった場合には、EPB除去部132は、入力した動画像ストリームをそのままデコード部133に出力するS106。以上、本実施の形態に係る信号処理装置1は、AVS規格によってエンコードされた動画像ストリームをデコードする際に、マーカービットの実際のビット値に関わらず、その値が1であると判断される。すなわち、ピクチャヘッダ内のマーカービットを含む前後3バイトの範囲にスタートコードエミュレーションプリベンションと同一のパターンのビット列が現れたとしても、当該パターンがスタートコードエミュレーションプリベンションであるとは判断されず、EPBと同一のビット列は除去されない。これにより、ピクチャヘッダ内のマーカービットを含む前後3バイトの範囲におけるスタートコードエミュレーションプリベンションの誤検出によるデコード処理のエラーの発生確率を低減させることができる。したがって、本来ならば正常にデコードできるはずのストリームが、本来デコード対象となるデータ10が削除されてしまうことによってデコード不能な状態を陥る確率を低減させることができる。≪実施の形態2≫実施の形態1では、動画像ストリームをデコードする際に、マーカービットの実際のビット値に関わらずその値が1であると判断したが、実施の形態2では、このような判別処理をピクチャヘッダ内の他のシンタックスにも適用する。AVS規格では、ピクチャヘッダ中に、ピクチャストラクチャとトップフィールドファーストというシンタックスが含まれる。例えば、前述の図5に示されるピクチャヘッダ402における、ピクチャストラクチャ4023と、トップフィールドファースト4024がそれにあたり、夫々のシンタックスは1ビットのデータとされる。ピクチャストラクチャの値が0である場合、そのピクチャフレームはシーケンシャルSequential構造であることを示し、ピクチャストラクチャの値が1である場合、そのピクチャはオルタネイトAlternate構造であることを示す。また、第1フィールドと第2フィールドから構成されるフィールド構造ピクチャにおいて、トップフィールドファーストの値が1である場合、第1フィールドが第2フィールドよりも先に出力されることを示し、トップフィールドファーストの値が0である場合、第1フィールドが第2フィールドよりも後に出力されることを示す。AVS規格では、シーケンシャル構造のフィールドピクチャは、必ず第1フィールドを先に出力するよう定められている。したがって、ピクチャストラクチャの値が0である場合には、トップフィールドファーストの値は常に1となる。そこで、実施の形態2では、EPB除去部132は、前述のマーカービットの値が1であると判断する処理に加えて、ピクチャヘッダ402内のピクチャストラクチャ4023の値が0である場合には、トップフィールドファースト4024の実際の値に関わらず、その値が1であると判断する処理を行う。これにより、ピクチャヘッダ402内のトップフィールドファースト4024を含む前後3バイトの範囲にスタートコードエミュレーションプリベンションと同一のパターンのビット列が現れたとしても、EPB除去部132は、当該パターンをスタートコードエミュレーションプリベンションと判断せず、EPBの除去を行わない。図10は、実施の形態2におけるEPB除去部132による処理の流れの一例を示すフロー図である。同図には、トップフィールドファースト4024を含む前後3バイトの範囲におけるスタートコードエミュレーションプリベンションの判別処理が例示される。EPB除去部132は、ビットストリームパーザー部131から1フレームの動画像ストリームが入力されるとEPB除去のための処理を開始する。EPB除去部132は、先ず、入力された動画像ストリームがピクチャヘッダであるか否かを判別するS101。当該処理は、前述の図9と同様である。入力された動画像ストリームがピクチャヘッダでない場合には、図9と同様に、ステップ107~ステップ109に移行する。一方、ステップ101において、入力された動画像ストリームがピクチャヘッダである場合には、EPB除去部132は、ピクチャストラクチャ4023の値が0であるか否かを判別するS201。ピクチャストラクチャ4023の値が1である場合には、EPB除去のための処理に移行するS107~S109。ピクチャストラクチャ4023の値が0である場合には、EPB除去部132は、トップフィールドファースト4024の値によらず、当該トップフィールドファースト4024の値が1であるものと判断するS202。そして、EPB除去部132は、トップフィールドファースト4024を含む前後3バイトの範囲にスタートコードエミュレーションプリベンションが存在したとしても、EPBを除去しないS203。次にEPB除去部132は、トップフィールドファースト4024を含む前後3バイトの範囲の範囲外にスタートコードエミュレーションプリベンションが存在するか否かを判別するS204。スタートコードエミュレーションプリベンションが検出された場合には、EPB除去部132は、当該スタートコードエミュレーションプリベンションを構成するビット列におけるEPB10を除去し、除去した動画像ストリームをデコード部133に出力するS205。一方、スタートコードエミュレーションプリベンションが検出されなかった場合には、EPB除去部132は、入力した動画像ストリームをそのままデコード部133に出力するS206。以上、実施の形態2によれば、AVS規格によってエンコードされた動画像ストリームをデコードする際に、マーカービットの値に関わらずマーカービットの値が1であると判断する処理に加えて、ピクチャストラクチャの値が0である場合には、トップフィールドファーストの実際のビット値に関わらず、その値が1であると判断する処理を行う。すなわち、ピクチャヘッダ内のトップフィールドファーストを含む前後3バイトの範囲にスタートコードエミュレーションプリベンションと同一のパターンのビット列が現れたとしても、当該パターンがスタートコードエミュレーションプリベンションであると判断されず、EPBと同一のビット列は除去されない。これにより、スタートコードエミュレーションプリベンションの誤検出によるデコード処理のエラーの発生確率を、更に低減させることができる。≪実施の形態3≫実施の形態1及び実施の形態2では、AVS規格によってエンコードされた動画像ストリームをデコードする際に、マーカービットの値に関わらずマーカービットの値が1であると判断し、また、トップフィールドファーストの実際のビット値に関わらずその値が1であると判断したが、実施の形態3では、それらの判断を行うか否かをレジスタの値によって切替え可能とする。具体的には、実施の形態3に係る信号処理装置は、動画デコード部13の代わりに動画デコード部23を備える。図11は、実施の形態3に係る動画デコード部23の構成の一例を示すブロック図である。同図に示されるように、動画デコード部23は、EPB除去部132に代えてEPB除去部232を備え、更にレジスタ設定部230を備える。EPB除去部232は、EPB除去部132の機能を実現するための内部回路に加え、スタートコードエミュレーションプリベンションの検出処理に係る動作モードを指示するレジスタREG2320、2321を内部に備える。レジスタ2320は、マーカービット4022の実際の値によらずスタートコードエミュレーションプリベンションの検出を行う第1の動作モードと、マーカービットの実際の値に応じてスタートコードエミュレーションプリベンションの検出を行う第2の動作モードの何れかを指示する値が設定される。例えば、レジスタ2320に1が設定された場合には、EPB除去部232は第1の動作モードで処理を実行する。具体的には、EPB除去部232は、マーカービット4022の値に関わらずマーカービット4022の値が1であると判断してスタートコードエミュレーションプリベンションの検出の処理を行う。一方、レジスタ2320に0が設定された場合には、EPB除去部232は、第2の動作モードで処理を実行する。具体的には、マーカービットの実際の値を参照し、スタートコードエミュレーションプリベンションの検出の処理を行う。例えば、何らかの原因でマーカービット4022の値が0に変わってしまい、それが原因でスタートコードエミュレーションプリベンションと同一のパターンのビット列が現れたとすると、第2の動作モードでは、そのビット列のEPBに相当するデータ10が除去される。すなわち、第2の動作モードによれば、前述のスタートコードエミュレーションプリベンションの誤検出を防止することはできないが、AVS規格を優先させた処理を行うことができる。レジスタ2321は、例えば、トップフィールドファーストの実際の値によらずスタートコードエミュレーションプリベンションの検出を行う第3の動作モードと、トップフィールドファーストの実際の値に応じてスタートコードエミュレーションプリベンションの検出を行う第4の動作モードの何れかを指示する値が設定される。例えば、レジスタ2321に1が設定された場合には、EPB除去部232は、第3の動作モードで処理を実行する。具体的には、EPB除去部232は、ピクチャストラクチャの値が0であれば、トップフィールドファースト4024の値に関わらずトップフィールドファースト4024の値が1であると判断してスタートコードエミュレーションプリベンションの検出の処理を行う。一方、レジスタ2320に0が設定された場合には、EPB除去部232は第4の動作モードで処理を実行する。具体的には、EPB除去部232は、ピクチャストラクチャの値が0であっても、トップフィールドファースト4024の実際の値を参照し、参照結果に応じてスタートコードエミュレーションプリベンションの検出の処理を行う。例えば、何らかの原因でトップフィールドファースト4024の値が0に変わってしまい、それが原因でスタートコードエミュレーションプリベンションと同一のパターンのビット列が現れたとすると、第4の動作モードでは、そのビット列のEPBに相当するデータ10が除去される。すなわち、第4の動作モードによれば、第2の動作モードと同様に、AVS規格を優先させた処理を行うことができる。レジスタ2320、2321の設定は、レジスタ設定部230によって行われる。レジスタ設定部230は、例えば、CPU15又は図示されないその他のプロセッサによるプログラム処理によって実現される。レジスタ2320、2321の設定値は、信号処理装置を使用するユーザ要求に応じて任意に設定可能である。例えば、AVS規格を厳格に遵守してデコード処理を行う場合には、AVS規格を優先し、マーカービット及びトップフィールドファーストの実際の値を参照して、スタートコードエミュレーションプリベンションの検出処理を行うようにすればよい。以上、実施の形態3によれば、AVS規格によってエンコードされた動画像ストリームをデコードする際に、マーカービット及びトップフィールドファーストの実際の値を参照してスタートコードエミュレーションプリベンションの検出処理を行うか否かを、レジスタの設定によって切り替えることができる。これにより、ユーザの要求に応じて、スタートコードエミュレーションプリベンションの検出処理に係る動作モードを容易に切り替えることができる。例えば、AVS規格を優先したいユーザに対しては、第2の動作モード及び第4の動作モードに設定することで対応し、スタートコードエミュレーションプリベンションの誤検出の発生をより低減したいユーザに対しては、第1の動作モード及び第3の動作モードに設定することで対応すればよい。また、その設定をユーザ自身によって変更することもできる。以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。例えば、実施の形態2では、スタートコードエミュレーションプリベンションが原理上発生しないビット範囲として、トップフィールドファースト4024を含む前後3バイトの範囲を一例として例示したが、これに限られない。例えば、マーカービット4022やトップフィールドファースト4024以外に、原則としてそのビット値が1又は0となるシンタックスがある場合には、そのシンタックスを含む範囲にも適用することができる。また、実施の形態3で、動作モードの切替えをレジスタ2320、2321によって実現する方法を例示したが、これに限られず、ヒューズFUSEやボンディングオプション等で変更できるようにしてもよい。更に、実施の形態1乃至3において、AVS規格のデコーダを含むシステムとして、デジタル放送に係るコンテンツ再生用のシステムに適用する場合を例示したが、これに限られない。例えば、AVS規格のデコード処理を行うデコーダを備えるDVD再生装置や、カーナビゲーションシステム等にも適用することができる。