"第1主面と第2主面との間を貫通する貫通孔を有する半導体基板と、前記半導体基板の第1主面を覆うように形成され、前記貫通孔と対向する位置に開口部が形成された絶縁層と、絶縁膜によって覆われた前記貫通孔及び前記開口部に形成された貫通電極と、を有し、前記絶縁層から露出される前記貫通電極の第1端面がパッドになるとともに、前記第1端面が前記絶縁層の前記半導体基板と接する面と反対側の面と面一であることを特徴とする半導体装置。前記絶縁膜は、前記貫通孔の内壁面全面に形成されるとともに、前記開口部の内壁面全面に形成され、前記貫通電極は、前記絶縁膜の内壁面全面を覆うように形成された金属バリア層を含むことを特徴とする請求項1に記載の半導体装置。前記貫通電極の前記第1端面上に形成された接続端子を有することを特徴とする請求項1又は2に記載の半導体装置。前記接続端子は、錫層、又は前記第1端面側から順にニッケル層、金層が形成された金属層であることを特徴とする請求項3に記載の半導体装置。前記接続端子は、鉛フリーはんだからなる予備はんだであることを特徴とする請求項3に記載の半導体装置。少なくともNNは2以上の整数個の半導体装置が積層された半導体パッケージであって、第iiは1~N-1の整数段目に積層された第1半導体装置は、第1主面と第2主面との間を貫通する貫通孔を有する第1半導体基板と、前記第1半導体基板の第1主面を覆うように形成され、前記貫通孔と対向する位置に開口部が形成された第1絶縁層と、絶縁膜によって内壁面が覆われた前記貫通孔及び前記開口部に形成された貫通電極と、を有し、前記第1絶縁層から露出される前記貫通電極の第1端面は、第i1段目に積層された第2半導体装置の電極パッドと電気的に接続され、前記第1端面が前記第1絶縁層の前記半導体基板と接する面と反対側の面と面一であることを特徴とする半導体パッケージ。前記第2半導体装置は、第2半導体基板と、前記第2半導体基板の前記第1半導体装置と対向する面側に形成された前記電極パッドと、前記電極パッドを覆うように形成された第2絶縁層と、を有し、前記第2絶縁層は、前記第1絶縁層と同一組成の絶縁樹脂からなることを特徴とする請求項6に記載の半導体パッケージ。前記貫通電極の前記第1端面上に第1接続端子が形成され、前記第1接続端子が、錫層、及び前記貫通電極の第1端面側から順にニッケル層、金層が形成された金属層のいずれか1つであり、前記電極パッド上に第2接続端子が形成され、前記第2接続端子が、柱状のバンプ上にはんだ層が形成された接続端子、前記電極パッド上から順にニッケル層、金層、錫層が形成された金属層、前記電極パッド上から順にニッケル層、パラジウム層、金層、錫層が形成された金属層、前記電極パッド上から順にニッケル層、金層が形成された金属層、及び前記電極パッド上から順にニッケル層、パラジウム層、金層が形成された金属層のいずれか1つであることを特徴とする請求項6又は7に記載の半導体パッケージ。前記貫通電極の前記第1端面上に第1接続端子が形成され、前記第1接続端子が、鉛フリーはんだからなる予備はんだであり、前記電極パッド上に第2接続端子が形成され、前記第2接続端子が、柱状のバンプ上に鉛フリーはんだからなるはんだ層が形成された接続端子であり、前記貫通電極と前記電極パッドとは、前記第1接続端子及び前記第2接続端子を介して電気的に接続されていることを特徴とする請求項6又は7に記載の半導体パッケージ。半導体基板の第1主面と第2主面との間を貫通する貫通孔に形成される貫通電極を備える半導体装置の製造方法であって、前記半導体基板の母材となる基板に溝部を形成する工程と、前記溝部の内壁面に絶縁膜を形成する工程と、前記絶縁膜で覆われた溝部内に導電層を形成する工程と、前記基板を薄化して前記半導体基板を形成し、前記溝部を前記貫通孔とするとともに、前記半導体基板から前記絶縁膜で覆われた導電層の一部を露出させる工程と、前記露出された絶縁膜及び導電層を覆うように絶縁層を形成する工程と、前記導電層の第1端面と前記絶縁層の前記半導体基板と接する面とは反対側の面とが面一になるように、前記絶縁層、前記絶縁膜及び前記導電層を研削又は研磨して、前記導電層を前記貫通電極とする工程と、を有することを特徴とする半導体装置の製造方法。前記研削は、バイト研削であることを特徴とする請求項10に記載の半導体装置の製造方法。少なくともNNは2以上の整数個の半導体装置が積層された半導体パッケージの製造方法であって、第1半導体基板の第1主面と第2主面との間を貫通する貫通孔に形成される貫通電極を備える第1半導体装置を製造する第1工程と、第iiは1~N-1の整数段目に前記第1半導体装置を積層する第2工程と、第2半導体基板と、前記第2半導体基板の前記第1半導体装置と対向する第1主面側に形成された電極パッドとを有する第2半導体装置を製造する第3工程と、前記第1半導体装置上に前記第2半導体装置を積層する第4工程と、を有し、前記第1工程は、前記第1半導体基板の母材となる基板に溝部を形成する工程と、前記溝部の内壁面に絶縁膜を形成する工程と、前記絶縁膜で覆われた溝部内に導電層を形成する工程と、前記基板を薄化して前記第1半導体基板を形成し、前記溝部を前記貫通孔とするとともに、前記第1半導体基板から前記絶縁膜で覆われた導電層の一部を露出させる工程と、前記露出された絶縁膜及び導電層を覆うように第1絶縁層を形成する工程と、前記導電層の第1端面と前記第1絶縁層の前記第1半導体基板と接する面と反対側の第1主面とが面一になるように、前記第1絶縁層、前記絶縁膜及び前記導電層を研削又は研磨して、前記導電層を前記貫通電極とする工程とを有し、前記第4工程は、前記第2半導体基板の前記第1主面側に、前記電極パッドを覆うように、前記第1絶縁層と同一組成の絶縁樹脂からなる半硬化状態の第2絶縁層を形成する工程と、前記貫通電極の前記第1絶縁層の第1主面から露出される第1端面に、前記第2半導体装置の前記電極パッドが電気的に接続されるように、前記第1半導体装置に前記第2半導体装置を積層する工程と、前記第2絶縁層を熱硬化する工程と、を有することを特徴とする半導体パッケージの製造方法。前記第1工程は、無電解めっき法により、前記貫通電極の前記第1端面上に第1接続端子を形成する工程を有し、前記第3工程は、無電解めっき法又は電解めっき法により、前記電極パッド上に第2接続端子を形成する工程を有することを特徴とする請求項12に記載の半導体パッケージの製造方法。ところが、基板上に複数の半導体チップを積層搭載した場合には、半導体チップ間に充填されるアンダーフィル材にボイドが発生しやすくなるという問題がある。とくに、上述のように積層される半導体チップ間を貫通電極によって電気的に接続する場合には、半導体チップ間のギャップが極めて狭くなるため、それら半導体チップ間にアンダーフィル材を均一に流入させることが困難になり、上記ギャップ部分にボイドが発生しやすい。このようなボイドがアンダーフィル材中に発生した場合には、例えばリフロー工程においてパッケージの温度を上昇させたときにボイド内の気体が膨張し、これに起因して半導体チップ間にクラックが発生してしまうため、半導体チップ間の電気的接続信頼性が低下するという問題が生じる。本発明の一観点によれば、第1主面と第2主面との間を貫通する貫通孔を有する半導体基板と、半導体基板の第1主面を覆うように形成され、前記貫通孔と対向する位置に開口部が形成された絶縁層と、絶縁膜によって覆われた前記貫通孔及び前記開口部に形成された貫通電極と、を有し、前記絶縁層から露出される前記貫通電極の第1端面がパッドになるとともに、前記第1端面が前記絶縁層の前記半導体基板と接する面と反対側の面と面一である。本発明の一観点によれば、電気的接続信頼性を向上させることができるという効果を奏する。以下、添付図面を参照して各実施形態を説明する。なお、添付図面は、特徴を分かりやすくするために便宜上特徴となる部分を拡大して示している場合があり、各構成要素の寸法比率などが実際と同じであるとは限らない。また、断面図では、各部材の断面構造を分かりやすくするために、一部の樹脂層のハッチングを省略している。第1実施形態以下、第1実施形態を図1~図12に従って説明する。図1に示すように、半導体パッケージ1は、配線基板2と、配線基板2上に搭載された半導体チップ3と、その半導体チップ3上に積層された半導体チップ4と、配線基板2上に積層された半導体チップ3,4を封止する封止樹脂5とを有している。この半導体パッケージ1は、配線基板2上に複数の半導体チップ3,4が三次元的に積層された所謂チップ積層型パッケージである。積層される半導体チップ3としては、例えばCPUやMPU等のロジックデバイス用の半導体チップを用いることができる。また、半導体チップ4としては、例えばDRAMやSDRAM等のメモリデバイス用の半導体チップを用いることができる。なお、以下の説明では、配線基板2上に積層された2つの半導体チップのうち、1段目に積層された半導体チップ3を下側チップ3とも称し、2段目に積層された半導体チップ4を上側チップ4とも称する。封止樹脂5は、積層された下側チップ3及び上側チップ4を封止するように配線基板2上に設けられている。なお、この封止樹脂5の材料としては、例えばエポキシ樹脂やポリイミド樹脂などの絶縁性樹脂を用いることができる。また、その形態としては、液状の樹脂に限らず、タブレット状の樹脂や粉末状の樹脂でもよい。封止樹脂5を充填する方法としては、トランスファーモールド、コンプレッションモールド、インジェクションモールドやポッティング等の方法を用いて実施することができる。あるいは、印刷法によりペースト状の樹脂を塗布する方法でも可能である。配線基板の構造次に、配線基板2の構造について説明する。配線基板2は、基板本体10と、最上層の配線パターン20と、ソルダレジスト層22と、最下層の配線パターン23と、ソルダレジスト層25とを有している。基板本体10は、コア基板11と、そのコア基板11に積層された複数の絶縁層12,13と、その複数の絶縁層12,13に形成された配線14,15及びビア16,17等を有している。基板本体10に設けられた配線14,15及びビア16,17は、配線パターン20及び配線パターン23を電気的に接続している。なお、配線14,15及びビア16,17の材料としては、例えば銅Cuを用いることができる。また、絶縁層12,13の材料としては、例えばエポキシ系樹脂やポリイミド樹脂などの絶縁性樹脂を用いることができる。配線パターン20は、下側チップ3及び上側チップ4が実装される実装面側図1では、上面側に設けられている。この配線パターン20は電極パッド20Pを有している。配線パターン20の材料としては、例えば銅を用いることができる。電極パッド20P上には、接続端子21が形成されている。この接続端子21としては、プレソルダや金属層表面処理層を用いることができる。プレソルダの材料としては、例えば共晶はんだや鉛Pbフリーはんだ錫Sn-銀Ag系、Sn-Cu系、Sn-Ag-Cu系などを用いることができる。また、表面処理層の材料としては、例えば錫層、金Au層、ニッケルNi/Au層ニッケル層と金層をこの順番で積層した金属層、Ni/パラジウムPd/Au層ニッケル層とパラジウム層と金層をこの順番で積層した金属層、Pd/Au層パラジウム層と金層をこの順番で積層した金属層を用いることができる。ソルダレジスト層22は、配線パターン20の一部を覆うように基板本体10の上面側に設けられている。このソルダレジスト層22には、配線パターン20の一部を上記電極パッド20Pとして露出させるための複数の開口部22Xが形成されている。なお、ソルダレジスト層22の材料としては、例えばエポキシ系樹脂などの絶縁性樹脂を用いることができる。一方、配線パターン23は、基板本体10の下面側に設けられている。この配線パターン23は、当該配線基板2をマザーボード等の実装用基板に実装する際に使用されるはんだボールやリードピン等の外部接続端子24を配設するための外部接続用パッド23Pを有している。外部接続用パッド23Pは、基板本体10の下面側に形成されたソルダレジスト層25の開口部25Xから配線パターン23の一部が露出されることで形成されている。配線パターン23の材料としては、例えば銅を用いることができる。また、配線パターン23は、銅層の表面に所要のめっき例えば、ニッケルめっきや金めっき等を施して形成するようにしてもよい。なお、ソルダレジスト層25の材料としては、例えばエポキシ系樹脂などの絶縁性樹脂を用いることができる。このような構造を有する配線基板2とその配線基板2上に実装される下側チップ3との間には、絶縁層26が形成されている。この絶縁層26は、配線基板2の電極パッド20Pと下側チップ3の接続端子45との接続部分の接続強度を向上させると共に、配線パターン20の腐食やエレクトロマイグレーションの発生を抑制し、配線パターン20の信頼性の低下を防ぐ役割を果たす。なお、絶縁層26の材料としては、例えばエポキシ系樹脂やポリイミド樹脂などの絶縁性樹脂を用いることができる。具体的には、絶縁層26の材料としては、例えば粘着性を有するシート状の絶縁性樹脂例えば、NCFNonConductiveFilm、ペースト状の絶縁樹脂例えば、NCPNonConductivePaste、ビルドアップ樹脂フィラー入りのエポキシ樹脂、液晶ポリマーliquidcrystalpolymer等を用いることができる。また、絶縁層26の材料としては、粘着性を有するシート状の異方性導電樹脂例えば、ACFAnisotropicConductiveFilmやペースト状の異方性導電樹脂例えば、ACPAnisotropicConductivePaste等を用いることができる。ここで、ACP及びACFは、エポキシ系樹脂又はシアネートエステル系樹脂をベースとする絶縁樹脂にNi/Auに被膜された小径球状の樹脂が分散されたものであり、鉛直方向に対しては導電性を有し、水平方向には絶縁性を有する樹脂である。この絶縁層26の厚さは、例えば10~100μm程度とすることができる。このように、本実施形態の半導体パッケージ1において、上記配線基板2は、半導体チップ3,4とマザーボード等の実装基板図示略とを接続する際のインターポーザとして機能する。なお、このような配線基板2は、少なくとも、最外層の配線パターン20,23が基板内部を通じて相互に電気的に接続された構造を有していれば十分であるため、配線パターン20,23よりも内層の構造は特に限定されない。例えば基板内部に配線層が形成されていなくてもよい。また、基板本体10を、コア基板11を有するコア付きビルドアップ基板に代えて、コア基板11を含まないコアレス基板としてもよい。下側チップの構造次に、下側チップ3の構造について説明する。下側チップ3は、半導体基板30と、絶縁層31と、貫通電極32と、絶縁膜33と、配線パターン40と、ビア41と、絶縁層42と、電極パッド43Pと、保護膜44と、接続端子45とを有している。この下側チップ3は、配線基板2にフリップチップ接合されている。半導体基板30は、第1主面30A図1では、下面側に半導体集積回路図示略が形成されている。この半導体集積回路は、半導体基板30に形成された拡散層図示略、半導体基板30上に積層された絶縁層、及び積層された絶縁層に設けられたビア及び配線等を有している。また、半導体基板30には、所要の箇所に、当該半導体基板30の第1主面30Aと第2主面30B図1では、上面との間を貫通する貫通孔30Xが形成されている。半導体基板30の材料としては、例えばシリコンSi等を用いることができる。半導体基板30の厚さは、例えば30~200μm程度とすることができる。半導体基板30は、例えば薄板化されたSiウェハが個片化されたものである。絶縁層31第1絶縁層は、半導体基板30の第2主面30B上側チップ4が積層される側の面を覆うように形成されている。絶縁層31には、上記貫通孔30Xと対向する位置に開口部31Xが形成されている。この開口部31Xは、貫通孔30Xと連通しており、その開口径が貫通孔30Xの開口径と略同一となるように形成されている。なお、絶縁層31の材料としては、例えばエポキシ系樹脂やポリイミド系樹脂などの絶縁性樹脂を用いることができる。具体的には、絶縁層31の材料としては、例えば粘着性を有するシート状の絶縁性樹脂例えば、NCF、ペースト状の絶縁樹脂例えば、NCP、ビルドアップ樹脂フィラー入りのエポキシ樹脂、液晶ポリマー等を用いることができる。また、絶縁層31の厚さは、例えば10~50μm程度とすることができる。絶縁膜33は、半導体基板30の第1主面30A、貫通孔30Xの内壁面及び開口部31Xの内壁面を覆うように形成されている。この絶縁膜33としては、例えばシリコン酸化膜や窒化シリコン膜を用いることができる。絶縁膜33の厚さは、例えば0.5~1.0μm程度とすることができる。貫通電極32は、絶縁膜33で覆われた貫通孔30X及び開口部31X内を充填している。この貫通電極32は、その下端面が半導体基板30の第1主面30A側で絶縁膜33と略面一となるように形成されている。貫通電極32の下端面は、配線パターン40と電気的に接続されている。また、貫通電極32は、図2に示すように、その上端面第1端面32Bが半導体基板30の第2主面30B側で上記絶縁層31の第1主面31A半導体基板30と接する面と反対側の面と略面一となるように形成されている。この貫通電極32の上端面32Bは、当該下側チップ3に上側チップ4が積層される際のパッドとして機能する。この貫通電極32は、その平面形状が例えば円形であり、その直径が例えば10~20μm程度である。貫通電極32のピッチは、例えば40~100μm程度とすることができる。貫通電極32の上端面32Bには、接続端子34が形成されている。この接続端子34としては、錫Sn層、Au層、Ni/Au層Ni層とAu層をこの順番で積層した金属層、Pd/Au層Pd層とAu層をこの順番で積層した金属層やNi/Pd/Au層Ni層とPd層とAu層をこの順番で積層した金属層を用いることができる。なお、接続端子34がNi/Au層である場合の接続端子34の厚さは、例えばNi層を0.1~3.0μm程度とすることができ、Au層を0.001~1.0μm程度とすることができる。ここで、貫通電極32が形成される貫通孔30X及び開口部31Xを含む空間では、貫通孔30Xの内壁面全面及び開口部31Xの内壁面全面を覆うように上記絶縁膜33が形成されている。このように貫通孔30X及び開口部31Xに形成された絶縁膜33の内壁面全面を覆うようにシード層35、本実施形態では窒化タンタルTaNからなる金属膜36と銅Cuからなる金属膜37とが順に積層されている。また、貫通孔30X及び開口部31Xでは、上記シード層35金属膜37よりも内側の空間に導電層32Aが充填されている。そして、これら導電層32A及びシード層35金属膜36及び金属膜37によって貫通電極32が構成されている。なお、シード層35の外側の金属膜36は、内側の金属膜37Cu膜や導電層32Aから絶縁膜33に銅が拡散することを抑制する金属バリア層として機能する金属層である。金属バリア層として機能する金属層の材料としては、TaNの他に、タンタルTa、クロムCr、チタンTi等を用いることができる。また、導電層32Aの材料としては、例えば銅やその合金を用いることができる。配線パターン40は、半導体基板30の第1主面30Aを覆う絶縁膜33の下面に形成されている。配線パターン40は、その第1端部が貫通電極32の下端面に接続されるとともに、第2端部がビア41を介して電極パッド43Pに接続されている。すなわち、配線パターン40及びビア41は、貫通電極32と電極パッド43Pとを電気的に接続している。配線パターン40及びビア41の材料としては、例えば銅やその合金を用いることができる。絶縁層42は、配線パターン40を覆うように形成されている。絶縁層42には、所要の箇所に、配線パターン40の一部を露出する開口部42Xが形成されている。なお、この開口部42X内に上記ビア41が形成されている。絶縁層42の材料としては、例えば誘電率の低い低誘電体材料いわゆるLow-k材を用いることができる。低誘電体材料の一例としては、例えばSiOCを挙げることができる。低誘電体材料の他の例としては、例えばSiOFや有機ポリマー系の材料等を挙げることができる。絶縁層42の誘電率は、例えば3.0~3.5程度とすることができる。絶縁層42の厚さは、例えば0.5~2μm程度とすることができる。上記ビア41の下面には、配線層43が形成されている。配線層43は、その平面形状がビア41の平面形状よりも大きくなるように形成されている。配線層43の材料としては、例えばアルミニウムAlを用いることができる。また、配線層43の材料としては、例えばCuとAlの合金や、CuとAlとSiの合金を用いることもできる。保護膜44は、絶縁層42の下面に、該絶縁層42の下面及び配線層43の一部を覆うように形成されている。この保護膜44には、配線層43の一部を上記電極パッド43Pとして露出させるための複数の開口部44Xが形成されている。保護膜44は、半導体基板30の第1主面30A側に形成されている半導体集積回路図示略を保護するための膜であり、パッシベーション膜と呼ばれる場合もある。保護膜44としては、例えばSiN膜、PSG膜等を用いることができる。また、保護膜44として、SiN膜やPSG膜等からなる層に、更にポリイミド等からなる層を積層したものを用いてもよい。接続端子45は、電極パッド43P上に形成されている。接続端子45は、上記貫通電極32と電気的に接続されるとともに、上記半導体集積回路図示略と電気的に接続されている。接続端子45は、電極パッド43Pの下面から下方に延びる柱状に形成された接続用バンプである。接続端子45は、配線基板2の電極パッド20Pと対応する位置に形成され、図1に示すように配線基板2に下側チップ3が搭載された状態において、上記電極パッド20Pと電気的に接続されている。接続端子45の高さは、例えば20~40μm程度とすることができる。接続端子45の直径は、例えば10~40μm程度とすることができる。接続端子45の材料としては、例えば銅を用いることができる。接続端子45の下面には、図2に示すように、金属層46が形成されている。この金属層46としては、Au層や、Ni/Au層Ni層とAu層をこの順番で積層した金属層、Pd/Au層Pd層とAu層をこの順番で積層した金属層やNi/Pd/Au層Ni層とPd層とAu層をこの順番で積層した金属層を用いることができる。また、金属層46としては、例えば鉛フリーはんだSn-Ag系等のはんだめっきを用いることもできる。上側チップの構造次に、上側チップ4の構造について図1に従って説明する。上側チップ4は、半導体基板50と、保護膜51と、電極パッド52Pと、接続端子53と、絶縁層54を有している。この上側チップ4は、下側チップ3にフリップチップ接合されている。半導体基板50は、第1主面50A図1では、下面側に半導体集積回路図示略が形成されている。この半導体集積回路は、半導体基板50に形成された拡散層、半導体基板50上に積層された絶縁層、及び積層された絶縁層に設けられたビア及び配線等を有している。半導体基板50の材料としては、例えばシリコンSi等を用いることができる。半導体基板50の厚さは、例えば30~200μm程度とすることができる。半導体基板50は、例えば薄板化されたSiウェハが個片化されたものである。保護膜51は、半導体基板50の第1主面50A側を覆うように形成されている。この保護膜51には、電極パッド52Pを露出するための複数の開口部51Xが形成されている。保護膜51は、半導体基板50の第1主面50A側に形成されている半導体集積回路図示略を保護するための膜であり、パッシベーション膜と呼ばれる場合もある。保護膜51としては、例えばSiN膜、PSG膜等を用いることができる。また、保護膜51として、SiN膜やPSG膜等からなる層に、更にポリイミド等からなる層を積層したものを用いてもよい。電極パッド52Pは、上記半導体集積回路図示略と電気的に接続されている。電極パッド52Pは、下側チップ3の貫通電極32と対応する位置に形成され、図1に示すように下側チップ3に上側チップ4が積層された状態において、上記貫通電極32接続端子34と電気的に接続されている。さらに、電極パッド52Pは、貫通電極32等を介して配線基板2の電極パッド20Pと電気的に接続されている。この電極パッド52Pは、保護膜51に形成された開口部51Xから露出されることで形成されている。なお、電極パッド52Pの材料としては、例えばアルミニウムAlを用いることができる。また、電極パッド52Pの材料としては、例えばCuとAlの合金や、CuとAlとSiの合金を用いることもできる。接続端子53は、電極パッド52P上に形成されている。接続端子53は、電極パッド52Pを介して上記半導体集積回路図示略と電気的に接続されている。また、接続端子53は、図1に示すように下側チップ3に当該上側チップ4が積層された状態において、半導体チップ3の接続端子34を介して貫通電極32に電気的に接続されている。このように、下側チップ3及び上側チップ4は、下側チップ3に形成された貫通電極32を介して電気的に接続されている。上記接続端子53としては、例えばAlジンケート法や無電解めっき法により形成されたNi/Au/Sn層Ni層とAu層とSn層をこの順番で積層した金属層、Ni/Pd/Au/Sn層Ni層とPd層とAu層とSn層をこの順番で積層した金属層を用いることができる。また、接続端子53としては、例えばAlジンケート法や無電解めっき法により形成されたNi/Au層Ni層とAu層をこの順番で積層した金属層、Ni/Pd/Au層Ni層とPd層とAu層をこの順番で積層した金属層を用いることができる。また、接続端子53としては、下側チップ3の接続端子45及び金属層46と同様に、柱状の接続用バンプにはんだ層を形成したものを用いることもできる。この場合の接続用バンプの材料としては例えばCu層を用いることができ、はんだ層の材料としては例えば鉛フリーはんだを用いることができる。絶縁層54は、下側チップ3に上側チップ4が積層された状態において、上側チップ4の接続端子53、下側チップ3の接続端子34及び貫通電極32を覆うように保護膜51の下面に形成されている。この絶縁層54は、下側チップ3の接続端子34と上側チップ4の接続端子53との接続部分の接続強度を向上させると共に、貫通電極32等の腐食やエレクトロマイグレーションの発生を抑制し、貫通電極32等の信頼性の低下を防ぐ役割を果たす。絶縁層54の材料としては、下側チップ3の最上層に形成された絶縁層31、つまり下側チップ3に上側チップ4が積層された状態において、絶縁層54と接する絶縁層31と同一組成の絶縁性樹脂が用いられる。すなわち、絶縁層54の材料としては、エポキシ系樹脂やポリイミド系樹脂などの絶縁性樹脂を用いることができる。具体的には、絶縁層54の材料としては、例えば粘着性を有するシート状の絶縁性樹脂例えば、NCF、ペースト状の絶縁樹脂例えば、NCP、ビルドアップ樹脂フィラー入りのエポキシ樹脂、液晶ポリマー等を用いることができる。また、絶縁層54の材料としては、粘着性を有するシート状の異方性導電樹脂例えば、ACFやペースト状の異方性導電樹脂例えば、ACP等を用いることができる。また、絶縁層54の厚さは、例えば5~15μm程度とすることができる。作用下側チップ3では、貫通電極32の上端面が半導体基板30の第2主面30B側で絶縁層31の第1主面31Aと略面一となるように形成されている。このため、下側チップ3の上面つまり、積層される下側チップ3と上側チップ4との間のギャップにおける下面が平坦面となる。ここで、本実施形態では、上側チップ4の絶縁層54がアンダーフィル材に相当する。そして、この絶縁層54と接する下側チップ3の絶縁層31の上面が平坦面であるため、その絶縁層31に絶縁層54を接着する際に、相互の界面にボイド等が生じず、両者が良好に接着される。なお、上側チップ4に絶縁層54を設けない場合には、下側チップ3に上側チップ4を搭載後、下側チップ3と上側チップ4との間にアンダーフィル材が充填される。このとき、上述のように、下側チップ3の絶縁層31の上面が平坦面となっているため、下側チップ3と上側チップ4との間に充填されるアンダーフィル材の流動性が向上され、アンダーフィル材の充填性が向上される。半導体パッケージの製造方法次に、上記半導体パッケージ1の製造方法を説明する。下側チップの製造方法まず、下側チップ3の製造方法について図3~図8に従って説明する。以下の説明では、説明の簡略化のために1つのチップを拡大して説明するが、実際にはウェハレベルで製造が行われるため、1枚のウェハに多数の下側チップを一括して作製した後、個々のチップに個片化される。なお、ここでは、半導体集積回路の製造方法についての説明は省略する。図3aに示す工程では、先に説明した半導体基板30の母材となる基板60を準備する。基板60としては、半導体基板30よりも厚さの厚い例えば、725~775μm程度ものを用いる。基板60としては、例えばシリコン基板を用いることができる。次に、図3bに示す工程では、基板60の第1主面60Aに、開口部61Xを有するレジスト層61を形成する。開口部61Xは、貫通孔30X図1参照の形成領域に対応する部分の基板60の第1主面60Aを露出するように形成する。続いて、レジスト層61をマスクにして、例えば反応性イオンエッチングDRIE:DeepReactiveIonEtch等の異方性エッチングにより、基板60に溝部60Xを形成する。この溝部60Xは、基板60の第1主面60Aから厚みの途中まで形成される。この溝部60Xは、後述する図7aに示す工程において、基板60が薄化されることにより、貫通孔30Xとなるものである。したがって、溝部60Xは、その深さが貫通孔30Xの深さよりも深くなるように形成される。なお、図3bに示す工程で形成された複数の溝部60Xは、深さばらつきが存在する場合がある。次いで、上記溝部60Xを形成後、アッシング等により、図3bに示したレジスト層61を除去する。次に、図3cに示す工程では、基板60の第1主面60A及び溝部60Xの内壁面を覆うように、絶縁膜33を形成する。この絶縁膜33は、基板60がシリコン基板である場合には、基板60を熱酸化することにより形成することができる。また、絶縁膜33は、例えばCVD法などによっても形成することができる。続いて、図3dに示す工程では、絶縁膜33を覆うようにシード層35を形成する。このシード層35は、例えばスパッタ法や無電解めっき法により形成することができる。例えば絶縁膜33を覆うように窒化タンタルTaNをスパッタリングにより堆積させて金属膜36を形成する。その後、その金属膜36上に銅をスパッタリングにより堆積させて金属膜37を形成し、2層構造TaN/Cuのシード層35を形成する。金属膜36の厚さは例えば0.1μm程度とすることができ、金属膜37の厚さは例えば0.2μm程度とすることができる。次いで、図4aに示す工程では、シード層35を給電層とする電解銅めっき法により、シード層35上に導電層32Aを形成する。導電層32Aは、絶縁膜33及びシード層35で覆われた溝部60Xを充填するように形成される。なお、導電層32Aは、例えば導電ペースト、溶融金属や金属ワイヤ等を溝部60Xに埋め込むことにより形成することもできる。次に、図4bに示す工程では、例えば化学機械研磨CMP装置により、余分な導電層32A及びシード層35を研磨する。この研磨は、例えば基板60の第1主面60Aに形成された絶縁膜33が露出するまで行われる。次に、図4cに示す工程では、周知の方法で、図4bに示す構造体の上面側に、配線パターン40、絶縁層42、ビア41、配線層43を積層形成する。続いて、図4dに示す工程では、絶縁層42及び配線層43上に、配線層43の一部に画定される電極パッド43Pの部分のみを露出させる開口部44Xを有する保護膜44を形成する。この保護膜44は、例えばCVD法によって絶縁層42及び配線層43を覆う保護膜44を形成し、その保護膜44上に開口部44Xを形成する部位を露出させたレジスト層を形成した後、そのレジスト層をマスクとして上記保護膜44の露出部位をドライエッチング等によって除去することにより形成することができる。次いで、図5aに示す工程では、保護膜44の上面、開口部44Xの内壁面、開口部44Xから露出する電極パッド43Pの上面を覆うようにシード層64を形成する。このシード層64は、例えばスパッタ法や無電解めっき法により形成することができる。例えば保護膜44の上面、開口部44Xの内壁面、電極パッド43Pの上面を覆うようにチタンTiをスパッタリングにより堆積させてTi膜65を形成する。その後、そのTi膜65上に銅をスパッタリングにより堆積させてCu膜66を形成し、2層構造Ti/Cuのシード層64を形成する。Ti膜65の厚さは例えば0.1μm程度とすることができ、Cu膜66の厚さは例えば0.2μm程度とすることができる。なお、シード層64の下層のTi膜65は、その下層の保護膜44と上層のCu膜66との密着性を高めるための金属層である。密着層として機能する金属層の材料としては、Tiの他に、例えばクロムCrを用いることができる。次に、図5bに示す工程では、シード層64上に、開口部67Xを有するレジスト層67を形成する。開口部67Xは、電極パッド43P上に形成される接続端子45及び金属層46図2参照の形成領域に対応する部分のシード層64の上面を露出するように形成される。レジスト層67の材料としては、感光性のドライフィルムや液状のフォトレジストノボラック系樹脂、エポキシ系樹脂等の液状レジストを用いることができる。例えばドライフィルムを使用する場合には、シード層64上にドライフィルムを熱圧着によりラミネートし、そのドライフィルムを露光現像によりパターニングして、接続端子45の形成領域に対応する所定パターンの開口部67Xを持つレジスト層67を形成する。なお、液状のフォトレジストを用いる場合にも、同様の工程を経て、レジスト層67を形成することができる。続いて、図5cに示す工程では、上記レジスト層67をめっきマスクとして、シード層64上に、そのシード層64をめっき給電層に利用する電解めっき法を施す。具体的には、レジスト層67の開口部67Xから露出されたシード層64の上面に電解めっき法を施すことにより、開口部67X内に接続端子45となるCu層68及び金属層46となる金属層69を順に形成する。例えばシード層64をめっき給電層に利用する電解めっき法により、シード層64上に柱状のCu層68を形成する。次いで、例えば金属層69が鉛フリーはんだ例えばSn-Ag系のはんだめっきである場合には、シード層64をめっき給電層に利用する電解はんだめっき法により、Cu層68上にSn-Agのはんだ層69を被着する。次に、図5dに示す工程では、アッシング等により、図5cに示したレジスト層67を除去する。続いて、Cu層68及びはんだ層69をマスクにして、不要なシード層Ti膜65及びCu膜66をエッチングにより除去する。これにより、残ったシード層Ti膜65及びCu膜66及びCu層68によって構成される接続端子45が形成される。次いで、図6aに示す工程では、図5dに示すはんだ層69上にフラックスを塗布し、例えば240~260°C程度の温度でリフローすることにより、はんだ層69を溶融して、接続端子45と電気的に接続される金属層46を形成する。その後、金属層46の周囲に残ったフラックスを洗浄して除去する。次に、図6bに示す工程では、図6aに示す構造体を上下反転させたときの下面側、つまり接続端子45及び金属層46が形成されている面側に、接着剤70により支持体71を貼り付ける。この支持体71の材料としては、例えばシリコンやガラス等を用いることができる。続いて、図6cに示す工程では、例えば裏面研磨装置を用いて、基板60の第2主面60Bを研磨して、基板60を薄型化する。具体的には、本工程では、導電層32A及び絶縁膜33が露出されないように、基板60を第2主面60B側から薄型化する。次いで、図7aに示す工程では、基板60を更に薄型化して、絶縁膜33を露出させる。具体的には、基板60シリコン基板の一部を絶縁膜33に対して選択的に除去する。この基板60の薄型化により、基板60に貫通孔30Xが形成され、その基板60が半導体基板30図1参照に相当する基板30Cになる。上記基板60の薄型化は、例えば硝酸HNO3やフッ化水素HFを含む溶液をエッチング液に用いたウェットエッチングやプラズマエッチングドライエッチングなどによって行うことができる。このとき、絶縁膜33がエッチングされないため、その絶縁膜33によって覆われている導電層32Aの一部も基板30Cから露出される。次に、図7bに示す工程では、基板30Cの第2主面30B上に、上記基板30Cから露出した絶縁膜33及び導電層32Aを覆うように、絶縁層31を形成する。この絶縁層31の形成方法の一例としては、基板30Cの第2主面30B、絶縁膜33及び導電層32Aを覆うようにエポキシ系樹脂等の樹脂フィルムを真空ラミネートした後に、樹脂フィルムをプレス押圧し、その後、例えば150~190°C程度の温度で熱処理して硬化させることにより絶縁層31を形成することができる。また、基板30Cの第2主面30B、絶縁膜33及び導電層32Aを覆うようにエポキシ系樹脂等の液状の樹脂を塗布した後に、例えば150~190°C程度の温度で熱処理して硬化させることによっても絶縁層31を形成することができる。次いで、図7cに示す工程では、導電層32A及びシード層35の上面が絶縁層31の上面と面一になるように、絶縁層31、絶縁膜33、導電層32A及びシード層35を平坦化する。これにより、導電層32A及びシード層35の上面が基板30Cから露出されるとともに、絶縁層31に開口部31Xが形成され、絶縁膜33で覆われた貫通孔30X及び開口部31X内を充填する貫通電極32が形成される。このとき、絶縁層31の開口部31Xの内壁面全面は絶縁膜33によって覆われるとともに、貫通電極32は導電層32Aと、上記絶縁膜33と導電層32Aの間に形成されたシード層35TaNからなる金属膜36及びCuからなる金属膜37とによって構成される。上記平坦化の方法としては、例えば研削や研磨を挙げることができる。本実施形態では、タングステンカーバイトやダイヤモンドのような研削用の刃工具を利用して研削を行うバイト研削によって、上記平坦化が行われる。次に、図8aに示す工程では、貫通電極32の上面32Bに接続端子34を形成する。例えば接続端子34がNi/Au層である場合には、無電解めっき法により、貫通電極32の上面32BにNi層とAu層を順に積層する。これにより、支持体71の上方に下側チップ3に相当する構造体が形成される。次に、図8bに示す工程では、下側チップ3に相当する構造体の上記接続端子34が形成された面側を、ダイシング用フレームに支持されたダイシング用テープ73に接着する。続いて、図8cに示す工程では、図8bに示す接着剤70及び支持体71を除去する。その後、ダイサーのブレードにより、各チップの領域を画定する線に沿ってウェハ基板30Cを切断して、個片化された下側チップ3を得る。このような個片化によって、上記基板30Cが半導体基板30になる。そして、ダイシング後にダイシング用テープ73上に保持された下側チップ3をピックアップし、そのピックアップした下側チップ3を次工程に使用する。次に、図9aに示す工程では、配線基板2を準備する。この配線基板2は、公知の製造方法により製造することが可能であるが、その概略について、図9aを参照しながら簡単に説明する。上記配線基板2を製造する場合には、まず、コア基板11を準備する。このコア基板11は、例えば銅張積層板CopperCladLaminated:CCLに貫通孔を形成し、貫通孔の側面にめっきを施すことで両面を導通させた後、例えばサブトラクティブ法により配線14,15を形成することによって製造される。次に、コア基板11の両面に絶縁層12,13をそれぞれ樹脂フィルムの真空ラミネートにより形成し、加熱して硬化させる。なお、樹脂の塗布と加熱により絶縁層12,13を形成してもよい。続いて、絶縁層12,13にそれぞれ開口部を形成し、必要であればデスミア処理した後、例えばセミアディティブ法によりビア16,17及び配線パターン20,23を形成する。次いで、配線パターン20,23の一部をそれぞれパッド20P,23Pとして露出させるための開口部22X,25Xを有するソルダレジスト層22,25を形成する。次に、電極パッド20P上に接続端子21を形成する。例えば接続端子21がプレソルダの場合には、電極パッド20P上にSnとAgの合金からなるはんだペーストを塗布し、リフローを行うことにより形成することができる。また、例えば接続端子21がSn層表面処理層である場合には、無電解めっき法により、電極パッド20P上にSn層を形成することにより形成することができる。以上の工程により、配線基板2を製造することができる。その後、配線基板2の上面側に、接続端子21を覆うようにB-ステージ状態半硬化状態の絶縁層26Aを形成する。絶縁層26Aの厚さは、例えば下側チップ3の接続端子45の高さに応じて設定される。すなわち、絶縁層26Aの厚さは、配線基板2に下側チップ3を実装した際に、接続端子45の全面を被覆することが可能な厚みに設定される。絶縁層26Aの材料としてシート状の絶縁樹脂を用いた場合には、配線基板2の上面にシート状の絶縁樹脂をラミネートする。但し、この工程では、シート状の絶縁樹脂の熱硬化は行わず、B-ステージ状態にしておく。なお、絶縁層26Aを真空雰囲気中でラミネートすることにより、絶縁層26A中へのボイドの巻き込みを抑制することができる。一方、絶縁層26Aの材料として液状又はペースト状の絶縁樹脂を用いた場合には、配線基板2の上面に液状又はペースト状の絶縁樹脂を例えば印刷法やスピンコート法により塗布する。その後、塗布した液状又はペースト状の絶縁樹脂をプリベークしてB-ステージ状態にする。次いで、図9aに示す工程では、上面に絶縁層26Aが形成された配線基板2の上方に、上記ピックアップした下側チップ3を配置する。具体的には、配線基板2の電極パッド20P側の面と、下側チップ3の電極パッド43P側の面とを対向させて、接続端子45及び金属層46と接続端子21とが対向するように位置決めされる。続いて、図9bに示す工程では、接続端子21の形成された電極パッド20P上に、下側チップ3の接続端子45をフリップチップ接合する。具体的には、始めに、熱硬化されていないB-ステージ状態の絶縁層26Aの接着性を利用して、下側チップ3を絶縁層26Aを介して配線基板2に搭載し仮固定する。必要に応じて、下側チップ3を絶縁層26A配線基板2側に押圧してもよい。このとき、下側チップ3の接続端子45及びその接続端子45上に形成された金属層46と配線基板2の電極パッド20P上の接続端子21とが対応する位置に配置される。そして、例えば240~260°C程度の温度で加熱、及び下側チップ3側から荷重を加えることで、電極パッド20Pと接続端子45とを電気的に接続する。このとき、接続端子21と接続端子45の少なくとも一方にはんだが用いられている場合には、両接続端子21,45の接続の際に、上記はんだを溶融凝固して接続端子21,45同士の接続が行われる。また、絶縁層26Aは上記加熱処理によって熱硬化される。これにより、電極パッド20P,43P及び接続端子45等が熱硬化された絶縁層26によって被覆される。次に、配線基板2にフリップチップ接合された下側チップ3上に積層される上側チップ4を準備する。以下に、上側チップ4の製造方法を図10に従って説明する。以下の説明では、説明の簡略化のために1つのチップを拡大して説明するが、実際にはウェハレベルで製造が行われるため、1枚のウェハに多数の上側チップ4を一括して作製した後、個々のチップに個片化される。なお、ここでは、個片化の工程についての説明は省略する。図10aに示す工程では、周知の方法で、半導体集積回路図示略が作り込まれた半導体基板50を準備する。例えば半導体基板50に対し所要のデバイスプロセスを行った後、半導体基板50の半導体集積回路図示略が形成される側の第1主面50A図10aでは上面に保護膜51を形成し、各デバイス上に所要のパターンで多数形成された配線層の一部分によって画定される電極パッド52Pに対応する部分の保護膜51を除去する。これにより、保護膜51に開口部51Xが形成される。なお、開口部51Xの形成は、例えばYAGレーザやエキシマレーザ等のレーザ加工によって行うことができる。次に、図10bに示す工程では、電極パッド52P上に接続端子53を形成する。この工程では、まず、電極パッド52P上に無電解めっきが施されるように電極パッド52Pのアルミ表面に対してジンケート処理が行われる。続いて、例えば接続端子53がNi/Au/Sn層である場合には、無電解めっき法により、電極パッド52P上にNi層とAu層とSn層を順に積層し、電極パッド52P上に接続端子53を形成する。次いで、図10cに示す工程では、保護膜51上に、接続端子53を覆うようにB-ステージ状態半硬化状態の絶縁層54Aを形成する。絶縁層54Aの材料としてシート状の絶縁樹脂を用いた場合には、保護膜51の上面にシート状の絶縁樹脂をラミネートする。但し、この工程では、シート状の絶縁樹脂の熱硬化は行わず、B-ステージ状態にしておく。なお、絶縁層54Aを真空雰囲気中でラミネートすることにより、絶縁層54A中へのボイドの巻き込みを抑制することができる。一方、絶縁層54Aの材料として液状又はペースト状の絶縁樹脂を用いた場合には、保護膜51の上面に液状又はペースト状の絶縁樹脂を例えば印刷法やスピンコート法により塗布する。その後、塗布した液状又はペースト状の絶縁樹脂をプリベークしてB-ステージ状態にする。以上の製造工程により、本実施形態の上側チップ4が製造される。次に、図11aに示す工程では、貫通電極32の上面32Bに接続端子34が形成された下側チップ3の上方に、上記製造された上側チップ4を配置する。具体的には、下側チップ3の接続端子34側の面と、上側チップ4の電極パッド52P側の面とを対向させて、下側チップ3の接続端子34と電極パッド52P上に形成された接続端子53とが対向するように位置決めされる。続いて、図11bに示す工程では、接続端子34の形成された貫通電極32上に、上側チップ4の接続端子53をフリップチップ接合する。例えば上側チップ4の絶縁層54Aの下面を下側チップ3の絶縁層31の上面に接着するとともに、上側チップ4の接続端子53が半硬化状態の絶縁層54Aを突き破って、下側チップ3の接続端子34に突き当てられる。これにより、接続端子34,53が電気的に接続される。このとき、接続端子34と接続端子53の少なくとも一方にはんだが用いられている場合には、両接続端子34,53の接続の際に、上記はんだを溶融凝固して接続端子34,53同士の接続が行われる。また、絶縁層54にACFやACPを用いる場合には、接続端子53と接続端子34との間に絶縁層54ACF又はACPを介在させて加圧することにより、絶縁層54のうち対向する接続端子34,53間の部分が強く加圧されて厚さ方向に導電性を示すようになるため、それら接続端子34,53間が電気的に接続される。このように接続端子34,53が電気的に接続されると、上側チップ4の電極パッド52Pが接続端子53,34を介して貫通電極32に電気的に接続される。ひいては、上側チップ4の電極パッド52Pが貫通電極32等を介して配線基板2の電極パッド20Pに電気的に接続される。なお、下側チップ3に上側チップ4を積層する方法としては、例えばボンディングツールを用いて下側チップ3及び上側チップ4を加熱圧着する方法やリフロー技術を用いる方法などが挙げられる。また、B-ステージ状態の絶縁層54Aは、上記積層時における加熱処理又は積層後に実施される加熱処理により、硬化温度以上に所定時間加熱されて熱硬化される。これにより、熱硬化後の絶縁層54の下面と絶縁層31の上面とが接着されるとともに、貫通電極32、接続端子34,53及び電極パッド52P等が熱硬化された絶縁層54によって被覆される。このとき、絶縁層54の材料は、その絶縁層54の下層に形成される絶縁層31の材料と同じであるため、絶縁層54の材料と絶縁層31の材料の物性熱膨張率等の違いにより生じる、絶縁層54と絶縁層31の界面の剥離等を抑制することができる。次に、図12に示す工程では、配線基板2上に積層搭載された複数の半導体チップ3,4を封止する封止樹脂5を形成する。具体的には、封止樹脂5として熱硬化性を有したモールド樹脂を用いた場合、図11bに示す構造体を金型内に収容し、金型内に圧力例えば、5~10MPaを印加したモールド樹脂を導入する。その後、モールド樹脂を加熱加熱温度は、例えば180°Cして硬化させることで、封止樹脂5を形成する。続いて、図12に示す工程では、配線基板2の外部接続用パッド23Pに外部接続端子24を形成する。この外部接続端子24としては、例えばはんだバンプを用いることができる。以上の製造工程により、本実施形態の半導体パッケージ1が製造される。なお、本実施形態において、図3~図8に示す製造工程は第1工程の一例、図9に示す製造工程は第2工程の一例、図10に示す製造工程は第3工程の一例、図11に示す製造工程は第4工程の一例である。以上説明した本実施形態によれば、以下の効果を奏することができる。1下側チップ3では、貫通電極32の上端面が半導体基板30の第2主面30B側で絶縁層31の第1主面31Aと略面一となるように形成されている。このため、下側チップ3の上面つまり、積層される下側チップ3と上側チップ4との間のギャップにおける下面が平坦面となる。これにより、下側チップ3と上側チップ4との間にアンダーフィル材を充填する場合に、そのアンダーフィル材の充填される面の段差が少なくなるため、アンダーフィル材の流動性を向上させることができ、アンダーフィル材の充填性を向上させることができる。したがって、アンダーフィル材にボイドが発生することを好適に抑制できるため、下側チップ3と上側チップ4間の電気的接続信頼性を向上させることができる。2貫通孔30Xの内壁面全面及び開口部31Xの内壁面全面を覆うように絶縁膜33が形成されている。さらに、その絶縁膜33を覆うように、導電層32Aから絶縁膜33や絶縁層31に銅が拡散することを抑制する金属バリア層である金属膜36が形成されている。これにより、半導体チップ3における面方向の絶縁信頼性を向上させることができる。3下側チップ3に上側チップ4をフリップチップ接合する際にパッドとなる貫通電極32の上面32Bに接続端子34を形成するようにした。これにより、上側チップ4がフリップチップ接合される際に、接続端子34が形成されていない場合に発生され得る、はんだ濡れ不足という問題の発生を抑制することができる。したがって、上記はんだ濡れ不足に起因して接続信頼性が低下するといった問題の発生も抑制することができる。4絶縁層31、絶縁膜33及び導電層32Aを薄化して貫通電極32を形成する際に、絶縁層31、絶縁膜33及び導電層32Aをバイト研削するようにした。このバイト研削によれば、材質に関係なく、絶縁層31、絶縁膜33及び導電層32Aを均等に除去することができるため、貫通電極32の上面32Bと絶縁層31の第1主面31Aとを面一に形成することができ、平滑な面を得ることができる。また、このバイト研削は、最も深さの浅い溝部60X内に形成された導電層32Aの上面が露出されるまで研削が実施されるため、溝部60Xの深さばらつきを解消することができる。さらに、バイト研削ではCMPのようにスラリー等の薬品を使用しないため、廃液コストの削減、ひいては製造コストの削減を実現することができる。5上側チップ4の下面下側チップ3と対向する面側に半硬化状態の絶縁層54Aを形成し、その上側チップ4を下側チップ3に積層した後に、絶縁層54を熱硬化するようにした。そして、このように形成された絶縁層54がアンダーフィル材と同様の役割を果たす。これにより、上側チップ4を下側チップ3に積層する際に、半硬化状態の絶縁層54Aが接続端子34,53や電極パッド52P等を覆うように変形されるため、アンダーフィル材を充填する際に問題となるボイドの発生を抑制することができる。さらに、アンダーフィル材を充填する工程も省略することができる。6また、上記絶縁層54の材料を、その絶縁層54の下層に形成される絶縁層31と同一組成の絶縁樹脂とした。これにより、絶縁層54の材料と絶縁層31の材料の物性熱膨張率等の違いにより生じる、絶縁層54と絶縁層31の界面の剥離等を抑制することができる。7下側チップ3の接続端子34を、無電解めっき法により形成するようにした。また、上側チップ4の接続端子53を、無電解めっき法又は電解めっき法により形成するようにした。このような無電解めっき法や電解めっき法等のウェットプロセスによれば、薄膜の微細端子を容易に形成することができるため、多ピン且つ狭ピッチパッドにも容易に対応することができる。第2実施形態以下、第2実施形態を図13~図16に従って説明する。先の図1~図12に示した部材と同一の部材にはそれぞれ同一の符号を付して示し、それら各要素についての詳細な説明は省略する。上記第1実施形態では、配線基板2上に2つの半導体チップ3,4を積層搭載した半導体パッケージ1について説明した。これに対し、本実施形態では、配線基板2上に3つ以上例えば、4つの半導体チップを積層搭載した半導体パッケージ1Aについて説明する。図13に示すように、半導体パッケージ1Aは、配線基板2と、配線基板2上に搭載された半導体チップ3と、その半導体チップ3上に積層された半導体チップ6a,6b,4と、配線基板2上に積層された半導体チップ3,6a,6b,4を封止する封止樹脂7とを有している。半導体チップ3としては、例えばCPUやMPU等のロジックデバイス用の半導体チップを用いることができる。また、半導体チップ6a,6b,4としては、例えばDRAMやSDRAM等のメモリデバイス用の半導体チップを用いることができる。なお、半導体チップ3は1段目に積層された半導体チップ、半導体チップ6aは2段目に積層された半導体チップ、半導体チップ6bは3段目に積層された半導体チップ、半導体チップ4は4段目に積層された半導体チップである。封止樹脂7は、積層された半導体チップ3,6a,6b,4を封止するように配線基板2上に設けられている。なお、この封止樹脂7の材料としては、例えばエポキシ樹脂やポリイミド樹脂などの絶縁性樹脂を用いることができる。また、その形態としては、液状の樹脂に限らず、タブレット状の樹脂や粉末状の樹脂でもよい。封止樹脂7を充填する方法としては、トランスファーモールド、コンプレッションモールド、インジェクションモールドやポッティング等の方法を用いて実施することができる。あるいは、印刷法によりペースト状の樹脂を塗布する方法でも可能である。次に、半導体チップ6aの構造について説明する。半導体チップ6aは、半導体基板80と、絶縁層81と、貫通電極82と、絶縁膜83と、配線パターン90と、ビア91と、絶縁層92と、電極パッド93Pと、保護膜94と、接続端子95と、絶縁層96を有している。この半導体チップ6aは、接続端子95が半導体チップ3の接続端子34にフリップチップ接合されている。半導体基板80は、第1主面80A図13では、下面側に半導体集積回路図示略が形成されている。この半導体集積回路は、半導体基板80に形成された拡散層図示略、半導体基板80上に積層された絶縁層、及び積層された絶縁層に設けられたビア及び配線等を有している。また、半導体基板80には、所要の箇所に、当該半導体基板80の第1主面80Aと第2主面80B図13では、上面との間を貫通する貫通孔80Xが形成されている。半導体基板80の材料としては、例えばシリコンSi等を用いることができる。半導体基板80の厚さは、例えば30~200μm程度とすることができる。半導体基板80は、例えば薄板化されたSiウェハが個片化されたものである。絶縁層81は、半導体基板80の第2主面80B半導体チップ6bが積層される側の面を覆うように形成されている。絶縁層81には、上記貫通孔80Xと対向する位置に開口部81Xが形成されている。この開口部81Xは、貫通孔80Xと連通しており、その開口径が貫通孔80Xの開口径と略同一となるように形成されている。なお、絶縁層81の材料としては、例えばエポキシ系樹脂やポリイミド系樹脂などの絶縁性樹脂を用いることができる。具体的には、絶縁層81の材料としては、例えば粘着性を有するシート状の絶縁性樹脂例えば、NCF、ペースト状の絶縁樹脂例えば、NCP、ビルドアップ樹脂フィラー入りのエポキシ樹脂、液晶ポリマー等を用いることができる。また、絶縁層81の材料としては、粘着性を有するシート状の異方性導電樹脂例えば、ACFやペースト状の異方性導電樹脂例えば、ACP等を用いることができる。また、絶縁層81の厚さは、例えば10~50μm程度とすることができる。絶縁膜83は、半導体基板80の第1主面80A、貫通孔80Xの内壁面全面及び開口部81Xの内壁面全面を覆うように形成されている。この絶縁膜83としては、例えばシリコン酸化膜や窒化シリコン膜を用いることができる。絶縁膜83の厚さは、例えば0.5~1.0μm程度とすることができる。貫通電極82は、絶縁膜83で覆われた貫通孔80X及び開口部81X内を充填している。この貫通電極82は、その下端面が半導体基板80の第1主面80A側で絶縁膜83と略面一となるように形成されている。貫通電極82の下端面は、配線パターン90と電気的に接続されている。また、貫通電極82は、その上端面第1端面82Bが半導体基板80の第2主面80B側で上記絶縁層81の第1主面81A半導体基板80と接する面とは反対側の面と略面一となるように形成されている。この貫通電極82は、その平面形状が例えば円形であり、その直径が例えば10~20μm程度である。貫通電極82のピッチは、例えば40~100μm程度とすることができる。貫通電極82の上端面82Bには、接続端子84が形成されている。この接続端子84としては、錫Sn層、Au層、Ni/Au層Ni層とAu層をこの順番で積層した金属層、Pd/Au層Pd層とAu層をこの順番で積層した金属層やNi/Pd/Au層Ni層とPd層とAu層をこの順番で積層した金属層を用いることができる。なお、接続端子84がNi/Au層である場合の接続端子84の厚さは、例えばNi層を0.1~3.0μm程度とすることができ、Au層を0.001~1.0μm程度とすることができる。配線パターン90は、半導体基板80の第1主面80Aを覆う絶縁膜83の下面に形成されている。配線パターン90は、その第1端部が貫通電極82の下端面に接続されるとともに、第2端部がビア91を介して電極パッド93Pに接続されている。すなわち、配線パターン90及びビア91は、貫通電極82と電極パッド93Pとを電気的に接続している。配線パターン90及びビア91の材料としては、例えば銅を用いることができる。絶縁層92は、配線パターン90を覆うように形成されている。絶縁層92には、所要の箇所に、配線パターン90の一部を露出する開口部が形成されている。なお、この開口部内に上記ビア91が形成されている。絶縁層92の材料としては、例えば誘電率の低い低誘電体材料いわゆるLow-k材を用いることができる。低誘電体材料の一例としては、例えばSiOCを挙げることができる。低誘電体材料の他の例としては、例えばSiOFや有機ポリマー系の材料等を挙げることができる。絶縁層92の誘電率は、例えば3.0~3.5程度とすることができる。また、絶縁層92の厚さは、例えば0.5~2μm程度とすることができる。上記ビア91の下面には、配線層93が形成されている。配線層93は、その平面形状がビア91の平面形状よりも大きくなるように形成されている。配線層93の材料としては、例えばアルミニウムAlを用いることができる。また、配線層93の材料としては、例えばCuとAlの合金や、CuとAlとSiの合金を用いることもできる。保護膜94は、絶縁層92の下面に、該絶縁層92の下面及び配線層93の一部を覆うように形成されている。この保護膜94には、配線層93の一部を上記電極パッド93Pとして露出させるための複数の開口部が形成されている。保護膜94は、半導体基板80の第1主面80A側に形成されている半導体集積回路図示略を保護するための膜であり、パッシベーション膜と呼ばれる場合もある。保護膜94としては、例えばSiN膜、PSG膜等を用いることができる。また、保護膜94として、SiN膜やPSG膜等からなる層に、更にポリイミド等からなる層を積層したものを用いてもよい。接続端子95は、電極パッド93P上に形成されている。接続端子95は、上記貫通電極82と電気的に接続されるとともに、上記半導体集積回路図示略と電気的に接続されている。また、接続端子95は、半導体チップ3に当該半導体チップ6aが積層されたときに、半導体チップ3の接続端子34を介して貫通電極32に電気的に接続されている。このため、半導体チップ6aの貫通電極82は、配線パターン90、ビア91、電極パッド93P、接続端子95及び接続端子34を介して半導体チップ3の貫通電極32に電気的に接続されている。すなわち、半導体チップ3,6a間は、貫通電極32,82によって電気的に接続されている。上記接続端子95としては、例えばAlジンケート法や無電解めっき法により形成されたNi/Au/Sn層Ni層とAu層とSn層をこの順番で積層した金属層、Ni/Pd/Au/Sn層Ni層とPd層とAu層とSn層をこの順番で積層した金属層を用いることができる。また、接続端子95としては、例えばAlジンケート法や無電解めっき法により形成されたNi/Au層Ni層とAu層をこの順番で積層した金属層、Ni/Pd/Au層Ni層とPd層とAu層をこの順番で積層した金属層を用いることができる。また、接続端子95としては、図1に示す接続端子45及び金属層46と同様に、柱状の接続用バンプにはんだ層を形成したものを用いることもできる。この場合の接続用バンプの材料としては例えばCu層を用いることができ、はんだ層の材料としては例えば鉛フリーはんだを用いることができる。絶縁層96は、半導体チップ3に当該半導体チップ6aが積層された状態において、半導体チップ6aの接続端子95、半導体チップ3の接続端子34及び貫通電極32を覆うように保護膜94の下面に形成されている。この絶縁層96は、半導体チップ3の接続端子34と半導体チップ6aの接続端子95との接続部分の接続強度を向上させると共に、貫通電極32等の腐食やエレクトロマイグレーションの発生を抑制し、貫通電極32等の信頼性の低下を防ぐ役割を果たす。絶縁層96の材料としては、半導体チップ3の最上層に形成された絶縁層31、つまり半導体チップ3に半導体チップ6aが積層された状態において、絶縁層96と接する絶縁層31と同一組成の絶縁性樹脂が用いられる。すなわち、絶縁層96の材料としては、エポキシ系樹脂やポリイミド系樹脂などの絶縁性樹脂を用いることができる。具体的には、絶縁層96の材料としては、例えば粘着性を有するシート状の絶縁性樹脂例えば、NCF、ペースト状の絶縁樹脂例えば、NCP、ビルドアップ樹脂フィラー入りのエポキシ樹脂、液晶ポリマー等を用いることができる。また、絶縁層96の材料としては、粘着性を有するシート状の異方性導電樹脂例えば、ACFやペースト状の異方性導電樹脂例えば、ACP等を用いることができる。また、絶縁層96の厚さは、例えば5~15μm程度とすることができる。次に、半導体チップ6bの構造について説明する。なお、半導体チップ6bは、上記半導体チップ6aと略同様の構造を有しているため、同様の部材にはそれぞれ同一の符号を付して示し、それら各要素についての詳細な説明は省略する。半導体チップ6bは、半導体チップ6aと同様に、貫通電極82と、その貫通電極82の上面に形成された接続端子84と、貫通電極82の下面側に形成され該貫通電極82と電気的に接続される電極パッド93Pと、電極パッド93P上に形成された接続端子95と、接続端子95を覆うように形成された絶縁層96とを有している。この半導体チップ6bの接続端子95は、半導体チップ6aの接続端子84にフリップチップ接合されている。また、半導体チップ6a,6bは、双方の半導体チップ6a,6bに形成された貫通電極82によって電気的に接続されている。一方、半導体チップ6bの接続端子84には、半導体チップ4の接続端子53がフリップチップ接合されている。また、半導体チップ4,6bは、半導体チップ6bに形成された貫通電極82を介して電気的に接続されている。半導体パッケージの製造方法次に、半導体パッケージ1Aの製造方法を図14~図16に従って説明する。図14に示す配線基板2に半導体チップ3がフリップチップ接合された構造体は、先の図3~図9で説明した製造工程により製造することができる。また、半導体チップ6aは、先の図3~図10で説明した製造工程と略同様の工程により製造することができるため、ここでは詳細な説明を省略する。すなわち、図3a~図8cに示した工程と同様の製造工程により、半導体基板80、絶縁層81、貫通電極82、絶縁膜83、接続端子84、配線パターン90、ビア91、絶縁層92、保護膜94及び接続端子95を形成することができる。但し、接続端子95は、図5a~図6aに示した工程の代わりに図10bに示した工程を利用して形成される。そして、保護膜94の下面に、接続端子95を覆うようにB-ステージ半硬化状態の絶縁層96Aを形成する。絶縁層96Aの材料としてシート状の絶縁樹脂を用いた場合には、保護膜94の下面にシート状の絶縁樹脂をラミネートする。但し、この工程では、シート状の絶縁樹脂の熱硬化は行わず、B-ステージ状態にしておく。なお、絶縁層96Aを真空雰囲気中でラミネートすることにより、絶縁層96A中へのボイドの巻き込みを抑制することができる。一方、絶縁層96Aの材料として液状又はペースト状の絶縁樹脂を用いた場合には、保護膜94の上面に液状又はペースト状の絶縁樹脂を例えば印刷法やスピンコート法により塗布する。その後、塗布した液状又はペースト状の絶縁樹脂をプリベークしてB-ステージ状態にする。以上の製造工程により、半導体チップ6aが製造される。そして、図14に示す工程では、貫通電極32の上面32Bに接続端子34が形成された半導体チップ3の上方に、上記製造された半導体チップ6aを配置する。具体的には、半導体チップ3の接続端子34側の面と、半導体チップ6aの電極パッド93P側の面とを対向させて、半導体チップ3の接続端子34と半導体チップ6aの電極パッド93P上に形成された接続端子95とが対向するように位置決めされる。続いて、図15に示す工程では、接続端子34の形成された貫通電極32上に、半導体チップ6aの接続端子95をフリップチップ接合する。これにより、半導体チップ6aの電極パッド93Pが接続端子95及び接続端子34を介して貫通電極32に電気的に接続される。ひいては、半導体チップ6aの電極パッド93Pが貫通電極32等を介して配線基板2の電極パッド20Pに電気的に接続される。なお、半導体チップ3に半導体チップ6aを積層する方法としては、例えばボンディングツールを用いて半導体チップ3,6aを加熱圧着する方法やリフロー技術を用いる方法などが挙げられる。また、B-ステージ状態の絶縁層96Aは、上記積層時における加熱処理又は積層後に実施される加熱処理により、硬化温度以上に所定時間加熱されて熱硬化される。これにより、貫通電極32、接続端子34,95及び電極パッド93P等が熱硬化された絶縁層96によって被覆される。このとき、絶縁層96の材料は、その絶縁層96の下層に形成される絶縁層31の材料と同じであるため、絶縁層96の材料と絶縁層31の材料の物性熱膨張率等の違いにより生じる、絶縁層96と絶縁層31の界面の剥離等を抑制することができる。その後、図16に示すように、半導体チップ6aの貫通電極82上に、半導体チップ6bの接続端子95をフリップチップ接合する。続いて、半導体チップ6bの貫通電極82上に、半導体チップ4の接続端子53をフリップチップ接合する。そして、配線基板2上に積層搭載された複数の半導体チップ3,6a,6b,4を封止する封止樹脂7を形成する。以上の製造工程により、本実施形態の半導体パッケージ1Aが製造される。以上説明した本実施形態によれば、上記第1実施形態と同様の効果を奏する。第3実施形態以下、第3実施形態を図17及び図18に従って説明する。この実施形態では、下側チップと上側チップとの接続形態が上記第1実施形態と異なっている。以下、第1実施形態との相違点を中心に説明する。なお、先の図1~図16に示した部材と同一の部材にはそれぞれ同一の符号を付して示し、それら各要素についての詳細な説明は省略する。図17及び図18は、本実施形態の半導体パッケージ1Bの製造過程における状態を示している。具体的には、図17は、先の図11に示した工程、つまり配線基板2にフリップチップ接合された下側チップ3A上に上側チップ4Aを積層する工程における半導体パッケージ1Bの状態を示している。図17aに示すように、本実施形態の下側チップ3Aでは、貫通電極32の上端面32Bに接続端子34Aが形成されている。この接続端子34Aとしては、予備はんだプレソルダを用いることができる。予備はんだの材料としては、例えばSn-3.5Ag、Sn-2.5Ag、Sn-3.0Ag-0.5Cu、Sn-Cu等の鉛フリーはんだを用いることができる。この接続端子34A予備はんだは、例えば超微細例えば、直径10μm以下な球状のはんだ粉を貫通電極32の上端面32B上に付着させ、そのはんだ粉を溶融させることにより形成することができる。また、接続端子34Aは、貫通電極32の上端面32B上に、はんだペーストを塗布、又は、はんだボールを搭載した後、リフロー処理を行うことにより形成することもできる。また、本実施形態の上側チップ4Aでは、保護膜51の開口部51Xから露出された電極パッド52P上に接続端子55が形成されている。接続端子55は、電極パッド52Pを介して上記半導体集積回路図示略と電気的に接続されている。接続端子55は、電極パッド52Pの下面から下方に延びる柱状に形成された接続用バンプである。それぞれの接続端子55は、下側チップ3Aに形成された接続端子34Aの各々に対向するように設けられている。接続端子55の高さは例えば20~40μm程度であり、接続端子55の直径は例えば10~40μm程度である。また、接続端子55のピッチは30~60μm程度である。なお、接続端子55の材料としては、例えば銅又は銅合金を用いることができる。接続端子55の下面には、はんだ層56が形成されている。このはんだ層56としては、例えば鉛フリーはんだSn-2.5Ag等のはんだめっきを用いることができる。はんだ層56の高さは、例えば5~10μm程度である。これら接続端子55及びはんだ層56は、例えば上記接続端子45及び金属層46と同様の方法により形成することができる例えば、図5a~図6a参照。また、これら接続端子55及びはんだ層56は、B-ステージ状態の絶縁層54Aによって覆われている。そして、図17aに示す工程では、接続端子34Aの形成された下側チップ3Aの上方に、上側チップ4Aを配置する。具体的には、下側チップ3Aの接続端子34A側の面と、上側チップ4Aの電極パッド52P側の面とを対向させて、下側チップ3Aの接続端子34Aと上側チップ4Aの接続端子55とが対向するように位置決めされる。次に、図17bに示す工程では、接続端子34Aの形成された貫通電極32上に、上側チップ4Aの接続端子55をフリップチップ接合する。具体的には、上側チップ4Aの絶縁層54Aの下面が下側チップ3Aの絶縁層31の上面に接着されるとともに、上側チップ4Aの接続端子55及びはんだ層56が半硬化状態の絶縁層54Aを突き破って接続端子34Aと電気的に接続される。接続端子55と接続端子34Aとの接続は、例えばはんだ層56及び接続端子34Aを230°C~260°C程度に加熱し、はんだを溶融凝固させることにより行われる。このとき、はんだ層56と接続端子34Aがはんだから構成されているため、はんだ層56及び接続端子34Aが溶融し合金となり、一つのはんだバンプ34Bが形成される。そして、はんだバンプ34Bを介して貫通電極32及び接続端子55が電気的に接続される。すると、上側チップ4Aの電極パッド52Pが接続端子55を介して貫通電極32に電気的に接続される。ひいては、上側チップ4Aの電極パッド52Pが貫通電極32等を介して配線基板2の電極パッド20Pに電気的に接続される。なお、B-ステージ状態の絶縁層54Aは、上記積層時における加熱処理又は積層後に実施される加熱処理により、硬化温度以上に所定時間加熱されて熱硬化される。これにより、熱硬化後の絶縁層54の下面と絶縁層31の上面とが接着されるとともに、貫通電極32、はんだバンプ34B、接続端子55及び電極パッド52P等が熱硬化された絶縁層54によって被覆される。続いて、図18に示す工程では、配線基板2上に積層搭載された複数の半導体チップ3A,4Aを封止する封止樹脂5を形成する。その後、配線基板2の外部接続用パッド23Pに外部接続端子24を形成する。以上の製造工程により、本実施形態の半導体パッケージ1Bが製造される。以上説明した実施形態によれば、第1実施形態の1~6の効果に加えて以下の効果を奏する。8下側チップ3Aの貫通電極32の上端面32Bに、予備はんだからなる接続端子34Aを形成するようにした。また、上側チップ4Aの電極パッド52P上に、柱状の接続端子55とはんだ層56とを形成するようにした。これにより、下側チップ3Aと上側チップ4Aとの間をはんだ同士で接合することができる。このため、例えば下側チップ3A及び上側チップ4Aの片側のみにはんだを形成した場合と比べて、濡れ性を向上させることができるとともに、接合はんだ量はんだ体積の増大によって接続強度を向上させることができる。したがって、下側チップ3Aと上側チップ4A間の接続信頼性を向上させることができる。なお、超微細なはんだ粉を貫通電極32の上端面32B上に付着させ、そのはんだ粉を溶融させて接続端子34Aを形成することにより、その接続端子34Aを微細に形成することができる。これにより、多ピン且つ狭ピッチパッドにも対応することができる。他の実施形態なお、上記各実施形態は、これを適宜変更した以下の態様にて実施することもできる。上記各実施形態における配線基板2上に積層される半導体チップの種類及び数は特に限定されない。例えば配線基板2上に積層される複数の半導体チップの全てを、メモリデバイス用の半導体チップとしてもよい。上記各実施形態では、上下の半導体チップを積層する際に、例えば上側チップ4の下面側に半硬化状態の絶縁層54Aを形成し、その上側チップ4を下側チップ3に積層した後に、絶縁層54を熱硬化するようにした。そして、このように形成される絶縁層54にアンダーフィル材と同様の役割を持たせるようにした。これに限らず、例えば上側チップ4を下側チップ3に積層した後に、それら下側チップ3と上側チップ4との間にアンダーフィル材を充填するようにしてもよい。上記各実施形態において、例えば貫通電極32,82の上面32B,82Bに形成される接続端子34,84の材料と、電極パッド52P,93P上に形成される接続端子53,95の材料とは適宜組み合わせを変更することができる。例えば接続端子34,84がNi/Au層である場合には、接続端子53,95としてはNi/Au/Sn層又はNi/Pd/Au/Sn層を用いることが好ましい。また、接続端子34,84がSn層である場合には、接続端子53,95としてはNi/Au層又はNi/Pd/Au層を用いることが好ましい。また、接続端子34,84がNi/Au層である場合には、接続端子53,95としては柱状の接続用バンプにはんだ層を形成したものを用いることが好ましい。この場合には、例えば図19aに示されるように、下側チップ3の貫通電極32の上端面32B上にNi/Au層である接続端子34が形成され、上側チップ4Aの電極パッド52Pにその下面から下方に延びる柱状の接続端子55とはんだ層56が形成される。そして、図19aに示す工程では、下側チップ3の接続端子34と上側チップ4Aの接続端子55とが対向するように、下側チップ3の上方に上側チップ4Aを配置する。続いて、図19bに示すように、接続端子34の形成された貫通電極32上に、上側チップ4Aの接続端子55をフリップチップ接合する。具体的には、上側チップ4Aの絶縁層54Aの下面が下側チップ3の絶縁層31の上面に接着されるとともに、上側チップ4Aの接続端子55及びはんだ層56が半硬化状態の絶縁層54Aを突き破って接続端子34と電気的に接続される。このとき、例えばはんだ層56を230°C~260°C程度に加熱し、はんだを溶融凝固させることにより、接続端子55と接続端子34とをはんだ層56を介して電気的に接続する。これにより、上側チップ4Aの電極パッド52Pが接続端子55、はんだ層56及び接続端子34を介して貫通電極32に電気的に接続される。上記各実施形態では、絶縁層31、絶縁膜33及び導電層32Aを薄化して貫通電極32を形成する際に図7c参照、絶縁層31、絶縁膜33及び導電層32Aをバイト研削するようにした。これに限らず、例えばCMP装置を用いて絶縁層31、絶縁膜33及び導電層32Aを薄化して貫通電極32を形成するようにしてもよい。"