半導体基板と、前記半導体基板上に形成された第1のバリア層と、前記第1のバリア層上に形成された厚さ1nm以上40nm以下のチャネル層と、前記チャネル層の上に形成された第2のバリア層と、少なくとも前記第2のバリア層及び前記チャネル層を厚さ方向に貫通する第1の電極領域と、少なくとも前記第2のバリア層及び前記チャネル層を厚さ方向に貫通する第2の電極領域とを備える半導体装置であって、少なくとも前記第1の電極領域は、前記チャネル層と接触する側の面が凹凸形状で構成されていることを特徴とする半導体装置。前記第2の電極領域は、前記チャネル層と接触する側の面が凹凸形状で構成されていることを特徴とする請求項1に記載の半導体装置。請求項1又は2に記載の半導体装置において、前記第1の電極領域はソース電極の一部であり、前記第2の電極領域はドレイン電極の一部であることを特徴とする電界効果トランジスタ。半導体基板と、前記半導体基板上に形成された第1のバリア層と、前記第1のバリア層上に形成された厚さ1nm以上40nm以下のチャネル層と、前記チャネル層上に形成された第2のバリア層と、少なくとも前記第2のバリア層及び前記チャネル層を厚さ方向に貫通する第1の電極領域と、前記第2のバリア層上に形成された第2の電極領域とを備える半導体装置であって、前記第1の電極領域は、前記チャネル層と接触する側の面が凹凸形状で構成されていることを特徴とする半導体装置。請求項4に記載の半導体装置において、前記第1の電極領域はカソード電極の一部であり、前記第2の電極領域はアノード電極の一部であることを特徴とするショットキーバリアダイオード。しかしながら、従来の技術による方法では、活性化限界により不純物添加濃度に制限があり、また合金拡散によるコンタクト面積の増大にも限界がある。加えて、近年の通信の高速化によって配線の微細化及び素子の小型化要求が高まっており、コンタクトサイズを縮小し、かつコンタクト抵抗も低減するという新しいオーミック電極構造が求められてきた。従って、本発明は、上記問題点を鑑みてなされたものであり、同一の素子面積であっても実効的に大きなコンタクト面積を形成し、低コンタクト抵抗を実現し得る半導体基板上の半導体層と電極配線層とのオーミック電極構造を提供することを目的とする。上記課題を解決するために、本発明の請求項1に係る発明は、半導体基板と、前記半導体基板上に形成された第1のバリア層と、前記第1のバリア層上に形成された厚さ1nm以上40nm以下のチャネル層と、前記チャネル層の上に形成された第2のバリア層と、少なくとも前記第2のバリア層及び前記チャネル層を厚さ方向に貫通する第1の電極領域と、少なくとも前記第2のバリア層及び前記チャネル層を厚さ方向に貫通する第2の電極領域とを備える半導体装置であって、少なくとも前記第1の電極領域は、前記チャネル層と接触する側の面が凹凸形状で構成されていることを特徴とする半導体装置である。本発明の請求項2に係る発明は、請求項1に記載の半導体装置において、前記第2の電極領域は、前記チャネル層と接触する側の面が凹凸形状で構成されていることを特徴とする。本発明の請求項3に係る発明は、請求項1又は2に記載の半導体装置において、前記第1の電極領域はソース電極の一部であり、前記第2の電極領域はドレイン電極の一部であることを特徴とする電界効果トランジスタである。本発明の請求項4に係る発明は、半導体基板と、前記半導体基板上に形成された第1のバリア層と、前記第1のバリア層上に形成された厚さ1nm以上40nm以下のチャネル層と、前記チャネル層上に形成された第2のバリア層と、少なくとも前記第2のバリア層及び前記チャネル層を厚さ方向に貫通する第1の電極領域と、前記第2のバリア層上に形成された第2の電極領域とを備える半導体装置であって、前記第1の電極領域は、前記チャネル層と接触する側の面が凹凸形状で構成されていることを特徴とする半導体装置である。本発明の請求項5に係る発明は、請求項4に係る半導体装置において、前記第1の電極領域はカソード電極の一部であり、前記第2の電極領域はアノード電極の一部であることを特徴とするショットキーバリアダイオードである。上記半導体装置は、オーミック電極とチャネル層との界面に凹凸を設け、かつオーミック電極を下層バリア層まで浸透させることにより、上記課題を解決することを可能にしている。本発明に係るオーミック電極構造によれば、素子面積を変えることなくオーミック電極とチャネル層との接触面積を増大させることが可能になり、半導体と導電体間のコンタクト部におけるコンタクト抵抗を低減させ、低コンタクト抵抗な半導体装置を実現することができる。[実施例1]以下、本発明の実施形態についてGaAs基板上の高電子移動度トランジスタHEMTへの適用した際の例に基づいて、図面を参照しながら説明する。図1aは本発明の実施例1に係るトランジスタの構造を説明するための平面図であり、図1bは図1aに示されるA-A’線に沿って切断した断面図である。図1aには、ゲート電極101と、InAlAs上層バリア層102と、InAlAsキャップ層103と、ソース電極104と、ドレイン電極105とが示されている。図1bには、半絶縁性のGaAs基板106と、GaAs基板106上に形成されたInAlAs下層バリア層107と、InAlAs下層バリア層107上に形成されたInGaAsチャネル層108と、InGaAsチャネル層108上に形成されたInAlAs上層バリア層102と、InAlAs上層バリア層102上に形成されたInGaAsキャップ層103と、InAlAs下層バリア層107上に形成された金属合金層109と、金属合金層109上にそれぞれ形成されたソース電極104及びドレイン電極105と、InGaAsキャップ層103上に形成されたゲート電極101とが示されている。以下、実施例1に係るトランジスタの作製法に関して、図を用いながら説明する。図1bに示されるように、GaAs基板106上に、例えば厚さ300nmのi-In055Al045As下層バリア層107と、20nmのIn056Ga044Asチャネル層108と、20nmのIn055Al045As上層バリア層102と、10nmのIn056Ga044Asキャップ層103とを逐次MBE装置によりエピタキシャル成長させる。その後、例えば硫酸と過酸化水素水の混合液により、素子分離のためのメサエッチングをInGaAsキャップ層103に行い、2つのメサ部を形成する。次に、2つのメサ部上にソース電極104及びドレイン電極105をそれぞれ形成するため、リフトオフレジストによりレジストパターンを2つのメサ部上に形成する。この際、ソース電極104とドレイン電極105との相対する側面に凹凸形状を作製するために、例えばくし型のパターンをレジストパターンに形成する。その後、オーミック金属として例えばAu/Ge/Auの3層構造を2つのメサ部上にそれぞれ真空蒸着させてリフトオフを行うことにより、ソース電極104及びドレイン電極105を形成する。その後、リフトオフレジストを以ってゲートパターンを形成し、次に有機酸を主とするエッチャント、例えばコハク酸とアンモニア水及び過酸化水素水の混合液からなるエッチャントを用いてリセスエッチングを行い、ゲート電極形成部のInGaAsキャップ層103をエッチングする。後に真空蒸着により例えばTi/Pt/Ti/Auからなるゲート電極を蒸着し、ゲート電極101を形成せしめる。次に、SiN保護膜を形成し、窒素雰囲気下で300°C、90secのアニールを行うことでInAlAs下層バリア層107までソース電極104及びドレイン電極105を拡散させることにより、金属合金層109が形成される。上記のようにトランジスタ構造を作製することにより、金属合金層109においてInGaAsチャネル層108と接触する側の面を凹凸形状で構成することができる。ここでは、ソース電極104及びドレイン電極105の合金拡散によりInAlAs下層バリア層107までの電極の到達を行ったが、凹凸のパターニング後に、例えばInGaAsキャップ層103及びInAlAs上層バリア層102のエッチングを行い、その後に金属合金層109を蒸着あるいはスパッタによって積層することで直接金属をInGaAsチャネル層108まで到達させてもよい。また、本発明によるコンタクト抵抗の低減は良好な電気特性を持つチャネル層においてトランジスタ特性を向上させる。よって、InGaAsチャネル層108の厚さは、半導体へテロ界面の近傍は結晶性が悪化し電子移動度などの電気特性が劣化するため、1nm以上の厚みが必要であり、加えてピンチオフ特性の観点から40nm以下とすることができる。図2は、本発明の実施例1に係るトランジスタの俯瞰図である。この凹凸のパターニング及び電極のInAlAs下層バリア層107への拡散により、図2に示されるようなInGaAsチャネル層108とオーミック電極となる金属合金層109との電極-チャネル層接触面積200は、以下の式2で表される接触面積Scを有することになる。tchは図1b中の金属-チャネル層接触界面110の積層方向の長さであり、経路Bは図1aにおいて点線で示されるオーミック電極の凹凸パターンに沿った積分経路である。式2は、凹凸パターンによる有効接触面積の増大を示す。ここで、従来の凹凸が無い場合の電極-チャネルコンタクト面積をSc0とする。例えば図1aで示されるゲート電極101の長尺方向に関して凹凸部ゲート長平行方向長bを有し、ゲート電極101の短尺方向に関して凹凸部ゲート垂直方向長aを有する矩形の凹凸パターンの場合、接触面積Scは以下の式3で表される。式3中で、積分経路Bは、図1aにおいて点線で示される経路Bに示すような凹凸の経路を示し、nは凹凸パターン中の凹凸の数を示す。また、式4中で、積分経路Cは、図1aにおいて実線で示される経路Cに示す。式3から従来構造に比較してa/b分の面積が増加していることが分かる。式3を式1に代入し、従来構造によるコンタクト抵抗R0で割ると、となる。従って、式5より、コンタクト抵抗Rcの低減率は、凹凸パターンのアスペクト比で決定される。よって、凹凸部ゲート垂直方向長aが大きく、凹凸部ゲート長平行方向長bが小さいほどコンタクト抵抗Rcは低くなるが、実際には電極の拡散によってパターン外周部に電極が0.03μm程度広がるため、凹凸部ゲート長平行方向長bは0.05μm以上で無ければ逆に接触面積は増大し、抵抗は増大する。加えて、パターン凹凸部についてのゲート電極101の短尺方向の長さである凹凸部ゲート垂直方向長aを増やすことはソース-ゲート間の長さを長くすることに対応し、チャネル中のチャネル抵抗Rgsを増大させる。したがって、チャネル抵抗Rgsとコンタクト抵抗Rcとの兼ね合いで最適な凹凸部ゲート長垂直方向長aが決定される。図3は、本発明の実施例1に係るトランジスタにおける凹凸部ゲート垂直方向長と抵抗値との関係を示す。図3には、ゲート幅Wが50μm、ソース-ゲート間長さLgsが1μm、凹凸部ゲート長平行方向長さbが0.1μm、チャネル層シート抵抗Rsが150Ω/sq.、チャネル厚が20nm、金属-チャネル間コンタクト抵抗が1.2×106Ωcm2である場合の凹凸部ゲート垂直方向長aと抵抗値との関係が例示されている。図3に示すように、凹凸部ゲート垂直方向長aの最適値は4μmとなる。また、この効果は、金属-チャネル層接触界面110の長さtchに比例するため、長さtchがチャネル層に対して十分に厚い必要がある。このように、オーミック電極とInGaAsチャネル層108との界面に凹凸を設け、かつオーミック電極をInAlAs下層バリア層107まで浸透させることにより、素子面積を変えることなく金属合金層109とInGaAsチャネル層108との接触面積を増大させることが可能になる。[実施例2]以下、本発明の実施例2についてGaAs基板上のダイオードへ適用した際の例を取り、図面を参照しながら説明する。図4aは本発明の実施例2に係るダイオードの構造の一例を説明するための平面図であり、図4bは図4aに示されるD-D’線に沿って切断した断面図である。図4aには、InAlAs上層バリア層401と、InGaAsキャップ層402と、カソード電極403と、アノード電極404とが示されている。図4bには、半絶縁性のGaAs基板405と、GaAs基板405上に形成されたInAlAs下層バリア層406と、InAlAs下層バリア層406上に形成されたInGaAsチャネル層407と、InGaAsチャネル層407上に形成されたInAlAs上層バリア層401と、InAlAs上層バリア層401上に形成されたInGaAsキャップ層402と、InAlAs下層バリア層406上に形成された金属合金層408と、金属合金層408上に形成されたカソード電極403と、InAlAs上層バリア層401上に形成されたアノード電極404とが示されている。以下、実施例4に係るダイオードの作製法に関して、図を用いながら説明する。半絶縁性のGaAs基板405上に、例えば厚さ300nmのi-In055Al045As下層バリア層406と、20nmのIn056Ga044Asチャネル層407と、20nmのIn055Al045As上層バリア層401と、10nmのIn056Ga044Asキャップ層402とを逐次MBE装置によりエピタキシャル成長させる。その後、例えば硫酸と過酸化水素水の混合液により、素子分離のためのメサエッチングをInGaAsキャップ層402に行い、メサ部を形成する。次に、メサ部上にカソード電極403を形成するため、リフトオフレジストによりレジストパターンをメサ部上に形成する。この際、カソード電極403においてカソード電極403とアノード電極404との相対する側面に凹凸形状を作製するために、例えばくし型のパターンをレジストパターンに形成する。その後、オーミック金属として例えばAu/Ge/Auの3層構造を、メサ部に真空蒸着させてリフトオフを行うことにより、カソード電極403を形成する。次に、例えばショットキー金属としてTi/Pt/Ti/Auの4層構造を、エッチングにより露出したInAlAs上層バリア層401上に蒸着して、リフトオフを行うことによりアノード電極404を形成する。その後、窒素雰囲気下で300°C、90secのアニールを行うことでInAlAs下層バリア層406までカソード電極403を拡散させることにより、金属合金層408を形成する。上記のようにダイオード構造を作製することにより、金属合金層408においてInGaAsチャネル層407と接触する側の面を凹凸形状で構成することができる。ここでは、電極の合金拡散によってInAlAs下層バリア層406までの電極の到達を行ったが、凹凸のパターニング後に例えばInGaAsキャップ層402及びInAlAs上層バリア層401のエッチングを行い、その後に金属を蒸着あるいはスパッタによって積層することで直接金属をInGaAsチャネル層407まで到達させてもよい。また、本発明によるコンタクト抵抗の低減は良好な電気特性を持つチャネル層においてダイオード特性を向上させる。よってInGaAsチャネル層407の厚さは、半導体へテロ界面の近傍は結晶性が悪化し電子移動度などの電気特性が劣化するため、1nm以上の厚みが必要であり、加えてピンチオフ特性の観点から40nm以下とすることができる。この凹凸のパターニングとカソード電極403のInAlAs下層バリア層406への拡散とにより、InGaAsチャネル層407とオーミック電極の電極-チャネルコンタクト面積Scを実施例1と同様に増大させることができる。