"ドレインとソースとゲートとを有し且つワイドバンドギャップ半導体からなる第1のスイッチング素子の、前記ゲートに制御回路からの制御信号を印加することにより前記第1のスイッチング素子をオンオフ駆動させるゲートドライブ回路であって、前記制御回路と前記第1のスイッチング素子の前記ゲートとの間に接続され、第1のコンデンサと第1の抵抗とからなる並列回路と、前記並列回路と並列に、第2のコンデンサとワイドバンドギャップ半導体からなる第2のスイッチング素子の主電極間を介して第2の抵抗とが直列に接続された直列回路が接続され、前記第2のスイッチング素子のスイッチング素子のゲートは、前記第1のスイッチング素子のソース端子に接続され、前記第2のコンデンサと前記第2のスイッチング素子の主電極との接続点から第1のダイオードのアノードを介して前記第1のスイッチング素子のソース端子に接続され、前記制御信号のオフ信号に対して、前記第1のスイッチング素子のゲートを負電位にバイアスする手段と、を備えることを特徴とするゲートドライブ回路。前記第1のコンデンサの容量は、前記第2のコンデンサの容量よりも小さく、前記第1のスイッチング素子のゲートソース間容量よりも大きいことを特徴とする請求項1記載のゲートドライブ回路。前記第2のコンデンサと前記第2のスイッチング素子の主電極との接続点から第1のダイオードのアノードとの接続の間に、第1のツェナーダイオード介して接続されていることを特徴とする請求項1乃至2記載のゲートドライブ回路。前記第2のスイッチング素子は、ドレインとソースとゲートとを有し且つワイドバンドギャップ半導体からなることを特徴とする請求項1乃至3記載のゲートドライブ回路。前記第1のスイッチング素子と前記第2のスイッチング素子とは、同一の基板上に掲載されたワイドバンドギャップ半導体からなることを特徴とする請求項4記載のゲートドライブ回路。しかしながら、この方式では、図4に示すように、スイッチングの周波数やデューティ比が変化すると、スイッチング素子のターンオンする直前の負電圧値P1,P2,P3も同時に変化するので、ターンオン時のスイッチング特性スイッチング時間が変動してしまう。また、周波数やデューティがある範囲で限定できれば、上記2つの問題点は抵抗とコンデンサとの値をうまく選び、ゲート電圧をゼロボルトに戻してから回生動作やターンオンをさせることで回避可能である。しかしながら、条件が限定される上に、しきい値電圧の低さに起因するノイズによる誤動作に弱くなる。本発明は、ターンオン時のスイッチング特性が変動せず、スイッチング素子を安定してオフさせておくことができるゲートドライブ回路を提供することにある。ドレインとソースとゲートとを有し且つワイドバンドギャップ半導体からなる第1のスイッチング素子の、前記ゲートに制御回路からの制御信号を印加することにより前記第1のスイッチング素子をオンオフ駆動させるゲートドライブ回路であって、制御回路と前記第1のスイッチング素子の前記ゲートとの間に接続され、第1のコンデンサと第1の抵抗とからなる並列回路と、前記並列回路と並列に、第2のコンデンサと第2のスイッチング素子の主電極間を介して第2の抵抗とが直列に接続された直列回路が接続され、第2のスイッチング素子のスイッチング素子のゲートは、第1のスイッチング素子のソース端子に接続され、第2のコンデンサと第2のスイッチング素子の主電極との接続点から第1のダイオードのアノードを介して第1のスイッチング素子のソース端子に接続され、制御信号のオフ信号に対して第1のスイッチング素子のゲートを負電位にバイアスする手段と、を備えることを特徴とする。本発明によれば、制御信号のオフ信号に対して、第1のコンデンサに蓄えられていた電荷を抵抗R1を介して放電したのち、充電容量が大きい第2のコンデンサの電圧を第2のスイッチング素子を介して第1のスイッチング素子のゲートを負電位にバイアスするため、オフ期間に関わらず安定したバイアス電圧を印加でき、ターンオン時のスイッチング特性が変動せず、電力損失を発生せずにスイッチング素子を安定してターンオンさせることができる。また、第2のスイッチング素子のゲート信号は、制御信号のオン/オフ信号と第2のコンデンサの電圧により与えられるため、複雑なドライブ回路は不要である。以下、本発明の実施の形態に係るゲートドライブ回路を説明する。図1は、本発明の実施例1のゲートドライブ回路の回路構成図及びシーケンス図である。図1aに示すゲートドライブ回路において、パルス発生器Pu1から、パルス信号Sigが生成されるようになっている。パルス発生器Pu1は制御回路に相当し、パルス信号Sigは制御信号に相当する。スイッチング素子Q1は、GaNFETからなり、ゲートとドレインとソースとを有している。スイッチング素子Q1のゲートとパルス発生器Pu1との接続点との間には、コンデンサC1と抵抗R1とのCR並列回路が接続される。前記パルス信号Sigは、コンデンサC1と抵抗R1とのCR並列回路を介してスイッチング素子Q1のゲートに印加されるようになっている。前記CR並列回路には、並列に第2のコンデンサとMOSFET等からなる第2のスイッチング素子のソース‐ドレイン間を介して第2の抵抗とが直列に接続された直列回路が接続され、第2のスイッチング素子のスイッチング素子のゲートは、第1のスイッチング素子のソース端子に接続され、第2のコンデンサと第2のスイッチング素子のソースとの接続点から第1のダイオードのアノードを介して第1のスイッチング素子のソース端子に接続されている。なお、第1のスイッチング素子及び第2のスイッチング素子のゲートソース間容量を各々Cg1、Cg2としたとき、第1のコンデンサと第2のコンデンサとの容量は、C2>>C1>Cg1>>Cg2の関係が好ましい。以上の構成によれば、スイッチング素子Q1のターンオン時には、CR並列回路の効果により高速なスイッチングが実現される。スイッチング素子Q1のオン定常状態時には、コンデンサC1には、パルス発生器Pu1から、Hレベルのパルス信号Sigとスイッチング素子Q1のゲート-ソース間電圧Vg1=ゲートソース間等価ダイオードの順方向電圧降下との差の電圧が充電される。なお、実施例1のゲートドライブ回路は、パルス発生器Pu1から、Hレベルのパルス信号Sigが入力されると、コンデンサC1と抵抗R1とのCR並列回路を充電する経路と同時に、ダイオードD1を介してコンデンサC2が充電される経路がある。ここで、CR並列回路には、第2のコンデンサC2と第2のスイッチング素子Q2の主電極間を介して第2の抵抗R2とが直列に接続された直列回路が並列接続されているが、第2のスイッチング素子のソース‐ゲート間電圧には、ダイオードD1の順方向電圧による逆バイアス電圧が印加されてQ2がOFFとなる。直列回路から第1のスイッチング素子Q1のゲートへ電流が流れる経路は発生しない。また、ダイオードD1の順方向電圧VFは、Q2のボディダイオードの順方向電圧よりも小さい値となるものを選定することが好ましい。スイッチング素子Q1のターンオフ時には、スイッチング素子Q1のゲートに、コンデンサC1に蓄えられた電荷電圧による負電圧が印加され、スイッチング素子Q1の高速なターンオフが実現される。スイッチング素子Q1のオフ期間中にはコンデンサC1は、CR並列回路の第1のコンデンサC1と第1の抵抗R1とで決まる時定数で放電される。また、CR並列回路の放電開始とともに、直列回路の第2のコンデンサC2とダイオードD1と第2のスイッチング素子Q2ソースの接続点電圧は、第1のスイッチング素子Q1のソース電位に対して負電位となる。第2のスイッチング素子Q2ゲートは第1のスイッチング素子Q1のソースと接続されているので、第2のコンデンサC2の充電電圧がゲート‐ソース間に印加されてオン状態になる。従って、コンデンサC2の充電電圧は、コンデンサC2→CR並列回路→抵抗R2→第2のスイッチング素子Q2→コンデンサC2の放電回路を形成する。CR並列回路の放電後は、直列回路のコンデンサC2の放電による負電位が、抵抗R1と抵抗R2との分圧比で決まる電圧がスイッチング素子Q1のゲートに印加される。コンデンサC1がコンデンサC2に比較して十分に小さい容量であれば、ターンオフ期間中の極めて短い時間の間にコンデンサC1の電荷は、コンデンサC2の充電電圧に対して抵抗R1と抵抗R2の抵抗比分だけ放電される。また、コンデンサC1と比較してコンデンサC2の電荷容量を十分に大きく設定し、かつコンデンサC2と抵抗R1と抵抗R2との放電時定数を大きくすることで、周波数、デューティ比に関わらず、スイッチング素子Q1を安定して負電位にバイアスさせることができる。従って、図1bに示すように、スイッチングオフ状態のスイッチング素子Q1のゲートソース間電圧を安定した負電位とすることで、ノイズにも強く、安定したスイッチングオン/オフ動作が実現できる。図2は、実施例2のゲートドライブ回路の回路構成図及びシーケンス図である。図2aに示す実施例2においては、実施例1の第2のコンデンサC2とダイオードD1との接続間に、ツェナーダイオードZD1を追加して構成されている。詳しくは、ダイオードD1の順方向電圧を増加させる方向にツェナーダイオードZD1を直列に接続され、第2のコンデンサC2とツェナーダイオードZD1のカソードとの接続点に第2のスイッチング素子Q2のソースが接続される。また、実施例2においては、第2のスイッチング素子Q2は、ワイドバンドギャップ半導体からなるノーマリオフ型GaNFETを使用することが好ましい。さらに、第1のスイッチング素子Q1と第2のスイッチング素子Q2とを同一基板上で構成することにより、部品点数並びに部品実装を削減することも可能になる。実施例2の構成においても、実施例1同様にパルス発生器Pu1から、Hレベルのパルス信号Sigが入力されると、コンデンサC1と抵抗R1とのCR並列回路を充電する経路と同時に、ツェナーダイオードZD1とダイオードD1を介してコンデンサC2が充電される経路が存在する。ここで、コンデンサC2の充電電圧は、図2bに示すように、ツェナーダイオードZD1のツェナー電圧Vz分減少し、スイッチングオフ状態のスイッチング素子Q1のゲートソース間電圧の負電圧も減少する。このような構成によれば、ツェナーダイオードZD1のツェナー電圧Vzを調整することにより、スイッチングオフ状態のスイッチング素子Q1のゲートソース間電圧の負電圧バイアスを調整することが可能になる。また、本発明に適用されるスイッチング素子は、GaNFETだけでなく、Si又はSiCでも良い。また、本発明は、しきい値電圧が低く、絶縁ゲートではないJFETジャンクションFET的な挙動を示すデバイスにも適用可能である。"