複数のデータの各々の上位ビットの値と第1の閾値とを比較する比較手段と、前記上位ビットの値が前記第1の閾値以上であるデータを、前記複数のデータの中から選択するデータ選択手段と、前記データ選択手段により選択された前記データの中から最大値を算出する最大値算出手段と、を備えるデータ比較回路。前記比較手段は、前記複数のデータの前記各々の上位ビットの値と前記第1の閾値及び第2の閾値とを比較し、前記データ選択手段は、前記上位ビットの値が前記第1の閾値以上、かつ、前記第2の閾値以下であるデータを、前記複数のデータの中から選択する請求項1に記載のデータ比較回路。前記複数のデータを格納する複数のレジスタをさらに備え、前記データは、前記最大値算出手段が読み出し可能なビット幅よりも大きいビット幅のデータであり、前記レジスタが格納する1つの前記データに対して2以上のアドレスが割り当てられている請求項1または2に記載のデータ比較回路。前記比較手段の比較結果を、前記最大値算出手段が読み出し可能なビット幅に連結するビット連結手段をさらに備え、前記最大値算出手段は、前記連結された比較結果に基づいて、最大値の算出対象となる前記データに対応する前記アドレスを、前記データ選択手段に出力し、前記データ選択手段は、前記最大値算出手段から入力された前記アドレス応じて、当該アドレスに格納された前記データを前記最大値算出手段に出力する請求項3に記載のデータ比較回路。前記比較手段は、前記1つのデータに割り当てられた2以上のアドレスのうち、当該1つのデータの最上位ビットが格納されているアドレスのみを読み出し、当該1つのデータの上位ビットを取得する請求項3または4に記載のデータ比較回路。前記第1の閾値は、前記複数のデータの前記上位ビットの値の平均値に基づいて設定される請求項1~5のいずれか一項に記載のデータ比較回路。複数のデータの各々の上位ビットの値と第1の閾値とを比較し、前記上位ビットの値が前記第1の閾値以上であるデータを、前記複数のデータの中から選択し、選択した前記データの中から最大値を算出するデータ比較方法。前記複数のデータの前記各々の上位ビットの値と前記第1の閾値及び第2の閾値とを比較し、前記上位ビットの値が前記第1の閾値以上、かつ、前記第2の閾値以下であるデータを、前記複数のデータの中から選択する請求項7に記載のデータ比較方法。しかしながら、レジスタ数の増加により、レジスタのリード回数が増え、リードにかかる時間が増加してしまう。さらに、全てのデータをリードして大小関係を比較すると、比較処理にも時間がかかってしまう。その結果、最大値の特定にかかる時間が増加し、データ比較回路のスループットが低下するという問題があった。本発明は、このような問題を解決するためになされたものであり、計算時間を削減可能なデータ比較回路及びデータ比較方法を提供することを目的としている。本発明にかかるデータ比較回路は、複数のデータの各々の上位ビットの値と第1の閾値とを比較する比較手段と、前記上位ビットの値が前記第1の閾値以上であるデータを、前記複数のデータの中から選択するデータ選択手段と、前記データ選択手段により選択された前記データの中から最大値を算出する最大値算出手段と、を備えるものである。本発明にかかるデータ比較方法は、複数のデータの各々の上位ビットの値と第1の閾値とを比較し、前記上位ビットの値が前記第1の閾値以上であるデータを、前記複数のデータの中から選択し、選択した前記データの中から最大値を算出するものである。本発明により、計算時間を削減可能なデータ比較回路及びデータ比較方法を提供することができる。<実施の形態1>以下、図面を参照して本発明の実施の形態について説明する。図1は、本実施の形態にかかるデータ比較回路1のブロック図である。データ比較回路1は、比較器11と、データ選択部12と、最大値算出部13と、を備える。なお、データ比較回路1は、複数のデータD1~Dnの中から、最大値を特定する回路である。複数のデータD1~Dnのそれぞれは、0または1からなるビット列である。比較器11は、複数のデータD1~Dnの上位ビットの値が第1の閾値以上であるか否かを判定する。このとき、上位ビットとは、複数のデータD1~Dnのビット列における上位側のビットを意味する。当該上位ビットは、データの最上位ビットであってもよいし、最上位ビットを含む上位側の複数のビットであってもよい。また、上位ビットの値とは、上位ビットにより定まる値を意味する。例えば、10010111というデータの場合、上位ビットを4ビットとすると、上位ビットは、1001であり、上位ビットの値は、9である。比較器11は、複数のデータD1~Dnの各々の上位ビットの値と、第1の閾値との大小関係を比較し、比較結果をデータ選択部12に出力する。ここで、比較結果とは、どのデータの上位ビットが第1の閾値以上であるかを示す情報である。第1の閾値は、1以上の任意の値であり、予め設定されている。データ選択部12には、複数のデータD1~Dnが入力される。データ選択部12は、比較器11の比較結果に基づいて、複数のデータD1~Dnからデータを選択する。具体的には、データ選択部12は、複数のデータD1~Dnの中から、比較器11により上位ビットの値が第1の閾値以上と判定されたデータを選択する。そして、データ選択部12は、選択したデータを最大値算出部13に出力する。最大値算出部13は、入力されたデータの中から、最大値を算出する。続いて、本実施の形態にかかるデータ比較回路1の動作例について、図2に示すフローチャートを参照して説明する。まず、比較器11が、複数のデータD1~Dnの上位ビットを取得するステップS101。なお、複数のデータD1~Dnの上位ビットの抽出は、比較器11が行ってもよいし、比較器11の前段に配置された他の回路図示省略が行ってもよい。比較器11は、取得した上位ビットの値と第1の閾値との大小関係を比較するステップS102。比較器11は、比較結果をデータ選択部12に出力するステップS103。次に、データ選択部12は、比較結果に基づいて、入力された複数のデータD1~Dnの中から、上位ビットの値が第1の閾値以上であるデータを選択するステップS104。そして、データ選択部12は、選択したデータを最大値算出部13に対して出力する。なお、本実施の形態においては、データ選択部12が、比較結果に基づいて選択したデータを最大値算出部13に出力しているが、最大値算出部13が、比較結果を参照して、データ選択部12にデータを選択するように命令してもよい。最大値算出部13は、データ選択部12が選択したデータの中から、最大値を算出するステップS105。これにより、複数のデータD1~Dnの中の最大値が特定できる。以上のように、本実施の形態にかかるデータ比較回路1の構成によれば、比較器11において、複数のデータD1~Dnの上位ビットの値が、第1の閾値以上か否か判定される。そして、データ選択部12により、上位ビットの値が第1の閾値以上であるデータが選択され、最大値算出部13に出力される。言い換えると、上位ビットの値が第1の閾値未満のデータは、最大値算出部13における最大値算出処理に用いられない。そのため、最大値算出部13は、複数のデータD1~Dnの数以下のデータの中から最大値を算出する。さらに、最大値算出部13に入力されるデータは、上位ビットの値が第1の閾値以上であり、複数のデータD1~Dnの中でも値が大きいデータである。そのため、最大値算出部13に入力されるデータには、複数のデータD1~Dnの中の最大値が含まれる。したがって、最大値算出部13は、複数のデータD1~Dnの全てをリードすることなく、複数のデータD1~Dnの中の最大値を特定できる。その結果、最大値算出部13のリード回数及び比較処理時間が減少し、最大値の特定にかかる時間を削減することができる。<実施の形態2>本発明にかかる実施の形態2について説明する。図3は、本実施の形態にかかるデータ比較回路2のブロック図である。データ比較回路2は、比較器111~11nと、データ選択部12と、機能ブロック141~14nと、レジスタ151~15nと、第1の閾値レジスタ16と、ビット連結部17と、CPU18と、を備える。なお、実施の形態1と同様の構成については、適宜説明を省略する。機能ブロック141~14nは、ビット列からなるデータを生成する。レジスタ151~15nは、機能ブロック141~14nが生成したデータを格納する。比較器111~11nは、レジスタ151~15nに格納されたデータの上位ビットを取得し、各々の上位ビットの値と第1の閾値レジスタ16に格納された第1の閾値との大小関係を比較する。そして、比較器111~11nは、比較結果をビット連結部17に出力する。このとき、比較結果は、0または1で示される。上位ビットの値が第1の閾値以上である場合、比較器111~11nは、1を出力する。一方、上位ビットの値が第1の閾値未満である場合、比較器111~11nは、0を出力する。ビット連結部17は、比較器111~11nから入力された比較結果を、CPU18のリードデータバス幅分連結する。リードデータバスとは、データ選択部12からCPU18へ向かう矢印を意味する。データ選択部12は、複数のデータD1~Dnの中から上位ビットの値が第1の閾値以上であるデータを格納するレジスタを選択する。CPU18は、実施の形態1における最大値算出部13に対応する回路である。つまり、CPU18は、データ選択部12が選択したレジスタからデータをリードし、リードしたデータの中から最大値を算出する。なお、本実施の形態においては、CPU18が、比較結果を参照し、選択すべきレジスタをデータ選択部12に通知する。また、CPU18は、複数のデータD1~Dnの特性に見合った第1の閾値を、第1の閾値レジスタ16に格納する。この第1の閾値レジスタ16のビット幅が、比較器111~11nにおいて比較される上位ビットの数となる。そのため、第1の閾値レジスタ16のビット幅が小さい程、比較器111~11nの回路規模も小さくなる。ここで、本実施の形態にかかるレジスタマップの一例を図4に示す。図4においては、CPU18のリードデータバス幅が32ビット、レジスタのビット幅が40ビットであるものとする。つまり、レジスタ1つあたり2つのアドレスが割り当てられている。また、機能ブロック及びレジスタの個数が64個n=64、第1の閾値レジスタ16のビット幅が4ビットであるとする。さらに、比較結果レジスタには2アドレスレジスタが64個であり、CPU18のリードデータバス幅が32ビットであるため、全てのレジスタの比較結果を格納するためには、2アドレスが必要となる。が割り当てられている。なお、比較結果レジスタは、データ選択部12に設けられている。図4に示すレジスタマップにおいては、レジスタ1にアドレス0、1が割り当てられ、アドレス0、1に40ビットで示される1つのデータが格納されている。より詳細には、アドレス0にデータ1の下位から0~31番目のビット列が格納され、アドレス1にデータ1の32~39番目のビット列が格納されている。そのため、レジスタ1~64に対応するアドレスは、アドレス0~127となる。さらに、比較結果レジスタ1、2には、アドレス128、129が割り当てられている。第1の閾値レジスタ16にはアドレス130が割り当てられている。比較器は、各データの上位4ビットを取得して、第1の閾値レジスタ16に格納された4ビットと比較する。このとき、比較器は、各レジスタの上位側のビットが格納されているアドレスのみをリードして、上位4ビットを取得する。言い換えると、比較器は、各レジスタに割り当てられた2つのアドレスのうち、最上位ビットが格納されているアドレスのみからデータ上位4ビットをリードする。続いて、本実施の形態にかかるデータ比較回路2の動作例について、図5に示すフローチャートを参照して説明する。まず、比較器111~11nが、レジスタ151~15nからデータD1~Dnの上位ビット及び第1の閾値レジスタ16に格納された第1の閾値をリードするステップS201。比較器111~11nは、リードした上位ビットの値と第1の閾値との大小関係を比較するステップS202。比較器111~11nは、比較結果をビット連結部17に対して出力する。ビット連結部17は、入力された比較結果をCPU18のリードデータバス幅分連結するステップS203。ビット連結部17は、連結した比較結果をデータ選択部12に出力する。次に、CPU18は、最大値及び最大値ポインタをクリアするステップS204。これにより、最大値及び最大値ポインタが初期化される。このとき、最大値ポインタとは、最大値を格納するレジスタの番号を意味する。そして、CPU18は、データ選択部12の比較結果レジスタから比較結果をリードして保持するステップS205。CPU18は、連結された比較結果の先頭から順番に各ビットを参照し、比較結果が1であるか否かを判定するステップS206。比較結果が1である場合ステップS206:Yes、CPU18は、当該比較結果に対応するレジスタをリードするステップS207。具体的には、CPU18は、当該レジスタに割り当てられたアドレスをデータ選択部12に出力し、データ選択部12により選択されたレジスタに格納されたデータをリードする。そして、CPU18は、ステップS207においてリードしたデータの値が現在の最大値よりも大きいか否かを判定するステップS208。ステップS207においてリードしたデータの値の方が大きい場合ステップS208:Yes、CPU18は、最大値をステップS207においてリードしたデータに更新する。それに伴い、CPU18は、最大値ポインタも更新するステップS209。一方、比較結果が0である場合ステップS206:No、当該比較結果に対応するレジスタに格納されたデータは、上位ビットの値が第1の閾値未満である。そのため、CPU18は、当該比較結果に対応するレジスタを読み飛ばし、連結された比較結果の次のビットを参照し、1であるか否かを判定するステップS206。また、現在の最大値がステップS207においてリードしたデータの値よりも大きい場合ステップS208:No、CPU18は、連結された比較結果の次のビットを参照し、1であるか否かを判定するステップS206。このように、CPU18は、連結された比較結果のそれぞれについて、上記の処理ステップS206~S209を行う。つまり、データ数がnである場合、CPU18は、ステップS206~209のループ処理をn回行う。これにより、n回のループ処理が終了したときの最大値が、複数のデータD1~Dnの中の最大値となる。ここで、図6に示すデータ及び比較結果の一例を参照して、データ比較回路2の動作を具体的に説明する。図6は、各レジスタに格納されたデータにおける上位4ビット最下位から36番目~39番目の値と、下位36ビット最下位から0番目~35番目の値と、当該データの比較結果と、を示す表である。なお、以下の説明では、レジスタ1~64には、比較器1~64がそれぞれ接続されているものとする。また、第1の閾値は8とする。レジスタ1に格納されたデータの上位4ビットの値は6であり、第1の閾値である8よりも小さいため、比較器1は、比較結果を0とする。同様に、レジスタ2に格納されたデータの上位4ビットの値が7であるため、比較器2は、比較結果を0とする。一方、レジスタ3に格納されたデータの上位4ビットの値は8であり、第1の閾値以上であるため、比較器3は、比較結果を1とする。同様に、レジスタ4に格納されたデータの上位4ビットの値が9であるため、比較器4は、比較結果を1とする。レジスタ5~64についても同様に、比較器5~64は、各レジスタに格納されたデータの上位4ビットの値と、第1の閾値との大小関係を比較し、1ビットの比較結果を出力する。図6においては、レジスタ3、4、5、60、61に格納されたデータの上位4ビットの値が第1の閾値以上である図6の太線で囲った部分。そのため、これらのレジスタに対応する比較結果は1であり、それ以外の比較結果は0である。CPU18は、最大値と最大値ポインタとを初期化し、比較結果レジスタをリードする。なお、CPU18は、CPU18に設けられたタイマや、機能ブロック141~14nがレジスタ151~15nの値を更新したタイミング等をトリガとして処理を開始する。CPU18は、レジスタ1の比較結果を参照する。図6に示すように、レジスタ1の比較結果は0であるため、CPU18は、レジスタ1を読み飛ばす。次に、CPU18は、レジスタ2の比較結果を参照する。レジスタ2の比較結果も0であるため、CPU18は、レジスタ2も読み飛ばす。そして、CPU18は、レジスタ3の比較結果を参照する。レジスタ3の比較結果は1であるため、CPU18は、レジスタ3に格納されているデータをリードする。より詳細には、CPU18は、レジスタ3に対応するアドレス4、5をリードする図4のレジスタマップ参照。次に、CPU18は、リードしたデータ値と現在の最大値との大小関係を比較する。最大値はクリアしてから更新されていないため、0である。そのため、CPU18は、リードしたデータの値8222222222の方が大きいと判定する。そして、CPU18は、最大値を8222222222、最大値ポインタを3に更新する。同様に、CPU18は、レジスタ4の比較結果を参照する。レジスタ4の比較結果は1であるため、CPU18は、レジスタ4に格納されているデータをリードする。そして、CPU18は、レジスタ4に格納されているデータの値と現在の最大値との大小関係を比較する。リードしたデータの値は9333333333であり、現在の最大値である8222222222よりも大きいため、CPU18は、最大値を9333333333、最大値ポインタを4に更新する。同様に、CPU18は、レジスタ5の比較結果を参照する。レジスタ5の比較結果は1であるため、CPU18は、レジスタ5に格納されているデータをリードする。そして、CPU18は、レジスタ5に格納されているデータの値と現在の最大値との大小関係を比較する。リードしたデータの値は8444444444であり、現在の最大値である9333333333よりも小さいため、CPU18は、最大値及び最大値ポインタの更新を行わず、次のレジスタ6の比較結果を参照する。レジスタ6の比較結果は0であるため、CPU18は、レジスタ6を読み飛ばし、レジスタ7の比較結果を参照する。CPU18は、このような処理をレジスタ64まで繰り返し行い、レジスタ1~64に格納されたデータの中から最大値を特定する。なお、複数のデータD1~Dnのデータの特性が予めわかっている場合は、当該特性に応じて第1の閾値を設定すれば問題ない。しかし、複数のデータD1~Dnの特性が不明な場合は、複数のデータD1~Dnの上位ビットの値の平均値を第1の閾値として設定してもよい。具体的には、CPU18が、各レジスタに格納されたデータの上位4ビットの値図6の最下位から36番目~39番目の欄の値を予め取得し、それらの平均値を算出し、当該平均値を第1の閾値として設定してもよい。全データのうち半分程度のデータの上位4ビットの値は、平均値未満であると考えられる。したがって、データの特性が不明な場合であっても、CPU18の最大値算出処理に用いるデータの数を減らすことができる。以上のように、本実施の形態にかかるデータ比較回路2の構成によれば、比較器111~11nの比較結果に基づいて、CPU18は、複数のデータD1~Dnのうち、上位ビットの値が第1の閾値以上のデータのみをリードして最大値を算出する。そのため、CPU18が複数のレジスタの全てをリードする必要がなく、計算時間を削減することができる。さらに、本実施の形態においては、1つのレジスタに2つのアドレスが割り当てられており、1つのレジスタに1つのアドレスが割り当てられている場合に比べて、CPU18のデータリードに要する処理負担が大きい。本発明によれば、このようにデータのビット数がリードデータバス幅より大きい場合においても、CPU18がリードするレジスタの数を減らすことができる。加えて、比較器111~11nは、データの全ビットと第1の閾値とを比較せず、上位ビットのみを第1の閾値と比較している。そのため、比較器111~11nは、上位ビット及び第1の閾値のみ保持できる構成であればよく、データの全てを保持する必要はない。したがって、比較器111~11nの回路規模を抑えることができ、比較器111~11nの追加によるデータ比較回路2の規模増大を抑制できる。<実施の形態3>本発明にかかる実施の形態3について説明する。本実施の形態にかかるデータ比較回路3を図7に示す。データ比較回路3は、データ比較回路2の構成に加えて、第2の閾値レジスタ19を備える。なお、その他の構成についてはデータ比較回路2と同様であるので、適宜説明を省略する。さらに、本実施の形態においては、ノイズ等により、想定外のデータが発生する場合について説明する。この場合、データ比較回路3は、複数のデータD1~Dnから想定外のデータを除いたデータの中の最大値以下、最良値と称すを特定する。第2の閾値レジスタ19には、第2の閾値が格納されている。ここで、第2の閾値とは、第1の閾値よりも大きな任意の値である。CPU18により、複数のデータD1~Dnの特性に見合った値が第2の閾値として設定される。上位ビットの値が第2の閾値以上である場合には、当該データは、データ比較回路3が想定している値の範囲を超えているデータとして、最良値の特定から除外される。比較器111~11nは、リードした上位ビットの値と、第1及び第2の閾値と、を比較する。そして、比較器111~11nは、上位ビットの値が第1の閾値以上、かつ、第2の閾値以下である場合、比較結果として1を出力する。一方、比較器111~11nは、上位ビットの値が第1の閾値より小さい場合、または、第2の閾値よりも大きい場合には、比較結果として0を出力する。続いて、本実施の形態にかかるデータ比較回路3の動作例について、図8に示すフローチャートを参照して説明する。まず、比較器111~11nが、上位ビットと、第1及び第2の閾値とをリードするステップS301。そして、比較器111~11nは、リードした上位ビットの値と第1及び第2の閾値との大小関係を比較するステップS302。比較器111~11nは、比較結果をビット連結部17に出力する。ビット連結部17は、入力された比較結果を、CPU18のリードデータバス幅分連結するステップS303。次に、CPU18が最良値及び最良値ポインタをクリアしステップS304、連結された比較結果をリードして保持するステップS305。CPU18は、各レジスタの比較結果を参照して、比較結果が1であるか否かを判定するステップS306。CPU18は、比較結果が1である場合ステップS306:Yes、当該比較結果に対応するレジスタに格納されたデータをリードするステップS307。そして、リードしたデータと最良値との大小関係を比較するステップS308。リードしたデータが最良値よりも大きい場合ステップS308:Yes、最良値及び最良値ポインタを、リードしたデータ及びそのデータが格納されているレジスタ番号に更新するステップS309。一方、比較結果が0の場合ステップS306:No、または、リードしたデータが最良値以下である場合ステップ308:No、CPU18は、連結された比較結果の次のビットを参照して、比較結果が1であるか否かを判定するステップS306。CPU18は、このような処理を全てのレジスタに対して行い、レジスタに格納されたデータの中から最良値を特定する。以上のように、本実施の形態にかかるデータ比較回路3の構成によれば、比較器111~11nが、第1の閾値に加えて、第2の閾値と上位ビットの値との大小関係を比較する。そして、上位ビットの値が、第2の閾値よりも大きな値である場合、CPU18は、当該データを除外して、最良値を特定する。言い換えると、CPU18は上位ビットの値が第2の閾値よりも大きいデータをリードしない。そのため、ノイズ等の影響により、外れ値や異常値が発生した場合であっても、CPU18は、これらの値を除外したデータの中で最大値を特定する。そのため、ノイズ等が発生しても、正常なデータの中から最良値を特定することができる。勿論、上述した実施の形態1、2と同様に、上位ビットの値が第1の閾値未満のデータも、最良値の特定の対象から除外されるため、CPU18がリードするデータの数を減らすことができる。その結果、最良値の特定にかかる時間を削減することができる。なお、本発明は上記実施の形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更及び組み合わせをすることが可能である。