III-V族半導体装置であって、基板の上および前記III-V族半導体装置の活性領域を支持するバッファ層の下に配置された組成傾斜本体を備え、前記組成傾斜本体は、前記基板に圧縮応力を与える第1の領域と、該第1の領域上に応力変調領域とを含み、前記応力変調領域は前記基板に引張応力を与えることを特徴とするIII-V族半導体装置。前記組成傾斜本体は前記応力変調領域上に第2の領域を含み、前記第2の領域は前記基板に圧縮応力を与える、請求項1に記載のIII-V族半導体装置。前記第1の領域は第1のアルミニウム含有量を有する応力層を含み、前記応力変調領域は前記応力層の前記アルミニウム含有量より大きい第2のアルミニウム含有量を有する応力変調層を含む、請求項1に記載のIII-V族半導体装置。前記基板はシリコンからなる、請求項1に記載のIII-V族半導体装置。前記組成傾斜本体はAlGaNの組成傾斜層を備える、請求項1に記載のIII-V族半導体装置。前記バッファ層はIII-V族半導体材料の実質的に連続的な層を備える、請求項1に記載のIII-V族半導体装置。前記バッファ層はGaNからなる、請求項1に記載のIII-V族半導体装置。前記バッファ層の厚さは約1.3μmより大きい、請求項1に記載のIII-V族半導体装置。前記活性領域はヘテロ接合電界効果トランジスタHFETを備える、請求項1に記載のIII-V族半導体装置。III-V族半導体装置を製造する方法であって、該方法は、前記III-V族半導体装置のための基板を準備する工程と、前記基板に圧縮応力を与えるように、前記基板上に組成傾斜本体の第1の領域を形成する工程と、前記第1の領域上に前記組成傾斜本体の応力変調領域を形成する工程であって、前記応力変調領域は前記基板に引張応力を与える、工程と、を含むことを特徴とするIII-V族半導体装置の製造方法。前記応力変調領域上に前記組成傾斜本体の第2の領域を形成する工程をさらに含み、前記第2の領域は前記基板に圧縮応力を与える、請求項10に記載の方法。前記第1の領域を形成する工程は、前記基板上に第1のアルミニウム含有量を有する第1の応力層を形成する工程と、前記第1の応力層上に前記第1のアルミニウム含有量より小さい第2のアルミニウム含有量を有する第2の応力層を形成する工程とを含む、請求項10に記載の方法。前記応力変調領域を形成する工程は、前記第2のアルミニウム含有量より大きい第3のアルミニウム含有量を有する応力変調層を形成する工程を含む、請求項12に記載の方法。前記組成傾斜本体上に実質的に連続的なバッファ層を形成し、該実質的に連続的なバッファ層上に活性領域を形成する工程をさらに含む、請求項10に記載の方法。前記実質的に連続的なバッファ層の厚さは1.3μmより大きい、請求項14に記載の方法。III-V族半導体装置であって、基板の上および前記III-V族半導体装置の活性領域を支持するバッファ層の下に配置された組成傾斜本体を備え、前記組成傾斜本体は、第1のアルミニウム含有量を有する第1の応力層と、前記第1のアルミニウム含有量より小さい第2のアルミニウム含有量を有する第2の応力層と、前記第2の応力層の上に形成された、前記第2のアルミニウム含有量より大きい第3のアルミニウム含有量を有する応力変調層とを有することを特徴とするIII-V族半導体装置。前記組成傾斜本体は、前記応力変調層上に、前記第3のアルミニウム含有量より小さいアルミニウム含有量を有する別の応力層をさらに含む、請求項16に記載のIII-V族半導体装置。前記第3のアルミニウム含有量は前記第1のアルミニウム含有量より大きい、請求項16に記載のIII-V族半導体装置。前記第1の応力層、前記第2の応力層および前記応力変調層の各々はAlGaNを含む、請求項16に記載のIII-V族半導体装置。前記活性領域はヘテロ接合電界効果トランジスタHFETを備える、請求項16に記載のIII-V族半導体装置。しかし、III-V族半導体装置においては、そのバッファ層の厚さは、電圧破壊抵抗に寄与する。ハイパワー用途において、III-V族半導体装置は、高い降伏電圧を有することが好ましく、原理的には、厚いバッファ層を用いることにより実現できる。あいにく、基板の変形に関する懸念により、最も一般的なIII-V族半導体装置におけるバッファ層の厚さは、約1.0μmをわずかに超える程度に限定され、半導体装置の降伏電圧が限定されてしまう。このように、基板の変形を制限しつつ厚いIII-V族半導体層の成長を可能にする解決策により、従来技術における欠点および不足を克服する必要性が存在する。本発明は、応力変調III-V族半導体装置および関連方法に関し、少なくとも1つの図面に示して、および/または関連して十分に説明し、請求項においてより完全に明らかにする。本発明は、圧力変調III-V族半導体装置および関連方法に関するものである。より詳細には、本発明は、組成傾斜本体を含む新規の半導体装置の様々な実施例における応力変調に関するものである。以下の説明は、本発明の実装に関連する特定の情報を含む。当業者は、本願において具体的に記載されたものとは異なる方法で本発明を実装できることを認識するだろう。さらに、本発明の特定の詳細は、本発明を曖昧にしないよう説明しない。本願における図面および関連する詳細な説明は、単に本発明の代表的な実施例に関するものである。簡潔さを維持するために、本発明の別の実施例は、本願においては具体的に説明せず、図面に示さない。図1は、本発明の一実施例に従う、応力変調領域を有する組成傾斜本体を含む代表的な半導体装置構造を示している。構造100は、基板102と、核形成層104と、厚層106と、組成傾斜本体108と、バッファ層110と、III族窒化物へテロ接合電界効果トランジスタHFET112の形態のIII-V族半導体装置を含む活性領域とを有する。図1に示すように、核形成層104は基板102上に形成され、厚層106は核形成層104上に形成され、組成傾斜本体108は厚層106上に形成され、バッファ層110は組成傾斜本体108上に形成され、HFET112を含む活性領域は、バッファ層110上に形成される。核形成層104、厚層106、組成傾斜本体108、バッファ層110およびHFET112の各々は、例えば、分子線エピタキシーMBE法を用いて成長されたエピタキシャル膜を備える。しかしながら、例えば、ハイドライド気相成長HVPE法または有機金属気相成長MOCVD法のような別の適切な成長法を用いることもできる。図1に示す実施例において、構造100は、III-V族半導体装置を備える。より具体的には、III族窒化物HFET112を備える。幾つかの実施例において、HFET112自体が、例えば、高電子移動度トランジスタHEMTを備えることができる。例えば、HFET112は、窒化アルミニウムガリウムAlGaN領域と窒化ガリウムGaN領域との界面によって形成されるヘテロ接合を備えることができるAlGaN/GaNヘテロ接合は図1に示されていない。基板102は、半導体基板を備える。基板102は、HFET112を形成するIII族窒化物半導体材料に対して、格子不整合および熱膨張特性の違いを有する。図1に示した実施例において、基板102は、シリコン基板、例えば<111>シリコン基板からなる。しかしながら、別の実施例において、基板102が、HFET112のIII族窒化物または別のIII-V族半導体材料に比べて格子不整合および熱膨張特性の相違を有するように、基板102は、別の適切な材料、例えば、サファイアまたは炭化シリコンからなることもできる。基板100自体が様々な層を含み、HFET112を形成する時に引き起こされる問題を解消する。例えば、基板100は、核形成層104と、厚層106と、組成傾斜本体108とバッファ層110とを含む。図1に示すように、核形成層104は、基板102上に形成され、適切な厚層106の成長を可能にする。構造100において、核形成層104および厚層106は代表的なものであり、組成傾斜本体108を支持する。図1に示した実施例において、核形成層104および厚層106の各々は、窒化アルミニウムAlNからなる。しかしながら別の実施例において、別の適切な材料および/または層を組成傾斜本体108の支持層として使用できる。図1に示すように、構造100は、組成傾斜本体108を含む。組成傾斜本体108は、クラックの形成または著しいワープを生じさせることなく、厚い高品質のバッファ層110の形成を可能にする。構造100において、組成傾斜本体108は、複数の傾斜組成層を備える。例えば、組成傾斜本体108は、組成が変化するAlGaN層を備えることができる。これらの層の組成および厚さを制御することにより、組成傾斜本体108は、基板100の形成により基板102に与えられた全ての応力を最小化または低減するために、基板102に与えられた応力を変調することができる。従来の半導体装置は、典型的には、格子不整合を基板102からバッファ層110まで変化させるように、アルミニウム含有量を低減する領域を含む。本発明者らは、従来のアプローチは、変化層のアルミニウム含有量を低減するにつれて、基板102に与えられた圧縮応力が徐々に増加する傾向にあることを見出した。しかしながら、本発明の概念によれば、組成傾斜本体108は、少なくとも1つの応力変調領域を含み、その領域によって基板102に与えられる正味の応力を反対にして基板102に引張応力を与えることができる。組成傾斜本体108は、基板に与えられる圧縮および引張応力を変調して、従来のアプローチにおける蓄積された圧縮応力に起因する基板102の変形に起因し得る、ワープの生成やクラックの形成を回避できる。さらに、組成傾斜本体108は、基板102とバッファ層110との間の格子不整合を効果的に変化させることができる。例えば、図1に示した実施例において、組成傾斜本体108は、バッファ層110を組成傾斜本体108上に形成できるように、シリコンからなる基板102とIII族窒化物からなるバッファ層110との間の格子不整合を変化させることができる。基板102とバッファ層110との間の格子不整合を変化させることにより、組成傾斜本体108は、バッファ層110およびHFET112が形成される活性IIIV族領域における転位を防止することができる。図1は、AlGaNからなるHFET112を支持するバッファ層110を示している。バッファ層110はAlGaNからなるが、別の実施例においては、バッファ層110は別のIII-V族半導体材料、例えばGaNからなることができる。構造100において、バッファ層110は、応力を基板102に与えることができる。例えば、バッファ層110は、バッファ層110の厚さとともに変化できる、追加の圧縮応力を基板102に与えることができる。従来のIII族窒化物半導体装置においては、例えば、約1.3μmより厚い連続的なバッファ層は、基板を著しく変形させて、上述した所望でないワープの生成やクラックの形成を引き起こし得る。こうして、ある従来の半導体装置は、厚いバッファ層からの応力に耐えるように厚い基板を含む。しかし、厚い基板を含むことは、材料および製造コストを著しく増加させ得る。厚いバッファ層を形成することを可能にする別の従来のストラテジは、組成が変化する層を有する不連続のバッファ層を含むことができるが、例えば降伏電圧の抵抗を低減して装置性能を悪化させ得る。しかし、本発明の一実施例においては、構造100は、実質的に連続的な組成の厚いバッファ層110、例えば、実質的に連続的な組成を有するAlGaNバッファ層を含み、従来技術に存在する厚い基板に関連する不利点、およびワープの生成やクラックの形成の可能性を回避しつつ、高い電圧破壊抵抗を与えることができる。上述のように、バッファ層110を用いて、HFET112を基板102から電気的に分離することができる。例えば、バッファ層110の厚さを増加させて、半導体装置110の降伏電圧を増加させることができる。本発明の幾つかの実施例において、バッファ層110は、約3μm以上の厚さに形成して、HFET112に対して900~1000ボルトの降伏電圧を可能にする。こうして、構造100は、ハイパワー用途に適するように、高い降伏電圧を支えることができる。構造100は、本発明の一実施例に従う、組成傾斜本体を含む代表的なIII-V族半導体装置を示すことを理解されるだろう。したがって、本発明の別の実施例は、材料および層を変更して利用できる。例えば、構造100は、アルミニウム、ガリウムおよび窒素を含むのに対して、別の実施例は、上述の定義セクションにおいて説明したように、インジムまたは別の適切な構成を含むこともできる。ここで図2を参照すると、図2は、本発明の一実施例に従うIII-V族半導体装置を製造する方法を説明するフローチャートを示している。当業者には明らかな特定の詳細や特徴は、フローチャート200から省略されている。例えば、当業者には既知のように、1つの工程は1以上のサブステップからなることができ、または専用装置または材料を伴うことができる。フローチャート200に示された工程200~276は、本発明の一実施例を説明するのに十分であるが、本発明の別の実施例は、フローチャート200に示されたものとは異なる工程を利用できる。フローチャート200に示された処理工程は、単にウェーハまたは半導体ダイとして参照されるかもしれない、処理されたウェーハ上で実行されることも注意されたい。さらに、図3A~3Dにおける構造370~376は、フローチャート200の工程270~276をそれぞれ実行した結果を示している。例えば、構造370は工程272の処理後の半導体構造を示し、構造372は工程272の処理後の構造370を示し、構造374は工程274の処理後の構造372を示しており、以下同様である。ここで、図2の工程270および図3Aを参照すると、フローチャート200の工程270は、基板上のAlN核形成層上にAlN厚層を形成することにより、基板を引張応力下におく工程を含む。図3Aの構造370は、図2におけるフローチャート200の工程70の完了後の、基板を含む構造の断面図を示している。構造370において、基板302は図1における基板102に対応し、核形成層304は図1における核形成層104に対応し、厚層306は図1における厚層106に対応する。図3Aにおいて、基板302上に核形成層304を形成し、核形成層304上に厚層306を形成することにより、基板302は引張応力下におかれる。厚層306は、例えば、高温処理においてAlNを成長させることにより形成できる。引張応力は、クラックを実質的に形成することがないように基板302に与えられることを理解されよう。図2における工程272および図3Bにおける構造372を参照すると、フローチャート200の工程272にて、応力領域320が基板302上に形成されて基板302に圧縮応力を与える。構造372において、応力領域320は、図1における組成傾斜本体108の領域に対応し、構造372の形成の初期段階にある。図3Bに示すように、応力領域320は、応力層322および324を含み、組成傾斜本体108における組成傾斜層にそれぞれ対応できる。こうして、応力層322および324は、変化する組成物、例えば、変化する組成のAlGaNを有することができる。図3Bに示すように、構造372において、応力層322はAlxGa1-xNを備え、応力層324はAlyGa1-yNを備え、ここで符号xおよびyは、各々の層における異なるアルミニウム含有量を表す。構造372において、下付き文字xは、0より大きく1より小さい値とすることができる。構造372においても、応力層324は応力層322上に形成され、応力層322より小さいアルミニウム含有量を有する。したがって、応力層324においては、符号yは、符号xの値未満の値を有し、その結果、応力領域320は、低減されたアルミニウム含有量の層を含む。こうして、応力領域320は、基板302に圧縮応力を与えることができる。図3Bの実施例において、基板302は、引張応力下で工程272に供せられる。基板302に圧縮応力を与えることにより、応力領域320は、基板302への正味の引張応力を低減できる。さらに、幾つかの実施例において、応力層322は、圧縮応力を基板302に与えて、基板302への正味の引張応力を低減し、応力層324は、十分な追加の圧縮応力を与えて、工程272の完了時に基板302を正味の圧縮応力下におくことができる。フローチャート200の工程272の結果は、図3Bにおける構造372により示されている。ここで図2における工程274および図3Cにおける構造374を参照すると、フローチャート200の工程274にて、応力変調領域326は、応力領域320上に形成され、基板302に引張応力を与える。構造374において、応力変調領域326は、図1における組成傾斜本体108の領域に対応し、構造374の形成の中間段階にある。図3Cに示された実施例において、応力変調領域326は、応力変調層328を備え、応力領域320の応力層324上に形成される。構造374において、応力変調層328は、AlaGa1-aNの組成を有するAlGaNを備え、ここで下付き文字aは、応力変調層328におけるアルミニウム含有量を表す。とりわけ、応力変調層328は、応力層324より大きいアルミニウム含有量を有し、その結果、応力変調層326は基板302に引張応力を与える。したがって、下付き文字aは、下付き文字yの値より大きい値から1までの範囲の値となり得る。こうして、応力変調領域328は、引張応力を基板302に与え、その結果、工程274の完了時に、基板302を、例えば正味の引張応力下におくことができる。一実施例において、下付き文字aの値は、下付き文字yの値と同様に、下付き文字xの値より大きくすることができる。フローチャート200の工程274の結果は、図3Cの構造374に示されている。ここで、図2における工程276および図3Dにおける構造376を参照すると、フローチャート200の工程276にて、応力領域330は、応力変調領域326上に形成される。構造372において、応力領域330は、組成傾斜本体308の領域に対応し、同様に、図1における組成傾斜本体108に対応する。図3Dに示した実施例において、応力領域330は、応力変調層328上に形成された応力層332を備える。構造376において、応力層328は、AlbGa1-bNの組成を有するAlGaNを備え、ここで下付き文字bは応力層332におけるアルミニウム含有量を表す。さらに、構造376において、応力層332は、応力変調層328より小さいアルミニウム含有量を有し、その結果、応力領域330は、基板302に圧縮応力を与える。したがって、下付き文字bの値は、下付き文字aの値よりも小さい。こうして、幾つかの実施例において、応力領域330は、基板302に圧縮応力を与えて、工程276の完了時に、基板302を低減された正味の引張応力下におくことができる。フローチャート200の工程276の結果は、図3Dにおける構造376により示されている。こうして、図2および図3A~3Dに示された方法は、III-V族半導体装置の一部として応力変調領域を含む組成傾斜本体を提供する。追加の工程を構造376上で実行して、図1における構造100を作製することができる。例えば、フローチャート200の工程276は、適切な格子構造を有する組成傾斜本体308を与え、その結果、バッファ層、例えば図1におけるバッファ層110は、その上にクラックを形成せずに、または著しいワープを生成せずに形成できる。上述のように、バッファ層は、圧縮応力を基板、例えば基板302に与えることができる。従来の半導体装置においては、厚いバッファ層は、基板とバッファ層との間で変化させるために使用される層により生成される蓄積された圧縮応力に加えて、基板に圧縮応力を与えて、著しいワープおよび/またはクラックの形成をもたらし得た。しかしながら、応力変調領域326を含めることにより、組成傾斜本体308は、基板302に与えられる応力を変調して与えられる正味の応力を低減し、その結果、著しいワープの生成および/またはクラックの形成を低減できるのである。より具体的には、応力変調領域326は、基板302に引張応力を与えて、厚いバッファ層によって与えられる過剰な圧縮応力を解消することができる。その後、HFET112をバッファ層110上に作製し、基板302に追加の引張応力を与えることができるウェーハの冷却を行うことにより、構造100を形成することができる。構造100における各層は、ウェーハの冷却後に実質的に応力のない基板302となるように制御されることが好ましい。例えば、様々な半導体装置層の厚さおよび組成を調整することにより、基板302上の応力を釣り合わせて、基板302に与えられる正味の応力を制限することができる。図2および図3A~3Dに示した方法は、単に代表的なものであって、本発明の範囲を限定する意図はないことを注意されたい。例えば、図3Bにおける応力領域320は、応力層322と324とからなるのに対して、応力領域320における応力層の数および厚みを変更して、基板302に与えられる応力を調整できる。例えば、一実施例において、応力領域320は、単一の応力層からなることができる。同様に、応力変調領域326および応力領域330における層数および厚さを変更できる。一実施例において、応力領域330を省略できる。別の実施例において、組成傾斜本体308は、複数の応力変調領域を備えることができる。こうして、上述のように、本発明は、少なくとも1つの応力変調領域を有する組成傾斜本体を含むIII-V族半導体装置を実現する。応力変調領域を含めることにより、組成傾斜本体は、基板に与えられる応力を変調して、著しいワープの生成および/またはクラックの形成なしに、半導体装置中に厚い連続的なバッファ層を提供することができる。こうして、半導体装置は、ハイパワー半導体装置において特に好ましい、改善された降伏電圧を有することができる。上記の本発明の説明から、様々な技術を用いて、本発明の概念を本発明の範囲から離れることなく実装できることは明らかである。さらに、本発明は特定の実施例を具体的に参照して説明したが、当業者は、本発明の精神および範囲から離れることなく、形式および細部において変更できることを理解されよう。したがって、記載した実施例は、全て説明のためであって、限定するためのものではないと考えられたい。ここに記載された具体的な実施例に限定されず、本発明の範囲から離れることなく、多くの再構成、変更および置換が可能であることも理解されたい。