"複数の半導体パッケージを基板上に積層した積層構造を有する半導体装置において、それぞれの上面、下面および少なくとも一つの側面に電極が配設されている複数の第1の半導体パッケージと、側面以外の面に電極が配設されている少なくとも一つの第2の半導体パッケージと、を備え、各第1の半導体パッケージの上面の電極の配置と下面の電極の配置は互いに対応し、前記複数の第1の半導体パッケージは、各第1の半導体パッケージの前記少なくとも一つの側面が同一面内に位置しかつ積層方向に隣接する2つの第1の半導体パッケージの一方の下面に配設された電極と他方の上面に配設された対応する電極が互いに接続するように前記基板上に積層され、前記第2の半導体パッケージの電極は、前記積層された各第1の半導体パッケージの少なくとも一つの側面に配設された電極の配列に対応する配列を有し、前記第2の半導体パッケージは、その電極が、前記積層された各第1の半導体パッケージの少なくとも一つの側面に配設された対応する電極と互いに接続するように前記少なくとも一つの側面と平行に前記基板上に配置されていることを特徴とする半導体装置。第2の半導体パッケージに配設された各電極およびそれらに対応する各第1の半導体パッケージの少なくとも一つの側面の電極の配列は、前記積層構造において互いに接続されたときに、等長かつ直線的な伝送経路を形成する配列であることを特徴とする請求項1に記載の半導体装置。側面以外の一つの面に電極が配設された第3の半導体パッケージをさらに備え、各第1の半導体パッケージは、前記電極が配設されている少なくとも一つの側面とは異なる他の一つの側面に電極を有し、前記第3の半導体パッケージの電極は、前記積層された各第1の半導体パッケージの前記他の一つの側面に配置された電極の配列に対応するよう配置され、前記第3の半導体パッケージは、その電極が前記積層された各第1の半導体パッケージの他の一つの側面に配設された対応する電極と互いに接続するように前記基板上に前記他の一つの側面に平行に前記基板上に配置されることを特徴とする請求項1または2に記載の半導体装置。上記第3の半導体パッケージの各電極およびそれらに対応する各第1の半導体パッケージの他の一つの側面の電極は、前記積層構造において互いに接続されたときに、等長かつ直線的な伝送経路を形成することを特徴とする請求項3に記載の半導体装置。前記第2の半導体パッケージの電極と前記第1の半導体パッケージの側面の電極は、小振幅差動信号LVDS伝送方式に基づく電極であることを特徴とする請求項1乃至4のいずれか一項に記載の半導体装置。前記第2の半導体パッケージの電極と前記第1の半導体パッケージの側面の電極は、誘導結合による無線通信方式に基づく電極であることを特徴とする請求項1乃至4のいずれか一項に記載の半導体装置。固体撮像素子と、前記固体撮像素子から出力された画像信号に記録信号処理を行なうための記録信号処理装置と、請求項1乃至6のいずれか一項に記載の半導体装置とを備え、前記固体撮像素子は前記第2の半導体パッケージに配置され、前記記録信号処理装置は前記複数の第1の半導体パッケージに配置されることを特徴とする撮像装置。しかしながら、高画素数の撮像素子にて結像された撮像画像を高フレームレートで連続的に記録処理するには、撮像素子を形成するデバイスと記録信号処理を行う半導体デバイスとの間の伝送速度が非常に高速である必要がある。しかし、例えば、特許文献1に開示されている積層構造では、パッケージの一つを撮像素子に関連するデバイスとしたとき、他の処理パッケージとの間で等長の配線構造が達成されない構成となっている。そのため、従来技術ではデバイス間の伝送遅延抑制や並列信号伝送を行う上で個々の伝送信号のばらつきを抑制することが必要となり、デバイス間の並列伝送信号が等長になるように配線することが望まれる。本発明の目的は上記従来技術の問題を解決するための半導体パッケージの積層構造を有する半導体装置の提供を目的とする。本発明によれば、複数の半導体パッケージを基板上に積層した積層構造を有する半導体装置は、それぞれがその上面、下面および少なくとも一つの側面に電極が配設された第1の半導体パッケージと、側面以外の面に電極が配設されている少なくとも一つの第2の半導体パッケージとを備え、各第1の半導体パッケージの上面の電極の配置と下面の電極の配置は互いに対応し、複数の第1の半導体パッケージは、各第1の半導体パッケージの少なくとも一つの側面が同一面内に位置しかつ積層方向に隣接する2つの第1の半導体パッケージの一方の下面に配設された電極と他方の上面に配設された対応する電極が互いに接続するように基板上に積層され、第2の半導体パッケージの電極は、積層された各の第1半導体パッケージの少なくとも一つの側面に配設された電極の配列に対応する配列を有し、第2の半導体パッケージは、その電極が、積層された各第1の半導体パッケージの少なくとも一つの側面に配設された対応する電極と互いに接続するように少なくとも一つの側面と平行に基板上に配置されている。本発明の半導体装置の積層構造によれば、パッケージの実装面積を削減し高集積化を実現すると共に、パッケージ間の信号伝送路を直線的な伝送経路でかつ等長に配線することが可能となる。これにより、高画素化する撮像素子から信号処理パッケージへの撮像画像信号の高速伝送が可能となする。以下、本発明の実施形態について図面を参照して詳細に説明する。図1は、本発明の実施例に係わる半導体装置の構成例を示す。本半導体装置は、例えば撮像装置における記録信号処理装置として搭載される積層構造の半導体装置であり、その場合、基板上に積層される半導体パッケージには記録信号処理を行なう半導体デバイスが集積化LSIされている。図に示されるように、本実施例の半導体装置は基板100を有し、そこでは各半導体パッケージの実装及び半導体パッケージと図示しない各部品とを電気的に配線の接続が行なわれる。基板100上には、上面、下面及び側面に電極を有する第1の半導体パッケージ101、102、103が3段の積層構造として実装されている。第1の半導体パッケージ101、l02、103は、それぞれの側面に配設された電極が同一面内に位置するよう積層されている。第2の半導体パッケージは、第1の半導体パッケージ101、l02、103の側面電極が並ぶ面に対して、第2の半導体パッケージ104の側面以外の面、例えば下面に配設された電極105が正対するように実装されている。なお、積層される第1の半導体パッケージの数は3つに限られず、例えば撮像素子の画総数に応じて必要とされる信号処理LSIの数に応じて適宜増減することが可能である。この場合、積層数に応じて第2の半導体パッケージのサイズおよび電極配置も適宜変更される。なお、上述したように、本発明を撮像装置に適用した場合、第1の半導体パッケージには記録信号処理装置が配置され、第2の半導体パッケージにはCCDおよびCMOSイメージセンサのような固体撮像素子およびその駆動回路が配置される。記録信号処理装置は、固体撮像素子から出力される画像信号に記録信号処理を施す。図2は、第1の半導体パッケージの構成を示す。第1の半導体パッケージ101は、上面電極201とそれに対応する下面電極202と側面電極203を具備する。図では、各電極をテープやフィルムタイプならびにボールタイプの電極として示しているが、リードタイプ電極などの別形状の電極を用いることも可能である。また電極の材質としては、はんだのように錫を含有する合金の他に、金、アルミニウム、銅や銅化合物、鉄化合物の合金等を使用することも可能である。更には、電極間の接続は、配線として物理的に接続する方法以外に、電磁誘導や赤外線を用いた通信方法を用いて半導体パッケージ間の信号伝送を行う送受信部を電極の代りに設けてもよい。例えば、物理的接続方法としては小振幅差動信号LVDS:LowVoltageDifferentialSignaling伝送方式による接続方法がある。また、無線通信方法としては無線TSV技術のような誘導結合による無線通信方式が可能である。図3は、図1のA方向から見たときの第1の半導体パッケージの積層構造を示す図、また図4は図1のB方向から見たときの第2の半導体パッケージを示す図である。図3に示されるように、第1の半導体パッケージ101、102、103が3段の積層構造で実装されていて、基板100とは最下層の第1の半導体パッケージ101の下面電極202が電気的に接続している。また第1の半導体パッケージ101と102は、一方の半導体パッケージ101の上面電極201と他方の半導体パッケージ102の下面電極202とが電気的に接続されて信号の送受信を行う。同様に第1の半導体パッケージ102と103は、第1の半導体パッケージ102の上面電極201と第1の半導体パッケージ103の下面電極202が電気的に接続されて信号の送受信を行う。図4に示すように、第2の半導体パッケージの垂直方向の電極の配列の間隔は、図3に示す第1の半導体パッケージが基板上に積層実装されたときの側面電極203の積層方向の間隔H3と一致する間隔H4になるよう製造される必要がある。また、第2の半導体パッケージの水平方向に配列された電極群401、402、403は、第1の半導体パッケージ101,102,103の側面電極203と接続可能な配置割り付けを行って製造される必要がある。さらに図4で示すように、第2の半導体パッケージの水平方向に配列された電極の間隔は、図3に示す第1の半導体パッケージが積層実装された際の側面電極203の垂直方向の間隔W3と一致する間隔W4になるよう製造される必要がある。また、第2の半導体パッケージの水平方向に配列された電極群401,402,403は第1の半導体パッケージの側面電極203と機能的に接続可能な配置割り付けを行って製造される必要がある。このように、本実施例の半導体パッケージの積層構造では、第1の半導体パッケージ同士の接続および第1と第2の半導体パッケージ同士の接続での伝送路長がすべて等長となる。以上、説明したように、本件発明の電極配置を有する第1の半導体パッケージと第2の半導体パッケージの積層構造によれば、半導体パッケージ間の伝送路を等長でかつ直線的な伝送経路として形成することが可能となる。これにより、電子デバイスとしての半導体パッケージ間の伝送遅延を抑制し、更なる高速伝送を実現することが可能となる。本実施例では第1の半導体パッケージの一つの側面に対して第2の半導体パッケージを接続していたが、同様の接続構成で他の側面についても更なる第2の半導体パッケージまたは第3の半導体パッケージを接続することも可能である。このような実施例の変形例を図5および6を参照して以下に説明する。図5は、第1の実施例の半導体積層構造に更に第3の半導体パッケージ504を接続した積層構造を示す。図6は、第5図の積層構造に使用される第1の半導体パッケージの構成を示す。図6に示されるように、本変形例の第1の半導体パッケージ501は、上面電極601と下面電極602と第1の側面電極603と第2の側面電極604を具備する。図示するように、第1の半導体パッケージ501、502、503は、第1の実施例の第1の半導体パッケージの101、102、103と同様の上面と下面と側面の他に更にもう一つの側面に電極を具備し、合計4つの面に電極を有する。2つの側面のうちの1つの側面の電極は、第2の半導体パッケージ104と接続されるように実装され、他の側面の電極は第2の半導体パッケージ104と同様に第3の半導体パッケージ504と接続されるように実装される。同様に、第1の半導体パッケージの残る2つの側面についても電極を実装して更なる複数種類の半導体パッケージと接続する積層構造にすることも可能である。また、図5では積層実装された3つの第1の半導体パッケージのうち、その側面電極を介して第3の半導体パッケージに接続されるのは2つ、第2の半導体パッケージに接続されるのは3つとなっている。しかし、この数、即ち第1、第2および第3の半導体パッケージ間の接続構成も必要に応じて適宜変更可能である。また、図5では、積層実装された第1の半導体パッケージの隣接する2つの側面に第2の半導体パッケージと第3の半導体パッケージをそれぞれ実装する例を示した。しかし、積層実装された第1の半導体パッケージの対向する2つの側面それぞれに第2の半導体パッケージと第3の半導体パッケージを実装することも可能である。また、図5の積層配置構成において、第2および第3の半導体パッケージそれぞれの側面にも電極を設け、それらも互いに接続するように第2および第3の半導体パッケージを配置することも可能である。この場合、第2および第3の半導体パッケージそれぞれの横方向のサイズを適宜設定すれば、それぞれのパッケージ104および504の側面電極同士を接続させることができる。このように積層された第1の半導体パッケージの複数の側面に電極を配置して第2の半導体パッケージならびに第3の半導体パッケージを接続する積層構造にしても、第1の実施例と同様の効果が得られる。即ち、複数種類の複数個の半導体パッケージ間伝送路を、等長でかつ直線的な伝送経路にすることができるので、半導体パッケージのような電子デバイス間の伝送遅延を抑制し、更なる高速伝送を実現することが可能となる。以上、この発明の実施形態について図面を参照して詳述してきたが、具体的な構成はこの実施形態に限られるものではなく、この発明の要旨を逸脱しない範囲の設計等も含まれる。以上、本発明を好ましい実施例により説明したが、本発明は上述した実施例に限ることなくクレームに示した範囲で種々の変更が可能である。"