以下の工程を含むことを特徴とする半導体装置の製造方法:a上面、前記上面に形成された複数のフリップチップ用リード、前記複数のフリップチップ用リードを露出するように前記上面に形成された上面側絶縁膜、前記上面とは反対側の下面、前記下面に形成された複数のボール用ランド、前記下面に形成され、かつ、平面視において前記複数のボール用ランドの周囲に配置された複数のテスト用ランド、前記複数のボール用ランドおよび前記複数のテスト用ランドを露出するように前記下面に形成された下面側絶縁膜を有する配線基板を準備する工程;b表面、前記表面に形成された複数のボンディングパッド、前記表面とは反対側の裏面を有する半導体チップを、前記半導体チップの前記表面が前記配線基板の前記上面と対向するように、前記配線基板の前記上面上に配置し、複数のバンプ電極を介して前記複数のボンディングパッドと前記複数のフリップチップ用リードとを電気的に接続する工程;c前記配線基板の前記下面に形成された前記複数のボール用ランドのそれぞれに半田ボールを形成する工程;d前記c工程の後、前記複数のボール用ランドのそれぞれに形成された前記半田ボールに第1コンタクトピンを接触させ、前記複数のボール用ランドの周囲に配置された前記複数のテスト用ランドのそれぞれに第2コンタクトピンを接触させた状態でテストを行う工程;ここで、前記a工程で準備する前記配線基板の前記複数のフリップチップ用リードのそれぞれの表面には、半田層が形成されており、前記a工程で準備する前記配線基板の前記複数のテスト用ランドのそれぞれには、前記テスト用ランドから前記配線基板の前記下面の周縁部に向かって延在する第1給電線が電気的に接続されており、前記複数のテスト用ランドのそれぞれの表面には、前記第1給電線を利用した電解メッキ法によりメッキ層が形成されており、前記複数のテスト用ランドのそれぞれの表面に前記メッキ層を形成した後、前記第1給電線を前記配線基板の前記下面の周縁部において切断する工程をさらに含み、前記切断工程後の前記配線基板の前記下面の一部は、前記下面側絶縁膜から露出しており、前記複数のテスト用ランドのうち、前記配線基板の前記下面の前記周縁部に最も近接して配置されたテスト用ランドと、前記配線基板の前記下面の前記周縁部との間隔は、前記複数のボール用ランドのそれぞれの径よりも大きい。前記配線基板の前記下面に形成された前記複数のボール用ランドおよび複数のテスト用ランドのそれぞれは、銅からなり、前記複数のテスト用ランドのそれぞれの表面に形成されたメッキ層は、ニッケルメッキ層とその上部に形成された金メッキ層とで構成されることを特徴とする請求項1記載の半導体装置の製造方法。前記複数のフリップチップ用リードのそれぞれの表面に形成された前記半田層は、前記複数のフリップチップ用リードのそれぞれの表面に付着させた半田粉末をリフローすることにより形成されることを特徴とする請求項1記載の半導体装置の製造方法。前記b工程の後、前記d工程に先立って、前記半導体チップの前記表面と前記配線基板の前記上面との隙間を樹脂で封止する工程をさらに含むことを特徴とする請求項1記載の半導体装置の製造方法。前記複数のテスト用ランドのそれぞれの表面に前記メッキ層を形成する工程では、前記複数のフリップチップ用リードおよび前記複数のボール用ランドのそれぞれの表面がメッキ用絶縁膜で覆われることを特徴とする請求項1記載の半導体装置の製造方法。前記a工程で準備する前記配線基板の前記上面には、前記配線基板の前記上面に形成された配線を介して前記複数のフリップチップ用リードのいずれかに電気的に接続され、かつ、前記配線基板の内層に形成された内層配線を介して前記複数のボール用ランドおよび前記複数のテスト用ランドのいずれかに電気的に接続された複数のランドが形成されており、前記複数のランドのそれぞれは、平面視において前記複数のボール用ランドの周囲に配置されており、前記複数のランドのそれぞれには、前記ランドから前記配線基板の前記上面の周縁部に向かって延在する第2給電線が電気的に接続されており、前記複数のランドのそれぞれの表面には、前記第2給電線を利用した電解メッキ法によりメッキ層が形成されていることを特徴とする請求項1記載の半導体装置の製造方法。前記a工程で準備する前記配線基板の前記下面には、ダイシング領域と前記ダイシング領域によって区画される複数のデバイス領域が設けられており、前記ダイシング領域内における前記配線基板の前記下面には第3給電線が形成されており、前記配線基板の前記上面に設けられた前記複数のデバイス領域のそれぞれには、前記複数のフリップチップ用リードが形成されており、前記配線基板の前記下面に設けられた前記複数のデバイス領域のそれぞれには、前記複数のボール用ランド、前記複数のテスト用ランド、前記複数のテスト用ランドのそれぞれに電気的に接続された前記第1給電線、前記複数のボール用ランドと前記複数のテスト用ランドとを露出する前記下面側絶縁膜が形成されており、前記複数のテスト用ランドのそれぞれに電気的に接続された前記第1給電線は、前記ダイシング領域内の前記第3給電線に電気的に接続されており、前記複数のデバイス領域のそれぞれに形成された前記複数のテスト用ランドの表面には、前記第1給電線および前記第3給電線を利用した電解メッキ法によりメッキ層が形成されており、前記c工程の後、前記配線基板を前記ダイシング領域に沿って切断することにより、前記配線基板を前記デバイス領域単位で個片化する工程をさらに含むことを特徴とする請求項1記載の半導体装置の製造方法。前記複数のデバイス領域のそれぞれに形成された前記複数のテスト用ランドの表面に前記メッキ層を形成した後、前記b工程に先立って、前記ダイシング領域内の前記第3給電線を除去する工程をさらに含むことを特徴とする請求項7記載の半導体装置の製造方法。前記第3給電線の除去は、前記ダイシング領域内における前記配線基板の前記下面をエッチパックすることにより行われることを特徴とする請求項8記載の半導体装置の製造方法。前記ダイシング領域内における前記配線基板の前記下面をエッチパックする工程では、前記複数のデバイス領域内における前記配線基板の前記下面がエッチバック用絶縁膜で覆われることを特徴とする請求項9記載の半導体装置の製造方法。前記ダイシング領域内における前記配線基板の前記下面をエッチパックする工程では、前記複数のデバイス領域内における前記配線基板の前記下面の一部もエッチバックされることを特徴とする請求項9記載の半導体装置の製造方法。本願発明者らは、前述した特許文献1に記載されたようなPOP型半導体装置の開発を行っている。そして、POP型半導体装置における下段側パッケージの製造について検討した結果、以下のような問題点を見出した。本願発明者らが検討したPOP型半導体装置は、下段側パッケージの配線基板の下面マザーボード実装面に2種類の導電パッドボール用ランドおよびテスト用ランドを備えている。そして、上記ボール用ランドの表面には下段側パッケージの製造過程で半田ボールが接続されるのに対し、製造工程の最終段階であるテスト工程導通試験工程でテスターのコンタクトピンが接触するテスト用ランドの表面には半田ボールが接続されない。そのため、製造工程の全段階に亘って大気に曝されるテスト用ランドの表面には酸化膜が形成され易く、その結果、テスト工程でテスト用ランドの表面にコンタクトピンを接触させた際、両者の接触抵抗が高くなったり、両者の導通が確保できなくなったりする恐れがある。そこで、本願発明者らは、テスト用ランドの表面を耐酸化性の高いメッキ層で覆うことについて検討した。メッキ層をAuで構成する場合には、CuとAuとの相互拡散を抑制するために、メッキ層をNiニッケルメッキ層とAuメッキ層の2層構造とするのが通例である。メッキ層の形成方法には、例えば無電解メッキ法と電解メッキ法とがある。特に、無電解メッキ法は、金属の表面が露出してさえいれば、金属に電流を供給しなくともその表面にメッキ層を形成できるという利点を有している。しかしながら、POP型半導体装置の場合、下段側パッケージの配線基板には、前述のボール用ランドやテスト用ランドが形成されているだけでなく、これらのランド導電パッドが形成された面と反対側の上面側に、半導体チップと電気的に接続される導電パッドや、上段側パッケージのバンプ電極に電気的に接続される導電パッドや、上段側パッケージのバンプ電極導電性部材と電気的に接続される導電パッドも形成されている。そして、これらの導電パッドの接続形態は互いに異なっており、メッキ層を形成したくない、あるいはする必要がない導電パッドも一部存在する。そのため、下段側パッケージの配線基板の下面に形成されたテスト用ランドの表面に無電解メッキ法でメッキ層を形成する際には、メッキ層を形成したくない、あるいはする必要がない導電パッドの表面を絶縁膜レジスト膜で覆っておく必要がある。ところが、一般に、無電解メッキ法は、電解メッキ法に比べてメッキ処理液メッキ液の温度が高いだけでなく、処理時間も長い。一例として、電解メッキ処理液の温度は60°C程度、処理時間は2~3分程度であるのに対し、無電解メッキ処理液の温度は90°C程度、処理時間は15分程度である。そのため、無電解メッキ法を用いて特定の導電パッドの表面に選択的にメッキ層を形成しようとすると、他の導電パッドを覆っている絶縁膜レジスト膜がメッキ処理液に浸食されて除去されてしまい、他の導電パッドの表面へのメッキ層の形成を確実に抑制することが困難となる。また、溶解した絶縁膜を構成する材料が、メッキ処理液中に拡散してしまい、形成されるメッキ層の膜質が低下する恐れもある。すなわち、POP型半導体装置のように、配線基板に形成された接続形態の異なる各種導電パッドのうち、特定の導電パッドの表面のみに選択的にメッキ層を形成したいような場合には、無電解メッキ法の適用は困難である。他方、電解メッキ法を用いる場合は、メッキ層を形成したい導電パッドに電流を供給するための配線給電線が必要になる。通常、配線基板に形成された導電パッドの表面に電解メッキ法でメッキ層を形成する場合は、配線基板の周縁部を囲むように第1給電線共通給電線を形成し、さらに、メッキ層を形成したい導電パッドと第1給電線との間を第2給電線で電気的に接続する。そして、外部電源から第1給電線および第2給電線を経由して導電パッドに電流を供給する。また、電解メッキ工程が完了した後、不要となった配線基板の周縁部の第1給電線を切断除去する作業が必要となる。しかし、上記した電解メッキ法を用いる際に、メッキ層を形成したい導電パッドの数が多く、かつ、導電パッド同士が狭いピッチで配置されていると、配線基板の周縁部に形成された第1給電線と導電パッドとを接続する第2給電線の配線設計配線レイアウトが困難になる。その対策としては、例えば特許文献1に記載されたPOP型半導体装置のように、メッキ層を形成しない導電パッドボール用ランドを配線基板の下面の中央部側に配置し、メッキ層を形成する導電パッドテスト用ランドを周縁部側に配置することにより、ボール用ランド間に第2給電線をできるだけ経由させずに、第2給電線の配線長を短くすることが考えられる。ところが、単にテスト用ランドを配線基板の下面の周縁部側に寄せて配置しただけでは、周縁部の第1給電線を除去する際に使用されるレジスト膜の位置がずれた際に、テスト用ランドの一部も同時に除去されてしまう恐れがあることが判明した。そして、テスト用ランドの一部が除去されると、その面積が減少するために、テスト用ランドの表面にコンタクトピンを確実に接触させることが困難になる。本発明の目的は、配線基板の下面に、半田ボールが接続されるボール用ランドと半田ボールが接続されないテスト用ランドとが設けられた半導体装置半導体パッケージのテスト精度を向上させる技術を提供することにある。本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。本願発明の好ましい一実施態様である半導体装置の製造方法は、a上面、前記上面に形成された複数のフリップチップ用リード、前記複数のフリップチップ用リードを露出するように前記上面に形成された上面側絶縁膜、前記上面とは反対側の下面、前記下面に形成された複数のボール用ランド、前記下面に形成され、かつ、平面視において前記複数のボール用ランドの周囲に配置された複数のテスト用ランド、前記複数のボール用ランドおよび前記複数のテスト用ランドを露出するように前記下面に形成された下面側絶縁膜を有する配線基板を準備する工程、b表面、前記表面に形成された複数のボンディングパッド、前記表面とは反対側の裏面を有する半導体チップを、前記半導体チップの前記表面が前記配線基板の前記上面と対向するように、前記配線基板の前記上面上に配置し、複数のバンプ電極を介して前記複数のボンディングパッドと前記複数のフリップチップ用リードとを電気的に接続する工程;c前記配線基板の前記下面に形成された前記複数のボール用ランドのそれぞれに半田ボールを形成する工程、d前記c工程の後、前記複数のボール用ランドのそれぞれに形成された前記半田ボールに第1コンタクトピンを接触させ、前記複数のボール用ランドの周囲に配置された前記複数のテスト用ランドのそれぞれに第2コンタクトピンを接触させた状態でテストを行う工程、を含んでおり、前記a工程で準備する前記配線基板の前記複数のフリップチップ用リードのそれぞれの表面には、半田層が形成されており、前記a工程で準備する前記配線基板の前記複数のテスト用ランドのそれぞれには、前記テスト用ランドから前記配線基板の前記下面の周縁部に向かって延在する第1給電線が電気的に接続されており、前記複数のテスト用ランドのそれぞれの表面には、前記第1給電線を利用した電解メッキ法によりメッキ層が形成されており、前記複数のテスト用ランドのそれぞれの表面に前記メッキ層を形成した後、前記第1給電線を前記配線基板の前記下面の周縁部において切断する工程をさらに含み、前記切断工程後の前記配線基板の前記下面の一部は、前記下面側絶縁膜から露出しており、前記複数のテスト用ランドのうち、前記配線基板の前記下面の前記周縁部に最も近接して配置されたテスト用ランドと、前記配線基板の前記下面の前記周縁部との間隔は、前記複数のボール用ランドのそれぞれの径よりも大きい。本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。配線基板の下面に、半田ボールが接続されるボール用ランドと半田ボールが接続されないテスト用ランドとが設けられた半導体装置のテスト精度が向上する。以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。また、以下の実施の形態では、特に必要なときを除き、同一または同様な部分の説明を原則として繰り返さない。また、以下の実施の形態を説明する図面においては、構成を分かり易くするために、平面図であってもハッチングを付す場合がある。本実施の形態は、マイコンチップコントローラチップが搭載された第1半導体パッケージ第1半導体装置、下段側パッケージの上部に、メモリチップが搭載された第2半導体パッケージ第2半導体装置、上段側パッケージを積層してシステムを構成するPOP型半導体装置に適用したものである。このPOP型半導体装置は、下段側パッケージの下面に形成された半田ボールを介して携帯電話のような小型情報通信端末機器のマザーボードに搭載される。<第1半導体パッケージ第1半導体装置、下段側パッケージ>まず、POP型半導体装置の一部である下段側パッケージの概略構成について説明する。図1は、下段側パッケージの上面を示す平面図、図2は、下段側パッケージの上面を、半導体チップを取り除いた状態で示す平面図、図3は、下段側パッケージの下面を示す平面図、図4は、図3の一部を拡大して示す平面図、図5は、下段側パッケージの概略断面図、図6は、図5の一部を拡大して示す断面図である。下段側パッケージ100は、配線基板ベース基板101と、この配線基板101の上面の中央部に搭載されたマイコンチップ半導体チップ102とを備えている。下段側パッケージ100の配線基板101は、例えば4層のCu銅配線表面配線、裏面配線および内層配線を備えた多層配線基板であり、その平面形状は四角形正方形である。また、各層のCu配線を電気的に絶縁する絶縁層は、ガラス繊維または炭素繊維に樹脂を含浸させた絶縁材料からなるプリプレグおよびコア層によって構成されている。配線基板101は、例えばコア層を2層のCu配線表面配線および裏面配線で挟んだ2層配線基板などで構成することもできる。配線基板101の上面に形成された表面配線は、配線基板101の上面の中央部近傍に配置された複数のフリップチップ用リード導電パッド103Aと、配線基板101の上面の周縁部近傍に配置された複数のプリスタック用ランド導電パッド103Bと、これらを電気的に接続する複数の配線103とによって構成されている。言い換えると、配線基板101の上面に形成された複数の配線表面配線103は、それぞれの一端がフリップチップ用リード103Aを構成し、他端がプリスタック用ランド103Bを構成している。図2に示すように、複数のフリップチップ用リード103Aは、配線基板101の各辺と平行な方向に沿って1列に配置されている。また、複数のプリスタック用ランド103Bは、配線基板101の各辺と平行な方向に沿って2列に配置されている。図6に示すように、配線基板101の上面は、複数の配線103のそれぞれの両端部フリップチップ用リード103A、プリスタック用ランド103Bの表面と周縁部端部、辺とを除き、上面側絶縁膜絶縁膜、ソルダレジスト膜104によって覆われている。すなわち、複数の配線103は、それぞれの両端部フリップチップ用リード103A、プリスタック用ランド103Bのみが上面側絶縁膜104から露出し、他の部分は、上面側絶縁膜104によって覆われている。そして、フリップチップ用リード103Aの表面には半田層115が形成されており、プリスタック用ランド103Bの表面には、メッキ層116が形成されている。メッキ層116は、Niメッキ層とその上部に形成されたAuメッキ層とで構成されている。配線基板101の上面に搭載されたマイコンチップ102は、平面形状が四角形正方形の単結晶シリコン基板からなり、その表面デバイス面が配線基板101の上面と対向するようにフェイスダウン実装されている。図示はしないが、このマイコンチップ102には、上段側パッケージに搭載されるメモリチップ後述を制御するための制御回路が形成されている。マイコンチップ102の表面の周縁部近傍には、複数のボンディングパッド入出力端子110が形成されている。マイコンチップ102は、これらのボンディングパッド110の表面に形成された半田ボールバンプ電極111と、配線基板101のフリップチップ用リード103Aの表面に形成された半田層115とを介して配線基板101に電気的に接続されている。半田ボール111および半田層115は、例えばSn錫に微量のAg銀、Biビスマス、Zn亜鉛、Cuなどが添加されたSn合金によって構成されている。図示は省略するが、ボンディングパッド110は、マイコンチップ102の各辺に沿って1列に配置されている。但し、ボンディングパッド110の数が多い場合、ボンディングパッド110は、マイコンチップ102の各辺に沿って2列に配置され、かつ、内側の列のボンディングパッド110と外側の列のボンディングパッド110は、千鳥状に配置される。この場合は、配線基板101の上面のフリップチップ用リード103Aも、配線基板101の各辺に沿って2列に配置され、かつ、内側の列のフリップチップ用リード103Aと外側の列のフリップチップ用リード103Aは、千鳥状に配置される。配線基板101の上面上面側絶縁膜104とマイコンチップ102の表面との間には、マイコンチップ102の表面を保護するためのアンダーフィル樹脂112が充填されている。このアンダーフィル樹脂112は、例えば一液型熱硬化性エポキシ樹脂によって構成されている。アンダーフィル樹脂112は、マイコンチップ102と配線基板101との熱膨張係数差に起因して両者の界面に加わる熱応力を緩和する機能や、マイコンチップ102と配線基板101との接着力を強化する機能も備えている。一方、配線基板101の下面に形成された裏面配線は、複数のボール用ランド導電パッド107および複数のテスト用ランド導電パッド108により構成されている。図3に示すように、複数のボール用ランド107は、配線基板101の下面の中央部側に配置されており、テスト用ランド108は、配線基板101の下面の周縁部端部、辺側に配置されている。すなわち、テスト用ランド108は、ボール用ランド107よりも外側に配置されている。図3では、ボール用ランド107とテスト用ランド108のそれぞれのレイアウトを見易くするために、テスト用ランド108にハッチングを付している。図6に示すように、ボール用ランド107およびテスト用ランド108のそれぞれは、配線基板101の内層に形成された内層配線105およびビア配線106を介して、配線基板101の上面の配線103に電気的に接続されている。また、配線基板101の下面は、ボール用ランド107の表面、テスト用ランド108の表面および周縁部を除き、下面側絶縁膜絶縁膜、ソルダレジスト膜109によって覆われている。下面側絶縁膜109および前述した上面側絶縁膜104は、例えば熱硬化性ポリイミド樹脂や熱硬化性エポキシ樹脂などをベースとする絶縁材料によって構成されている。配線基板101の下面に形成された複数のボール用ランド107のそれぞれの表面には、POP型半導体装置の外部接続端子を構成する半田ボール113が接続されている。半田ボール113は、前述したマイコンチップ102のボンディングパッド110の表面に接続された半田ボール111よりも径直径が大きい。また、半田ボール113は、半田ボール111よりも融点溶融温度が低い半田材料によって構成されている。なお、図3および図4では、ボール用ランド107の表面に接続された半田ボール113の図示が省略されている。半田ボール113を構成する半田材料は、例えばSnに1.2のAg、0.5のCuおよび0.05のNiが添加されたSn合金によって構成されている。すなわち、本実施の形態において使用する半田ボール113では、微量のNiを添加した分、Agの含有量を減らし、これにより、半田ボール113の硬度を低下させている柔らかくしている。そのため、この半田ボール113を介してPOP型半導体装置を小型情報通信端末機器のマザーボードに搭載したとき、半田ボール113に熱ストレスや機械的ストレスなどが加わったとしても、半田ボール113は破断し難くなる。配線基板101の下面の周縁部近傍に配置されたテスト用ランド108は、下段側パッケージ100の組み立てが完了した後のテスト工程において、マイコンチップ102の動作を確認したり、マイコンチップ102と配線基板101との導通状態を判定個々の配線における断線の有無の確認したりするために使用される端子である。また、テスト用ランド108は、POP型半導体装置の組み立てが完了した後のテスト工程において、上段側パッケージに搭載されたメモリチップとマイコンチップ102との導通状態を判定したりする際にも使用される。また、テスト用ランド108の表面に半田ボール113を接続した場合には、POP型半導体装置が搭載されるマザーボード側にも、この半田ボール113が接続されるランド導電パッドを設けなければならず、マザーボードの配線設計が煩雑になる。これらの理由により、テスト用ランド108の表面には、半田ボール113が接続されていない。テスト用ランド108の表面には、メッキ層116が形成されている。このメッキ層116は、プリスタック用ランド103Bの表面に形成されたメッキ層116と同じく、Niメッキ層とその上部に形成されたAuメッキ層とで構成されている。これに対し、ボール用ランド107の表面には、メッキ層116が形成されていない。すなわち、半田ボール113は、Cuで構成されたボール用ランド107の表面に直接接続されている。後述するように、テスト用ランド108の表面のメッキ層116およびプリスタック用ランド103Bの表面のメッキ層116は、電解メッキ法によって形成される。そのため、図4に示すように、テスト用ランド108のそれぞれには、配線基板101の下面の周縁部に向かって延在する給電線108Aが接続されている。また、プリスタック用ランド103Bのそれぞれにも、後述する給電線が接続されている。これに対し、ボール用ランド107の表面にはメッキ層116が形成されないので、ボール用ランド107には給電線が接続されていない。同様に、フリップチップ用リード103Aの表面にはメッキ層116が形成されないので、フリップチップ用リード103Aボには給電線が接続されていない。<第1半導体パッケージ第1半導体装置、下段側パッケージの製造方法>次に、上記のように構成された下段側パッケージ100の製造方法について説明する。図7は、下段側パッケージ100の製造に用いるマップ基板大型配線基板の上面を示す平面図、図8は、マップ基板の下面を示す平面図、図9は、図8の一部破線で囲まれた矩形の領域を拡大して示す平面図、図10は、図9のA-A線断面図である。マップ基板200は、下段側パッケージ100の配線基板101の母体となる基板であり、その上面および下面には、マップ基板200の長辺方向および短辺方向にそれぞれ延在するダイシング領域DAが設けられている。そして、マップ基板200をこのダイシング領域DAに沿ってダイシングすることにより、複数の配線基板101が得られるようになっている。以下では、ダイシング領域DAによって囲まれた複数の領域ダイシング後に配線基板101となる複数の領域のそれぞれをデバイス領域と称する。例えば図7および図8に示すマップ基板200は、ダイシング領域DAによって囲まれた6個のデバイス領域を有しているので、このマップ基板200から6個の下段側パッケージ100を取得することができる。マップ基板200の各デバイス領域には、前述した配線基板101のCu配線フリップチップ用リード103A、プリスタック用ランド103B、内層配線105、ビア配線106、ボール用ランド107、テスト用ランド108が形成されている。マップ基板200の上面は、フリップチップ用リード103A、プリスタック用ランド103B、ダイシング領域DAのそれぞれの表面を除き、上面側絶縁膜104で覆われている。また、マップ基板200の下面は、ボール用ランド107、テスト用ランド108、ダイシング領域DAのそれぞれの表面を除き、下面側絶縁膜109で覆われている。なお、上面側絶縁膜104および下面側絶縁膜109は、断面図のみで図示し、平面図では図示を省略する。図9および図10に示すように、マップ基板200の下面のダイシング領域DA内には、ダイシング領域DAに沿ってマップ基板200の長辺方向および短辺方向に延在する給電線Cu配線108Bが形成されている。マップ基板200の各デバイス領域に形成されたテスト用ランド108は、給電線108Aを介して給電線108Bに電気的に接続されている。このように、給電線108Bは、各デバイス領域の外周に沿って配置されているので、テスト用ランド108がデバイス領域内の中央部付近に配置されていると、テスト用ランド108から給電線108Bまでの距離、すなわちテスト用ランド108と給電線108Bとを電気的に接続する給電線108Aの配線長が長くなり、給電線108Aの配線設計配線レイアウトが困難になる。そこで、上記マップ基板200は、テスト用ランド108をボール用ランド107よりもデバイス領域の周縁部側に配置することによって、給電線108Aの配線設計配線レイアウトを容易にしている。図11は、マップ基板200の下面のデバイス領域内に形成されたボール用ランド107の直径DB、テスト用ランド108の直径DT、ボール用ランド107とテスト用ランド108との間隔S1、およびテスト用ランド108とダイシング領域DAとの間隔S2の一例を示している。ボール用ランド107の直径DBおよびテスト用ランド108の直径DTは、例えばそれぞれ230μmであるDB=DT=230μm。また、ボール用ランド107と、このボール用ランド107に最も近いテスト用ランド108との間隔S1は、例えば170μmであるS1=170μm。そして、ダイシング領域DAに最も近接した位置に配置されたテスト用ランド108とダイシング領域DAとの間隔S2は、テスト用ランド108の直径DT=230μmよりも大きいS2>DT。このように、テスト用ランド108とダイシング領域DAとの間隔S2をボール用ランド107の直径DBよりも大きくした理由については後述する。なお、本実施の形態では、テスト用ランド108の直径DTは、ボール用ランド107の直径DBと同じであるため、上記の間隔S2の比較対象としては、ボール用ランド107に限らず、テスト用ランドの直径DTであってもよい。また、図10に示すように、マップ基板200の上面のダイシング領域DA内には、給電線Cu配線103Cが形成されている。図示は省略するが、給電線103Cは、マップ基板200の下面の給電線108Bと同じく、ダイシング領域DAに沿ってマップ基板200の長辺方向および短辺方向に延在している。そして、マップ基板200の上面の各デバイス領域に形成されたプリスタック用ランド103Bは、給電線Cu配線103Dを介して給電線103Cに電気的に接続されている。下段側パッケージ100の製造工程の一つである電解メッキ工程では、図示しない外部電源から給電線108B、108Aを通じてマップ基板200の下面のテスト用ランド108に電流が供給され、テスト用ランド108の表面にメッキ層116が形成される。また、外部電源から給電線103C、103Dを通じてマップ基板200の上面のプリスタック用ランド103Bに電流が供給され、プリスタック用ランド103Bの表面にメッキ層116が形成される図10参照。なお、テスト用ランド108の表面のメッキ層116およびプリスタック用ランド103Bの表面のメッキ層116は、断面図のみで図示し、平面図では図示を省略している。図12および図13図12のB-B線断面図に示すように、上記した電解メッキ工程では、マップ基板200の下面のデバイス領域内に配置されたボール用ランド107の表面およびダイシング領域DA内に配置された給電線108Bの表面にフィルム状のメッキレジスト膜202が貼り付けられる。また、マップ基板200の上面のダイシング領域DA内に配置された給電線103Cの表面および同図には示さないフリップチップ用リード103Aの表面にもメッキレジスト膜202が貼り付けられる。メッキレジスト膜202は、マップ基板200の表面上面および下面に露出したCu配線のうち、メッキ層116を形成しない部分ボール用ランド107、フリップチップ用リード103A、給電線103C、108Bが電解メッキ液によって浸食されるのを防ぐための保護膜である。メッキレジスト膜202は、例えばアクリル樹脂系のアルカリ現像型感光性ドライフィルムなどによって構成される。また、下段側パッケージ100の製造工程では、図14デバイス領域の一部を示す拡大断面図に示すように、マップ基板200の上面に形成されたフリップチップ用リード103Aの表面に半田層115が形成される。半田層115の形成は、上記した電解メッキ工程に先だって行うことも可能であり、電解メッキ工程の後に行うことも可能である。上記半田層115は、例えばあらかじめフリップチップ用リード103Aの表面に粘着性被膜を形成しておき、次に粘着性被膜の表面に半田粉末を付着させ、さらにフラックスを塗布した後、半田粉末をリフローさせることによって形成する。このとき、マップ基板200の表面上面および下面に露出したCu配線のうち、半田層115を形成しない部分ボール用ランド107、テスト用ランド108、プリスタック用ランド103B、給電線103C、108Bは、レジスト膜203で覆っておく。フリップチップ用リード103Aの表面に半田層115を形成するのは、以下の理由による。前述したように、フリップチップ用リード103Aの表面には、半田ボール111を介してマイコンチップ102が接続されるが、フリップチップ用リード103Aは、プリスタック用ランド103Bに比べて面積が小さい図2参照。また、半田ボール111も、配線基板101の下面のボール用ランド107に接続される半田ボール113に比べて直径が小さい図6参照。このため、半田ボール111をフリップチップ用リード103Aの表面に直接接続すると、半田量が不足し、両者の接着強度を十分に確保することが困難になる。そこで、あらかじめフリップチップ用リード103Aの表面に半田層115を形成しておき、半田層115と半田ボール111とを接続することにより、半田量の不足を補うことができる。半田層115は、例えばメタルマスクを用いてフリップチップ用リード103Aの表面に半田ペーストを印刷した後、この半田ペーストをリフローさせることによって形成することもできる。また、マイコンチップ102のボンディングパッド110に接続するバンプ電極は、半田ボール111に代えてAuバンプやCuポストを使用することもできる。下段側パッケージ100の製造工程では、上記した電解メッキ工程が完了した後、不要となったダイシング領域DA内の給電線103C、108Bが除去される。図15は、マップ基板200の下面のダイシング領域DA内に形成された給電線108Bの除去方法を示す一部拡大平面図、図16は、図15のC-C線断面図である。本実施の形態では、ダイシング領域DA内においてマップ基板200の表面に露出している給電線108Bをエッチバックすることにより、給電線108Bを除去している。給電線108Bをエッチバックする際には、エッチバック領域EA図15のハッチングで示す領域に開口を有するレジスト膜203をマップ基板200の下面に貼り付け、各デバイス領域をレジスト膜203で覆っておく。このとき、マップ基板200の上面にも、エッチバック領域EAが開口されたレジスト膜203を貼り付け、このレジスト膜203をマスクにしてエッチバック領域EA内の給電線103Cをエッチバックする。なお、本実施の形態では、マップ基板200の下面側だけでなく、上面側もエッチバックすることについて説明したが、これに限らず、メッキ層を形成するための給電線がマップ基板200の下面側にしか配置形成されていない場合には、マップ基板200の下面側に形成するレジスト膜にのみ、エッチバック領域に対応する開口を設けておいてもよい。ここで、レジスト膜203に形成された開口エッチバック領域EAの幅が狭いと、マップ基板200とレジスト膜203との間に合わせずれが生じた際、マップ基板200の下面において、ダイシング領域DA内の給電線108Bとデバイス領域内の給電線108Aとが分離されない不良短絡不良が発生する可能性がある。また、マップ基板200の上面において、ダイシング領域DA内の給電線103Cとデバイス領域内の給電線103Dとが分離されない不良が発生する可能性もある。そこで、レジスト膜203をマスクにして給電線108B、103Cをエッチバックする際は、レジスト膜203に形成される開口エッチバック領域EAの幅をダイシング領域DAの幅よりも広くする。これにより、マップ基板200とレジスト膜203との間に合わせずれが生じた場合でも、エッチバック領域EA内の給電線108B、103Cを確実に除去し、給電線108Bと給電線108A、および給電線103Cと給電線103Dを確実に分離することができる。ところが、レジスト膜203に形成される開口エッチバック領域EAの幅をダイシング領域DAの幅よりも広くした場合は、デバイス領域の周縁部の一部がエッチバック領域EA内に位置する。そのため、エッチバック領域EA内の給電線108B、103Cをエッチバックした際、エッチバック領域EA内に露出したデバイス領域の周縁部の絶縁膜下面側絶縁膜109、上側絶縁膜104や、その下層のCu配線給電線108B、103Dも同時にエッチングされ、Cu配線給電線108B、103Dの下層の絶縁層2層配線基板の場合は、コア層が露出する図16参照。このとき、図11に示したテスト用ランド108とダイシング領域DAとの間隔S2が小さいと、言い換えるとテスト用ランド108がデバイス領域の周縁部に近づき過ぎていると、テスト用ランド108の一部がレジスト膜203の開口エッチバック領域EA内に位置してしまう。その結果、エッチバック領域EA内の給電線108B、103Cをエッチバックした際に、テスト用ランド108もその一部がエッチバックされて面積が小さくなってしまう。しかしながら、本実施の形態のマップ基板200は、テスト用ランド108とダイシング領域DAとの間隔S2がテスト用ランド108の直径DT=230μmよりも大きい。言い換えるとテスト用ランド108とデバイス領域の周縁部との間隔が十分に確保されている。従って、テスト用ランド108の一部がレジスト膜203の開口エッチバック領域EA内に位置することはないので、給電線108B、103Cをエッチバックする際に、テスト用ランド108の一部がエッチバックされる恐れはない。これにより、後述するテスト工程において、テスト用ランド108の表面にコンタクトピンを精度よく接触させることができる。なお、図16に示すように、マップ基板200の上面のデバイス領域内に形成されたプリスタック用ランド103Bとダイシング領域DAとの間隔は、テスト用ランド108とダイシング領域DAとの間隔S2よりも十分に広い。従って、給電線108B、103Cをエッチバックする際に、プリスタック用ランド103Bの一部がエッチバックされる恐れはない。上記したエッチバック工程でダイシング領域DA内の給電線108B、103Cを除去すると、各デバイス領域内のCu配線フリップチップ用リード103A、プリスタック用ランド103B、内層配線105、ビア配線106、ボール用ランド107、テスト用ランド108は、他のデバイス領域内のCu配線と電気的に分離される。これにより、マップ基板200の上面に形成されたCu配線フリップチップ用リード103A、プリスタック用ランド103Bと、マップ基板200の下面に形成されたCu配線ボール用ランド107、テスト用ランド108との間の導通状態をデバイス領域単位でテストすることが可能となる。すなわち、マップ基板200の上面の各デバイス領域にマイコンチップ102を搭載する工程に先立って、各デバイス領域の良不良を判定することができる。下段側パッケージ100の製造工程では、上記したテスト工程に続いて、図17および図18デバイス領域の一部を示す拡大断面図に示すように、マップ基板200の上面の各デバイス領域にマイコンチップ102が搭載される。マイコンチップ102の搭載は、マイコンチップ102のボンディングパッド110の表面に形成された半田ボール111と、マップ基板200のフリップチップ用リード103Aの表面に形成された半田層115とを接合することによって行われる。マップ基板200の上面の各デバイス領域にマイコンチップ102が搭載されると、図19および図20デバイス領域の一部を示す拡大断面図に示すように、マップ基板201の上面とマイコンチップ102の表面との隙間がアンダーフィル樹脂112によって封止される。マップ基板201の上面とマイコンチップ102の表面との隙間をアンダーフィル樹脂112で封止するには、例えばマップ基板200の上面とマイコンチップ102の表面との隙間に流動性のある樹脂を供給し、続いて、マップ基板200を加熱炉内で加熱してこの樹脂を硬化させる。あるいは、あらかじめマップ基板201の上面のチップ搭載領域に流動性のある樹脂、あるいは、熱を加えることで流動状態となる樹脂を供給しておき、マップ基板200の上面にマイコンチップ102を搭載した後、マップ基板200を加熱してこの樹脂を硬化させてもよい。続いて、図21マップ基板200の下面の一部を示す拡大平面図および図22図21のD-D線断面図に示すように、マップ基板200の下面の各デバイス領域に形成されたボール用ランド107の表面に半田ボール113が接続される。半田ボール113は、例えばメタルマスクを用いてボール用ランド107の表面に半田ペーストを印刷した後、この半田ペーストをリフローさせることによって形成することができる。また、あらかじめ球状に成形された半田ボール113をボール用ランド107の表面に接着させた後、この半田ボール113をリフローさせることによって形成することもできる。その後、マップ基板200がダイシング領域DAに沿って切断ダイシングされ、各デバイス領域が個片化されることにより、図1~図6に示されたような下段側パッケージ100が完成する。<第1半導体パッケージ第1半導体装置、下段側パッケージの電気特性検査>次に、上記のような方法で製造された下段側パッケージ100の電気特性検査方法について説明する。図23は、下段側パッケージ100の電気特性検査に用いるプローブソケットの要部を示す概略断面図、図24は、図23に示すプローブソケットに内蔵されたコンタクトピンボール接続用コンタクトピンおよびランド接続用コンタクトピンの要部を示す概略断面図である。図23に示すように、プローブソケット120は、ソケット本体122と、このソケット本体122の上部に開閉可能に取り付けられたキャップ123とを備えている。また、ソケット本体122には、複数個のボール接続用コンタクトピン121Bと複数個のランド接続用コンタクトピン121Lとが内蔵されている。ボール接続用コンタクトピン121Bは、下段側パッケージ100の配線基板101のボール用ランド107に取り付けられた半田ボール113と接触する円柱状のプローブ針であり、ランド接続用コンタクトピン121Lは、テスト用ランド108と接触する円柱状のプローブ針である。ボール接続用コンタクトピン121Bの数は、配線基板101の下面に形成されたボール用ランド107の数と同じであり、ランド接続用コンタクトピン121Lの数は、テスト用ランド108の数と同じである。図24に示すように、ボール接続用コンタクトピン121Bとランド接続用コンタクトピン121Lのそれぞれは、金属製の管の中に収納されたコイルバネ124の弾性力によってピンガイド15内を上下動するポゴピンPOGOpin構造を有している。また、ボール接続用コンタクトピン121Bとランド接続用コンタクトピン121Lのそれぞれの下端部は、ソケット本体122に内蔵された図示しないコンタクトプローブに接続されている。ボール接続用コンタクトピン121Bとピンガイド125の内壁面との間には、ボール接続用コンタクトピン121Bの上下動を可能とするための隙間が設けられている。同様に、ランド接続用コンタクトピン121Lとピンガイド125の内壁面との間には、ランド接続用コンタクトピン121Lの上下動を可能とするための隙間が設けられている。ボール接続用コンタクトピン121Bが収容されたピンガイド125の内壁面の上端部は、その下方の部分よりも隙間が広くなっており、半田ボール113が挿入されるボールガイド部として機能する。ボール接続用コンタクトピン121Bの先端部上端部の形状は、球状の半田ボール113と多点で接触する、いわゆるクラウン形状になっている。ボール接続用コンタクトピン121Bの先端部の形状を、このようにした場合は、球状の半田ボール113との接触点接触面積が増えるので、ボール接続用コンタクトピン121Bの先端部を球状の半田ボール113の表面に確実に接触させることができる。なお、図に示したボール接続用コンタクトピン121Bの先端部は、半田ボール113と2点で接触する形状になっているが、半田ボール113と3点以上で接触する形状であってもよいことは勿論である。一方、ランド接続用コンタクトピン121Lの先端部上端部の形状は、表面が平坦なテスト用ランド108と一点で接触する、いわゆる一本針形状になっている。上記プローブソケット120を使用して下段側パッケージ100の電気特性検査を行う際は、まず、図25および図26図25の一部拡大断面図に示すように、下段側パッケージ100をソケット本体122の上面に位置決めする。そして、キャップ123の下面に設けられた凸部126を配線基板101の上面に押し付けることによって、配線基板101をソケット本体122の上面に固定する。これにより、配線基板101の下面の半田ボール113がボール接続用コンタクトピン121Bの先端部と接触し、テスト用ランド108がランド接続用コンタクトピン121Lの先端部と接触する。次に、この状態で下段側パッケージ100に対する各種の電気特性検査を行う。この電気特性検査には、例えば配線基板101上のマイコンチップ102からテスト用ランド108に至る配線経路の導通/非導通を確認する検査、マイコンチップ102に対するAC/DCテスト、マイコンチップ102から半田ボール113に至る配線経路の導通/非導通を確認する検査などが含まれる。このようにして、前述のマップ基板200から取得した複数個の下段側パッケージ100のそれぞれに対して上記のような電気特性検査を行い、良品の下段側パッケージ100を選別する。前述したように、配線基板101の下面に形成されたテスト用ランド108の表面には、耐酸化性が高いAuを含むメッキ層116が形成されている。そのため、テスト用ランド108の表面にランド接続用コンタクトピン121Lを接触させた際、両者の接触抵抗が高くなったり、両者の導通が確保できなくなったりする恐れはない。また、前述した下段側パッケージ100の製造方法において説明したように、本実施の形態で使用したマップ基板200は、テスト用ランド108からダイシング領域DAまでの距離が十分に確保されている。そのため、マップ基板200のダイシング工程でテスト用ランド108の一部が削られて面積が縮小する恐れがないことから、ランド接続用コンタクトピン121Lの先端部をテスト用ランド108の表面に確実に接触させることができる。これにより、プローブソケット120を使用した下段側パッケージ100の電気特性検査を精度よく行うことが可能となる。図27は、上記のようにして得られた本実施の形態の下段側パッケージ100の上部に上段側パッケージ第2半導体装置、第2半導体パッケージを積層したPOP型半導体装置の概略断面図である。下段側パッケージ100の上部に積層された上段側パッケージ300は、下段側パッケージ100の配線基板101とほぼ同一の外形寸法を有する配線基板301と、この配線基板301の上面の中央部に搭載されたDRAMチップ302と、このDRAMチップ302の上部に積層されたフラッシュメモリチップ303とを備えている。DRAMチップ302は、その裏面が配線基板301の上面と対向するように、接着剤304を介して配線基板301の上面の中央部に搭載されている。また、フラッシュメモリチップ303は、接着剤305を介してDRAMチップ302の上面に搭載されている。フラッシュメモリチップ303の主面には複数のボンディングパッド306が形成されている。これらのボンディングパッド306は、Auワイヤ308を介して配線基板301の上面のボンディングリード310に電気的に接続されている。図示は省略するが、DRAMチップ302の主面にも、複数のボンディングパッドが形成されている。DRAMチップ302のボンディングパッドは、Auワイヤ308を介して配線基板301の上面のボンディングリードに電気的に接続されている。DRAMチップ302、フラッシュメモリチップ303、Auワイヤ308およびボンディングリード310は、樹脂封止体312によって封止されている。上段側パッケージ300の配線基板301の下面には、配線基板301内の図示しない内層配線およびビア配線を介してボンディングリード310に電気的に接続された複数のボール用ランド313が形成されている。ボール用ランド313の数は、下段側パッケージ100の配線基板101の上面に形成されたプリスタック用ランド103Bの数と同じである。ボール用ランド313は、下段側パッケージ100の上部に上段側パッケージ300を積層した時に、プリスタック用ランド103Bと対向する位置に配置されている。上記複数のボール用ランド313のそれぞれの表面には、上段側パッケージ300の外部接続端子を構成する半田ボール314が接続されている。これらの半田ボール314は、下段側パッケージ100のボール用ランド107に接続された半田ボール113よりも融点が高い半田材料からなる。上段側パッケージ300は、これらの半田ボール314を介して下段側パッケージ100に電気的に接続されている。図27に示すPOP型半導体装置は、一例として上段側パッケージ300の配線基板301の上面に2枚のメモリチップDRAMチップ302、フラッシュメモリチップ303を積層してシステムを構成しているが、POP型半導体装置の特長は、配線基板301に搭載するメモリチップの枚数や記憶容量を適宜変更することにより、下段側パッケージ100の仕様をほとんど変更することなく、多品種の半導体装置を製造できることにある。以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。前記実施の形態は、POP型半導体装置の製造方法に適用されたものであるが、例えばBGA型半導体装置の製造方法に適用することもできる。また、前記実施の形態では、マップ基板を使用して下段側パッケージの配線基板を製造したが、単一の配線基板を使用する場合にも適用することができる。なお、単一の配線基板、いわゆる個片タイプの半導体装置であっても、個々の配線配線パターンにおける導通試験、あるいは断線不良の有無を確認したい場合には、予めメッキ層を形成するための給電線を除去しておく必要がある。例えば図28は、単一の配線基板401の下面に半田ボール402が接続されるボール用ランド403と半田ボール402が接続されないテスト用ランド408とを設け、テスト用ランド408の表面に電解メッキ法によってメッキ層図示せずを形成したBGA型半導体装置の概略断面図である。上記配線基板401の上面には、図示しない内層配線およびビア配線を介してボール用ランド403またはテスト用ランド408に電気的に接続された複数の配線404が形成されており、各配線404の一端は、マイコンチップ405の半田ボール406が接続されるフリップチップ用リード404Aを構成している。また、配線基板401の上面に搭載されたマイコンチップ405は、樹脂封止体407によって封止されている。このようなBGA型半導体装置においても、配線基板401の下面に多数のボール用ランド403が狭い間隔で配置される場合は、テスト用ランド408に接続される給電線の配線設計配線レイアウトを容易にするために、テスト用ランド408がボール用ランド403よりも配線基板401の周縁部側に配置される。図29は、テスト用ランド408の表面にメッキ層を形成する前の配線基板401の下面を示す一部拡大平面図である。図29に示すように、配線基板401の下面の周縁部近傍には、図示しない外部電源に電気的に接続された給電線408Bが形成されている。この給電線408Bは、配線基板401の下面のデバイス領域を取り囲む四角枠状の平面形状を有している。配線基板401の下面のデバイス領域内に配置された複数のテスト用ランド408のそれぞれは、給電線408Aを介して給電線408Bに電気的に接続されている。電解メッキ工程では、外部電源から給電線408B、408Aを通じてテスト用ランド408に電流が供給され、テスト用ランド408の表面にメッキ層が形成される。電解メッキ工程が完了すると、図30に示すように、不要となった給電線408Bが除去される。給電線408Bを除去する際には、エッチバック領域EAに開口を有するレジスト膜図示せずでデバイス領域を被覆し、エッチバック領域EA内の給電線103Cをエッチバックする。この場合においても、テスト用ランド408とエッチバック領域EAとの間隔をボール用ランド403よりも大きくすることにより、上記レジスト膜と配線基板401の合わせずれが生じた場合でも、給電線408Bをエッチバックする際に、テスト用ランド408の一部がエッチバックされるのを防ぐことができる。なお、テスト用ランド408の直径がボール用ランド403の直径と同じであれば、比較対象としては、ボール用ランド403に限らず、テスト用ランド408であってもよい。また、前記実施の形態では、給電線をエッチバックにより除去することについて説明したが、これに限らず、ルータブレードを用いて除去してもよい。しかしながら、配線基板は、金属からなる配線だけでなく、絶縁層も有しているため、ルータに目詰まりが発生する恐れもあるため、エッチングにより除去することが好ましい。