位相制御された交流電圧を整流した入力電圧の立ち上がり時の入力電流を制限する限流抵抗を有する電流制限部を備える電源装置において、入力電圧の位相角を検出する位相角検出部と、該位相角検出部で検出した位相角が所定範囲にある場合、前記電流制限部の機能を停止させる停止部とを備えることを特徴とする電源装置。入力電圧を検出する電圧検出部を備え、前記位相角検出部は、前記電圧検出部で検出した入力電圧値で位相角を検出するように構成してあることを特徴とする請求項1に記載の電源装置。前記停止部は、前記位相角検出部で検出した位相角が第1閾値以下である場合、又は該第1閾値より大きい第2閾値以上である場合、前記電流制限部の機能を停止させるように構成してあることを特徴とする請求項1又は請求項2に記載の電源装置。入力電圧と閾値電圧との大小に応じた二値化信号を生成する生成部を備え、前記位相角検出部は、前記生成部で生成した二値化信号のデューティ比で位相角を検出するように構成してあることを特徴とする請求項1に記載の電源装置。前記電流制限部は、直列接続された複数の限流抵抗と、各限流抵抗に並列接続した複数のFETとを備え、前記停止部は、前記位相角検出部で検出した位相角に応じて、前記複数のFETの一部又は全部をオンにして前記電流制限部の機能の一部又は全部を停止させるように構成してあることを特徴とする請求項4に記載の電源装置。位相制御された交流電圧を整流する整流素子を備え、前記電流制限部は、前記限流抵抗に並列接続したFETを備え、該FETをオフにして入力電圧の立ち上がり時の入力電流を制限するようにしてあり、前記電圧検出部は、前記整流素子で整流された入力電圧を検出するようにしてあり、前記停止部は、前記FETをオンにして前記電流制限部の機能を停止させるようにしてあることを特徴とする請求項2に記載の電源装置。前記電圧検出部は、直列接続した複数の抵抗で入力電圧を分圧するようにしてあり、前記停止部は、分圧された入力電圧を一方の入力端に入力し、前記所定電圧を他方の入力端に入力し、出力端を前記FETのゲートに接続したコンパレータを備えることを特徴とする請求項2又は請求項6に記載の電源装置。前記所定電圧は、位相制御されていない場合の入力電圧値の70であることを特徴とする請求項2、請求項6又は請求項7のいずれか1つに記載の電源装置。請求項1から請求項8までのいずれか1つに記載の電源装置と、該電源装置により電力が供給される光源とを備えることを特徴とする照明装置。しかしながら、従来の電源装置又は点灯ユニットに設けられた限流抵抗による電力損失が比較的大きく、発熱又は電源効率低下の原因となっていた。特に調光状態で光源を点灯させない場合には、入力電圧の立ち上がり時の突入電流が許容値以下であるにもかかわらず、限流抵抗による電力損失が常に発生していた。本発明は斯かる事情に鑑みてなされたものであり、限流抵抗による電力損失を低減することができる電源装置及び該電源装置を備える照明装置を提供することを目的とする。本発明に係る電源装置は、位相制御された交流電圧を整流した入力電圧の立ち上がり時の入力電流を制限する限流抵抗を有する電流制限部を備える電源装置において、入力電圧の位相角を検出する位相角検出部と、該位相角検出部で検出した位相角が所定範囲にある場合、前記電流制限部の機能を停止させる停止部とを備えることを特徴とする。本発明にあっては、入力電圧の位相角を検出する位相角検出部と、位相角検出部で検出した位相角が所定範囲内にある場合、電流制限部の機能を停止させる停止部とを備える。位相制御された交流電圧を整流した入力電圧の位相角が0度から90度へ変化するにつれて、入力電圧の波高値は、ゼロから最大値になり、入力電圧の立ち上がり時の入力電流突入電流は増加する。また、入力電圧の位相角が90度から180度へ変化するにつれて入力電圧の波高値は、最大値からゼロになり、入力電圧の立ち上がり時の入力電流突入電流は減少する。すなわち、位相角が0度付近又は180度付近で入力電圧の波高値は小さくなるため、入力電圧の立ち上がり時の入力電流突入電流は小さくなり、位相角が90度付近で入力電圧の波高値は最大となるため、入力電圧の立ち上がり時の入力電流突入電流は最大となる。入力電圧の位相角が所定範囲内例えば、位相角が0度から30度程度、又は位相角が150度程度から180度である場合、入力電圧の立ち上がり時の入力電流突入電流は小さくなるので、電流制限部の機能を停止させる。これにより、限流抵抗での電力損失を低減することができる。本発明に係る電源装置は、入力電圧を検出する電圧検出部を備え、前記位相角検出部は、前記電圧検出部で検出した入力電圧値で位相角を検出するように構成してあることを特徴とする。本発明にあっては、入力電圧を検出する電圧検出部を備え、位相角検出部は、電圧検出部で検出した入力電圧値で位相角を検出する。電圧検出部で検出した入力電圧値は、入力電圧の実効値又は平均値などである。位相制御された交流電圧を整流した入力電圧は、位相角が0度から90度、さらに90度から180度へ変化するにつれて小さくなる。これにより、入力電圧の入力電圧値で位相角を検出することができる。本発明に係る電源装置は、前記停止部は、前記位相角検出部で検出した位相角が第1閾値以下である場合、又は該第1閾値より大きい第2閾値以上である場合、前記電流制限部の機能を停止させるように構成してあることを特徴とする。本発明にあっては、停止部は、位相角検出部で検出した位相角が第1閾値以下である場合、又は第1閾値より大きい第2閾値以上である場合、電流制限部の機能を停止させる。第1閾値は、例えば、30度であり、第2閾値は、例えば、150度である。すなわち、入力電圧の位相角がゼロから30度以下の範囲にある場合、あるいは150度以上180度の範囲内にある場合、入力電圧の立ち上がり時の波高値が小さくなり、入力電圧の立ち上がり時の入力電流突入電流が許容値より小さいので、電流制限部の機能を停止させる。これにより、限流抵抗での電力損失を低減することができる。本発明に係る電源装置は、入力電圧と閾値電圧との大小に応じた二値化信号を生成する生成部を備え、前記位相角検出部は、前記生成部で生成した二値化信号のデューティ比で位相角を検出するように構成してあることを特徴とする。本発明にあっては、生成部は、入力電圧と閾値電圧との大小に応じた二値化信号を生成する。例えば、入力電圧波高値が閾値電圧以上である場合、ハイレベルの信号を生成し、入力電圧が閾値電圧より小さい場合、ローレベルの信号を生成する。位相角に応じて入力電圧は変化するので、位相角に応じて二値化信号のデューティ比例えば、ハイレベルとローレベルの信号の信号長の比率、あるいは1周期に対するハイレベルの信号の信号長の比率は変化するので、生成した二値化信号のデューティ比で位相角を検出することができる。これにより、入力電圧の平均値又は実効値が変動した場合でも、入力電圧の波高値が変動しなければ、位相角を精度よく検出することができる。本発明に係る電源装置は、前記電流制限部は、直列接続された複数の限流抵抗と、各限流抵抗に並列接続した複数のFETとを備え、前記停止部は、前記位相角検出部で検出した位相角に応じて、前記複数のFETの一部又は全部をオンにして前記電流制限部の機能の一部又は全部を停止させるように構成してあることを特徴とする。本発明にあっては、電流制限部は、直列接続された複数の限流抵抗と、各限流抵抗に並列接続した複数のFETとを備える。停止部は、位相角検出部で検出した位相角に応じて、複数のFETの一部又は全部をオンにして電流制限部の機能の一部又は全部を停止させる。例えば、位相角が60度程度から120度程度の範囲では、入力電圧の立ち上がり時の入力電流突入電流が許容値を超えるので、全てのFETをオフにして各限流抵抗で入力電流を制限する。また、位相角が30度程度以下の範囲、あるいは150度程度以上の範囲では、入力電圧の立ち上がり時の入力電流突入電流は許容値以下となるので、全てのFETをオンにして電流制限部の機能の全部すなわち全ての限流抵抗による限流機能を停止する。また、位相角が30度程度から60度程度の範囲、あるいは120度程度から150度程度の範囲では、FETの一部をオンにして、電流制限部の機能の一部すなわち一部の限流抵抗による限流機能を停止する。これにより、入力電圧の立ち上がり時の入力電流突入電流の大きさに応じて必要な限流抵抗しか導通させないので、限流抵抗による電力損失を一層効果的に低減することができる。本発明に係る電源装置は、位相制御された交流電圧を整流する整流素子を備え、前記電流制限部は、前記限流抵抗に並列接続したFETを備え、該FETをオフにして入力電圧の立ち上がり時の入力電流を制限するようにしてあり、前記電圧検出部は、前記整流素子で整流された入力電圧を検出するようにしてあり、前記停止部は、前記FETをオンにして前記電流制限部の機能を停止させるようにしてあることを特徴とする。本発明にあっては、位相制御された交流電圧を整流する整流素子を備え、電流制限部は、限流抵抗に並列接続したFETを備え、FETをオフにして入力電圧の立ち上がり時の入力電流を制限する。電圧検出部は、整流素子で整流された入力電圧を検出し、停止部は、FETをオンにして電流制限部の機能を停止させる。すなわち、電圧検出部で検出した入力電圧例えば、実効値又は平均値などが所定電圧以上である場合、FETをオンにして限流抵抗の両端を短絡するので、限流抵抗には電流が流れず、限流抵抗での電力損失を低減することができる。本発明に係る電源装置は、前記電圧検出部は、直列接続した複数の抵抗で入力電圧を分圧するようにしてあり、前記停止部は、分圧された入力電圧を一方の入力端に入力し、前記所定電圧を他方の入力端に入力し、出力端を前記FETのゲートに接続したコンパレータを備えることを特徴とする。本発明にあっては、電圧検出部は、直列接続した複数の抵抗で入力電圧を分圧し、停止部は、分圧された入力電圧を一方の入力端に入力し、所定電圧を他方の入力端に入力し、出力端をFETのゲートに接続したコンパレータを備える。分圧された入力電圧が所定電圧以上である場合、コンパレータの出力端は、ハイレベルとなりFETのゲートにハイレベルの電圧を印加してFETをオンにする。一方、分圧された入力電圧が所定電圧未満である場合、コンパレータの出力端は、ローレベルとなりFETのゲートにローレベルの電圧を印加してFETをオフにする。すなわち、電圧検出部で検出した入力電圧例えば、実効値又は平均値などが所定電圧以上である場合、FETをオンにして限流抵抗の両端を短絡するので、限流抵抗には電流が流れず、限流抵抗での電力損失を低減することができる。本発明に係る電源装置は、前記所定電圧は、位相制御されていない場合の入力電圧値の70であることを特徴とする。本発明にあっては、所定電圧は、位相制御されていない場合の入力電圧値の70である。調光時の入力電圧が調光していない時の入力電圧値の70以上である場合、入力電圧の立ち上がり時の入力電流を許容値以内とすることができるので、限流抵抗がなくても突入電流の影響を無視することができる。これにより、突入電流の制限が必要な場合許容値を超える場合には、限流抵抗を介して突入電流を抑え、突入電流の制限が必要でない場合許容値を超えない場合には、限流抵抗の両端を短絡させて電力損失を低減することができる。本発明に係る照明装置は、前述のいずれか1つの発明に係る電源装置と、該電源装置により電力が供給される光源とを備えることを特徴とする。本発明にあっては、電力損失を低減することができる照明装置を実現することができる。本発明によれば、入力電圧の位相角が所定範囲内にある場合、電流制限部の機能を停止させるので、限流抵抗での電力損失を低減することができる。実施の形態1以下、本発明をその実施の形態を示す図面に基づいて説明する。図1は実施の形態1の電源装置100の構成の一例を示す回路図である。図1に示すように、電源装置100は、整流回路10、電流制限部としての電流制限回路20、ノイズ除去用のコンデンサ30、DC/DCコンバータ40、位相角検出部としての位相角検出回路50、停止部としての停止回路60などを備える。電源装置100の入力端には、交流電圧を位相制御する調光器不図示が接続され、調光時には位相制御された交流電圧が入力端に印加される。また、電源装置100の出力端には、光源としてのLEDモジュール1が、所要の数だけ接続される。本実施の形態の照明装置は、電源装置100及びLEDモジュール1を備える。整流回路10は、ブリッジ接続した4個のダイオード11を備え、交流電圧を全波整流する。なお、整流回路10は、半波整流回路でもよい。DC/DCコンバータ40は、スイッチング素子及びスイッチングトランスなどを備え、整流回路10で整流した入力電圧を所要の直流電圧に変換する。DC/DCコンバータ40は、定電流回路又は定電圧回路を備え、LEDモジュール1に所定の電流を供給する。コンデンサ30は、DC/DCコンバータ40等で発生する電磁ノイズを低減する。電流制限回路20は、整流回路10で整流した入力電圧の立ち上がり時の入力電流突入電流を制限するための限流抵抗21、限流抵抗21の両端にドレイン及びソースを接続したFET22、ツェナーダイオード23、抵抗24、25、29、トランジシタ26、ダイオード27、コンデンサ28、ダイオード31などを備える。なお、FET22は、nチャネルFETに限定されず、pチャネルFETでもよい。なお、限流抵抗21の抵抗値は、例えば、140オームであるが、抵抗値は適宜決定することができる。また、ダイオード31は、コンデンサ30により平滑化される結果、調光波形が乱れないようにするためである。整流回路10で整流した入力電圧の立ち上がり時の入力電流突入電流は、主にコンデンサ30、DC/DCコンバータ40の入力端間などに流れる電流である。位相角検出回路50は、整流回路10で整流した入力電圧を検出する電圧検出部としての機能を備える。すなわち、位相角検出回路50は、入力電圧の入力電圧値に基づいて入力電圧の位相角を検出する。具体的には、位相角検出回路50は、直列接続した抵抗51、52、及び一方の抵抗52に並列接続されたコンデンサ53などを備える。位相角検出回路50は、整流回路10で整流した入力電圧を抵抗51、52で分圧し、分圧した電圧をコンデンサ53で平滑した入力電圧値Vを検出する。位相角検出回路50は、コンデンサ53で平滑した入力電圧値Vを後述のコンパレータ61の非反転入力端へ出力する。抵抗52、コンデンサ53で決定される時定数は、商用周波数50Hz又は60Hz又は商用周波数の2倍の周波数に相当する時間よりも長く設定してある。停止回路60は、位相角検出回路50で検出した入力電圧値Vが所定電圧Vr以上である場合、電流制限回路20の機能を停止させる。具体的には、停止回路60は、コンパレータ61、所定電圧Vrとしての基準電圧源62などを備える。基準電圧源62は、コンパレータ61の反転入力端に接続してある。コンパレータ61の出力端は、FET22のゲートに接続してある。コンパレータ61は、分圧及び平滑された入力電圧値Vが所定電圧Vr基準電圧源62の基準電圧以上である場合、出力端がハイレベルとなりFET22のゲートにハイレベルの電圧を印加してFET22をオンにする。一方、コンパレータ61は、分圧及び平滑された入力電圧値Vが所定電圧Vr未満である場合、出力端がローレベルとなりFET22のゲートにローレベルの電圧を印加してFET22をオフにする。次に、実施の形態1の電源装置100の動作について説明する。電源装置100の入力端には、調光を実施しない場合例えば、調光レベル100の場合、調光器を具備しない場合、正弦波上の交流電圧が印加される。一方、調光を実施する場合には、電源装置100の入力端には、調光レベルに応じた位相角αで位相制御された交流電圧が印加される。整流回路10で整流された電圧が、本実施の形態でいう入力電圧となる。まず、電流制限回路20の動作について説明する。整流回路10で整流された入力電圧を抵抗24、25で分圧し、分圧した電圧を、トランジスタ26のベースエミッタ間に接続したダイオード27を介してトランジスタ26のエミッタへ印加するとともに、トランジスタ26のベースに印加する。すなわち、整流回路10で整流された入力電圧がゼロ又はゼロ近傍の所定値以下であるとき、トランジスタ26はオフになり、整流回路10で整流された入力電圧が所定値以上であるとき、トランジスタ26はオンになる。トランジスタ26がオンである場合、FET22のゲートはゼロ電位となり、FET22はオフとなり、限流抵抗21で入力電流突入電流を制限する。トランジスタ26がオフである場合、ダイオード27を介してコンデンサ28が充電され、ツェナーダイオード23で上限値が制限された電圧がFET22のゲートに印加され、FET22はオンとなり、限流抵抗21の両端はFET22で短絡される。この場合、限流抵抗21による入力電流の制限を行わない。図2は整流回路10の出力側の入力電圧及び入力電流の概略を示す模式図である。入力電圧は、整流回路10で整流した整流後の入力電圧の波形を示し、入力電流は、例えば、コンデンサ30及びDC/DCコンバータ40の入力端間に流れる電流の波形を示す。なお、図2では、左半分に位相角αが大きい場合の例を示し、右半部に位相角αが小さい場合の例を示す。図2に示すように、位相角αが90度程度の場合、入力電圧の立ち上がり時点の波高値が最大値又は最大値に近い値になるため、入力電圧の立ち上がり時の入力電流波形のピーク値が大きくなり例えば、3~4A、ダイオード11又は他の部品などの電流許容値を超えるのみならず、調光器内部の部品の電流許容値も超える。本実施の形態では、限流抵抗21を介装させることにより、例えば、図2に示す入力電流突入電流を許容値例えば、1A程度以内にする。また、図2に示すように、位相角αが許容位相角α1例えば、30度程度以下の場合、あるいは位相角αが許容位相角α2例えば、150度程度以上の場合、入力電圧の立ち上がり時点の波高値は許容値よりも小さくなるため、入力電圧の立ち上がり時の入力電流波形のピーク値が小さくなり、ダイオード11又は他の部品などの電流許容値以下となるのみならず、調光器内部の部品の電流許容値以下となる。本実施の形態では、位相角αが許容位相角α1例えば、30度程度以下の場合、あるいは位相角αが許容位相角α2例えば、150度程度以上の場合、限流抵抗21を介装させなくても入力電流突入電流が許容値以下であるので、位相角検出回路50及び停止回路60を用いて、限流抵抗21の両端を短絡させることにより、限流抵抗21に流れる電流による電力損失を削減する。図3は入力電圧Vと位相角との関係を示す模式図である。横軸は位相制御された交流電圧の位相角αを示し、縦軸は入力電圧V、すなわち、整流回路10で整流された入力電圧を抵抗51、52で分圧し、コンデンサ53で平滑した入力電圧値である。入力電圧Vは、電圧検出回路50で検出した入力電圧値Vであり、コンパレータ61の一方の入力端に印加される電圧である。図3に示すように、位相角αがゼロの場合調光レベルが100の場合、整流回路10で整流された入力電圧の実効値又は平均値は大きく、位相角αが180度に向かって大きくなるに応じて調光レベルが小さくなるに応じて、整流回路10で整流された入力電圧の実効値又は平均値は小さくなる。次に、位相角αすなわち、調光レベルに応じた電源装置100の動作について説明する。図4は位相角αが90度程度である場合の電源装置100の動作を示す説明図である。なお、図4では、位相角αが90度である場合を示すが、位相角αは90度に限定されるものではなく、30度程度以上についても電源装置100の動作は同様である。位相角αが30度程度以上である場合、入力電圧の実効値又は平均値は小さくなるため、整流回路10で整流された入力電圧を抵抗51、52で分圧し、コンデンサ53で平滑した入力電圧Vは、所定電圧Vrよりも小さくなる。このため、コンパレータ61は、ローレベルをFET22のゲートへ出力するので、FET22はオフとなる。一方、電流制限回路20のトランジスタ26は、入力電圧の立ち上がりでオンとなり、コンデンサ28を所定の時定数で充電する。抵抗24、25、コンデンサ28等で構成される回路の時定数は、例えば、商用周波数50Hz又は60Hz又は商用周波数の2倍の周波数に相当する時間よりも短く設定してある。すなわち、入力電圧の立ち上がり時点から所定の時間t経過時点でFET22のゲートに印加される電圧がFET22をオンにするのに十分な値まで上昇し、FET22をオンにする。これにより、入力電圧の立ち上がり時点から時間tが経過するまでの間は、限流抵抗21により入力電流突入電流を流す。つまり、突入電流が流れる時間tが経過するまでの時間FET22がオフとなり、限流抵抗21により突入電流を制限する。時間tが経過した時点以降は、入力電圧がゼロになるまでの間FET22がオンとなり、限流抵抗21はFET22で短絡されるので限流抵抗21には電流が流れない。これにより、限流抵抗21による電力損失を低減する。すなわち、位相角αが30度程度以上の場合であっても、限流抵抗21は、図4に示すような突入電流が流れる時点である入力電圧の立ち上がり時点から時間tの間だけ導通し、時間t経過後には限流抵抗21はFET22で短絡されるので、必要最小限の電力損失に抑えることが可能となる。図5は位相角αが比較的小さい場合又は比較的大きい場合の電源装置100の動作を示す説明図である。位相角αが比較的小さい場合とは、例えば、位相角αがゼロから60度程度までの範囲にある場合をいい、位相角αが比較的大きい場合とは、例えば、位相角αが120度から180度程度までの範囲にある場合をいう。なお、図5の例では、位相角αが比較的小さい場合について動作を例示しているが、位相角αが大きい場合も同様である。図5に示すように、位相角αが小さい場合、入力電圧の実効値又は平均値は大きくなるため、整流回路10で整流された入力電圧を抵抗51、52で分圧し、コンデンサ53で平滑した入力電圧値Vは、所定電圧Vrよりも大きくなる。このため、コンパレータ61は、ハイレベルをFET22のゲートへ出力するので、FET22はオンとなる。すなわち、入力電圧の立ち上がり時点でFET22がオンとなり、限流抵抗21はFET22で短絡されるので限流抵抗21には電流が流れない。限流抵抗21には、図5に示すように突入電流が流れないので、限流抵抗21に流れる電流による電力損失を削減することができる。例えば、本実施の形態により、限流抵抗21による電源効率を5程度向上させることができる。位相角αがどの程度であるかの判定基準は、例えば、整流回路10で整流された入力電圧を抵抗51、52で分圧し、コンデンサ53で平滑した入力電圧値Vが、位相制御されていない場合に整流回路10で整流された入力電圧を抵抗51、52で分圧し、コンデンサ53で平滑した入力電圧値の70以上であるか否か、あるいは30以下であるか否かにより判定することができる。図1に示すように、位相角検出回路50で検出した入力電圧値Vが所定電圧Vr以上である場合、すなわち、入力電圧の位相角αが所定角以下である場合あるいは調光レベルが所定値以上である場合、入力電圧の立ち上がり時の入力電流突入電流は小さくなるので、電流制限回路20の機能を停止させる。これにより、限流抵抗21での電力損失を低減することができる。なお、位相角検出回路50で検出した入力電圧値Vが所定電圧例えば、位相制御されていない場合の入力電圧値の30以下である場合については後述する。また、位相制御された交流電圧を整流する整流回路10を備え、電流制限回路20は、限流抵抗21に並列接続したFET22を備え、FET22をオフにして入力電圧の立ち上がり時の入力電流を制限する。位相角検出回路50は、整流回路10で整流された入力電圧を検出し、停止回路60は、FET22をオンにして電流制限回路20の機能を停止させる。すなわち、位相角検出回路50で検出した入力電圧値V例えば、実効値又は平均値などが所定電圧Vr以上である場合、FET22をオンにして限流抵抗21の両端を短絡するので、限流抵抗21には電流が流れず、限流抵抗21での電力損失を低減することができる。また、位相角検出回路50は、直列接続した複数の抵抗51、52で入力電圧を分圧し、停止回路60は、分圧された入力電圧値Vを一方の入力端に入力し、所定電圧Vrを他方の入力端に入力し、出力端をFET22のゲートに接続したコンパレータ61を備える。分圧された入力電圧値Vが所定電圧Vr以上である場合、コンパレータ61の出力端は、ハイレベルとなりFET22のゲートにハイレベルの電圧を印加してFET22をオンにする。一方、分圧された入力電圧値Vが所定電圧Vr未満である場合、コンパレータ61の出力端は、ローレベルとなりFET22のゲートにローレベルの電圧を印加してFET22をオフにする。すなわち、電圧検出回路50で検出した入力電圧値V例えば、実効値又は平均値などが所定電圧Vr以上である場合、FET22をオンにして限流抵抗21の両端を短絡するので、限流抵抗21には電流が流れず、限流抵抗21での電力損失を低減することができる。また、所定電圧Vrは、例えば、位相制御されていない場合にコンパレータ61の入力端に印加される入力電圧の70である。調光時の入力電圧が、調光していない時の入力電圧値の70以上である場合、入力電圧の立ち上がり時の突入電流のピーク値を許容値以内とすることができるので、限流抵抗21がなくても突入電流の影響を無視することができる。これにより、突入電流の制限が必要な場合許容値を超える場合には、限流抵抗21を介して突入電流を抑え、突入電流の制限が必要でない場合許容値を超えない場合には、限流抵抗21の両端を短絡させて電力損失を低減することができる。実施の形態2実施の形態1では、入力電圧の位相角αの検出方法として、入力電圧を整流して平滑化した入力電圧値を用いるものであったが、入力電圧の位相角αの検出は、これに限定されるものではない。例えば、入力電圧を整流して得られた電圧と所定の閾値電圧との大小に応じた二値化電圧波形を生成し、生成した二値化電圧波形のデューティ比で入力電圧の位相角αを検出することもできる。図6は実施の形態2の電源装置110の構成の一例を示す回路図である。実施の形態1との相違点は、抵抗52に代えてツェナーダイオード54を備える点、コンパレータ61の出力側にマイクロコンピュータ63を備える点である。位相角検出回路50は、入力電圧と閾値電圧との大小に応じた二値化電圧波形二値化信号を生成する生成部としての機能を備える。そして、位相角検出回路50は、生成した二値化電圧波形で入力電圧の位相角αを検出する。マイクロコンピュータは、二値化電圧波形ハイレベルとローレベルとが交互に繰り返す電圧波形のデューティ比から位相角αを判定する。以下、実施の形態2の電源装置110の動作について説明する。図7は実施の形態2の電源装置110の動作を示す説明図である。なお、図7の例では、位相角αがほぼ90度の場合を示すが、他の値の場合も同様である。位相検出回路50は、整流回路10で整流された入力電圧をツェナーダイオード54で二値化する。すなわち、ツェナーダイオード54のツェナー電圧をVz例えば、5V程度とすると、入力電圧がツェナー電圧Vzより大きい場合には、入力電圧はVzハイレベル、5Vとなる。入力電圧は位相制御されているので、入力電圧がツェナー電圧Vzより小さい場合、入力電圧は0Vローレベルとなる。したがって、コンパレータ61の非反転入力端には、波高値が5Vの矩形波二値化電圧波形が入力される。基準電圧源62の基準電圧を、例えば、2.5Vとすると、コンパレータ61の出力電圧は、周期がT、ハイレベル5Vの時間長がT1、デューティ比DがD=T1/Tの電圧波形となる。位相角αが0度から180度まで変化した場合、デューティ比Dは、ほぼ100から0に変化する。マイクロコンピュータ63は、コンパレータ61が出力した電圧波形のデューティ比Dに基づいて、入力電圧の位相角αを判定し、判定した位相角αに応じて、FET22のオン又はオフを行う。なお、FET22のオン又はオフは、図4及び図5の例と同様であるので、説明は省略する。また、図7に示すように、入力電圧が変動増減した場合例えば、図7の破線で示す電圧波形のように電圧の実効値が低下した場合でも、5Vという小さい閾値電圧ツェナー電圧Vzで入力電圧を二値化するので、入力電圧変動に対する依存性を少なくすることができ、電力品質が良好でない地域又は電圧系が異なる地域であっても、位相角αを精度よく検出することができる。実施の形態2にあっては、位相角検出回路50は、入力電圧と閾値電圧Vzとの大小に応じた二値化電圧波形を生成する。例えば、入力電圧波高値が閾値電圧以上である場合、ハイレベルの電圧波形を生成し、入力電圧が閾値電圧より小さい場合、ローレベルの電圧波形を生成する。位相角αに応じて入力電圧は変化するので、位相角αに応じて二値化電圧波形のデューティ比例えば、ハイレベルとローレベルの時間長の比率、あるいは1周期に対するハイレベルの時間長の比率は変化する。マイクロコンピュータ63は、生成された二値化電圧波形のデューティ比で位相角αを判定することができる。これにより、入力電圧の平均値又は実効値が変動した場合でも、入力電圧の波高値が変動しなければ、位相角αを精度よく検出することができる。なお、図6の例では、コンパレータ61を備える構成であるが、コンパレータ61を省略して、コンパレータ61の非反転入力端への電圧を直接マイクロコンピュータ63へ出力するようにしてもよい。また、マイクロコンピュータ63のカウンタ機能を用いて位相角αを判定することもできる。また、コンパレータ61の出力波形をローパスフィルタでDC電圧に変換し、変換したDC電圧の電圧値の大小に基づいて位相角αを判定することもできる。実施の形態3実施の形態1では、位相角検出回路50で検出した入力電圧値Vが所定電圧Vr以上である場合、入力電圧の立ち上がり時の入力電流突入電流は小さくなるので、電流制限回路20の機能を停止させる構成であったが、これに限定されるものではない。例えば、位相角検出回路50で検出した入力電圧値Vが所定電圧以下である場合も、入力電圧の立ち上がり時の入力電流突入電流は小さくなるので、電流制限回路20の機能を停止させることができる。図8は実施の形態3の電源装置120の構成の一例を示す回路図である。実施の形態1との相違点は、停止回路60は、さらにコンパレータ64、基準電圧源65を備える点である。ただし、コンデンサ53で平滑した入力電圧値Vをコンパレータ64の反転入力端へ出力し、基準電圧源65は、コンパレータ64の非反転入力端に接続してある。コンパレータ64の出力端は、FET22のゲートに接続してある。基準電圧源62の基準電圧をVr1=Vr、基準電圧源65の基準電圧をVr2とすると、Vr1>Vr2である。図9は実施の形態3の電源装置120の動作を示す説明図である。図9は位相角αが比較的小さい場合及び位相角αが比較的大きい場合の電源装置100の動作を示す説明図である。位相角αが比較的小さい場合とは、例えば、位相角αがゼロから60度程度までの範囲0≦α<α1にある場合をいい、位相角αが比較的大きい場合とは、例えば、位相角αが120度から180度程度までの範囲α2<α≦180にある場合をいう。α1は、例えば、60度であり、α2は、例えば、120度である。なお、図9において、位相角αが小さい場合は、図5の例を同様であるので説明は省略する。図9に示すように、位相角αが大きい場合、入力電圧の実効値又は平均値は小さくなるため、整流回路10で整流された入力電圧を抵抗51、52で分圧し、コンデンサ53で平滑した入力電圧値Vは、基準電圧Vr2よりも小さくなる。このため、コンパレータ64は、ハイレベルをFET22のゲートへ出力するので、FET22はオンとなる。すなわち、位相角αが大きい場合であっても、入力電圧の立ち上がり時点でFET22がオンとなり、限流抵抗21はFET22で短絡されるので限流抵抗21には電流が流れない。限流抵抗21には、図9に示すように突入電流が流れないので、限流抵抗21に流れる電流による電力損失を削減することができる。実施の形態3にあっては、停止回路60は、位相角検出部50で検出した位相角が第1閾値以下である場合、又は第1閾値より大きい第2閾値以上である場合、電流制限回路20の機能を停止させる。第1閾値は、例えば、30度であり、第2閾値は、例えば、150度である。すなわち、入力電圧の位相角がゼロから30度以下の範囲にある場合、あるいは150度以上180度の範囲内にある場合、入力電圧の立ち上がり時の波高値が小さくなり、入力電圧の立ち上がり時の入力電流突入電流が許容値より小さいので、電流制限回路20の機能を停止させる。これにより、限流抵抗21での電力損失を低減することができる。実施の形態4上述の実施の形態1~3では、限流抵抗を1つ設ける構成であったが、これに限定されるものではなく、限流抵抗を直列に複数接続し、各限流抵抗の導通又は非導通をFETをオフ又はオンすることにより制御することもできる。図10は実施の形態4の電源装置130の構成の一例を示す回路図である。限流抵抗21及びFET22に代えて、直列に接続された限流抵抗201、202、及び各限流抵抗に並列に接続されたFET202、204を備える点、マイクロコンピュータ63でFET202、204の両方のオン/オフを制御する点である。マイクロコンピュータ63は、位相角検出回路50から出力される二値化電圧波形のデューティ比に基づいて入力電圧の位相角αを判定し、判定結果に応じてFET202、204をオン又はオフする。図11は実施の形態4の電源装置130の動作を示す説明図である。図11に示すように、入力電圧の位相角αが範囲A例えば、60度から120度にある場合、マイクロコンピュータ63は、入力電圧の立ち上がり時点から時間t後にFET202、204をオンにする。これにより、入力電圧の立ち上がり時点から時間tが経過するまでの間は、限流抵抗201、203により入力電流突入電流を流す。つまり、突入電流が流れる時間tが経過するまでの時間FET202、204がオフとなり、限流抵抗201、203の直列回路により限流抵抗値を大きくした状態で突入電流を制限する。また、図11に示すように、入力電圧の位相角αが範囲C例えば、ゼロから30度、及び150度から180度にある場合、マイクロコンピュータ63は、入力電圧の立ち上がり時点でFET202、204の両方をオンにする。FET202、204をオンにして限流抵抗201、203の両端を短絡するので、限流抵抗201、203には電流が流れず、限流抵抗201、203での電力損失を低減することができる。また、図11に示すように、入力電圧の位相角αが範囲B例えば、30度から60度、及び120度から150度にある場合、マイクロコンピュータ63は、入力電圧の立ち上がり時点でFET204をオンにし、入力電圧の立ち上がり時点から時間t後にFET202をオンにする。これにより、入力電圧の立ち上がり時点から時間tが経過するまでの間は、限流抵抗201により入力電流突入電流を流す。つまり、突入電流が流れる時間tが経過するまでの時間FET202がオフとなり、限流抵抗201により限流抵抗値を小さくした状態で突入電流を制限する。なお、マイクロコンピュータ63は、入力電圧の立ち上がり時点でFET202をオンにし、入力電圧の立ち上がり時点から時間t後にFET204をオンにしてもよい。実施の形態4にあっては、停止回路60は、位相角検出部60で検出した位相角に応じて、複数のFETの一部又は全部をオンにして電流制限回路20の機能の一部又は全部を停止させる。例えば、位相角αが60度程度から120度程度の範囲では、入力電圧の立ち上がり時の入力電流突入電流が許容値を超えるので、全てのFETをオフにして各限流抵抗で入力電流を制限する。また、位相角が30度程度以下の範囲、あるいは150度程度以上の範囲では、入力電圧の立ち上がり時の入力電流突入電流は許容値以下となるので、全てのFETをオンにして電流制限回路20の機能の全部すなわち全ての限流抵抗による限流機能を停止する。また、位相角αが30度程度から60度程度の範囲、あるいは120度程度から150度程度の範囲では、FETの一部をオンにして、電流制限回路20の機能の一部すなわち一部の限流抵抗による限流機能を停止する。これにより、入力電圧の立ち上がり時の入力電流突入電流の大きさに応じて必要な限流抵抗しか導通させないので、限流抵抗による電力損失を一層効果的に低減することができる。上述の実施の形態1~4において、DC/DCコンバータ40内のスイッチングICを用いてFET22、202、204をオン/オフさせることもできる。上述の実施の形態では、LEDモジュールを光源として用いる例を説明したが、LEDモジュールに限定されず、ELElectroLuminescence等の他の光源を用いてもよい。