"第1電極、記憶層および第2電極をこの順に有し、前記記憶層は、前記第1電極側に設けられた抵抗変化層と、前記第2電極側に設けられると共に、2.8mΩcm以上1Ωcm未満の抵抗率を有するイオン源層とを備えた記憶素子。前記記憶層は前記抵抗変化層とイオン源層との間に中間層を有する、請求項1に記載の記憶素子。前記イオン源層は、銅Cu,アルミニウムAl,ゲルマニウムGeおよび亜鉛Znのうち少なくとも1種の金属元素を含むと共に、酸素O,テルルTe,硫黄SおよびセレンSeのうちの少なくとも1種類を含む、請求項1に記載の記憶素子。前記イオン源層は、少なくとも2種類の遷移金属を含む、請求項1乃至3のうちのいずれか1項に記載の記憶素子。前記遷移金属は、ジルコニウムZr,ハフニウムHf,モリブデンMo,ニオブNb,タンタルTa,チタンTi,白金Pt,クロムCr,マンガンMn,鉄Feである、請求項4に記載の記憶素子。前記中間層は前記抵抗変化層よりも抵抗率が低い、請求項2に記載の記憶素子。前記中間層は少なくともテルルTeを含む、請求項2に記載の記憶素子。前記第1電極および前記第2電極への電圧印加によって前記抵抗変化層内に前記金属元素を含む低抵抗部が形成されることにより抵抗値が変化する、請求項1または2に記載の記憶素子。第1電極、記憶層および第2電極をこの順に有する複数の記憶素子と、前記複数の記憶素子に対して選択的に電圧または電流のパルスを印加するパルス印加手段とを備え、前記記憶層は、前記第1電極側に設けられた抵抗変化層と、前記第2電極側に設けられると共に、2.8mΩcm以上1Ωcm未満の抵抗率を有するイオン源層とを有する記憶装置。この抵抗変化型の不揮発性メモリを先端の半導体プロセスによって大容量化するためには、低電圧化および低電流化が望まれる。駆動トランジスタを微細化するほどに、その駆動電流および電圧が低下していくためである。即ち、微細化された抵抗変化型の不揮発性メモリを実現するためには、メモリは微細化されたトランジスタで駆動できるような性能を有しなければならない。また、低電流動作のためには、低電流且つ高速ナノ秒オーダーの短パルスで書き換えた抵抗状態データの保持および低電圧または低電流パルスによる抵抗値の回復が必要である。しかしながら、従来用いられている抵抗変化型メモリの素子を微細化した場合には、低電圧または低電流パルスの印加による抵抗変化層の抵抗値の回復は不十分となり、繰り返し特性が低下するという問題があった。本発明はかかる問題点に鑑みてなされたもので、その目的は、低電圧および低電流動作時における繰り返し特性の向上した記憶素子および記憶装置を提供することにある。本発明の記憶素子は、第1電極、記憶層および第2電極をこの順に有し、記憶層は、第1電極側に設けられた抵抗変化層と、第2電極側に設けられると共に、2.8mΩcm以上1Ωcm未満の抵抗率を有するイオン源層とを備えたものである。本発明の記憶装置は、第1電極、記憶層および第2電極をこの順に有する複数の記憶素子と、複数の記憶素子に対して選択的に電圧または電流のパルスを印加するパルス印加手段とを備え、記憶素子として本発明の記憶素子を用いたものである。本発明の記憶素子記憶装置では、初期状態高抵抗状態の素子に対して正方向例えば第1電極側を負電位、第2電極側を正電位の電圧または電流パルスが印加されると、イオン源層に含まれる金属元素がイオン化して抵抗変化層中に拡散し、第1電極で電子と結合して析出し、あるいは抵抗変化層中に留まり不純物準位を形成する。これにより記憶層内に金属元素を含む低抵抗部伝導パスが形成され、抵抗変化層の抵抗が低くなる記録状態。この低抵抗な状態の素子に対して負方向例えば第1電極側を正電位、第2電極側を負電位へ電流パルスが印加されると、第1電極に析出していた金属元素がイオン化してイオン源層中へ溶解する。これにより金属元素を含む伝導パスが消滅し、抵抗変化層の抵抗が高い状態となる初期状態または消去状態。ここでは、イオン源層の抵抗率を2.8mΩcm以上1Ωcm未満とすることにより、低電圧または低電流パルスの印加による伝導パスを構成する金属元素のイオン化が改善され、抵抗変化層の抵抗値が回復する。本発明の記憶素子または記憶装置によれば、イオン源層の抵抗率を2.8mΩcm以上1Ωcm未満とするようにしたので、低電圧または低電流パルスを印加した際の記録状態から消去状態への抵抗変化層の抵抗値の回復が改善される。即ち、繰り返し特性が向上する。以下、本発明の実施の形態について、以下の順に図面を参照しつつ説明する。[第1の実施の形態]1記憶素子イオン源層と抵抗変化層とからなる記憶層を有する記憶素子2記憶装置[第2の実施の形態]イオン源層、中間層および抵抗変化層の3層からなる記憶層を有する記憶素子[実施例][第1の実施の形態]記憶素子図1は、本発明の第1の実施の形態に係る記憶素子1の断面構成図である。この記憶素子1は、下部電極10第1電極、記憶層20および上部電極30第2電極をこの順に有するものである。下部電極10は、例えば、後述図2のようにCMOSComplementaryMetalOxideSemiconductor回路が形成されたシリコン基板41上に設けられ、CMOS回路部分との接続部となっている。この下部電極10は、半導体プロセスに用いられる配線材料、例えば、タングステンW,窒化タングステンWN,銅Cu,アルミニウムAl,モリブデンMo,タンタルTaおよびシリサイド等により構成されている。下部電極10がCu等の電界でイオン伝導が生じる可能性のある材料により構成されている場合にはCu等よりなる下部電極10の表面を、W,WN,窒化チタンTiN,窒化タンタルTaN等のイオン伝導や熱拡散しにくい材料で被覆するようにしてもよい。また、後述のイオン源層21にAlが含まれている場合には、Alよりもイオン化しにくい材料、例えばクロムCr,W,コバルトCo,Si,金Au,パラジウムPd,Mo,イリジウムIr,チタンTi等の少なくとも1種を含んだ金属膜や、これらの酸化膜または窒化膜を用いることが好ましい。記憶層20はイオン源層21および抵抗変化層22により構成されている。イオン源層21は、抵抗変化層22に拡散する可動イオン陽イオンおよび陰イオンとなる元素を含む。陽イオン化可能な元素としては、例えばCu,Al,ゲルマニウムGeおよび亜鉛Znなどの金属元素を1種あるいは2種以上を含む。また、陰イオン化するイオン導電材料としては、酸素OまたはテルルTe,硫黄SおよびセレンSe等のカルコゲン元素を少なくとも1種以上含む。イオン源層21は上部電極30側にあり、ここでは上部電極30に接して設けられている。金属元素とカルコゲン元素とは結合し、金属カルコゲナイド層を形成している。この金属カルコゲナイド層は、主に非晶質構造を有し、イオン供給源としての役割を果たすものである。陽イオン化可能な金属元素は、書き込み動作時にカソード電極上で還元されて金属状態の伝導パスフィラメントを形成するため、上記カルコゲン元素が含まれるイオン源層21中において金属状態で存在することが可能な化学的に安定な元素が好ましい。このような金属元素としては、上記金属元素のほかに、例えば周期律表上の第3族~第11族の遷移金属が挙げられる。これら元素のうちの1種あるいは2種以上を用いることができる。この他に、銀AgおよびSiなどをイオン源層21の添加元素として用いるようにしてもよい。また、上述した伝導パスフィラメントの安定化およびイオン源層21の抵抗率の調整のために上記遷移金属の中でも特に、ジルコニウムZr,ハフニウムHf,Mo,W,ニオブNb,Ta,白金Pt,Cr,マンガンMnおよび鉄Feを2種以上用いることが好ましい。本実施の形態におけるイオン源層21の抵抗率は、2.8mΩcm以上1Ωcm未満であることが望ましい。上述したように、記憶素子1では、書き込み時に形成されたフィラメントを溶解することによって、低抵抗化した抵抗変化層22の抵抗値を回復してデータの消去を行う。このとき、イオン源層21の抵抗率が小さいと消去電圧の印加時に適切な電圧印加が行われず、フィラメントの溶解が行われない虞がある。即ち、データの消去が行われなくなる。一方、イオン源層21の抵抗値が高すぎると、書き込みができなくなる。以上のことからイオン源層21の抵抗率は適切な範囲内、即ち、上記範囲内であることが望ましい。より低電流、例えば75μA程度での安定した書き込みおよび消去を行うためには、好ましくは2.8mΩcm以上127mΩcm以下、より好ましくは2.8mΩcm以上44mΩcm以下とする。これにより、データの消去を確実に行うことができる。なお、イオン源層21に後述する抵抗変化層22に含まれるTeと反応しやすい金属元素Mを用いてTe/イオン源層金属元素Mを含むという積層構造にしておくと、成膜後の加熱処理により、MTe/イオン源層21という構造に安定化する。Teと反応しやすい元素としては、例えばAlやマグネシウムMg等が挙げられる。このようなイオン源層21の具体的な材料としては、例えば、ZrTeAl,TiTeAl,CrTeAl,WTeAlおよびTaTeAlが挙げられる。また、例えば、ZrTeAlに対して、Cuを添加したCuZrTeAl,さらにGeを添加したCuZrTeAlGe,更に、添加元素を加えたCuZrTeAlSiGeとしてもよい。あるいは、Alの他にMgを用いたZrTeMgとしてもよい。イオン化する金属元素としては、Zrの代わりに、Mo,Mn,Hfなどの他の遷移金属元素を選択した場合でも同様な添加元素を用いることは可能であり、例えばCuMoTeAl,CuMnTeAlなどとすることも可能である。更に、イオン導電材料としては、Te以外に硫黄SやセレンSe、あるいはヨウ素Iを用いてもよく、具体的にはZrSAl,ZrSeAl,ZeIAl,CuGeTeAl等を用いてもよい。更に、TaあるいはW等を添加してもよい。なお、イオン源層21には、記憶層20における高温熱処理時の膜剥がれを抑止するなどの目的で、その他の元素が添加されていてもよい。例えば、シリコンSiは、保持特性の向上も同時に期待できる添加元素であり、イオン源層21にZrと共に添加することが好ましい。但し、Si添加量が少な過ぎると膜剥がれ防止効果を期待できなくなるのに対し、多過ぎると良好なメモリ動作特性が得られない。このため、イオン源層21中のSiの含有量は10~45原子程度の範囲内であることが好ましい。抵抗変化層22は下部電極10側にあり、ここでは下部電極10に接して設けられている。この抵抗変化層22は電気伝導上のバリアとしての機能を有し、下部電極10と上部電極30との間に所定の電圧を印加した場合にその抵抗値は変化する。本実施の形態では、この抵抗変化層22は、イオン源層21と接していても安定である絶縁体あるいは半導体であればいずれの物質でも用いることができる。具体的には、Gdガドリニウムなどの希土類元素、Al,Mg,GeおよびSiなどの典型元素、Ta,Hf,Zr,Nb,Cr,TiおよびCuなどの遷移元素のうちの少なくとも1種を含む酸化物もしくは窒化物が挙げられる。また、抵抗変化層22の初期抵抗値は1MΩ以上であることが好ましく、低抵抗状態における抵抗値は数100kΩ以下であることが好ましい。微細化した抵抗変化型メモリの抵抗状態を高速に読み出すためには、できる限り低抵抗状態の抵抗値を低くすることが好ましい。しかし20~50μA,2Vの条件で書き込んだ場合の抵抗値は40~100kΩであるので、メモリの初期抵抗値はこの値より高いことが前提となる。更に1桁の抵抗分離幅を考慮すると、上記抵抗値が適当と考えられる。但し、さらなる低電流記録を行う場合には、低抵抗状態の好ましい値は上昇する。上部電極30は、下部電極10と同様に公知の半導体配線材料を用いることができるが、ポストアニールを経てもイオン源層21と反応しない安定な材料が好ましい。本実施の形態の記憶素子1では、図示しない電源回路パルス印加手段から下部電極10および上部電極30を介して電圧パルスあるいは電流パルスを印加すると、記憶層20の電気的特性抵抗値が変化するものであり、これにより情報の書き込み,消去,更に読み出しが行われる。以下、その動作を具体的に説明する。まず、上部電極30が例えば正電位、下部電極10側が負電位となるようにして記憶素子1に対して正電圧を印加する。これによりイオン源層21に含まれる金属元素がイオン化して抵抗変化層22に拡散し、下部電極10側で電子と結合して析出する。その結果,下部電極10と記憶層20の界面に金属状態に還元された低抵抗の金属元素のフィラメントが形成される。若しくは、イオン化した金属元素は、抵抗変化層22中に留まり不純物準位を形成する。これにより抵抗変化層22中に伝導パスが形成されて記憶層20の抵抗値が低くなり、初期状態の抵抗値高抵抗状態よりも低い抵抗値低抵抗状態へ変化する。その後、正電圧を除去して記憶素子1にかかる電圧をなくしても、低抵抗状態が保持される。これにより情報が書き込まれたことになる。一度だけ書き込みが可能な記憶装置、いわゆる、PROMProgrammableReadOnlyMemoryに用いる場合には、前記の記録過程のみで記録は完結する。一方、消去が可能な記憶装置、すなわち、RAMRandomAccessMemoryあるいはEEPROMElectronicallyErasableandProgrammableReadOnlyMemory等への応用には消去過程が必要であるが、消去過程においては、上部電極30が例えば負電位、下部電極10側が正電位になるように記憶素子1に対して負電圧を印加する。これにより、記憶層20内に形成されていたフィラメントの金属元素がイオン化し、イオン源層21に溶解、若しくはTe等と結合してCu2Te、CuTe等の化合物を形成する。これにより、金属元素によるフィラメントが消滅、または減少して抵抗値が高くなる。その後、負電圧を除去して記憶素子1にかかる電圧をなくしても、抵抗値が高くなった状態で保持される。これにより書き込まれた情報を消去することが可能になる。このような過程を繰り返すことにより、記憶素子1に情報の書き込みと書き込まれた情報の消去を繰り返し行うことができる。例えば、抵抗値の高い状態を0の情報に、抵抗値の低い状態を1の情報に、それぞれ対応させると、正電圧の印加による情報の記録過程で0から1に変え、負電圧の印加による情報の消去過程で1から0に変えることができる。なお、ここでは記憶素子を低抵抗化する動作および高抵抗化する動作をそれぞれ書き込み動作および消去動作に対応させたが、その対応関係は逆に定義してもよい。記録データを復調するためには、初期の抵抗値と記録後の抵抗値との比は大きいほど好ましい。但し、抵抗変化層22の抵抗値が大き過ぎる場合には、書き込み、つまり低抵抗化することが困難となり、書き込み閾値電圧が大きくなり過ぎることから、初期抵抗値は1GΩ以下に調整される。抵抗変化層22の抵抗値は、例えば、抵抗変化層22の厚みや含まれる陰イオンの量などにより制御することが可能である。本実施の形態では、抵抗変化層22がTeを主成分とする化合物により形成されているため、その低抵抗化時にイオン源層21から拡散した金属元素が抵抗変化層22中で安定化して低抵抗状態を保持しやすくなる。また、Teは、電気陰性度の高い酸化物や共有結合であるシリコン化合物に比べて金属元素との結合力が弱く、抵抗変化層22中に拡散した金属元素が消去電圧の印加によってイオン源層21へ移動しやすいために消去特性が向上する。なお、電気陰性度はカルコゲナイド化合物では、テルル<セレン<硫黄<酸素の順で絶対値が高くなるため、抵抗変化層22中に酸素が少ないほど、かつ、電気陰性度の低いカルコゲナイドを用いるほど改善効果が高いと言える。また、本実施の形態では、上述したように、イオン源層21がZr,Al,Geなどを含有することが好ましい。以下、その理由について説明する。イオン源層21中にZrが含まれている場合には、上述した銅Cuなどの金属元素と共に、Zrがイオン化元素として働き、ZrとCuなどの上述した金属元素との混在した伝導パスが形成される。Zrは、書き込み動作時にカソード電極上で還元されると共に、書き込み後の低抵抗状態では金属状態のフィラメントを形成すると考えられる。Zrが還元された金属フィラメントは、S,SeおよびTeのカルコゲン元素を含むイオン源層21中において比較的溶解しづらいため、一度書き込み状態、すなわち低抵抗状態になった場合には、Cuなどの上述した金属元素単独の伝導パスの場合よりも低抵抗状態を保持しやすい。例えばCuは書き込み動作によって金属フィラメントとして形成される。但し、金属状態のCuはカルコゲン元素を含むイオン源層21中において溶解しやすく、書き込み電圧パルスが印加されていない状態データ保持状態では、再びイオン化し高抵抗状態へと遷移してしまう。そのため十分なデータ保持性能が得られない。一方、Zrと適量のCuを組み合わせることは、非晶質化を促進すると共に、イオン源層21の微細構造を均一に保つため、抵抗値の保持性能の向上に寄与する。また、消去時の高抵抗状態の保持に関しても、Zrを含んでいる場合、例えばZrの伝導パスが形成され、再びイオン源層21中にイオンとして溶解している場合には、Zrは少なくともCuよりもイオン移動度が低いので温度が上昇しても、あるいは長期間の放置でも動きづらい。そのためカソード極上で金属状態での析出が起こりにくく、室温よりも高温状態で保持した場合や長時間にわたり保持した場合でも高抵抗状態を維持する。更に、イオン源層21にAlが含まれている場合には、消去動作により上部電極が負の電位にバイアスされた場合、固体電解質的に振舞うイオン源層21とアノード極の界面において安定な酸化膜を形成することにより高抵抗状態消去状態を安定化する。加えて、抵抗変化層の自己再生の観点から繰り返し回数の増加にも寄与する。なお、Alの他に同様の働きを示すGeなどを含んでもよい。このように、イオン源層21にZr,Al,Geなどが含まれている場合には、従来の記憶素子に比して広範囲の抵抗値保持性能、書き込み消去の高速動作性能が向上すると共に繰り返し回数が増加する。更に、例えば低抵抗から高抵抗へと変化させる際の消去電圧を調整して高抵抗状態と低抵抗状態との間の中間的な状態を作り出せば、その状態を安定して保持することができる。よって、2値だけでなく多値のメモリを実現することが可能となる。なお、高抵抗から低抵抗へと変化させる際の書き込み電流を変更して析出する原子の量を調整することによっても中間的な状態を作り出すことが可能である。ところで、このような電圧を印加する書き込み消去動作特性と、抵抗値の保持特性と、繰り返し動作回数といったメモリ動作上の重要な諸特性は、Zr,CuおよびAl、更にはGeの添加量によって異なる。例えば、Zrはその含有量が多過ぎると、イオン源層21の抵抗値が下がり過ぎてイオン源層21に有効な電圧が印加できない、若しくはカルコゲナイド層中にZrを溶解することが困難となる。そのため、特に消去がしづらくなり、Zr添加量に応じて消去の閾値電圧が上昇していき、更に多過ぎる場合には書き込み、つまり低抵抗化も困難となる。一方、Zr添加量が少な過ぎると、前述のような広範囲の抵抗値の保持特性を向上させる効果が少なくなる。従って、イオン源層21中のZrの含有量は7.5以上であることが好ましく、更に好ましくは26原子以下である。また、Cuは適量をイオン源層21に添加した場合、非晶質化を促進するものの、多過ぎると金属状態のCuはカルコゲン元素を含むイオン源層21中での安定性が十分でないことから書き込み保持特性が悪化したり、書き込み動作の高速性に悪影響が見られる。その一方で、ZrとCuの組み合わせは、非晶質を形成しやすく、イオン源層21の微細構造を均一に保つという効果を有する。これにより、繰り返し動作によるイオン源層21中の材料成分の不均一化を防ぐため、繰り返し回数が増加すると共に保持特性も向上する。上述した範囲内で十分にZr量を含有している場合は、Cuの伝導パスがイオン源層21中に再溶解したとしても、金属ジルコニウムZrによる伝導パスが残存していると考えられるため書き込み保持特性への影響はみられない。また、おそらくは乖離してイオン化した状態の陽イオンと陰イオンの電荷量の当量関係が守られていればよいため、Cuの好ましい添加量は、イオンの電荷の当量比が、{Zr最大イオン価数×モル数または原子Cuイオン価数×モル数または原子}/カルコゲン元素のイオン価数×モル数または原子=0.5~1.5の範囲内であればよいと考えられる。但し、記憶素子1の特性は実質的にはZrとTeの組成比に依存している。そのため、ZrとTeの組成比は、Zr組成比原子/Te組成比原子=0.2~0.74の範囲にあることが望ましい。これについては必ずしも明らかではないが、Zrに比べてCuの乖離度が低いこと、イオン源層21の抵抗値がZrとTeの組成比によって決まることから、上記の範囲にある場合に限り好適な抵抗値が得られるため、記憶素子1に印加したバイアス電圧が抵抗変化層22の部分に有効に印加されることによると考えられる。上記の範囲からずれる場合、例えば、当量比が大き過ぎる場合は、陽イオンと陰イオンの釣り合いが取れずに、存在する金属元素のうち、イオン化しない元素の量が増大する。そのために消去動作の際に書き込み動作で生じた伝導パスが効率的に除去されにくいと考えられる。同様に、当量比が小さ過ぎて陰イオン元素が過剰に存在する場合には、書き込み動作で生じた金属状態の伝導パスが金属状態で存在しづらくなるために、書き込み状態の保持性能が低下すると考えられる。また、Alの含有量が多過ぎると、Alイオンの移動が生じやすくなり、Alイオンの還元によって書き込み状態が作られてしまう。Alはカルコゲナイドの固体電解質中で金属状態の安定性が低いので、低抵抗な書き込み状態の保持性能が低下する。一方、Al量が少な過ぎると、消去動作そのものや高抵抗領域の保持特性を向上させる効果が低くなり、繰り返し回数が減少する。従って、イオン源層21中のAlの含有量は30原子以上であることが好ましく、更に好ましくは50原子以下である。Geは必ずしも含まれていなくともよいが、Ge含有量が多過ぎる場合には書き込み保持特性が劣化することから、Geを添加する場合の含有量は15原子以下であることが好ましい。また、Zrの他に上述した遷移金属元素、特にHf,Mo,W,Nb,Ta,Pt,Cr,MnおよびFeを用いることにより、イオン源層21の微細構造を安定化し、フィラメントの保持、即ち抵抗変化層22の低抵抗化を保持特性が改善する。以下、本実施の形態の記憶素子10の製造方法について説明する。まず、選択トランジスタ等のCMOS回路が形成された基板上に、例えばTiNよりなる下部電極10を形成する。その後、必要であれば逆スパッタ等で、下部電極10の表面上の酸化物等を除去する。続いて、抵抗変化層22、イオン源層21および上電極30までを各層の材料に適応した組成からなるターゲットを用いてスパッタリング装置内で、各ターゲットを交換することにより、各層を連続して成膜する。電極径は50-300nmφである。合金膜は構成元素のターゲットを用いて同時成膜する。上部電極30まで成膜したのち、上部電極30に接続する配線層図示せずを形成し、全ての記憶素子1と共通電位を得るためのコンタクト部を接続する。そののち、積層膜にポストアニール処理を施す。以上により図1に示した記憶素子1が完成する。この記憶素子1では、上述のように上部電極30および下部電極10にそれぞれ正電位または負電位になるように電圧を印加することによって、下部電極10と抵抗変化層22の界面に伝導パスが形成される。これにより抵抗変化層22の抵抗値が低くなり、書き込みが行われる。次に、上部電極30および下部電極10の各々に書き込み時とは逆極性の電圧を印加する。これにより抵抗変化層22内に形成された伝導パスの金属元素が再びイオン化してイオン源層21に溶解することによって抵抗変化層22の抵抗値が上昇し、消去が行われる。抵抗変化メモリの大容量化、即ち、記憶素子1を微細化するためには、動作電流値を抑えることが重要である。具体的には、駆動用トランジスタやダイオードの耐性から少なくとも100μA以下とする必要がある。抵抗変化メモリを低抵抗状態書き込み状態にスイッチさせる際の電流値は、トランジスタの駆動電流値を変更することによって制御することができる。即ち、トランジスタの駆動電流値を小さくすることによって抵抗変化メモリを低抵抗状態にする電流値が抑えられる。但し、書き込み時に形成される伝導パスフィラメントは、動作電流値を小さくするにつれて細くなる。細い金属フィラメントは大電流で書き込んだ際に形成される金属フィラメントと比較して不安定になる。また、抵抗変化メモリを高抵抗状態消去状態にスイッチさせる際の電流値を抑える場合には、書き込み時と同様にトランジスタの駆動電流値を小さくすればよい。但し、トランジスタの駆動電圧が小さいと、抵抗変化メモリでは発熱が小さくなると共に、電圧がトランジスタや抵抗変化メモリの無駄な個所へ分圧される影響が顕在化し、動作マージンが急激に劣化する。図2は、書き込み時における記憶素子1の記憶層20内を模式的に表したものである。記憶層20内には上述したようにフィラメントFが形成されている。より詳細には、図9に示したようにフィラメントFは、イオン源層21と抵抗変化層22との界面から抵抗変化層22と下部電極10との界面にかけて形成されていると考えられる。ナノ秒単位で印加された電圧パルスでは、イオン源層からの金属イオンの拡散によって抵抗変化層22内に形成されるフィラメントFは抵抗変化層22を貫きはしても、フィラメント径および密度が安定化するまでには至らない。このため、ナノ秒単位の電圧で形成されたフィラメントFの状態には電流値の大きさによる差はほとんどないと考えられる。フィラメントFは合金が主成分であるため、イオン源層の抵抗率よりもその抵抗率は小さくなる。そのため、フィラメントFの形成が進行すると、フィラメントFそのものには電圧がかかりづらくなるため、主にフィラメントFとイオン源層との界面付近で形成反応が進行すると考えられる。一方、消去時にはフィラメントFの形成反応が進行している場であるフィラメントFとイオン源層21との界面付近の反応領域Sに電圧を印加することにより、効率的にフィラメントが溶解される。これにより、抵抗変化層22の抵抗値を回復することができると考えられる。しかし、フィラメントFとイオン源層21との抵抗率の差が小さい場合には、反応領域S以外の安定なフィラメントFに電圧が印加、即ち分圧されてしまう。このため、消去特性が低下し、抵抗変化メモリの繰り返し特性が低下する。また、フィラメントFの抵抗が高すぎる場合にも、イオン源層21の抵抗値とフィラメントFの抵抗値の比が重要となる。なお、これは2層以上の構造をもった抵抗変化型メモリについても同様である。本実施の形態の記憶素子1では、イオン源層21の抵抗率を、形成されるフィラメントの抵抗率よりも高く、具体的には2.8mΩcm以上とした。また、上限としてイオン源層21への分圧がかかりすぎない程度、具体的には1Ωcm未満とした。これによりイオン源層21と抵抗変化層22との界面、即ち、フィラメントの形成反応が進行している領域反応領域Sに効率よく電圧を印加し、フィラメントを溶解することが可能となる。以上のように本実施の形態の記憶素子1では、イオン源層の抵抗率を2.8mΩcm以上1Ωcm以下としたので、イオン源層21と下部電極との間、即ち抵抗変化層21中に形成されたフィラメントのうち、形成反応が進行しているイオン源層21と抵抗変化層22との界面に効率よく電圧を印加することが可能となる。これにより、低電圧においてもフィラメントを効率よく溶解し、抵抗変化層22の抵抗値を回復することが可能となる。即ち、繰り返し特性が向上する。また、イオン源層21に遷移金属、特にジルコニウムZr,ハフニウムHf,Mo,W,ニオブNb,Ta,白金Pt,Cr,マンガンMnおよび鉄Feを2種以上用いることによりイオン源層21が安定化する。これにより、書き込み時に形成される金属フィラメントのイオン源層21への拡散が抑制され、データの保持特性が向上する。また、上記遷移金属を組み合わせることにより、イオン源層21の抵抗率を容易に調整することが可能となる。[記憶装置]上記記憶素子1を多数、例えば列状やマトリクス状に配列することにより、記憶装置メモリを構成することができる。このとき、各記憶素子1に、必要に応じて、素子選択用のMOSトランジスタ、或いはダイオードを接続してメモリセルを構成し、更に、配線を介して、センスアンプ、アドレスデコーダ、書き込み消去読み出し回路等に接続すればよい。図3および図4は多数の記憶素子1をマトリクス状に配置した記憶装置メモリセルアレイの一例を表したものであり、図2は断面構成、図3は平面構成をそれぞれ表している。このメモリセルアレイでは、各記憶素子1に対して、その下部電極10側に接続される配線と、その上部電極30側に接続される配線とを交差するよう設け、例えばこれら配線の交差点付近に各記憶素子1が配置されている。各記憶素子1は、抵抗変化層22、イオン源層21および上部電極30の各層を共有している。すなわち、抵抗変化層22、イオン源層21および上部電極30それぞれは各記憶素子1に共通の層同一層により構成されている。上部電極30は、隣接セルに対して共通のプレート電極PLとなっている。一方、下部電極10は、メモリセル毎に個別に設けられることにより、隣接セル間で電気的に分離されており、各下部電極10に対応した位置に各メモリセルの記憶素子1が規定される。下部電極10は各々対応するセル選択用のMOSトランジスタTrに接続されており、各記憶素子1はこのMOSトランジスタTrの上方に設けられている。MOSトランジスタTrは、基板41内の素子分離層42により分離された領域に形成されたソース/ドレイン領域43とゲート電極44とにより構成されている。ゲート電極44の壁面にはサイドウォール絶縁層が形成されている。ゲート電極44は、記憶素子1の一方のアドレス配線であるワード線WLを兼ねている。MOSトランジスタTrのソース/ドレイン領域43の一方と、記憶素子1の下部電極10とが、プラグ層45、金属配線層46およびプラグ層47を介して電気的に接続されている。MOSトランジスタTrのソース/ドレイン領域43の他方は、プラグ層45を介して金属配線層46に接続されている。金属配線層46は、記憶素子1の他方のアドレス配線であるビット線BL図3参照に接続されている。なお、図3においては、MOSトランジスタTrのアクティブ領域48を鎖線で示しており、コンタクト部51は記憶素子1の下部電極10、コンタクト部52はビット線BLにそれぞれ接続されている。このメモリセルアレイでは、ワード線WLによりMOSトランジスタTrのゲートをオン状態として、ビット線BLに電圧を印加すると、MOSトランジスタTrのソース/ドレインを介して、選択されたメモリセルの下部電極10に電圧が印加される。ここで、下部電極10に印加された電圧の極性が、上部電極30プレート電極PLの電位に比して負電位である場合には、上述のように記憶素子1の抵抗値が低抵抗状態へと遷移する。これにより選択されたメモリセルに情報が書き込まれる。次に、下部電極10に、上部電極30プレート電極PLの電位に比して正電位の電圧を印加すると、記憶素子1の抵抗値が再び高抵抗状態へと遷移する。これにより選択されたメモリセルに書き込まれた情報が消去される。書き込まれた情報の読み出しを行うには、例えば、MOSトランジスタTrによりメモリセルを選択し、そのセルに対して所定の電圧または電流を印加する。このときの記憶素子1の抵抗状態により異なる電流または電圧を、ビット線BLあるいはプレート電極PLの先に接続されたセンスアンプ等を介して検出する。なお、選択したメモリセルに対して印加する電圧または電流は、記憶素子1の抵抗値の状態が遷移する電圧等の閾値よりも小さくする。本実施の形態の記憶装置では、上述のように各種のメモリ装置に適用することができる。例えば、一度だけ書き込みが可能なPROM、電気的に消去が可能なEEPROM、或いは、高速に書き込み消去再生が可能な、いわゆるRAM等、いずれのメモリ形態でも適用することが可能である。[第2の実施の形態]図5は本発明の第2の実施の形態に係る記憶素子2の断面構成図である。上記第1の実施の形態と同一構成部分については同一符号を付してその説明は省略する。記憶素子2は、下部電極10第1電極、記憶層60および上部電極30第2電極をこの順に有し、記憶層60が上部電極30側からイオン源層61,中間層63,抵抗変化層62の順に積層された3層構造を有する点が第1の実施の形態と異なる。イオン源層61は、上述したイオン源層21と同様の構成、即ち、アルミニウムAlイオンおよびカルコゲン元素と共に、チタンTi,ジルコニウムZr,ハフニウムHf,バナジウムV,ニオブNb,タンタルTa,クロムCr,モリブデンMoおよびタングステンWからなる遷移金属の群のうちの少なくとも1種を含んでいる。また、抵抗変化層62も同様に、上述した抵抗変化層22と同様の構成、即ち、Gdガドリニウムなどの希土類元素、Al,Mgマグネシウム,Ta,SiシリコンおよびCuのうちの少なくとも1種を含む酸化物もしくは窒化物が挙げられる。中間層63は、上記第1の実施の形態の抵抗変化層22と同様に、イオン源層61と接していても安定である絶縁体あるいは半導体により構成され、抵抗率は抵抗変化層62よりも低い。中間層63の材料としては、例えば、アルミニウムAlと共に、陰イオン成分として挙動するTeを主成分とする化合物から構成されている。このような化合物としては、例えばAlTe,MgTeまたはZnTeなどが挙げられる。このTeを含有する化合物の組成は、例えばAlTeではAlの含有量は20原子以上60原子以下であることが好ましい。また、陰イオン成分としては、Teの他に硫黄SあるいはセレンSe等のカルコゲン元素を含んでいてもよい。なお、AlTeによって構成した際の中間層63のバンドギャップは2.5eVであり、例えばAlOxからなる抵抗変化層62のバンドギャップは8eV~9eVである。また、本実施の形態の中間層63は絶縁膜として機能するものであって、抵抗変化層62と合わせて1つの抵抗変化層として考えることも可能である。中間層63におけるカルコゲン元素含有量に対するアルミニウム含有量の比アルミニウム濃度は、イオン供給層21Bにおけるカルコゲン元素含有量に対するアルミニウム含有量の比アルミニウム濃度よりも小さいことが好ましい。中間層63中のアルミニウムAlはイオン源層61との濃度勾配による拡散によりもたらされると考えられるので、例えばAl2Te3の化学量論的組成よりも少なくなると考えられる。そのため、中間層63中のアルミニウムAlのほとんどはイオン状態で存在していると考えられ、印加した電位が効果的にイオン駆動に用いられることにより、上述した保持特性の向上や低電流での不揮発メモリ動作に結びつくことが可能となる。本実施の形態の記憶素子2における作用および効果は、第1の実施の形態の記憶素子1の作用および効果と同様であるが、中間層63を設けることにより良好な繰り返し耐久性を保持したまま保持特性が向上する等の効果を奏する。また、低電流での安定した動作が可能となると考えられる。[実施例]以下、本発明の具体的な実施例について説明する。実施例1上記実施の形態と同様にして図1および図5に示した記憶素子1,2を作製した。まず、下地にトランジスタを組み込んだTiNよりなる下部電極10をアルゴンプラズマによるクリーニングおよびプラズマ酸化をしたのち、下部電極10上にスパッタリング装置を用いて記録層20,40および上部電極30を形成した。電極径は150nmφとした。また、合金からなる層は、構成元素のターゲットを用いて同時に成膜した。続いて、上部電極30の表面に対してエッチングを行い、中間電位Vdd/2を与えるための外部回路接続用のコンタクト部分に接続されるように厚さ200nmの配線層Al層を形成した。そののち、ポストアニール処理として真空熱処理炉において、2時間、320°Cの加熱処理を施した。このようにして、図3および図4に示したメモリセルアレイを作製して組成および膜厚の異なる実験例1-1~1-9とした。これら実験例1-1~1-9において、上部電極4に接続された上部配線をVdd/2の中間電位に接地し、選択するメモリセルのゲート電極即ちワード線WLに電圧を印加してオン状態にし、トランジスタTrのソース/ドレイン13のうち、記憶素子10に接続されていない方に接続されている電極、即ちビット線BLに、パルス幅、書き込み10ns/消去10ns、書き込み時印加電圧を3.0Vを印加する書き込み動作をメモリセルアレイ中の10素子x2列で合計20素子に対して行い、その後に抵抗値を読み出した。次いで、ゲート電極書き込み時3~3.5V、消去時1.6~2Vを印加してオン状態にして上部電極と下部電極に電圧を書き込みとは逆の電圧を印加し、消去動作を行い、消去状態の抵抗値を読み出した。この書き込みおよび消去動作をメモリセルアレイに対して繰り返して行い、繰り返し動作特性を評価した。これらの結果を図6,7に示す。なお、本実施例で用いたメモリセルアレイは1トランジスタ1素子1T1R構造であり、トランジスタサイズはW/L=0.36/2.0μmである。また、3.5Vのゲート電圧を印加した際に素子がショートしても最大で75μm程度しか流れない。但し、実験例1-1に用いたトランジスタのみ大電流駆動が可能となっている。また、TiNのプラズマ酸化では電極材料のTiとTeが反応を起こさないように行ったがTiNが必須の要件ではなく、前述の電極材料であれば今回の特性には寄与しない。実験例1-1~1-9における下部電極/抵抗変化層/中間層/イオン源層/上部電極の組成,各膜厚およびイオン源層2142の抵抗値は以下のとおりである。なお、中間層に記載の数値は比である。また、イオン源層2141の抵抗率はシート抵抗から測定したものである。なお、実験例1-3は中間層を設けていない。また、実験例1-3のみ下部電極上にAlを設け、これをプラズマ酸化しているが、その他の実験例1-1,1-2,1-4~1-9との差は特にない。実験例1-1TiN/プラズマ酸化/Al1Te93.5nm/Te28Al37Zr15Cu15Ge5原子45nm/W;1.32mΩcm実験例1-2TiN電極/プラズマ酸化/Al1Te93.5nm/Te34Al27Zr16.5Cu16.5Ge6原子45nm/W;2.04mΩcm実験例1-3TiN電極/プラズマ酸化/Al1Te93.5nm/Te31Al37Zr13Cu13Ge6原子45nm/W50nm;2.88mΩcm実験例1-4TiN電極/Al1nmプラズマ酸化/Te31Al37Zr13Cu13Ge6原子45nm/W50nm;2.88mΩcm実験例1-5TiN電極/プラズマ酸化/Al1Te93.5nm/Te35Al37Zr11Cu11Ge6原子45nm/W;6.43mΩcm実験例1-6TiN電極/プラズマ酸化/Al1Te93.5nm/Te40.5Al27Zr12.5Cu12.5Ge7.5原子45nm/W;15.72mΩcm実験例1-7TiN電極/プラズマ酸化/Te5nm/Cu13Mo13Te33Al41原子45nm/Zr50nm;15.5mΩcm実験例1-8TiN電極/プラズマ酸化/Al1Te93.5nm/Te45.6Al32.6Zr10.9Cu10.9原子45nm/W;44.6mΩcm実験例1-9TiN電極/プラズマ酸化/Te5nm/Cu13Mn13Te33Al41原子45nm/Zr50nm;127mΩcm実験例1-1ではまず、書き込み電流を50μA、消去電流を250μA高電流として繰り返し動作を測定した。その結果が図6A-1である。この図からわかるように106回まで十分な繰り返し特性が保持されていることがわかる。これに対し、消去電流を75μmA低電流として繰り返し動作を測定した場合には、実験例1-1図6A-2および実験例1-2図6Bともに103回程度で繰り返しが困難または不可能となった。これに対し、実験例1-3~1-8では消去電流75μmAでも十分繰り返し特性が得られている。但し、実験例1-6~1-8は実験例1-3~1-5と比較して抵抗率を高めに設定しているため、イオン源層61に分圧がかかり最適値からずれている可能性があるが問題なく動作している。これは、イオン源層61中から金属フィラメントとイオン源層61の界面付近に可動イオンが集合することによって適した抵抗率に自動的に変化するためと考えられる。また、イオン源層の抵抗率を127mΩcmとした実験例1-9では約104回で、3.5Vでの書き込みが難しくなったが、イオン源層21は抵抗変化層22よりも厚いことが望ましいため、抵抗変化層を薄くすることによって解決することができる。但し、イオン源層は、書き込み時におけるCuイオンの供給不足とならない膜厚の限界が5nm程度である。このため、イオン源層21の抵抗値の上限としては1Ωcm未満であることが望ましいと考えられる。以上のことから、低電流において抵抗変化型メモリを正常に動作させるためには、イオン源層2161の抵抗率の下限が重要であるといえる。なお、実施例1-3図6Cと実施例1-4図7Aとを比較すると、実施例1-4は実施例1-3よりも繰り返し特性が優れていることから、中間層63を設けることにより、繰り返し特性がより向上することがわかる。実施例2上記実施例1と同様の方法を用いて実験例2-1~2-4を作製し、書き込み保持特性を評価した。また、上記実験例1-3および実験例1-4についても同様の評価を行った。その結果を図8に示す。また、実験例2-3および実験例2-4については繰り返し特性も評価した。その結果を図9に示す。なお、図8に示した特性図の縦軸は、トランジスタ電流を1~200μA、電圧パルス時間幅を1ns~10msで書き込みを行った直後の抵抗変化層22の抵抗値であり、横軸は、書き込み後130°Cのオーブン中に1時間保持し、高温加速保持試験を行ったのちの抵抗値である。実験例2-1~2-4における下部電極/抵抗変化層/中間層/イオン源層/上部電極の組成,各膜厚およびイオン源層2161の抵抗値は以下のとおりである。なお、抵抗変化層に記載の数値は比である。また、イオン源層2161の抵抗率はシート抵抗から測定したものである。実験例2-1TiN電極/プラズマ酸化/Al1Te93.5nm/Te31Al37Zr13Cu13Ge6原子W545nm/W50nm実験例2-2TiN電極/プラズマ酸化/Al1Te93.5nm/Te31Al37Zr13Cu13Ge6原子Ta545nm/W50nm実験例2-3TiN電極/プラズマ酸化/Te5nm/Cu13Zr7Mo6Te33Al41原子45nm/Zr50n;6mΩcm実験例2-4TiN電極/プラズマ酸化/Te5nm/Cu13Zr7Mo6Te33Al41原子23nm/Zr50nm;6mΩcmイオン源層2161に2種類以上の高融点の遷移金属を添加した実施例2-1~2-4では、実験例1-3および実験例1-4と比較して、書き込み保持特性が向上している。これは、複数の遷移金属元素を添加したことによって互いにイオン源層2161の構造を補い、さらに強固な構造へと変化したためと考えられる。更に、抵抗率は遷移金属元素ごとに異なるため、複数の遷移金属元素を組み合わせることにより、イオン源層2161の抵抗率を調整することが容易となる。また、実験例2-4のようにイオン源層21の膜厚を薄くしてもデータ保持特性および繰り返し特性共に特性は維持されている。実施例3実施例3では、イオン源層21に含まれる金属元素のうち、実施例1,2で用いたZrの代わりにHfを用いて繰り返し特性および書き込み保持特性を評価した。その結果を図10に示す。なお、上記特性試験は実施例1および実施例2と同様に条件を用いて行った。実験例3-1~3-4における下部電極/抵抗変化層/中間層/イオン源層/上部電極の組成,各膜厚およびイオン源層2162の抵抗値は以下のとおりである。なお、中間層に記載の数値は比である。また、イオン源層2141の抵抗率はシート抵抗から測定したものである。実験例3-1TiN電極/プラズマ酸化/Te5nm/Cu13Hf13Te33Al41原子45nm/Hf50nm;0.73mΩcm実験例3-2TiN電極/プラズマ酸化/Te5nm/Cu13Hf7W6Te33Al41原子45nm/Hf50nm実験例3-3TiN電極/プラズマ酸化/Te5nm/Cu14Hf7.5Mo2.5Te35Al41原子45nm/Hf50nm;8.5mΩcm実験例3-4TiN電極/プラズマ酸化/Te5nm/Cu14Hf7.5Mo2.5Te35Al41原子20nm/Hf50nm;8.5mΩcm図10からイオン源層21の金属元素をZrからHfに置き換えても十分な繰り返し特性およびデータ保持特性が得られた。また、実験例3-2,3-3のようにイオン源層21に複数の遷移金属元素を添加することにより実験例3-1よりも良好なデータ保持特性および繰り返し特性が得られた。また、実験例3-4のようにイオン源層21の膜厚を薄くしても十分な特性が得られた。以上のことから、上記第1の実施の形態に記載した議論は、イオン源層21がZrを含まない組成であっても適用可能であるといえる。以上、第1,第2の実施の形態および実施例を挙げて本発明を説明したが、本発明は、上記実施の形態および実施例に限定されるものではなく、種々変形することが可能である。例えば、上記実施の形態および実施例では、記憶素子1,2およびメモリセルアレイの構成を具体的に挙げて説明したが、全ての層を備える必要はなく、また、他の層を更に備えていてもよい。更に、例えば、上記実施の形態および実施例において説明した各層の材料、または成膜方法および成膜条件などは限定されるものではなく、他の材料としてもよく、または他の成膜方法としてもよい。例えば、イオン源層21,61には、上記組成比率を崩さない範囲で、他の遷移金属元素、例えばTi,Hf,V,Nb,Ta,Cr,Mo,Wを添加してもよい。また、Cu,Agまたは亜鉛Zn以外にも、ニッケルNiなどを添加してもよい。"