マトリクス状に設けられた複数の画素電極と、上記各画素電極にそれぞれ接続され、各々、絶縁基板に設けられたゲート電極、該ゲート電極を覆うように設けられたゲート絶縁膜、該ゲート絶縁膜上に上記ゲート電極に重なるようにチャネル領域が設けられた半導体層、並びに該ゲート絶縁膜上に該半導体層のチャネル領域を介して互いに離間するように銅又は銅合金により設けられたソース電極及びドレイン電極を有する複数の薄膜トランジスタとを備えたアクティブマトリクス基板であって、上記半導体層は、酸化物半導体により上記ソース電極及びドレイン電極を覆うように設けられていることを特徴とするアクティブマトリクス基板。請求項1に記載されたアクティブマトリクス基板において、上記ソース電極及びドレイン電極の上記ゲート絶縁膜側には、該ソース電極及びドレイン電極からの銅の拡散を抑制するためのバリア層が設けられていることを特徴とするアクティブマトリクス基板。請求項1又は2に記載されたアクティブマトリクス基板において、上記ゲート絶縁膜は、酸化シリコン膜からなることを特徴とするアクティブマトリクス基板。請求項1乃至3の何れか1つに記載されたアクティブマトリクス基板において、上記各薄膜トランジスタを覆うように、酸化シリコン膜からなる層間絶縁膜が設けられていることを特徴とするアクティブマトリクス基板。請求項4に記載されたアクティブマトリクス基板において、上記各画素電極は、上記層間絶縁膜上に設けられ、該層間絶縁膜に形成されたコンタクトホール、及び上記半導体層に形成されたコンタクトホールを介して、上記各薄膜トランジスタのドレイン電極に接続され、上記層間絶縁膜に形成されたコンタクトホールは、上記半導体層に形成されたコンタクトホールよりも平面視で大きく、該層間絶縁膜に形成されたコンタクトホールの内壁と該半導体層に形成されたコンタクトホールの内壁との間には、段差が設けられていることを特徴とするアクティブマトリクス基板。請求項4又は5に記載されたアクティブマトリクス基板において、上記ゲート電極と同一層に同一材料により設けられた下層配線と、上記各画素電極と同一層に同一材料により設けられ、上記下層配線に接続された配線端子層とを備え、上記下層配線及び配線端子層は、上記層間絶縁膜に形成されたコンタクトホール、及び上記ゲート絶縁膜に形成されたコンタクトホールを介して互いに接続され、上記ゲート絶縁膜及び層間絶縁膜の間には、上記ゲート絶縁膜に形成されたコンタクトホールを囲むと共に、上記層間絶縁膜に形成されたコンタクトホールから露出するように、上記半導体層と同一材料により他の半導体層がリング状に設けられていることを特徴とするアクティブマトリクス基板。請求項6に記載されたアクティブマトリクス基板において、上記下層配線は、上記ゲート電極に接続されたゲート配線であることを特徴とするアクティブマトリクス基板。請求項6に記載されたアクティブマトリクス基板において、上記ソース電極及びドレイン電極と同一層に同一材料により設けられ、上記半導体層で覆われ、且つ該ソース電極に接続されたソース配線と、上記各画素電極と同一層に同一材料により設けられ、上記下層配線及びソース配線を互いに接続するための配線接続層とを備え、上記ソース配線及び配線接続層は、上記層間絶縁膜に形成されたコンタクトホール、及び上記半導体層に形成されたコンタクトホールを介して互いに接続され、上記ソース配線及び配線接続層の接続部分では、上記層間絶縁膜に形成されたコンタクトホールが上記半導体層に形成されたコンタクトホールよりも平面視で大きく、該層間絶縁膜に形成されたコンタクトホールの内壁と該半導体層に形成されたコンタクトホールの内壁との間に段差が設けられ、上記下層配線及び配線接続層は、上記層間絶縁膜に形成されたコンタクトホール、及び上記ゲート絶縁膜に形成されたコンタクトホールを介して互いに接続され、上記下層配線及び配線接続層の接続部分では、上記半導体層が、上記ゲート絶縁膜及び層間絶縁膜の間において、上記ゲート絶縁膜に形成されたコンタクトホールを囲むと共に、上記層間絶縁膜に形成されたコンタクトホールから露出するように設けられていることを特徴とするアクティブマトリクス基板。互いに対向するように設けられたアクティブマトリクス基板及び対向基板と、上記アクティブマトリクス基板及び対向基板の間に設けられた表示媒体層とを備えた表示パネルであって、上記アクティブマトリクス基板は、マトリクス状に設けられた複数の画素電極と、上記各画素電極にそれぞれ接続され、各々、絶縁基板に設けられたゲート電極、該ゲート電極を覆うように設けられたゲート絶縁膜、該ゲート絶縁膜上に上記ゲート電極に重なるようにチャネル領域が設けられた半導体層、並びに該ゲート絶縁膜上に該半導体層のチャネル領域を介して互いに離間するように銅又は銅合金により設けられたソース電極及びドレイン電極を有する複数の薄膜トランジスタとを備え、上記半導体層は、酸化物半導体により上記ソース電極及びドレイン電極を覆うように設けられていることを特徴とする表示パネル。ところで、銅配線を用いた配線構造では、上述した銅の拡散を防止するために、銅配線との界面に、バリア層を設けることが常套手段になっている。しかしながら、アクティブマトリクス基板において、銅配線を用いた表示用配線の表面にバリア層を形成する場合には、バリア層を形成するための薄膜を成膜する工程及びその薄膜をパターニングする工程が必要になるので、製造工程が増加してしまう。本発明は、かかる点に鑑みてなされたものであり、その目的とするところは、製造工程の増加を抑制して、銅の拡散を抑制することにある。上記目的を達成するために、本発明は、銅又は銅合金からなるソース電極及びドレイン電極を酸化物半導体からなる半導体層で覆うようにしたものである。具体的に本発明に係るアクティブマトリクス基板は、マトリクス状に設けられた複数の画素電極と、上記各画素電極にそれぞれ接続され、各々、絶縁基板に設けられたゲート電極、該ゲート電極を覆うように設けられたゲート絶縁膜、該ゲート絶縁膜上に上記ゲート電極に重なるようにチャネル領域が設けられた半導体層、並びに該ゲート絶縁膜上に該半導体層のチャネル領域を介して互いに離間するように銅又は銅合金により設けられたソース電極及びドレイン電極を有する複数の薄膜トランジスタとを備えたアクティブマトリクス基板であって、上記半導体層は、酸化物半導体により上記ソース電極及びドレイン電極を覆うように設けられていることを特徴とする。上記の構成によれば、ゲート絶縁膜上のソース電極及びドレイン電極が銅又は銅合金により構成されているので、銅の拡散が懸念されるものの、ソース電極及びドレイン電極が酸化物半導体からなる半導体層で覆われているので、銅の上層への拡散が抑制される。ここで、銅の上層への拡散を抑制するための半導体層は、従来より用いられてきたアモルファスシリコンの代わりに酸化物半導体を用い、ソース電極及びドレイン電極を覆うことにより形成されるので、製造工程の増加を抑制して、銅の拡散が抑制される。また、銅の拡散が抑制されるので、薄膜トランジスタの閾値電圧Vthの変動が抑制される。上記ソース電極及びドレイン電極の上記ゲート絶縁膜側には、該ソース電極及びドレイン電極からの銅の拡散を抑制するためのバリア層が設けられていてもよい。上記の構成によれば、ソース電極及びドレイン電極のゲート絶縁膜側にバリア層が設けられているので、銅の下層への拡散が抑制される。上記ゲート絶縁膜は、酸化シリコン膜からなっていてもよい。上記の構成によれば、ゲート絶縁膜が酸化シリコン膜からなるので、例えば、窒化シリコン膜で懸念される膜中の水素脱離による酸化物半導体からなる半導体層の酸素欠損の発生が抑制される。また、ゲート絶縁膜が酸化シリコン膜からなるので、ソース電極及びドレイン電極からの銅の下層への拡散が懸念されるものの、ソース電極及びドレイン電極のゲート絶縁膜側にバリア層が設けられている場合には、銅の下層への拡散が有効に抑制される。上記各薄膜トランジスタを覆うように、酸化シリコン膜からなる層間絶縁膜が設けられていてもよい。上記の構成によれば、各薄膜トランジスタを覆うように、酸化シリコン膜からなる層間絶縁膜が設けられているので、例えば、窒化シリコン膜で懸念される膜中の水素脱離による酸化物半導体からなる半導体層の酸素欠損の発生が抑制される。また、各薄膜トランジスタを覆うように、酸化シリコン膜からなる層間絶縁膜が設けられているので、ソース電極及びドレイン電極からの銅の上層への拡散が懸念されるものの、ソース電極及びドレイン電極を覆うように酸化物半導体からなる半導体層が設けられているので、銅の上層への拡散が有効に抑制される。上記各画素電極は、上記層間絶縁膜上に設けられ、該層間絶縁膜に形成されたコンタクトホール、及び上記半導体層に形成されたコンタクトホールを介して、上記各薄膜トランジスタのドレイン電極に接続され、上記層間絶縁膜に形成されたコンタクトホールは、上記半導体層に形成されたコンタクトホールよりも平面視で大きく、該層間絶縁膜に形成されたコンタクトホールの内壁と該半導体層に形成されたコンタクトホールの内壁との間には、段差が設けられていてもよい。上記の構成によれば、層間絶縁膜及び半導体層の各コンタクトホールを介して、画素電極及びドレイン電極が互いに接続され、層間絶縁膜のコンタクトホールが半導体層のコンタクトホールよりも平面視で大きく、層間絶縁膜のコンタクトホールの内壁と半導体層のコンタクトホールの内壁との間に段差が設けられているので、例えば、層間絶縁膜のコンタクトホールの内壁と半導体層のコンタクトホールの内壁とが連続して両者の間に段差が設けられていない場合よりも、コンタクトホールの内壁の全体的な傾斜が段差の分だけ緩くなる。これにより、画素電極を形成するための透明導電膜がコンタクトホールの内壁の表面全体に成膜され易くなるので、画素電極及び薄膜トランジスタのドレイン電極がより確実に接続される。上記ゲート電極と同一層に同一材料により設けられた下層配線と、上記各画素電極と同一層に同一材料により設けられ、上記下層配線に接続された配線端子層とを備え、上記下層配線及び配線端子層は、上記層間絶縁膜に形成されたコンタクトホール、及び上記ゲート絶縁膜に形成されたコンタクトホールを介して互いに接続され、上記ゲート絶縁膜及び層間絶縁膜の間には、上記ゲート絶縁膜に形成されたコンタクトホールを囲むと共に、上記層間絶縁膜に形成されたコンタクトホールから露出するように、上記半導体層と同一材料により他の半導体層がリング状に設けられていてもよい。上記の構成によれば、層間絶縁膜及びゲート絶縁膜の各コンタクトホールを介して、下層配線及び配線端子層が互いに接続され、ゲート絶縁膜及び層間絶縁膜の間には、ゲート絶縁膜のコンタクトホールを囲むと共に、層間絶縁膜のコンタクトホールから露出するように、他の半導体層がリング状に設けられているので、酸化物半導体からなる他の半導体層が層間絶縁膜にコンタクトホールを形成する際のエッチングストッパとして機能することにより、層間絶縁膜のコンタクトホールがゲート絶縁膜のコンタクトホールよりも平面視で大きく、層間絶縁膜のコンタクトホールの内壁とゲート絶縁膜のコンタクトホールの内壁との間に段差が設けられることになる。そのため、例えば、層間絶縁膜のコンタクトホールの内壁とゲート絶縁膜のコンタクトホールの内壁とが連続して両者の間に段差が設けられていない場合よりも、コンタクトホールの内壁の全体的な傾斜が段差の分だけ緩くなる。これにより、配線端子層を形成するための透明導電膜がコンタクトホールの内壁の表面全体に成膜され易くなるので、配線端子層及び下層配線がより確実に接続される。上記下層配線は、上記ゲート電極に接続されたゲート配線であってもよい。上記の構成によれば、下層配線がゲート電極に接続されたゲート配線であるので、配線端子層及びゲート配線がより確実に接続される。上記ソース電極及びドレイン電極と同一層に同一材料により設けられ、上記半導体層で覆われ、且つ該ソース電極に接続されたソース配線と、上記各画素電極と同一層に同一材料により設けられ、上記下層配線及びソース配線を互いに接続するための配線接続層とを備え、上記ソース配線及び配線接続層は、上記層間絶縁膜に形成されたコンタクトホール、及び上記半導体層に形成されたコンタクトホールを介して互いに接続され、上記ソース配線及び配線接続層の接続部分では、上記層間絶縁膜に形成されたコンタクトホールが上記半導体層に形成されたコンタクトホールよりも平面視で大きく、該層間絶縁膜に形成されたコンタクトホールの内壁と該半導体層に形成されたコンタクトホールの内壁との間に段差が設けられ、上記下層配線及び配線接続層は、上記層間絶縁膜に形成されたコンタクトホール、及び上記ゲート絶縁膜に形成されたコンタクトホールを介して互いに接続され、上記下層配線及び配線接続層の接続部分では、上記半導体層が、上記ゲート絶縁膜及び層間絶縁膜の間において、上記ゲート絶縁膜に形成されたコンタクトホールを囲むと共に、上記層間絶縁膜に形成されたコンタクトホールから露出するように設けられていてもよい。上記の構成によれば、層間絶縁膜及び半導体層の各コンタクトホールを介して、ソース配線及び配線接続層が互いに接続され、層間絶縁膜のコンタクトホールが半導体層のコンタクトホールよりも平面視で大きく、層間絶縁膜のコンタクトホールの内壁と半導体層のコンタクトホールの内壁との間に段差が設けられているので、例えば、層間絶縁膜のコンタクトホールの内壁と半導体層のコンタクトホールの内壁とが連続して両者の間に段差が設けられていない場合よりも、コンタクトホールの内壁の全体的な傾斜が段差の分だけ緩くなる。また、層間絶縁膜及びゲート絶縁膜の各コンタクトホールを介して、下層配線及び配線接続層が互いに接続され、下層配線及び配線接続層の接続部分では、ゲート絶縁膜及び層間絶縁膜の間において、ゲート絶縁膜のコンタクトホールを囲むと共に、層間絶縁膜のコンタクトホールから露出するように半導体層が設けられているので、酸化物半導体からなる半導体層が層間絶縁膜にコンタクトホールを形成する際のエッチングストッパとして機能することにより、層間絶縁膜のコンタクトホールがゲート絶縁膜のコンタクトホールよりも平面視で大きく、層間絶縁膜のコンタクトホールの内壁とゲート絶縁膜のコンタクトホールの内壁との間に段差が設けられることになる。そのため、例えば、層間絶縁膜のコンタクトホールの内壁とゲート絶縁膜のコンタクトホールの内壁とが連続して両者の間に段差が設けられていない場合よりも、コンタクトホールの内壁の全体的な傾斜が段差の分だけ緩くなる。これにより、配線接続層を形成するための透明導電膜が各コンタクトホールの内壁の表面全体に成膜され易くなるので、ソース配線及び下層配線がより確実に接続される。また、本発明に係る表示パネルは、互いに対向するように設けられたアクティブマトリクス基板及び対向基板と、上記アクティブマトリクス基板及び対向基板の間に設けられた表示媒体層とを備えた表示パネルであって、上記アクティブマトリクス基板は、マトリクス状に設けられた複数の画素電極と、上記各画素電極にそれぞれ接続され、各々、絶縁基板に設けられたゲート電極、該ゲート電極を覆うように設けられたゲート絶縁膜、該ゲート絶縁膜上に上記ゲート電極に重なるようにチャネル領域が設けられた半導体層、並びに該ゲート絶縁膜上に該半導体層のチャネル領域を介して互いに離間するように銅又は銅合金により設けられたソース電極及びドレイン電極を有する複数の薄膜トランジスタとを備え、上記半導体層は、酸化物半導体により上記ソース電極及びドレイン電極を覆うように設けられていることを特徴とすることを特徴とする。上記の構成によれば、アクティブマトリクス基板において、ゲート絶縁膜上のソース電極及びドレイン電極が銅又は銅合金により構成されているので、銅の拡散が懸念されるものの、ソース電極及びドレイン電極が酸化物半導体からなる半導体層で覆われているので、銅の上層への拡散が抑制される。ここで、銅の上層への拡散を抑制するための半導体層は、従来より用いられてきたアモルファスシリコンの代わりに酸化物半導体を用い、ソース電極及びドレイン電極を覆うことにより形成されるので、アクティブマトリクス基板を備えた表示パネルにおいて、製造工程の増加を抑制して、銅の拡散が抑制される。また、銅の拡散が抑制されるので、薄膜トランジスタの閾値電圧Vthの変動が抑制されると共に、表示媒体層を構成する表示媒体材料の劣化が抑制される。本発明によれば、銅又は銅合金からなるソース電極及びドレイン電極が酸化物半導体からなる半導体層で覆われているので、製造工程の増加を抑制して、銅の拡散を抑制することができる。以下、本発明の実施形態を図面に基づいて詳細に説明する。なお、本発明は、以下の各実施形態に限定されるものではない。《発明の実施形態1》図1~図10は、本発明に係るアクティブマトリクス基板及び表示パネルの実施形態1を示している。具体的に、図1は、本実施形態のアクティブマトリクス基板20aの平面図であり、図2は、図1中のII-II線に沿ったアクティブマトリクス基板20a及びそれを備えた液晶表示パネル50aの断面図であり、図3は、図1中のIII-III線に沿ったアクティブマトリクス基板20aの断面図である。また、図4は、アクティブマトリクス基板20aの配線端子部の平面図であり、図5は、図4中のV-V線に沿ったその断面図である。さらに、図6は、アクティブマトリクス基板20aの配線接続部の平面図であり、図7は、図6中のVII-VII線に沿ったその断面図である。液晶表示パネル50aは、図2に示すように、互いに対向するように設けられたアクティブマトリクス基板20a及び対向基板30と、アクティブマトリクス基板20a及び対向基板30の間に表示媒体層として設けられた液晶層40と、アクティブマトリクス基板20a及び対向基板30を互いに接着すると共に、アクティブマトリクス基板20a及び対向基板30の間に液晶層40を封入するために枠状に設けられたシール材不図示とを備えている。アクティブマトリクス基板20aは、図1及び図2に示すように、絶縁基板10aと、絶縁基板10a上に互いに平行に延びるように下層配線として設けられた複数のゲート配線11aと、各ゲート配線11aと直交する方向に互いに平行に延びるように設けられた複数のソース配線15aと、各ゲート配線11a及び各ソース配線15aの交差部分毎、すなわち、各画素毎にそれぞれ設けられた複数のTFT5と、各TFT5を覆うように設けられた層間絶縁膜17aと、層間絶縁膜17a上にマトリクス状に設けられた複数の画素電極18aと、各画素電極18aを覆うように設けられた配向膜不図示とを備えている。TFT5は、図1及び図2に示すように、絶縁基板10a上に設けられたゲート電極11aと、ゲート電極11aを覆うように設けられたゲート絶縁膜12aと、ゲート絶縁膜12a上にゲート電極11aに重なるようにチャネル領域Cが設けられた半導体層16aと、ゲート絶縁膜12a上にゲート電極11aに重なると共に、半導体層16aのチャネル領域Cを介して互いに離間するように設けられたソース電極15aa及びドレイン電極15bとを備えている。ゲート電極11aは、図1に示すように、各ゲート配線11aの一部である。ソース電極15aaは、図1に示すように、各ソース配線15aが側方にL字状に突出した部分である。また、ソース配線15a及びソース電極15aaは、図2に示すように、ゲート絶縁膜12a上に設けられたバリア層13aと、バリア層13a上に積層された銅からなる配線層14aとを備えている。ドレイン電極15bは、図1及び図2に示すように、半導体16aに形成されたコンタクトホールHa及び層間絶縁膜17aに形成されたコンタクトホールHbを介して画素電極18aに接続されている。また、ドレイン電極15bは、図2に示すように、ゲート絶縁膜12a上に設けられたバリア層13bと、バリア層13b上に積層された銅からなる配線層14bとを備えている。ここで、図1及び図2に示すように、層間絶縁膜17aに形成されたコンタクトホールHbは、半導体層16aに形成されたコンタクトホールHaよりも平面視で大きく、層間絶縁膜17aに形成されたコンタクトホールHbの内壁と半導体層16aに形成されたコンタクトホールHaの内壁との間には、段差Sが設けられている。半導体層16aは、例えば、In-Ga-Zn-O系などの酸化物半導体からなり、図2に示すように、ソース電極15aa及びドレイン電極15bの間にチャネル領域Cを有している。また、半導体層16aは、図1~図3に示すように、ソース配線15a、ソース電極15aa及びドレイン電極15bを覆うように設けられている。ゲート配線11aは、画像表示を行う表示領域の外側に引き出され、図4及び図5に示すように、その端部でゲート絶縁膜12aに形成されたコンタクトホールHc及び層間絶縁膜17aに形成されたコンタクトホールHdを介してソース配線15aの延びる方向に沿って配列した各配線端子層18bに接続されている。ここで、ゲート配線11a及び配線端子層18bの接続部分では、ゲート絶縁膜12a及び層間絶縁膜17aの間において、ゲート絶縁膜12aに形成されたコンタクトホールHcを囲むと共に、層間絶縁膜17aに形成されたコンタクトホールHdから露出するように、半導体層16bがリング状に設けられている。すなわち、図4及び図5に示すように、層間絶縁膜17aに形成されたコンタクトホールHdの内壁とゲート絶縁膜12aに形成されたコンタクトホールHcの内壁との間には、段差Sが設けられている。ソース配線15aは、表示領域の外側に引き出され、図6及び図7に示すように、その端部で配線接続層18cを介して他の下層配線として設けられたソース引出配線11bに接続され、そのソース引出配線11bが、ゲート配線11aと同様に、ゲート配線11aの延びる方向に沿って配列した各配線端子層18bに接続されている図4及び図5参照。ここで、ソース配線15aは、図6及び図7に示すように、半導体16aに形成されたコンタクトホールHe及び層間絶縁膜17aに形成されたコンタクトホールHfを介して配線接続層18cに接続されている。そして、図6及び図7に示すように、層間絶縁膜17aに形成されたコンタクトホールHfは、半導体層16aに形成されたコンタクトホールHeよりも平面視で大きく、層間絶縁膜17aに形成されたコンタクトホールHfの内壁と半導体層16aに形成されたコンタクトホールHeの内壁との間には、段差Sが設けられている。また、ソース引出配線11bは、図6及び図7に示すように、ゲート絶縁膜12aに形成されたコンタクトホールHg及び層間絶縁膜17aに形成されたコンタクトホールHhを介して配線接続層18cに接続されている。そして、ソース引出配線11b及び配線接続層18cの接続部分では、図6及び図7に示すように、ゲート絶縁膜12a及び層間絶縁膜17aの間において、半導体層16aがゲート絶縁膜12aに形成されたコンタクトホールHgを囲むと共に、層間絶縁膜17aに形成されたコンタクトホールHhから露出するように設けられている。すなわち、図6及び図7に示すように、層間絶縁膜17aに形成されたコンタクトホールHhの内壁とゲート絶縁膜12aに形成されたコンタクトホールHgの内壁との間には、段差Sが設けられている。対向基板30は、図2に示すように、絶縁基板10bと、絶縁基板10b上に格子状に設けられたブラックマトリクス並びにそのブラックマトリクスの各格子間にそれぞれ設けられた赤色層、緑色層及び青色層などの複数の着色層を有するカラーフィルター21と、カラーフィルター21を覆うように設けられた共通電極22と、共通電極22を覆うように設けられた配向膜不図示とを備えている。液晶層40は、電気光学特性を有するネマチックの液晶材料などにより構成されている。上記構成の液晶表示パネル50aは、アクティブマトリクス基板20a上の各画素電極18aと対向基板30上の共通電極22との間に配置する液晶層40に各画素毎に所定の電圧を印加して、液晶層40の配向状態を変えることにより、各画素毎にパネル内を透過する光の透過率を調整して、画像を表示するように構成されている。次に、本実施形態の液晶表示パネル50aの製造方法について、図8~図10を用いて説明する。ここで、図8、図9及び図10は、アクティブマトリクス基板20aの製造方法を画素部、配線端子部及び配線接続部の断面でそれぞれ示す説明図である。なお、本実施形態の製造方法は、アクティブマトリクス基板製造工程、対向基板製造工程及び液晶注入工程を備える。<アクティブマトリクス基板製造工程>まず、ガラス基板などの絶縁基板10aの基板全体に、スパッタリング法により、例えば、チタン膜、アルミニウム膜及びチタン膜などを順に成膜して、Ti/Al/Ti膜厚さ100nm~500nm程度などの金属積層膜を成膜した後に、その金属積層膜に対して、フォトリソグラフィ、ウエットエッチング又はドライエッチング及びレジストの剥離洗浄を行うことにより、図8a、図9a及び図10aに示すように、ゲート配線11a及びソース引出配線11bを形成する。続いて、ゲート配線11a及びソース引出配線11bが形成された基板全体に、CVDChemicalVaporDeposition法により、例えば、酸化シリコン膜厚さ200nm~500nm程度などの無機絶縁膜12図8b、図9b及び図10b参照を成膜し、さらに、スパッタリング法により、例えば、チタン膜厚さ10nm~100nm程度などのバリア膜及び銅膜厚さ100nm~300nm程度を順に成膜した後に、そのバリア膜及び銅膜の積層膜に対して、フォトリソグラフィ、ウエットエッチング又はドライエッチング及びレジストの剥離洗浄を行うことにより、図8b及び図10bに示すように、ソース配線15a、ソース電極15aa及びドレイン電極15bを形成する。そして、ソース配線15a、ソース電極15aa及びドレイン電極15bが形成された基板全体に、スパッタリング法により、例えば、InGaZnO4などのIn-Ga-Zn-O系の酸化物半導体膜厚さ20nm~200nm程度を成膜した後に、その酸化物半導体膜に対して、フォトリソグラフィ、ウエットエッチング及びレジストの剥離洗浄を行うことにより、図8c、図9c及び図10cに示すように、コンタクトホールHa、He及びHgを有する半導体層16a並びにコンタクトホールHcを有する半導体層16bを形成する。続いて、半導体層16a及び16bが形成された基板全体に、CVD法により、例えば、酸化シリコン膜厚さ100nm~300nm程度などの無機絶縁膜を成膜した後に、その無機絶縁膜及び先に成膜された無機絶縁膜12に対して、フォトリソグラフィ、ウエットエッチング又はドライエッチング及びレジストの剥離洗浄を行うことにより、図8d、図9d及び図10dに示すように、コンタクトホールHc及びHgを有するゲート絶縁膜12a、並びにコンタクトホールHb、Hd、Hf及びHhを有する層間絶縁膜17aを形成する。ここで、無機絶縁膜12をエッチングして、ゲート絶縁膜12aを形成する際には、半導体層16a及び16bがエッチングストッパと機能することになる。最後に、ゲート絶縁膜12a及び層間絶縁膜17aが形成された基板全体に、スパッタリング法により、例えば、ITOIndiumTinOxide膜厚さ50nm~200nm程度などの透明導電膜を成膜した後に、その透明導電膜に対して、フォトリソグラフィ、ウエットエッチング及びレジストの剥離洗浄を行うことにより、図2、図5及び図7に示すように、画素電極18a、配線端子層18b及び配線接続層18cを形成する。以上のようにして、アクティブマトリクス基板20aを製造することができる。<対向基板製造工程>まず、ガラス基板などの絶縁基板10bの基板全体に、スピンコート法又はスリットコート法により、例えば、黒色に着色された感光性樹脂を塗布した後に、その塗布膜を露光及び現像することにより、ブラックマトリクスを厚さ1.0μm程度に形成する。続いて、上記ブラックマトリクスが形成された基板全体に、スピンコート法又はスリットコート法により、例えば、赤色、緑色又は青色に着色された感光性樹脂を塗布した後に、その塗布膜を露光及び現像することにより、選択した色の着色層例えば、赤色層を厚さ2.0μm程度に形成する。そして、他の2色についても同様な工程を繰り返して、他の2色の着色層例えば、緑色層及び青色層を厚さ2.0μm程度に形成することにより、カラーフィルター21を形成する。最後に、カラーフィルター21が形成された基板上に、スパッタリング法により、例えば、ITO膜厚さ50nm~200nm程度などの透明導電膜を成膜することにより、共通電極22を形成する。以上のようにして、対向基板30を製造することができる。<液晶注入工程>まず、上記アクティブマトリクス基板製造工程で製造されたアクティブマトリクス基板20a、及び上記対向基板製造工程で製造された対向基板30の各表面に、印刷法によりポリイミドの樹脂膜を塗布した後に、その塗布膜に対して、焼成及びラビング処理を行うことにより、配向膜を形成する。続いて、例えば、上記配向膜が形成された対向基板30の表面に、UVultraviolet硬化及び熱硬化併用型樹脂などからなるシール材を枠状に印刷した後に、シール材の内側に液晶材料を滴下する。さらに、上記液晶材料が滴下された対向基板30と、上記配向膜が形成されたアクティブマトリクス基板20aとを、減圧下で貼り合わせた後に、その貼り合わせた貼合体を大気圧に開放することにより、その貼合体の表面及び裏面を加圧する。そして、上記貼合体に挟持されたシール材にUV光を照射した後に、その貼合体を加熱することによりシール材を硬化させて、アクティブマトリクス基板20a及び対向基板30の間に液晶層40を封入する。最後に、液晶層40を封入した貼合体を、例えば、ダイシングにより分断することにより、その不要な部分を除去する。以上のようにして、本実施形態の液晶表示パネル50aを製造することができる。以上説明したように、本実施形態のアクティブマトリクス基板20a及びそれを備えた液晶表示パネル50aによれば、ゲート絶縁膜12a上のソース電極15aa及びドレイン電極15bが銅により構成されているので、銅の拡散が懸念されるものの、ソース電極15aa及びドレイン電極15bが酸化物半導体からなる半導体層16aで覆われているので、銅の上層への拡散を抑制することができる。ここで、銅の上層への拡散を抑制するための半導体層16aは、従来より用いられてきたアモルファスシリコンの代わりに酸化物半導体を用い、ソース電極15aa及びドレイン電極15bを覆うことにより形成されるので、製造工程の増加を抑制して、銅の拡散を抑制することができる。また、銅の拡散を抑制することができるので、TFT5の閾値電圧Vthの変動を抑制することができると共に、液晶層40を構成する液晶材料の劣化を抑制することができ、銅配線を用いても、信頼性の高い表示パネルを実現することができる。また、本実施形態のアクティブマトリクス基板20a及びそれを備えた液晶表示パネル50aによれば、ソース電極15aa及びドレイン電極15bのゲート絶縁膜12a側にバリア層13a及び13bが設けられているので、銅の下層への拡散を抑制することができる。また、本実施形態のアクティブマトリクス基板20a及びそれを備えた液晶表示パネル50aによれば、ゲート絶縁膜12aが酸化シリコン膜からなるので、例えば、窒化シリコン膜で懸念される膜中の水素脱離による半導体層13aの酸素欠損の発生を抑制することができる。また、本実施形態のアクティブマトリクス基板20a及びそれを備えた液晶表示パネル50aによれば、各TFT5を覆うように、酸化シリコン膜からなる層間絶縁膜17aが設けられているので、例えば、窒化シリコン膜で懸念される膜中の水素脱離による半導体層16aの酸素欠損の発生を抑制することができる。また、本実施形態のアクティブマトリクス基板20a及びそれを備えた液晶表示パネル50aによれば、層間絶縁膜17a及び半導体層16aの各コンタクトホールHb及びHaを介して、画素電極18a及びドレイン電極15bが互いに接続され、層間絶縁膜17aのコンタクトホールHbが半導体層16aのコンタクトホールHaよりも平面視で大きく、層間絶縁膜17aのコンタクトホールHbの内壁と半導体層16aのコンタクトホールHaの内壁との間に段差Sが設けられているので、例えば、層間絶縁膜のコンタクトホールの内壁と半導体層のコンタクトホールの内壁とが連続して両者の間に段差が設けられていない場合よりも、コンタクトホールHa及びHbを有するコンタクトホールの内壁の全体的な傾斜を段差Sの分だけ緩くすることができる。これにより、画素電極18aを形成するための透明導電膜が各コンタクトホールHa及びHbの内壁の表面全体に成膜され易くなるので、画素電極18a及びTFT5のドレイン電極15bをより確実に接続することができる。また、本実施形態のアクティブマトリクス基板20a及びそれを備えた液晶表示パネル50aによれば、層間絶縁膜17a及びゲート絶縁膜12aの各コンタクトホールHd及びHcを介して、下層配線ゲート配線11a又はソース引出配線11b及び配線端子層18bが互いに接続され、ゲート絶縁膜12a及び層間絶縁膜17aの間には、ゲート絶縁膜12aのコンタクトホールHcを囲むと共に、層間絶縁膜17aのコンタクトホールHdから露出するように、半導体層16bがリング状に設けられているので、酸化物半導体からなる半導体層16bが層間絶縁膜17aにコンタクトホールHdを形成する際のエッチングストッパとして機能することにより、層間絶縁膜17aのコンタクトホールHdがゲート絶縁膜12aのコンタクトホールHcよりも平面視で大きく、層間絶縁膜17aのコンタクトホールHdの内壁とゲート絶縁膜12aのコンタクトホールHcの内壁との間に段差Sが設けられることになる。そのため、例えば、層間絶縁膜のコンタクトホールの内壁とゲート絶縁膜のコンタクトホールの内壁とが連続して両者の間に段差が設けられていない場合よりも、コンタクトホールHc及びHdを有するコンタクトホールの内壁の全体的な傾斜を段差Sの分だけ緩くすることができる。これにより、配線端子層18bを形成するための透明導電膜が各コンタクトホールHc及びHdの内壁の表面全体に成膜され易くなるので、配線端子層18b及び下層配線ゲート配線11a又はソース引出配線11bをより確実に接続することができる。また、本実施形態のアクティブマトリクス基板20a及びそれを備えた液晶表示パネル50aによれば、層間絶縁膜17a及び半導体層16aの各コンタクトホールHf及びHeを介して、ソース配線15a及び配線接続層18cが互いに接続され、層間絶縁膜17aのコンタクトホールHfが半導体層16aのコンタクトホールHeよりも平面視で大きく、層間絶縁膜17aのコンタクトホールHfの内壁と半導体層16aのコンタクトホールHeの内壁との間に段差Sが設けられているので、例えば、層間絶縁膜のコンタクトホールの内壁と半導体層のコンタクトホールの内壁とが連続して両者の間に段差が設けられていない場合よりも、コンタクトホールHe及びHfを有するコンタクトホールの内壁の全体的な傾斜を段差Sの分だけ緩くすることができる。また、層間絶縁膜17a及びゲート絶縁膜12aの各コンタクトホールHh及びHgを介して、ソース引出配線11b及び配線接続層18cが互いに接続され、ソース引出配線11b及び配線接続層18cの接続部分では、ゲート絶縁膜12a及び層間絶縁膜17aの間において、ゲート絶縁膜12aのコンタクトホールHgを囲むと共に、層間絶縁膜17aのコンタクトホールHhから露出するように半導体層16aが設けられているので、半導体層16aが層間絶縁膜17aにコンタクトホールを形成する際のエッチングストッパとして機能することにより、層間絶縁膜17aのコンタクトホールHhがゲート絶縁膜12aのコンタクトホールHgよりも平面視で大きく、層間絶縁膜17aのコンタクトホールHhの内壁とゲート絶縁膜12aのコンタクトホールHgの内壁との間に段差Sが設けられることになる。そのため、例えば、層間絶縁膜のコンタクトホールの内壁とゲート絶縁膜のコンタクトホールの内壁とが連続して両者の間に段差が設けられていない場合よりも、コンタクトホールHg及びHhを有するコンタクトホールの内壁の全体的な傾斜を段差Sの分だけ緩くすることができる。これにより、配線接続層18cを形成するための透明導電膜が各コンタクトホールHe、Hf、Hg及びHhの内壁の表面全体に成膜され易くなるので、ソース配線15a及びソース引出配線11bをより確実に接続することができる。また、本実施形態のアクティブマトリクス基板20a及びそれを備えた液晶表示パネル50aによれば、チャネルとして酸化物半導体からなる半導体層16aが設けられているので、高移動度、高信頼性及び低オフ電流などの良好な特性を有するTFT5を実現することができる。また、本実施形態のアクティブマトリクス基板20a及びそれを備えた液晶表示パネル50aによれば、銅からなる配線層14a及び14bを用いているので、表示パネルの大画面化、高精細化、倍速駆動表示化及び低消費電力化を有効に実現することができる。《発明の実施形態2》図11~図18は、本発明に係るアクティブマトリクス基板及び表示パネルの実施形態2を示している。具体的に図11は、本実施形態のアクティブマトリクス基板20bを備えた液晶表示パネル50bの断面図である。また、図12は、アクティブマトリクス基板20bの配線端子部の平面図であり、図13は、図12中のXIII-XIII線に沿ったその断面図である。さらに、図14は、アクティブマトリクス基板20bの配線接続部の平面図であり、図15は、図14中のXV-XV線に沿ったその断面図である。なお、以下の実施形態において、図1~図10と同じ部分については同じ符号を付して、その詳細な説明を省略する。上記実施形態1では、単層の層間絶縁膜17aが設けられたアクティブマトリクス基板20aを備えた液晶表示パネルを例示したが、本実施形態では、複層の層間絶縁膜17b及び19が設けられたアクティブマトリクス基板20bを備えた液晶表示パネル50bを例示する。液晶表示パネル50bは、図11に示すように、互いに対向するように設けられたアクティブマトリクス基板20b及び対向基板30と、アクティブマトリクス基板20b及び対向基板30の間に表示媒体層として設けられた液晶層40と、アクティブマトリクス20b及び対向基板30を互いに接着すると共に、アクティブマトリクス基板20b及び対向基板30の間に液晶層40を封入するために枠状に設けられたシール材不図示とを備えている。アクティブマトリクス基板20bでは、図11に示すように、各TFT5を覆うように第1層間絶縁膜17b及び第2層間絶縁膜19が順に積層され、第2層間絶縁膜19上に複数の画素電極18aがマトリクス状に設けられている。ドレイン電極15bは、図11に示すように、半導体16aに形成されたコンタクトホールHa、第1層間絶縁膜17aに形成されたコンタクトホールHb及び第2層間絶縁膜19に形成されたコンタクトホールHiを介して画素電極18aに接続されている。ここで、第2層間絶縁膜19のコンタクトホールHiの内壁は、図11に示すように、その上層部分が緩やかに傾斜するように設けられている。ゲート配線11aは、表示領域の外側に引き出され、図12及び図13に示すように、その端部でゲート絶縁膜12a及び第1層間絶縁膜17aの積層膜に形成されたコンタクトホールHj並びに第2層間絶縁膜19に形成されたコンタクトホールHkを介してソース配線15aの延びる方向に沿って配列した各配線端子層18bに接続されている。ここで、第2層間絶縁膜19のコンタクトホールHkの内壁は、図13に示すように、その上層部分が緩やかに傾斜するように設けられている。ソース配線15aは、表示領域の外側に引き出され、図14及び図15に示すように、その端部で配線接続層18cを介して他の下層配線として設けられたソース引出配線11bに接続され、そのソース引出配線11bが、ゲート配線11aと同様に、ゲート配線11aの延びる方向に沿って配列した各配線端子層18bに接続されている図12及び図13参照。ここで、ソース配線15aは、図14及び図15に示すように、半導体16aに形成されたコンタクトホールHl、第1層間絶縁膜17bに形成されたコンタクトホールHm及び第2層間絶縁膜19に形成されたコンタクトホールHnを介して配線接続層18cに接続されている。そして、第2層間絶縁膜19のコンタクトホールHkの内壁は、図15に示すように、その上層部分が緩やかに傾斜するように設けられている。また、ソース引出配線11bは、図14及び図15に示すように、ゲート絶縁膜12a及び第1層間絶縁膜17bの積層膜に形成されたコンタクトホールHo並びに第2層間絶縁膜19に形成されたコンタクトホールHpを介して配線接続層18cに接続されている。そして、第2層間絶縁膜19のコンタクトホールHpの内壁は、図15に示すように、その上層部分が緩やかに傾斜するように設けられている。上記構成の液晶表示パネル50bは、アクティブマトリクス基板20b上の各画素電極18aと対向基板30上の共通電極22との間に配置する液晶層40に各画素毎に所定の電圧を印加して、液晶層40の配向状態を変えることにより、各画素毎にパネル内を透過する光の透過率を調整して、画像を表示するように構成されている。次に、本実施形態の液晶表示パネル50bの製造方法について、図16~図18を用いて説明する。ここで、図16、図17及び図18は、アクティブマトリクス基板20bの製造方法を画素部、配線端子部及び配線接続部の断面でそれぞれ示す説明図である。なお、本実施形態の製造方法は、アクティブマトリクス基板製造工程、対向基板製造工程及び液晶注入工程を備えるが、対向基板製造工程及び液晶注入工程については、上記実施形態1と実質的に同じであるので、以下に、アクティブマトリクス基板製造工程について説明する。まず、ガラス基板などの絶縁基板10aの基板全体に、スパッタリング法により、例えば、チタン膜、アルミニウム膜及びチタン膜などを順に成膜して、Ti/Al/Ti膜厚さ100nm~500nm程度などの金属積層膜を成膜した後に、その金属積層膜に対して、フォトリソグラフィ、ウエットエッチング又はドライエッチング及びレジストの剥離洗浄を行うことにより、図16a、図17a及び図18aに示すように、ゲート配線11a及びソース引出配線11bを形成する。続いて、ゲート配線11a及びソース引出配線11bが形成された基板全体に、CVD法により、例えば、酸化シリコン膜厚さ200nm~500nm程度などの無機絶縁膜12図16b、図16b及び図16b参照を成膜し、さらに、スパッタリング法により、例えば、チタン膜厚さ10nm~100nm程度などのバリア膜及び銅膜厚さ100nm~300nm程度を順に成膜した後に、そのバリア膜及び銅膜の積層膜に対して、フォトリソグラフィ、ウエットエッチング又はドライエッチング及びレジストの剥離洗浄を行うことにより、図16b及び図18bに示すように、ソース配線15a、ソース電極15aa及びドレイン電極15bを形成する。そして、ソース配線15a、ソース電極15aa及びドレイン電極15bが形成された基板全体に、スパッタリング法により、例えば、InGaZnO4などのIn-Ga-Zn-O系の酸化物半導体膜厚さ20nm~200nm程度を成膜した後に、その酸化物半導体膜に対して、フォトリソグラフィ、ウエットエッチング及びレジストの剥離洗浄を行うことにより、図16c、図17c及び図18cに示すように、コンタクトホールHa及びHlを有する半導体層16aを形成する。続いて、半導体層16aが形成された基板全体に、CVD法により、例えば、酸化シリコン膜厚さ100nm~300nm程度などの無機絶縁膜を成膜した後に、その無機絶縁膜及び先に成膜された無機絶縁膜12に対して、フォトリソグラフィ、ウエットエッチング又はドライエッチング及びレジストの剥離洗浄を行うことにより、コンタクトホールHb、Hj、Hm及びHoを有するゲート絶縁膜12a及び第1層間絶縁膜17bを形成する図16d、図17d及び図18d参照。さらに、ゲート絶縁膜12a及び第1層間絶縁膜17bが形成された基板全体に、スピンコート法又はスリットコート法により、例えば、感光性樹脂を塗布した後に、その塗布膜を露光、現像及びベークすることにより、図16d、図17d及び図18dに示すように、コンタクトホールHi、Hk、Hn及びHpを有する第2層間絶縁膜19を厚さ2.0μm程度に形成する。ここで、第2層間絶縁膜19の各コンタクトホールHi、Hk、Hn及びHpの内壁は、上記ベーク工程により、その上層部分が緩やかに傾斜することになる。最後に、第2層間絶縁膜19が形成された基板全体に、スパッタリング法により、例えば、ITO膜厚さ50nm~200nm程度などの透明導電膜を成膜した後に、その透明導電膜に対して、フォトリソグラフィ、ウエットエッチング及びレジストの剥離洗浄を行うことにより、図11、図13及び図15に示すように、画素電極18a、配線端子層18b及び配線接続層18cを形成する。以上のようにして、アクティブマトリクス基板20bを製造することができる。以上説明したように、本実施形態のアクティブマトリクス基板20b及びそれを備えた液晶表示パネル50bによれば、上記実施形態1と同様に、銅からなるソース電極15aa及びドレイン電極15bが酸化物半導体からなる半導体層16aで覆われているので、製造工程の増加を抑制して、銅の拡散を抑制することができる。なお、上記各実施形態では、表示パネルとして、液晶表示パネルを例示したが、本発明は、有機ELElectroLuminescenceパネル、無機EL表示パネル、電気泳動表示パネルなどの他の表示パネルにも適用することができる。また、上記各実施形態では、ソース配線、ソース電極及びドレイン電極を構成する配線層として、銅を例示したが、Cu-Mn系、Cu-Ca系、Cu-Mg系などの銅合金であってもよい。また、上記各実施形態では、ソース配線、ソース電極及びドレイン電極として、Cu/Tiの2層構造のものを例示したが、3層以上の構造であってもよい。また、上記各実施形態では、ソース配線、ソース電極及びドレイン電極とのバリア層として、Tiを例示したが、その他の金属であってもよい。また、上記各実施形態では、酸化シリコン膜からなるゲート絶縁膜及び第1層間絶縁膜を例示したが、ゲート絶縁膜及び第1層間絶縁膜は、半導体層側が酸化シリコン膜からなり、例えば、窒化シリコン膜などとの積層膜であってもよい。また、上記各実施形態では、画素電極や共通電極を構成する透明導電膜としてITO膜を例示したが、例えば、IZOIndiumZincOxide膜などであってもよい。また、上記各実施形態では、カラーフィルターが対向基板に設けられた液晶表示パネルを例示したが、本発明は、カラーフィルターがアクティブマトリクス基板に設けられたカラーフィルターオンアレイ構造の液晶表示パネルにも適用することができる。また、上記各実施形態では、ODFOneDropFill法を用いて製造された液晶表示パネルを例示したが、本発明は、常圧下で空セルを作成した後に真空注入法により空セルの基板間に液晶材料を注入して製造される液晶表示パネルにも適用することができる。また、上記各実施形態では、In-Ga-Zn-O系の酸化物半導体層を例示したが、本発明は、InSiZnO系、InAlZnO系、Sn-Si-Zn-O系、Sn-Al-Zn-O系、Sn-Ga-Zn-O系、Ga-Si-Zn-O系、Ga-Al-Zn-O系、In-Cu-Zn-O系、Sn-Cu-Zn-O系、Zn-O系、In-O系などの酸化物半導体層にも適用することができる。また、上記各実施形態では、画素電極に接続されたTFTの電極をドレイン電極としたアクティブマトリクス基板を例示したが、本発明は、画素電極に接続されたTFTの電極をソース電極と呼ぶアクティブマトリクス基板にも適用することができる。また、上記各実施形態では、補助容量を構成する容量線が各画素に配置されていないアクティブマトリクス基板を例示したが、本発明は、補助容量を構成する容量線が各画素に配置されたアクティブマトリクス基板にも適用することができる。