スイッチング素子を含む昇圧型、降圧型または昇降圧型のスイッチング電源の制御回路であって、前記スイッチング電源の電気的状態を示すフィードバック信号と、所定の基準電圧との誤差に応じた誤差信号を生成する誤差増幅器と、第1周波数の第1周期信号を生成する第1オシレータと、スロープ部分を有する前記第1周波数より低い第2周波数の第2周期信号を生成する第2オシレータと、前記誤差信号に応じた信号と前記第1周期信号にもとづいて、前記第1周波数を有し、かつ前記誤差信号に応じたパルス幅を有する第1パルス信号を生成するとともに、前記第1パルス信号のパルス幅を所定の第1最小パルス幅を下限としてクランプする第1パルス変調器と、前記誤差信号に応じた信号を前記第2周期信号と比較することにより、前記誤差信号に応じたパルス幅を有する第2パルス信号を生成する第2パルス変調器と、前記第1パルス信号と前記第2パルス信号を合成し、駆動パルス信号を生成する合成部と、前記駆動パルス信号に応じて前記スイッチング素子を駆動するドライバと、を備えることを特徴とする制御回路。前記第1パルス変調器は、前記誤差信号が低下するに従い、前記第1パルス信号のパルス幅を短くし、前記誤差信号があるしきい値レベルより小さくなると前記第1最小パルス幅を下限としてクランプし、前記第2パルス変調器は、前記第1パルス信号のパルス幅がクランプされた状態において、前記誤差信号が低下するに従い、前記第2パルス信号のパルス幅を短くすることを特徴とする請求項1に記載の制御回路。前記第1周期信号は、第1下限レベルと、前記第1下限レベルより高い第1上限レベルの間で変化するスロープ部分を有し、前記第2周期信号は、前記第1下限レベルより低い第2下限レベルと、前記第2下限レベルより高い第2上限レベルの間で変化し、前記第1パルス変調器は、前記誤差信号を前記第1周期信号と比較することにより、前記第1パルス信号を生成し、前記第2パルス変調器は、前記誤差信号を前記第2周期信号と比較することにより、前記第2パルス信号を生成することを特徴とする請求項2に記載の制御回路。前記第2上限レベルは、前記第1下限レベルより高く設定されることを特徴とする請求項3に記載の制御回路。前記第1オシレータは、第1キャパシタと、前記第1キャパシタの電圧が前記第1上限レベルに達すると放電を開始し、前記第1キャパシタの電圧が前記第1下限レベルに達すると充電を開始する第1充放電回路と、を含み、前記第1キャパシタの電圧を、前記第1周期信号として出力するとともに、前記充放電回路の充電状態と放電状態の切りかえに応じてレベルが遷移する同期クロックを出力し、前記第2オシレータは、第2キャパシタと、前記同期クロックを分周する分周器と、分周された前記同期クロックと同期して、前記第2キャパシタの充放電を行う第2充放電回路と、を含み、前記第2キャパシタの電圧を前記第2周期信号として出力することを特徴とする請求項3または4に記載の制御回路。前記第2オシレータは、前記第1パルス信号の前記第1最小パルス幅の区間においてスロープを有し、それ以外の区間で平坦な前記第2周期信号を生成することを特徴とする請求項1から5のいずれかに記載の制御回路。前記第1パルス変調器は、前記スイッチング電源のインダクタに流れる電流に応じた電流検出信号を、前記誤差信号と比較し、セットパルスを生成するコンパレータと、そのセット端子に前記セットパルスが入力され、そのリセット端子に前記第1周期信号が入力され、前記第1パルス信号を出力するSRフリップフロップと、を含み、前記SRフリップフロップから出力される前記第1パルス信号のパルス幅をクランプすることを特徴とする請求項1または2に記載の制御回路。前記第1パルス変調器は、前記誤差信号を前記第1周期信号と比較して前記第1パルス信号を生成する第1コンパレータを含み、前記第1コンパレータから出力される前記第1パルス信号のパルス幅をクランプすることを特徴とする請求項1から4のいずれかに記載の制御回路。前記第1パルス変調器は、前記第1周波数を有し、かつ前記第1最小パルス幅を有する第1最小パルス幅信号を生成する第1最小パルス幅信号生成部と、クランプ対象の前記第1パルス信号と前記第1最小パルス幅信号を論理演算することにより、前記第1パルス信号のパルス幅を第1最小パルス幅を下限としてクランプする論理ゲートと、をさらに含むことを特徴とする請求項7または8に記載の制御回路。スイッチング素子を含む昇圧型、降圧型または昇降圧型のスイッチング電源の制御回路であって、前記スイッチング電源の電気的状態を示すフィードバック信号と、所定の基準電圧との誤差に応じた誤差信号を生成する誤差増幅器と、第1周波数の第1周期信号を生成する第1オシレータと、スロープ部分を有する前記第1周波数より低い第2周波数の第2周期信号を生成する第2オシレータと、前記誤差信号に応じた信号と前記第1周期信号にもとづいて、前記第1周波数を有し、かつ前記誤差信号に応じたパルス幅を有する第1パルス信号を生成するとともに、前記第1パルス信号に含まれる各パルスのパルス幅を、パルスごとに規定された最小値を下限としてクランプする第1パルス変調器と、前記誤差信号に応じた信号を前記第2周期信号と比較することにより、前記誤差信号に応じたパルス幅を有する第2パルス信号を生成する第2パルス変調器と、前記第1パルス信号と前記第2パルス信号を合成し、駆動パルス信号を生成する合成部と、前記駆動パルス信号に応じて前記スイッチング素子を駆動するドライバと、を備えることを特徴とする制御回路。前記第1パルス変調器は、前記第2周期信号の1周期に含まれる前記第1パルス信号の複数のパルスのうち、いくつかを所定の第1最小パルス幅を下限としてクランプし、残りのパルスのパルス幅を、前記第1最小パルス幅より長いパルス幅を下限としてクランプすることを特徴とする請求項10に記載の制御回路。前記第1パルス変調器は、前記第2周期信号の1周期に含まれる前記第1パルス信号の複数のパルスのうち、少なくとも先頭のパルスを、前記第1最小パルス幅より長い所定値を下限としてクランプすることを特徴とする請求項11に記載の制御回路。前記第1パルス変調器は、前記スイッチング電源のインダクタに流れる電流に応じた電流検出信号を、前記誤差信号と比較し、セットパルスを生成するコンパレータと、そのセット端子に前記セットパルスが入力され、そのリセット端子に前記第1周期信号が入力され、前記第1パルス信号を生成するSRフリップフロップと、を含むことを特徴とする請求項10から12のいずれかに記載の制御回路。前記第1パルス変調器は、前記誤差信号を前記第1周期信号と比較して前記第1パルス信号を生成する第1コンパレータを含むことを特徴とする請求項10から12のいずれかに記載の制御回路。前記第1パルス変調器は、前記第1周波数を有する第1最小パルス幅信号を生成する第1最小パルス幅信号生成部と、前記第1パルス信号と前記第1最小パルス幅信号を論理演算することにより、前記第1パルス信号のパルス幅をクランプする論理ゲートと、をさらに含み、前記第1最小パルス幅信号は、前記第2周期信号の1周期に複数のパルスを含み、複数パルスのうちいくつかのパルス幅は、第1最小パルス幅よりも長く、残りのパルス幅は第1最小パルス幅であることを特徴とする請求項13または14に記載の制御回路。前記合成部は、前記第1パルス信号と前記第2パルス信号を合成して得られる信号に、さらに前記第1最小パルス幅より短い第2最小パルス幅を有する第3パルス信号を合成することにより、前記駆動パルス信号を生成することを特徴とする請求項1から9、11のいずれかに記載の制御回路。スイッチングトランジスタと、前記スイッチングトランジスタと接続されたインダクタンス素子と、出力キャパシタと、整流素子と、を有する出力回路と、前記スイッチングトランジスタを駆動する請求項1から16のいずれかに記載の制御回路と、を備えることを特徴とするスイッチング電源。請求項17に記載のスイッチング電源を備えることを特徴とする電子機器。スイッチング素子を含む昇圧型、降圧型または昇降圧型のスイッチング電源の制御方法であって、前記スイッチング電源の電気的状態を示すフィードバック信号と、所定の基準電圧との誤差に応じた誤差信号を生成するステップと、第1周波数の第1周期信号を生成するステップと、スロープ部分を有する前記第1周波数より低い第2周波数の第2周期信号を生成するステップと、前記誤差信号に応じた信号および前記第1周期信号にもとづき、前記第1周波数を有し、かつ前記誤差信号に応じたパルス幅を有する第1パルス信号を生成するとともに、前記第1パルス信号のパルス幅を所定の第1最小パルス幅を下限としてクランプするステップと、前記誤差信号に応じた信号を前記第2周期信号と比較することにより、前記誤差信号に応じたパルス幅を有する第2パルス信号を生成するステップと、前記第1パルス信号と前記第2パルス信号を合成し、駆動パルス信号を生成するステップと、前記駆動パルス信号に応じて前記スイッチング素子を駆動するステップと、を備えることを特徴とする制御方法。スイッチング素子を含む昇圧型、降圧型または昇降圧型のスイッチング電源の制御方法であって、前記スイッチング電源の電気的状態を示すフィードバック信号と、所定の基準電圧との誤差に応じた誤差信号を生成するステップと、第1周波数の第1周期信号を生成するステップと、スロープ部分を有する前記第1周波数より低い第2周波数の第2周期信号を生成するステップと、前記誤差信号に応じた信号および前記第1周期信号にもとづき、前記第1周波数を有し、かつ前記誤差信号に応じたパルス幅を有する第1パルス信号を生成するとともに、前記第1パルス信号に含まれる各パルスのパルス幅を、パルスごとに規定された最小値を下限としてクランプするステップと、前記誤差信号に応じた信号を前記第2周期信号と比較することにより、前記誤差信号に応じたパルス幅を有する第2パルス信号を生成するステップと、前記第1パルス信号と前記第2パルス信号を合成し、駆動パルス信号を生成するステップと、前記駆動パルス信号に応じて前記スイッチング素子を駆動するステップと、を備えることを特徴とする制御方法。前記クランプするステップは、前記第2周期信号の1周期に含まれる前記第1パルス信号の複数のパルスのうち、いくつかを所定の第1最小パルス幅を下限としてクランプし、残りのパルスのパルス幅を、前記第1最小パルス幅より長いパルス幅を下限としてクランプすることを特徴とする請求項20に記載の制御方法。前記クランプするステップは、前記第2周期信号の1周期に含まれる前記第1パルス信号の複数のパルスのうち、少なくとも先頭のパルスを、前記第1最小パルス幅より長い所定値を下限としてクランプすることを特徴とする請求項21に記載の制御方法。しかしながら、負荷が軽くなり、スイッチング周波数が低下すると、20~20kHz程度の可聴帯域に入り、スイッチング電源を搭載するセット電子機器のユーザが、スイッチングを音響ノイズとして知覚するようになり、好ましく無い場合がある。また、音響ノイズとして聞こえなくても、スイッチング周波数が変動することが好ましくない場合もある。本発明はこうした課題に鑑みてなされたものであり、そのある態様の例示的な目的のひとつは、軽負荷状態において、スイッチング周波数が安定しているスイッチング電源の提供にある。本発明のある態様は、スイッチング素子を含む昇圧型、降圧型または昇降圧型のスイッチング電源の制御回路に関する。制御回路は、スイッチング電源の電気的状態を示すフィードバック信号と所定の基準電圧との誤差に応じた誤差信号を生成する誤差増幅器と、第1周波数の第1周期信号を生成する第1オシレータと、スロープ部分を有する第1周波数より低い第2周波数の第2周期信号を生成する第2オシレータと、誤差信号に応じた信号および第1周期信号にもとづき、誤差信号に応じたパルス幅を有し、かつ第1周波数を有する第1パルス信号を生成するとともに、第1パルス信号のパルス幅を所定の第1最小パルス幅にてクランプする第1パルス変調器と、誤差信号に応じた信号を第2周期信号と比較することにより、誤差信号に応じたパルス幅を有する第2パルス信号を生成する第2パルス変調器と、第1パルス信号と第2パルス信号を合成し、駆動パルス信号を生成する合成部と、駆動パルス信号に応じてスイッチング素子を駆動するドライバと、を備える。重負荷状態においては、第1パルス信号のパルス幅が調節され、軽負荷状態においては、第1パルス信号のパルス幅が第1最小パルス幅に固定されるとともに、負荷に応じて第2パルス信号のパルス幅が変化し、第1パルス信号がマスクされる。その結果、軽負荷状態において、パルスの数を減らすことができ、効率を高めることができるとともに、スイッチング周波数を第2周波数に固定できる。第1パルス変調器は、誤差信号が低下するに従い、第1パルス信号のパルス幅を短くし、誤差信号があるしきい値レベルより小さくなると第1最小パルス幅にてクランプしてもよい。第2パルス変調器は、第1パルス信号のパルス幅がクランプされた状態において、誤差信号が低下するに従い、第2パルス信号のパルス幅を短くしてもよい。第1周期信号は、第1下限レベルと、第1下限レベルより高い第1上限レベルの間で変化するスロープ部分を有してもよい。第2周期信号は、第1下限レベルより低い第2下限レベルと、第2下限レベルより高い第2上限レベルの間で変化してもよい。第1パルス変調器は、誤差信号を第1周期信号と比較することにより、第1パルス信号を生成し、第2パルス変調器は、誤差信号を第2周期信号と比較することにより、第2パルス信号を生成してもよい。第2上限レベルは、第1下限レベルより高く設定されてもよい。この場合、不感帯を防止できる。第1オシレータは、第1キャパシタと、第1キャパシタの電圧が第1上限レベルに達すると放電を開始し、第1キャパシタの電圧が第1下限レベルに達すると充電を開始する第1充放電回路と、を含み、第1キャパシタの電圧を、第1周期信号として出力するとともに、充放電回路の充電状態と放電状態の切りかえに応じてレベルが遷移する同期クロックを出力してもよい。第2オシレータは、第2キャパシタと、同期クロックを分周する分周器と、分周された同期クロックと同期して、第2キャパシタの充放電を行う第2充放電回路と、を含み、第2キャパシタの電圧を第2周期信号として出力してもよい。第2オシレータは、第1パルス信号の第1最小パルス幅の区間においてスロープを有し、それ以外の区間で平坦な第2周期信号を生成してもよい。この場合、不感帯を防止できる。第1パルス変調器は、スイッチング電源のインダクタに流れる電流に応じた電流検出信号を、誤差信号と比較し、セットパルスを生成するコンパレータと、そのセット端子にセットパルスが入力され、そのリセット端子に第1周期信号が入力されたSRフリップフロップと、を含んでもよい。合成部は、第1パルス信号と第2パルス信号を合成して得られる信号に、さらに第1最小パルス幅より短い第2最小パルス幅を有する第3パルス信号を合成することにより、駆動パルス信号を生成してもよい。本発明の別の態様は、スイッチング電源である。このスイッチング電源は、スイッチングトランジスタと、スイッチングトランジスタと接続されたインダクタンス素子、出力キャパシタ、整流素子を有する出力回路と、スイッチングトランジスタを駆動する上述のいずれかの態様の制御回路と、を備える。本発明のさらに別の態様は、電子機器である。この電子機器は、上述のスイッチング電源を備える。なお、以上の構成要素の任意の組合せや、本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。本発明のある態様によれば、軽負荷状態において、スイッチング周波数が安定しているスイッチング電源を提供できる。以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。本明細書において、部材Aが部材Bに接続された状態とは、部材Aと部材Bが物理的に直接的に接続される場合のほか、部材Aと部材Bが、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。また、部材Cが、部材Aと部材Bの間に設けられた状態とは、部材Aと部材C、あるいは部材Bと部材Cが直接的に接続される場合のほか、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。図1は、実施の形態に係るスイッチング電源2を備える電子機器1の構成を示す回路図である。電子機器1は、たとえば携帯電話端末、PDAPersonalDigitalAssistants、携帯型オーディオプレイヤ、デジタルカメラなどの電池駆動型デバイスであり、スイッチング電源2および負荷回路4を備える。スイッチング電源2は、その入力端子P1に、図示しない電池やACアダプタからの直流の入力電圧VINを受け、それを昇圧して、出力端子P2に接続される負荷回路4に対して出力電圧VOUTを出力する昇圧型のDC/DCコンバータである。負荷回路4は、その電源として電池電圧より高い電圧を必要とする回路であり、特に限定されない。スイッチング電源2は、スイッチングトランジスタM1、出力回路102、および制御回路100を備える。図1においてスイッチングトランジスタM1は制御回路100に内蔵されているが、外付けされてもよい。スイッチング電源2は、出力電圧VOUTをフィードバックによって安定化させる電圧モードのDC/DCコンバータである。出力電圧VOUTは、抵抗R1、R2によって分圧され、出力電圧VOUTに応じた検出信号VFBとして、制御回路100のフィードバックFB端子に入力される。出力回路102は、インダクタL1、整流素子D1、出力キャパシタC1を含む。出力回路102の構成は一般的な昇圧型DC/DCコンバータの平滑整流回路であるため、ここでの詳細な説明は省略する。整流素子D1に代えて、同期整流用トランジスタが設けられてもよい。スイッチングトランジスタM1は、インダクタL1の一端が接続されるスイッチング端子SWと接地端子の間に設けられる。制御回路100は、スイッチング電源2の電気的状態のひとつである出力電圧VOUTに応じた検出信号VFBが所定の基準値に近づくように、スイッチングトランジスタM1をスイッチングする。これにより入力電圧VINや負荷回路4の状態によらずに、出力電圧VOUTが安定化される。制御回路100は、スイッチングトランジスタM1に加えて、誤差増幅器10、第1オシレータ12、第2オシレータ14、第1パルス変調器16、第2パルス変調器24、合成部30、第2最小パルス幅信号生成部36、ドライバ40を備える。誤差増幅器10は、スイッチング電源2の電気的状態である出力電圧VOUTを示すフィードバック信号VFBと、所定の基準電圧VREFとの誤差に応じた誤差信号VERRを生成する。誤差増幅器10は、たとえばgmアンプ11、キャパシタC2、抵抗R3を含む。gmアンプ11は、フィードバック信号VFBと基準電圧VREFの誤差に応じた出力電流を生成する。gmアンプ11の出力電流によってキャパシタC2が充放電されることにより、誤差信号VERRが生成される。抵抗R3およびキャパシタC2は位相補償の機能も果たす。誤差信号VERRの電圧レベルは、VFB>VREFのとき上昇し、VFB<VREFのとき低下する。第1オシレータ12は、周期的なスロープ部分を有する第1周期信号VOSC1を生成する。第1周期信号VOSC1の周波数を第1周波数f1とする。たとえば第1周波数f1は、高負荷状態においてスイッチング電源2が十分なフィードバック制御を実現できる値に設定される。第1周期信号VOSC1は、三角波であってもよいし、のこぎり波であってもよい。第2オシレータ14は、周期的なスロープ部分を有する第2周期信号VOSC2を生成する。第2周期信号VOSC2の周波数は、第1周波数f1より低い第2周波数f2に設定される。第2周波数f2は、可聴帯域である20~20kHzより高い周波数とすることが望ましい。第2周期信号VOSC2も、三角波であってもよいし、のこぎり波であってもよい。第1周波数f1と第2周波数f2の関係でいえば、第1周波数f1は、第2周波数f2の整数倍、さらに好ましくは2m倍mは自然数であることが望ましい。これにより、一方の周波数を、分周もしくは逓倍することにより、他方の周波数を生成することが容易となる。本実施の形態では、第1周波数f1=400kHz、第2周波数f2=400/16=25kHzであるとする。第1パルス変調器16は、誤差信号VERRに応じた信号を、第1周期信号VOSC1と比較することにより第1パルス信号S1を生成する。図1において、誤差信号VERRに応じた信号は、誤差信号VERRそのものであるが、それをレベルシフトしたり、分圧したり、その他の信号処理を行った信号を、第1周期信号VOSC1と比較してもよい。第1パルス信号S1のパルス幅デューティ比τ1は、誤差信号VERRに応じて変化する。つまりパルス幅変調される。また第1パルス変調器16は、第1パルス信号S1のパルス幅τ1を所定の第1最小パルス幅τMIN1にてクランプ可能に構成される。第1パルス変調器16は、具体的には第1コンパレータ18、第1最小パルス幅信号生成部20、第1論理ゲート22を備える。第1コンパレータ18は、誤差信号VERRを第1周期信号VOSC1と比較し、VERR>VOSC1のときハイレベルとなる第1中間パルス信号S1’を生成する。第1中間パルス信号S1’のパルス幅デューティ比は、誤差信号VERRが低下するほど短くなる。第1最小パルス幅信号生成部20は、第1周波数f1を有し、第1最小パルス幅τMIN1を有する第1最小パルス幅信号S3を生成する。第1論理ゲート22は、第1中間パルス信号S1’と、第1最小パルス幅信号S3を論理合成、具体的には論理和をとることにより、第1パルス信号S1を生成する。第1パルス信号S1のパルス幅τ1は、第1最小パルス幅τMIN1にてクランプされ、それ以下とはならない。第2パルス変調器24は、誤差信号VERRに応じた信号を、第2周期信号VOSC2と比較することにより、誤差信号VERRに応じたパルス幅τ2を有する第2パルス信号S2を生成する。第2パルス変調器24は、第2コンパレータ26を含む。第2コンパレータ26は、誤差信号VERRを第2周期信号VOSC2と比較し、VERR>VOSC2のときハイレベルとなる第2パルス信号S2を生成する。第2パルス信号S2のパルス幅デューティ比τ2は、誤差信号VERRが低下するほど短くなる。つまり第2パルス信号S2もパルス幅変調される。第1パルス変調器16は、誤差信号VERRが低下するに従い、第1パルス信号S1のパルス幅τ1を短くする。そして誤差信号VERRが所定のしきい値レベルVthより小さくなるとパルス幅τ1を第1最小パルス幅τMIN1にてクランプする。一方、第2パルス変調器24は、第1パルス信号S1のパルス幅がクランプされた状態において、誤差信号VERRが低下するに従い、第2パルス信号S2のパルス幅を短くする。これを実現するために、第1オシレータ12は、第1周期信号VOSC1は、第1下限レベルVL1と、第1下限レベルより高い第1上限レベルVH1の間で変化させる。一方、第2オシレータ14は、第2周期信号VOSC2を、第1下限レベルVL1より低い第2下限レベルVL2と、第2下限レベルVL2より高い第2上限レベルVH2の間で変化させる。第2下限レベルVL2は、gmアンプ11の出力電圧範囲の下限値たとえば0.2Vより高くすることが好ましい。第1パルス変調器16は、誤差信号VERRを第1周期信号VOSC1と比較することにより、第1パルス信号S1を生成する。また第2パルス変調器24は、誤差信号VERRを第2周期信号VOSC2と比較することにより、第2パルス信号S2を生成する。合成部30は、第1パルス信号S1と第2パルス信号S2を合成し、駆動パルス信号S5を生成する。具体的には、第2パルス信号S2を用いて、第1パルス信号S1をマスクすることにより、駆動パルス信号S5を生成する。さらに合成部30は、駆動パルス信号S5のパルス幅を、所定の第2最小パルス幅τMIN2以下とならないようにクランプする。合成部30は、第2論理ゲート32、第3論理ゲート34、第2最小パルス幅信号生成部36を備える。第2論理ゲート32はANDゲートであり、第1パルス信号S1と第2パルス信号S2の論理積に応じた信号S5’を生成する。第2最小パルス幅信号生成部36は、第2周波数f2を有し、第2最小パルス幅τMIN2を有する第2最小パルス幅信号S4を生成する。第3論理ゲート34は、2つの信号S5’とS4の論理和をとることにより、駆動パルス信号S5のパルス幅を、第2最小パルス幅τMIN2以上に制限する。ドライバ40は、駆動パルス信号S5に応じてスイッチングトランジスタM1を駆動する。その結果、フィードバック信号VFBが基準電圧VREFと一致するようにスイッチングトランジスタM1のオン、オフのデューティ比が調節され、出力電圧VOUTが安定化される。以上が制御回路100を備えるスイッチング電源2の構成である。続いてその動作を説明する。図2a~eは、図1のスイッチング電源2の動作を示すタイムチャートである。図2aには、第1周期信号VOSC1、第2周期信号VOSC2およびさまざまなレベルの誤差信号VERR1~4が示される。図2b~eは、誤差信号VERR1~VERR4それぞれにおける各パルスの波形を示す。図2bに示すように、誤差信号VERRが比較的大きいときVERR1、第1パルス信号S1は、誤差信号VERRに応じたパルス幅τ1を有する。このときVERR1>VOSC2であるため、第2パルス信号S2はハイレベルを持続する。その結果、駆動パルス信号S5は、第1パルス信号S1と同じパルス信号となる。誤差信号VERRが低下するに従い、第1パルス信号S1のパルス幅τ1は短くなり、誤差信号VERRがあるレベルより低くなると、第1パルス信号S1のパルス幅τ1は、第1最小パルス幅τMIN1にてクランプされる。図2cに示すように、誤差信号VERR2に対しても、第2パルス信号S2はハイレベルを持続する。このときの駆動パルス信号S5は、第1最小パルス幅τMIN1を有し、周波数がf1のパルス信号となる。図2dを参照する。さらに誤差信号VERRが低下してもVERR3、第1パルス信号S1のパルス幅τ1は、第1最小パルス幅τMIN1にて固定される。そして、第2パルス信号S2のパルス幅が、誤差信号VERRに応じて決定される。つまり、駆動パルス信号S5に含まれるパルスの数が、誤差信号VERRに応じて変化する。図2eを参照する。さらに誤差信号VERRが低下するとVERR4、第2パルス信号S2のパルス幅τ2が小さくなる。そして、駆動パルス信号S5の各サイクルの一番後ろのパルスのパルス幅τ1が、第2パルス信号S2のパルス幅τ2の減少にともない短くなっていき、やがて一番最後のパルスが消失する。第2パルス信号S2のパルス幅τ2がさらに短くなるに従い、第2パルス信号S2の各ハイレベル期間に含まれる、駆動パルス信号S5のパルスの数が減少する。やがて、第2パルス信号S2の各ハイレベル期間には、それぞれ先頭の駆動パルス信号S5のみが含まれるようになる。さらに第2パルス信号S2のパルス幅τ2が、第1最小パルス幅τMIN1より短くなると、駆動パルス信号S5のパルス幅が減少していき、第2最小パルス幅τMIN1まで減少したところでクランプされる。以上がスイッチング電源2の動作である。このスイッチング電源2によれば、負荷が重いときには、VL1<VERR<VH1の領域で動作するため、第1パルス信号S1のデューティ比が調節され、第1周波数f1でスイッチングトランジスタM1が駆動される。負荷が軽くなるに従い誤差信号VERRが低下し、第1パルス信号S1のデューティ比が短くなる。やがてVERR<Vthとなると第1最小パルス幅τ1でスイッチングトランジスタM1がスイッチングされる。さらに負荷が軽くなると、VL2<VERR<VH2の範囲で動作する。負荷が軽くなるに従い、第2パルス信号S2のパルス幅τ2が短くなり、第1パルス信号S1の一部がマスクされ、スイッチングトランジスタM1の実効的なオン時間が低下していく。最終的には、第2パルス信号S2が短くなると、駆動パルス信号S5には第1パルス信号S1の先頭のパルスのみが残り、スイッチングトランジスタM1の駆動周波数は、第2周波数f2と等しくなる。そして、駆動パルス信号S5の先頭のパルス幅は、第2最小パルス幅τMIN2まで低下し、軽負荷状態において、きわめて短いパルスで、間欠的にスイッチングトランジスタM1をスイッチングすることができる。つまりスイッチング電源2では、軽負荷状態においても、スイッチングトランジスタM1のスイッチング周波数が、第2周波数f2までしか低下しない。つまり、軽負荷状態において、間欠モードパルス周波数変調モードともいうで動作する従来のスイッチング電源に比べて、周波数の変動を抑制することができる。第2周波数f2を可聴帯域より高く設定すれば、音響ノイズの発生を抑制することもできる。以上がスイッチング電源2の基本的な構成、動作および効果である。続いて、その変形例や、具体的な構成例を説明する。図1のスイッチング電源2において、誤差信号VERRが変化しても、駆動パルス信号S5の実効的なオン時間が変化しない不感帯が存在することは、系の安定性の観点から好ましくない。たとえば不感帯に起因する現象として、軽負荷状態において、第2パルス信号S2のパルス幅が振動し、第2パルス信号S2の1周期に含まれる第1パルス信号S1の個数が、振動する場合がある。たとえば図2aには、第1下限レベルVL1と第2上限レベルVH2がほぼ等しい場合が示されるが、この場合、誤差信号VERRが変化しても、駆動パルス信号S5が変化しない不感帯デッドバンドが、VH2<VERR<Vthの範囲に発生する。これを防止するためには、VH2>VL1とし、さらにVH2≒Vthとすればよい。これにより、誤差信号VERRが低下して第1パルス信号S1のパルス幅がクランプされると、直ちに第2パルス信号S2のパルス幅が短くなるため、不感帯を解消できる。また、VL2<VERR<VH2の範囲においても、不感帯が存在することに留意すべきである。つまり第2パルス信号S2の後縁ネガティブエッジが、第1パルス信号S1がローレベルの区間で変化するとき、誤差信号VERRの変化は、駆動パルス信号S5の変化として現れない。この問題は、第2周期信号VOSC2の波形を工夫することにより解決できる。図3は、不感帯を解消するための第2周期信号VOSC2の波形図である。第2オシレータ14は、第1パルス信号S1がハイレベルとなる第1最小パルス幅τMIN1の区間においてスロープを有し、それ以外の区間で平坦となるように、第2周期信号VOSC2を生成する。これにより不感帯を解消できる。図4は、制御回路100の一部の具体的な構成例を示す回路図である。図4には、制御回路100のうち、第1オシレータ12、第2オシレータ14、第1最小パルス幅信号生成部20、第2最小パルス幅信号生成部36が示される。第1オシレータ12は、第1キャパシタCa1と、第1充放電回路50と、を含む。第1キャパシタCa1の一端は接地されている。第1充放電回路50は、第1キャパシタCa1の電圧V1が第1上限レベルVH1に達すると放電を開始し、第1キャパシタCa1の電圧V1が第1下限レベルVL1に達すると充電を開始する。第1オシレータ12は、第1キャパシタCa1の電圧V1を、第1周期信号VOSC1として出力する。第1充放電回路50は、電流源CS1、CS2、CS3、コンパレータCMP1、抵抗R11、R12、スイッチSW1を含む。電流源CS1は、第1キャパシタCa1に充電電流ICHを供給する。電流源CS2は、オン、オフが切りかえ可能に構成され、オン状態において第1キャパシタCa1を放電電流IDISで放電する。電流源CS3、抵抗R11、R12およびスイッチSW1は、電圧VL1、VH1を生成する電圧源を構成する。電流源CS3は、基準電流IREFを生成する。スイッチSW1のオン状態において、第1下限レベルVL1=IREF×R11が生成される。スイッチSW1のオフ状態において、第1上限レベルVH1=IREF×R11R12が生成される。コンパレータCMP1は、第1キャパシタCa1の電圧を、基準電圧VL1/VH1と比較し、比較結果に応じてスイッチSW1のオン、オフを切りかえるとともに、電流源CS2のオン、オフを切りかえる。この第1オシレータ12によって、ピークがVH1、ボトムがVL1となるのこぎり波の第1周期信号VOSC1が生成される。コンパレータCMP1の出力信号同期クロックCLKは、充放電回路CS1、CS2の充電状態と放電状態の切りかえに応じてレベルが遷移する。同期クロックCLKは、インバータN3によって反転され、第1最小パルス幅信号生成部20および第1充放電回路50へと出力される。第1最小パルス幅信号生成部20は、ローパスフィルタLPF1、LPF2、バッファBUF1、インバータN1、N2、NANDゲートNA1、を含む。ローパスフィルタLPF1は、入力された同期クロックCLKは論理反転を示すをフィルタリングする。バッファBUF1は、ローパスフィルタLPF1の出力を受けるヒステリシスバッファシュミットバッファである。ローパスフィルタLPF1およびバッファBUF1は、同期クロックCLK1を、第1最小パルス幅τMIN1遅延し、同期クロックCLK1を生成する。さらにローパスフィルタLPF2、バッファBUF2によって、同期クロックCLKが遅延され、同期クロックCLK2が生成される。同期クロックCLK1と同期クロックCLK2の反転信号CLK2との論理積をとることにより、第1最小パルス幅τMIN1を有する第1最小パルス幅信号S3が生成される。第2オシレータ14は、第2キャパシタCa2、分周器52、第2充放電回路54を備える。分周器52は、同期クロックCLKを分周する。分周器52は、1/2分周器を、m段含む。4段の分周器が設けられる場合、同期クロックCLKは1/16分周される。つまり分周器52からは、第2周波数f2を有するパルス信号S6が出力される。第2充放電回路54は、電流源CS4、CS5、放電スイッチSW2を含む。分周器52において、各ステージで生成される分周されたm個の信号は、ANDゲートA1を通過する。ANDゲートA1からは、同期クロックCLKのパルスのうち、16回に1回アサートハイレベルされるパルス信号S7が生成される。このパルス信号S7は、第2周波数f2を有し、パルス幅は同期クロックCLKのそれと等しい。パルス信号S7がアサートされると、電流源CS5がオンし、第2キャパシタCa2が充電される。電流源CS5による充電によって、第2周期信号VOSC2が0Vから第2下限レベルVL2まで急激に増大する。第1下限レベルVL2は、電流源CS5からの充電電流ICH2に応じて定められる。VL2=τMIN1×ICH2/Ca2その後、第1最小パルス幅信号S3がアサートハイレベルされるたびに、電流源CS4がオンし、充電電流ICH1が第2キャパシタCa2に供給され、第2キャパシタCa2が充電される。充電電流ICH1の電流値は、図3の第2周期信号VOSC2の2番目以降のスロープの傾きを規定する。第2最小パルス幅信号生成部36は、第1最小パルス幅信号生成部20と同様に構成される。第2最小パルス幅信号生成部36は、第2周波数f2のパルス信号S6を受け、第2最小パルス幅τ2を有する第2最小パルス幅信号S4を生成する。放電スイッチSW2は、第2最小パルス幅信号S4がアサートされるたびにオンし、第2キャパシタCa2の電荷が放電される。図4の第2オシレータ14によれば、図3に示すように、第1最小パルス幅信号S3のオン区間において、スロープを有する第2周期信号VOSC2を生成できる。上記実施の形態は例示であり、それらの各構成要素や各処理プロセスの組合せにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。実施の形態は昇圧型のスイッチング電源について説明したが、本発明は降圧型、昇降圧型のスイッチング電源にも適用可能である。さらには、インダクタL1に代えてトランスを有する絶縁型スイッチング電源にも適用可能である。実施の形態では、第2最小パルス幅信号S4を用いることにより、駆動パルス信号S5のパルス幅を、所定の第2最小パルス幅τMIN2にてクランプする場合を説明している。聴感ノイズを低減する観点から言えば、駆動パルス信号S5のパルス幅を、第2最小パルス幅τMIN2にてクランプした方が有利である。一方、クランプをしなくても、ノイズが知覚されない場合もある。この場合には、第2最小パルス幅信号生成部36および第3論理ゲート34を省略でき、回路面積を削減できる。また、実施の形態では電圧モードのスイッチング電源を説明したが、ピーク電流モードや平均電流モードなどの、別の方式のスイッチング電源にも適用できる。この場合、フィードバックの方式に応じて、第1パルス変調器16および第2パルス変調器24の構成を変更すればよいことは当業者に理解されるところである。第1の変形例図5は、第1の変形例に係るスイッチング電源2aの構成を示す回路図である。スイッチング電源2aは、ピーク電流モードの制御回路100aを備える。スイッチングトランジスタM1のソースと接地端子間には、検出抵抗Rsが設けられる。アンプ60は、検出抵抗Rsの電圧降下を増幅することにより、インダクタL1に流れる電流に応じた電流検出信号VCSを生成する。なお、電流検出信号VCSの生成方法はこれには限定されない。第1オシレータ12aは、第1周波数f1を有するリセットパルスSRESETおよび位相補償用のスロープ信号VSLOPEを生成する。第1パルス変調器16aは、リセットパルスSRESETおよび位相補償用のスロープ信号VSLOPEにもとづいて、第1周波数f1を有し、かつ誤差信号VERRに応じたパルス幅を有する第1パルス信号S1を生成するとともに、第1パルス信号S1のパルス幅を所定の第1最小パルス幅τMIN1にてクランプする。第1コンパレータ18aは、電流検出信号VCSにスロープ信号VSLOPEを重畳した信号を、誤差信号VERRと比較し、比較結果に応じたセットパルスSSETを生成する。SRフリップフロップ19のセット端子には、セットパルスSSETが入力され、リセット端子には、第1オシレータ12aからのリセットパルスSRESETが入力され、SRフリップフロップ19の出力端子からは、パルス幅変調されたパルス信号S1’が出力される。図5のスイッチング電源2aによれば、図1のスイッチング電源2と同様の効果を得ることができる。当業者であれば、本発明が、平均電流モード、あるいは固定オン時間、固定オフ時間モードのスイッチングレギュレータにも適用可能であることが理解される。なお図5の制御回路100aに、第2最小パルス幅信号生成部36および第3論理ゲート34を追加し、駆動パルス信号S5のパルス幅を、第2最小パルス幅τMIN2で制限してもよい。第2の変形例図6は、第2の変形例に係るスイッチング電源2bの構成を示す回路図である。スイッチング電源2bは降圧型のスイッチングレギュレータであり、制御回路100bは、図1と同様に、電圧モードで構成される。出力回路102bは、インダクタL2、整流用ダイオードD2、出力キャパシタC1を含み、降圧型スイッチングレギュレータのトポロジーを有する。なお整流用ダイオードD2に代えて、同期整流用トランジスタを用いてもよい。スイッチングトランジスタM2は、ドライバ40によって駆動される。図1の第3論理ゲート34は、図6においてNORゲート34bに置換されている。図6においても、第3論理ゲート34bおよび第2最小パルス幅信号生成部36は省略可能であることはいうまでもない。第3論理ゲート34bを省略する場合、代わりにインバータ図7のインバータ34cを挿入すればよい。第3の変形例図7は、第3の変形例に係るスイッチング電源2cの構成を示す回路図である。スイッチング電源2cは昇降圧型のスイッチングレギュレータであり、制御回路100cは、図1、図6と同様に電圧モードで構成される。出力回路102cは、昇降圧スイッチングレギュレータのトポロジーを有する。スイッチングトランジスタM1およびM2は制御回路100cに内蔵されてもよい。スイッチングトランジスタM2を駆動するための駆動パルス信号S5bは、パルス発生器60によって生成される。スイッチングトランジスタM1を駆動するための駆動パルス信号S5aは、パルス発生器62によって生成される。パルス発生器60および62の構成は、図1や図6に示されるものと同様である。図7に、駆動パルス信号S5a、S5bそれぞれの経路上に、パルス幅を制限するために、第2最小パルス幅信号生成部36および第3論理ゲート34を追加してもよい。図6や図7に示す降圧型、あるいは昇降圧型のスイッチングレギュレータにおいても、図5に示すようなピーク電流モード、あるいは平均電流モード、固定オン時間オフ時間モードの構成が適用しうることは、当業者に理解される。第4の変形例第1周期信号VOSC1の周波数f1が、第2周期信号VOSC2の周波数f2のK倍Kは2以上の整数であるとき、第1最小パルス幅信号S3は、第2周期信号VOSC2の1周期に、K個のパルスを含む。これまでの実施の形態および変形例においては、K個のパルスのパルス幅は等しく第1最小パルス幅τMIN1に設定されていた。これに対して第4の変形例では、第1パルス変調器は、第1パルス信号に含まれる各パルスのパルス幅を、パルスごとに規定された最小値を下限としてクランプする。第4の変形例は、上述のいずれの実施の形態および変形例とも組み合わせが可能である。具体的には第1最小パルス幅信号S3に含まれるK個のパルスのうちいくつかのパルス幅は、第1最小パルス幅τMIN1よりも長く設定される。たとえば第1最小パルス幅信号生成部20は、K個のパルスのうち、先頭からL個Lは、1≦L<Kを満たす定数のパルスのパルス幅を、第1最小パルス幅τMIN1より長く、具体的には、第1最小パルス幅τMIN1の2倍の長さとし、残りのK-L個のパルス幅を第1最小パルス幅τMIN1としてもよい。当業者であれば、パルス幅が異なるパルスを含む第1最小パルス幅信号S3を生成する第1最小パルス幅信号生成部20は、公知の技術を組み合わせて構成することができ、その構成は本発明において特に限定されない。たとえば、第1最小パルス幅信号生成部20は、パルスごとのパルス幅を計測するカウンタを用いて構成することができる。図8は、第4の変形例に係るスイッチング電源の動作を示す波形図である。図8には、K=8、L=1の場合が示される。すなわち、先頭のパルスのパルス幅が長く設定され、残りの2個目~8個目のパルスのパルス幅が第1最小パルス幅τMIN1となっている。第2周期信号VOSC2の1周期に、インダクタL1L2に蓄えられるエネルギーは、その周期内の第1パルス信号S1のパルス幅の合計に比例する。したがって、第1最小パルス幅信号S3に含まれるすべてのパルス幅が等しい場合と、第4の変形例のように大きいパルス幅のパルスが挿入される場合とでは、インダクタL1に同じエネルギーを供給するために必要なスイッチングトランジスタM1M2のスイッチング回数は、第4の変形例の方が少なくて済む。軽負荷状態では、スイッチングトランジスタM1のスイッチング回数が少ない方が損失が小さいため、第4の変形例によれば、軽負荷時の消費電力を低減することができる。特に、先頭のパルスのパルス幅を長くすると、最も軽負荷の状態において、スイッチング回数を減らすことができる。この観点から、少なくとも先頭のパルスのパルス幅は、第1最小パルス幅より長い所定値を下限としてクランプすることが望ましい。第1最小パルス幅信号S3の各パルスのパルス幅は、以下のように定められてもよい。たとえば、K個のパルスのうち、1j×N番目のパルスのパルス幅を長くし、残りのパルス幅を第1最小パルス幅としてもよい。あるいは、先頭のパルスから順に、パルス幅が短くなるようにしてもよい。この場合でも、すべてのパルス幅を等しくした場合に比べて、軽負荷時のスイッチング回数を減らすことができ、効率を改善できる。本実施の形態において、信号のハイレベル、ローレベルの論理値、電圧信号の大小の関係は一例であって、インバータなどによって適宜反転させることにより自由に変更することが可能である。実施の形態にもとづき、特定の語句を用いて本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が可能である。