"画像信号を出力する複数の固体撮像素子と、前記複数の固体撮像素子の水平転送のタイミング信号を発生する水平転送タイミング発生部と、前記画像信号の低周波ノイズ成分を除去する相関二重サンプリング部を少なくとも含む複数のアナログフロントエンド部と、前記相関二重サンプリング部を駆動するタイミング信号を発生する少なくとも1つのサンプリングタイミング発生部と、を備え、前記サンプリングタイミング発生部は前記アナログフロントエンド部に含まれることを特徴とする撮像装置。前記サンプリングタイミング発生部は複数であり、前記複数の相関二重サンプリング部に対して1対1で構成されることを特徴とする請求項1に記載の撮像装置。前記水平転送タイミング発生部は複数であり、前記複数の固体撮像素子に対して1対1で構成されることを特徴とする請求項1に記載の撮像装置。前記複数の水平転送タイミング発生部は、1チップで構成されることを特徴とする請求項3に記載の撮像装置。画像信号を出力する固体撮像素子と、前記固体撮像素子の水平転送のタイミング信号を発生する水平転送タイミング発生部と、前記画像信号の低周波ノイズ成分を除去する相関二重サンプリング部と前記相関二重サンプリング部を駆動するタイミング信号を発生するサンプリングタイミング発生部とを少なくとも含むアナログフロントエンド部と、を備えることを特徴とする撮像装置。この様な撮像装置の場合、複数の撮像素子からの画像信号ごとになされる水平画素サンプリング位相調整や内部干渉を考慮した回路構成とする必要がある。この様な課題を鑑み、本発明は、複数の固体撮像素子を組み合わせて撮影する撮像装置において、個々に異なる水平画素サンプリングを調整し、内部干渉の少ない構成を実現することを目的とする。本発明の撮像装置は、画像信号を出力する複数の固体撮像素子と、前記複数の固体撮像素子の水平転送のタイミング信号を発生する水平転送タイミング発生部と、前記画像信号の低周波ノイズ成分を除去する相関二重サンプリング部を少なくとも含む複数のアナログフロントエンド部と、前記相関二重サンプリング部を駆動するタイミング信号を発生する少なくとも1つのサンプリングタイミング発生部と、を備え、前記サンプリングタイミング発生部は前記アナログフロントエンド部に含まれることを特徴とする。さらに、本発明の撮像装置は、前記サンプリングタイミング発生部は複数であり、前記複数の相関二重サンプリング部に対して1対1で構成されることを特徴とする。また、本発明の撮像装置は、前記水平転送タイミング発生部は複数であり、前記複数の固体撮像素子に対して1対1で構成されることを特徴とする。さらに、本発明の撮像装置は、前記複数の水平転送タイミング発生部は、1チップで構成されることを特徴とする。また、本発明の撮像装置は、画像信号を出力する固体撮像素子と、前記固体撮像素子の水平転送のタイミング信号を発生する水平転送タイミング発生部と、前記画像信号の低周波ノイズ成分を除去する相関二重サンプリング部と前記相関二重サンプリング部を駆動するタイミング信号を発生するサンプリングタイミング発生部とを少なくとも含むアナログフロントエンド部と、を備えることを特徴とする。本発明によれば、複数の固体撮像素子を組み合わせて撮影する撮像装置において、個々に異なる水平画素サンプリングを調整し、内部干渉の少ない構成を、少ない回路構成規模で実現することができる。以下、図面を参照して本発明の実施形態について詳細に説明する。図1は、本発明の一実施例であるデイ/ナイトカメラの内部ブロック図である。101はレンズ、102は光を半分反射し半分透過するハーフミラー、103は光を全反射するミラー、104は入射光を増倍して出力するイメージインテンシファイア、105aはイメージインテンシファイア104から出力された光を光電変換して画像信号を出力する固体撮像素子、105bはハーフミラー102を透過した光を光電変換して画像信号を出力する固体撮像素子、106aは固体撮像素子105aから入力される画像信号を相関二重サンプリングするタイミングを与えるサンプリングクロックパルスを出力する位相調整可能なサンプリングクロックジェネレータ以下、SCG、106bは固体撮像素子105bから入力される画像信号を相関二重サンプリングするタイミングを与えるサンプリングクロックパルスを出力する位相調整可能なSCG、107aは固体撮像素子105aから入力される画像信号の低周波ノイズ成分を除去するCDSCorrelatedDoubleSampling:相関二重サンプリング回路、107bは固体撮像素子105bから入力される画像信号の低周波ノイズ成分を除去するCDS回路、108aはCDS107aからのアナログ画像信号をデジタル画像信号に変換するアナログ/デジタルコンバータ以下、ADC、108bはCDS107bからのアナログ画像信号をデジタル画像信号に変換するADC、109aはSCG106aとCDS回路107aとADC108aとを備えたアナログフロントエンド以下、AFE、109bはSCG106bとCDS回路107bとADC108bとを備えたAFE、110は固体撮像素子105aおよび固体撮像素子105bの水平転送タイミングを制御する水平転送クロックパルスを出力する水平転送タイミングジェネレータ以下、HTG、111はAFEから出力されるデジタル画像信号に種々の画像処理を施し、またSCG108a、108bおよびHTG110に対してシステムクロックを出力するデジタル信号処理回路以下、DSPである。なお、DSP111は、固体撮像素子の垂直転送タイミングを制御する垂直転送クロックパルスを出力する図示しない垂直タイミングジェネレータ以下、VTGを含んでいても良い。本実施例は、HTGを複数の固体撮像素子に共通に用いて、AFEとは別チップで構成した点、位相調整可能なSCGを複数の固体撮像素子ごとに備える構成とした点が特徴である。ここでは、各AFEにはHTGを備える構成としないが、これは、水平転送クロックパルス動作時のIC内部でのショックにより画像信号サンプリングに干渉を起こさない様にするためである。撮像対象領域からレンズ101を通して光が入射し、ハーフミラー102において透過光と反射光に分光される。反射光はミラー103で反転修正されて反射し、イメージインテンシファイア104の受光面に焦点結像され、電子倍増され、発光面で焦点結像され、固体撮像素子105aで光電変換され、画像信号を出力する。一方、透過光は固体撮像素子105bで光電変換され、画像信号を出力する。このとき、固体撮像素子105a,105bは、図示しない垂直転送クロックパルスと、DSP111からのシステムクロックに基づく、HTG110から出力される水平転送クロックパルスにより制御されて画像信号を出力する。固体撮像素子105aから出力された画像信号はAFE109a内のCDS回路107aに入力される。CDS回路107aでは、画像信号は、DSP111からのシステムクロックに基づく、SCG106aから受けたサンプリングクロックパルスによりサンプリングされ、ノイズ除去が施されてADC108aへ出力される。一方、固体撮像素子105bから出力された画像信号はAFE109b内のCDS回路107bに入力される。CDS回路107bでは、画像信号は、DSP111からのシステムクロックに基づく、SCG106bから受けたサンプリングクロックパルスによりサンプリングされ、ノイズ除去が施されてADC108bへ出力される。ADC108a,108bによりそれぞれデジタル信号に変換された画像信号は、DSP111に入力され、種々の画像処理が施されて出力される。このとき、イメージインテンシファイアを介した高感度の白黒画像と、カラーフィルタを介したカラー画像とを混合して出力することも可能である。ここで、HTG110から水平転送クロックパルスが出力されても、その伝送路の距離差網掛けにより固体撮像素子105aと固体撮像素子105bに到達するタイミングが異なり、固体撮像素子105aには水平転送クロックパルスが遅延して到達することになる。また、固体撮像素子105a,105bから画像信号が出力されても、その伝送路の距離差網掛けによりCDS回路107とCDS回路107bに到達するタイミングが異なり、CDS回路107aには画像信号が遅延して到達することになる。これらは、理想的には、画像信号は同じ伝送路の長さと伝搬特性でCDS回路に伝送されることが望ましいが、物理的制約等から差を生ずることがある。HTG-固体撮像素子間における伝送遅延と、固体撮像素子-CDS回路間における伝送遅延による位相のずれは、SCGにより調整されることで解消される。ここで、SCGの位相調整パラメータは、一般的に、電源起動時や設定変更時にCPUからパラメータ変更され、変更された値を各回路内のレジスタ等に保持させて、任意の位相がパルス出力に用いられる。なお、PLL逓倍と基底クロックに対する位相選択の組合せ等によることで、クロック位相を任意の値に設定できる。また、CDS回路107aとSCG106aの周囲には、対応する位相の信号である固体撮像素子105aの出力しか存在せず、CDS回路107bとSCG106bの周囲には、対応する位相の信号である固体撮像素子105bの出力しか存在しないため、複数の固体撮像素子出力との相対位相が異なる水平転送クロックパルスが近くになく、パルスの内部干渉クロストークが削減できる。また、ADCまたはDSPには、システムクロックに対する画素入出力のデータ変化点の位相が調整できるものを用いることが好ましい。しかし、仮に、位相調整できないものを用いたとしても、水平転送クロックパルスとサンプリングクロックパルスを、任意の値に設定したクロックパルスの相対位相を変えずに、システムクロックに対しての相対位相を変えることにより、複数の固体撮像素子からの出力を画素入出力のデータの変化点の位相から外し、安定した動作でデジタル値とすることができる。以上の様に、HTGを複数の固体撮像素子に共通にAFEとは別回路で備え、位相調整可能なSCGを複数の固体撮像素子ごとに備える構成とすることで、個々に異なる水平画素サンプリングの位相を調整し、内部干渉の少ない構成を、少ない回路構成規模で実現することができる。なお、本実施例においては、単一のHTGで複数の固体撮像素子に対して共通に水平転送クロックパルスを出力しているが、後述する実施例2の様に、HTGを複数の固体撮像装置ごとに用意してそれぞれ水平転送クロックパルスを出力する様にしても良い。また、本実施例においては、SCGを複数の固体撮像素子ごとに用意してそれぞれサンプリングクロックパルスを出力しているが、後述する実施例2の様に、単一のSCGで複数の固体撮像素子に対して共通にサンプリングクロックパルスを出力する様にしても良い。図2は、本発明の一実施例である3板カメラの内部ブロック図である。201はレンズ、202は赤外線を遮断し赤外線より長い波長の光主に可視光を透過するIRカットフィルタ、203は透過光をRGBに分光させるプリズム、204aはプリズムにより分光された緑色光を光電変換して画像信号を出力する固体撮像素子、204bはプリズムにより分光された赤色光を光電変換して画像信号を出力する固体撮像素子、204cはプリズムにより分光された青色光を光電変換して画像信号を出力する固体撮像素子、205は固体撮像素子204a,204b、204cから入力される画像信号を相関二重サンプリングするタイミングを与えるサンプリングクロックパルスを出力するサンプリングクロックジェネレータ以下、SCG、206aは相関二重サンプリング処理により、固体撮像素子204aから入力される画像信号Gの低周波ノイズ成分を除去するCDS回路、206bは相関二重サンプリング処理により、固体撮像素子204bから入力される画像信号Rの低周波ノイズ成分を除去するCDS回路、206cは相関二重サンプリング処理により、固体撮像素子204cから入力される画像信号Bの低周波ノイズ成分を除去するCDS回路、207aはCDS206aからのアナログ画像信号をデジタル画像信号に変換するアナログ/デジタルコンバータ以下、ADC、207bはCDS206bからのアナログ画像信号をデジタル画像信号に変換するADC、207cはCDS206cからのアナログ画像信号をデジタル画像信号に変換するADC、208aはSCG205とCDS回路206aとADC207aとを備えたアナログフロントエンド以下、AFE、208bはCDS回路206bとADC207bとを備えたAFE、208cはCDS回路206cとADC207cとを備えたAFE、209aは固体撮像素子204aの水平転送タイミングを制御する水平転送クロックパルスを出力する位相調整可能な水平転送タイミングジェネレータ以下、HTG、209bは固体撮像素子204bの水平転送タイミングを制御する水平転送クロックパルスを出力する位相調整可能なHTG、209cは固体撮像素子204cの水平転送タイミングを制御する水平転送クロックパルスを出力する位相調整可能なHTG、211はAFEから出力されるデジタル画像信号に種々の画像処理を施し、またSCG205、ADC207b,207cおよびHTG209a,209b,209cに対してシステムクロックを出力するデジタル信号処理回路以下、DSPである。なお、DSP111は、固体撮像素子の垂直転送タイミングを制御する垂直転送クロックパルスを出力する図示しない垂直タイミングジェネレータ以下、VTGを含んでいても良い。なお、HTGの回路は、HTG209a,209bおよび209cを備えた1チップの水平転送タイミング調整用IC210としても良い。本実施例は、位相調整可能なHTGを複数の固体撮像素子ごとにAFEとは別チップで備える構成とした点、SCGを複数の固体撮像素子に共通に用いる構成とした点が特徴である。ここでは、各AFEにはHTGを備える構成としないが、これは、水平転送クロックパルス動作時のIC内部でのショックにより画像信号サンプリングに干渉を起こさない様にするためである。撮像対象領域からレンズ201を通して光が入射し、IRカットフィルタ202で入射光の赤外線成分が遮断されて可視光が透過し、プリズム203で透過光が3原色RGBに分光され、それぞれの固体撮像素子に入射する。緑色光は固体撮像素子204aで光電変換され、赤色光は固体撮像素子204bで光電変換され、青色光は固体撮像素子204cで光電変換され、それぞれ画像信号として出力される。このとき、固体撮像素子204a,204bおよび204cは、図示しない垂直転送クロックパルスと、HTG209a,209bおよび209cからそれぞれ出力される水平転送クロックパルスにより制御されて画像信号を出力する。固体撮像素子204aから出力された画像信号GはAFE208a内のCDS回路206aに入力される。CDS回路206aでは、画像信号Gは、DSP211からのシステムクロックに基づく、SCG205から受けたサンプリングクロックパルスにより低周波ノイズ成分が除去されてADC207aへ出力される。固体撮像素子204bから出力された画像信号RはAFE208b内のCDS回路206bに入力される。CDS回路206bでは、画像信号Rは、DSP211からのシステムクロックに基づく、SCG205から受けたサンプリングクロックパルスにより低周波ノイズ成分が除去されてADC208bへ出力される。固体撮像素子204cから出力された画像信号BはAFE208c内のCDS回路206cに入力される。CDS回路206aでは、画像信号Bは、DSP211からのシステムクロックに基づく、SCG205から受けたサンプリングクロックパルスにより低周波ノイズ成分が除去されてADC208cへ出力される。なお、SCGが画像信号R,G,Bのサンプリングに共通なため、ADCやDSPにおける画素変化点の管理がしやすいという利点がある。ADC208a,208bおよび208cによりそれぞれデジタル信号に変換された画像信号R,G,Bは、DSP211に入力され、合成されることで1枚のカラー画像となり、種々の画像処理が施されて出力される。ここで、HTG209a,209bおよび209cから水平転送クロックパルスがそれぞれ出力されても、その伝送路の距離差網掛けにより固体撮像素子204a,204bおよび固体撮像素子204cに到達するタイミングがそれぞれ異なり、固体撮像素子204bおよび固体撮像素子204cには、固体撮像素子204aに比べて、水平転送クロックパルスが遅延して到達することになる。また、固体撮像素子204a,204bおよび204cからそれぞれ画像信号が出力されても、その伝送路の距離差網掛けによりCDS回路206a、206bおよび206cに到達するタイミングがそれぞれ異なり、CDS回路206aに比べて、CDS回路206bおよび206cには画像信号が遅延して到達することになる。これらは、理想的には、画像信号は同じ伝送路の長さと伝搬特性でCDS回路に伝送されることが望ましいが、物理的制約等から差を生ずることがある。HTG-固体撮像素子間における伝送遅延と、固体撮像素子-CDS回路間における伝送遅延、および、SCG-CDS監の伝送遅延による位相のずれは、HTGにより調整されることで解消される。ここで、HTGの位相調整パラメータは、一般的に、電源起動時や設定変更時にCPUからパラメータ変更され、変更された値を各回路内のレジスタ等に保持させて、任意の位相がパルス出力に用いられる。なお、PLL逓倍と基底クロックに対する位相選択の組合せ等によることで、クロック位相を任意の値に設定できる。また、CDS回路206aとSCG205の周囲には、対応する位相の信号である固体撮像素子204aの出力しか存在せず、CDS回路206bの周囲には、対応する位相の信号である固体撮像素子204bの出力しか存在せず、CDS回路206cの周囲には、対応する位相の信号である固体撮像素子204cの出力しか存在しないため、複数の固体撮像素子出力との相対位相が異なる水平転送クロックパルスが近くになく、パルスの内部干渉クロストークが削減できる。また、ADCまたはDSPには、システムクロックに対する画素入出力のデータ変化点の位相を調整できるものを用いることが好ましい。しかし、仮に、位相調整できないものを用いたとしても、水平転送クロックパルスとサンプリングクロックパルスを、任意の値に設定したクロックパルスの相対位相を変えずに、システムクロックに対しての相対位相を変えることにより、複数の固体撮像素子からの出力を画素入出力のデータの変化点の位相から外し、安定した動作でデジタル値とすることができる。以上の様に、複数の固体撮像素子ごとまたは1チップでHTGをAFEとは別回路で備え、SCGを複数の固体撮像素子共通に備える構成とすることで、個々に異なる水平画素サンプリングの位相を調整しやすく、内部干渉の少ない構成を、少ない回路構成規模で実現することができる。なお、本実施例においては、HTGを複数の固体撮像素子ごとに用意しているが、実施例1の様に、単一のHTGで水平転送クロックパルスを出力し、位相調整可能なSCGによって位相を合わせて動作させる様にしても良い。また、本実施例においては、1つのSCGで複数の固体撮像素子すべてのサンプリングクロックパルスを出力しているが、実施例1の様に、複数の固体撮像素子ごとにSCGを用意し、それぞれ位相調整しながら動作させる様にしても良い。以上の説明では、DSPからシステムクロックをAFE等に供給しているが、システムクロックは独立した発振回路から供給される様な構成にしても良い。本発明においては、複数の固体撮像素子に対して、回路を一部共通として位相調整して部品点数あるいは回路構成を減らすこと、各個体撮像素子からの伝送遅延は位相調整能力を持つ回路で吸収すること、サンプリング回路周辺から位相の異なるパルス信号を減らすことにより、複数の固体撮像素子を組み合わせた撮像装置の構成において、部品点数を少なく、かつ良好な内部位相を与えることができる。要するに本発明は、上記各実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。例えば、本実施例では複数の固体撮像素子を用いた構成で説明したが、単一の固体撮像素子を用いた撮像装置においてもHTGをAFEとは別回路で設ける構成を実現できる。また、上記各実施形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を形成できる。例えば、各実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態に亘る構成要素を適宜組み合せてもよい。"