"間欠的に到来するデータを受信する通信装置であって、前記データ内に所定の基準タイミング信号パターンが存在するか否かを識別するタイミング信号識別手段と、前記タイミング信号識別手段によって前記所定の基準タイミング信号パターンの存在が識別された場合に被制御装置に対する制御信号を生成する制御信号生成手段と、前記通信装置の制御を司る制御手段と、を備えることを特徴とする通信装置。前記タイミング信号識別手段によって前記所定の基準タイミング信号パターンの存在が識別されたときには前記データを有するパケットの受信完了時点にてタイミング検出信号を生成する検出信号生成手段を、更に備え、前記制御信号生成手段は、前記タイミング検出信号の生成時点を基準にしたタイミングで前記制御信号を生成することを特徴とする請求項1記載の通信装置。前記タイミング信号識別手段は、前記所定の基準タイミング信号パターンを予め保存した基準タイミング信号パターン保存手段と、前記パケットの受信中に前記パケット中の前記データと、前記基準タイミング信号パターン保存手段に保持された前記所定の基準タイミング信号パターンとを比較して前記パケット内に所定の基準タイミング信号パターンが存在するか否かを識別する比較手段と、を備えることを特徴とする請求項2記載の通信装置。前記制御信号生成手段は、前記タイミング検出信号に応答して初期値からクロックをカウントするカウンタと、前記カウンタのカウント値が前記初期値より大なる下限値に達したときに前記制御信号を生成し、前記カウンタのカウント値が前記下限値より大なる上限値に達したときに前記制御信号の生成を停止する上下限比較器と、前記カウンタのカウント値が前記上限値より大なるインターバル値に達したときに前記カウンタのカウント値を前記初期値に戻してカウント動作させるインターバル比較器と、を備えることを特徴とする請求項2記載の通信装置。前記制御手段は前記パケットの受信完了後、前記パケット内のデータを解析して前記データに所定の基準タイミング信号パターンが含まれることを検出する毎にレベル反転するチャネル選択信号を生成し、前記制御信号生成手段は、初期値からクロックをカウントする第1カウンタと、前記第1カウンタのカウント値が前記初期値より大なる下限値に達したときに前記制御信号を生成し、前記第1カウンタのカウント値が前記下限値より大なる上限値に達したときに前記制御信号の生成を停止する第1上下限比較器と、前記第1カウンタのカウント値が前記上限値より大なるインターバル値に達したときに前記第1カウンタのカウント値を前記初期値に戻してカウント動作させる第1インターバル比較器と、前記初期値からクロックをカウントする第2カウンタと、前記第2カウンタのカウント値が前記下限値に達したときに前記制御信号を生成し、前記第2カウンタのカウント値が前記上限値に達したときに前記制御信号の生成を停止する第2上下限比較器と、前記第2カウンタのカウント値が前記インターバル値に達したときに前記第2カウンタのカウント値を前記初期値に戻してカウント動作させる第2インターバル比較器と、前記チャネル選択信号が低レベルのとき前記第1上下限比較器から出力される前記制御信号を出力し、前記チャネル選択信号が高レベルのとき前記第2上下限比較器から出力される前記制御信号を出力するセレクタと、前記チャネル選択信号が低レベルのとき前記タイミング検出信号に応じて前記第2カウンタのカウント値を前記初期値に戻してカウント動作させ、前記チャネル選択信号が高レベルのとき前記タイミング検出信号に応じて前記第1カウンタのカウント値を前記初期値に戻してカウント動作させる論理回路と、を備えることを特徴とする請求項2記載の通信装置。受信状態において無線信号を受信して受信信号を出力し、送信状態において送信すべき送信信号を無線信号として送信する高周波部と、前記高周波部によって受信された前記受信信号を復調してディジタル信号とする復調器と、パケット単位の送信データに変調を施して前記送信信号とする変調器と、前記復調器の出力ディジタル信号を前記パケット単位でデータ処理する受信系回路、及び前記変調器に前記パケット単位の送信データを供給する送信系回路を有する送信受信回路と、前記高周波部及び前記送受信回路を制御する制御回路と、を備えることを特徴とする請求項2記載の通信装置。前記受信系回路は、前記タイミング信号識別手段及び前記検出信号生成手段を含むことを特徴とする請求項6記載の通信装置。前記受信系回路は、前記ディジタル信号から前記パケットのプリアンブルを検出してプリアンブル検出通知を生成するプリアンブル検出器と、前記プリアンブル検出通知に応じて前記ディジタル信号から前記パケットのSFDを検出してSFD検出通知を生成するSFD検出器と、前記SFD検出通知に応じて前記ディジタル信号から前記パケットの有効データ長を検出して前記パケットの有効データの開始時にデータ受信開始通知を生成し、前記パケットの有効データの完了時にデータ受信完了通知を生成するデータ長検出器と、前記データ受信開始通知に応じて前記ディジタル信号の保存を開始し、前記データ受信完了通知に応じて前記ディジタル信号の保存を終了することにより前記パケットの有効データを保存するデータ保存部と、前記データ受信開始通知及び前記データ受信完了通知に応じて前記データ保存部に保存されるデータのCRC値を算出するCRC検出器と、前記データ受信完了通知に応じて前記CRC検出器による算出CRC値の正否を判定して正のあるならば受信完了割り込み信号を前記受信完了時点として前記検出信号生成手段に対して生成する受信結果判定回路と、を備えることを特徴とする請求項6又は7記載の通信装置。少なくとも前記タイミング信号識別手段、前記制御信号生成手段、及び前記制御手段は半導体チップとして一体形成されることを特徴とする請求項1記載の通信装置。間欠的に到来するデータを受信する通信装置において被制御装置に対する制御信号を生成する制御信号生成方法であって、前記データの受信中に前記データ内に所定の基準タイミング信号パターンが存在するか否かを識別するタイミング信号識別ステップと、前記タイミング信号識別ステップによって前記所定の基準タイミング信号パターンの存在が識別された場合に被制御装置に対する制御信号を生成する制御信号生成ステップと、を備えることを特徴とする制御信号生成方法。前記タイミング信号識別ステップによって前記所定の基準タイミング信号パターンの存在が識別されたときには前記データを有するパケットの受信完了時点にてタイミング検出信号を生成する検出信号生成ステップを更に備え、前記制御信号生成ステップは前記タイミング検出信号の生成時点を基準にしたタイミングで前記制御信号を生成することを特徴とする請求項10記載の制御信号生成方法。前記制御信号生成ステップは、前記タイミング検出信号に応答して初期値からクロックをカウントするカウントステップと、前記カウントステップのカウント値が前記初期値より大なる下限値に達したときに前記制御信号を生成し、前記カウントステップのカウント値が前記下限値より大なる上限値に達したときに前記制御信号の生成を停止する上下限比較ステップと、前記カウントステップのカウント値が前記上限値より大なるインターバル値に達したときに前記カウントステップのカウント値を前記初期値に戻してカウント動作させるインターバル比較ステップと、を備えることを特徴とする請求項11記載の制御信号生成方法。前記パケットの受信完了後、前記パケット内の前記データを解析して前記データに所定の基準タイミング信号パターンが含まれることを検出する毎にレベル反転するチャネル選択信号を生成するステップを更に備え、前記制御信号生成ステップは、初期値からクロックをカウントする第1カウントステップと、前記第1カウントステップのカウント値が前記初期値より大なる下限値に達したときに前記制御信号を生成し、前記第1カウントステップのカウント値が前記下限値より大なる上限値に達したときに前記制御信号の生成を停止する第1上下限比較ステップと、前記第1カウントステップのカウント値が前記上限値より大なるインターバル値に達したときに前記第1カウントステップのカウント値を前記初期値に戻してカウント動作させる第1インターバル比較ステップと、前記初期値からクロックをカウントする第2カウントステップと、前記第2カウントステップのカウント値が前記下限値に達したときに前記制御信号を生成し、前記第2カウントステップのカウント値が前記上限値に達したときに前記制御信号の生成を停止する第2上下限比較ステップと、前記第2カウントステップのカウント値が前記インターバル値に達したときに前記第2カウントステップのカウント値を前記初期値に戻してカウント動作させる第2インターバル比較ステップと、前記チャネル選択信号が低レベルのとき前記第1上下限比較ステップにおいて出力される前記制御信号を出力し、前記チャネル選択信号が高レベルのとき前記第2上下限比較ステップにおいて出力される前記制御信号を出力する選択ステップと、前記チャネル選択信号が低レベルのとき前記タイミング検出信号に応じて前記第2カウントステップのカウント値を前記初期値に戻してカウント動作させ、前記チャネル選択信号が高レベルのとき前記タイミング検出信号に応じて前記第1カウントステップのカウント値を前記初期値に戻してカウント動作させる論理ステップと、を備えることを特徴とする請求項11記載の制御信号生成方法。間欠的に到来するデータを受信する通信装置と、左目用シャッター及び右目用シャッターと、を備えたシャッターメガネであって、前記通信装置は、前記データ内に所定の基準タイミング信号パターンが存在するか否かを識別するタイミング信号識別手段と、前記タイミング信号識別手段によって前記所定の基準タイミング信号パターンの存在が識別された場合に前記左目用シャッター及び前記右目用シャッター各々の開閉のための制御信号を生成する制御信号生成手段と、前記通信装置の制御を司る制御手段と、を備えることを特徴とするシャッターメガネ。前記通信装置は、前記タイミング信号識別手段によって前記所定の基準タイミング信号パターンの存在が識別されたときには前記データを有するパケットの受信完了時点にてタイミング検出信号を生成する検出信号生成手段を、更に備え、前記制御信号生成手段は、前記タイミング検出信号の生成時点を基準にしたタイミングで前記制御信号を生成することを特徴とする請求項14記載のシャッターメガネ。前記制御信号生成手段は、前記制御信号として前記タイミング検出信号の生成時点を基準にしたタイミングで前記左目用シャッターの開期間を示す左シャッター開閉信号と前記左目用シャッターの開期間を示す右シャッター開閉信号とを生成することを特徴とする請求項15記載のシャッターメガネ。前記左目用シャッター及び前記右目用シャッター各々は液晶表示器からなることを特徴とする請求項14~16のいずれか1記載のシャッターメガネ。所定の基準タイミング信号パターンを含むデータを間欠的に送信する送信機と、前記データを受信する通信装置を含む受信機と、を備える通信システムであって、前記受信機は、前記データ内に所定の基準タイミング信号パターンが存在するか否かを識別するタイミング信号識別手段と、前記タイミング信号識別手段によって前記所定の基準タイミング信号パターンの存在が識別された場合に被制御装置に対する制御信号を生成する制御信号生成手段と、前記通信装置の制御を司る制御手段と、を備えることを特徴とする通信システム。前記受信機は、前記タイミング信号識別手段によって前記所定の基準タイミング信号パターンの存在が識別されたときには前記データを有するパケットの受信完了時点にてタイミング検出信号を生成する検出信号生成手段を更に備え、前記制御信号生成手段は前記タイミング検出信号の生成時点を基準にしたタイミングで被制御装置に対する制御信号を生成することを特徴とする請求項18記載の通信システム。前記送信機は、前記パケットの所定の周期の送信タイミングのうちから間引いたタイミングで前記パケットを送信し、前記制御信号生成手段は、前記パケットの送信が前記送信機によって間引かれた場合には前記タイミング検出信号の生成時点から前記所定の周期に対応したインターバル期間を計測して前記制御信号を生成することを特徴とする請求項19記載の通信システム。前記制御信号生成手段は、前記タイミング検出信号に応答して初期値からクロックをカウントするカウンタと、前記カウンタのカウント値が前記初期値より大なる下限値に達したときに前記制御信号を生成し、前記カウンタのカウント値が前記下限値より大なる上限値に達したときに前記制御信号の生成を停止する上下限比較器と、前記カウンタのカウント値が前記上限値より大なるインターバル値に達したときに前記カウンタのカウント値を前記初期値に戻してカウント動作させるインターバル比較器と、を備え、前記インターバル期間は前記カウンタのカウント値が前記初期値から前記インターバル値に達するまでの期間であることを特徴とする請求項19記載の通信システム。前記制御手段は、前記パケットの受信完了後、前記パケット内のデータを解析して前記データに所定の基準タイミング信号パターンが含まれることを検出する毎にレベル反転するチャネル選択信号を生成し、前記制御信号生成手段は、初期値からクロックをカウントする第1カウンタと、前記第1カウンタのカウント値が前記初期値より大なる下限値に達したときに前記制御信号を生成し、前記第1カウンタのカウント値が前記下限値より大なる上限値に達したときに前記制御信号の生成を停止する第1上下限比較器と、前記第1カウンタのカウント値が前記上限値より大なるインターバル値に達したときに前記第1カウンタのカウント値を前記初期値に戻してカウント動作させる第1インターバル比較器と、前記初期値からクロックをカウントする第2カウンタと、前記第2カウンタのカウント値が前記下限値に達したときに前記制御信号を生成し、前記第2カウンタのカウント値が前記上限値に達したときに前記制御信号の生成を停止する第2上下限比較器と、前記第2カウンタのカウント値が前記インターバル値に達したときに前記第2カウンタのカウント値を前記初期値に戻してカウント動作させる第2インターバル比較器と、前記チャネル選択信号が低レベルのとき前記第1上下限比較器から出力される前記制御信号を出力し、前記チャネル選択信号が高レベルのとき前記第2上下限比較器から出力される前記制御信号を出力するセレクタと、前記チャネル選択信号が低レベルのとき前記タイミング検出信号に応じて前記第2カウンタのカウント値を前記初期値に戻してカウント動作させ、前記チャネル選択信号が高レベルのとき前記タイミング検出信号に応じて前記第1カウンタのカウント値を前記初期値に戻してカウント動作させる論理回路と、を備え、前記インターバル期間は前記第1及び第2カウンタのカウント値が前記初期値から前記インターバル値に達するまでの期間であることを特徴とする請求項19記載の通信システム。しかしながら、従来の無線通信システムにおいては、通信装置5内の制御回路が受信パケットのデータの解析を完了した時点を基準にして表示装置6の制御を実行するために受信時のノイズ混入等の不安定状態によっては或いはデータの種類によって制御回路のデータ解析に要する処理期間図2が一定ではなくなり、シャッター開閉信号等の制御信号を厳密なタイミングで生成することが困難となり、遅延が生じるという問題があった。そのような制御信号の生成タイミングの遅延が生じると、例えば、上記3Dメガネの場合には液晶シャッターの開閉のタイミングが図3の破線のようにずれてしまい、テレビ画面から出力される3D映像にちらつき等が出てしまうという不具合が起きる。一方、特許文献2には、CPUの高速化を図るためにCPUにより過大な電力を供給することが提案示されているが、これを上記の従来の無線通信システムの制御回路に適用した場合には、無駄に電力消費がなされてしまうという別の問題が生じることになる。また、3Dメガネ等の携帯機器においては、電源を電池に依存していることが多く、低消費電力化が求められている。そこで、本発明の目的は、かかる点を鑑みてなされたものであり、受信データから得られる基準タイミングに基づいた表示装置等の被制御装置の制御を遅延なくかつ低消費電力で可能にする通信装置、その被制御装置を制御するための制御信号生成方法、受信データから得られる基準タイミングに基づいたシャッターの開閉を遅延なくかつ低消費電力で可能にするシャッターメガネ、及び基準タイミングを表すデータの送受信を遅延なくかつ低消費電力で可能にする通信システムを提供することである。本発明の通信装置は、間欠的に到来するデータを受信する通信装置であって、前記データ内に所定の基準タイミング信号パターンが存在するか否かを識別するタイミング信号識別手段と、前記タイミング信号識別手段によって前記所定の基準タイミング信号パターンの存在が識別された場合に被制御装置に対する制御信号を生成する制御信号生成手段と、前記通信装置の制御を司る制御手段と、を備えることを特徴としている。本発明の制御信号生成方法は、間欠的に到来するデータを受信する通信装置において被制御装置に対する制御信号を生成する制御信号生成方法であって、前記データの受信中に前記データ内に所定の基準タイミング信号パターンが存在するか否かを識別するタイミング信号識別ステップと、前記タイミング信号識別ステップによって前記所定の基準タイミング信号パターンの存在が識別された場合に被制御装置に対する制御信号を生成する制御信号生成ステップと、を備えることを特徴としている。本発明のシャッターメガネは、間欠的に到来するデータを受信する通信装置と、左目用シャッター及び右目用シャッターと、を備えたシャッターメガネであって、前記通信装置は、前記データ内に所定の基準タイミング信号パターンが存在するか否かを識別するタイミング信号識別手段と、前記タイミング信号識別手段によって前記所定の基準タイミング信号パターンの存在が識別された場合に前記左目用シャッター及び前記右目用シャッター各々の開閉のための制御信号を生成する制御信号生成手段と、前記通信装置の制御を司る制御手段と、を備えることを特徴としている。本発明の通信システムは、所定の基準タイミング信号パターンを含むデータを間欠的に送信する送信機と、前記データを受信する通信装置を含む受信機と、を備える通信システムであって、前記受信機は、前記データ内に所定の基準タイミング信号パターンが存在するか否かを識別するタイミング信号識別手段と、前記タイミング信号識別手段によって前記所定の基準タイミング信号パターンの存在が識別された場合に被制御装置に対する制御信号を生成する制御信号生成手段と、前記通信装置の制御を司る制御手段と、を備えることを特徴としている。本発明の通信装置によれば、間欠的に到来するデータ内に所定の基準タイミング信号パターンの存在がタイミング信号識別手段によって識別された場合には制御信号生成手段によって被制御装置に対する制御信号を生成するので、その所定の基準タイミング信号パターンの存在識別に基づいて表示装置等の被制御装置を遅延なく制御することができる。また、通信装置の制御を司る制御手段がデータ解析してデータ内に基準タイミング信号パターンの存在を識別する必要がないので、その制御手段として高速動作のCPU等の制御回路を用いないで済み、それにより装置の低消費電力化を図ることができる。本発明の制御信号生成方法によれば、間欠的に到来するデータの受信中にデータ内に所定の基準タイミング信号パターンの存在が識別された場合には被制御装置に対する制御信号を生成するので、その所定の基準タイミング信号パターンの存在識別に基づいて表示装置等の被制御装置を遅延なく制御することができる。また、データ解析により受信パケット内に基準タイミング信号パターンの存在を識別するステップのための高速動作の制御回路が必要ないので、装置の低消費電力化を図ることができる。本発明のシャッターメガネによれば、間欠的に到来するデータ内に所定の基準タイミング信号パターンの存在がタイミング信号識別手段によって識別された場合にはその所定の基準タイミング信号パターンの存在識別に基づいたタイミングで左目用シャッター及び右目用シャッター各々の開閉のための制御信号を生成するので、送信機からのパケットの受信完了タイミングを基準として左目用シャッター及び右目用シャッター各々の開閉を遅延なく制御することができる。また、通信装置の制御を司る制御手段がデータ解析してデータ内に基準タイミング信号パターンの存在を識別する必要がない。よって、制御手段として高速動作の制御回路を用いないで済み、それにより装置の低消費電力化を図ることができる。本発明の通信システムによれば、送信機から間欠的に送信されたデータを受信する受信機ではそのデータ内に所定の基準タイミング信号パターンの存在がタイミング信号識別手段によって識別された場合には制御信号生成手段によって被制御装置に対する制御信号を生成するので、その所定の基準タイミング信号パターンの存在識別に基づいて表示装置等の被制御装置を遅延なく制御することができる。また、通信装置の制御を司る制御手段がデータ解析してデータ内に基準タイミング信号パターンの存在を識別する必要がないので、その制御手段として高速動作のCPU等の制御回路を用いないで済み、それにより装置の低消費電力化を図ることができる。以下、本発明の実施例を図面を参照しつつ詳細に説明する。図4は本発明の第1実施例として無線通信システムを構成する送信機1と受信機2とを示している。送信機1は従来の無線通信システムのものと同様に制御装置3及び通信装置4を備えている。受信機2は通信装置26及び表示装置6を備えている。通信装置4は図5に示すように、RF高周波部8、復調器9、変調器10、送受信回路11、制御回路12、汎用出力ポート13、タイマ14、及びホストインターフェース15を備えている。RF部8は送受信回路11からの命令送信命令、受信命令、及び停止命令に応じて送信状態、受信状態、及び停止状態のいずれか1の状態に切り替え、送信時は変調器10から入力されるディジタル信号をRF信号無線信号としてアンテナ4aより出力し、受信時はアンテナ4aから入力されるRF信号を受信して受信信号として復調器9へ出力する。また、送受信回路11からのチャネル切り替え命令に応じて送受信チャネル周波数を切り替える。復調器9はRF部8より入力される受信信号を復調してディジタル信号復調パケットを含むを得てそれを送受信回路11へ出力する。変調器10は送受信回路11より入力される送信パケットを変調して変調後のパケットを送信するためにRF部8へ出力する。送受信回路11は受信時に制御回路12から命令に従って復調器9から出力されるディジタル信号の中からパケットを識別してそのパケット中のデータを抽出する。また、送信時には制御回路12から命令に従って制御回路12から供給される送信されるべきデータを含む送信パケットを作成して変調器10に出力する。制御回路12は、CPUからなり、送受信動作のための各種命令を発生し、通信装置内の送受信回路11、汎用出力ポート13、タイマ14及びホストインターフェース15を制御し、また、送受信回路11を介してRF部8を制御する。汎用出力ポート13は制御回路12からの命令に従って被制御装置図示せずに対してデータ供給を含むポート出力を制御する。この実施例では通信装置4の汎用出力ポート13には被制御装置は接続されていないが、これに限定されず、表示装置等の被制御装置が接続されても良い。タイマ14は制御回路12からの命令に従って一定時間をカウントし、カウント満了時に制御回路12へその結果を通知する。ホストインターフェース15は制御装置3と通信装置4とのデータ入出力を行うためのインタフェース回路である。一方、受信機2の通信装置26は図6に示すように、RF部8、復調器9、変調器10、制御回路12、汎用出力ポート13、タイマ14、ホストインターフェース15、送受信回路27、及びインターバルタイマ28を備えている。RF部8、復調器9、変調器10、制御回路12、汎用出力ポート13、タイマ14、及びホストインターフェース15は通信装置4の構成のものと同一であるので、ここでの説明は省略される。なお、通信装置26のアンテナは符号26aで示されている。更に、通信装置26は半導体チップとして一体として形成されている。また、通信装置26の一部、例えば、送受信回路27及びインターバルタイマ28を半導体チップとして一体に形成しても良い。ここで、RF信号として送信機1と受信機2との間で送受信されるパケットはその先頭から順に、図7に示すように、プリアンブル、SFDStartFrameDelimiter、データ長、アドレス、データ及びCRCCyclicalRedundancyCheckからなる構造を有している。プリアンブルは受信側にパケットの開始を認識させ、パケット受信のための同期タイミングを与えるための信号パターンである。SFDはプリアンブルとデータとの間に配置される認識ビットパターンである。データ長はパケット内の有効データアドレス、データ及びCRCの部分の長さを示す。アドレスは宛先アドレスであり、更に送信元アドレスを含んでも良い。データはデータ本体であり、そのデータの種類として上記した基準タイミングを表すデータである同期信号パターン基準タイミング信号パターンが含まれる。CRCはパケットの伝送中のエラーを調べるための値である。通信装置26では、通信装置4の送受信回路11に代えて送受信回路27が設けられている。送受信回路27は、図8に示すように、受信系回路27a、送信系回路27b、及びRF制御系回路27cを有している。受信系回路27aは、プリアンブル検出器23、SFD検出器24、データ長検出器25、RX_FIFO16、CRC検出器17、受信結果判定回路18、同期検出回路29、及び同期パターン格納レジスタ30を備えている。プリアンブル検出器23、SFD検出器24、データ長検出器25、RX_FIFO16、CRC検出器17、及び同期検出回路29には復調器9の出力が接続されている。プリアンブル検出器23の出力はSFD検出器24に接続され、SFD検出器24の出力はデータ長検出器25に接続されている。データ長検出器25の出力はRX_FIFO16、CRC検出器17、及び受信結果判定回路18に接続されている。プリアンブル検出器23は、復調器9の出力ディジタル信号からプリアンブルパターンを識別し、プリアンブルを検出するとSFD検出器24に対してプリアンブル検出を通知する。SFD検出器24はプリアンブル検出器23からプリアンブル検出通知を受信すると、復調器9から出力されるディジタル信号からSFDパターンを識別する。SFD検出器24はSFDパターンの検出を完了すると、データ長検出器25に対してSFD検出を通知する。このSFDパターンの検出完了は、パケットのプリアンブル及びSFD区間は終了し有効データ範囲であることを示す。データ長検出器25は受信パケット内の有効データ領域の範囲有効データ長を検出する検出器であり、SFD検出器24からSFD検出通知を受けると、復調器9の出力ディジタル信号から次に得られるデータを受信データ長として検出し、その検出に応じてRX_FIFO16及びCRC検出器17に対しデータ受信開始を通知する。また、データ長検出器25ではデータ長を検出すると1バイト受信毎にカウントしデータ長分のデータを受信すると、RX_FIFO16及びCRC検出器17に対してデータ受信停止を通知し、更に、受信結果判定回路18に対してデータ受信完了を通知する。ここで言うデータ長は、上記したように、図7に示した構造のパケットのうちのプリアンブル、SFDを除いた範囲アドレス、データ及びCRCの部分のデータ長を示すパラメータである。RX_FIFO16は有効データ部分の受信データを格納するデータ保持部である。RX_FIFO16はデータ長検出器25より入力されるデータ受信開始通知を受け取ると、復調器9の出力ディジタル信号を取り込んでデータ格納を開始し、データ受信完了通知を受け取るとデータ格納動作を停止する。また、制御回路12よりデータ読み出し命令を受け取ると受信データを順次送出する。CRC検出器17は受信データのチェックを行うために、RX_FIFO16に入力されるデータのCRC値を算出し、その結果を受信結果判定回路18へ通知する。受信結果判定回路18にはデータ長検出器25からのデータ受信完了通知とCRC検出器17からのCRC算出結果とが供給される。受信結果判定回路18はデータ受信完了通知を受け入れると、CRC算出結果の正否を判定して正のあるならば直ちに制御回路12に対してパケットの受信完了を示す受信完了割り込み信号を出力する。同期パターン格納レジスタ30には同期信号パターン基準タイミング信号パターンが予め格納されている。この同期信号パターンは受信パケット内のデータが同期信号パターンであることを比較して認識するためにパターンである。同期検出回路29は比較器29a及び信号生成器29bを備え、復調器9の出力の他に受信結果判定回路18及び同期パターン格納レジスタ30の各出力と接続されている。比較器29aは復調器9の出力ディジタル信号と、同期パターン格納レジスタ30に格納された同期信号パターンとを比較することにより同期検出を行う。すなわち、復調器9の出力ディジタル信号中にその格納された同期信号パターンに等しいパターンを認識したときに同期検出したとする。また、同期検出回路29の信号生成器29bは比較器29aが同期検出したときには受信結果判定回路18の受信完了割り込み信号に応答してタイマ制御割り込み信号タイミング検出信号をインターバルタイマ28に対して出力する。なお、同期検出回路29の比較器29a及び同期パターン格納レジスタ30がタイミング信号識別手段に相当し、信号生成器29bが検出信号生成手段に相当する。同期パターン格納レジスタ30が基準タイミング信号パターン保存手段に相当し、比較器29aが比較手段に相当する。送信系回路27bは、TX_FIFO19、CRC生成器20、送信カウンタ21、及びセレクタ31を備えている。TX_FIFO19は制御回路12経由で入力される送信データ図7のパケットのCRCを除いた部分を格納する。また、送信カウンタ21から入力される出力命令に同期して格納したデータをセレクタ31へ順次送出する。CRC生成器20はTX_FIFO19に格納されたデータのうち、プリアンブル及びSFDを除いたデータに対してCRC演算を行って演算結果としてCRC値を得る。また、送信カウンタ21からのCRC演算命令を受けてそのCRC演算を行った後に演算結果のセレクタ31へ送出する。送信カウンタ21は制御回路12よりデータ長を設定されるとパケット送信命令が発行されたタイミングからプリアンブル領域、SFD領域、レングス領域、データ領域、CRC領域を算出し、パケット送信毎にTX_FIFO19、CRC生成器20及びセレクタ31に対してタイミング信号としてデータ送信命令、CRC演算命令、及び選択命令を発する。セレクタ31は送信カウンタ21の選択命令に応じてTX_FIFO19の送出データとCRC生成器20のCRC値とを選択的に変調器10に出力する。制御系回路27cは、送受信制御回路22を備えており、送受信時、制御回路12より入力されるRF制御命令を送受信制御回路22で受けてRF制御データ上記の送受信回路11における送信命令、受信命令、停止命令、及びチャネル切り替え命令をRF部8に出力する。インターバルタイマ28は、制御信号生成手段に相当し、通信装置26が同期信号の受信に応答して制御信号を表示装置6に対して発生する期間及び繰り返しのインターバル期間を定める。インターバルタイマ28は、図9に示すように、OR回路41、カウンタ42、下限レジスタ43、上限レジスタ44、インターバルレジスタ45、上下限比較器46、及びインターバル比較器47を備えている。OR回路41は送受信回路27からのタイマ制御割り込み信号とインターバル比較器47の高レベル出力タイマ満了信号との少なくとも一方をリセット信号としてカウンタ42に出力する。カウンタ42はリセット信号が供給されると、初期値例えば、0からクロックの計数を開始してそのカウント値を出力する。カウンタ42のカウント出力は上下限比較器46及びインターバル比較器47に接続されている。上下限比較器46には下限レジスタ43及び上限レジスタ44が接続されている。下限レジスタ43は制御信号を発生する期間の開始時点に対応したカウンタ値である下限値を保持している。上限レジスタ44は制御信号を発生する期間の終了時点に対応したカウンタ値である上限値を保持している。上下限比較器46はカウンタ42のカウント値が下限レジスタ43の下限値以上となると、高レベルの制御信号を発生し、カウンタ42のカウント値が上限レジスタ44の上限値に達すると、その高レベルの制御信号の発生を停止して低レベル出力となる。上下限比較器46の出力信号は汎用出力ポート13を介して表示装置6に供給される。インターバル比較器47にはインターバルレジスタ45が接続されている。インターバルレジスタ45は制御信号の繰り返し周期に対応したカウンタ値であるインターバル値を保持している。インターバル比較器47はカウンタ42のカウント値がインターバルレジスタ45のインターバル値に達すると、高レベルのタイマ満了信号を発生する。そのタイマ満了信号はOR回路41に供給される。次に、このような構成を有する本発明の無線通信システムの動作について説明する。送信機1においては、図10に示すように、制御装置3に内蔵するタイマ図示せずが所定の周期インターバル期間を計測し終わるとS1、制御装置3はCRCを除く送信パケットを組み立てS2、通信装置4へ送信命令を発してS3、その送信パケットを通信装置4へ転送する。通信装置4ではホストインターフェース15経由で制御回路12にて制御装置3からの送信命令及び送信パケットを受け、送受信回路12に対してRF起動命令を発するS4。送受信回路11はRF部8を送信状態で起動し、入力された送信パケットにCRCを付加して変調器10に出力する。変調器10は送信パケットの変調を行ってディジタル信号をRF変換してRF部8に供給し、RF部8はそのRF信号を所定の周波数のRF信号として送出するS5。通信装置4はRF信号の送信を完了すると、RF部8を受信状態に切り替えS6、受信機からのAck応答パケットパケットの受信完了に対する応答パケットの送信を待ちS7、Ack受信完了すると、RF部8を停止しS8、制御装置3へ送信完了を通知するS9。次に、受信機2の動作を説明すると、受信機2においては、通信装置5に内蔵されるタイマ14が所定の周期インターバル期間を計測し終わるとS11、通信装置5内の制御回路12は送受信回路11に対して受信命令を発するので、送受信回路11はRF部8を受信状態で起動しS12、パケットを実際に受信するまでは待ち受け状態となるS13。送信機1から送出されたパケットの受信中にはS14、RF部8で受信されたRF信号に応じたアナログ信号が復調器9で復調されることによりディジタル信号とされて送受信回路27に供給される。送受信回路27においては、先ず、復調器9の出力ディジタル信号からパケット中のプリアンブルがプリアンブル検出器23によって検出されると、プリアンブル検出通知がSFD検出器24に供給される。SFD検出器24はプリアンブル検出通知に応じて復調器9の出力ディジタル信号からのSFDパターンの識別を開始する。SFD検出器24によってSFDパターンの検出が完了すると、SFD検出通知がデータ長検出器25に供給される。データ長検出器25はSFD検出通知に応じて復調器9の出力ディジタル信号からパケット中の有効データ長を検出してデータ受信開始をRX_FIFO16、CRC検出器17に通知する。そのデータ受信通知に応じてRX_FIFO16は復調器9の出力ディジタル信号からデータの取り込みを開始してそれを有効データ部分のデータとして保存する。また、データ長検出器25は有効データ長分のデータを受信すると、RX_FIFO16及びCRC検出器17に対してデータ受信停止を通知し、更に、受信結果判定回路18に対してデータ受信完了を通知する。RX_FIFO16はデータ受信停止通知に応じてデータ取り込みを停止して有効データ部分のデータ保存を完了する。同期検出回路29においては、復調器9の出力ディジタル信号と同期パターン格納レジスタ30に格納された同期信号パターンとが比較器29aによって比較されており、復調器9の出力ディジタル信号中からその格納同期信号パターンに等しいデータパターンが検出されると、同期信号が検出されたとされる。この比較器29aの動作がタイミング信号識別ステップに相当する。受信結果判定回路18においては、データ受信完了通知と共にCRC検出器17からのCRC算出結果が得られると、制御回路12及び同期検出回路29に対してパケットの受信完了を示す受信完了割り込み信号が出力されるS17。また、同期検出回路29においては、受信完了割り込み信号を受けると、その時に同期信号パターンが検出されているならば、タイマ制御割り込み信号が直ちに生成されるS22。タイマ制御割り込み信号はインターバルタイマ28に供給される。このタイマ制御割り込み信号の生成が検出信号生成ステップに相当する。インターバルタイマ28においては、タイマ制御割り込み信号がOR回路41に供給されると、OR回路41からリセット信号がカウンタ42に供給される。リセット信号に応じてカウンタ42はクロックを初期値から計数を開始する。図11に示すように、カウンタ42のカウント値が増加して下限レジスタ43の下限値に達すると、上下限比較器46が図11に示すように高レベルの制御信号を発生し、この制御信号は汎用出力ポート13を介して表示装置6に供給される。よって、表示装置6はインターバルタイマ28から供給される制御信号に応じて制御される。カウンタ42のカウント値が更に増加して上限レジスタ44の上限値に達すると、比較器46はその高レベルの制御信号の発生を停止して低レベル出力となる。また、図11に示すように、カウンタ42のカウント値が上限値を越えた後、更に増加してインターバルレジスタ45のインターバル値に達すると、インターバル比較器47から高レベルのタイマ満了信号が発生される。そのタイマ満了信号はOR回路41に供給される。なお、この制御信号の発生が制御信号生成ステップに相当する。また、カウンタ42のカウント動作がカウントステップに相当し、上下限比較器46の比較動作が上下限比較ステップに相当し、インターバル比較器47の比較動作がインターバル比較ステップに相当する。OR回路41は同期検出回路29からのタイマ制御割り込み信号及びインターバル比較器47からのタイマ満了信号のいずれが供給されてもリセット信号をカウンタ42に供給する。従って、タイマ満了信号が供給された直後にタイマ制御割り込み信号が供給された場合にはタイマ満了信号に応じてリセットされた後に、タイマ制御割り込み信号がカウンタ42を再リセットさせ、そしてカウンタ42をカウント動作させることになる。また、タイマ満了信号が生成される前にタイマ制御割り込み信号が供給された場合にはタイマ制御割り込み信号がリセット信号となってインターバル値に達する前のカウンタ42をリセットさせた後、カウント動作させることになる。すなわち、タイマ制御割り込み信号が優先される動作が行われる。また、通信装置5はパケットの受信を完了すると、RF部8を送信状態に切り替えS18、Ack応答パケットを送信するS19。また、通信装置5はAck応答パケットを送出するとRF部8を停止するS20。更に、通信装置5に内蔵されるタイマ14が所定の周期を再度計測するS21。図12は本発明の無線通信システムにおける送信機1側の同期信号の送信タイミングと受信機2側の制御期間との関係を概念的に示している。制御期間はカウンタ42が初期値から上限値までを計数する期間である。送信機1側はインターバル期間を内蔵するタイマにてカウントし、カウント満了毎に同期信号をパターンデータとして含むパケットが送信される。受信機2側はパケット受信後、同期検出回路29による同期信号パターンの検出に応じて直ちにインターバルタイマ27を制御する。よって、第1実施例によれば、図12から分かるように、従来、受信機2では制御回路12によるデータ解析に要していた時間が発生しないので、送信機1からのパケットの受信完了タイミングを基準として、上記の下限値及び上限値に対応した時点を含む制御期間をカウントするインターバルタイマ28を可動させることができる。これにより、シャッター開閉信号等の制御信号を厳密なタイミングで生成することができる。また、制御回路12の高速化が必要ないので、低消費電力化を図ることができる。更に、第1実施例によれば、送信機1と受信機2との間の基準タイミングの時差が基本的にほとんど発生しなくなるだけでなく、カウンタ42はそのカウント値がインターバル値に達すると生成されるタイマ満了信号に応じてカウント動作を初期値から再開するというインターバルタイマ28の自走動作により、図12に示したように、送信機1からの同期信号パターンを含むパケットを間引いて送信することができる。なお、同期検出回路29にはSFD検出器24のSFD検出通知が供給されるが、同期検出回路29はSFD検出器24のSFD検出通知に応じてカウンタでクロック計数することによってパケット内における同期信号パターンの配置部分を検出してから同期信号パターンの存在を検出しても良い。図13は本発明の第2実施例として無線通信システムを構成する送信機1と受信機2とを示している。送信機1は従来の無線通信システムのものと同様に制御装置3及び通信装置4を備えている。受信機2は通信装置32及び表示装置6を備えている。通信装置32は図14に示すように、RF部8、復調器9、変調器10、制御回路33、汎用出力ポート13、タイマ14、ホストインターフェース15、送受信回路27、及びインターバルタイマ34を備えている。RF部8、復調器9、変調器10、汎用出力ポート13、タイマ14、ホストインターフェース15及び送受信回路27は図6に示した通信装置26の構成のものと同一であるので、ここでの繰り返しの説明は省略される。なお、通信装置32のアンテナは符号32aで示されている。制御回路33は図6の制御回路12と同様にCPUによって構成されるが、従来と同様にデータ解析を行って同期信号をデータ領域に含むパケットであった場合にはタイマチャネル選択信号のレベルを反転させる。インターバルタイマ34は図15に示すように、OR回路41a,41b、カウンタ42a,42b、下限レジスタ43、上限レジスタ44、インターバルレジスタ45、上下限比較器46a,46b、インターバル比較器47a,47b、セレクタ48及び2つのAND回路49,50を備えている。OR回路41a、カウンタ42a第1カウンタ、上下限比較器46a第1上下限比較器及びインターバル比較器47a第1インターバル比較器は第1計測系であり、OR回路41b、カウンタ42b第2カウンタ、上下限比較器46b第2上下限比較器及びインターバル比較器47b第2インターバル比較器は第2計測系である。第1及び第2計測系は図9に示したインターバルタイマ28と同様に構成され、下限レジスタ43、上限レジスタ44、及びインターバルレジスタ45が兼用されている。セレクタ48は制御回路33から出力されるタイマチャネル選択信号のレベルに応じて上下限比較器46a,46bの出力のいずれか一方を選択して出力する。AND回路49,50は論理回路を構成している。AND回路49は送受信回路27内の同期検出回路29から出力されるタイマ制御割り込み信号と、制御回路33から出力されるタイマチャネル選択信号との論理積をとりその結果をOR回路41aに出力する。AND回路50はその同期検出回路29から出力されるタイマ制御割り込み信号と、制御回路33から出力されるタイマチャネル選択信号の反転信号との論理積をとりその結果をOR回路41bに出力する。その他の本発明の無線通信システムの構成については、図4、図6及び図8の第1実施例の無線通信システムと同一であり、同一符号で示した部分は従来のシステムのものと同一の機能を有する。次に、このような構成を有する本発明の無線通信システムの動作について図16~図18を用いて説明する。なお、図17及び図18の送信機1及び受信機2の動作フローにおいて、第1実施例と同一の動作が行われる部分については同一符号を用いているので、ここでの説明は省略される。受信機2においては、制御回路33の出力タイマチャネル選択信号が低レベルにあるときにはインターバルタイマ34の第1計測系の出力がセレクタ48によって選択されると共に、送受信回路27内の同期検出回路29からタイマ制御割り込み信号に応じてインターバルタイマ34の第2計測系のカウンタ42bがリセットされてカウント動作を開始する。逆に、制御回路33の出力タイマチャネル選択信号が高レベルにあるときにはインターバルタイマ34の第2計測系の出力がセレクタ48によって選択されると共に、送受信回路27内の同期検出回路29からタイマ制御割り込み信号に応じてインターバルタイマ34の第1計測系のカウンタ42aがリセットされてカウント動作を開始する。図16~の動作波形を用いて説明すると、図16に示すように、制御回路33の出力タイマチャネル選択信号が低レベルにあるときには、図16に示すように、第1計測系のカウンタ42aのカウント値が増加して下限レジスタ43の下限値に達すると、上下限比較器46aが図16に示すように高レベルの制御信号を発生し、カウンタ42aのカウント値が更に増加して上限レジスタ44の上限値に達すると、比較器46aはその高レベルの制御信号の発生を停止して低レベル出力となる。この制御信号は図16に示すようにセレクタ48及び汎用出力ポート13を介して表示装置6に供給されるので、表示装置6は送受信回路27の第1計測系から供給される制御信号に応じて制御される。また、カウンタ42aのカウント値が上限値を越えた後、更に増加してインターバルレジスタ45のインターバル値に達すると、インターバル比較器47aから高レベルの第1タイマ満了信号が発生される。その第1タイマ満了信号はOR回路41aに供給されるので、同期検出回路29からタイマ制御割り込み信号がOR回路41aに供給されなくても第1計測系のカウンタ42aのカウント値は初期値からカウントアップすることになり、この自走動作が繰り返される。制御回路33の出力タイマチャネル選択信号が低レベルにあるときには、図16に示すように、第2計測系のカウンタ42bのカウント値が増加して下限レジスタ43の下限値に達すると、上下限比較器46bが図16に示すように高レベルの制御信号を発生し、カウンタ42bのカウント値が更に増加して上限レジスタ44の上限値に達すると、比較器46bはその高レベルの制御信号の発生を停止して低レベル出力となる。また、カウンタ42bのカウント値が上限値を越えた後、更に増加してインターバルレジスタ45のインターバル値に達すると、インターバル比較器47bから高レベルの第2タイマ満了信号が発生される。その第2タイマ満了信号はOR回路41bに供給されるので、同期検出回路29からタイマ制御割り込み信号がOR回路41bに供給されなくても第2計測系のカウンタ42bのカウント値は初期値からカウントアップすることになる。同期検出回路29においては、第1実施例で説明したように、受信完了割り込み信号を受けると、その時に同期信号パターンが検出されているならば、タイマ制御割り込み信号が直ちに生成される図17のS31と共に、制御回路33はRX_FIFO16の保存データを取り込んでその取り込みデータの解析を開始する図17のS32。制御回路33の出力タイマチャネル選択信号が低レベルにあるときに図16に示すようにタイマ制御割り込み信号が生成されると、そのタイマ制御割り込み信号はAND回路50を介してOR回路41bに供給されるので、カウンタ42bのカウント動作は図16に示すように途中でリセットされて再度、初期値からカウントアップすることになる。制御回路33のデータ解析の結果として、受信したパケット中のデータが同期信号パターンを含むことが検出されたならば、制御回路33は図16に示すように、タイマチャネル選択信号のレベルを低レベルから高レベルに反転する図17のS33。この高レベルへの反転はセレクタ48にインターバルタイマ34の第2計測系の出力を選択出力させることになる。よって、タイマ制御割り込み信号に応じてカウント値がリセットされてカウントアップを再開した第2計測系のカウンタ42bのカウント動作が優先される。すなわち、制御回路33の出力タイマチャネル選択信号が高レベルにあるときには、図16に示すように、第2計測系のカウンタ42bのカウント値が増加して下限レジスタ43の下限値に達すると、上下限比較器46bが図16に示すように高レベルの制御信号を発生し、カウンタ42bのカウント値が更に増加して上限レジスタ44の上限値に達すると、比較器46bはその高レベルの制御信号の発生を停止して低レベル出力となる。この制御信号は図16に示すようにセレクタ48及び汎用出力ポート13を介して表示装置6に供給されるので、表示装置6は送受信回路27の第2計測系から供給される制御信号に応じて制御される。一方、制御回路33のデータ解析の結果として、受信したパケット中のデータが同期信号パターンを含むことが検出されなかったならば、制御回路33は図18にS35として示すように、タイマチャネル選択信号のレベル反転を行わなずタイマチャネル選択信号の低レベルを維持する。よって、セレクタ48は第1計測系から出力される制御信号を汎用出力ポート13を介して表示装置6に出力し続ける。すなわち、制御回路33の出力タイマチャネル選択信号が低レベルを維持するときには、第1計測系が自走動作となり、第1計測系の上下限比較器46aの出力信号に応じて表示装置6は制御される一方、第2計測系が同期検出回路29からのタイマ制御割り込み信号をAND回路50を介して受け入れ可能状態となる。また、制御回路33の出力タイマチャネル選択信号が高レベルを維持するときには、第2計測系が自走動作となり、第2計測系の上下限比較器46bの出力信号に応じて表示装置6は制御される一方、第1計測系が同期検出回路29からのタイマ制御割り込み信号をAND回路49を介して受け入れ可能状態となる。このように第2実施例においては、送信機1からのパケットの受信完了のタイミングを基準として、クロックをカウントして制御信号を生成すると共に自走動作を行う2つの計測系第1及び第2計測系を備え、そのうちの一方の計測系の制御信号がセレクタ48によって選択されて更に汎用出力ポート13を介して表示装置6に供給されている時には同期検出回路29からのタイマ制御割り込み信号に応じて他方の計測系においてカウンタ動作がリセットされて再カウントが行われ、その後、制御回路33によるデータ解析で受信パケット内のデータに同期信号パターンを含む結果が得られたことによりタイマチャネル選択信号のレベル反転が行われると、セレクタ48によって他方の計測系の制御信号が選択されて更に汎用出力ポート13を介して表示装置6に供給される。よって、制御回路33によるデータ解析を行って受信パケット内のデータが同期信号パターンを含むことが確認された後であっても受信パケットの受信完了タイミングに同期させて正確に制御信号を生成することができる。また、同期検出回路29からタイマ制御割り込み信号が生成されても制御回路33によるデータ解析で受信パケット内のデータが同期信号パターンを含むことが確認されなかった場合には同期検出回路29の同期信号パターンの誤検出としてセレクタ48は一方の計測系から生成される制御信号を選択し続けるので、同期検出回路29による誤検出の同期信号パターン含む受信パケットの受信完了タイミングでの制御信号の生成を防止することができる。また、第2実施例によれば、複数の無線通信システムが存在する環境において同期信号パターンの誤検出を防止して各システムの動作の確実性の向上を図ることができる。なお、上記した各実施例においては、送信機1が同期信号パターンをデータとして含むパケットを無線信号として送信し、受信機2がその無線信号で送られてきたパケットを受信してパケットからデータを取り出す無線通信システムを示したが、本発明はこれに限定されず、パケットを有線信号としてケーブル等の伝送線を介して伝送する有線通信システムにも適用することができる。また、上記した各実施例においては、パケットがインターバル期間毎に送信される構成になっているが、本発明はこれに限定されず、送信機から間欠的にパケットが送信されれば良い。図19は3D映像表示システムに本発明を適用した具体例として3Dメガネに備えた受信機2内の構成を部分的に示している。この受信機2では図6の通信装置26のインターバルタイマ28に代えて図19に示したインターバルタイマ38が設けられる。インターバルタイマ38においては3Dメガネの表示装置51の左目用シャッター53Lに対応して左目下限レジスタ43L、左目上限レジスタ44L、及び左目用上下限比較器46Lが備えられ、また右目用シャッター53Rに対応して右目下限レジスタ43R、右目上限レジスタ44R、及び右目用上下限比較器46Rが備えられている。その他のOR回路41、カウンタ42、インターバルレジスタ45、及びインターバル比較器47はインターバルタイマ28のものと同一である。図19に示した構成において、ここで、タイマ制御割り込み信号がOR回路41を介してカウンタ42に供給されたことにより、カウンタ42がクロックのカウントにより初期値例えば、0から増加し始めたとする。カウンタ42のカウント値が増加して左目下限レジスタ43Lの左目下限値に達すると、左目用上下限比較器46Lが制御信号として高レベルの左シャッター開閉信号を発生し、この高レベルの左シャッター開閉信号は汎用出力ポート13を介して表示装置51に供給され、ドライバ52が左シャッター開閉信号に応じて左目用シャッター53Lをオープン駆動する。カウンタ42のカウント値が更に増加して左目上限レジスタ44Lの左目上限値に達すると、左目用上下限比較器46Lはその高レベルの左シャッター開閉信号の発生を停止して低レベル出力となる。ドライバ52が低レベルの左シャッター開閉信号に応じて左目用シャッター53Lのオープン駆動を停止するので、左目用シャッター53Lはクローズ状態となる。また、カウンタ42のカウント値が左目上限値を越えた後、更に増加して右目下限レジスタ43Rの右目下限値に達すると、右目用上下限比較器46Rが制御信号として高レベルの右シャッター開閉信号を発生し、この高レベルの右シャッター開閉信号は汎用出力ポート13を介して表示装置51に供給され、ドライバ52が右シャッター開閉信号に応じて右目用シャッター53Rをオープン駆動する。カウンタ42のカウント値が更に増加して右目上限レジスタ44Rの右目上限値に達すると、右目用上下限比較器46Rはその高レベルの右シャッター開閉信号の発生を停止して低レベル出力となる。ドライバ52が低レベルの右シャッター開閉信号に応じて右目用シャッター53Rのオープン駆動を停止するので、右目用シャッター53Rはクローズ状態となる。カウンタ42のカウント値が右目上限値を越えた後、更に増加してインターバルレジスタ45のインターバル値に達すると、インターバル比較器47から高レベルのタイマ満了信号が発生される。そのタイマ満了信号はOR回路41を介してカウンタ42に供給されるので、カウンタ42はリセットされて初期値から再度増加し始めることになる。その他の動作は上記の第1実施例と同様であるので、ここでの更なる説明は省略される。このように本発明を3D映像表示システムに適用した場合には、送信機からのパケットの受信中に同期検出回路28で同期信号パターンの存在を認識したならば、受信完了タイミングタイマ制御割り込み信号を基準として左目用シャッター及び右目用シャッター各々の開閉を遅延なく制御することができる。また、通信装置においてパケットの受信完了後にデータ解析により受信パケット内に同期信号パターンの存在を識別するための高速動作の制御回路が必要ないので、低消費電力化を図ることができる。なお、本発明の通信装置、制御信号生成方法、シャッターメガネ、及び通信システムは上記した各実施例の構成に限定されず、他の要素や方法が更に追加されても良い。被制御装置としては、上記した各実施例では送信機から送信される基準タイミング信号に同期した表示を行うシャッターを含む表示装置が示されているが、本発明はこれに限定されず、送信機から送信された基準タイミング信号に同期して受信機側で動作する他の機器に適用することができる。"