1つ以上の単位セルを含んでデータの読出し又は書込みが行なわれるセルアレイと、前記単位セルに格納されたデータに対応するセンシング電圧と基準電圧を比較及び増幅して出力し、ビットラインがプリチャージされた以後にセンシングイネーブル信号の活性化区間で、前記単位セルの抵抗値に応じて前記センシング電圧がディスチャージされる時間の差を測定し、前記データをセンシングするセンシング部とを含むことを特徴とする非揮発性メモリ装置。前記センシングイネーブル信号が互いに異なる時点で活性化されるように制御するセンシング制御部をさらに含むことを特徴とする請求項1に記載の非揮発性メモリ装置。前記センシング制御部は、前記センシングイネーブル信号の活性化タイミングを制御する複数の遅延部を含むことを特徴とする請求項2に記載の非揮発性メモリ装置。前記センシング制御部は、N個のマルチデータのセンシング時に、前記センシングイネーブル信号がN1個の区間で順次活性化状態となるように制御することを特徴とする請求項2に記載の非揮発性メモリ装置Nは自然数。前記センシング制御部は、前記センシングイネーブル信号をクロックの形態に発生させるクロック発生器を含むことを特徴とする請求項2に記載の非揮発性メモリ装置。前記センシング部は、前記センシングイネーブル信号の活性化区間で、抵抗値が感知される時点から出力信号をクロック形態に出力することを特徴とする請求項5に記載の非揮発性メモリ装置。前記センシング部は、前記クロック発生部のクロック周期に従い前記センシングイネーブル信号のイネーブルの回数が決定されることを特徴とする請求項5に記載の非揮発性メモリ装置。前記センシング制御部の動作を制御するためのノーマル読出し信号と、検証動作を制御するための検証読出し信号とを出力する読出し制御部と、前記検証読出し信号に応じて前記センシング制御部の遅延時間を変更する検証制御部とをさらに含むことを特徴とする請求項2に記載の非揮発性メモリ装置。前記センシング部は、プリチャージ動作時にプリチャージ信号に応じて前記ビットラインを高電圧レベルにプリチャージさせるプリチャージ部と、読出し動作時に前記センシング電圧を一定のバイアス電圧レベルにクランピングさせるクランピング部と、前記センシングイネーブル信号の活性化時に、前記センシング電圧と前記基準電圧を比較及び増幅するセンスアンプとを含むことを特徴とする請求項1に記載の非揮発性メモリ装置。前記クランピング部は、クランピング制御信号に応じて前記センシング電圧の電圧レベルをクランピングさせるクランピング素子と、前記クランピング素子と並列連結され、プリチャージ制御信号に応じて前記ビットラインをプリチャージさせるプリチャージ素子とを含むことを特徴とする請求項9に記載の非揮発性メモリ装置。前記クランピング素子と前記プリチャージ素子は、相補的に動作することを特徴とする請求項10に記載の非揮発性メモリ装置。前記センスアンプは、電源電圧をプルアップ駆動するプルアップ駆動部と、前記プルアップ駆動部とクロスカップルド連結されたプルダウン駆動部と、前記センシング電圧と前記基準電圧に応じて駆動される駆動トランジスタと、前記プルアップ駆動部と前記プルダウン駆動部の間に連結され、前記センスアンプイネーブル信号に応じて駆動される活性化部とを含むことを特徴とする請求項9に記載の非揮発性メモリ装置。前記センシング部は、プリチャージ動作以後に前記単位セルに格納されたセルの抵抗値に応じて前記ビットラインの電圧レベルの傾きが変わり、前記センシングイネーブル信号の活性化区間で前記電圧レベルを測定し、前記データをセンシングすることを特徴とする請求項1に記載の非揮発性メモリ装置。ビットラインをプリチャージさせるステップと、前記ビットラインの電圧をクランピングさせるステップと、単位セルに格納されたデータに対応するセンシング電圧がディスチャージされるステップと、センシングイネーブル信号の活性化区間で、センシング電圧を時間差を置いてセンシングするステップとを含むことを特徴とする非揮発性メモリ装置のセンシング方法。前記センシング電圧をセンシングするステップは、前記センシング電圧を基準電圧と比較するステップを含むことを特徴とする請求項14に記載の非揮発性メモリ装置のセンシング方法。前記センシング電圧をセンシングするステップは、1つの単位セルに対しN個のマルチデータをセンシングすることを特徴とする請求項14に記載の非揮発性メモリ装置のセンシング方法Nは自然数。前記N個のマルチデータのセンシング時、前記センシングイネーブル信号がN1個の区間で順次活性化状態になることを特徴とする請求項16に記載の非揮発性メモリ装置のセンシング方法Nは自然数。前記センシングイネーブル信号の活性化区間で、N個のマルチデータを順次センシングしセンシングされたデータを検証するステップをさらに含むことを特徴とする請求項14に記載の非揮発性メモリ装置のセンシング方法Nは自然数。前記センシングイネーブル信号の活性化区間で、前記センシングイネーブル信号がクロックの形態に発生するステップを含むことを特徴とする請求項14に記載の非揮発性メモリ装置のセンシング方法。前記センシングイネーブル信号の活性化区間で、抵抗値が感知される時点でデータをセンシングすることを特徴とする請求項19に記載の非揮発性メモリ装置のセンシング方法。前記センシングイネーブル信号の活性化区間で、センスアンプの出力信号がクロックの形態に出力されるステップと、前記クロックの個数を判別してデータをセンシングするステップとをさらに含むことを特徴とする請求項19に記載の非揮発性メモリ装置のセンシング方法。本発明の実施形態は、次のような特徴を有する。第一、プリチャージされたビットラインレベルがセルの抵抗値に応じてプリチャージされる時間の差を判別し、マルチレベルデータをセンシングすることにより読出し動作の回数を減らし、検証動作に求められる制御メカニズムを簡単に具現することができ、読出し動作の制御に係わる回路の面積を縮小させることができるようにする。第二、クロックパルス形態を有するセンシングイネーブル信号を利用し、プリチャージされたビットラインレベルがセルの抵抗値に応じてプリチャージされる時点を検出し、データをセンシングすることにより読出し動作の回数を減らし、検証制御メカニズムを簡単に具現することができ、読出し動作の制御に係わる回路の面積を縮小させることができるようにする。本発明の実施形態に係わる非揮発性メモリ装置は、1つ以上の単位セルを含んでデータの読出し又は書込みが行なわれるセルアレイと、単位セルに格納されたデータに対応するセンシング電圧と基準電圧を比較及び増幅して出力し、ビットラインがプリチャージされた以後にセンシングイネーブル信号の活性化区間で、単位セルの抵抗値に応じてセンシング電圧がディスチャージされる時間の差を測定し、データをセンシングするセンシング部とを含むことを特徴とする。さらに、本発明の他の実施形態に係わる非揮発性メモリ装置のセンシング方法は、ビットラインをプリチャージさせるステップと、ビットラインの電圧をクランピングさせるステップと、単位セルに格納されたデータに対応するセンシング電圧がディスチャージされるステップと、センシングイネーブル信号の活性化区間で、センシング電圧を時間差を置いてセンシングするステップとを含むことを特徴とする。本発明の実施形態は、次のような効果を提供する。第一、プリチャージされたビットラインレベルがセルの抵抗値に応じてプリチャージされる時間の差を判別し、マルチレベルデータをセンシングすることのより読出し動作の回数を減らし、検証動作に求められる制御メカニズムを簡単に具現することができ、読出し動作の制御に係わる回路の面積を縮小させることができるようにする。第二、クロックパルス形態を有するセンシングイネーブル信号を利用し、プリチャージされたビットラインレベルがセルの抵抗値に応じてプリチャージされる時点を検出し、データをセンシングすることにより読出し動作の回数を減らし、検証制御メカニズムを簡単に具現することができ、読出し動作の制御に係わる回路の面積を縮小させることができるようにするとの効果を提供する。以下、図を参照しながら本発明の実施形態に対し詳しく説明する。図7は、本発明の実施形態に係わる非揮発性メモリ装置の詳細な構成を示す図である。本発明の実施形態に係わる非揮発性メモリ装置は、センシング部100、単位セルUC、センシング制御部200、読出し制御部300及び検証制御部400を含む。ここで、センシング部100はプリチャージ部110、クランピング部120及びセンスアンプSAを含む。そして、センシング制御部200は複数の遅延部210~230を含む。単位セルUCが複数個備えられてセルアレイをなす。単位セルUCは、相変化抵抗素子PCRとダイオード素子Dを含む。相変化抵抗素子PCRは、ビットラインBLとダイオード素子Dの間に連結される。相変化抵抗素子PCRは、格納されたデータに従い相変化抵抗素子の抵抗値が変化する。そして、ダイオード素子Dは、相変化抵抗素子PCRとワードラインWLの間に順方向に連結される。スイッチング素子は、セルの面積を縮小させることができるダイオード素子Dが用いられ得る。このようなダイオード素子Dは順方向にのみ電流を流れるようにし、逆方向には電流を流れないようにする。本発明の実施形態に係わる相変化メモリ装置では、ビットラインBLでワードラインWL方向が順方向になり得る。ここで、相変化抵抗素子PCRに順方向電流が流れるとき、相変化抵抗素子PCRを通過する電流は、相変化抵抗素子PCRの抵抗値に反比例する。プリチャージ部110は、プリチャージ信号PREに応じてセンシング電圧SAIを高電圧VPPSAレベルにプリチャージさせる。プリチャージ部110は、高電圧VPPSA印加端とクランピング部120の間に連結され、ゲート端子を介してプリチャージ信号PREが印加されるPMOSトランジスタP1を含む。単位セルUCにダイオードタイプのスイッチング素子を用いる場合は、ダイオード自体の高い閾値電圧により読出し動作時に高い電圧が求められる。このため、プリチャージ部110は、読出し動作時に用いられるペリ電圧VPERIより高い高電圧VPPSAを用いることになる。ペリ電圧VPERIは一般的な周辺回路で用いられる電圧レベルであって、普通外部から供給される電圧レベルを用いる。これに伴い、センシング電圧SAIはペリ電圧VPERIより高い高電圧VPPSAレベルで駆動される。さらに、クランピング部120は、センシング動作の遂行時にクランピング制御信号CLMに応じてセンシング電圧SAIの電圧レベルをクランピングさせる。ここで、クランピング部120のプリチャージ制御信号PREONはプリチャージ信号PREと相補的にイネーブルされ、プリチャージ信号PREがローレベルの場合、プリチャージ制御信号PREONがハイレベルに活性化状態になる。このようなクランピング部120は、NMOSトランジスタN1と、NMOSトランジスタN1と並列連結されたNMOSトランジスタN2を含む。ここで、クランピング素子のNMOSトランジスタN1はプリチャージ部110とビットラインBLの間に連結され、ゲート端子を介してクランピング制御信号CLMが印加される。そして、プリチャージ素子のNMOSトランジスタN2はプリチャージ部110とビットラインBLの間に連結され、ゲート端子を介してプリチャージ制御信号PREONが印加される。例えば、センシング動作時にクランピング制御信号CLMがハイレベルに入力されると、NMOSトランジスタN1がターンオンされ、ビットラインBLから印加されたセンシング電圧SAIのレベルをクランピングさせる。逆に、センシング動作を行なわない場合、クランピング制御信号CLMがローレベルに入力されると、NMOSトランジスタN1がターンオフされセンシング電圧SAIを出力しなくなる。センスアンプSAは、センスアンプイネーブル信号SENに応じて基準電圧REFとセンシング電圧SAIを比較及び増幅して出力する。このようなセンスアンプSAは、ポジティブ端子を介してセンシング電圧SAIが印加され、ネガティブ端子を介してレファレンス電圧REFが印加される。読出し制御部300は、読出し動作時にノーマル読出し信号NRDを活性化させてセンシング制御部200に出力し、検証読出し動作時に検証読出し信号VRDを活性化させて検証制御部400に出力する。なお、センシング制御部200の各遅延部210~230はノーマル読出し動作時にノーマル読出し信号NRDを順次遅延させ、センシングイネーブル信号SENが互いに異なる時点で活性化されるように制御する。さらに、検証制御部400は内部に複数の遅延部を含み、検証読出し動作時に検証読出し信号VRDを順次遅延させてセンシング制御部200に出力する。そうすると、センシング制御部200の各遅延部210~230は、検証読出し動作時に検証制御部400の出力を順次遅延させてセンスアンプイネーブル信号SENを出力することになる。図8は、図7に示した実施形態に係わる非揮発性メモリ装置の動作タイミング図である。先ず、書込み動作によりセルの抵抗状態が定まると、プリチャージ区間の間プリチャージ信号PREがローレベルに活性化される。このとき、ワードラインWLはローレベルに活性化状態になり、単位セルUCの抵抗値がビットラインBLに出力される。これに伴い、プリチャージ部110のPMOSトランジスタP1がターンオンされ、センシング電圧SAIが高電圧VPPSAレベルにプリチャージされる。以後、読出し動作区間への進入時プリチャージ信号PREがハイレベルに非活性化され、プリチャージ部110のPMOSトランジスタP1がターンオフされる。プリチャージ信号PREがハイレベルに非活性化されると、データのデベロップDevelop動作がなされることになる。プリチャージ信号PREがハイレベルに非活性化されると、プリチャージ動作が終了しセンシング動作が開始される。このとき、プリチャージ区間では、プリチャージ制御信号PREONがハイレベルに活性化されNMOSトランジスタN2がターンオンされる。これに伴い、ビットラインBLのレベルが上昇し高電圧VPPSAレベルにプリチャージされた状態となる。読出し動作区間への進入時には、クランピング制御信号CLMが読出し経路とセル抵抗分布に適したバイアス電圧Vbiasレベルに活性化される。このとき、プリチャージ制御信号PREONはローレベルになり、NMOSトランジスタN2がターンオフ状態となる。そうすると、NMOSトランジスタN1がターンオンされ、センシング電圧SAIのレベルがセルデータの抵抗値に対応して徐々に減少することになる。このとき、クランピング部120に備えられたNMOSトランジスタN1の閾値電圧Vtと、セル抵抗に対応してビットラインBLに形成されるゲートソース電圧Vgsの関係に応じてNMOSトランジスタN1がターンオンされる時点が変化し、センシング電圧SAIのレベルが減少することになる。即ち、ビットラインBLのレベルは、セルの抵抗値に応じて傾きを異にしてディスチャージされる。このとき、センスアンプSAはセンシングイネーブル信号SENが活性化された状態で基準電圧REFとセンシング電圧SAIを比較及び増幅して出力信号OUTを出力することになる。即ち、遅延部210~230により所定の遅延時間に応じてセンシングイネーブル信号SENを活性化させ、所定の区間で抵抗の状態を判別することができるようになる。例えば、3つの遅延部210~230によりセンシングイネーブル信号SENが3回活性化状態となる場合、センスアンプSAはセルデータの抵抗値に従い互いに異なる出力信号OUTを出力することになる。もし、センシングイネーブル信号SEN0~SEN2が活性化される区間の間抵抗値が全て検出される場合に抵抗R0をセンシングすることになり、センシングイネーブル信号SEN1、SEN2が活性化される区間の間2回の抵抗値が検出される場合に抵抗R1をセンシングすることになる。そして、センシングイネーブル信号SEN2が活性化される区間の間1回の抵抗値が検出される場合に抵抗R2をセンシングすることになり、抵抗値が検出されない場合に抵抗R3をセンシングすることになる。ここで、抵抗R0はデータ00に判別され、抵抗R1はデータ01に判別され、抵抗R2はデータ10に判別され、抵抗R4はデータ11に判別され得る。よって、1つのセルで2ビットのデータ4つのデータをセンシングする場合に1回の読出し動作が必要であり、センシングイネーブル信号SENを3回活性化させることになる。そうすると、低い抵抗であるほどクランピング部120のNMOSトランジスタN1が速やかにターンオンされるので、センスアンプSAの出力信号OUTが順次表現され得る。即ち、センシング制御部200は、N個のマルチデータをセンシングする場合、センシングイネーブル信号SENがN1個の区間で順次活性化状態になるよう制御するここで、Nは自然数。次に、クランピング制御信号CLMがローレベルに遷移すると、センシング動作が終了する。このように、本発明の実施形態は、プリチャージされたビットラインBLのレベルが単位セルUCの抵抗値に応じてディスチャージされる時間の差を検出し、マルチレベルデータをセンシングすることになる。さらに、従来の技術では、検証読出し動作を行なうため基準電圧REFのレベルを変更したが、本発明の実施形態では、センスアンプイネーブル信号SENの遅延時間を調節して検証レベルを変更できるようにする。即ち、読出し制御部300は、読出し動作時にノーマル読出し信号NRDを活性化させてセンシング制御部200に出力し、検証動作時に検証読出し信号VRDを活性化させて検証制御部400に出力する。検証制御部400は、検証読出し信号VRDの活性化時に検証動作に必要な遅延パルスを生成してセンシング制御部200に出力する。センシング制御部200は、検証制御部400の遅延時間と遅延部210~230の遅延時間に応じてセンシングイネーブル信号SENの活性化タイミングを調節することにより、検証レベルを変更することができるようになる。マルチレベルセルの書込み動作時にセルの抵抗分布を改善するための検証動作を行なう場合、書込み以前の状態のセル抵抗と、書込み以後の状態のセル抵抗との関係が検証の回数に影響を及ぼすことになる。これに伴い、書込み以前の状態の抵抗値が正確に分かれば書込み回数を減少させることができる。図9は、図7に示したセンスアンプSAに関する詳細な回路図である。センスアンプSAはPMOSトランジスタP2、P3と複数のNMOSトランジスタN3~N8を含む。ここで、PMOSトランジスタP2、P3とNMOSトランジスタN5、N6はクロスカップルド連結され、電源電圧VDDのレベルで駆動される。そして、PMOSトランジスタP2、P3はプルアップ駆動部に該当し、NMOSトランジスタN5、N6はプルダウン駆動部に該当する。なお、駆動トランジスタのNMOSトランジスタN7、N8はNMOSトランジスタN5、N6と接地電圧端の間に連結され、それぞれのゲート端子を介してセンシング電圧SAIと基準電圧REFが印加される。NMOSトランジスタN7、N8はセンシング電圧SAIと基準電圧REFのレベルを比べて増幅することになる。NMOSトランジスタN3、N4はPMOSトランジスタP2、P3のドレイン端子とNMOSトランジスタN5、N6のドレイン端子との間に連結され、ゲート端子を介してセンスアンプイネーブル信号SENが印加される。ここで、NMOSトランジスタN3、N4はセンスアンプSAの活性化有無を制御する活性化部に該当する。このような構成を有するセンスアンプSAは、センスアンプイネーブル信号SENがハイレベルになる場合活性化状態となり、センシング電圧SAIと基準電圧VREFのレベルを比較及び増幅することになる。本発明の実施形態では、セルの抵抗レベルをセンシングするため、図7に示す通りの遅延Delay方式でない、図10に示す通りのクロック制御方式を利用することも可能である。図10は、本発明の他の実施形態に係わる非揮発性メモリ装置の詳細な構成を示す図である。本発明の他の実施形態に係わる非揮発性メモリ装置は、センシング部100_1、単位セルUC、クロック発生部200_1、読出し制御部300_1及び検証制御部400_1を含む。ここで、センシング部100_1はプリチャージ部110_1、クランピング部120_1及びセンスアンプSAを含む。単位セルUCが複数個備えられてセルアレイをなす。単位セルUCは、相変化抵抗素子PCRとダイオード素子Dを含む。相変化抵抗素子PCRは、ビットラインBLとダイオード素子Dの間に連結される。相変化抵抗素子PCRは、格納されたデータに応じて相変化抵抗素子の抵抗値が変化する。なお、ダイオード素子Dは、相変化抵抗素子PCRとワードラインWLの間に順方向に連結される。スイッチング素子は、セルの面積を縮小させることができるダイオード素子Dが用いられ得る。このようなダイオード素子Dは順方向にのみ電流を流れるようにし、逆方向には電流を流れないようにする。本発明の実施形態に係わる相変化メモリ装置では、ビットラインBLでワードラインWL方向が順方向になり得る。ここで、相変化抵抗素子PCRに順方向の電流が流れるとき、相変化抵抗素子PCRを通過する電流は相変化抵抗素子PCRの抵抗値に反比例する。プリチャージ部110_1は、プリチャージ信号PREに応じてセンシング電圧SAIを高電圧VPPSAレベルにプリチャージさせる。プリチャージ部110_1は、高電圧VPPSA印加端とクランピング部120_1の間に連結され、ゲート端子を介してプリチャージ信号PREが印加されるPMOSトランジスタP4を含む。さらに、クランピング部120_1は、センシング動作の遂行時にクランピング制御信号CLMに応じてセンシング電圧SAIの電圧レベルをクランピングさせる。ここで、クランピング部120_1のプリチャージ制御信号PREONはプリチャージ信号PREと相補的にイネーブルされ、プリチャージ信号PREがローレベルの場合、プリチャージ制御信号PREONがハイレベルに活性化状態となる。このようなクランピング部120_1は、並列連結されたNMOSトランジスタN9とNMOSトランジスタN10を含む。ここで、NMOSトランジスタN9はプリチャージ部110_1とビットラインBLの間に連結され、ゲート端子を介してクランピング制御信号CLMが印加される。なお、NMOSトランジスタN10はプリチャージ部110_1とビットラインBLの間に連結され、ゲート端子を介してプリチャージ制御信号PREONが印加される。例えば、センシング動作時にクランピング制御信号CLMがハイレベルに入力されると、NMOSトランジスタN9がターンオンされ、ビットラインBLから印加されたセンシング電圧SAIのレベルをクランピングさせる。逆に、センシング動作を行なわない場合、クランピング制御信号CLMがローレベルに入力されると、NMOSトランジスタN9がターンオフされセンシング電圧SAIを出力しなくなる。センスアンプSAは、センスアンプイネーブル信号SENに応じて基準電圧REFとセンシング電圧SAIを比較及び増幅して出力する。このようなセンスアンプSAは、ポジティブ端子を介しセンシング電圧SAIが印加され、ネガティブ端子を介しレファレンス電圧REFが印加される。読出し制御部300_1は、読出し動作時にノーマル読出し信号NRDを活性化させてクロック発生部200_1に出力し、検証読出し動作時に検証読出し信号VRDを活性化させて検証制御部400_1に出力する。そして、クロック発生部200_1は、ノーマル読出し動作時にノーマル読出し信号NRDに応じてクロックパルスを生成し、センシングイネーブル信号SENをクロック形態にセンスアンプSAへ出力する。本発明の他の実施形態では、センシング制御部がクロックパルスを発生するクロック発生部200_1で具現されることが図7と相違する。さらに、検証制御部400_1は内部に複数の遅延部を含み、検証読出し動作時に検証読出し信号VRDを順次遅延させてクロック発生部200_1に出力する。そうすると、クロック発生部200_1のクロックパルスを検証読出し動作時に選択的に遅延させ、センスアンプイネーブル信号SENを出力することになる。図11は、図10の実施形態に係わる非揮発性メモリ装置の動作タイミング図である。書込み動作によりセルの抵抗状態が定まると、プリチャージ区間の間プリチャージ信号PREがローレベルに活性化される。このとき、ワードラインWLはローレベルに活性化状態となり、単位セルUCの抵抗値がビットラインBLに出力される。これに伴い、プリチャージ部110_1のPMOSトランジスタP4がターンオンされ、センシング電圧SAIが高電圧VPPSAレベルにプリチャージされる。以後、読出し動作区間への進入時にプリチャージ信号PREがハイレベルに非活性化され、プリチャージ部110_1のPMOSトランジスタP4がターンオフされる。プリチャージ信号PREがハイレベルに非活性化されると、データのデベロップDevelop動作がなされることになる。プリチャージ信号PREがハイレベルに非活性化されると、プリチャージ動作が終了しセンシング動作が開始される。このとき、プリチャージ区間ではプリチャージ制御信号PREONがハイレベルに活性化され、NMOSトランジスタN10がターンオンされる。これに伴い、ビットラインBLのレベルが上昇し、高電圧VPPSAレベルにプリチャージされた状態となる。読出し動作区間への進入時には、クランピング制御信号CLMが読出し経路とセル抵抗分布に適したバイアス電圧Vbiasレベルに活性化される。このとき、プリチャージ制御信号PREONはローレベルになり、NMOSトランジスタN10がターンオフ状態となる。そうすると、NMOSトランジスタN9がターンオンされ、センシング電圧SAIのレベルがセルデータの抵抗値に対応して徐々に減少することになる。このとき、クランピング部120_1に備えられたNMOSトランジスタN9の閾値電圧Vtと、セル抵抗に対応してビットラインBLに形成されるゲートソース電圧Vgsとの関係に応じてNMOSトランジスタN9がターンオンされる時点が変化し、センシング電圧SAIのレベルが減少することになる。即ち、ビットラインBLのレベルは、セルの抵抗値に応じて傾きを異にしてディスチャージされる。このとき、センスアンプSAはセンシングイネーブル信号SENがクロック形態に活性化された状態で、基準電圧REFとセンシング電圧SAIを比較及び増幅して出力信号OUTを出力することになる。即ち、センシング電圧SAIが基準電圧REFより低くなる時点の抵抗値Rをセンシングすることになれば、出力信号OUTを出力することになる。この出力信号OUTの抵抗値を判別してセルデータをセンシングすることになる。ここで、出力信号OUTはクロック形態に出力され、センシングされたデータの抵抗値に応じてクロックの個数が互いに異なって表れる。これに伴い、出力信号OUTのクロック個数の差を判別してデータをセンシングすることになる。クランピング部120_1のNMOSトランジスタN9のターンオン時点は、抵抗値Rに応じて決定される。これに伴い、出力信号OUTがローレベルに出力され始める時点が抵抗値Rの位置である。したがって、書込み動作以前の抵抗状態をより正確に判断することができるようになる。このような本発明の他の実施形態は、クロック発生部200_1の周期に従いセンシングイネーブル信号SENのイネーブルの回数が決定され、単位セルUCの抵抗値に応じて所定の位置で出力信号OUTが出力される。次に、クランピング制御信号CLMがローレベルに遷移すると、センシング動作が終了する。このように、本発明の他の実施形態は、プリチャージされたビットラインBLのレベルが単位セルUCの抵抗値に応じてディスチャージされる時間を検出してデータをセンシングすることになる。さらに、従来の技術では、検証読出し動作を行なうため基準電圧REFのレベルを変更したが、本発明の実施形態では、センスアンプイネーブル信号SENの遅延時間を調節して検証レベルを変更することができるようにする。即ち、読出し制御部300_1は、読出し動作時にノーマル読出し信号NRDを活性化させてクロック発生部200_1に出力し、検証動作時に検証読出し信号VRDを活性化させて検証制御部400_1に出力する。検証制御部400_1は、検証読出し信号VRDの活性化時に検証動作に必要な遅延パルスを生成してクロック発生部200_1に出力する。クロック発生部200_1は、検証制御部400_1の遅延時間とクロック発生部200_1のクロック遅延時間に応じてセンシングイネーブル信号SENの活性化タイミングを調節することにより、検証レベルを変更することができるようになる。本発明の実施形態では、非揮発性メモリ装置が相変化メモリ素子を含むことをその例として説明した。しかし、本発明はこれに限定されるものではなく、多様な非揮発性メモリ素子が用いられ得る。例えば、強誘電体キャパシタ、STTSpinTorqueTransfer素子、磁気抵抗素子、ReRAMResistiveRandomAccessMemory素子のように、抵抗変化を利用する抵抗性メモリ素子などが用いられることもある。さらに、本発明の実施形態では、単位セルUCの非揮発性メモリ素子が相変化抵抗素子PCRであり、スイッチング素子がダイオード素子Dの場合を示した。非揮発性メモリ素子には、普通セルの面積で利得のあるダイオードタイプを用いることになる。しかし、非揮発性メモリ素子及びスイッチング素子の種類はこれに制限されない。以上、本発明に関する好ましい実施形態を説明したが、本発明は前記実施形態に限定されず、本発明の属する技術範囲を逸脱しない範囲での全ての変更が含まれる。