絶縁基板上に、ゲート電極と、ゲート絶縁膜と、ソース電極と、画素電極に接続されたドレイン電極と、ソースドレイン間に形成された半導体層を少なくとも有する薄膜トランジスタを、複数のゲート電極がゲート配線に、複数のソース電極がソース配線に接続された状態でマトリクス状に配置した薄膜トランジスタアレイであって、該画素電極が幅Aを主体とするパターンであり、該画素電極のネガパターンが幅Bを主体とするパターンであり、幅Aが幅B以下であることを特徴とする薄膜トランジスタアレイ。絶縁基板上に、ゲート電極と、ゲート絶縁膜と、ソース電極と、画素電極に接続されたドレイン電極と、ソースドレイン間に形成された半導体層と、少なくとも半導体層を覆う絶縁層を有する薄膜トランジスタを、複数のゲート電極がゲート配線に、複数のソース電極がソース配線に接続された状態でマトリクス状に配置した薄膜トランジスタアレイであって、画素の有効領域が画素電極の形状から絶縁層の形状を差し引いた部分であり、該有効領域が幅Aを主体とするパターンであり、該有効領域のネガパターンが幅Bを主体とするパターンであり、幅Aが幅B以下であることを特徴とする請求項1に記載の薄膜トランジスタアレイ。前記半導体層が、有機半導体または酸化物半導体であることを特徴とする請求項1又は2に記載の薄膜トランジスタアレイ。請求項1ないし3のいずれかに記載の薄膜トランジスタアレイの画素電極と、対向電極との間に、表示媒体を有することを特徴とする表示装置。絶縁基板上に、ゲート電極と、ゲート絶縁膜と、ソース電極と、画素電極に接続されたドレイン電極と、ソースドレイン間に形成された半導体層を少なくとも有する薄膜トランジスタを、複数のゲート電極がゲート配線に、複数のソース電極がソース配線に接続された状態でマトリクス状に配置した薄膜トランジスタアレイの画素電極と、対向電極との間に、表示媒体を有することを特徴とする表示装置であって、該画素電極のネガパターンまたは該画素の有効領域のネガパターンが幅Bを主体とするパターンであり、前記対向電極と、前記薄膜トランジスタアレイの画素電極または画素の有効領域との距離Cが、幅Bの4分の1以上幅B以下であることを特徴とする表示装置。前記表示媒体が、電気泳動体であることを特徴とする請求項4又は5に記載の表示装置。絶縁基板上にゲート配線およびそれに接続されたゲート電極を形成する工程と、ゲート絶縁膜を形成する工程と、ソース配線およびそれに接続されたソース電極と、ドレイン電極およびそれに接続された画素電極を形成する工程と、ソースドレイン間に半導体層を形成する工程と、を少なくとも有することを特徴とする薄膜トランジスタアレイの製造方法であって、該ソース配線およびそれに接続されたソース電極とドレイン電極およびそれに接続された画素電極を形成する工程が、画素電極が幅Aを主体とするパターンであり、画素電極のネガパターンが幅Bを主体とするパターンであり、幅Aが幅B以下であるように行われることを特徴とする薄膜トランジスタアレイの製造方法。絶縁基板上にゲート配線およびそれに接続されたゲート電極を形成する工程と、ゲート絶縁膜を形成する工程と、ソース配線およびそれに接続されたソース電極と、ドレイン電極およびそれに接続された画素電極を形成する工程と、ソースドレイン間に半導体層を形成する工程と、少なくとも半導体層を覆う絶縁層を形成する工程と、を少なくとも有することを特徴とする薄膜トランジスタアレイの製造方法であって、該少なくとも半導体層を覆う絶縁層を形成する工程が、画素の有効領域が幅Aを主体とするパターンであり、画素の有効領域のネガパターンが幅Bを主体とするパターンであり、幅Aが幅B以下であるように行われることを特徴とする薄膜トランジスタアレイの製造方法。請求項7又は8に記載の製造工程の後、さらに対向電極を有する別基板との間に表示媒体を挟みこむ工程を少なくとも有する表示装置の製造方法。絶縁基板上にゲート配線およびそれに接続されたゲート電極を形成する工程と、ゲート絶縁膜を形成する工程と、ソース配線およびそれに接続されたソース電極と、ドレイン電極およびそれに接続された画素電極を形成する工程と、ソースドレイン間に半導体層を形成する工程と、対向電極を有する別基板との間に表示媒体を挟みこむ工程と、を少なくとも有する表示装置の製造方法であって、該対向電極を有する別基板との間に表示媒体を挟みこむ工程が、画素の有効領域のネガパターンが幅Bを主体とするパターンであり、対向電極と画素の有効領域との距離Cが幅Bの4分の1以上B以下であるように行われることを特徴とする表示装置の製造方法。前記ソース配線およびそれに接続されたソース電極と、ドレイン電極およびそれに接続された画素電極を形成する工程が、印刷法であることを特徴とする請求項9又は10に記載の表示装置の製造方法。半導体層を形成する工程が、印刷法であることを特徴とする請求項9ないし11のいずれかに記載の表示装置の製造方法。半導体層を覆う絶縁層を形成する工程が、印刷法であることを特徴とする請求項9ないし12のいずれかに記載の表示装置の製造方法。本発明は、かかる従来技術の状況に鑑みてなされたもので、開口率を大きくする必要がなく、印刷に適し、複数画素を用いずに面積階調できる薄膜トランジスタアレイ、表示装置、およびそれらの製造方法を提供することを課題とする。上記課題を解決するため、請求項1の発明は、絶縁基板上に、ゲート電極と、ゲート絶縁膜と、ソース電極と、画素電極に接続されたドレイン電極と、ソースドレイン間に形成された半導体層を少なくとも有する薄膜トランジスタを、複数のゲート電極がゲート配線に、複数のソース電極がソース配線に接続された状態でマトリクス状に配置した薄膜トランジスタアレイであって、該画素電極が幅Aを主体とするパターンであり、該画素電極のネガパターンが幅Bを主体とするパターンであり、幅Aが幅B以下であることを特徴とする薄膜トランジスタアレイである。請求項2の発明は、絶縁基板上に、ゲート電極と、ゲート絶縁膜と、ソース電極と、画素電極に接続されたドレイン電極と、ソースドレイン間に形成された半導体層と、少なくとも半導体層を覆う絶縁層を有する薄膜トランジスタを、複数のゲート電極がゲート配線に、複数のソース電極がソース配線に接続された状態でマトリクス状に配置した薄膜トランジスタアレイであって、該画素の有効領域が画素電極の形状から絶縁層の形状を差し引いた部分であり、該有効領域が幅Aを主体とするパターンであり、該有効領域のネガパターンが幅Bを主体とするパターンであり、幅Aが幅B以下であることを特徴とする薄膜トランジスタアレイである。請求項3の発明は、前記半導体層が、有機半導体または酸化物半導体であることを特徴とする請求項1又は2に記載の薄膜トランジスタアレイである。請求項4の発明は、請求項1ないし3のいずれかに記載の薄膜トランジスタアレイの画素電極と、対向電極との間に、表示媒体を有することを特徴とする表示装置である。請求項5の発明は、絶縁基板上に、ゲート電極と、ゲート絶縁膜と、ソース電極と、画素電極に接続されたドレイン電極と、ソースドレイン間に形成された半導体層を少なくとも有する薄膜トランジスタを、複数のゲート電極がゲート配線に、複数のソース電極がソース配線に接続された状態でマトリクス状に配置した薄膜トランジスタアレイの画素電極と、対向電極との間に、表示媒体を有することを特徴とする表示装置であって、該画素電極のネガパターンまたは該画素の有効領域のネガパターンが幅Bを主体とするパターンであり、前記対向電極と、前記薄膜トランジスタアレイの画素電極または画素の有効領域との距離Cが、幅Bの4分の1以上幅B以下であることを特徴とする表示装置である。請求項6の発明は、前記表示媒体が、電気泳動体であることを特徴とする請求項4又は5に記載の表示装置である。請求項7の発明は、絶縁基板上にゲート配線およびそれに接続されたゲート電極を形成する工程と、ゲート絶縁膜を形成する工程と、ソース配線およびそれに接続されたソース電極と、ドレイン電極およびそれに接続された画素電極を形成する工程と、ソースドレイン間に半導体層を形成する工程と、を少なくとも有することを特徴とする薄膜トランジスタアレイの製造方法であって、該ソース配線およびそれに接続されたソース電極とドレイン電極およびそれに接続された画素電極を形成する工程が、画素電極が幅Aを主体とするパターンであり、画素電極のネガパターンが幅Bを主体とするパターンであり、幅Aが幅B以下であるように行われることを特徴とする薄膜トランジスタアレイの製造方法である。請求項8の発明は、絶縁基板上にゲート配線およびそれに接続されたゲート電極を形成する工程と、ゲート絶縁膜を形成する工程と、ソース配線およびそれに接続されたソース電極と、ドレイン電極およびそれに接続された画素電極を形成する工程と、ソースドレイン間に半導体層を形成する工程と、少なくとも半導体層を覆う絶縁層を形成する工程と、を少なくとも有することを特徴とする薄膜トランジスタアレイの製造方法であって、該少なくとも半導体層を覆う絶縁層を形成する工程が、画素の有効領域が幅Aを主体とするパターンであり、画素の有効領域のネガパターンが幅Bを主体とするパターンであり、幅Aが幅B以下であるように行われることを特徴とする薄膜トランジスタアレイの製造方法である。請求項9の発明は、請求項7又は8に記載の製造工程の後、さらに対向電極を有する別基板との間に表示媒体を挟みこむ工程を少なくとも有する表示装置の製造方法である。請求項10の発明は、絶縁基板上にゲート配線およびそれに接続されたゲート電極を形成する工程と、ゲート絶縁膜を形成する工程と、ソース配線およびそれに接続されたソース電極と、ドレイン電極およびそれに接続された画素電極を形成する工程と、ソースドレイン間に半導体層を形成する工程と、対向電極を有する別基板との間に表示媒体を挟みこむ工程と、を少なくとも有する表示装置の製造方法であって、該対向電極を有する別基板との間に表示媒体を挟みこむ工程が、画素の有効領域のネガパターンが幅Bを主体とするパターンであり、対向電極と画素の有効領域との距離Cが幅Bの4分の1以上B以下であるように行われることを特徴とする表示装置の製造方法である。請求項11の発明は、前記ソース配線およびそれに接続されたソース電極と、ドレイン電極およびそれに接続された画素電極を形成する工程が、印刷法であることを特徴とする請求項9又は10に記載の表示装置の製造方法である。請求項12の発明は、前記半導体層を形成する工程が、印刷法であることを特徴とする請求項9ないし11のいずれかに記載の表示装置の製造方法である。請求項13の発明は、前記半導体層を覆う絶縁層を形成する工程が、印刷法であることを特徴とする請求項9ないし12のいずれかに記載の表示装置の製造方法である。上記請求項1ないし6の発明によれば、開口率を大きくすることなく、複数画素を用いずに面積階調できる薄膜トランジスタアレイおよび画像表示装置を提供できる。開口率が小さくてよいことにより、画素に開口を有する層間絶縁膜40や、上部画素電極41が必須ではなくなる。また、請求項7ないし13の製造方法によれば、複数画素を用いずに面積階調できる薄膜トランジスタアレイおよび画像表示装置を製造することができる。以上の説明から理解できるように、本発明には、以下の効果がある。1つには、開口率を大きくすることによって生じていた、隣の画素との短絡を防止でき、パターンを印刷法で容易に製造できる。もう1つには、電極面積が小さいことにより、電極材料の使用量を削減することができる。さらには、複数画像を用いなくても面積階調を行うことができ、多階調表示を容易に実現できる。本発明の実施の形態について、以下に図面を使用して詳細に説明する。なお、以下に使用する図面では、説明を判り易くするために縮尺は正確には描かれていない。本発明の実施形態に係わる薄膜トランジスタアレイの例を、図1~図5に示す。これらは、薄膜トランジスタアレイの1画素およびその周囲の画素の有効領域8を示す平面配置図を示している。図1~図5に示すように本発明の実施形態に係わる薄膜トランジスタアレイは、画素の有効領域が幅Aを主体とするパターンであり、該画素の有効領域のネガパターン9が幅Bを主体とするパターンであり、幅Aが幅B以下である。図1aは、縦横両方について、画素の有効領域8の幅がAであり、画素の有効領域のネガパターン9の幅がBであり、幅Aが幅B以下である。図1bは、横方向のみについて、画素の有効領域8の幅がAであり、画素の有効領域のネガパターン9の幅がBであり、幅Aが幅B以下である。図2~図5のaは、横方向について、画素の有効領域8の幅がAであり、縦横両方について、画素の有効領域のネガパターン9の幅がBであり、幅Aが幅B以下である。図2~図5のbは、横方向のみについて、画素の有効領域8の幅がAであり、画素の有効領域のネガパターン9の幅がBであり、幅Aが幅B以下である。なお、図1~図5において、縦と横の関係は逆でもよい。また、本発明の実施形態に係わる薄膜トランジスタアレイは、画素の有効領域8が幅Aを主体とするパターンであり、該画素の有効領域のネガパターン9が幅Bを主体とするパターンであり、幅Aが幅B以下であれば、図1~図5に限定されるものではない。図1の具体例を、図8c、図13dに示す。これらの薄膜トランジスタアレイは、絶縁基板1上に、ゲート電極2と、ゲート絶縁膜3と、ソース電極4と、画素電極5’に接続されたドレイン電極5と、ソースドレイン間に形成された半導体層6を少なくとも有する薄膜トランジスタを、複数のゲート電極2がゲート配線2’に、複数のソース電極4がソース配線4’に接続された状態でマトリクス状に配置した薄膜トランジスタアレイである。そして図8cは、画素電極5’が、図1の画素の有効領域8の形状に等しい。図13dは、さらに少なくとも半導体層6を覆う絶縁層7を有し、画素電極5’から絶縁層7を差し引いた部分の形状が、図1の画素の有効領域8の形状に等しい。図8cの製造方法を、図8a~cに示す。絶縁基板1上に、ゲート電極2およびゲート配線2’、キャパシタ電極10およびキャパシタ配線10’を形成し図8a、全面にゲート絶縁膜3を形成し、ソース電極4およびソース配線4’、ドレイン電極5および画素電極5’を形成する図8b。その際、画素電極5’のみが厚くなるように形成する。そして半導体層6を形成する図8c。絶縁基板1としては、ガラスなどの無機物や、ポリエチレンテレフタレートPET、ポリエチレンナフタレートPEN、ポリエーテルスルホンPES、ポリカーボネート、ポリイミド、ポリエーテルイミド、ポリスチレン、ポリ塩化ビニル、ポリエチレン、ポリプロピレン、ナイロン、エポキシなどの有機物を用いることができる。ゲート電極2、ゲート配線2’、キャパシタ電極10、キャパシタ配線10’としては、Al、Ag、Cu、Cr、Ni、Mo、Au、Pt等の金属や、ITO等の導電性酸化物、カーボン、導電性高分子等を用いることができる。製法としては、インクを印刷焼成してもよいし、全面成膜後にフォトリソエッチングレジスト剥離によって形成してもよい。あるいは、全面成膜後にレジスト印刷エッチングレジスト剥離によって形成してもよい。ゲート絶縁膜3としては、SiO2、SiON、SiN等の無機物や、ポリビニルフェノールPVP、エポキシ等の有機物を用いることができる。製法としては、スパッタ、CVD等の真空成膜や、溶液の塗布焼成によって得られる。ソース電極4、ソース配線4’、ドレイン電極5、画素電極5’としては、Ag、Cu、Cr、Ni、Mo、Au、Pt、Al等の金属や、ITO等の導電性酸化物、カーボン、導電性高分子等を用いることができる。製法としては、全面成膜後にフォトリソエッチングレジスト剥離によって形成してもよいが、インクを印刷焼成して得ることが望ましい。印刷方法としては、スクリーン印刷や、グラビア印刷が好適である。図18に、ゲート絶縁膜3上にスクリーン印刷でソース電極4、ソース配線4’、ドレイン電極5、画素電極5’を印刷する様子を示す。ただし、スキージとインクは図示していない。また、図18において、21はスクリーン版、20はサンプルを示している。スクリーン印刷では、幅広パターンが幅狭パターンより厚くなる性質があるため、画素電極5’を、ソース電極4、ソース配線4’、ドレイン電極5よりも厚くすることができる。グラビア印刷では、版の画素電極5’部分をソース電極4、ソース配線4’、ドレイン電極5よりも深くすることにより、画素電極5’を厚くすることができる。半導体層6としては、ポリチオフェン系、アセン系、アリルアミン系などの有機半導体や、In2O3系、Ga2O3系、ZnO系、SnO2系、InGaZnO系、InGaSnO系、InSnZnO系などの酸化物半導体を用いることができる。製法としては、溶液をインクジェットまたはディスペンサ図20、凸版印刷等で印刷焼成する方法が好適である。図13dの製造方法を、図13a~dに示す。絶縁基板1上に、ゲート電極2およびゲート配線2’、キャパシタ電極10およびキャパシタ配線10’を形成し図13a、全面にゲート絶縁膜3を形成し、ソース電極4およびソース配線4’、ドレイン電極5および画素電極5’を形成する図13b。そして半導体層6を形成し図13c、さらに、少なくとも半導体層6を覆う絶縁層7を形成する図13d。絶縁層7は、ソース電極4およびソース配線4’、ドレイン電極5をも覆うことが望ましい。また、画素電極5’の一部を覆ってもよい。画素電極5’の一部を覆った場合、画素の有効領域8は、画素電極5’から絶縁層7を除いた部分になる。絶縁基板1としては、ガラスなどの無機物や、ポリエチレンテレフタレートPET、ポリエチレンナフタレートPEN、ポリエーテルスルホンPES、ポリカーボネート、ポリイミドPI、ポリエーテルイミドPEI、ポリスチレンPS、ポリ塩化ビニルPVC、ポリエチレンPE、ポリプロピレンPP、ナイロンNy、エポキシなどの有機物を用いることができる。ゲート電極2、ゲート配線2’、キャパシタ電極10、キャパシタ配線10’としては、Al、Ag、Cu、Cr、Ni、Mo、Au、Pt等の金属や、ITO等の導電性酸化物、カーボン、導電性高分子等を用いることができる。製法としては、インクを印刷焼成してもよいし、全面成膜後にフォトリソエッチングレジスト剥離によって形成してもよい。あるいは、全面成膜後にレジスト印刷エッチングレジスト剥離によって形成してもよい。ゲート絶縁膜3としては、SiO2、SiON、SiN等の無機物や、ポリビニルフェノールPVP、エポキシ等の有機物を用いることができる。製法としては、スパッタ、CVD等の真空成膜や、溶液の塗布焼成によって得られる。ソース電極4、ソース配線4’、ドレイン電極5、画素電極5’としては、Ag、Cu、Cr、Ni、Mo、Au、Pt、Al等の金属や、ITO等の導電性酸化物、カーボン、導電性高分子等を用いることができる。製法としては、全面成膜後にフォトリソエッチングレジスト剥離によって形成してもよいが、インクを印刷焼成して得ることが望ましい。印刷方法としては、スクリーン印刷、グラビア印刷、凸版印刷、オフセット印刷等が好適である。特にグラビア印刷、凸版印刷、オフセット印刷は、20μm以下のパターンを再現性よく形成することができる。図19に、ゲート絶縁膜3上にグラビア印刷、凸版印刷、またはオフセット印刷でソース電極4、ソース配線4’、ドレイン電極5、画素電極5’を印刷する様子を示す。ロールはグラビア版22、凸版23、またはブランケット24である。ブランケット24は、オフセット印刷においてパターンを一旦載せてから基材に転写する媒体である。半導体層6としては、ポリチオフェン系、アセン系、アリルアミン系などの有機半導体や、In2O3系、Ga2O3系、ZnO系、SnO2系、InGaZnO系、InGaSnO系、InSnZnO系などの酸化物半導体を用いることができる。製法としては、溶液をインクジェット、ディスペンサ、凸版印刷等で印刷焼成する方法が好適である。図20に、ソース電極4とドレイン電極5をまたぐように半導体をインクジェットヘッド25によるインクジェット印刷、またはディスペンスノズル26を用いてディスペンスする様子を示す。図20において、27はインク液滴を示している。少なくとも半導体層6を覆う絶縁層7としては、フッ素樹脂などの有機物や、SiO2、SiN、SiON等の無機物、あるいはそれらの混合物、積層物などを使用することができる。製法としては、全面に成膜後、フォトリソエッチングレジスト除去による方法も可能であるが、溶液をスクリーン印刷等の方法で印刷焼成する方法がより好適である。図21に、少なくとも半導体層6を覆うように絶縁層7をスクリーン印刷する様子を示す。ただし、スキージとインクは図示していない。図2の具体例を、図9c、図14dに示す。これらの薄膜トランジスタアレイは、絶縁基板1上に、ゲート電極2と、ゲート絶縁膜3と、ソース電極4と、画素電極5’に接続されたドレイン電極5と、ソースドレイン間に形成された半導体層6を少なくとも有する薄膜トランジスタを、複数のゲート電極2がゲート配線2’に、複数のソース電極4がソース配線4’に接続された状態でマトリクス状に配置した薄膜トランジスタアレイである。そして図9cは、画素電極5’が、図2の画素の有効領域8の形状に等しい。図14dは、さらに少なくとも半導体層6を覆う絶縁層7を有し、画素電極5’から絶縁層7を差し引いた部分の形状が、図2の画素の有効領域8の形状に等しい。図9cの製造方法を、図9a~cに示す。絶縁基板1上に、ゲート電極2およびゲート配線2’、キャパシタ電極10およびキャパシタ配線10’を形成し図9a、全面にゲート絶縁膜3を形成し、ソース電極4およびソース配線4’、ドレイン電極5および画素電極5’を形成する図9b。その際、画素電極5’のみが厚くなるように形成する。そして半導体層6を形成する図9c。絶縁基板1としては、ガラスなどの無機物や、ポリエチレンテレフタレートPET、ポリエチレンナフタレートPEN、ポリエーテルスルホンPES、ポリカーボネート、ポリイミド、ポリエーテルイミド、ポリスチレン、ポリ塩化ビニル、ポリエチレン、ポリプロピレン、ナイロン、エポキシなどの有機物を用いることができる。ゲート電極2、ゲート配線2’、キャパシタ電極10、キャパシタ配線10’としては、Al、Ag、Cu、Cr、Ni、Mo、Au、Pt等の金属や、ITO等の導電性酸化物、カーボン、導電性高分子等を用いることができる。製法としては、インクを印刷焼成してもよいし、全面成膜後にフォトリソエッチングレジスト剥離によって形成してもよい。あるいは、全面成膜後にレジスト印刷エッチングレジスト剥離によって形成してもよい。ゲート絶縁膜3としては、SiO2、SiON、SiN等の無機物や、ポリビニルフェノールPVP、エポキシ等の有機物を用いることができる。製法としては、スパッタ、CVD等の真空成膜や、溶液の塗布焼成によって得られる。ソース電極4、ソース配線4’、ドレイン電極5、画素電極5’としては、Ag、Cu、Cr、Ni、Mo、Au、Pt、Al等の金属や、ITO等の導電性酸化物、カーボン、導電性高分子等を用いることができる。製法としては、全面成膜後にフォトリソエッチングレジスト剥離によって形成してもよいが、インクを印刷焼成して得ることが望ましい。印刷方法としては、スクリーン印刷図18や、グラビア印刷が好適である。スクリーン印刷では、幅広パターンが幅狭パターンより厚くなる性質があるため、画素電極5’を、ソース電極4、ソース配線4’、ドレイン電極5よりも厚くすることができる。グラビア印刷では、版の画素電極5’部分をソース電極4、ソース配線4’、ドレイン電極5よりも深くすることにより、画素電極5’を厚くすることができる。半導体層6としては、ポリチオフェン系、アセン系、アリルアミン系などの有機半導体や、In2O3系、Ga2O3系、ZnO系、SnO2系、InGaZnO系、InGaSnO系、InSnZnO系などの酸化物半導体を用いることができる。製法としては、溶液をインクジェットまたはディスペンサ図20、凸版印刷等で印刷焼成する方法が好適である。図14dの製造方法を、図14a~dに示す。絶縁基板1上に、ゲート電極2およびゲート配線2’、キャパシタ電極10およびキャパシタ配線10’を形成し図14a、全面にゲート絶縁膜3を形成し、ソース電極4およびソース配線4’、ドレイン電極5および画素電極5’を形成する図14b。そして半導体層6を形成し図14c、さらに、少なくとも半導体層6を覆う絶縁層7を形成する図14d。絶縁層7は、ソース電極4およびソース配線4’、ドレイン電極5をも覆うことが望ましい。また、画素電極5’の一部を覆ってもよい。画素電極5’の一部を覆った場合、画素の有効領域8は、画素電極5’から絶縁層7を除いた部分になる。絶縁基板1としては、ガラスなどの無機物や、ポリエチレンテレフタレートPET、ポリエチレンナフタレートPEN、ポリエーテルスルホンPES、ポリカーボネート、ポリイミドPI、ポリエーテルイミドPEI、ポリスチレンPS、ポリ塩化ビニルPVC、ポリエチレンPE、ポリプロピレンPP、ナイロンNy、エポキシなどの有機物を用いることができる。ゲート電極2、ゲート配線2’、キャパシタ電極10、キャパシタ配線10’としては、Al、Ag、Cu、Cr、Ni、Mo、Au、Pt等の金属や、ITO等の導電性酸化物、カーボン、導電性高分子等を用いることができる。製法としては、インクを印刷焼成してもよいし、全面成膜後にフォトリソエッチングレジスト剥離によって形成してもよい。あるいは、全面成膜後にレジスト印刷エッチングレジスト剥離によって形成してもよい。ゲート絶縁膜3としては、SiO2、SiON、SiN等の無機物や、ポリビニルフェノールPVP、エポキシ等の有機物を用いることができる。製法としては、スパッタ、CVD等の真空成膜や、溶液の塗布焼成によって得られる。ソース電極4、ソース配線4’、ドレイン電極5、画素電極5’としては、Ag、Cu、Cr、Ni、Mo、Au、Pt、Al等の金属や、ITO等の導電性酸化物、カーボン、導電性高分子等を用いることができる。製法としては、全面成膜後にフォトリソエッチングレジスト剥離によって形成してもよいが、インクを印刷焼成して得ることが望ましい。印刷方法としては、スクリーン印刷、グラビア印刷、凸版印刷、オフセット印刷等が好適である。特にグラビア印刷、凸版印刷、またはオフセット印刷図19は、20μm以下のパターンを再現性よく形成することができる。半導体層6としては、ポリチオフェン系、アセン系、アリルアミン系などの有機半導体や、In2O3系、Ga2O3系、ZnO系、SnO2系、InGaZnO系、InGaSnO系、InSnZnO系などの酸化物半導体を用いることができる。製法としては、溶液をインクジェットまたはディスペンサ図20、凸版印刷等で印刷焼成する方法が好適である。少なくとも半導体層6を覆う絶縁層7としては、フッ素樹脂などの有機物や、SiO2、SiN、SiON等の無機物、あるいはそれらの混合物、積層物などを使用することができる。製法としては、全面に成膜後、フォトリソエッチングレジスト除去による方法も可能であるが、溶液をスクリーン印刷図21等の方法で印刷焼成する方法がより好適である。図3の具体例を、図10c、図15dに示す。これらの薄膜トランジスタアレイは、絶縁基板1上に、ゲート電極2と、ゲート絶縁膜3と、ソース電極4と、画素電極5’に接続されたドレイン電極5と、ソースドレイン間に形成された半導体層6を少なくとも有する薄膜トランジスタを、複数のゲート電極2がゲート配線2’に、複数のソース電極4がソース配線4’に接続された状態でマトリクス状に配置した薄膜トランジスタアレイである。そして図10cは、画素電極5’が、図3の画素の有効領域8の形状に等しい。図15dは、さらに少なくとも半導体層6を覆う絶縁層7を有し、画素電極5’から絶縁層7を差し引いた部分の形状が、図2の画素の有効領域8の形状に等しい。図10cの製造方法を、図10a~cに示す。絶縁基板1上に、ゲート電極2およびゲート配線2’、キャパシタ電極10およびキャパシタ配線10’を形成し図10a、全面にゲート絶縁膜3を形成し、ソース電極4およびソース配線4’、ドレイン電極5および画素電極5’を形成する図10b。その際、画素電極5’のみが厚くなるように形成する。そして半導体層6を形成する図10c。絶縁基板1としては、ガラスなどの無機物や、ポリエチレンテレフタレートPET、ポリエチレンナフタレートPEN、ポリエーテルスルホンPES、ポリカーボネート、ポリイミド、ポリエーテルイミド、ポリスチレン、ポリ塩化ビニル、ポリエチレン、ポリプロピレン、ナイロン、エポキシなどの有機物を用いることができる。ゲート電極2、ゲート配線2’、キャパシタ電極10、キャパシタ配線10’としては、Al、Ag、Cu、Cr、Ni、Mo、Au、Pt等の金属や、ITO等の導電性酸化物、カーボン、導電性高分子等を用いることができる。製法としては、インクを印刷焼成してもよいし、全面成膜後にフォトリソエッチングレジスト剥離によって形成してもよい。あるいは、全面成膜後にレジスト印刷エッチングレジスト剥離によって形成してもよい。ゲート絶縁膜3としては、SiO2、SiON、SiN等の無機物や、ポリビニルフェノールPVP、エポキシ等の有機物を用いることができる。製法としては、スパッタ、CVD等の真空成膜や、溶液の塗布焼成によって得られる。ソース電極4、ソース配線4’、ドレイン電極5、画素電極5’としては、Ag、Cu、Cr、Ni、Mo、Au、Pt、Al等の金属や、ITO等の導電性酸化物、カーボン、導電性高分子等を用いることができる。製法としては、全面成膜後にフォトリソエッチングレジスト剥離によって形成してもよいが、インクを印刷焼成して得ることが望ましい。印刷方法としては、スクリーン印刷図18や、グラビア印刷が好適である。スクリーン印刷では、幅広パターンが幅狭パターンより厚くなる性質があるため、画素電極5’を、ソース電極4、ソース配線4’、ドレイン電極5よりも厚くすることができる。グラビア印刷では、版の画素電極5’部分をソース電極4、ソース配線4’、ドレイン電極5よりも深くすることにより、画素電極5’を厚くすることができる。半導体層6としては、ポリチオフェン系、アセン系、アリルアミン系などの有機半導体や、In2O3系、Ga2O3系、ZnO系、SnO2系、InGaZnO系、InGaSnO系、InSnZnO系などの酸化物半導体を用いることができる。製法としては、溶液をインクジェットまたはディスペンサ図20、凸版印刷等で印刷焼成する方法が好適である。図15dの製造方法を、図15a~dに示す。絶縁基板1上に、ゲート電極2およびゲート配線2’、キャパシタ電極10およびキャパシタ配線10’を形成し図15a、全面にゲート絶縁膜3を形成し、ソース電極4およびソース配線4’、ドレイン電極5および画素電極5’を形成する図15b。そして半導体層6を形成し図15c、さらに、少なくとも半導体層6を覆う絶縁層7を形成する図15d。絶縁層7は、ソース電極4およびソース配線4’、ドレイン電極5をも覆うことが望ましい。また、画素電極5’の一部を覆ってもよい。画素電極5’の一部を覆った場合、画素の有効領域8は、画素電極5’から絶縁層7を除いた部分になる。絶縁基板1としては、ガラスなどの無機物や、ポリエチレンテレフタレートPET、ポリエチレンナフタレートPEN、ポリエーテルスルホンPES、ポリカーボネート、ポリイミドPI、ポリエーテルイミドPEI、ポリスチレンPS、ポリ塩化ビニルPVC、ポリエチレンPE、ポリプロピレンPP、ナイロンNy、エポキシなどの有機物を用いることができる。ゲート電極2、ゲート配線2’、キャパシタ電極10、キャパシタ配線10’としては、Al、Ag、Cu、Cr、Ni、Mo、Au、Pt等の金属や、ITO等の導電性酸化物、カーボン、導電性高分子等を用いることができる。製法としては、インクを印刷焼成してもよいし、全面成膜後にフォトリソエッチングレジスト剥離によって形成してもよい。あるいは、全面成膜後にレジスト印刷エッチングレジスト剥離によって形成してもよい。ゲート絶縁膜3としては、SiO2、SiON、SiN等の無機物や、ポリビニルフェノールPVP、エポキシ等の有機物を用いることができる。製法としては、スパッタ、CVD等の真空成膜や、溶液の塗布焼成によって得られる。ソース電極4、ソース配線4’、ドレイン電極5、画素電極5’としては、Ag、Cu、Cr、Ni、Mo、Au、Pt、Al等の金属や、ITO等の導電性酸化物、カーボン、導電性高分子等を用いることができる。製法としては、全面成膜後にフォトリソエッチングレジスト剥離によって形成してもよいが、インクを印刷焼成して得ることが望ましい。印刷方法としては、スクリーン印刷、グラビア印刷、凸版印刷、オフセット印刷等が好適である。特にグラビア印刷、凸版印刷、またはオフセット印刷図19は、20μm以下のパターンを再現性よく形成することができる。半導体層6としては、ポリチオフェン系、アセン系、アリルアミン系などの有機半導体や、In2O3系、Ga2O3系、ZnO系、SnO2系、InGaZnO系、InGaSnO系、InSnZnO系などの酸化物半導体を用いることができる。製法としては、溶液をインクジェットまたはディスペンサ図20、凸版印刷等で印刷焼成する方法が好適である。少なくとも半導体層6を覆う絶縁層7としては、フッ素樹脂などの有機物や、SiO2、SiN、SiON等の無機物、あるいはそれらの混合物、積層物などを使用することができる。製法としては、全面に成膜後、フォトリソエッチングレジスト除去による方法も可能であるが、溶液をスクリーン印刷図21等の方法で印刷焼成する方法がより好適である。図4の具体例を、図11c、図16dに示す。これらの薄膜トランジスタアレイは、絶縁基板1上に、ゲート電極2と、ゲート絶縁膜3と、ソース電極4と、画素電極5’に接続されたドレイン電極5と、ソースドレイン間に形成された半導体層6を少なくとも有する薄膜トランジスタを、複数のゲート電極2がゲート配線2’に、複数のソース電極4がソース配線4’に接続された状態でマトリクス状に配置した薄膜トランジスタアレイである。そして図11cは、画素電極5’が、図3の画素の有効領域8の形状に等しい。図16dは、さらに少なくとも半導体層6を覆う絶縁層7を有し、画素電極5’から絶縁層7を差し引いた部分の形状が、図2の画素の有効領域8の形状に等しい。図11cの製造方法を、図11a~cに示す。絶縁基板1上に、ゲート電極2およびゲート配線2’、キャパシタ電極10およびキャパシタ配線10’を形成し図11a、全面にゲート絶縁膜3を形成し、ソース電極4およびソース配線4’、ドレイン電極5および画素電極5’を形成する図11b。その際、画素電極5’のみが厚くなるように形成する。そして半導体層6を形成する図11c。絶縁基板1としては、ガラスなどの無機物や、ポリエチレンテレフタレートPET、ポリエチレンナフタレートPEN、ポリエーテルスルホンPES、ポリカーボネート、ポリイミド、ポリエーテルイミド、ポリスチレン、ポリ塩化ビニル、ポリエチレン、ポリプロピレン、ナイロン、エポキシなどの有機物を用いることができる。ゲート電極2、ゲート配線2’、キャパシタ電極10、キャパシタ配線10’としては、Al、Ag、Cu、Cr、Ni、Mo、Au、Pt等の金属や、ITO等の導電性酸化物、カーボン、導電性高分子等を用いることができる。製法としては、インクを印刷焼成してもよいし、全面成膜後にフォトリソエッチングレジスト剥離によって形成してもよい。あるいは、全面成膜後にレジスト印刷エッチングレジスト剥離によって形成してもよい。ゲート絶縁膜3としては、SiO2、SiON、SiN等の無機物や、ポリビニルフェノールPVP、エポキシ等の有機物を用いることができる。製法としては、スパッタ、CVD等の真空成膜や、溶液の塗布焼成によって得られる。ソース電極4、ソース配線4’、ドレイン電極5、画素電極5’としては、Ag、Cu、Cr、Ni、Mo、Au、Pt、Al等の金属や、ITO等の導電性酸化物、カーボン、導電性高分子等を用いることができる。製法としては、全面成膜後にフォトリソエッチングレジスト剥離によって形成してもよいが、インクを印刷焼成して得ることが望ましい。印刷方法としては、スクリーン印刷図18や、グラビア印刷が好適である。スクリーン印刷では、幅広パターンが幅狭パターンより厚くなる性質があるため、画素電極5’を、ソース電極4、ソース配線4’、ドレイン電極5よりも厚くすることができる。グラビア印刷では、版の画素電極5’部分をソース電極4、ソース配線4’、ドレイン電極5よりも深くすることにより、画素電極5’を厚くすることができる。半導体層6としては、ポリチオフェン系、アセン系、アリルアミン系などの有機半導体や、In2O3系、Ga2O3系、ZnO系、SnO2系、InGaZnO系、InGaSnO系、InSnZnO系などの酸化物半導体を用いることができる。製法としては、溶液をインクジェットまたはディスペンサ図20、凸版印刷等で印刷焼成する方法が好適である。図16dの製造方法を、図16a~dに示す。絶縁基板1上に、ゲート電極2およびゲート配線2’、キャパシタ電極10およびキャパシタ配線10’を形成し図16a、全面にゲート絶縁膜3を形成し、ソース電極4およびソース配線4’、ドレイン電極5および画素電極5’を形成する図16b。そして半導体層6を形成し図16c、さらに、少なくとも半導体層6を覆う絶縁層7を形成する図16d。絶縁層7は、ソース電極4およびソース配線4’、ドレイン電極5をも覆うことが望ましい。また、画素電極5’の一部を覆ってもよい。画素電極5’の一部を覆った場合、画素の有効領域8は、画素電極5’から絶縁層7を除いた部分になる。絶縁基板1としては、ガラスなどの無機物や、ポリエチレンテレフタレートPET、ポリエチレンナフタレートPEN、ポリエーテルスルホンPES、ポリカーボネート、ポリイミドPI、ポリエーテルイミドPEI、ポリスチレンPS、ポリ塩化ビニルPVC、ポリエチレンPE、ポリプロピレンPP、ナイロンNy、エポキシなどの有機物を用いることができる。ゲート電極2、ゲート配線2’、キャパシタ電極10、キャパシタ配線10’としては、Al、Ag、Cu、Cr、Ni、Mo、Au、Pt等の金属や、ITO等の導電性酸化物、カーボン、導電性高分子等を用いることができる。製法としては、インクを印刷焼成してもよいし、全面成膜後にフォトリソエッチングレジスト剥離によって形成してもよい。あるいは、全面成膜後にレジスト印刷エッチングレジスト剥離によって形成してもよい。ゲート絶縁膜3としては、SiO2、SiON、SiN等の無機物や、ポリビニルフェノールPVP、エポキシ等の有機物を用いることができる。製法としては、スパッタ、CVD等の真空成膜や、溶液の塗布焼成によって得られる。ソース電極4、ソース配線4’、ドレイン電極5、画素電極5’としては、Ag、Cu、Cr、Ni、Mo、Au、Pt、Al等の金属や、ITO等の導電性酸化物、カーボン、導電性高分子等を用いることができる。製法としては、全面成膜後にフォトリソエッチングレジスト剥離によって形成してもよいが、インクを印刷焼成して得ることが望ましい。印刷方法としては、スクリーン印刷、グラビア印刷、凸版印刷、オフセット印刷等が好適である。特にグラビア印刷、凸版印刷、またはオフセット印刷図19は、20μm以下のパターンを再現性よく形成することができる。半導体層6としては、ポリチオフェン系、アセン系、アリルアミン系などの有機半導体や、In2O3系、Ga2O3系、ZnO系、SnO2系、InGaZnO系、InGaSnO系、InSnZnO系などの酸化物半導体を用いることができる。製法としては、溶液をインクジェットまたはディスペンサ図20、凸版印刷等で印刷焼成する方法が好適である。少なくとも半導体層6を覆う絶縁層7としては、フッ素樹脂などの有機物や、SiO2、SiN、SiON等の無機物、あるいはそれらの混合物、積層物などを使用することができる。製法としては、全面に成膜後、フォトリソエッチングレジスト除去による方法も可能であるが、溶液をスクリーン印刷図21等の方法で印刷焼成する方法がより好適である。図5の具体例を、図12c、図17dに示す。これらの薄膜トランジスタアレイは、絶縁基板1上に、ゲート電極2と、ゲート絶縁膜3と、ソース電極4と、画素電極5’に接続されたドレイン電極5と、ソースドレイン間に形成された半導体層6を少なくとも有する薄膜トランジスタを、複数のゲート電極2がゲート配線2’に、複数のソース電極4がソース配線4’に接続された状態でマトリクス状に配置した薄膜トランジスタアレイである。そして図12cは、画素電極5’が、図3の画素の有効領域8の形状に等しい。図17dは、さらに少なくとも半導体層6を覆う絶縁層7を有し、画素電極5’から絶縁層7を差し引いた部分の形状が、図2の画素の有効領域8の形状に等しい。図12cの製造方法を、図12a~cに示す。絶縁基板1上に、ゲート電極2およびゲート配線2’、キャパシタ電極10およびキャパシタ配線10’を形成し図12a、全面にゲート絶縁膜3を形成し、ソース電極4およびソース配線4’、ドレイン電極5および画素電極5’を形成する図12b。その際、画素電極5’のみが厚くなるように形成する。そして半導体層6を形成する図12c。絶縁基板1としては、ガラスなどの無機物や、ポリエチレンテレフタレートPET、ポリエチレンナフタレートPEN、ポリエーテルスルホンPES、ポリカーボネート、ポリイミド、ポリエーテルイミド、ポリスチレン、ポリ塩化ビニル、ポリエチレン、ポリプロピレン、ナイロン、エポキシなどの有機物を用いることができる。ゲート電極2、ゲート配線2’、キャパシタ電極10、キャパシタ配線10’としては、Al、Ag、Cu、Cr、Ni、Mo、Au、Pt等の金属や、ITO等の導電性酸化物、カーボン、導電性高分子等を用いることができる。製法としては、インクを印刷焼成してもよいし、全面成膜後にフォトリソエッチングレジスト剥離によって形成してもよい。あるいは、全面成膜後にレジスト印刷エッチングレジスト剥離によって形成してもよい。ゲート絶縁膜3としては、SiO2、SiON、SiN等の無機物や、ポリビニルフェノールPVP、エポキシ等の有機物を用いることができる。製法としては、スパッタ、CVD等の真空成膜や、溶液の塗布焼成によって得られる。ソース電極4、ソース配線4’、ドレイン電極5、画素電極5’としては、Ag、Cu、Cr、Ni、Mo、Au、Pt、Al等の金属や、ITO等の導電性酸化物、カーボン、導電性高分子等を用いることができる。製法としては、全面成膜後にフォトリソエッチングレジスト剥離によって形成してもよいが、インクを印刷焼成して得ることが望ましい。印刷方法としては、スクリーン印刷図18や、グラビア印刷が好適である。スクリーン印刷では、幅広パターンが幅狭パターンより厚くなる性質があるため、画素電極5’を、ソース電極4、ソース配線4’、ドレイン電極5よりも厚くすることができる。グラビア印刷では、版の画素電極5’部分をソース電極4、ソース配線4’、ドレイン電極5よりも深くすることにより、画素電極5’を厚くすることができる。半導体層6としては、ポリチオフェン系、アセン系、アリルアミン系などの有機半導体や、In2O3系、Ga2O3系、ZnO系、SnO2系、InGaZnO系、InGaSnO系、InSnZnO系などの酸化物半導体を用いることができる。製法としては、溶液をインクジェットまたはディスペンサ図20、凸版印刷等で印刷焼成する方法が好適である。図17dの製造方法を、図17a~dに示す。絶縁基板1上に、ゲート電極2およびゲート配線2’、キャパシタ電極10およびキャパシタ配線10’を形成し図17a、全面にゲート絶縁膜3を形成し、ソース電極4およびソース配線4’、ドレイン電極5および画素電極5’を形成する図17b。そして半導体層6を形成し図17c、さらに、少なくとも半導体層6を覆う絶縁層7を形成する図17d。絶縁層7は、ソース電極4およびソース配線4’、ドレイン電極5をも覆うことが望ましい。また、画素電極5’の一部を覆ってもよい。画素電極5’の一部を覆った場合、画素の有効領域8は、画素電極5’から絶縁層7を除いた部分になる。絶縁基板1としては、ガラスなどの無機物や、ポリエチレンテレフタレートPET、ポリエチレンナフタレートPEN、ポリエーテルスルホンPES、ポリカーボネート、ポリイミドPI、ポリエーテルイミドPEI、ポリスチレンPS、ポリ塩化ビニルPVC、ポリエチレンPE、ポリプロピレンPP、ナイロンNy、エポキシなどの有機物を用いることができる。ゲート電極2、ゲート配線2’、キャパシタ電極10、キャパシタ配線10’としては、Al、Ag、Cu、Cr、Ni、Mo、Au、Pt等の金属や、ITO等の導電性酸化物、カーボン、導電性高分子等を用いることができる。製法としては、インクを印刷焼成してもよいし、全面成膜後にフォトリソエッチングレジスト剥離によって形成してもよい。あるいは、全面成膜後にレジスト印刷エッチングレジスト剥離によって形成してもよい。ゲート絶縁膜3としては、SiO2、SiON、SiN等の無機物や、ポリビニルフェノールPVP、エポキシ等の有機物を用いることができる。製法としては、スパッタ、CVD等の真空成膜や、溶液の塗布焼成によって得られる。ソース電極4、ソース配線4’、ドレイン電極5、画素電極5’としては、Ag、Cu、Cr、Ni、Mo、Au、Pt、Al等の金属や、ITO等の導電性酸化物、カーボン、導電性高分子等を用いることができる。製法としては、全面成膜後にフォトリソエッチングレジスト剥離によって形成してもよいが、インクを印刷焼成して得ることが望ましい。印刷方法としては、スクリーン印刷、グラビア印刷、凸版印刷、オフセット印刷等が好適である。特にグラビア印刷、凸版印刷、またはオフセット印刷図19は、20μm以下のパターンを再現性よく形成することができる。半導体層6としては、ポリチオフェン系、アセン系、アリルアミン系などの有機半導体や、In2O3系、Ga2O3系、ZnO系、SnO2系、InGaZnO系、InGaSnO系、InSnZnO系などの酸化物半導体を用いることができる。製法としては、溶液をインクジェットまたはディスペンサ図20、凸版印刷等で印刷焼成する方法が好適である。少なくとも半導体層6を覆う絶縁層7としては、フッ素樹脂などの有機物や、SiO2、SiN、SiON等の無機物、あるいはそれらの混合物、積層物などを使用することができる。製法としては、全面に成膜後、フォトリソエッチングレジスト除去による方法も可能であるが、溶液をスクリーン印刷図21等の方法で印刷焼成する方法がより好適である。図8~図12のc、あるいは図13~図17のdに示す薄膜トランジスタに、別基板11に対向電極12を形成し、さらに表示媒体13を形成したものを貼合せることで、図8~図12のd、あるいは図13~図17のeに示す表示装置となる。表示媒体13としては、電気泳動体が好適であり、その場合、表示装置は電気泳動表示装置である。具体的には、反対極性に帯電した2種類の粒子を液体中に分散させたもの、または-の一方に帯電した1種類の粒子を液体中に分散させたもの、反対極性に帯電した2種類の粒子を気体中に置いたものなどを、微小空間またはカブセルなどに閉じ込めた構造が好適に用いられる。この表示装置は、画素電極5’に電圧を短時間印加した場合、画素の有効領域8のみの色が変化する図22a~c。これは、画素の有効領域8からの電気力線の多くが真上に向いていて、電界が強いためである。しかし、さらに印加を続けると画素の有効領域8の周囲の電界が弱い領域においても色変化が起こり、色変化領域の面積が増加する図22d。これは、画素の有効領域8の周囲にも電気力線の一部が広がっているためであり、ついには画素の有効領域8の周囲B/2まで色変化させることができる図22e。これにより、開口率が小さくても、画素いっぱいの色変化を起こすことができ、コントラストの良好な画像表示が可能となる。これら、図1~図5において、画素の有効領域8の幅A、画素の有効領域のネガパターン9の幅B今後、スペースと呼ぶを図6に示す。また、スペースBと、画素電極と対向電極の距離Cを図7に示す。良好な表示ができるかは、AとBの関係や、BとCの関係による。具体的には、A≦Bの場合や、B/4≦C≦Bの場合に、良好な階調表示ができる。これについて、以下に説明する。画素の有効領域8と対向電極12の間の距離をCとし、対向電極12が無限平面、画素の有効領域8が半無限平面とし、画素の有効領域8の電位がV、対向電極12の電位が0の場合の電気力線および電界強度分布を図23に示す。これは、有限要素法で計算した結果である。電気力線は、重なり部ではほぼ電極に垂直であるが、画素の有効領域8の縁の外側では斜めに伸びている。そして電界強度は、重なり部ではほぼE0=V/Cであるが、画素の有効領域8の縁からC/2だけ外側での電界はE0/2程度であり、画素の有効領域8の縁から2Cだけ外側での電界はE0/6程度である。通常の電気泳動表示媒体はE0/6程度でも時間をかければ色変化するので、画素の有効領域のネガパターン9の幅Bの半分が、距離Cの半分~2倍に等しい場合、即ちCがB/4以上B以下の場合に、本発明の効果が見られる。形状が図1であり、画素の有効領域8の幅A、スペースB、距離Cの関係がA=B=4Cの場合で、中央の画素の有効領域8の電位がV、対向電極および両隣の画素の有効領域8の電位が0の場合の電気力線および電界強度分布を図24に示す。これは、有限要素法で計算した結果である。画素の有効領域8の電界がE0=V/C程度であり、スペース領域では徐々に電界が減少する。形状が図2~5であり、画素の有効領域8の幅A、スペース9の幅B、距離Cの関係が4A=B=4Cの場合で、中央の画素の有効領域8の電位がV、対向電極および両隣の画素の有効領域8の電位が0の場合の電気力線および電界強度分布を図25に示す。これは、有限要素法で計算した結果である。画素の有効領域および画素間スペースの電界がE0=0.9V/C程度であり、画素間スペース領域では徐々に電界が減少する。形状が図2~5であり、画素の有効領域8の幅A、スペース9の幅B、距離Cの関係がA=B=Cの場合で、中央の画素の有効領域8の電位がV、対向電極および両隣の画素の有効領域8の電位が0の場合の電気力線および電界強度分布を図26に示す。これは、有限要素法で計算した結果である。画素の有効領域および画素間スペースの電界がE0=0.9V/C程度であり、画素間スペース領域では徐々に電界が減少する。図24~図26のようにA≦B、B/4≦C≦Bの場合、電界がスペースで徐々に変化するため、画素の平均の明度は図27のようになる。横軸は駆動時間、縦軸は画素の平均の明度である。黒を初期状態とした場合、点a~cでは画素電極部の色変化により急激に明度が上昇するが、点c~eでは画素電極の周囲の色変化により明度が徐々に上昇し、白に達する。このような画素電極の有効領域の周囲の色変化により、階調表示が容易になる。形状が図1であり、画素の有効領域8の幅A、スペースB、距離Cの関係がA=B=40Cの場合で、中央の画素の有効領域8の電位がV、対向電極および両隣の画素の有効領域8の電位が0の場合の電気力線および電界強度分布を図28に示す。これは、有限要素法で計算した結果である。画素の有効領域8の電界がE0=V/C程度であり、スペース領域では急激に電界が減少する。図28のようにA≦Bであるが、C<B/4の場合、電界がスペースで急激に変化するため、画素の平均の明度は図29のようになる。横軸は駆動時間、縦軸は画素の平均の明度である。黒を初期状態とした場合、点a~cでは画素電極部の色変化により急激に明度が上昇するが、点c~eでは画素電極の周囲の色変化により明度が徐々に上昇する。ただし、明度の上昇が非常にゆっくりであるという欠点を有する。従来の形状即ち画素電極幅A、スペースB、距離Cの関係がA≫B、A≫Cの場合で、中央の画素電極の電位がV、対向電極および両隣の画素電極の電位が0の場合の電気力線および電界強度分布を図30に示す。これは、有限要素法で計算した結果である。画素電極領域中央の電界がE0=V/C程度であり、画素電極縁部およびスペース領域では徐々に電界が減少する。図30のようにA>Bの場合、画素の平均の明度は図31のようになる。横軸は駆動時間、縦軸は画素の平均の明度である。黒を初期状態とした場合、点a~cでは画素電極部の色変化により急激に明度が上昇するが、点c~eでは画素電極の周囲の色変化により明度が徐々に上昇し、白に達する。しかし、画素電極の面積が大きいために、点a~cの急激な明度上昇の寄与が大きく、点c~eにかけて明度の上昇の寄与が小さいため、細かい階調表示が難しい。なお、本発明は開口率が小さくてよいため、層間絶縁膜40や上部画素電極41が必須ではないという特徴があるが、層間絶縁膜40や上部画素電極41を有してもよい。その場合、上部画素電極41が画素の有効領域8であり、上部画素電極41の短絡を防止でき、上部画素電極41の印刷が容易である利点がある。実施例1本発明の実施例について、図8を用いて説明する。図8cに示す素子を、図8a~cの工程によって作製した。まず初めに、絶縁基板1であるPEN上に、蒸着によってAlを50nm成膜し、フォトリソおよびウェットエッチによってゲート電極2、キャパシタ電極10を形成した図8a。次に、ポリビニルフェノール溶液をスピンコートし、150°C焼成することにより、ゲート絶縁膜3としてポリビニルフェノールを1μm形成した。さらに、ソース電極4、ソース配線4’、ドレイン電極5、画素電極5’として、Agインクをスクリーン印刷し180°Cで焼成することによってパターンを形成した図8b。その時の画素電極5’=画素の有効領域8の形状は、図1のようであり、1画素は400μm、Aは200μm、Bは200μmである。ソース電極4、ソース配線4’、ドレイン電極5の厚さが約10μmだったのに対し、画素電極5’の厚さは約20μmとなった。さらに、ポリチオフェン溶液をインクジェット印刷、100°C焼成することにより、半導体層6を形成した図8c。こうして作製した薄膜トランジスタアレイに、別基板11であるPET上に対向電極12としてITOを付け、表示媒体13として電気泳動カプセルを塗布したものを貼合せて電気泳動表示体とした図8d。駆動時間を変えることで図22のような駆動ができ、平均明度が図27のように変化することを確認した。なお、画素電極5’と対向電極12の距離は約50μmであった。実施例2本発明の実施例について、図13を用いて説明する。図13dに示す素子を、図13a~dの工程によって作製した。まず初めに、絶縁基板1であるPEN上に、蒸着によってAlを50nm成膜し、フォトリソおよびウェットエッチによってゲート電極2、キャパシタ電極10を形成した図13a。次に、ポリビニルフェノール溶液をスピンコートし、150°C焼成することにより、ゲート絶縁膜3としてポリビニルフェノールを1μm形成した。さらに、ソース電極4、ソース配線4’、ドレイン電極5、画素電極5’として、Agインクをオフセット印刷し180°Cで焼成することによってパターンを形成した図13b。さらに、ポリチオフェン溶液を凸版印刷、100°C焼成することにより、半導体層6を形成した図13c。次に、フッ素樹脂をスクリーン印刷することにより、絶縁層7を形成した図13d。その時の画素電極5’から絶縁層7を差し引いた形状画素の有効領域8は、図1のようであり、1画素は400μm、Aは200μm、Bは200μmである。ソース電極4、ソース配線4’、ドレイン電極5、画素電極5’の厚さは50nm、絶縁層7の厚さは約10μmであった。こうして作製した薄膜トランジスタアレイに、別基板11であるPET上に対向電極12としてITOを付け、表示媒体13として電気泳動カプセルを塗布したものを貼合せて電気泳動表示体とした図13d。駆動時間を変えることで図22のような駆動ができ、平均明度が図27のように変化することを確認した。なお、画素電極5’と対向電極12の距離は約50μmであった。実施例3本発明の実施例について、図9を用いて説明する。図9cに示す素子を、図9a~cの工程によって作製した。まず初めに、絶縁基板1であるPEN上に、蒸着によってAlを50nm成膜し、フォトリソおよびウェットエッチによってゲート電極2、キャパシタ電極10を形成した図9a。次に、ポリビニルフェノール溶液をスピンコートし、150°C焼成することにより、ゲート絶縁膜3としてポリビニルフェノールを1μm形成した。さらに、ソース電極4、ソース配線4’、ドレイン電極5、画素電極5’として、Agインクをスクリーン印刷し180°Cで焼成することによってパターンを形成した図9b。その時の画素電極5’=画素の有効領域8の形状は、図1のようであり、1画素は400μm、Aは100μm、Bは100μmである。ソース電極4、ソース配線4’、ドレイン電極5の厚さが約10μmだったのに対し、画素電極5’の厚さは約20μmとなった。さらに、ポリチオフェン溶液をインクジェット印刷、100°C焼成することにより、半導体層6を形成した図9c。こうして作製した薄膜トランジスタアレイに、別基板11であるPET上に対向電極12としてITOを付け、表示媒体13として電気泳動カプセルを塗布したものを貼合せて電気泳動表示体とした図9d。駆動時間を変えることで図22のような駆動ができ、平均明度が図27のように変化することを確認した。なお、画素電極5’と対向電極12の距離は約50μmであった。実施例4本発明の実施例について、図14を用いて説明する。図14dに示す素子を、図14a~dの工程によって作製した。まず初めに、絶縁基板1であるPEN上に、蒸着によってAlを50nm成膜し、フォトリソおよびウェットエッチによってゲート電極2、キャパシタ電極10を形成した図14a。次に、ポリビニルフェノール溶液をスピンコートし、150°C焼成することにより、ゲート絶縁膜3としてポリビニルフェノールを1μm形成した。さらに、ソース電極4、ソース配線4’、ドレイン電極5、画素電極5’として、Agインクをオフセット印刷し180°Cで焼成することによってパターンを形成した図14b。さらに、ポリチオフェン溶液を凸版印刷、100°C焼成することにより、半導体層6を形成した図14c。次に、フッ素樹脂をスクリーン印刷することにより、絶縁層7を形成した図14d。その時の画素電極5’から絶縁層7を差し引いた形状画素の有効領域8は、図4のようであり、1画素は400μm、Aは100μm、Bは100μmである。ソース電極4、ソース配線4’、ドレイン電極5、画素電極5’の厚さは50nm、絶縁層7の厚さは約10μmであった。こうして作製した薄膜トランジスタアレイに、別基板11であるPET上に対向電極12としてITOを付け、表示媒体13として電気泳動カプセルを塗布したものを貼合せて電気泳動表示体とした図14d。駆動時間を変えることで図22のような駆動ができ、平均明度が図27のように変化することを確認した。なお、画素電極5’と対向電極12の距離は約50μmであった。実施例5本発明の実施例について、図10を用いて説明する。図10cに示す素子を、図10a~cの工程によって作製した。まず初めに、絶縁基板1であるPEN上に、蒸着によってAlを50nm成膜し、フォトリソおよびウェットエッチによってゲート電極2、キャパシタ電極10を形成した図10a。次に、ポリビニルフェノール溶液をスピンコートし、150°C焼成することにより、ゲート絶縁膜3としてポリビニルフェノールを1μm形成した。さらに、ソース電極4、ソース配線4’、ドレイン電極5、画素電極5’として、Agインクをスクリーン印刷し180°Cで焼成することによってパターンを形成した図10b。その時の画素電極5’=画素の有効領域8の形状は、図3のようであり、1画素は400μm、Aは100μm、Bは100μmである。ソース電極4、ソース配線4’、ドレイン電極5の厚さが約10μmだったのに対し、画素電極5’の厚さは約20μmとなった。さらに、ポリチオフェン溶液をインクジェット印刷、100°C焼成することにより、半導体層6を形成した図10c。こうして作製した薄膜トランジスタアレイに、別基板11であるPET上に対向電極12としてITOを付け、表示媒体13として電気泳動カプセルを塗布したものを貼合せて電気泳動表示体とした図10d。駆動時間を変えることで図22のような駆動ができ、平均明度が図27のように変化することを確認した。なお、画素電極5’と対向電極12の距離は約50μmであった。実施例6本発明の実施例について、図15を用いて説明する。図15dに示す素子を、図15a~dの工程によって作製した。まず初めに、絶縁基板1であるPEN上に、蒸着によってAlを50nm成膜し、フォトリソおよびウェットエッチによってゲート電極2、キャパシタ電極10を形成した図15a。次に、ポリビニルフェノール溶液をスピンコートし、150°C焼成することにより、ゲート絶縁膜3としてポリビニルフェノールを1μm形成した。さらに、ソース電極4、ソース配線4’、ドレイン電極5、画素電極5’として、Agインクをオフセット印刷し180°Cで焼成することによってパターンを形成した図15b。さらに、ポリチオフェン溶液を凸版印刷、100°C焼成することにより、半導体層6を形成した図15c。次に、フッ素樹脂をスクリーン印刷することにより、絶縁層7を形成した図15d。その時の画素電極5’から絶縁層7を差し引いた形状画素の有効領域8は、図3のようであり、1画素は400μm、Aは100μm、Bは100μmである。ソース電極4、ソース配線4’、ドレイン電極5、画素電極5’の厚さは50nm、絶縁層7の厚さは約10μmであった。こうして作製した薄膜トランジスタアレイに、別基板11であるPET上に対向電極12としてITOを付け、表示媒体13として電気泳動カプセルを塗布したものを貼合せて電気泳動表示体とした図15d。駆動時間を変えることで図22のような駆動ができ、平均明度が図27のように変化することを確認した。なお、画素電極5’と対向電極12の距離は約50μmであった。実施例7本発明の実施例について、図11を用いて説明する。図11cに示す素子を、図11a~cの工程によって作製した。まず初めに、絶縁基板1であるPEN上に、スパッタによってAlを50nm成膜し、フォトリソおよびウェットエッチによってゲート電極2、キャパシタ電極10を形成した図11a。次に、スパッタによってゲート絶縁膜3としてSiONを成膜し、さらにスパッタによって半導体InGaZnOを成膜後、フォトリソエッチングレジスト剥離によって半導体層6を形成した図11b。さらに、ソース電極4、ソース配線4’、ドレイン電極5、画素電極5’として、Agインクをスクリーン印刷し180°Cで焼成することによってパターンを形成した図11c。その時の画素電極5’=画素の有効領域8の形状は、図4のようであり、1画素は400μm、Aは100μm、Bは100μmである。ソース電極4、ソース配線4’、ドレイン電極5の厚さが約10μmだったのに対し、画素電極5’の厚さは約20μmとなった。こうして作製した薄膜トランジスタアレイに、別基板11であるPET上に対向電極12としてITOを付け、表示媒体13として電気泳動カプセルを塗布したものを貼合せて電気泳動表示体とした図11d。駆動時間を変えることで図22のような駆動ができ、平均明度が図27のように変化することを確認した。なお、画素電極5’と対向電極12の距離は約50μmであった。実施例8本発明の実施例について、図16を用いて説明する。図16dに示す素子を、図16a~dの工程によって作製した。まず初めに、絶縁基板1であるPEN上に、スパッタによってAlを50nm成膜し、フォトリソおよびウェットエッチによってゲート電極2、キャパシタ電極10を形成した図16a。次に、スパッタによってゲート絶縁膜3としてSiONを成膜し、さらにスパッタによって半導体InGaZnOを成膜後、フォトリソエッチングレジスト剥離によって半導体層6を形成した図16b。さらに、ソース電極4、ソース配線4’、ドレイン電極5、画素電極5’として、Agインクをオフセット印刷し180°Cで焼成することによってパターンを形成した図16c。次に、フッ素樹脂をスクリーン印刷することにより、絶縁層7を形成した図16d。その時の画素電極5’から絶縁層7を差し引いた形状画素の有効領域8は、図4のようであり、1画素は400μm、Aは100μm、Bは100μmである。ソース電極4、ソース配線4’、ドレイン電極5、画素電極5’の厚さは50nm、絶縁層7の厚さは約10μmであった。こうして作製した薄膜トランジスタアレイに、別基板11であるPET上に対向電極12としてITOを付け、表示媒体13として電気泳動カプセルを塗布したものを貼合せて電気泳動表示体とした図16e。駆動時間を変えることで図22のような駆動ができ、平均明度が図27のように変化することを確認した。なお、画素電極5’と対向電極12の距離は約50μmであった。実施例9本発明の実施例について、図12を用いて説明する。図12cに示す素子を、図12a~cの工程によって作製した。まず初めに、絶縁基板1であるPEN上に、スパッタによってAlを50nm成膜し、フォトリソおよびウェットエッチによってゲート電極2、キャパシタ電極10を形成した図12a。次に、スパッタによってゲート絶縁膜3としてSiONを成膜し、さらにスパッタによって半導体InGaZnOを成膜後、フォトリソエッチングレジスト剥離によって半導体層6を形成した図12b。さらに、ソース電極4、ソース配線4’、ドレイン電極5、画素電極5’として、Agインクをスクリーン印刷し180°Cで焼成することによってパターンを形成した図12c。その時の画素電極5’=画素の有効領域8の形状は、図5のようであり、1画素は400μm、Aは100μm、Bは100μmである。ソース電極4、ソース配線4’、ドレイン電極5の厚さが約10μmだったのに対し、画素電極5’の厚さは約20μmとなった。こうして作製した薄膜トランジスタアレイに、別基板11であるPET上に対向電極12としてITOを付け、表示媒体13として電気泳動カプセルを塗布したものを貼合せて電気泳動表示体とした図12d。駆動時間を変えることで図22のような駆動ができ、平均明度が図27のように変化することを確認した。なお、画素電極5’と対向電極12の距離は約50μmであった。実施例10本発明の実施例について、図17を用いて説明する。図17dに示す素子を、図17a~dの工程によって作製した。まず初めに、絶縁基板1であるPEN上に、スパッタによってAlを50nm成膜し、フォトリソおよびウェットエッチによってゲート電極2、キャパシタ電極10を形成した図17a。次に、スパッタによってゲート絶縁膜3としてSiONを成膜し、さらにスパッタによって半導体InGaZnOを成膜後、フォトリソエッチングレジスト剥離によって半導体層6を形成した図17b。さらに、ソース電極4、ソース配線4‘、ドレイン電極5、画素電極5’として、Agインクをオフセット印刷し180°Cで焼成することによってパターンを形成した図17c。次に、フッ素樹脂をスクリーン印刷することにより、絶縁層7を形成した図17d。その時の画素電極5’から絶縁層7を差し引いた形状画素の有効領域8は、図5のようであり、1画素は400μm、Aは100μm、Bは100μmである。ソース電極4、ソース配線4’、ドレイン電極5、画素電極5’の厚さは50nm、絶縁層7の厚さは約10μmであった。こうして作製した薄膜トランジスタアレイに、別基板11であるPET上に対向電極12としてITOを付け、表示媒体13として電気泳動カプセルを塗布したものを貼合せて電気泳動表示体とした図17e。駆動時間を変えることで図22のような駆動ができ、平均明度が図27のように変化することを確認した。なお、画素電極5’と対向電極12の距離は約50μmであった。実施例11本発明の実施例2と同様の方法により、図13dに示す素子を、図13a~dの工程によって作製した。ただし、1画素は500μm、Aは50μm、Bは200μmである。ソース電極4、ソース配線4’、ドレイン電極5、画素電極5’の厚さは50nm、絶縁層7の厚さは約10μmであった。こうして作製した薄膜トランジスタアレイに、別基板11であるPET上に対向電極12としてITOを付け、表示媒体13として電気泳動カプセルを塗布したものを貼合せて電気泳動表示体とした図13e。駆動時間を変えることで図22のような駆動ができ、平均明度が図27のように変化することを確認した。なお、画素電極5’と対向電極12の距離は約50μmであった。実施例12本発明の実施例2と同様の方法により、図14dに示す素子を、図13a~dの工程によって作製した。ただし、1画素は200μm、Aは50μm、Bは50μmである。ソース電極4、ソース配線4’、ドレイン電極5、画素電極5’の厚さは50nm、絶縁層7の厚さは約10μmであった。こうして作製した薄膜トランジスタアレイに、別基板11であるPET上に対向電極12としてITOを付け、表示媒体13として電気泳動カプセルを塗布したものを貼合せて電気泳動表示体とした図14e。駆動時間を変えることで図22のような駆動ができ、平均明度が図27のように変化することを確認した。なお、画素電極5’と対向電極12の距離は約50μmであった。実施例13本発明の実施例2と同様の方法により、図13dに示す素子を、図13a~dの工程によって作製した。ただし、1画素は4mm、Aは2mm、Bは2mmである。ソース電極4、ソース配線4’、ドレイン電極5、画素電極5’の厚さは50nm、絶縁層7の厚さは約10μmであった。こうして作製した薄膜トランジスタアレイに、別基板11であるPET上に対向電極12としてITOを付け、表示媒体13として電気泳動カプセルを塗布したものを貼合せて電気泳動表示体とした図13e。駆動時間を変えることで図22のような駆動ができ、平均明度が図29のように変化することを確認した。なお、画素電極5’と対向電極12の距離は約50μmであった。比較例1本発明の実施例1と同様の方法により、図33dに示す素子を、図33a~dの工程によって作製した。さらに画素電極5’上に開口を有する層間絶縁膜40と上部画素電極41をスクリーン印刷によって形成した図33e、f。ただし、1画素は400μm、上部画素電極の大きさは380μm角これが画素の有効領域8、従ってAは380μm、Bは20μmである。こうして作製した薄膜トランジスタアレイに、別基板11であるPET上に対向電極12としてITOを付け、表示媒体13として電気泳動カプセルを塗布したものを貼合せて電気泳動表示体とした図33g。駆動時間を変えた場合、平均明度が図31のように変化することを確認した。しかし、隣接する上部画素電極41間の短絡が多く、表示品質が悪かった。なお、上部画素電極41と対向電極12の距離は約50μmであった。