"下層側の第1導電体部および上層側の第2導電体部と、前記第1の導電体部と前記第2の導電体部との間に設けられた、厚膜状の絶縁体層と、前記絶縁体層に対する貫通孔の内面形状に倣うように形成され、前記第1導電体部と前記第2導電体部とを電気的に接続するコンタクト部とを備え、前記貫通孔のテーパ角が鋭角である半導体装置。前記テーパ角が、0°よりも大きく、かつ75°以下である請求項1に記載の半導体装置。前記貫通孔のアスペクト比が、0.42以上である請求項1に記載の半導体装置。前記絶縁体層の膜厚が、少なくとも前記コンタクト部の形成領域付近において、3μm以上である請求項3に記載の半導体装置。前記第1導電体膜が、半導体素子の電極である請求項1に記載の半導体装置。前記半導体素子が薄膜トランジスタである請求項5に記載の半導体装置。前記テーパ角は、前記第1導電体部の表面と前記貫通孔の壁面とがなす角度である請求項1に記載の半導体装置。表示部と、半導体回路部とを備え、前記半導体回路部は、下層側の第1導電体部および上層側の第2導電体部と、前記第1の導電体部と前記第2の導電体部との間に設けられた、厚膜状の絶縁体層と、前記絶縁体層に対する貫通孔の内面形状に倣うように形成され、前記第1導電体部と前記第2導電体部とを電気的に接続するコンタクト部とを有し、前記貫通孔のテーパ角が鋭角である表示装置。前記表示部は、有効表示領域に配設され、前記半導体回路部は、前記有効表示領域と、この有効表示領域の外縁に位置する額縁領域と、のうちの少なくとも一方の領域内に配設されている請求項8に記載の表示装置。前記表示部は、各々が画素回路を含む複数の画素を有し、前記額縁領域に周辺回路が形成され、前記半導体回路部は、前記画素回路内および前記周辺回路内に配設されている請求項9に記載の表示装置。タッチセンサ機能を有する請求項8に記載の表示装置。前記表示部が、液晶素子または有機EL素子を用いて構成されている請求項8に記載の表示装置。表示部と半導体回路部とを有する表示装置を備え、前記半導体回路部は、下層側の第1導電体部および上層側の第2導電体部と、前記第1の導電体部と前記第2の導電体部との間に設けられた、厚膜状の絶縁体層と、前記絶縁体層に対する貫通孔の内面形状に倣うように形成され、前記第1導電体部と前記第2導電体部とを電気的に接続するコンタクト部とを有し、前記貫通孔のテーパ角が鋭角である電子機器。基板上に第1導電体部を形成する工程と、前記第1導電体部上に、厚膜状の絶縁体層を形成する工程と、前記絶縁体層に、テーパ角が鋭角である貫通孔を形成する工程と、前記第1導電体部と電気的に接続されたコンタクト部を、前記貫通孔の内面形状に倣うようにして形成する工程と、前記絶縁体層上に、前記コンタクト部を介して前記第1導電体部と電気的に接続された第2導電体部を形成する工程とを含む半導体装置の製造方法。ハーフトーン露光を用いたフォトリソグラフィ技術によって、前記貫通孔を形成する請求項14に記載の半導体装置の製造方法。ところで、上記したコンタクト部において、断線接続不良や抵抗値コンタクト抵抗の増大が発生すると、電気的接続性が低下し、製造の際の歩留りが悪化してしまう。したがって、このコンタクト部における電気的接続を従来よりも確実に行い、信頼性を向上させることを可能とする手法の提案が望まれる。本開示はかかる問題点に鑑みてなされたもので、その目的は、信頼性を向上させることが可能な半導体装置およびその製造方法、表示装置ならびに電子機器を提供することにある。本開示の半導体装置は、下層側の第1導電体部および上層側の第2導電体部と、第1の導電体部と第2の導電体部との間に設けられた、厚膜状の絶縁体層と、この絶縁体層に対する貫通孔の内面形状に倣うように形成され、第1導電体部と第2導電体部とを電気的に接続するコンタクト部とを備え、貫通孔のテーパ角が鋭角となっている。本開示の半導体装置の製造方法は、基板上に第1導電体部を形成する工程と、第1導電体部上に厚膜状の絶縁体層を形成する工程と、絶縁体層にテーパ角が鋭角である貫通孔を形成する工程と、第1導電体部と電気的に接続されたコンタクト部を、貫通孔の内面形状に倣うようにして形成する工程と、絶縁体層上に、コンタクト部を介して第1導電体部と電気的に接続された第2導電体部を形成する工程とを含むようにしたものである。本開示の表示装置は、表示部と、上記本開示の半導体装置半導体回路部とを備えたものである。本開示の電子機器は、上記本開示の表示装置を備えたものである。本開示の半導体装置およびその製造方法、表示装置ならびに電子機器では、第1導電体部と第2導電体部とを電気的に接続するコンタクト部が、テーパ角が鋭角である絶縁体層に対する貫通孔の内面形状に倣うように形成される。これにより、絶縁体層が厚膜状であっても、コンタクト部の貫通孔内面への被覆性が向上し、このコンタクト部における断線接続不良や抵抗値コンタクト抵抗の増大が抑えられる。本開示の半導体装置およびその製造方法、表示装置ならびに電子機器によれば、第1導電体部と第2導電体部とを電気的に接続するコンタクト部が、テーパ角が鋭角である絶縁体層に対する貫通孔の内面形状に倣って形成されるようにしたので、絶縁体層が厚膜状であっても、コンタクト部における断線や抵抗値の増大を抑えることができる。よって、コンタクト部における電気的接続をより確実に行うことができ、信頼性を向上させることが可能となる。以下、本開示の実施の形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。1.タッチセンサ付き表示装置におけるタッチ検出方式の基本原理2.実施の形態コンタクト部のテーパ角が鋭角であるタッチセンサ付き表示装置の例3.適用例表示装置の電子機器への適用例4.変形例表示装置以外の半導体装置への適用例等<タッチ検出方式の基本原理>最初に図1~図3を参照して、以下の実施の形態に係る表示装置タッチセンサ付きの表示装置における、タッチ検出方式の基本原理について説明する。このタッチ検出方式は、静電容量型タッチセンサとして具現化されるものであり、例えば図1Aに示したように、誘電体Diを挟んで互いに対向配置された一対の電極駆動電極E1および検出電極E2を用い、容量素子を構成する。この構造は、図1Bに示した等価回路として表される。駆動電極E1、検出電極E2および誘電体Diによって、容量素子C1が構成される。容量素子C1は、その一端が交流信号源駆動信号源Sacに接続され、他端Pは抵抗器Rを介して接地されると共に、電圧検出器検出回路DETに接続される。交流信号源Sacから駆動電極E1容量素子C1の一端に所定の周波数例えば数kHz~十数kHz程度の交流矩形波Sg図3Bを印加すると、検出電極E2容量素子C1の他端Pに、図3Aに示したような出力波形検出信号Vdetが現れる。なお、この交流矩形波Sgは、後述するコモン駆動信号Vcomに相当するものである。指が接触または近接していない状態では、図1に示したように、容量素子C1に対する充放電に伴って、容量素子C1の容量値に応じた電流I0が流れる。このときの容量素子C1の他端Pの電位波形は、例えば図3Aの波形V0のようになり、これが電圧検出器DETによって検出される。一方、指が接触または近接した状態では、図2に示したように、指によって形成される容量素子C2が容量素子C1に直列に追加された形となる。この状態では、容量素子C1,C2に対する充放電に伴って、それぞれ電流I1,I2が流れる。このときの容量素子C1の他端Pの電位波形は、例えば図3Aの波形V1のようになり、これが電圧検出器DETによって検出される。このとき、点Pの電位は、容量素子C1,C2を流れる電流I1,I2の値によって定まる分圧電位となる。このため、波形V1は、非接触状態での波形V0よりも小さい値となる。電圧検出器DETは、後述するように、検出した電圧を所定のしきい値電圧Vthと比較し、このしきい値電圧以上であれば非接触状態と判断する一方、しきい値電圧未満であれば接触状態と判断する。このようにして、タッチ検出が可能となる。<実施の形態>[表示装置1の構成]図4は、本開示の一実施の形態に係る半導体装置半導体回路部を備えた表示装置タッチセンサ付きの表示装置1の要部断面構造を表すものである。この表示装置1は、表示素子として液晶素子を用いると共に、この液晶素子に元々備えられている電極の一部後述する共通電極43および表示用駆動信号後述するコモン駆動信号Vcomを兼用して静電容量型タッチセンサを構成したものである。すなわち、表示装置1は、表示機能およびタッチセンサ機能を有している。図4に示したように、この表示装置1は、画素基板2と、この画素基板2に対向して配置された対向基板4と、画素基板2と対向基板4との間に挿設された液晶層6とを備えている。画素基板2は、回路基板としてのTFT基板21と、このTFT基板21上に形成された共通電極/センサ駆動用電極43と、この共通電極/センサ駆動用電極43上において絶縁層23を介してマトリクス状に配設された複数の画素電極22とを有する。TFT基板21には、各画素電極22を駆動するための図示しない表示ドライバやTFT薄膜トランジスタの他、各画素電極22に画像信号を供給する信号線後述するデータ線25や、各TFTを駆動するゲート線後述するゲート線26等の配線が形成されている。TFT基板21にはまた、後述するタッチ検出動作を行う検出回路が形成されていてもよい。共通電極/センサ用駆動電極43以下、単に共通電極43と称するは、各表示画素に共通の共通電極であると共に、タッチ検出動作を行うタッチセンサの一部を構成するセンサ用駆動電極としても兼用されるものであり、図1における駆動電極E1に相当する。すなわち、この共通電極43には、交流矩形波形のコモン駆動信号Vcomが印加されるようになっている。このコモン駆動信号Vcomは、画素電極22に印加される画素電圧とともに各表示画素の表示電圧を画定するものであるが、タッチセンサの駆動信号としても兼用されるものであり、図1の駆動信号線Sacから供給される交流矩形波Sgに相当する。すなわち、このコモン駆動信号Vcomは、所定の周期ごとに極性反転するものとなっている。対向基板4は、ガラス基板41と、このガラス基板41の一方の面に形成されたカラーフィルタ42と、このカラーフィルタ42の上に形成されたセンサ用検出電極タッチ検出電極44とを有する。また、ガラス基板41の他方の面には、偏光板45が配設されている。カラーフィルタ42は、例えば赤R、緑G、青Bの3色のカラーフィルタ層を周期的に配列して構成したものであり、表示画素画素電極22ごとにR、G、Bの3色が1組として対応付けられている。センサ用検出電極44は、タッチセンサの一部を構成するものであり、図1における検出電極E2に相当する。液晶層6は、電界の状態に応じてそこを通過する光を変調するものであり、例えば、TNツイステッドネマティック、VA垂直配向、ECB電界制御複屈折等の各種モードの液晶が用いられる。あるいは、FFSフリンジフィールドスイッチングモードや、IPSインプレーンスイッチングモード等の横電界モードの液晶を用いるようにしてもよい。なお、液晶層6と画素基板2との間、および液晶層6と対向基板4との間には、それぞれ配向膜が配設され、また、画素基板2の下面側には入射側偏光板が配置されるが、ここでは図示を省略している。共通電極43およびセンサ用検出電極44の詳細構成例図5は、共通電極43およびセンサ用検出電極44の一構成例を斜視状態にて表したものである。この例では、共通電極43は、図の左右方向に延在する複数のストライプ状の電極パターンここでは、一例としてn個n:2以上の整数の共通電極431~43nからなるに分割されている。各電極パターンには、共通電極ドライバ43Dによってコモン駆動信号Vcomが順次供給され、後述するように時分割的に線順次走査駆動が行われるようになっている。一方、センサ用検出電極44は、共通電極43の電極パターンの延在方向と直交する方向に延びる複数のストライプ状の電極パターンから構成されている。センサ用検出電極44の各電極パターンからは、それぞれ、検出信号Vdetが出力され、後述する検出回路8に入力されるようになっている。画素構造およびドライバの構成例図6および図7は、表示装置1における画素構造および各種ドライバの構成例を表したものである。表示装置1では、有効表示領域10A内に、TFT素子Trと液晶素子LCとを有する複数の表示画素20画素がマトリクス状に配置されている。すなわち、複数の表示画素20を有する表示部が、有効表示領域10Aに配設されている。各表示画素20には、TFT素子Trを含む画素回路が形成されている。また、この有効表示領域10Aの外縁外周に位置する額縁領域非表示領域10B内には、後述する半導体装置半導体回路部を含む周辺回路表示ドライバおよび検出回路8DETが配設されている。なお、図6および図7において、X軸方向が水平ライン方向H方向,第2の方向に対応すると共に、Y軸方向が垂直ライン方向V方向,第1の方向に対応し、以降の他の図においても同様である。図6に示した例では、額縁領域10B内には、表示ドライバとしてのゲートドライバ26D走査線駆動回路、共通電極ドライバ43Dおよびデータドライバ25D信号線駆動回路と、検出回路8とが配設されている。ゲートドライバ26Dは、複数の表示画素20を垂直ライン方向Y軸方向,第1の方向に沿って順次駆動する回路である。データドライバ25Dは、駆動対象の表示画素20に対して映像信号を供給する回路である。ここで、これらのゲートドライバ26D、共通電極ドライバ43D、データドライバ25Dおよび検出回路8が、本開示における周辺回路の一具体例に対応する。表示画素20には、ゲートドライバ26Dに接続されたゲート線26と、データドライバ25Dに接続された信号線データ線25と、共通電極ドライバ43Dに接続された共通電極431~43nとが接続されている。共通電極ドライバ43Dは、前述したように、共通電極431~43nに対してコモン駆動信号VcomVcom~Vcomを順次供給するものである。この共通電極ドライバ43Dは、例えば、シフトレジスタ43D1と、COMセレクト部43D2と、レベルシフタ43D3と、COMバッファ43D4とを有している。シフトレジスタ43D1は、入力パルスを順次転送するためのロジック回路である。具体的には、このシフトレジスタ43D1に対して転送トリガーパルススタートパルスを入力することにより、クロック転送を開始するようになっている。また、1フレーム期間内で複数回のスタートパルスを入力するようにした場合には、その度に転送を繰り返すことができるようになっている。なお、シフトレジスタ43D1としては、複数個の共通電極431~43nをそれぞれ制御するために、各々独立した転送ロジック回路としてもよい。ただし、その場合には制御回路規模が大きくなるため、後述する図7に示したように、転送ロジック回路は、ゲートドライバと共通電極ドライバとで共用するようにすることが好ましく、更には、共通電極43の個数に関わらず単一であることが好ましい。COMセレクト部43D2は、コモン駆動信号Vcomを、有効表示領域10A内の各表示画素20に対して出力するか否かを制御するロジック回路である。すなわち、コモン駆動信号Vcomの出力を、有効表示領域10A内の位置等に応じて制御している。また、このCOMセレクト部43D2に対して入力する制御パルスを可変とすることにより、例えば1水平ラインごとにコモン駆動信号Vcomの出力位置を任意に移動させたり、複数の水平期間後に出力位置を移動させたりすることが可能となっている。レベルシフタ43D3は、COMセレクト部43D2から供給される制御信号を、コモン駆動信号Vcomを制御するのに十分な電位レベルまでシフトさせるための回路である。COMバッファ43D4は、コモン駆動信号VcomVcom~Vcomを順次供給するための最終出力ロジック回路であり、バッファ回路等を含んで構成されている。なお、このCOMバッファ43D4には、コモン駆動信号Vcomを生成する際に用いられる所定のCOM電圧が供給されるようになっている。一方、図7に示した例では、額縁領域10B内には、表示ドライバとしてのT/GDC/DCコンバータ20D、ゲート共通電極ドライバ40Dおよびデータドライバ25Dと、検出回路8とが配設されている。T/GDC/DCコンバータ20Dは、T/GタイミングジェネレータおよびDC/DCコンバータとしての役割を果たすものである。ゲート共通電極ドライバ40Dは、ゲート線26を介して各表示画素20に対してゲート駆動信号を供給すると共に、共通電極431~43nに対してコモン駆動信号VcomVcom~Vcomを順次供給するものである。ここで、これらのゲート共通電極ドライバ40D、データドライバ25Dおよび検出回路8が、本開示における周辺回路の一具体例に対応する。表示画素20には、ゲート共通電極ドライバ40Dに接続されたゲート線26および共通電極431~43nと、データドライバ25Dに接続されたデータ線25とが接続されている。ゲート共通電極ドライバ40Dは、例えば、シフトレジスタ40D1と、イネーブルコントロール部40D2と、ゲート/COMセレクト部40D3と、レベルシフタ40D4と、ゲート/COMバッファ40D5とを有している。シフトレジスタ40D1は、ゲートドライバと共通電極ドライバとで共用されていること以外は、前述したシフトレジスタ43D1と同様の機能を有している。イネールブルコントロール部40D2は、シフトレジスタ40D1から転送されたクロックパルスを利用してイネーブルパルスを取り込むことにより、ゲート線26を制御するためのパルスを生成するものである。ゲート/COMセレクト部40D3は、コモン駆動信号Vcomおよびゲート信号VGをそれぞれ、有効表示領域10A内の各表示画素20に対して出力するか否かを制御するロジック回路である。すなわち、コモン駆動信号Vcomおよびゲート信号VGの出力をそれぞれ、有効表示領域10A内の位置等に応じて制御している。レベルシフタ40D4は、ゲート/COMセレクト部40D3から供給される制御信号を、ゲート信号VGおよびコモン駆動信号Vcomをそれぞれ制御するのに十分な電位レベルまでシフトさせるための回路である。ゲート/COMバッファ40D5は、コモン駆動信号VcomVcom~Vcomおよびゲート信号VGVG~VGをそれぞれ順次供給するための最終出力ロジック回路であり、バッファ回路等を含んで構成されている。なお、このゲート/COMバッファ40D5には、コモン駆動信号Vcomおよびゲート電圧VGを生成する際に用いられる所定のCOM/ゲート電圧が供給されるようになっている。検出回路8の回路構成例図8は、図6および図7に示した検出回路8の回路構成例を表したものである。この検出回路8電圧検出器DETは、増幅部81、A/Dアナログ/デジタル変換部83、信号処理部84、座標抽出部85および抵抗器Rを有している。増幅部81は、入力端子Tinから入力される検出信号Vdetを増幅する部分であり、信号増幅用のオペアンプ811と、2つの抵抗器812R,813Rと、2つのキャパシタ812C,813Cとを有している。オペアンプ811の正入力端は、入力端子Tinに接続され、出力端は後述するA/D変換部83の入力端に接続されている。抵抗器812Rおよびキャパシタ812Cの一端は、ともにオペアンプ811の出力端に接続され、抵抗器812Rおよびキャパシタ812Cの他端は、ともにオペアンプ811の負入力端-に接続されている。また、抵抗器813Rの一端は、抵抗器812Rおよびキャパシタ812Cの他端に接続され、抵抗器813Rの他端は、キャパシタ813Rを介して接地に接続されている。これにより、抵抗器812Rおよびキャパシタ812Cが、高域をカットし低域を通過させるローパスフィルタLPFとして機能すると共に、抵抗器813Rおよびキャパシタ813Cが、高域を通過させるハイパスフィルタHPFとして機能する。抵抗器Rは、オペアンプ811の正入力端側の接続点Pと、接地との間に配置されている。この抵抗器Rは、センサ用検出電極44がフローティング状態になってしまうのを回避して安定状態を保つためのものである。これにより、検出回路8において、検出信号Vdetの信号値がふらついて変動してしまうのが回避されると共に、この抵抗器Rを介して静電気を接地に逃がすことができるという利点もある。A/D変換部83は、増幅部81において増幅されたアナログの検出信号Vdetを、デジタルの検出信号に変換する部分であり、図示しないコンパレータを含んで構成されている。このコンパレータは、入力された検出信号と所定のしきい値電圧Vth図3参照との電位を比較するものである。信号処理部84は、A/D変換部83から出力されるデジタルの検出信号に対し、所定の信号処理例えば、デジタル的なノイズ除去処理や、周波数情報を位置情報に変換する処理などの信号処理を施すものである。座標抽出部85は、信号処理部84から出力される検出信号に基づいて検出結果を求め、出力端子Toutから出力するものである。この検出結果とは、タッチされたか否か、およびタッチされた場合にはその部分の位置座標を含むものである。画素基板2の断面構成例ここで、図9~図12を参照して、上述した画素基板2における有効表示領域10Aおよび周辺回路での断面構成例について説明する。図9は、画素基板2における有効表示領域10A、および画素基板2における周辺回路ここでは一例として、共通電極ドライバ43Dまたはゲート共通電極ドライバ40Dでの断面構成例を表したものである。図9に示した断面構成例では、基板300上に、ゲート電極301、ゲート絶縁膜302、半導体層303、層間絶縁膜304、ソース電極305Sおよびドレイン電極305D第1導電体部、ならびに平坦化膜306絶縁体層がこの順に積層されている。また、この断面構成例では、平坦化膜306上に、共通電極43第2導電体部、絶縁層23および画素電極22第2導電体部がこの順に積層されている。基板300は、画素基板2における支持基板であり、例えばガラス基板や半導体基板等からなる。ゲート電極301は、例えばアルミニウムAlやモリブデンMo等の金属材料からなり、その厚みは例えば10~100nm程度である。ゲート絶縁膜302は、例えばシリコン酸化物SiO2やシリコン窒化物SiN等の絶縁材料からなり、その厚みは10~100nm程度である。半導体層303は、例えばシリコンSiや酸化物半導体,化合物半導体等の各種の半導体材料からなり、その厚みは10~100nm程度である。層間絶縁膜304は、例えばSiO2やSiN等の絶縁材料からなり、その厚みは100~1000nm程度である。ソース電極305Sおよびドレイン電極305Dはそれぞれ、例えばAlやMo等の金属材料からなり、それらの厚みは例えば100~1500nm程度である。これらのゲート電極301、ゲート絶縁膜302、半導体層303、層間絶縁膜304、ドレイン電極305Dおよびソース電極305Sにより、半導体素子としての薄膜トランジスタTFTが形成されるようになっている。平坦化膜306は、ソース電極305Sおよびドレイン電極305Dと、画素電極22、絶縁層23または共通電極43との層間に配設されており、厚膜状の絶縁体層である。この平坦化膜306は、例えば有機絶縁性材料樹脂材料からなり、その厚みは、例えば0.5~10μm程度である。特に、この平坦化膜306の厚みは、少なくとも以下説明するコンタクト部CTの形成領域付近において、例えば3μm以上となっていることが望ましい。これにより後述するように信号線容量が低減され、消費電力の削減や画質改善が図られるからである。この平坦化膜306には、貫通孔コンタクトホールHが形成されている。そして、この貫通孔Hの内部には、ドレイン電極305Dと画素電極22または共通電極43とを電気的に接続するコンタクト部CTが形成されている。このコンタクト部CTここでは、画素電極22のうちのコンタクト部CTの構成部分は、貫通孔Hの内面形状壁面形状および底面形状に倣う覆うようにして形成されている。すなわち、コンタクト部CTは、CMPChemicalMechanicalPolishing;化学機械研磨等ではなく、後述するようにスパッタ法等を用いて形成されるようになっている。このような貫通孔Hは、例えば有効表示領域10Aでは、例えば底面における内径a=6μm以下程度の矩形柱状や円柱形状楕円柱形状等となっている。また、例えば周辺回路では、例えば底面における内径a=10μm以下程度の矩形柱状や円柱形状楕円柱形状等となっている。この貫通孔Hは、図9および図10に示したように、底面における内径をa、深さ平坦化膜306の膜厚に対応をbとすると、そのアスペクト比R=b/aがある程度高い例えば後述するように、R≧0.42程度ものとなっている。また、貫通孔Hのテーパ角θ貫通孔Hの底面ドレイン電極305の表面と壁面とがなす角度が、鋭角0°<θ<90°となっている。このテーパ角θは、特に有効表示領域10Aでは、75°以下0°<θ≦75°となっていることが望ましい。ドレイン電極305Dと画素電極22との電気的接続については、接続抵抗コンタクト抵抗の変化による表示輝度変動を考慮すると、特に確実良好な電気的接続が必要とされるためである。ここで、このようなコンタクト部CTは、例えば以下のようにして形成することができる。すなわち、まず、基板300上に、前述した材料からなるゲート電極301、ゲート絶縁膜302、半導体層303および層間絶縁膜304をそれぞれ、例えばフォトリソグラフィ技術を用いて、この順に形成する。次いで、層間絶縁膜304上に、前述した材料からなるソース電極305Sおよびドレイン電極305Dを、例えばスパッタ法を用いたフォトリソグラフィ技術によって形成する。続いて、ソース電極305Sおよびドレイン電極305D上に、前述した材料からなる厚膜状の平坦化膜306を、例えばCVDChemicalVaporDeposition;化学気相成長法や蒸着法等を用いたフォトリソグラフィ技術によって形成する。そののち、この平坦化膜306に対して、上述したテーパ角θ0°<θ<90°を有する貫通孔Hを、例えばフォトリソグラフィ技術を用いて形成する。この貫通孔Hの形成の際には、例えば図11に模式的に示したように、ポストベーク工程の際の熱による平坦化膜306樹脂膜のリフロー再流動現象を利用して行うことが可能である。具体的には、例えば図12Aに示したように、まず、ポストベーク工程の前の露光工程の際に、貫通孔Hの形成領域付近においてハーフトーン露光を行い、階段状の貫通孔を形成する。次いで、ポスベーク工程例えば200°C程度の高温焼成を行うことによって、上述した平坦化膜306のリフロー現象が生じ、その結果、例えば図12Bに示した貫通孔Hが形成される。このようにして、アスペクト比Rがある程度高い貫通孔Hにおいても、良好なカバレッジを得ることが可能となる。なお、このようなハーフトーン露光を用いる手法の他に、平坦化膜306としてTgガラス転移点の低い材料高リフロー性材料を用いることにより、テーパ角θ0°<θ<90°を有する貫通孔Hを形成することが可能である。平坦化膜306のTgを下げる手法としては、平均分子量を下げる、架橋に寄与する部位を減らす、架橋反応に寄与する部位の分解温度を上げる、架橋点を減らすなどの手法があり、これらを単独もしくは併用してTgを調整することが可能である。その後は、平坦化膜306上に、共通電極43および絶縁層23をこの順に形成し、貫通孔Hの内面形状に倣うように、画素電極22をスパッタ法等を用いて形成する。これにより、ドレイン電極305Dと画素電極22または共通電極43とが電気的に接続され、図9に示したコンタクト部CTが形成される。[表示装置1の作用効果]1.基本動作この表示装置1では、画素基板2の表示ドライバ共通電極ドライバ43D等が、共通電極43の各電極パターン共通電極431~43nに対してコモン駆動信号Vcomを線順次で供給する。この表示ドライバはまた、信号線25を介して画素電極22へ画素信号画像信号を供給すると共に、これに同期して、ゲート線26を介して各画素電極のTFTTFT素子Trのスイッチングを線順次で制御する。これにより、液晶層6には、表示画素20ごとに、コモン駆動信号Vcomと各画像信号とにより定まる縦方向基板に垂直な方向の電界が印加され、液晶状態の変調が行われる。一方、対向基板4の側では、共通電極43の各電極パターンとセンサ用検出電極44の各電極パターンとの交差部分に、容量素子C1が形成される。ここで、例えば図5中の矢印スキャン方向に示したように、共通電極43の各電極パターンに、コモン駆動信号Vcomを時分割的に順次印加していくと、以下のようになる。すなわち、印加された共通電極43の電極パターンとセンサ用検出電極44の各電極パターンとの交差部分に形成されている一列分の容量素子C1の各々に対し、充放電が行われる。その結果、容量素子C1の容量値に応じた大きさの検出信号Vdetが、センサ用検出電極44の各電極パターンからそれぞれ出力される。対向基板4の表面にユーザの指が触れられていない状態においては、この検出信号Vdetの大きさはほぼ一定となる。コモン駆動信号Vcomのスキャンに伴い、充放電の対象となる容量素子C1の列が線順次的に移動していく。ここで、対向基板4の表面のいずれかの場所にユーザの指が触れると、そのタッチ箇所に元々形成されている容量素子C1に、指による容量素子C2が付加される。その結果、そのタッチ箇所がスキャンされた時点すなわち、共通電極43の電極パターンのうち、そのタッチ箇所に対応する電極パターンにコモン駆動信号Vcomが印加されたときの検出信号Vdetの値が、他の箇所よりも小さくなる。検出回路8は、この検出信号Vdetをしきい値電圧Vthと比較して、しきい値電圧Vth未満の場合に、その箇所をタッチ箇所として判定する。このタッチ箇所は、コモン駆動信号Vcomの印加タイミングと、しきい値電圧Vth未満の検出信号Vdetの検出タイミングとから割り出すことができる。このようにして、タッチセンサ付きの表示装置1では、液晶表示素子に元々備えられている共通電極43が、駆動電極と検出電極とからなる一対のタッチセンサ用電極のうちの一方として兼用されている。また、表示用駆動信号としてのコモン駆動信号Vcomが、タッチセンサ用駆動信号として共用されている。これにより、静電容量型のタッチセンサにおいて、新たに設ける電極はセンサ用検出電極44だけでよく、また、タッチセンサ用駆動信号を新たに用意する必要がない。したがって、構成が簡単である。また、従来のタッチセンサ付き表示装置では、センサに流れる電流の大きさを正確に測定し、その測定値に基づいてタッチ位置をアナログ演算により求めるようにしている。これに対し、本実施の形態の表示装置1では、タッチの有無に応じた電流の相対変化電位変化の有無をデジタル的に検知するだけでよいので、簡単な検出回路構成で検出精度を高めることができる。また、コモン駆動信号Vcomの印加用に元々設けられている共通電極43と、新たに設けたセンサ用検出電極44との間に静電容量を形成し、この静電容量が利用者の指の接触によって変化することを利用してタッチ検出を行うようにしている。このため、利用者の電位が不定であることが多いモバイル機器用途にも適合可能である。更に、センサ用検出電極44が複数の電極パターンに分割されると共に、各電極パターンが個別に時分割的に駆動されるため、タッチ位置の検出も可能となる。2.コンタクト部CTにおける作用次に、前述した画素基板2におけるコンタクト部CTの作用について、比較例と比較しつつ詳細に説明する。まず、本実施の形態の画素基板2では、信号線容量を低減して時定数を低下させ、消費電力を低減させると共に、映像表示の際のクロストーク現象を抑えて画質向上を図るため、平坦化膜306が厚膜状となっている。これに伴い、この平坦化膜306に形成された貫通孔Hの深さbも大きくなることから、前述したように、貫通孔Hのアスペクト比R=b/aはある程度高くなっている。例えば図13Aに示したように、貫通孔Hのアスペクト比R≧0.42に設定すると、コンタクト部CTにおける抵抗コンタクト抵抗は、約90kΩ5μm×5μmのシート抵抗での換算値以上の高抵抗値となる。また、このコンタクト抵抗は、例えば図13Bに示したように、テーパ角θが大きくなるのに従って、より高いものとなってしまう。2-1.比較例ここで、図14A,Bに示した比較例のように、貫通孔Hにおけるテーパ角θが90°よりも大きくθ>90°となり、逆テーパ形状オーバーハング形状となっている場合には、コンタクト部CTにおいて以下の問題が生じてしまう。具体的には、例えば図14A中の符号P101で示したように、貫通孔Hの壁面等において電極層307画素電極等の断線が生じ、その結果、貫通孔H内にコンタクト部CTが形成されなくなってしまうことから、接続不良コンタクト不良が発生する。あるいは、例えば図14B中の符号P102に示したように、かろうじてコンタクト部CTが形成され、ドレイン電極305Dと画素電極22または共通電極43との間の電気的接続は確保されたとしても、電極層307の厚み等が不十分であることなどから、コンタクト抵抗が増大してしまう。このような逆テーパ形状オーバーハング形状の貫通孔Hは、前述した図11のように、ポストベーク工程の際の熱による平坦化膜306樹脂膜のリフロー現象が起因で生じ易くなる。具体的には、ポストベーク工程において樹脂系の平坦化膜306がシュリンク縮小化する際に、平坦化膜306は下地と密着していることから、再流動するのは主に下地側界面側よりも上の部分である。したがって、平坦化膜306が厚膜状であると共に下地との接触面積が小さい場合等には、図11中の破線の矢印で示したようにして、再流動の際にオーバーハング形状となり易くなるのである。このようにして、貫通孔Hにおけるテーパ角θが90°よりも大きくθ>90°なっている比較例では、コンタクト部CT貫通孔Hにおいて、断線接続不良や抵抗値コンタクト抵抗の増大が発生し易くなる。その結果、この比較例では、コンタクト部CTにおける電気的接続性が低下し、製造の際の歩留りが悪化することから、信頼性が低下してしまうことになる。2-2.本実施の形態これに対して本実施の形態では、図9A,Bおよび図10に示したように、ドレイン電極305と画素電極22または共通電極43とを電気的に接続するコンタクト部CTが、テーパ角θが鋭角0°<θ<90°である平坦化膜306に対する貫通孔Hの内面形状に倣うように形成されている。ここで、厚膜状の平坦化膜306の膜厚貫通孔Hの深さbが、例えば前述したように3.0μm以上である場合には、例えば図15Aに示したように、貫通孔Hのテーパ角θを鋭角に設定するには、隣接するコンタクトCT間の距離を5μm程度以上に設定すればよい。このようなコンタクト部CTが形成されていることにより、本実施の形態では、平坦化膜306が厚膜状であっても、コンタクト部CTの貫通孔Hの内面への被覆性が向上し、コンタクト部CTにおける断線接続不良や抵抗値コンタクト抵抗の増大が抑えられる。すなわち、貫通孔Hにおけるアスペクト比Rが高くなっているにも関わらず、テーパ角θが鋭角緩やかになっていることにより、コンタクト抵抗が低く抑えられる。以上のように本実施の形態では、ドレイン電極305と画素電極22または共通電極43とを電気的に接続するコンタクト部CTが、テーパ角θが鋭角である平坦化膜306に対する貫通孔Hの内面形状に倣って形成されるようにしたので、平坦化膜306が厚膜状であっても、コンタクト部CTにおける断線や抵抗値の増大を抑えることができる。よって、コンタクト部CTにおける電気的接続をより確実に行うことができ、製造の際の歩留りを向上させることが可能となる結果、信頼性を向上させることが可能となる。具体的には、例えば図15Bに示したように、テーパ角θが鋭角0°<θ<90°となることによって、コンタクト不良を著しく減少させることができ、歩留り信頼性を向上させることが可能となる。また、平坦化膜306が厚膜状となっている例えば、貫通孔Hのアスペクト比R≧0.42ようにしたので、信号線容量を低減して時定数を低下させ、消費電力を低減させると共に、映像表示の際のクロストーク現象を抑えて画質向上を図ることが可能となる。特に、1水平期間においてタッチ検出動作と映像信号の書き込み動作とを行うようにした場合、どちらの動作についても有利な効果が得られる。更に、本実施の形態では、液晶層6内に配設される柱状スペーサ図示せずの配置に関して、以下のことが言える。具体的には、まず、樹脂系の平坦化膜306を厚膜状にした場合において、表示装置1液晶パネルを面押したときに、柱状スペーサ付近において、平坦化膜306上に形成された金属層や無機絶縁膜が割れ易くなるという問題がある。これは、無機膜に比べて弾性変形量の大きな樹脂系の平坦化膜306を厚膜状にしたことに起因して、同じ単位面積当たりの印加圧力における弾性変形量が大きくなり、無機膜等の許容変形量を超えてしまったことが原因であると考えられる。特に貫通孔H付近では、平坦化膜306の形状がフラット平坦ではないことから、応力集中が生じた箇所で割れが発生し易くなる。そこで、例えば図16に示したように、柱状スペーサとコンタクト部CTとの間の距離を約2.5μm3μm程度よりも大きくする離すことにより、貫通孔H付近における応力集中が緩和され、これに起因した無機膜等の割れを低減することが可能となる。また、上述した金属層や無機絶縁膜に凸形状を設けておき、柱状スペーサとの接触部分における樹脂系の平坦化膜306の厚みを小さくすることにより、平坦化膜306の弾性変形量を抑制し、結果として面押しによる無機膜等の割れを改善することもできる。更に、平坦化膜306を厚膜状として場合において上記した面押し強度を保つためには、柱状スペーサの配置率配置密度をある程度大きくすることが有効であると言える。具体的には、例えば図17に示した実験例1~3表示装置1において表示階調を変化させた場合に、印加応力の変化に応じてシミが視認されるか否かの官能評価実験の結果により、以下のことが言える。すなわち、平坦化膜306の膜厚が2.1μmの場合、柱状スペーサの配置率は、0.27程度よりも大きいことが望ましい。<適用例>次に、図18~図22を参照して、上記実施の形態の表示装置1タッチセンサ付きの表示装置の適用例について説明する。この表示装置1は、テレビジョン装置,デジタルカメラ,ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置あるいはビデオカメラなどのあらゆる分野の電子機器に適用することが可能である。言い換えると、表示装置1は、外部から入力された映像信号あるいは内部で生成した映像信号を、画像あるいは映像として表示するあらゆる分野の電子機器に適用することが可能である。適用例1図18は、表示装置1が適用されるテレビジョン装置の外観を表したものである。このテレビジョン装置は、例えば、フロントパネル511およびフィルターガラス512を含む映像表示画面部510を有しており、この映像表示画面部510が表示装置1により構成されている。適用例2図19は、表示装置1が適用されるデジタルカメラの外観を表したものである。このデジタルカメラは、例えば、フラッシュ用の発光部521、表示部522、メニュースイッチ523およびシャッターボタン524を有しており、その表示部522が表示装置1により構成されている。適用例3図20は、表示装置1が適用されるノート型パーソナルコンピュータの外観を表したものである。このノート型パーソナルコンピュータは、例えば、本体531,文字等の入力操作のためのキーボード532および画像を表示する表示部533を有しており、その表示部533が表示装置1により構成されている。適用例4図21は、表示装置1が適用されるビデオカメラの外観を表したものである。このビデオカメラは、例えば、本体部541,この本体部541の前方側面に設けられた被写体撮影用のレンズ542,撮影時のスタート/ストップスイッチ543および表示部544を有している。そして、その表示部544が表示装置1により構成されている。適用例5図22は、表示装置1が適用される携帯電話機の外観を表したものである。この携帯電話機は、例えば、上側筐体710と下側筐体720とを連結部ヒンジ部730で連結したものであり、ディスプレイ740,サブディスプレイ750,ピクチャーライト760およびカメラ770を有している。そのディスプレイ740またはサブディスプレイ750が、表示装置1により構成されている。<変形例>以上、実施の形態および適用例を挙げて本技術を説明したが、本技術はこれらの実施の形態等に限定されず、種々の変形が可能である。例えば、コンタクト部CTの形状や形成位置については、上記実施の形態等で説明したものには限られず、貫通孔Hのテーパ角θが鋭角となっているのであれば、他の形状や形成位置等であってもよい。また、上記実施の形態等では、第1導電体部の一例として、半導体素子の電極薄膜トランジスタのドレイン電極を挙げて説明すると共に、第2導電体部の一例として、画素電極および共通電極を挙げて説明したが、これらには限られない。更に、上記実施の形態等では、半導体装置半導体回路部,コンタクト部が、有効表示領域画素回路内および額縁領域周辺回路内の双方に形成されている場合について説明したが、これには限られない。すなわち、半導体装置半導体回路部,コンタクト部が、有効表示領域画素回路内および額縁領域周辺回路内のうちの少なくとも一方の領域内に配設されているようにすればよい。加えて、上記実施の形態等では、表示装置の一例として、タッチセンサ付きの表示装置タッチセンサ機能を有する表示装置について説明したが、これには限られず、本技術は、そのようなタッチセンサ機能を有しない一般の表示装置に対しても適用することが可能である。また、上記実施の形態等では、表示素子として液晶素子を用いた表示装置液晶表示装置について説明したが、本技術は、それ以外の表示素子、例えば有機EL素子を用いた表示装置有機EL表示装置にも適用することが可能である。更に、上記実施の形態等では、半導体装置半導体回路部を備えた装置の一例として表示装置を挙げて説明したが、これには限られず、本開示の半導体装置半導体回路部は、表示装置以外の他の装置にも適用することが可能である。なお、本技術は以下のような構成を取ることも可能である。1下層側の第1導電体部および上層側の第2導電体部と、前記第1の導電体部と前記第2の導電体部との間に設けられた、厚膜状の絶縁体層と、前記絶縁体層に対する貫通孔の内面形状に倣うように形成され、前記第1導電体部と前記第2導電体部とを電気的に接続するコンタクト部とを備え、前記貫通孔のテーパ角が鋭角である半導体装置。2前記テーパ角が、0°よりも大きく、かつ75°以下である上記1に記載の半導体装置。3前記貫通孔のアスペクト比が、0.42以上である上記1または2に記載の半導体装置。4前記絶縁体層の膜厚が、少なくとも前記コンタクト部の形成領域付近において、3μm以上である上記3に記載の半導体装置。5前記第1導電体膜が、半導体素子の電極である上記1ないし4のいずれか1項に記載の半導体装置。6前記半導体素子が薄膜トランジスタである上記5に記載の半導体装置。7前記テーパ角は、前記第1導電体部の表面と前記貫通孔の壁面とがなす角度である上記1ないし6のいずれか1項に記載の半導体装置。8表示部と、半導体回路部とを備え、前記半導体回路部は、互いに異なる層に形成された、下層側の第1導電体部および上層側の第2導電体部と、前記第1の導電体部と前記第2の導電体部との間に設けられた、厚膜状の絶縁体層と、前記絶縁体層に対する貫通孔の内面形状に倣うように形成され、前記第1導電体部と前記第2導電体部とを電気的に接続するコンタクト部とを有し、前記貫通孔のテーパ角が鋭角である表示装置。9前記表示部は、有効表示領域に配設され、前記半導体回路部は、前記有効表示領域と、この有効表示領域の外縁に位置する額縁領域と、のうちの少なくとも一方の領域内に配設されている上記8に記載の表示装置。10前記表示部は、各々が画素回路を含む複数の画素を有し、前記額縁領域に周辺回路が形成され、前記半導体回路部は、前記画素回路内および前記周辺回路内に配設されている上記9に記載の表示装置。11タッチセンサ機能を有する上記8ないし10のいずれか1項に記載の表示装置。12前記表示部が、液晶素子または有機EL素子を用いて構成されている上記8ないし11のいずれか1項に記載の表示装置。13表示部と半導体回路部とを有する表示装置を備え、前記半導体回路部は、下層側の第1導電体部および上層側の第2導電体部と、前記第1の導電体部と前記第2の導電体部との間に設けられた、厚膜状の絶縁体層と、前記絶縁体層に対する貫通孔の内面形状に倣うように形成され、前記第1導電体部と前記第2導電体部とを電気的に接続するコンタクト部とを有し、前記貫通孔のテーパ角が鋭角である電子機器。14基板上に第1導電体部を形成する工程と、前記第1導電体部上に、厚膜状の絶縁体層を形成する工程と、前記絶縁体層に、テーパ角が鋭角である貫通孔を形成する工程と、前記第1導電体部と電気的に接続されたコンタクト部を、前記貫通孔の内面形状に倣うようにして形成する工程と、前記絶縁体層上に、前記コンタクト部を介して前記第1導電体部と電気的に接続された第2導電体部を形成する工程とを含む半導体装置の製造方法。15ハーフトーン露光を用いたフォトリソグラフィ技術によって、前記貫通孔を形成する上記14に記載の半導体装置の製造方法。"