複数の撮像素子を用いて撮影する撮像装置において、複数の撮像素子からライン単位で出力される画像データを保存する、前記各撮像素子に対応した複数のラインメモリと、前記複数のラインメモリに保存されたライン単位の画像データを時分割で取り出して画像処理を施す画像処理手段を備えたことを特徴とする撮像装置。前記複数のラインメモリの読み出しクロックの周波数は、書き込みクロックの周波数のn倍n≧2以上であることを特徴とする請求項1記載の撮像装置。しかし、この撮像装置は複数の撮像素子を使用するため、撮像素子数に伴う画像処理のハードウェア量が多くなりコストが上がり、また、複数の画像データを別々に扱うためにデータハンドリングが煩雑となる問題があった。本発明は上記した課題に鑑みてなされたもので、本発明の目的は、複数の撮像素子を使用する撮像装置において、撮像素子数に伴うハードウェア量の増加によるコストアップを抑制し、また、撮影画像のデータハンドリングが容易となり制御が簡単な撮像装置を提供することにある。本発明は、複数の撮像素子を用いて撮影する撮像装置において、複数の撮像素子からライン単位で出力される画像データを保存する、前記各撮像素子に対応した複数のラインメモリと、前記複数のラインメモリに保存されたライン単位の画像データを時分割で取り出して画像処理を施す画像処理手段を備えたことを最も主要な特徴とする。本発明によれば、複数の画像処理ハードウェアを1つのハードウェアで構成して、複数のデータを1つのデータとして処理するので、撮像素子数に伴うハードウェア量の増加によるコストアップが抑制され、また、撮影画像のデータハンドリングが容易となり撮像装置を簡単に制御することができる。以下、発明の実施の形態について図面により詳細に説明する。撮像装置は、360度を一度に撮像、またはある所定の角度を個別に撮って、後でつなぎ合せることで、360度の画像を取得する。撮像装置においては、複数の撮像素子を利用し、合成する必要があるため、ハードウェアを追加すると、小型化の妨げとコスト上昇となるので、本発明では、ライン毎に処理することで、合成処理のし易さと、小型化を実現し、コスト上昇を抑制する。そのために、本発明では、撮像装置における撮影時の画像処理に際して、複数の画像データを1つの画像処理回路で処理する。図1は、本発明の実施形態の撮像装置の全体構成を示す。この実施形態の撮像装置1の撮像光学系は、各々半球画像を結像するための180度以上の画角を有する第の1魚眼レンズ11、第2の魚眼レンズ12を有し、半球画像の結像先には、例えば、2つのCMOSセンサー21、22を備えている。2つのCMOSセンサー21、22が出力する2つの半球画像は、所定の画像処理が施された後、互いにオーバーラップ領域を有しており、撮像装置1内部のダイナミックメモリ41に蓄えられた後、画像合成器42によりオーバーラップ領域を基に全方位画像として合成されて再度ダイナミックメモリ41に蓄えられた後、必要に応じてUSBインターフェイス31を通して、パーソナルコンピュータ2に全方位画像が転送される。図2は、本発明の実施形態である撮像装置の構成を示し、図3は、従来の撮像装置の構成を示す。図3において、101は撮像制御回路、102、103はCMOSセンサー、110、111は画像処理回路、107はダイナミックメモリ、108は画像合成器、109はUSBI/Fである。従来の撮像装置では、2つのCMOSセンサー102、103で撮影された画像データは、2つの画像処理回路110、111により、それぞれ画像処理される。画像処理の内容としては、黒レベル補正、色補間、欠陥画素補正等がある。これに対して、本発明の実施形態の撮像装置では、ラインメモリ104、105を設け、2つのCMOSセンサー102、103で撮影された画像データを、1つの画像処理回路106により画像処理する。すなわち、本発明では、ラインメモリ104、105を用いて、CMOSセンサー102、103から出力される画像データを、いったん1ライン分をラインメモリ102、103に蓄積し、1つの画像処理回路106が時分割でラインメモリ102、103から1ライン分の画像データを取り出して、画像処理を施すことで、画像処理回路のハードウェア量を削減している。撮像制御回路101は、シャッタボタン図示しないが押下されたタイミングで、CMOSセンサー102、103に対して画像データの出力を指示するように構成されている。上記した実施形態では、撮像装置が2つのCMOSセンサーから構成されているが、CMOSセンサーが3以上で構成されている場合も同様である。図4は、本発明の実施形態の画像データ転送と処理を説明する図である。横軸は時間軸であり、Vsyncは垂直同期信号2次元画像の1ページの先頭に1回だけ出力、Hsyncは水平同期信号ライン単位の先頭に出力、DEはデータイネーブル信号データ有効を示すである。図2に示す2つのCMOSセンサー102、103からはそれぞれ、同期信号と画像データA、Bが出力される。出力された画像データは、いったんラインメモリ104、105に蓄積されA1、B1、次のラインの信号が書き込まれる前に、画像処理回路106によって取り出されるA1、B1。もしくは、タイミング的に上書きされる可能性がある場合は、ラインメモリの構成をトグル構成とすればよい。画像処理回路106は、まずCMOSセンサー102の画像データAを取り出して処理を施し、次に画像データBを取り出して処理を施すように構成される。画像データの転送には画素単位に同期した画素クロック図示せずが存在し、CMOSセンサー102、103から出力され、ラインメモリ104、105の書き込みクロックとして使用される。本実施形態では、ラインメモリ104、105として、書き込みと読み出しのクロックを異なる周波数とすることが可能なラインメモリを使用し、書き込みクロックと比較し、2倍以上の読み出しクロックで読み出すことで、ライン単位でのリアルタイム処理を実現している。