第1の電極と、前記第1の電極を覆うゲート絶縁層と、前記第1の電極と重畳して、且つ前記ゲート絶縁層と接する酸化物半導体層と、前記酸化物半導体層の端部を覆う一対の第2の電極と、前記一対の第2の電極及び前記酸化物半導体層を覆う絶縁層と、前記絶縁層に接して且つ前記一対の第2の電極の間に設けられる第3の電極と、を有し、前記一対の第2の電極は前記酸化物半導体層の端面に接することを特徴とする半導体装置。請求項1において、さらに、前記ゲート絶縁層及び前記酸化物半導体層と前記一対の第2の電極との間に接して設けられ、且つ前記酸化物半導体層の端部を覆うn層を有することを特徴とする半導体装置。請求項1又は請求項2において、前記酸化物半導体層の厚さは0.1μm以上50μm以下であることを特徴とする半導体装置。請求項1乃至請求項3のいずれか一において、前記酸化物半導体層は結晶性酸化物半導体層であって、前記結晶性酸化物半導体層は表面に平行なa-b面を有し、前記表面に対して垂直方向にc軸配向をしていることを特徴とする半導体装置。請求項4において、前記結晶性酸化物半導体層は亜鉛及びインジウムの一方又は双方を含むことを特徴とする半導体装置。請求項1乃至請求項5のいずれか一において、前記第1の電極はゲート電極とし、前記一対の第2の電極はソース電極及びドレイン電極とし、前記第3の電極はバックゲート電極として機能することを特徴とする半導体装置。第1の電極と、前記第1の電極を覆うゲート絶縁層と、前記第1の電極と重畳して且つ前記ゲート絶縁層と接する酸化物半導体層と、前記酸化物半導体層の端部を覆う一対の第2の電極と、前記一対の第2の電極及び前記酸化物半導体層を覆う絶縁層と、前記絶縁層に接して且つ前記一対の第2の電極の間に設けられる第3の電極と、を有し、前記一対の第2の電極は前記酸化物半導体層の端面に接し、前記一対の第2の電極の一方は前記ゲート絶縁層を介して前記第1の電極と接している非線形素子を複数有し、前記非線形素子が順方向に直列接続されていることを特徴とするパワーダイオード。請求項7おいて、さらに、前記ゲート絶縁層及び前記酸化物半導体層と前記一対の第2の電極との間に接して設けられ、且つ前記酸化物半導体層の端部を覆うn層を有することを特徴とするパワーダイオード。請求項7又は請求項8において、前記酸化物半導体層の厚さは0.1μm以上50μm以下であることを特徴とするパワーダイオード。請求項7乃至請求項9のいずれか一において、前記酸化物半導体層は結晶性酸化物半導体層であって、前記結晶性酸化物半導体層は表面に平行なa-b面を有し、前記表面に対して垂直方向にc軸配向をしていることを特徴とするパワーダイオード。請求項10において、前記結晶性酸化物半導体層は亜鉛及びインジウムの一方又は双方を含むことを特徴とするパワーダイオード。請求項7乃至請求項11のいずれか一において、前記第1の電極はゲート電極とし、前記一対の第2の電極はソース電極及びドレイン電極とし、前記第3の電極はバックゲート電極として機能することを特徴とするパワーダイオード。第1の電極と、前記第1の電極を覆うゲート絶縁層と、前記第1の電極と重畳して且つ前記ゲート絶縁層と接する酸化物半導体層と、前記酸化物半導体層の端部を覆う一対の第2の電極と、前記一対の第2の電極及び前記酸化物半導体層を覆う絶縁層と、前記絶縁層に接して且つ前記一対の第2の電極の間に設けられる第3の電極と、を有し、前記一対の第2の電極は前記酸化物半導体層の端面に接し、前記一対の第2の電極の一方は前記ゲート絶縁層を介して前記第1の電極と接している第1の非線形素子と第2の非線形素子を有し、前記第1の非線形素子のアノードは低電位側の基準電位に接続され、前記第1の非線形素子のカソードは入力部と第2の非線形素子のアノードに接続され、第2の非線形素子のカソードは出力部に接続されていることを特徴とする整流器。第1の電極と、前記第1の電極を覆うゲート絶縁層と、前記ゲート絶縁層と接して且つ前記第1の電極と重畳する酸化物半導体層と、前記酸化物半導体層の端部を覆う一対の第2の電極と、前記一対の第2の電極及び前記酸化物半導体層を覆う絶縁層と、前記絶縁層に接して且つ前記一対の第2の電極の間に設けられる第3の電極と、を有し、前記一対の第2の電極は前記酸化物半導体層の端面に接し、前記一対の第2の電極の一方は前記ゲート絶縁層を介して前記第1の電極と接している第1の非線形素子乃至第4の非線形素子を有し、前記第1の非線形素子のアノードは低電位側の基準電位に接続され、カソードは第1の入力部に接続され、前記第2の非線形素子のアノードは前記第1の入力部に接続され、カソードは出力部に接続され、前記第3の非線形素子のアノードは第2の入力部に接続され、カソードは前記出力部に接続され、前記第4の非線形素子のアノードは前記低電位側の基準電位に接続され、カソードは前記第2の入力部に接続されていることを特徴とする整流器。請求項13又は請求項14において、さらに、前記ゲート絶縁層及び前記酸化物半導体層と前記一対の第2の電極との間に接して設けられ、且つ前記酸化物半導体層の端部を覆うn層を有することを特徴とする整流器。請求項13乃至請求項15のいずれか一において、前記酸化物半導体層の厚さは0.1μm以上50μm以下であることを特徴とする整流器。請求項13乃至請求項16のいずれか一において、前記酸化物半導体層は結晶性酸化物半導体層であって、前記結晶性酸化物半導体層は表面に平行なa-b面を有し、前記表面に対して垂直方向にc軸配向をしていることを特徴とする整流器。請求項17において、前記結晶性酸化物半導体層は亜鉛及びインジウムの一方又は双方を含むことを特徴とする整流器。請求項13乃至請求項18のいずれか一において、前記第1の電極はゲート電極とし、前記一対の第2の電極はソース電極及びドレイン電極とし、前記第3の電極はバックゲート電極として機能することを特徴とする整流器。大電力用途向けの半導体装置には、高耐圧、低逆方向飽和電流、及び高いオン電流など様々な電気特性が必要とされるが、実際に該電気特性を有する半導体装置を作製するには非常に多くの問題がある。例えば、炭化珪素は、良質な結晶を得ることが困難であることや、半導体装置を作製するときのプロセス温度が高いなどの問題を有している。例えば、炭化珪素に不純物領域を形成するにはイオン注入法が用いられるが、イオン注入により誘起された結晶欠陥の回復には1500°C以上の熱処理が必要となる。また、炭素が含まれていることにより、熱酸化により良質な絶縁層を作製することができないという問題がある。そして、炭化珪素は化学的にも極めて安定であるため、通常のウェットエッチングが困難であるという問題を抱えている。さらに、大電力用途向けの半導体装置は、大電流を流すことで発熱するため、放熱性について考慮された構造が求められる。そこで上記課題を鑑み、本発明は高耐圧、低逆方向飽和電流、高いオン電流などの電気特性を有する半導体装置を提供することを課題の一とする。なかでも、非線形素子より構成されるパワーダイオード及び整流器を提供することを課題の一とする。本発明の一態様は、第1の電極と、第1の電極を覆うゲート絶縁層と、第1の電極と重畳して且つゲート絶縁層と接する酸化物半導体層と、酸化物半導体層の端部を覆う一対の第2の電極と、一対の第2の電極及び酸化物半導体層を覆う絶縁層と、絶縁層に接して且つ一対の第2の電極の間に設けられる第3の電極と、を有し、一対の第2の電極は酸化物半導体層の端面に接する半導体装置である。なお、本明細書中において、酸化物半導体層の端面とは、該酸化物半導体層のゲート絶縁層側の面を下面とした場合における上面および側面を含む。つまり、一対の第2の電極は、チャネル形成領域及びゲート絶縁層と接している領域以外の酸化物半導体層に接することになる。それゆえ、一対の第2の電極がヒートシンクとなり、チャネル形成領域である酸化物半導体層に電流が流れる際に発生する熱を外部へと放散することができる。本発明の別の一態様は、上記半導体装置において、一対の第2の電極と酸化物半導体層とのコンタクト抵抗を低減するため、n層がゲート絶縁層及び酸化物半導体層の端部と一対の第2の電極との間に接して設けられる半導体装置である。酸化物半導体は、空乏層が非常に厚いために、上記半導体装置において、酸化物半導体層の厚さを厚くすることで、高いオン電流を得ることができる。つまり、本発明の別の一態様は、上記半導体装置において、酸化物半導体層の厚さを0.1μm以上50μm以下、好ましくは0.5μm以上20μm以下である半導体装置である。上記酸化物半導体層は、結晶性酸化物半導体層としてもよい。このようにすることで、可視光や紫外光を照射されることで電気的特性が変化してしまうことを抑制し、信頼性の高い半導体装置とすることができる。さらに、該結晶性酸化物半導体層は、単結晶構造ではなく、非晶質構造でもない構造であり、c軸配向を有した結晶CAxisAlignedCrystal;CAACとも呼ぶを含む酸化物を有する。なお、該結晶性酸化物半導体層は、一部に結晶粒界を有している。つまり、本発明の別の一態様は、上記半導体装置において、酸化物半導体層は結晶性酸化物半導体層であって、該結晶性酸化物半導体層は表面に平行なa-b面を有し、前記表面に対して垂直方向にc軸配向をしている半導体装置である。本発明の別の一態様は、上記半導体装置において、結晶性酸化物半導体層に亜鉛及びインジウムの一方又は双方を含む半導体装置である。さらに、本発明の別の一態様は、上記半導体装置において、第1の電極はゲート電極とし、一対の第2の電極はソース電極及びドレイン電極とし、第3の電極はバックゲート電極として機能する半導体装置である。上記半導体装置として、複数の非線形素子が順方向に直列接続されているパワーダイオードがある。つまり、本発明の別の一態様は、第1の電極と、第1の電極を覆うゲート絶縁層と、第1の電極と重畳して且つゲート絶縁層と接する酸化物半導体層と、酸化物半導体層に接する一対の第2の電極と、一対の第2の電極及び酸化物半導体層を覆う絶縁層と、絶縁層に接して且つ一対の第2の電極の間に設けられる第3の電極と、を有し、一対の第2の電極は酸化物半導体層の端面に接し、一対の第2の電極の一方がゲート絶縁層を介して第1の電極と接している非線形素子を複数有し、非線形素子が順方向に直列接続されているパワーダイオードである。また、上記半導体装置として、上記構成を有する2つの非線形素子からなる整流器がある。つまり、本発明の別の一態様は、第1の電極と、第1の電極を覆うゲート絶縁層と、第1の電極と重畳して且つゲート絶縁層と接する酸化物半導体層と、酸化物半導体層に接する一対の第2の電極と、一対の第2の電極及び酸化物半導体層を覆う絶縁層と、絶縁層に接して且つ一対の第2の電極の間に設けられる第3の電極と、を有し、一対の第2の電極は酸化物半導体層の端面に接し、一対の第2の電極の一方がゲート絶縁層を介して第1の電極と接している第1の非線形素子と第2の非線形素子を有し、第1の非線形素子のアノードは低電位側の基準電位に接続され、第1の非線形素子のカソードは入力部と第2の非線形素子のアノードに接続され、第2の非線形素子のカソードは出力部に接続されている整流器である。さらに、上記半導体装置として、上記構成を有する4つの非線形素子からなる整流器がある。つまり、本発明の別の一態様は、第1の電極と、第1の電極を覆うゲート絶縁層と、第1の電極と重畳して且つゲート絶縁層と接する酸化物半導体層と、酸化物半導体層に接する一対の第2の電極と、一対の第2の電極及び酸化物半導体層を覆う絶縁層と、絶縁層に接して且つ一対の第2の電極の間に設けられる第3の電極と、を有し、一対の第2の電極は酸化物半導体層の端面に接し、一対の第2の電極の一方がゲート絶縁層を介して第1の電極と接している第1の非線形素子乃至第4の非線形素子を有し、第1の非線形素子のアノードは低電位側の基準電位に接続され、カソードは第1の入力部に接続され、第2の非線形素子のアノードは第1の入力部に接続され、カソードは出力部に接続され、第3の非線形素子のアノードは第2の入力部に接続され、カソードは出力部に接続され、第4の非線形素子のアノードは低電位側の基準電位に接続され、カソードは第2の入力部に接続されている整流器である。従来よりも高耐圧、低逆方向飽和電流などの特性を有し、高いオン電流を得ることが可能である半導体装置を提供できる。また、発熱による劣化を抑制可能な半導体装置を提供できる。以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本発明は、以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、図面を用いて発明の構成を説明するにあたり、同じものを指す符号は異なる図面間でも共通して用いる。また、同様のものを指す際にはハッチパターンを同じくし、特に符号を付さない場合がある。なお、各図面において示す各構成の、大きさ、層の厚さ、又は領域は、明瞭化のために誇張されて表記している場合がある。従って、必ずしもそのスケールに限定されない。トランジスタを構成する各層又は電極の積み重なりを表現する際に、上層端部よりはみ出している下層端部を、便宜上、トランジスタの平面図には図示しない場合がある。AとBとが接続されている、と記載する場合は、AとBとが電気的に接続されている場合と、AとBとが直接接続されている場合とを含むものとする。ここで、A、Bは、対象物例えば、装置、素子、回路、配線、電極、端子、導電膜、層、などであるとする。また、電圧とは2点間における電位差のことをいい、電位とはある一点における静電場の中にある単位電荷が持つ静電エネルギー電気的な位置エネルギーのことをいう。ただし、一般的に、ある一点における電位と基準となる電位例えば接地電位との電位差のことを、単に電位もしくは電圧と呼び、電位と電圧が同義語として用いられることが多い。このため、本明細書では特に指定する場合を除き、電位を電圧と読み替えてもよいし、電圧を電位と読み替えてもよいこととする。ソースやドレインの機能は、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書においては、ソースやドレインの用語は、入れ替えて用いることができるものとする。オン電流とは、トランジスタがオン状態のときに、ソース電極とドレイン電極の間に流れる電流ドレイン電流をいう。例えば、n型のトランジスタの場合には、ゲート電圧がトランジスタのしきい値電圧よりも高いときに流れるドレイン電流である。そして、オフ電流とは、トランジスタがオフ状態のときに、ソース電極とドレイン電極の間に流れる電流ドレイン電流をいう。例えば、n型のトランジスタの場合には、ゲート電圧がトランジスタのしきい値電圧よりも低いときに流れるドレイン電流である。また、オンオフ比とは、オン電流とオフ電流の比率である。また、本明細書では、nチャネル型トランジスタにおいて、しきい値電圧の値が正であるトランジスタをノーマリオフのトランジスタと定義する。pチャネル型トランジスタにおいて、しきい値電圧の値が負であるトランジスタをノーマリオフのトランジスタと定義する。また、nチャネル型トランジスタにおいて、しきい値電圧の値が負であるトランジスタをノーマリーオンのトランジスタと定義する。pチャネル型トランジスタにおいて、しきい値電圧の値が正であるトランジスタをノーマリーオンのトランジスタと定義する。実施の形態1本実施の形態では、本発明の一態様である非線形素子の構造及び作製方法について、図1乃至図3を用いて説明する。なお、本実施の形態では、トランジスタを例に説明する。図1Aは、トランジスタ100の平面図であり、図1Bは、トランジスタ100のA-B間における断面図である。図1Cは、トランジスタ100のC-D間における断面図である。なお、図1Aにおいて、下地絶縁層102、ゲート絶縁層105及び絶縁層111は、便宜上、図示していない。また、図1Aにおいて、ゲート電極として機能する第1の電極103を含む配線104と、チャネル形成領域となる酸化物半導体層107と、ソース電極及びドレイン電極として機能する一対の第2の電極109a、109bを含む配線110と、一対の第2の電極109a、109bの間に設けられ、絶縁層111を介して酸化物半導体層107と重畳し、バックゲート電極となる第3の電極113を含む配線114が図示されている。ここでは第1の電極103は配線104と、一対の第2の電極109a、109bは配線110と、第3の電極113は配線114と、それぞれ一体となっているが、電極と配線は別々に形成され、電気的に接続されている構成であってもよい。本実施の形態では、第1の電極103はゲート電極として、一対の第2の電極109a、109bはソース電極及びドレイン電極として、第3の電極113はバックゲート電極として機能するが、これに限定されず、第1の電極103、一対の第2の電極109a、109b、及び第3の電極113は、それぞれゲート電極、ソース電極、ドレイン電極、及びバックゲート電極のいずれかとして機能する。図1Bより、トランジスタ100は、ゲート電極及びバックゲート電極を有するデュアルゲート型のトランジスタであり、基板101上に、下地絶縁層102、第1の電極103、ゲート絶縁層105、酸化物半導体層107、一対の第2の電極109a、109b、絶縁層111、第3の電極113が設けられている。第1の電極103は下地絶縁層102に接して設けられる。ゲート絶縁層105は第1の電極103を覆って設けられる。酸化物半導体層107はゲート絶縁層105に接して且つ第1の電極103と重畳して設けられる。一対の第2の電極109a、109bは酸化物半導体層107の端部を覆って設けられる。絶縁層111は酸化物半導体層107の一部及び一対の第2の電極109a、109bを覆って設けられる。第3の電極113は絶縁層111上に接して且つ一対の第2の電極109a、109bの間に設けられる。また、一対の第2の電極109a、109bは、酸化物半導体層107の端部を覆って設けられていることから、一対の第2の電極109a、109bは、酸化物半導体層107の端面に接している。それゆえ、酸化物半導体層107と接する領域において、一対の第2の電極109a、109bの電極幅は、酸化物半導体層107に形成されるチャネル幅よりも広くなる図1A参照。さらに、図1Cより、一対の第2の電極109a、109bは、酸化物半導体層107の端面に接していることから、一対の第2の電極109a、109bはヒートシンクとなり、酸化物半導体層107に高いオン電流が流れる際に発生する熱を外部へと放散することができる。結果として、発熱によるトランジスタ100の劣化を抑制することができる。また、トランジスタ100において、第1の電極103の電極幅は酸化物半導体層107のチャネル長方向の幅より広く、第3の電極113は絶縁層111を介して酸化物半導体層107に重畳し、且つ第3の電極113の電極幅は少なくともチャネル長以上である。従って、一対の第2の電極109a、109bによって覆われていない酸化物半導体層107の端部は、ゲート絶縁層105及び絶縁層111を介して第1の電極103及び第3の電極113に覆われる。つまり、酸化物半導体層107の全ての端部は、第1の電極103、一対の第2の電極109a、109b及び第3の電極113に覆われる。ゲート絶縁層105及び絶縁層111を介する場合でも、酸化物半導体層107の端部を覆うことで、ヒートシンクとなり得る。そのため、トランジスタ100は、酸化物半導体層107に高いオン電流が流れる際に発生する熱を効果的に外部へと放散することができ、発熱によるトランジスタ100の劣化を抑制することができる。基板101は、フュージョン法やフロート法で作製される無アルカリガラス基板、後の加熱処理に耐えうる耐熱性を有するプラスチック基板等を用いることができる。また、ステンレスなどの金属基板の表面に絶縁膜を設けた基板や、半導体基板の表面に絶縁膜を設けた基板を適用しても良い。また、ガラス基板としては、後の加熱処理の温度が高い場合には、歪み点が730°C以上のものを用いるとよい。また、ガラス基板には、例えば、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスなどのガラス材料が用いられている。酸化ホウ素と比較して酸化バリウムBaOを多く含ませることで、より実用的な耐熱ガラスが得られる。このため、B2O3よりBaOを多く含むガラス基板を用いることが好ましい。なお、上記ガラス基板に代えて、セラミック基板、石英基板、サファイア基板などの絶縁体でなる基板を用いてもよい。他にも、結晶化ガラスなどを用いることができる。基板101と第1の電極103の間に設けられる下地絶縁層102は、基板101からの不純物元素の拡散を防止する他に、トランジスタの作製工程におけるエッチング工程によって、基板101がエッチングされることを防ぐ。そのため、下地絶縁層102の厚さに限定はないが、下地絶縁層の厚さは50nm以上とすることが好ましい。なお、下地絶縁層102は、酸化シリコン、酸化ガリウム、酸化アルミニウム、窒化シリコン、酸化窒化シリコン、酸化窒化アルミニウム、又は窒化酸化シリコンなどの酸化絶縁物又は窒化絶縁物を単層構造又はこれらの積層構造として用いる。なかでも、窒化アルミニウム、窒化酸化アルミニウム及び窒化シリコンは、熱伝導率の高いため、下地絶縁層102に用いることで、放熱性を良好にすることができる。さらに、LiやNaなどのアルカリ金属は、後述する酸化物半導体層107にとって不純物であるため、その含有量を少なくすることが好ましく、基板101にアルカリ金属などの不純物を含むガラス基板を用いる場合、該アルカリ金属の侵入防止のため、窒化シリコン、窒化アルミニウムなど窒化絶縁物を用いて形成することが好ましい。ゲート電極となる第1の電極103は、モリブデン、チタン、タンタル、タングステン、アルミニウム、銅、クロム、ネオジム、スカンジウム等の金属材料又はこれらを主成分とする合金材料を用いて形成することができる。また、第1の電極103は、単層構造又は二層以上の積層構造とすることができる。例えば、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜を積層する二層構造、タングステン膜上にチタン膜を積層する二層構造、チタン膜と、そのチタン膜上に重ねてアルミニウム膜を積層し、さらにその上にチタン膜を形成する三層構造などが挙げられる。第1の電極103の厚さは、特に限定はなく、上記列挙した材料で形成される導電膜の電気抵抗や、導電膜の形成にかかる時間を考慮し、適宜決めることができる。ゲート絶縁層105は、酸化物半導体層107に接するため高品質化が要求される。なぜなら、酸化物半導体層107は、不純物を除去することによりi型化又は実質的にi型化された酸化物半導体層水素濃度が低減され、酸素が供給された酸化物半導体層であるため、界面準位、界面電荷に対して極めて敏感であり、ゲート絶縁層105との界面は重要だからである。ゲート絶縁層105は、上記列挙した酸化絶縁物で形成することができる。ゲート絶縁層105は、酸化物半導体層107と接する部分において酸素を含むことが好ましく、特にゲート絶縁層105中に化学量論比を超える量の酸素を含むことが好ましい。例えば、化学量論比を超える量の酸素を含む酸化シリコンSiO2αただし、α>0とするでゲート絶縁層105を形成すればよい。ゲート絶縁層105を該酸化シリコンで形成することによって、トランジスタ100の作製工程で行われる加熱処理時に、ゲート絶縁層105に含まれる酸素の一部を酸化物半導体層107に供給することができ、トランジスタ100の電気特性を良好にすることができる。さらに、ゲート絶縁層105は、単層構造としてもよいし、積層構造としてもよい。また、ゲート絶縁層105の厚さを厚くすることで、ゲートリーク電流を低減することができる。例えば、酸化ハフニウム、酸化イットリウム、ハフニウムシリケートHfSixOyx>0、y>0、窒素が添加されたハフニウムシリケートHfSiOxNyx>0、y>0、ハフニウムアルミネートHfAlxOyx>0、y>0、などのhigh-k材料を用いることでゲートリーク電流を低減できる。なお、ゲート絶縁層の膜厚は、50nm以上500nm以下とするとよい。酸化物半導体層107として、四元系金属酸化物であるIn-Sn-Ga-Zn系金属酸化物や、三元系金属酸化物であるIn-Ga-Zn系金属酸化物、In-Sn-Zn系金属酸化物、In-Al-Zn系金属酸化物、Sn-Ga-Zn系金属酸化物、Al-Ga-Zn系金属酸化物、Sn-Al-Zn系金属酸化物、In-Hf-Zn系金属酸化物、In-La-Zn系金属酸化物、In-Ce-Zn系金属酸化物、In-Pr-Zn系金属酸化物、In-Nd-Zn系金属酸化物、In-Sm-Zn系金属酸化物、In-Eu-Zn系金属酸化物、In-Gd-Zn系金属酸化物、In-Tb-Zn系金属酸化物、In-Dy-Zn系金属酸化物、In-Ho-Zn系金属酸化物、In-Er-Zn系金属酸化物、In-Tm-Zn系金属酸化物、In-Yb-Zn系金属酸化物、In-Lu-Zn系金属酸化物や、二元系金属酸化物であるIn-Zn系金属酸化物、Sn-Zn系金属酸化物、Al-Zn系金属酸化物、Zn-Mg系金属酸化物、Sn-Mg系金属酸化物、In-Mg系金属酸化物、In-Ga系金属酸化物や、インジウム、スズ又は亜鉛などを含む一元系金属酸化物を用いて形成することができる。なお、後述する結晶性酸化物半導体の作製を考慮し、チャネル領域となる酸化物半導体層107は、上記に示した亜鉛を含む金属酸化物、又は亜鉛及びインジウムを含む金属酸化物であることが好ましい。ここで、例えば、In-Ga-Zn系金属酸化物とは、インジウムIn、ガリウムGa、亜鉛Znを有する酸化物という意味であり、その組成比は特に問わない。また、InとGaとZn以外の元素を含んでいてもよい。さらに、酸化物半導体層107は、水素などの不純物が十分に除去され、且つ酸素が十分に供給されたものであることが好ましい。具体的には、酸化物半導体層107の水素濃度は、5×1019atoms/cm3以下、好ましくは5×1018atoms/cm3以下、より好ましくは5×1017atoms/cm3以下とする。なお、酸化物半導体層107中の水素濃度は、二次イオン質量分析法SIMS:SecondaryIonMassSpectroscopyで測定される値である。また、酸化物半導体層107は、酸素が十分に供給されることによって、エネルギーギャップ中の酸素欠損に起因する欠陥準位が低減される。したがって、酸化物半導体層107は、水素等のドナーに起因するキャリア密度が1×1010cm-3以上1×1013cm-3以下となる。このように、酸化物半導体層107に、i型化真性化又は実質的にi型化された酸化物半導体を用いることで、極めて優れたオフ電流特性のトランジスタ100を得ることができる。例えば、室温25°Cでのオフ電流ここでは、単位チャネル幅1μmあたりの値は100zA1zAゼプトアンペアは1×10-21A以下、好ましくは10zA以下となる。また、LiやNaなどのアルカリ金属は、含有量を少なくすることが好ましく、酸化物半導体層107中のアルカリ金属元素の濃度は、2×1016cm-3以下、好ましくは、1×1015cm-3以下にすることが好ましい。さらに、アルカリ土類金属も不純物であるため、含有量を少なくすることが好ましい。以下に理由を示す。酸化物半導体は不純物に対して鈍感であり、膜中にはかなりの金属不純物が含まれていても問題がなく、ナトリウムNaのようなアルカリ金属が多量に含まれる廉価なソーダ石灰ガラスも使えると指摘されている神谷、野村、細野、アモルファス酸化物半導体の物性とデバイス開発の現状、固体物理、2009年9月号、Vol.44、pp.621-633.。しかし、このような指摘は適切でない。アルカリ金属は酸化物半導体を構成する元素ではないため、不純物である。アルカリ土類金属も、酸化物半導体を構成する元素ではない場合において、不純物となる。特に、アルカリ金属のうちNaは、酸化物半導体層に接する絶縁膜が酸化物である場合、該絶縁膜中に拡散してNaとなる。また、Naは、酸化物半導体層内において、酸化物半導体を構成する金属と酸素の結合を分断する、或いは、その結合中に割り込む。その結果、例えば、しきい値電圧がマイナス方向にシフトすることによってゲート電極に電圧が印加されていない状態Vg=0でもドレイン電流が流れるノーマリーオン化、及び電界効果移動度の低下等の、電気特性の劣化が起こり、加えて、電気特性のばらつきも生じる。この不純物によりもたらされる電気特性の劣化と、電気特性のばらつきは、酸化物半導体層中の水素濃度が十分に低い場合において顕著に現れる。In-Ga-Zn系金属酸化物は、無電界時の抵抗が十分に高く、オフ電流を十分に小さくすることが可能であり、また、電界効果移動度も高いため、本発明の一態様のトランジスタに用いる半導体材料として、好適である。トランジスタ100のように、シリコン半導体をチャネル形成領域に用いるより、酸化物半導体を用いる方が形成される空乏層は厚くなる。したがって、チャネル領域は、酸化物半導体の深さ方向にも形成されるため厚くなる。さらに、酸化物半導体の厚さに応じて多くのキャリアを流すことが可能になることから、結果として高いオン電流を得ることができる。また、トランジスタ100のドレイン耐圧は酸化物半導体層107の膜厚に依存するため、ドレイン耐圧を高くするためには、酸化物半導体層107の厚さは厚い方が好ましく、所望のドレイン耐圧に見合う厚さを選択すればよい。したがって、酸化物半導体層107の厚さは、オン電流及びドレイン耐圧の電気特性を考慮して、0.1μm以上50μm以下、好ましくは0.5μm以上20μm以下とすることがよい。ここで、酸化物半導体を用いたトランジスタのドレイン耐圧について説明する。半導体中の電界があるしきい値に達すると、衝突イオン化が生じ、空乏層内で高電界により加速されたキャリアが結晶格子に衝突し、電子と正孔の対を生成する。さらに電界が高くなると、衝突イオン化により発生した電子と正孔の対もさらに電界によって加速され、衝突イオン化を繰り返し、電流が指数関数的に増加するアバランシェ降伏が生じる。衝突イオン化は、キャリア電子、正孔が半導体のバンドギャップ以上の運動エネルギーを有することにより発生する。衝突イオン化の起こりやすさを示す衝突イオン化係数とバンドギャップには相関があり、バンドギャップが大きいほど衝突イオン化が小さくなる傾向が知られている。酸化物半導体のバンドギャップは、約3.15eV程度であり、シリコンのバンドギャップの約1.12eV程度に比べて大きいため、アバランシェ降伏が起こりにくい。このため、酸化物半導体を用いたトランジスタはドレイン耐圧が高くなり、高電界が印加されてもオン電流の指数関数的急上昇が生じにくい。次に、酸化物半導体を用いたトランジスタのホットキャリア劣化について説明する。ホットキャリア劣化とは、高速に加速された電子がチャネル中のドレイン近傍でゲート絶縁膜中に注入されて固定電荷となることや、ゲート絶縁膜界面にトラップ準位を形成することにより、しきい電圧の変動やゲートリーク等のトランジスタ特性の劣化が生じることであり、ホットキャリア劣化の要因としては、チャネルホットエレクトロン注入CHE注入とドレインアバランシェホットキャリア注入DAHC注入がある。シリコン半導体はバンドギャップが狭いため、アバランシェ降伏によって雪崩的に電子が発生しやすく、ゲート絶縁膜への障壁を越えられるほど高速に加速される電子数が増加する。しかしながら、本実施の形態で示す酸化物半導体は、バンドギャップが広いため、アバランシェ降伏が生じにくく、シリコン半導体と比べてホットキャリア劣化の耐性が高い。以上より、酸化物半導体を用いたトランジスタは高いドレイン耐圧を有するといえ、絶縁ゲート型電界効果トランジスタInsulated-GateField-EffectTransistorIGFET、接合型電界効果トランジスタ及びショットキーバリアダイオードなど、大電力用途の半導体装置に好適である。一対の第2の電極109a、109bは、第1の電極103の説明で列挙した材料を用いて形成することができる。電極の厚さ及び構造は、第1の電極103の説明をもとに適宜選択すればよい。なお、一対の第2の電極109a、109bは、酸化物半導体層107にオン電流が流れる際に発生する熱を外部へ放散するヒートシンクとして機能するため、熱を伝熱しやすい金属材料又は合金材料で形成することが好ましい。絶縁層111は、ゲート絶縁層105の説明で列挙した酸化絶縁物で形成することができる。絶縁層111も酸化物半導体層107と接するため、酸化物半導体層107と接する部分において酸素を含むことが好ましく、特に化学量論比を超える量の酸素を含む酸化シリコンSiO2αただし、α>0とするで形成することが好ましい。絶縁層111を該酸化シリコンで形成することによって、トランジスタ100の作製工程で行われる加熱処理時に、絶縁層111に含まれる酸素の一部を酸化物半導体層107に供給することができ、トランジスタ100の電気特性を良好にすることができる。また、絶縁層111にゲート絶縁層105で説明したhigh-k材料を用いてもよい。さらに、絶縁層111は、単層構造としてもよいし、積層構造としてもよい。また、絶縁層111の厚さを厚くすることで、バックゲート側においてのゲートリーク電流を低減することができる。絶縁層111の膜厚は、50nm以上500nm以下とするとよい。バックゲート電極となる第3の電極113は、第1の電極103の説明で列挙した材料を用いて形成することができ、第3の電極113の厚さ及び構造については、第1の電極103の説明をもとに適宜選択すればよい。信頼性の観点において、酸化物半導体を用いたトランジスタは、可視光及び紫外光の照射、熱や電界がかかることで、電気特性が変化する。該電気特性の変化には、例えば、ゲート電極に電圧が印加されていない状態Vg=0でもドレイン電流が流れるノーマリーオン化がある。電子が多数キャリアであるnチャネル型トランジスタの場合、ドレイン電流における電子は、空乏層が形成される領域を流れる。そのため、該トランジスタにおいて、電子が流れる領域は、一対の第2の電極109a、109b及び絶縁層111が設けられている酸化物半導体層107の上面近傍の領域を含む。それゆえ、酸化物半導体層107と接する絶縁層111特に、酸化物半導体層107と接する絶縁層111の下面近傍の領域に正孔ホールが誘起され、時間と共にノーマリーオン化すると考えられる。そこで、本実施の形態で説明するトランジスタは、第3の電極113を有するデュアルゲート型であるため、第3の電極113に電圧を任意に印加することができ、しきい値電圧Vthを制御することでき、ノーマリーオン化を抑制することができる。また、本実施の形態で説明するトランジスタはデュアルゲート型であることから、第3の電極113に電圧を印加することができ、酸化物半導体層107を厚く形成した場合でも効率よくチャネルを形成することができ、高いオン電流を得ることができる。ここで、第3の電極113の形状について、図2を用いて説明する。図2Aに示す第3の電極113は、図1Aで示した第3の電極113の形状と同じである。第3の電極113は、第1の電極103と平行且つ絶縁層111を介して一対の第2の電極109a、109bと重畳する構成である。この場合、第3の電極113に印加する電圧と、第1の電極103に印加する電圧を、それぞれ任意に制御することが可能である。また、図2Bに示す第3の電極113は、第1の電極103と平行であるが、一対の第2の電極109a、109bと重畳しない構成である。この構成においても、第3の電極113に印加する電圧と、第1の電極103に印加する電圧を、それぞれ任意に制御することが可能である。さらに、図2Cに示す第3の電極113は、第1の電極103に接続させることができる。即ち、ゲート絶縁層105及び絶縁層111に形成した開口部150において、第1の電極103及び第3の電極113が接続する構成である。この構成では、第3の電極113に印加される電圧と、第1の電極103に印加される電圧は等しい。また、図2Dに示すように、第3の電極113は、第1の電極103と接続せず、フローティングとなる構成としてもよい。さらに、図2C及び図2Dに示した構成において、第3の電極113は絶縁層111を介して一対の第2の電極109a、109bと重畳する構成であってもよい。トランジスタ100において、図1には図示していないが、絶縁層111及び第3の電極113上に保護絶縁層を設ける構成であってもよい。次に、トランジスタ100の作製方法について図3を用いて説明する。基板101の上に下地絶縁層102を形成する。本工程を行うことで、ガラス基板の不純物が作製するトランジスタに混入することを防ぐことができる。下地絶縁層102は、スパッタリング法、CVD法、塗布法などで形成することができる。本実施の形態では、シリコンターゲットを用いてスパッタリング法により酸化シリコン膜を形成する。なお、下地絶縁層102を形成した後、下地絶縁層102中の水分及び水素を除くために基板101を加熱処理してもよい。次いで、下地絶縁層102上に第1の電極103を形成する。なお、第1の電極103を形成する工程は、配線104図1A参照の形成工程を兼ねている。第1の電極103は、基板101上に導電膜をスパッタリング法、真空蒸着法、又はCVD法で形成し、該導電膜上に第1のフォトリソグラフィ工程によりレジストマスクを形成し、該レジストマスクを用いて導電膜をエッチングして、形成することができる。又は、フォトリソグラフィ工程を用いず、印刷法、インクジェット法でレジストマスクを形成することで、第1の電極103を形成する工程数を削減することができる。なお、第1の電極103の端部をテーパ形状とすると、後に形成されるゲート絶縁層105の被覆性が向上するため好ましい。なお、レジストマスクを後退させつつエッチングすることでテーパ形状とすることができる。本実施の形態では、厚さ150nmの導電膜例えば、タングステン膜をスパッタリング法で形成し、第1のフォトリソグラフィ工程で形成したレジストマスクを用いてエッチングし、第1の電極103を形成する。なお、本明細書において明記されていない場合でも、レジストマスク用いるエッチング工程には、該レジストマスクを除去する工程も含まれているものとする。次いで、第1の電極103を覆うゲート絶縁層105を形成する。ゲート絶縁層105は、後に形成される酸化物半導体層107と接するため、高品質化が要求される。高品質なゲート絶縁層105と接することで酸化物半導体層107とゲート絶縁層105の界面準位が低減し、界面特性を良好にすることができ、結果として完成したトランジスタ100の電気特性を良好にすることができるからである。ゲート絶縁層105は、下地絶縁層102の説明で列挙した方法で形成することができる。本実施の形態では、ゲート絶縁層105として、化学量論比を超える量の酸素を含む酸化シリコンSiO2αただし、α>0とするを形成する。なお、形成する酸化シリコンの厚さは200nmとする。スパッタリング法により上記酸化シリコンを形成する場合には、ターゲットとしてシリコンターゲット又は石英ターゲットを用い、スパッタリングガスとして酸素、又は、酸素及びアルゴンの混合ガスを用いて行う。この際、処理室内に残留する水素、水、水酸基又は水素化物などを除去しつつゲート絶縁層105を形成することが好ましい。処理室内に残留する水素、水、水酸基又は水素化物などを除去するためには、吸着型の真空ポンプを用いることが好ましい。吸着型の真空ポンプとしては、例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ましい。また、排気手段としては、ターボポンプにコールドトラップを加えたものであってもよい。クライオポンプを用いて排気した処理室では、水素、水、水酸基又は水素化物などが排気されるため、該処理室でゲート絶縁層105を形成すると、ゲート絶縁層105に含まれる水素、水、水酸基又は水素化物の濃度を低減できる。また、ゲート絶縁層105を形成する際に用いるスパッタリングガスは、水素、水、水酸基又は水素化物などの不純物が濃度ppm程度、濃度ppb程度にまで除去された高純度ガスを用いることが好ましい。本実施の形態では、基板101を処理室へ搬送し、水素、水、水酸基又は水素化物などが除去された高純度酸素を含むスパッタリングガスを導入し、シリコンターゲットを用いて、基板101にゲート絶縁層105として、上記酸化シリコンを形成する。なお、基板101を加熱しながら、ゲート絶縁層105を形成してもよい。また、ゲート絶縁層105を積層構造で形成する場合、例えば、上記酸化シリコンと基板101との間に窒化シリコンを形成すればよい。該窒化シリコンはシリコンターゲットを用いて、水素、水、水酸基又は水素化物などが除去された高純度の窒素を含むスパッタリングガスを用いて形成する。さらに、上記酸化シリコン膜と同様に、処理室内に残留する水素、水、水酸基又は水素化物などを除去しつつ該窒化シリコン膜を形成することが好ましい。ゲート絶縁層105として窒化シリコン及び酸化シリコンを積層する場合、同じ処理室で、共通のシリコンターゲットを用いて、窒化シリコンと酸化シリコンを形成することができる。その場合、先に窒素を含むスパッタリングガスを導入して、処理室内に装着されたシリコンターゲットを用いて窒化シリコンを形成し、次に酸素を含むスパッタリングガスに切り替えて、同じシリコンターゲットを用いて酸化シリコンを形成する。この方法により、大気に曝露せずに窒化シリコン及び酸化シリコンを連続して形成することができるため、窒化シリコン表面に水素、水、水酸基又は水素化物などが吸着されることを防止することができる。また、ゲート絶縁層105を形成する前、処理室の内壁や、ターゲット表面やターゲット材料中に残存している水素、水、水酸基又は水素化物を除去するためにプリヒート処理を行うことが好ましい。プリヒート処理を終えたら、基板101又は該処理室を冷却した後、大気にふれることなくゲート絶縁層105を形成する。この場合、ターゲット冷却液は、水ではなく油脂等を用いるとよい。また、ゲート絶縁層105をCVD法で形成する際は、例えば、μ波例えば、周波数2.45GHzを用いた高密度プラズマCVDにより形成することで、緻密で絶縁耐圧の高い高品質なゲート絶縁層を形成できる。また、高密度プラズマCVDにより得られたゲート絶縁層は、一定の厚さで形成できるため、段差被覆性に優れている。また、高密度プラズマCVDにより得られるゲート絶縁層は、厚さを精密に制御することができる。次いで、ゲート絶縁層105を介して第1の電極103と重畳するように酸化物半導体膜106を形成する。酸化物半導体膜106は、ゲート絶縁層105上にスパッタリング法、分子線エピタキシー法、原子層堆積法、パルスレーザー蒸着法、塗布法、又は印刷法等により形成できる。本実施の形態では、スパッタリング法により酸化物半導体膜106を形成する。酸化物半導体膜106は、減圧状態に保持された処理室内に基板を保持し、処理室内に残留する水分を除去しつつ、水素、水、水酸基又は水素化物などが除去されたスパッタリングガスを導入し、金属酸化物をターゲットとしてゲート絶縁層105上に酸化物半導体膜106を形成する。処理室内に残留する水素、水、水酸基又は水素化物などを除去するには、ゲート絶縁層105を形成する際と同様にすればよい。これにより、水素、水、水酸基又は水素化物などより好ましくは炭素原子を含む化合物もなどの不純物が処理室から排気されるため、酸化物半導体膜106に含まれる該不純物の濃度を低減できる。また、基板101を加熱しながら酸化物半導体膜106を形成してもよい。酸化物半導体膜106をスパッタリング法で作製するためのターゲットは、少なくとも亜鉛を含む金属酸化物ターゲット、又は、少なくとも亜鉛を含み且つインジウムを含む金属酸化物ターゲットを用いることができる。本実施の形態では、In-Ga-Zn系金属酸化物ターゲットIn2O3:Ga2O3:ZnO=1:1:2[mol数比]を用いて、厚さ500nmの酸化物半導体膜106を成膜する。また、金属酸化物ターゲットの他の例としては、In2O3:Ga2O3:ZnO=1:1:1[mol数比]の組成比を有するターゲット、In:Ga:Zn=1:1:0.5[原子数比]の組成比を有するターゲット、In:Ga:Zn=1:1:1[原子数比]の組成比を有するターゲットなどがある。また、列挙した金属酸化物ターゲットにおいて、SiO2を2重量以上10重量以下で含んでいてもよい。なお、金属酸化物ターゲットの充填率は90以上100以下、好ましくは95以上99.9以下である。充填率の高い金属酸化物ターゲットを用いて形成した酸化物半導体膜は緻密な膜となる。酸化物半導体膜106は、希ガス代表的にはアルゴン雰囲気下、酸素雰囲気下、又は希ガス代表的にはアルゴン及び酸素雰囲気下で形成する。酸化物半導体膜106を形成する際に用いるスパッタリングガスは水素、水、水酸基又は水素化物などの不純物が、濃度ppm程度、濃度ppb程度まで除去された高純度ガスを用いることが好ましい。形成条件の一例は、基板101とターゲットの間との距離を170mm、基板温度250°C、圧力0.4Pa、直流DC電源0.5kWである。また、酸化物半導体膜106に水素がなるべく含まれないようにするために、前処理として、ゲート絶縁層105までの形成工程を経た基板101を予備加熱し、基板101に吸着されていた水素、水、水酸基又は水素化物などの不純物を脱離し排気することが好ましい。なお、予備加熱時はクライオポンプで排気することが好ましい。なお、この予備加熱の処理は省略してもよい。またこの予備加熱は、第1の電極103を形成する前の基板101に行ってもよいし、後に形成する酸化物半導体層107を形成した後の基板101に行ってもよい。なお、酸化物半導体膜106をスパッタリング法により形成する前に、アルゴンガスを導入してプラズマを発生させる逆スパッタを行い、ゲート絶縁層105の表面に付着しているゴミや酸化膜を除去することで、ゲート絶縁層105と酸化物半導体膜106との界面における抵抗を低減することができるため好ましい。逆スパッタとは、アルゴン雰囲気下で基板にRF電源を用いて電圧を印加し基板近傍にプラズマを形成して表面を改質する方法である。なお、アルゴン雰囲気に代えて窒素、ヘリウムなどを用いてもよい。また、アルゴン雰囲気に酸素、水素、亜酸化窒素などを加えた雰囲気で行ってもよい。アルゴン雰囲気に塩素、四フッ化炭素などを加えた雰囲気で行ってもよい。ここまでの工程で得られた構成を図3Aに示す。次いで、第2のフォトリソグラフィ工程により形成したレジストマスクを用いて酸化物半導体膜106をエッチングして、第1の島状の酸化物半導体層を形成する。第1の島状の酸化物半導体層を形成する工程について説明する。第1の島状の酸化物半導体層は、第2のフォトリソグラフィ工程により形成したレジストマスクを用いてエッチングすることで形成される。第2のフォトリソグラフィ工程は、第1のフォトリソグラフィ工程と同様である。酸化物半導体膜106のエッチングは、ドライエッチングでもウェットエッチングでもよい。さらには、これらを組み合わせて用いてもよい。ウェットエッチングするエッチング液としては、燐酸と酢酸と硝酸を混ぜた溶液、アンモニア過水31重量過酸化水素水:28重量アンモニア水:水=5:2:2などを用いることができる。また、ITO07N関東化学社製を用いてもよい。また、ウェットエッチング後のエッチング液はエッチングされた材料とともに洗浄によって除去される。その除去された材料を含むエッチング液の廃液を精製し、含まれる材料を再利用してもよい。当該エッチング後の廃液に含まれるインジウムなどの材料を回収して再利用することにより、資源を有効活用し低コスト化することができる。ドライエッチングに用いるエッチングガスとしては、塩素を含むガス塩素系ガス、例えば塩素Cl2、塩化硼素BCl3、塩化珪素SiCl4、四塩化炭素CCl4などが好ましい。また、フッ素を含むガスフッ素系ガス、例えば四弗化炭素CF4、弗化硫黄SF6、弗化窒素NF3、トリフルオロメタンCHF3など、臭化水素HBr、酸素O2、これらのガスにヘリウムHeやアルゴンArなどの希ガスを添加したガス、などを用いることができる。ドライエッチング法としては、平行平板型RIEReactiveIonEtching法や、ICPInductivelyCoupledPlasma:誘導結合型プラズマエッチング法を用いることができる。所望の加工形状にエッチングできるように、エッチング条件コイル型の電極に印加される電力量、基板側の電極に印加される電力量、基板側の電極温度などを適宜調節する。次いで、得られた第1の島状の酸化物半導体層に対して第1の加熱処理を行い、酸化物半導体層126を形成する。第1の加熱処理の温度は、400°C以上750°C以下、好ましくは400°C以上基板101の歪み点未満とする。ここでは、加熱処理装置の一つである電気炉に基板を導入し、第1の島状の酸化物半導体層に対して窒素、希ガスなどの不活性ガス雰囲気下において450°Cにおいて1時間の加熱処理を行う。その後、大気に触れさせないようにすることで、水素、水、水酸基又は水素化物などが酸化物半導体層126に再侵入することを防ぐ。この結果、水素濃度が低減された酸化物半導体層126を得ることができる。即ち、第1の加熱処理によって第1の島状の酸化物半導体層の脱水化及び脱水素化の少なくとも一方を行うことができる。さらに、第1の加熱処理には、脱水化及び脱水素化の他に、ゲート絶縁層105に酸素が含まれる場合、該酸素の一部が第1の島状の酸化物半導体層との界面又はその近傍に拡散させる処理も兼ねる。この処理の結果、酸素欠損が低減した酸化物半導体層126が得られる。なお、第1の加熱処理においては、窒素、又はヘリウム、ネオン、アルゴンなどの希ガスに、水素、水、水酸基又は水素化物などが含まれないことが好ましい。又は、加熱処理装置に導入する窒素、又はヘリウム、ネオン、アルゴンなどの希ガスの純度を、6N99.9999以上、好ましくは7N99.99999以上、即ち不純物濃度を1ppm以下、好ましくは0.1ppm以下とすることが好ましい。第1の加熱処理に用いる加熱処理装置は特に限られず、抵抗発熱体などの発熱体からの熱伝導又は熱輻射によって、被処理物を加熱する装置を備えていてもよい。例えば、電気炉や、GRTAGasRapidThermalAnneal装置、LRTALampRapidThermalAnneal装置等のRTARapidThermalAnneal装置を用いることができる。LRTA装置は、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのランプから発する光電磁波の輻射により、被処理物を加熱する装置である。GRTA装置は、高温のガスを用いて加熱処理を行う装置である。また、第1の加熱処理は、第1の島状の酸化物半導体層を形成する前、すなわち酸化物半導体膜106に行っても良い。その場合には、第1の加熱処理後に、加熱装置から基板を取り出し、第2のフォトリソグラフィ工程及びエッチング工程を行う。ここまでの工程で得られた構成を図3Bに示す。次いで、ゲート絶縁層105及び酸化物半導体層126上に、一対の第2の電極109a、109bに加工される導電膜を形成する。その後、該導電膜を第3のフォトリソグラフィ工程により形成したレジストマスクを用いてエッチングし、一対の第2の電極109a、109bを形成する。一対の第2の電極109a、109bの形成方法は、第1の電極103の形成方法と同様とすればよい。本実施の形態では、チタンを用いてスパッタリング法により厚さ150nmの導電膜を形成する。なお、一対の第2の電極109a、109bを形成する工程は、配線110図1A参照の形成工程を兼ねている。ここまでの工程で得られた構成を図3Cに示す。次に、一対の第2の電極109a、109b及び酸化物半導体層126の一部に接して、絶縁層111を形成する。絶縁層111の形成方法は、ゲート絶縁層105の形成方法と同様とすればよい。本実施の形態では、絶縁層111をスパッタリング法により酸化シリコンで形成する。なお、絶縁層111の厚さは200nmとする。その後、第1の加熱処理とは加熱温度が異なる第2の加熱処理を行う。第2の加熱処理によって、ゲート絶縁層105及び絶縁層111に含まれる酸素の一部が酸化物半導体層126に供給され、酸化物半導体層107が形成される。第2の加熱処理は、加熱温度が高いほど、光照射又はBTストレスが与えられることによって生じるしきい値電圧の変化量が小さくなる。しかし、該加熱温度を320°Cより高くするとオン特性の低下が生じる。従って、第2の加熱処理の条件は、不活性雰囲気、酸素雰囲気、酸素と窒素の混合雰囲気下で、200°C以上400°C、好ましくは250°C以上320°C以下とする。また、この加熱処理の加熱時間は1分以上24時間以下とする。なお、第2の加熱処理は、後に形成する第3の電極113を形成した後に行ってもよい。さらに、水分の侵入防止や、アルカリ金属の侵入防止のため、絶縁層111上に窒化シリコンを形成してもよい。LiやNaなどのアルカリ金属は、不純物であるため含有量を少なくすることが好ましく、酸化物半導体層107中に2×1016cm-3以下、好ましくは、1×1015cm-3以下とする。さらに、アルカリ土類金属も不純物であるため、含有量を少なくすることが好ましい。なお、後述する第3の電極113を形成した後に、保護絶縁層として窒化シリコンを形成してもよい。その場合は、保護絶縁層に開口部を設けて、第1の電極103、一対の第2の電極109a、109b及び第3の電極113と電気的に接続される導電膜を形成するなどの工程など適宜行う。次に、絶縁層111に接して、且つ酸化物半導体層107のチャネル形成領域と重畳するようにして第3の電極113を形成する。絶縁層111上に導電膜を形成し、その後、該導電膜に第4のフォトリソグラフィ工程により形成したレジストマスクを用いてエッチングし、第3の電極113を形成する。第3の電極113の形成方法は、第1の電極103の形成方法と同様とすればよい。本実施の形態では、モリブデンを用いてスパッタリング法により、厚さ150nmの導電膜を形成する。なお、第3の電極113を形成する工程は、配線114図1A参照の形成工程を兼ねている。ここまでの工程で得られた構成を図3Dに示す。以上より、高耐圧、低逆方向飽和電流、高いオン電流を得ることが可能である非線形素子を得ることができる。なお、本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。実施の形態2本実施の形態では、実施の形態1で示した非線形素子と構成が一部異なる非線形素子について説明する。なお、本実施の形態においてもトランジスタを例に説明する。図4Aは、トランジスタ200の平面図であり、図4Bは、トランジスタ200のE-F間における断面図である。図4Cは、トランジスタ200のG-H間における断面図である。なお、トランジスタ200はトランジスタ100の変形例であるため、図4において、図1と同一の箇所には同じ符号を用い、同じ符号の詳細については省略する。図4Bより、トランジスタ200は、デュアルゲート型のトランジスタであり、基板101上に、下地絶縁層102、第1の電極103、ゲート絶縁層105、酸化物半導体層107、n層117a、117b、一対の第2の電極109a、109b、絶縁層111、第3の電極113が設けられている。第1の電極103は下地絶縁層102に接して設けられる。ゲート絶縁層105は第1の電極103を覆って設けられる。酸化物半導体層107はゲート絶縁層105に接して且つ第1の電極103と重畳して設けられる。n層117a、117bはゲート絶縁層105及び酸化物半導体層107の端部を覆って設けられる。一対の第2の電極109a、109bはn層117a、117b上、且つ酸化物半導体層107の端部を覆って設けられる。絶縁層111は酸化物半導体層107の一部及び一対の第2の電極109a、109bを覆って設けられる。第3の電極113は絶縁層111上に接して且つ一対の第2の電極109a、109bの間に設けられる。酸化物半導体層107と一対の第2の電極109a、109bとの間にn層117a、117bを形成することによって、酸化物半導体層107と一対の第2の電極109a、109bの接触抵抗を低減することができるため、高いオン電流を得ることができる。また、n層117a、117bを形成することによって、寄生抵抗の低減、さらにはBT試験におけるマイナスゲートストレスを与えた前後のオン電流の変化量Ion劣化を抑制することができる。さらに、図1Cは一対の第2の電極109a、109bの一方のみを図示しているが、n層117a、117bは、一対の第2の電極109a、109bをマスクとしてエッチング工程を行うために、一対の第2の電極109a、109bから端部がはみ出すように加工される。したがって、トランジスタ200のチャネル長は、n層117a、117bの間隔によって決定される。また、一対の第2の電極109a、109bは、n層117a、117bを介して酸化物半導体層107の端面と対向しているが、n層117a、117bは極端に厚く形成されるわけではなく、酸化物半導体層107に発生する熱の伝達を遮らないため、実施の形態1と同様に、ヒートシンクとなる。その結果、酸化物半導体層107に高いオン電流が流れる際に発生する熱を外部へと放散することができ、発熱によるトランジスタ200の劣化を抑制することができる。以下、トランジスタ200を作製する工程を説明する。トランジスタ200を作製する工程は、n層117a、117bを設ける工程以外、トランジスタ100の作製工程と同一である。従って、図3A、図3B及び図5を参照して説明する。実施の形態1に示した作製工程に従って図3Aの構成を経て、図3Bの構成を得る。次いで、ゲート絶縁層105及び酸化物半導体層107の上に、In-Zn系金属酸化物、In-Sn系金属酸化物、インジウム又はスズを含む一元系金属酸化物を用い、n層117a、117bとなる膜115を1nm以上200nm以下の厚さで形成する。膜115の形成方法は、酸化物半導体層107の形成方法と同様とすればよい。また、n層として上記の材料にSiO2を含ませてもよい。本実施の形態では、SiO2を含むIn-Sn系金属酸化物膜を100nmの厚さで形成する。次いで、n層となる膜115の上に一対の第2の電極109a、109bを形成するための導電膜108を形成する図5A参照。該導電膜を加工して、一対の第2の電極109a、109bを形成する。なお、一対の第2の電極109a、109bを形成する工程は、配線110図4A参照の形成工程を兼ねている。次いで、一対の第2の電極109a、109bをマスクとして、膜115を加工してn層117a、117bを形成する。該加工により、n層117a、117bは一対の第2の電極109a、109bから端部がはみ出るようにして形成される図5B参照。従って、トランジスタ200のチャネル長は、n層117a、117bの間隔によって決定される。一方、実施の形態1に示すトランジスタ100のチャネル長は、一対の第2の電極109a、109bの間隔によって決定される。なお、n層117a、117bの端部のテーパ角n層117a、117bの側面が基板101の平面となす角は、30度以下とするのがよい。以降の工程は、実施の形態1と同一であり、酸化物半導体層107の一部及び一対の第2の電極109a、109bを覆う絶縁層111を形成する。さらに、絶縁層111に接して、且つ酸化物半導体層107のチャネル形成領域と重畳するようにして第3の電極113を形成する図5C参照。各工程の詳細は実施の形態1と同様である。以上より、高耐圧、低逆方向飽和電流、高いオン電流を得ることが可能である非線形素子を得ることができる。なお、本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。実施の形態3本実施の形態では、実施の形態1で示した非線形素子と構成が一部異なる非線形素子について説明する。なお、本実施の形態においてもトランジスタを例に説明する。本実施の形態で示すトランジスタ300は、実施の形態1で示したトランジスタ100の酸化物半導体層107が、第1の結晶性酸化物半導体層107a及び第2の結晶性酸化物半導体層107bからなる結晶性酸化物半導体積層120に置き換わったトランジスタである。つまり、トランジスタ300の平面構造は、トランジスタ100の平面構造と同じであるため、トランジスタ300の平面図は、図1Aを参照できる。図6Aは、トランジスタ300のA-B間における断面図である。図6Bは、トランジスタ300のC-D間における断面図である。なお、トランジスタ300はトランジスタ100の変形例であるため、図6において、図1と同一の箇所には同じ符号を用い、同じ符号の詳細ついては省略する。図6Aより、トランジスタ300は、デュアルゲート型のトランジスタであり、基板101上に、下地絶縁層102、第1の電極103、ゲート絶縁層105、結晶性酸化物半導体積層120、一対の第2の電極109a、109b、絶縁層111、第3の電極113が設けられている。第1の電極103は下地絶縁層102に接して設けられる。ゲート絶縁層105は第1の電極103を覆って設けられる。結晶性酸化物半導体積層120はゲート絶縁層105に接して且つ第1の電極103と重畳して設けられる。一対の第2の電極109a、109bは結晶性酸化物半導体積層120の端部を覆って設けられる。絶縁層111は結晶性酸化物半導体積層120の一部及び一対の第2の電極109a、109bを覆って設けられる。第3の電極113は絶縁層111上に接して且つ一対の第2の電極109a、109bの間に設けられる。また、一対の第2の電極109a、109bは、結晶性酸化物半導体積層120の端部を覆って設けられていることから、一対の第2の電極109a、109bは、結晶性酸化物半導体積層120の端面に接している。それゆえ、少なくとも結晶性酸化物半導体積層120と接する領域において、一対の第2の電極109a、109bの電極幅は、結晶性酸化物半導体積層120に形成されるチャネル幅よりも広くなる図1A参照。さらに、図6Bは一対の第2の電極109a、109bの一方のみを図示しているが、一対の第2の電極109a、109bが結晶性酸化物半導体積層120の端面に接していることから、一対の第2の電極109a、109bは、他の実施の形態と同様に、ヒートシンクとなり、結晶性酸化物半導体積層120に高いオン電流が流れる際に発生する熱を外部へと放散することができる。結果として、発熱によるトランジスタ300の劣化を抑制することができる。ここで、結晶性酸化物半導体積層120について説明する。結晶性酸化物半導体積層120は、第1の結晶性酸化物半導体層107a及び第2の結晶性酸化物半導体層107bの積層構造である。第1の結晶性酸化物半導体層107aはc軸配向を有している。また、第2の結晶性酸化物半導体層107bもc軸配向を有している。ただし、第1の結晶性酸化物半導体層107a及び第2の結晶性酸化物半導体層107bは、単結晶構造ではなく、非晶質構造でもない構造であり、c軸配向を有した結晶CAxisAlignedCrystal;CAACとも呼ぶを含む酸化物を有する。CAACを含む酸化物とは、結晶がc軸配向し、且つab面、表面又は界面の方向から見て三角形状又は六角形状の原子配列を有し、c軸においては、金属原子が層状に配列し、又は金属原子と酸素原子が層状に配列し、ab面あるいは表面又は界面においては、a軸又はb軸の向きが異なるc軸を中心に回転した結晶を含む酸化物をいう。広義には、CAACを含む酸化物とは、非単結晶であって、そのab面に垂直な方向から見て、三角形若しくは六角形、又は正三角形若しくは正六角形の原子配列を有し、且つc軸に垂直な方向から見て、金属原子が層状に配列した相、又は金属原子と酸素原子が層状に配列した相を含む酸化物をいう。また、CAACは結晶化した領域結晶領域を含むが、一つの結晶領域と他の結晶領域の境界を明確に判別できなくてもよい。つまり、第1の結晶性酸化物半導体層107a及び第2の結晶性酸化物半導体層107bは、一部に結晶粒界を有している。また、CAACに酸素が含まれる場合、酸素の一部は窒素で置換されていてもよい。また、CAACを構成する個々の結晶領域のc軸は一定の方向例えば、CAACを支持する基板面又はCAACの表面、膜面若しくは界面などに垂直な方向に揃えられていてもよい。又は、CAACを構成する個々の結晶領域のab面の法線は一定の方向例えば、基板面、表面、膜面若しくは界面などに垂直な方向であってもよい。なお、CAACは、その組成などに応じて、導体であってもよいし、半導体であってもよいし、絶縁体であってもよい。また、CAACは、その組成などに応じて、可視光に対して透明であってもよいし、不透明であってもよい。このようなCAACの例として、膜状に形成され、膜表面、基板面、又は界面に垂直な方向から観察すると三角形又は六角形の原子配列が確認され、且つその膜の断面に金属原子又は金属原子と酸素原子あるいは窒素原子の層状配列が観察される結晶などを挙げることができる。第1の結晶性酸化物半導体層107a及び第2の結晶性酸化物半導体層107bは、少なくとも亜鉛を含む金属酸化物、又は少なくとも亜鉛及びインジウムを含む金属酸化物であることが好ましい。例えば、実施の形態1で列挙した金属酸化物のうち、四元系金属酸化物であるIn-Sn-Ga-Zn系金属酸化物や、三元系金属酸化物であるIn-Ga-Zn系金属酸化物、In-Sn-Zn系金属酸化物、In-Al-Zn系金属酸化物、Sn-Ga-Zn系金属酸化物、Al-Ga-Zn系金属酸化物、Sn-Al-Zn系金属酸化物や、二元系金属酸化物であるIn-Zn系金属酸化物、Sn-Zn系金属酸化物、Al-Zn系金属酸化物や、Znを含む一元系金属酸化物などを用いて形成することができる。第1の結晶性酸化物半導体層107aの形成は、スパッタリング法を用い、そのスパッタリング法で形成するときの基板温度は200°C以上400°C以下とし、形成後に第1の加熱処理400°C以上750°C以下を行うことで得ることができる。ここで、CAACの結晶構造の一例について説明する。第1の加熱処理の温度にもよるが、第1の加熱処理によって、膜表面から結晶化が起こり、膜の表面から内部に向かって結晶成長し、c軸配向した結晶が得られる。第1の加熱処理によって、亜鉛と酸素が膜表面に多く集まり、上平面が六角形をなす亜鉛と酸素からなるグラフェンタイプの二次元結晶図7Aに平面模式図を示すが最表面に1層又は複数層形成され、これが膜厚方向に成長して重なり積層となる。図7Aにおいて、白丸が亜鉛原子であり、黒丸が酸素原子を示している。加熱処理の温度を上げると表面から内部、そして内部から底部と結晶成長が進行する。また、図7Bに二次元結晶が結晶成長して積層された一例として二次元結晶の6層の積層を模式的に示す。ゲート絶縁層105中に酸素が含まれる場合、第1の加熱処理によって、該酸素一部が第1の結晶性酸化物半導体層107aとの界面又はその近傍に拡散し、第1の結晶性酸化物半導体層107aの酸素欠損を低減する。従って、ゲート絶縁層105としては、膜中バルク中、又は第1の結晶性酸化物半導体層107aとゲート絶縁層105の界面、には少なくとも化学量論比を超える量の酸素が含まれることが好ましい。第2の結晶性酸化物半導体層107bの形成は、スパッタリング法を用い、その成膜時における基板温度は200°C以上400°C以下とする。形成時における基板温度を200°C以上400°C以下とすることにより、第1の結晶性酸化物半導体層107aの表面上に接して形成される酸化物半導体層にプリカーサの整列が起き、所謂、秩序性を持たせることができる。そして、形成後に第2の加熱処理400°C以上750°C以下を行うことが好ましい。第2の加熱処理は、窒素雰囲気下、酸素雰囲気下、又は窒素と酸素の混合雰囲気下で行うことにより、第2の結晶性酸化物半導体層107bの高密度化及び酸素欠損の減少を図ることができる。第2の加熱処理によって、第1の結晶性酸化物半導体層107aを核として膜厚方向、即ち底部から内部に結晶成長が進行して第2の結晶性酸化物半導体層107bが形成される。トランジスタ100と同様に、トランジスタ300においても結晶性酸化物半導体積層120は厚いほうが、ソース電極及びドレイン電極間で大電流を確保することができる。さらに、トランジスタ300のドレイン耐圧は結晶性酸化物半導体積層120の厚さに依存するため、ドレイン耐圧を高くするためには、厚い方が好ましく、所望のドレイン耐圧に見合う厚さを選択すればよい。故に、オン電流量及びドレイン耐圧を考慮して、結晶性酸化物半導体積層120の厚さは、0.1μm以上50μm以下、好ましくは0.5μm以上20μm以下とすることが良い。また、結晶性酸化物半導体積層120をチャネル形成領域とするトランジスタ300は、界面に沿った方向において、秩序化が進んでいる。したがって、トランジスタ300においては、結晶性酸化物半導体積層120の界面に沿ってキャリアが流れる場合、つまり、a-b面に対して略平行にキャリアが流れる場合、その流れに対して、結晶性酸化物半導体積層120は妨げにならない。したがって、光照射又はBTストレスが与えられても、トランジスタ300の電気特性の劣化は抑制される。なお、第1の結晶性酸化物半導体層107a上に第2の結晶性酸化物半導体層107bを形成する2層構造に限定されず、第2の結晶性酸化物半導体層107bの形成後に第3の結晶性酸化物半導体層を形成するプロセスと加熱処理のプロセスを繰り返し行って、3層以上の積層構造としてもよい。以下、トランジスタ300を作製する工程を説明する。トランジスタ300を作製する工程は、結晶性酸化物半導体積層120の作製工程以外、トランジスタ100の作製工程と同一である。従って、図8を用いて説明する。実施の形態1に示した作製工程に従って、ゲート絶縁層105までを形成し、図8Aに示す構成を得る。次いで、ゲート絶縁層105上に第1の酸化物半導体膜を形成する。形成する酸化物半導体膜の厚さは、第2の結晶性酸化物半導体層107bとなる第2の酸化物半導体膜より薄くする。本実施の形態では、In-Ga-Zn系金属酸化物ターゲットIn2O3:Ga2O3:ZnO=1:1:2[mol数比]を用いて、基板とターゲットの間との距離を170mm、基板温度250°C、圧力0.4Pa、直流DC電源0.5kW、酸素のみ、アルゴンのみ、又はアルゴン及び酸素雰囲気下で厚さ100nmの第1の酸化物半導体膜を形成する。次いで、基板を配置するチャンバー雰囲気を窒素、又は乾燥空気とし、第1の加熱処理を行う。第1の加熱処理の温度は、400°C以上750°C以下とする。また、第1の加熱処理の加熱時間は1分以上24時間以下とする。第1の加熱処理によって第1の結晶性酸化物半導体膜を形成する図8B参照。第1の加熱処理の詳細は、実施の形態1で説明したので、ここでは省略する。次いで、第1の結晶性酸化物半導体膜上に、第1の結晶性酸化物半導体膜よりも厚い第2の酸化物半導体膜を形成する。本実施の形態では、In-Ga-Zn系金属酸化物ターゲットIn2O3:Ga2O3:ZnO=1:1:2[mol数比]を用いて、基板とターゲットの間との距離を170mm、基板温度400°C、圧力0.4Pa、直流DC電源0.5kW、酸素のみ、アルゴンのみ、又はアルゴン及び酸素雰囲気下で膜厚400nmの第2の酸化物半導体膜を形成する。次いで、基板を配置するチャンバー雰囲気を窒素、又は乾燥空気とし、第2の加熱処理を行う。第2の加熱処理の温度は、400°C以上750°C以下とする。また、第2の加熱処理の加熱時間は1分以上24時間以下とする。第2の加熱処理によって第2の結晶性酸化物半導体膜を形成する図8C参照。第2の結晶性酸化物半導体膜を形成する第2の加熱処理の詳細は実施の形態1の記載と同様である。なお、図では第1の結晶性酸化物半導体膜と第2の結晶性酸化物半導体膜の界面を点線で示し、酸化物半導体積層と説明しているが、明確な界面が存在しているのではなく、あくまで分かりやすく説明するために図示している。第1及び第2の加熱処理を750°Cよりも高い温度で加熱処理を行うと、ガラス基板の収縮により、形成した酸化物半導体膜にクラック厚さ方向に伸びるクラックが形成されやすい。したがって、第1の加熱処理及び第2の加熱処理の温度や、スパッタリング法で酸化物半導体膜を形成する際の基板温度を750°C以下、好ましくは450°C以下とすることで、大面積のガラス基板上に信頼性の高いトランジスタを作製することができる。また、ゲート絶縁層105の形成から第2の加熱処理までの工程を大気に触れることなく連続的に行うことが好ましい。例えば、図12に上面図を示す製造装置を用いればよい。図12に示す製造装置は、枚葉式マルチチャンバー設備であり、3つのスパッタリング装置10a、10b、10cや、被処理基板を収容するカセットポート14を3つ有する基板供給室11や、ロードロック室12a、12bや、搬送室13や、基板加熱室15などを有している。なお、基板供給室11及び搬送室13には、被処理基板を搬送するための搬送ロボットがそれぞれ配置されている。スパッタリング装置10a、10b、10c、搬送室13、及び基板加熱室15は、水素及び水分をほとんど含まない雰囲気不活性雰囲気、減圧雰囲気、乾燥空気雰囲気など下に制御することが好ましく、例えば、水分については露点-40°C以下、好ましくは露点-50°C以下の乾燥窒素雰囲気とする。図12の製造装置を用いた作製工程の手順の一例は、まず、基板供給室11から被処理基板を搬送し、ロードロック室12aと搬送室13を経て基板加熱室15に移動させ、基板加熱室15で被処理基板に付着している水分を真空ベークなどで除去し、その後、搬送室13を経てスパッタリング装置10cに被処理基板を移動させ、スパッタリング装置10c内でゲート絶縁層105を形成する。そして、大気に触れることなく、搬送室13を経てスパッタリング装置10aに被処理基板を移動させ、スパッタ装置10a内で第1の酸化物半導体膜を形成する。そして、大気に触れることなく、搬送室13を経て基板加熱室15に被処理基板を移動させ、第1の加熱処理を行う。そして、大気に触れることなく、搬送室13を経てスパッタリング装置10bに被処理基板を移動させ、スパッタリング装置10b内で第2の酸化物半導体膜を形成する。そして、大気に触れることなく、搬送室13を経て基板加熱室15に被処理基板を移動させ、第2の加熱処理を行う。このように、図12の製造装置を用いることによって大気に触れることなく、トランジスタの作製工程を進めることができる。また、図12の製造装置のスパッタリング装置は、スパッタリングターゲットを変更することで大気に触れることのない作製工程を実現でき、例えば、予めゲート絶縁層105を形成した基板をカセットポート14に設置し、第1の酸化物半導体膜の形成から第2の加熱処理を行う工程までを大気に触れずに進めて第1の結晶性酸化物半導体膜と第2の結晶性酸化物半導体膜を形成した後、大気に触れることなく、スパッタ装置10c内で金属ターゲットを用いて一対の第2の電極109a、109bを形成するための導電膜を第2の結晶性酸化物半導体膜上に形成することもできる。次いで、第1の結晶性酸化物半導体膜と第2の結晶性酸化物半導体膜からなる結晶性酸化物半導体積層を加工して、第1の結晶性酸化物半導体層107a及び第2の結晶性酸化物半導体層107bが積層された結晶性酸化物半導体積層120を形成する図8D参照。結晶性酸化物半導体積層の加工は、所望の形状のマスクを結晶性酸化物半導体積層上に形成した後、該マスクを用いて該結晶性酸化物半導体積層をエッチングする。上述のマスクは、フォトリソグラフィなどの方法を用いて形成することができる。又は、インクジェット法などの方法を用いてマスクを形成してもよい。なお、結晶性酸化物半導体積層のエッチングは、ドライエッチングでもウェットエッチングでもよい。もちろん、これらを組み合わせて用いてもよい。ドライエッチング及びウェットエッチングの詳細は実施の形態1の記載と同様である。以降の工程は、実施の形態1と同一であり、一対の第2の電極109a、109bを形成し、結晶性酸化物半導体積層120の一部及び一対の第2の電極109a、109bを覆う絶縁層111を形成する。さらに、絶縁層111に接して、且つ結晶性酸化物半導体積層120のチャネル形成領域と重畳するようにして第3の電極113を形成する図6A参照。各工程の詳細は実施の形態1の記載と同様である。なお、一対の第2の電極109a、109bを形成する工程は、配線110図1A参照の形成を兼ねており、第3の電極113を形成する工程は、配線114図1A参照の形成工程を兼ねている。以上より、高耐圧、低逆方向飽和電流、高いオン電流を得ることが可能である非線形素子を得ることができる。なお、本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。実施の形態4本実施の形態では、上記実施の形態で示した非線形素子と構成が一部異なる非線形素子について説明する。なお、本実施の形態においてもトランジスタを例に説明する。本実施の形態で示すトランジスタ400は、実施の形態2で示したトランジスタ200の酸化物半導体層107が、第1の結晶性酸化物半導体層107a及び第2の結晶性酸化物半導体層107bからなる結晶性酸化物半導体積層120に置き換わったトランジスタである。つまり、トランジスタ400の平面構造は、トランジスタ200の平面構造と同じであるため、トランジスタ400の平面図は、図4Aを参照できる。図9Aは、トランジスタ400のE-F間における断面図である図4A参照。図9Bは、トランジスタ400のG-H間における断面図である図4A参照。なお、図9において、図1と同一の箇所には同じ符号を用いて詳細ついては省略する。図9Bより、トランジスタ400は、デュアルゲート型のトランジスタであり、基板101上に、下地絶縁層102、第1の電極103、ゲート絶縁層105、結晶性酸化物半導体積層120、n層117a、117b、一対の第2の電極109a、109b、絶縁層111、第3の電極113が設けられている。第1の電極103は下地絶縁層102に接して設けられる。ゲート絶縁層105は第1の電極103を覆って設けられる。結晶性酸化物半導体積層120はゲート絶縁層105に接して且つ第1の電極103と重畳して設けられる。n層117a、117bはゲート絶縁層105及び結晶性酸化物半導体積層120の端部を覆って設けられる。一対の第2の電極109a、109bは結晶性酸化物半導体積層120の端部及びn層117a、117bの端部を覆って設けられる。絶縁層111は結晶性酸化物半導体積層120の一部及び一対の第2の電極109a、109bを覆って設けられる。第3の電極113は絶縁層111上に接して且つ一対の第2の電極109a、109bの間に設けられる。結晶性酸化物半導体積層120と一対の第2の電極109a、109bとの間にn層117a、117aを形成することによって、結晶性酸化物半導体積層120と一対の第2の電極109a、109bの接触抵抗を低減することができるため、高いオン電流を得ることができる。また、n層117a、117bを形成することによって、寄生抵抗の低減、さらにはBT試験におけるマイナスゲートストレスを与えた前後のオン電流の変化量Ion劣化を抑制することができる。さらに、図1Cは一対の第2の電極109a、109bの一方のみを図示しているが、n層117a、117bは、一対の第2の電極109a、109bをマスクとしてエッチング工程を行うために、一対の第2の電極109a、109bから端部がはみ出すようになり、トランジスタ400のチャネル長は、n層117a、117bの間隔によって決定される。また、一対の第2の電極109a、109bは、n層117a、117bを介して結晶性酸化物半導体積層120と対向しているが、n層117a、117bは極端に厚く形成されるわけではなく、結晶性酸化物半導体積層120に発生する熱の伝達を遮らないため、他の実施の形態と同様に、ヒートシンクとなる。その結果、結晶性酸化物半導体積層120に高いオン電流が流れる際に発生する熱を外部へと放散することができ、発熱によるトランジスタ400の劣化を抑制することができる。結晶性酸化物半導体積層120は、第1の結晶性酸化物半導体層107a及び第2の結晶性酸化物半導体層107bの積層構造である。第1の結晶性酸化物半導体層107a及び第2の結晶性酸化物半導体層107bの詳細は、実施の形態3の記載と同様である。本実施の形態に示すトランジスタ400において、第1の結晶性酸化物半導体層107a、及び第2の結晶性酸化物半導体層107bは、少なくとも一部が結晶化してc軸配向を有しており、結晶性酸化物半導体積層120は、ゲート絶縁層との界面に沿った方向において、秩序化が進んでいる。したがって、その界面に沿ってキャリアが流れる場合、その流れに対して、結晶酸化物半導体積層120は妨げともならない。したがって、光照射又はBTストレスが与えられても、トランジスタ400の電気特性の劣化は抑制される。以下、トランジスタ400を作製する工程を説明する。トランジスタ400を作製する工程は、結晶性酸化物半導体積層120の作製工程以外、トランジスタ200の作製工程と同一である。従って、図5及び図8を参照して説明する。実施の形態1及び実施の形態3に示した作製工程に従って、結晶性酸化物半導体積層120までを形成して図8Dに示す構成を得る。次いで、ゲート絶縁層105及び結晶性酸化物半導体積層120の上に、In-Zn系金属酸化物、In-Sn系金属酸化物、インジウム又はスズを含む一元系金属酸化物の材料を用い、n層117a、117bとなる膜115を1nm以上200nm以下の厚さで形成する。膜115の形成方法は、実施の形態2の記載と同様である。また、n層として上記の材料にSiO2を含ませてもよい。本実施の形態では、SiO2を含むIn-Sn系金属酸化物を100nmの厚さで形成する。次いで、n層となる膜115の上に一対の第2の電極109a、109bを形成するための導電膜を形成する図5A参照。該導電膜を加工して、一対の第2の電極109a、109bを形成する。なお、一対の第2の電極109a、109bを形成する工程は、配線110図4A参照の形成工程を兼ねている。次いで、一対の第2の電極109a、109bをマスクとして、膜115を加工して、n層117a、117bを形成する。該加工により、n層117a、117bは一対の第2の電極109a、109bから端部がはみ出るようにして形成される図5B参照。従って、トランジスタ400のチャネル長は、n層117a、117bの間隔によって決定される。また、実施の形態3に示すトランジスタ300のチャネル長は、一対の第2の電極109a、109bの間隔によって決定される。なお、n層117a、117bの端部のテーパ角n層117a、117bの側面が基板101の平面となす角は、30度以下とするのがよい。以降の工程は、実施の形態2と同一であり、結晶酸化物半導体積層120の一部及び一対の第2の電極109a、109bを覆う絶縁層111を形成する。さらに、絶縁層111に接して、且つ結晶酸化物半導体積層120のチャネル形成領域と重畳するようにして第3の電極113を形成する図9A参照。なお、第3の電極113を形成する工程は、配線114図4A参照の形成工程を兼ねており、各工程の詳細は実施の形態2と同様である。以上より、高耐圧、低逆方向飽和電流、高いオン電流を得ることが可能である非線形素子を得ることができる。なお、本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。実施の形態5本実施の形態では、非線形素子のオン電流についての計算結果を説明する。なお、計算は、簡略化した非線形素子の構造について行っている。また、計算にはsynopsys社製のsentaurusdeviceを用いている。始めに、ゲート電圧の変化に対するドレイン電流の変化を計算した結果について説明する。図13Aは、実施の形態2で説明したトランジスタ200において、チャネル長方向の断面構造図4AのE-F間における断面構造を、簡略化した図である構造1とする。図13Bは、図4AのG-H間における断面構造を簡略化した図である。図13Cは、トランジスタ200のチャネル形成領域において、E-F間に垂直な方向の断面構造を簡略化した図である。なお、図13において、図4に対応している箇所の符号は、図4と同一の符号を用いている。図13に示す構造におけるオン電流の計算結果に反映されるパラメータは以下のとおりである。1.チャネル長L1:10μm2.一対の第2の電極109a、109bの長さL2:5μm3.酸化物半導体層107の厚さTos:10μm4.ゲート絶縁層105の厚さTG及び絶縁層111の厚さTBG:0.2μm5.チャネル幅W1:100μm6.一対の第2の電極109a、109bの幅W2:5μm7.第1の電極103に用いるタングステンの仕事関数φM:4.9eV8.一対の第2の電極109a、109bに用いるチタンの仕事関数φM:4.0eV9.第3の電極113に用いるモリブデンの仕事関数φM:4.8eV10.酸化物半導体層107に用いるIn-Ga-Zn系金属酸化物のバンドギャップEg:3.15eV、電子親和力χ:4.3eV、比誘電率:15、電子移動度:10cm2/Vs11.ゲート絶縁層105に用いる酸化窒化シリコンの比誘電率:4.112.絶縁層111に用いる酸化シリコンの比誘電率:3.8なお、第1の電極103、一対の第2の電極109a、109b、第3の電極113及びn層117a、117bは、各々の厚さに関わらず、同電位とみなして計算しているため、これらの厚さは計算結果に反映されないものとする。図14は、ドレイン電圧は15Vとし、ゲート電圧を0Vから20Vまで変化させたときのドレイン電流Idを計算した結果である。図14からわかるように、酸化物半導体層107の端部がn層117a、117b及び一対の第2の電極109a、109bで覆われている構造の非線形素子は、高いオン電流を得ることができる。次に、構造1において、ドレイン電圧の変化に対するドレイン電流の変化を計算した結果について説明する。比較例は、下記の構造2乃至構造4としている。構造2は、トランジスタ200において、一対の第2の電極109a、109b、n層117a、117b及び第3の電極113は、酸化物半導体層107の側面に接しない構造図15参照とした。構造2において、図15Aは、図13Aと同じように簡略化した図である。図15Bは、図13Bと同じように簡略化した図である。図15Cは、図13Cと同じように簡略化した図である。構造3は、一対の第2の電極109a、109b、n層117a、117bは、酸化物半導体層107の側面に接するが、第3の電極113は、酸化物半導体層107の側面に接しない構造図16参照とした。構造3において、図16Aは、図13Aと同じように簡略化した図である。図16Bは、図13Bと同じように簡略化した図である。図16Cは、図13Cと同じように簡略化した図である。構造4は、一対の第2の電極109a、109b、n層117a、117bは、酸化物半導体層107の側面に接しないが、第3の電極113は、酸化物半導体層107の側面に接する構造図17参照とする。構造4において、図17Aは、図13Aと同じように簡略化した図である。図17Bは、図13Bと同じように簡略化した図である。図17Cは、図13Cと同じように簡略化した図である。構造2乃至構造4において、計算結果に反映されるパラメータは、構造1におけるパラメータと同じである。さらに、第1の電極103、一対の第2の電極109a、109b、第3の電極113及びn層117a、117bは、各々の厚さに関わらず、同電位とみなして計算しているため、これらの厚さは計算結果に反映されないものとする。構造1乃至構造4におけるオン電流の計算結果を、図18に示す。図18は、ゲート電圧Vgを10Vとして、ドレイン電圧Vdを0Vから20Vまで変化させたときの各ドレイン電圧に対応するドレイン電流Idを計算した結果である。図18に示すように、構造1のドレイン電流は、構造2乃至構造4に比べて、高いドレイン電流を得られることがわかる。つまり、構造1のように、一対の第2の電極109a、109b、n層117a、117b及び第3の電極113が、酸化物半導体層107の側面に接する構造とすることで、チャネル形成領域である酸化物半導体層107に効率良くキャリアを注入することができ、高いオン電流を得ることができ、大電流用途向けの非線形素子に好適である。本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。実施の形態6本実施の形態では、本発明の一態様である非線形素子を用いたパワーダイオード及び整流器の一例について、図10及び図11を用いて説明する。図10A-1は、本発明の一態様であるパワーダイオードの一構成例を示す。図10A-1に示すパワーダイオードは、複数のダイオードが直列接続されたものである。図10B-1は、本発明の一態様である整流器の一構成例を示す。図10B-1に示す整流器は、2つのダイオードにより構成された半波整流器である。第1のダイオードのアノードは低電位側の基準電位好ましくは接地電位に接続され、第1のダイオードのカソードは入力部と第2のダイオードのアノードに接続され、第2のダイオードのカソードは出力部に接続されている。図10C-1は、本発明の一態様である整流器の一構成例を示す。図10C-1に示す整流器は、4つのダイオードにより構成された全波整流器である。該4つのダイオードのうち、左上に配するダイオードを基準として時計回りに、それぞれ第1のダイオード乃至第4のダイオードとする。第1のダイオードのアノード及び第4のダイオードのアノードは低電位側の基準電位好ましくは接地電位に接続されている。第1のダイオードのカソード及び第2のダイオードのアノードは第1の入力部に接続されている。第3のダイオードのアノード及び第4のダイオードのカソードは第2の入力部に接続されている。第2のダイオードのカソード及び第3のダイオードのカソードは出力部に接続されている。パワーダイオード、半波整流器及び全波整流器に用いるダイオードは、先の実施の形態で説明した非線形素子のソース電極又はドレイン電極として機能する一対の第2の電極109a、109bの一方を、ゲート電極として機能する第1の電極103に電気的に接続させたダイオード接続させた非線形素子を用いることができる図11参照。このとき、先の実施の形態で説明した非線形素子をn型の非線形素子とする場合、ダイオード接続させた電極をアノードとし、ダイオード接続されていない電極をカソードとする。図11Aは、ダイオード接続された非線形素子の平面図である。図11Bは、図11AのI-J間における断面図である。図11Bより、一対の第2の電極109a、109bを含む配線110が、開口部150を介して第1の電極103を含む配線104と電気的に接続されている。なお、本実施の形態では、実施の形態1で説明したトランジスタ100を用いて説明したが、実施の形態2乃至実施の形態4で説明したトランジスタでも、同様にダイオード接続させることができる。図10A-1のパワーダイオードは、ダイオード接続されたトランジスタを用いて図10A-2に示す構成とすることができる。図10B-1の半波整流器は、ダイオード接続されたトランジスタを用いて図10B-2に示す構成とすることができる。図10C-1全波整流器は、ダイオード接続されたトランジスタを用いて図10C-2に示す構成とすることができる。図10A-2において、パワーダイオードを構成するトランジスタは、デュアルゲート型であるため第3の電極113配線114も含むが設けられている図11参照。制御信号G1乃至G5が与えられる第3の電極113のそれぞれは、ダイオード接続された各々のトランジスタのしきい値電圧を制御する。図10B-2及び図10C-2においても同様に、各々のトランジスタには第3の電極113が設けられているため、ダイオード接続された各々のトランジスタは制御信号G1乃至G4によって、しきい値電圧を制御することができる。例えば、先の実施の形態で説明したように信頼性の観点において、酸化物半導体を用いたトランジスタは、可視光及び紫外光の照射、熱や電界がかかることで電気特性が変化する。その例としてノーマリーオン化がある。また、半波整流器及び全波整流器をn型トランジスタで構成した場合、該n型トランジスタがノーマリーオン化すると、半波整流器及び全波整流器は、逆バイアスが印加された状態でも、電流が流れてしまうことになり、正常な整流作用が得られなくなる。そこで、半波整流器及び全波整流器を構成するトランジスタのバックゲート電極として機能する第3の電極113に負電位を印加することで、ノーマリーオン化を抑制でき、逆方向の電流を低減させ、良好な整流作用を得ることができる。なお、本実施の形態では、パワーダイオード及び整流器を構成するトランジスタの第3の電極113は、個々のトランジスタに対して1対1の関係で制御信号を送る形態としているが、個々の第3の電極113を電気的に一つに接続して、パワーダイオード及び整流器を構成する個々のトランジスタに同じ制御信号を送る形態としてもよい。また、図中において、パワーダイオード及び整流器を構成するトランジスタには、酸化物半導体層を有するトランジスタであることを明記するため、トランジスタを示す回路記号の近傍にOSと表記する。また、本実施の形態で説明したパワーダイオード及び整流器を構成するトランジスタは、酸化物半導体を用いることができるため、先の実施の形態から、該パワーダイオード及び該整流器はドレイン耐圧に優れ、且つ高いドレイン電流を得ることが可能である。以上より、高耐圧、低逆方向飽和電流などの特性を有し、高いオン電流を得ることが可能である非線形素子を有する半導体装置を得ることができる。なお、本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。