"直流入力電圧が入力される直流電源入力部と、前記直流電源入力部の両端に直接、または回路素子を介して間接的に接続され、互いにグランドレベルの異なるローサイドの第1のスイッチング素子及びハイサイドの第2のスイッチング素子を少なくとも含む直列回路と、前記第1のスイッチング素子及び前記第2のスイッチング素子を制御するためのスイッチング制御用信号を生成するスイッチング素子制御回路と、を備え、補助電源電圧を出力する電源装置に設けられる電源装置用駆動回路であって、前記スイッチング制御用信号に基づいて、前記第1のスイッチング素子および前記第2のスイッチング素子の制御端子の電圧を制御する駆動回路と、起動時に、前記スイッチング素子制御回路と前記駆動回路に対して前記直流入力電圧から起動電源電圧を供給し、起動後に、前記スイッチング素子制御回路と前記駆動回路に対して前記補助電源電圧が供給されると前記起動電源電圧の供給を遮断する起動回路と、を備えた、電源装置用駆動回路。前記起動回路は、導通することにより前記起動電源電圧を供給する、デプレッション型の高耐圧MOS-FETで構成された、請求項1に記載の電源装置用駆動回路。前記駆動回路は、単一の信号からなる前記スイッチング制御用信号に基づいて、前記第1のスイッチング素子へ出力する第1の矩形波信号と、前記第2のスイッチング素子へ出力する第2の矩形波信号とを発生して、前記第1のスイッチング素子と前記第2のスイッチング素子とが相補的にオンオフを繰り返す矩形波信号を発生する矩形波信号発生回路を備えた、請求項1又は2に記載の電源装置用駆動回路。前記駆動回路は、相補的にオンオフを繰り返す2つの信号からなる前記スイッチング制御用信号に基づいて、前記第1のスイッチング素子へ出力する第1の矩形波信号と、前記第2のスイッチング素子へ出力する第2の矩形波信号とを発生する矩形波信号発生回路を備えた、請求項1又は2に記載の電源装置用駆動回路。前記駆動回路は、前記第1のスイッチング素子及び前記第2のスイッチング素子が同時にオンしないように、デッドタイムを挟んで前記第1の矩形波信号及び前記第2の矩形波信号を発生するデッドタイム生成回路を備えた、請求項1乃至4の何れかに記載の電源装置用駆動回路。前記デッドタイム生成回路は、前記第1の矩形波信号の立ち下がりから前記第2の矩形波信号の立ち上がりまでの間の第1のデッドタイムと、前記第2の矩形波信号の立ち下がりから前記第1の矩形波信号の立ち上がりまでの間の、前記第1のデッドタイムとは異なる時間に調整された第2のデッドタイムとを発生させる、請求項5に記載の電源装置用駆動回路。前記駆動回路は、前記第1のスイッチング素子及び前記第2のスイッチング素子が同時に導通するように、クロスタイムを挟んで前記第1の矩形波信号及び前記第2の矩形波信号を発生するクロスタイム生成回路を備えた、請求項1乃至4の何れかに記載の電源装置用駆動回路。前記クロスタイム生成回路は、前記第1の矩形波信号の立ち下がりから前記第2の矩形波信号の立ち上がりまでの間の第1のクロスタイムと、前記第2の矩形波信号の立ち下がりから前記第1の矩形波信号の立ち上がりまでの間の、前記第1のクロスタイムとは異なる時間に調整された第2のクロスタイムとを発生させる、請求項7に記載の電源装置用駆動回路。直流入力電圧が入力される直流電源入力部と、前記直流電源入力部の両端に接続され、互いにグランドレベルの異なるローサイドの第1のスイッチング素子及びハイサイドの第2のスイッチング素子を少なくとも含む直列回路と、前記第1のスイッチング素子及び前記第2のスイッチング素子を制御するためのスイッチング制御用信号を生成するスイッチング素子制御回路と、を備えた電源装置に設けられる電源装置用駆動回路であって、前記スイッチング制御用信号に基づいて、前記第1のスイッチング素子および前記第2のスイッチング素子の制御端子の電圧を制御する駆動回路と、前記駆動回路は、前記第1のスイッチング素子及び前記第2のスイッチング素子が同時にオンしないデッドタイムを挟んで前記第1のスイッチング素子へ出力する第1の矩形波信号及び前記第2のスイッチング素子へ出力する第2の矩形波信号を発生するデッドタイム生成回路を備え、前記デッドタイム生成回路は、前記第1の矩形波信号の立ち下がりから前記第2の矩形波信号の立ち上がりまでの間の第1のデッドタイムと、前記第2の矩形波信号の立ち下がりから前記第1の矩形波信号の立ち上がりまでの間の、前記第1のデッドタイムとは異なる時間に調整された、第2のデッドタイムとを発生させる、電源装置用駆動回路。直流入力電圧が入力される直流電源入力部と、前記直流電源入力部の両端に接続され、互いにグランドレベルの異なるローサイドの第1のスイッチング素子及びハイサイドの第2のスイッチング素子を少なくとも含む直列回路と、前記第1のスイッチング素子及び前記第2のスイッチング素子を制御するためのスイッチング制御用信号を生成するスイッチング素子制御回路と、を備えた電源装置に設けられる電源装置用駆動回路であって、前記スイッチング制御用信号に基づいて、前記第1のスイッチング素子および前記第2のスイッチング素子の制御端子の電圧を制御する駆動回路と、前記駆動回路は、前記第1のスイッチング素子及び前記第2のスイッチング素子が同時に導通するクロスタイムを挟んで前記第1のスイッチング素子へ出力する第1の矩形波信号及び前記第2のスイッチング素子へ出力する第2の矩形波信号を発生するクロスタイム生成回路を備え、前記クロスタイム生成回路は、前記第1の矩形波信号の立ち下がりから前記第2の矩形波信号の立ち上がりまでの間の第1のクロスタイムと、前記第2の矩形波信号の立ち下がりから前記第1の矩形波信号の立ち上がりまでの間の、前記第1のクロスタイムとは異なる時間に調整された、第2のクロスタイムとを発生させる、電源装置用駆動回路。前記スイッチング制御用信号は、二値論理レベルの信号で構成されるデジタル信号、またはアナログ信号である、請求項1乃至10の何れかに記載の電源装置用駆動回路。請求項1乃至11の何れかに記載の電源装置用駆動回路を備えた電源装置用駆動集積回路であって、前記電源装置用駆動回路を単一の集積化回路にて構成した電源装置用駆動集積回路。直流入力電圧が入力される直流電源入力部と、前記直流電源入力部の両端に接続され、互いにグランドレベルの異なるローサイドの第1のスイッチング素子及びハイサイドの第2のスイッチング素子を少なくとも含む直列回路と、前記第1のスイッチング素子及び前記第2のスイッチング素子を制御するためのスイッチング制御用信号を生成するスイッチング素子制御回路と、を有する電源装置であって、前記スイッチング制御用信号に基づいて、前記第1のスイッチング素子および前記第2のスイッチング素子の制御端子の電圧を制御する駆動回路と、起動時に、前記スイッチング素子制御回路と前記駆動回路に対して前記直流入力電圧から起動電源電圧を供給し、起動後に、前記スイッチング素子制御回路と前記駆動回路に対して補助電源電圧が供給されると前記起動電源電圧の供給を遮断する起動回路と、を備えた電源装置。ローサイドのスイッチング素子とハイサイドのスイッチング素子を制御ICで駆動するようにした電源装置において、従来は、図1に示したように、起動時にスイッチング電源の入力電圧である高電圧から、起動抵抗60を介して制御回路に駆動電圧を供給し、通常時にはトランスより電圧を供給するように構成されている。しかし、この起動抵抗60には、起動後も電流が流れ続けるため、損失が発生するという問題があった。起動抵抗による損失をなくすためには、起動抵抗と制御回路との接続を切り離すスイッチ回路を設けることが考えられる。しかし、その場合にはスイッチ回路に高耐圧性が必要になる。したがって、制御回路とスイッチ回路を含む制御回路全体を高耐圧設計する必要が生じる。このような構成の場合、コンバータ方式で制御回路が異なるために適用可能な電源装置が数量的に制限されること、また高耐圧設計する必要があること、などから制御回路を集積化した場合、その制御ICは、非常に高価なICとなってしまうという問題があった。このような問題に対応するためには、コンバータの制御回路部分を、FETを駆動するための駆動回路と、制御信号となるパルス波形を生成する制御信号生成回路とに分けて、2つの制御ICで構成する方法が有効である。この場合、制御信号生成回路部分は、低耐圧のプロセスで構成することでコストの低減を図り、高電圧耐圧プロセスが必要となる駆動回路は、異なるコンバータ方式を共通化して適用可能な電源装置を数量的に増やすことでコストの低減を図ることができる。これにより、2つの制御ICで構成しながらも、結果的に低コストな制御回路を実現することが可能となる。しかしながらこのような従来技術では、高耐圧プロセスで構成される駆動回路には、スイッチング素子の駆動電圧を供給するために別の電源装置が必要であり、主コンバータを起動して動作をさせるために、別の電源装置を準備することが必要であり、電源装置全体が小型化できないという問題があった。本発明は、コンバータの制御回路部分をFETを駆動するための駆動回路と、制御信号となるパルス波形を生成する制御信号生成回路と、に分けて構成することで低コストな制御回路を実現し、さらに、起動の際にスイッチング電源の入力電圧である高電圧を、ハイサイドのスイッチング素子を駆動する駆動回路の駆動電源とし、かつ、起動回路で発生する損失を低減する、低コストで高効率な制御回路を実現することを目的としている。また、制御回路の中で高耐圧プロセスが必要な起動回路と駆動回路部分を、単一の駆動集積回路、ドライバICとして構成することで、多くの用途の低耐圧プロセスの制御ICと組み合わせて使用できる電源装置を構成可能にすることを目的としている。本発明の電源装置用駆動回路は次のように構成される。1直流入力電圧が入力される直流電源入力部と、前記直流電源入力部の両端に直接、または回路素子を介して間接的に接続され、互いにグランドレベルの異なるローサイドの第1のスイッチング素子Q1及びハイサイドの第2のスイッチング素子Q2を少なくとも含む直列回路と、前記第1のスイッチング素子Q1及び前記第2のスイッチング素子Q2を制御するためのスイッチング制御用信号を生成するスイッチング素子制御回路制御ICと、を備え、補助電源電圧を出力する電源装置に設けられる電源装置用駆動回路であって、前記スイッチング制御用信号に基づいて、前記第1のスイッチング素子Q1および前記第2のスイッチング素子Q2の制御端子の電圧を制御する駆動回路と、起動時に、前記スイッチング素子制御回路制御ICと前記駆動回路に対して前記直流入力電圧から起動電源電圧を供給し、起動後に、前記スイッチング素子制御回路制御ICと前記駆動回路に対して前記補助電源電圧が供給されると前記起動電源電圧の供給を遮断する起動回路と、を備える。2前記起動回路は、導通することにより前記起動電源電圧を供給する、デプレッション型の高耐圧MOS-FETで構成される。3前記駆動回路は、例えば単一の信号からなる前記スイッチング制御用信号に基づいて、前記第1のスイッチング素子Q1へ出力する第1の矩形波信号と、前記第2のスイッチング素子Q2へ出力する第2の矩形波信号とを発生して、前記第1のスイッチング素子Q1と前記第2のスイッチング素子Q2とが相補的にオンオフを繰り返す矩形波信号を発生する矩形波信号発生回路を備える。4前記駆動回路は、例えば、相補的にオンオフを繰り返す2つの信号からなる前記スイッチング制御用信号に基づいて、前記第1のスイッチング素子Q1へ出力する第1の矩形波信号と、前記第2のスイッチング素子Q2へ出力する第2の矩形波信号とを発生する矩形波信号発生回路を備える。5前記駆動回路は、例えば前記第1のスイッチング素子Q1及び前記第2のスイッチング素子Q2が同時にオンしないように、デッドタイムを挟んで前記第1の矩形波信号及び前記第2の矩形波信号を発生するデッドタイム生成回路を備える。6前記デッドタイム生成回路は、例えば前記第1の矩形波信号の立ち下がりから前記第2の矩形波信号の立ち上がりまでの間の第1のデッドタイムと、前記第2の矩形波信号の立ち下がりから前記第1の矩形波信号の立ち上がりまでの間の、前記第1のデッドタイムとは異なる時間に調整された第2のデッドタイムとを発生する。7前記駆動回路は、例えば前記第1のスイッチング素子Q1及び前記第2のスイッチング素子Q2が同時に導通するように、クロスタイムを挟んで前記第1の矩形波信号及び前記第2の矩形波信号を発生するクロスタイム生成回路を備える。8前記クロスタイム生成回路は、例えば前記第1の矩形波信号の立ち下がりから前記第2の矩形波信号の立ち上がりまでの間の第1のクロスタイムと、前記第2の矩形波信号の立ち下がりから前記第1の矩形波信号の立ち上がりまでの間の、前記第1のクロスタイムとは異なる時間に調整された第2のクロスタイムとを発生する。9また、本発明の電源装置用駆動回路は次のように構成される。直流入力電圧が入力される直流電源入力部と、前記直流電源入力部の両端に接続され、互いにグランドレベルの異なるローサイドの第1のスイッチング素子Q1及びハイサイドの第2のスイッチング素子Q2を少なくとも含む直列回路と、前記第1のスイッチング素子Q1及び前記第2のスイッチング素子Q2を制御するためのスイッチング制御用信号を生成するスイッチング素子制御回路制御ICと、を備えた電源装置に設けられる電源装置用駆動回路であって、前記スイッチング制御用信号に基づいて、前記第1のスイッチング素子Q1および前記第2のスイッチング素子Q2の制御端子の電圧を制御する駆動回路と、前記駆動回路は、前記第1のスイッチング素子Q1及び前記第2のスイッチング素子Q2が同時にオンしないデッドタイムを挟んで前記第1のスイッチング素子Q1へ出力する第1の矩形波信号及び前記第2のスイッチング素子Q2へ出力する第2の矩形波信号を発生するデッドタイム生成回路を備え、前記デッドタイム生成回路は、前記第1の矩形波信号の立ち下がりから前記第2の矩形波信号の立ち上がりまでの間の第1のデッドタイムと、前記第2の矩形波信号の立ち下がりから前記第1の矩形波信号の立ち上がりまでの間の、前記第1のデッドタイムとは異なる時間に調整された、第2のデッドタイムとを発生させる。10また、本発明の電源装置用駆動回路は次のように構成される。直流入力電圧が入力される直流電源入力部と、前記直流電源入力部の両端に接続され、互いにグランドレベルの異なるローサイドの第1のスイッチング素子Q1及びハイサイドの第2のスイッチング素子Q2を少なくとも含む直列回路と、前記第1のスイッチング素子Q1及び前記第2のスイッチング素子Q2を制御するためのスイッチング制御用信号を生成するスイッチング素子制御回路制御ICと、を備えた電源装置に設けられる電源装置用駆動回路であって、前記スイッチング制御用信号に基づいて、前記第1のスイッチング素子Q1および前記第2のスイッチング素子Q2の制御端子の電圧を制御する駆動回路と、前記駆動回路は、前記第1のスイッチング素子Q1及び前記第2のスイッチング素子Q2が同時に導通するクロスタイムを挟んで前記第1のスイッチング素子Q1へ出力する第1の矩形波信号及び前記第2のスイッチング素子Q2へ出力する第2の矩形波信号を発生するクロスタイム生成回路を備え、前記クロスタイム生成回路は、前記第1の矩形波信号の立ち下がりから前記第2の矩形波信号の立ち上がりまでの間の第1のクロスタイムと、前記第2の矩形波信号の立ち下がりから前記第1の矩形波信号の立ち上がりまでの間の、前記第1のクロスタイムとは異なる時間に調整された、第2のクロスタイムとを発生させる。11前記スイッチング制御用信号は、二値論理レベルの信号で構成されるデジタル信号、またはアナログ信号である。12また、本発明の電源装置用駆動集積回路は、前記電源装置用駆動回路を単一の集積化回路にて構成する。13また、本発明の電源装置は次のように構成される。直流入力電圧が入力される直流電源入力部と、前記直流電源入力部の両端に接続され、互いにグランドレベルの異なるローサイドの第1のスイッチング素子Q1及びハイサイドの第2のスイッチング素子Q2を少なくとも含む直列回路と、前記第1のスイッチング素子Q1及び前記第2のスイッチング素子Q2を制御するためのスイッチング制御用信号を生成するスイッチング素子制御回路制御ICと、を有する電源装置であって、前記スイッチング制御用信号に基づいて、前記第1のスイッチング素子Q1および前記第2のスイッチング素子Q2の制御端子の電圧を制御する駆動回路と、起動時に、前記スイッチング素子制御回路制御ICと前記駆動回路に対して前記直流入力電圧から起動電源電圧を供給し、起動後に、前記スイッチング素子制御回路制御ICと前記駆動回路に対して補助電源電圧が供給されると前記起動電源電圧の供給を遮断する起動回路と、を備える。本発明によれば、起動時に、直流電源入力部から、起動回路を通して動作電圧が供給されることで、スイッチング素子制御回路及び駆動回路高耐圧プロセスICを駆動するための直流電源が不要となりスイッチング電源装置の小型軽量化が図れる。スイッチング素子制御回路及び駆動回路の動作電圧が所定の電圧に達すると、起動回路を切り離すことにより、スイッチング素子制御回路及び駆動回路に過電圧が印加されるのを防止することができる。通常動作時においては、電源装置から供給される直流電圧にて、スイッチング素子制御回路及び駆動回路を動作させるため、起動回路での損失をなくすことができ、高効率化が図れる。高耐圧プロセスが必要となる駆動回路と起動回路を一つの集積回路でまとめて構成することで、異なるコンバータ方式であっても駆動回路を共通化し、生産数量を増やすことが可能となり、コスト低減を図ることができ、結果として、低コストな電源装置を実現できる。《第1の実施形態》第1の実施形態に係る電源装置用駆動回路及び電源装置について、図2を参照して説明する。図2は第1の実施形態に係る電源装置用駆動回路を備えたスイッチング電源装置101の回路図である。このスイッチング電源装置101は、その入力端子Vin,Vin-間に直流入力電源Viの電圧が入力される。そして、スイッチング電源装置101の出力端子Vout,Vout-間に接続される負荷へ所定の直流電圧が出力される。入力端子Vin,Vin-間には、キャパシタCr、インダクタLr、トランスTの1次巻線np、及び第1のスイッチング素子Q1が直列に接続された第1の直列回路が構成されている。第1のスイッチング素子Q1はFETからなり、ドレイン端子がトランスTの1次巻線npに接続され、ソース端子がグランドに接続されている。第2のスイッチング素子Q2はFETからなり、ドレイン端子が入力端子Vinに接続され、ソース端子が第1のスイッチング素子Q1のドレイン端子に接続されている。トランスTの2次巻線ns1,ns2には、ダイオードDs,Df及びキャパシタCoからなる第1の整流平滑回路が構成されている。この第1の整流平滑回路は2次巻線ns1,ns2から出力される交流電圧を全波整流し平滑して、出力端子Vout,Vout-へ出力する。トランスTのバイアス巻線nbには、ダイオードDb及びキャパシタCbによる整流平滑回路が接続されている。この整流平滑回路によって得られる直流電圧が制御IC30のGND端子及びVcc端子間に補助電源電圧として供給される。制御IC30は本発明に係るスイッチング素子制御回路に相当する。制御IC30は、第1のスイッチング素子Q1及び第2のスイッチング素子Q2を制御するためのスイッチング制御用信号を生成し、OUT端子から高耐圧ドライバIC20へ出力する回路を備えている。高耐圧ドライバIC20は、駆動回路22と起動回路21を備えている。駆動回路22は、制御IC30から信号端子Sinに入力される前記スイッチング制御用信号を基に、第1のスイッチング素子Q1及び第2のスイッチング素子Q2に対するゲート駆動電圧信号を生成し、これらを出力端子OUT1,OUT2へ出力する矩形波信号発生回路を備えている。駆動回路22は、電源端子Vccに入力電圧又は起動用電源端子Vsに入力される電圧の分圧電圧を電源として動作する。起動回路21はスイッチング素子Q3、抵抗R11,R12、制御回路211を備えている。起動回路21内のスイッチング素子Q3は起動時に導通している。そのため、起動用電源端子Vsに印加される起動電源電圧が抵抗R11,R12で分圧されて、制御IC30及び駆動回路22に供給される。したがって、スイッチング電源装置101の起動時は、直流電源入力部Vin,Vin-に入力される電圧で駆動回路22及び制御IC30が動作する。起動後は、ダイオードDb及びキャパシタCbによる整流平滑回路によって得られる直流電圧が制御IC30及び駆動回路22に電源として供給される。起動回路21内の制御回路211は、高耐圧ドライバIC20のVcc端子に印加される電圧を基準電圧と比較する。Vcc端子に印加される電圧が基準電圧を超えたとき、スイッチング素子Q3を遮断する。したがって、それ以降は起動用電源端子Vsから電流が流入することがなく、無駄な電力消費が無くなる。前記スイッチング素子Q3は高耐圧のデプレッション型ノーマリーオン型MOS-FETである。そのため、起動時のゲート電圧が印加されていない状態でQ3は導通状態であって、このスイッチング素子Q3を介して駆動回路22及び制御IC30に電源電圧が供給される。なお、起動回路21内の制御回路211が、高耐圧ドライバIC20のVcc端子に印加される補助電源電圧と抵抗R11,R12による分圧電圧とを比較し、Vcc端子に印加される補助電源電圧が前記分圧電圧より高くなったとき、スイッチング素子Q3を遮断するように構成してもよい。このようにして、ハイサイドのスイッチング素子Q2を駆動する駆動回路を含む高耐圧ドライバIC20内に起動用電源電圧の選択的入力を行うスイッチ回路を設けたことにより、起動回路を別に設ける場合の問題が無い。また、高耐圧ドライバIC20に対する特別な直流電源回路が不要である。そのため、スイッチング電源装置の小型軽量化が図れる。《第2の実施形態》図3は第2の実施形態に係る電源装置用駆動回路を備えたスイッチング電源装置102の回路図である。このスイッチング電源装置102は、高耐圧ドライバIC20にデッドタイム生成回路23を備えている。その他の構成は図2に示したものと同様である。前記デッドタイム生成回路23は制御IC30のOUT端子から出力されるスイッチング制御用信号を基に、第1のスイッチング素子Q1用の第1のタイミング信号及び第2のスイッチング素子Q2用の第2のタイミング信号を駆動回路22へ与える。駆動回路22は、デッドタイム生成回路23から入力される第1のタイミング信号及び第2のタイミング信号を基に、第1のスイッチング素子Q1及び第2のスイッチング素子Q2に対する矩形波信号ゲート駆動電圧信号を生成し、これらを出力端子OUT1,OUT2へ出力する。前記デッドタイム生成回路23は、第1のスイッチング素子Q1及び第2のスイッチング素子Q2が同時にオンされることがないタイミング関係の信号を発生する。そのため、第1のスイッチング素子Q1及び第2のスイッチング素子Q2が同時にオンされることがない。《第3の実施形態》図4は第3の実施形態に係る電源装置用駆動回路を備えたスイッチング電源装置103の回路図である。このスイッチング電源装置103は、高耐圧ドライバIC20にデッドタイム生成回路23を備えている。また、このデッドタイム生成回路23に接続される外付け抵抗R3が設けられている。その他の構成は図2に示したものと同様である。デッドタイム生成回路23は、外付けの抵抗R3の値に応じて、デッドタイム生成回路23のデッドタイム時間を定める。ローサイドのスイッチング素子Q1及びハイサイドのスイッチング素子Q2の応答速度、インダクタLrのインダクタンス、キャパシタCrのキャパシタンスなどに応じて必要なデッドタイム時間が異なるので、最適なデッドタイム時間となるように外付け抵抗R3を定めることができる。そのことにより、スイッチング損失をより低減できる。《第4の実施形態》図5は第4の実施形態に係る電源装置用駆動回路を備えたスイッチング電源装置104の回路図である。このスイッチング電源装置104は、高耐圧ドライバIC20にデッドタイム生成回路23を備えている。また、制御IC30は、ローサイドのスイッチング素子Q1用のスイッチング制御用信号とハイサイドのスイッチング素子Q2用のスイッチング制御用信号を出力する機能を備えている。その他の構成は図2に示したものと同様である。デッドタイム生成回路23は制御IC30のOUT1,OUT2端子から出力されるスイッチング制御用信号を基に、第1のスイッチング素子Q1用の第1のタイミング信号及び第2のスイッチング素子Q2用の第2のタイミング信号を駆動回路22へ与える。このデッドタイム生成回路23は、第1のスイッチング素子Q1のターンオフから第2のスイッチング素子Q2のターンオンまでの間の第1のデッドタイムと、第2のスイッチング素子Q2のターンオフから第1のスイッチング素子Q1のターンオンまでの間の第2のデッドタイムとを個別に制御する。駆動回路22は、デッドタイム生成回路23から入力される二つのタイミング信号を基に、第1のスイッチング素子Q1及び第2のスイッチング素子Q2に対する矩形波信号ゲート駆動電圧信号を生成し、これらを出力端子OUT1,OUT2へ出力する。ローサイドのスイッチング素子Q1及びハイサイドのスイッチング素子Q2の応答速度、インダクタLrのインダクタンス、キャパシタCrのキャパシタンスなどに応じて、必要な第1のデッドタイムと第2のデッドタイムとは異なるが、デッドタイム生成回路23は両者が最適なデッドタイム時間となるように、駆動回路22へタイミング信号を出力する。《第5の実施形態》図6は第5の実施形態に係る電源装置用駆動回路を備えたスイッチング電源装置105の回路図である。このスイッチング電源装置105は、高耐圧ドライバIC20にデッドタイム生成回路23を備えている。また、このデッドタイム生成回路23に接続される外付け抵抗R31,R32が設けられている。その他の構成は図5に示したものと同様である。デッドタイム生成回路23は、外付けの抵抗R31,R32の値に応じて、第1のデッドタイム及び第2のデッドタイムを個別に定める。ローサイドのスイッチング素子Q1及びハイサイドのスイッチング素子Q2の応答速度、インダクタLrのインダクタンス、キャパシタCrのキャパシタンスなどに応じて、必要な第1のデッドタイムと第2のデッドタイムとは異なるが、それぞれが必要なデッドタイム時間となるように外付け抵抗R31,R32を定めることができる。そのことにより、スイッチング損失をより低減できる。《第6の実施形態》第2~第5の実施形態では高耐圧ドライバIC20にデッドタイム制御の機能を設けた例を示したが、同様にしてクロスタイム制御の機能を高耐圧ドライバIC20に設けることもできる。ここで、クロスタイムとは、第1のスイッチング素子Q1及び第2のスイッチング素子Q2が同時に導通する時間のことである。二つのスイッチング素子を備えたコンバータ回路の回路構成によっては、前記クロスタイムが必要になる場合もある。高耐圧ドライバIC20にクロスタイム制御の機能を設ける場合、第1のスイッチング素子Q1及び第2のスイッチング素子Q2が同時に導通するクロスタイムを挟んで第1の矩形波信号及び第2の矩形波信号を発生するクロスタイム生成回路を駆動回路22に設ける。また、デッドタイムの制御の場合と同様に、クロスタイムについても次のような構成が可能である。aクロスタイムの時間を外付け抵抗などの外付け部品によって設定可能にする。b第1のスイッチング素子Q1のターンオフから第2のスイッチング素子Q2のターンオンまでの間の第1のクロスタイムと、第2のスイッチング素子Q2のターンオフから第1のスイッチング素子Q1のターンオンまでの間の第2のクロスタイムとを個別に制御する。c外付け部品によって第1のクロスタイムと第2のクロスタイムを個別に定める。《他の実施形態》高耐圧ドライバICは、制御IC30からのスイッチング制御用信号がデジタル信号二値論理レベルの信号の入力であってもアナログ信号の入力であっても対応できるように回路を構成する。そのことで多くの用途に対応でき、量産効果により高耐圧プロセスICのコストを低減できる。なお、本発明によれば、起動回路と駆動回路のみを高耐圧性にすることで、制御ICには高耐圧性が不要となり、多くの用途の低耐圧プロセスの制御ICと組み合わせて使用できる。また、コンバータ電力変換方式は、各実施形態で示した電流共振型に限らず、フライバック型、フォワード型、ハーフブリッジ型、フルブリッジ型等のハイサイドFETを有する各種方式に適用できる。またスイッチング電源のみならず、スイッチングインバータ、ランプ点灯回路である電子バラストなどにも適用できる。"