"入射光を光電変換する複数の画素が配列された画素アレイ部と、前記画素アレイ部の行を選択し、垂直走査を行う行走査部と、選択された前記行の画素からのアナログ信号をデジタル信号の画素値に変換するA/D変換部と、前記画素値を記憶する第1~第nのメモリー領域と、前記第1~第nのメモリー領域に対して、前記画素値を書き込む制御を行う書き込み制御部と、加算対象となる画素の範囲である加算単位に含まれる画素値を、前記第1~第nのメモリー領域から読み出す制御を行う読み出し制御部と、読み出された前記加算単位に含まれる画素値の重み付け加算を行い、加算後の画素値を加算画素値として出力する重み付け加算部と、を含み、前記書き込み制御部は、前記加算単位に含まれる各画素値を、それぞれ前記第1~第nのメモリー領域のうちの異なるメモリー領域に記憶させ、前記読み出し制御部は、第1の加算単位に含まれる画素値を読み出す制御と、前記第1の加算単位と共通の画素を含む第2の加算単位に含まれる画素値を読み出す制御を行うことを特徴とする固体撮像装置。請求項1において、前記第1~第nのメモリー領域は、それぞれ独立したアドレス空間を有するメモリー領域であり、前記読み出し制御部は、前記加算単位に含まれる画素値を、前記第1~第nのメモリー領域から並列に読み出すことを特徴とする固体撮像装置。請求項1又は2において、前記重み付け加算部は、前記第1の加算単位における前記共通の画素と、前記第2の加算単位における前記共通の画素に対して、異なる重み係数による重み付けを行うことを特徴とする固体撮像装置。請求項1乃至3のいずれかにおいて、前記第1の加算単位が、2行2列の画素により構成される場合に、前記第1~第nのメモリー領域の第1、第2のメモリー領域は、第1のラインバッファーを構成し、それぞれ前記画素アレイ部の第1行の奇数列、偶数列の画素値を記憶し、前記第1~第nのメモリー領域の第3、第4のメモリー領域は、第2のラインバッファーを構成し、それぞれ前記画素アレイ部の第2行の奇数列、偶数列の画素値を記憶し、前記読み出し制御部は、前記第1の加算単位を構成する2行2列の画素値を、前記第1、第2のラインバッファーから読み出すことを特徴とする固体撮像装置。請求項4において、前記第2の加算単位が、前記第1の加算単位を1行1列シフトさせた2行2列の加算単位である場合に、前記第1~第nのメモリー領域の第5、第6のメモリー領域は、第3のラインバッファーを構成し、それぞれ前記画素アレイ部の第3行の奇数列、偶数列の画素値を記憶し、前記読み出し制御部は、前記第2の加算単位を構成する2行2列の画素値を、前記第2、第3のラインバッファーから読み出すことを特徴とする固体撮像装置。請求項5において、第3の加算単位を、前記第1の加算単位を1列シフトさせた2行2列の加算単位とし、第4の加算単位を、前記第1の加算単位を1行シフトさせた2行2列の加算単位とする場合に、前記読み出し制御部は、第1のフレームにおいて、前記第1、第2の加算単位の画素値を読み出し、前記第1のフレームの次の第2のフレームにおいて、前記第3、第4の加算単位の画素値を読み出すことを特徴とする固体撮像装置。請求項1乃至6のいずれかにおいて、前記A/D変換部は、前記行走査部により選択された行の各列の前記アナログ信号を、並列に前記デジタル信号に変換する列並列A/D変換部であることを特徴とする固体撮像装置。請求項1乃至7のいずれかに記載の固体撮像装置と、前記加算画素値に基づいて、前記加算単位に含まれる画素値を推定する推定演算部と、を含み、第1のポジションに設定された第1ポジション加算単位と、前記第1のポジションがシフトされた第2のポジションに設定された第2ポジション加算単位とが、重畳する場合に、前記重み付け加算部は、前記第1、第2ポジション加算単位の前記加算画素値である第1、第2の加算画素値を出力し、前記推定演算部は、前記第1の加算画素値と、前記第2の加算画素値の差分値を求め、前記第1ポジション加算単位から重畳領域を除いた第1の領域の加算画素値である第1の中間画素値と、前記第2の加算単位から前記重畳領域を除いた第2の領域の加算画素値である第2の中間画素値との関係式を、前記差分値を用いて表し、前記関係式を用いて前記第1、第2の中間画素値を推定し、推定した前記第1の中間画素値を用いて前記加算単位に含まれる各画素の画素値を求めることを特徴とする撮像装置。請求項8において、前記推定演算部は、前記第1、第2の中間画素値を含む連続する中間画素値を中間画素値パターンとする場合に、前記中間画素値パターンに含まれる中間画素値間の関係式を前記加算画素値を用いて表し、前記中間画素値間の関係式で表された前記中間画素値パターンと前記加算画素値とを比較して類似性を評価し、前記類似性の評価結果に基づいて、前記類似性が最も高くなるように、前記中間画素値パターンに含まれる中間画素値を決定することを特徴とする撮像装置。さて、画素加算により得られる画像は画素加算しない場合よりも低解像である。そのため、動画撮影中に高精細静止画を得たい場合には、例えば動画撮影中にシャッターが押された場合だけ静止画撮影を行う手法が考えられる。しかしながら、この手法では、決定的瞬間にタイミングよくシャッターを押して静止画を取得することは難しい。そのため、画素加算による動画を撮影しておき、その動画から事後的に任意タイミングの高精細静止画を生成する手法が考えられる。このような手法として、加算対象の画素の範囲である加算単位を重畳させて設定し、その加算単位に含まれる画素値を重み付け加算して低解像画像を取得し、その低解像動画から高精細静止画を復元する手法が考えられる。しかしながら、従来の画素加算手法例えば特許文献1、2では、加算単位を重畳させた画素加算や重み付け加算を実現できないという課題がある。本発明の幾つかの態様によれば、加算単位を重畳させて画素加算を行うことが可能な固体撮像装置及び撮像装置等を提供できる。本発明の一態様は、入射光を光電変換する複数の画素が配列された画素アレイ部と、前記画素アレイ部の行を選択し、垂直走査を行う行走査部と、選択された前記行の画素からのアナログ信号をデジタル信号の画素値に変換するA/D変換部と、前記画素値を記憶する第1~第nのメモリー領域と、前記第1~第nのメモリー領域に対して、前記画素値を書き込む制御を行う書き込み制御部と、加算対象となる画素の範囲である加算単位に含まれる画素値を、前記第1~第nのメモリー領域から読み出す制御を行う読み出し制御部と、読み出された前記加算単位に含まれる画素値の重み付け加算を行い、加算後の画素値を加算画素値として出力する重み付け加算部と、を含み、前記書き込み制御部は、前記加算単位に含まれる各画素値を、それぞれ前記第1~第nのメモリー領域のうちの異なるメモリー領域に記憶させ、前記読み出し制御部は、第1の加算単位に含まれる画素値を読み出す制御と、前記第1の加算単位と共通の画素を含む第2の加算単位に含まれる画素値を読み出す制御を行う固体撮像装置に関係する。本発明の一態様によれば、加算単位に含まれる各画素値が、それぞれ第1~第nのメモリー領域のうちの異なるメモリー領域に記憶され、その第1~第nのメモリー領域から、共通の画素を有する第1、第2の加算単位に含まれる画素値を読み出す制御が行われる。そして、読み出された画素値の重み付け加算が行われ、各加算単位の加算画素値が出力される。これにより、加算単位を重畳させて画素加算を行うことが可能になる。また、加算単位の画素値を重み付け加算することが可能になる。また本発明の一態様では、前記第1~第nのメモリー領域は、それぞれ独立したアドレス空間を有するメモリー領域であり、前記読み出し制御部は、前記加算単位に含まれる画素値を、前記第1~第nのメモリー領域から並列に読み出してもよい。このようにすれば、重畳シフト加算を行わない従来の固体撮像装置に比べて、各構成部位の処理速度を上げることなく、共通画素を有する加算単位の読み出しや、重み付け演算、加算演算を行うことが可能になる。また本発明の一態様では、前記重み付け加算部は、前記第1の加算単位における前記共通の画素と、前記第2の加算単位における前記共通の画素に対して、異なる重み係数による重み付けを行ってもよい。このようにすれば、第1、第2の加算単位の加算演算において、共通画素にそれぞれ異なる重み付けを行うことができる。これにより、重畳する加算単位において、各加算単位の重み付け加算を実現することができる。また本発明の一態様では、前記第1の加算単位が、2行2列の画素により構成される場合に、前記第1~第nのメモリー領域の第1、第2のメモリー領域は、第1のラインバッファーを構成し、それぞれ前記画素アレイ部の第1行の奇数列、偶数列の画素値を記憶し、前記第1~第nのメモリー領域の第3、第4のメモリー領域は、第2のラインバッファーを構成し、それぞれ前記画素アレイ部の第2行の奇数列、偶数列の画素値を記憶し、前記読み出し制御部は、前記第1の加算単位を構成する2行2列の画素値を、前記第1、第2のラインバッファーから読み出してもよい。また本発明の一態様では、前記第2の加算単位が、前記第1の加算単位を1行1列シフトさせた2行2列の加算単位である場合に、前記第1~第nのメモリー領域の第5、第6のメモリー領域は、第3のラインバッファーを構成し、それぞれ前記画素アレイ部の第3行の奇数列、偶数列の画素値を記憶し、前記読み出し制御部は、前記第2の加算単位を構成する2行2列の画素値を、前記第2、第3のラインバッファーから読み出してもよい。これらのようにすれば、それぞれ2つのバンクにより3つのラインバッファーを構成し、その6つのバンクにより第1~第6のメモリー領域n=6を構成できる。また、第1、第2の加算単位において、第2のラインバッファーから重複して画素値を読み出すことで、重畳シフト加算が可能になる。また本発明の一態様では、第3の加算単位を、前記第1の加算単位を1列シフトさせた2行2列の加算単位とし、第4の加算単位を、前記第1の加算単位を1行シフトさせた2行2列の加算単位とする場合に、前記読み出し制御部は、第1のフレームにおいて、前記第1、第2の加算単位の画素値を読み出し、前記第1のフレームの次の第2のフレームにおいて、前記第3、第4の加算単位の画素値を読み出してもよい。このようにすれば、重畳シフトされた第1~第4の加算単位の加算画素値を得ることができる。これにより、後述する推定演算処理を適用することが可能になり、簡素な推定演算処理により高解像画像を得ることが可能になる。また本発明の一態様では、前記A/D変換部は、前記行走査部により選択された行の各列の前記アナログ信号を、並列に前記デジタル信号に変換する列並列A/D変換部であってもよい。このようにすれば、1行の画素のアナログ信号を、並列にデジタル信号に変換することができる。これにより、高速なA/D変換が不要になるため、固体撮像装置の動作速度の低速化を図ることができる。また本発明の他の態様は、上記のいずれかに記載の固体撮像装置と、前記加算画素値に基づいて、前記加算単位に含まれる画素値を推定する推定演算部と、を含み、第1のポジションに設定された第1ポジション加算単位と、前記第1のポジションがシフトされた第2のポジションに設定された第2ポジション加算単位とが、重畳する場合に、前記重み付け加算部は、前記第1、第2ポジション加算単位の前記加算画素値である第1、第2の加算画素値を出力し、前記推定演算部は、前記第1の加算画素値と、前記第2の加算画素値の差分値を求め、前記第1ポジション加算単位から重畳領域を除いた第1の領域の加算画素値である第1の中間画素値と、前記第2の加算単位から前記重畳領域を除いた第2の領域の加算画素値である第2の中間画素値との関係式を、前記差分値を用いて表し、前記関係式を用いて前記第1、第2の中間画素値を推定し、推定した前記第1の中間画素値を用いて前記加算単位に含まれる各画素の画素値を求める撮像装置に関係する。本発明の他の態様によれば、重畳しながら画素シフトされた加算単位の加算画素値から中間画素値を推定し、推定した中間画素値から最終的な推定画素値を求めることができる。これにより、簡素な処理で撮像画像を推定できる。また本発明の他の態様では、前記推定演算部は、前記第1、第2の中間画素値を含む連続する中間画素値を中間画素値パターンとする場合に、前記中間画素値パターンに含まれる中間画素値間の関係式を前記加算画素値を用いて表し、前記中間画素値間の関係式で表された前記中間画素値パターンと前記加算画素値とを比較して類似性を評価し、前記類似性の評価結果に基づいて、前記類似性が最も高くなるように、前記中間画素値パターンに含まれる中間画素値を決定してもよい。このようにすれば、重畳しながら画素シフトされた加算単位により取得された複数の加算画素値に基づいて、中間画素値を推定により求めることができる。以下、本発明の好適な実施の形態について詳細に説明する。なお以下に説明する本実施形態は特許請求の範囲に記載された本発明の内容を不当に限定するものではなく、本実施形態で説明される構成の全てが本発明の解決手段として必須であるとは限らない。1.本実施形態の概要本実施形態では、図2等で後述するように、重畳シフトされた加算単位を設定し、その加算単位に含まれる画素値を加算することにより低解像動画を取得する。そして、図10A~図13で後述するように、その低解像動画から、撮像素子の解像度に相当する高解像静止画や高解像動画を復元する。事後的に高解像画像が得られるため、ユーザが好きなタイミングを指定することができ、決定的瞬間の画像を容易に得ることが可能である。また、加算単位が重畳シフトされていることで、簡素な処理で復元を行うことが可能である。2.重畳シフト加算の手法まず、本実施形態が行う重畳シフト加算について説明する。図1に、重畳シフト加算における重み付け加算の説明図を示す。図1に示すように、第1の画素A基準画素をウエイト1で重み付けし、第2の画素Bをウエイト1/2で重み付けし、第3の画素Cをウエイト1/2で重み付けし、第4の画素Dをウエイト1/4で重み付けする。即ち、加算画素値GPは下式1により求められる。GP=1×A1/2×B1/2×C1/4×D1なお、上記では加算画素数を2×2としたが、本実施形態はこれに限定されず、例えば加算画素数が3×3であってもよい。また、上記ではウエイトを1、1/2、1/4としたが、本実施形態はこれに限定されず、例えば下式2に示すようにウエイトを1、1/r、1/r2r≧1としてもよい。GP=1×A1/r×B1/r×C1/r2×D2次に図2~図3を用いて、上記の画素加算の重畳シフトについて説明する。以下では、画素が8行8列に行列配列された固体撮像装置を例に説明する。図2に示すように、奇数フレーム奇数フィールドでは、グループ加算単位GP11、GP13、と、グループGP22、GP24、について上記の重み付け加算を行う。例えばグループGP22は、グループGP11を1行1列シフトさせたものである。加算画素値は下式3により求められる。ここで、Diji,jは自然数は画素Pijの画素値である。GP11=1×D111/2×D121/2×D211/4×D22,GP13=1×D131/2×D141/2×D231/4×D24,GP22=1×D221/2×D231/2×D321/4×D33,GP24=1×D241/2×D251/2×D341/4×D35,3図3に示すように、偶数フレーム偶数フィールドでは、グループGP12、GP14、と、グループGP21、GP23、について上記の重み付け加算を行う。例えばグループGP12は、図2のグループGP11を1列シフトさせたものであり、グループGP21は、グループGP11を1列シフトさせたものである。加算画素値は下式4により求められる。GP12=1×D121/2×D131/2×D221/4×D23,GP14=1×D141/2×D151/2×D241/4×D25,GP21=1×D211/2×D221/2×D311/4×D32,GP23=1×D231/2×D241/2×D331/4×D34,4このように、奇数フレームと偶数フレームで加算する画素の組み合わせを変更し、画素値の重畳シフト加算を行う。この重畳シフト加算について、画素P22を例により詳細に説明する。図2に示すように、奇数フレームにおいてGP11の4画素を加算する場合、画素P11を基準画素とし、画素P22に対してウエイト1/4を付与して加算を行う。GP22の4画素を加算する場合、画素P22を基準画素とし、画素P22に対してウエイト1を付与して加算を行う。また図3に示すように、偶数フレームにおいてGP12の4画素を加算する場合、画素P12を基準画素とし、画素P22に対してウエイト1/2を付与して加算を行う。GP21の4画素を加算する場合、画素P21を基準画素とし、画素P22に対してウエイト1/2を付与して加算を行う。このように、重畳シフト加算では、2つの加算単位に共通する特定の画素に対して、1フレーム内で組み合わせの異なる加算演算を2回実施する。また、その2回実施する加算演算では、その特定の画素に対するウエイト値を変更する。また、奇数フレームと偶数フレームでは、加算する画素の組み合わせを変更し、特定の画素に対するウエイト値を変更する。ここで、奇数フレームとは、連続する動画フレームにおいて交互に現れるフレームの一方であり、偶数フレームとはその他方である。また、フレームとは、例えば撮像素子により画像が撮像されるタイミングや、画像処理において1つの撮像画像が処理されるタイミングである。あるいは、画像データにおける1つの画像も適宜フレームと呼ぶ。3.固体撮像装置図4に、上記の重畳シフト加算を行う本実施形態の固体撮像装置の構成例を示す。固体撮像装置は、画素アレイ部100、行走査部110行走査回路、A/D変換部120A/D変換器、制御部140、書き込み制御部141メモリー記録制御部、読み出し制御部142メモリー読み出し制御部、メモリー150記憶部、ウエイト処理部160ウエイト処理回路、加算部170加算回路、データ出力制御部180を含む。この構成例は、列並列AD変換器搭載型のCMOS型イメージセンサーとして構成した場合の例である。具体的には、画素アレイ部100には、光電変換素子を含む単位画素P11~P88が行列状に2次元配列される。単位画素P11~P88は、例えばフォトダイオードやフォトトランジスターなどで構成される。画素アレイ部100には、単位画素の各行に対応する行選択線101、単位画素の各列に対応する列信号線102が設けられる。行走査部110は垂直走査を行う。具体的には、行走査部110は、水平方向に沿って並ぶ単位画素を行選択線101により選択し、行選択線101を垂直方向に沿って順次選択していくことにより走査を行う。選択された行の各単位画素からの信号は、列信号線102によりA/D変換部120に入力される。A/D変換部120は、列並列A/D変換を行う。即ち、A/D変換部120は、各列に対応する複数のA/D変換部AD1~AD8A/D変換器アレイを有し、1行分の単位画素からの信号を一斉にA/D変換処理する。メモリー150メモリー群は、A/D変換部120によりデジタルデータに変換された各画素データを格納するメモリーセルにより構成されたメモリー群である。具体的には、メモリー150は、複数のメモリー領域MR1~MRnnは自然数に分割された構造を有する。書き込み制御部141は、画素データをメモリー150に書き込む制御を行う。具体的には、書き込み制御部141は、上述した加算単位の各画素データを、それぞれ異なるメモリー領域に格納する制御を行う。書き込み制御部141は、メモリー150に対する書き込み制御として、例えばアドレス制御、データバス制御、ライト制御を行う。読み出し制御部142は、メモリー150から画素データを読み出す制御を行う。具体的には、読み出し制御部142は、各メモリー領域に対して並列的に読み出しを行う構成であり、異なるメモリー領域に格納されている加算単位の画素データを並列に読み出す。読み出し制御部142は、メモリー150からの読み出し制御として、例えばアドレス制御、データバス制御、リード制御を行う。制御部140は、行走査部110と書き込み制御部141と読み出し制御部142の統括制御を行う。ウエイト処理部160は、メモリー150から読み出された画素データに対してウエイト処理を行う。加算部170は、ウエイト処理された画素データを加算する処理を行い、加算した画素データを加算画素値として出力する。データ出力制御部180は、加算画素値を後段に対して出力する制御を行う。又は、データ出力制御部180は、画素加算を行わない場合には読み出し制御部142からの画素データを出力する制御を行う。4.固体撮像装置の詳細な構成例図5に、本実施形態の固体撮像装置の詳細な構成例を示す。以下では、画素アレイが8×8画素であり、図1~図3で上述した4画素の重畳シフト加算を行う場合を例に説明する。固体撮像装置は、画素アレイ部100、行走査部110、A/D変換部120、制御部140、ウエイト処理部160、加算部170、データ出力制御部180、ラインバッファーセレクター241、データセレクター242、第1~第3のラインバッファーLB1~LB3を含む。なお以下では、図4で上述した構成要素と同様の構成要素には同一の符号を付し、適宜説明を省略する。ラインバッファーLB1~LB3は、図4のメモリー150を構成する。各ラインバッファーは、2つのバンクBankにより構成される。バンクは図4のメモリー領域に対応し、各バンクは4つのメモリーセルにより構成される。具体的には、ラインバッファーLB1はメモリーセルm11~m18により構成される。メモリーセルm11~m18のうち奇数列のメモリーセルにより第1のバンクBK1が構成され、偶数列のメモリーセルにより第2のバンクBK2が構成される。同様に、ラインバッファーLB2、LB3は、それぞれメモリーセルm21~m28、m31~m38により構成される。第3~第6のバンクBK3~BK6は、それぞれメモリーセルm21~m28の奇数列、偶数列、メモリーセルm31~m38の奇数列、偶数列により構成される。ラインバッファーセレクター241は、画素アレイ部100の各行の画素データを順次ラインバッファーLB1~LB3に格納する。具体的には、ラインバッファーセレクター241は、第1行、第4行、第7行の画素データをラインバッファーLB1に格納し、第2行、第5行、第8行の画素データをラインバッファーLB2に格納し、第3行、第6行の画素データをラインバッファーLB3に格納する。データセレクター242は、ラインバッファーLB1~LB3のうち2つのラインバッファーへ同時にアクセスする。即ち、データセレクター242は、4つのバンクに対して並列にアクセス可能であり、各バンクそれぞれ1つずつのメモリーセルから同時に4つの画素データを読み出す。例えば、バンクBK1~BK6はそれぞれ独立したアドレス空間を有するメモリー領域であり、各バンクのアドレスを指定することにより複数のバンクに並列にアクセスを行う。ウエイト処理部160は、第1~第4の乗算部MP1~MP4を有する。乗算部MP1~MP4は、並列に読み出された4つの画素データに対してそれぞれウエイト1、1/2、1/2、1/4を乗算する。データ出力制御部180は、例えばLVDSLowVoltageDifferentialSignalingにより後段との通信を行い、加算画素値のデータを後段に伝送する。5.動作次に図6~図9を用いて、上記の固体撮像装置の重畳シフト加算動作について説明する。なお以下では、画素Pijの画素データ画素値をDijとする。まず書き込み動作について説明する。図6に示すように、第1行の画素P11~P18の画素データD11~D18は、ラインバッファーLB1に格納される。このとき、画素配列において隣り合う位置に配置されている画素のデータは1つのラインバッファー内にて異なるバンクに格納される。以降、第2行の画素P21~P28の画素データD21~D28がラインバッファーLB2に格納され、第3行の画素P31~P38の画素データD31~D38がラインバッファーLB3に格納される動作が順次行われる。例えば第1行の画素データの書き込み動作について、図7を用いて説明する。図7に示すように、例えば画素P11、P12のデータは、バンクBK1、BK2の同一アドレス0に格納される。即ち、バンクBK1、BK2のメモリーセルm11、m12は、同一のアドレスによりアクセスされるメモリーセルである。同様に、画素P13、P14のデータはアドレス1、画素P15、P16のデータはアドレス2、画素P17、P18のデータはアドレス3に格納される。次に読み出し動作と重み付け加算処理について説明する。本実施形態では、図2等で説明した2×2画素の加算単位に対応して、並列読み出しの対象となるラインバッファーの組み合わせは3通りとなる。具体的には、第1行と第2行、第4行と第5行、第7行と第8行で構成される加算単位の画素データはラインバッファーLB1、LB2から読み出される。第2行と第3行、第5行と第6行で構成される加算単位の画素データはラインバッファーLB2、LB3から読み出される。第3行と第4行、第6行と第7行で構成される加算単位の画素データはラインバッファーLB3、LB1から読み出される。このラインバッファーの組み合わせにおける各バンクへの画素データの記録/読み出しWrite/Readについて、図8を用いて説明する。図8では、Wは、各バンクへの画素データ記録状態を表し、Rは、各バンクからの画素データ読み出し状態を表す。図8に示すように、2つのラインバッファーからの読み出しを行っているとき、残りのラインバッファーに対して画素データの記録を行う。例えば、ラインバッファーLB1、LB2のバンクBK1~BK4から画素データを読み出しているとき、ラインバッファーLB3のバンクBK5、BK6に対して画素データの書き込みを行う。図6には、第1行と第2行の画素データがラインバッファーから読み出される場合の動作状態を模式的に表している。以下では、この場合を例に重み付け加算処理について説明する。図6に示すように、行走査部110により第3行の画素P31~P38が選択され、A/D変換部120により画素データD31~D38が出力される。ラインバッファーセレクター241は、ラインバッファーLB3のバンクBK5、BK6を占有している状態であり、画素データD31~D38をバンクBK5、BK6へ書き込む動作を行う。ラインバッファーLB1のバンクBK1、BK2には、第1行の画素データD11~D18が格納されており、ラインバッファーLB2のバンクBK3、BK4には、第2行の画素データD21~D28が格納されている状態である。データセレクター242は、バンクBK1~BK4からグループGP11、GP13、GP15、GP17の画素データを順次読み出す。データセレクター242は、読み出した4つの画素データを、ウエイト演算の組み合わせに応じてウエイト処理部160の乗算部MP1~MP4に出力する。例えば、グループGP11を例にとると、データセレクター242は、バンクBK1~BK4のアドレス0番地に格納されている画素データを同時に読み出す。データセレクター242は、画素データD11、D12、D21、D22を、対応するウエイトの乗算部MP1、MP2、MP3、MP4へそれぞれ出力する。ウエイト処理部160は、入力された各画素データに対して所定のウエイト演算処理を実施する。具体的には、ウエイト1の乗算部MP1は、入力画素データD11をそのまま出力値とする。ウエイト1/2の乗算部MP2、MP3は、入力画素データ値D12、D21を1ビット右シフトして出力値とする。ウエイト1/4の乗算部MP4は、入力画素データ値D22を2ビット右シフトして出力値とする。ウエイト処理部160は、ウエイト演算した各画素データ値を後段の加算部170へ出力する。加算部170は、ウエイト演算された4つの画素データの加算演算を行う。加算演算によって得られた結果が、単位画素P11、P12、P21、P22に対するウエイト演算4画素加算を実施した演算値となり、その演算値は後段のデータ出力制御部180へ出力される。上記のウエイト演算及び加算演算処理を順次実施し、グループGP11、GP13、GP15、GP17の演算を実施する。データ出力制御部180は、図示しない後段処理のインターフェースに応じたインターフェースにより、加算部170から順次入力される加算画素データを後段へ出力する。例えば、データ出力制御部180は、順次入力される加算画素データを、8画素データで1セットとし、そのデータをLVDSデータ構造に信号変換して出力する。次に図9を用いて、上記動作の動作タイミングについて説明する。図9には、画素アレイ部100の第1行から第4行までの画素データ読み出し期間におけるタイミングチャートを示す。図9のA1に示すように、第1行の走査期間において第1行の画素データがA/D変換部120から出力される。A2に示すように、ラインバッファーLB1のアクセス状態が書き込み状態に設定され、ラインバッファーセレクター241からの制御により第1行の画素データがバンクBK1、BK2のアドレス00~03に順次格納される。このとき、1つのアドレスにつき2列書き込むため、2列に1回書き込み動作を行えばよく、全画素読み出しの場合に比べて書き込み動作回数は1/2でよい。次にA3に示すように、第2行の走査期間において第2行の画素データが出力され、A4に示すように、ラインバッファーLB2のアクセス状態が書き込み状態に設定され、第2行の画素データがバンクBK3、BK4に格納される。次にA5に示すように、第3行の走査期間においてラインバッファーLB1、LB2が読み出し状態に設定され、データセレクター242からの制御により第1行と第2行の画素データがバンクBK1~BK4から読み出される。このとき、1つのアドレスにつき、加算単位の4画素データが同時に読み出され、アドレス00~03が指定されることで4つの加算単位が順次読み出される。書き込み動作と同様に、全画素読み出しの場合に比べて読み出し動作回数は1/2でよい。またA6に示すように、第3行の走査期間において第3行の画素データが出力され、A7に示すように、ラインバッファーLB3のアクセス状態が書き込み状態に設定され、第3行の画素データがバンクBK5、BK6に格納される。次にA8に示すように、バンクBK1~BK4から読み出された4画素のデータは、データセレクター242からウエイト処理部160へ入力される。その4画素のデータに対して、ウエイト処理部160により×1、×1/2、×1/2、×1/4のウエイト演算が実施される。A9に示すように、ウエイト演算の結果が加算部170に入力され、加算演算が行われ、その結果が加算画素値として出力される。これらの処理は、第3行の走査期間内において、1行分の加算単位の数である4回実施される。なお本実施形態では、上記の重畳シフト加算ではなく従来のような全画素読み出しを行うことも可能である。本実施形態の固体撮像装置が画素読み出しを行う場合、データセレクター242は、従来の列走査回路に相当する動作を行う。即ち、データセレクター242は、ラインバッファーの2つのバンクから1行分の画素データを1画素ずつ順次読み出し、その画素データをデータ出力制御部180に対して出力する。ここで、上記の実施形態では図1~図3に示す加算単位とウエイトによる加算処理の場合を例に説明したが、本実施形態はこれに限定されない。例えば、ラインバッファー及びその内部のバンクの構造を変更し、書き込み制御部や読み出し制御部の制御方法を変更することで、その他の加算組み合わせに対しても対応可能である。また、上記の実施形態では、図1に示すウエイトを、単純なデジタルデータのビットシフト演算で実現する場合を例に説明したが、本実施形態はこれに限定されない。例えば、ウエイト処理部を乗算器/除算器構成としたり、ルックアップテーブル構成としたりすることで、その他のウエイトを付与するウエイト演算を行ってもよい。以上の実施形態によれば、図5に示すように、固体撮像装置は画素アレイ部100と行走査部110とA/D変換部120と第1~第nのメモリー領域MR1~MRnと書き込み制御部141と読み出し制御部142と重み付け加算部ウエイト処理部160、加算部170を含む。画素アレイ部100は、入射光を光電変換する複数の画素P11~P88が配列される。行走査部110は、画素アレイ部100の行を選択し、垂直走査を行う。A/D変換部120は、その選択された行の画素からのアナログ信号をデジタル信号の画素値画素データに変換する。第1~第nのメモリー領域MR1~MRnは、その画素値を記憶する。書き込み制御部141は、その第1~第nのメモリー領域MR1~MRnに対して、画素値を書き込む制御を行う。読み出し制御部142は、加算対象となる画素の範囲である加算単位画素のグループに含まれる画素値を、第1~第nのメモリー領域MR1~MRnから読み出す制御を行う。重み付け加算部は、その読み出された加算単位に含まれる画素値の重み付け加算を行い、加算後の画素値を加算画素値として出力する。この場合に、書き込み制御部141は、加算単位に含まれる各画素値を、それぞれ第1~第nのメモリー領域MR1~MRnのうちの異なるメモリー領域に記憶させる。読み出し制御部142は、第1の加算単位例えば図2のGP11に含まれる画素値を読み出す制御と、第1の加算単位と共通の画素P22を含む第2の加算単位GP22に含まれる画素値を読み出す制御を行う。このようにすれば、加算単位を重畳させて画素加算を行うことが可能になる。即ち、共通の画素を有する第1、第2の加算単位の画素値をメモリー領域MR1~MRnから読み出し、その画素値を加算できる。また、重み付け加算部が読み出された画素値に重み付けすることにより、重み付け加算できる。また本実施形態では、図7等で説明したように、第1~第nのメモリー領域MR1~MRnバンクBK1~BK6は、それぞれ独立したアドレス空間を有するメモリー領域である。読み出し制御部142は、加算単位に含まれる画素値を、第1~第nのメモリー領域MR1~MRnから並列に読み出す。このようにすれば、重畳シフト加算を行わない従来の固体撮像装置に比べて、各構成部位例えばA/D変換部、メモリー等の処理速度例えばクロック周波数を上げることなく、重畳読み出しや、ウエイト演算、加算演算を行うことが可能になる。例えば、図2に示す加算単位GP11、GP22の画素値を1画素ずつ読み出すとする。この場合、重畳画素P22を2回読み出す必要があるため、重畳させない場合に比べて読み出し処理速度を速くする必要がある。この点、本実施形態によれば、加算単位の画素値をメモリー領域MR1~MRnから並列に読み出すため、読み出し回数を減らすことができ、処理速度を上げることなく重畳シフト加算を行うことができる。また、並列読み出しにより、全画素読み出しの場合よりも各行における処理時間を短縮できるため、高フレームレート化を図ることが可能になる。例えば加算単位が2×2画素の場合、各行において2列に1回読み出し動作を行えばよいため、全画素読み出しに比べて読み出し処理時間を1/2にできる。なお、重み付け加算部ウエイト処理部160や加算部170を並列処理化すれば、更に処理速度を短縮することが可能である。また、処理速度を上げる必要がないため、図9等で説明したように水平同期信号HS、垂直同期信号VSに同期した制御系によりラインバッファーのアクセス制御を行うことができる。これにより、複雑な制御系を構築することなく、重畳シフト加算のような複雑な加算演算処理に対応できる。また本実施形態では、上式3、4で説明したように、重み付け加算部は、第1の加算単位GP11における共通の画素P22と、第2の加算単位GP22における共通の画素P22に対して、異なる重み係数1/4、1による重み付けを行う。このようにすれば、第1、第2の加算単位の加算演算において、重畳する画素にそれぞれ異なる重み付けを行うことができ、重畳シフト加算における重み付け加算を実現することができる。また本実施形態では、第1の加算単位GP11は2行2列の画素により構成される。この場合に、図6に示すように、第1、第2のメモリー領域バンクBK1、BK2は、第1のラインバッファーLB1を構成し、それぞれ画素アレイ部100の第1行の奇数列、偶数列の画素値を記憶する。第3、第4のメモリー領域バンクBK3、BK4は、第2のラインバッファーLB2を構成し、それぞれ画素アレイ部100の第2行の奇数列、偶数列の画素値を記憶する。読み出し制御部データセレクター242は、第1の加算単位GP11を構成する2行2列の画素値を、第1、第2のラインバッファーLB1、LB2から読み出す。また本実施形態では、第2の加算単位GP22は、第1の加算単位GP11を1行1列シフトさせた2行2列の加算単位である。この場合に、第5、第6のメモリー領域バンクBK5、BK6は、第3のラインバッファーLB3を構成し、それぞれ画素アレイ部100の第3行の奇数列、偶数列の画素値を記憶する。読み出し制御部データセレクター242は、第2の加算単位GP22を構成する2行2列の画素値を、第2、第3のラインバッファーLB2、LB3から読み出す。これらのようにすれば、それぞれ2つのバンクを有する3つのラインバッファーによりメモリーを構成し、その6つのバンクにより第1~第6のメモリー領域MR1~MR6n=6を構成できる。また、第1、第2の加算単位において、第2のラインバッファーLB2から重複して画素値を読み出すことで、重畳シフト加算が可能になる。また本実施形態では、第3の加算単位例えば図3のGP12を、第1の加算単位GP11を1列シフトさせた2行2列の加算単位とし、第4の加算単位GP21を、第1の加算単位GP11を1行シフトさせた2行2列の加算単位とする。この場合に、読み出し制御部データセレクター242は、第1のフレーム奇数フレームにおいて、第1、第2の加算単位GP11、GP22の画素値を読み出し、第1のフレームの次の第2のフレーム偶数フレームにおいて、第3、第4の加算単位GP12、GP21の画素値を読み出す。このようにすれば、重畳シフトされた4つの加算単位GP11、GP12、GP21、GP22の加算画素値を得ることができる。これにより、後述する復元推定処理を適用することが可能になり、簡素な復元推定処理により高解像画像を得ることが可能になる。また本実施形態では、A/D変換部120は、行走査部110により選択された行の各列のアナログ信号を、並列にデジタル信号に変換する列並列A/D変換部である。このようにすれば、1行の画素のアナログ信号を、並列にデジタル信号に変換することができる。これにより、高速なA/D変換が不要になるため、固体撮像装置の動作速度の低速化を図ることができる。6.復元推定処理次に、重畳シフト加算により取得した加算画素値から高解像画像を推定により復元する処理について詳細に説明する。なお以下では、加算画素値{a00、a10、a11、a01}を例に説明するi,jは0以上の整数が、他の加算画素値についても同様である。また、加算単位が2×2画素毎に設定される場合を例に説明するが、これに限定されず、例えば3×3画素毎であってもよい。図10A、図10Bに、推定画素値と中間画素値の説明図を示す。図10Aに示す加算画素値{a00、a11}は、図2で説明したグループGP11、GP22の加算画素値に対応する。加算画素値{a10、a01}は、図3で説明したグループGP12、GP21の加算画素値に対応する。推定処理では、この加算画素値を用いて、最終的な推定画素値v00~v22を推定する。推定画素値vijは、図2で説明した画素Pijの画素値Dijに対応する。図10Bに示すように、まず加算画素値a00~a11から中間画素値b00~b21中間推定画素値を推定する。中間画素値は2画素加算値に対応し、例えばb00は画素値v00とv01の加算値に対応する。これらの中間画素値b00~b21から最終的な画素値v00~v22を推定する。まず中間画素値を推定する処理について説明する。以下では、水平方向の最初の行の中間画素値b00~b20を推定する場合を例に説明する。次の行の中間画素値b01~b21についても同様の手法により推定される。図11に示すように、中間画素値b00~b20は、水平方向の最初の行の加算画素値a00、a10に基づいて推定される。説明を簡単にするために、例えば重み係数r=2とすると、加算画素値a00、a10は下式5で表される。a00=v001/2v011/2v101/4v11,a10=v101/2v111/2v201/4v215下式6に示すようにb00、b10、b20を定義する。b00=v001/rv01=v001/2v01,b10=v101/rv11=v101/2v11,b20=v201/rv21=v201/2v216次に、上式6を用いて上式5を変形すると、下式7が成り立つ。a00=b001/2b10,a10=b101/2b207上式7において、a00、a10に所定の重み係数を掛けて差分δi0を取り、整理すると、下式8が成り立つ。δi0=a10-2a00=1/2b20-2b008b00を未知数初期変数とすると、下式9に示すように、中間画素値b10、b20をb00の関数として求めることができる。このようにして、b00を未知数として高精細な中間画素値{b00,b10,b20}の組合せパターンが求められる。b00=未知数,b10=2a00-b00,b20=4b002δi0=4b002a10-2a009次に、未知数b00を求める手法について説明する。図12に示すように、加算画素値のパターン{a00,a10}と中間画素値のパターン{b00,b10,b20}を比較する。そして、その誤差Eが最小になる未知数b00を導出し、中間画素値b00として設定する。具体的には、加算画素値{aij}と中間画素値{bij,bi1j}には、下式10の関係が成り立つ。この下式10による重み付けを考慮すると、下式11に示す評価関数Ejが求められる。そして、この評価関数Ejにより、パターン{a00,a10}とパターン{b00,b10,b20}の類似性評価を行う。aij=bij1/2bi1j10図13に示すように、Ejを最小にする未知数b00=αを求め、b00の値を決定できる。そして、推定したb00の値を上式9に代入し、b10,b20が求められる。次に、求めた中間画素値bijを用いて最終推定画素値vijを求める手法について説明する。以下では、左端垂直列i=0列を例に説明する。最終推定画素値vijは、中間画素値bijを求めた手法と同様に求められる。即ち、上式7を下式12に置き換えれば、以降の処理は同様である。b00=v001/2v01,b01=v011/2v02127.撮像装置図14に、上述の重畳シフトサンプリングと復元処理を行う撮像装置の構成例を示す。撮像装置は、撮像光学系300レンズ、光学ローパスフィルター310、固体撮像装置320、表示処理部330、モニター表示部340、データ記録部350記憶部、画素値推定演算部360推定演算部、画像出力部370を含む。なお、本実施形態の撮像装置はこの構成に限定されず、その構成要素の一部を省略したり、他の構成要素を追加したりする等の種々の変形実施が可能である。例えば、画素値推定演算部360と画像出力部370を、撮像装置の外部の画像処理装置例えばPCにより構成してもよい。撮像光学系300は、被写体を結像する。光学ローパスフィルター310は、例えば固体撮像装置320の解像度に対応する帯域を通過させる。固体撮像装置320例えば12メガピクセルは、例えばCCDやCMOSセンサーにより構成される。固体撮像装置320は、加算単位の設定や加算読み出しを制御し、フュージョンフレームfusionframeを取得する。フュージョンフレームとは、重畳シフトサンプリングにより得られた画像である。データ記録部350は、例えばメモリーカード等で実現され、フュージョンフレームによる動画を記録する。モニター表示部340は、動画のライブビュー表示や、再生された動画の表示を行う。画素値推定演算部360は、最終推定画素値の推定を行う。画像出力部370は、最終推定画素値に基づいて静止画や動画を出力する。画像出力部370は、アンチエリアシングフィルター371、374、ローパスフィルター372、アンダーサンプリング部373を含む。アンチエリアシングフィルター371は、最終推定画素値をアンチエリアシング処理し、高解像静止画例えば12メガピクセルを出力する。ローパスフィルター372は、最終推定画素値をハイビジョンの帯域に制限する。アンダーサンプリング部373は、帯域制限された最終推定画素値を、ハイビジョンの画素数にアンダーサンプリングする。アンチエリアシングフィルター374は、アンダーサンプリングされた画像をアンチエリアシング処理し、ハイビジョン動画例えば2メガピクセルを出力する。なお、アンダーサンプリングせずに、高解像動画例えば12メガピクセルを出力してもよい。以上の実施形態によれば、図14に示すように、撮像装置撮像システム。例えばデジタルカメラは、固体撮像装置320と推定演算部画素値推定演算部360を含む。図10Aで説明したように、推定演算部は、加算画素値{a00、a10、a11、a01}に基づいて、加算単位に含まれる画素の画素値{v00、v10、v11、v01}を推定する。図10Aに示すように、第1のポジションに設定された第1ポジション加算単位例えばa00と、第1のポジションがシフトされた第2のポジションに設定された第2ポジション加算単位例えばa10は重畳する。この場合に、重み付け加算部図4のウエイト処理部160、加算部170は、第1、第2ポジション加算単位の加算画素値である第1、第2の加算画素値a00、a10を出力する。上式8に示すように、推定演算部は、第1、第2の加算画素値a00、a10の差分値δi0を求める。図10Bに示すように、第1の中間画素値b00は、加算単位a00から重畳領域v10、v11を除いた第1の領域v00、v01の加算画素値である。第2の中間画素値b20は、加算単位a10から重畳領域v10、v11を除いた第2の領域v20、v21の加算画素値である。上式9に示すように、第1、第2の中間画素値b00、b20の関係式を、差分値δi0を用いて表す。図12等に示すように、その関係式を用いて第1、第2の中間画素値b00、b20を推定する。推定した第1の中間画素値b00を用いて加算単位に含まれる各画素の画素値{v00、v10、v11、v01}を求める。このようにすれば、重畳シフトされた加算画素値から中間画素値を一旦推定し、その重畳シフトされた中間画素値から推定画素値を求めることで、高解像画像の推定処理を簡素化できる。例えば、2次元フィルターの繰り返し演算特開2009-124621号公報や、初期値の設定に適当な部分を探索特開2008-243037号公報する等の複雑な処理が不要となる。ここで、重畳するとは、加算単位と加算単位が重なった領域を有することであり、例えば図10Aに示すように、加算単位a00と加算単位a10が、2つの推定画素v10、v11を共有することである。また、加算単位のポジションとは、撮像画像における加算単位の位置や座標のことであり、あるいは、推定処理における推定画素値データ画像データ上での加算単位の位置や座標のことである。また、シフトされたポジションとは、元のポジションから画素シフトされたポジションであり、元のポジションと位置や座標が一致しないポジションのことである。また本実施形態では、第1、第2の中間画素値例えばb00、b20を含む連続する中間画素値を中間画素値パターン{b00、b10、b20}とする。上式9に示すように、推定演算部は、中間画素値パターンに含まれる中間画素値の間の関係式を加算画素値a00、a10を用いて表す。図12に示すように、中間画素値の間の関係式で表された中間画素値パターンと加算画素値とを比較して類似性を評価する。その類似性の評価結果に基づいて、類似性が最も高くなるように中間画素値パターンに含まれる中間画素値b00、b10、b20を決定する。このようにすれば、重畳されながら画素シフトされた加算単位により取得された複数の加算画素値に基づいて、中間画素値を推定できる。ここで、中間画素値パターンとは、推定処理に用いられる範囲の中間画素値のデータ列データの組みである。また、加算画素値パターンとは、推定処理に用いられる範囲の加算画素値のデータ列である。また本実施形態では、上式11に示すように、推定演算部は、中間画素値の間の関係式で表された中間画素値パターン{b00、b10、b20}と加算画素値{a00、a10}との誤差を表す評価関数Ejを求める。評価関数Ejの値が最小となるように中間画素値パターンに含まれる中間画素値b00、b10、b20を決定する。このようにすれば、誤差を評価関数で表し、その評価関数の極小値に対応する中間画素値を求めることで、中間画素値の値を推定できる。例えば、上述のように最小二乗法を用いて未知数を求めることで、簡素な処理で中間画素推定の初期値を設定できる。例えば、初期値設定に適当な画像部分の探索特開2008-243037号公報が不要である。また本実施形態では、上式5に示すように、加算単位の各画素値例えば、v00、v10、v01、v11が重み付け加算された加算画素値a00を取得する。取得された加算単位の加算画素値a00、a10に基づいて、加算単位の各画素の画素値v00、v10、v01、v11を推定する。このようにすれば、加算単位の各画素値を重み付け加算して加算画像を取得し、取得した加算画像から高解像画像の画素値を推定できる。これにより、推定処理において、被写体の持つ高周波成分の再現性を向上できる。すなわち、加算単位の画素値を単純加算した場合には、矩形の窓関数を結像にコンボリューションすることになる。一方、加算単位の画素値を重み付け加算した場合には、矩形よりも高周波成分を多く含む窓関数を結像にコンボリューションすることになる。そのため、被写体の持つ高周波成分をより多く含む加算画像を取得でき、推定画像での高周波成分の再現性を向上できる。なお、上記のように本実施形態について詳細に説明したが、本発明の新規事項および効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるであろう。従って、このような変形例はすべて本発明の範囲に含まれるものとする。例えば、明細書又は図面において、少なくとも一度、より広義又は同義な異なる用語と共に記載された用語は、明細書又は図面のいかなる箇所においても、その異なる用語に置き換えることができる。また固体撮像装置、撮像装置等の構成、動作も本実施形態で説明したものに限定に限定されず、種々の変形実施が可能である。"