スキャンチェーンに関連するために構成された構成部品を備え、前記構成部品が、制御信号に応答して前記スキャンチェーンから開路状態を除去するために構成される、装置。前記構成部品が第2の制御信号に応答して前記スキャンチェーンの中に開路状態を作成するために構成される、請求項1に記載の装置。前記第2の制御信号がスキャンレジスタからの値を含む、請求項2に記載の装置。前記制御信号が、前記スキャンチェーンから前記開路状態を除去する唯一の手段である、請求項1に記載の装置。前記スキャンチェーンが第1のスキャンチェーンであり、前記構成部品が前記第1のスキャンチェーン内に配置され、前記構成部品が第2のスキャンチェーンから前記制御信号を受信する、請求項1に記載の装置。前記構成部品が、セキュリティキーの妥当性確認に応答して前記制御信号を受信し、前記セキュリティキーがキーチェッカ機能によって妥当性確認され、前記キーチェッカ機能が前記スキャンチェーンの一部、および前記キーチェッカ機能に関連するバッファのうちの1つから前記セキュリティキーを読み込む、請求項1に記載の装置。前記構成部品が、チャレンジベースの認証の達成に応答して前記制御信号を受信し、前記構成部品が、認証構成部品に向かって前記構成部品が活動状態にあることの指示を伝搬するために構成され、前記認証構成部品が、前記構成部品が活動状態にあることの前記指示を受信し、チャレンジ値を生成し、前記チャレンジ値を使用してアンサ値を生成するように構成されたアンサ構成部品に向かって前記チャレンジ値を伝搬し、前記アンサ構成部品から前記アンサ値を受信し、前記アンサ値が前記チャレンジ値に有効であるとの判定に応答して前記制御信号を生成するために構成された、請求項1に記載の装置。前記構成部品が、前記スキャンチェーンに対するアクセスを制御するために構成されたテストアクセスポートTAP内に配置され、前記構成部品は前記TAPの命令レジスタIRの前に配置された、請求項1に記載の装置。スキャンチェーンに関連する構成部品で制御信号を受信するステップと、前記制御信号に応答して前記スキャンチェーンから開路状態を除去するステップとを含む、方法。スキャンチェーンと、制御信号に応答して前記スキャンチェーンから開路状態を除去するために構成された構成部品と、前記制御信号を生成し、前記制御信号を前記構成部品に供給するために構成された信号生成器とを備える、装置。従来技術におけるさまざまな欠陥は、スキャンチェーンのセキュリティを提供するための実施形態によって対処される。スキャンチェーンのセキュリティ機能は、例えば、システムの導入または販売の前のテスト、システムの導入または販売の後のインフィールドテスト、システムのインフィールド修正などの目的のために、システムのスキャンチェーンの通常の使用に対する安全な制御を可能にする。スキャンチェーンのセキュリティ機能は、スキャンチェーンの中断および中断したスキャンチェーンの再確立に対する制御を可能にすることにより、スキャンチェーンの通常の使用に対する安全な制御を可能にする。スキャンチェーンのセキュリティ構成部品は、制御信号に応答してスキャンチェーンから開路状態を除去するために構成される。制御信号は、セキュリティキーの妥当性確認validationに応答して、チャレンジベースの認証処理の正常終了に応答して、またはその他の適切な妥当性確認もしくは認証に応答して、生成することができる。また、スキャンチェーンのセキュリティ構成部品は、第2の制御信号に応答して、スキャンチェーンの中に開路状態を作成するために構成することができる。第2の制御信号は、スキャンチェーンを介して受信したスキャンレジスタの値であり得る。本明細書における教示は、添付図面とともに以下の詳細説明を考察することにより、容易に理解することができる。理解を容易にするために、可能な場合、図に共通な同一の構成要素を指定するために同一の参照数字を使用した。本明細書において、スキャンチェーンのセキュリティ機能を描写および記載する。スキャンチェーンのセキュリティ機能は、例えば、システムの導入または販売の前のテスト、システムの導入または販売の後のインフィールドテスト、システムのインフィールド修正など、ならびにそれらのさまざまな組合せなどの目的のために、システムのスキャンチェーンの通常の使用に対する安全な制御を可能にする。スキャンチェーンのセキュリティ機能は、スキャンチェーンの通常の使用を防止するためにスキャンチェーンの中断に対する制御を可能にすること、およびスキャンチェーンの通常の使用を可能にするためにスキャンチェーンの中断後のスキャンチェーンの再確立に対する制御を可能にすることにより、スキャンチェーンの通常の使用に対する安全な制御を可能にする。この方式では、スキャンチェーンのセキュリティ機能は、いつでも、いかなる目的でも、スキャンチェーンの制御可能なロックおよびアンロックを可能にする。この方式では、スキャンチェーンのセキュリティ機能を使用するスキャンチェーンのロックは可逆性であり、ほとんどの既存のスキャンチェーンのセキュリティ方法と全く対照的である。既存のスキャンチェーンのセキュリティ方法では、いかなるスキャンチェーンの試みられたセキュリティ保護例えば、スキャンチェーンアクセスを提供する1つまたは複数の構成部品の燃焼も恒久的であり、したがって、スキャンチェーンのセキュリティ方法の実行後のスキャンチェーンの通常の使用は不可能である。一実施形態では、スキャンチェーンの制御された中断はスキャンチェーンの通常の使用を防止するために開路状態を作成する目的で、スキャンチェーンの制御された再確立はスキャンチェーンの通常の使用を再び可能にするために開路状態を除去する目的で、スキャンチェーンのセキュリティ構成部品を使用して提供することができる。一実施形態では、スキャンチェーンのセキュリティ構成部品は、スキャンチェーン内に配置することができる。そのようなスキャンチェーン内のスキャンチェーンのセキュリティ構成部品の例示的な使用は、図1Aに関して描写および記載される。一実施形態では、スキャンチェーンのセキュリティ構成部品は、電気電子技術協会IEEE1149.1のテストアクセスポートTAPなどの、スキャンチェーンにアクセスを提供するために構成されたテストアクセスインタフェースTAI内に配置することができる。そのようなTAI内のスキャンチェーンのセキュリティ構成部品の例示的な使用は、図1Bに関して描写および記載される。図1Aおよび図1Bは、テストシステムおよび被テストシステムを含むテスト環境の例示的なシステムの高水準のブロック図を描写する。図1Aおよび図1Bに描写したように、システムのテスト環境101および102は、それぞれテストシステムTS110および被テストシステムSUT120を含む。TS110は、SUT120をテストするのに適切な任意のシステムであってもよい。TS110はSUT120をテストするために構成される。TS110は、SUT120の任意のテスト、例えば、SUT120の1つまたは複数の個別の構成部品、SUT120の構成部品の1つまたは複数の組合せ、SUT120の構成部品間の1つまたは複数の相互接続、SUT120の1つまたは複数のシステムレベルの機能など、ならびにそれらのさまざまな組合せのテストを実行することができる。TS110は、テスト手順の実行、被テストシステムへの入力データの提供、被テストシステムからの出力データの受信、システムのテスト結果を判定するための被テストシステムから受信した出力データの処理、および同様な機能、ならびにそれらのさまざまな組合せなどの、被テストシステムのテストに通常関連する任意の機能を実行することができる。被テストシステムをテストするためのTS110の設計および使用は、以下でさらに詳しく説明する。SUT120は、TS110を使用してテストすることができる任意のシステムであってよい。SUT120は、TS110により、個別に、および/または組合せで、少なくともその一部がテストされ得る任意の構成部品を含むことができる。TS120は、SUT120によってテストされる構成部品にアクセスする、関連した入出力アクセスピンの1つまたは複数のセットを有する1つまたは複数のスキャンチェーンを含むことができる。SUT120のテスト用にSUT120の中でスキャンチェーンを利用できる方式は、当業者によって理解されよう。例えば、SUT120は1つまたは複数のボードを含むことができ、それらのテストは、SUT120に入力テスト信号を印加し、SUT120から出力テスト信号を収集するために使用できる、関連した入出力アクセスピンを有する1つまたは複数のスキャンチェーンを使用して実行することができる、図1Aおよび図1Bに描写したように、TS110は、テストアクセスインタフェースTAI125を介してSUT120にアクセスする。TAI125は、TS110、SUT120、実行されるテストのタイプなど、ならびにそれらのさまざまな組合せのうちの1つまたは複数に依存する可能性がある、任意の適切なテストアクセスインタフェースを使用して実装することができる。一実施形態では、TAI125は、参照により全体として本明細書に組み込まれているIEEE1149.1規格の中で標準化された、JointTestActionGroupJTAGのテストアクセスポートTAPとして実装することができる。IEEE1149.1のTAPは、テストで使用する以下の信号セットをサポートする:TestDataInTDI、TestDataOutTDO、TestModeSelectTMS、TestClockTCK、および、オプションとしてTestResetSignalTRST。SUT120のTDIおよびTDOのピンは、それを介してTS110がSUT120でテストを実行できる、境界スキャンチェーン128の中で相互接続する。また、IEEE1149.1のTAPは、TAPコントローラ、命令レジスタ、バイパスレジスタ、および、オプションとして1つまたは複数の追加構成要素例えば、データレジスタ、復号モジュール、などをサポートする。TAI125は、その他の適切なテストアクセスインタフェースを含むことができる。TS110、TAI125、およびSUT120が、本明細書において描写および記載したさまざまな実施形態の特徴を提供するのに適切な任意の方式で実装できることは、当業者によって理解されよう。図1Aおよび図1Bに描写したように、テスト環境101および102のそれぞれは、スキャンチェーンのセキュリティ構成部品SCSC130を含む。図1Aに描写したように、システムテスト環境101では、スキャンチェーンを中断するために開路を作成する目的で、かつスキャンチェーンを中断しないようにするために開路を閉鎖する目的で構成されたSCSC130は、スキャンチェーン128内に配置することができる。TDI入力はスキャンチェーン128の入力で一連のセルに結合し、引き続いてスキャンチェーン128の入力はSCSC130に結合し、引き続いてSCSC130はスキャンチェーン128の出力で一連のセルに結合し、引き続いてスキャンチェーン128の出力はTDO出力に結合する。この構成におけるSCSC130の使用は、図2~7を参照することによってより理解することができる。図1Bに描写したように、システムテスト環境102では、スキャンチェーンを中断するために開路を作成する目的で、かつスキャンチェーンを中断しないようにするために開路を閉鎖する目的で構成されたSCSC130は、TAI125内に配置することができる。この構成におけるSCSC130の使用は、図2~3および8を参照することによってより理解することができる。本明細書に記載したように、SCSC130は、スキャンチェーン128内の開路状態を作成および除去するために構成される。したがって、SCSC130は、スキャンチェーン128内の開路状態を作成および除去するのに適切な任意の方式で実装することができる。一実施形態では、SCSC130は開路デッドロックOCDセルとして実装され、その実施形態は図3に関して描写および記載される。一実施形態では、OCDセルは、図2に関して描写および記載された、IEEEP1687ワーキンググループによって提案されたセグメント挿入ビットSIBセルと同様であり得る。スキャンチェーンのセキュリティを提供できる例示的なシステムテスト環境に関して描写および記載したが、スキャンチェーンのセキュリティ機能は、スキャンチェーンを有するその他の適切なタイプの環境内に提供できることが理解されよう。図2は、階層型スキャンチェーンアクセスの有効化に使用するために構成された、IEEEP1687ワーキンググループによって提案されたSIBセルの高水準のブロック図を描写する。SIBセル200は、TDI入力およびTDO出力を介してスキャンチェーンの第1の階層レベル、およびoTDI入力およびiTDO出力を介してスキャンチェーンの第2の階層レベルをサポートするように構成される。SIBセル200は、それに関連するSIB入力MUX220を有するSelectInstrumentBitSIBレジスタ210、それに関連するUpSIB入力MUX240を有するUpdateSIBUpSIBレジスタ230、および出力MUX250を含む。SIBレジスタ210に関連するSIB入力MUX220は、SIBレジスタ210への入力を制御する。SIB入力MUX220は2つの入力ポート221および222を含む。SIB入力MUX220は、a入力ポート221で例えば、理解しやすいように省略したスキャンチェーンにおける従来の構成部品からのTDI入力261を、および、2入力ポート222でSIBレジスタ210の出力を、入力として受け入れる。SIB入力MUX220は、SIB入力MUX220の制御ポート223に印加されたShDR制御信号264によって制御される。ShDR制御信号264が1の場合、SIB入力MUX220は、TDI入力261からの信号を、入力ポート221を経由してSIBレジスタ210の中に通す。ShDR制御信号264が0の場合、SIB入力MUX220は、SIBレジスタ210の出力からの信号を、入力ポート222を経由してSIBレジスタ210の中に通す。SIBレジスタ210は、SIB入力MUX220の出力からの入力を受け入れる。SIBレジスタ210は、SIBレジスタ210のクロックポート211に印加されたTCK信号263と表記されたクロック信号によって制御される。SIBレジスタ210の出力は、SIB入力MUX220への入力図では入力222、UpSIB入力MUX240への入力図では入力241、出力MUX250への入力図では入力ポート252、およびスキャンチェーンの第2の階層レベルが起動されると第2の階層レベル内に信号を伝えるために第2の階層レベルの構成部品へのアクセスを提供するoTDIポート266のそれぞれに結合する。UpSIBレジスタ230に関連するUpSIB入力MUX240は、UpSIBレジスタ230への入力を制御する。UpSIB入力MUX240は、2つの入力ポート241および242を含む。UpSIB入力MUX240は、a入力ポート241でSIBレジスタ210からの出力を、および、2入力ポート242でUpSIBレジスタ230からの出力を、入力として受け入れる。UpSIB入力MUX240は、UpSIB入力MUX240の制御ポート243に印加されたUpDR制御信号265によって制御される。UpDR制御信号265が1の場合、UpSIB入力MUX240は、SIBレジスタ210の出力からの信号を、入力ポート241を経由してUpSIBレジスタ230の中に通す。UpDR制御信号265が0の場合、UpSIB入力MUX240は、UpSIBレジスタ230の出力からの信号を、入力ポート242を経由してUpSIBレジスタ230の中に通す。UpSIBレジスタ230は、UpSIB入力MUX240の出力からの入力を受け入れる。UpSIBレジスタ230は、UpSIBレジスタ230のクロックポート231に印加されたTCK信号263と表記されたクロック信号によって制御される。UpSIBレジスタ230の出力は、UpSIB入力MUX240への入力図では入力242、出力MUX250の制御ポート253、およびSelect_lnstr信号経路268のそれぞれに結合する。出力MUX250は、2つの入力ポート251および252を含む。出力MUX250は、1入力ポート251でスキャンチェーンの第2の階層レベルが起動されるとスキャンチェーンの第2の階層レベルの構成部品からスキャンチェーンの第1の階層レベルへのアクセスを提供するiTDOポート267を経由した低階層レベルからの入力を、および、2入力ポート252でSIBレジスタ210からの出力を、入力として受け入れる。出力MUX250の出力は、スキャンチェーンの第1の階層レベルの中の次の構成部品への伝搬用にSIBセル200のTDO出力262に結合する。出力MUX250の出力は、出力MUX250の制御ポート253に印加された制御信号によって決定される。UpSIBレジスタ230の出力は、出力MUX250の制御ポート253に結合する。図2に描写したように、UpSIBレジスタ230の値は、第2の階層レベルが選択されたすなわち、スキャンチェーンの一部であるか、または、除外されたすなわち、スキャンチェーンの一部でないかを判定する。第2の階層レベルが除外されるすなわち、UpSIBレジスタ230の値が0であると、出力MUX250はSIBレジスタ210の出力をSIBセル200のTDO出力262に通し、iTDOポート267からの値は無視される。第2の階層レベルが選択されるすなわち、UpSIBレジスタ230の値が1であると、出力MUX250は、第2の階層レベルからすなわち、iTDOポート267からの信号をSIBセル200のTDO出力262に通す。本明細書に記載したように、一実施形態では、OCDセルは、図2に関して描写および記載したように、IEEEP1687ワーキンググループによって提案されたセグメント挿入ビットSIBセルと同様であり得る。OCDセルの例示的な実施形態を図3に関して描写および記載する。図3は、スキャンチェーンのセキュリティの制御に使用するために構成されたOCDセルの一実施形態を描写する。図2と図3の比較から見られるように、少なくともいくつかの観点で、図3のOCDセル300は図2のSIBセル200と同様である。本明細書に記載したように、OCDセル300はスキャンチェーンに関連し、例えば、スキャンチェーン内へのOCDセル300の配置により、スキャンチェーンがそれによってアクセスするテストアクセスインタフェース内へのOCDセル300の配置により、または、OCDセル300のその他の適切な配置により、OCDセル300が関連するスキャンチェーンの通常の使用のセキュリティを保護するように構成される。OCDセル300は、制御信号の受信に応答してスキャンチェーン内に開路状態を作成するように構成され、開路状態の作成によりスキャンチェーンの通常の使用が防止される。スキャンチェーンの中の開路状態の作成に使用される制御信号は、任意の適切な制御信号であってよい。一実施形態では、スキャンチェーンの中の開路状態の作成に使用される制御信号は、スキャンレジスタの値である。そのような一実施形態では、スキャンレジスタの値はスキャンチェーンを介して受信される。OCDセル300は、制御信号の受信に応答してスキャンチェーンから開路状態を除去するように構成され、開路状態の除去によりスキャンチェーンの通常の使用が再び可能になる。OCDセル300は、それに関連するOCD入力MUX320を有するOCDレジスタ310、それに関連するUpOCD入力MUX340を有するUpdateOCDUpOCDレジスタ330、および入力MUX350を含む。OCDレジスタ310に関連するOCD入力MUX320は、OCDレジスタ310への入力を制御する。OCD入力MUX320は、2つの入力ポート321および322を含む。OCD入力MUX320は、a入力ポート321で入力MUX350の出力を、および、2入力ポート322でOCDレジスタ310の出力を、入力として受け入れる。OCD入力MUX320は、OCD入力MUX320の制御ポート323に印加されたShDR制御信号364によって制御される。ShDR制御信号364が1の場合、OCD入力MUX320は、入力MUX350の出力からの信号を、入力ポート321を経由してOCDレジスタ310の中に通す。ShDR制御信号364が0の場合、OCD入力MUX320は、OCDレジスタ310の出力からの信号を、入力ポート322を経由してOCDレジスタ310の中に通す。OCDレジスタ310は、OCD入力MUX320の出力から入力を受け入れる。OCDレジスタ310は、OCDレジスタ310のクロックポート311に印加されたTCK信号363と表記されたクロック信号によって制御される。OCDレジスタ310の出力は、OCD入力MUX320への入力図では入力322、UpOCD入力MUX340への入力図では入力341、およびスキャンチェーンの下流セルへのアクセスを提供するTDO出力ポート362のそれぞれに結合する。UpOCDレジスタ330に関連するUpOCD入力MUX340は、UpOCDレジスタ330への入力を制御する。UpOCD入力MUX340は、2つの入力ポート341および342を含む。UpOCD入力MUX340は、a入力ポート341でOCDレジスタ310からの出力を、および、2入力ポート342でUpOCDレジスタ330からの出力を、入力として受け入れる。UpOCD入力MUX340は、UpOCD入力MUX340の制御ポート343に印加されたUpDR制御信号365によって制御される。UpDR制御信号365が1の場合、UpOCD入力MUX340は、OCDレジスタ310の出力からの信号を、入力ポート341を経由してUpOCDレジスタ330の中に通す。UpDR制御信号365が0の場合、UpOCD入力MUX340は、UpOCDレジスタ330の出力からの信号を、入力ポート342を経由してUpOCDレジスタ330の中に通す。UpOCDレジスタ330は、UpOCD入力MUX340の出力から入力を受け入れる。UpOCDレジスタ330は、UpOCDレジスタ330のクロックポート331に印加されたTCK信号363と表記されたクロック信号、および、OCDレジスタ310の制御ポート332に印加されたSecureResetSecureRST信号369によって制御される。UpOCDレジスタ330の出力は、UpOCD入力MUX340への入力図では入力342、および入力MUX350の制御ポート353に結合する。入力MUX350は、2つの入力ポート351および352を含む。入力MUX350は、1入力ポート351で開路例えば、入力ポート351がその他の構成部品に結合していないを、および、2入力ポート352でスキャンチェーンの上流セルからのアクセスを提供するTDI入力ポート361からの入力を、入力として受け入れる。入力MUX350の出力は、OCDレジスタ310を経由したOCDセル300のTDO出力362への信号の伝搬用にOCD入力MUX320の入力ポート321に結合する。入力MUX350の出力は、入力MUX350の制御ポート353に印加された制御信号によって決定される。UpOCDレジスタ330の出力は、入力MUX350を制御するために入力MUX350の制御ポート353に結合する。UpOCDレジスタ330は、SecureRST信号369によって制御され、同信号はUpOCDレジスタ330を既知の値1または0にリセットする。UpOCDレジスタ330は、入力MUX350を制御して、入力MUX350での入力ポート351の選択によりスキャンチェーンの中に開路状態を作成し、両方がスキャンに結合した、OCDセル300のTDI入力361をOCDセル300のTDO出力362にOCDレジスタ310を経由して結合する入力MUX350での入力ポート352の選択によりスキャンチェーンから開路状態を除去するように、構成される。この意味で、UpOCDレジスタ330および入力MUX350のそれぞれは、スキャンチェーンから開路状態を作成し除去するために構成された構成部品であると考えることができる。UpOCDレジスタ330は、第1の制御信号例えば、スキャンチェーンを介して受信したスキャンレジスタの値に応答して、スキャンチェーンの中に開路状態を作成するように構成された構成部品である。UpOCDレジスタ330は、UpOCDレジスタ330の出力から入力MUX350の制御ポート353に供給された制御信号を介して入力MUX351に入力ポート351を作成するように命令することにより、開路状態を作成するように構成される。UpOCDレジスタ330は、第2の制御信号例えば、UpOCDレジスタ330で受信したSecureRST信号に応答して、スキャンチェーンから開路状態を除去するように構成された構成部品である。UpOCDレジスタ330は、UpOCDレジスタ330の出力から入力MUX350の制御ポート353に供給された制御信号を介して入力MUX351に入力ポート352を選択するように命令することにより、開路状態を除去するように構成される。入力MUX350は、第1の制御信号に応答してスキャンチェーンの中に開路状態を作成するように構成された構成部品であり、ここで第1の制御信号は、入力MUX350の制御ポート353でUpOCDレジスタ330の出力から例えば、UpOCDレジスタ330によって受信されるスキャンレジスタの値に応答して受信した制御信号である。入力MUX350は、第1の制御信号に応答して入力ポート351を選択することにより、スキャンチェーンの中に開路状態を作成するように構成される。入力MUX350は、第2の制御信号に応答してスキャンチェーンの中の開路状態を除去するように構成された構成部品であり、ここで第2の制御信号は、入力MUX350の制御ポート353でUpOCDレジスタ330の出力から例えば、UpOCDレジスタ330によって受信されるSecureRST信号に応答して受信した制御信号である。入力MUX350は、第2の制御信号に応答して入力ポート352を選択することにより、スキャンチェーンの中の開路状態を除去するように構成される。本明細書に記載したように、SecureRST信号369は、UpOCDレジスタ330を経由して、スキャンチェーンの通常の使用が防止される開路状態にスキャンチェーンが支配されるような入力ポート351経由の開路入力の選択から、開路状態がスキャンチェーンから除去され、スキャンチェーンの通常の使用が実現可能になるような入力ポート352経由のTDI入力ポート361からの入力の選択への、入力MUX350によって制御された切り替えを、それによって可能にする入力MUX350の制御で使用するために適合される。したがって、SecureRST信号369は、制御された方式で関連するスキャンチェーンからの開路状態の除去を可能にするためのOCDセル300の動作を制御するように構成される。図2と図3の比較から見られるように、図3のOCDセル300は図2のSIBセル200と同様であるが、少なくとも以下の差異が組み込まれている。1oTDI-iTDOの導出は、入力MUX350の入力ポート351での開路によって示されたように意図的に開いたままである。2入力MUX350を制御するUpOCDレジスタ330は、MUX350の後に配置される。これらの差異の結果として、aOCDセル300が有効になると、スキャンチェーンはデッドロック状態に入り、それによってスキャンチェーンの通常の使用を防止し、従来のスキャンアクセスによって除去することができない開路をスキャンチェーンの中に作成する、bデッドロック状態を除去し、したがって回路を閉鎖し、スキャンチェーンの通常の動作機能を回復する唯一の方法は、SecureRST信号369をアサートすることによる。この方式では、スキャンチェーンの通常の使用のセキュリティレベルは、それによってSecureRST信号が生成される処理のセキュリティレベルに依存して作成することができる。SecureRST信号369は、例えば、任意の適切な構成部品により、任意の適切な状態に応答して、などの任意の適切な方式で生成することができる。SecureRST信号369の生成についての少なくともいくつかのそのような実施形態では、以下の原理のうちの1つまたは複数を用いることができる。1SecureRST信号369は、JTAGスキャンアクセスに関連する従来のリセット機能とは結びつかず、通常のリセット動作は完全なスキャンチェーンアクセスを再び可能にするすなわち、デッドロック状態を打破し、したがって回路を閉鎖し、スキャンチェーンの通常の動作機能を回復するはずである。2UpOCDセル300は、例えば、バッテリによって電源供給された永続的な記憶装置であり得るか、またはリセット時にオープンに設定することができる。3SecureRST信号369は、プローブによってアクセスすることが不可能なようにOCDセル300が配置された同じチップの内部に生成することができるか、またはSecureRST信号369は、SecureRST信号369を隠すか、もしくはSecureRST信号369にアクセスするのを困難にするための方式で例えば、内部の階層で、またはSecureRST信号369を隠すか、もしくはSecureRST信号369にアクセスするのを困難にするその他の適切な方式を使用して、ボード上に経路を決めることができるOCDセル300がスキャンチェーンの通常の使用のセキュリティを保護するのに効果的であるためには、その状況が永続的、すなわちパワーサイクルを通してレジストすることである。そうでなければ、単純なパワーサイクルは、OCDセル300のセキュリティを破り、スキャンチェーンの通常の使用を再確立するのに十分なはずである。OCDセル300の状況は、1UpOCDレジスタ330用の永続的なメモリ記憶装置例えば、フラッシュセルまたはその他の適切な永続的なメモリ記憶装置を使用して、2適切な方式で、例えば、aUpOCDレジスタ330用のリセット信号図3には描写せずを使用して、bプログラミングビットストリームの中のUpOCDのデフォルトの値を定義するFPGAアプリケーションの中で行うことができるが、パワーサイクル後のデフォルト値が開路状態を活動状態すなわち、入力351が入力MUX350で選択されるのままにすることを保証することにより、などの任意の適切な方式で永続的にすることができる。OCDセル300の状況は、その他の適切な方式で永続的にすることができる。同様に、SecureRST信号369およびその関連する生成構成部品/論理回路について、信号は決して浮くことができず、スタートアップで非活動状態であることが避けられない。これは、回路生成時にこれらの性状を強化し、形式的妥当性確認などの技法でそれらをチェックすることなどの任意の適切な技法を使用して、またはその他の適切な技法を使用して、達成することができる。SecureRST信号369は、SecureRST信号369の生成用のさまざまな実施形態を描写する図4~6に関して描写および記載するような任意の適切な方式で生成することができる。一実施形態では、SecureRST信号369は、キーチェッカ機能によるセキュアキーの妥当性確認に応答して生成される。図4Aは、セキュリティが保護されているスキャンチェーンの入力部分にシフトされたセキュリティキーの、キーチェッカ機能による妥当性確認を介したSecureRST信号の生成の一実施形態を描写する。主に図3のOCDセル300によって使用されるSecureRST信号の生成に関して描写および記載したが、図4Aの実施形態は、任意の適切なスキャンチェーンのセキュリティ構成部品によって使用されるセキュリティ制御信号の生成に利用できることが理解されよう。図4Aに描写したように、スキャンチェーン410を有するシステム401は、スキャンチェーン410内に配置されたOCDセル430を有する。システム401は、セキュリティキーの妥当性確認に応答して制御信号を生成するために構成されたキーチェッカ機能420Aを含み、ここで制御信号はOCDセル430の制御で使用するために適合される。スキャンチェーン410は、例えば、TAPまたは他のテストアクセスインタフェースからシステム401へのTDI入力およびOCDセル430に結合した、スキャンチェーン410の入力部分410Iを含む。スキャンチェーン410の入力部分410Iは、複数のセル図では16セル412Iを含む。OCDセル430がスキャンチェーン410の中に開路状態をもたらすように構成される間、スキャンチェーン410の入力部分410Iは、書くことはできるが読むことはできない。スキャンチェーン410は、OCDセル430、およびシステム401から例えば、TAPまたは他のテストアクセスインタフェースへのTDO出力に結合した、スキャンチェーン410の出力部分410Oを含む。スキャンチェーン410の出力部分410Oは、複数のセル図では16セル412Oを含む。OCDセル430がスキャンチェーン410の中に開路状態をもたらすように構成される間、スキャンチェーン410の出力部分410Oは、読むことはできるが書くことはできない。OCDセル430は任意の適切な方式で実装することができる。一実施形態では、OCDセル430は図3のOCDセル300として実装することができるか、またはその他の適切なOCDセルもしくは他の適切なスキャンチェーンのセキュリティ構成部品を使用して実装することができる。理解しやすいように省略したが、図3のOCDセル300のTDI入力361に類似したOCDセル430のTDI入力は、システム401のTDI入力から最も離れたスキャンチェーン410の入力部分410Iのセルに結合する。理解しやすいように省略したが、図3のOCDセル300のTDO入力362に類似したOCDセル430のTDO出力は、システム401からのTDO出力から最も離れたスキャンチェーン410の出力部分410Oのセルに結合する。キーチェッカ機能420Aは、スキャンチェーン410の入力部分410Iの中にシフトされたセキュリティキーの妥当性確認に応答して、制御信号図ではSecureRST信号425を生成するために構成される。OCDセル430がスキャンチェーン410に開路状態をもたらすように構成されると、セキュリティキーは、OCDセル430に開路状態を除去させ、スキャンチェーン410の通常の使用を可能にさせる目的で、スキャンチェーン410の入力部分410Iの中にシフトされる。セキュリティキーは任意の適切な長さであってよいが、スキャンチェーン410の入力部分410Iのサイズに依存する可能性がある。一実施形態では、セキュリティキーの長さはスキャンチェーン410の入力部分410Iの長さ以下である。セキュリティキーは、スキャンチェーン410の入力部分410I内の任意の適切な場所の中にスキャンすることができ、それによって、スキャンチェーン410をアンロックするためにはすなわち、開路状態を除去するためには、悪意のある攻撃者がセキュリティキーの値を知る必要があるだけでなく、悪意のある攻撃者がセキュリティキーを置いた場所を正確に知る必要があるような、より強いセキュリティを提供する。図4Aの例では、セキュリティキーは、スキャンチェーン410の入力部分410Iの5から14のビット位置を占める10ビットの値であるここで、入力部分410Iのビット位置0はシステム401のTDIの近傍であり、入力部分410Iのビット位置15はOCDセル430のTDIの近傍である。セキュリティキーは、スキャンチェーン410の入力部分410I内のその他の適切な位置から読むことができる、その他の適切な数のビットを使用できることが理解されよう。図4Bは、キーチェッカ機能のバッファの中にシフトされたセキュリティキーのキーチェッカ機能による妥当性確認を介した、SecureRST信号の生成の一実施形態を描写する。主に図3のOCDセル300によって使用されるSecureRST信号の生成に関して描写および記載したが、図4Bの実施形態は、任意の適切なスキャンチェーンのセキュリティ構成部品によって使用されるセキュリティ制御信号を生成するために利用できることが理解されよう。図4Bに描写したように、システム402は、キーチェッカ機能420による妥当性確認用のセキュリティキーのソースを除いて、図4Aのシステム401とほぼ同一である。すなわち、システム402では、キーチェッカ機能420Bは、図4Aのシステム401のキーチェッカ機能420Aによって行われる、スキャンチェーン410の入力部分410Iからではなくキーチェッカ機能420Bに関連するセキュリティキーバッファ422から、セキュリティキーを読むように構成される。セキュリティキーバッファ422はスキャンチェーン410から独立し、したがって、セキュリティキーの長さはスキャンチェーン410の入力部分410Iの長さに依存しない。結果として、セキュリティキーは任意の適切な長さであってよく、さらに、所望例えば、隠蔽、スクランブルなどによりさらにセキュリティを保護することができる。セキュリティキーバッファ422は、任意の適切な方式で実装することができる。一実施形態では、セキュリティキーバッファ422はキーチェッカ機能420Bの外部にあってよい。一実施形態では、セキュリティキーバッファ422はキーチェッカ機能420Bの内部にあってよい。セキュリティキーバッファ422は任意の適切なソースからセキュリティキーを受信することができる。セキュリティキーのソースは、システム402に配置してもよいし、またはシステム402から離れてもよい。一実施形態では、セキュリティキーバッファ422は、スキャンチェーン410の入力部分410Iからセキュリティキーを受信することができる。この実施形態では、セキュリティキーバッファ422は、スキャンチェーン410の入力部分410Iの中の任意の適切な場所で、スキャンチェーン410の入力部分410Iに結合することができる。そのような一実施形態では、例えば図4Aに描写したように、スキャンチェーン410の入力部分410IがOCDセル430のTDI入力ポートに結合した場所で、セキュリティキーバッファ422はスキャンチェーン410の入力部分410Iに結合することができる。セキュリティキーバッファ422はその他の適切な場所でスキャンチェーン410の入力部分410Iに結合できることが理解されよう。一実施形態では、セキュリティキーバッファ422は別のスキャンチェーン描写せずからセキュリティキーを受信することができる。セキュリティキーバッファ422はその他の適切なソースからセキュリティキーを受信できることが理解されよう。OCDセル430がスキャンチェーン410の中に開路状態をもたらすように構成されると、OCDセル430に開路状態を除去させ、スキャンチェーン410の通常の使用を可能にさせる目的で、セキュリティキーはセキュリティキーバッファ422に供給される。キーチェッカ機能420Bは、セキュリティキーバッファ422からセキュリティキーをシリアルに、または並行して読むことができる。キーチェッカ機能420Bは、セキュリティキーバッファ422内で利用可能なセキュリティキーの妥当性確認に応答して、制御信号図ではSecureRST信号425を生成するために構成される。システム401のキーチェッカ機能420Aおよびシステム402のキーチェッカ機能420Bは、それぞれ共通のさまざまな機能および/または能力を有することができ、したがって、一まとめにしてキーチェッカ機能420と呼ぶことができる、一実施形態では、セキュリティキーのチェック動作は、OCDセル430が活動状態であるかどうかとは無関係に、キーチェッカ機能420によって実行することができる。一実施形態では、セキュリティキーのチェック動作は、OCDセル430が活動状態であると判定されたときのみ、キーチェッカ機能420によって実行することができる。他の実施形態では、OCDセル430は、セキュリティキーがスキャンチェーンの入力部分の中に挿入されるたびにリセットされる。これはセキュリティ問題を引き起こさないが、無駄な切り替え動作をもたらす可能性がある。キーチェッカ機能420は任意の適切な方式で実装することができる。一実施形態では、例えばキーチェッカ機能420は、固有の値に対する比較器として実装することができる。一実施形態では、例えばFPGAは、ビットストリームの生成時に実装する回路の固有の値を決めることができ、その結果、設計者は彼または彼女自身の値を選択することができ、さらに、各更新の後にその値を変更することができる。一実施形態では、例えば、キーチェッカ機能420によって妥当性確認されたセキュリティキーは、一度だけプログラム可能な構成要素例えば、ヒューズ/アンチヒューズボックスから取得することができる。一実施形態では、例えば、キーチェッカ機能420によって妥当性確認されたセキュリティキーは、1つまたは複数の安全な記憶素子例えば、フリップフロップ、バッテリバックアップ付き電気的消去可能プログラマブルリードオンリメモリEEPROMなど、ならびに、それらのさまざまな組合せから取得することができる。一実施形態では、例えば、キーチェッカ機能420は、暗号化IPまたは他の適切な電気回路として実装することができる。キーチェッカ機能420はその他の適切な方式で実装することができる。したがって、スキャンチェーンのセキュリティ機能のセキュリティキーに基づいた実施形態は、必要に応じてスケール変更することができ、複雑性、セキュリティ、および柔軟性においてさまざまなトレードオフを可能にすることが理解されよう。主にセキュリティキーの妥当性確認を使用してスキャンチェーンの通常の使用を可能にするために制御信号の生成を起動する特定の実施形態に関して描写および記載したが、セキュリティキーの妥当性確認を使用してスキャンチェーンの通常の使用を可能にするために制御信号の生成を起動することは、その他の適切な方式で実装できることが理解されよう。そのような制御信号の生成は、OCDセルまたはその他の適切なスキャンチェーンのセキュリティ構成部品を制御するために実行できることが、さらに理解されよう。一実施形態では、SecureRST信号369はチャレンジベースの認証方法を使用して生成される。図5は、チャレンジベースの認証方法の使用を介した、SecureRST信号の生成の一実施形態を描写する。主に図3のOCDセル300によって使用されるSecureRST信号の生成に関して描写および記載したが、図5の実施形態は、任意の適切なスキャンチェーンのセキュリティ構成部品によって使用されるセキュリティ制御信号を生成するために利用できることが理解されよう。図5に描写したように、システム500はコントローラ501およびシステム502を含む。コントローラ501はシステム502を制御するために構成される。コントローラ501は、テストアクセスインタフェース例えば、図1のテストシステム110を介してシステム502にアクセスするのに適切な任意のコントローラである。システム502は、スキャンチェーン510内に配置されたOCDセル530を有するスキャンチェーン510を含む。システム502は、チャレンジベースの認証方法におけるチャレンジの達成に応答して制御信号を生成するために構成された暗号化コア520を含む。スキャンチェーン510は、例えば、TAPまたは他のテストアクセスインタフェースからシステム502へのTDI入力、およびOCDセル530に結合したスキャンチェーン510の入力部分510Iを含む。スキャンチェーン510の入力部分510Iは、複数のセル図では16セル512Iを含む。OCDセル530がスキャンチェーン510の中に開路状態をもたらすように構成される間、スキャンチェーン510の入力部分510Iは、書くことはできるが読むことはできない。スキャンチェーン510は、OCDセル530、およびシステム502から例えば、TAPまたは他のテストアクセスインタフェースへのTDO出力に結合した、スキャンチェーン510の出力部分510Oを含む。スキャンチェーン510の出力部分510Oは、複数のセル図では16セル512Oを含む。OCDセル530がスキャンチェーン510の中に開路状態をもたらすように構成される間、スキャンチェーン510の出力部分510Oは、読むことはできるが書くことはできない。OCDセル530は、任意の適切な方式で実装することができる。一実施形態では、OCDセル530は図3のOCDセル300として実装されるか、または、その他の適切なOCDセルもしくは他の適切なスキャンチェーンのセキュリティ構成部品を使用して実装することができる。理解しやすいように省略したが、図3のOCDセル300のTDI入力361と類似したOCDセル530のTDI入力は、システム502のTDI入力から最も離れたスキャンチェーン510の入力部分510Iのセルに結合する。理解しやすいように省略したが、図3のOCDセル300のTDO入力362と類似したOCDセル530のTDO出力は、システム502のTDO出力から最も離れたスキャンチェーン510の出力部分510Oのセルに結合する。OCDセル530は、制御信号図ではOCD_active信号535を介して暗号化コア520を起動するように構成される。暗号化コア520は、チャレンジベースの認証方法におけるチャレンジの達成に応答して、制御信号図ではSecureRST信号525を生成するために構成される。一実施形態では、チャレンジベースの認証方法は以下のように進行する。暗号化コア520は、OCDセル530から暗号化コア520に供給されたOCD_active信号535を介してOCDセル530によって有効化される。暗号化コア520は、有効化されたことに応答して、スキャンチェーン510の出力部分510Oの中にチャレンジ値を書き込むことによりチャレンジを発行する。暗号化コア520は、暗号化アルゴリズムを使用してチャレンジ値を生成する。コントローラ501は、スキャン動作によりスキャンチェーン510の出力部分510Oからチャレンジ値を読み込む。コントローラ501は、チャレンジ値を使用して関連するアンサanswer値を計算する。コントローラ501は、暗号化アルゴリズムを使用してアンサ値を計算する。コントローラ501は、スキャン動作によりスキャンチェーン510の入力部分510Iの中にアンサ値を書き込む。したがって、コントローラ501は、チャレンジベースの認証方法に対するアンサを計算するために構成されたアンサ構成部品として働くように構成される。暗号化コア520は、スキャンチェーン510の入力部分510Iからアンサ値を読み込み、アンサ値の妥当性確認をするように試みる。暗号化コア520がチャレンジ値の妥当性確認をしたすなわち、チャレンジが満たされたか、または満足された場合、暗号化コア520はSecureRST525信号を生成するすなわち、スキャンチェーン510の中の開路状態が除去され、それによって、スキャンチェーン510の通常の使用を可能にするためにスキャンチェーン510をアンロックする。暗号化コア520がチャレンジ値の妥当性を確認しなかったすなわち、チャレンジが満たされなかった場合、暗号化コア520はSecureRST525信号を生成しないすなわち、スキャンチェーン510の中の開路状態が維持され、その結果スキャンチェーン510がロックされたままになり、スキャンチェーン510の通常の使用が防止される。OCDセル530がスキャンチェーン510の中に開路状態をもたらすように構成されると、システム502は、OCDセル530に開路状態を除去させ、スキャンチェーン510の通常の使用を可能にさせる目的のために、チャレンジベースの認証方法を開始するように構成される。チャレンジ値およびアンサ値は、それぞれスキャンチェーン510の入力部分510Iおよび出力部分510Oのサイズに依存する可能性がある、任意の適切な長さを有することができる。一実施形態では、チャレンジ値およびアンサ値の長さは、それぞれスキャンチェーン510の入力部分510Iおよび出力部分510Oの長さ以下である。チャレンジ値およびアンサ値は、スキャンチェーン510の入力部分510Iおよび出力部分510Oの内部の任意の適切な場所の中にスキャンすることができ、それによって、開路状態を除去し、したがってスキャンチェーンの通常の使用を再び可能にするために、悪意のある攻撃者がチャレンジ値およびアンサ値の値を知る必要があるだけでなく、悪意のある攻撃者がチャレンジ値を読み込む場所およびアンサ値を置く場所を正確に知る必要があるので、より強いセキュリティを提供する。図5の例では、チャレンジ値およびアンサ値は、それぞれスキャンチェーン510の入力部分510Iおよび出力部分510Oのビット位置3から12を占める10ビットの値であるここで、入力部分510Iのビット位置0はシステム502のTDIの近傍であり、出力部分510Oのビット位置0はOCDセル530のTDOの近傍である。チャレンジ値およびアンサ値は、スキャンチェーン510の入力部分510Iおよび出力部分510Oの内部のその他の適切な位置から読み込むことができる、その他の適切な数のビットを使用できることが理解されよう。主に、テストアクセスインタフェースを介してシステム502にアクセスするために構成されたコントローラ501が、チャレンジベースの認証方法に対するアンサを計算するためのアンサ構成部品として働く実施形態に関して描写および記載したが、その他のリモート構成部品はチャレンジベースの認証方法に対するアンサを計算できることが理解されよう。主にチャレンジ値およびアンサ値がスキャンチェーン510から取得される実施形態に関して、本明細書において描写および記載したが、チャレンジ値および/またはアンサ値はそのような値のその他の適切なソースから取得できることが理解されよう。一実施形態では、例えば、例えば、図4Bにおいてセキュリティキーを取得するために使用されたバッファベースの方式と同様のバッファベースの方式は、チャレンジ値および/またはアンサ値を取得するために採用することができる。例えば、シングルバッファはチャレンジ値およびアンサ値の両方を格納するために使用することができる。例えば、チャレンジバッファはチャレンジ値を格納するために使用することができ、かつ/または、アンサバッファはアンサ値を格納するために使用することができる。そのようなバッファ方式の実装形態は、図4Bのバッファ方式の実装形態と同様すなわち、図4Bのバッファ方式を使用する図4Aの修正形態と同様であり得ることが理解されよう。一実施形態では、例えば、チャレンジ値および/またはアンサ値は、システム500から完全に独立したソースから例えば、異なるスキャンチェーンから取得することができる。チャレンジ値および/またはアンサ値はその他の適切なソースから取得できることが理解されよう。主にチャレンジベースの認証方法を使用してスキャンチェーンの通常の使用を再び可能にするための制御信号の生成を起動するための特定の実施形態に関して描写および記載したが、チャレンジベースの認証方法を使用してスキャンチェーンの通常の使用を再び可能にするための制御信号の生成を起動することは、その他の適切な方式で実装できることが理解されよう。そのような制御信号の生成は、OCDセルまたはその他の適切なスキャンチェーンのセキュリティ構成部品を制御するために実行できることがさらに理解されよう。主にスキャンチェーンの中断ポイントがスキャンチェーン上のOCDセル例えば、図3のOCDセル300の直前である場所にOCDセルが単一デバイスとして実装される実施形態に関して、本明細書において描写および記載したが、一実施形態では、OCDセルは、スキャンチェーンの中断ポイントがOCDレジスタとは異なる場所にあるように修正することができる。そのような一実施形態では、OCDセルの第1の部分がスキャンチェーンの中の第1の場所に配置され、OCDセルの第2の部分がスキャンチェーンの中の第2の場所に配置され、第1の場所および第2の場所はスキャンチェーン内のどこであってもよい。例示的な実施形態を図6に関して描写および記載する。図6は、スキャンチェーンのセキュリティの制御に使用するために構成されたリモートOCDセルの一実施形態を描写する。図6に描写したように、リモートOCDセル600の動作は、図3のOCDセル300の動作と同一であるしたがって、リモートOCDセル600の構成部品の番号付けは図3のOCDセル300の構成部品の番号付けと同一である。しかしながら、リモートOCDセル600は、図3のOCDセル300のようにスキャンチェーンの単一の場所に実装された単一の物理的なデバイスを使用するのではなくスキャンチェーン内の2つの異なる場所に配置された2つの物理的なデバイスを使用して実装される。図6に描写したように、OCDセル300の入力MUX350は、第1のスキャンチェーンの場所610内に配置され、OCDセル300の残りの構成部品例えば、OCDレジスタ310、OCD入力MUX320、UpOCDレジスタ330、UpOCD入力MUX340、および関係する構成部品は、第2のスキャンチェーンの場所620内に配置され、それらによってリモートOCDセル600を形成する。第1のスキャンチェーンの場所610および第2のスキャンチェーンの場所620は、スキャンチェーン上のどこに配置されてもよい。そのため、スキャンチェーンの中断ポイントは、第1のスキャンチェーンの場所610で入力MUX350の出力に配置され、入力MUX350は、第2のスキャンチェーンの場所620でのSecureRST信号369の制御下で、UpOCDレジスタ350によって生成された制御信号によって制御されるので、スキャンチェーンの中断ポイントは、スキャンチェーンの中断制御回路の場所から物理的に離れている。この方式では、設計者はスキャンチェーンの中断制御回路の場所を隠すことができ、それによってスキャンチェーンの通常の使用に対するアクセスを制御するための別のセキュリティを提供する。主に単一のOCDセル例えば、図3のOCDセル300または図6のリモートOCDセル600がスキャンチェーンのセキュリティを提供するために使用される実施形態に関して、本明細書において描写および記載したが、他の実施形態では、スキャンチェーンのセキュリティを提供するために複数のOCDセルを組合せて使用することができ、その結果、スキャンチェーンのセキュリティレベルがさらに強化される。そのような実施形態では、複数のOCDセルは、1つまたは複数のセルの組合せアーキテクチャタイプを使用して例えば、OCDセルのカスケード、OCDセルのインターロック、および、OCDセルの組合せを使用してスキャンチェーンアクセスを提供する同じ技法のうちの1つまたは複数を使用して実装することができる。一実施形態では、例えば、複数の、または多数のでも、セキュリティキーベースのSecureRST生成の例えば、図4Aおよび/または図4Bに関して描写および記載したような実装形態は、スキャンチェーンの通常の使用に対するアクセスのセキュリティを保護するために、スキャンチェーン内で交互にカスケードすることができる。一実施形態では、例えば、SecureRST生成用のセキュリティキーベースの例えば、図4Aおよび/または図4Bに関して描写および記載したような実装形態と、SecureRST生成用のチャレンジベースの認証方法の例えば、図5に関して描写および記載したような実装形態とのさまざまな組合せは、スキャンチェーンの通常の使用に対するアクセスのセキュリティを保護するために使用することができる。一実施形態では、例えば、複数のタイムカスケードされたOCDセルは、安全なスキャンチェーンアクセスを提供するために採用することができる。そのような一実施形態では、例えば、OCDセルのそれぞれは、スキャンチェーンアクセスをアンロックするために、ある一定の時間アンロックされなければならず、そうでなければ、スキャンチェーンのロックは再びアサートされる。これは任意の適切な方式で実装することができる。そのようなOCDセルのタイプ、SecureRST生成の実装形態/方法、および/またはOCDセルの組合せアーキテクチャのさまざまな他の構成は、例えば、図3の1つもしくは複数のOCDセル300および/または図6の1つもしくは複数のリモートOCDセル600を使用して、図4Aおよび/または図4BのSecureRST生成用のセキュリティキーベースの実装形態のうちの1つまたは複数を使用して、図5のSecureRST生成用の1つまたは複数のチャレンジベースの認証方法を使用して、ならびに、それらのさまざまな組合せでスキャンチェーンの通常の使用に対するアクセスのセキュリティを保護するために使用できることが理解されよう。そのような実施形態では、例えば、図6のリモートOCDセル600のようなリモートOCDセルは、同じスキャンチェーンの同じ階層レベル内の異なる場所での中断ポイントと制御回路の分離によって構成できるだけでなく、同じスキャンの異なる階層レベルで、異なるスキャンチェーン内で、ならびにそれらのさまざまな組合せでも、中断ポイントと制御回路の分離を提供するように構成できることが理解されよう。そのような実施形態では、各OCDセルは例えば、たった1つのスキャンレジスタ2ビットおよび3つのマルチプレクサから構成された単純で安価なセルなので、同じシステム内の複数のOCDセルの使用は、強化されたスキャンチェーンのセキュリティを提供する費用効率が高い方法であることが理解されよう。主にスキャンチェーンのセキュリティ構成部品がその内部に配置されたシステム内でSecureRST信号が生成される実施形態に関して、本明細書において描写および記載したが、SecureRST信号は、スキャンチェーンのセキュリティ構成部品がその内部に配置されたシステムの外部の場所を含む、任意の適切な場所で生成することができる。一実施形態では、例えばチップ上のプロセッサは、SecureRST信号をいつ生成するかを決定するための認証アルゴリズムを実行するように構成することができる。この実施形態では、SecureRST信号の生成がプロセッサによって制御されるので、スキャンチェーンのセキュリティはプロセッサによって制御され、したがって、スキャンチェーンのセキュリティを制御するための非常に多くの可能性が実現可能である。そのような一実施形態では、例えばプロセッサは、1システムのスキャンチェーンの通常の使用を再び可能にすることにより例えば、本明細書において描写および記載した1つまたは複数のスキャンチェーンのセキュリティの実施形態を使用してスキャンチェーン内に作成された開路状態を除去することにより、システムをテストモードに入れるようにプロセッサに命令するために、かつ2テストの完了時に、例えば、1つまたは複数のOCDセルの使用または本明細書において描写および記載した他の実施形態などを介して、スキャンチェーンの中の開路状態を再びアサートすることによりスキャンチェーンの通常の使用を防止するためにスキャンチェーンのセキュリティを保護するようにプロセッサに命令するために、リモートにアクセスすることができ、その結果、テストの完了に続いてシステムは安全な状態に再び置かれる。そのような実施形態では、プロセッサへのリモートアクセスは、任意の適切な方式で、例えば、直接的な物理接続を介して、ネットワーク接続例えば、インターネット接続または他の適切なネットワーク接続を介して、実装することができる。このタイプのスキャンチェーンのセキュリティ制御は、インフィールドおよび/またはリモートのテスト、メンテナンス、アップデートなど、ならびにそれらのさまざまな組合せなどの用途に有益であることが理解されよう。本明細書に記載したように、かつ当業者によって理解されるように、ほとんどのJTAGシステムでは、TAPがシステムにアクセスする唯一のポイントである。1149.1TAPの構成は当技術分野で知られている。1149.1TAPは、システムのスキャンチェーンに対するアクセスを可能にする。1149.1TAPは、標準化された有限状態機械FSM、およびその動作を定義する命令レジスタIRによって構成される。また、1149.1TAPは、バイパスレジスタを含むことによりバイパス機能をサポートする。特定の命令すなわち、BYPASSがIRの中にセットされると、1149.1TAPはトランスペアレントとしてセットされ、ただ1つのビットすなわち、バイパスレジスタのビットがスキャンチェーンの中に存在する。これは複数のJTAGシステムが一緒につながれる場合に有用なJTAGの基本的な特徴である。一実施形態では、スキャンチェーンのセキュリティはOCDセルをシステムの1149.1TAP内に配置することによって提供される。システムの1149.1TAPの制御を介してスキャンチェーンのセキュリティを提供するための例示的な実施形態を、図7に関して描写および記載する。図7は、JTAGシステムのTAPの実施形態を描写し、そこでは、TAPはJTAGシステムのスキャンチェーンにセキュリティを提供するために構成される。図7に描写したように、TAP700は1149.1TAPの修正バージョンである。TAP700は、OCDセル710を1149.1TAPの命令レジスタIRの最初に挿入することにより、1149.1規格の中で定義されたように、1149.1TAPを修正することによって形成される。OCDセル710は、図3に関して描写および記載したOCDセル300のような、任意の適切なOCDセルであってよい。OCDセル710をIRの最初に配置することにより、TAP用のBYPASS-DEADLOCK状態を定義することが可能になる。この場合、命令がセットされると、TAP700はバイパスモードに入り、OCDセル710はIRの状態をロックして、IRの状態を変更することを不可能にする。結果として、JTAGシステムは、IRの状態をアンロックするためにSecureRST信号が生成されるまで、完全にアクセス不可になる。この実施形態では、IRの状態をアンロックし、したがってJTAGシステムに対するアクセスを提供するために構成されたSecureRST信号は、任意の適切な方式で生成することができる。一実施形態では、SecureRST信号は、本明細書において描写および記載したSecureRST信号生成の任意の方式を使用して生成される。一実施形態では、SecureRST信号はチッププロセッサの1つにより生成される。一実施形態では、SecureRST信号は別のJTAGシステムのスキャンチェーンから受信される。そのような実施形態では、TAP内に開路状態を導入することにより、関連するシステムの全スキャンチェーンは、制御可能なようにロックおよびアンロックすることができる。スキャンチェーンに対するアクセスをアンロックするための特定の実施形態に関して以上に描写および記載したが、一実施形態では、スキャンチェーンに対するアクセスをアンロックするために1つまたは複数の特別なTAPシーケンスを利用することができる。そのような実施形態では、厳密なJTAG用語の中では直接的な意味または効果をもたないTAPFSMの中の特別な遷移を、スキャンチェーンに対するアクセスをアンロックするために使用することができる。そのような特別な遷移は、例えば、他のプロトコルをIEEE1149.1規格の上に重ねるためなどの他の目的のために使用することができ、ScanBridgeおよびIEEE1149.7の手法のコアにあることが理解されよう。特別なTAP遷移シーケンスを使用することにより、そのような手法は、新しいシステム状態とスキャンデータのどちらも、通常のJTAGでは通常実現不可能な構成の中に導入することができる。結果として、ScanBridge、IEEE1149.7、および他の同様の手法は、スキャンチェーンに対するアクセスをアンロックするために使用することができる。スキャンチェーンに対するアクセスをアンロックするためのこの技法は、本明細書において描写および記載した任意の他のOCDベースの実施形態とともに使用することができる。図8は、スキャンチェーンの中に開路状態を作成するための方法の一実施形態を描写する。一実施形態では、図8の方法800は、本明細書において描写および記載したOCDセルなどの、スキャンチェーンに関連するスキャンチェーンのセキュリティ構成部品によって実行される。ステップ802で方法800が開始する。ステップ804で、スキャンレジスタの値が受信される。スキャンレジスタの値は、スキャンチェーンのセキュリティ構成部品によって受信される。スキャンレジスタの値はスキャンチェーンを介して受信される。ステップ806で、スキャンレジスタの値に応答してスキャンチェーン内に開路状態が作成される。ステップ808で方法800が終了する。本明細書に記載したように、開路状態は、スキャンチェーンから開路状態を除去させるための制御信号が受信されるまで、スキャンチェーンの通常の使用を防止する。図9は、スキャンチェーンから開路状態を除去するための制御信号を生成するための方法の一実施形態を描写する。一実施形態では、図9の方法900は、セキュリティ妥当性確認構成部品、例えば、キーチェッカ機能、チャレンジベースの認証構成部品などによって実行される。ステップ902で方法900が開始する。ステップ904でセキュリティ妥当性確認が実行される。セキュリティ妥当性確認は、任意の適切な方式、例えば、セキュリティキーの妥当性確認、チャレンジベースの認証処理の使用などで実行することができる。ステップ906で、セキュリティ妥当性確認が成功したかどうかについて判定が行われる。セキュリティ妥当性確認が成功しなかった場合、方法900はステップ912に進み、そこで、スキャンチェーンからの開路状態の除去で使用するために構成された制御信号を生成せずに方法900が終了するすなわち、スキャンチェーンの通常の使用が防止される。セキュリティ妥当性確認が成功した場合、方法900はステップ908に進む。ステップ908で制御信号が生成される。制御信号はスキャンチェーンからの開路状態の除去で使用するためにすなわち、スキャンチェーンの通常の使用を再び可能にするために生成される。ステップ910で、制御信号に応答してスキャンチェーンからの開路状態の除去で使用するために構成された構成部品に向かって、制御信号が伝搬される。ステップ910から、方法900はステップ912に進む。ステップ912で方法900が終了する。図10は、スキャンチェーンから開路状態を除去するための制御信号を使用するための方法の一実施形態を描写する。一実施形態では、図10の方法1000は、本明細書において描写および記載したOCDセルなどの、スキャンチェーンに関連するスキャンチェーンのセキュリティ構成部品によって実行される。ステップ1002で方法1000が開始する。ステップ1004で制御信号が受信される。制御信号は、スキャンチェーンのセキュリティ構成部品によって受信される。制御信号は任意の適切なソースから受信することができる。ステップ1006で、制御信号に応答して、スキャンチェーン内の開路状態がスキャンチェーンから除去される。ステップ1008で方法1000が終了する。本明細書に記載したように、制御信号に応答した開路状態の除去は、スキャンチェーンの通常の使用を再び可能にする。主に図3および図6に関して描写および記載したOCDセルの実施形態に図示した特定の構成を有するOCDセルの使用に関して、本明細書において描写および記載したが、その他の適切な構成を有するその他の適切なOCDセルは、スキャンチェーンのセキュリティを提供するために使用できることが理解されよう。主に1つまたは複数のOCDセルの使用に関して、本明細書において描写および記載したが、その他の適切なスキャンチェーンのセキュリティ構成部品は、スキャンチェーンのセキュリティを提供するために、OCDセルの使用とともに、および/またはOCDセルの使用の代わりに使用できることが理解されよう。図11は、本明細書に記載した機能の実行に使用するのに適切なコンピュータの高水準のブロック図を描写する。図11に描写したように、コンピュータ1100は、プロセッサ構成要素1102例えば、中央処理装置CPUおよび/またはその他の適切なプロセッサ、メモリ1104例えば、ランダムアクセスメモリRAM、リードオンリメモリROMなど、協働モジュール/プロセス1105、ならびに、さまざまな入出力装置1106例えば、キーボード、キーパッド、マウスなどのユーザ入力装置、ディスプレイ、スピーカなどのユーザ出力装置、入力ポート、出力ポート、レシーバ、トランスミッタ、および記憶装置例えば、テープドライブ、フロッピドライブ、ハードディスクドライブ、コンパクトディスクドライブなどを含む。本明細書において描写および記載した機能は、例えば、汎用コンピュータ、1つもしくは複数の特定用途向け集積回路ASIC、および/またはその他のハードウェア均等物を使用して、ソフトウェアおよび/またはハードウェアに実装できることが理解されよう。一実施形態では、協働プロセス1105は、メモリ1104にロードされ、プロセッサ1102によって実行されて本明細書で述べたような機能を実装することができる。したがって、関連するデータ構造を含む協働プロセス1105は、コンピュータ可読記憶媒体、例えば、RAMメモリ、磁気式または光学式のドライブまたはディスケットなどに格納することができる。図11に描写したコンピュータ1100は、本明細書に記載した機能的な構成要素および/または本明細書に記載した機能的な構成要素の一部を実装するのに適切な、一般的なアーキテクチャおよび機能を提供することが理解されよう。例えば、コンピュータ1100は、テストシステム110、被テストシステム120、本明細書に記載したような制御信号を生成するのに使用するための妥当性確認および/または認証機能を実行するために構成されたリモートシステムなどの1つまたは複数を実装するのに適切な、一般的なアーキテクチャおよび機能を提供する。本明細書においてソフトウェア方法として述べたステップの一部は、ハードウェア内に、例えば、プロセッサと協働してさまざまな方法のステップを実行する電気回路として実装できることが考察された。本明細書に記載した機能/構成要素の一部は、コンピュータプログラム製品として実装することができ、その中でコンピュータ命令は、コンピュータによって処理されると、本明細書に記載した方法および/または技法が起動されるか、または、そうでなければ提供されるように、コンピュータの動作を適合させる。本発明の方法を起動するための命令は、固定式またはリムーバブルな媒体に格納され、ブロードキャストもしくは他の信号伝達媒体の中のデータストリームを介して伝達され、かつ/または、命令に従って動作するコンピュータ装置内のメモリ内に格納され得る。さまざまな実施形態の態様は、特許請求の範囲に明記される。さまざまな実施形態のそれらおよび他の態様は、以下の番号付けされた条項に明記される。1.スキャンチェーンに関連するために構成され、制御信号に応答して前記スキャンチェーンから開路状態を除去するために構成された構成部品を備える、装置。2.前記構成部品が第2の制御信号に応答して前記スキャンチェーンの中に開路状態を作成するために構成された、条項1に記載の装置。3.前記第2の制御信号がスキャンレジスタからの値を含む、条項2に記載の装置。4.前記スキャンレジスタの値が前記スキャンチェーンを介して受信された、条項3に記載の装置。5.前記制御信号が前記スキャンチェーンから前記開路状態を除去する唯一の手段である、条項1に記載の装置。6.前記構成部品が前記スキャンチェーン内に配置された、条項1に記載の装置。7.前記スキャンチェーンが第1のスキャンチェーンであり、前記構成部品が前記第1のスキャンチェーン内に配置され、前記構成部品が第2のスキャンチェーンから前記制御信号を受信する、条項1に記載の装置。8.前記構成部品がセキュリティキーの妥当性確認に応答して前記制御信号を受信する、条項1に記載の装置。9.前記セキュリティキーがキーチェッカ機能によって妥当性確認された、条項8に記載の装置。10.前記キーチェッカ機能が前記スキャンチェーンの一部から前記セキュリティキーを読み込む、条項9に記載の装置。11.前記構成部品が前記スキャンチェーン内に配置され、前記スキャンチェーンの前記一部が前記スキャンチェーンに関連するTAPからの前記TDI入力の後で前記構成部品の前にある前記スキャンチェーンの入力部分を含む、条項10に記載の装置。12.前記キーチェッカ機能が前記キーチェッカ機能に関連するバッファから前記セキュリティキーを読み込む、条項9に記載の装置。13.前記バッファが前記スキャンチェーンの入力部分から、または別のスキャンチェーンから前記セキュリティキーを受信する、条項12に記載の装置。14.前記構成部品がチャレンジベースの認証の達成に応答して前記制御信号を受信する、条項1に記載の装置。15.前記構成部品が認証構成部品に向かって前記構成部品が活動状態にあることの指示を伝搬するために構成された、条項14に記載の装置。16.前記認証構成部品が、前記構成部品が活動状態にあることの前記指示を受信し、チャレンジ値を生成し、前記チャレンジ値を使用してアンサ値を生成するように構成されたアンサ構成部品に向かって前記チャレンジ値を伝搬し、前記アンサ構成部品から前記アンサ値を受信し、前記アンサ値が前記チャレンジ値に有効であるとの判定に応答して前記制御信号を生成するために構成された、条項15に記載の装置。17.前記構成部品が、前記スキャンチェーンに対するアクセスを制御するために構成されたテストアクセスポートTAP内に配置された、条項1に記載の装置。18.前記構成部品が前記TAPの命令レジスタIRの前に配置された、条項17に記載の装置。19.スキャンチェーンに関連する構成部品で制御信号を受信するステップと、前記制御信号に応答して前記スキャンチェーンから開路状態を除去するステップとを含む、方法。20.スキャンチェーンと、制御信号に応答して前記スキャンチェーンから開路状態を除去するために構成された構成部品と、前記制御信号を生成し、前記制御信号を前記構成部品に供給するために構成された信号生成器とを備える、装置。本発明の教示を組み込むさまざまな実施形態を本明細書において詳細に提示および記載したが、当業者は、これらの教示を依然として組み込む多くの他の変形された実施形態を容易に考案することができる。