絶縁膜に配線形成用溝を形成する配線形成用溝形成工程と、前記配線形成用溝が形成された前記絶縁膜上の全面にバリアメタル膜を形成するバリアメタル膜形成工程と、前記配線形成用溝間の前記絶縁膜上の膜厚に比して前記配線形成用溝内の底部の方が厚くなるように、前記バリアメタル膜上にCu膜を形成するCu膜形成工程と、前記バリアメタル膜上のCu膜をリフローさせ、前記配線形成用溝内に埋め込むリフロー工程と、少なくとも前記配線形成用溝間の前記絶縁膜上のバリアメタル膜をCMP法によって除去する除去工程と、を含むことを特徴とする半導体装置の製造方法。前記リフロー工程の後、前記配線形成用溝内を埋め、前記配線形成用溝間の前記バリアメタル膜の上面よりも高くなるように犠牲膜を形成する犠牲膜形成工程をさらに含み、前記除去工程では、前記配線形成用溝内のCu膜の上面が露出するまでCMP処理を行うことを特徴とする請求項1に記載の半導体装置の製造方法。前記Cu膜形成工程では、前記配線形成用溝間の前記絶縁膜上に形成される前記Cu膜の膜厚をTfとし、前記配線形成用溝内の底部の前記Cu膜の膜厚をTbとし、前記配線形成用溝内の側面に形成される前記Cu膜の最も薄い部分の膜厚をTsとしたときに、次式1を満たすようにCu膜を形成することを特徴とする請求項1または2に記載の半導体装置の製造方法。Tf<Ts≦Tb1前記Cu膜形成工程では、Cuを含むターゲットをスパッタして、前記バリアメタル膜を有する前記絶縁膜を含む成膜対象上にCu膜を堆積させながら、前記成膜対象に高周波電圧を印加して前記成膜対象上に堆積した前記Cu膜のエッチングを行うことによって、前記Cu膜を形成することを特徴とする請求項1~3のいずれか1つに記載の半導体装置の製造方法。前記Cu膜形成工程では、前記配線形成用溝間の前記絶縁膜上で、前記Cu膜の成膜レートが前記Cu膜のエッチングレートと略等しい条件で前記Cu膜を成膜することを特徴とする請求項4に記載の半導体装置の製造方法。しかしながら、近年では、半導体装置の高集積化に伴って配線が微細化されてきており、配線形成用溝の間口が狭くなってきている。このような状況下では、シード膜形成時に、配線形成用溝の上部付近に厚く形成されたシード膜が、配線形成用溝の間口を閉塞してしまい、配線形成用溝内に連続してシード膜を形成することが難しいという問題点があった。また、上記一般的なCu配線の形成方法では、めっき法によってフィールド部上に形成されたCu膜とバリアメタル膜をCMP法で除去しているが、Cu膜とバリアメタル膜は材料が異なるので、それぞれ異なる研磨状態でCMP処理を行わなければならず、複数工程の研磨が必要であるという問題点もあった。本発明の一つの実施形態は、微細配線形成時に配線形成用溝の間口を閉塞させないで配線形成用溝内に連続したCu膜を形成できる半導体装置の製造方法を提供することを目的とする。本発明の一つの実施形態によれば、配線形成用溝形成工程と、バリアメタル膜形成工程と、Cu膜形成工程と、リフロー工程と、除去工程と、を含む半導体装置の製造方法が提供される。前記配線形成用溝形成工程では、絶縁膜に配線形成用溝を形成する。前記バリアメタル膜形成工程では、前記配線形成用溝が形成された前記絶縁膜上の全面にバリアメタル膜を形成する。前記Cu膜形成工程では、前記配線形成用溝間の前記絶縁膜上の膜厚に比して前記配線形成用溝内の底部の方が厚くなるように、前記バリアメタル膜上にCu膜を形成する。前記リフロー工程では、前記バリアメタル膜上のCu膜をリフローさせ、前記配線形成用溝内に埋め込む。そして、前記除去工程では、少なくとも前記配線形成用溝間の前記絶縁膜上のバリアメタル膜をCMP法によって除去する。以下に添付図面を参照して、実施形態にかかる半導体装置の製造方法を詳細に説明する。なお、これらの実施形態により本発明が限定されるものではない。また、以下の実施形態で用いられる半導体装置の断面図は模式的なものであり、層の厚みと幅との関係や各層の厚みの比率などは現実のものとは異なる場合がある。さらに、以下で示す膜厚は一例であり、これに限定されるものではない。第1の実施形態図1は、第1の実施形態による半導体装置の製造方法の手順の一例を模式的に示す断面図である。まず、トランジスタなどの能動素子やキャパシタなどの受動素子が集積形成されたシリコン基板などの図示しない基板上に、層間絶縁膜10を形成する。ここでは、層間絶縁膜10として、基板上にTEOSTetraethylorthosilicate膜11、シリコン窒化SiN膜12、およびTEOS膜13が順に積層された構造のものを用いる。ついで、層間絶縁膜10上に、レジストを塗布し、リソグラフィ技術とRIEReactiveIonEtching法などのドライエッチング技術とを用いて、層間絶縁膜10に配線形成用溝31を形成した後、レジストを除去する図1a。なお、ここでは、TEOS膜11とSiN膜12のエッチングレートの違いを利用してSiN膜12の下面に至る配線形成用溝31を形成する。その後、配線形成用溝31の内面を被覆するように、後の工程で形成されるCuが層間絶縁膜10や基板に拡散するのを防止するバリアメタル膜14を層間絶縁膜10上の全面に形成する図1b。バリアメタル膜14として、後の工程で行うCuリフローの流動性を上げることができるように、Cuと濡れ性の悪い材料であることが好ましく、Ti膜やTa膜、TaN膜、TiN膜などを用いることができる。ここでは、バリアメタル膜14として、たとえば8nmの厚さのTi膜をスパッタ法で形成するものとする。ついで、バリアメタル膜14上に、配線形成用溝31の底部での厚さがフィールド部での厚さに比して厚く、かつバリアメタル膜14上で連続したCu膜15を形成する図1c。Cu膜15の形成方法として、プラズマを用いる成膜法であることが望ましく、ここではスパッタ法でCu膜15を形成する。図2は、Cu膜形成に使用されるDCスパッタ装置の構成の一例を示す図である。このスパッタ装置100は、成膜室であるチャンバ101内に、成膜対象の基板150を保持する基板保持部102と、基板保持部102に対向して配置されるCuを含むターゲット103と、を備える。ターゲット103にはスパッタ中にチャンバ101内に生成されたプラズマ中のイオンをターゲット103へと加速させる直流電源104が接続されている。ここでは、スパッタ中にターゲット103がマイナス電位となるように直流電源104が接続される。また、基板保持部102には、スパッタ中に配線形成用溝31の底部および側壁部と、フィールド部に形成される膜厚を所望の関係となるように調整可能な高周波電源105が接続されている。この高周波電源105から基板150へと高周波電圧が印加されることで、プラズマ中のイオンが周期的に基板150へと加速され、成膜されたCu膜15の一部がエッチングされる。このようなスパッタ装置100でのCu膜15の成膜法について説明する。基板150を基板保持部102に載置し、チャンバ101内を所定の真空度にした後、チャンバ101内にArなどの不活性ガスを図示しないガス供給手段から導入し、ターゲット103にマイナスの電圧を印加してグロー放電を発生させ、基板保持部102とターゲット103との間にプラズマを生成させる。そして、ターゲット103に印加した直流電圧によって、プラズマ中のArイオンがターゲット103へと加速され、ターゲット物質であるCu粒子をスパッタし、スパッタされたCu粒子が対向する基板保持部102上の基板150へと到達し、Cu膜15が形成される。このスパッタ中に基板保持部102に高周波電圧を印加することで、基板150上に形成されたCu膜15の一部がプラズマ中のCuイオンやArイオンによってエッチングされることになる。つまり、バリアメタル膜14上にスパッタによってCu膜15を堆積すると同時に、堆積したCu膜15をエッチングしながら、バリアメタル膜14上にCu膜15を形成する。図3は、Cu膜の成膜レートとエッチングレートとを変化させた場合の成膜の様子を模式的に示す図である。図3aは、基板保持部102に高周波電圧を印加しないで、すなわちエッチング成分なしでCu膜15を成膜した場合であり、一般的に配線形成用溝31の内部に比してフィールド部の方がCu膜15が厚く形成される。また、図示していないが、フィールド部のCu膜15の膜厚が厚くなると、配線形成用溝31の対向する肩口上に形成されたCu膜15の距離が短くなり、後のリフロー処理時に、配線形成用溝31の間口が閉塞してしまう虞がある。図3b~dは基板保持部102に高周波電圧を印加して、すなわちエッチングしながらCu膜15を成膜した場合であり、bからdに行くほどエッチング成分を大きくした場合を示している。基板保持部102に印加する電圧を上げていくとエッチング成分が増すが、エッチング成分が多すぎると図3dに示されるように、フィールド部上のバリアメタル膜14もエッチングされてしまい、Cuが層間絶縁膜10TEOS膜13中に入ってしまう懸念がある。また、エッチング成分が極端に少ないと、エッチング成分がない図3aの場合と同様にリフロー処理時に、配線形成用溝31の間口が閉塞してしまう虞がある。そのため、図3b、cに示されるように、フィールド部での成膜レートとエッチングレートとがほぼ等しいか、若干成膜レートの方が大きくなるように、基板保持部102に印加する高周波電圧を調整して成膜を行うことが好ましい。このような方法で成膜する理由として、リフロー処理の際、Cuは体積の大きい部分へと引っ張られて流動する特性があるため、図3eに示されるように、フィールド部の膜厚をTfとし、配線形成用溝31の側壁に形成された膜のうち最も薄い部分の膜厚をTsとし、配線形成用溝31内の底部の膜厚をTbとしたときに、次式1の関係を満たすように成膜することが望ましい。Tf<Ts≦Tb1上記1式を満たさない場合、Cuが配線形成用溝31内に流入しきる前に間口で閉塞し、ピンチオフボイドが生じてしまう虞がある。また、エッチングによってスパッタされたCuは配線形成用溝31内の側壁や底部、配線形成用溝31の間口の肩口などに堆積されるので、フィールド部の成膜レートがたとえ見かけ上0であっても長時間成膜し続けると間口が閉塞し、ピンチオフボイドになる懸念がある。そのため、基板150に印加する電圧だけでなく、成膜時間もピンチオフボイドが発生しない時間に調整される。以上のように、Cu膜15は、1式の関係を満たすCu膜15の成膜レートと層間絶縁膜10上に形成されたCu膜15のエッチングレートとの比で、バリアメタル膜14上に連続的な膜として形成される。なお、このようなCu膜15の成膜レートとエッチングレートとの比は、予め実験によって求められる。ついで、基板150を加熱してバリアメタル膜14上に形成したCu膜15をリフローさせる図1d。ここでは、たとえばCu膜15を形成したスパッタ装置100で、チャンバ101内を所定の真空度にして、基板保持部102を図示しない加熱手段で400°Cに加熱して60秒間保持することでCu膜15をリフローさせる。上記したように、Cu膜15の膜厚は、フィールド部よりも配線形成用溝31の底部の方が厚く、体積が大きいので、リフロー処理によってフィールド部上のCu膜15と配線形成用溝31内の側壁に形成されたCu膜15とは、配線形成用溝31内の下部へと引っ張られる。その結果、配線形成用溝31内の側壁とフィールド部上にはCu膜15は実質的に残らず、配線形成用溝31内に埋め込まれる。その後、タッチアップCMPによって層間絶縁膜10の上部付近に形成されたバリアメタル膜14を除去する図1e。このとき、配線形成用溝31内の側壁のバリアメタル膜14の上面は、Cu膜15の上面よりも突出して形成され、フェンス状となっている。ついで、途中までCu膜15が埋め込まれた配線形成用溝31内を埋めるとともに、フィールド部上にも形成されるように配線上層絶縁膜以下、キャップ膜という16を形成する図1f。キャップ膜16として、たとえばSiN膜をCVDChemicalVaporDeposition法などの成膜法によって形成することができる。このとき、フィールド部配線間絶縁膜上のキャップ膜16は、配線Cu膜15上のSiN膜に比して高い位置にある構造である。この構造は、誘電率が高いk=7SiN膜に比して誘電率の低いk=4.5TEOS膜が配線間の絶縁膜として占める割合が大きいので、従来の構造に比して配線間容量を低減することができる。以上によって、Cu配線層が形成される。第1の実施形態では、Cu膜15を1式を満たすようにスパッタで形成し、リフロー処理でフィールド部上および配線形成用溝31の側壁部のCu膜15を配線形成用溝31内に埋め込ませるようにして配線を形成した。その結果、たとえばめっき法を用いた配線形成方法では、フィールド部よりも上に形成されたCu膜15を除去するCMP処理の後に、バリアメタル膜14を除去するCMP処理を行っていたが、第1の実施形態では、Cu膜15のCMP処理を行わずにバリアメタル膜14を除去するCMP処理のみでよく、従来に比して工程数を削減することができるという効果を有する。また、1式を満たすように、Cu膜15を形成することで、リフロー処理時に配線形成用溝31の間口がCu膜15で閉塞することがなく、配線内にボイドが形成されることがない。なお、上記した説明では、バリアメタル膜14を除去するタッチアップCMP処理を行った後に、配線形成用溝31内の残りの空間をキャップ膜16で埋め込むようにしたが、層間絶縁膜10がCMP処理で倒壊しない強度を有する材質のものである場合には、キャップ膜16を形成せずに、層間絶縁膜10をCMP法によってCu膜15の上面が露出するまで除去してもよい。第2の実施形態第1の実施形態では、バリアメタル膜の除去を行うタッチアップCMP処理を行った後に、配線形成用溝の残りの空間を埋めるようにキャップ膜を形成したが、第2の実施形態では、Cu膜の上面と層間絶縁膜の上面とが一致するように配線を形成する場合について説明する。図4は、第2の実施形態による半導体装置の製造方法の手順の一例を模式的に示す断面図である。第1の実施形態の図1a~bで示したように、能動素子や受動素子が集積形成されたシリコン基板などの図示しない基板上に層間絶縁膜10を形成し、リソグラフィ技術とドライエッチング技術とを用いて、層間絶縁膜10に配線形成用溝31を形成し、層間絶縁膜10上の全面にバリアメタル膜14を形成する。ここでは、バリアメタル膜14として、たとえば8nmの厚さのTi膜をスパッタ法で形成するものとする。ついで、バリアメタル膜14上に、上記1式を満たすCu膜15をたとえば図2に示されるスパッタ装置100を用いて形成する図4a。第1の実施形態で説明したように、Cu膜15は、Cuターゲット103にDCバイアスを印加し、チャンバ101内でプラズマを励起してターゲット103からCuをスパッタし、さらに基板保持部102にも高周波電圧を印加することで、バリアメタル膜14上でCuの堆積とエッチングを同時に行わせることで形成される。その後、基板150を加熱してバリアメタル膜14上に形成したCu膜15をリフローさせる図4b。ここでは、たとえばスパッタ装置100で、チャンバ101内を所定の真空度にして、基板保持部102を400°Cに加熱して60秒間保持することでCu膜15をリフローさせ、配線形成用溝31内にCu膜15を埋め込む。ついで、Cu膜15がリフロー処理された層間絶縁膜10上にSiN膜やレジスト、塗布絶縁膜などの絶縁膜からなる犠牲膜17を形成する図4c。なお、これらの犠牲膜17を成膜しないで後の工程で層間絶縁膜10をCMP処理することは可能であるが、たとえば層間絶縁膜10に低誘電率のポーラスな膜などを使用した場合、層間絶縁膜10の強度が弱くなり、CMP処理による平坦化が困難になる。そのため、CMP処理時の平坦化を容易に行えるように犠牲膜17を成膜することが望ましい。犠牲膜17は、配線形成用溝31間のバリアメタル膜14の上面よりも上面が高くなるように成膜される。ついで、タッチアップCMPによって、配線形成用溝31内に形成されたCu膜15の上面よりも上に形成された層間絶縁膜10、バリアメタル膜14および犠牲膜17を除去する図4d。そして、Cu膜15の上面が露出した層間絶縁膜10上にキャップ膜16を形成する図4e。キャップ膜16として、たとえばSiN膜をCVD法などの成膜法によって形成することができる。以上によって、Cu配線層が形成される。この第2の実施形態によっても、第1の実施形態と同様の効果を得ることができる。本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。