入力信号を補間し、補間信号を出力するディジタルフィルタと、前記ディジタルフィルタの出力サンプリング周期単位に更新される時間ステップで変化するディジタル信号の位相を算出する位相算出手段と、前記ディジタル信号の位相に基づいて、前記ディジタルフィルタの補間に用いるフィルタ係数を指示するアドレスである位相信号、および前記ディジタルフィルタから出力される補間信号の位相誤差を補正する際に用いる補正量、を算出する位相精度変換手段と、前記フィルタ係数を記憶するメモリと、前記位相信号に基づいて、前記メモリからフィルタ係数を読み出し、前記ディジタルフィルタに出力してフィルタ係数を切り替える係数読み出し手段と、前記位相信号の更新周期に基づいて規定された遅延時間だけ前記補間信号を遅延させる第1の遅延時間調整手段と、前記遅延時間だけ前記位相信号を遅延させる第2の遅延時間調整手段と、前記補正量、前記補間信号、前記位相信号、前記第1の遅延時間調整手段からの出力信号、および前記第2の遅延時間調整手段からの出力信号、を用いて前記補間信号の位相誤差を補正するための補正値を算出し、前記補正値を用いて前記補間信号の位相誤差を補正する位相誤差補正手段と、を備えることを特徴とする信号生成装置。前記遅延時間を、前記ディジタルフィルタから出力される補間信号の振幅が変化する信号周期とする、ことを特徴とする請求項1に記載の信号生成装置。自装置の位相分解能が前記ディジタルフィルタの位相分解能および前記位相誤差補正手段の位相分解能の積として表される場合に、前記位相精度変換手段は、前記ディジタル信号の位相を示すビットのうち、前記ディジタルフィルタの位相分解能を表すビット数分の上位ビットを前記位相信号、残りの下位ビットを前記補正量とし、または、前記位相誤差補正手段の位相分解能を表すビット数分の上位ビットを前記補正量、残りの下位ビットを前記位相信号とする、ことを特徴とする請求項1または2に記載の信号生成装置。前記第1の遅延時間調整手段および前記第2の遅延時間調整手段は、前記ディジタルフィルタの最大遅延時間よりも長い期間において信号を記憶可能な記憶手段を備え、前記遅延時間だけ過去に記憶した信号を出力する、ことを特徴とする請求項1、2または3に記載の信号生成装置。前記位相誤差補正手段は、線形補間により前記補正値を算出する、ことを特徴とする請求項1~4のいずれか1つに記載の信号生成装置。入力信号を補間処理する際に発生する遅延時間が規定された時間よりも小さい場合に、入力信号を補間し、補間信号を出力するディジタルフィルタと、前記ディジタルフィルタの出力サンプリング周期単位に更新される時間ステップで変化するディジタル信号の位相を算出する位相算出手段と、前記ディジタル信号の位相に基づいて、前記ディジタルフィルタの補間に用いるフィルタ係数を指示するアドレスである位相信号、および前記ディジタルフィルタから出力される補間信号の位相誤差を補正する際に用いる補正量、を算出する位相精度変換手段と、前記フィルタ係数を記憶するメモリと、前記位相信号に基づいて、前記メモリからフィルタ係数を読み出し、前記ディジタルフィルタに出力してフィルタ係数を切り替える係数読み出し手段と、前記補正量、前記補間信号、および前記位相信号、を用いて前記補間信号の位相誤差を補正するための補正値を算出し、前記補正値を用いて前記補間信号の位相誤差を補正する位相誤差補正手段と、を備えることを特徴とする信号生成装置。補間信号を生成する信号生成装置における信号生成方法であって、前記信号生成装置が、入力信号を補間し、補間信号を出力するディジタルフィルタと、フィルタ係数を記憶するメモリと、備える場合に、前記ディジタルフィルタの出力サンプリング周期単位に更新される時間ステップで変化するディジタル信号の位相を算出する位相算出ステップと、前記ディジタル信号の位相に基づいて、前記ディジタルフィルタの補間に用いるフィルタ係数を指示するアドレスである位相信号、および前記ディジタルフィルタから出力される補間信号の位相誤差を補正する際に用いる補正量、を算出する位相精度変換ステップと、前記位相信号に基づいて、前記メモリからフィルタ係数を読み出し、前記ディジタルフィルタに出力してフィルタ係数を切り替える係数読み出しステップと、前記フィルタ係数を用いて入力信号を補間し、補間信号を出力するディジタルフィルタステップと、前記位相信号の更新周期に基づいて規定された遅延時間だけ前記補間信号を遅延させる第1の遅延時間調整ステップと、前記遅延時間だけ前記位相信号を遅延させる第2の遅延時間調整ステップと、前記補正量、前記補間信号、前記位相信号、前記第1の遅延時間調整ステップにおける出力信号、および前記第2の遅延時間調整ステップにおける出力信号、を用いて前記補間信号の位相誤差を補正するための補正値を算出する補正値算出ステップと、前記補正値を用いて前記補間信号の位相誤差を補正する位相誤差補正ステップと、を含むことを特徴とする信号生成方法。前記遅延時間を、前記ディジタルフィルタステップにおいて出力される補間信号の振幅が変化する信号周期とする、ことを特徴とする請求項7に記載の信号生成方法。前記信号生成装置が、前記補正値算出ステップおよび前記位相誤差補正ステップを実行する位相誤差補正手段を備え、当該信号生成装置の位相分解能が前記ディジタルフィルタの位相分解能および前記位相誤差補正手段の位相分解能の積として表される場合に、前記位相精度変換ステップでは、前記ディジタル信号の位相を示すビットのうち、前記ディジタルフィルタの位相分解能を表すビット数分の上位ビットを前記位相信号、残りの下位ビットを前記補正量とし、または、前記位相誤差補正手段の位相分解能を表すビット数分の上位ビットを前記補正量、残りの下位ビットを前記位相信号とする、ことを特徴とする請求項7または8に記載の信号生成方法。前記第1の遅延時間調整ステップおよび前記第2の遅延時間調整ステップでは、前記遅延時間だけ過去に記憶した信号を出力する、ことを特徴とする請求項7、8または9に記載の信号生成方法。前記補正値算出ステップでは、線形補間により前記補正値を算出する、ことを特徴とする請求項7~10のいずれか1つに記載の信号生成方法。補間信号を生成する信号生成装置における信号生成方法であって、前記信号生成装置が、入力信号を補間処理する際に発生する遅延時間が規定された時間よりも小さい場合に、入力信号を補間し、補間信号を出力するディジタルフィルタと、フィルタ係数を記憶するメモリと、備える場合に、前記ディジタルフィルタの出力サンプリング周期単位に更新される時間ステップで変化するディジタル信号の位相を算出する位相算出ステップと、前記ディジタル信号の位相に基づいて、前記ディジタルフィルタの補間に用いるフィルタ係数を指示するアドレスである位相信号、および前記ディジタルフィルタから出力される補間信号の位相誤差を補正する際に用いる補正量、を算出する位相精度変換ステップと、前記位相信号に基づいて、前記メモリからフィルタ係数を読み出し、前記ディジタルフィルタに出力してフィルタ係数を切り替える係数読み出しステップと、前記フィルタ係数を用いて入力信号を補間し、補間信号を出力するディジタルフィルタステップと、前記補正量、前記補間信号、および前記位相信号、を用いて前記補間信号の位相誤差を補正するための補正値を算出する補正値算出ステップと、前記補正値を用いて前記補間信号の位相誤差を補正する位相誤差補正ステップと、を含むことを特徴とする信号生成方法。しかしながら、上記従来の技術によれば、係数毎に補間演算を行うため、係数のタップ数が増大するにしたがって係数補間の演算量が増大する、という問題点があった。本発明は、上記に鑑みてなされたものであって、メモリ容量を削減しつつ、タップ数が増大した場合においても演算量を増やすことなく補間信号を生成可能な信号生成装置を得ることを目的とする。上述した課題を解決し、目的を達成するために、本発明は、入力信号を補間し、補間信号を出力するディジタルフィルタと、前記ディジタルフィルタの出力サンプリング周期単位に更新される時間ステップで変化するディジタル信号の位相を算出する位相算出手段と、前記ディジタル信号の位相に基づいて、前記ディジタルフィルタの補間に用いるフィルタ係数を指示するアドレスである位相信号、および前記ディジタルフィルタから出力される補間信号の位相誤差を補正する際に用いる補正量、を算出する位相精度変換手段と、前記フィルタ係数を記憶するメモリと、前記位相信号に基づいて、前記メモリからフィルタ係数を読み出し、前記ディジタルフィルタに出力してフィルタ係数を切り替える係数読み出し手段と、前記位相信号の更新周期に基づいて規定された遅延時間だけ前記補間信号を遅延させる第1の遅延時間調整手段と、前記遅延時間だけ前記位相信号を遅延させる第2の遅延時間調整手段と、前記補正量、前記補間信号、前記位相信号、前記第1の遅延時間調整手段からの出力信号、および前記第2の遅延時間調整手段からの出力信号、を用いて前記補間信号の位相誤差を補正するための補正値を算出し、前記補正値を用いて前記補間信号の位相誤差を補正する位相誤差補正手段と、を備えることを特徴とする。本発明によれば、メモリ容量を削減しつつ、タップ数が増大した場合においても演算量を増やすことなく補間信号を生成できる、という効果を奏する。以下に、本発明にかかる信号生成装置の実施の形態を図面に基づいて詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。実施の形態.図1は、信号生成装置の構成例を示す図である。信号生成装置は、ディジタルフィルタ部10と、係数読み出し部11と、メモリ12と、位相算出部13と、位相精度変換部14と、遅延時間調整部15、16と、位相誤差補正部17と、を備える。ディジタルフィルタ部10は、入力信号とメモリ12に記憶されたフィルタ係数の積和演算を行い、補間信号を生成する。係数読み出し部11は、メモリ12からフィルタ係数を読み出し、ディジタルフィルタ部10で使用するフィルタ係数を切り替える。メモリ12は、フィルタ係数を記憶するための記憶手段である。位相算出部13は、与えられた設定値および自装置の位相分解能等に基づいて、自装置で用いるディジタル信号の位相を算出する。位相精度変換部14は、位相算出部13で算出されたディジタル信号の位相に基づいて、ディジタルフィルタ部10で用いるフィルタ係数を選択するアドレスである位相信号、および、位相誤差補正部17に対する補正量を算出する。遅延時間調整部15は、ディジタルフィルタ部10からの出力信号補間信号を任意の時間だけ遅延を調整して出力する。第1の遅延時間調整手段とする。遅延時間調整部16は、位相誤差補正部17へ出力する位相信号を任意の時間だけ遅延を調整して出力する。第2の遅延時間調整手段とする。位相誤差補正部17は、ディジタルフィルタ部10からの補間信号に残留する補間による位相誤差を補正する。また、ディジタルフィルタ部10は、遅延器1、2と、乗算器3、4、5と、加算器6、7と、を備える。ディジタルフィルタ部10の構成は一般的に用いられる構成のため、詳細な説明については省略する。つづいて、信号生成装置の信号生成処理について説明する。図2は、信号生成装置における信号生成処理を示すフローチャートである。まず、位相算出部13に式1で求める値Rを設定値として与える。ここで、Mは信号生成装置の位相分解能を示すものであって0以上の整数値とする。なお、右辺が割り切れない場合は小数第1位を四捨五入して整数値を求める。位相分解能Mの設定方法については後述する。R=M×入力サンプリング周波数/出力サンプリング周波数...1位相算出部13は、式2に示すように出力サンプリング周波数の周期単位で設定値Rを累積加算し、ディジタル信号の位相として算出するステップS1。ここで、累積加算結果であるディジタル信号の位相をφmとし、mは出力サンプリング周期単位に更新される時間ステップ、modは剰余演算を示す。位相算出部13は、算出したディジタル信号の位相φmを、位相精度変換部14へ出力する。φm=φm-1RmodM...2また、位相算出部13は、ディジタル信号の位相φmが位相分解能Mを越えて0に戻るタイミングでパルスを発生させることにより、入力サンプリング周波数のクロックを生成する。生成したクロックは入力サンプリングクロックとして、ディジタルフィルタ部10の入力信号の入力タイミングに使用する。図3は、位相算出部13の構成例を示す図である。位相算出部13は、累積加算器13-4を備える。図3において、設定値R13-1は、式1で算出される値であり、設定値Rを変更することにより任意の倍率の補間オーバーサンプリング信号を生成することができる。出力サンプリングクロック13-2は、出力サンプリング周期のクロックである。ディジタル信号の位相φm13-3は、式2で算出される値であり、出力サンプリング周期毎のディジタル信号の位相を示す。位相算出部13では、図3に示す累積加算器13-4を用いることにより、出力サンプリングクロック単位で設定値Rを累積加算して、ディジタル信号の位相φmを算出することができる。また、前述のように、入力サンプリングクロック13-5を生成し出力する。つぎに、位相精度変換部14は、入力されたディジタル信号の位相φmに基づいて、ディジタルフィルタ部10で使用するフィルタ係数を読み出すための位相信号Am、および、位相誤差補正部17に対する補正量Bmを、それぞれ式3、式4にしたがって算出するステップS2。そして、位相信号Amを係数読み出し部11、遅延時間調整部16、および位相誤差補正部17へ出力し、補正量Bmを位相誤差補正部17へ出力する。Am=φm/P...3Bm=φmmodQ...4M=P×Q...5ここで、PおよびQは、式5を満たす0以上の整数値であり、Pはディジタルフィルタ部10における信号補間する際の位相分解能を決定するパラメータ、Qは位相誤差補正部17における補正の際の位相分解能を決定するパラメータである。したがって、信号生成装置の位相分解能Mは、ディジタルフィルタ部10の位相分解能Pおよび位相誤差補正部17の位相分解能Qの積から求めることができる。図4は、位相精度変換部14における式3~式5の演算方法の具体例を示す図である。ここでは、回路を簡単化するため、パラメータP、Qを2のべき乗で表し、それぞれ、P=164ビット、Q=2568ビットとし、位相分解能MについてはパラメータP、Qを乗算した結果として、M=409612ビットの場合の例を用いて説明する。ディジタル信号の位相φm14-1は、式2で表されるように位相分解能Mによって取り得る範囲が決まる。M=4096の場合、ディジタル信号の位相φmは12ビットで表現される14-2。位相信号Am14-3は、式3で算出される値であり、P=16の場合、位相信号Amはディジタル信号の位相φmの上位8ビットを取ることによって求めることができる。また、補正量Bm14-4は、式4で算出される値であり、Q=256の場合、補正量Bmはディジタル信号の位相φmの下位4ビットを取ることによって求めることができる。したがって、ディジタル信号の位相φmに対し、位相信号Amおよび補正量Bmは、上位8ビットと下位4ビットを分離するだけで求めることができる。なお、上位8ビットと下位4ビットに分離する例は一例であり、これとは逆に、上位4ビットを補正量Bm、下位8ビットをディジタル信号の位相φmに分離してもよい。メモリ12は、入力サンプリング周波数の周期の1/Qの位相間隔で、0、1/Q、2/Q、...、Q-1/Qの順番にフィルタ係数を記憶しておく。係数読み出し部11は、位相精度変換部14から出力された位相信号Amを読み出しアドレスとして、位相信号Amにしたがってメモリ12からフィルタ係数を読み出し、ディジタルフィルタ部10に出力し、乗算器3、4、5に用いるフィルタ係数を切り替えるステップS3。そして、ディジタルフィルタ部10は、入力信号と係数読み出し部11から出力されたフィルタ係数との積和演算を行い、入力信号から補間信号Dmを生成し出力するステップS4。つぎに、遅延時間調整部15は、ディジタルフィルタ部10から出力された補間信号Dmを蓄積する手段を有し、式3の位相信号Amの更新周期に基づいて規定した遅延時間Kだけ遅らせた補間信号D ́m=Dm-Kの値を出力するステップS5。同様に、遅延時間調整部16は、位相精度変換部14から出力された位相信号Amを蓄積する手段を有し、式3の位相信号Amの更新周期に基づいて規定した遅延時間Kだけ遅らせたA’m=Am-Kの値を出力するステップS6。図5は、遅延時間調整部15、16を、記憶手段であるメモリで構成した場合の例を示す図である。一例として、遅延時間調整部16の場合について説明する。図5において、15-1は、N個のアドレスを有するメモリである。本メモリはアドレス0から順にN-1まで書き込まれ、アドレスN-1の次は0に戻ることで繰り返し連続して信号を書き込む。15-2は、遅延時間調整用のパラメータ設定値であり、遅延時間Kは、例えば、式6を満足する整数値の中で最小となる値を選択すればよい。1/Q≦K×R/M...6一例として、R=4とすると、上記式6は式7のように表すことができる。1/256≦K×4/4096...7ここでは、式7の条件を満たす最小値であるK=4を設定値とする。入力した信号に対する遅延時間調整方法として、Am=n15-3の場合について説明すると、出力信号としてメモリのアドレスn-Kに格納されている信号15-4を出力することにより、任意の遅延調整を実現できる。ただし、メモリアドレスの大きさNは、最大遅延量より大きい値を取る必要がある。この例では、N=8のメモリを用意することで実現することができる。図6は、遅延時間調整部15の遅延時間Kの設定について説明する図である。図6において、横軸は位相、縦軸は信号振幅を示す。15-5は、ディジタルフィルタ部10からの出力信号のサンプル点を示している。また、15-6は、R=4、M=4096を設定例としたときの出力サンプリング周期毎に進む信号位相の変化量以下、この位相をΔφとする。を表しており、式8の計算で求めることができる。ここで、信号の位相の1周期は2πである。Δφ=2π×R/M=2π×4/4096=2π/1024...8したがって、図6では、R=4の場合のディジタルフィルタ部10の出力信号のサンプル点の変化を示しており、ディジタルフィルタ部10の補間位相分解能がQ=256であることから、15-7に示す2π/256の位相間隔毎に振幅が変化するため、4サンプル間隔で信号の振幅が変化している。式7を満足する最小の遅延時間Kの値は、このときの振幅の変化するまでに必要な最小サンプル数を示しており、ここではK=4以上で信号の振幅が変化するため、遅延時間Kを4と設定する。位相誤差補正部17では、この信号振幅の変化量をもとにディジタルフィルタ部10において補間の際に発生した位相誤差以後、補間位相誤差とする。による信号振幅の誤差を算出するため、遅延時間調整部15、16は、信号振幅が変化するサンプル時間だけ遅延調整を行う必要がある。なお、遅延時間Kの設定値は、最小値以外で式7を満足する値を設定することも可能である。例えば、遅延時間Kを小さく設定した場合、式8、9で算出された結果が位相誤差補正部17における演算ビット数が少ないことにより演算時に量子化誤差が影響するときは、遅延時間Kの値を大きくすることで演算精度を調整することができる。また、遅延時間K=0を設定することにより、位相誤差補正の機能を停止する機能を有することができる。具体的には、ディジタルフィルタ部10におけるオーバーサンプリング比が小さいためにディジタルフィルタ部10で発生する遅延が小さい、すなわち規定された時間よりも遅延時間が小さい場合は、遅延時間調整部15で補間信号Dmを、遅延時間調整部16で位相信号Amを、それぞれ遅延調整しなくても、位相誤差補正部17で位相誤差を補正するときの精度に影響しない。そのため、ディジタルフィルタ部10におけるオーバーサンプリング比に応じて、遅延時間Kの値を0にすることができる。このように、ディジタルフィルタ部10における補間位相分解能よりも細かい分解能で位相変化する信号を補間により生成することができないため、ディジタルフィルタ部10の生成できる最小の補間位相分解能に相当する位相変化が起こったとき、すなわち、ディジタルフィルタ部10の演算に用いるフィルタ係数が切り替わる周期で補間信号の振幅が初めて変化して出力されることになる。特に、メモリ12におけるフィルタ係数のメモリ容量を削減するために補間位相分解能を粗くした場合に本現象は顕著に現れる。そのため、予め遅延時間Kを設定しておくことで信号変化が発生するディジタルフィルタ部10のサンプル数だけ遅延量を付加し、その後、後段の位相誤差補正部17に入力することで補間位相誤差の補正値の推定精度を向上させることができる。したがって、補間位相誤差を補正可能な範囲で前段のディジタルフィルタ部10の補間位相分解能を粗くすることができ、ディジタルフィルタ部10のフィルタ係数に関わるメモリ12の容量を減らすことができる。位相誤差補正部17は、ディジタルフィルタ部10からの補間信号Dm、遅延時間調整部15で遅延された遅延補間信号D’m、位相精度変換部14にて算出された位相信号Am、遅延時間調整部16で遅延された遅延位相信号A’m、および、補正量Bmの値を用いて補間位相誤差の補正値Cmを算出するステップS7。ここでは説明を簡単にするため、線形補間により補間位相誤差の補正値Cmを算出する。この場合、計算式は式9のように表すことができる。Cm=Bm×Dm-D’m/Am-A’m×P...9そして、位相誤差補正部17は、式10に示すように、算出した補正値Cmを用いてディジタルフィルタ部10からの補間信号Dmを補正し、補正補間信号Emを算出して出力するステップS8。Em=DmCm...10図7は、位相誤差補正部17における補正処理の動作原理を示す図である。ここでは、一例として、説明を簡単にするために補間位相誤差の補正値の計算方法は線形補間法を用いているが、これに限定するものではなく、補間方法については他の一般的に用いられる補間計算を適用してもよい。図7において、横軸は位相、縦軸は信号振幅を示す。17-1は、ディジタルフィルタ部10からの出力信号補間信号のサンプル点、17-2は、出力サンプリング周期毎に進む信号位相の変化量、17-3は、ディジタルフィルタ部10における補間分解能に相当する位相量、17-4は、位相誤差補正部17における補正分解能に相当する位相量、17-5は、現時刻のディジタルフィルタ部10からの出力信号のサンプル点、17-6は、17-5のサンプル点に対してKサンプル過去のディジタルフィルタ部10からの出力信号のサンプル点、17-7は、位相誤差補正部17で算出した補間位相誤差を補正する補正値により17-5のサンプル点を補正した補正後サンプル点を示している。このとき、サンプル点17-5の補間信号Dmの信号振幅とサンプル点17-6の遅延補間信号D’mの信号振幅の振幅差はDm-D’mとなる。また、式3で得られたサンプル点17-5の現時刻のディジタルフィルタ部10からの出力信号のサンプル点における位相信号Am、遅延時間調整部16でKサンプルだけ遅延した遅延位相信号A’m、および位相誤差補正部17において補間分解能を決定するパラメータPから、サンプル点17-5とサンプル点17-6の位相の変化量はAm-A’m×Pと表すことができる。これより、位相誤差補正部17における補正分解能に相当する位相量2π/PQあたりの信号振幅の変化量をDm-D’m/Am-A’m×Pと表せる。したがって、この変化量に補正量Bmを乗算することにより位相誤差補正値Cmを求めることができ、式10に示すように補間位相誤差を補正した補正補間信号Emを得ることができる。以上説明したように、本実施の形態では、信号生成装置において、ディジタルフィルタ部10の出力である補間信号の所定の間隔での時間差分と位相信号を用いて、ディジタルフィルタ部10の補間の際に生じる位相誤差に対する補正値を算出し、補間信号を補正することとした。これにより、装置全体としては従来同等の補間精度を保ちつつ、ディジタルフィルタ部10における補間精度を下げることができるため、ディジタルフィルタ部10の補間精度を下げられる分だけ補間精度を保証するために必要なメモリ12内のフィルタ係数のメモリ容量を削減することができ、また、ディジタルフィルタ部10の出力信号から補間位相誤差を補正しているため、フィルタ係数毎の補間演算は不要となり、フィルタ係数が増大した場合においても演算量を増大させないようにできる。このように、同等の補間精度、フィルタ係数容量削減の効果を保ちつつ、さらに補間処理に必要な演算量を削減することができる。