第1方向に沿ってそれぞれ延出するとともに互いに電気に接続された第1主画素電極及び第2主画素電極を備えた第1基板と、第1方向に沿ってそれぞれ延出するとともに互いに電気に接続された第1主共通電極、第2主共通電極、及び、第3主共通電極を備え、前記第1主共通電極と前記第2主共通電極との間に前記第1主画素電極が対向するとともに前記第2主共通電極と前記第3主共通電極との間に前記第2主画素電極が対向するように配置された第2基板と、前記第1基板と前記第2基板との間に保持された液晶分子を含む液晶層と、を備え、第1方向に直交する第2方向に沿った前記第1主共通電極と前記第1主画素電極との間の第1電極間距離、前記第2主共通電極と前記第1主画素電極との間の第2電極間距離、前記第2主共通電極と前記第2主画素電極との間の第3電極間距離、及び、前記第3主共通電極と前記第2主画素電極との間の第4電極間距離のうち、1つ乃至3つの電極間距離は、他の電極間距離とは異なることを特徴とする液晶表示装置。前記第1電極間距離、前記第2電極間距離、前記第3電極間距離、及び、前記第4電極間距離のうち、2つの電極間距離が略同等であり、且つ、他の2つの電極間距離より大きいことを特徴とする請求項1に記載の液晶表示装置。前記第2電極間距離及び前記第3電極間距離は、略同等であり、且つ、前記第1電極間距離及び前記第4電極間距離より大きいことを特徴とする請求項1または2に記載の液晶表示装置。前記第1電極間距離及び前記第4電極間距離は略同等であることを特徴とする請求項3に記載の液晶表示装置。前記第1電極間距離、前記第2電極間距離、前記第3電極間距離、及び、前記第4電極間距離のうち、3つの電極間距離が略同等であり、且つ、他の1つの電極間距離より大きいことを特徴とする請求項1に記載の液晶表示装置。前記第2電極間距離、前記第3電極間距離、及び、前記第4電極間距離は、略同等であり、且つ、前記第1電極間距離より大きいことを特徴とする請求項1に記載の液晶表示装置。前記第1電極間距離、前記第3電極間距離、及び、前記第4電極間距離は、略同等であり、且つ、前記第2電極間距離より大きいことを特徴とする請求項1に記載の液晶表示装置。前記第1主画素電極及び前記第2主画素電極のそれぞれの幅は、前記第1主共通電極、前記第2主共通電極、及び、前記第3主共通電極のそれぞれの幅とは異なることを特徴とする請求項1乃至7のいずれか1項に記載の液晶表示装置。前記第1主画素電極及び前記第2主画素電極と、前記第1主共通電極、前記第2主共通電極、及び、前記第3主共通電極との間に電界が形成されていない状態で、前記液晶分子の初期配向方向は、第1方向に略平行な方向、もしくは、第1方向を斜めに交差する方向であることを特徴とする請求項1乃至8のいずれか1項に記載の液晶表示装置。前記第1基板は、さらに、前記第1主画素電極及び前記第2主画素電極を覆う第1配向膜を備え、前記第2基板は、さらに、前記第1主共通電極、前記第2主共通電極、及び、前記第3主共通電極を覆う第2配向膜を備え、前記第1配向膜が前記液晶分子を初期配向させる第1配向処理方向及び前記第2配向膜が前記液晶分子を初期配向させる第2配向処理方向は、第1方向に略平行な方向、もしくは、第1方向を斜めに交差する方向であることを特徴とする請求項1乃至9のいずれか1項に記載の液晶表示装置。本実施形態の目的は、表示品位の良好な液晶表示装置を提供することにある。本実施形態によれば、第1方向に沿ってそれぞれ延出するとともに互いに電気に接続された第1主画素電極及び第2主画素電極を備えた第1基板と、第1方向に沿ってそれぞれ延出するとともに互いに電気に接続された第1主共通電極、第2主共通電極、及び、第3主共通電極を備え、前記第1主共通電極と前記第2主共通電極との間に前記第1主画素電極が対向するとともに前記第2主共通電極と前記第3主共通電極との間に前記第2主画素電極が対向するように配置された第2基板と、前記第1基板と前記第2基板との間に保持された液晶分子を含む液晶層と、を備え、第1方向に直交する第2方向に沿った前記第1主共通電極と前記第1主画素電極との間の第1電極間距離、前記第2主共通電極と前記第1主画素電極との間の第2電極間距離、前記第2主共通電極と前記第2主画素電極との間の第3電極間距離、及び、前記第3主共通電極と前記第2主画素電極との間の第4電極間距離のうち、1つ乃至3つの電極間距離は、他の電極間距離とは異なることを特徴とする液晶表示装置が提供される。以下、本実施形態について、図面を参照しながら詳細に説明する。なお、各図において、同一又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する説明は省略する。図1は、本実施形態における液晶表示装置1の構成を概略的に示す図である。すなわち、液晶表示装置1は、アクティブマトリクスタイプの液晶表示パネルLPN、液晶表示パネルLPNに接続された駆動ICチップ2及びフレキシブル配線基板3、液晶表示パネルLPNを照明するバックライト4などを備えている。液晶表示パネルLPNは、第1基板であるアレイ基板ARと、アレイ基板ARに対向して配置された第2基板である対向基板CTと、これらのアレイ基板ARと対向基板CTとの間に保持された図示しない液晶層と、を備えて構成されている。このような液晶表示パネルLPNは、画像を表示するアクティブエリアACTを備えている。このアクティブエリアACTは、m×n個のマトリクス状に配置された複数の画素PXによって構成されている但し、m及びnは正の整数である。バックライト4は、図示した例では、アレイ基板ARの背面側に配置されている。このようなバックライト4としては、種々の形態が適用可能であり、また、光源として発光ダイオードLEDを利用したものや冷陰極管CCFLを利用したものなどのいずれでも適用可能であり、詳細な構造については説明を省略する。図2は、図1に示した液晶表示パネルLPNの構成及び等価回路を概略的に示す図である。液晶表示パネルLPNは、アクティブエリアACTにおいて、n本のゲート配線GG1~Gn、n本の補助容量線CC1~Cn、m本のソース配線SS1~Smなどを備えている。ゲート配線G及び補助容量線Cは、例えば、第1方向であるY方向に沿って交互に並列配置されている。これらのゲート配線G及び補助容量線Cは、第1方向Yに交差する第2方向であるX方向に沿ってそれぞれ延出しているが、必ずしも直線的に延出していなくても良い。ここでは、第1方向Yと第2方向Xとは互いに略直交している。ソース配線Sは、ゲート配線G及び補助容量線Cと交差する。ソース配線Sは、第1方向Yに沿ってそれぞれ延出しているが、必ずしも直線的に延出していなくても良い。なお、ゲート配線G、補助容量線C、及び、ソース配線Sは、それらの一部が屈曲していてもよい。各ゲート配線Gは、アクティブエリアACTの外側に引き出され、ゲートドライバGDに接続されている。各ソース配線Sは、アクティブエリアACTの外側に引き出され、ソースドライバSDに接続されている。これらのゲートドライバGD及びソースドライバSDの少なくとも一部は、例えば、アレイ基板ARに形成され、コントローラを内蔵した駆動ICチップ2と接続されている。各画素PXは、スイッチング素子SW、画素電極PE、共通電極CEなどを備えている。保持容量Csは、例えば補助容量線Cと画素電極PEとの間に形成される。なお、本実施形態においては、液晶表示パネルLPNは、画素電極PEがアレイ基板ARに形成される一方で共通電極CEが対向基板CTに形成された構成であり、これらの画素電極PEと共通電極CEとの間に形成される電界を主に利用して液晶層LQの液晶分子をスイッチングする。画素電極PEと共通電極CEとの間に形成される電界は、アレイ基板ARの主面あるいは対向基板CTの主面にほぼ平行な横電界あるいは、基板主面に対してわずかに傾いた斜め電界である。スイッチング素子SWは、例えば、nチャネル薄膜トランジスタTFTによって構成されている。このスイッチング素子SWは、ゲート配線G及びソース配線Sと電気的に接続されている。アクティブエリアACTには、m×n個のスイッチング素子SWが形成されている。画素電極PEは、スイッチング素子SWに電気的に接続されている。アクティブエリアACTには、m×n個の画素電極PEが形成されている。共通電極CEは、例えばコモン電位であり、液晶層LQを介して複数の画素PXの画素電極PEに対して共通に配置されている。補助容量線Cは、補助容量電圧が印加される電圧印加部VCSと電気的に接続されている。アレイ基板ARは、アクティブエリアACTの外側に形成された給電部VSを備えている。共通電極CEは、図示しない導電部材を介して、アレイ基板ARに形成された給電部VSと電気的に接続されている。以下に、本実施形態の基本構成について説明する。図3は、一画素PXの基本構成を概略的に示す平面図である。アレイ基板ARは、画素電極PEを備えている。この画素電極PEは、アレイ基板ARに備えられたソース配線S1及びソース配線S2の間に配置されている。このような画素電極PEは、複数の主画素電極PAを有している。図示した例では、画素電極PEは、主画素電極PAとして、第1主画素電極PA1及び第2主画素電極PA2を有している。これらの第1主画素電極PA1及び第2主画素電極PA2は、詳述しないが、第2方向Xに沿って延出した容量部あるいは副画素電極などを介して互いに電気的に接続されている。本実施形態において、画素電極PEは、その全体がアレイ基板ARに備えられており、例えば、図示しない補助容量線と対向する容量部においてスイッチング素子図示せずと電気的に接続されている。このような容量部は、画素PXの上側端部あるいは略画素中央部に配置される。第1主画素電極PA1及び第2主画素電極PA2は、それぞれ第1方向Yに沿って延出し、第2方向Xに沿って間隔をおいて配置されている。図示した例では、第1主画素電極PA1は、略画素中央部よりも図中の左側寄りに配置されている。第2主画素電極PA2は、略画素中央部よりも図中の右側寄りに配置されている。これらの第1主画素電極PA1及び第2主画素電極PA2は、それぞれ第1方向Yに沿って画素PXの上側端部から下側端部にわたって直線的に延出した帯状に形成され、互いに略平行である。対向基板CTは、共通電極CEを備えている。この共通電極CEは、複数の主共通電極CAを有している。図示した例では、共通電極CEは、主共通電極CAとして、第1主共通電極CA1、第2主共通電極CA2、及び、第3主共通電極CA3を有している。これらの第1主共通電極CA1、第2主共通電極CA2、及び、第3主共通電極CA3は、詳述しないが、互いに電気的に接続されている。例えば、これらの主共通電極CAは、アクティブエリアの外側に引き出され、導電部材を介して、アレイ基板に形成された給電部と電気的に接続され、コモン電位が給電される。このような共通電極CEは、画素電極PEとは電気的に絶縁されている。本実施形態においては、共通電極CEは、対向基板CTに備えられている。なお、共通電極CEの一部がアレイ基板ARに備えられていても良い。第1主共通電極CA1、第2主共通電極CA2、及び、第3主共通電極CA3は、それぞれ第1方向Yに沿って延出し、第2方向Xに沿って互いに間隔をおいて配置されている。図示した例では、第2主共通電極CA2は略画素中央部に配置され、第1主共通電極CA1及び第3主共通電極CA3は左右画素間に配置されている。すなわち、第1主共通電極CA1は、画素PXの左側端部に配置され、しかも、図示した当該画素PXとその左側の画素図示せずとの境界に跨って配置されている。この第1主共通電極CA1は、当該画素PXとその左側に隣接する画素との境界に跨って配置されたソース配線S1と対向している。第3主共通電極CA3は、画素PXの右側端部に配置され、しかも、図示した当該画素PXとその右側の画素図示せずとの境界に跨って配置されている。この第3主共通電極CA3は、当該画素PXとその右側に隣接する画素との境界に跨って配置されたソース配線S2と対向している。これらの第1主共通電極CA1、第2主共通電極CA2、及び、第3主共通電極CA3は、それぞれ第1方向Yに沿って直線的に延出した帯状に形成され、互いに平行である。このような主画素電極PAと主共通電極CAとは、第2方向Xに沿って交互に配置され、互いに略平行である。このとき、X-Y平面内において、主共通電極CAのいずれも主画素電極PAとは重ならず、主共通電極CAのそれぞれと主画素電極PAとの間には主として表示に寄与する開口部が形成されている。つまり、主画素電極PAと主共通電極CAとの間の電極間距離は、ゼロではない有限の値である。すなわち、隣接する第1主共通電極CA1及び第2主共通電極CA2の間には、1本の第1主画素電極PA1が配置されている。換言すると、第1主共通電極CA1及び第2主共通電極CA2は、第1主画素電極PA1を挟んだ両側に配置されている。つまり、第1主画素電極PA1は、第1主共通電極CA1と第2主共通電極CA2との間に対向するように配置されている。また、隣接する第2主共通電極CA2及び第3主共通電極CA3の間には、1本の第2主画素電極PA2が配置されている。換言すると、第2主共通電極CA2及び第3主共通電極CA3は、第2主画素電極PA2を挟んだ両側に配置されている。つまり、第2主画素電極PA2は、第2主共通電極CA2と第3主共通電極CA3との間に対向するように配置されている。また、隣接する第1主画素電極PA1及び第2主画素電極PA2の間には、1本の第2主共通電極CA2が配置されている。換言すると、第1主画素電極PA1及び第2主画素電極PA2は、第2主共通電極CA2を挟んだ両側に配置されている。つまり、第2主共通電極CA2は、第1主画素電極PA1と第2主画素電極PA2との間に対向するように配置されている。このため、第1主共通電極CA1、第1主画素電極PA1、第2主共通電極CA2、第2主画素電極PA2、及び、第3主共通電極CA3は、第2方向Xに沿ってこの順に配置されている。第1主共通電極CA1と第1主画素電極PA1との間、第1主画素電極PA1と第2主共通電極CA2との間、第2主共通電極CA2と第2主画素電極PA2との間、及び、第2主画素電極PA2と第3主共通電極CA3との間には、それぞれ開口部が形成される。つまり、ここに示した例では、一画素PXにおいて、4つの開口部が形成される。第1主共通電極CA1と第1主画素電極PA1との間の第1電極間距離をL1とし、第1主画素電極PA1と第2主共通電極CA2との間の第2電極間距離をL2とし、第2主共通電極CA2と第2主画素電極PA2との間の第3電極間距離をL3とし、第2主画素電極PA2と第3主共通電極CA3との間の第4電極間距離をL4とする。ここで、第1電極間距離L1、第2電極間距離L2、第3電極間距離L3、及び、第4電極間距離L4は、ともに第2方向Xに沿った長さである。ここに示した例では、液晶分子LMの初期配向方向は、例えば、第1方向Yと略平行な方向であるが、第1方向Yを斜めに交差する斜め方向Dであっても良い。ここで、第1方向Yに対する初期配向方向Dのなす角度θ1は、0°より大きく45°より小さい角度である。なお、このなす角度θ1については、5°~25°程度、より望ましくは10°前後とすることが液晶分子LMの配向制御の観点で極めて有効である。ここでは、なす角度θ1は、第1方向Yに対して数°程度わずかに傾いた方向であり、例えば、7°である。なお、共通電極CEは、さらに、第2方向Xに沿って延出した副共通電極を備えていても良い。図4は、スイッチング素子SWを含む液晶表示パネルLPNの断面を概略的に示す断面図である。なお、ここでは、説明に必要な箇所のみを図示している。液晶表示パネルLPNを構成するアレイ基板ARの背面側には、バックライト4が配置されている。アレイ基板ARは、例えば、ガラス基板やプラスチック基板などの光透過性を有する第1絶縁基板10を用いて形成されている。このアレイ基板ARは、第1絶縁基板10の対向基板CTに対向する側に、スイッチング素子SW、画素電極PE、第1配向膜AL1などを備えている。図示した例では、スイッチング素子SWは、トップゲート型の薄膜トランジスタであるが、ボトムゲート型の薄膜トランジスタであっても良い。また、スイッチング素子SWの半導体層SCは、例えば、ポリシリコンによって形成されているが、アモルファスシリコンによって形成されていても良い。半導体層SCは、チャネル領域SCCを挟んだ両側にそれぞれソース領域SCS及びドレイン領域SCDを有している。なお、第1絶縁基板10と半導体層SCとの間には、絶縁膜であるアンダーコート層が介在していても良い。半導体層SCは、ゲート絶縁膜11によって覆われている。また、ゲート絶縁膜11は、第1絶縁基板10の上にも配置されている。スイッチング素子SWのゲート電極WGは、ゲート絶縁膜11の上に形成され、半導体層SCのチャネル領域SCCの直上に位置している。また、図示しないゲート配線及び補助容量線も、ゲート絶縁膜11の上に形成されている。これらのゲート電極WG、ゲート配線及び補助容量線は、同一材料を用いて同一工程で形成可能である。ゲート電極WGは、ゲート配線と電気的に接続されている。ゲート電極WG、ゲート配線及び補助容量線は、第1層間絶縁膜12によって覆われている。また、この第1層間絶縁膜12は、ゲート絶縁膜11の上にも配置されている。これらのゲート絶縁膜11及び第1層間絶縁膜12は、例えば、酸化シリコン及び窒化シリコンなどの無機系材料によって形成されている。スイッチング素子SWのソース電極WS及びドレイン電極WDは、第1層間絶縁膜12の上に形成されている。また、図示しないソース配線も、第1層間絶縁膜12の上に形成されている。これらのソース電極WS、ドレイン電極WD、及び、ソース配線は、同一材料を用いて同一工程で形成可能である。ソース電極WSは、ソース配線と電気的に接続されている。ソース電極WSは、ゲート絶縁膜11及び第1層間絶縁膜12を貫通するコンタクトホールを通して半導体層SCのソース領域SCSにコンタクトしている。ドレイン電極WDは、ゲート絶縁膜11及び第1層間絶縁膜12を貫通するコンタクトホールを通して半導体層SCのドレイン領域SCDにコンタクトしている。これらのゲート電極WG、ゲート配線、補助容量線、ソース電極WS、ドレイン電極WD、及び、ソース配線は、例えば、モリブデン、アルミニウム、タングステン、チタンなどの導電材料によって形成されている。このような構成のスイッチング素子SWは、第2層間絶縁膜13によって覆われている。つまり、ソース電極WS、ドレイン電極WD、及び、ソース配線は、第2層間絶縁膜13によって覆われている。また、この第2層間絶縁膜13は、第1層間絶縁膜12の上にも配置されている。この第2層間絶縁膜13は、例えば、紫外線硬化型樹脂や熱硬化型樹脂などの各種有機材料によって形成されている。画素電極PEは、第2層間絶縁膜13の上に形成さている。詳述しないが、画素電極PEを構成する第1主画素電極PA1及び第2主画素電極PA2は、第2層間絶縁膜13の上に形成されている。この画素電極PEは、第2層間絶縁膜13を貫通するコンタクトホールを介してドレイン電極WDに接続されている。このような画素電極PEは、例えば、インジウムティンオキサイドITOやインジウムジンクオキサイドIZOなどの光透過性を有する導電材料によって形成されているが、アルミニウムなどの他の金属材料によって形成されても良い。第1配向膜AL1は、アレイ基板ARの対向基板CTと対向する面に配置され、アクティブエリアACTの略全体に亘って延在している。この第1配向膜AL1は、画素電極PEを覆っており、第2層間絶縁膜13の上にも配置されている。このような第1配向膜AL1は、水平配向性を示す材料によって形成されている。一方、対向基板CTは、例えば、ガラス基板やプラスチック基板などの光透過性を有する第2絶縁基板20を用いて形成されている。この対向基板CTは、第2絶縁基板20のアレイ基板ARに対向する側に、共通電極CEや、第2配向膜AL2などを備えている。また、この対向基板CTは、図示を省略するが、各画素PXを区画するあるいは、ソース配線S、ゲート配線G、補助容量線C、スイッチング素子SWなどの配線部に対向するように配置されたブラックマトリクスや各画素PXに対応して配置されたカラーフィルタ層、ブラックマトリクス及びカラーフィルタ層の表面の凹凸の影響を緩和するオーバーコート層などが配置されても良い。共通電極CEは、詳述しないが、第1主共通電極CA1、第2主共通電極CA2、及び、第3主共通電極CA3を有し、第2絶縁基板20の上に形成されている。この共通電極CEは、例えば、ITOやIZOなどの光透過性を有する導電材料によって形成されている。第2配向膜AL2は、対向基板CTのアレイ基板ARと対向する面に配置され、アクティブエリアACTの略全体に亘って延在している。この第2配向膜AL2は、共通電極CEを覆っている。このような第2配向膜AL2は、水平配向性を示す材料によって形成されている。これらの第1配向膜AL1及び第2配向膜AL2には、液晶分子を初期配向させるための配向処理例えば、ラビング処理や光配向処理がなされている。第1配向膜AL1が液晶分子を初期配向させる第1配向処理方向、及び、第2配向膜AL2が液晶分子を初期配向させる第2配向処理方向は、上記の通り、第1方向Yと略平行な方向、あるいは、第1方向Yを斜めに交差する斜め方向Dである。これらの第1配向処理方向及び第2配向処理方向は、ともに平行であって、互いに逆向きの方向あるいは同じ向きの方向である。上述したようなアレイ基板ARと対向基板CTとは、それぞれの第1配向膜AL1及び第2配向膜AL2が対向するように配置されている。このとき、アレイ基板ARの第1配向膜AL1と対向基板CTの第2配向膜AL2との間には、例えば、樹脂材料によって一方の基板に一体的に形成された柱状スペーサが配置され、これにより、所定のギャップ、例えば2~7μmのセルギャップが形成される。アレイ基板ARと対向基板CTとは、所定のセルギャップが形成された状態で図示しないシール材によって貼り合わせられている。液晶層LQは、アレイ基板ARと対向基板CTとの間に形成されたセルギャップに保持され、第1配向膜AL1と第2配向膜AL2との間に配置されている。液晶層LQは、図示しない液晶分子を含んでいる。このような液晶層LQは、ポジ型の液晶材料によって構成されている。アレイ基板ARの外面、つまり、アレイ基板ARを構成する第1絶縁基板10の外面には、第1光学素子OD1が接着剤などにより貼付されている。この第1光学素子OD1は、第1偏光軸を有する第1偏光板PL1を含んでいる。また、対向基板CTの外面、つまり、対向基板CTを構成する第2絶縁基板20の外面には、第2光学素子OD2が接着剤などにより貼付されている。この第2光学素子OD2は、第2偏光軸を有する第2偏光板PL2を含んでいる。第1偏光板PL1の第1偏光軸と、第2偏光板PL2の第2偏光軸とは、例えば、直交する位置関係にある。一方の偏光板は、例えば、その偏光軸が液晶分子の長軸方向つまり第1配向処理方向あるいは第2配向処理方向と平行あるいは、第1方向Yと平行または直交あるいは、第2方向Xと平行するように配置されている。これにより、ノーマリーブラックモードを実現している。すなわち、液晶層LQに電圧が印加されていない状態つまり画素電極PEと共通電極CEとの間に電位差あるいは電界が形成されていない無電界時OFF時には、図3において破線で示したように、液晶層LQの液晶分子LMは、その長軸が第1配向膜AL1の第1配向処理方向及び第2配向膜AL2の第2配向処理方向を向くように配向している。このようなOFF時が初期配向状態に相当し、OFF時の液晶分子LMの配向方向が初期配向方向に相当する。なお、厳密には、液晶分子LMは、X-Y平面に平行に配向しているとは限らず、プレチルトしている場合が多い。このため、液晶分子LMの厳密な初期配向方向とは、OFF時の液晶分子LMの配向方向をX-Y平面に正射影した方向である。しかしながら、説明を簡略にするために、以下では、液晶分子LMは、X-Y平面に平行に配向しているものとし、X-Y平面と平行な面内で回転するものとして説明する。ここでは、第1配向膜AL1の第1配向処理方向及び第2配向膜AL2の第2配向処理方向は、ともに第1方向Yと略平行な方向、あるいは、ともに斜め方向Dと略平行な方向である。このようなOFF時においては、液晶分子LMは、その長軸が第1方向Yと略平行な方向、あるいは、斜め方向Dと略平行な方向に配向する。つまり、液晶分子LMの初期配向方向は、第1方向Yあるいは斜め方向Dと平行である。図3に示した例では、液晶分子LMの初期配向方向は第1方向Yと平行である。第1配向膜AL1の第1配向処理方向及び第2配向膜AL2の第2配向処理方向が互いに平行且つ逆向きである場合、液晶層LQの断面において、液晶分子LMは、第1配向膜AL1の近傍、第2配向膜AL2の近傍、及び、液晶層LQの中間部において略均一なプレチルト角を持って配向しているホモジニアス配向。また、第1配向膜AL1の第1配向処理方向及び第2配向膜AL2の第2配向処理方向が平行且つ同じ向きである場合、液晶層LQの断面において、液晶分子LMは、液晶層LQの中間部において略水平プレチルト角が略ゼロに配向し、ここを境界として第1配向膜AL1の近傍及び第2配向膜AL2の近傍において対称となるようなプレチルト角を持って配向するスプレイ配向。バックライト4からのバックライト光は、その一部が第1偏光板PL1を透過し、液晶表示パネルLPNに入射する。液晶表示パネルLPNに入射した光の偏光状態は、液晶層LQを通過する際に液晶分子LMの配向状態によって異なる。OFF時においては、液晶層LQを通過した光は、第2偏光板PL2によって吸収される黒表示。一方、画素電極PEと共通電極CEとの間に電位差が形成された状態ON時では、画素電極PEと共通電極CEとの間に基板と略平行な横電界あるいは斜め電界が形成される。これにより、図3において実線で示したように、液晶分子LMは、その長軸が電界の向きと略平行となるように基板主面と略平行な平面内で回転する。図3に示した例では、第1主画素電極PA1と第1主共通電極CA1との間に形成される電界により、この領域内の液晶分子LMは、第1方向Yに対して反時計回りに回転し、電界に沿って図中の左上を向くように配向する。第1主画素電極PA1と第2主共通電極CA2との間に形成される電界により、この領域内の液晶分子LMは、第1方向Yに対して時計回りに回転し、電界に沿って図中の右上を向くように配向する。第2主画素電極PA2と第2主共通電極CA2との間に形成される電界により、この領域内の液晶分子LMは、第1方向Yに対して反時計回りに回転し、電界に沿って図中の左上を向くように配向する。第2主画素電極PA2と第3主共通電極CA3との間に形成される電界により、この領域内の液晶分子LMは、第1方向Yに対して時計回りに回転し、電界に沿って図中の右上を向くように配向する。このように、各画素PXにおいて、画素電極PEと共通電極CEとの間に横電界あるいは斜め電界が形成された状態では、液晶分子LMの配向方向が少なくとも2方向に分かれ、それぞれの配向方向でドメインが形成される。つまり、一画素PXには、少なくとも2つのドメインが形成される。このようなON時には、バックライト4から液晶表示パネルLPNに入射したバックライト光は、その一部が第1偏光板PL1を透過し、液晶表示パネルLPNに入射する。液晶層LQに入射したバックライト光は、画素電極PEと共通電極CEとで区画された4つの領域開口部をそれぞれ通過した際に、その偏光状態が変化する。このようなON時においては、液晶層LQを通過した少なくとも一部の光は、第2偏光板PL2を透過する白表示。このような本実施形態によれば、一画素内に少なくとも2つのドメインを形成することが可能となるため、少なくとも2方向での視野角を光学的に補償することができ、広視野角化が可能となる。したがって、高い透過率の表示を実現することができ、表示品位の良好な液晶表示装置を提供することが可能となる。また、第1主共通電極CA1及び第3主共通電極CA3がそれぞれソース配線S1及びソース配線S2の直上に配置されている場合には、第1主共通電極CA1及び第3主共通電極CA3がソース配線よりも主画素電極PA側に配置された場合と比較して、開口部を拡大することができ、画素PXの透過率を向上することが可能となる。なお、ON時には、画素電極PEの主画素電極PA上付近、あるいは、共通電極CEの主共通電極CA上付近では、横電界がほとんど形成されないあるいは、液晶分子LMを駆動するのに十分な電界が形成されないため、液晶分子LMは、OFF時と同様に初期配向方向からほとんど動かない。このため、上記のように、画素電極PE及び共通電極CEが光透過性の導電材料によって形成されていても、これらの領域ではバックライト光がほとんど透過せず、ON時において表示にほとんど寄与しない。したがって、画素電極PE及び共通電極CEは、必ずしも透明な導電材料によって形成される必要はなく、アルミニウムや銀などの導電材料を用いて形成しても良い。ところで、アレイ基板ARが主画素電極PAを備え、対向基板CTが主共通電極CAを備えた構成では、主画素電極PAと主共通電極CAとが交互に略平行に配置されているため、アレイ基板ARと対向基板CTとを貼り合わせる工程において組ズレが生じた場合、主画素電極PAと主共通電極CAとの電極間距離が設定値とは異なってしまう。主画素電極PAと主共通電極CAとの間の電界強度は電極間距離に応じて異なるため、同一の電圧を液晶層LQに印加したとしても、電極間距離の異なるパネル間で輝度にバラツキが生ずる。組ズレによる電極間距離の変化量に対して電極間距離さらには電極幅を十分に大きく設定すれば、輝度バラツキを低減することが可能である。そこで、組ズレ許容限界を設定し、電極間距離の最適値を設定した。以下に、電極間距離の最適値を確定する一つの考え方について説明する。透過型の液晶表示パネルLPNを適用した液晶表示装置において、輝度に寄与する透過率は、液晶印加電圧によって変化する。上記したようなノーマリーブラックモードでは、図5に示したように、液晶印加電圧が低い場合に透過率が低く、液晶印加電圧が高い場合に透過率が高くなる傾向がある。しかしながら、液晶印加電圧として、ある電圧以上を印加すると逆に透過率が低下するという傾向を有する。つまり、光透過特性には、ピーク透過率が存在する。このようなピーク透過率が得られる液晶印加電圧を白表示電圧と称し、透過率が最低となる液晶印加電圧を黒表示電圧と称する。白表示電圧を印加した状態では、液晶分子LMのダイレクタあるいはその長軸方向が、第1偏光板PL1の第1偏光軸あるいは吸収軸及び第2偏光板PL2の第2偏光軸あるいは吸収軸に対して概ね45°ずれた状態となり、液晶の光学的な変調率が最も高くなる。例えば、図6に示した例において、液晶分子LMの初期配向方向が第2方向Yと平行であり、第1偏光軸AX1が第2方向Xと平行であり、第2偏光軸AX2が第1方向Yと平行である場合について述べる。黒表示電圧が印加された状態では、液晶分子LMのダイレクタは、X-Y平面内で第1方向Yと平行であり、90°-270°方位と平行である。白表示電圧が印加された状態では、液晶分子LMのダイレクタは、X-Y平面内で45°-225°の方位と平行、もしくは、135°-315°の方位と平行となり、ピーク透過率が得られる。しかしながら、液晶印加電圧として、白表示電圧より高い電圧あるいは白表示電圧より低い電圧を印加したとしても、液晶分子LMのダイレクタと第1偏光軸AX1及び第2偏光軸AX2とのなす角度が45°以下となるため、白表示電圧を印加した場合よりも変調率が低下し、透過率も低下する。また、図7に示したように、ピーク透過率が得られる白表示電圧の値は、電極間距離Lの大小によっても異なる。すなわち、電極間距離Lが大きい場合には白表示電圧の値が高くなり、電極間距離Lが小さい場合には白表示電圧の値が低くなる。また、言い方を変えると、電極間距離Lを大きくするほど透過率を高くできるが、白表示電圧の値も高くなる傾向があるとも言える。このように、電極間距離Lが長いほど、組ズレによる輝度バラツキに対して有利になるが、白表示電圧が大きくなってしまう。液晶表示装置では、使用する液晶材料の物性誘電率異方性Δεや、弾性定数kなどや、使用できる電圧値の上限に制限が加わることがあるため、使用可能な電圧範囲においてピーク透過率が得られるような電極間距離Lをその液晶表示パネルLPNにおける最適電極間距離Lopとして設定することが好ましい。しかし、最適電極間距離Lopさらには電極幅を固定してしまうと、液晶表示パネルLPNの用途や製品からの要求により第2方向Xに沿った画素長あるいは画素ピッチが変更となった場合に、それに対応できないことがある。特に、画素長が比較的小さい高精細の画素については、主画素電極PAと主共通電極CAとを最適電極間距離Lopで配置できない場合に、画素長に合わせて電極間距離Lや電極幅を縮小すると、透過率の低下を招くだけでなく、電極間距離Lに対して組ズレによる電極間距離Lの変化量の割合が大きくなってしまい、輝度バラツキにも不利となってしまう。そこで、本実施形態においては、第1電極間距離L1、第2電極間距離L2、第3電極間距離L3、及び、第4電極間距離L4のうち、1つ乃至3つの電極間距離は、他の電極間距離とは異なる。より具体的には、画素長にかかわらず、主画素電極PAと主共通電極CAとの電極間距離は、極力最適電極間距離Lopで割り当て、もし、割り当てきれずに余った領域が生じた場合に、その領域のみ最適電極間距離Lopよりも小さい電極間距離Lに設定するものである。このとき、一画素内において最適電極間距離Lopで設定された領域の面積は、最適電極間距離Lopより小さい電極間距離Lに設定された領域の面積よりも十分に大きく設定する。これにより、最適電極間距離Lopで設定された領域では、組ズレに対するマージンが大きく、輝度バラツキを抑制することが可能である。一方、最適電極間距離Lopよりも小さい電極間距離Lに設定された領域では、組ズレに対するマージンが小さいため、組ズレが生じた場合には、輝度バラツキを生ずるが、一画素全体に占める領域の面積比が小さいため、全体としては輝度に対する影響度が小さくなり、組ズレによる輝度バラツキを最小限に抑制することが可能となる。次に、本実施形態の構成例について説明する。図8は、本実施形態の第1構成例における液晶表示パネルLPNについて一画素PXの構造を液晶表示パネルLPNの法線方向から見た概略平面図である。一画素PXにおいて、第2方向Xに沿って、第1主共通電極CA1、第1主画素電極PA1、第2主共通電極CA2、第2主画素電極PA2、及び、第3主共通電極CA3がこの順に並んで配置されている。この第1構成例は、第1電極間距離L1、第2電極間距離L2、第3電極間距離L3、及び、第4電極間距離L4のうち、2つの電極間距離が略同等であり、且つ、他の2つの電極間距離より大きい例に相当する。図示した例では、第2電極間距離L2及び第3電極間距離L3は略同等であり、且つ、第1電極間距離L1及び第4電極間距離L4より大きい。また、第1電極間距離L1及び第4電極間距離L4は略同等である。このとき、第2電極間距離L2及び第3電極間距離L3は最適電極間距離Lopに設定され、第1電極間距離L1及び第4電極間距離L4は最適電極間距離Lopよりも小さく設定されている。つまり、一画素PXにおいて、画素中央寄りの2箇所の領域で最適電極間距離Lopに設定され、画素両端のそれぞれの領域で最適電極間距離よりも小さい電極間距離に設定されている。一例として、最適電極間距離Lopである第2電極間距離L2及び第3電極間距離L3は7.0μmであり、第1電極間距離L1及び第4電極間距離L4は4.0μmである。なお、ここに示した第1構成例では、これらの主画素電極PA及び主共通電極CAの第2方向Xに沿った幅については略同一であるが、異なっていても良い。また、画素中央よりの領域で最適電極間距離よりも小さい電極間距離に設定され、且つ、画素両端のそれぞれの領域で最適電極間距離Lopに設定されても良い。また、最適電極間距離Lopに設定された領域と最適電極間距離よりも小さい電極間距離に設定された領域とが第2方向Xに沿って交互に並んでいても良い。図9は、図8に示した第1構成例における液晶表示パネルLPNの概略断面図であり、組ズレの一例を説明するための図である。図中の上側は、アレイ基板ARと対向基板CTとが組ズレを生じることなく貼り合わせられた状態を示している。第1主画素電極PA1と第2主共通電極CA2との第2電極間距離L2及び第2主画素電極PA2と第2主共通電極CA2との第3電極間距離L3は、ともに最適電極間距離Lopに設定されている。第1主画素電極PA1と第1主共通電極CA1との第1電極間距離L1及び第2主画素電極PA2と第3主共通電極CA3との第4電極間距離L4は、略同等であり、最適電極間距離よりも小さく設定されている。図中の下側は、アレイ基板ARと対向基板CTとが組ズレした状態を示している。ここに示した例では、アレイ基板ARが図中の右側にずれている。このとき、図中の左側の例と比較して、第1電極間距離L1及び第3電極間距離L3は拡大し、第2電極間距離L2及び第4電極間距離L4は縮小する。第1主画素電極PA1と第2主共通電極CA2との間の領域及び第2主画素電極PA2と第2主共通電極CA2との間の領域では、図5を参照して説明した通り、組ズレにより最適電極間距離Lopから拡大したり縮小したりしたとしても、この変化量に応じた透過率の変化は極めて小さい。第1主画素電極PA1と第1主共通電極CA1との間の領域及び第2主画素電極PA2と第3主共通電極CA3との間の領域では、それぞれの電極間距離が最適電極間距離よりも小さく設定されているため、組ズレにより電極間距離が変化したときにその変化量に応じた透過率の変化は大きい。一画素PXにおいては、第1主画素電極PA1と第2主共通電極CA2との間の領域及び第2主画素電極PA2と第2主共通電極CA2との間の領域が主として表示に寄与する一方で、第1主画素電極PA1と第1主共通電極CA1との間の領域及び第2主画素電極PA2と第3主共通電極CA3との間の領域が表示に寄与する割合は極めて小さい。したがって、画素長にかかわらず、組ズレによる一画素あたりの透過率の変化、つまり、輝度バラツキを抑制することが可能となる。これにより、液晶表示パネルLPNに要求される仕様などに基づいて、表示品位を劣化させることなく適宜画素長の変更に対応することが可能となる。図10は、本実施形態の第2構成例における液晶表示パネルLPNについて一画素PXの構造を液晶表示パネルLPNの法線方向から見た概略平面図である。この第2構成例は、第1電極間距離L1、第2電極間距離L2、第3電極間距離L3、及び、第4電極間距離L4のうち、3つの電極間距離が略同等であり、且つ、他の1つの電極間距離より大きい例に相当する。図示した例では、第2電極間距離L2、第3電極間距離L3、及び、第4電極間距離L4は略同等であり、且つ、第1電極間距離L1より大きい。このとき、第2電極間距離L2、第3電極間距離L3、及び、第4電極間距離L4は最適電極間距離Lopに設定され、第1電極間距離L1は最適電極間距離Lopよりも小さく設定されている。つまり、一画素PXにおいて、画素左端の領域で最適電極間距離よりも小さい電極間距離に設定され、他の3箇所の領域で最適電極間距離Lopに設定されている。一例として、最適電極間距離Lopである第2電極間距離L2、第3電極間距離L3、及び、第4電極間距離L4は7.0μmであり、第1電極間距離L1は2.0μmである。なお、ここに示した第2構成例では、これらの主画素電極PA及び主共通電極CAの第2方向Xに沿った幅については略同一であるが、異なっていても良い。このような第2構成例においても、第1構成例と同様の効果が得られる。図11は、本実施形態の第3構成例における液晶表示パネルLPNについて一画素PXの構造を液晶表示パネルLPNの法線方向から見た概略平面図である。この第3構成例は、第2構成例と同様に、第1電極間距離L1、第2電極間距離L2、第3電極間距離L3、及び、第4電極間距離L4のうち、3つの電極間距離が略同等であり、且つ、他の1つの電極間距離より大きい例に相当する。図示した例では、第1電極間距離L1、第3電極間距離L3、及び、第4電極間距離L4は略同等であり、且つ、第2電極間距離L2より大きい。このとき、第1電極間距離L1、第3電極間距離L3、及び、第4電極間距離L4は最適電極間距離Lopに設定され、第2電極間距離L2は最適電極間距離Lopよりも小さく設定されている。つまり、一画素PXにおいて、画素中央寄りの1箇所の領域で最適電極間距離よりも小さい電極間距離に設定され、他の3箇所の領域で最適電極間距離Lopに設定されている。なお、ここに示した第3構成例では、これらの主画素電極PA及び主共通電極CAの第2方向Xに沿った幅については略同一であるが、異なっていても良い。このような第3構成例においても、第1構成例と同様の効果が得られる。図12は、本実施形態の第4構成例における液晶表示パネルLPNについて一画素PXの構造を液晶表示パネルLPNの法線方向から見た概略平面図である。この第4構成例は、第1主画素電極PA1及び第2主画素電極PA2のそれぞれの幅W1が第1主共通電極CA1、第2主共通電極CA2、及び、第3主共通電極CA3のそれぞれの幅W2とは異なる例に相当する。なお、図示した例では、第1電極間距離L1、第2電極間距離L2、第3電極間距離L3、及び、第4電極間距離L4については、第1構成例と同様に設定したが、第2構成例や第3構成例と同様に設定しても良い。図示した例では、第1主画素電極PA1及び第2主画素電極PA2の幅W1が第1主共通電極CA1、第2主共通電極CA2、及び、第3主共通電極CA3の幅W2よりも大きい。一例として、第1主画素電極PA1及び第2主画素電極PA2の幅W1は5μmであり、第1主共通電極CA1、第2主共通電極CA2、及び、第3主共通電極CA3の幅W2は2μmである。なお、第1主共通電極CA1、第2主共通電極CA2、及び、第3主共通電極CA3の幅W2が第1主画素電極PA1及び第2主画素電極PA2の幅W1より大きくても良い。図13は、本実施形態の第4構成例における液晶表示パネルLPNについて一画素PXの他の構造を液晶表示パネルLPNの法線方向から見た概略平面図である。図示した例では、第1主画素電極PA1及び第2主画素電極PA2の幅W1は2μmであり、第1主共通電極CA1、第2主共通電極CA2、及び、第3主共通電極CA3の幅W2は5μmである。このような図12及び図13に示した第4構成例においても、第1構成例と同様の効果が得られる。次に、本実施形態の効果について検証した。ここでは、比較例として、第1電極間距離L1、第2電極間距離L2、第3電極間距離L3、及び、第4電極間距離L4が略同等であり且つ最適電極間距離Lopよりも小さく設定した構成について、組ズレが生じたときの輝度バラツキをシミュレーションした。これに対して、本実施形態の第1構成例について、同一条件の組ズレが生じたときの輝度バラツキをシミュレーションしたところ、比較例に対して輝度バラツキが30低減することが確認された。また、本実施形態の第2構成例について、同一条件の組ズレが生じたときの輝度バラツキをシミュレーションしたところ、比較例に対して輝度バラツキが15低減することが確認された。以上説明したように、本実施形態によれば、表示品位の良好な液晶表示装置を提供することが可能となる。なお、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これらの新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。