"ゲート電極と、一対のソースドレイン電極と、前記ゲート電極と前記一対のソースドレイン電極との間に設けられると共に、多結晶酸化物半導体材料を含み、前記多結晶酸化物半導体材料の平均結晶粒の直径よりも膜厚の薄いチャネル層とを備えた薄膜トランジスタ。前記多結晶酸化物半導体材料はIn2O3系酸化物半導体である、請求項1に記載の薄膜トランジスタ。前記In2O3系酸化物半導体を含むチャネル層において、222面または400面がキャリア走行方向と一致する、請求項2に記載の薄膜トランジスタ。前記多結晶酸化物半導体材料の結晶構造がBixbyite構造をとる、請求項1に記載の薄膜トランジスタ。前記Bixbyite構造をとる多結晶酸化物半導体を含むチャネル層において、結晶粒の結晶軸が222もしくは400に軸配向している、請求項4に記載の薄膜トランジスタ。前記チャネル層は不純物材料を含む、請求項1に記載の薄膜トランジスタ。前記不純物材料は、チタンTi,アルミニウムAl,ガリウムGa,亜鉛Zn,スズSn,モリブデンMoおよびランタノイド系元素のうちの少なくとも1種である、請求項6に記載の薄膜トランジスタ。表示素子と、前記表示素子を駆動するための薄膜トランジスタとを有し、前記薄膜トランジスタは、ゲート電極と、一対のソースドレイン電極と、前記ゲート電極と前記一対のソースドレイン電極との間に設けられると共に、多結晶酸化物半導体材料を含み、前記多結晶酸化物半導体材料の平均結晶粒の直径よりも膜厚の薄いチャネル層とを備えた表示装置。表示素子と、この表示素子を駆動するための薄膜トランジスタとを有する表示装置を有し、前記薄膜トランジスタは、ゲート電極と、一対のソースドレイン電極と、前記ゲート電極と前記一対のソースドレイン電極との間に設けられると共に、多結晶酸化物半導体材料を含み、前記多結晶酸化物半導体材料の平均結晶粒の直径よりも膜厚の薄いチャネル層とを備えた電子機器。しかしながら、多結晶酸化物半導体は結晶粒界による素子特性のばらつきが大きいという問題がある。具体的には、粒界部分ではキャリアの走行が阻害されるため、キャリアは粒界を避けて移動する。これにより、キャリアの走行経路が不安定となり、キャリア輸送特性のばらつきおよびヒステリシス現象が発生する。この問題を解決するために、例えば特許文献2では結晶粒界を低減する方法として成膜温度を上げて多結晶酸化物半導体を構成する結晶を単結晶に近づけることが記載されている。しかしながら、大型で、且つ、ガラス基板を用いる場合にはアニール温度は最高でも350°C以下にする必要があるため十分な単結晶化は行われず、素子特性のばらつきを改善することは困難であった。本発明はかかる問題点に鑑みてなされたもので、その目的は、キャリアの移動度が高く、且つ、素子特性のばらつきが低減された多結晶系酸化物半導体を用いた薄膜トランジスタならびにこれを用いた表示装置および電子機器を提供することにある。本発明の薄膜トランジスタは、ゲート電極と、一対のソースドレイン電極と、ゲート電極と一対のソースドレイン電極との間に設けられると共に、多結晶酸化物半導体材料を含み、多結晶酸化物半導体材料の平均結晶粒の直径よりも膜厚の薄いチャネル層とからなるものである。本発明の表示装置は、表示素子と、上記本発明の薄膜トランジスタとを備えたものである。本発明の電子機器は、表示素子と、上記本発明の薄膜トランジスタとを備えたものである。本発明の薄膜トランジスタでは、チャネル層の膜厚が多結晶酸化物半導体の平均結晶粒の直径よりも薄くなっているため、キャリアの走行方向が制御される。本発明の薄膜トランジスタによれば、ゲート電極と一対のソースドレイン電極との間のチャネル層を多結晶酸化物半導体により形成し、その膜厚を多結晶酸化物半導体材料の平均結晶粒の直径よりも薄くしたので、キャリアの走行方向が制御される。これによりキャリアの走行経路が安定化し、キャリアの移動度を保ちつつ素子特性のばらつきを低減することが可能となる。よってこの多結晶酸化物半導体をチャネル層に用いた薄膜トランジスタを備えた表示装置および電子機器の高性能化を図ることが可能となる。以下、本発明の実施の形態について図面を参照して詳細に説明する。尚、説明は以下の順序で行う。1.実施の形態ボトムゲート型TFT2.変形例トップゲート型TFT3.適用例表示装置および電子機器の例実施の形態[薄膜トランジスタ1の構成]図1は、本発明の一実施の形態に係る薄膜トランジスタ1の断面構造を表すものである。薄膜トランジスタ1は、いわゆるボトムゲート型逆スタガー構造のTFTであり、チャネル層14に多結晶酸化物半導体を用いたものである。この薄膜トランジスタ1では、ガラス等よりなる基板11上に、ゲート電極12、ゲート絶縁膜13、チャネル層14およびソースドレイン電極15A,15Bがこの順に形成されている。ソースドレイン電極15A,15B上には、基板11の全面に渡って保護膜16が形成されている。ゲート電極12は、薄膜トランジスタ1に印加されるゲート電圧によってチャネル層14中のキャリア密度ここでは、電子密度を制御する役割を果たすものである。このゲート電極12は、例えばモリブデンMo、アルミニウムAlおよびアルミニウム合金等のうちの1種よりなる単層膜、または2種以上よりなる積層膜により構成されている。なお、アルミニウム合金としては、例えばアルミニウム-ネオジム合金が挙げられる。ゲート絶縁膜13は、ゲート電極12を覆うものであり、例えばゲート電極12上を含む基板11の表面全体にわたって形成される。このゲート絶縁膜の材料は、例えばシリコンをSiを含む絶縁材料から構成されている。具体的にはシリコン酸化膜、シリコン窒化膜、シリコン窒化酸化膜等が挙げられる。ゲート絶縁膜13の膜厚は、例えば200nm~300nmである。チャネル層14は、ゲート電圧の印加によりソースドレイン電極15A,15B間にチャネルを形成するものである。チャネル層14の材料としては、例えば、In2O3系酸化物半導体が挙げられる。より具体的には、In2O3およびIn2O3に不純物を添加した酸化物半導体In2O3:Xが挙げられる。不純物Xは、例えば、チタンTi,アルミニウムAl,ガリウムGa,亜鉛Zn,モリブデンMo,スズCnおよびランタノイド元素等が挙げられる。また、In2O3:Xと同じ結晶構造を有するBixbyite構造の材料を用いてもよい。なお、結晶構造は異なるが、ZnO系酸化物半導体,SnO系酸化物半導体を用いてもよい。上記多結晶酸化物半導体の中でもIn2O3系酸化物半導体はキャリア移動度が高く、特に222面を基板11と並行になるように成膜することでより高い移動度が得られる。図2AはIn2O3の222面の結晶構造を表したものであり、222面においてIn面が形成されていることがわかる。このようにIn2O3系酸化物半導体の結晶構造は隣接するInの距離が近く、図2Bに示したようにInの5s軌道が互いに重なる。In2O3系酸化物半導体の移動度の高さは、重なった5s軌道がキャリアの伝導経路となることによると考えられる。即ち、222面を基板11と並行に成膜することによりキャリアの走行方向にIn-In結合がつながり、最も高い移動度が得られる。図3は、In2O3系酸化物半導体の400面の結晶構造を表したものである。図3からわかるように400面においてもInが互いに隣接している。このため、400面を基板11と並行になるように成膜することでも222面と同様に高い移動度が得られる。更に、本実施の形態のチャネル層14の膜厚は、チャネル層14を構成する多結晶酸化物半導体の平均結晶粒の直径以下とすることが望ましい。多結晶酸化物半導体の結晶粒径の大きさに制限はないが、実用的には10~20nm以上であることが望ましい。このため、チャネル層14の具体的な膜厚は20nm以下、より好ましくは10nm以下であることが望ましい。チャネル層14の膜厚をチャネル層を構成する多結晶酸化物半導体の平均結晶粒の直径よりも薄くすることにより、チャネル層14を移動するキャリアの走行方向が制御され、キャリアの走行経路が安定する。なお、多結晶酸化物半導体の結晶粒径は大きいほど望ましいので上限は特にない。また、上記元素の他にガリウムGa,アルミニウムAl,チタンTi、亜鉛ZnスズSn、モリブデンMoおよびランタノイド系の元素を含んでいてもよい。ソースドレイン電極15A,15Bは、例えばモリブデン、アルミニウム、銅Cu、チタン、ITOインジウム錫酸化物および酸化チタン等のうち1種よりなる単層膜またはこれらのうちの2種以上よりなる積層膜である。例えば、モリブデン、アルミニウム、モリブデンの順に、例えば50nm、500nm、50nmの膜厚で積層した3層膜や、ITOおよび酸化チタン等の酸素を含む金属化合物のような酸素との結びつきの弱い金属または金属化合物を用いることが望ましい。これにより、多結晶酸化物半導体の電気特性を安定して保持することができる。逆に、ソースドレイン電極15A,15Bを酸素との結びつきが強い金属で構成した場合には、ソースドレイン電極15A,15Bは、多結晶酸化物半導体に接触して形成されるため、酸化物半導体中の酸素が引き抜かれて酸素欠陥を生じ、電気特性が悪化してしまう。保護膜16は、例えば酸化アルミニウム膜またはシリコン酸化膜等の単層膜、もしくは酸化アルミニウム膜とシリコン酸化膜との積層膜により構成されている。なお、ここで用いる酸化アルミニウム膜は、薄膜トランジスタで通常用いられる高密度な酸化アルミニウム膜である。この保護膜16の厚みは、例えば10nm~100nmであり、好ましくは50nm以下である。酸化物半導体膜は水素の混入や水分の吸着等によって、その電気特性が変化するという課題があるが、保護膜16として高密度な酸化アルミニウム膜を用いることにより、その優れたガスバリア性によって水素の混入や水分の吸着等によるチャネル層14の電気特性の変化を防止することができる。また、保護膜16として酸化アルミニウム膜を用いることにより、酸化物半導体の電気特性を劣化させることなく、保護膜形成が可能となる。[薄膜トランジスタ1の製造方法]図4は、薄膜トランジスタ1の製造方法を説明するための図である。薄膜トランジスタ1は、例えば次のようにして製造することができる。まず、図4Aに示したように、基板11上の全面にスパッタリング法や蒸着法により金属膜、例えばMo膜100nmの厚さで形成したのち、このMo膜を、例えばフォトリソグラフィ法を用いてパターニングすることにより、ゲート電極12を形成する。続いて、図4Bに示したように、基板11およびゲート電極12上を覆うように、例えばSiO2膜を、例えばプラズマCVD法を用いて例えば300nmの厚さで成膜することにより、ゲート絶縁膜13を形成する。具体的には、原料ガスとしてシランおよび一酸化二窒素N2Oを含む混合ガスを用いたプラズマCVD法により、SiO2膜よりなるゲート絶縁膜13を成膜する。次いで、図4Cに示したように、チャネル層14を、例えばパルスレーザ堆積PulsedLaserDeposition;PLD法により形成する。具体的には、多結晶酸化物半導体として酸化インジウムIn2O3を用いる場合には、レーザを集光してターゲットIn2O3を蒸発させて基板11上に蒸着させる。この際、例えばこのPLD装置においては、真空容器内をその真空度が例えば1×104Pa以下になるまで排気したのち、酸素ガスを導入し、酸素圧が8Paとなるように調整してアブレーションさせる。図5は酸素圧によるIn2O3単膜のX線回折Xraydiffraction;XRDスペクトル変化を表したものである。結晶の配向を制御するために成膜条件を最適化する必要がある。多結晶酸化物半導体は成膜時の酸素圧によって結晶の配向が変化する。一般的に酸素圧が低い場合には、結晶化しやすいが配向にばらつきが生じる傾向がある。一方、酸素圧が高い場合には、結晶化は起こりにくいが配向がそろいやすい。図5からわかるように、In2O3は成膜時の酸素圧を8Paとすることにより222面にInの配向がそろう。即ち、222面を基板11に対して並行に成膜することが可能となる。また、チャネルのキャリア濃度は、酸素ガスの流量を調節することにより制御することができる。なお、本実施の形態の多結晶酸化物半導体を用いたチャネル層14は上記PLD法以外にスパッタ法を用いて成膜してもよい。続いて、図4Dに示したように、チャネル層14上に、例えばMo,Al,Moの順に積層された金属膜を例えばスパッタ法により成膜する。この後、リン酸、硝酸および酢酸を含む混合液を用いたウェットエッチング法により、形成した金属膜をパターニングする。これにより、ソースドレイン電極15A,15Bがそれぞれ形成される。次いで、ソースドレイン電極15A,15B上に、保護膜16を、例えばAl2O3膜を例えばスパッタ法や原子層成膜AtomicLayerDeposition;ALD法を用いて例えば500nmの厚さで形成することにより、図1に示した薄膜トランジスタ1を完成する。[薄膜トランジスタ1の作用効果]次いで、本実施の形態の薄膜トランジスタ1の作用、効果について説明する。薄膜トランジスタ1では、図示しない配線層を通じてゲート電極12に所定の閾値電圧以上のゲート電圧が印加されると、チャネル層14にチャネルが形成され、ソースドレイン電極15A,15B間に電流ドレイン電流が流れ、トランジスタとして機能する。ここで、多結晶酸化物半導体の膜厚と移動度の関係について、上記成膜条件酸素圧8Pa,レーザパワー60mJで作製したIn2O3を用いて説明する。図6は、成膜後のアニール未処理のIn2O3膜およびアニール処理済みのIn2O3膜の膜厚による移動度の変化をHall測定したものである。膜厚が薄い10nm場合にはアニール処理の有無にかかわらず30cm2/Vsと高い移動度を示している。しかしながら、アニール処理を行っていないIn2O3膜では、膜厚が厚くなるに従い移動度は低下し、20nmですでに10cm2/Vsまで低下する。10cm2/VsとはIn系アモルファス酸化物半導体の移動度とほぼ同じである。これに対し、アニール処理をしたIn2O3膜では、膜厚が厚くなるに従い移動度が高くなり、60cm2/Vs程度まで向上する。その理由を以下に説明する。図7A,Bは膜厚が厚いアニール未処理Aおよび処理済みBのIn2O3膜内の構造およびキャリアの走行経路を模式的に表したものである。アニール未処理のIn2O3膜では、結晶粒界に多くのアモルファス図中Aが残留した状態となっている。前述のようにアモルファス部分の酸素は欠損しやすく、酸素の欠損によりキャリア濃度が高くなる。従って、キャリアは移動度の高い結晶部分時中Cよりもキャリア濃度の高いアモルファス部分を選択的に走行するため、移動度はアモルファス酸化物半導体の移動度と同程度となる。これに対して、アニール処理済みのIn2O3膜では、アニール処理により結晶粒界に存在するアモルファスが減少する。更に、In2O3の結晶の配向性が改善し結晶粒界が低減されることにより、図7Bに示したようにキャリアが移動度の高い結晶部分を選択的に走行するようになる。アニール処理済みのIn2O3膜では、膜厚が厚くなるに従って移動度の高い結晶部分が増加するためキャリアが結晶部分を走行しやすくなり、キャリアの移動度が向上する。しかしながら、図7Bからわかるようにキャリアはアモルファス部分を避けて走行するため走行方向は非常に複雑となる。この走行方向の複雑さ不安定さが素子内における特性のばらつきの原因となる。図8は多結晶酸化物半導体をチャネル層に用いた従来のチャネル層の膜厚が厚いTFTにおけるVg-Id特性を示したものである。図8ではVdsを0.1Vから10Vに上昇させた際にIdが変動している。これは、電流の流れが電圧の変化によって結晶粒界で変化した、即ちヒステリシスが発生したためと考えられる。これに対して本実施の形態のTFT1では、多結晶酸化物半導体を用いたチャネル層14の膜厚を多結晶酸化物半導体材料の平均結晶粒の直径以下とした。ここでIn2O3半導体の膜厚をその平均結晶粒の直径よりも薄くした場合のキャリアの走行について説明する。図9Aは上記薄膜トランジスタ1の製造方法に沿って作製した膜厚が平均結晶粒の直径以下例えば膜厚10nmのIn2O3膜内の構造およびキャリアの走行経路を模式的に表したものである。図9Aからわかるように膜厚が結晶粒径以下であるため走行方向に連なるアモルファス部分が存在しない。このためキャリアの走行経路は、上記膜厚の厚いアニール未処理のIn2O3膜図7Aとは異なり、アモルファス部分および結晶部分の両方を通ることになる。従ってアニール処理を行っていない場合でも、膜厚の厚いIn2O3膜とは異なり、キャリアの移動度は高く保たれる。次に、上記薄膜トランジスタ1の製造方法に従って膜厚の薄いIn2O3膜を形成したのち、アニール処理を行った場合のIn2O3膜内の構造およびキャリアの走行経路について図9Bを用いて説明する。膜厚の薄いIn2O3膜では、上記膜厚の厚いIn2O3膜と同様に、アニール処理によってアモルファスの結晶化は進行するが、結晶粒界の低減には限界がある。特に、c軸配向が進んでも、面内の回転成分の結晶軸のずれは回復しにくいため、キャリアはアニール未処理のIn2O3膜と同様に粒界のアモルファス部分と結晶部分の両方を通ることになる。このためアニール処理をした膜厚の厚いIn2O3膜図7Bのようにキャリアの移動度が向上することはないが、キャリアの走行経路の複雑化は起こらない。このため図10に示したように、本実施の形態のTFT1のVg-Id特性にはキャリアの走行経路の複雑化によるヒステリシスは見られない。即ち、素子内における特性のばらつきが改善される。なお、本実施の形態のTFT1では、In2O3膜の成膜後のアニール処理の有無は特に問わないが、アニール処理を行うことにより不安定なIn-O結合が減少するため、温度や酸素欠損による移動度の経時的な特性変化が抑制される。このように、本実施の形態のTFT1では、ゲート電極12と一対のソースドレイン電極15A,15Bとの間のチャネル層14を多結晶酸化物半導体により形成し、その膜厚を多結晶酸化物半導体材料の平均結晶粒の直径よりも薄くした。これにより、チャネル層14内を走行するキャリアは粒界により必ず散乱を受けるが、ほぼすべてのキャリアが同じ回数だけ粒界散乱をうけるために、粒界散乱による特性ばらつきがでることがない。即ち、キャリアの走行方向が安定化するため、キャリアの移動度を保ちつつ素子特性のばらつきを低減することが可能となる。変形例図11は、本発明の変形例に係る薄膜トランジスタ2の断面構造を表すものである。薄膜トランジスタ2は、いわゆるトップゲート型スタガー構造のTFTであり、チャネル層14に多結晶酸化物半導体を用いたものである。この薄膜トランジスタ2では、ガラス等よりなる基板11上に、ソースドレイン電極15A,15B、チャネル層14、ゲート絶縁膜13およびゲート電極12がこの順に形成されている。ゲート電極12上には、基板11の全面に渡って保護膜16が形成されている。なお、本変形例では、上記実施の形態で説明したボトムゲート型のTFTと各構成要素同士の配置関係は異なるものの、それぞれの機能および構成材料は同様であるため、便宜上同一の符号を付し、適宜説明を省略する。本変形例では、チャネル層14に多結晶酸化物半導体を用い、このチャネル層14の膜厚を多結晶酸化物半導体の平均結晶粒よりも薄くすることにより、上記実施の形態のボトムゲート型TFTと同様の効果が得られる。適用例次に、上記実施の形態および変形例に係る薄膜トランジスタの表示装置および電子機器への適用例について説明する。[表示装置]図12は、有機ELディスプレイとして用いられる表示装置有機EL素子を用いた表示装置の構成例を表すものである。この表示装置は、例えば、TFT基板前述した基板11上に、表示素子としての有機EL素子有機電界発光素子を含む複数の画素PXLCがマトリクス状に配置されてなる表示領域30を有している。この表示領域30の周辺には、信号線駆動回路としての水平セレクタHSEL31と、走査線駆動回路としてのライトスキャナWSCN32と、電源線駆動回路としての電源スキャナDSCN33とが設けられている。表示領域30において、列方向には複数整数n個の信号線DTL1~DTLnが配置され、行方向には、複数整数m個の走査線WSL1~WSLmおよび電源線DSL1~DSLmがそれぞれ配置されている。また、各信号線DTLと各走査線WSLとの交差点に、各画素PXLC赤色R、緑色Gおよび青色Bに対応する画素のいずれか1つが設けられている。各信号線DTLは水平セレクタ31に接続され、この水平セレクタ31から各信号線DTLへ映像信号が供給されるようになっている。各走査線WSLはライトスキャナ32に接続され、このライトスキャナ32から各走査線WSLへ走査信号選択パルスが供給されるようになっている。各電源線DSLは電源スキャナ33に接続され、この電源スキャナ33から各電源線DSLへ電源信号制御パルスが供給されるようになっている。図13は、画素PXLCにおける回路構成例を表したものである。各画素PXLCは、有機EL素子3Dを含む画素回路40を有している。この画素回路40は、サンプリング用トランジスタ3Aおよび駆動用トランジスタ3Bと、保持容量素子3Cと、有機EL素子3Dとを有するアクティブ型の駆動回路である。これらのトランジスタ3A,3Bが、上記実施の形態等の薄膜トランジスタに相当する。サンプリング用トランジスタ3Aは、そのゲートが対応する走査線WSLに接続され、そのソースおよびドレインのうちの一方が対応する信号線DTLに接続され、他方が駆動用トランジスタ3Bのゲートに接続されている。駆動用トランジスタ3Bは、そのドレインが対応する電源線DSLに接続され、ソースが有機EL素子3Dのアノードに接続されている。また、この有機EL素子3Dのカソードは、接地配線3Hに接続されている。なお、この接地配線3Hは、全ての画素PXLCに対して共通に配線されている。保持容量素子3Cは、駆動用トランジスタ3Bのソースとゲートとの間に配置されている。サンプリング用トランジスタ3Aは、走査線WSLから供給される走査信号選択パルスに応じて導通することにより、信号線DTLから供給される映像信号の信号電位をサンプリングし、保持容量素子3Cに保持するものである。駆動用トランジスタ3Bは、所定の第1電位図示せずに設定された電源線DSLから電流の供給を受け、保持容量素子3Cに保持された信号電位に応じて、駆動電流を有機EL素子3Dへ供給するものである。有機EL素子3Dは、この駆動用トランジスタ3Bから供給された駆動電流により、映像信号の信号電位に応じた輝度で発光するようになっている。この表示装置では、走査線WSLから供給される走査信号選択パルスに応じてサンプリング用トランジスタ3Aが導通することにより、信号線DTLから供給された映像信号の信号電位がサンプリングされ、保持容量素子3Cに保持される。また、上記第1電位に設定された電源線DSLから駆動用トランジスタ3Bへ電流が供給され、保持容量素子3Cに保持された信号電位に応じて、駆動電流が有機EL素子3D赤色、緑色および青色の各有機EL素子へ供給される。そして、各有機EL素子3Dは、供給された駆動電流により、映像信号の信号電位に応じた輝度で発光する。これにより、表示装置において、映像信号に基づく映像表示がなされる。[電子機器]以下、上記表示装置の電子機器への適用例について説明する。上記表示装置は、テレビジョン装置,デジタルカメラ,ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置あるいはビデオカメラなどのあらゆる分野の電子機器に適用することが可能である。言い換えると、上記表示装置は、外部から入力された映像信号あるいは内部で生成した映像信号を、画像あるいは映像として表示するあらゆる分野の電子機器に適用することが可能である。モジュール上記表示装置は、例えば図14に示したようなモジュールとして、後述の適用例1~5などの種々の電子機器に組み込まれる。このモジュールは、例えば、基板11の一辺に、封止用基板50から露出した領域210を設け、この露出した領域210に、水平セレクタ31、ライトスキャナ32および電源スキャナ33の配線を延長して外部接続端子図示せずを形成したものである。この外部接続端子には、信号の入出力のためのフレキシブルプリント配線基板FPC;FlexiblePrintedCircuit220が設けられていてもよい。適用例1図15は、テレビジョン装置の外観を表したものである。このテレビジョン装置は、例えば、フロントパネル310およびフィルターガラス320を含む映像表示画面部300を有しており、この映像表示画面部300が上記表示装置に相当する。適用例2図16は、デジタルカメラの外観を表したものである。このデジタルカメラは、例えば、フラッシュ用の発光部410、表示部420、メニュースイッチ430およびシャッターボタン440を有しており、この表示部420が上記表示装置に相当する。適用例3図17は、ノート型パーソナルコンピュータの外観を表したものである。このノート型パーソナルコンピュータは、例えば、本体510,文字等の入力操作のためのキーボード520および画像を表示する表示部530を有しており、この表示部530が上記表示装置に相当する。適用例4図18は、ビデオカメラの外観を表したものである。このビデオカメラは、例えば、本体部610,この本体部610の前方側面に設けられた被写体撮影用のレンズ620,撮影時のスタート/ストップスイッチ630および表示部640を有している。この表示部640が上記表示装置に相当する。適用例5図19は、携帯電話機の外観を表したものである。この携帯電話機は、例えば上側筐体710と下側筐体720とを連結部ヒンジ部730で連結したものであり、ディスプレイ740,サブディスプレイ750,ピクチャーライト760およびカメラ770を有している。そして、これらのうちのディスプレイ740またはサブディスプレイ750が、上記表示装置に相当する。以上、実施の形態および変形例を挙げて本発明を説明したが、本発明は上記実施の形態等に限定されず、種々の変形が可能である。例えば、上記実施の形態等では、ゲート絶縁膜をシリコン酸化膜からなる単層膜としたが、これに限らずシリコン酸化膜とシリコン窒化膜との2層膜や低密度の酸化アルミニウムをシリコン酸化膜またはシリコン窒化膜で挟持した3層膜や4層以上を積層した構造であってもよい。"