"複数のスイッチング素子、及び該スイッチング素子にそれぞれ電気的に接続された複数の電極部が形成された第1基板と、該第1基板に対向配置された第2基板とを備え、上記電極部が、第1導電膜と、該第1導電膜に積層され且つ第1導電膜よりも電気抵抗が低い低抵抗金属膜からなる第2導電膜とを有する表示装置を製造する方法であって、上記第1基板を構成する基板に、上記第1導電膜及び上記第2導電膜を順に積層した積層体を形成する工程と、上記第2導電膜の一部を除去して上記第1導電膜が上記第2導電膜に重なっていないコンタクト領域を形成することにより、上記積層体から電極部を形成する工程と、上記電極部が形成された上記基板上に感光性材料からなる平坦化膜を上記電極部を覆うように形成し、上記コンタクト領域の内側位置で上記平坦化膜を貫通するコンタクトホールを形成する工程と、上記コンタクトホールの内側で上記平坦化膜から露出している上記第1導電膜を覆うように、上記平坦化膜の表面に画素電極を形成する工程とを有することを特徴とする表示装置の製造方法。請求項1に記載された表示装置の製造方法において、上記積層体を覆う保護膜を形成し、該保護膜に当該保護膜から上記積層体における上記第2導電膜の一部が露出するように開口部を形成する工程を有し、上記電極部を形成する工程では、上記保護膜の開口部において露出している上記第2導電膜を除去することにより、上記コンタクト領域を形成することを特徴とする表示装置の製造方法。請求項2に記載された表示装置の製造方法において、上記保護膜に開口部を形成する工程では、上記保護膜の表面にレジストからなるマスクパターンを形成し、当該マスクパターンから露出している上記保護膜をエッチングすることを特徴とする表示装置の製造方法。請求項1に記載された表示装置の製造方法において、上記電極部を覆う保護膜を形成した後に、該保護膜上に上記平坦化膜を形成して上記コンタクトホールを形成する工程を行うことを特徴とする表示装置の製造方法。請求項1乃至4の何れか1つに記載された表示装置の製造方法において、上記第2導電膜を構成する低抵抗金属膜は、アルミニウム膜又はアルミニウムを主体としたアルミニウム合金膜であることを特徴とする表示装置の製造方法。請求項1乃至5の何れか1つに記載された表示装置の製造方法において、上記第1導電膜はチタニウム膜であることを特徴とする表示装置の製造方法。請求項1乃至6の何れか1つに記載された表示装置の製造方法において、上記表示装置は、上記第1基板と上記第2基板との間に液晶層が設けられた液晶表示装置であることを特徴とする表示装置の製造方法。複数のスイッチング素子、及び該スイッチング素子にそれぞれ電気的に接続された複数の電極部が形成された第1基板と、上記第1基板に対向配置された第2基板とを備え、上記電極部が、第1導電膜と、該第1導電膜に積層され且つ第1導電膜よりも電気抵抗が低い低抵抗金属膜からなる第2導電膜とを有する表示装置であって、上記電極部は、上記第1導電膜が上記第2導電膜に重なっていないコンタクト領域を有し、上記第1基板上には、上記電極部を覆うと共に感光性材料からなる平坦化膜が形成され、上記コンタクト領域の内側位置には、上記平坦化膜を貫通するコンタクトホールが形成され、上記平坦化膜の表面には、上記コンタクトホールの内側で上記平坦化膜から露出している上記第1導電膜を覆うように、画素電極が形成され、上記コンタクトホールの内周面は、段差なくなだらかに形成されていることを特徴とする表示装置。請求項8に記載された表示装置において、上記電極部を直接に覆う保護膜を有し、上記保護膜は、上記コンタクト領域と同じ領域に形成された開口部を有し、上記コンタクトホールは、上記コンタクト領域及び上記保護膜の開口部の内側位置に形成されていることを特徴とする表示装置。請求項8に記載された表示装置において、上記電極部を直接に覆う保護膜を有し、上記保護膜は、上記コンタクト領域の内側位置に形成された開口部を有し、上記開口部は、上記コンタクトホールの内周面の一部を構成していることを特徴とする表示装置。請求項8乃至10の何れか1つに記載された表示装置において、上記第2導電膜を構成する低抵抗金属膜は、アルミニウム膜又はアルミニウムを主体としたアルミニウム合金膜であることを特徴とする表示装置。請求項8乃至11の何れか1つに記載された表示装置において、上記第1導電膜はチタニウム膜であることを特徴とする表示装置。請求項8乃至12の何れか1つに記載された表示装置において、上記表示装置は、上記第1基板と上記第2基板との間に液晶層が設けられた液晶表示装置であることを特徴とする表示装置。ここで、図25~図37を参照して、本発明の関連技術について説明する。図32は、本発明の関連技術におけるTFT基板を一部拡大して示す断面図である。図25~図31は、図32のTFT基板の製造工程を示す断面図である。図37は、TFT基板の製造工程を説明するための表である。上記特許文献2では、コンタクトホールが形成される層間絶縁膜が1層のシリコン窒化膜であったのに対し、この関連技術では当該層間絶縁膜をPAS膜及び有機絶縁膜の2層によって構成したものである。図32に示すように、TFT基板100は、ガラス基板101上に形成されたTFT部102と、コンタクトホール部103と、端子部104とを有している。TFT部102は、ガラス基板101上に形成されたゲート電極105と、ゲート電極105を覆うゲート絶縁膜106と、ゲート絶縁膜106に形成された半導体層107と、半導体層107の表面に形成されたドレイン引き出し電極108及びソース引き出し電極109とを有している。ドレイン引き出し電極108及びソース引き出し電極109は、それぞれ下層側のチタニウム膜111と、上層側のアルミニウム膜112とにより構成されている。半導体層107、ドレイン引き出し電極108及びソース引き出し電極109は、PAS膜113により覆われている。さらに、PAS膜113の表面には、感光性有機絶縁膜114が積層されている。有機絶縁膜114の表面は平坦化されており、その表面にITOからなる画素電極115が形成されている。また、コンタクトホール部103は、ガラス基板101上に形成された補助容量配線116と、補助容量配線116を覆う上記ゲート絶縁膜106と、ゲート絶縁膜106の表面に形成された半導体層117と、この半導体層117の一部を覆うドレイン引き出し電極108とを有している。ドレイン引き出し電極108は、上記TFT部102のドレイン引き出し電極108と繋がっている。補助容量配線116上には、ドレイン引き出し電極108及びソース引き出し電極109を覆うPAS膜113及び有機絶縁膜114が形成されると共に、これらのPAS膜113及び有機絶縁膜114を貫通するコンタクトホール118が形成されている。コンタクトホール118の内側表面には、ドレイン引き出し電極108に電気的に接続された画素電極115が形成されている。また、端子部104は、ガラス基板101上に形成された下部端子層120と、下部端子層120を覆う上記ゲート絶縁膜106と、ゲート絶縁膜106の表面に形成された半導体層121と、半導体層121を覆うように形成されたチタニウム膜111とを有している。下部端子層120上には、これらのチタニウム膜111、半導体層121及びゲート絶縁膜106を貫通するコンタクトホール122が形成されている。チタニウム膜111の表面には、コンタクトホール122を介して下部端子層120に接続された上部端子層123が形成されている。上部端子層123はITOによって形成されている。次に、上記TFT基板100の製造方法について説明する。まず、図25に示すように、ガラス基板101の表面に成膜した金属膜に対し、フォトリソグラフィ及びエッチングを行うことにより、ゲート電極105、補助容量配線116及び下部端子層120を形成する。次に、図26に示すように、上記ゲート電極105、補助容量配線116及び下部端子層120を覆うゲート絶縁膜106を形成した後に、このゲート絶縁膜106の表面に半導体材料層を成膜する。続いて、この半導体材料層にフォトリソグラフィ及びエッチングを行うことにより、半導体層107,117,121を島状に形成する。次に、図27に示すように、下部端子層120の上方に半導体層121及びゲート絶縁膜106を貫通するコンタクトホール122を、フォトリソグラフィ及びエッチングによって形成する。次に、図28に示すように、チタニウム材料層及びアルミニウム合金材料層をこの順に成膜した後に、これをフォトリソグラフィ及びエッチングすることにより、TFT部102の形成領域にドレイン引き出し電極108及びソース引き出し電極109を形成する一方、コンタクトホール部103の形成領域と端子部104の形成領域とに、それぞれチタニウム膜111及びアルミニウム膜112からなる積層体を島状に形成する。このとき、コンタクトホール部103の形成領域では、半導体層117の一部を上記積層体から露出させておく。次に、図29に示すように、窒化シリコンからなるPAS膜113を、上記ドレイン引き出し電極108等を覆うように成膜する。さらに、このPAS膜113の表面に有機絶縁膜114を塗布して形成する。その後、有機絶縁膜114をフォトリソグラフィにより、コンタクトホール部103の形成領域における半導体層117上方にコンタクトホール118を形成すると共に、端子部104の形成領域から有機絶縁膜114を除去する。次に、図30に示すように、有機絶縁膜114から露出しているPAS膜113をエッチングして除去する。次に、図31に示すように、有機絶縁膜114から露出しているアルミニウム膜112をエッチングして除去する。その後、図32に示すように、有機絶縁膜114の表面と、端子部104の形成領域とに成膜したITO膜をフォトリソグラフィ及びエッチングすることにより、画素電極115及び上部端子層123を形成する。こうして、TFT基板100を製造する。ここで、図31におけるエッチング工程について、図33~図36を参照して説明する。図33は、図31におけるコンタクトホール部103を模式的に示す平面図である。図34は、図33におけるXXXIV-XXXIV線断面図である。図35は、図33におけるXXXV-XXXV線断面図である。図36は、図33におけるXXXVI-XXXVI線断面図である。低抵抗金属材料であるアルミニウム膜又はアルミニウムを主体としたアルミニウム合金膜は、画素電極115である透明導電膜ITOと確実にコンタクトできないため、この図31のエッチング工程において、コンタクトホール118内に臨むドレイン引き出し電極108の低抵抗金属膜アルミニウム膜112をウェットエッチングによって除去する必要がある。しかし、ウェットエッチングは等方性エッチングであるため、図34及び図36に示すように、アルミニウム膜112が層間絶縁膜PAS膜113の下側に潜り込むようにサイドエッチングオーバエッチングされて段差130が形成されてしまう。そして、このような段差130では、画素電極115に断線部131が生じ易いという問題がある。これに対して、上記TFT基板100では、上記コンタクトホール118が、ドレイン引き出し電極108が存在する領域と存在しない領域とに亘って形成されているため、図34の左側部分及び図35に示すように、ドレイン引き出し電極108が形成されていない領域では画素電極115に断線が生じない。その結果、画素電極115とドレイン引き出し電極108とを確実に接続させることが可能になる。このようにして、上記製造方法によれば、図37に示すように、6回のフォトリソグラフィと、5回の成膜工程と、7回のエッチング工程と、5回の剥離工程が行われることとなる。ところが、上記TFT基板100では、画素電極115とドレイン引き出し電極108とを接続するために、コンタクトホール118内に、ドレイン引き出し電極108の形成領域だけでなく、ドレイン引き出し電極108が形成されていない領域をも配置しなければならず、コンタクトホール118の内径が比較的大きくならざるを得ない。コンタクトホール118が形成される領域は、表示特性が低下することから補助容量配線116によって遮光する必要があるところ、上述のようにコンタクトホールが大きくなると、画素の開口率の低下を招いてしまうという問題がある。本発明は、斯かる諸点に鑑みてなされたものであり、その目的とするところは、低抵抗金属膜を有する電極部と画素電極とを確実に接続しながらも、開口率の向上を図ることにある。上記の目的を達成するために、本発明に係る表示装置の製造方法は、複数のスイッチング素子、及び該スイッチング素子にそれぞれ電気的に接続された複数の電極部が形成された第1基板と、該第1基板に対向配置された第2基板とを備え、上記電極部が、第1導電膜と、該第1導電膜に積層され且つ第1導電膜よりも電気抵抗が低い低抵抗金属膜からなる第2導電膜とを有する表示装置を製造する方法を対象としている。そして、上記第1基板を構成する基板に、上記第1導電膜及び上記第2導電膜を順に積層した積層体を形成する工程と、上記第2導電膜の一部を除去して上記第1導電膜が上記第2導電膜に重なっていないコンタクト領域を形成することにより、上記積層体から電極部を形成する工程と、上記電極部が形成された上記基板上に感光性材料からなる平坦化膜を上記電極部を覆うように形成し、上記コンタクト領域の内側位置で上記平坦化膜を貫通するコンタクトホールを形成する工程と、上記コンタクトホールの内側で上記平坦化膜から露出している上記第1導電膜を覆うように、上記平坦化膜の表面に画素電極を形成する工程とを有する。また、本発明に係る表示装置は、複数のスイッチング素子、及び該スイッチング素子にそれぞれ電気的に接続された複数の電極部が形成された第1基板と、上記第1基板に対向配置された第2基板とを備え、上記電極部が、第1導電膜と、該第1導電膜に積層され且つ第1導電膜よりも電気抵抗が低い低抵抗金属膜からなる第2導電膜とを有する表示装置を対象としている。そして、上記電極部は、上記第1導電膜が上記第2導電膜に重なっていないコンタクト領域を有し、上記第1基板上には、上記電極部を覆うと共に感光性材料からなる平坦化膜が形成され、上記コンタクト領域の内側位置には、上記平坦化膜を貫通するコンタクトホールが形成され、上記平坦化膜の表面には、上記コンタクトホールの内側で上記平坦化膜から露出している上記第1導電膜を覆うように、画素電極が形成され、上記コンタクトホールの内周面は、段差なくなだらかに形成されている。-作用-本発明による製造方法によって製造する表示装置は、第1基板と、第1基板に対向配置された第2基板とを備えている。第1基板には、複数のスイッチング素子と、このスイッチング素子にそれぞれ接続された複数の電極部が形成されている。電極部は、第1導電膜と、この第1導電膜に積層され且つ第1導電膜よりも電気抵抗が低い低抵抗金属膜からなる第2導電膜とを有している。第1導電膜としては例えばチタニウムを適用でき、第2導電膜としては例えばアルミニウム膜又はアルミニウムを主体としたアルミニウム合金膜を適用できる。上記表示装置を製造する場合には、まず、第1基板を構成する基板に、第1導電膜及び第2導電膜を順に積層した積層体を形成する。次に、第2導電膜の一部を除去して第1導電膜が第2導電膜に重なっていないコンタクト領域を形成することにより、積層体から電極部を形成する。次に、電極部が形成された基板上に感光性材料からなる平坦化膜を電極部を覆うように形成し、コンタクト領域の内側位置で平坦化膜を貫通するコンタクトホールを形成する。次に、コンタクトホールの内側で平坦化膜から露出している第1導電膜を覆うように、平坦化膜の表面に画素電極を形成する。そのことによって、画素電極は、コンタクト領域の内側において電極部の第1導電膜に直接に電気的接続されることとなる。したがって、画素電極と電極部とを電気的に接続する目的で、従来のように電極部の形成領域から電極部が形成されていない領域に亘る広い面積でコンタクトホールを形成する必要がないため、コンタクトホールの形成領域を縮小して、開口率を向上させることが可能になる。本発明によれば、電極部が低抵抗金属膜からなる第2導電膜を有するため、その電極部の配線抵抗を低下させることができ、しかも、画素電極をコンタク領域の内側において電極部の第1導電膜に直接に電気的接続できるために、その電極部と画素電極とを確実に接続しながらも開口率の向上を図ることができる。以下、本発明の実施形態を図面に基づいて詳細に説明する。尚、本発明は、以下の実施形態に限定されるものではない。《発明の実施形態1》図1~図12は、本発明の実施形態1を示している。図1は、本実施形態1の液晶表示装置Sの一部を拡大してを示す平面図である。図2は、図1におけるII-II線断面を含む断面図である。図3~図10は、液晶表示装置Sの製造工程を示す断面図である。図11は、本実施形態1の液晶表示装置Sの概略構成を示す断面図である。図12は、本実施形態1におけるTFT基板の製造工程を説明するための表である。本実施形態1では、液晶表示装置Sを表示装置の例に挙げて説明する。液晶表示装置Sは、図11に示すように、第1基板であるアクティブマトリクス基板としてのTFT基板31と、TFT基板31に対向して配置された第2基板としての対向基板32と、TFT基板31及び対向基板32の間に設けられた液晶層33とを有する。また、液晶表示装置Sは、表示領域不図示と、その周囲に設けられた額縁状の非表示領域不図示とを有している。表示領域には、マトリクス状に配置された複数の画素不図示が形成されている。対向基板32には、それぞれ図示省略のカラーフィルタ及び共通電極等が形成されている。また、液晶層33は、上記TFT基板31と対向基板32との間に設けられたシール部材34によって封止されている。TFT基板31は、当該TFT基板31を構成するガラス基板等の透明な絶縁性基板1を有している。絶縁性基板1上には、図1に示すように、互いに並行して延びる複数のソース配線9と、これらに直交して延びる複数のゲート配線2とが形成されている。すなわち、ゲート配線2及びソース配線9からなる配線群は、全体として格子状に形成されている。例えば、その格子状の領域に上記画素が形成されている。各画素には、スイッチング素子としてのTFTThinFilmTransistor:薄膜トランジスタ11と、これに接続された画素電極14とが形成されている。また、TFT11は、上記ゲート配線2及びソース配線9に接続されている。また、ゲート配線2は、TFT11が形成される領域にゲート電極2bを有している。さらに、隣り合うゲート配線2同士の間には、補助容量配線4が形成されている。補助容量配線4の端部には、補助容量信号入力端子4aが形成されている。また、TFT基板31は、図2に示すように、上記TFT11が形成されたTFT部51と、コンタクトホール15が形成されたコンタクトホール部52と、ゲート信号等が入力される端子部53とを有している。TFT部51TFT部51は、絶縁性基板1上に形成されたゲート電極2bと、ゲート電極2bを覆うゲート絶縁膜7と、ゲート絶縁膜7に形成されたTFT部島状半導体層8と、TFT部島状半導体層8の表面に形成されたドレイン電極10及びソース電極9bとを有している。ゲート絶縁膜7は、例えばSiNx窒化シリコンにより構成されている。TFT部島状半導体層8は、詳細な図示を省略するが、真性アモルファスシリコンからなるia-Si膜とこれに積層されたオーミックコンタクト層であるna-Si膜とを有し、全体として例えば130nm程度の厚みに形成されている。ドレイン電極10及びソース電極9bは、それぞれ、TFT11に電気的に接続された電極部を構成すると共に、第1導電膜としてのチタニウム膜17と、このチタニウム膜17の表面に積層され且つチタニウム膜17よりも電気抵抗が低い低抵抗金属膜からなる第2導電膜としてのアルミニウム膜18とによって構成されている。チタニウム膜17の厚みは例えば30nm程度であり、アルミニウム膜18の厚みは例えば100nm程度である。なお、第2導電膜18はアルミニウム膜以外にもアルミニウムを主体とした上記アルミニウム合金膜によって構成することが可能である。また、第2導電膜18は、第1導電膜17を構成する金属材料よりもよりも電気抵抗が小さい金属材料として、例えば、Cu、Al、Ti、W、Ta、Hf、Au、Ag、Pt、Ir、Ru、TiN、WN、IrO2、およびRuO2等を適用することも可能である。ソース電極9bは、図1に示すように、ゲート絶縁膜7上に形成されたソース配線9の一部として形成されている。ソース配線9の端部には、ソース信号入力端子9cが形成されている。ドレイン電極10は、TFT部51からコンタクトホール部52に亘って形成されている。TFT部島状半導体層8、ドレイン電極10及びソース電極9bは、保護膜としてのパッシベーション膜以下、PAS膜と称する。12により覆われている。PAS膜12は、例えばSiNx等の無機膜によって構成されている。PAS膜12の表面は、上記ソース電極9b及びドレイン電極10等の形状を反映して、凹凸状に形成されている。さらに、PAS膜12の表面には、感光性材料からなる有機絶縁膜としての平坦化膜21が積層されている。平坦化膜21は、例えば感光剤を含むアクリル樹脂によって構成されている。平坦化膜21の表面は平坦化されており、その表面に例えばITO等の透明導電膜からなる画素電極14が形成されている。コンタクトホール部52コンタクトホール部52は、絶縁性基板1上に形成された補助容量電極4bと、補助容量電極4bを覆う上記ゲート絶縁膜7と、ゲート絶縁膜7の表面に形成されたホール部島状半導体層20と、このホール部島状半導体層20を覆う上記ドレイン電極10とを有している。ホール部島状半導体層20は、上記TFT部島状半導体層8と同じ材料で同じ厚みに形成されている。ドレイン電極10は、上記TFT部102のドレイン電極10と一体に形成されている。また、ドレイン電極10は、補助容量電極4bに対向している領域において、チタニウム膜17がアルミニウム膜18に重なっていないコンタクト領域28を有している。言い換えれば、コンタクト領域28は、アルミニウム膜18に覆われていないチタニウム膜17上の領域として形成されている。補助容量電極4b上には、ドレイン電極10の一部を直接に覆う上記PAS膜12が形成されている。PAS膜12は、コンタクト領域28と同じ領域に形成された開口部29を有している。すなわち、本実施形態における開口部29は、平面視でコンタクト領域28と同じ形状を有している。TFT基板31上には、PAS膜12に積層されてドレイン電極10を覆う上記平坦化膜21が形成されている。上記コンタクト領域28の内側位置には、平坦化膜21を貫通するコンタクトホール15が形成されている。コンタクトホール15は、コンタクト領域28及びPAS膜12の開口部29の内側位置に形成されている。そして、コンタクトホール15の内周面は、段差なくなだらかに形成されている。そして、平坦化膜21の表面には、コンタクトホール15の内側で当該平坦化膜21から露出しているチタニウム膜17を覆うように、画素電極14が形成されている。すなわち、ドレイン電極10は、そのコンタクト領域28のチタニウム膜17において画素電極14に直接に接続されている。こうして、互いに対向する補助容量電極4b及びドレイン電極10によって、画素電極14への印加電圧を略一定に維持するための補助容量30が構成されている。また、補助容量電極4bは、コンタクトホール15が形成された領域を遮光する遮光膜にもなっている。端子部53端子部53は、絶縁性基板1上に形成された下部端子層2aと、下部端子層2aを覆う上記ゲート絶縁膜7と、ゲート絶縁膜7の表面に形成された端子部島状半導体層40と、端子部島状半導体層40を覆うように形成されたチタニウム膜17とを有している。下部端子層2aは、上記ゲート配線2の端部に形成されている。端子部島状半導体層40は、上記TFT部島状半導体層8と同じ材料で同じ厚みに形成されている。また、チタニウム膜17は、上記ドレイン電極10を構成するチタニウム膜17と同じ工程で形成される。下部端子層2a上には、これらのチタニウム膜17、端子部島状半導体層40及びゲート絶縁膜7を貫通するコンタクトホール41が形成されている。チタニウム膜17の表面には、コンタクトホール41を介して下部端子層2aに接続された上部端子層42が形成されている。すなわち、上部端子層42は、コンタクトホール41の内部で下部端子層2aに接続されている。上部端子層42は、上記画素電極14と同じITOによって形成されている。-製造方法-次に、図2~図10及び図12を参照して上記液晶表示装置Sの製造方法について説明する。ゲート配線等の形成工程まず、図3に示すように、洗浄したガラス基板等の絶縁性基板1上にチタニウム膜及びアルミニウム合金膜等の金属薄膜をスパッタリング法等により成膜する。次に、この金属薄膜上に、例えばフォトリソグラフィ法によりレジスト塗布工程、露光工程、及び現像工程を経てレジストパターンを形成した後、ドライエッチング又はウエットエッチングする。このことにより、ゲート電極2b、ゲート配線2、下部端子層2a、補助容量電極4b、補助容量配線4、補助容量信号入力端子4aを絶縁性基板1上に形成する。次に、図4に示すように、P-CVD法によりSiH4、NH3、N2ガスを使用し、SiNxからなるゲート絶縁膜7を絶縁性基板1上の全面に形成する。次に、ゲート絶縁膜7の表面にP-CVD法により真性アモルファスシリコンであるia-Si膜と、オーミツクコンタクト層であるリンPをドーピングしたna-Si膜とを成膜する。このとき、原料ガスとしてia-Si膜にはSiH4又はH2を使用する。一方、na-Si膜には、PH3ガスが0.5混在しているSiH4、H2ガスを使用する。上記のように成膜したia-Si膜及びna-Si膜を、フォトリソグラフィ法及びエッチングにより、ゲート絶縁膜7を介してゲート電極2bと重なるようにTFT部島状半導体層8を形成する。これと同時に、補助容量電極4b上にホール部島状半導体層20を形成すると共に、下部端子層2a上に端子部島状半導体層40を形成する。このとき、端子部島状半導体層40は、後工程でコンタクトホール41を形成する領域において形成されず、ゲート絶縁膜7が露出している。積層体形成工程次に、スパッタリング法等によりチタニウム膜17及びアルミニウム膜18を、この順で基板全面に成膜する。その後、図5に示すように、当該チタニウム膜17及びアルミニウム膜18の積層膜から、フォトリソグラフィ法及びエッチングにより、ソース電極9b、ソース配線9、及びソース信号入力端子9cと、後にドレイン電極10となる第1積層体50と、後に端子部53を構成する第2積層体54とを形成する。第1積層体50は、その一端側がTFT部島状半導体層8に重なる一方、その他端側がホール部島状半導体層20に重なっている。また、第2積層体54は、端子部島状半導体層40に重なっており、端子部島状半導体層40と同様に、後工程でコンタクトホール41を形成する領域において形成されず、ゲート絶縁膜7が露出している。開口部形成工程次に、図6に示すように、上記ソース電極9b、第1積層体50及び第2積層体54を覆う保護膜であるPAS膜12を形成する。すなわち、P-CVD法によりSiH4、NH3、N2ガスを使用し、SiNxからなるPAS膜12を基板上の全面に成膜する。PAS膜12の表面は、上記ソース電極9b及び第1積層体50等の段差状表面を反映して、凹凸状に形成される。なお、PAS膜12は、SiNx以外にも例えばSiO2等の他の無機膜を適用することができる。続いて、PAS膜12の表面にレジストからなるマスクパターン56をフォトリソグラフィ法によって形成する。マスクパターン56は、第1積層体50の上方位置に形成された開口部57を有する。また、端子部53が形成される領域は、マスクパターン56から露出している。そうして、開口部57においてマスクパターン56から露出しているPAS膜12をドライエッチングすることにより、図7に示すように、PAS膜12に当該PAS膜12から第1積層体50におけるアルミニウム膜18の一部が露出するように開口部29を形成する。このときのドライエッチングは、RIE反応性イオンエッチングモードでCF4及びO2の混合ガスを使用して行う。また、上記開口部29の形成と同時に、下部端子層2aの上方でアルミニウム膜18及びゲート絶縁膜7を覆っていたPAS膜12を除去する。さらに、エッチングを行うことにより、下部端子層2aの上方においてアルミニウム膜18から露出しているゲート絶縁膜7を除去し、当該ゲート絶縁膜7にコンタクトホール41を形成する。このとき、第1積層体50及び第2積層体54の各アルミニウム膜18がエッチストッパとして機能するため、1つのマスクによって上記PAS膜12の開口部29と、上記コンタクトホール41との双方を同時に形成することができる。電極部形成工程次に、図8に示すように、PAS膜12の開口部29においてマスクパターン56から露出しているアルミニウム膜18の一部をウェットエッチングにより除去し、このアルミニウム膜18からチタニウム膜17を露出させる。こうして、チタニウム膜17がアルミニウム膜18に重なっていないコンタクト領域28を形成して、第1積層体50から電極部であるドレイン電極10を形成する。また、マスクパターン56から露出している第2積層体54のアルミニウム膜18も同時にエッチングして、このアルミニウム膜18を除去し、図8に示すようにチタニウム膜17を露出させる。このとき、コンタクト領域28の側方のアルミニウム膜18は、PAS膜12の下側に潜り込むようにサイドエッチングオーバエッチングされて段差図示省略が形成され得る。コンタクトホール形成工程次に、図9に示すように、上記マスクパターン56のレジストを剥離して絶縁性基板1上から除去する。その後、絶縁性基板1上に感光性材料である有機絶縁膜アクリル系樹脂からなる平坦化膜21をドレイン電極10等を覆うように形成する。平坦化膜21は、上記開口部29が形成されたPAS膜12を覆うようにスピンコート法等により塗布して形成する。その後、図10に示すように、PAS膜12の開口部29における内側位置でつまり、コンタクト領域28の内側位置で、平坦化膜21を貫通するコンタクトホール15をフォトリソグラフィ法によって形成する。このことにより、コンタクト領域28におけるチタニウム膜17がコンタクトホール15内で露出する一方、ドレイン電極10におけるアルミニウム膜18の内側側面は、平坦化膜21によって覆われる。すなわち、アルミニウム膜18がオーバエッチングされて形成された段差は、平坦化膜21によって覆われることとなる。画素電極形成工程次に、図2に示すように、コンタクトホール15の内側で平坦化膜21から露出しているチタニウム膜17を覆うように、平坦化膜21の表面に画素電極14を形成する。すなわち、ITO等からなる透明導電膜をスパッタリング法等によって基板全体に成膜する。続いて、これをフォトリソグラフィ法及びエッチングにより所定形状にパターニングすることによって、ドレイン電極10のチタニウム膜17に直接に接続された画素電極14を形成する。なお、画素電極14を構成する導電膜は、必ずしもITOに限らず、例えば、Al、Ag等の非光透過性の導電性膜を用いることにより、反射型の表示電極としてもよい。こうして、図12に示すように、本実施形態1では、6回のフォトリソグラフィと、5回の成膜工程と、6回のエッチング工程と、5回の剥離工程とが行われることとなる。その後、図示しないが、上記画素電極14を覆うように配向膜を成膜して、TFT基板31を製造する。一方、他の絶縁性基板に対向電極やカラーフィルタ等を形成して対向基板32を製造する。そして、上記TFT基板31と対向基板32とを、液晶層33及びシール部材34を介して貼り合わせることにより、液晶表示装置Sを製造する。-実施形態1の効果-したがって、この実施形態1によると、ドレイン電極10が低抵抗金属膜からなるアルミニウム膜18を有するため、そのドレイン電極10等の配線抵抗を低下させることができる。しかも、コンタクト領域28を有するドレイン電極10を形成した後に、平坦化膜21を形成するようにしたので、平坦化膜21を貫通するコンタクトホール15の内周面を段差なくなだらかに形成することができる。したがって、コンタクトホール15をコンタクト領域28の内側位置に形成しながらも、コンタクトホール15の内周面における画素電極14の断線を防止して画素電極14とドレイン電極10とを確実に電気的接続することができる。さらに、画素電極14とドレイン電極10とを電気的に接続する目的で、従来のようにドレイン電極10の形成領域からドレイン電極10が形成されていない領域に亘る広い面積でコンタクトホールを形成する必要がないため、表示特性が低下するコンタクトホール15の形成領域を従来の1/2程度に大幅に縮小することができる。その結果、コンタクトホール15を遮光する遮光膜の面積も縮小することが可能になり、液晶表示装置Sの開口率を大幅に向上させることができる。《発明の実施形態2》図13~図20は、本発明の実施形態2を示している。図13は、本実施形態2におけるTFT基板31の構造を示す断面図である。図14~図19は、液晶表示装置Sの製造工程を示す断面図である。図20は、本実施形態2におけるTFT基板の製造工程を説明するための表である。尚、以降の各実施形態では、図1~図11と同じ部分については同じ符号を付して、その詳細な説明を省略する。本実施形態2における液晶表示装置Sは、上記実施形態1におけるTFT基板31に対し、コンタクトホール部52の構造が相違している。すなわち、上記実施形態1におけるTFT基板31では、PAS膜12の開口部29がコンタクトホール15の内周面よりも外側に配置されていたのに対し、本実施形態2では、上記開口部29がコンタクトホール15の内周面の一部を構成している。また、本実施形態2では、PAS膜12の開口部29が平面視でコンタクト領域28よりも小さく形成されている。そして、本実施形態2におけるPAS膜12の開口部29は、上記実施形態1のようにアルミニウム膜18上で形成されるのではなく、チタニウム膜17上で形成されている。-製造方法-次に、図13~図20を参照して上記液晶表示装置Sの製造方法について説明する。ゲート配線等の形成工程まず、上記実施形態1と同様に、ゲート電極2b、ゲート配線2、下部端子層2a、補助容量電極4b、補助容量配線4、補助容量信号入力端子4aを絶縁性基板1上に形成する。続いて、SiNxからなるゲート絶縁膜7を絶縁性基板1上の全面に形成する。次に、ゲート絶縁膜7の表面に、TFT部島状半導体層8、ホール部島状半導体層20及び端子部島状半導体層40を形成する。積層体形成工程次に、スパッタリング法等によりチタニウム膜17及びアルミニウム膜18を、この順で基板全面に成膜した後、図14に示すように、当該チタニウム膜17及びアルミニウム膜18の積層膜から、フォトリソグラフィ法及びエッチングにより、ソース電極9b、ソース配線9、及びソース信号入力端子9cと、後にドレイン電極10となる第1積層体50と、後に端子部53を構成する第2積層体54とを形成する。第2積層体54は、端子部島状半導体層40と同様に、後工程でコンタクトホール41を形成する領域において形成されず、ゲート絶縁膜7が露出している。電極部形成工程次に、基板全体に塗布したレジストをハーフエッチングすることによって、図14に示すように、厚みが異なるレジストパターン61を上記第1積層体50及び第2積層体54上に形成する。ゲート電極2b上のレジストパターン61は、その厚みが比較的厚くなっている。また、補助容量電極4b上のレジストパターン61は、図14で左側部分が右側部分よりも厚くなっている。また、下部端子層4a上のレジストパターン61は、上記ゲート電極2b上のレジストパターン61と同程度に厚く形成されている。続いて、図15及び図16に示すように、上記レジストパターン61に対するアッシング処理と、第1積層体50及び第2積層体54に対するエッチングとを繰り返すことにより、補助容量電極4b上の第1積層体50におけるアルミニウム膜18の一部レジストパターン61から露出している部分をエッチングして除去する。その後、レジストパターン61を剥離除去する。そして、補助容量電極4b上のドレイン電極10には、チタニウム膜17がアルミニウム膜18に重なっていないコンタクト領域28が形成される。次に、図17に示すように、ゲート絶縁膜7の表面にレジストからなるマスクパターン56を上記ドレイン部10を覆うようにフォトリソグラフィ法によって形成する。マスクパターン56は、ゲート電極2bの上方位置に形成された開口部57を有している。次に、このマスクパターン56から露出しているゲート電極2b上の第1積層体50をエッチングして、そのアルミニウム膜18及びチタニウム膜17を除去する。こうして、ソース電極9b及びドレイン電極10を形成する。コンタクトホール形成工程次に、上記ソース電極9b、ドレイン電極10及び下部端子層2aを覆う保護膜であるPAS膜12を、上記実施形態1と同様にP-CVD法により形成する。続いて、PAS膜12上に感光性材料である有機絶縁膜からなる平坦化膜21を、スピンコート法等により塗布して形成する。その後、図18に示すように、フォトリソグラフィ法により、平坦化膜21を貫通するコンタクトホール15をコンタクト領域28の内側位置に形成する。このことにより、PAS膜12がコンタクトホール15内で露出する。また、端子部53が形成される領域は、平坦化膜21から露出している。開口部形成工程続いて、コンタクトホール15内で露出しているPAS膜12をドライエッチングする。そのことにより、図19に示すように、PAS膜12に当該PAS膜12からドレイン電極10のチタニウム膜17の一部が露出するように開口部29を形成する。このときのドライエッチングは、RIE反応性イオンエッチングモードでCF4及びO2の混合ガスを使用して行う。また、上記開口部29の形成と同時に、下部端子層2aの上方でアルミニウム膜18及びゲート絶縁膜7を覆っていたPAS膜12を除去する。さらに、エッチングを行うことにより、下部端子層2aの上方においてアルミニウム膜18から露出しているゲート絶縁膜7を除去し、当該ゲート絶縁膜7にコンタクトホール41を形成する。このとき、ドレイン電極10のチタニウム膜17及び下部端子層2a上のチタニウム膜17がエッチストッパとして機能するため、1つのマスクによって上記PAS膜12の開口部29と、上記コンタクトホール41との双方を同時に形成することができる。画素電極形成工程次に、図13に示すように、コンタクトホール15の内側で平坦化膜21から露出しているチタニウム膜17を覆うように、平坦化膜21の表面に画素電極14を形成する。すなわち、ITO等からなる透明導電膜をスパッタリング法等によって基板全体に成膜する。続いて、これをフォトリソグラフィ法及びエッチングにより所定形状にパターニングすることによって、ドレイン電極10のチタニウム膜17に直接に接続された画素電極14を形成する。こうして、図20に示すように、本実施形態2では、5回のフォトリソグラフィと、5回の成膜工程と、6回のエッチング工程と、4回の剥離工程とが行われることとなる。その後、配向膜をさらに成膜して製造したTFT基板31と、他の絶縁性基板に対向電極やカラーフィルタ等を形成して製造された対向基板32とを、液晶層33及びシール部材34を介して貼り合わせることにより、液晶表示装置Sを製造する。-実施形態2の効果-したがって、この実施形態2によると、上記実施形態1と同様に、ドレイン電極10等の配線抵抗を低下させることができ、コンタクト領域28を有するドレイン電極10を形成した後に、平坦化膜21を形成するようにしたので、平坦化膜21の内周面とPAS膜12の開口部29の内周面とが連続するなだらかな表面を構成するように、コンタクトホール15を形成することができる。また、補助容量電極4b上のドレイン電極10におけるアルミニウム膜18の内側側面はPAS膜12によって覆われているため、コンタクトホール15の内周面に段差が生じないようにすることができる。したがって、コンタクトホール15をコンタクト領域28の内側位置に形成しながらも、コンタクトホール15の内周面における画素電極14の断線を防止して画素電極14とドレイン電極10とを確実に電気的接続することができる。さらに、表示特性が低下するコンタクトホール15の形成領域を大幅に縮小できるため、コンタクトホール15を遮光する遮光膜の面積も縮小することが可能になり、液晶表示装置Sの開口率を大幅に向上させることができる。その上、ハーフエッチングによってドレイン電極10を予め形成した後に、PAS膜12の開口部29を形成するようにしたので、マスク枚数を低減して製造コストを低下させることができる。《発明の実施形態3》図21~図24は、本発明の実施形態3を示している。図21~図23は、液晶表示装置Sの製造工程を示す断面図である。図24は、本実施形態3におけるTFT基板の製造工程を説明するための表である。本実施形態3は、上記実施形態1の製造方法において、第1積層体50等をハーフエッチングするようにしたものである。すなわち、積層体形成工程において、まず、スパッタリング法等によりチタニウム膜17及びアルミニウム膜18を、この順で基板全面に成膜した後、図21に示すように、当該チタニウム膜17及びアルミニウム膜18の積層膜から、フォトリソグラフィ法及びエッチングにより、ソース電極9b、ソース配線9、及びソース信号入力端子9cと、後にドレイン電極10となる第1積層体50と、後に端子部53を構成する第2積層体54とを形成する。第2積層体54は、端子部島状半導体層40と同様に、後工程でコンタクトホール41を形成する領域において形成されず、ゲート絶縁膜7が露出している。次に、基板全体に塗布したレジストをハーフエッチングすることによって、図21に示すように、厚みが異なるレジストパターン61を上記第1積層体50及び第2積層体54上に形成する。ゲート電極2b上のレジストパターン61は、その中央部分が比較的薄くなっている。また、補助容量電極4b上のレジストパターン61は、その全体が比較的厚くなっている。また、下部端子層4a上のレジストパターン61は、上記ゲート電極2b上のレジストパターン61と同程度に厚く形成されている。続いて、図22及び図23に示すように、上記レジストパターン61に対するアッシング処理と、第1積層体50及び第2積層体54に対するエッチングとを繰り返すことにより、ゲート電極2b上の第1積層体50におけるアルミニウム膜18及びチタニウム膜17の一部レジストパターン61から露出している部分をエッチングして除去する。その後、レジストパターン61を剥離除去する。その後は、上記実施形態1と同様に、図6以降の開口部形成工程、電極部形成工程、コンタクトホール形成工程、画素電極形成工程が順次行われる。こうして、図24に示すように、本実施形態3では、上記実施形態2と同じく、5回のフォトリソグラフィと、5回の成膜工程と、6回のエッチング工程と、4回の剥離工程とが行われることとなる。したがって、本実施形態3によると、上記実施形態1と同様の効果を得ながらも、マスク枚数を低減することができる。《その他の実施形態》上記実施形態では、液晶表示装置を例に挙げて説明したが、本発明はこれに限らず、TFTや、その他のスイッチング素子を有する有機EL表示装置等の他の表示装置について、広く適用することができる。また、本発明は上記実施形態1~3に限定されるものでなく、本発明には、これらの実施形態1~3を適宜組み合わせた構成が含まれる。"