"電子部品が内蔵された第1絶縁層と、前記第1絶縁層の主面に沿って形成される第2絶縁層と、前記第1絶縁層と前記第2絶縁層との間に形成される第1導体層と、前記第2絶縁層を挟んで前記第1導体層と反対側に形成される第2導体層と、を備える部品内蔵基板であって、前記第1導体層は第1グランド電極を有する一方で、前記第2導体層は第2グランド電極を有し、前記電子部品は、導体が近接配置されることでその特性が変化する特定領域を有し、前記第1グランド電極には、前記第2絶縁層側から前記特定領域を見通すことができるように開口領域が形成され、前記第2絶縁層を貫通し、前記第1グランド電極と前記第2グランド電極とを電気的に接続する接地導体が設けられている、部品内蔵基板。前記第2グランド電極は、前記開口領域を覆うように設けられている、請求項1に記載の部品内蔵基板。前記第2導体層は、前記特定領域から見て前記第2グランド電極の外側に、信号の授受を行う信号線を有し、前記接地導体は、前記信号線と前記特定領域との間に介在するように設けられている、請求項2に記載の部品内蔵基板。前記接地導体は、前記第2グランド電極側から見て前記特定領域を少なくとも断続的に囲繞するように設けられている、請求項3に記載の部品内蔵基板。前記接地導体は、前記開口領域の周縁に沿って少なくとも断続的に設けられている、請求項3に記載の部品内蔵基板。前記第1絶縁層を挟んで前記第1導体層とは反対側に第3導体層を備え、前記第3導体層は、前記特定領域を挟んで第3グランド電極を有する、請求項1から5のいずれか1項に記載の部品内蔵基板。前記第3導体層を挟んで前記第1絶縁層とは反対側に第3絶縁層と、前記第3絶縁層を挟んで前記第3導体層とは反対側に第4導体層と、を備え、前記第4導体層は、前記第3グランド電極に対応した位置に第4グランド電極を有し、前記第3グランド電極は、前記特定領域に対応した位置に第2開口領域が形成され、前記第3絶縁層を貫通し、前記第3グランド電極と前記第4グランド電極とを電気的に接続する第2接地導体が設けられている、請求項6に記載の部品内蔵基板。特許文献1の多層配線板は、接地導体層に設けたスペースにより、スパイラルインダクタ直下の接地導体層を切り離して分離パターンを形成しても、依然としてスパイラルインダクタが有する特定領域直下に導体が設けられていることには変わりがなく、導体がスパイラルインダクタに及ぼす影響が残存するおそれがある。導体がスパイラルインダクタに及ぼす影響が残存する場合には、スパイラルインダクタが有する特定領域直下に位置する分離パターンを除去してその影響を低減する必要がある。更に、特許文献1に記載の技術は、スパイラルインダクタに対してはある程度の効果を奏するものとしても、コンデンサといった他の特定領域を構成する回路素子には結合の影響を及ぼしてしまうおそれがある。更に、特許文献1に記載の技術では、スパイラルインダクタが有する特定領域直下の導体層を切り離して浮島状の分離パターンを形成しているが、このようにすることで導体層と分離パターンとの間の隙間から、マイクロストリップラインやコプレーナ導波路等のように電磁波を伝送する伝送路や高速で動作する電気信号線といった信号を授受する信号線からの電磁的な干渉が入り込むおそれがある。このような電磁的な干渉を受けることによって、スパイラルインダクタを含む高周波回路において、かかる高周波回路の誤動作や性能の低下を引き起こすことも想定される。そこで、本発明は、かかる事情に鑑みてなされたものであり、接地導体の面積を十分に確保しつつも接地導体が電子部品に与える影響を低減し、干渉源である信号線からの電磁的な干渉をも回避することにより、電子部品の誤動作や性能の低下を確実に防止して、部品内蔵基板の正確な動作を安定に維持することが可能な部品内蔵基板を提供することを目的とする。上記課題を解決するために、本発明に係る部品内蔵基板は、電子部品が内蔵された第1絶縁層と、第1絶縁層の主面に沿って形成される第2絶縁層と、第1絶縁層と第2絶縁層との間に形成される第1導体層と、第2絶縁層を挟んで第1導体層と反対側に形成される第2導体層と、を備える部品内蔵基板である。第1導体層は、第1グランド電極を有する一方で、第2導体層は、第2グランド電極を有している。電子部品は、導体が近接配置されることでその特性が変化する特定領域を有している。第1グランド電極には、第2絶縁層側から特定領域を見通すことができるように開口領域が形成されている。更に本発明に係る部品内蔵基板には、第2絶縁層を貫通し、第1グランド電極と第2グランド電極とを電気的に接続する接地導体が設けられている。本発明においては、内蔵された電子部品の近傍に配置される第1グランド電極に、第2絶縁層側から該電子部品の特定領域を見通すよう開口領域が形成されているので、特定領域近傍に導体である第1グランド電極が配置されることを回避することができる。従って、第1グランド電極が電子部品の特定領域と結合することにより、該特定領域の性能に変化を及ぼすことを回避し得る。また、第1グランド電極と接地導体によって電気的に接続されている第2グランド電極が、電子部品に対して第2絶縁層を挟んで設けられているので、特定領域に対して十分な距離を保ちつつグランド電極全体の実質的な面積を十分に確保することができる。このように第1グランド電極及び第2グランド電極によって立体的なグランド電極を構成することで、特定領域に対する電磁的な影響を十分に低減することができる。このように、本発明によれば、電子部品の誤動作や性能の低下を確実に防止でき、部品内蔵基板の正確な動作を安定に維持することができる。また、第2グランド電極は、開口領域を覆うように設けられていることが好ましい。このように構成すると、開口領域と第2グランド電極とが重なり合うように配置することができ、第2グランド電極によって開口領域に向かう電磁的な回り込みを確実に抑制することができる。また、第2導体層は、特定領域から見て第2グランド電極の外側に、信号の授受を行う信号線を有し、接地導体は、信号線と特定領域との間に介在するように設けられていることが好ましい。電磁波を伝達するマイクロストリップラインや電気信号を通し高速動作する電気信号線といった信号の授受を行う信号線からは電磁波が放出され、第2絶縁層を通って第1絶縁層側に電磁的な影響を及ぼす。そこでこのように構成することで、干渉源である信号線から第1絶縁層を通って特定領域に向かう電磁波の影響を、第2絶縁層において信号線と特定領域との間に介在するように設けた接地導体によって確実に抑制することができる。第2導体層に電磁的な干渉源となる信号線が形成されていても、接地導体が信号線と特定領域との間に形成されることにより、電磁波の干渉を抑制するための立体的なグランド電極が形成される。また、接地導体は、第2グランド電極側から見て特定領域を少なくとも断続的に囲繞するように設けられていることが好ましい。接地導体を特定領域を囲繞するように設けているので、特定領域を囲む全ての方向に対して電磁波の影響を低減させるように接地導体を介在させることができる。従って、第2導体層において第2グランド電極の外側のいかなる位置に信号線が設けられていても、接地導体が信号線と特定領域との間に形成されていることになり、電磁波の干渉を抑制するための立体的なグランド電極が形成される。また、接地導体は、開口領域の周縁に沿って少なくとも断続的に設けられていることが好ましい。接地導体を開口領域の周縁に沿って設けているので、開口領域を通って特定領域に回りこむ電磁的な影響を確実に抑制することができる。また、第1絶縁層を挟んで第1導体層とは反対側に第3導体層を備え、第3導体層は、特定領域を挟んで第3グランド電極を有することが好ましい。このように構成すると、第3グランド電極の形成により、第3導体層側からの特定領域に対する電磁的な干渉を抑制することができる。この結果、積層方向において特定領域をシールドする効果が高まるので、信号線からの電磁的な干渉を一層抑制することができる。さらに、第3導体層を挟んで第1絶縁層とは反対側に第3絶縁層と、第3絶縁層を挟んで第3導体層とは反対側に第4導体層と、を備え、第4導体層は、第3グランド電極に対応した位置に第4グランド電極を有し、第3グランド電極は、特定領域に対応した位置に第2開口領域が形成され、第3絶縁層を貫通し、第3グランド電極と第4グランド電極とを電気的に接続する第2接地導体が設けられていることが好ましい。このように構成すると、第3グランド電極に、第3絶縁層側から特定領域を見通すよう開口領域が形成されているので、導体である第3グランド電極の影響をより低減することができる。また、上記構成においては、第3グランド電極と第2接地導体によって電気的に接続されている第4グランド電極が、電子部品に対して第3絶縁層を挟んで設けられているので、特定領域に対して十分な距離を保ちつつグランド電極全体の実質的な面積を十分に確保することができる。このように第1グランド電極及び第2グランド電極によって形成される立体的なグランド電極に加え、第3グランド電極及び第4グランド電極によって形成される立体的なグランド電極を構成することで、特定領域に対する電磁的な影響を十分に低減することができる。本発明の部品内蔵基板によれば、接地導体の面積を十分に確保しつつも接地導体が電子部品に与える影響を低減し、干渉源である信号線からの電磁的な干渉をも回避することにより、電子部品の誤動作や性能の低下を確実に防止して、部品内蔵基板の正確な動作を安定に維持することが可能な部品内蔵基板を提供することができる。以下、本発明の実施の形態について、図面を参照して説明する。なお、図面中、同一の要素には同一の符号を付し、重複する説明を省略する。また、上下左右等の位置関係は、特に断らない限り、図面に示す位置関係に基づくものとする。さらに、図面の寸法比率は、図示の比率に限定されるものではない。また、以下の実施の形態は、本発明を説明するための例示であり、本発明をその実施の形態のみに限定する趣旨ではない。さらに、本発明は、その要旨を逸脱しない限り、さまざまな変形が可能である。第1実施形態図1は、本発明の第1実施形態による部品内蔵基板の概念を示す部分斜視図である。部品内蔵基板10は、電子部品8が内蔵された第1絶縁層5と、第1絶縁層5の主面図中上方の面に沿って形成される第2絶縁層6と、第1絶縁層5と第2絶縁層6との間に形成される第1導体層1と、第2絶縁層6を挟んで第1導体層5と反対側に形成される第2導体層2と、を備えている。更に、部品内蔵基板10は、第1絶縁層5の裏面主面とは反対側の面、図中下方の面に沿って形成される第3絶縁層7と、第1絶縁層5と第3絶縁層7との間に形成される第3導体層3と、第3絶縁層7を挟んで第3導体層3と反対側に形成される第4導体層4と、を備えている。従って、部品内蔵基板10は、最下層から第4導体層4、第3絶縁層7、第3導体層3、第1絶縁層5、第1導体層1、第2絶縁層6及び第2導体層2がこの順に積層されたものであり、第1絶縁層5の内部の所定位置に電子部品8が埋設されている。なお、部品内蔵基板10の全体構成としては、第1から第4導体層1,2,3,4の各層が、第1から第3絶縁層5,6,7の各層を貫通して形成されたビア導体で接続されているが、図1は、電子部品8が埋設されている部品内蔵基板10の一部に着目して、かかる一部を図示したものである。また図1では、図面の視認性を高めて部品内蔵基板10の構成の理解を容易にするため、第1絶縁層5、第2絶縁層6、及び第3絶縁層7は、破線で示している。さらに図1では、模式図上、第1導体層1の一部である第1グランド電極11,第2導体層2の一部である第2グランド電極21,第3導体層3の一部である第3グランド電極31,第4導体層4の一部である第4グランド電極41が、電子部品8の外周に沿って電子部品8の上又は下に配置されているが、この構成に限られず、各電極11,21,31,41が電子部品8の一部上又は一部下に配置される構成でもよい。電子部品8は、導体が近接配置されることでその特性が変化する特定領域を有するスパイラルインダクタ81を備えている。スパイラルインダクタ81は、いわゆるフェイスアップの状態で搭載されている。本実施形態の場合、電子部品8はICチップであり、ICチップである電子部品の回路面の一部にスパイラルインダクタ81が形成されている。本実施形態では、導体が近接配置されることでその特性が変化する特定領域の一例として、スパイラルインダクタ81を構成する全部の領域を用いている。導体が近接配置されることでその特性が変化する特定領域としてはこれに限られるものではなく、電子部品の回路面の一部に形成されたコンデンサがその全部または一部に特定領域を有していてもよい。また、インダクタ及びコンデンサが独立した1個の部品として構成されていてもよく、この場合は電子部品の全てが特定領域となる。第1グランド電極11には、第1開口領域13が形成されている。第1開口領域13は、電子部品8の主面側に形成されている特定領域としてのスパイラルインダクタ81に対応するように設けられている。より具体的には、第2絶縁層6側からスパイラルインダクタ81が見通せるように、第1開口領域13が形成されている。第1開口領域13は、第2絶縁層6側から見て、少なくともスパイラルインダクタ81が第1開口領域13と重なるように形成されている。図1に示す第1開口領域13は、第1グランド電極11の略中央部に矩形状に形成されており、スパイラルインダクタ81の周縁より外側に形成されている。スパイラルインダクタ81は、導体が近接配置されると結合により影響を受け、本来の機能が低減されるものである。従って、直近に配置される第1グランド電極11に開口領域13を設けることで、第1グランド電極11から受ける影響を低減することができる。第3グランド電極31には、第2開口領域33が形成されている。第2開口領域33は、電子部品8の主面側に形成されている特定領域としてのスパイラルインダクタ81に対応するように設けられている。より具体的には、第3絶縁層7側からスパイラルインダクタ81が仮想的に見通せるように、第2開口領域33が形成されている。第2開口領域33は、第3絶縁層7側から見て、少なくともスパイラルインダクタ81が第2開口領域33と重なるように形成されている。図1に示す第2開口領域33は、第3グランド電極31の略中央部に矩形状に形成されており、スパイラルインダクタ81の周縁より外側に形成されている。第3グランド電極31は、電子部品8の裏面側に形成されるものであるため、第1グランド電極11ほどにはスパイラルインダクタ81への影響はないものと推測される。しかしながら、各層の厚みなどの条件によっては、第3グランド電極31も電子部品8へ影響を与えることがあるため、第1開口領域13と対応した位置に第2開口領域33を形成するものとしている。従って、第2開口領域33は、場合によっては形成不要な領域である。第1グランド電極11と第2グランド電極21とは、接地導体9によって電気的に繋がれている。接地導体9は、第2絶縁層6を貫通するように形成されているものであって、第1開口領域13を囲むように配置されている。接地導体9は、円柱状の導体として形成されており、第1開口領域13の周縁に沿って、互いに離隔するように複数本図1においては12本形成されている。このように、第1グランド電極11と第2グランド電極21とを接地導体9によって繋ぐと、第1グランド電極11と第2グランド電極21と接地導体9とによって、立体的なグランド電極が形成される。導体が近接配置されることによって影響を受けるスパイラルインダクタ81に最も近接配置される第1グランド電極11には、第1開口領域13が形成されているため、導体の近接配置による影響は低減されている。また、第1グランド電極11と第2グランド電極21とを繋ぐ接地導体9は、第1開口領域13の周縁に沿って立設されているため、やはりスパイラルインダクタ81への導体近接配置の影響を与えないように構成されている。第2グランド電極21には開口領域が形成されていないが、第2絶縁層6を間に介在させてスパイラルインダクタ81と対峙しているので、スパイラルインダクタ81への導体近接配置の影響を与えないように構成されている。一方、このようにスパイラルインダクタ81への導体近接配置の影響を与えないように構成した、第1グランド電極11と第2グランド電極21と接地導体9とによって立体的なグランド電極を構成することで、グランド電極としての十分な面積を確保している。第3グランド電極31と第4グランド電極41とは、接地導体9aによって電気的に繋がれている。接地導体9aは、第3絶縁層7を貫通するように形成されているものであって、第2開口領域33を囲むように配置されている。接地導体9aは、円柱状の導体として形成されており、第2開口領域33の周縁に沿って、互いに離隔するように複数本図1においては12本形成されている。このように、第3グランド電極31と第4グランド電極41とを接地導体9aによって繋ぐと、第3グランド電極31と第4グランド電極41と接地導体9aとによって、立体的なグランド電極が形成される。導体が近接配置されることによって影響を受けるスパイラルインダクタ81側に配置される第3グランド電極31には、第2開口領域33が形成されているため、導体の近接配置による影響は低減されている。また、第3グランド電極31と第4グランド電極41とを繋ぐ接地導体9aは、第2開口領域33の周縁に沿って立設されているため、やはりスパイラルインダクタ81への導体近接配置の影響を与えないように構成されている。第4グランド電極41には開口領域が形成されていないが、第3絶縁層7を間に介在させてスパイラルインダクタ81と対峙しているので、スパイラルインダクタ81への導体近接配置の影響を与えないように構成されている。一方、このようにスパイラルインダクタ81への導体近接配置の影響を与えないように構成した、第3グランド電極31と第4グランド電極41と接地導体9aとによって立体的なグランド電極を構成することで、グランド電極としての十分な面積を確保している。なお、部品内蔵基板とは、電子部品が内蔵された単位基板である個別基板個片、個品のみではなく、その個別基板を複数有する集合基板ワークボード、ワークシートを含む概念である。また、電子部品とは、その種類は特に制限されず、例えば、通常の電子機器に用いられるICチップ等の半導体装置といった能動部品、より具体的には、例えば、CPUCentralProcessingUnitやDSPDigitalSignalProcessorのように動作周波数が非常に高いデジタルIC、又は、高周波増幅器やアンテナスイッチ、高周波発振回路といったアナログIC等や、インダクタ、キャパシタ、抵抗、サーミスタ等の受動部品が挙げられる。さらに、信号線とは、高速で動作する信号線や、マイクロストリップラインやコプレーナ導波路等、電磁波を伝送する伝送路を含む概念である。続いて、図1を参照しながら説明した部品内蔵基板10について、周辺の回路構成を組み込んだ状態で図2を参照しながら説明を加える。図2は、部品内蔵基板10の平面図であり、図3は、図2のIII-III線に沿う断面図であり、図4は、図2のA枠を第2絶縁層6側から見たときの拡大平面図である。本実施形態における部品内蔵基板10は、上述したように、最下層から第4導体層4、第3絶縁層7、第3導体層3、第1絶縁層5、第1導体層1、第2絶縁層6及び第2導体層2がこの順に積層されたものであり、第1絶縁層5の内部の所定位置に電子部品8が埋設されている。図2に示すように、最上層である第2導体層2上には、電子部品85が実装されており、電子部品85或いは電子部品85の端子86が、第2導体層2に形成された接続電極24に接続され、接続電極24が、他の接続電極24、信号線22或いはビア導体91に接続されている。図3に示すように、第1絶縁層5に内蔵された電子部品8のスパイラルインダクタ81は、第2導体層2側に形成されており、いわゆるフェイスアップの状態で埋設されている。電子部品8の接続電極82は、ビア導体91を介して第1導体層1の信号線12と接続されている。第1接地導体9は、第2グランド電極21側から見て、スパイラルインダクタ81を連続的に囲繞するように設けられている。具体的には、第1接地導体9は、スパイラルインダクタ81および第1開口領域11の周縁を取り囲むように円柱状のビア導体95が形成されている。複数のビア導体95は、互いに等間隔となるように形成されている。ビア導体95は、少なくとも信号線22とスパイラルインダクタ81の間に介在するように形成されることが好ましい。第1グランド電極11に形成された第1開口領域13は、スパイラルインダクタ81に対応する位置に設けられており、第2絶縁層6側から見て、少なくともスパイラルインダクタ81の周縁が第1開口領域13の周縁と重なるように形成されている。第2グランド電極21は、スパイラルインダクタ81に対応する位置に設けられており、第1開口領域13を覆うように形成されている。第3グランド電極31は、スパイラルインダクタ81を挟んで第1グランド電極11とは反対側に形成され、スパイラルインダクタ81に対応する位置に設けられている。第3グランド電極31は、接地導体9cであるビア導体95cを介して第2グランド電極31と電気的に接続されている。第4グランド電極41も、スパイラルインダクタ81を挟んで第2グランド電極21とは反対側に形成され、スパイラルインダクタ81に対応する位置に設けられている。第2接地導体9aは、ビア導体95aであり、第4グランド電極41側から見て、スパイラルインダクタ81を少なくとも断続的に囲繞するように設けられている。具体的には、ビア導体95aは、第4グランド電極41側から見て、スパイラルインダクタ81および第1開口領域13の周縁を取り囲むように形成されており、第4導体層4に形成される信号線42とスパイラルインダクタ81との間に介在されることが好ましい。このように、本実施形態の内蔵部品基板10によれは、第2絶縁層6側からスパイラルインダクタ81を見通すように第1開口領域13が形成されているので、スパイラルインダクタ81の近傍に導体である第1グランド電極11が配置されることを回避でき、第1グランド電極11がスパイラルインダクタ81と結合することによるスパイラルインダクタ81の性能の変化を回避できる。また、第2グランド電極21が形成されているので、スパイラルインダクタ81に対して十分な距離を保ちつつ、グランド電極全体の実質的な面積を十分に確保することができる。さらに、第2グランド電極21は、第1開口領域13を覆うように形成されているので、第1開口領域13に向かう電磁的な回り込みを確実に抑制することができる。さらに、第1接地導体9である円柱状の導体95が第2導体層2の信号線22とスパイラルインダクタ81との間に介在し、且つ、スパイラルインダクタ81を取り囲むように設けられている。従って、信号線22とスパイラルインダクタ81との間に介在するように立体的なグランド電極を形成することができ、信号線22から放射される電磁波がスパイラルインダクタ81に与える影響を確実に抑制することができる。さらに、また、第1グランド電極11および第2グランド電極21によって形成される立体的なグランド電極に加え、第3グランド電極31および第4グランド電極41が設けられているので、積層方向においてスパイラルインダクタ81をシールドする効果が高まり、特定領域81に対して十分な距離を保ちつつ、グランド電極全体の実質的な面積を十分に確保することができる。この結果、スパイラルインダクタ81に対する電磁的な影響を十分に低減することができる。また、本実施形態による部品内蔵基板10では、接地導体としてビア導体95,95aを採用するので、グランド電極11,21,31,41以外の導体層1,2,3,4同士を接続する際に形成するビア導体91の工程と同じ工程で接地導体を形成することができる。この結果、本実施形態によれば、工程数を増加させることなく、部品内蔵基板10を製造することができる。第2実施形態上述した第1実施形態は、第1接地導体9として、円柱状のビア導体95を複数本設け、スパイラルインダクタ81及びそれに対応して設けられる第1開口領域13を断続的に囲繞するように構成している。第1接地導体9は、第1グランド電極11と第2グランド電極21とを電気的に繋ぐものであることに加え、干渉源である信号線22とスパイラルインダクタ81との間に介在するものであるから、様々な変形態様を採用し得る。そこで、円柱状のビア導体95を互いに繋げて、堀状に構成した例を第2実施形態として説明する。図5は、本発明の第2実施形態である部品内蔵基板20を示す断面図である。図6は、図5の矢印Bからみた部分的な平面図である。図5及び図6に示すように、本実施形態による部品内蔵基板20は、第1接地導体9として、堀状導体93を構成している。その他の構成は、第1実施形態である部品内蔵基板10と同様であるので、その説明を省略する。堀状導体93は、第1グランド電極11と第2グランド電極21とを繋ぐように、第2絶縁層6を貫通するように設けられている。堀状導体93は、スパイラルインダクタ81及び第1開口領域13を囲むように、連続して設けられている導体である。堀状導体93は、スパイラルインダクタ81及び第1開口領域13を連続的に囲んでいるので、信号線22からの電磁波のスパイラルインダクタ81への影響を、より確実に抑制するように構成している。また、第2導体層2に他の干渉源が存在する場合も、堀状導体93の連続的な電磁波遮蔽効果を発揮させることができる。第3実施形態上述した第1実施形態に係る部品内蔵基板10及び第2実施形態に係る部品内蔵基板20では、第2グランド電極21を、スパイラルインダクタ81及びそれに対応して設けられる第1開口領域13を覆うように設けている。信号線22といった干渉源から発せられる電磁波の影響を十分に低減できるのであれば、第2グランド電極21の一部を除去したような態様も採用可能なものである。そこで、第2グランド電極21の一部を除去した例を第3実施形態として説明する。図7は、本発明の第3実施形態である部品内蔵基板30を示す断面図であり、図8は、第3実施形態の部品内蔵基板30を部分的に拡大した平面図であり、図9は、第3実施形態の部品内蔵基板30の変形例を部分的に拡大した平面図である。本実施形態による部品内蔵基板30は、第1開口領域14の大きさや第2グランド電極25の形状が異なること以外は、上記の第2実施形態の部品内蔵基板20と同様に構成されたものである。第1開口領域14は、第1グランド電極15に形成され、スパイラルインダクタ81と略同程度の領域を有している。なお、第1開口領域14は、スパイラルインダクタ81より大きな領域を有していてもよい。また、第2グランド電極25は、スパイラルインダクタ81の対応する位置に開口領域26が形成されている。第3実施形態の変形例として、図9に示すように、第1接地導体9を壁状導体94に形成し、1対の壁状導体94,94が、スパイラルインダクタ81の周縁に沿って対向するように形成してもよい。この場合、一方の壁状導体94,94は、第2導体層2の信号線22とスパイラルインダクタ81との間に介在するように設けられていることが好ましい。このように設けることにより、干渉源となる信号線22から第1絶縁層5を通ってスパイラルインダクタ81に向かう電磁波を第2絶縁層6において抑制することができる。また、第1接地導体9が壁状導体94である場合には、スパイラルインダクタ81を取り囲むように形成した堀状導体93に比して、簡易な製造工程で形成することができる。本実施形態による部品内蔵基板30は、上記の第2実施形態に係る部品内蔵基板20と同様の効果を奏するだけでなく、第2グランド電極25に開口領域26が形成されているので、第2グランド電極25がスパイラルインダクタ81と結合することにより、スパイラルインダクタ81の性能の変化をより確実に回避することができる。第4実施形態図10は、本発明の第4実施形態による部品内蔵基板50を部分的に示す断面図である。本実施形態による部品内蔵基板50は、第3グランド電極35に第2開口領域33を有していること、および第2接地導体9aの形状が異なること以外は、上記の第2実施形態の部品内蔵基板10と同様に構成されたものである。第2開口領域33は、スパイラルインダクタ81を挟んで第1開口領域13の反対側に形成され、第3絶縁層7側から見て、第2開口領域33の周縁が、少なくともスパイラルインダクタ81の周縁と重なるように形成されている。第2接地導体9は、スパイラルインダクタ81を少なくとも連続的に囲繞するように設けられた堀状導体94であり、スパイラルインダクタ81を挟んで、堀状導体94である第1接地導体9の反対側に設けられている。また、第2接地導体9は、第4グランド電極41側から見て、スパイラルインダクタ81および第2開口領域33の周縁を取り囲むように形成されている。本実施形態による部品内蔵基板50は、上記の第1実施形態と同様の効果を奏するだけでなく、第2開口領域33を設けているので、スパイラルインダクタ81に対し、導体である第3グランド電極35の影響をより低減することができる。また、本実施形態による部品内蔵基板50は、第1接地導体に加え、第2接地導体も堀状導体94であるので、スパイラルインダクタ81を囲む全ての方向に対して電磁波の影響を低減することができる。第5実施形態図11は、本発明の第5実施形態による部品内蔵基板60を部分的に示す断面図である。本実施形態による部品内蔵基板60は、第3および第4グランド電極35,45に開口領域が設けられていること以外は、上記の第1実施形態の部品内蔵基板10と同様に構成されたものである。第3および第4グランド電極35,45は、スパイラルインダクタ81に対応する位置に開口領域33,43を有している。第3グランド電極35に形成された第2開口領域33は、スパイラルインダクタ81を挟んで第1開口領域13の反対側に形成されている。第4グランド電極45の開口領域43は、第2開口領域33に対応する位置の、第4導体層4に形成されている。各開口領域33,43は、第4導体層4側から見て、スパイラルインダクタ81を仮想的に見通すように形成され、且つ、重なるように形成されている。本実施形態による部品内蔵基板60は、上記の第1実施形態と同様の効果を奏するだけでなく、第3および第4グランド電極35,45に開口領域33,43を設けたので、スパイラルインダクタ81に対し、導体である第3および第4グランド電極35,45の影響をより低減することができる。"