"多値データの画素で構成する画像における処理対象画素の多値データに対して、周辺画素で発生し当該処理対象画素へ拡散された誤差データを付加した上で、閾値との比較を行い、少値データを出力する量子化手段と、前記量子化手段によって量子化された少値データと元の多値データを比較することで、量子化による誤差を算出する量子化誤差算出手段と、前記量子化誤差算出手段によって算出された誤差を拡散させるための重みを、複数の対象周辺画素に付与する重み付与手段と、現行処理の際、前記重み付与手段によって付与された重みに従い拡散される誤差データを、画素ごとに、現行処理までに累積された誤差データに加算する誤差加算手段と、前記誤差加算手段によって計算された誤差データを、処理対象画素の前記量子化手段への入力データに付加するために、処理順となる画素配列に従って保存するバッファとを有する画像処理装置であって、前記誤差加算手段によって計算された次ラインの誤差データを上位ビットと下位ビットに分離するデータ分離手段と、現行処理の際、前記データ分離手段で分離された下位ビットの誤差データを、画素ごとに、現行処理までに累積された次ラインの下位ビットの誤差データに加算し、桁上げ信号を出力する下位ビット誤差累算手段と、前記データ分離手段で分離された上位ビットの誤差データに前記下位ビット誤差累算手段の出力する桁上げ信号を加算する上位ビット誤差データ算出手段と、前記バッファに設けた、前記上位ビット誤差データ算出手段によって算出された上位ビットの誤差データを保存する次ライン誤差データ保存部と、前記次ライン誤差データ保存部に保存された誤差データを現行処理に適用する際に、元のビット数に合わせるためのレフトシフタを備えたことを特徴とする画像処理装置。請求項1に記載された画像処理装置において、前記データ分離手段、前記次ライン誤差データ保存部及び前記誤差加算手段を、次の関係式、即ち、前記データ分離手段で分離する上位ビット数≦前記次ライン誤差データ保存部で保存する誤差データのビット数<前記データ分離手段で分離される誤差データのビット数に基づいて構成することを特徴とする画像処理装置。請求項1に記載された画像処理装置において、前記データ分離手段、前記次ライン誤差データ保存部及び前記誤差加算手段を、次の関係式、即ち、前記データ分離手段で分離する上位ビット数<前記次ライン誤差データ保存部で保存する上位ビットの誤差データのビット数<前記データ分離手段で分離される誤差データのビット数に基づいて構成することを特徴とする画像処理装置。請求項2に記載された画像処理装置において、前記データ分離手段で分離する上位ビット数、前記次ライン誤差データ保存部で保存する上位ビットの誤差データのビット数、前記データ分離手段で分離される誤差データのビット数の少なくとも一つのビット数を異なるビット数の間で切り替え可能にしたことを特徴とする画像処理装置。請求項2又は4に記載された画像処理装置において、前記上位ビット誤差データ算出手段における下位ビットの桁上げ信号の加算により上位ビットがオーバーフローする条件が成り立つとき、入力下位ビットの桁上げ信号を無視する手段を備えたことを特徴とする画像処理装置。請求項2又は4に記載された画像処理装置において、前記上位ビット誤差データ算出手段における下位ビットの桁上げ信号の加算により上位ビットがオーバーフローする条件が成り立つとき、下位ビットの桁上げ信号の入力を保留し、後続する処理で当該オーバーフロー条件が不成立になったときに保留を解除する手段を備えたことを特徴とする画像処理装置。請求項1乃至6のいずれかに記載された画像処理装置において、前記バッファは、誤差拡散を伴う量子化処理専用のメモリを用いて構成することを特徴とする画像処理装置。請求項1乃至6のいずれかに記載された画像処理装置において、前記バッファは、当該画像処理装置全体を制御するシステムで使用するメインメモリを共用して構成することを特徴とする画像処理装置。請求項8に記載された画像処理装置において、前記バッファのビット数を8ビットとしたことを特徴とする画像処理装置。しかし、上述の従来例におけるバッファメモリの容量の削減は、量子化誤差の上位ビットのみを対象に誤差拡散を行い、下位ビットを対象外としているので、画質を低下させるという問題が生じる。本発明は、プリント出力用のデータ処理過程におけるビット拡張が招く、中間調処理の誤差拡散に必要となるバッファのメモリ容量の肥大化を抑制すべく提案された上述の従来技術において生じる問題に鑑みてなされたもので、その目的は、下位ビットを切り捨てずに量子化処理に反映させることで高画質を保つことと、バッファのメモリ容量の肥大化を抑制することを両立させることにある。本発明は、多値データの画素で構成する画像における処理対象画素の多値データに対して、周辺画素で発生し当該処理対象画素へ拡散された誤差データを付加した上で、閾値との比較を行い、少値データを出力する量子化手段と、前記量子化手段によって量子化された少値データと元の多値データを比較することで、量子化による誤差を算出する量子化誤差算出手段と、前記量子化誤差算出手段によって算出された誤差を拡散させるための重みを、複数の対象周辺画素に付与する重み付与手段と、現行処理の際、前記重み付与手段によって付与された重みに従い拡散される誤差データを、画素ごとに、現行処理までに累積された誤差データに加算する誤差加算手段と、前記誤差加算手段によって計算された誤差データを、処理対象画素の前記量子化手段への入力データに付加するために、処理順となる画素配列に従って保存するバッファとを有する画像処理装置であって、前記誤差加算手段によって計算された次ラインの誤差データを上位ビットと下位ビットに分離するデータ分離手段と、現行処理の際、前記データ分離手段で分離された下位ビットの誤差データを、画素ごとに、現行処理までに累積された次ラインの下位ビットの誤差データに加算し、桁上げ信号を出力する下位ビット誤差累算手段と、前記データ分離手段で分離された上位ビットの誤差データに前記下位ビット誤差累算手段の出力する桁上げ信号を加算する上位ビット誤差データ算出手段と、前記バッファに設けた、前記上位ビット誤差データ算出手段によって算出された上位ビットの誤差データを保存する次ライン誤差データ保存部と、前記次ライン誤差データ保存部に保存された誤差データを現行処理に適用する際に、元のビット数に合わせるためのレフトシフタを備えたことを特徴とする。本発明によれば、プリント出力用のデータ処理過程におけるビット拡張が招く、中間調処理の誤差拡散に必要となるバッファのメモリ容量の肥大化を抑制するとともに、量子化誤差の拡散の対象に下位ビットも含めることで階調性を失わず、高画質を保つことができる。以下、本発明に係る画像処理装置の実施形態について、添付図を参照して説明する。本発明に係る画像処理装置の実施形態として、以下には、複合機MFPを例にする。本実施形態のMFPは、スキャナ入力もしくはホスト機からの印刷データの入力が行われ、入力側のデータ処理を経て生成される画像データをもとに、印刷要求に指示される出力条件に従いプリント出力用のデータ処理を行う。このプリント出力用のデータ処理の過程で行う中間調処理では、入力多値データここでは10bitの画素で構成する画像に対し量子化によって少値データここでは2bitに処理され、出力に用いられる。この量子化で個々の画素に生じる誤差は、出力画像全体としての画質が保たれるように、周辺画素に拡散される。本発明では、誤差拡散の処理に使用するメモリ容量の肥大化を抑制するために、拡散する誤差データの下位ビットを分離して後続する画素の量子化処理に反映させる方法を採用する点が本発明の要旨である。ただ、中間調処理として行う誤差拡散を伴う量子化処理そのものは、MFPにおいても既存の技術である。よって、先ず、本実施形態が基礎を置くMFPの構成の概要について、図1及び図2を参照して説明する。図1は、本発明の実施形態としてのMFPの構成の概要を示す図である。また、図2は、画像データの処理機能を有するコントローラの下に構成されるMFP図1の制御システムの概要を示すブロック図である。図1に示すように、MFP1は、コントローラボード2b、スキャナユニット3、プロッタユニット4、操作部5の各ユニットを有する。また、ホスト7は、印刷要求等を発行するPCpersonalcomputer等の外部機であり、通信手段を介してコントローラボード2bと接続される。スキャナユニット3は、原稿面を主副2次元走査で読み取って、走査ラインに従った配列となる画素の光量を対応する電気信号に変換し、コントローラボード2bへ出力する。スキャナユニット3には、自動原稿送り装置ADFを備え、複数枚の原稿を自動で読み取る機能を持たせてもよい。また、原稿画像の電気信号への変換方式は、CCDChargeCoupledDevices方式、CISContactImageSensor方式のどちらでもよい。プロッタユニット4は、スキャナユニット3で読み取った画像やホスト7等から入力した画像データを後述するプリント出力用データの処理を通してカラー構成色であるCMYKαデータに変換した後、このデータを用いて、記録媒体用紙へ印刷し、用紙出力を行う。印字方式は、インクジェット方式、電子写真方式のどちらでもよい。操作部5は、キー等の入力手段及び表示器等を備え、ユーザーによる動作モードの設定等の動作条件の設定や指令の入力を受け付け、また、ユーザーへの機器のステータスの通知や入力用画面等の表示を行う。コントローラボード2bは、後記図2に示すコントローラ2を構成する要素を搭載し、コピー処理プリント処理などの制御を行うユニットである。コピーではスキャナユニット3より入力されたRGB多値画像をプロッタユニット4で出力可能なフォーマットに変換する。プリント出力の際に、ページ順序を入れ替えたり、画像を蓄積したり、画像編集をしたりなど付加的な機能を実現する。なお、プリント出力用の画像データの処理、特に本発明を特徴付ける中間調処理の実施形態については、後記で詳細に説明する。図2に示す制御システムは、画像データの処理機能を有するコントローラ2の下に構成され、スキャナユニット3、プロッタユニット4、操作部5の各ユニットがコントローラ2の制御下で、それぞれスキャナエンジン制御32、プリンタエンジン制御42、操作部I/F52を介して動作する。ここでは、コントローラ2が有する画像データの処理機能として、プリント出力用の画像データ処理が要旨となるので、コピー要求時及びホスト7からの印刷要求時の画像データの処理を主に、その処理フローに係る要素のみ図示しているので、同図示にもとづいて説明をする。スキャナ画像入力部21は、スキャナユニット3より入力されたRGB多値データを取り込む。画像信号をアナログ信号で受信した場合は、デジタルデータに変換する。画像の光電変換素子間のばらつき補正や、当該素子の物理的な位置の違い、照明の変動等に対する補正を行う。スキャナ画像処理部22は、スキャナ特性を打ち消すような処理を施し、標準RGBのデータ形式に変換する。色変換23は、スキャナ画像処理部から入力されるRGB多値データをCMYK多値データに変換する。γ変換24は、プリンタエンジンプロッタの出力特性の非線形性による画質の劣化を打ち消すために、画像の濃度特性を補正する。後述する実施形態におけるように、γ変換24への入力ビット数よりも、γ変換24からの出力ビット数を大きくすると例:8bit⇒10bit高画質化につながる場合がある後記、図3及び4の説明、参照。中間調処理25は、色変換23で変換されたCMYK多値データに対するγ変換24で、例えば10bitの多値データとされ、その入力を受け、量子化によって、プロッタユニット4で出力に用いる2~8bit程度の少値データに変換する。中間調処理25は、本発明に特有の処理によるものであり、後記で詳細に説明する。プリンタ画像出力部26は、プロッタユニット4の仕様に合わせた順序タイミングで中間調処理25の処理を受けた画像データをプロッタユニット4に送信する。ホストI/F72は、PC等のホスト7などで発行される印刷要求を受信し、ジョブを管理するメモリ不図示へ格納する。プリント画像処理27は、印刷要求として受信したPDLページ記述言語データを解析し、RGB多値データに変換する。なお、色変換23以降のプリント出力用の画像データの処理は、先に述べたスキャナ入力した画像データにおけると同様に処理される。CPU20は、処理を要求してMFPに入力される各種のジョブを管理し、コントローラ2内の制御要素全体の動作を制御する。ところで、上記コントローラ2は、CPU20、CPU20が駆動するプログラムソフトウェアを格納するROM不図示、プログラムを動作させるときのワークメモリとして使用するRAM不図示等のハードウェアを要素として構成するコンピュータによって構成することができる。コンピュータによってコントローラ2を構成する場合、例えば、プリント出力用の画像データを処理する場合、この処理を実行する上記各処理部等として機能させるためのプログラムをROMに記録、搭載し、このプログラムを当該コンピュータにより駆動することにより、これらの処理部等を実現する手段とする。なお、プログラムを記録する媒体としては、ROMに限らず、HDDハードディスク、CD-ROM,MOMagnetoOpticalDisk等のディスク型を含む各種記憶媒体を用いることができる。ビット数の拡張プリント出力用のデータ処理では、画質の劣化を招かないようにデータを保存する必要があり、そのためにビット数の拡張を必要とする場合がある。γ変換を例に引くと、γ変換では、入力された濃度情報に対して、非線形なテーブルを用いて変換を行うことで、エンジンの出力特性の非線形性起因による画質の劣化を打ち消す処理を行う。図3はγ変換の変換特性を説明する図である。同図に例示するγ変換特性は、入力8bit、出力8bit最大値255の変換を行う場合であり、γ特性の非線形性が強いと、拡大図に示すように入力の階調性が失われる原因となる。つまり、それぞれ異なる入力値に対して、出力値が同一となってしまい拡大図の連なる3点が同一出力値である、表現できる濃度の数が縮小する結果となる。そこで、出力ビット数を拡張する。図4は、図3における出力ビット数を、より拡張したときのγ変換の変換特性を説明する図である。同図では、入力8bitに対して、出力10bit最大値1023に拡張した状態を示している。出力のビット数を拡張することで、強い非線形性が存在しても、階調性の低下が抑えられる。つまり、それぞれ異なる入力値に対して、出力値がそれぞれ異なり拡大図の連なる3点の出力値が滑らかに変化する、表現できる濃度の数が拡大する結果となる。このように、より高画質を求める場合には、γ変換などのテーブル処理において、出力ビットの拡張を行うことで、特性データが保存され、画質の劣化を防ぐことが可能になる。ここでは、γ変換において出力ビットの拡張を行った場合を示しているが、さらに上流画像処理においてビット数を拡張することも考えられ、その場合においても、後述する中間調処理において、処理の対象となる画像データのビット数が大きくなる。[中間調処理]本発明が要旨とする、処理対象画像の多値データをプリント出力用の少値データへ量子化する、即ち、プロッタユニット4で用いる少値データにより中間調を表現するデータへ変換する中間調処理について、詳細に説明する。ここでは、中間調処理において、量子化の過程で発生する誤差を周辺画素へ拡散し、量子化処理の対象画素に拡散した誤差を付加する誤差拡散法を用いて、量子化誤差の影響を緩和する方法を採用する。図5は、誤差拡散を伴う中間調処理系の基本構成を示す図である。同図に示すように、中間調処理系は、加算251、量子化252、逆量子化253、加算254、重み付け255、誤差保存出力256の各要素を有する。ここでは、γ変換24を経て10bitとした画像データの画素を配列順に従い画素ごとに処理する。また、入力10bitを量子化によって2bitに少値し、出力するが、その際、量子化誤差を拡散する。画像データが入力されると、加算251は、処理対象画素のデータ値に当該画素の周辺画素で発生した誤差誤差の算出方法等は後述を加算する。加算後のデータは、12bitのデータとなる。次に、量子化252は、加算251によって周辺画素で発生した誤差を付加した入力データに対し量子化処理を行う。この量子化処理は、出力階調数-1だけの数の閾値を持ち、閾値との大小比較により出力データを決定する。図6は、12bitデータ⇒2bitデータを例とする量子化図5、参照の入力と出力の関係を示す表である。同図に示す例では、3段階の閾値処理により12bitデータを4値2bitのデータとして出力する。量子化252は、量子化処理の結果をプリント出力用のデータ処理過程の次の処理部図2の例では、プリンタ画像出力部26に出力する。中間調処理25の内部処理として、次に、逆量子化253は、量子化252が出力する4値2bitのデータに対する逆量子化、即ち、量子化前の12bitデータに戻す処理を行う。図7は、2bitデータ⇒12bitデータを例とする逆量子化の入力と出力の関係を示す表である。同図に示すように、量子化252の4値2bitの出力データに対する逆量子化であるから、逆量子化253の処理の結果として得られる出力は、当然、量子化252への入力データが保存されることはない。次いで、加算254は、量子化252を行う前の周辺画素で発生した誤差を付加した入力データを入力とし、他方、逆量子化253の出力データを-入力として、これらのデータの加算をする。この加算によって、量子化誤差を表すデータ以下単に誤差データというが得られる。なお、図5の例では、誤差データは12bitで出力される。次に、重み付け255は、加算254が出力する、当該処理対象の画素の処理で発生した誤差データを、周辺画素に拡散させる処理を行う。この拡散処理は、未処理の周辺画素それぞれの当該画素注目点画素ともいうに対する位置に応じて決められた所定の重みを付けて拡散させる。図8は、重み付けをして行う誤差拡散を説明する模式図である。同図中に矢示される処理の順序、即ちライン方向及び第1のライン,第2のライン,、というラインの並び順に従い、各画素を処理の対象とし、同図に示す例は、現行の量子化処理の対象である注目点画素に対し、処理中の現行ラインにある3個の未処理画素及び次ラインの4個の未処理画素を周辺画素とし、これらの画素へ誤差拡散を行う。付与する重みは、例えば、現行ラインにある3個は、注目点画素に近い方から順に、4/16,2/16,2/16、また、次ラインにある4個は、注目点画素に近い方から順に、4/16,2/16,1/16,1/16とする。なお、付与する重みは、合計で1となるように設定し、このようにすることで、全体として誤差がない階調表現が可能となる。重み付け255は、上述の手法に従って、予定した周辺画素に対し、予定した重みによって拡散させる誤差データを周辺画素ごとに決め、決めた誤差データは、拡散先の画素が量子化処理の対象になるときに、現行画素に対して行ったと同様に入力画像データに付加される加算251が行う処理の上記説明、参照。このために、誤差データの拡散を受ける各未処理画素に対して、量子化処理のたびに発生し、拡散される誤差データを画素ごとに累算以下、[重み加算]というし、量子化処理の対象になるタイミングで累算した誤差データを加算251に出力する処理が必要になる。この処理は、誤差保存出力256が行う。誤差保存出力256は、次ラインの全未処理画素に拡散され累積される誤差データを1ライン分保存するために用意されるラインバッファに、現行ラインの処理を行う際に次ラインにおいて拡散先となる画素分図8の例では4画素分のバッファを用いて行う重み加算によって得られる誤差データを各画素に対する量子化処理が行われるたびに、1画素ずつ格納する。現行ラインの終了時、ラインバッファに1ライン分格納され、保存されていた誤差データは、次ラインにおける当該画素の量子化処理にタイミングを合わせて出力する。なお、上記重み加算に必要な手段については、後記で図9を参照して、説明する。また、誤差保存出力256は、現行ラインにおいて拡散先となる画素分図8の例では3画素分のバッファを用いて、別途、重み加算によって重み加算に必要な手段は、図9にもとづく後述の説明、参照誤差データを求め、現行ラインにおける当該画素の量子化処理にタイミングを合わせて出力する。なお、図5の例では、誤差データを拡散し、後続する画素の量子化処理に反映させるための処理過程では、入力データ2bitが一般的であり、ここでは、これにならって、12bitでデータ処理を行っている。このように、重み加算の動作とともに、その結果を格納するバッファ、特にラインバッファのメモリ容量は、1ライン分の各画素について、12bitの誤差データを保存するので、相当大きくなる。これが、後述する本実施形態における中間調処理系を必要とする動機となる。重み付け及び誤差保存出力の回路構成例図9は、図5に示した中間調処理系における重み付け及び誤差保存出力の回路構成例を示す図である。図9において、重み付け255は、図8に例示した重み付けの方法に従う回路の構成例を示すものである。即ち、処理中の現行ラインにある拡散先の3個の未処理画素への重みは、注目点画素に近い方から順に、4/16,2/16,2/16とするので、この数値の乗算を行い、また、次ラインにある拡散先の4個は、注目点画素に近い方から順に、4/16,2/16,1/16,1/16の乗算を行う。誤差保存出力256は、重み付け255による重み付けの乗算で得られる、各画素に拡散された誤差データを画素ごとにバッファに格納するが、その際、内部の重み加算256iで拡散される誤差データの累算を行う。重み加算256iは、重み加算に必要な手段として、拡散先の画素数分のバッファと累算数分の加算手段を備える。つまり、図9に示すように、現行ラインへの拡散については、各画素が3回拡散先となるので、3画素分のバッファと2回の累算を行うための加算手段を備え、量子化処理の対象画素の移動に合わせてバッファの値をシフトさせ、各画素が現行ラインの量子化処理における対象画素となるまで、拡散される誤差データの累算を2回行い、この累算で得られる誤差データを入力データに対し付加するために出力する。また、次ラインへの拡散については、各画素が4回拡散先となるので、4画素分のバッファと3回の累算を行うための加算手段を備え、量子化処理の対象画素の移動に合わせてバッファの値をシフトさせ、現行ラインの量子化処理を終えるまで、次ラインの各画素に対し拡散される誤差データの累算を3回行い、この累算で得られる誤差データを一旦ラインバッファに格納し、次ラインにおける当該画素の量子化処理にタイミングを合わせて出力する。[ビット分離の採用]プリント出力用のデータ処理の際、先にγ変換を例に述べたように、ビット数が拡張され、後段で行う中間調処理において、拡散される誤差データの処理を、上述のように、12bitを確保する仕様で行うようにすると、この処理に用いるラインバッファ1ライン分の各画素の誤差データを保存等のメモリ容量が肥大化する。そこで、この実施形態では、誤差拡散の処理に使用するメモリ容量の肥大化を抑制するために、拡散する誤差データの上位ビットと下位ビットを分離し、それぞれに別の処理を適用し、後続する画素の量子化処理に反映させるために用いるラインバッファを上位ビットのビット数に抑える方法を採用する。つまり、ビット分離した下位ビットを切り捨てずに量子化処理に反映させ、高画質を保つことと、バッファのメモリ容量の肥大化を抑制することを両立させることを可能とする処理方法を採用する。この実施形態で行うビット分離は、上記の処理方法をとったときに、より有効にメモリ容量の肥大化の抑制効果が働く、次ラインの誤差データを保存するラインバッファを用いる系に採用する。よって、現行ラインへの拡散される誤差データの扱いに関しては、上述の既存の処理方法図5及び図9、参照を変更しない。また、次ラインへ拡散する場合、次ラインの各画素に対し拡散された誤差データを重み加算256iで算出し、出力するまでの処理についても、上述の既存の処理方法図5及び図9、参照と変わらない。図10は、本発明の実施形態に係る誤差拡散を伴う中間調処理系の構成例を示す図である。図10に示す中間調処理系は、次ラインへの拡散誤差データを処理する系として、ビット分離256s、累算256a、加算256m、誤差保存出力2256b、レフトシフタ256fの各要素を有する。また、現行ラインへの拡散される誤差データを処理する系として、上述の既存の処理図5及び図9、参照と同じ処理をする当該系の要素、即ち、誤差保存出力1256rを有するとともに、量子化の対象画素に対して、現行ラインと次ラインへの拡散によって付与される誤差データを加える加算256nを有する。また、図11は、中間調処理系図10の重み付けから次の画素に付加する誤差を出力する過程の回路構成例を示す図である。同図において、発生する量子化誤差に重み付けをして、周辺画素に拡散させ、拡散先の各画素で誤差の重み加算をする処理系と動作は、過程は図9等を参照して説明したとおりである。なお、図11に示す重み付け255は、次ラインへの拡散誤差データを処理する系の要素としては、重み加算の処理を含む。よって、重み付け255からの出力は、現行ラインの量子化処理の際に、次ラインの画素に拡散する誤差データの重み加算の処理を経て、画素ごとの誤差として確定し、次ラインの量子化処理に引き継ぐための誤差データである。この誤差データが、ビット分離256sの対象になる。以下、拡散する誤差データの上位ビットと下位ビットを分離するビット分離を採用することで、先の拡散誤差データの処理系と異なる処理となる、ビット分離256sから、量子化処理に周辺画素で発生する誤差を反映させる加算256nまでの処理系の構成及び動作を説明する。ビット分離256sは、前段で次ラインへ拡散される誤差データを画素ごとに累算する重み加算を経て、得られる12bitの誤差データを、ビット分離により上位8bit符号ビット含むと下位4bitに分割する。分離された上位12bitは加算256mに入力され、下位4bitは累算256aに入力される。累算256aは、バッファと加算手段を持ち、新たな4bitのデータ入力があると、これまでバッファが保持していたデータに入力データを加算する。累算256aの下位4bitのデータ入力の加算によってバッファが、桁上げした場合は、桁上げ信号を発生させて、この信号を加算256mに入力する。加算256mは、先に分離した上位8bitデータの入力による上位8bitデータに桁上げ信号による1を加算する。この累算256aが発生する桁上げ信号の上位8bitデータへの加算は、下位4bitのデータを切り捨てた場合に失われるデータが保存され、保存されるデータを量子化処理に反映させることを可能にする。桁上げ信号の上位8bitデータへ加算され、この加算結果は、次ラインの誤差データを保存し、その出力を管理する誤差保存出力2256bのラインバッファに入力される。ただ、この桁上げ信号の加算結果を受け取るラインバッファのデータに異常が発生する場合がある。これは、上位8bitデータが0x7Fで、桁上げ信号が1となると、加算結果の0x80がラインバッファに格納されてしまう場合である。これを防ぐために、以下1.~3.のいずれかの対応をとることにより解決することができる。1.ビット分離で、分離する際の上位ビットと、ラインバッファのビットを異なるビット数とし、次の関係を満たすようにする。ビット分離256sで分離する上位ビット数<ラインバッファでのビット数<ビット分離256sで分離されるデータのビット数図11の実施形態の場合では、ビット分離256sで分離されるデータのビット数は12bitであるから、例えば、ビット分離256sで分離する上位ビット数を7bitとし、ラインバッファのビット数を8bitとすることで、上記関係を満たすことを可能にする。2.ビット分離256sで分離された上位8bitデータが0x7Fの場合は、桁上げ信号1を無視する機能を、例えば、加算256mに設けるようにして、加算結果の0x80がラインバッファに格納されることを防ぐことを可能にする。なお、この方法は、簡単に構成し得るメリットがある反面、誤差拡散に制限を掛けることになり、画質の劣化の可能性がある。3.ビット分離256sで分離された上位8bitデータが0x7Fの場合は、桁上げ信号1を保留し、後続する処理で当該オーバーフロー条件が不成立になったときに保留を解除し、次の画素へ付加する機能を例えば、加算256mに設けるようにして、加算結果の0x80がラインバッファに格納されることを防ぐことを可能にする。なお、この方法は、上記3.による桁上げ信号を無視する方法に比べと、画質劣化が生じ難い。誤差保存出力2256bのラインバッファに格納された8bitの誤差データは、次ラインで用いるので、使用するまで保存され、次ラインに量子化処理が移った時に、処理対象の画素に付加されることとなる。このラインバッファに保存された8bitの誤差データを使用するとき、付加する12bitの入力画素とビット数が合わないため、12bitに戻す必要がある。レフトシフタ256fは、誤差保存出力2256bのラインバッファから出力される8bitの誤差データを12bit化する手段である。レフトシフタ256fから12bitで出力される誤差データは、量子化処理が移った後、重み加算256rを経て出力される当該画素の現行ラインの画素への拡散誤差データと加算256nで加算され、入力画素に付加するために出力される。以上の処理により、次ラインの誤差データを保存する誤差保存出力2256bのラインバッファのビット数を削減することが可能となり、ラインバッファ容量の肥大化の抑制につながる。また、ビット分離により分離された下位4bitの誤差データについても、画素の配列ライン順に加算し、桁上げ信号を上位8bitの誤差データに加える方法で入力画素の量子化処理に反映しているため、階調性を失うことなく、画質を維持することができる。ここで、ビット分離からラインバッファにデータを格納する処理過程をより詳細に説明する。なお、ここでは、ラインバッファのデータの異常発生を防止する上記3.に示した防止手段を設けた例について、説明する。図12は、図11のビット分離からラインバッファにデータを格納する過程の回路構成例の詳細を示す図である。図12に示すように、ビット分離256sは、入力された誤差データの12bit信号を、符号ビットを除いた上位8bit、下位4bitに分離する。ここで、元の誤差データ自体は符号付きであるため、上位8bitデータは符号付きとなるが、下位4bitに関しては、符号なし4bitデータとして扱われる。これは、下位4bitが、入力データ-上位8bitデータを4bitレフトシフトしたデータを示しており、かつ、常に以下の関係が成り立っているからである。上位8bitデータを4bitレフトシフトしたデータ≦入力データ累算256aは、上記の関係式で求めた下位ビットの入力をビット分離256sから受け、加算256cにて、それまでにバッファ256dに蓄積された下位ビットデータと加算する。加算256cは、加算結果が0xFを超える場合、桁上げ信号を発生し、発生した桁上げ信号を遅延256gに出力する。なお、遅延256gは後述するオーバーフロー防止機能を実現する手段の1つである。加算256cの加算結果として得られるデータのうち、桁上げ部分を除いた部分はバッファ256dに格納されて、次の処理に回される。なお、バッファ256dに格納されたデータは、ラインの切り替えで次ラインのデータを処理する際に、非図示であるが、バッファ256dをリセットすることで、予期しない誤差の拡散を防ぐことが望ましい。ビット分離256sが出力する上位8bit符号付きと加算256cが出力する下位4bit信号の加算結果である桁上げ信号を加算する際には、上位8bitデータの値と桁上げ信号の値に基づいて、加算に制限を持たせる上記オーバーフロー防止策の3.に相当する。即ち、上位8bitデータが0x7Fで、かつ、桁上げ信号が1の場合には、加算256mがオーバーフローし、この結果、異常データ0x80がラインバッファ256hに格納されてしまう。この動作を防ぐために判定256eが上位8bitデータの値に基づいてオーバーフローの発生を予知し、遅延256gにこれを知らせる。遅延256gは、オーバーフローの発生の予知を判定256eから受け、遅延信号を出力して、桁上げ信号の加算を1回分遅延させる。ここでは、遅延256gから符号付き2bitの信号を加算256mに出力することで、この機能を実現する。さらに、同一条件を満たす場合には、条件を満たさなくなるまでこの信号を送り、遅延させる。満たさなくなったときに遅延の解除を符号付き2bitの信号によって知らせる。図13は、図12の回路構成における動作例を、画素単位で順次行われるフローのデータ状態にて示す表である。図13において、1画素目から4画素目の処理は、ビット分離256sへ入力された誤差データ入力データが正の場合を示しており、5画素目から7画素目は入力データが負の場合を示している。3画素目の加算256cにおける入力下位ビットデータとバッファ256dに蓄積されたデータとの加算で、加算結果が0xFを超えているため、上位ビット0x78に1の桁上げの加算を行うので、ラインバッファ256hの格納データは0x79となる。4画素目の加算256cにおける入力下位ビットデータとバッファ256dに蓄積されたデータとの加算でも、同様に桁上げが発生しているが、上位ビットが0x7F127となっているので、オーバーフローを防止するため、桁上げ信号が1サイクル分遅延されている。6画素目7画素目で、入力データが負の場合の条件を示しているが、加算256cにおける下位4bitの加算は入力信号の正/負に関わらず同一の処理である。また、7画素目では、入力上位ビットデータが0x8F-1に対して、桁上げが発生しているため、0x000となっているが、この加算はオーバーフローではないため、通常通り桁上げ信号を加算する。ところで、この実施形態で示した、入力データのビット数、ビット分離での上位ビットと下位ビットのビット数、及びラインバッファのビット数等は、1実施例としての値を示したものである。そこで、上述の要素で構成する実施形態で本発明の画像処理装置を実施する場合の適用条件について、次に説明する。まず、以下の関係を満たしていることが適用条件となる。即ち、ビット分離256sで分離する上位ビット数≦ラインバッファでのビット数<ビット分離256sで分離されるデータのビット数この条件を満たせば、上記実施形態の動作を実現することができる。また、以下の条件によって動作を行わせることで、既存の中間調処理図5及び図9、参照と同等の処理にすることができる。ビット分離256sで分離する上位ビット数=ラインバッファでのビット数=ビット分離256sで分離されるデータのビット数また、ビット分離256sで分離する上位ビット数、ラインバッファでのビット数、ビット分離256sで分離されるデータのビット数の少なくとも一つのビット数を異なるビット数の間で切り替え可能とし、動的にビット数を切り替えられるような回路とし、かつ適用条件としての上記不等式及び等式が実現できるように構成する方法で実施してもよい。このように実施することで、既存の中間調処理図5及び図9、参照を包括した実施形態とすることができる。なお、この実施形態において、ビット分離での上位ビット数を小さくすればするほど、誤差の拡散が広範囲に広がりやすく、エッジなどがぼやけてしまう可能性がある。ラインバッファの実装また、上述のラインバッファの実装の仕方について述べると、SRAMStaticRandomAccessMemoryなどの専用メモリを使用する場合と、DRAMDynamicRandomAccessMemoryなどのメインメモリの一部を共用し、装置全体の回路規模を小さくする場合が考えられる。メインメモリを使用する場合は、アクセスの容易性などを考慮すると、8bit=1Byteの倍数が最適であり、従来は、16bitを使用していたが、本発明を適用することで、8bitとすることが可能であり、メモリ容量とアクセス時間をそれぞれ半分に抑えることが可能となる。専用メモリを使用する場合は、一般的にbit数もカスタマイズ可能であるため、サイズに合わせて柔軟に対応することが可能である。専用メモリによると、メインメモリを用いる場合に生じ得るアクセスに時間が長く掛かる、という問題は起きない。さらに、ラインバッファは、次ラインの各画素の誤差データを保存するので、1ライン分を用意する必要があり、その合計サイズは1ラインの画素数の影響を受ける。例えば、解像度が上がったり、用紙サイズが大きくなったりするとラインバッファに必要なサイズが増える。従来では、使用する最大環境に合わせてラインバッファを用意する必要があったが、この実施形態では、上述したように、ビット分離で分離する上位ビット数、ラインバッファでのビット数を動的に切り替え可能としているので、この機能を用いることで、解像度が上がった場合や用紙サイズが大きくなった場合に、それに合わせてラインバッファのビット数を削減することで、ラインバッファのサイズを小さくすることができる。下記~は、中間調処理ブロックへの入力データが、10bit、発生誤差のbit数が12bitの場合を例に、設定された解像度及び用紙サイズに基づいて、ビット分離で分離する上位ビット数及びラインバッファでのビット数を動的に切り替え、ラインバッファのサイズを抑制可能とした実施例を示す。なお、下記は、抑制をかけない従来と同等の動作モードになる。A4、600dpiビット分離での上位ビット数:12bit、ラインバッファのビット数:12bitA4、1200dpiビット分離での上位ビット数:6bit、ラインバッファのビット数:6bitA3、600dpiビット分離での上位ビット数:8bit、ラインバッファのビット数:8bitA3、1200dpiビット分離での上位ビット数:4bit、ラインバッファのビット数:4bit"