第1導電型の半導体基板と、前記半導体基板の上面から所定の深さまでの領域を分離するように形成された平面状の複数の第2導電型の不純物層と、前記半導体基板に、前記複数の第2導電型の不純物層に交わるように配置され、前記複数の第2導電型の不純物層より深く形成された複数の溝と、前記複数の溝のそれぞれの内部に、絶縁膜を介して形成されたゲート電極と、前記ゲート電極のそれぞれの側面に沿い、かつ前記絶縁膜を介して接するように形成された第1導電型の不純物層と、前記半導体基板の前記上面上に、前記第2導電型の不純物層および前記第1導電型の不純物層に接し、かつ前記ゲート電極と絶縁するように形成された第1の電極と、前記半導体基板の下面側に形成された第2の電極と、を具備することを特徴とする半導体装置。前記複数の第2導電型の不純物層は、互いに平行に配置されたことを特徴とする請求項1に記載の半導体装置。前記複数の第2導電型の不純物層はそれぞれ、複数の前記ゲート電極の間において、前記溝の前記側面に沿う方向に沿って分割されていることを特徴とする請求項2に記載の半導体装置。前記半導体基板の下面に、さらに第2導電型のコレクタ層が形成されており、前記第2の電極は、前記コレクタ層の下面上に、前記コレクタ層の下面に接するように形成されたことを特徴とする請求項1乃至3のいずれかに記載の半導体装置。前記第2の電極は、前記半導体基板の下面上に、前記半導体基板の下面に接するように形成されたことを特徴とする請求項1乃至3のいずれかに記載の半導体装置。実施形態は、逆方向リーク電流を抑制することができる半導体装置を提供することを目的とする。実施形態に係る半導体装置は、第1導電型の半導体基板、複数の第2導電型の不純物層、複数の溝、ゲート電極、第1導電型の不純物層、第1の電極、および第2の電極、を具備する。前記複数の第2導電型の不純物層は、それぞれ平面状であって、前記半導体基板の上面から所定の深さまでの領域を分離するように形成される。前記複数の溝は、前記半導体基板に、前記複数の第2導電型の不純物層に交わるように配置され、前記複数の第2導電型の不純物層より深く形成される。前記ゲート電極は、前記複数の溝のそれぞれの内部に、絶縁膜を介して形成される。前記第1導電型の不純物層は、前記ゲート電極のそれぞれの側面に沿い、かつ前記絶縁膜を介して接するように形成される。前記第1の電極は、前記半導体基板の前記上面上に、前記第2導電型の不純物層および前記第1導電型の不純物層に接し、かつ前記ゲート電極と絶縁するように形成される。前記第2の電極は、前記半導体基板の下面側に形成される。以下、本発明の実施形態に係る半導体装置について、図面を参照して説明する。以下に、本実施形態に係る半導体装置の一例として、絶縁ゲートバイポーラトランジスタ以下、IGBT:InsulatedGateBipolarTransistorと称するおよびパワーMOSトランジスタを説明する。第1の実施形態図1は、第1の実施形態に係る半導体装置であるIGBTを概略的に示す斜視図である。また、図2は、図1の一点鎖線X-X ́に沿ったIGBTの断面図である。なお、図1は、図面の煩雑化を避けるため、エミッタ電極、コレクタ電極、およびゲート電極上の絶縁膜第2の絶縁膜は省略されている。図1に示すように、第1の実施形態に係るIGBT10において、例えばシリコンからなるn-型の半導体基板であるn-型ベース層11には、n-型ベース層11の上面から所定の深さまでの領域を分離するように、それぞれが平面状のp型の不純物層である複数のp型ベース層12が形成されている。複数のp型ベース層12は、互いに離間し、かつ図1に示す第1の方向に沿って互いに平行に配置されている。従って、複数のp型ベース層12の上面は、n-型ベース層11の上面において、互いに平行な複数の帯状パターンとなる。このように形成された複数のp型ベース層12は、n-ベース層11の上面から所定の深さまでの領域を、互いに平行に配置された直方体状の複数の領域に分離する。複数のp型ベース層12は、n-型ベース層11の上面側の表面上に、ストライプ状の開口が形成されたレジスト層を形成し、このレジスト層を介してn-型ベース層11にp型のイオン例えばホウ素Bを注入することにより形成することができる。なお、複数のp型ベース層12は、必ずしも互いに平行に配置される必要はない。図2に示すように、複数のp型ベース層12が形成されたn-型ベース層11には、複数の溝13aが形成されている。複数の溝13aは、その深さ方向においてp型ベース層12を貫通し、n-型ベース層11に達するように形成されている。複数の溝13aは、互いに離間している。図1に示すように、それぞれの溝13aは、複数のp型ベース層12に直交するように形成されている。複数の溝13aは、図1に示す第2の方向に沿って互いに平行に配置されている。なお、複数のp型ベース層12が互いに平行でない場合、それぞれの溝13aは、複数のp型ベース層12に交わるように形成される。それぞれの溝13aの内部には、第1の絶縁膜14を介してゲート電極13bが形成され、いわゆるトレンチゲートが形成されている。従って、複数のゲート電極13bの上面は、n-型ベース層11の上面において、複数のp型ベース層12の帯状パターンに直交し、かつ互いに平行な複数の帯状パターンとなる。図2に示すように、複数のp型ベース層12が形成されたn-型ベース層11の上面には、複数のn型の不純物層であるn型エミッタ層15以下、エミッタ層15と称するが形成されている。複数のエミッタ層15は、n-型ベース層11の上面に、p型ベース層12より浅く形成されている。複数のエミッタ層15は、第1の絶縁膜14を介してゲート電極13bを挟むように配置される。図1に示すように、それぞれのエミッタ層15は、ゲート電極13bに沿って、ゲート電極13bの側面に第1の絶縁膜14を介して接するように形成されている。従って、複数のエミッタ層15の上面は、n-型ベース層11の表面において、複数のゲート電極13bの帯状パターンに第1の絶縁膜14を介して接する複数の帯状パターンとなる。また、n-型ベース層11の下面には、平面状のp型コレクタ層16以下、コレクタ層16と称するが形成されている。コレクタ層16の下面は、n-型ベース層11の下面から露出するように形成されている。図2に示すように、n-型ベース層11の上面上において、それぞれのゲート電極13b上、およびエミッタ層15上の一部には、第2の絶縁膜17が形成されている。図示しないが、それぞれの第2の絶縁膜17は、第2の方向に沿って形成される。図2に示すように、第2の絶縁膜17を含み、p型ベース層12およびエミッタ層15が形成されたn-型ベース層11の上面上には、第1の電極であるエミッタ電極18が形成されている。エミッタ電極18は、第2の絶縁膜17から露出したエミッタ層15、エミッタ層15間のn-型ベース層11、およびエミッタ層15間のp型ベース層12に接しており、第2の絶縁膜17によって複数のゲート電極13bと絶縁されている。また、コレクタ層16の下面上には、第2の電極であるコレクタ電極19が形成されている。コレクタ電極19は、コレクタ層16の下面に接するように形成されている。第1の実施形態に係るIGBT10のエミッタ電極18とコレクタ電極19との間に順バイアスを印加し、ゲート電極13bとエミッタ電極18との間に順バイアスを印加する。すると、p型ベース層12中の第1の絶縁膜14に接する部分に、n型反転層チャネルが形成される。これにより、電子はエミッタ層15からチャネルを経由してn-型ベース層11に注入され、正孔はコレクタ層16からn-型ベース層11に注入される。この結果、エミッタ電極18とコレクタ電極19とが導通する。これに対して、ゲート電極13bとエミッタ電極18との間に零バイアスまたは逆バイアスを印加すると、n型反転層チャネルは消滅し、コレクタ電極19とエミッタ電極18との間に流れる電流は遮断される。以上に説明したIGBT10によれば、n-型ベース層11に、n-型ベース層11の上面から所定の深さまでの領域を分離するように、複数のp型ベース層12が形成されている。従って、n-型ベース層の上面全面にp型ベース層が形成された従来のIGBTと比較して、n-型ベース層11とp型ベース層12との接合面積を低減することができる。例えば図1に示すように、IGBT10の第2の方向に沿った長さをLdとし、同一方向におけるp型ベース層12の長さをLp1とする。また、この装置10には、n個のp型ベース層12が形成されているものとする。このとき、第1の実施形態に係るIGBT10におけるn-型ベース層11とp型ベース層12との接合面積は、従来の半導体装置のn×Lp1/Ld倍になる。ここで、上述のIGBT10を含むトレンチゲート構造を有する半導体装置における逆方向リーク電流IRは、式1で表現される。但し、式1において、右辺第一項は拡散電流成分であり、第二項は熱発生電流成分である。Aはn-型ベース層11とp型ベース層12との接合面積、Niは真性キャリア密度、NDはドナー濃度、Dpは成句の拡散定数、τpは正孔のライフタイム、τは空乏層中のライフタイム、VRは逆方向電圧、NC、NVは伝導帯、価電子帯の実行常態密度をそれぞれ表し、EGは禁制帯幅、Tは絶対温度を表す。なお、真性キャリア密度Niは、式2で表現される。式1から明らかなように、n-型ベース層11とp型ベース層12との接合面積を示すAは、高温動作時に支配的となる拡散電流成分の比例定数項であり、第1の実施形態に係るIGBT10によれば、このAを、従来のn×Lp1/Ld倍にすることができる。従って、第1の実施形態に係るIGBT10によれば、従来のIGBTより逆方向リーク電流IRを低減することができる。第2の実施形態図3は、第2の実施形態に係る半導体装置であるIGBT20を概略的に示す斜視図である。また、図4は、図3の一点鎖線X-X ́に沿ったIGBTの断面図である。なお、図3に示されるIGBT20において、図面の煩雑化を避けるため、エミッタ電極18、コレクタ電極19、および第2の絶縁膜17は省略されている。図3、図4に示すIGBT20は、図1、図2に示されるIGBT10と比較して、第2の不純物層であるp型ベース層21が、ゲート電極13bの間において分割されている点が異なる。第2の実施形態に係るIGBT20が有する複数のp型ベース層21は、n-型ベース層11の上面から所定の深さまでの領域を第1の方向に沿って分離するように形成されており、さらに、それぞれのp型ベース層21は、複数のゲート電極13bの間において、第2の方向に沿って2つに分割されるように形成されている。すなわち、第2の実施形態に係るIGBT20において、それぞれのp型ベース層21は、第1の絶縁膜14を介してゲート電極13bの周辺のみに形成されている。このようなp型ベース層21も、第1の実施形態に係るIGBT10におけるp型ベース層12と同様の方法により形成することができる。なお、このIGBT20の動作は、第1の実施形態に係るIGBT10と同様であるため、説明を省略する。以上に説明した第2の実施形態に係るIGBT20によれば、複数のp型ベース層21は、n-型ベース層11の上面から所定の深さまでの領域を第1の方向に沿って分離するように形成されており、さらに、それぞれのp型ベース層21は、複数のゲート電極13bの間において、第2の方向に沿って2つに分割されるように形成されている。従って、第1の実施形態に係るIGBT10と比較して、さらにn-型ベース層11とp型ベース層21との接合面積を低減することができる。例えば図4に示すように、溝13a間の第1の方向に沿った長さをLtとし、同一方向におけるp型ベース層21の長さをLp2とする。すると、第2の実施形態に係るIGBT20におけるn-型ベース層11とp型ベース層21との接合面積は、従来のIGBTのLp1×2Lp2/Ld×Lt倍、第1の実施形態に係るIGBT10の2×Lp2/Lt倍になる。従って、第2の実施形態に係るIGBT20によれば、従来のIGBTより逆方向リーク電流IRを低減することができ、第1の実施形態に係るIGBT10と比較して、さらに逆方向リーク電流IRを低減することができる。第3の実施形態図5は、第3の実施形態に係る半導体装置であるパワーMOSトランジスタ30を概略的に示す斜視図である。また、図6は、図5の一点鎖線X-X ́に沿ったパワーMOSトランジスタ30の断面図である。なお、図5に示されるパワーMOSトランジスタ30において、図面の煩雑化を避けるため、ソース電極37、ドレイン電極38、および第2の絶縁膜36は省略されている。図5、図6に示すパワーMOSトランジスタ30は、図1、図2に示すIGBT10が有するコレクタ層16が形成されない点が異なる。以下に、図5、図6に示すパワーMOSトランジスタ30について説明する。図5、図6に示す第3の実施形態に係るパワーMOSトランジスタ30は、図1、図2に示すIGBT10と同様のn-型ベース層31、p型ベース層32、複数の溝33a、第1の絶縁膜34、および複数のゲート電極33bを有する。なお、パワーMOSトランジスタ30において、n-型ベース層31はドレイン層として機能し、p型ベース層32はチャネルとして機能する。また、複数のp型ベース層32が形成されたn-型ベース層31の上面には、それぞれがn型の不純物層である複数のn型ソース層35以下、ソース層35と称するが形成されている。複数のソース層35は、図1、図2に示すIGBT10におけるエミッタ層15と同様に形成されている。図6に示すように、n-型ベース層31の上面上における所定領域には、図1、図2に示すIGBT10における第2の絶縁膜17と同様の第2の絶縁膜36が形成されている。第2の絶縁膜36を含み、p型ベース層32およびソース層35が形成されたn-型ベース層31の上面上には、第1の電極であるソース電極37が形成されている。ソース電極37は、図1、図2に示すIGBT10におけるエミッタ電極18と同様に形成されている。すなわち、ソース電極37は、第2の絶縁膜36から露出したソース層35、ソース層35間のn-型ベース層31、およびソース層35間のp型ベース層32に接しており、第2の絶縁膜36によって複数のゲート電極33bと絶縁されている。また、n-型ベース層31の下面上には、第2の電極であるドレイン電極38が形成されている。ドレイン電極38は、n-型ベース層31の下面に接するように形成されている。以上に説明したパワーMOSトランジスタ30において、ソース電極37とドレイン電極38との間に順バイアスを印加し、ゲート電極33bとソース電極37との間に順バイアスを印加する。すると、p型ベース層32中の第1の絶縁膜34に接する部分に、n型反転層チャネルが形成される。これにより、電子はソース層36からチャネルを経由してn-型ベース層31に注入される。この結果、ソース電極37とドレイン電極38とが導通する。これに対して、ゲート電極33bとソース電極37との間に零バイアスまたは逆バイアスを印加すると、n型反転層チャネルは消滅し、ドレイン電極38とソース電極37との間に流れる電流は遮断される。以上に説明した第3の実施形態に係るパワーMOSトランジスタ30であっても、第1の実施形態に係るIGBT10と同様に、n-型ベース層31に、n-型ベース層31の上面から所定の深さまでの領域を分離するように、複数のp型ベース層32が形成されている。従って、n-型ベース層の上面全面にp型ベース層が形成された従来のパワーMOSトランジスタと比較して、n-型ベース層31とp型ベース層32との接合面積を低減することができる。これにより、第3の実施形態に係るパワーMOSトランジスタ30は、従来のパワーMOSトランジスタより逆方向リーク電流IRを低減することができる。第4の実施形態図7は、第4の実施形態に係る半導体装置であるパワーMOSトランジスタ40を概略的に示す斜視図である。また、図8は、図7の一点鎖線X-X ́に沿ったパワーMOSトランジスタ40の断面図である。なお、図7に示されるパワーMOSトランジスタ40において、図面の煩雑化を避けるため、ソース電極37、ドレイン電極38、および第2の絶縁膜36は省略されている。図7、図8に示すパワーMOSトランジスタ40は、図5、図6に示されるパワーMOSトランジスタ30と比較して、第2の不純物層であるp型ベース層41のそれぞれが、ゲート電極33bの間において分割されている点が異なる。第4の実施形態に係るパワーMOSトランジスタ40が有する複数のp型ベース層41は、n-型ベース層31の上面から所定の深さまでの領域を第1の方向に沿って分離するように形成されており、さらに、それぞれのp型ベース層41は、複数のゲート電極33bの間において、第2の方向に沿って2つに分割されるように形成されている。すなわち、第4の実施形態に係るパワーMOSトランジスタ40において、それぞれのp型ベース層41は、第1の絶縁膜34を介してゲート電極33bの周辺のみに形成されている。なお、このパワーMOSトランジスタ40の動作は、第3の実施形態に係るパワーMOSトランジスタ30と同様であるため、説明を省略する。以上に説明した第4の実施形態に係るパワーMOSトランジスタ40によれば、複数のp型ベース層41は、n-型ベース層31の上面から所定の深さまでの領域を第1の方向に沿って分離するように形成されており、さらに、それぞれのp型ベース層41は、複数のゲート電極33bの間において、第2の方向に沿って2つに分割されるように形成されている。従って、第3の実施形態に係るパワーMOSトランジスタ30と比較して、さらにn-型ベース層31とp型ベース層41との接合面積を低減することができる。従って、第4の実施形態に係るパワーMOSトランジスタ40によれば、従来のパワーMOSトランジスタより逆方向リーク電流IRを低減することができ、第3の実施形態に係るパワーMOSトランジスタ30と比較して、さらに逆方向リーク電流IRを低減することができる。以上に、本発明の実施形態を説明したが、この実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これらの新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の趣旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。