第1導電形の半導体層と、前記半導体層の第1の主面に選択的に設けられた第2導電形の第1の領域と、前記第1の領域に接続されて前記第1の主面に選択的に設けられた第2導電形の第2の領域と、前記半導体層と前記第1の領域とに接して設けられた第1の電極と、前記第2の領域に接して設けられた第2の電極と、前記半導体層の前記第1の主面とは反対の第2の主面側に電気的に接続された第3の電極と、を備えたことを特徴とする半導体装置。前記第1の電極は、前記半導体層にショットキー接触し、前記第2の電極は、前記第2の領域にオーミック接触したことを特徴とする請求項1記載の半導体装置。前記第1の領域は、前記第1の主面内の第1の方向に延在する複数ストライプ状に設けられ、前記第2の領域は、前記第1の方向に交差する方向に延在していることを特徴とする請求項1記載の半導体装置。前記第1の方向に直交する第2の方向における隣り合う前記第1の領域の間隔は、1μm以上5μm以下の範囲にあり、前記第2の方向における前記第1の領域の幅は、0.5μm以上であり、前記第1の領域の間隔に等しいか、それよりも狭いことを特徴とする請求項3記載の半導体装置。前記第2の領域の延在方向に直交する前記第2の領域の幅は、10μm~0.2×Le/Nの範囲にあり、隣り合う前記第2領域の間隔は、300×Wp~3000×Wpの範囲にあることを特徴とする請求項3または4に記載の半導体装置。ここで、Leは、前記第1の方向におけるアノード電極の幅であり、Nは、前記第2領域の配置数、Wpは、前記第1の方向に直交する第2の方向における前記第1の領域の幅である。前記半導体層は、SiCもしくはGaNを含むことを特徴とする請求項1~5のいずれか1つに記載の半導体装置。本発明の実施形態は、サージ耐量が高く、順方向の電流密度を向上させることが可能な半導体装置を提供する。実施形態に係る半導体装置は、第1導電形の半導体層と、前記半導体層の第1の主面に選択的に設けられた第2導電形の第1の領域と、前記第1の領域に接続されて前記第1の主面に選択的に設けられた第2導電形の第2の領域と、を備える。そして、前記半導体層と前記第1の領域とに接して設けられた第1の電極と、前記第2の領域に接して設けられた第2の電極と、前記半導体層の前記第1の主面とは反対の第2の主面側に電気的に接続された第3の電極とを備える。以下、本発明の実施の形態について図面を参照しながら説明する。図面中の同一部分には同一番号を付してその詳しい説明は適宜省略し、異なる部分について適宜説明する。なお、以下の実施形態では、第1導電形をn形とし、第2導電形をp形として説明するが、第1導電形をp形、第2導電形をn形としても良い。図1は、本実施形態に係る半導体装置100を示す模式図である。半導体装置100は、例えば、SiCを材料とするSBDである。図1aは、SBDのアノード電極17を除いたチップ面の配置を模式的に示している。そして、図1bは、図1aにおけるIb-Ib断面を示す模式図であり、図1cは、Ic-Ic断面を示す模式図である。図1aに示すように、半導体装置100は、n形半導体層であるn形SiC層第1導電形の半導体層10の第1の主面10aに選択的に設けられた第1のp形領域第1の領域3と、第1のp形領域3に接続されて選択的に設けられた第2のp形領域第2の領域5と、を備える。第1のp形領域3は、第1の主面10aにおける第1の方向に延在する複数のストライプ状に設けられる。ここで、第1の方向とは、図1aの上下方向である。そして、第2のp形領域5は、第1の方向に交差する第2の方向に延在する。例えば、図1aに示すように、同図の横方向に延在するストライプ状に設けられる。さらに、p形領域3およびp形領域5を囲んで第3のp形領域7が設けられる。p形領域7は、p形領域3およびp形領域5を含む能動領域と、能動領域の外側の終端領域と、の間の境界に沿って設けられる。そして、能動領域の端で生じるエッジブレイクダウンを抑制するエッジターミネーションとして機能する。以下、p形領域7をエッジターミネーション7と称する。図1bに示すように、n形SiC層10は、例えば、n形SiC基板13の上に設けられる。n形SiC層10の第1の主面10aには、p形領域3とエッジターミネーション7が設けられる。そして、隣り合うp形領域3に画されたn形SiC層10の一部であるn形領域10bが設けられる。さらに、半導体装置100は、p形領域3およびn形領域10bに接して設けられた第1の電極であるアノード電極17を備える。アノード電極17は、エッジターミネーション7の表面にも接して設けられる。一方、半導体装置100は、図1cに示すように、n形SiC層10の表面に設けられたp形領域5の表面に、第2の電極であるオーミック電極15を備える。そして、同図に示すように、アノード電極17は、オーミック電極15を覆って設けられる。さらに、半導体装置100は、n形SiC層10の第1の主面10aとは反対の第2の主面10cの側に第3の電極であるカソード電極19を備える。カソード電極19は、例えば、n形SiC基板13の裏面に設けられ、第2の主面10cの側に電気的に接続される。本実施形態に係る半導体装置100は、n形SiC層10にショットキー接触したアノード電極17と、p形領域5にオーミック接触したオーミック電極15と、を備える。アノード電極17は、p形領域3の表面にも接触する。p形SiCに対するオーミック接触の形成が難しいことから、オーミック電極15を形成しないp形領域3と、アノード電極17と、の間は、ショットキー接触となることが多い。次に、図2~図4を参照して、半導体装置100の製造過程を説明する。図2a~図4bは、各工程におけるウェーハの部分断面を示す模式図である。各図のaは、図1aに示すIb-Ib断面を示し、bは、Ic-Ic断面を示している。図2は、n形SiC層10の第1の主面10aに、p形不純物であるアルミニウムAlをイオン注入する状態を示している。第1の主面10aの上には、例えば、レジストからなる注入マスク21が形成される。注入マスク21は、開口21aおよび21b、21cを有する。そして、図2aに示すように、ストライプ状の開口21aにAlを選択的に注入し、p形領域3を形成する。同時に、開口21cを介してAlを注入し、エッジターミネーション7を形成する。さらに、図2bに示す開口21bを介してAlを注入し、p形領域5を形成する。Alの注入量ドーズ量は、Alのピーク濃度が2×1018cm-3になるように設定する。続いて、注入マスク21を、例えば、ウエット処理により除去し、熱処理を行う。熱処理は、例えば、1500°C以上の温度で実施し、イオン注入されたAlを活性化する。これにより、n形SiC層10の表面にp形領域3およびp形領域5、エッジターミネーション7が形成される。次に、p形領域5に接したオーミック電極15を形成する。例えば、オーミック電極15となるニッケルNi膜を真空蒸着法を用いて形成する。続いて、図3aおよびbに示すように、p形領域3およびn形領域10bの上のNi膜を除去し、p形領域5の上にNi膜を残すようにパターニングする。そして、例えば、500°C~700°Cの温度で熱処理する。これにより、p形領域5の上にオーミック電極15が形成される。本実施形態では、エッジターミネーション7の上のNi膜を除去する例を示しているが、エッジターミネーション7の上にNi膜を残しオーミック電極15を形成しても良い。次に、図4aおよびbに示すように、n形SiC層10の第1の主面10aの側にアノード電極17を形成し、第2の主面10cの側にカソード電極19を形成する。アノード電極17には、例えば、スパッタ法を用いて形成したチタンTiおよびAlの積層膜を用いる。この場合、p形領域3およびn形領域10bの表面には、Ti膜が接触する。そして、アノード電極17は、p形領域3およびn形領域10b、エッジターミネーション7の表面に接し、さらに、オーミック電極15を覆って形成される。一方、カソード電極19には、例えば、真空蒸着法を用いて形成したNi膜を用いることができる。上記の製造過程において、n形SiC層10にイオン注入されたAlは、熱処理により拡散することがない。したがって、p形領域3およびp形領域5、エッジターミネーション7は、それぞれ開口21aおよび21b、21cと同じサイズに形成される。ストライプの延在方向である第1の方向に直交する第2の方向において、開口21a、は、0.5μm以上、5μm以下の幅に形成するとよい。そして、隣り合うp形領域3の間のn形領域10bの幅Wnは、1μm~5μmに形成することができる。例えば、n形領域10bの幅Wnが狭いほど、アノード電極17とn形領域10bとの間のショットキー接合の電界強度を低下させ、逆方向のリーク電流を低減することができる。しかしながら、n形領域10bの幅Wnが狭くなりすぎると、n形領域10bを挟むp形領域3からビルトイン電圧により空乏層が伸び、n形領域10bにおける中性領域の幅が著しく狭くなる。このため、順方向の抵抗が増大してアノード電極17からn形SiC層10へ流れるショットキー電流が減少し、電流容量が小さくなるという問題がある。例えば、p形領域3からn形領域10に広がる空乏層幅は、0.3um程度なので、Wnは少なくとも1um以上とすることが望ましい。一方、n形領域10bの幅Wnを広げると、逆方向のリーク電流が増加する。例えば、Wnを5μm程度に広げると、逆バイアスを印加した時の電界強度がp形領域3と同程度となる領域の幅Wsが2μm程度にまで広がる。すなわち、p形領域3からn形領域10bに広がる空乏層の幅をWdとすれば、Wsは式1で表される。Ws=Wn-2Wd1そして、ショットキ接合を流れるリーク電流と、p形領域3を介して流れるpn接合のリーク電流の比は、式2で表される。r≒Ws/WnWp2例えば、Wsを2μm、Wnを5μmとして、Wp<Wnとすれば、0.2<r<0.4となる。ここで、Wp<Wnとした理由は後述する。ショットキ接合やpn接合のリーク電流は、1桁程度のばらつきを含む。したがって、rが0.2~0.4の値では、p形領域3を設けたことによる逆方向のリーク電流の低減効果は大きいとは言えない。すなわち、Wnを5μmよりも狭くしてリーク電流を低減することが望ましい。したがって、Wnの好適な範囲は、1~5μm程度と言える。これにより、アノードカソード間に逆バイアスを印加した時に、n形領域10bが空乏化され、アノード電極17とn形領域10bとの間のショットキー接合のリーク電流を低減することができる。一方、p形領域3の幅Wpは、n形領域10bの幅Wnと同じか、それよりも狭く形成される。例えば、Wnを一定値とした時、p形領域3の幅Wpが狭いほど、n形領域10bの数を増やすことができる。これにより、ショットキ接合の面積が広くなり、順方向のショットキ電流を大きくすることができる。しかしながら、Wpが0.3μmよりも狭くなると、p形領域3の底部の曲率半径が小さくなる。これにより、逆バイアスを印加した時、p形領域3の底部において電界強度が高くなり、ブレイクダウンを引き起こす。したがって、Wpは、0.5μm以上とすることが望ましい。順方向のショットキ電流を大きくするためには、Wpを0.5μmとすることが好ましいが、製造過程におけるばらつきを考慮すると、Wpをある程度大きくしておくことが望ましい。これにより、順方向および逆方向の電流電圧特性のばらつきを抑制し、製造歩留りの低下を防ぐことができる。例えば、電極全体の面積におけるn形領域の面積が、1/2以下になるとショットキ電流の減少が顕著となる。したがって、1/2≦Wn/WnWp3とすることが望ましい。すなわち、Wp≦Wnであり、Wpの好適な範囲は、0.5~Wnである。例えば、Wn=3μmの時、Wpの適正値は、0.5~3μmである。また、開口21bの延在方向に直交する幅は、10μmから500μmの範囲に形成するとよい。すなわち、p形領域5の幅Lpを、p形領域3よりも2桁広い幅に形成する。これにより、オーミック電極15が形成されたp形領域5を介して流れる順方向の電流密度を低減し、サージ耐量を向上させることが可能となる。さらに、複数のp形領域5を形成することができる。例えば、p形領域5の幅Lpが10μmより狭いと、順バイアスを印加した時に、ショットキ電流がp形領域5の下に回り込み、p形領域5とn形SiC層10の間のpn接合に順バイアスがかからず、pn接合を介した順方向電流が流れない。一方、Lpを広くするとpn接合を介した順方向電流が流れ易くなり、サージ耐量が増加する。しかしながら、n形領域10bの面積が相対的に減少し、順方向のショットキ電流が低下し、通常動作時のスイッチング速度が低下する。このため、p形領域5の面積を、アノード電極17の面積の20以下にすることが好ましい。すなわち、N×Lp≦0.2×Le4となる範囲でLpを定めることが望ましい。ここで、Nはp形領域5の数であり、Leはp形領域3の延在方向におけるアノード電極の幅である図1参照。例えば、Le=5mmでN=4ならば、Lpの適正な範囲は10~250umである。例えば、図1aに示すように、同図の上下方向に3つのp形領域5を配置し、その間隔を600μm~6000μmの範囲に設定することができる。隣り合うp形領域5の間隔は、p形領域3がショットキ接合と同電位に保たれ、p形領域3がフローティング状態にならない範囲に設ける。例えば、隣り合うp形領域5の間隔Lpsと、p形領域3の幅Wpの比Lsp/Wpが大き過ぎると、p形領域5から離れたp形領域3では、ショットキ接合と同電位に保たれなくなる。例えば、ショットキ接合に2V引加された状態において、p形領域3における1つのストライプを流れる順方向電流を1μA以下とした場合、p形領域3とショットキ接合とを同電位に保つためには、p形領域3におけるストライプの抵抗Rが、R<3V/1μA=3×106Ωであれば良い。これに対し、p形領域3のシート抵抗は、10~100kΩ/□程度に設けられるので、Lsp/Wpは、300~3000程度であれば良い。例えば、Wpが2μmの場合、Lspの好適な範囲は、600~6000μm程度となる。さらに、開口21cの幅は、例えば、50μmに形成される。これにより、能動領域に沿った幅50μmのエッジターミネーション7が形成される。図5は、半導体装置100の順方向特性を示すグラフである。横軸に順バイアス、縦軸に順方向電流を示している。同図中のグラフAおよびグラフBは、それぞれp形領域5の面積が異なる場合の順方向電流特性を示している。図5中に示すグラフPN1およびPN2は、p形領域3およびp形領域5のpn接合を介して流れる順方向電流を示している。一方、グラフSは、n形領域10bとアノード電極17との間のショットキー接合を介して流れる順方向電流を示している。そして、グラフPN1に示す順方向電流と、グラフSに示す順方向電流との和が、グラフAの順方向特性となる。グラフAの順方向特性では、順バイアスが、p形領域3およびp形領域5と、n形SiC層10と、の間に形成されたpn接合のビルトイン電圧約3Vに達するまでは、ショットキー接合を介して流れる電流が支配的であることを示している。そして、順バイアスがビルトイン電圧を越えて印加されると、pn接合を介して流れる電流が支配的となる。そして、p形領域の表面にオーミック電極15を形成することにより、pn接合の順方向の抵抗が小さくなり発熱が抑制される。その結果、順方向の電流耐量が向上し、サージ耐量を高くすることができる。グラフBは、グラフAよりもp形領域5の面積を縮小した場合の順方向特性を示している。p形領域5の面積が狭くなると、pn接合を介して流れる順方向電流に対する抵抗が上昇する。このため、グラフPN2に示すように、pn接合を介して流れる順方向電流が減少し、グラフPN1に示す順方向電流よりも高バイアス側にシフトする。その結果、グラフPN2とグラフSとの和であるグラフBに示す順方向特性は、グラフAに示す順方向特性よりも高バイアス側にシフトする。これにより、ショットキー接合を流れる電流が支配的となる順方向バイアスの範囲を高電圧側に広げることができる。すなわち、p形領域5の面積を適切に設定することにより、サージ耐量を向上させ、且つ、高速スイッチング特性を有するバイアス電圧の範囲を好適に確保することができる。p形領域の面積は、例えば、図1aに示すp形領域5の幅Lp、もしくは、p形領域5の配置数Nにより調整することができる。さらに、半導体装置100では、図6に示す比較例に係る半導体装置200よりもショットキー接合を介して流れる順方向の電流密度を向上させることができる。例えば、半導体装置200では、図6に示すように、p形領域5が形成されておらず、オーミック電極15も形成されていない。そして、p形領域3とアノード電極17との間には、ショットキー接合、もしくは、高いコンタクト抵抗が介在する。このため、半導体装置200に順バイアスを印加した時、p形領域3の電位と、アノード電極17との間に電位差が生じ、p形領域3の電位は、アノード電極とカソード電極との間の中間的な電位をとるフローティング状態となる。そして、順バイアスを印加した時のアノード電極17とp形領域3の電位との間の電位差が大きいと、p形領域3とn形SiC層10との間のpn接合に印加される電圧が小さくなる。このため、pn接合のビルトイン電圧によりn形領域10bに広がった空乏領域が縮小せず、順方向電流が流れにくくなる。これに対し、半導体装置100では、アノード電極17とp形領域5との間にオーミック電極15が設けられるため、アノード電極17とp形領域5とが同電位となり、p形領域5に接続されたp形領域3と、アノード電極17との間の電位差を小さくすることができる。これにより、n形領域10bに広がった空乏領域が縮小され、ショットキー接合を介して流れる順方向の電流密度を向上させることができる。例えば、チップサイズを450μm×450μmとし、p形領域3の幅を2μm、隣り合うp形領域3の間隔を3μm、として、半導体装置100および200を試作した。そして、半導体装置100では、p形領域5の幅を50μmとし、3つのp形領域5の間隔を1mmとした。その結果、半導体装置100では、順バイアス2Vにおける電流密度が、半導体装置200の1.1倍となった。さらに、半導体装置100の順方向におけるサージ耐量が、半導体装置200の2倍以上になった。このように、本実施形態に係る半導体装置100では、p形領域3と、それに接続されて設けられたp形領域5と、p形領域5に接触するオーミック電極15を備える。これにより、順方向のサージ耐量を向上させ、ショットキー接合を介して流れる順方向の電流密度を増加させることができる。上記の実施形態において、p形領域3をストライプ状とし、p形領域5がそのストライプに直交する形態を示したが、これに限定される訳ではなく他の形状であっても実施可能である。また、半導体材料として、SiCを用いた例を示したが、他のワイドギャップ半導体、例えば、GaN系窒化物半導体などを用いることもできる。本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。なお、本願明細書において、窒化物半導体とは、BxInyAlzGa1-x-y-zN0≦x≦1、0≦y≦1、0≦z≦1、0≦xyz≦1のIII-V族化合物半導体を含み、さらに、V族元素としては、N窒素に加えてリンPや砒素Asなどを含有する混晶も含むものとする。またさらに、導電型などの各種の物性を制御するために添加される各種の元素をさらに含むもの、及び、意図せずに含まれる各種の元素をさらに含むものも、窒化物半導体に含まれるものとする。