"量子構造層と障壁層とにより構成される量子構造を有する光変調部を備える半導体光変調器であって、第1導電型のシリコンから構成された第1半導体層と、第1組成のシリコンゲルマニウムから構成されて前記第1半導体層の上に形成された第1障壁層と、前記第1組成よりゲルマニウムの組成比が大きい第2組成のシリコンゲルマニウムから構成されて少なくとも層方向の厚さが量子効果が発現される範囲とされた量子構造を備えて前記第1障壁層の上に形成された量子構造層と、前記第2組成よりゲルマニウムの組成比が小さい第3組成のシリコンゲルマニウムから構成されて前記量子構造層の上に形成された第2障壁層と、第2導電型のシリコンから構成されて前記第2障壁層の上に形成された第2半導体層とを備え、前記量子構造層は、前記第1障壁層および前記第2障壁層と前記量子構造層との材料の違いによる熱膨張係数の差で発生する圧縮性の歪みが制御されていることを特徴とする半導体光変調器。請求項1記載の半導体光変調器において、前記量子構造は、前記第2組成のシリコンゲルマニウムからなる量子井戸層または量子細線または量子箱であることを特徴とする半導体光変調器。請求項2に記載の半導体光変調器において、前記量子井戸層に3次元島状の領域を含むことを特徴とする半導体光変調器。請求項1記載の半導体光変調器の製造方法であって、前記量子構造を第1の温度で結晶成長する結晶成長工程と、前記第1障壁層および前記第2障壁層を第2の温度で結晶成長する結晶成長工程とを含み、前記量子構造層に内在する圧縮性の歪みを制御するために第1の温度を第2の温度より低くすることを特徴とする半導体光変調器の製造方法。請求項2記載の半導体光変調器の製造方法であって、前記量子構造を第1の温度で結晶成長する結晶成長工程と、前記第1障壁層および前記第2障壁層を第2の温度で結晶成長する結晶成長工程とを含み、前記量子構造層における圧縮性の歪みを制御するために第1の温度を第2の温度と同じまたは第2の温度より高くすることを特徴とする半導体光変調器の製造方法。請求項5記載の半導体光変調器の製造方法において、前記第2障壁層を形成した後に前記量子構造層と他の層との界面に部分的に転位を挿入することで前記量子構造層における圧縮性の歪みを制御する、第3の温度によりアニールを行う熱処理工程をさらに含むことを特徴とする半導体光変調器の製造方法。ところで、電界吸収効果を用いた光変調は、吸収係数が急激に変化する半導体の直接遷移端の波長近傍で動作させることが必要である。しかしながら、ゲルマニウムは、Γ点のバンドギャップエネルギーが0.8eV波長換算で1550nmであり、1310nmの光を変調することは困難である。これに対し、ゲルマニウムに圧縮性歪みを印加することにより、Γ点のバンドギャップエネルギーを拡大させることができる。しかし、間接遷移L点のバンドギャップエネルギーは、上記歪みにより拡大するもののその傾向はΓ点に比して小さく、さらにΓ点の上にある間接遷移端であるΔ点は、バンドギャップエネルギーが圧縮性歪みにより逆に縮小する。このため、結果的には、これらの間接遷移吸収により、直接遷移での電界吸収が隠されるため、1310nmの光の変調器としては動作させることはできない。最近、ゲルマニウムのレーザー発振において、L点の伝導帯を電子で埋めて、間接遷移のバンドギャップエネルギーの波長での光吸収を抑制する効果が見いだされている非特許文献2参照。しかしながら、この効果を、前述した圧縮性歪みを利用した直接遷移バンドギャップエネルギー拡大に利用しても、間接遷移バンド端と直遷移バンド端とのエネルギー差が歪みにより大きくなるため、L点やΔ点を電子で埋め尽くすことは困難であり、変調器動作を期待することはできない。以上に説明したように、IV族系のゲルマニウムを使った電界吸収効果では、現在の光通信システムに不可欠な1310nmの光変調を行えていないという問題があった。本発明は、以上のような問題点を解消するためになされたものであり、材料コストおよび組み立てコストの削減が可能なシリコンおよびゲルマニウムを用いた半導体光変調器で、高速かつ低消費電力で光変調ができるようにすることを目的とする。本発明に係る半導体光変調器は、量子構造層と障壁層とにより構成される量子構造を有する光変調部を備える半導体光変調器であって、第1導電型のシリコンから構成された第1半導体層と、第1組成のシリコンゲルマニウムから構成されて第1半導体層の上に形成された第1障壁層と、第1組成よりゲルマニウムの組成比が大きい第2組成のシリコンゲルマニウムから構成されて少なくとも層方向の厚さが量子効果が発現される範囲とされた量子構造を備えて第1障壁層の上に形成された量子構造層と、第2組成よりゲルマニウムの組成比が小さい第3組成のシリコンゲルマニウムから構成されて量子構造層の上に形成された第2障壁層と、第2導電型のシリコンから構成されて第2障壁層の上に形成された第2半導体層とを備え、量子構造層は、第1障壁層および第2障壁層と量子構造層との材料の違いによる熱膨張係数の差で発生する圧縮性の歪みが制御されている。上記半導体光変調器において、量子構造は、第2組成のシリコンゲルマニウムからなる量子井戸層または量子細線または量子箱である。上記半導体光変調器において、量子井戸層に3次元島状の領域を含む。本発明に係る半導体光変調器の製造方法は、上記半導体光変調器の製造方法であり、量子構造を第1の温度で結晶成長する結晶成長工程と、第1障壁層および第2障壁層を第2の温度で結晶成長する結晶成長工程とを含み、量子構造層に内在する圧縮性の歪みを制御するために第1の温度を第2の温度より低くする。また、本発明に係る半導体光変調器の製造方法は、上記半導体光変調器の製造方法であり、量子構造を第1の温度で結晶成長する結晶成長工程と、第1障壁層および第2障壁層を第2の温度で結晶成長する結晶成長工程とを含み、量子構造層における圧縮性の歪みを制御するために第1の温度を第2の温度と同じまたは第2の温度より高くする。また、第2障壁層を形成した後に量子構造層と他の層との界面に部分的に転位を挿入することで量子構造層における圧縮性の歪みを制御する、第3の温度によりアニールを行う熱処理工程をさらに含む。以上説明したことにより、本発明によれば、材料コストおよび組み立てコストの削減が可能なシリコンおよびゲルマニウムを用いた半導体光変調器で、高速かつ低消費電力で光変調ができるようになるという優れた効果が得られる。以下、本発明の実施の形態について図を参照して説明する。実施の形態1はじめに、本発明の実施の形態1について説明する。図1は、本発明の実施の形態1における半導体光変調器の構成を示す断面図である。この半導体光変調器は、下部クラッド層101と、下部クラッド層101の上に形成されたコア部120と、コア部120の上に形成された上部クラッド層107とを備え、光導波路を構成している。この光導波路は、図1の紙面手前より奥に向けて光が導波する。また、本実施の形態において、コア部120は、下部クラッド層101の上に形成された第1半導体層102と、第1半導体層102の上に形成された第1障壁層103と、第1障壁層103の上に形成された量子構造層104と、量子構造層104の上に形成された第2障壁層105と、第2障壁層105の上に形成された第2半導体層106とから構成されている。このように構成されたコア部120において、まず、第1半導体層102は、第1導電型のシリコンから構成され、第2半導体層106は、第2導電型のシリコンから構成されている。また、第1障壁層103は、第1組成のシリコンゲルマニウムから構成されている。また、量子構造層104は、第1組成よりゲルマニウムの組成比が大きい第2組成のシリコンゲルマニウムから構成されて少なくとも層方向の厚さが量子効果が発現される範囲とされた量子構造を備えている。また、第2障壁層105は、第2組成よりゲルマニウムの組成比が小さい第3組成のシリコンゲルマニウムから構成されている。例えば、量子構造層104は、第2組成のシリコンゲルマニウムからなる量子井戸層である。また、量子構造層104は、第2組成のシリコンゲルマニウムからなる量子細線を量子構造として備える量子細線構造とされている。また、量子構造層104は、第2組成のシリコンゲルマニウムからなる量子箱を量子構造として備える量子箱構造とされている。なお、第2組成のシリコンゲルマニウムは、シリコンを含まずにゲルマニウムのみから構成されてるものも含むものとする。上述した構成に加え、本実施の形態における半導体光変調器は、量子構造層104を構成する量子構造層104に内在する圧縮性の歪みが制御されている。例えば、量子構造層104が量子井戸層の場合、この量子井戸層に内在する圧縮性歪みが小さくされ、または除去された状態となっている。この圧縮性の歪みは、第1障壁層103および第2障壁層105と量子構造層104との材料の違いによる熱膨張係数の差で発生するものである。上述した本実施の形態における半導体光変調器では、コア部120は、第1障壁層103,量子構造層104,第2障壁層105の部分を第1半導体層102および第2半導体層106で挟んだpin構造としている。この半導体光変調器では、量子構造層104においては、量子サイズ効果によりバンドギャップエネルギーが広がっている。また、量子構造層104を構成する量子構造層の内部に発生する圧縮性の歪みを小さくし、また除去するなど制御することで、直接遷移バンド端エネルギーを間接遷移バンド端エネルギーより小さくし、間接遷移吸収を抑制している。言い換えると、直接遷移バンド端エネルギーを間接遷移バンド端エネルギーより小さくし、間接遷移吸収が抑制される状態となるように、層の内部に発生する圧縮性の歪みを制御している。この結果、第1半導体層102および第2半導体層106に印加する電界により、光導波路を導波してきた波長1310nm帯の光をコア部120で変調することができる。以下、波長1310nm体の光が変調できることについて、より詳細に説明する。ゲルマニウムを主成分とし,ゲルマニウムと同じIV族半導体であるシリコンを副成分とする材料を用い,成分比を変えた異なる2種類のシリコンゲルマニウム混晶を積層することで,量子井戸構造あるいは量子細線構造あるいは量子箱構造を形成すれば、バンドギャップエネルギーを制御することができる。直接遷移型の半導体光変調素子の動作波長範囲は、光を吸収する部分を構成する材料のバンドギャップエネルギーで決まる。ゲルマニウムのバンドギャップエネルギーΓ点は、0.8eV波長換算でおおよそ1550nmであるが、この層の厚さや幅などを小さくして量子井戸構造をとることで、量子効果を発現させれば、バンドギャップエネルギーを広げることができる。この構成としては、バンドギャップエネルギーが小さいゲルマニウムを多く含んだシリコンゲルマニウム混晶を量子井戸とし、バンドギャップエネルギーが大きいシリコンを多く含んだシリコンゲルマニウム混晶を量子障壁とする量子井戸構造がある。また、量子井戸層の部分を、量子細線構造あるいは量子箱構造としてもよい。これらの量子構造とすることで、半導体光変調器の動作波長を1310nm帯にまで広げることができる。また、障壁層とするシリコンゲルマニウム混晶の結晶成長時の温度、および量子構造層とするシリコンゲルマニウム混晶ゲルマニウム単結晶の結晶成長時の温度によっては、室温まで温度低下した際の熱膨張率の違いにより、歪みの大きさを制御できる。例えば、熱膨張係数が大きいゲルマニウムを多く含んだシリコンゲルマニウム混晶例えば量子井戸層の結晶成長時の温度を、熱膨張係数が小さいシリコンを多く含んだシリコンゲルマニウム混晶障壁層の結晶成長時の温度より低く設定すれば、室温24°C程度まで温度低下した時に、量子構造層の圧縮性歪みを小さくすることができる。また、量子構造層の結晶成長時の温度を、障壁層の結晶成長時の温度より高く、もしくは同じに設定して、室温まで温度低下した時に、部分的に緩和させることで、量子構造層界面の歪の一部を解放し,結果として量子構造層内部の圧縮性歪みを一部開放して小さくするか、なくすことができる。また、量子構造層の内部に大きな圧縮性歪みが残っている場合、結晶成長後に熱処理を施すことで、圧縮性歪みを制御することができる。結晶成長後に高温アニールを施すことで、量子構造層の界面に部分的に転位を挿入し、量子構造層界面の歪の一部を開放し,結果として量子構造層内部の圧縮性歪みを小さくするか、なくすことができる。以上のことから、量子サイズ効果が発現する量子構造層104を用い、加えて、第1障壁層103、量子構造層104、第2障壁層105の結晶成長時の温度、もしくは、結晶成長後の熱処理温度を制御することで、IV族半導体を材料とし、1310nm帯で動作する直接遷移型の半導体光変調素子を実現することができる。次に、実際に作製した素子構造試料の特性評価について説明する。まず、次に示す試料を作製する。超高真空化学気相堆積法により、シリコン基板上に、シリコン単結晶を結晶成長させる。次に、結晶成長したシリコン層の上に、シリコンとゲルマニウムが3:7の比率になるシリコンゲルマニウム混晶の障壁層を結晶成長させ、次いで、ゲルマニウム単結晶からなる量子井戸層を結晶成長させ、さらにシリコンとゲルマニウムが3:7の比率になるシリコンゲルマニウム混晶の障壁層を形成する。図2は、上述した試料の断面を、走査型電子顕微鏡で観察した結果を示す写真走査型電子顕微鏡像である。図2のaは、シリコン層201の上に形成した障壁層202,量子井戸層203,および障壁層204のいずれも、結晶成長温度を450°Cとした試料1の写真である。また、図2のbは、シリコン層211の上に形成した障壁層212および障壁層214は、結晶成長温度を450°Cとし、量子井戸層213の結晶成長温度は、370°Cとした試料2の写真である。障壁層と量子井戸層とは、シリコンとゲルマニウムとの組成比が異なり、格子定数が異なるため、結晶内部に歪みが存在する。各相の界面での歪みエネルギーと、各層の結晶内部での歪みエネルギーを比較したとき、結晶内部での歪みエネルギーの方が大きい場合は、界面は歪みに耐えられなくなり緩和することになる。結晶内部での歪みエネルギーは、結晶成長時の温度と室温の差に起因する熱収縮に伴う残留歪みエネルギーである。従って、結晶成長温度を下げることで小さくすることができる。逆に、結晶成長温度を上げることで歪みを大きくし、結晶成長後に室温に戻した際に、歪みを緩和させることで歪みを制御することも可能である。図2のaの試料1では、量子井戸層203像中で黒く見える部分の部分的領域で3次元島状成長し、結晶内部の歪みを開放している。これに対し、図1のbの試料2では量子井戸層213が連続した層状となっており、小さな圧縮性歪みを保っていることがわかる。これらからもわかるように、結晶成長時の温度を障壁層212,障壁層213より低く設定した量子井戸層213では、圧縮性歪みを小さくすることができる。また、結晶成長時の温度を障壁層202,障壁層203と同じ、もしくはより高く設定した量子井戸層203では、圧縮性歪みが大きくなり、常温に戻した際に緩和させることができ、これにより、歪みを制御することができる。また、結晶成長後に高温アニール例えば、450°Cを施すことで、量子井戸層の界面に部分的に転位を挿入し、量子井戸層における圧縮性歪みを小さくすることができる。このような高温アニールによる圧縮性歪みの緩和は、単に常温に戻すことによる圧縮性歪みの緩和よりも圧縮性歪みの制御性が良い。図3は、上述した試料1および試料2のX線回折分析結果を示す特性図である。図3のaは、試料1のX線回折分析結果を示し、図3のbは、試料2のX線回折分析結果を示している。横軸が88°付近の鋭いピークは、シリコンのピークであり、横軸84.8°付近がゲルマニウムのピークであり、横軸85.4°付近がシリコンゲルマニウム混晶のピークである。量子井戸層の結晶成長時の温度を450°Cとした試料1では、図3のaに示すように、ゲルマニウムのピークは確認できない。これに対し、量子井戸層の結晶成長時の温度を370°Cとした試料2では、図3のbに示すように、ゲルマニウムのピークが確認できる。このことからも、量子井戸層の結晶成長時の温度を低く設定することで、量子井戸層を薄い連続した層状態で維持し、圧縮性歪みを小さくできることがわかる。一方、量子井戸層の結晶成長時の温度を高く設定することで、量子井戸層の歪みを大きくし、室温に戻した際に緩和させることで、歪みを制御することもできることが分かる。図4は、ゲルマニウム単結晶の層とシリコンゲルマニウム混晶の層とを積層する構造において、シリコンゲルマニウム混晶層のシリコン含有率を横軸にとり、ゲルマニウム単結晶層の膜厚を縦軸にとったとき、歪みを緩和せずに積層可能なゲルマニウム単結晶層の層厚を見積もったグラフである。シリコンゲルマニウム混晶層の組成比をシリコンが3割、ゲルマニウムが7割とした場合、ゲルマニウム単結晶層の層厚が数十nm以下であれば圧縮性歪みを小さいまま保持することがわかる。一方、ゲルマニウム単結晶層の層厚が数十nm以上であれば、歪みが緩和することがわかる。図5,図6は、実施の形態1における量子井戸構造における量子効果によるバンドギャップエネルギーの拡大を計算した結果を示す特性図である。これらは、量子井戸層をゲルマニウム単結晶から構成し、障壁層をシリコンゲルマニウム混晶から構成した量子井戸構造の、バンドギャップエネルギーを計算した結果を示している。また、図6は、図5の一部Aを拡大して示している。横軸は量子井戸層の層厚であり、縦軸はバンドギャップエネルギーである。また、パラメータx01,x02,x03,x04,x05は障壁層のシリコン含有率である。障壁層における組成比をシリコンが3割、ゲルマニウムが7割とした場合、量子井戸層の層厚が7nm程度であれば、バンドギャップエネルギーは1310nm帯にまで拡大することがわかる。以上に説明したように、本実施の形態では、光変調を行うコア部120を、第1障壁層103,量子構造層104,第2障壁層105から構成し、量子サイズ効果が発現するようにしたので、材料に用いているゲルマニウムのバンドギャップエネルギーより広いバンドギャップエネルギーが得られるようになる。この結果、第1半導体層102および第2半導体層106に印加する電界により、光導波路を導波してきた波長1310nm帯の光をコア部120で変調することができる。このように、本実施の形態によれば、材料コストおよび組み立てコストの削減が可能なシリコンおよびゲルマニウムを用いた半導体光変調器で、高速かつ低消費電力で光変調ができるようになる。[実施の形態2]次に、本発明の実施の形態2について図7を用いて説明する。図7は、本発明の実施の形態2における半導体光変調器の構成を示す断面図である。この半導体光変調器は、下部クラッド層701と、下部クラッド層701の上に形成された第1半導体層702と、第1半導体層702の上に形成された第1障壁層703と、第1障壁層703の上に形成された量子井戸層704と、量子井戸層704の上に形成された第2障壁層705と、第2障壁層705の上に形成された第2半導体層706とを備える。下部クラッド層701は、シリコン基部710の上に設けられている。シリコン基部710,下部クラッド層701,第1半導体層702は、よく知られたSOISilicononInsulator基板を用いて形成されている。下部クラッド層701は、SOI基板の埋め込み絶縁層であり、第1半導体層702は、表面シリコン層である。また、一部の第1半導体層702と、第1障壁層703,量子井戸層704,第2障壁層705,第2半導体層706は、リッジ形状のコア部720に加工され、上部クラッド層707で覆われている。このように、実施の形態2では、下部クラッド層701,第1半導体層702の下部の平板部、上述したリッジ形状に加工されたコア部720、上部クラッド層707により、スラブ型の光導波路が構成されている。この光導波路は、図7の紙面手前より奥に向けて光が導波する。コア部720は、第1障壁層703,量子井戸層704,第2障壁層705の部分を第1半導体層702および第2半導体層706で挟んだpin構造としている。なお、図7では、便宜上、第1障壁層703,量子井戸層704,第2障壁層705,第2半導体層706の部分をコア部720として示しているが、コア部720は、一部の第1半導体層702も含んでいる。この光導波路は、導波する光に対してシングルモード条件となるように、各寸法が設定されている。例えば、波長1310nmの赤外光の場合、コア部720の導波方向断面において、層厚方向の高さは250nmとされ、幅は500nmとされていればよい。また、下部クラッド層701の層厚が3μm以上と厚いので、上記光導波路を導波する光が、シリコン基部710の側に漏れ出すことはない。また、各クラッド層、例えば、シリコンおよびゲルマニウムよりも屈折率が小さい誘電体から構成されていればよい。このような誘電体としては、シリコンの酸化物であればよい。また、ゲルマニウムの酸化物、シリコンの酸窒化物、シリコンの窒化物、シリコンの炭化物、アルミニウムの酸化物、チタンの酸化物、ジルコニウムの酸化物であってもよく、これらの混合物であってもよい。また、上部クラッド層707は、真空や空気としてもよい。また、第1半導体層702の下部の平板部には、第1電極711が接続され、第2半導体層706には、第2電極712が接続されている。第1半導体層702は、p型のシリコンから構成され、第2半導体層706は、n型のシリコンから構成されている。第1半導体層702をn型とし、第2半導体層706をp型としてもよい。また、第1障壁層703は、第1組成のSi1xGexから構成され、量子井戸層704は、第1組成よりゲルマニウムの組成比が大きい第2組成のSi1yGeyから構成され、第2障壁層705は、第2組成よりゲルマニウムの組成比が小さい第3組成のSi1zGezから構成されている。ここで、x=0.7,y=1.0,z=0.7であればよい。なお、xおよびzは、0.5~0.9の範囲であればよく、また、y>xおよびy>zとなっていればよい。また、x=zであってもよい。上述した構成に加え、本実施の形態における半導体光変調器は、量子井戸層704の圧縮性の歪みエネルギーが、組成の違いによる格子定数差で発生する歪みより小さくされている。例えば、量子井戸層704と第1障壁層703および第2障壁層705との界面における圧縮性歪みが除去された状態となっている。上述した本実施の形態における半導体光変調器において、まず、コア部720は、例えば、SOI基板のSOI層の上に第1障壁層703とする層、量子井戸層704とする層、第2障壁層705とする層、および第2半導体層706とする層を、超高真空化学堆積法などで形成し、これらを公知のリソグラフィ法とエッチング法を用いてパターニングすることで形成すればよい。また、上部クラッド層707は、例えば、スパッタリング法などによって酸化シリコンを堆積して酸化シリコン膜を形成し、これをリソグラフィ法とエッチング法を用いてパターニングすることで形成すればよい。パターニングにより、第1電極711と第1半導体層702との接続のための貫通孔、および、第2電極712と第2半導体層706との接続のための貫通孔を形成する。また、第1電極711,第2電極712は、蒸着法および公知のリフトオフ法により形成すればよい。これらのように、実施の形態2における半導体光変調器は、一般に用いられている半導体装置の製造技術を用いれば形成できる。実施の形態2の半導体光変調器においても、量子井戸層704においては、量子サイズ効果によりバンドギャップエネルギーが広がっている。また、量子井戸層704を構成する量子構造の内部における圧縮性の歪みを小さくし、また除去している。この結果、第1電極711および第2電極712に逆方向電圧を印加すれば、上述した光導波路を導波する光のエネルギーが,第1障壁層703,量子井戸層704,第2障壁層705の各々のバンドギャップエネルギーよりも大きい場合、本半導体変調器により導波する光を変調できる。例えば、光導波路を導波してきた波長1310nm帯の光をコア部720で変調できる。ところで、上述した実施の形態2では、量子井戸層704を用いるようにしたが、これに限るものではない。例えば、量子井戸層704の代わりに、図8に示す量子細線構造804を用いるようにしてもよい。量子細線構造804は、Si1yGeyから構成された量子細線841と、Si1xGexから構成された障壁層842とが交互に配列されている。量子細線構造804を用いることで、量子化された準位の状態密度を大きくすることができる。これにより間接吸収を低減させることができ、結果として変調器の消光比を大きくすることができるので、小さな印加電圧で変調器を駆動することができ、低消費電力化につながる。なお、ここで、xおよびyの値としては、例えばx=0.7,y=1.0などが考えられる。なお、これに限定されるものではなく、xは0.5~0.9の値をとることが可能であり、y>xとなればよい。量子細線841は、超高真空化学堆積法などでSi1yGeyの薄膜を形成したのち、リソグラフィ法とエッチング法で形成することができる。このようにして量子細線841を形成した後、超高真空化学堆積法などでSi1xGexの薄膜を形成することで障壁層842が形成することができる。このように、一般に用いられている半導体装置の製造技術を用いることで、量子細線構造804が形成できる。また、例えば、量子井戸層704の代わりに、図9に示す量子箱構造904を用いるようにしてもよい。量子箱構造904は、Si1yGeyから構成された複数の量子箱941と、量子箱941の周囲を囲うSi1xGexから構成された障壁層942とから構成されている。量子箱構造904を用いることで、量子化された準位の状態密度をさらに大きくすることができる。これにより間接吸収をさらに低減させることができ、結果として変調器の消光比をさらに大きくすることができるので、さらに小さな印加電圧で変調器を駆動することができ、さらなる低消費電力化につながる。なお、ここで、xおよびyの値としては、例えばx=0.7,y=1.0などが考えられる。なお、これに限定されるものではなく、xは0.5~0.9の値をとることが可能であり、y>xとなればよい。量子箱941は、超高真空化学堆積法などでSi1yGeyの薄膜を形成したのち、リソグラフィ法とエッチング法で形成することができる。このようにして量子箱941を形成した後、超高真空化学堆積法などでSi1xGexの薄膜を形成することで障壁層942が形成することができる。このように、一般に用いられている半導体装置の製造技術を用いることで、量子箱構造904が形成できる。以上詳細に説明したように、本発明によれば、シリコンおよびゲルマニウムを材料とすることで安価な製造コストを実現し、1310nm帯で機能する半導体光変調素子が実現できる。また、本発明による半導体変調器によれば、半導体電子回路と集積させて用いることが容易である。なお、本発明は以上に説明した実施の形態に限定されるものではなく、本発明の技術的思想内で、当分野において通常の知識を有する者により、多くの変形および組み合わせが実施可能であることは明白である。"