"差動信号を出力するドライバと、前記ドライバから出力された前記差動信号を伝送する差動伝送線路と、前記差動伝送線路端に接続され、前記差動伝送線路により伝送された前記差動信号が入力されるパルストランスと、前記差動信号が入力される前記パルストランスの入力側に少なくとも前記パルストランスと並列に接続されたバイパスインピーダンス素子を備えたインピーダンス部材と、を備える内視鏡システムであって、前記バイパスインピーダンス素子のインピーダンスは、前記差動伝送線路に混入するノイズの所定のノイズ周波数において、前記バイパスインピーダンス素子と並列に接続されている前記パルストランスが接続されている回路インピーダンスより小さいことを特徴とする内視鏡システム。前記インピーダンス部材は、抵抗、コンデンサ及びコイルの少なくとも1つを含む受動部品であることを特徴とする請求項1に記載の内視鏡システム。前記バイパスインピーダンス素子のインピーダンスは、伝送される前記差動信号の周波数において、前記バイパスインピーダンス素子と並列に接続されている前記パルストランスが接続されている回路インピーダンスより大きいことを特徴とする請求項1又は2に記載の内視鏡システム。前記パルストランスの前記2つの入力端子間距離は、前記差動伝送線路の線路間インピーダンスに等しくなるように形成されていることを特徴とする請求項1又は2に記載の内視鏡システム。前記パルストランスの前記2つの入力端子間距離は、前記差動伝送線路の線路間インピーダンスに等しくなるように、前記パルストランスの前記2つの入力端子間距離は、前記差動伝送線路のペア間距離に等しいことを特徴とする請求項4に記載の内視鏡システム。前記パルストランスの前記2つの入力端子間距離が前記差動伝送線路の線路間インピーダンスに等しくなるように、前記パルストランスの前記2つの入力端子間及び前記差動伝送路間に配設された誘電体を有することを特徴とする請求項4に記載の内視鏡システム。前記差動信号線路は、基板上に設けられた一対の差動パターンであり、前記一対の差動パターンにおいて、前記パルストランスとの接続のための接続端部に向かって広がっているパターン間の領域に、前記誘電体が設けられていることを特徴とする請求項6に記載の内視鏡システム。前記差動信号線路は、基板上に設けられた差動パターンであることを特徴とする請求項1に記載の内視鏡システム。前記差動信号線路は、ツイストペア線であることを特徴とする請求項1に記載の内視鏡システム。前記インピーダンス部材は、前記コイルであり、前記コイルと前記差動伝送線路の一方の線路との接続点と、前記接続点と前記パルストランスのコイルの一旦との間に、コンデンサが接続されていることを特徴とする請求項1に記載の内視鏡システム。本発明の一態様によれば、差動信号を出力するドライバと、前記ドライバから出力された前記差動信号を伝送する差動伝送線路と、前記差動伝送線路端に接続され、前記差動伝送線路により伝送された前記差動信号が入力されるパルストランスと、前記差動信号が入力される前記パルストランスの入力側に少なくとも前記パルストランスと並列に接続されたバイパスインピーダンス素子を備えたインピーダンス部材と、を備える内視鏡システムであって、前記バイパスインピーダンス素子のインピーダンスは、前記差動伝送線路に混入するノイズの所定のノイズ周波数において、前記バイパスインピーダンス素子と並列に接続されている前記パルストランスが接続されている回路インピーダンスより小さい内視鏡システムを提供することができる。以下、図面を参照して本発明の実施の形態を説明する。内視鏡システムの構成まず図1に基づき、本実施の形態に係わる内視鏡システムの構成を説明する。図1は、本実施の形態に係わる内視鏡システムの構成を示す構成図である。図1に示すように、内視鏡システム1は、内視鏡2と、内視鏡2が接続されて撮像素子からの映像信号の信号処理等を行うプロセッサ3とを含んで構成されている。本実施の形態では、内視鏡システム1における内視鏡2は、先端に撮像素子が設けられた挿入部を有する内視鏡であるが、硬性鏡の基端部に装着されるカメラヘッドでもよい。内視鏡2は、撮像素子としてのCCD11と、内視鏡2の識別用抵抗12を含む。内視鏡2とプロセッサ3は、図示しない信号ケーブルにより接続されている。プロセッサ3は、内視鏡2が接続される患者側回路3aと、患者側回路3aと電気的に絶縁された2次側回路3bとを含む。患者側回路3aは、内視鏡2のCCD11を駆動するCCDドライバ21と、内視鏡2からの撮像信号を増幅するプリアンプ22と、プリアンプ22からの撮像信号を相関二重サンプリングしデジタル化するCDSAD部23とを備えている。CDSAD部23は、プリアンプ22を介して入力される内視鏡2からの撮像信号を所定の周波数のパラレル信号に変換する。CDSAD部23からのパラレル信号は、LVDS変換部24に入力される。LVDS変換部24は、入力されたパラレル信号をLVDS伝送のためのシリアル信号に変換する。CCDドライバ21及びCDSAD部23は、ドライブ制御部25により制御される。ドライブ制御部25は、フォトカプラ26を介して2次側回路3bに設けられているクロック回路CLK27からの基準クロックに基づきCCD制御信号を生成し、CCDドライバ21及びCDSAD部23を制御する。ここでは、LVDS変換部24及びドライブ制御部25はFPGAフィールドプログラマブルゲートアレイにより構成されている。LVDS変換部24により変換されたLVDS伝送のためのシリアル信号は、LVDS伝送部28を介して2次側回路3bのLVDS変調部29に伝送される。LVDS変調部29では、LVDS伝送部28を介して入力されたシリアル信号をLVDS変換部24とは逆の変換を行い、所定のパラレル信号に変換する。変換されたパラレル信号は、色処理部30で色分解処理、同時化処理等が行われ、画像データとして、画像メモリ31に格納される。そして、画像メモリ31に格納された画像データは、HD信号処理部32あるいはSD信号処理部33で画像信号処理されて、図示しないモニタに出力される。これら色処理部30、HD信号処理部32あるいはSD信号処理部33は、制御部34により制御される。制御部34は、内視鏡2の識別用抵抗12をフォトカプラ35を介して検知することで、内視鏡2の種類に応じた映像処理の制御を行う。ここで、HD信号処理部32は高解像度の映像信号処理を行い、SD信号処理部33は標準解像度の映像信号処理を行う処理部である。ここでは、LVDS変調部29、色処理部30、HD信号処理部32及びSD信号処理部33はFPGAフィールドプログラマブルゲートアレイにより構成されている。制御部34は、図示しないキーボード、プリンタ、PCMCIA、LAN、フットスイッチ等の周辺機器とのインターフェイスを有すると共に、フロントパネル36とのインターフェイスを有している。さらに、制御部34は、内部にキャラクタジェネレータ34aを備えており、必要に応じたメッセージを生成して、モニタに表示させることができる。図2は、LVDS伝送部28の構成を示す構成図である。LVDS伝送部28は、LVDSドライバ41、パルストランス42、及びLVDSレシーバ43を含んで構成されている。パルストランス42は、一次側のコイル42aと二次側のコイル42bを有する。LVDS変換部24からのシリアル信号が、LVDSドライバ41に入力される。LVDSドライバ41は、差動信号を出力するドライバであり、パルストランス42の入力側すなわち一次側のコイル42aに、LVDS信号を供給する。パルストランス42の出力側すなわち二次側のコイル42bは、LVDSレシーバ43に接続されている。LVDSレシーバ43は、受信したLVDS信号をLVDS変調部29に出力する。差動伝送線路とパルストランスとの接続構造図3は、LVDSドライバ41からのLVDS信号を伝送する差動伝送線路50と、パルストランス42との接続部分の斜視図である。図3に示すように、差動伝送線路50を構成する2本の配線パターン以下、差動パターンという51,52が、基板53上に設けられている。差動伝送線路50は、LVDSドライバ41から出力された差動信号を伝送するマイクロストリップラインである。さらに、チップ部品であるパルストランス42も、基板53上に搭載されている。パルストランス42は、差動伝送線路50の端に接続され、差動伝送線路50により伝送された差動信号が入力される。互いに平行に形成された2本の差動パターン51,52の端部以下、接続端部という51a、52aは、それぞれパルストランス42の2つの入力端子44,45が接続されている。パルストランス42の2つの入力端子間距離は、差動伝送路50の線路間インピーダンスに等しくなるように形成されている。また、接続端部51a、52aの近傍には、2本の差動パターン51,52を接続する抵抗54が設けられている。チップ部品である抵抗54は、差動信号が入力されるパルストランス42の2つの入力端子44,45間を電気的に接続し、差動伝送線路50に混入するノイズ中の所定のノイズ周波数におけるパルストランス42のインピーダンスよりも、小さいインピーダンスを有するインピーダンス部材である。言い換えると、抵抗54は、パルストランス42と並列に接続されたバイパスインピーダンス素子を備えたインピーダンス部材である。そして、抵抗54のインピーダンスは、差動伝送線路50に混入する所定のノイズ周波数において、抵抗54と並列に接続されているパルストランス42側の回路インピーダンスよりも小さい。なお、図3において点線で示すように、抵抗54は、パルストランス42内に設けてもよい。作用図4は、LVDSドライバ41からのLVDS信号を伝送する差動伝送線路とパルストランス42との接続部分を説明するための図である。図5は、差動信号の電荷の流れを説明するための図である。差動伝送線路50が設けられる基板53は、図5に示すように、多層基板であり、最上位層上に、2本の差動パターン51,52が形成されている。基板53内には、グラウンドGND層55が形成されている。通常、基板53上に形成される2本の差動パターン51,52は、差動信号の送信位置から受信位置までの差動伝送線路50のインピーダンスが所望のインピーダンスになるように、パターンの幅、絶縁層の厚さ、絶縁層とグラウンドGND間の距離等々の物理的な構造に基づく各種シミュレーションを行いながら設計され、2本の差動パターン51,52間のペア間距離d1が決定される。本実施の形態では、図3と図4に示すように、2本の差動パターン51,52のペア間距離d1とパルストランス42の2つの入力端子44,45間の距離d2とが等しくなるように、差動伝送線路50とパルストランス42が接続される。言い換えると、パルストランス42の2つの入力端子間の距離d2は、差動伝送路50の線路間インピーダンスに等しくなるように形成されている。これは、差動伝送線路50とパルストランス42の接続部分において、インピーダンス不整合が生じないようにするためである。この点につき、具体的に説明する。パルストランス42の2つの入力端子44,45間の距離と、2本の差動パターン51,52のペア間距離が異なるように、差動伝送線路50とパルストランス42を接続する場合を想定する。例えば、図4において点線で示すように、2本の差動パターン51,52は、接続端部51a、52aに向かってペア間距離が大きくなる場合を想定する。Pチャンネルの正の電荷が差動パターン52に流れるとき、差動パターン51にはNチャンネルに負の電荷が励起されて流れる。設計で決められたペア間距離d1が保たれている2本の差動パターン51,52間では、2本の差動パターン51,52に生じる磁界は、相反する方向であるため、ノイズの放射はない。しかし、図4及び図5において点線で示すように、差動パターン51,52の接続端部51a、52a間の距離d2がペア間距離d1よりも大きくなっていると、差動パターン51,52は接続端部51a、52aに向かって広がるように形成され、この差動パターン間の距離が広がる部分でインピーダンスの不整合が生じる。パターン間の距離が広がるにつれて、差動パターン52に流れる正の電荷に対応する負の電荷が、差動パターン51に流れずに、差動パターン52からの距離が差動パターン51よりも近いグラウンドGND層55に発生して流れてしまう場合がある。その場合、グラウンドGND層において負の電荷の漏れが生じて、グラウンドGND層55からの放射が発生してしまう。また、インピーダンスの不整合が生じているので、外部からのノイズの影響も受けやすくなってしまう。そこで、図3から図5において実線で示すように、差動パターン51,52のペア間距離d1が接続端子部51a、52aまで保たれるようにし、そのために、パルストランス42の入力端子44,45間の距離d2を、そのペア間距離d1と等しくしている。なお、差動パターン51,52のペア間距離を一定にする代わりに、差動パターン51,52において接続端部51a、52aに向かって広がっている領域に、誘電体を設けて、パルストランス42の2つの入力端子間距離が、差動伝送路50の線路間インピーダンスに等しくなるようにしてもよい。図6は、差動パターン51,52の接続端部51a、52a間に、誘電体部材が設けられる状態を示す図である。図6に示すように、誘電体部材57が、一対の差動パターン51,52において接続端部51a、52aに向かって広がっているパターン間の領域56に設けられている。領域56に設けられる誘電体部材57の誘電率ε2は、あたかも上記の広がる部分におけるパターン間の距離が差動パターン50のペア間距離d1と同じになるような値であり、差動パターン51,52が平行な領域におけるパターン間の誘電率ε1よりも大きい。誘電体の材料としては、例えば、通常領域のエポキシ系材料よりも誘電率が高いセラミック系材料等がある。次に、抵抗54の作用について説明する。図7は、抵抗54の作用を説明するための回路図である。図7に示すように、LVDSドライバ41に対応するLVDS信号源SSが、差動パターン51,52間に接続されている。また、パルストランス42内の一次巻線に対応するコイル42aが、差動パターン51,52の接続端部51a,52a間に接続されている。さらに、コイル42aに並列接続された抵抗54が、差動パターン51,52間に接続されている。コイル42aを含むパルストランス42のインピーダンスZは、信号の周波数によって異なる。図7では、静電気、電気メス等によるノイズが、差動パターン51,52のそれぞれと患者側回路3aの基板グラウンドGNDとの間に接続されているノイズ源NSとして示している。さらに、差動パターン51,52と、グラウンド層GND層55との間のインピーダンスZ0は、高いインピーダンス、例えば30kΩである。抵抗54のインピーダンスZ1は、低いインピーダンス、例えば100Ωである。また、抵抗54のインピーダンスZ1は、伝送されるLVDSの差動信号の周波数におけるパルストランス42のインピーダンスZより大きくなるように選択されている。これにより、差動信号の電流は、パルストランス42のコイル42aに流れる。しかし、ノイズ信号が差動パターン51,52に混入したとき、電気メス等のノイズのノイズ周波数における抵抗54のインピーダンスZ1は、コイル42aのインピーダンスZ2よりも小さい。上記の例では、抵抗54のインピーダンスZ1は100Ωであり、パルストランス42のインピーダンスZは、15KΩである。そのため、ノイズ電流Inを含む電流Iは、コイル42aに流れずに、インピーダンスの低い抵抗54に流れる。図7において、実線は、ノイズ電流Inを含む電流Iが実線の矢印Aで示す方向に抵抗54に流れた場合を示し、点線は、ノイズ電流Inを含む電流Iが点線の矢印Bで示す方向にコイル42aに流れた場合を示している。所定の周波数のノイズが混入したとき、電流Iがコイル42aに流れた場合におけるコイル42aの両端間の電位差I×15KΩに比べ、電流Iが抵抗54に流れた場合におけるコイル42aの両端間の電位差I×100Ωは、低くなるので、実信号である差動信号の劣化は、大きく抑制される。すなわち、電流Iのほとんどが、コイル42aに並列に接続されている抵抗54に流れるようになるので、ノイズ電流Inによる差動パターン51,52上の実信号の劣化を大きく抑制することができる。よって、静電気、電気メス等によるノイズの周波数に基づいて、パルストランス42と抵抗54のぞれぞれのインピーダンスを、上記のような関係に設定することによって、ノイズの混入時の実信号の劣化を抑制することができる。結果として、上述した実施の形態によれば、イミュニティ耐性を向上させた内視鏡システムを実現することができる。なお、以上の実施の形態では、インピーダンス部材として、差動パターンに混入するノイズの所定のノイズ周波数におけるパルストランスのインピーダンスよりも小さいインピーダンスを有する受動部品である抵抗を例に挙げたが、抵抗の代わりの受動部品として、そのようなインピーダンスを有するものであれば、コンデンサあるいはコイルでもよい。さらに、その受動部品は、抵抗、コンデンサ及びコイルの中から選択された2つ以上の組み合わせからなる受動部品でもよい。すなわち、インピーダンス部材は、抵抗、コンデンサ及びコイルの少なくとも1つを含む受動部品でもよい。図8は、インピーダンス部材として、コンデンサとコイルからなる回路を用いた場合の回路の例を示す図である。図8に示すように、差動パターン51,52間には、バイパスインピーダンス素子としてのコイル71が接続され、かつコイル71と差動パターン51との接続点P1とコイル42a一端との間には、コンデンサ72が接続されている。例えば、ノイズ周波数が10MHzで、差動信号の周波数が300MHzであって、バイパスインピーダンス素子としてのコイル71のインダクタが200μHで、コンデンサ72のキャパシタンスが0.1pFであり、差動パターンとグラウンドGND層との間のインピーダンスが1MΩとする。この場合、ノイズ周波数10MHzにおいて、コイル71のインピーダンスは、12kΩであるのに対して、パルストランス側のインピーダンスとコンデンサのインピーダンスの和は、162KΩとなる。一方、信号周波数300MHzにおいては、パルストランス側のインピーダンスとコンデンサのインピーダンスの和は、99KΩであるのに対して、コイル71のインピーダンスは、376KΩとなる。さらに、上述したように、差動パターンとグラウンドGND層との間のインピーダンスは1MΩである。と従って、信号周波数300MHzにおいては、パルストランス側のインピーダンスとコンデンサ72のインピーダンスの和は、コイル71のインピーダンスよりも小さいので、信号電流は、パルストランス42へ流れる。一方、ノイズ周波数10MHzにおいては、コイル71のインピーダンスは、パルストランス側のインピーダンスとコンデンサ72のインピーダンスの和よりも小さいので、ノイズ電流は、パルストランス42へは流れず、コイル71に流れる。以上のように、図8の場合、ノイズ周波数においては、バイパスインピーダンス素子であるコイル71のインピーダンスは、コイル71と並列に接続されている回路コンデンサ72とコイル42aを含む回路のインピーダンスよりも小さい。その結果、ノイズ電流は、バイパスインピーダンス素子であるコイル71に流れるが、差動信号電流は、パルストランス側回路へ流れる。さらになお、以上の実施の形態では、差動信号がLVDS信号である例を挙げたが、上述した実施の形態の構成は、RS422、DVI、eDP、VbyOneHS等の差動信号にも適用可能である。また、以上の実施の形態では、基板上に設けられたパターンに流れる差動信号の例を説明したが、上述した実施の形態の技術は、ツイストペア線に流れる差動信号についても適用できる。以上のように、上述した実施の形態に係る内視鏡システムによれば、差動信号がパルストランスを介して伝送される場合において、差動伝送線路間にノイズ周波数におけるパルストランスのインピーダンスよりも小さいインピーダンスを有するインピーダンス部材により、差動信号の実信号の劣化を抑制することができる。よって、上述した実施の形態によれば、イミュニティ耐性を向上させた内視鏡システムを実現することができる。本発明は、上述した実施の形態に限定されるものではなく、本発明の要旨を変えない範囲において、種々の変更、改変等が可能である。本出願は、2010年7月30日に日本国に出願された特願2010-172860号を優先権主張の基礎として出願するものであり、上記の開示内容は、本願明細書、請求の範囲に引用されるものとする。"