ヒューズの切断または非切断の判定を行う半導体装置であって、多数のヒューズと、前記多数のヒューズのうち切断状態である切断ヒューズの数が所定の閾値を超える場合には前記切断を示す切断信号を出力し、前記切断ヒューズの数が前記所定の閾値よりも小さい場合には前記非切断を示す非切断信号を出力する判定回路と、を含む半導体装置。請求項1に記載の半導体装置において、第1電位を供給する第1電位線と、前記第1電位線に一端が接続された抵抗と、前記抵抗の他端と接続された接続ノードと、前記第1電位と異なる第2電位を供給する第2電位線と、を備え、前記ヒューズのそれぞれでは、該ヒューズの一端が前記接続ノードに接続され、該ヒューズの他端が前記第2電位線に接続され、前記判定回路は、前記切断ヒューズの数が前記所定の閾値を超えているときに前記抵抗の他端に生じる電位と、前記切断ヒューズの数が前記所定の閾値よりも小さいときに前記抵抗の他端に生じる電位との間の参照電位と、前記抵抗の他端に生じたノード電位と、を比較し、該比較の結果に応じて前記切断信号と前記非切断信号を択一的に出力する、半導体装置。請求項2に記載の半導体装置において、前記判定回路は、プリチャージ信号を受け付けると、前記第1電位線と前記接続ノードとを接続状態にするスイッチ回路と、前記スイッチ回路が前記第1電位線と前記接続ノードとを前記接続状態にした後に前記判定を指示する判定信号を受け付けると、前記抵抗の他端に生じたノード電位と前記参照電位とを比較し、該比較の結果に応じて前記切断信号と前記非切断信号を択一的に出力する出力回路と、を含む、半導体装置。多数のヒューズと、第1電位を供給する第1電位線と、前記第1電位線に一端が接続された抵抗と、前記抵抗の他端と接続された接続ノードと、前記第1電位と異なる第2電位を供給する第2電位線と、を備える半導体装置がヒューズの切断または非切断の判定を行う判定方法であって、前記接続ノードに前記ヒューズのそれぞれを接続する接続ステップと、前記切断ヒューズの数が前記所定の閾値を超えているときに前記抵抗の他端に生じる電位と、前記切断ヒューズの数が前記所定の閾値よりも小さいときに前記抵抗の他端に生じる電位との間の参照電位と、前記抵抗の他端に生じたノード電位とを比較し、該比較の結果に応じて、前記切断を示す切断信号と前記前記非切断を示す非切断信号を択一的に出力する判定ステップと、を含む判定方法。請求項4に記載の判定方法において、前記接続ステップでは、プリチャージ信号を受け付けると、前記第1電位線と前記接続ノードとを接続状態にし、前記判定ステップでは、前記第1電位線と前記接続ノードとが前記接続状態にされた後に前記判定を指示する判定信号を受け付けると、前記抵抗の他端に生じたノード電位と前記参照電位とを比較し、該比較の結果に応じて前記切断信号と前記非切断信号を択一的に出力する、判定方法。上述した従来のヒューズ回路では、回路の製造過程でヒューズユニット内のアンチヒューズが誤って切断されてしまうこともある。このため、アンチヒューズが切断状態か非切断状態かを誤って判定してしまう可能性があるという問題があることを本願発明者らは明らかにした。すなわち、ヒューズ回路の製造過程でアンチヒューズが誤って切断されて導通状態となった場合、アンチヒューズに切断処理が行われなかったヒューズユニットから、Hレベルの信号がOR回路に出力され、OR回路の出力がHレベルの信号となるため、アンチヒューズが切断状態であると誤って判定される可能性がある。本発明の半導体装置は、ヒューズの切断または非切断の判定を行う半導体装置であって、多数のヒューズと、前記多数のヒューズのうち切断状態である切断ヒューズの数が所定の閾値を超える場合には前記切断を示す切断信号を出力し、前記切断ヒューズの数が前記所定の閾値よりも小さい場合には前記非切断を示す非切断信号を出力する判定回路と、を含む。本発明の判定方法は、多数のヒューズと、第1電位を供給する第1電位線と、前記第1電位線に一端が接続された抵抗と、前記抵抗の他端と接続された接続ノードと、前記第1電位と異なる第2電位を供給する第2電位線と、を備える半導体装置がヒューズの切断または非切断の判定を行う判定方法であって、前記接続ノードに前記ヒューズのそれぞれを接続する接続ステップと、前記切断ヒューズの数が前記所定の閾値を超えているときに前記抵抗の他端に生じる電位と、前記切断ヒューズの数が前記所定の閾値よりも小さいときに前記抵抗の他端に生じる電位との間の参照電位と、前記抵抗の他端に生じたノード電位とを比較し、該比較の結果に応じて、前記切断を示す切断信号と、前記非切断を示す非切断信号を択一的に出力する判定ステップと、を含む。本発明によれば、半導体装置は、多数のヒューズと判定回路とを備え、判定回路は、多数のヒューズのうち切断状態である切断ヒューズの数が、所定の切断閾値を超える場合には、ヒューズの切断を示す切断信号を出力し、切断ヒューズの数が切断閾値よりも小さい場合には、ヒューズの非切断を示す非切断信号を出力する。よって、本発明では、判定回路は、多数のヒューズのうち切断状態である切断ヒューズの数が所定の切断閾値を超えるか否かを判断して、ヒューズが切断状態か非切断状態かを判定する。このため、ヒューズに切断処理が行われなかった半導体装置では、製造過程でヒューズが誤って切断されて切断状態となった切断ヒューズの数が切断閾値よりも小さい場合、判定回路は、ヒューズが非切断状態であると正しく判定する。よって、半導体装置内に、製造過程で切断状態となった切断ヒューズが存在する場合にも、判定回路は、ヒューズが非切断状態であると正しく判定することが可能となる。また、ヒューズに切断処理が行われた半導体装置では、切断ヒューズの数が切断閾値を超える場合、判定回路は、ヒューズが切断状態であると正しく判定することができる。したがって、判定回路は、半導体装置に多数備えられたヒューズのうち切断状態であるヒューズの数に応じて切断信号または非切断信号の一方を出力するため、半導体装置内に、製造過程で切断状態となったヒューズが存在する場合にも、ヒューズの切断または非切断を正しく判定することが可能となる。以下、本発明の各実施形態について図面を参照して説明する。図1は、本発明の第1実施形態における半導体装置の構成例を示すブロック図である。半導体装置1aは、ヒューズの切断または非切断を判定するヒューズ判定を行い、その判定結果に応じた機能動作モードを半導体装置1aに設定する。半導体装置1aは、ヒューズ回路10と判定回路11とを備える。ヒューズ回路10は、多数のヒューズユニット100を備える。ヒューズユニット100のそれぞれは、互いに同じ構成である。ヒューズユニット100は、書込み回路110と、ヒューズ120と、抵抗R01と、読出し回路130と、接続ノード140と、を備える。ヒューズユニット100では、ヒューズ120の一端が、書込み回路110と抵抗R01の一端とに接続され、ヒューズ120の他端が接地線121に接続される。接地線121には接地電位が供給される。また、抵抗RO1の他端が、読出し回路130と接続される。ヒューズ120としては、例えば、レーザー溶断型の金属薄膜ヒューズや、DRAMDynamicRandomAccessMemoryのセル容量をヒューズとして用いたアンチヒューズ容量ヒューズなどが挙げられる。本実施形態では、ヒューズ120としてアンチヒューズが用いられる。ヒューズ120として用いられるアンチヒューズは、電気的な書込み処理が行われて書込み電圧が供給されると、絶縁膜が破壊されて導通状態となるヒューズである。書込み回路110は、ヒューズ120に書込み電圧を供給してヒューズ120を切断することが可能な回路である。書込み回路110には、入力端子102から、HHighレベルの書込み信号Writeが供給され、入力端子103から、接地電位よりも書込み電圧だけ大きな値の書込み電位VWPPが供給される。このときに書込み回路110は、入力端子101から、例えば、Hレベルの選択信号SELを受け付けると、ヒューズ120に書込み電圧を供給してヒューズ120を切断状態にする。一方、書込み回路110は、入力端子101から、LLowレベルの選択信号SELを受け付けると、ヒューズ120に書込み電圧の供給を行わない。よって、ヒューズ120は、切断されないので非切断状態、すなわち非導通状態を維持する。書込み回路110は、NAND回路111と、インバータ112と、NOR回路113と、pチャネルMOSMetalOxideSemiconductorトランジスタ114と、nチャネルMOSトランジスタ115と、を備える。書込み回路110では、入力端子101が、NAND回路111の第1入力端子とNOR回路113の第1入力端子とに接続される。入力端子102は、NAND回路111の第2入力端子とインバータ112の入力端子とに接続され、インバータ112の出力端子がNOR回路113の第2入力端子に接続される。また、入力端子103は、電源供給線としてNAND回路111に接続されると共に、pチャネルMOSトランジスタ114のソース端子に接続される。pチャネルMOSトランジスタ114は、ゲート端子にNAND回路111の出力端子が接続され、ドレイン端子にヒューズ120の一端とnチャネルMOSトランジスタ115のドレイン端子とが接続される。nチャネルMOSトランジスタ115は、ゲート端子にNOR回路113の出力端子が接続され、ソース端子に接地線が接続される。書込み回路110は、入力端子102からHレベルの書込み信号Writeが供給され、かつ、入力端子103から書込み電位VWPPが供給されているときに、例えば、入力端子101からHレベルの選択信号SELを受け付ける。この場合に書込み回路110では、NAND回路111の第1入力端子および第2入力端子にHレベルの信号が供給されるため、pチャネルMOSトランジスタ114のゲート端子がLレベルとなり、pチャネルMOSトランジスタ114は導通状態となる。一方、NOR回路113の第1入力端子にはHレベルの信号が供給されるため、nチャネルMOSトランジスタ115のゲート端子がLレベルとなり、nチャネルMOSトランジスタ115は非導通状態となる。このため、ヒューズ120の一端に書込み電位VWPPが供給され、ヒューズ120の絶縁膜が切断されてヒューズ120は導通状態となる。読出し回路130は、入力端子104から読出し信号READを受け付けると、ヒューズ120の他端と接続ノード140とを接続状態にする。本実施形態では、読出し回路130は、pチャネルMOSトランジスタにより実現される。読出し回路130として用いられるpチャネルMOSトランジスタは、ゲート端子に入力端子104が接続され、ドレイン端子に抵抗R01の他端が接続され、ソース端子に接続ノード140が接続される。読出し回路130は、入力端子104からLレベルの読出し信号READを受け付けると、読出し回路130が導通状態となり、ヒューズ120の他端と接続ノード140との間を接続する。なお、抵抗R01は、ヒューズユニット100内の配線抵抗などに起因するヒューズユニット100間の抵抗のバラツキを調整するために用いられる可変抵抗である。判定回路11は、ヒューズの切断または非切断を判定するヒューズ判定を行う。判定回路11は、ヒューズ回路10に設けられた多数のヒューズ120のうち切断状態である切断ヒューズの数が所定の切断閾値を超える場合には、ヒューズの切断を示す切断信号を出力し、切断ヒューズの数が切断閾値よりも小さい場合には、ヒューズの非切断を示す非切断信号を出力する。判定回路11は、判定ユニット20とラッチ回路30とを備える。判定ユニット20は、内部電源電位Vintを供給する内部電源線211に接続される。内部電源電位は、接地線121に供給される接地電位よりも内部電圧だけ高い電位値である。判定ユニット20は、抵抗R02と、抵抗R03と、検出ノード210と、出力回路220と、を備える。判定ユニット20では、抵抗R03の一端が内部電源線211に接続され、抵抗R03の他端が検出ノード210に接続される。また、抵抗R02の一端が、接続ノード140に接続され、抵抗R02の他端が検出ノード210に接続される。なお、本実施形態では、抵抗R03の他端は、間接的に接続ノード140と接続されているが、抵抗R03の他端は、接続ノード140に直接接続されてもよい。判定ユニット20は、切断ヒューズの数が所定の切断閾値を超えているときに抵抗R03の他端に生じる電位と、切断ヒューズの数が切断閾値よりも小さいときに抵抗R03の他端に生じる電位との間の参照電位Vrefと、抵抗R03の他端に生じたノード電位と、を比較し、その比較の結果に応じて切断信号と非切断信号を択一的に出力する。本実施形態では、判定ユニット20は、各ヒューズユニット100の入力端子104に読出し信号READが供給され、全てのヒューズ120が内部電源線211に接続されると、内部電源線211から接地線121に切断ヒューズの数に応じたノード電流が流れる。検出ノード210では、導通状態である切断ヒューズの数が多くなるにつれて、抵抗RO3を流れる電流の電流量が増加するので、検出ノード210に生じるノード電位は低くなる。判定ユニット20は、検出ノード210に生じたノード電位を検出し、その検出されたノード電位が参照電位Vrefを超える場合には非切断信号をラッチ回路30に出力し、ノード電位が参照電位Vrefよりも低い場合には切断信号をラッチ回路30に出力する。なお、参照電位Vrefは、切断ヒューズの数が切断閾値を超えているときに抵抗R03の他端に生じる電位よりも低く、かつ、切断ヒューズの数が切断閾値よりも小さいときに抵抗R03の他端に生じる電位よりも高い電位値に調整される。本実施形態では、参照電位Vrefは、切断ヒューズの数が半数以上のときに切断信号が出力されるように予め調整されている。出力回路220は、ヒューズ判定を指示する判定信号を受け付けると、抵抗R03の他端に生じたノード電位と参照電位Vrefとを比較し、その比較の結果に応じて切断信号と非切断信号を択一的に出力する。本実施形態では、出力回路220は、多数のヒューズ120のうち切断ヒューズの数が半数を超える場合に切断信号を出力し、切断ヒューズの数が半数よりも少ない場合に非切断信号を出力する。出力回路220は、差動増幅回路により実現される。出力回路220には、入力端子201から、ヒューズ判定の実行を指示するHレベルの判定信号LOADが供給され、入力端子202から参照電位Vrefが供給される。出力回路220は、pチャネルMOSトランジスタ221~224と、nチャネルMOSトランジスタ225~229と、を備える。また、出力回路220には、電源電位VDDを供給する電源線203が接続されている。出力回路220では、入力端子201が、pチャネルMOSトランジスタ221および222のそれぞれのゲート端子と、nチャネルMOSトランジスタ229のゲート端子とに接続される。電源線203は、pチャネルMOSトランジスタ221~224のそれぞれのソース端子に接続される。また、相補線292は、pチャネルMOSトランジスタ221および223のそれぞれのドレイン端子と、nチャネルMOSトランジスタ225のドレイン端子と、pチャネルMOSトランジスタ224のゲート端子と、nチャネルMOSトランジスタ226のゲート端子とに接続される。相補線291は、pチャネルMOSトランジスタ222および224のそれぞれのドレイン端子と、nチャネルMOSトランジスタ226のドレイン端子と、pチャネルMOSトランジスタ223のゲート端子と、nチャネルMOSトランジスタ225のゲート端子とに接続される。さらに、nチャンネルMOSトランジスタ225のソース端子は、nチャネルMOSトランジスタ227のドレイン端子に接続され、nチャネルMOSトランジスタ227のゲート端子が検出ノード210に接続される。nチャンネルMOSトランジスタ226のソース端子は、nチャネルMOSトランジスタ228のドレイン端子に接続され、nチャネルMOSトランジスタ228のゲート端子が入力端子202に接続される。また、nチャネルMOSトランジスタ227および228のそれぞれのソース端子は、nチャネルMOSトランジスタ229のドレイン端子に接続され、nチャネルMOSトランジスタ229のソース端子が接地線204に接続される。出力回路220では、入力端子201から、プリチャージ信号としてLレベルの準備信号LOADが供給されると、pチャネルMOSトランジスタ221および222がそれぞれ導通状態となり、相補線291および292のそれぞれに同等の電荷がチャージ蓄積される。その後、入力端子201から、ヒューズ判定の実行を指示するHレベルの判定信号LOADが供給されると、pチャネルMOSトランジスタ221および222がそれぞれ非導通状態となり、チャージが停止されるとともに、nチャネルMOSトランジスタ229が導通状態となる。例えば、多数のヒューズ120のうち切断ヒューズの数が半数よりも少なく、検出ノード210の電位が参照電位Vrefよりも高い場合には、nチャネルMOSトランジスタ227から接地線204に流れる電流量が、nチャネルMOSトランジスタ228から接地線204に流れる電流量よりも大きくなる。このため、相補線292にチャージされた電荷が一定の電荷量まで減少する時間は、相補線291にチャージされた電荷が減少する時間よりも短くなるので、相補線292の電位は、相補線291の電位よりも速く下がり、Lレベルの電位に達する。相補線292がLレベルの電位になると、nチャネルMOSトランジスタ226が非導通状態となり、かつ、pチャネルMOSトランジスタ224が導通状態となるので、電源線203から相補線291に電荷が供給され、相補線291はHレベルの電位となる。したがって、出力回路220は、非切断信号として、相補線291からHレベルの電位を、相補線292からLレベルの電位をラッチ回路30にそれぞれ供給する。また、多数のヒューズ120のうち切断ヒューズの数が半数よりも多く、検出ノード210の電位が参照電位Vrefよりも低い場合には、nチャネルMOSトランジスタ228から接地線204に流れる電流量が、nチャネルMOSトランジスタ227から接地線204に流れる電流量よりも大きくなる。このため、相補線291にチャージされた電荷が一定の電荷量まで減少する時間は、相補線292にチャージされた電荷が減少する時間よりも短くなるので、相補線291の電位は、相補線292の電位よりも速く下がり、Lレベルの電位に達する。相補線291がLレベルの電位になると、nチャネルMOSトランジスタ225が非導通状態となり、かつ、pチャネルMOSトランジスタ223が導通状態となるので、電源線203から相補線292に電荷が供給され、相補線292はHレベルの電位となる。したがって、出力回路220は、切断信号として、相補線291からLレベルの電位を、相補線292からHレベルの電位をラッチ回路30にそれぞれ供給する。なお、抵抗R02およびR03は、検出ノード210の電位を所定のレベルに調整するためにも用いられる。ラッチ回路30は、判定ユニット20で行われたヒューズ判定の結果を保持する。すなわち、ラッチ回路30は、判定ユニット20から供給された切断信号または非切断信号を保持する。例えば、ラッチ回路30は、切断信号として相補線291からLレベルの電位を、相補線292からHレベルの電位を受けると、出力端子91にLレベルの電位を出力し、出力端子92にHレベルの電位を出力する。ラッチ回路30は、NAND回路31およびNAND回路32を備える。ラッチ回路30では、NAND回路31の一方の入力端子が相補線291に接続され、NAND回路32の他方の入力端子が、NAND回路32の出力端子と半導体装置1aの出力端子92とに接続される。また、NAND回路32の一方の入力端子がNAND回路31の出力端子と半導体装置1aの出力端子91とに接続され、NAND回路32の他方の入力端子が相補線292に接続される。すなわち、第1実施形態による半導体装置1aでは、多数のヒューズ120と、多数のヒューズ120のうち切断状態である切断ヒューズの数が所定の切断閾値を超える場合にはヒューズの切断を示す切断信号を出力し、切断ヒューズの数が切断閾値よりも小さい場合にはヒューズの非切断を示す非切断信号を出力する判定回路11とを有して構成されている。具体的には、半導体装置1aは、第1電位を供給する第1電位線211と、第1電位線に一端が接続された抵抗R03と、抵抗R03の他端と接続された接続ノード140と、第1電位と異なる第2電位を供給する第2電位線121と、を備え、ヒューズ120のそれぞれでは、ヒューズ120の一端が接続ノード140に接続され、ヒューズ120の他端が第2電位線121に接続される。そして判定回路11は、切断ヒューズの数が切断閾値を超えているときに抵抗R03の他端に生じる電位と、切断ヒューズの数が切断閾値よりも小さいときに抵抗R03の他端に生じる電位との間の参照電位Vrefと、抵抗R03の他端、すなわち検出ノード120に生じたノード電位と、を比較し、その比較の結果に応じて切断信号と非切断信号を択一的に出力する。図2は、半導体装置1aで行われるヒューズ判定の動作を説明するための図である。まず、多数のヒューズユニット100のそれぞれの入力端子104にはHレベルの信号が供給されており、多数のヒューズ120と判定ユニット20とが絶縁されている。また、出力回路220の入力端子201にはLレベルの信号が供給され、相補線291および292に電荷がプリチャージされている。時刻t1において、ヒューズユニット100のそれぞれの入力端子104にLレベルの読出し信号READが供給されると、読出し回路130が導通状態となり、多数のヒューズ120のそれぞれが内部電源線211に接続される。時刻t1では、多数のヒューズ120の全てが非切断状態全ヒューズ非切断状態である場合、全てのヒューズ120が非導通状態であるため、検出ノード210の電位は、最高電位VHを維持する。また、全てのヒューズ120が切断状態全ヒューズ切断状態である場合、全てのヒューズ120が導通状態であるため、内部電源線211から抵抗R03に流れる電流の量が最大となるので、検出ノード210に生じる電位は最低電位VLに下がる。時刻t2において、出力回路220は、入力端子201から、ヒューズ判定の実行を指示するHレベルの判定信号LOADを受け付けると、検出ノード210の電位と参照電位Vrefとを比較する。本実施形態では、参照電位Vrefは、最高電位VHと最低電位VLとの中間の値に予め調整され、入力端子202から出力回路220に供給される。よって、判定ユニット20は、切断状態のヒューズと非切断状態のヒューズのうち、数の多い方のヒューズの状態を判定結果として出力する。時刻t2から時刻t3までの間に出力回路220は、非切断信号または切断信号をラッチ回路30に出力する。例えば、切断状態のヒューズの数が半数よりも多い場合に検出ノード210の電位が参照電位Vrefよりも低くなるため、出力回路220は、ヒューズが切断状態であると判定し、切断信号をラッチ回路30に供給する。そしてラッチ回路30に保持された信号が出力端子91および92に出力される。第1実施形態によれば、ヒューズの切断または非切断の判定を行う半導体装置1aでは、多数のヒューズ120が設けられ、判定回路11は、多数のヒューズ120のうち切断状態である切断ヒューズの数が所定の切断閾値を超える場合には、ヒューズの切断を示す切断信号を出力し、切断ヒューズの数が所定の切断閾値よりも小さい場合には、ヒューズの非切断を示す非切断信号を出力する。一般にヒューズ120として用いられるアンチヒューズを切断するには、半導体装置1aの電源電圧と比較して4~5倍の電圧値の書込み電圧をヒューズ120に供給する必要がある。このため、図1に示した書込み回路110の接地線121に供給する接地電位を0Vボルトよりも特定の電圧だけ低く設定する場合がある。この場合には、ヒューズ120への書込み電圧の供給が行われない状況でも、ヒューズ120に特定の電圧が生じてしまう。よって、半導体装置1aの製造過程でヒューズ120が切断して切断状態となることがある。一方、ヒューズ120の切断を行うために書込み回路110がヒューズ120に書込み電圧を供給した場合であっても、ヒューズ120が切断状態とならないこともある。このため、半導体装置1aは、多数のヒューズ120のうち切断状態である切断ヒューズの数が所定の切断閾値を超えるか否かを判断して、ヒューズが切断状態か非切断状態かを判定する。すなわち、ヒューズに切断処理が行われなかった半導体装置1aでは、製造過程でヒューズ120が切断して切断状態となった切断ヒューズの数が所定の切断閾値よりも小さい場合、判定回路11は、ヒューズが非切断状態であると正しく判定する。よって、半導体装置1a内に、製造過程で切断状態となったヒューズ120が存在する場合にも、判定回路11は、ヒューズが非切断であると正しく判定することが可能となる。また、ヒューズに切断処理が行われた半導体装置では、切断ヒューズの数が切断閾値を超える場合、判定回路11は、ヒューズが切断状態であると正しく判定することができる。したがって、判定回路11は、切断状態であるヒューズの数に応じて切断信号または非切断信号の一方を出力するため、半導体装置1a内に、製造過程で切断状態となったヒューズ120が存在する場合にも、ヒューズの切断または非切断を正しく判定することが可能となる。本実施形態では、半導体装置1aは、内部電源電位を供給する内部電源線211と、内部電源線211に一端が接続された抵抗R03と、抵抗R03の他端と間接的または直接的に接続された接続ノード140と、内部電源電位と異なる接地電位を供給する接地線120と、を備え、ヒューズ120のそれぞれでは、ヒューズ120の一端が接続ノード140に接続され、ヒューズ120の他端が接地線121に接続される。そして判定回路11は、切断ヒューズの数が所定の切断閾値を超えているときに抵抗R03の他端に生じる電位と、切断ヒューズの数が切断閾値よりも小さいときに抵抗R03の他端に生じる電位との間の参照電位Vrefと、抵抗R03の他端に生じた検出ノード210のノード電位と、を比較し、その比較の結果に応じて切断信号と前記非切断信号を択一的に出力する。例えば、内部電源線211に供給される内部電源電位Vintが、接地線121に供給される接地電位よりも高い半導体装置1aにおいて、判定回路11は、ノード電位が参照電位Vrefを超える場合には非切断信号を出力し、ノード電位が参照電位Vrefよりも小さい場合には切断信号を出力する。また、内部電源線211に供給される内部電源電位Vintが、接地線121に供給される接地電位よりも低い半導体装置1aでは、判定回路11は、ノード電位が参照電位Vrefを超える場合には切断信号を出力し、ノード電位が参照電位Vrefよりも小さい場合には非切断信号を出力する。本実施形態では、参照電位Vrefとして、ヒューズ120の全てが切断状態のときのノード電位と、ヒューズ120の全てが非切断状態のときの電位の中間の電位値が用いられる。このため、半導体装置1aは、切断ヒューズの数が半数よりも多い場合には、ヒューズが切断状態であると判定し、切断ヒューズの数が半数よりも少ない場合には、ヒューズが非切断状態であると判定する。したがって、半導体装置1aは、多数決方式を用いて、切断状態のヒューズの数と、非切断状態のヒューズの数とのうち数の多い方のヒューズの状態を判定結果として出力する多数決回路を構成する。よって、半導体装置1aは、製造過程で切断状態となったヒューズが存在する場合にも、ヒューズの切断または非切断を正しく判定することが可能となる。次に第1実施形態の半導体装置1aの変形例について説明する。図3は、第1実施形態の半導体装置1aの変形例を示すブロック図である。半導体装置1bは、図1に示した半導体装置1aの構成に加えてスイッチ回路41を判定ユニット20に備えている。スイッチ回路41は、内部電源線211から検出ノード210に電荷を一時的にチャージする。スイッチ回路41は、プリチャージ信号を受け付けると、内部電源線211と接続ノード140とを接続状態にする。本実施形態では、スイッチ回路41として、pチャネルMOSトランジスタが用いられる。スイッチ回路41として用いられるpチャネルMOSトランジスタでは、ゲート端子に入力端子401が接続され、ソース端子に内部電源線211が接続され、ドレイン端子に可変抵抗RO3が接続される。スイッチ回路41では、入力端子401から、Lレベルのプリチャージ信号PRDが供給されると、内部電源線211と検出ノード210とを接続する。出力回路220は、スイッチ回路41が内部電源線211と接続ノード140とを接続状態にした後にヒューズ判定を指示する判定信号を受け付けると、抵抗R03の他端に生じたノード電位と参照電位Vrefとを比較し、その比較の結果に応じて切断信号と非切断信号を択一的に出力する。本実施形態では、出力回路220は、判定信号を受け付けると、ノード電位が参照電位Vrefを超える場合に非切断信号を出力し、ノード電位が参照電位Vrefよりも低い場合に切断信号を出力する。図4は、半導体装置1bで行われるヒューズ判定の動作を説明するための図である。まず、多数のヒューズユニット100のそれぞれの入力端子104にはHレベルの信号が供給されており、多数のヒューズ120と判定ユニット20とが絶縁されている。また、出力回路220の入力端子201にはLレベルの信号が供給され、入力端子401にはHレベルの信号が供給されている。時刻t11において、ヒューズユニット100のそれぞれの入力端子104にLレベルの読出し信号READが供給されると、読出し回路130が導通状態となり、全てのヒューズ120が内部電源線211に接続される。そしてスイッチ回路41は、入力端子401から、Lレベルのプリチャージ信号PRDを受け付けると、内部電源線211と検出ノード210とを接続状態にし、時刻t11から時刻t21までの間、内部電源線211から検出ノード210に電荷をチャージする。時刻t12では、入力端子401からHレベルの信号が供給され、スイッチ回路41が非導通状態となり、検出ノード210への電荷のチャージが停止される。このとき、全てのヒューズ120が検出ノード210に接続されているので、切断状態のヒューズ120の数に応じて、検出ノード210にチャージされた電荷量の単位時間あたりの減少量が変化する。例えば、全てのヒューズ120が非切断状態全ヒューズ非切断状態である場合、全てのヒューズ120が非導通状態であるため、検出ノード210の電位は変化しない。また、全てのヒューズ120が切断状態全ヒューズ切断状態である場合、全てのヒューズ120が導通状態であるため、検出ノード210にチャージされた電荷が全てのヒューズ120を通じて接地線121に供給される。よって、検出ノード210の電位が低下していく速度は最も速くなる。そして時刻t13において、出力回路220は、入力端子201からHレベルの判定信号LOADを受け付けると、検出ノード210の電位と参照電位Vrefとを比較する。なお、検出ノード210の電位は、時間が経過するにつれて低下していくので、ヒューズ判定期間を適切に調整する必要がある。時刻t14では、出力回路220が、非切断信号または切断信号をラッチ回路30に出力し、ラッチ回路30に保持された信号が出力端子91および92に出力される。すなわち、本実施形態による半導体装置1bでは、判定回路11は、プリチャージ信号を受け付けると、第1電位線211と接続ノード140とを接続状態するスイッチ回路41と、スイッチ回路41が第1電位線211と接続ノード140とを接続状態にした後にヒューズ判定を指示する判定信号を受け付けると、抵抗R03の他端に生じたノード電位を検出し、そのノード電位と参照電位Vrefとを比較し、その比較の結果に応じて切断信号と非切断信号を択一的に出力する出力回路220と、を有して構成される。本実施形態によれば、半導体装置1bは、図1に示した半導体装置1aと異なり、ヒューズ判定を行う間は、内部電源線211とヒューズ120のそれぞれを切断状態にするため、ヒューズ120や抵抗R01~R03に供給される電流貫通電流の電流量を削減することができる。よって、半導体装置1bは、半導体装置1aと比較してヒューズ120や抵抗R01~R03で消費される電力を低減することができる。次に本発明の第2実施形態の半導体装置について説明する。図5は、第2実施形態の半導体装置の構成例を示すブロック図である。半導体装置1cは、第1~第3の半導体装置2aと、AND回路51~53と、OR回路54と、を備える。半導体装置2aは、図1に示された、ヒューズユニット100を1つだけ有するヒューズ回路10と判定回路11とを備える。よって、半導体装置2aは、ヒューズ回路10に設けられたヒューズユニット100の数以外は半導体装置1aと同じであるので、ここでは半導体装置2aの詳細な説明を省略する。なお、半導体装置2aのそれぞれは、図1に示した出力端子93から切断信号または非切断信号を出力する。AND回路51では、第1入力端子に第1の半導体装置2aの出力端子91が接続され、第2入力端子に第2の半導体装置2aの出力端子が接続される。AND回路52では、第1入力端子に第2の半導体装置2aの出力端子91が接続され、第2入力端子に第3の半導体装置2aの出力端子が接続される。AND回路53では、第1入力端子に第3の半導体装置2aの出力端子91が接続され、第2入力端子に第1の半導体装置2aの出力端子が接続される。OR回路54では、3つの入力端子にAND回路51~53のそれぞれの出力端子が接続され、OR回路54の出力端子に半導体装置1cの出力端子93が接続される。よって、第2実施形態による半導体装置1cでは、切断信号を出力した半導体装置2aと、非切断信号を出力した半導体装置2aのうち、数が多い方の半導体装置2aが出力した信号を出力端子93から出力する。すなわち、半導体装置1cは、図1に示した半導体装置1aと同じ多数決回路を構成する。以上説明した実施形態において、図示した構成は単なる一例であって、本発明はその構成に限定されるものではない。