"装置本体と、この装置本体内に離間対向する状態で配置された第1及び第2の回路基板と、これら第1及び第2の回路基板の対向面にそれぞれ配設された電子部品と、前記第1及び第2の回路基板の外周部を囲む遮蔽部材とを具備することを特徴とする情報処理装置。前記遮蔽部材の内面側に設けられた検知用ラインと、この検知用ラインが損傷されるのに基づいてタンパを検出するタンパ検出手段とをさらに備えることを特徴とする請求項1記載の情報処理装置。前記検知用ラインは、前記第1及び第2の回路基板に配置されるタンパ検出用の信号ラインを流用したことを特徴とする請求項2記載の情報処理装置。前記検知用ラインは、装置本体への電源ラインを流用したことを特徴とする請求項2記載の情報処理装置。前記装置本体は開閉可能に構成され、この装置本体にその開閉を検知する検知部を備え、前記検知用ラインは、前記検知部の信号ラインを流用したことを特徴とする請求項2記載の情報処理装置。前記検知用ラインは、前記第1及び第2の回路基板間を複数回往復して複数箇所で接続することを特徴とする請求項2乃至5のいずれか一項に記載の情報処理装置。解決しようとする課題は、装置本体が開放されて内部のPCBが露出されても、PCB上の電子部品の信号が解析されないようにした情報処理装置を提供することにある。上記課題を解決するため、実施形態は、装置本体と、この装置本体内に離間対向する状態で配置された第1及び第2の回路基板と、これら第1及び第2の回路基板の対向面にそれぞれ配設された電子部品と、前記第1及び第2の回路基板の外周部を囲む遮蔽部材とを具備する。以下、実施の形態について、図面を参照して説明する。第1の実施形態図1は、第1の実施の形態である情報処理装置としての決済端末装置を示す側断面図である。図1中1は装置本体で、この装置本体1は底板1aと、この底板1a上に開閉可能に設けられるケーシング1bとによって構成されている。ケース本体1内には、図2にも示すように、第1の回路基板としてのメイン基板2と、第2の回路基板としてのサブ基板3とが離間対向する状態で配設されている。図3は、上記決済端末装置の制御回路を示すブロック図である。メイン基板2の下面側にはCPU4が設けられ、このCPU4にはバスラインと各種制御回路を介してキーボード5、ディスプレイ6が接続されている。また、前記CPU4にはバスラインを介してROM8、RAM9、ドライバ10が接続されている。また、前記CPU4にはICカードコントローラ12を介してICカードコネクタ13が接続されている。さらに、前記CPU4にはケーシング1bの開放を検出するオープン検出回路14が接続されている。一方、サブ基板3の上面側には、コネクタ16、バッテリ17及び後述する検知用ライン25の切断を検出するタンパ検出手段としての検出回路19が配設されている。前記コネクタ16は上記したドライバ10、また、前記バッテリ17は上記したオープン検出回路14、は上記したICカードコントローラ12、さらに前記検出回路19は上記したCPU4にそれぞれコネクタ21を介して接続されている。上記したメイン基板2は、その下面側に図2に示すように、少なくともセキュリティエリア22を有し、このセキュリティエリア22に上記したCPU4、ROM8、S-RAM9、ICカードコントローラ12、オープン検出回路14図3で破線で囲まれる部品群からなる電子ユニットが搭載されている。ところで、上記したメイン基板2とサブ基板3の外周4面には、図4及び図5に示すように、遮蔽部材としての4枚の遮蔽板24a,24bが配置され、これら4枚の遮蔽板24a,24bとメイン基板2とサブ基板3とによって構成される内部空間は、外部から遮蔽された構造となっている。従って、上記したメイン基板2の下面側に配設されるCPU4やメモリS-RAM9などの電子部品、及びその信号ラインは、外部から遮蔽された内部空間内に配置されることになる。これにより、装置本体1のケーシング1bが開放されても、信号ラインが外側に露出することがないとともに、ハッカーがメイン基板2とサブ基板3との間の隙間から電子部品に接触して暗号鍵やユーザの暗証番号などを盗もうとしても、遮蔽板24a,24bによって遮断され、電子部品間に伝送される信号の解析は確実に防止される。また、上記した4枚の遮蔽板24a,24bの内面側には図6及び図7に示すように、例えば、その上部側から下方に向かって蛇行する状態でタンパを検知するための検知用ライン25が配置されている。なお、検知用ライン25は、左右方向に蛇行する状態で配置、すなわち左方側から右方側に向かって蛇行する状態で配置される形態であってもよい。一方、メイン基板2とサブ基板3の内層部分には、暗号鍵情報等の通る信号線が配置され、外層側にはタンパから守る為に、それぞれメッシュ状のタンパ検出信号ライン図示しないが配置されている。タンパ検出信号ラインには検出回路19を介してCPU4が接続されている。そして、メイン基板2とサブ基板3のタンパ検出信号ラインは、図8に示すように、上記検知用ライン25を介して接続されている。上記検知用ライン25は、例えば、メイン基板2のタンパ検出信号ラインの一部をメイン基板2から外部に導出させ、この導出されるタンパ検出信号ラインを遮蔽板24a24bの内面に沿って配線することにより構成される。このメイン基板2から外部に導出されるタンパ検出信号ラインの一部はサブ基板3のタンパ検出信号ラインに接続される。なお、検知用ライン25は、サブ基板3のタンパ検出信号ラインの一部をサブ基板3から外部に導出させ、この導出されるタンパ検出信号ラインを遮蔽板24a24bの内面に沿って配線することにより構成するようにしてもよい。このサブ基板3から外部に導出されるタンパ検出信号ラインの一部はメイン基板2のタンパ検出信号ラインに接続される。ハッカーにより上記した遮蔽板24a,24bにドリルなどで穴が開けられた場合には、検知用ライン25がショート或いは断線して、検出回路19によってタンパが検出される。この検出があると、CPU4は、バッテリ17からの電源供給を停止させ、メモリS-RAM9の記憶データを消去し、不正行為の防止を図る。なお、検知用ライン25としては、タンパ検出信号ラインを流用するものではなく、装置本体1の開放を検出するオープン検出回路14の信号ラインを流用してもよく、また、電源ラインの一部、例えば、タンパ検出系ラインへの供給電源ラインを流用してもよく、さらに、装置への電源ラインそのものを流用してもよく、或いはメモリ9へのリーダライタ信号の応答ACK信号ラインを流用するものであってもよい。第2の実施形態図9は第2の実施の形態である検知用ライン31の配置構成を示すものである。上記した第1の実施の形態では、遮蔽板24a,24bの検知用ライン25の一端部側をメイン基板2、他端部側をサブ基板3にそれぞれ一箇所ずつ接続したが、この第2の実施の形態では、遮蔽板24a,24bの検知用ライン31を図10にも示すように、メイン基板2とサブ基板3の内部を経由してメイン基板2とサブ基板3の間を繰り返し行き来するように配置している。即ち、第2の実施の形態では、遮蔽板24a,24bの検知用ライン31をメイン基板2とサブ基板3に対し、それぞれ複数箇所ずつ接続している。従って、この第2の実施の形態によれば、ハッカーが遮蔽板24a,24bを外したり、破壊したりすることが困難となり、タンパをより一層検出し易くなるという利点がある。なお、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。"