"第1バイアス電流が供給され、アンテナによって受信される第1信号を第1利得で増幅する第1アンプ回路部と、前記第1アンプ回路部から出力される第2信号の周波数を第1発振信号を用いて変換するミキサ回路と、第2バイアス電流が供給され、前記ミキサ回路から出力される第3信号を第2利得で増幅する第2アンプ回路部と、前記第2アンプ回路部から出力される第4信号をディジタル信号に変換するアナログディジタル変換回路と、前記アナログディジタル変換回路から出力される前記ディジタル信号のレベルが所定のレベルとなるように前記第1および第2利得を設定する第1制御回路と、前記第1制御回路による前記第1および第2利得のいずれか一方または両方の設定値に基づいて前記第1および第2バイアス電流のいずれか一方または両方の値を制御する第2制御回路とを有することを特徴とする無線通信装置。請求項1記載の無線通信装置において、前記第2制御回路は、前記第1利得と前記第2利得の合計値が予め設定される第1基準値よりも小さい場合に前記第1バイアス電流の値を下げる制御を行うことを特徴とする無線通信装置。請求項2記載の無線通信装置において、前記第1基準値は、任意に設定可能となっていることを特徴とする無線通信装置。請求項2記載の無線通信装置において、前記第1制御回路が前記第1利得を設定する際の刻み幅は、前記第2利得を設定する際の刻み幅よりも大きいことを特徴とする無線通信装置。請求項4記載の無線通信装置において、前記第1制御回路は、前記第1利得を設定するための第1利得制御信号を出力し、前記第2制御回路は、前記第1バイアス電流を制御するための第1電流制御信号を出力し、前記第1アンプ回路部は、前記第1電流制御信号に応じてトランジスタサイズ比が可変設定され、このトランジスタサイズ比に応じた前記第1バイアス電流を生成する第1カレントミラー回路と、前記第1カレントミラー回路からの前記第1バイアス電流を受けて動作し、前記第1バイアス電流の値が一定の値である場合を前提として前記第1利得制御信号に応じてそれぞれ異なる所定の利得が得られるように設計された第1アンプ回路とを有することを特徴とする無線通信装置。請求項5記載の無線通信装置において、前記第1制御回路は、更に、前記第2利得を設定するための第2利得制御信号を出力し、前記第2アンプ回路部は、前記第2バイアス電流を受けて増幅動作を行うオペアンプ回路と、前記オペアンプ回路の入力部に直列に挿入される入力抵抗と、前記オペアンプ回路の出力部と入力部の間に挿入される帰還抵抗とを備え、前記入力抵抗と前記帰還抵抗は、その抵抗比率が前記第2利得制御信号に応じて変更可能となっていることを特徴とする無線通信装置。請求項6記載の無線通信装置において、前記第1および第2バイアス電流の供給は、前記無線通信装置が送信動作を行う間遮断されることを特徴とする無線通信装置。請求項1記載の無線通信装置において、第2発振信号を生成する発振回路と、第3バイアス電流が供給され、前記第2発振信号を入力として前記第1発振信号を出力する第1バッファ回路部とを更に有し、前記第2制御回路は、更に、前記第1利得と前記第2利得の合計値が予め設定される第2基準値よりも小さい場合に前記第3バイアス電流の値を下げる制御を行うことを特徴とする無線通信装置。請求項8記載の無線通信装置において、前記第2制御回路は、前記第3バイアス電流を制御するための第3電流制御信号を出力し、前記第1バッファ回路部は、前記第3電流制御信号に応じてトランジスタサイズ比が可変設定され、このトランジスタサイズ比に応じた前記第3バイアス電流を生成する第2カレントミラー回路と、前記第2カレントミラー回路からの前記第3バイアス電流を受けて増幅動作を行う第2アンプ回路とを有することを特徴とする無線通信装置。請求項8記載の無線通信装置において、前記第2発振信号を入力として第3発振信号を出力する第2バッファ回路部と、前記第3発振信号を増幅した第5信号を前記アンテナに向けて送信する電力増幅回路とを更に有し、前記発振回路は、前記無線通信装置が送信動作を行う際に、入力される変調信号に応じて前記第2発振信号に変調を加え、前記第1バッファ回路部への前記第3バイアス電流の供給は、前記無線通信装置が送信動作を行う間遮断されることを特徴とする無線通信装置。第1バイアス電流が供給され、アンテナによって受信される第1信号を第1利得で増幅する第1アンプ回路部と、前記第1アンプ回路部から出力される第2信号の周波数を第1発振信号を用いて変換するミキサ回路と、第2バイアス電流が供給され、前記ミキサ回路から出力される第3信号を第2利得で増幅する第2アンプ回路部と、前記第2アンプ回路部から出力される第4信号をディジタル信号に変換するアナログディジタル変換回路と、前記アナログディジタル変換回路から出力される前記ディジタル信号のレベルが所定のレベルとなるように前記第1および第2利得を設定する第1制御回路と、前記第1制御回路による前記第1利得と前記第2利得の合計値に基づいて前記第1バイアス電流の値を制御する第2制御回路とを有し、前記第2制御回路は、第1回目の受信動作の際に前記第1制御回路によって生成される前記第1利得と前記第2利得の第1合計値が、予め設定される第1基準値よりも小さい場合に前記第1バイアス電流の値を下げる第1処理と、前記第1回目の次に行われる第2回目の受信動作の際に前記第1制御回路によって生成される前記第1利得と前記第2利得の第2合計値が、予め設定される第2基準値よりも大きい場合に前記第1バイアス電流の値を上げる第2処理とを実行することを特徴とする無線通信装置。請求項11記載の無線通信装置において、前記第1および第2基準値は、それぞれ任意に設定可能となっていることを特徴とする無線通信装置。請求項12記載の無線通信装置において、前記第1制御回路が前記第1利得を設定する際の刻み幅は、前記第2利得を設定する際の刻み幅よりも大きいことを特徴とする無線通信装置。請求項13記載の無線通信装置において、前記第1制御回路は、前記第1利得を設定するための第1利得制御信号を出力し、前記第2制御回路は、前記第1バイアス電流を制御するための第1電流制御信号を出力し、前記第1アンプ回路部は、前記第1電流制御信号に応じてトランジスタサイズ比が可変設定され、このトランジスタサイズ比に応じた前記第1バイアス電流を生成する第1カレントミラー回路と、前記第1カレントミラー回路からの前記第1バイアス電流を受けて動作し、前記第1バイアス電流の値が一定の値である場合を前提として前記第1利得制御信号に応じてそれぞれ異なる所定の利得が得られるように設計された第1アンプ回路とを有することを特徴とする無線通信装置。請求項14記載の無線通信装置において、前記第1制御回路は、更に、前記第2利得を設定するための第2利得制御信号を出力し、前記第2アンプ回路部は、オペアンプ回路と、前記オペアンプ回路の入力部に直列に挿入される入力抵抗と、前記オペアンプ回路の出力部と入力部の間に挿入される帰還抵抗とを備え、前記入力抵抗と前記帰還抵抗は、その抵抗比率が前記第2利得制御信号に応じて変更可能となっていることを特徴とする無線通信装置。請求項11記載の無線通信装置において、第2発振信号を生成する発振回路と、第3バイアス電流が供給され、前記第2発振信号を入力として前記第1発振信号を出力する第1バッファ回路部とを更に有し、前記第2制御回路は、更に、前記第1回目の受信動作に伴う前記第1合計値が、予め設定される第3基準値よりも小さい場合に前記第3バイアス電流の値を下げる第3処理と、前記第2回目の受信動作に伴う前記第2合計値が、予め設定される第4基準値よりも大きい場合に前記第3バイアス電流の値を上げる第4処理とを実行することを特徴とする無線通信装置。請求項16記載の無線通信装置において、前記第2制御回路は、前記第3バイアス電流を制御するための第3電流制御信号を出力し、前記第1バッファ回路部は、前記第3電流制御信号に応じてトランジスタサイズ比が可変設定され、このトランジスタサイズ比に応じた前記第3バイアス電流を生成する第2カレントミラー回路と、前記第2カレントミラー回路からの前記第3バイアス電流を受けて増幅動作を行う第2アンプ回路とを有することを特徴とする無線通信装置。近年、省電力機器のニーズが高まる中、無線通信装置にも小型化や低消費電力化が求められている。例えば、IEEE802.15.4ZigBee登録商標規格対応の無線通信装置は、赤外線リモコン等の代替として期待されており、特に低消費電力化に対する要求が強い。ただし、消費電力電流と通信特性はトレードオフ関係にあることが多く、無線通信装置を単に低消費電力モードにしただけでは、特に受信特性の劣化が問題となる恐れがある。具体的には、受信特性特に受信感度劣化による通信可能範囲の減少や、空間チャネルの時間的変化に対するロバスト性の低下等が避けられず、例えば電波の発信元の機器から受信先の機器が遠ざかるような場合に、受信先の機器が発信元の電波を認識できなくなる恐れがある。したがって、十分な受信特性を確保しつつ、どのようにして低消費電力モードへの制御を行なうかが重要となる。一方、低消費電力モードへの制御を行う方式として、例えば受信信号強度を測定するRSSI回路を搭載し、その測定結果に応じて消費電力を適宜制御するような方式が考えられる。RSSI回路は、代表的には縦続接続された複数段の増幅回路を用いて実現されるが、この場合、RSSI回路自身の消費電力や回路面積により、無線通信装置の小型化や低消費電力化が阻害される恐れがある。本発明は、このようなことを鑑みてなされたものであり、その目的の一つは、十分な受信特性と共に低消費電力化を実現可能な無線通信装置を提供することにある。前記並びにその他の目的と新規な特徴は、本明細書の記述及び添付図面から明らかになるであろう。本願において開示される発明のうち、代表的な実施の形態の概要を簡単に説明すれば、次のとおりである。本実施の形態による無線通信装置は、第1および第2アンプ回路部と、ミキサ回路と、アナログディジタル変換回路と、第1および第2制御回路とを備える。第1アンプ回路部は、第1バイアス電流が供給され、アンテナからの受信信号を第1利得で増幅する。ミキサ回路は、第1アンプ回路部からの出力信号の周波数を第1発振信号を用いて周波数変換する。第2アンプ回路部は、第2バイアス電流が供給され、ミキサ回路からの出力信号を第2利得で増幅する。アナログディジタル変換回路は、第2アンプ回路部からの出力信号をディジタル信号に変換する。第1制御回路は、アナログディジタル変換回路から出力されるディジタル信号のレベルが所定のレベルとなるように第1および第2利得を設定する。第2制御回路は、第1制御回路による第1および第2利得のいずれか一方または両方の設定値に基づいて第1および第2バイアス電流のいずれか一方または両方の値を制御する。このように、第2制御回路が第1制御回路による自動利得制御動作所謂AGC動作の結果を利用して、その利得設定値の大きさに応じて受信各部の消費電流を制御することで、通信の信頼性ロバスト性を確保しつつ消費電力の低減を図ることが可能になる。また、当該機能を実現するために必要とされる回路面積のオーバヘッドも低減でき、これによっても消費電力の低減が図れる。なお、第2制御回路は、代表的には、第1利得と第2利得の合計値が予め設定される第1基準値よりも小さい場合言い換えれば受信電力が予め定めた値よりも大きい場合に第1バイアス電流の値を下げる制御を行う。また、本実施の形態による無線通信装置は、更に、発振回路と、第3バイアス電流の供給を受けて発振回路の出力を増幅し第1発振信号を出力する第1バッファ回路部とを備える。そして、当該無線通信装置は、第2制御回路が前述した第1バイアス電流の場合と同様にして第3バイアス電流の値を下げる制御を行うものとなっている。これによって、消費電力の更なる低減が図れる。本願において開示される発明のうち、代表的な実施の形態によって得られる効果を簡単に説明すると、無線通信装置において十分な受信特性と共に低消費電力化が実現可能になる。以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらは互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。また、以下の実施の形態において、要素の数等個数、数値、量、範囲等を含むに言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。さらに、以下の実施の形態において、その構成要素要素ステップ等も含むは、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。また、実施の形態の各機能ブロックを構成する回路素子は、特に制限されないが、公知のCMOS相補型MOSトランジスタ等の集積回路技術によって、単結晶シリコンのような半導体基板上に形成される。なお、実施の形態では、MISFETMetalInsulatorSemiconductorFieldEffectTransistorの一例としてMOSFETMetalOxideSemiconductorFieldEffectTransistorMOSトランジスタと略すを用いるが、ゲート絶縁膜として非酸化膜を除外するものではない。以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。実施の形態1《無線通信装置全体の構成》図1は、本発明の実施の形態1による無線通信装置において、その構成の一例を示すブロック図である。図1に示す無線通信装置RCDは、例えばMMICMonolithicMicrowaveIntegratedCircuit等のような一つの半導体チップで実現され、特に限定はされないが例えばZigBee登録商標用の装置となっている。RCDは、送信回路ブロックTXBKと、受信回路ブロックRXBKと、デジタルシグナルプロセッサ回路DSPを備える。DSPは、インタフェース29を介して上位層との通信を行いながら、所定のベースバンド処理を行う。TXBKは、変調回路MODと、シンセサイザ回路SYNSと、電力増幅回路パワーアンプ回路PAを備える。RXBKは、ロウノイズアンプ回路LNAと、ミキサ回路MIXと、プログラマブルゲインアンプ回路ブロックPGABK及びバンドパスフィルタ回路ブロックBPFBKと、アナログディジタル変換回路ADCと、復調回路DEMODと、電力制御回路PCTL及び利得制御回路GCTLを備える。《無線通信装置全体の送受信動作》このような構成例において、送信動作時には、まず、DSPからの送信ベースバンド信号30が変調回路MODによって直接変調用信号31に変換される。SYNSは、直接変調を実行可能な電圧制御発振回路VCO:VoltageControlledOscillatorを内部に備え、VCOは、出力となる送信RFRadioFrequency信号32の発振周波数を直接変調用信号31に応じて制御する。特に限定はされないが、送信RF信号32は、2.4~2.5GHz帯の中心周波数を持ち、直接変調用信号31に応じて±500kHz程度の変調が加えられる。これによって、例えばOQPSKoffsetquadraturephaseshiftkeyingにハーフサインパルス整形フィルタを組み合わせたOQPSKwithhalfsinepulseshapingと呼ばれる変調を行う。パワーアンプ回路PAは、この送信RF信号32を所定の電力まで増幅し、送信電力信号21をアンテナANTを介して出力する。一方、受信動作時には、まず、アンテナANTからの受信電力信号20がロウノイズアンプ回路LNAによって低ノイズで増幅される。ミキサ回路MIXは、このLNAからの受信RF信号22をSYNSからの局部発振信号23を用いて直交復調し、0°/90°の位相差を持つIFIntermediateFrequency信号例えば中心2MHz24,25を生成する。BPFBKポリフェーズフィルタは、このIF信号24,25に対してイメージ信号-2MHzの除去ならびに希望信号の選択を行い、PGABKは、この希望信号をADCの入力レンジを加味して増幅する。このPGABK及びBPFBKを介して出力された希望信号26は、ADCを介してディジタル信号27に変換され、DEMODによる復調処理を経て受信ベースバンド信号28としてDSPに伝送される。《受信AGCAutomaticGainControl動作》ここで、前述した受信動作の際にはAGC動作が行われる。図1の例では、利得制御回路GCTLがロウノイズアンプ回路LNAやプログラマブルゲインアンプ回路ブロックPGABKの利得を制御することで、AGC動作が実現される。無線通信における受信信号は、その入力電力が事前にはわからない。ADCに与える入力信号レベルが小さいと、復調に必要なSNRSignaltoNoiseRatioが確保できず、復調精度の劣化が生じ得る。また逆にADCに与える入力信号レベルが大きいと、ADCの出力が飽和してしまうことにより信号の情報が失われる恐れがあり、この場合も復調精度の劣化が生じ得る。特にQAMQuadratureAmplitudeModulation等のような振幅変調が行われる場合、振幅にも情報が多重化されているため信号が飽和すると情報が失われる。このため、受信初期段階でその入力電力レベルを判定し、ADC起因で復調精度劣化が生じないよう受信回路ブロックの増幅回路に適切な利得を設定する必要がある。このような動作を受信AGC動作と呼ぶ。図1において、受信電力信号20の電力値をPin_rf、受信電力信号20からIF信号24,25までの利得をGain_rf、IF信号24,25から希望信号26までの利得をGain_if、希望信号26における電力値をPin_adcとすると、それらの関係は式1で表される。本実施の形態では、Gain_rfはロウノイズアンプ回路LNAの利得を表し、Gain_ifはプログラマブルゲインアンプ回路ブロックPGABKの利得を表す。Pin_rf[dBm]Gain_rf[dB]Gain_if[dB]=Pin_adc[dBm]1受信回路ブロックRXBKの低消費電力化を図る場合、例えば同一アーキテクチャ、同一サンプリング周波数のADCではビット数が少ないほど低消費電力であるため、ADCのビット数をできるだけ小さくすることが有益である。その場合、ADCに割り当てられるSNRのマージンや、信号平均と飽和の差分に対するマージンは共に少なくなるため、Pin_adcをなるべく一定値に近づけるようにGain_rf,Gain_ifを制御することが求められる。そこで、利得制御回路GCTLは、ADCのディジタル信号27から電力を計算し、それが想定より下の場合は利得制御信号41を介してGain_rf,Gain_ifを増加させる制御を行い、想定より上の場合は利得制御信号41を介してGain_rf,Gain_ifを減少させる制御を行う。GCTLは、このような制御を繰り返しながら、最終的にPin_adcを一定に保つような制御を行う。なお、当該AGC動作の具体的なアルゴリズムに関しては、一般的に広く知られているため詳細な説明は省略する。《電力制御回路および利得制御回路の概要》図2は、図1の無線通信装置において、その電力制御回路および利得制御回路の詳細な入出力構成を示すブロック図である。図2に示すように、電力制御回路PCTLおよび利得制御回路GCTLは、共にアナログディジタル変換回路ADCからのディジタル信号27を受け、その値に応じた各種制御信号を出力する。GCTLは、利得制御信号41として、LNA利得制御信号LNAGAIN[1:0]41-1と、PGA利得制御信号PGAGAIN[6:0]41-2を出力する。すなわち、式1において、GCTLは、ディジタル信号27によってPin_adcの値を認識し、これを一定に保つためのGain_rf,Gain_ifの値をLNAGAIN[1:0]41-1およびPGAGAIN[6:0]41-2を介して設定する。一方、PCTLは、電流制御信号42として、LNA電流制御信号RRLNAI[1:0]42-1と、PGA電流制御信号RRPGAI[1:0]42-2と、ローカルバッファ電流制御信号RRLOI[1:0]42-3を出力する。詳細は後述するが、RRLNAI[1:0]42-1は、図1のLNAの消費電流を削減する際に使用され、RRPGAI[1:0]42-2は、図1のPGABKの消費電流を削減する際に使用され、RRLOI[1:0]42-3は、図1のSYNS内に含まれるローカルバッファ回路の消費電流を削減する際に使用される。このように、本実施の形態による無線通信装置は、ディジタル信号27に応じて、GCTLが各種利得制御信号を生成することに加えて、PCTLが各種電流制御信号を生成することが主要な特徴の一つとなっている。PCTLは、代表的には、受信電力信号20の電力値Pin_rfがある程度大きいと判断される場合に、LNAや、SYNS内に含まれるローカルバッファ回路等の消費電流を削減する。なお、RRLNAI[1:0]42-1、RRPGAI[1:0]42-2、RRLOI[1:0]42-3は、必ずしも全てを備える必要はなく、少なくともいずれか1個を備えていればよい。《ロウノイズアンプ回路の詳細》図3は、図1の無線通信装置において、そのロウノイズアンプ回路の詳細な構成例を示す回路図である。図4a、bは、図3における各デコーダ回路の入出力信号の一例を示す説明図である。図3に示すロウノイズアンプ回路LNAは、デコーダ回路DEC_ILNA,DEC_GLNAと、LNAバイアス回路LNABIASと、LNAコア回路LNACOREを備えている。DEC_ILNAは、図3および図4aに示すように、LNA電流制御信号RRLNAI[1:0]42-1を入力とし、その値に応じた電流設定信号S1,S2並びにその各反転電流設定信号S1B,S2Bを出力する。DEC_GLNAは、図3および図4bに示すように、LNA利得制御信号LNAGAIN[1:0]41-1を入力とし、その値に応じた利得設定信号GC1,GC2並びにGC2の反転利得設定信号GC2Bを出力する。《ロウノイズアンプ回路の電流制御機能》LNAバイアス回路LNABIASは、基準電流源IS1aと、NMOSトランジスタMN1a~MN8aと、PMOSトランジスタMP1a~MP3aと、スイッチ回路SW1a~SW4aを備える。MN1aは、ゲートドレイン間がSW1aを介して接続され、ソースドレイン間にIS1aからの基準電流325が供給される。MN2a,MN3a,MN4aのゲートは、MN1aのゲートにそれぞれSW2a,SW3a,SW4aを介して接続され、MN1aとの間でカレントミラー回路を構成する。MN5a,MN6a,MN7a,MN8aは、それぞれMN1a,MN2a,MN3a,MN4aのゲートと接地電源電圧GNDの間にソースドレイン経路が接続される。MP1aのソースドレイン間には、MN2a,MN3a,MN4aのソースドレイン間電流を加算した電流326が供給される。MP2aはMP1aとの間でカレントミラー回路を構成し、ドレインからバイアス電流327を出力する。MP3aは、MP1aMP2aのゲートと電源電圧VDDの間にソースドレイン経路が接続される。SW1a,SW2aおよびMP3aは、制御信号ONによってオンオフが共通に制御され、MN5a,MN6aはONの反転制御信号ONBによってオンオフが共通に制御される。SW3a,SW4aは、それぞれ電流設定信号S1,S2によってオンオフが制御され、MN7a,MN8aは、それぞれ反転電流設定信号S1B,S2Bによってオンオフが制御される。このような構成により、LNABIASは、基準電流源IS1aからの基準電流325に対し、MN1aとMN2a~MN4aのサイズ比で決まる電流326をMP1aに供給し、更にMP1aとMP2aのサイズ比で決まるバイアス電流327をLNACOREに供給する。ここで、ON,ONBに伴いSW1a,SW2aが共にオン、MN5a,MN6aが共にオフである場合を前提として、例えば、S1=‘1’S1B=‘0’の場合、SW3aがオンとなりMN7aがオフとなるため、MN3aは電流源として機能する。逆にS1=‘0’S1B=‘1’の場合、SW3aがオフとなりMN7aがオンとなるため、MN3aはオフに固定され電流源として機能しない。同様に、MN4aも、S2,S2BによってSW4a,MN8aのオンオフが適宜制御されることで電流源としての機能有無が制御される。このように、S1,S2S1B,S2Bを適宜制御することにより、基準電流325に対する電流326の相対値を制御ならびに調整することが可能となる。例えばMN1a:MN2a:MN3a:MN4aのトランジスタサイズW/Lの比各トランジスタを並列接続の単位トランジタで構成した場合、その並列数の比を10:7:2:1で構成するものとする。図4aに示すように、例えばLNA電流制御信号RRLNAI[1:0]42-1=00の場合、S1=‘1’,S1B=‘0’,S2=‘1’,S2B=‘0’であるため、MN2aに加えてMN3aとMN4aが電流源として動作する。この場合、MN1aに対するMN2aMN3aMN4aのサイズ比は1:1となり、基準電流325に対する電流326の相対値も1:1となる。またRRLNAI[1:0]=11の場合、S1=‘0’,S1B=‘1’,S2=‘0’,S2B=‘1’であるため、電流源として動作するのはMN2aのみとなる。この場合、MN1aに対するMN2aのサイズ比1:0.7に対応して基準電流325に対する電流326の相対値も1:0.7となる。このように、図1の電力制御回路PCTLが、LNA電流制御信号RRLNAI[1:0]を初期設定RRLNAI[1:0]=00から所望の値に設定することで、図4aに示すように、電流326これに応じたバイアス電流327の値を初期設定時から約-10、-20、-30といったように複数段階で低減させることが可能になる。例えば、前述したRRLNAI[1:0]=11の場合には、バイアス電流327の値が初期設定時を基準として約-30に設定される。バイアス電流327は、後述するように、LNAの増幅用のバイアス電流を定める。なお、制御信号ON=‘0’ONB=‘1’の場合、MN1a,MN2a,MP1a,MP2aがオフに制御され、また、MN5aのオンに伴いS1,S2の状態に関わらずMN3a,MN4aもオフに制御される。この場合、LNABIAS全体の消費電流が遮断される。したがって、制御信号ONを受信時のみ‘1’とすることにより、送信時又は低電力待機時の消費電流が低減可能となる。《ロウノイズアンプ回路の利得制御機能》一方、LNAコア回路LNACOREは、NMOSトランジスタMN11a~MN22aと、容量C1a~C4aと、コイルインダクタL1a,L2aと、アッテネータ回路減衰器ATT1a,ATT2aと、スイッチ回路SW10aを備えている。MN11a,MN12aは、ソースがGNDに接続される。MN11aのゲートには入力信号LNAINとして差動信号の一方を担う受信電力信号20-1が入力され、MN12aのゲートには反転入力信号LNAINBとして差動信号の他方を担う受信電力信号20-2が入力される。MN11aのドレインは、カスコード段となるゲート接地のゲートがVDDに接続されたMN13aを介して負荷となるL1aの一端に接続される。同様に、MN12aのドレインは、カスコード段となるMN14aを介して負荷となるL2aの一端に接続される。L1a,L2aの他端はVDDに接続される。MN21aは、ソースドレイン間にLNABIASからのバイアス電流327が供給され、ゲートとドレイン間がSW10aを介して接続される。SW10aは、反転利得設定信号GC2Bによってオンオフが制御される。また、MN22aは、MN21aのゲートとGNDの間にソースドレイン経路が接続され、ゲートが利得制御信号GC2で駆動される。MN11a,MN12aのゲートは、MN21aのゲートにそれぞれ抵抗高抵抗を介して接続され、MN21aとの間でカレントミラー回路を構成する。これによって、MN11a,MN12aのソースドレイン間には、前述したバイアス電流327に応じた増幅用のバイアス電流が供給される。MN13aのドレインL1aの一端からの出力信号LNAOUTは、差動信号の一方を担う受信RF信号22-1となり、MN14aのドレインL2aの一端からの反転出力信号LNAOUTBは、差動信号の他方を担う受信RF信号22-2となる。MN15aは、MN11aのドレインとVDDに間にソースドレイン経路が接続され、ゲートが利得設定信号GC1で駆動される。MN16aは、MN12aのドレインとVDDに間にソースドレイン経路が接続され、ゲートがGC1で駆動される。LNAIN20-1はC1aおよびMN17aのソースドレイン経路を介してATT1aの一端に接続され、LNAOUT22-1はC3aおよびMN19aのソースドレイン経路を介してATT1aの他端に接続される。同様に、LNAINB20-2はC2aおよびMN18aのソースドレイン経路を介してATT2aの一端に接続され、LNAOUTB22-2はC4aおよびMN20aのソースドレイン経路を介してATT2aの他端に接続される。MN17a~MN20aのゲートは利得設定信号GC2で駆動される。ATT1a,ATT2aは、ここではπ型のアッテネータ回路となっている。このような構成例において、例えばGC1=‘0’、GC2=‘0’、GC2B=‘1’に設定された場合、受信電力信号20-1,20-2は、ソース接地段MN11a,MN12a、カスコード段MN13a,MN14a、負荷インダクタL1a,L2aによって増幅され、受信RF信号22-1,22-2が生成される。一方、GC1=‘1’、GC2=‘0’、GC2B=‘1’に設定された場合、MN15a,MN16aがオン状態に駆動されることにより、カスコード段MN13a,MN14aおよび負荷インダクタL1a,L2aに流れる電流が減少する。これによって、利得を低下させることが可能になる。更に、GC1=‘0’、GC2=‘1’、GC2B=‘0’に設定された場合、MN22aのオンに伴いソース接地段MN11a,MN12aがオフに駆動され、MN17a~MN20aのオンに伴い受信電力信号20-1,20-2がATT1a,ATT2aを介して受信RF信号22-1,22-2として伝送される。これによって、利得を更に低下させることが可能となる。このように、図1の利得制御回路GCTLが利得制御信号LNAGAIN[1:0]を所望の値に設定することで、図4bに示すように、LNAの利得を例えば18dB、-2dB、-22dBといったように複数段階で制御することが可能になる。なお、LNAの利得制御は前述したLNAの電流制御機能LNABIASによるバイアス電流の調整によって行うことも可能であるが、その場合は利得の切替量がプロセスばらつき、温度変動、電源電圧変動の影響を受け変動する恐れがある。受信AGC動作においては、利得の切替量が設計値よりばらつくと、最終的な信号利得が想定より大きくなりADCが飽和する事態や、信号利得が想定より小さくなり必要なSNRが確保できない事態が生じる恐れがある。この場合、PERPacketErrorRateの低下が生じ、通信の信頼度が損なわれる可能性があるため、利得の切替量はプロセスばらつき、温度変動、電源電圧変動の影響をなるべく受けないようにするのが望ましい。そのため、詳細は後述するが、特に高精度が必要な利得制御は、その切替量がプロセスばらつき、温度変動、電源電圧変動の影響を受けにくい、抵抗の比精度で決まるプログラマブルゲインアンプ回路ブロックPGABKを用いて行うことが望ましい。《プログラマブルゲインアンプ回路ブロックの詳細》図5は、図1の無線通信装置において、そのプログラマブルゲインアンプ回路ブロックおよびバンドパスフィルタ回路ブロックの詳細な構成例を示す回路図である。図6は、図5におけるデコーダ回路の入出力信号の一例を示す説明図である。図6に示すプログラマブルゲインアンプ回路ブロックPGABKおよびバンドパスフィルタ回路ブロックBPFBKは、複数ここでは4個のプログラマブルゲインアンプ回路PGA1~PGA4と、複数ここでは3個のバンドパスフィルタ回路BPF1~BPF3と、PGAバイアス回路PGABIASと、デコーダ回路DEC_GPGAを備えている。図1におけるミキサ回路MIXからのIF信号24,25図5におけるIF信号24-1,24-2,25-1,25-2は、PGA1→BPF1→PGA2→BPF2→PGA3→BPF3→PGA4の順で伝送され、PGA4が差動信号となる希望信号26-1,26-2を出力する。IF信号24-1,24-2は差動信号を構成し、IF信号25-1,25-2も差動信号を構成する。PGABIASは、詳細は後述するが、図1の電力制御回路PCTLからのPGA電流制御信号RRPGAI[1:0]42-2に応じてPGA1~PGA4,BPF1~BPF3内に含まれる各アンプ回路のバイアス電流を制御する。DEC_GPGAは、図1の利得制御回路GCTLからのPGA利得制御信号PGAGAIN[6:0]41-2を受け、利得設定信号GC3~GC5を含む複数の利得設定信号を出力する。《プログラマブルゲインアンプ回路ブロックの利得制御機能》PGA1~PGA4は、それぞれ入力信号に与える利得を切替られる機能をもち、PGA1~PGA3のそれぞれは0dBから18dBまで6dB刻みで利得の切替が可能な構成となっており、PGA4は0dBから10dBまで1dB刻みで利得の切替が可能な構成となっている。BPF1~BPF3のそれぞれは、オペアンプ回路OPAMP11,OPAMP21等、抵抗、容量を備え、希望波以外の周波数成分とイメージ成分を除去する複素バンドパスフィルタとなっている。BPF1~BPF3のそれぞれは、希望信号の利得切替には寄与しない。したがって、ここではBPF1~BPF3の詳細な説明は省略し、PGA1~PGA4に関する詳細な説明を行う。PGA1は、オペアンプ回路OPAMP10,OPAMP20と、抵抗R10~R17,R20~R27と、スイッチ回路SW10b~SW15b,SW20b~SW25bを備えている。この内、OPAMP10,R10~R17,SW10b~SW15bは、直交信号0°/90°の一方となるIF信号24-1,24-2側に設けられ、OPAMP20,R20~R27,SW20b~SW25bは、直交信号の他方となるIF信号25-1,25-2側に設けられる。IF信号24-1,24-2側の回路とIF信号25-1,25-2側の回路は同様の構成となっているため、ここではIF信号24-1,24-2側の回路を代表として説明を行う。R12はIF信号24-1の入力ノードとOPAMP10の負極入力ノードの間に接続され、R10およびSW10bはR12の両端の間に直列に接続される。R14は一端がOPAMP10の正極出力ノードに接続される。SW14bはR14の他端とOPAMP10の負極入力ノードの間に接続され、R16およびSW12bはSW14bの両端の間に直列に接続される。R13はIF信号24-2の入力ノードとOPAMP10の正極入力ノードの間に接続され、R11およびSW11bはR13の両端の間に直列に接続される。R15は一端がOPAMP10の負極出力ノードに接続される。SW15bはR15の他端とOPAMP10の正極入力ノードの間に接続され、R17およびSW13bはSW15bの両端の間に直列に接続される。SW10b,SW11bはGC3によってオンオフが制御され、SW12b,SW13bはGC5によってオンオフが制御され、SW14b,SW15bはGC4によってオンオフが制御される。例えば、R10~R15のそれぞれは同一の抵抗値R’を持ち、R16,R17のそれぞれはR10~R15のそれぞれの3倍の抵抗値3R’を持つ。このようにOPAMP10は、入力抵抗と帰還抵抗の比により利得を決定可能な負帰還型のオペアンプ回路となっている。例えば、GC3=0SW10b,SW11bがオフ、GC4=1SW14b,SW15bがオン、GC5=0SW12b,SW13bがオフであった場合、入力抵抗R12,R13と帰還抵抗R14,R15の抵抗値は同一値R’となる。この場合、利得はR’/R’=1=0dBとなる。一方、GC3=1SW10b,SW11bがオン、GC4=0SW14b,SW15bがオフ、GC5=1SW12b,SW13bがオンであった場合、入力抵抗R10およびR12,R11およびR13の抵抗値はR’/2となり、帰還抵抗R14およびR16,R15およびR17の抵抗値は4R’となる。この場合、利得は4R’/R’/2=8=18dBとなる。このようにしてGC3~GC5の値を適宜制御することにより、図6に示すように、0dB、6dB、12dB、18dBの利得設定が可能となる。PGA2~PGA4は、前述したPGA1と同様の回路構成となっている。ただし、PGA4は、前述したようにPGA1~PGA3とは利得の可変範囲が異なるため、当該可変範囲に応じた抵抗およびスイッチ回路を備えた構成になっている。このようなPGA1~PGA4を備えることで、1dB刻みで64dBのダイナミックレンジを実現できる。この際に、利得の大きさは抵抗の比精度で決まるため、その利得切替量はプロセスばらつき、温度変動、電源電圧変動の影響を受けにくく、利得を高精度に制御することが可能となる。《プログラマブルゲインアンプ回路ブロックおよびバンドパスフィルタ回路ブロックの電流制御機能》図7は、図5におけるPGAバイアス回路および各オペアンプ回路周りの詳細な構成例を示す回路図である。図8は、図7におけるデコーダ回路の入出力信号の一例を示す説明図である。図7には、オペアンプ回路OPAMP10と、PGAバイアス回路PGABIASと、デコーダ回路DEC_IPGAが示されている。ここでは、図5におけるOPAMP10が代表として示されているが、図5におけるその他のオペアンプ回路も同様な構成となっている。DEC_IPGAは、図7および図8に示すように、PGA電流制御信号RRPGAI[1:0]42-2を入力とし、その値に応じた電流設定信号S3,S4並びにその各反転電流設定信号S3B,S4Bを出力する。PGAバイアス回路PGABIASは、基準電流源IS1cと、NMOSトランジスタMN1c~MN8cと、PMOSトランジスタMP1c~MP3cと、スイッチ回路SW1c~SW4cを備える。PGABIASは、図3で述べたLNAバイアス回路LNABIASと同様な回路構成となっている。すなわち、PGABIASは、図3の場合と同様に、IS1cからの基準電流435に対し、MN1cとMN2c~MN4cのサイズ比で決まる電流436をMP1cに供給し、更にMP1cとMP2cのサイズ比で決まるバイアス電流437をOPAMP10に供給する。この際に、図1の電力制御回路PCTLがPGA電流制御信号RRPGAI[1:0]を適宜制御すると共に、図7のDEC_IPGAがRRPGAI[1:0]に応じたS3,S4S3B,S4Bを用いてサイズ比を設定することで、基準電流435に対するバイアス電流437の相対値が制御される。これによって、図8に示すように、バイアス電流437の大きさを、PGA電流制御信号RRPGAI[1:0]の初期設定時RRPGAI[1:0]=00を基準として約-10、-20、-30といったように複数段階で低減させることが可能になる。また、図3の場合と同様に、制御信号ON=‘0’ONB=‘1’の場合には、PGABIAS全体の消費電流が遮断される。したがって、制御信号ONを受信時のみ‘1’とすることにより、送信時又は低電力待機時の消費電流が低減可能となる。一方、OPAMP10は、PMOSトランジスタMP10c~MP19cと、NMOSトランジスタMN10c~MN15c,MN21c~MN23cと、スイッチ回路SW10c等によって構成される。MN21cは、ゲートとドレイン間がSW10cを介して接続され、ソースドレイン間にPGABIASからのバイアス電流437が供給される。MN23cはMN21cとカレントミラー回路を構成し、MN22cはMN23cのゲートとGNDの間にソースドレイン経路が接続される。MP19cは、ゲートとドレインが共通に接続され、ソースドレイン経路がMN23cのソースドレイン経路と直列に接続される。MP18cは、MP19cのゲートとVDDの間にソースドレイン経路が接続される。SW10cおよびMP18cは制御信号ONによって駆動され、MN22cは反転制御信号ONBによって駆動される。これにより、ON=‘1’ONB=‘0’の場合にはMN23c,MP19cを介してバイアス電流437の供給動作が行われ、ON=‘0’ONB=‘1’の場合にはMN23c,MP19cがオフに固定される。MP10c,MP11c、MN10c,MN11c、およびMP16cは、MP10c,MP11cを差動対、MN10c,MN11cを負荷電流源、MP16cをテール電流源とする差動増幅回路DAMP1を構成する。MP11cのゲートには入力信号VINが印加され、MP10cのゲートには反転入力信号VINBが印加される。MP16cは、MP19cとカレントミラー回路を構成し、DAMP1の増幅用バイアス電流を供給する。MN12cおよびMP12cは、MN12cをソース接地増幅素子、MP12cを負荷電流源とする出力段増幅回路OTAMP1aを構成する。MN12cは、ゲートにDAMP1の反転出力信号MP11cのドレインが入力され、ドレインから出力信号VOUTを出力する。MN13cおよびMP13cは、MN13cをソース接地増幅素子、MP13cを負荷電流源とする出力段増幅回路OTAMP1bを構成する。MN13cは、ゲートにDAMP1の出力信号MP10cのドレインが入力され、ドレインから反転出力信号VOUTBを出力する。MP12c,MP13cは、それぞれMP19cとカレントミラー回路を構成し、OTAMP1a,OTAMP1bの増幅用バイアス電流を供給する。なお、MN12c,MN13cのゲートとドレイン間には位相補償用の素子が適宜設けられる。MP14c,MP15c、MN14c,MN15c、およびMP17cは、MP14c,MP15cを差動対、MN14c,MN15cをダイオード接続の負荷回路、MP17cをテール電流源とする差動増幅回路を構成する。当該差動増幅回路は、DAMP1の差動出力電圧の平均値を一定の電圧に近づけるための所謂コモンモードフィードバック回路CMFBとして機能する。MP14cのゲートには所定の基準電圧VCが入力され、MP15cのゲートには、DAMP1の出力信号MP10cのドレインと反転出力信号MP11cのドレインがそれぞれ抵抗を介して共通に入力される。MP17cは、MP19cとカレントミラー回路を構成し、CMFBの増幅用バイアス電流を供給する。そして、MN14cのゲートドレイン電圧がDAMP1のMN10c,MN11cのゲート電圧に帰還され、これによってDAMP1の差動出力電圧の平均値が制御される。ここで、図5におけるその他のオペアンプ回路のバイアス電流は、例えば、図7のPGABIAS内においてMP1cとカレントミラー回路を構成するトランジスタMP2cを複数設け、この複数のMP2cを介してそれぞれ供給される。したがって、前述したようにPGABIASがバイアス電流437を絞った場合、図5におけるPGABK及びBPFBK全体の消費電流を低減可能になる。また、図7において、前述したようにON=‘0’ONB=‘1’の場合にはMP19cがオフMP19cのゲート電圧がVDDとなるため、MP12c,MP13c,MP16c,MP17cもオフに固定され、OPAMP10およびその他のオペアンプ回路における消費電流が遮断される。したがって、制御信号ONを受信時のみ‘1’とすることにより、送信時又は低電力待機時の消費電流が低減可能となる。ところで、図5におけるPGA1~PGA4のそれぞれの利得Gpgaは、より厳密には、入力抵抗Rin、帰還抵抗Rf、オペアンプ回路の利得Gop、β=Rin/RinRfを用いて式2で定められる。したがって、Gpgaは、Gopが極めて大きい際にはRf/Rinによって高精度に定めることができるが、バイアス電流の低減に伴いGopが低下した際には精度の低下が無視できない場合がある。PGABKには特にGpgaの高精度化が求められるため、場合によっては、PGABK及びBPFBKに対する当該電流制御機能を省略したり、電流制御機能を設ける際にもそのバイアス電流の低減比率を小さくすること等も有益となる。ただし、式2から判るように、GpgaにGopが与える誤差は、βの値が小さいほど言い換えればRf/Rinの値が大きいほど大きくなる。この観点で、例えばGpgaの設定値が小さい場合にオペアンプ回路のバイアス電流を絞っても、Gpgaの精度はある程度確保されると考えられる。Gpga=Rf/Rin×1/11/Gopβ2《シンセサイザ回路の詳細》図9は、図1の無線通信装置において、そのシンセサイザ回路の詳細な構成例を示す回路ブロック図である。図9に示すシンセサイザ回路SYNSは、電圧制御発振回路VCOと、ローカルバッファ回路LOBrx,LOBtxと、ローカルバッファバイアス回路LOBBIASを備えている。VCOは、変調回路MODからの直接変調用信号31を受け、発振信号510を出力する。発振信号510は、受信時には例えば2.4GHz~2.5GHz帯の周波数を持つ信号となり、送信時には例えば2.4GHz~2.5GHz帯の中心周波数に対して直接変調用信号31に応じて±500kHz等の変調が加えられた信号となる。LOBrxは、受信時に図1のミキサ回路MIXに向けて発振信号510を局部発振信号23として出力する。LOBtxは、送信時に図1のパワーアンプ回路PAに向けて発振信号510を送信RF信号32として出力する。LOBBIASは、詳細は後述するが、図1の電力制御回路PCTLからのローカルバッファ電流制御信号RRLOI[1:0]42-3に応じてLOBtx,LOBrxのバイアス電流を制御する。LOBtx,LOBrxは、主に2点の役割を持つ。1つ目は、VCOの発振周波数、発振周波数可変範囲に対する配線寄生成分の影響を低下させることである。すなわち、局部発振信号23や送信RF信号32の配線等がVCOの負荷として見えないようにし、VCOの高精度化を図ることである。2つ目は、主に受信時に局部発振信号23の配線経由でMIXなどから飛びつく信号がVCOに重畳し、局部発振信号23の信号品質が劣化するInjection-Pullingの影響を低下させることである。ここで、LOBrxは、受信時のみで必要とされ、送信時には動作させておく必要はないため、送信時にはオフ状態非活性状態に制御されることが望ましい。逆に、LOBtxは、受信時には動作させておく必要はないため、受信時にはオフ状態非活性状態に制御されることが望ましい。これらによって、SYNSの低消費電力化が可能となる。《ローカルバッファ回路の電流制御機能》図10は、図9におけるローカルバッファバイアス回路およびローカルバッファ回路周りの詳細な構成例を示す回路図である。図11は、図10におけるデコーダ回路の入出力信号の一例を示す説明図である。図10には、ローカルバッファ回路LOBrxと、ローカルバッファバイアス回路LOBBIASと、デコーダ回路DEC_ILOBが示されている。ここでは、図9におけるLOBrxが代表として示されているが、図9におけるLOBtxも同様な構成となっている。DEC_ILOBは、図10および図11に示すように、ローカルバッファ電流制御信号RRLOI[1:0]42-3を入力とし、その値に応じた電流設定信号S5,S6並びにその各反転電流設定信号S5B,S6Bを出力する。ローカルバッファバイアス回路LOBBIASは、基準電流源IS1dと、NMOSトランジスタMN1d~MN8dと、PMOSトランジスタMP1d~MP3dと、スイッチ回路SW1d~SW4dを備える。LOBBIASは、図3で述べたLNAバイアス回路LNABIASと同様な回路構成となっている。すなわち、LOBBIASは、図3の場合と同様に、IS1dからの基準電流535に対し、MN1dとMN2d~MN4dのサイズ比で決まる電流536をMP1dに供給し、更にMP1dとMP2dのサイズ比で決まるバイアス電流537をLOBrxに供給する。この際に、図1の電力制御回路PCTLがローカルバッファ電流制御信号RRLOI[1:0]を適宜制御すると共に、図10のDEC_ILOBがRRLOI[1:0]に応じたS5,S6S5B,S6Bを用いてサイズ比を設定することで、基準電流535に対するバイアス電流537の相対値が制御される。これによって、図11に示すように、バイアス電流537の大きさを、ローカルバッファ電流制御信号RRLOI[1:0]の初期設定時RRLOI[1:0]=00を基準として約-10、-20、-30といったように複数段階で低減させることが可能になる。また、図3の場合と同様に、制御信号ON=‘0’ONB=‘1’の場合には、LOBBIAS全体の消費電流が遮断される。したがって、制御信号ONを受信時のみ‘1’とすることにより、送信時又は低電力待機時の消費電流が低減可能となる。一方、LOBrxは、NMOSトランジスタMN10d~MN12d,MN21d,MN22dと、スイッチ回路SW10dと、抵抗R1d,R2d等によって構成される。MN21dは、ゲートとドレイン間がSW10dを介して接続され、ソースドレイン間にLOBBIASからのバイアス電流537が供給される。MN22dはMN21dのゲートとGNDの間にソースドレイン経路が接続される。SW10dは制御信号ON’によって駆動され、MN22dは反転制御信号ONB’によって駆動される。これにより、ON’=‘1’ONB’=‘0’の場合にはMN21dを介してバイアス電流537の供給動作が行われ、ON’=‘0’ONB’=‘1’の場合にはMN21dがオフに固定される。MN10d,MN11d、R1d,R2dおよびMN12dは、MN10d,MN11dを差動対、R1d,R2dを負荷抵抗、MN12dをテール電流源とする差動増幅回路を構成する。MN11dのゲートには入力信号LOBINとして差動信号の一方を担う発振信号510-1が印加され、MN10dのゲートには反転入力信号LOBINBとして差動信号の他方を担う発振信号510-2が印加される。MN12dは、MN21dとカレントミラー回路を構成し、当該差動増幅回路の増幅用バイアス電流を供給する。そして、MN10dのドレインからの出力信号LOBOUTが差動信号の一方を担う局部発振信号23-1となり、MN11dのドレインからの反転出力信号LOBOUTBが差動信号の他方を担う局部発振信号23-2となる。ここで、図9におけるLOBtxに対するバイアス電流の供給は、前述したLOBrxのLOBBIASを共通に利用することで実現したり、またはLOBtx用のLOBBIASを別途設けることで実現することも可能である。前者の場合、例えば、図10のLOBBIAS内においてMP1dとカレントミラー回路を構成するトランジスタMP2dを2個設け、その一方のMP2dを介してLOBtxにバイアス電流が供給される。ただし、この場合、送信と受信の両方で共通のLOBBIASを動作させる必要があるため、前述したLOBBIAS内の制御信号ONは送信と受信の両方でON=‘1’に制御され、LOBtx内の制御信号ON’は送信時のみでON’=‘1’に制御され、LOBrx内の制御信号ON’は受信時のみでON’=‘1’に制御される必要がある。また、この場合、送信時と受信時でローカルバッファ電流制御信号RRLOI[1:0]を介して異なる大きさのバイアス電流537を設定することも可能である。一方、後者の場合、LOBtxおよびLOBtx用のLOBBIASの制御信号ON,ON’は送信時のみで共に‘1’に制御され、LOBrxおよびLOBrx用のLOBBIASの制御信号ON,ON’は受信時のみで共に‘1’に制御される。この場合、送信時と受信時のバイアス電流537の大きさは、個々のLOBBIASによって個別に設定される。《ミキサ回路の詳細》図12は、図1の無線通信装置において、そのミキサ回路の詳細な構成例を示す回路図である。図12に示すミキサ回路MIXは、4個のNMOSトランジスタMN1e~MN4eを備えたパッシブ型の構成となっている。このようなパッシブ型のミキサ回路を用いることで、例えばギルバートセルのようなアクティブ型のミキサ回路を用いる場合と比較して消費電流を低減することが可能になる。当該MIXは、差動信号となる受信RF信号22-1,22-2と差動信号となる局部発振信号23-1,23-2を入力として、差動信号となるIF信号24-1,24-2を出力する。MN1eは、ソースドレインの一方が受信RF信号22-1に結合され、ソースドレインの他方がIF信号24-1に結合され、ゲートに局部発振信号23-1が入力される。MN2eは、ソースドレインの一方が受信RF信号22-1に結合され、ソースドレインの他方がIF信号24-2に結合され、ゲートに局部発振信号23-2が入力される。MN3eは、ソースドレインの一方が受信RF信号22-2に結合され、ソースドレインの他方がIF信号24-1に結合され、ゲートに局部発振信号23-2が入力される。MN4eは、ソースドレインの一方が受信RF信号22-2に結合され、ソースドレインの他方がIF信号24-2に結合され、ゲートに局部発振信号23-1が入力される。《電力制御回路の動作[1]》図13は、図1の無線通信装置において、その電力制御回路の処理内容を含む無線通信装置の詳細な処理内容の一例を示すフロー図である。図13では、基地局201と無線端末202図1の無線通信装置RCDに該当の間の単純なデータ通信フローと併せて無線通信装置RCDの処理内容の一例が示されている。基地局201と無線端末202の間の単純なデータ通信フローでは、まず、無線端末202が基地局201に向けてデータを送信して欲しいというリクエストDATARequestを送付するST2011。これに応じて、基地局201は、無線端末202に向けてリクエストを受領したことを意味する確認のパケットAcknowledgementを送付した後ST2012、リクエストを受けたデータを送付するST2013。無線端末202は、基地局201からのデータを受領したことを意味する確認のパケットAcknowledgementを送付して、一連の流れは終了となる。このようなデータ通信フローに対応した無線通信装置RCDの大まかな処理の流れとして、無線通信装置RCDは、まず、基地局201に対してリクエストを送付するため送信モードとなった後ST2001、リクエストDATARequestを送信するST2002。その後、RCDは、基地局201からの確認パケットACKFrameを受け取るために受信モードとなった後ST2003、当該確認パケットを受信し、これに対して図1で述べた受信AGC動作を行い、当該確認パケットを復調するST2004。すなわち、利得制御回路GCTLが、受信した確認パケットの電力に応じた適切な利得を設定し受信AGC動作を行い、復調回路DEMODが当該確認パケットを復調する。ここで、無線通信装置RCD内の電力制御回路PCTLによる動作が行われるST2005。具体的には、PCTLは、前述した復調終了時点で、受信AGC動作を介して設定された受信利得Gain_rfGain_ifが予め設定した基準値TH1に対して以上か未満かの判定を行うST2005-1。図1式1で述べたように、Gain_rfはLNAの利得を表し、Gain_ifはPGABKの利得を表す。PCTLは、ST2005-1の判定結果が以上であれば、受信各部の電流制御機能に対する設定値を初期設定のまま使用する。すなわち、図4a、図8および図11に示したように、RRLNAI[1:0]、RRPGAI[1:0]およびRRLOI[1:0]の設定値を共に00とする。一方、PCTLは、ST2005-1の判定結果が未満であれば受信各部の電流制御機能に対する設定値を変更して、初期設定時より低い電流値になるよう制御するST2005-2。ここでは、一例として、PCTLがRRLNAI[1:0]を11に変更し、LNAの電流を初期設定より約-30に設定する場合が示されている。その後、基地局201からのデータパケットDATAFrameを受信する際には、無線通信装置RCDは、ST2005での電流設定状態を維持したまま、当該データパケットに対する受信AGC動作および復調動作を行なうST2006。その後、RCDは、基地局201からのデータを受信したことを意味する確認パケットを送信するため送信モードとなった後ST2007、確認パケットACKFrameを送信するST2008。RCDは、このあと続けて基地局201からデータパケットの送信がある場合には受信モードに遷移するが、そうでなければ低電力待機モードSLEEPに遷移し、一連の流れは終了となるST2009。ここで、仮に受信モードに遷移した際には、当該受信モードでの電流制御機能に対する設定値はST2005での設定値が適用される。《本実施の形態1の主要な特徴および効果》図13に示したように、本実施の形態1による無線通信装置RCDは、PCTLが、GCTLの受信AGC動作に伴い算出された利得の設定値Gain_rfGain_ifから受信電力信号20のレベルPin_rfを認識し、そのレベルに応じた電流制御を行うことが主要な特徴となっている。この例では、PCTLは、Pin_rfが所定の比較値よりも大きい場合Gain_rfGain_if<TH1の場合にはLNAに対して約-30の電力削減を実行し、Pin_rfが所定の比較値以下の場合Gain_rfGain_if≧TH1の場合には当該電流削減を実行しない。これにより、通信の信頼性ロバスト性を確保しつつ、無線通信装置RCDの低消費電力化が実現可能になる。すなわち、例えば単純にLNA等の消費電流を削減しただけでは、受信感度の低下によって受信電力信号20のレベルが小さい場合に通信の信頼性ロバスト性が損なわれる恐れがある。受信感度は、正常に受信できる受信信号レベルの最小値を表し、式3又はその真数表示となる式4で表される雑音指数NF:NoiseFigureと呼ばれる指標に応じて変動する。NFは、回路を通過した際の信号対雑音比SNRの劣化量を表す。NF_totalは受信部全体のNF[dB]、F_lnaはLNAのNF[倍]、F_post_lnaはLNAより後段のNF[倍]、G_lnaはLNAの利得[倍]をそれぞれ示す。受信感度は、NF_totalの値が大きくなるほど、その分だけ劣化する。NF_total=10×logF_total3F_total=F_lnaF_post_lna-1/G_lna4前述した電流制御機能によりLNAのバイアス電流を減少させると、式4におけるG_lnaが減少し、式4の第2項F_post_lna-1/G_lnaが増加する。更に、適切に設計されたLNAでは、バイアス電流を減少させると式4の第1項F_lnaも増加する。したがって、LNAのバイアス電流を減少させると、NF_totalの増加に伴い受信感度が劣化するため、受信電力信号20のレベルが小さい場合に正常な受信動作が困難になり得る。一方、図13のようなフローを用いると、受信電力信号20のレベルが小さい場合にはバイアス電流の削減が行われないため、受信感度を十分なレベルに保つことができ、正常な受信動作が行える。逆に、受信電力信号20のレベルが大きい場合にはバイアス電流の削減に伴い受信感度が劣化するが、そもそも受信電力信号20のレベルが大きいため正常な受信動作を行うことができると共に、消費電力の低減が図れる。更に、このような電流制御を実行するにあたり、本実施の形態1による無線通信装置RCDでは、例えばRSSI回路のような特別な回路を用いないため、このような回路の実装に伴う回路面積の増大や消費電力の増大も抑制できる。なお、図13のST2005-1における基準値TH1や、ST2005-2における電流の削減率は、例えば、無線通信装置RCD内にレジスタ等を設け、RCDの外部から当該レジスタ等を介して任意に設定可能とすることができる。これによって、それぞれ異なり得る通信環境に応じて、最適な条件で低電力化と通信のロバスト性を両立させることが可能になる。また、図13のST2005-2では、LNAの電流制御に加えて、あるいはLNAの電流制御に変えてSYNS内の受信用のローカルバッファ回路LOBrxの電流制御や、場合によってはPGABKの電流制御を行うことも可能である。この場合、LNA、LOBrx、PGABK毎に基準値TH1や電流の削減率を個別に設定できるように構成してもよい。ここで、例えばLOBrxの電流を削減した場合、ミキサ回路MIXに向けた局部発振信号23の電圧振幅が低下するが、受信電力信号20のレベルが十分に大きいため、MIXは十分に正常な動作を行うことが可能である。《ロウノイズアンプ回路のバイアス電流と受信感度の関係》図14は、図3のロウノイズアンプ回路のバイアス電流が図1の無線通信装置の受信感度に与える影響を検証した結果の一例を示す説明図である。図14では、図3におけるバイアス電流327の大きさを、図4aに示したような0、-10、-20、-30に変動させた場合に加えて、プラス側に変動させた場合も併せて示されている。このように、ロウノイズアンプ回路LNAのバイアス電流327の電流値mAを段階的に低下させると、それに応じて最小受信感度dBmの劣化が生じる。例えば、バイアス電流327の電流値を0から-30に変動させると、最小受信感度が4.5dB程度劣化する。この場合、LNAの実際の利得が利得制御回路GCTLの設定値LNAGAIN[1:0]を反映したLNAの名目上の利得よりも小さくなるため、図1のADCに向けた希望信号26の振幅が十分に得られないことが懸念される。しかしながら、実際上、この利得の劣化分は、GCTLの受信AGC動作に伴いPGABKの利得がその分だけ増加することで補償されるため、特に問題とならない。《電力制御回路に対する基準値の設定例[1]》例えば、2.4GHz帯のZigBee登録商標を想定すると、送信機の出力電力は規格IEEEStd802.15.4-2006により-3dBm以上であると考えられる。一方、送受信間距離が約30m以内の範囲で、様々なケースで空間損失を測定した結果、その最も損失が大きいケースの空間損失が73dBであるという結果が知られているCRAndersonandTSRappaportInBuildingWidebandPartitionLossMeasurementsat25and60GHzIEEETransCommunvol3no3May2004pp922928。この測定環境のケースでは受信機に-76dBmの最小受信感度が求められる。一方で受信機の規格IEEEStd802.15.4-2006上の最小受信感度は-85dBmである。実際上の設計では、受信機の最小受信感度は、この規格値を製造バラツキ、電源電圧変動、温度変動等を考慮しても満足するよう、通常条件下で充分マージンのある値例えば-95dBm以下が目標とされる。これにより、通常は、この目標値を達成するために必要とされる大きな電流が初期設定として受信各部で消費される。そこで、図13で説明したフローチャート中の、予め設定される基準値TH1を例えば-76dBm受信時の受信利得Gain_rfGain_ifの値に設定する。そうすると、通常の実使用環境下では、前述したように受信電力信号のレベルは-76dBmよりも大きい値となるこれに伴い受信利得の値は逆に小さくなるため、ほとんどのケースで図13のST2005-2の処理が行われ、低消費電力化が図られる。一方で、受信電力信号のレベルが仮に-85dBm近辺といった厳しい環境下で動作することになった場合は、図13のST2005-2の処理が行われず、初期設定例えば-95dBmを受信可能な電流設定のまま動作することになるため、通信のロバスト性が十分に確保される。《電力制御回路および利得制御回路の詳細動作[1]》図15は、図2の利得制御回路が生成する利得制御信号と利得設定値の関係例を示すものであり、図15aはロウノイズアンプ回路に対する利得設定表、図15bはプログラマブルゲインアンプ回路に対する利得設定表である。図15aに示すように、利得制御回路GCTLは、LNA利得制御信号LNAGAIN[1:0]を用いてLNAの利得Gain_rfを18dB~-22dBの間で20dBステップで設定する。また、図15bに示すように、GCTLは、PGA利得制御信号PGAGAIN[6:0]を用いてPGABKの利得Gain_ifを64dB~0dBの間で1dBステップで設定する。ここで、前述した図13の更なる詳細として、当該利得制御信号をもとに、電力制御回路PCTLがLNAの電流を制御する場合の具体例について説明する。図16は、図15における各利得制御信号と図4aにおけるLNA電流制御信号の関係例を示す説明図である。図16に示すように、ここでは、最大の受信利得Gain_rfGain_if=82dBが設定された際の受信感度が-95dBmとなるように図1の受信回路ブロックRXBKが設計されているものとする。以下、前述した図13のST2005-1において、予めレジスタ等によって基準値TH1が63に設定された場合を例として説明を行う。電力制御回路PCTLは、まず、GCTLの受信AGC動作によって生成されたLNAGAIN[1:0],PGAGAIN[6:0]を受け、これに対応したGain_rf,Gain_ifの大きさを認識し、受信利得Gain_rfGain_ifを算出する。次いで、PCTLは、この受信利得を基準値TH1と比較し、受信利得<TH1であれば、LNA電流制御信号RRLNAI[1:0]を11と設定し、LNAのバイアス電流を下げる-30。一方、PCTLは、受信利得≧TH1であれば、RRLNAI[1:0]を初期状態00のままとし、LNAの電流を初期設定0のままとする。例えば、図16に示すように、受信電力が-75dBmであり、これに対する受信AGC動作の結果、LNAGAIN[1:0]が11Gain_rf=18dBに相当、PGAGAIN[6:0]が0101100Gain_if=44dBに相当に設定されたとする。この場合、図16に示すように、受信利得Gain_rfGain_ifは62となる。一方で基準値TH1は63に設定されており、受信利得=62<基準値TH1=63である。したがって、電力制御回路PCTLはRRLNAI[1:0]を11-30に設定し、LNAのバイアス電流を下げる制御を行う。図17は、図13のフローの主要部におけるタイミングシーケンスの一例を示す図である。図17では、図13のフローにおけるST2003~ST2007の間のタイミングシーケンスが示されている。図17において、MODEは無線通信装置の動作モードRX:受信/TX:送信を表し、SIGはZigBee登録商標を想定した受信信号を表す。SIG内において、図13のST2004でのACKFrameやST2006でのDATAFrameは、SHRsynchronizationheader、PHRPHYheader、PSDUPHYservicedataunitで構成される。SHRはプリアンブル部やデリミタ部を含み、同期を取るために使用される。PHRはデータ長データペイロード長の通知に使用され、PSDUは実際のデータデータペイロードとなる。ACKであるかDATAであるかは、このPSDU内の所定のビットで区別される。図17では、まず、基地局からのACKFrameを受信するため、無線通信装置RCDは受信モードとなる。ここで、ACKFrameの受信電力が受信感度付近でも検出可能なように、RCD利得制御回路GCTLは、LNA利得制御信号LNAGAIN[1:0]およびPGA利得制御信号PGAGAIN[6:0]を最大もしくは最大近辺に設定する。また、RCD電力制御回路PCTLは、LNA電流制御信号RRLNAI[1:0]を初期設定状態0に設定する。次いで、無線通信装置RCD利得制御回路GCTLは、ACKFrameを検出した時点で受信AGC動作を行い、受信信号のレベルに応じて復調回路DEMODが復調可能なレベルになるようADC入力レベルが一定となるようLNAGAIN[1:0]およびPGAGAIN[6:0]を所定の値に設定する。ここで、ZigBee登録商標等では、パケット/フレーム毎に受信AGC動作を行うことが想定されており、そのための決まったパターンがパケット/フレームの先頭に設けられている具体的にはSHR内のプリアンブル部。また、ZigBee登録商標等では、携帯電話機のように端末無線通信装置RCDが高速で移動しハンドオーバーすることを想定しておらず、短時間で急激な受信電力変動が起こらないことを前提としている。すなわち、パケット/フレームの伝送に要する時間は高々数ms程度であるため、パケット/フレームの先頭で設定した利得が当該パケット/フレームの終了まで使用される。この例では、ACKFrameの受信電力、およびその後のDATAFrameの受信電力ともに-73dBmであるものとする。この場合、図16に基づくと、受信AGC動作の結果、ACKFrameに対するLNAGAIN[1:0]は11Gain_rf=18dBに相当となり、PGAGAIN[6:0]は0101010Gain_if=42dBに相当となる。その結果、受信利得Gain_rfGain_ifは60と算出される。一方で、電流制御の基準値TH1が63に設定されていたとすると、受信利得=60<基準値=63であるため、電力制御回路PCTLは、当該パケット/フレームの終了時にRRLNAI[1:0]を11-30に制御する。なお、パケット/フレームの終了タイミングは、図17のPHRの情報に基づいて判断される。パケット/フレームの終了後、無線通信装置RCD利得制御回路GCTLは、DATAFrameの受信電力がACKFrameの受信電力よりも低下していても検出可能なように、LNAGAIN[1:0],PGAGAIN[6:0]を再度最大もしくは最大近辺に設定する。ただし、RRLNAI[1:0]による-30の設定は維持される。DATAFrame検出時も同様に受信AGC動作が行われ、LNAGAIN[1:0]およびPGAGAIN[6:0]が設定される。ここで、RRLNAI[1:0]は-30設定のままであるため、LNAGAIN[1:0]=11に設定された場合でもGain_rfは18dBを維持できず、例えば13dB程度に低下してしまう。ただし、受信AGC動作は、あくまでADC入力レベルが一定となるようPGAGAIN[6:0]を制御するため、このGain_rfの低下分5dBを補うようにGain_ifを増加させる。したがって、DATAFrameの受信電力がACKFrameと同じ-73dBmならば、PGAGAIN[6:0]は、ACKFrame時の値に5dBを加えた0101111Gain_if=47dBに相当に設定される。このように、電流制御を行った場合でも実用上の問題は発生しない。以上、本実施の形態1の無線通信装置を用いることで、代表的には十分な受信特性と共に低消費電力化が実現可能となる。なお、前述した各種利得の可変範囲並びにその刻み幅や、各種電流の可変範囲並びにその刻み幅は、勿論、前述した値に限定されるものではなく適宜変更することが可能である。例えば、図3のLNAバイアス回路LNABIASにおいて、サイズが7のトランジスタに対して、サイズが1のトランジスタAと、サイズが2のトランジスタBと、サイズが4のトランジスタCをカレントミラー回路で接続すれば、トランジスタA~Cのオンオフの組み合わせによってカレントミラー比を7:KK=1,2,...,7で設定できる。実施の形態2《電力制御回路の動作[2]》図18は、本発明の実施の形態2による無線通信装置において、その電力制御回路の処理内容を含む無線通信装置の詳細な処理内容一部の一例を示すフロー図である。図18に示すフローは、前述した図1の無線通信装置RCDを用いて実行され、図13のフローの変形例となる。ここでは、図13との相違に着目して説明を行う。まず、基地局201と無線端末202との間のデータのやり取りST2011~ST2014に関しては図13の場合と同様である。このような基地局201と無線端末202の間のデータ通信フローに対応した無線通信装置RCDの大まかな処理の流れとして、無線通信装置RCDは、まず、図13におけるST2001~ST2006と同様の処理を行う。図18では、図面の簡略化のためST2001,ST2002の記載が省略されている。簡単に説明すると、ST2001~ST2004において、RCDは、基地局201に対してリクエストを送付したのち、受信モードに移行し、基地局201からの確認パケットACKFrameを受信および復調する。次いで、ST2005において、RCDは、ST2004の復調終了時点で受信AGC動作にて設定された受信利得Gain_rfGain_ifと予め設定された第1の基準値TH1とを比較する。その結果、RCDは、受信利得<TH1であればLNAのバイアス電流を例えば約-30に設定し、受信利得≧TH1であればLNAのバイアス電流を初期設定0とする。そして、ST2006において、RCDは、この電流設定の状態で基地局201から送付されたデータパケットDATAFrameを受信し、受信AGC動作および復調動作を行なう。その後、図18では、図13の場合と異なり、無線通信装置RCD内の電力制御回路PCTLによる動作ST3005が行われることが主要な特徴となっている。具体的には、PCTLは、ST2006の復調終了時点で、受信AGC動作を介して設定された受信利得Gain_rfGain_ifが予め設定された第2の基準値TH2に対して大きいか以下かの判定を行うST3005-1。PCTLは、ST3005-1の判定結果が以下であれば、受信各部の電流制御機能に対する設定値をST2005での設定状態のまま継続する。一方、PCTLは、ST3005-1の判定結果が大きいであれば受信各部の電流制御機能に対し、電流を増加させる制御を行うST3005-2。この例では、電流制御機能に対する設定値が初期設定RRLNAI[1:0]、RRPGAI[1:0]およびRRLOI[1:0]の設定値が共に00に戻されている。続いて、RCDは、図13のST2007~ST2009と同様の処理を行う。図18では、図面の簡略化のためST2008,ST2009の記載が省略されている。簡単に説明すると、ST2007~ST2009において、RCDは、送信モードになった後、確認パケットACKFrameを送信し、続けて基地局201からデータパケットの送信がある場合には受信モードに遷移し、そうでなければ低電力待機モードSLEEPに遷移する。ここで、仮に受信モードに遷移した際には、当該受信モードでの電流制御機能に対する設定値はST3005での設定値が適用される。なお、前述した基準値TH1,TH2や、ST2005-2およびST3005-2での各電流値は、例えば、無線通信装置RCD内にレジスタ等を設け、RCDの外部から当該レジスタ等を介して任意に設定可能とすることができる。また、T2005-2およびST3005-2では、LNAの電流制御に加えて、あるいはLNAの電流制御に変えてSYNS内の受信用のローカルバッファ回路LOBrxの電流制御や、場合によってはPGABKの電流制御を行うことも可能である。この場合、LNA、LOBrx、PGABK毎に前述した基準値TH1,TH2や電流値を個別に設定できるように構成してもよい。《電力制御回路および利得制御回路の詳細動作[2]》図19は、図18のフローを用いる場合において、図15の各利得制御信号と図4aのLNA電流制御信号の関係例を示す説明図である。まず、前述した図16の場合と同様に、図18のST2005-1における基準値TH1が予めレジスタ等によって63に設定された場合を例とする。図16と同様に、確認パケットACKFrameの受信電力が-75dBmの場合、受信AGC動作の結果、図19に示すように、LNAGAIN[1:0]が11Gain_rf=18dBに相当、PGAGAIN[6:0]が0101100Gain_if=44dBに相当に設定される。この場合、図18のST2005の処理に伴い、受信利得Gain_rfGain_if=1844=62<基準値TH1=63であるため、RRLNAI[1:0]が11-30に設定される。この電流状態のまま、無線通信装置RCDがデータパケットDATAFrameを受信し、これに伴う受信AGC動作の結果、LNAGAIN[1:0]が11Gain_rf=18dBに相当、PGAGAIN[6:0]が0111100Gain_if=60dBに相当に設定されたとする。ここで、仮に図18のST3005-1における基準値TH2が予めレジスタ等によって77に設定された場合、受信利得Gain_rfGain_if=1860=78>基準値TH2=77であるため、RRLNAI[1:0]が000に戻される。この例では、確認パケットACKFrameの受信動作とデータパケットDATAFrameの受信動作の間で名目上の受信利得が16dB=78dB-62dB増加逆に受信電力が16dB低下している。この受信電力の16dB低下の内、5dBは前述したようにLNAのバイアス電流を0から約-30にしたことによる低下分であり、残りの11dBは、空間チャネルの時間的変動に伴う低下分となる。例えば、リモコン等の無線端末を人が持ち運びながら通信するといったような状況では、携帯電話機等には及ばないが、空間チャネルの状態が時間的に変化し、それに応じて無線端末での受信電力が変動する可能性がある。したがって、データパケットDATAFrameの受信時の受信電力は、図18に示すように名目上の値は-91dBmであるが、実際上の値は括弧内に示すように-86dBmとなる。ここで、仮にLNAのバイアス電流を約-30の状態に維持した場合、図18から判るように、無線通信装置RCDは本来-95dBmの受信感度を実現できるにも関わらず-90dBmの受信感度になってしまう。この場合、更なる空間チャネルの時間的変動に伴い、例えば次の受信動作時の実際上の受信電力が-92dBm等であった場合、正常な受信動作が困難になり得る。そこで、図18のようなフローを用いると、空間チャネルの時間的変動の影響を勘案して、受信電力の時系列的な低下に伴い次の受信動作が困難になると見込まれるような場合にはLNAのバイアス電流を0に増加させることで受信感度を高めることができる。これによって、前述した図13の場合と比較して、通信の信頼性ロバスト性を更に向上させることが可能になる。《電力制御回路に対する基準値の設定例[2]》次に、前述した基準値TH1,TH2の設定例について説明する。まず、TH1の値は、できるだけ大きい方が低消費電力効果が得られるが、その反面、通信のロバスト性が低下するため、このトレードオフによって定められる。そこで、例えば、管理された評価条件下での受信感度のワースト値プロセスばらつき、温度変動、電源電圧変動の影響を含むが例えば-91dBmであるとして、これに対して、電流制御後の受信感度劣化の見込み値例えば5dBと実使用環境下で動作させる際のマージン例えば10dBを加算することでTH1の値を算出する。この例の場合、TH1の値は、-91dBm5dB10dB=-76dBm受信時の受信利得Gain_rfGain_ifとなる。一方、TH2の値は、TH1の値よりも、少なくとも前述した電流制御後の受信感度劣化の見込み値例えば5dB分は高く設定すると共に空間チャネルの時間的変動に伴う通信のロバスト性を考慮して定められる。すなわち、1回目の受信利得Gain_rfGain_ifの算出によって電流制御が行われた場合、前述したように、2回目の受信利得の算出値は1回目の算出値よりも電流制御に伴う受信感度の劣化分これに応じたPGABKの補償分例えば5dBだけ高くなる。したがって、仮にTH1とTH2の値が同一とすると、受信電力のレベルが変わらないにも関わらず、TH1により削減された電流がTH2で戻されるような事態が生じ、結果として、期待したほどの低消費電力化につながらない可能性がある。そこで、TH2の値は、TH1における-76dBmに対して受信感度の劣化分例えば5dBを減算し、更に空間チャネルの時間的変動に伴うマージン例えば5dBを減算することで算出する。この例の場合、TH2の値は、-76dBm-5dB-5dB=-86dBm受信時の受信利得Gain_rfGain_ifとなる。このように、基準値TH1を例えば-76dBm受信時の受信利得に設定し、基準値TH2を例えば-86dBm受信時の受信利得に設定しておくことにより、実施の形態1の電力制御回路に対する基準値の設定例[1]で述べたような標準的な環境下では低消費電力化の効果が十分に得られると考えられる。更に、これに加えて、空間チャネルの時間的変動の大きいシビアな環境でも通信のロバスト性を十分に確保できると考えられる。以上、本実施の形態2の無線通信装置を用いることで、実施の形態1の場合と同様に、代表的には十分な受信特性と共に低消費電力化が実現可能となる。また、場合によっては、実施の形態1と比べて通信のロバスト性を更に向上させることが可能になる。実施の形態3《電力制御回路の動作[3]》図20は、本発明の実施の形態3による無線通信装置において、その電力制御回路の処理内容を含む無線通信装置の詳細な処理内容一部の一例を示すフロー図である。図20に示すフローは、前述した図1の無線通信装置RCDを用いて実行され、図13のフローの変形例となる。ここでは、図13との相違に着目して説明を行う。まず、基地局201と無線端末202との間のデータのやり取りST2011~ST2014に関しては図13の場合と同様である。このような基地局201と無線端末202の間のデータ通信フローに対応した無線通信装置RCDの大まかな処理の流れとして、無線通信装置RCDは、まず、図13におけるST2001~ST2004と同様の処理を行う。図20では、図面の簡略化のためST2001,ST2002の記載が省略されている。簡単に説明すると、ST2001~ST2004において、RCDは、基地局201に対してリクエストを送付したのち、受信モードに移行し、基地局201からの確認パケットACKFrameを受信および復調する。その後、図20では、無線通信装置RCD内の電力制御回路PCTLによって図13とは異なる動作ST4005が行われることが主要な特徴となっている。具体的には、PCTLは、ST2004の復調終了時点で受信AGC動作を介して設定された受信利得Grx=Gain_rfGain_ifと、予め設定された複数の基準値TH1[1]~TH1[3]との大小関係を判定するST4005-1。その結果、Grx<TH1[1]であれば、受信各部の電流制御機能に対して-30の電流削減を実行しST4005-2a、同様に、TH1[1]≦Grx<TH1[2]であれば-20、TH1[2]≦Grx<TH1[3]であれば-10の電流削減をそれぞれ実行するST4005-2b,2c。また、PCTLは、Grx≧TH1[3]であれば受信各部の電流制御機能に対する設定値を初期状態0のまま使用するST4005-2d。この例では、LNAの電流制御機能に対して、図4aに示すようにRRLNAI[1:0]を用いた電流削減を行う場合を示している。続いて、RCDは、図13のST2006~ST2009と同様の処理を行う。図20では、図面の簡略化のためST2008,ST2009の記載が省略されている。簡単に説明すると、ST2006において、RCDは、ST4005での電流設定状態を維持したまま、データパケットDATAFrameに対する受信AGC動作および復調動作を行なう。その後、ST2007~ST2009において、RCDは、送信モードになった後、確認パケットACKFrameを送信し、続けて基地局201からデータパケットの送信がある場合には受信モードに遷移し、そうでなければ低電力待機モードSLEEPに遷移する。ここで、仮に受信モードに遷移した際には、当該受信モードでの電流制御機能に対する設定値はST4005での設定値が適用される。このように、複数の基準値TH1[1]~TH1[3]を設けて電流制御機能の電流削減率を細かく制御することで、低消費電力化と通信のロバスト性の両立をより効果的に図れる場合がある。すなわち、電流削減を行うとその削減率に比例して受信感度の劣化が生じ得るため、例えば図13のフローのように-30の電流削減を行う場合には、通信のロバスト性を確保するためにこの-30の分だけ基準値TH1の値を低い値に設定することが望ましい。仮に図16に示したようにTH1=63に設定した場合には、受信電力が-76dBm~-95dBmの範囲では電流削減が行われないが、図20のようにそれぞれ異なる複数の基準値と電流削減率を設定することで、この範囲内でも通信のロバスト性を確保しながらある程度の電流削減を行うことが可能になる。ただし、複数の基準値TH1[1]~TH1[3]を設けることにより回路規模の増大や処理の複雑化が生じ得るため、この観点からは図13のようなフローを用いる方が望ましい。なお、前述した基準値TH1[1]~TH1[3]は、例えば、無線通信装置RCD内にレジスタ等を設け、RCDの外部から当該レジスタ等を介して任意に設定可能とすることができる。また、T4005では、LNAの電流制御に加えて、あるいはLNAの電流制御に変えてSYNS内の受信用のローカルバッファ回路LOBrxの電流制御や、場合によってはPGABKの電流制御を行うことも可能である。この場合、LNA、LOBrx、PGABK毎に前述した基準値TH1[1]~TH1[3]を個別に設定できるように構成してもよい。実施の形態4《電力制御回路の動作[4]》図21は、本発明の実施の形態4による無線通信装置において、その電力制御回路の処理内容を含む無線通信装置の詳細な処理内容一部の一例を示すフロー図である。図21に示すフローは、前述した図1の無線通信装置RCDを用いて実行され、図13のフローの変形例となる。ここでは、図13との相違に着目して説明を行う。まず、基地局201と無線端末202との間のデータのやり取りST2011~ST2014に関しては図13の場合と同様である。このような基地局201と無線端末202の間のデータ通信フローに対応した無線通信装置RCDの大まかな処理の流れとして、無線通信装置RCDは、まず、図13におけるST2001~ST2004と同様の処理を行う。図21では、図面の簡略化のためST2001,ST2002の記載が省略されている。簡単に説明すると、ST2001~ST2004において、RCDは、基地局201に対してリクエストを送付したのち、受信モードに移行し、基地局201からの確認パケットACKFrameを受信および復調する。その後、図21では、無線通信装置RCD内の電力制御回路PCTLによって図13とは異なる動作ST5005が行われることが主要な特徴となっている。具体的には、PCTLは、ST2004の復調終了時点で受信AGC動作を介して設定されたプログラマブルゲインアンプ回路PGABKに対する受信利得Gain_ifと、予め設定された基準値TH3との大小関係を判定するST5005-1。その結果、Gain_if<TH3であれば、PCTLは、PGABKの電流制御機能に対してRRPGAI[1:0]を用いて-30の電流削減を実行するST5005-2。一方、PCTLは、Gain_if≧TH3であればPGABKの電流制御機能に対する設定値を初期状態0のまま使用する。続いて、RCDは、図13のST2006~ST2009と同様の処理を行う。図21では、図面の簡略化のためST2008,ST2009の記載が省略されている。簡単に説明すると、ST2006において、RCDは、ST5005での電流設定状態を維持したまま、データパケットDATAFrameに対する受信AGC動作および復調動作を行なう。その後、ST2007~ST2009において、RCDは、送信モードになった後、確認パケットACKFrameを送信し、続けて基地局201からデータパケットの送信がある場合には受信モードに遷移し、そうでなければ低電力待機モードSLEEPに遷移する。ここで、仮に受信モードに遷移した際には、当該受信モードでの電流制御機能に対する設定値はST5005での設定値が適用される。このように、PGABKに対する受信利得Gain_ifに基づいてPGABKの電流削減を実行することで、受信AGC動作に伴う利得設定の精度を十分に維持した状態で低消費電力化が図れる場合がある。すなわち、図7で述べたように、PGABKに対する受信利得Gain_ifの設定値が小さい場合にPGABK内のオペアンプ回路のバイアス電流を絞っても、Gain_ifの精度はある程度確保されると考えられる。なお、前述した基準値TH3やST5005-2での電流削減率は、例えば、無線通信装置RCD内にレジスタ等を設け、RCDの外部から当該レジスタ等を介して任意に設定可能とすることができる。また、本実施の形態4は、勿論、前述した各実施の形態と適宜組み合わせて使用することも可能である。以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能である。例えば、ここでは、IEEE802.15.4ZigBee登録商標に基づく無線通信装置を例に説明を行ったが、勿論、これに限定されるものではなく、例えば、IEEE802.11a/b/g/nに基づく無線LANWLAN等にも同様に適用可能である。また、場合によっては携帯電話システム等に適用することも可能である。"