"第1導電形の第1半導体層および第2半導体層を絶縁層で挟んだ構造を備える支持基板に形成され、当該支持基板の第1半導体層に第2導電形のドレインソース領域が互いに離間して形成されると共に、前記支持基板の第1半導体層上に絶縁膜を介してゲート電極が形成された出力MOSトランジスタを過電流から保護する過電流保護回路であって、前記ドレイン領域上に形成されると共に前記第2半導体層の印加電位とは異なる入力電源電位が印加されるノード電極と、前記ゲート電極から前記ノード電極にかけて前記絶縁膜上に沿って構造的に接続してなるフィールドプレート抵抗膜と、前記出力MOSトランジスタに流れる電流が過電流であるか否か判定する判定回路と、前記フィールドプレート抵抗膜に生じる電圧に応じて前記判定回路の判定結果を補正する補正回路とを備えることを特徴とする過電流保護回路。前記判定回路は、前記出力MOSトランジスタよりもサイズの小さいセンスMOSトランジスタ、および、前記センスMOSトランジスタに直列接続されたセンス抵抗、を具備し前記出力MOSトランジスタに並列接続された検出回路を備え、前記検出回路の検出電圧を基準電圧と比較し前記出力MOSトランジスタに流れる電流が過電流であるか否かを判定するものであって、前記補正回路は、前記フィールドプレート抵抗膜に生じる電圧に応じて前記検出回路の検出電圧を補正することで前記判定回路の判定結果を補正することを特徴とする請求項1記載の過電流保護回路。前記判定回路は、前記出力MOSトランジスタよりも小サイズのセンスMOSトランジスタ、および、前記センスMOSトランジスタに直列接続されたセンス抵抗、を具備し前記出力MOSトランジスタに並列接続された検出回路を備え、前記検出回路の検出電圧を比較対象となる基準電圧と比較して前記出力MOSトランジスタに流れる電流が過電流であるか否かを判定するものであって、前記補正回路は、前記フィールドプレート抵抗膜に生じる電圧に応じて前記基準電圧を補正することで前記判定回路の判定結果を補正することを特徴とする請求項1または2記載の過電流保護回路。前記補正回路は、前記フィールドプレート抵抗膜のうち前記ノード電極よりも前記ゲート電極近傍のノードから取得した電圧に応じて前記判定回路の判定結果を補正することを特徴とする請求項1ないし3の何れかに記載の過電流保護回路。しかしながら、例えばバッテリの入力電源が出力MOSトランジスタに与えられると、当該入力電源の電圧は負荷の駆動電流などの要因で大きく変動例えば100V~600V程度するため、当該入力電源の電圧が大きく変動したときに当該変動の大きさに起因して過電流検出用の検出電圧が大きく変化してしまい過電流保護を正常に図れない虞がある。本発明は、上記事情に鑑みてなされたもので、その目的は、出力MOSトランジスタの入力電圧の動作保証範囲が大きいとしても当該電圧変動の影響を抑制して正常に過電流保護を図るようにした過電流保護回路を提供することにある。請求項1記載の発明によれば、ノード電極がドレイン領域上に形成されると共に第2半導体層の印加電位とは異なる入力電源電位が印加されるものであり、フィールドプレート抵抗膜がゲート電極からノード電極にかけて絶縁膜上に沿って構造的に接続されている。そして、判定回路が出力MOSトランジスタに流れる電流が過電流であるか否か判定するときには、補正回路がフィールドプレート抵抗膜に生じる電圧に応じて判定回路の判定結果を補正するため、たとえ出力MOSトランジスタの入力電源電圧の動作保証範囲が大きいとしても当該入力電源電圧変動の影響を抑制して正常に過電流保護を図ることができる。請求項2、3記載の発明は、判定回路が、出力MOSトランジスタよりもサイズの小さいセンスMOSトランジスタ、および、センスMOSトランジスタに直列接続されたセンス抵抗を直列接続し、出力MOSトランジスタに並列接続された検出回路を備え、この検出回路の検出電圧を基準電圧と比較し出力MOSトランジスタに流れる電流が過電流であるか否かを判定する構成を対象としている。このとき、補正回路は、フィールドプレート抵抗膜に生じる電圧に応じて検出回路の検出電圧を補正すると良く請求項2、また、フィールドプレート抵抗膜に生じる電圧に応じて基準電圧を補正することで判定回路の判定結果を補正しても良い請求項3。また、補正回路は、フィールドプレート抵抗膜のうちノード電極よりもゲート電極近傍のノードから取得した電圧に応じて判定回路の判定結果を補正すると良い請求項4。第1実施形態以下、本発明の第1実施形態について図1ないし図4を参照しながら説明する。図1は、過電流保護回路1を備えた降圧チョッパ型の電源回路2の電気的構成を示している。この電源回路2は、バッテリ電位VIN=数百V程度例えば100V~600V程度が印加される電源端子3と負荷4との間に接続されており、出力MOSトランジスタとなるトランジスタM1、フリーホイールダイオードD1、リアクトルL1、コンデンサC1を図示形態で接続して構成されている。トランジスタM1は、Nチャネル型のLDMOSLaterallyDiffusedMOSトランジスタにより構成されており、ドレインは電源端子3に電気的に接続されると共にソースはダイオードD1のカソードに接続されている。ダイオードD1のアノードはグランド5に接続されている。トランジスタM1のソースとダイオードD1のカソードの共通接続点NaはリアクトルL1の一端に接続されている。リアクトルL1の他端はコンデンサC1の一端に接続されると共にコンデンサC1の他端はグランド5に接続され、コンデンサC1の端子電圧が負荷4に供給される。電源端子3と共通接続点Naとの間には、センシング用のトランジスタセンスMOSトランジスタに相当M2のドレイン-ソース間とセンス抵抗Rsとが直列接続されることによって検出回路6が構成されている。トランジスタM2は、Nチャネル型のLDMOSトランジスタにより構成されるもので、トランジスタM2のゲートはトランジスタM1のゲートと共通接続されている。このトランジスタM2は、トランジスタM1よりもサイズが小さいサイズ比はトランジスタM1のサイズ:トランジスタM2のサイズ=N例えば数十:1。このトランジスタM2のソースとセンス抵抗Rsとの共通接続ノードNbは、コンパレータCP1の入力端子反転入力端子に接続されており、センス抵抗Rsによる検出電圧V2がコンパレータCP1の入力端子に与えられる。コンパレータCP1の基準端子非反転入力端子には予め定められた過電流判定用の基準電圧となる直流電圧Vaが与えられている。ここで、判定回路7は、検出回路6およびコンパレータCP1により構成されるもので、検出回路6の検出電圧V2をコンパレータCP1により直流電圧Vaと比較し過電流判定結果として出力する。内部電源電圧Vi=数Vの供給端子とノードNbとの間には電圧制御型の可変電流源ISが接続されている。この可変電流源ISは後述するフィールドプレート抵抗R1およびR2の共通接続ノードN1の電圧に応じて供給電流I3を変化してセンス抵抗Rsに通電する。他方、トランジスタM1およびM2のゲートにはドライバ8が接続されている。このドライバ8は、内部電源電圧Viの電圧が電源として与えられており、その前段に接続されたNANDゲート9を通じて得られたPWM信号を波形整形して各トランジスタM1およびM2のゲートに出力する。NANDゲート9にはPWM信号および判定回路7コンパレータCP1の出力が与えられている。NANDゲート9は、判定回路7により過電流判定されていないときにはPWM信号をドライバ8に出力し、過電流判定されたときにPWM信号をドライバ8に出力停止する。すなわち、NANDゲート9は、トランジスタM1およびM2の駆動信号有効無効切替回路として動作する。さて、図1に示すように、出力MOSトランジスタM1のドレイン-ゲート間には、フィールドプレート抵抗R1およびR2が数MΩオーダーの抵抗値で直列接続されている。図2aは出力MOSトランジスタM1の半導体構造を平面的に示しており、図2bは出力MOSトランジスタM1の図2aのA-A線に示す部分の断面構造を模式的に示している。図2bに示すように、支持基板10は、第1半導体層11および第2半導体層12を絶縁層13で挟んで構成されている。第1半導体層11および第2半導体層12は共にp型第1導電型の単結晶シリコンにより構成されると共に絶縁層13は酸化膜により構成されており、これにより支持基板10は所謂SOI構造で形成されている。この支持基板10の第1半導体層11の表層には、ドレイン領域15とソース領域16とが離間して構成されている。なお、図2aに示すように、ドレイン領域15は、LDMOS構造の平面中心部分となる所定位置に円形状または楕円形状にn型第2導電型の不純物が導入された不純物導入層により構成されている。また、ソース領域16は、ドレイン領域15から円径方向に離間した領域のほぼ半円周部分にn型の不純物が導入された不純物導入層により構成されている。図2bに示すように、第1半導体層11上には絶縁膜14が形成されている。この絶縁膜14はゲート絶縁膜として構成され、この絶縁膜14を通じてドレイン領域15上にドレイン電極ノード電極に相当17が構造的に接続されており、ソース領域16上にソース電極18が接続されている。なお、図2bに示す半導体断面構造上ではドレイン領域15およびソース領域16上の接触部分の詳細構造を省略している。図2aおよび図2bに示すように、平面的にはドレイン電極17とソース電極18との間にゲート電極19が設けられている。絶縁膜14の上面上にはフィールドプレート抵抗膜20が導電膜により形成されている。このフィールドプレート抵抗膜20は、ドレイン電極17からゲート電極19にかけてチャネル領域CHに与える電界を緩和するために形成されている。本実施形態においては、このフィールドプレート抵抗膜20はドレイン電極17とゲート電極19との間で構造的に接続されている。図2aおよび図2bに示すように、フィールドプレート抵抗膜20は絶縁膜14上に沿って平面的には渦巻型に形成されている。このフィールドプレート抵抗膜20には、ゲート電極19からドレイン電極17に至る中間位置にノード端子21が接続されており、このノード端子21のフィールドプレート抵抗膜20との接続箇所がフィールドプレート抵抗R1,R2の分圧電圧を取得するノードN1となる。トランジスタM1はこのような構造をなしているが、トランジスタM2もサイズはトランジスタM1より小さいもののほぼ同様の構造により形成されている。前述構成の作用について説明する。トランジスタM1の実使用時には、第2半導体層12はグランド電位に固定される。また、バッテリ電圧VINは正の高電圧であるため、ドレイン電極17には正の高電位数百Vが印加される。したがって、n型半導体領域となるドレイン領域15とp型半導体領域となる第1半導体層11との間には逆バイアスが印加される。ドライバ8がゲート電極19にトランジスタM1をオン状態とする正のゲート電圧Vgを印加すると、ゲート電極19からドレイン電極17に渡るフィールドプレート抵抗膜20には電圧が与えられるため、第1半導体層11のドレイン領域15およびソース領域16間にチャネル領域CHが形成される。バッテリ電圧VINは負荷4の消費電力に応じて約100V~600Vの範囲で変動する。したがって、電圧VINの変化に応じてドレイン領域15からソース領域16に至る間のチャネル領域CHの深さが変化する。すると、ドレイン領域15およびソース領域16間のオン抵抗が変化し、トランジスタM1およびM2の通電電流が変化する。図3は、可変電流源ISを機能させることなく、電圧VINの変化に伴いセンス抵抗Rsの検出電圧とトランジスタM1の通電電流値の関係を取得した結果を示している。コイル電流I1を一定値Izと仮定すると、電圧VINの上下変動に応じてセンス抵抗Rsの検出電圧も大きく変動する。逆に、センス抵抗Rsの検出電圧を一定の直流電圧Vaと仮定すると、電圧VINが上下変動するとトランジスタの通電電流I1も大きく変動する。図4は、出力MOSトランジスタM1、センスMOSトランジスタM2のオン状態における等価回路図を示している。この図4に示すように、トランジスタM1のオン抵抗をRon1とし、トランジスタM2のオン抵抗をRon2、センス抵抗Rsの抵抗値をRs3、トランジスタM1の通電電流をI1、センス抵抗Rsに流れるセンス電流をI2、リアクトルL1の電流をILとし、トランジスタM1とM2のサイズ比をN:1とすると、Ron2=N×Ron1...1I1=IL-I2...2Ron2Rs3×I2=Ron1×I1...3の関係があるため、1式を3式に代入し、I2=Ron1×IL-I2/N×Ron1Rs3であるため、整理すると、I2=Ron1×IL/N1×Ron1Rs3...4となり、センス抵抗Rsの検出電圧V2は、V2=Rs3×I2=Ron1×IL×Rs3/N1×Ron1Rs3...5と求められる。ここで、トランジスタM1のオン抵抗Ron1は、前述のように電圧VINに線形増加する特性を有し、下記の6式のように仮定すると、Ron1=K×VINA...6検出電圧V2は、下記7式のように求められる。V2=K×VINA×Rs3/N1×K×VINARs3...7したがって、センス抵抗Rsの検出電圧V2に応じて過電流であるか否かを判定すると、電圧VINが変動することで過電流の誤検出を生じる虞がある。そこで、本実施形態では可変電流源ISがセンス抵抗Rsの検出電圧V2を補正するための補正回路として設けられている。この可変電流源ISは、フィールドプレート抵抗R1,R2間のノードN1の電圧を検出し、当該ノードN1の電圧に応じて電圧VINが標準値から上昇したことを検出するとセンス抵抗Rsに通電する電流I3を多くし、ノードN1の電圧に応じて電圧VINが標準値から下降したことを検出するとセンス抵抗Rsに通電する電流I3を少なくする。特に、前述の7式で求められた検出電圧V2を電圧VINに依存することなく一定値とするように可変電流源ISの電流I3および変動勾配量を設定すると良い。すると、電圧VINの変動に応じてバラつくセンス抵抗Rsの検出電圧V2を安定化できる。この状態で降圧チョッパ電源回路2が動作すると、PWM信号に応じた安定した直流電圧を負荷4に供給することができ、トランジスタM1に過電流が生じた場合にはコンパレータCP1から過電流判定した判定結果を正常出力できる。本実施形態によれば、可変電流源ISが、ゲート電極19からドレイン電極17にかけて絶縁膜14上に沿って形成されたフィールドプレート抵抗膜20フィールドプレート抵抗R1およびR2に生じるノードN1の電圧に応じて電流I3を変化することでセンス抵抗Rsの検出電圧V2を補正している。したがって、電圧VINが例えば100V~600Vの範囲で大きく変動したとしてもセンス抵抗Rsの検出電圧V2の変動量を少なくでき、センス抵抗Rsの検出電圧V2を安定化できる。これにより、コンパレータCP1の出力結果判定回路7の判定結果を補正でき、過電流保護を正常に図ることができる。また、フィールドプレート抵抗R1,R2の抵抗値は、数MΩオーダーに設定されているため、ドレイン電極17よりもゲート電極19側のノード端子21からノードN1電圧を取得すると良い。第2実施形態図5は、本発明の第2実施形態を示すもので、前述実施形態と異なるところは、フィールドプレート抵抗膜に生じる電圧に応じて比較対象となる基準電圧を補正するところにある。前述実施形態と同一部分、同一機能を有する部分には同一符号を付して説明を省略し、以下、異なる部分について説明する。図5に示すように、前述実施形態の直流電圧Vaの供給源に代わる可変電圧源Vzが補正回路として構成されており、この可変電圧源Vzの出力電圧がコンパレータCP1の比較対象端子非反転入力端子に基準電圧として与えられている。この可変電圧源Vzは、ノードN1の電圧に応じて基準電圧を変化して出力するものであり、電圧VINが変動することに応じてセンス抵抗Rsの検出電圧V2が変動すると、これに応じて可変電圧源Vzの出力電圧を補正出力する。したがって、センス抵抗Rsの検出電圧V2が大きく変動したとしても、この比較対象となる可変電圧源Vzの出力電圧がこれに応じて変動するため、判定回路7の判定結果を正常に保つことができる。このような第2実施形態においても前述実施形態と同様の作用によってコンパレータCP1の出力結果判定回路7の判定結果を補正でき、過電流保護を正常に図ることができる。なお、前述実施形態では、降圧チョッパ電源回路2に適用した実施形態を示したが、回路形態はこれに限られない。センス抵抗Rsの抵抗値を可変可能であれば、センス抵抗Rsを可変抵抗補正回路に相当に変更し、当該可変抵抗がノードN1の電圧に応じて抵抗値を変化させるようにしても良い。補正回路は、可変電流源IS、可変電圧源Vzに限られず様々な回路形態を適用できる。"