n型半導体層と活性層とp型半導体層とがこの順番で積層され、前記p型半導体層と前記活性層が除去されて一部が露出したn型半導体層の表面領域、及び除去されずに残されたp型半導体層の表面領域とによる第1の主面と、前記n型半導体層の裏面による第2の主面と、を備え、前記第1の主面と前記第2の主面との間が電気的に導通可能とされた半導体発光素子であって、前記除去されずに残されたp型半導体層の表面領域に正電極が設けられ、除去されて一部が露出したn型半導体層の表面領域に負電極が設けられ、前記第2の主面の少なくとも一部の領域に、低抵抗媒質からなる低抵抗部と高抵抗媒質からなる高抵抗部とを備えた電流経路制御層が形成され、前記低抵抗媒質の抵抗値は、前記n型半導体層の抵抗値よりも低い抵抗値を有し、前記高抵抗媒質の抵抗値は、前記低抵抗媒質の抵抗値よりも高い抵抗値を有し、前記高抵抗部は、少なくとも前記正電極における前記負電極に近い側の端に重なる、前記第2の主面の領域に形成され、前記低抵抗部は、前記高抵抗部が形成された前記第2の主面の少なくとも一部の領域と、前記正電極に重なる前記第2の主面の少なくとも一部の領域と、前記高抵抗部と前記負電極の間に位置する前記第2の主面の少なくとも一部の領域と、に連続して設けられていることを特徴とする半導体発光素子。前記半導体発光素子は、前記第2の主面に垂直な回転対称軸に対して、回転対称に構成され、前記活性層と前記電流経路制御層との間に形成されている前記n型半導体層を含む半導体層の厚みをt、前記負電極における前記回転対称軸に近い側の端と、該回転対称軸との水平方向の距離をr1、前記負電極における前記回転対称軸から遠い側の端と、該回転対称軸との水平方向の距離をr2、前記高抵抗部の該回転対称軸に近い側の端と、該回転対称軸との水平方向の距離をr3としたとき、つぎの式を満たすことを特徴とする請求項1に記載の半導体発光素子。前記活性層と前記電流経路制御層との間に形成されている前記n型半導体層を含む半導体層の厚みをt、前記負電極における前記正電極に近い側の端と、前記正電極における前記負電極から遠い側の端との水平方向の距離をr1、前記負電極における前記正電極に遠い側の端と、前記正電極における前記負電極から遠い側の端との水平方向の距離をr2、前記高抵抗部の前記負電極から遠い側の端と、前記正電極における前記負電極から遠い側の端との水平方向の距離をr3としたとき、つぎの式を満たすことを特徴とする請求項1に記載の半導体発光素子。前記高抵抗部の前記負電極に近い側の端は、該負電極の前記正電極に近い側の端の直下から、該正電極の該負電極に近い側の端の直下までの間に形成されていることを特徴とする請求項1から3のいずれか1項に記載の半導体発光素子。前記半導体発光素子は、フェースアップ実装されていることを特徴とする請求項1から4のいずれか1項に記載の半導体発光素子。前記低抵抗媒質は、金属からなることを特徴とする請求項5に記載の半導体発光素子。前記活性層からの発光波長をλ、nを1以上の整数としたとき、該活性層と前記第2の主面との距離がnλ/2であることを特徴とする請求項6に記載の半導体発光素子。前記半導体発光素子は、フリップチップ実装されていることを特徴とする請求項1から4のいずれか1項に記載の半導体発光素子。前記低抵抗媒質が、前記活性層からの発光に対して透明であることを特徴とする請求項8に記載の半導体発光素子。前記高抵抗媒質が、前記活性層からの発光に対して透明であることを特徴とする請求項8に記載の半導体発光素子。前記低抵抗媒質が、ITOからなることを特徴とする請求項9に記載の半導体発光素子。前記高抵抗媒質が、二酸化ケイ素からなることを特徴とする請求項10に記載の半導体発光素子。前記n型半導体層は、n型半導体基板を含み、前記第2の主面は、該n型半導体基板の裏面であることを特徴とする請求項1から12のいずれか1項に記載の半導体発光素子。前記半導体発光素子が、窒化物半導体からなることを特徴とする請求項1から13のいずれか1項に記載の半導体発光素子。前記半導体発光素子が、二次元フォトニック結晶を備えた面発光レーザであることを特徴とする請求項14に記載の半導体発光素子。ところで、不純物を添加して導電性半導体を形成した場合、n型半導体の抵抗値と比べて、p型半導体の抵抗値は高くなることが一般的に知られている。したがって、n型半導体層にさらにキャリア濃度の高い層を介在させることで注入される電流を水平方向に均一に拡げても、高抵抗なp型半導体層で電流が水平方向に拡がらず、n型電極付近に位置するp型電極端の領域に電流が集中し易いという問題がある。特に、窒化物半導体は、他の材料に比べて、p型半導体の抵抗値を下げ難く、p型半導体層で電流が拡がらずに、均一な発光を得ることが困難である。ここで、一方の電極を基板の裏面側に形成し縦方向に電流を縦伝導タイプにすれば、電流の集中を比較的抑制できる可能性があるが、上述したように、素子形成プロセスが複雑になってしまう。一方、端面発光レーザや面発光レーザの場合は、発光ダイオードの場合と比べて、活性層の所望の領域に電流をある程度集中させることが求められる。また、特許文献1のように、キャリア濃度を高めるためにn型半導体に添加する不純物濃度を増加させると、少なからず該n型半導体の結晶性が劣化し、該n型半導体の上に形成する活性層の結晶性に悪影響を及ぼし、発光効率の低下を招くという問題がある。そこで、本発明は、上記課題に鑑み、半導体発光素子において、水平方向の抵抗を減少させることができ、活性層の所定の領域から発光を得ることが可能となる半導体発光素子を提供することを目的としている。本発明の半導体発光素子は、n型半導体層と活性層とp型半導体層とがこの順番で積層され、前記p型半導体層と前記活性層が除去されて一部が露出したn型半導体層の表面領域、及び除去されずに残されたp型半導体層の表面領域とによる第1の主面と、前記n型半導体層の裏面による第2の主面と、を備え、前記第1の主面と前記第2の主面との間が電気的に導通可能とされた半導体発光素子であって、前記除去されずに残されたp型半導体層の表面領域に正電極が設けられ、除去されて一部が露出したn型半導体層の表面領域に負電極が設けられ、前記第2の主面の少なくとも一部の領域に、低抵抗媒質からなる低抵抗部と高抵抗媒質からなる高抵抗部とを備えた電流経路制御層が形成され、前記低抵抗媒質の抵抗値は、前記n型半導体層の抵抗値よりも低い抵抗値を有し、前記高抵抗媒質の抵抗値は、前記低抵抗媒質の抵抗値よりも高い抵抗値を有し、前記高抵抗部は、少なくとも前記正電極における前記負電極に近い側の端に重なる、前記第2の主面の領域に形成され、前記低抵抗部は、前記高抵抗部が形成された前記第2の主面の少なくとも一部の領域と、前記正電極に重なる前記第2の主面の少なくとも一部の領域と、前記高抵抗部と前記負電極の間に位置する前記第2の主面の少なくとも一部の領域と、に連続して設けられていることを特徴としている。本発明によれば、半導体発光素子において、水平方向の抵抗を減少させることができ、活性層の所定の領域から発光を得ることが可能となる半導体発光素子を実現することができる。本発明の実施形態における半導体発光素子について説明する。[実施形態1]図1を用いて、本発明を適用した実施形態1における半導体発光素子100について説明する。図1において、101はn型半導体基板、102はn型半導体層、103は活性層、104はp型半導体層である。半導体発光素子100は、上記n型半導体基板上に、これらの半導体層が積層されて構成されている。なお、110は正電極を構成するp型電極、111は負電極を構成するn型電極である。120は低抵抗媒質、121は高抵抗媒質、130は該低抵抗媒質120と該高抵抗媒質121から構成される電流経路制御層である。ここで、半導体発光素子100の製造プロセスについて説明する。例えば、n型GaNからなるn型半導体基板101上に、例えばn型GaNからなるn型半導体層102、活性層103、例えばp型GaNからなるp型半導体層104、をこの順番で結晶成長させる。次に、p型半導体層104上に、n型電極111を形成する領域を除いて、レジストを形成し、前記レジストをマスクとして、n型半導体層102が露出するまでドライエッチングする。続いて、該レジストを除去し、p型半導体層と前記活性層が除去されて一部が露出したn型半導体層の表面領域と、除去されずに残されたp型半導体層の表面領域とで構成された第1の主面140に、p型電極110とn型電極111をそれぞれ形成する。すなわち、前記除去されずに残されたp型半導体層の表面領域に正電極であるp型電極110が設けられ、除去されて一部が露出したn型半導体層の表面領域に負電極であるn型電極111が設けられる。次に、n型半導体基板101の裏面半導体結晶成長した面の反対の面を研削および研磨し、薄膜化する。これにより、前記第1の主面140と、該第1の主面140の反対側に位置するもう一方の主面、すなわち、n型半導体基板101の裏面からなる第2の主面141との間が電気的に導通可能である、半導体発光機能部が完成する。この場合、n型半導体基板101は、n型半導体層102の一部として機能する。すなわち、本願においては、n型半導体層は、n型半導体基板を含む部材を意味することがある。ここで、n型半導体基板101は、薄膜化することで該n型半導体基板101の縦方向の抵抗値を低減でき、半導体発光素子100の素子抵抗を低減することが可能となるため、該n型半導体基板101は薄膜化されることが好ましい。また、該n型半導体基板101上に同時に複数の半導体発光素子100を製造する場合、該複数の半導体素子100を個々の素子に分離するプロセスが、n型半導体基板101の薄膜化により容易になるため、該n型半導体基板101は薄膜化されることが好ましい。しかしながら、これに特に限定されるものではなく、n型半導体基板101は薄膜化されなくても良い。なお、本実施形態におけるn型半導体基板101はn型GaNに限定されるものではなく、例えば、n型Siやn型SiCであってもよい。また、n型半導体基板101に代えて、例えば、絶縁体であるサファイア基板を用いてもよい。この場合は、該サファイア基板上に、n型半導体層102、活性層103、p型半導体層104、をこの順番で結晶成長させる。次に、例えば、レーザリフトオフによって該サファイア基板を剥離することにより、該半導体発光機能部が完成する。この場合、n型半導体層102の裏面該活性層103から遠い側の面が第2の主面141となる。次に、n型半導体層102およびn型半導体基板101よりも抵抗値の低い、例えばCuからなる低抵抗媒質120の表面の一部を除去した凹部を形成し、該凹部に、該低抵抗媒質120よりも高抵抗である、例えば二酸化ケイ素からなる高抵抗媒質121を形成する。これにより、低抵抗媒質120からなる低抵抗部と、該低抵抗媒質120よりも高抵抗である高抵抗媒質121からなる高抵抗部と、を備えた電流経路制御層130を形成することができる。次に、前記半導体発光機能部を前記電流経路制御層130にフェースアップ実装する。すなわち、半導体発光素子100の第2の主面141であるn型半導体基板101の裏面と、低抵抗媒質120の表面とを、例えば、n型半導体層102およびn型半導体基板101よりも抵抗値の低い導電性接着剤を用いて、張り合わせることで、半導体発光素子100が完成する。この場合、前記導電性接着剤は、電流経路制御層130を構成する低抵抗媒質120の一部として機能する。ここで、前記高抵抗媒質121からなる高抵抗部は、負電極である該n型電極111から注入された電流が該低抵抗媒質120を経由して活性層103に注入される際に、該活性層103の内の該電流を注入したい領域まで、該電流を迂回させる役割を担う。すなわち、該高抵抗媒質121からなる高抵抗部の大きさ、形状、形成する位置は、該電流経路制御層130において、該活性層103の所望の領域に電流を注入する迂回路を形成するように、決定される。したがって、該高抵抗媒質121からなる高抵抗部の一方の端は、該活性層103の電流を注入したい領域の直下に形成されていることが好ましい。しかし、これに特に限定されるものではなく、該活性層103におけるp型電極110の端での電流集中を抑制できる範囲であればよい。すなわち、正電極である該p型電極110のn型電極111に近い側の端の直下よりも、該p型電極110の内側に位置する範囲で任意に設定してよい。これに対して、高抵抗媒質121からなる高抵抗部の他方の端は、少なくとも前記正電極における前記負電極に近い側の端に重なる、第2の主面の領域に形成されていることが好ましい。すなわち、該高抵抗媒質121からなる高抵抗部の他方の端は、該n型電極111の該p型電極110に近い側の端の直下から、該p型電極110のn型電極111に近い側の端の直下まで、の間に形成されていることが好ましい。しかし、これに特に限定されるものではなく、該n型電極111から注入された電流が高抵抗媒質121の該他方の端から該低抵抗媒質120に注入される範囲であればよい。すなわち、該n型電極111の該p型電極110から遠い側の端の直下から、該p型電極110のn型電極111に近い側の端の直下まで、の間に位置する範囲で任意に設定してよい。なお、本実施形態においては、二酸化ケイ素を高抵抗媒質121として用いる場合について示したが、特にそれに限定されるものではなく、該高抵抗媒質121として、例えば空気を用いても良い。すなわち、該低抵抗媒質120の表面の一部を除去することで空隙を形成し、該空隙を該高抵抗媒質121からなる高抵抗部として用いる。また、本実施形態においては、該低抵抗媒質120の表面の一部を除去した凹部を形成し、該凹部に、該高抵抗媒質121を形成する場合について示した。しかしながら、特にそれに限定されるものではなく、例えば、該高抵抗媒質121を形成する領域を予め除した形状を有する、該低抵抗媒質120の型を用意し、該型を用いて該低抵抗媒質120を形成しても良い。なお、本実施形態においては、Cuを低抵抗媒質120として用いる場合について示したが、特にそれに限定されるものではなく、低抵抗媒質120として、例えばAuやAuメッキを施したCuなどを用いても良い。ここで、本実施形態におけるフェースアップ実装の場合、第1の主面140から、活性層103からの発光を外部に取りだす。したがって、より多くの発光を外部に取りだすには、該発光を取り出さない面である第2の主面141で、活性層103からの発光を反射させることが好ましい。すなわち、電流経路制御層130を構成する低抵抗媒質120の表面は、反射率の高い、例えばAuなどの金属からなることが好ましい。また、活性層103からの発光波長をλとすると、活性層103と第2の主面141との距離が、nλ/2であるときに、第2の主面141で反射した光をより多く取り出すことが可能となる。ここで、nは1以上の整数である。前記電流経路制御層が、半導体発光素子内部での電流密度分布に及ぼす影響を確認するため、図2に示した半導体発光素子200の内部における電流密度分布についてシミュレーションを行った。各層の膜厚や抵抗率などを、次のような値として計算を行った。n型半導体基板201の厚みを10μm、n型半導体層202の厚みを700nm、活性層203の厚みを100nm、p型半導体層204の厚みを500nm、低抵抗媒質220の厚みを500μm、高抵抗媒質221の厚みを1μmとした。回転対称軸250に対し回転対称な円柱形状を有しているとし、n型半導体基板201とn型半導体層202と低抵抗媒質220の半径をそれぞれ2mm、活性層203とp型半導体層204とp型電極の半径をそれぞれ100μmとした。また、n型電極211と高抵抗媒質221は、回転対称軸250に対し回転対称なリング形状を有しているとし、該n型電極211の内径r1を180μm、該n型電極211の外径r2を200μmとした。また、該高抵抗媒質221の内径r3を20μm、該高抵抗媒質221の外径を120μm、とした。また、抵抗率に関しては、n型半導体基板201の抵抗率を2.3×10-2Ωcm、n型半導体層202の抵抗率を6.9×10-3Ωcm、活性層203の抵抗率を7.3Ωcm、p型半導体層204の抵抗率を7.3×10-1Ωcmとした。また、低抵抗媒質220の抵抗率を1.7×10-6Ωcm、高抵抗媒質221の抵抗率を1×1012Ωcmとした。図2における、電流経路制御層230が形成されていない場合の計算結果を図3aに示す。図3aを参照して、曲線は半導体発光素子の活性層における電流密度分布を示している。ここで、該半導体発光素子の活性層の中心位置、すなわち、図2における回転対称軸250の位置、を図3の横軸において、0μmとしている。該活性層の中心位置から外側に行くに連れて、電流密度が増加していることが分かる。すなわち、p電極210の端付近に、電流が集中していることが分かる。これに対し、本実施形態における、すなわち、電流経路制御層230を形成した場合の計算結果を図3bに示す。該電流経路制御層230を形成することで、前記高抵抗媒質221の内周部の真上付近に位置する、活性層領域の電流密度が増加していることが分かる。この場合、n型電極211から注入された電流が、先ず、n型半導体層202およびn型半導体基板201を介して、抵抗値の低い、低抵抗媒質220に注入される。次に、該低抵抗媒質220に注入された電流が、高抵抗媒質221を迂回して、該低抵抗媒質220から、再度、n型半導体基板201およびn型半導体層202を経て、活性層203に注入される。そのため、該電流経路制御層230における電流の出口である、該高抵抗媒質221の内周部の真上付近の、該活性層203の領域における電流密度が増加する。また、半導体発光素子200のコンダクタンスは、電流経路制御層230が形成されていない場合、0.391/Ωである。これに対し、本実施形態における、すなわち、電流経路制御層230を形成した場合のコンダクタンスは、1.01/Ωである。これは、該電流経路制御層230が形成されていない場合と比較して、本実施形態1では、該半導体発光素子200の内部における水平方向の電流経路が、低抵抗媒質220となることで、水平方向に流れる電流の抵抗成分が低減するためである。以上のように、本実施形態では、前記電流経路制御層230が形成されていない場合と比較して、電流が注入される前記活性層203の領域を制御するとともに、水平方向に流れる電流の抵抗成分を低減させるという効果があることが分かる。これにより、半導体発光素子における活性層の発光領域を制御できるとともに、消費電力を低減できることで、半導体発光素子の特性を向上することができる。次に、前記n型半導体層202の厚みと前記n型半導体基板201の厚みを合計した、n型半導体層全体240の厚みtが、半導体発光素子内部での電流密度分布に及ぼす影響を確認するため、該n型半導体層全体240における抵抗成分の計算を行った。図2を参照して、本実施形態である前記電流経路制御層230を電流が経由する、すなわち、該n型半導体層全体240において垂直方向に電流が流れる場合の、該n型半導体層全体240における抵抗成分R1aR1bは、式1で表される比例関係がある。但し、ここでは半導体発光素子は、前記第2の主面に垂直な回転対称軸に対して、回転対称とされている。また、r1は前記n型半導体層の表面領域に設けられている負電極の前記回転対称軸に近い側の端と、該回転対称軸との水平方向の距離である。また、r2は前記n型半導体層の表面領域に設けられている負電極の前記回転対称軸から遠い側の端と、該回転対称軸との水平方向の距離である。また、r3は前記高抵抗部の該回転対称軸に近い側の端と、該回転対称軸との水平方向の距離である。これに対して、該電流経路制御層230を形成しない場合、すなわち、該n型半導体層全体240において水平方向に電流が流れる場合の、該n型半導体層全体240における抵抗成分R2は、式2で表される比例関係がある。上記式1および式2を用いて計算した、該n型半導体層全体240の厚みtを変化させた場合の、R1aR1bおよびR2の依存性を図4に示す。本実施形態である前記電流経路制御層230を形成した場合、該厚みtの増加に伴い、該n型半導体層全体240における電流経路が長くなるため、該抵抗成分R1aR1bは、増加することが分かる。これに対して、該電流経路制御層230を形成しない場合、該厚みtの増加に伴い、該n型半導体層全体240における電流経路の断面積が増加するため、該抵抗成分R2は、減少することが分かる。すなわち、上記式1および式2を用いて、式3で表される大小関係を満たすときに、本実施形態である前記電流経路制御層230を形成することによって、該n型半導体層全体240の実効的な抵抗値が減少する。これより、上記式3を満たす、該n型半導体層全体240の膜厚tであることが好ましい。本実施形態においては、具体的に、該膜厚tは、20μm以下であることが好ましい。なお、本実施形態における計算では、n型半導体基板201の裏面に電流経路制御層230を形成する場合について示したが、特にこれに限定されるものではなく、p型半導体層に形成しても良い。すなわち、p型半導体基板上に、p型半導体層、活性層、n型半導体層、をこの順番で結晶成長し、該p型半導体基板の裏面に電流経路制御層を形成しても良い。この場合、上記式3におけるtは、前記p型半導体基板の厚みと前記p型半導体層の厚みを合計した厚みになる。すなわち、前記活性層と前記電流経路制御層の間に形成されている半導体層の厚みtが、上記式3を満たす範囲であれば、該電流経路制御層を形成することによって、前記半導体発光素子内部における実効的な抵抗値を減少させることが可能となる。また、本実施形態における計算では、前記半導体発光素子が回転対称な形状を有している場合について示したが、特にこれに限定されるものではない。すなわち、前記負電極における前記正電極に近い側の端と、前記正電極における前記負電極から遠い側の端との水平方向の距離をr1とする。前記負電極における前記正電極に遠い側の端と、前記正電極における前記負電極から遠い側の端との水平方向の距離をr2とする。前記高抵抗部の前記負電極から遠い側の端と、前記正電極における前記負電極から遠い側の端との水平方向の距離をr3とする。この場合も、前記活性層と前記電流経路制御層の間に形成されている半導体層の厚みtが、上記式3を満たす範囲であれば、該電流経路制御層を形成することによって、前記半導体発光素子内部における実効的な抵抗値を減少させることが可能となる。[実施形態2]本発明の実施形態2では、図5に示すように、低抵抗媒質120の表面に、高抵抗媒質121を形成し、該高抵抗媒質121の周辺に、低抵抗媒質123を形成する場合について説明する。以下、その工程を説明する。図5を参照して、先ず、例えばCuからなる該低抵抗媒質120の表面に、例えば二酸化ケイ素からなる高抵抗媒質121を形成する。次に、該高抵抗媒質121の周辺に、例えばn型半導体層102およびn型半導体基板101よりも抵抗値の低い導電性接着剤からなる低抵抗媒質123を形成する。続いて、該低抵抗媒質120とn型半導体基板101とを、該低抵抗媒質123によって、接着する。この場合、該低抵抗媒質123は、n型半導体基板101の裏面と該低抵抗媒質120の表面とを張り合わせる接着剤として機能すると同時に、電流経路制御層130を構成する低抵抗媒質120の一部としても機能する。これにより、本実施形態における、電流経路制御層130が形成された半導体発光素子100が完成する。本実施形態においては、Cuを低抵抗媒質120として用いる場合について示したが、特にそれに限定されるものではなく、低抵抗媒質120として、例えばAuやAuメッキを施したCuなどを用いても良い。また、本実施形態においては、二酸化ケイ素を高抵抗媒質121として用いる場合について示したが、特にそれに限定されるものではなく、該高抵抗媒質121として、例えば空気を用いても良い。すなわち、該高抵抗媒質121として機能させたい領域を除いて、該導電性接着剤からなる低抵抗媒質123を、該低抵抗媒質120の表面またはn型半導体基板101の裏面に形成して、該低抵抗媒質120と該n型半導体基板101とを、接着する。また、本実施形態においては、伝導性接着剤を低抵抗媒質123として用いる場合について示したが、特にそれに限定されるものではなく、該低抵抗媒質123として、例えばAuを用いても良い。すなわち、n型半導体基板101の裏面に、該高抵抗媒質121として機能させたい領域を除いて、Auを蒸着することで、該Auからなる低抵抗媒質123を形成する。次に、該Auからなる低抵抗媒質123が形成された該n型半導体基板101の裏面と、最表面がAuからなる該低抵抗媒質120とを、熱を加えながら圧着する。これにより、該低抵抗媒質123であるAuと、該低抵抗媒質120の最表面に形成されているAuとが、張り合わされ、電流経路制御層130が形成された半導体発光素子100が完成する。[実施形態3]本発明の実施形態3では、フェースアップ実装である実施形態1および実施形態2とは異なり、フリップチップ実装型の半導体発光素子に、本発明を適用する場合について、図6を用いて説明する。図6において、601はn型半導体基板、602はn型半導体層、603は活性層、604はp型半導体層である。610はp型電極、611はn型電極である。620は低抵抗媒質、621は高抵抗媒質、630は該低抵抗媒質620と該高抵抗媒質621から構成される電流経路制御層である。以下、その工程を説明する。先ず、例えばn型GaNからなるn型半導体基板601上に、実施形態1の場合と同様に、例えば窒化物半導体からなる半導体発光機能部を形成する。次に、該n型半導体基板601の裏面半導体結晶成長した面の反対の面の一部の領域に、例えば二酸化ケイ素からなる高抵抗媒質621を形成する。ここで、該高抵抗媒質621の大きさ、形状、形成する位置は、実施形態1の場合と同様に、電流経路制御層630において、活性層603の所望の領域に電流を注入する迂回路を形成するように、決定される。なお、該n型半導体基板601は、実施形態1の場合と同様に、該高抵抗媒質621を形成する前に、薄膜化することが好ましい。しかしながら、これに特に限定されるものではなく、該n型半導体基板601は薄膜化されなくても良い。ここで、該n型半導体基板601は、n型半導体層602の一部として機能する。続いて、該高抵抗媒質621の表面と、該高抵抗媒質621が形成されていない該n型半導体基板601の裏面とに、低抵抗媒質620を連続して形成する。ここで、該低抵抗媒質620は、n型半導体層602、該n型半導体基板601、および該高抵抗媒質621よりも抵抗値の低い、例えばITOからなる。これにより、低抵抗媒質620からなる低抵抗部と、低抵抗媒質620よりも高抵抗である高抵抗媒質621からなる高抵抗部と、を備えた電流経路制御層630を形成することができる。次に、該n型半導体基板601を挟んで該電流経路制御層630が備えられた前記半導体発光機能部を、フリップチップ実装することで、半導体発光素子600が完成する。なお、本実施形態におけるn型半導体基板601はn型GaNに限定されるものではなく、例えば、n型Siやn型SiCであってもよい。本実施形態においては、フリップチップ実装型であるため、活性層603からの発光を、電流回路制御層630を透して、外部に取りだす。したがって、該活性層603からの発光をより多く外部に取りだすためには、高抵抗媒質621は、該活性層603からの発光に対して透明であることが好ましい。しかし、これに特に限定されるものではなく、該低抵抗媒質620よりも高抵抗であればよい。同様に、該活性層603からの発光をより多く外部に取りだすためには、該低抵抗媒質620は、該活性層603からの発光に対して透明であることが好ましい。したがって、本実施形態における該低抵抗媒質620は、透明媒質であるITOやZnOなどからなることが好ましいが、これに特に限定されるものではなく、n型半導体層602およびn型半導体基板601よりも抵抗値の低い媒質であればよい。本実施形態における低抵抗媒質620は、高抵抗媒質621の表面およびn型半導体基板601の裏面の全体に形成されている。しかしながら、これに特に限定されるものではなく、少なくともn型電極611から注入された電流が、該低抵抗媒質620を経由して、活性層603に注入できる範囲であればよい。なお、半導体発光素子600の内部における抵抗成分を、より減少させるには、該n型半導体基板601の裏面におけるn型電極611に重なる領域に、該低抵抗媒質620が形成されていることが好ましい。本実施形態においては、n型半導体基板601上に電流経路制御層630を形成しているが、これに特に限定されるものではなく、n型半導体層602上に該電流経路制御層630を形成してもよい。この場合は、該電流経路制御層630を形成する前に、該n型半導体基板601を例えば研削などによって除して、該n型半導体層602を露出させ、その露出した面上に該電流経路制御層630を形成する。また、n型半導体基板601に代えて、例えば、絶縁体であるサファイア基板を用いてもよい。この場合は、該サファイア基板上に、実施形態1の場合と同様に、例えば窒化物半導体からなる半導体発光機能部を形成する。次に、例えば、レーザリフトオフによって該サファイア基板を剥離し、剥離によって表出したn型半導体層602の面上に電流経路制御層630を形成する。つぎに、本発明の実施例について説明する。本実施例においては、本発明を適用して構成した二次元フォトニック結晶を備えた面発光レーザについて、図7を用いて説明する。本実施例の面発光レーザ700は、二次元フォトニック結晶705を含むp型ガイド層706と、活性層704と、n型クラッド層702と、n型コンタクト層701と、電極710および711とを備えている。二次元フォトニック結晶を含むp型ガイド層706およびn型コンタクト層701は、それぞれたとえばp型およびn型GaNの半導体層からなる。p型クラッド層707およびn型クラッド層702は、それぞれp型およびn型AlGaNの半導体層であり、それぞれ該p型ガイド層706およびガイド層703よりも屈折率が低い。二次元フォトニック結晶を含むp型ガイド層706、ガイド層703、p型クラッド層707、およびn型クラッド層702は、活性層704に注入されるべきキャリアが伝導する伝導層として機能する。また、該p型ガイド層706および該ガイド層703により該活性層704を挟み、該p型クラッド層707および該n型クラッド層702により該p型ガイド層706、該活性層704および該ガイド層703を挟んで、SCH構造separatedconfinementheterostructure:分離閉じ込めヘテロ構造を形成している。このため、発光に寄与するキャリアは該活性層704に、該活性層704から発光した光は該活性層704、該p型ガイド層706および該ガイド層703に、それぞれ閉じ込めるようになっている。活性層704は、窒化物半導体材料を用いた多重量子井戸構造からなっており、該量子井戸構造の井戸層および障壁層は、それぞれInGaNおよびGaNからなる。該井戸層のバンドギャップは、該障壁層、二次元フォトニック結晶を含むp型ガイド層706およびガイド層703のバンドギャップより小さい。該活性層704は、キャリアの注入により発光する。なお、本実施例における活性層704は、上記の多重量子井戸構造であるが、単一量子井戸構造であってもよい。n型コンタクト層701上およびp型コンタクト層708上には、それぞれAuからなるn型電極711およびp型電極710が形成されている。なお、本実施例における電極材料は、Auに特に限定されるものではなく、他の材料であってもよい。電極711、710間に電圧を印加することにより活性層704が発光し、該活性層704からしみ出した光が、二次元フォトニック結晶705に入射する。二次元フォトニック結晶705が有する所定の周期に一致する光は、該二次元フォトニック結晶705により回折を繰り返し、定在波が発生し、位相条件が規定される。二次元フォトニック結晶705によって位相が規定された光は、回折により該活性層704内の光にフィードバックされ、定在波を発生させる。この定在波は、該二次元フォトニック結晶705において規定される光の波長および位相条件を満足している。これにより、光は該二次元フォトニック結晶705で共振して増幅され、コヒーレントな光が、該二次元フォトニック結晶705の面の垂直方向に面発光される。次に、本実施例における面発光レーザ700の製造方法について、説明する。先ず、n型GaN基板からなるn型コンタクト層701の上に、n型AlGaNからなるn型クラッド層702と、n型GaNからなるガイド層703と、活性層704と、をこの順番で積層する。なお、該ガイド層703を形成する材料は、n型GaNに特に限定されるものではなく、ノンドープGaNであってもよい。続いて、二次元フォトニック結晶705を形成する薄膜半導体層を結晶成長させる。すなわち、例えばp型GaNからなる薄膜半導体層を、二次元フォトニック結晶705の高さに相当する膜厚で積層する。その後、電子ビーム露光によって、該薄膜半導体層上に、面内方向に二次元的かつ周期的に配列し、該面内方向に共振モードを有する二次元フォトニック結晶の形状のレジストを形成する。続いて、前記レジストをマスクとして該薄膜半導体層をドライエッチングする。その後、該レジストを除去することで、二次元フォトニック結晶705が形成される。なお、本実施例においては、レジストをマスクとしてドライエッチングを行い、前記二次元フォトニック結晶705を形成したが、前記マスクとして、例えば二酸化ケイ素を用いても良い。すなわち、二酸化ケイ素を成膜した後、該二酸化ケイ素膜上に、面内方向に二次元的かつ周期的に配列し、該面内方向に共振モードを有する二次元フォトニック結晶の形状のレジストを形成する。次に、前記レジストをマスクとして該二酸化ケイ素膜をドライエッチングする。これにより、該二次元フォトニック結晶の形状の二酸化ケイ素膜が形成される。続いて、該二酸化ケイ素膜をマスクとして、前記薄膜半導体層をドライエッチングすることで、二次元フォトニック結晶705を形成しても良い。次に、横方向成長を促進するような所定の成長条件、例えば、成長圧力を300Torr、成長温度を1150°C、にそれぞれ設定する。そして、空孔からなる二次元フォトニック結晶705を覆うように、p型GaNからなる薄膜半導体層を積層することで、二次元フォトニック結晶705を含むp型ガイド層706を形成する。ここで、二次元フォトニック結晶705は、半導体層と、該半導体層との屈折率の差を大きく出来る、空孔気体、たとえば空気を埋め込んだ状態からなることがより好ましい。より厳密には、該空孔に、結晶成長における雰囲気に含まれる気体が存在する状態であることがより好ましい。しかしながら、該空孔は、該二次元フォトニック結晶705を構成する半導体よりも低屈折率の媒質、例えば、二酸化ケイ素や窒化ケイ素で埋め込まれていても良い。この場合は、例えば、二酸化ケイ素からなるフォトニック結晶周期構造体を形成後、該フォトニック結晶周期構造体を埋め込むように、p型GaNからなる薄膜半導体層を積層することで、二次元フォトニック結晶705を形成する。なお、本実施例における、p型ガイド層706内における二次元フォトニック結晶705の位置は、任意に設定することが可能である。その場合には、該二次元フォトニック結晶705の位置を上方向に動かすのに必要な膜厚を加えて、薄膜半導体層を積層する。その後、該二次元フォトニック結晶705を形成することで、任意に設定した位置にすることが可能となる。なお、本実施例においては、p型GaNからなる薄膜半導体層を積層することで、二次元フォトニック結晶705を構成する空孔の上部を塞ぎ、該二次元フォトニック結晶705を含むp型ガイド層706を形成する場合について示した。しかしながら、これに特に限定されるものではなく、例えば、マストランスポート現象を利用して、二次元フォトニック結晶705を含むp型ガイド層706を形成しても良い。すなわち、空孔からなる二次元フォトニック結晶705に対して、V族である窒素元素の雰囲気下、例えば、N2、またはNH3を含む雰囲気下で熱処理を行うことでマストランスポート現象を生じさせ、該二次元フォトニック結晶を構成する空孔の上部を塞ぐ。続いて、p型GaNからなる薄膜半導体層を積層することで、二次元フォトニック結晶705を含むp型ガイド層706が形成される。次に、p型AlGaNからなるp型クラッド層707と、p型GaNからなるp型コンタクト層708と、をこの順番で積層する。次に、p型コンタクト層708上に、n型電極711を形成する領域を除いて、レジストを形成し、該レジストをマスクとして、n型コンタクト層701が露出するまでドライエッチングする。続いて、前記レジストを除去し、前記ドライエッチングにより一部が露出したn型コンタクト層701の表面領域およびドライエッチングされずに残されたp型コンタクト層708の表面領域に、n型電極711およびp型電極710をそれぞれ形成し、半導体発光機能部が完成する。次に、n型GaN基板からなるn型コンタクト層701の裏面を研削および研磨し、薄膜化する。続いて、n型コンタクト層701の裏面に、高抵抗媒質721のパターンを施したレジストを形成する。次に、例えば電子ビーム蒸着装置やスパッタリング装置などを用いて、二酸化ケイ素を100nmの厚みで成膜する。続いて、リフトオフを行うことにより、高抵抗媒質721が形成される。なお、本実施例における高屈折率媒質721の形成方法は、上記形成方法に特に限定されるものではなく、例えばドライエッチング法などであってもよい。この場合は、先ず、前記n型コンタクト層701の裏面に、二酸化ケイ素を成膜する。次に、前記二酸化ケイ素の膜上に、レジストマスクを形成し、所定のパターンを施した後、ドライエッチングを行うことで、高屈折率媒質721の層が完成する。また、本実施例においては、高屈折率媒質721として二酸化ケイ素を用いたが、これに特に限定されるものではなく、該低抵抗媒質620よりも高抵抗であれば他の材料であってもよい。但し、本実施例では、活性層704からの発光を、電流回路制御層730を透して、外部に取りだすため、該活性層704からの発光をより多く外部に取りだすには、該高抵抗媒質721は、該活性層704からの発光に対して透明である材料であることが好ましい。本実施例における高屈折率媒質721の膜厚は、100nmに特に限定されるものではなく、電流の流れを抑制できる範囲の膜厚であればよい。続いて、該高抵抗媒質721の表面と、該高抵抗媒質721が形成されていない該n型コンタクト層701の裏面とに、例えばITOからなる低抵抗媒質720を形成する。これにより、低抵抗媒質720からなる低抵抗部と、低抵抗媒質720よりも高抵抗である高抵抗媒質721からなる高抵抗部と、を備えた電流経路制御層730が形成される。ここで、本実施例において、活性704からの発光をより多く外部に取りだすためには、該低抵抗媒質720は、該活性層704からの発光に対して透明であることが好ましい。したがって、該低抵抗媒質720は、透明媒質であるITOやZnOなどからなることが好ましい。しかし、これに特に限定されるものではなく、ガイド層703、n型クラッド層702、n型コンタクト層701、および高抵抗媒質721よりも抵抗値の低い媒質であればよい。なお、本実施例においては、低抵抗媒質720を、高抵抗媒質721の表面およびn型コンタクト層701の裏面の全体に形成した。しかしながら、これに特に限定されるものではなく、少なくともn型電極711から注入された電流が、該低抵抗媒質720を経由して、活性層704に注入できる範囲であればよい。なお、半導体発光素子700の内部における抵抗成分を、より減少させるには、n型コンタクト層701の裏面におけるn型電極711に重なる領域に、低抵抗媒質720が形成されていることが好ましい。続いて、例えば、Auメッキが施されたCuからなる、ヒートシンク740に前記半導体発光機能部を、フリップチップ実装することで、面発光レーザ700が完成する。なお、本実施例では、n型コンタクト層701として、n型GaN基板を用いたが、これに特に限定されるものではなく、n型Si基板やn型SiC基板を用いてもよい。また、サファイア基板上に、MOCVD法により、歪緩衝層を介してn型GaNを形成することで、該n型GaNをn型コンタクト層701としてもよい。この場合は、前記サファイア基板上に前記半導体発光機能部を形成後、レーザリフトオフ法により、前記歪緩衝層を熱分解して該サファイア基板を剥離し、該剥離によって表出した前記n型コンタクト層701の裏面に、電流回路制御層730を形成する。また、本実施例では、n型クラッド層とp型クラッド層を形成することで、活性層と二次元フォトニック結晶層への光閉じ込めを向上させている。したがって、光閉じ込めを向上させるには、該n型クラッド層と該p型クラッド層を形成するのが好ましいが、これらの層の形成に特に限定されるものではなく、形成しなくてもよい。特に、p型クラッド層を形成しない場合、p型GaNと比較して高抵抗であるp型AlGaNからなるp型クラッド層による内部抵抗の増加を抑制することができる。このため、p型クラッド層を形成させる場合と比較して、面発光レーザの駆動電圧の低下が可能である。また、本実施例では、n型層と、活性層と、p型層と、をこの順番に形成しているが、この順番に特に限定されるものではなく、p型層と、活性層と、n型層と、をこの順番で形成してもよい。この場合は、二次元フォトニック結晶を含むガイド層がn型GaNからなる半導体層で形成されることになる。ここで、n型GaNは、p型GaNと比較して、低抵抗である。これより、二次元フォトニック結晶を構成する空孔により電流の流れる領域が制限された、該二次元フォトニック結晶を含むガイド層においては、該ガイド層をn型GaNで形成することにより、該ガイド層の抵抗を減少させることが可能となる。また、この場合、n型GaNと比較して高抵抗であるp型GaNからなるコンタクト層の上に電流経路制御層を形成するため、該p型GaNからなるコンタクト層における電流経路が短縮され、面発光レーザの内部抵抗をより減少することができる。