"電源投入によって所定のカウント開始値からカウントアップを開始するハードウエアのカウンタを有し、該カウンタよりカウント値を取得して当否抽選の判定対象となる乱数値を生成するハード乱数生成回路と、遊技制御プログラムの作業領域としてデータを保存可能なRAMを有し、遊技制御プログラムに沿って被制御対象の作動を制御する制御手段と、前記RAMをクリアする時に操作されるクリアスイッチと、電源投入時のセキュリティチェック終了後であってかつ通常遊技処理の前に前記クリアスイッチが操作されているか否かを判断するクリアスイッチ操作状態判断手段とを備え、前記クリアスイッチが操作されていればRAMをクリアして初期状態から起動する初期設定処理を実行し、操作されていなければ遊技を電源遮断前の状態に復旧する遊技機において、前記クリアスイッチ操作状態判断手段は、クリアスイッチがオン状態になっていることを検知するオン検知手段と、クリアスイッチがオン状態からオフ状態になったことを検知するオフ検知手段とを備え、前記ハード乱数生成回路は、前記オフ検知手段のオフ状態の検知に基づいて、ハード乱数生成回路のカウンタを所定のリスタート値からリスタートさせることを特徴とする遊技機。請求項1に記載の遊技機において、前記制御手段の前記RAMは、任意の最大カウント値を記憶可能な最大カウント値記憶手段を備え、前記ハード乱数生成回路のカウンタは、前記初期設定処理時に前記最大カウント値記憶手段に記憶された値を最大値として、前記リスタート後のカウントアップを実行し、カウント値が前記最大値に達すると前記カウント開始値に戻ってカウントアップを継続することを特徴とする遊技機。請求項1又は2のいずれかに記載の遊技機において、前記制御手段は、任意の前記リスタート値を設定可能なリスタート値設定手段を備え、該リスタート値設定手段は、前記オフ検知手段のオフ状態の検知時に前記ハード乱数生成回路により生成されたカウント値と前記制御手段固有の識別情報に基づき、又は前記カウント値と前記識別情報の内の少なくとも何れか1つに基づいて、前記リスタート値を、予め設定された複数種類の設定値の中から何れかを選択せしめ、該選択されたリスタート値から前記ハード乱数生成回路のカウンタをリスタートさせることを特徴とする遊技機。しかし、特許文献1のようなソフトウエアのプログラム処理で生成されたソフト乱数によって当否判定用の乱数を抽出する場合には、前記の手段でよいが、ハード乱数によって大当り乱数を抽出する場合には、電源投入からハード乱数が更新し続けるため、更新の開始時期と大当りとなる乱数値の位置がわかれば、大当りを狙う不正が可能となってしまう問題があった。そこで本発明は前記事情に鑑み、ハード乱数での不正行為を効果的に防止することができる遊技機を提供することを課題としてなされたものである。請求項1に記載の発明は、電源投入によって所定のカウント開始値からカウントアップを開始するハードウエアのカウンタを有し、該カウンタよりカウント値を取得して当否抽選の判定対象となる乱数値を生成するハード乱数生成回路と、遊技制御プログラムの作業領域としてデータを保存可能なRAMを有し、遊技制御プログラムに沿って被制御対象の作動を制御する制御手段と、前記RAMをクリアする時に操作されるクリアスイッチと、電源投入時のセキュリティチェック終了後であってかつ通常遊技処理の前に前記クリアスイッチが操作されているか否かを判断するクリアスイッチ操作状態判断手段とを備え、前記クリアスイッチが操作されていればRAMをクリアして初期状態から起動する初期設定処理を実行し、操作されていなければ遊技を電源遮断前の状態に復旧する遊技機において、前記クリアスイッチ操作状態判断手段は、クリアスイッチがオン状態になっていることを検知するオン検知手段と、クリアスイッチがオン状態からオフ状態になったことを検知するオフ検知手段とを備え、前記ハード乱数生成回路は、前記オフ検知手段のオフ状態の検知に基づいて、ハード乱数生成回路のカウンタを所定のリスタート値からリスタートさせる構成とする。遊技機においてRAMクリアを行うには、遊技機の電源がオフの状態でRAMクリアスイッチをオン操作し、この状態で電源をオンしてその後にRAMクリアスイッチをオフする。このとき作業者によってRAMクリアスイッチをオフ操作するタイミングが異なる。本発明はこのタイミングの差異を活用して、電源投入時にカウントアップが開始されたハード乱数生成回路のカウンタをRAMクリアスイッチのオフ時にリスタートさせるようにしたので、前記タイミングの差異によりリスタート時が不定となり、これにより大当り乱数の生成のタイミングを読まれ難くすることができ、不正行為を防止してセキュリティの強化が図れる。また大当り乱数の生成タイミングが読めないことから不正基板等の取付けも意味をなさないので、未然に不正行為を防止することができる。請求項2に記載の発明は、請求項1に記載の遊技機において、前記制御手段の前記RAMは、任意の最大カウント値を記憶可能な最大カウント値記憶手段を備え、前記ハード乱数生成回路のカウンタは、前記初期設定処理時に前記最大カウント値記憶手段に記憶された値を最大値として、前記リスタート後のカウントアップを実行し、カウント値が前記最大値に達すると前記カウント開始値に戻ってカウントアップを継続する構成とする。これによれば、ハード乱数生成回路のカウンタのカウント範囲を狭くすることができる。一般にカウント範囲に対して大当り乱数の設定範囲が占める割合が決められており、カウント範囲が狭くなる分その中に設定された大当り乱数の範囲も狭くなるので大当り乱数の範囲が特定され難くセキュリティを強化することができる。尚、前記のハード乱数生成回路のカウンタのカウント範囲とは、例えば、0000h~FFFFhまでの、総数65536個の連続したカウンタ値で構成される集合を示唆するものであり、同じく、大当り乱数の範囲設定範囲とは、例えば、0304h~0309hまでの連続した総数6個のカウンタ値で構成される集合を示唆するものである。大当たり乱数の範囲については、制御の利便を図る必要があって、前記例示のような連続したカウンタ値の集合体で設定される。また、ハード乱数生成回路のカウンタの最大カウント値を設定することによって、1種類のハード乱数生成回路によって、スペックの異なる複数種類の遊技機を容易に開発可能となる、という効果を奏する。詳述すると、一般的に遊技機を開発するに際して、基本構造は同じでスペック大当り確率の高低などが異なる製品の開発が行われる。このような場合、前記大当り乱数の範囲大当りとなるカウンタ値乱数値の集合を、ハード乱数生成回路のカウンタの、例えば、比較的前半部分換言すれば、大当り乱数設定可能領域に対応するように設定する。この場合、カウンタの後半部分はカウンタ数増減領域としてハズレとなるようにする。そして、最大カウント値を後半部分の範囲内で変更し、大当り乱数の範囲が設定されていない後半部分のカウンタ値を増減させることで、大当り乱数の総数を維持しつつハード乱数生成回路の機能するカウント値の総数を変更できる。つまり、大当り乱数の総数をハード乱数生成回路の機能するカウント値の総数で除した値である大当り確率が容易に変更可能となると共に、スペック毎に異なる種類のハード乱数生成回路を設ける必要がなくなる。また、大当り発生の性能上、前記の大当り乱数の範囲数個程度の連続した大当り乱数の集合体を、機能するカウンタの全域に亘って、可能な限り万遍なく設定することが望ましいとされている。しかし、例えばハード乱数生成回路のカウンタ例えば、0000h~FFFFhまでの、総数65536個の全域に設定し、従来同様に大当り判定用の当否判定テーブル大当り乱数の範囲が設定されたテーブルを設定すると、膨大なデータ量を使用することになり、内蔵ROMのROMデータ領域を逼迫する不都合が生じる。また、現状の一般的な当否判定テーブルのデータ量に収めようとすると、大当り乱数の範囲が著しく大きくなってしまい、機能するカウンタ全域において当る領域と当らない領域が分散されずに、大きな塊となって明確に区分けされてしまうことになり、大当り発生の性能上、当りを狙われ易いとか、当りの異常な波が発生する可能性がある、といった問題が生じる。この点、ハード乱数生成回路のカウンタの最大カウント値を、従来から用いられてきたソフト乱数の最大カウント値に合わせ、かつ大当り乱数の範囲も準用することによって、ハード乱数を使用しても、当否判定テーブルに割くデータ領域をソフト乱数を使用した場合と変わらないデータの使用量で抑えることが可能となり、かつ大当り発生の性能上も良好な状態を実現可能となる。また、開発する機種毎に当否判定テーブルに割くことが可能な領域が増減しても、ハード乱数生成回路のカウンタの最大カウント値を適宜調整することにより、個々の機種に好適に対応した判定テーブルを構成することができる。さらに、将来的に内蔵ROMのROMデータ領域が拡充されて、当否判定テーブルに割くことが可能な領域が著しく増加しても、ハード乱数生成回路のカウンタのカウント範囲の最大値例えば、前記FFFFh以下の範囲内であれば、最大カウント値を適宜調整することにより、ROMデータ領域の拡充が生み出す効果を十分に発揮することが可能となる。すなわち、大当り確率を維持しつつ、より大きな総カウント値の範囲内に大当り乱数の範囲を分散することができる。前記の複数種類の効果は、当否抽選に係る大当り乱数に限定したものではなく、遊技に必要な他の乱数をハード乱数によって生成する場合にも奏する。尚、ハード乱数生成回路のカウンタの任意の最大カウント値は、半導体チップからなるハード乱数生成回路の製造メーカー、該半導体チップを遊技機に用いる遊技機メーカー半導体チップのユーザー又は遊技機を設置する遊技店のいずれかで設定可能とするが、中でも遊技機メーカーにより設定する構成が望ましい。請求項3に記載の発明は、請求項1又は2のいずれかに記載の遊技機において、前記制御手段は、任意の前記リスタート値を設定可能なリスタート値設定手段を備え、該リスタート値設定手段は、前記オフ検知手段のオフ状態の検知時に前記ハード乱数生成回路により生成されたカウント値と前記制御手段固有の識別情報に基づき、又は前記カウント値と前記識別情報の内の少なくとも何れか1つに基づいて、前記リスタート値を、予め設定された複数種類の設定値の中から何れかを選択せしめ、該選択されたリスタート値から前記ハード乱数生成回路のカウンタをリスタートさせる構成とする。これによれば、不定なタイミングでハード乱数生成回路のカウンタをリスタートする構成に加えて、リスタート値を複数の数値から選択可能とすることによって、更に大当り乱数の生成タイミングを推知し難くすることが可能となる。尚、制御手段固有の識別情報としてCPUのユニークIDなどを用いることが望ましい。また、前記カウント値を生成するカウンタとしてハード乱数生成回路のカウンタに限らず、他のハードウエアのカウンタ、又は制御手段のプログラム処理によるソフトカウンタで構成してもよい。本発明を適用した実施形態の遊技機たるパチンコ機を説明する。図1に示すように、パチンコ機1は、縦長の固定外郭保持枠をなす外枠10にて構成の各部を保持する構造としてある。外枠10には、左側の上下の位置に設けたヒンジ101を介して、板ガラス110が嵌め込まれた前枠11および図略の内枠が開閉可能に設けてある。前枠11の板ガラス110の奥には前記内枠に保持された遊技盤2図2が設けてある。前枠11の上部の左右両側位置および外枠10の下部の左右両側位置にはそれぞれスピーカ112が設置してあり、これらにより遊技音が出力され、遊技者の趣向性を向上させる。また前枠11には遊技状態に応じて発光する枠側装飾ランプ113のほか、遊技の異常を報知するLED類が設けてある。前枠11の下半部には上皿12と下皿13とが一体に形成してある。下皿13の右側には発射ハンドル14が設けてあり、該発射ハンドル14を時計回りに操作することにより発射装置が作動して、上皿12から供給された遊技球が遊技盤2に向けて発射される。下皿13は上皿12から溢れた賞球を受ける構成で、球抜きレバーの操作により下皿13に溜まった遊技球を遊技店に備えられた別箱に移すことができる。下皿13の左側には演出ボタン15が設けてある。本パチンコ機1は所謂CR機であって、プリペイドカードの読み書きを行うプリペイドカードユニット16が付属しており、パチンコ機1には下皿13の左側に貸出ボタン171、精算ボタン172および残高表示器173が設けてある。なお、図1の18は、前枠11および前記内枠を外枠10にロックするシリンダ錠であり、該シリンダ錠18に所定の鍵を挿入し、鍵を時計回りに操作して前記内枠を開放するようになし、反時計まわりの操作により前枠11を開放する。図2に示すように、遊技盤2には外レール201と内レール202とによって囲まれた略円形の遊技領域20が形成されている。遊技領域20には、その中央部にセンターケース210が装着されている。センターケース210は中央に演出図柄表示装置21全体の図示は省略のLCDパネルが配設されている。該LCDパネルの外周には特別図柄を表示する第1特図表示装置22A、第2特図表示装置22B、普図を表示する普図表示装置23、特図の保留記憶を表示する第1特図保留数表示装置24A、第2特図保留数表示装置24B、普図の保留記憶を表示する普図保留数表示装置25が配設してある。またセンターケース210には、周知のものと同様にワープ入口、ワープ樋、ステージなどが設けられている。センターケース210の左右両側には普通図柄の作動ゲート作動口26が設置されている。センターケース210の直下には特図の抽選を実行する常時入球入賞可能な第1始動口27Aと、その直下位置にチューリップ式普通電動役物からなる特図の第2始動口27Bが設置されている。該第2始動口27Bは普通電動役物以下、単に普電役物というの開放時にのみ入球入賞可能である。普電役物は、遊技球が作動ゲート26を通過したことに起因して実行される普通図柄以下、単に普図というの抽選で当りとなると所定時間開放する。第2始動口27Bの左右両側位置には普通入賞口28が配されている。また、第2始動口27Bの下方には、開閉板にて開閉される大入賞口29が配され、盤面最下部にはアウト口203が設けられている。尚、遊技盤2の遊技領域20には、多数の遊技釘や風車が植設されている。図3に示すように、パチンコ機1の裏側は、前記遊技盤2を脱着可能に取付ける内枠30が収納されている。内枠30は、前記前枠11と同様に、一方の側縁図3の右側の上下位置が前記外枠10にヒンジ結合され開閉可能に設置されている。内枠30には、遊技球流下通路が形成されており、上方から球タンク31、タンクレール32、払出ユニット33が設けられ、払出ユニット33の中には払出装置が設けられている。この構成により、遊技盤2の入賞口に遊技球が入賞すれば球タンク31からタンクレール32を介して所定個数の遊技球賞球が払出ユニット33により払出球流下通路を通り前記上皿12に払い出される。また、本実施形態では前記賞球を払い出す払出ユニット33により貸出ボタンの操作で払い出される貸球も払い出す構成としてある。また、パチンコ機1の裏側には、主制御装置40、払出制御装置41、サブ統合制御装置42、演出図柄制御装置43、発射制御装置44、電源基板45が設けられている。サブ統合制御装置42、演出図柄制御装置43はサブ制御装置に該当する。主制御装置40、サブ統合制御装置42、演出図柄制御装置43は遊技盤2に設けられ、払出制御装置41、発射制御装置44、電源基板45は内枠30に設けられている。図3では発射制御装置44が描かれていないが、払出制御装置41の下に設けてある。また、球タンク31の右側には、外部接続端子板38が設けてあり、外部接続端子板38により、遊技状態や遊技結果を示す信号が図示しないホールコンピュータへ送られる。尚、従来はホールコンピュータへ信号を送信するための外部接続端子板には、盤用と枠用枠側外枠10、前枠11、内枠30から出力される信号をホールコンピュータへ出力するための端子の2種類を用いているが、本実施形態では、ひとつの外部接続端子板38を介して遊技状態や遊技結果を示す信号をホールコンピュータへ送信する。図4は電源基板45の正面を示す図であり、電源基板45の正面にはその右縁寄りの上下中間位置に、パチンコ機1の電源を入り切りする電源スイッチ450が設けられている。右縁寄りの下部には、主制御装置40や払出制御装置41の後述するCPUのRAMに記憶されている内容をクリアするためのRAMクリアスイッチ451が設けられている。このように両スイッチ450,451は近接配置され、片手で操作可能となっている。また電源基板45は透明樹脂からなるカバー部材で被覆されているが、両スイッチ450,451はカバー部材を外すことなくカバー部材に形成された操作用の穴部より操作可能としてある。図5は本パチンコ機1の電気的構成を示すもので、遊技の制御を司る主制御装置40を中心に構成されている。主制御装置40、払出制御装置41、サブ統合制御装置42および演出図柄制御装置43においては、何れもCPU、ROM、RAM、入力ポート、出力ポート等を備えているが、発射制御装置44にはCPU、ROM、RAM等が設けられていない。しかしこれに限るわけではなく、発射制御装置44にCPU、ROM、RAM等を設けてもよい。尚、主制御装置40は特許請求の範囲に記載の制御手段に相当する。また、以下に説明する構成の内で、主制御装置40の遊技制御プログラムに従って制御される構成は、特許請求の範囲に記載の被制御対象に相当する。主制御装置40は、裏配線中継端子板530および外部接続端子板38を介して遊技施設のホールコンピュータ500と電気的に接続される。また主制御装置40には、裏配線中継端子板530や遊技盤中継端子板531を介して、前枠ガラス枠11および内枠30が開放しているか否か検出するガラス枠開放SWスイッチ501、内枠開放SW502、第1特図始動口27Aへの入球を検出する第1始動口SW503、第2特図始動口27Bへの入球を検出する第2始動口SW504、普図始動ゲート26への入球を検出する普図作動SW505、大入賞口29への入球を検出するカウントSW506、普通入賞口28への入球を検出する左右の入賞口SW507,508等の検出信号が入力される。また主制御装置40は搭載しているプログラムに従って動作して、上述の検出信号などに基づいて遊技の進行に関わる各種のコマンドを生成し、払出制御装置41や、演出中継端子板532を介してサブ統合制御装置42、演出図柄制御装置43にコマンドを出力し、図柄表示装置中継端子板533を介して第1および第2特図表示装置22A,22B、第1および第2特図保留数表示装置24A,24B、普通図柄表示装置23および普図保留数表示装置25の表示制御を行なう。主制御装置40は、大入賞口29の開閉駆動する大入賞口ソレノイド509を制御して大入賞口29を開放作動せしめる。また第2特図始動口27Bの電動役物を開閉する普電役物ソレノイド510の作動を制御して第2特図始動口27Bを開閉する。主制御装置40からの出力信号は試験信号端子からも出力される他、図柄変動や大当り等の管理用の信号が外部接続端子板38を経てホールコンピュータ500に送られる。主制御装置40と払出制御装置41とは双方向通信が可能である。また主制御装置40は固有の識別情報としてユニークIDが付与されている。ユニークIDとして、主制御装置40のCPUの製造時に付けられるCPU毎に異なる4バイトのチップ個別ナンバや、CPUの内蔵ROMの0000h~1FBFhのデータ値から生成される4バイトのROMコードを有する。これらチップ個別ナンバおよびROMコードは遊技制御用のユーザープログラムから読取ることが可能である。払出制御装置41は、裏配線中継端子板530や払出中継端子板534を介して球タンク31が空状態になったことを検出する球切れSW520、遊技球が払い出されたことを検出する払出SW522、遊技球貯留皿が満杯状態になったことを検出する満杯SW523等の検出信号が入力される。主制御装置40から送られてくるコマンドに応じて払出モータ521を稼働させて遊技球を払い出させる。また、CRユニット端子板535を介してCRユニット16と電気的に接続され、精算表示装置173を介して球貸および精算SW171,172による貸出要求、精算要求の操作信号を受け付け、CRユニット16とデータを送受し、貸出要求信号に応じて払出モータ521を稼働させて貸球を払い出させ、CRユニット16に挿入されているプリペイドカードの残高表示を制御する。発射制御装置44は、発射停止SW524、発射ハンドル14に遊技者が接触操作していることを検出するタッチSW525等の検出信号が入力される。払出制御装置41を介して主制御装置40から送られてくるコマンドタッチSW525の信号や遊技状況を反映している、発射ハンドル14の回動信号および発射停止SW524の信号に基づいて発射モータ526を制御して遊技球を発射および停止させ、タッチランプの点灯を制御する。サブ統合制御装置42は、音量調節SWや演出ボタン15などの検出信号が入力される。主制御装置40から送られてくるコマンドに応じて、スピーカ112を駆動して音声を出力することや、各種LEDや各種ランプ113の点灯、消灯等を制御する。更に演出図柄制御装置43へキャラクタなどを表示する擬似演出や特図の擬似図柄の表示態様のコマンドを送信する。演出図柄制御装置43は、LCDパネルユニットや付属ユニットと共に演出図柄表示装置21を構成している。演出図柄制御装置43は、サブ統合制御装置42から送られてくるコマンドに応じて演出図柄表示装置21のLCDパネルの表示を制御する。図6は電源基板45と、主制御装置40、払出制御装置41を含む遊技機各部との間の給電経路および信号の伝達経路を示す。パチンコ機の電源基板45には、遊技店側に設けられたAC24V電源が、電源スイッチ450を介して電源生成回路452に給電され、電源生成回路452から主制御装置40、払出制御装置41を含む遊技機各部に給電される。電源スイッチ450はオンまたはオフの操作をするとその状態を保持するタイプが用いられる。電源生成回路452における全波24V出力は電源電圧監視回路453に入力し、電源電圧監視回路453による全波24V出力の有無の検出結果に基づいてリセット信号発生回路455がリセット信号を出力もしくは解除する。すなわち、電源電圧監視回路453は所定の基準電圧以上の電圧が出力されない非出力状態が所定の時間継続すれば全波24V出力停止と判断し、リセット信号発生回路455は全波24V出力停止との前記判断に応じてリセット信号を出力する。一方、全波24V出力が開始されるとリセット信号は解除される。ここで、リセット信号の出力とはロウレベルの信号を出力することであり、解除とはロウレベルからハイレベルに変化することをいう。尚、リセット信号の解除は、全波24V出力の検出時点から遅延時間図13のTaの後なされる。リセット信号発生回路455のリセット信号出力は主制御装置40、払出制御装置41それぞれのCPU401、411のリセット端子に送信される。電源電圧監視回路453の出力に対応して停電信号を発する停電信号発生回路454が設けてあり、停電等の電源遮断時に停電信号を各制御装置のCPU401、411のNMI端子に送信するようになっている。停電信号は電源遮断に伴ってハイレベルからロウレベルに変化する信号であり、リセット信号が出力するに先立って出力するように出力タイミングが設定されている。また、電源基板45は、コンデンサを含み構成されたバックアップ電源生成回路457によりDC5Vのバックアップ電源VBBを生成する構成となっており、バックアップ電源VBB出力は各制御装置のCPU401、411のバックアップ端子VBBに出力され、停電時には後述するように各制御装置のCPU401、411のRAMの記憶内容を保持する。電源基板45のRAMクリアスイッチ451は各制御装置のCPU401、4111の各RAM404,414に記憶されている内容をクリアするものである。RAMクリアスイッチ451には押下時のみオンし、離すとオフする押し釦タイプのものが用いられ、RAMクリアスイッチ451がオンであれば、RAMクリア信号発生回路456が、ハイレベルの信号であるRAMクリア信号を主制御基板40、払出制御基板41それぞれの入力ポート402,412に対して所定の時間が経過するまで又はRAMクリアスイッチ451がオフされるまで出力する。ここで電源スイッチ450のオンからリセット信号解除までの遅延時間Taは例えば100msに設定され、RAMクリア信号を発生させるにはRAMクリアスイッチ451を押下しながら電源スイッチ450をオンすることになる。なお、各制御装置のCPU401、411は入力ポート402、412におけるRAMクリア信号の有無を監視する。主制御装置40のCPU401には、CPUと同様に半導体からなるハードウエアのカウンタをカウントアップしてハード乱数を生成する乱数生成回路46が一体に組み込まれている。乱数生成回路46の概要を図7に示す。ハード乱数生成回路46は、その内部に乱数生成カウンタ460を備えており、パチンコ機1より詳しくはCPU401の通電と略同時に起動して、主制御装置40に設けられたクロック回路からのシステムクロック信号SCLKを適宜分周してなるタイミングでハード乱数の数値を更新していく。ハード乱数は2バイトのデータからなり、0000h~FFFFhまでの65536通りの数値で構成される。ハード乱数生成回路46のカウンタ460は電源投入からの起動時、0000hからカウントを開始するカウント開始値。またハード乱数生成回路46は、CPU401の指令により、カウンタ460がカウント途中で所定のリスタート値に移行してこれからカウントを再開リスタートすることが可能であり、リスタート値をCPUのユーザー遊技機メーカーにより予め設定された複数種類の数値から選択可能な構成である。更には最大カウント値を設定することによりカウント範囲を縮小可能な構成としてある。カウント範囲の縮小とは、0000h~FFFFhの中から最大カウント値を設定し、カウントが最大カウント値に達すると、これをカウント上限としてカウント開始値0000hに戻ってカウントを継続する。尚、リスタート値および最大カウント値は、プログラム内の数値設定機能などを使用して予め設定することなど、でもよい。ハード乱数生成回路46は、乱数値レジスタ461~463を備えており、乱数生成カウンタ460で生成されたハード乱数は、これら乱数値レジスタ461~463のいずれかに格納される。格納するレジスタの指定は、予め乱数値取り込みレジスタ464に対応する値をセットすることにより行なわれる。具体的には、乱数値を乱数値レジスタ1に格納したい場合は、乱数値取り込みレジスタ464に1をセットし、乱数値レジスタ2に格納したい場合は乱数値取り込みレジスタ464に2をセットし、乱数値レジスタ3に格納したい場合は乱数値取り込みレジスタ464に3をセットしておく。続いて図8に基いて、電源投入時に主制御装置40のCPU401により実行される処理について説明する。先ず、電源スイッチ450が操作されてパチンコ機が通電状態となり、リセット信号が解除されてCPU401自体のセキュリティチェックが終了すると、本処理が実行され、電源投入の初期処理を実行するs100。またリセット信号が解除されると、ハード乱数生成回路46のカウンタ460がカウント開始値0000hからのカウントを開始する次にS101の処理においてRAMクリア信号がオンであるか否かを確認する。RAMクリア信号はリセット信号の解除時にRAMクリアスイッチ451がオン状態であればオンになるもので、実質的に、電源投入時にRAMクリアスイッチ451がオン状態であったか否かを確認する。S101の処理は特許請求の範囲に記載のクリアスイッチ操作状態判断手段に相当する。RAMクリア信号がオンでなければS101:no、S102において遅延処理1を実行する。この処理は、ハード乱数生成回路46のカウンタ460の値が主制御装置40固有のユニークID識別情報に基づく数値に達するまでの時間、処理の進行を遅延させる。尚、前記数値としてユニークIDの全部又は一部の数値に達するまで遅延させる構成でもよく、更に前記数値としてユニークIDに基づいて所定の演算を行った数値に達するまで遅延させる構成でもよい。更に前記カウンタとしてハード乱数生成回路46のカウンタ460に限らず、主制御装置40内部の他のハードウエアのカウンタ、又はCPU401のプログラム処理によるソフトカウンタで構成してもよい。電源投入時にRAMクリア信号がオンではなかった場合S101:noは、パチンコ機を電源遮断時の状態に復旧通常の電源投入する。そのためにまず、電源遮断が発生したときの電源断時の発生情報が正常か否かを確認しS103、正常であればS103:yes、RAMの判定値を算出しS104、その判定値が正常か否かを確認するS105。RAMの判定値とは電源遮断時にRAMに保存された値で、S105の処理では、前記S104の処理で算出された値と、RAMに保存された値が一致するか否かを確認する。前記RAMの判定値が正常、すなわち判定値が保存された値と一致していればS105:yes、電源復帰時の処理を行うS106。この処理では、例えば、電源断時の発生情報のクリアや、サブ統合制御装置43を電源遮断時の遊技状態に復帰させるためのコマンド送信などを行なう。そして続くS107の処理においてハード乱数生成回路46のリスタート処理を行う。図9に示すように、乱数生成回路リスタート処理では、先ず、ハード乱数のカウントの上限値となる前記最大カウント値が設定されているか否か確認するS200。最大カウント値は、ユーザーとして例えば遊技機メーカーにより予め設定可能であって、設定された最大カウント値は主制御装置40のRAM404に記憶されている。尚、RAM404は特許請求の範囲に記載の最大カウント値記憶手段に相当する。前記最大カウント値の設定があればS200:yes、続いてリスタート時にカウントを開始する前記リスタート値が設定されているか否かを確認するS201。リスタート値の設定があればS201:yes、リスタート値選択処理に移行して、リスタート値を選択する。図10に示すように、リスタート値選択処理では、先ず現時点でのハード乱数値を取得するS300とともに、主制御装置40固有の前記ユニークIDの読み出しを行うS301。次に前記ハード乱数値と前記ユニークIDとを加算して、加算結果を2進数に変換した場合の下2桁の数値を算出するS302。そして前記下2桁の数値に応じて基準となるテーブルよりリスタート値を選択するS303。例えば、図11に示すように、下2桁の数値が00bであればリスタート値として0007hを、下2桁の数値が10bであればリスタート値として0021hを選択する。前記基準となるテーブルはユーザ遊技機メーカーにより設定されたものを用いる。尚、リスタート値選択処理は特許請求の範囲に記載のリスタート値設定手段に相当する。尚、リスタート値の選択に係る選択処理は、上述した方法に限定せず、他の演算等を用いた方法でもよい。図9に戻って、S203の処理では、前記選択されたリスタート値に戻ってこれからカウントアップを開始し、かつカウントの上限値を設定されている前記最大カウント値として、該カウント値に達すると、前記カウント開始値0000hに戻ってカウントアップを継続する。すなわち、選択したリスタート値をセットし、かつ、設定された最大カウント値をカウントの上限値としてセットして、これにより、リスタート値からカウントアップを開始して、カウント値が最大カウント値に達したらカウント開始値に戻ってカウントアップを継続する。前記S201の処理においてリスタート値の設定がなければS201:no、すなわちユーザーによる任意の数値設定がなされていなければ、続くS204の処理において、リスタート値として0001hを設定し、0001hに戻ってこれからカウントアップを開始し、かつカウントの上限値を設定されている前記最大カウント値として、該カウント値に達すると、前記カウント開始値0000hに戻ってカウントアップを継続する。前記S200の処理において最大カウント値の設定がなければS200:no、すなわちユーザーによる任意の数値設定がなされていなければ、S205の処理において前記S201の処理と同様にリスタート値が設定されているか否かを確認する。リスタート値の設定がなければS205:no、続くS206の処理において、リスタート値として0001hを設定し、0001hに戻ってこれからカウントアップを開始する。この場合、カウントの上限値は前記FFFFhであり、FFFFhに達すると、前記カウント開始値0000hに戻ってカウントアップを継続する。S205の処理においてリスタート値の設定があればS205:yes、続くS207の処理では前記S202の処理と同様にリスタート値選択処理に移行してリスタート値を選択し、S208の処理において、前記選択されたリスタート値に戻ってこれからカウントアップを開始する。またカウントの上限値はFFFFhであり、これに達すると、前記カウント開始値0000hに戻ってカウントアップを継続する。その後、図8に戻って、割り込み設定を行いS108、メインルーチンに移行する。尚、S107における乱数生成回路リスタート処理では、後述するS114とは異なり、前回の電源投入時に設定されてRAMに記憶されているリスタート値や最大カウント値に基づいて、処理を実行するように構成してもよい。図12に示すようにメインルーチンは本処理S400~S409,S420と残余処理S410とで構成され、先ず2ms周期又は4ms周期の割り込み信号に起因して開始され、最初に正常割り込みか否かを判断するS400。この判断はRAMの特定アドレスに特定の数値が書き込まれているか否かに基づいて行われ、ここで否定判断S400:noなら初期設定S420を実行する。前述の正常割り込みか否かを判断するための数値は、この初期設定の一環としてRAMに書き込まれる。正常割り込みならS400:yes、初期乱数更新処理S401、大当り図柄決定用乱数の更新処理S402、普図の当り判定用乱数の更新処理S403、特図のリーチに関するリーチ判定用乱数の更新処理S404、特図の変動パターンに関する変動パターン決定用乱数の更新処理S405、入賞確認処理S406、当否判定処理S407、各出力処理S408、不正監視処理S409を行って、次に割り込み信号が入力されるまでの残余時間内には初期乱数更新処理S410をループ処理する。次に電源投入時にRAMクリア信号がオンの状態を説明する。RAMクリア信号は、図13に示すように、作業者によりRAMクリアスイッチ451がオンに操作された状態で電源が投入されてTa時間経過後にリセット信号が解除されたときにオンとなる。またリセット信号の解除により、主制御装置40においてCPU401がセキュリティチェックT1を開始するとともに、ハード乱数生成回路46がカウント開始値0000hからカウントを開始する。尚、CPU401のセキュリティチェックではROMの内容が正規の内容であるか否かをチェックする、正規の内容であれば、CPU401はROMのプログラムに沿って遊技の制御を開始する。RAMクリア信号は作業者がRAMクリアスイッチ451の操作を終えたときにオフとなる。図8に戻って前記S101の処理においてRAMクリア信号がオンであればS101:yes、遅延処理2を実行するS106。図14に示すようにこの処理では、RAMクリア信号がオフになったか否かを確認しS500、オフになるまでこの処理を繰り返し、この間に他の処理の進行を遅延させる構成である。これにより、以降の処理のタイミングが不定となる。よってRAMクリア信号がオフとなるとS500:yesとリターンして、図8のS111の処理に移行する。尚、S110の遅延処理2は、上述したS102の遅延処理1とは異なる構成としているが、遅延処理1と同じ構成としてもよい。また、遅延処理1および2は、他の遅延時間生成方法を用いてもよい。S111の処理においてRAMの記憶内容を全て0クリアし、続いてプログラム処理により生起されるソフト乱数の初期値乱数設定処理を実行するS112。この処理では、ハード乱数生成回路46の前記乱数レジスタ1,2461,462から取得した複数のハード乱数値を所定の演算処理によりソフト乱数の初期値を算出することが望ましい。こうして初期値乱数設定処理が終了するとRAMの初期設定を行いS113、その後にRAMクリアがされない状態での電源復帰の処理と同様に乱数生成回路リスタート処理図9に移行してハード乱数生成回路46のリスタート処理を行うS114。続いて割り込み設定を行いS115、メインルーチン図12に移行する。尚、S111~S115の処理は特許請求の範囲に記載の初期設定処理に相当する。尚、本電源投入時の処理では、前記S103の処理における電源遮断時の発生情報が異常な場合S103:no、又は前記S105の処理におけるRAM判定値が異常な場合S105:noには、電源遮断状態への復旧が不可能であるため、RAMクリア時と同様に前記S111ないしS115の処理を実行する。RAMクリアを伴う電源投入時には、電源オフの状態でRAMクリアスイッチをオン操作し、この状態で電源をオンしてその後にRAMクリアスイッチ451をオフする。本実施形態のパチンコ機1によれば、電源の投入によりカウントアップを開始したハード乱数生成回路46のカウンタを、RAMクリアスイッチ451のオフ操作に伴うRAMクリア信号のオフによりリスタートさせる。この際に作業者がRAMクリアスイッチ451をオフ操作するタイミングはまちまちとなり、その都度、電源投入からハード乱数生成回路46のリスタートまでの時間T2、図13参照が相違しかつ遅延する遅延処理2。よってリスタートのタイミングが不規則となることで、大当り乱数の生成のタイミングを読まれ難くすることができる。また本パチンコ機1では、ハード乱数生成回路46をリスタートさせるリスタート値を、設定可能とし、予め設定された複数の数値の中から、遊技機の有する固有の情報と遊技機のその時の状況に応じて選択するように構成したので、前記のようにリスタートのタイミングが不明である上、リスタート開始位置数値も不明となるので確実に大当り乱数の生成のタイミングを狙い撃つことが困難となる。このように本パチンコ機1はセキュリティが強固となって不正行為を確実に防止することができる。また本パチンコ機1は、ハード乱数生成回路46のカウンタの最大カウント値を設定可能とし、これを設定することで、前記カウンタがカウント可能な0000h~FFFFhよりもカウント範囲を狭くするカウント範囲を減少させることができる。一般にパチンコ機での乱数の生成構成は、全ての乱数範囲カウント範囲に対して大当り乱数の範囲の割合が決められており、最大カウント値の設定により総乱数範囲が狭くなり、その分、大当り乱数範囲も狭くすることができる。従って大当り乱数の推測や狙い撃ちを困難にし、パチンコ機のセキュリティを強化して不正行為の防止を図れる。更に、ハード乱数生成回路46のカウンタの最大カウント値を設定することによって、1種類のハード乱数生成回路によって、スペックの異なる複数種類の遊技機を容易に開発可能となる。一般的にパチンコ機を開発する場合、同一の機種で大当り確率などのスペックが異なる複数の製品の開発が行われる。この場合、大当り乱数の範囲を、ハード乱数生成回路のカウンタの、例えば、比較的前半部分に設定する。そして、最大カウント値を後半部分の範囲内で変更するようになし、大当り乱数の範囲が設定されていない後半部分のカウンタ値を増減させることで、大当り乱数の総数を維持しつつハード乱数生成回路の機能始動口入賞時に抽出可能するカウント値の総数を変更可能となる。即ち、大当り乱数の総数を変えることなくハード乱数生成回路の機能するカウント値の総数を変更することで容易に大当り確率を変更することができ、もってスペック毎に異なる種類のハード乱数生成回路を設ける必要がなくなる。またパチンコ機では、前記大当り乱数の範囲を、機能するカウンタの全域に亘って、可能な限り万遍なく設定することが望ましいとされている。しかし、総数が膨大なハード乱数生成回路のカウンタ例えば、0000h~FFFFhまでの、総数65536個の全域に設定し、従来同様に大当り判定用の当否判定テーブルを設定すると、膨大なデータ量を使用することになり、内蔵ROMのROMデータ領域を逼迫する不都合が生じる。また、現状の一般的な当否判定テーブルのデータ量に収めようとすると、大当り乱数の範囲が著しく大きくなってしまい、機能するカウンタ全域において当る領域と当らない領域が分散されずに、大きな塊となって明確に区分けされてしまうことになり、大当り発生の性能上、当りを狙われ易いとか、当りの異常な波が発生する可能性がある、といった問題が生じる。この点、ハード乱数生成回路のカウンタの最大カウント値を、従来から用いられてきたソフト乱数の最大カウント値に合わせ、かつ大当り乱数の範囲も準用することによって、ハード乱数を使用しても、当否判定テーブルに割くデータ領域をソフト乱数を使用した場合と変わらないデータの使用量に抑えることが可能となり、かつ大当り発生の性能上も良好な状態を実現可能となる。また、機種毎に当否判定テーブルに割くことが可能な領域が増減しても、ハード乱数生成回路のカウンタの最大カウント値を適宜調整することにより、個々の機種に好適に対応した判定テーブルを構成することができる。さらに、将来的に内蔵ROMのROMデータ領域が拡充されて、当否判定テーブルに割くことが可能な領域が著しく増加しても、ハード乱数生成回路のカウンタのカウント範囲の最大値例えば、前記FFFFh以下の範囲内であれば、最大カウント値を適宜調整することにより、ROMデータ領域の拡充が生み出す効果を十分に発揮することが可能となる。すなわち、大当り確率を維持しつつ、より大きな総カウント値の範囲内に大当り乱数の範囲を分散することができる。本パチンコ機のRAMクリアを伴わない通常の電源復帰時には、電源投入時にカウントアップを開始したカウンタが、主制御装置40固有のユニークIDを基準とする数値に達するまでハード乱数生成回路46のリスタートを遅らせるようになし遅延処理1、大当り乱数の生成のタイミングを読まれ難くしている。またRAMクリアを伴う電源投入時と同様に、リスタート値の設定および最大カウント値の設定の各処理を行い、これらの作用効果が相まって通常の電源復帰時でも大当り乱数の推測や狙い撃ちを困難にして不正行為防止効果を奏する。尚、特許請求の範囲に記載の本発明は前記実施形態の構成に限定されるものではなく、本発明の要旨を逸脱しない範囲でさまざまに実施できることは勿論である。例えば、RAMクリアを伴う電源投入時のハード乱数生成回路46のリスタート処理において、前記RAMクリア信号のオフを待つ遅延処理2と、前記カウンタがユニークIDに基づく数値に達するまで待つ遅延処理1を組合わせて、リスタートのタイミングを不定にする構成としてもよい。また遅延処理2と単に所定の時間を待つタイマによる遅延処理とを組合わせてもよい。通常の電源復帰時のハード乱数生成回路46のリスタート処理においても遅延処理1に限らず他の遅延処理によりリスタートを遅らせるようにしてもよい。また前記リスタート値として、設定された複数の中から選択するのではなく、単に予め決められた1つ数値からリスタートするようにしてもよい。前記最大カウント値として、予め決められた数値に限らず、遊技機の状態やユニークID等に応じてプログラム処理により設定するように構成してもよい。更に本発明は、ハード乱数を使用する遊技機であれば、パチンコ機に限らずパチスロ機、封入式のパチンコ機およびパチスロ機等、他の遊技機に適用することは勿論である。"