"少なくとも1つの主面と、複数のセラミック絶縁層及び複数の内部電極層を積層してなる電極積層部と、前記電極積層部の積層方向の外面を覆うように設けられた複数のセラミック絶縁層からなるカバー層部と、前記電極積層部の積層方向に延びて前記複数の内部電極層に接続された複数のビア電極と、前記主面側となる前記カバー層部の表面上に設けられ、前記ビア電極の端部に接続された表層電極と、前記表層電極上に凸設される突起状導体とを備えた電子部品の製造方法であって、前記ビア電極の周囲となる位置の前記セラミック絶縁層間に段差補正層を介在させた状態で前記カバー層部を形成するカバー層部形成工程と、前記カバー層部の表面において、前記表層電極を形成する表層電極形成工程と、前記表層電極を形成した前記カバー層部上に、感光性を有するネガ型のめっきレジスト用ドライフィルムを設けるフィルム設置工程と、直描露光機を用いてレーザを走査しながら照射して、前記ドライフィルムの露光を行う際に、前記突起状導体を形成するための形成予定領域の外側領域を感光させるべく入射したレーザが、前記表層電極に当たって向きを変え前記外側領域に反射するように露光を行う露光工程と、露光された前記ドライフィルムを現像して、前記表層電極の表面における前記形成予定領域を露出させる開口部を有しためっきレジストを形成する現像工程と、前記開口部を介して露出する前記表層電極に対してめっきを施すことにより、前記突起状導体を形成する導体形成工程と、前記めっきレジストを除去する剥離工程とを含むことを特徴とする電子部品の製造方法。前記表層電極形成工程では、島状電極と、前記島状電極よりも面積が大きいプレーン電極とが前記表層電極として形成され、前記カバー層部形成工程では、前記島状電極に対応する前記段差補正層よりも前記プレーン電極に対応する前記段差補正層の厚さを厚くすることを特徴とする請求項1に記載の電子部品の製造方法。前記表層電極形成工程では、島状電極と、前記島状電極よりも面積が大きいプレーン電極とが前記表層電極として形成され、前記カバー層部形成工程では、前記島状電極に対応する前記段差補正層よりも前記プレーン電極に対応する前記段差補正層の層数を多くすることを特徴とする請求項1または2に記載の電子部品の製造方法。前記表層電極形成工程では、前記形成予定領域の外側領域に対応する電極表面が前記主面に対して前記形成予定領域の外側に向かって傾斜するように前記表層電極を形成することを特徴とする請求項1乃至3のいずれか1項に記載の電子部品の製造方法。前記電子部品は、前記セラミック絶縁層が誘電体層として機能するセラミックコンデンサであることを特徴とする請求項1乃至4のいずれか1項に記載の電子部品の製造方法。前記電子部品は、コア主面及びコア裏面を有する樹脂コア基板内、または、樹脂層間絶縁層及び導体層を積層した構造を有する配線積層部内に収容される基板内蔵用部品であることを特徴とする請求項1乃至5のいずれか1項に記載の電子部品の製造方法。ところで、ビアアレイタイプのセラミックコンデンサでは、複数の内部電極層においてビア電極が貫通する領域にクリアランスホールが一層おきに設けられている。従って、コンデンサ本体におけるビア電極の周囲では、内部電極層の層数が半分になり、その部分だけ厚さが薄く形成される。また、表層電極と同様にビア電極も、ニッケルを主体として形成されたメタライズ金属層からなる。このため、焼成時におけるビア電極の収縮は、周囲のセラミック誘電体層よりも大きくなる。このビア電極の収縮に伴い表層電極の一部もコンデンサ本体の内側に引き込まれてしまう。この結果、ビア電極の上部及びその近傍の表層電極は、表面が凹んだ状態で形成される。このように表面が凹んだ表層電極上に突起状導体を形成する場合には、以下のような問題点が生じてしまう。具体的には、ネガ型のめっきレジスト用ドライフィルムを用いる場合、めっきレジストとして残る部分突起状導体を形成するための開口部以外の部分を感光させる。このとき、電極表面115が凹んでいると、未感光部との境界近傍にてドライフィルム180を露光させた入射光202は、表層電極111の電極表面115で反射して未感光部であるべき部分開口部182となる部分を感光させてしまう図17参照。この露光後のドライフィルム180を現像して、開口部182を有するめっきレジストを形成すると、めっきレジストの開口部の側面に凹凸ができる。特に、特許文献1のように、直描露光機を使用してめっきレジスト用ドライフィルム180を露光する場合、入射光202が比較的強くなるため、反射による凹凸が顕著になる。この後、電解銅めっきを行ってめっきレジストを介して表層電極111に突起状導体を形成すると、めっきレジストの開口部の側面に形成された凹凸に食い込む形で突起状導体のめっき層が形成される。そして、突起状導体の形成後、めっきレジストの除去を行う場合、突起状導体の側面にめっきレジストの一部レジスト残渣が残り、めっきレジストを完全に剥離することが困難となる。セラミックコンデンサの基板内蔵時において、突起状導体は粗化処理が施されることで表面が荒らされ、配線基板を構成する樹脂絶縁層と突起状導体との密着性を高めるようにしている。しかしながら、突起状導体の側面にレジスト残渣が存在すると、その粗化処理を十分に行うことができないため、樹脂絶縁層との密着性が悪化してしまう。また、めっきレジストは、配線基板の樹脂絶縁層と比較すると耐水性が劣るため、突起状導体の側面にレジスト残渣が存在すると、その部分から水分が浸入しやすくなってしまう。本発明は上記の課題に鑑みてなされたものであり、その目的は、表層電極において接続信頼性の高い突起状導体を形成することができる電子部品の製造方法を提供することにある。そして上記課題を解決するための手段手段1としては、少なくとも1つの主面と、複数のセラミック絶縁層及び複数の内部電極層を積層してなる電極積層部と、前記電極積層部の積層方向の外面を覆うように設けられた複数のセラミック絶縁層からなるカバー層部と、前記電極積層部の積層方向に延びて前記複数の内部電極層に接続された複数のビア電極と、前記主面側となる前記カバー層部の表面上に設けられ、前記ビア電極の端部に接続された表層電極と、前記表層電極上に凸設される突起状導体とを備えた電子部品の製造方法であって、前記ビア電極の周囲となる位置の前記セラミック絶縁層間に段差補正層を介在させた状態で前記カバー層部を形成するカバー層部形成工程と、前記カバー層部の表面において、前記表層電極を形成する表層電極形成工程と、前記表層電極を形成した前記カバー層部上に、感光性を有するネガ型のめっきレジスト用ドライフィルムを設けるフィルム設置工程と、直描露光機を用いてレーザを走査しながら照射して、前記ドライフィルムの露光を行う際に、前記突起状導体を形成するための形成予定領域の外側領域を感光させるべく入射したレーザが、前記表層電極に当たって向きを変え前記外側領域に反射するように露光を行う露光工程と、露光された前記ドライフィルムを現像して、前記表層電極の表面における前記形成予定領域を露出させる開口部を有しためっきレジストを形成する現像工程と、前記開口部を介して露出する前記表層電極に対してめっきを施すことにより、前記突起状導体を形成する導体形成工程と、前記めっきレジストを除去する剥離工程とを含むことを特徴とする電子部品の製造方法がある。手段1に記載の発明によると、カバー層部形成工程において、ビア電極の周囲となる位置のセラミック絶縁層間に段差補正層が介在された状態でカバー層部が形成される。この場合、カバー層部においてビア電極の周囲となる表面は凹みのない形状となる。そして、表層電極形成工程では、カバー層部の表面に表層電極が形成されるので、電極表面を凸状に形成することができる。その後、フィルム設置工程において、感光性を有するネガ型のめっきレジスト用ドライフィルムがカバー層上に設けられた後、露光工程では、直描露光機を用いてレーザを走査しながら照射して、めっきレジスト用ドライフィルムが露光される。この際、めっきレジスト用ドライフィルムにおいて、突起状導体の形成予定領域の外側領域にレーザが入射され、その外側領域が感光される。このとき、形成予定領域の外側領域を感光させたレーザは表層電極に当たって反射する。ここで、レーザの入射光は、凸状に形成した表層電極の電極表面の傾斜により、形成予定領域側ドライフィルムの未感光部側には反射せずに、形成予定領域の反対側にある外側領域側ドライフィルムの感光部側に向かって確実に反射する。従って、現像工程においてドライフィルムを現像してめっきレジストを形成すると、突起状導体の形成予定領域には、凹凸がない滑らかな側面を有する開口部が設けられる。この後、導体形成工程において、めっきレジストの開口部を介して表層電極にめっきが施されると、開口部の側面に凹凸がないため、その側面にめっき層が噛み込むことなく突起状導体を形成することができる。従って、剥離工程では、突起状導体の側面にめっきレジストを残すことなく確実に除去することができる。この結果、突起状導体の表面粗化処理を確実に行うことができ、突起状導体の接続信頼性を十分に確保することができる。表層電極形成工程で形成される表層電極は、島状電極と、島状電極よりも面積が大きいプレーン電極とを有していてもよい。表層電極は、一般に導体ペーストを用いた印刷法にて形成される。この場合、島状電極は凸状に形成され易く、プレーン電極は島状電極よりも平坦状に形成され易い。従って、島状電極に対応する段差補正層よりもプレーン電極に対応する段差補正層の厚さを厚く形成したり、島状電極に対応する段差補正層よりもプレーン電極に対応する段差補正層の層数を多くしたりすることがより好ましい。さらに、島状電極に対応する段差補正層よりもプレーン電極に対応する段差補正層の面積を大きくしてもよい。このようにすると、パターン形状が異なる島状電極とプレーン状電極とにおいて、凸状の電極表面をより確実に形成することができる。表層電極形成工程では、形成予定領域の外側領域に対応する電極表面が主面に対して形成予定領域の外側に向かって傾斜するように表層電極を形成することが好ましい。このように表層電極を形成すると、ドライフィルムの露光時において、形成予定領域の外側に入射したレーザは、表層電極の傾斜により形成予定領域の外側に向かって確実に反射する。従って、めっきレジストにおける突起状導体の形成予定領域に、凹凸がない滑らかな側面を有する開口部を設けることができる。電子部品としては、セラミック絶縁層が誘電体層として機能するセラミックコンデンサを挙げることができる。また、セラミックコンデンサとしては、複数のビア電極が全体としてアレイ状に配置され、電極積層部における複数の内部電極層にてビア電極を包囲するようにクリアランスホールが設けられたビアアレイタイプのセラミックコンデンサがより好ましい。このセラミックコンデンサでは、コンデンサのインダクタンスの低減化が図られ、ノイズ吸収や電源変動平滑化のための高速電源供給が可能となる。また、コンデンサ全体の小型化が図りやすい。さらに、小さい割りに高静電容量が達成しやすく、より安定した電源供給が可能となる。電子部品は、コア主面及びコア裏面を有する樹脂コア基板内、または、樹脂層間絶縁層及び導体層を積層した構造を有する配線積層部内に収容される基板内蔵用部品であることが好ましい。この場合、電子部品における突起状導体側面のレジスト残渣が確実に除去されるため、基板内蔵時において突起状導体の粗化処理を確実に行うことができる。この結果、配線基板を構成する樹脂層間絶縁層との密着性を十分に確保することができる。また、耐水性が劣るめっきレジストが突起状導体の側面に残らないので、その部分からの水分の浸入も回避され、配線基板の耐水性を確保することができる。段差補正層は、カバー層部を構成するセラミック絶縁層と同じ絶縁層であってもよいし、内部電極層と同じ金属層であってもよい。このようにすると、段差補正層の形成材料として、新たな材料を別途用意する必要がない。また、カバー層部と同時に焼成できるため、製造コストの増加を抑えることができる。段差補正層は、クリアランスホールの幅に対応した幅を有することが好ましい。より具体的には、段差補正層は、クリアランスホールと略等しい直径を有し、そのクリアランスホールに対して電極積層部の積層方向に重なる位置に配置されることが好ましい。このようにすると、電極積層部においてクリアランスホールを設けたことによる厚みの差を確実に抑制することができる。導体形成工程において、表層電極には100μm以上の厚さを有する突起状導体を形成することが好ましい。このような突起状導体を表層電極上に形成することにより、配線基板への内蔵時に、突起状導体が配線基板を構成する樹脂絶縁層に噛み込み、電子部品の位置ずれが防止される。しかも、突起状導体を形成することで、電子部品と樹脂絶縁層との接触面積が大きくなるため、両者の密着性が向上する。電極積層部及びカバー層部を構成するセラミック絶縁層としては、アルミナ、窒化アルミニウム、窒化ほう素、炭化珪素、窒化珪素などといった高温焼成セラミックの焼結体が好適に使用されるほか、ホウケイ酸系ガラスやホウケイ酸鉛系ガラスにアルミナ等の無機セラミックフィラーを添加したガラスセラミックのような低温焼成セラミックの焼結体が好適に使用される。この場合、用途に応じて、チタン酸バリウム、チタン酸鉛、チタン酸ストロンチウムなどの誘電体セラミックの焼結体を使用することも好ましい。誘電体セラミックの焼結体を使用した場合、静電容量の大きなコンデンサを実現しやすくなる。内部電極層、ビア電極、及び表層電極としては、メタライズ導体であることが好ましい。なお、メタライズ導体は、金属粉末を含む導体ペーストを従来周知の手法、例えばメタライズ印刷法で塗布した後に焼成することにより、形成される。同時焼成法によってメタライズ導体及びセラミック絶縁層を形成する場合、メタライズ導体中の金属粉末は、セラミック絶縁層の焼成温度よりも高融点である必要がある。例えば、セラミック絶縁層がいわゆる高温焼成セラミック例えばアルミナ等からなる場合には、メタライズ導体中の金属粉末として、ニッケルNi、タングステンW、モリブデンMo、マンガンMn等やそれらの合金が選択可能である。セラミック絶縁層がいわゆる低温焼成セラミック例えばガラスセラミック等からなる場合には、メタライズ導体中の金属粉末として、銅Cuまたは銀Ag等やそれらの合金が選択可能である。配線積層部を構成する樹脂層間絶縁層は、絶縁性、耐熱性、耐湿性等を考慮して適宜選択することができる。樹脂層間絶縁層の形成材料の好適例としては、エポキシ樹脂、フェノール樹脂、ウレタン樹脂、シリコーン樹脂、ポリイミド樹脂などの熱硬化性樹脂、ポリカーボネート樹脂、アクリル樹脂、ポリアセタール樹脂、ポリプロピレン樹脂などの熱可塑性樹脂等が挙げられる。そのほか、これらの樹脂とガラス繊維ガラス織布やガラス不織布やポリアミド繊維等の有機繊維との複合材料、あるいは、連続多孔質PTFE等の三次元網目状フッ素系樹脂基材にエポキシ樹脂などの熱硬化性樹脂を含浸させた樹脂-樹脂複合材料等を使用してもよい。配線積層部を構成する導体層は主として銅からなり、サブトラクティブ法、セミアディティブ法、フルアディティブ法などといった公知の手法によって形成される。具体的に言うと、例えば、銅箔のエッチング、無電解銅めっきあるいは電解銅めっきなどの手法が適用される。なお、スパッタやCVD等の手法により薄膜を形成した後にエッチングを行うことで導体層を形成したり、導電性ペースト等の印刷により導体層を形成したりすることも可能である。以下、本発明を具体化した一実施の形態を図面に基づき詳細に説明する。図1に示されるように、本実施の形態の配線基板10は、ICチップ搭載用の配線基板である。配線基板10は、ガラスエポキシからなる樹脂コア基板11と、樹脂コア基板11のコア主面12図1では上面上に形成される第1ビルドアップ層31と、樹脂コア基板11のコア裏面13図1では下面上に形成される第2ビルドアップ層32とからなる。樹脂コア基板11における複数個所には厚さ方向に貫通するスルーホール用孔15が形成されており、スルーホール用孔15内にはスルーホール導体16が形成されている。スルーホール導体16は、樹脂コア基板11のコア主面12側とコア裏面13側とを接続している。また、樹脂コア基板11のコア主面12及びコア裏面13には、銅からなる導体層41がパターン形成されており、各導体層41は、スルーホール導体16に電気的に接続されている。樹脂コア基板11のコア主面12上に形成された第1ビルドアップ層31は、熱硬化性樹脂エポキシ樹脂からなる2層の樹脂層間絶縁層33,35と、銅からなる導体層42とを交互に積層した構造を有している。第2層の樹脂層間絶縁層35の表面上における複数箇所には、端子パッド44がアレイ状に形成されている。さらに、樹脂層間絶縁層35の表面は、ソルダーレジスト37によってほぼ全体的に覆われている。ソルダーレジスト37の所定箇所には、端子パッド44を露出させる開口部46が形成されている。端子パッド44の表面上には、複数のはんだバンプ45が配設されている。各はんだバンプ45は、矩形平板状をなすICチップ21の面接続端子22に電気的に接続されている。なお、各端子パッド44及び各はんだバンプ45が形成される領域は、ICチップ21を搭載可能なICチップ搭載領域23である。また、樹脂層間絶縁層33内には複数のビア導体43が形成され、樹脂層間絶縁層35内にも複数のビア導体43が形成されている。各ビア導体43は、導体層41,42及び端子パッド44を相互に電気的に接続している。樹脂コア基板11のコア裏面13上に形成された第2ビルドアップ層32は、上述した第1ビルドアップ層31とほぼ同じ構造を有している。即ち、第2ビルドアップ層32は、熱硬化性樹脂エポキシ樹脂からなる2層の樹脂層間絶縁層34,36と、導体層42とを交互に積層した構造を有している。樹脂層間絶縁層34内には複数のビア導体43が形成され、樹脂層間絶縁層36内にも複数のビア導体43が形成されている。樹脂層間絶縁層36の下面上における複数箇所には、ビア導体43を介して導体層42に電気的に接続されるBGA用パッド48がアレイ状に形成されている。また、樹脂層間絶縁層36の下面は、ソルダーレジスト38によってほぼ全体的に覆われている。ソルダーレジスト38の所定箇所には、BGA用パッド48を露出させる開口部40が形成されている。BGA用パッド48の表面上には、図示しないマザーボードに対して電気的に接続可能な複数のはんだバンプ49が配設されている。そして、各はんだバンプ49により、図1に示される配線基板10は図示しないマザーボード上に実装される。樹脂コア基板11は、縦25mm×横25mm×厚さ0.9mmの平面視略矩形板状であり、コア主面12の中央部及びコア裏面13の中央部にて開口する平面視で矩形状の収容穴部90を1つ有している。即ち、収容穴部90は貫通穴である。なお、収容穴部90は、四隅に面取り寸法0.1mm以上2.0mm以下の面取り部を有している。そして、収容穴部90内には、セラミックコンデンサ101電子部品が、埋め込まれた状態で収容されている。なお、セラミックコンデンサ101は、コンデンサ裏面103をコア主面12と同じ側に向け、かつ、コンデンサ主面102をコア裏面13と同じ側に向けた状態で収容されている。本実施の形態のセラミックコンデンサ101は、縦12.0mm×横12.0mm×厚さ0.9mmの平面視略矩形板状である。セラミックコンデンサ101は、樹脂コア基板11において前記ICチップ搭載領域23の真下の領域に配置されている。なお、ICチップ搭載領域23の面積ICチップ21において面接続端子22が形成される面の面積は、セラミックコンデンサ101のコンデンサ主面102の面積よりも小さくなるように設定されている。セラミックコンデンサ101の厚さ方向から見た場合、ICチップ搭載領域23は、セラミックコンデンサ101のコンデンサ主面102内に位置している。図1に示されるように、収容穴部90の内面と、セラミックコンデンサ101のコンデンサ側面106との隙間は、高分子材料本実施の形態ではエポキシ等の熱硬化性樹脂からなる樹脂充填材92によって埋められている。この樹脂充填材92は、セラミックコンデンサ101を樹脂コア基板11に固定する機能を有している。樹脂充填材92は、セラミックコンデンサ101との熱膨張差を緩和するために、シリカ等のセラミック粉が添加されていても良い。また、放熱性を向上させるために、Cu等の金属粉が添加されても良い。以下、本実施の形態のセラミックコンデンサ101の構成について詳述する。図2はセラミックコンデンサ101の断面図であり、図3はコンデンサ主面102側から見たセラミックコンデンサ101の平面図である。図2及び図3に示されるセラミックコンデンサ101は、いわゆるビアアレイタイプのセラミックコンデンサである。セラミックコンデンサ101を構成するコンデンサ本体104は、1つのコンデンサ主面102図2では上面、1つのコンデンサ裏面103図2では下面及び4つのコンデンサ側面106を有している。コンデンサ本体104は、電源用内部電極層141、グランド用内部電極層142及びセラミック誘電体層105セラミック絶縁層を積層して多層化した構造を有する電極積層部107と、電極積層部107の積層方向の外面を覆うように設けられた2つのカバー層部108とを備えている。電極積層部107において、セラミック誘電体層105は、高誘電率セラミックの一種であるチタン酸バリウムの焼結体からなり、電源用内部電極層141及びグランド用内部電極層142間の誘電体絶縁体として機能する。つまり、電源用内部電極層141とグランド用内部電極層142とは、セラミック誘電体層105を介して電気的に絶縁されている。また、電源用内部電極層141及びグランド用内部電極層142は、セラミック誘電体層105の積層方向においてセラミック誘電体層105を介して交互に配置されている。電源用内部電極層141及びグランド用内部電極層142は、いずれもニッケルを主成分として形成されたメタライズ導体である。なお、内部電極層141,142の層数は約100層程度となっている。コンデンサ本体104には、多数のビア130が形成されている。これらのビア130は、コンデンサ本体104をその厚さ方向積層方向に貫通するとともに、コンデンサ本体104の全面にわたって格子状アレイ状に配置されている。各ビア130内には、コンデンサ本体104のコンデンサ主面102及びコンデンサ裏面103間を連通する複数のコンデンサ内ビア導体131,132ビア電極が、ニッケルを主材料として形成されている。なお本実施の形態において、ビア130の直径は約100μmに設定されているため、ビア導体131,132の直径も約100μmに設定されている。各電源用コンデンサ内ビア導体131は、電極積層部107の積層方向に延びて各電源用内部電極層141を貫通しており、それら同士を互いに電気的に接続している図2参照。各グランド用コンデンサ内ビア導体132は、電極積層部107の積層方向に延びて各グランド用内部電極層142を貫通しており、それら同士を互いに電気的に接続している図2参照。各電源用コンデンサ内ビア導体131及び各グランド用コンデンサ内ビア導体132は、全体としてアレイ状に配置されている。なお、図3及び図4では、説明の便宜上、コンデンサ内ビア導体131,132を5列×5列で図示したが、実際にはさらに多くの列が存在している。また、電極積層部107における複数の内部電極層141,142において、各ビア導体131,132が貫通する領域にクリアランスホール133,134が一層おきに設けられている。詳しくは、図2、図4及び図5に示されるように、内部電極層141にはビア導体132が貫通する領域にクリアランスホール133が形成されており、内部電極層141とビア導体132とは電気的に絶縁されている。また同様に、内部電極層142にはビア導体131が貫通する領域にクリアランスホール134が形成されており、内部電極層142とビア導体131とは電気的に絶縁されている。クリアランスホール133,134内における内部電極層141,142とビア導体131,132との間には、セラミック誘電体層105が介在している。カバー層部108は、コンデンサ本体104の表層部にて露出するよう配置されている。すなわち、上側のカバー層部108は、電極積層部107の上端面を覆うように設けられ、下側のカバー層部108は、電極積層部107の下端面を覆うように設けられている。各カバー層部108は、複数のセラミック絶縁層150と、それらセラミック絶縁層150の間に介在される複数の段差補正用絶縁層151段差補正層とを有している。具体的には、本実施の形態のカバー層部108は、4層のセラミック絶縁層150と3層の段差補正用絶縁層151とを積層した構造となっている。各セラミック絶縁層150は、電極積層部107におけるセラミック誘電体層105と同じ材料具体的には、チタン酸バリウムを用い、電極積層部107のセラミック誘電体層105よりも厚く形成されている。なお、本実施の形態において、セラミック誘電体層105の厚さは3μm程度であり、セラミック絶縁層150の厚さは20μm程度である。本実施の形態の段差補正用絶縁層151は、セラミック絶縁層150と同様に、チタン酸バリウムを主材料として形成されたセラミック層絶縁層である。各段差補正用絶縁層151は、内部電極層141,142に形成されているクリアランスホール133,134に対応した幅を有し、コンデンサ内ビア導体131,132の外周部に接続されている。より詳しくは、各段差補正用絶縁層151は、クリアランスホール133,134とほぼ等しい直径を有する円板状に形成され、コンデンサ内ビア導体131,132の周囲となる位置に配置されている。つまり、各段差補正用絶縁層151は、クリアランスホール133,134に対して電極積層部107の積層方向に重なる位置に配置されている。コンデンサ主面102となるカバー層部108の上面上には、複数の主面側電源用表層電極111と複数の主面側グランド用表層電極112とが設けられている。主面側電源用表層電極111は、電源用コンデンサ内ビア導体131におけるコンデンサ主面102側の端面に対して直接接続されており、主面側グランド用表層電極112は、グランド用コンデンサ内ビア導体132におけるコンデンサ主面102側の端面に対して直接接続されている。コンデンサ裏面103となるカバー層部108の下面上には、複数の裏面側電源用表層電極121と複数の裏面側グランド用表層電極122とが設けられている。裏面側電源用表層電極121は、電源用コンデンサ内ビア導体131におけるコンデンサ裏面103側の端面に対して直接接続されており、裏面側グランド用表層電極122は、グランド用コンデンサ内ビア導体132におけるコンデンサ裏面103側の端面に対して直接接続されている。よって、電源用表層電極111,121は電源用コンデンサ内ビア導体131及び電源用内部電極層141に導通しており、グランド用表層電極112,122はグランド用コンデンサ内ビア導体132及びグランド用内部電極層142に導通している。各表層電極111,112,121,122は、ニッケルを主材料として形成された円形の島状電極であり、銅めっき層152によって全体的に被覆されている図5参照。各表層電極111,112,121,122の厚みは10μm~20μm、直径は約300μmに設定されている。さらに、各表層電極111,112,121,122の銅めっき層152の表面は粗化されており、銅めっき層152の表面の算術平均粗さRaは0.2μm~0.4μmに設定されている。なお、算術平均粗さRaとは、JISB0601で定義されている算術平均粗さRaである。算術平均粗さRaの測定方法はJISB0651に準じるものとする。コンデンサ主面102側において、各表層電極111,112上には、それぞれ突起状導体50が凸設されている。これら突起状導体50は、コンデンサ内ビア導体131,132と対応する位置に設けられている。各突起状導体50は、銅めっきによって形成された円柱状導体銅ポストである。即ち、突起状導体50は、各表層電極111,112の銅めっき層152と同じ金属材料である銅を主体として円柱状に形成されている。各突起状導体50の直径は、各表層電極111,112の直径約300μmよりも小さく、かつ、コンデンサ内ビア導体131,132の直径約100μmよりも大きく設定されており、本実施の形態では約250μmに設定されている。また、突起状導体50の高さは、150μm~200μmに設定されている。さらに、各突起状導体50の表面は粗化されている。突起状導体50の表面の算術平均粗さRaは、0.4μm~0.6μmに設定されている。図1に示されるように、コンデンサ主面102側にある表層電極111,112は、突起状導体50、ビア導体43、導体層42、BGA用パッド48及びはんだバンプ49を介して、図示しないマザーボードが有する電極に対して電気的に接続される。一方、コンデンサ裏面103側にある表層電極121,122は、ビア導体43、導体層42、端子パッド44、はんだバンプ45及びICチップの面接続端子22を介して、ICチップ21に電気的に接続される。例えば、マザーボード側から表層電極111,112を介して通電を行い、電源用内部電極層141-グランド用内部電極層142間に電圧を加えると、電源用内部電極層141に例えばプラスの電荷が蓄積し、グランド用内部電極層142に例えばマイナスの電荷が蓄積する。その結果、セラミックコンデンサ101がコンデンサとして機能する。また、セラミックコンデンサ101では、電源用コンデンサ内ビア導体131及びグランド用コンデンサ内ビア導体132がそれぞれ交互に隣接して配置され、かつ、電源用コンデンサ内ビア導体131及びグランド用コンデンサ内ビア導体132を流れる電流の方向が互いに逆向きになるように設定されている。これにより、インダクタンス成分の低減化が図られている。本実施の形態のセラミックコンデンサ101は、以下のように作製される。即ち、厚さが5μm程度焼成後では約3μmであるセラミックの第1グリーンシートを形成するとともに、厚さが30μm程度焼成後では約20μmであるセラミックの第2グリーンシートを形成する。そして、第1グリーンシートに内部電極用ニッケルペーストをスクリーン印刷して乾燥させる。これにより、後に電源用内部電極層141となる電源用内部電極部と、グランド用内部電極層142となるグランド用内部電極部とが形成される。また、第2グリーンシートに段差補正用セラミックペーストをスクリーン印刷して乾燥させる。これにより、後に段差補正用絶縁層151となる段差補正用絶縁部が形成される。次に、電極積層部107に対応する部位では、電源用内部電極部が形成された第1グリーンシートとグランド用内部電極部が形成された第1グリーンシートとを交互に積層する。また、カバー層部108に対応する部位では、段差補正用絶縁部が形成された第2グリーンシートを積層するカバー層部形成工程。なおここで、段差補正用絶縁部は、後にビア導体131,132が形成される位置の周囲に配置される。そして、シート積層方向に押圧力を付与することにより、各グリーンシートを一体化してグリーンシート積層体を形成する。さらに、レーザ加工機を用いてグリーンシート積層体にビア130を多数個貫通形成し、図示しないペースト圧入充填装置を用いて、ビア導体用ニッケルペーストを各ビア130内に充填する。次に、カバー層部108の表面となるグリーンシート積層体の上面上に表層電極用ニッケルペーストを印刷し、グリーンシート積層体の上面側にてビア130内の導体部上端面を覆うように主面側電源用表層電極111及び主面側グランド用表層電極112を形成する表層電極形成工程。また、グリーンシート積層体の下面上に表層電極用ニッケルペーストを印刷し、グリーンシート積層体の下面側にてビア130内の導体部下端面を覆うように裏面側電源用表層電極121及び裏面側グランド用表層電極122を形成する。この後、グリーンシート積層体の乾燥を行い、各表層電極111,112,121,122をある程度固化させる。次に、グリーンシート積層体を脱脂し、さらに所定温度で所定時間焼成を行う。その結果、チタン酸バリウム及びペースト中のニッケルが同時焼結し、セラミック焼結体104Aとなる。なお、このセラミック焼結体104Aは、コンデンサ本体104となるべき製品領域155が平面方向に沿って縦横に複数配列され、それら製品領域155を分割するためのブレイク溝156が形成された多数個取り用セラミック基板である図6参照。次に、得られたセラミック焼結体104Aが有する各表層電極111,112,121,122に対して電解銅めっき厚さ18μm程度を行う。その結果、各表層電極111,112,121,122の上に光沢のある銅めっき層152が形成される。なお、各表層電極111,112,121,122は、その表面がコンデンサ主面102に対して凸状に湾曲した形状となっている図7等参照。次に、図7に示されるように、セラミック焼結体104Aのコンデンサ主面102上に、感光性を有する厚さ200μmのネガ型フォトレジストフィルム180めっきレジスト用ドライフィルムをラミネートするフィルム設置工程。ここでは、波長が405nmの光線に対して感度を持つものを用いる。そして、図8に示す直描露光機201を用いて、フォトレジストフィルム180をラミネートしたセラミック焼結体104Aのコンデンサ主面102に対してレーザ202を走査しながら照射し、フォトレジストフィルム180を露光する露光工程。直描露光機201は、波長が405nmの青紫色レーザ202を照射する光源203、セラミック焼結体104Aを固定するためのX-Yステージ204、水平方向のX方向及びY方向にX-Yステージ204を移動させる駆動装置205、セラミック焼結体104Aの寸法ばらつきを検出するためのCCDカメラ206、CCDカメラ206や光源203、駆動装置205を制御するための制御装置207などを備える。制御装置207は、セラミック焼結体104Aの四隅に記されたマーキング158図6参照をCCDカメラ206で撮影し、それらマーキング158の位置を検出することによりセラミック焼結体104Aの平面方向における寸法をX方向、Y方向ごとに測定する。制御装置207は、セラミック焼結体104Aの寸法ばらつきに応じて駆動装置205を駆動してX-Yステージ204を移動させる。これにより、レーザ202の照射点が走査され露光が行われる。なお、X-Yステージ駆動方式以外の走査方式、例えば、レーザ光自体を移動させる方法を採用しても勿論よい。上述した直描露光機201によりフォトレジストフィルム180の露光を行う際には、図9に示されるように、突起状導体50を形成するための形成予定領域R1の外側領域R2を感光させるべくレーザ202が入射される。そして、そのレーザ202は、表層電極111,112に当たって反射する。ここで、表層電極111,112の電極表面115は凸状に形成されており、形成予定領域R1の外側領域R2に対応する電極表面115がコンデンサ主面102に対して形成予定領域R1の外側に向かって傾斜するよう形成されている。このため、レーザ202は、形成予定領域R1側フィルム180の未感光部側には反射せずに、形成予定領域R1の反対側にある外側領域R2フィルム180の感光部側に向かって確実に反射する。さらに、図10に示されるように、直接露光工程によって露光されたフォトレジストフィルム180を現像して、表層電極111,112を露出させる開口部182内径250μmを有するめっきレジスト181厚さ200μmを形成する現像工程。そして、図11に示されるように、めっきレジスト181を介して表層電極111,112上に対する電解銅めっきを行う導体形成工程。さらに、コンデンサ主面102上のめっきレジスト181を除去する剥離工程。その結果、図5に示されるように、表層電極111,112上に、高さ150μm以上200μm以下の突起状導体50が形成される。その後、セラミック焼結体104Aのブレイク溝156で各製品領域155を分割することにより、複数個のセラミックコンデンサ101が完成する。本発明者らは、上記の製造方法において、カバー層部108における段差補正用絶縁層151の層数0層~4層の段差補正量を変えてセラミックコンデンサ101サンプルA~Eを作製し、段差補正用絶縁層151の効果を確認した。なおここでは、コンデンサ主面102に形成される表層電極111,112の電極表面115の傾斜度合と、めっきレジスト181の剥離後において突起状導体50の側面に残るフィルム残渣の有無とを確認した。その確認結果を表1に示している。電極表面115の傾斜度合の確認方法としては、セラミックコンデンサ101において、突起状導体50の中心を通るように切断してその切断面の断面研磨を行う。そして、図12に示されるように、突起状導体50の外周部分突起状導体50の外周面と電極表面115との接点において、レーザ202の入射光と電極表面115の法線L1とのなす角度θを測定した。ここで、電極表面115の法線L1が突起状導体50側となる場合を負の角度、突起状導体50の反対側となる場合を正の角度としている。なお、サンプルA~Eのそれぞれのセラミックコンデンサ101について20個の平均値として角度θを求めている。また、フィルム残渣の有無についても20個のセラミックコンデンサ101を観察し、フィルム残渣の割合を確認した。段差補正用絶縁層151を形成しないセラミックコンデンサ101サンプルAでは、表層電極111,112の電極表面115が凹むため、突起状導体50の外周部分において、レーザ202と電極表面115の法線L1とのなす角度θは-11°となっている。つまり、コンデンサ主面102に対して電極表面115が突起状導体50側に傾斜している。このため、フォトレジストフィルム180の露光を行う際に、レーザ202は、フィルム180の未感光部側である形成予定領域R1側に反射してしまう。この場合、本来フィルム180の未感光部となるべき形成予定領域R1が部分的に感光し、突起状導体50の側面に凹凸が生じてしまう。この結果、剥離工程後に、めっきレジスト181の一部が突起状導体50の側面に残ってしまう。具体的には、表1に示されるように、サンプルAのセラミックコンデンサ101では、20個中の19個95において突起状導体50の側面にフィルム残渣があることが確認された。また、サンプルBのセラミックコンデンサ101では、カバー層部108において1層の段差補正用絶縁層151を形成したことにより法線L1の角度θが-7°と小さくなり、フィルム残渣の割合も20個中13個65と減少した。さらに、サンプルCのセラミックコンデンサ101では、2層の段差補正用絶縁層151を形成したことにより、法線L1の角度θが-3°と小さくなり、フィルム残渣の割合も20個中5個25と減少した。3層以上の段差補正用絶縁層151を形成したサンプルD,Eのセラミックコンデンサ101では、レーザ202と電極表面115の法線L1とのなす角度θは正の角度2°,5°となっている。つまり、コンデンサ主面102に対して電極表面115が突起状導体50の反対側に傾斜している。このため、フォトレジストフィルム180の露光を行う際に、レーザ202は、形成予定領域R1の外側領域R2フィルム180の感光部側に反射する。この結果、めっきレジスト181の開口部182の側面に凹凸がなく、その開口部182内に突起状導体50をパターン形成することができる。従って、突起状導体50の側面にはフィルム残渣が残ることがなく、フィルム残渣の割合は0になる。従って、本実施の形態によれば以下の効果を得ることができる。1本実施の形態におけるセラミックコンデンサ101のカバー層部108は、コンデンサ内ビア導体131,132の周囲となる位置のセラミック絶縁層150間に段差補正用絶縁層151が介在された状態で形成されている。この場合、カバー層部108において、コンデンサ内ビア導体131,132の周囲となる表面を凹みのない形状とすることができる。そして、各表層電極111,112は、カバー層部108の表面にニッケルペーストを印刷して形成される。従って、各表層電極111,112の電極表面115を凸状に形成することができる。また、露光工程では、フォトレジストフィルム180において、突起状導体50の形成予定領域R1の外側領域R2にレーザ202が入射され、その外側領域R2が感光される。このとき、外側領域R2を感光させたレーザ202は表層電極111,112で反射する。ここで、表層電極111,112の電極表面115は凸状形状であり、レーザ202はその傾斜面に当たって向きを変える。このレーザ202は、形成予定領域R1側フィルム180の未感光部側には反射せずに、形成予定領域R1の反対側にある外側領域R2側フィルムの感光部側に向かって確実に反射する。従って、現像工程においてフォトレジストフィルム180を現像してめっきレジスト181を形成すると、突起状導体50の形成予定領域R1に、凹凸がない滑らかな側面を有する開口部182を設けることができる。そして、そのめっきレジスト181を介して露出する表層電極111,112に対してめっきを施すと、開口部182の側面には凹凸がないため、その側面にめっき層が噛み込むことなく突起状導体50を形成することができる。よって、めっきレジスト181の剥離工程では、突起状導体50の側面にめっきレジスト181を残すことなく確実に除去することができる。2本実施の形態の配線基板10では、コア主面12及びコア裏面13を有する樹脂コア基板11内にセラミックコンデンサ101が収納されている。セラミックコンデンサ101は、突起状導体50の側面のレジスト残渣が除去されているので、基板内蔵時において突起状導体50の粗化処理を確実に行うことができる。この結果、配線基板10を構成する樹脂層間絶縁層34や樹脂充填材92との密着性を十分に確保することができる。また、耐水性が劣るめっきレジスト181が突起状導体50の側面に残らないので、その部分からの水分の浸入が回避され、配線基板10の耐水性を確保することができる。3本実施の形態の配線基板10では、電子部品としてビアアレイタイプのセラミックコンデンサ101が内蔵されている。このセラミックコンデンサ101では、電源用コンデンサ内ビア導体131及びグランド用コンデンサ内ビア導体132がそれぞれ交互に隣接して配置され、かつ、電源用コンデンサ内ビア導体131及びグランド用コンデンサ内ビア導体132を流れる電流の方向が互いに逆向きになるように設定されている。このようにすると、コンデンサ101におけるインダクタンス成分の低減化が図られ、ノイズ吸収や電源変動平滑化のための高速電源供給が可能となる。また、コンデンサ全体の小型化が図りやすい。さらに、小さい割りに高静電容量が達成しやすく、より安定した電源供給が可能となる。4本実施の形態のセラミックコンデンサ101では、電極積層部107における複数の内部電極層141,142において、コンデンサ内ビア導体131,132が貫通する領域にクリアランスホール133,134が一層おきに設けられている。従って、電極積層部107におけるコンデンサ内ビア導体131,132の周囲では、内部電極層141,142の層数が半分になり、その部分だけ厚さが薄く形成される。本実施の形態のセラミックコンデンサ101では、カバー層部108において、クリアランスホール133,134と略等しい直径を有する段差補正用絶縁層151が設けられ、その段差補正用絶縁層151は、クリアランスホール133,134に対して電極積層部107の積層方向に重なる位置に配置されている。この段差補正用絶縁層151により、電極積層部107においてクリアランスホール133,134を設けたことによる厚みの差を確実に抑制することができる。5本実施の形態の配線基板10では、セラミックコンデンサ101がICチップ搭載領域23に搭載されたICチップ21の直下に配置されるため、セラミックコンデンサ101とICチップ21とをつなぐ配線が短くなり、配線のインダクタンス成分の増加が防止される。従って、セラミックコンデンサ101によるICチップ21のスイッチングノイズを確実に低減できるとともに、電源電圧の確実な安定化を図ることができる。また、ICチップ21とセラミックコンデンサ101との間で侵入するノイズを極めて小さく抑えることができるため、誤動作等の不具合を生じることもなく高い信頼性を得ることができる。6本実施の形態の配線基板10では、ICチップ搭載領域23がセラミックコンデンサ101の真上の領域内に位置しているため、ICチップ搭載領域23に搭載されるICチップ21は高剛性で熱膨張率が小さいセラミックコンデンサ101によって支持される。よって、ICチップ搭載領域23においては、第1ビルドアップ層31が変形しにくくなるため、ICチップ搭載領域23に搭載されるICチップ21をより安定的に支持できる。従って、大きな熱応力に起因するICチップ21のクラックや接続不良を防止することができる。ゆえに、ICチップ21として、熱膨張差による応力歪が大きくなり熱応力の影響が大きく、かつ発熱量が大きく使用時の熱衝撃が厳しい10mm角以上の大型のICチップや、脆いとされるLow-k低誘電率のICチップを用いることができる。なお、本発明の実施の形態は以下のように変更してもよい。上記実施の形態のセラミックコンデンサ101において、各表層電極111,112,121,122は、円形の島状電極であったが、表層電極111,112,121,122の形状は適宜変更することができる。例えば、図13に示されるセラミックコンデンサ101Aのように、電源用表層電極111を円形の島状電極として形成し、グランド用表層電極112Aを島状電極よりも面積が大きいプレーン電極として形成してもよい。なお、グランド用表層電極112Aは、各表層電極111を取り囲むように形成されており、各表層電極111と表層電極112Aとの間には、所定の幅を有する円環状のクリアランス116が設けられている。図14に示されるように、このセラミックコンデンサ101Aにおいても、複数の電源用コンデンサ内ビア導体131及び複数のグランド用コンデンサ内ビア導体132がアレイ状に設けられている。そして、電源用コンデンサ内ビア導体131の端面に表層電極111が接続され、複数のグランド用コンデンサ内ビア導体132の端面に表層電極112Aが接続されている。また、各表層電極111上及び表層電極112A上には、それぞれ突起状導体50が突設されている。これら突起状導体50は、コンデンサ内ビア導体131,132と対応する位置に設けられている。上記実施の形態のセラミックコンデンサ101では、カバー層部108に設けられる段差補正用絶縁層151を全て同じ層数3層で形成していた。これに対して、図14のセラミックコンデンサ101Aでは、表層電極111島状電極に対応する段差補正用絶縁層151よりも表層電極112Aプレーン電極に対応する段差補正用絶縁層151の層数を多くしている。具体的には、表層電極111に対応する段差補正用絶縁層151を2層とし、表層電極112Aに対応する段差補正用絶縁層151を3層としてカバー層部108を形成している。ここで、島状電極の表層電極111は凸状に形成され易く、プレーン電極の表層電極112Aは島状電極よりも平坦状に形成され易い。この理由を以下に説明する。すなわち、表層電極形成工程では、各表層電極111,112Aを形成すべき箇所がメッシュ部となっているメッシュマスクを準備し、そのメッシュマスクをグリーンシート積層体の上面上に重ね合わせて配置する。そして、メッシュマスクを配置した状態で、メッシュマスクの上面にニッケルペーストを供給した後、スキージの移動によってニッケルペーストを刷り込むようにする。この結果、メッシュマスクのメッシュ部を介してグリーンシート積層体の上面に各表層電極111,112Aがパターン形成される。このように表層電極111,112Aをパターン形成する場合、メッシュマスクにおけるメッシュ部が他の部位よりも柔らかくなっているため、ペースト印刷時には、スキージによりメッシュ部が凹む。特に、表層電極112Aのメッシュ部は、表層電極111のメッシュ部よりも面積が大きいため凹む量が大きくなる。従って、プレーン状電極の表層電極112Aは、中央部側が比較的薄く印刷される。一方、島状電極の表層電極111は、メッシュ部の面積が小さいため、凹み量が小さくなり比較的均一な厚さで印刷される。さらに、ペースト印刷後にメッシュマスクをグリーンシート積層体から引き離す際には、メッシュマスク側のメッシュ部の端部にペーストが付着して残り、表層電極111,112Aにおける端部のペースト量が減ってしまう。以上のことから、プレーン状電極の表層電極112Aよりも島状電極の表層電極111の方が凸状に形成され易くなる。従って、島状電極に対応する段差補正用絶縁層151よりもプレーン電極に対応する段差補正用絶縁層151の層数を多くすることにより、パターン形状の異なる表層電極111と表層電極112Aにおいて、凸状の電極表面115を確実に形成することができる。なお、段差補正用絶縁層151の層数を変更する以外に、図15に示されるセラミックコンデンサ101Bのように、段差補正用絶縁層151,115Aの厚さを変更してもよい。具体的には、島状電極の表層電極111に対応する段差補正用絶縁層151よりもプレーン電極の表層電極112Aに対応する段差補正用絶縁層151Aを厚く形成する。また例えば、島状電極の表層電極111に対応する段差補正用絶縁層151よりもプレーン電極の表層電極112Aに対応する段差補正用絶縁層151Aの面積を大きく形成してもよい。このようにしても、パターン形状の異なる表層電極111と表層電極112Aにおいて、凸状の電極表面115を確実に形成することができる。この場合、突起状導体50の形成時において、レーザ202が形成予定領域R1の外側領域R2に反射するようにフォトレジストフィルム180の露光を確実に行うことができ、側面に凹凸がない突起状導体50をパターン形成することができる。上記実施の形態では、段差補正層としてセラミック絶縁層150と同じ材料からなる段差補正用絶縁層151を形成していたが、これに限定されるものではない。例えば、内部電極層141,142と同じメタライズ導体金属層からなる段差補正用導体層を段差補正層としてもよい。また、カバー層部108における段差補正用絶縁層151は、コンデンサ内ビア導体131,132の外周部に接続されていたが、ビア導体131,132の周囲に設けられるものであればよく、ビア導体131,132に接続されなくてもよい。上記実施の形態の配線基板10では、樹脂コア基板11内にセラミックコンデンサ101,101A,101Bが収容されていたが、これに限定されるものではない。図16に示される配線基板10Aのように、樹脂コア基板11のコア主面12上に形成された第1ビルドアップ層310配線積層部内にセラミックコンデンサ101Cを収容してもよい。この配線基板10Aにおける第1ビルドアップ層310は、樹脂層間絶縁層30及び導体層42を交互に積層することで形成されている。セラミックコンデンサ101Cは、上記実施の形態のセラミックコンデンサ101,101A,101Bなどよりも薄く形成されている。また、セラミックコンデンサ101Cでは、コンデンサ主面102側の表層電極111,112に加え、コンデンサ裏面103側の表層電極121,122にも突起状導体50が形成されている。上記実施の形態では、波長が405nmの青紫色レーザ202を照射して露光工程を行うものであったが、これに限定されるものではない。具体的には、波長が355nmの紫外線レーザや波長が365nm-436nmの水銀ショートアークランプなどを光源として露光工程を行ってもよい。このような光源を用いて直接露光を行う場合でも入射光が比較的強くなるが、表層電極111,112の電極表面115を凸状形状とすることで、反射光が外側領域R2側フィルムの感光部側に向かって確実に反射する。この結果、上記実施の形態と同様の効果を得ることができる。次に、特許請求の範囲に記載された技術的思想のほかに、前述した各実施の形態によって把握される技術的思想を以下に列挙する。1手段1において、前記カバー層部形成工程で形成される前記段差補正層はセラミック絶縁層であることを特徴とする電子部品の製造方法。2手段1において、前記カバー層部形成工程で形成される前記段差補正層は、前記内部電極層と同じ金属層であることを特徴とする電子部品の製造方法。3手段1において、前記表層電極は、島状電極と、前記島状電極よりも面積が大きいプレーン電極とを有し、前記カバー層部形成工程では、前記島状電極に対応する前記段差補正層よりも前記プレーン電極に対応する前記段差補正層の面積を大きくしたことを特徴とする電子部品の製造方法。4手段1において、前記電極積層部における複数の内部電極層にて前記ビア電極を包囲するようにクリアランスホールが設けられ、前記段差補正層は、前記クリアランスホールと略等しい直径を有することを特徴とする電子部品の製造方法。5手段1において、前記電極積層部における複数の内部電極層にて前記ビア電極を包囲するようにクリアランスホールが設けられ、前記段差補正層は、前記クリアランスホールに対して前記電極積層部の積層方向に重なる位置に配置されることを特徴とする電子部品の製造方法。6手段1において、前記導体形成工程では、100μm以上の厚さを有する前記突起状導体を形成することを特徴とする電子部品の製造方法。"