"a半導体基板上にMOSトランジスタを形成する工程と、b前記MOSトランジスタを覆うように、前記半導体基板上に第1層間絶縁膜を形成する工程と、c前記第1層間絶縁膜中に、第1プラグと第2プラグとを形成する工程と、d前記第1層間絶縁膜上および前記第1プラグ上に、その下面の少なくとも一部が前記第1プラグ上に位置するカルコゲナイド材料層を形成する工程と、e前記カルコゲナイド材料層上に上部電極を形成する工程と、f前記カルコゲナイド材料層の側壁を覆うように、前記上部電極上、前記第1層間絶縁膜上および前記第2プラグ上に保護膜を形成する工程と、g前記保護膜上に第2層間絶縁膜を形成する工程と、h前記第2層間絶縁膜中および前記保護膜中に、前記上部電極に達する第1コンタクト孔を形成し、前記第2プラグに達する第2コンタクト孔を形成する工程と、i前記第1コンタクト孔内に第3プラグを形成し、前記第2コンタクト孔内に第4プラグを形成する工程と、を有し、前記h工程は、h1前記第2層間絶縁膜に対する前記保護膜のエッチングレートが小さい条件で、前記第2層間絶縁膜をエッチングする工程と、h2前記h1工程後に、前記第2層間絶縁膜に対する前記保護膜のエッチングレートが大きい条件で、前記保護膜をエッチングする工程と、を有することを特徴とする半導体集積回路装置の製造方法。請求項1に記載の半導体集積回路装置の製造方法において、前記第2層間絶縁膜はシリコン酸化膜からなることを特徴とする半導体集積回路装置の製造方法。請求項1または2の何れか1項に記載の半導体集積回路装置の製造方法において、前記保護膜はシリコン窒化膜からなることを特徴とする半導体集積回路装置の製造方法。請求項1~3の何れか1項に記載の半導体集積回路装置の製造方法において、前記保護膜は、プラズマCVD法によって形成されることを特徴とする半導体集積回路装置の製造方法。請求項1~4の何れか1項に記載の半導体集積回路装置の製造方法において、前記保護膜は、圧力が0.1Pa以上、温度が450°C以下の条件下で形成されることを特徴とする半導体集積回路装置の製造方法。請求項1~5の何れか1項に記載の半導体集積回路装置の製造方法において、前記カルコゲナイド材料膜はGe、SbおよびTeを含むことを特徴とする半導体集積回路装置の製造方法。請求項1~6の何れか1項に記載の半導体集積回路装置の製造方法において、前記e工程後に、前記カルコゲナイド材料膜を結晶化させる熱処理を施すことを特徴とする半導体集積回路装置の製造方法。請求項7に記載の半導体集積回路装置の製造方法において、前記熱処理は、アルゴンガスまたは窒素ガス雰囲気中で行われることを特徴とする半導体集積回路装置の製造方法。請求項1~8の何れか1項に記載の半導体集積回路装置の製造方法において、前記上部電極はタングステンを含むことを特徴とする半導体集積回路装置の製造方法。請求項1~9の何れか1項に記載の半導体集積回路装置の製造方法において、前記第1プラグは、前記MOSトランジスタのソース領域またはドレイン領域の一方と電気的に接続し、前記第2プラグは、前記MOSトランジスタのソース領域またはドレイン領域の他方と電気的に接続していることを特徴とする半導体集積回路装装置の製造方法。相変化メモリを製造する上での問題点は、カルコゲナイド材料は接着性と熱安定性が低いことである。以下、この2つの問題点から生じる課題を順に説明する。1つめの課題は、カルコゲナイド材料は接着性が低いため、製造工程中に剥離しやすいことである。前述したように、相変化メモリの動作中は、カルコゲナイド材料は融点以上に加熱されるため、カルコゲナイド材料と接するプラグや上部電極には高融点金属を使う必要がある。半導体集積回路装置に既に用いられている高融点金属としては、例えばタングステンが挙げられる。しかし、我々は、カルコゲナイド材料はタングステンなどの高融点金属との接着性が低いため、プラグや上部電極との界面で剥離しやすいことを見出した。加えて、カルコゲナイド材料はシリコン酸化膜との接着性も低いため、層間絶縁膜との界面も剥離しやすい。図3から図5で説明した製造工程を用いると、カルコゲナイド材料の上部界面と下部界面は接着性が低いことは明らかである。このため、カルコゲナイド材料の接着性を向上する手段が必要である。2つめの課題は、カルコゲナイド材料は熱安定性が低いため、製造工程中に昇華しやすいことである。図6にGeSbTe膜の昇温脱離ガスマス分析の結果を示す。分析は、10-7Pa程度の超高真空中で行った。GeSbTe膜を加熱すると、300°C程度でGe、Sb、Teが同時に昇華することがわかる。500°Cまで加熱した試料を室温まで冷却して取り出したところ、GeSbTe膜は完全に消失していた。このように、カルコゲナイド材料は熱安定性が極めて低い。CD-RWやDVDの製造工程では、耐熱性の低いポリカーボネートを基板とすることからも明らかなように、高温に加熱される工程がないため、カルコゲナイド材料の熱安定性は問題とならない。しかし、少なくとも400°C以上に加熱される配線工程が必要な半導体集積回路装置にカルコゲナイド材料を取り入れるには注意が必要である。図7にGeSbTe膜の昇華に関する温度―圧力曲線を示す。GeSbTe膜を熱処理する温度と圧力を変化させ、GeSbTe膜が昇華しなかった条件を白丸、昇華した条件を黒丸で表した。GeSbTe膜は、圧力が低いほど低温で昇華することがわかる。半導体集積回路装置の製造工程の中で、例えば化学的気相成長法で用いられる条件は、圧力は10-1~103Pa程度、温度は400~700°C程度である。図7から明らかなように、GeSbTe膜は、この条件に直接曝されると昇華すると考えられる。図3から図5で説明した製造工程を用いると、層間絶縁膜6は段差被覆性に優れる化学的気相成長法を用いて形成する必要があるため、カルコゲナイド材料層3が側壁から昇華する懸念がある。このため、カルコゲナイド材料の一部が露出しても熱安定性を保持できる手段が必要である。上記の目的は、a半導体基板上にMOSトランジスタを形成する工程と、bMOSトランジスタを覆うように、半導体基板上に第1層間絶縁膜を形成する工程と、c第1層間絶縁膜中に、第1プラグと第2プラグとを形成する工程と、d第1層間絶縁膜上および第1プラグ上に、その下面の少なくとも一部が第1プラグ上に位置するカルコゲナイド材料層を形成する工程と、eカルコゲナイド材料層上に上部電極を形成する工程と、fカルコゲナイド材料層の側壁を覆うように、上部電極上、第1層間絶縁膜上および第2プラグ上に保護膜を形成する工程と、g保護膜上に第2層間絶縁膜を形成する工程と、h第2層間絶縁膜中および保護膜中に、上部電極に達する第1コンタクト孔を形成し、第2プラグに達する第2コンタクト孔を形成する工程と、i第1コンタクト孔内に第3プラグを形成し、第2コンタクト孔内に第4プラグを形成する工程と、を有し、h工程は、h1第2層間絶縁膜に対する保護膜のエッチングレートが小さい条件で、前記第2層間絶縁膜をエッチングする工程と、h2該h1工程後に、第2層間絶縁膜に対する保護膜のエッチングレートが大きい条件で、保護膜をエッチングする工程と、を有することを特徴とする半導体集積回路装置の製造方法により達成できる。本発明によって開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下の通りである。カルコゲナイド材料層の上部及び下部に接着層を形成することにより、製造工程中の剥離を抑制することができる。また、カルコゲナイド材料層の側壁に保護膜を形成することにより、製造工程中の昇華を抑制することができる。その結果、相変化メモリの製造工程に起因した、電気特性の不均一性や信頼性の劣化を抑えることが可能となる。本発明の第1の手段は、カルコゲナイド材料の接着性を向上するために、カルコゲナイド材料層の上部及び下部に接着層を形成することである。まず、接着層の効果について説明する。SiO2膜上に膜厚が100nmのGeSbTe膜を形成し、スクラッチ試験により剥離強度を比較した。スクラッチ試験とは、圧子針により試料に垂直方向の荷重をかけながら薄膜表面をスクラッチし、剥離が発生したときの荷重剥離臨界荷重を測定するものであり、剥離臨界荷重が大きいほど剥離強度が高い。測定結果を図8に示す。接着層を挿入しないと剥離強度は極めて弱く、接着層としてWを挿入しても剥離強度は向上しないことがわかる。これは、カルコゲナイド材料と高融点金属との接着性が低いことを裏付ける。一方、Al系の材料を挿入すると剥離強度は7~9倍、Ti系の材料を挿入すると剥離強度は10~15倍に増大する。この結果は、接着層の挿入はカルコゲナイド材料の接着性の向上に効果的であることを示す。図8から、接着層としてはAl系の材料よりもTi系の材料の方が望ましく、また、酸化物、窒化物、単体金属の順に接着性が高いことがわかる。本発明を用いた製造工程の一例を図1で説明する。従来の技術と同様の方法で層間絶縁膜1とプラグ2を形成する。次いで、例えばチタンからなる接着層7、例えばGeSbTeからなるカルコゲナイド材料層3、例えばチタンからなる接着層8、例えばタングステンからなる上部電極4、例えばシリコン酸化膜からなるハードマスク5を順に堆積する。次いで、公知のリソグラフィ法及びドライエッチング法により、ハードマスク5、上部電極4、接着層8、カルコゲナイド材料層3、接着層7を加工する。次いで、層間絶縁膜6を堆積すると、図1のようになる。この手段によれば、カルコゲナイド材料層の上部及び下部に接着層が形成されるため、剥離強度が高くなり、製造工程中の剥離を抑制することができる。ここでは、カルコゲナイド材料層の上部及び下部に接着層を形成する手段について説明したが、カルコゲナイド材料層の上部のみ、あるいは、下部のみに接着層を形成してもよい。ここで、接着層の望ましい膜厚について説明しておく。GeSbTe膜の温度―抵抗特性を図9に示す。は接着層を挿入していない場合である。非晶質のGeSbTe膜を加熱すると120~130°C程度で結晶化して抵抗が急激に低下する。200°C程度まで加熱した後に冷却すると、抵抗が5桁以上変化していることがわかる。相変化メモリでは抵抗値を信号として用いるため、非晶質と結晶の抵抗値の差が大きいほど望ましい。一方、は接着層としてチタンを2.5nm挿入した場合である。非晶質状態でも抵抗が低く、200°C程度まで加熱して結晶化させた後に冷却しても抵抗値の変化が小さい。これは、接着層のチタンがGeSbTe膜中に拡散したためと考えられる。この結果は、接着層の膜厚が厚いと相変化メモリの特性に悪影響を及ぼす可能性があることを示す。接着層の材料にもよるが、相変化メモリとして動作させるためには接着層の膜厚は5nm以下とするのが望ましく、さらに結晶―非晶質間の抵抗比を大きくするためには、接着層の膜厚は2nm以下とするのが望ましい。次に、接着層の望ましい材質について説明しておく。カルコゲナイド材料を相変化させるための電流セットパルスとリセットパルスは、選択トランジスタを介してプラグから供給される。カルコゲナイド材料に効率よく電流を流すためには、カルコゲナイド材料層とプラグとの界面の接着層は導電性であるのが望ましい。同様に、カルコゲナイド材料層と上部電極との界面の接着層は導電性であるのが望ましい。また、カルコゲナイド材料を相変化させる領域が小さいほど、書き換えに必要な電流を小さくすることができる。つまり、低消費電力化のためには、プラグ以外の領域は絶縁性である必要があり、カルコゲナイド材料層と層間絶縁膜との界面の接着層は絶縁性であるのが望ましい。理想的な接着層材料を用いた場合の断面図を図10に示す。カルコゲナイド材料層3とプラグ2との界面には導電性接着層9、カルコゲナイド材料層3と層間絶縁膜1との界面には絶縁性接着層10、カルコゲナイド材料層3と上部電極4との界面には導電性接着層11がそれぞれ形成されている。導電性接着層としては、例えば、Ti膜、Al膜、Ta膜、Si膜、Ti窒化膜、Al窒化膜、Ta窒化膜、W窒化膜、TiSi膜、TaSi膜、WSi膜、TiW膜、TiAl窒化膜、TaSi窒化膜、TiSi窒化膜、WSi窒化膜が挙げられる。また、カルコゲナイド材料中に含まれるTeはTiやAlと反応しやすいことを利用して、TiとTeの化合物やAlとTeの化合物を導電性接着層として用いてもよい。絶縁性接着層としては、例えば、Ti酸化膜、Al酸化膜、Ta酸化膜、Nb酸化膜、V酸化膜、Cr酸化膜、W酸化膜、Zr酸化膜、Hf酸化膜、Si窒化膜が挙げられる。また、カルコゲナイド材料層と層間絶縁膜との界面の接着層は絶縁性でなくても、電気的に連続していなければカルコゲナイド材料を相変化させる領域を小さくすることができる。例えば、島状非連続に形成した導電性の接着層を用いればよい。この方法によれば、カルコゲナイド材料層とプラグとの界面の接着層と、カルコゲナイド材料層と層間絶縁膜との界面の接着層を同じ材料で同時に形成することができる。接着層の材料にもよるが、接着層を島状非連続に形成するためには、その膜厚を2nm以下とするのが望ましく、さらに電気的な非連続性を大きくするためには、接着層の膜厚は1nm以下とするのが望ましい。例えば、膜厚が0.5nmのチタンを例示できる。なお、カルコゲナイド材料と誘電体との間の接着性を改善するために接着性を使用する手段については、例えば特許文献1に記載されている。本発明は、プラグや上部電極にはタングステンなどの高融点金属を用いる必要があり、その場合、カルコゲナイド材料層はプラグ及び上部電極との界面で剥離しやすいことを見出し、これを解決する手段を提供するものである。一方、上記の公知例は、カルコゲナイド材料と層間絶縁膜誘電体との界面だけに接着層を挿入する手段を開示するものであり、本発明の手段とは明らかに異なる。本発明の第2の手段は、カルコゲナイド材料の熱安定性を保持するために、カルコゲナイド材料層の側壁に保護膜を形成することである。本発明を用いた製造工程の一例を図11で説明する。従来の技術と同様の方法で層間絶縁膜1とプラグ2を形成する。次いで、例えばGeSbTeからなるカルコゲナイド材料層3、例えばタングステンからなる上部電極4、例えばシリコン酸化膜からなるハードマスク5を順に堆積する。次いで、公知のリソグラフィ法及びドライエッチング法により、ハードマスク5、上部電極4、カルコゲナイド材料層3を加工する。次いで、例えばシリコン窒化膜からなる側壁保護膜12を堆積する。次いで、層間絶縁膜6を堆積すると、図11のようになる。この手段によれば、ドライエッチングで加工したカルコゲナイド材料層の側壁は保護膜で完全に覆われているため、層間絶縁膜を形成する工程中にカルコゲナイド材料が昇華するのを抑制することができる。ここで、側壁保護膜の望ましい形成条件について説明しておく。図7で説明したように、カルコゲナイド材料は、高温低圧の条件に曝されると昇華する。このため、側壁保護膜は低温高圧の条件、つまり、図7の左上の条件で形成する必要がある。特に、プロセス温度の低温化はカルコゲナイド材料の昇華を抑制するのに効果的である。カルコゲナイドの材料にもよるが、圧力は0.1Pa以上、温度は450°C以下の条件を例示できる。次に、側壁保護膜の望ましい材質について説明しておく。側壁保護膜は低温で形成する必要があるため、プラズマCVDなどの成膜方法が用いられる。側壁保護膜として例えばシリコン酸化膜を用いると、カルコゲナイド材料の側壁はプラズマによって活性化された酸素に曝されることになる。この場合、カルコゲナイド材料は酸化されやすいため、カルコゲナイド材料の一部が酸化されて特性が劣化する懸念がある。このため、側壁保護膜としては、段差被覆性に優れるCVD法で形成でき、かつカルコゲナイド材料に対して不活性であるシリコン窒化膜を用いるのが望ましい。なお、カルコゲナイド材料の側壁に保護膜を形成して昇華を抑制する手段については、例えば特許文献2に記載されているが、保護膜として酸化膜を用いている点で本発明とは異なる。以下、本発明の実施例を図面に基づいて詳細に説明する。なお、実施例を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。<実施例1>本発明の実施例1を図12で説明する。これは、カルコゲナイド材料層の上部及び下部に導電性の接着層を形成した例である。始めに、半導体基板101を用意して、選択トランジスタとして用いられるMOSトランジスタを作る。そのために、まず半導体基板101の表面に、MOSトランジスタを分離するための素子間分離酸化膜102を、公知の選択酸化法や浅溝分離法を用いて形成する。本実施の形態では、表面を平坦化できる浅溝分離法を用いた。まず公知のドライエッチング法を用いて基板に分離溝を形成し、溝側壁や底面のドライエッチング起因損傷を取り除いた後に、公知のCVD法を用いて酸化膜を堆積し、溝ではない部分にある酸化膜を、これも公知のCMP法で選択的に研磨し、溝に埋まっている素子間分離酸化膜102だけを残した。次に、図には描いていないが、高エネルギー不純物打ち込みにより、相異なる2種類の導電型のウェルを形成した。次に、半導体基板の表面を洗浄した後に、MOSトランジスタのゲート酸化膜103を公知の熱酸化法で成長させた。このゲート酸化膜103の表面に、多結晶シリコンからなるゲート電極104とシリコン窒化膜105を堆積した。続いて、リソグラフィ工程及びドライエッチング工程によりゲートを加工した後、ゲート電極及びレジストをマスクにして不純物を打ち込み、拡散層106を形成した。本実施の形態では、多結晶ポリシリコンゲートを用いたが、低抵抗ゲートとして、金属/バリアメタル/多結晶シリコンの積層構造であるポリメタルゲートを用いることも可能である。次に、自己整合コンタクト適用のために、シリコン窒化膜107をCVD法により堆積した。次に、表面全体にシリコン酸化膜からなる層間絶縁膜108を堆積し、これを公知のCMP法を用いて、ゲート電極に起因する表面凹凸を平坦化した。続いて、リソグラフィ工程及びドライエッチング工程により、プラグコンタクト孔を開口した。この時、ゲート電極の露出をさけるために、いわゆる自己整合の条件、即ち、シリコン窒化膜に対してシリコン酸化膜が高選択となる条件で層間絶縁膜108を加工した。なお、プラグコンタクト孔の拡散層106に対する目外れ対策として、まず、シリコン窒化膜に対してシリコン酸化膜が高選択となる条件で層間絶縁膜108をドライエッチングすることによって拡散層106の上面のシリコン窒化膜が残るようにし、続いて、シリコン酸化膜に対してシリコン窒化膜が高選択となる条件でドライエッチングすることによって拡散層106の上面のシリコン窒化膜を除去する工程を用いることもできる。続いて,プラグコンタクト孔内にタングステンを埋め込み、公知のCMP法によりタングステンプラグ109を形成した。次に、膜厚が100nmのタングステンをスパッタリング法で堆積し、リソグラフィ工程及びドライエッチング工程によりタングステンを加工して第一の配線層110Aと110Bを形成した。続いて、表面全体にシリコン酸化膜からなる層間絶縁膜111を堆積し、これを公知のCMP法を用いて、第一の配線層に起因する表面凹凸を平坦化した。続いて、リソグラフィ工程及びドライエッチング工程により、プラグコンタクト孔を開口した。続いて,プラグコンタクト孔内にタングステンを埋め込み、公知のCMP法によりタングステンプラグ112を形成した。次に、膜厚が1nmのチタンからなる導電性接着層113、膜厚が100nmのGeSbTeからなるカルコゲナイド材料層114、膜厚が1nmのチタンからなる導電性接着層115、膜厚が50nmのタングステンからなる上部電極116を、公知のスパッタリング法によって順に堆積した。続いて、公知のCVD法によってシリコン酸化膜117を堆積した。続いて、公知のリソグラフィ工程及びドライエッチング工程により、シリコン酸化膜117、上部電極116、導電性接着層115、カルコゲナイド材料層114、導電性接着層113を順に加工した。なお、上部電極116の堆積後またはシリコン酸化膜117の堆積後に熱処理を施してカルコゲナイド材料を結晶化させてもよい。この熱処理は、カルコゲナイド材料が結晶化する条件であればよい。例えば、アルゴンガスや窒素ガス雰囲気における、処理温度200°C~600°C、処理時間1分~10分の条件を例示できる。次に、表面全体にシリコン酸化膜からなる層間絶縁膜118を堆積し、これを公知のCMP法を用いて表面凹凸を平坦化した。続いて、リソグラフィ工程及びドライエッチング工程により、プラグコンタクト孔を開口した。続いて、プラグコンタクト孔内にタングステンを埋め込み、公知のCMP法によりタングステンプラグ119を形成した。続いて、膜厚200nmのアルミニウムを堆積し、配線層として加工して第二の配線層120を形成した。勿論、アルミニウムの代わりに抵抗の低い銅を用いることも可能である。以上の工程により、本実施例の相変化メモリセルが略完成する。本実施例1によれば、カルコゲナイド材料層の上部及び下部に接着層が形成されるため、剥離強度が高くなり、製造工程中の剥離を抑制することができる。上述した例では、接着層材料としてTi膜を用いたが、これに限らず、Al膜、Ta膜、Si膜、Ti窒化膜、Al窒化膜、Ta窒化膜、W窒化膜、TiSi膜、TaSi膜、WSi膜、TiW膜、TiAl窒化膜、TaSi窒化膜、TiSi窒化膜、WSi窒化膜などの導電性の膜を用いることができる。また、TiとTeの化合物やAlとTeの化合物を用いることもできる。なお、本発明によれば、上述の実施例に限らず、本願明細書の発明を実施するための最良の形態の欄にあげた各種手段がそれぞれ適用可能であることはいうまでもない。<実施例2>本発明の実施例2を図13で説明する。これは、カルコゲナイド材料層とプラグとの界面に導電性接着層、カルコゲナイド材料層と層間絶縁膜との界面に絶縁性接着層、カルコゲナイド材料層と上部電極との界面には導電性接着層、をそれぞれ形成した例である。タングステンプラグ112を形成する工程までは本実施例1と同様であるため、説明は省略する。層間絶縁膜111の上に絶縁性接着層121、タングステンプラグ112の上に導電性接着層122を自己整合的に形成する工程を説明する。まず、層間絶縁膜111とタングステンプラグ112の全面に渡って膜厚が3nmのチタンをスパッタリング法で堆積し、熱処理を行った。チタンはシリコンよりも酸化物生成自由エネルギーが低いため、シリコン酸化膜からなる層間絶縁膜111上に堆積しているチタンは、下層のシリコン酸化膜から酸素を奪って絶縁性のチタン酸化膜となる。一方、タングステンプラグ112上に堆積しているチタンは下層のタングステンと反応して導電性のチタン-タングステン合金となる。この工程により、層間絶縁膜111の上に絶縁性接着層121、タングステンプラグ112の上に導電性接着層122を自己整合的に形成できた。上記の熱処理は、チタンとシリコン酸化膜が反応する温度であればよい。良好なチタン酸化膜を得るためには400°C以上であることが望ましい。熱処理の雰囲気は、導電性接着層が酸化しないように不活性雰囲気であることが望ましい。例えば、アルゴンガス雰囲気における、処理温度400°C~800°C、処理時間1分~10分の条件を例示できる。次に、膜厚が100nmのGeSbTeからなるカルコゲナイド材料層114、膜厚が1nmのチタンからなる導電性接着層115、膜厚が50nmのタングステンからなる上部電極116を、公知のスパッタリング法によって順に堆積した。続いて、公知のCVD法によってシリコン酸化膜117を堆積した。続いて、公知のリソグラフィ工程及びドライエッチング工程により、シリコン酸化膜117、上部電極116、導電性接着層115、カルコゲナイド材料層114、絶縁性接着層121を順に加工した。なお、上部電極116の堆積後またはシリコン酸化膜117の堆積後に熱処理を施してカルコゲナイド材料を結晶化させてもよい。この熱処理は、カルコゲナイド材料が結晶化する条件であればよい。例えば、アルゴンガスや窒素ガス雰囲気における、処理温度200°C~600°C、処理時間1分~10分の条件を例示できる。この後の工程は、本実施例1と同様であるため、説明は省略する。以上の工程により、本実施例の相変化メモリセルが略完成する。本実施例2によれば、カルコゲナイド材料層の上部及び下部に接着層が形成されるため、剥離強度が高くなり、製造工程中の剥離を抑制することができる。加えて、カルコゲナイド材料層とプラグとの界面には導電性接着層が形成されるため、カルコゲナイド材料に効率よく電流を流すことができる。また、カルコゲナイド材料層と層間絶縁膜との界面には絶縁性接着層が形成されるため、カルコゲナイド材料の書き換えに必要な電流を小さくすることができる。上述した例では、層間絶縁膜上とプラグ上に形成する接着層材料としてTiを用いたが、これに限らず、Zr、Hf、Alなど、Siよりも酸化物生成自由エネルギーの低い金属を用いれば、同様の効果が得られる。なお、本発明によれば、上述の実施例に限らず、本願明細書の発明を実施するための最良の形態の欄にあげた各種手段がそれぞれ適用可能であることはいうまでもない。<実施例3>本発明の実施例3を図14で説明する。これは、カルコゲナイド材料層の側壁に保護膜を形成した例である。タングステンプラグ112を形成する工程までは本実施例1と同様であるため、説明は省略する。まず、層間絶縁膜111とタングステンプラグ112の全面に渡って、膜厚が100nmのGeSbTeからなるカルコゲナイド材料層114、膜厚が50nmのタングステンからなる上部電極116を、公知のスパッタリング法によって順に堆積した。続いて、公知のCVD法によってシリコン酸化膜117を堆積した。続いて、公知のリソグラフィ工程及びドライエッチング工程により、シリコン酸化膜117、上部電極116、カルコゲナイド材料層114を順に加工した。なお、上部電極116の堆積後またはシリコン酸化膜117の堆積後に熱処理を施してカルコゲナイド材料を結晶化させてもよい。この熱処理は、カルコゲナイド材料が結晶化する条件であればよい。例えば、アルゴンガスや窒素ガス雰囲気における、処理温度200°C~600°C、処理時間1分~10分の条件を例示できる。次に、公知のCVD法により、膜厚が20nmのシリコン窒化膜からなる側壁保護膜123を堆積した。なお、この側壁保護幕はカルコゲナイド材料が昇華しないように、低温かつ高圧の条件で形成する必要がある。例えば、圧力は0.1Pa以上、温度は450°C以下の条件を例示できる。次に、表面全体にシリコン酸化膜からなる層間絶縁膜118を堆積し、これを公知のCMP法を用いて表面凹凸を平坦化した。続いて、リソグラフィ工程及びドライエッチング工程により、プラグコンタクト孔を開口した。続いて、プラグコンタクト孔内にタングステンを埋め込み、公知のCMP法によりタングステンプラグ119を形成した。続いて、膜厚200nmのアルミニウムを堆積し、配線層として加工して第二の配線層120を形成した。勿論、アルミニウムの代わりに抵抗の低い銅を用いることも可能である。以上の工程により、本実施例の相変化メモリセルが略完成する。本実施例3によれば、ドライエッチングで加工したカルコゲナイド材料層の側壁は保護膜で完全に覆われているため、層間絶縁膜を形成する工程中にカルコゲナイド材料が昇華するのを抑制することができる。上述した例では、側壁保護膜としてシリコン窒化膜を用いた。その理由は、例えばシリコン酸化膜を用いると、カルコゲナイド材料の側壁が酸化されて特性が劣化する懸念があるためである。これに加えて、シリコン窒化膜は、カルコゲナイド材料層114が存在しない領域において、自己整合プロセスに利用することができる。上記の工程を図15で説明する。図15は、図12、13、14の左延長線上にある構造であり、第一の配線層110BはMOSトランジスタのソースまたはドレインと電気的に接続されている。公知のCVD法により、膜厚が20nmのシリコン窒化膜123を堆積する工程までは本実施例3の上記の工程と同様であるため、説明は省略する。このシリコン窒化膜123は、図14では、カルコゲナイド材料層の側壁保護膜123であることに注意されたい。次に、表面全体にシリコン酸化膜からなる層間絶縁膜118を堆積し、これを公知のCMP法を用いて表面凹凸を平坦化した。続いて、リソグラフィ工程及びドライエッチング工程により、プラグコンタクト孔をシリコン窒化膜123の表面まで開口した。この時、ドライエッチングは、シリコン酸化膜に対するシリコン窒化膜のエッチングレートが小さくなるような条件で行った。続いて、シリコン酸化膜に対するシリコン窒化膜のエッチングレートが大きくなるような条件でドライエッチングを行い、プラグコンタクト孔をタングステンプラグ112及び層間絶縁膜111の表面まで開口した。この場合、プラグコンタクト孔とタングステンプラグ112の合わせずれが生じた場合でも、層間絶縁膜111が深く削れることはない。次に、プラグコンタクト孔内にタングステンを埋め込み、公知のCMP法によりタングステンプラグ119を形成した。続いて、膜厚200nmのアルミニウムを堆積し、配線層として加工して第二の配線層120を形成した。勿論、アルミニウムの代わりに抵抗の低い銅を用いることも可能である。この工程によれば、タングステンプラグ112上にタングステンプラグ119を自己整合的に形成することができる。このため、カルコゲナイド材料層の側壁保護膜には、シリコン窒化膜を用いるのが望ましい。なお、本発明によれば、上述の実施例に限らず、本願明細書の発明を実施するための最良の形態の欄にあげた各種手段がそれぞれ適用可能であることはいうまでもない。以上、本発明者によってなされた発明をその実施例に基づき具体的に説明したが、本発明は前記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。また、本実施例1、2において接着層の例と、実施例3において側壁保護膜の例を個別に説明したが、それぞれの実施例は適宜組み合わせることができるものであり、それぞれに記載した効果を奏することができる。次に本願発明の前記実施形態から把握できる請求項以外の技術思想を、次に記載する。1半導体基板上のメモリセル領域に選択トランジスタを形成し周辺回路を形成する工程と、該選択トランジスタに接続する第1のプラグを形成する工程と、該メモリセル領域および該周辺回路領域に第1の配線を形成する工程と、該第1の配線上に第1の層間絶縁膜を形成する工程と、該メモリセル領域に形成された該第1の配線と該周辺回路領域上に形成された該第1の配線のそれぞれに接続する第2および第3のプラグを該第1の層間絶縁膜に形成する工程と、該第2のプラグ上に導電性接着層を形成し該導電性接着層を含むように相変化材料層と導電性接着層と上部電極が積層され、該第1の層間絶縁膜と該相変化材料層との間に介在する絶縁性接着層を形成する工程と、該多層膜を覆うようにシリコン窒化膜を形成する工程と、該上部電極上に第2の層間絶縁膜を形成する工程と、該第2の層間絶縁膜に第2の配線を形成する工程と、該上部電極と該第2の配線とを接続する第4のプラグを形成する工程と、該第2の層間絶縁膜に該第3のプラグに接続する第5のプラグを形成する工程とを有することを特徴とする半導体集積回路装置の製造方法。2半導体基板上のメモリセル領域に選択トランジスタを形成し周辺回路を形成する工程と、該選択トランジスタに接続する第1のプラグを形成する工程と、該メモリセル領域および該周辺回路領域に第1の配線を形成する工程と、該第1の配線上に第1の層間絶縁膜を形成する工程と、該メモリセル領域に形成された該第1の配線と該周辺回路領域上に形成された該第1の配線のそれぞれに接続する第2および第3のプラグを該第1の層間絶縁膜に形成する工程と、該第1の層間絶縁膜上に該第2のプラグに接続する第1の接着層と相変化材料層と第2の接着層と上部電極が積層されてなる多層膜を形成する工程と、該多層膜を覆うようにシリコン窒化膜を形成する工程と、該上部電極上に第2の層間絶縁膜を形成する工程と、該第2の層間絶縁膜に第2の配線を形成する工程と、該上部電極と該第2の配線とを接続する第4のプラグを形成する工程と、該第2の層間絶縁膜に該第3のプラグに接続する第5のプラグを形成する工程とを有することを特徴とする半導体集積回路装置の製造方法。3半導体基板上のメモリセル領域に選択トランジスタを形成し周辺回路を形成する工程と、該選択トランジスタに接続する第1のプラグを形成する工程と、該メモリセル領域および該周辺回路領域に第1の配線を形成する工程と、該第1の配線上に第1の層間絶縁膜を形成する工程と、該メモリセル領域に形成された該第1の配線と該周辺回路領域上に形成された該第1の配線のそれぞれに接続する第2および第3のプラグを該第1の層間絶縁膜に形成する工程、該第1の層間絶縁膜上に該第2のプラグに接続する第1の接着層と相変化材料層と第2の接着層と上部電極が積層されてなる多層膜を形成する工程と、該上部電極上に第2の層間絶縁膜を形成する工程と、該第2の層間絶縁膜に第2の配線を形成する工程と、該上部電極と該第2の配線とを接続する第4のプラグを形成する工程と、該第2の層間絶縁膜に該第3のプラグに接続する第5のプラグを形成する工程とを有することを特徴とする半導体集積回路装置の製造方法。4半導体基板上のメモリセル領域に選択トランジスタを形成し周辺回路を形成する工程と、該選択トランジスタに接続する第1のプラグを形成する工程と、該メモリセル領域および該周辺回路領域に第1の配線を形成する工程と、該第1の配線上に第1の層間絶縁膜を形成する工程と、該メモリセル領域に形成された該第1の配線と該周辺回路領域上に形成された該第1の配線のそれぞれに接続する第2および第3のプラグを該第1の層間絶縁膜に形成する工程と、該第1の層間絶縁膜上に該第2のプラグに接続する第1の接着層と相変化材料層と上部電極が積層されてなる多層膜を形成する工程と、該上部電極上に第2の層間絶縁膜を形成する工程と、該第2の層間絶縁膜に第2の配線を形成する工程と、該上部電極と該第2の配線とを接続する第4のプラグを形成する工程と、該第2の層間絶縁膜に該第3のプラグに接続する第5のプラグを形成する工程とを有することを特徴とする半導体集積回路装置の製造方法。5半導体基板上のメモリセル領域に選択トランジスタを形成し周辺回路を形成する工程と、該選択トランジスタに接続する第1のプラグを形成する工程と、該メモリセル領域および該周辺回路領域に第1の配線を形成する工程と、該第1の配線上に第1の層間絶縁膜を形成する工程と、該メモリセル領域に形成された該第1の配線と該周辺回路領域上に形成された該第1の配線のそれぞれに接続する第2および第3のプラグを該第1の層間絶縁膜に形成する工程と、該第1の層間絶縁膜上に該第2のプラグに接続する相変化材料層と第2の接着層と上部電極とが積層されてなる多層膜を形成する工程と、該上部電極上に第2の層間絶縁膜を形成する工程と、該第2の層間絶縁膜に第2の配線を形成する工程と、該上部電極と該第2の配線とを接続する第4のプラグを形成する工程と、該第2の層間絶縁膜に該第3のプラグに接続する第5のプラグを形成する工程とを有することを特徴とする半導体集積回路装置の製造方法。6半導体基板上のメモリセル領域に選択トランジスタを形成し周辺回路を形成する工程と、該選択トランジスタに接続する第1のプラグを形成する工程と、該メモリセル領域および該周辺回路領域に第1の配線を形成する工程と、該第1の配線上に第1の層間絶縁膜を形成する工程と、該メモリセル領域に形成された該第1の配線と該周辺回路領域上に形成された該第1の配線のそれぞれに接続する第2および第3のプラグを該第1の層間絶縁膜に形成する工程と、該第1の層間絶縁膜上に該第2のプラグに接続する絶縁性接着層と相変化材料層と絶縁性接着層と上部電極が積層されてなる多層膜を形成する工程と、該上部電極上に第2の層間絶縁膜を形成する工程と、該第2の層間絶縁膜に第2の配線を形成する工程と、該上部電極と該第2の配線とを接続する第4のプラグを形成する工程と、該第2の層間絶縁膜に該第3のプラグに接続する第5のプラグを形成する工程とを有することを特徴とする半導体集積回路装置の製造方法。7該シリコン窒化膜は周辺回路領域にも形成され、該第5のプラグを形成する工程において該第5のプラグのビアを該第2の層間絶縁膜に開口する工程において該シリコン窒化膜をエッチングストッパとして用いることを特徴とする上記1乃至6に記載の半導体集積回路装置の製造方法。7半導体基板上のメモリセル領域に選択トランジスタを形成し周辺回路を形成する工程と、該選択トランジスタに接続する第1のプラグを形成する工程と、該メモリセル領域および該周辺回路領域に第1の配線を形成する工程と、該第1の配線上に第1の層間絶縁膜を形成する工程と、該メモリセル領域に形成された該第1の配線と該周辺回路領域上に形成された該第1の配線のそれぞれに接続する第2および第3のプラグを該第1の層間絶縁膜に形成する工程と、該第1の層間絶縁膜上に該第2のプラグに接続する導電性接着層と相変化材料層と上部電極が積層されてなる多層膜を形成する工程と、該上部電極上に第2の層間絶縁膜を形成する工程と、該第2の層間絶縁膜に第2の配線を形成する工程と、該上部電極と該第2の配線とを接続する第4のプラグを形成する工程と、該第2の層間絶縁膜に該第3のプラグに接続する第5のプラグを形成する工程とを有することを特徴とする半導体集積回路装置の製造方法。8半導体基板上のメモリセル領域に選択トランジスタを形成し周辺回路を形成する工程と、該選択トランジスタに接続する第1のプラグを形成する工程と、該メモリセル領域および該周辺回路領域に第1の配線を形成する工程と、該第1の配線上に第1の層間絶縁膜を形成する工程と、該メモリセル領域に形成された該第1の配線と該周辺回路領域上に形成された該第1の配線のそれぞれに接続する第2および第3のプラグを該第1の層間絶縁膜に形成する工程と、該第2のプラグ上に相変化材料層と上部電極が積層され、該第1の層間絶縁膜と該相変化材料層との間に介在する絶縁性接着層を形成する工程と、該上部電極上に第2の層間絶縁膜を形成する工程と、該第2の層間絶縁膜に第2の配線を形成する工程と、該上部電極と該第2の配線とを接続する第4のプラグを形成する工程と、該第2の層間絶縁膜に該第3のプラグに接続する第5のプラグを形成する工程とを有することを特徴とする半導体集積回路装置の製造方法。9半導体基板上のメモリセル領域に選択トランジスタを形成し周辺回路を形成する工程と、該選択トランジスタに接続する第1のプラグを形成する工程と、該メモリセル領域および該周辺回路領域に第1の配線を形成する工程と、該第1の配線上に第1の層間絶縁膜を形成する工程と、該メモリセル領域に形成された該第1の配線と該周辺回路領域上に形成された該第1の配線のそれぞれに接続する第2および第3のプラグを該第1の層間絶縁膜に形成する工程と、該第2のプラグ上に導電性接着層を形成し該導電性接着層を含むように相変化材料層と導電性接着層と上部電極が積層する工程と、該上部電極上に第2の層間絶縁膜を形成する工程と、該第2の層間絶縁膜に第2の配線を形成する工程と、該上部電極と該第2の配線とを接続する第4のプラグを形成する工程と、該第2の層間絶縁膜に該第3のプラグに接続する第5のプラグを形成する工程とを有することを特徴とする半導体集積回路装置の製造方法。10半導体基板上のメモリセル領域に選択トランジスタを形成し周辺回路を形成する工程と、該選択トランジスタに接続する第1のプラグを形成する工程と、該メモリセル領域および該周辺回路領域に第1の配線を形成する工程と、該第1の配線上に第1の層間絶縁膜を形成する工程と、該メモリセル領域に形成された該第1の配線と該周辺回路領域上に形成された該第1の配線のそれぞれに接続する第2および第3のプラグを該第1の層間絶縁膜に形成する工程と、該第2のプラグ上に導電性接着層を形成し該導電性接着層を含むように相変化材料層と導電性接着層と上部電極が積層され、該第1の層間絶縁膜と該相変化材料層との間に介在する絶縁性接着層を形成する工程と、該上部電極上に第2の層間絶縁膜を形成する工程と、該第2の層間絶縁膜に第2の配線を形成する工程と、該上部電極と該第2の配線とを接続する第4のプラグを形成する工程と、該第2の層間絶縁膜に該第3のプラグに接続する第5のプラグを形成する工程とを有することを特徴とする半導体集積回路装置の製造方法。11半導体基板上のメモリセル領域に選択トランジスタを形成し周辺回路を形成する工程と、該選択トランジスタに接続する第1のプラグを形成する工程と、該メモリセル領域および該周辺回路領域に第1の配線を形成する工程と、該第1の配線上に第1の層間絶縁膜を形成する工程と、該メモリセル領域に形成された該第1の配線と該周辺回路領域上に形成された該第1の配線のそれぞれに接続する第2および第3のプラグを該第1の層間絶縁膜に形成する工程と、該第2のプラグ上に相変化材料層と導電性接着層と上部電極が積層した多層膜を形成する工程と、該上部電極上に第2の層間絶縁膜を形成する工程と、該第2の層間絶縁膜に第2の配線を形成する工程と、該上部電極と該第2の配線とを接続する第4のプラグを形成する工程と、該第2の層間絶縁膜に該第3のプラグに接続する第5のプラグを形成する工程とを有することを特徴とする半導体集積回路装置の製造方法。12半導体基板上のメモリセル領域に選択トランジスタを形成し周辺回路を形成する工程と、該選択トランジスタに接続する第1のプラグを形成する工程と、該メモリセル領域および該周辺回路領域に第1の配線を形成する工程と、該第1の配線上に第1の層間絶縁膜を形成する工程と、該メモリセル領域に形成された該第1の配線と該周辺回路領域上に形成された該第1の配線のそれぞれに接続する第2および第3のプラグを該第1の層間絶縁膜に形成する工程と、該第2のプラグ上に相変化材料層と上部電極が積層した多層膜を形成する工程と、該多層膜を覆うようにシリコン窒化膜を形成する工程と、該上部電極上に第2の層間絶縁膜を形成する工程と、該第2の層間絶縁膜に第2の配線を形成する工程と、該上部電極と該第2の配線とを接続する第4のプラグを形成する工程と、該第2の層間絶縁膜に該第3のプラグに接続する第5のプラグを形成する工程とを有することを特徴とする半導体集積回路装置の製造方法。"