楕円関数型のバンドパスフィルタ回路及びその制御部を備え、前記バンドパスフィルタ回路は、第1LCフィルタ回路部と、第2LCフィルタ回路部と、第3LCフィルタ回路部と、第4LCフィルタ回路部と、を少なくとも備え、前記第1LCフィルタ回路部、第2LCフィルタ回路部、第3LCフィルタ回路部及び第4LCフィルタ回路部は直列に接続されており、前記第1LCフィルタ回路部は、第1gmアンプ部及び第1可変容量部を備える第1インダクタンス設定部と、第2可変容量部を備える第1容量設定部と、を備え、前記第2LCフィルタ回路部は、第2gmアンプ部及び第3可変容量部を備える第2インダクタンス設定部と、第4可変容量部を備える第2容量設定部と、を備え、前記第3LCフィルタ回路部は、第3gmアンプ部及び第5可変容量部を備える第3インダクタンス設定部と、第6可変容量部を備える第3容量設定部と、を備え、前記第4LCフィルタ回路部は、第4gmアンプ部及び第7可変容量部を備える第4インダクタンス設定部と、第8可変容量部を備える第4容量設定部と、を備え、前記第1インダクタンス設定部が設定するインダクタンス値L1、前記第1容量設定部が設定する容量値C1、前記第4インダクタンス設定部が設定するインダクタンス値L4及び第4容量設定部が設定する容量値C4により、前記バンドパスフィルタ回路のセンター周波数f1はで設定され、前記第2インダクタンス設定部が設定するインダクタンス値L2及び前記第2容量設定部が設定する容量値C2により、前記バンドパスフィルタ回路の共振周波数f2は、で設定され、前記第3インダクタンス設定部が設定するインダクタンス値L3及び前記第3容量設定部が設定する容量値C3により、前記バンドパスフィルタ回路の共振周波数f3は、で設定されており、前記制御部は、少なくとも前記第3可変容量部~第6可変容量部のいずれかの容量値を変化させて、インダクタンス値L2、L3、容量値C2、C3のいずれかを可変させることにより、前記共振周波数f2及びf3を、互いに増減が逆になるように変化させる、集積回路。前記制御部は、前記共振周波数f2及びf3を、変化率が実質的に同じになるように変化させる、請求項1に記載の集積回路。前記制御部は、前記容量値C2、C3及び前記インダクタンス値L2、L3を、固定定数Cr2、Cr3、Lr2、Lr3及びx^2<<1式4y^2<<1式5を満たすパラメータx、yにより、C2=Cr2×1x式6L2=Lr2×1-y式7C3=Cr3×1y式8L3=Lr3×1-x式9のように可変する、請求項2に記載の集積回路。前記制御部は、前記容量値C1、C4及び前記インダクタンス値L1、L4を、固定定数Cr1、Cr4、Lr1、Lr4及びz^2<<1式10を満たすパラメータzにより、C1=Cr1×1z式11L1=Lr1×1-z式12C4=Cr4×1z式13L4=Lr4×1-z式14のように可変する、請求項3に記載の集積回路。前記パラメータx、y及びzは、重み付け定数a及びbによりx=a×z式15y=b×z式16と表される、請求項4に記載の集積回路。前記集積回路は、マスター回路をさらに備え、前記マスター回路は、第5インダクタンス設定部及び第5容量設定部を備えた共振回路部を少なくとも備え、前記共振回路部により発振周波数f0の発振信号を前記制御部に対して出力し、前記第5インダクタンス設定部は、第5gmアンプ部及び第9可変容量部を備え、前記第5gmアンプ部が設定するトランスコンダクタンス値及び第9可変容量部が設定する容量値によってインダクタンス値を設定し、前記第5容量設定部は、第10可変容量部を備え、前記第10可変容量部によって容量値を設定し、前記制御部は、前記発振信号に基づき、前記マスター回路の前記第5gmアンプ部が設定するトランスコンダクタンス値、前記第9可変容量部及び前記第10可変容量部が設定する容量値の少なくともいずれかを可変することにより、前記第5インダクタンス設定部が設定するインダクタンス値若しくは前記第5容量設定部が設定する容量値、又はその両方を可変し、それにより前記発振周波数f0を変化し、さらに前記発振周波数f0の変化に応じて、前記第1可変容量部~第8可変容量部が設定する容量値、前記第1gmアンプ部~第4gmアンプ部が設定するトランスコンダクタンス値の少なくともいずれかを可変することにより、前記バンドパスフィルタ回路のインダクタンス値L1、L2、L3、L4、容量値C1、C2、C3、C4の少なくともいずれかを可変して、前記バンドパスフィルタ回路の前記センター周波数f1、前記共振周波数f2、f3の少なくともいずれかを変化させる、請求項5に記載の集積回路。前記マスター回路は、発振アンプ部と、前記発振アンプ部に直列に接続される前記共振回路部と、前記共振回路部に直列に接続される負性抵抗部と、を備え、前記発振アンプ部及び前記負性抵抗部は、gmアンプを備え、前記共振回路部において、前記第5インダクタンス設定部及び前記第5容量設定部は、信号伝達配線と接地配線の間に並列に接続されている、請求項6に記載の集積回路。前記第1~第8可変容量部は、容量値の調節が可能な第1の可変コンデンサ及び第2の可変コンデンサを備え、前記制御部は、前記第1の可変コンデンサの容量値を調節して、少なくとも前記第3可変容量部~第6可変容量部のいずれかの容量値を可変することにより、前記インダクタンス値L2、L3、容量値C2、C3のいずれかを可変して、前記共振周波数f2及び共振周波数f3を変化させ、前記発振周波数f0の変化に応じて前記第2の可変コンデンサの容量値を調節して、少なくとも前記第1可変容量部~第8可変容量部のいずれかの容量値を可変することにより、前記インダクタンス値L1、L2、L3、L4、前記容量値C1、C2、C3、L4のいずれかを可変して、前記センター周波数f1、前記共振周波数f2、f3の少なくともいずれかを変化させる、請求項6又は7に記載の集積回路。前記バンドパスフィルタ回路は、3次以上の楕円関数型のバンドパスフィルタ回路である、請求項1ないし8のいずれか一項に記載の集積回路。楕円関数型のバンドパスフィルタ回路の制御方法であって、前記バンドパスフィルタ回路は、第1LCフィルタ回路部と、前記第1LCフィルタ回路部に直列に接続される第2LCフィルタ回路部と、前記第2LCフィルタ回路部に直列に接続される第3LCフィルタ回路部と、前記第3LCフィルタ回路部に直列に接続される第4LCフィルタ回路部と、を少なくとも備え、前記第1LCフィルタ回路部は、第1gmアンプ部及び第1可変容量部を備える第1インダクタンス設定部と、第2可変容量部を備える第1容量設定部と、を備え、前記第2LCフィルタ回路部は、第2gmアンプ部及び第3可変容量部を備える第2インダクタンス設定部と、第4可変容量部を備える第2容量設定部と、を備え、前記第3LCフィルタ回路部は、第3gmアンプ部及び第5可変容量部を備える第3インダクタンス設定部と、第6可変容量部を備える第3容量設定部と、備え、前記第4LCフィルタ回路部は、第4gmアンプ部及び第7可変容量部を備える第4インダクタンス設定部と、第8可変容量部を備える第4容量設定部と、を備え前記第1インダクタンス設定部が設定するインダクタンス値L1、前記第1容量設定部が設定する容量値C1、前記第4インダクタンス設定部が設定するインダクタンス値L4及び第4容量設定部が設定する容量値C4により、前記バンドパスフィルタ回路のセンター周波数f1はで設定され、前記第2インダクタンス設定部が設定するインダクタンス値L2、前記第2容量設定部が設定する容量値C2により、前記バンドパスフィルタ回路の共振周波数f2は、で設定され、前記第3インダクタンス設定部が設定するインダクタンス値L3、前記第3容量設定部が設定する容量値C3により、前記バンドパスフィルタ回路の共振周波数f3は、で設定されており、少なくとも前記第3可変容量部~第6可変容量部のいずれかの容量値を変化させて、前記インダクタンス値L2、L3、容量値C2、C3のいずれかを変化させることにより、前記共振周波数f2及びf3を、互いに増減が逆になるように変化させる、バンドパスフィルタ回路の制御方法。請求項10に記載のバンドパスフィルタ回路の制御方法をコンピュータに実行させるための制御プログラム。請求項10に記載のバンドパスフィルタ回路の制御方法を実行するロジック回路。特許文献1~4においては、ローパスフィルタまたはハイパスフィルタのカットオフ周波数のチューニング方法についての提案がされている。しかしながら、センター周波数および通過帯域幅の2つを調整する必要があるバンドパスフィルタの調整方法については、提案がなされていない。本願の発明者は、特許文献1~4に開示された技術では、バンドパスフィルタ回路においてセンター周波数を実質的に変化させずに帯域幅を可変することができない、という課題を見出した。本発明にかかる集積回路は、楕円関数型のバンドパスフィルタ回路及びその制御部を備える。前記バンドパスフィルタ回路は、第1LCフィルタ回路部と、第2LCフィルタ回路部と、第3LCフィルタ回路部と、第4LCフィルタ回路部を少なくとも備え、前記第1LCフィルタ回路部、第2LCフィルタ回路部、第3LCフィルタ回路部及び第4LCフィルタ回路部は直列に接続されている。前記第1LCフィルタ回路部は、第1gmアンプ部及び第1可変容量部を備える第1インダクタンス設定部と、第2可変容量部を備える第1容量設定部を備える。前記第2LCフィルタ回路部は、第2gmアンプ部及び第3可変容量部を備える第2インダクタンス設定部と、第4可変容量部を備える第2容量設定部を備える。前記第3LCフィルタ回路部は、第3gmアンプ部及び第5可変容量部を備える第3インダクタンス設定部と、第6可変容量部を備える第3容量設定部を備える。前記第4LCフィルタ回路部は、第4gmアンプ部及び第7可変容量部を備える第4インダクタンス設定部と、第8可変容量部を備える第4容量設定部を備える。第1インダクタンス設定部が設定するインダクタンス値L1、第1容量設定部が設定する容量値C1、前記第4インダクタンス設定部が設定するインダクタンス値L4及び第4容量設定部が設定する容量値C4により、前記バンドパスフィルタ回路のセンター周波数f1はで設定され、第2インダクタンス設定部が設定するインダクタンス値L2、第2容量設定部が設定する容量値C2により、前記バンドパスフィルタ回路の共振周波数f2は、で設定され、第3インダクタンス設定部が設定するインダクタンス値L3、第3容量設定部が設定する容量値C3により、前記バンドパスフィルタ回路の共振周波数f3は、で設定されている。前記制御部は、少なくとも前記第3可変容量部~第6可変容量部のいずれかの容量値を変化させて、インダクタンス値L2、L3、容量値C2、C3のいずれかを可変させることにより、前記共振周波数f2及びf3を、互いに増減が逆になるように変化させる。このような構成により、バンドパスフィルタ回路のセンター周波数を実質的に変化させないまま、バンドパスフィルタ回路の共振周波数f2及びf3が変化することにより、帯域幅を可変することができる。本発明にかかるバンドパスフィルタ回路の制御方法は、第1LCフィルタ回路部と、前記第1LCフィルタ回路部に直列に接続される第2LCフィルタ回路部と、前記第2LCフィルタ回路部に直列に接続される第3LCフィルタ回路部と、前記第3LCフィルタ回路部に直列に接続される第4LCフィルタ回路部を少なくとも備える楕円関数型のバンドパスフィルタ回路の制御方法である。前記第1LCフィルタ回路部は、第1gmアンプ部及び第1可変容量部を備える第1インダクタンス設定部と、第2可変容量部を備える第1容量設定部を備える。前記第2LCフィルタ回路部は、第2gmアンプ部及び第3可変容量部を備える第2インダクタンス設定部と、第4可変容量部を備える第2容量設定部を備える。前記第3LCフィルタ回路部は、第3gmアンプ部及び第5可変容量部を備える第3インダクタンス設定部と、第6可変容量部を備える第3容量設定部を備える。前記第4LCフィルタ回路部は、第4gmアンプ部及び第7可変容量部を備える第4インダクタンス設定部と、第8可変容量部を備える第4容量設定部を備える。前記第1インダクタンス設定部が設定するインダクタンス値L1、前記第1容量設定部が設定する容量値C1、前記第4インダクタンス設定部が設定するインダクタンス値L4及び第4容量設定部が設定する容量値C4により、前記バンドパスフィルタ回路のセンター周波数f1はで設定され、前記第2インダクタンス設定部が設定するインダクタンス値L2、前記第2容量設定部が設定する容量値C2により、前記バンドパスフィルタ回路の共振周波数f2は、で設定され、前記第3インダクタンス設定部が設定するインダクタンス値L3、前記第3容量設定部が設定する容量値C3により、前記バンドパスフィルタ回路の共振周波数f3は、で設定されており、少なくとも前記第3可変容量部~第6可変容量部のいずれかの容量値を変化させて、インダクタンス値L2、L3、容量値C2、C3のいずれかを変化させることにより、前記共振周波数f2及びf3を、互いに増減が逆になるように変化させる。このような構成により、バンドパスフィルタ回路のセンター周波数を実質的に変化させないまま、バンドパスフィルタ回路の共振周波数f2及びf3が変化することにより、帯域幅を可変することができる。本発明により、センター周波数を実質的に変化させずに帯域幅を可変することが可能なバンドパスフィルタ回路を備えた集積回路、バンドパスフィルタ回路の制御方法、その制御プログラム及びその制御方法を実行するロジック回路を提供することができる。実施の形態1本実施の形態にかかる楕円関数型のバンドパスフィルタ回路は、センター周波数f1を設定する第1LCフィルタ回路部と第4LCフィルタ回路部、共振周波数f2を設定する第2LCフィルタ回路部、共振周波数f3を設定する第3LCフィルタ回路部を備える。制御部は、第2LCフィルタ回路部、第3LCフィルタ回路部の設定するインダクタンス値、容量値を可変させることにより、共振周波数f2及びf3を、互いに増減が逆になるように変化させる。つまり、共振周波数f2を高く変化させる場合には共振周波数f3を低く変化させ、共振周波数f2を低く変化させる場合には共振周波数f3を高く変化させる。このようにすることで、センター周波数を実質的に変化させずに、通過帯域幅を可変することができる。以下、図面を参照して本発明の実施の形態について説明する。図1は、本発明の集積回路の構成例を示すブロック図である。集積回路106は、バンドパスフィルタ回路100、制御部105を備えている。バンドパスフィルタ回路100は、第1LCフィルタ回路部101、第2LCフィルタ回路部102、第3LCフィルタ回路部103、第4LCフィルタ回路部104を備える。ここで、第1LCフィルタ回路部101及び第4LCフィルタ回路部104は、バンドパスフィルタ回路100のセンター周波数f1を設定する。第2LCフィルタ回路部102は、バンドパスフィルタ回路100の共振周波数f2を設定する。第3LCフィルタ回路部103は、バンドパスフィルタ回路100の共振周波数f3を設定する。この詳細については後述する。制御部105は、少なくとも第2LCフィルタ回路部102の設定する共振周波数f2、第3LCフィルタ回路部103の設定する共振周波数f3を可変することができる。これにより、センター周波数f1を実質的に変化させずに、帯域幅を可変することができる。制御部105は、電子回路等のハードウェア、又はハードウェアとソフトウェアの両方等により構成される。図2は、本実施形態にかかるバンドパスフィルタ回路100の構成例を示す回路図である。バンドパスフィルタ回路100は、可変gmアンプ及び可変コンデンサにより構成される3次楕円関数型バンドパスフィルタであり、第1LCフィルタ回路部101、第2LCフィルタ回路部102、第3LCフィルタ回路部103及び第4LCフィルタ回路部104を備える。第1LCフィルタ回路部101、第2LCフィルタ回路部102、第3LCフィルタ回路部103、第4LCフィルタ回路部104は、この順番で直列に接続されている。なお、バンドパスフィルタ回路100は差動構成の回路である。第1LCフィルタ回路部101及び第4LCフィルタ回路部104は、バンドパスフィルタ回路100のセンター周波数f1を決定する。第2LCフィルタ回路部102は、バンドパスフィルタ回路100の低周波数側の共振周波数f2を決定し、第3LCフィルタ回路部103は、バンドパスフィルタ回路100の高周波数側の共振周波数f3を決定する。なお、センター周波数f1は、バンドパスフィルタ回路100の帯域幅の中心周波数である。f2は下側帯域外トラップ周波数、f3は上側帯域外トラップ周波数を表す。バンドパスフィルタ回路100の伝達関数は楕円関数で与えられ、f1はこの楕円関数の零点に、f2、f3はこの楕円関数の極に関係付けられる。第1LCフィルタ回路部101は、R部110、L部120第1インダクタンス設定部、C部130第1容量設定部を備える。R部110は、バンドパスフィルタ回路100の入力部分であり、2つの入力信号が入力される。以下、各部の詳細について説明する。なお、L部120及びC部130は、信号伝達配線と接地配線との間に並列に接続されている。R部110は、可変gmアンプ111を備え、抵抗として動作する。以下、図3を用いて、R部110が抵抗として動作することを説明する。図3は、R部110のみを取り出した回路図であり、電流をIo、可変gmアンプ111gmセルの入力部のマイナス端子側の電圧をV1、プラス端子側の電圧をV2とする。可変gmアンプ111の相互コンダクタンス値をgmとすると、電流IoはIo=gm×V2-V1式7となる。従って、R部110の入力部からみたインピーダンスZは、Z=V2-V1/Io=1/gm式8となる。つまり、R部110は、抵抗値R1=1/gmが接続されている回路と等価である。L部120第1インダクタンス設定部は、可変gmアンプ121、122、可変コンデンサ123、124を備え、ジャイレータ変換によって、コンデンサからインダクタンス値L1を設定コンデンサの容量値をインダクタンス値に変換する。なお、可変gmアンプ121及び可変gmアンプ122を第1gmアンプ部、可変コンデンサ123及び可変コンデンサ124を第1可変容量部ともいう。図4を用いて、L部120がインダクタンス値を設定することを説明する。図4は、L部120を差動構成ではなくシングル構成にした場合の回路図を示す。図4に示すインダクタ設定回路125は、gmアンプ126、127、コンデンサ128を備えている。gmアンプ126の出力はgmアンプ127の入力に接続され、gmアンプ127の出力はgmアンプ126の入力に接続されている。インダクタ設定回路125の入力部の電圧はVi、電流はIiであり、コンデンサ128側の電圧はVo、電流はIoである。また、gmアンプ126のトランスコンダクタンス値はgm、gmアンプ127のトランスコンダクタンス値は-gmであり、コンデンサ128の容量値はCである。式8において説明した通り、gmアンプにおける電圧V、電流Iにはgm=I/Vの関係がある。そのため、インダクタ設定回路125において、電流Io、電流Ii、電圧Voの関係式Io=gm×Vi式9Ii=gm×Vo式10Vo=gm×Io/jωC式11が成立する。なお、ωは交流の周波数である。式10、式11より、電流Iiについて以下の式12が成立する。Ii=gm×Io/jωC式12式12の電流Ioを式9に代入すると、Ii=gm^2×Vi/jωC式13が成立する。式13を変形すると、Vi/Ii=jωC/gm^2=jωL式14L=C/gm^2式15となる。以上から、容量値Cと、トランスコンダクタンス値gmにより、インダクタンス値Lが設定されることが示された。図4のシングル構成を差動構成とするとL部120の構成となる。C部130第1容量設定部は、可変コンデンサ131、132を備える。C部130は、容量値C1を設定する。L部120及びC部130により、第1LCフィルタ回路部101は、LCフィルタとして機能する。可変コンデンサ131及び可変コンデンサ132を第2可変容量部ともいう。第2LCフィルタ回路部102は、L部140第2インダクタンス設定部、C部147-1、C部147-2C部147-1及びC部147-2を第2容量設定部ともいうを備える。第1LCフィルタ回路部101からの2入力信号は、L部140及びC部147-1、C部147-2にそれぞれ入力される。なお、L部140及びC部147-1、C部147-2は、信号伝達配線上において並列に接続されている。以下、各部の詳細について説明する。L部140は、可変gmアンプ141、142、143、144、可変コンデンサ145、146を備える。L部140は、L部120と同様にして、ジャイレータ変換によりインダクタンス値を設定する。ここで、L部140は、インダクタンス値L2を設定する。C部147-1、C部147-2は、それぞれ可変コンデンサ148、149を備える。C部147-1及びC部147-2は、それぞれL部140と並列に設定されており、容量値としてC2を設定する。なお、可変gmアンプ141、142、143及び可変gmアンプ144を第2gmアンプ部、可変コンデンサ145及び可変コンデンサ146を第3可変容量部、可変コンデンサ148及び可変コンデンサ149を第4可変容量部ともいう。第3LCフィルタ回路部103は、L部150第3インダクタンス設定部、C部157-1、C部157-2C部157-1及びC部157-2を第3容量設定部ともいうを備える。第2LCフィルタ回路部102からの2入力信号は、L部150、C部157-1、C部157-2にそれぞれ入力される。なお、L部150及びC部157-1、C部157-2は、信号伝達配線上において並列に接続されている。L部150は、可変gmアンプ151、152、153、154、可変コンデンサ155、156を備える。C部157-1、C部157-2は、それぞれ可変コンデンサ158、159を備える。その他の第3LCフィルタ回路部103の詳細については、第2LCフィルタ回路部102と同様であるため、説明を省略する。なお、L部150は、インダクタンス値L3を、C部157-1及びC部157-2は、容量値C3を設定する。可変gmアンプ151、152、153及び可変gmアンプ154を第3gmアンプ部、可変コンデンサ155及び可変コンデンサ156を第5可変容量部、可変コンデンサ158及び可変コンデンサ159を第6可変容量部ともいう。第4LCフィルタ回路部104は、L部160第4インダクタンス設定部、C部170第4容量設定部、R部180を備える。R部180は、バンドパスフィルタ回路100の出力部分であり、2つの出力信号が出力される。なお、L部160及びC部170は、信号伝達配線と接地配線との間に並列に接続されている。L部160は、可変gmアンプ161、162、可変コンデンサ163、164を備える。C部170は、可変コンデンサ171、172を備える。R部180は、可変gmアンプ181を備える。その他の各部の詳細については、第1LCフィルタ回路部101と同様であるため、説明を省略する。なお、L部160は、インダクタンス値L4を、C部170は、容量値C4を、R部180は、抵抗値R4を設定する。図5は、図2に示したバンドパスフィルタ回路100を、抵抗R、インダクタL及びコンデンサCによって示した等価回路200である。等価回路200も、バンドパスフィルタ回路100と同様、3次楕円関数型バンドパスフィルタである。等価回路200は、第1LCフィルタ回路部201、第2LCフィルタ回路部202、第3LCフィルタ回路部203、第4LCフィルタ回路部204を備える。第1LCフィルタ回路部201は、可変抵抗210、可変インダクタ220、可変コンデンサ230を備えている。可変抵抗210は、信号伝達配線上に接続されている。可変インダクタ220及び可変コンデンサ230は、信号伝達配線と接地配線の間に並列に接続されている。第2LCフィルタ回路部202は、可変インダクタ240、可変コンデンサ247を備えている。可変インダクタ240及び可変コンデンサ247は、信号伝達配線上において並列に接続されている。第2LCフィルタ回路部202には、第1LCフィルタ回路部201からの入力信号が入力される。第3LCフィルタ回路部203は、可変インダクタ250、可変コンデンサ257を備えている。可変インダクタ250及び可変コンデンサ257は、信号伝達配線上において並列に接続されている。第3LCフィルタ回路部203には、第2LCフィルタ回路部202からの入力信号が入力される。第4LCフィルタ回路部204は、可変インダクタ260、可変コンデンサ270、可変抵抗280を備えている。可変抵抗280は、信号伝達配線と接地配線の間に接続されている。可変インダクタ260及び可変コンデンサ270は、信号伝達配線と接地配線の間に並列に接続されている。図2に示したバンドパスフィルタ回路100において、R部110、180は、それぞれ図5に示した等価回路200の可変抵抗210、280に対応する。L部120、140、150、160は、それぞれ等価回路200の可変インダクタ220、240、250、260に対応する。同様に、C部130、147、157、170は、それぞれ等価回路200の可変コンデンサ230、247、257、270に対応する。図2のR部を抵抗Rに、L部を可変インダクタに置き換え、差動構成をシングル構成とすることにより、図2と図5の回路が等価であることが分かる。ここで、図2に示したバンドパスフィルタ回路100における可変コンデンサ123の構成例を図6に示す。可変コンデンサ123は、n本のビット制御線10、1ビット目の容量部11、2ビット目の容量部12、3ビット目の容量部13、nビット目の容量部14を備える。ビット制御線10は、制御部105に接続されている。1ビット目の容量部11は、容量値C1の1個のコンデンサ21、MOSスイッチ31を備える。2ビット目の容量部12は、容量値C2の2個のコンデンサ22-1、22-2、MOSスイッチ32を備える。3ビット目の容量部13は、容量値C3の3個のコンデンサ23-1、23-2、23-3、23-4、MOSスイッチ33を備える。同様にして、nビット目の容量部14は、容量値Cnの2^n-1個のコンデンサ24-1、24-2、24-3、、24-2^n-1、MOSスイッチ34を備える。なお、MOSスイッチ31~34はNMOSトランジスタで構成される。ビット制御線10は、制御部105の制御に応じて電圧のオンオフが切り替わることにより、各MOSスイッチ31~34のオンオフを切り替える。例えば、1ビット目の制御線がオンである場合、MOSスイッチ31のゲートに電圧が印加されることにより、MOSスイッチ31はオンになる。つまり、MOSスイッチ31において、電流が流れることが可能になる。逆に、1ビット目の制御線がオフである場合、MOSスイッチ31はオフになる。この場合、MOSスイッチ31において、電流が流れることはできない。2ビット目、3ビット目、nビット目の制御線のオンオフが切り替わった場合においても同様である。以上のように、各MOSスイッチ31~34のオンオフが切り替わることにより、各ビットに対応する容量部に備えられたコンデンサのオンオフが制御される。つまり、コンデンサが電荷を蓄えるか否かが制御される。それにより、制御部105は、可変コンデンサ123の合計の容量値を変化させる。ここで、コンデンサ21~24-2^n-1の容量値C1~Cnを全て同一の容量値にすることにより、容量値を量子化することが出来る。例えば、各コンデンサの容量値をCb、ビット制御線の本数をnとすると、可変可能な全容量値CaはCa=2^n-1Cb式16となる。これにより、可変可能な全容量値Caは、最小可変幅Cbで2のn乗段階、可変することができる。なお、可変コンデンサ123に限らず、可変コンデンサ124、131、132、145、146、148、149、155、156、158、159、163、164、171、172についても、同様に構成することができる。また、可変コンデンサは、図6に示したような可変可能な量子化されたコンデンサの他にも、固定された容量値を有するコンデンサを有してもよい。図2に示したバンドパスフィルタ回路100における可変gmアンプ111の構成例を図7に示す。可変gmアンプ111は、差動アンプ部40、コモンモードフィードバック部50を備える。可変gmアンプ111は、さらにBias端子71、VDD端子72、VG端子73、VIN端子74、VIN-端子75、VOUT-端子76、VOUT端子77及びVCM端子78を備える。差動アンプ部40は、MOSトランジスタ41、42、43、44、45、46、47を備える。MOSトランジスタ41~45はPMOSトランジスタ、MOSトランジスタ46、47はNMOSトランジスタで構成される。差動アンプ部40は、VG端子73に印加する電圧により、トランスインダクタンス値gmを可変する。コモンモードフィードバック部70は、MOSトランジスタ51、52、53、54、55、56、57、58、抵抗59、容量60を備える。MOSトランジスタ51~56はPMOSトランジスタ、MOSトランジスタ57、58はNMOSトランジスタで構成される。コモンモードフィードバック部70は、VOUT-端子76とVOUT端子77との電圧差を、VCM端子78に印加される電圧に等しくなるように動作する。以下、バンドパスフィルタ回路100における、センター周波数及び減衰の共振周波数について説明する。第1LCフィルタ回路部101及び第1LCフィルタ回路部104は、インダクタンス値L1及び容量値C1、インダクタンス値L4及び容量値C4により、センター周波数f1を、により設定する。なお、ここではL1=L4、C1=C4である。第2LCフィルタ回路部は、インダクタンス値L2及び容量値C2により、共振周波数f2を、により設定する。第3LCフィルタ回路部は、インダクタンス値L3及び容量値C3により、共振周波数f3を、により設定する。ここで、少なくとも第3可変容量部~第6可変容量部のいずれかの容量値を変化させることにより、インダクタンス値L2、L3、容量値C2、C3のいずれかを可変させる。これによって、共振周波数f2及び共振周波数f3を、互いに増減が逆になるように変化させる。これにより、センター周波数f1を実質的に変化させずに、バンドパスフィルタ回路100の帯域幅を可変することができる。なお、実質的に変化させずにというのは、誤差又は許容範囲内の数値においてのみ、センター周波数f1が変化しうることを示す。以下、具体的なバンドパスフィルタ回路100の帯域幅の切替方法の例について説明する。図5に示した等価回路200において、インダクタンス値L1、L2、L3、L4、容量値C1、C2、C3、C4の初期値を、Lr1、Lr2、Lr3、Lr4、Cr1、Cr2、Cr3、Cr4と設定する。Cr1~Cr4、Lr1~Lr4は固定定数である。次に、インダクタンス値L1~L4、容量値C1~C4を、初期値Lr1~Lr4、Cr1~Cr4から、C1=Cr1×1bw式20L1=Lr1×1-bw式21C2=Cr2×1bw×a式22L2=Lr2×1-bw×b式23C3=Cr3×1bw×b式24L3=Lr3×1-bw×a式25C4=Cr4×1bw式26L4=Lr4×1-bw式27のように変化させる。ここで、bwは帯域幅切替時の設定定数、a及びbは重み付け定数である。設定定数パラメータbwは、bw^2<<1式28を満たす。重み付け定数a、bは、bw×a^2<<1式29bw×b^2<<1式30を満たすように設定される。重み付け定数a、bは、例えば、1.3、1.5など、1に近いような値である。そのようにa、bを設定することにより、共振の下がり具合が極端に変わることなく、帯域幅が略平坦であるような周波数特性を得ることができる。以上のように、a及びbを適当な値に設定し、bwを可変すると、バンドパスフィルタ回路100のセンター周波数を実質的に変化させずに、帯域幅を可変することが可能である。この理由は、以下の通りである。インダクタンス値L1~L4、容量値C1~C4についての式20~式27を、センター周波数f1、共振周波数f2、f3についての式17~式19に代入すると、センター周波数f1、共振周波数f2、f3はとなる。ここで、式28より、bwの二乗以降のオーダーは無視して計算することができるため、式31~式33から、センター周波数f1、共振周波数f2、f3は、となる。従って、a、bに適当な値を設定し、bwを可変することにより、センター周波数f1の値を実質的に変化させずに、f2とf3を逆方向に可変することができる。つまり、バンドパスフィルタの帯域幅をbwによって可変することが出来る。なお、インダクタンスLxxは1~4の数のいずれかは、トランスコンダクタンス値gmをもつgmセルによるジャイレータ変換により、容量値Cxを用いると、式15からLx=Cx/gm^2式37の通り与えられる。図8は、式20~式27のようにして帯域幅を変化させた場合の、バンドパスフィルタ回路100の周波数特性の図である。ここで、Cr1=1.9nF、Lr1=910nH、Cr2=3.4nF、Lr2=364nH、Cr3=4.9nF、Lr3=522nH、Cr4=1.9nF、Lr4=910nHである。また、a=1、b=1.3であり、bwは、-0.08から0.08まで、0.02刻みで可変する。bw=0初期値において、バンドパスフィルタ回路100のセンター周波数f1は3.8MHz、帯域幅は0.7MHzである。図8に示す通り、bwの値を大きくするほど、共振周波数f2は低くなり、共振周波数f3は高くなる。そして、センター周波数f1は、実質的に変化しない。これにより、帯域幅を広くすることができる。逆に、bwの値を小さくするほど、共振周波数f2は高くなり、共振周波数f3は低くなる。そして、センター周波数f1は、実質的に変化しない。これにより、帯域幅を狭くすることができる。なお、以上に示したインダクタンス値L1~L4は、図2に示した通り、可変コンデンサの容量値をジャイレータ変換によって変換したものである。このため、バンドパスフィルタ回路100の帯域幅切替は、制御部105が、図2に示した可変コンデンサの容量値を変化することで実現される。図9は、C部及びL部に備えられた可変コンデンサの容量値を切り替えるデジタル制御の一例である。可変コンデンサは、図6に示した構造を有しており、ビット制御線を3本備えている。以下に示す通り、制御部105は、可変コンデンサのビット制御を行うことにより、可変コンデンサの容量値を変化することにより、式20~式27に示した制御を実現することができる。なお、可変コンデンサは、図6に示した可変可能な量子化されたコンデンサだけではなく、固定された容量値を有するコンデンサも適宜備えている。また、バンドパスフィルタ回路100のC部及びL部において、以下の制御により容量値を可変する可変コンデンサの個数は、1個でもよいし、2個でもよい。図9において、Cbw制御線は、C部の可変コンデンサの容量値を可変する制御線であり、Lbw制御線は、L部の可変コンデンサの容量値を可変する制御線である。また、bwが0.02増加することにより帯域幅が増加することを、帯域幅が1増加すると表している。同様に、bwが0.04、0.06増加することにより帯域幅が増加することを、それぞれ帯域幅が2増加する、帯域幅が3増加すると表している。逆に、図9において、bwが0.02、0.04、0.06減少することにより帯域幅が減少することを、それぞれ帯域幅が1減少する、帯域幅が2減少する、帯域幅が3減少すると表している。bwの値が変化せず、帯域幅が変化しないことを、帯域幅の変化が±0と表している。なお、Cbw制御線、Lbw制御線は、制御部105に接続されており、制御部105によって制御されている。ここで、帯域幅設定が±0である場合、Cbw制御線は100、Lbw制御線は100の通り動作する。ここで、C部における可変コンデンサは、1ビット目、2ビット目の容量部が動作せず、3ビット目の容量部が動作している。つまり、1ビット目、2ビット目の容量部におけるコンデンサには電荷が蓄えられず、3ビット目の容量部におけるコンデンサには電荷が蓄えられる。L部における可変コンデンサも同様に、1ビット目、2ビット目の容量部が動作せず、3ビット目の容量部が動作している。帯域幅設定を±0から1にする帯域幅を1増加させる場合、制御部105は、動作するCbw制御線を1ビット増加させ、動作するLbw制御線を1ビット減少させる。このとき、C部の可変コンデンサにおいて、新たに1ビット目の容量部のコンデンサが動作することにより、可変コンデンサ全体で動作するコンデンサが1個増加する。これにより、C部の容量値が増大する。同時に、L部においては、3ビット目の容量部のコンデンサが動作しなくなり、新たに1ビット目及び2ビット目の容量部のコンデンサが動作する。これにより、動作するコンデンサが全体で1個減少する。これにより、L部の容量値が減少することで、L部のインダクタンス値が減少する。この理由は、式37に記載した通りである。帯域幅設定を±0から-1にする帯域幅を1減少させる場合、制御部105は、動作するCbw制御線を1ビット減少させ、動作するLbw制御線を1ビット増加させる。これにより、C部の容量値が減少して、L部のインダクタンス値が増大する。詳細については前述と同様である。以上のようにして、制御部105は、センター周波数f1を実質的に変化させずに共振周波数f2及びf3を互いに増減が逆になるように変化させることにより、帯域幅を変化させることができる。具体的には、L部のインダクタンス値LとC部の容量値Cの大小を逆に動かして、式20~式27に示した制御を行う。例えば、バンドパスフィルタの帯域幅を広くしたい場合、図2のL部が設定するインダクタンス値を小さくし、C部が設定する容量値を大きくすることにより、共振周波数f2を低周波数にし、共振周波数f3を高周波数にしている。さらに、このようにすることで、共振の下がり具合が極端に変わることなく、帯域幅が略平坦であるような周波数特性を得ることができる。なお、図6にて示した量子化されたコンデンサの容量値は、予め、初期値Lr1~Lr4、Cr1~Cr4から決定される。また、図6における1ビット目のコンデンサ21、2ビット目のコンデンサ22-1及び22-2、といった、bwの値に応じて動作の有無が変わるコンデンサについては、初期値Lr1~Lr4、Cr1~Cr4及びbwの刻み幅に応じて、容量値を設定すればよい。なお、図6に示した量子化されたコンデンサは、制御に応じて、それぞれ異なる容量値を有していてもよい。バンドパスフィルタ回路100は、4次、5次等の高次の楕円関数型のバンドパスフィルタ回路でもよい。つまり、実施の形態1におけるバンドパスフィルタ回路100において、LCフィルタ回路部101又は104がさらに備えられてもよい。LCフィルタ回路部102及び103についても、さらに備えられてもよい。例えば、図2に示したバンドパスフィルタ回路100において、LCフィルタ回路部102及び103と構成が同じ回路を、C部170とR部180との間に接続するようにしてもよい。また、LCフィルタ回路部102と103は、図2とは逆の順番に接続されてもよい。バンドパスフィルタ回路100が備えるgmアンプは、可変でなくともよい。具体的なバンドパスフィルタ回路100の帯域幅の切替方法は、式20~式30において説明したものに限られない。例えば、容量値C1~C4、インダクタンス値L1~L4を、パラメータx、y、zを用いて、以下のように変化させてもよい。C1=Cr1×1z式38L1=Lr1×1-z式39C2=Cr2×1x式40L2=Lr2×1-y式41C3=Cr3×1y式42L3=Lr3×1-x式43C4=Cr4×1z式44L4=Lr4×1-z式45ここで、パラメータx、y、zは、x^2<<1式46y^2<<1式47z^2<<1式48を満たす独立なパラメータである。以上のように容量値C1~C4、インダクタンス値L1~L4を変化させても、センター周波数f1を実質的に変化させずに、共振周波数f2及びf3を互いに増減が逆になるように変化させることができる。なお、式38、式39、式44、式45に示した容量値C1、C4、インダクタンス値L1、L4の変化は行わず、式40~式43に示した容量値C2、C3、インダクタンス値L2、L3の変化を行うようにしてもよい。そのようにしても、センター周波数f1を実質的に変化させずに、共振周波数f2及びf3を互いに増減が逆になるように変化させることができる。以上に列挙した変化の方法以外にも、前記共振周波数f2及びf3を、変化率が実質的に同じになるように変化させるようにしてもよい。これにより、センター周波数f1を実質的に変化させずに、共振周波数f2及びf3を互いに増減が逆になるように変化させることができる。ただし、共振の下がり具合が極端に変わることなく、帯域幅が略平坦であるような周波数特性が確実に得られるようにするには、式20~式30のように、容量値C1~C4、インダクタンス値L1~L4を変化させるのが望ましい。実施の形態2本実施の形態においては、実施の形態1において説明したバンドパスフィルタ回路を用いたマスタースレーブ型のバンドパスフィルタシステムを説明する。当該バンドパスフィルタシステムは、マスター回路のトランスコンダクタンス値と容量値を調整することにより、スレーブ回路のトランスコンダクタンス値と容量値を調整する。これにより、バンドパスフィルタ回路のセンター周波数及び通過帯域幅を任意に調整することができる。以下、図面を参照して本発明の実施の形態について説明する。図10に本実施形態にかかるバンドパスフィルタシステム400の全体構成を示すブロック図を示す。バンドパスフィルタシステム400は、大きく分けて、バンドパスフィルタ回路100スレーブ回路、マスター回路300及びロジック制御部400を備える。バンドパスフィルタ回路100は、実施の形態1において説明した、gmアンプ及びコンデンサを備えるバンドパスフィルタである。マスター回路300は、gmアンプ及びコンデンサを備え、発振回路として動作するVCO回路である。ロジック制御部400は、バンドパスフィルタ回路100及びマスター回路300を制御する。図10のバンドパスフィルタ回路100は、C部191、L部194を備える。C部191は、図2において示したC部130、147、157、170を総称して示している。L部194は、L部120、140、150、160を総称して示している。C部191は、可変コンデンサ192、193を備えている。可変コンデンサ192は、後述のCvar制御線406によって制御され、可変コンデンサ193は、後述のCbw制御線405によって制御される。可変コンデンサ192は、図2のC部において示された可変コンデンサ131、148、158、171を総称して示している。可変コンデンサ193は、図2のC部において示された可変コンデンサ132、149、159、172を総称して示している。L部194は、可変gmアンプ195、可変コンデンサ196、197を備えている。可変gmアンプ195は、後述のgm制御線407によって制御され、可変コンデンサ196は、後述のCvar制御線406によって制御され、可変コンデンサ197は、後述のLbw制御線404によって制御される。可変gmアンプ195は、図2のL部において示された可変gmアンプ121、122、141~144、151~154、161、162を総称して示している。可変コンデンサ196は、図2のL部において示された可変コンデンサ123、145、155、163を総称して示している。可変コンデンサ197は、図2のC部において示された可変コンデンサ124、146、156、164を総称して示している。図10にて示したマスター回路300は、可変gmアンプ301、302及び可変コンデンサ303、304を備える。可変gmアンプ301、302は、後述のgm制御線407によって制御され、可変コンデンサ303、304は、後述のCvar制御線406によって制御される。なお、図10に示したマスター回路300の図は、マスター回路300の具体的な回路図を示しているものではない。図11において、図10に示したマスター回路300の具体的な回路の例を示す。図11において、マスター回路300は、発振アンプ部310、共振回路部320、負性抵抗部330を備える。発振アンプ部310は、gmアンプ311を備える。発振アンプ部310は、共振回路部320に接続されており、共振回路部320中の可変gmアンプに信号を出力する。共振回路部320は、R部340、L部350第5インダクタンス設定部、C部360第5容量設定部を備える。R部340は、可変gmアンプ341を備え、抵抗として動作する。L部350は、可変gmアンプ351、352、可変コンデンサ353、354を備え、共振回路部320のインダクタンス値を設定する。C部360は、可変コンデンサ361、362を備え、共振回路部320の容量値を設定する。ここで、L部350及びC部360は、信号伝達配線と接地配線との間に並列に接続されている。なお、可変gmアンプ351、352を第5gmアンプ部、可変コンデンサ353、354を第9可変容量部、可変コンデンサ361、362を第10可変容量部ともいう。可変コンデンサ353、354の容量値はCy、可変コンデンサ361、362の容量値はCzである。共振回路部320は、可変コンデンサ353、354をジャイレータ変換によりインダクタに変換する。この変換されたインダクタと、可変コンデンサ361、362とがLC共振する。なお、図10において示した可変gmアンプ301及び302は、図11の可変gmアンプ341、351、352に対応しており、図10において示した可変コンデンサ303、304は、図11の可変コンデンサ353、354、361、362に対応している。つまり、可変gmアンプ341、351、352は、gm制御線407によって制御され、可変コンデンサ353、354、361、362は、Cvar制御線406によって制御される。図12は、共振回路部320を可変抵抗、可変インダクタ及び可変コンデンサで表した等価回路370を示す。等価回路370は、可変抵抗371、372、可変インダクタ373、374、可変コンデンサ375、376を備える。可変抵抗371、372は、信号伝達配線上に接続されている。可変インダクタ373及び可変コンデンサ375は、信号伝達配線と接地配線との間に並列に接続されている。可変インダクタ374及び可変コンデンサ376についても同様である。ここで、可変インダクタ373、374のインダクタンス値はL、可変コンデンサ375、376の容量値はCzである。ここで、インダクタンス値Lは、式15より、L=Cy/gm^2式49となる。共振回路部320の発振周波数f0は、共振回路部320の共振周波数で決定され、式49より次式で表される。以上のようにして、共振回路部320は、LC共振を実現する。負性抵抗部330は、可変gmアンプ331を備える。図13は、図11に示した負性抵抗部330の電圧及び電流の関係を説明するための図である。ここで、電流をIo、可変gmアンプ331の入力部のマイナス端子側の電圧をV1、プラス端子側の電圧をV2、可変gmアンプ331の相互コンダクタンスをgmとする。負性抵抗部330は、図3に示したバンドパスフィルタ回路100のR部110と比較して、電流の方向が逆である。そのため、負性抵抗部330の入力部からみたインピーダンスZは、Z=-V2-V1/Io=-1/gm式51となる。つまり、負性抵抗部330は、抵抗値R2=-1/gmが接続されている回路と等価であることから、負性抵抗部330は、負性抵抗が接続されている回路と等価である。以上、発振アンプ部310、共振回路部320及び負性抵抗部330により、マスター回路300は、LC発振回路を構成する。なお、可変コンデンサ353、354、361、362の具体例については、図6にて示した通りであるため、説明を省略する。同様に、gmアンプ311、331、可変gmアンプ341、351、352の構成例は、図7に示した通りであるため、説明を省略する。次に、ロジック制御部400について説明する。図10に示すロジック制御部400は、カウンタ401、比較演算部402、gmC制御部403、Lbw制御線404、Cbw制御線405、Cvar制御線406、gm制御線407、D/Aコンバータ408を備える。カウンタ401、比較演算部402、gmC制御部403は、電子回路等のハードウェア、プログラム等のソフトウェア又はその両方から構成される。なお、ロジック制御部400は、図示していないが、マスター回路300を起動させる起動部も備える。カウンタ401は、マスター回路300と接続され、マスター回路300の発振周波数f0をカウントする。比較演算部402は、カウンタ401と接続され、カウンタ401がカウントした発振周波数f0の情報を取得する。比較演算部402は、カウンタ401がカウントした発振周波数f0と、予め設定された周波数の期待値とを比較し、発振周波数f0が期待値からどれほどの誤差を有しているかを演算する。gmC制御部403は、比較演算部402の演算結果に応じて、バンドパスフィルタ回路100及びマスター回路300のトランスコンダクタンス値及び容量値を制御する。Lbw制御線404、Cbw制御線405、Cvar制御線406、gm制御線407以下、総称してロジック制御線とも記載するは、ロジック制御部400がバンドパスフィルタ回路100とマスター回路300を制御するための制御線である。ロジック制御部400はロジック制御線を介して、バンドパスフィルタ回路100、マスター回路300のトランスコンダクタンス値又は容量値を制御する。Lbw制御線404は、L部194の可変コンデンサ197図2における可変コンデンサ124、146、156、164に接続されており、可変コンデンサ197の容量値を変更する制御信号を出力する。これにより、Lbw制御線404は、実施の形態1で示した通り、L部194のインダクタンス値を可変させる。Cbw制御線405は、C部191の可変コンデンサ193図2における可変コンデンサ132、149、159、172に接続されており、可変コンデンサ193の容量値を変更する制御信号を出力する。これにより、Cbw制御線405は、実施の形態1で示した通り、C部191の容量値を可変させる。なお、Cbw制御線405は、Lbw制御線404の動作の変化に応じて動作を変化する。詳細については、実施の形態1において説明した通りである。以上のようにして、Lbw制御線404、Cbw制御線405は、バンドパスフィルタ回路100の帯域幅を可変させる。なお、Lbw制御線404はn1本のパラレルラインであり、n1ビットの2進数を表す。また、Cbw制御線405はn2本のパラレルラインであり、n2ビットの2進数を表す。なお、Lbw制御線404、Cbw制御線405によってロジック制御部400がバンドパスフィルタ回路100にする制御は、実施の形態1における制御部105の制御と同様である。Cvar制御線406は、バンドパスフィルタ回路100及びマスター回路300の容量値の増減の制御信号を出力する線である。具体的には、Cvar制御線406は、可変コンデンサ192図2における可変コンデンサ131、148、158、171、196図2における可変コンデンサ123、145、155、163、303、304に接続される。Cvar制御線406は、以上の可変コンデンサの容量値を、同じ値又は同じ割合で可変することにより、マスター回路300の発振周波数f0を粗調整させると同時に、バンドパスフィルタ回路100のセンター周波数f1を粗調整させる。なお、可変コンデンサ192、196、303、304の容量値をCvarとする。gm制御線407は、バンドパスフィルタ回路100及びマスター回路300のトランスコンダクタンス値の増減の制御信号を出力する。具体的には、gm制御線407は、D/Aコンバータ408を介して、可変gmアンプ195図2における可変gmアンプ121、122、141~144、151~154、161、162、301、302に接続される。可変gmアンプ195、301、302は、gm制御線407の信号によりトランスコンダクタンス値が増減する。gm制御線407は、以上のgmアンプのトランスコンダクタンス値を、同じ値又は同じ割合で可変することにより、マスター回路300の発振周波数f0を微調整させると同時に、バンドパスフィルタ回路100のセンター周波数f1を微調整させる。以上のようにして、Cvar制御線406、gm制御線407は、バンドパスフィルタ回路100のセンター周波数f1を可変させる。なお、Cvar制御線406はn3本のパラレルラインであり、n3ビットの2進数を表す。また、gm制御線407はn4本のパラレルラインであり、n4ビットの2進数を表す。また、Cvar制御線406による可変コンデンサの容量値の制御については、Lbw制御線404、Cbw制御線405と同様にして行う。可変コンデンサの量子化された容量値は、例えば、センター周波数f1の可変する値によって設定される。なお、Cvar制御線406は、接続されている全ての可変コンデンサの容量値を可変する。それにより、マスター回路300の発振周波数f0を可変するとともに、バンドパスフィルタ回路100のセンター周波数f1、共振周波数f2、f3を可変する。例えば、Cvar制御線406は、接続されている全ての可変コンデンサの容量値を同じ割合で変化させる。それにより、発振周波数f0を高くするとともに、センター周波数f1、共振周波数f2、f3をf0と同じ割合分例えば5高くする。このとき、共振周波数f2、f3の可変により、バンドパスフィルタ回路100の帯域幅は、実質的には変化しない。これは、同じICチップ上の同一デバイスが、精度よく同一の特性を実現できることに起因する。ここでは、バンドパスフィルタ回路100、マスター回路300ともに、同じICチップ上の同一容量値のコンデンサ、同一構成のgmアンプを用いている。又は、Cvar制御線406は、接続されている全ての可変コンデンサの容量値を同じ値だけ変化させてもよい。その他、可変コンデンサ192、196の容量値の変化量に対して、可変コンデンサ303、304の容量値が何らかの相関関係を持って変化するのであれば、変化の方法は他のやり方でもよい。また、共振周波数f2、f3が可変しても、バンドパスフィルタ回路100の帯域幅が実質的には変化しないようにするのであれば、Cvar制御線406はその他の方法で制御してもよい。これは、gm制御線407の制御についても同様である。gmC制御部403は、以上のロジック制御線を介して、バンドパスフィルタ回路100の周波数特性を切り替える。具体的には、バンドパスフィルタ回路100の帯域幅又はセンター周波数を可変する。なお、上述の通り、バンドパスフィルタ回路100は、L部とC部にそれぞれ2個の可変コンデンサを有し、1個がバンドパスフィルタ回路100の帯域幅の可変用、もう1個がバンドパスフィルタ回路100のセンター周波数の可変用に備えられている。そのため、帯域幅の可変及びセンター周波数の可変を1個の可変コンデンサの調整により行う場合に比較して、より容易に、帯域幅及びセンター周波数の可変をすることができる。D/Aコンバータ408は、gm制御線407のデジタル信号をアナログ信号に変換して、可変gmアンプ195、301、302に出力する。それにより、各可変gmアンプのトランスコンダクタンス値の増減を制御する。マスター回路300が備えるgmアンプは、バンドパスフィルタ回路100が備えるgmアンプと同一構成である。これにより、マスター回路300の発振周波数と、バンドパスフィルタ回路100のフィルタ周波数とを、1対1に対応付けることが出来る。従って、マスター回路300の発振周波数をモニターすることにより、バンドパスフィルタ回路100のフィルタ周波数のモニターが可能である。一般に、ICの製造過程において、同一チップ上の回路素子における製造ばらつきは、ほぼ同じとなることが想定される。そのため、マスタースレーブシステム500が同一チップ上にある場合、コンデンサの製造ばらつきにより、バンドパスフィルタ回路100スレーブ回路のフィルタ周波数がばらつくと、マスター回路300の発振周波数も同様にばらつくと考えられる。例えば、マスター回路300の発振周波数が低くずれる場合、バンドパスフィルタ回路100スレーブ回路のフィルタ周波数も低くずれる。従って、マスター回路300の発振周波数f0をモニターして、f0があるべき期待値に略等しくなるように、マスター回路300及びバンドパスフィルタ回路100の容量値及びトランスコンダクタンス値を可変する。これにより、バンドパスフィルタ回路100のセンター周波数をあるべき値に合わせることができる。本実施形態においては、コンデンサの容量値Cの増減を調整することによりフィルタ周波数の粗調整を行い、トランスコンダクタンス値の増減を微調整することによりフィルタ周波数の微調整を行う。以下、バンドパスフィルタ回路100のセンター周波数を調整する方法ICばらつきをチューニングする方法の概略を説明する。まず、マスター回路300の発振周波数f0をカウンタ401にてカウントし、あるべき周波数値である期待値との比較を行う。期待値よりも発振周波数f0の周波数が所定の値以上、又は所定の割合以上低い場合は、gmC制御部403は、発振周波数f0が高くなる様に、Cvar制御線406を用いて可変コンデンサ192、196、303、304の容量値Cを小さくする。逆に、期待値よりも発振周波数f0の周波数が所定の値以上、又は所定の割合以上高い場合は、発振周波数f0が低くなる様に、Cvar制御線406を用いて可変コンデンサ192、196、303、304の容量値Cを大きくする。期待値と発振周波数f0の誤差が所定の値以下又は所定の割合以下となったら、gm制御線407を用いて、各gmアンプのトランスコンダクタンス値gmを可変することにより、マスター回路300の発振周波数f0を可変する。このとき、gm制御線407のビット数n4を、Cvar制御線406のビット数n3よりも十分大きな値に設定することにより、より精密に発振周波数f0の可変が可能である。図14において、本実施形態にかかるバンドパスフィルタ回路100の具体的なチューニングシークエンスを示す。図14は、ロジック制御部400が行う動作を示している。以下、各動作について説明する。チューニング過程の最初において、ロジック制御部400のgmC制御部403は、バンドパスフィルタ回路100の帯域幅を設定するステップS1。この具体的な設定方法については、実施の形態1において記載した通りである。次に、ロジック制御部400は、マスター回路300を起動するステップS2。ここで、可変コンデンサ192、196、303、304の容量値Cvarの初期値は、Cvarの可変範囲の中心である。Cvarを4ビットで制御する場合、Cvar[3:0]の初期値は1000である。同様に、gmアンプ195、301、302のトランスコンダクタンス値gmの初期値は、トランスコンダクタンス値の可変範囲の中心である。gmを8ビットで制御する場合、gm[7:0]の初期値は10000000である。ロジック制御部400は、マスター回路300の発振周波数f0と、あるべき周波数との期待値とが、Cvarの制御範囲内の誤差を有しているか否かを比較するステップS3。例えば、Cvar制御によって1MHz以上の発振周波数の可変が可能である場合、マスター回路300の発振周波数f0と、あるべき周波数の期待値とに1MHz以上の誤差があるか否かを比較する。あるいは、Cvar制御によって3以上の発振周波数の可変が可能である場合、マスター回路300の発振周波数f0と、あるべき周波数の期待値とに3以上の誤差があるか否かを比較する。誤差がCvarの制御範囲に属する場合Cvarの制御範囲内で誤差が最小でない場合、Cvar制御線406により、Cvarの制御を行うステップS4。これにより、発振周波数f0を可変する。発振周波数f0の可変に伴い、バンドパスフィルタ回路100のセンター周波数f1も可変される。センター周波数f1の可変とともに、共振周波数f2、f3も可変される。ステップS4の後、ロジック制御部400は、マスター回路300の発振周波数f0と、あるべき周波数との期待値とが、Cvarの制御範囲内の誤差を有しているか否かを再度比較するステップS3。なお、ロジック制御部400は、2分探索法をもちいて、ステップS3及びステップS4の処理を行う。ロジック制御部400は、発振周波数f0と、あるべき周波数の期待値との誤差がCvarの制御範囲よりも小さい場合誤差がCvarの制御範囲に属しない場合、発振周波数f0とあるべき周波数の期待値とが、gmの制御範囲内の誤差を有しているか否かを比較するステップS5。例えば、gm制御によって30kHz以上の発振周波数の可変が可能である場合、マスター回路300の発振周波数f0と、あるべき周波数の期待値とに30kHz以上の誤差があるか否かを比較する。あるいは、gm制御によって0.1以上の発振周波数f0の可変が可能である場合、マスター回路300の発振周波数f0と、あるべき周波数の期待値とに0.1以上の誤差があるか否かを比較する。誤差がgmの制御範囲内に属する場合gmの制御範囲内で誤差が最小でない場合、gm制御線407により、gmの制御を行うステップS6。これにより、発振周波数f0を可変する。発振周波数f0の可変に伴い、バンドパスフィルタ回路100のセンター周波数f1も可変される。センター周波数f1の可変とともに、共振周波数f2、f3も可変される。ステップS6の後、ロジック制御部400は、マスター回路300の発振周波数f0と、あるべき周波数との期待値とが、gmの制御範囲内の誤差を有しているか否かを再度比較するステップS5。ロジック制御部400は、ステップS3及びステップS4と同様に、2分探索法をもちいて、ステップS5及びステップS6の処理を行う。誤差がgmの制御範囲よりも小さい場合誤差がgmの制御範囲内に属しない場合、発振周波数f0は期待値と略同一とみなし、動作を終了する。以上のようにして、ステップS1においてバンドパスフィルタ回路100の通過帯域幅を、ステップS3~S6においてバンドパスフィルタ回路100のセンター周波数f1を、それぞれ適切にチューニングすることができる。なお、ステップS5、ステップS6に示したgm制御を常時行うことにより、温度変動、電源電圧変動に対するスレーブ回路100のセンター周波数f1の周波数変動を抑えることが出来る。つまり、マスター回路300の発振周波数を常時モニターしてgm制御を常時行うことにより、マスター回路300の発振周波数を期待値と略同一の値にすることが出来る。マスター回路300の発振周波数とスレーブ回路100のセンター周波数は1対1に対応しているため、スレーブ回路100のセンター周波数f1も略一定の値にすることが出来る。つまり、温度電源電圧変動によるスレーブ回路100のセンター周波数f1の変動を抑えられる。以上に示したマスタースレーブシステム500の構成及び動作について改めてまとめると、以下の通りである。バンドパスフィルタ回路100は、gm-C回路による全差動型のジャイレータ変換を用いて、等価的に容量値をインダクタンス値に変換している。それにより、バンドパスフィルタ回路100は、等価的なインダクタ容量LC型のバンドパスフィルタを構成する。まず、バンドパスフィルタ回路100のインダクタンス値Lと容量値Cを、近似式式20~式27に従い、それぞれ逆に可変する。これにより、バンドパスフィルタ回路100のセンター周波数を実質的に変化させずに、帯域幅を可変することができる。次に、バンドパスフィルタ回路100のセンター周波数f1を、マスタースレーブ型フィルタの調整方法を用いて調整を行う。マスター回路300は、gm-C回路であり、バンドパスフィルタ回路100スレーブ回路と同様に全差動ジャイレータ変換を用いることで、LC型発振回路を構成している。この構成を用いることで、マスター回路300の発振周波数f0と、バンドパスフィルタ回路100のセンター周波数f1、共振周波数f2及びf3との相関性を大きくすることが見込まれる。これにより、マスター回路300の発振周波数f0を調節することにより、バンドパスフィルタ回路100のセンター周波数f1、共振周波数f2及びf3をより高精度にモニターすることができる。一般に、電子フィルタをICに内蔵化させる場合、ICの素子ばらつきによるフィルタ周波数の特性ばらつきと温度変動が問題となる。本実施の形態にかかるマスタースレーブシステム500により、電子フィルタの製造ばらつきと温度変動をチューニング補正することができる。また、本実施の形態にかかるマスタースレーブシステム500においては、バンドパスフィルタ回路100スレーブ回路、マスター回路300においてジャイレータ変換を用いることにより、インダクタを用いることなく、IC内部で実現が容易なコンデンサによってLCフィルタを構成できる。マスタースレーブシステム500においては、マスター回路300の発振周波数f0が所望の値となる様に、マスター回路300およびバンドパスフィルタ回路100のトランスコンダクタンス値と容量値Cを同様に調整している。このとき、トランスコンダクタンス値と容量値Cの両方をともに可変することで、広い周波数の調整が可能である。このマスタースレーブシステムは、PLLを用いず、gm-C発振回路であるマスター回路の発振周波数をカウントすることによって、フィルタのカットオフ周波数をチューニングする。そのため、PLLを用いるシステムに比べて回路規模が小さく、ICに搭載するのにより適している。なお、本発明は上記実施の形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。例えば、バンドパスフィルタ回路100の可変コンデンサ、gmアンプの数は図2に示した例に限られない。図14において示したバンドパスフィルタ回路100のセンター周波数及び帯域幅のチューニングにおいて、先にステップS2~S6において示したセンター周波数の設定を行った後、ステップS1に示した帯域幅の設定を行うようにしてもよい。なお、実施の形態2において、マスター回路300は、図11に示したような構成でなくともよい。マスター回路300は、L部350に相当するインダクタンス値の設定部及びC部360に相当する容量値の設定部を備える共振回路部が備えられていれば、他の構成でもよい。マスター回路300は、共振回路部により、発振周波数f0の発振振動をロジック制御部400に出力する。これにより、マスター回路300は、バンドパスフィルタ回路100と同様のLC共振が可能となるため、上述の通り、バンドパスフィルタ回路100のセンター周波数f1及び共振周波数f2、f3と、マスター回路300の発振周波数f0との相関性を大きくすることができる。なお、マスター回路300のインダクタンス値の設定部は、gmアンプ部及び可変容量部を備えている。当該gmアンプ部が設定するトランスコンダクタンス値及び当該可変容量部が設定する容量値によって、インダクタンス値が設定される。この詳細については、実施の形態に上述した通りである。マスター回路300の容量値の設定部は、可変容量部を備えている。この詳細についても同様である。なお、実施の形態2において、ロジック制御部400は、マスター回路300における可変gmアンプ301、302又は可変コンデンサ303、304のどちらかを調節することにより、第5gmアンプ部が設定するインダクタンス値、あるいは第9可変容量部及び第10可変容量部が設定する容量値を可変してもよい。これにより、発振周波数f0を変化させることができる。上述の通り、この発振周波数f0の変化に応じて、ロジック制御部400は、センター周波数f1、共振周波数f2及びf3を変化させる。なお、実施の形態2において、Cvar制御線406は、接続されている全ての可変コンデンサの容量値を変化させるとしたが、必ずしも全ての接続された可変コンデンサの容量値を変化させなくてもよい。gm制御線407も同様に、全ての可変gmアンプを制御して変化させなくともよい。上述の通り、発振周波数f0の変化に応じて、バンドパスフィルタ回路100における第1可変容量部~第6可変容量部が設定する容量値、前記第1gmアンプ部~第6gmアンプ部が設定するトランスコンダクタンス値の少なくともいずれかを可変することにより、前記バンドパスフィルタ回路のインダクタンス値L1、L2、L3、容量値C1、C2、C3の少なくともいずれかを可変して、前記バンドパスフィルタ回路のセンター周波数f1、前記共振周波数f2、f3の少なくともいずれかを変化させてもよい。それにより、ロジック制御部400は、バンドパスフィルタ回路100のセンター周波数又は通過帯域幅を任意に調整することができる。実施の形態1に記載のバンドパスフィルタ回路の制御方法は、制御プログラムにより、コンピュータに実行させることが可能である。さらに、いわゆるシーケンサプログラマブルロジックコントローラ等のロジック回路により、バンドパスフィルタ回路の制御方法を実行させることもできる。図14に記載した、実施の形態2におけるマスタースレーブシステムの制御も、同様にして実行させることができる。