"素子と、基板と、第1導電体と、前記第1導電体上に形成された第2導電体と、前記第2導電体上に形成された第3導電体と、前記第3導電体上に形成された第4導電体と、を有し、前記第1導電体と前記第4導電体のいずれか一方が前記素子に接合され、前記第1導電体と前記第4導電体の他方が前記基板に接合され、前記素子と前記基板とを電気的に接続するバンプと、を具備し、前記第1導電体および前記第3導電体は、前記第2導電体および前記第4導電体より融点が高く、前記第4導電体は前記第2導電体より融点が高いことを特徴とする半導体装置。前記第1導電体は、前記第3導電体より融点が高いことを特徴とする請求項1記載の半導体装置。前記バンプのなかで、前記第2導電体の幅が最も小さいことを特徴とする請求項1または2記載の半導体装置。前記第2導電体は、SnおよびBiを含む、またはInを含み、前記第3導電体は、SnおよびAgおよびCuを含み、前記第4導電体は、SnおよびZnを含むことを特徴とする請求項1から3のいずれか一項記載の半導体装置。素子および基板のいずれか一方の上に、第1導電体を形成する工程と、前記第1導電体上に第2導電体を形成する工程と、前記第2導電体上に第3導電体を形成する工程と、前記素子および前記基板の他方の上に前記第2誘電体より融点が高い第4導電体を形成する工程と、前記第1導電体と前記第2導電体と前記第3導電体と前記第4導電体とを、前記第1導電体および前記第3導電体の融点以下であり、かつ前記第2導電体および前記第4導電体の融点以上の温度に加熱する工程と、を含むことを特徴とする半導体装置の製造方法。請求項1から4のいずれか一項記載の半導体装置を搭載したことを特徴とする電子装置。例えば、半田バンプは、素子と基板との接合の際の熱処理に起因した熱応力を緩和する。しかしながら、バンプを高集積化する場合、隣接するバンプが接触しないように半田量を減少させると、半田バンプだけでは素子または/および基板の熱応力を緩和することができない。これにより、バンプの剥離またはバンプ内のクラックが生じる。また、例えば、特許文献1のように、ポスト電極と球状半田とでバンプを形成した場合、素子と接合する球状バンプが熱応力を緩和することとなる。例えば、特許文献2では、素子と接合する第2半田が熱応力を緩和することになる。このように、素子または基板と接合する半田により熱応力を緩和させる場合、素子または基板と接合する半田が変形することになる。よって、隣接するバンプ同士の接触等が生じる可能性があり、バンプの高集積化が難しくなる。本半導体装置およびその製造方法並びに電子装置は、素子と基板との接合の際の熱処理に起因した熱応力の緩和をバンプの中央部で行なうことを目的とする。例えば、素子と、基板と、第1導電体と、前記第1導電体上に形成された第2導電体と、前記第2導電体上に形成された第3導電体と、前記第3導電体上に形成された第4導電体と、を有し、前記第1導電体と前記第4導電体のいずれか一方が前記素子に接合され、前記第1導電体と前記第4導電体の他方が前記基板に接合され、前記素子と前記基板とを電気的に接続するバンプと、を具備し、前記第1導電体および前記第3導電体は、前記第2導電体および前記第4導電体より融点が高く、前記第4導電体は前記第2導電体より融点が高いことを特徴とする半導体装置を用いる。例えば、素子および基板のいずれか一方の上に、第1導電体を形成する工程と、前記第1導電体上に第2導電体を形成する工程と、前記第2導電体上に第3導電体を形成する工程と、前記素子および前記基板の他方の上に前記第2導電体より融点が高い第4導電体を形成する工程と、前記第1導電体と前記第2導電体と前記第3導電体と前記第4導電体とを、前記第1導電体および前記第3導電体の融点以下であり、かつ前記第2導電体および前記第4導電体の融点以上の温度に加熱する工程と、を含むことを特徴とする半導体装置の製造方法を用いる。例えば、上記半導体装置を搭載したことを特徴とする電子装置を用いる。本半導体装置およびその製造方法並びに電子装置によれば、素子と基板との接合の際の熱処理に起因した熱応力の緩和をバンプの中央部で行なうことができる。実施例を説明する前に、比較例について説明する。まず、半田バンプを用いた素子と基板との接合について説明する。図1aから図1dは、比較例に係る半導体装置の製造方法を示す断面図である。図1aのように、シリコン素子等の素子10は、素子基板11と素子基板11の下面に形成された電極パッド12とを含む。素子基板11は、例えば基板20側に電子回路が形成されたシリコン基板である。回路配線基板等の基板20は、絶縁基板21と絶縁基板21の上面に形成された配線電極22とを含む。絶縁基板21は、例えばガラスエポキシ樹脂を用いた回路基板である。電極パッド12の下面には半田バンプ14が形成されている。配線電極22の上面には予備半田24が設けられている。半田バンプ14および予備半田24は、例えば、Sn-3.0Ag-0.5Cu等の鉛フリー半田である。図1bのように、予備半田24を溶融させる。予備半田24は、素子10と基板20との接合の際の熱応力に起因し、例えば基板20が反った場合であっても、半田バンプ14の接合が維持できるように設けられている。しかしながら、半田バンプ14および予備半田24を高集積化する場合、隣接する予備半田24間隔が小さくなる。このため、隣接する予備半田24間が接触し短絡しないように、予備半田24の量を少なくすることとなる。例えば、予備半田24の高さを低くすることとなる。図1cのように、半田バンプ14と予備半田24とを接触させた状態において、素子10と基板20とを、例えば250°Cに加熱処理する。これにより、半田バンプ14と予備半田24とが溶融する。図1dのように、加熱処理が終了し、素子10と基板20とを室温例えば25°Cに冷却する。このとき、例えば、基板20が熱応力により反る場合がある。図1dでは、基板20が上に凸に反っている。予備半田24の量が少ない場合、予備半田24により、この反りを緩和することができない。このため、図1dの領域52のように、素子10の周辺部の半田バンプ14と予備半田24とが剥離されてしまう。または、半田バンプ14と予備半田24と間にクラック50が生じてしまう。なお、図1dにおいては、基板20が凸状に反る場合を例に説明したが、基板20が凹状に反る場合もある。また、素子10が凸状または凹状に反る場合もある。さらに、素子10と基板20との熱膨張係数の差に起因し、半田バンプ14と予備半田24との間にせん断応力が生じる場合もある。いずれの場合も、半田バンプ14と予備半田24との剥離が生じる可能性がある。また、半田バンプ14と予備半田24との間にクラック50が生じる可能性がある。さらに、例えば、特許文献1および2の例では、素子または基板と接合する半田により熱応力を緩和させることになる。このため、隣接するバンプ同士の接触等が生じる可能性があり、バンプの高集積化が難しくなる。以下に、上記比較例および例えば特許文献1および2の例の課題を解決する実施例について説明する。図2aから図2dは、実施例1に係る半導体装置の製造方法を示す断面図である。図2aのように、素子10の電極パッド12下に第4導電体38を形成する。第4導電体38は、半球状であり、例えばSn-Zn等のSnおよびZnを含むロウ材により形成される。基板20の配線電極22上に第1導電体32を形成する。第1導電体32は、例えばCu銅等の金属であり、底面より上面が左右の幅が狭い台形状の形状である。図2bのように、第1導電体32上に第2導電体34および第3導電体36を積層する。第2導電体34は、例えばSn-BiまたはIn等のSnおよびBiを含む、またはInを含むロウ材により形成される。第2導電体34上に第3導電体36を形成する。例えば、第1導電体32は、基板20側の左右の幅が第2導電体34側の左右の幅より大きい。言い換えれば、第1導電体32は、基板20側の断面積が第2導電体34側の断面積より大きい。第3導電体36は、例えばSn-Ag-Cu半田等のSnおよびAgおよびCuを含む導電体により形成される。第2導電体34および第4導電体38の左右の幅は、例えば、第1導電体32の上面と同程度である。第1導電体32と第3導電体36は、第2導電体34と第4導電体38の融点より高い。また、第4導電体38は第2導電体34より融点が高い。図2cのように、フリップチップボンダを用い、素子10と基板20とを位置合わせする。第3導電体36と第4導電体38とが接触するように素子10と基板20とに圧力を印加する。この状態で、加熱し第3導電体36と第4導電体38とを接合させる。加熱温度は、第1導電体32および第3導電体36の融点以下であり、かつ第2導電体34および第4導電体38の融点以上の温度とする。これにより、第1導電体32、第2導電体34、第3導電体36および第4導電体38から、素子10と基板20とを電気的に接続するバンプ30が形成される。加熱状態においては、第2導電体34は、溶融するが第1導電体32および第3導電体36とは合金化せず、馴染むだけである。また、第4導電体38は、溶融するが第3導電体36とは合金化せず、馴染むだけである。また、第3導電体36が溶融しないため、第2導電体34と第4導電体38とが合金化することを抑制できる。図2dのように、加熱処理が終了し、素子10と基板20とを室温例えば25°Cに冷却する。このとき、図2dのように基板20が反る。しかし、第2導電体34が溶融した状態で冷却され、最後に第2導電体34が凝固する。このため、第2導電体34が緩和層として機能する。図3aおよび図3bは、図2bのバンプ30aおよび30bの拡大図である。図3aのように、素子10の中央部のバンプ30aにおいては、第1導電体32と第4導電体38との位置は図2cの加熱状態と大きくは変わらない。図3bのように、素子10の周辺部のバンプ30bにおいては、基板20が凸に反るため、第1導電体32が外側を向き、第1導電体32と第4導電体38との距離が離れるようになる。しかしながら、第2導電体34が緩和層として変形し、第1導電体32と第4導電体38との接合を維持する。なお、基板20が凹状に反る場合、または素子10が凸状または凹状に反る場合も第2導電体34は同様に緩衝層として機能する。実施例1によれば、ロウ材等の第4導電体38と高融点金属等の第1導電体32とを接合しバンプ30を形成する際に、第1導電体32と第4導電体38との間に、最も融点の低い第2導電体34を設ける。これにより、第2導電体34が熱応力の緩和層として機能する。さらに、第2導電体34と第4導電体38との間に、第2導電体34と第4導電体38とより融点の高い第3導電体36を設ける。これにより、第2導電体34と第4導電体38とを溶融させた際に、第2導電体34と第4導電体38とが合金化することを抑制できる。すなわち、実施例1においては、第1導電体32および第3導電体36は、第2導電体34および第4導電体38より融点が高い。また、第4導電体38は第2導電体より融点が高い。これにより、最も融点の低い第2導電体34が冷却時に最後に凝固し、熱応力の緩和層として機能する。よって、ロウ材等の第4導電体38と高融点金属等の第1導電体32とを接合する際に、バンプ30の中央部において、熱処理に起因した熱応力を緩和することができる。これにより、バンプの剥離またはバンプ内のクラックを抑制し、かつバンプの高集積化が可能となる。さらに、第1導電体32は、第3導電体36より融点が高いことが好ましい。これにより、第1導電体32として、CuやAu等の比較的高融点の金属を用いることができる。第1導電体32、第2導電体34、第3導電体36および第4導電体38の幅は全て同じでもよい。例えば、第1導電体32、第2導電体34、第3導電体36および第4導電体38の基板20に平行な断面積は全て同じでもよい。また、第1導電体32、第2導電体34、第3導電体36および第4導電体38の幅は異なっていてもよい。しかしながら、第2導電体34は、融点が最も低いため、最も変形しやすい。よって、第2導電体34の体積が大きい場合、第2導電体34は第1導電体32と第3導電体36との間の圧縮応力で潰れる可能性がある。この場合、第2導電体34がバンプ30の側面方向に変形し、隣接するバンプ30同士が接触しやすくなる。実施例1によれば、バンプ30のなかで、第2導電体34の幅が最も小さい。例えば、第2導電体34の基板20に平行な断面積がバンプ30の中で最も小さい。これにより、第2導電体34に第1導電体32と第3導電体36との間の圧縮応力が加わった場合であっても、第2導電体34がバンプ30の側面方向に変形する量を小さくできる。よって、隣接するバンプ30同士が接触し難くなる。これにより、バンプ30の高集積化が可能となる。第2導電体34の幅を小さくするために、第2導電体34側の第1導電体32の幅は、基板20側より小さいことが好ましい。例えば、第2導電体34側の第1導電体32の断面積は、基板側より小さいことが好ましい。第1導電体32は、例えば円錐台形状とすることができる。また、第1導電体32は、平面形状が楕円形、矩形または多角形であり、側面形状が台形することもできる。さらに、第2導電体34の幅は第1導電体32の第2導電体34側の幅と同じであることが好ましい。さらに、第3導電体36側の第4導電体38の幅は、素子10側より小さいことが好ましい。素子10に第4導電体38を形成する場合、第4導電体38の高さを確保しようとすると、素子10側の第4導電体38の幅は大きくなってしまう。同様に、基板20に第1導電体32を形成する場合、第1導電体32の高さを確保しようとすると、基板20側の第4導電体38または第1導電体32の幅は大きくなってしまう。一方、上述のように、第2導電体34の幅は、隣接するバンプとの接触を抑制する観点から小さい方がよい。よって、第2導電体34側の第1導電体32の幅を基板20側より小さくし、第3導電体36側の第4導電体38の幅を素子10側より小さくする。そして、第2導電体34の幅を、基板20側の第1導電体32の幅と素子10側の第4導電体38の幅とより小さくする。これにより、バンプ30の高さは確保しかつ隣接するバンプとの接触を抑制することができる。よって、バンプ30を高集積化できる。第1導電体32、第2導電体34、第3導電体36および第4導電体38を形成する金属は、例示したものに限られないが、加熱処理により、互いに合金化しないことが好ましい。また、バンプ30の低抵抗化のため、第1導電体32は、CuまたはAuのように、低抵抗金属であることが好ましい。図4aから図7bは、実施例2に係る半導体装置の製造方法を示す断面図である。図4aのように、基板20は多層回路基板であり、複数の絶縁層21a~21eが積層されている。基板20の大きさは、例えば50mm×50mmであり、基板20の厚さは例えば1mmである。絶縁層21a~21eは、例えばガラスエポキシ樹脂等の絶縁体により形成されている。各絶縁層21a~21e間には、Cu等の金属膜により形成された配線25が形成されている。各絶縁層21a~21eを上下に貫通し、配線25間を電気的に接続するビア配線26が形成されている。絶縁層21aの下面および絶縁層21eの上面には、Cu等の金属等から形成された配線電極22が形成されている。配線電極22上に開口を備えるソルダーレジスト28が形成されている。ソルダーレジスト28は、例えばエポキシ樹脂等の絶縁膜により形成されている。ソルダーレジスト28の厚さは、例えば20μmである。ソルダーレジスト28から露出した配線電極22は、直径が100μmであり、150μmピッチでグリッド状に配置されている。基板20上に、ドライフィルムレジスト60を貼り付け、90°Cの温度において30分間オーブンを用い乾燥させる。その後、ドライフィルムレジスト60に対しマスクを配置して、400mJ/cm2の露光量で露光する。1wt炭酸ナトリウム水溶液を用い現像を行なう。これにより、ソルダーレジスト28の開口上にソルダーレジスト28の開口とほぼ同じ大きさの開口62が形成される。図4bのように、開口62内にCuを電解めっきする。電解めっきの条件は以下である。電解めっきの条件めっき液組成硫酸銅5水塩225g/L硫酸98wt55g/L塩素イオン60mg/Lアミン類とグリシジルエーテル反応縮合物250mg/Lビススルホ有機化合物6mg/Lめっき条件アノード金属Cu電流密度2A/dm2めっき時間80分これにより、例えば直径が約100μmの円柱形状のCuポスト31が形成される。図4cのように、ドライフィルムレジスト60をアセトンで剥離し、水洗する。その後、乾燥する。図4dのように、スピンコータを用い液体レジストを塗布する。90°Cの温度において30分間オーブンを用い乾燥させる。これにより、基板20およびCuポスト31上に厚さが約15μmのレジスト64が形成される。マスクを配置して、レジスト64に対し350mJ/cm2の露光量で露光する。その後、現像する。これにより、Cuポスト31の周辺のレジスト64に、リング状の開口66を形成する。開口66の内径および外径は、それぞれ65μmおよび95μmである。なお、開口66の外径は、エッチングにおけるオーバエッチングのプロセスマージンを見込んで、Cuポスト31の直径より小さくしてもよい。図5aのように、ペニオキソII硫酸アンモニウムと純水を1:20の比率で混合したエッチング液に基板20を約45分間浸漬させる。開口66から進入するエッチング液によりCuポスト31の一部がエッチングされる。これにより、Cuポスト31の形状は、円柱形状から円錐台形状上面の径が底面より小さい形状となる。エッチング液から基板20を取り出す。図5bのように、レジストを剥離し、水洗を行なう。その後、乾燥する。以上により、Cuポスト31から円錐台形状の第1導電体32が形成される。第1導電体32の上面および底面の直径は、例えばそれぞれ60μmおよび90μmである。図5cのように、基板20および第1導電体32上に、厚さが約35μmのドライフィルムレジスト68を貼り付ける。90°Cの温度において30分間オーブンを用い乾燥させる。その後、ドライフィルムレジスト60に対しマスクを配置して、400mJ/cm2の露光量で露光する。1wt炭酸ナトリウム水溶液を用い現像を行なう。これにより、第1導電体32上に第1導電体32の上面とほぼ同じ大きさの開口70が形成される。図5dのように、開口70内の第1導電体32の上面に、厚さが約15μmのSn-Biを以下の電解めっき条件を用い電解めっきする。電解めっきの条件めっき液組成硫酸錫10g/L硫酸ビスマス7.5g/Lグルコヘプトン酸120g/Lメタンスルホン酸アンモニウム80g/Lペプトン1g/Lめっき条件アノード金属Pt電流密度5A/dm2めっき時間20分これにより、第1導電体32上に厚さが約15μm、直径が約60μmの第2導電体34が形成される。図6aのように、開口70内の第2導電体34の上面に、厚さが約20μmのSn-Ag-Cuを以下の電解めっき条件を用い電解めっきする。電解めっきの条件めっき液組成メタンスルホン酸第一錫0.34mol/L水酸化銅0.005mol/L酸化銀0.024mol/Lメタンスルホン酸2.64mol/Lアセチルシステイン0.15mol/L2,2-ジチオジアニリン0.025mol/Lα-ナフトールポリエトキシレート3g/Lめっき条件アノード金属Sn電流密度6A/dm2めっき時間15分これにより、第2導電体34上に厚さが約20μm、直径が約60μmの第3導電体36が形成される。図6bのように、ドライフィルムレジスト60をアセトンで剥離し、水洗する。その後、乾燥する。以上により、配線電極22上に、円錐台形状の第1導電体32、第1導電体32上に第1導電体32の上面とほぼ同じ幅の第2導電体34、第2導電体34上に第3導電体36が形成される。図7aのように、素子10の下面には、電極パッド12が形成されている。素子10の下面には、電極パッド12に開口を備える保護膜16が形成されている。電極パッド12下には第4導電体38が形成されている。第4導電体38は例えばSn-Znから形成されている。第4導電体38の直径は、100μmであり、ピッチは150μmである。素子10と基板20とをフリップチップボンダにセットする。素子10と基板20とを、第3導電体36と第4導電体38とが対向するように位置合わせする。第3導電体36と第4導電体38とを仮接合する。図7bのように、窒素雰囲気のリフロー炉においてSn-Znの融点である199°CとSn-Ag-Cuの融点である219°Cとの間の温度において加熱処理を行なう。これにより、第3導電体36と第4導電体38とが接合する。第1導電体32、第2導電体34、第3導電体36および第4導電体38が順に積層されたバンプ30が形成される。実施例2では、第2導電体34として、Sn:55wt-Bi:45wtを用いている。第2導電体34の融点は145°Cである。第3導電体36として、Sn:96.3wt-Ag:3wt-Cu:0.7wtを用いている。第3導電体36の融点は、219°Cである。第4導電体38として、Sn:91wt-Zn:9wtを用いている。第4導電体38の融点は199°Cである。図8は、バンプ30の断面図である。第1導電体32の底面の直径W1は90μm、第1導電体32の上面の直径W1は60μm、第1導電体32の高さH1は50μmである。第2導電体34の高さH2は15μm、第2導電体34の直径は60μmである。第3導電体36の高さH3は20μm、第3導電体36の直径は60μmである。第4導電体38の直径W3は100μmである。図9aから図9cは、加熱処理を説明する断面図である。図9aのように、加熱処理初期において、温度が徐々に高くなる。基板20の軟化により、基板20の反りが徐々に発生する。温度が第2導電体34の融点付近となると、第2導電体34が溶融を開始する。図9bのように、温度が加熱処理の最高温度で保持されている際、加熱による基板20の反りが最大となる。温度が第4導電体38の融点を越えるため第4導電体38が溶融する。第1導電体32と第3導電体36は、溶融せず固体の状態である。第2導電体34は、第1導電体32が固体のため基板20側に流れ出さない。また、第2導電体34は、第3導電体36が固体のため第4導電体38と混合しない。このように、第2導電体34は、第1導電体32と第3導電体36との間にとどまり、加熱処理が進む。第2導電体34は、第1導電体32および第3導電体36となじむ。第4導電体38は第3導電体36となじむ。図9cのように、室温への冷却段階において、基板20の反りが元に戻る。基板20の線熱膨張係数は約15ppm/°C、素子の線熱膨張係数は約3ppm/°Cのため、基板20は素子10より縮む。まず、第4導電体38の融点付近にて第4導電体38が凝固し、第3導電体36との間に強固な接合を形成する。このとき、第2導電体34は、まだ溶融しており、流動性の高い状態である。その後、第2導電体34の融点付近において、第2導電体34が凝固し、第2導電体34と第1導電体32および第3導電体36と強固な接合を形成する。このように、第2導電体34が、低い温度で凝固するため、基板20の反りがなく、かつ基板20と素子10との熱膨張係数の差に起因した熱応力の小さ状態で第2導電体34が凝固する。よって、第2導電体34により、熱応力を緩和することができる。このように、冷却過程において、バンプ30全体が同じ速度で固化せず、時間差をおいて固化する。このため、バンプ30は、冷却過程における基板20の反りに追従可能すなわち、応力緩和作用が働きとなり、バンプ30内の剥離または/およびクラックの発生を抑制する。また、バンプ30は、熱膨張係数の差に起因した基板20と素子10との収縮差に追従可能となり、バンプ30内の剥離または/およびクラックの発生を抑制する。なお、実施例1の図2dから図3bにおいては、基板20の反りを第2導電体34が緩和する例を説明した。図9aから図9cのように、素子10と基板20との熱膨張係数の差に起因する熱応力を第2導電体34を用い緩和させることもできる。実施例2を用いて作成した半導体装置について、バンプ30の断面SEMScanningelectronmicroscope観察を行なったところ、隣接するバンプ30同士の接触はなく、かつバンプ30内のクラックおよび剥離は観察されなかった。さらに、-25°C~125°Cの温度サイクル試験を行った。1000サイクル経過しても、バンプ30の電気抵抗値は、初期値と変化なかった。このように、実施例2によれば、バンプ30の中央部に熱応力の緩和層として第2導電体34を設けることにより、バンプ30の高集積化が可能となり、かつバンプの剥離およびクラックを抑制できた。なお、実施例2において、第2導電体34を形成するSn-Bi、第3導電体36を形成するSn-Ag-Cuおよび第4導電体38を形成するSn-Znの組成比は、目的の融点とするため任意に設定することができる。例えば、第2導電体34として、Biの組成量を40wtから57wtの範囲とすることにより、第2導電体34の融点を175°Cから139°Cの範囲とすることができる。実施例2の図5dにおいて、第2導電体34を、Inを用い形成することもできる。Inは無電解めっきまたは電解めっきを用い形成することができる。無電解めっき条件および電解めっき条件は以下である。無電解めっきの条件めっき液組成クエン酸三ナトリウム0.17mol/Lニトリロ三酢酸三ナトリウム0.2mol/L硫酸インジウム0.08mol/L硫酸チタンIII0.02mol/Lめっき条件浴温50°Cめっき時間8分電解めっきの条件めっき液組成硫酸インジウム60g/Lメタンスルホン酸30g/Lイミダゾール-エピクロロヒドリンコポリマー100g/Lめっき条件アノード金属Pt電流密度10/dm2めっき時間7分Inの融点は、155°Cであり、Sn-Biと同様に緩和層として用いることができる。実施例3は、素子が半導体素子であり、基板が積層基板の例である。図10は、実施例3に係る半導体装置102の断面図である。図11は、図10の領域Bの拡大図である。図10および図11のように、素子基板11上図10においては下には、多層配線層80が形成されている。多層配線層80は、絶縁膜72と、絶縁膜72内に形成された配線74と、絶縁膜72を上下に貫通する貫通電極76により形成されている。絶縁膜72は例えば酸化シリコンにより形成されている。配線74および貫通電極76は例えばCu等の金属により形成されている。多層配線層80下には電極パッド12が形成されている。電極パッド12下にはバンプ30が形成されている、電極パッド12を覆うように保護膜16が形成されている。保護膜16は、例えばポリイミド膜等の絶縁膜である。絶縁基板21として、ガラスエポキシ樹脂等の絶縁層21a~21dが積層されている。絶縁層21a~21d間には、配線25が形成されている。また、絶縁層21a~21dを上下に貫通するビア配線26が形成されている。絶縁基板21の上面には、配線電極22が形成されている。配線電極22上にはバンプ30が形成されている。配線電極22間には、ソルダーレジスト28が形成されている。ソルダーレジスト28は、例えばエポキシ樹脂等の絶縁膜である。ソルダーレジスト28は配線電極22間のショートを抑制する。絶縁基板21の下面には、パッド23が形成されている。パッド23下には半田ボール41が形成されている。配線25、ビア配線26、配線電極22は、例えばCu等の金属膜により形成されている。バンプ30は、実施例1および実施例2と同様に、第1導電体32、第2導電体34、第3導電体36および第4導電体38により形成されている。素子10と基板20との間に、アンダーフィル材40が設けられている。アンダーフィル材40は、素子10と基板20との間に異物等が混入することを抑制する。素子10は封止樹脂42により封止される。封止樹脂42は、例えばエポキシ樹脂等の樹脂である。以上のように、半導体素子を回路基板にフリップチップ搭載した半導体装置102において、実施例1および実施例2と同様のバンプ30を用いることができる。実施例1から3においては、基板20に第1導電体32が接合し、素子10に第4導電体38が接合する例を説明したが、基板20に第4導電体38が接合し、素子10に第1導電体32が接合してもよい。実施例4は、実施例4に係る半導体装置が搭載された電子装置の例である。図12は、実施例4に係る電子装置の断面図である。電子装置103のマザーボード88に、実施例3に係る半導体装置102が搭載されている。半導体装置102は、実施例3の図10の半導体装置であり説明を省略する。実施例4のように、実施例1から実施例3に係る半導体装置を電子装置に搭載することができる。実施例1~4を含む実施形態に関し、さらに以下の付記を開示する。付記1:素子と、基板と、第1導電体と、前記第1導電体上に形成された第2導電体と、前記第2導電体上に形成された第3導電体と、前記第3導電体上に形成された第4導電体と、を有し、前記第1導電体と前記第4導電体のいずれか一方が前記素子に接合され、前記第1導電体と前記第4導電体の他方が前記基板に接合され、前記素子と前記基板とを電気的に接続するバンプと、を具備し、前記第1導電体および前記第3導電体は、前記第2導電体および前記第4導電体より融点が高く、前記第4導電体は前記第2導電体より融点が高いことを特徴とする半導体装置。付記2:前記第1導電体は、前記第3導電体より融点が高いことを特徴とする付記1記載の半導体装置。付記3:前記バンプのなかで、前記第2導電体の幅が最も小さいことを特徴とする付記1または2記載の半導体装置。付記4:前記第2導電体は、SnおよびBiを含む、またはInを含み、前記第3導電体は、SnおよびAgおよびCuを含み、前記第4導電体は、SnおよびZnを含むことを特徴とする付記1から3のいずれか一項記載の半導体装置。付記5:前記第2導電体側の前記第1導電体の幅は、前記素子または前記基板側より小さいことを特徴とする付記1から4記載の半導体装置。付記6:前記第3導電体側の前記第4導電体の幅は、前記素子または前記基板側より小さいことを特徴とする付記1から5記載の半導体装置。付記7:前記第2導電体の幅は前記第1導電体の前記第2導電体側の幅と同じであることを特徴とする付記5記載の半導体装置。付記8:素子および基板のいずれか一方の上に、第1導電体を形成する工程と、前記第1導電体上に第2導電体を形成する工程と、前記第2導電体上に第3導電体を形成する工程と、前記素子および前記基板の他方の上に前記第2導電体より融点が高い第4導電体を形成する工程と、前記第1導電体と前記第2導電体と前記第3導電体と前記第4導電体とを、前記第1導電体および前記第3導電体の融点以下であり、かつ前記第2導電体および前記第4導電体の融点以上の温度に加熱する工程と、を含むことを特徴とする半導体装置の製造方法。付記9:付記1から6のいずれか一項記載の半導体装置を搭載したことを特徴とする電子装置。"