"集積回路であって、第1の増幅器出力を有する第1の増幅器配置と、前記第1の増幅器出力と当該集積回路の第1の出力との間に結合される第1のインピーダンス整合回路と、第2の増幅器出力を有する第2の増幅器配置と、前記第2の増幅器出力と当該集積回路の第2の出力との間に結合される第2のインピーダンス整合回路とを有し、前記第2のインピーダンス整合回路のトポロジ及び前記第1のインピーダンス整合回路のトポロジは異なる、集積回路。前記第1のインピーダンス整合回路は、ハイパスインピーダンス整合回路トポロジを有し、前記第2のインピーダンス整合回路は、ローパスインピーダンス整合回路トポロジを有する、請求項1に記載の集積回路。前記第1の増幅器配置は、クラスABモードにおいて動作するよう構成され、前記第2の増幅器配置は、クラスCモードにおいて動作するよう構成される、請求項2に記載の集積回路。前記第1のインピーダンス整合回路によって与えられる位相反転及び前記第2のインピーダンス整合回路によって与えられる位相反転は異なる、請求項1に記載の集積回路。前記第1のインピーダンス整合回路は単一の位相反転を提供し、前記第2のインピーダンス整合回路は二重の位相反転を提供する、請求項4に記載の集積回路。前記第2のインピーダンス整合回路の物理トポロジ及び前記第1のインピーダンス整合回路の物理トポロジは異なる、請求項1に記載の集積回路。前記第1のインピーダンス整合回路は、前記第1の増幅器出力へ結合される第1のノードと前記第1の出力との間に結合される第1の誘導素子と、前記第1のノードへ結合される第2の誘導素子と、前記第2の誘導素子と接地基準電圧ノードとの間に結合される第1の容量素子とを有し、前記第2の誘導素子及び前記第1の容量素子が前記第1のノードと前記接地基準電圧ノードとの間に電気的に直列に構成されるようにし、前記第2のインピーダンス整合回路は、前記第2の増幅器出力と第2のノードとの間に結合される第3の誘導素子と、前記第2のノードと前記第2の出力との間に結合される第4の誘導素子と、前記第2のノードと前記接地基準電圧ノードとの間に結合される第2の容量素子とを有する、請求項1に記載の集積回路。前記第1の増幅器配置は、クラスABモードにおいて動作するよう構成される第1のトランジスタを有し、前記第2の増幅器配置は、クラスCモードにおいて動作するよう構成される第2のトランジスタを有する、請求項7に記載の集積回路。前記第1の誘導素子は、前記第1の増幅器配置と前記第1の出力との間に接続される第1のワイヤを有し、前記第2の誘導素子は、前記第1の増幅器配置と前記第1の容量素子との間に接続される第2のワイヤを有し、前記第3の誘導素子は、前記第2の増幅器配置と前記第2の容量素子との間に接続される第3のワイヤを有し、前記第4の誘導素子は、前記第2の容量素子と前記第2の出力との間に接続される第4のワイヤを有する、請求項7に記載の集積回路。前記接地基準電圧ノードを与えるよう構成される金属基板を更に有し、前記第1の容量素子及び前記第2の容量素子は夫々、前記金属基板上に配置され、前記第1の増幅器配置は、前記金属基板上に配置される第1のトランジスタを有し、該第1のトランジスタは、前記第1の増幅器出力のための第1の接触領域を含み、前記第1のワイヤは、前記第1の接触領域と前記第1の出力との間に接続され、前記第2のワイヤは、前記第1の接触領域と前記第1の容量素子との間に接続され、前記第2の増幅器配置は、前記金属基板上に実装される第2のトランジスタを有し、該第2のトランジスタは、前記第2の増幅器出力のための第2の接触領域を含み、前記第3の誘導素子は、前記第2の接触領域と前記第2の容量素子との間に接続される、請求項9に記載の集積回路。前記第2のワイヤの軌跡は、前記第3のワイヤの軌跡に対して斜めである、請求項9に記載の集積回路。第1のノードと、第2のノードと、クラスABモードにおいて動作するよう構成される第1の増幅器と、クラスCモードにおいて動作するよう構成される第2の増幅器と、前記第1の増幅器の出力と前記第1のノードとの間に結合され、シャントインダクタンスインピーダンス整合回路として構成される第1のインピーダンス整合回路と、前記第2の増幅器の出力と前記第2のノードとの間に結合され、シャントキャパシタンスインピーダンス整合回路として構成される第2のインピーダンス整合回路とを有する集積回路。前記第1のインピーダンス整合回路は、前記第1の増幅器の出力と前記第1のノードとの間に接続される第1の誘導素子と、前記第1の増幅器の出力と第1の基準電圧ノードとの間に接続される第2の誘導素子とを有し、前記第2のインピーダンス整合回路は、当該集積回路のための接地基準電圧ノードへ電気的に接続される第1の容量素子と、前記第2の増幅器の出力と前記第1の容量素子との間に接続される第3の誘導素子と、前記第1の容量素子と前記第2のノードとの間に接続される第4の誘導素子とを有する、請求項12に記載の集積回路。前記第1のインピーダンス整合回路は、前記第1の基準電圧ノードと前記接地基準電圧ノードとの間に結合される第2の容量素子を更に有する、請求項13に記載の集積回路。前記第2の容量素子のキャパシタンスは、前記第1の基準電圧ノードで前記第1の増幅器の出力での無線周波数信号のための仮想接地基準電圧を供給するよう構成される、請求項14に記載の集積回路。前記第2の誘導素子は、第1の方向において第1の軌跡を有する第1の導線を有し、前記第3の誘導素子は、前記第1の方向において第2の軌跡を有する第2の導線を有し、前記第1の方向に沿った前記第1の軌跡の断面は、前記第1の方向に沿った前記第2の軌跡の断面と異なる、請求項14に記載の集積回路。前記第1の増幅器は、第1のダイ上に形成される1又はそれ以上のトランジスタを有し、前記第2の増幅器は、第2のダイ上に形成される1又はそれ以上のトランジスタを有し、前記第2のダイの幅は、前記第1のダイの幅よりも大きい、請求項12に記載の集積回路。第1の動作クラスのために構成されるメイン増幅器配置と、前記第1の動作クラスとは異なる第2の動作クラスのために構成されるピーク増幅器配置と、前記メイン増幅器配置の出力へ結合されるハイパスインピーダンス整合回路と、前記ピーク増幅器配置の出力へ結合されるローパスインピーダンス整合回路とを有する増幅器システム。第1の入力及び第2の入力を有する電力コンバイナと、前記第1の入力と前記ハイパスインピーダンス整合回路との間に結合される第1のインピーダンス変換素子とを更に有し、前記第2の入力は、前記ローパスインピーダンス整合回路へ結合される、請求項18に記載の増幅器システム。第1の出力及び第2の出力を有する電力スプリッタと、前記第2の出力と前記ピーク増幅器配置との間に結合される第1のインピーダンス整合素子とを有し、前記第1のインピーダンス整合素子は、四分の一波長変換器を有し、前記第1の出力は、前記メイン増幅器配置へ結合される、請求項19に記載の増幅器システム。対象のより完全な理解は、図面に関連して検討される場合に熱心な説明及び特許請求の範囲を参照することによって得られる。図面において、同じ参照符号は同じ要素を表す。以下の詳細な説明は、事実上単に例示であり、対象又は用途の実施形態及びそのような実施形態の使用を制限するよう意図されない。ここで使用されるように、語例となるは、例示の役割を果たすことを意味する。例としてここで記載される実施は、必ずしも、他の実施に対して好ましい又は有利であると考えられるわけではない。更に、先の[技術分野]、[背景]又は以下の詳細な説明において提示されるあらゆる明示的又は暗示的な理論によって拘束される意図はない。ここで記載される対象は、従来のドハティ増幅器トポロジに対して相対的に高い利得及び相対的に高い効率を達成することができる、ドハティ増幅器トポロジにおける使用に適した増幅器及びインピーダンス整合回路に関する。以下でより詳細に記載されるように、例となる実施形態において、ピーク増幅器のための出力インピーダンス整合回路は、メイン増幅器の出力インピーダンス整合回路とは異なる回路トポロジ及び物理トポロジを有する。結果として、増幅器及びそれらの関連する出力インピーダンス整合回路が単一のデバイスパッケージ又は集積回路において実装される場合に、それらの増幅器の出力の間の誘導結合は、出力インピーダンス整合回路の物理的相違とともに、出力インピーダンス整合回路からの出力信号の間の位相関係における相違のために、低減され得る。ここで使用されるように、回路トポロジは、電気部品の相互接続をいうと理解されるべきであり、2つの回路トポロジは、電気部品が異なった態様において相互接続されるか又は異なる電気部品を置換される場合に相違し、一方、物理トポロジは、電気回路の物理的な構造又は形状をいうと理解されるべきであり、2つの物理トポロジは、何らかの寸法においてそれらの物理的な形状の間に何らかの偏差が存在する場合に相違する。図1は、制限なしに第1の増幅器配置102と、第2の増幅器配置104と、第1の増幅器配置102の出力へ結合される第1の出力インピーダンス整合回路106と、第2の増幅器配置104の出力へ結合される第2の出力インピーダンス整合回路108と、第1の増幅器配置102の入力へ結合される第1の入力インピーダンス整合回路110と、第2の増幅器配置104の入力へ結合される第2の入力インピーダンス整合回路112とを有する増幅器システム100の例となる実施形態を表す。例となる実施形態において、増幅器システム100はドハティ増幅器として構成され、第2の増幅器配置104は、第2の増幅器配置104への入力における信号の振幅が閾値を上回る場合に電力を供給し、そうではなく、第2の増幅器配置104への入力における信号の振幅が閾値を下回る場合にオフされるピーク又は補助増幅器として第2の増幅器配置104が機能するように、バイアスをかけられ、一方、第1の増幅器配置102は、第1の増幅器配置102が常にオンであって、メイン又はキャリア増幅器として機能するように、バイアスをかけられる。然るに、便宜上、しかし制限なしに、第1の増幅器配置102は代替的にメイン増幅器とここで呼ばれ、第2の増幅器配置104は代替的にピーク増幅器とここで呼ばれる。表される実施形態では、メイン増幅器102、ピーク増幅器104、出力インピーダンス整合回路106,108、及び入力インピーダンス整合回路110,112は、以下でより詳細に記載されるように、単一のデバイスパッケージ又は集積回路114にパッケージ化される。例となる実施形態において、メイン増幅器102は、クラスAB増幅器として構成される1又はそれ以上のトランジスタとして実現される。すなわち、1又はそれ以上のトランジスタは、180から360度の間の導通角を提供するようバイアスをかけられる。第1の入力インピーダンス整合回路110は、メイン増幅器102の入力と集積回路114の第1の入力116との間に結合され、増幅器システム100の基本周波数又はキャリア周波数で第1の入力116において所望の入力インピーダンスを提供するよう構成され、第1の出力インピーダンス整合回路106は、メイン増幅器102の出力と集積回路114の第1の出力ノード118との間に結合され、増幅器システム100の基本周波数で集積回路114の出力118において所望の出力インピーダンスを提供するよう構成される。例となる実施形態において、増幅器システム100は、無線周波数信号を送信するために使用され、基本周波数又はキャリア周波数は、伝送の周波数である。例となる実施形態において、ピーク増幅器104は、クラスC増幅器として構成される1又はそれ以上のトランジスタとして実現される。すなわち、1又はそれ以上のトランジスタは、180度より小さい導通角を提供するようバイアスをかけられる。ピーク増幅器104は、メイン増幅器102が飽和する場合、すなわち、ピーク増幅器104への入力信号又は入力電圧が、メイン増幅器102が飽和しているか又は飽和に近いことを示す閾信号レベル又は電圧を超える場合に、オンするようバイアスをかけられる。第2の入力インピーダンス整合回路112は、ピーク増幅器104の入力と集積回路114の第2の入力130との間に結合され、増幅器システム100の基本周波数で第2の入力130において所望の入力インピーダンスを提供するよう構成され、第2の出力インピーダンス整合回路108は、ピーク増幅器104の出力と集積回路114の第2の出力ノード132との間に結合され、増幅器システム100の基本周波数で集積回路114の出力132において所望の出力インピーダンスを提供するよう構成される。例となる実施形態において、メイン増幅器出力インピーダンス整合回路106は、ハイパスインピーダンス整合回路トポロジとして実現される。例えば、図1の表されている実施形態では、メイン増幅器出力インピーダンス整合回路106は、ノード102でのメイン増幅器102の出力と集積回路114の出力118との間に電気的に直列に構成される第1の誘導素子122と、ノード120でのメイン増幅器102の出力と基準電圧ノード121との間に接続される第2の誘導素子124と、基準電圧ノード121にある第2の誘導素子124と増幅器システム100のための接地基準電圧を受けるよう構成されるノード128との間に接続される容量素子126とを有するシャントインダクタンスインピーダンス整合回路トポロジとして実現される。表されるように、第2の誘導素子124及び容量素子126は、ノード120でのメイン増幅器102の出力と接地基準電圧ノード128との間に電気的に直列に構成される。例となる実施形態において、メイン増幅器出力インピーダンス整合回路106は、出力118での信号の位相がノード120でのメイン増幅器102の出力における信号に対して90度シフトされることをもたらす単一の位相反転例えば、90度移相を提供する。例となる実施形態において、容量素子126のキャパシタンスは、基準電圧ノード121でメイン増幅器102の出力にある無線周波数RF電気信号のための仮想接地基準電圧を供給するよう選択され、第2の誘導素子124がRF接地電圧へのシャントインダクタンスとして機能するようにし、一方、誘導素子122,124のインダクタンスは、増幅器システム100の基本周波数で集積回路114の出力118において所望のインピーダンスを提供するよう選択される。例えば、約1.8GHzから約2.2GHzの範囲における基本周波数に関し、約50Wから約500Wの範囲内の電力対応能力を有するメイン増幅器102によれば、容量素子126のキャパシタンスは、約70pFから約500pFの範囲内であるように選択されてよく、誘導素子122のインピーダンスは、約100pHから約800pHの範囲内にあるように選択されてよく、誘導素子124のインダクタンスは約100pHから約500pHの範囲内にあるよう選択されてよい。それにより、メイン増幅器出力インピーダンス整合回路106は、約1から5Ωの範囲内で集積回路114の出力118で出力インピーダンスを提供する。当然に、出力118での所望の出力インピーダンスは、電力コンバイナ160の入力でのインピーダンス整合のための異なる値へとその後に変換される中間インピーダンスであってよく、よって、出力118での出力インピーダンスは、特定の実施のニーズに適するよう変化する。例となる実施形態において、ピーク増幅器出力インピーダンス整合回路108は、ローパスインピーダンス整合回路トポロジとして実現される。例えば、図1の表されている実施形態では、ピーク増幅器出力インピーダンス整合回路108は、ピーク増幅器104の出力とノード140との間に電気的に直列に接続される第1の誘導素子134と、ノード140と集積回路114の出力132との間に電気的に直列に接続される第2の誘導素子136と、ノード140と接地基準電圧ノード128との間に接続される容量素子138とを有するシャントキャパシタンスインピーダンス整合回路トポロジとして実現される。ピーク増幅器出力インピーダンス整合回路108の表されている実施形態は、出力132での信号の位相がピーク増幅器104の出力での信号に対して180度シフトされることをもたらす二重の反転位相例えば、180度移相を提供する。先に述べられたように、容量素子138のキャパシタンス及び誘導素子134,136のインダクタンスは、増幅器システム100の基本周波数で集積回路114の出力132において所望の出力インピーダンスを提供するよう選択される。例えば、約1.8GHzから約2.2GHzの基本周波数に関し、約50Wから約500Wの範囲内の電力対応能力を有するピーク増幅器104によれば、容量素子138のキャパシタンスは、約15pFから約150pFの範囲内にあるよう選択されてよく、誘導素子134のインダクタンスは、約100pHから約400pHの範囲内にあるよう選択されてよく、誘導素子136のインダクタンスは、約50pHから約150pHの範囲内にあるよう選択されてよい。それにより、ピーク増幅器出力インピーダンス整合回路108は、約1から5オームの範囲内で集積回路114の出力132で出力インピーダンスを提供する。先に述べられたように、実際には、出力132での出力インピーダンスは、特定の実施形態のニーズに適するよう変化してよい。表されている実施形態では、入力116,130及び出力118,132は概して、集積回路114の内部構成要素例えば、増幅器102,104への電気接続を構成するパッケージリード、ピン、又は他の物理インタフェースに相当する。出力インピーダンス整合回路106,108に関して先に述べられたのと同様に、メイン増幅器入力インピーダンス整合回路110は、増幅器システム100の基本周波数で集積回路114の入力116において所望の入力インピーダンスを提供するよう構成され、ピーク増幅器入力インピーダンス整合回路112は、増幅器システム100の基本周波数で集積回路114の入力130において所望の入力インピーダンスを提供するよう構成される。例えば、約1.8GHzから約2.2GHzの基本周波数に関し、メイン増幅器入力インピーダンス整合回路110は、約1から5オームの範囲内で集積回路114の入力116で入力インピーダンスを提供し、ピーク増幅器入力インピーダンス整合回路112は、約1から5オームの範囲内で集積回路114の入力130で入力インピーダンスを提供する。しかし、先に述べられたように、実際には、入力116,130での入力インピーダンスは、特定の実施形態のニーズに適するよう変化してよい。一実施形態に従って、メイン増幅器入力インピーダンス整合回路110及びピーク増幅器入力インピーダンス整合回路112は夫々、ピーク増幅器出力インピーダンス整合回路108に関して先に述べられたのと同じように構成されるシャントキャパシタンスインピーダンス整合回路トポロジのようなローパスインピーダンス整合回路トポロジとして実現される。しかし、ここで記載される対象は、入力インピーダンス整合回路110,112について如何なる特定の構成及び/又は回路トポロジにも制限されると意図されず、幾つかの実施形態では、メイン増幅器入力インピーダンス整合回路110及びピーク増幅器入力インピーダンス整合回路112は異なってよく、メイン増幅器入力インピーダンス整合回路110及び/又はピーク増幅器入力インピーダンス整合回路112はハイパスインピーダンス整合回路として実現されてよいことに留意すべきである。図1の表されている実施形態では、増幅器システム100は、ドハティ増幅器実施のために構成される。これに関連して、増幅器システム100は、増幅される入力信号の入力電圧をメイン増幅器102及びピーク増幅器104の間で分けるよう構成される電力スプリッタ又は電力分割器150を有し、夫々の入力116,130は、増幅器システム100によって増幅される入力信号の一部を受けるよう電力スプリッタ150の夫々の出力へ結合される。例えば、電力スプリッタ150の第1の出力は、メイン増幅器102に対応する入力116へ結合されてよく、電力スプリッタ150の第2の出力は、ピーク増幅器104に対応する入力130へ結合されてよく、電力スプリッタ150は、入力信号電力の約50が入力116でメイン増幅器102へ供給され且つ入力信号電力の50が入力130でピーク増幅器104へ供給されるように、増幅器102,104の間で等しく入力電力を分けてよい。上述されたように、例となる実施形態において、ピーク増幅器104は、クラスC動作のためにバイアスをかけられる。それにより、ピーク増幅器104は、入力130での入力信号電力又は電圧が、メイン増幅器102が飽和しているか又は飽和に近いことを示す閾量より小さい場合に、オフされる。例となる実施形態において、集積回路114の夫々の出力108,132は、電力スプリッタ150へ供給される入力信号の増幅されたものを生成するよう出力118,132にある増幅出力信号を結合する電力コンバイナ160への夫々の入力へ結合される。表されている実施形態では、インピーダンス変換器又は伝送線路のようなインピーダンス変換素子152が集積回路114の出力118と電力コンバイナ160の入力との間に結合され、それにより、電力コンバイナ160によって見られるピーク増幅器104の出力の実効インピーダンス例えば、出力132での実効入力インピーダンスは、ピーク増幅器104がオフされる場合に、開回路例えば、事実上無限のインピーダンスを示す。インピーダンス変換素子152を補償するよう、4分の1波長変換器例えば、90度位相長伝送線路を含むインピーダンス整合素子156は、ピーク増幅器104に対応する電力スプリッタ150の出力とピーク増幅器104への入力130との間に結合され、それにより、ピーク増幅器104の入力130へ供給される入力信号の部分と、メイン増幅器120の入力116へ供給される入力信号の部分との間には90度の位相差が存在する。インピーダンス整合素子154,156に加えて、例となる実施形態において、インピーダンス整合素子170,180が、電力コンバイナ160への入力でインピーダンスを整合させるよう集積回路114の出力118,132へ結合される。これに関連して、メイン増幅器出力インピーダンス整合回路106、インピーダンス整合素子170、及びインピーダンス変換素子152は、ピーク増幅器出力インピーダンス整合回路108及びインピーダンス整合素子180によって提供されるピーク増幅器104に対応する電力コンバイナ160の入力でのインピーダンスに略等しいメイン増幅器102に対応する電力コンバイナ160の入力でのインピーダンスを提供するよう構成される。図1には表されていないが、実際の実施形態では、追加の4分の1波長インピーダンス変換器が電力コンバイナ160によって実施されても、又は別なふうに電力コンバイナ160の出力に続いてもよい。ピーク増幅器出力インピーダンス整合回路108によって提供される二重位相反転と組み合わされるインピーダンス整合素子156に含まれる4分の1波長インピーダンス変換素子は、集積回路114の第2の出力132での信号が集積回路114の第1の出力118での信号に対して位相が180度ずれていることをもたらし、それにより集積回路114の出力118,132での信号の間の結合を低減することに留意すべきである。当然に、図1は、説明及び記載の容易のために増幅器システム100の簡略された表現であり、実際の実施形態は、更なる記載及び特徴を提供するよう他の装置及び構成要素を有してよく、且つ/あるいは、増幅器システム100は、理解されるように、より一層大きな電気システムの部分であってよい。よって、図1は回路素子及び/又は端子の間の直接的な電気接続を表すが、代替の実施形態は、略同じ態様において機能しながら介在回路素子及び/又は構成要素を用いてよい。図2乃至4は、図1の増幅器システム100における集積回路114としての使用に適した集積回路200の例となる実施形態の上面図及び部分断面図を表す。上述されたように、集積回路200は、メイン増幅器202、ピーク増幅器204、メイン増幅器202とその関連する出力パッケージリード218との間に結合されるメイン増幅器出力インピーダンス整合回路206、ピーク増幅器204とその関連する出力パッケージリード232との間に結合されるピーク増幅器出力インピーダンス整合回路208、メイン増幅器202とその関連する入力パッケージリード216との間に結合されるメイン増幅器入力インピーダンス整合回路210、及びピーク増幅器204とその関連する入力パッケージリード230との間に結合されるピーク増幅器入力インピーダンス整合回路212を有する。集積回路200の素子は、図1に関連して先に記載されたそれらの対応素子に類似しており、然るに、そのような共通の態様は、図2乃至4に関連してここでは冗長的に記載されない。ここで図2及び図3を参照して、メイン増幅器202は、望ましくは、集積回路200のための電気接地基準電圧例えば、接地基準電圧ノード128を与える金属基板205例えば、銅等に形成される又は別なふうに実装若しくは貼付される半導体基板又はダイ300に形成される1又はそれ以上のトランジスタとして実現される。これに関連して、金属基板205は、集積回路200のための一次実装構造体として働き、それにより、集積回路200の他の構成要素例えば、入力インピーダンス整合回路210,212、ピーク増幅器204、ピーク増幅器出力インピーダンス整合回路208、等は、以下でより詳細に記載されるように、金属基板205の周囲領域に形成される又は別なふうに実装若しくは貼付される。上述されたように、例となる実施形態において、半導体基板300に形成される1又はそれ以上のトランジスタは、メイン増幅器202がクラスABモードにおいて動作するように構成される。これに関連して、メイン増幅器202によって生成される増幅出力信号は、半導体基板300に形成された1又はそれ以上のトランジスタの端子例えば、ドレイン端子に存在し、トランジスタダイ300は、増幅出力信号が存在するトランジスタのその端子へ接続するためにダイ300に形成された導電接触領域280を含む。上述されたように、メイン増幅器出力インピーダンス整合回路206は、メイン増幅器202とメイン増幅器202に対応する出力パッケージリード218例えば、出力118との間に結合される第1の誘導素子222例えば、誘導素子122と、金属基板205に形成される容量素子226例えば、容量素子126と、メイン増幅器202と容量素子226との間に結合される第2の誘導素子224例えば、誘導素子124とを有する。図3の表されている実施形態では、容量素子226は、金属基板205に形成された導電層320例えば、ドープされたシリコン材料の層と、導電層320の上に形成された誘電体材料例えば、酸化材料の層322と、誘導体材料の層322の上に形成された他の導電層324例えば、金属材料の層とを含む金属酸化膜半導体MOSキャパシタとして実現される。誘電体材料322の厚さ及び/又は誘電定数は、容量素子226に、容量素子126に関連して先に記載されたように、金属層324の電圧がRF接地電圧に対応するようなキャパシタンスを与えるように選択されてよい。当然に、容量素子226は、MOSキャパシタ構造に制限されるよう意図されず、容量素子226は、他の適切なキャパシタ構造を用いて実現されてよい。例となる実施形態において、第1の誘導素子222は、1又はそれ以上の導線又はボンドワイヤとして実現される。夫々のワイヤ222は、接触領域280にはんだ付けされ、ボンド接続され、貼付され、又は別なふうに電気的に接続される第1の端部と、出力パッケージリード218にはんだ付けされ、ボンド接続され、貼付され、又は別なふうに電気的に接続される反対の端部とを有する。同様に、第2の誘導素子224は、ダイ300上の接触領域280にはんだ付けされ、ボンド接続され、貼付され、又は別なふうに電気的に接続される第1の端部と、容量素子226の金属層324にはんだ付けされ、ボンド接続され、貼付され、又は別なふうに電気的に接続される反対の端部とを有する導線として実現される。第1の誘導素子222の導線の数及び/又は長さは、第1の誘導素子222例えば、誘導素子122に所望のインダクタンスを与えるよう選択され、第2の誘導素子224の導線の数及び/又は長さは、第2の誘導素子224例えば、誘導素子124に所望のインダクタンスを与えるよう選択され、それにより、上述されたように、出力パッケージリード218で所望のインピーダンスを提供する。図2に表されているように、導線222,224の長さは、x方向において最小偏差でメイン増幅器202又はダイ300から出力パッケージリード218へ延在しながらz方向において互いに略平行に配列されるが、図3に表されているように、yz参照面における導線222,224の軌跡の断面又は側面は異なっている。これに関連して、導線224の長さは、容量素子226に対してy方向では下向きにz方向において横方向に延在する前に、主としてy方向例えば、基板205に対して垂直方向又は法線方向において接触領域280及び/又はダイ300からダイ300の上にある頂点350へ延在する。反対に、導線222は、第1の誘導素子の導線222の頂点360がz方向において第2の誘導素子の導線224の頂点250より遠位であるように、主としてz方向例えば、水平又は横方向において接触領域280及び/又はダイ300からy方向における最小増加を有してリード218の上の頂点360へ延在する。表されているように、第2の誘導素子の導線224は、導線222,224がz方向において横切る場合に、yz参照面における導線222の軌跡例えば、ダイ300からリード218への更なる水平軌跡に対して斜めであるyz参照面におけるダイ300から容量素子266への更なる垂直軌跡を有する。導線222,224の軌跡は、yz参照面における導線222,224を通る電流フローの物理方向を指示し、よって、yz参照面における導線222,224の間の角度を増大させるダイ300から容量素子226までの距離にわたる異なる軌跡のために、導線222,224を通る電流フローによって引き起こされる導線222,224の間の結合は低減される。ここで図2及び図4を参照すると、ピーク増幅器204は、望ましくは、金属基板205に形成される又は別なふうに実装若しくは貼付される半導体基板又はダイ400に形成される1又はそれ以上のトランジスタとして実現される。図1に関連して上述されたように、例となる実施形態において、半導体基板400に形成される1又はそれ以上のトランジスタは、ピーク増幅器204がクラスCモードにおいて動作するように構成される。先に述べられたように、ピーク増幅器204によって生成される増幅出力信号は、半導体基板400に形成されたトランジスタの端子例えば、ドレイン端子に存在し、トランジスタダイ400は、増幅出力信号が存在するトランジスタのその端子例えば、ピーク増幅器204の出力へ接続するためにダイ400に形成された導電接触領域282を含む。上述されたように、ピーク増幅器出力インピーダンス整合回路208は、ピーク増幅器204と金属基板205に形成される容量素子238例えば、容量素子138との間に結合される誘導素子234例えば、誘導素子134と、容量素子238とピーク増幅器204に対応する出力パッケージリード232例えば、出力132との間に結合される誘導素子236例えば、誘導素子136とを有する。図4の表されている実施形態では、容量素子238は、金属基板205に形成されたドープされたシリコン材料の層420と、シリコン材料の層420の上に形成された誘電体材料の層422と、誘導体材料の層422の上に形成された金属材料の層424とを含むMOSキャパシタとして実現される。先に述べられたように、容量素子238は、MOSキャパシタ構造に制限されるよう意図されず、容量素子238は、他の適切なキャパシタ構造を用いて実現されてよい。例となる実施形態において、誘導素子234は、1又はそれ以上の導線として実現される。夫々の導線234は、ピーク増幅器204の出力のために接触領域282にはんだ付けされ、ボンド接続され、貼付され、又は別なふうに電気的に接続される第1の端部と、容量素子238の金属層424にはんだ付けされ、ボンド接続され、貼付され、又は別なふうに電気的に接続される反対の端部とを有する。同様に、誘導素子236は、1又はそれ以上の導線として実現され、夫々の導線236は、容量素子238の金属層424にはんだ付けされ、ボンド接続され、貼付され、又は別なふうに電気的に接続される第1の端部と、ピーク増幅器204に対応する出力パッケージリード232にはんだ付けされ、ボンド接続され、貼付され、又は別なふうに電気的に接続される反対の端部とを有する。導線234,236の数及び/又は長さは、誘導素子234,236例えば、誘導素子134,136に所望のインダクタンスを与えるよう選択され、誘電体材料422の厚さ及び/又は誘電定数は、容量素子238例えば、容量素子138に所望のキャパシタンスを与えるよう選択され、それにより、上述されたように、出力パッケージリード232例えば、出力132で所望のインピーダンスを提供する。図2及び図4は誘導素子234,236を別個の導線として表すが、幾つかの実際の実施形態では、誘導素子234,236は、単一の導線を用いて図4に表される誘導素子234,236と類似した幾何学的形状及び/又はプロファイルを提供するよう、容量素子238にステッチボンディングされる導線の長さに沿って内部配置でその端部が接触領域280及び出力パッケージリード232にボンド接続された単一の導線として実現されてよいことに留意すべきである。図2に表されているように、ピーク増幅器204又はダイ400から出力パッケージリード232へ延在する導線234,236の長さは、z方向において互いに略平行に配列され、よって、z方向においてメイン増幅器出力インピーダンス整合回路206の導線222,224の長さと略平行である。しかし、図4に表されているように、yz参照面における導線234,236の軌跡の断面又は側面は、導線222,224のそれらとは異なっている。これに関連して、導線234の長さは、容量素子238に対してy方向では主として下向きに延在する前に、y方向における最小増加例えば、導線234と基板205との間の距離における最小増加を伴って主としてz方向において接触領域280及び/又はダイ400から容量素子238の上にある頂点450へ延在する。このようにして、導線234の頂点450は、z方向において導線224の頂点350より遠位であり、導線234は、導線224,234がz方向において横切る場合に、yz参照面における導線224の更なる垂直軌跡に対して斜めである更なる水平軌跡を有し、それにより、yz参照面において導線224,234の間の角度を増大させることによって導線224と導線234との間の結合を低減する。表されるように、導線236の軌跡は、yz参照面において導線222の軌跡に対して斜めであり、それにより、導線222,236の間の結合を低減する。ここで図3及び図4を参照するとともに、引き続き図1及び図2を参照して、メイン増幅器出力インピーダンス整合回路206の物理トポロジに対するピーク増幅器出力インピーダンス整合回路208の物理トポロジの違いに基づいて、ピーク増幅器出力インピーダンス整合回路208とメイン増幅器出力インピーダンス整合回路206との間の結合は低減される。結果として、ピーク増幅器出力インピーダンス整合回路208とメイン増幅器出力インピーダンス整合回路206との間の距離は、以下でより詳細に記載されるように、単一の集積回路114,200又はデバイスパッケージにおいてパッケージ化される場合に低減されるべきである。再び図1及び図2を参照すると、図1に関連して上述されたように、例となる実施形態において、メイン増幅器入力インピーダンス整合回路110,210及びピーク増幅器入力インピーダンス整合回路112,212は夫々、ローパスインピーダンス整合回路トポロジとして実現される。図2に表されるように、メイン増幅器入力インピーダンス整合回路210及びピーク増幅器入力インピーダンス整合回路212は夫々、ピーク増幅器出力インピーダンス整合回路208に関して先に述べられたのと同じように、入力パッケージリード216,230と増幅器202,204及び/又はトランジスタダイ300,400との間に構成されるシャントキャパシタンスインピーダンス整合回路トポロジとして実現される。しかし、ここで記載される対象は、入力インピーダンス整合回路210,212のための如何なる特定の構成及び/又は回路トポロジにも制限されるよう意図されず、幾つかの実施形態において、メイン増幅器入力インピーダンス整合回路210及びピーク増幅器入力インピーダンス整合回路212は異なってよく、メイン増幅器入力インピーダンス整合回路210及び/又はピーク増幅器入力インピーダンス整合回路212はハイパスインピーダンス整合回路トポロジとして実現されてよいことに留意すべきである。ここで図1乃至4を参照すると、例となる実施形態において、メイン増幅器102,202のためのダイ300及びピーク増幅器104,204のためのダイ400は、同じ基板205に実装され又は別なふうに貼付され、メイン増幅器出力インピーダンス整合回路206の誘導素子122,124に用いられる導線222,224の長さは、ピーク増幅器出力インピーダンス整合回路108,208の誘導素子134,136に用いられる導線234,236の長さに略平行に整列される。その出力パッケージリード118,228でのメイン増幅器102,202からの増幅出力信号とその出力パッケージリード132,232でのピーク増幅器104,204からの増幅出力信号との間の位相差とともに、ピーク増幅器出力インピーダンス整合回路108,208及びメイン増幅器出力インピーダンス整合回路106,206の異なる物理トポロジ例えば、yz参照面における導線222,224,236,238の異なる軌跡のために、メイン増幅器101,202又はダイ300とピーク増幅器104,204又はダイ400との間の間隔すなわち、x方向における距離及び/又はメイン増幅器出力インピーダンス整合回路106,206とピーク増幅器出力インピーダンス整合回路108,208との間の間隔は、同じデバイスパッケージ114,200内で実施される場合に低減され得る。このようにして、集積回路114,200の全体的なフォームファクタ及び/又は面積フットプリントは、メイン増幅器及びピーク増幅器が例えば、クロストーク、誘導結合、及び/又は他の回路レベル効果のためにより広い距離によって相隔てられるドハティシステムと比べて低減され得る。更に、図2に表されるように、例となる実施形態において、メイン増幅器102,202のトランジスタ又はダイ300は、メイン増幅器102,202とピーク増幅器104,204との間の異なる出力比を調整するよう、ピーク増幅器104,204のトランジスタとは無関係に大きさを定められてよい。例えば、表されるように、ピーク増幅器104,204のトランジスタ及び/又はダイ400のサイズ及び/又はデバイス幅例えば、ソース-ドレイン間のピッチ、ゲート幅、等は、メイン増幅器102,202と同じデバイスパッケージ114,200内に依然としてパッケージ化されながら、クラスCモードにおけるその動作に起因するピーク増幅器104,204の更なる周辺及び/又は出力密度を調整するよう、メイン増幅器102,202のトランジスタ及び/又はダイ300のサイズ及び/又はデバイス幅よりも大きくされてよい。これに関連して、メイン増幅器102.202の電力対応能力に対するピーク増幅器104,204の電力対応能力の比は、非対称ドハティ動作のためのものよりも大きくなる。種々の実施形態において、ピーク増幅器ダイ400のための特定のパラメータ、例えば、ソース-ドレイン間ピッチ、ドーピングレベル、ダイ400に用いられる半導体材料のタイプ、等は、ピーク増幅器104,204のクラスC動作の動作を改善するよう、メイン増幅器ダイ300と無関係に変更されてよい。これに関連して、ピーク増幅器104,204は、メイン増幅器102,202とは異なった技術を用いて製造されてよく、例えば、ピーク増幅器104,204は、窒化ガリウムトランジスタ技術を用いて実現されてよく、一方、メイン増幅器102,202は、シリコンベースのトランジスタ技術を用いて実現されてよい。ここで記載される増幅器システム100の他の利点は、ドハティ増幅器の全体的な利得が増大することであり、これは、ピーク増幅器出力インピーダンス整合回路108,208のためのローパスインピーダンス整合回路トポロジとメイン増幅器出力インピーダンス整合回路106,206のためのハイパスインピーダンス整合回路トポロジとの組み合わせがメイン増幅器出力リード118,218での増幅出力信号の振幅とピーク増幅器出力リード132,232での増幅出力信号の振幅との間の差を低減するためである。更に、ピーク増幅器入力インピーダンス整合回路112,212における容量素子138,238のキャパシタンスは、メイン増幅器102,202に対してピーク増幅器104,204の利得を増大させるよう、メイン増幅器入力インピーダンス整合回路110,210での容量素子126,226のキャパシタンスに対して変更されてよい。簡潔さのために、ドハティ増幅器、負荷変調、インピーダンス整合、集積回路設計及び/又は製造、トランジスタ設計及び/又は製造、並びにシステムの他の機能側面及びシステムの個々の動作部品に関する従来技術は、ここでは詳細に記載されないことがある。更に、本願に含まれる様々な図において示される接続線は、様々な要素の間の例となる機能的関係及び/又は物理的結合を表すよう意図される。多くの代替的又は追加的な機能的関係又は物理的接続が対象の実施形態において存在しうる点に留意すべきである。更に、特定の専門用語がまた参照のためだけにここで使用されることがあり、よって限定する意図はなく、構造に言及している数に関する語のような語第1、第2及び他は、文脈によって明示されない限り、順序又は順位を示さない。ここで使用されるように、ノードは、所与の信号、論理レベル、電圧、データパターン、電流、又は量が存在する内部若しくは外部の参照点、接続点、接合、信号線、導体素子等を意味する。更に、2又はそれ以上のノードは、1つの物理素子によって実現されてよい2又はそれ以上の信号は、共通ノードで受信又は出力されるとしても、多重化され、変調され、又は別なふうに区別され得る。。上記の記載は、要素又はノード又は機能がともに接続又は結合されることに言及する。ここで使用されるように、別なふうに明示的に述べられない限り、接続されるは、1つの要素が必ずしも機械的にではなく直接的に他の要素につながれる又は直接的に他の要素と通信することを意味する。同様に、別なふうに明示的に述べられない限り、結合されるは、1つの要素が必ずしも機械的にではなく直接的に又は間接的に他の要素につながれるあるいは、直接的に又は間接的に他の要素と通信することを意味する。よって、図に示される結線図は要素の一例となる配置を表すが、追加の介在する要素、装置、機能、又は部品が図示される対象の実施形態において存在してよい。最後に、本発明の例となる実施形態に従って構成されるシステム、装置及び方法は、以下に関する:集積回路のための装置が提供される。集積回路は、第1の増幅器出力を有する第1の増幅器配置と、前記第1の増幅器出力と当該集積回路の第1の出力との間に結合される第1のインピーダンス整合回路と、第2の増幅器出力を有する第2の増幅器配置と、前記第2の増幅器出力と当該集積回路の第2の出力との間に結合される第2のインピーダンス整合回路とを有し、前記第2のインピーダンス整合回路のトポロジ及び前記第1のインピーダンス整合回路のトポロジは異なる。一実施形態において、前記第1のインピーダンス整合回路は、ハイパスインピーダンス整合回路トポロジであり、前記第2のインピーダンス整合回路は、ローパスインピーダンス整合回路トポロジである。更なる実施形態において、前記第1の増幅器配置は、クラスABモードにおいて動作するよう構成され、前記第2の増幅器配置は、クラスCモードにおいて動作するよう構成される。他の実施形態において、前記第1のインピーダンス整合回路によって与えられる位相反転及び前記第2のインピーダンス整合回路によって与えられる位相反転は異なる。一実施形態において、前記第1のインピーダンス整合回路は単一の位相反転を提供し、前記第2のインピーダンス整合回路は二重の位相反転を提供する。他の実施形態において、前記第2のインピーダンス整合回路の物理トポロジ及び前記第1のインピーダンス整合回路の物理トポロジは異なる。1又はそれ以上の実施形態に従って、前記第1のインピーダンス整合回路は、前記第1の増幅器出力へ結合される第1のノードと前記第1の出力との間に結合される第1の誘導素子と、前記第1のノードへ結合される第2の誘導素子と、前記第2の誘導素子と接地基準電圧ノードとの間に結合される第1の容量素子とを有し、前記第2の誘導素子及び前記第1の容量素子が前記第1のノードと前記接地基準電圧ノードとの間に電気的に直列に構成されるようにする。前記第2のインピーダンス整合回路は、前記第2の増幅器出力と第2のノードとの間に結合される第3の誘導素子と、前記第2のノードと前記第2の出力との間に結合される第4の誘導素子と、前記第2のノードと前記接地基準電圧ノードとの間に結合される第2の容量素子とを有する。更なる実施形態において、前記第1の増幅器配置は、クラスABモードにおいて動作するよう構成される第1のトランジスタを有し、前記第2の増幅器配置は、クラスCモードにおいて動作するよう構成される第2のトランジスタを有する。一実施形態において、前記第1の誘導素子は、前記第1の増幅器配置と前記第1の出力との間に接続される第1のワイヤとして実現され、前記第2の誘導素子は、前記第1の増幅器配置と前記第1の容量素子との間に接続される第2のワイヤとして実現され、前記第3の誘導素子は、前記第2の増幅器配置と前記第2の容量素子との間に接続される第3のワイヤとして実現され、前記第4の誘導素子は、前記第2の容量素子と前記第2の出力との間に接続される第4のワイヤとして実現される。更なる実施形態において、集積回路は、前記接地基準電圧ノードを与えるよう構成される金属基板を有し、前記第1の容量素子及び前記第2の容量素子は夫々、前記金属基板上に配置され、前記第1の増幅器配置は、前記金属基板上に配置される第1のトランジスタを有し、該第1のトランジスタは、前記第1の増幅器出力のための第1の接触領域を含み、前記第1のワイヤは、前記第1の接触領域と前記第1の出力との間に接続され、前記第2のワイヤは、前記第1の接触領域と前記第1の容量素子との間に接続され、前記第2の増幅器配置は、前記金属基板上に実装される第2のトランジスタを有し、該第2のトランジスタは、前記第2の増幅器出力のための第2の接触領域を含み、前記第3の誘導素子は、前記第2の接触領域と前記第2の容量素子との間に接続される。一実施形態において、前記第2のワイヤの軌跡は、前記第3のワイヤの軌跡に対して斜めである。他の実施形態に従って、集積回路のための装置は、第1のノードと、第2のノードと、クラスABモードにおいて動作するよう構成される第1の増幅器と、クラスCモードにおいて動作するよう構成される第2の増幅器と、前記第1の増幅器の出力と前記第1のノードとの間に結合され、シャントインダクタンスインピーダンス整合回路として構成される第1のインピーダンス整合回路と、前記第2の増幅器の出力と前記第2のノードとの間に結合され、シャントキャパシタンスインピーダンス整合回路として構成される第2のインピーダンス整合回路とを有する。一実施形態において、前記第1のインピーダンス整合回路は、前記第1の増幅器の出力と前記第1のノードとの間に接続される第1の誘導素子と、前記第1の増幅器の出力と第1の基準電圧ノードとの間に接続される第2の誘導素子とを有し、前記第2のインピーダンス整合回路は、当該集積回路のための接地基準電圧ノードへ電気的に接続される第1の容量素子と、前記第2の増幅器の出力と前記第1の容量素子との間に接続される第3の誘導素子と、前記第1の容量素子と前記第2のノードとの間に接続される第4の誘導素子とを有する。更なる実施形態において、前記第1のインピーダンス整合回路は、前記第1の基準電圧ノードと前記接地基準電圧ノードとの間に結合される第2の容量素子を有する。一実施形態において、前記第2の容量素子のキャパシタンスは、前記第1の基準電圧ノードで前記第1の増幅器の出力での無線周波数信号のための仮想接地基準電圧を供給するよう構成される。他の実施形態において、前記第2の誘導素子は、第1の方向において第1の軌跡を有する第1の導線として実現され、前記第3の誘導素子は、前記第1の方向において第2の軌跡を有する第2の導線として実現され、前記第1の方向に沿った前記第1の軌跡の断面は、前記第1の方向に沿った前記第2の軌跡の断面と異なる。他の実施形態において、前記第1の増幅器は、第1のダイ上に形成される1又はそれ以上のトランジスタを有し、前記第2の増幅器は、第2のダイ上に形成される1又はそれ以上のトランジスタを有し、前記第2のダイの幅は、前記第1のダイの幅よりも大きい。他の実施形態において、増幅器システムが提供される。増幅器システムは、第1の動作クラスのために構成されるメイン増幅器配置と、前記第1の動作クラスとは異なる第2の動作クラスのために構成されるピーク増幅器配置と、前記メイン増幅器配置の出力へ結合されるハイパスインピーダンス整合回路と、前記ピーク増幅器配置の出力へ結合されるローパスインピーダンス整合回路とを有する。一実施形態において、増幅器システムは、第1の入力及び第2の入力を有する電力コンバイナと、前記第1の入力と前記ハイパスインピーダンス整合回路との間に結合される第1のインピーダンス変換素子とを更に有し、前記第2の入力は、前記ローパスインピーダンス整合回路へ結合される。更なる実施形態において、増幅器システムは、第1の出力及び第2の出力を有する電力スプリッタと、前記第2の出力と前記ピーク増幅器配置との間に結合される第1のインピーダンス整合素子とを有し、前記第1のインピーダンス整合素子は、四分の一波長変換器を有し、前記第1の出力は、前記メイン増幅器配置へ結合される。少なくとも1つの例となる実施形態が先に詳述された記載において提示されたが、当然に、多種多様な変形例が存在する。また当然に、ここで記載される例となる実施形態は、如何なる方法においても請求される対象の適用範囲、適用性、又は構成を制限するよう意図されない。むしろ、先の詳述された記載は、当業者に、記載される実施形態を実施するための便利な指針を提供する。様々な変更が、特許請求の範囲によって定義される適用範囲から逸脱することなしに要素の機能及び配置において行われてよいことが理解されるべきである。特許請求の範囲は、本願出願時点において知られている同等物及び予見できる同等物を含む。"