"GaNを用いたHEMTが形成されたチップと、前記チップを搭載する導電性のステージと、前記ステージと前記HEMTのソースとに電気的に接続されたソースリードと、前記HEMTのゲートに電気的に接続されたゲートリードと、前記HEMTのドレインに電気的に接続されたドレインリードと、を具備し、前記ソースリード、前記ドレインリードおよび前記ゲートリードの順に配列されていることを特徴とする半導体装置。前記ソースリード、前記ゲートリードおよび前記ドレインリードは、前記ステージに対し同じ方向に引き出されていることを特徴とする請求項1記載の半導体装置。前記チップは、基板上に形成された半導体層と、前記半導体層上に形成された前記ソース、前記ゲートおよび前記ドレインと、を備え、前記ステージ上に前記基板が搭載されていることを特徴とする請求項1または2記載の半導体装置。前記ソースリードと前記ステージとは、一体に形成されていることを特徴とする請求項1から3のいずれか一項記載の半導体装置。前記チップは、前記チップの表面に形成された複数のソースパッドを備え、前記複数のソースパッドは、前記ソースリードに電気的に接続されていることを特徴とする請求項1から4のいずれか一項記載の半導体装置。前記チップは、ダイ付け材を用い前記ステージに搭載され、前記複数のソースパッドの少なくとも一つは、ボンディングワイヤを用い前記ステージに電気的に接続されており、前記ボンディングワイヤが接続された前記ステージの領域と、前記チップが搭載された前記ステージの領域との間の前記ステージの上面には、凸部または凹部が形成されていることを特徴とする請求項5記載の半導体装置。高出力のシリコンを用いたFETは縦型構造である。この構造では、FETチップの搭載される面はドレインである。一方、GaNを用いたHEMTは横型構造である。このため、チップの搭載される面はソース、ゲートおよびドレインのいずれの電極とも電気的に接続されていない。シリコンを用いたFETチップを搭載するためのパッケージをGaNを用いたHEMTチップを搭載するパッケージとして用いると、横方向からの電磁波等のノイズに対しトランジスタの動作が影響されてしまう。このように、EMSElectroMagneticSusceptibilityが低下してしまう。本半導体装置は、横方向からのノイズに対するトランジスタ動作の影響を抑制することを目的とする。例えば、GaNを用いたHEMTが形成されたチップと、前記チップを搭載する導電性のステージと、前記ステージと前記HEMTのソースとに電気的に接続されたソースリードと、前記HEMTのゲートに電気的に接続されたゲートリードと、前記HEMTのドレインに電気的に接続されたドレインリードと、を具備し、前記ソースリード、前記ドレインリードおよび前記ゲートリードの順に配列されていることを特徴とする半導体装置を用いる。本半導体装置によれば、横方向からのノイズに対するトランジスタ動作の影響を抑制することができる。まず、比較例1として、シリコンを用いた縦型構造のFETについて説明する。図1は、比較例1のチップの断面図である。比較例1のチップ50においては、シリコン基板内に高濃度n型層51、低濃度n型層52、p型層53およびn型領域54が形成されている。低濃度n型層52に達する溝が形成されている。溝内にはゲート絶縁膜49を介しゲート電極56が形成されている。高濃度n型層51下にドレイン電極57が形成されている。n型領域54上にソース電極55が形成されている。なお,n型とp型は逆でもよい。縦型構造のFETにおいては、ドレイン電極57からソース電極55に縦方向に電流が流れる。図2は、比較例1においてパッケージにチップを搭載した平面図である。リードフレーム10aは、ステージ11、ソースリード12a、ドレインリード13aおよびゲートリード14を備えている。リードフレーム10aは導電性であり、例えばCuにNiメッキされている。ステージ11は、チップ50を搭載する。チップ50表面には、ソース電極55に電気的に接続されたソースパッド58と、ゲート電極56に電気的に接続されたゲートパッド59が形成されている。ソースリード12aは、チップ50のソースパッド58とボンディングワイヤ22を介し接続されている。ゲートリード14は、チップ50のゲートパッド59とボンディングワイヤ24を介し接続されている。ドレインリード13aは、ステージ11と一体に形成されている。チップ50がステージ11に導電性のダイ付け材により搭載されることにより、ステージ11は、チップ50のドレイン電極57と電気的に接続される。よって、ドレインリード13aは、チップ50のドレインと電気的に接続される。以上のように、比較例1では、リードが、ソースリード12a、ドレインリード13aおよびゲートリード14の順に配列されている。このように、ソースリード12aが端に配置されることにより、横方向からのノイズ矢印80に対するFET動作への影響を抑制することができる。次に、比較例1と同じリードフレーム10aに、GaNを用いた横型構造のHEMTを搭載した場合について説明する。図3は、比較例2のチップ断面図である。比較例2のチップ30には、GaNを用いたHEMTが形成されている。図3のように、GaNを用いたHEMTにおいては、シリコン基板31上に、絶縁性のバッファ層32、バッファ層32上にGaN層33、GaN層33上にAlGaN層34が積層されている。AlGaN層34上にソース電極35、ゲート電極36およびドレイン電極37が形成されている。横型構造のHEMTにおいては、ソース電極35およびドレイン電極37が半導体層の上面に形成されている。このため、電流はドレイン電極37からGaN層33を通りソース電極35に流れる。よって、横型構造のHEMTが形成されたチップ30においては、チップ30の搭載される面基板31の下面には電流が流れない。HEMTを安定に動作させるためには、チップ30の下面は、ソース電極35と同じ電位とすることが好ましい。図4は、比較例2のチップの一部の平面図である。図4のように、複数のソース電極35と複数のドレイン電極37とが交互に形成されている。複数のソース電極35は、ソースパッド38に接続されている。複数のドレイン電極37は、ドレインパッド40に接続されている。ソース電極35とドレイン電極37との間には、ゲート電極36が形成されている。ゲート電極36はゲートパッド39に接続されている。なお、ゲート電極36は、ドレインパッド40の下を延伸している図4において破線にて図示。図5は、比較例2においてパッケージにチップを搭載した平面図である。チップ30の表面にソースパッド38、ゲートパッド39およびドレインパッド40が形成されている。ソースパッド38、ゲートパッド39およびドレインパッド40は、それぞれ図4に示したソース電極35、ゲート電極36およびドレイン電極37に電気的に接続されている。GaNを用いたHEMTチップ30においては、チップ30が搭載される面をソースと同じ電位とすることが好ましい。このため、ステージ11をソース電位とする。よって、ドレインリード13aをソースリードとして用いることになる。ソースパッド38をステージ11にボンディングワイヤ22を用い電気的に接続する。また、ソースリード12aをドレインリードとして用いることになる。ドレインパッド40をボンディングワイヤ23を用いソースリード12aと電気的に接続する。ゲートパッド39をボンディングワイヤ24を用いゲートリード14と電気的に接続する。以上のように、比較例2では、リードが、ドレインリード図5においてソースリード12aで示している、ソースリード図5においてはドレインリード13aで示しているおよびゲートリード14の順に配列されている。比較例2においては、ソースリード12aが中央に配置されることにより、横方向からのノイズ矢印80に対し、トランジスタの動作が影響を受けやすくなる。さらに、リードの配置が比較例1と互換性がなく、比較例1の代わりに比較例2を用いるには、パッケージを実装する基板のパターン配置を変更することになる。このため、比較例1の互換品として比較例2を用い難くなる。実施例1において、GaNを用いた横型構造のHEMTが形成されたチップの断面図および平面図は図3および図4と同じであり説明を省略する。図6は、実施例1においてパッケージにチップを搭載した平面図である。図6のように、実施例1に係る半導体装置において、リードフレーム10は、ステージ11、ソースリード12、ドレインリード13およびゲートリード14を備えている。各リードは、ソースリード12、ドレインリード13およびゲートリード14の順に配列されている。ソースリード12はステージ11と一体に形成されており、電気的に接続されている。ソースリード12は、ボンディングワイヤ22を介しチップ30のソースパッド38と電気的に接続されている。ドレインリード13は、ボンディングワイヤ23を介しチップ30のドレインパッド40と電気的に接続されている。ゲートリード14は、ボンディングワイヤ24を介しチップ30のゲートパッド39と電気的に接続されている。ドレインリード13およびゲートリード14は、ステージ11とは一体には形成されていない。その他の構成は、比較例1と同様であり、説明を省略する。図7は、チップがステージに搭載されている断面図である。図7のように、チップ30は、ステージ11に導電性のダイ付け材60を用い搭載されている。図8は、実施例1に係る半導体装置に用いるリードフレームの一例の平面図である。切断前のリードフレーム10は、ステージ11、ソースリード12、ドレインリード13、ゲートリード14および枠15が一体に形成されており、電気的に接続されている。これにより、チップ30のダイ付けおよびボンディングワイヤをボンディングする際に、静電気等によりチップ30が破壊されることを抑制できる。ステージ11には、孔17およびアンカ16が形成されている。孔17およびアンカ16は、モールド樹脂を用い封止する際のアンカとして機能する。リードフレーム10は導電性であり、例えばCuにNiメッキされている。図9は、実施例1に係る半導体装置の一例の平面図である。図8のリードフレーム10を用い、図6のように、チップ30をステージ11にダイ付けし、ボンディングワイヤをボンディングする。その後、ステージ11およびチップ30をエポキシ樹脂等の樹脂18を用い封止する。リードフレーム10の枠15を切断する。これにより、図9の半導体装置100が完成する。樹脂18に形成された孔19は、例えばネジ止め用の孔である。実施例1によれば、図6のように、GaNを用いたHEMTチップを搭載するステージ11と電気的に接続されたソースリード12、ドレインリード13およびゲートリード14の順に配列されている。これにより、図6の横方向からの電磁波等のノイズ矢印80に対し、HEMTの動作が影響されることを抑制できる。さらに、リードの配置が比較例1と互換性がある。このため、比較例1の代わりに実施例1に係る半導体装置を用い易くなる。また、図6のように、ソースリード12、ドレインリード13およびゲートリード14は、ステージ11に対し同じ方向に引き出されていることが好ましい。これにより、図6の横方向からのノイズ矢印80に対し、HEMTの動作が影響されることをより抑制できる。さらに、図3のように、HEMTチップ30は、基板31上に形成されたGaN層33およびAlGaN層34例えば半導体層と、GaN層33およびAlGaN層34上に形成されたソース、ゲートおよびドレインと、を備える。ステージ11上に基板31が搭載されている。このように、横型構造のHEMTにおいては、基板31の下面に電流が流れない。よって、HEMTの動作の安定性のため基板31の裏面はソース電位とすることが好ましい。よって、図6のようなリードフレーム10を用いることが好ましい。ソースリード12とステージ11とは、電気的に接続されていればよいが、図6のように、一体に形成されていることが好ましい。図10は、実施例2のチップの一部の平面図である。図10においてソースパッド38およびドレインパッド40は点線で示している。ソース電極35は、延伸方向の両端付近において2つのソースパッド38にビア配線42を介し電気的に接続されている。ドレイン電極37は、中央付近においてドレインパッド40にビア配線44を介し電気的に接続されている。その他の構成は図4と同じであり説明を省略する。実施例1においては、図4のように、ソース電極35のソースパッド38付近の領域46において電流密度が高くなる。一方、実施例2においては、図10のように、ソース電極55の両側にソースパッド38を配置する。これにより、ソース電極35の両側の領域48に電流が分散される。よって、電流量を増加させ、より高電力動作が可能となる。図11は、実施例2においてパッケージにチップを搭載した平面図である。チップ30の表面にソースパッド38が2つ形成されている。このため、1つのソースパッド38はボンディングワイヤ22を介しソースリード12に電気的に接続する。別のソースパッド38はボンディングワイヤ22を介しステージ11に電気的に接続する。その他の構成は、実施例1の図6と同じであり説明を省略する。実施例2によれば、HEMTチップ30は、HEMTチップ30の表面に形成された複数のソースパッド38を備えている。複数のソースパッド38は、ソースリード12に電気的に接続されている。これにより、ソース電極35の電流量を増加させ、より高電力動作が可能となる。また、複数のソースパッド38のうち少なくとも1つは、ボンディングワイヤ22を用いソースリード12に電気的に接続されている。複数のソースパッド38のうち他のソースパッドはボンディングワイヤ22を用いステージ11に電気的に接続されている。このように、複数のソースパッド38をソースリード12とステージとに電気的に接続することができる。これにより、より多くのソースパッド38をソースリード12と電気的に接続させることができる。これにより、ソース抵抗をより低減させることができる。図12は、実施例3においてパッケージにチップを搭載した平面図である。図12のように、チップ30が搭載された領域の周囲に凸部62または凹部64が形成されている。その他の構成は実施例2と同じであり説明を省略する。図13aおよび図13bは、実施例3のステージの断面図である。図13aのように、チップ30の周囲に凸部62が形成されている。図13bのように、チップ30の周囲に凹部64が形成されている。凸部62および凹部64は、例えばプレスにより加工することができる。また、凸部62は、樹脂または金属を貼り付けることにより形成することができる。さらに、凸部62は、Cr、TiまたはW等の金属をメッキすることにより形成することができる。実施例2のように、ステージ11に凸部62または凹部64が形成されていない場合、チップ30のダイ付け材60がボンディングワイヤ22をボンディングする領域に広がる場合がある。この場合、ボンディングワイヤ22の接合が弱くなる。実施例3によれば、複数のソースパッド38の少なくとも一つは、ボンディングワイヤ22を用いステージ11に電気的に接続されている。ボンディングワイヤ22が接続されたステージ11の領域72と、チップ30が搭載されたステージの領域70との間のステージ11に、凸部62または凹部64が形成されている。これにより、チップ30をステージ11に搭載した際にダイ付け材60が領域72に広がることを抑制できる。よって、ボンディングワイヤ22の接合強度を確保できる。以上、本発明の実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形変更が可能である。実施例1~3を含む実施形態に関し、さらに以下の付記を開示する。付記1:GaNを用いたHEMTが形成されたチップと、前記チップを搭載する導電性のステージと、前記ステージと前記HEMTのソースとに電気的に接続されたソースリードと、前記HEMTのゲートに電気的に接続されたゲートリードと、前記HEMTのドレインに電気的に接続されたドレインリードと、を具備し、前記ソースリード、前記ドレインリードおよび前記ゲートリードの順に配列されていることを特徴とする半導体装置。付記2:前記ソースリード、前記ゲートリードおよび前記ドレインリードは、前記ステージに対し同じ方向に引き出されていることを特徴とする付記1記載の半導体装置。付記3:前記チップは、基板上に形成された半導体層と、前記半導体層上に形成された前記ソース、前記ゲートおよび前記ドレインと、を備え、前記ステージ上に前記基板が搭載されていることを特徴とする付記1または2記載の半導体装置。付記4:前記ソースリードと前記ステージとは、一体に形成されていることを特徴とする付記1から3のいずれか一項記載の半導体装置。付記5:前記チップは、前記チップの表面に形成された複数のソースパッドを備え、前記複数のソースパッドは、前記ソースリードに電気的に接続されていることを特徴とする付記1から4のいずれか一項記載の半導体装置。付記6:前記チップは、ダイ付け材を用い前記ステージに搭載され、前記複数のソースパッドの少なくとも一つは、ボンディングワイヤを用い前記ステージに電気的に接続されており、前記ボンディングワイヤが接続された前記ステージの領域と、前記チップが搭載された前記ステージの領域との間の前記ステージの上面には、凸部または凹部が形成されていることを特徴とする付記5記載の半導体装置。付記7:前記複数のソースパッドのうち少なくとも1つは、ボンディングワイヤを用い前記ソースリードに電気的に接続され、前記複数のソースパッドのうち他のソースパッドはボンディングワイヤを用い前記ステージに電気的に接続されていることを特徴とする付記5記載の半導体装置。付記8:前記チップおよびステージを封止する樹脂を具備することを特徴とする付記1から7のいずれか一項記載の半導体装置。"