入力する信号量に応じたアナログ電圧値を出力するアナログ電圧出力回路と、前記アナログ電圧出力回路が出力するアナログ電圧値を周波数に変換して前記アナログ電圧値に応じたパルスを出力する複数のV-F変換器と、前記複数のV-F変換器から入力する複数のパルスをフィルタリングし、このフィルタリングされた結果をパルスカウントする演算手段とを備えたことを特徴とするV-F変換装置。入力する信号量に応じたアナログ電圧値を出力するアナログ電圧出力回路と、前記アナログ電圧出力回路が出力するアナログ電圧値を周波数に変換して前記アナログ電圧値に応じたパルスを出力する低周波数用V-F変換器と、前記アナログ電圧出力回路が出力するアナログ電圧値を周波数に変換して前記アナログ電圧値に応じたパルスを出力する高周波数用V-F変換器と、前記アナログ電圧出力回路が出力するアナログ電圧値と所定のリファレンス電圧値とを比較し、比較結果に基づいて前記低周波数用V-F変換器あるいは高周波数用V-F変換器のいずれを選択するのかのV-F変換器選択情報を出力するコンパレータと、前記コンパレータから出力するV-F変換器選択情報に基づいて、選択された前記低周波数用V-F変換器から出力するパルスの数および前記高周波数用V-F変換器から出力するパルスの数をカウントする演算手段とを備えたことを特徴とするV-F変換装置。入力する信号量に応じたアナログ電圧値を出力するアナログ電圧出力回路と、前記アナログ電圧出力回路が出力するアナログ電圧値を周波数に変換してアナログ電圧値に応じたパルスを出力する低周波数用V-F変換器と、前記アナログ電圧出力回路が出力するアナログ電圧値を周波数に変換してアナログ電圧値に応じたパルスを出力する高周波数用V-F変換器と、前記アナログ電圧出力回路が出力するアナログ電圧値が既知である場合に、前記低周波数用V-F変換器の出力パルスあるいは前記高周波数用V-F変換器の出力パルスのいずれを選択するかの情報を予め設定するV-F変換器選択情報設定手段と、前記低周波数用V-F変換器の出力パルス、前記高周波数用V-F変換器の出力パルスおよび前記V-F変換器選択情報設定手段で設定されたV-F変換器選択情報が入力され、前記V-F変換器選択情報に基づいて選択された前記低周波数用V-F変換器の出力パルスあるいは前記高周波数用V-F変換器の出力パルスのいずれかのパルス数をカウンとする演算手段とを備えたことを特徴とするV-F変換装置。前記低周波数用V-F変換器は複数の低周波数用V-F変換器で構成され、前記高周波数用V-F変換器は複数の高周波数用V-F変換器で構成されており、前記演算手段は、前記コンパレータから出力するV-F変換器選択情報に基づいて選択された前記複数の低周波数用V-F変換器の出力パルスおよび前記複数の高周波数用V-F変換器の出力パルスをフィルタリングし、フィルタリングされた結果をパルスカウントすることを特徴とする請求項2に記載のV-F変換装置。前記低周波数用V-F変換器は複数の低周波数用V-F変換器で構成され、前記高周波数用V-F変換器は複数の高周波数用V-F変換器で構成されていることを特徴とする請求項3に記載のV-F変換装置。低周波数用V-F変換器から前記演算手段に入力されたパルスを一定時間毎に蓄積する第1のバッファと、前記高周波数用V-F変換器から前記演算手段に入力されたパルスを一定時間毎に蓄積する第2のバッファとを備え、前記演算手段は、前記コンパレータの出力電圧の立ち上がりあるいは立ち下がりを検出すると、前記低高周波数用V-F変換器から前記演算手段に入力されたパルスの数と前記第1のバッファ70aに一定時間の間蓄積されているパルスの数の平均値あるいは前記高周波数用V-F変換器から前記演算手段に入力されたパルスの数と前記第2のバッファに一定時間の間蓄積されているパルスの数の平均値を出力することを特徴とする請求項2または4に記載のV-F変換装置。前述したように、従来のV-F変換装置では、上位計算機3は、単に1個のV-F変換器2から出力するパルスの数をカウントしているだけであり、汎用のIC、OPアンプなどで構成されるV-F変換器2の変換精度や周波数帯域の影響を直接的に受ける。従って、従来のV-F変換装置は、V-F変換精度が悪く、使用される周波数帯域も広くない。従って、広い周波数帯域においても高精度な変換性能が要求される粒子線治療装置などには用いることはできなかった。この発明は、このような問題点を解決するためになされたものであり、広い周波数帯域においてもV-F変換精度が高いV-F変換装置を提供することを目的としている。本発明に係るV-F変換装置は、入力する信号量に応じたアナログ電圧値を出力するアナログ電圧出力回路と、前記アナログ電圧出力回路が出力するアナログ電圧値を周波数に変換して前記アナログ電圧値に応じたパルスを出力する複数のV-F変換器と、前記複数のV-F変換器から入力する複数のパルスをフィルタリングし、このフィルタリングされた結果をパルスカウントする演算手段とを備えたものである。また、本発明に係るV-F変換装置は、入力する信号量に応じたアナログ電圧値を出力するアナログ電圧出力回路と、前記アナログ電圧出力回路が出力するアナログ電圧値を周波数に変換して前記アナログ電圧値に応じたパルスを出力する低周波数用V-F変換器と、前記アナログ電圧出力回路が出力するアナログ電圧値を周波数に変換して前記アナログ電圧値に応じたパルスを出力する高周波数用V-F変換器と、前記アナログ電圧出力回路が出力するアナログ電圧値と所定のリファレンス電圧値とを比較し、比較結果に基づいて前記低周波数用V-F変換器あるいは高周波数用V-F変換器のいずれを選択するのかのV-F変換器選択情報を出力するコンパレータと、前記コンパレータから出力するV-F変換器選択情報に基づいて選択された前記低周波数用V-F変換器から出力するパルスの数および前記高周波数用V-F変換器から出力するパルスの数をカウントする演算手段とを備えたものである。この発明によれば、複数のV-F変換器から入力する複数のパルスをフィルタリングし、フィルタリングされた結果をパルスカウントする演算手段上位計算機を備えたことにより、入力するアナログ電圧値に応じた高精度なパルスカウントができるV-F変換装置を提供できる。更に、精度が良く周波数範囲が異なる複数のV-F変換器を用いることで、広い周波数帯域においても高精度なパルスカウントができるV-F変換装置を提供できる。以下、図面に基づいて本発明の一実施の形態例について説明する。なお、各図間において、同一符号は同一あるいは相当のものであることを表す。実施の形態1.図1は、実施の形態1に係るV-F変換装置の構成を概念的に示す図である。図1に示すように、本実施の形態では、アナログ電圧出力回路1から出力される電圧値は、n個のV-F変換器に入力される。即ち、n個のV-F変換器のそれぞれは、アナログ電圧出力回路1から出力された同一の電圧値が入力され、入力された電圧値に応じた周波数信号パルスに変換する。これらn個のV-F変換器は、それぞれが他のV-F変換器に関係なく、独立して上位計算機演算手段31に変換された周波数信号パルス信号を出力する。n個のV-F変換器は、これらを構成する部材汎用のIC、OPアンプなどの特性精度のばらつきのために、性能変換精度がばらついている。そのため、これらのn個のデータ即ち、n個のV-F変換器からそれぞれ出力するn個のパルス信号は上位計算機演算手段31に入力され、上位計算機31において、n個のデータはフィルタリング平均化される。これにより、n個のV-F変換器の特性精度のばらつきが平均化され、上位計算機31は、平均化された高精度なパルスカウントを実現することが出来る。なお、フィルタリングの方法としては、以下のようなものがある。1全てのパルス数を平均化する。2全てのパルス数の中から最小値と最大値を除去し、残りの値を平均化する。3全てのパルス数の中からパルス数順に順番を付け、ちょうど真ん中あるいは真ん中周辺のパルス数を平均化する。以上説明したように、本実施の形態によるV-F変換装置は、入力する信号量に応じたアナログ電圧値を出力するアナログ電圧出力回路1と、アナログ電圧出力回路1が出力するアナログ電圧値を周波数に変換して周波数に応じたパルスを出力する複数のV-F変換器と、複数のV-F変換器から入力する複数のパルスをフィルタリングし、このフィルタリングされた結果をパルスカウントする演算手段上位計算機31とを備えている。本実施の形態によれば、演算手段上位計算機31は、複数のV-F変換器から入力する複数のパルスをフィルタリングし、このフィルタリングされた結果をパルスカウントするので、用いる汎用のV-F変換器の特性精度のばらつきの影響が軽減され、高精度なパルスカウントを実現できる。実施の形態2.図2は、実施の形態2に係るV-F変換装置の構成を概念的に示す図である。図3は、実施の形態2に係るV-F変換装置の動作を説明するための図である。なお、図3には、実施の形態2によるV-F変換装置の各部の出力信号波形を示している。前述した実施の形態1では、特定の周波数帯域に対して同一機能と精度を有したn個のV-F変換器V-F変換器21a、V-F変換器21b、V-F変換器21nの出力値を上位計算機31でフィルタリングすることで、上位計算機演算手段31によるパルスカウントの高精度化を実現していた。しかし、この方法では、上位計算機31は、変換器を構成する部品よって定まる特定の周波数帯域しか高精度なパルスカウントが出来ない。即ち、上位計算機31は、広い周波数帯域における周波数信号パルスの高精度なパルスカウントはできない。そこで、実施の形態2では、図2に示すように、低周波で高精度なV-F変換を行う低周波数用V-F変換器22aと高周波で高精度なV-F変換を行う高周波数用V-F変換器22bを用いる。これにより、上位計算機演算手段32には2種類のパルス信号即ち、低周波数用V-F変換器22aの出力パルス信号および高周波数用V-F変換器22bの出力パルス信号が入力されることになる。しかし、アナログ電圧出力回路1の出力電圧値の変化に応じて、いずれか1つのV-F変換器から入力するパルス信号のみを上位計算機演算手段32にカウントさせる必要がある。したがって、どちらのV-F変換器から入力するパルス信号をカウントするのかを選択するための選択情報即ち、V-F変換器選択情報を上位計算機32に別途入力させる必要がある。そのため、コンパレータ40を設け、アナログ電圧出力回路1の電圧値をコンパレータ40にも入力させている。そして、上位計算機32は、コンパレータ40の出力値即ち、V-F変換器選択情報に応じて、2つのパルス信号即ち、低周波数用V-F変換器22aあるいは高周波数用V-F変換器22bの中からいずれかのV-F変換器の出力パルスを選択する。なお、コンパレータ40の具体的な動作については後述する。次に、図3を用いて、図2に示した実施の形態2によるV-F変換装置の具体的な動作を説明する。アナログ電圧出力回路1が、図3aに示した波形のような電圧値を出力しているとする。なお、図3aにおいて、横軸時間軸方向に一直線で示している線は、後述するリファレンス電圧閾値であり、一方、段階的に変化している線波形は、アナログ電圧出力回路1の出力電圧値の変化を示している。なお、アナログ電圧出力回路1の出力電圧値が閾値より低い領域A図3a参照では、低周波数用V-F変換器22aを使用した方が良く、アナログ電圧出力回路1の出力電圧値が閾値より高い領域B図3a参照では高周波数用V-F変換器22bを使用した方が良い。波形に示したアナログ電圧出力回路1の出力電圧は、低周波数用V-F変換器22a、高周波数用V-F変換器22bおよびコンパレータ40に入力する。ところで、領域Aでは低周波数用V-F変換器を使用した方が良く、領域Bでは高周波数用V-F変換器を使用した方が良い理由は、広い周波数帯域において高精度が得られるためである。V-F変換器の精度仕様は、データシートで○○F.Sと記載されているが、同じ精度仕様の高周波数用V-F変換器と低周波数用V-F変換器の誤差を比較すると、高周波数用V-F変換器の誤差の方が誤差の値が大きいため、誤差が大きくなってしまうからである。例えば、精度仕様0.5F.Sの高周波数用V-F変換器4MHzと低周波数用V-F変換器1MHzを比較すると、1MHz以下のパルス出力する場合の誤差は以下のようになる。高周波数用V-F変換器4MHz:誤差±20kHz=4MHz×05/100低周波数用V-F変換器1MHz:誤差±5kHz=1MHz×05/100つまり、V-F変換器の誤差仕様はF.Sで規定されているため、高周波数用V-F変換器と低周波数用V-F変換器で誤差仕様値が似たような値であっても計算演算結果は異なることに起因する。アナログ電圧出力回路1の出力電圧値波形の変化に応じて、低周波数用V-F変換器22aからは図3bに示した波形IIのようなパルスが出力し、高周波数用V-F変換器22bからは図3cに示した波形IIIのようなパルスが出力し、それぞれ上位計算機演算手段32に入力される。なお、図3bにおいて、楕円で囲った領域即ち、アナログ電圧出力回路1の出力電圧値が閾値よりも小さい場合の低周波数用V-F変換器22aの出力パルスを示している領域は、低周波数用V-F変換器22aの出力が高精度なエリアであり、楕円で囲っていない領域即ち、アナログ電圧出力回路1の出力電圧値が閾値よりも大きい場合の低周波数用V-F変換器22aの出力パルスを示している領域は、低周波数用V-F変換器22aの出力が低精度なエリアである。また、図3cにおいて、楕円で囲った領域即ち、アナログ電圧出力回路1の出力電圧値が閾値よりも大きい場合の高周波数用V-F変換器22bの出力パルスを示している領域は、高周波数用V-F変換器22bの出力が高精度なエリアであり、楕円で囲っていない領域即ち、アナログ電圧出力回路1の出力電圧値が閾値よりも小さい場合の高周波数用V-F変換器22bの出力パルスを示している領域は、高周波数用V-F変換器22bの出力が低精度なエリアである。図2において、コンパレータ40は、アナログ電圧出力回路1の出力電圧値波形と所定の基準値である閾値リファレンス50が入力され、入力された閾値とアナログ電圧出力回路1の出力電圧値を比較し、アナログ電圧出力回路1の出力電圧値の振幅変化に応じてLowまたはHighのいずれかの信号を出力する。コンパレータ40の出力は、図3dに示した波形IVのように、アナログ電圧出力回路1の出力電圧値が閾値より小さい場合にLow、アナログ電圧出力回路1の出力電圧値が閾値より大きい場合にHighとなる。コンパレータ40が入力電圧のLow/Highを識別する閾値は、リファレンス50の設定により決まるが、リファレンス50をトリマ回路等で実現すると、ユーザは閾値を任意に調整可能である。図2に示すように、コンパレータ40の出力波形IVも上位計算機演算手段32に入力される。このように、上位計算機演算手段32には、低周波数用V-F変換器22aの出力波形II、高周波数用V-F変換器22bの出力波形IIIおよびコンパレータ40の出力波形IVの3種類の信号が入力される。そして、図3bに示した波形II低周波数用V-F変換器22aの出力と図3cに示した波形III高周波数用V-F変換器22bの出力を比較すると、波形アナログ電圧出力回路1の出力の電圧が閾値より小さければ、波形II低周波数用V-F変換器22のパルス出力は高精度なパルス出力信号となり、これと対照的に波形III高周波数用V-F変換器22bの出力は低精度なパルス出力となる。これに対して、波形アナログ電圧出力回路1の出力の電圧が閾値より大きければ、波形IIは低精度なパルス出力となり、波形IIIは高精度なパルス出力となる。更に、アナログ電圧出力回路1の出力電圧波形が閾値より小さければコンパレータ40の出力波形である波形IVはLowとなり、アナログ電圧出力回路1の出力電圧波形が閾値より大きければ波形IVはHighとなる。このように、波形IVがLowの時即ち、コンパレータ40の出力がLowの時は、波形II低周波数用V-F変換器22aの出力が高精度、波形III高周波数用V-F変換器22bの出力は低精度となる。逆に、波形IVがHighの時即ち、コンパレータ40の出力がHighの時は、波形II低周波数用V-F変換器22aの出力が低精度で波形III高周波数用V-F変換器22bの出力は高精度となる。上位計算機運算手段32において、コンパレータ40の出力がLowかHighかによって、低周波数用V-F変換器22aの出力あるいは高周波数用V-F変換器22bの出力のいずれかが選択されるので、コンパレータ40の出力はV-F変換器選択情報ということになる。なお、図3eの波形Vは、上位計算機演算手段32によって認識されるパルス出力を示している。本実施の形態では、波形IVがHighの時即ち、コンパレータ40の出力がHighの時は、上位計算機演算手段32は、波形II低周波数用V-F変換器22aの出力のパルスをカウントし、波形III高周波数用V-F変換器22bの出力のパルスは無視してカウントしない。逆に、波形IVがLowの時コンパレータ40の出力がLowの時は、上位計算機演算手段32は、波形III高周波数用V-F変換器22bの出力のパルスをカウントし、波形II低周波数用V-F変換器22aの出力のパルスは無視してカウントしない。上位計算機演算手段32が上記のような動作をすることにより、低周波から高周波にいたる広い周波数帯域において高精度なパルスカウントが可能となる。なお、上記では、コンパレータ40の出力であるV-F変換器選択情報がLowの時は低周波数用V-F変換器22aが選択され、V-F変換器選択情報がHighの時は高周波数用V-F変換器22bが選択される例になっているが、逆であっても良い。以上説明したように、本実施の形態によるV-F変換装置は、入力する信号量に応じたアナログ電圧値を出力するアナログ電圧出力回路1と、アナログ電圧出力回路1が出力するアナログ電圧値を周波数に変換してアナログ電圧値に応じたパルスを出力する低周波数用V-F変換器22aと、アナログ電圧出力回路1が出力するアナログ電圧値を周波数に変換してアナログ電圧値に応じたパルスを出力する高周波数用V-F変換器22bと、アナログ電圧出力回路1が出力するアナログ電圧値と所定のリファレンス電圧値とを比較し、比較結果に基づいて低周波数用V-F変換器22aあるいは高周波数用V-F変換器22bのいずれを選択するのかのV-F変換器選択情報を出力するコンパレータ40と、コンパレータ40から出力するV-F変換器選択情報に基づいて、選択された低周波数用V-F変換器22aから出力するパルスの数および高周波数用V-F変換器22bから出力するパルスの数をカウントする演算手段32とを備えている。従って、本実施の形態によれば、用いる汎用のV-F変換器の特性精度のばらつきの影響が軽減され、広い周波数帯域においても高精度なパルスカウントができる。実施の形態3.図4は、実施の形態3に係るV-F変換装置の構成を概念的に示す図である。前述した実施の形態2では、低周波で高精度な低周波数用V-F変換器と高周波で高精度な高周波数用V-F変換器を並列に設け、更に、アナログ電圧出力回路が出力するアナログ電圧値と所定のリファレンス電圧値とを比較し、比較結果に基づいて低周波数用V-F変換器あるいは高周波数用V-F変換器のいずれを選択するのかのV-F変換器選択情報を出力するコンパレータとコンパレータから出力するV-F変換器選択情報に基づいて、選択された低周波数用V-F変換器および高周波数用V-F変換器から出力するパルスの数をカウントする演算手段を備えたことによって、広い周波数帯域においても高精度なパルスカウントができることについて述べた。これに対して、実施の形態3では、複数のV-F変換器即ち、低周波数用V-F変換器と高周波数用V-F変換器のいずれを選択すべきかが予め既知である場合についてのV-F変換装置について説明する。V-F変換装置の使用方法によっては、アナログ電圧出力回路1の出力電圧値が事前に決まる場合例えば、実際にユーザーが使用するアナログ電圧出力回路への入力範囲よりも十分に少ない場合がある。その場合は、低周波数用V-F変換器23aと高周波数用V-F変換器23bのいずれを使用するかは、必然的な決まるため、実施の形態2で述べたようなコンバレータは不要である。しかし、コンパレータを使用しない代わりに、低周波数用V-F変換器23aあるいは高周波数用V-F変換器23bのいずれのV-F変換器から出力するパルスの数をカウントするのかのV-F変換器選択情報を上位計算機演算手段33に対して設定する必要がある。そのため、本実施の形態では、V-F変換器選択情報設定装置V-F変換器選択情報設定手段60を設けている。V-F変換器選択情報設定装置60は、DIPスイッチなどの簡単な構造の電気部品やF/W設定等によって実現可能である。以上説明したように、本実施の形態によるV-F変換装置は、入力する信号量に応じたアナログ電圧値を出力するアナログ電圧出力回路1と、アナログ電圧出力回路1が出力するアナログ電圧値を周波数に変換してアナログ電圧値に応じたパルスを出力する低周波数用V-F変換器23aと、アナログ電圧出力回路1が出力するアナログ電圧値を周波数に変換してアナログ電圧値に応じたパルスを出力する高周波数用V-F変換器23bと、アナログ電圧出力回路1が出力するアナログ電圧値が既知である場合に、低周波数用V-F変換器23aの出力パルスあるいは高周波数用V-F変換器23bの出力パルスのいずれを選択するかの情報V-F変換器選択情報を予め設定するV-F変換器選択情報設定手段60と、低周波数用V-F変換器23aの出力パルス、高周波数用V-F変換器23bの出力パルスおよびV-F変換器選択情報設定手段60で設定されたV-F変換器選択情報が入力され、V-F変換器選択情報に基づいて選択された低周波数用V-F変換器23aの出力パルスあるいは高周波数用V-F変換器23bの出力パルスのいずれかのパルス数をカウンとする上位計算機演算手段33とを備えている。本実施の形態によれば、低周波数用V-F変換器あるいは高周波数用V-F変換器のいずれのV-F変換器を選択すべきかが既知である場合には、上位計算機演算手段33は、DIPスイッチなどの簡単な構成のV-F変換器選択情報設定手段60によって所望のV-F変換器からの出力パルスを選択してパルスカウントすることができる。実施の形態4.図5は、実施の形態4に係るV-F変換装置の構成を概念的に示す図である。前述した実施の形態2では、低周波数のパルス出力時に高精度となる低周波数用V-F変換器と高周波数のパルス出力時に高精度となる高周波数用V-F変換器とを1個ずつ用いることによって、広い周波数領域で高精度出力となるV-F変換装置の実現を図るものであった。しかし、一般的にV-F変換器は部品のバラつきが大きいため、特に多量のV-F変換器を製造した場合、製品であるV-F変換装置毎に安定したスペックを満足させることは困難である。そこで、図5に示すように、低周波数のパルス出力時に高精度となるn1個の低周波数用V-F変換器低周波数用V-F変換器24a-1、低周波数用V-F変換器24a-2、低周波数用V-F変換器24a-n1を用い、更に、高周波数のパルス出力時に高精度となるn2個の高周波数用V-F変換器高周波数用V-F変換器24b-1、高周波数用V-F変換器24b-2、高周波数用V-F変換器24b-n2を用いる。本実施の形態によるV-F変換装置は、前述した実施の形態2図2における1個の低周波数用V-F変換器22aに代えて、並列に接続されたn1個の低周波数用V-F変換器低周波数用V-F変換器24a-1、低周波数用V-F変換器24a-2、低周波数用V-F変換器24a-n1を設けている。また、実施の形態2の1個の高周波数用V-F変換器22bに代えて、並列に接続されたn2個の高周波数用V-F変換器高周波数用V-F変換器24b-1、高周波数用V-F変換器24b-2、高周波数用V-F変換器24b-n2を設けている。そして、これら並列に接続されたn1個の低周波数用V-F変換器およびn2個の低周波数用V-F変換器の出力パルスは、上位計算機演算手段34に入力される。また、実施の形態2と同様に、コンパレータ40は、アナログ電圧出力回路1が出力するアナログ電圧値と所定のリファレンス電圧値とを比較し、比較結果に基づいて低周波数用V-F変換器あるいは高周波数用V-F変換器のいずれを選択するのかのV-F変換器選択情報を出力する。また、上位計算機演算手段34は、入力したn1個の低周波数用V-F変換器からの出力パルスおよびn2個の高周波数用V-F変換器からの出力パルスをフィルタリングし、フィルタリングされた結果のパルス値をカウントする。説明が重複するが、本実施の形態においては、アナログ電圧出力回路1の出力電圧値に応じて、n1個の低周波数用V-F変換器とn2個の高周波数用V-F変換器がそれぞれパルスを出力している。また、コンパレータ40を設け、アナログ電圧出力回路1の出力電圧値とリファレンス電圧値を比較し、アナログ電圧出力回路1の出力電圧値が大きい場合は、コンパレータ40はHighを出力し、アナログ電圧出力回路1の出力電圧値が小さい場合は、コンパレータ40はLowを出力する。コンパレータ40の出力がLowの場合は、上位計算機演算手段34は、n1個の低周波数用V-F変換器の出力パルスをフィルタリング平均化し、フィルタリングされた結果をパルスカウントする。これに対して、コンパレータ40の出力がHighの場合は、上位計算機演算手段34は、n2個の高周波数用V-F変換器の出力パルスをフィルタリングし、フィルタリングされた結果をパルスカウントする。フィルタリングの方法としては、前述したように、以下のようなものがある。1全てのパルス数を平均化する。2全てのパルス数の中から最小値と最大値を除去し、残りの値を平均化する。3全てのパルス数の中からパルス数順に順番を付け、ちょうど真ん中あるいは真ん中周辺のパルス数を平均化する。本実施の形態では、前述した実施の形態2におけるV-F変換装置において、低周波数用V-F変換器22aを複数のn1個の低周波数用V-F変換器低周波数用V-F変換器24a-1、低周波数用V-F変換器24a-2、低周波数用V-F変換器24a-n1で構成し、高周波数用V-F変換器22bを複数のn2個の高周波数用V-F変換器高周波数用V-F変換器24b-1、高周波数用V-F変換器24b-2、高周波数用V-F変換器24b-n1で構成されており、上位計算機演算手段34は、コンパレータ40の出力がLowの場合は、n1個の低周波数用V-F変換器の出力パルスをフィルタリングし、フィルタリングされた結果をパルスカウントし、コンパレータ40の出力がHighの場合は、n2個の高周波数用V-F変換器の出力パルスをフィルタリングし、フィルタリングされた結果をパルスカウントする。以上説明したように、本実施の形態によるV-F変換装置は、低周波数用V-F変換器は複数の低周波数用V-F変換器低周波数用V-F変換器24a-1、24a-2、24a-n1で構成され、高周波数用V-F変換器は複数の高周波数用V-F変換器高周波数用V-F変換器24b-1、24b-2、24b-n1で構成されており、演算手段上位計算機34は、コンパレータ40から出力するV-F変換器選択情報に基づいて選択された複数の低周波数用V-F変換器の出力パルスおよび複数の高周波数用V-F変換器の出力パルスをフィルタリングし、フィルタリングされた結果をパルスカウントすることを特徴とする。本実施の形態によれば、演算手段上位計算機34は、V-F変換器の出力パルスをフィルタリングしているので、広い周波数帯域においても、用いる汎用のV-F変換器の特性や精度のばらつきによる影響をなくし、更に高精度なパルスカウントを行うことが可能となる。実施の形態5図6は、実施の形態5に係るV-F変換装置の構成を概念的に示す図である。本実施の形態は、前述した実施の形態3に係るV-F変換装置図4において、低周波数用V-F変換器23aは、並列に接続された複数のn1個の低周波数用V-F変換器低周波数用V-F変換器25a-1、低周波数用V-F変換器25a-2、低周波数用V-F変換器25a-n1で構成され、高周波数用V-F変換器23bは、並列に接続された複数のn2個の高周波数用V-F変換器高周波数用V-F変換器25b-1、高周波数用V-F変換器25b-2、高周波数用V-F変換器25b-n2で構成されており、更に、低周波数用V-F変換器あるいは高周波数用V-F変換器のいずれを選択すべきかが予め既知である場合の例である。実施の形態3の場合と同様に、低周波数用V-F変換器あるいは高周波数用V-F変換器のいずれを選択すべきかが予め既知である場合は、V-F変換器選択情報を上位計算機演算手段に出力する必要はなく、コンパレータは不要であるが、その代替としてV-F変換器選択情報設定装置が必要である。そのため、本実施の形態でも、V-F変換器選択情報設定装置V-F変換器選択情報設定手段60を設けている。前述した実施の形態3の場合と同様に、V-F変換器選択情報設定装置60は、低周波数用V-F変換器あるいは高周波数用V-F変換器のいずれを選択すべきかを設定するものであり、簡単な構造のDIPスイッチなどの電気部品やF/W設定等によって実現可能である。本実施の形態によるV-F変換装置は、図6に示すように、低周波数用V-F変換器は複数n1個の低周波数用V-F変換器低周波数用V-F変換器25a-1、25a-2、25a-n1で構成され、高周波数用V-F変換器は複数n2個の高周波数用V-F変換器高周波数用V-F変換器245-1、25b-2、25b-n1で構成され、演算手段上位計算機35は、V-F変換器選択情報設定手段60で設定されて入力する複数n1個の低周波数用V-F変換器の出力パルスあるいは複数n2個の高周波数用V-F変換器の出力パルスをフィルタリングし、フィルタリングされた結果をパルスカウントする。本実施の形態は、実施の形態3における低周波数用V-F変換器23aを複数の低周波数用V-F変換器で構成し、実施の形態3における広周波数用V-F変換器23bを複数の高周波数用V-F変換器で構成しており、V-F変換器選択情報設定手段60の設定に基づいて、コンパレータを使用することなく、複数のV-F変換器の出力パルスをフィルタリングしてからカウントする。以上説明したように、本実施の形態によるV-F変換装置は、前述した実施の形態3における低周波数用V-F変換器を、複数の低周波数用V-F変換器低周波数用V-F変換器25a-1、低周波数用V-F変換器25a-2、低周波数用V-F変換器25a-n1で構成し、実施の形態3における高周波数用V-F変換器を、複数の高周波数用V-F変換器高周波数用V-F変換器25b-1、高周波数用V-F変換器25b-2、高周波数用V-F変換器25b-n2で構成していることを特徴とする。従って、本実施の形態によれば、低周波数用V-F変換器あるいは高周波数用V-F変換器のいずれを選択すべきかが既知である場合は、コンパレータを使用することなく、複数の低周波数用V-F変換器および複数の高周波数用V-F変換器の出力パルスをそれぞれフィルタリングしてからカウントするので、実施の形態3の場合よりも更に高精度なパルスカウントを行える。実施の形態6図7は、実施の形態6に係るV-F変換装置の構成を概念的に示す図である。また、図8は、実施の形態6に係るV-F変換装置の動作を説明するための図である。前述した実施の形態2や実施の形態4では、低周波数用V-F変換器と高周波数用V-F変換器とをV-F変換器選択情報を用いて上位計算機がパルスカウントする信号を選択可能としている。しかし、この方法を用いた場合には、V-F変換器の切り替えが発生する際に入力するパルスをリアルタイムでカンントすると、変換精度不良が発生しやすい。そこで、本実施の形態では、上位計算機は、入力されるパルス信号に対してリアルタイムでパルスをカウントするのではなく、上位計算機に設けたバッファにて、一定時間の間、低周波数用と高周波数用V-F変換器から出力する出力パルスのLow/High状態を保存する。図7は、前述した実施の形態2によるV-F変換装置において、上位計算機演算手段36に低周波数用V-F変換器26aから入力される出力パルス信号波形を一定時間保存蓄積する波形用バッファ70aと高周波数用V-F変換器26bから入力される出力パルス信号波形IIを一定時間保存蓄積する波形II用バッファ70bを設けた場合の図を示している。なお、図7は、本実施の形態によるV-F変換装置の動作説明を簡単にするために、低周波数用V-F変換器および高周波数用V-F変換器をそれぞれ1個ずつ用いた場合を示している。次に、図8に基づいて本実施の形態によるV-F変換装置の特徴的な動作について説明する。アナログ電圧出力回路、低周波数用V-F変換器、高周波数用V-F変換器およびコンパレータの動作は、実施の形態2の場合と同様であるので、これらについては説明を省略する。前述した実施の形態2の場合と同様に、アナログ電圧出力回路1の出力電圧値の変化波形図は省略に応じて、低周波数用V-F変換器26aから図8aに示した波形のようなパルスが出力し、高周波数用V-F変換器26bから図8bに示した波形IIのようなパルスが出力し、それぞれ上位計算機演算手段36に入力される。コンパレータ40は、アナログ電圧出力回路1の出力電圧値と所定の基準値である閾値リファレンスが入力され、入力された閾値とアナログ電圧出力回路1の出力電圧値を比較し、アナログ電圧出力回路1の出力電圧値の変化に応じてLowあるいはHighのいずれかの信号を出力する。コンパレータ40の出力は、図8cに示した波形IIIように、アナログ電圧出力回路1の出力電圧値が閾値より小さい場合にLow、アナログ電圧出力回路1の出力電圧値が閾値より大きい場合にHighとなる。図7に示すように、コンパレータ40の出力波形IIIも上位計算機演算手段36に入力される。以上の動作説明は、実施の形態2の場合と同様である。本実施の形態では、低周波数用V-F変換器26aから上位計算機演算手段36に入力されたパルス図7または図8の波形を一定時間毎に蓄積する波形用バッフア70aと、高周波数用V-F変換器26bから上位計算機演算手段36に入力されたパルス図7または図8の波形IIを一定時間毎に蓄積する波形II用バッフア70bとを備えている。まず、この一定時間の間に、図8cに示したコンパレータ40の出力波形IIIに立ち上がりや立ち下がりが発生しない場合の動作について説明する。この場合はパルスカウントの精度が悪化する恐れはないので、コンパレータ40の出力波形IIIがLowの時は低周波数用V-F変換器26aから上位計算機演算手段36に入力されたパルス図7または図8の波形をカウントし、コンパレータ40の出力波形IIIがHighの時は高周波数用V-F変換器26bから上位計算機演算手段36に入力されたパルス図7または図8の波形をカウントする。次に、前記した一定時間の間に図8cに示したコンパレータ40の出力波形IIIに立ち上がりや立ち下がりが発生した場合の動作について説明する。この場合はパルスカウントの精度が悪化する恐れがあるので、以下のような動作処理を行う。図8に示したSの領域は、例えば、コンパレータ40の出力波形IIIが立ち上がり時の精度不良になりやすい領域を示している。コンパレータ40の出力波形IIIにて立ち上がりを検出すると、上位計算機演算手段36は、高周波数用V-F変換器26bから上位計算機演算手段36に入力されたパルス図7または図8の波形IIの数をカウントするとともに、波形II用バッファ70bに一定時間の間蓄積されているパルスの数もカウントする。そして、上位計算機演算手段36は、高周波数用V-F変換器26bから上位計算機演算手段36に入力されたパルスの数と波形II用バッファ70bに一定時間の間蓄積されているパルスの数の平均値を、本実施の形態によるV-F変換装置から出力する出力パルスの数としてカウントする。これにより、コンパレータ40の出力波形IIIが立ち上がり時の精度不良になりやすい領域が発生した場合でも、上位計算機演算手段36は、安定して精度よくパルスカウントを行うことが可能となり、高精度なV-F変換装置を実現できる。前記した一定時間の間にコンパレータ40の出力に立ち下がりが発生した場合も、同様の動作処理を行うことによって、上位計算機演算手段36は、安定して精度よくパルスカウントを行うことが可能となる。コンパレータ40の出力に立ち下がりが発生した場合は、上位計算機演算手段36は、低周波数用V-F変換器26aから上位計算機演算手段36に入力されたパルスの数と波形用バッファ70aに一定時間の間蓄積されているパルスの数の平均値を、V-F変換装置から出力する出力パルスの数としてカウントする。なお、図8dの波形IVは、実施の形態2によるV-F変換装置の上位計算機が認識するパルス出力を示しており、図8eの波形Vは、本実施の形態によるV-F変換装置の上位計算機36が認識するパルス出力を示している。本実施の形態によるV-F変換装置は、前述した実施の形態2によるV-F変換装置において、更に、低周波数用V-F変換器26aから上位計算機演算手段36に入力されたパルスを一定時間毎に蓄積する第1のバッファ即ち、波形用バッフア70aと、高周波数用V-F変換器26bから上位計算機演算手段36に入力されたパルスを一定時間毎に蓄積する第2のバッファ即ち、波形II用バッフア70bを備えたものである。そして、上位計算機演算手段36は、低高周波数用V-F変換器26aから上位計算機36に入力されたパルスの数と第1のバッファ即ち、波形用バッファ70aに一定時間の間蓄積されているパルスの数の平均値あるいは高周波数用V-F変換器26bから上位計算機36に入力されたパルスの数と第2のバッファ即ち、波形II用バッファ70bに一定時間の間蓄積されているパルスの数の平均値を、V-F変換装置から出力する出力パルスの数としてカウントする。これにより、コンパレータ40の出力波形IIIに、立ち上がり時あるいは立ち下がり時の精度不良になりやすい領域が発生した場合でも、上位計算機演算手段36は、安定して精度よくパルスカウントを行うことができる。なお、前述した実施の形態4によるV-F変換装置において、更に低周波数用V-F変換器から上位計算機に入力されたパルスを一定時間毎に蓄積する第1のバッファと、高周波数用V-F変換器から上位計算機に入力されたパルスを一定時間毎に蓄積する第2のバッファを備えても、上位計算機は、安定して精度よくパルスカウントを行うことが可能である。以上説明したように、本実施の形態によるV-F変換装置は、実施の形態2あるいは実施の形態4によるV-F変換装置において、更に低周波数用V-F変換器26aから演算手段36に入力されたパルスを一定時間毎に蓄積する第1のバッファ70aと、高周波数用V-F変換器26bから演算手段36に入力されたパルスを一定時間毎に蓄積する第2のバッファ70bとを備え、演算手段36は、コンパレータ40の出力電圧の立ち上がりあるいは立ち下がりを検出すると、低高周波数用V-F変換器26aから上位計算機36に入力されたパルスの数と第1のバッファ70aに一定時間の間蓄積されているパルスの数の平均値あるいは高周波数用V-F変換器26bから上位計算機36に入力されたパルスの数と第2のバッファ70bに一定時間の間蓄積されているパルスの数の平均値を出力する。これにより、コンパレータ40の出力が立ち上がりあるいは立ち下がり時の精度不良になりやすい領域が発生した場合でも、上位計算機演算手段36は、安定して精度よくパルスカウントを行うことができる。