N個の要求装置N:2以上の整数からの要求を調停する調停回路において、段階的に順次接続されたN個の調停ブロックと、前記N個の調停ブロックと接続されており、調停結果を決定する調停結果決定回路であり、前記N個の要求装置のうちの1つを示す優先順位パターンが有効調停サイクル毎に1つ入力される前記調停結果決定回路とを備え、有効調停サイクル毎に、第1段の調停ブロックは、要求を出している前記要求装置を候補装置とした場合に前記N個の要求装置のうちの全ての候補装置を示す調停要求信号と、前記優先順位パターンとが入力され、第1の調停結果と、該第1の調停結果が有効または無効であることを示す第1の優先信号とを前記調停結果決定回路に出力すると共に、前記第1の調停結果と第1のマスク信号とを2段目の前記調停ブロックに出力し、前記第1の調停結果が、前記優先順位パターンと同様の信号であり、前記第1の優先信号が、前記優先順位パターンが示す要求装置と、前記調停要求信号が示すいずれか1つの候補装置とが一致するときにのみ、有効を示す信号であり、前記第1のマスク信号が、前記第1の優先信号と同様の信号であり、第k段1<k≦N-1の調停ブロックは、前記調停要求信号と、前段の調停ブロックからの第k-1の調停結果及び第k-1のマスク信号とが入力され、第kの調停結果と、該第kの調停結果が有効または無効であることを示す第kの優先信号とを前記調停結果決定回路に出力すると共に、前記第kの調停結果と第kのマスク信号とを次段の調停ブロックに出力し、前記第kの調停結果が、前記N個の要求装置のうちの、前記第1の調停結果から第k-1の調停結果までのいずれの調停結果が要求装置とも異なる要求装置を示す信号であり、前記第kの優先信号が、前記第kの調停結果が示す要求装置と、前記調停要求信号が示すいずれか1つの候補装置とが一致し、かつ、第k-1のマスク信号が無効を示すときにのみ、有効を示す信号であり、前記第kのマスク信号が、前記第kの調停結果が示す要求装置と、前記調停要求信号が示すいずれか1つの候補装置とが一致する場合と、前記第k-1のマスク信号が有効を示す場合とのいずれのときにのみ、有効を示す信号であり、第N段の調停ブロックは、前記調停要求信号と、第N-1の調停結果及び第N-1のマスク信号とが入力され、第Nの調停結果と、該第Nの調停結果が有効または無効であることを示す第Nの優先信号とを前記調停結果決定回路に出力し、前記第Nの調停結果が、前記N個の要求装置のうちの、前記第1の調停結果から第N-1の調停結果までのいずれの調停結果が要求装置とも異なる要求装置を示す信号であり、前記第Nの優先信号が、前記第Nの調停結果が示す要求装置と、前記調停要求信号が示すいずれか1つの候補装置とが一致し、かつ、第N-1のマスク信号が無効を示すときにのみ、有効を示す信号であり、調停結果決定回路は、第1の調停結果から第Nの調停結果までのN個の調停結果から、第1の優先信号から第Nの優先信号までのN個の優先信号のうちの、有効を示す優先信号に対応する調停結果が示す1つの要求装置に許可を与えることを示す許可信号を出力することを特徴とする調停回路。前記許可信号から次の有効調停サイクルに使用する優先順位パターンを生成する優先順位パターン生成回路をさらに備え、前記許可信号は、前記N個要求装置に夫々対応するNビットの信号であり、該Nビットのうちの、許可を与えられる1つの要求装置に対応するビットのみが1であり、前記優先順位パターン生成回路は、前記調停結果決定回路が出力した前記許可信号を1ビット左ローテーションさせることにより前記優先順位パターンを生成することを特徴とする請求項1に記載の調停回路。共通バスの使用権を調停するものであり、前記N個の要求装置は、前記共通バスを使用するバスマスタであり、前記要求は、前記共通バスの使用要求であることを特徴とする請求項1または2に記載の調停回路。USBハブUSB:UniversalSerialBusにおいて、DSポートDS:DownstreamFacingからUSポートUpstreamFacingへの送信権を調停するものであり、前記N個の要求装置は、前記USポートへ送信するDSポートであり、前記要求は、前記USポートへの送信要求であることを特徴とする請求項1または2に記載の調停回路。前記優先順位パターンは、前記N個の要求装置に夫々対応するNビットの信号であり、該Nビットのうちの、前記優先順位パターンが示す要求装置に対応する1つのビットのみが1であり、前記調停要求信号は、前記N個の要求装置に夫々対応するNビットの信号であり、該Nビットのうちに、候補装置に対応するビットのみが1であり、前記第1の調停結果から前記第Nの調停結果までの各調停結果は、前記N個の要求装置に夫々対応するNビットの信号であり、該Nビットのうちに、該調停結果が示す要求装置に対応する1つのビットのみが1であり、前記第1の優先信号から前記第Nの優先信号までの各優先信号と、前記第1のマスク信号から前記第N-1のマスク信号までの各マスク信号は、1により有効を示し、0により無効を示す1ビットの信号であり、同様のビット数を有する2つのビット列の同位置の1対のビットをビットペアとした場合に、前記第1段の調停ブロックは、前記調停要求信号と前記優先順位パターンのビットペア毎の論理積を求め、各前記論理積の論理和を前記第1の優先信号と第1のマスク信号として求め、前記第k段の調停ブロックは、前記第k-1の調停結果を1ビット左ローテーションさせることにより前記第kの調停結果を求め、前記調停要求信号と前記第kの調停結果のビットペア毎の論理積を求め、各前記論理積の論理和を第kの調停グラグとして求め、前記第k-1のマスク信号の反転信号と、前記第kの調停フラグとの論理積を前記第kの優先信号として求め、前記第k-1のマスク信号と、前記第kの調停フラグとの論理和を前記第kのマスク信号として求め、前記第N段の調停ブロックは、前記第N-1の調停結果を1ビット左ローテーションさせることにより前記第Nの調停結果を求め、前記調停要求信号と前記第Nの調停結果のビットペア毎の論理積を求め、各前記論理積の論理和を第Nの調停グラグとして求め、前記第N-1のマスク信号の反転信号と、前記第Nの調停フラグとの論理積を前記第Nの優先信号として求めることを特徴とする請求項1から4のいずれか1項に記載の調停回路。N個の要求装置N:2以上の整数と、該N個の要求装置からの要求を調停する調停回路とを備える半導体装置において、前記調停回路は、段階的に順次接続されたN個の調停ブロックと、前記N個の調停ブロックと接続されており、調停結果を決定する調停結果決定回路であり、前記N個の要求装置のうちの1つを示す優先順位パターンが有効調停サイクル毎に1つ入力される前記調停結果決定回路とを備え、有効調停サイクル毎に、第1段の調停ブロックは、要求を出している前記要求装置を候補装置とした場合に前記N個の要求装置のうちの全ての候補装置を示す調停要求信号と、前記優先順位パターンとが入力され、第1の調停結果と、該第1の調停結果が有効または無効であることを示す第1の優先信号とを前記調停結果決定回路に出力すると共に、前記第1の調停結果と第1のマスク信号とを2段目の前記調停ブロックに出力し、前記第1の調停結果が、前記優先順位パターンと同様の信号であり、前記第1の優先信号が、前記優先順位パターンが示す要求装置と、前記調停要求信号が示すいずれか1つの候補装置とが一致するときにのみ、有効を示す信号であり、前記第1のマスク信号が、前記第1の優先信号と同様の信号であり、第k段1<k≦N-1の調停ブロックは、前記調停要求信号と、前段の調停ブロックからの第k-1の調停結果及び第k-1のマスク信号とが入力され、第kの調停結果と、該第kの調停結果が有効または無効であることを示す第kの優先信号とを前記調停結果決定回路に出力すると共に、前記第kの調停結果と第kのマスク信号とを次段の調停ブロックに出力し、前記第kの調停結果が、前記N個の要求装置のうちの、前記第1の調停結果から第k-1の調停結果までのいずれの調停結果が要求装置とも異なる要求装置を示す信号であり、前記第kの優先信号が、前記第kの調停結果が示す要求装置と、前記調停要求信号が示すいずれか1つの候補装置とが一致し、かつ、第k-1のマスク信号が無効を示すときにのみ、有効を示す信号であり、前記第kのマスク信号が、前記第kの調停結果が示す要求装置と、前記調停要求信号が示すいずれか1つの候補装置とが一致する場合と、前記第k-1のマスク信号が有効を示す場合とのいずれのときにのみ、有効を示す信号であり、第N段の調停ブロックは、前記調停要求信号と、第N-1の調停結果及び第N-1のマスク信号とが入力され、第Nの調停結果と、該第Nの調停結果が有効または無効であることを示す第Nの優先信号とを前記調停結果決定回路に出力し、前記第Nの調停結果が、前記N個の要求装置のうちの、前記第1の調停結果から第N-1の調停結果までのいずれの調停結果が要求装置とも異なる要求装置を示す信号であり、前記第Nの優先信号が、前記第Nの調停結果が示す要求装置と、前記調停要求信号が示すいずれか1つの候補装置とが一致し、かつ、第N-1のマスク信号が無効を示すときにのみ、有効を示す信号であり、調停結果決定回路は、第1の調停結果から第Nの調停結果までのN個の調停結果から、第1の優先信号から第Nの優先信号までのN個の優先信号のうちの、有効を示す優先信号に対応する調停結果が示す1つの要求装置に許可を与えることを示す許可信号を出力することを特徴とする半導体装置。前記調停回路は、前記許可信号から次の有効調停サイクルに使用する優先順位パターンを生成する優先順位パターン生成回路をさらに備え、前記許可信号は、前記N個要求装置に夫々対応するNビットの信号であり、該Nビットのうちの、許可を与えられる1つの要求装置に対応するビットのみが1であり、前記優先順位パターン生成回路は、前記調停結果決定回路が出力した前記許可信号を1ビット左ローテーションさせることにより前記優先順位パターンを生成することを特徴とする請求項6に記載の半導体装置。共通バスをさらに備え、前記調停回路は、前記共通バスの使用権を調停するものであり、前記N個の要求装置は、前記共通バスを使用するバスマスタであり、前記要求は、前記共通バスの使用要求であることを特徴とする請求項6または7に記載の半導体装置。USBハブUSB:UniversalSerialBusであり、USポートUpstreamFacingをさらに備え、前記N個の要求装置は、前記USポートへ送信するDSポートDS:DownstreamFacingであり、前記要求は、前記USポートへの送信要求であり、前記調停回路は、前記USポートへの送信権を調停することを特徴とする請求項6または7に記載の半導体装置。前記優先順位パターンは、前記N個の要求装置に夫々対応するNビットの信号であり、該Nビットのうちの、前記優先順位パターンが示す要求装置に対応する1つのビットのみが1であり、前記調停要求信号は、前記N個の要求装置に夫々対応するNビットの信号であり、該Nビットのうちに、候補装置に対応するビットのみが1であり、前記第1の調停結果から前記第Nの調停結果までの各調停結果は、前記N個の要求装置に夫々対応するNビットの信号であり、該Nビットのうちに、該調停結果が示す要求装置に対応する1つのビットのみが1であり、前記第1の優先信号から前記第Nの優先信号までの各優先信号と、前記第1のマスク信号から前記第N-1のマスク信号までの各マスク信号は、1により有効を示し、0により無効を示す1ビットの信号であり、同様のビット数を有する2つのビット列の同位置の1対のビットをビットペアとした場合に、前記調停回路において、前記第1段の調停ブロックは、前記調停要求信号と前記優先順位パターンのビットペア毎の論理積を求め、各前記論理積の論理和を前記第1の優先信号と第1のマスク信号として求め、前記第k段の調停ブロックは、前記第k-1の調停結果を1ビット左ローテーションさせることにより前記第kの調停結果を求め、前記調停要求信号と前記第kの調停結果のビットペア毎の論理積を求め、各前記論理積の論理和を第kの調停グラグとして求め、前記第k-1のマスク信号の反転信号と、前記第kの調停フラグとの論理積を前記第kの優先信号として求め、前記第k-1のマスク信号と、前記第kの調停フラグとの論理和を前記第kのマスク信号として求め、前記第N段の調停ブロックは、前記第N-1の調停結果を1ビット左ローテーションさせることにより前記第Nの調停結果を求め、前記調停要求信号と前記第Nの調停結果のビットペア毎の論理積を求め、各前記論理積の論理和を第Nの調停グラグとして求め、前記第N-1のマスク信号の反転信号と、前記第Nの調停フラグとの論理積を前記第Nの優先信号として求めることを特徴とする請求項6から9のいずれか1項に記載の半導体装置。第1のアルゴリズムの場合、一般的に、バスの使用効率が高いが、調停回路及びバスマスタの構造が非常に複雑になってしまう。また、各バスマスタに固定した優先順位が予め与えられていると、バスマスタ間で優先順位の高低差が無いシステムに適用することができない。第3のアルゴリズムの場合、バス使用許可がデイジーチェーンで上流から下流へ運搬されるため、バスマスタの数が多いほど、バス使用許可の運搬時間が長くなり、バスの使用効率が低下すると共に、上流のバスマスタほど優先順位が高くなるため、下流側のバスマスタにバス使用権が渡りにくいという問題がある。さらに、優先順位が実装位置により決まっているため、優先順位を変更する柔軟性が皆無である。勿論、第1のアルゴリズムの場合と同様に、バスマスタ間で優先順位の高低差が無いシステムに適用することができない。第2のアルゴリズムであるラウンドロビン方式の場合は、各バスマスタの優先順位が同一となっているため、バスマスタ間で優先順位の高低差が無いシステムに適用することができるが、バスの割当がサイクリックであるため、最悪の場合には、バスの使用要求を出したバスマスタが、順番が一回りするまで待たされることになる。バスマスタの数が多いほど調停時間が長くなってしまい、バスの使用効率が低下するという問題がある。バスマスタの優先順位を動的に可変にすると共にバスの使用効率を高めるために、例えば、下記の手法が考えられる。なお、バスマスタの総数がNN:2以上の整数であるとする。N個の異なる優先順位パターンを用意して、N個の有効調停サイクル毎に、これらの優先順位パターンを順次調停回路に供給する。これらのN個の優先順位パターンは、夫々異なる1つのバスマスタを示す信号であり、当該バスマスタが最高優先順位を持つことを意味する。なお、有効調停サイクルは、少なくとも1つのバスマスタがバス使用要求を出しているサイクルを意味する。各有効調停サイクルにおいて、調停回路は、供された優先順位パターンに応じてN個のバスマスタの優先順位を決定し、下記のルールに従って調停を行う。<ルール1>当該有効調停サイクルにおいて、N個のバスマスタのうちに、バス使用要求を出しているバスマスタが1つのみである場合に、供給されている優先順位パターンがいずれのバスマスタを示すに関わらず、該バスマスタにバス使用権を与える。<ルール2>当該有効調停サイクルにおいて、バス使用要求を出しているバスマスタが複数あり、かつ、該複数のバスマスタのうちに、供給されている優先順位パターンが示すバスマスタが含まれている場合に、優先順位パターンが示すバスマスタにバス使用権を与える。<ルール3>当該有効調停サイクルにおいて、バス使用要求を出しているバスマスタが複数あり、かつ、該複数のバスマスタのうちに、優先順位パターンが示すバスマスタが含まれていない場合に、該複数のバスマスタのうちの、優先順位パターンに応じて決定された優先順位のうちの最も高い優先順位を有する1つにバス使用権を与える。この手法によれば、優先順位パターンにより実際の優先順位を変えることができるので、バスマスタ間で優先順位の高低差が無いシステムに適用することができる。また、バス使用要求を出しているバスマスタが1つまたは複数があれば、必ず1つのバスマスタにバス使用権が与えられるため、ラウンドロビン方式よりバスの使用効率を高めることができる。この手法を実現する具体的な回路として、図28に示す調停回路50が考えられる。なお、調停回路50は、バスマスタの総数Nが3である場合の例である。調停回路50は、第1の調停ブロック60、第2の調停ブロック70、第3の調停ブロック80、マルチプレックサMUX90を備える。第1の調停ブロック60は、調停要求信号REQが入力され、第1の調停結果R1を出力する。第2の調停ブロック70は、調停要求信号REQが入力され、第2の調停結果R2を出力する。第3の調停ブロック80は、調停要求信号REQが入力され、第3の調停結果R3を出力する。MUX90は、第1の調停結果R1、第2の調停結果R2、第3の調停結果R3、優先順位パターンPPが入力され、優先順位パターンPPに基づいて、第1の調停結果R1、第2の調停結果R2、第3の調停結果R3のうちの1つを調停結果Rとして選択して出力する。調停要求信号REQは、バスマスタの総数と同数のビット数を有し、この例では、3ビットである。調停要求信号REQの3つのビットは、3つのバスマスタ図示せずに夫々対応し、1が該バスマスタからバス使用要求があることを示し、0が該バスマスタからバス使用要求が無いことを示す。優先順位パターンPPは、3つのバスマスタのうちの1つを示す信号である。優先順位パターンPPにより示されるバスマスタは、該優先順位パターンPPが供給される有効調停サイクルにおいて優先されるバスマスタを意味する。優先順位パターンPPの3ビットは、3つのバスマスタに夫々対応し、1が該バスマスタを優先することを意味し、0が該バスマスタを優先しないことを示す。図28において、信号を示す英数字の後ろにある[X:Y]X、Y:数字は、該信号のビット構成を示す。例えば、調停要求信号を示すREQの後ろにある2:0は、REQが、1ビット目ビット0から3ビット目ビット2までの3ビットにより構成されることを示す。同様に、優先順位パターンを示すPPの後ろにある2:0は、信号PPが、1ビット目ビット0から3ビット目ビット2までの3ビットにより構成されることを示す。また、信号線上の[K]K:数字は、該信号線上を流れる信号が、調停要求信号REQのK1ビット目ビットKであることを示す。例えば、図28の一番上の信号線上の[2]は、該信号線に流れる信号が、調停要求信号REQのビット23ビット目であることを示す。調停回路50の各機能ブロックを説明する。第1の調停ブロック60は、OR回路61、インバータ62、AND回路63、インバータ64、AND回路65を備える。OR回路61は、調停要求信号REQのビット1とビット0の論理和値を得てインバータ62に出力する。インバータ62は、OR回路61の出力を反転させてAND回路63に出力する。AND回路63は、調停要求信号REQのビット2と、インバータ62の出力との論理積を出力する。AND回路63の出力は、第1の調停結果R1のビット2になる。インバータ64は、調停要求信号REQのビット0を反転させてAND回路65に出力し、AND回路65は、調停要求信号REQのビット1と、インバータ64の出力との論理積を出力する。AND回路65の出力は、第1の調停結果R1のビット1になる。また、第1の調停ブロック60は、調停要求信号REQのビット0をそのまま、第1の調停結果R1のビット0として出力する。このようにして、第1の調停ブロック60は、3ビットの第1の調停結果R1を得る。第2の調停ブロック70は、インバータ71、AND回路72、OR回路73、インバータ74、AND回路75を備える。インバータ71は、調停要求信号REQのビット1を反転させてAND回路72に出力する。AND回路72は、調停要求信号REQのビット2と、インバータ71の出力との論理積を出力する。AND回路72の出力は、第2の調停結果R2のビット2になる。OR回路73は、調停要求信号REQのビット2とビット1の論理和をインバータ74に出力する。インバータ74は、OR回路73の出力を反転させてAND回路75に出力する。AND回路75は、調停要求信号REQのビット0と、インバータ74の出力との論理積を出力する。AND回路75の出力は、第2の調停結果R2のビット0になる。また、第2の調停ブロック70は、調停要求信号REQのビット1をそのまま、第2の調停結果R2のビット1として出力する。このようにして、第2の調停ブロック70は、3ビットの第2の調停結果R2を得る。第3の調停ブロック80は、インバータ81、AND回路82、インバータ83、AND回路84、インバータ85、AND回路86を備える。インバータ81は、調停要求信号REQのビット2を反転させてAND回路82に出力する。AND回路82は、インバータ81の出力と、調停要求信号REQのビット1との論理積をAND回路84に出力する。インバータ83は、調停要求信号REQのビット0を反転させてAND回路84に出力する。AND回路84は、AND回路82の出力と、インバータ83の出力との論理積を出力する。AND回路84の出力は、第3の調停結果R3のビット1になる。インバータ85は、調停要求信号REQのビット2を反転させてAND回路86に出力する。AND回路86は、インバータ85の出力と、調停要求信号REQのビット0との論理積を出力する。AND回路86の出力は、第3の調停結果R3のビット0になる。第3の調停ブロック80は、調停要求信号REQのビット2をそのまま、第3の調停結果R3のビット2として出力する。このようにして、第3の調停ブロック80は、3ビットの第3の調停結果R3を得る。MUX90は、下記のようにして第1の調停結果R1、第2の調停結果R2、第3の調停結果R3から調停結果Rを選択する。説明上の便宜のため、以下において、第1の調停結果R1、第2の調停結果R2、第3の調停結果R3のうちの、優先順位パターンPPの1であるビットの位置に対応する位置のビットが1である調停結果を目標調停結果という。<ケース1:目標調停結果が1つのみある>この場合、MUX90は、該1つの目標調停結果を選択して調停結果Rとして出力する。<ケース2:目標調停結果が複数ある>この場合、MUX90は、優先順位パターンに応じて決められた優先順位に基づいて、上記複数の目標調停結果のうちの、優先順位が最も高い1つを調停結果Rとして出力する。<ケース3:目標調停結果が無い>この場合、MUX90は、優先順位パターンに応じて決められた優先順位に基づいて、第1の調停結果R1、第2の調停結果R2、第3の調停結果R3のうちの、優先順位が最も高い調停結果を選択して調停結果Rとして出力する。図29は、優先順位パターンPP毎に、調停回路50による処理を式で示す図であり、図30は、図29に示す処理を具体的な数値で示す図である。図30に示すように、例えば、調停要求信号REQが111である場合、すなわち、3つのバスマスタが共にバス使用要求を出している場合に、第1の調停結果R1、第2の調停結果R2、第3の調停結果R3は、夫々、バスマスタ1を示す001、バスマスタ2を示す010、バスマスタ3を示す100となる。このケースは、どの優先順位パターンPPであっても、上述したケース1に該当する。すなわち、目標調停結果は1つのみある。そのため、調停結果Rとしては、優先順位パターンPPが示すバスマスタにバス使用権を与えることを示すものが選択される。例えば、優先順位パターンPPが001である場合に、目標調停結果は第1の調停結果R1の1つである。そのため、調停結果Rとして第1の調停結果R1が選択され、バスマスタ1にバス使用権が与えられる。同様に、優先順位パターンPPが010である場合に、目標調停結果は第2の調停結果R2の1つである。そのため、調停結果Rとして第2の調停結果R2が選択され、ビット2にバス使用権が与えられる。調停要求信号REQが110である場合、すなわちバスマスタ1がバス使用要求を出しておらず、バスマスタ2とバスマスタ3がバス使用要求を出している場合、第1の調停結果R1と第2の調停結果R2は、共にバスマスタ2を示す010になり、第3の調停結果R3は、バスマスタ3を示す100になっている。第1の調停結果R1、第2の調停結果R2、第3の調停結果R3のうちに、バス使用要求を出していないバスマスタ1を示すものが無い。この場合、優先順位パターンPPが001であるとき、目標調停結果が無いことになる。このケースは、上述したケース3に該当する。そのため、調停結果Rとしては、第1の調停結果R1が選択され、第1の調停結果R1が示すバスマスタ2にバス使用権が与えられる。一方、調停要求信号REQが110であり、優先順位パターンPPが010であるときには、第1の調停結果R1と第2の調停結果R2が目標調停結果になる。このケースは、上述したケース2に該当する。そのため、調停結果Rとしては、第1の調停結果R1が選択され、第1の調停結果R1が示すバスマスタ2にバス使用権が与えられる。なお、調停要求信号REQが100、010、001である場合、すなわちバス使用要求を出しているバスマスタが1つのみである場合、第1の調停結果R1、第2の調停結果R2、第3の調停結果R3のいずれも該バスマスタを示す同様の値になる。このケースは、優先順位パターンPPに関わらず、上述したケース2に該当する。また、優先順位パターンPPに関わらず、調停結果Rとしては、バス使用要求を出したバスマスタを示すものが選択され、該バスマスタにバス使用権が与えられる。図28に示す調停回路50は、上述した3つのルールに従った調停を実現しており、バスマスタの優先順位を動的に可変にすると共にバスの使用効率を高めることができる。しかしながら、この手法は、バスマスタの総数Nが変動した場合に、回路を大きく変更する必要がある。図31は、バスマスタの総数Nが4である場合に、上述した手法を実現する調停回路の具体例を示す。図31に示す調停回路100は、第1の調停ブロック110、第2の調停ブロック120、第3の調停ブロック130、第4の調停ブロック140、MUX150を備える。第1の調停ブロック110は、調停要求信号REQが入力され、第1の調停結果R1を出力する。第2の調停ブロック120は、調停要求信号REQが入力され、第2の調停結果R2を出力する。第3の調停ブロック130は、調停要求信号REQが入力され、第3の調停結果R3を出力する。第4の調停ブロック140は、調停要求信号REQが入力され、第4の調停結果R4を出力する。MUX150は、第1の調停結果R1、第2の調停結果R2、第3の調停結果R3、第4の調停結果R4、優先順位パターンPPが入力され、優先順位パターンPPに基づいて、第1の調停結果R1、第2の調停結果R2、第3の調停結果R3、第4の調停結果R4のうちの1つを調停結果Rとして選択して出力する。調停回路100において、調停要求信号REQは、バスマスタの総数と同数のビット数を有し、この例では、4ビットである。優先順位パターンPP、及び各調停結果R1、R2、R3、R4、R5も、4ビットである。図32は、優先順位パターンPP毎に、調停回路100による処理を式で示す図であり、ここで詳細な説明を省略する。図31に示す調停回路100は、バスマスタの総数が4である場合に対応し、上述した3つのルールに従った調停を実現し、バスマスタの優先順位を動的に可変にすると共にバスの使用効率を高めることができる。図29に示す調停回路50と図31に示す調停回路100を比較すると分かるように、調停回路100は、調停回路50より調停ブロックの数が1つ増えていると共に、調停回路100と調停回路50間で、調停ブロックの構成が大きく異なる。そのため、バスマスタの総数が3である場合に設計した調停回路50における各調停ブロックは、バスマスタの総数が4である場合における調停回路100の調停ブロックとして利用することができない。すなわち、バスマスタの総数が異なると、調停ブロックに対して複雑な設計変更をする必要があり、バスマスタの総数の変化に柔軟に対応できないという問題がある。本発明の1つの態様は、N個の要求装置N:2以上の整数からの要求を調停する調停回路である。該調停回路は、段階的に順次接続されたN個の調停ブロックと、該N個の調停ブロックと接続された調停結果決定回路を備える。調停結果決定回路は、調停結果を決定する回路であり、上記N個の要求装置のうちの1つを示す優先順位パターンが有効調停サイクル毎に1つ入力される。上記N個の調停ブロックは、有効調停サイクル毎に、下記のように処理を行う。なお、1つの有効調停サイクルにおいて、上記N個の要求装置のうちの、要求を出している要求装置を候補装置という。第1段の調停ブロックは、全ての候補装置を示す調停要求信号と、優先順位パターンとが入力され、第1の調停結果と、該第1の調停結果が有効または無効であることを示す第1の優先信号とを調停結果決定回路に出力すると共に、第1の調停結果と第1のマスク信号とを2段目の調停ブロックに出力する。第1の調停結果は、優先順位パターンと同様の信号である。第1の優先信号は、優先順位パターンが示す要求装置と、調停要求信号が示すいずれか1つの候補装置とが一致するときにのみ、有効を示す信号である。第1のマスク信号は、第1の優先信号と同様の信号である。第k段1<k≦N-1の調停ブロックは、調停要求信号と、前段の調停ブロックからの第k-1の調停結果及び第k-1のマスク信号とが入力され、第kの調停結果と、該第kの調停結果が有効または無効であることを示す第kの優先信号とを調停結果決定回路に出力すると共に、第kの調停結果と第kのマスク信号とを次段の調停ブロックに出力する。第kの調停結果は、N個の要求装置のうちの、第1の調停結果から第k-1の調停結果までのいずれの調停結果が要求装置とも異なる要求装置を示す信号である。第kの優先信号は、第kの調停結果が示す要求装置と、調停要求信号が示すいずれか1つの候補装置とが一致し、かつ、第k-1のマスク信号が無効を示すときにのみ、有効を示す信号である。第kのマスク信号は、第kの調停結果が示す要求装置と、調停要求信号が示すいずれか1つの候補装置とが一致する場合と、第k-1のマスク信号が有効を示す場合とのいずれのときにのみ、有効を示す信号である。第N段の調停ブロックは、調停要求信号と、第N-1の調停結果及び第N-1のマスク信号とが入力され、第Nの調停結果と、該第Nの調停結果が有効または無効であることを示す第Nの優先信号とを調停結果決定回路に出力する。第Nの調停結果は、N個の要求装置のうちの、第1の調停結果から第N-1の調停結果までのいずれの調停結果が要求装置とも異なる要求装置を示す信号である。第Nの優先信号は、第Nの調停結果が示す要求装置と、調停要求信号が示すいずれか1つの候補装置とが一致し、かつ、第N-1のマスク信号が無効を示すときにのみ、有効を示す信号である。調停結果決定回路は、第1の調停結果から第Nの調停結果までのN個の調停結果から、第1の優先信号から第Nの優先信号までのN個の優先信号のうちの、有効を示す優先信号に対応する調停結果が示す要求装置に許可信号を出力する。なお、上記態様の調整回路を方法や装置、システムなどに置き換えて表現したもの、該回路を備えた装置なども、本発明の態様としては有効である。本発明にかかる調停回路によれば、要求を出す複数の装置の優先順位を動的に可変にでき、処理効率を高めることができると共に、該複数の装置の総数が変化した場合に柔軟に対応できる。以下、図面を参照して本発明の実施の形態について説明する。説明の明確化のため、以下の記載及び図面は、適宜、省略、及び簡略化がなされている。また、各図面において、同一の要素には同一の符号が付されており、必要に応じて重複説明は省略されている。<第1の実施の形態>図1は、本発明の第1の実施の形態にかかるバスシステム200を示す。バスシステム200は、N個N:2以上の整数のバスマスタ1~Nと、これらのバスバスタが使用する共通バス210と、これらのバスマスタによる共通バス210の使用権を調停する調停回路220を備える。バスマスタ1~Nは、要求装置に該当する。バスマスタ1~Nは、共通バス210の使用に当たり、まず、共通バス210の使用権バス使用権を要求する。調停回路220は、バス使用権を要求するバスマスタが1つも無い場合を除き、有効調停サイクル毎に調停を行い、バス使用権を要求する1つのバスマスタにバス使用権を与える。バスマスタ1~Nは、調停回路220に1ビットの要求信号を出力することによりバス使用権を要求する。バスマスタ1~Nが出力する要求信号は、Nビットの調停要求信号REQを構成する。すなわち、調停回路220に出力される調停要求信号REQは、Nビットであり、各ビットが、夫々のバスマスタがバス使用権を要求しているか否かを示す。例えば、調停要求信号REQの1ビット目ビット0REQ[0]は、バスマスタ1がバス使用権を要求しているか否かを示し、調停要求信号REQの2ビット目ビット1REQ[1]は、バスマスタ2がバス使用権を要求しているか否かを示す。同様に、調停要求信号REQのNビット目ビット[N-1]REQ[N-1]は、バスマスタNがバス使用権を要求しているか否かを示す。なお、調停要求信号REQにおいて、1であるビットは、当該ビットに対応するバスマスタがバス使用権を要求しているすなわち該バスマスタが候補装置であることを示し、0であるビットは、当該ビットに対応するバスマスタがバス使用権を要求していないすなわち該バスマスタが候補装置ではないことを示す。調停回路220は、優先順位パターンP0が入力される。この優先順位パターンP0は、Nビットの信号であり、各ビットがバスマスタ1~Nに夫々対応する。また、優先順位パターンP0のNビットのうちの、値が1であるビットが1つのみであり、他のビットの値が0である。優先順位パターンP0の1であるビットは、調停時に、該ビットに対応するバスマスタを優先することを意味する。以下の説明において、優先順位パターンP0の1であるビットに対応するバスマスタを、優先順位パターンP0が示すバスマスタともいう。調停回路220は、調停要求信号REQと、優先順位パターンP0に基づいて調停を行い、調停結果Rを出力する。調停結果RもNビットの信号であり、各ビットがバスマスタ1~Nに夫々対応し、対応するバスマスタに夫々出力される。また、調停結果RのNビットのうちの、値が1であるビットが1つのみあり、他のビットの値が0である。調停結果Rの1であるビットは、該ビットに対応するバスマスタにバス使用権を付与することを意味し、0であるビットは、該ビットに対応するバスマスタにバス使用権を付与しないことを意味する。すなわち、調停結果Rは、いずれのバスマスタにバス使用権を許可するかを示す許可信号である。図2を参照して、バスマスタの総数Nが3である場合における調停回路220を詳細に説明する。図2に示すように、調停回路220は、第1の調停ブロック300、第2の調停ブロック400、第3の調停ブロック500、調停結果決定回路700を有する。第1の調停ブロック300は、3ビットの調停要求信号REQと、3ビットの優先順位パターンP0とが入力され、1ビットの第1の優先信号S1を得て調停結果決定回路700と第2の調停ブロック400に出力する。後の説明で分かるが、第2の調停ブロック400に出力される第1の優先信号S1は、第2の調停ブロック400のマスク信号として使用されるため、以下、第1のマスク信号M1とも呼ぶ。また、第1の調停ブロック300は、優先順位パターンP0をそのまま第1の調停結果P1として調停結果決定回路700と第2の調停ブロック400に出力する。第2の調停ブロック400は、3ビットの調停要求信号REQと、第1の調停ブロック300からの1ビットの第1のマスク信号M1とが入力され、1ビットの第2の優先信号S2と3ビットの第2の調停結果P2を得て調停結果決定回路700に出力する。さらに、第2の調停ブロック400は、1ビットの第2のマスク信号M2を生成して第3の調停ブロック500に出力する。第3の調停ブロック500は、3ビットの調停要求信号REQと、第2の調停ブロック400からの1ビットの第2のマスク信号M2とが入力され、1ビットの第3の優先信号S3と、3ビットの第3の調停結果P3を得て調停結果決定回路700に出力する。調停結果決定回路700は、第1の調停ブロック300からの第1の優先信号S1と第1の調停結果P1、第2の調停ブロック400からの第2の優先信号S2と第2の調停結果P2、第3の調停ブロック500からの第3の優先信号S3と第3の調停結果P3とに基づいて、バス使用権を付与するバスマスタを決定し、3ビットの調停結果Rを出力する。ここで、第1の調停ブロック300が出力する各信号の意義を説明する。説明の便宜のために、以下において、ビット数が同一である2つのビット列の同位置の一対のビットをビットペアという。上記の説明から分かるように、調停要求信号REQと優先順位パターンP0の各ビットペアのうちに、2つのビットが共に1であるビットペアが存在する場合すなわち、優先順位パターンP0が示すバスマスタが、バス使用要求を出しているバスマスタのうちに含まれている場合においてのみ、第1の優先信号S1が1となる。この場合、調停の結果としては、優先順位パターンP0が示すバスマスタにバス使用権を与えるべきである。第1の調停結果P1が優先順位パターンP0であるため、第1の優先信号S1が1である場合に、第1の調停結果P1を調停結果Rとして選択すれば、優先順位パターンP0が示すバスマスタにバス使用権を与えることになる。また、第1の優先信号S1が0である場合には、優先順位パターンP0により示されるバスマスタがバス使用要求を出していないことを示すため、第1の調停結果P1を選択すべきではない。すなわち、第1の調停ブロック300が調停結果決定回路700に出力する第1の優先信号S1は、第1の調停ブロック300が出力する第1の調停結果P1を選択すべきか否かを調停結果決定回路700に指示する役割を持つ。さらに、第1の調停ブロック300は、第1の優先信号S1を第1のマスク信号M1として第2の調停ブロック400にも出力する。第1のマスク信号M1の意義については、第2の調停ブロック400のときに説明する。調停回路220の各機能ブロックを詳細に説明する。図3は、第1の調停ブロック300を示す。第1の調停ブロック300は、調停演算回路310を備える。調停演算回路310は、調停要求信号REQと優先順位パターンP0とに対して演算を行って第1の優先信号S1を得て調停結果決定回路700と第2の調停ブロック400に出力する。また、第1の調停ブロック300は、優先順位パターンP0をそのまま第1の調停結果P1として調停結果決定回路700と第2の調停ブロック400に出力する。図4は、第1の調停ブロック300における調停演算回路310を示す。調停演算回路310は、AND回路312、AND回路314、AND回路316、OR回路318を備える。AND回路312は、調停要求信号REQと優先順位パターンP0の1ビット目の論理積を得てOR回路318に出力する。AND回路314は、調停要求信号REQと優先順位パターンP0の2ビット目の論理積を得てOR回路318に出力する。AND回路316は、調停要求信号REQと優先順位パターンP0の3ビット目の論理積を得てOR回路318に出力する。OR回路318は、AND回路312~AND回路316からの3つの出力の論理和を得る。OR回路318が得た論理和は、第1の優先信号S1=第1のマスク信号M1である。図5は、第2の調停ブロック400を示す。第2の調停ブロック400は、パターン決定回路420、調停演算回路440、マスク回路460、マスク信号生成回路480を備える。パターン決定回路420は、第1の調停結果P1が入力され、第2の調停結果P2を生成して調停演算回路440に出力する。調停演算回路440は、第1の調停ブロック300からの第1のマスク信号M1=第1の優先信号S1と、パターン決定回路420からの第2の調停結果P2とが入力され、調停フラグF2を得てマスク回路460とマスク信号生成回路480に出力する。マスク回路460は、調停要求信号REQと調停フラグF2とが入力され、第2の優先信号S2を生成する。マスク信号生成回路480は、調停要求信号REQと調停フラグF2とが入力され、第2のマスク信号M2を生成する。第2の調停ブロック400は、第2の優先信号S2と第2の調停結果P2を調停結果決定回路700と第3の調停ブロック500に出力し、さらに、第2のマスク信号M2を第3の調停ブロック500に出力する。図6は、第2の調停ブロック400におけるパターン決定回路420を示す。パターン決定回路420は、ビットローテーション回路であり、入力されたビット列に対して1ビット左ローテーションを行う。なお、1ビット左ローテーションとは、入力されたビット列に対して、最上位ビットNビットのうちのビットN-1を最下位に移動し、他のビットが上位側左側に1ビットずつシフトする処理である。パターン決定回路420に入力された第1の調停結果P1が3ビットのビット列であるため、その最上位ビットビット2が最下位ビット0になり、ビット1がビット2になり、ビット0がビット1になる。パターン決定回路420は、第1の調停結果P1に対して1ビット左ローテーションをして得た信号は、第2の調停結果P2である。図7は、第2の調停ブロック400における調停演算回路440を示す。調停演算回路440は、AND回路442、AND回路444、AND回路446、OR回路448を備える。この構成は、第1の調停ブロック300における調停演算回路310と同様であるため、ここで詳細な説明を省略する。調停演算回路440は、入力された調停要求信号REQと第2の調停結果P2から生成した信号は、調停フラグF2である。図8は、第2の調停ブロック400におけるマスク回路460を示す。マスク回路460は、インバータ462とAND回路464を備える。インバータ462は、第1のマスク信号M1を反転させてAND回路464に出力する。AND回路464は、インバータ462の出力と調停フラグF2の論理積を得る。この論理積は、第2の優先信号S2である。図9は、第2の調停ブロック400におけるマスク信号生成回路480を示す。マスク信号生成回路480は、OR回路482を備える。OR回路482は、第1のマスク信号M1と調停フラグF2の論理和を得る。この論理和は、第2のマスク信号M2である。ここで、第2の調停ブロック400が出力する各信号の意義を説明する。上記の説明から分かるように、第2の調停結果P2は、第1の調停結果P1に対して1ビット左ローテーションを行って得た信号であるため、第1の調停結果P1優先順位パターンP0が示すバスマスタの次のバスマスタを示す。調停要求信号REQと第2の調停結果P2の各ビットペアのうちに、2つのビットが共に1であるビットペアが存在する場合すなわち、優先順位パターンP0が示すバスマスタの次のバスマスタが、バス使用要求を出しているバスマスタのうちに含まれている場合においてのみ、調停フラグF2が1となる。調停フラグF2が1であっても、第1の優先信号S1が1であれば、調停の結果としては、第1の調停ブロック300が出力する第1の調停結果P1優先順位パターンP0を選択すべきである。一方、第1の優先信号S1が0であれば、調停の結果としては、第2の調停ブロック400が出力する第2の調停結果P2を選択すべきである。マスク回路460が出力する第2の優先信号S2は、第1のマスク信号M1の反転信号と、調停フラグF2との論理積であるため、第1のマスク信号M1が1である場合には、調停フラグF2の値に関わらず0となる。一方、第1のマスク信号M1が0である場合には、第2の優先信号S2が1と0のいずれになるかは、調停フラグF2により決まる。すなわち、第2の調停ブロック400が調停結果決定回路700に出力する第2の優先信号S2は、第2の調停ブロック400が出力する第2の調停結果P2を選択すべきか否かを調停結果決定回路700に指示する役割を持つ。さらに、第2の調停ブロック400は、第1のマスク信号M1の反転信号と調停フラグF2の論理和を第2のマスク信号M2として第3の調停ブロック500に出力している。第2のマスク信号M2の意義については、第3の調停ブロック500のときに説明する。図10は、第3の調停ブロック500を示す。第3の調停ブロック500は、パターン決定回路520、調停演算回路540、マスク回路560を備える。これらの回路は、第2の調停ブロック400におけるパターン決定回路420、調停演算回路440、マスク回路460と夫々同様である。すなわち、第3の調停ブロック500は、第2の調停ブロック400に備えられたマスク信号生成回路480を有しておらず、マスク信号を出力しない点を除き、第2の調停ブロック400と同様である。ここで、第3の調停ブロック500が出力する各信号の意義を説明する。第3の調停結果P3は、第2の調停結果P2に対して1ビット左ローテーションを行って得た信号であるため、第2の調停結果P2が示すバスマスタの次のバスマスタを示す。調停要求信号REQと第3の調停結果P3の各ビットペアのうちに、2つのビットが共に1であるビットペアが存在する場合すなわち、第2の調停結果P2が示すバスマスタが、バス使用要求を出しているバスマスタのうちに含まれている場合においてのみ、調停フラグF3が1となる。調停フラグF3が1であっても、第1の優先信号S1または第2の優先信号S2が1であれば、調停の結果としては、第3の調停ブロック500が出力する第3の調停結果P3を選択すべきではない。一方、第1の優先信号S1と第2の優先信号S2が共に0であれば、調停の結果としては、第3の調停ブロック500が出力する第3の調停結果P3を選択すべきである。第1の優先信号S1が1である場合に、第1のマスク信号M1も1であるため、第2のマスク信号M2が1となる。マスク回路560が出力する第3の優先信号S3は、第2のマスク信号M2の反転信号と、調停フラグF3との論理積であるため、この場合、0となる。第2の優先信号S2が1である場合に、第1のマスク信号M1が0であるものの、第2のマスク信号M2が1であるため、第3の優先信号S3は、0となる。第1の優先信号S1と第2の優先信号S2が共に0である場合に、第2のマスク信号M2が0となるため、第3の優先信号S3の値は、調停フラグF3により決まる。このとき、調停フラグF3が1である場合、すなわち第3の調停結果P3が示すバスマスタがバス使用要求を出している場合には、第3の優先信号S3は、1となる。一方、調停フラグF3が0である場合、すなわち第3の調停結果P3が示すバスマスタがバス使用要求を出していない場合には、第3の優先信号S3は、0である。すなわち、第3の調停ブロック500が調停結果決定回路700に出力する第3の優先信号S3は、第3の調停ブロック500が出力する第3の調停結果P3を選択すべきか否かを調停結果決定回路700に指示する役割を持つ。図11は、調停回路220における調停結果決定回路700を示す。調停結果決定回路700は、AND回路702、AND回路704、AND回路706、OR回路708を有する。AND回路702は、第1の優先信号S1とP1のビットペア毎に論理積演算を行って3ビットの出力W1を得る。AND回路704は、第2の優先信号S2と第2の調停結果P2のビットペア毎に論理積演算を行って3ビットの出力W2を得る。AND回路706は、第3の優先信号S3と第3の調停結果P3のビットペア毎に論理積演算を行って3ビットの出力W3を得る。OR回路708は、W1、W2、W3の同位置の3ビットずつ論理和演算を行い、3ビットの出力を得る。OR回路708からの3ビットの出力は、調停結果Rである。すなわち、第1の優先信号S1、第2の優先信号S2、第3の優先信号S3のうちに、1である優先信号に対応する調停結果は、調停結果Rとして選択される。なお、いずれのバスマスタからもバス使用要求を出されていない場合には、第1の優先信号S1、第2の優先信号S2、第3の優先信号S3のいずれも0となるため、調停結果Rも000となり、いずれのバスマスタへもバス使用権が付与されない。図12は、調停回路220における各信号の遷移を示すタイミングチャートの一例を示す。この例において、優先順位パターンP0は、ラウンドロビン方式に基づいたものであり、バスマスタ1を示す001、バスマスタ2を示す010、バスマスタ3を示す100の順で繰り返し調停結果決定回路700に供される。<有効調停サイクルT1>図示のように、有効調停サイクルT1において、優先順位パターンP0は001である。また、バスマスタ1~3は共にバス使用要求を出しており、調停要求信号REQは111である。そのため、第1の調停ブロック300から出力される第1のマスク信号M1と第1の優先信号S1は1である。なお、第1の調停結果P1は、優先順位パターンP0と同様の001である。また、第2の調停ブロック400が出力する第2のマスク信号M2は1であり、第2の調停結果P2は第1の調停結果P1001を1ビット左ローテーションして得た010である。また、調停フラグF2が1になるものの、第2の優先信号S2は0である。また、第3の調停ブロック500が出力する第3の調停結果P3は、第2の調停結果P2010を1ビット左ローテーションして得た100である。また、調停フラグF3が1になるものの、第3の優先信号S3は0である。従って、調停結果Rとしては、第1の調停ブロック300が出力する第1の調停結果P1が選ばれ、優先順位パターンP0001示すバスマスタ1にバス使用権が付与される。<有効調停サイクルT2>このサイクルにおいて、優先順位パターンP0は010である。また、バスマスタ1~3は共にバス使用要求を出しており、調停要求信号REQは111である。そのため、第1のマスク信号M1と第1の優先信号S1は1である。第1の調停結果P1は、優先順位パターンP0と同様の010である。また、調停フラグF2は1であり、第2のマスク信号M2は1であり、第2の優先信号S2は0であり、第2の調停結果P2は100である。また、調停フラグF3は1であり、第3の優先信号S3は0であるり、第3の調停結果P3は001である。従って、調停結果Rとしては、第1の調停ブロック300が出力する第1の調停結果P1が選ばれ、優先順位パターンP0010が示すバスマスタ2にバス使用権が付与される。<有効調停サイクルT3>このサイクルにおいて、優先順位パターンP0は100である。また、バスマスタ1とバスマスタ2のみがバス使用要求を出しているため、調停要求信号REQは110である。そのため、第1のマスク信号M1と第1の優先信号S1は1である。第1の調停結果P1は、優先順位パターンP0と同様の100である。また、調停フラグF2は0であり、第2のマスク信号M2は1であり、第2の優先信号S2は0であり、第2の調停結果P2は001である。また、調停フラグF3は1であり、第3の優先信号S3は0であるり、第3の調停結果P3は010である。従って、調停結果Rとしては、第1の調停ブロック300が出力する第1の調停結果P1が選ばれ、優先順位パターンP0100が示すバスマスタ3にバス使用権が付与される。<有効調停サイクルT4>このサイクルにおいて、優先順位パターンP0は001に戻る。また、バスマスタ2のみがバス使用要求を出しているため、調停要求信号REQは010である。そのため、第1のマスク信号M1と第1の優先信号S1は0である。第1の調停結果P1は、優先順位パターンP0と同様の001である。また、調停フラグF2は1であり、第2のマスク信号M2は1であり、第2の優先信号S2は1であり、第2の調停結果P2は010である。また、調停フラグF3は0であり、第3の優先信号S3は0であるり、第3の調停結果P3は100である。従って、調停結果Rとしては、第2の調停ブロック400が出力する第2の調停結果P2010が選ばれ、第2の調停結果P2が示すバスマスタ2にバス使用権が付与される。<有効調停サイクルT5>このサイクルにおいて、優先順位パターンP0は010である。また、バスマスタ1のみがバス使用要求を出しているため、調停要求信号REQは001である。そのため、第1のマスク信号M1と第1の優先信号S1は0である。第1の調停結果P1は、優先順位パターンP0と同様の010である。また、調停フラグF2は0であり、第2のマスク信号M2は0であり、第2の優先信号S2は0であり、第2の調停結果P2は100である。また、調停フラグF3は1であり、第3の優先信号S3は1であるり、第3の調停結果P3は001である。従って、調停結果Rとしては、第3の調停ブロック500が出力する第3の調停結果P3001が選ばれ、第3の調停結果P3が示すバスマスタ1にバス使用権が付与される。このように、調停回路220によれば、バスマスタ1~Nに対して、バスマスタの優先順位を動的に可変にできると共に、共通バスの処理効率を高めることができる。さらに、調停回路220のような構成は、バスマスタの総数Nが変っても、簡単な設計変更で対応可能である。これについて、図13を参照して説明する。図13は、図1に示すバスシステム200において、バスマスタの総数Nが4である場合に、調停回路220の代わりになる調停回路220Aを示す。調停回路220Aは、第1の調停ブロック300A、第2の調停ブロック400A、第3の調停ブロック500A、第4の調停ブロック600、調停結果決定回路700Aを備える。この場合、調停要求信号REQと優先順位パターンP0は、共に4ビットの信号となる。図14は、第1の調停ブロック300Aを示す。第1の調停ブロック300Aは、調停演算回路310Aを有し、調停要求信号REQと優先順位パターンP0から第1の優先信号S1を得る調停演算回路310Aを備え、調停演算回路310Aにより得られた第1の優先信号S1を調停結果決定回路700Aに出力すると共に、第1の優先信号S1を第1のマスク信号M1として第2の調停ブロック400Aに出力する。また、第1の調停ブロック300Aは、優先順位パターンP0をそのまま第1の調停結果P1として調停結果決定回路700Aと第2の調停ブロック400Aに出力する。図15は、調停演算回路310Aを示す。図示のように、調停演算回路310Aは、調停要求信号REQと優先順位パターンP0の4ビット目ビット3の論理積演算を行うAND回路320をさらに備える点と、3入力であるOR回路318の代わりに4入力のOR回路318Aを備える点を除き、図4に示す調停演算回路310と同様である。図16は、第2の調停ブロック400Aを示す。第2の調停ブロック400Aは、パターン決定回路420A、調停演算回路440A、マスク回路460A、マスク信号生成回路480Aを備え、調停要求信号REQと第1の調停結果P1と第1のマスク信号M1が入力され、第2の優先信号S2と第2の調停結果P2を得て調停結果決定回路700Aと第3の調停ブロック500Aに出力する。また、第2の調停ブロック400Aは、第2のマスク信号M2を得て第3の調停ブロック500Aに出力する。図17は、パターン決定回路420Aを示す。パターン決定回路420Aは、4ビットの入力に対応する点を除き、3ビットの入力に対応する図6に示すパターン決定回路420と同様のビットローテーション回路である。図18は、調停演算回路440Aを示す。図示のように、調停演算回路440Aは、調停演算回路310Aと同様の構成を有し、ここで詳細な説明を省略する。図19と図20は、マスク回路460Aとマスク信号生成回路480Aを夫々示す。図19に示すように、マスク回路460Aは、図8に示すマスク回路460と同様の構成を有する。また、図20に示すように、マスク信号生成回路480Aは、図9に示すマスク信号生成回路480と同様の構成を有する。第3の調停ブロック500Aは、第2の調停ブロック400Aと同様の構成を有し、ここで詳細な説明を省略する。図21は、第4の調停ブロック600を示す。第4の調停ブロック600は、パターン決定回路620、調停演算回路640、マスク回路660を備える。図中M3は、第3の調停ブロック500Aから出力される第3のマスク信号である。パターン決定回路620、調停演算回路640、マスク回路660は、図16に示す第2の調停ブロック400Aにおけるパターン決定回路420A、調停演算回路440A、マスク回路460Aと夫々同様である。図22は、調停結果決定回路700Aを示す。図示のように、調停結果決定回路700Aは、第4の調停ブロック600が出力する第4の優先信号S4と、第4の調停結果P4の各ビットとの論理積演算を行うAND回路710をさらに備える点と、3入力であるOR回路708の代わりに4入力のOR回路708Aを備える点を除き、図11に示す調停結果決定回路700と同様である。すなわち、バスマスタの総数Nが3である場合の調停回路220に対して、調停ブロックを1段増やし、各調停ブロックに対して少し変更を加えれば、バスマスタ4である調停回路220Aを得ることができる。また、上記変更は、3ビットの入力に対応する回路を4ビットの入力に対応するように変更するだけであるため、対応が簡単である。<第2の実施の形態>本発明の第2の実施の形態も、バスシステムである。このバスシステムは、図2に示す調停回路220の代わりに、図23に示す調停回路250が設けられた点を除き、図1に示すバスシステム200と同様である。ここで調停回路250についてのみ説明する。例として、調停回路250も、バスマスタの総数が3である場合のものであるとする。図23に示すように、調停回路250は、優先順位パターン生成回路260を備え、外部から供される優先順位パターンP0の代わりに、優先順位パターン生成回路260により生成された優先順位パターン巡回優先順位パターンPCを用いる点を除き、図2に示す調停回路220と同様である。優先順位パターン生成回路260は、調停結果決定回路700が出力する調停結果Rから巡回優先順位パターンPCを生成して第1の調停ブロック300、第2の調停ブロック400、第3の調停ブロック500に供する。図24は、優先順位パターン生成回路260を示す。優先順位パターン生成回路260は、ビットローテーション回路262と、ラッチ回路264を備える。ビットローテーション回路262は、調停結果Rに対して1ビット左ローテーションを行ってラッチ回路264に出力する。ラッチ回路264は、ビットローテーション回路262の出力を、次の有効調停サイクル用の優先順位パターンとしてラッチして第1の調停ブロック300、第2の調停ブロック400、第3の調停ブロック500に供する。図25は、調停回路250における各信号の遷移を示すタイミングチャートの一例を示す。<有効調停サイクルT1>このサイクルにおいて、第1の調停ブロック110が110であり、巡回優先順位パターンPCが001であるとする。そのため、第1のマスク信号M1と第1の優先信号S1は0である。第1の調停結果P1は、巡回優先順位パターンPCと同様の001である。また、調停フラグF2は1であり、第2のマスク信号M2は1であり、第2の優先信号S2は1であり、第2の調停結果P2は010である。また、調停フラグF3は1であり、第3の優先信号S3は0であるり、第3の調停結果P3は100である。従って、調停結果Rとしては、第2の調停ブロック400が出力する第2の調停結果P2010が選ばれ、第2の調停結果P2が示すバスマスタ2にバス使用権が付与される。<有効調停サイクルT2>このサイクルにおいて、巡回優先順位パターンPCは、有効調停サイクルT1の調停結果R010を1ビット左ビットローテーションして得た100になる。また、調停要求信号REQは、110である。そのため、第1のマスク信号M1と第1の優先信号S1は1である。第1の調停結果P1は、巡回優先順位パターンPCと同様の100である。また、調停フラグF2は0であり、第2のマスク信号M2は1であり、第2の優先信号S2は0であり、第2の調停結果P2は001である。また、調停フラグF3は1であり、第3の優先信号S3は0であるり、第3の調停結果P3は010である。従って、調停結果Rとしては、第1の調停ブロック300が出力する第1の調停結果P1が選ばれ、巡回優先順位パターンPC100が示すバスマスタ1にバス使用権が付与される。<有効調停サイクルT3>このサイクルにおいて、巡回優先順位パターンPCは、有効調停サイクルT2の調停結果R100を1ビット左ビットローテーションして得た001になる。また、調停要求信号REQは、110である。そのため、第1のマスク信号M1と第1の優先信号S1は0である。第1の調停結果P1は、巡回優先順位パターンPCと同様の001である。また、調停フラグF2は1であり、第2のマスク信号M2は1であり、第2の優先信号S2は1であり、第2の調停結果P2は010である。また、調停フラグF3は0であり、第3の優先信号S3は0であるり、第3の調停結果P3は100である。従って、調停結果Rとしては、第2の調停ブロック400が出力する第2の調停結果P2が選ばれ、第2の調停結果P2010が示すバスマスタ2にバス使用権が付与される。このように、図23に示す調停回路250も、バスマスタの優先順位を動的に可変にできると共に、共通バスの利用効率を高めることができる。また、調停回路250は、調停結果Rから巡回優先順位パターンPCを生成する優先順位パターン生成回路260を除き、調停回路220と同様の構成を有するため、バスマスタの総数Nが変化しても簡単な設計変更で対応できる。<第3の実施の形態>図26は、本発明の第3の実施の形態にかかるUSBハブ800である。USBハブ800に対して、本発明にかかる技術を説明する上で関係のある機能ブロックのみを示し、通常のUSBハブに備えられる他の機能ブロックについては図示及び説明を省略する。USBハブ800は、N個のDSポートDSP1~N、DSルーティング部810、USルーティング部820、USポート850を備える。DSP1~Nは、要求装置に該当する。DSルーティング部810は、USポート850から夫々のDSポートへ送信するデータを受け取り、当該DSポートに転送する。なお、USポート850から夫々のDSポートへ送信するデータは、具体的には、USポート850に接続されたUSBホストなどのUSB機器から、当該DSポートに接続されたUSBデバイスや他のUSBハブなどのUSB機器に送信するデータである。USルーティング部820は、DSP1~NからUSポート850へ送信するデータを受け取り、USポート850に転送する。DSP1~NからUSポート850へ送信するデータは、具体的には、当該DSポートに接続されたUSB機器からUSポート850に接続されたUSB機器に送信するデータである。USルーティング部820は、調停回路830を備える。同じ有効調停サイクルにおいて複数のDSポートからUSポート850への送信要求を出されているときに、調停を行い、1つのDSポートにのみ送信権を与える。そして、送信権が与えられたDSポートが送出したデータを受け取り、USポート850へ転送する。DSポートの総数Nが3であるときに、調停回路830としては、調停回路220または調停回路250が用いられる。DSポートの総数Nが4であるときには、調停回路830としては、調停回路250が用いられる。勿論、このとき、調停回路830として、バスマスタの総数が4である場合に対応するように調停回路220Aを変更して得た調停回路を調停回路830として用いてもよい。このような調停回路830は、DSポートからUSポートへ送信する際の優先順位を動的に可変にできると共に、USポートの利用効率を高めることができる。DSポートの総数が変化しても簡単な設計変更で対応できる。以上、実施の形態をもとに本発明を説明した。実施の形態は例示であり、本発明の主旨から逸脱しない限り、上述した各実施の形態に対してさまざまな変更、増減、組合せを行ってもよい。これらの変更、増減、組合せが行われた変形例も本発明の範囲にあることは当業者に理解されるところである。例えば、上述した第1の実施の形態のバスシステム200において、優先順位の高低差が無いN個のバスマスタのバス使用要求を調停するために、調停回路220と調停回路220Aに供される優先順位パターンP0は、ラウンドロビン方式に基づいたものである。N個のバスマスタの優先順位の高低差がある場合に、優先順位パターンP0を変更すればよい。例えば、バスマスタの総数Nが3であり、バスマスタ2とバスマスタ3よりもバスマスタ1の優先順位を高くする必要がある場合には、001、001、010、100、001、001、010、100、001、001、のように、優先順位パターンP0を供給すればよい。また、第1の実施の形態の調停回路100において、優先順位パターンP0が調停回路220または調停回路220Aの外部から供給されるようになっているが、調停回路220と調停回路220Aに、優先順位パターンP0を生成して供給する回路を設けてもよい。