基板と、前記基板上に形成されたゲート電極と、前記ゲート電極上に形成されたゲート絶縁層と、前記ゲート電極の上方の前記ゲート絶縁層上に形成された半導体層と、前記半導体層の上方に形成されたソース電極およびドレイン電極と、前記半導体層と前記ソース電極との間、および前記半導体層と前記ドレイン電極との間に形成されたバリア層とを備え、前記ソース電極およびドレイン電極は、銅を含む金属で構成され、前記バリア層は、窒素とモリブデンとを含有する層であって、密度が7.5ないし10.5g/cm3である、薄膜トランジスタ。前記バリア層に含まれる窒素とモリブデンとの組成比N/Moは、0.9より大きい、請求項1に記載の薄膜トランジスタ。前記バリア層は、Mo2Nからなる複数の結晶粒と、前記複数の結晶粒相互の間に含まれる窒素とを有する構造である、請求項2に記載の薄膜トランジスタ。前記バリア層の厚みは、2nm以上、30nm以下である、請求項1ないし請求項3のいずれか1項に記載の薄膜トランジスタ。前記バリア層の厚みは、3nm以上、25nm以下である、請求項4に記載の薄膜トランジスタ。前記半導体層と前記バリア層との間に、コンタクト層を有する、請求項1ないし請求項5のいずれか1項に記載の薄膜トランジスタ。半導体層が形成された基板を準備する工程と、前記半導体層の上方に窒化モリブデン膜からなるバリア層を形成する工程と、前記バリア層上に、銅を含む金属によってソース電極およびドレイン電極を形成する工程とを含み、前記バリア層を形成する工程では、スパッタリング装置内に前記基板とモリブデンターゲットとを設置し、非加熱状態で前記スパッタリング装置内に窒素ガスと不活性ガスとを導入して前記モリブデンターゲットをスパッタリングすることにより、密度が7.5ないし10.5g/cm3である前記窒化モリブデン膜を形成する、薄膜トランジスタの製造方法。前記不活性ガスは、アルゴンガスであり、前記バリア層を形成する工程において、前記窒素ガスと前記アルゴンガスのガス流量比を1.6以上として前記バリア層を形成する、請求項7に記載の薄膜トランジスタの製造方法。前記バリア層を形成する工程における前記非加熱状態でのスパッタリングは、室温でのスパッタリングである、請求項7または8に記載の薄膜トランジスタの製造方法。薄膜トランジスタのデバイス要求項目として、低コスト、ウェットエッチング加工性およびオフリークの低減等がある。上記のバリア層が低コストおよびウェットエッチング加工性の要求を満たすためには、バリア層を薄膜化する必要がある。一方、上記バリア層がオフリーク低減の要求を満たすためには、ソース電極またはドレイン電極に含まれる銅の拡散を抑制して十分なバリア性を確保する必要があり、このためには、バリア層を厚膜化する必要がある。このように、ソース電極またはドレイン電極に含まれる金属の拡散を防止するバリア層は、薄膜化と厚膜化というトレードオフの関係にある要求を両立させなければならないという課題がある。この場合、ソース電極またはドレイン電極と半導体層との間にモリブデン膜からなるバリア層を設ける従来の技術では、バリア層を薄膜化すると十分なバリア性を確保することができなかった。本発明は、このような問題を解決するためになされたものであり、薄膜化してもバリア性が確保されたバリア層を備える薄膜トランジスタおよび薄膜トランジスタの製造方法を提供することを目的とする。上記目的を達成するために、本発明に係る薄膜トランジスタの一態様は、基板と、前記基板上に形成されたゲート電極と、前記ゲート電極上に形成されたゲート絶縁層と、前記ゲート電極の上方の前記ゲート絶縁層上に形成された半導体層と、前記半導体層の上方に形成されたソース電極およびドレイン電極と、前記半導体層と前記ソース電極との間、および前記半導体層と前記ドレイン電極との間に形成されたバリア層とを備え、前記ソース電極およびドレイン電極は、銅を含む金属で構成され、前記バリア層は、窒素とモリブデンとを含有する層であって、密度が7.5ないし10.5g/cm3であることを特徴とする。また、本発明に係る薄膜トランジスタの製造方法の一態様は、半導体層が形成された基板を準備する工程と、前記半導体層の上方に窒化モリブデン膜からなるバリア層を形成する工程と、前記バリア層上に、銅を含む金属によってソース電極およびドレイン電極を形成する工程とを含み、前記バリア層を形成する工程では、スパッタリング装置内に前記基板とモリブデンターゲットとを設置し、非加熱状態で前記スパッタリング装置内に窒素ガスと不活性ガスとを導入して前記モリブデンターゲットをスパッタリングすることにより、密度が7.5ないし10.5g/cm3である前記窒化モリブデン膜を形成することを特徴とする。本発明によれば、薄膜化した場合であってもバリア性が確保されたバリア層を備える薄膜トランジスタを実現することができる。本発明に係る薄膜トランジスタの一態様は、基板と、前記基板上に形成されたゲート電極と、前記ゲート電極上に形成されたゲート絶縁層と、前記ゲート電極の上方の前記ゲート絶縁層上に形成された半導体層と、前記半導体層の上方に形成されたソース電極およびドレイン電極と、前記半導体層と前記ソース電極との間、および前記半導体層と前記ドレイン電極との間に形成されたバリア層とを備え、前記ソース電極およびドレイン電極は、銅を含む金属で構成され、前記バリア層は、窒素とモリブデンとを含有する層であって、密度が7.5ないし10.5g/cm3である。本態様によれば、ソース電極またはドレイン電極と半導体層との間に形成されたバリア層を薄膜化したとしても、ソース電極またはドレイン電極に含まれる銅の拡散を、当該バリア層によって遮断することができる。これにより、ソース電極またはドレイン電極に含まれる銅が半導体層に侵入することを防止することができる。また、本発明に係る薄膜トランジスタの一態様において、前記バリア層に含まれる窒素とモリブデンとの組成比N/Moは、0.9より大きいことが好ましい。また、本発明に係る薄膜トランジスタの一態様において、前記バリア層は、Mo2Nからなる複数の結晶粒と、前記複数の結晶粒相互の間に含まれる窒素とを有する構造であることが好ましい。また、本発明に係る薄膜トランジスタの一態様において、前記バリア層の厚みは、2nm以上、30nm以下である、とすることができる。さらに、本発明に係る薄膜トランジスタの一態様において、前記バリア層の厚みは、3nm以上、25nm以下であることが好ましい。また、本発明に係る薄膜トランジスタの一態様において、前記半導体層と前記バリア層との間に、コンタクト層を有する、としてもよい。また、本発明に係る薄膜トランジスタの製造方法の一態様は、半導体層が形成された基板を準備する工程と、前記半導体層の上方に窒化モリブデン膜からなるバリア層を形成する工程と、前記バリア層上に、銅を含む金属によってソース電極およびドレイン電極を形成する工程とを含み、前記バリア層を形成する工程では、スパッタリング装置内に前記基板とモリブデンターゲットとを設置し、非加熱状態で前記スパッタリング装置内に窒素ガスと不活性ガスとを導入して前記モリブデンターゲットをスパッタリングすることにより、密度が7.5ないし10.5g/cm3である前記窒化モリブデン膜を形成するものである。本態様によれば、非加熱状態で窒素ガスと不活性ガスとを導入してスパッタリングを行うことにより密度が7.5ないし10.5g/cm3の窒化モリブデン膜からなるバリア層を形成するので、薄膜のバリア層であってもバリア性を確保することができる。また、本発明に係る薄膜トランジスタの製造方法の一態様において、前記不活性ガスは、アルゴンガスであり、前記バリア層を形成する工程において、前記窒素ガスと前記アルゴンガスのガス流量比を1.6以上として前記バリア層を形成することが好ましい。また、本発明に係る薄膜トランジスタの製造方法の一態様において、前記バリア層を形成する工程における前記非加熱状態でのスパッタリングは、室温でのスパッタリングである、とすることができる。以下、本発明の実施の形態における薄膜トランジスタおよびその製造方法について、図面を参照しながら説明する。なお、以下で説明する実施の形態は、いずれも本発明の好ましい一具体例を示すものである。以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置位置および接続形態、ステップ、ステップの順序などは、一例であり、本発明を限定する主旨ではない。すなわち、本発明は、請求の範囲だけによって特定される。よって、以下の実施の形態における構成要素のうち、本発明の最上位概念を示す独立請求項に記載されていない構成要素については、本発明の課題を達成するのに必ずしも必要ではないが、より好ましい形態を構成するものとして説明される。また、各図面において、実質的に同一の構成、動作、および効果を表す要素については、同一の符号を付す。実施の形態まず、本発明の実施の形態に係る薄膜トランジスタ10の構成について、図1を用いて説明する。図1は、本発明の実施の形態に係る薄膜トランジスタの構成を模式的に示した断面図である。図1に示すように、本発明の実施の形態に係る薄膜トランジスタ10は、チャネル保護型でボトムゲート型の薄膜トランジスタであって、基板1と、基板1の上方に順次形成された、ゲート電極2、ゲート絶縁層3、チャネル層半導体層4およびチャネル保護層5とを備える。薄膜トランジスタ10は、さらに、チャネル保護層5を挟んでチャネル層4の上方に形成された一対の非晶質半導体層6と、一対の非晶質半導体層6の上に形成された一対のコンタクト層7と、一対のコンタクト層7の上に形成された一対のバリア層8と、一対のバリア層の上に形成された一対のソース電極9Sおよびドレイン電極9Dとを備える。以下、本実施の形態に係る薄膜トランジスタ10の各構成要素について詳述する。基板1は、例えば、石英ガラス、無アルカリガラスおよび高耐熱性ガラス等のガラス材料からなるガラス基板である。なお、ガラス基板の中に含まれるナトリウムやリン等の不純物がチャネル層4に侵入することを防止するために、表面に窒化シリコンSiNx、酸化シリコンSiOyまたはシリコン酸窒化膜SiOyNx等からなるアンダーコート層が形成された基板を用いてもよい。また、アンダーコート層は、レーザーアニール等の高温熱処理プロセスにおいて、基板1への熱の影響を緩和させる役割も担う。アンダーコート層の膜厚は、例えば、100nm~2000nm程度とすることができる。ゲート電極2は、基板1の上に所定形状で形成される。ゲート電極2は、シリコンの融点温度に耐えられる導電性材料またはその合金等の単層構造または多層構造からなり、例えば、モリブデンMo、アルミニウムAl、銅Cu、タングステンW、Taタンタル、Nbニオブ、Niニッケル、チタンTi、クロムCr、またはモリブデンタングステンMoW等を用いることができる。ゲート電極2は、基板1上にこれらの材料からなるゲート金属膜を形成し、これを所定形状にパターニングすることで形成される。ゲート電極2の膜厚は、例えば20nm~500nm程度とすることができる。ゲート絶縁層3は、ゲート電極2の上に形成されたゲート絶縁膜である。本実施の形態において、ゲート絶縁層3は、ゲート電極2を覆うように基板1上の全面に形成されており、基板1とゲート電極2とに跨って形成される。ゲート絶縁層3は、例えば、酸化シリコン、窒化シリコン、シリコン酸窒化膜、酸化アルミニウムAlOz、酸化タンタルTaOwまたはその積層膜等を用いて形成することができる。本実施の形態では、チャネル層4として結晶質シリコン薄膜を用いているので、ゲート絶縁層3としては少なくとも酸化シリコンを用いることが好ましい。これは、TFTにおける良好な閾値電圧特性を維持するためにはチャネル層4とゲート絶縁層3との界面状態を良好なものにすることが好ましく、これには酸化シリコンが適しているからである。ゲート絶縁層3の膜厚は、例えば50nm~300nm程度とすることができる。チャネル層4は、ゲート絶縁層3上に形成される結晶質の半導体薄膜を含む層であり、ゲート電極2の電圧によってキャリアの移動が制御される領域であるチャネル領域を有する。本実施の形態において、チャネル層4の少なくともチャネル領域は、多結晶質シリコン薄膜からなる結晶質シリコン薄膜によって構成されており、前駆体としての非結晶質シリコン薄膜アモルファスシリコン膜をレーザー照射することにより多結晶質化微結晶化も含むすることで形成された結晶化領域である。なお、チャネル層4は、非結晶性シリコンと結晶性シリコンとの混晶構造を有する結晶質シリコン薄膜とすることもできる。この場合、優れたオン特性を得るために、少なくともチャネル層4の所定のチャネル領域については、結晶性シリコンの割合が多い膜で構成されていることが好ましい。チャネル層4の膜厚は、例えば20nm~100nm程度とすることができる。なお、チャネル層4に含まれるシリコン結晶の主面方位は[100]であることが好ましい。また、チャネル層4に含まれる結晶の平均粒径は例えば5nm以上1000nm1μm以下であり、チャネル層4には、平均結晶粒径が100nm以上の多結晶、あるいは、平均結晶粒径が10nm~100nmのマイクロクリスタルμcと呼ばれる微結晶が含まれていてもよい。チャネル保護層5は、チャネル層4の上に形成される絶縁膜であり、チャネル層4のチャネル領域を保護する保護膜である。すなわち、チャネル保護層5は、一対の非晶質半導体層6および一対のコンタクト層7を形成するときのエッチング処理時において、チャネル層4がエッチングされてしまうことを防止するためのチャネルエッチングストッパCES層として機能する。なお、チャネル保護層5は、絶縁性を有する。また、チャネル保護層5は、有機材料からなる有機材料層、あるいは、無機材料からなる無機材料層とすることができる。チャネル保護層5を有機材料層によって構成する場合は、例えば、シリコン、酸素およびカーボンを主として含む有機材料を用いることができる。具体的には、有機樹脂材料、界面活性剤、溶媒および感光剤が含まれる感光性塗布型の有機材料を用いることができる。一方、チャネル保護層5を無機材料層によって構成する場合は、例えば、酸化シリコンSiOxまたは窒化シリコンSiNy等の無機材料を用いることができる。一対の非晶質半導体層6は、少なくともチャネル保護層5の両側におけるチャネル層4上に形成されており、チャネル保護層5を介して所定の間隔をあけて対向配置されている。本実施の形態において、一対の非晶質半導体層6のそれぞれは、チャネル保護層5の上面端部からチャネル層4の上面までを跨るようにして形成されており、チャネル保護層5の上面と側面、および、チャネル層4の上面を覆うように形成されている。また、一対の非晶質半導体層6は、意図的に不純物のドーピングを行っていない真性非晶質半導体層であって、本実施の形態では、真性アモルファスシリコン膜である。なお、非晶質半導体層6のバンドギャップは、チャネル層4のバンドギャップよりも大きくなるように構成されている。非晶質半導体層6の膜厚は、例えば10nm~100nmとすることができる。一対のコンタクト層7は、不純物を含む非晶質半導体膜であり、チャネル層4と一対のバリア層8との間に形成される。本実施の形態において、一対のコンタクト層7は、一対の非晶質半導体層6の上に形成されており、チャネル保護層5を介して所定の間隔をあけて対向配置されている。また、一対のコンタクト層7のそれぞれの両側面は、一対の非晶質半導体層6のそれぞれの両側面と一致している。一対のコンタクト層7は、例えば、アモルファスシリコンに不純物としてリンPがドーピングされたn型半導体膜によって構成することができ、1×1019[atm/cm3]以上の高濃度の不純物を含むn層である。また、一対のコンタクト層7の膜厚は、例えば5nm~100nmとすることができる。一対のバリア層8は、当該バリア層8を通過しようとする金属等を遮断する遮断層であって、チャネル層4とソース電極9Sとの間、および、チャネル層4とドレイン電極9Dとの間にそれぞれ形成されている。本実施の形態において、一対のバリア層8は、一対のコンタクト層7の上に形成されており、チャネル保護層5を介して所定の間隔をあけて対向配置されている。また、一対のバリア層8のそれぞれの両側面は、一対のコンタクト層7のそれぞれの両側面と一致しているとともに、ソース電極9Sおよびドレイン電極9Dの両側面とも一致している。一対のバリア層8は、窒素NとモリブデンMoとを含有するバリアメタル層であって、本実施の形態では、窒化モリブデン膜である。また、バリア層8の膜密度は、モリブデン膜の膜密度よりも小さく、7.5g/cm3ないし10.5g/cm3である。さらに、本実施の形態におけるバリア層8は、バリア層8に含まれる窒素とモリブデンとの組成比N/Moが0.9より大きくなっており、Mo2Nからなる窒化モリブデン膜によって構成されている。また、バリア層8の膜組織は、Mo2Nからなる複数の結晶粒の相互間に窒素が含まれた構造となっている。バリア層8の構成の詳細については、後述する。一対のソース電極9Sおよびドレイン電極9Dは、一対のバリア層8の上に形成されており、それぞれチャネル層4のチャネル領域の上方にチャネル保護層5を介して所定の間隔をあけて対向配置されている。すなわち、ソース電極9Sは、一方のバリア層8を介してチャネル層4チャネル領域の一方の端部の上方に形成されており、また、ドレイン電極9Dは、他方のバリア層8を介してチャネル層4チャネル領域の他方の端部の上方に形成されている。また、ソース電極9Sおよびドレイン電極9Dは、少なくとも銅Cuを含む金属で構成されており、例えば、銅のみからなる銅膜または銅合金からなる銅合金膜によって形成することができる。なお、ソース電極9Sおよびドレイン電極9Dは、単層構造ではなく多層構造とすることができ、例えば、銅や銅合金以外の材料を用いて、銅膜や銅合金膜である銅金属膜との積層構造としても構わない。この場合、銅金属膜は、ソース電極9Sおよびドレイン電極9Dにおける最下層コンタクト層7側チャネル層4側の層としてもよいし、ソース電極9Sおよびドレイン電極9Dにおける最上層としてもよい。なお、ソース電極9Sおよびドレイン電極9Dの全体膜厚は、例えば、100nm~500nm程度とすることができる。また、ソース電極9Sに接続されるソース配線不図示およびドレイン電極9D不図示に接続されるドレイン配線は、ソース電極9Sおよびドレイン電極9Dと同じ金属膜で形成することができるので、ソース電極9Sおよびドレイン電極9Dの金属材料を銅とすることによって、ソース配線およびドレイン配線を銅配線とすることができる。次に、本発明の実施の形態に係る薄膜トランジスタ10の製造方法について、図2を用いて説明する。図2は、本発明の実施の形態に係る薄膜トランジスタの製造方法における各工程の構成を模式的に示した断面図である。本実施の形態に係る薄膜トランジスタ10の製造方法は、チャネル層4が形成された基板1を準備する工程と、チャネル層4上に窒化モリブデン膜からなるバリア層8を形成する工程と、バリア層8上に、銅を含む金属を用いてソース電極9Sおよびドレイン電極9Dを形成する工程とを含む。さらに、バリア層8を形成する工程では、スパッタリング装置内にチャネル層4が形成された基板1とモリブデンターゲットとを設置し、非加熱状態で、スパッタリング装置内に窒素ガスと不活性ガスとを導入してモリブデンターゲットをスパッタリングすることにより前記窒化モリブデン膜を形成する。以下、本実施の形態に係る薄膜トランジスタ10の製造方法における各工程について、図面を用いて詳細に説明する。まず、図2のaに示すように、基板1としてガラス基板を準備する。なお、ゲート電極2を形成する前に、プラズマCVD等によって基板1の表面に、シリコン窒化膜、シリコン酸化膜、および、シリコン酸窒化膜等からなるアンダーコート層を形成してもよい。なお、基板1を準備する工程には、アンダーコート層を形成する工程の他に、基板1を洗浄する工程等も含まれる。次に、図2のbに示すように、基板1上に所定形状のゲート電極2を形成する。例えば、基板1上にMoまたはMoWを含む高融点金属あるいは当該高融点金属の合金からなるゲート金属膜をゲート電極2としてスパッタによって成膜し、フォトリソグラフィ法およびウェットエッチング法を用いてゲート金属膜をパターニングすることにより、所定形状のゲート電極2を形成することができる。MoWのウェットエッチングは、例えば、リン酸HPO4、硝酸HNO3、酢酸CH3COOHおよび水を所定の配合で混合した薬液を用いて行うことができる。なお、基板1の表面にアンダーコート層が形成されている場合には、アンダーコート層上にゲート電極2を形成する。次に、図2のcに示すように、ゲート電極2を覆うようにして基板1の全面にゲート絶縁層3を形成する。例えば、プラズマCVDにより、ゲート絶縁層3として酸化シリコン膜や窒化シリコン膜等の単層または積層膜をゲート電極2の上に成膜する。次に、図2のdに示すように、ゲート絶縁層3の上にチャネル層4を形成する。本実施の形態では、チャネル層4として、多結晶シリコンからなる結晶性シリコン薄膜を形成する。この場合、まず、ゲート絶縁層3上に、例えばアモルファスシリコン非晶質シリコンからなる非結晶シリコン薄膜をプラズマCVD等によって成膜し、脱水素アニール処理を行った後に、非結晶シリコン薄膜をアニールして結晶化させることにより結晶性シリコン薄膜からなるチャネル層4を形成することができる。なお、非結晶シリコン薄膜は、例えば、シランガスSiH4と水素ガスH2とを所定の濃度比で導入することで成膜することができる。なお、非結晶シリコン薄膜の結晶化は、波長190~350nm程度のエキシマレーザーを用いたレーザーアニールの他に、波長370~900nm程度のパルスレーザーを用いたレーザーアニール法、波長370~900nm程度の連続発振レーザーを用いたレーザーアニール法、あるいは、急速熱処理RTPによる熱アニール法を用いても構わない。また、非結晶シリコン薄膜を結晶化して結晶性シリコン薄膜を形成するのではなく、CVDによる直接成長などの方法によって結晶性シリコン薄膜を成膜することもできる。結晶化した後は、結晶性シリコン薄膜に対して水素プラズマ処理を行って、結晶性シリコン薄膜のシリコン原子に対して水素化処理を行うことが好ましい。水素プラズマ処理は、例えばH2、H2/アルゴンAr等の水素ガスを含むガスを原料として高周波RF電力により水素プラズマを発生させて、当該水素プラズマを結晶性シリコン薄膜に照射することにより行われる。この水素プラズマ処理によって、シリコン原子のダングリングボンド欠陥が水素終端され、結晶性シリコン薄膜の結晶欠陥密度が低減して結晶性が向上する。次に、図2のeに示すように、チャネル層4の上にチャネル保護層5を形成する。例えば、所定の塗布方法によってチャネル層4上に所定の有機材料を塗布して焼成することによって有機膜からなるチャネル保護層5を形成することができる。チャネル保護層5の有機材料としては、シリコン、酸素およびカーボンを主として含む有機材料を用いることができる。より具体的には、上述のとおり、有機樹脂材料、界面活性剤、溶媒および感光剤が含まれる感光性塗布型の有機材料を用いることができる。この場合、まず、当該有機材料をチャネル層4上にスピンコート法等の塗布法によって塗布して、チャネル層4上の全面に有機膜を形成する。その後、例えば、約110°Cの温度で約60秒間の加熱をするプリベーク仮焼成を行うことで、有機膜に含まれる溶剤を気化させる。その後、フォトマスクを用いて露光および現像することによって有機膜を所定形状にパターニングする。なお、現像液としては、例えば、TMAHの2.38水溶液を用いることができる。その後、280°C~300°Cの温度で約1時間の加熱をするポストベーク本焼成を行うことによって有機膜を固化する。これにより、所定形状の有機膜からなるチャネル保護層5を形成することができる。なお、チャネル保護層5を無機材料層によって構成する場合は、例えば、酸化シリコンSiOxまたは窒化シリコンSiNy等の無機膜をプラズマCVDChemicalVaporDeposition等によって成膜し、その後、無機膜をパターニングすることによって所定形状のチャネル保護層5を形成することができる。次に、図2のfに示すように、チャネル保護層5を覆うようにしてチャネル層4上に、非晶質半導体層6を形成する。例えば、非晶質半導体層6として、真性のアモルファスシリコン膜をプラズマCVDによって成膜することができる。この真性のアモルファスシリコン膜は、例えば、シランガスSiH4と水素ガスH2とを所定の濃度比で導入することで成膜することができる。引き続き、同図に示すように、非晶質半導体層6上にコンタクト層7を形成する。例えば、プラズマCVDによって、リン等の5価元素の不純物をドープしたアモルファスシリコンからなるコンタクト層7を、非晶質半導体層6を覆うようにして成膜する。次に、図2のgに示すように、チャネル層4の上方に窒化モリブデン膜からなるバリア層8を形成する。本実施の形態では、同図に示すように、コンタクト層7上にバリア層8を形成する。バリア層8の成膜は、スパッタリング装置を用いて行うことができる。具体的には、スパッタリング装置内に、図2のfに示されるコンタクト層7が形成された基板1とモリブデンターゲットとを設置し、スパッタリング装置内に窒素ガスとアルゴンガスとを導入して、基板1を非加熱状態にしてモリブデンターゲットをスパッタリングする。このとき、アルゴンガスの流量および窒素ガスの流量を調整することによって、成膜する窒化モリブデンの膜密度を、7.5~10.5g/cm3の範囲内で調整することができる。このように、本実施の形態における窒化モリブデン膜は、非加熱状態、すなわち、基板1に対してヒータ等を用いて積極的な加熱を行うことなく成膜している。具体的には、室温RT:RoomTemperature雰囲気でスパッタリングを行うことで、窒化モリブデン膜からなるバリア層8を成膜している。なお、スパッタリングは、平行平板電極型のDCマグネトロンスパッタ装置を用いて行うことができ、本実施の形態では、電極サイズターゲットサイズをφ302mmとし、電極間隔ターゲット-基板間隔を60mmとして行っている。また、装置内の圧力は窒素流量によって変化し、窒素流量が0~100sccmの場合、トータル圧力は0.13~0.42Paとなる。また、スパッタ時間も窒素流量に依存し、窒素流量が多いほどスパッタ時間は長くなる。例えば、膜厚20nmのバリア層8を形成する場合、約8~30秒のスパッタ時間となる。また、投入パワーは、1.5kWとしている。次に、図2のhに示すように、バリア層8上に、銅を含む金属を用いてソース電極9Sおよびドレイン電極9Dとなるソースドレイン金属膜9を形成する。例えば、スパッタによって、銅からなるソースドレイン金属膜9を、バリア層8を覆うようにしてバリア層8上の全面に成膜する。その後、図示しないが、ソースドレイン金属膜9およびバリア層8を所定形状にパターニングするために、ソースドレイン金属膜9上にレジストを塗布し、露光および現像を行うことによって、当該レジストを、ソース電極9Sおよびドレイン電極9Dの形状に対応した形状にパターニングする。次に、このレジストをマスクとしてウェットエッチング等のエッチング処理を施すことによって、ソースドレイン金属膜9をパターニングするとともにバリア層8をパターニングする。これにより、図2のiに示すように、分離形成された所定形状の一対のソース電極9Sおよびドレイン電極9Dと、分離形成された所定形状の一対のバリア層8を形成することができる。なお、このとき、バリア層8の下層のコンタクト層7がエッチングストッパとして機能する。また、このパターニングによって、ソース配線およびドレイン配線も形成することができる。すなわち、ソース電極9Sドレイン電極9Dを構成する金属膜とバリア層8を構成する金属膜との積層構造からなるソース配線およびドレイン配線を形成することができる。また、ソースドレイン金属膜9およびバリア層8をエッチングするためのエッチング液としては、例えば、過水系のエッチング液を用いることができる。その後、ソース電極9Sおよびドレイン電極9D上のレジストを除去してソース電極9Sおよびドレイン電極9Dをマスクとしてドライエッチングを施すことにより、あるいは、ソース電極9Sおよびドレイン電極9D上のレジストを残したままドライエッチングを施すことにより、コンタクト層7および非晶質半導体層6をパターニングするとともにチャネル層4を島状にパターニングする。これにより、分離形成された所定形状の一対のコンタクト層7と、分離形成された所定形状の一対の非晶質半導体層6と、島状のチャネル層4とを形成することができる。なお、ドライエッチングのエッチングガスとしては、例えば、塩素系ガスを用いることができる。以上のようにして、本実施の形態に係る薄膜トランジスタ10を作製することができる。なお、その後、プラズマCVDによってSiN等を成膜して、全体をパッシベーション膜によって覆ってもよい。次に、本実施の形態に係る薄膜トランジスタ10におけるバリア層8の構造およびその特性について、図3A~図6Bを用いて説明する。まず、高分解能ラザフォード後方散乱分析HR-RBS:HighResolution-Rutherford.BackscatteringSpectrometryによる窒化モリブデン膜の分析結果について、図3Aおよび図3Bを用いて説明する。図3Aおよび図3Bは、本実施の形態における窒化モリブデン膜の膜厚方向深さ方向における原子濃度分布を示す図である。この実験では、分析試料として、シリコン基板上に膜厚10nmの窒化モリブデン膜を成膜したものを準備し、測定装置として株式会社神戸製鋼所製のHRBS500を用いて、試料の深さ方向における原子の濃度分析を行った。測定条件としては、入射イオンエネルギーを480keVとし、イオン種をHeとし、散乱角を62度とし、入射角を試料面の法線に対して45度とし、試料電流を25nAとし、照射量を40μCとした。図3Aは、窒素流量を40sccmとし、アルゴン流量を22sccm窒素流量比:0.65として、窒化モリブデン膜を成膜した場合における試料の分析結果を示している。図3Aに示すように、この窒化モリブデン膜は、モリブデンに対する窒素の組成比N/Moが0.91であることが分かった。また、図3Bは、窒素流量を80sccmとし、アルゴン流量を22sccm窒素流量比:0.78として、窒化モリブデン膜を成膜した場合における試料の分析結果を示している。図3Bに示すように、この窒化モリブデン膜は、モリブデンに対する窒素の組成比N/Moが1.02であることが分かった。このように図3Aおよび図3Bに示す結果から、窒素リッチで成膜した窒化モリブデン膜においては、モリブデン原子と窒素原子とがほぼ同じ量同じ数で存在することが分かった。次に、XRDによる窒化モリブデン膜の分析結果について、図4Aおよび図4Bを用いて説明する。図4Aおよび図4Bは、本実施の形態における窒化モリブデン膜を含む試料のXRDスペクトルを示す図である。この実験では、分析試料として、ガラス基板上に、膜厚500nmの窒化シリコン膜SiNと、膜厚30nmのアモルファスシリコン膜と、膜厚10nmの窒化モリブデン膜と、膜厚300nmの銅とを順次したものを準備し、測定装置として株式会社リガク製の水平型X線回折装置を用いて、試料の分析を行った。測定条件としては、ターゲットを銅とし、ターゲット出力を45kV200mAとし、薄膜測定をω固定2θ走査とし、スリットを0.5mmのISIncidetSlit、20mmのRSReceivingSlit1、20mmのRS2、0.5°のPSAParallelSlitAnalyzerとし、入射角ωを0.5°とし、走査速度を1°/minとし、サンプリング幅を0.02°とし、測定角度2θを10°~100°とした。なお、単色化は、多層膜ミラーと水平モノクロメータを用いて行った。図4Aは、窒素流量を40sccmとし、アルゴン流量を22sccm窒素流量比:0.65として、窒化モリブデン膜を成膜した場合における試料の分析結果を示している。また、図4Bは、窒素流量を80sccmとし、アルゴン流量を22sccm窒素流量比:0.78として、窒化モリブデン膜を成膜した場合における試料の分析結果を示している。このように図4Aおよび図4Bに示す結果から、窒素リッチで成膜した窒化モリブデン膜の結晶は、MoとNの原子比が1:1のMoNではなく、MoとNの原子比が2:1であるMo2Nであることが分かった。以上、図3Aおよび図3BのHR-RBSの分析結果と図4Aおよび図4BのXRDの分析結果とを考察すると、少なくとも窒化モリブデン膜に含まれる窒素とモリブデンとの組成比N/Moが0.9よりも大きい場合N/Mo>0.9には、窒化モリブデン膜の結晶は、Mo2Nであることが分かった。そして、本願発明者は、上記のHR-RBSとXRDとによる窒化モリブデン膜の分析結果についてさらに鋭意検討した結果、窒化モリブデン膜が、過剰窒素によって膜膨張していることをつきとめた。以下、この点について、図5Aおよび図5Bを用いて説明する。図5Aは、一般的なモリブデン膜Moの構造を模式的に示す図であり、図5Bは、本実施の形態における窒化モリブデン膜Mo2Nの構造を模式的に示す図である。図5Aに示すように、銅膜とシリコン膜との間にモリブデン膜が形成された構成の場合、モリブデン膜内には結晶粒界結晶粒相互間および結晶粒内の欠陥や空隙ボイドが存在すると考えられるので、銅膜の銅原子は、これら結晶粒界または結晶粒内の欠陥や空隙を拡散経路としてシリコン膜へと拡散しようとする。このとき、モリブデン膜の膜厚が厚い場合、拡散する銅はシリコン膜まで到達せずにモリブデン膜によって遮断されるので、モリブデン膜はバリア層として機能する。しかし、モリブデン膜の膜厚が薄い場合、同図に示すように、拡散する銅はモリブデン膜を通過してシリコン膜に到達してしまうので、この場合のモリブデン膜はバリア層として十分機能することができない。これは、従来の窒化モリブデン膜についても同様であり、従来の窒化モリブデン膜において膜厚が薄くなると、上記のモリブデン膜と同様にして、拡散する銅は従来の窒化モリブデン膜を通過してシリコン膜に到達してしまう。このように、従来の窒化モリブデン膜では、膜厚が薄くなるとバリア層として十分機能することができなくなる。一方、図5Bに示すように、本実施の形態に係る薄膜トランジスタ10のように、銅膜とシリコン膜との間にMo2Nからなる窒化モリブデン膜が形成された構成の場合、窒化モリブデン膜内は、モリブデン膜内と同様に、結晶粒界および結晶粒内の欠陥や空隙が存在すると考えられる。しかし、本実施の形態における窒化モリブデン膜は、図5Aに示すモリブデン膜とは異なり、窒化モリブデンMo2Nの結晶を構成する窒素以上に過剰となった窒素が結晶粒界あるいは結晶粒内の欠陥や空隙に取り込まれる。すなわち、Mo2Nの結晶を構成する窒素とは別の窒素余分な窒素が、結晶粒界あるいは結晶粒内の欠陥や空隙に取り込まれる。これにより、窒化モリブデン膜は、膜内の結晶粒界あるいは結晶粒内の欠陥や空隙に過剰窒素が充填されて貯蔵された状態となっている。そして、本実施の形態では、この過剰窒素によって窒化モリブデン膜の膜全体が膨張していると考えられる。すなわち、過剰窒素が多くなればなるほど、より大きく膨張すると考えられる。このように、本実施の形態における窒化モリブデン膜では、過剰窒素によって銅の拡散経路が閉ざされるので、当該窒化モリブデン膜によって銅の拡散を確実に遮断することができる。従って、本実施の形態における窒化モリブデン膜は、膜厚が薄くてもバリア性が低下することなく、高いバリア効果を発揮することが可能となる。次に、このように窒化モリブデン膜が窒素によって膜膨張することについて、図6Aおよび図6Bを用いて説明する。図6Aは、本実施の形態に係る薄膜トランジスタにおける窒化モリブデン膜バリア層を10nm成膜する際の複数の成膜条件と、そのときの窒化モリブデン膜の膜密度およびバリア性とを示す図である。図6Bは、本実施の形態に係る薄膜トランジスタにおける窒化モリブデン膜を10nm成膜するときの窒素流量比と成膜した窒化モリブデン膜の膜密度との関係を示す図である。なお、図6Bにおける窒化モリブデン膜の成膜条件は、図6Aおよび上述の図2のgで説明したときの条件と同じであり、ソース電極およびドレイン電極としては銅を用いた。また、図6Bにおいて、膜密度は、X線反射率法XRR:X-RayReflectometerを用いて測定した。図6Aに示すように、図6Aに示す条件で成膜した膜厚10nmの窒化モリブデン膜Mo2Nは、いずれもバリア性を有することが確認できた。すなわち、いずれの条件においても、ソース電極9Sドレイン電極9Dの銅がチャネル層4に拡散せずに、薄膜トランジスタ10のTFT特性が変動しないことを確認した。このように、アルゴンに対する窒素のガス流量比を1.6以上としてバリア層8を形成することにより、バリア性を有する窒化モリブデンMo2Nが形成されることが確認できた。また、本実施の形態では、窒化モリブデン膜が、図5Bに示すように膜内に過剰窒素が充填された状態となるように、基板1を非加熱状態にしてスパッタ装置内を室温にして窒化モリブデン膜を成膜している。これは、逆に、基板1を加熱して窒化モリブデン膜を成膜してしまうと、窒化モリブデン膜が図5Bに示すような構造にはならないからである。すなわち、基板1を加熱して例えば100°Cに加熱して窒化モリブデン膜を成膜すると、窒化モリブデン膜内の過剰窒素は膜外に出てしまい、膜内の結晶粒界あるいは結晶粒内の欠陥や空隙には過剰窒素が充填されず、図5Aのように、窒化モリブデン膜内には、銅の拡散経路として結晶粒界あるいは結晶粒内の欠陥や空隙が存在する状態となってしまう。この場合、窒化モリブデン膜であっても、薄膜化すると銅の拡散を遮断することができず、バリア性が低下してしまうことになる。このように、窒化モリブデン膜を室温で成膜することによって、窒素が膜から離脱しにくくなり、種々の条件のガス流量比において従来の窒化モリブデン膜よりも膜の組成を窒素リッチとすることができる。なお、図6Aでは示していないが、窒素のガス流量のみを、2.4sccm、5.5sccmとして、膜厚10nmのバリア層8をそれぞれ成膜した場合においても、バリア性を有する窒化モリブデン膜を形成することができることを確認した。また、図6Bに示すように、窒素N2のガス流量比が増加するに従って窒化モリブデン膜Mo2Nの膜密度が低下することが分かった。本実施の形態では、アルゴンのガス流量を一定にして成膜しているので、図6Bは、窒素のガス流量が増加するに従って窒化モリブデン膜の膜密度が低下していることも示している。このように、窒素のガス流量の増加とともに膜密度が低下するということは、窒素のガス流量の増加とともに窒化モリブデン膜の体積が膨張していることを意味する。そして、図6Bに示す結果から、窒素のガス流量比が0より大きく1.0未満の場合は、窒化モリブデン膜の膜密度の範囲は、7.5~10.5g/cm3であることが分かった。以上、本実施の形態に係る薄膜トランジスタ10によれば、ソース電極9Sまたはドレイン電極9Dとチャネル層4との間に形成されたバリア層8が、膜密度が7.5~10.5g/cm3であるMo2Nからなる窒化モリブデン膜によって構成されており、バリア層を通過しようとする不純物の拡散経路が窒素によって充填された膜構造となっている。これにより、バリア層8を数nm~数十nm程度までに薄膜化したとしても、ソース電極9Sまたはドレイン電極9Dに含まれる銅の拡散を当該バリア層によって遮断することができるので、銅がチャネル層4に侵入することを防止することができる。すなわち、ソース電極9Sドレイン電極9Dを形成した後の熱プロセスの際における熱を受けてソース電極9Sドレイン電極9Dに含まれる銅が熱拡散した場合であっても、あるいは、TFT動作中に発生する熱によって上記銅が熱拡散した場合であっても、拡散した銅はバリア層8によって遮断されてチャネル層4に到達しない。よって、チャネル層4が銅によって汚染されないので、薄膜トランジスタのTFT特性オフ特性等が劣化することを防止することができる。なお、熱プロセスとしては、プラズマCVDによってSiN等のパッシベーション膜を成膜する工程300°C、30分程度、または、トップメタルを形成するためにソース電極ドレイン電極上にプラズマCVDによってSiO等の層間絶縁膜を成膜する工程等がある。さらに、本実施の形態では、バリア層8を薄膜化することができるので、低コストでウェットエッチングの加工性に優れた配線を実現することができる。次に、本実施の形態に係る薄膜トランジスタ10のバリア層8におけるバリア効果の検証実験を行ったので、以下、この実験結果について、図7A、図7B、図8Aおよび図8Bを用いて説明する。この実験では、バリア層がモリブデン膜である比較例に係る薄膜トランジスタにおけるソース電極ドレイン電極の銅の拡散状態と、バリア層が窒化モリブデン膜である本実施の形態に係る薄膜トランジスタにおけるソース電極ドレイン電極の銅の拡散状態とを、SIMSによって調べた。図7Aおよび図7Bは、バリア層がモリブデン膜である比較例に係る薄膜トランジスタを構成する膜中に含まれる元素をSIMSによって測定した結果を示しており、図7Aは、熱処理前の測定結果を示す図であり、図7Bは、熱処理後の測定結果を示す図である。また、図8Aおよび図8Bは、バリア層が窒化モリブデン膜である本実施の形態に係る薄膜トランジスタを構成する膜中に含まれる元素をSIMSによって測定した結果を示しており、図8Aは、熱処理前の測定結果を示す図であり、図8Bは、熱処理後の測定結果を示す図である。なお、この実験では、熱処理として350°Cで60分のアニールを行った。なお、図7A、図7B、図8Aおよび図8Bの測定に用いた薄膜トランジスタは、図1に示す薄膜トランジスタと同様の構成であり、ソース電極9Sドレイン電極9Dとして銅膜を100nm、バリア層8としてモリブデン膜または窒化モリブデン膜を10nm、非晶質半導体層6としてアモルファスシリコン膜を30nmで成膜したコンタクト層7はなし。また、この測定は、バックサイドSIMSであって、積層方向に含まれる元素の濃度または二次電子強度を測定したものであり、分析用1次イオンビームをO2とし、1次イオンエネルギーを3keVとし、2次イオン極性をpositiveとした。図7Aおよび図7Bに示すように、バリア層として10nmのモリブデンMo膜を形成した比較例に係る薄膜トランジスタの場合は、熱処理後図7Bにおいて、ソース電極ドレイン電極の銅がシリコンの中に拡散していることが分かる。一方、図8Aおよび図8Bに示すように、バリア層として10nmの窒化モリブデンM2N膜を形成した本実施の形態に係る薄膜トランジスタの場合は、熱処理後図8Bにおいてもソース電極ドレイン電極の銅がシリコンの中に拡散しておらず、銅は、窒化モリブデン膜によってブロックされていることが分かる。このように、10nmという薄膜化されたバリア層を備える薄膜トランジスタにおいて、バリア層が従来のモリブデン膜からなる場合についてはバリア層のバリア効果が低下することになるが、バリア層が本実施の形態のように窒化モリブデン膜からなる場合についてはバリア層のバリア効果が低下することはない。次に、薄膜トランジスタにおいて、銅膜からなるソース電極ドレイン電極とバリア層との積層膜について、アニール時間とシート抵抗との関係に関して、図9を用いて説明する。図9は、薄膜トランジスタにおける銅膜からなるソース電極ドレイン電極とバリア層との積層膜に関して、アニール時間とシート抵抗との関係を示す図である。なお、図9では、バリア層なしの場合×、バリア層として5nmのモリブデンMo膜を形成した場合△、バリア層として窒素流量40sccmで5nmの窒化モリブデンMo2N膜を形成した場合○、バリア層として窒素流量60sccmで5nmの窒化モリブデンMo2N膜を形成した場合□、バリア層として窒素流量80sccmで5nmの窒化モリブデンMo2N膜を形成した場合の5つの試料について測定した。図9に示すように、バリア層なしの場合×と、バリア層としてモリブデン膜を形成した場合△とについては、アニールによってシート抵抗が上昇してしまう。これに対して、バリア層として窒化モリブデン膜を形成した場合はいずれも、アニールによってシート抵抗は変動しなかった。これにより、バリア層として窒化モリブデン膜を形成することによって、5nmという薄膜のバリア層であっても、バリア性を確保できることが分かった。次に、薄膜トランジスタにおいて、銅膜からなるソース電極ドレイン電極とバリア層との積層膜について、シート抵抗上昇比と配線幅減少率との窒化モリブデン膜の膜厚依存性に関して、図10を用いて説明する。図10は、薄膜トランジスタにおける銅膜からなるソース電極ドレイン電極とバリア層との積層膜に関して、シート抵抗上昇比と配線幅減少率との窒化モリブデン膜の膜厚依存性を示す図である。なお、図10において、シート抵抗上昇比は、アニール30分後における積層膜のシート抵抗に対するアニール90分後における積層膜のシート抵抗を示している。また、配線幅減少率は、銅膜と窒化モリブデン膜との積層膜からなるソース配線ドレイン配線をウェットエッチングによりパターニングする際に、下層の窒化モリブデン膜をエッチングする時に上層の銅膜もエッチングされることによって減少する配線幅の減少率を示している。なお、銅のエッチングレートは窒化モリブデン膜のエッチングレートの15倍もあるので、銅配線の予定外のエッチングを極力抑えるためには窒化モリブデン膜は極力薄いことが好ましい。銅膜からなるソース電極ドレイン電極と窒化モリブデン膜からなるバリア層との積層膜について、シート抵抗上昇比と配線減少率とを考慮すると、窒化モリブデン膜の膜厚は、2nm以上30nm以下とすることが好ましい。さらに、積層膜のシート抵抗上昇比は1.15以下とすることがより好ましいので、図10に示すように、窒化モリブデン膜の膜厚は3nm以上とすることが好ましい。また、配線としての銅膜の減少率は15以下とすることがより好ましいので、図10に示すように、窒化モリブデン膜の膜厚は25nm以下とすることが好ましい。このように、銅膜と窒化モリブデン膜との積層膜について、シート抵抗上昇比と配線減少率とを考慮すると、窒化モリブデン膜バリア層の膜厚は、2nm以上30nm以下とすることが好ましく、さらには、3nm以上25nm以下とすることがより好ましい。次に、本発明の実施の形態に係る表示装置について、図11を用いて説明する。本発明の実施の形態に係る表示装置では、上記の実施の形態に係る薄膜トランジスタが用いられており、本実施の形態では、表示装置として有機EL表示装置を例にして説明する。図11は、本発明の実施の形態に係る有機EL表示装置の一部切り欠き斜視図である。上記の実施の形態に係る薄膜トランジスタは、有機EL表示装置におけるアクティブマトリクス基板のスイッチングトランジスタまたは駆動トランジスタとして用いることができる。図11に示すように、本実施の形態に係る有機EL表示装置20は、アクティブマトリクス基板TFTアレイ基板21と、アクティブマトリクス基板21においてマトリクス状に配置された複数の画素22と、複数の画素22のそれぞれに対応して形成された有機EL素子23と、画素22の行方向に沿って形成された複数の走査線ゲート配線27と、画素22の列方向に沿って形成された複数の映像信号線ソース配線28と、映像信号線28と並行して形成された電源線29不図示とを備える。有機EL素子23は、アクティブマトリクス基板21上に順次積層された、陽極24、有機EL層25および陰極26を有する。なお、陽極24は、実際には画素22に対応して複数形成される。また、有機EL層25も画素22に対応して複数形成されるとともに、それぞれ、電子輸送層、発光層、正孔輸送層等の各層が積層されて構成されている。次に、上記有機EL表示装置20における画素22の回路構成について、図12を用いて説明する。図12は、本発明の実施の形態に係る薄膜トランジスタを用いた画素の回路構成を示す図である。図12に示すように、各画素22は、直交する走査線27と映像信号線28とによって区画されており、駆動トランジスタ31と、スイッチングトランジスタ32と、コンデンサ33と、有機EL素子23とを備える。駆動トランジスタ31は、有機EL素子23を駆動するトランジスタであり、また、スイッチングトランジスタ32は、画素22を選択するためのトランジスタである。駆動トランジスタ31において、ゲート電極31Gがスイッチングトランジスタ32のドレイン電極32Dに接続され、ソース電極31Sが中継電極不図示を介して有機EL素子23のアノードに接続され、ドレイン電極31Dが電源線29に接続される。また、スイッチングトランジスタ32において、ゲート電極32Gは走査線27に接続され、ソース電極32Sは映像信号線28に接続され、ドレイン電極32Dはコンデンサ33および駆動トランジスタ31のゲート電極31Gに接続されている。この構成において、走査線27にゲート信号が入力されて、スイッチングトランジスタ32がオン状態になると、映像信号線28を介して供給された映像信号電圧がコンデンサ33に書き込まれる。コンデンサ33に書き込まれた映像信号電圧は、1フレーム期間を通じて保持され、この保持された映像信号電圧により、駆動トランジスタ31のコンダクタンスがアナログ的に変化し、発光階調に対応した駆動電流が有機EL素子23のアノードからカソードへと流れて有機EL素子23が発光する。なお、本実施の形態では、有機EL素子を用いた有機EL表示装置について説明したが、アクティブマトリクス基板が用いられる他の表示装置にも適用することができる。また、このように構成される表示装置については、フラットパネルディスプレイとして利用することができ、テレビジョンセット、パーソナルコンピュータ、携帯電話などのあらゆる表示パネルを有する電子機器に適用することができる。以上、本発明の実施の形態に係る薄膜トランジスタおよびその製造方法並びに表示装置について説明したが、本発明は、上記の実施の形態に限定されるものではない。例えば、上記の実施の形態では、バリア層を成膜する際において、窒素ガスとともに不活性ガスとしてアルゴンを導入したが、窒素ガスとともに導入するガスとしてはアルゴンに限らず、キセノンやクリプトン等の他の希ガスを用いることもできる。また、上記の実施の形態では、非晶質半導体層6とバリア層8との間にコンタクト層7を形成したが、コンタクト層7は必ずしも設ける必要はない。あるいは、コンタクト層7は、n層としたが、n層に加えてn-層等との積層構造からなるコンタクト層としても構わない。また、上記の実施の形態では、チャネル層4とコンタクト層7との間に非晶質半導体層6を形成したが、非晶質半導体層6は必ずしも形成する必要はない。また、この非晶質半導体層6は、チャネル保護層5を介して離間して形成したが、離間せずにチャネル保護層5とチャネル層4との間に形成しても構わない。また、上記の実施の形態では、チャネル保護層5を備えるチャネル保護型の薄膜トランジスタとしたが、チャネル保護層5を形成せずに、チャネルエッチング型の薄膜トランジスタとしても構わない。また、上記の実施の形態では、チャネル層4としてシリコン膜を用いたが、シリコン膜以外の半導体膜を用いることができる。例えば、ゲルマニウムGeまたはSiGeからなる半導体膜を結晶化させてチャネル層4を形成することもできる。さらに、チャネル層4は、n型半導体およびp型半導体のいずれであってもよい。またさらには、チャンネル層4は酸化物半導体であってもよい。また、上記の実施の形態では、ソース電極9S、ドレイン電極9D、ソース配線およびドレイン配線の前駆体膜であるソースドレイン金属膜9の材料は銅としたが、アルミニウムAlとしても構わない。すなわち、上記の実施の形態におけるバリア層8は、窒素が充填された構造であり、アルミニウムの拡散を遮断することができるので、アルミニウム電極アルミニウム配線に対してもバリア性を有する。なお、その他、各実施の形態に対して当業者が思いつく各種変形を施して得られる形態や、本発明の趣旨を逸脱しない範囲で各実施の形態における構成要素および機能を任意に組み合わせることで実現される形態も本発明に含まれる。