基体と、前記基体に搭載された第1及び第2の半導体チップと、前記基体に搭載され、前記第1及び第2の半導体チップの動作を制御する制御信号を出力する第3の半導体チップと、前記基体に搭載され、受信側端子が前記第3の半導体チップに接続し、送信側端子が前記第1の半導体チップに接続する第1の送信トランスと、前記基体に搭載され、受信側端子が前記第3の半導体チップに接続し、送信側端子が前記第2の半導体チップに接続する第2の送信トランスとを備え、前記第1の送信トランスと前記第2の送信トランスをそれぞれ介して、前記第3の半導体チップから前記第1の半導体チップと前記第2の半導体チップに前記制御信号が送信されることを特徴とする半導体装置。前記第1の送信トランスに隣接して配置され、受信側端子が前記第1の半導体チップに接続し、送信側端子が前記第3の半導体チップに接続する第1の受信トランスを更に備え、前記第1の受信トランスを介して、前記制御信号に対応した戻り信号が前記第1の半導体チップからの前記第3の半導体チップに送信されることを特徴とする請求項1に記載の半導体装置。前記第1の送信トランスと前記第1の受信トランスが、前記基体に搭載された単一の基板に形成されていることを特徴とする請求項2に記載の半導体装置。前記第2の送信トランスに隣接して配置され、受信側端子が前記第2の半導体チップに接続し、送信側端子が前記第3の半導体チップに接続する第2の受信トランスを更に備え、前記第2の受信トランスを介して、前記制御信号に対応した戻り信号が前記第2の半導体チップからの前記第3の半導体チップに送信されることを特徴とする請求項1乃至3のいずれか1項に記載の半導体装置。前記第2の送信トランスと前記第2の受信トランスが、前記基体に搭載された単一の基板に形成されていることを特徴とする請求項4に記載の半導体装置。前記第3の半導体チップが、前記第1の送信トランスと前記第2の送信トランス間に配置されていることを特徴とする請求項1乃至5のいずれか1項に記載の半導体装置。前記第1及び第2の送信トランスが、コア材の対向する2つの主面上にそれぞれ配置され、前記コア材を貫通する貫通部で互いの端部が接続された2つの導電性薄膜パターンによりそれぞれ構成される第1及び第2のインダクタと、前記第1及び第2のインダクタ間に配置された絶縁体層とを備える基板トランスであることを特徴とする請求項1乃至6のいずれか1項に記載の半導体装置。しかしながら、信号伝達にトランスを使用する技術については、十分な検討がなされていない。本発明は、信号伝達にトランスが使用され、半導体チップ間の絶縁分離が向上された半導体装置を提供することを目的とする。本発明の一態様によれば、イ基体と、ロ基体に搭載された第1及び第2の半導体チップと、ハ基体に搭載され、第1及び第2の半導体チップの動作を制御する制御信号を出力する第3の半導体チップと、ニ基体に搭載され、受信側端子が第3の半導体チップに接続し、送信側端子が第1の半導体チップに接続する第1の送信トランスと、ホ基体に搭載され、受信側端子が第3の半導体チップに接続し、送信側端子が第2の半導体チップに接続する第2の送信トランスとを備え、第1の送信トランスと第2の送信トランスをそれぞれ介して、第3の半導体チップから第1の半導体チップと第2の半導体チップに制御信号が送信される半導体装置が提供される。本発明によれば、信号伝達にトランスが使用され、半導体チップ間の絶縁分離が向上された半導体装置を提供できる。次に、図面を参照して、本発明の実施形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、厚みと平面寸法との関係、各部の長さの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な寸法は以下の説明を参酌して判断すべきものである。又、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。又、以下に示す実施形態は、この発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の技術的思想は、構成部品の形状、構造、配置等を下記のものに特定するものでない。この発明の実施形態は、特許請求の範囲において、種々の変更を加えることができる。本発明の実施形態に係る半導体装置1は、図1に示すように、基体10に搭載された第1の半導体チップ11、第2の半導体チップ12、第3の半導体チップ13、第1の送信トランス411、及び第2の送信トランス421を備える。第1の送信トランス411は、受信側端子T1が第3の半導体チップ13に接続し、送信側端子T2が第1の半導体チップ11に接続する。第2の送信トランス421は、受信側端子T1が第3の半導体チップ13に接続し、送信側端子T2が第2の半導体チップ12に接続する。ここで、各トランスにおいて、トランスを伝播する信号が外部から入力する端子を受信側端子、外部に信号が出力される端子を送信側端子という以下において同様。第3の半導体チップ13には、第1の半導体チップ11及び第2の半導体チップ12の動作をそれぞれ制御する制御信号SC1、SC2を出力する制御回路図示略が形成されている。第1の半導体チップ11の動作を制御する制御信号SC1は、第1の送信トランス411を介して、第3の半導体チップ13から第1の半導体チップ11に送信される。また、第2の半導体チップ12の動作を制御する制御信号SC2は、第2の送信トランス421を介して、第3の半導体チップ13から第2の半導体チップ12に送信される。図1に示した半導体装置1は、受信側端子T1が第1の半導体チップ11に接続し、送信側端子T2が第3の半導体チップ13に接続する第1の受信トランス412と、受信側端子T1が第2の半導体チップ12に接続し、送信側端子T2が第3の半導体チップ13に接続する第2の受信トランス422を更に備える。第1の受信トランス412を介して、制御信号SC1に対応した第1の半導体チップ11からの戻り信号SR1が第3の半導体チップ13に送信される。また、第2の受信トランス422を介して、制御信号SC2に対応した第2の半導体チップ12からの戻り信号SR2が第3の半導体チップ13に送信される。戻り信号SR1及び戻り信号SR2の詳細については後述する。第1の受信トランス412は第1の送信トランス411に隣接して配置され、第2の受信トランス422は第2の送信トランス421に隣接して配置されている。図1に示した例では、第1の送信トランス411と第1の受信トランス412は、第1のトランス基板410に形成され、第2の送信トランス421と第2の受信トランス422は、第2のトランス基板420に形成されている。ただし、第1の送信トランス411と第1の受信トランス412とを異なる基板にそれぞれ形成し、第2の送信トランス421と第2の受信トランス422とを異なる基板にそれぞれ形成してもよい。なお、製造工程の効率や省スペース化を考慮すると、第1の送信トランス411と第1の受信トランス412を単一の基板に形成し、第2の送信トランス421と第2の受信トランス422を単一の基板に形成することが好ましい。第1のトランス基板410及び第2のトランス基板420は、構造例は後述するが、導電性薄膜パターンと絶縁体層を積層した構造を有するプリント基板などを採用可能である。例えば、第1の送信トランス411、第1の受信トランス412、第2の送信トランス421、及び第2の受信トランス422は、パルス信号が伝播可能なパルストランスである。したがって、半導体装置1において、制御信号SC1が第3の半導体チップ13から第1の半導体チップ11に伝播するチャンネルは、第1の送信トランス411を用いた絶縁構造である。また、戻り号SR1が第1の半導体チップ11から第3の半導体チップ13に伝播するチャンネルは、第1の受信トランス412を用いた絶縁構造である。同様に、制御信号SC2が第3の半導体チップ13から第2の半導体チップ12に伝播するチャンネルは、第2の送信トランス421を用いた絶縁構造であり、戻り号SR2が第2の半導体チップ12から第3の半導体チップ13に伝播するチャンネルは、第2の受信トランス422を用いた絶縁構造である。図1に示すように、第1の送信トランス411と第1の受信トランス412が形成された第1のトランス基板410と、第2の送信トランス421と第2の受信トランス422が形成された第2のトランス基板420とは、第3の半導体チップ13を挟んで対向するように基体10上に配置されている。このため、半導体装置1においては、第1の半導体チップ11又は第2の半導体チップ12において生じる電磁ノイズは、第1の半導体チップ11と第2の半導体チップ12間で分離される。つまり、第1の半導体チップ11と第2の半導体チップ12とが互いに干渉することがない。なお、第1の送信トランス411と第1の受信トランス412が隣接して配置され、第2の送信トランス421と第2の受信トランス422が隣接して配置されているが、相互ノイズによる影響は小さい。第1の半導体チップ11や第2の半導体チップ12には、例えば外部素子31、32を駆動する駆動回路図示略がそれぞれ形成されている。そして、半導体装置1から、外部素子31を駆動する駆動信号SD1が外部素子31に出力され、外部素子32を駆動する駆動信号SD2が外部素子32に出力される。外部素子31、32は、例えば絶縁ゲートバイポーラトランジスタIGBTなどである。このとき、第1の半導体チップ11と第2の半導体チップの駆動能力は同等でもよいし、異なっていてもよい。第1の半導体チップ11、第2の半導体チップ12、第3の半導体チップ13には、それぞれの半導体チップに電力を供給する個別の電源回路図示略が用意されており、第1の半導体チップ11と第2の半導体チップ12にそれぞれ要求される駆動能力に応じて、各電源回路の仕様が設定される。例えば、10A程度の出力電流を実現するために、第1の半導体チップ11の駆動能力を高く設定し、第1の半導体チップ11が駆動する外部素子31として最大定格の大きな1つのIGBTを用意する。これにより、外部素子31の高速のオンオフ動作が可能である。半導体装置1は、例えばハイブリッド車の車載電子回路システムの一部として使用することができる。具体的には、第1の半導体チップ11をハイブリッド車の高電圧系回路を駆動する駆動装置として使用し、第2の半導体チップ12をハイブリッド車の低電圧系回路を駆動する駆動装置として使用する。ここで、低電圧系回路は、車載電子回路、ヘッドライトやウィンカーなどの灯光類、ガソリンエンジンやディーゼルエンジンなどの内燃機関の発火装置などの、12V系若しくは24V系バッテリーによって電源が供給される回路である。高電圧系回路は、電気モータを駆動する回路などである。電気モータを駆動するためには、例えば200V系バッテリーの出力を500V~900Vの高電圧に昇圧する。なお、第1の半導体チップ11及び第2の半導体チップ12の動作を制御する制御信号SC1、SC2は、例えばマイクロプロセッサ2から送信される制御信号SCの内容に応じて、第3の半導体チップ13が第1の半導体チップ11と第2の半導体チップ12のいずれかに振り分ける。また、既に述べたように、第3の半導体チップ13は、第1の半導体チップ11からの戻り信号SR1を第1の受信トランス412を介して受信し、第2の半導体チップ12からの戻り信号SR2を第2の受信トランス422を介して受信する。戻り信号SR1は、制御信号SC1を受信した第1の半導体チップ11の動作に応じて値が定まるように発生される。第3の半導体チップ13は、制御信号SC1と戻り信号SR1とを参照して、第1の半導体チップ11が正常に動作しているか否かを判定する。例えば、第1の半導体チップ11が正常動作していれば制御信号SC1の反転信号として戻り信号SR1が発生するようにしておき、第3の半導体チップ13が制御信号SC1と戻り信号SR1の否定排他的論理和XNOR信号を生成する。そして、XNOR信号が0であれば第1の半導体チップ11は正常動作していると判定され、XNOR信号が1であれば第1の半導体チップ11は正常動作していないと判定される。同様にして、第3の半導体チップ13は、制御信号SC2と戻り信号SR2とを参照して、第2の半導体チップ12が正常に動作しているか否かを判定する。第1の半導体チップ11と第2の半導体チップ12の少なくともいずれかが正常に動作していないと判断した場合は、第3の半導体チップ13は、例えば半導体装置1の動作を停止させる。上記のように、制御信号SC1、SC2と戻り信号SR1、SR2とを比較することにより、半導体装置1に低電圧ロックアウト回路、異常負荷検出回路、ソフトシャットダウン回路などを搭載して、異常時の対応についてフェイルセーフ設計とすることができる。次に、第1の送信トランス411、第1の受信トランス412、第2の送信トランス421及び第2の受信トランス422の構造例について説明する。上記の各トランスについて、例えば図2に示すような、平面上に渦巻き状の導電性薄膜パターンを配置してなるプレーナインダクタを用いた構造を採用可能である。図2に示した例では、平板状のコア材45の表面45sと裏面45rにプレーナインダクタLa、Lbをそれぞれ形成し、コア材45を貫通する貫通部45hでプレーナインダクタLaの端部とプレーナインダクタLbの端部とを接続することにより、1つのインダクタLを形成する。プレーナインダクタLa、Lbの導電性薄膜パターン材料には、例えば銅箔などを使用できる。また、コア材45にはエポキシ材などを採用可能である。半導体装置1の小型化のためには、インダクタLのサイズは小さいことが好ましく、例えば、プレーナインダクタLa、LbのラインアンドスペースL/Sは50μm/50μmである。絶縁体層を挟んで2つのインダクタLを積層することにより、第1の送信トランス411、第1の受信トランス412、第2の送信トランス421及び第2の受信トランス422として採用可能な基板トランスが形成される。例えば、図3に示すように、絶縁体層401を介してインダクタL1とインダクタL2とが平面的に見た場合に重なる領域に、基板トランス40が形成される。図3中に示した矢印は、基板トランス40の磁界イメージである。図3に示した例では、コア材451の表面及び裏面にそれぞれ配置されたプレーナインダクタL1a、L1bからなるインダクタL1と、コア材452の両面にそれぞれ配置されたプレーナインダクタL2a、L2bからなるインダクタL2とが、絶縁体層401を挟んで積層されてトランス基板400が構成されている。結合度向上のために、インダクタL1とインダクタL2の中心は重ならないようにすることが好ましい。絶縁体層401には、例えばエポキシ材などのプリプレグを採用可能である。なお、インダクタL1、絶縁体層401及びインダクタL2からなる積層体の上下に、例えばソルダーレジスト402、403が配置されて、トランス基板400が形成される。トランス基板400の厚みは、例えば第1の半導体チップ11、第2の半導体チップ12、第3の半導体チップ13の高さと合うように設定される。例えば、トランス基板400の厚みは400μm程度に設定される。また、インダクタL1とインダクタL2間の絶縁体層401の膜厚は、例えば100μm程度に設定される。プレーナインダクタL1aの一方の端部とプレーナインダクタL1bの一方の端部は接続され、プレーナインダクタL1aの他方の端部はトランス基板400の表面に配置されたパッドP1aに接続され、プレーナインダクタL1bの他方の端部はトランス基板400の表面に配置されたパッドP1bに接続される。同様に、プレーナインダクタL2aの一方の端部とプレーナインダクタL2bの一方の端部は接続され、プレーナインダクタL2aの他方の端部はトランス基板400の表面に配置されたパッドP2aに接続され、プレーナインダクタL2bの他方の端部はトランス基板400の表面に配置されたパッドP2bに接続される。プレーナインダクタL1a、L1b、L2a、L2bとパッドP1a、P1b、P2a、P2bとは、例えば図3に示すように、トランス基板400を貫通するスルーホールに導電性材料を埋め込んだプラグ405によって、電気的に接続される。例えば、トランス基板400のパッドP1a、P1bは基板トランス40の受信側端子として使用され、トランス基板400のパッドP2a、P2bは基板トランス40の送信側端子として使用される。このとき、第1の送信トランス411に図3に示した構造を採用した場合に、パッドP1a、P1bに第3の半導体チップ13の出力端子が接続され、パッドP2a、P2bに第1の半導体チップ11の入力端子が接続される。これにより、パルス信号の制御信号SC1が第3の半導体チップ13から第1の半導体チップ11に伝達される。また、パッドP1a、P1bに第1の半導体チップ11の出力端子が接続され、パッドP2a、P2bに第3の半導体チップ13の入力端子が接続されることにより、パルス信号の戻り信号SR1が第1の半導体チップ11から第3の半導体チップ13に伝達される。同様に、パッドP1a、P1bに第3の半導体チップ13の出力端子を接続し、パッドP2a、P2bに第2の半導体チップ12の入力端子を接続することにより、制御信号SC2が第3の半導体チップ13から第2の半導体チップ12に伝達される。パッドP1a、P1bに第2の半導体チップ12の出力端子を接続し、パッドP2a、P2bに第3の半導体チップ13の入力端子を接続することにより、戻り信号SR2が第2の半導体チップ12から第3の半導体チップ13に伝達される。なお、既述したように、第1の送信トランス411として使用する基板トランス40と第1の受信トランス412として使用する基板トランス40とは、第1のトランス基板410に形成されることが好ましい。また、第2の送信トランス421として使用する基板トランス40と第2の受信トランス422として使用する基板トランス40とは、第2のトランス基板420に形成されることが好ましい。図1に示した半導体装置1は、例えばモールド封止などにより、パッケージ化される。なお、基体10には、例えば銅合金フレームなどを採用可能である。以上に説明したように、本発明の実施形態に係る半導体装置1によれば、信号が伝播する経路にトランスを使用することにより、半導体チップ間の電磁ノイズが分離される。更に、第1~第3の半導体チップ11、12、13及び第1、第2のトランス基板410、420が基体10上に搭載されるため、パッケージの小型化が可能である。その結果、半導体チップ間の絶縁分離が向上され、且つ小型化、低価格化、高速化された半導体装置1を提供できる。例えば、出力が大きく、且つ電磁ノイズによる半導体チップ間の干渉が抑制された半導体装置を実現できる。本発明の実施形態と異なり、信号伝播経路にオプティカルデバイスを使用した場合には、発光ダイオードなどの発光素子の輝度が劣化することにより受光素子の受光特性が低下し、信号伝達応答性が低くなる。更に、オプティカルデバイスが高温環境下に置かれると発光素子の輝度の劣化や受光素子の受光特性の低下が速くなり、耐用年数が短くなる。これに対し、本発明の実施形態に係る半導体装置1では、信号伝播経路にオプティカルデバイスではなくトランスを使用するため、信号の伝達応答性が低下することなく、且つ耐用年数が短くなることもない。例えば、環境温度が高温になる車載用としても、実施形態に係る半導体装置1は好適である。なお、基体10に銅合金フレームなどを採用した場合に、銅合金フレームの半導体チップ搭載部であるダイパッドを3分割して、第1~第3の半導体チップ11、12、13をそれぞれ別個のダイパッドに搭載する。これにより、第1~第3の半導体チップ11、12、13は、電気的電磁的に互いに絶縁分離される。第1の半導体チップ11を搭載したダイパッドと第3の半導体チップ13を搭載したダイパッドとの間隔を広げ、広げた空間に第1のトランス基板410を跨がせるように配置することによって、銅合金フレームの厚みを抑制できる。同様に、第2の半導体チップ12を搭載したダイパッドと第3の半導体チップ13を搭載したダイパッド間隔を広げ、広げた空間に第2のトランス基板420を跨がせるように配置することによって、銅合金フレームの厚みを抑制できる。その結果、パッケージの厚み方向でも半導体装置1の小型化が可能である。その他の実施形態上記のように、本発明は実施形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施形態、実施例及び運用技術が明らかとなろう。例えば、上記の実施形態では半導体装置1の制御信号SCが入力される端面と駆動信号SD1、SD2が出力される端面とが対向するように、第1の半導体チップ11や第2の半導体チップ12などが配置された例を示したが、図4に示すように、制御信号SCが入力される端面からみて左右の端面から駆動信号SD1、SD2を出力するようにしてもよい。このように、本発明はここでは記載していない様々な実施形態等を含むことは勿論である。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。