"基板上に窒化膜を形成する工程と、前記基板上に形成された窒化膜を窒化水素ラジカルNHに曝し、膜質を改変する工程と、を含み、前記膜質を改変する工程は、KrあるいはArガスと窒素および水素を含むガスの混合ガス中にプラズマをマイクロ波により励起する工程と、前記窒化膜を前記プラズマに曝す工程とよりなることを特徴とする窒化膜の形成方法。前記膜質を改変する工程は、550°C以下の基板温度において実行されることを特徴とする請求項1記載の窒化膜の形成方法。処理室内に、KrあるいはArよりなる不活性ガスと窒素および水素を含むガスとを導入し、マイクロ波により励起することによりプラズマを形成する工程と、前記処理室中に処理ガスを導入し、前記処理ガスの前記プラズマによる活性化により、前記処理室中において基板上に窒化膜を堆積する工程とよりなる窒化膜の形成方法であって、前記窒化膜は、堆積と同時に、前記プラズマ中に生成する窒化水素ラジカルNHにより処理されることを特徴とする窒化膜の形成方法。処理室内に、KrあるいはArよりなる不活性ガスと、酸素ガスと、窒素および水素を含むガスとを導入し、マイクロ波により励起することによりプラズマを形成する工程と、前記処理室中に処理ガスを導入し、前記処理ガスの前記プラズマによる活性化により、前記処理室中において基板上に酸窒化膜を堆積する工程とよりなる酸窒化膜の形成方法であって、前記酸窒化膜は、堆積と同時に、前記プラズマ中に生成する原子状酸素および窒化水素ラジカルにより処理されることを特徴とする酸窒化膜の形成方法。処理室中において、基板上にターゲットのスパッタリングにより、窒化膜を堆積する工程と、前記処理室中において、KrあるいはArよりなる不活性ガスと窒素と水素を含むガスとをマイクロ波励起することにより、プラズマを形成する工程と、前記プラズマ中に生成された窒化水素ラジカルNHにより、前記窒化膜を処理する工程とよりなることを特徴とする窒化膜のスパッタリング方法。基板上へのゲート絶縁膜の形成方法であって、基板表面に窒化膜を形成する工程と、前記窒化膜を、窒化水素ラジカルNHにより処理する工程と、前記前記処理された窒化膜上に、高誘電体膜を堆積する工程と前記高誘電体膜の表面を、窒化水素ラジカルNHにより処理し、窒化膜を形成する工程とよりなることを特徴とするゲート絶縁膜の形成方法。このように構成された積層構造のフラッシュメモリセルでは、情報の書き込み時にドレイン1702に約5~7Vを印加し、さらにコントロールゲート1708に12V程度以上の高電圧を印加することにより、ドレイン領域1702付近に発生するチャネルホット電子をトンネル絶縁膜1703を通してフローティングゲートに蓄積する。また、このようにして蓄積された電子を消去するときには、ドレイン領域1702をフローティングにし、コントロールゲート1708を接地し、ソース領域1701に12V程度以上の高電圧を印加することで、前記フローティングゲート1704に蓄積された電子を前記ソース領域1701に引き抜く。しかし、かかる従来のフラッシュメモリ素子は、情報の書き込み及び消去動作時に高電圧を必要とし、かかる高電圧の印加によって多量の基板電流が発生して、トンネル絶縁膜が劣化し、素子の特性の低下を招くという問題点があった。また、高電圧印加が原因となって、書き換え回数の制限や過消去等の問題を内包していた。従来のフラッシュメモリ素子において高電圧を印加しなければならない原因は、絶縁膜1705、1706および1707からなるONO膜の膜厚が厚いことにある。従来の成膜技術では、フローティングゲート1704上に前記絶縁膜1705として酸化膜を形成する際に熱酸化等の高温処理を使うとポリシリコンゲート1704と前記酸化膜との界面がサーマルバジェット等の影響で粗悪になってしまう問題が生じていた。一方、この問題を回避するためにCVD等の低温処理でかかる酸化膜を形成しようとした場合、高品質で薄膜の酸化膜を形成することが困難であった。このような理由で、従来のフラッシュメモリ素子では絶縁膜1705、1706、1707の膜厚を厚くすることで絶縁膜のリーク電流を抑制せざるを得なかった。しかし絶縁膜1705、1706、1707の膜厚を厚くしなければならないことから、かかる従来のフラッシュメモリ素子では書き込みおよび消去電圧が必然的に高くなってしまい、その結果、前記トンネルゲート絶縁膜1703も、高電圧に耐えるよう厚くする必要があった。膜厚が小さくてもリーク電流の少ない優れた膜質の絶縁膜は、フラッシュメモリのみならず、他の様々な半導体装置においても望まれるものである。そこで、本発明は上記の課題を解決した新規で有用な誘電体膜の形成方法を提供することを概括的課題とする。一の側面によれば本発明は、基板上に窒化膜を形成する工程と、前記基板上に形成された窒化膜を窒化水素ラジカルNHに曝し、膜質を改変する工程と、を含み、前記膜質を改変する工程は、KrあるいはArガスと窒素および水素を含むガスの混合ガス中にプラズマをマイクロ波により励起する工程と、前記窒化膜を前記プラズマに曝す工程とよりなることを特徴とする窒化膜の形成方法を提供する。本発明によれば、窒化水素ラジカルNHは前記基板上に形成された窒化膜中に容易に侵入し、前記窒化膜中の欠陥を補償する。その結果、かかる処理を施されたシリコン窒化膜はSi3N4の化学量論組成に近い組成を有し、界面準位が少なく、リーク電流が少ない特徴を有する。さらにかかる処理を施したシリコン窒化膜では、膜中に蓄積される歪が減少する。前記窒化水素ラジカルNHは、Krと酸素の混合ガスをマイクロ波励起することにより、効率的に生成することができる。他の側面によれば本発明は、処理室内に、KrあるいはArよりなる不活性ガスと窒素および水素を含むガスとを導入し、マイクロ波により励起することによりプラズマを形成する工程と、前記処理室中に処理ガスを導入し、前記処理ガスの前記プラズマによる活性化により、前記処理室中において基板上に窒化膜を堆積する工程とよりなる窒化膜の形成方法であって、前記窒化膜は、堆積と同時に、前記プラズマ中に生成する窒化水素ラジカルNHにより処理されることを特徴とする窒化膜の形成方法を提供する。他の側面によれば本発明は、処理室内に、KrあるいはArよりなる不活性ガスと、酸素ガスと、窒素および水素を含むガスとを導入し、マイクロ波により励起することによりプラズマを形成する工程と、前記処理室中に処理ガスを導入し、前記処理ガスの前記プラズマによる活性化により、前記処理室中において基板上に酸窒化膜を堆積する工程とよりなる酸窒化膜の形成方法であって、前記酸窒化膜は、堆積と同時に、前記プラズマ中に生成する原子状酸素および窒化水素ラジカルにより処理されることを特徴とする酸窒化膜の形成方法を提供する。さらに他の側面によれば本発明は、処理室中において、基板上にターゲットのスパッタリングにより、窒化膜を堆積する工程と、前記処理室中において、KrあるいはArよりなる不活性ガスと窒素および水素を含むガスとをマイクロ波励起することにより、プラズマを形成する工程と、前記プラズマ中に生成された窒化水素ラジカルNHにより、前記窒化膜を処理する工程とよりなることを特徴とする酸化膜のスパッタリング方法を提供する。更に他の側面によれば本発明は、基板上へのゲート絶縁膜の形成方法であって、基板表面に窒化膜を形成する工程と、前記窒化膜を、窒化水素ラジカルNHにより処理する工程と、前記前記処理された窒化膜上に、高誘電体膜を堆積する工程と前記高誘電体膜の表面を、窒化水素ラジカルNHにより処理し、窒化膜を形成する工程とよりなることを特徴とするゲート絶縁膜の形成方法を提供する。本発明によれば、KrあるいはArを不活性ガスとしたプラズマに伴い生成した原子状酸素Oあるいは窒化水素ラジカルNHにより、前記基板上に形成された酸化膜あるいは窒化膜あるいは酸窒化膜を処理することにより、前記膜中のダングリングボンドあるいはウィークボンドが終端され、その結果、CVD法等により形成された膜質の劣る絶縁膜であっても、膜質を向上させることが可能になる。以下に、本発明を実施例をあげて詳細に説明する。[第1実施例]まずは、プラズマを用いた低温の酸化膜形成について述べる。図2は、本発明の酸化方法を実現するための、ラジアルラインスロットアンテナを用いたマイクロ波プラズマ処理装置の一例を示す断面図であるWO98/33362号公報参照。本実施例においては、酸化膜形成時のためにKrをプラズマ励起ガスとして使用していることに新規な特徴がある。図2を参照するに、前記マイクロ波プラズマ処理装置は被処理基板103を保持する試料台104を備えた真空容器処理室101を有し、前記処理室101内を真空にし、前記処理室101の壁面の一部に形成したシャワープレート102からKrガスおよびO2ガスを導入することで処理室内の圧力を1Torr程度に設定する。さらにシリコンウェハ等の円形状の基板を前記被処理基板103として加熱機構を持つ試料台104に置き、試料の温度を400°C程度に設定する。この温度設定は200-550°Cの範囲であるのが好ましく、この範囲内であれは以下に述べる結果はほとんど同様のものとなる。次に外部のマイクロ波源に接続された同軸導波管105から、ラジアルラインスロットアンテナ106および誘電体板107を通して、処理室101内に2.45GHzのマイクロ波を供給し、処理室101内に高密度のプラズマを生成する。供給するマイクロ波の周波数が900MHz以上10GHz以下の範囲にあれば、以下に述べる結果はほとんど同様のものとなる。シャワープレート102と基板103の間隔は、本実施例では6cmにしてある。この間隔は狭いほうがより高速な成膜が可能となる。図2のマイクロ波プラズマ処理装置では、前記被処理基板103の表面において1×1012cm3を超えるプラズマ密度を実現することができる。また形成される高密度プラズマはマイクロ波により励起されるため電子温度が低く、被処理基板103の表面におけるプラズマ電位は10V以下となる。このため被処理基板103表面がプラズマにより損傷することがなく、また処理室101のプラズマスパッタリングが生じないため、被処理基板103が汚染されることもない。またプラズマ処理がシャワープレート102と被処理基板103との間の狭い空間においてなされるため、反応生成物は前記空間を速やかに側方へと流れ、試料保持台104の周囲に形成された大容積の空間から排気されるため、非常に均一な処理が可能である。このようにして形成されたKrガスとO2ガスが混合された高密度励起プラズマ中では、中間励起状態にあるKrとO2分子が衝突し、原子状酸素Oが効率よく発生し、この原子状酸素により基板表面が酸化される。従来のシリコン表面の酸化はH2O分子あるいはO2分子により行われ、処理温度は800°C以上と極めて高いものであったが、本発明の原子状酸素による酸化は、550°C以下と十分に低い温度で可能である。また、本発明の酸化膜の改質方法は、550°C以下の低温でできるので、酸化膜中のダングリングボンドを終端している水素を脱離させることなく、酸素欠損を回復させることができる。これは、後で説明する窒化膜あるいは酸窒化膜の形成においても同じである。KrとO2の衝突機会を大きくするには、処理室101内の圧力が高い方が望ましいが、あまり高くすると、発生したO同志が衝突し、O2分子に戻ってしまう。このため当然ながら、最適ガス圧力が存在する。図3に、前記処理室101内でのKrと酸素の圧力比をKr97,酸素3に維持しながら処理室101の全圧を変えたときの、得られる酸化膜の厚さを示す。ただし図3の実験では、シリコン基板温度を400°Cに設定し、酸化処理を10分間行っている。図3を参照するに、前記処理室101内のガス圧が1Torr約133Paの時に得られる酸化膜の膜厚は最大になり、この圧力ないしはその近傍の酸化条件が最適であることがわかる。しかも、この最適圧力は基板シリコンの面方位が100面でも111面でも変わらない。図4は、前記Kr/O2高密度プラズマを用いたシリコン基板表面の酸化処理の際に得られる酸化膜の膜厚と酸化時間との関係を示す。ただし図4中には、シリコン基板の面配向が100面と111面の場合の両方の結果を示している。また図4には、従来の900°Cのドライ熱酸化による酸化時間依存性をも示している。図4を参照するに、基板温度400°C、処理室内圧力1Torr約133PaでのKr/O2高密度プラズマ酸化処理による酸化速度は、基板温度900°Cでの大気圧ドライO2酸化の際の酸化速度よりも速いことがわかる。また、従来の900°Cドライ熱酸化では111面方位シリコンの方が100面方位シリコンよりも酸化膜の成長速度が速いが、Kr/O2高密度プラズマ酸化では、逆に111面方位シリコンの方が100面方位シリコンよりも成長速度が遅くなっているのがわかる。本来Si基板では111面方位の方が100面よりもシリコンの面原子密度が多いので、酸素ラジカルの供給量が同じであれば酸化速度は111面の方が100面よりも遅くなるはずである。Kr/O2高密度プラズマを用いたシリコン基板表面酸化では、この予測通りになっており、111面上にも100面と同様に、緻密な酸化膜が形成されていると考えられる。これに対し従来の熱酸化処理では、111面の酸化速度の方が100面の酸化速度よりも大きくなっているが、このことは形成されている111面の酸化膜が100面上に形成された酸化膜に比べ疎であることを示している。図5は、上記の手順で形成されるシリコン酸化膜中のKr密度の深さ方向分布を、全反射蛍光X線分光装置を用いて調べたものである。ただし図5の実験では、シリコン酸化膜の形成は、Kr中の酸素分圧を3、処理室内の圧力を1Torr約133Paとし、基板温度を400°Cに設定して行っている。図5を参照するに、Krの面密度はシリコン/シリコン酸化膜界面に近接するにつれて減少するが、シリコン酸化膜表面では2×1011cm2程度の密度で含まれる。すなわち図5は、Kr/O2高密度プラズマを用いたシリコン基板表面酸化で形成されるシリコン酸化膜は、膜厚が4nm以上の場合にはKr濃度が実質的に一定で、シリコン/シリコン酸化膜の界面に向かってKr濃度が減少する膜となることを示している。本発明のシリコン酸化膜形成方法によれば、1010cm2以上の面密度のKrがシリコン酸化膜中に含有される。図5の結果は、シリコンの100面上においてもまた111面上においても同様に得られる。図6は、酸化膜の界面準位密度を、低周波C-V測定から求めた結果である。シリコン酸化膜の形成は図2に示した装置を用いて、基板温度400度で成膜した。希ガス中の酸素の分圧は3、処理室内の圧力は1Torr約133Paに固定した。比較のために、900度酸素100の雰囲気で成膜した熱酸化膜の界面準位密度も同時に示す。図6を参照するに、Krガスを用いて成膜した酸化膜の界面準位密度は100面、111面とも低く、900°Cのドライ酸化雰囲気で成膜した100面に形成した熱酸化膜の界面準位密度と同等であることがわかる。これに対し、111面に形成した熱酸化膜の界面準位密度はこれらに比べ1桁以上大きい。これは次のような機構によると考えられる。シリコン結晶を酸化膜側からみると、100面ではシリコン原子の結合手が2本、111面ではシリコンの結合手が1本と3本交互に現れる。そこで従来の111面の熱酸化処理では、111面においてあるシリコン原子の3本の結合手に酸素原子が結合してしまうと、そのシリコン原子の後ろ側の結合手が伸びてウィークボンドになったり、切れてダングリングボンドになったりして界面準位が増加してしまう。これに対し、KrとO2の混合ガスの高密度励起プラズマ酸化を行うと、中間励起状態にあるKrとO2分子が衝突し原子状酸素Oが効率よく発生し、この原子状酸素がウィークボンドやダングリングボンドのところに効率よく達してシリコン-酸素の新たな結合をつくることで、111面においても界面準位を低減すると考えられる。シリコン酸化膜成膜雰囲気におけるKr中での酸素の分圧と、シリコン酸化膜の絶縁耐圧、および、成膜されたシリコン酸化膜中の界面順位密度の関係を、処理室内の圧力を1Torr約133Paで成膜して測定すると、100面、111面とも同様の結果が得られ、Kr中の酸素分圧が3のとき、界面順位密度は最小となり、熱酸化膜中での界面順位密度と同等の値が得られる。また、シリコン酸化膜の絶縁耐圧も、酸素分圧3付近で最大となる。このことから、Kr/O2混合ガスを用いて酸化を行うときの、酸素分圧は2-4が好適である。図7は、シリコン酸化膜成膜時の圧力と、シリコン酸化膜の絶縁耐圧、界面順位密度の関係である。このとき酸素の分圧は3としている。図7を参照するに、成膜時の圧力が1Torr約133Pa付近でシリコン酸化膜の絶縁耐圧は最大となり、界面順位密度は最小となることがわかる。図7の結果から、Kr/O2混合ガスを用いて酸化膜を形成する場合の圧力は、800-1200mTorr約107~約160Paが最適であることがわかる。図7の結果は、シリコンの100面上においても111面上においても、同様に得られる。この他、酸化膜の耐圧特性、リーク特性、ホットキャリア耐性、ストレス電流を流したときのシリコン酸化膜が破壊に至るまでの電荷量QBDCharge-to-Breakdownなどの電気的特性、信頼性敵特性に関して、Kr/O2高密度プラズマを用いたシリコン基板表面酸化による酸化膜は、900°Cの熱酸化と同様の良好な特性が得られた。図8A,8Bは、得られたシリコン酸化膜のストレス電流誘起リーク電流特性を、従来の熱酸化膜の場合と比較して示す。ただし図8A,8Bにおいて酸化膜の膜厚は3.2nmとしている。図8A,8Bを参照するに、従来の熱酸化膜では電荷を注入するとリーク電流が増加するのに対して、本発明のKr/O2によるプラズマ酸化では100C/cm2の電荷を注入しても電流特性に変化がないことがわかる。すなわち、本発明のシリコン酸化膜ではトンネル電流を流しても酸化膜が劣化に至るまでの寿命が極めて長く、フラッシュメモリ素子のトンネル酸化膜として用いるのに最適である。上述したように、Kr/O2高密度プラズマにより成長した酸化膜は、400°Cという低温で酸化しているにもかかわらず、100面、111面とも、従来の100面の高温熱酸化膜と同等ないしはより優れた特性を示している。こうした効果が得られるのは、酸化膜中にKrが含有されることにも起因している。酸化膜中にKrが含有されることにより、膜中やSi/SiO2界面でのストレスが緩和され、膜中電荷や界面準位密度が低減され、シリコン酸化膜の電気的特性が大幅に改善されるためと考えられる。特に、図5に示されるように、密度において1010cm2以上のKrを含むことがシリコン酸化膜の電気的特性、信頼性的特性の改善に寄与していると考えられる。[第2実施例]次に、高密度マイクロ波プラズマを用いた低温での窒化膜形成について述べる。窒化膜形成に使われる装置は図2の装置と同じであり、窒化膜形成時のためにArまたはKrをプラズマ励起ガスとして使用する。すなわち前記真空容器処理室101内を高真空状態に排気し、シャワープレート102から一例としてArガスおよびNH3ガスを導入することにより処理室101内の圧力を100mTorr約13Pa程度に設定する。さらにシリコンウェハ等の円形状の基板103を前記試料台104上に置き、基板温度を約500°Cに設定する。ただし基板温度が400-550°Cの範囲内であれば、ほとんど同様の結果が得られる。次に前記同軸導波管105から、ラジアルラインスロットアンテナ106および誘電体板107を通して処理室内に2.45GHzのマイクロ波を供給し、処理室内に高密度プラズマを生成する。供給するマイクロ波の周波数が900MHz以上10GHz以下の範囲にあれば、ほとんど同様の結果が得られる。またシャワープレート102と基板103の間隔は、本実施例では6cmに設定してある。この間隔は狭いほうがより高速な成膜が可能となる。本実施例では、ラジアルラインスロットアンテナを用いたプラズマ装置を用いて成膜した例を示すが、他の方法を用いてマイクロ波を処理室内に導入してもよい。本実施例では、プラズマ励起ガスにArを使用しているが、Krを用いても同様の結果を得ることができる。また、本実施例では、プラズマプロセスガスにNH3を用いているが、N2とH2などの混合ガスを用いても良い。ArまたはKrとNH3またはN2とH2の混合ガスに励起された高密度プラズマ中では、中間励起状態にあるArまたはKrにより、NHラジカルが効率よく発生し、このNHラジカルにより基板表面が窒化される。従来よりシリコン表面の直接窒化についての報告はなく、窒化膜はプラズマCVD法などにより形成されているが、かかる方法ではトランジスタのゲート膜に使える高品質な窒化膜は得られていなかった。これに対し、本実施例のシリコン窒化によれば、シリコンの面方位を選ばず、100面でも111面でも、低温で高品質な窒化膜を形成することが可能となる。ところで、本発明のシリコン窒化膜形成においては、水素が存在することがひとつの重要な要件である。プラズマ中に水素が存在することにより、シリコン窒化膜中および界面のダングリングボンドがSi-H、N-H結合を形成して終端され、その結果シリコン窒化膜および界面の電子トラップが無くなる。Si-H結合、N-H結合が本発明の窒化膜に存在することはそれぞれ赤外吸収スペクトル、X線光電子分光スペクトルを測定することで確認されている。水素が存在することで、CV特性のヒステリシスも無くなり、シリコン/シリコン窒化膜界面密度も、基板温度を500°C程度以上にすれば3×1010cm2と低く抑えることが可能である。希ガスArまたはKrとN2/H2の混合ガスを使用してシリコン窒化膜を形成する場合には水素ガスの分圧を0.5以上とすることで、膜中の電子や正孔のトラップが急激に減少する。また、本発明の窒化膜の改質方法は、550°C以下の低温で出来るので、窒化膜中のダングリングボンドを終端している水素を脱離させることがない。図9は、上述の手順で作成したシリコン窒化膜厚の圧力依存性を示す。ただしAr:NH3の分圧比は98:2、成膜時間は30分とした。図9を参照するに、窒化膜の成長速度は処理室101内の圧力を下げて希ガスArまたはKrがNH3またはN2/H2に与えるエネルギーを増した方が速くなることがわかる。窒化の効率化の観点からは、ガス圧力は50~100mTorr約6~13Paが好ましい。また、希ガス中のNH3またはN2/H2の分圧は1~10の範囲が良く、さらに好ましくは2~6が良い。本実施例のシリコン窒化膜の誘電率は7.9であり、シリコン酸化膜の約2倍のものが得られた。図10は、本実施例のシリコン窒化膜の電流電圧特性を示す。ただし図10に示す結果は、Ar/N2/H2ガスを用い、Ar:N2:H2の分圧比を93:5:2に設定し、厚さが4.2nmのシリコン窒化膜誘電率換算酸化膜2.1nmに相当を成膜したときのものであり、この結果を図10では厚さが2.1nmの熱酸化膜と比較して示している。図10を参照するに、1Vの電圧印加時にシリコン酸化膜より4桁以上も低いリーク電流特性が得られるのがわかる。これは、得られたシリコン窒化膜が、フラッシュメモリ素子においてフローティングゲート電極とコントロールゲート電極間のリーク電流を抑制するのに適した絶縁膜であることを示している。上述した成膜条件、物性的電気的特性はシリコンの面方位によらず、100面でも111面でも同様であり、本実施例によれば、いずれの面方位においても優れた膜質のシリコン窒化膜を得ることができる。本発明の効果は、酸化膜中にSi-H結合、N-H結合だけでなくArまたはKrが含有されることにも関係しており、窒化膜中やシリコン/窒化膜界面でのストレスが緩和され、シリコン窒化膜中の固定電荷や界面準位密度が低減されて、電気的特性、信頼性的特性が大幅に改善されるものと考えられる。特に、図5に示されたシリコン酸化膜の場合と同様に、密度において1010cm2以上のArまたはKrを含むことがシリコン窒化膜の電気的特性、信頼性的特性の改善に寄与していると考えられる。[第3実施例]以上説明した酸化膜および窒化膜形成方法は、ポリシリコンの酸化窒化に対しても同様に適用され、良質な酸化膜、窒化膜をポリシリコン上に形成することが可能である。以下、本発明の第3実施例による、ポリシリコン膜上への誘電体膜の形成方法を、図11A,Bを参照しながら説明する。図11Aを参照するに、絶縁膜202で覆われたシリコン基板201上にはポリシリコン膜203が堆積される。そこで、かかるポリシリコン膜203を図11Bの工程で、図2で説明したマイクロ波プラズマ処理装置の処理容器101内においてKrあるいはArと酸素の高密度混合ガスプラズマに曝すことにより、ポリシリコン膜203の表面に、膜質の優れた、すなわち界面準位密度が小さくリーク電流の少ないシリコン酸化膜204を得ることができる。また図11Bの工程で、前記ポリシリコン膜203をKrあるいはArとNH3あるいはN2とH2の高密度混合ガスプラズマに曝すことにより、前記ポリシリコン膜203の表面に同様な、膜質の優れた窒化膜205を得ることができる。また、図11Bの工程で、前記ポリシリコン膜203をKrあるいはArと酸素およびNH3、あるいはN2とH2の高密度混合ガスプラズマに曝すことにより、前記ポリシリコン膜203の表面に膜質の優れた酸窒化膜206を得ることができる。絶縁膜上に形成されるポリシリコンは、111面方位が絶縁膜に対して垂直方向になった状態が安定であり、かつ緻密で結晶性が良く高品質なものとなるが、実際には他の面方位を持った結晶粒もポリシリコン内に存在する。本実施例による酸化膜、窒化膜あるいは酸窒化膜の形成方法によれば、上に説明したように、シリコンの面方位によらず高品質な酸化膜、窒化膜あるいは酸窒化膜を形成することができる。また、絶縁膜上に形成されるポリシリコンがP型やN型の不純物がドープされているか否かにかかわらず、本実施例による酸化膜あるいは窒化膜の形成方法によれば、成長速度がほぼ同等の成膜が可能である。このため、図11A,Bのプロセスは、フラッシュメモリのフローティング電極である第1ポリシリコンゲート電極等のポリシリコン膜上に薄い高品質な酸化膜、窒化膜および酸窒化膜を低温で形成するのに最適である。また、本発明の酸化膜、窒化膜および酸窒化膜は550°C以下の低温で形成できるので粒成長が抑制され、ポリシリコン表面が荒れることがない。また、本発明の酸窒化膜の改質方法は、550°C以下の低温で出来るので、酸窒化膜中のダングリングボンドを終端している水素を脱離させることがない。[第4実施例]図12A,12Bは、本発明の第4実施例によるCVD酸化膜の改質ポストアニール処理を示す。図12Aを参照するに、Si基板301上にはCVD法によりSiO2膜302が堆積されるが、このようにして堆積されたSiO2膜302を、図12Bの工程においてKrあるいはArと酸素の混合ガスよりなるプラズマに曝すことにより、プラズマ中に中間励起状態のKrあるいはArとO2との反応により形成された原子状酸素Oが前記SiO2膜302中に侵入し、前記SiO2膜302の膜質を変化させる。より具体的には、前記原子上酸素Oは前記CVD-SiO2膜302中においてダングリングボンドを終端し、CVD-SiO2膜302は図12Bのポストアニール処理後には、熱酸化膜に近い密度と構造、特に理想的な化学量論組成を有するように変化する。図13は、このようにして形成されたCVD-SiO2膜NSG膜に対して、先の第1実施例の場合と同様なKr/O2プラズマ処理を施して、膜表面の改質を行った場合のエッチング速度とエッチング量との関係を示す。図13を参照するに、CVD-SiO2膜は堆積しただけの状態では熱酸化膜に対して非常に大きなエッチング速度を示すが、前記Kr/O2プラズマ処理を施した場合、約20nmの深さに相当する最初の10分間程度までのエッチングではエッチング速度が減少し、熱酸化膜に匹敵する小さなエッチング速度が得られることがわかる。これは、CVD-SiO2膜中に、前記Kr/O2プラズマ処理で生成した原子状酸素Oが侵入し、前記CVD-SiO2膜が緻密化していることを示している。かかる緻密なSiO2膜は界面準位等の欠陥が少なく、リーク電流が低減される好ましい特徴を有する。本実施例においてCVD-SiO2膜の改質プラズマ処理は、原子状酸素Oの生成効率が高い前記Kr/O2プラズマ処理が最も好ましいが、Ar/O2プラズマ処理においても可能である。[第5実施例]図14A,14Bは、本発明の第5実施例による高誘電体膜のポストアニール処理を示す。図14Aを参照するに、Si基板401表面にはSiO2層間絶縁膜402がKr/O2プラズマによる直接酸化などにより形成されており、前記SiO2層間絶縁膜402上には図示を省略したTi等の密着層を介してPt電極層403が形成されている。さらに前記Pt電極層403上にはTa2O5よりなる高誘電体膜404が、TaCl5あるいはTaOC2H55を原料に使ったCVD法により、堆積される。前記Ta2O5膜404は堆積直後においては多量の酸素欠損を含んでおり、その結果、図14Aの工程では前記Ta2O5膜404においてはリーク電流が大きく、また本来の高い比誘電率は得られていない。このようにして形成された図14Aの構造は、次に図14Bの工程において前記図2の高密度プラズマ処理装置中において、先の第1実施例と同様な条件下で、Kr/O2プラズマに曝される。図14Bの工程においては、かかるプラズマ処理工程によりプラズマ中に原子状酸素Oが効率的に生成し、生成した原子状酸素Oが前記Ta2O5膜404中に効果的に侵入し、酸素欠損を補償する。その際、前記Ta2O5膜404の厚さはせいぜい数十ナノメートル程度であり、前記原子状酸素Oは前記強誘電体膜404の厚さ方向全体にわたって導入される。本実施例においては酸素欠陥補償工程が、図14Bのプラズマ処理工程を使うことにより550°C以下の低温で可能となり、従来のように酸素雰囲気中での高温急速熱処理RTA処理を行う必要がなくなる。これに伴い、先にSi基板401中に形成されていた活性素子において拡散領域の不純物分布プロファイルが変化する問題が生じることもなくなる。このようにしてプラズマ処理されたTa2O5膜は、高誘電体材料に固有の大きな比誘電率を示す。なお、本実施例において、前記高融電率膜404はTa2O5膜に限定されるものではなく、ZrO2膜はHfO2膜であってもよい。図14Bの工程に引き続いて前記Ta2O5膜404上にPtやSrRuO3等の導電性酸化物よりなる電極層を形成することにより、高誘電体キャパシタを形成することができる。なお本実施例において、Kr/O2プラズマの代わりにAr/O2プラズマを使っても、原子状酸素Oを効率的に生成することが可能である。[第6実施例]図15A,15Bは、本発明の第6実施例による強誘電体膜のポストアニール処理を示す。図15Aを参照するに、Si基板501表面にはSiO2層間絶縁膜502がKr/O2プラズマによる直接酸化などにより形成されており、前記SiO2層間絶縁膜502上には図示を省略したTi等の密着層を介してPt電極層503が形成されている。さらに前記Pt電極層503上にはBSTBaSrTiO3あるいはSBTSrBi2Ta2O9よりなる強誘電体504がゾルゲル法あるいはスパッタリングにより堆積される。前記強誘電体膜504は堆積直後においてはアモルファスであり、図15Aの工程では前記強誘電体膜504においては強誘電体膜に特有の大きなスイッチング電荷QSWは得られていない。このようにして形成された図15Aの構造は、次に図15Bの工程において前記図2の高密度プラズマ処理装置中において、先の第1実施例と同様な条件下で、Kr/O2プラズマに曝される。図15Bの工程においては、かかるプラズマ処理工程によりプラズマ中に原子状酸素Oが効率的に生成し、生成した原子状酸素Oが前記強誘電体膜504中に効果的に侵入し、これを結晶化すると同時に酸素欠損を補償する。その際、前記強誘電体膜504の厚さはせいぜい数十ナノメートル程度であり、前記原子状酸素Oは前記強誘電体膜504の厚さ方向全体にわたって導入される。本実施例においては結晶化および酸素欠陥補償工程が、図15Bのプラズマ処理工程を使うことにより550°C以下の低温で可能となり、従来のように酸素雰囲気中での高温急速熱処理RTA処理を行う必要がなくなる。これに伴い、先にSi基板501中に形成されていた活性素子において拡散領域の不純物分布プロファイルが変化する問題が生じることもなくなる。このようにしてプラズマ処理された強誘電体膜504は強誘電体材料に固有な大きなスイッチング電荷量QSWを有する。なお、本実施例において、前記高融電率膜504はBSTあるいはSBT膜に限定されるものではなく、PZT膜やPLZT膜であってもよい。図15Bの工程に引き続いて前記強誘電体膜504上にPtやSrRuO3等の導電性酸化物よりなる電極層を形成することにより、強誘電体キャパシタを形成することができる。[第7実施例]図16A,16Bは、本発明の第7実施例による低誘電率絶縁膜のポストアニール処理を示す。図16Aを参照するに、Si基板601上にはFドープSiO2SiOF膜602がCVD法により、低誘電率層間絶縁膜として形成されており、図16Bに工程において前記図2のマイクロ波プラズマ処理装置中において前記SiOF膜602に対して前記第1実施例と同様な条件においてKr/O2プラズマ処理を行い、その表面および膜内を改質する。かかる表面改質の結果、前記SiOF膜602上に導体パターンを形成した場合、かかる導体パターンと前記SiOF膜602との間の密着性が向上するだけでなく、配線間のリーク電流の減少、耐圧の改善が行える。[第8実施例]図17A~17Eは、本発明の第8実施例による高融電率ゲート絶縁膜の形成方法を示す。図17Aを参照するに、Si基板701上にはCVD法等により厚さが1ナノメートル以下のSiN702が形成され、図17Bの工程において前記SiN膜702を、前記図2のマイクロ波プラズマ処理装置中において、前記第2実施例と同様な条件下でKr/NH3プラズマに曝露する。図17Bの工程では、前記Kr/NH3プラズマに伴い生成される窒化水素ラジカルNHが前記SiN膜702中に侵入し、ダングリングボンド等の欠陥を終端する。その結果、前記SiN膜702は界面準位密度が減少し、また化学量論組成Si3N4に近い組成を有するリーク電流特性の優れたシリコン窒化膜に変化する。次に図17Cの工程において、前記Kr/NH3プラズマによりポストアニール処理をされたシリコン窒化膜702上に、例えばZrCl4およびH2Oを原料としたCVD法あるいはALDatomiclayerdeposition法等により、ZrO2よりなる高誘電体膜703を数ナノメートルの厚さに堆積する。次に図17Dの工程において図17Cの構造を前記図2のマイクロ波プラズマ処理装置中に導入し、前記高誘電体膜703の表面をKr/NH3プラズマに曝露する。かかるポストアニール処理の結果、前記高誘電体膜703の表面が窒化され、前記高誘電体膜703の表面には窒化膜703Aが形成される。次に図17Eの工程において、図17Dの構造上に、ポリシリコンゲート電極704を形成する。本実施例において、前記Si基板701上に形成される窒化膜702はシリコン窒化膜に限定されるものではなく、アルミニウム窒化膜であってもより。また前記高誘電体膜703はZrO2膜に限定されるものではなく、HfO2膜やTa2O5膜であってもよい。本実施例によれば、図17Bの工程において前記Si基板701上に比誘電率が7.9の緻密で欠陥の少ないSiN膜702が形成されるため、その上に図17Cの工程において金属酸化膜よりなる高誘電体膜703を形成した場合にも、前記高誘電体膜703から前記Si基板701への酸素の侵入が効果的に阻止され、ゲート絶縁膜全体の実効膜厚が増加してしまう問題が回避される。また図17Dの工程において前記高誘電体膜703の表面に窒化膜を形成しておくことにより、後の工程において還元雰囲気中における処理がなされた場合にも、前記高誘電体膜703が還元される問題が回避される。[第9実施例]図18は、本発明の第9実施例による基板上への酸化膜の形成方法を示す。図18を参照するに、本実施例ではポンプ121Bにより排気される排気ポート121Aを備え、さらにマイクロ波窓122A,122Bとこれに協働するマイクロ波アンテナ123A,123Bを備えたCVD装置120が使われる。前記処理室121中にはヒータ124Aを有するステージ124が設けられ、前記ステージ124上に被処理基板125が保持される。また前記処理室121中には前記被処理基板125に対向するようにシャワープレート126が設けられ、ライン126Aから供給される処理ガスが、前記シャワープレート126を介して前記処理室120中に導入される。また前記処理室121中には前記マイクロ波窓122A,122Bに隣接して、ライン127Aから供給されるKr/O2プラズマガスを前記処理室121中に導入するガス導入ポート127が形成されている。前記マイクロ波アンテナ123A,123Bは、図2の装置で使われたラジアルラインスロットアンテナであってもよい。また前記マイクロ波アンテナ123A,123Bはホーンアンテナであってもよい。かかる構成のCVD装置120では、前記アンテナ123A,123Bからマイクロ波を供給することにより前記処理室121中において低エネルギで高密度なプラズマが形成され、Krと原子状酸素Oとが効率よく生成される。本実施例ではさらに前記シャワープレート126より、例えばTaOC2H55とO2などの原料ガスを供給することにより、前記被処理基板125の表面近傍においてTa2O5膜が堆積する。その際、かかるTa2O5膜は堆積と同時に、先に図12A,12Bの実施例で説明した原子状酸素Oによるアニール処理を受け、その結果、形成されるTa2O5膜の膜質が、特に界面準位密度およびリーク電流特性について、さらに改善される。しかも、本実施例によればTa2O5膜の堆積とアニール処理とが同時に行われるため、工程が短縮される。本実施例においては前記CVD膜125はTa2O5に限定されるものではなく、SiO2膜やBSG膜、BPSG膜等の酸化膜、あるいは窒化膜、さらには酸窒化膜に対しても適用が可能である。本実施例において、前記被処理基板125上に窒化膜を堆積する場合には、前記ガス導入ポート127からKrとNH3の混合ガス、あるいはKrとN2とH2の混合ガスを供給すればよい。この場合にも、シリコン窒化膜を堆積すると同時に窒化水素ラジカルNHによりアニール処理がなされるため、得られる窒化膜は界面準位密度が低く、リーク電流が少ない、半導体装置のゲート絶縁膜としても使える好ましい特性を有する。本実施例において、前記被処理基板125上に酸窒化膜を堆積する場合には、前記ガス導入ポート127からKrとO2、およびNH3あるいはN2とH2を含む混合ガスを供給することにより、前記被処理基板125上に界面準位密度が低く、リーク電流が少ない酸窒化膜を堆積することも可能である。[第10実施例]次に、本発明の第10実施例による、Kr/O2プラズマにより励起された原子状酸素OあるいはKr/NH3プラズマにより励起された窒化水素ラジカルNHを使ったスパッタリング処理について、図19を参照しながら説明する。ただし図19中、先に説明した部分には同一の参照符号を付し、説明を省略する。本実施例では前記CVD装置120の代わりに、図19に示すスパッタ装置130を使う。図19を参照するに、前記スパッタ装置130では前記被処理基板125に対面するように、高周波電源131Aにより高周波を供給されるBST等のターゲット131が配置され、また前記ターゲット131の近傍にはマグネット132が設けられる。また図19のスパッタ装置130では、前記シャワープレート126の代わりにガス導入ポート133が設けられる。さらに図19の構成では、前記マイクロ波窓122Aに対応して、通常のホーンアンテナ123Cがマイクロ波アンテナとして設けられている。かかる構成のスパッタ装置130では、前記ターゲット131のスパッタリングにより前記被処理基板125上にBST膜等の酸化膜形成がなされが、その際に、前記ガス導入ポート127からKrガスあるいはKr/O2ガスを前記処理室121中に導入し、さらに前記マイクロ波アンテナ123Cからマイクロ波を導入することにより、前記処理装置中に原子状酸素Oを効率良く生成され、その結果、前記被処理基板125上に形成されるBST膜は、堆積と同時に原子状酸素Oによりポストアニール処理を受ける。また、前記ガス導入ポート133より別に雰囲気ガスを導入することも可能である。さらに図19のスパッタ装置130において前記ターゲット131として窒化物を使い、前記ガス導入ポートからArガスあるいはKrガスとNH3ガスとの混合ガス、あるいはArガスまたはKrガスと、N2ガスおよびH2ガスとの混合ガスを供給することにより、前記被処理基板125上に窒化膜を堆積させることが可能になる。その際、堆積された窒化膜はプラズマ中に生成した窒化水素ラジカルNHによりポストアニール処理を受ける。さらに図19のスパッタ装置130において前記ターゲット131として酸窒化ケイ素を使い、前記ガス導入ポートからArガスあるいはKrガスと酸素ガスおよびNH3ガスとの混合ガス、あるいはArガスまたはKrガスと、N2ガスおよびH2ガスと酸素ガスとの混合ガスを供給することにより、前記被処理基板125上に酸窒化膜を堆積させることが可能になる。その際、堆積された酸窒化膜はプラズマ中に生成した原子状酸素Oおよび窒化水素ラジカルNHによりポストアニール処理を受ける。[第11実施例]次に、上述したマイクロ波プラズマを用いた低温の酸化膜と窒化膜の形成技術を使用した、ポリシリコン/シリサイド積層構造のゲート電極を有する高電圧用トランジスタと低電圧用トランジスタを包含する、本発明の第11実施例によるフラッシュメモリ素子の製造工程を説明する。図20は、本実施例によるフラッシュメモリ素子1000の概略断面構造を示す。図20を参照するに、フラッシュメモリ素子1000はシリコン基板1001上に構成されており、前記シリコン基板1001に形成されたトンネル酸化膜1002と、前記トンネル酸化膜1002上に形成されフローティングゲート電極となる第1のポリシリコンゲート電極1003とを含み、前記ポリシリコンゲート電極1003上にはシリコン窒化膜1004と、シリコン酸化膜1005と、シリコン窒化膜1006と、シリコン酸化膜1007とが順次形成され、さらに前記シリコン窒化膜1007上にはコントロールゲート電極となる第2のポリシリコンゲート電極1008が形成されている。図20中、ソース領域、ドレイン領域、コンタクトホール、配線パターンなどの図示は省略して記載している。本実施例のフラッシュメモリでは、前記シリコン酸化膜1002、1005、1007が先に説明したシリコン酸化膜形成方法により、また、シリコン窒化膜1004、1006が先に説明したシリコン窒化膜形成方法により形成されるので、これらの膜の膜厚を従来の酸化膜、窒化膜の約半分にまで減少させても、良好な電気的特性が保証される。次に、本実施例のフラッシュメモリ素子を含む半導体集積回路の製造方法を、図21~図24を参照しながら説明する。図21を参照するに、シリコン基板1101上にはフィールド酸化膜1102によりフラッシュメモリセル領域Aと、高電圧用トランジスタ領域Bと、低電圧用トランジスタ領域Cとが画成されており、各々の領域A~Cにはシリコン酸化膜1103が形成されている。前記フィールド酸化膜1102は、選択酸化法LOCOS法やシャロートレンチアイソレーション法などで形成することができる。本実施例においては、酸化膜および窒化膜形成のためにKrをプラズマ励起ガスとして使用する。酸化膜および窒化膜の形成には、図2のマイクロ波プラズマ処理装置を使用する。次に図22の工程において、前記メモリセル領域Aにおいてシリコン酸化膜1103を除去し、さらに前記メモリセル領域Aにトンネル酸化膜1104を約5nmの厚さに形成する。前記トンネル酸化膜1104を形成する際には、真空容器処理室101内を真空にし、シャワープレート102からKrガスおよびO2ガスを導入し、処理室内の圧力を1Torr約133Pa程度、シリコンウエハの温度を450°Cに設定し、同軸導波管105から供給される周波数が2.56GHzのマイクロ波を、ラジアルラインスロットアンテナ106および誘電体板107を通して処理室内に供給し、高密度のプラズマを生成する。図22の工程では、前記トンネル酸化膜1104の形成の後、さらに第1のポリシリコン層1105を、前記トンネル酸化膜1104を覆うように堆積し、さらに水素ラジカル処理により、堆積したポリシリコン層1105の表面を平坦化する。次に、前記高電圧用トランジスタ領域Bおよび低電圧用トランジスタ領域Cから前記第1ポリシリコン層1105をパターニングにより除去し、前記メモリセル領域Aのトンネル酸化膜1104上にのみ、前記第1ポリシリコン1105を残す。次に図23の工程において前記図22の構造上に、下部窒化膜1106Aと下部酸化膜1106Bと上部窒化膜1106Cと上部酸化膜1106Dとを順次形成し、NONO構造を有する絶縁膜1106を、図2のマイクロ波プラズマ処理装置を使って形成する。より詳細に説明すると、図2のマイクロ波プラズマ処理装置において真空容器処理室101内を高真空状態に排気し、さらにシャワープレート102からKrガス、N2ガス、H2ガスを導入し、処理室内の圧力を100mTorr約13Pa程度に、またシリコンウェハの温度を500°Cに設定する。そして、この状態で前記同軸導波管105からの周波数が2.45GHzのマイクロ波をラジアルラインスロットアンテナ106および誘電体板107を通して処理室内に供給し、処理室内に高密度のプラズマを生成する。その結果、前記ポリシリコン表面には、約2nmの厚さのシリコン窒化膜が、前記下部窒化膜1106Aとして形成される。次に、マイクロ波の供給を一時停止した後、Krガス、N2ガス、H2ガスの導入を止め、真空容器処理室101内を排気する。次いで前記シャワープレート102からKrガスおよびO2ガスを導入し、処理室内の圧力を1Torr約133Pa程度に設定した状態で、再び2.45GHzのマイクロ波を供給することにより、前記処理室101内に高密度のプラズマを生成して、厚さが約2nmのシリコン酸化膜を、前記下部酸化膜1106Bとして形成する。次に、再びマイクロ波の供給を一時停止した後、Krガス、O2ガスの導入を止め、真空容器処理室101内を排気する。さらに前記シャワープレート102からKrガス、N2ガスおよびH2ガスを導入し、処理室内の圧力を100mTorr程度に設定し、この状態で2.45GHzのマイクロ波を供給することにより、前記処理室101内に高密度のプラズマを生成する。かかる高密度プラズマ処理により、さらに3nmの厚さのシリコン窒化膜が形成される。最後にマイクロ波の供給を一時停止した後、Krガス、N2ガス、H2ガスの導入を止め、真空容器処理室101内を排気し、シャワープレート102からKrガス、O2ガスを導入して、処理室内の圧力を1Torr約133Pa程度に設定する。この状態で再び2.45GHzのマイクロ波を供給することにより、前記処理室101内に高密度のプラズマを生成して、厚さが2nmのシリコン酸化膜を前記上部酸化膜1106Dとして形成する。すなわち、このような工程により、NONO構造を有する絶縁膜1106を9nmの厚さに形成することができる。このようにして形成されたNONO膜1106では、ポリシリコンの面方位依存も見られず、各々の酸化膜および窒化膜の膜厚および膜質は極めて均一である。図23の工程では、さらにこのようにして形成された絶縁膜1106をパターニングし、高電圧用トランジスタ領域Bおよび低電圧用トランジスタ領域Cにおいて選択的に除去する。次に図24の工程において高電圧用トランジスタ領域Bおよび低電圧用トランジスタ領域C上に閾値電圧制御用のイオン注入を行い、さらに前記領域BおよびC上の酸化膜1103を除去する。さらに前記高電圧用トランジスタ領域Bにはゲート酸化膜1107を7nmの厚さに形成し、次いで低電圧用トランジスタ領域Cにゲート酸化膜1108を3.5nmの厚さに形成する。図24の工程では、その後前記フィールド酸化膜1102を包含する構造全体上に第2のポリシリコン層1109及びシリサイド層1110を順次形成し、さらにこれらをパターニングすることにより、前記高電圧用及び低電圧用トランジスタ領域B、Cにゲート電極1111B、1111Cをそれぞれ形成する。次に、メモリセル領域において前記ポリシリコン層1109およびシリサイド層1110をパターニングしてゲート電極1111Aを形成する。最後に、標準的な半導体工程に準拠して、ソースドレイン形成、絶縁膜形成、コンタクト形成、配線形成などを行って素子を完成させる。このようにして形成されたNONO膜1106中のシリコン酸化膜およびシリコン窒化膜は非常に薄膜化されているが、にもかかわらず良好な電気的特性を有し、緻密でまた高品質であることを特徴とする。かかるシリコン酸化膜およびシリコン窒化膜は低温で形成されているためゲートポリシリコンと酸化膜との界面でサーマルバジェット等が発生することはなく、良好な界面特性が得られる。本発明のフラッシュメモリ素子を2次元に複数配置して作成したフラッシュメモリ集積回路装置は、情報の書き込み及び消去動作が低電圧で行え、基板電流の発生を抑制することができ、トンネル絶縁膜の劣化が抑えられ、素子の特性が安定する。本発明のフラッシュメモリ素子は優れた低リーク特性をもち、書き込み消去が7V程度の電圧で動作可能であり、メモリ保持時間を従来より1桁以上、書き換え可能回数を約1桁以上増すことができる。[第12実施例]次に、前記高密度マイクロ波プラズマを用いた低温での酸化膜と窒化膜の形成技術を使用した、ポリシリコン/シリサイド積層構造のゲート電極を有する、本発明の第5実施例によるフラッシュメモリ素子について説明する。図25は、本実施例によるフラッシュメモリ素子1500の概略断面構造を示す。図25を参照するに、フラッシュメモリ素子1500はシリコン基板1501上に形成されており、前記シリコン基板1501に形成されたトンネル窒化膜1502と、前記トンネル窒化膜1502上に形成されフローティングゲート電極となる第1のポリシリコンゲート電極1503とを含み、前記第1のポリシリコンゲート電極1503上にはシリコン酸化膜1504と、シリコン窒化膜1505、とシリコン酸化膜1506とが順次形成されている。さらに、前記シリコン酸化膜1506上にはコントロールゲート電極となる第2ポリシリコン電極1507が形成されている。図25中、ソース領域、ドレイン領域、コンタクトホール、配線パターンなどの図示は省略して記載している。図25のフラッシュメモリ素子1500では、前記シリコン酸化膜1502、1504および1506は先に説明した高密度マイクロ波プラズマを使ったシリコン酸化膜形成方法により、また、シリコン窒化膜1505は先に説明した高密度マイクロ波プラズマを使ったシリコン窒化膜形成方法により形成される。次に本実施例のフラッシュメモリ集積回路の作成方法を説明する。本実施例においても、前記第1のポリシリコン層1503をパターンニングするまでの工程は先の図21および図22の工程と同様である。ただし、本実施例では、前記トンネル窒化膜1502は、真空容器処理室101内を排気してから、シャワープレート102からArガス、N2ガス、H2ガスを導入し、処理室内の圧力を100mTorr約13Pa程度に設定し、2.45GHzのマイクロ波を供給し、処理室内に高密度のプラズマを生成することにより形成されており、約4nmの厚さを有する。このようにして前記第1のポリシリコン層1503が形成された後、前記領域Aにおいて前記第1のポリシリコン層上に、下部シリコン酸化膜1504とシリコン窒化膜1505と上部シリコン酸化膜1506とが順次形成され、ONO構造を有する絶縁体膜が形成される。より詳細に説明すると、先に図1で説明したマイクロ波プラズマ処理装置の真空容器処理室101内を高真空状態に排気し、シャワープレート102からKrガス、O2ガスを導入し、処理室101内の圧力を1Torr約133Pa程度に設定する。この状態で2.45GHzのマイクロ波を前記処理室101内に供給し、高密度のプラズマを生成することにより、前記第1のポリシリコン層1503の表面に約2nmの厚さのシリコン酸化膜が形成される。次に、前記シリコン酸化膜上にCVD法によりシリコン窒化膜を3nm形成した後、真空容器処理室101内を排気し、さらにシャワープレート102からArガス、N2ガス、H2ガスを導入し、処理室内の圧力を1Torr約133Pa程度に設定する。この状態で再び2.45GHzのマイクロ波を供給することにより前記処理室101内に高密度プラズマを生成し、前記シリコン窒化膜を高密度プラズマに伴う窒化水素ラジカルNHに曝すことにより、緻密なシリコン窒化膜へと変換する。次に、前記緻密なシリコン窒化膜上にCVD法により、シリコン酸化膜を約2nmの厚さに形成し、再び、マイクロ波プラズマ装置により、シャワープレート102からKrガス、O2ガスを導入し、処理室101内の圧力を1Torr約133Pa程度に設定する。この状態で再び2.45GHzのマイクロ波を前記処理室101中に供給することにより、前記処理室101中に高密度のプラズマを生成する。前記CVD法で形成した酸化膜を、前記高密度プラズマに伴う原子状酸素Oに曝すことにより、前記CVDシリコン酸化膜は緻密なシリコン酸化膜に変換される。このようにして前記ポリシリコン膜1503上にはONO膜が約7nmの厚さに形成されるが、形成されたONO膜にはポリシリコンの面方位依存も見られず、ONO膜は極めて均一な膜厚を有する。かかるONO膜には、その後、高電圧用及び低電圧用トランジスタ領域B、Cに対応する部分を除去するパターニング工程を行い、引き続き、先の第11実施例と同様の工程を行うことにより、素子を完成させる。このフラッシュメモリ素子は優れた低リーク特性をもっており、書き込み消去電圧は6V程度で動作可能で、先の実施例のフラッシュメモリ1000と同様に、メモリ保持時間を従来より1桁以上、書き換え可能回数を約1桁以上増すことができる。[第13実施例]次に、前記マイクロ波高密度プラズマを用いた低温酸化膜と窒化膜の形成技術を使用した、ポリシリコン/シリサイド積層構造のゲート電極を有する本発明の第13実施例によるフラッシュメモリ素子1600について説明する。図26は、前記フラッシュメモリ素子1600の概略的断面構造を示す。図26を参照するに、本実施例のフラッシュメモリ素子1600はシリコン基板1601上に形成されており、前記シリコン基板1601上に形成されたトンネル酸化膜1602と、前記トンネル酸化膜1602上に形成されフローティングゲート電極を構成する第1のポリシリコンゲート電極1603とを含み、前記第1のポリシリコンゲート電極1603上にはシリコン窒化膜1604と、シリコン酸化膜1605とが順次形成されている。さらに、前記シリコン酸化膜1605上にはコントロールゲート電極となる第2ポリシリコンゲート電極1606が形成されている。図26中、ソ一ス領域、ドレイン領域、コンタクトホール、配線パターンなどの図示は省略して記載している。図26のフラッシュメモリ1600において、前記シリコン酸化膜1602、1605は上に説明したシリコン酸化膜形成方法により、また、シリコン窒化膜1604は上に説明したシリコン窒化膜形成方法により形成される。次に本実施例によるフラッシュメモリ集積回路の製造方法を説明する。本実施例においても前記第1のポリシリコン層1603をパターニングするまでは、実施例1と同様で、前記第1のポリシリコン層1603を領域Aに形成した後、前記第1のポリシリコン層1603上にシリコン窒化膜及びシリコン酸化膜を順次形成してNO構造を有する絶縁体膜を形成する。より詳細に説明すると、前記NO膜は、図2のマイクロ波プラズマ処理装置を使って次のようにして形成される。真空容器処理室101内を真空にし、シャワープレート102からKrガス、N2ガス、H2ガスを導入し、処理室内の圧力を100mTorr約13Pa程度に設定する。この状態で2.45GHzのマイクロ波を供給し、処理室内に高密度のプラズマを生成して、前記ポリシリコン層1603の窒化反応により約3nmの厚さのシリコン窒化膜を形成する。次に、CVD法によりシリコン酸化膜を約2nmの厚さに形成し、再び前記マイクロ波プラズマ処理装置において前記シャワープレート102からKrガスおよびO2ガスを導入し、処理室内の圧力を1Torr約133Pa程度に設定する。この状態で周波数が2.45GHzのマイクロ波を供給することにより、処理室内に高密度のプラズマを生成し、CVD法で形成した酸化膜を、前記高密度プラズマに伴う原子状酸素Oに曝す。その結果、前記CVD酸化膜は緻密なシリコン酸化膜に変換される。このようにして形成されたNO膜は約5nmの厚さを有するが、ポリシリコンの面方位依存も見られず、極めて均一な膜厚であった。前記NO膜は、このようにして形成された後、パターニングされ、高電圧用及び低電圧用トランジスタ領域B、Cに形成された部分が選択的に除去される。さらに引き続き、図24の工程と同様の工程を行い、素子を完成させた。このようにして形成されたフラッシュメモリ素子は優れた低リーク特性をもっており、書き込み消去を5V程度の低電圧で行うことが可能で、先の実施例のフラッシュメモリ素子と同様に、メモリ保持時間を従来より1桁以上、書き換え可能回数を約1桁以上増すことが出来る。以上の実施例に示したメモリセル、高電圧用トランジスタ、低電圧用トランジスタの形成方法はあくまで一例であり、本発明はこれらに限定されるものではない。本発明の窒化膜形成にはKrの代わりにArを用いてもよく、また前記第1および第2のポリシリコン層の代わりに、ポリシリコン/シリサイド、ポリシリコン/高融点金属/アモルファスシリコンまたはポリシリコンなどの積層構造を有する膜を使うことも可能である。また、本発明の酸化膜窒化膜を実現するためには、図2のマイクロ波プラズマ処理装置の他に、プラズマを用いた低温の酸化膜形成を可能とする別のプラズマプロセス用装置を使用してもかまわない。本発明の実施例ではラジアルラインスロットアンテナを用いたプラズマ装置を用いて成膜した例を示したが、他の方法を用いてマイクロ波を処理室内に導入してもよい。また、図2のマイクロ波プラズマ処理装置の代わりに、KrガスあるいはArガス等のプラズマガスを第1のシャワープレートより放出し、処理ガスを前記第1のガス放出部とは異なる第2のシャワープレートから放出する2段シャワープレート型プラズマプロセス装置を使うことも可能である。この場合は、例えば酸素ガスを前記第2のシャワープレートより放出するようにしてもよい。また、前記第1のポリシリコン電極によりフラッシュメモリ素子のフローティングゲート電極を形成すると同時に、同じ第1のポリシリコン電極により、高電圧用トランジスタのゲート電極が形成されるようにプロセスを設計することも可能である。以上、本発明を好ましい実施例について説明したが、本発明はかかる特定の実施例に限定されるものではなく、本発明の要旨内において様々な変形変更が可能である。以上、本発明を好ましい実施形態について説明したが、本発明はかかる特定の実施形態に限定されるものではなく、特許請求の範囲に記載した要旨内において様々な変形変更が可能である。"