"負荷を駆動するプッシュ側の第1のFET及びプル側の第2のFETと、アノードが前記第1のFETのゲートに接続され、カソードが前記第1のFETのソースに接続された第1のツェナーダイオードと、アノードが前記第2のFETのソースに接続され、カソードが前記第2のFETのゲートに接続された第2のツェナーダイオードと、駆動信号を昇圧する昇圧回路の出力端と前記第1のFETのゲートとに接続された第1の抵抗と、前記昇圧回路の出力端と前記第2のFETのゲートとに接続された第2の抵抗と、前記第1の抵抗に並列に接続された第1のスピードアップコンデンサと、前記第2の抵抗に並列に接続された第2のスピードアップコンデンサと、を備え、前記第1のFETのソースは、高圧側に接続され、前記第1のFETのドレインは、前記第2のFETのドレインに接続され、前記第2のFETのソースは、グランドに接続される駆動回路。アノードが前記昇圧回路の出力端に接続され、カソードが前記第1のFETのゲートに接続された第1のダイオードと、アノードが前記第2のFETのゲートに接続され、カソードが前記昇圧回路の出力端に接続された第2のダイオードと、を備える請求項1に記載の駆動回路。前記第1及び第2のスピードアップコンデンサの静電容量は、それぞれ、前記第1及び第2のFETのゲート-ソース間の寄生コンデンサの静電容量以上である請求項1又は2に記載の駆動回路。前記第1及び第2のスピードアップコンデンサの静電容量は、前記負荷の大きさに応じて調整されている請求項1から3のいずれか一項に記載の駆動回路。請求項1から4のいずれか一項に記載の駆動回路を複数備え、前記複数の駆動回路は、それぞれ、前記昇圧回路を備える駆動信号出力回路。請求項1から4のいずれか一項に記載の駆動回路を複数備え、前記複数の駆動回路の少なくとも一つは、前記昇圧回路を備え、前記複数の駆動回路は、それぞれ、前記昇圧回路から出力された駆動信号をオン/オフする回路素子を備える駆動信号出力回路。請求項5又は6に記載の駆動信号出力回路を備え、前記負荷は、インクを吐出するための複数のアクチュエータであり、前記複数の駆動回路は、前記複数のアクチュエータをそれぞれ駆動するインクジェットヘッド。駆動回路30Bでは、さらに速度を上げるために、抵抗36,37の抵抗値を1[Ω]にすると、MOSFET32,33の応答時間の遅延を0.01[μs]10[ns]に抑えることができる。しかし、電源電圧が24[V]で、ツェナーダイオード38,39にツェナー電圧が18[V]の物を使った場合に、抵抗36,37に6[A]の電流が流れるので、それぞれ、36[W]の熱が発生してしまう。インクジェットヘッド内部に駆動回路30Bを載せる場合に、インクジェットヘッドを小さくするには、できるだけ発熱を抑えなくてはならない。駆動回路30Bにおいて、抵抗36,37に、実装面積が1[mm]×0.5[mm]の物を使おうとすると、100[mW]の熱しか許容できない。抵抗36,37の両端に6=24-18[V]の電圧がかかっていると、例えば、ここに、100[Ω]の抵抗36,37を挿入した場合に、この抵抗で消費される電力は、V2/R=360[mW]となり、100[mW]を超えてしまうので、許容電力が大きい実装面積が5[mm]×2.5[mm]の抵抗36,37を使わなくてはならない。また、ツェナーダイオード38,39も実装面積が1[mm]×0.6[mm]の物を使おうとすると、18[V]で6[mA]の電流が流れて108[mW]の熱が発生してしまい、許容電力が大きい実装面積が1.9[mm]×1.3[mm]の物を使わなければならない。次表1に、抵抗36,37の電圧[V]、抵抗値[Ω]、消費電力[mW]と、ツェナーダイオード38,39のツェナー電圧[V]、消費電力[mW]と、を示す。実装面積が1[mm]×0.5[mm]の抵抗36,37を使うには、表1より、余裕を見れば1.5[kΩ]まで抵抗値を上げる必要がある。1.5[kΩ]の抵抗36,37で発生する熱は、24[mW]である。このとき、ツェナーダイオード38,39で発生する熱も72[mW]となり、ツェナーダイオード38,39に実装面積が1[mm]×0.6[mm]の物が使える。しかし、このとき、抵抗36,37の抵抗値が1.5[kΩ]で、寄生コンデンサ34,35の静電容量が0.01[μF]であるので、MOSFET32,33の応答時間の遅延が15[μs]となり、MOSFET32,33を遅延1[μs]で駆動することができない。つまり、駆動回路30Bや特許文献1に記載の駆動回路では、抵抗の抵抗値を大きくすると、MOSFETのゲート-ソース間の寄生コンデンサの静電容量のために、MOSFETの応答時間の遅延MOSFETから出力する駆動信号の遅延が大きくなり、抵抗の抵抗値を小さくすると、ツェナーダイオードの発熱が大きくなっていた。また、特許文献2に記載の負荷駆動回路では、定電流源が高価であった。本発明の課題は、出力する駆動信号の遅延を小さくし且つ小型化した安価な駆動回路、駆動信号出力回路及びインクジェットヘッドを実現することである。上記課題を解決するため、請求項1に記載の発明の駆動回路は、負荷を駆動するプッシュ側の第1のFET及びプル側の第2のFETと、アノードが前記第1のFETのゲートに接続され、カソードが前記第1のFETのソースに接続された第1のツェナーダイオードと、アノードが前記第2のFETのソースに接続され、カソードが前記第2のFETのゲートに接続された第2のツェナーダイオードと、駆動信号を昇圧する昇圧回路の出力端と前記第1のFETのゲートとに接続された第1の抵抗と、前記昇圧回路の出力端と前記第2のFETのゲートとに接続された第2の抵抗と、前記第1の抵抗に並列に接続された第1のスピードアップコンデンサと、前記第2の抵抗に並列に接続された第2のスピードアップコンデンサと、を備え、前記第1のFETのソースは、高圧側に接続され、前記第1のFETのドレインは、前記第2のFETのドレインに接続され、前記第2のFETのソースは、グランドに接続される。請求項2に記載の発明は、請求項1に記載の駆動回路において、アノードが前記昇圧回路の出力端に接続され、カソードが前記第1のFETのゲートに接続された第1のダイオードと、アノードが前記第2のFETのゲートに接続され、カソードが前記昇圧回路の出力端に接続された第2のダイオードと、を備える。請求項3に記載の発明は、請求項1又は2に記載の駆動回路において、前記第1及び第2のスピードアップコンデンサの静電容量は、それぞれ、前記第1及び第2のFETのゲート-ソース間の寄生コンデンサの静電容量以上である。請求項4に記載の発明は、請求項1から3のいずれか一項に記載の駆動回路において、前記第1及び第2のスピードアップコンデンサの静電容量は、前記負荷の大きさに応じて調整されている。請求項5に記載の発明の駆動信号出力回路は、請求項1から4のいずれか一項に記載の駆動回路を複数備え、前記複数の駆動回路は、それぞれ、前記昇圧回路を備える。請求項6に記載の発明の駆動信号出力回路は、請求項1から4のいずれか一項に記載の駆動回路を複数備え、前記複数の駆動回路の少なくとも一つは、前記昇圧回路を備え、前記複数の駆動回路は、それぞれ、前記昇圧回路から出力された駆動信号をオン/オフする回路素子を備える。請求項7に記載の発明のインクジェットヘッドは、請求項5又は6に記載の駆動信号出力回路を備え、前記負荷は、インクを吐出するための複数のアクチュエータであり、前記複数の駆動回路は、前記複数のアクチュエータをそれぞれ駆動する。本発明によれば、出力する駆動信号の遅延を小さくし且つ小型化した安価な駆動回路、駆動信号出力回路及びインクジェットヘッドを実現できる。添付図面を参照して本発明に係る実施の形態及びその変形例を順に詳細に説明する。なお、本発明は、図示例に限定されるものではない。実施の形態図1~図6を参照して、本発明に係る実施の形態を説明する。先ず、図1を参照して、本実施の形態の駆動回路30を説明する。図1に、本実施の形態の駆動回路30の構成を示す。駆動回路30は、インクジェットプリンタのインクジェットヘッドの容量性負荷としてのアクチュエータを駆動するための駆動回路である。駆動回路30は、昇圧回路31と、第1のFETとしてのMOSFET32、第2のFETとしてのMOSFET33と、第1の抵抗としての抵抗36、第2の抵抗としての抵抗37と、第1のツェナーダイオードとしてのツェナーダイオード38、第2のツェナーダイオードとしてのツェナーダイオード39と、第1のダイオードとしてのダイオード40、第2のダイオードとしての41と、第1のスピードアップコンデンサとしてのスピードアップコンデンサ42、第2のスピードアップコンデンサとしてのスピードアップコンデンサ43と、を備える。昇圧回路31の駆動信号の入力端子としてのノードN1は、後述する波形作成部52の出力端子に接続されている。昇圧回路31の出力端子は、抵抗36を介してMOSFET32のゲートに接続されており、また抵抗37を介してMOSFET33のゲートに接続されている。昇圧回路31は、GNDグランドと、電源電圧としての後述する電圧制御部53の出力端子と、に接続されている。この電源電圧を24[V]とする。MOSFET32は、プッシュ側のPMOSFETである。MOSFET33は、プル側のNMOSFETである。MOSFET32のソースは、電圧制御部53電源電圧に接続されている。MOSFET33のソースは、GNDに接続されている。MOSFET32,33のドレインは、互いに接続され、駆動回路30の出力端子ノードN2となり、後述するアクチュエータ部22に接続されている。MOSFET32,33には、それぞれ、ゲート-ソース間に、寄生コンデンサ34,35が発生する。ツェナーダイオード38は、MOSFET32のゲート-ソース間に並列に接続されている。ツェナーダイオード38のアノードは、MOSFET32のゲートに接続されている。ツェナーダイオード38のカソードは、MOSFET32のソースに接続されている。ツェナーダイオード39は、MOSFET33のゲート-ソース間に並列に接続されている。ツェナーダイオード39のアノードは、GNDに接続されている。ツェナーダイオード39のカソードは、MOSFET33のゲートに接続されている。ダイオード40は、抵抗36に並列に接続されている。ダイオード40のアノードは、昇圧回路31の出力端子に接続されている。ダイオード40のカソードは、MOSFET32のゲートに接続されている。ダイオード41は、抵抗37に並列に接続されている。ダイオード41のアノードは、MOSFET33のゲートに接続されている。ダイオード41のカソードは、昇圧回路31の出力端子に接続されている。スピードアップコンデンサ42は、抵抗36に並列に接続されている。スピードアップコンデンサ43は、抵抗37に並列に接続されている。昇圧回路31は、波形作成部52から3.3[V]でノードN1に入力された、MOSFET32,33を制御する駆動信号を、電源電圧の24[V]に昇圧する。MOSFET32,33は、ゲートに入力された駆動信号を反転してノードN2に出力する。ダイオード40,41及びスピードアップコンデンサ42,43がない場合を考えると、寄生コンデンサ34,35の静電容量をCkとした場合に、MOSFET32の応答時間に、時定数=RC=抵抗36の抵抗値×Ckの遅延が発生する。同様に、MOSFET33の応答時間に、時定数=抵抗37の抵抗値×Ckの遅延が発生する。図2aに、時定数の付与前であるMOSFET32,33入力時の駆動信号の波形W1を示す。図2bに、時定数の付与後であるMOSFET32,33からの出力時の駆動信号の波形W2を示す。図2aに示すとおり、時定数の付与前であれば駆動信号の波形W1の立ち上がり及び立ち下がりが急峻に変位しているが、時定数が付与されれば図2bに示すとおりMOSFET32,33により反転された波形W2の立ち下がり及び立ち上がりが時定数だけ時間を要して変位することになる。波形W2において、波形の立ち下がり時に遅延U1が発生し、波形の立ち上がり時に遅延U2が発生している。スピードアップコンデンサ42は、MOSFET32をオン駆動信号がハイ→ローする際に、瞬間的に無限大の電流が流せて、寄生コンデンサ34を放電する。スピードアップコンデンサ43は、MOSFET33をオン駆動信号がロー→ハイする際に瞬間的に無限大の電流が流せて、寄生コンデンサ35を充電する。ダイオード40は、MOSFET32をオフ駆動信号がロー→ハイする際に、抵抗36を通るラインよりも速く電流を流して、寄生コンデンサ34を充電する。ダイオード41は、MOSFET33をオフ駆動信号がハイ→ローする際に、抵抗37を通るラインよりも速く電流を流して、寄生コンデンサ35を放電する。このため、スピードアップコンデンサ42,43、ダイオード40,41により、MOSFET32,33の応答時間の遅延が低減される。例えば、抵抗36,37の抵抗値が1[kΩ]で、寄生コンデンサ34,35の静電容量Ckが0.01[μF]であった場合に、MOSFET32,33の応答時間の遅延が100[ns]まで改善されることが分かった。このように、スピードアップコンデンサ42,43の静電容量を、寄生コンデンサ34,35の静電容量Ckと同じ0.01[μF]とすると、MOSFET32,33の応答時間の遅延が100[ns]まで改善される。また、スピードアップコンデンサ42,43の静電容量を、0.001[μF]とすると、MOSFET32,33の応答時間の遅延が500[ns]となる。さらに、スピードアップコンデンサ42,43の静電容量を、0.1[μF]とすると、MOSFET32,33の応答時間の遅延が50[ns]まで改善される。これにより、駆動信号の波形のタイミング遅延をスピードアップコンデンサ42,43の静電容量で調整できる。また、これにより、スピードアップコンデンサ42,43の静電容量を、寄生コンデンサ34,35の静電容量Ck以上にするのが好ましい。電源電圧が24[V]で、ツェナー電圧が18[V]のツェナーダイオード38,39と、470[Ω]の抵抗36,37と、を使うと、抵抗36,37の両端には6=24-18[V]の電圧がかかる。このとき、抵抗36,37の消費電力は、V2/Rより、76[mW]となるので、0.1[W]品を使うのが限界である。また、ツェナーダイオード38,39には、12.7[mA]の電流が流れるので、12.7[mA]×18[V]=228.6[mW]となり、およそ200[mW]もの発熱となる。発熱が大きいと、駆動回路30を小型化できない。駆動回路30を小型化するためには、表1の結果から、抵抗36,37の抵抗値を1.5[kΩ]とすると、消費電力が0.024[W]となり、抵抗36,37に1005サイズ1[mm]×0.5[mm]1/16Wの物が使える。ツェナーダイオード38,39に、ROHMのTFZ20B10[mA]、500[mW]を使えば、12.7[mA]×18[V]=228.6[mW]でも使用することができる。ツェナーダイオード38,39を小さくするために、ROHMのVDZ18B2[mA]、100[mW]を使うとすれば、表1の結果から、1.2[kΩ]以下にすることが必要であり、マージンを考えると、1.5[kΩ]で72[mW]あたりがよい。次に、図3を参照して、駆動回路30が実装されるインクジェットプリンタ1を説明する。図3に、インクジェットプリンタ1の概略構成を示す。インクジェットプリンタ1は、プリンタ本体2と、プリンタ本体2を下方から支持する支持台3とを備えている。プリンタ本体2の内部には、左右方向に長尺な平板状のプラテン4が設けられている。このプラテン4はシート状の記録媒体を下から平坦状に支持するものである。図3においては、画像が記録される記録媒体を図示していないが、記録媒体は、プリンタ本体2の背面に設けられた搬入口から送り込まれ、プリンタ本体2の内部に配設された搬送機構によってプラテン4に支持された状態でプリンタ本体2の内部を後から前に通過し、プリンタ本体2の外部に搬出されるようになっている。つまり、記録媒体は、搬送機構によってプリンタ本体2の内部を通過するように搬送方向Bに搬送される。プラテン4の上方には、プリンタ本体2の内部において左右方向に延在するガイド部材6が配設されている。ガイド部材6にはキャリッジ5が支持されており、このキャリッジ5はガイド部材6に案内されて左右に移動自在とされている。また、駆動機構図示省略がキャリッジ5をガイド部材6に沿って走査方向Aに移動させるようになっている。また、走査方向Aにおけるプラテン4の右側には、キャリッジ5に搭載されたインクを吐出する複数のインクジェットヘッド20をメンテナンスするためのメンテナンスユニット7が設けられている。メンテナンスユニット7は、キャリッジ5の移動範囲内であってキャリッジ5の下方に配置されている。また、走査方向Aにおけるプラテン4の左側には、インクを貯留する複数のインクタンク8が配設されている。複数のインクジェットヘッド20は走査方向Aに沿うようにキャリッジ5に搭載されている。次いで、図4を参照して、インクジェットヘッド20のアクチュエータ部22を動作させる回路構成を説明する。図4に、駆動回路部25及びその周辺の回路の概略構成を示す。インクジェットヘッド20には、駆動回路部25及びアクチュエータ部22が実装される。制御部50は、駆動回路部25、駆動信号調整回路55及び電圧制御部53に対する制御信号を作成して出力する。また、この制御部50には、記録媒体を搬送する搬送機構や、キャリッジ5を走査する駆動機構などが接続されている。駆動信号調整回路55は、制御部50からの制御信号に基づいて、アクチュエータ部22を駆動するための駆動信号の波形を求め、その波形から調整信号を作成して出力する。駆動回路部25には、制御部50に接続されて、制御部50からの制御信号に基づく波形の駆動信号を出力するデータ制御部51が設けられている。このデータ制御部51には、アクチュエータ部22に対応する駆動信号の波形を作成する波形作成部52が接続されている。波形作成部52には、アクチュエータ部22によりインクを吐出する各ノズル図示略に対応するように複数のAND素子521が搭載されている。AND素子521の入力端子には、データ制御部51と駆動信号調整回路55とが接続されており、データ制御部51からの駆動信号及び駆動信号調整回路55からの調整信号が入力されて、これらの信号が合成されることで、駆動に必要な波形の駆動信号が出力されるようになっている。一方、電圧制御部53は、制御部50に接続されて、制御部50からの制御信号に基づいて電圧値を決定するようになっている。この電圧制御部53には、制御部50からの制御信号をアナログ信号に変換するD/Aコンバータ531と、D/Aコンバータ531からのアナログ信号を所定の電圧値まで増幅するための増幅器532とが、各ノズル図示略に対応するように複数設けられている。この増幅器532の入力端子にはオフセット用の電力を供給するオフセット用電源56及びD/Aコンバータ531が接続されている。そして、駆動回路部25には、波形作成部52からの駆動信号及び電圧制御部53からの電圧値を合成して、各ノズル21に独立した波形の駆動信号を発生させるための駆動信号出力回路54が設けられている。この駆動信号出力回路54には、複数の駆動回路30としての駆動回路301,302,...,30nが設けられている。駆動回路301,302,...,30nの入力端子には、それぞれ波形作成部52の複数のAND素子521の出力端子及び電圧制御部53の複数の増幅器532の出力端子が接続されている。駆動回路301,302,...,30nの出力端子には、後述するアクチュエータ部22の電極291,292,...,29nが接続されている。次いで、図5を参照して、駆動信号出力回路54の構成を説明する。図5に、本実施の形態の駆動信号出力回路54及びアクチュエータ部22の回路構成を示す。駆動信号出力回路54は、駆動回路301,302,...,30nを備える。各駆動回路301,302,...,30nは、図1の駆動回路30と同様の構成である。駆動回路301,302,...,30nにおいて、各ノードN1は、波形作成部52AND素子521の出力端に接続されている。駆動回路301,302,...,30nにおいて、昇圧回路31等の電源電圧の入力端が、電圧制御部53増幅器532の出力端に接続されている。駆動回路301,302,...,30nにおいて、各ノードN2は、アクチュエータ部22の入力端に接続されている。図5において、アクチュエータ部22の容量性負荷としての複数のアクチュエータ後述する圧電素子の隔壁271,272,...を、コンデンサ221,222,...,22n-1、抵抗601,602,...,60n-1,701,702,...,70n-1で電気的に模式して表している。抵抗601、コンデンサ221、抵抗701が直列に接続され、抵抗601の一端が駆動回路301のノードN2に接続されており、抵抗701の一端が駆動回路302のノードN2に接続されている。同様にして、抵抗602、コンデンサ222、抵抗702、...、抵抗60n-1、コンデンサ22n-1、抵抗70n-1が、駆動回路302~30nのノードN2に接続されている。次いで、図6を参照して、アクチュエータ部22の装置構成及び動作を説明する。図6aに、第1の状態のインクジェットヘッド20の断面を示す。図6bに、第2の状態のインクジェットヘッド20の断面を示す。図6cに、第3の状態のインクジェットヘッド20の断面を示す。図6aに示すように、インクジェットヘッド20は、カバープレート24と基板26との間に、アクチュエータ部22の各アクチュエータとしてのPZTLeadZirconateTitanate等の圧電材料からなる複数の隔壁271,272,...で隔てられた複数の圧力室281,282,...が多数並設されたせん断モード方式のインクジェットヘッドとする。図6aでは多数の圧力室281,282,...の一部である3本281,282,283が示されている。圧力室281,282,...の一端以下、これをノズル端という場合があるはノズル形成部材図示略に形成されたノズル図示略につながり、他端マニホールド端はインク供給口図示略を経て、インクチューブ図示略によってインクタンク図示略に接続されている。そして、各圧力室281,282,...内の隔壁271,272,...表面には両隔壁271,272,...の上方から基板26の底面に亘って繋がる電極291,292,...が密着形成され、各電極291,292,...は、異方導電性フィルムとフレキシブルケーブルとを介して、駆動回路30としての駆動回路301,302,...に接続されている。各隔壁271,272,...は、図6aの矢印で示すように分極方向が異なる2枚の圧電材料27a,27bによって構成されている。但し、隔壁271,272,...の圧電材料は、圧電材料27a又は圧電材料27bのみであってもよい。隔壁271,272,273,274表面に密着形成された電極291,292,293に駆動回路301,302,303の出力端抵抗601,602,603が接続されている。駆動回路301,302,303から出力される駆動信号により、隔壁271,272,273,274が変形される。図6aに示すように、電極291,292,293のいずれにも駆動信号の0[V]が印加されている時は、隔壁271,272,273,274のいずれも変形しない。インクジェットヘッド20において、電極291,293に駆動信号の24[V]を印加すると共に電極292に駆動信号の0[V]を印加すると、隔壁272,273を構成する圧電材料の分極方向に直角な方向の電界が生じ、各隔壁272,273共に、それぞれ圧電材料27a,27bの接合面にズリ変形を生じる。つまり、図6cに示すように、隔壁272,273は互いに内側に向けて変形し、圧力室282の容積を収縮して圧力室282内に正の圧力が生じる。また、インクジェットヘッド20において、電極291,293に駆動信号の0[V]を印加すると共に電極292に駆動信号の24[V]を印加して、圧力室282の容積を急激に膨張すると、図6bに示すように、圧力室282内に大きな負の圧力が生じる。このようにして、各圧力室281,282,...の膨張及び収縮により、ノズルからインクを吐出する。以上、本実施の形態によれば、駆動回路30は、MOSFET32,33、ツェナーダイオード38,39、抵抗36,37と、抵抗36,37に並列に接続されたスピードアップコンデンサ42,43と、を備える。スピードアップコンデンサ42により、MOSFET32をオンする際、寄生コンデンサ34を瞬間的に放電してMOSFET32の応答時間の遅延を低減する。スピードアップコンデンサ43により、MOSFET33をオンする際、寄生コンデンサ35を瞬間的に充電してMOSFET33の応答時間の遅延を低減する。つまり、MOSFET32,33から出力される駆動信号の遅延を低減できる。よって、遅延の原因となる抵抗36,37の抵抗値を大きくでき、抵抗36,37及びツェナーダイオード38,39の発熱を低減できるので、抵抗36,37及びツェナーダイオード38,39に小さな実装面積の物を用いることができる。このため、MOSFET32,33から出力する駆動信号の遅延を小さくし且つ小型化した安価な駆動回路30を実現できる。また、駆動回路30は、抵抗36,37に並列に接続されたダイオード40,41を備える。ダイオード40により、MOSFET32をオフする際、寄生コンデンサ34を早く充電してMOSFET32の応答時間の遅延を低減する。ダイオード41により、MOSFET33をオフする際、寄生コンデンサ35を早く放電してMOSFET32の応答時間の遅延を低減する。このため、MOSFET32,33から出力する駆動信号の遅延をより小さくし且つより小型化した安価な駆動回路30を実現できる。また、駆動回路30のスピードアップコンデンサ42,43の静電容量は、寄生コンデンサ34,35の静電容量以上である。このため、MOSFET32,33から出力する駆動信号の遅延を大きく低減できる。また、駆動回路30のスピードアップコンデンサ42,43の静電容量は、アクチュエータ部22の負荷の大きさに応じて調整される。というのは、アクチュエータ部22の負荷の大きさが大きくなると、その駆動の遅延も大きくなる。このため、アクチュエータ部22の負荷の大きさに応じてMOSFET32,33から出力する駆動信号の遅延を好ましく調整できる。例えば、1ノズルを駆動する場合の立ち上がりのなまり遅延が10[ns]しかなくても、256ノズルあると、200[ns]のなまり遅延が発生する。このとき、スピードアップコンデンサの静電容量の値を調整することによって、ノズルの駆動の遅延値を一定にすることができる。また、駆動信号出力回路54は、駆動回路30としての駆動回路301~30nを備える。インクジェットヘッド20は、駆動信号出力回路54を備える。このため、MOSFET32,33から出力する駆動信号の遅延を小さくし且つ小型化した安価な駆動信号出力回路54及びインクジェットヘッド20を実現できる。また、駆動信号出力回路54の駆動回路301~30nは、それぞれ、昇圧回路31を備える。このため、駆動回路301~30nのそれぞれに、駆動信号の昇圧レベルを別々に設定できる。変形例図7を参照して、上記実施の形態の変形例を説明する。図7に、本変形例の駆動信号出力回路54A及びアクチュエータ部22の回路構成を示す。本変形例の装置構成は、上記実施の形態のインクジェットプリンタ1において、駆動信号出力回路54を図7に示す駆動信号出力回路54Aに代えた構成である。このため、上記実施の形態と同じ部材に同じ符号を付すとともに、駆動信号出力回路54Aのみを主として説明する。図7に示すように、駆動信号出力回路54は、駆動回路801,802,...,80nを備える。駆動回路801は、図5の駆動回路301と同様の各部を備え、さらに、回路素子としてのAND素子44を備える。駆動回路801において、AND素子44の第1の入力端をノードN3とする。AND素子44の第2の入力端は、昇圧回路31の出力端に接続されている。AND素子44の出力端は、抵抗36,37の一端入力端に接続されている。ノードN3には、例えば、制御部50から、データ制御部51、波形作成部52を介して、駆動回路801をオン/オフするハイアクティブの信号が入力される。NAND素子44は、ノードN3からの信号がアクティブの場合に、昇圧回路31から出力された信号を出力する。駆動回路802は、駆動回路801に比べて、昇圧回路31を備えない。駆動回路802のAND素子44の第2の入力端は、駆動回路801の昇圧回路31の出力端に接続されている。駆動回路803,...,80nは、駆動回路802と同様の構成である。駆動回路801,802,...,80nの出力端ノードN2は、それぞれ、抵抗601、抵抗701及び抵抗602、抵抗702及び抵抗603、...、抵抗70n-1に接続されている。また、1つの昇圧回路31に対応して、電圧制御部53の増幅器532は、1つとされる。以上、本変形例によれば、駆動信号出力回路54Aの駆動回路801~80nは、1つの昇圧回路31を備え、駆動回路801~80nが、それぞれ、昇圧回路31から出力された駆動信号をオン/オフするAND素子44を備える。つまり、駆動回路801~80nは、1つの昇圧回路31を共有する。このため、駆動信号出力回路54A及びこれを実装したインクジェットヘッド20の構成を簡単にでき、製造コストを低減できる。なお、上記実施の形態及び変形例における記述は、本発明に係る好適な駆動回路、駆動信号出力回路及びインクジェットヘッドの一例であり、これに限定されるものではない。上記実施の形態及び変形例では、駆動回路及び駆動信号出力回路が、インクジェットヘッドの容量性負荷としてのアクチュエータを駆動する構成としたが、これに限定されるものではない。駆動回路及び駆動信号出力回路が、他の容量性負荷、抵抗性負荷、モータ等、他の負荷を駆動する構成としてもよい。駆動回路及び駆動信号出力回路は、抵抗性負荷、モータを駆動する際にも、高速なスイッチングが可能である。また、上記変形例では、駆動信号出力回路54Aにおいて、駆動回路801のみが昇圧回路31を備える構成としたが、これに限定されるものではない。駆動回路801~80nの少なくとも2つが、それぞれ、昇圧回路31を備える構成としてもよい。また、以上の実施の形態及び変形例における駆動回路、駆動信号出力回路及びインクジェットヘッドを構成する各部の細部構成及び細部動作に関して本発明の趣旨を逸脱することのない範囲で適宜変更可能である。"