交互に交差して画素領域を定義するゲートライン、データライン及び共通電極ラインと、前記ゲートライン及び前記データラインの交差部に形成され、ゲート電極、ソース電極及びドレイン電極を備える薄膜トランジスタと、前記共通電極ライン及び延びた前記ドレイン電極の交差部に形成され、第1ストレージ電極、第2ストレージ電極及び第3ストレージ電極を備えるストレージキャパシタと、を備える平板表示装置。前記第1ストレージ電極は、前記ゲート電極と同一層に形成され、前記第2ストレージ電極は、前記共通電極ラインが延びて形成され、前記第1ストレージ電極と部分的にオーバーラップされ、前記第3ストレージ電極は、前記ドレイン電極が延びて形成され、前記第1ストレージ電極及び前記第2ストレージ電極とオーバーラップされることを特徴とする請求項1に記載の平板表示装置。前記薄膜トランジスタは基板上に形成された活性層と、前記活性層上に形成された絶縁層と、前記絶縁層上に形成されたゲート電極と、前記ゲート電極上に形成された複数の層間調整層と、前記層間調整層及び前記絶縁層を貫通して前記活性層と接触し、前記データ電極と一体に形成されたソース電極と、前記層間調整層及び前記絶縁層を貫通して前記活性層と接触し、延びて前記第3ストレージ電極を形成するドレイン電極と、を備えることを特徴とする請求項1または2に記載の平板表示装置。前記ストレージキャパシタは、基板上に形成された絶縁層と、前記絶縁層上に形成された第1ストレージ電極と、前記第1ストレージ電極上に形成された第1層間調整層と、前記第1層間調整層上に形成され、前記共通電極ラインが延びて形成された第2ストレージ電極と、前記第2ストレージ電極上に形成された第2層間調整層と、前記第2層間調整層上に形成され、前記第1層間調整層及び前記第2層間調整層を貫通して前記第1ストレージ電極と接触し、前記ドレイン電極が延びて形成された第3ストレージ電極と、を備えることを特徴とする請求項1乃至3のいずれか一項に記載の平板表示装置。前記第3ストレージ電極上に形成された保護層と、前記保護層上に形成され、前記保護層を貫通して前記第3ストレージ電極と接触する画素電極と、を備えることを特徴とする請求項4に記載の平板表示装置。前記第2ストレージ電極は、複数であることを特徴とする請求項4または5に記載の平板表示装置。前記第2ストレージ電極が形成されていない位置に対応して、前記第1層間調整層及び前記第2層間調整層を貫通して形成された第1コンタクト部と、前記第1ストレージ電極または第3ストレージ電極が形成された位置に対応して、前記保護層を貫通して形成された第2コンタクト部と、を備えることを特徴とする請求項5または6に記載の平板表示装置。前記第1コンタクト部と前記第2コンタクト部とは、オーバーラップされることを特徴とする請求項7に記載の平板表示装置。前記第1層間調整層及び前記第2層間調整層は、シリコン窒化物またはシリコン酸化物のうちいずれか一つ以上の物質で形成されることを特徴とする請求項4乃至8のいずれか一項に記載の平板表示装置。前記第2層間調整層は、前記第1層間調整層より誘電率の高い物質で形成されることを特徴とする請求項4乃至9のいずれか一項に記載の平板表示装置。前記第2層間調整層は、シリコン窒化物で形成されることを特徴とする請求項4乃至8のいずれか一項に記載の平板表示装置。前記第2ストレージ電極は、金属またはITOで形成されることを特徴とする請求項1乃至11のいずれか一項に記載の平板表示装置。前記平板表示装置は、液晶表示装置であることを特徴とする請求項1乃至12のいずれか一項に記載の平板表示装置。薄膜トランジスタ領域及びストレージキャパシタ領域を備える画素領域が定義された基板を準備する工程と、前記基板上の薄膜トランジスタ領域に活性層を形成する工程と、前記基板上に第1方向に過ぎるゲートライン、前記薄膜トランジスタ領域上のゲート電極、及び前記ストレージキャパシタ領域上の第1ストレージ電極を形成する工程と、前記ゲートラインと平行した方向に共通電極ラインを形成し、前記共通電極ラインに延びて、前記ストレージキャパシタ領域上の第2ストレージ電極を共に形成する工程と、前記ゲートラインと交差するように第2方向に過ぎるデータライン及びソース電極を形成する工程と、前記薄膜トランジスタ領域にドレイン電極を形成し、前記ドレイン電極に延びて、前記ストレージキャパシタ領域上の第3ストレージ電極を共に形成する工程と、を含む平板表示装置の製造方法。前記第1ストレージ電極を形成した後、前記第1ストレージ電極を覆うように、第1層間調整層を形成する工程をさらに含み、前記第2ストレージ電極を形成した後、前記第2ストレージ電極を覆うように、第2層間調整層を形成する工程をさらに含み、前記第2ストレージ電極が形成されていない位置に対応して、前記第1層間調整層及び前記第2層間調整層を貫通して、第1コンタクト部を形成する工程をさらに含むことを特徴とする請求項14に記載の平板表示装置の製造方法。前記第3ストレージ電極を覆うように、保護層を現成する工程をさらに含み、前記第1ストレージ電極または前記第3ストレージ電極が形成された位置に対応して、前記保護層を貫通して第2コンタクト部を形成する工程をさらに含むことを特徴とする請求項15に記載の平板表示装置の製造方法。前記第1コンタクト部と前記第2コンタクト部とは、オーバーラップされるように形成することを特徴とする請求項16に記載の平板表示装置の製造方法。前記第1層間調整層及び前記第2層間調整層は、シリコン窒化物またはシリコン酸化物のうちいずれか一つ以上の物質で形成されたことを特徴とする請求項15乃至17のいずれか一項に記載の平板表示装置の製造方法。前記第2層間調整層は、前記第1層間調整層より誘電率の高い物質で形成されたことを特徴とする請求項15乃至18のいずれか一項に記載の平板表示装置の製造方法。前記第2層間調整層は、シリコン窒化物で形成されたことを特徴とする請求項15乃至17のいずれか一項に記載の平板表示装置の製造方法。前記第2ストレージ電極は、金属またはITOで形成されたことを特徴とする請求項14乃至20のいずれか一項に記載の平板表示装置の製造方法。前記平板表示装置は、液晶表示装置であることを特徴とする請求項14乃至21のいずれか一項に記載の平板表示装置の製造方法。本発明が解決しようとする課題は、ゲート電極と同じ層に形成された第1ストレージ電極、共通電圧ラインが延びた第2ストレージ電極及びドレイン電極が延びた第3ストレージ電極を通じて、ストレージキャパシタを並列的に構成することによって、キャパシタンスを大きくする平板表示装置及びその製造方法を提供することである。前記課題を達成するために、本発明の一側面によれば、交互に交差して画素領域を定義するゲートライン、データライン及び共通電極ラインと、前記ゲートライン及び前記データラインの交差部に形成され、ゲート電極、ソース電極及びドレイン電極を備える薄膜トランジスタTFTと、前記共通電極ライン及び延びた前記ドレイン電極の交差部に形成され、第1ストレージ電極、第2ストレージ電極及び第3ストレージ電極を備えるストレージキャパシタと、を備える平板表示装置を開示する。ここで、前記第1ストレージ電極は、前記ゲート電極と同一層に形成され、前記第2ストレージ電極は、前記共通電極ラインが延びて形成され、前記第1ストレージ電極と部分的にオーバーラップされ、前記第3ストレージ電極は、前記ドレイン電極が延びて形成され、前記第1ストレージ電極及び前記第2ストレージ電極とオーバーラップされうる。ここで、前記TFTは、基板上に形成された活性層と、前記活性層上に形成された絶縁層と、前記絶縁層上に形成されたゲート電極と、前記ゲート電極上に形成された複数の層間調整層と、前記層間調整層及び前記絶縁層を貫通して前記活性層と接触し、前記データ電極と一体に形成されたソース電極と、前記層間調整層及び前記絶縁層を貫通して前記活性層と接触し、延びて前記第3ストレージ電極を形成するドレイン電極と、を備えうる。ここで、前記ストレージキャパシタは、基板上に形成された絶縁層と、前記絶縁層上に形成された第1ストレージ電極と、前記第1ストレージ電極上に形成された第1層間調整層と、前記第1層間調整層上に形成され、前記共通電極ラインが延びて形成された第2ストレージ電極と、前記第2ストレージ電極上に形成された第2層間調整層と、前記第2層間調整層上に形成され、前記第1層間調整層及び前記第2層間調整層を貫通して前記第3ストレージ電極と接触し、前記ドレイン電極が延びて形成された第3ストレージ電極と、を備えうる。ここで、前記第3ストレージ電極上に形成された保護層と、前記保護層上に形成され、前記保護層を貫通して前記第3ストレージ電極と接触する画素電極と、を備えうる。ここで、前記第2ストレージ電極は、複数でありうる。ここで、前記第2ストレージ電極が形成されていない位置に対応して、前記第1層間調整層及び前記第2層間調整層を貫通して形成された第1コンタクト部と、前記第3ストレージ電極または第1ストレージ電極が形成された位置に対応して、前記保護層を貫通して形成された第2コンタクト部と、を備えうる。ここで、前記第1コンタクト部と前記第2コンタクト部とは、オーバーラップされうる。ここで、前記第1層間調整層及び前記第2層間調整層は、シリコン窒化物またはシリコン酸化物のうちいずれか一つ以上の物質で形成されうる。ここで、前記第2層間調整層は、第1層間調整層より誘電率の高い物質で形成されうる。ここで、前記第2層間調整層は、シリコン窒化物で形成されうる。ここで、前記第2ストレージ電極は、金属またはITOIndiumTinOxideで形成されうる。ここで、前記平板表示装置は、液晶表示装置でありうる。本発明の他の側面によれば、TFT領域及びストレージキャパシタ領域を含む画素領域が定義された基板を準備する工程と、前記基板上のTFT領域に活性層を形成する工程と、前記基板上に第1方向に過ぎるゲートライン、前記TFT領域上のゲート電極、及び前記ストレージキャパシタ領域上の第1ストレージ電極を形成する工程と、前記ゲートラインと平行な方向に共通電極ラインを形成し、前記共通電極ラインに延びて、前記ストレージキャパシタ領域上の第2ストレージ電極を共に形成する工程と、前記ゲートラインと交差するように第2方向に過ぎるデータライン及びソース電極を形成する工程と、前記TFT領域にドレイン電極を形成し、前記ドレイン電極に延びて、前記ストレージキャパシタ領域上の第3ストレージ電極を共に形成する工程と、を含む平板表示装置の製造方法を提供する。ここで、前記第1ストレージ電極を形成した後、前記第1ストレージ電極を覆うように、第1層間調整層を形成する工程をさらに含み、前記第2ストレージ電極を形成した後、前記第2ストレージ電極を覆うように、第2層間調整層を形成する工程をさらに含み、前記第2ストレージ電極が形成されていない位置に対応して、前記第1層間調整層及び前記第2層間調整層を貫通して第1コンタクト部を形成する工程をさらに含みうる。ここで、前記第3ストレージ電極を覆うように、保護層を現成する工程をさらに含み、前記第1ストレージ電極が形成された位置に対応して、前記保護層を貫通して第2コンタクト部を形成する工程をさらに含みうる。ここで、前記第1コンタクト部と前記第2コンタクト部とは、オーバーラップされるように形成されうる。ここで、前記第1層間調整層及び前記第2層間調整層は、シリコン窒化物またはシリコン酸化物のうちいずれか一つ以上の物質で形成されうる。ここで、前記第2層間調整層は、前記第1層間調整層より誘電率の高い物質で形成されうる。ここで、前記第2層間調整層は、シリコン窒化物で形成されうる。ここで、前記第2ストレージ電極は、金属またはITOで形成されうる。ここで、平板表示装置は、液晶表示装置でありうる。本発明によれば、ストレージキャパシタを並列に構成することによって、キャパシタンスが増大する。言い換えれば、同じキャパシタンスに対して、本発明の実施形態によれば、ストレージキャパシタを使用する場合、ディメンションが縮小して開口率が増加する。本発明は、多様な変換を加えられ、多様な実施形態を有しうるところ、特定の実施形態を図面に例示し、詳細に説明する。しかし、これは、本発明を特定の実施形態について限定しようとするものではなく、本発明の思想及び技術範囲に含まれるすべての変換、均等物ないし代替物を含むと理解されねばならない。本発明の説明において、関連した公知技術についての具体的な説明が、本発明の要旨を不明確にすると判断される場合、その詳細な説明を省略する。第1、第2の用語は、多様な構成要素の説明に使われうるが、構成要素は、用語によって限定されてはならない。用語は、一つの構成要素を他の構成要素から区別する目的のみで使われる。本出願で使用した用語は、ただ特定の実施形態の説明のために使われたものであって、本発明を限定しようとする意図ではない。単数の表現は、文脈上明白に異なる意味ではない限り、複数の表現を含む。本出願で、含むまたは有するなどの用語は、明細書上に記載された特徴、数字、段階、動作、構成要素、部品またはこれらを組合わせたものが存在することを指定し、一つまたはそれ以上の他の特徴や数字、段階、動作、構成要素、部品またはこれらを組合わせたものの存在または付加可能性を予め排除しないと理解されねばならない。以下、添付した図面に示された本発明に関する実施形態を参照して、本発明を詳細に説明する。図1は、本発明の一実施形態による平板表示装置を概略的に示す平面図である。本発明の一実施形態による平板表示装置は、有機発光表示装置、液晶表示装置であり、以下では、平板表示装置が液晶表示装置である場合に限定して説明する。図1を参照すれば、平板表示装置は、交互に交差して画素領域を定義するゲートライン110、データライン140及び共通電極ライン120を備える。画素領域のそれぞれは、薄膜トランジスタTFT:ThinFilmTransistor領域とストレージキャパシタ領域とを備えうる。ここで、TFTは、ゲートライン110とデータライン140との交差部に形成され、ゲート電極111、ソース電極141及びドレイン電極131を備える。共通電極ライン120は、ゲートライン110と平行に離隔されて形成される。ストレージキャパシタSTGは、共通電極ライン120と、延びたドレイン電極131との交差部に形成され、第1ストレージ電極112、第2ストレージ電極121及び第3ストレージ電極132を備える。TFTは、第1方向に配されたゲートライン110から前記第1方向に対して紙面内にて直交する第2方向に延びて突出したゲート電極111と、第2方向に配されたデータライン140の一部であるソース電極141と、ソース電極141と一定間隔離隔されるドレイン電極131と、を備える。ゲート電極111、ソース電極141及びドレイン電極131は、活性層105上に形成される。ソース電極141及びドレイン電極131は、ゲート電極111と一定間隔離隔されて形成される。しかし、これに限定されず、ソース電極141及びドレイン電極131は、ゲート電極111の上部両側を部分的にオーバーラップして形成されうる。図1に示されていないが、活性層105上に絶縁層が形成され、絶縁層上にゲート電極111が形成され、ゲート電極111上に複数の層間調整層が形成された場合、絶縁層及び複数の層間調整層を貫通して、ソース電極コンタクトホールCTS及びドレイン電極コンタクトホールCTDが形成されうる。ソース電極141及びドレイン電極131は、ソース電極コンタクトホールCTS及びドレイン電極コンタクトホールCTDを通じて形成され、下層の活性層105に接触しうる。本発明の一実施形態によれば、ドレイン電極131は、TFTから離隔されて位置したストレージキャパシタ領域に延びて、ストレージキャパシタSTGの第3ストレージ電極132を構成できる。ストレージキャパシタSTGは、TFTと離隔されて形成され、第1ストレージ電極ないし第3ストレージ電極112121132を備える。ストレージキャパシタSTGを構成する第1ストレージ電極112は、ゲート電極111と同一層に形成される。また、第2ストレージ電極121は、共通電極ライン120が延びて形成され、第1ストレージ電極112と部分的にオーバーラップされる。また、第3ストレージ電極132は、ドレイン電極131が延びて形成され、第1ストレージ電極112及び第2ストレージ電極121とオーバーラップされる。ここで、第1ストレージ電極ないし第3ストレージ電極112121132は、一定の面積を有し、これにより、キャパシタンスが決定される。ストレージキャパシタSTGは、第1ストレージ電極112と第2ストレージ電極121、及びその間の第1層間調整層103を介して形成される第1ストレージキャパシタSTG1を備える。また、第2ストレージ電極121と第3ストレージ電極132、及びその間の第2層間調整層104を介して形成される第2ストレージキャパシタSTG2を備える。したがって、本発明の一実施形態によるストレージキャパシタSTGは、第1及び第2ストレージキャパシタSTG1STG2の並列構成でなされ、総キャパシタンスは、第1ストレージキャパシタSTG1のキャパシタンスと第2ストレージキャパシタSTG2のキャパシタンスとを合わせた値となる。図2は、図1のII-II’線に沿って切り取った断面図である。説明の便宜上、TFT領域TFTとストレージキャパシタ領域STGとを区別して説明する。図2を参照すれば、TFTは、基板100上に形成された活性層105、活性層105上に形成された絶縁層102、絶縁層102上に形成されたゲート電極111、ゲート電極111上に形成された第1層間調整層103及び第2層間調整層104を備える。また、ソース電極141は、層間調整層103104及び絶縁層102を貫通したソース電極コンタクトホールCTSを通じて活性層105と接触し、図1で説明したように、ソース電極141は、データライン140と一体に形成される。また、ドレイン電極131は、層間調整層103104及び絶縁層102を貫通したドレイン電極コンタクトホールCTDを通じて活性層105と接触し、図1で説明したように、ドレイン電極131は、ストレージキャパシタ領域に延びて第3ストレージ電極132を形成する。ストレージキャパシタSTGは、基板100上に形成された絶縁層102、絶縁層102上に形成された第1ストレージ電極112、第1ストレージ電極112上に形成された第1層間調整層103、第1層間調整層103上に形成され、前記共通電極ライン120が延びて形成された第2ストレージ電極121を備える。また、第2ストレージ電極121上に形成された第2層間調整層104を備える。第3ストレージ電極132は、第2層間調整層104上に形成され、第1層間調整層103及び第2層間調整層104を貫通して形成された第1コンタクト部CT1を通じて第1ストレージ電極112と接触し、前記のように、第3ストレージ電極132は、TFTのドレイン電極131が延びて形成された。前述したように形成されたTFT及びストレージキャパシタSTGの最上面には、保護層150が形成され、保護層150上には、画素電極200が形成されうる。ここで、第3ストレージ電極132上に形成された保護層150を貫通して第2コンタクト部CT2が形成され、第2コンタクト部CT2を通じて画素電極200の一部が第3ストレージ電極132と接触しうる。図1及び図2を参照すれば、第1コンタクト部CT1は、第2ストレージ電極121が形成されていない位置に対応して、第1及び第2層間調整層103104を貫通して形成されたものでありうる。また、第2コンタクト部CT2は、第3ストレージ電極132または第1ストレージ電極112が形成された位置に対応して、保護層150を貫通して形成されたものでありうる。第1コンタクト部CT1及び第2コンタクト部CT2の位置、これによる第2ストレージ電極121の配列及び数については、図12ないし図14で詳細に説明する。図3は、図1及び図2に示された本発明の一実施形態による平板表示装置の画素を概略的に示す回路図である。平板表示装置に含まれた画素は、TFT、ストレージキャパシタSTG及び液晶キャパシタClcを備える。TFTのゲート111は、ゲートラインGL110と電気的に連結されてゲート信号を印加され、ソース141は、データラインDL140と電気的に連結されてデータ信号を印加される。ドレイン131には、ストレージキャパシタSTG及び液晶キャパシタClcの一端が連結される。液晶キャパシタClcの他端は、カラーフィルタ共通電極CFVcomに連結され、ストレージキャパシタSTGの他端は、共通電極ラインVcom120に連結される。本発明の一実施形態によるストレージキャパシタSTGは、第1ストレージキャパシタSTG1及び第2ストレージキャパシタSTG2の並列な構成を有する。具体的に、第1ストレージキャパシタSTG1は、第1ストレージ電極112と第2ストレージ電極121とを備え、第2ストレージキャパシタSTG2は、第2ストレージ電極121と第3ストレージ電極132とを備える。したがって、本発明の一実施形態によるストレージキャパシタSTGは、並列的な構成によって同じ面積であるが、一端の構成を有する従来のキャパシタよりキャパシタンスが大きいという特徴がある。第1ストレージ電極112と第2ストレージ電極121との間の第1層間調整層103のみを備える一端のキャパシタに比べて、本発明によるストレージキャパシタSTGのキャパシタンスがいかほど増加するか計算して見る。ここで、第1層間調整層103は、誘電率ε1、厚さがd1であり、第2層間調整層104は、誘電率ε2、厚さがd2と仮定する。従来のキャパシタのキャパシタンスCstは、数式1のようである。ここで、Sは、従来のキャパシタの面積である。本発明の実施形態による第1ストレージキャパシタSTG1のキャパシタンスCst1は、数式1と同一である。それは、第1ストレージキャパシタSTG1は、第1ストレージ電極112と第2ストレージ電極121との間の第1層間調整層103のみで構成されるためである。本発明の実施形態による第2ストレージキャパシタSTG2のキャパシタンスCst2は、下記数式2のようである。なぜなら、第2ストレージキャパシタST2は、第2ストレージ電極121と第3ストレージ電極132との間の第2層間調整層104で構成されるためである。したがって、前記数式1及び2から比率を計算すれば、Cst=Cst=1である。実験を行ったところ、第1層間調整層103が400Å400Å厚さのSiO2SiNxで形成され、第2層間調整層104が6000Å厚さのSiNxで形成された場合、Cst2Cstの値は、018となる。。すなわち、本発明の実施形態によるストレージキャパシタSTGは、同じ面積を有する従来のキャパシタに比べて、約18ほどキャパシタンスが大きい。言い換えれば、従来のキャパシタと同じキャパシタンスを有するように、本発明のストレージキャパシタSTGをデザインすれば、従来のキャパシタに比べて、1118=084によって、約84の面積を有すればよい。結局、全体画素領域のサイズのうち、キャパシタの占める領域が約12であるとする時、本発明の実施形態によるストレージキャパシタSTGを採用する場合、約2の開口率が増大する。図4ないし図11は、本発明の一実施形態による平板表示装置の製造方法を順次に示した断面図である。図4を参照すれば、まず基板100を準備する。基板100上には、複数の画素領域が定義されうる。ここで、説明の便宜上、画素領域は、TFTが形成されるTFT領域TFT及びストレージキャパシタが形成されるストレージキャパシタ領域STGを備えると見なす。図2に示したように、基板100の上面には、不純物イオンの拡大を防止し、水分や外気の浸透を防止し、表面の平坦化のためのバリア層及びまたはバッファ層101が形成されうる。図5を参照すれば、バッファ層101上にTFTの活性層105が半導体材料によって形成され、これを覆うように、後述の図6に示す絶縁層102が形成される。活性層105は、アモルファスシリコンまたはポリシリコンのような無機材半導体や有機半導体が使われうるが、ソース領域141a、ドレイン領域131a及びこれらの間のチャンネル領域111aを有する。本発明の実施形態によれば、活性層105は、ストレージキャパシタ領域STGまで延びて形成されず、TFT領域のみに形成されていることを特徴とする。図6を参照すれば、TFT領域の絶縁層102上には、ゲート電極111が備えられる。この時、ストレージキャパシタ領域STGの絶縁層102上には、ゲート電極111と同じ材質で、第1ストレージ電極112が備えられる。図示されていないが、ゲート電極111は、ゲートライン110が延びたものであるので、平面的に基板上に第1方向に過ぎるゲートライン110が共に形成される。図7を参照すれば、ゲート電極111及び第1ストレージ電極112を覆うように、第1層間調整層103が形成される。次いで、ストレージキャパシタ領域STGの第1層間調整層103上には、第2ストレージ電極121が備えられる。この時、第2ストレージ電極121は、第1ストレージ電極112と部分的にオーバーラップされる。図1を参照すれば、第2ストレージ電極121は、第1ストレージ電極112をいずれも覆うものではなく、第1コンタクト部CT1を空けて形成されていることが確認できる。図示されていないが、第2ストレージ電極121は、共通電極ライン120が延びて形成されたものであるので、平面的にゲートライン110と平行な方向に共通電極ライン120も共に形成される。本発明の一実施形態によれば、第2ストレージ電極121は、金属またはITOで形成されうる。第2ストレージ電極121が金属で形成される場合、導電性が大きいので、共通電極ライン120を通じて印加される共通電極信号の遅延が防止される長所がある。一方、第2ストレージ電極121がITOで形成される場合、開口率の側面で有利であるという特徴がある。図8を参照すれば、第2ストレージ電極121を覆うように、第2層間調整層104が備えられる。そして、TFT領域で、第1層間調整層103、第2層間調整層104及び絶縁層102を貫通して、ソース電極コンタクトホールCTS及びドレイン電極コンタクトホールCTDを形成する。ストレージキャパシタ領域STGでは、第2ストレージ電極121が形成されていない位置に対応して、第1層間調整層103及び第2層間調整層104を貫通して、第1コンタクト部CT1を形成する。図8の断面図では、第1コンタクト部CT1が第2ストレージ電極121を基準に右側に形成されたが、これに限定されず、左側に形成されることもある。これについての詳細な内容は、後述する。絶縁層102、第1層間調整層103、第2層間調整層104は、絶縁体で備えられうるが、単層または複層の構造に形成されており、有機物、無機物、または有無機複合物で形成されうる。本発明の一実施形態によれば、第1層間調整層103及び第2層間調整層104は、シリコン窒化物またはシリコン酸化物のうちいずれか一つ以上の物質で形成されうる。特に、第2層間調整層104は、第1層間調整層103より誘電率の高い物質で形成されうる。したがって、第1層間調整層103がシリコン酸化物で形成され、第2層間調整層104は、シリコン酸化物より誘電率の高いシリコン窒化物で形成されうる。図9を参照すれば、TFT領域にソース電極141及びドレイン電極131を形成する。図示されていないが、ソース電極141は、データライン140の一部分である。したがって、平面的に基板100上に第1方向に過ぎるゲートライン110と交差するように、第2方向に過ぎるデータライン140が共に形成される。また、本発明の一実施形態によれば、ドレイン電極131は、ストレージキャパシタ領域STGに延びて第3ストレージ電極132を形成する。図9を参照すれば、ソース電極141は、ソース電極コンタクトホールCTSを通じて、ドレイン電極131は、ドレイン電極コンタクトホールCTDを通じて、活性層105と接触する。また、第3ストレージ電極132は、第1コンタクト部CT1を通じて、第1ストレージ電極112と接触する。図10を参照すれば、ソース電極141、ドレイン電極131及び第3ストレージ電極132を覆うように、保護層150を形成する。そして、第1ストレージ電極112または第3ストレージ電極132が形成された位置に対応して、保護層150を貫通して第2コンタクト部CT2を形成する。そのうちでも、特に、第2コンタクト部CT2は、第2ストレージ電極121が形成された位置に対応して形成することもできるが、この場合、開口率が向上する効果がある。図11を参照すれば、保護層150を覆うように、画素電極200が形成される。画素電極200は、仕事関数の高いITO、IZO、ZnO、またはIn2O3で形成されうる。しかし、画素電極200は、必ずしも前述した物質で形成されることに限定されず、導電性有機物や、Ag、Mg、Cuなどの導電粒子が含まれた導電性ペーストで形成することもできる。このような導電性ペーストを使用する場合、インクジェットプリンティング方法を使用してプリンティングでき、プリンティング後には、焼成して電極として形成できる。図12ないし図14は、本発明の他の実施形態による平板表示装置を概略的に示した断面図である。図12を参照すれば、第1コンタクト部CT1と第2コンタクト部CT2とがオーバーラップされないように形成された図11と異なり、第1コンタクト部CT1と第2コンタクト部CT2とは、オーバーラップされるように備えられうる。また、図13を参照すれば、図11は、断面図上で第1コンタクト部CT1が第2ストレージ電極121の右側に位置したものであり、図13は、断面図上で第1コンタクト部CT1が第2ストレージ電極121の左側に位置したものである。第1コンタクト部CT1は、第2ストレージ電極121が形成されない位置に対応して形成される。図14は、第2ストレージ電極121を分け、その間に第1コンタクト部CT1が位置したものである。この場合、第2ストレージ電極121が2個以上で構成されたものであり、平面的に第2ストレージ電極121の中央にホールが形成されたものでもありうる。このように、本発明の実施形態による第1コンタクト部CT1及び第2コンタクト部CT2の位置、ストレージ電極の位置、数及び形状は、前述したところに限定されず、当業者が設計変更できる範囲内で多様に応用可能である。そして、前記図面に示された構成要素は、説明の便宜上拡大または縮小して表示されうるので、図面に示された構成要素のサイズや形状に、本発明が限定されず、当業者ならば、これから多様な変形及び均等な他の実施形態が可能であるということが分かるであろう。したがって、本発明の真の技術的保護範囲は、特許請求の範囲の技術的思想によって決定されねばならない。