第1のPNP型バイポーラトランジスタと、前記第1のPNP型バイポーラトランジスタと並列の第2のPNP型バイポーラトランジスタと、前記第2のPNP型バイポーラトランジスタのエミッタに一端が接続される第1の抵抗素子と、前記第1のPNP型バイポーラトランジスタのエミッタ電位と、前記第1の抵抗素子の他端の電位とが等しくなるように動作する演算回路と、前記第1のPNP型バイポーラトランジスタのベース電位と、前記第2のPNP型バイポーラトランジスタのベース電位とを異ならせるとともに、その差電圧が温度によって変化する差電圧生成部と、を含むことを特徴とする基準電圧発生回路。前記差電圧生成部は、前記第1のPNP型バイポーラトランジスタのベースとコレクタとの間、または前記第2のPNP型バイポーラトランジスタのベースとコレクタとの間に接続される第2の抵抗素子を含み、前記第2の抵抗素子が接続される前記第1のPNP型バイポーラトランジスタまたは前記第2のPNP型バイポーラトランジスタのベース電流によって前記差電圧が生じることを特徴とする請求項1に記載の基準電圧発生回路。コレクタとベースとが接続される第1のNPN型バイポーラトランジスタと、コレクタとベースとが接続され、前記第1のNPN型バイポーラトランジスタと並列の第2のNPN型バイポーラトランジスタと、前記第2のNPN型バイポーラトランジスタのエミッタに一端が接続される第1の抵抗素子と、前記第1のNPN型バイポーラトランジスタのコレクタ電位と、前記第2のNPN型バイポーラトランジスタのコレクタの電位とが等しくなるように動作する演算回路と、前記第1のNPN型バイポーラトランジスタのコレクタとベースとの間、または前記第2のNPN型バイポーラトランジスタのコレクタとベースとの間に接続され、その値が温度によって変化する電圧を発生させる電圧発生器と、を含むことを特徴とする基準電圧発生回路。前記電圧発生器は、第2の抵抗素子を含み、前記第2の抵抗素子が接続される前記第1のNPN型バイポーラトランジスタまたは前記第2のNPN型バイポーラトランジスタのベース電流によって前記電圧発生器が電圧を発生することを特徴とする請求項3に記載の基準電圧発生回路。コレクタとベースとが接続される第1のNPN型バイポーラトランジスタと、コレクタとベースとが接続され、前記第1のNPN型バイポーラトランジスタと並列の第2のNPN型バイポーラトランジスタと、前記第2のNPN型バイポーラトランジスタのコレクタに一端が接続される第1の抵抗素子と、前記第1のNPN型バイポーラトランジスタのコレクタ電位と、前記第1の抵抗素子の前記一端と異なる他端の電位とが等しくなるように動作する演算回路と、前記第1のNPN型バイポーラトランジスタのコレクタとベースとの間、または前記第2のNPN型バイポーラトランジスタのコレクタとベースとの間に接続され、その値が温度によって変化する電圧を発生させる電圧発生器と、を含むことを特徴とする基準電圧発生回路。前記電圧発生器は、第2の抵抗素子を含み、前記第2の抵抗素子が接続される前記第1のNPN型バイポーラトランジスタまたは前記第2のNPN型バイポーラトランジスタのベース電流によって前記電圧発生器が電圧を発生することを特徴とする請求項5に記載の基準電圧発生回路。コレクタとベースとが接続される第1のNPN型バイポーラトランジスタと、コレクタとベースとが接続され、前記第1のNPN型バイポーラトランジスタと並列の第2のNPN型バイポーラトランジスタと、前記第2のNPN型バイポーラトランジスタのエミッタに一端が接続される第1の抵抗素子と、前記第1のNPN型バイポーラトランジスタのコレクタにベースが接続される第3のNPN型バイポーラトランジスタと、前記第2のNPN型バイポーラトランジスタのコレクタにベースが接続され、エミッタが前記第3のNPN型バイポーラトランジスタのエミッタに接続される第4のNPN型バイポーラトランジスタと、前記第3のNPN型バイポーラトランジスタ及び前記第4のNPN型バイポーラトランジスタのエミッタに一端が接続される第2の抵抗素子と、前記第3のNPN型バイポーラトランジスタ及び前記第4のNPN型バイポーラトランジスタと協働し、前記第1のNPN型バイポーラトランジスタのコレクタ電位と、前記第2のNPN型バイポーラトランジスタのコレクタ電位とが等しくなるように動作するトランジスタと、を含むことを特徴とする基準電圧発生回路。コレクタとベースとが接続される第1のNPN型バイポーラトランジスタと、コレクタとベースとが接続され、前記第1のNPN型バイポーラトランジスタと並列の第2のNPN型バイポーラトランジスタと、前記第2のNPN型バイポーラトランジスタのコレクタに一端が接続される第1の抵抗素子と、前記第1のNPN型バイポーラトランジスタのコレクタにベースが接続される第3のNPN型バイポーラトランジスタと、前記第2のNPN型バイポーラトランジスタのコレクタにベースが接続され、エミッタが前記第3のNPN型バイポーラトランジスタのエミッタに接続される第4のNPN型バイポーラトランジスタと、前記第3のNPN型バイポーラトランジスタのエミッタ及び前記第4のNPN型バイポーラトランジスタのエミッタに一端が接続される第2の抵抗素子と、前記第1のNPN型バイポーラトランジスタのコレクタ電位と、前記第一の抵抗素子の前記一端と異なる他端とが等しくなるように動作する演算回路と、を含むことを特徴とする基準電圧発生回路。前記第1の抵抗素子の抵抗値と、前記第2の抵抗素子の抵抗値とが等しいことを特徴とする請求項2から8のいずれか1項に記載の基準電圧発生回路。しかしながら、特許文献1に記載の発明において、基準電圧の温度特性を抑えるための十分な効果を得るには、図9に示した基準電圧発生回路を構成する各素子のばらつきに合わせて、MOSトランジスタM5及び電源電圧VDDから供給される電流の電流値Iinjを調整する必要があった。また、基準電圧発生回路を構成する各素子のばらつきに合わせて、抵抗素子R4、R5、R6によって補正開始点を調整することが必要になる。以上のことから、図9に示した基準電圧発生回路をLSI化するには、MOSトランジスタM5から供給される電流の電流値及び電流値Iinjを調整するための回路をさらに付加する必要がある。このため、引用文献1記載の発明においても、付加回路が大型化することになる。本発明は、以上の点に鑑みて行われたものであり、小規模の付加回路により、基準電圧の温度特性を簡易な調整によって十分に改善することができる基準電圧発生回路を提供することを目的とする。上記した課題を解決するため、本発明の一態様の基準電圧発生回路は、第1のPNP型バイポーラトランジスタ例えば図1に示したバイポーラトランジスタ106と、前記第1のPNP型バイポーラトランジスタと並列の第2のPNP型バイポーラトランジスタ例えば図1に示したバイポーラトランジスタ107と、前記第2のPNP型バイポーラトランジスタのエミッタに一端が接続される第1の抵抗素子例えば図1に示した抵抗素子104と、前記第1のPNP型バイポーラトランジスタのエミッタ電位と、前記第1の抵抗素子の他端の電位とが等しくなるように動作する演算回路例えば図1に示した演算増幅器105と、前記第1のPNP型バイポーラトランジスタのベース電位と、前記第2のPNP型バイポーラトランジスタのベース電位とを異ならせるとともに、その差電圧が温度によって変化する差電圧生成部例えば図1に示した抵抗素子109と、を含むことを特徴とする。本発明の一態様の基準電圧発生回路によれば、前記差電圧生成部が、前記第1のPNP型バイポーラトランジスタのベースとコレクタとの間、または前記第2のPNP型バイポーラトランジスタのベースとコレクタとの間に接続される第2の抵抗素子を含み、前記第2の抵抗素子が接続される前記第1のPNP型バイポーラトランジスタまたは前記第2のPNP型バイポーラトランジスタのベース電流によって前記差電圧が生じることが望ましい。本発明の一態様の基準電圧発生回路は、コレクタとベースとが接続される第1のNPN型バイポーラトランジスタ例えば図2に示したバイポーラトランジスタ206と、コレクタとベースとが接続され、前記第1のNPN型バイポーラトランジスタと並列の第2のNPN型バイポーラトランジスタ例えば図2に示したバイポーラトランジスタ207と、前記第2のNPN型バイポーラトランジスタのエミッタに一端が接続される第1の抵抗素子例えば図2に示した抵抗素子104と、前記第1のNPN型バイポーラトランジスタのコレクタ電位と、前記第2のNPN型バイポーラトランジスタのコレクタの電位とが等しくなるように動作する演算回路例えば図2に示した演算増幅器105と、前記第1のNPN型バイポーラトランジスタのコレクタとベースとの間、または前記第2のNPN型バイポーラトランジスタのコレクタとベースとの間に接続され、その値が温度によって変化する電圧を発生させる電圧発生器例えば図2に示した抵抗素子109と、を含むことを特徴とする。本発明の一態様の基準電圧発生回路によれば、前記電圧発生器が、第2の抵抗素子を含み、前記第2の抵抗素子が接続される前記第1のNPN型バイポーラトランジスタまたは前記第2のNPN型バイポーラトランジスタのベース電流によって前記電圧発生器が電圧を発生することが望ましい。本発明の一態様の基準電圧発生回路は、コレクタとベースとが接続される第1のNPN型バイポーラトランジスタ例えば図3に示したバイポーラトランジスタ206と、コレクタとベースとが接続され、前記第1のNPN型バイポーラトランジスタと並列の第2のNPN型バイポーラトランジスタ例えば図3に示したバイポーラトランジスタ207と、前記第2のNPN型バイポーラトランジスタのコレクタに一端が接続される第1の抵抗素子例えば図3に示した抵抗素子104と、前記第1のNPN型バイポーラトランジスタのコレクタ電位と、前記第1の抵抗素子の前記一端と異なる他端の電位とが等しくなるように動作する演算回路例えば図3に示した演算増幅器105と、前記第1のNPN型バイポーラトランジスタのコレクタとベースとの間、または前記第2のNPN型バイポーラトランジスタのコレクタとベースとの間に接続され、その値が温度によって変化する電圧を発生させる電圧発生器例えば図3に示した抵抗素子109と、を含むことを特徴とする。本発明の一態様の基準電圧発生回路によれば、前記電圧発生器が、第2の抵抗素子を含み、前記第2の抵抗素子が接続される前記第1のNPN型バイポーラトランジスタまたは前記第2のNPN型バイポーラトランジスタのベース電流によって前記電圧発生器が電圧を発生することが望ましい。本発明の一態様の基準電圧発生回路は、コレクタとベースとが接続される第1のNPN型バイポーラトランジスタ例えば図4に示したバイポーラトランジスタ406と、コレクタとベースとが接続され、前記第1のNPN型バイポーラトランジスタと並列の第2のNPN型バイポーラトランジスタ例えば図4に示したバイポーラトランジスタ407と、前記第2のNPN型バイポーラトランジスタのエミッタに一端が接続される第1の抵抗素子例えば図4に示した抵抗素子409と、前記第1のNPN型バイポーラトランジスタのコレクタにベースが接続される第3のNPN型バイポーラトランジスタ例えば図4に示したバイポーラトランジスタ403と、前記第2のNPN型バイポーラトランジスタのコレクタにベースが接続され、エミッタが前記第3のNPN型バイポーラトランジスタのエミッタに接続される第4のNPN型バイポーラトランジスタ例えば図4に示したバイポーラトランジスタ404と、前記第3のNPN型バイポーラトランジスタ及び前記第4のNPN型バイポーラトランジスタのエミッタに一端が接続される第2の抵抗素子例えば図4に示した抵抗素子405と、前記第3のNPN型バイポーラトランジスタ及び前記第4のNPN型バイポーラトランジスタと協働し、前記第1のNPN型バイポーラトランジスタのコレクタ電位と、前記第2のNPN型バイポーラトランジスタのコレクタ電位とが等しくなるように動作するトランジスタ例えば図4に示したMOSトランジスタ401、402と、を含むことを特徴とする。本発明の一態様の基準電圧発生回路は、コレクタとベースとが接続される第1のNPN型バイポーラトランジスタ例えば図5に示したバイポーラトランジスタ406と、コレクタとベースとが接続され、前記第1のNPN型バイポーラトランジスタと並列の第2のNPN型バイポーラトランジスタ例えば図5に示したバイポーラトランジスタ407と、前記第2のNPN型バイポーラトランジスタのコレクタに一端が接続される第1の抵抗素子例えば図5に示した抵抗素子104と、前記第1のNPN型バイポーラトランジスタのコレクタにベースが接続される第3のNPN型バイポーラトランジスタ例えば図5に示したバイポーラトランジスタ404と、前記第2のNPN型バイポーラトランジスタのコレクタにベースが接続され、エミッタが前記第3のNPN型バイポーラトランジスタのエミッタに接続される第4のNPN型バイポーラトランジスタ例えば図5に示したバイポーラトランジスタ403と、前記第3のNPN型バイポーラトランジスタのエミッタ及び前記第4のNPN型バイポーラトランジスタのエミッタに一端が接続される第2の抵抗素子例えば図5に示した抵抗素子405と、前記第1のNPN型バイポーラトランジスタのコレクタ電位と、前記第1の抵抗素子の前記一端と異なる他端の電位とが等しくなるように動作する演算回路例えば図5に示した演算増幅器105と、を含むことを特徴とする。本発明の一態様の基準電圧発生回路によれば、前記第1の抵抗素子の抵抗値と、前記第2の抵抗素子の抵抗値とが等しいことが望ましい。上記した発明は、いずれも、バイポーラトランジスタの電位と抵抗素子の電位との差分をなくすように、あるいは2つのバイポーラトランジスタのコレクタ間の電位差をなくすように動作することにより、温度の変化による電圧の変化を打ち消している。このため、抵抗素子やバイポーラトランジスタにプロセスによるばらつきが生じても、バイポーラトランジスタや抵抗素子の電気特性は同様の傾向を持ってばらつく。このため、本発明は、温度特性の改善する付加回路の設計にあたり、抵抗素子やバイポーラトランジスタの電気特性のばらつきを考慮する必要がない。したがって、本発明は、小規模の付加回路により、基準電圧の温度特性を簡易な調整によって十分に改善することができる基準電圧発生回路を提供することができる。以下、本発明の基準電圧発生回路の実施形態1、実施形態2を説明する。実施形態1回路構成図1は、実施形態1の基準電圧発生回路の回路構成を説明するための図である。実施形態1の基準電圧発生回路は、P型MOSトランジスタ101、102、PNP型バイポーラトランジスタ106、107、抵抗素子103、104、109、演算増幅器105を含んでいる。MOSトランジスタ101、抵抗素子103、バイポーラトランジスタ106は、図示しない電源供給電圧VDD:以下、電源電圧VDDとも記すとGND端子以下、単にGNDとも記すとの間に接続されている。MOSトランジスタ101のドレインには抵抗素子103の端部aが接続されていて、抵抗素子103の他の端部bにはバイポーラトランジスタ106のエミッタが接続されている。端部aは、実施形態1の基準電圧発生回路から基準電圧Vrefが出力される出力端子108と接続されている。バイポーラトランジスタ106のコレクタはGNDに接続されていて、バイポーラトランジスタ106のベース、コレクタ間には抵抗素子109が接続されている。また、バイポーラトランジスタ107は、バイポーラトランジスタ106と、コレクタ同士が接続されている。バイポーラトランジスタ107では、そのコレクタとベースとが接続されている。バイポーラトランジスタ107のエミッタは、抵抗素子104の端部dと接続されていて、抵抗素子104の他の端部cには、演算増幅器105の非反転入力端子が接続されている。また、演算増幅器105の反転入力端子は、抵抗素子103の端部bと接続されている。さらに、端部cにはMOSトランジスタ102のドレインが接続されている。演算増幅器105の出力端子は、MOSトランジスタ101及びMOSトランジスタ102のゲートに入力されている。以上の基準電圧発生回路において、MOSトランジスタ101のドレイン電流である電流Iaの電流値をI11とする。また、MOSトランジスタ102のドレイン電流である電流Ibの電流値をI12とする。また、抵抗素子103の抵抗値をR13、抵抗素子104の抵抗値をR11、抵抗素子109の抵抗値をR12とする。抵抗値R11と抵抗値R12とは、等しい値である。さらに、バイポーラトランジスタ106のベース、エミッタ間以下、ベースエミッタ電圧と記すの電圧値をVbe11とし、バイポーラトランジスタ107のベースエミッタ電圧の値をVbe12とする。動作次に、実施形態1の基準電圧発生回路の動作を説明する。なお、この説明では、バイポーラトランジスタ106とバイポーラトランジスタ107とは、1:8のサイズ比を有しているものとし、I11I12となるように設計されているものとする。図1に示した演算増幅器105は、端部bと端部cとの電位差に応じた電圧を出力する。このような演算増幅器105の動作は、式4を満たすように行われる。なお、式4中のIb1は、バイポーラトランジスタ106のベース電流の値である。Vbe11R12×Ib1=Vbe12R11×I12...式4ここで、上記した実施形態1の基準電圧発生回路の動作を、図6に示した従来の基準電圧発生回路と比較する。図6に示した基準電圧発生回路の演算増幅器5は、以下の式5を満たすように動作する。Vbe1=Vbe2R1×I2...式5Vbe1=Vbe11、Vbe2=Vbe12、R1=R11とすると、実施形態1の電流値I12は、図6に示した回路の電流値I2と、R12×Ib1/R11だけ相違することになる。また、バイポーラトランジスタ106の増幅率をαとすると、電流値Ib1は、以下の式6のように表される。Ib1=1-αI11...式6バイポーラトランジスタの増幅率は、温度の上昇に伴って1に近づいていく。このため、ベース電流の電流値Ib1は、温度の低下に伴って大きくなり、抵抗値R12が一定であるとすると、電流Ibの電流値I12は温度の低下に伴って上昇する。このような電流値I12の増加は、図6に示した電流値I2の低温時上昇させることに等しくなる。そして、図7に示した特性を示す基準電圧Vrefに、図8bに示した特性の電圧を加えた場合に得られる効果と同様の効果を得ることができる。以上のことから、実施形態1によれば、基準電圧Vrefの温度特性を改善することができることが分かる。ここで、電流値I12は、抵抗値R11とバイポーラトランジスタ106、107の特性とによって決定する。また、ベース電流の電流値Ib1は、バイポーラトランジスタ106の特性と電流値I11=I12とによって決定する。このため、実施形態1では、抵抗値R11、R12やバイポーラトランジスタ106、107の特性がばらついたとしても、そのばらつきによって電流値I12とベース電流の電流値Ib1とが同じように変動する。このため、実施形態1によれば、抵抗値R11と同じ値の抵抗値R12を有する抵抗素子を追加するだけで、基準電圧Vrefの温度特性を改善することができる。変形例なお、実施形態1の基準電圧発生回路は、以上述べた構成に限定されるものではない。すなわち、実施形態1の基準電圧発生回路の他の構成としては、例えば、図2、3に示すものがある。図2、3に示した基準電圧発生回路は、図1に示した基準電圧発生回路と同様の素子を含んでいる。図2、3に示した素子のうち、図1に示した素子と同様の機能を果たす素子に関しては、図1に示した符号と同様の符号を付して、その説明を一部略すものとする。実施形態1の基準電圧発生回路は、図1に示したようにPNP型バイポーラトランジスタを使うものに限定されるものではない。例えば、図2に示す基準電圧発生回路のように、N型バイポーラトランジスタ206、207を用いても実現することができる。また、図2に示した基準電圧発生回路では、抵抗素子109が、バイポーラトランジスタ207のベースコレクタ間に接続されている。さらに、抵抗素子104は、図1に示したように、演算増幅器105とバイポーラトランジスタとの間に接続されるものに限定されるものではなく、演算増幅器105の入力電圧に差が生じるように接続される。さらに、実施形態1の基準電圧発生回路は、抵抗素子109がバイポーラトランジスタ207ではなく、バイポーラトランジスタ206のベースコレクタ間に接続するようにしてもよい。実施形態2[回路構成]図4は、本発明の実施形態2の基準電圧発生回路を説明するための図である。実施形態2の基準電圧発生回路は、図1~3に示した演算増幅器105及び抵抗素子109に代えて、補正回路400を使って基準電圧発生回路の温度特性を改善する。なお、図4において、図1に示した構成と同様の構成については同様の符号を付し、その説明を一部省くものとする。実施形態2の基準電圧発生回路は、補正回路400と、MOSトランジスタ101、102と、NPN型バイポーラトランジスタ406、407と、抵抗素子410、409と、を含んでいる。MOSトランジスタ101、102、バイポーラトランジスタ406、407は、電源電圧VDDと、GNDとの間に接続されている。バイポーラトランジスタ406のコレクタは、MOSトランジスタ101のドレインに接続され、バイポーラトランジスタ407のコレクタは、MOSトランジスタ102のドレインに接続されている。バイポーラトランジスタ406はベースとコレクタとが接続されていて、バイポーラトランジスタ407はベースとコレクタとが接続されている。MOSトランジスタ102とバイポーラトランジスタ407との間には抵抗素子410が接続されていて、MOSトランジスタ102と抵抗素子410との間から基準電圧Vrefが出力される。また、バイポーラトランジスタ407とGNDとの間には、抵抗素子409が接続されている。実施形態2では、MOSトランジスタ101のドレインから出力される電流をIc1、MOSトランジスタ102のドレインから出力される電流をId1とする。電流Ic1は電流Ic2と電流Ic3とに分岐される。また、電流Id1は電流Id2と電流Id3とに分岐される。また、図4では、電流Ic1の値を電流値I41、電流Id1の値を電流値I51、電流Ic2の値を電流値I42、電流Id2の値を電流値I52、電流Ic3の値を電流値I43、電流Id3の値を電流値I53と記す。また、抵抗素子410の抵抗値をR83、抵抗素子409の抵抗値をR81、抵抗素子405の抵抗値をR82とする。補正回路400は、電源電圧VDDとGNDとの間に、P型MOSトランジスタ401、402、NPN型バイポーラトランジスタ403、404、抵抗素子405を備えている。MOSトランジスタ401、402は互いのゲート同士が接続されていて、MOSトランジスタ402のゲートとドレインとが接続されている。MOSトランジスタ401のドレインは、バイポーラトランジスタ403のコレクタに、MOSトランジスタ402のドレインは、バイポーラトランジスタ404のコレクタに、それぞれ接続されている。また、バイポーラトランジスタ403、404はエミッタ同士が接続されていて、バイポーラトランジスタ403、404のエミッタには抵抗素子405が接続されている。補正回路400のMOSトランジスタ401のドレインは、MOSトランジスタ101と102のゲートに接続されている。また、バイポーラトランジスタ403のベースが、MOSトランジスタ101のドレインとバイポーラトランジスタ406のコレクタに接続されている。さらに、バイポーラトランジスタ404のベースは、抵抗素子410とバイポーラトランジスタ407のコレクタとの間に接続されている。なお、実施形態2の補正回路400は、MOSトランジスタ401、402を備えていることにより、図1~3に示した演算増幅器105の機能をも果たすものである。動作次に、実施形態2の基準電圧発生回路の動作を説明する。図4に示した実施形態2の基準電圧発生回路では、バイポーラトランジスタ406とバイポーラトランジスタ407とのサイズ比を1:Nとすると、図4中に示したIc1の電流値I41、Id1の電流値I51、Ic2の電流値I42、Id2の電流値I52、Ic3の電流値I43、Id3の電流値I53と基準電圧Vrefとの関係が、以下のように表される。上記した各電流値には、I41=I51、I42=I52、I43=I53の関係がある。このとき、基準電圧Vrefは、以下の式7のように表される。Vref=Vbe45Vt×{lnN/R81}×R81R83I53×R83...式7なお、上記した式7において、Vbe45はバイポーラトランジスタ407のベースエミッタ電圧である。また、Vtは、実施形態1と同様に、kT/qの値である。式7によれば、基準電圧Vrefが、式1に示した実施形態1の基準電圧Vrefよりも、I53×R83分だけ大きくなる。また、図4によれば、バイポーラトランジスタ403のエミッタ電流をIeその値をI44、バイポーラトランジスタ404のエミッタ電流をIfその値をI45とすると、I44とI45とが同じ値になる。このため、以下の式8、9が成立する。I44=I45=I46/2...式8I53=1-α×I46/2...式9さらに、I46=Vbe44-Vbe46/R82...式10であるから、I53={1-α×Vbe44-Vbe46}/2×R82...式11となる。実施形態1と同様に、αの値は温度の上昇に伴って1に近付くことから、電流Id3の値I53は、温度が低温であるときに上昇する特性を示すことが分かる。この結果、補正回路400は、図8bに示した特性を有する電圧が加わるように基準電圧Vrefを補正する。したがって、実施形態2によれば、基準電圧Vrefの温度特性を改善することができる。実施形態2では、電流Ic1、Id1、Ic2、Id2、Ic3、Id3の値がバイポーラトランジスタ403、404、406、407の特性と、抵抗素子405、409の抵抗値とによって決定する。バイポーラトランジスタ403、404、406、407が全てNPN型バイポーラトランジスタである。このため、実施形態2によれば、抵抗素子405、409の抵抗値やバイポーラトランジスタの特性がばらついたとしても、そのばらつきによって電流Ic1、Id1、Ic2、Id2、Ic3、Id3の値が同じように変動する。このため、抵抗素子409の抵抗値R81と抵抗素子405の抵抗値R82とを等しくしたままで、基準電圧Vrefの温度特性を改善することができる。変形例なお、本発明の実施形態2は、以上説明した構成に限定されるものではない。例えば、図5に示したように構成することもできる。なお、図5において、図1、図4に示した構成と同様の構成については、同様の符号を付し、その説明を一部略すものとする。図5に示した基準電圧発生回路は、図4に示した実施形態2の補正回路400から、MOSトランジスタ401、402をなくし、実施形態1と同様に演算増幅器105を設けたものである。また、本発明の範囲は、図示され、記載された例示的な実施形態に限定されるものではなく、本発明が目的とするものと均等な効果をもたらすすべての実施形態をも含む。さらに、本発明の範囲は、請求項1により画される発明の特徴の組み合わせに限定されるものではなく、すべての開示されたそれぞれの特徴のうち特定の特徴のあらゆる所望する組み合わせによって画されうる。