"画素が行方向及び列方向に行列状に配列された画素配列と、前記画素配列の中のそれぞれの画素列ごとに設けられた列共通読み出し手段と、それぞれの前記列共通読み出し手段の信号を順次出力する3チャネル以上の読み出しチャネルと、前記列共通読み出し手段の信号を前記3チャネル以上の読み出しチャネルのうちのいずれの読み出しチャネルに出力するかを選択する読み出しチャネル選択手段と、を備え、前記読み出しチャネル選択手段は、前記列共通読み出し手段の信号を出力する読み出しチャネルを、前記画素配列の行ごとに異なる所定のパターンで選択することを特徴とする撮像素子。前記所定のパターンの繰返し周期が、前記読み出しチャネルの数より大きいことを特徴とする請求項1に記載の撮像素子。前記読み出しチャネル選択手段は、前記画素配列の所定列数ごとに設けられた複数のブロック信号線と、前記列共通読み出し手段の信号を前記ブロック信号線に転送する複数の第1の転送スイッチと、前記ブロック信号線の信号を前記読み出しチャネルに転送する複数の第2の転送スイッチとを有し、前記第1の転送スイッチと前記第2の転送スイッチを制御することにより、前記列共通読み出し手段の信号を出力する読み出しチャネルを選択することを特徴とする請求項1または2に記載の撮像素子。前記読み出しチャネルと、前記読み出しチャネル選択手段とが、前記画素配列の上部及び下部に分かれて配置され、上部の前記読み出しチャネル選択手段は上部の前記読み出しチャネルの中から、下部の前記読み出しチャネル選択手段は下部の前記読み出しチャネルの中から、それぞれ読み出しチャネルを選択することを特徴とする請求項1乃至3のいずれか1項に記載の撮像素子。前記所定のパターンが、上部の前記読み出しチャネル選択手段と、下部の前記読み出しチャネル選択手段とで異なることを特徴とする請求項4に記載の撮像素子。請求項1乃至5のいずれか1項に記載の撮像素子と、それぞれの前記読み出しチャネルに対応するAD変換器と、前記AD変換器でデジタルデータに変換された後の画素データを前記所定のパターンに応じて並べ替える出力順序制御手段と、を備えることを特徴とする撮像装置。しかしながら、より高速な読み出し処理を行うために、水平出力回路を3つ以上用意し、3つ以上の多チャネル読み出しを行うことも考えられる。この場合、上述の特許文献1の構成では、やはり同一色の信号が複数の水平出力回路、及び読み出しアンプ、AD変換器を経由して読み出されることになる。このため、各チャネル毎の特性ずれが固定パターンノイズとして出力画像上に現れてしまう。本発明は上述した課題に鑑みてなされたものであり、その目的は、3チャネル以上の読み出しチャネルを備えた撮像素子を用いる構成においても、出力画像に現れるスジ状の固定パターンノイズを軽減し、良好な画質を提供することである。本発明に係わる撮像素子は、画素が行方向及び列方向に行列状に配列された画素配列と、前記画素配列の中のそれぞれの画素列ごとに設けられた列共通読み出し手段と、それぞれの前記列共通読み出し手段の信号を順次出力する3チャネル以上の読み出しチャネルと、前記列共通読み出し手段の信号を前記3チャネル以上の読み出しチャネルのうちのいずれの読み出しチャネルに出力するかを選択する読み出しチャネル選択手段と、を備え、前記読み出しチャネル選択手段は、前記列共通読み出し手段の信号を出力する読み出しチャネルを、前記画素配列の行ごとに異なる所定のパターンで選択することを特徴とする。本発明によれば、3チャネル以上の読み出しチャネルを備えた撮像素子を用いる構成においても、出力画像に現れる固定パターンノイズを軽減し、良好な画質を提供することが可能となる。以下、本発明の実施形態について、図面を参照して詳細に説明する。第1の実施形態図1は本発明の第1の実施形態に係わる撮像装置100の全体構成を示した図である。図1において、撮影レンズ101は、被写体からの光を結像させ、撮像素子102は、撮像レンズ101により結像された被写体像を光電変換する。撮像素子101としては、例えばCMOSイメージセンサが使用される。撮像素子102から出力されるアナログ画像信号はAFE103によりデジタル信号に変換される。DSPDisitalSignalProcesser104は、AFE103から出力されるデジタル画像信号に対する各種画像処理や圧縮伸張処理などを行なう。記録媒体105は、画像データを記録する。表示部106は、撮影した画像や各種メニュー画面などを表示し、液晶ディスプレイLCDなどが使用される。タイミングジェネレータTG107は、撮像素子102に駆動信号を供給する。CPU108は、AFE103,DSP104,TG107の制御を行う。RAM109は、画像データなどを一時記憶し、DSP104と接続されている。次に、撮像素子102の構成について図2~図5を用いて説明する。図2は撮像素子102の全体構成を示す図である。画素領域PAには画素200がp11~pmnのように行方向および列方向に行列状に配置されている。ここで、画素200の1画素毎の構成を図3を用いて説明する。フォトダイオード以下PDと表す201は、入射した光信号を光電変換し、露光量に応じた電荷を蓄積する。転送ゲート202は、信号txをHighレベルにすることでPD201に蓄積されている電荷がFDフローティングディフュージョン部203に転送される。FD部203は、フローティングディフュージョンアンプ204以下FDアンプと表すのゲートに接続されており、このFDアンプ204でPD201から転送されてきた電荷量が電圧量に変換される。FDリセットスイッチ205は、FD部203をリセットするためのスイッチであり、信号resをHighレベルとすることにより、FD部203がリセットされる。また、PD201の電荷をリセットする場合には、信号txと信号resを同時にHighレベルとすることで、転送ゲート202及びFDリセットスイッチ205を両方ONし、FD部203経由でPD201のリセットを行うことになる。画素選択スイッチ206は、信号selをHighレベルとすることにより、FDアンプ204で電圧に変換された画素信号が画素部200の出力voutに出力される。図2に戻り、垂直走査回路401は、res1,tx1,sel1等の駆動信号を各画素200に供給する。各画素の出力voutは、列毎に垂直出力線301を介して列共通読み出し回路300に接続されている。ここで、列共通読み出し回路300の構成を図4を用いて説明する。垂直出力線301は、列毎に設けられ、1列分の画素200の出力voutが接続されている。垂直出力線301には電流源306が接続されており、この電流源306と、垂直出力線301に接続された画素部200のFDアンプ204によってソースフォロワ回路が構成される。S信号転送スイッチ302は、画素200から読み出される画素信号Sを保持容量304に転送するためのスイッチである。信号tsをHighレベルにすることにより、S信号転送スイッチ302を介して垂直出力線301の画素信号Sが保持容量304に保持される。N信号転送スイッチ303は、画素200から読み出されるノイズ信号Nを保持容量305に転送するためのスイッチである。信号tnをHighレベルにすることにより、N信号転送スイッチ303を介して垂直出力線301のノイズ信号Nが保持容量305に保持される。列共通読み出し回路300は、上述したS信号転送スイッチ302、N信号転送スイッチ303、S信号保持容量304、N信号保持容量305によって構成され、出力vsには画素信号Sが、出力vnにはノイズ信号Nが出力される。再び図2に戻り、出力チャネル選択回路500は、列共通読み出し回路300の出力vs、vnを水平出力線309a~309d,310a~310d3チャネル以上の出力線のいずれに転送するかを切替えるスイッチ群により構成される。水平走査回路402から出力される列選択信号ph_1,ph_2,...によって選択された列の信号が、出力チャネル選択回路500によって選択された水平出力線へ順次出力される。水平出力線309a~309d,310a~310dは、それぞれ差動増幅器311a~311dの入力に接続されており、ここで画素信号Sとノイズ信号Nの差分をとると同時に所定のゲインが掛けられる。差動増幅器311a~311dで増幅された信号は、それぞれ出力端子312a~312dから撮像素子102の外部へ出力される。以下、説明の便宜上、水平出力線309a,310a,差動増幅器311a,出力端子312aによって構成される読み出しチャネルをチャネルaと呼ぶ。同様に、309b/310b/311b/312bによって構成される読み出しチャネルをチャネルb、309c/310c/311c/312cによって構成される読み出しチャネルをチャネルcとする。さらに、309d/310d/311d/312dによって構成される読み出しチャネルをチャネルdとする。なお、水平出力線リセットスイッチ群313は、信号chresがHighになることによってONされ、このとき水平出力線309a~309d,310a~310dはリセット電圧Vchresにリセットされる。図5は、出力チャネル選択回路500の詳細な構成と、その周辺ブロックとの接続を示した図である。ここでは、便宜上、H1~H4の4列分の回路を示す。水平走査回路402から出力される制御信号ph_1がHighレベルになると、読み出し行に応じた水平転送スイッチがONされ、H1~H4の列共通読み出し回路300の出力vs,vnがそれぞれ水平出力線へ転送される。例えば4k1行目k=0,1,2,...の場合、読み出し行を示す信号v_4k1がHighレベルとなり、水平走査回路部402の列選択信号ph_1が水平転送スイッチ307_1a,308_1a,307_2b,308_2b,307_3c,308_3c,307_4d,308_4dへ伝達される。これにより、H1の信号はチャネルaへ、H2の信号はチャネルbへ、H3の信号はチャネルcへ、H4の信号はチャネルdへ、それぞれ転送される。図6は、撮像素子102とAFE103の間の接続と、AFE103の構成を示す図である。撮像素子102の出力端子312a~312dは、それぞれAFE103の入力端子601a~601dに接続される。入力端子601a~601dへの入力信号は、それぞれ増幅器602a~602dによって所定のゲインが掛けられた後に、AD変換器603a~603dでアナログ-デジタル変換される。AD変換器603a~603dによってデジタル信号に変換された各チャネルの画素データデジタルデータは、続く出力順序制御部604において画素配列に対応した順序に並べ直され、AFE103から後段のDSP104へ出力される。出力順序制御部604は、AFE103からの出力信号として各チャネルの信号を切替えて選択するマルチプレクサ605と、その制御信号を発生する出力選択信号発生部606から構成される。次に、図7のタイミングチャートを用いて、撮像素子102の動作について説明する。図7は第1行目の読み出し動作を示している。res,sel,txの後に付加した番号は、信号を読み出そうとしている画素行の番号に対応する。まず、第1行目の読み出しを示す信号v_4k1をHighレベルにした後に、sel_1をHighレベルにして第1行目の画素選択スイッチ206をONする。その後、信号res_1をLowレベルにしてFDリセットスイッチ205をOFFし、FD部203のリセットを開放する。次に、信号tnをONしてN信号転送スイッチ303を介してN信号保持容量305にN信号を記憶する。続いて信号tnをLowにし、N信号転送スイッチ303をOFFした後、信号tsをHighレベルにしてS信号転送スイッチ302をONすると共に、信号tx_1をHighレベルにすることで転送ゲート202をONする。この動作により、選択されている行のPD201に蓄積されていた信号がFDアンプ204、画素選択スイッチ206を介して垂直出力線302a,302bへ出力され、更に、S信号転送スイッチ302を介してS信号保持容量304へ記憶される。次に、信号tx_1、tsをLowレベルにして転送ゲート202、S信号転送スイッチ302を閉じた後、信号res_1をHighレベルにしてFDリセットスイッチ205をONし、FD部203をリセットする。その後、水平走査回路402により制御される各列の選択信号ph_1,ph_2,...を順次Highレベルにしていく。信号ph_1がHighレベルになると、上述の通り、H1のS信号保持容量304及びN信号保持容量305の信号がチャネルaの水平出力線309a,310aへ転送され、差動増幅器311aを介して出力端子312aに出力される。同時に、H2~H4の信号も、それぞれチャネルb~dの水平出力線、差動増幅器を介して出力端子312b~312dへ出力される。次に列選択信号ph_1をLowレベルに戻すと同時に、信号chresをHighレベルにし、水平出力線リセットスイッチ313をONし、一旦、水平出力線309a~309d,310a~310dをリセット電圧Vchresのレベルにリセットする。その後、列選択信号ph_2がHighレベルになると、やはりH5の信号がチャネルaへ、H6の信号がチャネルbへ、H7の信号がチャネルcへ、H8の信号がチャネルdへ、それぞれ出力される。以後、1行目の信号がm列分全て読み出されるまで、各列の信号読み出しと水平出力線のリセット動作を継続する。1行目の信号読み出し期間においては、AFE103の出力選択信号発生部606は、出力順序制御部からの出力データが、チャネルa→チャネルb→チャネルc→チャネルdの順になるように選択信号を発生する。図8Aに出力順序制御部604での信号の並べ替えを図示する。それぞれ異なるチャネルから読み出された画素信号は、a→b→c→dの順に制御される出力選択信号によって、撮像素子102の画素配列の順に並べ替えられる。次に、図9は第2行目の読み出し動作を示している。第1行目の信号読み出し後、信号v_4k1をLowレベルに戻すと同時に、第2行目の読み出しを示す信号v_4k2をHighレベルにする。それ以外の信号制御は図7で示した第1行目の読み出し動作と同じである。信号v_4k2がHighレベルとなっているため、信号ph_1がHighレベルになると、H1の信号がチャネルbへ、H2の信号がチャネルdへ、H3の信号がチャネルaへ、H4の信号がチャネルcへ、それぞれ出力される。次に、1行目と同様に信号chresによって水平出力線のリセットを行い、H5~H8の信号読み出しを行う。以後、2行目の信号がm列分全て読み出されるまで、各列の信号読み出しと水平出力線のリセット動作を継続する。2行目の信号読み出し期間においては、AFE103の出力選択信号発生部606は、出力順序制御部604からの出力データが、チャネルb→チャネルd→チャネルa→チャネルcの順になるように選択信号を発生する。図8Bに図示するように、画素信号は撮像素子102の画素配列の順に並べ替えられる。3行目、4行目の読み出しに関してもほぼ同様であるため図示しないが、タイミングチャートは図8或いは図9と読み出し行を示す信号が異なるのみである。3行目の読み出し期間には、信号v_4k3がHighレベルとなり、その他はLowレベルとなる。4行目の読み出し期間には、信号v_4k4がHighレベルとなり、その他はLowレベルとなる。また、AFE103の出力順序制御部604は、3行目読み出し期間は図8Cのように、4行目読み出し期間は図8Dのように画素信号の並べ替えを行う。いずれも、出力順序制御部604の出力では、画素信号が撮像素子102の画素配列の順となっている。以降、最終行であるn行目の読み出しまで、1行目~4行目の読み出しと同様の動作を繰り返すことで、撮像素子102の全画素の信号読み出しを完了する。図10は撮像素子102の画素配列PAを模式的に示した図である。ここでは、12×8画素の配列で示している。画素内に記載しているアルファベットa~dは、各画素を読み出す際に使用されるチャネルを示す。このように、2次元の画素配列に対して、それぞれの読み出しチャネルも2次元状に対応させることによって、各読み出しチャネル毎にオフセット特性/ゲイン特性/リニアリティ特性などが異なっても、スジ状の固定パターンノイズの少ない画像を生成することが可能となる。上記チャネル毎の特性差は、電源配線の差や、信号線のインピーダンス差、基準電圧や基準電流の差などによって、水平出力線読み出しアンプAD変換器など読み出しチャネルを構成する各部で発生する可能性がある。以上のような構成により、撮像素子102の画素信号を読み出して得られる画像において、スジ状の固定パターンノイズを軽減し、良好な画質を得ることができる。本実施形態においては、列共通読み出し回路と水平出力線の対応関係を、読み出し行に応じて切替える構成で説明したが、本発明はこれに限られるものではなく、画素列毎の読み出し回路とAD変換器との対応関係を読み出し行に応じて切替えるものであれば、他の構成でも構わない。例えば、カラムADのように列数分のAD変換器を有する構成の場合、各列の読み出し回路とAD変換器との接続関係を行毎に切替えるようにしてもよい。本実施形態で説明したのと同様に、AD変換器毎の特性ばらつきによるスジ状の固定パターンノイズを軽減することが出来る。また、水平方向m列分の信号を全て読み出す構成で説明している。しかし、撮影モードによって水平走査回路402が間引き走査するような場合に、間引き後の画像に対する画素と出力チャネルの対応パターンが全画素読み時と同様になるよう出力選択スイッチを構成してもよい。さらに、本実施形態においては、各行読み出し時における画素列と読み出しチャネルの対応関係を4列周期読み出しチャネル数と同周期の繰返しパターンとした。しかし、これに限られるものではなく、読み出しチャネル数以上の周期で繰り返すパターンであっても構わない。第2の実施形態上述の第1の実施形態では、図5に示すように出力チャネル選択回路500の水平転送スイッチ307,308が水平出力線に多数接続される構成となっている。そのため、水平出力線には、接続したスイッチ数分のトランジスタのドレイン容量が寄生容量として付加されることになる。水平出力線の寄生容量が増大すると、列共通読み出し回路300からの信号転送時にS信号保持容量304及びN信号保持容量305から電荷分配された際の電位変化が小さくなり、信号振幅が小さくなる。本実施形態では、この問題を解決し、水平出力線の寄生容量を軽減しつつスジ状の固定パターンノイズの少ない画像を得る方法について説明する。本実施形態では、第1の実施形態の構成に対し、出力チャネル選択回路500の構成が異なる。図11に本実施形態における出力チャネル選択回路500の構成を示す。この構成では、列共通読み出し回路300の信号を水平出力線309a~309d,310a~310dへ転送する際に、所定列数ごとに配置された複数のブロック信号線705a~705d,706a~706dを経由する。ブロック信号線705a~705d,706a~706dは、出力チャネル選択回路500の内部に、出力チャネルを切替えるパターン周期毎この構成では4列毎に跨って設けられている。ブロック信号線選択スイッチ701_1a/1b~701_4a/4b,702_1a/1b~702_4a/4bは、各列の列共通読み出し回路300からブロック信号線への信号転送スイッチ第1の転送スイッチとしての役割を果たす。また、水平出力線選択スイッチ703_1a/1b~703_4a/4bは、ブロック信号線から水平出力線への信号転送スイッチ第2の転送スイッチとしての役割を果たす。各制御信号のタイミングチャートは第1の実施形態と同じである図7、図9。水平走査回路402によって列選択信号ph_1がHighレベルになると、読み出し行を示す信号v_4k1~v_4k4の状態に応じたブロック信号線選択スイッチがONされ、H1~H4の信号が各々いずれかのブロック信号線へ転送される。同時に、読み出し行に応じた水平出力線選択スイッチもONされ、各ブロック信号線選択スイッチに転送された信号は、それぞれ選択された水平出力線へ伝達される。例えば、第1行目の読み出しの場合、ブロック信号線選択スイッチは、701_1a,702_1a,701_2b,702_2b,701_3b,702_3b,701_4a,702_4aがONされる。水平出力線選択スイッチは、703_1b,704_1b,703_2b,704_2b,703_3b,704_3b,703_4b,704_4bがONされる。これにより、H1の信号は、ブロック信号線705a/706aを経由して水平出力線309a/310aチャネルaへ転送される。H2の信号は、ブロック信号線705b/706bを経由して水平出力線309b/310bチャネルbへ転送される。H3の信号は、ブロック信号線705d/706dを経由して水平出力線309c/310cチャネルcへ転送される。H4の信号は、ブロック信号線705c/706cを経由して水平出力線309d/310dチャネルdへ転送される。以降、水平方向には同様の動作の繰返しによって、第1行目のm列分の信号が全て転送される。また、第2行目以降の読み出しに関しても、読み出し行に応じたブロック信号線選択スイッチ及び水平出力線選択スイッチがONされることによって、第1の実施形態で図10に示したのと同様の画素配列と読み出しチャネルの対応関係で信号が読み出されることになる。本実施形態によれば、スジ状の固定パターンノイズに関しては、第1の実施形態と同様の効果を得ながら、各水平出力線309a~309d,310a~310dに直接接続されるスイッチの数を少なく抑えることができ、寄生容量を抑制することができる。第3の実施形態上述の第1及び第2の実施形態では、列共通読み出し回路や水平出力線などの読み出し回路が画素領域PAに対して下側一方に存在する場合を例にとって説明した。しかし、読み出しチャネル数が増加すると、各列の読み出し回路面積を確保するため、画素領域PAの上下上部及び下部に読み出し回路を配置する場合がある。このような撮像素子を使用する場合の実施形態を図12に示す。奇数列の信号は画素領域PAの下側の列共通読み出し回路300に、偶数列の信号は画素領域PAの上側の列共通読み出し回路300に読み出される。下側にはチャネルa~dが配置され、上側にはチャネルe~hが配置されている。このような場合、下側のチャネルa~dと上側のチャネルe~fの間で出力チャネルの入替えを行おうとすると、画素領域PAを飛び越して信号配線を行う必要があり、信号線のインピーダンスの観点から現実的でない。そこで、本実施形態では図12の構成のように、奇数列の画素信号は奇数列読み出し用のチャネルa~dの間で行毎に出力チャネルを切替え、偶数列の画素信号は偶数列読み出し用のチャネルe~hの間で行毎に出力チャネルを切替える構成とする。画素領域PAの下側の奇数列読み出し用の回路と、画素領域PAの上側の偶数列読み出し用の回路は、それぞれ第1の実施形態あるいは第2の実施形態で説明したのと同様の動作を行う。図13は本実施形態における撮像素子102の画素配列PAを模式的に示した図である。ここでは、16×10画素の配列で示している。図10と同様に、画素内に記載しているアルファベットa~fは、各画素を読み出す際に使用されるチャネルを示す。奇数列の読み出し回路と偶数列の読み出し回路は全く同じにしているため、双方の出力チャネル選択のパターンは同じとなり、チャネルa/e,b/f,c/g,d/hで読み出される画素は隣接するが、第1及び第2の実施形態と同様にスジ状の固定パターンノイズは軽減することができる。勿論、本実施形態とは異なり、奇数列側と偶数列側で出力チャネル選択のパターンが異なる構成にしても構わない。以上の構成により、画素領域の上下に読み出し回路が分かれて配置されている場合においても、読み出し行に応じて画素列と読み出しチャネルの対応関係を切替えることが可能となり、且つ信号線のインピーダンス増加も防ぐことができる。"