定電流を送信データに応じて差動的に出力する定電流差動出力回路と、前記定電流差動出力回路の出力を、送信データの値の変化による該出力の過渡現象が収束した後であって次のデータが出力される前における所定期間通過させるスイッチ回路と、前記スイッチ回路の出力を所定電位にバイアスするバイアス回路とを備えることを特徴とする小振幅差動パルス送信回路。前記スイッチ回路のトランジスタは、前記定電流差動出力回路のトランジスタと縦列に接続されていることを特徴とする請求項1記載の小振幅差動パルス送信回路。前記バイアス回路の出力は伝送線路間の電磁界結合を介して伝送されることを特徴とする請求項1又は2記載の小振幅差動パルス送信回路。上述のように、小振幅差動出力回路は、小振幅であるために高速の通信ができて、差動出力であるために、信号が外来ノイズの影響を受けにくいし、信号伝送時に外界に出すノイズが少ない。しかし、従来の小振幅差動出力回路は、常に電流が流れており、省電力の観点において十分ではなかった。本発明は、上記問題点に鑑み、最適の時期に電流を流して、それ以外の時期には電流を止めることによって省エネ性能に優れた小振幅差動パルス送信回路を提供することを目的とする。請求項1記載の本発明の小振幅差動パルス送信回路は、定電流を送信データに応じて差動的に出力する定電流差動出力回路と、前記定電流差動出力回路の出力を、送信データの値の変化による該出力の過渡現象が収束した後であって次のデータが出力される前における所定期間通過させるスイッチ回路と、前記スイッチ回路の出力を所定電位にバイアスするバイアス回路とを備えることを特徴とする。請求項2記載の本発明の小振幅差動パルス送信回路は、前記スイッチ回路のトランジスタは、前記定電流差動出力回路のトランジスタと縦列に接続されていることを特徴とする。請求項3記載の本発明の小振幅差動パルス送信回路は、前記バイアス回路の出力は伝送線路間の電磁界結合を介して伝送されることを特徴とする。本発明によれば、ディジタルデータをLVDSのように高速かつ高信頼性で送信でき、なおかつ低電力で送信できる。すなわち、送信に要する消費電力をデータの転送速度と遷移確率に比例して低減できる。また、信号が外来ノイズの影響を受けにくく、信号伝送時に外界に出すノイズが少ない。なおかつ、定電流差動出力回路の出力が変化する過渡的な期間において出力電流を流さないため、ミラー効果に起因する定電流差動出力回路の差動ノイズが受信側に伝わらないので、この点においても信頼性を高めることができる。したがって、携帯電話などの無線通信手段を備えた電池駆動の携帯機器において、ディスプレイ、カメラ、メモリ、プロセッサなどのモジュール間における高速低電力高信頼なデータ通信に好適である。以下、添付図面を参照しながら本発明を実施するための形態について詳細に説明する。図1は、本発明の実施例1による小振幅差動パルス送信回路の構成を示す図である。本実施例の小振幅差動パルス送信回路は、定電流差動出力回路101、スイッチ回路102、終端バイアス回路103、パルス発生回路104、及びセットアップ回路105から成る。その出力は、伝送線路21、22を介して終端抵抗23において受信される。終端抵抗23の抵抗値は、伝送線路21、22との整合のために伝送線路21、22の特性インピーダンスZoに等しい抵抗値Roの2倍である2Roとする。定電流差動出力回路101は、図11に示した定電流差動出力回路141と基本的な構成が同じであり、バイアス回路を終端バイアス回路103として外に出した点が異なる。その構成は、インバータ11、定電流源12、13、及びトランジスタT11~T18から成る。バイアス回路が外にではあっても、同様に存在するので、その動作も基本的には図11に示した定電流差動出力回路141と同じである。スイッチ回路102は、トランスミッションゲート14、15、インバータ16、及び遅延回路17、18から成り、所定のパルスPによってトランスミッションゲート14、15を導通させて、定電流差動出力回路101の出力D、Dバーを出力させる。終端バイアス回路103は、終端抵抗19、20から成り、送信側の終端におけるバイアス回路であって、送信差動出力の平均値を電位VTにバイアスする。パルス発生回路104は、送信データが変化してから所定パルス幅τpulseのパルスを発生する。その具体的な構成は例えば、遅延回路及びEXOR回路から成る。セットアップ回路105は、パルス発生回路104によって発生されたパルスを、定電流差動出力回路101の出力が変化した時の過渡現象が収束するまで遅延してパルスPを出力する。その具体的な構成は例えば、複数のインバータから成る。これらの回路は実施例として示した構成に限られず、同じ機能を有する任意の回路を使用することができる。例えば、パルス発生回路として特許文献2の図4に示される回路を使用することもできる。図2は、図1に示す回路の各部の波形を示す図である。送信データが変化した後に、一定時間幅τpulseのパルスPを生成して、前記スイッチ回路102をτpulseの時間だけ導通して、差動出力電流を伝送線路21、22に出力する。典型的なパルス幅は100psである。パルス幅が短すぎると、十分なエネルギーが受信機に伝わらず受信できなくなる。パルス幅が長すぎると、次のデータ送信がその分待たされるので、データ転送速度が遅くなる。出力電流は、伝送線路21、22の送信側に接続された終端バイアス回路103内の終端抵抗19、20合計2Roと伝送線路21、22の受信側に接続された終端抵抗232Roに等しく分岐して流れて、差動出力電圧信号VとVを受信側に伝送する。差動信号Vr=V-V=±RoIoとなり、信号振幅はRoIoになる。信号振幅を350mVで伝送線路の特性インピーダンスZo=Roを50Ωとすると、Ioは7mAになる。なお、終端の方法は他にもあるが、本発明はいずれの方法にも適用できる。τpulseの時間が経過した後に、前記スイッチ回路102は非導通となり、伝送線路21、22に電流は流れず、VとVは終端バイアス回路103で一定値VTに保持される。スイッチ回路102が非導通になると、DとDバーはその一方がVDDになり他方が0アースになって、定電流差動出力回路101に流れる電流Ioはゼロになり、消費電流はゼロになる。送信データが変化すると、DとDバーの電位が逆転するVDDから0に変化する、又は0からVDDに変化する。その後スイッチ回路102が導通すると、電流は、電位がVDDになった出力から流出し、伝送線路21、22を介して送信側に戻り、電位が0になった出力から定電流差動出力回路101に流入する。定電流差動出力回路101に流れる電流Isは増加して、やがて設定値Ioになるとその後は一定値となる。DとDバーの電位は、一方がVDDから下がってVT05RoIoになり、他方が0から上がってVT-05RoIoとなる。電流を流しているトランジスタは、ドレインソース間電圧にあまり依存せずに一定電流Ioを流すように、トランジスタが飽和領域で動作するようにトランジスタのチャネル幅を十分に大きく設計する。送信データが変化してDとDバーの電位がVDD又は0に変化した後に、パルスPによってスイッチ回路102を導通するのが望ましい。そのために、必要に応じて、パルス発生回路104の出力を遅らせるためのセットアップ回路遅延回路105をパルス発生回路104とスイッチ回路102の間に挿入する。それが望ましい理由を以下に説明する。送信データに応じて定電流差動出力回路101の出力DとDバーは同時に変化しない。それは、定電流差動出力回路101の入力差動信号を送信データからインバータ11を介して生成する際に遅延が加わるからである。その結果、出力差動信号の振幅に差異を生じる。この課題とそのひとつの解決手段が特許文献3に記載されている。しかし、本発明のように伝送線路21、22との間にスイッチ回路102がありこれが非導通である限り、この問題は生じない。定電流差動出力回路101の出力が変化し終えてからスイッチ回路102を導通すれば、上記の問題は発生しない。さらに、仮に入力差動信号に時間差がなく同時に変化したとしても、別の問題が発生する。それは、定電流差動出力回路101の4つのトランジスタT15~T18の入力差動信号が接続されるゲートと出力が接続されるドレインの間に寄生する容量ゲートドレイン間寄生容量によって入力差動信号の変化が出力DとDバーに差動ノイズを生じる問題である。例えば、送信データが1から0に変わると、Dの電位が下がりDバーの電位が上がって両電位が逆転するが、Dに接続されるトランジスタT16、T18PMOS、NMOSのゲートに入力する信号が0からVDDに遷移するときにゲートドレイン間寄生容量によってDの電位は僅かに上昇してから下がる。同様の理由でDバーの電位は僅かに下降してから上がる。これが差動信号V-Vに信号の逆極性のノイズとして現れてミラー効果と一般に呼ぶ、誤動作の原因となり得る。ところが本実施例においては、スイッチ回路102をまずは非導通にしておき、こうした過渡的なノイズが収まってからスイッチ回路102を導通するので、出力に差動ノイズが現れない。スイッチ回路102では、パルスPからその逆極性のパルスを生成して、さらに例えば駆動力を調整したインバータを挿入するなどして、両極性のパルス両者をトランスミッションゲート14、15に与えるタイミングを一致させる。トランスミッションゲート14、15のPMOSおよびNMOSのゲートとドレインの間に存在するゲートドレイン間寄生容量によって、スイッチ開閉を制御するパルス信号の変化が伝送線路側に出力されるが、それらは互いに打ち消しあって出力に差動ノイズも同相ノイズも生じない。なぜなら、トランスミッションゲート14、15を導通するときは、NMOSのゲート電位が0からVDDに上がり、PMOSのゲート電位がVDDから0に下がるが、出力線にはPMOSとNMOSが一対になって接続されているので、PMOSとNMOSのゲートドレイン間寄生容量を揃えておけば、逆極性で大きさが等しいノイズが出力に重畳されて互いに打ち消し合うからである。もしPMOSとNMOSのゲートドレイン間寄生容量が不揃いな場合は、同じ極性のノイズ同相ノイズはその分だけ現れるが、差動ノイズはゼロになる。なぜなら出力DとDバーに同相ノイズが載っても、差動信号ではそれらが相殺されるからである。図3は、本発明の実施例2による小振幅差動パルス送信回路の構成を示す図である。本実施例の小振幅差動パルス送信回路は、定電流差動出力回路111の構成が実施例1と異なる。定電流差動出力回路111は、電流源トランジスタT13、T14、定電流源13をアース側だけに備えてVDD側はPMOSトランジスタT15、T16が直接電源VDDに接続される構成である。この場合、低い電源電圧で送信回路が動作できるという利点が生まれる。このように電流源を1つとするか2つとするかは任意に選択できる。図4は、本発明の実施例3による小振幅差動パルス送信回路の構成を示す図である。本実施例の小振幅差動パルス送信回路は、実施例1の定電流差動出力回路101及びスイッチ回路102に代えて、スイッチ付定電流差動出力回路121とするものである。スイッチ付定電流差動出力回路121は、インバータ11、16、遅延回路17、18、定電流源26、及びトランジスタT21~T30から成る。実施例3の基本的な動作原理は実施例1と同じである。実施例1は差動出力に対してスイッチ回路102を接続するものであるのに対して、実施例3は差動出力するトランジスタに対してスイッチとなるトランジスタを縦列に配置して直列に接続してから出力する構成である。このため、実施例1は電源電位間に直列接続されるトランジスタの数が少ないので、低電圧駆動が可能であるのに対して、実施例3は差動回路内にスイッチ回路を内蔵する回路配置となるので、コンパクトな回路配置とすることができる。図5は、本発明の小振幅差動パルス送信回路から送信された信号を受信する受信回路の構成を示す図である。受信回路は、定電流源31、34、抵抗32、33、及びトランジスタT31~T34から成る。詳しい動作は特許文献4の図3について説明されているが、全体としてヒステリシス比較器を構成している。この受信回路の構成は例示であって、これに限られない。図6は、本発明の実施例4による小振幅差動パルス送信回路の構成を示す図である。本実施例は送信側及び受信側の伝送線路を近接させて、電界及び磁界が分布定数的に結合して通信する電磁界結合器を構成し、この電磁界結合器を介して信号の変化、すわなち、信号の微分を伝送するものである。具体的には、送信側に、差動パルス送信回路36の送信する信号を伝送する伝送線路37、38、終端抵抗41を備え、受信側に、終端抵抗44、伝送線路45、46を備え、受信回路47によって信号を受信する。伝送線路37、38と伝送線路45、46を近接させることによって電磁界結合器39、40、42、43を構成する。伝送線路37、38、45、46の特性インピーダンスは50Ωであり、終端抵抗41、44の抵抗値は100Ωである。受信回路47は、広帯域低ノイズアンプ及びヒステリシス比較器から成り、終端抵抗48、49、定電流源50、55、58、コイル51、52、抵抗53、54、56、57、インバータ59、及びトランジスタT36~T41を備える。図7は、図6に示す回路の各部の波形を示す図である。送信データに対してVT-VTは、差動パルス送信回路36の差動出力であって、図2における差動信号V-Vと同じ波形である。受信側では、その微分である差動信号VR-VRを受信する。この差動信号VR-VRを破線によって示すヒステリシス閾値によって検出して受信データを復調する。図8は、本発明の実施例5による小振幅差動パルス送信回路の構成を示す図である。図9は、図8に示す回路の各部の波形を示す図である。本実施例の小振幅差動パルス送信回路は、データ毎にパルス信号を送出する点が実施例1と異なる。D型フリップフロップ61は、クロックパルスの立ち上がりエッジによって送信データを保持し、パルス発生回路106は、クロックパルス毎に所定パルス幅τpulseのパルスを発生する。その具体的な構成は例えば、遅延回路及びAND回路から成る。これらによって、データに対応して必ずパルスが送出されるので、ノイズに強い。図10は、本発明の実施例6による小振幅差動パルス送信回路の構成を示す図である。本実施例の小振幅差動パルス送信回路は、図4に示す実施例3と図8に示す実施例5を組み合わせた構成を有する。このように上述の各実施例は任意に組み合わせることができる。なお、本発明は上記実施例に限定されるものではない。