基板の上に形成され、第1のソース/ドレイン領域及び第2のソース/ドレイン領域を有する第1のトランジスタと、前記基板の上に形成され、第3のソース/ドレイン領域及び第4のソース/ドレイン領域を有する第2のトランジスタと、前記基板の上に前記第1のトランジスタ及び第2のトランジスタを覆うように形成された層間絶縁膜と、前記層間絶縁膜の上に形成され、前記第1のソース/ドレイン領域と接続された平面方形状の第1のバスと、前記層間絶縁膜の上に前記第1のバスと間隔をおいて形成され、前記第3のソース/ドレイン領域と接続された平面方形状の第2のバスと、前記第1のバスと前記第2のバスとの間に形成され、前記第1のバスと前記第2のバスとを接続するバス間配線と、第1のバスの上に設けられ、ワイヤが接続される第1のコンタクトパッドと、第2のバスの上に設けられ、ワイヤが接続される第2のコンタクトパッドとを備え、前記バス間配線は、前記第1のバスにおける前記第2のバスと対向する辺の一部及び前記第2のバスにおける前記第1のバスと対向する辺の一部と接続され、前記第1のコンタクトパッドは、前記第1のバスの一部と接続され、前記第2のコンタクトパッドは、前記第2のバスの一部と接続されていることを特徴とする半導体装置。前記第1のバスにおける前記第2のバスと対向する辺の両端部及び前記第2のバスにおける前記第1のバスと対向する辺の両端部は、前記バス間配線と接していないことを特徴とする請求項1に記載の半導体装置。前記バス間配線は、前記第1のバスと前記第2のバスとの間を接続する複数の導体部を有し、前記導体部同士は、互いに間隔をおいて形成されていることを特徴とする請求項1又は2に記載の半導体装置。前記第1のバスにおける前記第1のコンタクトパッドが接続されている位置と前記第2のバスにおける前記第2のコンタクトパッドが接続されている位置とを結ぶ直線上には、前記導体部同士を分離する開口部が設けられていることを特徴とする請求項3に記載の半導体装置。前記層間絶縁膜の上に形成され、前記第2のソース/ドレイン領域と接続された第3のバスと、前記層間絶縁膜の上に形成され、前記第4のソース/ドレイン領域と接続された第4のバスとをさらに備え、前記第3のバスは、前記第1のバスを挟んで前記第2のバスと反対側に形成され、前記第4のバスは、前記第2のバスを挟んで前記第1のバスと反対側に形成されていることを特徴とする請求項1~4のいずれか1項に記載の半導体装置。前記第1のバス及び前記第3のバスは前記基板における前記第1のトランジスタが形成された領域の直上に形成され、前記第2のバス及び前記第4のバスは前記基板における前記第2のトランジスタが形成された領域の直上に形成されていることを特徴とする請求項5に記載の半導体装置。前記第1のトランジスタの直上に形成された、第1の下部ソース/ドレインライン及び第2の下部ソース/ドレインライン並びに第1の上部ソース/ドレインライン及び第2の上部ソース/ドレインラインと、前記第2のトランジスタの直上に形成された、第3の下部ソース/ドレインライン及び第4の下部ソース/ドレインライン並びに第3の上部ソース/ドレインライン及び第4の上部ソース/ドレインラインとをさらに備え、前記第1の下部ソース/ドレインライン及び第2の下部ソース/ドレインラインは、互いに並行で且つ交互に形成され、前記第3の下部ソース/ドレインライン及び第4の下部ソース/ドレインラインは、互いに並行で且つ交互に形成され、前記第1の上部ソース/ドレインライン及び第2の上部ソース/ドレインラインは、前記第1の下部ソース/ドレインライン及び第2の下部ソース/ドレインラインと前記第1のバス及び第3のバスとの間に、互いに並行で且つ交互に形成され、前記第3の上部ソース/ドレインライン及び第4の上部ソース/ドレインラインは、前記第3の下部ソース/ドレインライン及び第4の下部ソース/ドレインラインと前記第2のバス及び第4のバスとの間に、互いに並行で且つ交互に形成され、前記第1の下部ソース/ドレインライン、第2の下部ソース/ドレインライン、第3の下部ソース/ドレインライン及び第4の下部ソース/ドレインラインと、前記第1の上部ソース/ドレインライン、第2の上部ソース/ドレインライン、第3の上部ソース/ドレインライン及び第4の上部ソース/ドレインラインとは、互いに交差する方向に延び、前記第1の下部ソース/ドレインライン、第2の下部ソース/ドレインライン、第3の下部ソース/ドレインライン及び第4の下部ソース/ドレインラインはそれぞれ、コンタクトを介して、前記第1のソース/ドレイン領域、第2のソース/ドレイン領域、第3のソース/ドレイン領域及び第4のソース/ドレイン領域と接続され、前記第1の上部ソース/ドレインライン、第2の上部ソース/ドレインライン、第3の上部ソース/ドレインライン及び第4の上部ソース/ドレインラインはそれぞれ、第1のビアを介して前記第1の下部ソース/ドレインライン、第2の下部ソース/ドレインライン、第3の下部ソース/ドレインライン及び第4の下部ソース/ドレインラインと接続され、第2のビアを介して前記第1のバス、第3のバス、第2のバス及び第4のバスと接続されていることを特徴とする請求項5に記載の半導体装置。一方、パワー半導体装置においては、NチャネルMOS金属酸化膜半導体トランジスタのドレインとPチャネルMOSトランジスタのドレインとが接続された相補MOSCMOSインバータ回路、2つのMOSトランジスタのソースとドレインとを相互に接続したプッシュプル増幅回路、2つのMOSトランジスタのソース同士又はドレイン同士を相互に接続した差動増幅回路等が多用される。2つのパワートランジスタのソースとドレイン、ソース同士又はドレイン同士を接続する場合には、2つのトランジスタを隣接して配置し、2つのトランジスタに跨る共通のバスを形成することが好ましい。このようにすれば最小のスペースで2つのパワートランジスタ同士を接続できる。しかし、2つのトランジスタに跨る共通のバスは、通常のバスよりも大きくなる。このため、バス内の電流の不均一性は通常のバスよりも大きな問題となる。また、動作時に2つのトランジスタに完全に同じように電流が流れるわけではない。このため、バス内の電流経路はより複雑になり電流集中の問題はより大きくなる。また、バスは金属膜であるため、2つのトランジスタに跨る大きなバスを形成すると、バス自体及びバスの下側の層間絶縁膜等に加わる応力が大きくなる。このため、機械的なストレスによりバスが破断したり、層間絶縁膜にクラックが生じたりしやすくなるという問題も生じる。本発明は、前記の問題を解決し、隣接する2つのトランジスタ同士が接続された構成を有し、省スペースと電流集中による信頼性の低下の抑制とを両立させた半導体装置を実現できるようにすることを目的とする。具体的に、本発明に係る半導体装置は、基板の上に形成され、第1のソース/ドレイン領域及び第2のソース/ドレイン領域を有する第1のトランジスタと、基板の上に形成され、第3のソース/ドレイン領域及び第4のソース/ドレイン領域を有する第2のトランジスタと、基板の上に第1のトランジスタ及び第2のトランジスタを覆うように形成された層間絶縁膜と、層間絶縁膜の上に形成され、第1のソース/ドレイン領域と接続された平面方形状の第1のバスと、層間絶縁膜の上に第1のバスと間隔をおいて形成され、第3のソース/ドレイン領域と接続された平面方形状の第2のバスと、第1のバスと第2のバスとの間に形成され、第1のバスと第2のバスとを接続するバス間配線と、第1のバスの上に設けられ、ワイヤが接続される第1のコンタクトパッドと、第2のバスの上に設けられ、ワイヤが接続される第2のコンタクトパッドとを備え、バス間配線は、第1のバスにおける第2のバスと対向する辺の一部及び第2のバスにおける第1のバスと対向する辺の一部と接続され、第1のコンタクトパッドは、第1のバスの一部と接続され、第2のコンタクトパッドは、第2のバスの一部と接続されている。本発明の半導体装置は、第1のバスと第2のバスとの間に形成され、第1のバスと第2のバスとを接続するバス間配線を有し、バス間配線は第1のバスにおける第2のバスと対向する辺の一部及び第2のバスにおける第1のバスと対向する辺の一部と接続されている。このため、第1のバスと第2のバスとの間の電流経路が制限され、第1のバス及び第2のバスに電流集中が生じにくい。このため、エレクトロマイグレーションによるバスの破損が生じにくい。また、大きなバスを形成する必要がないため、機械的ストレスが生じにくく、バスの機械的な破損も生じにくい。本発明の半導体装置において、第1のバスにおける第2のバスと対向する辺の両端部及び第2のバスにおける第1のバスと対向する辺の両端部がバス間配線と接していない構成とすればよい。また、バス間配線は、第1のバスと第2のバスとの間を接続する複数の導体部を有し、導体部同士は互いに間隔をおいて形成されている構成としてもよい。この場合において、第1のバスにおける第1のコンタクトパッドが接続されている位置と第2のバスにおける第2のコンタクトパッドが接続されている位置とを結ぶ直線上には、導体部同士を分離する開口部が設けられていてもよい。本発明の半導体装置は、層間絶縁膜の上に形成され、第2のソース/ドレイン領域と接続された第3のバスと、層間絶縁膜の上に形成され、第4のソース/ドレイン領域と接続された第4のバスとをさらに備え、第3のバスは、第1のバスを挟んで第2のバスと反対側に形成され、第4のバスは、第2のバスを挟んで第1のバスと反対側に形成されていてもよい。本発明の半導体装置において、第1のバス及び第3のバスは基板における第1のトランジスタが形成された領域の直上に形成され、第2のバス及び第4のバスは基板における第2のトランジスタが形成された領域の直上に形成されている構成とすればよい。本発明の半導体装置は、第1のトランジスタの直上に形成された、第1の下部ソース/ドレインライン及び第2の下部ソース/ドレインライン並びに第1の上部ソース/ドレインライン及び第2の上部ソース/ドレインラインと、第2のトランジスタの直上に形成された、第3の下部ソース/ドレインライン及び第4の下部ソース/ドレインライン並びに第3の上部ソース/ドレインライン及び第4の上部ソース/ドレインラインとをさらに備え、第1の下部ソース/ドレインライン及び第2の下部ソース/ドレインラインは、互いに並行で且つ交互に形成され、第3の下部ソース/ドレインライン及び第4の下部ソース/ドレインラインは、互いに並行で且つ交互に形成され、第1の上部ソース/ドレインライン及び第2の上部ソース/ドレインラインは、第1の下部ソース/ドレインライン及び第2の下部ソース/ドレインラインと第1のバス及び第3のバスとの間に、互いに並行で且つ交互に形成され、第3の上部ソース/ドレインライン及び第4の上部ソース/ドレインラインは、第3の下部ソース/ドレインライン及び第4の下部ソース/ドレインラインと第2のバス及び第4のバスとの間に、互いに並行で且つ交互に形成され、第1の下部ソース/ドレインライン、第2の下部ソース/ドレインライン、第3の下部ソース/ドレインライン及び第4の下部ソース/ドレインラインと、第1の上部ソース/ドレインライン、第2の上部ソース/ドレインライン、第3の上部ソース/ドレインライン及び第4の上部ソース/ドレインラインとは、互いに交差する方向に延び、第1の下部ソース/ドレインライン、第2の下部ソース/ドレインライン、第3の下部ソース/ドレインライン及び第4の下部ソース/ドレインラインはそれぞれ、コンタクトを介して、第1のソース/ドレイン領域、第2のソース/ドレイン領域、第3のソース/ドレイン領域及び第4のソース/ドレイン領域と接続され、第1の上部ソース/ドレインライン、第2の上部ソース/ドレインライン、第3の上部ソース/ドレインライン及び第4の上部ソース/ドレインラインはそれぞれ、第1のビアを介して第1の下部ソース/ドレインライン、第2の下部ソース/ドレインライン、第3の下部ソース/ドレインライン及び第4の下部ソース/ドレインラインと接続され、第2のビアを介して第1のバス、第3のバス、第2のバス及び第4のバスと接続されている構成とすればよい。本発明に係る半導体装置によれば、隣接する2つのトランジスタ同士が接続された半導体装置において、省スペースと電流集中による信頼性の低下の抑制とを両立させることが可能となる。図1に示すように、一実施形態に係る半導体装置は、半導体チップ100の基板の上に層間絶縁膜を介して形成された第1のバス111と、第1のバス111と互いに間隔をおいて形成された第2のバス112とを有している。第1のバス111と第2のバス112との間には、第1のバス111と第2のバス112とを接続するバス間配線121が形成されている。第1のバス111及び第2のバス112は、平面方形状の金属層でありそれぞれ一の辺を互いに対向させて配置されている。バス間配線121は、第1のバス111における第2のバス112と対向する辺及び第2のバス112における第1のバス111と対向する辺と接している。第1のバス111とバス間配線121とが接している部分の長さは、第1のバス111における第2のバス112と対向する辺の長さよりも短く、第2のバス112とバス間配線121とが接している部分の長さは、第2のバス112における第1のバス111と対向する辺の長さよりも短い。図1において、バス間配線121は、第1のバス111及び第2のバス112の中央部と接しており、第1のバス111及び第2のバス112の両端部には接していない。第1のバス111の第2のバス112と反対側には第3のバス113が形成されている。第2のバス112の第1のバス111と反対側には第4のバス114が形成されている。第1のバス111、第2のバス112、第3のバス113及び第4のバス114の上にはそれぞれ、ワイヤがボンディングされる第1のコンタクトパッド131、第2のコンタクトパッド132、第3のコンタクトパッド133及び第4のコンタクトパッド134が形成されている。第1のコンタクトパッド131及び第2のコンタクトパッド132は、ワイヤ211により第1のインナーリード201と接続されている。第3のコンタクトパッド133は、第2のインナーリード202とワイヤ211により接続されている。第4のコンタクトパッド134は、第3のインナーリード203とワイヤ211により接続されている。基板における第1のバス111及び第3のバス113の下には、第1のトランジスタ101が形成され、第2のバス112及び第4のバス114の下には、第2のトランジスタ102が形成されている。第1のトランジスタ101は第1のソース/ドレイン領域と第2のソース/ドレイン領域とを有し、第1のバス111は第1のソース/ドレイン領域と接続され、第3のバス113は第2のソース/ドレイン領域と接続されている。第2のトランジスタ102は第3のソース/ドレイン領域と第4のソース/ドレイン領域とを有し、第2のバス112は第3のソース/ドレイン領域と接続され、第4のバス114は第4のソース/ドレイン領域と接続されている。なお、第1のソース/ドレイン領域及び第2のソース/ドレイン領域の一方が、第1のトランジスタ101のソース領域である場合、他方は第1のトランジスタ101のドレイン領域となる。第3のソース/ドレイン領域及び第4のソース/ドレイン領域の一方が、第2のトランジスタ102のソース領域である場合、他方は第2のトランジスタ102のドレイン領域となる。第1のトランジスタ101及び第2のトランジスタ102の具体的な構成について図2を参照して説明する。図2は、図1のII-II線における断面構成を示している。図2に示すように、p型のシリコンからなる基板311の第1の領域311Aには複数の第1のセルからなる第1のトランジスタ101が形成されており、第1の領域311Aと素子分離領域312により分離された第2の領域311Bには複数の第2のセルからなる第2のトランジスタ102が形成されている。第1の領域311Aには、第1の埋め込み領域313A、第1のウェル領域315A、第1のソース/ドレイン領域317A、第2のソース/ドレイン領域318A、第1のゲート絶縁膜331A及び第1のゲート電極332Aが形成されている。第2の領域311Bには、第2の埋め込み領域313B、第2のウェル領域315B、第3のソース/ドレイン領域317B、第4のソース/ドレイン領域318B、第2のゲート絶縁膜331B及び第2のゲート電極332Bが形成されている。第1のゲート電極332A及び第2のゲート電極332Bは、例えばポリシリコンゲートである。第1のソース/ドレイン領域317A及び第2のソース/ドレイン領域318Aは、第1のウェル領域315Aと反対の導電型を有する不純物拡散層であり、第3のソース/ドレイン領域317B及び第4のソース/ドレイン領域318Bは、第2のウェル領域315Bと反対の導電型を有する不純物拡散層である。第1のゲート電極332A、第1のソース/ドレイン領域317A及び第2のソース/ドレイン領域318Aは第1のセルを構成し、第2のゲート電極332B、第3のソース/ドレイン領域317B及び第4のソース/ドレイン領域318Bは第2のセルを構成する。基板311の上には、第1のゲート電極332A及び第2のゲート電極332Bを覆うように第1の層間絶縁膜341が形成されている。第1の層間絶縁膜341の上には、第1の下部ソース/ドレインライン321、第2の下部ソース/ドレインライン322、第3の下部ソース/ドレインライン323及び第4の下部ソース/ドレインライン324が形成されている。第1の下部ソース/ドレインライン321、第2の下部ソース/ドレインライン322、第3の下部ソース/ドレインライン323及び第4の下部ソース/ドレインライン324は金属層からなる。第1の下部ソース/ドレインライン321及び第2の下部ソース/ドレインライン322は、第1のトランジスタ101の第1のソース/ドレイン領域317A及び第2のソース/ドレイン領域318Aとコンタクト351によりそれぞれ接続されている。第3の下部ソース/ドレインライン323及び第4の下部ソース/ドレインライン324は、第2のトランジスタ102の第3のソース/ドレイン領域317B及び第4のソース/ドレイン領域318Bとコンタクト351によりそれぞれ接続されている。第1の層間絶縁膜341の上には、第1の下部ソース/ドレインライン321~第4の下部ソース/ドレインライン324を覆うように第2の層間絶縁膜342が形成されている。第1の領域311Aにおいて第2の層間絶縁膜342の上には金属層からなる第1の上部ソース/ドレインライン325が形成されており、第1の上部ソース/ドレインライン325は、ビア352により第1の下部ソース/ドレインライン321と接続されている。第2の領域311Bにおいて第2の層間絶縁膜342の上には金属層からなる第3の上部ソース/ドレインライン327が形成されており、第3の上部ソース/ドレインライン327は、ビア352により第3の下部ソース/ドレインライン323と接続されている。図3は、第1のトランジスタ101及び第2のトランジスタ102が形成された領域の平面構成を示している。図3において第1のバス111~第4のバス114が形成された層よりも下側の層だけを示している。図3に示すように、第1の上部ソース/ドレインライン325は第1の下部ソース/ドレインライン321及び第2の下部ソース/ドレインライン322と直交する方向に複数形成されている。第1の上部ソース/ドレインライン325の間には、第2の上部ソース/ドレインライン326が形成されており、第2の上部ソース/ドレインライン326は、ビア352により第2の下部ソース/ドレインライン322と接続されている。第3の上部ソース/ドレインライン327は第3の下部ソース/ドレインライン323及び第4の下部ソース/ドレインライン324と直交する方向に複数形成されている。第3の上部ソース/ドレインライン327の間には、第4の上部ソース/ドレインライン328が形成されており、第4の上部ソース/ドレインライン328は、ビア352により第4の下部ソース/ドレインライン324と接続されている。第2の層間絶縁膜342の上には、第1の上部ソース/ドレインライン325~第4の上部ソース/ドレインライン328を覆うように第3の層間絶縁膜343が形成されている。第3の層間絶縁膜343の上には、金属層である第1のバス111、第2のバス112、第3のバス113及び第4のバス114が形成されている。第1のバス111と第1の上部ソース/ドレインライン325とはビア353により接続され、第3のバス113と第2の上部ソース/ドレインライン326とはビア353により接続されている。第2のバス112と第3の上部ソース/ドレインライン327とはビア353により接続され、第4のバス114と第4の上部ソース/ドレインライン328とはビア353により接続されている。第1のバス111と第2のバス112との間には第1のバス111及び第2のバス112と接続された金属層であるバス間配線121が形成されている。第3の層間絶縁膜343の上には、第1のバス111~第4のバス114及びバス間配線121を覆うように、第4の層間絶縁膜344が形成されている。第4の層間絶縁膜344には、開口部が形成されており、第1のバス111の開口部から露出した部分が第1のコンタクトパッド131となり、第2のバス112の開口部から露出した部分が第1のコンタクトパッド132となり、第3のバス113の開口部から露出した部分が第3のコンタクトパッド133となり、第4のバス114の開口部から露出した部分が第4のコンタクトパッド134となっている。第1のコンタクトパッド131~第4のコンタクトパッド134には、それぞれボール212を介在させてワイヤ211が接続されている。第1のソース/ドレイン領域317Aは、第1の下部ソース/ドレインライン321、第1の上部ソース/ドレインライン325及び第1のバス111により互いに並列に接続され、第2のソース/ドレイン領域318Aは、第2の下部ソース/ドレインライン322、第2の上部ソース/ドレインライン326及び第3のバス113により互いに並列に接続されている。第3のソース/ドレイン領域317Bは、第3の下部ソース/ドレインライン323、第3の上部ソース/ドレインライン327及び第2のバス112により互いに並列に接続され、第4のソース/ドレイン領域318Bは、第4の下部ソース/ドレインライン324、第4の上部ソース/ドレインライン328及び第4のバス114により互いに並列に接続されている。また、図示していないが、第1のゲート電極332Aは互いに並列に接続され、第2のゲート電極332Bは互いに並列に接続されている。本実施形態の半導体装置は、基板311における第1のトランジスタ101が形成された第1の領域311Aと、第1のコンタクトパッド131及び第3のコンタクトパッド133との間には、金属層である下部ソース/ドレインライン、上部ソース/ドレインライン及びバスが形成されている。また、これらの金属層の間には、複数のビアが形成されている。さらに、下部ソース/ドレインラインと上部ソース/ドレインラインとは互いに交差する方向に延びている。このため、第1のコンタクトパッド131及び第3のコンタクトパッド133の直下において、層間絶縁膜はこれらの金属層とビアとにより補強されており、ワイヤをボンディングする際の衝撃及びプローブによる検査を行う際の衝撃により第1のトランジスタ101にダメージが生じることを抑えることができる。第2のトランジスタ102においても同様である。以下に、本実施形態の半導体装置の電流経路について説明する。第1のコンタクトパッド131と接続されたワイヤ211を介して供給された電流は、第1のバス111内を伝わり、ビア353を介して第1の上部ソース/ドレインライン325へと流れる。さらに第1の上部ソース/ドレインライン325からビア352を介して第1の下部ソース/ドレインライン321へと流れ、コンタクト351を介して第1のソース/ドレイン領域317Aへと伝わる。一方、バス間配線121を介して第2のバス112へも電流が流れる。第2のバス112へ流れた電流は、第2のバスと接続されたビア353、第3の上部ソース/ドレインライン327、ビア352、第3の下部ソース/ドレインライン323、コンタクト351を介して、第2のトランジスタ102の第3のソース/ドレイン領域317Bへと伝わる。スイッチング動作等において第1のトランジスタ101が停止し、第2のトランジスタ102が作動している場合には、電流は専ら第3のソース/ドレイン領域317Bへと流れる。この場合に、第1のコンタクトパッド131から第2のバス112へ均一に電流が流れることが理想である。しかし、第1のバス111と第2のバス112とを一体とした大きな共通バスを形成した場合には、共通バスの第1のトランジスタ側に形成した第1のコンタクトパッド131から、第2のトランジスタ102側に均一に電流が流れず、電流集中が生じる。第1のバス111と第2のバス112との間の電流集中の発生を避けるために、バス間配線121を設けず、第1のバス111と第2のバス112とが第1のインナーリード201によってのみ接続されている構成とすることが考えられる。しかしこの場合には、第1のソース/ドレイン領域317Aと第3のソース/ドレイン領域317Bのそれぞれの抵抗が大きくなるため好ましくない。一方、本実施形態の半導体装置は、互いに独立した第1のバス111と第2のバス112とが第1のバス111及び第2のバス112よりも幅が狭いバス間配線121により接続されている。このため、第1のコンタクトパッド131から第2のバス112への電流経路はバス間配線121により限定され、第2のバス112に電流が均一に流れやすくなる。第2のトランジスタ102が停止し、第1のトランジスタ101が作動している場合には、逆に第2のコンタクトパッド132から第1のバス111に電流が均一に流れやすくなる。また、第1のトランジスタ101及び第2のトランジスタ102の両方が作動している場合にも、電流の流れを均一化できる。また、第1のバス111と第2のバス112とを一体に形成する場合に比べて、半分程度の大きさの金属層を形成すればよい。このため、金属層に加わる応力及び金属層から層間絶縁膜に加わる応力を低減することができ、機械的ストレスによる金属層の破断等が生じにくくなるという効果も得られる。また、金属層の面積が小さくて済むことにより、耐腐食性も向上する。さらに、静電気放電に対する耐性も向上する。本実施形態の半導体装置において、第1のバス111と第2のバス112との間の電流集中を避けることができるため、第1のバス111及び第2のバス112に複数のワイヤ211を接続する必要がない。このため、バス及びコンタクトパッドのレイアウトの自由度が向上する。また、リードフレーム側の設計の自由度も向上する。本実施形態においては、バス間配線121を第1のバス111及び第2のバス112よりも幅が狭く、第1のバス111及び第2のバス112の両端部とは接していない構成とした。しかし、第1のバス111から第2のバス112へ流れる電流及び第2のバス112から第1のバス111へ流れる電流の経路を適切に制限できればバス間配線をどのような形状としてもよい。例えば、図4に示すように、バス間配線を複数の導体部121Aにより形成し、導体部121A同士の間に第1のバス111と第2のバス112とが接続されていない開口部121Bを形成してもよい。この場合、第1のコンタクトパッド131と第2のコンタクトパッド132とを結ぶ直線上に、開口部121Bが位置するようにしても、電流の分散効果をより高めることができる。なお、図4にはバス間配線121が2つの導体部121Aを有している構成としたが、導体部121Aが3つ以上に分割されていてもよい。また、図1及び4には、第1のリード201から第1のコンタクトパッド131までの距離と、第1のリード201から第2のコンタクトパッド132までの距離とが等しい例を示した。しかし、第1のコンタクトパッド131の位置と第2のコンタクトパッド132の位置とを揃える必要はない。例えば、第1のコンタクトパッド131の位置と第2のコンタクトパッド132の位置とをずらし、第1のコンタクトパッド131を第1のリード201に近い位置に形成し、第2のコンタクトパッド132を第1のリード201から遠い位置に形成してもよい。このような構成とすることにより、電流をさらに効果的に分散させることが可能となる。本実施形態においては、第3のバス113と接続された第3のコンタクトパッド133及び第4のバス114と接続された第4のコンタクトパッド134が、それぞれ1つである構成を示した。しかし、第3のコンタクトパッド133及び第4のコンタクトパッド134の少なくとも一方は複数形成されていてもよい。例えば、図5に示すように第3のコンタクトパッド133及び第4のコンタクトパッド134を2つずつ形成することにより、第3のバス113及び第4のバス114内における電流を分散させることができる。なお、図5においては第3のコンタクトパッド133及び第4のコンタクトパッド134を2つとしたが、3つ以上であってもよい。また、第3のコンタクトパッド133の数と第4のコンタクトパッド134の数とは異なっていてもよい。また、第3のバス113及び第4のバス114の少なくとも一方を、複数の部分に分割してもよい。例えば、図6に示すように第3のバス113を第1の部分113A及び第2の部分113Bに分割し、それぞれの部分に第3のコンタクトパッド133を形成してもよい。このようにすることにより、第3のバス113内における電流を分散させることができる。また、金属層のサイズが小さくなるため金属層に加わる機械的ストレスを低減する効果も得られる。なお、図6においては第3のバス113を2つの部分に分割する例を示したが、3つ以上の部分に分割してもよい。また、各部分の大きさは同じであっても、異なっていてもよい。例えば、図7に示すように第3のインナーリード203に近く、ワイヤ211の長さが短い部分ほどサイズが大きくなるように分割すれば、ワイヤ211による抵抗の影響を低減して、電流をより均一に分散させることが可能となる。なお、第4のバス114についても第3のバス113と同様の構成とすることができる。また、第3のバス113及び第4のバス114の少なくとも一方を、スリットを有する構成としてもよい。例えば、図8に示すように第3のバス113の周縁部に複数のスリット113aを設けることにより、第3のバス113内の電流を分散させることができる。また、スリット113aを設けることにより、金属層に加わる機械的ストレスを低減する効果も得られる。なお、図8において第3のコンタクトパッド133を1つ設ける例を示したが、第3のコンタクトパッド133を複数設けてもよい。スリット113aを4つの辺の全てに形成する例を示したが、全ての辺に形成する必要はない。また、線対称となる位置にスリット113aを形成する例を示したが、非対称であってもよい。なお、第4のバス114についても第3のバス113と同様の構成とすることができる。一端が開放されたスリット113aに代えて、図9に示すように開口113bを設けてもよい。バス配線、第3のコンタクトパッド、第4のコンタクトパッド、第3のバス及び第4のバスの構成はどのように組み合わせてもよい。各図において、第1のコンタクトパッド131及び第2のコンタクトパッド132が、1つだけ形成された例を示したが、第1のコンタクトパッド131及び第2のコンタクトパッド132は、それぞれ1つ以上形成されていればよい。また、第1のコンタクトパッド131と第2のコンタクトパッド132とは同数でなくてもよい。バスの大きさは、特に限定されず半導体装置の構成に応じて適宜決定すればよいが、通常のパワー半導体装置においては、0.2mm2程度の面積とすることが一般的ある。バスの材質も特に限定されないが、銅及びアルミニウム等の既知の金属材料を用いればよい。コンタクトパッドの大きさは、特に限定されず使用するワイヤの径等に応じて適宜決定すればよいが、70μm角程度の大きさとすることが一般的である。バスの層間絶縁膜から露出した部分をコンタクトパッドとする例を示したが、バスの上にコンタクトパッドを形成する構成としてもよい。例えば、図2において第4の層間絶縁膜344の上に開口部を埋めるように金属膜からなるコンタクトパッドを形成してもよい。この場合、コンタクトパッドを、複数の層が積層された積層膜としてもよい。積層膜とする場合には、例えば最下層にはバスとの接合が容易なタングステン及びチタン等の材料を用い、中間にはボンディングの際の応力を吸収できるようにニッケル等の材料を用い、最上層にはボンディングが容易な金とパラジウムとの合金等を用いればよい。本実施形態は、NチャネルトランジスタとPチャネルトランジスタとが相補接続された構成を例に説明した。しかし、2つのトランジスタのソース同士、ドレイン同士又はソースとドレインとが接続されている構成であれば同様に適用することができる。2つのトランジスタは、同一の導電型であっても異なる導電型であってもよい。また、2つのトランジスタが直列に接続されている構成であっても、並列に接続されている構成であってもよい。