"液晶層と、前記液晶層と対向するよう配置されたアレイ基板と、前記アレイ基板の反対側で前記液晶層に対向するよう配置される共通電極とを有する表示パネルを供えた液晶表示装置において、前記アレイ基板に駆動電圧を供給するドライバー回路と、前記表示パネルの走査方向における所定箇所において前記共通電極と配線を通じて接続され、第1の共通電圧を前記共通電極に供給する第1の電圧供給部と、前記表示パネルの走査方向における前記所定箇所と異なる箇所において前記共通電極と配線を通じて接続され、第2の共通電圧を前記共通電極に供給する第2の電圧供給部と、前記第1の電圧供給部の前記配線と前記第2の電圧供給部の前記配線とを抵抗分割して構成され、前記第1の電圧供給部の前記配線と前記第2の電圧供給部の前記配線との間で前記共通電極に中間電圧を供給する中間電圧供給部と、を有することを特徴とする液晶表示装置。前記第1の電圧供給部及び前記第2の電圧供給部が、電源回路からの電圧の供給を受けて前記第1及び第2の共通電圧を生成する演算増幅器と、前記供給される電圧を可変する可変抵抗と、を備えることを特徴とする請求項1に記載の液晶表示装置。前記駆動電圧が、交流波形であることを特徴とする請求項1又は請求項2のいずれかに記載の液晶表示装置。前記第1の電圧供給部及び前記第2の電圧供給部が、前記ドライバー回路内に実装されていることを特徴とする請求項1から請求項3のいずれか一項に記載の液晶表示装置。共通電圧の供給位置に応じてその値を変化させて輝度ムラを解消する場合、理想的には、共通電極の位置に応じて個別の電圧調整を行うことが望ましい。しかしながら、このような構成を採用した場合、共通電圧を出力するための出力部を数多く備える必要があり回路の肥大を招く結果となる。本発明は、上記課題にかんがみてなされたもので、回路肥大を抑制しつつ画面の輝度ムラの低減を図ることが可能な液晶表示装置の提供を目的とする。上記課題を解決するために、本発明では、液晶層と、前記液晶層と対向するよう配置されたアレイ基板と、前記アレイ基板の反対側で前記液晶層に対向するよう配置される共通電極とを有する表示パネルを供えた液晶表示装置において、前記アレイ基板に駆動電圧を供給するドライバー回路と、前記表示パネルの走査方向における所定箇所において前記共通電極と配線を通じて接続され、第1の共通電圧を前記共通電極に供給する第1の電圧供給部と、前記表示パネルの走査方向における前記所定箇所と異なる箇所において前記共通電極と配線を通じて接続され、第2の共通電圧を前記共通電極に供給する第2の電圧供給部と、前記第1の電圧供給部の前記配線と前記第2の電圧供給部の前記配線とを抵抗分割して構成され、前記第1の電圧供給部の前記配線と前記第2の電圧供給部の前記配線との間で前記共通電極に中間電圧を供給する中間電圧供給部と、を有する構成としてある。上記のように構成された発明では、第1の電圧供給部は、表示パネルの走査方向における所定箇所において共通電極と配線を通じて接続され、第1の共通電圧を前記共通電極に供給する。また、第2の電圧供給部は、表示パネルの走査方向における前記所定箇所と異なる箇所において前記共通電極と配線を通じて接続され、第2の共通電圧を共通電極に供給する。そして、中間電圧供給部が第1の電圧供給部の配線と第2の電圧供給部の配線とを抵抗分割して構成されており、第1の電圧供給部の配線と第2の電圧供給部の配線との間で共通電極に中間電圧を供給する。以上説明したように、本発明によれば、回路肥大を抑制しつつ画面の輝度ムラを低減することができる。以下、下記の順序に従って本発明の実施形態を説明する。1.第1の実施形態:2.その他の実施形態:1.第1の実施形態:以下、図を参照して、この発明に係る液晶表示装置を具体化した第1の実施の形態について説明する。図1は、液晶表示装置10の構成を説明するためのブロック構成図である。また、図2は、液晶パネルの一部断面を示す断面図である。そして、図3は、Xドライバーの構成を説明する図である。図1に示すように、液晶表示装置10は、アクティブマトリクス型の液晶表示装置であり、表示パネル20と、ドライバー回路30と、信号処理回路50と、電源回路51と、を備えて構成されている。信号処理回路50は、入力側で図示しないアンテナ等と接続し、出力側でドライバー回路30と接続されている。また、信号処理回路50は、アンテナを通じて映像信号を取得すると、この映像信号に対して画素数変換処理や明るさ補正等を施して、ドライバー回路30に出力する。なお、映像信号と記載するときは、映像を表示するための信号の他、映像を表示するために使用される同期信号水平同期信号、垂直同期信号も含まれているものとする。ドライバー回路30は、タイミングコントローラー31、Xドライバー32、Yドライバー33を備えて構成されている。タイミングコントローラー31は、信号処理回路50と入力側で接続され、出力側でXドライバー32とYドライバー33とにそれぞれ接続されている。また、タイミングコントローラー31は信号処理回路50から映像信号を受信すると、この映像信号に含まれる同期信号から、Xドライバー32を駆動するための信号DSP、DCK及びYドライバー33を駆動するための信号GSP、GCKを生成し、映像信号とともに各ドライバーに出力する。Xドライバー32は、内部にデジタルアナログ変換回路以下、DACとも記載するや、DSP及びDCKにより動作するラッチ回路等を備えている。また、各ラッチ回路は、データ線DLiと接続されておりiは、走査方向の配列を識別する値であり、1~nまでの数。、アナログ電圧に変換された映像信号以下、駆動電圧とも記載するを、DSP及びDCKにより規定されるタイミングに応じて各データ線DLiに供給する。DACは電源回路51から供給される階調電圧により映像信号の階調値に応じた駆動電圧を生成する。ここで、Xドライバー32は、極性反転駆動方式を採用しており、駆動電圧の電圧値は、共通電圧を基準として1画素に供給される映像信号毎に正極側と負極側に電圧が反転する。Yドライバー33は、画素を駆動するためのゲート信号を生成するゲート電圧生成部を備える。また、ゲート電圧生成部は、ゲート線GLjと接続されておりjは、副走査方向の配列を識別する値であり、1~n’までの数。、GSP及びGCKに応じて生成したゲート電圧をゲート線GLjに順次供給する。表示パネル20は、ガラス基板21と、ガラス基板の背面側に配置されたバックライト図示しないと、反射板図示しないを供えて構成されている。図2に示すように、ガラス基板21は、液晶層21aと、この液晶層21aを挟んで対向するよう配置される共通電極21bとアレイ基板21cとを備えて構成される。アレイ基板21cには、画素電極Csi、jと、この画素電極Csi,jとドレインで接続されたFETi、jと、FETi、jのゲートに接続されたゲート線GLjと、FETi、jのソースに接続されたデータ線DLiとを備えて構成されている。そのため、Yドライバー33から出力されるゲート電圧によりFETがオンすることで、駆動電圧をFETのドレインに接続された画素電極Csに供給する。更に、図3に示すように、Xドライバーは、共通電圧を生成する第1の共通電圧生成部40、第2の共通電圧生成部4142を備えており、各共通電圧生成部は、共通電極21bとそれぞれ配線L1~L3を通じて接続されている。即ち、第1の共通電圧生成部40は、表示パネル20の主走査方向中央において、配線L1を通じて共通電極21bと接続されている。また、第2の共通電圧生成部41は、表示パネル20の主走査方向での端部図中左端において、配線L2を通じて共通電極21bと接続されている。そして、第2の共通電圧生成部42は、表示パネル20の主走査方向における前記第2の共通電圧生成部41と逆方向の端部図中右端において、配線L3を通じて共通電極21bと接続されている。本実施形態では、第1の共通電圧生成部40は、オペアンプ演算増幅器40aと、可変抵抗回路40bとを備えて構成される。オペアンプ40aの反転入力端子は出力端子と接続されてボルテージフォロアーを構成し、非反転入力端子は可変抵抗回路40bと接続されている。また、可変抵抗回路40bは、他端で抵抗を介して接地された可変抵抗を備えており、この可変抵抗の一端が電源回路51と接続されている。そのため、可変抵抗回路40bの可変抵抗の抵抗値を変化させることで、オペアンプ40aの反転入力端子に供給される電圧値を変化させることができる。ここで、第2の共通電圧生成部4142も同様に、オペアンプ41a42a、可変抵抗回路41b42bを備えており、電源回路51から共通の電圧を供給された場合でも、可変抵抗の抵抗値をそれぞれ変化させることで、各オペアンプに供給する電圧値を変化させ、出力される共通電圧を変化させることができる。更に、第1の共通電圧生成部40と共通電極21bとを繋ぐ配線L1と、第2の共通電圧生成部41と共通電極21bとを繋ぐ配線L2には、配線間を抵抗R1~R5により抵抗分割して形成された中間電圧供給部43a~43dが形成されている。同様に、第1の共通電圧生成部40と共通電極21bとを繋ぐ配線L1と、第2の共通電圧生成部42と共通電極21bとを繋ぐ配線L3には、配線間を抵抗R6~R10により抵抗分割して形成された中間電圧供給部43e~43hが形成されている。そのため、各中間電圧供給部からは、各共通電圧を抵抗分割した中間電圧が共通電極に供給される。以下、本実施形態に係る液晶表示装置10の動作を説明する。図4は、主走査方向に配列する画素列に供給される駆動電圧及び共通電圧の関係を示す図である。また、図5は、本実施形態での共通電圧の波形を示す図である。ここで、図4Aは、従来の各電圧の関係を示す図であり、図4Bは、本実施形態での各電圧の関係を示す図である。図4Aでは、表示パネル共通電極における主走査方向端部図1における左側から右方向に移行するに従って、駆動電圧の正極側の電圧値が低下しているのが解る。これは、ガラス基板21に形成された配線が備える配線容量がYドライバー33から離れていくに従って増加するため、ゲート電圧の波形が鈍りFETijのオン期間を十分に確保できないことに起因している。更に、Yドライバー33から遠ざかるにつれて、駆動電圧の正極側と負極側の電圧差も大きくなるため、輝度ムラに加えて画面の焼け付きを生じさせる恐れもある。一方、図4Bに示すように、本実施形態では、第1の共通電圧生成部40から出力される共通電圧第1共通電圧を基準として、第2の共通電圧生成部42から共有される共通電圧第3共通電圧を高くし、第2の共通電圧生成部41から供給される共通電圧第2共通電圧を低くするため、正極側と負極側の電圧差のバラツキを解消させることができる。また、本実施形態では、各共通電圧が流れる配線L1と配線L2、及び配線L1と配線L3との間は、配線間を抵抗分割して構成された中間電圧供給部43a~43hが形成されており、各共通電圧第1共通電圧、第2共通電圧、第3共通電圧の間を分圧比に応じた共通電圧中間電圧が共通電極21bに供給される図5。そのため、共通電極に生じる共通電圧間の電圧をYドライバー33からの距離に応じてなだらか変化させることができ、輝度ムラをより精度良く低減させることができる。さらに、表示パネル20の周走査方向の長さが大きくなる場合でも、3つの共通線圧生成部と、分割抵抗のみで共通電圧を設定することができるため、回路構成をコンパクトにすることが可能となる。また、電圧供給部が、電源回路51からの電圧の供給を受けて共通電圧を生成するオペアンプと、このオペアンプから供給される電圧を可変する可変抵抗と、を備える構成とすることで、可変抵抗を調整して各電圧供給部から供給される電圧を変化させることができるため、より共通電圧の調整をより行い易くすることができる。2.その他の実施形態:本発明は様々な実施形態が存在する。共通電圧生成部の数を3個に限定したことは一例であり、表示パネルのインチ数が大きくなる場合では、共通電圧生成部の数を増加させるものであってもよい。ここで、共通電圧生成部の数を3個とする場合、第1の共通電圧生成部40から出力される第1共通電圧を基準として、第2の共通電圧生成部41、42の出力電圧を増減させればよく、各共通電圧の設定を容易に行なうことが可能となる。なお、本発明は上記実施例に限られるものでないことは言うまでもない。当業者であれば言うまでもないことであるが、上記実施例の中で開示した相互に置換可能な部材および構成等を適宜その組み合わせを変更して適用すること上記実施例の中で開示されていないが、公知技術であって上記実施例の中で開示した部材および構成等と相互に置換可能な部材および構成等を適宜置換し、またその組み合わせを変更して適用すること上記実施例の中で開示されていないが、公知技術等に基づいて当業者が上記実施例の中で開示した部材および構成等の代用として想定し得る部材および構成等と適宜置換し、またその組み合わせを変更して適用することは本発明の一実施例として開示されるものである。"