"伝送信号を出力または入力する信号端子にソースが接続され、ドレインが接地線に接続され、ゲートで制御信号を受け、特性インピーダンスの整合機能を有効にするときにオンされ、前記整合機能を無効にするときにオフされるpMOSトランジスタと、特性インピーダンスを整合するために、前記信号端子に接続されるインダクタおよびキャパシタとを備えていることを特徴とする終端回路。前記pMOSトランジスタのバックゲートは、前記伝送信号の最大電圧から前記pMOSトランジスタのpn接合がオンする順方向電圧を差し引いた電圧より高い電圧を受けることを特徴とする請求項1に記載の終端回路。前記pMOSトランジスタのドレインと前記接地線との間に配置される抵抗素子を備えていることを特徴とする請求項1または請求項2に記載の終端回路。請求項1ないし請求項3のいずれか1項に記載の終端回路と、前記終端回路の前記信号端子に接続され、前記信号端子から出力される前記伝送信号を発生する発生回路と、前記制御信号を受ける制御端子と、前記信号端子に接続され、前記伝送信号の電力をモニターし、モニターした電力の値を示す信号値を出力するパワー検出回路と、を備えていることを特徴とする半導体装置。第1電圧を有する第1電圧線と前記制御端子との間に配置される抵抗素子を備え、前記pMOSトランジスタは、前記制御端子がオープン状態のときに、前記ゲートで前記第1電圧を受けてオフすることを特徴とする請求項4に記載の半導体装置。試験信号を受ける試験端子を備え、前記パワー検出回路は、前記試験端子で活性化状態の前記試験信号を受けているときに前記伝送信号の電力をモニターし、前記試験端子で非活性化状態の前記試験信号を受けているときに電力のモニターを禁止することを特徴とする請求項4または請求項5に記載の半導体装置。請求項1ないし請求項3のいずれか1項に記載の終端回路と、前記終端回路の前記信号端子に接続され、前記信号端子に入力される前記伝送信号を処理する処理回路と、前記制御信号を受ける制御端子と、試験信号を受ける試験端子と、前記試験端子で活性化状態の前記試験信号を受けているときに試験用の伝送信号を生成し、前記試験端子で非活性化状態の前記試験信号を受けているときに前記試験用の伝送信号の生成を禁止する試験信号発生回路とを備えていることを特徴とする半導体装置。請求項4ないし請求項6のいずれか1項に記載の半導体装置と、特性インピーダンスの整合機能を有効にするために前記制御信号を前記半導体装置に供給し、前記パワー検出回路から出力される電力値を示す信号を受け、前記発生回路の動作の良否を判定する試験装置とを備えていることを特徴とする試験システム。請求項7に記載の半導体装置と、特性インピーダンスの整合機能を有効にするために前記制御信号を前記半導体装置に供給し、前記処理回路を試験する前記試験用の伝送信号を生成するために前記試験信号を前記半導体装置に供給する試験装置とを備えていることを特徴とする試験システム。例えば、高周波の伝送信号を出力する送信回路の動作試験において、伝送信号の出力端子は、特性インピーダンスを整合させるために、所定の特性インピーダンスを有する高周波用のプローブを介して、終端抵抗を含む高周波用の試験装置に接続される。しかしながら、高周波用のプローブや高周波用の試験装置を用いて試験を実施することで、試験コストは増加する。本発明の一形態における終端回路は、伝送信号を出力または入力する信号端子にソースが接続され、ドレインが接地線に接続され、ゲートで制御信号を受け、特性インピーダンスの整合機能を有効にするときにオンされ、整合機能を無効にするときにオフされるpMOSトランジスタと、特性インピーダンスを整合するために、信号端子に接続されるインダクタおよびキャパシタとを含んでいる。本発明の一形態における半導体装置は、上記終端回路と、終端回路の信号端子に接続され、信号端子から出力される伝送信号を発生する発生回路と、制御信号を受ける制御端子と、信号端子に接続され、伝送信号の電力をモニターし、モニターした電力の値を示す信号値を出力するパワー検出回路とを含んでいる。本発明の一形態における試験システムは、上記半導体装置と、特性インピーダンスの整合機能を有効にするために制御信号を半導体装置に供給し、パワー検出回路から出力される電力値を示す信号を受け、発生回路の動作の良否を判定する試験装置とを含んでいる。以下、図面を用いて実施形態を説明する。図中の二重の四角印は、外部端子を示している。外部端子は、例えば、半導体チップ上のパッド、半導体チップが収納されるパッケージのリード、あるいはマクロブロックの外部端子である。外部端子を介して供給される信号には、端子名と同じ符号を使用する。図1は、一実施形態における終端回路TCaの例を示している。図1の右側の円形はスミスチャートであり、素子の付加に伴い変化する特性インピーダンスの軌跡を示している。例えば、終端回路TCaは、高周波の伝送信号RFを出力端子RFOUTから出力する送信回路TRNS内に形成される。送信回路TRNSは、携帯電話や車載レーダー等の通信機器に搭載される。伝送信号RFは、例えば、信号発生器から基準信号をアンプにより増幅することで生成される。終端回路TCaは、特性インピーダンスを整合するために設けられるインダクタL1a、キャパシタC1、C2aと、特性インピーダンスの整合機能を有効または無効に切り換えるpMOSpchannelMetalOxideSemiconductorトランジスタPTaを有している。インダクタL1aは、例えば、信号線路を利用して形成される。キャパシタC1、C2aは、例えば、絶縁膜を介して対向する導電膜信号線路の一種を利用して形成される。インダクタL1aおよびキャパシタC1は、伝送信号RFの生成元と出力端子RFOUTの間に順に配置される。キャパシタC1は、伝送信号RFの生成元と出力端子RFOUTの間のDC成分を遮断し、出力端子RFOUTのDCバイアスを0Vにするために付加される。キャパシタC2aは、出力端子RFOUTと接地線VSSとの間に配置される。pMOSトランジスタPTaは、ソースが出力端子RFOUTに接続され、ドレインが接地線VSSに接続され、バックゲートが電源線VDDに接続され、ゲートで制御信号SW1を受ける。特に限定されないが、例えば、電源電圧VDDは1Vである。符号CGSaは、pMOSトランジスタPTaのゲート、ソース間に発生する寄生容量である。制御信号SW1は、終端回路TCaによる特性インピーダンスの整合機能を有効にするときに、pMOSトランジスタPTaをオンするために活性化レベル例えば、-VDD=-1Vに設定される。制御信号SW1は、終端回路TCaによる特性インピーダンスの整合機能を無効にするときに、pMOSトランジスタPTaをオフするために非活性化レベル例えば、VDD=1Vに設定される。例えば、終端回路TCaは、高周波用のプローブや試験装置に接続することなく、出力端子RFOUTでの伝送信号RFの信号レベルをモニターするときに有効にされ、システムに搭載される送信回路TRNSがシステムの一部として動作するときに無効にされる。pMOSトランジスタPTaのソース、ドレイン間のオン抵抗は、制御信号SW1が活性化レベルに設定されたときに50Ωになるように設計される。例えば、pMOSトランジスタPTaのオン抵抗は、ゲート幅とチャネル長の比に応じて変化する。寄生容量CGSaの値は、オン抵抗を50Ωにするためのゲート面積やゲート絶縁膜の材質、厚さ等に応じて決まる。そして、インダクタL1aおよびキャパシタC2aの値は、終端回路TCaが有効なときに、所定の周波数例えば、77GHzを有する伝送信号RFの特性インピーダンスが50Ωになるように設定される。図1に示すスミスチャートは、pMOSトランジスタPTaのオン状態における所定の周波数例えば、77GHzでの特性インピーダンスを示している。スミスチャートにおいて、終端回路TCaおよび外部の終端抵抗が出力端子RFOUTに接続されていないときRFOUT=オープン状態、所定の周波数を有する伝送信号RFの特性インピーダンスは、点Aに位置する。インダクタL1aおよびキャパシタC1は、伝送信号RFの伝達経路に対して直列に設けられる。寄生容量CGSaおよびキャパシタC2aは、伝送信号RFの伝達経路に対して並列に設けられる。これにより、pMOSトランジスタPTaがオンしているとき、特性インピーダンスは、軌跡B、点C、軌跡Dをたどって点Eになる。なお、キャパシタC1は、特性インピーダンスを軌跡Bを逆方向に戻すように作用する。このため、キャパシタC1の容量値が小さく、特性インピーダンスの軌跡への影響が無視できないとき、インダクタL1aのインダクタンスは、キャパシタC1による特性インピーダンスの戻り量を考慮して、大きめに設計される。点Eは、抵抗値の軸上に位置しており25Ω正規化された抵抗値では0.5を示す。出力端子RFOUTに対する送信回路TRNSの特性インピーダンス出力インピーダンスは、50Ωに設計されている。このため、pMOSトランジスタPTaがオンし、終端回路TCaが出力端子RFOUTに付加された状態では、特性インピーダンスは25Ωになる。このように、pMOSトランジスタPTaがオンしている状態は、50Ωの終端抵抗が出力端子RFOUTに接続される状態と等価である。換言すれば、終端抵抗を出力端子RFOUTに接続することなく、終端抵抗が出力端子RFOUTに接続される状態と等価な状態を終端回路TCaにより実現できる。スミスチャートに示すように、寄生容量CGSaによる特性インピーダンスのずれは、インダクタL1aおよびキャパシタC2aによりキャンセルされる。このため、pMOSトランジスタPTaがオフしているときに、伝送信号RFが寄生容量CGSaを介してゲートに漏洩することを防止できる。この結果、pMOSトランジスタPTaのオン時の電流値とオフ時の電流値リーク電流との比であるオン/オフ比を大きくできる。図2は、図1に示したpMOSトランジスタPTaの断面構造の例と、出力端子RFOUTから出力される伝送信号RFの波形の例を示している。例えば、pMOSトランジスタPTaは、シリコン基板のウエル領域NWn-上に一対の拡散領域pソースおよびドレインを形成し、シリコン基板の表面に絶縁膜を介してゲートを形成することで製造される。符号n-、nは、n形拡散領域を示し、符号pはp形拡散領域を示す。-は不純物濃度が相対的に低いことを示し、は不純物濃度が相対的に高いことを示す。n形拡散領域nは、pMOSトランジスタPTaのバックゲートであるウエル領域NWに電源電圧VDDを供給するために形成される。図2では、pn接合寄生ダイオードが、出力端子RFOUTに接続される拡散領域pとウエル領域NWとの境界に存在する。例えば、出力端子RFOUTから出力される伝送信号RFは、接地電圧VSSを中心にスイングし、最大電圧はVDDであり、最小電圧は-VDDである。この実施形態では、pMOSトランジスタPTaのバックゲートは、電源電圧VDDに設定される。あるいは、pMOSトランジスタPTaのバックゲートは、伝送信号RFの最大電圧からpMOSトランジスタのpn接合寄生ダイオードがオンする順方向電圧を差し引いた電圧より高い電圧に設定される。これにより、伝送信号RFの電圧が高いときに、寄生ダイオードがオンすることを防止できる。この結果、pMOSトランジスタPTaがオフしているときに、伝送信号RFの振幅が寄生ダイオードのオンにより減衰することを防止できる。図3は、終端回路TCの別の例を示している。図1と同じ要素については、詳細な説明は省略する。この例では、終端回路TCは、図1のpMOSトランジスタPTaの代わりにnMOSnchannelMetalOxideSemiconductorトランジスタNTを有している。nMOSトランジスタNTは、ドレインが出力端子RFOUTに接続され、ソースおよびバックゲートが接地線VSSに接続され、ゲートで制御信号SW1を受ける。nMOSトランジスタNTのゲート幅およびチャネル長は、制御信号SW1がハイレベル例えば、電源電圧VDDに設定されたときに、ソース、ドレイン間のオン抵抗が50Ωになるように設計される。制御信号SW1は、終端回路TCによる特性インピーダンスの整合機能を有効にするときに、nMOSトランジスタNTをオンするために活性化レベル例えば、VDD=1Vに設定される。制御信号SW1は、終端回路TCによる特性インピーダンスの整合機能を無効にするときに、nMOSトランジスタNTをオフするために非活性化レベル例えば、VSS=0Vに設定される。図4は、図3に示したnMOSトランジスタNTの断面構造の例と、出力端子RFOUTから出力される伝送信号RFの波形の例を示している。図2と同じ要素については、詳細な説明は省略する。例えば、nMOSトランジスタNTは、シリコン基板のウエル領域PWp-上に一対の拡散領域nソースおよびドレインを形成し、シリコン基板の表面に絶縁膜を介してゲートを形成することで製造される。nMOSトランジスタNTのバックゲートであるウエル領域PWは、接地線VSSに接続される。図4では、pn接合寄生ダイオードが、ウエル領域PWと、出力端子RFOUTに接続される拡散領域nとの境界に存在する。この例では、出力端子RFOUTから出力される伝送信号RFの最大電圧は、図2と同じVDDである。しかし、伝送信号RFの最小電圧は、設計値である-VDDでなく、接地電圧VSSから電圧Von例えば、0.6Vを引いた値である。ここで、電圧Vonは、寄生ダイオードがオンするために必要な順方向電圧である。この例では、寄生ダイオードは、伝送信号RFの電圧が-Von以下のときにオンし、伝送信号RFが電圧-VDDになることを阻害する。終端回路TCを形成するMOSトランジスタNTがオフしているときの伝送信号RFの振幅は減衰してしまう。以上、この実施形態では、pMOSトランジスタPTaを制御信号SW1によりオンまたはオフすることで、終端回路TCaによる特性インピーダンスの整合機能を有効または無効に切り換えできる。これにより、例えば、外付けの終端抵抗を接続することなく、終端抵抗が付いた状態を実現でき、伝送信号RFの出力端子RFOUTでの信号レベルをモニターすることが可能になる。寄生容量CGSaによる特性インピーダンスのずれは、インダクタL1aおよびキャパシタC2aによりキャンセルされる。このため、pMOSトランジスタPTaがオフしているときに、伝送信号RFが寄生容量CGSaを介してゲートに漏洩することを防止できる。この結果、pMOSトランジスタPTaのオン時の電流値とオフ時の電流値リーク電流との比であるオン/オフ比を大きくできる。pMOSトランジスタPTaがオフしているときに、伝送信号RFがpMOSトランジスタPTaのソースからバックゲートに漏れることを防止できる。これにより、pMOSトランジスタPTaがオフしているときに、伝送信号RFの振幅が減衰することを防止できる。この結果、オン/オフを切り換え可能な終端回路TCaが半導体装置SEM1に搭載されるときにも、半導体装置SEM1の性能が低下することを防止できる。図5は、別の実施形態における終端回路TCbの例を示している。上述した図1と同じ要素については、同じ符号を付し、詳細な説明は省略する。終端回路TCbは、図1と同様に、高周波の伝送信号RFを出力端子RFOUTから出力する送信回路TRNS内に形成される。終端回路TCbは、インダクタL1b、キャパシタC1、pMOSトランジスタPTb1、PTb2を有している。インダクタL1bおよびキャパシタC1は、図1と同様に、伝送信号RFの生成元と出力端子RFOUTの間に順に配置される。pMOSトランジスタPTb1は、ソースが出力端子RFOUTに接続され、ドレインがpMOSトランジスタPTb2を介して接地線VSSに接続され、バックゲートが電源線VDDに接続され、ゲートで制御信号SW1を受ける。pMOSトランジスタPTb2は、ソースがpMOSトランジスタPTb2のドレインに接続され、ドレインが接地線VSSに接続され、バックゲートが電源線VDDに接続され、ゲートで制御信号SW1を受ける。符号CGSbは、pMOSトランジスタPTb1のゲート、ソース間に発生する寄生容量である。図1と同様に、pMOSトランジスタPTb1、PTb2をオンするための制御信号SW1の電圧は、例えば、-VDD=-1Vであり、pMOSトランジスタPTb1、PTb2をオフするための制御信号SW1の電圧は、例えば、VDD=1Vである。スミスチャートは、pMOSトランジスタPTb1、PTb2のオン状態における所定の周波数例えば、77GHzでの特性インピーダンスを示している。この実施形態では、まず、スミスチャート上で軌跡BをたどるためのインダクタL1bが設計される。次に、スミスチャート上で軌跡Dをたどるための寄生容量CGSbが求められ、寄生容量CGSbを有するpMOSトランジスタPTb1が設計される。これにより、pMOSトランジスタPTb1のオン抵抗の値が決まる。次に、pMOSトランジスタPTrb1のオン抵抗とpMOSトランジスタPTb2のオン抵抗の合計が50Ωになるように、pMOSトランジスタPTb2が設計される。これにより、図1に示した終端回路TCaと同様に、終端抵抗を出力端子RFOUTに接続することなく、終端抵抗が出力端子RFOUTに接続される状態と等価な状態を実現できる。図6は、図5に示した終端回路TCbにおける特性インピーダンスのシミュレーション波形の例を示している。図6の左側は、制御信号SW1を1Vに設定し、pMOSトランジスタPTb1、PTb2がオフされる状態での特性インピーダンスの周波数特性を示している。pMOSトランジスタPTb1、PTb2がオフされる状態は、終端回路TCb終端抵抗が出力端子RFOUTから切り離される状態RFOUT=openに対応する。図6の右側は、制御信号SW1を-1Vに設定し、pMOSトランジスタPTb1、PTb2がオンされる状態での特性インピーダンスの周波数特性を示している。pMOSトランジスタPTb1、PTb2がオンされる状態は、終端回路TCb終端抵抗が出力端子RFOUTに接続される状態RFOUT=50Ωに対応する。スミスチャート上の太い曲線は、伝送信号RFの周波数を250MHzから110GHzまで変化させるときの特性インピーダンスの変化を示している。三角で示したマーカーM20は、伝送信号RFの周波数が77GHzのときの特性インピーダンスを示している。図6の下側の値は、シミュレーションにより得られたSパラメータS2,2および特性インピーダンスimpedanceを示している。ここで、式中の特性インピーダンスZ0は50Ωであり、式中のjは虚数単位である。終端回路TCbが出力端子RFOUTから切り離されている図6の左側では、77GHzでの特性インピーダンスはほぼ50Ωになる。この値は、出力端子RFOUTに対する送信回路TRNSの特性インピーダンス出力インピーダンスである。終端回路TCbが出力端子RFOUTに接続されている図6の右側では、77GHzでの特性インピーダンスはほぼ25Ωになる。この状態は、50Ωの終端抵抗が出力端子RFOUTの外部に接続される状態と等価である。すなわち、終端抵抗を出力端子RFOUTに接続することなく、終端抵抗が出力端子RFOUTに接続される状態と等価な状態を実現できる。以上、この実施形態においても、上述した実施形態と同様の効果を得ることができる。図7は、別の実施形態における終端回路の例を示している。上述した図1および図5と同じ要素については、同じ符号を付し、詳細な説明は省略する。終端回路TCcは、図1と同様に、伝送信号RFを出力端子RFOUTから出力する送信回路TRNS内に形成される。終端回路TCcは、インダクタL1c、キャパシタC1、C2c、pMOSトランジスタPTcおよび抵抗素子Rcを有している。図1と同様に、インダクタL1cおよびキャパシタC1は、伝送信号RFの生成元と出力端子RFOUTの間に順に配置され、キャパシタC2cは、出力端子RFOUTと接地線VSSとの間に配置される。pMOSトランジスタPTcは、出力端子RFOUTと接地線VSSとの間に配置される。pMOSトランジスタPTcは、ゲートで活性化レベル例えば、-VDD=-1Vの制御信号SW1を受けているときにオンし、ゲートで非活性化レベル例えば、VDD=1Vの制御信号SW1を受けているときにオフする。特に限定されないが、抵抗素子Rcは、ポリシリコン等の配線抵抗を利用して形成される。pMOSトランジスタPTcのオン抵抗と抵抗素子Rcは、抵抗値の和が50Ωになるように設計される。スミスチャートは、pMOSトランジスタPTcのオン状態における所定の周波数例えば、77GHzでの特性インピーダンスを示している。この実施形態では、特性インピーダンスは、インダクタL1cにより軌跡Bを描き、寄生容量CGScとキャパシタC2cにより軌跡Dを描く。点Eは、抵抗値の軸上で25Ωを示す。このため、図1および図5と同様に、終端抵抗を出力端子RFOUTの外部に接続することなく、終端抵抗が出力端子RFOUTに接続される状態と等価な状態を実現できる。以上、この実施形態においても、上述した実施形態と同様の効果を得ることができる。図8は、別の実施形態における終端回路の例を示している。上述した図1と同じ要素については、同じ符号を付し、詳細な説明は省略する。終端回路TCdは、図1と同様に、伝送信号RFを出力端子RFOUTから出力する送信回路TRNS内に形成される。終端回路TCdは、インダクタL1d、L2d、キャパシタC1およびpMOSトランジスタPTdを有している。インダクタL1dおよびキャパシタC1は、図1と同様に、伝送信号RFの生成元と出力端子RFOUTの間に順に配置される。例えば、インダクタL1dのインダクタンスは、図1に示したインダクタL1aのインダクタンスと同じである。pMOSトランジスタPTdは、出力端子RFOUTと接地線VSSとの間にインダクタL2dを介して配置される。pMOSトランジスタPTdは、ゲートで活性化レベル例えば、-VDD=-1Vの制御信号SW1を受けているときにオンし、ゲートで非活性化レベル例えば、VDD=1Vの制御信号SW1を受けているときにオフする。pMOSトランジスタPTdのオン抵抗は、50Ωに設計される。スミスチャートは、pMOSトランジスタPTdのオン状態における所定の周波数例えば、77GHzでの特性インピーダンスを示している。この例では、pMOSトランジスタPTdの寄生容量CGSdの値は、図1に示したpMOSトランジスタPTaの寄生容量CGSaの値より大きい。スミスチャートにおいて、寄生容量CGSd、CGScの容量値の差に相当する特性インピーダンスの変化量を補うために、インダクタL2d点Cから点Eに向かう軌跡Dに対応するが伝送信号RFの伝達経路に対して並列に設けられる。これにより、特性インピーダンスは、軌跡B、点C、軌跡D、点E、軌跡Fをたどって点G25Ωになる。すなわち、pMOSトランジスタPTdをオンすることにより、50Ωの終端抵抗が出力端子RFOUTに接続される状態と等価な状態を得ることができる。以上、この実施形態においても、上述した実施形態と同様の効果を得ることができる。図9は、上述した実施形態の終端回路が搭載される半導体装置の一実施形態および半導体装置を試験する試験システムの一実施形態を示している。半導体装置SEM1は、信号発生器SGEN、送信アンプTAMP、パワー検出回路PDET、終端回路TC、プルアップ抵抗RUP1、RUP2、受信アンプRAMPおよびミキサーMIXを有している。試験システムTSYSは、半導体装置SEM1に試験装置TEST1を接続することにより実現される。信号発生器SGENは、電源電圧VDDを受けて、送信アンプTAMPおよびミキサーMIXに供給する高周波の基準信号RF0を発生する。送信アンプTAMPは、基準信号RF0を増幅して伝送信号RFを生成する。信号発生器SGENおよび送信アンプTAMPは、出力端子RFOUTから出力される伝送信号RFを発生する発生回路の一例である。パワー検出回路PDETは、伝送信号RFを出力する出力端子RFOUTに入力端子INを接続し、モニター端子VOUTに出力端子OUTを接続している。パワー検出回路PDETは、活性化状態例えば、ロウレベル=-1Vの試験信号TS1を受けているときに動作し、伝送信号RFの電力をモニターし、モニターした電力の値を示す信号値を外部端子VOUTに出力する。例えば、モニターした電力の値を示す信号値は、電圧値でもよく、デジタル値でもよい。パワー検出回路PDETは、非活性化状態例えば、ハイレベル=1Vの試験信号TS1を受けているときに、伝送信号RFの電力のモニターを禁止する。パワー検出回路PDETの例は、図10に示す。終端回路TCは、図1、図5、図7、図8に示した終端回路TCa、TCb、TCc、TCdのいずれかである。プルアップ抵抗RUP1は、高抵抗素子であり、終端回路TCの制御端子SW1を電源電圧VDDにプルアップする。プルアップ抵抗RUP2は、高抵抗素子であり、パワー検出回路PDETの制御端子を電源電圧VDDにプルアップする。信号発生器SGEN、送信アンプTAMP、終端回路TCおよびプルアップ抵抗RUP1、RUP2は、図1、図5、図7、図8に示した送信回路TRNSに含まれる。半導体装置SEM1は、携帯電話や車載レーダー等の通信機器に搭載される。プルアップ抵抗RUP1は、試験装置TESTが半導体装置SEM1に接続されないとき、図1、図5、図7、図8に示したpMOSトランジスタPTa、PTb、PTc、PTdがオフ状態を維持するために設けられる。これにより、例えば、半導体装置SEM1が通信機器として動作するときに、終端回路TCは出力端子RFOUTから電気的に切り離され、特性インピーダンスがずれることを防止できる。プルアップ抵抗RUP2は、試験装置TEST1が半導体装置SEM1に接続されないときに、パワー検出回路PDETの動作を禁止するために設けられる。受信アンプRAMPは、入力端子RFINを介して受信する高周波の伝送信号を増幅し、増幅した信号をミキサーMIXに出力する。ミキサーMIXは、受信アンプRAMPからの信号と基準信号RF0とを混合し、中間周波信号IFOUTとして出力する。受信アンプRAMPおよびミキサーMIXは、入力端子RFINに入力される高周波の伝送信号を処理する処理回路の一例であり、受信回路に含まれる。半導体装置SEM1は、出力端子RFOUTおよび入力端子RFINにアンテナANT1、ANT2をそれぞれ接続することで、携帯電話や車載レーダー等の通信機器の一部として動作する。なお、出力端子RFOUTおよび入力端子RFINに共通のアンテナを接続してもよい。試験装置TEST1は、例えば、LSIテスタであり、半導体装置SEM1を試験するときに、制御信号SW1、試験信号TS1、電源電圧VDD例えば、1Vを半導体装置SEM1に供給し、半導体装置SEM1からモニター信号VOUTを受ける。試験装置TEST1は、例えば、試験中に制御信号SW1および試験信号TS1を-1Vに設定し、試験を実施しないときに制御信号SW1を1Vに設定し、試験信号TS1を1Vに設定する。半導体装置SEM1は、伝送信号RFの電力の値を示すモニター信号VOUTに応じて、信号発生器SGENおよび送信アンプTAMPの動作の良否を判定する。例えば、モニター信号VOUTが示す電力の値が、規定の値より小さいとき、信号発生器SGENまたは送信アンプTAMPが不良であると判定する。半導体装置SEM1は、モニター信号VOUTに応じて信号発生器SGENまたは送信アンプTAMPの不良を判断するときに、半導体装置SEM1を不良品として扱う。図10は、図9に示したパワー検出回路PDETの例を示している。パワー検出回路PDETは、入力端子INと出力端子OUTの間に直列に配置されたダイオードDpおよびpMOSトランジスタPTpと、出力端子OUTと接地線VSSの間に並列に配置された抵抗素子RpおよびキャパシタCpとを有している。pMOSトランジスタPTpは、ゲートで活性化レベル例えば、-VDD=-1Vの試験信号TS1を受けているときにオンし、ゲートで非活性化レベル例えば、VDD=1Vの試験信号TS1を受けているときにオフする。パワー検出回路PDETは、pMOSトランジスタPTpがオンしている期間に、入力端子INで受ける伝送信号RFの電圧値を平滑する平滑回路として動作する。パワー検出回路PDETは、平滑により生成される電圧を、伝送信号RFの電力を示す値として出力端子OUTを介してモニター端子VOUTに出力する。図9に示したプルアップ抵抗RUP2は、試験装置TESTが半導体装置SEM1に接続されないときに、pMOSトランジスタPTpを確実にオフし、パワー検出回路PDETの動作を禁止するために設けられる。図11は、図9に示した試験システムTSYSによる半導体装置SEM1の試験フローの例を示している。図11のフローは、試験装置TESTが実施する動作を示しており、半導体装置SEM1の製造工程において実施される。すなわち、図11のフローは、半導体装置SEM1の製造方法の一部を示している。まず、ステップS10において、試験装置TESTは、半導体装置SEM1のパッド外部端子にプローブを接触させる。ここで、プローブは、ロジックテスタ等の一般的な試験装置に取り付けられるプローブカードのプローブであり、高周波用のプローブに比べて安価である。また、ロジックテスタ等の試験装置では、複数の半導体装置SEM1のパッドに同時にプローブを接触させることができ、複数の半導体装置SEM1を同時に試験可能できる。これにより、試験時間を短縮でき、試験コストを削減できる。次に、ステップS20において、試験装置TESTは、制御信号SW1および試験信号TS1をロウレベルに設定する。これにより、終端回路TCのpMOSトランジスタ例えば、図1のPTaはオンし、半導体装置SEM1は、終端抵抗が出力端子RFOUTの外部に接続される状態と等価な状態になる。ステップS30において、試験装置TESTは、半導体装置SEM1の信号発生器SGENおよび送信アンプTAMP等を動作させ、半導体装置SEM1に伝送信号RFを生成させる。例えば、半導体装置SEM1は、信号発生器SGENおよび送信アンプTAMPで電源電圧VDDを受けることにより、伝送信号RFの生成を開始する。あるいは、半導体装置SEM1は、電源電圧VDDを受けているときに、信号発生器SGENで起動信号を受けることで動作を開始し、伝送信号RFを生成する。パワー検出回路PDETは、伝送信号RFの電力をモニターし、モニターした電力の値を、例えば電圧値としてモニター端子VOUTに出力する。なお、ステップS20、S30の実行順序は逆でもよい。次に、ステップS40において、試験装置TESTは、モニター端子VOUTを介して受ける電圧値に基づいて伝送信号RFの電力値を検出する。そして、ステップS50において、試験装置TESTは、検出した電力値に応じて、半導体装置SEM1の良否を判定する。例えば、試験装置TESTによる試験は、複数のチップ状態の半導体装置SEM1が形成されたウエハを用いて実施される。試験により良品と判定された半導体装置SEM1は、ウエハから切り出され、他の半導体チップや部品とともに、通信機器として組み立てられる。以上、この実施形態においても、上述した実施形態と同様の効果を得ることができる。さらに、終端回路TCによる特性インピーダンスの整合機能を有効にするときに、パワー検出回路PDETを動作させることで、外付けの終端抵抗が接続されるときと同じ状態で伝送信号RFの電力をモニターでき、信号発生器SGENおよび送信アンプTAMPが正常に動作することを確認できる。すなわち、高価な高周波プローブ等を用いることなく、アンテナANT1が接続されているときと同じ状態を実現でき、半導体装置SEM1の自己試験を実施できる。この結果、半導体装置SEM1の試験時間を削減でき、試験コストを削減できる。プルアップ抵抗RUP1が制御端子SW1に接続されるため、半導体装置SEM1がシステムに搭載された状態で、終端回路TCによる特性インピーダンスの整合機能が有効になることを防止できる。また、プルアップ抵抗RUP2が試験端子TS2に接続されるため、半導体装置SEM1がシステムに搭載された状態で、パワー検出回路PDETが動作することを防止できる。これにより、伝送信号RFの振幅が減衰することを防止でき、半導体装置SEM1およびシステムの性能が低下することを防止できる。さらに、半導体装置SEM1の消費電力が増加することを防止できる。図12は、上述した実施形態の終端回路が搭載される半導体装置の別の実施形態および半導体装置を試験する試験システムの別の実施形態を示している。図9と同じ要素については同じ符号を付し、詳細な説明は省略する。半導体装置SEM2は、図9に示した半導体装置SEM1に終端回路TCR、試験信号発生回路TSGENおよびプルアップ抵抗RUP3を追加している。半導体装置SEM2のその他の構成は、試験端子TS2および制御端子SW2が追加されることを除き、図9に示した半導体装置SEM1と同様である。半導体装置SEM2は、出力端子RFOUTおよび入力端子RFINにアンテナANT1、ANT2をそれぞれ接続することで、携帯電話や車載レーダー等の通信機器の一部として動作する。終端回路TCRは、図1、図5、図7、図8に示した終端回路TCa、TCb、TCc、TCdのいずれかである。但し、終端回路TCR内のインダクタL1a、L1b、L1c、L1d、L2dのインダクタンスは、図1、図5、図7、図8に示した終端回路TCa、TCb、TCc、TCd内の同じ符号のインダクタのインダクタンスとそれぞれ異なる。同様に、終端回路TCR内のキャパシタC2a、C2cのキャパシタンスは、図1、図5、図7、図8に示した終端回路TCa、TCb、TCc、TCd内の同じ符号のキャパシタのキャパシタンスと異なる。終端回路TCRでは、図1等の出力端子RFOUTに接続されるノードが入力端子RFINに接続され、伝送信号RFを受けるノードが受信アンプRAMPの入力に接続され、制御端子SW1は制御信号SW2を受ける。例えば、制御信号SW2は、終端回路TCRによる特性インピーダンスの整合機能を有効にするときに、活性化レベル例えば、-VDD=-1Vに設定される。制御信号SW2は、終端回路TCRによる特性インピーダンスの整合機能を無効にするときに、非活性化レベル例えば、VDD=1Vに設定される。終端回路TCRは、受信アンプRAMPおよびミキサーMIXの動作試験を実施するときに有効にされ、システムに搭載される半導体装置SEM2がシステムの一部として動作するときに無効にされる。試験信号発生回路TSGENは、半導体装置SEM2を搭載する通信機器がアンテナANT2を介して入力端子RFINで受ける伝送信号と同じ周波数と電力を有する試験信号TSを生成し、受信アンプRAMPに出力する。なお、試験信号発生回路TSGENは、受信試験を開始するための活性化レベルの試験信号TS2を受けているときに動作する。受信アンプRAMPは、試験信号TSを増幅し、増幅した信号をミキサーMIXに出力する。ミキサーMIXは、受信アンプRAMPにより増幅される試験信号TSと基準信号RF0とを混合し、中間周波信号IFOUTとして出力する。そして、中間周波信号IFOUTの特性を、試験装置TEST2等により解析することで、半導体装置SEM2の外部から伝送信号を受けることなく、受信アンプRAMPおよびミキサーMIXの動作試験を実施できる。なお、試験信号発生回路TSGENは、非活性化状態の試験信号TS2を受けているときに、試験信号TSの生成を禁止する。プルアップ抵抗RUP3は、高抵抗素子であり、試験端子TS2を電源電圧VDDにプルアップする。プルアップ抵抗RUP3は、試験装置TEST2が半導体装置SEM2に接続されないときに、試験信号発生回路TSGENの動作を禁止するために設けられる。試験装置TEST2は、例えば、LSIテスタであり、半導体装置SEM2を試験するときに、制御信号SW1、SW2、試験信号TS1、TS2、電源電圧VDDを半導体装置SEM2に供給し、半導体装置SEM2からモニター信号VOUTを受ける。試験装置TEST2は、試験信号TS2を出力する機能を図9に示した試験装置TEST1に追加している。試験装置TEST2のその他の機能は試験装置TEST1と同様である。例えば、試験装置TEST2は、伝送信号RFの電力をモニターすることで信号発生器SGENおよび送信アンプTAMPの良否を判定するときに、図11に示したフローを実施する。以上、この実施形態においても、上述した実施形態と同様の効果を得ることができる。さらに、終端回路TCRによる特性インピーダンスの整合機能を有効にするときに、試験信号発生回路TSGENを動作させることで、外付けの終端抵抗が接続されるときと同じ状態で高周波の試験信号TSを受信アンプRAMPに供給できる。すなわち、外付けの終端抵抗を入力端子RFINに接続することなく、アンテナANT2が接続されているときと同じ状態を実現でき、高周波の試験信号TSを用いて受信アンプRAMPおよびミキサーMIXの動作試験を実施できる。プルアップ抵抗RUP3が制御端子SW2に接続されるため、半導体装置SEM1がシステムに搭載された状態で、終端回路TCRによる特性インピーダンスの整合機能が有効になることを防止できる。図13は、半導体装置を試験する試験システムの別の例を示している。例えば、試験システムTSYSにより試験される半導体装置SEMは、図9に示した半導体装置SEM1から終端回路TC、パワー検出回路PDETおよびプルアップ抵抗RUP1、RUP2を削除して形成されている。終端回路TCが半導体装置SEMに形成されないとき、出力端子RFOUTは、高周波用のプローブRFPRBを介して高周波用の試験装置RFTESTに接続される。プローブRFPRBは、接地線VSSによりシールドされた伝送信号RF用の信号線を有しており、特性インピーダンスは50Ωに設定されている。プローブRFPRBは、図9の試験システムTSYSで使用するプローブより高価であり、また、複数の信号パッドに同時に接続できない。試験装置RFTESTは、プローブRFPRBを介して受ける伝送信号RFの特性を測定するために、例えば50Ωの内部抵抗IRで終端されている。一般に、高周波用の試験装置RFTESTは、ロジックテスタ等の試験装置に比べて高価であり、同時に測定可能なピン数も少ない。したがって、プローブRFPRBおよび試験装置RFTESTを用いた試験では、試験時間は長くなり、試験コストが増加する。以上の詳細な説明により、実施形態の特徴点および利点は明らかになるであろう。これは、特許請求の範囲がその精神および権利範囲を逸脱しない範囲で前述のような実施形態の特徴点および利点にまで及ぶことを意図するものである。また、当該技術分野において通常の知識を有する者であれば、あらゆる改良および変更に容易に想到できるはずであり、発明性を有する実施形態の範囲を前述したものに限定する意図はなく、実施形態に開示された範囲に含まれる適当な改良物および均等物に拠ることも可能である。"