"半導体基板上に、ゲート絶縁膜を形成するゲート絶縁膜形成工程と、前記ゲート絶縁膜上に、ゲート電極を形成するゲート電極形成工程と、を備え、前記ゲート絶縁膜形成工程は、第1金属の酸化膜あるいは酸窒化膜を成膜する第1の成膜工程と、前記第1金属の酸化膜あるいは酸窒化膜上に第2金属または、その酸化物を成膜する第2の成膜工程と、前記第2金属を第1金属の酸化膜中に拡散させるために熱処理する熱処理工程と、を含む、半導体装置の製造方法。前記ゲート絶縁膜の結晶構造は、正方晶または立方晶である請求項1に記載の半導体装置の製造方法。前記第1金属は、Hf、またはZrの少なくとも1つを含む請求項1または2に記載の半導体装置の製造方法。前記第2金属は、La、Mg、Y、Al、及びLuの少なくとも1つを含む請求項1-3のいずれか一項に記載の半導体装置の製造方法。前記第1の成膜工程において、第1金属の酸化膜の膜厚を3nm以下にする請求項1-4のいずれか一項に記載の半導体装置の製造方法。前記第2金属元素の原子数は、1×1015atom/cm2以上、あるいは第2金属元素の原子数/第1金属元素の原子数と第2金属元素の原子数の和>20である請求項1-5のいずれか一項に記載の半導体装置の製造方法。半導体基板と、前記半導体基板上に設けられたゲート絶縁膜と、前記ゲート絶縁膜上に設けられたゲート電極と、を備え、前記ゲート絶縁膜は、第2金属を含有した第1金属の酸化物が結晶化した膜である誘電体膜を有する半導体装置。前記ゲート電極膜の結晶構造は、正方晶または立方晶である請求項7に記載の半導体装置。前記第1金属は、Hf、またはZrの少なくとも1つを含む請求項7または8に記載の半導体装置。前記第2金属は、La、Mg、Y、Al、及びLuの少なくとも1つを含む請求項7-9のいずれか一項に記載の半導体装置。前記第2金属元素の原子数は、1×1015atom/cm2以上、あるいは第2金属元素の原子数/第1金属元素の原子数と第2金属元素の原子数の和>20である請求項7-10のいずれか一項に記載の半導体装置。トランジスタの閾値Vtを低くし必要性能に応じて、|Vt|を0.4ボルト~0.2ボルト以下、加えてリーク電流を低減させるには、結晶化したHfベースもしくはZrベースの酸化膜に、閾値を下げるための金属元素例えば、LaやMgを含有させる必要がある。非特許文献2では、HfO2膜を形成後に、閾値制御用の金属膜を成膜し、続いてTiN膜形成、さらにPolySi膜形成を行い、パターニング後に熱処理を行うフローが開示されている。このようなフローで形成した場合、高誘電率膜の充分な結晶化が行なえず、比誘電率は充分大きくできないことを発明者らは見出した。非特許文献3では、HfSiO膜を形成し、LaOxを成膜後に熱処理を行い、HfSiOとLaOxのミキシングを行なう方法である。この方法を用いると、非晶質の高誘電率膜が得られている。これによって、HfSiOはHfO2と較べると結晶化温度が高いため、熱処理での充分な結晶化は行われていない。高誘電率膜の標準的な形成方法においては、膜中の不純物を除去して膜を安定化させるため、高誘電率膜形成直後に熱処理を行う方法が用いられる。このような方法を採った後に、閾値制御用の金属膜第2の金属を形成して拡散のための熱処理を行うと、結晶状態が不安定になる。熱処理の後、あるいは後続のトランジスタ形成工程における熱処理によって高誘電率膜が非晶質化し、比誘電率が減少するという問題が生ずることを、本発明者は見いだした。従って、トランジスタの閾値Vtを低くし、リーク電流を低減させるために高誘電率膜の結晶化を充分に行なう加えて、後続のトランジスタ形成工程において、その結晶状態を安定に保つことは、実現できていない。本発明によれば、半導体基板上に、ゲート絶縁膜を形成するゲート絶縁膜形成工程と、前記ゲート絶縁膜上に、ゲート電極を形成するゲート電極形成工程と、を備え、前記ゲート絶縁膜形成工程は、第1金属の酸化膜あるいは酸窒化膜を成膜する第1の成膜工程と、前記第1金属の酸化膜あるいは酸窒化膜上に第2金属または、その酸化物を成膜する第2の成膜工程と、前記第2金属を前記第1金属の酸化膜中に拡散させるために熱処理する熱処理工程と、を含む、半導体装置の製造方法が提供される。さらに、本発明によれば、半導体基板と、前記半導体基板上に設けられたゲート絶縁膜と、前記ゲート絶縁膜上にと設けられたゲート電極と、を備え、前記ゲート絶縁膜は、第2金属を含有した第1金属の酸化物が結晶化した膜である誘電体膜を有する半導体装置が提供される。本発明によれば、第1金属の酸化膜を成膜した後、第2金属または、その酸化物を第1金属の酸化膜上に成膜し、熱処理を行っている。これにより、非晶質な膜と比べて誘電率の高い、結晶化したゲート絶縁膜として、第2金属を拡散した第1金属の酸化物の結晶化した膜を得ることができる。本発明によれば、2種類の金属元素が拡散され、かつ高い誘電率を示す結晶化したゲート絶縁膜を製造することにより、リーク電流および閾値を低減させた高誘電体膜を有する半導体装置、および半導体装置の製造方法が提供される。以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。図1は、本実施形態による半導体装置の製造方法を説明するための図であり、aは、半導体装置の製造工程におけるゲート絶縁膜形成工程の断面図、b-dは、ゲート電極形成工程を説明するための断面図である。図1に示すように、半導体基板1上に、ゲート絶縁膜3を形成するゲート絶縁膜形成工程と、ゲート絶縁膜3上に、ゲート電極4を形成するゲート電極形成工程と、を備え、ゲート絶縁膜形成工程は、第1金属の酸化膜あるいは酸窒化膜30を成膜する第1の成膜工程と、第1金属の酸化膜あるいは酸窒化膜30上に第2金属または、その酸化物32を成膜する第2の成膜工程と、第2金属を第1金属の酸化膜中に拡散させるために熱処理する熱処理工程の3工程を含む。まず、図1のaに示したゲート絶縁膜3を半導体基板1上に形成するゲート絶縁膜形成工程。なお、本工程の詳細は、後述する。次に、図1のb,cに示すように、ゲート電極4を形成するゲート電極形成工程。まず、図1のbに示すように、ゲート絶縁膜3上に、ゲート電極膜4を成膜する。例えば、ゲート電極膜は、TiNで出来ている金属膜、または金属膜とポリシリコンの積層膜である。次に、図1のcに示すように成膜したゲート絶縁膜3およびゲート電極膜4を、エッチングすることにより、ゲート構造を形成する。次に、図1のdに示すように、エクステンション領域5、ソースドレイン領域8、およびサイドウォール9を設ける。以上の工程により、図1dに示した本実施形態の半導体装置が得られる。図2は、本実施形態によるゲート絶縁膜形成工程を説明するためのフローチャートである。図2に示すように、ゲート絶縁膜形成工程では、まず第1金属の酸化膜あるいは酸窒化膜30を成膜する第1の成膜工程。具体的に第1の成膜工程では、非晶質の第1金属の酸化膜あるいは酸窒化膜30を、素子分離領域2を設けた半導体基板1上に成膜する。また、成膜する際、第1金属の酸化膜30の膜厚を3nm以下にすることが好ましい。さらに、第1金属の酸化膜30の膜厚は、1nm以上3nm以下の範囲であることが好ましい。その理由として、半導体デバイスの高性能化には電気的に薄い膜が必要であり、電気的に厚すぎる膜では高性能化が達成できないこと、そして、電気的に厚すぎる膜では、第2の金属を拡散させるには、必要な温度が高くなりすぎることが挙げられる。なお、第1の成膜工程では、ALDAtomicLayerDeposition法やMOCVDMolecularOrganicChemicalVaporDepositionといった成膜方法をとっている。半導体基板1上に1nm未満0.5~0.7nm程度の酸化シリコン膜や酸窒化シリコン膜を形成しておいても良い。次に、第1金属の酸化膜あるいは酸窒化膜30上に第2金属または、その酸化物32を成膜する第2の成膜工程。具体的には、第2金属またはその酸化物32を成膜する際、膜厚は、第1金属の酸化膜あるいは酸窒化膜30と比べて、20以上35程度以下の範囲となるように成膜する。この時上限は、第1金属の酸化物あるいは酸窒化物としての性質が保てる範囲である。また、成膜する第1金属の酸化膜あるいは酸窒化膜30は、非晶質であることが望ましく、第1金属の酸化膜あるいは酸窒化膜30であることが好ましい。なぜなら、成膜する厚さが1~3nmと薄いため、多結晶として成膜するような温度では、成膜速度が速いため膜厚制御が困難になるからである。さらに、結晶質として成膜する場合、結晶粒の成長速度に異方性が生じ、成膜表面に凹凸が生じてしまう。この凹凸はゲート絶縁膜として使う場合、電界集中が生じるため電界強度が場所によって異なる。このため、特性の均一性は損なわれるという問題が生じる。なお、第2の成膜工程では、成膜膜厚が薄いことから、ALDAtomicLayerDeposition法やPVDPhysicalVaporDeposition法といった成膜方法をとっている。次に、第2金属を第1金属の酸化膜30中に拡散させるために熱処理をする熱処理工程。具体的に熱処理温度は、半導体基板1の融点よりも低く、第2金属またはその酸化物が第1金属の酸化膜の半導体基板1表面側に拡散し、かつ外来拡散が起きない温度に設定する。例えば、第1金属にHf、第2金属にLaを用いた場合、熱処理温度は850°C以上1050°C以下の範囲である。なお、ゲート絶縁膜3の結晶構造は、正方晶または立方晶であり、第1金属は、Hf、またはZrの少なくとも1つを含む。さらに、第2金属は、La、Mg、Y、Al、及びLuの少なくとも1つを含む。これら、第1金属および第2金属の組み合わせとしては、NFETに対しては第1金属としてHfもしくはZr、第2金属としてLaやYやLuが挙げられる。PFETに対しては、第1金属としてNFET同様にHfHfもしくはZr、第2金属としてMgやAlが挙げられる。第2金属を拡散させるために比較的高温の熱処理が必要であることから、第1金属としては耐熱性があるHfが好ましい。第2金属としては、中でも、LaNFETとMgPFETが好ましい。さらに、第2金属元素の原子数は、1×1015atom/cm2以上、あるいは第2金属元素の原子数/第1金属元素の原子数と第2金属元素の原子数の和>20であることが好ましい。結晶化したゲート酸化膜3に含有している第1および第2金属の原子数は、上記の範囲を下回って低い濃度であると、閾値を変えるという目的を十分に達成できなくなる。次に、本実施形態の効果について説明する。本実施形態の半導体装置におけるゲート絶縁膜3は、第2金属が拡散した第1金属の酸化物が結晶化した膜である誘電体膜である。結晶化した膜は、熱処理を行わない非晶質な膜より、高誘電率を示す。したがって、ゲート絶縁膜3の誘電率を高くすることができる。実施例図2に示すフローチャートに従い、ゲート絶縁膜3を作成した。図3は、本実施形態による誘電体膜のin-planeX線回折スペクトルである。図3に示すように、それぞれ膜厚1.9nmのHfO2膜と、そのHfO2膜に2×1015atoms/cm2のLaを含有させた膜のin-planeX線回折のスペクトルであり、非晶質なHfO2膜にLaを含有させると、正方晶に結晶を示すHfO2膜になることが分かる。以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。"