"入力トランスデューサ,アナログ/デジタル変換器,デジタル信号処理装置,3レベル出力ドライバに接続された3レベル出力変調器,第1の電圧源,第2の電圧源,共通電圧ノード,および音響出力トランスデューサを備える補聴器であって,上記出力ドライバが上記音響出力トランスデューサの第1および第2の端子の接続を制御するように構成されたHブリッジ出力段を備え,上記Hブリッジが,上記出力変調器が第1レベルを生成したときに上記第1の電圧源を上記音響トランスデューサの第1の端子に接続し,かつ上記共通電圧ノードを上記音響出力トランスデューサの第2の端子に接続するように構成されており,上記出力変調器が第2レベルを生成したときに上記第2の電圧源を上記音響出力トランスデューサの上記第1および上記第2の端子の両方に接続するように構成されており,上記出力変調器が第3レベルを生成したときに上記第1の電圧源を上記音響出力トランスデューサの上記第2の端子に接続し,かつ上記共通電圧ノードを上記音響出力トランスデューサの上記第1の端子に接続するように構成されている,補聴器。上記第2の電圧源が上記第1の電圧源の電圧レベルの実質的に半分の電圧レベルを提供するように構成されている,請求項1に記載の補聴器。上記出力変調器がシグマ-デルタ変調器である,請求項1に記載の補聴器。上記出力変調器がパルス幅変調器である,請求項1に記載の補聴器。上記出力変調器がパルス幅変調器およびシグマ-デルタ変調器を組み合わせたものである,請求項1に記載の補聴器。補聴器の出力段を駆動する方法であって,上記補聴器によって再生されるべき音信号を表す単一ビットデジタル信号を提供し,第1の電圧を生成する第1の電圧源を提供し,第2の電圧を生成する第2の電圧源を提供し,音響出力トランスデューサを提供し,上記単一ビットデジタル信号を,正レベル,負レベルおよびゼロレベルからなる3レベル制御信号に変換し,上記制御信号が負レベルを生成するたびに,上記第1の電圧源を上記音響出力トランスデューサの第1端子に接続し,かつ上記音響出力トランスデューサの第2端子をグランドに接続し,上記制御信号が正レベルを生成するたびに,上記第1の電圧源を上記音響出力トランスデューサの第2端子に接続し,かつ上記音響出力トランスデューサの第1端子をグランドに接続し,上記制御信号がゼロレベルを生成するたびに,上記第2の電圧源を上記音響出力トランスデューサの第1端子および第2端子の両方に接続する,方法。上記第2の電圧源の電圧レベルが上記第1の電圧源の電圧の実質的に半分である,請求項6に記載の方法。上記制御信号によって制御される上記接続複数が半導体素子複数によって行われる,請求項6に記載の方法。上記第2の電圧の電圧が上記第1の電圧から導出される,請求項6に記載の方法。以下,図面を参照してこの発明をさらに詳細に説明する。図1は従来技術による補聴器の3状態デジタルHブリッジ出力段threestatedigitalHbridgeoutputstage1の概略図を示している。上記出力段1は,制御入力2,正電圧Vbbを伝達する供給電圧ノード3,スピーカ4として示される音響出力トランスデューサ,グランドノード接地ノード5,遅延素子6,ならびにMOSFETトランジスタ素子として示されている4つの可制御スイッチcontrollableswitchesS1,S2,S3およびS4を備えている。上記供給電圧ノード3は上記Hブリッジ出力段1に電力を供給し,上記制御入力2は上記4つの可制御スイッチS1,S2,S3およびS4を制御するビットストリームを伝達することができる。上記遅延素子6の目的は,上記スイッチS2およびS4についての上記ビットストリームの一クロックパルス分の遅延を実行することにある。この機能はインバータによって実行することもできる。以下,上記出力段によって上記ビットストリームから生成される3つの異なる状態を-1,0および1で表す。上記スイッチS1,S2,S3およびS4の目的は,上記供給電圧ノード3から上記スピーカ4を通って上記グランド端子5に向かう電流を提供することにあり,上記スピーカ4は上記制御入力2からのビットストリームによって制御される。上記スイッチ複数は次のように制御される。上記ビットストリームが0に続いて0を含むビット列を生成するたびに,上記スイッチS2およびS3が短絡しかつ上記スイッチS1およびS4が開放し,これは上記出力段の状態-1に対応する。この状態は,上記供給電圧ノード3からS2,スピーカ4およびS3をそれぞれ通ってグランドに流れる電流を生じさせる。上記電流は上記スピーカ4の膜membraneまたはダイアフラムdiaphragmの一方向への,たとえば内向きへの移動を生じさせる。上記ビットストリームが0に続いて1を含むビット列,または1に続いて0を含むビット列を生成するたびに,上記スイッチS1およびS2が短絡しかつスイッチS3およびS4が開放し,またはこの逆となり,これは上記出力段の状態0に対応する。この状態は,S1およびS2が短絡されることに起因して上記スピーカ4の両端に上記供給電圧ノード3の電位を生じさせる。そうではなくS3およびS4が短絡されると,グランド電位が上記スピーカ4の両端に現れることになる。同じ電位が上記スピーカ4の両端に現れるので,上記スピーカ4の上記ダイアフラムはその中間位置に向けて移動する。上記ビットストリームが1に続く1のビット列を生成するたびに,上記スイッチS1およびS4が短絡しかつスイッチS2およびS3が開放し,これは上記出力段の状態1に対応する。この状態は上記供給電圧ノード3からS1,スピーカ4およびS4をそれぞれ通ってグランドに流れる電流を生じさせる。この電流は,上記スピーカ4のダイアフラムに,上記出力段の状態-1に対して反対の方向,たとえば外向きへの移動を生じさせる。この設計は,従前の2レベル出力段の設計と比べて非常に電力効率に優れた出力段を提供する。しかしながら,これは,その動作モードに起因するかなりの量の容量性干渉キャパシティブ干渉capacitiveinterferenceを生成する明白な問題点も有している。上記出力段が状態1または-1にあるとき,上記スイッチ複数は上記ビットストリームによって同期的にinasynchronousmanner制御されるが,上記出力変換器が状態0にあるとき,上記スイッチ複数が同じ論理回路から制御されないことに起因してこの同期性は失われる。この非同期スイッチングから生じるスパイクspikes電圧や電流の一時的変動は,上記音響出力トランスデューサの一般的な動作に影響を与えない程度に非常に高い周波数であるが,かなりの量の容量性干渉を生成し,たとえば上記補聴器内のレシーバ回路と通信する無線リモートコントロールからの無線近距離通信信号を損なうことがあり,したがって無線リモートコントロールの有効動作範囲を狭める。図2は,シグマ-デルタ変調器10,デコーダネットワーク復号器網17,およびこの発明による補聴器用Hブリッジ出力段7を示す概略図である。上記シグマ-デルタ変調器10は,差分ノードdifferencenode11,第1の加算ノード12,第2の加算ノード13,第1の単位遅延ブロック14,第2の単位遅延ブロック15,および量子化器16を備えている。上記出力段7は,第1の供給電圧ノード3,グランドノード5,第2の供給電圧ノード8,NANDゲート18,スピーカ4,第1の可制御スイッチS1,第2の可制御スイッチS2,第3の可制御スイッチS3,第4の可制御スイッチS4,第5の可制御スイッチS5,および第6の可制御スイッチS6を備えている。図2には,表1に示すように,上記デコーダネットワーク17の動作を示すテーブルも示されている。上記シグマ-デルタ変調器10の入力は補聴器図示略のデジタル信号処理装置の出力に接続され,上記シグマ-デルタ変調器10の出力は上記デコーダネットワーク17の入力に接続される。上記デコーダネットワーク17は,第1出力Aおよび第2出力Bを備えている。上記第1出力Aは第1の可制御スイッチS1および第4の可制御スイッチS4の入力に接続され,上記第2出力Bは上記第3の可制御スイッチS3および第2の可制御スイッチS2に接続されている。上記第1の供給電圧ノード3および第2の供給電圧ノード8は上記Hブリッジ出力段7に電源を供給するものであり,8つの可制御スイッチのうちの4つのスイッチS1,S2,S3およびS4が,-1,0,1でそれぞれ表わされる上記出力段7の3つの異なる状態を制御するために,上記デコーダネットワーク17によって制御される。上記NANDゲート18は上記デコーダネットワーク17の上記第1出力Aに接続された第1入力と,上記デコーダネットワーク17の上記第2出力Bに接続された第2入力とを持つ。上記デコーダネットワークの動作が表1に示されており,ここでLはLOW論理レベルを,HはHIGH論理レベルを表す。上記第1の供給電圧ノード3は,好ましくは上記スピーカ4の出力を最大にする上記補聴器の公称供給電圧Vbbを供給するが,他の電圧othervoltages,たとえば上記補聴器の電池によって給電される電圧倍増器voltagedoublerによって伝達される電圧を,上記スピーカ4を駆動するために用いることもできる。上記第2の供給電圧ノード8は好ましくは上記第2の供給電圧ノード3の電圧の半分を供給する。この設定の背後にある理由について以下に詳細に説明する。上記4つの可制御スイッチS1,S2,S3およびS4は,出力状態-1および1の生成に関して図1に示す従来技術の出力段1と概略同様に動作するが,上記出力段7は上記出力状態0の生成の新規なやり方を持つ。上記NANDゲート18は,上記デコーダネットワーク17の上記第1出力Aおよび上記第2出力Bの両方がLOWである場合にだけ,論理HIGHを出力する。2つの可制御スイッチS5およびS6が上記NANDゲート18によって制御される。論理HIGHレベルによってアクティベートされることで,上記第5の可制御スイッチS5は第1のスピーカ端子を上記第2の供給ノード8に接続し,かつ上記第6の可制御スイッチS6は第2のスピーカ端子を上記第2の供給ノード8に接続する。論理LOWレベルによってデアクティベートされると,上記第5の可制御スイッチS5および上記第6の可制御スイッチS6は,それぞれ,両方のスピーカ端子を上記第2の供給ノード8から切断接続解除する。換言すると,上記NANDゲート18が論理HIGHを出力するたびに,上記第1および第2のスピーカ端子の両方が上記第2の供給ノード8に接続される。上記第2の供給電圧ノード8の電位が,上記第1の供給電圧ノード3の電位またはグランド電位と等しかったとすると,上記出力段7は,上記した容量性干渉の問題を含む従来技術の出力段と本質的に同様に動作することになる。しかしながら,上記第2の供給電圧ノード8の電位がVbb/2または上記第1の供給電圧ノード3の電圧の半分に等しく設定されると,上記出力段7が2レベル出力段であったかのように,上記出力段7からの容量性干渉が同程度に相殺される均衡が図られるbalancedout。この構成において,上記音響出力トランスデューサは,上記グランド電位および上記第1の供給電圧ノード3の電位Vbbの間に,上記第2の電圧供給ノード8の上記電位Vbb/2の差の有効電圧スイング有効電圧振れ幅effectivevoltageswingを持つが,上記補聴器回路の上記出力段7を上記スピーカ4に接続するそれぞれの配線上の電圧シフトは,上記出力変換器の3レベル動作のために上記第1の供給電圧ノード3の電位Vbbの半分だけに等しい。上記デコーダネットワーク17の上記第1出力Aおよび上記第2出力Bの両方がLOWとなるたびに上記スイッチS5およびS6が短絡されることで,0を生成する上記シフトが上記NANDゲート18によって同期的に実行されるので,容量性ノイズ干渉レベルが少なくとも6dB低減される。電流節約の利点を除いて,典型的な信号に起因するシフトは2レベルスイッチング出力段と比べて頻繁ではないので,3レベル出力段の動作は明らかに経時的に低いスイッチングノイズレベルの利点を持つ。この発明による上記出力段7の動作を,図3,4および5を参照して詳細に説明する。図3,4および5は,上記出力段7がどのようにして状態-1,0および1を扱うかを示す,図2に示す出力段7のシンプルな概略図である。上記第1の電圧供給ノード3および第2の電圧供給ノード8が図3,図4および図5に示されている。図3,図4および図5には6つのスイッチS1,S2,S3,S4,S5およびS6のみが示されており,上記スピーカは図3,図4および図5においてコイル4として示されている。図3には,上記出力段7がどのようにして状態1を生成するかが示されている。上記スイッチS1およびS4が短絡され,他方スイッチS2,S3,S5およびS6は開放される。上記第1の供給電圧ノード3とグランドとの間の電位差に起因して,電流I1が上記第1の供給電圧ノード3から,S1を通り,上記スピーカ4を通り,さらにS4を通ってグランドに流れて上記スピーカコイル上に起電力が及ぼされ,上記スピーカ4の膜を一方向,たとえば内向きに動かす力が働く。図4には,上記出力段7がどのようにして状態-1を生成するかが示されている。ここでは上記スイッチS2およびS3が短絡され,他方スイッチS1,S4,S5およびS6が開放される。電流I2が上記第1の供給電圧ノード3から,S2を通り,上記スピーカ4を反対向きに通り,S3を通ってグランドに流れて上記スピーカコイル上に起電力が及ぼされ,上記スピーカ4の膜を反対方向,たとえば外向きに動かす力が働く。図5には,上記出力段7がどのようにして状態0を生成するかが示されている。ここでは上記スイッチS5およびS6が短絡され,他方スイッチS1,S2,S3およびS4が開放される。上記第2の供給電圧ノード8の電位が同時に上記スピーカ4の両方の端子に供給される。上記スピーカ4の膜がその静止位置に無い場合に,静止位置に向かって移動する力が働く。この動きは,上記スイッチS5,上記スピーカ4および上記スイッチ6によって形成される閉鎖回路内を流れる電流I3を生じさせる。上記第2の供給電圧ノード8によって同じ電位が上記スピーカ4の両方の端子に与えられるので,上記電流I3は,上記スピーカのサスペンションによってもたらされる弾性力によって上記スピーカコイルに誘導される起電力だけから生じる。上記スピーカがその静止位置にあるとき,動きはなく,上記電流I3はゼロである。このようにこの発明の3レベル出力変換器において状態0を生成することによって,容量性干渉が低減される。好ましい実施態様において,上記第2の供給電圧ノード8によって供給される電位を,上記第2の供給電圧ノード3の電位を2分割することによって,たとえば十分に高い出力インピーダンスを有しかつ最終的に小さいキャパシタによってデカップリングされるシンプルな分圧器を用いることによって,生成するようにしてもよい。別の好ましい実施例では,スイッチトキャパシタ分圧器switchedcapacitorvoltagedividerが,上記第1の供給電圧ノード3の電位から上記第2の供給電圧ノード8の電位を生成するために設けられる。スイッチトキャパシタ分圧器は,クロック集積回路設計clockedintegratedcircuitdesignsにおいて好ましい選択であり,本質的に高入力インピーダンスを持つという追加的利点を持つ。上述したように,3レベルデジタル出力段は,2レベルデジタル出力段と比較した場合に,同じ信号の再生について,より小さいシフトfewershiftsを実行する利点を持つ。これは消費電力が低いことを意味する。好ましい実施例では,上記デジタル出力段用の制御信号を供給する回路が,パルス幅変調およびシグマ-デルタ変調の組合せcombinationを利用する。上記出力段について1MHzの典型的なクロック周波数が256kHzに低減されたとしても,十分なドライバ周波数帯域幅を得ることができる。図6は,この発明による上記Hブリッジ出力変換器からの典型的な出力信号の時間領域のグラフを示している。Hブリッジ出力信号は,再生されるべき音信号を表す一連の等距離クロック信号パルスaseriesofequidistantclockedsignalpulsesである。この信号は,3つに区別される値-1,0または1の一つをとることができる。図6のグラフには結果として得られるスピーカの動きも示されている。1が上記スピーカ膜によって達成可能な内側極位置theinnermostextremepositionに対応し,-1が外側極位置theoutermostextremepositionに対応し,0が上記スピーカ静止位置に対応する。上記入力信号に対する上記スピーカコイルの上記ローパスフィルタリング効果に起因して,上記スピーカの動きを表す曲線は,上記Hブリッジ出力信号によって表される値の平滑化積分値に近いものapproximatingasmoothedintegralとなる。図6のグラフの下には,上記Hブリッジからの出力信号を生成するビットストリームを表す一連の符号記号シンボルも示されている。図7はこの発明によるデジタル出力段7を有する補聴器20の概略図である。上記補聴器20は,マイクロフォン21,A/D変換器22,デジタル信号処理装置23,シグマ-デルタ変換器24,上記出力段7および上記スピーカ4を備えている。音響信号が上記マイクロフォン21によってピックアップされてアナログ電気信号に変換される。上記マイクロフォン21からの上記アナログ電気信号は上記A/D変換器22によってデジタル信号に変換される。上記A/D変換器22は上記デジタル信号を上記デジタル信号処理装置23の入力に供給し,そこで上記デジタル化マイクロフォン信号の主要な処理が上記補聴器20内において実行される。上記デジタル信号処理装置23の出力からの処理済デジタル出力信号が,上記シグマ-デルタ変換器24の入力信号として用いられる。上記シグマ-デルタ変換器24は,上記デジタル信号処理装置23からの上記処理済デジタル出力信号を,上記Hブリッジ出力段7のためのデジタル入力信号として適する3レベルビットストリームを生成するための入力信号として利用する。上記Hブリッジ出力段7は上記3レベルビットストリームによって制御される上記スピーカ4を直接に駆動するように構成されている。この発明による上記補聴器の出力段は,消費電力の増加または複雑性の付加の形態のトレードオフを伴うことなく,容量性干渉をかなり低減する。"