"記憶抵抗素子Mであって、第1電極10と、第2電極30と、前記第1および第2電極と直接、電気的に接触する活性領域20と、によって形成され、前記活性領域が、少なくとも1つの遷移金属の酸化物またはカルコゲナイドで作られた、少なくとも1つのアルカリ金属の挿入化合物の薄膜を含み、本質的に電子性およびイオン性の両方である伝導性を示すことを特徴とする、記憶抵抗素子M。前記薄膜が、前記第1電極の表面上に堆積される、請求項1に記載に記憶抵抗素子。前記第1電極が、縮退した半導体基板の表面および、絶縁性の基板上に堆積された金属膜から選択される、請求項1または2のいずれか1項に記載の記憶抵抗素子。前記第2電極が、前記薄膜上に堆積された金属膜によって形成される、請求項1~3の1項に記載の記憶抵抗素子。前記薄膜が、多結晶構造または非晶質構造を有する、請求項1~4の1項に記載の記憶抵抗素子。前記薄膜の厚さが、10μm以下、かつ、好ましくは、10nmと1μmとの間である、請求項1~5の1項に記載の記憶抵抗素子。少なくとも1つの遷移金属の酸化物またはカルコゲナイドで作られた、少なくとも1つのアルカリ金属の前記挿入化合物が、以下の化学式である、を有し、ここで、Aは、1つ以上のアルカリ金属を表し、M1は、AgおよびCuから選択された少なくとも1つの金属を表し、M2は、Mg、Ca、Sr、Ba、Ti、Mn、Fe、CuおよびZnから選択された少なくとも1つの金属を表し、M3は、Al、Ti、V、Cr、Mn、Fe、Co、Ni、MoおよびTaから選択された少なくとも1つの金属を表し、M4は、Ti、V、Mn、Co、Ni、Zr、SnおよびTaから選択された少なくとも1つの金属を表し、Bは、O、S、SeおよびTeから選択された少なくとも1つの非金属を表し、パラメータx、v、w、y、zおよびβは、以下の不等式である、0<x≦1、0≦v≦1、0≦w<1、0≦y≦1、0≦z<1、1.5≦β、を満たし、加えて、xは前記化合物の安定領域で選択され、かつ、-パラメータx、v、w、y、zはまた、等式vwyz=1を満たす、請求項1~6の1項に記載の記憶抵抗素子。少なくとも1つの遷移金属の酸化物またはカルコゲナイドで作られた、少なくとも1つのアルカリ金属の前記挿入化合物が、以下の化学式である、を有し、ここで、A’は、LiおよびNaから選択された少なくとも1つのアルカリ金属を表し、Mは、Mn、Fe、CoおよびNiから選択された少なくとも1つの金属を表し、Bは、OおよびSから選択された少なくとも1つの非金属を表し、かつ、パラメータx、yおよびβが、以下の不等式である、0<x≦1、y=1、1.5≦β、を満たし、加えて、xが前記化合物の安定領域で選択される、請求項7に記載の記憶抵抗素子。少なくとも1つの遷移金属の酸化物またはカルコゲナイドで作られた、少なくとも1つのアルカリ金属の前記挿入化合物が、以下の、NaxCoO2、LixCoO2、LixNiO2、LixMn4O9、LixTiO2、Li4xTi5O12、LixV2O5、LixV6O13、LixNiyCo1-yO2、LixFeO2、LixMnO2、LixMn2O4、LixMoO3、およびLixNi1/3Mn1/3Co1/3O2から選択され、パラメータxが、これらの化合物の安定領域で選択される、請求項7または8のいずれかに記載の記憶抵抗素子。少なくとも1つの遷移金属の酸化物またはカルコゲナイドで作られた、少なくとも1つのアルカリ金属の前記挿入化合物が、NaxCoO2およびLixCoO2から選択される、請求項9に記載の記憶抵抗素子。少なくとも1つの遷移金属の酸化物またはカルコゲナイドで作られた、少なくとも1つのアルカリ金属の前記挿入化合物が、層状構造を有する、請求項1~10の1項に記載の記憶抵抗素子。前記第1および第2電極の少なくとも1つが、縮退したシリコンで作られる、請求項1~11の1項に記載の記憶抵抗素子。前記第1および第2電極の1つが、縮退したシリコンで作られ、かつ、少なくとも1つのアルカリ金属の前記挿入化合物がLixCoO2である、請求項12に記載の記憶抵抗素子。前記第1および第2電極の少なくとも1つが、アルミニウム、ガリウム、インジウム、アンチモン、ビスマス、カドミウム、亜鉛、錫および鉛から選択された材料で作られる、請求項1~11の1項に記載の記憶抵抗素子。請求項1~14の1項に記載の複数の記憶抵抗素子M11、M12などから形成される不揮発性電子メモリであって、マトリックスの中で行と列に配列され、ある与えられた行の全ての素子が、共通の第1電極15を共有し、かつ、ある与えられた列の全ての素子が、共通の第2電極35を共有する、不揮発性電子メモリ。本発明は、先行技術の前述の欠点を克服することを狙いとする。本発明者等は、少なくとも1つの遷移金属の酸化物またはカルコゲナイドで作られた、少なくとも1つのアルカリ金属のこれらの挿入化合物の薄膜が単結晶でなくとも、2つの電極と直接、電気的に接触した状態で配置された場合、非常に著しいメモリ抵抗性の振舞いを有することを実証した。これによって、非常に簡単な構造を有し、かつ可動部がない、抵抗素子のクロスバーマトリックスを製造することが可能になる。そのうえ、多結晶薄膜または非晶質薄膜は、単結晶基板よりも、製造するのがはるかに簡単かつ安価である。先端レベルナノスケールメモリセルへの小型化が推進されてもよく、その場合、メモリは非常に短いナノ秒書込み時間を有する。とりわけ、アルカリ金属イオン、そして特にLiイオンまたはNaイオンの場合、それらは小さく、それゆえに、TiO2膜のメモリ抵抗性の振舞いの原因である酸素空孔よりもはるかに移動しやすいので、これらの移動は、電気伝導度の変化を引き起こすために用いられる。これらの材料の伝導度の変化は、フィラメントの形成によって引き起こされず、かつ、予備的なエレクトロフォーミングは必要ではない。留意されたいのは、これらのデバイスの動作原理現在、完全には理解されていないは、前述の特許文献6のマスメモリの動作原理と基本的に異なるが、その理由は、活性材料バルク単結晶基板の代わりに薄膜の性質が異なること、および水メニスカスが存在しないことによる。それゆえに、本発明の1つの主題は記憶抵抗素子であり、この記憶抵抗素子は、第1電極と、第2電極と、前記第1および第2電極と直接、電気的に接触する活性領域とによって形成され、前記活性領域は、実質的にまたは排他的に、少なくとも1つの遷移金属の酸化物またはカルコゲナイドで作られる、少なくとも1つのアルカリ金属の挿入化合物の薄膜から成り、本質的に電子性およびイオン性である両方の伝導性を示すことを特徴とする。本発明の様々な実施形態によれば、-前記薄膜は、前記第1電極の表面上に堆積されてもよい。-前記第1電極は、縮退した半導体基板の表面、および絶縁性基板上に堆積された金属膜から選択されてもよい。-前記第2電極は、前記薄膜上に堆積された金属膜によって形成されてもよい。-前記薄膜は、多結晶構造または非晶質構造を有してもよい。多結晶という表現は、広い意味を有すると理解されなければならず、これには、結晶サイズがマイクロメートル級の膜およびナノメートル級の膜、または非晶質マトリックスによって一緒に結合された微結晶から形成される膜が含まれる。-前記薄膜は、厚さが10μm以下であってもよく、厚さが5nmと1μmとの間であるのが好ましい。-少なくとも1つの遷移金属の酸化物またはカルコゲナイドで作られた、少なくとも1つのアルカリ金属の前記挿入化合物が以下の化学式を有してもよい。ここで、Aは、1つ以上のアルカリ金属を表し、M1は、AgおよびCuから選択された少なくとも1つの金属を表し、M2は、Mg、Ca、Sr、Ba、Ti、Mn、Fe、CuおよびZnから選択された少なくとも1つの金属を表し、M3は、Al、Ti、V、Cr、Mn、Fe、Co、Ni、MoおよびTaから選択された少なくとも1つの金属を表し、M4は、Ti、V、Mn、Co、Ni、Zr、SnおよびTaから選択された少なくとも1つの金属を表し、Bは、O、S、SeおよびTeから選択された少なくとも1つの非金属を表し、パラメータx、v、w、y、zおよびβは、以下の不等式を満たし、加えて、xは化合物の安定領域で選択される。0<x≦1、0≦v≦1、0≦w<1、0≦y≦1、0≦z<1、1.5≦β、かつ、パラメータx、v、w、yおよびzはまた、以下の等式である、vwyz=1を満たす。さらに、好ましくは、β≦10、かつ、より好ましくは、β≦5である。より正確には、少なくとも1つの遷移金属の酸化物またはカルコゲナイドで作られる、少なくとも1つのアルカリ金属の前記挿入化合物が、以下の化学式を有してもよい。ここで、A’は、LiおよびNaから選択された少なくとも1つのアルカリ金属を表し、Mは、Mn、Fe、CoおよびNiから選択された少なくとも1つの金属を表し、Bは、OおよびSから選択された少なくとも1つの非金属を表し、かつ、パラメータx、yおよびβが、以下の不等式を満たし、加えて、xは化合物の安定領域で選択され、0<x≦1、y=1、1.5≦β、さらに、上で示されるように、好ましくはβ≦10、かつ、より好ましくはβ≦5である。-なおより正確には、少なくとも1つの遷移金属の酸化物またはカルコゲナイドで作られる、少なくとも1つのアルカリ金属の前記挿入化合物が、以下の、NaxCoO2、LixCoO2、LixNiO2、LixMn4O9、LixTiO2、Li4xTi5O12、LixV2O5、LixV6O13、LixNiyCo1-yO2、LixFeO2、LixMnO2、LixMn2O4、LixMoO3およびLixNi1/3Mn1/3Co1/3O2から選択され、パラメータxは、これらの化合物の安定領域で選択される。留意されたいのは、これらの化学式のあるものは、パラメータyが1よりも大きな値を有してもよい形式で書かれてきた。もちろん、それらは常に正規化されて、y=1の場合に戻る。-好ましくは、少なくとも1つの遷移金属の酸化物またはカルコゲナイドで作られる、少なくとも1つのアルカリ金属の前記挿入化合物が、NaxCoO2およびLixCoO2から選択される。-少なくとも1つの遷移金属の酸化物またはカルコゲナイドで作られる、少なくとも1つのアルカリ金属の前記挿入化合物が、層状構造を有してもよい。-前記第1および第2電極の少なくとも1つが、シリコンで作られてもよい。本発明の好ましい実施形態において、前記第1および第2電極の1つそれもただ1つがシリコンで作られ、かつ、少なくとも1つのアルカリ金属の前記挿入化合物がLixCoO2である。-変形例として、前記第1および第2電極の少なくとも1つが、アルミニウム、ガリウム、インジウム、アンチモン、ビスマス、カドミウム、亜鉛、錫および鉛から選択された材料で作られてもよい。本発明の別の主題は、上で説明されたような、複数の記憶抵抗素子から形成される不揮発性電子メモリであり、マトリックスの中で行と列に配列され、ある与えられた行の全ての素子は、共通の第1電極を共有し、かつ、ある与えられた列の全ての素子は、共通の第2電極を共有する。本発明の他の特徴、詳細および利点は、非限定的な例として提供された添付図面を参照しながら考慮し、記述を読むことで、明らかになるであろう。図2におけるデバイスMは、高度にnドープされた縮退したシリコン変形例として、pタイプのドーピングを使用することも可能であろうで作られた基板10から形成されており、それゆえに、金属のように振舞い、かつ第1電極として働き、第1電極の上には、100nm厚さの活性なLi0.9CoO2膜20が堆積されている。大きさが100μm×400μmである金のパッド30が、膜20の上に堆積され、デバイスの第2電極が形成される。2つの電気的コンタクト41、42が、1つは基板10に、かつ1つがパッド30に付けられ、これによって、可変電位差Vを発電機50によって印加することが可能である。電流計60は、デバイスを貫いて流れる電流Iを測定する。発電機50は、0Vから4Vまでの第1電圧傾斜部図3におけるR1を印加し、その後、4Vから-4Vまでの第2傾斜部4Vから0Vまでの第1部分は参照符号R2によって示され、0Vから-4Vまでの第2部分はR3によって示される、そして最後に、-4Vから0Vまでの第3傾斜部R4を印加するために、使用される。電圧および電流の順方向は、図2に示されている。図3のグラフは、線形目盛で示した電圧の関数として、電流の絶対値を対数目盛で示す。図3から見ることができるが、初期には、傾斜部R1の出発時点で、電流は電圧と共に急速に増加し、これによって、デバイスの抵抗は比較的低いことが示され数kΩ、その後、約1Vで電流は安定化し、これによって、抵抗は約25kΩまで徐々に増加することが示される。約3.8Vで、電流は大きさにして約3桁だけ急峻に降下し、これによって、素子Mが、第1低抵抗状態抵抗値は電圧の関数として変化するが、しかし、常に約25kΩ以下であるから第2高抵抗状態約10MΩへと遷移することが示される。電圧が減少しR2、そしてその後、負になる場合R3、デバイスの抵抗はほとんど変化せず、かつ少なくとも約1MΩに留まる。別の急峻な遷移が起こるのは、Vが-3.5Vに到達する場合だけであり、この場合は、第2状態から第1状態への遷移である。電圧がゼロに戻る場合R4、素子の抵抗は、約数kΩまたは数十kΩに留まる。このサイクルは、多数回、繰り返されてもよい。図2のデバイスは、本発明の原理を確認する目的で製造され、その大きなサイズのために、それは約1秒のスイッチング時間を有する。商業応用を意図したデバイスは、はるかに小さなサイズ、約10nm×10nm、にすることができ、かつ、スイッチング時間を外挿によって見積もると、約数ナノ秒のスイッチング時間を有することが可能であろう。本発明のデバイスの多くの変形例が想定されてもよい。例えば、第1および第2電極は、両方とも金属で作られてもよく、または実際には、縮退した半導体で作られてもよい。それらは、特に金属トラックであってもよく、絶縁性基板SiO2、真性シリコンなどの上に堆積されたポリシリコンで作られたトラックでさえも可能である。観察されたことは、2つの電極の1つ例えば、図1のデバイスの第1電極10が、活性膜のアルカリ金属とまたは少なくとも1つのアルカリ金属と合金を形成することができる材料から製造される場合、メモリ抵抗性デバイスの2つの状態間の電気抵抗の差異は特に大きく、この材料は、シリコン、アルミニウム、ガリウム、インジウム、アンチモン、ビスマス、カドミウム、亜鉛、錫または鉛であってもよい。観察されたことは、この場合、アルカリ金属イオンは、電極の中にかなり深く入り込む図2のデバイスの場合には500nmであり、ここで第1電極は高度にドープされたシリコンで作られ、かつアルカリ金属はリチウムである。機構が完全に理解されているわけではないが、このことは、抵抗スイッチングにおいて重要な役割を果たしているようだ。他の電極は、金、白金などのような貴金属から製造されてもよい。その化学的不活性さのために、そのような材料は、活性な体積中で起こる電気化学反応に関与しない。貴金属で作られた2つの電極を用いることは可能であるが、しかし、あまり有利ではない。そのような構成は、特にメモリスタのマトリックスの製造によく適しており、このことは、図4Aおよび図4Bを参照しながら以下に説明されるであろう。活性膜20を製造するのに、他の材料が用いられてもよく、これらの材料は、少なくとも1つの遷移金属の酸化物またはカルコゲナイドで作られた、少なくとも1つのアルカリ金属の挿入化合物の一群に属しており、本質的に電子性およびイオン性の両方である伝導性を示し、かつ一般に層状構造を有する。本発明を実施するのに適した材料は、一般化学式である、によって特徴付けられ、ここで、-Aは、1つ以上のアルカリ金属を表し、-M1は、1に等しい酸化数を有することができ、かつ、特にAgおよびCuから選択された少なくとも1つの金属を表し、-M2は、2に等しい酸化数を有することができ、かつ、特にMg、Ca、Sr、Ba、Ti、Mn,Fe、CuおよびZnから選択された少なくとも1つの金属を表し、-M3は、3に等しい酸化数を有することができ、かつ、特にAl、Ti、V、Cr、Mn、Co、Ni、MoおよびTaから選択された少なくとも1つの金属を表し、-M4は、4に等しい酸化数を有することができ、かつ、特にTi、V、Mn、Fe、Co、Ni、Zr、SnおよびTaから選択された少なくとも1つの金属を表し、かつ、-Bは、特にO、S、SeおよびTeから選択された少なくとも1つの非金属を表す。パラメータx、v、w、y、zおよびβは、以下の不等式である、0<x≦1、0≦v≦1、0≦w<1、0≦y≦1、0≦z<1、かつ、1.5≦βを満たさなければならない。このように、パラメータxは、0除く、何故ならば、アルカリ金属の存在は必須なのでと1含むとの間で変化してもよく、一方で、パラメータv、w、yおよびzは、0含むと1含むとの間で個々に変化してもよく、それらの合計vwyzは1に等しいことが要求される。v、w、yおよびzの値についての別の制約は、少なくとも1つの遷移金属が存在しなければならないことである。加えて、xは化合物の化学的安定性を保証する値を有しなければならないパラメータxの安定範囲は、材料の定性的組成に依存する。パラメータβベータに関しては、それは1.5以上であり、このパラメータの値について上限を定義することは困難である。しかしながら、大部分の場合において、この値は10以下に留まる、または5以下にさえも留まるであろう。有利なことに、材料は一般化学式によって特徴付けてもよく、ここで、-A’は、LiおよびNaから選択された少なくとも1つのアルカリ金属を表し、-Mは、Mn、Fe、CoおよびNiから選択された少なくとも1つの金属を表し、-Bは、OおよびSから選択された少なくとも1つの非金属を表し、かつ、-パラメータx、yおよびβは、以下の不等式を満たし、加えて、xは化合物の安定領域において選ばれる。すなわち、0<x≦1、y=1この条件は、化学式を正規化することによって常に満たされ得る、かつ、1.5≦βである。特に、次の材料正規化されていない化学式、すなわち、NaxCoO2、LixCoO2、LixNiO2、LixMn4O9、LixTiO2、Li4xTi5O12、LixV2O5、LixV6O13、LixNiyCo1-yO2、LixFeO2、LixMnO2、LixMn2O4、LixMoO3、およびLixNi1/3Mn1/3Co1/3O2について言及されてもよい。化合物NaxCoO2およびLixCoO2は、特に好ましい。活性膜の厚さは、単に例として与えられる。一般に、膜は、厚さが10μm以下であれば、そしてより好ましくは、1μm以下であれば、薄いと考えられる。許容できる最小の厚さは、用いられる材料に依存し、指標として、この厚さは、10nm以上が好ましいであろう。図4Aは、ナノスケール寸法の記憶抵抗素子M11、M12、M21、M22などのマトリックスの正面図を示し、図4Bは、同マトリックスの線B-Bに沿った断面図を示す。素子の第1電極を形成する伝導性トラック15点線で描かれているは、絶縁性基板11の上に堆積されている。マトリックスのある与えられた行の全ての素子は、同じ第1電極を共有するまたは等価的に、素子は、自らの第1電極を電気的に一緒に接続させることが可能であろう。好ましくは厚さが10nmと100nmとの間の、活性材料の連続膜21が、基板11および第1電極15の上に堆積される図で、膜21の1つの端は、下方に位置する素子を示すために省略されている。他の伝導性トラック35は、基板の上の、および活性領域の上の行15に垂直に堆積される。下部伝導性トラック15と上部伝導性トラック25との間に位置する活性膜の体積は、マトリックスの素子の活性領域22を形成する。電極が重なる所でのみ活性材料を局所的に堆積させることも可能であり、しかも好ましくさえあるが、その理由は、それによって、マトリックスの素子間で、より良い電気的および化学的分離が保証されるからである。しかしながら、この実施形態は、実施するのがより複雑である。上で与えられた理由のために、伝導性のトラック15および/または35は、活性膜のアルカリ金属とまたは少なくとも1つのアルカリ金属と合金を形成することができる伝導性材料、例えばシリコン、から製造されることが好ましいであろう。シリコンの使用は、技術的な理由のために、特に好ましい。マトリックスのある与えられた行の全ての素子が、トラック35によって形成された同じ第2電極を共有するのを見ることができるまたは等価的に、素子は、自らの第1電極を電気的に一緒に接続させることができるであろう。クロスバー構造は、このように形成される。すなわち、i番目の行とj番目の列との間で電位差を印加することによって、メモリの素子Mijに書き込まれる、または素子Mijから読み出されることが可能になる。書き込むという用語は、ここでは、素子の固有抵抗を著しく変更するために、十分に高い電位差を印加ことを意味すると理解される。読み出すという用語は、より低い電位差を印加し、電流の値を測定し、そしてそれから抵抗値を、かつ、したがって、素子の状態を推定することを意味すると理解される。この構造は従来的であり、本発明のデバイスはまた、他のアーキテクチャに適用されてもよい。"