高電位電源から論理レベル設定抵抗を経由して出力ノードに至る第1経路と、高電位電源から前記論理レベル設定抵抗を経由しないで前記出力ノードに至る第2経路と、Lレベル出力の場合には前記第1経路を導通させ、Hレベル出力の場合には前記第2経路を導通させる切換えスイッチ部と、Lレベル出力の場合に、前記出力ノードから引き抜く電流を生じさせる定電流源と、を備えることを特徴とするレベル変換回路。請求項1に記載のレベル変換回路において、前記出力ノードは、終端抵抗を介して終端電圧に接続されており、前記Lレベル出力の電位は、前記終端電圧の値ではなく、前記論理レベル設定抵抗の値によって調整されることを特徴とするレベル変換回路。請求項1または請求項2に記載のレベル変換回路において、前記切換えスイッチ部は、CMOSトランジスタ部と、インバータユニット部と、を有し、前記CMOSトランジスタ部は、前記第1経路に挿入された第1PチャネルMOSトランジスタと、第2経路に挿入された第2PチャンネルMOSトランジスタと、を有し、前記インバータユニット部は、入力端子の信号を反転して前記第2PチャンネルMOSトランジスタのゲートに印加する第1インバータと、前記第1インバータの出力を反転して前記第1PチャンネルMOSトランジスタのゲートに印加する第2インバータと、を有することを特徴とするレベル変換回路。しかしながら、上記従来の技術には次のような問題点がある。テブナン終端を用いた手法図5では、電流が常に流れることになるので、消費電力が増大するという問題がある。また、テブナン終端を用いた手法図5では、出力レベルが電源の変動に伴って大きく変動してしまう。ECL入力電圧規格はマージンが大きくないので、テブナン終端を用いた手法図5では、ECL規格を満足することが難しくなるという問題がある。次に、特許文献1および特許文献2の構成について考えると、Lレベル出力が終端電圧VTに依存してしまっている点に問題がある。すなわち、特許文献1の回路ではLレベルはVTとなり、特許文献2の回路では、VTより低くなってしまう。このようにLレベル出力が終端電圧VTに依存し、終端電圧VTよりも低い電圧になってしまうので、入力側で規定されるECLレベルに合わせて終端電圧VTを用意することが必要になってくる。通常、ECL回路は、出力レベルはHレベル、Lレベルとも高位側電源から決定され、出力レベルと高位側電源との電位差が高位側電源の値によらず一定となるように設計されている。また、出力端子は終端電圧VTに接続されるのが一般であり、終端電圧VTは高位側電源より2V低い電圧が使用されるのが一般である。対して、ECL回路の入力レベルが一般的な終端電圧VT=VDD20Vよりも高いレベルであった場合には、例えば、VT=VDD18V、といった特別の終端電圧VTを用意しなければならなくなってくる。すると、全体としては異なる終端電圧VTとVTをPCBPrintedCircuitBoard上に用意しなければならないという問題が生じる。本発明のレベル変換回路は、高電位電源から論理レベル設定抵抗を経由して出力ノードに至る第1経路と、高電位電源から前記論理レベル設定抵抗を経由しないで前記出力ノードに至る第2経路と、Lレベル出力の場合には前記第1経路を導通させ、Hレベル出力の場合には前記第2経路を導通させる切換えスイッチ部と、Lレベル出力の場合に、前記出力ノードから引き抜く電流を生じさせる定電流源と、を備えることを特徴とする。この構成により、Hレベル、Lレベルともに高位側電源から出力レベルが決定されるようにできる。以下、本発明の実施の形態を図示するとともに図中の各要素に付した符号を参照して説明する。第1実施形態本発明のレベル変換回路に係る第1実施形態を図1に示す。このレベル変換回路100は、例えば、CMOSレベルからECLレベルに変換する回路である。ただし、本発明は、入力元や出力先はとくに限定されず、各種のレベル変換回路に広く適用できることはもちろんである。この回路では、高位側電源であるVDDから順に、ダイオードDi、論理レベル設定抵抗RL、PチャネルCMOSトランジスタ部110、カレントミラー回路部130を直列接続させている。そして、PチャネルCMOSトランジスタ部110とカレントミラー回路部130との中間に出力電圧取出し用の出力端子OUTを設ける。出力端子OUTは、終端抵抗RTを介して終端電圧VTに接続されている。PチャネルCMOSトランジスタ部110は、第1PチャネルMOSトランジスタMP1と第2PチャネルMOSトランジスタMP2とを有する。カレントミラー回路部130は、第1NチャネルMOSトランジスタMN1と第2NチャネルMOSトランジスタMN2とを有する。ここで、第1NチャネルMOSトランジスタMN1のドレインがカレントミラー回路部130のリファレンス側の入力ノードになっている。このリファレンス側の入力ノードをノードAとする。また、第2NチャネルMOSトランジスタMN2のドレインがカレントミラー回路部の出力側の入力ノードになっている。この出力側の入力ノードをノードBとする。ダイオードDiは、論理レベル設定抵抗RLを介して第1PチャネルMOSトランジスタMP1のソースに接続されている。さらに、第1PチャネルMOSトランジスタMP1のドレインは、前記ノードBに接続されている。第2NチャネルMOSトランジスタMN2のソースは接地されている。ダイオードDiと論理レベル設定抵抗RLとの間のノードをノードCとする。ノードCは、第2PチャネルMOSトランジスタMP2のソースに接続されている。そして、ノードBと第2PチャネルMOSトランジスタのドレインが出力端子OUTに接続されている。ここに、ダイオードDiから、論理レベル設定抵抗RLおよび第1PチャネルMOSトランジスタMP1を経由してノードBに至る経路を第1経路とする。また、ダイオードDiから、第2PチャネルMOSトランジスタMP2を経由してノードBに至る経路を第2経路とする。また、ノードBは出力端子OUTと接続されるところ、ノードBが出力ノードになっている。前記ノードAは、抵抗R1を介して第3PチャネルMOSトランジスタMP3のドレインに接続されている。第3PチャネルMOSトランジスタMP3のソースはVDDに接続されている。ここに、第3PチャネルMOSトランジスタMP3とカレントミラー回路部130とにより、定電流源が構成されている。CMOSレベル入力端子INの信号は、インバータユニット120に入力される。インバータユニット120は、二つのインバータが直列接続されることで構成されている。ここでは、CMOSレベル入力端子INの側から、第1インバータ121、第2インバータ122と称する。そして、第1インバータ121と第2インバータ122との間をノードDとする。このノードDは、第2PチャネルMOSトランジスタのゲートに接続されている。また、第2インバータの出力は、第1PチャネルMOSトランジスタMP1のゲートに入力される。ここに、インバータユニット120と、PチャネルCMOSトランジスタ部110と、により、切換えスイッチ部が構成されている。Lレベル出力動作次に、本実施形態の動作を説明する。入力端子INにCMOSレベルのLowが入力された場合の動作を図2を参照して説明する。入力端子INにCMOSレベルのLowが入力された場合、第2インバータ122からの出力はLレベルになり、第3PチャネルMOSトランジスタMP3がONする。すると、第1NチャネルMOSトランジスタおよび第2NチャネルMOSトランジスタMN2もONし、カレントミラー回路部130がONになる。また、PチャネルCMOSトランジスタ部110については、第1PチャネルMOSトランジスタMP1はONになる一方、第1インバータ121からの出力はHレベルなので、第2PチャネルMOSトランジスタMP2はOFFになる。この状態では、電流経路としては第1経路が導通する。すなわち、電流は、高位側電源であるVDDから、論理レベル設定抵抗RLと第1PチャネルMOSトランジスタMP1とを経由してノードBに至る。さらに、電流は、ノードBから抵抗RTを介してVTに流れるとともに、第2NチャネルMOSトランジスタMN2を介してGNDに流れる。ノードBから引き抜かれる電流量I2は、カレントミラー回路部130によって規定される。出力端子OUTでの電位は、VDDから、ダイオードDiのスレッショルド電圧と、論理レベル設定抵抗RLでの電位降下分と、第1PチャネルMOSトランジスタMP1のON抵抗による電位降下分と、を引いた値となる。したがって、Lレベルの出力も高位側電源VDDの側から決定されることになる。Lレベルの出力レベルについて詳細に説明する。第1経路の抵抗値をRAとする。第1経路を流れる電流をI1とする。ノードBからカレントミラー回路部130によって引き抜かれる電流をI2とする。ノードBから終端抵抗RTを介して終端電圧VTに流れる電流をI3とする。出力端子OUTでの電位VOUTは次のようになる。VOUT=VDD-ここで、I1I2I3なので、VOUTVDDRAである。また、なので、となる。これをVOUTについて整理すると、となる。この式はさらに次のように変形できる。ここで、VDDVTは定まった値であり例えば、VT=VDD20Vのように設定される、I2もカレントミラー回路130によって一定値に定められる。したがって、Lレベルのときの出力電圧Voutと高位側電源VDDとの差は高位側電源VDDの値によらず、一定となる。すなわち、論理レベル設定抵抗RLの抵抗値を適切に調整することにより、Lレベルの出力電位VOUTを適切に調整できる。Hレベル出力動作次に、入力端子INにCMOSレベルのHレベルが入力された場合の動作を図3を参照して説明する。入力端子INにCMOSレベルのHが入力された場合、第2インバータ122からの出力はHレベルになり、第3PチャネルMOSトランジスタMP3がOFFする。すると、カレントミラー回路部130もOFFになる。また、PチャネルCMOSトランジスタ部110については、第1PチャネルMOSトランジスタMP1はOFFになる一方、第1インバータ121からの出力はLレベルなので、第2PチャネルMOSトランジスタMP2はONになる。この状態では、第2経路がオンになる。すなわち、電流は、VDDから第2PチャネルMOSトランジスタMP2を経由して出力端子OUTに至る。このとき、VDDから終端電圧VTに流れる電流をIとする。また、第2経路の抵抗値をRBとする。すると、次の式が成り立つ。VDDVT=I×RBRTVOUTVT=I×RTこの二式から次の式が導かれる。VDDVTは定まった値であるので例えば、VT=VDD20Vのように設定される、Hレベルのときの出力電位VOUTは、VTに依存せずに決定される。上記に説明したように、本実施形態によれば、Lレベル出力もHレベル出力も終端電圧VTに依存せずに決定される。特に、従来技術では、Lレベル出力が終端電圧VTに完全に依存していたので、出力相手ECL回路の入力レベルに合わせた終端電圧VTを特別に用意する必要があった。この点、本実施形態では、Lレベル出力であっても終端電圧VTに依存しないようにできる。第2実施形態上記第1実施形態からダイオードを削除してもよい。この回路図を図4に示す。出力レベルOUTの調整にダイオードのスレッショルド電圧を用いない場合、ダイオードを削除した図4の構成を採用できる。なお、本発明は上記実施の形態に限られるものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。例えば、切換えスイッチ部の構成は、第1経路と第2経路とを選択的に導通させることができればよいのであって、上記の構成例に限定されないのはもちろんである。第2経路にも論理レベル設定抵抗を挿入して、Hレベルの出力電位を調整するようにしてもよい。