"aPECVDチャンバ内に基板を配置するステップと、b第1のプロセスガスを第1のプラズマに活性化するステップと、c前記第1のプラズマから前記基板上に第1の材料の層を堆積するステップと、d前記PECVDチャンバをプラズマパージし、前記プラズマパージによって堆積のために調整されるように前記第1の材料の表面を暴露するステップと、e前記PECVDチャンバをガスパージして全てのガス汚染物質を除去するステップと、f第2のプロセスガスを第2のプラズマに活性化するステップと、g前記第1のプラズマから前記基板上に第2の材料の層を堆積するステップと、h前記PECVDチャンバをプラズマパージし、前記プラズマパージによって堆積のために調整されるように前記第2の材料の表面を暴露するステップと、i前記PECVDチャンバをガスパージしてガス汚染物質を除去するステップと、jステップb~i全体を通して前記PECVDチャンバ内の真空を保持するステップと、k前記基板上に所定の数の前記第1の材料の層及び前記第2の材料の層が堆積されるまで、ステップb~jを繰り返すステップとを含む、方法。前記第1の材料の層の前記所定の数は少なくとも8であり、前記第2の材料の層の前記所定の数は少なくとも8である、請求項1に記載の方法。前記PECVDチャンバの前記ガスパージは、NH3、N2及びN2O、それらの混合物からなるガスのグループから選択されたパージガスに前記PECVDチャンバの一部を暴露することを含む、請求項1に記載の方法。前記第1の材料はシリコンであり、前記第1のプロセスガスがシリコン含有分子を含む、請求項1に記載の方法。前記第1の材料は酸化シリコンであり、前記第1のプロセスガスはシリコン含有分子及び酸素含有分子を含む、請求項1に記載の方法。前記第1の材料は窒化シリコンであり、前記第1のプロセスガスはシリコン含有分子及び窒素含有分子を含む、請求項1に記載の方法。ステップcとステップdとの間に前記窒化シリコンの表面処理のために、第3のプロセスガスを第3のプラズマに活性化するステップを更に含む、請求項6に記載の方法。前記第3のプロセスガスはNH3及びN2を含む、請求項7に記載の方法。a真空状態にあるPECVDチャンバ内に基板を配置するステップと、b第1のプロセスガスを第1のプラズマに活性化するステップと、c前記第1のプラズマから前記基板上に第1の応力を有する第1の材料の層を堆積するステップと、dプラズマパージして前記PECVDチャンバを洗浄し、堆積のために調整されるように前記第1の材料の表面を暴露するステップと、e前記PECVDチャンバをガスパージしてガス汚染物質を除去するステップと、f第2のプロセスガスを第2のプラズマに活性化するステップと、g前記基板上に、前記第1の材料の前記第1の応力と大きさが概ね等しく、かつ方向が逆である第2の応力を有する第2の材料の層を堆積するステップと、h前記PECVDチャンバをプラズマパージし、堆積のために調整されるように前記第2の材料の表面を暴露するステップと、i前記PECVDチャンバをガスパージしてガス汚染物質を除去するステップと、jステップb~i全体を通して前記PECVDチャンバ内の真空を保持するステップと、k前記基板上に所定の数の前記第1の材料の層及び前記第2の材料の層が堆積されるまで、ステップb~jを繰り返すステップとを含む、方法。前記第1の材料の層の前記所定の数は8以上であり、前記第2の材料の層の前記所定の数は8以上である、請求項9に記載の方法。前記PECVDチャンバの前記ガスパージは、NH3、N2及びN2O、それらの混合物からなるガスのグループから選択されたパージガスに前記PECVDチャンバの一部を暴露することを含む、請求項9に記載の方法。前記第1の材料はシリコンであり、前記第1の処理ガスはシリコン含有分子を含む、請求項9に記載の方法。前記第1の材料は酸化シリコンであり、前記第1の処理ガスはシリコン含有分子及び酸素含有分子を含む、請求項9に記載の方法。前記第1の材料は窒化シリコンであり、前記第1の処理ガスはシリコン含有分子及び窒素含有分子を含む、請求項9に記載の方法。ステップcとステップdとの間に前記窒化シリコンの表面処理のために、第3のプロセスガスを第3のプラズマに活性化するステップを更に含む、請求項14に記載の方法。前記第3のプロセスガスはNH3及びN2を含む、請求項15に記載の方法。a真空状態にあるPECVDチャンバ内に基板を配置するステップと、b第1のプロセスガスを第1のプラズマに活性化するステップと、c前記第1のプラズマから前記基板上に第1の材料の層を堆積するステップと、d前記第1のプロセスガスにドーパント前駆体を添加するステップと、e前記第1のプロセスガス及び前記ドーパント前駆体を第2のプラズマに活性化するステップと、f前記第2のプラズマから前記基板上にドープされたシリコンの層を堆積するステップと、gステップb~f全体を通して前記PECVDチャンバ内の真空を保持するステップと、h前記基板上に所定の数の前記第1の材料の層及び前記第2の材料の層が堆積されるまで、ステップb~gを繰り返すステップとを含む、方法。前記第1の材料の層の前記所定の数は少なくとも8であり、前記第2の材料の層の前記所定の数は少なくとも8である、請求項17に記載の方法。前記第2の材料はn型にドープされたシリコンであり、前記ドーパント前駆体はホウ素含有分子を含む、請求項17に記載の方法。前記第2の材料はp型にドープされたシリコンであり、前記ドーパント前駆体はリン含有分子を含む、請求項17に記載の方法。図1を参照すると、一実施形態では、基板100上に、第1の材料層103と、第2の材料層105とを有する多重層スタック101が形成される。後続の層は、第1の材料層103と第2の材料層105のこの交互パターンを繰り返すことができる。一実施形態では、第1の材料は酸化物とすることができ、第2の材料は窒化物とすることができる。他の実施形態では、第1/第2の材料スタックは酸化物/シリコン、シリコン/ドープされたシリコン、又はシリコン/窒化物とすることができる。これらの全ての材料の組み合わせを、ビットコストスケーラブルBiCS、テラビットセルアレイトランジスタTCAT及び他の3Dメモリ構造体において用いることができる。他の実施形態では、第1/第2の材料スタックは他の材料の組み合わせとすることができる。基板上の第1の材料層及び第2の材料層の堆積順序は入れ替えることもできる。層数は作製されるメモリデバイスによることができる。一実施形態では、スタック数は8X、又は16X、又は24X、又はそれ以上にすることができ、8、16、24又はそれ以上の層の各スタックが1つのメモリデバイスに対応する。異なる材料からなる2つの層が各スタックを形成するので、8xスタック数の場合の対応する層数は16とすることができ、16xスタック数の場合の対応する層数は32とすることができ、24xスタック数の場合の対応する層数は48とすることができ、それ以上のスタック数はそれ以上の層数を有することができる。図2を参照すると、PECVD処理チャンバ201が示される。処理チャンバ201は、ペデスタル211と、プロセスガスマニホールド213と、プロセスガス源215と、電極217と、交流RF電力を送出するRF電源219と、ヒータ221と、パージガス源221とを含む。一実施形態では、電極217はペデスタル211の上方に直接存在することができ、ペデスタルは容量性結合構成において電気的に接地される。一実施形態では、電極217は、プロセスガスのための流路を有するシャワーヘッド構造とすることができる。プロセスガス及びパージガスはマニホールド213及び電極217を通って、ペデスタルの上方のプロセスチャンバ201の中に流れ込むことができる。処理中に、基板100はペデスタル211上に配置され、PECVD処理チャンバ201に真空が印加される。ヒータ211にエネルギーを加えて、基板100を加熱することができる。第1のグループの処理ガスはマニホールド213を通って処理チャンバ201の中に進む。RF電源219によって電極217に電圧が印加され、電極217と接地されたペデスタル211との間に電界が生成される。一実施形態では、ペデスタル211は、可変高さ調整器上に存在することができ、それにより、基板100の上面と電極217との間の間隔を制御できるようにする。RF電界によって第1のグループのプロセスガスに電圧が印加され、プラズマ225が生成される。プラズマ225は十分なパーセンテージの原子又は分子を有し、それらの原子又は分子はイオン化され、電子を放出する。これらのエネルギー電子が前駆体分子の解離、及び大量の遊離基の生成を誘発することができる。この結果として、基板100上に材料が堆積される。所望の厚さの第1の材料が堆積されると、その堆積は中止することができる。第1の材料の層厚は100オングストローム~1000オングストロームとすることができる。基板100上に第1の材料が堆積された後に、PECVD処理チャンバ201はプラズマパージされる。パージガスがパージガス源221からマニホールド213及び処理チャンバ201の中に流れ込むことができる。電極217及びペデスタル211は、電圧を印加され、パージガスプラズマが生成される。NH3、N2、N2O、H3、Ar及び他の適切なプラズマパージガスを含む、種々のパージガスを用いることができる。パージプロセス中に、処理チャンバ内の熱及び圧力は保持することができる。プラズマパージは、更なる堆積のために露出した層の表面を調整する。調整済みの表面は結果として、層間の界面を滑らかにし、層間の接着を良好にし、さらには粒子制御を良好にする。幾つかの実施形態では、より良好な層結合を得るために粗い界面が望ましい場合があり、異なる、又は更なるプラズマパージプロセスを実行することができる。プラズマパージが完了した後に、電極217及びペデスタル211へのエネルギーをオフにすることができ、パージガス源222からのパージガスがマニホールド213及び処理チャンバ201の中に流れ込み、全てのガス汚染物質を除去する。一実施形態では、パージプロセス中に前駆体ガスのうちの1つ又は複数の成分が停止される。例えば、プロセスガスがSiH4及びN2Oの混合物を含む場合には、パージガスはN2Oのみを含むことができ、SiH4の流れは遮断される。他の実施形態では、1つ又は複数の異なるパージガスを用いることができる。プラズマパージ及びガスパージが完了した後に、基板上に第2の材料が堆積することができる。RF電源219によって電極217に電圧が印加され、電極217との間に電界が生成され、電界によって第2のグループのプロセスガスに電圧が印加され、プラズマ225が生成される。所望の厚さの第2の材料が堆積されると、その堆積は中止することができる。第2の材料の層厚は100オングストローム~1000オングストロームとすることができる。第2の材料層が堆積された後に、上記のように、PECVDチャンバはプラズマパージすることができる。その後、電極217へのエネルギーを除去することができ、PECVDチャンバは上記のようにガスパージされる。プラズマパージ及びガスパージが完了すると、必要とされる層が堆積されるまで、第1の材料及び第2の材料を堆積するプロセスを繰り返すことができる。その後、更なる処理のために、PECVDチャンバ201から基板100を取り出すことができる。同じPECVD処理チャンバ内で異なる材料の堆積が行われるので、上記の第1の材料及び第2の材料の層堆積プロセスは時間効率及びエネルギー効率が高い。第1の材料層及び第2の材料層を堆積する2つのPECVD処理チャンバ間でウエハが移送されないので、大幅に時間が節約される。例えば、開示されるプロセスの時間節約は、2つのPECVD処理チャンバを用いる同じ堆積プロセスよりも50以上短時間にすることができる。また、単一のPECVD処理チャンバしか必要とされず、堆積される層毎に処理チャンバ内の真空を破壊し、再び真空を印加する必要がないので、上記の層スタック堆積プロセスはエネルギー効率が高い。生じる可能性がある別の問題は、基板上に堆積された後に、異なる材料の堆積が圧縮応力又は引張応力を誘発する可能性があることである。この応力の結果として基板が曲がる可能性がある。図3を参照すると、基板100上に材料層291を堆積することができる。その際、第1の材料291は膨張し、圧縮応力295を引き起こす可能性がある。第1の材料層291の圧縮応力295に基板100が逆らって、基板100のエッジが弓状に下方に曲がる。同様に図4を参照すると、第2の材料層293を基板100上に堆積することができ、第2の材料293は引張応力297を誘発する場合がある。同じく、引張応力297に基板100が逆らう結果として、基板100のエッジが弓状に上方に曲がる。製造公差は非常に正確でなければならないので、基板にいくらかの曲がりがあるか、又は基板内にバンプがある結果として、後続のリソグラフィ処理が実行されるときに、アライメントの問題が生じる可能性がある。このアライメント不良の結果として、製造誤差が生じ、欠陥のあるデバイスが構成される可能性がある。この問題を解消するために、一実施形態では、堆積される各層によって基板に加えられる応力を調整することができる。応力は堆積される材料によることができる。また、応力は、プロセス温度、前駆体ガスの流量、ガス圧及びプラズマ密度を含む堆積処理条件を調整することによって限られた範囲内で調整することができる。例えば、処理温度が低いと圧縮応力を生成することができ、処理温度が高いと引張応力を生成することができる。プラズマ圧が低いと、反応種へのイオン衝撃を大きくすることができ、それゆえ、結果として圧縮応力が生じ、逆にプラズマ圧が高い結果として、引張応力が生じる可能性がある。RF電力を高めるか、又は基板上方の間隔を小さくすることによってプラズマ密度を高めることができ、それにより反応種へのイオン衝撃を大きくすることができ、それゆえ、結果として圧縮応力を生成することができ、プラズマ密度が低い結果として、引張応力を生成することができる。温度及びプラズマ密度を制御することによって、堆積される材料の応力を予測することができる。図5を参照すると、多層スタック101の断面が示されており、図6は多層スタック101の平面図を示す。第1の材料層291の引張応力295は、第1の材料層291上に堆積される第2の材料層293の圧縮応力297に概ね等しくすることができる。これらの応力295、297は逆向きであるので、それらの応力は実質的に相殺する。等しい数の引張層及び圧縮層があるので、基板100にかかる全正味応力は0に近い。例えば、第1の材料層291は圧縮応力を生成する酸化シリコンとすることができる。第2の層293は引張応力を生成する窒化シリコン層とすることができる。窒化シリコンからなる第2の層293によって生成される引張応力の大きさは、酸化シリコンからなる第1の層291の圧縮応力に概ね等しくすることができる。これらの層対291、293は重ねて堆積され、結果として、150MPa未満の低い全正味応力を有する、応力の均衡が保たれた層スタック101が形成される。この結果として、基板100には、堆積された層の応力に起因する歪み変形は生じない。応力の均衡が保たれているので、変形は最小限に抑えられ、基板100の上面は平滑である。層291及び293が堆積された後に正確なリソグラフィ処理を実行して、BiSC3Dメモリのような半導体デバイスを形成するために、平坦な基板表面が必要とされる。弓状に曲がるか、又は別の態様で変形する基板100は、結果としてリソグラフィ誤差を生じることになる。先に論じられたように、種々の組み合わせの材料を基板100上に層として堆積することができる。これらの材料はそれぞれ、特定のプロセスガス及び特定のPECVD動作条件を用いて堆積することができる。層スタックを堆積するためのプロセスは図7~図10において示されており、それらの図は、基板上の複数の層内に異なる組み合わせの材料を堆積するために用いることができる堆積プロセスのための流れ図である。図7を参照すると、基板上に酸化シリコン及び窒化シリコンの層スタックをインサイチュ堆積するための流れ図が示される。PECVD処理チャンバ内に基板が配置され、チャンバに真空が印加される301。チャンバ内の真空圧は約0.5Torr~10Torrとすることができる。処理チャンバは約180°C~650°Cに加熱される。電極に加えられる高周波又はRF電力は約45ワットW~1000Wとすることができ、基板と電極との間の間隔は約200mil~800milとすることができる。第1のプロセスガスはSiH4及びN2O又は他のシリコン含有分子及び酸素含有分子を含むことができる。SiH4は、約20標準立方センチメートル/分sccm~1,000sccmの流量とすることができ、N2Oの流量は約1,000sccm~20,000sccmとすることができる。SiH4及びN2Oは活性化され、Siイオン及びOイオンを含むプラズマに変換される。イオンの反応によって、基板上に酸化シリコンの層が堆積される303。その堆積は、必要とされる酸化シリコン厚が堆積された後に中止される。一実施形態では、SiH4を処理チャンバに導入する前にプラズマをオンに切り替えることによって酸化シリコン表面上の表面粗さを低減することができる。SiH4種の滞留時間を短縮することによって、ウエハ表面が更に滑らかになり、それにより、堆積される後続の層との界面結合を改善することができる。酸化シリコンが堆積された後に、PECVD処理チャンバはプラズマパージ及びガスパージされる。その温度は約180°C~650°Cとすることができ、真空圧は約0.5Torr~10Torrとすることができる。基板と電極との間の間隔は約200mil~800milとすることができる。N2Oのパージガスは、マニホールドを通って約2,000sccm~30,000sccmの流量において処理チャンバに流れ込むことができる305。電極及びペデスタルに電圧を印加し、100W~1,000Wの電力を有するパージガスプラズマを生成する。プラズマパージ及びN2Oパージは処理チャンバを洗浄し、結果として、層間の界面を滑らかにし、堆積された層間の接着を良好にし、さらには粒子制御を良好にする。パージが完了した後に、酸化シリコン層上に窒化シリコンの層を堆積することができる。チャンバ内の圧力は約0.5Torr~10Torrとすることができる。処理チャンバは約180°C~650°Cに加熱される。電極に加えられる高周波又はRF電力は約50W~700Wとすることができ、基板と電極との間の間隔は約200mil~800milとすることができる。第2のプロセスガスはSiH4、NH3及びN2又は他のシリコン含有分子及び窒素含有分子を含むことができる。SiH4は、約20sccm~1,000sccmの流量を有することができ、NH3の流量は約50sccm~1,000sccmとすることができ、N2の流量は約2,000sccm~30,000sccmとすることができる。SiH4、NH3及びN2は活性化され、Siイオン及びNイオンを含むプラズマに変換され、それらのイオンが反応して、基板上に窒化シリコンの層を堆積する307。その堆積は、必要とされる窒化シリコン厚が堆積された後に中止される。その後、システムは、更なる層が堆積される必要があると判断する309。窒化シリコンが堆積された後に、窒化シリコン層311上でプラズマ処理を実行して、窒化シリコン上に酸化シリコン層を確実に堆積できるように窒化シリコン上の結合界面表面を改善することができる。基板の正味応力は0に近くすることができるが、隣接する任意の層間の界面結合が弱い場合には、隣接する層間の個々の応力によって層間剥離が生じる恐れがある。層スタックの単一の部分に層間剥離がある結果として、デバイスに欠陥が生じることになる。したがって、層間剥離を防ぐために、隣接する層間に強い界面結合が必要とされる。一実施形態では、窒化シリコン層上に堆積される材料との強い結合が生じるように、窒化シリコン層上で実行されるプラズマ処理によって、表面粗さを改善することもできる。隣接する層間の界面結合が強く、かつ層の応力が、大きさが等しく、方向が逆である場合には、基板上の正味応力は150MPa未満とすることができ、基板は層内の応力によって変形しない。基板が変形しないので、層スタックが堆積された後に、上面は平滑になる。酸化物層及び窒化物層が堆積された後に正確なリソグラフィ処理を実行して、BiSC及びTCAT3Dメモリのような半導体デバイスを形成するために、滑らかな表面が必要とされる。層スタック101の上面内のバンプ又は曲がりがある結果として、リソグラフィ誤差が生じ、それにより、作製されるディスプレイ内に欠陥が生じる可能性がある。一実施形態では、プラズマ処理ガスはNH3及びN2を含むことができる。処理チャンバは約180°C~650°Cに加熱され、真空圧は約0.5Torr~10Torrとすることができる。電極に加えられる高周波又はRF電力は約200W~2000Wとすることができ、基板と電極との間の間隔は約200mil~800milとすることができる。NH3は約50sccm~1,000sccmの流量を有することができ、N2の流量は約2,000sccm~30,000sccmとすることができる。NH3及びN2は活性化されてプラズマになり、そのプラズマが窒化シリコン層の表面を処理し、必要とされる表面粗さを与えることによって界面を改善する。調整済み表面は、堆積されることになる酸化シリコン層との良好な界面結合を与える。層間の強い結合は層間剥離を防ぎ、基板の曲がり又は変形を防ぐ。窒化シリコンプラズマ処理が実行された後に、処理チャンバはパージされる313。ステップ313のパージプロセスは、上記のステップ305を参照しながら行った先の説明と同じプロセスにすることができ、約2,000sccm~約30,000sccmの流量においてN2パージガスを用いる。その後、基板上に必要とされる数の酸化物層及び窒化物層が堆積されるまで309、プロセスステップ303~313を繰り返すことができる。3Dメモリデバイスでは、上記のようにして堆積される層の数は、垂直に積重されるメモリトランジスタの数に比例する。一実施形態では、基板上に、8、16、24又はそれ以上のトランジスタを垂直に配置することができる。各トランジスタは、一対の隣接する層を必要とする場合がある。したがって、必要とされる層数は16、32、48又はそれ以上とすることができる。必要とされる材料層が基板上に堆積された後に、PECVD処理チャンバは周囲圧に戻され、更なる処理を実行できるように、PECVDチャンバから基板が取り出される315。図8を参照すると、基板上の酸化シリコン及びシリコンの層スタックのインサイチュ堆積のための流れ図が示される。PECVD処理チャンバ内に基板が配置され、チャンバに真空が印加される401。酸化シリコン材料は、上記の図7のステップ303を参照しながら行った先の説明と同じようにして、同じ動作条件で堆積することができる。プロセスガスを活性化し、Siイオン及びOイオンを含むプラズマに変換することができ、それらのイオンは反応して、基板上に酸化シリコンの層が堆積される403。酸化シリコンが堆積された後に、チャンバはプラズマパージ及びガスパージされる405。図7のステップ305において先に説明されたのと同じパージプロセスを用いることができる。処理チャンバがプラズマパージ及びガスパージされた後に、酸化シリコン層上にシリコン層を堆積することができる407。チャンバ内の圧力は約0.5Torr~10Torrとすることができる。処理チャンバは約400°C~650°Cに加熱される。電極に加えられる高周波又はRF電力は約50W~700Wとすることができ、基板と電極との間の間隔は約200mil~800milとすることができる。プロセスガスはSiH4又は他のシリコン含有分子及びHeを含むことができる。SiH4は、約50sccm~2,000sccmの流量を有することができ、Heの流量は約1,000sccm~20,000sccmとすることができる。プロセスガスを活性化して、シリコンイオンを形成し、それらのイオンは電子と反応して、シリコン層を堆積する。システムは更なる層が必要であると判断し409、更なる堆積に備えて、PECVDチャンバをパージすることができる415。全ての酸化シリコン層及びシリコン層が堆積されるまで、プロセスステップ403~411を繰り返すことができる。層が堆積された後に409、PECVDチャンバが周囲圧に戻され、基板が取り出される415。3Dメモリの場合、基板上に、少なくとも8つの材料層が堆積されなければならない。他の処理チャンバにおいて更なる処理を実行することができる。図9を参照すると、一実施形態では、基板上にシリコン及びドープされたシリコンの層スタックを堆積することができる。PECVD処理チャンバ内に基板が配置され、チャンバに真空が印加される501。基板上にシリコン材料が堆積される503。図8のステップ403を参照しながら先に説明されたシリコン堆積プロセスを用いてシリコン層を堆積することができる。シリコン材料が堆積された後に、処理チャンバはプラズマパージ及びガスパージされる505。図7のステップ305において先に説明されたパージプロセスを用いてPECVDチャンバをパージすることができる。その後、シリコン及びドーパント前駆体の両方を処理チャンバに送り込むことによって、シリコン層上にドープされたシリコン材料を堆積することができる507。ドープされたシリコンは、シリコンと、シリコンの導電率を高める不純物とを含む。導電率は、不純物原子の数によってだけではなく、不純物原子のタイプによっても変更することができる。ドープされたシリコンの堆積処理は、上記の図8のステップ407において先に説明されたシリコン堆積に類似している。プロセスガスはSiH4及びHe、並びにp型又はn型にドープされたシリコン層を作り出す他のドーパントガスを含むことができる。ドーパント前駆体ガスをSiH4及びH2と混合し、堆積したシリコン結晶格子に更に不純物を添加する。p型にドープされたシリコンを生成するために、Bドーパント前駆体ガスが必要とされる。適切なドーパント前駆体ガスは、BCH33トリメチルホウ素TMB及びB2H6ジボラン又は他のホウ素含有分子を含み、それらのガスはSiH4及びHeとともに処理チャンバに流れ込むことができる。他の実施形態では、ホウ素を含む他の処理ガスを用いることができる。p型ドーパントガスをSiH4及びHeと混合し、堆積したシリコン結晶格子に更に不純物を添加する。これらのBドーパント前駆体ガスは約1sccm~50sccmの流量を有することができる。Bドーパント前駆体ガスの流量は、p型にドープされたシリコン層内のBドーパントの濃度に比例することができる。必要とされるp型シリコン厚が堆積された後に、その堆積は中止される。一実施形態では、p型にドープされたシリコン層からホウ素が拡散する場合がある。ホウ素拡散を最小限に抑えるために、薄い窒素リッチ材料層をp型にドープされたシリコン層に隣接して堆積することができる。窒素リッチ材料は、必要とされる量のホウ素がドープされたシリコン内にとどまるように、ドープされたシリコン層からホウ素が拡散するのを防ぐことができる。n型にドープされたシリコンを生成するために、Pドーパント前駆体ガスが必要とされる。適切なPドーパント前駆体ガスは、PH3ホスフィン及び他のリン含有分子を含み、それらのガスは、約1sccm~50sccmの流量でSiH4及びHeとともに処理チャンバに流れ込むことができる。他の実施形態では、他のリン含有分子を用いることができる。PH3の流量は、n型にドープされたシリコン層内のPドーパントの濃度に比例することができる。必要とされるn型シリコン厚が堆積された後に、その堆積処理は中止される。ドープされたシリコンが堆積された後に、そのシステムは更なる層が必要である判断することができ509、PECVD処理チャンバをパージすることができ511、必要とされる層が堆積されるまで509、ステップ503~511を繰り返すことができ、その数は4層以上とすることができる。全ての層が同じPECVD処理チャンバ内で堆積され、層の堆積全体を通して処理チャンバ内の真空が保持される。シリコン及びドープされたシリコン層が堆積された後に、PECVD処理チャンバの真空を解除することができ、基板を取り出すことができる515。その後、ウエハにおいて更なる処理を実行することができる。別の実施形態では、異なるプロセスを用いて、ウエハ上にシリコン及びドープされたシリコンの層スタックを堆積することができる。ドーパント前駆体の流量のオン/オフを切り替えることによって、シリコンプラズマ及びドープされたシリコンプラズマを次々に流し込むことができる。図10を参照すると、PECVD処理チャンバ内に基板が配置され、チャンバが真空にされる501。電極にPR電力が加えられる。シリコン前駆体ガスが処理チャンバに流れ込み、プラズマを生成し、図9に関して先に説明されたようにウエハ上にシリコンの層が堆積される。必要とされるシリコン厚が堆積された後に、ドープされたシリコンが堆積される。プラズマパージ及びガスパージを実行するのではなく、シリコン前駆体にドーパント前駆体が加えられ506、シリコン層上にドープされたシリコンが堆積される507。必要とされるドープされたシリコン厚が堆積されたとき、ドーパント前駆体が停止され512、ウエハ上に更なるシリコン層が堆積される503。全てのシリコン/ドープされたシリコン層が堆積されるまで509、プロセスステップ503~512が繰り返される。シリコン及びドープされたシリコン層が堆積された後に、PECVD処理チャンバの真空を解除することができ、基板を取り出すことができ515、その後、ウエハにおいて更なる処理を実行することができる。プラズマパージ及びガスパージステップが不要であるので、上記のようなウエハのシリコン/ドープされたシリコン層スタック堆積処理は、はるかに効率的にすることができる。一実施形態では、シリコン及びドープされたシリコン層の水素含有量を削減することが望ましい場合がある。水素含有量を削減することによって、ウエハの後続のアニーリング処理中のガス発生を低減することができる。また、水素含有量が少ないと、層スタック、又は炭素系膜、金属窒化物及び誘電体窒化物を含むことができるハードマスク構造の界面における層間剥離を防ぐこともできる。図11を参照すると、一実施形態では、基板上にシリコン及びドープされたシリコンの層スタックを堆積することができる。PECVD処理チャンバ内に基板が配置され、真空にされる801。基板上にシリコン材料が堆積される803。図8のステップ403を参照しながら先に説明されたシリコン堆積プロセスを用いて、シリコン層を堆積することができる。シリコン材料が堆積された後に、処理チャンバをパージすることができる805。図7のステップ305において先に説明されたパージプロセスを用いて、PECVDチャンバをパージすることができる。シリコン層上に窒化シリコン層を直接堆積するのではなく、電極にRF電力を加えながらPECVD処理チャンバの中に酸化シリコンプロセスガスを導入することによって、シリコン層上に薄い酸化シリコン層を堆積することができる807。酸化シリコンは、シリコン層と窒化シリコン層との間の結合を改善し、後続のアニーリングプロセス中の界面における層間剥離を防ぐ接着剤としての役割を果たすことができる。シリコン層上に酸化シリコンの薄膜が堆積される。酸化シリコン堆積プロセスは図7のステップ303を参照しながら説明される。その後、チャンバをプラズマパージ及びガスパージすることができ809、酸化シリコン層上に窒化シリコン層が堆積される811。界面が改善されるように、窒化シリコン上で窒化シリコン処理を実行して表面粗さを改善することができ815、プラズマパージ及びガスパージ817プロセスを繰り返すことができる。一実施形態では、ステップ807、809、811、815及び817は、図7のステップ303、305、307、311及び313を参照しながらそれぞれ説明される。材料堆積は様々に組み合わせることができる。以下の表1を参照すると、層スタックのために取り得る第1の材料及び第2の材料が掲載される。第1の材料層及び第2の材料層の堆積順は、応用形態の要件に応じて変更することができる、すなわち、逆にすることができる。図12を参照すると、基板上に第1の材料及び第2の材料の層スタックをインサイチュ堆積するための流れ図が示される。PECVDチャンバ内に基板が配置され601、基板上に第1の材料が堆積される603。PECVDチャンバがプラズマパージ及びガスパージされる605。必要な場合には、第1の材料層上でプラズマ処理を実行することができる606。第1の材料上に第2の材料が堆積される607。基板上に更なる層が堆積される609。必要な場合には、第2の材料層上でプラズマ処理を実行することができる611。PECVDチャンバが再びパージされ613、プロセスステップ603~613を繰り返して、基板上に更なる層を堆積する。全ての層が堆積された後に、PECVDチャンバは周囲圧に戻され、基板が取り出される615。更なるエッチング及び堆積プロセスを実行して、基板上に3Dメモリデバイスを作り出すことができる。本発明のシステムが特定の実施形態を参照しながら説明されてきたが、本発明のシステムの範囲から逸脱することなく、これらの実施形態に付加、削除及び変更を加えることができることは理解されよう。説明されてきたシステムは種々の構成要素を含むが、これらの構成要素及び説明された構成は変更することができ、種々の他の構成において構成し直すことができることを十分に理解されたい。"