"上位装置と、前記上位装置により利用されるリソースを所有するエンドポイントと、前記エンドポイントのリソース管理を行い、前記上位装置及び前記エンドポイントの各々とデータを送受信し、複数の送信元からデータを受信した場合、送信元からのデータを分配して送信元毎のFIFOに格納し、優先度が高く設定されたFIFOのデータを優先的に転送先へ転送するスイッチとを含む優先度制御システム。請求項1に記載の優先度制御システムであって、前記スイッチは、前記上位装置が実装された場合に、転送先として前記エンドポイントが所有するリソースを設定し、前記上位装置と前記エンドポイントとの間のデータ転送を行う際に、前記エンドポイントを有効利用したデータ転送を実施する優先度制御システム。請求項1又は2に記載の優先度制御システムであって、前記スイッチは、エンドポイント間通信の際、送信元のエンドポイントからのデータを分配してエンドポイント毎のFIFOに格納し、優先度が高く設定されたFIFOのデータを優先的に転送先のエンドポイントへ転送する優先度制御システム。上位装置により利用されるリソースを所有するエンドポイントのリソース管理を行う手段と、前記上位装置及び前記エンドポイントの各々とデータを送受信する手段と、複数の送信元からデータを受信した場合、送信元からのデータを分配して送信元毎のFIFOに格納し、優先度が高く設定されたFIFOのデータを優先的に転送先へ転送する手段とを具備するスイッチ。請求項4に記載のスイッチであって、前記上位装置が実装された場合に、転送先として前記エンドポイントが所有するリソースを設定し、前記上位装置と前記エンドポイントとの間のデータ転送を行う際に、前記エンドポイントを有効利用したデータ転送を実施する手段を更に具備するスイッチ。請求項4又は5に記載のスイッチであって、エンドポイント間通信の際、送信元のエンドポイントからのデータを分配してエンドポイント毎のFIFOに格納し、優先度が高く設定されたFIFOのデータを優先的に転送先のエンドポイントへ転送する手段を更に具備するスイッチ。スイッチにより実施される優先度制御方法であって、上位装置により利用されるリソースを所有するエンドポイントのリソース管理を行うことと、前記上位装置及び前記エンドポイントの各々とデータを送受信することと、複数の送信元からデータを受信した場合、送信元からのデータを分配して送信元毎のFIFOに格納し、優先度が高く設定されたFIFOのデータを優先的に転送先へ転送することとを含む優先度制御方法。上位装置により利用されるリソースを所有するエンドポイントのリソース管理を行うステップと、前記上位装置及び前記エンドポイントの各々とデータを送受信するステップと、複数の送信元からデータを受信した場合、送信元からのデータを分配して送信元毎のFIFOに格納し、優先度が高く設定されたFIFOのデータを優先的に転送先へ転送するステップとをスイッチに実行させるためのプログラム。従来技術では、エンドポイントEP間通信ができ、リソースの柔軟な割付ができても、QoSQualityofService制御ができていない。各デバイスではFIFOFirst-In,First-Out:先入れ先出しやディスクリプタといった既存の技術を使うことによって順序整理ができるが、リソースの割付が複数の上位装置にまたがる場合、複数の上位装置に対してRTIRoutingtoinside/RTORoutingtooutsideの送信部、受信部が一つしかないため、処理の重い送信データの大きい要求待ちが発生してしまう。本発明の目的は、エンドポイントEPのリソース管理をする機能を追加し、エンドポイントEP間通信を可能とするPCIeシステムにおいて、複数の上位装置からのデータ転送に優先度をつける優先度制御システムを提供することである。本発明に係る優先度制御システムは、上位装置と、上位装置により利用されるリソースを所有するエンドポイントと、エンドポイントのリソース管理を行い、上位装置及びエンドポイントの各々とデータを送受信し、複数の送信元からデータを受信した場合、送信元からのデータを分配して送信元毎のFIFOに格納し、優先度が高く設定されたFIFOのデータを優先的に転送先へ転送するスイッチとを含む。本発明に係るスイッチは、上位装置により利用されるリソースを所有するエンドポイントのリソース管理を行う手段と、上位装置及びエンドポイントの各々とデータを送受信する手段と、複数の送信元からデータを受信した場合、送信元からのデータを分配して送信元毎のFIFOに格納し、優先度が高く設定されたFIFOのデータを優先的に転送先へ転送する手段とを具備する。本発明に係る優先度制御方法は、スイッチにより実施される優先度制御方法であって、上位装置により利用されるリソースを所有するエンドポイントのリソース管理を行うことと、上位装置及びエンドポイントの各々とデータを送受信することと、複数の送信元からデータを受信した場合、送信元からのデータを分配して送信元毎のFIFOに格納し、優先度が高く設定されたFIFOのデータを優先的に転送先へ転送することとを含む。本発明に係るプログラムは、上位装置により利用されるリソースを所有するエンドポイントのリソース管理を行うステップと、上位装置及びエンドポイントの各々とデータを送受信するステップと、複数の送信元からデータを受信した場合、送信元からのデータを分配して送信元毎のFIFOに格納し、優先度が高く設定されたFIFOのデータを優先的に転送先へ転送するステップとをスイッチに実行させるためのプログラムである。なお、本発明に係るプログラムは、記憶装置や記憶媒体に格納することが可能である。IOInput/Output:入出力間アクセスが可能で、エンドポイントEPのリソース管理ができるPCIeシステムにおいて、複数の上位装置からの要求を到着順に処理するのではなく、優先度制御できるようにしたことで、システムとしての拡張性や処理能力の向上が期待できる。<第1実施形態>以下に、本発明の第1実施形態について添付図面を参照して説明する。[優先度制御システムの構成]図2を参照して、本発明に係る優先度制御システムの構成例について説明する。本発明に係る優先度制御システムは、エンドポイントEP:EndPointのリソース管理をする機能を追加し、エンドポイントEP間通信を可能とする、エンドポイントEPリソース共有マルチホストPCIePCIExpressシステムにおける優先度制御システムである。本発明に係る優先度制御システムは、スイッチe2eSW310と、エンドポイントEP:EndPoint20と、プロセッサCPU:CentralProcessingUnit30と、ルートコンプレックスRC:RootComplex40と、メモリMem:Memory50を含む。スイッチe2eSW310は、上位装置からのデータ送信パケットの優先度制御を行う。ここでは、スイッチe2eSW310は、ルートコンプレックスRC40を介して、上位装置であるプロセッサCPU30からのデータを受信する。また、スイッチe2eSW310は、当該データの優先度制御を行い、当該データをエンドポイントEP20に転送する。エンドポイントEP20は、スイッチe2eSW310との間でデータの送受信を行う。プロセッサCPU30は、ルートコンプレックスRC40を介して、スイッチe2eSW310又はメモリMem50との間でデータの送受信を行う。ここでは、プロセッサCPU30は、スイッチe2eSW310の上位装置に該当する。なお、CPUは一例に過ぎない。実際には、マイクロプロセッサmicroprocessor、マイクロコントローラ、或いは、専用の機能を有する半導体集積回路IC:IntegratedCircuit等でも良い。ルートコンプレックスRC40は、プロセッサCPU30からのデータをスイッチe2eSW310又はメモリMem50に転送する。メモリMem50は、データを記憶/蓄積する。メモリMem50の例として、RAMRandomAccessMemory、ROMReadOnlyMemory、EEPROMElectricallyErasableandProgrammableReadOnlyMemoryやフラッシュメモリ等の半導体記憶装置、HDDHardDiskDriveやSSDSolidStateDrive等の補助記憶装置、又は、DVDDigitalVersatileDisk等のリムーバブルディスクや、SDメモリカードSecureDigitalmemorycard等の記憶媒体メディア等が考えられる。また、DASDirectAttachedStorage、FC-SANFibreChannel-StorageAreaNetwork、NASNetworkAttachedStorage、IP-SANIP-StorageAreaNetwork等を用いたストレージ装置でも良い。なお、プロセッサCPU30及びメモリMem50は、一体化していても良い。例えば、近年では、マイコン等の1チップ化が進んでいる。従って、電子機器等に搭載される1チップマイコンが、プロセッサCPU30及びメモリMem50を備えている事例が考えられる。また、スイッチe2eSW310、エンドポイントEP20、プロセッサCPU30、ルートコンプレックスRC40、及びメモリMem50の各々は、複数でも良い。[スイッチe2eSW3の構成]図3を参照して、スイッチe2eSW310の構成例について説明する。スイッチe2eSW310は、分岐制御部VRC11と、RTIRoutingtoinside機能部12と、RTORoutingtooutside機能部13と、PCIeポートPCIePort14と、IOポートPort15と、リソース管理テーブル16を備える。分岐制御部VRC11は、スイッチe2eSW310内の各部と接続されており、データの分岐を総合的に制御するための機能部機能ブロックである。分岐制御部VRC11は、エンドポイントEP20として実装されているデバイスと、BDF番号やリソースの残数、リソースの使用率等を管理することによって、新しく上位装置が実装された場合に、転送先のデバイスが所有するリソースを設定する。これにより、分岐制御部VRC11は、上位装置であるプロセッサCPU30とエンドポイントEP20との間のデータ転送を行う際に、エンドポイントEP20を有効利用考慮したデータ転送を実施することができる。RTI機能部12は、送信部121と、受信部122と、分岐テーブル123と、メモリ124を備える。送信部121は、受信部122が受け取ったエンドポイントEP20からのデータをメモリ124から読み出し、エンドポイントEP20毎のFIFOFirst-In,First-Outに格納し、優先度が高く設定されたFIFOのデータを優先的に上位装置であるプロセッサCPU30に送信する。一般的に、FIFOは、キューqueueと呼ばれるデータ構造により実現され、先に入力したデータが先に出力されるという特徴を持つ。受信部122は、エンドポイントEP20からデータを受信し、受信したデータを分配して、エンドポイントEP20毎のFIFOに格納し、優先度が高く設定されたFIFOのデータを優先的に、RTI機能部12又はRTO機能部13のメモリに送信して格納する。分岐テーブル123は、上位装置であるプロセッサCPU30から送信されてきたデータを、どのエンドポイントEP20に送付するべきかを判定するために利用されるテーブルである。例えば、RTI機能部12の送信部121は、分岐テーブル123を参照することで、該当のデバイス上位装置に対して、データ転送を実施する。RTO機能部13の送信部131は、分岐テーブル133を参照することで、該当のデバイスリソースに対して、データ転送を実施する。メモリ124は、受信部122が受信したデータを格納しておく記憶装置/記憶領域であり、送信部121が送信すべきデータを読み出す記憶装置/記憶領域である。RTO機能部13は、送信部131と、受信部132と、分岐テーブル133と、メモリ134を備える。送信部131は、受信部122が受け取った上位装置であるプロセッサCPU30からのデータをメモリ134から読み出し、プロセッサCPU30毎のFIFOに格納し、優先度が高く設定されたFIFOのデータを優先的にエンドポイントEP20に送信する。受信部132は、上位装置であるプロセッサCPU30からデータを受信し、受信したデータを分配して、プロセッサCPU30毎のFIFOに格納し、優先度が高く設定されたFIFOのデータを優先的にメモリ134に送信して格納する。分岐テーブル133は、エンドポイントEP20から送信されてきたデータを、どのプロセッサCPU30に送付するべきかを判定するのに利用されるテーブルである。メモリ134は、受信部132が受信したデータを格納しておく記憶装置/記憶領域であり、送信部131が送信すべきデータを読み出す記憶装置/記憶領域である。このように、RTI機能部12とRTO機能部13は、用途及びデータの送信元/転送先に違いはあるが、基本的に同様の構成である。PCIeポートPCIePort14は、PCIePCIExpress規格で、ルートコンプレックスRC40に接続するためのポートである。IOポートPort15は、エンドポイントEP20に接続するためのポートである。リソース管理テーブル16は、エンドポイントEP20が所有するリソースを管理するためのテーブルである。[受信部の構成]図4を参照して、受信部122の構成例について説明する。受信部122は、FIFO振り分け部1221と、FIFO部1222と、QoSQualityofService制御部1223と、メモリ送信部1224と、振り分けテーブル1225と、送信許可テーブル1226と、優先度テーブル1227を備える。FIFO振り分け部1221は、分岐制御部VRC11からの指示に従い、FIFO部1222のどの番地アドレスにデータを書き込むかを制御する機能部であり、入ってくるデータを逐次転送する。また、FIFO振り分け部1221は、振り分けテーブル1225を基に、FIFO部1222へのデータ書き込みを実行する。FIFO部1222は、所定の容量を持ったメモリ領域レジスタであり、FIFO振り分け部1221からのデータをFIFOに格納する。FIFO部1222は、複数のFIFOを持つ。FIFO数は可変である。また、FIFO部1222は、送信許可テーブル1226を実装しており、送信許可テーブル1226を参照して、自分に送信許可権があるかどうかをチェック確認し、許可があれば指定サイズ分のデータをメモリ送信部1224へ転送する。QoS制御部1223は、FIFO部1222からメモリ送信部1224への転送指示を行う機能部であり、優先度テーブルの設定値に連続して動作する。また、QoS制御部1223は、送信許可テーブル1226を高速に更新し続ける。例えば、QoS制御部1223は、優先度テーブル1227を実装しており、優先度テーブル1227を参照して、FIFO部1222内のFIFOのうち、優先度の高いFIFOから使用するように、許可を与える割合を調整する。メモリ送信部1224は、FIFO部1222から転送されてきたデータを逐次、メモリ124又はメモリ134へ転送する。振り分けテーブル1225は、FIFO振り分け部1221が参照するテーブルであり、FIFO部1222の転送先番地情報として、次に書き込む番地を示すポインタや、各FIFOの先頭と末尾を示す番地情報を保持する。送信許可テーブル1226は、FIFO部1222が参照するテーブルであり、転送指示許可を示すビットBit/フラグFlagや、送信サイズを示す情報を保持する。ここでは、分岐制御部VRC11は、上位装置であるプロセッサCPU30からの指示に従い、コンフィグレーション設定時に、送信許可テーブル1226の更新を実行する。QoS制御部1223は、転送指示許可を示すビット/フラグを更新する。例えば、転送指示許可を示すビット/フラグに、許可を示す1を上書きWriteする。FIFO部1222は、送信許可テーブル1226を参照して、データの転送可否を判断し、転送が許可されている場合、指示された送信サイズで転送する。送信サイズとしては、1度の転送許可で転送できるサイズを示している。FIFO部1222は、データの送信完了と同時に、転送指示許可を示すビット/フラグを更新する。例えば、転送指示許可を示すビット/フラグに、不許可を示す0を上書きWriteする。優先度テーブル1227は、QoS制御部1223が参照するテーブルであり、FIFO部1222内のFIFOの各々に対する優先度の順位付けや、割合を示す情報を保持する。ここでは、分岐制御部VRC11が、優先度テーブル1227を更新する。優先度の順位付けは、1から順昇順に割り当てられており、1が最高の優先度である。また、割合は、転送許可が与えられる割合例えば100回のうち何回かを示す。なお、図示しないが、受信部132の構成も、受信部122の構成と同様である。[振り分けテーブルの構成]図5を参照して、振り分けテーブル1225の構成例について説明する。振り分けテーブル1225は、送信元上位装置と、書き込み先FIFO先頭アドレスと、書き込み先FIFO最終アドレスと、ポインタと、に関する情報を記憶するための領域フィールドを有する。送信元上位装置は、データの送信元である上位装置の識別情報を示す。書き込み先FIFO先頭アドレスは、書き込み先となるFIFO部1222内のFIFOの先頭の番地を示す。書き込み先FIFO最終アドレスは、書き込み先となるFIFO部1222内のFIFOの末尾の番地を示す。ポインタは、FIFO部1222内のFIFOの転送先番地情報として、次に書き込む番地を示す。[送信許可テーブルの構成]図6を参照して、送信許可テーブル1226の構成例について説明する。送信許可テーブル1226は、FIFO部1222内のFIFOの各々について、送信サイズと、送信許可権と、に関する情報を記憶するための領域を有する。[優先度テーブルの構成]図7を参照して、優先度テーブル1227の構成例について説明する。優先度テーブル1227は、FIFO部1222内のFIFOの各々について、優先度と、割合と、に関する情報を記憶するための領域を有する。優先度は、FIFO部1222内のFIFOの各々の優先順位を示す。割合は、FIFO部1222内のFIFOの各々に転送許可が与えられる割合を示す。例えば、QoS制御部1223は、FIFO部1222に100回転送許可指示を出すアクセスをする際、優先度テーブル1227を参照し、優先度が一番高いFIFO_1に対しては60回許可指示を出し、次に優先度の高いFIFO_2に対しては30回許可指示を出し、優先度が一番低いFIFO_Nに対しては10回許可指示を出すといったように、順繰りに転送許可をすることで、優先度の高いものは転送許可が多く得られる仕組みとなる。[リソース管理テーブルの構成]図8を参照して、リソース管理テーブル16の構成例について説明する。リソース管理テーブル16は、送信元アドレスと、転送先アドレスと、送信元BDFと、転送先BDFと、リソース残数と、リソース使用率と、デバイスと、に関する情報を記憶するための領域を有する。[分岐テーブルの構成]図9を参照して、分岐テーブル123の構成例について説明する。なお、図示しないが、分岐テーブル133の構成も同様である。分岐テーブル123は、送信元アドレスと、転送先アドレスと、送信元BDFと、転送先BDFと、リソース分岐先と、デバイスと、に関する情報を記憶するための領域を有する。送信元アドレスは、データの送信元の所在情報を示す。例えば、MACアドレスやIPアドレス又はドメイン名等が考えられる。転送先アドレスは、データの転送先の所在情報を示す。例えば、MACアドレスやIPアドレス又はドメイン名等が考えられる。送信元BDFは、データの送信元のBDF番号を示す。BDF番号とは、バス番号BusNumber、デバイス番号DeviceNumber、関数番号FunctionNumber等を指す。転送先BDFは、データの転送先のBDF番号を示す。リソース残数は、リソースの残数を示す。リソース使用率は、リソースの使用率を示す。リソース分岐先は、分岐先となるリソースの識別情報を示す。デバイスは、リソースを所有しているデバイスの識別情報を示す。[本発明に係るテーブルについての補足]なお、本発明に係るテーブルは、記憶装置又は記憶媒体に格納されているものとする。[エンドポイントEPの構成]図10を参照して、エンドポイントEP20の構成例について説明する。エンドポイントEP20は、指示部VEP21と、クラスタCluster22と、IOポートPort23を備える。指示部VEP21は、分岐制御部VRC11と情報をやり取りし、自デバイスであるエンドポイントEP20が所有するリソース情報を提供する。クラスタCluster22は、上位装置であるプロセッサCPU30の都合によって、エンドポイントEP20が所有するリソースを割り振られたリソース群を示す。クラスタCluster22は、複数でも良い。ここでは、クラスタCluster22は、リソース221を少なくとも1つ含む。リソース221は、エンドポイントEP20が所有するリソースである。例えば、エンドポイントEP20がネットワークプロセッサNP:NetworkProcessor等であれば、リソース221としてマイクロエンジンME:MicroEngine等が考えられる。IOポートPort23は、スイッチe2eSW310に接続するためのポートである。[優先度制御情報設定]図11に示すシーケンス図を参照して、優先度制御情報設定の動作について説明する。図中では、e2eSW3は、スイッチe2eSW310を示す。Device1及びDevice2は、エンドポイントEP20を示す。CPU1及びCPU2は、プロセッサCPU30を示す。1ステップS101スイッチe2eSW310の分岐制御部VRC11は、エンドポイントEP20に対して、デバイスのリソース確認を行い、リソース管理テーブル16を作成する。2ステップS102スイッチe2eSW310の分岐制御部VRC11は、上位装置であるプロセッサCPU30からの必要リソース及び優先度に関する情報を確認し、RTI機能部12に対し、分岐テーブル123の作成と同時に、受信部122のテーブル類の設定を行う。受信部122のテーブル類とは、振り分けテーブル1225、送信許可テーブル1226、及び優先度テーブル1227を指す。受信部122は、データを受信した際、受信部122のテーブル類を参照することにより、エンドポイントEP20へのデータ転送を可能にする。同様に、スイッチe2eSW310の分岐制御部VRC11は、RTO機能部13に対し、分岐テーブル133の作成と同時に、受信部132のテーブル類の設定を行う。3ステップS103スイッチe2eSW310の分岐制御部VRC11は、上位装置であるプロセッサCPU30からの指示に従い、エンドポイントEP20に対して、上位装置であるプロセッサCPU30が必要とするコードをロードする。例えば、分岐制御部VRC11は、プロセッサCPU30から当該コードを受け付け、エンドポイントEP20にロードする。4ステップS104スイッチe2eSW310の分岐制御部VRC11は、上位装置であるプロセッサCPU30と制御データを共有する。5ステップS105スイッチe2eSW310の分岐制御部VRC11は、複数のエンドポイントEP20間でのE2Eの通信が可能となり、各エンドポイントEP20のリソースの接続を行う。6ステップS106また、スイッチe2eSW310の分岐制御部VRC11は、随時、上位装置であるプロセッサCPU30から優先度制御指示を受け付け、RTI機能部12に対し、分岐テーブル123や、受信部122のテーブル類を更新する。ここでは、上位装置であるプロセッサCPU30は、分岐テーブル123や、受信部122のテーブル類を更新するためのアクセスを随時実行する。スイッチe2eSW310の分岐制御部VRC11は、上位装置であるプロセッサCPU30からのデータのパケット情報の特定のフラグ優先度設定情報を含むことを示すを監視しており、該当するデータが到達したときに、データに格納されている優先度情報を基に、分岐テーブル123や、受信部122のテーブル類に対して更新処理を行う。同様に、スイッチe2eSW310の分岐制御部VRC11は、随時、上位装置であるプロセッサCPU30から優先度制御指示を受け付け、RTO機能部13に対し、分岐テーブル133や、受信部132のテーブル類を更新する。[データ転送]図12に示すシーケンス図を参照して、データ転送の動作について説明する。図中では、e2eSW3は、スイッチe2eSW310を示す。Device1及びDevice2は、エンドポイントEP20を示す。CPU1及びCPU2は、プロセッサCPU30を示す。1ステップS201スイッチe2eSW310のRTO機能部13の受信部133は、上位装置であるプロセッサCPU30から、エンドポイントEP20のリソースを利用するためのアクセス命令を受け付ける。2ステップS202スイッチe2eSW310のRTO機能部13の受信部132は、分岐テーブル133や、受信部132のテーブル類を参照して、転送先のエンドポイントEP20を選択し、データを転送する。3ステップS203スイッチe2eSW310のRTO機能部13の受信部132は、エンドポイントEP20での処理が完了した後、エンドポイントEP20から処理結果の返信を受け取り、メモリ134に格納する。スイッチe2eSW310のRTO機能部13の送信部131は、その処理結果をメモリ134から読み出し、分岐テーブル133を参照して、上位装置であるプロセッサCPU30に転送する。4ステップS204スイッチe2eSW310のRTI機能部12及びRTO機能部13は、あるエンドポイントEP20から、他のエンドポイントEP20へアクセスを行うための転送リクエストを中継することで、複数のエンドポイントEP20間のリソースの接続を維持する。このとき、スイッチe2eSW310のRTI機能部12の受信部122は、あるエンドポイントEP20からのデータをRTO機能部13のメモリ134に格納する。RTO機能部13の送信部131は、メモリ124から読み出し、エンドポイントEP20毎のFIFOに格納し、優先度が高く設定されたFIFOのデータを優先的に、他のエンドポイントEP20に送信する。5ステップS205スイッチe2eSW310のRTO機能部13の受信部132は、エンドポイントEP20での処理が完了した後、エンドポイントEP20から処理結果の返信を受け取り、メモリ134に格納する。スイッチe2eSW310のRTO機能部13の送信部131は、その処理結果をメモリ134から読み出し、分岐テーブル133を参照して、上位装置であるプロセッサCPU30に転送する。<第2実施形態>以下に、本発明の第2実施形態について説明する。本実施形態では、スイッチe2eSW310に対して優先度制御をする機能装置を外部に設けることにより、優先度制御をする。[優先度制御システムの構成]図13を参照して、本実施形態における優先度制御システムの構成例について説明する。本発明に係る優先度制御システムは、スイッチe2eSW310と、エンドポイントEP20と、プロセッサCPU30と、ルートコンプレックスRC40と、メモリMem50と、優先度制御装置60を含む。スイッチe2eSW310は、優先度制御装置60と連携可能であり、エンドポイントEP間通信を可能とするPCIeスイッチであれば良い。スイッチe2eSW310の構成は、第1実施形態と同様でも良いが、必須ではない。エンドポイントEP20、プロセッサCPU30、ルートコンプレックスRC40、及びメモリMem50については、基本的に、第1実施形態と同様である。優先度制御装置60は、個々のスイッチe2eSW310と連携しており、第1実施形態に示すスイッチe2eSW310における優先度制御を一元的に行う。図示しないが、優先度制御装置60は、第1実施形態に示すスイッチe2eSW310と同様に、分岐制御部VRC11と、RTIRoutingtoinside機能部12と、RTORoutingtooutside機能部13と、リソース管理テーブル16を備える。また、優先度制御装置60は、個々のスイッチe2eSW310と通信するために、PCIeポートPCIePort14及びIOポートPort15のうち、少なくとも1つを備える。分岐制御部VRC11、RTIRoutingtoinside機能部12、RTORoutingtooutside機能部13、PCIeポートPCIePort14、IOポートPort15、及びリソース管理テーブル16については、基本的に、第1実施形態と同様である。このように、本実施形態では、優先度制御をする機能装置を外部に設けるので、優先度制御対応となっていない上位装置でも、優先度制御ができる。<各実施形態の関係>なお、上記の各実施形態は、組み合わせて実施することも可能である。<本発明の特徴>以上のように、本発明に係る優先度制御システムは、IO間アクセスが可能で、エンドポイントEPのリソース管理ができるPCIeシステムにおいて、複数の上位装置からの要求を到着順に処理するのではなく、優先度制御をできるようにしたことを特徴としている。本発明に係る優先度制御システムでは、スイッチe2eSW3が優先度制御をしているので、例えば複数の上位装置が同時にアクセスした際にスイッチe2eSW3で処理待ち状態とするのではなく、優先度を高く設定された上位装置からのアクセスを優先的にエンドポイントEPへ転送する動作を取ることができる。その結果、システムとしての拡張性や処理能力の向上が期待できる。また、本発明に係る優先度制御システムでは、PCIeスイッチが、QoS制御できるように、送信部、受信部に複数のFIFOを持ち、優先度が設定されたFIFOに到着データを分配し、格納するようにする。これにより、システムとしてQoS制御ができ、実行処理の重いホスト側の要求に待たされることなく、別の処理が進行することができるようになる。本発明に係る優先度制御システムでは、優先度の制御ができるので、上位装置のニーズに合わせた通信処理をすることができる。また、本発明に係る優先度制御システムでは、複数のFIFOを持つことができるFIFO数は可変とすることで、上位装置の数に縛られることなく、受信部でのデータ処理を実施することができる。<備考>以上、本発明の実施形態を詳述してきたが、実際には、上記の実施形態に限られるものではなく、本発明の要旨を逸脱しない範囲の変更があっても本発明に含まれる。"