第1乃至第4のパッドと、前記第2のパッドと前記第4のパッドの間に接続される第1の抵抗と、前記第3のパッドと前記第4のパッドの間に接続される第2の抵抗と、前記第1のパッドと前記第2のパッドの間に接続される第1のスイッチと、前記第1及び第3のパッドを4端子法における電圧測定端子として、前記第2及び第4のパッドを4端子法における電流供給端子として、それぞれ使用し前記第1の抵抗の抵抗値を測定するテストモードへの遷移指示を含む制御信号に基づき、前記第1のスイッチをオンする制御回路と、を備えることを特徴とする半導体集積回路。さらに、前記第1のパッドと前記第3のパッドの間に接続される第2のスイッチを備え、前記制御回路は、前記第1及び第2のパッドを4端子法における電圧測定端子として、前記第3及び第4のパッドを4端子法における電流供給端子として、それぞれ使用し前記第2の抵抗の抵抗値を測定するテストモードへの遷移指示を含む制御信号に基づき、前記第1のスイッチをオフ、前記第2のスイッチをオンとする請求項1の半導体集積回路。前記第4のパッドは、グランド端子である請求項1又は2の半導体集積回路。前記第2のスイッチは、前記第1のパッドと接続されていることに代えて、前記第4のパッドと接続され、前記制御回路は、前記第1及び第3のパッドを4端子法における電圧測定端子として、前記第2及び第4のパッドを4端子法における電流供給端子として、それぞれ使用し前記第1の抵抗の抵抗値を測定するテストモードへの遷移指示を含む制御信号に基づき、前記第1のスイッチをオン、前記第2のスイッチをオフとする請求項2又は3の半導体集積回路。前記第2及び第3のパッドを介して、差動信号を受信する受信バッファを備える請求項1乃至4のいずれか一に記載の半導体集積回路。前記第2及び第3のパッドにより、差動信号を送信し、前記第1又は第2の抵抗のいずれかの抵抗のうち、少なくても1つの抵抗の抵抗値を測定する際には、出力ノードをハイインピーダンスに設定可能な送信ドライバを備える請求項2乃至4のいずれか一に記載の半導体集積回路。第5及び第6のパッドと、前記第5のパッドと前記第4のパッドの間に接続される第3の抵抗と、前記第6のパッドと前記第4のパッドの間に接続される第4の抵抗と、前記第1のパッドと前記第5のパッドの間に接続される第3のスイッチと、を備え、前記制御回路は、前記第1及び第6のパッドを4端子法における電圧測定端子として、前記第5及び第4のパッドを4端子法における電流供給端子として、それぞれ使用し前記第3の抵抗の抵抗値を測定するテストモードへの遷移指示を含む制御信号に基づき、前記第3のスイッチをオンする請求項1乃至5のいずれか一に記載の半導体集積回路。前記第1のパッドは、信号の入出力が可能な入出力パッドとしても使用可能である請求項1乃至7のいずれか一に記載の半導体集積回路。前記第4のパッドは前記第1のパッドと隣接してレイアウトされ、前記第1のパッドは、前記第2又は第3のパッドのいずれのパッドとも隣接してレイアウトされていない請求項8の半導体集積回路。前記第1及び第2の抵抗の抵抗値は変更可能である請求項2乃至9のいずれか一に記載の半導体集積回路。なお、上記先行技術文献の開示を、本書に引用をもって繰り込むものとする。以下の分析は、本発明の観点からなされたものである。上述のように、終端抵抗の抵抗値を測定する方法には、2端子法と4端子法が存在する。2端子法には、終端抵抗の抵抗値を測定する際に必要な端子数が少ないという利点がある。しかし、2端子法には、半導体集積回路の寄生抵抗の抵抗値が測定結果に反映されてしまうという問題がある。終端抵抗と寄生抵抗の抵抗値の大きさが極端に違う場合には、寄生抵抗の抵抗値が測定結果に反映されてしまっても、さほど問題となることがない。しかし、両者の抵抗値が近接していれば、寄生抵抗の影響を無視できない。例えば、USB3.0の通信規格では、終端抵抗の抵抗値は、96±24Ωと定められている差動信号使用時は1系統あたり、48±12Ω。ここで、寄生抵抗の抵抗値を数Ωと想定すれば、通信規格で定められた中心48Ωに対して、寄生抵抗の存在は無視することができない。寄生抵抗の抵抗値を7Ω程度と仮定すれば、15の測定誤差が含まれることになってしまう。即ち、寄生抵抗の抵抗値が測定精度に直接影響を与え、終端抵抗の測定誤差が大きくなり、結果として通信規格を満足しない半導体集積回路を製造してしまう可能性がある。従って、終端抵抗の測定には2端子法ではなく、寄生抵抗の影響を受けない4端子法を用いることが望ましい。しかし、4端子法を採用するためには、終端抵抗の測定に必要な端子数が増加するという問題がある。半導体集積回路に含まれる終端抵抗を4端子法で測定しようとすれば、特許文献1が開示するように、複数の専用端子バンプ、又は、パッドが必要となる。半導体集積回路のプロセスを微細化するのとは異なり、パッドを小さくすることは困難であり、4端子法を採用することで、半導体集積回路のチップサイズは増加してしまう。そのため、半導体集積回路のチップサイズ増加を抑制しつつ、終端抵抗の抵抗値を高精度で測定可能な半導体集積回路が、望まれる。本発明の第1の視点によれば、第1乃至第4のパッドと、前記第2のパッドと前記第4のパッドの間に接続される第1の抵抗と、前記第3のパッドと前記第4のパッドの間に接続される第2の抵抗と、前記第1のパッドと前記第2のパッドの間に接続される第1のスイッチと、前記第1及び第3のパッドを4端子法における電圧測定端子として、前記第2及び第4のパッドを4端子法における電流供給端子として、それぞれ使用し前記第1の抵抗の抵抗値を測定するテストモードへの遷移指示を含む制御信号に基づき、前記第1のスイッチをオンする制御回路と、を備える半導体集積回路が提供される。本発明の第1の視点によれば、半導体集積回路のチップサイズ増加を抑制しつつ、終端抵抗の抵抗値を高精度で測定可能な半導体集積回路が、提供される。初めに、図1を用いて一実施形態の概要について説明する。なお、この概要に付記した図面参照符号は、理解を助けるための一例として各要素に便宜上付記したものであり、本発明を図示の態様に限定することを意図するものではない。上述のように、半導体集積回路に含まれる終端抵抗の抵抗値を2端子法によって測定すると測定精度が悪化するという問題がある。一方、4端子法によって測定をするためには、必要となる端子が増加し、半導体集積回路のチップサイズが増加するという問題がある。そのため、半導体集積回路のチップサイズ増加を抑制しつつ、終端抵抗の抵抗値を高精度で測定可能な半導体集積回路が、望まれる。そこで、一例として図1に示す半導体集積回路100を提供する。図1に示す半導体集積回路100は、第1のパッド101と、第2のパッド102と、第3のパッド103と、第4のパッド104と、第2のパッド102と第4のパッド104の間に接続される第1の抵抗105と、第3のパッド103と第4のパッド104の間に接続される第2の抵抗106と、第1のパッド101と第2のパッド102の間に接続される第1のスイッチ107と、第1のパッド101及び第3のパッド103を4端子法における電圧測定端子として、第2のパッド102及び第4のパッド104を4端子法における電流供給端子として、それぞれ使用し第1の抵抗105の抵抗値を測定するテストモードへの遷移指示を含む制御信号に基づき、第1のスイッチ107をオンする制御回路110と、を備える。図1に示す半導体集積回路100は、第4のパッド104をグランド端子として使用し、第2のパッド102及び第3のパッド103でデータの受信又は、送信を可能とする。この場合、第1の抵抗105及び第2の抵抗106は終端抵抗として機能し、その一端がグランドに終端されている。このような構成を持つ半導体集積回路の第1の抵抗を精度良く測定するために、第1のパッド101及び第1のスイッチ107を追加する。追加した第1のパッド101を含めて、第1の抵抗105の抵抗値を、4端子法により測定する。具体的には、第1のパッド101と第3のパッド103に電圧測定用モニタを接続し、第2のパッド102と第4のパッド104に測定用電流源を接続する。そして、外部から供給される制御信号に基づいて第1のスイッチをオンする。すると、電圧測定用モニタの入力インピーダンスは極めて高いため、測定用電流源から供給された電流のほぼ全てが第1の抵抗105に流れることになる。従って、電圧測定用モニタで測定できる電圧は第1の抵抗105の電圧降下にほぼ等しく、測定電圧から第1の抵抗105の抵抗値を正確に測定することができる。このように、半導体集積回路100は、第1の抵抗105の抵抗値を4端子法により測定可能であるが、そのために追加するパッドは第1のパッド101のみである。従って、半導体集積回路100のチップサイズ増加を抑制することができる。即ち、チップサイズ増加を抑制しつつ、終端抵抗の抵抗値を高精度で測定可能な半導体集積回路100を提供することができる。本発明において下記の形態が可能である。[形態1]上記第1の視点に係る半導体集積回路のとおりである。[形態2]前記半導体集積回路は、さらに、前記第1のパッドと前記第3のパッドの間に接続される第2のスイッチを備え、前記制御回路は、前記第1及び第2のパッドを4端子法における電圧測定端子として、前記第3及び第4のパッドを4端子法における電流供給端子として、それぞれ使用し前記第2の抵抗の抵抗値を測定するテストモードへの遷移指示を含む制御信号に基づき、前記第1のスイッチをオフ、前記第2のスイッチをオンとすることが好ましい。[形態3]前記第4のパッドは、グランド端子であることが好ましい。[形態4]前記第2のスイッチは、前記第1のパッドと接続されていることに代えて、前記第4のパッドと接続され、前記制御回路は、前記第1及び第3のパッドを4端子法における電圧測定端子として、前記第2及び第4のパッドを4端子法における電流供給端子として、それぞれ使用し前記第1の抵抗の抵抗値を測定するテストモードへの遷移指示を含む制御信号に基づき、前記第1のスイッチをオン、前記第2のスイッチをオフとすることが好ましい。[形態5]前記第2及び第3のパッドを介して、差動信号を受信する受信バッファを備えることが好ましい。[形態6]前記半導体集積回路は、前記第2及び第3のパッドにより、差動信号を送信し、前記第1又は第2の抵抗のいずれかの抵抗のうち、少なくても1つの抵抗の抵抗値を測定する際には、出力ノードをハイインピーダンスに設定可能な送信ドライバを備えることが好ましい。[形態7]前記半導体集積回路は、第5及び第6のパッドと、前記第5のパッドと前記第4のパッドの間に接続される第3の抵抗と、前記第6のパッドと前記第4のパッドの間に接続される第4の抵抗と、前記第1のパッドと前記第5のパッドの間に接続される第3のスイッチと、を備え、前記制御回路は、前記第1及び第6のパッドを4端子法における電圧測定端子として、前記第5及び第4のパッドを4端子法における電流供給端子として、それぞれ使用し前記第3の抵抗の抵抗値を測定するテストモードへの遷移指示を含む制御信号に基づき、前記第3のスイッチをオンすることが好ましい。[形態8]前記第1のパッドは、信号の入出力が可能な入出力パッドとしても使用可能であることが好ましい。[形態9]前記第4のパッドは前記第1のパッドと隣接してレイアウトされ、前記第1のパッドは、前記第2又は第3のパッドのいずれのパッドとも隣接してレイアウトされていないことが好ましい。[形態10]前記第1及び第2の抵抗の抵抗値は変更可能であることが好ましい。以下に具体的な実施の形態について、図面を参照してさらに詳しく説明する。第1の実施形態に係る半導体集積回路の説明に先立ち、終端抵抗を含む半導体集積回路と、終端抵抗の抵抗値を測定する検査装置について説明する。図2は、半導体集積回路1とその検査装置2の接続の一例を示す図である。図2に示すとおり、半導体集積回路1に含まれる終端抵抗を4端子法によって測定するためには、4つの測定端子が必要になる。さらに、半導体集積回路1の動作状態を制御する制御信号が検査装置2から半導体集積回路1に対して供給される。検査装置2は、半導体集積回路1に含まれる終端抵抗を測定した後、通信規格を満足するように終端抵抗の抵抗値を決定する。決定した抵抗値調整値に関する情報は、半導体集積回路1の内部で記憶される。そして、半導体集積回路1が通常動作する際は、内部に記憶した調整値に基づき、終端抵抗の抵抗値が変化する。図3は、半導体集積回路1のレイアウトの一例を示す図である。なお、説明の簡略化のため、図3においては、終端抵抗の測定及び調整に必要なモジュールのみを記載している。半導体集積回路1には、受信バッファ10と、終端抵抗ブロック20及び21と、制御回路30と、調整値記憶部40が含まれている。非反転信号及び反転信号は、それぞれ終端抵抗ブロック20及び21により終端されている。さらに、半導体集積回路1には、7個のパッド50~56が含まれている。ここで、パッド50及び51は、グランド端子として機能する。パッド52及びパッド53は、終端抵抗ブロック20及び21の抵抗値を4端子法によって測定するために設けられた端子である。パッド54により、非反転信号を受け付ける。その後、非反転信号は受信バッファ10に入力され、受信バッファ10を介して半導体集積回路1の内部回路図3において図示せずに送られる。反転信号も同様に、パッド55を介して、内部回路に送られる。検査装置2が供給する制御信号は、パッド56により受け付ける。なお、以降の説明において、パッド50をパッドGND1、パッド51をパッドGND2、パッド52をパッドMONI1、パッド53をパッドMONI2、パッド54をパッドRXP、パッド55をパッドRXN、パッド56をパッドTESTCNT、と表記する。制御回路30は、検査装置2が供給する制御信号を、パッドTESTCNTを介して受け付ける。制御信号の伝達には、信号をシリアルで送信する方法や、パラレルで送信する方法などが考えられるが、いずれであっても良い。さらに、シリアルで信号を送信する際に使用する方式もどのような方式であっても良い。例えば、クロック同期、UARTUniversalAsynchronousReceiverTransmitter等の方式を用いることができる。制御回路30は、供給された制御信号に基づいて終端抵抗ブロック20及び21の抵抗値を変更する。調整値記憶部40は、検査装置2が決定した終端抵抗ブロック20及び21の調整値を記憶する。調整値記憶部40は、半導体集積回路1に対する電源供給が停止しても、情報の記憶が可能な不揮発性メモリ等であることが望ましい。より具体的には、調整値記憶部40としてPROMProgrammableROMを使用することや、調整値記憶部40をヒューズにより構成すること等が考えられるが、これらに限定されない。図4は、半導体集積回路1の受信バッファ10の周辺回路の一例を示す図である。図4において図3と同一構成要素には、同一の符号を付し、その説明を省略する。なお、図4では制御回路30の記載を省略している。パッドRXPと受信バッファ10の非反転入力は、ESDElectroStaticDischarge保護回路60を介して接続されている。パッドRXNと受信バッファ10の反転入力も同様に、ESD保護回路61を介して接続されている。さらに、終端抵抗ブロック20の一端は、パッドRXPとESD保護回路60の間のノードS01に接続され、他の一端は接地されているノードS03。終端抵抗ブロック21も同様に、ノードS02とノードS03の間に接続されている。なお、各パッドから延伸する配線には寄生抵抗が存在し、図4では各パッドに対応した寄生抵抗RS1~RS6を記載している。例えば、寄生抵抗RS1はパッドMONI2から延伸する配線に対応した寄生抵抗である。次に、終端抵抗ブロック20の抵抗値を4端子法による測定について説明する。この場合には、測定用電流源をパッドGND1とパッドRXPに接続する図4参照。さらに、電圧測定用メータをパッドGND2及びパッドMONI1に接続する。ここで、電圧測定用メータの入力インピーダンスは極めて大きいと仮定すれば、寄生抵抗RS2及びRS5には殆ど電流は流れない。従って、電圧測定用メータで計測できる電圧は、ほぼ終端抵抗ブロック20における電圧降下と等しいとみなすことができるため、終端抵抗ブロック20の抵抗値を正確に測定することができる。終端抵抗ブロック21の抵抗値を4端子法により測定する場合も同様に、パッドGND1とパッドRXNに測定用電流源を接続し、パッドGND2とパッドMONI2を電圧測定用メータに接続する。なお、終端抵抗ブロック20及び21の抵抗値を2端子法により測定する場合には、パッドGND2、パッドMONI1及びパッドMONI2は不要である。例えば、終端抵抗ブロック20の抵抗値を測定する場合には、測定用電流源及び電圧測定用メータをパッドGND1とパッドRXPに接続することになる。しかし、上述したように、2端子法による測定では寄生抵抗の影響が無視できず、終端抵抗ブロック20及び21の抵抗値を正確に測定できないため適切ではない。[第1の実施形態]本発明の第1の実施形態について、図面を用いてより詳細に説明する。図5は、本実施形態に係る半導体集積回路3のレイアウトの一例を示す図である。図5において図3と同一構成要素には、同一の符号を付し、その説明を省略する。半導体集積回路3においても、終端抵抗ブロック20及び21の抵抗値を4端子法により測定可能である。図3及び図5を相互に比較することによって、半導体集積回路3ではパッドが削減されているのが分かる。具体的には、パッドGND1又はパッドGND2のいずれかのグランド端子と、パッドMONI1又はパッドMONI2のいずれかの測定端子が不要である。なお、以降の説明では、パッドGND1をパッドGNDとし、パッドMONI1をパッドMONIとして説明する。図6は、半導体集積回路3の受信バッファ10の周辺回路の一例を示す図である。図6において図4と同一構成要素には、同一の符号を付し、その説明を省略する。図6と図4の相違点は、ノードS01とパッドMONIの間にスイッチ70を配置し、ノードS02とパッドMONIの間にスイッチ71を配置している点である。また、スイッチ70及び71は、制御回路30によりオンオフが制御可能である。なお、スイッチ70及び71には、CMOSスイッチトランスファーゲートを用いることができる。次に、半導体集積回路3の終端抵抗ブロック20及び21の抵抗値を測る方法について説明する。ここでは、終端抵抗ブロック20の抵抗値を測定する方法について説明する。図7は、終端抵抗ブロック20を測定する際の半導体集積回路3と検査装置2の接続の一例を示す図である。図7に示すように、終端抵抗ブロック20の抵抗値を測定する際には、パッドRXP及びパッドGNDに測定用電流源を接続し、パッドMONI及びパッドRXPに電圧測定用モニタを接続する。このような接続にしたうえで、検査装置2からパッドTESTCNTに対して制御信号を出力する。パッドTESTCNTを介して制御信号を受け付けた制御回路30は、スイッチ70をオン、スイッチ71をオフとする。すると、測定用電流源から供給された電流の大半は終端抵抗ブロック20に流れることになる図7の実線で示す矢印。電圧測定用モニタの入力インピーダンスは非常に高いため、スイッチ70や終端抵抗ブロック21に電流が流れることはないためである図7の点線で示す矢印。スイッチ70や終端抵抗ブロック21には電流が流れることはないので、電圧測定用モニタで計測できる電圧は終端抵抗ブロック20における電圧降下とほぼ等しいことになる。測定用電流源から供給する電流値は既知の値であるため、測定電圧/供給電流を計算すれば終端抵抗ブロック21の抵抗値を正確に測定することができる。即ち、終端抵抗ブロック20の抵抗値を4端子法により測定しているため、寄生抵抗RS1及びRS4の抵抗値が測定精度に影響することがない。なお、終端抵抗ブロック21を測定する際には、パッドRXNに測定用電流源を接続、パッドMONIとパッドRXPの間に電圧測定用モニタを接続、スイッチ70をオフ、スイッチ71をオンとすれば良い。その結果、終端抵抗ブロック21の抵抗値を正確に測定することができる。続いて、検査装置2が半導体集積回路3に含まれる終端抵抗ブロック20及び21の抵抗値を測定した後、どのようにして終端抵抗ブロック20及び21の抵抗値を決定するかについて説明する。図8は、終端抵抗ブロック20の内部構成の一例を示す図である。上述のように、終端抵抗ブロック20及び21は、その抵抗値が変更可能に構成されている。なお、終端抵抗ブロック20及び21は、同一の構成をしているため、終端抵抗ブロック21に関する説明は省略する。終端抵抗ブロック20は、抵抗群201と、調整用抵抗RT01~RT10と、Nチャンネル型MOSトランジスタN01~N10から構成されている。抵抗群201には、20個の抵抗R01~R20が含まれ、これらの抵抗は並列に接続されている。また、調整用抵抗RT01~RT10についても、抵抗群201に含まれる抵抗と並列になるように接続されている。ただし、それぞれの調整用抵抗RT01~RT10の有効無効をNチャンネル型MOSトランジスタN01~N10により制御可能となっている。より具体的には、Nチャンネル型MOSトランジスタN01~N10それぞれのゲート端子図8では、端子C1~C10に印加する電圧によって、調整用抵抗RT01~RT10の有効無効を決定する。終端抵抗ブロック20をこのような構成にすることで、その抵抗値を必要な精度で調整可能にしている。例えば、抵抗群201に含まれる抵抗R01~R20の抵抗値と、調整用抵抗RT01~RT10の抵抗をそれぞれ1250Ωとする。ここで、Nチャンネル型MOSトランジスタN01~N10の全てがオフの場合における終端抵抗ブロック20の抵抗値合成抵抗は、1250Ωを20個並列にした抵抗値に等しいので、1250Ω/20=62.5Ωとなる。一方、Nチャンネル型MOSトランジスタN01~N10の全てがオンの場合における終端抵抗ブロック20の抵抗値合成抵抗は、1250Ωを30個並列にした抵抗値に等しいので、1250Ω/30=41.7Ωとなる。なお、上記の計算は、Nチャンネル型MOSトランジスタN01~N10のオン抵抗は、1250Ωに対して十分小さいものと仮定している。図9は、調整用抵抗RT01~RT10のうち、有効にした調整用抵抗の個数と終端抵抗ブロック20の抵抗値との関係を示す図である。図9では、Nチャンネル型MOSトランジスタN01~N10のオン抵抗を1Ω、10Ω、100Ωとそれぞれ仮定し、最終的な終端抵抗ブロック20の抵抗値を縦軸に示している。図9から明らかなとおり、Nチャンネル型MOSトランジスタN01~N10のオン抵抗が、抵抗群201に含まれる抵抗R01~R20の抵抗値の10以内125Ω以下に収まっていれば、終端抵抗ブロック20の抵抗値に殆ど影響を与えない。このように、Nチャンネル型MOSトランジスタN01~N10のオン抵抗が、終端抵抗ブロック20に含まれる各抵抗の抵抗値に対して十分小さい場合に、オン抵抗の値が調整精度に大きく影響を与えることはない。しかしながら、Nチャンネル型MOSトランジスタN01~N10のオン抵抗を、十分小さくすることができない場合も想定される。MOSトランジスタのオン抵抗は、チャンネル長L、チャンネル幅W、ゲートソース間電圧によって定まる。オン抵抗は、チャンネル長Lとチャンネル幅Wの比L/Wに比例するのでチャンネル幅Wを大きくすることで、オン抵抗を下げることが可能である。しかし、チャンネル幅Wを大きくするとMOSトランジスタの寄生容量も増大してしまう。その結果、高周波領域でのインピーダンスが低下する。USB3.0等のリターンロス特性規格には、周波数に関する項目も含まれるため許容できる寄生容量に上限が存在する。このような制限により、MOSトランジスタのチャンネル幅Wを大きくできない場合には、Nチャンネル型MOSトランジスタN01~N10のオン抵抗を十分小さくできない。発明者らは、このような場合の対策を以下のとおり検討した。[対策1]Nチャンネル型MOSトランジスタN01~N10のオン抵抗を実測し、有効にする調整用抵抗RT01~RT10の数に反映させる。この場合には、終端抵抗ブロック20に含まれるNチャンネル型MOSトランジスタN01~N10を順次オンし、その都度、終端抵抗ブロック20の抵抗値を測定する。例えば、Nチャンネル型MOSトランジスタN01のみをオンとして、終端抵抗ブロック20の抵抗値を測定する。すると、抵抗群201の合成抵抗と、調整用抵抗RT01と、Nチャンネル型MOSトランジスタN01のオン抵抗により定まる抵抗値が測定できる。抵抗群201の合成抵抗と調整用抵抗RT01の抵抗値は設計段階で定めているので、測定結果からNチャンネル型MOSトランジスタN01のオン抵抗が測定できることになる。次に、Nチャンネル型MOSトランジスタN02のみをオンとし、終端抵抗ブロック20の抵抗値の測定結果からNチャンネル型MOSトランジスタN02のオン抵抗を測定するこのような測定を繰り返し、Nチャンネル型MOSトランジスタN01~N10のオン抵抗を実測する。Nチャンネル型MOSトランジスタN01~N10のオン抵抗が全て把握できれば、目的とする終端抵抗ブロック20の抵抗値を得るために有効にしなければならない調整用抵抗RT01~RT10が定まる。[対策2]対策2では、Nチャンネル型MOSトランジスタN01~N10のオン抵抗を、終端抵抗ブロック20の抵抗値を測定することで推測する。具体的には、Nチャンネル型MOSトランジスタN01~N10を全てオンした状態で、終端抵抗ブロック20の抵抗値を測定する。次に、Nチャンネル型MOSトランジスタN01~N10を全てオフした状態で、終端抵抗ブロック20の抵抗値を測定する。Nチャンネル型MOSトランジスタN01~N10を全てオンした状態で、終端抵抗ブロック20の抵抗値を測定すれば、測定結果には全てのオン抵抗が含まれることになる。一方、Nチャンネル型MOSトランジスタN01~N10を全てオフした状態で、終端抵抗ブロック20の抵抗値を測定すれば、測定結果にはオン抵抗が含まれない。これら2つの測定結果から、Nチャンネル型MOSトランジスタN01~N10の各オン抵抗は等しいものとして、Nチャンネル型MOSトランジスタ1個あたりのオン抵抗を計算推定する。Nチャンネル型MOSトランジスタN01~N10のオン抵抗が推定できれば、目的とする終端抵抗ブロック20の抵抗値を得るために有効にしなければならない調整用抵抗RT01~RT10が定まる。[対策3]対策1及び2とは異なり、終端抵抗ブロック20の構成を変更して、その調整範囲を拡大することも考えられる。例えば、調整用抵抗の抵抗値を大きくし、Nチャンネル型MOSトランジスタのオン抵抗を相対的に小さくしたうえで、調整用抵抗の本数を増加させることが考えられる。次に、終端抵抗ブロック20及び21の抵抗値の相互関係について説明する。終端抵抗ブロック20及び21の抵抗値の調整には、終端抵抗ブロック20及び21の抵抗値を測定し、それぞれの抵抗値の絶対値が予め定められた規格内に収まるように調整する方法が考えられる。即ち、終端抵抗ブロック20及び21を独立して調整する方法である。ここで、通信信号の品質を向上させるという観点からは、終端抵抗の相対精度は高い方が望ましい。そこで、初めに終端抵抗ブロック20の抵抗値が規格に収まるように調整し、次に、終端抵抗ブロック20と21の抵抗値の比率が一定の範囲内に収まるように調整する方法も考えられる。即ち、終端抵抗ブロック20の抵抗値に基づいて、終端抵抗ブロック21の抵抗値を両者の抵抗値の相対精度が一定の範囲内に収まるように調整する方法である。このような方法を採用すれば、終端抵抗ブロック20及び21の抵抗値を規格内に収めると共に、相対精度を向上させることができる。以上のようにして、検査装置2は終端抵抗ブロック20及び21の抵抗値を決定する。決定した抵抗値調整値は、個々の半導体集積回路に記憶される。より具体的には、各半導体集積回路に含まれる調整値記憶部40に、その半導体集積回路に対応した調整値を書き込むことが必要になる。その際の書き込み方法としては、専用の機器を用いて半導体集積回路に含まれる調整値記憶部40に直接制御回路30を介さずアクセスすることが考えられる。例えば、調整値記憶部40をヒューズによって構成し、調整値記憶部40のヒューズの状態接続又は切断とNチャンネル型MOSトランジスタN01~N10の状態オン又はオフを結びつけ、ヒューズの状態を直接変更する必要なヒューズを溶融する。若しくは、制御回路30を介して調整値を調整値記憶部40に書き込むことも勿論可能である。さらに、調整値記憶部40に調整値を書き込む工程は、半導体集積回路3のウェハテストで行うことが好適である。ウェハ状態であれば、多数の半導体集積回路に対して、効率的にアクセスすることが可能なためである。なお、本実施形態に係る半導体集積回路3では、終端抵抗ブロック20及び21はプルダウン型の終端抵抗として説明した。しかし、終端抵抗ブロック20及び21が、プルアップ型の終端抵抗であっても、同様に、その抵抗値を正確に測定することが可能である。しかし、この場合には、電源端子をパッドGNDの代わりに使用するための対応が必要になる。例えば、半導体集積回路3がP型基板を用いるCMOS構造を採用していれば、測定用のグランド端子をかなりの自由度を持って設置することが可能である。基板から直接、接地電圧を取り出すことができるためである。しかし、同様のことを電源端子については行うことができないので、プルアップ型の終端抵抗を使用する場合には、半導体集積回路3の内部に電源電圧を取り出す領域を設けるなどの対応が必要になる。以上のように、終端抵抗を備える半導体集積回路3に対して、4端子測定用のパッドMONIと2つのスイッチ70及び71を追加する。このパッドMONIと、通信データを受け付けるパッドRXP及びRXNと、パッドGNDの4端子を用いて、終端抵抗ブロック20及び21の抵抗値を4端子法により測定する。4端子法を用いて抵抗値の測定を行っているため、半導体集積回路3の内部に存在する寄生抵抗の影響を受けず、終端抵抗ブロック20及び21の抵抗値を高精度に測定することができる。また、単に4端子法を適用する場合図3及び図4参照と比較して、必要なパッドが減少しているので、チップサイズの増加を抑制することができる。なお、半導体集積回路3では2つのスイッチ70及び71が追加となるが、これらはCMOSスイッチにより実現できるので、基板面積の増加は極めて限定的である。即ち、半導体集積回路のチップサイズ増加を抑制しつつ、終端抵抗の抵抗値を高精度で測定可能な半導体集積回路が、提供できる。さらに、半導体集積回路3と接続する検査装置2は、既存の設備に対して変更を加えずに使用することができる。そのため、本実施形態に係る半導体集積回路3に含まれる終端抵抗の抵抗値を測定するために追加の投資が必要になることもない。[第2の実施形態]続いて、第2の実施形態について図面を参照して詳細に説明する。本実施形態に係る半導体集積回路4のレイアウトは、半導体集積回路3と相違する点はないので、半導体集積回路4についての図5相当する説明は省略する。図10は、本実施形態に係る半導体集積回路4の受信バッファ10の周辺回路の一例を示す図である。図10において図6と同一構成要素には、同一の符号を付し、その説明を省略する。図10と図6の相違点は、スイッチ71の一端がパッドMONIに接続されているのではなく、接地されている点である。ここで、半導体における2つの抵抗の抵抗値は、互いに距離が離れているほど、ばらつきが大きくなる。図11は、半導体集積回路を含むウェハの一例を示す図である。図11において、格子状の各ブロックが半導体集積回路を示している。図11の半導体集積回路A1とA2のそれぞれに含まれる抵抗の抵抗値を比較すれば、その抵抗値の違いは比較的大きいものと推定できる。しかし、半導体集積回路A1又は、A2の内部に存在する抵抗同士のばらつきは一定の範囲内に収まっていると推測することができる。本実施形態に係る半導体集積回路4では、終端抵抗ブロック20の抵抗値を測定し、終端抵抗ブロック21の抵抗値は、終端抵抗ブロック20の抵抗値から大きく乖離しないという前提で、終端抵抗ブロック21の抵抗値を測定しない。より具体的には、終端抵抗ブロック21の抵抗値は終端抵抗ブロック20の抵抗値に一致させるように調整する。なお、半導体集積回路4からスイッチ71を削除することも可能であるが、リターンロス特性規格においてインピーダンスバランスが規定されていることを考慮すれば、半導体集積回路4の内部に配置し、接地しておくことが望ましい。即ち、高周波領域におけるインピーダンスバランスを確保するためには、半導体集積回路4の回路構成もバランスが取れていることが必要だからである。以上のように、終端抵抗ブロック20及び21の周辺レイアウトのバランスを取ることによって、終端抵抗ブロック20及び21の相対精度を確保する。終端抵抗ブロック20及び21の相対精度を確保したうえで、終端抵抗ブロック21の抵抗値を終端抵抗ブロック20の抵抗で代表することで、ウェハテスト等に必要な時間を短縮することができる。[第3の実施形態]続いて、第3の実施形態について図面を参照して詳細に説明する。本実施形態に係る半導体集積回路5は、データの送信用に用いられる半導体集積回路である。そのため、第1の実施形態に係る半導体集積回路3が備える受信バッファ10に代えて、送信ドライバ80を備えている。また、パッドRXP及びRXNは、データ送信用のパッドとして機能する以降、パッドTXP、パッドTXNと呼ぶ。図12は、本実施形態に係る半導体集積回路5の送信ドライバ80の周辺回路の一例を示す図である。図12において図6と同一構成要素には、同一の符号を付し、その説明を省略する。送信機に使用される半導体集積回路5であっても、その内部の終端抵抗ブロック20及び21を、第1の実施形態において説明した方法と同様に、4端子法でよって測定することができる。ただし、終端抵抗ブロック20及び21の抵抗を測定する際には、制御回路30から送信ドライバ80の出力状態をハイインピーダンスに設定することが望ましい。何故ならば、送信ドライバ80の出力状態がハイインピーダンスでなければ、パッドTXPを介して測定用電流源から供給される電流が送信ドライバ80の非反転出力端子に分流されてしまい、電圧測定用モニタにおける測定結果に誤差が生じるためである。[第4の実施形態]続いて、第4の実施形態について図面を参照して詳細に説明する。本実施形態に係る半導体集積回路6は、送信機能及び受信機能を備える半導体集積回路である。図13は、本実施形態に係る半導体集積回路6のレイアウトの一例を示す図である。図13において図5と同一構成要素には、同一の符号を付し、その説明を省略する。図13は、図5に示す半導体集積回路3のレイアウトに対して、送信機能に必要な送信ドライバ80と、送信ドライバ80とパッドTXP及びTXNの間に配置される終端抵抗ブロック20及び21を追加している。なお、調整値記憶部40aは、送受信側のそれぞれに対応した終端抵抗ブロック20及び21の調整値を記憶する。本実施形態に係る半導体集積回路6では、送信側と受信側のそれぞれについて、終端抵抗ブロック20及び21の抵抗値を第1及び第2の実施形態において説明した方法により測定する。ここで、受信バッファ10のインピーダンスよりも、送信ドライバ80のインピーダンスは低いことが多い。このような場合に、送信側と受信側で独立して終端抵抗ブロック20及び21の抵抗値が調整可能であると、その抵抗値を柔軟に変更することができる。[第5の実施形態]続いて、第5の実施形態について図面を参照して詳細に説明する。本実施形態に係る半導体集積回路7も、送信機能及び受信機能を備える半導体集積回路である。図14は、本実施形態に係る半導体集積回路7のレイアウトの一例を示す図である。図14において図13と同一構成要素には、同一の符号を付し、その説明を省略する。図13と図14の相違点は、各パッドの位置関係を変更パッドGNDの位置を変更した点と、パッドMONIを汎用の入出力パッド以下、パッドIOと表記と兼用している点である。ここで、パッドGNDは半導体集積回路7で共通して使用されるパッドであるので、その位置がどこであっても終端抵抗ブロック20及び21の測定には影響をしない。しかし、パッドMONIとして使用するパッドIOが、パッドRXP及びRXNやパッドTXP及びTXNに隣接していると、パッドIOパッドMONIから送受信データにノイズが重畳する恐れがある。そこで、パッドIOパッドMONIをパッドRXP等から分離すると共に、これらの間にパッドGNDを配置し、グランド配線によるシールド効果を期待する。従って、汎用の入出力パッドをパッドMONIとして兼用する場合には、図14に示す配置が好適であると言える。このように、汎用の入出力パッドを4端子測定用のパッドとして兼用することで、チップサイズの増加をより抑制することができる。以上、第1乃至第5の実施形態において説明した半導体集積回路は、受信機、送信機、送受信機のいずれにも使用することができる。より具体的には、USB3.0等の高速シリアル通信用のSerDesSerializer/Deserializerマクロへの適用が好適である。さらに、パラレル通信を用いる場合であっても、終端抵抗を含むシステムへ適用が可能である。なお、引用した上記の特許文献の開示は、本書に引用をもって繰り込むものとする。本発明の全開示請求の範囲を含むの枠内において、さらにその基本的技術思想に基づいて、実施形態ないし実施例の変更調整が可能である。また、本発明の請求の範囲の枠内において種々の開示要素各請求項の各要素、各実施例の各要素、各図面の各要素等を含むの多様な組み合わせ、ないし、選択が可能である。すなわち、本発明は、請求の範囲を含む全開示、技術的思想にしたがって当業者であればなし得るであろう各種変形、修正を含むことは勿論である。