"集積回路内での使用のためのシステムであって、正の入力ノードおよび負の入力ノードを含む入力差動対と、前記入力差動対に結合される電流源とを備え、前記電流源は、予め定められたバイアス電流を提供し、前記システムは、第1の能動デバイスおよび第2の能動デバイスを含むカレントミラーをさらに備え、前記第1の能動デバイスのドレイン端子は出力ノードを含み、前記システムは、前記第1および第2の能動デバイスの各々のゲート端子に結合されたソース端子と、前記第2の能動デバイスのドレイン端子に結合されたゲート端子と、電圧源に結合されたドレイン端子とを含むバイアシングトランジスタデバイスをさらに備え、前記バイアシングトランジスタデバイスは、前記カレントミラーと相互補完的である、システム。前記入力差動対は、第1のカスコード入力トランジスタデバイスと直列に結合された第1の入力トランジスタデバイスと、第2のカスコード入力トランジスタデバイスに直列に結合された第2の入力トランジスタデバイスとを含むカスコード入力差動対として実現される、請求項1に記載のシステム。前記カスコード入力差動対は、前記第1および第2の入力トランジスタデバイスの各々のソース端子に結合されるソース端子と、前記第1および第2のカスコード入力トランジスタデバイスの各々のゲート端子に結合されるドレイン端子とを含むダイオード接続トランジスタをさらに含む、請求項2に記載のシステム。前記ダイオード接続トランジスタは、前記第1および第2のカスコード入力トランジスタデバイスのゲート-ソース電圧に応じた大きさとされる、請求項3に記載のシステム。前記第1の能動デバイスは、第1のトランジスタデバイスおよび第1のカスコードトランジスタデバイスを含み、前記第1のトランジスタデバイスのゲート端子は、前記第2の能動デバイスのゲート端子および前記バイアシングトランジスタデバイスのソース端子に結合され、前記第1のカスコードトランジスタデバイスのゲート端子はバイアス電圧に結合され、前記第1のカスコードトランジスタデバイスのドレイン端子は、出力ノードを含む、請求項1~4のいずれか1項に記載のシステム。前記第2の能動デバイスは、第2のトランジスタデバイスおよび第2のカスコードトランジスタデバイスを含み、前記第2のトランジスタデバイスのゲート端子は、前記第2のカスコードトランジスタデバイスのゲート端子、前記第1のトランジスタデバイスのゲート端子、および前記バイアシングトランジスタデバイスのソース端子に結合され、前記第2のカスコードトランジスタデバイスのドレイン端子は、前記バイアシングトランジスタデバイスのゲート端子に結合される、請求項5に記載のシステム。増幅器をさらに備え、前記増幅器は、前記第2のトランジスタデバイスのドレイン端子に結合された非反転入力ノードと、前記第1のトランジスタデバイスのドレイン端子に結合された反転入力ノードと、前記第1のカスコードトランジスタデバイスのゲート端子に結合された出力とを含み、前記増幅器は、前記第1のカスコードトランジスタデバイスのゲート端子に前記バイアス電圧を提供する、請求項6に記載のシステム。前記負の入力ノードは、前記出力ノードに結合されてユニティゲインアンプを形成する、請求項1~4のいずれか1項に記載のシステム。前記入力差動対は、N型金属酸化物半導体NMOSデバイスを含み、前記第1の能動デバイスは、カスコードP型金属酸化物半導体PMOSデバイスを含み、前記第2の能動デバイスは、第2のカスコードPMOSデバイスを含み、前記カレントミラーは、第1のPMOSデバイスおよび第2のPMOSデバイスをさらに含み、前記バイアシングトランジスタデバイスは、前記第1のPMOSデバイス、前記第2のPMOSデバイス、および前記第2のカスコードPMOSデバイスの各々のゲート端子に結合されるソース端子と、前記第2のカスコードPMOSデバイスのドレイン端子に結合されるゲート端子と、電圧源に結合されるドレイン端子とを含む、請求項1~4のいずれか1項に記載のシステム。増幅器をさらに備え、前記増幅器は、前記第2のPMOSデバイスのドレイン端子に結合された非反転入力ノードと、前記第1のPMOSデバイスのドレイン端子に結合された反転入力と、前記第1のカスコードPMOSデバイスのゲート端子に結合された出力とを含み、前記増幅器の出力は、前記第1のカスコードPMOSデバイスのゲート端子にバイアス電圧を提供する、請求項9に記載の回路。前記負の入力ノードは、前記出力ノードに結合されてユニティゲインアンプを形成する、請求項9に記載の回路。これらの困難性は、単段増幅器を設計する場合にはより深刻になる。所望の動作特性を達成するために、多段に頼るよりも単段増幅器を設計する場合には、インピーダンスやゲインのような動作特性は、デバイスサイズに関連する設計の問題に取り組みながら、単一の増幅段において達成されなければならない。しかしながら、単段増幅器は、利点を有している。たとえば、単段増幅器は、多段増幅器によって導入される補償要件を回避する。さらに、単段増幅器は、典型的に、多段増幅器よりも少ないダイ面積しか消費しない。要約本明細書に開示される1つまたはより多くの実施形態は、集積回路ICに関し、より特定的には、IC内での使用のためのカレントミラーおよび増幅器に関する。実施形態は、IC内での使用のためのシステムを含み得る。システムは、正の入力ノードと負の入力ノードを含む入力差動対と、入力差動対に結合された電流源とを含み得る。電流源は、所定のバイアス電流を提供し得る。システムは、第1の能動デバイスおよび第2の能動デバイスを含むカレントミラーも含み得る。第1の能動デバイスのドレイン端子は、出力ノードを含み得る。システムは、第1および第2の能動デバイスの各々のゲート端子に結合されたソース端子と、第2の能動デバイスのドレイン端子に結合されたゲート端子と、電圧源に結合されたドレイン端子とを含むバイアシングトランジスタデバイスをさらに含み得る。バイアシングトランジスタデバイスは、カレントミラーと相互補完的であり得る。入力差動対は、第1のカスコード入力トランジスタデバイスに直列に結合された第1の入力トランジスタデバイスと、第2のカスコード入力トランジスタデバイスに直列に結合された第2の入力トランジスタとを含むカスコード入力差動対として実現され得る。カスコード入力差動対は、第1および第2の入力トランジスタデバイスの各々のソース端子に結合されるソース端子と、第1および第2のカスコード入力トランジスタデバイスの各々のゲート端子に結合されるドレイン端子とを含むダイオード接続トランジスタをさらに含み得る。ダイオード接続トランジスタは、第1および第2のカスコード入力トランジスタのゲート-ソース電圧に応じた大きさとされる。第1の能動デバイスは、第1のトランジスタデバイスおよび第1のカスコードトランジスタデバイスを含み得る。第1のトランジスタデバイスのゲート端子は、第2の能動デバイスのゲート端子およびバイアシングトランジスタデバイスのソース端子に結合され得る。第1のカスコードトランジスタデバイスのゲート端子はバイアス電圧に結合され得る。第1のカスコードトランジスタのドレイン端子は、出力ノードを含み得る。第2の能動デバイスは、第2のトランジスタデバイスおよび第2のカスコードトランジスタデバイスを含み得る。第2のトランジスタデバイスのゲート端子は、第2のカスコードトランジスタデバイスのゲート端子、第1のトランジスタデバイスのゲート端子、およびバイアシングトランジスタのソース端子に結合され得る。第2のカスコードトランジスタデバイスのドレイン端子は、バイアシングトランジスタデバイスのゲート端子に結合され得る。システムは、増幅器をさらに含み得る。増幅器は、第2のトランジスタデバイスのドレイン端子に結合された非反転入力ノードと、第1のトランジスタデバイスのドレイン端子に結合された反転入力ノードと、第1のカスコードトランジスタデバイスのゲート端子に結合された出力とを含み得る。増幅器は、第1のカスコードトランジスタデバイスのゲート端子にバイアス電圧を提供し得る。他の局面においては、システムの負の入力ノードは、出力ノードに結合されて、ユニティゲインアンプを形成し得る。他の実施形態は、IC内で使用するためのカレントミラーシステムを含み得る。システムは、各々がゲート端子、ソース端子およびドレイン端子を含む第1の能動デバイスおよび第2の能動デバイスを含み得る。第1の能動デバイスおよび第2の能動デバイスのソース端子は、互いに結合され得る。第2の能動デバイスのドレイン端子は、電流基準ユニットに結合され得る。第1の能動デバイスのドレイン端子は、出力ノードを含み得る。システムは、第1および第2の能動デバイスの各々のゲート端子に結合されたソース端子と、第2の能動デバイスのドレイン端子に結合されたゲート端子と、電圧源に結合されたドレイン端子を含む、バイアシングトランジスタデバイスもさらに含み得る。バイアシングトランジスタデバイスは、第1および第2の能動デバイスと相互補完的である。第1の能動デバイスは、第1のトランジスタデバイスと、第1のカスコードトランジスタデバイスとを含み得る。第1のトランジスタデバイスのゲート端子は、第2の能動デバイスのゲート端子と、バイアシングトランジスタデバイスのソース端子とに結合され得る。第1のカスコードデバイスのゲート端子は、バイアス電圧に結合される。第1のカスコードデバイスのドレイン端子は、出力ノードを含み得る。第2の能動デバイスは、第2のトランジスタデバイスと、第2のカスコードトランジスタデバイスとを含み得る。第2のトランジスタデバイスのゲート端子は、第2のカスコードトランジスタデバイスのゲート端子と、第1のトランジスタデバイスのゲート端子と、バイアシングトランジスタデバイスのソース端子とに結合され得る。第2のカスコードトランジスタデバイスのドレイン端子は、バイアシングトランジスタデバイスのゲート端子に結合され得る。システムは、増幅器をさらに含み得る。増幅器は、第2のトランジスタデバイスのドレイン端子に結合された非反転入力ノードと、第1のトランジスタデバイスのドレイン端子に結合された反転入力ノードと、第1のカスコードトランジスタデバイスのゲート端子に結合された出力とを含み得る。増幅器は、第1のカスコードトランジスタデバイスのゲート端子にバイアス電圧を提供し得る。他の実施形態は、正の入力ノードおよび負の入力ノードを含む入力差動対を含む回路を含み、入力差動対はN型金属酸化物半導体NMOSデバイスを含み得る。回路は、入力差動対に結合される電流源を含み、電流源は回路に対して、所定のバイアス電流を提供する。回路は、P型金属酸化物半導体PMOSをを含むカスコードカレントミラーを含み得る。カスコードカレントミラーは、第1のPMOSデバイスと、第2のPMOSデバイスと、第1のカスコードPMOSデバイスと、出力ノードを含む第2のカスコードPMOSデバイスとを含み得る。回路は、第1のPMOSデバイス、第2のPMOSデバイス、および第2のカスコードPMOSデバイスの各々のゲート端子に結合されたソース端子と、第2のカスコードPMOSデバイスのドレイン端子に結合されたゲート端子と、電圧源に結合されたドレイン端子とを含む、バイアシングNMOSデバイスをさらに含み得る。1つの局面においては、入力差動対は、第1のカスコード入力NMOSデバイスと直列に結合された第1の入力NMOSデバイスと、第2のカスコード入力NMOSデバイスと直列に結合された第2の入力NMOSデバイスとを含む、カスコード入力差動対として実現され得る。第2のカスコードPMOSデバイスのゲート端子は、バイアス電圧に結合され得る。回路はさらに増幅器を含み得る。増幅器は、第2のPMOSデバイスのドレイン端子に結合された非反転入力ノードと、第1のPMOSデバイスのドレイン端子に結合された反転入力ノードと、第1のPMOSカスコードデバイスのゲート端子に結合された出力とを含み得る。増幅器の出力は、第1のカスコードPMOSデバイスのゲート端子にバイアス電圧を提供し得る。カスコード入力差動対は、第1および第2の入力NMOSデバイスの各々のソース端子に結合されるソース端子と、第1および第2のカスコード入力NMOSデバイスの各々のゲート端子に結合されたドレイン端子とを有するダイオード接続NMOSデバイスを含み得る。ダイオード接続トランジスタは、入力対トランジスタデバイスのゲート-ソース電圧に応じたサイズとされ得る。他の局面においては、システムの負の入力は、出力ノードに結合されて、ユニティゲインアンプを形成し得る。本明細書は、新規であるとみなされる1つまたはより多くの実施形態の特徴を規定する請求項によって結論付けられるが、1つまたはより多くの実施形態は、図面とともに説明を考慮することによってより理解されると信じられる。必要に応じて、1つまたはより多くの詳細な実施形態がこの明細書内に開示される。しかしながら、この1つまたはより多くの実施形態は、単に例示に過ぎないことが理解されるべきである。したがって、明細書に開示された具体的な構造および機能の詳細は、限定として解釈されるべきではなく、実質的に任意の適宜詳細な構造において、その1つまたはより多くの実施形態をさまざまなに採用するための、単に請求項のための根拠としておよび当業者に教示を与えるための代表的な根拠として理解されるべきである。さらに、本明細書で用いられる用語および語句は、限定することを意図したものではなく、むしろ本明細書に開示された1つまたはより多くの実施形態の理解可能な説明を提供することを意図したものである。本明細書に開示される1つまたはより多くの実施形態は、集積回路ICに関し、より特定的には、IC内での使用のためのカレントミラーおよび増幅器に関する。1つまたはより多くの実施形態においては、バイアシング機構を組み込んだカレントミラー回路構造が提供される。バイアシング機構は、カレントミラー回路構造の応答時間を改善する。バイアシング機構によって、さらに、カレントミラー回路構造が高コンプライアンス電圧要件を有する回路と相互運用できるようになる。一実施形態においては、カレントミラー回路構造は、増幅器システム内に組み込まれ得る。増幅器システムは、高オープンループゲインおよび高出力インピーダンスによって特徴付けられる、オペレーショナルトランスコンダクティブ型の増幅器であり得る。さらに、増幅器システムは、シングルエンド出力singleendedoutputを提供するための、カレントミラー回路構造と結合される差動入力によって特徴付けられ得る。差動入力およびカレントミラー回路構造は、カスコードデバイスを含み得る。カレントミラー回路構造内にバイアシング機構を含むことによって、増幅器システムが、IC内においてユニティゲインアンプおよび/またはバッファ増幅器としての動作によく適合した高レベルの電圧コンプライアンスを達成することを可能とする。カレントミラー回路構造内にバイアシング機構を含むことは、カスコード接続が採用される場合に、入力側の増幅器システムにおいて生じる制限を克服する助けにもなる。しばしば、入力側におけるカスコード接続は、低減された入力電圧範囲をもたらし得る。低減された入力電圧範囲は、増幅器システム、特にバッファ増幅器構造において出力容量を悪化させ得る。図1は、本明細書に開示される実施形態に従う、カスコードカレントミラーシステムシステム100を説明する第1の回路図である。システム100は、高コンプライアンスカスコードカレントミラーシステムとして実現される。図示されるように、システム100は、カスコードカレントミラーカレントミラー105と、バイアシングデバイス110とを含み得る。さらに、システム100は、電流シンクシンク135,145を含む。図示されるように、デバイス110,115,120,125,130の各々は、相補的金属酸化物半導体CMOSデバイスの形態において実現され得る。デバイス115130は、P型金属酸化物半導体電界効果トランジスタMOSFETの形態で実現されてもよい。デバイス110は、N型MOSFETの形態で実現されてもよい。カレントミラー105は、デバイス115,120のような、たとえばトランジスタデバイスである複数のデバイスと、カスコードデバイス125,130のような、たとえばカスコードトランジスタデバイスである複数のカスコードデバイスとを含み得る。デバイス115,120の各々のソース端子は、電位VCCに結合される。カスコードデバイス125のソース端子は、デバイス115のドレイン端子に結合される。さらに、カスコードデバイス125のゲート端子は、デバイス115,120の各々のゲート端子に結合される。カスコードデバイス130のソース端子は、デバイス120のドレイン端子に結合される。一般的に、用語カスコード接続cascodingは、回路の単一の経路内に直列の同じデバイスタイプの2つのトランジスタを積み重ねることを称する。トランジスタ対の出力ノードとして機能するトランジスタは、カスコードトランジスタまたはカスコードデバイスとも称される。図1を参照して、たとえば、カスコードデバイス125は、デバイス115に対するカスコードデバイスである。同様に、カスコードデバイス130は、デバイス120に対するカスコードデバイスである。カスコード接続が回路内で実現される場合、典型的に、入力電圧信号はカスコード構造における第1のトランジスタデバイス、たとえば非カスコードデバイスに印加される。第1のデバイスは、その電圧信号を第2のデバイスに流れる出力電流に変換する。図1の例においては、第2のデバイスが出力を提供し、したがってカスコードデバイスと称され得る。カスコードデバイスが第1のトランジスタデバイスからの信号電流を受け取ることができる動作点までカスコードデバイスにバイアスを与えるために、バイアス電圧がカスコードデバイスに印加される。カスコード接続は、単一トランジスタを用いることの代替として、電子回路内で用いられ得る。たとえば、増幅器のために、デバイス120のゲート端子が入力信号を受け、カスコードデバイス130のドレイン端子が出力ノードとして機能する場合を考える。例示の目的のために、カスコードデバイス130のドレイン端子に、ノード160の符号が付されている。カスコードデバイス130が存在しない場合、デバイス120のドレイン端子が、増幅器のための出力ノードとして機能する。この場合において、Routと記される出力ノードのようなノードの出力抵抗は、単独でr0として記されるデバイス120の出力抵抗である。一般的に、ドレイン端子を見た観点からのトランジスタデバイスの抵抗は、トランジスタデバイスのソース端子に直列の抵抗の存在によって増加される。トランジスタデバイスのソース端子の抵抗は、Rsとして記され得る。したがって、たとえばデバイス120のような特定のデバイスのRoutは、ドレイン端子を見た場合、以下の表現によって与えられる。Rout=デバイス120のr0デバイス120の1/Rs。デバイス120のソース端子は、電源VCCに結合されるので、デバイス120についてのRsは最小となる。カスコード構成においては、デバイス120は、カスコードデバイス130とVCCとの間に結合される。このように、カスコードデバイス130のソース端子と直列の抵抗は、デバイス120のr0である。したがって、カスコードデバイス130のドレイン端子を見た場合、Routは表現カスコードデバイス130のr0カスコードデバイス130のgmデバイス120のr0とほぼ等しくなる。ここで、gmはデバイスの相互コンダクタンスを表わす。カスコード接続は、単一トランジスタの場合に対して、gmカスコードデバイス130のr0のファクタだけ、Routの相対的な改善を与える。さらに、増幅器段の電圧ゲインは、典型的に、増幅器段の出力抵抗の関数であるので、カスコード接続によって与えられるRoutの増加は、カスコード接続が利用される増幅器段の電圧ゲインを増加することができる。単一トランジスタに対するカスコード接続の他の利点は、増幅器帯域幅の改善である。増幅器において、ミラー効果として知られる現象は、電圧増幅器の入力において現れるキャパシタンスの増加の主な原因である。トランジスタのゲート端子からトランジスタのドレイン端子への経路に沿って所定のゲインを提供するトランジスタを考える。トランジスタは、ゲート-ドレイン経路に関連した寄生キャパシタンスも有する。ミラー効果は、一般的に、デバイスが、デバイスの寄生キャパシタンスにゲインを掛け合わせることによって定められる等価キャパシタンスを有することを意味する。ゲートを見る単一経路を見ると、ゲート-ドレイン経路の寄生キャパシタンスは、経路のゲインだけ増幅、たとえば掛けあわせられる。トランジスタは、たとえば、10のゲインを有し得る。寄生キャパシタンスをゲインと掛けあわせると、寄生キャパシタンスの10倍の等価キャパシタンスが結果としてもたらされる。たとえば、入力電圧信号がデバイス120のゲート端子に印加された場合を考える。そのような増幅器の入力帯域幅は、デバイス120の入力ゲート端子において存在するキャパシタンスによって制限される。デバイス120に内在する寄生ゲート-ドレインキャパシタンスは、Cgdとして記される。Cgdは、一般的に、ミラー効果の結果として、他の寄生ゲートキャパシタンスよりも優勢になる。ミラー効果は、デバイス120のゲート端子において見られるように、Cgdにわたる電圧ゲインのファクタだけCgdの等価キャパシタンスを効果的に増加する。そのような回路構成のゲート端子からドレイン端子への電圧ゲインは、デバイス120のドレイン端子に見られるRoutが掛け合わされたデバイス120のgmであり、すなわち、デバイス120のr0である。この理由のために、デバイス120についての出力ドレイン抵抗の所望の増加は、Cgdの等価キャパシタンスの相関性のある増加をもたらし、それによって、デバイス120の帯域幅の減少をもたらす。デバイス120に直列のカスコードデバイス130を含むことは、上述の帯域幅を改善し得る。含まれるカスコードデバイス130によって、デバイスのドレイン端子においてみられるRoutは、カスコードデバイス130のソース端子において見られる入力抵抗に並列のデバイス120のr0となる。このように実現されることによって、カスコードデバイス130は、カスコードデバイス130のおよそ1/gmである入力抵抗を有する電圧フォロアとして解析され得る。典型的に、カスコードデバイス130の1/gmは、デバイス120のr0より大幅に低い。したがって、Routはカスコードデバイス130の1/gmにほぼ等しくなる。デバイス120のドレイン端子におけるRoutの減少は、カスコードデバイス130の存在の結果として、デバイス120のゲートからドレインへの電圧ゲインを低減する。ゲートからドレインへの電圧ゲインの減少は、デバイス120のCgdにわたって現れる電圧ゲインを低減し、それによって、ミラー効果によって引き起こされるCgdの等価キャパシタンスを低減する。結果として、デバイス120の入力、すなわちゲート端子において現れるキャパシタンスが低減される。デバイス120のゲート端子におけるキャパシタンスの低減は、一般的に入力信号帯域幅を増加する。電圧ゲインは、ノード160におけるカスコード構造において達成される。デバイス120内に生成される信号電流は、カスコードデバイス130の低インピーダンス入力ソース端子内へと流れるとともに、カスコードデバイス130の高インピーダンスドレイン端子から流れ出る。デバイス120のゲート端子からカスコードデバイス130のドレイン端子までの電圧ゲインは、表現カスコードデバイス130のgmカスコードデバイス130のr0デバイス120のr0によっておよそ定義される。この表現から、カスコード接続は、入力信号帯域幅を同時に改善しながら、システム100の出力インピーダンスと電圧ゲインの双方を改善し得ると理解することができる。しかしながら、カスコード接続の1つの欠点は、直列の2つのトランジスタを配置することから必要とされる、追加的なドレイン-ソース電圧ヘッドルームである。CMOSトランジスタのドレイン端子における高出力抵抗を維持するために、トランジスタは、アクティブ動作領域、または飽和動作領域内になければならない。Vdsで記されたトランジスタデバイスにわたるドレイン-ソース電圧がVgs-Vthより下方に降下した場合、トランジスタは、システム100の全体のRoutの大幅な減少をもたらす線形動作領域内にある。ここで、Vthはトランジスタデバイスをターンオンするのに必要とされるしきい値電圧を表わし、Vgsはゲートソース電圧を表わす。このように、カスコード接続は、2つのトランジスタを線形領域外に確実にとどめておくために、単一トランジスタと比較して2倍の電圧ヘッドルームを必要とする。カスコード接続がカレントミラー内で実現されると、典型的に、必要とされる電圧ヘッドルームはより大きくなる。なぜなら、カレントミラーの一方側の少なくとも1つのデバイスが、基準バイアス電流を受けるダイオード接続デバイスであるからである。たとえば、従来のカスコードカレントミラーにおいては、トランジスタデバイス115,120およびカスコードデバイス125の各々のゲート端子は、ノード165においてカスコードデバイス125のドレイン端子に結合される。このように実現される場合、デバイス125は、ともにゲートが結ばれた、デバイス115に直列のダイオード接続トランジスタである。このように、ノード165は、電流シンク135に電流を供給する低インピーダンスノードを形成する。このように実現されたデバイス115,125によって、ノード165における電圧は、強制的にVCC-デバイス115のVgsにされる。結果として、電流シンク135を実現するために用いられる回路のためのコンプライアンス電圧は、VCC-デバイス115のVgsよりも大きくすることができない。一般的に、コンプライアンス電圧は、デバイスまたは、たとえば予期されたもしくは規定された態様で機能するようにシステム内に配置された一群のデバイスのために必要とされる最少量の電圧を称する。たとえば、カレントミラーのコンプライアンス電圧は、たとえば受け入れ可能な範囲内において、カレントミラーがカレントミラーとして機能するために必要とされる電圧である。コンプライアンス電圧は、一般的に、カレントミラーの出力コンプライアンス電圧を称するために用いられる。図1に提示される例においては、コンプライアンス電圧は、カレントミラーの入力コンプライアンス電圧、すなわちノード165における電圧も指す。カレントミラーへのデバイス110の追加は、ノード165における電圧を、上述のような従来のカレントミラーとして実現された場合にノード165に存在するであろう電圧から、デバイス110のほぼVgsだけ上方にシフトさせる。デバイス110の包含から生じるノード165における電圧シフトは、飽和電圧Vdsatよりも低くなるまでデバイス125にかかるVdsを低減し、ここでVdsat=Vgs-Vtである。しかしながら、デバイス115は線形領域内のままである。実際には、デバイス115,125は、この構成においては単一のデバイスとして作用する。ノード165における電圧を低減するために、デバイス110は、デバイス115,125に対して、相補的トランジスタタイプでなくてはならない。したがって、図1に示される例においては、デバイス110は、Nトランジスタ型として示される。デバイス110は、電流シンク145に結合される。電流シンク145は、デバイス110を強制的に所定の動作点にするバイアス電流を提供する。デバイス110を流れるバイアス電流量を用い、かつデバイス110を適当な大きさにすることによって、デバイス110についてのVgsの値および結果として得られるノード165における電圧を、要望とおりに調整することができる。さらに、デバイス110の包含は、デバイス125のドレイン端子を、デバイス115~125の各々のゲート端子から絶縁する。結果として、デバイス115~125の各々のゲート端子を駆動するために、デバイス115,125内に流れるバイアス電流は必要とされない。デバイス110の追加によってもたらされるノード165における増加したインピーダンスは、デバイス110を通って、従来のダイオード接続デバイスで見られる単ゲインフィードバックループからデバイス125に戻る、デバイス125のゲート端子周りの負のフィードバックループ内のゲインを大幅に増加する。このゲインの増加は、デバイス115-125の各々のゲート端子への増加した駆動をもたらす。さらに、デバイス110が適当な大きさにされると、デバイス110を駆動するためにデバイス125によって充電されなければならないゲートキャパシタンスは、従来のカスコードカレントミラーにおけるデバイス115~125の各々のゲート端子で駆動されなければならないゲートキャパシタンスから大幅に低減され得る。デバイス115~125の各々のゲート端子を駆動するためにデバイス110によって用いられる電流は、デバイス110から電流シンク145に至る経路内を流れ、デバイス125からカレントミラー内の電流シンク135によってシンクされる基準電流をバイアスするために用いられる電流シンク135に至る、デバイス115によって形成される経路には流れない。結果として、デバイス115,120のゲート端子を充電するのとは対照的に、電流シンク135に流れる基準電流のより大多数がデバイス115,125を流れるので、デバイス110はデバイス115,125を流れる基準電流の精度を改善することができる。さらに、デバイス110は、デバイス115~125を駆動、たとえばスイッチングすることができる速度を増加する。デバイス110は、デバイス110のゲート、たとえばノード165における電圧の小さな変動に応答して大きな電流を駆動することによって、デバイス115,125のゲートによって表わされる容量性負荷を駆動、たとえば充放電することができる。たとえば、デバイス110は、デバイス115~125よりも小さい大きさにすることができ、それによって、デバイス110のゲート電圧を駆動するためにより小さい電流を必要とする小さいキャパシタンスをデバイス110のゲート電圧を与え、結果として負のフィードバックループについてのより高速な応答時間をもたらす。デバイス115、120の各々のソース端子が結合され、デバイス115、120の各々のゲート端子が結合されると、デバイス115のVgsはデバイス120のVgsと等しいことに注意すべきである。このように、デバイス120内を流れる電流は、デバイス115を流れる電流の関数である。したがって、電流140として示されるデバイス130のドレイン端子からノード160を通って流れ出る電流は、電流シンク135によって生成される基準電流の関数である。たとえば、デバイス115,120が一致しており、かつ同じ大きさである場合、電流140は、電流シンク135によって生成される基準電流とほぼ等しくなる。電流140と電流シンク135によって生成される電流との間の一致の精度は、電流140と電流シンク135によって生成される電流との間の等価性または実質的な等価性が要求される場合に、同サイズの一致したデバイスとしてデバイス125,130の各々を実現することによって強化され得る。さらに、デバイス120,130の大きさをデバイス115,125の大きさの比率にそれぞれすることによって、電流140は、電流シンク135によって生成される基準電流の比率にすることができる。カスコードデバイス130に関して、Vbias150は、カスコードデバイス130を確実にターンオンさせるために、カスコードデバイス130のゲート端子に十分なバイアス電圧を供給する。より特定的には、Vbias150は、カスコードデバイス130に十分なバイアス電圧を供給し、カスコードデバイス130のVgsがカスコードデバイスを確実にサブしきい値領域の外に移動させる。図1を参照して説明される回路は、相補的デバイスを用いて実現することができると理解されるべきであり、たとえば、デバイス115~130がN型デバイスとして実現され、デバイス110はP型デバイスとして実現される。このような実施形態においては、一般的に、電流シンクは電流源となることができ、電流源は電流シンクとなることができる。本明細書において、時々、電流源および/または電流シンクは、電流基準または電流基準部とも称される。さらに、トランジスタはCMOSデバイスとして示されているが、他のデバイスタイプも使用可能である。たとえば、バイポーラトランジスタデバイスを用いてもよい。このように、本明細書に開示される1つまたはより多くの実施形態は、図1に示される特定の例によって限定されることを意図したものではない。図2は、本明細書に開示される他の実施形態に従うカレントミラーシステムシステム200を説明する第2の回路図である。システム200は、図1を参照して実質的に説明されたような、高コンプライアンスなカレントミラーシステムとして実現される。したがって、可能な限り、本明細書を通して同じ番号は同じ事項を称するために用いられる。図2は、図1のデバイス115およびカスコードデバイス125が、単一の能動デバイス170、たとえばトランジスタに置き換えられ、デバイス120およびカスコードデバイス130が他の単一の能動デバイス、たとえば他のトランジスタに置き換えられた代替的な実施形態を示す。したがって、システム200のいずれの脚においても、カスコード接続が適用される必要はない。示されるように、能動デバイス170のゲート端子は、能動デバイス175のゲート端子およびデバイス110のソース端子に結合され得る。能動デバイス170のソース端子はVCCに結合され、ドレイン端子はノード165に結合され得る。能動端子175のソース端子は、VCC、および、たとえば出力を供給するノード160に至るドレイン端子に結合され得る。システム200の入力コンプライアンスは、VCCに近づき得る。たとえば、カスコード接続を用いないシステム200の出力コンプライアンスは、VCC-デバイス175のVdsatである。比較によって、図1にシステム100として示されるカスコード構成は、カスコードデバイス130のVdsatだけ出力コンプライアンスを低減する。たとえば、出力コンプライアンスは、VCC-2Vdsatになる。入力コンプライアンスはVCCに近づく。図3は、本明細書において開示される他の実施形態に従うカスコード単段増幅器システムシステム300を説明する第3のブロック図である。システム300は、図1,図2を参照して説明された局面を含むとともに、高コンプライアンス増幅器システムとして実現され得る。示されるように、同様の数字は、本明細書を通して同じ事項を称するために用いられる。一般的に、システム300は、カレントミラー105と、デバイス110と、カスコード差動入力ブロック入力ブロック205と、電流シンク250とを含み得る。入力ブロック205は、デバイス210,215,220,225,230を含み得る。デバイス210およびカスコードデバイス220は、直列に結合されて、システム300の第1のカスコード入力を形成する。デバイス210のゲート端子、たとえばノード245は、正の入力として機能し得る。デバイス215およびカスコードデバイス225は、直列に接続されて、システム300の第2のカスコード入力を形成する。デバイス215のゲート端子、たとえばノード240は、負の入力として機能し得る。図1を参照して最初に説明されたカスコードカレントミラー105を参照して説明されたように、システム300への入力としてのカスコードデバイスの使用は、システム300の入力に対する同様のまたは類似の利点を提供する。たとえば、システム300のための出力端子であるノード260における出力抵抗は、カスコードデバイス225のドレイン端子を見たときの出力抵抗に並列の、カスコードデバイス130のドレインを見たときの出力抵抗に等しい。カスコード接続がカスコードデバイス130の出力抵抗を増加すると、カスコード接続はカスコードデバイス225の出力抵抗を増加する。さらに、入力デバイス210およびカスコードデバイス220のgm、ならびにノード出力260におけるRoutの関数であるシステムのゲインによって、ブロック205の差動入力をカスコード接続することによるRoutの増加は、システム300のゲインを増加する。入力240と入力245とをカスコード接続することは、デバイス210および215のゲート端子からドレイン端子までの電圧ゲインも減少する。デバイス210,215にわたるゲイン低下は、デバイス210,215の各々についてのCgdの等価キャパシタンスについてのミラー効果を低減する。結果として得られるCgdについての等価キャパシタンスの低下は、デバイス210,215の入力帯域幅を増加し、結果としてシステム300の入力帯域幅を増加する。デバイス230のソース端子は、デバイス210,215の各々のソース端子に結合される。デバイス230のゲート端子およびドレイン端子は、カスコードデバイス220,225の各々のゲート端子に結合される。したがって、デバイス230は、ダイオード接続型のデバイスである。バイアス電流は、デバイス230を所定の動作点にバイアスする電流源265によって供給され得る。デバイス230へ供給されるバイアス電流量を用いるとともに、デバイス230を適当な大きさにすることによって、デバイス230のVgsは、確実にデバイス210,215が回路300の動作を通して飽和領域のままであるように設定することができる。たとえば、ノード270における電圧は、ノード275における電圧デバイス230のVgsに実質的に等しい。ノード280における電圧は、ノード270における電圧-カスコードデバイス225のVgsに実質的に等しい。動作中にデバイス215を確実に飽和領域のままとするために、デバイス215にかかるVdsは、Vgs-デバイス215のVthよりも大きいままでなくてはならない。したがって、ノード280における電圧からノード275における電圧を差引いたものは、Vgs-デバイス215のVthよりも大きくなくてはならない。デバイス230が、デバイス230の最小Vgsがカスコードデバイス225のVgsデバイス215のVdsatよりも確実に大きくなるようにバイアスされるとともにそのような大きさにされると、デバイス215は、システム300の動作中に、確実に飽和領域のままとされる。デバイス210がデバイス215と同じ大きさであり、かつカスコードデバイス220がデバイス225と同じ大きさである場合は、デバイス210も、システム300の動作中に確実に飽和領域のままとされる。システム300を線形増幅器として機能させるために、デバイス210,215は、飽和動作領域内のままとしなければならない。電流シンク250のドレインは、デバイス210,215の各々のソース端子に結合される。電流シンク250は、電流シンク250の動作点および電流シンク250内に流れる電流を確立するバイアス電圧Vbias255を受ける。電流シンク250によってシンクされる電流は、システム300内を流れるバイアス電流を与える。バイアス電流は、ノード240,245がバランスし同じDC電圧に維持される場合に、デバイス210,215に均等に流れる。ノード240,245に印加される差動電圧が変化するにつれて、デバイス210,215の各々の間の電流分布も変化する。たとえば、ノード240に印加される電圧がノード245に印加される電圧よりも大きくなるにつれて、デバイス215よりもデバイス210により多くの電流が流れ始める。図3を参照して、入力ブロック205内のカスコードデバイス220のドレイン端子は、カレントミラー105内のカスコードデバイス125のドレイン端子に結合される。このように、カスコードデバイス220によってシンクされる電流は、カレントミラー105のための基準電流源として作用する。この電流は、カスコードデバイス125およびデバイス115を流れるとともに、ソース端子およびゲート端子においてデバイス115に結合され、デバイス115と同じVgsを有するデバイス120にわたってミラーリングされる。デバイス115,120が一致し、かつカスコードデバイス125,130が一致する場合には、デバイス115のドレイン端子を流れる電流は、デバイス120のドレイン端子から流れ出る電流とほぼ等しくなる。実際のトランジスタにおいては、同じVgsが2つの一致したデバイスに印加されるが、デバイスにかかるVdsが異なる場合には、デバイスの有限のドレイン-ソース抵抗が異なる電流を生成する。たとえば、デバイス115,120のゲート端子同士およびソース端子同士を結合することは、各デバイスのVgsが同一であることを保証するが、各デバイスのドレイン端子における電位を異ならせることは、デバイス115とデバイス120との間の電流ミスマッチをもたらし得る。デバイス115とデバイス120との間の電流マッチングを改善するために、増幅器235がカレントミラー105内に含まれる。図3を参照して、増幅器235の反転入力は、デバイス120のドレイン端子およびカスコードデバイス130のソース端子に結合される。増幅器235の非反転入力は、デバイス115のドレイン端子およびカスコードデバイス125のソース端子に結合される。増幅器235の出力は、カスコードデバイス130のゲート端子に結合され、カスコードデバイス130のバイアス電圧を提供する。このように実現されることによって、増幅器235の負の入力から増幅器235のソース端子を通ってカスコードデバイス130のゲート端子に至り、カスコードデバイス130のソース端子を通って増幅器235の反転入力に戻る負のフィードバックループが形成される。フィードバック経路は、増幅器235の反転入力および非反転入力における電圧を強制的に等しくすることによって、カスコードデバイス130の動作点を設定しようとするための、増幅器235の反転入力における誤差信号を生成する。結果として、デバイス120のドレイン端子における電圧が、デバイス115のドレイン端子における電圧と等しくなるように駆動される。デバイス115,120の各々のドレイン端子を同じ電位に設定することは、カレントミラー105の2つの脚における電流マッチングをさらに強化する。さらに、デバイス115,120の各々のドレイン端子における電圧をバランスさせることによって、デバイス115,120は、デバイス115とデバイス120との間の電流マッチングに影響を与えることなく線形領域範囲内で動作することができる。その結果、デバイス120を飽和領域に保持するような要件を必要とせず、カスコードデバイス130を飽和領域内のままとすることのみが必要となる。したがって、ノード260は、回路の動作に影響を与えることなく、VCC-カスコードデバイス130のVdsatと同じ高さになる。適切な回路応答のために、増幅器235は、好ましくは、システム300によって受信される入力信号の周波数に応答して、カスコードデバイス130のゲート端子のキャパシタンスを充放電するために必要とされる電流駆動能力を有するように設計されることに注意すべきである。引き続き図3を参照して、デバイス220によってシンクされる電流がマッチングされるとともに、カスコードデバイス130によって供給されるように重ね合わされる。このように、システム300の両側の差動電流は、ノード260における反対の単一の終端電流に重ね合わされる。図示されるように、ノード260はノード240に結合される。このように結合することによって、システム300は、ユニティゲインアンプを形成する。ノード240,260を結合することは、IC内の信号のためのバッファおよびドライバを実現するために現代のICにおいて用いられ得る実行例を形成する。これらの信号の多くは、システム300に供給する電源レールの電圧に実質的に近い電圧を有する信号をバッファリングすることを増幅器に要求する。その場合においては、システム300の入力および出力は、システム300における、たとえばデバイス210,220のような選択されたデバイスを線形動作領域内において駆動することなく、電源電圧に近い電圧を受容することが可能でなくてはならない。たとえば、カスコード入力および負荷としての従来のカスコードカレントミラーを用いる増幅器を考える。その場合においては、デバイス115,120およびカスコードデバイス125のゲートは、カスコードデバイス125のドレイン端子に結合される。ダイオードとして構成されるカスコードデバイス125およびカスコードデバイス125のゲートに接続されるデバイス115のゲートによって、ノード165における電圧は、VCC-デバイス115のVgsに等しくなる。ノード245がハイに駆動されると、ノード275における電圧は、Vin-デバイス210のVgsまたは|Vin|-デバイス210のVdsatデバイス210のVthとなる。Vinは、入力電圧信号、たとえばノード245を表わし得る。システム300の適当な動作のために、デバイス210,215の双方は、飽和動作領域のままでなくてはならない。別の言い方をすればデバイス210,215の各々にかかるVdsは、各デバイスのVdsatよりも大きくなくてはならない。入力245における電圧がVCCに近づくにつれて、デバイス210,220にかかる電圧、すなわち、ノード165の電圧-ノード275の電圧は、デバイス210のVdsatとカスコードデバイス220のVdsatを足し合わせたものよりも大きくなくてはなるはずである。ノード245をVCCに等しく設定することによって、ノード165の電圧からノード275の電圧を差し引いたものは、Vcc-デバイス115のVgs-Vcc-デバイス210のVgs=デバイス115のVgs-デバイス120のVgsに等しくなる。したがって、デバイス115~125のゲートがノード165に結合される従来の構成においては、VinがVCC-2Vdsatに近づくと、デバイス220,210が線形領域ではないという保証はない。ほとんどのCMOSデバイスプロセスにおいて、特に温度およびプロセス変動を考慮に入れた場合にP型デバイスのVthがN型デバイスのVthよりも若干大きくなるという事実にもかかわらず、この保障の欠如は維持される。線形領域内で駆動される場合、カスコードデバイス220の出力インピーダンスは崩壊し、カスコードデバイス220は単純な抵抗のように振る舞う。デバイス115およびダイオード接続されたカスコードデバイス125によって、VCCに現れるノイズが、ノード165に直接注入される。飽和領域において動作することによって、カスコードデバイス220の高出力インピーダンスは、ノード165におけるノイズからデバイス210のドレイン端子を絶縁する。しかしながら、線形領域において動作する場合、カスコードデバイス220によって与えられる絶縁が崩壊し、ノード165に注入されたノイズのほとんどが、デバイス210のドレイン端子に現れる。ノード165に注入されたノイズ電圧は、デバイス210のソース-ドレイン電圧を変調し、デバイス210内のノイズ電流として現れる。ノイズ電流が従来のカスコードカレントミラーの一方側だけに印加されると、ノイズ電圧は、それ自体、システム300の入力における差動モード信号として存在する。したがって、電源ノイズが差動出力信号の一部として現れ得る。そのため、デバイス220が線形動作領域に移動した場合、負荷として従来のカスコードカレントミラーを用いる回路の電源除去が悪化する。デバイス210の使用は、ノード165における電圧を、デバイス210のVgsだけ高く移動させ、それによって、ノード245がよりVCCに近づくように、カスコードデバイス220が確実に飽和動作領域のままとなるようにする。結果として、ユニティゲインレイルトゥレイルバッファとして用いられる場合に、それ自体が単段増幅器設計を実現するシステム300の電源除去が、能動負荷として従来のカスコードカレントミラーを用いる単段増幅器の電源除去よりも大幅に増加する。同様に、カスコードデバイス220が線形領域で動作する場合、入力段205に印加されるコモンモード信号は、飽和状態から出ていくカスコードデバイス220によって生成される入力段205における不平衡によって、作動信号に変換され得る。言い換えれば、差動回路、たとえば入力段205の適切な動作は、回路の両側の間の対称性のマッチングに依存し、差動入力の各々に印加される信号が全く同じに処理されることを確実にする。入力段205の場合においては、差動の完全性は、デバイス210のゲートを見たときの入力インピーダンスがデバイス215のゲートを見たときの入力インピーダンスと一致することを必要とする。同様に、カスコードデバイス220のドレインを見たときの出力インピーダンスは、カスコードデバイス225のドレインを見たときの出力インピーダンスと一致するべきである。さらに、デバイス210,215の各々の相互コンダクタンスもマッチングされる。カスコードデバイス220が線形動作領域にあり、一方カスコードデバイス225が飽和領域にある場合、入力段205の両側の出力インピーダンスは不平衡となる。結果として、ノード165におけるノイズは、入力段205の一方側のみにおけるカスコードデバイス220に流れる信号電流を変調し、それによってノイズを作動信号に変換する。同様に、異なる出力インピーダンスによって生じる入力段205における非対称性は、システム300への作動信号として現れるその2つの間の差によって、不均等に増幅されるノード240,245の各々において現れるコモンモード信号をもたらす。その結果、コモンモード除去率の深刻な減少が生じ得る。また、デバイス110の使用は、ノード245がVCCに近づくときに、カスコードデバイス220が飽和領域のままであることを保障する。このようにして、デバイス110は、能動負荷として従来のカスコードカレントミラーを利用する単段増幅器で達成可能であるよりも、改善された電源除去レベルおよびコモンモード除去レベルを与える。図4は、本明細書において開示される他の実施形態に従う、単段増幅器システムシステム400を説明する第4の回路図である。システム400は、図1~図3を参照して説明された増幅器およびカレントミラー構造の局面を包含する。そのため、システム400は、高コンプライアンス増幅器システムを実現する。上述のように、同じ番号は、本明細書を通して同じ事項を称するために用いられる。一般的に、システム400は、カレントミラー105と、デバイス110と,カスコード差動入力ブロック入力ブロック205と、電流シンク250とを含み得る。しかしながら、図4は、図3とは異なり、図2を参照して説明されたような非カスコードバージョンのカレントミラー105が利用される実施形態を示す。図5は、本明細書において開示される他の実施形態に従う、単段増幅器システムシステム500を説明する第5の回路図である。システム500は、図1~図4を参照して説明された増幅器およびカレントミラー構造の局面を包含する。そのため、システム500は、高コンプライアンス増幅器システムを実現する。上述のように、同じ番号は、本明細書を通して同じ事項を称するために用いられる。一般的に、システム500は、カレントミラー105と、デバイス110と,カスコード差動入力ブロック入力ブロック205と、電流シンク250とを含み得る。図5に図示されるように、デバイス115,125が、単一の能動デバイス170に置き換えられている。カレントミラー105の対向する脚は、カスコード接続される。図示されるように、デバイス130のゲート端子は、バイアス電圧、たとえばVbias150に結合される。カスコードデバイス130のソース端子は、デバイス120のドレイン端子に結合される。カスコードデバイス130のドレイン端子は、ノード260を提供、またはノード260に結合され得る。本明細書で用いられる用語aおよびanは、1つもしくは1つより大きいものとして規定される。本明細書で用いられる用語複数は、2つもしくは2つより大きいものとして規定される。本明細書で用いられる用語他のanotherは、少なくとも第2のもしくはそれ以上のものとして規定される。本明細書で用いられる含むおよび/または有するは、備える、すなわちオープンな言語として規定される。本明細書で用いられる結合されたは、他の指定がなければ、いかなる中間要素を伴わず直接的に、あるいは1つ以上の中間要素によって非直接的に接続されるものとして規定される。2つの要素は、機械的に、電気的に、あるいは、通信チャネル、通信経路、通信ネットワークもしくは通信システムを通してリンクされて通信的にも結合され得る。本明細書において開示された1つまたはより多くの実施形態は、その精神または本質的な特性から逸脱することなく、他の形式において具現化することができる。したがって、1つまたはより多くの実施形態の範囲を示すものとして、上述の明細書よりも以下の特許請求の範囲への参照がなされるべきである。"