単結晶シリコン基板上に有機金属化学蒸着器MOCVDを用いて緩衝層を蒸着するステップと、前記緩衝層の上に窒化物半導体薄膜を形成するステップと、前記窒化物半導体薄膜に硫化アンモニウムを処理するステップと、前記硫化アンモニウムを処理した後、前記窒化物半導体薄膜の上にITOIndumetinoxideを用いた電極を形成するステップと、前記電極を覆い、前記窒化物半導体薄膜の上にゲート誘電体を形成するステップと、前記ゲート誘電体の上にITOを蒸着してゲート電極を形成するステップと、を含む窒化物半導体MOSFETの製造方法。前記窒化物半導体薄膜を形成するステップは、1070°Cで厚さ07umの窒化物半導体薄膜を形成することを特徴とする請求項1に記載の窒化物半導体MOSFETの製造方法。前記硫化アンモニウムを処理するステップは、前記窒化物半導体薄膜の部分を60°Cの硫化アンモニウム溶液に15分間浸すことを特徴とする請求項1に記載の窒化物半導体MOSFETの製造方法。前記電極を形成するステップは、RFスパッタリングシステムによって厚さ1000ÅのITOが蒸着されることにより形成することを特徴とする請求項1に記載の窒化物半導体MOSFETの製造方法。前記ゲート誘電体を形成するステップは、前記プラズマ化学蒸着装置PECVDによって厚さ300ÅのSiO2を蒸着して前記ゲート誘電体を形成することを特徴とする請求項1に記載の窒化物半導体MOSFETの製造方法。前記窒化物半導体薄膜は、GaNからなることを特徴とする請求項1に記載の窒化物半導体MOSFETの製造方法。単結晶シリコン基板と、前記単結晶シリコン基板上に有機金属化学蒸着器MOCVDを用いて蒸着された緩衝層と、前記緩衝層の上に形成された窒化物半導体薄膜と、前記窒化物半導体薄膜の上にITOIndumetinoxideを用いて形成された電極と、前記電極を覆い、前記窒化物半導体薄膜の上に形成されたゲート誘電体と、前記ゲート誘電体の上にITOを蒸着して形成されたゲート電極と、を含む窒化物半導体MOSFET。前記窒化物半導体薄膜は、GaNからなることを特徴とする請求項7に記載の窒化物半導体MOSFET。前記窒化物半導体薄膜は、硫化アンモニウム処理されたことを特徴とする請求項7に記載の窒化物半導体MOSFET。前記窒化物半導体薄膜は、前記窒化物半導体薄膜の部分を60°Cの硫化アンモニウム溶液に15分間浸すことを特徴とする請求項9に記載の窒化物半導体MOSFET。本発明は、上記問題に鑑みてなされたものであり、本発明の目的とするところは、ソースとドレインに低い電子障壁を誘導するためにショットキー接触を有するITO透明電極を蒸着する窒化物半導体MOSFET及びその製造方法を提供することにある。以上のような目的を達成するための本発明の一実施形態にかかわる、窒化物半導体MOSFETの製造方法は、単結晶シリコン基板上に有機金属化学蒸着器MOCVDを用いて緩衝層を蒸着するステップと、前記緩衝層の上に窒化物半導体薄膜を形成するステップと、前記窒化物半導体薄膜に硫化アンモニウムを処理するステップと、前記硫化アンモニウムを処理した後、前記窒化物半導体薄膜の上にITOIndumetinoxideを用いた電極を形成するステップと、前記電極を覆い、前記窒化物半導体薄膜の上にゲート誘電体を形成するステップと、前記ゲート誘電体の上にITOを蒸着してゲート電極を形成するステップと、を含む。そして、前記窒化物半導体薄膜を形成するステップは、1070°Cで厚さ07umの窒化物半導体薄膜を形成させることができる。また、前記硫化アンモニウムを処理するステップは、前記窒化物半導体薄膜の部分を60°Cの硫化アンモニウム溶液に15分間浸すことができる。そして、前記ゲート誘電体を形成するステップは、前記プラズマ化学蒸着装置PECVDによって厚さ300ÅのSiO2を蒸着して前記ゲート誘電体を形成することができる。また、前記電極を形成するステップは、RFスパッタリングシステムによって厚さ1000ÅのITOを蒸着することにより形成されることができる。そして、前記窒化物半導体薄膜は、GaNからなることができる。以上のような目的を達成するための本発明の一実施形態にかかわる窒化物半導体MOSFETは、単結晶シリコン基板と、前記単結晶シリコン基板上に有機金属化学蒸着器MOCVDを用いて蒸着された緩衝層と、前記緩衝層の上に形成された窒化物半導体薄膜と、前記窒化物半導体薄膜の上にITOIndumetinoxideを用いて形成された電極と、前記電極を覆い、前記窒化物半導体薄膜の上に形成されたゲート誘電体と、前記ゲート誘電体の上にITOを蒸着して形成されたゲート電極と、を含む。そして、前記窒化物半導体薄膜は、GaNからなることができる。また、前記窒化物半導体薄膜は、硫化アンモニウム処理されることができる。そして、前記窒化物半導体薄膜は、前記窒化物半導体薄膜の部分を60°Cの硫化アンモニウム溶液に15分間浸すことができる。以上説明したように本発明によれば、窒化物半導体がエンハンスメントモードで動作することにより、漏れ電流及び出力消耗を減少させることができ、センサと集積化が簡単に実現することができる。以下に添付図面を参照しながら、本発明の好適な実施の形態について詳細に説明する。図1は、本発明の一実施形態にかかる、シリコン基板上に成長されたエピタキシャルEpitaxialの構造を説明するための図である。図1に示すように、シリコン基板上に成長されたエピタキシャル層の構造は、n型Si基板110と、前記n型Si基板110上に形成される緩衝層120と、前記緩衝層120上に形成される良質のGaN層130と、を含む。ここで、n型Si基板110は、低費用、大面積の有用性、及びよく成長されたSi工程と結合されてOEICOptoElectronicIntergratedCircuit実現の有用性のため、GaN系列半導体の基板として好ましい。エピタキシャル層にクラックが発生することを防止するために、n型Si基板110の上に緩衝層120を形成する。具体的に、既存のサファイア若しくはSiC基板上にGaN層を成長させることに比べて、Si基板上にGaN層を成長させる場合、Si基板とGaN層との間の熱膨張係数の差が大きいため、高温の成長温度を冷却させる間に発生された大きな引張変形率はエピタキシャル層にクラックを発生させる。従って、緩衝層120を形成することでこのようなクラックの発生を防止することができる。このとき、緩衝層120は、図1に示すように、厚さ150nmのHThightemperature窒化アルミニウムAlN緩衝層121の上に厚さ170nmのHTGaN122-1と厚さ30nmのLTlowtemperatureAlNを少なくとも一回以上周期的に成長させて形成することができる。そして、緩衝層120上に厚さ07nmの良質のGaN層130が1070°Cで成長される。このとき、良質のGaN層130はクラックフリー及び高耐性の特性を有する。図2は、本発明の一実施形態にかかる窒化物半導体MOSFET100の断面図を示す図である。図2に示すように、n型Si基板110、前記n型Si基板110上に形成される緩衝層120、緩衝層120上に形成される良質のGaN層130、良質のGaN層130の両側に形成されるソース及びドレイン140、ソース及びドレイン140を覆いGaN層130上に形成されるゲート誘電体層150、及びゲート誘電体層150上に形成されるゲート電極160を含む。n型Si基板110、緩衝層120、及び良質のGaN層130は、図1で上述したように形成される。良質のGaN層130を形成した後、ソース及びドレイン140、ゲート誘電体150を形成する前に、GaN基板に硫化アンモニウム処理を行う。具体的に、GaN基板を60°Cの硫化アンモニウム溶液に沈15分間浸す。N2の220°Cで10分間ベーキングすることで、GaN基板の表面に弱く付いていた硫黄の余分を除去することができる。上述した硫化アンモニウム処理を通して、GaN基板に含まれた異物により発生するミスマッチを減少させることができ、GaN基板の電気的な特性を向上させることができるようになる。硫化アンモニウムを処理した後、GaN基板上にITOIndumetinoxide電極を用いてソース及びドレイン140を形成する。具体的に、ソース及びドレイン140をRFスパッタリングシステムによって厚さ1000ÅのITO物質を蒸着する。このとき、ITOの仕事関数は45eVでGaNの電子親和度と似ている。このとき、ソース及びドレイン140とGaN層130との接触、即ち金属とp型半導体との接触による電流特性は次のようである。すなわち、ソース及びドレイン140として使用される金属ITOより仕事関数の大きいGaN層p型半導体を金属と接触すると、金属側のフェルミ準位が高いため電子が金属ソース又はドレインから半導体GaN層に移動する。このときのエネルギー障壁が正孔に対するショットキー障壁になる。従って、ソース及びドレイン140をショットキー障壁schottkybarrierにして、n型ドピングをすることなく、nチャネル増加型電界効果トランジスタn-channelenhancementfieldeffecttransistorを実現することができる。ソース及びドレイン140を形成した後、ソース及びドレイン140を覆い、良質のGaN層130上にゲート誘電体層150が300Åの厚さで蒸着される。このとき、ゲート誘電体層150はプラズマ化学蒸着装置PECVDによって厚さ300ÅのSiO2を蒸着して形成され得る。このとき、ゲート誘電体層150は良質のGaN層130と後述するゲート電極160とを絶縁させる。ゲート誘電体層150を形成した後、ゲート誘電体層150の上にITO電極を蒸着してゲート電極160を形成する。上述したように、窒化物半導体がエンハンスメントモードで動作することにより、漏れ電流及び出力消耗を減少させることができ、センサと集積化を簡単に実現することができる。以下では、窒化物半導体MOSFET100の動作モードを説明する。図3は、本発明の一実施形態にかかる窒化物半導体MOSFET100の動作モードを説明するために示す図である。一般に、MOSFETの構造はゲート領域を中心に左右に基板より高い濃度の領域n、pを定義し、両領域間の電位差によって電流が流れるとき、キャリアの注入口をソース、出口をドレインに定める。ここで、本発明によるソース及びドレイン金属と基板半導体との接触は、順バイアスでは電流が多く流れるが逆バイアスでは電流がほとんど流れない整流特性rectifyingを示すショットキー障壁としての役割を行う。従って、iVGS=VDS=0の場合を示しているが、このとき、n型電界効果トランジスタは動作しない遮断状態になるcut-offstate。iiVGSを更に増加させると多くの電子がゲートの下の基板表面に集まってこの部分をn型に変える反転層inversionlayerが生成されチャネルが作られる。このときの電圧が閾値電圧thresholdvoltageVTである。ここで、VGS=VT、VDS=0の場合を示しているが、もともとp型であった表面がn型に変化された反転層を形成してチャネルが作られ、微細な電流がチャネルに流れ始めるinversionstate。iiiVGS>VT、VDS>0の場合を示しているが、VDSが電圧を有する場合、MOSFETがオンの状態でVDSの増加に伴ってチャネルを流れる電流も線形的に増加するがlinearregion、ピンチオフpinch-offの状態に到達するとVDSが増加してもドレイン電流はほぼ一定に維持するようになるOnState。以下では、図4A乃至図6を参照して、本発明の一実施形態に従って形成された窒化物半導体の特性を説明することにする。図4A及び図4Bは、本発明の一実施形態にかかる、窒化物半導体MOSFET100の出力特性outputcharacteristicsを説明するためのグラフである。具体的に、図4A及び図4Bは、窒化物半導体MOSFET100は、ゲート長さLが10μmでゲート幅Wが100μmであるとき、出力電圧VDS-出力電流IDSの関係を示すグラフである。図4Aはソース及びドレイン140がITO電極で形成された場合であり、図4Bはソース及びドレイン140がAlで形成された場合である。図4A及び図4Bを比較すると、本発明の一実施形態にかかるITO電極を用いてソース及びドレイン140を形成した場合、一般的なソース及びドレイン140より低いVT及び増加された最大ドレイン電流のような向上された特性を示す。図5A及び図5Bは、本発明の一実施形態にかかる窒化物半導体MOSFETの伝達特性transconductancecharacteristicsを説明するためのグラフである。具体的に、図5A及び図5Bは、窒化物半導体MOSFET100は、ゲート長さLが10μmでゲート幅Wが100μmであるとき、入力電圧であるゲート電圧VGSに対する出力電流であるドレイン電流IDSの伝達特性の関係を示すグラフである。図5Aは出力電圧VDSが005Vの場合の伝達特性の関係を示すグラフであり、図5Bは出力電圧VDSが3Vの場合の伝達特性の関係を示すグラフである。図5Aは、ゲート長さLが10μmでゲート幅Wが100μmの窒化物半導体MOSFETの典型的な線形伝達特性とログ伝達特性を示す。図Bに示すように、硫化アンモニウム処理が施されたGaN基板の場合、出力電圧が3Vであるとき、最大ドレイン電流が32mAmm以上であり、最大トランスコンダクタンスは27mSmmを有する。また、硫化アンモニウム処理が施されたGaN基板は3Vの境界電圧を有し、硫化アンモニウム処理が施されなったサンプルの境界電圧である38Vより低い。そして、硫化アンモニウム処理が施されたGaN基板は32mAmmの最大ドレイン電流を有し、硫化アンモニウム処理が施されなかったサンプルの最大の最大ドレイン電流である29mAmmより高い。これは、硫化アンモニウムの処理を通してGaN基板上の自然酸化物が除去され、酸素による窒素欠陥が除去されるからである。また、最大トランスコンダクタンスは、硫化アンモニウムを処理した場合は27mSmmであり、硫化アンモニウムを処理しなかった場合は25mSmmである。図6は、本発明の一実施形態にかかる窒化物半導体MOSFETの漏れ電流を示すグラフである。図6に示すように、窒化物半導体に硫化アンモニウムを処理した場合、硫化アンモニウムを処理しなかったサンプルより低い漏れ電流を有するようになる。従って、GaN基板に硫化アンモニウムを処理することで、窒化物半導体MOSFET100の漏れ電流を減少させることができるようになる。以上、添付図面を参照しながら本発明の好適な実施形態について詳細に説明したが、本発明はかかる例に限定されない。本発明の属する技術の分野における通常の知識を有する者であれば、特許請求の範囲に記載された技術的思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、これらについても、当然に本発明の技術的範囲に属するものと了解される。