"誘導子に電気的に結合されて入力信号を受信及び増幅するために動作可能な第1のトランジスタと、前記第1のトランジスタに電気的に結合されて中間信号を生成するため及び出力信号を提供するために動作可能な第2のトランジスタと、前記第2のトランジスタに電気的に結合されて前記中間信号を受信するため及び前記第1のトランジスタによって生成された歪み成分を除去するのに用いられる歪み成分を生成するために動作可能な第3のトランジスタと、を具備する集積回路。前記第1及び第2のトランジスタは、カスコード対として結合される請求項1に記載の集積回路。前記第3のトランジスタは、前記第1のトランジスタによって生成された3次歪み成分を除去するために用いられる歪み成分を生成するために動作可能である請求項1に記載の集積回路。前記第2及び第3のトランジスタに電気的に結合されて負荷分離を提供するために動作可能な第4のトランジスタをさらに具備する請求項1に記載の集積回路。前記第3のトランジスタは、前記第2のトランジスタのドレインに電気的に結合されたドレインを有する請求項1に記載の集積回路。前記第3のトランジスタは、前記第1のトランジスタのドレインに電気的に結合されたドレインを有する請求項1に記載の集積回路。前記第1、第2、及び第3のトランジスタは、第1、第2、及び第3の利得をそれぞれ有し、前記第1及び第2の利得は、第1のファクタによって関連づけられ、前記第1及び第3の利得は、第2のファクタによって関連づけられる請求項1に記載の集積回路。前記第2のファクタは、利得損失を低減させるために選択され、前記第1のファクタは、前記第1のトランジスタによって生成された前記歪み成分を除去するために選択される請求項7に記載の集積回路。前記第2のファクタは、1よりも大きく、前記第3の利得は、前記第1の利得の一部分である請求項7に記載の集積回路。前記第1、第2、及び第3のトランジスタは、Nチャネルフィールド効果トランジスタN-FETである請求項1に記載の集積回路。前記第1、第2、及び第3のトランジスタは、Pチャネルフィールド効果トランジスタP-FETである請求項1に記載の集積回路。前記第1、第2、及び第3のトランジスタは、バイポーラ接合トランジスタBJTである請求項1に記載の集積回路。前記第1、第2、及び第3のトランジスタは、低雑音増幅器LNAを形成する請求項1に記載の集積回路。前記第1及び第2のトランジスタに電気的に結合され、前記第1、第2、及び第3のトランジスタによって形成される増幅器に関する利得制御を提供するために動作可能な利得制御回路をさらに具備する請求項1に記載の集積回路。前記利得制御回路は、前記第1のトランジスタに電気的に結合された第4のトランジスタと、前記第4のトランジスタと前記第2のトランジスタとの間において電気的に結合されたキャパシタと、を具備する請求項14に記載の集積回路。前記利得制御回路は、前記第1のトランジスタに電気的に結合された第4のトランジスタと、前記第4のトランジスタと前記第2のトランジスタとの間において電気的に結合された少なくとも1つの抵抗器と、を具備する請求項14に記載の集積回路。前記入力信号は、符号分割多重接続CDMA信号である請求項1に記載の集積回路。ソースディジェネレーションを提供するために動作可能な誘導子と、前記誘導子に電気的に結合されたソースと、入力信号を受け取るゲートと、を有する第1のトランジスタであって、信号増幅を提供するために動作可能な第1のトランジスタと、出力信号を提供するドレインと、前記第1のトランジスタのドレインに電気的に結合されたソースと、を有する第2のトランジスタであって、中間信号を生成するために動作可能な第2のトランジスタと、前記第2のトランジスタの前記ソースに電気的に結合されたゲートを有する第3のトランジスタであって、前記中間信号を受信するため及び前記第1のトランジスタによって生成された歪み成分を除去するのに用いられる歪み成分を生成するために動作可能な第3のトランジスタと、を具備する増幅器。前記第3のトランジスタのドレインに電気的に結合されたソースと、前記第2のトランジスタの前記ドレインに電気的に結合されたドレインと、を有する第4のトランジスタをさらに具備する請求項18に記載の増幅器。希望される成分と、歪み成分と、を有する第1の信号を生成するために入力信号を増幅するための手段と、前記増幅するための手段によって生成された前記歪み成分を除去するために用いられる歪み成分を有する第2の信号を生成するための手段と、前記第1及び第2の信号を結合させて前記増幅するための手段によって生成された前記歪み成分が除去された出力信号を生成するための手段と、を具備する装置。前記増幅するための手段によって生成された前記歪み成分は、3次歪み成分である前記20に記載の装置。前記出力信号の利得を制御するための手段をさらに具備する請求項20に記載の装置。無線デバイス用受信機であって、低雑音増幅器LNAであって、ソースディジェネレーションを提供するために動作可能な誘導子と、前記誘導子に電気的に結合されたソースを有し、信号増幅を提供するために動作可能な第1のトランジスタと、前記第1のトランジスタのドレインに電気的に結合されたソースを有し、中間信号を生成するために動作可能な第2のトランジスタと、前記第2のトランジスタの前記ソースに電気的に結合されたゲートを有する第3トランジスタであって、前記中間信号を受信するため及び前記第1のトランジスタによって生成された歪み成分を除去するのに用いられる歪み成分を生成するために動作可能な第3のトランジスタと、を具備する低雑音増幅器LNAと、前記第1のトランジスタのゲートに電気的に結合されて前記LNAに関する入力信号を受信する入力インピーダンス整合回路と、前記第2のトランジスタのドレインに電気的に結合されて前記LNAに関する出力信号を提供する出力インピーダンス整合回路と、を具備する、無線デバイス用受信機。前記LNAは、前記第3のトランジスタのドレインに電気的に結合されたソースと、前記第2のトランジスタの前記ドレインに電気的に結合されたドレインと、を有する第4のトランジスタをさらに具備する請求項23に記載の受信機。前記LNAは、前記第1及び第2のトランジスタに電気的に結合されて前記LNAに関する利得制御を提供するために動作可能な利得制御回路をさらに具備する請求項23に記載の受信機。本明細書において用いられている典型的なという表現は、1つの例、事例、又は実例を示すことを目的とするものである。このため、本明細書において典型的な実施形態又は設計として説明されているいずれの実施形態も又はいずれの設計も、その他の実施形態又はその他の設計よりも好ましい又は有利であるとは必ずしも解釈すべきではない。本明細書において説明される増幅器及びその他の線形化されたアクティブ回路は、通信、ネットワーク化、演算、消費者エレクトロニクス等の様々な用途に関して用いることができる。これらの線形化されたアクティブ回路は、符号分割多重接続CDMAシステム、時分割多重接続TDMAシステム、グローバル移動通信GSM登録商標システム、高度携帯電話システムAMPSシステム、全地球測位システムGPS、多入力多出力MIMOシステム、直交周波数分割多重化OFDMシステム、直交周波数分割多重化接続OFDMAシステム、単搬送波FDMASC-FDMAシステム、無線ローカルエリアネットワークWLAN等の無線通信システムにおいて用いることができる。増幅器は、LNA、VGA、PA等として用いることができる。説明を明確化するため、CDMAシステムに関する無線デバイスの受信機内において用いられるLNAが以下において説明される。CDMAシステムは、cdma2000、ワイドバンドCDMAW-CDMA、及び/又はその他のCDMA無線アクセス技術を実装することができる。図1は、無線デバイス100の無線周波数RF部分のブロック図を示す。無線デバイス100は、携帯電話、パーソナルデジタルアシスタントPDA、無線モデムカード、又は無線通信に関して用いられるその他の何らかのデバイスであることができる。無線デバイス100は、双方向通信を提供する送信機及び受信機を含む。送信経路において、電力増幅器PA110は、送信TX変調信号を受信して増幅し、送信信号を提供する。送信信号は、デュプレクサ120を通じてルーティングされ、アンテナ130を介して1つ以上の交信基地局に送信される。送信信号の一部分は、デュプレクサ120を通じて受信経路に結合するか又は漏れる。TX漏れ量は、デュプレクサ120の送信ポートと受信ポートとの間の分離に依存し、前記分離は、セルラーバンドにおける表面音響波SAWデュプレクサに関しては約50デシベルdBであることができる。これよりも低いTX-RX分離は、より高いレベルのTX漏れが発生する。受信経路において、希望される信号そしておそらくジャマーを含む受信信号が、アンテナ130を介して受信され、デュプレクサ120を通じてルーティングされ、LNA140に提供される。LNA140は、TX漏れ信号も送信経路から受信する。従って、LNA140の入力部における入力信号は、希望される信号と、TX漏れ信号と、ジャマーと、を含むことができる。LNAは、入力信号を増幅し、増幅されたRF信号を提供する。SAWフィルタ150は、増幅されたRF信号をフィルタリングしてバンド外成分例えば、TX漏れ信号を除去し、フィルタリングされたRF信号を提供する。ミキサー160は、フィルタリングされたRF信号をローカル発振器LO信号によって周波数ダウンコンバージョンし、ダウンコンバージョンされた信号を提供する。図2Aは、アンテナ130からの受信された信号を示し、該信号は、希望される信号210と、ジャマー220と、を含む。ジャマー220は、希望されない信号であり、例えば、AMPSシステム内の近くの基地局によって送信された信号に対応することができる。ジャマーは、振幅が希望される信号よりもはるかに高くなることができ、さらに周波数の点で希望される信号の近くに所在することができる。図2Bは、LNA140の入力部における入力信号を示す。入力信号は、受信された信号内の希望される信号210及びジャマー220、及び送信経路からのTX漏れ信号230を含むことができる。TX漏れ信号は、特に無線デバイス100が交信基地局から遠くに存在していてこれらの基地局に到達するために高電力レベルで送信する必要がある場合に希望される信号と比較して大きくなることができる。図2Cは、LNA140の出力部における信号を示す。LNA140における非線形性は、TX漏れ信号230に関する変調を狭帯域ジャマー220と相互に作用させてジャマー周囲において混変調歪み240を生成させる可能性がある。陰影によって示される混変調歪みの一部分250は、希望される信号帯域内に入ることができる。一部分250は、受信機の性能を低下させる追加雑音として作用する。この雑音は、受信機の感度も低下させ、このため、受信機によって信頼できる形で検出可能な最も小さい希望される信号は、より大きい振幅を有する必要がある。図3は、アクティブポストディストーションAPD線形化を有するLNA140aの実施形態の概略図を示す。LNA140aは、優れた線形性及び雑音性能を有し、図1のLNA140に関して用いることができる。LNA140aは、4つのNチャネルフィールド効果トランジスタN-FET310、320、330及び340と、誘導子350と、キャパシタ352と、を含む。N-FET310は、誘導子350の一端に結合されたソースと、入力電圧v1を受け取るゲートと、N-FET320のソースに結合されたドレインと、を有する。誘導子350の他端は、回路アースと結合する。N-FET320は、バイアス電圧vbiasを受け取るゲートと、出力ノードに結合されたドレインと、を有する。N-FET330は、回路アースに結合されたソースと、キャパシタ352の一端に結合されたゲートと、N-FET340のソースに結合されたドレインと、を有する。キャパシタ352の他端は、N-FET320のソースと結合する。N-FET340は、バイアス電圧vbiasを受け取るゲートと、出力ノードに結合されたドレインと、を有する。出力ノードは、LNA140aに関する出力電流ioutを提供する。N-FET310及び320は、信号増幅のために用いられる主信号経路に関する第1のカスコード対を形成する。N-FET310は、信号増幅を提供する。N-FET320は、N-FET310に関する負荷隔離を提供し、N-FET330に関する中間電圧v2をさらに生成する。N-FET330および340は、歪み除去のために用いられる混変調歪みを生成する補助信号経路に関する第2のカスコード対を形成する。N-FET330は、混変調歪みを生成し、NET-FET340は、N-FET330に関する負荷分離を提供する。誘導子350は、ソースディジェネレーションを提供し、N-FET310のゲート内への50オーム整合をさらに提供する。誘導子350は、アクティブポストディストーション線形化に関しても用いられ、歪み除去を向上させる。キャパシタ352は、AC結合を提供する。N-FET310は、N-FET310のサイズ長さ、幅等、N-FET310に関するバイアス電流、N-FET310のゲート-ソース電圧vgs等の様々な要因によって決定されるg1の小信号トランスコンダクタンスを有する。N-FET320は、g1/αの小信号トランスコンダクタンスを有し、ここで、αは、N-FET310のトランスコンダクタンスとN-FET320のトランスコンダクタンスの比である。ファクタαは、典型的には、N-FET310の幅とN-FET320の幅の比によって決定される。N-FET330は、g1/βの小信号トランスコンダクタンスを有し、ここで、βは、N-FET310のトランスコンダクタンスとN-FET330のトランスコンダクタンスの比である。ファクタβは、典型的には、N-FET310の幅とN-FET330の幅の比によって決定される。ファクタαおよびβは、後述されるように選択することができる。アクティブポストディストーションを用いたLNA140aの線形化は、低周波数においては次のように達成することができる。低周波数において、誘導子350は、動作に加わらず、実効的に短絡され、入力電圧v1は、N-FET310に関するvgs電圧に等しい。N-FET310のドレイン電流i1は、べき級数によって以下のように表すことができる。ここで、g2は、2次非線形性の強度を定義する係数である。g3は、3次非線形性の強度を定義する係数である。ivgsは、vgsの関数としてのN-FET310のドレイン電流である。説明を単純化するため、方程式1においては、3次よりも高い非線形性は無視される。係数g1、g2及びg3は、デバイスサイズ及びN-FET310に関するバイアス電流によって決められる。係数g3は、低信号レベルにおける3次相互変調歪みIMD3を制御し、従って、増幅器の線形性を指定するために共通して用いられる測定基準である3次入力インターセプトポイントIIP3を決定する。N-FET320は、線形であるとみなすことができる。この場合は、N-FET310のドレイン電圧v2は、N-FET330に関するvgs電圧でもあり、以下のように表すことができる。方程式2は、N-FET320によって生成されたv2電圧がαに依存することを示す。N-FET330のドレイン電流i3は、べき級数によって以下のように表すことができる。方程式3は、N-FET330に関する係数及びN-FET310に関する係数がβによって関連づけられることを示す。方程式2を方程式3に代入し、N-FET330のドレイン電流i3をN-FET310のドレイン電流i1の関数として表すことができる。次に、方程式1を方程式3に代入し、N-FET330のドレイン電流i3をN-FET310のvgs電圧の関数として表すことができる。展開された方程式3は、方程式1のべき級数と方程式3のべき級数との間の相互作用に起因する各次の非線形性に関する複数の項を含む。N-FET310及び330のドレイン電流が以下のように結合されて出力電流ioutが生成される。ここで、及びは、それぞれ、出力電流ioutに関する1次及び3次のべき級数であり、以下のように表すことができる。基本周波数及び3次非線形性のみが対象となっているため、方程式4の項は無視することができる。方程式5は、LNA140aに関する総合利得を表し、アクティブポストディストーション線形化の使用結果発生する利得損失を示す。歪み除去を有するLNA140aに関する総合利得は、であり、歪み除去のないLNAに関する利得は、g1である。1-α/βの利得損失は、α及びβと直接関連しており、αとの比較で相対的に大きいβを選択することによって小さく維持することができる。より大きいβは、利得損失がより小さくなるが、出力歪みの低下は必ずしも意味しない。方程式6は、出力電流ioutにおける結合された3次歪みを表す。方程式6の第1の項は、3次非線形性による貢献度を表し、方程式6の第2の項は、2次非線形性による貢献度を表す。図4Aは、低周波数における、N-FET330及びN-FET340が接続された状態での歪み除去を有するLNA140aに関するIIIP3の作図410及びN-FET330及びN-FET340が省かれた状態での歪み除去なしのLNA140aに関するIIIP3の作図420を示す。所定のデバイス幅及び電力消費量に関して、方程式6は、3次歪み成分がゼロに近づくような形で解くことができる。βの値は、過度の利得損失を防止する値が選択される。特定の典型的設計に関しては、βは、8に等しい値が選択され、αに関する値は1.35が優れた歪み除去を提供する。方程式6の2次非線形性に起因して、歪み除去は、N-FET310に関する動作vgs電圧であるバイアス電圧に依存する。LNA140aは、無線通信等の高周波数用途に関して用いることができる。高周波数においては、キャパシタ及び誘導子等のリアクティブ素子が線形性能に対して影響を及ぼし、周波数への性能の依存度をさらに高くする。図5は、図3のLNA140aに関する単純化された等価回路500の概略図である。図5に示される実施形態に関して、N-FET310、320、330及び340は、それぞれの理想的な電流源510、520、530及び540、及びそれぞれの寄生ゲート-ソースキャパシタ512、522、532及び542を用いてモデル化される。N-FET310、320、330及び340は、Cgs1、Cgs2、Cgs3及びCgs4のゲート-ソースキャパシタンスをそれぞれ有し、vgs1、vgs2、vgs3及びvgs4のゲート-ソース電圧をそれぞれ有する。誘導子350は、理想的な誘導子550を用いてモデル化される。回路508は、N-FET310の入力インピーダンスZ1をモデル化する。説明を単純化するため、等価回路500に関して以下の仮定が設けられる。各N-FETに関してCgsを除くすべての寄生キャパシタンスが無視可能である。寄生抵抗はゼロである。N-FETのボディ効果bodyeffectは無視可能である。LNA140aは、小入力信号v1を有する弱非線形領域において動作する。電流源510、520及び530に関するドレイン電流は以下のように表すことができる。ここで、v2=vgs3=-vgs2である。説明を単純化するため、方程式7bによって示されるように、N-FET310及び330の非線形性のみが考慮され、N-FET320及び340は線形であると仮定される。弱非線形領域における等価回路500に関する出力電流ioutは、以下のように表すことができる。ここで、Cns1,...,snは、n次非線形関数としばしば呼ばれる、ioutに関するn次ボルテラ核のラプラス変換である。s=jωは、ラプラス変数である。s1,...,snは、n次ボルテラ核によって作用される周波数である。oは、Cns1,...,snによるv1nの各周波数成分の複素乗算を表す。方程式8は、非線形解析のためにしばしば用いられるボルテラ級数に関する方程式である。ボルテラ級数は、各次の非線形性に関するボルテラ核を含む。n次非線形性は、項v1nに対応し、nの周波数成分を生成する。n次ボルテラ核は、n次非線形性によって生成されたnの周波数成分に対して作用する一組のnの係数である。各ボルテラ核に関する係数は、数学的導出又はその他の何らかの手段によって決定することができる。方程式8において、3次ボルテラ核C3s1,s2,s3は、対象となる高周波数における3次非線形性を決定する。N-FET310のゲート-ソース電圧vgs1は、以下のように入力電圧v1の関数として表すことができる。ここで、Ans1,...,snは、vgs1に関するn次ボルテラ核のラプラス変換である。N-FET310は、方程式7a及び9に示されるように、入力電圧v1に基づいて非線形電流ids1を生成する。ids1電流の一部分は、N-FET320を通り、v2電圧を生成する。v2電圧は、方程式7cに示されるように、N-FET330を通じて非線形電流ids3を生成する。出力電流ioutは、ids1電流とids3電流の和に等しい。方程式8を評価してすべての歪み成分を決定することができる。対象となる歪み成分は、IIIP3に対して影響を及ぼす歪み成分である。N-FET310の3次非線形性によって生成される歪み成分は、ζM1で表される。N-FET330の非線形性によって生成される歪み成分は以下のように分類することができる。ζ1:N-FET310の2次及び3次非線形性によって生成されてα/βのファクタによって減衰された歪み成分ζ2:N-FET330の2次非線形性によって乗じられたN-FET310の2次非線形性によって生成された歪み成分ζ3:N-FET330の3次非線形性によって生成された歪み成分アクティブポストディストーション線形化を有する場合は、項ζ1、ζ2及びζ3は、N-FET330によってアクティブに生成され、N-FET310からの項ζM1を除去するために用いられる。項ζ1は、N-FET310の2次及び3次非線形性によって生成された歪み成分を含む。例えば、N-FET310のソースにおける第2の調波2ωは、N-FET310のゲートにおける基本周波数ωと混合して3次相互変調歪みを生成することができる。第2の調波は、方程式7a内の項g2v2gs1に対応する、N-FET310の2次非線形性に起因する。基本周波数は、方程式7a内の項g3v3gs1に対応する、N-FET310の3次非線形性に起因する3次相互変調歪みを生成することも可能である。N-FET310からのこれらの歪み成分は、方程式7c内のg1vgs3項を通じてN-FET330によって増幅され、N-FET320と330の組合せによるα/βのファクタによって減衰される。項ζ2は、N-FET310及び330の2次非線形性によって生成された歪み成分を含む。例えば、N-FET310の2次非線形性によって生成された第2の調波は、方程式7c内の項g2v2gs3に対応する、N-FET330の2次非線形性に起因する基本周波数と混合して3次相互変調歪みを生成することができる。項ζ3は、N-FET330の3次非線形性によって生成された歪み成分を含む。N-FET310からの基本周波数は、方程式7c内のg3v3gs3に対応する、N-FET330の3次非線形性に起因する3次相互変調歪みを生成することができる。N-FET310及び330に関する非線形性項は以下のように表すことができる。方程式14、15及び16は、ζ1、ζ2及びζ3を構成する様々な中間項に誘導子350のインダクタンスLsが含まれていることを示す。誘導子350は、高周波数において、N-FET310によって生成された3次歪みの除去を向上させる。上記の方程式において、s=jω、s1=jω1、s2=jω2、及びs3=jω3は、近い間隔で配置された異なる信号周波数であって、であり、このため、Δω=ω2-ω1は、ω1及びω2よりもはるかに小さい。方程式14、15及び16を方程式10、11、12及び13内に代入し、さらにωにおける共役整合を仮定すると、出力電流ioutにおける総3次歪みは、以下のように表すことができる。方程式17内のは、方程式8内の3次ボルテラ核C3s1,s2,s3に対応する。方程式17において、第1の行の項は、3次非線形性を表し、第2の行の項は、2次調波を有する2次非線形性を表し、第3の行の項は、2次非線形性を表す。α及びβの値は、これらの3つの歪み成分が可能な限り多く除去され、総3次歪みが最小化され、可能な限り最高のIIIP3がLNA140aに関して達成されるような値を選択することができる。図6は、アクティブポストディストーションの歪み除去メカニズムを例示するベクトル図を示す。項ζ1、ζ2及びζ3は、信号周波数s=jω、N-FETの係数g1、g2及びg3、及びディジェネレーションインダクタンスLsに依存する。項ζ1、ζ2及びζ3は、これらの3つの項に関する3つのベクトルによって示されるように、所定の周波数において異なる振幅及び位相を有することができる。これらの3つの項ζ1、ζ2及びζ3の和は、ダッシュ付きベクトルによって示され、総歪みが最小化されるようにζM1に関するベクトルと振幅が等しく位相が反対であるべきである。図4Bは、高周波数において、歪み除去を有するLNA140aに関するIIIP3の作図430、及び歪み除去のないLNA140aに関するIIIP3の作図440を示す。所定のデバイス幅及び電力消費量に関して、方程式17は、3次歪み成分がゼロに近づくような形で解くことができる。βの値は、過度の利得損失を防止する値が選択される。特定の典型的設計に関しては、βは、8に等しい値が選択され、αに関する値は1.77が優れた歪み除去を提供する。高周波数において歪みを最小にするαに関する値は、低周波数におけるαに関する値と異なることができる。高周波数に関する異なるαは、方程式17における第2の行に対応する、第2の調波と相互作用する2次非線形性によって生成された歪み成分に起因する。LNA140aの雑音性能は、アクティブポストディストーション線形化によって多少劣化される。N-FET310からの雑音は、従来の誘導的にディジェネレーションされたLNAからの雑音とほぼ同じである。アクティブポストディストーション線形化により、ゲートによって誘導された雑音及びドレイン雑音の形の追加の雑音がN-FET330によって生成される。これらの追加の雑音源の両方とも、βを大きくすることによって低減させることができ、その結果、より少ない利得損失及びより小さい雑音指数の低下となる。図7Aは、アクティブポストディストーション線形化を有するLNA140bの実施形態の概略図である。LNA140bは、図3に関して上述されるように結合されるN-FET310、320及び330と、誘導子350と、キャパシタ352と、を含む。しかしながら、N-FET330のドレインは、出力ノードに直接結合される。LNA140bではN-FET340は省かれる。LNA140bの線形性及び雑音性能は、図3のLNA140aの線形性及び雑音性能と同様である。N-FET340を省くことは、N-FET330に関する負荷分離に対して主に影響を与える。図7Bは、アクティブポストディストーション線形化を有するLNA140cの実施形態の概略図である。LNA140cは、図3に関して上述されるように結合されるN-FET310、320及び330と、誘導子350と、キャパシタ352と、を含む。しかしながら、N-FET330のドレインは、N-FET320のソースに直接結合される。LNA140cではN-FET340は省かれる。LNA140cの線形性及び雑音性能は、図3のLNA140aの線形性及び雑音性能と同様である。図8は、アクティブポストディストーション線形化及び複数の利得設定を有するLNA140dの実施形態の概略図である。LNA140dは、図3におけるN-FET310、320、330及び340、誘導子350、及びキャパシタ352とそれぞれ同じ形で結合されるN-FET810、820、830及び840と、誘導子850と、キャパシタ852と、を含む。LNA140dは、バイアス化、利得制御、及びインピーダンス整合を提供する追加回路をさらに含む。LNA140dに関するバイアス回路は、電流源858と、N-FET860と、抵抗器862、864、866及び868と、を含む。電流源858は、電源VDDに結合された一端と、N-FET860のドレインに結合された他端と、を有する。N-FET860は、ダイオード接続され、回路アースに結合されたソースと、ドレインに結合されたゲートと、を有する。抵抗器862は、N-FET810のゲートに結合された一端と、N-FET860のゲートに結合された他端と、を有する。抵抗器864は、N-FET830のゲートに結合された一端と、N-FET860のゲートに結合された他端と、を有する。N-FET810に関するバイアス電流は、1電流源858によって提供される電流及び2N-FET810の幅とN-FET860の幅の比によって決定される。同様に、N-FET830に関するバイアス電流は、1電流源858によって提供される電流及び2N-FET830の幅とN-FET860の幅の比によって決定される。抵抗器866は、VDD電源に結合された一端と、N-FET820及び840のゲートに結合された他端と、を有する。抵抗器868は、回路アースに結合された一端と、N-FET820及び840のゲートに結合された他端と、を有する。抵抗器866及び868は、精密に設定する必要がない、N-FET820及び840に関するゲートバイアス電圧を決定する。LNA140dに関する利得制御回路は、N-FET870及び880と、キャパシタ872と、抵抗器882、884及び886と、を含む。N-FET870及び880は、N-FET810のゲートに結合されたソースと、2つの利得制御信号を受け取るゲートと、を有する。キャパシタ872は、N-FET820及び840のドレインに結合された一端と、N-FET870のドレインに結合された他端と、を有する。抵抗器882及び884は、直列に結合される。抵抗器882は、N-FET880のドレインに結合された一端と、抵抗器884及び886に結合された他端と、を有する。抵抗器884の他端は、N-FET820及び840のドレインに結合され、抵抗器886の他端は、回路アースに結合される。N-FET810、820、830及び840は、利得信号経路を形成し、N-FET870は、パススルー信号経路を形成し、N-FET880は、減衰信号経路を形成する。3つの信号経路の1つは、いずれかの所定の瞬間において、2つの利得制御信号に基づいて選択される。N-FET870がオンにされ、パススルー信号経路が選択された場合は、入力信号は、N-FET870及びACカップリングキャパシタ872内を通ってLNA出力に達する。N-FET880がオンにされて減衰信号経路が選択された場合は、入力信号は、N-FET880内を通り、抵抗器網によって減衰される。入力インピーダンス整合回路890は、RF入力部とN-FET810のゲートとの間を結合する。出力インピーダンス整合回路892は、RF出力部とVDD電源との間を結合する。各インピーダンス整合回路は、1つ以上の誘導子、キャパシタ、ストリップライン等を含むことができる。整合回路892は、N-FET810、820、830、840及び880に関するバイアス電流も提供する。図9は、アクティブポストディストーション線形化を有するLNA140eの実施形態の概略図である。LNA140eは、4つのPチャネルFETP-FET910、920、930及び940と、誘導子950と、キャパシタ952と、を含む。P-FET910は、誘導子950の一端に結合されたソースと、入力電圧v1を受け取るゲートと、P-FET920のソースに結合されたドレインと、を有する。誘導子950の他端は、VDD電源に結合する。P-FET920は、バイアス電圧vbiasを受け取るゲートと、出力ノードに結合されたドレインと、を有する。N-FET920は、バイアス電圧vbiasを受け取るゲートと、出力ノードに結合されたドレインと、を有する。N-FET930は、VDD電源に結合されたソースと、キャパシタ952の一端に結合されたゲートと、P-FET940のソースに結合されたドレインと、を有する。キャパシタ952の他端は、P-FET920のソースに結合する。P-FET940は、バイアス電圧vbiasを受け取るゲートと、出力ノードに結合されたドレインと、を有する。出力ノードは、LNA140eに関する出力電流ioutを提供する。上記されるように、アクティブポストディストーションを用いてアクティブ回路を線形化する技術は、増幅器、ミキサー等の様々な型のアクティブ回路に関して用いることができる。アクティブ回路に関する主信号経路は、主信号経路内の回路素子の非線形性に起因する歪みを生成する。補助信号経路は、主信号経路によって生成された歪み成分を除去するために用いられる歪み成分をアクティブに生成する。本明細書において説明される増幅器及びその他の線形化されたアクティブ回路は、ベースバンド、中間周波数IF、RF等を含む様々な周波数範囲に関して用いることができる。例えば、これらの線形化されたアクティブ回路は、無線通信に関して共通して採用される以下のような周波数帯域に関して用いることができる。824乃至894MHzのセルラーバンド1850乃至1990MHzのパーソナル通信システムPCSバンド1710乃至1880MHzのデジタルセルラーシステムDCSバンド890乃至960MHzのGSM900バンド1920乃至2170MHzの第3世代移動通信システム2000IMT-2000バンド1574.4乃至1576.4MHzの全地球測位システムGPSバンド本明細書において説明される増幅器及びその他の線形化されたアクティブ回路は、集積回路IC、RF集積回路RFIC、特定用途向け集積回路ASIC、プリント基板PCB、電子デバイス等の内部に実装することができる。これらの線形化されたアクティブ回路は、相補型金属酸化膜半導体CMOS、NチャネルMOSN-MOS、PチャネルMOSP-MOS、バイポーラ接合トランジスタBJT、バイポーラCMOSBiCMOS、珪素ゲルマニウムSiGe、ガリウムヒ素GaAs等の様々なICプロセス技術によって製造することができる。開示された実施形態に関する上記の説明は、当業者が本発明を製造又は使用できるようにすることを目的とするものである。これらの実施形態に対する様々な修正は、当業者にとっては容易に明確になるであろう。本明細書において定められている一般原理は、本発明の精神及び適用範囲を逸脱しない形でその他の実施形態に対しても適用することができる。以上のように、本発明は、本明細書において示されている実施形態に限定されることを意図するものではなく、本明細書において開示されている原理及び斬新な特長に一致する限りにおいて最も広範な適用範囲が認められるべきである。"