"上面にリード配線を有するフィルム基板と、前記フィルム基板上に設けられ、前記フィルム基板との対向面に突起電極を有し、前記突起電極が前記リード配線と電気的に接合されている半導体チップとを備えている半導体装置において、前記半導体チップは、前記突起電極として、前記半導体チップの端縁部に沿って並ぶ複数の第1突起電極と、前記半導体チップの前記端縁部に沿って、前記第1突起電極よりも前記端縁部から離れた位置に並ぶ複数の第2突起電極とを備え、前記フィルム基板は、前記リード配線として、前記第1突起電極と電気的に接合され、前記第1および第2突起電極の並び方向を第1方向とした場合に、前記第1突起電極と電気的に接合される接合部の前記第1方向の幅が前記第1突起電極の幅以上となっている第1リード配線と、前記第2突起電極と電気的に接合される第2リード配線とを備えていることを特徴とする半導体装置。前記第1リード配線の前記接合部は、前記第1リード配線における、前記半導体チップの前記端縁部から前記接合部まで延びている部分よりも前記第1方向の幅が広い幅広部になっていることを特徴とする請求項1に記載の半導体装置。前記第1リード配線の前記幅広部における前記第1方向の幅は、前記第2リード配線の前記第1方向の幅よりも広くなっていることを特徴とする請求項1に記載の半導体装置。前記第1突起電極の前記第1方向の幅は、前記第2突起電極の前記第1方向の幅よりも狭くなっていることを特徴とする請求項1または2に記載の半導体装置。前記第1リード配線と前記第2リード配線とは、前記半導体チップの前記端縁部において、前記第1方向の幅が等しくなっていることを特徴とする請求項1から4のいずれか1項に記載の半導体装置。半導体装置を構成する半導体チップの突起電極とフィルム基板上のインナーリード配線とは、加熱圧着によって接合されている。したがって、インナーリード配線は、半導体チップの突起電極の位置に対応するように形成されている。しかしながら、上記の加熱圧着においては、フィルム基板が熱膨張し、フィルム上のインナーリード配線の位置にばらつき、すなわちずれが生じる。この場合、インナーリード配線が、突起電極の位置からずれてしまうことになる。このようなことから、上記特許文献の技術では、突起電極およびインナーリード配線の高密度化が進むに従って、インナーリード配線が本来接合されるべき突起電極以外の突起電極に接触して、ショートやリークといった不良を招来する。したがって、本発明は、フィルム基板のインナーリード配線が本来接続されるべき半導体チップの突起電極とは異なる突起電極と接触する事態を防止することができる半導体装置の提供を目的としている。本発明の半導体装置は、上面にリード配線を有するフィルム基板と、前記フィルム基板上に設けられ、前記フィルム基板との対向面に突起電極を有し、前記突起電極が前記リード配線と電気的に接合されている半導体チップとを備えている半導体装置において、前記半導体チップは、前記突起電極として、前記半導体チップの端縁部に沿って並ぶ複数の第1突起電極と、前記半導体チップの前記端縁部に沿って、前記第1突起電極よりも前記端縁部から離れた位置に並ぶ複数の第2突起電極とを備え、前記フィルム基板は、前記リード配線として、前記第1突起電極と電気的に接合され、前記第1および第2突起電極の並び方向を第1方向とした場合に、前記第1突起電極と電気的に接合される接合部の前記第1方向の幅が前記第1突起電極の幅以上となっている第1リード配線と、前記第2突起電極と電気的に接合される第2リード配線とを備えていることを特徴としている。上記の構成によれば、第1突起電極は第2突起電極よりも半導体チップの端縁部に近い位置に配置され、この第1突起電極と電気的に接合される第1リード配線は、第1および第2突起電極の並び方向である第1方向の幅が第1突起電極の幅以上となっている。したがって、半導体装置を製造する場合の、第1突起電極と第1リード配線、および第2突起電極と第2リード配線とを例えば加熱圧着により接合する工程において、第1および第2突起電極の並び方向である第1方向への第1および第2リード配線の位置ずれが生じた場合であっても、第2リード配線が第1突起電極と接触する事態が生じ難くなる。これにより、半導体装置においてショートやリークが発生する事態を防止でき、半導体装置の信頼性を高めることができる。上記の半導体装置において、前記第1リード配線の前記接合部は、前記第1リード配線における、前記半導体チップの前記端縁部から前記接合部まで延びている部分よりも前記第1方向の幅が広い幅広部になっている構成としてもよい。上記の構成によれば、第1リード配線の第1突起電極との接合部は、第1リード配線における、半導体チップの端縁部から接合部まで延びている部分よりも第1および第2突起電極の並び方向である第1方向の幅が広い幅広部になっている。したがって、第1突起電極と電気的に接合される、第1リード配線の接合部における第1方向の幅を第1突起電極の幅以上とする構成において、第1突起電極の第1方向の幅を広く形成することができる。これにより、半導体装置を製造する場合の加熱圧着工程において第1方向への第1および第2リード配線の位置ずれが生じた場合であっても、第1突起電極と第1リード配線との接合面積の低下を抑制することができる。この結果、第1突起電極と第1リード配線との接合面積を確保しながら、第2リード配線が第1突起電極と接触することによるショートやリークの発生を防止することができる。上記の半導体装置において、前記第1リード配線の前記幅広部における前記第1方向の幅は、前記第2リード配線の前記第1方向の幅よりも広くなっている構成としてもよい。上記の構成によれば、第1リード配線は、幅広部のみの第1方向の幅を第2リード配線の第1方向の幅よりも広くすることができる。これにより、第1リード配線は、幅広部の幅のみを第2リード配線の幅よりも広くして、半導体チップの端縁部から幅広部に達する部分の幅を第2リード配線と等しくする構成とすることが可能となり、ファインピッチ化に対応することができる。上記の半導体装置において、前記第1突起電極の前記第1方向の幅は、前記第2突起電極の前記第1方向の幅よりも狭くなっている構成としてもよい。上記の構成によれば、第1突起電極の第1方向の幅が第2突起電極の第1方向の幅よりも狭くなっている。したがって、第1リード配線の接合部における第1方向の幅が第1突起電極の幅以上となっている構成において、第1リード配線の接合部における第1方向の幅を過度に広くする必要がないなど、第1リード配線の接合部における第1方向の幅と、第1突起電極の第1方向の幅と、第2突起電極の第1方向の幅との関係を適切に設定することができる。上記の半導体装置において、前記第1リード配線と前記第2リード配線とは、前記半導体チップの前記端縁部よりも外側の領域において、前記第1方向の幅が等しくなっている構成としてもよい。第1突起電極と電気的に接合される第1リード配線の接合部における第1方向の幅が第1突起電極の幅以上となっている構成において、第1リード配線の接合部における第1方向の幅を第1リード配線の接合部に至る部分にも適用し、かつ第1リード配線の接合部における第1方向の幅を第2リード配線における第1方向の幅よりも広くした場合、フィルム基板では配線領域の拡大が必要となる。この場合には、フィルム基板の拡大に伴う材料コストのアップ、および配線材料の増大に伴う材料コストのアップを招来する恐れがある。そこで、半導体チップの端縁部よりも外側の領域において、第1リード配線と第2リード配線とは第1方向の幅が等しくなっている構成とすれば、上記のような問題を回避することができる。本発明の構成によれば、半導体装置を製造する場合の、第1突起電極と第1リード配線、および第2突起電極と第2リード配線とを例えば加熱圧着により接合する工程において、第1および第2突起電極の並び方向である第1方向への第1および第2リード配線の位置ずれが生じた場合であっても、第2リード配線が第1突起電極と接触する事態が生じ難くなる。これにより、半導体装置においてショートやリークが発生する事態を防止でき、半導体装置の信頼性を高めることができる。実施の形態1半導体装置の構成本発明実施の形態を図面に基づいて以下に説明する。図1aは本発明の実施の形態におけるCOFChipOnFilm方式の半導体装置を示す平面図である。図1bは、図1aにおけるQ-Q’線矢視断面図である。なお、図1aおよび図1bに示した半導体装置の構成は、他の実施形態においても共通している。半導体装置は、図1aおよび図1bに示すように、フィルム基板11上に半導体チップ5が設けられた構成である。フィルム基板11は、フィルム基体部9の上にインナーリード配線リード配線10が形成されたものである。半導体チップ5は下面に突起電極6を有する。フィルム基板11のインナーリード配線10は、半導体チップ5の突起電極6と対向するように配置され、突起電極6と電気的に接合接続されている。フィルム基板11のインナーリード配線10上には、保護膜としてのソルダレジスト3が形成されている。このソルダレジスト3は、インナーリード配線10の腐食やリークなどの不具合を防止するものである。フィルム基板11上におけるフィルム基板11と半導体チップ5との間、および半導体チップ5の周りには、樹脂層7が形成されている。この樹脂層7は、突起電極6とインナーリード配線10とを固定するためのものであり、例えば、エポキシ系のアンダーフィル材により形成されている。図1aに示すように、半導体チップ5の各突起電極6は、インナーリード配線10を介して、外部配線である入力側アウターリード配線1、または出力側アウターリード配線4に接続されている。一般に、入力側アウターリード1は比較的粗いピッチにて形成され、出力側アウターリード4はファインピッチにて形成されている。なお、符号2はスプロケットホールである。インナーリード配線10は、銅箔によって形成され、スズによりメッキが施されている。また、インナーリード配線10は、例えば、幅が5μm~15μmであり、厚さが8μm~12μmである。また、インナーリード配線10の長さは、半導体チップ5の突起電極6の形成位置に応じて、例えば半導体チップ5の端縁部エッジから70μm以上500μm以下の範囲内の長さとなるように形成されている。半導体チップ5の突起電極6は、形状は特に限定されないが、例えば、長辺が30μm~70μmであり、短辺が5μm~40μmである長方形型であって、10μm~18μmの厚さを有している。突起電極6は、金によって形成され、インナーリード配線10と金―スズ合金接合によって接合される。半導体チップ5は、形状は特に限定されないが、例えば、長辺が5mm~22mmであり、短辺が0.5mm~2.5mmである長方形型である。図2aは、半導体チップ5の突起電極6とインナーリード配線10との接合状態を示す平面図である。図2bは、図2aの一部を拡大したものであり、第1突起電極6aと第2突起電極6bとの位置関係、第1インナーリード配線10aの幅と第1突起電極6aとの幅の関係、および第1インナーリード配線10aの幅と第2インナーリード配線10bの幅との関係を示す平面図である。半導体チップ5は、図2aおよび図2bに示すように、下面に突起電極6として第1突起電極6aおよび第2突起電極6bを有している。第1突起電極6aは、半導体チップ5の周縁部において、半導体チップ5の端縁部端辺に平行な線上に、所定の配列ピッチにて並ぶように設けられている。また、第2突起電極6bは、半導体チップ5の端縁部に対して、第1突起電極6aよりも内側の位置において、第2半導体チップ5の端縁部に平行な線上に、所定の配列ピッチにて並ぶように設けられている。本実施の形態において、第1突起電極6aの配列ピッチおよび第2突起電極6bの配列ピッチは同等であり、第1突起電極6aと第2突起電極6bとは、第1突起電極6aおよび第2突起電極6bの配列方向第一方向に向かって交互に、すなわち千鳥状に配置されている。インナーリード配線10は、半導体チップ5の下面と対向する領域では互いに等間隔かつ平行であり、半導体チップ5の端縁部に対して垂直に配置されている。インナーリード配線10としては、第1突起電極6aに接合される第1インナーリード配線10a、および第2突起電極6aに接合される第2インナーリード配線10bが形成されている。本実施の形態において、第1インナーリード配線10aと第2インナーリード配線10bとは、同一幅となっている。フィルム基板11において、各インナーリード配線10は、インナーリード配線10の幅方向の中心が、各インナーリード配線10に対応する突起電極6の幅方向の中心と一致するように形成されている。また、インナーリード配線10における、半導体チップ5の端縁部から内方に向う部分の内方側端部は、突起電極6の内包側端部を越えた位置まで達している。インタナーリード配線10aの幅は、図2bに示すように、この第1インナーリード配線10aと電気的に接合される第1突起電極6aの幅以上となっている。すなわち、第1突起電極6aの幅は、この第1突起電極6aに接続されるインタナーリード配線10aの幅以下となっている。また、第1突起電極6aの幅は第2突起電極6bの幅よりも狭くなっている。なお、インタナーリード配線10aの幅と第1突起電極6aの幅との関係について、インタナーリード配線10aの幅は、第1突起電極6aの幅の1.0倍~2.0倍とすることができる。実施の形態の作用効果上記の構成において、半導体装置の製造工程では、半導体チップ5の突起電極6とフィルム基板11のインナーリード配線10とが加熱圧着によって接合される。詳細には、第1突起電極6aは第1インナーリード配線10aと、また第2突起電極6bは第2インナーリード配線10bと加熱圧着される。この加熱圧着の際には、フィルム基体部9の熱膨張によって、インナーリード配線10第1インナーリード配線10a、第2インナーリード配線10bは、所定の形成位置からずれることがある。しかしながら、第1突起電極6aと接合される第1インナーリード配線10aの幅が第1突起電極6aの幅以上に設定されているので、第2突起電極6bと接合される第2インナーリード配線10bが、隣りの第1突起電極6aと接触して、ショートやリークが発生する事態を防止することができる。以下、この機能について、図3a~図3c、図4および図5に基づいて説明する。図3aは、第1突起電極6aと第2突起電極6bとが同一幅の場合における第1および第2突起電極6a、6b並びに第1および第2インナーリード配線10a,10bの関係を示す説明図である。図3bは、インタナーリード配線10aの幅が第1突起電極6aの幅以上第1突起電極6aの幅がインタナーリード配線10aの幅以下の場合における第1および第2突起電極6a、6b並びに第1および第2インナーリード配線10a,10bの関係を示す説明図である。図3cは、図3bに示した構成において、第1および第2突起電極6a、6bの幅方向への第1および第2インナーリード配線10a,10bの位置ずれが発生した場合にもリークを防止できることの説明図である。なお、図3a~図3cを始めとして、各図に記載の寸法を示す数値の単位は、すべてμmである。また、図4は、図3aに示した構成において、第1および第2インナーリード配線10a,10bの位置ずれが生じることにより、第2インナーリード配線10bが第1突起電極6aと非常に接近した状態を示す説明図である。図5は、図3cに示した構成において、第1および第2突起電極6a、6bの幅方向への第1および第2インナーリード配線10a,10bの位置ずれが発生した状態を示す説明図である。図3aの例では、第1および第2突起電極6a,6bの幅を20μm、第1および第2インナーリード配線10a,10bの幅を10μmとし、第1および第2突起電極6a,6bと第1および第2インナーリード配線10a,10bとの正規の接合状態において、第1突起電極6aと第2インナーリード配線10bとの間隔Xを5μmとする。なお、正規の接合状態とは、第1インナーリード配線10aの幅方向の中心が、対応する第1突起電極6aの幅方向の中心と一致し、第2インナーリード配線10bの幅方向の中心が、対応する第2突起電極6bの幅方向の中心と一致するように接合された状態である。図3aに示した構成では、正規の接合状態において、第2インナーリード配線10bと第1突起電極6aとの間隔Xが狭くなっている。したがって、加熱圧着工程において、図4に示すように、第1および第2インナーリード配線10a,10bの少しの位置ずれが生じることによっても、第2インナーリード配線10bが第1突起電極6aと非常に接近することになる。この場合、例えば、第2インナーリード配線10bが5μm位置ずれすれば、第2インナーリード配線10bが第1突起電極6aと接触し、ショートが発生する。そこで、本実施の形態の半導体装置では、第1突起電極6aと接合されるインナーリード配線10aの幅を第1突起電極6aの幅以上第1突起電極6aの幅を第1突起電極6aと接合されるインナーリード配線10aの幅以下に設定している。例えば、図3bに示すように、第1突起電極6aは、幅を第1インナーリード配線10aの幅よりも狭い8μmとし、正規の接合状態において、第1インナーリード配線10aにより完全に覆われるようにしている。なお、第1突起電極6aおよび第2突起電極6bのピッチは変更せず、図3aの場合と同一である。図3bの構成では、第1突起電極6aと第2インナーリード配線10bとの間隔Xは、11μmに拡大する。この場合には、図3cおよび図5に示すように、第2インナーリード配線10bの位置ずれが同様の5μmであっても、第2インナーリード配線10bと第1突起電極6aとの間隔Xは6μmとなり、ショートは発生しない。これにより、ファインピッチ化された半導体装置の加熱圧着工程において、第1および第2インナーリード配線10a,10bの位置ずれが発生した場合であっても、第2インナーリード配線10bが第1突起電極6aと接触してショートが発生する事態を防止することができる。なお、図2bに示した構成では、第1インナーリード配線10aが通過する、半導体チップ5の端縁部を基準として、第1インナーリード配線10aの内方側端部の位置が第1突起電極6aの内方側端部の位置よりも、半導体チップ5の内方側の位置に存在している。これにより、正規の接合状態において、第1突起電極6aが第1インナーリード配線10aにより完全に覆われる構成としている。また、本実施の形態では、半導体チップ5の周縁部を構成する4辺のうちの1辺一つの端縁部のみに、第1突起電極6aおよび第2突起電極6bの列が形成され、残りの3辺三つの端縁部には、1列の突起電極6のみが配置されている場合について説明した。しかしながら、第1突起電極6aおよび第2突起電極6bの列は、少なくとも1辺一つの端縁部に形成されていればよく、複数の辺複数の端縁部に形成されていてもよい。この点は、他の実施の形態においても同様である。実施の形態2半導体装置の構成本発明の他の実施の形態を図面に基づいて以下に説明する。本実施の形態の半導体装置は、図2aに示した構成を有する。一方、図6に示すように、半導体チップ5の第1突起電極6aと接合される、フィルム基板11の第1インナーリード配線10a、および半導体チップ5の第2突起電極6bと接合される、フィルム基板11の第2インナーリード配線10bとのうち、第1インナーリード配線10aにおける第1突起電極6aと接合される部分の形状が、図2bに示した第1インナーリード配線10aとは異なっている。他の構成は、前記実施の形態の半導体装置と同様である。具体的には、本実施の形態において、第1インナーリード配線10aは、第1突起電極6aと接合される部分である内方側端部が、この内方側端部まで延びている部分よりも幅広の幅広部10a1となっている。この幅広部10a1の幅は、第1突起電極6aの幅以上となっている。これにより、第1インナーリード配線10aと第1突起電極6aとの正規の接合状態において、幅広部10a1は第1突起電極6aを完全に覆うようになっている。なお、第1インナーリード配線10aの幅広部10a1の幅と第1突起電極6aの幅との関係について、幅広部10a1の幅は、第1突起電極6aの幅の1.0倍~2.0倍とすることができる。実施の形態の作用効果上記の構成において、本実施の形態の半導体装置では、第1突起電極6aと接合される第1インナーリード配線10aの部分が、第1突起電極6aの幅以上の幅を有する幅広部10a1となっている。これにより、前記の実施の形態の半導体装置と同様、第1突起電極6aと第1インナーリード配線10a、および第2突起電極6bと第2インナーリード配線10bとを加熱圧着により接合する場合において、第2突起電極6bと接合される第2インナーリード配線10bが、隣りの第1突起電極6aと接触して、ショートやリークが発生する事態を防止することができる。以下、この機能について、図7a~図7b、図8a~図8b、および図9に基づいて説明する。図7aは、図3aに示した構成に対して、第1突起電極6aの幅を第2突起電極6bの幅よりも狭くした場合における第1および第2突起電極6a、6b並びに第1および第2インナーリード配線10a,10bの関係を示す説明図である。図7bは、図7aに示した構成において、第1および第2突起電極6a、6bの幅方向への第1および第2インナーリード配線10a,10bの位置ずれが発生した場合の説明図である。図8aは、第1および第2突起電極6a、6bの幅方向への第1および第2インナーリード配線10a,10bの位置ずれが発生した場合にも、リークの防止および接合面積を確保できる構成を示す説明図である。図9は、図8aに示した構成において、第1および第2突起電極6a、6bの幅方向への第1および第2インナーリード配線10a,10bの位置ずれが発生した状態を示す説明図である。図3aの例では、前述のように、接合信頼性に関しては、加熱圧着工程において第2インナーリード配線10bに5μmの位置ずれが発生した場合であっても問題がない。しかしながら、加熱圧着工程において、第2インナーリード配線10bが第2インナーリード配線10bの幅方向に5μm位置ずれすれば、第2インナーリード配線10bが第1突起電極6aと接触し、ショートが発生する。この問題の解決策としては、図7bに示すように、第1突起電極6aの幅を狭くすることが考えられる。ただし、第1突起電極6aおよび第2突起電極6bのピッチは変更せず、図7aの場合と同一である。例えば、第1突起電極6aの幅を20μmから12μmに変更すると、第1および第2突起電極6a,6bの第1および第2インナーリード配線10a,10bと接合されない領域は、左右に1μmずつ、合計2μmとなる。したがって、第1突起電極6aと第2インナーリード配線10bとの間隔Xは、9μmに拡大する。この場合には、図7bに示すように、第2インナーリード配線10bの位置ずれが同様の5μmであっても、第2インナーリード配線10bと第1突起電極6aとの間隔Xは4μmとなり、ショートは発生しない。しかしながら、上記のように、第1突起電極6aの幅を単に狭くした場合には、図7bに示すように、第1突起電極6aと第2インナーリード配線10bとの接合面積が小さくなり、接合信頼性の低下を招来する。図7bの例では、正規の接合状態では10μmの接合幅図7aであったのが6μmとなり、正規の接合状態に対して60の接合面積となってしまう。すなわち、第1突起電極6aの幅を単に縮小する対応では、ショート発生の防止機能は高まる反面、接合信頼性の低下を招来する。このように、第2インナーリード配線10bと第1突起電極6aとの間隔Xの拡大によるメリットと接合信頼性の低下のデメリットとはトレードオフの関係となっている。そこで、本実施の形態の半導体装置では、第1突起電極6aと接合される、第1インナーリード配線10aの幅広部10a1の幅を第1突起電極6aの幅以上となるように設定している。図8bの例では、第1突起電極6aの幅を8μmとし、この第1突起電極6aと接合される、第1インナーリード配線10aの幅広部10a1の幅を、第1インナーリード配線10aの幅以上の18μmとしている。これにより、正規の接合状態において、第1突起電極6aが幅広部10a1により完全に覆われるようにしている。なお、第1突起電極6aおよび第2突起電極6bのピッチは変更せず、図3aの場合と同一である。図8aの構成では、第1突起電極6aと第2インナーリード配線10bとの間隔Xは、11μmに拡大する。この場合には、図8bおよび図9に示すように、第2インナーリード配線10bの位置ずれが、図7bの場合よりさらに大きい6μmであっても、第2インナーリード配線10bと第1突起電極6aとの間隔Xは6μmとなり、ショートは発生しない。また、図8b場合には、正規の接合状態では8μmの接合幅図8aであったのが7μmとなり、正規の接合状態に対して87.5の接合面積を確保することができる。これにより、ファインピッチ化された半導体装置の加熱圧着工程において、第1および第2インナーリード配線10a,10bの位置ずれが発生した場合であっても、第2インナーリード配線10bが第1突起電極6aと接触してショートが発生する事態を防止することができる。また、第1突起電極6aと第1インナーリード配線10a、および第2突起電極6bと第2インナーリード配線10bとの正規の接合状態に対する接合面積の低下を抑制し、接合信頼性を確保することができる。実施の形態3半導体装置の構成本発明のさらに他の実施の形態を図面に基づいて以下に説明する。図10aは、本実施の形態の半導体装置における半導体チップ5の突起電極6とインナーリード配線10との接合状態を示す平面図である。図10bは、図10aの一部を拡大したものであり、第1突起電極6aと第2突起電極6bとの位置関係、第1インナーリード配線10aの幅と第1突起電極6aとの幅の関係、および第1インナーリード配線10aの幅と第2インナーリード配線10bの幅との関係を示す平面図である。図10aおよび図10bに示す半導体装置が図2aおよび図2bに示した半導体装置と異なる点は次の点である。すなわち、図2aおよび図2bに示した半導体装置では、第1突起電極6aと第2突起電極6bとが同一ピッチにて設けられていたのに対し、図10aおよび図10bに示す半導体装置では、第1突起電極6aが第2突起電極6bの2倍のピッチにて設けられている。したがって、本実施の形態において、第1突起電極6aは、突起電極6第1突起電極6aおよび第2突起電極6bの並び方向第1方向において、第2突起電極6bと交互に設けられているのではなく、一つ飛ばしの状態にて設けられている。また、第1および第2インナーリード配線10a,10bを含む各インナーリード配線10は、半導体チップ5の端縁部に対して垂直に配置され、前記端縁部において同一ピッチかつ同一幅となっている。このために、第1インナーリード配線10aの左右に隣り合う第2インナーリード配線10bは、前記端縁部から半導体チップ5の内方へ向って、第1インナーリード配線10aの内方側端部の位置付近までは互いに平行であり、第1インナーリード配線10aの内方側端部の位置付近を過ぎた部分では互いに接近するように屈曲され、接合される第2突起電極6bに近接する付近では、再度互いに平行となるように、屈曲されている。なお、加熱圧着によりインナーリード配線10を接合させる際、インナーリード配線10と突起電極6との加熱圧着に伴う応力により、インナーリード配線10の屈曲位置にて、断線や、クラックを引き起こすことがある。したがって、第2突起電極6bとの接合の際に生じるインナーリード配線10bの断線やクラックを最小限に抑えるために、第2突起電極6bと接合するインナーリード配線10bは、屈曲位置にてR0.05mm~0.2mmとすることが好ましい。実施の形態の作用効果本実施の形態の半導体装置では、図2bに示した半導体装置と同様に、第1突起電極6aと接合されるインナーリード配線10aの幅を第1突起電極6aの幅以上第1突起電極6aの幅を第1突起電極6aと接合されるインナーリード配線10aの幅以下に設定している。これにより、ファインピッチ化された半導体装置の加熱圧着工程において、第1および第2インナーリード配線10a,10bの位置ずれが発生した場合であっても、第2インナーリード配線10bが第1突起電極6aと接触してショートが発生する事態を防止することができる。なお、インタナーリード配線10aの幅と第1突起電極6aの幅との関係について、インタナーリード配線10aの幅は、第1突起電極6aの幅の1.0倍~2.0倍とすることができる。実施の形態4半導体装置の構成本発明のさらに他の実施の形態を図面に基づいて以下に説明する。本実施の形態の半導体装置は、図10aに示した構成を有する。また、本実施の形態の半導体装置は、図11に示すように、図10bに示した構成において、第1インナーリード配線10aが、図6に示したように、幅広部10a1を有するものとなっている。他の構成は以上の実施の形態に示した構成と同様である。実施の形態の作用効果上記の構成において、本実施の形態の半導体装置では、第1突起電極6aと接合される第1インナーリード配線10aの部分が、第1突起電極6aの幅以上の幅を有する幅広部10a1となっている。これにより、図6に示した半導体装置の場合と同様、ファインピッチ化された半導体装置の加熱圧着工程において、第1および第2インナーリード配線10a,10bの位置ずれが発生した場合であっても、第2インナーリード配線10bが第1突起電極6aと接触してショートが発生する事態を防止することができる。また、第1突起電極6aと第1インナーリード配線10a、および第2突起電極6bと第2インナーリード配線10bとの正規の接合状態に対する接合面積の低下を抑制し、接合信頼性を確保することができる。なお、第1インナーリード配線10aの幅広部10a1の幅と第1突起電極6aの幅との関係について、幅広部10a1の幅は、第1突起電極6aの幅の1.0倍~2.0倍とすることができる。本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。"