不揮発性記憶装置へ電源を供給するための電圧線と、前記不揮発性記憶装置へクロック信号を供給するためのクロック線と、少なくとも1本が前記不揮発性記憶装置でプルアップされ、前記不揮発性記憶装置と双方向にデータ信号を通信するための1本以上のデータ線とを介して、前記不揮発性記憶装置に接続される情報処理装置であって、電圧スイッチと、前記電圧スイッチを介して前記電圧線に接続され、所定の第一の電圧を前記電圧線に供給する電圧源と、前記電圧線に接続され、前記第一の電圧が印加されているときに、前記第一の電圧又は前記第一の電圧よりも低い第二の電圧を出力するレギュレータと、前記レギュレータの出力を電源として、前記クロック線及び前記データ線を駆動する入出力ドライバーと、前記データ線の電圧が前記第二の電圧か、又は、前記第二の電圧よりも高い電圧かを検知する電圧検知回路と、前記レギュレータの出力電圧と、前記電圧検知回路の検知結果とから、前記情報処理装置の駆動電圧と前記不揮発性記憶装置の駆動電圧とが異なるか否かを検出する制御部とを備えることを特徴とする情報処理装置。請求項1に記載の情報処理装置において、前記電圧検知回路は、前記情報処理装置が前記不揮発性記憶装置に電圧を印加した後で、前記不揮発性記憶装置に不揮発で記憶されたデータを読み出す前までに、前記データ線の電圧を検知することを特徴とする情報処理装置。請求項2に記載の情報処理装置において、前記制御部は、前記不揮発性記憶装置内における前記データ線のプルアップの有無を制御することを特徴とする情報処理装置。請求項3に記載の情報処理装置において、前記データ線は、前記情報処理装置の内部においてプルアップされていることを特徴とする情報処理装置。請求項4に記載の情報処理装置において、前記情報処理装置内における前記データ線のプルアップの有無を制御することを特徴とする情報処理装置。請求項1に記載の情報処理装置において、前記電圧検知回路は、前記レギュレータの出力電圧が前記第一の電圧のときに、前記データ線の電圧が前記第一の電圧よりも低いか否かを検知することを特徴とする情報処理装置。請求項6に記載の情報処理装置において、前記制御部は、前記レギュレータの出力電圧が前記第一の電圧であり、且つ、前記電圧検知回路が、前記データ線の電圧が前記第一の電圧よりも低いことを検知したときに、前記レギュレータの出力を前記第一の電圧から前記第二の電圧に切り替えることを特徴とする情報処理装置。請求項1に記載の情報処理装置において、前記電圧検知回路は、前記レギュレータの出力電圧が前記第二の電圧のときに、前記データ線の電圧が前記第二の電圧よりも高いか否かを検知することを特徴とする情報処理装置。請求項8に記載の情報処理装置において、前記制御部は、前記レギュレータの出力電圧が前記第二の電圧であり、且つ、前記電圧検知回路が、前記データ線の電圧が前記第二の電圧よりも高いことを検知したときに、前記レギュレータの出力を前記第二の電圧から前記第一の電圧に切り替えることを特徴とする情報処理装置。請求項8に記載の情報処理装置において、前記レギュレータの出力電圧が前記第二の電圧であり、且つ、前記電圧検知回路が、前記データ線の電圧が前記第二の電圧よりも高いことを検知したときに、前記情報処理装置は、前記不揮発性記憶装置を制御して、前記不揮発性記憶装置にインターフェースの駆動電圧を前記第一の電圧から前記第二の電圧に切り替えさせることを特徴とする情報処理装置。請求項1に記載の情報処理装置において、前記電圧スイッチは、前記電圧線との接続を、前記電圧源か、又は、接地線かで切り替え可能に構成されていることを特徴とする情報処理装置。請求項11に記載の情報処理装置において、前記レギュレータの出力電圧が前記第一の電圧であり、且つ、前記電圧検知回路が、前記データ線の電圧が前記第一の電圧よりも低いことを検知したときに、前記電圧スイッチは、前記電圧線の接続を前記接地線に切り替えて接続した後に、前記電圧線の接続を前記電圧源に切り替えて接続しなおすことを特徴とする情報処理装置。請求項7、9、10又は12に記載の情報処理装置において、前記制御部が、前記データ線の電圧と前記レギュレータの出力電圧と同じであることを確認した後に、前記情報処理装置は、前記不揮発性記憶装置に不揮発で記憶されたデータを読み出すことを特徴とする情報処理装置。請求項1から13のいずれか1項に記載の情報処理装置において、前記入出力ドライバーは、前記第一の電圧が駆動電圧として供給されているときに、前記第二の電圧のハイレベルをハイレベルと認識することを特徴とする情報処理装置。請求項1から14のいずれか1項に記載の情報処理装置と、前記情報処理装置からのデータの読み出しや書き込みが可能な不揮発性記憶装置とを備えることを特徴とする情報処理システム。情報処理装置から電源を供給するための電圧線と、前記情報処理装置からクロック信号を供給するためのクロック線と、前記情報処理装置と双方向に信号を通信可能な1本以上の通信線とを介して、前記情報処理装置に接続される不揮発性記憶装置であって、不揮発でデータを記憶可能な不揮発性メモリと、前記電圧線と接続され、前記情報処理装置から供給される第一の電圧又は前記第一の電圧よりも低い第二の電圧を出力するカードレギュレータと、前記カードレギュレータの出力を電源として、前記通信線を駆動するカード入出力ドライバーと、前記通信線の電圧が前記第二の電圧か、又は、前記第二の電圧よりも高い電圧かを検知するカード電圧検知回路と、前記カードレギュレータの出力電圧と、前記カード電圧検知回路の検知結果とから、前記情報処理装置の駆動電圧と前記不揮発性記憶装置の駆動電圧とが異なるか否かを検出するカード制御部とを備えることを特徴とする不揮発性記憶装置。請求項16に記載の不揮発性記憶装置において、前記カード電圧検知回路は、前記カードレギュレータの出力電圧が前記第一の電圧のときに、前記通信線の電圧が前記第一の電圧よりも低いか否かを検知することを特徴とする不揮発性記憶装置。請求項17に記載の不揮発性記憶装置において、前記カード制御部は、前記カードレギュレータの出力電圧が前記第一の電圧であり、且つ、前記カード電圧検知回路が、前記通信線の電圧が前記第一の電圧よりも低いことを検知したときに、前記カードレギュレータの出力を前記第一の電圧から前記第二の電圧に切り替えることを特徴とする不揮発性記憶装置。請求項17に記載の不揮発性記憶装置において、前記カード制御部は、前記カードレギュレータの出力電圧が前記第一の電圧であり、且つ、前記カード電圧検知回路が、前記通信線の電圧が前記第一の電圧よりも低いことを検知したときに、前記情報処理装置からの前記不揮発性記憶装置に対するデータの読み出し及び書き込みを禁止することを特徴とする不揮発性記憶装置。請求項16に記載の不揮発性記憶装置において、前記カード電圧検知回路は、前記カードレギュレータの出力電圧が前記第二の電圧のときに、前記通信線の電圧が前記第二の電圧よりも高いか否かを検知することを特徴とする不揮発性記憶装置。請求項20に記載の不揮発性記憶装置において、前記カード制御部は、前記カードレギュレータの出力電圧が前記第二の電圧であり、且つ、前記カード電圧検知回路が、前記通信線の電圧が前記第二の電圧よりも高いことを検知したときに、前記カードレギュレータの出力を前記第二の電圧から前記第一の電圧に切り替えることを特徴とする不揮発性記憶装置。請求項20に記載の不揮発性記憶装置において、前記カード制御部は、前記カードレギュレータの出力電圧が前記第二の電圧であり、且つ、前記カード電圧検知回路が、前記通信線の電圧が前記第二の電圧よりも高いことを検知したときに、前記情報処理装置からの前記不揮発性記憶装置に対するデータの読み出し及び書き込みを禁止することを特徴とする不揮発性記憶装置。請求項16から22のいずれか1項に記載の不揮発性記憶装置に用いられる不揮発性メモリコントローラであって、前記カードレギュレータと、前記カード入出力ドライバーと、前記カード電圧検知回路と、前記カード制御部とを備えることを特徴とする不揮発性メモリコントローラ。請求項16から22のいずれか1項に記載の不揮発性記憶装置と、前記不揮発性メモリに対して電圧を供給すると共に、データの書き込み及び/又は読み出しを行う情報処理装置とを備えることを特徴とする情報処理システム。情報処理装置から電源を供給するための電圧線と、前記情報処理装置からクロック信号を供給するためのクロック線と、前記情報処理装置と双方向に信号を通信可能な1本以上の通信線とを介して、前記情報処理装置に接続される不揮発性記憶装置であって、不揮発でデータを記憶可能な不揮発性メモリと、前記電圧線と接続され、前記情報処理装置から供給される第一の電圧又は前記第一の電圧よりも低い第二の電圧を出力するカードレギュレータと、前記カードレギュレータの出力を電源として、前記通信線を駆動するカード入出力ドライバーとを備え、前記不揮発記憶装置は、前記情報処理装置からの前記カードレギュレータの出力電圧の情報を取得するコマンドに対して、前記カードレギュレータの出力電圧の情報を前記情報処理装置に返すことを特徴とする不揮発性記憶装置。不揮発性記憶装置へ電源を供給するための電圧線と、前記不揮発性記憶装置へクロック信号を供給するためのクロック線と、少なくとも1本が前記不揮発性記憶装置でプルアップされ、前記不揮発性記憶装置と双方向にデータ信号を通信するための1本以上のデータ線とを介して、前記不揮発性記憶装置に接続される情報処理装置であって、電圧スイッチと、前記電圧スイッチを介して前記電圧線に接続され、所定の第一の電圧を前記電圧線に供給する電圧源と、前記電圧線と接続され、前記第一の電圧が印加されているときに、前記第一の電圧又は前記第一の電圧よりも低い第二の電圧を出力するレギュレータと、前記レギュレータの出力を電源として、前記クロック線及び前記データ線を駆動する入出力ドライバーとを備え、前記情報処理装置は、前記不揮発性記憶装置に対して、前記不揮発性記憶装置が前記データ線を駆動する電圧の情報を取得するコマンドを発行し、前記不揮発性記憶装置から返信された前記不揮発性記憶装置が前記データ線を駆動する電圧の情報を取得し、前記不揮発性記憶装置が前記データ線を駆動する電圧と、前記レギュレータの出力電圧とを比較して、両者が異なる場合には、前記レギュレータの出力電圧と、前記不揮発性記憶装置が前記データ線を駆動する電圧とを同じにするリカバリ処理を実行することを特徴とする情報処理装置。請求項26に記載の情報処理装置において、前記リカバリ処理は、前記不揮発性記憶装置が前記データ線を駆動する電圧を前記レギュレータの出力電圧に一致させる処理を含むことを特徴とする情報処理装置。請求項26に記載の情報処理装置において、前記リカバリ処理は、前記レギュレータの出力電圧を前記不揮発性記憶装置が前記データ線を駆動する電圧に一致させる処理を含むことを特徴とする情報処理装置。請求項25に記載の不揮発性記憶装置と、請求項26から28のいずれか1項に記載の情報処理装置とを備えることを特徴とする情報処理システム。しかしながら、いずれの特許文献にも、情報処理システムにおいて、情報処理装置と不揮発性記憶装置との間のインターフェース電圧に不整合が発生する可能性の示唆や、不整合の発生に対応する処理手法に関して何ら示されていない。ここで、インターフェース電圧の不整合は、情報処理システムの不具合につながる要因となる。例えば、ホスト機器2002及びメモリーカード2003のIOドライバーの電源電圧として、3.3Vが供給され、IOドライバーに1.8VのHレベルの信号が入力される場合、IOドライバーの入力用のPchトランジスタ及びNchトランジスタに貫通電流が流れる。この貫通電流は、不要な電力消費につながり、ホスト機器2002の電圧源がバッテリーであった場合には、バッテリーの持続時間を著しく損なう原因となる。本発明の目的は、情報処理装置と不揮発性記憶装置との間のインターフェース電圧の不整合を検出することにより、システムの不具合の要因を回避することができる情報処理装置、不揮発性記憶装置、情報処理システム及び不揮発性メモリコントローラを提供することである。本発明に係る情報処理装置は、不揮発性記憶装置へ電源を供給するための電圧線と、前記不揮発性記憶装置へクロック信号を供給するためのクロック線と、少なくとも1本が前記不揮発性記憶装置でプルアップされ、前記不揮発性記憶装置と双方向にデータ信号を通信するための1本以上のデータ線とを介して、前記不揮発性記憶装置に接続される情報処理装置であって、電圧スイッチと、前記電圧スイッチを介して前記電圧線に接続され、所定の第一の電圧を前記電圧線に供給する電圧源と、前記電圧線に接続され、前記第一の電圧が印加されているときに、前記第一の電圧又は前記第一の電圧よりも低い第二の電圧を出力するレギュレータと、前記レギュレータの出力を電源として、前記クロック線及び前記データ線を駆動する入出力ドライバーと、前記データ線の電圧が前記第二の電圧か、又は、前記第二の電圧よりも高い電圧かを検知する電圧検知回路と、前記レギュレータの出力電圧と、前記電圧検知回路の検知結果とから、前記情報処理装置の駆動電圧と前記不揮発性記憶装置の駆動電圧とが異なるか否かを検出する制御部とを備える。この情報処理装置においては、データ線の電圧が第一の電圧よりも低い第二の電圧であるか、又は、第二の電圧よりも高い電圧であるかが検知され、この検知結果と、情報処理装置内のレギュレータの出力電圧とから、情報処理装置の駆動電圧と不揮発性記憶装置の駆動電圧とが異なるか否かを検出しているので、情報処理装置と不揮発性記憶装置との間のインターフェース電圧の不整合を検出することができ、システムの不具合の要因を回避することができる。前記電圧検知回路は、前記情報処理装置が前記不揮発性記憶装置に電圧を印加した後で、前記不揮発性記憶装置に不揮発で記憶されたデータを読み出す前までに、前記データ線の電圧を検知することが好ましい。この場合、情報処理装置が、不揮発性記憶装置に電圧を印加した後で、不揮発性記憶装置に不揮発で記憶されたデータを読み出す前までに、データ線の電圧を検知しているので、データ線がHレベルを維持している状態でデータ線の電圧を検知することができるので、不揮発性記憶装置の駆動電圧を正確に検知することができる。前記制御部は、前記不揮発性記憶装置内における前記データ線のプルアップの有無を制御することが好ましい。この場合、不揮発性記憶装置内においてデータ線をプルアップさせることができるので、不揮発性記憶装置内でデータ線がHレベルを維持している状態にすることができる。前記データ線は、前記情報処理装置の内部においてプルアップされていることが好ましい。この場合、データ線が情報処理装置の内部においてプルアップされているので、データ線の電圧が中間電位になることを回避することができ、不揮発性記憶装置の駆動電圧をより正確に検知することができる。前記情報処理装置は、前記情報処理装置内における前記データ線のプルアップの有無を制御することが好ましい。この場合、不揮発性記憶装置の駆動電圧を検知する時に、情報処理装置内においてデータ線がプルアップされていない状態にすることができるので、不揮発性記憶装置の駆動電圧がそのままデータ線の電圧となり、不揮発性記憶装置の駆動電圧を容易に検知することができる。前記電圧検知回路は、前記レギュレータの出力電圧が前記第一の電圧のときに、前記データ線の電圧が前記第一の電圧よりも低いか否かを検知することが好ましい。この場合、レギュレータの出力電圧が第一の電圧のときに、データ線の電圧が第一の電圧よりも低いか否かを検知しているので、不揮発性記憶装置の駆動電圧が情報処理装置の駆動電圧より低いことを情報処理装置が検出することができる。前記制御部は、前記レギュレータの出力電圧が前記第一の電圧であり、且つ、前記電圧検知回路が、前記データ線の電圧が前記第一の電圧よりも低いことを検知したときに、前記レギュレータの出力を前記第一の電圧から前記第二の電圧に切り替えることが好ましい。この場合、レギュレータの出力電圧が第一の電圧であり、データ線の電圧が第一の電圧よりも低いときに、レギュレータの出力を第一の電圧から第二の電圧に切り替えているので、不揮発性記憶装置の駆動電圧と一致するように情報処理装置の駆動電圧を低下させることにより、情報処理装置と不揮発性記憶装置との間のインターフェース電圧の不整合を解消するリカバリ処理を行うことができる。この結果、情報処理装置と不揮発性記憶装置との間のインターフェース電圧を整合させることができるので、情報処理装置及び不揮発性記憶装置が正常な動作を行うことができる。前記電圧検知回路は、前記レギュレータの出力電圧が前記第二の電圧のときに、前記データ線の電圧が前記第二の電圧よりも高いか否かを検知することが好ましい。この場合、レギュレータの出力電圧が第二の電圧のときに、データ線の電圧が第二の電圧よりも高いか否かを検知しているので、不揮発性記憶装置の駆動電圧が情報処理装置の駆動電圧より高いことを情報処理装置が検出することができる。前記制御部は、前記レギュレータの出力電圧が前記第二の電圧であり、且つ、前記電圧検知回路が、前記データ線の電圧が前記第二の電圧よりも高いことを検知したときに、前記レギュレータの出力を前記第二の電圧から前記第一の電圧に切り替えることが好ましい。この場合、レギュレータの出力電圧が第二の電圧であり、データ線の電圧が第二の電圧よりも高いときに、レギュレータの出力を第二の電圧から第一の電圧に切り替えているので、不揮発性記憶装置の駆動電圧と一致するように情報処理装置の駆動電圧を上昇させることにより、情報処理装置と不揮発性記憶装置との間のインターフェース電圧の不整合を解消するリカバリ処理を行うことができる。この結果、情報処理装置と不揮発性記憶装置との間のインターフェース電圧を整合させることができるので、情報処理装置及び不揮発性記憶装置が正常な動作を行うことができる。前記レギュレータの出力電圧が前記第二の電圧であり、且つ、前記電圧検知回路が、前記データ線の電圧が前記第二の電圧よりも高いことを検知したときに、前記情報処理装置は、前記不揮発性記憶装置を制御して、前記不揮発性記憶装置の駆動電圧を前記第一の電圧から前記第二の電圧に切り替えさせることが好ましい。この場合、レギュレータの出力電圧が第二の電圧であり、データ線の電圧が第二の電圧よりも高いときに、情報処理装置が不揮発性記憶装置を制御して不揮発性記憶装置の駆動電圧を第一の電圧から第二の電圧に切り替えさせているので、情報処理装置の駆動電圧と一致するように不揮発性記憶装置の駆動電圧を低下させることにより、情報処理装置と不揮発性記憶装置との間のインターフェース電圧の不整合を解消するリカバリ処理を行うことができる。この結果、情報処理装置と不揮発性記憶装置との間のインターフェース電圧を整合させることができるので、情報処理装置及び不揮発性記憶装置が正常な動作を行うことができる。前記電圧スイッチは、前記電圧線との接続を、前記電圧源か、又は、接地線かで切り替え可能に構成されていることが好ましい。この場合、電圧線との接続を電圧源又は接地線に切り替えることができるので、情報処理装置が電源再投入の処理を行うときに、電圧線の電圧を確実に0Vにすることができ、情報処理装置と不揮発性記憶装置との間のインターフェース電圧の不整合を解消するリカバリ処理を確実に行うことができる。前記レギュレータの出力電圧が前記第一の電圧であり、且つ、前記電圧検知回路が、前記データ線の電圧が前記第一の電圧よりも低いことを検知したときに、前記電圧スイッチは、前記電圧線の接続を前記接地線に切り替えて接続した後に、前記電圧線の接続を前記電圧源に切り替えて接続しなおすことが好ましい。この場合、レギュレータの出力電圧が第一の電圧であり、データ線の電圧が第一の電圧よりも低いときに、電圧スイッチが電圧線の接続を接地線に切り替えて接続した後に、電圧線の接続を電圧源に切り替えているので、情報処理装置が電源再投入の処理を行うときに、電圧線の電圧を確実に0Vにした上で、電源再投入を行うことによって不揮発性記憶装置の駆動電圧が第一の電圧に設定され、情報処理装置と不揮発性記憶装置との間のインターフェース電圧の不整合を解消するリカバリ処理を行うことができる。この結果、情報処理装置と不揮発性記憶装置との間のインターフェース電圧を整合させることができるので、情報処理装置及び不揮発性記憶装置が正常な動作を行うことができる。前記制御部が、前記データ線の電圧と前記レギュレータの出力電圧と同じであることを確認した後に、前記情報処理装置は、前記不揮発性記憶装置に不揮発で記憶されたデータを読み出すことが好ましい。この場合、データ線の電圧とレギュレータの出力電圧と同じであることを確認した後に、不揮発性記憶装置に不揮発で記憶されたデータを読み出すことができるので、情報処理装置と不揮発性記憶装置との間のインターフェース電圧の不整合を回避した状態で、正常な読み出し動作を行うことができる。前記入出力ドライバーは、前記第一の電圧が駆動電圧として供給されているときに、前記第二の電圧のハイレベルをハイレベルと認識することが好ましい。この場合、入出力ドライバーは、第一の電圧を電圧源としたときに、第二の電圧のハイレベルをハイレベルと認識することができるので、情報処理装置と不揮発性記憶装置との間のインターフェース電圧の不整合が発生したとしても、論理的にハイレベルとロウレベルとを正しく認識することができるため、直接的な回路の異常動作を回避することができる。本発明に係る情報処理システムは、上記いずれかの情報処理装置と、この情報処理装置からのデータの読み出しや書き込みが可能な不揮発性記憶装置とを備える。本発明に係る不揮発性記憶装置は、情報処理装置から電源を供給するための電圧線と、前記情報処理装置からクロック信号を供給するためのクロック線と、前記情報処理装置と双方向に信号を通信可能な1本以上の通信線とを介して、前記情報処理装置に接続される不揮発性記憶装置であって、不揮発でデータを記憶可能な不揮発性メモリと、前記電圧線と接続され、前記情報処理装置から供給される第一の電圧又は前記第一の電圧よりも低い第二の電圧を出力するカードレギュレータと、前記カードレギュレータの出力を電源として、前記通信線を駆動するカード入出力ドライバーと、前記通信線の電圧が前記第二の電圧か、又は、前記第二の電圧よりも高い電圧かを検知するカード電圧検知回路と、前記カードレギュレータの出力電圧と、前記カード電圧検知回路の検知結果とから、前記情報処理装置の駆動電圧と前記不揮発性記憶装置の駆動電圧とが異なるか否かを検出するカード制御部とを備える。この不揮発性記憶装置においては、通信線の電圧が第二の電圧か、又は、第二の電圧よりも高い電圧であるかが検知され、この検知結果と、不揮発性記憶装置内のカードレギュレータの出力電圧とから、情報処理装置の駆動電圧と不揮発性記憶装置の駆動電圧とが異なるか否かを検出しているので、情報処理装置と不揮発性記憶装置との間のインターフェース電圧の不整合を検出することができ、システムの不具合の要因を回避することができる。前記カード電圧検知回路は、前記カードレギュレータの出力電圧が前記第一の電圧のときに、前記通信線の電圧が前記第一の電圧よりも低いか否かを検知することが好ましい。この場合、カードレギュレータの出力電圧が第一の電圧のときに、通信線の電圧が第一の電圧よりも低いか否かを検知しているので、情報処理装置の駆動電圧が不揮発性記憶装置の駆動電圧より低いことを不揮発性記憶装置が検出することができる。前記カード制御部は、前記カードレギュレータの出力電圧が前記第一の電圧であり、且つ、前記カード電圧検知回路が、前記通信線の電圧が前記第一の電圧よりも低いことを検知したときに、前記カードレギュレータの出力を前記第一の電圧から前記第二の電圧に切り替えることが好ましい。この場合、カードレギュレータの出力電圧が第一の電圧であり、通信線の電圧が第一の電圧よりも低いときに、カードレギュレータの出力を第一の電圧から第二の電圧に切り替えているので、情報処理装置の駆動電圧と一致するように不揮発性記憶装置の駆動電圧を低下させることにより、情報処理装置と不揮発性記憶装置との間のインターフェース電圧の不整合を解消するリカバリ処理を行うことができる。この結果、情報処理装置と不揮発性記憶装置との間のインターフェース電圧を整合させることができるので、情報処理装置及び不揮発性記憶装置が正常な動作を行うことができる。前記カード制御部は、前記カードレギュレータの出力電圧が前記第一の電圧であり、且つ、前記カード電圧検知回路が、前記通信線の電圧が前記第一の電圧よりも低いことを検知したときに、前記情報処理装置からの前記不揮発性記憶装置に対するデータの読み出し及び書き込みを禁止することが好ましい。この場合、カードレギュレータの出力電圧が第一の電圧であり、通信線の電圧が第一の電圧よりも低いときに、情報処理装置からの不揮発性記憶装置に対するデータの読み出し及び書き込みを禁止しているので、インターフェース電圧の不整合による情報処理システムの不具合を回避することができるとともに、インターフェース電圧の不整合が発生したことを情報処理装置に知らせることができる。前記カード電圧検知回路は、前記カードレギュレータの出力電圧が前記第二の電圧のときに、前記通信線の電圧が前記第二の電圧よりも高いか否かを検知することが好ましい。この場合、カードレギュレータの出力電圧が第二の電圧のときに、通信線の電圧が第二の電圧よりも高いか否かを検知しているので、情報処理装置の駆動電圧が不揮発性記憶装置の駆動電圧より高いことを不揮発性記憶装置が検出することができる。前記カード制御部は、前記カードレギュレータの出力電圧が前記第二の電圧であり、且つ、前記カード電圧検知回路が、前記通信線の電圧が前記第二の電圧よりも高いことを検知したときに、前記カードレギュレータの出力を前記第二の電圧から前記第一の電圧に切り替えることが好ましい。この場合、カードレギュレータの出力電圧が第二の電圧であり、通信線の電圧が第二の電圧よりも高いときに、カードレギュレータの出力を第二の電圧から第一の電圧に切り替えているので、情報処理装置の駆動電圧と一致するように不揮発性記憶装置の駆動電圧を上昇させることにより、情報処理装置と不揮発性記憶装置との間のインターフェース電圧の不整合を解消するリカバリ処理を行うことができる。この結果、情報処理装置と不揮発性記憶装置との間のインターフェース電圧を整合させることができるので、情報処理装置及び不揮発性記憶装置が正常な動作を行うことができる。前記カード制御部は、前記カードレギュレータの出力電圧が前記第二の電圧であり、且つ、前記カード電圧検知回路が、前記通信線の電圧が前記第二の電圧よりも高いことを検知したときに、前記情報処理装置からの前記不揮発性記憶装置に対するデータの読み出し及び書き込みを禁止することが好ましい。この場合、カードレギュレータの出力電圧が第二の電圧であり、通信線の電圧が第二の電圧よりも高いときに、情報処理装置からの不揮発性記憶装置に対するデータの読み出し及び書き込みを禁止しているので、インターフェース電圧の不整合による情報処理システムの不具合を回避することができるとともに、インターフェース電圧の不整合が発生したことを情報処理装置に知らせることができる。本発明に係る不揮発性メモリコントローラは、上記いずれかの不揮発性記憶装置に用いられる不揮発性メモリコントローラであって、前記カードレギュレータと、前記カード入出力ドライバーと、前記カード電圧検知回路と、前記カード制御部とを備える。本発明に係る情報処理システムは、上記いずれかの不揮発性記憶装置と、前記不揮発性メモリに対して電圧を供給すると共に、データの書き込み及び/又は読み出しを行う情報処理装置とを備える。本発明に係る他の不揮発性記憶装置は、情報処理装置から電源を供給するための電圧線と、前記情報処理装置からクロック信号を供給するためのクロック線と、前記情報処理装置と双方向に信号を通信可能な1本以上の通信線とを介して、前記情報処理装置に接続される不揮発性記憶装置であって、不揮発でデータを記憶可能な不揮発性メモリと、前記電圧線と接続され、前記情報処理装置から供給される第一の電圧又は前記第一の電圧よりも低い第二の電圧を出力するカードレギュレータと、前記カードレギュレータの出力を電源として、前記通信線を駆動するカード入出力ドライバーとを備え、前記不揮発記憶装置は、前記情報処理装置からの前記カードレギュレータの出力電圧の情報を取得するコマンドに対して、前記カードレギュレータの出力電圧の情報を前記情報処理装置に返す。この不揮発性記憶装置においては、情報処理装置からのカードレギュレータの出力電圧の情報を取得するコマンドに対して、カードレギュレータの出力電圧の情報を情報処理装置に返しているので、情報処理装置は、自身の駆動電圧と不揮発性記憶装置の駆動電圧とが異なるか否かを検出することができる。この結果、情報処理装置と不揮発性記憶装置との間のインターフェース電圧の不整合を検出することができ、システムの不具合の要因を回避することができる。本発明に係る他の情報処理装置は、不揮発性記憶装置へ電源を供給するための電圧線と、前記不揮発性記憶装置へクロック信号を供給するためのクロック線と、少なくとも1本が前記不揮発性記憶装置でプルアップされ、前記不揮発性記憶装置と双方向にデータ信号を通信するための1本以上のデータ線とを介して、前記不揮発性記憶装置に接続される情報処理装置であって、電圧スイッチと、前記電圧スイッチを介して前記電圧線に接続され、所定の第一の電圧を前記電圧線に供給する電圧源と、前記電圧線と接続され、前記第一の電圧が印加されているときに、前記第一の電圧又は前記第一の電圧よりも低い第二の電圧を出力するレギュレータと、前記レギュレータの出力を電源として、前記クロック線及び前記データ線を駆動する入出力ドライバーとを備え、前記情報処理装置は、前記不揮発性記憶装置に対して、前記不揮発性記憶装置が前記データ線を駆動する電圧の情報を取得するコマンドを発行し、前記不揮発性記憶装置から返信された前記不揮発性記憶装置が前記データ線を駆動する電圧の情報を取得し、前記不揮発性記憶装置が前記データ線を駆動する電圧と、前記レギュレータの出力電圧とを比較して、両者が異なる場合には、前記レギュレータの出力電圧と、前記不揮発性記憶装置が前記データ線を駆動する電圧とを同じにするリカバリ処理を実行する。この情報処理装置においては、不揮発性記憶装置に対して、不揮発性記憶装置がデータ線を駆動する電圧の情報を取得するコマンドを発行し、不揮発性記憶装置から返信された不揮発性記憶装置がデータ線を駆動する電圧の情報を取得し、不揮発性記憶装置がデータ線を駆動する電圧と、レギュレータの出力電圧とを比較して、両者が異なる場合には、レギュレータの出力電圧と、不揮発性記憶装置が前記データ線を駆動する電圧とを同じにするリカバリ処理を実行しているので、情報処理装置と不揮発性記憶装置との間のインターフェース電圧の不整合を検出することができ、システムの不具合の要因を回避することができるとともに、情報処理装置と不揮発性記憶装置との間のインターフェース電圧を整合させることができ、情報処理装置及び不揮発性記憶装置が正常な動作を行うことができる。前記リカバリ処理は、前記不揮発性記憶装置が前記データ線を駆動する電圧を前記レギュレータの出力電圧に一致させる処理を含むことが好ましい。この場合、不揮発性記憶装置がデータ線を駆動する電圧をレギュレータの出力電圧に一致させているので、情報処理装置と不揮発性記憶装置との間のインターフェース電圧を整合させることができ、情報処理装置及び不揮発性記憶装置が正常な動作を行うことができる。前記リカバリ処理は、前記レギュレータの出力電圧を前記不揮発性記憶装置が前記データ線を駆動する電圧に一致させる処理を含むことが好ましい。この場合、レギュレータの出力電圧を不揮発性記憶装置がデータ線を駆動する電圧に一致させているので、情報処理装置と不揮発性記憶装置との間のインターフェース電圧を整合させることができ、情報処理装置及び不揮発性記憶装置が正常な動作を行うことができる。本発明に係る他の情報処理システムは、上記不揮発性記憶装置と、上記いずれかの情報処理装置とを備える。本発明によれば、情報処理装置と不揮発性記憶装置との間のインターフェース電圧の不整合を検出することにより、システムの不具合の要因を回避することができる情報処理装置、不揮発性記憶装置、情報処理システム及び不揮発性メモリコントローラを提供することができる。以下、本発明の各実施の形態について、図面を参照しながら説明する。実施の形態1まず、図面を参照して、本発明の実施の形態1の情報処理システムについて説明する。図1は、本発明の実施の形態1による情報処理システムの構成を示す図である。<1.情報処理システムの構成>情報処理システム101は、情報処理装置の一例であるホスト機器102と、不揮発性記憶装置の一例であるメモリーカード103とを備える。ホスト機器102の一例としては、デジタルカメラがある。ホスト機器102は、メモリーカード103を着脱可能な構成をとる。図示しないが、ホスト機器102のコネクタの端子部と、メモリーカード103の端子部とを物理的に接触させることにより、ホスト機器102とメモリーカード103とを電気的に接続することができる。上記端子部の物理的な接触により、ホスト機器102及びメモリーカード103内の複数の電気配線が電気的に接続され、ホスト機器102とメモリーカード103とのインターフェースとなる電気的な構成として、ホスト機器102からメモリーカード103へ電源を供給するための電圧線VDD130と、装置の接地電位に接続された接地線GND131と、ホスト機器102からメモリーカード103へクロック信号以下、クロックともいうを供給するためのクロック線CLK132と、ホスト機器102からメモリーカード103へのコマンド入力や、メモリーカード103からホスト機器102へのレスポンス応答を伝えるコマンド線CMD133と、ホスト機器102とメモリーカード103との間で双方向にデータ信号以下、データともいうを通信するための複数例えば、本実施の形態では、4本の信号線であるデータ線DAT[3:0]134とが構成される。ここで、上記のコマンド線133又はデータ線134は、ホスト機器102とメモリーカード103との間で双方向に信号を通信可能な1本以上の通信線を構成している。ホスト機器102は、コマンドを発行することによってメモリーカード103を制御して、メモリーカード103に対して、アドレスを指定したデータの書き込みやデータの読み出しを行う。メモリーカード103は、ホスト機器102からの書き込みデータを不揮発で記憶する。ホスト機器102は、ホスト制御部104と、電圧源105と、ホストレギュレータ106と、ホストロジック107と、ホストIO入出力ドライバー108と、ホスト電圧検知回路109と、ホスト電圧スイッチ110と、ホストコマンドプルアップ抵抗111と、ホストデータプルアップ抵抗112とを備える。ホスト制御部104は、図示を省略した配線により各ブロックに接続され、各ブロックの動作を制御することにより、ホスト機器102全体の制御を行う。電圧源105は、ホスト機器102の電圧源であるとともに、メモリーカード103への電源供給を行うための電圧源であり、ここでは、メモリーカード103に対する電圧線130を経由した電源供給は、3.3Vで行う。なお、メモリーカード103を正常に動作させるための電源電圧は、2.7Vから3.6Vまでの範囲にある必要がある。例えば、デジタルカメラや携帯電話のように、バッテリーやACアダプターを接続している場合には、電圧源105は、商用電圧からホスト機器102内部の動作電圧である3.3Vに降圧した電圧を供給する。なお、バッテリーで駆動している場合には、バッテリーの消耗とともに、電圧源105が供給する電圧は、徐々に低下し、場合によっては、安定した電圧が得られない場合もある。ホストレギュレータ106は、電圧源105の電圧を元にして、電圧源105の電圧である3.3V、又は、ホストレギュレータ106で降圧した電圧の1.8VをホストIOドライバー108に供給する。なお、本実施の形態を含め、以下の記載では、説明を分かりやすくするために、ホストレギュレータ106及び後述するカードレギュレータ121の出力する電圧値として、3.3V及び1.8Vを使用して説明するが、本発明の効果は、特定の電圧に制限されるものではない。ホストロジック107は、ホスト機器102内部の論理回路であり、ホストIOドライバー108へ出力するクロックやコマンドやデータを生成し、ホストIOドライバー108から入力されるコマンドレスポンスやデータの処理を行う。ホストIOドライバー108は、ホストレギュレータ106から供給される電圧を電源として、インターフェースであるクロック線132、コマンド線133、及びデータ線134を駆動する。ホスト電圧検知回路109は、インターフェースのデータ線134の電圧レベル、例えば、データ線134の電圧が1.8Vであるか、又は、1.8Vよりも高い電圧であるかを検知する。具体的な検知電圧は、データ線134のホストデータプルアップ抵抗112の抵抗値や、カードデータプルアップ抵抗125の接続の有無による抵抗値等によって異なる。一例として、検知電圧は、1.8Vと2.7Vとの間の2.3Vや、1.8Vと1.8V2.7V/2との間の2.1Vや、1.8V2.7V/2と2.7Vの間の2.5Vに設定される。ホスト電圧スイッチ110は、電圧源105と電圧線130とを接続するかしないかを切り替えるスイッチである。ホストコマンドプルアップ抵抗111は、例えば、数十Kオームの高抵抗からなり、ホストレギュレータ106の出力とコマンド線133とを接続する。ホストデータプルアップ抵抗112は、例えば、数十Kオームの高抵抗からなり、ホストレギュレータ106の出力とデータ線134とを接続する。ホストコマンドプルアップ抵抗111やホストデータプルアップ抵抗112は、コマンド線133やデータ線134の電圧電位が中間電位になることを回避するためのものである。従って、ホストデータプルアップ抵抗112は、複数のデータ線134の全てに接続する。なお、本発明に直接関係しないので図示していないが、例えば、ホスト機器102がデジタルカメラであれば、レンズや液晶モニタやスイッチ等も、ホスト機器102に含まれる。また、例えば、ホスト機器102が携帯電話であれば、スピーカーやマイクやアンテナ等も、ホスト機器102に含まれる。メモリーカード103は、カード制御部120と、カードレギュレータ121と、カードロジック122と、カードIO入出力ドライバー123と、カード電圧検知回路124と、カードデータプルアップ抵抗125と、カードデータプルアップスイッチ126と、フラッシュメモリ128とを備える。ここで、メモリーカード103のうちフラッシュメモリ128を除いた部分が、不揮発性メモリコントローラである。メモリーカード103は、一般的には、一つの不揮発性メモリコントローラと、1つ以上のフラッシュメモリとを備え、複数の半導体チップから構成される。カード制御部120は、図示を省略した配線により各ブロックに接続され、各ブロックの動作を制御することにより、メモリーカード103全体の制御を行う。カードレギュレータ121は、カード制御部120の制御によって、電圧線130を経由してホスト機器102から印加される電圧である3.3V、又は、カードレギュレータ121で降圧した電圧の1.8VをカードIOドライバー123に供給する。ただし、カードレギュレータ121は、メモリーカード103に電圧が印加された初期状態では、3.3Vを出力する。また、カードレギュレータ121は、3.3Vの出力電圧を1.8Vに変更する機能を有しているが、1.8Vの出力電圧を3.3Vに変更する機能は有しない。従って、1.8Vの出力電圧を3.3Vにするためには、一旦、メモリーカード103の電源を落とす必要がある。カードロジック122は、メモリーカード103内部の論理回路であり、カードIOドライバー123へ出力するレスポンスやデータを生成し、カードIOドライバー123から入力されるコマンドやデータの処理を行う。カードIOドライバー123は、カードレギュレータ121から供給される電圧を電源として、インターフェースであるコマンド線133、及びデータ線134を駆動する。カード電圧検知回路124は、インターフェースのコマンド線133の電圧レベル、例えば、コマンド線133の電圧が1.8Vであるか、又は、1.8Vよりも高い電圧であるかを検知する。具体的な検知電圧は、インターフェース電圧を変更した後の電圧が維持されるかどうかを判定するため、例として、1.8Vよりも高い電圧である2.0Vに設定する。なお、カード電圧検知回路124が検知する電圧は、上記のコマンド線133の電圧に特に限定されず、ホスト機器102が駆動するデータ線134の電圧を検知してもよい。また、このことは以降の実施の形態においても同様である。カードデータプルアップ抵抗125は、例えば、数十Kオームの高抵抗からなり、カードデータプルアップスイッチ126を介して、カードレギュレータ121の出力とデータ線134とを接続する。カードデータプルアップ抵抗125は、インターフェースの不整合を検出する際に使用するので、複数のデータ線134のうちの1本だけに接続すればよく、少なくとも1本のデータ線134がメモリーカード103でプルアップされていればよい。また、データ線の数は、上記の例に特に限定されず、1本以上の他の数であってもよい。カードデータプルアップスイッチ126は、カードデータプルアップ抵抗125とデータ線134とを接続するかしないかを切り替えるスイッチである。フラッシュメモリ128は、メモリーカード103内部にあって、ホスト機器102から読み出し又は書き込みされるデータを不揮発で格納するための不揮発性のメモリである。なお、メモリーカード103がホスト機器102に対して着脱可能な構成を例に説明したが、本発明は、着脱可能な構成に限るものではない。ホスト機器102とメモリーカード103とにおいて、異なる電圧源で動作するインターフェースが存在する構成、例えば、ホストレギュレータ106とカードレギュレータ121とでデータ線134がドライブされる構成であれば、メモリーカード103がホスト機器102に物理的に固定される構成であっても、本発明は適用可能である。また、不揮発性メモリとして、フラッシュメモリを例に説明したが、不揮発でデータを記憶可能な他のメモリを用いてもよい。これらの点については、以降の実施の形態においても同様である。<2.メモリーカードのステータス>図2は、メモリーカード103の内部のステータスの遷移図である。メモリーカード103の電圧線130に電圧が印加されると、メモリーカード103のステータスはidle201になる。また、初期化コマンドによりidle201の状態からstby202の状態へ遷移し、セレクトコマンドによりstby202の状態からtran203の状態へ遷移し、デセレクトコマンドによりtran203の状態からstby202の状態へ遷移する。さらに、リセットコマンドにより任意の状態からidle201の状態へ遷移し、stby202の状態において、電圧変更コマンドにより出力電圧が3.3Vから1.8Vへ変化される。図3は、idle201の状態から初期化コマンドでstby202の状態に遷移する際のタイミングチャートである。図3は、上から順番に、クロック線132の信号CLK、コマンド線133の動作CMD、データ線134の動作DAT、メモリーカード103の内部ステータスを示している。まず、idle201の状態で、ホスト機器102から、コマンド線133を経由して初期化コマンド301が発行されると、メモリーカード103は、ビジーレスポンス302を、コマンド線133を経由してホスト機器102に返して、カード制御部120は、メモリーカード103内部の初期化動作を開始する。このとき、ホスト機器102は、メモリーカード103からレディーレスポンスが返るまで、初期化コマンド301を発行する。メモリーカード103内部の初期化動作が完了すると、メモリーカード103は、メモリーカード103のステータスをstby202に遷移させると共に、ホスト機器102からの初期化コマンド301に対してレディーレスポンス303を、コマンド線133を経由してホスト機器102に返す。ここで、メモリーカード103は、この時のレディーレスポンスにインターフェース電圧を変更可能かどうかの情報を格納する。つまり、カードレギュレータ121の出力電圧が3.3Vであれば、3.3Vを1.8Vに変更可能なので、メモリーカード103は、変更可能の情報をレディーレスポンスに格納する。一方、カードレギュレータ121の出力電圧が1.8Vであれば、既に電圧変更済みなので、メモリーカード103は、電圧変更不可の情報をレディーレスポンスに格納する。なお、コマンド線133を経由したコマンドやレスポンスの通信、及びデータ線134を経由したデータの書き込みや読み出しは、クロック線132のクロックに同期して行う。従って、図3及び以降のタイミングチャートでは、クロック線132のクロックが常に発振している状態を示している。但し、コマンドやレスポンスやデータの転送が不要な期間であれば、クロック線132のクロックの発振は、行っても、行わなくてもよい。図4は、stby202の状態からセレクトコマンドでtran203の状態に遷移する際のタイミングチャートである。図4は、上から順番に、クロック線132の信号CLK、コマンド線133の動作CMD、データ線134の動作DAT、メモリーカード103の内部ステータスを示している。まず、stby202の状態で、ホスト機器102から、コマンド線133を経由してセレクトコマンドが発行されると、メモリーカード103は、メモリーカード103のステータスをtran203に遷移させると共に、セレクトレスポンスを、コマンド線133を経由してホスト機器102に返す。特に図示しないが、tran203の状態で、ホスト機器102から、コマンド線133を経由してデセレクトコマンドが発行されると、メモリーカード103は、メモリーカード103のステータスをstby202に遷移させると共に、デセレクトレスポンスを、コマンド線133を経由してホスト機器102に返す。図5は、メモリーカード103の任意の状態からリセットコマンドでidleの状態に遷移する際のタイミングチャートである。図5は、上から順番に、クロック線132の信号CLK、コマンド線133の動作CMD、データ線134の動作DAT、メモリーカード103の内部ステータスを示している。メモリーカード103の任意の状態で、ホスト機器102から、コマンド線133を経由してリセットコマンドが発行されると、メモリーカード103は、レスポンスをホスト機器102に返すことなく、メモリーカード103のステータスをidle201に遷移させる。<3.ホスト機器の制御シーケンス><3.1.正常動作時シーケンス>図6は、ホスト機器102がメモリーカード103を制御する制御処理を説明するためのフローチャートである。なお、開始時の状態として、ホスト電圧スイッチ110は、電圧線130を電圧源105に接続しない状態にある。まず、処理S601において、ホスト機器102は、ホスト電圧スイッチ110を切り替えて、メモリーカード103に対して、電圧線130を経由して電圧源105の3.3Vの電圧を印加する。メモリーカード103は、電圧線130に電源が供給されることで、idle201の状態に遷移する。また、同時に、ホスト機器102は、ホストレギュレータ106が3.3VをホストIOドライバー108に供給する状態にする。次に、処理S602において、ホスト機器102は、メモリーカード103に対してリセットコマンドを発行する。このとき、メモリーカード103は、idle201の状態のままである。次の判定処理S620、判定処理S622、処理S621、及び処理S623に関しては、後で説明する。次に、処理S603において、ホスト機器102は、メモリーカード103に対して初期化コマンドを発行する。そして、判定処理S604において、ホスト機器102は、メモリーカード103からのレスポンスがビジーレスポンスであるか、又はレディーレスポンスであるかを判定する。レスポンスがビジーレスポンスであれば、処理S603に戻り、レディーレスポンスであれば、判定処理S606へ移行する。この時のタイミングチャートは、図3でも示している。ここで、メモリーカード103とホスト機器102との間でインターフェース電圧の不整合が発生していない状態では、メモリーカード103が返すレディーレスポンスには、電圧変更が可能、つまりカードレギュレータ121の電圧が3.3Vであり、この電圧を1.8Vに変化させることが可能であるという情報が含まれている。レスポンスがレディーレスポンスである場合、判定処理S606において、ホスト機器102は、ホストレギュレータ106の出力電圧IOが3.3Vであるか又は1.8Vであるかを判定し、出力電圧が3.3Vであれば、判定処理S607へ移行し、1.8Vであれば、処理S609へ移行する。出力電圧が3.3Vである場合、判定処理S607において、ホスト機器102は、メモリーカード103のレディーレスポンスに格納されている情報からメモリーカード103の電圧変更の可否を判定する。電圧変更が可能な場合には、処理S608へ移行し、電圧変更が出来ない場合には、処理S609へ移行する。電圧変更が可能な場合、処理S608において、ホスト機器102は、メモリーカード103に対して電圧変更コマンドを発行するとともに、ホストレギュレータ106の出力電圧を3.3Vから1.8Vに変化させる。図7は、処理S608によりインターフェース電圧を変更する電圧変更処理の一例を説明するためのタイミングチャートである。図7は、上から順番に、クロック線132の信号CLK、コマンド線133の動作CMD、データ線134の動作DAT、メモリーカード103の内部ステータスを示している。まず、ホスト機器102から、コマンド線133を経由して、電圧変更コマンド701が発行されると、メモリーカード103は、電圧変更レスポンス702を、コマンド線133を経由してホスト機器102に返して、時間t703に、メモリーカード103は、コマンド線133とデータ線134とを接地レベルに駆動する。このとき、ホスト機器102は、コマンド線133とデータ線134とが接地レベルに駆動されていることを検知して、時間t704に、クロック線132へのクロック供給を停止して、クロック線132を接地レベルに駆動する。この後、ホスト機器102は、ホストレギュレータ106の出力電圧を3.3Vから1.8Vに変化させる。このとき、ホストIOドライバー108の駆動する電圧も、3.3Vから1.8Vに変化するが、クロック線132は接地レベルに駆動されており、コマンド線133とデータ線134とは、プルアップのみで駆動していないので、クロック線132、コマンド線133、及びデータ線134の変化はない。次に、メモリーカード103は、クロック線132のクロックが停止したことを認識して、カードレギュレータ121の出力電圧を3.3Vから1.8Vに変化させる。このとき、カードIOドライバー123の駆動する電圧も、3.3Vから1.8Vに変化するが、コマンド線133とデータ線134とは、接地レベルに駆動されており、クロック線132、コマンド線133、及びデータ線134の変化はない。従って、クロック線132、コマンド線133、及びデータ線134が接地レベルになっている期間に、ホストIOドライバー108も、カードIOドライバー123も、1.8Vで駆動する状態に変化する。次に、ホスト機器102は、クロック線132へのクロック供給を停止してから所定の時間経過後、例えば5ms後の時間t705に、クロック線132へのクロック供給を開始する。この時のクロック線132の信号の振幅は1.8Vである。次に、メモリーカード103は、クロック線132のクロックが発振したことを検知して、時間t706に、コマンド線133を1.8Vに駆動した後に、コマンド線133の駆動を停止してハイインピーダンス状態にする。コマンド線133は、ホスト機器102のホストコマンドプルアップ抵抗111によってプルアップされているので、1.8Vを維持する。その後、時間t707に、メモリーカード103は、データ線134を1.8Vに駆動した後に、データ線134の駆動を停止してハイインピーダンス状態にする。データ線134は、ホスト機器102のホストデータプルアップ抵抗112によってプルアップされているので、1.8Vを維持する。以上のようにして、インターフェース電圧を3.3Vから1.8Vに変化させる。なお、メモリーカード103は、データ線134の接地レベルの駆動をやめて、1.8Vに駆動する前に、カード電圧検知回路124によりコマンド線133の電圧レベルを検知することで、インターフェース電圧を変更する処理におけるホスト機器102の異常を検出することが可能である。例えば、ホスト機器102のホストレギュレータ106が3.3Vを出力したままの場合には、コマンド線133の電圧は、ホストコマンドプルアップ抵抗111によって3.3Vに上昇していくので、カード電圧検知回路124が、コマンド線133の電圧が2.0Vよりも高くなることを判定することにより、メモリーカード103は、ホスト機器102の異常を検出できる。メモリーカード103は、異常を検出したときには、以降の処理を停止して、電源遮断を期待することとなる。再び、図6を参照して、処理S609において、ホスト機器102は、メモリーカード103に対してセレクトコマンドを発行してメモリーカード103のステータスをtranに遷移させる。この時のタイミングチャートは、図4でも示している。次に、処理S611において、ホスト機器102は、メモリーカード103に対してリードコマンドを発行して処理S611a、予めメモリーカード103に書き込んでおいたデータを読み出し、又は、その他のコマンドを発行することで処理S611b、メモリーカード103に対してデータを書き込んだり、メモリーカード103内部のデータを消去したりする。図8は、ホスト機器102がメモリーカード103に対してリードコマンドを発行する際のタイミングチャートである。図8は、上から順番に、クロック線132の信号CLK、コマンド線133の動作CMD、データ線134の動作DAT、メモリーカード103の内部ステータスを示している。メモリーカード103がtranの状態で、ホスト機器102からコマンド線133を経由してリードコマンド801が発行されると、メモリーカード103は、リードレスポンス802を、コマンド線133を経由してホスト機器102に返し、カード制御部120は、フラッシュメモリ128を制御し、ホスト機器102に出力すべき読み出しデータを準備する。読み出しデータが準備できると、メモリーカード103は、クロック線132のクロックに同期してデータ線134を経由してリードデータ803をホスト機器102に出力する。再び、図6を参照して、判定処理S612において、ホスト機器102は、処理S611が正常に完了したか否かを判定する。例えば、メモリーカード103から返ってくるはずのレスポンスが返らない等の異常が発生して、ホスト機器102が、メモリーカード103へのリセットコマンドが必要と判定した場合には、処理S602へ移行し、メモリーカード103への電圧供給の再投入が必要と判定した場合には、処理S614へ移行する。一方、ホスト機器102が、処理S611が正常に完了したと判断した場合は、判定処理S613へ移行する。次に、判定処理S613において、ホスト機器102は、メモリーカード103へのアクセスが完了したか否かを判断することにより、メモリーカード103に対するデータの読み出しや書き込みのアクセスがまだ必要であるか、それとも電圧供給を停止することによって情報処理システム101の電力消費を抑えるかの判定を行う。情報処理システム101の電圧源105は、バッテリーで構成されることが多いので、バッテリーの持続時間を長く保つためにも、ms単位での電圧供給の切り替えが必要となる。メモリーカード103へのアクセスが完了していない場合には、処理S610へ移行し、メモリーカード103へのアクセスが完了して電圧供給を停止する場合には、処理S614へ移行する。次に、処理S614において、ホスト機器102は、ホスト電圧スイッチ110を切り替えて、電圧源105から電圧線130への電圧供給を停止する。次に、判定処理S616において、ホスト機器102は、メモリーカード103へのアクセスがあるか否かを判断することにより、新たにメモリーカード103に対するデータの読み出しや書き込みのアクセスが必要になったか、それとも電圧供給の停止を継続するかを判定する。メモリーカード103へのアクセスがなく、電圧供給の停止を継続する場合には、判定処理S616を継続する。一方、メモリーカード103へのアクセスがあり、データの読み出しや書き込みを行う場合には、処理S601へ移行する。上記の処理S614によるホスト機器102からの電圧供給の停止後、電圧線130の電位は徐々に低下する。その後、十分な時間が経過して、電圧線130の電位が十分低下し、例えば、1ms以上の期間において、電圧線130の電圧が0.5V以下になれば、メモリーカード103は、電源が遮断されたことを認識できる。その場合には、判定処理S616、処理S601の順に処理が行われた後の電圧印加によって、メモリーカード103は、電源の再投入を認識して、idleステータスになる。<3.2.インターフェース電圧の不整合>上記の処理S614での電圧供給停止後、十分な時間をおかず、処理S601の電圧印加に遷移した場合には、メモリーカード103は、電源が遮断されたことを認識出来ない。このような場合、以下のようにしてインターフェース電圧の不整合が発生する。図9は、電圧線130の電圧が十分低下しない場合における電圧線130の電圧の変化の一例を示す図である。図9に示す例では、時間t901のタイミングで、処理S614により電圧供給が停止される。その後、徐々に電圧は低下するが、メモリーカード103は動作しておらず、消費電力が少ないため、電圧線130の電圧電位は、急速には低下しない。次に、時間t902のタイミングで、処理S601により電圧供給が開始されると、メモリーカード103は、電源が遮断されたことを認識出来ない。そのために、カードレギュレータ121は、カードIOドライバー123に1.8Vを供給し続ける。このまま動作させると、ホスト機器102のホストIOドライバー108の駆動する電圧3.3Vと、メモリーカード103のカードIOドライバー123の駆動する電圧1.8Vとが不整合となる。また、情報処理システム101を構成するホスト機器102とメモリーカード103とが着脱可能な構成もありうるために、ホスト機器102がメモリーカード103を認識できないときに、メモリーカード103へ供給している電圧が遮断されて、メモリーカード103の電源が低下する場合がある。例えば、ホスト機器102を落とした場合に、落下の衝撃により、ホスト機器102とメモリーカード103との接触部がms単位で離れて、メモリーカード103への電源の瞬断が発生する。メモリーカード103が動作していないときに、瞬断が発生しても、メモリーカード103の電圧の低下は問題とならないが、メモリーカード103が動作中に瞬断が発生したら、メモリーカード103自身の電力消費によって、メモリーカード103の電源電圧が急激に低下する。このような場合も、以下のようにしてインターフェース電圧の不整合が発生する。図10は、メモリーカード103に瞬断が発生した場合における電圧線130の電圧の変化の一例を示す図である。図10に示す例では、時間t1001において、メモリーカード103の端子部が離れて電圧線130の電圧が低下し、その後、時間t1002にメモリーカード103の端子部が接触し、電圧線130の電圧は復帰する。ここで、時間t1002のタイミングで、電圧が十分に低下していると、メモリーカード103は、一旦電源が落とされたと認識する。このため、その後、電圧が復帰しても、メモリーカード103は、idleステータスになると共に、カードレギュレータ121は、電圧線130から供給される電圧である3.3VをカードIOドライバー123に供給する。このとき、メモリーカード103は、idleステータスにあるためにリードコマンドを正常に処理できない。ホスト機器102は、上記の異常を判定処理S612で検知することができ、処理S602へと移行する。そうすると、ホスト機器102のホストIOドライバー108の駆動する電圧1.8Vと、メモリーカード103のカードIOドライバー123の駆動する電圧3.3Vとが不整合となる。ちなみに、3.3Vと1.8Vとのインターフェース電圧の不整合では、直接、回路の異常動作につながるとはいえない。1.8Vの電源の回路に、0V~3.3Vの信号が入力されたら正常に動作可能であるし、3.3Vの電源の回路に、0V~1.8Vの信号が入力されても、LレベルとHレベルは正しく認識できる。TTLのインターフェースを考えた場合に、入力ハイレベルの2.0Vと、入力ロウレベル0.8Vとに対して、1.8Vは、十分入力ハイレベルに近い。また、CMOSインターフェースを考えた場合に、1.8Vは、電源の3.3Vの半分の1.65Vよりも高い。従って、論理的にHレベルとLレベルとが正しく認識することができる。ここで、ホストIOドライバー108は、3.3Vが駆動電圧として供給されているときに、1.8Vをハイレベルと認識することが好ましく、この場合、インターフェース電圧の不整合が発生したとしても、論理的にHレベルとLレベルとを正しく認識することができる、直接的な回路の異常動作を回避することができる。しかしながら、論理的にHレベルとLレベルとが正しく認識できても、インターフェース電圧の不整合があるという問題がある。図11は、インターフェース電圧の不整合時におけるIO入出力部の回路の状態を説明するための図である。図11に示すIO部が、ホストIOドライバー108及び/又はカードIOドライバー123に使用され、IO部の電源電圧として、3.3Vが供給され、IO部はこの電圧で動作し、1.8VのHレベルの信号が入力されている。このとき、出力用のPchトランジスタ1101も、Nchトランジスタ1102も、カットオフ状態である。しかしながら、入力用のPchトランジスタ1103及びNchトランジスタ1104は、いずれもオン状態であるため、貫通電流が流れる。IO部の貫通電流は、不要な電力消費につながり、電圧源105がバッテリーであった場合には、バッテリーの持続時間を著しく損なう原因となる。<3.3.インターフェース電圧の不整合の検出>上記のようなインターフェース電圧の不整合に起因する不要な電力の消費を回避するために、ホスト機器102は、インターフェース電圧の不整合を検出する必要がある。ホスト機器102のホスト制御部104は、ホストレギュレータ106を制御しているので、ホストIOドライバー108に供給されている電圧を認識できる。また、ホスト機器102のホスト制御部104は、カードIOドライバー123に供給されている電圧を判定するために、ホスト電圧検知回路109でデータ線134の電圧電位を検知する。データ線134の電圧電位から、カードIOドライバー123に供給されている電圧を認識するためには、ホスト機器102は、データ線134がHレベルを維持している状態で電圧検知する必要がある。そのためには、例えば、ホスト機器102のホスト制御部104は、ホストロジック107及びホストIOドライバー108を制御することにより、メモリーカード103にリセットコマンドを発行してidleステータスにして、その後、新たなコマンド発行を行うまでの間において、データ線134がHレベルを維持している状態を電圧検知に使用する。また、カードIOドライバー123に供給されている電圧を認識するためには、ホスト機器102のホスト制御部104は、メモリーカード103内部において、データ線134がカードデータプルアップ抵抗125で接続された状態となるように、カードデータプルアップスイッチ126を制御する必要がある。そのためには、例えば、ホスト機器102のホスト制御部104は、ホストロジック107及びホストIOドライバー108を制御することにより、メモリーカード103にリセットコマンドを発行して、カードデータプルアップ抵抗125を経由してカードレギュレータ121とデータ線134とが接続されるように、カードデータプルアップスイッチ126を制御する。上記の様に、データ線134のレベルが変化しない状態で、且つメモリーカード103内部でデータ線134がプルアップされる状態の時に、ホストデータプルアップ抵抗112及びカードデータプルアップ抵抗125によるデータ線134の電圧電位が十分に安定するまで所定時間を待って、ホスト電圧検知回路109が以下のようなデータ線134の電圧を検知することにより、ホスト機器102のホスト制御部104は、カードIOドライバー123に供給されている電圧を判定できる。例えば、ホストレギュレータ106が3.3Vを出力して、カードレギュレータ121も3.3Vを出力しているときには、データ線134の電圧は、3.3Vになる。例えば、ホストレギュレータ106が3.3Vを出力して、カードレギュレータ121が1.8Vを出力しているときには、データ線134の電圧は、ホストデータプルアップ抵抗112及びカードデータプルアップ抵抗125の抵抗値による値になる。ホストデータプルアップ抵抗112及びカードデータプルアップ抵抗125の抵抗値が同程度の抵抗値の場合には、データ線134の電圧は、2.55V程度になる。例えば、ホストレギュレータ106が1.8Vを出力して、カードレギュレータ121も1.8Vを出力しているときには、データ線134の電圧は、1.8Vになる。例えば、ホストレギュレータ106が1.8Vを出力して、カードレギュレータ121が3.3Vを出力しているときには、データ線134の電圧は、ホストデータプルアップ抵抗112及びカードデータプルアップ抵抗125の抵抗値による値になる。ホストデータプルアップ抵抗112及びカードデータプルアップ抵抗125の抵抗値が同程度の抵抗値の場合には、データ線134の電圧は、2.55V程度になる。上記のように、ホスト制御部104は、メモリーカード103内におけるデータ線134のプルアップの有無を制御し、ホスト電圧検知回路109は、ホスト機器102がメモリーカード103に電圧を印加した後で、メモリーカード103に不揮発で記憶されたデータを読み出す前までに、データ線134の電圧を検知する。この結果、メモリーカード103内においてデータ線134をプルアップさせることができるので、メモリーカード103内でデータ線134がHレベルを維持している状態にすることができ、また、データ線134がHレベルを維持している状態でデータ線134の電圧を検知することができるので、メモリーカード103の駆動電圧を正確に検知することができる。なお、カードIOドライバー123に供給されている電圧を判定する時に、ホストデータプルアップ抵抗112をつながないように処理しておけば、カードレギュレータ121の電圧がそのままデータ線134の電圧になる。例えば、メモリーカード103と同様に、ホストデータプルアップ抵抗112とデータ線134との間に、ホストデータプルアップスイッチ図示省略を配置し、ホスト制御部104がホストデータプルアップスイッチを制御することにより、ホスト機器102内におけるデータ線134のプルアップの有無を制御するようにしてもよい。<3.4.インターフェース不整合時のリカバリ処理>再び、図6のフローチャートを使用して、上記のインターフェース不整合時のリカバリ処理について説明する。判定処理S620において、ホスト機器102のホスト制御部104は、ホストIOドライバー108への供給電圧と、カードIOドライバー123への供給電圧とを判定する。ホストIOドライバー108への供給電圧が3.3Vであり、且つ、カードIOドライバー123への供給電圧が1.8Vであると判定した場合には、処理S621へ移行し、そうでない場合には、判定処理S622へ移行する。ホストIOドライバー108への供給電圧が3.3Vであり、且つ、カードIOドライバー123への供給電圧が1.8Vである場合、処理S621において、ホスト機器102のホスト制御部104は、IO入出力電圧の変更を行う。具体的には、ホスト制御部104は、ホストレギュレータ106を制御し、ホストレギュレータ106の出力電圧を3.3Vから1.8Vに切り替える。そうすることで、インターフェースの整合をとる。ここで、正常なシーケンスの時には、インターフェースのクロック線132、コマンド線133、及びデータ線134を全て接地電位にした後で、ホスト機器102のホストレギュレータ106の出力電圧の変更と、メモリーカード103のカードレギュレータ121の出力電圧の変更を行う。しかしながら、判定処理S620において、既にインターフェースの不整合が判明している場合には、ホスト機器102のホスト制御部104は、手順を踏んだシーケンスを行わずに、早急にインターフェースを整合するリカバリ処理である処理S621を実行する。次に、判定処理S622において、ホスト機器102のホスト制御部104は、ホストIOドライバー108への供給電圧と、カードIOドライバー123への供給電圧とを判定する。ホストIOドライバー108への供給電圧が1.8Vであり、且つ、カードIOドライバー123への供給電圧が3.3Vであると判定した場合には、処理S623へ移行し、そうでない場合には処理S603へ移行する。ホストIOドライバー108への供給電圧が1.8Vであり、且つ、カードIOドライバー123への供給電圧が3.3Vである場合、処理S623において、ホスト機器102のホスト制御部104は、IO電圧の復旧を行う。具体的には、ホスト制御部104は、ホストレギュレータ106を制御し、ホストレギュレータ106の出力電圧を1.8Vから3.3Vに切り替え、出力電圧を3.3Vに戻す。そうすることで、インターフェースの整合をとる。以上のように、ホスト機器102のホスト制御部104は、データ線134のレベルが変化しない状態に情報処理システム101の状態を移行させて維持し、その状態でメモリーカード103のカードIOドライバー123に供給される電圧レベルをホスト電圧検知回路109で検知し、判定処理S620、及び判定処理S622によってインターフェースの不整合を判定し、処理S621、及び処理S623によってホスト機器102のホストIOドライバー108の電圧をメモリーカード103のカードIOドライバー123の電圧に一致させてインターフェース電圧を整合させるリカバリ処理を行う。この結果、本実施の形態では、ホスト機器102とメモリーカード103との間のインターフェース電圧が不整合となる事を回避することができる。また、上記の処理により、ホスト機器102のホスト制御部104は、データ線134の電圧とホストレギュレータ106の出力電圧と同じであることを確認した後に、メモリーカード103に不揮発で記憶されたデータを読み出すことができる。従って、本実施の形態では、ホスト機器102とメモリーカード103との間のインターフェース電圧の不整合を回避した状態で、正常な読み出し動作を行うことができる。なお、上記の説明では、インターフェース不整合時のリカバリ処理をホスト機器102が行ったが、この例に特に限定されず、インターフェース不整合時のリカバリ処理をメモリーカード103が行うようにしてもよい。なお、上記の説明では、カードレギュレータ121は、18Vの出力電圧を3.3Vに変更する機能を有していないものとして説明したが、以下の説明では、カードレギュレータ121として、1.8Vの出力電圧を3.3Vに変更する機能も有するカードレギュレータを使用するものとする。例えば、判定処理S620に代えて、メモリーカード103のカード電圧検知回路124は、カードレギュレータ121の出力電圧が1.8Vのときに、コマンド線133の電圧が1.8Vよりも高いか否かを検知し、カード制御部120は、ホストIOドライバー108への供給電圧と、カードIOドライバー123への供給電圧とを判定する。ホストIOドライバー108への供給電圧が3.3Vであり、且つ、カードIOドライバー123への供給電圧が1.8Vであると判定された場合には、処理S621に代えて、カード制御部120は、IO電圧の変更を行う。具体的には、カード制御部120は、カードレギュレータ121を制御し、カードレギュレータ121の出力電圧を1.8Vから3.3Vに切り替える。そうすることで、インターフェース電圧の整合をとる。また、上記の処理に代えて、カード制御部120は、カードレギュレータ121の出力電圧が1.8Vであり、カード電圧検知回路124が、コマンド線133の電圧が1.8Vよりも高いことを検知したときに、ホスト機器102からのメモリーカード103に対するデータの読み出し及び書き込みを禁止するようにしてもよい。この場合、インターフェース電圧の不整合による情報処理システムの不具合を回避することができるとともに、インターフェース電圧の不整合が発生したことをホスト機器102に知らせることができる。また、判定処理S622に代えて、メモリーカード103のカード電圧検知回路124は、カードレギュレータ121の出力電圧が3.3Vのときに、コマンド線133の電圧が3.3Vよりも低いか否かを検知し、カード制御部120は、ホストIOドライバー108への供給電圧と、カードIOドライバー123への供給電圧とを判定する。ホストIOドライバー108への供給電圧が1.8Vであり、且つ、カードIOドライバー123への供給電圧が3.3Vであると判定された場合には、処理S623に代えて、カード制御部120は、IO電圧の変更を行う。具体的には、カード制御部120は、カードレギュレータ121を制御し、カードレギュレータ121の出力電圧を3.3Vから1.8Vに切り替える。そうすることで、インターフェース電圧の整合をとる。また、上記の処理に代えて、カード制御部120は、カードレギュレータ121の出力電圧が3.3Vであり、カード電圧検知回路124が、コマンド線133の電圧が3.3Vよりも低いことを検知したときに、ホスト機器102からのメモリーカード103に対するデータの読み出し及び書き込みを禁止するようにしてもよい。この場合も、インターフェース電圧の不整合による情報処理システムの不具合を回避することができるとともに、インターフェース電圧の不整合が発生したことをホスト機器102に知らせることができる。実施の形態2次に、図面を参照して、本発明の実施の形態2の情報処理システムについて説明する。図12は、本発明の実施の形態2による情報処理システムの構成を示す図である。本実施の形態の情報処理システムの構成で、実施の形態1と同じものには同じ番号を付与しており、説明を省略する。実施の形態2は、実施の形態1とは異なる方法でリカバリ処理を実現する。具体的には、図12に示す情報処理システムが図1に示す情報処理システムと異なる点は、ホスト電圧スイッチ110がホスト電圧スイッチ1210に置き換わっているところである。ホスト電圧スイッチ1210は、電圧線130を電圧源105又は接地電位に接続し、電圧線130の電位を接地電位と短絡させる仕組みを持つ。上記のように、ホスト電圧スイッチ1210が実施の形態1と異なり、ホスト機器内の制御が異なることから、ホスト制御部、ホスト機器、及び情報処理システムにも新たな番号を付与し、ホスト制御部1204、ホスト機器1202、及び情報処理システム1201とする。図13は、ホスト機器1202がメモリーカード103を制御する制御処理の一部を説明するためのフローチャートである。但し、本実施の形態の制御処理が図6に示す実施の形態1の制御処理と異なる点は、インターフェース電圧の不整合を検出した後のリカバリ処理における、処理S602と処理S603との間の処理であるため、図13には、処理S602と処理S603との間の処理のみ示している。それ以外の部分は、図6と同じである。処理S602が実行された後、判定処理S1320において、ホスト機器1202のホスト制御部1204は、ホストIOドライバー108への供給電圧と、カードIOドライバー123への供給電圧とを判定する。ホストIOドライバー108への供給電圧が3.3Vであり、且つ、カードIOドライバー123への供給電圧が1.8Vであると判定した場合には、処理S1321へ移行し、そうでない場合には、判定処理S1322へ移行する。ホストIOドライバー108への供給電圧が3.3Vであり、且つ、カードIOドライバー123への供給電圧が1.8Vである場合、処理S1321において、ホスト機器1202のホスト制御部1204は、電源再投入の処理を行う。具体的には、ホスト制御部1204は、ホスト電圧スイッチ1210を切り替えて電圧線130の電圧を接地電位と短絡する。そして、ホスト制御部1204は、一定時間を待って、ホスト電圧スイッチ1210を元に戻して電圧源105と電圧線130とを接続する。そうすることで、メモリーカード103に繋がる電圧線130の電圧電位を確実に0Vにする。そして、メモリーカード103のカード制御部120は、電源再投入後のカードレギュレータ121の出力電圧を3.3Vに設定するので、インターフェース電圧の整合をとることができる。図14は、処理S1321での電源の再投入をするときの電圧線130の電圧の変化の一例を示す図である。図14に示す例では、時間t1401のタイミングで、ホスト制御部1204は、ホスト電圧スイッチ1210を切り替えて電圧線130を接地電位と短絡し、電圧線130の電圧は、急峻に低下する。一定時間待った後の時間t1402に、ホスト制御部1204は、ホスト電圧スイッチ1210を元に戻して電圧源105と電圧線130とを接続し、電圧線130の電圧は復旧する。この電源再投入により、カード制御部120がカードレギュレータ121の出力電圧を3.3Vに変更することができるので、インターフェース電圧の整合をとることができる。再び、図13を参照して、判定処理S1322において、ホスト機器1202のホスト制御部1204は、ホストIOドライバー108への供給電圧と、カードIOドライバー123への供給電圧とを判定する。ホストIOドライバー108への供給電圧が1.8Vであり、且つ、カードIOドライバー123への供給電圧が3.3Vであると判定した場合には、処理S1323へ移行し、そうでない場合には処理S603へ移行する。ホストIOドライバー108への供給電圧が1.8Vであり、且つ、カードIOドライバー123への供給電圧が3.3Vである場合、処理S1323において、ホスト機器1202のホスト制御部1204は、メモリーカード103に対して電圧変更コマンドを発行する。この電圧変更コマンドにより、メモリーカード103のカード制御部120は、カードレギュレータ121の出力電圧を1.8Vに設定するので、インターフェース電圧の整合をとることができる。このように、ホストレギュレータ106の出力電圧が1.8Vであり、且つ、ホスト電圧検知回路109が、データ線134の電圧が1.8Vよりも高いことを検知したときに、ホスト機器1202は、メモリーカード103を制御して、メモリーカード103の駆動電圧を3.3Vから1.8Vに切り替えさせる。図15は、処理S1323によりインターフェース電圧を変更する電圧変更処理の一例を説明するためのタイミングチャートである。図15は、上から順番に、クロック線132の信号CLK、コマンド線133の動作CMD、データ線134の動作DAT、メモリーカード103の内部ステータスを示している。図15に示す例は、インターフェース電圧の不整合が発生した状態での電圧変更であるので、図15の電圧変更処理が図7の電圧変更処理と異なる点は、各信号の電圧レベルと、メモリーカード103の内部のステータスがidleであることである。すなわち、クロック線132は、ホスト機器1202から駆動されるので、クロック信号CLKは、1.8Vの振幅を有しており、そして、電圧変更コマンド1501も、ホスト機器1202から駆動されるので、電圧変更コマンド1501も、1.8Vの振幅を有しているが、電圧変更レスポンス1502は、メモリーカード103から駆動されるので、電圧変更レスポンス1502の振幅は、3.3Vの振幅になる。この電圧変更コマンド1501により、カード制御部120がカードレギュレータ121の出力電圧を1.8Vに変更することができるので、インターフェース電圧の整合をとることができる。以上のように、ホスト機器1202のホスト制御部1204は、判定処理S1320、及び判定処理S1322により、インターフェース電圧の不整合を判定し、処理S1321、及び処理S1323により、メモリーカード103では、カードIOドライバー123の電圧が、ホスト機器102のホストIOドライバー108の電圧に変更され、インターフェース電圧を整合させるリカバリ処理が実行される。この結果、本実施の形態では、ホスト機器1202とメモリーカード103との間のインターフェース電圧が不整合となる事を回避することができる。実施の形態3次に、本発明の実施の形態3の情報処理システムについて説明する。本実施の形態の情報処理システムの構成は、実施の形態1と同一でも、実施の形態2と同一でも構わない。このため、実施の形態3の情報処理システムの新たな図示を省略し、図1を代用して説明する。実施の形態3に付加された新たな機能は、メモリーカード103が、カードレギュレータ121の状態を出力することである。そして、第1の実施の形態におけるインターフェース電圧の不整合を認識する処理を置き換える。図16は、本発明の実施の形態3による情報処理システムにおいてホスト機器102からメモリーカード103に対してIOコマンド発行する際のタイミングチャートである。図16は、上から順番に、クロック線132の信号CLK、コマンド線133の動作CMD、データ線134の動作DAT、メモリーカード103の内部ステータスを示している。まず、ホスト機器102は、メモリーカード103に対してIOコマンド1601を発行する。メモリーカード103は、それに対応してカードレギュレータ121の状態の情報、例えば、カードレギュレータ121の出力電圧の情報を格納したIOレスポンス1602を返す。ホスト機器102は、IOレスポンス1602を確認することにより、カードレギュレータ121の状態として、カードレギュレータ121の出力電圧を知ることができる。従って、ホスト機器102は、必要に応じた任意のタイミングで、インターフェース電圧の不整合を認識することができる。具体的には、ホスト機器102は、図6のフローチャートの、例えば、処理S602のリセットコマンド発行直後や、処理S610のリードコマンドの発行前に、IOコマンドをメモリーカード103に対して発行することにより、インターフェース電圧の不整合を認識することが可能である。また、インターフェース電圧の不整合を認識した後のリカバリ処理に関しては、実施の形態1及び実施の形態2で説明したものと同様なので、説明は省略する。なお、本実施の形態において、メモリーカード103は、IOレスポンスにカードレギュレータ121の状態を出力する機能を有するとして説明した。しかし、この手法に限らず、メモリーカード103がカードレギュレータ121の状態を出力する機能であれば、種々の変更が可能である。例えば、初期化コマンドのビジーレスポンスやレディーレスポンスにその情報を格納してもよい。また、上記の説明では、実施の形態1の構成を示す図1を代用して、本実施の形態を説明したが、本実施の形態では、コマンド線133及びデータ線134の電圧を検知する必要がないため、カード電圧検知回路124及びホスト電圧検知回路109を省略してもよい。実施の形態4次に、図面を参照して、本発明の実施の形態4の情報処理システムについて説明する。図17は、本発明の実施の形態4による情報処理システムの構成を示す図である。実施の形態4の情報処理システムの構成で、実施の形態1と同じものには同じ番号を付与しており、説明を省略する。実施の形態4では、メモリーカード1703が、インターフェース電圧の不整合を検出して、メモリーカード1703のステータスを変化させることにより、ホスト機器102がインターフェースの不整合を検出しやすい仕組みをつくる。図17に示す情報処理システムが図1に示す情報処理システムと異なる点は、カード電圧検知スイッチ1727が追加されているところである。カード電圧検知スイッチ1727は、カード電圧検知回路124の接続先をコマンド線133とデータ線134とで切り替える機能を持つ。このように、カード電圧検知スイッチ1727が実施の形態1に対して追加されていることから、カード制御部、メモリーカード、及び情報処理システムにも新たな番号を付与し、カード制御部1720、メモリーカード1703、及び情報処理システム1701とする。メモリーカード1703のカード電圧検知回路124が、コマンド線133の電圧電位を検知する必要があるのは、実施の形態1で説明したように、図7のタイミングチャートにおいて、電圧変更コマンドが発行された後の時間t706から時間t707までのタイミングである。従って、カード制御部1720は、少なくとも時間t706から時間t707までの期間は、カード電圧検知スイッチ1727を制御し、カード電圧検知回路124とコマンド線133とを接続するようにする。図18は、メモリーカード1703内部のステータスの遷移図である。図18の遷移図が図2の遷移図と異なる点は、セルフリセットによって任意のステータスからidle1801への遷移が追加されているところである。実施の形態1で説明したように、図3の初期化コマンドを処理している期間や、図8のリードコマンドの後の、カード制御部1720がホスト機器102に出力すべき読み出しデータを準備している期間は、データ線134がホストデータプルアップ抵抗112でハイレベルにプルアップされている。このように、データ線134がホストデータプルアップ抵抗112でハイレベルにプルアップされている期間は、メモリーカード1703のカード電圧検知回路124が、データ線134の電圧電位を検出してインターフェース電圧の不整合を検出することが可能である。具体的には、カード制御部1720は、ホスト機器102から初期化コマンドが発行されたら、カード電圧検知回路124とデータ線134とを接続するようにカード電圧検知スイッチ1727を切り替える。そして、メモリーカード1703内部の初期化動作が完了した段階で、カード電圧検知回路124の検知結果から得られるホストIOドライバー108の駆動電圧と、メモリーカード1703内部のカードIOドライバー123の駆動電圧とが同じであれば、メモリーカード1703のカード制御部1720は、メモリーカード1703のステータスをstby1802に遷移させると共に、ホスト機器102にレディーレスポンスを返す。一方、駆動電圧が異なる場合には、メモリーカード1703のカード制御部1720は、セルフリセットでステータスをidle1801に遷移させ、メモリーカード1703のステータスをidle1801のままとし、ホスト機器102にレディーレスポンスは返さない。また、別の制御方法では、カード制御部1720は、ホスト機器102からリードコマンドが発行されたら、カード電圧検知回路124とデータ線134とを接続するようにカード電圧検知スイッチ1727を切り替える。そして、メモリーカード1703内部でホスト機器102に出力すべき読み出しデータが準備できた段階で、カード電圧検知回路124の検知結果から得られるホストIOドライバー108の駆動電圧と、メモリーカード1703内部のカードIOドライバー123の駆動電圧とが同じであれば、メモリーカード1703のカード制御部1720は、データ線134を経由して、リードデータ803をホスト機器102に、クロック線132のクロックに同期して出力する。一方、駆動電圧が異なる場合には、メモリーカード1703のカード制御部1720は、セルフリセットでメモリーカード1703のステータスをidle1801に遷移させ、ホスト機器102に対するデータの出力は行わない。上記のように、メモリーカード1703がインターフェース電圧の不整合を検出したときに、正常に動作しない仕組みをつくることにより、ホスト機器102は、インターフェースの不整合に気づくきっかけとなる。なお、カード電圧検知回路124がデータ線134の電圧を検出し、カード制御部1720がインターフェース電圧の不整合を検出する期間は、ホストデータプルアップ抵抗112でハイレベルにプルアップされている期間が取れるタイミングであれば、ここで説明した期間のみ限るものではない。例えば、ホスト機器102がメモリーカード1703にデータを書き込む際の書き込みデータの転送後の期間でも構わない。図19は、ホスト機器102がメモリーカード1703に対してライトコマンドを発行する際のデータ書き込み処理のタイミングチャートである。図19は、上から順番に、クロック線132の信号CLK、コマンド線133の動作CMD、データ線134の動作DAT、メモリーカード103の内部ステータスを示している。メモリーカード1703がtranの状態で、ホスト機器102からコマンド線133を経由してライトコマンド1901が発行されると、メモリーカード1703は、コマンド線133を経由して、ライトレスポンス1902をホスト機器102に返す。ホスト機器102は、ライトレスポンス1902を受けた後、データ線134を経由して、ライトデータ1903をクロック線132のクロックに同期して転送し、データ線134がビジー1904となる。このように、ホスト機器102がメモリーカード1703にデータを書き込む際の書き込みデータの転送後の期間に、カード電圧検知回路124がデータ線134の電圧を検出し、カード制御部1720がインターフェース電圧の不整合を検出するようにしてもよい。なお、本発明について、上記の各実施の形態に基づいて説明してきたが、本発明は、上記の各実施の形態に限定されないのはもちろんである。また、上記の各実施の形態は、本発明の趣旨を逸脱しない範囲で種々の変更が可能であり、また、各実施の形態を任意に組み合わせることができる。