交流的に接地された第1導電型の第1の半導体領域と、第1の信号入力端子に接続された第2導電型の第2の半導体領域であって、前記第1の半導体領域に接して位置する前記第2の半導体領域と、第1の信号出力端子に接続された第1導電型の第3の半導体領域であって、前記第1の半導体領域から離間し且つ前記第2の半導体領域に接して位置する前記第3の半導体領域と、前記第2の半導体領域上に位置する第1の絶縁膜と、第2の信号入力端子に接続された第1の導電体膜であって、前記第1の絶縁膜上に位置する前記第1の導電体膜と、を含む混合器。請求項1において、第1の半導体層と、前記第1の半導体層より薄い第2の半導体層と、前記第1及び第2の半導体層の間に位置する絶縁層と、を含むSOI基板をさらに含み、前記第1、第2及び第3の半導体領域は、前記第2の半導体層に位置する混合器。請求項1又は請求項2において、前記第1の信号入力端子に接続された第2導電型の第4の半導体領域であって、前記第3の半導体領域に接して位置する前記第4の半導体領域と、交流的に接地された第1導電型の第5の半導体領域であって、前記第3の半導体領域から離間し且つ前記第4の半導体領域に接して位置する前記第5の半導体領域と、前記第4の半導体領域上に位置する第2の絶縁膜と、前記第2の信号入力端子に接続された第2の導電体膜であって、前記第2の絶縁膜上に位置する前記第2の導電体膜と、をさらに含む混合器。請求項1乃至請求項3の何れか一項において、前記第1の信号入力端子に接続された第2導電型の第6の半導体領域であって、前記第1の半導体領域に接して位置する前記第6の半導体領域と、前記信号出力端子に接続された第1導電型の第7の半導体領域であって、前記第1の半導体領域から離間し且つ前記第6の半導体領域に接して位置する前記第7の半導体領域と、前記第6の半導体領域上に位置する第3の絶縁膜と、前記第2の信号入力端子に接続された第3の導電体膜であって、前記第3の絶縁膜上に位置する前記第3の導電体膜と、をさらに含む混合器。請求項1乃至請求項4の何れか一項記載の混合器と、前記第1及び第2の信号入力端子の一方に搬送信号を出力する発振回路と、前記信号出力端子に接続された第1のアンテナと、を含む送信機。第2のアンテナと、前記第2のアンテナに接続された第1導電型の第8の半導体領域と、第2の信号出力端子に接続された第2導電型の第9の半導体領域であって、前記第8の半導体領域に接して位置する前記第9の半導体領域と、交流的に接地された第1導電型の第10の半導体領域であって、前記第8の半導体領域から離間し且つ前記第9の半導体領域に接して位置する前記第10の半導体領域と、一端が前記第9の半導体領域に接続され、他端が交流的に接地された抵抗素子と、を含む受信機と、請求項5記載の送信機と、を含む通信システム。第2のアンテナと、前記第2のアンテナに接続された第2導電型の第8の半導体領域と、第2の信号出力端子に接続された第1導電型の第9の半導体領域であって、前記第8の半導体領域に接して位置する前記第9の半導体領域と、交流的に接地された第2導電型の第10の半導体領域であって、前記第8の半導体領域から離間し且つ前記第9の半導体領域に接して位置する前記第10の半導体領域と、一端が前記第9の半導体領域に接続され、他端が交流的に接地された抵抗素子と、を含む受信機と、請求項5記載の送信機と、を含む通信システム。動作電圧範囲、消費電流などで十分余裕がある従来の用途向けでは、トランジスターを多数使用して、複雑な、かつ高性能な回路が構成される。しかしながら、それらの複雑な、かつ高性能な回路は、必ずしも、低電圧、低電流、或いは低電力といった条件下で使用することが想定される回路、例えば、無線センサネットワークなどの無線高周波回路で必要であるとは限らない。本発明は、以上のような技術的課題に鑑みてなされたものである。本発明の幾つかの態様は、低電圧、低電流、或いは低電力といった条件下でも使用することが可能な混合器、送信機及び通信システムを提供することに関連している。本発明の幾つかの態様において、混合器は、交流的に接地された第1導電型の第1の半導体領域と、第1の信号入力端子に接続された第2導電型の第2の半導体領域であって、第1の半導体領域に接して位置する第2の半導体領域と、第1の信号出力端子に接続された第1導電型の第3の半導体領域であって、第1の半導体領域から離間し且つ第2の半導体領域に接して位置する第3の半導体領域と、第2の半導体領域上に位置する第1の絶縁膜と、第2の信号入力端子に接続された第1の導電体膜であって、第1の絶縁膜上に位置する第1の導電体膜と、を含む。この態様によれば、低電圧、低電流、或いは低電力といった条件下でも使用することが可能な混合器を提供することが可能となる。上述の態様において、第1の半導体層と、第1の半導体層より薄い第2の半導体層と、第1及び第2の半導体層の間に位置する絶縁層と、を含むSOI基板をさらに含み、第1、第2及び第3の半導体領域は、第2の半導体層に位置することが望ましい。これによれば、低雑音の混合器を構成することができる。上述の態様において、第1の信号入力端子に接続された第2導電型の第4の半導体領域であって、第3の半導体領域に接して位置する第4の半導体領域と、交流的に接地された第1導電型の第5の半導体領域であって、第3の半導体領域から離間し且つ第4の半導体領域に接して位置する第5の半導体領域と、第4の半導体領域上に位置する第2の絶縁膜と、第2の信号入力端子に接続された第2の導電体膜であって、第2の絶縁膜上に位置する第2の導電体膜と、をさらに含んでもよい。これによれば、複数のトランジスターを用いた混合器をコンパクトな構成で実現することができる。上述の態様において、第1の信号入力端子に接続された第2導電型の第6の半導体領域であって、第1の半導体領域に接して位置する第6の半導体領域と、信号出力端子に接続された第1導電型の第7の半導体領域であって、第1の半導体領域から離間し且つ第6の半導体領域に接して位置する第7の半導体領域と、第6の半導体領域上に位置する第3の絶縁膜と、第2の信号入力端子に接続された第3の導電体膜であって、第3の絶縁膜上に位置する第3の導電体膜と、をさらに含んでもよい。これによれば、複数のトランジスターを用いた混合器をコンパクトな構成で実現することができる。本発明の他の態様において、送信機は、上述の何れかの混合器と、第1及び第2の信号入力端子の一方に搬送信号を出力する発振回路と、信号出力端子に接続された第1のアンテナと、を含む。この態様によれば、低電圧、低電流、或いは低電力といった条件下でも使用することが可能な送信機を提供することが可能となる。本発明の他の態様において、通信システムは、第2のアンテナと、第2のアンテナに接続された第1導電型の第8の半導体領域と、第2の信号出力端子に接続された第2導電型の第9の半導体領域であって、第8の半導体領域に接して位置する第9の半導体領域と、交流的に接地された第1導電型の第10の半導体領域であって、第8の半導体領域から離間し且つ第9の半導体領域に接して位置する第10の半導体領域と、一端が第9の半導体領域に接続され、他端が交流的に接地された抵抗素子と、を含む受信機と、上述の送信機と、を含む。この態様によれば、低電圧、低電流、或いは低電力といった条件下でも使用することが可能な通信システムを提供することが可能となる。本発明の他の態様において、通信システムは、第2のアンテナと、第2のアンテナに接続された第2導電型の第8の半導体領域と、第2の信号出力端子に接続された第1導電型の第9の半導体領域であって、第8の半導体領域に接して位置する第9の半導体領域と、交流的に接地された第2導電型の第10の半導体領域であって、第8の半導体領域から離間し且つ第9の半導体領域に接して位置する第10の半導体領域と、一端が第9の半導体領域に接続され、他端が交流的に接地された抵抗素子と、を含む受信機と、上述の送信機と、を含んでもよい。この態様によっても、低電圧、低電流、或いは低電力といった条件下でも使用することが可能な通信システムを提供することが可能となる。なお、交流的に接地とは、交流信号に対して接地固定電位に接続することを意味する。以下、本発明の実施形態について詳細に説明する。なお、以下に説明する本実施形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではない。また本実施形態で説明される構成の全てが本発明の解決手段として必須であるとは限らない。また同一の構成要素には同一の参照符号を付して説明を省略する。<1.第1の実施形態>図1Aは、本発明の第1の実施形態に係る混合器の断面図であり、図1Bは当該混合器の回路図である。第1の実施形態に係る混合器50は、第1の半導体層41と、絶縁層43と、第1の半導体層41より薄い第2の半導体層42とを含むSOISilicononInsulator基板400に形成されている。SOI基板400の第2の半導体層42には、ソース領域となるP型第1又は第2導電型領域11第1の半導体領域と、P型領域11に隣接するボディ領域となるN型第2又は第1導電型領域12第2の半導体領域と、N型領域12に隣接するドレイン領域となるP型領域13第3の半導体領域とが形成されている。P型領域11とP型領域13とは、互いに離間した位置に形成されている。なお、P型領域11をドレイン領域とし、P型領域13をソース領域としてもよい。N型領域12上には、ゲート絶縁膜21第1の絶縁膜が形成されている。そして、ゲート絶縁膜21上には、ゲート電極31第1の導電体膜が形成されている。すなわち、P型領域11、N型領域12、P型領域13、ゲート絶縁膜21、及びゲート電極31は、図1Bに示すように、PMOSトランジスターを構成している。以上の構成において、P型領域11を交流的に接地する例えば、第1の一定電位Vddに接続する。そして、N型領域12に第1の信号入力端子IN1を接続し、ゲート電極31に第2の信号入力端子IN2を接続する。P型領域13には信号出力端子OUTを接続する。ここで、例えば、第1の信号入力端子IN1に搬送波を入力し、第2の信号入力端子IN2に信号波を入力すると、PMOSトランジスターは、搬送波と信号波との電位差が閾値未満のときにチャネルを形成し、PMOSトランジスターにドレイン電流が流れる。従って、信号出力端子OUTから、搬送波と信号波とを組み合わせた伝送信号が出力される。なお、第1の信号入力端子IN1に信号波を入力し、第2の信号入力端子IN2に搬送波を入力してもよい。図1Bに示すように、PMOSトランジスターのドレインDには、負荷回路61と出力結合回路62とが並列に接続されることが好ましい。負荷回路61には、上述の第1の一定電位Vddとは異なる第2の一定電位例えば、基準電位Vss0Vが接続される。第2の一定電位に接続することにより、PMOSトランジスターのソースドレイン間に電位勾配を形成し、PMOSトランジスターのON時にドレイン電流を流すことができる。また、トランジスターのドレインDと第2の一定電位との間に負荷回路61を介在させることにより、出力信号を電圧振幅に変換することができる。負荷回路61は、例えば図1Aに示すように、抵抗器61Rによって構成される。出力結合回路62には、信号出力端子OUTが接続される。トランジスターのドレインDと信号出力端子OUTとの間に出力結合回路62を介在させることにより、出力信号の直流成分を除去して伝送信号を適切に取り出すことができる。出力結合回路62は、例えば図1Aに示すように、キャパシタ62Cによって構成される。図1Bに示すように、PMOSトランジスターのゲートGには、バイアス回路63と入力結合回路64とが並列に接続されることが好ましい。バイアス回路63には、上述の第1の一定電位Vddより低い第3の一定電位例えば、基準電位Vss0Vが接続される。第3の一定電位がバイアス回路63を介してゲートGに接続されることにより、PMOSトランジスターの動作に適切なゲート電圧に調整することができる。バイアス回路63は、例えば図1Aに示すように、抵抗器63Rによって構成される。なお、バイアス回路63は、ゲートGと第1の一定電位Vddとの間に接続されても良い。また、第1のバイアス回路がゲートGと第1の一定電位Vddとの間に接続され、第2のバイアス回路がゲートGと第3の一定電位例えば、基準電位Vss0Vとの間に接続されても良い。入力結合回路64には、第2の信号入力端子IN2が接続される。入力結合回路64を介在させることにより、入力信号の直流成分を除去して信号波又は搬送波を適切にゲートGに入力することができる。入力結合回路64は、例えば図1Aに示すように、キャパシタ64Cによって構成される。図1Bに示すように、PMOSトランジスターのボディBには、入力結合回路65を介して第1の信号入力端子IN1が接続されることが好ましい。入力結合回路65を介在させることにより、入力信号の直流成分を除去して搬送波又は信号波を適切にボディBに入力することができる。入力結合回路65は、例えば図1Aに示すように、キャパシタ65Cによって構成される。第1の実施形態によれば、簡易な構成で混合器を実現することができ、低電流、低電圧、低電力の環境下においても動作できる混合器を提供することができる。また、SOI基板400の第2の半導体層42に、P型領域11と、N型領域12と、P型領域13とを形成したので、第1の半導体層41からの雑音の混入を絶縁層43によって抑制することができる。<2.第2の実施形態>図2Aは、本発明の第2の実施形態に係る混合器の断面図であり、図2Bは当該混合器の回路図である。第2の実施形態に係る混合器50aは、SOI基板400に形成されている。SOI基板400の第2の半導体層42には、ソース領域となるN型領域11aと、N型領域11aに隣接するボディ領域となるP型領域12aと、P型領域12aに隣接するドレイン領域となるN型領域13aとが形成されている。N型領域11aとN型領域13aとは、互いに離間した位置に形成されている。P型領域12a上には、ゲート絶縁膜21が形成されている。そして、ゲート絶縁膜21上には、ゲート電極31が形成されている。すなわち、N型領域11a、P型領域12a、N型領域13a、ゲート絶縁膜21、及びゲート電極31は、図2Bに示すように、NMOSトランジスターを構成している。以上の構成において、N型領域11aを交流的に接地する例えば、第1の一定電位Vss基準電位0Vに接続する。そして、P型領域12aに第1の信号入力端子IN1を接続し、ゲート電極31に第2の信号入力端子IN2を接続する。N型領域13aには信号出力端子OUTを接続する。ここで、例えば、第1の信号入力端子IN1に搬送波を入力し、第2の信号入力端子IN2に信号波を入力すると、NMOSトランジスターは、搬送波と信号波との電位差が閾値以上のときにチャネルを形成し、NMOSトランジスターにドレイン電流が流れる。従って、信号出力端子OUTから、搬送波と信号波とを組み合わせた伝送信号が出力される。図2Bに示すように、NMOSトランジスターのドレインDには、負荷回路61と出力結合回路62とが並列に接続されることが好ましい。負荷回路61は、上述の第1の一定電位Vssとは異なる第2の一定電位例えば、一定電位Vddに接続される。第2の一定電位に接続されることにより、NMOSトランジスターのソースドレイン間に電位勾配を形成し、NMOSトランジスターのON時にドレイン電流を流すことができる。出力結合回路62には、信号出力端子OUTが接続される。図2Bに示すように、NMOSトランジスターのゲートGには、バイアス回路63と入力結合回路64とが並列に接続されることが好ましい。バイアス回路63には、上述の第1の一定電位Vssより高い第3の一定電位例えば、一定電位Vddが接続される。第3の一定電位がバイアス回路63を介してゲートGに接続されることにより、NMOSトランジスターの動作に適切なゲート電圧に調整することができる。入力結合回路64には、第2の信号入力端子IN2が接続される。なお、バイアス回路63は、ゲートGと第1の一定電位Vssとの間に接続されても良い。また、第1のバイアス回路がゲートGと第1の一定電位Vssとの間に接続され、第2のバイアス回路がゲートGと第3の一定電位例えば、一定電位Vddとの間に接続されても良い。図2Bに示すように、NMOSトランジスターのボディBには、入力結合回路65を介して第1の信号入力端子IN1が接続されることが好ましい。他の点については、第1の実施形態と同様である。<3.第3の実施形態>図3は、本発明の第3の実施形態に係る混合器を示す平面図である。第3の実施形態に係る混合器50bは、PMOSトランジスターを用いて構成されている。混合器50bにおいて、P型領域11とP型領域13との間に位置するN型領域12は、図3における下方の領域に引き出されて、第1の信号入力端子IN1に接続されている。第1の実施形態と同様に、PMOSトランジスターのソース領域であるP型領域11を交流的に接地する例えば、第1の一定電位Vddに接続する。そして、ボディ領域であるN型領域12に第1の信号入力端子IN1を接続し、ゲート電極31に第2の信号入力端子IN2を接続する。ドレイン領域であるP型領域13には信号出力端子OUTを接続する。このように、既存のMOSトランジスター1つのみでも、混合器50bを構成することができる。他の点については第1の実施形態と同様である。また、以上の構成はNMOSトランジスターを用いた場合においても採用することができる。<4.第4の実施形態>図4は、本発明の第4の実施形態に係る混合器を示す平面図である。第4の実施形態に係る混合器50cは、第3の実施形態と同様のPMOSトランジスターを、複数並列に接続して構成されている。そして、隣り合うPMOSトランジスターのソース領域S又はドレイン領域Dは、互いに共通した領域として構成されている。すなわち、ドレイン領域となるP型領域13の隣には、ボディ領域となるN型領域14第4の半導体領域が形成され、さらにその隣にはソース領域となるP型領域15第5の半導体領域が形成されている。また、ソース領域となるP型領域11の隣には、ボディ領域となるN型領域16第6の半導体領域が形成され、さらにその隣にはドレイン領域となるP型領域17第7の半導体領域が形成されている。このように、P型領域とN型領域とが交互に形成され、このうちP型領域は、交互にソース又はドレインとなる。N型領域12、14、16の上には、ゲート絶縁膜21、ゲート絶縁膜22第2の絶縁膜、ゲート絶縁膜23第3の絶縁膜がそれぞれ形成され、ゲート絶縁膜21、22、23の上には、ゲート電極31、ゲート電極32第2の導電体膜、ゲート電極33第3の導電体膜がそれぞれ形成される。ソース領域であるP型領域11、15は、上層の配線層38に接続され、交流的に接地される例えば、一定電位Vddに接続される。また、ボディ領域であるN型領域12、14、16は、第1の信号入力端子IN1に接続される。ゲート電極31、32、33は、第2の信号入力端子IN2に接続される。ドレイン領域であるP型領域13、17は、信号出力端子OUTに接続される。以上の構成によれば、複数のPMOSトランジスターを含む混合器50cを、コンパクトな構成で実現することができる。なお、以上の構成はNMOSトランジスターを用いた場合においても採用することができる。<5.第5の実施形態>図5Aは、本発明の第5の実施形態に係る混合器を示す回路図である。第5の実施形態に係る混合器50dは、第2の実施形態と同様の混合器において、信号出力端子OUTと基準電位Vss0Vとの間にバイアス抵抗66Rを接続して構成されている。なお、ゲートGと一定電位Vddとの間を、抵抗器63R図2A参照を用いて接続しなくてもよい。図5Bは、図5Aの混合器の第1の信号入力端子に入力した入力信号の例を示す波形図である。図5Cは、図5Aの混合器の第2の信号入力端子に入力した入力信号の例を示す波形図である。図5Dは、図5Aの混合器の2つの信号入力端子に、図5B及び図5Cに示す入力信号をそれぞれ入力した場合の出力信号のシミュレーション結果を示す波形図である。これらの図に示すように、第1の入力信号として入力された搬送波と第2の入力信号として入力した信号波とが組み合わされ、出力信号として図5Dに示す伝送信号が出力される。他の点については第2の実施形態と同様である。また、以上の構成はPMOSトランジスターを用いた場合においても採用することができる。<6.第6の実施形態>図6は、本発明の第6の実施形態に係る混合器を示す断面図である。第6の実施形態に係る混合器50eは、P型の半導体基板100に形成されたN型のウェル12bと、P型領域11bと、P型領域13bとを含んでいる。P型領域11bと、P型領域13bとは、ウェル12b内で、互いに離間した位置に形成されている。他の点については第1の実施形態と同様である。また、以上の構成はNMOSトランジスターを用いた場合においても採用することができる。<7.第7の実施形態>図7は、本発明の第7の実施形態に係る混合器を含む送信機を示す回路図である。第7の実施形態に係る送信機59は、例えば、第1の実施形態に係る混合器50と、発振回路55と、電力増幅器56と、フィルタ57と、アンテナ58とを含んでいる。発振回路55は搬送波を出力する回路であり、混合器50の2つの信号入力端子の一方に接続される。他方の信号入力端子は、信号波の出力回路に接続される。電力増幅器56は、混合器50から出力された伝送信号を増幅する。フィルタ57は、増幅された伝送信号からノイズを除去してアンテナ58に出力する。以上の構成により、信号波に搬送波を組み合わせて伝送信号を生成し、アンテナ58から無線信号を送信する送信機59を構成することができる。上述の第2~第6の実施形態に係る混合器に発振回路及びアンテナ等を接続することにより、送信機を構成することもできる。<8.第8の実施形態>図8は、本発明の第8の実施形態に係る通信システムを構成する受信機の断面図である。受信機159は、無線信号である伝送信号を受信するアンテナ158と、アンテナ158において受信した伝送信号から搬送波を取り除いて信号波を検出する検波器150とを含んでいる。検波器150は、第1の半導体層41と、絶縁層43と、第1の半導体層41より薄い第2の半導体層42とを含むSOI基板400に形成されている。SOI基板400の第2の半導体層42には、ドレイン領域となるP型領域111第8の半導体領域と、P型領域111に隣接するボディ領域となるN型領域112第9の半導体領域と、N型領域112に隣接するソース領域となるP型領域113第10の半導体領域とが形成されている。P型領域111とP型領域113とは、互いに離間した位置に形成されている。なお、P型領域113をドレイン領域とし、P型領域111をソース領域としてもよい。P型領域111とN型領域112との間、及び、P型領域113とN型領域112との間には、それぞれPN接合が形成されている。PN接合においては、バイアス電圧によって伸縮し得る空乏層図示せずが形成される。従って、例えばP型領域111に信号を入力した場合において、P型領域111とN型領域112との間にはダイオードが形成され、P型領域113とN型領域112との間にはキャパシタが形成されていると考えることができる。そこで、P型領域113を交流的に接地する例えば、一定電位Vddに接続するとともに、N型領域112に抵抗素子31Rの一端を接続し、抵抗素子31Rの他端を交流的に接地する例えば、一定電位Vddに接続することにより、簡易な検波器150が形成される。すなわち、P型領域111を信号入力端子INに接続し、N型領域112を信号出力端子OUTに接続し、信号入力端子INに伝送信号を入力すると、伝送信号の高周波成分搬送波が除去され、信号出力端子OUTから信号波が出力される。N型領域112上には、ゲート絶縁膜121が形成されていてもよい。そして、ゲート絶縁膜121上には、ゲート電極131が形成されていてもよい。すなわち、P型領域111、N型領域112、P型領域113、ゲート絶縁膜121、及びゲート電極131は、PMOSトランジスターを構成することができる。ゲート電極131は、このPMOSトランジスターにチャネルが形成されないような一定電位Vddに接続されることが好ましい。また、P型領域111とP型領域113との間の分離をよくするため、P型領域111とP型領域113との間の距離ゲート長を長くとることが好ましい。以上の構成によれば、簡易な構成で検波器を実現することができ、低電流、低電圧、低電力の環境下においても動作できる検波器を提供することができる。また、検波器の製造工程において、MOSトランジスターを形成することにより、検波器を構成するために必要なダイオードとキャパシタが同時に形成されるので、製造コストを低減することができる。また、SOI基板400に、P型領域111と、N型領域112と、P型領域113とを形成したので、第1の半導体層41からの雑音の混入を絶縁層43によって抑制することができる。なお、以上の検波器150において、P型とN型を逆にしてもよい。また、抵抗素子31Rとして、ゲート電極131を用いてもよい。以上の検波器150を用いた受信機159と、上述の第7の実施形態に係る送信機59とを組み合わせて通信システムを構成することにより、低電圧、低電流、或いは低電力といった条件下でも使用することが可能な通信システムを提供することができる。