"スピン注入書込みによって磁化方向が可変の第1磁性層と、磁化方向が固定された第2磁性層と、前記第1磁性層と前記第2磁性層との間に設けられた非磁性層とをそれぞれ有し並列に配置された第1および第2素子と、前記第1および第2素子のそれぞれの第1磁性層と対向するように配置されるとともに前記第1磁性層と静磁結合し磁化方向が可変の第3磁性層と、磁化方向が固定された第4磁性層と、前記第3磁性層と前記第4磁性層との間に設けられたトンネル障壁層とを有するTMR素子と、を備え、前記第1および第2素子の第1および第2磁性層は膜面に垂直な磁化を有し、前記TMR素子の前記第4磁性層は膜面に平行な磁化を有することを特徴とする磁気抵抗素子。前記第1および第2素子と、前記TMR素子との間に設けられた配線層を備え、前記配線層は、非磁性膜と磁性膜との積層構造を有し、前記第1および第2素子は、前記配線層に対して同じ側に配置され、前記TMR素子は前記配線層に対して前記第1および第2素子と反対側に配置され、前記配線層の非磁性膜が前記第1および第2素子の第1磁性層に接続し、前記配線層の磁性膜が前記TMR素子の第3磁性層に接続し、前記磁性膜の比透磁率が10~1000であることを特徴とする請求項1記載の磁気抵抗素子。前記第1および第2素子と、前記TMR素子との間に設けられた非磁性の配線層を備え、前記第1および第2素子は、前記配線層に対して同じ側に配置され、前記TMR素子は前記配線層に対して前記第1および第2素子と反対側でかつ前記第1素子と前記第2素子との間に配置され、前記第1および第2素子が位置する領域における前記配線層の膜厚は、前記TMR素子が位置する領域における前記配線層の膜厚よりも厚いことを特徴とする請求項1記載の磁気抵抗素子。前記配線層には、読出し用の端子が電気的に接続されることを特徴とする請求項2または3記載の磁気抵抗素子。前記TMR素子の第3磁性層は膜面に平行な磁化を有し、前記第3磁性層の磁化は、前記第4磁性層の磁化方向に対して傾いていることを特徴とする請求項1乃至4のいずれかに記載の磁気抵抗素子。前記TMR素子の第3磁性層は膜面に垂直な磁気異方性を有していることを特徴とする請求項1乃至4のいずれかに記載の磁気抵抗素子。前記第1および第2素子の第2磁性層にはそれぞれ第1および第2選択トランジスタが接続されていることを特徴とする請求項1乃至6のいずれかに記載の磁気抵抗素子。前記読出し用の端子には、第3選択トランジスタが電気的に接続されることを特徴とする請求項4に記載の磁気抵抗素子。前記第1および第2素子はGMR素子であるか、または前記第1および第2素子はTMR素子であるかのいずれか一方であることを特徴とする請求項1乃至8のいずれかに記載の磁気抵抗素子。スピン注入書込みによって磁化方向が可変の第1磁性層と、磁化方向が固定された第2磁性層と、前記第1磁性層と前記第2磁性層との間に設けられた非磁性層とを有する磁気素子と、磁化の方向が固定された第3磁性層と、前記第1磁性層と対向するように配置され前記第1磁性層と磁気結合し磁化方向が可変の第4磁性層と、前記第3磁性層と前記4磁性層との間に設けられたトンネル障壁層とを有するTMR素子と、前記第1磁性層に、一端が電気的に接続する第1選択トランジスタと、前記第2磁性層に一端が電気的に接続する第2選択トランジスタと、を備えていることを特徴とする磁気抵抗素子。前記第1磁性層に接続する非磁性の配線層を更に備え、前記第1選択トランジスタの前記一端は前記配線層に電気的に接続されることを特徴とする請求項10記載の磁気抵抗素子。前記第1乃至第4磁性層はそれぞれ、膜面に垂直な磁化を有していることを特徴とする10または11記載の磁気抵抗素子。スピン注入書込みによって磁化方向が可変の第1磁性層と、磁化方向が固定された第2磁性層と、前記第1磁性層と前記第2磁性層との間に設けられた非磁性層とを有する磁気素子と、磁化の方向が固定された第3磁性層と、前記第1磁性層と対向するように配置されて前記第1磁性層と磁気結合し磁化方向が可変の第4磁性層と、前記第3磁性層と前記4磁性層との間に設けられたトンネル障壁層とを有するTMR素子と、前記第1乃至第4磁性層はそれぞれ、膜面に垂直な磁化を有していることを特徴とする磁気抵抗素子。前記第1磁性層に接続する非磁性層の配線層を更に備え、前記磁気素子と前記TMR素子は、前記配線層に対して互いに反対側に配置され、前記第1および第4磁性層は前記配線層に接続することを特徴とする請求項13記載の磁気抵抗素子。前記第1磁性層と前記第4磁性層は前記配線層を介して静磁結合していることを特徴とする請求項11または14記載の磁気抵抗素子。スピン注入書込みによって磁化方向が可変の第1磁性層と、磁化方向が固定された第2磁性層と、前記第1磁性層と前記第2磁性層との間に設けられた非磁性層とを有する磁気素子と、磁化の方向が固定された第3磁性層と、前記第1磁性層の前記非磁性層と反対側の面まで延在して前記第1磁性層に接続し磁化方向が可変の第4磁性層と、前記第3磁性層と前記4磁性層との間に設けられたトンネル障壁層とを有するTMR素子と、前記第1および第2磁性層は膜面に垂直な磁化を有し、前記第3および第4磁性層は膜面に平行な磁化を有することを特徴とする磁気抵抗素子。スピン注入書込みによって磁化方向が可変の第1磁性層と、磁化方向が固定された第2磁性層と、前記第1磁性層と前記第2磁性層との間に設けられた非磁性層と、前記第1磁性層に対して前記非磁性層と反対側に設けられ磁化の方向が固定された第3磁性層と、前記第1磁性層と前記3磁性層との間に設けられたトンネル障壁層と前記第1磁性層に、一端が電気的に接続する第1選択トランジスタと、前記第2磁性層に一端が電気的に接続する第2選択トランジスタと、を備え、前記第1磁性層、前記非磁性層、および前記第2磁性層が磁気素子を構成し、前記第1磁性層、前記トンネル障壁層、および前記第3磁性層がTMR素子を構成することを特徴とする磁気抵抗素子。前記第1磁性層に接続する非磁性の配線層を更に備え、前記第1選択トランジスタの前記一端は前記配線層に電気的に接続されることを特徴とする請求項17記載の磁気抵抗素子。前記配線層は、前記第1磁性層と同じ元素を含むとともに、O、N、P、As、およびSbの群から選択された少なくとも1つの元素を含むことを特徴とする請求項18記載の磁気抵抗素子。前記磁気素子の第2磁性層と、前記TMR素子の第3磁性層の磁化の方向が互いに反平行であることを特徴とする請求項10乃至15、請求項17乃至19のいずれかに記載の磁気抵抗素子。前記第1乃至第3磁性層はそれぞれ、膜面に垂直な磁化を有していることを特徴とする請求項17乃至20のいずれかに記載の磁気抵抗素子。前記第1磁性層の膜厚は、前記第4磁性層の膜厚よりも薄いことを特徴とする請求項10乃至15のいずれかに記載の磁気抵抗素子。書込み電流は前記磁気素子を流れ、読出し電流は前記TMR素子を流れることを特徴とする請求項10乃至22のいずれかに記載の磁気抵抗素子。前記磁気素子は、GMR素子またはTMR素子のいずれかであることを特徴とする請求項10乃至23のいずれかに記載の磁気抵抗素子。請求項1乃至24のいずれかに記載の磁気抵抗素子を記憶素子として有するメモリセルを備えていることを特徴とする磁気メモリ。第1および第2磁気抵抗素子であってそれぞれが、スピン注入書込みによって磁化方向が可変の第1磁性層、磁化方向が固定された第2磁性層、および前記第1磁性層と前記第2磁性層との間に設けられた非磁性層を有する磁気素子と、磁化方向が固定された第3磁性層、前記第1磁性層と磁気結合し磁化の方向が可変の第4磁性層、および前記第3磁性層と前記4磁性層との間に設けられたトンネル障壁層を有するTMR素子と、前記第1および第4磁性層に電気的に接続する非磁性層を有する配線層と、を備えている第1および第2磁気抵抗素子と、第1および第2インバータと、第1および第2トランスファトランジスタと、を備え、前記第1インバータは、入力端子が前記第2磁気抵抗素子の第3磁性層に電気的に接続され、出力端子が前記第1磁気抵抗素子の第2磁性層に電気的に接続され、前記第2インバータは、入力端子が前記第1磁気抵抗素子の第3磁性層に電気的に接続され、出力端子が前記第2磁気抵抗素子の第2磁性層に電気的に接続され、前記第1トランスファトランジスタは、ソース/ドレインの一方は、前記第1磁気抵抗素子の配線層に電気的に接続され、ソース/ドレインの他方は第1ビット線に電気的に接続され、ゲートがワード線に電気的に接続され、前記第2トランスファトランジスタは、ソース/ドレインの一方は、前記第2磁気抵抗素子の配線層に電気的に接続され、ソース/ドレインの他方は第2ビット線に電気的に接続され、ゲートが前記ワード線に電気的に接続される、ことを特徴とする磁気メモリ。前記磁気素子と前記TMR素子は、前記配線層に対して互いに反対側に配置されていることを特徴とする請求項26記載の磁気メモリ。前記磁気素子と前記TMR素子は、前記配線層に対して同じ側に配置されていることを特徴とする請求項26記載の磁気メモリ。第1および第2磁気抵抗素子であってそれぞれが、スピン注入書込みによって磁化方向が可変の第1磁性層と、磁化方向が固定された第2磁性層と、前記第1磁性層と前記第2磁性層との間に設けられた非磁性層と、前記第1磁性層に対して前記非磁性層と反対側に設けられ磁化方向が固定された第3磁性層と、前記第3磁性層と前記1磁性層との間に設けられたトンネル障壁層と、前記第1磁性層に電気的に接続する非磁性層を有する配線層と、を備え、前記第1磁性層、前記非磁性層、および前記第2磁性層が磁気素子を構成し、前記第1磁性層、前記トンネル障壁層、および前記第3磁性層がTMR素子を構成する第1および第2磁気抵抗素子と、第1および第2インバータと、第1および第2トランスファトランジスタと、を備え、前記第1インバータは、入力端子が前記第2磁気抵抗素子の第3磁性層に電気的に接続され、出力端子が前記第1磁気抵抗素子の第2磁性層に電気的に接続され、前記第2インバータは、入力端子が前記第1磁気抵抗素子の第3磁性層に電気的に接続され、出力端子が前記第2磁気抵抗素子の第2磁性層に電気的に接続され、前記第1トランスファトランジスタは、ソース/ドレインの一方は、前記第1磁気抵抗素子の配線層に電気的に接続され、ソース/ドレインの他方は第1ビット線に電気的に接続され、ゲートがワード線に電気的に接続され、前記第2トランスファトランジスタは、ソース/ドレインの一方は、前記第2磁気抵抗素子の配線層に電気的に接続され、ソース/ドレインの他方は第2ビット線に電気的に接続され、ゲートが前記ワード線に電気的に接続される、ことを特徴とする磁気メモリ。第1および第2素子であってそれぞれが、スピン注入書込みによって磁化方向が可変の第1磁性層と、磁化方向が固定された第2磁性層と、前記第1磁性層と前記第2磁性層との間に設けられた非磁性層とをそれぞれ有し並列に配置された第1および第2素子と、前記第1および第2素子のそれぞれの第1磁性層と対向するように配置されるとともに前記第1磁性層と静磁結合し磁化方向が可変の第3磁性層と、磁化方向が固定された第4磁性層と、前記第3磁性層と前記第4磁性層との間に設けられた第1トンネル障壁層と、を有する第1TMR素子と、前記第1および第2素子のそれぞれと前記第1TMR素子との間に設けられた第1配線層と、を備えた第1磁気抵抗素子と、第3および第4素子であってそれぞれが、スピン注入書込みによって磁化方向が可変の第5磁性層と、磁化方向が固定された第6磁性層と、前記第5磁性層と前記第6磁性層との間に設けられた非磁性層とをそれぞれ有し並列に配置された第3および第4素子と、前記第3および第4素子のそれぞれの第5磁性層と対向するように配置されるとともに前記第5磁性層と静磁結合し磁化方向が可変の第7磁性層と、磁化方向が固定された第8磁性層と、前記第7磁性層と前記第8磁性層との間に設けられた第2トンネル障壁層と、を有する第2TMR素子と、前記第3および第4素子のそれぞれと前記第2TMR素子との間に設けられた第2配線層と、を備えた第2磁気抵抗素子と、第1および第2インバータと、第1および第2トランスファトランジスタと、を備え、前記第1インバータは、入力端子が前記第2磁気抵抗素子の第8磁性層に電気的に接続され、出力端子が前記第1磁気抵抗素子の第1素子の第2磁性層に電気的に接続され、前記第2インバータは、入力端子が前記第1磁気抵抗素子の第4磁性層に電気的に接続され、出力端子が前記第2磁気抵抗素子の第3素子の第6磁性層に電気的に接続され、前記第1トランスファトランジスタは、ソース/ドレインの一方は、前記第1磁気抵抗素子の第2素子の第2磁性層に電気的に接続され、ソース/ドレインの他方は第1ビット線に電気的に接続され、ゲートがワード線に電気的に接続され、前記第2トランスファトランジスタは、ソース/ドレインの一方は、前記第2磁気抵抗素子の第4素子の第6磁性層に電気的に接続され、ソース/ドレインの他方は第2ビット線に電気的に接続され、ゲートが前記ワード線に電気的に接続される、ことを特徴とする磁気メモリ。本発明が解決しようとする課題は、大きな電流で書込みを行うことができるとともに、高速動作を行うことができる磁気抵抗素子および磁気メモリを提供することである。本実施形態による磁気抵抗素子は、スピン注入書込みによって磁化方向が可変の第1磁性層と、磁化方向が固定された第2磁性層と、前記第1磁性層と前記第2磁性層との間に設けられた非磁性層とをそれぞれ有し並列に配置された第1および第2素子と、前記第1および第2素子のそれぞれの第1磁性層と対向するように配置されるとともに前記第1磁性層と静磁結合し磁化方向が可変の第3磁性層と、磁化方向が固定された第4磁性層と、前記第3磁性層と前記第4磁性層との間に設けられたトンネル障壁層とを有するTMR素子と、を備え、前記第1および第2素子の第1および第2磁性層は膜面に垂直な磁化を有し、前記TMR素子の前記第4磁性層は膜面に平行な磁化を有することを特徴とする。以下、実施形態について図面を参照して説明する。なお、以下の説明において、同一の機能及び構成を有する要素については、同一符号を付し、重複説明は必要な場合にのみ行う。第1実施形態第1実施形態による磁気抵抗素子の基本構成を図1に示す。第1実施形態の磁気抵抗素子1は、GMR素子10と、TMR素子20と、第1選択トランジスタ40と、第2選択トランジスタ44とを備えている。GMR素子10は、磁化の方向が固定された磁性層固定層ともいう12と、磁化の方向が可変の磁性層自由層ともいう14と、磁性層12と磁性層14との間に設けられた非磁性層16とを備えている。ここで、磁化の方向が固定されたとは、磁性層12と磁性層14との間に書込み電流を流した前後で磁化の方向が不変であることを意味し、磁化の方向が可変であるとは、磁性層12と磁性層14との間に書込み電流を流した前後で磁化の方向が可変であることを意味する。TMR素子20は、磁化の方向が可変の磁性層記録層ともいう22と、磁化の方向が固定された磁性層固定層ともいう24と、磁性層22と磁性層24との間に設けられたトンネル障壁層トンネルバリアともいう26とを備えている。ここで、磁化の方向が固定されたとは、磁性層22と磁性層24との間に書込み電流を流した前後で磁化の方向が不変であることを意味し、磁化の方向が可変であるとは、磁性層22と磁性層24との間に書込み電流を流した前後で磁化の方向が可変であることを意味する。図1においては、GMR素子10の自由層14と、TMR素子20の記録層22は互いに向かい合わせに設置される。そして、自由層14と記録層22との間に第1配線層30が設置される。なお、図1においてはGMR素子10と、TMR素子20は、第1配線層30の互いに反対側の面に設けられていたが、同じ側に設けられてもよい。第1配線層30は第1選択トランジスタ40のソースおよびドレインのうちの一方に接続され、GMR素子10の固定層12は第2選択トランジスタ44のソースおよびドレインのうちの一方に接続される。また、TMR素子20の固定層24には第2配線層34が接続される。なお、第1実施形態の変形例として、GMR素子10の自由層14と、TMR素子20の記録層22とが共通となる一つの磁性層記録層ともいうとなる構成としてもよい。この変形例においては、この共通の記録層に第3配線層図示せずが接続され、この第3配線層に第1選択トランジスタ40のソースおよびドレインのうちの一方が接続される。書込み方法次に、このように構成された第1実施形態の磁気抵抗素子1における書込み方法について説明する。GMR素子10の固定層12と、自由層14の磁化の方向が反平行状態逆の向きである場合における書込みは、第1選択トランジスタ40と第2選択トランジスタ44の両方を活性化状態オン状態にし、第1選択トランジスタ40から、第1配線層30、GMR素子10、第2選択トランジスタ44へと電流を流す。これにより、GMR素子10の固定層12から非磁性層16を通して自由層14にスピンが注入される。スピン注入された自由層14の磁化の向きは固定層12の磁化の方向に対して反平行状態から平行状態に変化する。更に、磁化の方向が反転した自由層14から漏れる磁場を利用して、GMR素子10の自由層14とTMR素子20の記録層22との間に静磁結合を発生させ、記録層22の磁化の方向を反転させる。GMR素子10の自由層14とTMR素子20の記録層22の磁化の方向が平行状態になるように静磁結合が生じ、記録層22は第1磁化状態になる。逆に、GMR素子10の固定層12と、自由層14の磁化の方向が平行状態同じ向きである場合における書込みは、第2選択トランジスタ44から、GMR素子10、第1配線層30、第1選択トランジスタ40へと電流を流す。すると、GMR素子10の自由層14から非磁性層16を通して固定層12にスピンが注入され、自由層14に蓄積されたスピンによって自由層14の磁化の方向が平行状態から反平行状態に変化する。磁化の方向が反転した自由層14から漏れる磁場を利用して、GMR素子10の自由層14とTMR素子20の記録層22の磁化の方向が平行状態になる静磁結合により、記録層22の磁化の方向を反転させ第2磁化状態にする。上記第1磁化状態と上記第2磁化状態により情報が書き込まれる。第1実施形態の変形例のように、GMR素子10の自由層14とTMR素子20の記録層22が共通の磁性層記録層となるように構成されたGMR素子10の固定層12と、共通の記録層の磁化の方向が反平行状態である場合における書込みは、第1選択トランジスタ40と第2選択トランジスタ44を活性状態にし、第1選択トランジスタ40から第3配線層、GMR素子10、第2選択トランジスタ44へと電流を流す。これにより、GMR素子10の固定層12から非磁性層16を通して共通の記録層にスピンが注入される。スピン注入された共通の記録層の磁化の方向は固定層12の磁化の方向に対して反平行状態から平行状態に変化し第1磁化状態になる。逆に、GMR素子10の固定層12と、共通の磁性層記録層14の磁化の方向が平行状態である場合における書込みは、第2選択トランジスタ44から、GMR素子10、第3配線層、第1選択トランジスタ40へと電流を流す。すると、GMR素子10の記録層から非磁性層16を通して固定層12にスピンが注入され、記録層に蓄積されたスピンによって記録層の磁化の方向が平行状態から反平行状態に変化し第2磁化状態になる。このように、第1選択トランジスタ40と第2選択トランジスタ44を結ぶ経路に双方向の電流を流すことで共通の記録層の磁化の向きを第1磁化状態または第2磁化状態にし。書込みが行われる。読出し方法次に、第1実施形態における読出し方法について説明する。読出しは、第1トランジスタ40或いは第2トランジスタ44のどちらか一方を活性化状態にし、活性化状態にした選択トランジスタと、TMR素子20と、第2配線34間に電流を流すことで読出しを実施する。例えば、第1選択トランジスタ40を活性化状態にした場合、すなわち第1選択トランジスタ40から第1配線層30、TMR素子20、第2配線34間で読出しを実施する場合にはGMR素子10の固定層12の磁化の方向とTMR素子20の固定層24の磁化の方向を反平行にすることが好ましい。反平行にすることで、TMR素子20の固定層24からの漏れる磁場と、GMR素子10の固定層12から漏れる磁場が記録層22の位置において打ち消しあい、TMR素子20とGMR素子10のそれぞれの固定層から漏れる磁場によって発生する記録層22へのシフト磁場を低減することが可能になる。なお、この場合、第1実施形態の変形例においては、第1選択トランジスタ40から第3配線層、TMR素子20、第2配線34間で読出しを実施する。また、第2選択トランジスタ44を活性化状態にした場合、すなわち第2選択トランジスタ44から、GMR素子10、第1配線層30、TMR素子20、第2配線間34で読出しを実施する場合にはGMR素子10の固定層12の磁化方向とTMR素子20の固定層24の磁化の方向は平行にすることが好ましい。GMR素子10とTMR素子20のそれぞれの固定層の磁化の方向を平行にすることでGMR素子10の固定層12から注入或いは蓄積されるスピントルクと、TMR素子20の固定層24から蓄積或いは注入されるスピントルクが打ち消しあい、読出し電流による擾乱が抑制できる。この場合、第1実施形態の変形例においては、第2選択トランジスタ44からGMR素子10、TMR素子20、第2配線34間で読出しを実施する。GMR素子10の自由層14の摩擦定数α1と、TMR素子20の記録層22の摩擦定数α2との間にはα2>α1の関係を満たす材料を選択することが望ましい。GMR素子10の自由層14はスピン注入書込みされるため、書込み電流を低減するためには、摩擦定数α1は小さいことが望ましく、一方、TMR素子20は、GMR素子10の自由層14の漏れ磁場によって書込みが実施される。読出し電流による記録層22の誤書込みを低減するには摩擦定数α2を大きくすることが望ましく、α2>α1を満たす材料を選択することが好ましい。例えば、記録層22に用いる材料としてCoPt、FePt、またはランタノイド材料と遷移金属を組み合わせた材料、例えばSmCo、NdCo、TbCoFe、DyCoFeなどの5d電子を多く含む材料を用いることで摩擦定数α2を大きくすることが可能になる。一方、自由層14に用いる材料としてはCoPd、MnGa、MnAl、MnSb、CoFeBなどの3dから4d遷移金属を含み、5d電子かつ4f電子を含まない材料を用いることで摩擦定数α1を小さくすることが可能になる。また、GMR素子10の自由層14の膜厚をt1とし、TMR素子20の記録層22の膜厚をt2とすると、t2>t1の関係を満たすように構成してもよい。なお、第1実施形態の変形例のように、GMR素子10の自由層14と、TMR素子20の記録層22が共通の磁性層記録層で形成される場合は、GMR素子10の電気抵抗R1と、読出しに用いられるTMR素子20の電気抵抗R2とが、R1<R2の条件を満たすようにすることで、書込み時の電流量を増加させることができ、高速書込みが可能になる。第1実施形態およびその変形例においては、書込みにGMR素子を用いることで、GMR素子は抵抗が低いため情報書込み時の印加電圧を低減することが可能になり、低消費電力書込みを行うことができる。さらに、TMR素子では高速書込みのために書込み電流を増加させるとトンネル障壁層の破壊が生じるので、書込み電流に上限が設定される。しかし、GMR素子では抵抗が十分に小さいため、書込み電流を増加させ高速書込みを可能にすることができる。また、読出し電流による記録層の誤書込みを抑制することができる。以上説明したように、第1実施形態およびその変形例によれば、大きな電流で書込みを行うことができるとともに、高速動作を行うことができる。第2実施形態第2実施形態による磁気抵抗素子について図2を参照して説明する。図2は第2実施形態の磁気低抵抗素子1Aを示す模式図である。この第2実施形態の磁気抵抗素子1Aは、図1に示す第1実施形態において、GMR素子10をTMR素子50に置き換えた構成となっている。このTMR素子50は、磁化の方向が固定された磁性層固定層ともいう52と、磁化の方向が可変の磁性層自由層ともいう54と、磁性層52と磁性層54との間に設けられたトンネル障壁層56とを備えている。この第2実施形態においては、スピン注入書込みによってTMR素子50における自由層54の磁化の方向を反転させ、この自由層54の磁化と静磁結合している、TMR素子20の記録層22の磁化を反転させる場合において、TMR素子50の磁化自由層54の摩擦定数α1とし、TMR素子20の記録層22の摩擦定数α2としたとき、α2>α1を有する磁性材料を自由層54および記録層として選択することで、第1実施形態と同様に、読出し電流による記録層への誤書込みを低減することが可能になる。また、第2実施形態の変形例として、TMR素子50の自由層54と、TMR素子20の記録層22が共通の磁性層記録層で形成されるように構成してもよい。第2実施形態および第2実施形態の変形例は共に、書込みに用いられるTMR素子50の電気抵抗R1と、読出しに用いられるTMR素子20の電気抵抗R2とが、R1<R2の条件を満たすようにすることで、書込み時の電流量を増加させることができ、高速書込みが可能になる。以上説明したように、第2実施形態およびその変形例によれば、第1実施形態およびその変形例と同様に、大きな電流で書込みを行うことができるとともに、高速動作を行うことができる。第3実施形態第3実施形態による磁気抵抗素子について図3を参照して説明する。図3は、第3実施形態の磁気抵抗素子1Bを示す模式図である。この磁気抵抗素子1Bは、2つのGMR素子101、102と、TMR素子20と、第1配線30と、第2配線34と、第1および第2選択トランジスタ421、422と、を備えている。各GMR素子10ii=1、2は、磁化が固定された磁性層固定層12iと、磁化が可変の磁性層自由層14iと、磁性層12iと磁性層14iとの間に設けられた非磁性層16iとを備えている。GMR素子101の自由層141と、GMR素子102の自由層142とは、第1配線30によって接続されている。GMR素子10ii=1、2の固定層12iは、選択トランジスタ42iのソースおよびドレインの一方に接続されている。また、TMR素子20は、磁化の方向が可変の磁性層記録層ともいう22と、磁化の方向が固定された磁性層固定層ともいう24と、磁性層22と磁性層24との間に設けられたトンネル障壁層トンネルバリアともいう26とを備えている。記録層22は第1配線30に接続され、固定層24は第2配線34に接続されている。書込み方法次に、このように構成された第3実施形態の磁気抵抗素子1Bにおける書込み方法について説明する。第1選択トランジスタ421および第2選択トランジスタ422の両方を活性化状態にして第2選択トランジスタ422からGMR素子102、第1配線層30、GMR素子101、第1選択トランジスタ421へと電流を流す。この電流によってGMR素子101においては、固定層121から非磁性層161を通して自由層141にスピンが注入され自由層141の磁化の方向が固定層121の磁化の方向と実質的に平行に揃うように反転する。これに対して、GMR素子102においては自由層142から非磁性層162を通して固定層122にスピンが注入され、自由層142に蓄積されたスピンによって自由層142の磁化が固定層122の磁化の方向に対して反平行になるように反転する。GMR素子101の固定層121とGMR素子102の固定層122の磁化の方向を平行状態にしておけば、自由層141と自由層142の磁化の向きは反平行になる。自由層141と自由層142で形成される漏れ磁場に対して静磁結合を生じさせ、TMR素子20の記録層22の磁化の方向を反転させる第1磁化状態を形成する。これに対して、第1選択トランジスタ421からGMR素子101、第1配線層30、GMR素子102、第2選択トランジスタ422へと電流を流せば、自由層142の磁化の方向はTMR素子20の記録層22の磁化の方向に対して実質的に180°となる方向、反対方向に揃い第2磁化状態を形成できる。記録層22が第1磁化状態にあるか第2磁化状態にあるかを、TMR素子20を用いて読み出すことで情報1または情報0を得ることができる。読出し方法読出しは第1選択トランジスタ421或いは第2選択トランジスタ422のどちらか一方を活性化状態にし、活性化状態にした選択トランジスタ、この選択トランジスタに対応するGMR素子、第1配線層30、TMR素子20、第2配線34からなる電路に電流を流すことで読出しを実施する。例えば、活性化状態にした選択トランジスタを第1選択トランジスタ421とすると、選択トランジスタ421、GMR素子101、第1配線層30、TMR素子20、第2配線34からなる電路に電流を流すことで読出しを実施する。TMR素子20の記録層22の摩擦定数α2とGMR素子101、102の自由層141、142の摩擦定数α1の間にはα2>α1の関係を満たす材料設計にすることが望ましい。GMR素子101、102の自由層141、142はスピン注入書込みされるため書込み電流の低減を図るため、摩擦定数α1は小さいことが望ましい。一方、TMR素子20は自由層141、142の漏れ磁場によって書込みを実施する。読出し電流による記録層22の誤書込みを低減するためには記録層22の摩擦定数α2を大きくすることが望ましく、かつα2>α1の条件を満たす材料を選択することが好ましい。例えば記録層22に用いる材料としてCoPt、FePt、またはランタノイド材料と遷移金属を組み合わせた材料例えばSmCo、NdCo、TbCoFe、DyCoFeなどの5d電子を多く含む材料を用いることで摩擦定数を大きくすることが可能になる。一方、自由層141、142に用いる材料としてはCoPd、MnGa、MnAl、MnSb、CoFeBなどの3dから4d遷移金属を含み、5d電子かつ4f電子を含まない材料を用いることで摩擦定数を小さくすることが可能になる。また、第3実施形態の変形例として、GMR素子101、102の自由層141、142と、TMR素子20の記録層22とが共通の磁性層記録層で構成してもよい。この場合、第1配線層30は不要となる。第3実施形態と第3実施形態の変形例は共に、書込みを実施するGMR素子101、102のそれぞれの電気抵抗R1と、読出しを実施するTMR素子20の電気抵抗R2とが、R1<R2の条件を満たすようにすることで、書込み時の電流量を増加させることができ、高速書込みが可能になる。第3実施形態およびその変形例においては、GMR素子は抵抗が低いため情報書込み時の印加電圧を低減することが可能になり、低消費電力書込みを行うことができる。これにより、高速書込みによって書込み電流が上昇することにより発生する、トンネル障壁層の破壊を防止することができる。また、読出し電流による記録層の誤書込みを抑制することができる。以上説明したように、第3実施形態およびその変形例によれば、大きな電流で書込みを行うことができるとともに、高速動作を行うことができる。第4実施形態次に、第4実施形態による磁気抵抗素子について図4を参照して説明する。図4は第4実施形態の磁気抵抗素子1Cを示す模式図である。この磁気抵抗素子1Cは、第3実施形態の磁気抵抗素子1Bにおいて、GMR素子101、102をTMR素子501、502にそれぞれ置き換えた構成となっている。各TMR素子50ii=1、2は、磁化が固定された磁性層固定層52iと、磁化が可変の磁性層自由層54iと、磁性層52iと磁性層54iとの間に設けられたトンネル障壁層56iとを備えている。TMR素子501の自由層541と、TMR素子502の自由層542とは、第1配線30によって接続されている。TMR素子50ii=1、2の固定層52iは、選択トランジスタ42iのソースおよびドレインの一方に接続されている。このように構成された第4実施形態の磁気抵抗素子1Cにおいては、例えばTMR素子501、502をスピン注入書込みによってそれぞれの自由層541、542の磁化の方向を反転させ、自由層541、542の磁化と静磁結合するTMR素子20の記録層22の磁化を反転させる。この第4実施形態においては、摩擦定数α1を有する自由層541、542と、摩擦定数α2を有する記録層22を用い、更に、記録層22および自由層541、542としてα2>α1の条件を満たす磁性材料を選択することで、第3実施形態と同様に、読出し電流による記録層への誤書込みを低減することが可能になる。また、第4実施形態の変形例として、TMR素子501、502の自由層541、542と、TMR素子20の記録層22とが共通の磁性層記録層で形成されるように構成してもよい。第4実施形態と第4実施形態の変形例は共に、TMR素子501、502のそれぞれの電気抵抗R1と、TMR素子20の電気抵抗R2とが、R1<R2の条件を満たすようにすることで、書込み時の電流量を増加させることができ、高速書込みが可能になる。以上説明したように、第4実施形態およびその変形例によれば、第3実施形態およびその変形例と同様に、大きな電流で書込みを行うことができるとともに、高速動作を行うことができる。以上の説明においては、GMR素子およびTMR素子の磁性層の磁化状態磁化方向については説明しなかった。そこで、第1または第3実施形態において、GMR素子およびTMR素子の磁性層の磁化状態磁化方向を換えた場合の、書込み電流の低減の有無と、読出し時のMRの向上の有無を図5に示す。図5において、記号○は低減または向上が可能であることを意味し、記号×は可能ではないことを意味する。図5からわかるように、TMR素子の磁性層の磁化方向を膜面に垂直とし、GMR素子の磁性層の磁化方向を膜面に垂直とすると、書込み電流の低減と、読出し時のMR抵抗差の向上とを図ることができる。なお、本明細書においては、膜面とは、磁性層の上面を意味する。TMR素子の磁性層の磁化方向を膜面に垂直とし、GMR素子の磁性層の磁化方向を膜面に平行面内方向とすると、読出し時のMRの向上を図ることができる。TMR素子の磁性層の磁化方向を膜面に平行とし、GMR素子の磁性層の磁化方向を膜面に垂直とすると、書込み電流の低減と、読出し時のMRの向上とを図ることができる。TMR素子の磁性層の磁化方向を膜面に平行とし、GMR素子の磁性層の磁化方向を膜面に平行とすると、読出し時のMRの向上を図ることができる。以上のことより、低電流での書込みの実現にはGMR素子の磁性層として、垂直磁化膜を用いることが望ましい。一方、TMR素子の磁性層の磁化方向が面内或いは垂直であっても読出し抵抗差は同等の大きさ得ることが可能である。第2または第4実施形態において、書込み用および読出し用TMR素子の磁性層の磁化状態磁化方向を換えた場合の、書込み電流の低減の有無と、読出し時のMRの向上の有無を図6に示す。図6において、記号○は低減または向上が可能であることを意味し、記号×は可能ではないことを意味する。図6からわかるように、低電流での書込みの実現には書込みTMR素子の磁性層として垂直磁化膜を用いることが望ましい。一方、読出しTMR素子の磁化方向が面内或いは垂直であっても読出し抵抗差は同等の大きさ得ることが可能である。書込みTMR素子の電気抵抗R1と、読出し用TMR素子の電気抵抗R2とが、R1<R2とすることで、書込み時の電流量を増加させることができ、高速書込みが可能になる。実施例1次に、実施例1による磁気抵抗素子を図7a、7bを参照して説明する。この実施例1の磁気抵抗素子は、第1実施形態の磁気抵抗素子1であって、図7a、7bはそれぞれ、実施例1の磁気抵抗素子1が高抵抗状態、低抵抗状態にあるときの各磁性層の磁化方向、書込み電流、読出し電流を示す図である。実線が書込み電流、波線が読出し電流、矢印が磁化の方向を示している。なお、磁気抵抗素子が高抵抗状態である場合は、TMR素子20の記録層22と、固定層24の磁化方向が反平行状態であり、磁気抵抗素子が低抵抗状態である場合は、TMR素子20の記録層22と、固定層24の磁化方向が平行状態である。なお、図7a、7bにおいては、図1に示す第1および第2選択トランジスタ40、44は省略してある。上記図5に示したように、GMR素子10の磁性層12、14の磁化方向は膜面に垂直であることが望ましく、TMR素子20の磁性層22、24の磁化方向は、垂直または面内いずれでもよい。しかし、実施例1のように、GMR素子10の自由層14とTMR素子20の記録層22が個別に設置され、GMR素子10の自由層14の漏れ磁場によってTMR素子20の記録層の磁化方向を変える構造においては、静磁結合を効率よく得るためにTMR素子20の磁性層22、24の磁化方向は膜面に垂直とすることが望ましい。高抵抗状態への書込み、高抵抗状態における読出しには、それぞれ図7aに示す実線と波線で示した方向に電流を流す。すなわち、高抵抗状態への書込みは、第1配線30からGMR素子10へ電流を流し、高抵抗状態における読出しはTMR素子20と、第1配線30との間に電流を流す。読出しの場合の電流の向きはどちらでもよい。一方、低低抵抗状態への書込み、低抵抗状態における読出しには、それぞれ図7bに示す実線と波線で示した方向に電流を流す。すなわち、低抵抗状態への書込みはGMR素子10から第1配線層30へ電流を流し、低抵抗状態における読出しはTMR素子20と、第1配線30との間に電流を流す。読出しの場合の電流の向きはどちらでもよい。GMR素子10の磁性層14の磁化方向が膜面に垂直であり、TMR素子20の磁性層22の磁化方向が垂直であって静磁結合している場合の利点は、下記の比較例に比べて書込み電流を低減することができる。2つの磁性層の磁化方向が面内方向であって静磁結合している、すなわち磁化方向が反平行になっている比較例において、書込み電流によって一方の磁性層の磁化を反転させ、静磁結合によって他方の磁性層の磁化を反転させる場合を考える。スピン注入書込みにおいては、磁化方向が面内方向である磁性層以下、面内磁性層の磁化を反転させるときは、上記面内磁性層の磁化を面内方向から膜面に垂直方向に回転させて行う。このため、比較例のように、面内磁性層の磁化を静磁結合によって磁化反転させる場合には、2つの磁性層は静磁結合しているので、これらの磁性層のうちの一方の磁性層の磁化方向は時計方向に回転し、他方の磁性層の磁化方向は反時計方向に回転する。したがって、反転過程において、2つの磁性層の磁化の同じ極が突き合わさる状態となり、磁化反転が阻害され書込み電流が増大する。これに対して、磁化方向が膜面に垂直でかつ静磁結合している2つの磁性層においては、磁化反転過程において、それらの磁化の磁極が突き合わさる状態が存在しないため、磁化反転エネルギーの増加を抑制することが可能となる。これにより、比較例に比べて書込み電流を低減することができる。このことは、以下の実施例においても同様である。実施例2次に、実施例2による磁気抵抗素子について図8a、8bを参照して説明する。この実施例2の磁気抵抗素子は、第2実施形態の磁気抵抗素子1Aであって、図8a、8bはそれぞれ、実施例2の磁気抵抗素子1Aが高抵抗状態、低抵抗状態にあるときの各磁性層の磁化方向、書込み電流、読出し電流を示す図である。実線が書込み電流、波線が読出し電流、矢印が磁化の方向を示している。なお、図8a、8bにおいては、図2に示す第1および第2選択トランジスタ40、44は省略してある。実施例1と同様に、TMR素子50の磁性層52、54の磁化方向は膜面に垂直であることが望ましく、TMR素子20の磁性層22、24の磁化方向は、垂直または面内いずれでもよい。しかし、TMR素子50の自由層54の漏れ磁場によってTMR素子20の記録層の磁化方向を変える構造においては、静磁結合を効率よく得るためにTMR素子20の磁性層22、24の磁化方向は膜面に垂直とすることが望ましい。高抵抗状態への書込み、高抵抗状態における読出しには、それぞれ図8aに示す実線と波線で示した方向に電流を流す。すなわち、高抵抗状態への書込みは、第1配線30からTMR素子50へ電流を流し、高抵抗状態における読出しはTMR素子20と、第1配線30との間に電流を流す。読出しの場合の電流の向きはどちらでもよい。一方、低低抵抗状態への書込み、低抵抗状態における読出しには、それぞれ図8bに示す実線と波線で示した方向に電流を流す。すなわち、低抵抗状態への書込みはTMR素子50から第1配線層30へ電流を流し、低抵抗状態における読出しはTMR素子20と、第1配線30との間に電流を流す。読出しの場合の電流の向きはどちらでもよい。実施例3次に、実施例3による磁気抵抗素子を図9a、9bを参照して説明する。この実施例3の磁気抵抗素子は、第1実施形態の磁気抵抗素子1であって、GMR素子10の自由層14は、飽和磁化が1000emu/ccを有する、例えばCoFeB/CoPd層である。そして、GMR素子10の自由層14の膜厚の中心からTMR素子20の記録層22の膜厚の中心までの距離hとしたとき、自由層14が形成する漏れ磁場によって記録層22に印加される磁場Hzの関係を図9bに示す。なお、実施例3においては、GMR素子10およびTMR素子20の直径は同じであり、この直径dをパラメータとして、距離hと磁場Hzとの関係を図9bに示している。図9bからわかるように、距離hが小さくなれば、換言すれば、TMR素子20とGMR素子10との間に設けられた配線層30を薄くし、自由層14と記録層22の距離hを短くすれば、記録層22に印加される磁場が増加し、記録層22への磁化反転が容易になる。また、GMR素子10とTMR素子20の距離hは約10nmを境に素子サイズに対する漏れ磁場の大きさが変化し、距離hが10nm以下では素子サイズは小さい方が漏れ磁場が大きくなり、距離hが10nm以上では素子サイズが大きい方が、より大きい漏れ磁場を得ることが可能になる。GMR素子10はスピン注入書込みされるため書込み電流の低減が必要であり、自由層14の膜厚を薄くすることでスピントクルの自由層14内での緩和を抑制し、効率よくスピントルクを授受でき、書込み電流の低減が可能になる。一方、TMR素子20は漏れ磁場によって書込みが行われるため、磁化反転磁場は小さい方が望ましい。なお、図9a、9bにおいては、図1に示す第1および第2選択トランジスタ40、44は省略してある。実施例1または実施例3の磁気抵抗素子を記憶素子として、不揮発メモリに用いるためには、記録層22には熱に対する擾乱耐性が必要となる。このため、Kuを磁気異方性エネルギー密度、Vを記録層22の体積、kBをボルツマン定数、Tを絶対温度とすると、KuV/kBTが60以上必要となる。例えば、素子サイズdが30nmの場合には記録層22に飽和磁化が1000emu/ccを有するCoFeB/CoPtを用い、TMR素子20とGMR素子10の間に設けられた配線層30の厚さを10nm、記録層となるCoFeB/CoPtの合計膜厚を3.4nmとすることで400Oe程度の磁場が記録層22に印加され、CoFeB/CoPtの反転磁場を300Oeとすることで不揮発な磁気抵抗素子を製造することが可能になる。CoFeB/CoPtの反転磁場はCoFeBとCoPtの膜厚比によって設計することが可能である。CoFeBの膜厚を厚くすれば反転磁場は低減し、CoFeBの厚さを薄くすれば反転磁場は増加する。実施例4実施例4による磁気抵抗素子について図10a、10bを参照して説明する。この実施例4の磁気抵抗素子は、第1実施形態の磁気抵抗素子であって、図10a、10bはそれぞれ、実施例4の磁気抵抗素子1が高抵抗状態、低抵抗状態にあるときの各磁性層の磁化方向、書込み電流、読出し電流を示す図である。実線が書込み電流、波線が読出し電流、矢印が磁化の方向を示している。この実施例4においては、図10a、10bに示すように、TMR素子20の記録層22の磁化方向が固定層24の磁化方向に対して平行、或いは反平行ではなく、傾いた状態となっている。すなわち、記録層22は、膜面に平行な磁化成分を有している。なお、図10a、10bにおいては、図1に示す第1および第2選択トランジスタ40、44は省略してある。この実施例4においては、自由層14の磁化がスピン注入書込みによって反転し、記録層22に印加される磁場の状態が変われば、記録層22の磁化の方向が変化する。記録層22に印加される磁場の大きさが磁化反転磁場以下であれば、記録層22の磁化は固定層24に対して平行、或いは反平行状態にならないが、磁化の変化による抵抗変化をTMR素子20に流れる電流から読み取ることが可能なる。このため、1と0の情報を得ることが可能になる。この実施例4では自由層14から漏れる磁場を低減することが可能になり、自由層14の飽和磁化Msを低くすることが可能になる。飽和磁化Msの低下は磁化の反転速度を上げ、高速書込みが可能になる。実施例5実施例5による磁気抵抗素子を図11に示す。この実施例5の磁気抵抗素子は、第1実施形態の変形例による磁気抵抗素子であって、GMR素子10Aの自由層と、TMR素子20Aの記録層が共通の磁性層記録層18からなっている。すなわち、GMR素子10Aは固定層12と、非磁性層16と、記録層18とを有し、TMR素子20Aは、記録層18と、トンネル障壁層26と、固定層24とを有している。そして、共通の記録層18の側面には記録層18と実質的に同じ膜厚を有する第3配線層36の一端が接続された構成となっている。この第3配線層の他端には、図11には図示していないが、図1に示す第1選択トランジスタ40が接続される。GMR素子10Aの固定層12には、図示しない第2選択トランジスタ44が接続される。なお、図11において、実線が書込み電流、波線が読出し電流、矢印が磁化方向を示している。この第5実施例の磁気抵抗素子においては、実線で示す書込み電流と、波線で示す読出し電流は配線層36を通過する。なお、配線層36の厚さを厚くし、GMR素子10Aの非磁性層16或いはTMR素子20Aのトンネル障壁層26の側部に配線36が接続されると、GMR素子10Aの場合は非磁性層16中でスピン情報を持った電子が記録層18或いは固定層12に伝わらず、一部が配線層36に流れるため、書込み電流の上昇が発生する。TMR素子20Aの場合は配線層36と固定層24との間で耐圧の劣化、或いはリーク電流が生じ、前者は素子破壊、後者は読出し出力の劣化が発生する。このため、配線層36は記録層18と同じ膜厚であることが望ましく、かつ磁性は無いという条件が与えられる。配線層36が磁性を有すると記録層18の体積が上昇し、書込み電流の上昇を引き起こす。また、記録層18の厚さは薄いため、配線層36を長くすると抵抗が著しく上昇する。メタル配線36の膜厚が2nm程度である場合を考えると、抵抗は、数10Ω/□~数100Ω/□程度になると考えられる。TMR素子20Aの抵抗が数kΩ程度と考えれば、読出し電流のばらつきマージンを十分にとるためには配線層36における平面上のアスペクト比は2以下が望ましい。実施例5においては、GMR素子10AとTMR素子20Aの記録層18は共通の磁性層となっているので、磁化方向は書込み電流の低減のために膜面に垂直であることが望ましい。書込みは実線に示すように双方向に電流を流すことによって行う。読出しは波線に示す方向に電流を流すことで行う。なお、読出しは、波線に示す方向と逆方向に流してもよい。実施例5においては、記録層18の固定層12と固定層24からのシフト磁場を低減するため、GMR素子10Aの固定層12と、TMR素子20Aの固定層24の磁化方向は逆方向になるように設置し、記録層18に印加される固定層12と固定層24の漏れ磁場が打ち消しあう効果を利用することが望ましい。実施例6実施例6による磁気抵抗素子を図12に示す。この実施例6の磁気抵抗素子は、第2実施形態の変形例による磁気抵抗素子であって、TMR素子50Aの自由層と、TMR素子20Aの記録層が共通の磁性層記録層18からなっている。すなわち、TMR素子50Aは固定層52と、トンネル障壁層56と、記録層18とを有し、TMR素子20Aは、記録層18と、トンネル障壁層26と、固定層24とを有している。そして、共通の記録層18の側面には記録層18と実質的に同じ膜厚を有する非磁性の第3配線層36の一端が接続された構成となっている。この第3配線層の他端には、図12には図示していないが、図1に示す第1選択トランジスタ40が接続される。TMR素子50Aの固定層52には、図示しない第2選択トランジスタ44が接続される。なお、図12において、実線が書込み電流、波線が読出し電流、矢印が磁化方向を示している。この第6実施例の磁気抵抗素子においては、実線で示す書込み電流と、波線で示す読出し電流は配線層36を通過する。実施例6においては、TMR素子50AとTMR素子20Aの記録層18は共通の磁性層となっているので、磁化方向は書込み電流の低減のために膜面に垂直であることが望ましい。書込みは実線に示すように双方向に電流を流すことによって行う。読出しは波線方向に電流を流すことで行う。なお、読出しは、波線に示す方向と逆方向に流してもよい。実施例6においては、記録層18の固定層52と固定層24からのシフト磁場を低減するため、TMR素子10Aの固定層52と、TMR素子20Aの固定層24の磁化方向は逆方向になるように設置し、記録層18に印加される固定層52と固定層24の漏れ磁場が打ち消し合う効果を利用することが望ましい。実施例7実施例7による磁気抵抗素子を図13に示す。この実施例7の磁気抵抗素子は、図11に示す実施例5の磁気抵抗素子において、GMR素子10Aの固定層12の側部図13では下面に一端が接続され、図示しない第2選択トランジスタ44に他端が接続される配線層32を設けるとともに、TMR素子20Aの固定層24の側部図13では下面に接続される図示しない配線層34図1参照を設けた構成となっている。図13において、実線が書込み電流、波線が読出し電流、矢印が磁化方向を示している。なお、読出しは、波線に示す方向と逆方向に流してもよい。実施例8実施例8による磁気抵抗素子を図14に示す。この実施例8の磁気抵抗素子は、図7に示す実施例1の磁気抵抗素子において、GMR素子10の固定層12の側部図14では下面に一端が接続され、図示しない第2選択トランジスタ44に他端が接続される配線層32を設けるとともに、TMR素子20の固定層24の側部図14では下面に接続される図示しない配線層34図1参照を設けた構成となっている。図14において、実線が書込み電流、波線が読出し電流、矢印が磁化方向を示している。なお、読出しは、波線に示す方向と逆方向に流してもよい。実施例9実施例9による磁気抵抗素子を図15に示す。この実施例9の磁気抵抗素子は、第1実施形態の変形例による磁気抵抗素子において、GMR素子10Bの自由層と、TMR素子20Bの記録層が共通の磁性層記録層18aとなっている。GMR素子10Bは固定層12と、非磁性層16と、記録層18aとを有し、TMR素子20Bは、記録層18aと、トンネル障壁層26と、固定層24とを有している。そして、GMR素子10Bと、TMR素子20Bが、記録層18aの同じ面側に設けられ、配線層36がGMR素子10BおよびTMR素子20Bが設けられた側と反対側の記録層18aの面に設けられた構成となっている。すなわち、記録層18aの膜面の面積がGMR素子10Bの固定層14の膜面の面積と、TMR素子20Bの固定層24の膜面の面積との和より大きくなっている。この実施例9においては、スピン注入書込によってGMR素子10Bの記録層18aの磁化が反転すると反転した磁区が、TMR素子20Bが設けられている領域まで広がりTMR素子20Bの記録層18aの磁化が反転する。図15において、実線が書込み電流、波線が読出し電流、矢印が磁化方向を示している。なお、読出しは、波線に示す方向と逆方向に流してもよい。実施例10実施例10による磁気抵抗素子を図16に示す。この実施例10の磁気抵抗素子は、第1実施形態の変形例による磁気抵抗素子において、GMR素子10Cの自由層と、TMR素子20Cの記録層が共通の磁性層記録層18bとなっている。GMR素子10Cは固定層12と、非磁性層16と、記録層18bとを有し、TMR素子20Cは、記録層18bと、トンネル障壁層26と、固定層24とを有している。そして、TMR素子20Cのトンネル障壁層26が、GMR素子10Cの記録層18bの一方の側面に沿って設けられ、配線層36がGMR素子10Cの記録層18bの他方の側面に設けられた構成となっている。すなわち、TMR素子20Cと配線層36とは、記録層18bを挟んで互いに反対側に設けられた構成となっている。図16において、実線が書込み電流、波線が読出し電流、矢印が磁化方向を示している。なお、読出しは、波線に示す方向と逆方向に流してもよい。実施例11実施例11による磁気抵抗素子を図17に示す。この実施例11の磁気抵抗素子は、第1実施形態の変形例による磁気抵抗素子において、GMR素子10の自由層と、TMR素子20Dの記録層が共通の磁性層記録層18cとなっている。GMR素子10は固定層12と、非磁性層16と、自由層14とを有し、TMR素子20Dは、記録層18cと、トンネル障壁層26と、固定層24とを有している。そして、TMR素子20Dの記録層18c上にGMR素子10の自由層14が接するように設けられ、記録層18cと自由層14が磁気結合している。そして、GMR素子10の磁性層12、14の磁化方向は膜面に垂直であり、TMR素子20Dの磁性層18c、24の磁化方向は膜面に平行となっている。したがって、GMR素子10直下の記録層18cの磁化は、自由層14に磁化方向と同じ方向、すなわち膜面に垂直となっている。また、GMR素子10が設けられた面と反対側の記録層18cの面には、配線層36が設けられている。配線層36は、記録層18cに接する配線層36aと、記録層18cと反対側の配線層36aの面に設けられた配線層36bとを有している。配線層36bの膜面の面積は、配線層36aの膜面の面積以下となっている。この実施例11においては、スピン注入書込によってGMR素子10の自由層14の磁化が反転すると、自由層14直下の記録層18cの磁化も反転し、この反転した磁区が、TMR素子20Dまで広がりTMR素子20Dの記録層18cの磁化が反転する。図17において、実線が書込み電流、波線が読出し電流、矢印が磁化方向を示している。なお、読出しは、波線に示す方向と逆方向に流してもよい。実施例12実施例12による磁気抵抗素子について図18a、18bを参照して説明する。この実施例12の磁気抵抗素子は、図3に示す第3実施形態の磁気抵抗素子1Bであって、図18a、18bはそれぞれ、実施例12の磁気抵抗素子が低抵抗状態、高抵抗状態にあるときの各磁性層の磁化方向、書込み電流、読出し電流を示す図である。実線が書込み電流、波線が読出し電流、矢印が磁化の方向を示している。なお、磁気抵抗素子が高抵抗状態である場合は、TMR素子20の記録層22と、固定層24の磁化方向が反平行状態であり、磁気抵抗素子が低抵抗状態である場合は、TMR素子20の記録層22と、固定層24の磁化方向が平行状態である。なお、図18a、18bにおいては、図3に示す第1および第2選択トランジスタ40、44は省略してある。実施例12においては、配線層30の一方の面に互いに離間してGMR素子101、102が設けられ、配線層30の他方の面にTMR素子20が設けられた構成となっている。なお、2個のGMR素子101、102の間の領域と配線30に対して反対側の領域にTMR素子20を設けることが好ましい。また、2個のGMR素子101、102の間の領域は、図18a、18bに示すように、窪んでいる。すなわち、GMR素子101、102が位置する領域における配線層30の膜厚は、GMR素子101、102間に位置する領域における配線層30の膜厚よりも厚い。また、実施例12においては、GMR素子101、102の各磁性層の磁化方向は膜面に垂直であり、TMR素子20の磁性層22、24の磁化方向は面内方向、すなわち膜面に平行である。実施例12においては、書込みは、2個のGMR素子101、102に電流が流れるように実線の矢印に沿って電流を流す。それぞれのGMR素子101、102の自由層141、142に印加されたスピントルクによって自由層141、142の磁化が反転し、反転した自由層141、142の漏れ磁場によってTMR素子20の記録層22の磁化が反転する。TMR素子20を低抵抗状態にする場合は、図18aに示すように、GMR素子102から配線層30を介してGMR素子101に書込み電流を流す。また、TMR素子20を高抵抗状態にする場合は、図18bに示すように、GMR素子101から配線層30を介してGMR素子102に書込み電流を流す。いずれにしても、書込みは、2個のGMR素子101、102の自由層141、142の磁化方向を互いに反平行にし、反平行にされた自由層141、142の漏れ磁場によってTMR素子20の記録層22の磁化をTMR素子20の固定層24に対して平行になるように磁化を反転させる。2個のGMR素子101、102の固定層121、122の磁化方向を互いに平行となるように設定しておけば、自由層141、142に印加されるスピントルクは左右逆方向になるため、2つのGMR素子101、102の自由層141、142の磁化方向を反平行に設定できる。なお、漏れ磁場の方向を黒矢印で示した。実施例12においては、GMR素子101、102とTMR素子20および漏れ磁場によって還流磁場が形成され、記録層22の磁化が反転する。TMR素子20の記録層22の磁化反転を容易にするためにはGMR素子101、102の自由層141、142から漏れる磁場をTMR素子20の記録層22に効率良く集めることが望ましく、例えば、配線層30として比透磁率10~1000程度の磁性体膜と非磁性体膜を積層させた積層構造とし後述の図33b参照、上記非磁性体膜をGMR素子101、102の自由層141、142側に設置し、上記磁性体膜をTMR素子20の記録層22側に設置させることで磁場を効率良く集中させることが可能になる。比透磁率の値が小さすぎると磁場吸収率が落ち、大きすぎると、磁化の追随速度が劣化し、高速動作ができなくなる。例えば磁化を有する配線層30としてNiFe、CoFeNi、FeAlSi等の材料を用いることが望ましい。また、記録層22の平面形状を、長軸と短軸が同じとなる形状、例えば円とすることで記録層22の形状異方性を無くし、磁化反転を容易にすることも可能である。記録層22の磁化反転が容易になれば、記録層22の磁化を反転させるための磁化反転磁場を小さくすることが可能となり、自由層141、142からの漏れ磁場を低減することができる。自由層141、142からの漏れ磁場を低減することにより、自由層141、142のそれぞれの飽和磁化Msと膜厚tとの積Ms×tを低減することが可能となり、その結果、書込み電流を低減することができる。また、実施例12の磁気抵抗素子の読み出しは、図18a、18bの波線に示すように、GMR素子101、102のうち一方と、TMR素子20との間に電流を流すことにより行う。なお、読み出しは、TMR素子20と配線30との間に電流を流すことにより行ってもよい。実施例12の変形例による磁気抵抗素子を図19a、19bに示す。図19a、19bはそれぞれ、この変形例の磁気抵抗素子が低抵抗状態、高抵抗状態にあるときの各磁性層の磁化方向、書込み電流、読出し電流を示す図である。実線が書込み電流、波線が読出し電流、矢印が磁化の方向を示している。この変形例の磁気抵抗素子は、実施例12の磁気抵抗素子において、2つのGMR素子101、102のうちの一方、例えばGMR素子102を導電層13で置き換えた構成となっている。この導電層13は、例えばWタングステンから形成される。この変形例のように、2つのGMR素子を1つのGMR素子とすることにより、スピン注入書込みによって自由層121と固定層141の磁化状態を反平行状態から平行状態にするための書込み電流を減らすことが可能になる。この理由を以下に説明する。一般に、スピン注入書込みを行う場合には、自由層と固定層の磁化状態を平行から反平行にするための書込み電流は、反平行状態から平行状態にする書込み電流よりも大きい。実施例12においては、書込みは、2つのGMR素子101、102のうち一方のGMR素子の磁化状態を反平行から平行にし、他方のGMR素子の磁化状態を平行から反平行にする。このため、書込み電流は2つのGMR素子のうち磁化状態を平行から反平行にするGMR素子に合わせる。実施例12においては、2つのGMR素子は同じサイズで、同じ材料から構成されているので、TMR素子20の記録層22の磁化状態によらず、一定の値となる。これに対して、実施例12の変形例においては、GMR素子は1つであるので、磁化状態を反平行から平行にするための書込み電流を、実施例12に比べて小さくすることができる。なお、この変形例においては、読出しは、実施例12の場合と異なり、図19に示すようにTMR素子20から導電層13に電流を流すことが好ましい。このようにすることにより、読出し時にディスターブを受けるのを抑制することができる。実施例13実施例13による磁気抵抗素子について図20a、20bを参照して説明する。図20a、20bはそれぞれ、実施例13の磁気抵抗素子が低抵抗状態、高抵抗状態にあるときの各磁性層の磁化方向、書込み電流、読出し電流を示す図である。実線が書込み電流、波線が読出し電流、矢印が磁化の方向を示している。なお、図20a、20bにおいては、図3に示す第1および第2選択トランジスタ40、44は省略してある。図18a、18bに示す実施例12においては、TMR素子20の記録層22の磁化が膜面に平行であった。これに対して、実施例13の磁気抵抗素子は、TMR素子20の記録層22が垂直異方性を有している点で、実施例12の磁気抵抗素子と異なっている。ただし、TMR素子20の記録層22の垂直磁気異方性は弱く2πMs2>Ms×Hk/2の関係を満たすように設計される。ここで、Msは記録層22の飽和磁化を示し、Hkは垂直磁気異方性磁界を示す。また、TMR素子20の固定層24は実施例12と同様に、面内異方性を有している。図20aに示す低抵抗状態となるように書込む場合は、GMR素子102から配線層30を介してGMR素子101へ電流を流す。これにより、GMR素子102の自由層142の磁化がスピン注入トルクの影響によって上方向を向き、逆にGMR素子101の自由層141の磁化がスピン蓄積トルクの影響によって下方向を向く。すなわち、GMR素子101、102の自由層141、142の磁化が逆方向を向くため、2つの自由層141、142で形成される黒矢印の磁場が、TMR素子20の記録層22に印加され、垂直磁気異方性を有する記録層22の磁化が斜め左側に傾く。これに対して、図20bに示す高抵抗状態となるように書込む場合は、実線で示す書込み電流を図20aに示す場合と逆に流すことで、GMR素子101、102の自由層141、142の磁化がそれぞれ逆方向に回転する。これにより、2つの自由層141、142で形成される黒矢印の磁場が、図20aに対して逆方向に形成され、TMR素子20の記録層22の磁化が斜め右方向に傾く。左右に傾いた記録層22の磁化と固定層24の磁化のなす角の変化量を、TMR効果を利用して抵抗差として読み出すことで読出しを実行する。なお、読出し電流を波線で示す。この読出し電流は、図20a、20bでは、TMR素子20から配線30を介して2つのGMR素子の一方、例えば、GMR素子101に流していたが、逆方向、すなわちGMR素子101から配線30を介してTMR素子20に流してもよい。実施例14実施例14による磁気抵抗素子について、図21Aa乃至図21Bbを参照して説明する。図21Aa、21Abはそれぞれ、実施例14の磁気抵抗素子が低抵抗状態にあるときの平面図、断面図を示し、図21Ba、21Bbはそれぞれ、実施例14の磁気抵抗素子が高抵抗状態にあるときの平面図、断面図を示す。図21Aa乃至図21Bbにおいて、実線が書込み電流、波線が読出し電流、矢印が各磁性層の磁化の方向を示している。この実施例14の磁気抵抗素子は、図18a、18bに示す実施例12とは、TMR素子20の記録層22の磁化方向が異なっている。この実施例14では、TMR素子20の記録層22の磁化および固定層24の磁化が面内方向を向き、記録層22の磁化と、固定層24の磁化の容易軸が直交する。固定層24の磁化容易軸は2つのGMR素子101、102を結ぶ方向に対して平行に設置され図21Aa、21Ba、記録層22の磁化容易軸は固定層24の容易軸に対して直交する方向に設置される。記録層22と固定層24の磁化容易軸が直交するTMR素子20は以下の方法で形成される。固定層24はMgOのトンネル障壁層26上に形成され、IrMn15/CoFe3/Ru0.8/CoFeB2.5からなる。ここで、/は積層順を示し、左側の層が右側の層に対して上部に設置される。また、括弧内の数値は膜厚を示し、単位はnmである。この固定層24は、IrMn15による反強磁性結合を用いてCoFe3/Ru0.8/CoFeB2.5からなる積層膜の磁化方向を固定する。この積層膜のCoFe3とCoFeB2.5の磁化はRu0.8を介して、シンセティック反強磁性結合を形成することで固定層24から記録層22へ漏れる磁場を低減することが可能になる。IrMnを用いた固定層24の磁化の固着は磁場中での成膜、或は成膜後の磁場中熱処理によって行う。一方、記録層22の容易軸は形状磁気異方性を用いる。記録層22はMgOのトンネル障壁層26の下側に、CoFeB3を用いて形成される。そして、2つのGMR素子101、102を結ぶ方向に対して直交する方向に長さLが50nm、平行方向には幅Wが30nmの楕円体を膜平面方向に形成する。記録層22の磁化は長さ方向と幅方向の反磁界係数の差により、長さ方向に磁化容易軸を持つ。記録層の磁化方向は形状磁気異方性で与えられる形状磁気異方性エネルギーと2つのGMR素子101、102で形成される磁場から与えられるゼーマンエネルギーの和が最も小さくなる方向に向く。記録層22の磁化の向きを灰色の矢印で示した。なお、TMR素子20の固定層24およびGMR素子101、102の各磁性層の磁化方向は白色で示している。記録層22には形状異方性と、2つのGMR素子101、102の自由層141、142によって形成される外部磁場によって、斜め方向を向く。2つのGMR素子101、102の自由層141、142よって形成される磁場をHd、記録層22の長さ方向の反磁界係数をHL、幅方向の反磁界係数をHWとおくと、HdMs>HW-HL×2πMs2を満たせば斜め方向に形成できる。書込みは以下のように行われる。まず、図21Abに示す低抵抗状態となるように書込む場合は、GMR素子102から、配線層30を介してGMR素子101に電流を流す。すると、GMR素子102の自由層142の磁化がスピン注入トルクの影響によって上方向を向き、逆にGMR素子101の自由層141の磁化がスピン蓄積トルクの影響によって下方向を向き、GMR素子101、102の自由層141、142の磁化が互いに逆方向を向く。このため、2つの自由層141、142で形成される黒矢印で示す磁場が、TMR素子20の記録層22に印加され、TMR素子20の記録層22の磁化が斜め左側に傾く。一方、図21Bbに示す高抵抗状態となるように書込む場合は、実線で示す書込み電流を図21Abに示す場合と逆に流すことで、GMR素子101、102の自由層141、142の磁化がそれぞれ逆方向に回転し、2つの自由層141、142で形成される黒矢印の磁場が、図21Abに対して逆方向に形成され、TMR素子20の記録層22の磁化が斜めに傾く。このように左右に傾いた記録層22の磁化と、固定層24の磁化のなす角の変化量を、TMR効果を利用して、抵抗差として読み出すことで読出しを実行する。TMR素子20の記録層22の磁化の向きは2つのGMR素子101、102の自由層141、142から形成される磁場によって決定されるため、情報を記録する部分は2つのGMR素子101、102の自由層141、142となる。さらにTMR素子20の記録層22は2つのGMR素子101、102の自由層141、142に記録された情報を読みだす自由層とも呼べる。高抵抗と低抵抗の情報を読み出すTMR素子20の記録層22の磁化の回転を小さくすることで、少ない外部磁場を読み出すことが可能になり、GMR素子101、102の自由層141、142の飽和磁化Msを低くすることが可能になる。GMR素子101、102の自由層141、142の飽和磁化Msを低下は書込み速度の向上に寄与する。実施例15実施例15による磁気抵抗素子を図22に示す。実施例15の磁気抵抗素子は、図18a、18bに示す実施例12において、配線層30を長くし、外部との電気的接続のために配線層30に新たに端子を設けた構成となっている。実施例12においては、GMR素子101、102の固定層121、122と電気的に接続された2つの端子と、TMR素子20の固定層24と電気的接続された端子との、合計3端子が設けられていたが、実施例15は、配線層30にも端子が設けられ、合計4端子となっている。図18a、18bに示す実施例12では、読出し電流が、2つのGMR素子のうちの一方、例えばGMR素子101を流れるため、GMR素子101の自由層141にスピントルクが印加される。このため、自由層141の磁化が読出し電流によってディスターブを受ける。読出し電流によって自由層141の磁化が反転すると、2個のGMR素子101、102によって形成された漏れ磁場が変化し、TMR素子20の記録層22に印加される磁界が変わる。これにより、記録層22の磁化が擾乱され、記録保持エネルギーが劣化する。このため、実施例15においては、読出し電流による記録層22の記録保持エネルギー劣化の対策として4端子化を実施した。実施例15のように、読出し電流がGMR素子101を通らずTMR素子20にのみ流れる構造にすることで、GMR素子101の自由層141の磁化反転を防止し、読出しディスターブに強い磁気抵抗素子とすることが可能になる。実施例16実施例16による磁気抵抗素子について図23a、23bを参照して説明する。この実施例16の磁気抵抗素子は、図22に示す実施例15の磁気抵抗素子とは、TMR素子20の記録層22が垂直異方性を有している点で、実施例15の磁気抵抗素子と異なっている。ただし、TMR素子20の記録層22の垂直磁気異方性は弱く2πMs2>Ms×Hk/2の関係を満たすように設計される。ここで、Msは記録層22の飽和磁化を示し、Hkは垂直磁気異方性磁界を示す。また、TMR素子20の固定層24は実施例15と同様に、面内異方性を有している。図23aに示す状態となるように書き込む場合は、GMR素子102から配線層30を介してGMR素子101に電流を流す実線の矢印参照。これにより、GMR素子102の自由層142の磁化がスピン注入トルクの影響によって上方向を向き、逆にGMR素子101の自由層141の磁化がスピン蓄積トルクの影響によって下方向を向く。GMR素子101、102の自由層141、142の磁化が互いに逆方向を向くため、2つの自由層141、142で形成される黒矢印の磁場が、TMR素子20の記録層22に印加され、TMR素子20の垂直磁気異方性を有した記録層22の磁化が斜め左側に傾く。一方、図23bに示す状態となるように書き込む場合は、GMR素子101から配線層30を介してGMR素子102に電流を流す実線の矢印参照。これにより、GMR素子101、102の自由層141、142の磁化がそれぞれ逆方向に回転し、2つの自由層141、142で形成される黒矢印の磁場が、図23aに示す場合に対して逆方向に形成され、TMR素子20の記録層22の磁化が斜め右方向に傾く。左右に傾いた記録層22の磁化と固定層24の磁化のなす角の変化量を、TMR効果を利用して、抵抗差として読み出すことで読出しを実行する。実施例17実施例17による磁気抵抗素子について図24Aa乃至図24Bbを参照して説明する。実施例17の磁気抵抗素子は、実施例14の磁気抵抗素子の配線層30の長さを長くし、実施例15と同様に4端子とした構成となっている。動作原理は、図21Aa乃至図21Bbに示す実施例14の磁気抵抗素子と同じとなる。なお、実施例3、実施例4、実施例5、実施例7乃至実施例17のいずれかの磁気抵抗素子において、GMR素子をTMR素子に置き換えても同様の効果を得ることが可能になる。この場合、書込みを実施するTMR素子の抵抗R1と、読出しを実施するTMR素子の抵抗R2を、R1<R2の関係を満たすようにすることで、書込み時の電流量を増加させることができ、高速書込みが可能になる。また、実施例1乃至実施例4、実施例8、実施例12乃至実施例17においては、GMR素子はスピントルクによって磁化が反転し、TMR素子は漏れ磁場によるGMR素子とTMR素子の静磁結合によって磁化が反転する。スピン注入書込みはスピン緩和によるスピントクル減少を抑えるため自由層の膜厚は薄い方が良く。磁場書込みではゼーマンエネルギーが飽和磁化と磁場の掛け算で表せるため、厚い方が良い。GMR素子の自由層の膜厚をt1とし、TMR素子の記録層の膜厚をt2とするとt1<t2の関係を満たすように設計することが望ましい。次に、図25に書込み時間に対する書込み電流の関係を示す。一般に、書込み時間が5ナノ秒~20ナノ秒以下になると磁化の歳差運動よりも高速になるため、磁化の反転速度を超えることになる。磁化反転の速度を超えて書込みを実施するには、図25に示すように、書込み電流を大きくし、スピントルクを上げることが効果的である。例えば磁化反転速度自然共鳴速度10ナノ秒を有する自由層を3ナノ秒で書込みたい場合は10ナノ秒に対して2倍程度の書込み電流を与えれば、磁化反転させることが可能になる。一方、TMR素子では書込み電流を上げるとトンネル障壁層へ印加される電界が上昇し、一定の電圧を超えると絶縁破壊が生じる。例えば高いMRが得られるMgOのトンネル障壁層においては、面積抵抗RAが10Ωμm2程度であるので、1Vを超える電圧をトンネル障壁層に与えると絶縁破壊が生じる。また、書込みの高電圧化は消費電力の増加を引き起こし、さらに高集積化による電界集中を引き起こす。このため、低消費電力、および大容量のRAMにとっては大きな課題となる。GMR素子の抵抗はTMR素子に対して数桁低いため、書込みをGMR素子で実施すれば、上記問題を解決できる。ただしGMR素子の抵抗変化量はTMR素子に比べ数桁低くなるため、高い読出し出力を得るためにはTMR素子を用いることが望ましい。以上により、各実施形態のように、GMR素子と、TMR素子とを備え、かつ3端子或いは4端子構造を有する磁気抵抗素子を用いれば、高速書込み、低消費電力を同時に解決することが可能になる。また、GMR素子として、GMR素子の非磁性層16をスピンフィルターで置き換えた構成のGMR素子を用いてもよい。スピンフィルターを有するGMR素子を用いることで書込み電流を低減することが可能である。書込み電流を低減させるためには、GMR素子の磁性層を伝導するときの伝導電子のスピン分極率が高いことが望ましい。これは、従来の電子状態密度DOSのスピン分極率という考え方ではなく、実際にGMR素子に流れる伝導電子のスピン分極が高いと、注入される伝導電子のスピン分極率が高いことを意味するためである。このような状況を実現させるためのGMR素子のスピンフィルターの材料として、スピネル構造、またはNaCl型の結晶構造を有する鉄酸化物を用いることが望ましい。これらのうち、NaCl型の結晶構造を有する鉄酸化物のほうが更に望ましい。DOSという観点ではスピネル構造をもつ鉄酸化物のなかには高スピン分極率を有することが知られている材料がすでにあるが、伝導電子の高スピン分極率を実現するためには、従来の考え方では高スピン分極率を有するとは知られていない、NaCl型の鉄酸化物では、伝導電子においては高スピン分極率を実現することが可能となる。このような材料は極薄層で形成されるため、複数層の積層膜からなる磁性層全体の磁化方向としては、積層される他の磁性層の磁化方向によって膜面内磁化、膜面垂直方向磁化のいずれも実現することが可能である。次に、図11に示す実施例5の磁気抵抗素子の製造方法について、図26a乃至図29bを参照して説明する。図26a乃至図29bは、実施例5の磁気抵抗素子の製造方法の一具体例を示す断面図である。まず、選択トランジスタおよび下部配線が形成された基板図示せず上に固定層となる垂直磁化膜としてCoPt層12を10nm、非磁性層16としてAg層を5nm積層する図26a。フォトリソグラフーとArイオンエッチングを用いて、Ag層16と、CoPt層12をパターニングした後、Ag層16およびCoPt層12を覆うように、MgO層70を1nm、SiO2膜72を20nm堆積させる図26b。次に、CMPを用いてAg層16の表面が露出するようにSiO2膜72を平坦化する図27a。その後、記録層18となるCoFeB1/CoPd1の積層膜を成膜する。ここで、記号/の左側が上層、右側が下層であることを示し、括弧内の数字は膜厚nmを示す。続いて、トンネル障壁層26としてMgO層を1nm成膜し、その後、固定層24としてCoPt10/CoFeB1の積層膜を成膜する。続いて、キャップ層74としてTa10を成膜する図27b。次に、フォトリソグラフィーとArイオンエッチングを用いて、キャップ層74および固定層24をパターニングし、残置されたキャップ層74および固定層24が固定層12および非磁性層16上に位置するようにする図28a。固定層24が除去された領域76における記録層18の部分18aの磁化を消失させるため、添加物を領域76における記録層18の部分18aに打ち込む。この添加物として、窒素、酸素、リン、ヒ素、アンチモン等が挙げられる。その後、更に350°Cで熱処理を行う。これにより、添加物を領域76における記録層18の部分18aに拡散させ、領域76の磁化を消失させる図28b。磁化が消失した領域18aは、図11に示す配線36として用いられる。なお、GMR素子10の固定層12の磁化は図28bの工程で施した熱処理によって、全体の漏れ磁場が低減できるように隣接する固定層の磁化と、反平行に設置される。次に、SiN膜78を10nm、SiO2膜80を50nm堆積する図29a。続いて、フォトリソグラフィーとフッ素ガスを用いたRIEおよびArイオンエッチングを用いて、SiO2膜80、SiN膜78、および領域76のトンネル障壁層26および非磁性化された記録層をエッチングする。続いて。SiO2膜82を100nm堆積した後、このSiO2膜82に対してCMP処理による平坦化を実施する図29b。なお、図29bの右側に形成された垂直磁化膜12と非磁性層16は配線層として用いられ、左右の固定層12および非磁性層16の下部に選択トランジスタが接続され、TMR素子の上部に配線が接続される。右側の垂直磁化膜12と非磁性層16は、W、Mo等の非磁性配線に置き換えても良い。最終的には磁界を印加し、記録層18を挟んだ上下の固定層12、24の磁化を反平行に設置し、記録層18に印加される固定層12、24からの漏れ磁場を低減させる。固定層12、24からの漏れ磁場が低減できない場合は、TMR素子の固定層24の上部、或いはGMR素子の固定層12の下部にそれぞれの固定層に対して逆向きの磁化を有する垂直磁化膜を設置し、記録層18に印加される漏れ磁場を低減しても良い。次に、図18a、18bに示す実施例12の磁気抵抗素子の製造方法について、図30a乃至図33bを参照して説明する。図30a乃至図33bは、実施例12の磁気抵抗素子の製造方法の一具体例を示す断面図である。まず、選択トランジスタおよび下部配線が形成された基板図示せず上に固定層となる垂直磁化膜としてCoPt層12を10nm、非磁性層16としてAg層を5nm、自由層となる垂直磁化膜としてCoPd層14を1.5nm、配線層30の下部膜となる第1配線膜30aとしてW、またはMoを積層する図30a。フォトリソグラフーとArイオンエッチングを用いて、第1配線膜30aと、CoPd層14と、Ag層16と、CoPt層12をパターニングし、2つのGMR素子を形成する。その後、第1配線膜30a、CoPd層14、Ag層16、およびCoPt層12を覆うように、MgO層70を1nm、SiO2膜72を20nm堆積させる図30b。次に、CMPを用いて第1配線膜30aの表面が露出するようにSiO2膜72を平坦化する図31a。その後、配線層30の上部膜となる第2配線膜30bとして、例えば、W、Mo、NiFe、CoFeNi、またはFeAlSiを成膜する。続いて記録層22となるCoFeB1/CoPt1の積層膜を成膜する。その後、トンネル障壁層26としてMgO層を1nm成膜し、続いて、固定層24としてCoPt10/CoFeB1の積層膜を成膜する図31b。次に、フォトリソグラフィーとArイオンエッチングを用いて、固定層24、トンネル障壁層26、記録層22をパターニングし、残置された固定層24、トンネル障壁層26、および記録層22の積層構造が、2つのGMR素子の間に位置するようにする図32a。続いて、熱処理を行い、TMR素子の固定層24の磁化を固定する図32b。次に、SiO2膜80を50nm堆積する図33a。その後、SiO2膜80に対してCMP処理による平坦化を実施する。続いて、フォトリソグラフィーとフッ素ガスを用いたRIEおよびArイオンエッチングを用いて、SiO2膜80および第2配線膜30bをパターニングし、磁気抵抗素子を完成する図33b。この製造方法は、図26a乃至図29bに示す製造方法に類似しているが、配線層30を第1配線膜30a、第2配線膜30bの2段で形成するため、GMR素子の上部に形成される配線30第1配線膜30a、第2配線膜30bの膜厚t1と2個のGMR素子の間の配線層30bの膜厚t2の間にはt1>t2の関係が生じる。次に、図7に示す実施例1の磁気抵抗素子をメモリセルの記憶素子として用いた場合における不揮発メモリのレイアウトを図34aに、断面図を図34bに示す。このメモリセル100には、第1および第2選択トランジスタ40、44が含まれており、これらの選択トランジスタ40、44は半導体基板に作成される。選択トランジスタ44のソース/ドレイン44aの一方には、コンタクト101、GMR素子10を介して配線層30に接続され、この配線層30上にTMR素子20が設けられる。このTMR素子20には配線層34が接続される。また、配線層30には、コンタクト103、102を介して選択トランジスタ40のソース/ドレイン40aの一方に接続される。符号40b、44bはそれぞれ、選択トランジスタ40、44のゲート電極である。選択トランジスタ44のソース/ドレイン44aの他方には、コンタクト104、ビア105、106を介して、配線層107に接続される。また、選択トランジスタ40のソース/ドレイン40aの他方には、コンタクト114、ビア115、116を介して、配線層117に接続される。なお、配線層34は読出し線RLに接続され、配線107はビット線BLに接続され、配線117は書込み線WRLに接続される。また、選択トランジスタ44のゲート電極44bはワード線WLに接続され、選択トランジスタ40のゲート電極40bは選択線SLに接続される。なお、ワードWL、選択線SLは後述する図35a、35bに示す。このような構成のメモリセル100は、図34aからわかるように、最小配線幅をFとすると、縦が6F、横が12Fであるので、セル面積は72F2となる。これに対して、典型的なSRAMでは選択トランジスタを6個用いるためセル面積が130F2~140F2となる。すなわち、図34aに示すメモリセル100のセル面積は、選択トランジスタを6個用いるSRAMのセル面積の半分となり、大容量に優れ、かつ消費電力の少ないSRAMと同等の高速性を有するMRAMの製造が可能になる。また、図34aにおいては、選択トランジスタのゲート幅Wをゲート長Lに対して3=W/Lにしているので、選択トランジスタに流すことができる電流が増加し、結果、書込み電流を増加させ高速動作が可能になる。なお、W/Lは3以上であれば、選択トランジスタに流すことができる電流が増加させSRAMと同等の高速性を有するMRAMを製造することができる。また、上記説明では、実施例1について説明したが、実施例2乃至実施例11でも同様に、セル面積を小さくすることができる。次に、図35a、35bを参照して、図34a、34bに記載された不揮発メモリの書込み動作と読出し動作を説明する。書込み動作は図35aに示すように、書込みを行うメモリセルに対応するワード線WL1、選択線SL1を活性化し、選択トランジスタ40、44をオン状態にする。このとき、他のワード線WL2、選択線SL2は非選択状態とする。その後、読出し線RL1を非選択不活性とし、図35aの矢印に示すように、書込み線WRL1と、ビット線BL1との間に書込み電流を流して書込みを行う。なお、このとき、他のメモリセルに対応する読出し線RL2、書込み線WRL2、およびビット線BL2は非選択状態とする。読出し動作は図35bに示すように、読出しを行うメモリセルに対応するワード線WL1を活性化して選択トランジスタ44をオン状態にするとともに、選択線SL1を非選択状態にし、選択トランジスタ40をオフ状態にする。このとき、他のワード線WL2、非選択線SL2は非選択状態とする。その後、図35bの矢印に示すように、読出し線RL1と、ビット線BL1との間に電流を流して読出しを行う。次に、図22に示す実施例15の磁気抵抗素子をメモリセルの記憶素子として用いた場合における不揮発メモリのレイアウトを図36aに、断面図を図36bに示す。このメモリセル100には、第1および第2選択トランジスタ421、422と、第3選択トランジスタ45とが含まれており、これらの選択トランジスタ421、422、45は半導体基板に作成される。選択トランジスタ45のソース/ドレイン45aの一方は、コンタクト201、202、引き出し配線203を介して配線層30に接続され、この配線層30上にTMR素子20が設けられる。このTMR素子20には配線層34が接続される。この配線層34は、読出し線RLbに接続される。また、選択トランジスタ45のソース/ドレイン45aの他方は、コンタクト211、212を介して配線層213に接続され、この配線層213は読出し線RLaに接続される後述の図37a、37b参照。選択トランジスタ421のソース/ドレイン42a1の一方は、図示しないコンタクトを介してGMR素子101の固定層に接続され、このGMR素子101の自由層は、配線30に接続される。なお、選択トランジスタ421のソース/ドレイン42a1の他方は、図示しないコンタクトを介して書込み線WRLbに接続される。選択トランジスタ422のソース/ドレイン42a2の一方は、図示しないコンタクトを介してGMR素子102の固定層に接続され、このGMR素子102の自由層は、配線30に接続される。なお、選択トランジスタ422のソース/ドレイン42a2の他方は、図示しないコンタクトを介して書込み線WRLaに接続される。なお、選択トランジスタ421,422のゲート電極は、のワード線WLに接続され、選択トランジスタ45のゲート電極は選択線SLに接続される後述の図37a、37b参照。このように構成された図36aに示すメモリセル100のセル面積は、図34aに示すメモリセルの面積に比べて増加するが、読出し電流による自由層のディスターブを抑制できる利点を有する。次に、図37a、37bを参照して、図36a、36bに記載された不揮発メモリの書込み動作と読出し動作を説明する。書込み動作は図37aに示すように、書込みを行うメモリセルに対応するワード線WL1を活性化し、選択トランジスタ421、422をオン状態にする。このとき、上記メモリセルに対応する選択線SL1、および他のワード線WL2、選択線SL2は非選択状態とする。その後、読出し線RLa1、RLb1を非選択不活性とし、図37aの矢印に示すように、書込み線WRLa1、WRLb1との間に書込み電流を流して書込みを行う。読出し動作は図37bに示すように、読出しを行うメモリセルに対応する選択線WSL1を活性化して選択トランジスタ45をオン状態にするとともに、ワード線WL1を非選択状態にし、選択トランジスタ421、422をオフ状態にする。このとき、他のワード線WL2、非選択線SL2は非選択状態とする。その後、図37bの矢印に示すように、読出し線RLa1、RLb1との間に電流を流して読出しを行う。次に、実施例1乃至11に示す3端子構造の磁気抵抗素子を2個と、トランジスタを6個用いて、不揮発性のSRAMセルを構成した一具体例を図38に示す。この具体例の不揮発メモリは、少なくとも1個のメモリセル250を有し、このメモリセル250は、磁気抵抗素子300a、300bと、pチャネルMOSトランジスタM1、M3と、nチャネルMOSトランジスタM2、M4、M5、M6と有している。磁気抵抗素子300a、300bは、実施例1乃至14のいずれかに示す3端子構造の磁気抵抗素子である。トランジスタM1、M2は、CMOSインバータ310を構成し、トランジスタM3、M4はCOMSインバータ320を構成している。トランジスタM1、M3のソースは電源電圧VDDに接続され、トランジスタM2、M4のソースは接地電源VSSに接続される。CMOSインバータ310は、入力端子が磁気抵抗素子300bの第1端子TMR素子の固定層に電気的に接続される端子に接続され、出力端子が磁気抵抗効果素子300aの第2端子GMR素子の固定層に電気的に接続される端子に接続される。また、CMOSインバータ320は、入力端子が磁気抵抗素子300aの第1端子TMR素子の固定層に電気的に接続される端子に接続され、出力端子が磁気抵抗効果素子300bの第2端子GMR素子の固定層に電気的に接続される端子に接続される。すなわち、CMOSインバータ310、320は、磁気抵抗素子300a、300bを介してクロスカップルされラッチ回路を構成する。そして、磁気抵抗素子300aの第3端子TMR素子とGMR素子との間に設けられた配線層30がトランスファトランジスタM5のソース/ドレインの一方に接続され、磁気抵抗素子300bの第3端子TMR素子とGMR素子との間に設けられた配線層30がトランスファトランジスタM6のソース/ドレインの一方に接続される。トランスファトランジスタM5のソース/ドレインの他方は第1ビット線BLに接続され、トランスファトランジスタM6のソース/ドレインの他方は第2ビット線/BLに接続される。また、トランスファトランジスタM5、M6のゲートはワード線WLに接続される。このように構成されたメモリセルは従来のSRAMセルと同様に、ラッチ回路に対して読み出し、書込み動作を行うことができる。さらに、ラッチ回路に保持したデータを3端子構造の磁気抵抗素子へ書込むことにより、不揮発性データとして保持することができる。このメモリセルの動作について、図39乃至図41を参照して説明する。図39はこのメモリセルの動作のフローを示す図である。このメモリセル250の動作には、リセット動作、書込み動作、保持Store動作、リコール動作、読出し動作がある。図40a、40b、40cはそれぞれ、リセット動作、書込み動作、保持動作を説明する回路図であり、図41はリコール動作を説明する回路図である。リセット動作は、2つの磁気抵抗素子300a、300bにおけるGMR素子の自由層と固定層の磁化方向を反平行にする動作であり、書込み動作の前に行う。このリセット動作は、図40aに示すように、ワード線WLを活性化し、トランスファトランジスタM5、M6をオン状態にする。その後、電源電圧VDDからトランスファトランジスタM5、M6を介してビット線BL、/BLに電流を流すことにより行う。このときビット線BL、/BLはLレベルとなっている。なお、図40aに示す矢印は、電子の流れを示している。書込み動作は、従来のSRAMセルの書込み動作と同様であって、CMOSインバータ310、320および磁気抵抗素子300a、300bからなるラッチ回路にデータを書込む動作である。この書込み動作は、図40bに示すように、ワード線WLを活性化し、トランスファトランジスタM5、M6をオン状態にする。その後、ビット線BL、/BLのうちの一方、例えばビット線BLを低電位にし、他方のビット/BLを高電位にすることにより行う。これにより、図40bに示すように、クロスカップルノードN1の電位はLレベルに、クロスカップルノードN3の電位はHレベルになる。保持動作は、データが書き込まれた後、そのデータを不揮発性データとして記憶させる場合に行う動作である。この保持動作は、図40cに示すように、ビット線BL、/BLを同時にHレベルにすることにより行う。この動作を行うことにより、書込み動作で低電位にした側の磁気抵抗素子に電流が流れることから、磁気抵抗素子300aのGMR素子の自由層と固定層の磁化方向が平行になる。図40cに示す矢印は、電子の流れを示している。この動作方法は、磁気抵抗素子に書込む前にラッチ回路のデータを読出す工程が不要であることから、保持動作を高速化することができる。リコール動作は、メモリセルの電源がオフされた後、再びオンされる場合に行う動作であり、磁気抵抗素子に記録した不揮発性データをラッチ回路に復帰させる動作である。このリコール動作を行った後は、従来のSRAMの読出し動作と同様に、ラッチ回路に記憶されたデータの読出しが可能になる。リコール動作は、図41に示すように、セル電源を立ち上げる。電源を立ち上げる前の状態は、例えば磁気抵抗素子300aにおいてはGMR素子の自由層と固定層の磁化が平行状態で、磁気抵抗素子300bにおいてはGMR素子の自由層と固定層の磁化方向が反平行状態である。セル電源を立ち上げるとラッチ回路の充電が開始され、磁気抵抗素子300a、300bの抵抗値の差がそのまま遅延差となり、クロスカップルノードN1、N3の電位差となって現れる。なお、読出し動作は、従来のSRAMセルと同様に、ワード線WLを活性化してトランスファトランジスタM5、M6をオン状態にし、ビット線BL、/BLに現れる電位差を図示しないセンスアンプを用いて読出すことにより行う。この3端子構造の磁気抵抗素子を2つ用いた不揮発性SRAMメモリセルは、リセットおよび保持動作をそれぞれの磁気抵抗素子のGMR素子に対して行い、リコール動作をそれぞれの磁気抵抗素子のTMR素子の抵抗値の差を利用して行うことを特徴とする。そのため、図42に示す他の実施形態による不揮発性のSRAMとして構成することも可能である。図42に示す不揮発性のSRAMは、図38に示すSRAMにおいて、磁気抵抗素子300a、300bを磁気抵抗素子301a、301bに置き換えた構成を有している。磁気抵抗素子301a、301bとしては、例えば実施例12乃至実施例14のいずれかの磁気抵抗素子が用いられる。そして、インバータ310の出力端子が磁気抵抗素子301aのGMR素子101に接続され、トランスファトランジスタM5のソース/ドレインの一方が磁気抵抗素子301aのGMR素子102に接続され、インバータ320の入力端子が磁気抵抗素子301aのTMR素子20に接続される。また、インバータ310の入力端子が磁気抵抗素子301bのTMR素子20に接続され、トランスファトランジスタM6のソース/ドレインの一方が磁気抵抗素子301bのGMR素子102に接続され、インバータ320の出力端子が磁気抵抗素子301bのGMR素子101に接続される。すなわち、リセットおよび保持動作の際のトランスファトランジスタからCMOSインバータのNMOSトランジスタの間の電流経路に対して直列に3端子構造の磁気抵抗素子のGMR素子を接続し、リコール動作の際のCMOSインバータの出力端子からもう一方のCMOSインバータの入力端子の間の電流経路に対して直列にTMR素子が接続されればよい。また、この図42に示すメモリセルは、従来のSRAMセルのデータ保持ノードの中に磁気抵抗素子を直列に接続する構造となっているが、抵抗値が比較的高いTMR素子についてはトランスファトランジスタとCMOSインバータのNMOSトランジスタとの間には接続されないことから、スタティックノイズマージンを大きく悪化させることはない。この図38および図42に示すメモリは、従来のSRAMと同等の高速動作を行うことができ、読出しおよび書込み速度の向上を図ることができる。本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これらの実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。"