"それぞれ所定のデータ幅を有する複数の画像データを合成し、表示盤の制御を行う表示制御装置に、第1のデータ幅を有するデータとして合成された画像データを分配し、前記第1のデータ幅より少ない第2のデータ幅を有する画像データの合成時に、未使用のデータ伝送領域に、前記合成された画像データを制御するための画像表示制御データを重畳し、受信した前記合成された画像データに重畳されている前記画像表示制御データを取り出し、該画像表示制御データに基づいて前記表示制御装置における前記受信した合成された画像データに基づく少なくとも一部の画像表示を制御する、ことを特徴とする画像表示制御方法。前記画像表示のための水平同期のブランク期間で、前記重畳される画像表示制御データの種別を指定し、該ブランク期間に続く水平同期期間で、次の水平同期期間の画像表示の制御を指示するための前記画像表示制御データを前記未使用のデータ伝送領域に重畳する。ことを特徴とする請求項1に記載の画像表示制御方法。前記表示制御装置を前記表示盤の各表示領域に対応して複数設置し、前記表示制御装置ごとに、該各表示制御装置に対応する前記画像表示制御データを前記未使用のデータ伝送領域に重畳する、ことを特徴とする請求項1または2のいずれかに記載の画像表示制御方法。前記画像表示の制御は、画像を流動させて表示する制御または画像の輝度を調整して表示する制御の少なくとも一つ以上である、ことを特徴とする請求項1乃至3のいずれかに記載の画像表示制御方法。前記表示盤は発光ダイオードまたはプラズマディスプレイのいずれかである、ことを特徴とする請求項1乃至4のいずれかに記載の画像表示制御方法。それぞれ所定のデータ幅を有する複数の画像データを合成し、第1のデータ幅を有するデータとして合成された画像データを分配する合成画面作成部と、前記第1のデータ幅より少ない第2のデータ幅を有する画像データの合成時に、未使用のデータ伝送領域に、前記合成された画像データを制御するための画像表示制御データを重畳する付加データ追加部と、を含む映像制御装置と、受信した前記合成された画像データに重畳されている前記画像表示制御データを取り出し、該画像表示制御データに基づいて前記受信した合成された画像データに基づく表示盤への少なくとも一部の画像表示を制御する付加データ処理部と、前記画像表示が制御された合成された画像データを前記表示盤に表示する画像データ読出し部と、を含む表示制御装置と、を備えることを特徴とする画像表示制御システム。前記付加データ追加部は、前記画像表示のための水平同期のブランク期間で、前記重畳される画像表示制御データの種別を指定し、該ブランク期間に続く水平同期期間で、次の水平同期期間の画像表示の制御を指示するための前記画像表示制御データを前記未使用のデータ伝送領域に重畳する。ことを特徴とする請求項6に記載の画像表示制御システム。前記表示制御装置は、前記表示盤の各表示領域に対応して複数設置され、前記付加データ追加部は、前記表示制御装置ごとに、該各表示制御装置に対応する前記画像表示制御データを前記未使用のデータ伝送領域に重畳する、ことを特徴とする請求項6または7のいずれかに記載の画像表示制御システム。前記付加データ処理部は、前記画像表示において、画像を流動させて表示する制御または画像の輝度を調整して表示する制御の少なくとも一つ以上を実行する、ことを特徴とする請求項6乃至8のいずれかに記載の画像表示制御システム。前記映像制御装置および前記表示制御装置は一体のシステムとして接続される、ことを特徴とする請求項6乃至9のいずれかに記載の画像表示制御システム。前記映像制御装置および前記表示制御装置は、通信回線を使用して遠隔接続される、ことを特徴とする請求項6乃至10のいずれかに記載の画像表示制御システム。それぞれ所定のデータ幅を有する複数の画像データを合成し、表示盤の制御を行う表示制御装置に、第1のデータ幅を有するデータとして合成された画像データを分配する合成画面作成部と、前記第1のデータ幅より少ない第2のデータ幅を有する画像データの合成時に、未使用のデータ伝送領域に、前記合成された画像データを制御するための画像表示制御データを重畳する付加データ追加部と、を備えることを特徴とする映像制御装置。前記付加データ追加部は、前記画像表示のための水平同期のブランク期間で、前記重畳される画像表示制御データの種別を指定し、該ブランク期間に続く水平同期期間で、次の水平同期期間の画像表示の制御を指示するための前記画像表示制御データを前記未使用のデータ伝送領域に重畳する。ことを特徴とする請求項12に記載の映像制御装置。前記表示制御装置は、前記表示盤の各表示領域に対応して複数設置され、前記付加データ追加部は、前記表示制御装置ごとに、該各表示制御装置に対応する前記画像表示制御データを前記未使用のデータ伝送領域に重畳する、ことを特徴とする請求項12または13のいずれかに記載の映像制御装置。受信した合成された画像データに重畳されている画像表示制御データを取り出し、該画像表示制御データに基づいて前記受信した合成された画像データに基づく表示盤への少なくとも一部の画像表示を制御する付加データ処理部と、前記画像表示が制御された合成された画像データを前記表示盤に表示する画像データ読出し部と、を備えることを特徴とする表示制御装置。前記付加データ処理部は、前記画像表示において、画像を流動させて表示する制御または画像の輝度を調整して表示する制御の少なくとも一つ以上を実行する、ことを特徴とする請求項15に記載の表示制御装置。本発明は、オッズ表示や動画表示などの制御において、流動表示の品質の向上および自由な輝度変更等、より柔軟な表示制御を可能とすることを目的とする。態様の一例では、それぞれ所定のデータ幅を有する複数の画像データを合成し、表示盤の制御を行う表示制御装置に、第1のデータ幅を有するデータとして合成された画像データを分配し、第1のデータ幅より少ないデータ幅を有する画像データの合成時に、未使用のデータ伝送領域に、合成された画像データを制御するための画像表示制御データを重畳し、受信した合成された画像データに重畳されている画像表示制御データを取り出し、その画像表示制御データに基づいて表示制御装置における受信した合成された画像データに基づく少なくとも一部の画像表示を制御するための画像表示制御方法、画像表示制御システム、映像制御装置、および表示制御装置を提供する。未使用のデータ伝送領域への画像表示制御データの重畳により、オッズ表示や動画表示などの制御における流動表示や輝度変更を、表示制御装置側で行うことが可能となり、より柔軟な表示制御が可能となる。以下、本発明を実施するための形態について図面を参照しながら詳細に説明する。図1は、本実施形態のシステム構成図である。本実施形態は、例えば競馬場で使用するLED表示盤等の大型表示装置において、出走馬、オッズ全画面、レース中継全画面、出走馬、オッズ画面に一部レース中継画面を合成など、様々な組合せでの画像表示を制御する画像表示制御システムとして実施される。図1において、LED表示盤103には、複数に分割された表示領域ごとに接続された複数の表示制御装置表示制御基板102からLED表示信号104が個別に供給され、各表示領域の表示が実行される。一方、映像制御装置101は、複数の画像データを合成し、LED表示盤103上の各表示領域ごとに、対応する各表示制御装置102に、それぞれ10ビット映像信号109を供給する。映像制御装置101が合成する画像データには、例えばDVIDigitalVisualInterface回線を介して出走馬オッズ制御PC105から送られてくるオッズ表示データがある。また、例えばHD-SDIHighDifinitionSerialDigitalInterface回線を介してカメラ中継装置106や映像配信装置107から送られてくる動画データがある。さらには、例えばRS232C回線を介して映像制御PC108から送られてくる映像制御信号がある。本実施形態では、映像制御PC108からの映像制御信号を、オッズ表示時に10ビット映像信号109中で未使用の下位2ビットに重畳させて伝送することができる。図2は、本実施形態における図1の映像制御装置101の構成図である。映像制御装置101において、受信部203は、図1の出走馬オッズ制御PC105、カメラ中継装置106、または映像配信装置107からの各画像データを受信する装置で、受信した各画像データをメモリ204に書き込む。合成画面作成部201は、カメラ中継装置106や映像配信装置107からの例えば10ビットのビット長所定のデータ幅を有する画像データや、出走馬オッズ制御PC105からの例えば8ビットのビット長所定のデータ幅を有する画像データを合成する。そして、合成画面作成部201は、図1のLED表示盤103の制御を行う各表示制御装置102に、例えば10ビットのデータ幅第1のデータ幅を有するデータとして合成された画像データを分配する。合成画面作成部201における合成動作は、映像制御PC108から外部制御信号受信部205および合成命令受信部206を介して受信される合成命令によって制御される。付加データ追加部202は、第1のデータ幅より少ない第2のデータ幅、例えば8ビットを有する例えば出走馬オッズ制御PC105からのオッズ表示データ等の画像データの合成時に、10ビット中の未使用の例えば2ビットのデータ伝送領域に、合成された画像データを制御するための画像表示制御データである付加データを重畳する。この付加データの重畳動作は、映像制御PC108から外部制御信号受信部205および付加命令受信部207を介して受信される付加命令によって制御される。付加命令受信部207は、付加命令を受信すると、マルチプレクサ208を制御して、合成画面作成部201からの合成データに、付加データを重畳させる。本実施形態では、上述の未使用のデータ伝送領域を用いることにより、例えば、オッズ表示や動画表示などの制御における流動表示や輝度変更を表示制御装置102側で実行させるための画像表示制御データを、付加データとして伝送することができる。より具体的には、付加データは例えば、流動表示における流動範囲、方向、移動量の情報である。これにより、表示制御装置102側でスムースな画像流動表示や輝度調整を実行することが可能となる。このようにして生成された合成付加データは、変換分配部209にて、図1の各表示制御装置102向けの10ビット映像信号109に変換され、各表示制御装置102に分配される。図2の映像制御装置101の構成において、メモリ204以外の各部の機能は、例えばFPGAFieldProgrammableGateArray210のプログラム可能な論理機能を使って実現される。図3は、本実施形態における図1の表示制御装置102の構成図である。受信部301は、図1および図2の映像制御装置101からの10ビット映像信号109を受信する。付加データ読出し部302は、受信部301が受信した10ビット映像信号109から画像表示制御データである付加データを読み出す。付加データ処理部303は、受信部301が受信した映像データに対して、付加データ読出し部302が読み出した付加データである画像表示制御データに対応する画像制御を実施する。より具体的には、例えば8ビットのオッズデータが表示される場合に、映像制御装置101内の付加データ追加部202図2参照によって、10ビット映像信号109中の未使用の2ビット伝送領域に、流動範囲、方向、移動の情報が格納されて伝送される。付加データ読出し部302は、上述の2ビット領域から流動範囲、方向、移動の情報を取り出す。そして、付加データ処理部303は、各フレーム1フレームは例えば16.6ミリ秒垂直同期ごとに、上記情報をもとに編集した例えば1ドット画素ずつずらした映像データを、メモリA305およびメモリB306へ交互に展開する。また、付加データ処理部303は、流動範囲外では、受信部301からの映像データをそのまま、メモリA305およびメモリB306に展開する。メモリA305およびメモリB306の書込みアドレスは、メモリ制御部308によって制御される。画像データ読出し部307は、メモリA305およびメモリB306に展開された映像データを、フレームに同期して読み出し、LED表示データとしてLED制御I/Fインタフェース変換部310に出力する。メモリA305およびメモリB306からの読出しアドレスは、メモリ制御部308によって制御される。LED制御I/F変換部310は、LED表示データをLED表示盤103が表示可能なLED表示信号104に変換して、LED表示盤103に出力する。このようにして、本実施形態では、メモリA305およびメモリB306へは、1フレームごとに固定の表示データが必要な部分だけ移動して展開できるため、最終的にLED表示盤103にLED表示信号104が出力されるときには、フレームに完全に同期した滑らかな流動表示が可能になる。同様に、10ビットと8ビットの合成画面の場合でも、8ビットの部分を認識できるようにし、パソコン上ではなく表示制御装置102上での流動制御が可能になる。さらに応用として、8ビットのオッズ画面などは、流動だけでなく強調したい部分だけ点滅したり、輝度を明るくしたりすることが、同様に上述の未使用の2ビットを使って制御可能になる。この場合には、付加データ処理部303は、輝度用メモリ309に、個別領域の輝度変更用の輝度データを記憶させる。LED制御I/F変換部310は、輝度用メモリ309に記憶された輝度データに基づいて、LED表示信号104における指定された個別領域の輝度を変更する。取込み位置指定スイッチ304は、映像制御装置101から、例えば、n台の表示制御装置102に映像信号が出力されるが、n台の表示制御装置102に対し全て共通の映像信号が入力される場合、各表示制御装置102は画面全体のどの部分を取込み、表示すればよいかわからなくなる。そこで、あらかじめ設定した取込み位置を取込み位置指定スイッチ304により決定することで、各表示制御装置102は、どの部分の表示を行なえばよいかを判断できるようになる。取込み位置指定スイッチ304は、例えば、FPGAを搭載する制御基板に設けられるロータリースイッチ等である。図3の表示制御装置102の構成において、メモリA305、メモリB306、および取込み位置指定スイッチ304以外の各部の機能は、図2の場合と同様に、例えばFPGA311のプログラム可能な論理機能を使って実現される。図4は、本実施形態における画像データの構成図である。映像制御装置101から表示制御装置102へは、10ビット映像信号109によって映像データが伝送される。より具体的には、図4に示されるように、R赤、G緑、B青の各色成分ごとに、各10ビットデータRD0、RD1、RD9、GD0、GD1、GD9、BD0、BD1、BD9の組が伝送される。これらの組は、図4の401、402、403として例示されるように、垂直同期信号VSYNC、水平同期信号HSYNC、およびクロック405によって決定されるフレームに同期して順次伝送される。ここで、図1または図2の出走馬オッズ制御PC105から出力されるオッズ、出走表示は8ビットの画像データである。このため、下位2ビットRD0、RD1GD0、GD1BD0、BD1は未使用データとなっている。本実施形態では、水平同期信号HSYNCのBLANK期間と、この未使用の2ビット階調を使用して、画像表示制御データを伝送するものである。画像表示制御データは、横方向一行一水平同期HSYNC期間を単位として伝送され、制御が必要な一行前の水平同期信号HSYNCの期間で、画像表示制御データが指定される。ある横一行に指示がなされる場合、図4の406として示される、その行に対応する水平同期信号HSYNCのBLANK期間で、その水平同期期間の何ドット目から画像表示制御データが伝送されるかが、あらかじめ指定される。その後、該当するドット位置から、未使用の下位2ビットに画像表示制御データが埋め込まれる。図5は、本実施形態におけるオッズ表示領域の説明図である。いま、破線枠501の横300ドット×縦500ドットのオッズ表示領域中で流動表示を行うとする。そして、流動領域の座標を、破線枠501の左上の座標X,Y:5,50、右上300,50、左下5,480、右下300,480であるとする。この場合、流動表示のための画像表示制御データの指示は、49番目の水平同期信号HSYNCの期間画像上の49行目で開始され、489番目の水平同期信号HSYNCの期間画像上の489行目まで実行される。図6は、本実施形態の一水平同期期間中の画像表示制御データの指定方法の説明図である。例えば、図4に示されるようにして伝送されるデータ組中のR成分の最下位ビットR0を使って、まず、BLANK期間中の横方向10クロックタイミングで、この行水平同期期間の何ドット目から画像表示制御データが開始されるかが指定される。図6の例では、BLANK期間のR0=0000000101=10進数の5という値が指定されることによって、5ドット目から画像表示制御データが開始されることが指定されている。なお、確実性を高めるために、同じBLANK期間中の横方向10クロックタイミングで、R成分の下位2ビット目R1を使って同じ値0000000101を伝送してダブルチェックをするようにしてもよい。続いて、R成分の最下位ビットR0の1ドット目R0_1から4ドット目R0_4までは、画像表示制御データは指定されない。図5の例では、この領域は流動領域ではないため、この部分は他の画像用に10ビットをフルに使うことができる。そして、図5に対応して、R成分の最下位ビットR0の5ドット目R0_5から300ドット目R0_300と下位2ビット目R1の5ドット目R1_5から300ドット目R1_300までを使って、次の行水平同期期間のための画像表示制御データが伝送される。301ドット目R0_301、R1_301以降は画像表示制御データは伝送されない。また、R成分の下位3ビット目R3から最上位ビットR9までは、オッズ表示画像データの伝送に使用される。図7は、本実施形態の一水平同期期間中の上記5ドット目R0_5、R1_5から300ドット目R0_300、R1_300までで指定される画像表示制御データの詳細例の説明図である。まず、701の部分1ドット目のR0_5=1かつR1_5=1で、そのドットから処理が開始されることが示される。また、705の部分300ドット目のR0_300=0かつR1_300=0で、そのドットまでで処理が完了したことが示される。次に、R0ビットについて、画像表示制御データの処理開始から横方向10ドット分の領域702R0_6~R0_15を使って、流動制御の場合に、何ドットずらすかが指定される。また、R1ビットについて、画像表示制御データの処理開始から横方向8ドット分の領域703R1_6~R1_13を使って、流動制御の場合に、上から下方向なのか右から左方向なのかなどの方向が指定される。さらに、R1ビットについて、領域703に続く2ドット分の領域R1_14、R1_15を使って、指定した範囲が流動なのか輝度変更なのかなどが指定される。図7の例では、領域702=0000000001で10進数で1のため、1ドットずらす流動制御が指定される。あるいは、領域702=0000000011であれば10進数で3のため、3ドットずらす流動制御が指定される。また、図7の例では領域703=00000010で、この場合には例えば下から上への流動であることが指定される。右から左の流動であれば、例えば領域703=00000001としてよい。あるいは、輝度変更である場合は、領域703=00000010であれば10進数で2のため2段階目の輝度が指定され、領域703=00000111であれば10進数で7のため7段階目の輝度が指定されてよい。また、領域703については例えば、11で流動制御、10で点滅制御、01で輝度変更制御などを指定できる。図8は、本実施形態におけるオッズ流動表示の説明図である。画面遷移a→b→cとして示されるように、破線枠部501のみ下から上にスクロールし、その他の領域は固定表示にすることができる。本実施形態では、流動制御は、図1の出走馬オッズ制御PC105ではなく、図3の表示制御装置102内の付加データ処理部303が映像出力用のメモリA305およびメモリB306に対して直接行うため、スムースな流動制御が可能となる。図9は、本実施形態における合成画像表示の説明図である。図2の映像制御装置101内の合成画面作成部201の機能により、パソコンデータであるオッズ表示901の8ビット画像データ、レース中継画面などである動画映像データ902の10ビット画像データ、パソコンデータである出走表示903の8ビット画像データを合成して表示することができる。さらに、図3の付加データ処理部303の機能により、オッズ表示901と出走表示903の部分については、流動制御、点滅制御、輝度調整などが可能となる。図10は、流動範囲の1行目を右から左へ一部分右から左へ流動する場合のメモリ展開を示す図である。図10abcd等の各水平同期期間において、8ビットのオッズデータ等の映像データは、10ビット中で2ビット上位へシフトする。図6、図7で説明したように、R0~R4の先頭4ドットは、図3の付加データ処理部303は、10ビットの映像データはそのままメモリA305またはメモリB306へ書き込む。5ドット目R5から画像表示制御データが開始するためそれ以降は、付加データ処理部303は、10ビット中で2ビット上位へシフトした結果を、メモリA305またはメモリB306に展開する。例えば、5ドット目R5は映像部のデータは250のため、2進数にすると11111010となり2ビットシフトし、1111101000で4倍の100010進数をメモリ204図2参照へ書き込む。同様にR6の230はメモリ204へは920で書き込む。6ドット目R6から15ドット目R15では、0ビット目と1ビット目の未使用下位2ビットを使って、領域1004で流動制御指定、領域1002で1ドット移動の流動、領域1003で右から左への移動の流動などが指定される。16ドット目R16と17ドット目R17は無視され、18ドット目R18の0ビット目、1ビット目=0、0で画像表示制御データの終了が指示されている。aのNフレームとbのN1フレームでは、画像表示制御データの指定は同じであるが、cのN2フレームとdのN3フレームで、ドット移動が、0000000010、0000000011というように、順次大きくなるように指定されていることがわかる。このようにして、水平同期期間ごとに、流動制御を細かく制御することができる。図11は、図3のメモリA305とメモリB306の制御方法の説明図である。付加データ処理部303がメモリA305に映像データを書き込むときは、メモリB306では、前フレームで書き込まれたデータが画像データ読出し部307に読み出されるように、メモリ制御部308が制御を行う。同様に、付加データ処理部303がメモリB306に書き込むフレーム時は、メモリA305の前フレームデータが画像データ読出し部307に読み出されるように、メモリ制御部308が制御を行う。N1フレームでは、メモリA305にNフレームから1ドット移動したデータが書き込まれ、メモリB306でNフレームのデータが読み出される。N2フレームでは、メモリB306にNフレームから2ドット移動したデータが書き込まれ、メモリA305でN1フレームのデータが読み出され、N3フレームではメールアドレスにNフレームから3ドット移動したデータが書き込まれ、メモリB306でN2フレームのデータが読み出される。図12は、本実施形態における輝度調整表示における画像表示制御データの流れを示す説明図である。流動範囲の1行目の一部を輝度変更する場合の動作例である。LED表示盤103図1参照の全体の輝度段階が例えば63に設定された場合を考える。図12aにおいて、画像表示制御データを含む5ドット目R5~18ドット目R18は付加データ処理部303による処理時に、図12bに示されるように、2ビットシフトされる。図12cに示されるように、付加データ処理部303は、輝度データを輝度用メモリ309図3参照へ書き込む。この場合、R5からR18は輝度段階31が書き込まれる。LED制御I/F変換部310図3参照は、輝度用メモリ309を参照して、出力するLED表示信号104と輝度段階を演算し、LED表示盤103を点灯するためのパルスを生成する。例えば図12dに示されるように、R0の階調が4、輝度63の場合、輝度は0を最小値、63を最大値とすると、輝度63の時の1階調のパルス幅を100ナノ秒とする。また、図12eに示されるように、R7が階調4シフトする前は1、輝度31の場合、輝度31の時の1階調のパルス幅を50ナノ秒とする。従来は全体を同じ輝度段階で制御していたため、全ドットのパルスは共通だったが、上述のような個別輝度情報の伝送により、範囲を決めて輝度調整が可能になる。以上に示したように、本実施形態では、未使用のデータ伝送領域への画像表示制御データの重畳により、オッズ表示や動画表示などの制御における流動表示や輝度変更を、表示制御装置側で行うことが可能となり、より柔軟な表示制御が可能となる。"