"間欠動作が可能な固体撮像素子であって、光電変換を行う複数の画素が行列状に配列された画素部と、上記画素部から複数の画素単位で画素信号の読み出しをカラム毎に行う画素信号読み出し回路と、を有し、上記画素信号読み出し回路は、画素の列配列に対応して配置され、読み出し信号電位と参照電圧とを比較判定し、その判定信号を出力する複数の比較器と、上記比較器の出力により動作が制御され、対応する上記比較器の比較時間をカウントする複数のカウンタと、を含み、上記各比較器は、行動作開始時に各カラム毎に動作点を決めるための初期化用スイッチを有し、当該初期化用スイッチに印加する初期化信号が、水平方向における間欠動作の基本単位分だけ並列して独立に制御され、非動作行開始に当該初期化用スイッチがオフ状態に保持される固体撮像素子。上記各比較器は、一方のトランジスタのゲートに上記参照電圧を受け、他方のトランジスタのゲートに上記読み出し信号を受けて、当該参照電圧と当該読み出し信号電位との比較動作を行う差動トランジスタを含む第1アンプと、上記第1アンプの出力をゲインアップして出力する第2アンプと、を有し、上記第1アンプは、上記差動トランジスタの一方のトランジスタの制御端子と上記参照電圧の入力ライン間に接続された第1のキャパシタと、上記差動トランジスタの他方のトランジスタの制御端子と上記読み出し信号の入力ライン間に接続された第2のキャパシタと、を含み、上記初期化用スイッチは、上記一方のトランジスタのゲートと上記第1のキャパシタとの接続ノードと、上記一方のトランジスタのドレイン間、並びに、上記他方のトランジスタのゲートと上記第2のキャパシタとの接続ノードと、上記他方のトランジスタのドレイン間にそれぞれ配置されている請求項1記載の固体撮像素子。上記一方のトランジスタ側の一方の上記初期化用スイッチと上記一方のトランジスタのゲートと上記第1のキャパシタとの接続ノードとの間、および上記他方のトランジスタ側の他方の上記初期化用スイッチと上記他方のトランジスタのゲートと上記第1のキャパシタとの接続ノードとの間のうち、少なくとも、一方の上記初期化用スイッチと上記一方のトランジスタのゲートと上記第1のキャパシタとの接続ノードとの間にさらに追加の初期化用スイッチが配置され、対象比較器の非動作行開始時に、上記追加の初期化用スイッチがオフ状態に保持される請求項2記載の固体撮像素子。上記一方のトランジスタ側の一方の上記初期化用スイッチと上記一方のトランジスタのゲートと上記第1のキャパシタとの接続ノードとの間、および上記他方のトランジスタ側の他方の上記初期化用スイッチと上記他方のトランジスタのゲートと上記第1のキャパシタとの接続ノードとの間のうち、少なくとも、一方の上記初期化用スイッチと上記一方のトランジスタのゲートと上記第1のキャパシタとの接続ノードとの間にさらに追加の初期化用スイッチが配置され、上記追加の初期化用スイッチが動作状態にかかわらずオン状態に保持される請求項2記載の固体撮像素子。上記一方のトランジスタ側の一方の上記初期化用スイッチと上記一方のトランジスタのゲートと上記第1のキャパシタとの接続ノード、および上記他方のトランジスタ側の他方の上記初期化用スイッチと上記他方のトランジスタのゲートと上記第1のキャパシタとの接続ノードとのうち、少なくとも、一方の上記初期化用スイッチと上記一方のトランジスタのゲートと上記第1のキャパシタとの接続ノードが、対象比較器の非動作行開始時に、固定電位に設定される請求項2記載の固体撮像素子。間欠動作が可能な固体撮像素子と、上記撮像素子に被写体像を結像する光学系と、を有し、上記固体撮像素子は、光電変換を行う複数の画素が行列状に配列された画素部と、上記画素部から複数の画素単位で画素信号の読み出しをカラム毎に行う画素信号読み出し回路と、を有し、上記画素信号読み出し回路は、画素の列配列に対応して配置され、読み出し信号電位と参照電圧とを比較判定し、その判定信号を出力する複数の比較器と、上記比較器の出力により動作が制御され、対応する上記比較器の比較時間をカウントする複数のカウンタと、を含み、上記各比較器は、行動作開始時に各カラム毎に動作点を決めるための初期化用スイッチを有し、当該初期化用スイッチに印加する初期化信号が、水平方向における間欠動作の基本単位分だけ並列して独立に制御され、非動作行開始に当該初期化用スイッチがオフ状態に保持されるカメラシステム。上述したように、列並列ADC搭載CMOSイメージセンサカラムAD方式CMOSイメージセンサでは、コンパレータはDACからのRAMP波と画素信号の比較をして、後段のカウンタでデジタルCDSを行うことによりAD変換を行う。そして、プレビューやドラフトモードでフレームレートを上げる場合、低消費電流化が有効であるため、カラムの比較器の間欠動作が必要である。ところが、比較器の電流源をオフする制御のみであると、非動作比較器の各ノード確定までの動作時間が、2個直列のpチャネルMOSPMOSトランジスタまたはnチャネルMOSNMOSトランジスタのオン抵抗と寄生容量で決まる時定数で決まる。このため、1行の動作時間に対し、非動作比較器の初期化動作が遅く、動作中の比較器が行動作開始後すぐに初期化以降AZ、リセット信号のサンプリング、AD変換以降P相、画素信号のサンプリング、AD変換以降D相を行う場合、非動作比較器の初期化不良のため、非動作の比較器部でのAZ終了時のフィードスルー量、チャージインジェクション量が大きくなるため、RAMP波へのACカップリングが大きくなり、カラム比較器の間欠動作において、P相ばらつき量や固定縦筋量が大きくなり、画質に影響を与える。本発明は、間欠カラム動作時におけるP相ばらつき量や縦筋量を小さくすることが可能で、ひいては画質の向上を図れる固体撮像素子、およびカメラシステムを提供することにある。本発明の第1の観点は、間欠動作が可能な固体撮像素子であって、光電変換を行う複数の画素が行列状に配列された画素部と、上記画素部から複数の画素単位で画素信号の読み出しをカラム毎に行う画素信号読み出し回路と、を有し、上記画素信号読み出し回路は、画素の列配列に対応して配置され、読み出し信号電位と参照電圧とを比較判定し、その判定信号を出力する複数の比較器と、上記比較器の出力により動作が制御され、対応する上記比較器の比較時間をカウントする複数のカウンタと、を含み、上記各比較器は、行動作開始時に各カラム毎に動作点を決めるための初期化用スイッチを有し、当該初期化用スイッチに印加する初期化信号が、水平方向における間欠動作の基本単位分だけ並列して独立に制御され、非動作行開始に当該初期化用スイッチがオフ状態に保持される。好適には、上記各比較器は、一方のトランジスタのゲートに上記参照電圧を受け、他方のトランジスタのゲートに上記読み出し信号を受けて、当該参照電圧と当該読み出し信号電位との比較動作を行う差動トランジスタを含む第1アンプと、上記第1アンプの出力をゲインアップして出力する第2アンプと、を有し、上記第1アンプは、上記差動トランジスタの一方のトランジスタの制御端子と上記参照電圧の入力ライン間に接続された第1のキャパシタと、上記差動トランジスタの他方のトランジスタの制御端子と上記読み出し信号の入力ライン間に接続された第2のキャパシタと、を含み、上記初期化用スイッチは、上記一方のトランジスタのゲートと上記第1のキャパシタとの接続ノードと、上記一方のトランジスタのドレイン間、並びに、上記他方のトランジスタのゲートと上記第2のキャパシタとの接続ノードと、上記他方のトランジスタのドレイン間にそれぞれ配置されている。好適には、上記一方のトランジスタ側の一方の上記初期化用スイッチと上記一方のトランジスタのゲートと上記第1のキャパシタとの接続ノードとの間、および上記他方のトランジスタ側の他方の上記初期化用スイッチと上記他方のトランジスタのゲートと上記第1のキャパシタとの接続ノードとの間のうち、少なくとも、一方の上記初期化用スイッチと上記一方のトランジスタのゲートと上記第1のキャパシタとの接続ノードとの間にさらに追加の初期化用スイッチが配置され、対象比較器の非動作行開始時に、上記追加の初期化用スイッチがオフ状態に保持される。好適には、上記一方のトランジスタ側の一方の上記初期化用スイッチと上記一方のトランジスタのゲートと上記第1のキャパシタとの接続ノードとの間、および上記他方のトランジスタ側の他方の上記初期化用スイッチと上記他方のトランジスタのゲートと上記第1のキャパシタとの接続ノードとの間のうち、少なくとも、一方の上記初期化用スイッチと上記一方のトランジスタのゲートと上記第1のキャパシタとの接続ノードとの間にさらに追加の初期化用スイッチが配置され、上記追加の初期化用スイッチが動作状態にかかわらずオン状態に保持される。好適には、上記一方のトランジスタ側の一方の上記初期化用スイッチと上記一方のトランジスタのゲートと上記第1のキャパシタとの接続ノード、および上記他方のトランジスタ側の他方の上記初期化用スイッチと上記他方のトランジスタのゲートと上記第1のキャパシタとの接続ノードとのうち、少なくとも、一方の上記初期化用スイッチと上記一方のトランジスタのゲートと上記第1のキャパシタとの接続ノードが、対象比較器の非動作行開始時に、固定電位に設定される。本発明の第2の観点のカメラシステムは、間欠動作が可能な固体撮像素子と、上記撮像素子に被写体像を結像する光学系と、を有し、上記固体撮像素子は、光電変換を行う複数の画素が行列状に配列された画素部と、上記画素部から複数の画素単位で画素信号の読み出しをカラム毎に行う画素信号読み出し回路と、を有し、上記画素信号読み出し回路は、画素の列配列に対応して配置され、読み出し信号電位と参照電圧とを比較判定し、その判定信号を出力する複数の比較器と、上記比較器の出力により動作が制御され、対応する上記比較器の比較時間をカウントする複数のカウンタと、を含み、上記各比較器は、行動作開始時に各カラム毎に動作点を決めるための初期化用スイッチを有し、当該初期化用スイッチに印加する初期化信号が、水平方向における間欠動作の基本単位分だけ並列して独立に制御され、非動作行開始に当該初期化用スイッチがオフ状態に保持される。本発明によれば、比較器における行動作開始時に各カラム毎に動作点を決めるための初期化用スイッチが、初期化信号により、水平方向における間欠動作の基本単位分だけ並列して独立に制御される。そして、画素信号読み出し回路において、読み出し信号電位と参照電圧とが比較判定され、その判定信号が出力される。そして、カウンタは、比較器の出力により動作が制御され、対応する比較器の比較時間がカウントされる。本発明によれば、間欠カラム動作時におけるP相ばらつき量や縦筋量を小さくすることが可能で、ひいては画質の向上を図ることができる。以下、本発明の実施の形態を図面に関連付けて説明する。図3は、本発明の実施形態に係る列並列ADC搭載固体撮像素子CMOSイメージセンサの構成例を示すブロック図である。図4は、図3の列並列ADC搭載固体撮像素子CMOSイメージセンサにおけるADC群をより具体的に示すブロック図である。この固体撮像素子100は、図3および図4に示すように、撮像部としての画素部110、垂直走査回路120、水平転送走査回路130、タイミング制御回路140、画素信号読み出し回路としてのADC群150、DACデジタル-アナログ変換装置161を含むDACおよびバイアス回路160、アンプ回路S/A170、信号処理回路180、およびラインメモリ190を有する。これらの構成要素のうち、画素部110、垂直走査回路120、水平転送走査回路130、ADC群150、DACおよびバイアス回路160、並びにアンプ回路S/A170はアナログ回路により構成される。また、タイミング制御回路140、信号処理回路180、およびラインメモリ190はデジタル回路により構成される。画素部110は、フォトダイオードと画素内アンプとを含む、たとえば図1に示すような画素がマトリックス状行列状に配置されて構成される。また、固体撮像素子100においては、画素部110の信号を順次読み出すための制御回路として、内部クロックを生成するタイミング制御回路140、行アドレスや行走査を制御する垂直走査回路120、そして列アドレスや列走査を制御する水平転送走査回路130が配置される。そして、タイミング制御回路140は、画素部110、垂直走査回路120、水平転送走査回路130、ADC群カラムADC回路150、DACおよびバイアス回路160、信号処理回路180、ラインメモリ190の信号処理に必要なタイミング信号を生成する。画素部110においては、ラインシャッタを使用した光子蓄積、排出により、映像や画面イメージを画素行毎に光電変換し、アナログ信号VSLをADC群に出力する。ADC群150では、ADCブロック各カラム部でそれぞれ、画素部110のアナログ出力をDAC161からのランプ信号RAMPを使用したAPGA対応積分型ADC、およびデジタルCDSを行い、数ビットのデジタル信号を出力する。ADC群150は、DAC161により生成される参照電圧を階段状に変化させたランプ波形RAMPである参照電圧Vslopと、行線毎に画素から垂直信号線を経由し得られるアナログ信号電位VSLとを比較する比較器コンパレータ151と、比較時間をカウントするカウンタ152と、カウント結果を保持するラッチ153とからなるADCが複数列配列されている。ADC群150は、nビットデジタル信号変換機能を有し、各垂直信号線列線毎に配置され、列並列ADCブロックが構成される。各ラッチ153の出力は、たとえば2nビット幅の水平転送線LTRFに接続されている。そして、水平転送線LTRFに対応した2n個のアンプ回路170、および信号処理回路180が配置される。比較器151の具体的な構成および機能ついては後で詳述する。ADC群150においては、垂直信号線に読み出されたアナログ信号電位VSLは列毎カラム毎に配置された比較器151で参照電圧Vslopある傾きを持った線形に変化するスロープ波形であるランプ信号RAMPと比較される。このとき、比較器151と同様に列毎に配置されたカウンタ152が動作しており、ランプ波形のあるランプ信号RAMP電位Vslopとカウンタ値が一対一の対応を取りながら変化することで垂直信号線の電位アナログ信号VSLをデジタル信号に変換する。参照電圧Vslopランプ信号RAMPの変化は電圧の変化を時間の変化に変換するものであり、その時間をある周期で数えることでデジタル値に変換するものである。そしてアナログ信号VSLとランプ信号RAMP参照電圧Vslopが交わったとき、比較器151の出力が反転し、カウンタ152の入力クロックを停止し、または、入力を停止していたクロックをカウンタ152に入力し、AD変換を完了させる。以上のAD変換期間終了後、水平転送走査回路130により、ラッチ153に保持されたデータが、水平転送線LTRFに転送され、アンプ170を経て信号処理回路180に入力され、所定の信号処理により2次元画像が生成される。水平転送走査回路130では、転送速度の確保のために数チャンネル同時並列転送を行う。タイミング制御回路140においては、画素部110、ADC群150等の各ブロックでの信号処理に必要なタイミングを作成している。後段の信号処理回路180では、ラインメモリ190内に格納された信号より縦線欠陥や点欠陥の補正、信号のクランプを行ったり、パラレルシリアル変換、圧縮、符号化、加算、平均、間欠動作などデジタル信号処理を行う。ラインメモリ190には、画素行毎に送信されるデジタル信号が格納される。本実施形態の固体撮像素子100においては、信号処理回路180のデジタル出力がISPやベースバンドbasebandLSIの入力として送信される。そして、本実施形態に係るADC群画素信号読み出し回路150においては、非動作比較器の初期化不良のため、非動作の比較器部でのAZ終了時のフィードスルー量、チャージインジェクション量が大きくなることを抑制し、RAMP波へのACカップリングが大きくなることを抑制し、カラム比較器の間欠動作において、P相ばらつき量や固定縦筋量を小さくでき、画質の向上を図れるように、比較器151が以下に示す第1~第4の構成例のように構成される。カラム毎に配置される各比較器151は、第1の構成例として、縦続接続された第1アンプと第2アンプを有し、行動作開始時に各カラム毎に動作点を決めるための初期化オートゼロ:AZ用スイッチに印加する初期化信号を、水平方向間欠動作基本単位分だけ並列独立制御することで、非動作比較器のAZスイッチのみ非動作行開始時にオフに固定にする。第1アンプは初段で低速信号比較動作を行い動作帯域を狭くし、次段の第2アンプはゲインアップするように構成される。また、第2の構成例の各比較器では、追加のAZスイッチを設けてAZスイッチを2個直列にし、対象比較器の非動作行開始時に、少なくともRAMP波との容量結合側のスイッチトランジスタをオフにする。また、第3の構成例の各比較器では、追加のAZスイッチを設けてAZスイッチを2個直列にし、少なくともRAMP波との容量結合側のスイッチトランジスタを常時オンにする。また、第4の構成例の各比較器では、少なくともAZスイッチのRAMP波との容量結合端を、対象比較器の非動作行開始時にプルアップする。以下、本実施形態の特徴的な構成を有するADC群画素信号読み出し回路150の比較器151の構成、機能、およびその制御について詳細に説明する。以下の比較器は符号200を付して説明する。図5は、本実施形態に係る比較器の第1の構成例を示す回路図である。比較器200は、図5に示すように、初段で低速信号比較動作を行い動作帯域を狭くする機能を有する第1アンプ210、および第1アンプ210の出力をゲインアップする機能を有する第2アンプ220が縦続接続されている。そして、比較器200は、行動作開始時に各カラム毎に動作点を決めるためのAZスイッチに印加する第1アンプ210のための第1のAZ初期化信号PSELを、水平方向比較器の配列方向、列方向の間欠動作基本単位分だけ並列に独立して制御することで、非動作比較器のAZスイッチのみ非動作行開始時にオフに固定にするように構成されている。第1アンプ210は、pチャネルMOSPMOSトランジスタPT211~PT215、nチャネルMOSNMOSトランジスタMT211~NT214、およびAZレベルのサンプリング容量である第1のキャパシタC211,キャパシタC212を有する。PMOSトランジスタPT211のソースおよびPMOSトランジスタPT212のソースが電源電位VDDに接続されている。PMOSトランジスタPT211のドレインがNMOSトランジスタNT211のドレインに接続され、その接続点によりノードND211が形成されている。また、PMOSトランジスタPT211のドレインとゲートが接続され、その接続点がPMOSトランジスタ212のゲートに接続されている。PMOSトランジスタPT212のドレインがNMOSトランジスタNT212のドレインに接続され、その接続点により第1アンプ210の出力ノードND212が形成されている。NMOSトランジスタNT211とNMOSトランジスタNT212のソース同士が接続され、その接続点がNMOSトランジスタNT214のドレインに接続され、NMOSトランジスタNT214のソースがNMOSトランジスタNT213のドレインに接続されている。NMOSトランジスタNT213のソースは接地電位GNDに接続されている。NMOSトランジスタNT211のゲートがキャパシタC211の第1電極に接続され、その接続点によりノードND213が形成されている。そして、キャパシタC211の第2電極がランプ信号RAMPの入力端子TRAMPに接続されている。NMOSトランジスタNT212のゲートがキャパシタC212の第1電極に接続され、その接続点によりノードND214が形成されている。そして、キャパシタC212の第2電極がアナログ信号VSLの入力端子TVSLに接続されている。また、NMOSトランジスタNT213のゲートがバイアス信号BIASの入力端子TBIASに接続されている。また、NMOSトランジスタNT214のゲートが制御信号MABKの入力端子TMABKに接続されている。PMOSトランジスタPT213のドレインがノードND211に接続され、ソースがノードND213に接続されている。PMOSトランジスタPT214のドレインがノードND212に接続され、ソースがノードND214に接続されている。そして、PMOSトランジスタPT213およびPT214のゲートがローレベルでアクティブの第1のAZ信号PSELの入力端子TPSELに共通に接続されている。また、PMOSトランジスタPT215のソースが電源電位VDDに接続され、ドレインが出力ノードND212に接続され、ゲートが制御信号MABKの入力端子TMABKに接続されている。このような構成を有する第1アンプ210において、PMOSトランジスタPT211,PT212によりカレントミラー回路が構成され、NMOSトランジスタNT211,NT212によりNMOSトランジスタNT213を電流源とする差動の比較部が構成されている。また、PMOSトランジスタPT213,PT214がAZスイッチとして機能し、キャパシタC211,C212がAZレベルのサンプリング容量として機能する。そして、第1アンプ210の出力信号1stcompは出力ノードND212から第2アンプ220に出力される。また、NMOSトランジスタNT214は、制御信号MABKがローレベルの場合にはオフして第1アンプ210を非動作状態とし、ハイレベルの場合にはオンして第1アンプ210を動作状態とする機能を有する。PMOSトランジスタPT215は、制御信号MABKがローレベルの場合にはオンして第1アンプ210を非動作状態時の出力ノードND212に接続される出力ラインを電源電位VDDに固定し、次段の第2アンプ220のゲート入力トランジスタを確実にカットオフさせる機能を有する。PMOSトランジスタPT215は、制御信号MABKがハイレベルの場合にはオフして第1アンプ210の出力1stcompを第2アンプ220に伝達させる機能を有する。第2アンプ220は、PMOSトランジスタPT221、NMOSトランジスタNT221,NT222、およびAZレベルのサンプリング容量C221を有する。PMOSトランジスタPT211のソースが電源電位VDDに接続され、ゲートが第1アンプ210の出力ノードND212に接続されている。PMOSトランジスタPT211のドレインがNMOSトランジスタNT211のドレインに接続され、その接続点により出力ノードND221が形成されている。NMOSトランジスタNT221のソースが接地電位GNDに接続され、ゲートがキャパシタC221の第1電極に接続され、その接続点によりノードND222が形成されている。キャパシタC221の第2電極は接地電位GNDに接続されている。NMOSトランジスタNT222のドレインがノードND221に接続され、ソースがノードND222に接続されている。そして、NMOSトランジスタPT222のゲートがハイレベルでアクティブの第2のAZ信号NSELの入力端子TNSELに共通に接続されている。この第2のAZ信号NSELは、第1アンプ210に供給される第1のAZ信号PSELと相補的なレベルをとる。このような構成を有する第2アンプ220において、PMOSトランジスタPT221により入力および電流源回路が構成されている。また、NMOSトランジスタNT222がAZスイッチとして機能し、キャパシタC221がAZレベルのサンプリング容量として機能する。そして、第2アンプ220の出力ノードND221は、比較器200の出力端子TOUTに接続されている。次に、本実施形態に係る比較器200の動作について図6~図9に関連付けて説明する。図6は、本実施形態に係る比較器の全画素動作時のタイミングチャートである。図7は、本実施形態に係る比較器の1/4Hカラム間欠動作時の第1例のタイミングチャートである。図8は、本実施形態に係る比較器の1/4Hカラム間欠動作時の第2例のタイミングチャートである。図9は、第1の構成例の比較器を4カラム分まとめて制御対象の1グループとした例を示す図である。この図9の4カラムからなる1グループが水平方向における間欠動作の基本単位の一例である。比較器200において、AZ期間において、行動作開始時に各カラム毎に動作点を決めるために、第1のAZ信号PSELがローレベル、第2のAZ信号NSELはハイレベルで供給される。これにより、第1アンプ210のAZスイッチとしてのPMOSトランジスタPT213、PT214がオンする。同様に、第2アンプ220のAZスイッチとしてのNMOSトランジスタNT222がオンする。このようにADC群150においては、比較器200151を使用し、はじめにDACオフセットレベル、画素リセットレベルと各カラム毎のAZレベルをサンプリングして、AZレベルサンプリング容量であるキャパシタC211,C212,C221に電荷を蓄える。すなわち、図6の通常動作時のタイミングチャートに示すように、行動作開始直後に第1のAZ信号PSELがローレベルL、第2のAZ信号NSELがハイレベルHに設定されているが、このパルス期間でAZを行う。次にP相動作である。画素のリセット信号RSTをうけてアナログ信号VSLが変化し、DAC161からのランプ信号RAMPとの比較を行うことでカラム毎にAD変換する。AD変換は比較器200151のAZ以降ハイインピーダンスHiZになっている、第1アンプ210のノードND213,ND214へのランプ信号RAMP、アナログ信号VSLのカップリングした各信号が交差する時点で比較器200151の出力が変化することで後段のカウンタ動作を制御して行われる。図6のP相期間が上記動作タイミングである。図6のタイミングチャートで出力信号compoutがP相期間開始直後、一旦ローレベルに変化して、RAMP波とアナログ信号VSLが交差した時点でハイレベルに変化していることがわかる。次にD相動作である。P相と同じ経路でAD変換するが、P相と比べて、D相では画素で光電変換した信号量が大きいため、一般的にAD変換のダイナミックレンジが広くなる。そのため、図6のP相RAMP波と同じ階調でAD変換する場合、D相期間はP相期間と比較して長くなる。AD変換動作はP相と同じく、比較器200151のAZ以降ハイインピーダンスHiZになっている、第1アンプ210のノードND213,ND214へのランプ信号RAMP、アナログ信号VSLのカップリングした各信号が交差する時点で比較器200151の出力が変化することで後段のカウンタ動作を制御して行われる。図6のD相期間が上記動作タイミングである。図6のタイミングチャートで出力信号compoutがP相期間終了直後に再度ローレベルに変化するが、D相期間でRAMP波とアナログ信号VSLが交差した時点でハイレベルに変化していることがわかる。このように各行動作で各カラム毎のAZ、P相、D相動作が同じ経路で2重に行われることにより、各カラム毎の固有のばらつきやkTCノイズなどがアナログCDSで除去される。そして、本実施形態においては、基本的に、比較器200151のAZ入力である第1のAZ信号PSELを、水平方向における間欠動作の基本単位分だけ比較器200151の並列独立制御することで、非動作比較器のAZスイッチのみ非動作行開始時にオフに固定にする。1例として図9に図5の比較器を4カラム分まとめたブロック図を、また図7に1/4Hカラム間欠動作のタイミングチャートを示している。アナログ信号VSL、第1のAZ信号PSEL、制御信号MABKは各カラム毎にあり、ランプ信号RAMP、バイアス信号BIASは各カラムに並列に入力される。制御信号MABKは、図5で比較器200151を非動作時にスタンバイにする信号でNMOSトランジスタNT214のゲートに供給され、バイアス信号BIASは第1アンプ210の定電流源としてのNMOSトランジスタNT213のゲートに供給されるDCアナログ信号である。水平方向間欠動作をアナログ的に制御するためには、行動作開始時に非動作カラムの比較器200151はスタンバイにする必要があり、たとえば0~2カラムだけ非動作にするためには、制御信号MABKをローレベルLに固定、制御信号MABKだけハイレベルH固定にする。第1の構成例では、上記例の場合、行動作開始時に制御信号MABKだけではなく、第1のAZ信号PSELもハイレベルHに固定にし、非動作比較器のAZスイッチ動作も行わないように制御する。このとき動作カラムの比較器のAZスイッチをオンさせるため、第1のAZ信号PSELは通常通りローレベルに設定する。図7に示すように、3カラム目の比較器はAZ、P相、D相動作を行うが、0~2カラム目は比較器の各ノードがスタンバイ状態になり、電流が流れなくなり、比較器出力がローレベルLに固定となる。これと同時にAZスイッチであるPMOSトランジスタPT213,PT214のオンオフで発生するフィードスルーやチャージインジェクションが容量カップリングを介してRAMP波に伝わることがない。このため、カラム比較器の間欠動作において、動作カラムのP相ばらつき量や固定縦筋量を低減させることが可能である。図10は、本実施形態に係る比較器の第2の構成例を示す回路図である。図11は、第2の構成例の比較器を4カラム分まとめて制御対象の1グループとした例を示す図である。この図11の4カラムからなる1グループが水平方向間欠動作基本単位の一例である。第2の構成例の比較器200Aが第1の構成例の比較器200と異なる点は、第1アンプ210AのAZスイッチのノードND213,ND214側に追加のAZスイッチを設けてそれぞれ2個直列にし、対象比較器の非動作行開始時に、少なくともRAMP波との容量結合側のスイッチトランジスタをオフにする点にある。具体的には、第1アンプ210Aにおいて、ノードND213とPMOSトランジスタPT213のソース間にAZスイッチとしてのPMOSトランジスタPT216のソース、ドレインが接続されている。同様に、ノードND214とPMOSトランジスタPT214のソース間にAZスイッチとしてのPMOSトランジスタPT217のソース、ドレインが接続されている。そして、PMOSトランジスタPT213およびPT214のゲートが制御信号MABKの反転信号XMABKの入力端子TXMABKに共通に接続されている。1例として図11に図10の比較器を4カラム分まとめたブロック図を、また図8に第2の構成例における1/4Hカラム間欠動作のタイミングチャートを示している。図10と第1の構成例で使用した図9との違いは、第1のAZ信号PSELが全カラムに並列に入力されている点と、制御信号MABKの各反転信号XMABKを制御信号として使用し、追加した容量側のAZスイッチのPMOSトランジスタPT216、PT217のゲートに入力とする点である。水平方向間欠動作をアナログ的に制御するためには、行動作開始時に非動作カラムの比較器はスタンバイにする必要があり、たとえば0~2カラムだけ非動作にするためには、制御信号MABKをローレベルLに固定、制御信号MABKだけハイレベルHに固定にする。このとき、図8および図11に示すように、第1のAZ信号PSELは全カラムの第1アンプ210AのAZスイッチとしてのPMOSトランジスタPT213,PT214のゲートに入力されている。このため、AZスイッチ動作は全カラム分行われるが、0~2カラム目は比較器の各ノードがスタンバイ状態になり、電流が流れなくなり、比較器出力がローレベルLに固定となるが、3カラム目の比較器はAZ、P相、D相動作を行う。また、非動作比較器のAZスイッチであるPMOSトランジスタPT213,PT214のオンオフで発生するフィードスルーやチャージインジェクションは、容量側に追加したもう一つのAZスイッチとしてのPMOSトランジスタPT216,PT217が行開始時に制御信号MABKの反転信号XMABKでオフになっているため、容量カップリングを介してRAMP波に伝わることがなく、カラム比較器の間欠動作において、動作カラムのP相ばらつき量や固定縦筋量を低減させることが可能である。なお、全カラム動作は図6で示すタイミングチャートのうち、第1のAZ信号PSELがカラム毎にわかれていないタイミングチャートで示される。図12は、本実施形態に係る比較器の第3の構成例を示す回路図である。図13は、第3および第4の構成例の比較器を4カラム分まとめて制御対象の1グループとした例を示す図である。この図13の4カラムからなる1グループが水平方向間欠動作基本単位の一例である。第3の構成例の比較器300Bが第2の構成例の比較器220Aと異なる点は、第1アンプ210AのAZをそれぞれ2個直列にし、対象比較器の非動作行開始時に、RAMP波との容量結合側のAZスイッチであるPMOSトランジスタPT216,PT217のゲートを固定電位VSSに接続して常時オンにする点にある。1例として図13に図12の比較器を4カラム分まとめたブロック図を、また図8に1/4Hカラム間欠動作のタイミングチャートを示している。図13が第2の構成例で使用した図11との違いは、制御信号MABKの各反転信号XMABKを使用せず、追加した容量側のAZスイッチの入力を基準電位VSSに固定にし、全カラム動作時もカラム間欠動作時も常時オンとする点である。水平方向間欠動作をアナログ的に制御するためには、行動作開始時に非動作カラムの比較器はスタンバイにする必要があり、たとえば0~2カラムだけ非動作にするためには、制御信号MABKをローレベルLに固定、制御信号MABKだけハイレベルHに固定にする。このとき、図8および図13に示すように、第1のAZ信号PSELは全カラムの第1アンプ200BのAZスイッチとしてのPMOSトランジスタPT213,PT214のゲートに入力されている。このため、AZスイッチ動作は全カラム分行われるが、0~2カラム目は比較器の各ノードがスタンバイ状態になり、電流が流れなくなり、比較器出力がローレベルLに固定となるが、3カラム目の比較器はAZ、P相、D相動作を行う。また、非動作比較器のAZスイッチであるPMOSトランジスタPT213,PT214のオンオフで発生するフィードスルーやチャージインジェクションは、容量側に追加したもう一つのAZスイッチとしてのPMOSトランジスタPT216,PT217のオン抵抗とソースドレイン基板容量、ゲートソースドレイン容量、その他配線寄生容量で高周波成分をフィルターアウトする。このため、AZスイッチングノイズが容量カップリングを介してRAMP波に伝わる成分は、低周波、低振幅となり、カラムコンパレータの間欠動作において、動作カラムのP相ばらつき量や固定縦筋量を低減させることが可能である。なお、全カラム動作は図6で示すタイミングチャートのうち、第1のAZ信号PSELがカラム毎にわかれていないタイミングチャートで示される。図14は、本実施形態に係る比較器の第4の構成例を示す回路図である。第4の構成例の比較器200Cが第2の構成例の比較器200Aと異なる点は、第1アンプ201CのAZスイッチのRAMP波との容量結合端、すなわちノードND213,ND214を対象比較器の非動作行開始時にプルアップする点にある。具体的には、ドレインがノードND213に接続され、ソースが電源電位VDDに接続されたスイッチとしてのPMOSトランジスタPT218と、ドレインがノードND214に接続され、ソースが電源電位VDDに接続されたスイッチとしてのPMOSトランジスタPT219とが設けられ、PMOSトランジスタPT218、PT219のゲートが制御信号MABKの入力端子TMABKに接続されている。1例として図13に図14の比較器を4カラム分まとめたブロック図を、また図8に1/4Hカラム間欠動作のタイミングチャートを示している。図14の比較器200Cが第2および第3の構成例の比較器200A,200Bとの違いは、AZスイッチとしてのPMOSトランジスタPT213,PT214に並列にノードND213、ND214をプルアップするPMOSトランジスタPT218、PT219rを接続し、その入力として制御信号MABKを使用する点である。水平方向間欠動作をアナログ的に制御するためには、行動作開始時に非動作カラムの比較器はスタンバイにする必要があり、たとえば0~2カラムだけ非動作にするためには、制御信号MABKをローレベルLに固定、制御信号MABKだけハイレベルHに固定にする。このとき、図8および図14に示すように、第1のAZ信号PSELは全カラムの第1アンプ200BのAZスイッチとしてのPMOSトランジスタPT213,PT214のゲートに入力されている。このため、AZスイッチ動作は全カラム分行われるが、0~2カラム目は比較器の各ノードがスタンバイ状態になり、電流が流れなくなり、比較器出力がローレベルLに固定となるが、3カラム目の比較器はAZ、P相、D相動作を行う。また、非動作比較器の第1アンプ210CのノードND213、ND214は、制御信号MABKを行動作開始時にローレベルLに固定することで、アナログ電源にプルアップされるため、AZ期間中、AZスイッチとしてのPMOSトランジスタPT213,PT214のオンオフで発生するフィードスルーやチャージインジェクションは、プルアップ用のPMOSトランジスタPT218,PT219を介して、アナログ電源に逃がせる。このまた、容量カップリングを介してRAMP波に伝わることがなく、カラム比較器の間欠動作において、動作カラムのP相ばらつき量や固定縦筋量を低減させることが可能である。なお、全カラム動作は図6で示すタイミングチャートのうち、第1のAZ信号PSELがカラム毎にわかれていないタイミングチャートで示される。以上説明したように、本実施形態によれば、光電変換を行う複数の画素が行列状に配列された画素部110と、画素部110から行単位でデータの読み出しを行う画素信号読み出し回路ADC群150と、を有し、ADC群画素信号読み出し回路150は、画素の列配列に対応して配置され、読み出し信号電位と参照電圧とを比較判定し、その判定信号を出力する複数の比較器151と、比較器の出力により動作が制御され、対応する上記比較器の比較時間をカウントする複数のカウンタ152と、を有し、比較器151は、縦続接続された第1アンプと第2アンプを有し、行動作開始時に各カラム毎に動作点を決めるための初期化AZ用スイッチに印加する初期化信号を、水平方向における間欠動作の基本単位分だけ並列独立制御することで、非動作比較器のAZスイッチのみ非動作行開始時にオフに固定にする、あるいは、追加のAZスイッチを設けてAZスイッチを2個直列にし、対象比較器の非動作行開始時に、少なくともRAMP波との容量結合側のスイッチトランジスタをオフにする、あるいは、追加のAZスイッチを設けてAZスイッチを2個直列にし、少なくともRAMP波との容量結合側のスイッチトランジスタを常時オンにする、あるいは、少なくともAZスイッチのRAMP波との容量結合端を、対象コンパレータの非動作行開始時にプルアップするように構成されることから、以下の効果を得ることができる。すなわち、非動作比較器のハイインピーダンスHiZノードへのフィードスルー、チャージインジェクションの減少、高周波ノイズ成分のフィルタリング、またはプルアップ化により、間欠カラム動作時の縦筋量やP相ばらつきを小さくすることができ、ひいては画質の向上を図ることができる。このような効果を有する固体撮像素子は、デジタルカメラやビデオカメラの撮像デバイスとして適用することができる。図15は、本発明の実施形態に係る固体撮像素子が適用されるカメラシステムの構成の一例を示す図である。本カメラシステム300は、図15に示すように、本実施形態に係る固体撮像素子100が適用可能な撮像デバイス310と、この撮像デバイス310の画素領域に入射光を導く被写体像を結像する光学系、たとえば入射光像光を撮像面上に結像させるレンズ320と、撮像デバイス310を駆動する駆動回路330と、撮像デバイス310の出力信号を処理する信号処理回路340と、を有する。駆動回路330は、撮像デバイス310内の回路を駆動するスタートパルスやクロックパルスを含む各種のタイミング信号を生成するタイミングジェネレータを有し、所定のタイミング信号で撮像デバイス310を駆動する。また、信号処理回路340は、撮像デバイス310の出力信号に対して所定の信号処理を施す。信号処理回路340で処理された画像信号は、たとえばメモリなどの記録媒体に記録される。記録媒体に記録された画像情報は、プリンタなどによってハードコピーされる。また、信号処理回路340で処理された画像信号を液晶ディスプレイ等からなるモニターに動画として映し出される。上述したように、デジタルスチルカメラ等の撮像装置において、撮像デバイス310として、先述した固体撮像素子100を搭載することで、高精度なカメラが実現できる。"