データを分割して得られる複数の部分データをそれぞれ記憶する複数のメモリを含む第1メモリ群と、パリティデータを記憶する第1のメモリ及び第2のメモリと、前記第1のメモリまたは前記第2のメモリからパリティデータを読出す読出部と、前記読出されたパリティデータと、部分データとからパリティデータを生成する生成部と、前記第1メモリ群に含まれるいずれかのメモリに前記部分データを書込むとともに、前記第1のメモリからパリティデータを読出した場合には、前記第2のメモリに、前記第2のメモリからパリティデータを読出した場合には、前記第1のメモリに、生成されたパリティデータを書込む書込部とを有することを特徴とするストレージ装置。前記第1メモリ群に含まれる複数のメモリは、一時保存領域と保存領域とを有し、前記第1のメモリ及び前記第2のメモリは、一時保存領域と保存領域とを有し、前記読出部は、前記第1のメモリの一時保存領域または前記第2のメモリの一時保存領域からパリティデータを読出し、前記書込部は、前記第1メモリ群に含まれる複数のメモリの一時保存領域に前記部分データを書込むとともに、前記第1のメモリからパリティデータを読出した場合には、前記第2のメモリの一時保存領域に、前記第2のメモリからパリティデータを読出した場合には、前記第1のメモリの一時保存領域に、生成されたパリティデータを書込むことを特徴とする請求項1に記載のストレージ装置。前記書込部は、部分データを前記第1メモリ群に含まれる複数のメモリの一時保存領域から保存領域に書込み、書込む部分データが最後の部分データである場合、該最後の部分データを前記第1メモリ群に含まれる複数のメモリの一時保存領域から保存領域に書込むと同時に、パリティデータを前記第1のメモリの一時保存領域から保存領域または前記第2のメモリの一時保存領域から保存領域に書込むことを特徴とする請求項2に記載のストレージ装置。前記書込部は、奇数個の部分データに分割された第1のデータと偶数個の部分データに分割された第2のデータとを前記第1メモリ群に含まれる複数のメモリに書込む場合、前記第1のデータに対するパリティデータを前記第1のメモリの保存領域または前記第2のメモリの保存領域に書込み、前記第1のメモリに前記第1のデータに対するパリティデータを書込んだ場合には前記第2のメモリに、前記第2のメモリに前記第1のデータに対するパリティデータを書込んだ場合には前記第1のメモリに、前記第2のデータに対するパリティデータを書込むことを特徴とする請求項3に記載のストレージ装置。ストレージ装置が、データを分割して得られる複数の部分データを第1メモリ群に含まれる複数のメモリのいずれかに書込むとともに、パリティデータを第1のメモリまたは第2のメモリに書込み、前記第1のメモリまたは前記第2のメモリからパリティデータを読出し、前記読出したパリティデータと、部分データとからパリティデータを生成し、前記第1メモリ群に含まれる複数のメモリに前記部分データを書込むとともに、前記第1のメモリからパリティデータを読出した場合には前記第2のメモリに、前記第2のメモリからパリティデータを読出した場合には前記第1のメモリに、生成されたパリティデータを書込む各処理を含んだことを特徴とするストレージ装置の制御方法。しかしながら、上述した従来の技術では、パリティデータを書き込むことによりライト性能が低下するという課題がある。図9に示す例では、NANDフラッシュ制御装置800は、3番目のストライプをNANDフラッシュ930のアレイ932に書込んだ後に、パリティデータをNANDフラッシュ940に書込むことになる。このため、パリティデータの書込みに要する時間分、ユーザデータの書込み終了時間が遅延する。1つの側面では、パリティデータを書き込んでもライト性能が低下することを抑制することができるストレージ装置及びストレージ装置の制御方法を提供することを目的とする。第1の案では、ストレージ装置は、パリティデータを記憶する第1のメモリ及び第2のメモリからパリティデータを読出す。そして、ストレージ装置は、読出したパリティデータと、部分データとからパリティデータを生成する。また、ストレージ装置は、第1メモリ群に含まれ、データを分割して得られる複数の部分データをそれぞれ記憶する複数のメモリに部分データを書込むとともに、以下の処理を実行する。すなわち、ストレージ装置は、第1のメモリからパリティデータを読出した場合には、第2のメモリに、第2のメモリからパリティデータを読出した場合には、第1のメモリに、生成されたパリティデータを書込む。パリティデータを書き込んでもライト性能が低下することを抑制することができる。以下に、本願の開示するストレージ装置及びストレージ装置の制御方法の実施例を図面に基づいて詳細に説明する。なお、この実施例によりこの発明が限定されるものではない。そして、各実施例は、処理内容を矛盾させない範囲で適宜組み合わせることが可能である。[実施例1に係るストレージ装置の構成]図1は、実施例1に係るストレージ装置の構成を示すブロック図である。図1に示すように、ストレージ装置1は、電源供給ユニット2、HDDHardDiskDrive3a~3c、CMControllerModule10を有する。電源供給ユニット2は、通常時、CM10に電力を供給する。HDD3a~3cは、RAIDRedundantArraysofIndependentInexpensiveDisksを構成し、ユーザデータやプログラムを記憶する。なお、ここでいう、通常時とは、ストレージ装置1に電源が投入された後、停電が発生せずに運転している状態を指す。CM10は、ストレージ装置1と接続する図示しないサーバなどの情報処理装置によるHDD3a~3cへのデータの入出力を制御する。例えば、CM10は、キャッシュメモリ11と、RoCRAIDonChip12と、ExpExpander13と、停電時給電ユニット14と、NANDフラッシュ20と、FPGAFieldProgrammableGateArray100とを有する。キャッシュメモリ11は、例えば、DIMMDualInlineMemoryModuleやDDRSDRAMDoubleDateRateSynchronousDRAMなどの揮発性メモリであり、HDD3a~3cに書き込むユーザデータを一時的に記憶する。RoCRAID-on―Chip12は、CPUCentralProcessingUnitとメモリコントローラとを有し、CM10を全体制御する。例えば、RoC12は、キャッシュメモリ11のバックアップ処理や、図示しないサーバなどの情報処理装置とのインターフェース制御や、キャッシュメモリ11の管理を実行する。Exp13は、RoC12とHDD3a~3cとの間で送受信されるユーザデータを中継する。停電時給電ユニット14は、停電発生時にRoC12、キャッシュメモリ11、FPGA100、NANDフラッシュ20へ電力を供給する。NANDフラッシュ20は、不揮発性の半導体記憶装置であり、ストレージ装置1に停電が発生した場合、キャッシュメモリ11が記憶するデータを退避させるためのバックアップ用の記憶装置として機能する。なお、NANDフラッシュ20には、ユーザデータを分割して得られる複数のストライプをそれぞれ記憶する複数のストライプ用NANDフラッシュと、パリティデータを記憶する2つのパリティ用NANDフラッシュとが含まれる。FPGA100は、CPUを介さずにキャッシュメモリ11とNANDフラッシュ20とのデータ転送を制御するライト用DMADirectMemoryAccessやリード用DMAを有する。なお、図1に示す例では、FPGA100が有するDMAのうち、ライト用DMA200のみを図示している。また、ライト用DMA200の詳細な構成については後述する。このようなストレージ装置1において、FPGA100は、停電時において、キャッシュメモリ11からNANDフラッシュ20へデータを退避させる。例えば、FPGA100では、ライト用DMA200は、キャッシュメモリ11からユーザデータを読出し、ユーザデータを所定の単位に分割したストライプを生成する。そして、ライト用DMA200は、ストライプを複数のストライプ用NANDフラッシュのいずれかと、2つのパリティ用NANDフラッシュのいずれか一方とに書込む。また、ライト用DMA200は、パリティ用NANDフラッシュの一方からパリティデータを読出す。そして、ライト用DMA200は、読出したパリティデータと、ストライプとからパリティデータを生成する。続いて、ライト用DMA200は、ストライプをストライプ用NANDフラッシュに書込むとともに、生成されたパリティデータをパリティ用NANDフラッシュの他方に書込む。すなわち、ライト用DMA200は、パリティデータを読出したNANDフラッシュとは異なるパリティ用NANDフラッシュに、パリティデータを書込む。この結果、ライト用DMA200は、パリティデータを書き込んでもライト性能を低下させない。[実施例1に係るライト用DMAの構成]図2は、実施例1に係るライト用DMAの構成を示すブロック図である。図2に示すように、ライト用DMA200は、転送部210、書込部220、読出部230、パリティ生成部240を有する。また、ライト用DMA200は、NANDフラッシュ20a~20eと接続する。ここで、NANDフラッシュ20a~20cをストライプ用NANDフラッシュとし、NANDフラッシュ20d、20eをパリティ用NANDフラッシュとして説明する。また、各NANDフラッシュ20a~20eは、バッファ21a~21eとアレイ22a~22eとを有する。転送部210は、キャッシュメモリ11からユーザデータを所定の単位に分割したストライプとして読出し、書込部220とパリティ生成部240とにストライプを転送する。また、転送部210は、読出したストライプがユーザデータの最後のストライプである場合、転送するストライプが最後のストライプである旨を書込部220に通知する。書込部220は、転送部210から転送されたユーザデータを指定されたNANDフラッシュ20a~20cの各バッファに書込む。ここで、書込部220は、ユーザデータを所定の単位に分割したストライプ毎に各NANDフラッシュへ書込みを実行する。例えば、書込部220は、ユーザデータの1番目のストライプをNANDフラッシュ20aのバッファ21aに書込む。続いて、書込部220は、2番目のストライプをNANDフラッシュ20bのバッファ21bに書込み、3番目のストライプをNANDフラッシュ20cのバッファ21cに書込む。なお、書込部220は、4番目以降のストライプについては、1番目のストライプから3番目のストライプのNANDフラッシュのバッファへの書込みと同様の処理を繰り返し実行する。また、書込部220は、選択回路221を有しており、1番目のストライプを選択回路221に入力する。これにより、書込部220は、ユーザデータの1番目のストライプをNANDフラッシュ20aのバッファ21aに書込むと同時に、NANDフラッシュ20dのバッファ21dに1番目のストライプを書込む。なお、パリティ用NANDフラッシュに書込まれた1番目のストライプは、パリティデータとして扱うものとして説明する。また、書込部220は、ストライプを指定されたNANDフラッシュ20a~20cの各バッファに書込むと同時に、パリティ生成部240により生成されたパリティデータをNANDフラッシュ20d、20eの各バッファに交互に書込む。例えば、書込部220は、2番目のストライプをNANDフラッシュ20bのバッファ21bに書込むと同時に、NANDフラッシュ20eのバッファ21eにパリティデータを書込む。そして、書込部220は、3番目のストライプをNANDフラッシュ20cのバッファ21cに書込むと同時に、NANDフラッシュ20dのバッファ21dにパリティデータを書込む。また、書込部220は、ストライプをストライプ用NANDフラッシュのバッファに書込んだ後、ストライプ用NANDフラッシュのバッファからアレイに書込む。そして、書込部220は、最後のストライプをストライプ用NANDフラッシュのバッファからアレイに書込むと同時に、パリティ用NANDフラッシュのバッファからアレイにパリティデータを書込む。読出部230は、選択回路231を有し、NANDフラッシュ20d、20eの各バッファが記憶するパリティデータを交互に読出して、パリティ生成部240に出力する。例えば、読出部230は、2番目のストライプがパリティ生成部240に入力されるタイミングで、NANDフラッシュ20dから1番目のストライプを読出し、パリティ生成部240に出力する。また、読出部230は、3番目のストライプがパリティ生成部240に入力されるタイミングで、NANDフラッシュ20eからパリティデータを読出し、パリティ生成部240に出力する。なお、1番目のストライプがパリティ生成部240に入力されるタイミングにおいて、NANDフラッシュ20d、20eの各バッファには、データが記憶されていないものとする。パリティ生成部240は、XOR回路241を有し、読出部230から出力されたパリティデータと転送部210から転送されたストライプとを受付け、パリティデータとストライプとの排他的論理和を算出してパリティデータを生成する。そして、パリティ生成部240は、生成したパリティデータを書込部220に出力する。[実施例1に係るライト用DMAによる処理動作]次に図3を用いて、実施例1に係るライト用DMA200によるデータの書込み動作を説明する。図3は、実施例1に係るライト用DMAによるデータの書込み動作を示すシーケンス図である。なお、ここでは、ライト用DMA200が、3つのストライプをNANDフラッシュに書込む場合を例に説明する。また、ここでは、3番目のストライプが最後のストライプである。図3に示すように、ライト用DMA200は、1番目のストライプをNANDフラッシュ20aが有するバッファ21aに書込むステップS101。このステップS101の処理と同時に、ライト用DMA200は、1番目のストライプをNANDフラッシュ20dが有するバッファ21dに書込むステップS102。続いて、NANDフラッシュ20aでは、バッファ21aに書込まれたストライプがアレイ22aに書込まれるステップS103。また、ライト用DMA200は、2番目のストライプをNANDフラッシュ20bが有するバッファ21bに書込むステップS104。このステップS104の処理と同時に、ライト用DMA200は、バッファ21dから1番目のストライプを読み出して2番目のストライプとの排他的論理和からパリティデータ算出し、バッファ21eに書込むステップS105。続いて、NANDフラッシュ20bでは、バッファ21bに書込まれたストライプがアレイ22bに書込まれるステップS106。そして、ライト用DMA200は、3番目のストライプをNANDフラッシュ20cが有するバッファ21cに書込むステップS107。このステップS107の処理と同時に、ライト用DMA200は、バッファ21eからパリティデータを読み出して3番目のストライプとの排他的論理和からパリティデータ算出し、バッファ21dに書込むステップS108。続いて、NANDフラッシュ20cでは、バッファ21cに書込まれたストライプがアレイ22cに書込まれると同時に、NANDフラッシュ20dでは、バッファ21dに書込まれたストライプがアレイ22dに書込まれるステップS109。[実施例1に係るライト用DMAによる処理の処理手順]次に図4を用いて、実施例1に係るライト用DMAによる処理の処理手順を説明する。図4は、実施例1に係るライト用DMAによるデータの書込み処理の処理手順を示すフローチャートである。なお、ここでは、ライト用DMA200が、3つのストライプをNANDフラッシュに書込む場合を例に説明する。また、ここでは、3番目のストライプが最後のストライプである。図4に示すように、書込部220は、1番目のストライプをNANDフラッシュ20aが有するバッファ21aに書込むステップS201。このステップS201の処理と同時に、書込部220は、1番目のストライプをNANDフラッシュ20dが有するバッファ21dに書込むステップS202。続いて、NANDフラッシュ20aでは、バッファ21aに書込まれたストライプがアレイ22aに書込まれるステップS203。また、書込部220は、2番目のストライプをNANDフラッシュ20bが有するバッファ21bに書込むステップS204。また、読出部230は、バッファ21dから1番目のストライプを読み出すステップS205。そして、パリティ生成部240は、読出部230により読み出されたストライプと、2番目のストライプとの排他的論理和からパリティデータ算出するステップS206。また、書込部220は、パリティデータをバッファ21eに書込むステップS207。このステップS205からステップS207の処理は、ステップS204の処理と同時に実行される。続いて、NANDフラッシュ20bでは、バッファ21bに書込まれたストライプがアレイ22bに書込まれるステップS208。そして、書込部220は、3番目のストライプをNANDフラッシュ20cが有するバッファ21cに書込むステップS209。また、読出部230は、バッファ21eからパリティデータを読み出すステップS210。そして、パリティ生成部240は、読出部230により読み出されたパリティデータと、3番目のストライプとの排他的論理和からパリティデータ算出するステップS211。また、書込部220は、パリティデータをバッファ21dに書込むステップS212。このステップS210からステップS212の処理は、ステップS209の処理と同時に実行される。続いて、NANDフラッシュ20cでは、バッファ21cに書込まれたストライプがアレイ22cに書込まれるステップS213。また、このステップS213の処理と同時に、NANDフラッシュ20dでは、バッファ21dに書込まれたストライプがアレイ22dに書込まれるステップS214。[実施例1に係るストレージ装置による効果]実施例1に係るストレージ装置1は、パリティ用NANDフラッシュを2つ有し、このパリティ用NANDフラッシュのバッファに交互にパリティデータを書込む。これにより、実施例1に係るストレージ装置1は、最後のストライプをNANDフラッシュのアレイへ書込むタイミングと同時にパリティデータをNANDフラッシュのアレイへ書込む。この結果、実施例1に係るストレージ装置1では、パリティデータを書き込んでもライト性能を低下させない。また、従来の技術では、パリティデータの計算にライト用DMA内のRAMを使用する。このRAMは、書込み単位分のパリティデータの途中計算値を保持することになる。このため、書込み単位が増加すると、ライト用DMA内のRAMのサイズも増加することになり、リソースを圧迫していた。また、NANDフラッシュの書込み単位が変更された場合、ライト用DMAを修正することになる。一方、実施例1に係るストレージ装置1は、2つのNANDフラッシュを交互に使用し、パリティデータを計算する。これにより、実施例1に係るストレージ装置1は、ライト用DMA内にパリティ計算用RAMを設けなくてもよい。この結果、実施例1に係るストレージ装置1は、NANDフラッシュの書込み単位が変更されても、ライト用DMAの修正を必要としない。実施例1に係るストレージ装置1は、パリティ用NANDフラッシュを2つ有し、このパリティ用NANDフラッシュのバッファにパリティデータを交互に書込む。そして、最後のストライプをNANDフラッシュのアレイへ書込むタイミングと同時にパリティデータを一方のNANDフラッシュのアレイへ書込む。このような場合、一方のNANDフラッシュのアレイには、パリティデータが記憶されるが、他方のNANDフラッシュのアレイには、パリティデータが記憶されない。このため、実施例1に係るストレージ装置1は、パリティ用NANDフラッシュのアレイを有効に活用できていない。このため、パリティ用NANDフラッシュを有効に活用してもよいものである。そこで、実施例2では、グループ1とグループ2とからなる2つのユーザデータを連続してストライプ用NANDフラッシュに書込む際に、2つのパリティ用NANDフラッシュのアレイにパリティデータを交互に書込む場合を例に説明する。また、ここでは、グループ1のユーザデータには偶数個のストライプが含まれ、グループ2のユーザデータには、奇数個のストライプが含まれるものとする。[実施例2に係るストレージ装置の構成]次に、実施例2に係るストレージ装置の構成を説明する。実施例2に係るストレージ装置の構成は、図1に示すストレージ装置のライト用DMAが有する機能が異なる点を除いて、実施例1に係るストレージ装置の構成と同様である。このため、以下では、実施例1とは異なるライト用DMAについてのみ説明する。なお、実施例2に係るストレージ装置では、NANDフラッシュの数が変更されるが、この点についても併せて説明する。[実施例2に係るライト用DMAの構成]次に、図5を用いて、実施例2に係るライト用DMAの構成を説明する。図5は、実施例2に係るライト用DMAの構成を示すブロック図である。図5に示すように、実施例2に係るライト用DMAは、転送部310、書込部320、読出部330、パリティ生成部340を有する。また、ライト用DMA300は、NANDフラッシュ30a~30gと接続する。ここで、NANDフラッシュ30a~30eをストライプ用NANDフラッシュとし、NANDフラッシュ30f、30gをパリティ用NANDフラッシュとして説明する。また、各NANDフラッシュ30a~30gは、バッファとアレイとを有する。また、実施例2では、NANDフラッシュ30a、30bをグループ1用のNANDフラッシュとして用いるものとし、NANDフラッシュ30c~30eをグループ2用のNANDフラッシュとして用いるものとする。また、グループ1のユーザデータの書込みに続いて、グループ2のユーザデータを書込むものとするが、この書込み順序に限定されるものではない。例えば、グループ2のユーザデータの書込みに続いて、グループ1のユーザデータを書込んでもよい。転送部310は、キャッシュメモリ11からユーザデータを所定の単位に分割したストライプとして読出し、書込部320とパリティ生成部340とにストライプを転送する。ここで、転送部310は、例えば、ユーザデータを偶数個のストライプが含まれるグループ1のユーザデータと、奇数個のストライプが含まれるグループ2のユーザデータとに分割して転送するものとする。また、転送部310は、読出したストライプがグループ1のユーザデータである場合、転送するストライプがグループ1のストライプである旨を書込部320に通知する。また、転送部310は、読出したストライプがグループ2のユーザデータである場合、転送するストライプがグループ2のストライプである旨を書込部320に通知する。また、転送部310は、読出したストライプが各グループの最後のストライプである場合、転送するストライプが最後のストライプである旨を書込部320に通知する。書込部320は、転送部310から転送されたユーザデータを指定されたNANDフラッシュ30a~30eの各バッファに書込む。例えば、書込部320は、グループ1のストライプをNANDフラッシュ30a、30bに書き込み、グループ2のストライプをNANDフラッシュ30c~30eに書き込む。一例を示すと、書込部320は、グループ1の1番目のストライプをNANDフラッシュ30aに書込む。続いて、書込部320は、グループ1の2番目のストライプをNANDフラッシュ30bに書込む。なお、書込部320は、グループ1の3番目以降のストライプについては、グループ1の1番目のストライプからグループ1の2番目のストライプのNANDフラッシュへの書込みと同様の処理を繰り返し実行する。また、書込部320は、グループ2の1番目のストライプをNANDフラッシュ30cに書込む。そして、書込部320は、グループ2の2番目のストライプをNANDフラッシュ30dに書込む。続いて、書込部320は、グループ2の3番目のストライプをNANDフラッシュ30eに書込む。なお、書込部320は、グループ2の4番目以降のストライプについては、グループ2の1番目のストライプからグループ2の3番目のストライプのNANDフラッシュへの書込みと同様の処理を繰り返し実行する。例えば、書込部320は、選択回路321、322を有しており、グループ1の1番目のストライプを選択回路321に入力する。これにより、書込部320は、グループ1の1番目のストライプをNANDフラッシュ30aに書込むと同時に、NANDフラッシュ30fにグループ1の1番目のストライプを書込む。また、書込部320は、ユーザデータを指定されたNANDフラッシュ30a~30b、または30c~30eの各バッファに書込むと同時に、パリティ生成部340により生成されたパリティデータをNANDフラッシュ30f、30gの各バッファに交互に書込む。また、書込部320は、パリティ生成部340により出力されたパリティデータを選択回路321と322とに交互に入力する。これにより、書込部320は、グループ1の2番目のストライプをNANDフラッシュ30bに書込むと同時に、NANDフラッシュ30gにパリティデータを書込む。続いて、書込部320は、グループ2の1番目のストライプを選択回路322に入力する。これにより、書込部320は、グループ2の1番目のストライプをNANDフラッシュ30cに書込むと同時に、NANDフラッシュ30gにグループ1の1番目のストライプを書込む。また、書込部320は、パリティ生成部340により出力されたパリティデータを選択回路321と322とに交互に入力する。これにより、書込部320は、グループ2の2番目のストライプをNANDフラッシュ30dに書込むと同時に、NANDフラッシュ30fにパリティデータを書込む。そして、書込部320は、グループ2の3番目のストライプをNANDフラッシュ30eに書込むと同時に、NANDフラッシュ30gにパリティデータを書込む。また、書込部320は、ストライプをストライプ用NANDフラッシュのバッファに書込んだ後、ストライプ用NANDフラッシュのバッファからアレイに書込む。そして、書込部320は、各グループの最後のストライプをストライプ用NANDフラッシュのバッファからアレイに書込むと同時に、パリティ用NANDフラッシュのバッファからアレイにパリティデータを書込む。読出部330の機能は、実施例1に係る読出部230の機能と同様である。また、パリティ生成部340の機能は、実施例1に係るパリティ生成部240の機能と同様である。[実施例2に係るライト用DMAによる処理動作]次に図6を用いて、実施例2に係るライト用DMAによるデータの書込み動作を説明する。図6は、実施例2に係るライト用DMAによるデータの書込み動作を示すシーケンス図である。なお、ここでは、ライト用DMA300が、2つのストライプを含むグループ1と3つのストライプを含むグループ2の順でNANDフラッシュに書込む場合を例に説明する。また、ここでは、グループ1の2番目のストライプとグループ2の3番目のストライプとが最後のストライプである。図6に示すように、ライト用DMA300は、グループ1の1番目のストライプをNANDフラッシュ30aが有するバッファ31aに書込むステップS301。このステップS301の処理と同時に、ライト用DMA300は、グループ1の1番目のストライプをNANDフラッシュ30fが有するバッファ31fに書込むステップS302。続いて、NANDフラッシュ30aでは、バッファ31aに書込まれたストライプがアレイ32aに書込まれるステップS303。また、ライト用DMA300は、グループ1の2番目のストライプをNANDフラッシュ30bが有するバッファ31bに書込むステップS304。このステップS104の処理と同時に、ライト用DMA300は、バッファ31fからグループ1の1番目のストライプを読み出してグループ1の2番目のストライプとの排他的論理和からパリティデータ算出し、バッファ31gに書込むステップS305。続いて、NANDフラッシュ30bでは、バッファ31bに書込まれたストライプがアレイ32bに書込まれるステップS306。このステップS306の処理と同時に、NANDフラッシュ30gでは、バッファ31gに書込まれたストライプがアレイ32gに書込まれるステップS307。そして、ライト用DMA300は、グループ2の1番目のストライプをNANDフラッシュ30cが有するバッファ31cに書込むステップS308。このステップS308の処理と同時に、ライト用DMA300は、グループ2の1番目のストライプをNANDフラッシュ30fが有するバッファ31fに書込むステップS309。続いて、NANDフラッシュ30cでは、バッファ31cに書込まれたストライプがアレイ32cに書込まれるステップS310。また、ライト用DMA300は、グループ2の2番目のストライプをNANDフラッシュ30dが有するバッファ31dに書込むステップS311。このステップS311の処理と同時に、ライト用DMA300は、バッファ31fからグループ2の1番目のストライプを読み出してグループ2の2番目のストライプとの排他的論理和からパリティデータ算出し、バッファ31gに書込むステップS312。続いて、NANDフラッシュ30dでは、バッファ31dに書込まれたストライプがアレイ32dに書込まれるステップS313。そして、ライト用DMA300は、グループ2の3番目のストライプをNANDフラッシュ30eが有するバッファ31eに書込むステップS314。このステップS314の処理と同時に、ライト用DMA300は、バッファ31gからパリティデータを読み出してグループ2の3番目のストライプとの排他的論理和からパリティデータ算出し、バッファ31fに書込むステップS315。続いて、NANDフラッシュ30eでは、バッファ31eに書込まれたストライプがアレイ32eに書込まれるステップS316。このステップS316の処理と同時に、NANDフラッシュ30fでは、バッファ31fに書込まれたストライプがアレイ32fに書込まれるステップS317。[実施例2に係るライト用DMAによる処理の処理手順]次に図7を用いて、実施例2に係るライト用DMAによる処理の処理手順を説明する。図7は、実施例2に係るライト用DMAによるデータの書込み処理の処理手順を示すフローチャートである。なお、ここでは、ライト用DMA300が、2つのストライプを含むグループ1と3つのストライプを含むグループ2の順でNANDフラッシュに書込む場合を例に説明する。また、ここでは、グループ1の2番目のストライプとグループ2の3番目のストライプとが最後のストライプである。図7に示すように、書込部320は、グループ1の1番目のストライプをNANDフラッシュ30aが有するバッファ31aに書込むステップS401。このステップS401の処理と同時に、書込部320は、グループ1の1番目のストライプをNANDフラッシュ30fが有するバッファ31fに書込むステップS402。続いて、NANDフラッシュ30aでは、バッファ31aに書込まれたストライプがアレイ32aに書込まれるステップS403。そして、書込部320は、グループ1の2番目のストライプをNANDフラッシュ30bが有するバッファ31bに書込むステップS404。また、読出部330は、バッファ31fからグループ1の1番目のストライプを読み出すステップS405。そして、パリティ生成部340は、読出部330により読み出されたグループ1の1番目のストライプと、グループ1の2番目のストライプとの排他的論理和からパリティデータを算出するステップS406。また、書込部320は、パリティデータをバッファ31gに書込むステップS407。このステップS405からステップS407の処理は、ステップS404の処理と同時に実行される。続いて、NANDフラッシュ30bでは、バッファ31bに書込まれたストライプがアレイ32bに書込まれるステップS408。また、このステップS408の処理と同時に、NANDフラッシュ30gでは、バッファ31gに書込まれたストライプがアレイ32gに書込まれるステップS409。そして、書込部320は、グループ2の1番目のストライプをNANDフラッシュ30cが有するバッファ31cに書込むステップS410。このステップS410の処理と同時に、書込部320は、グループ2の1番目のストライプをNANDフラッシュ30fが有するバッファ31fに書込むステップS411。続いて、NANDフラッシュ30cでは、バッファ31cに書込まれたストライプがアレイ32cに書込まれるステップS412。また、書込部320は、グループ2の2番目のストライプをNANDフラッシュ30dが有するバッファ31dに書込むステップS413。また、読出部330は、バッファ31fからグループ2の1番目のストライプを読み出すステップS414。そして、パリティ生成部340は、読出部330により読み出されたグループ2の1番目のストライプと、グループ2の2番目のストライプとの排他的論理和からパリティデータ算出するステップS415。また、書込部320は、パリティデータをバッファ31gに書込むステップS416。このステップS414からステップS416の処理は、ステップS413の処理と同時に実行される。続いて、NANDフラッシュ30dでは、バッファ31dに書込まれたストライプがアレイ32dに書込まれるステップS417。そして、書込部320は、グループ2の3番目のストライプをNANDフラッシュ30eが有するバッファ31eに書込むステップS418。また、読出部330は、バッファ31gからパリティデータを読み出すステップS419。そして、パリティ生成部340は、読出部330により読み出されたパリティデータと、グループ2の3番目のストライプとの排他的論理和からパリティデータ算出するステップS420。また、書込部320は、パリティデータをバッファ31fに書込むステップS421。このステップS419からステップS421の処理は、ステップS418の処理と同時に実行される。続いて、NANDフラッシュ30eでは、バッファ31eに書込まれたストライプがアレイ32eに書込まれるステップS422。また、このステップS422の処理と同時に、NANDフラッシュ30fでは、バッファ31fに書込まれたストライプがアレイ32fに書込まれるステップS423。[実施例2の効果]上述してきたように、実施例2に係るストレージ装置では、パリティデータを書き込んでもライト性能を低下させない。さらに、実施例2に係るストレージ装置では、パリティ用NANDフラッシュのアレイを有効に活用することができる。この結果、例えば、ユーザデータに対してパリティデータを2つ生成できるので、ユーザデータにエラーが生じた場合の復元の精度を向上することができる。システム構成等本実施例において説明した各処理のうち自動的に行われるものとして説明した処理の全部または一部を手動的に行うこともできる。あるいは、手動的に行われるものとして説明した処理の全部又は一部を公知の方法で自動的に行うこともできる。この他、上記文章中や図面中で示した処理手順、制御手順、具体的名称については、特記する場合を除いて任意に変更することができる。また、実施例1及び2では、ストレージ装置が、停電時においてキャッシュメモリ11からNANDフラッシュへデータを退避する場合を例に説明したが、これに限定されるものではない。例えば、ストレージ装置は、通常時のデータの記憶用としてNANDフラッシュを用いてもよい。そして、この場合にも、ストレージ装置は、パリティデータを書き込んでもライト性能を低下させない。また、各種の負荷や使用状況などに応じて、各実施例において説明した各処理の各ステップでの処理の順番を変更してもよい。例えば、図7に示すステップS401からステップS409までの処理とステップS410からステップS423までの処理の順番を入れ替えても良い。また、実施例1及び実施例2では、不揮発性のメモリとしてNANDフラッシュを例に説明したが、これに限定されるものではない。例えば、不揮発性のメモリとしてHDDやROMReadOnlyMemoryなどであってもよい。また、図示した各構成部は、機能概念的なものであり、必ずしも物理的に図示のごとく構成されていることを要しない。例えば、実施例1におけるライト用DMA200では、読出部230とパリティ生成部240とが統合されてもよい。