"基板の表面領域に複数の受光部及び所望の不純物領域を形成し、裏面領域にエッチングストッパー層を形成する工程、前記基板の表面側に、層間絶縁膜を介して形成された複数層の配線からなる配線層を形成する工程、前記基板を前記基板の裏面側から前記エッチングストッパー層までエッチングする工程、前記基板の裏面側から所望の深さに達するトレンチ部を形成する工程、前記基板に形成されたトレンチ部に埋め込み膜を形成し、前記埋め込み膜をストッパーとして、前記基板を薄肉化する工程、前記埋め込み膜を除去して後、前記トレンチ部に、遮光膜を埋め込む工程、有する固体撮像装置の製造方法。前記基板の裏面領域は、ノンドープのシリコン層により構成され、前記エッチングストッパー層は、p型の高濃度不純物層によって構成されている請求項1記載の固体撮像装置の製造方法。前記埋め込み膜は、シリコン酸化膜、又はシリコン窒化膜で形成する請求項1又は2に記載の固体撮像装置の製造方法。前記トレンチ部は前記基板を貫通するように形成する請求項1~3に記載の固体撮像装置の製造方法。前記トレンチ部とトレンチ部に埋め込まれた遮光膜との間には、高誘電率材料膜が形成されている請求項3又は4に記載の固体撮像装置の製造方法。前記遮光膜は、アルミニウム又はタングステンで構成されている請求項の3~5のいずれかに記載の固体撮像装置の製造方法。前記高誘電率材料膜は、酸化ハフニウム、五酸化タンタル、又は二酸化ジルコニウムで構成されている請求項3~6のいずれかに記載の固体撮像装置の製造方法。上述の点に鑑み、本発明は、集光特性の向上が図られ、フレアやスミア等の光学的雑音が抑制された裏面照射型の固体撮像装置の製造方法を提供する。上記課題を解決し、本発明の目的を達成するため、本発明の固体撮像装置の製造方法は、まず、基板の表面領域に複数の受光部及び所望の不純物領域を形成し、裏面領域にエッチングストッパー層を形成し、次に、基板の表面側に、層間絶縁膜を介して形成された複数層の配線からなる配線層を形成する。次に、基板を裏面側からエッチングストッパー層までエッチングする。次に、基板の裏面側から所望の深さに達するトレンチ部を形成し、基板に形成されたトレンチ部に埋め込み膜を形成し、埋め込み膜をストッパーとして基板を薄肉化する。次に、埋め込み膜を除去して後、トレンチ部に、高誘電率材料膜を埋め込む。本発明の固体撮像装置の製造方法では、基板に形成された複数の受光部間が、基板の裏面側から所望の深さに形成されたトレンチ部を遮光膜によって埋め込むことによって形成された遮光部により分離された固体撮像装置が形成される。このため、光照射面とされる基板の裏面側から斜めの光が入射した場合、遮光部によって、斜めの入射光が遮られる。これにより、基板に形成された受光部への斜めの光の入射が抑制される。本発明によれば、フレア特性やスミア特性が向上され、また、混色やブルーミングを抑制された固体撮像装置を得ることができる。また、その固体撮像装置を用いることにより、画質の向上が図られた電子機器が得られる。以下に、本発明の実施形態に係る固体撮像装置とその製造方法、及び電子機器の一例を、図1~図14を参照しながら説明する。本発明の実施形態は以下の順で説明する。なお、本発明は以下の例に限定されるものではない。1.第1の実施形態:固体撮像装置1-1固体撮像装置全体の構成1-2要部の構成1-3固体撮像装置の製造方法2.第2の実施形態:固体撮像装置3.第3の実施形態:電子機器<1.第1の実施形態:固体撮像装置>[1-1固体撮像装置全体の構成]図1は、本発明の第1の実施形態に係るCMOS型の固体撮像装置の全体を示す概略構成図である。本実施形態例の固体撮像装置1は、シリコンからなる基板11上に配列された複数の画素2から構成される画素部3と、垂直駆動回路4と、カラム信号処理回路5と、水平駆動回路6と、出力回路7と、制御回路8等を有して構成される。画素2は、フォトダイオードからなる受光部と、複数の画素トランジスタとから構成され、基板11上に、2次元アレイ状に規則的に複数配列される。画素2を構成する画素トランジスタは、転送トランジスタ、リセットトランジスタ、選択トランジスタ、アンプトランジスタで構成される4つのMOSトランジスタであってもよく、また、選択トランジスタを除いた3つのトランジスタであってもよい。画素部3は、2次元アレイ状に規則的に複数配列された画素2から構成される。画素部3は、実際に光を受光し光電変換によって生成された信号電荷を増幅してカラム信号処理回路5に読み出す有効画素領域と、黒レベルの基準になる光学的黒を出力するための黒基準画素領域図示せずとから構成されている。黒基準画素領域は、通常は、有効画素領域の外周部に形成されるものである。制御回路8は、垂直同期信号、水平同期信号及びマスタクロックに基づいて、垂直駆動回路4、カラム信号処理回路5、及び水平駆動回路6等の動作の基準となるクロック信号や制御信号などを生成する。そして、制御回路8で生成されたクロック信号や制御信号などは、垂直駆動回路4、カラム信号処理回路5及び水平駆動回路6等に入力される。垂直駆動回路4は、例えばシフトレジスタによって構成され、画素部3の各画素2を行単位で順次垂直方向に選択走査する。そして、各画素2のフォトダイオードにおいて受光量に応じて生成した信号電荷に基づく画素信号を、垂直信号線を通してカラム信号処理回路5に供給する。カラム信号処理回路5は、例えば、画素2の列毎に配置されており、1行分の画素2から出力される信号を画素列毎に黒基準画素領域図示しないが、有効画素領域の周囲に形成されるからの信号によって、ノイズ除去や信号増幅等の信号処理を行う。カラム信号処理回路5の出力段には、水平選択スイッチ図示せずが水平信号線10とのあいだに設けられている。水平駆動回路6は、例えばシフトレジスタによって構成され、水平走査パルスを順次出力することによって、カラム信号処理回路5の各々を順番に選択し、カラム信号処理回路5の各々から画素信号を水平信号線10に出力させる。出力回路7は、カラム信号処理回路5の各々から水平信号線10を通して、順次に供給される信号に対し信号処理を行い出力する。[1-2要部の構成]図2に、本実施形態例の固体撮像装置1の画素部3における断面構成図を示す。本実施形態例の固体撮像装置1は、裏面照射型のCMOS型固体撮像装置を例としたものである。図2に示すように、本実施形態例の固体撮像装置1は、基板13と、基板13の表面側に形成された配線層26、及び支持基板14と、基板13の裏面側に形成されたカラーフィルタ層15、及びオンチップレンズ16とから構成されている。基板13は、シリコンからなる半導体基板で構成され、例えば第1導電型本実施形態例ではn型とするの半導体基板により構成されている。基板13は、3μm~5μmの厚みを有し、基板13の画素形成領域12には受光部PDと、画素回路部を構成する複数の画素トランジスタTrとから構成される画素2が、複数個、二次元マトリクス状に形成されている。また、図2では図示を省略するが、基板13に形成された画素2の周辺領域には、周辺回路部が構成されている。受光部PDは、画素形成領域12に形成される暗電流抑制領域22,23と、その暗電流抑制領域22,23の間の領域に形成される電荷蓄積領域21により構成されている。暗電流抑制領域23は基板13画素形成領域12の表面側に形成され、第2導電型本実施形態例ではp型の高濃度不純物領域により構成されている。また、暗電流抑制領域22は基板13画素形成領域12の裏面側に形成され、p型の不純物領域により構成されている。電荷蓄積領域21は、n型の不純物領域により構成されている。この受光部PDでは、主に暗電流抑制領域22,23を構成するp型の不純物領域と、電荷蓄積領域21を構成するn型の不純物領域との間に形成されるpn接合によりフォトダイオードが構成されている。受光部PDでは、入射した光の光量に応じた信号電荷が生成され、蓄積される。また、基板の界面で発生する暗電流の原因となる電子は暗電流抑制領域22,23の多数キャリアである正孔に吸収されることにより、暗電流が抑制される。画素トランジスタTrは、基板13の表面側に形成された図示しないソースドレイン領域と、基板13の表面上にゲート絶縁膜29を介して形成されたゲート電極28とから構成されている。画素トランジスタTrは、前述したように、転送トランジスタ、リセットトランジスタ、増幅トランジスタを含む3つの画素トランジスタTrを有する構成でもよく、また、選択トランジスタを含む4つの画素トランジスタTrを有する構成であってもよい。ソースドレイン領域は、図示を省略するが、基板13表面側に形成されたn型の高濃度不純物領域により形成され、本実施形態例の画素トランジスタTrはnチャネルMOSトランジスタとして機能する。また、隣接する画素2と画素2との間には、基板13の表面から裏面に架けてp型の高濃度不純物領域からなる素子分離領域24が形成されており、この素子分離領域24により各画素2は電気的に分離されている。さらに、素子分離領域24には、基板13の裏面側から所望の深さに形成された遮光部17が形成されている。遮光部17は、平面でみると、各画素2を囲むように例えば格子状に形成されるものである。この遮光部17は、基板13の裏面側に形成された所望の深さのトレンチ部19と、トレンチ部19の側壁及び底面に形成された高誘電率材料膜18と、高誘電率材料膜18を介してトレンチ部19に埋め込まれた遮光膜20とから構成されている。このとき、トレンチ部19に埋め込まれた遮光膜20の最表面は、基板13の裏面と面一に構成されている。高誘電率材料膜18の材料としては、例えば、酸化ハフニウムHfO2、五酸化タンタルTa2O5、二酸化ジルコニウムZrO2を用いることができる。また、遮光膜20の材料としては、例えば、タングステンW、アルミニウムAlを用いることができる。配線層26は、基板13の表面側に形成されており、層間絶縁膜27を介して複数層本実施形態例では3層に積層された配線25を有して構成されている。配線層26に形成される配線25を介して、画素2を構成する画素トランジスタTrが駆動される。支持基板14は、配線層26の基板13に面する側とは反対側の面に形成されている。この支持基板14は、製造段階で基板13の強度を確保するために構成されているものであり、例えばシリコン基板により構成されている。カラーフィルタ層15は、基板13の裏面側に形成されており、画素毎に例えば、R赤色、G緑色、B青色のカラーフィルタ層が形成されている。カラーフィルタ層15では、所望の波長の光が透過され、透過した光が基板13内の受光部PDに入射する。オンチップレンズ16は、カラーフィルタ層15の基板13に面する側とは反対側の面に形成されている。オンチップレンズ16では照射された光が集光され、集光された光はカラーフィルタ層15を介して各受光部PDに効率良く入射する。以上の構成を有する固体撮像装置1では、基板13の裏面側から光が照射され、オンチップレンズ16及びカラーフィルタ層15を透過した光が受光部PDにて光電変換することにより、信号電荷が生成される。そして受光部PDにて生成された信号電荷は、基板13の表面側に形成された画素トランジスタTrを介して、配線層26の所望の配線25で形成された垂直信号線により画素信号として出力される。本実施形態例の固体撮像装置1では、素子分離領域24により、隣接する画素2と画素2との間では素子分離領域24のポテンシャルによって形成された障壁により電子の移動がなされない。すなわち、基板13内に形成される不純物領域の濃度勾配により画素間の電気的分離がなされる。さらに、素子分離領域24に埋め込まれて形成された遮光部17により、光入射面側において斜めに入射してくる光が隣接する画素2に入射することを防ぐ。すなわち、遮光部17によって画素間の光学的分離がなされる。また、素子分離領域24にトレンチ部19を形成する場合、トレンチ部19の側壁及び底面に物理的ダメージやイオン照射による不純物活性化によりトレンチ部19の周辺部でピニングはずれが発生する可能性がある。この問題点に対し、本実施形態例では、トレンチ部19の側壁及び底面に固定電荷を多く持つ高誘電率材料膜18を形成することによりピニング外れが防止される。本実施形態例の固体撮像装置1によれば、隣接する画素間には、素子分離領域24に埋め込まれた遮光部17が構成されているので、受光面に入射してくる斜め光が受光部PDに入射するのを防ぐことができる。これにより、オンチップレンズで集光しきれずに隣接する画素2に向って入射する光が遮光され、隣接する画素間で起こる光学的な混色が低減される。また、受光面とオンチップレンズ16との間で発生する回折光や反射光のうち、隣接する画素2に向って入射する角度の大きい光が遮光されるので、フレアの発生が低減される。さらに、本実施形態例の固体撮像装置1によれば、遮光部17は、素子分離領域24に埋め込まれた構成とされているので、基板13裏面の受光面が平坦になり、基板13の裏面側に形成されるカラーフィルタ層15及びオンチップレンズ16が受光面に近づく。これにより、光が入射するオンチップレンズ16の表面と、基板13の受光面との距離が近づくため集光特性が向上し、混色の低減が図られる。[1-3製造方法]図3~図12に、本実施形態例の固体撮像装置1の製造工程図を示し、本実施形態例の固体撮像装置1の製造方法を説明する。まず、図3Aに示すように、基板13に受光部PD、画素トランジスタTrから構成される複数の画素2を形成し、基板13の表面側に、層間絶縁膜27を介して形成された複数層の配線25からなる配線層26を形成する。これらの画素2及び配線層26は、通常の固体撮像装置1と同様の方法で形成することができる。本実施形態例では、例えば、3μm~5μmの厚さのn型の表面領域となる画素形成領域12を有し、画素形成領域12の下に裏面領域30を有する基板13準備する。そして、この基板13の表面側から所望の不純物を所望の濃度でイオン注入することにより、画素形成領域12に、受光部PD、素子分離領域24、及び図示しないソースドレイン領域を形成する。そして、基板13の表面には、例えばシリコン酸化膜からなるゲート絶縁膜29を形成したのち、ゲート絶縁膜29上部の所望の領域に、例えばポリシリコンからなるゲート電極28を形成する。ゲート電極28の形成工程は、画素形成領域12内の受光部PDやソースドレイン領域等の形成工程の前に行ってもよく、その場合は、受光部PDやソースドレイン領域を、ゲート電極28をマスクとしてセルフアラインで形成することができる。その他、ゲート電極28の側面に、例えばシリコン酸化膜やシリコン窒化膜等で構成されるサイドウォールを形成してもよい。また、配線層26は、ゲート電極28形成後、例えばシリコン酸化膜からなる層間絶縁膜27の形成と、アルミニウムや銅等で構成される配線25の形成を所望の回数繰り返して行うことにより形成することができる。このとき、図示しないが各配線間を接続するコンタクト部の形成も行われる。裏面領域30は、画素形成領域12側から順に、ノンドープのシリコン層30a、p型の高濃度不純物層からなるエッチングストッパー層30b、ノンドープのシリコン層30aが積層された構造とされている。このエッチングストッパー層30bは、ノンドープのシリコン層30aの所望の領域にボロンを高濃度にイオン注入することによって形成することができる。その他、ノンドープのシリコン層30aをエピタキシャル成長法によって形成し、その形成過程で、所望の領域にp型の高濃度不純物層を形成する方法を用いてもよい。本実施形態例の裏面領域30は、基板13に接する側のシリコン層30aが、約2μm~5μm、エッチングストッパー層30bが約1μm、エッチングストッパー層30b上に形成されるシリコン層30aが、約1μmとなるように構成されている。次に、図4Bに示すように、配線層26上部に、有機系接着剤またはプラズマ照射による物理的接着により支持基板14を張り合わせる。そして、図5Cに示すように、支持基板14を張り合わせた後素子を反転し、物理的研磨法により裏面領域30の上面を研磨する。このとき、エッチングストッパー層30bに到達しない程度に研磨を行う。次に、弗硝酸を用いてウェットエッチングすることにより、裏面領域30のシリコン層30aをエッチングする。そうすると、図6Dに示すようにノンドープのシリコン層30aとp型高濃度不純物層からなるエッチングストッパー層30bのドーピング種の違いにより、エッチングがエッチングストッパー層30bでストップする。すなわち、裏面領域30の上面側に形成されたシリコン層30aのみがエッチング除去される。次に、図7Eに示すように、裏面領域30の上部にフォトレジスト層31を形成し、素子分離領域24の遮光部17を形成する領域に開口部31aが形成されるように露光、現像する。この場合、前工程において、裏面領域30はエッチングストッパー層30bまでエッチング除去されているため表面が平坦とされている。このため、フォトレジスト層31も表面が平坦となるように形成されるためフォトレジスト層31の露光、現像が精度良く行われ、所望の開口部31aをより正確にパターン形成することができる。次に、所望の形状にパターニングされたフォトレジスト層31をマスクとしてドライエッチングをすることにより、図8Fに示すように、裏面領域30を貫通して画素形成領域12の裏面側から所望の深さに達するトレンチ部19を形成する。トレンチ部19の深さは、前述したように、基板13の裏面側から入射する斜め光を受光面側で遮光できる程度の深さに形成されればよく、本実施形態例では、基板13の裏面から例えば500nm~1000nmの深さまでトレンチ部19を形成する。次に、図9Gに示すように、トレンチ部19を埋め込むようにシリコン酸化膜SiO2又はシリコン窒化膜SiNからなる埋め込み膜32を、例えばCVD法を用いて成膜する。次に、図10Hに示すように、ウェットエッチングにより所定の時間エッチングすることにより、埋め込み膜32をエッチバックする。このとき、埋め込み膜32の表面が、基板13裏面から50~60nm程度突出した状態でエッチバックを終了する。次に、埋め込み膜32をストッパーとして用い、CMP法により裏面領域30を研磨し、裏面領域30を薄肉化する。これにより図11Iに示すように、裏面領域30が除去される。次に、図11Jに示すように、トレンチ部19に埋め込まれた埋め込み膜32をウェットエッチングにより除去すると共に、前工程のCMP法による研磨工程、及びトレンチ部19形成工程において発生したダメージ層を除去する。埋め込み膜32を除去する薬液は、埋め込み膜32がSiO2の場合沸酸を用い、SiNの場合は燐酸を用いると良い。ダメージ層除去は、例えばアンモニア水のようなアルカリ性薬液を用いるのが好ましい。次に、図12Kに示すように、トレンチ部19の側壁及び底面を含む基板13裏面に、CVD法又はスパッタ法を用いて、高誘電率材料膜18を成膜する。続いて、高誘電率材料膜18が成膜されたトレンチ部19を含む全面に、CVD法を用いて遮光膜20を成膜し、トレンチ部19内部に遮光膜20を埋め込む。次に、図12Lに示すように、例えば塩酸、硫酸等の酸系薬液によりウェットエッチングすることにより、遮光膜20の高さを調整する。このとき、遮光膜20表面と基板13の裏面が面一となるように遮光膜20の高さを調整する。その後、基板13の裏面側に、通常の方法を用いてカラーフィルタ層15、及びオンチップレンズ16を形成して図2に示す本実施形態例の固体撮像装置1が完成する。以上のように、本実施形態例の固体撮像装置1はバルク基板によって形成することができる。通常の裏面照射型の固体撮像装置ではSOISiliconOnInsulator基板が用いられていたが、本実施形態例ではSOI基板よりもコストの低いバルク基板によって形成することができるため、高価なSOI基板を用いる必要がなくコストの低減が図られる。また、本実施形態例の固体撮像装置1では、ノンドープのシリコン層30aに、p型の高濃度不純物層からなるエッチングストッパー層30bが形成された裏面領域30有する基板13を用いる例とした。しかしながら、これに限定されることなく、その他、種々のエッチングストッパー層を有する基板を用いることができる。例えばエッチングストッパー層30bとしてSiCやSiGe層を用いても良い。また、本実施形態例の固体撮像装置1の製造方法では、トレンチ部19に図9Hの工程でストッパーとして用いられる埋め込み膜32を形成することができ、図10Iの工程の裏面領域30の薄膜化が容易になる。そして、裏面領域30の薄膜化が容易になるため、裏面領域30に形成されるp型高濃度不純物層を、基板13に形成された受光部PDからある程度離れた距離に形成することができる。このため、エッチングストッパー層30bであるp型高濃度不純物層の拡散工程における熱による画素形成領域12の受光部PDのキャリアプロファイルの変調を抑制することができる。また、本実施形態例の固体撮像装置1の製造方法では、基板13に形成される素子分離領域24は、基板13の表面側からp型の不純物をイオン注入することによって形成される。このため、表面側から深い位置の画素形成領域12この場合、基板13の裏面側では、急峻なポテンシャルプロファイルが形成されにくい。そうすると、基板13の裏面側では、生成された信号電荷が素子分離領域24を通過して、隣接する画素2に漏れ込む可能性があり、混色やブルーミングの原因となる。本実施形態例では、基板13の裏面側の素子分離領域24には、遮光部17が埋め込まれて形成されている。このため、素子分離領域24の特に素子分離機能が弱い領域において、隣接する画素に漏れ込む信号電荷を物理的に遮ることができ、基板13内の信号電荷の移動による混色やブルーミングが抑制される。<2.第2の実施形態:固体撮像装置>次に、本発明の第2の実施形態に係る固体撮像装置について説明する。本実施形態例の固体撮像装置は、第1の実施形態の固体撮像装置と同様に裏面照射型の固体撮像装置であり、全体の構成は、図1と同様であるから、重複説明を省略する。図13は、本実施形態例における固体撮像装置40の要部の概略断面構成図である。図13において、図2に対応する部分には同一符号を付し重複説明を省略する。図13に示すように、本実施形態例の固体撮像装置40では、遮光部47が、受光部PDが形成された画素形成領域12を貫通するように形成された例である。図13に示す本実施形態例では、遮光部47は配線層26の一番下層基板13側の配線25に達する深さに形成された例としているが、配線層26に達する深さであれば、種々の構成が可能である。本実施形態例の固体撮像装置40の製造方法は、第1の実施形態で示した図8Fの工程において、基板13を貫通し、配線層26の配線のうち一番基板13に近い配線25に達する深さのトレンチ部49を形成する。その後、第1の実施形態の固体撮像装置1と同様の方法でトレンチ部49に高誘電率材料膜48及び遮光膜50を埋め込むことにより、遮光部47を形成することができる。本実施形態例の固体撮像装置40を構成する材料は、第1の実施形態と同様の材料を用いることができる。本実施形態例の固体撮像装置40では、遮光部47を配線層26に達する深さにまで形成することにより、基板13に形成された各画素2は光の入射面から深い位置においても遮光部47により分離される。これにより、斜めの光の隣接する画素2への入射をより抑制することが可能となり、フレアの発生や混色を低減することができる。また、基板13内部においても遮光部47によって各画素2が分離されているので、強い光が照射された場合、生成された過剰の信号電荷が隣接する画素に侵入することに起因するブルーミングの発生も抑制することができる。さらに、本実施形態例の固体撮像装置40によれば、受光部PDが形成された基板13を貫通する遮光部47が導波路としても利用できる。すなわち、入射光が導波路によって反射されることにより入射光を基板13内の受光部PDにより集光することができ、集光特性が向上する。その他、第1の実施形態と同様の効果が得られる。上述の第1及び第2の実施形態では、入射光量に応じた信号電荷を物理量として検知する単位画素が行列状に配置されてなるCMOS型固体撮像装置に適用した場合を例に挙げて説明した。しかしながら、本発明はCMOS型固体撮像装置への適用に限られるものではない。また画素が二次元マトリックス状に形成された画素部の画素列ごとにカラム回路を配置してなるカラム方式の固体撮像装置全般に限定するものでもない。例えば、本発明の固体撮像装置は、CCD型の固体撮像装置に適用することも可能である。この場合、基板の表面側には、CCD構造の電荷転送部を構成する。CCD型の固体撮像装置に適用した場合にも、上述した第1及び第2の実施形態と同様の効果を得ることができる他、遮光部の構成により、電荷転送部への斜め光の入射を抑制することができるので、スミアの発生を抑制することができる。尚、上述した第1及び第2の実施形態では、各画素は主としてnチャネルMOSトランジスタ構成とした場合であるが、pチャネルMOSトランジスタ構成とすることもできる。この場合は、各図において、その導電型を反転した構成となる。また、本発明は、可視光の入射光量の分布を検知して画像として撮像する固体撮像装置への適用に限らず、赤外線やX線、あるいは粒子等の入射量の分布を画像として撮像する固体撮像装置にも適用可能である。また、広義の意味として、圧力や静電容量など、他の物理量の分布を検知して画像として撮像する指紋検出センサ等の固体撮像装置物理量分布検知装置全般に対して適用可能である。さらに、本発明は、画素部の各単位画素を行単位で順に走査して各単位画素から画素信号を読み出す固体撮像装置に限られるものではない。画素単位で任意の画素を選択して、当該選択画素から画素単位で信号を読み出すX-Yアドレス型の固体撮像装置に対しても適用可能である。なお、固体撮像装置はワンチップとして形成された形態であってもよいし、画素部と、信号処理部または光学系とがまとめてパッケージングされた撮像機能を有するモジュール状の形態であってもよい。また、本発明は、固体撮像装置への適用に限られるものではなく、撮像装置にも適用可能である。ここで、撮像装置とは、デジタルスチルカメラやビデオカメラ等のカメラシステムや、携帯電話機などの撮像機能を有する電子機器のことを言う。なお、電子機器に搭載される上記モジュール状の形態、即ちカメラモジュールを撮像装置とする場合もある。<3.第3の実施形態:電子機器>次に、本発明の第3の実施形態に係る電子機器について説明する。図14は、本発明の第3の実施形態に係る電子機器200の概略構成図である。本実施形態例の電子機器200は、上述した本発明の第1の実施形態における固体撮像装置1を、静止画撮影が可能なデジタルカメラを例としたものである。本実施形態に係る電子機器200は、固体撮像装置1と、光学レンズ210と、シャッタ装置211と、駆動回路212と、信号処理回路213とを有する。光学レンズ210は、被写体からの像光入射光を固体撮像装置1の撮像面上に結像させる。これにより固体撮像装置1内に一定期間当該信号電荷が蓄積される。シャッタ装置211は、固体撮像装置1への光照射期間および遮光期間を制御する。駆動回路212は、固体撮像装置1の転送動作およびシャッタ装置211のシャッタ動作を制御する駆動信号を供給する。駆動回路212から供給される駆動信号タイミング信号により、固体撮像装置1の信号転送を行なう。信号処理回路213は、各種の信号処理を行う。信号処理が行われた映像信号は、メモリなどの記憶媒体に記憶され、あるいはモニタに出力される。本実施形態例の電子機器200では、固体撮像装置1において、フレアや混色、及びブルーミングの発生が抑制されるので、画質の向上が図られる。このように、固体撮像装置1を適用できる電子機器200としては、カメラに限られるものではなく、デジタルスチルカメラ、さらには携帯電話機等のモバイル機器向けカメラモジュールなどの撮像装置に適用可能である。本実施形態例においては、固体撮像装置1を電子機器に用いる構成としたが、前述した第2の実施形態における固体撮像装置を用いることもできる。"