原稿の両面を非同期で読み取り、読み取った表面画像データーと裏面画像データーとに対して独立して画像処理を行い、画像処理後の前記表面画像データーと前記裏面画像データーとをそれぞれ異なるバッファメモリーに書き込み、当該バッファメモリーに書き込まれた画像処理後の前記表面画像データーもしくは前記裏面画像データーがメモリー転送単位になると、画像処理後の前記表面画像データーもしくは前記裏面画像データーをメインメモリーにメモリー転送する原稿読み取り部を備えた画像形成装置であって、原稿の表面の読み取りタイミングを制御する表面水平同期信号と、原稿の裏面の読み取りタイミングを制御する裏面水平同期信号との位相差を測定する位相差測定手段と、前記位相差に基づいて、画像処理後の前記表面画像データーのメモリー転送タイミングと、画像処理後の前記裏面画像データーのメモリー転送タイミングとが重ならないように、前記バッファメモリーへの書き込みタイミングを制御する主走査有効区間信号をずらす制御信号発生手段とを具備することを特微とする画像形成装置。制御信号発生手段は、前記バッファメモリーへの前記表面画像データーの書き込みタイミングを制御する表面出力主走査有効区間信号と、前記バッファメモリーへの前記裏面画像データーの書き込みタイミングを制御する裏面出力主走査有効区間信号との位相差が、前記メモリー転送単位の1/2になるように制御することを特微とする請求項1記載の画像形成装置。しかしながら、従来技術において、表面と裏面との読み取り制御が非同期で行われている場合、タイミングによっては、原稿読み取り部からメインメモリーへのメモリー転送タイミングが表面と裏面とで重なってしまい、瞬間的にメインメモリーのバス帯域があがってしまう可能性がある。特に原稿読み取り部で読み取られた画像データーはリアルタイムに処理を行う必要があり、読み取り画像データーの処理が優先された場合、他の機能ブロックのメモリーアクセスが待ち状態になり、効率が低下してしまうという問題点があった。本発明の目的は、上記問題点に鑑み、従来技術の問題を解決し、原稿読み取り部からメインメモリーへのメモリー転送タイミングが表面と裏面とで重なることがない画像形成装置を提供することにある。本発明の画像形成装置は、原稿の両面を非同期で読み取り、読み取った表面画像データーと裏面画像データーとに対して独立して画像処理を行い、画像処理後の前記表面画像データーと前記裏面画像データーとをそれぞれ異なるバッファメモリーに書き込み、当該バッファメモリーに書き込まれた画像処理後の前記表面画像データーもしくは前記裏面画像データーがメモリー転送単位になると、画像処理後の前記表面画像データーもしくは前記裏面画像データーをメインメモリーにメモリー転送する原稿読み取り部を備えた画像形成装置であって、原稿の表面の読み取りタイミングを制御する表面水平同期信号と、原稿の裏面の読み取りタイミングを制御する裏面水平同期信号との位相差を測定する位相差測定手段と、前記位相差に基づいて、画像処理後の前記表面画像データーのメモリー転送タイミングと、画像処理後の前記裏面画像データーのメモリー転送タイミングとが重ならないように、前記バッファメモリーへの書き込みタイミングを制御する主走査有効区間信号をずらす制御信号発生手段とを具備することを特微とする。さらに、本発明の画像形成装置において、制御信号発生手段は、前記バッファメモリーへの前記表面画像データーの書き込みタイミングを制御する表面出力主走査有効区間信号と、前記バッファメモリーへの前記裏面画像データーの書き込みタイミングを制御する裏面出力主走査有効区間信号との位相差が、前記メモリー転送単位の1/2になるように制御しても良い。本発明によれば、原稿の表面の読み取りタイミングを制御する表面水平同期信号と、原稿の裏面の読み取りタイミングを制御する裏面水平同期信号との位相差を測定し、画像処理後の表面画像データーのメモリー転送タイミングと、画像処理後の裏面画像データーのメモリー転送タイミングとが重ならないように、バッファメモリーへの書き込みタイミングを制御することにより、原稿読み取り部からメインメモリーへのメモリー転送タイミングが表面と裏面とで重なることがないという効果を奏する。次に、本発明の実施の形態を、図面を参照して具体的に説明する。本実施の形態の画像形成装置1は、複写機であり、図1を参照すると、原稿読み取り部2と、本体部4と、スタックトレイ5と、操作部6とを備えている。原稿読み取り部2は、本体部4の上部に配設されている。スタックトレイ5は、本体部4の形成された記録紙Pの排出口41側に配設され、また、スタートキーやテンキーやLCD等からなる操作部6は、画像形成装置1のフロント側に配設されている。原稿読み取り部2は、原稿Mがセットされる原稿載置部21と、原稿載置部21にセットされた原稿Mを1枚ずつ原稿搬送路に送り出す給紙ローラー22と、原稿Mを搬送する複数の搬送ローラー23と、原稿搬送路に配置され、搬送中の原稿Mの表面を読み取る第1のスキャナー部3aと、搬送中の原稿Mの裏面を読み取る第2のスキャナー部3bと、原稿Mを原稿排出部25に排出する排出ローラー24とを備えている。原稿読み取り部2は、給紙ローラー22によって送り出され、搬送ローラー23によって搬送されている原稿Mの両面を第1のスキャナー部3a及び第2のスキャナー部3bによって略同時にそれぞれ読み取り、読み取った表面及び裏面のそれぞれの画像データーを本体部4に出力する。本体部4は、記録部7を備えると共に、給紙部42と、用紙搬送路43と、搬送ローラー44と、排出ローラー45とを備えている。給紙部42は、それぞれサイズ又は向きが異なる記録紙Pを収納する複数の給紙カセット421と、給紙カセット421から記録紙Pを1枚ずつ用紙搬送路43に繰り出す給紙ローラー422とを備えている。給紙ローラー422、搬送ローラー44及び排出ローラー45が搬送部として機能し、記録紙Pが搬送される。給紙ローラー422によって用紙搬送路43に繰り出された記録紙Pは、搬送ローラー44によって記録部7に搬送される。そして、記録部7によって記録が施された記録紙Pは、排出ローラー45によってスタックトレイ5に排出される。記録部7は、感光体ドラム71と、露光部72と、画像形成部73と、転写部74と、定着部75とを備えている。露光部72は、レーザー装置やミラー等を備えた光学ユニットであり、画像データーに基づいてレーザー光を出力して感光体ドラム71を露光し、感光体ドラム71の表面に静電潜像を形成する。画像形成部73は、トナーを用いて感光体ドラム71に形成された静電潜像を現像する現像ユニットであり、静電潜像に基づいたトナー像を感光体ドラム71上に形成させる。転写部74は、画像形成部73によって感光体ドラム71上に形成されたトナー像を記録紙Pに転写させる。定着部75は、転写部74によってトナー像が転写された記録紙Pを加熱してトナー像を記録紙Pに定着させる。図2には、画像形成装置1の概略構成を示すブロック図が示されている。上述の原稿読み取り部2、搬送部給紙ローラー422、搬送ローラー44、排出ローラー45、操作部6及び記録部7は、システムバスを介して制御部8に接続され、制御部8によって動作制御される。制御部8は、CPUCentralProcessingUnit81、ROMReadOnlyMemory82、RAMRandomAccessMemory83等を備えたマイクロコンピュータ等の情報処理部である。ROM82には画像形成装置1の動作制御を行うための制御プログラムが記憶されている。CPU81は、ROMに記憶されている制御プログラムを読み出し、制御プログラムをメインメモリーであるRAM83に展開させることで、操作部6から入力された所定の指示情報に応じて装置全体の制御を行う。また、原稿読み取り部2からの画像データーは、メインメモリーであるRAMに転送され、記録部7によって記録紙Pに記録される。第1のスキャナー部3aは、撮像部31aと、画像処理部32aと、DMAC35aと、制御信号発生部36aとを備えている。撮像部31aは、原稿の表面の画像データーを主走査ライン毎に読取るためのCCDを備えたユニットであり、A/D変換された表面の画像データー以下、表面画像データーと称すを画像処理部32aに出力する。画像処理部32aは、入力された表面画像データーに対してシェーディング補正、γ補正等の画像処理を行う回路であり、表面画像データーを複数ライン分記憶するラインメモリー33aと、画像処理後の表面画像データーが記憶されるバッファメモリー34aとを備えている。DMAC35aは、バッファメモリー34aに画像処理後の表面画像データーが一定量溜まると、CPU81を介すことなく、直接RAM83にメモリー転送を行う以下、データー転送が開始される画像処理後の画像データー量をメモリー転送単位と称す。制御信号発生部36aは、画像処理用のクロックを撮像部31a及び画像処理部32aに、データー転送用のクロックをDMAC35aにそれぞれ供給する。また、制御信号発生部36aは、原稿の表面の読み取りタイミングを制御する表面HSYNC水平同期信号を撮像部31aに供給すると共に、撮像部31aから入力される表面画像データーの有効領域を示し、ラインメモリー33aへの書き込みタイミングを制御する表面入力MRE主走査有効区間信号と、バッファメモリー34aへの書き込みタイミングを制御する表面出力MREとを画像処理部32aに供給する。第2のスキャナー部3bは、撮像部31bと、画像処理部32bと、DMAC35bと、制御信号発生部36bとを備えている。撮像部31bは、原稿の裏面の画像データーを主走査ライン毎に読取るためのCCDラインセンサーやCISを備えたユニットであり、A/D変換された裏面の画像データー以下、裏面画像データーと称すを画像処理部32bに出力する。画像処理部32bは、入力された裏面画像データーに対してシェーディング補正、γ補正等の画像処理を行う回路であり、裏面画像データーを複数ライン分記憶するラインメモリー33bと、画像処理後の裏面画像データーが記憶されるバッファメモリー34bとを備えている。DMAC35bは、バッファメモリー34bに画像処理後の裏面画像データーが一定量溜まると、CPU81を介すことなく、直接RAM83にメモリー転送を行う以下、データー転送が開始される画像処理後の画像データー量をメモリー転送単位と称す。制御信号発生部36bは、画像処理用のクロックを撮像部31b及び画像処理部32bに、メモリー転送用のクロックをDMAC35bにそれぞれ供給する。また、制御信号発生部36bは、原稿の裏面の読み取りタイミングを制御する裏面HSYNC水平同期信号を撮像部31bに供給すると共に、撮像部31bから入力される裏面画像データーの有効領域を示し、ラインメモリー33bへの書き込みタイミングを制御する裏面入力MRE主走査有効区間信号と、バッファメモリー34bへの書き込みタイミングを制御する裏面出力MREとを画像処理部32bに供給する。第1のスキャナー部3aによる原稿の表面の読み取りと、第2のスキャナー部3bによる原稿の裏面の読み取りとは非同期で行われ、撮像部31aから表面画像データーが画像処理部32aに、撮像部31bから裏面画像データーが画像処理部32bにそれぞれ入力される。表面画像データーは画像処理部32aで、裏面画像データーは画像処理部32bでそれぞれ独立して画像処理が行われ、画像処理後の表面画像データーはバッファメモリー34aに、画像処理後の裏面画像データーはバッファメモリー34bにそれぞれ書き込まれる。バッファメモリー34aに書き込まれた画像処理後の表面画像データーがメモリー転送単位になると、DMAC35aはRAM83にメモリー転送を開始し、システムバスが使用されていなければ、メモリー転送単位の画像処理後の表面画像データーがRAM83に転送される。同様にバッファメモリー34bに書き込まれた画像処理後の裏面画像データーがメモリー転送単位になると、DMAC35bはRAM83にメモリー転送を開始し、システムバスが使用されていなければ、メモリー転送単位の画像処理後の裏面画像データーがRAM83に転送される。ここで、本実施の形態では、画像処理用のクロックに対して、メモリー転送用のクロックの周波数を高く設定されていると共に、読み取り用のバス幅に対して転送に用いるRAM83のバス幅が広く設定されている。これにより、メモリー転送に係るシステムバスの負荷を軽減できるようになっている。次に、原稿読み取り部2におけるメモリー転送タイミング調整動作について図3及び図4を参照して詳細に説明する。本実施の形態では、第1のスキャナー部3aによる原稿の表面の読み取りと、第2のスキャナー部3bによる原稿の裏面の読み取りとは非同期で行われる。従って、例えば、図3に示すように、第1のスキャナー部3aと第2のスキャナー部3bとで、表面HSYNCと裏面HSYNCとが同じタイミング時刻t1になると、同じタイミング時刻t2で表面出力MREと裏面出力MREとが開始され、同じタイミング時刻t3にメモリー転送が開始されてしまう虞がある。そこで本実施の形態では、第1のスキャナー部3aの制御信号発生部36aから出力される表面HSYNCが第2のスキャナー部3bの制御信号発生部36bにも入力され、制御信号発生部36bにおいて、入力された表面HSYNCと、裏面HSYNCとの位相差を測定し、当該位相差に基づいて裏面出力MREの開始位置をずらす制御を行うように構成されている。すなわち、図4に示すように、第2のスキャナー部3bの制御信号発生部36bは、表面HSYNCと、裏面HSYNCとの位相差T0を測定し、測定した位相差T0に基づいて、裏面出力MREの開始タイミングをずらすことで、第1のスキャナー部3aの制御信号発生部36aにおける表面出力MREの開始位値と、裏面出力MREの開始位置との位相差がメモリー転送単位Aの半分になるように制御される。この場合の裏面出力MREの開始タイミングをずらす量Xは、X=メモリー転送単位A/2-{位相差T0/メモリー転送単位Aの余り}で算出することができる。なお、Xがマイナスの値になる場合には、XAが裏面出力MREの開始タイミングをずらす量となる。例えば、メモリー転送単位Aが128画素である場合に、位相差T0として10画素が測定されると、上述の式で算出されるXが54となり、制御信号発生部36bは裏面出力MREの開始タイミングを54画素分遅らせる。また、メモリー転送単位Aが128画素である場合に、位相差T0として70画素が測定されると、上述の式で算出されるXが-6となり、制御信号発生部36bは裏面出力MREの開始タイミングを122-6128画素分遅らせる。なお、裏面出力MREの開始タイミングは、例えば、画像処理部32bのラインメモリー33bを利用して調整することが可能である。裏面出力MREの開始タイミングは、画像処理部32bにおいて画像処理する際に、1ライン前後の裏面画像データーを参照する等の目的で使用されており、いったんラインメモリー33bへ画像データーを格納したのち、次のラインでリードする際の開始タイミングをずらすことで、調整することができる。なお、本実施の形態では、第2のスキャナー部3bの制御信号発生部36bでのみ、表面HSYNCと裏面HSYNCとの位相差を測定し、当該位相差に基づいて裏面出力MREの開始位置をずらすように構成したが、第2のスキャナー部3bの制御信号発生部36bから出力される裏面HSYNCを第1のスキャナー部3aの制御信号発生部36aにも入力させ、第1のスキャナー部3aの制御信号発生部36aにおいても同様に裏面HSYNCと表面HSYNCとの位相差を測定し、当該位相差に基づいて表面出力MREの開始位置をずらすように構成しても良い。以上説明したように本実施の形態において、制御信号発生部36bは、原稿の表面の読み取りタイミングを制御する表面HSYNCと、原稿の裏面の読み取りタイミングを制御する裏面HSYNCとの位相差T0を測定し、画像処理後の表面画像データーのメモリー転送タイミングと、画像処理後の裏面画像データーのメモリー転送タイミングとが重ならないように、バッファメモリー34a、34bへの書き込みタイミングを制御するように構成されている。これにより、第1のスキャナー部3aからRAM83への表面画像データーのメモリー転送タイミングと、第2のスキャナー部3bからRAM83への裏面画像データーのメモリー転送タイミングとを確実にずらすことができ、原稿読み取り部からRAM83へのメモリー転送タイミングが表面と裏面とで重なることがない。なお、本発明が上記各実施の形態に限定されず、本発明の技術思想の範囲内において、各実施の形態は適宜変更され得ることは明らかである。本件発明の画像形成装置は、複写機、複合機、スキャナー等を含むことは言うまでもない。また、上記構成部材の数、位置、形状等は上記実施の形態に限定されず、本発明を実施する上で好適な数、位置、形状等にすることができる。なお、各図において、同一構成要素には同一符号を付している。