集積回路であって、シリコンオンインシュレータSOI基板であって、前記SOI基板が、第1の導電型を有する半導体材料のハンドルウェハと、前記ハンドルウェハの上面上に配置される誘電性材料の埋め込み酸化物層と、前記埋め込み酸化物層の上面上に配置される、半導体材料のSOIフィルムと、を含む、前記SOI基板、及び、拡張ドレイン金属酸化物半導体MOSトランジスタ、を含む集積回路であって、前記拡張ドレインMOSトランジスタが、前記SOIフィルム内に配置され、前記ハンドルウェハと反対の導電型を有する領域と、前記領域内に配置された基板貫通ダイオードと、を含み、前記基板貫通ダイオードが、前記SOIフィルムの上面から前記埋め込み酸化物層を介して前記ハンドルウェハ内へ延在する基板貫通ビア、前記基板貫通ビア内の導電性ビアフィルプラグであって、前記基板貫通ビアに及び前記ハンドルウェハに近接する前記SOIフィルムへの電気的接触をする、前記ビアフィルプラグ、及び、前記基板貫通ビアの境界に近接するPN接合、を含む、集積回路。請求項1に記載の集積回路であって、前記PN接合が、前記基板貫通ビアの前記境界の底面に近接する前記ハンドルウェハ内に配置される、集積回路。請求項2に記載の集積回路であって、前記ビアフィルプラグが、前記領域と同じ導電型を有するポリシリコンを含む、集積回路。請求項3に記載の集積回路であって、前記SOIフィルムが、前記基板貫通ビアに近接するドープされた側壁層を含み、前記ドープされた側壁層における平均ドーピング濃度が、前記ドープされた側壁層に近接する前記SOIフィルムの平均ドーピング濃度より少なくとも40パーセント大きい、集積回路。請求項1に記載の集積回路であって、前記拡張ドレインMOSトランジスタの外側に配置される基板貫通コンタクトをさらに含む、集積回路。集積回路であって、SOI基板であって、前記SOI基板が、第1の導電型を有する半導体材料のハンドルウェハと、前記ハンドルウェハの上面上に配置される、誘電性材料の埋め込み酸化物層と、前記埋め込み酸化物層の上面上に配置される、半導体材料のSOIフィルムと、を含む、前記SOI基板、及び、拡張ドレインMOSトランジスタ、を含む集積回路であって、前記拡張ドレインMOSトランジスタが、前記SOIフィルム内に配置され、前記ハンドルウェハと反対の導電型を有する領域と、前記領域内に配置される基板貫通ダイオードと、を含み、前記基板貫通ダイオードが、前記SOIフィルムの上面から前記埋め込み酸化物層を介して前記ハンドルウェハ内へ延在する基板貫通ビアと、前記基板貫通ビアの側壁上に配置される誘電性ライナと、前記基板貫通ビアの境界の底面に配置される前記ハンドルウェハ内の注入層であって、前記ハンドルウェハと反対の前記導電型を有する、前記注入層と、前記注入層への電気的接触をする前記基板貫通ビア内の導電性ビアフィルプラグであって、前記誘電性ライナによって前記SOIフィルムから電気的に隔離される、前記ビアフィルプラグと、前記基板貫通ビアの前記境界の前記底面に近接するPN接合であって、前記ビアフィルプラグが前記PN接合を介して前記ハンドルウェハに電気的に結合されるようになっている、前記PN接合と、を含む、集積回路。集積回路を形成するプロセスであって、第1の導電型を有する半導体材料のハンドルウェハと、前記ハンドルウェハの上面上に形成される、誘電性材料の埋め込み酸化物層と、前記埋め込み酸化物層の上面上に形成される、半導体材料のSOIフィルムと、を含むSOI基板を提供するステップ、及び、拡張ドレイン金属酸化物半導体MOSトランジスタを形成するステップ、を含み、前記拡張ドレインMOSトランジスタを形成する前記ステップが、前記SOIフィルム内に配置される領域を形成するステップであって、それにより、前記領域が前記ハンドルウェハと反対の導電型を有するようにする、ステップと、前記領域内に基板貫通ダイオードを形成するステップと、を含むプロセスによる、ステップであり、前記基板貫通ダイオードを形成する前記ステップが、前記SOIフィルムの上面から前記埋め込み酸化物層を介して前記ハンドルウェハ内へ延在する基板貫通ビアを形成するステップと、前記基板貫通ビア内の導電性ビアフィルプラグを形成するステップであって、前記ビアフィルプラグが前記ハンドルウェハへの電気的接触をする、ステップと、前記基板貫通ビアの境界に近接するPN接合を形成するステップと、を含むプロセスによる、ステップである、プロセス。請求項7に記載のプロセスであって、前記PN接合が、前記基板貫通ビアの前記境界の底面に近接する前記ハンドルウェハ内に配置される、プロセス。請求項8に記載のプロセスであって、前記基板貫通ダイオードを形成する前記ステップが、前記基板貫通ビアに近接するドープされた側壁層を形成するステップをさらに含み、前記ドープされた側壁層における平均ドーピング濃度が、前記ドープされた側壁層に近接する前記SOIフィルムの平均ドーピング濃度より少なくとも40パーセント大きい、プロセス。請求項7に記載のプロセスであって、前記基板貫通ダイオードを形成する前記ステップが、前記基板貫通ビアの側壁上に誘電性ライナを形成するステップをさらに含み、それにより、前記ビアフィルプラグが前記誘電性ライナによって前記SOIフィルムから電気的に隔離されるようにし、前記PN接合が前記基板貫通ビアの前記境界の底面に近接して形成され、それにより、前記ビアフィルプラグが前記PN接合を介して前記ハンドルウェハに電気的に接続されるようにする、プロセス。請求項7に記載のプロセスであって、前記SOIフィルムを介し且つ前記埋め込み酸化物層を介するコンタクトビアを形成するステップを含むプロセスによって、前記拡張ドレインMOSトランジスタの外側に基板貫通コンタクトを形成するステップをさらに含み、前記コンタクトビアが前記基板貫通ビアと同時に形成される、プロセス。請求項7に記載のプロセスであって、前記SOIフィルム内に隔離トレンチを形成するステップを含むプロセスによって、前記拡張ドレインMOSトランジスタの外側に深い隔離トレンチを形成するステップをさらに含み、前記隔離トレンチが前記基板貫通ビアと同時に形成される、プロセス。拡張ドレインMOSトランジスタを含む集積回路が、シリコンオンインシュレータSOI基板上に形成され得る。トランジスタは基板貫通ダイオードを含み得、基板貫通ダイオードは、基板貫通ダイオードのPN接合を逆バイアスすることにより、基板貫通ダイオード下のSOI基板のハンドルウェハが空乏化され得るように構成される。P型ハンドルウェハを備えるSOI基板上に形成されたNチャネル拡張ドレインMOSトランジスタにおいて、基板貫通ダイオードはトランジスタのN型ドレイン領域内に形成され得る。P型ハンドルウェハを備えるSOI基板上に形成されたPチャネル拡張ドレインMOSトランジスタにおいて、基板貫通ダイオードはトランジスタのN型ボディ領域内に形成され得る。ダイオードは、SOI基板のSOIフィルムの上面から、SOI基板の埋め込み酸化物層を通り、ハンドルウェハ内へ延在する、基板貫通ビアを有する。導電性ビアフィルプラグが、ハンドルウェハと接触するように基板貫通ビア内に形成される。基板貫通ダイオードのPN接合は、基板貫通ビアの境界に近接して形成される。基板貫通ダイオードの要素が、ハンドルウェハに電気接続を提供する集積回路内の基板貫通コンタクトの要素と同時に形成され得る。図1A~図1Dは、第1の実施形態に従った基板貫通ダイオードの形成における段階を示す。集積回路1000は、単結晶シリコンウェハなどの半導体ハンドルウェハ1002を含むSOI基板内及び上に形成される。ハンドルウェハは第1の導電型を有し、この例では第1の導電型はP型である。SOI基板は更に、ハンドルウェハ1002の上面上に形成される埋め込み酸化物層1004を含む。埋め込み酸化物層1004は、一般に二酸化シリコンで主に形成されるが、窒化酸化シリコン、窒化シリコン、又はアルミニウム酸化物など、任意の誘電材料であり得る。SOI基板は更に、埋め込み酸化物層1004の上面上に形成されるSOIフィルム1006を含む。SOIフィルム1006は、集積回路1000の構成要素を形成するために適切な半導体材料を有する。基板貫通ビア1008がSOI基板内に形成され、ビア1008の境界1010の底面がハンドルウェハ1002と接触するように、SOIフィルム1006の上面から埋め込み酸化物層1004を通って延在する。基板貫通ビア1008は、例えば、フォトレジスト又は窒化シリコンなどの適切なマスクを介して1つ又は複数の反応性イオンエッチングRIEオペレーションによって、形成され得る。本実施形態では、基板貫通ビア1008は、例えばドレイン領域内又はドリフト領域内など、トランジスタのN型領域内に形成される。図1Bを参照すると、N型ドープされた側壁層1012が、ビア1008の境界1010の側壁においてSOIフィルム1006内に形成される。ビア1008の境界1010の底面においてハンドルウェハ1002内に、N型ドープされた底部層1014が形成される。ドープされた側壁層1012及びドープされた底部層1014は、例えば、集積回路1000を回転させながら、数回のサブドーズ量で或る角度でドーパントをイオン注入することによって、同時に形成される。1つのバージョンでは、ドープされた側壁層1012及びドープされた底部層1014における平均ドーピング濃度が、ドープされた側壁層1012に近接するSOIフィルム1006の平均ドーピング濃度よりも少なくとも40パーセント高い。PN接合1016が、その底面において基板貫通ビア1008の境界1010に近接してハンドルウェハ1002内に形成される。図1Cを参照すると、導電性ビアフィルプラグ1018が、ドープされた底部層1014と接触するように基板貫通ビア1008内に形成される。ビアフィルプラグ1018は、例えば多結晶シリコンすなわちポリシリコンであってよい。ビアフィルプラグ1018は、例えば、580°Cから650°Cの間の温度で低圧リアクタ内部のシランSiH4ガスを熱分解することにより、基板貫通ビア1018内及び集積回路1000の既存の上面の上にポリシリコンの層を堆積させ、その後、化学的機械的研磨CMPオペレーション及び/又は等方プラズマエッチングにより集積回路1000の上面からポリシリコンを除去することによって、形成され得る。ビアフィルプラグ1018は、任意の所望のレベルまでドープされなくても又はドープされてもよい。1つのバージョンでは、ビアフィルプラグ1018は、ドープされた側壁層1012に近接するSOIフィルム1006の平均ドーピング濃度の75パーセントから125パーセントの間の平均ドーピング濃度でN型ドープされ得る。PN接合1016は、ビアフィルプラグ1018の形成の間及び/又は後続のサーマル製造オペレーションの間、移動可能である。図1Dを参照すると、ドープされた側壁層1012及びドープされた底部層1014からのドーパントがビアフィルプラグ1018内に拡散して、より導電性の高いビアフィル外部領域1020を形成し、恐らくはより導電性の低いビアフィルコア領域1022を残す。より導電性の高いビアフィル外部領域1020、ドープされた底部層1014、及びPN接合1016の組み合わせが、基板貫通ダイオード1024を形成する。拡張ドレインMOSトランジスタの動作中、基板貫通ダイオード1024が逆バイアスされ得、基板貫通ダイオード1024に近接するハンドルウェハ1002を空乏化させ、基板貫通ダイオード1024に近接する埋め込み酸化物層1004を横切る電界を、同じ電圧で動作する基板貫通ダイオードを有さない同様の拡張ドレインMOSトランジスタに比べて低減させる。図2A~図2Cは、第2の実施形態に従った基板貫通ダイオードの形成における製造段階を示す。集積回路2000は、図1Aを参照して説明したように、半導体ハンドルウェハ2002、埋め込み酸化物層2004、及びSOIフィルム2006を含むSOI基板内及び上に形成される。ハンドルウェハは第1の導電型を有し、この説明では第1の導電型はP型と想定される。基板貫通ビア2008がSOI基板内に形成され、基板貫通ビア2008の境界2010の底面がハンドルウェハ2002と接触するように、SOIフィルム2006の上面から埋め込み酸化物層2004を通って延在する。本実施形態では、基板貫通ビア2008は、例えばドレイン領域又はドリフト領域内など、拡張ドレインMOSトランジスタのN型領域内に形成される。基板貫通ビア2008の境界2010の側壁におけるSOIフィルム2006内に、P型ドープされた側壁層2012が形成される。基板貫通ビア2008の境界2010の底面のハンドルウェハ2002内に、P型ドープされた底部層2014が形成される。ドープされた側壁層2012及びドープされた底部層2014は、図1Bを参照して説明したように、同時に形成される。本実施形態の1つのバージョンでは、ドープされた側壁層2012及びドープされた底部層2014における平均ドーピング濃度が、ドープされた側壁層2012に近接するSOIフィルム2006の平均ドーピング濃度の少なくとも50パーセントである。PN接合2016が、側壁において基板貫通ビア2008の境界2010に近接するSOIフィルム2006内に形成される。図2Bを参照すると、導電性ビアフィルプラグ2018が、図1Cを参照して説明したように、ドープされた底部層2014と接触するように基板貫通ビア2008内に形成される。ビアフィルプラグ2018は、任意の所望のレベルまでドープされなくてもドープされてもよい。本実施形態の1つのバージョンでは、ビアフィルプラグ2018は、ドープされた側壁層2012に近接するSOIフィルム2006の平均ドーピング濃度の75パーセントから125パーセントの間の平均ドーピング濃度でP型ドープされ得る。図2Cを参照すると、ドープされた側壁層2012及びドープされた底部層2014からのドーパントが、ビアフィルプラグ2018内に拡散して、より導電性の高いビアフィル外部領域2020を形成し、恐らくはより導電性の低いビアフィルコア領域2022を残す。より導電性の高いビアフィル外部領域2020、ドープされた底部層2014、及びPN接合2016の組み合わせが、基板貫通ダイオード2024を形成する。拡張ドレインMOSトランジスタの動作中、基板貫通ダイオード2024が逆バイアスされ得、基板貫通ダイオード2024に近接するビアフィルプラグ2018及びハンドルウェハ2002を空乏化させ、基板貫通ダイオード2024に近接する埋め込み酸化物層2004を横切る電界を、同じ電圧で動作する基板貫通ダイオードを有さない同様の拡張ドレインMOSトランジスタに比べて低減させる。図3A及び図3Bは、第3の実施形態に従った基板貫通ダイオードの形成における段階を示す。集積回路3000は、図1Aを参照して説明したように、半導体ハンドルウェハ3002、埋め込み酸化物層3004、及びSOIフィルム3006を含むSOI基板内及び上に形成される。ハンドルウェハは第1の導電型を有し、この説明では第1の導電型はP型と想定される。基板貫通ビア3008がSOI基板内に形成され、基板貫通ビア3008の境界3010の底面がハンドルウェハ3002と接触するように、SOIフィルム3006の上面から埋め込み酸化物層3004を通って延在する。本実施形態では、基板貫通ビア3008は、例えばドレイン領域又はドリフト領域など、拡張ドレインMOSトランジスタのN型領域内に形成される。基板貫通ビア3008の境界3010における埋め込み酸化物層3004の一部が、後続のエピタキシャル成長プロセスに先立つクリーンアップエッチング中に除去され得る。図3Bを参照すると、結晶シリコンのN型導電性ビアフィルプラグ3012が、エピタキシャル成長プロセスによって基板貫通ビア3008内に形成される。ビアフィルプラグ3012は、図3Bに示されるように基板貫通ビア3008を完全に満たしてもよく、又は、中央領域内にボイドを有してもよい。ボイドが、埋め込み酸化物層3004とビアフィルプラグ3012との間に形成されてもよい。本実施形態の1つのバージョンでは、ビアフィルプラグ3012は、基板貫通ビア3008に近接するSOIフィルム3006の平均ドーピング濃度の75パーセントから125パーセントの間の平均ドーピング濃度でドープされ得る。底面における基板貫通ビア3008の境界3010に近接するハンドルウェハ3002内に、PN接合3014が形成される。ビアフィルプラグ3012及びPN接合3014の組み合わせが、基板貫通ダイオード3016を形成する。トランジスタの動作中、ダイオード3016が逆バイアスされ得、ダイオード3016に近接するハンドルウェハ3002を空乏化させ、ダイオード3016に近接する埋め込み酸化物層3004を横切る電界を、同じ電圧で動作する基板貫通ダイオードを有さない同様の拡張ドレインMOSトランジスタに比べて低減させる。図4A及び図4Bは、第4の実施形態に従った基板貫通ダイオードの形成における連続段階を示す。集積回路4000は、図1Aを参照して説明したように、半導体ハンドルウェハ4002、埋め込み酸化物層4004、及びSOIフィルム4006を含むSOI基板内及び上に形成される。ハンドルウェハは第1の導電型を有し、この説明では第1の導電型はP型と想定される。基板貫通ビア4008がSOI基板内に形成され、ビア4008の境界4010の底面がハンドルウェハ4002と接触するように、SOIフィルム4006の上面から埋め込み酸化物層4004を通って延在する。本実施形態では、基板貫通ビア4008は、例えばドレイン領域内又はドリフト領域内など、トランジスタのN型領域内に形成される。ビア4008の境界4010の埋め込み酸化物層4004の一部が、後続のエピタキシャル成長プロセスに先立つクリーンアップエッチング中に除去され得る。図4Bを参照すると、結晶シリコンのP型導電性ビアフィルプラグ4012が、エピタキシャル成長プロセスによってビア4008内に形成される。ビアフィルプラグ4012は、図4Bに示されるようにビア4008を完全に満たしてもよく、又は、中央領域内にボイドを有してもよい。ボイドが、埋め込み酸化物層4004とビアフィルプラグ4012との間に形成されてもよい。1つのバージョンでは、ビアフィルプラグ4012は、基板貫通ビア4008に近接するSOIフィルム4006の平均ドーピング濃度の75パーセントから125パーセントの間の平均ドーピング濃度でドープされ得る。ビア4008の側壁における境界4010に近接するSOIフィルム4006内に、PN接合4014が形成される。ビアフィルプラグ4012及びPN接合4014の組み合わせが、基板貫通ダイオード4016を形成する。拡張ドレインMOSトランジスタの動作中、基板貫通ダイオード4016が逆バイアスされ得、基板貫通ダイオード4016に近接するビアフィルプラグ4012及びハンドルウェハ3002を空乏化させ、基板貫通ダイオード4016に近接する埋め込み酸化物層4004を横切る電界を、同じ電圧で動作する基板貫通ダイオードを有さない同様の拡張ドレインMOSトランジスタに比べて低減させる。図5A及び図5Bは、第5の実施形態に従った基板貫通ダイオードの形成を示す。集積回路5000は、図1Aを参照して説明したように、半導体ハンドルウェハ5002、埋め込み酸化物層5004、及びSOIフィルム5006を含むSOI基板内及び上に形成される。ハンドルウェハは第1の導電型を有し、この説明では第1の導電型はP型と想定される。基板貫通ビア5008がSOI基板内に形成され、基板貫通ビア5008の境界5010の底面がハンドルウェハ5002と接触するように、SOIフィルム5006の上面から埋め込み酸化物層5004を通って延在する。本実施形態では、ビア5008は、例えばドレイン領域又はドリフト領域など、拡張ドレインMOSトランジスタのN型領域内に形成される。図5Bを参照すると、ドープされない又は軽くドープされたポリシリコンのN型導電性ビアフィルプラグ5012が、基板貫通ビア5008内に形成される。ビアフィルプラグ5012は、図5Bに示されるようにビア5008を完全に満たしてもよく、又は、中央領域内にボイドを有してもよい。SOIフィルム5006からのドーパントがポリシリコンビアフィルプラグ5012の上部に拡散し、ハンドルウェハ5002からのドーパントがポリシリコンビアフィルプラグ5012の下部内に拡散して、底面におけるビア5008の境界5010に近接するビアフィルプラグ5012内にPN接合5014を形成する。ビアフィルプラグ5012及びPN接合5014の組み合わせが、基板貫通ダイオード5016を形成する。拡張ドレインMOSトランジスタの動作中、基板貫通ダイオード5016が逆バイアスされ得、基板貫通ダイオード5016に近接するハンドルウェハ5002を空乏化させ、ダイオード5016に近接する埋め込み酸化物層5004を横切る電界を、同じ電圧で動作する基板貫通ダイオードを有さない同様の拡張ドレインMOSトランジスタに比べて低減させる。図6A及び図6Bは、第6の実施形態に従った基板貫通ダイオードの形成を示す。集積回路6000は、図1Aを参照して説明したように、半導体ハンドルウェハ6002、埋め込み酸化物層6004、及びSOIフィルム6006を含むSOI基板内及び上に形成される。ハンドルウェハは第1の導電型を有し、この説明では第1の導電型はP型と想定される。基板貫通ビア6008がSOI基板内に形成され、ビア6008の境界6010の底面がハンドルウェハ6002と接触するように、SOIフィルム6006の上面から埋め込み酸化物層6004を通って延在する。本実施形態では、ビア6008は、例えばドレイン領域内又はドリフト領域内など、トランジスタのN型領域内に形成される。図6Bを参照すると、N型ポリシリコンのN型導電性ビアフィルプラグ6012が、ビア6008内に形成される。ビアフィルプラグ6012は、図6Bに示されるようにビア6008を完全に満たしてもよく、又は、中央領域内にボイドを有してもよい。本実施形態の1つのバージョンでは、ビアフィルプラグ6012は、ビア6008に近接するSOIフィルム6006の平均ドーピング濃度の75パーセントから125パーセントの間の平均ドーピング濃度でドープされ得る。底面におけるビア6008の境界6010に近接するハンドルウェハ6002内に、PN接合6014が形成される。ビアフィルプラグ6012及びPN接合6014の組み合わせが、基板貫通ダイオード6016を形成する。トランジスタの動作中、ダイオード6016が逆バイアスされ得、ダイオード6016に近接するハンドルウェハ6002を空乏化させ、ダイオード6016に近接する埋め込み酸化物層6004を横切る電界を、同じ電圧で動作する基板貫通ダイオードを有さない同様の拡張ドレインMOSトランジスタに比べて低減させる。図7A及び図7Bは、第7の実施形態に従った基板貫通ダイオードの形成における段階を示す。集積回路7000は、図1Aを参照して説明したように、半導体ハンドルウェハ7002、埋め込み酸化物層7004、及びSOIフィルム7006を含むSOI基板内及び上に形成される。ハンドルウェハは第1の導電型を有し、この説明では第1の導電型はP型と想定される。基板貫通ビア7008がSOI基板内に形成され、ビア7008の境界7010の底面がハンドルウェハ7002と接触するように、SOIフィルム7006の上面から埋め込み酸化物層7004を通って延在する。本実施形態では、ビア7008は、例えばドレイン領域又はドリフト領域など、拡張ドレインMOSトランジスタのN型領域内に形成される。図7Bを参照すると、P型ポリシリコンのP型導電性ビアフィルプラグ7012が、ビア7008内に形成される。ビアフィルプラグ7012は、図7Bに示されるようにビア7008を完全に満たしてもよく、又は、中央領域内にボイドを有してもよい。本実施形態の1つのバージョンでは、ビアフィルプラグ7012は、基板貫通ビア7008に近接するSOIフィルム7006の平均ドーピング濃度の75パーセントから125パーセントの間の平均ドーピング濃度でドープされ得る。基板貫通ビア7008の側壁における境界7010に近接するSOIフィルム7006内に、PN接合7014が形成される。ビアフィルプラグ7012及びPN接合7014の組み合わせが、基板貫通ダイオード7016を形成する。拡張ドレインMOSトランジスタの動作中、ダイオード7016が逆バイアスされ得、ダイオード7016に近接するビアフィルプラグ7012及びハンドルウェハ7002を空乏化させ、ダイオード7016に近接する埋め込み酸化物層7004を横切る電界を、同じ電圧で動作する基板貫通ダイオードを有さない同様の拡張ドレインMOSトランジスタに比べて低減させる。図8A及び図8Bは、第8の実施形態に従った基板貫通ダイオードの形成における段階を示す。集積回路8000は、図1Aを参照して説明したように、半導体ハンドルウェハ8002、埋め込み酸化物層8004、及びSOIフィルム8006を含むSOI基板内及び上に形成される。ハンドルウェハは第1の導電型を有し、この説明では第1の導電型はP型と想定される。基板貫通ビア8008がSOI基板内に形成され、ビア8008の境界8010の底面がハンドルウェハ8002と接触するように、SOIフィルム8006の上面から埋め込み酸化物層8004を通って延在する。本実施形態では、ビア8008は、例えばドレイン領域内又はドリフト領域内など、拡張ドレインMOSトランジスタのN型領域内に形成される。イオン注入オペレーションが集積回路8000上で実行され、ビア8008の境界8010の底面におけるハンドルウェハ8002内にN型注入層8012を形成する。ハンドルウェハ8002内にN型注入層8012を形成する結果、底面におけるビア8008の境界8010に近接するハンドルウェハ8002内にPN接合8014が生じる。注入層8012内のドーパントが、アニールオペレーションなどの後続のサーマルオペレーションの間、活性化され得る。図8Bを参照すると、導電性ビアフィルプラグ8016がビア8008内に形成される。ビアフィルプラグ8016は、例えば、ドープされない或いはN型の、ポリシリコン又はエピタキシャルシリコンで形成され得る。SOIフィルム8006及び注入層8012からのドーパントがビアフィルプラグ8016内に拡散し得、SOIフィルム8006と注入層8012との間の導電性を向上させ得る。ビアフィルプラグ8016は、図8Bに示されるようにビア8008を完全に満たしてもよく、又は、中央領域内にボイドを有してもよい。PN接合8014は、ビアフィルプラグ8016の形成の間及び/又は後続のサーマル製造オペレーションの間、移動可能である。ビアフィルプラグ8016及びPN接合8014の組み合わせが、基板貫通ダイオード8018を形成する。拡張ドレインMOSトランジスタの動作中、ダイオード8018が逆バイアスされ得、ダイオード8018に近接するハンドルウェハ8002を空乏化させ、ダイオード8018に近接する埋め込み酸化物層8004を横切る電界を、同じ電圧で動作する基板貫通ダイオードを有さない同様の拡張ドレインMOSトランジスタに比べて低減させる。図9A~図9Dは、第9の実施形態に従った基板貫通ダイオードの形成における段階を示す。集積回路9000は、図1Aを参照して説明したように、半導体ハンドルウェハ9002、埋め込み酸化物層9004、及びSOIフィルム9006を含むSOI基板内及び上に形成される。ハンドルウェハは第1の導電型を有し、この説明では第1の導電型はP型と想定される。基板貫通ビア9008がSOI基板内に形成され、ビア9008の境界9010の底面がハンドルウェハ9002と接触するように、SOIフィルム9006の上面から埋め込み酸化物層9004を通って延在する。本実施形態では、ビア9008は、例えばドレイン領域内又はドリフト領域内など、拡張ドレインMOSトランジスタのN型領域内に形成される。誘電性ライナ9012が、基板貫通ビア9008の境界9010の側壁において、及び恐らくは底面において、形成される。誘電性ライナ9012は、例えば、二酸化シリコン、窒化酸化シリコン、窒化シリコン、又は他の誘電性材料、の1つ又は複数の層を含み得る。本実施形態の1つのバージョンでは、誘電性ライナ9012は、ビア9008の境界9010において露出された半導体材料の熱酸化によって形成され得る。別のバージョンにおいて、誘電性ライナ9012は、化学気相成長CVD、プラズマ促進化学気相成長PECVD、低圧化学気相成長LPCVD、大気圧化学気相成長APCVD、又は他の適切な誘電層形成プロセスによる誘電性材料の堆積によって形成され得る。図9Bを参照すると、境界9010の底面においてハンドルウェハ9002を露出させるように、例えばRIEによって、誘電性ライナ9012から材料が除去される。その後形成されるビアプラグからSOIフィルム9006を電気的に隔離するのに充分な誘電性ライナ9012が、境界9010の側壁上に残される。イオン注入オペレーションが集積回路9000上で実行され、境界9010の底面におけるハンドルウェハ9002内にN型注入層9014を形成する。ハンドルウェハ9002内にN型注入層9014を形成する結果、底面における基板貫通ビア9008の境界9010に近接するハンドルウェハ9002内にPN接合9016が生じる。注入層9014内のドーパントが、アニールオペレーションなどの後続のサーマルオペレーションの間、活性化され得る。図9Cを参照すると、導電性ビアフィルプラグ9018が、注入層9014との電気的に接触をするようにビア9008内に形成される。ビアフィルプラグ9018は、例えば、ポリシリコン又はタングステンなどの金属で、形成され得る。ビアフィルプラグ9018は、誘電性ライナ9012によってSOIフィルム9006から電気的に隔離される。本実施形態の1つのバージョンでは、ビアフィルプラグ9018は、図9Cに示されるように中央領域内にボイドを有してもよい。他のバージョンにおいて、ビアフィルプラグ9018は、図9Dに示されるようにビア9008を完全に満たしてもよい。PN接合9016は、ビアフィルプラグ9018の形成の間及び/又は後続のサーマル製造オペレーションの間、移動可能である。ビアフィルプラグ9018、誘電性ライナ9012、及びPN接合9016の組み合わせが、基板貫通ダイオード9020を形成する。拡張ドレインMOSトランジスタの動作中、ダイオード9020が逆バイアスされ得、ダイオード9020に近接するハンドルウェハ9002を空乏化させ、ダイオード9020に近接する埋め込み酸化物層9004を横切る電界を、同じ電圧で動作する基板貫通ダイオードを有さない同様の拡張ドレインMOSトランジスタに比べて低減させる。ビアフィルプラグ9018をSOIフィルム9006から電気的に隔離されるように形成することで、ダイオード9020に近接するSOIフィルム9006とは異なる電圧でダイオード9020にバイアスをかけることが可能となり得る。ダイオード9020上の電圧は、基板貫通ダイオード9020に近接する埋め込み酸化物層9004を横切る電界をさらに低減するように調整可能である。図10及び図11は、実施形態に従って形成された基板貫通ダイオードを備える拡張ドレインMOSトランジスタを含む集積回路を示す。図10を参照すると、集積回路10000がN型領域10002を含む。拡張ドレインMOSトランジスタがNチャネルである本実施形態の1つのバージョンでは、N型領域10002は拡張ドレインMOSトランジスタのドレイン領域であり得る。拡張ドレインMOSトランジスタがPチャネルである本実施形態の1つのバージョンでは、N型領域10002は拡張ドレインMOSトランジスタのボディ領域であり得る。1つ又は複数の細長い基板貫通ダイオード10004が、例えば前述の実施形態のうちの1つに従って、N型領域10002内に形成される。細長い基板貫通ダイオード10004は、2:1より大きい長さ対幅の比を有する。図11を参照すると、集積回路11000がN型領域11002を含む。1つ又は複数のほぼ等辺のequilateral基板貫通ダイオード11004が、例えば前述の実施形態のうちの1つに従って、N型領域11002内に形成される。ほぼ等辺の基板貫通ダイオード11004は、1.25:1より小さい長さ対幅の比を有する。前述の実施形態に従って、他の長さ対幅の比、及び/又は円、楕円、L形、又は十字などの他の形状を有する基板貫通ダイオードが形成可能であることを理解されよう。図12及び図13は、実施形態に従った基板貫通ダイオードを備える拡張ドレインMOSトランジスタを含む集積回路を示す。図12を参照すると、集積回路12000が、図1Aを参照して説明したように、半導体ハンドルウェハ12002、埋め込み酸化物層12004、及びSOIフィルム12006を含むSOI基板内及び上に形成される。ハンドルウェハは第1の導電型を有し、この説明では第1の導電型はP型と想定される。N型ドレイン領域12008が、両側にP型ボディ領域12018が配置されて、対称Nチャネル拡張ドレインMOSトランジスタ12010内のSOIフィルム12006内に形成される。N型ドレインコンタクト拡散領域12012が、ドレイン領域12008内に形成される。MOSゲート12014が、ドレイン領域12008に近接する拡張ドレインMOSトランジスタ12010のボディ領域12018内のチャネル領域の上の、SOIフィルム12006上のゲート誘電層上に形成される。N型ソース領域12016が、MOSゲート12014に近接しドレイン領域12008の反対側の、ボディ領域12018内のSOIフィルム12006内に形成される。P型ボディコンタクト拡散領域12020がボディ領域12018内に形成される。PN接合を介してハンドルウェハ12002との電気的接触をするために、例えば前述の実施形態のうちの1つに従って、1つ又は複数の基板貫通ダイオード12022がドレイン領域12008内に形成される。ハンドルウェハ12002との電気的接触をするように、埋め込み酸化物層12004を介してMOSトランジスタ12010の外側でSOIフィルム12006内に、1つ又は複数の基板貫通コンタクト12024が形成され得る。基板貫通コンタクト12024は、SOIフィルム12006を介し、埋め込み酸化物層12004を介して延在するコンタクトビア内に形成される。基板貫通コンタクト12024は、ハンドルウェハ12002と接触している図12内の濃い影で示す導電性材料を含む。1つ又は複数の深い隔離トレンチ12026が、MOSトランジスタ12010の外側で恐らくは埋め込み酸化物層12004を介して、深い隔離トレンチ12026のいずれかの側でSOIフィルム12004の一部を電気的に隔離するように、SOIフィルム12006内に形成され得る。深い隔離トレンチ12026は、電気的隔離を提供するために二酸化シリコンなどの誘電性材料で満たされた隔離トレンチ内に形成される。基板貫通ダイオード12022のための基板貫通ビア、基板貫通コンタクト12024のためのコンタクトビア、及び/又は深い隔離トレンチ12026のための隔離トレンチは、同時に形成可能であり、これによって集積回路12000の製造コストを有利に低減させることができる。ダイオード12022のためのビアフィルプラグ、及びコンタクト12024のための導電性材料も、同時に形成可能である。図13を参照すると、集積回路13000が、図1Aを参照して説明したように、半導体ハンドルウェハ13002、埋め込み酸化物層13004、及びSOIフィルム13006を含むSOI基板内及び上に形成される。ハンドルウェハは第1の導電型を有し、この説明では第1の導電型はP型と想定される。N型ボディ領域13008が、両側にP型ドレイン領域13018が配置されて、対称Pチャネル拡張ドレインMOSトランジスタ13010内のSOIフィルム13006内に形成される。N型ボディコンタクト拡散領域13012が、ボディ領域13008内に形成される。MOSゲート13014が、ドレイン領域13018に近接する拡張ドレインMOSトランジスタ13010のボディ領域13008内のチャネル領域の上の、SOIフィルム13006上のゲート誘電層上に形成される。P型ソース領域13016が、MOSゲート13014に近接しドレイン領域13018の反対側の、N型ボディ領域13008内のSOIフィルム13006内に形成される。P型ドレインコンタクト拡散領域13020が、ドレイン領域13018内に形成される。1つ又は複数の基板貫通ダイオード13022が、PN接合を介してハンドルウェハ13002との電気的接触をするために、例えば前述の実施形態のうちの1つに従って、ボディ領域13008内に形成される。1つ又は複数の基板貫通コンタクト13024が、ハンドルウェハ13002との電気的接触をするように、埋め込み酸化物層13004を介してMOSトランジスタ13010の外側でSOIフィルム13006内に形成される。1つ又は複数の深い隔離トレンチ13026が、深い隔離トレンチ13026のいずれかの側でSOIフィルム13004の一部を電気的に隔離するように、MOSトランジスタ13010の外側で恐らくは埋め込み酸化物層13004を介して、SOIフィルム13006内に形成され得る。基板貫通ダイオード13022のための基板貫通ビア、基板貫通コンタクト13024のためのコンタクトビア、及び/又は深い隔離トレンチ13026のための隔離トレンチは、同時に形成可能である。基板貫通ダイオード13022のためのビアフィルプラグ、及び基板貫通コンタクト13024のための導電性材料も、同時に形成可能である。本発明に関連する当業者であれば、本発明の特許請求の範囲内で、説明した実施形態に対する変更が成され得ること、及び他のさらなる実施形態を実現することを理解されよう。