"第1の出力チャンネルへ高解像度映像信号を出力し、第2の出力チャンネルへ標準解像度映像信号を出力するマルチ映像出力装置において、高解像度映像信号が圧縮された第1の圧縮データと、前記第1の圧縮データと連続して供給され、標準解像度映像信号が圧縮された第2の圧縮データと、を含む映像データを受信し、前記第1の圧縮データと前記第2の圧縮データとを分離して出力する受信回路と、前記受信回路から供給される前記第1の圧縮データをデコードし、高解像度映像信号を作成する第1のデコーダと、前記第1の出力チャンネルへ信号を出力する場合、前記第1のデコーダで作成された高解像度映像信号を保持し、前記保持した高解像度映像信号を指定された遅延量だけ遅らせて出力し、前記第2の出力チャンネルへ信号を出力する場合、前記作成された高解像度映像信号を遅延なく出力する第1のバッファと、前記受信回路から供給される前記第2の圧縮データをデコードし、標準解像度映像信号を作成する第2のデコーダと、前記第2の出力チャンネルへ信号を出力する場合、前記第2のデコーダで作成された標準解像度映像信号を保持し、前記保持した標準解像度映像信号を指定された遅延量だけ遅らせて出力し、前記第1の出力チャンネルへ信号を出力する場合、前記作成された標準解像度映像信号を遅延なく出力する第2のバッファと、前記第1の出力チャンネルへ信号を出力する場合、前記第2のバッファから遅延なく供給された前記標準解像度映像信号を高解像度へアップコンバートし、前記第2の出力チャンネルへ信号を出力する場合、前記第1のバッファから遅延なく読み出された前記高解像度映像信号を標準解像度へダウンコンバートする変換部と、前記第1の出力チャンネルへ信号を出力する場合、前記第1のバッファから遅れて読み出された高解像度映像信号と、前記アップコンバート後の信号とを前記第1の出力チャンネルへ出力する第1の出力部と、前記第2の出力チャンネルへ信号を出力する場合、前記ダウンコンバート後の信号と、前記第2のバッファから遅れて読み出された標準解像度映像信号とを前記第2の出力チャンネルへ出力する第2の出力部と、前記第1の出力チャンネルへ信号を出力する場合、前記第1のバッファに対して、前記アップコンバートにかかる処理時間分を前記遅延量として指定し、前記第2の出力チャンネルへ信号を出力する場合、前記第2のバッファに対して、前記ダウンコンバートにかかる処理時間分を前記遅延量として指定する制御部とを具備することを特徴とするマルチ映像出力装置。前記高解像度映像信号は、第1及び第2の高解像度映像信号を含み、前記第1の圧縮データは、第1及び第2の高解像度圧縮データを含み、前記第1の高解像度映像信号は、前記第1の出力チャンネルへ出力され、前記受信回路は、前記第1の高解像度圧縮データと、前記第1の高解像度圧縮データと連続して供給される第2の高解像度圧縮データと、を含む映像データを受信し、前記第1の高解像度圧縮データと前記第2の高解像度圧縮データとを分離して出力し、前記第1のデコーダは、前記受信回路から供給される前記第1の高解像度圧縮データをデコードし、第1の高解像度映像信号を作成し、前記第1のバッファは、前記第1の出力チャンネルへ信号を出力する場合、前記第1のデコーダで作成された第1の高解像度映像信号を保持し、前記保持した第1の高解像度映像信号を指定された遅延量だけ遅らせて出力し、前記第2のデコーダは、前記受信回路から供給される前記第2の高解像度圧縮データをデコードし、第2の高解像度映像信号を作成し、前記第2のバッファは、前記第1の出力チャンネルへ信号を出力する場合、前記第2のデコーダで作成された第2の高解像度映像信号を遅延なく出力し、前記変換部は、前記第1の出力チャンネルへ信号を出力する場合、前記第2のバッファから遅延なく読み出された第2の高解像度映像信号を第1の高解像度へクロスコンバートし、前記第1の出力部は、前記第1の出力チャンネルへ信号を出力する場合、前記第1のバッファから遅れて読み出された第1の高解像度映像信号と、前記クロスコンバート後の信号とを前記第1の出力チャンネルへ出力し、前記制御部は、前記第1の出力チャンネルへ信号を出力する場合、前記第1のバッファに対して、前記クロスコンバートにかかる処理時間分を前記遅延量として指定することを特徴とする請求項1記載のマルチ映像出力装置。前記変換部から出力される第2の高解像度の信号及び前記第2のバッファから出力される前記第2の高解像度映像信号を第3の出力チャンネルへ出力する第3の出力部をさらに具備することを特徴とする請求項2記載のマルチ映像出力装置。第1の出力チャンネルへ高解像度映像信号を出力し、第2の出力チャンネルへ標準解像度映像信号を出力するマルチ映像出力装置において、高解像度映像信号が圧縮された第1の圧縮データと、前記第1の圧縮データと連続して供給され、標準解像度映像信号が圧縮された第2の圧縮データと、を含む映像データを受信し、前記第1の圧縮データと前記第2の圧縮データとを分離して出力する受信回路と、前記第1の出力チャンネルへ信号を出力する場合、前記受信回路から供給される前記第1の圧縮データを保持し、前記保持した第1の圧縮データを指定された遅延量だけ遅らせて出力し、前記第2の出力チャンネルへ信号を出力する場合、前記供給される第1の圧縮データを遅延なく出力する第1のバッファと、前記第1のバッファから遅れて供給される第1の圧縮データをデコードし、遅延有り高解像度映像信号を作成し、前記第1のバッファから遅延なく供給される第1の圧縮データをデコードし、遅延無し高解像度映像信号を作成する第1のデコーダと、前記第2の出力チャンネルへ信号を出力する場合、前記受信回路から供給される前記第2の圧縮データを保持し、前記保持した第2の圧縮データを指定された遅延量だけ遅らせて出力し、前記第1の出力チャンネルへ信号を出力する場合、前記供給された第2の圧縮データを遅延なく出力する第2のバッファと、前記第2のバッファから遅れて供給される第2の圧縮データをデコードし、遅延有り標準解像度映像信号を作成し、前記第2のバッファから遅延なく供給される第2の圧縮データをデコードし、遅延無し標準解像度映像信号を作成する第2のデコーダと、前記第1の出力チャンネルから信号を出力する場合、前記第2のデコーダから供給される遅延無し標準解像度映像信号を高解像度へアップコンバートし、前記第2の出力チャンネルから信号を出力する場合、前記第1のデコーダから供給される遅延無し高解像度映像信号を標準解像度へダウンコンバートする変換部と、前記第1の出力チャンネルへ信号を出力する場合、前記第1のデコーダから供給される遅延有り高解像度映像信号と、前記アップコンバート後の信号とを前記第1の出力チャンネルへ出力する第1の出力部と、前記第2の出力チャンネルへ信号を出力する場合、前記ダウンコンバート後の信号と、前記第2のデコーダから供給される遅延有り標準解像度映像信号とを前記第2の出力チャンネルへ出力する第2の出力部と、前記第1の出力チャンネルへ信号を出力する場合、前記第1のバッファに対して、前記アップコンバートにかかる処理時間分を前記遅延量として指定し、前記第2の出力チャンネルへ信号を出力する場合、前記第2のバッファに対して、前記ダウンコンバートにかかる処理時間分を前記遅延量として指定する制御部とを具備することを特徴とするマルチ映像出力装置。前記高解像度映像信号は、第1及び第2の高解像度映像信号を含み、前記第1の圧縮データは、第1及び第2の高解像度圧縮データを含み、前記第1の高解像度映像信号は、前記第1の出力チャンネルへ出力され、前記受信回路は、前記第1の高解像度圧縮データと、前記第1の高解像度圧縮データと連続して供給される第2の高解像度圧縮データと、を含む映像データを受信し、前記第1の高解像度圧縮データと前記第2の高解像度圧縮データとを分離して出力し、前記第1のバッファは、前記第1の出力チャンネルへ信号を出力する場合、前記受信回路から供給される前記第1の高解像度圧縮データを保持し、前記保持した第1の高解像度圧縮データを指定された遅延量だけ遅らせて出力し、前記第1のデコーダは、前記第1のバッファから供給される第1の高解像度圧縮データをデコードし、第1の高解像度映像信号を作成し、前記第2のバッファは、前記第1の出力チャンネルへ信号を出力する場合、前記受信回路から供給される前記第2の高解像度圧縮データを遅延なく出力し、前記第2のデコーダは、前記第2のバッファから供給される前記第2の高解像度圧縮データをデコードし、第2の高解像度映像信号を作成し、前記変換部は、前記第1の出力チャンネルへ信号を出力する場合、前記第2のデコーダで作成された第2の高解像度映像信号を第1の高解像度へクロスコンバートし、前記第1の出力部は、前記第1の出力チャンネルへ信号を出力する場合、前記第1のデコードで作成された前記第1の高解像度映像信号と、前記クロスコンバート後の信号とを前記第1の出力チャンネルへ出力し、前記制御部は、前記第1の出力チャンネルへ信号を出力する場合、前記第1のバッファに対して、前記クロスコンバートにかかる処理時間分を前記遅延量として指定することを特徴とする請求項4記載のマルチ映像出力装置。前記変換部から出力される第2の高解像度の信号及び前記第2のデコーダから出力される前記第2の高解像度映像信号を第3の出力チャンネルへ出力する第3の出力部をさらに具備することを特徴とする請求項5記載のマルチ映像出力装置。以上のように、従来の映像出力装置では、映像信号の解像度を変換する際に遅延が生じ、この遅延を解消するには煩雑な制御が必要であるという問題がある。そこで、目的は、煩雑な制御が無くても、解像度を変換する際に生じる遅延を解消することが可能なマルチ映像出力装置を提供することにある。実施形態によれば、第1の出力チャンネルへ高解像度映像信号を出力し、第2の出力チャンネルへ標準解像度映像信号を出力するマルチ映像出力装置は、受信回路、第1及び第2のデコーダ、第1及び第2のバッファ、変換部、第1及び第2の出力部及び制御部を具備する。受信回路は、高解像度映像信号が圧縮された第1の圧縮データと、前記第1の圧縮データと連続して供給され、標準解像度映像信号が圧縮された第2の圧縮データと、を含む映像データを受信し、前記第1の圧縮データと前記第2の圧縮データとを分離して出力する。第1のデコーダは、前記受信回路から供給される前記第1の圧縮データをデコードし、高解像度映像信号を作成する。第1のバッファは、前記第1の出力チャンネルへ信号を出力する場合、前記第1のデコーダで作成された高解像度映像信号を保持し、前記保持した高解像度映像信号を指定された遅延量だけ遅らせて出力し、前記第2の出力チャンネルへ信号を出力する場合、前記作成された高解像度映像信号を遅延なく出力する。第2のデコーダは、前記受信回路から供給される前記第2の圧縮データをデコードし、標準解像度映像信号を作成する。第2のバッファは、前記第2の出力チャンネルへ信号を出力する場合、前記第2のデコーダで作成された標準解像度映像信号を保持し、前記保持した標準解像度映像信号を指定された遅延量だけ遅らせて出力し、前記第1の出力チャンネルへ信号を出力する場合、前記作成された標準解像度映像信号を遅延なく出力する。変換部は、前記第1の出力チャンネルへ信号を出力する場合、前記第2のバッファから遅延なく供給された前記標準解像度映像信号を高解像度へアップコンバートし、前記第2の出力チャンネルへ信号を出力する場合、前記第1のバッファから遅延なく読み出された前記高解像度映像信号を標準解像度へダウンコンバートする。第1の出力部は、前記第1の出力チャンネルへ信号を出力する場合、前記第1のバッファから遅れて読み出された高解像度映像信号と、前記アップコンバート後の信号とを前記第1の出力チャンネルへ出力する。第2の出力部は、前記第2の出力チャンネルへ信号を出力する場合、前記ダウンコンバート後の信号と、前記第2のバッファから遅れて読み出された標準解像度映像信号とを前記第2の出力チャンネルへ出力する。制御部は、前記第1の出力チャンネルへ信号を出力する場合、前記第1のバッファに対して、前記アップコンバートにかかる処理時間分を前記遅延量として指定し、前記第2の出力チャンネルへ信号を出力する場合、前記第2のバッファに対して、前記ダウンコンバートにかかる処理時間分を前記遅延量として指定する。以下、実施の形態について、図面を参照して説明する。第1の実施形態図1は、第1の実施形態に係るマルチ映像出力装置10の機能構成を示すブロック図である。図1に示すマルチ映像出力装置10は、例えば、ビデオサーバ内に設けられ、ビデオサーバに設けられるメモリと、イーサネット登録商標等により接続する。マルチ映像出力装置10は、メモリから読み出される映像データを受信する。ここで、映像データは、高解像度HighDefinition:HD映像信号がエンコードされたHD映像データと、標準解像度StandardDefinition:SD映像信号がエンコードされたSD映像データとが、放送スケジュールに従った順序で配列されて成る。HD映像データには、1080iに準拠したデータと、720pに準拠したデータとが含まれる。以下では、1080iに準拠したデータをHD映像データ1と称し、720pに準拠したデータをHD映像データ2と称する。マルチ映像出力装置10は、受信回路11、第1のデコーダ12、第2のデコーダ13、第1のバッファ14、第2のバッファ15、第1の切替部16、第2の切替部17、変換部18、第1の出力切替部19、第2の出力切替部110及び制御部111を具備する。受信回路11は、供給される映像データに対して受信処理を施し、映像データを装置内の形式に応じたデータに変換する。受信回路11は、異なる解像度の映像データが連続して供給される場合、各解像度の映像データを異なるデコーダへ出力する。第1のデコーダ12は、受信回路11から供給される映像データを、供給される映像データのエンコード方式に応じた方式でデコードし、映像信号を作成する。例えば、第1のデコーダ12は、HD映像データ1が供給された場合、HD映像データ1のエンコード方式に応じた方式で供給されたHD映像データ1をデコードし、HD映像信号1を作成する。また、第1のデコーダ12は、HD映像データ2が供給された場合、HD映像データ2のエンコード方式に応じた方式でHD映像データ2をデコードし、HD映像信号2を作成する。第1のデコーダ12は、SD映像データが供給された場合、SD映像データのエンコード方式に応じた方式でSD映像データをデコードし、SD映像信号を作成する。第1のデコーダ12は、デコード処理により作成した映像信号を第1のバッファ14へ出力する。第2のデコーダ13は、第1のデコーダ12と同様に、受信回路11から供給される映像データを、供給される映像データのエンコード方式に応じた方式でデコードし、映像信号を作成する。第2のデコーダ13は、デコード処理により作成した映像信号を第2のバッファ15へ出力する。第1のバッファ14は、第1のデコーダ12からの映像信号を保持する。第1のバッファ14は、制御部111からの第1の読出し制御に従って、保持する映像信号を第1及び第2の切替部16,17へ出力する。第2のバッファ15は、第2のデコーダ13からの映像信号を保持する。第2のバッファ15は、制御部111からの第2の読出し制御に従って、保持する映像信号を第1及び第2の切替部16,17へ出力する。第1の切替部16は、第1のバッファ14からの映像信号と、第2のバッファ15からの映像信号とのうちいずれかを、制御部111からの第1の切替制御に従って選択的に、第1及び第2の出力切替部19,110へ出力する。第2の切替部17は、第1のバッファ14からの映像信号と、第2のバッファ15からの映像信号とのうちいずれかを、制御部111からの第2の切替制御に従って、変換部18へ選択的に出力する。変換部18は、第2の切替部17から映像信号が供給されると、制御部111からの指示制御に従い、供給された映像信号に対して、アップコンバート、ダウンコンバート又はクロスコンバートを行う。変換部18は、変換処理後の信号を、第1及び第2の出力切替部19,110へ出力する。第1の出力切替部19は、HD映像信号1を出力するための第1の出力チャンネルと接続する。第1の出力切替部19は、第1の切替部16からの映像信号と、変換部18からの映像信号とを受け取る。第1の出力切替部19は、受け取った映像信号の出力を、制御部111からの第1の出力制御に従ったタイミングで切り替える。これにより、第1の出力チャンネルには、HD映像信号1がシームレスに出力されることとなる。第2の出力切替部110は、SD映像信号を出力するための第2の出力チャンネルと接続する。第2の出力切替部110は、第1の切替部16からの映像信号と、変換部18からの映像信号とを受け取る。第2の出力切替部110は、受け取った映像信号の出力を、制御部111からの第2の出力制御に従ったタイミングで切り替える。これにより、第2の出力チャンネルには、SD映像信号がシームレスに出力されることとなる。制御部111は、例えばマイクロプロセッサからなるCPUCentralProcessingUnitを備えたもので、第1のバッファ14、第2のバッファ15、第1の切替部16、第2の切替部17、変換部18、第1の出力切替部19及び第2の出力切替部110の制御を行う。以下、放送局内に設置されるビデオサーバを例に、制御部111の動作を説明する。図2は、放送局の機能構成の例を示す図である。図2に示すように、放送局内には、ビデオサーバ100、自動番組送出制御部APC200及び局内時計201が設置される。APC200は、放送スケジュールに基づいて作成されたプレイリストを参照し、局内時計201により示される時刻が、プレイリストに記載される時刻に達すると、その時刻に再生すべき番組素材を再生するように、ビデオサーバ100に対して指示を出す。ビデオサーバ100に設置される再生制御部30は、APC200からの指示に応じて、メモリ20から映像データを読み出す。再生制御装置30は、マルチ映像出力装置10に対して、読み出した映像データを再生するように再生制御を行う。このとき、再生制御部30からの再生制御により、メモリ20から読み出された映像データの解像度、及び、映像信号を出力する出力チャンネルが通知される。制御部111は、メモリ20から読み出された映像データが、通知された出力チャンネルから出力されるように、第1及び第2のバッファ14,15に対して第1及び第2の読出し制御を行い、第1及び第2の切替部16,17に対して第1及び第2の切替制御を行い、変換部18に対して指示制御を行い、第1及び第2の出力切替部19,110に対して第1及び第2の出力制御を行う。次に、以上のように構成されたマルチ映像出力装置10による映像信号の出力処理を説明する。図3は、HD映像データ1とSD映像データとが連続してメモリから読み出され、これらが、第1の出力チャンネルからシームレスに出力される際の、各構成要素から出力される映像信号を示す模式図である。まず、第1のデコーダ12は、HD映像データ1を受信し、受信したHD映像データ1をデコードし、HD映像信号1を作成する。第1のデコーダ12は、作成したHD映像信号1を第1のバッファ14へ出力する。図3によれば、1フレーム目から3フレーム目まで、第1のデコーダ12からHD映像信号1が出力される。第2のデコーダ13は、SD映像データを受信し、受信したSD映像データをデコードし、SD映像信号を作成する。第2のデコーダ13は、作成したSD映像信号を第2のバッファ15へ出力する。図3によれば、4フレーム目から9フレーム目まで、第2のデコーダ13からSD映像信号が出力される。制御部111は、HD映像信号1とSD映像信号とを第1の出力チャンネルから出力する旨の再生制御を受けると、SD映像信号をアップコンバートするように、変換部18に対して指示制御を行う。制御部111は、SD映像信号をアップコンバートするのにかかる処理時間分である2フレーム分だけ遅らせてHD映像信号1を読み出すように、第1のバッファ14に対して第1の読出し制御を行う。また、制御部111は、SD映像信号を受信後すぐに読み出すように、第2のバッファ15に対して第2の読出し制御を行う。第1のバッファ14は、第1の読出し制御に従って、2フレームだけ遅らせた3フレーム目から5フレーム目で、HD映像信号1を第1及び第2の切替部16,17へ出力する。第2のバッファ15は、第2の読出し制御に従って、4フレーム目から9フレーム目で、SD映像信号を第1及び第2の切替部16,17へ出力する。制御部111は、HD映像信号1を第1及び第2の出力切替部19,110へ出力するように、第1の切替部16に対して第1の切替制御を行う。また、制御部111は、SD映像信号を変換部18へ出力するように、第2の切替部17に対して第2の切替制御を行う。第1の切替部16は、第1の切替制御に従い、受信したHD映像信号1及びSD映像信号のうち、HD映像信号1を第1及び第2の出力切替部19,110へ出力する。第2の切替部17は、第2の切替制御に従い、受信したHD映像信号1及びSD映像信号のうち、SD映像信号を変換部18へ出力する。変換部18は、第2の切替部17からのSD映像信号をアップコンバートし、6フレーム目から11フレーム目で、アップコンバート後の信号を第1及び第2の出力切替部19,110へ出力する。ここで、アップコンバートによりかかる処理時間は2フレームである。制御部111は、第1の切替部16からのHD映像信号1の後に、変換部18からの信号を出力するように、第1の出力切替部19に対して第1の出力制御を行う。また、制御部111は、信号を出力しないように、第2の出力切替部110に対して第2の出力制御を行う。第1の出力切替部19は、第1の出力制御に従い、HD映像信号1の後に、アップコンバート後の信号を出力するように、接続を切り替える。第2の出力制御部110は、第2の出力制御に従い、信号を出力しない。このように、第1のバッファ14からHD映像信号1を読み出すタイミングを2フレームだけ遅らせているため、3フレーム目から5フレーム目までのHD映像信号1と、6フレーム目から11フレーム目までのアップコンバート後の信号とをシームレスに繋げて出力することが可能となる。従来では、アップコンバートされるSD映像データが、HD映像データ1よりも先にマルチ映像出力装置10へ供給されるように、プレイリストを作成しなければならず、制御が煩雑であった。これに対して、本実施形態に係るマルチ映像出力装置10は、制御部111の制御によりアップコンバートによる信号の遅延を解消することが可能であるため、従来必要であった複雑な制御が不要となる。図4は、HD映像データ1とSD映像データとが連続してメモリから読み出され、これらが、第2の出力チャンネルからシームレスに出力される際の、各構成要素から出力される映像信号を示す模式図である。まず、第1のデコーダ12は、HD映像データ1をデコードし、デコードにより作成されたHD映像信号1を第1のバッファ14へ出力する。図4によれば、1フレーム目から3フレーム目まで、第1のデコーダ12からHD映像信号1が出力される。第2のデコーダ13は、SD映像データをデコードし、デコードにより作成されたSD映像信号を第2のバッファ15へ出力する。図4によれば、4フレーム目から9フレーム目まで、第2のデコーダ13からSD映像信号が出力される。制御部111は、HD映像信号1とSD映像信号とを第2の出力チャンネルから出力する旨の再生制御を受けると、HD映像信号1をダウンコンバートするように、変換部18に対して指示制御を行う。制御部111は、HD映像信号1をダウンコンバートするのにかかる処理時間分である2フレーム分だけ遅らせてSD映像信号を読み出すように、第2のバッファ15に対して第2の読出し制御を行う。また、制御部111は、HD映像信号1を受信後すぐに読み出すように、第1のバッファ14に対して第1の読出し制御を行う。第1のバッファ14は、第1の読出し制御に従って、1フレーム目から3フレーム目で、HD映像信号1を第1及び第2の切替部16,17へ出力する。第2のバッファ15は、第2の読出し制御に従って、SD映像信号を2フレームだけ遅らせた6フレーム目から11フレーム目で、第1及び第2の切替部16,17へ出力する。制御部111は、SD映像信号を第1及び第2の出力切替部19,110へ出力するように、第1の切替部16に対して第1の切替制御を行う。また、制御部111は、HD映像信号1を変換部18へ出力するように、第2の切替部17に対して第2の切替制御を行う。第1の切替部16は、第1の切替制御に従い、受信したHD映像信号1及びSD映像信号のうち、SD映像信号を第1及び第2の出力切替部19,110へ出力する。第2の切替部17は、第2の切替制御に従い、受信したHD映像信号1及びSD映像信号のうち、HD映像信号1を変換部18へ出力する。変換部18は、第2の切替部17からのHD映像信号1をダウンコンバートし、3フレーム目から5フレーム目で、ダウンコンバート後の信号を第1及び第2の出力切替部19,110へ出力する。ここで、ダウンコンバートによりかかる処理時間は2フレームである。制御部111は、変換部18からの信号の後に、第1の切替部16からのSD映像信号を出力するように、第2の出力切替部110に対して第2の出力制御を行う。また、制御部111は、信号を出力しないように、第1の出力切替部19に対して第1の出力制御を行う。第1の出力切替部19は、第1の出力制御に従い、信号を出力しない。第2の出力制御部110は、第2の出力制御に従い、ダウンコンバート後の信号の後に、SD映像信号を出力するように、接続を切り替える。このように、第2のバッファ15からSD映像信号を読み出すタイミングを2フレームだけ遅らせているため、3フレーム目から5フレーム目までのダウンコンバート後の信号と、6フレーム目から11フレーム目までのSD映像信号とをシームレスに繋げて出力することが可能となる。従来では、ダウンコンバートされるHD映像データ1が、SD映像データよりも先にマルチ映像出力装置10へ供給されるように、プレイリストを作成しなければならず、制御が煩雑であった。これに対して、本実施形態に係るマルチ映像出力装置10は、制御部111の制御によりダウンコンバートによる信号の遅延を解消することが可能であるため、従来必要であった複雑な制御が不要となる。なお、図3と図4の例を別々に説明したが、同時に行うようにしてもよい。その場合、変換部18は、パイプライン的にダウンコンバートとアップコンバートとを行う。すなわち、変換部18は、1フレーム目から3フレーム目まではHD映像信号1を受信してダウンコンバートを行い、4フレーム目から9フレーム目まではSD映像信号を受信してアップコンバートを行う。ダウンコンバートされた信号は3フレーム目から5フレーム目まで出力され、アップコンバートされた信号は6フレーム目から11フレーム目まで出力される。このようにして、第1の出力チャンネルからはHD映像信号が出力され、第2の出力チャンネルからはSD映像信号が出力されるため、両方のチャンネルから継続的に映像信号を出力することができる。図5は、HD映像データ1とHD映像データ2とが連続してメモリから読み出され、これらが、第1の出力チャンネルからシームレスに出力される際の、各構成要素から出力される映像信号を示す模式図である。まず、第1のデコーダ12は、HD映像データ1をデコードし、デコードにより作成されたHD映像信号1を、1フレーム目から3フレーム目で第1のバッファ14へ出力する。第2のデコーダ13は、HD映像データ2をデコードし、デコードにより作成されたHD映像信号2を、4フレーム目から9フレーム目で第2のバッファ15へ出力する。制御部111は、HD映像信号1とHD映像信号2とを第1の出力チャンネルから出力する旨の再生制御を受けると、HD映像信号2をクロスコンバートするように、変換部18に対して指示制御を行う。制御部111は、HD映像信号2をクロスコンバートするのにかかる処理時間分である1フレーム分だけ遅らせてHD映像信号1を読み出すように、第1のバッファ14に対して第1の読出し制御を行う。また、制御部111は、HD映像信号2を受信後すぐに読み出すように、第2のバッファ15に対して第2の読出し制御を行う。第1のバッファ14は、第1の読出し制御に従って、HD映像信号1を1フレームだけ遅らせた2フレーム目から4フレーム目で、第1及び第2の切替部16,17へ出力する。第2のバッファ15は、第2の読出し制御に従って、SD映像信号を4フレーム目から9フレーム目で第1及び第2の切替部16,17へ出力する。制御部111は、HD映像信号1を第1及び第2の出力切替部19,110へ出力するように、第1の切替部16に対して第1の切替制御を行う。また、制御部111は、HD映像信号2を変換部18へ出力するように、第2の切替部17に対して第2の切替制御を行う。第1の切替部16は、第1の切替制御に従い、受信したHD映像信号1及びHD映像信号2のうち、HD映像信号1を第1及び第2の出力切替部19,110へ出力する。第2の切替部17は、第2の切替制御に従い、受信したHD映像信号1及びHD映像信号2のうち、HD映像信号2を変換部18へ出力する。変換部18は、第2の切替部17からのHD映像信号2をクロスコンバートし、5フレーム目から10フレーム目で、クロスコンバート後の信号を第1及び第2の出力切替部19,110へ出力する。ここで、クロスコンバートによりかかる処理時間は1フレームである。制御部111は、第1の切替部16からのHD映像信号1の後に、変換部18からの信号を出力するように、第1の出力切替部19に対して第1の出力制御を行う。また、制御部111は、信号を出力しないように、第2の出力切替部110に対して第2の出力制御を行う。第1の出力切替部19は、第1の出力制御に従い、HD映像信号1の後に、クロスコンバート後の信号を出力するように、接続を切り替える。第2の出力制御部110は、第2の出力制御に従い、信号を出力しない。このように、第1のバッファ14からHD映像信号1を読み出すタイミングを1フレームだけ遅らせているため、2フレーム目から4フレーム目までのHD映像信号1と、5フレーム目から10フレーム目までのクロスコンバート後の信号とをシームレスに繋げて出力することが可能となる。従来では、クロスコンバートされるHD映像データ2が、HD映像データ1よりも先にマルチ映像出力装置10へ供給されるように、プレイリストを作成しなければならず、制御が煩雑であった。これに対して、本実施形態に係るマルチ映像出力装置10は、制御部111の制御によりクロスコンバートによる信号の遅延を解消することが可能であるため、従来必要であった複雑な制御が不要となる。すなわち、映像信号の繋ぎ箇所の前後で解像度が異なる場合でも、個々の解像度毎に映像信号の供給タイミングを考慮しなくてよい。以上のように、第1の実施形態では、マルチ映像出力装置10の制御部111により、第1及び第2のバッファ14,15から映像信号を読み出すタイミングを制御するようにしている。このため、映像出力装置へ映像データが供給されるタイミングをAPCにより制御する必要はない。つまり、マルチ映像出力装置10へ映像データが供給されるタイミングは、第1及び第2の出力切替部19,110で映像信号を切り替えるタイミングと同じで良いこととなる。また、第1の実施形態では、マルチ映像出力装置10の制御部111により、第1及び第2のバッファ14,15から映像信号を読み出すタイミングを制御するため、第1及び第2のバッファ14,15にどのような解像度の映像信号が入力されても、早急に対応することが可能となる。また、第1及び第2のバッファ14,15に供給される映像信号の解像度が頻繁に切り替えられる場合であっても、その変化に対応することが可能となる。したがって、本実施形態に係るマルチ映像出力装置10によれば、煩雑な制御が無くても、解像度を変換する際に生じる遅延を解消することが可能なマルチ映像出力装置を提供することができる。第2の実施形態図6は、第2の実施形態に係るマルチ映像出力装置40の機能構成を示すブロック図である。図6に示すマルチ映像出力装置40は、受信回路11、第1のバッファ41、第2のバッファ42、第1のデコーダ43、第2のデコーダ44、第1の切替部16、第2の切替部17、変換部18、第1の出力切替部19、第2の出力切替部110及び制御部45を具備する。第1のバッファ41は、受信回路11から供給される映像データを保持する。第1のバッファ41は、制御部45からの第1の読出し制御に従って、保持する映像データを第1のデコーダ43へ出力する。第2のバッファ42は、受信回路11から供給される映像データを保持する。第2のバッファ42は、制御部45からの第2の読出し制御に従って、保持する映像データを第2のデコーダ44へ出力する。第1のデコーダ43は、第1のバッファ41からの映像データを、供給される映像データのエンコード方式に応じた方式でデコードし、映像信号を作成する。第1のデコーダ43は、デコード処理により作成した映像信号を第1及び第2の切替部16,17へ出力する。第2のデコーダ44は、第2のバッファ42からの映像データを、供給される映像データのエンコード方式に応じた方式でデコードし、映像信号を作成する。第2のデコーダ44は、デコード処理により作成した映像信号を第1及び第2の切替部16,17へ出力する。制御部45は、例えばマイクロプロセッサからなるCPUを備えたもので、第1のバッファ41、第2のバッファ42、第1の切替部16、第2の切替部17、変換部18、第1の出力切替部19及び第2の出力切替部110の制御を行う。制御部45は、メモリから読み出された映像データが、指定された出力チャンネルから出力されるように、第1及び第2のバッファ41,42に対して第1及び第2の読出し制御を行い、第1及び第2の切替部16,17に対して第1及び第2の切替制御を行い、変換部18に対して指示制御を行い、第1及び第2の出力切替部19,110に対して第1及び第2の出力制御を行う。次に、以上のように構成されたマルチ映像出力装置40による映像信号の出力処理を説明する。また、デコーダの遅延はないものとして説明する。図7は、HD映像データ1とSD映像データとが連続してメモリから読み出され、これらが、第1の出力チャンネルからシームレスに出力される際の、各構成要素から出力される映像信号を示す模式図である。まず、第1のバッファ41は、受信回路11から供給されるHD映像データ1を保持する。第2のバッファ42は、受信回路11から供給されるSD映像データを保持する。このとき、制御部45は、SD映像信号をアップコンバートするのにかかる処理時間分である2フレームに相当する時間分だけ遅らせてHD映像データ1を読み出すように、第1のバッファ41に対して第1の読出し制御を行う。また、制御部111は、SD映像データを受信後すぐに読み出すように、第2のバッファ42に対して第2の読出し制御を行う。第1のバッファ41は、第1の読出し制御に従って、HD映像データ1を2フレームだけ遅らせた3フレーム目から、第1のデコーダ43へ出力する。第2のバッファ42は、第2の読出し制御に従って、SD映像データを4フレーム目から第2のデコーダ44へ出力する。第1のデコーダ43は、第1のバッファ41からのHD映像データ1を受信し、受信したHD映像データ1をデコードし、HD映像信号1を作成する。第1のデコーダ43は、作成したHD映像信号1を3フレーム目から5フレーム目で第1及び第2の切替部16,17へ出力する。第2のデコーダ44は、第2のバッファ42からのSD映像データを受信し、受信したSD映像データをデコードし、SD映像信号を作成する。第2のデコーダ44は、作成したSD映像信号を4フレーム目から9フレーム目で第1及び第2の切替部16,17へ出力する。制御部45は、HD映像信号1とSD映像信号とを第1の出力チャンネルから出力する旨の再生制御を受けると、SD映像信号をアップコンバートするように、変換部18に対して指示制御を行う。制御部45は、HD映像信号1を第1及び第2の出力切替部19,110へ出力するように、第1の切替部16に対して第1の切替制御を行う。また、制御部45は、SD映像信号を変換部18へ出力するように、第2の切替部17に対して第2の切替制御を行う。第1の切替部16は、第1の切替制御に従い、受信したHD映像信号1及びSD映像信号のうち、HD映像信号1を第1及び第2の出力切替部19,110へ出力する。第2の切替部17は、第2の切替制御に従い、受信したHD映像信号1及びSD映像信号のうち、SD映像信号を変換部18へ出力する。変換部18は、第2の切替部17からのSD映像信号をアップコンバートし、アップコンバート後の信号を6フレーム目から11フレーム目で第1及び第2の出力切替部19,110へ出力する。ここで、アップコンバートによりかかる処理時間は2フレームである。制御部45は、第1の切替部16からのHD映像信号1の後に、変換部18からの信号を出力するように、第1の出力切替部19に対して第1の出力制御を行う。また、制御部45は、信号を出力しないように、第2の出力切替部110に対して第2の出力制御を行う。第1の出力切替部19は、第1の出力制御に従い、HD映像信号1の後に、アップコンバート後の信号を出力するように、接続を切り替える。第2の出力制御部110は、第2の出力制御に従い、信号を出力しない。このように、第1のバッファ41からHD映像データ1を読み出すタイミングを2フレームに相当する時間分だけ遅らせているため、3フレーム目から5フレームまでのHD映像信号1と、6フレーム目から11フレーム目までのアップコンバート後の信号とをシームレスに繋げて出力することが可能となる。図8は、HD映像データ1とSD映像データとが連続してメモリから読み出され、これらが、第2の出力チャンネルからシームレスに出力される際の、各構成要素から出力される映像信号を示す模式図である。まず、第1のバッファ41は、受信回路11から供給されるHD映像データ1を保持する。第2のバッファ42は、受信回路11から供給されるSD映像データを保持する。このとき、制御部45は、HD映像信号1をダウンコンバートするのにかかる処理時間分である2フレームに相当する時間分だけ遅らせてSD映像データを読み出すように、第2のバッファ42に対して第2の読出し制御を行う。また、制御部111は、HD映像データ1を受信後すぐに読み出すように、第1のバッファ41に対して第1の読出し制御を行う。第1のバッファ41は、第1の読出し制御に従って、HD映像データ1を1フレーム目から第1のデコーダ43へ出力する。第2のバッファ42は、第2の読出し制御に従って、SD映像データを2フレームだけ遅らせた6フレーム目から、第2のデコーダ44へ出力する。第1のデコーダ43は、第1のバッファ41からのHD映像データ1を受信し、受信したHD映像データ1をデコードし、HD映像信号1を作成する。第1のデコーダ43は、作成したHD映像信号1を1フレーム目から3フレーム目で第1及び第2の切替部16,17へ出力する。第2のデコーダ44は、第2のバッファ42からのSD映像データを受信し、受信したSD映像データをデコードし、SD映像信号を作成する。第2のデコーダ44は、作成したSD映像信号を6フレーム目から11フレーム目で第1及び第2の切替部16,17へ出力する。制御部45は、HD映像信号1とSD映像信号とを第2の出力チャンネルから出力する旨の再生制御を受けると、HD映像信号1をダウンコンバートするように、変換部18に対して指示制御を行う。制御部45は、SD映像信号を第1及び第2の出力切替部19,110へ出力するように、第1の切替部16に対して第1の切替制御を行う。また、制御部45は、HD映像信号1を変換部18へ出力するように、第2の切替部17に対して第2の切替制御を行う。第1の切替部16は、第1の切替制御に従い、受信したHD映像信号1及びSD映像信号のうち、SD映像信号を第1及び第2の出力切替部19,110へ出力する。第2の切替部17は、第2の切替制御に従い、受信したHD映像信号1及びSD映像信号のうち、HD映像信号1を変換部18へ出力する。変換部18は、第2の切替部17からのHD映像信号1をダウンコンバートし、ダウンコンバート後の信号を3フレーム目から5フレーム目で第1及び第2の出力切替部19,110へ出力する。ここで、ダウンコンバートによりかかる処理時間は2フレームである。制御部45は、変換部18からの信号の後に、第1の切替部16からのSD映像信号を出力するように、第2の出力切替部110に対して第2の出力制御を行う。また、制御部45は、信号を出力しないように、第1の出力切替部19に対して第1の出力制御を行う。第1の出力切替部19は、第1の出力制御に従い、信号を出力しない。第2の出力制御部110は、第2の出力制御に従い、ダウンコンバート後の信号の後に、SD映像信号を出力するように、接続を切り替える。このように、第2のバッファ42からSD映像データを読み出すタイミングを2フレームに相当する時間分だけ遅らせているため、3フレーム目から5フレーム目までのダウンコンバート後の信号と、6フレーム目から11フレーム目までのSD映像信号とをシームレスに繋げて出力することが可能となる。図9は、HD映像データ1とHD映像データ2とが連続してメモリから読み出され、これらが、第1の出力チャンネルからシームレスに出力される際の、各構成要素から出力される映像信号を示す模式図である。まず、第1のバッファ41は、受信回路11から供給されるHD映像データ1を保持する。第2のバッファ42は、受信回路11から供給されるHD映像データ2を保持する。このとき、制御部45は、HD映像信号2をクロスコンバートするのにかかる処理時間分である1フレームに相当する時間分だけ遅らせてHD映像データ1を読み出すように、第1のバッファ41に対して第1の読出し制御を行う。また、制御部111は、HD映像データ2を受信後すぐに読み出すように、第2のバッファ42に対して第2の読出し制御を行う。第1のバッファ41は、第1の読出し制御に従って、HD映像データ1を1フレームだけ遅らせた2フレーム目から第1のデコーダ43へ出力する。第2のバッファ42は、第2の読出し制御に従って、HD映像データ2を4フレーム目から第2のデコーダ44へ出力する。第1のデコーダ43は、第1のバッファ41からのHD映像データ1を受信し、受信したHD映像データ1をデコードし、HD映像信号1を作成する。第1のデコーダ43は、作成したHD映像信号1を2フレーム目から4フレーム目で第1及び第2の切替部16,17へ出力する。第2のデコーダ44は、第2のバッファ42からのHD映像データ2を受信し、受信したHD映像データ2をデコードし、HD映像信号2を作成する。第2のデコーダ44は、作成したHD映像信号2を4フレーム目から9フレーム目で第1及び第2の切替部16,17へ出力する。制御部45は、HD映像信号1とHD映像信号2とを第1の出力チャンネルから出力する旨の再生制御を受けると、HD映像信号2をクロスコンバートするように、変換部18に対して指示制御を行う。制御部45は、HD映像信号1を第1及び第2の出力切替部19,110へ出力するように、第1の切替部16に対して第1の切替制御を行う。また、制御部45は、HD映像信号2を変換部18へ出力するように、第2の切替部17に対して第2の切替制御を行う。第1の切替部16は、第1の切替制御に従い、受信したHD映像信号1及びHD映像信号2のうち、HD映像信号1を第1及び第2の出力切替部19,110へ出力する。第2の切替部17は、第2の切替制御に従い、受信したHD映像信号1及びHD映像信号2のうち、HD映像信号2を変換部18へ出力する。変換部18は、第2の切替部17からのHD映像信号2をクロスコンバートし、クロスコンバート後の信号を5フレーム目から10フレーム目で第1及び第2の出力切替部19,110へ出力する。ここで、クロスコンバートによりかかる処理時間は1フレームである。制御部45は、第1の切替部16からのHD映像信号1の後に、変換部18からの信号を出力するように、第1の出力切替部19に対して第1の出力制御を行う。また、制御部45は、信号を出力しないように、第2の出力切替部110に対して第2の出力制御を行う。第1の出力切替部19は、第1の出力制御に従い、HD映像信号1の後に、クロスコンバート後の信号を出力するように、接続を切り替える。第2の出力制御部110は、第2の出力制御に従い、信号を出力しない。このように、第1のバッファ41からHD映像データ1を読み出すタイミングを1フレームに相当する時間分だけ遅らせているため、2フレーム目から4フレーム目までのHD映像データ1と、5フレーム目から10フレーム目までのクロスコンバート後の信号とをシームレスに繋げて出力することが可能となる。以上のように、第2の実施形態では、マルチ映像出力装置40の制御部45により、第1及び第2のバッファ41,42から映像データを読み出すタイミングを制御するようにしている。このため、映像出力装置へ映像データが供給されるタイミングをAPCにより制御する必要はない。つまり、マルチ映像出力装置40へ映像データが供給されるタイミングは、第1及び第2の出力切替部19,110で映像信号を切り替えるタイミングと同じで良いこととなる。また、第2の実施形態では、マルチ映像出力装置40の制御部45により、第1及び第2のバッファ41,42から映像データを読み出すタイミングを制御するため、第1及び第2のバッファ41,42にどのような解像度の映像データが入力されても、早急に対応することが可能となる。また、第1及び第2のバッファ41,42に供給される映像データの解像度が頻繁に切り替えられる場合であっても、その変化に対応することが可能となる。したがって、本実施形態に係るマルチ映像出力装置40によれば、煩雑な制御が無くても、解像度を変換する際に生じる遅延を解消することが可能なマルチ映像出力装置を提供することができる。なお、上記各実施形態では、第1及び第2の出力切替部19,110がそれぞれ第1及び第2の出力チャンネルと接続されている場合を例に説明したが、これに限定される訳ではない。例えば、マルチ映像出力装置10,40は、720pに準拠したHD映像信号2を出力するための第3の出力チャンネルと接続する第3の出力切替部112をさらに具備していても構わない。制御部111は、HD映像信号1とHD映像信号2とを第3の出力チャンネルから出力する旨の再生制御を受けると、HD映像信号1とHD映像信号2とが第3の出力チャンネルから出力されるように、第1及び第2のバッファ14,15に対して第1及び第2の読出し制御を行い、第1及び第2の切替部16,17に対して第1及び第2の切替制御を行い、変換部18に対して指示制御を行い、第1及び第2の出力切替部19,110に対して第1及び第2の出力制御を行う。また、制御部45は、HD映像信号1とHD映像信号2とを第3の出力チャンネルから出力する旨の再生制御を受けると、HD映像信号1とHD映像信号2とが第3の出力チャンネルから出力されるように、第1及び第2のバッファ41,42に対して第1及び第2の読出し制御を行い、第1及び第2の切替部16,17に対して第1及び第2の切替制御を行い、変換部18に対して指示制御を行い、第1及び第2の出力切替部19,110に対して第1及び第2の出力制御を行う。また、上記各実施形態では、マルチ映像出力装置10,40が2つの系統を有する場合を例に説明したが、これに限定される訳ではない。例えば、マルチ映像出力装置10,40は、2つ以上の系統を具備する場合であっても同様に実施可能である。また、上記各実施形態では、マルチ映像出力装置10,40が一つの変換部18を具備する場合を例に説明したが、変換部を二つ以上具備している場合であっても同様に実施可能である。本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。"