"対向した一対の主面を有するフェライトの少なくとも一の主面に中心電極を配置し、該フェライトの一対の主面にそれぞれ第1及び第2の永久磁石を固着してなるフェライト磁石素子を、回路基板上に、前記フェライトの主面が前記回路基板の表面に対して垂直に位置するように実装した非可逆回路素子において、前記フェライトの下面には前記中心電極と電気的に接続された接続用電極が設けられ、第1及び第2の永久磁石の下面には前記接続用電極と接続された接続用補助電極が設けられ、第1の永久磁石の下面に設けられた接続用補助電極は第2の永久磁石の下面には延在しておらず、第2の永久磁石の下面に設けられた接続用補助電極は第1の永久磁石の下面には延在しておらず、かつ、前記接続用補助電極は前記フェライトの長辺方向に沿って千鳥状に配置されており、少なくとも前記接続用補助電極は前記回路基板に設けた端子電極と電気的に接続されていること、を特徴とする非可逆回路素子。前記回路基板の表面には、前記端子電極を部分的に覆い、かつ、前記フェライトの下面に設けた接続用電極に対向するはんだレジスト膜が設けられていること、を特徴とする請求項1に記載の非可逆回路素子。対向した一対の主面を有するフェライトの少なくとも一の主面に中心電極を配置し、該フェライトの一対の主面にそれぞれ第1及び第2の永久磁石を固着してなるフェライト磁石素子において、前記フェライトの下面には前記中心電極と電気的に接続された接続用電極が設けられ、第1及び第2の永久磁石の下面には前記接続用電極と接続された接続用補助電極が設けられ、第1の永久磁石の下面に設けられた接続用補助電極は第2の永久磁石の下面には延在しておらず、第2の永久磁石の下面に設けられた接続用補助電極は第1の永久磁石の下面には延在しておらず、かつ、前記接続用補助電極は前記フェライトの長辺方向に沿って千鳥状に配置されていること、を特徴とするフェライト磁石素子。前記接続用補助電極が接続される接続用電極は、入出力接続用電極及びグランド接続用電極であること、を特徴とする請求項1又は請求項2に記載の非可逆回路素子若しくは請求項3に記載のフェライト磁石素子。そこで、本発明の目的は、回路基板に設けられる端子電極の長大化を解消するとともに、リフローはんだ処理での実装時におけるフェライト磁石素子の位置ずれを効果的に防止できる非可逆回路素子及びフェライト磁石素子を提供することにある。本発明の第1の形態である非可逆回路素子は、対向した一対の主面を有するフェライトの少なくとも一の主面に中心電極を配置し、該フェライトの一対の主面にそれぞれ第1及び第2の永久磁石を固着してなるフェライト磁石素子を、回路基板上に、前記フェライトの主面が前記回路基板の表面に対して垂直に位置するように実装した非可逆回路素子において、前記フェライトの下面には前記中心電極と電気的に接続された接続用電極が設けられ、第1及び第2の永久磁石の下面には前記接続用電極と接続された接続用補助電極が設けられ、第1の永久磁石の下面に設けられた接続用補助電極は第2の永久磁石の下面には延在しておらず、第2の永久磁石の下面に設けられた接続用補助電極は第1の永久磁石の下面には延在しておらず、かつ、前記接続用補助電極は前記フェライトの長辺方向に沿って千鳥状に配置されており、少なくとも前記接続用補助電極は前記回路基板に設けた端子電極と電気的に接続されていること、を特徴とする。本発明の第2の形態であるフェライト磁石素子は、対向した一対の主面を有するフェライトの少なくとも一の主面に中心電極を配置し、該フェライトの一対の主面にそれぞれ第1及び第2の永久磁石を固着してなるフェライト磁石素子において、前記フェライトの下面には前記中心電極と電気的に接続された接続用電極が設けられ、第1及び第2の永久磁石の下面には前記接続用電極と接続された接続用補助電極が設けられ、第1の永久磁石の下面に設けられた接続用補助電極は第2の永久磁石の下面には延在しておらず、第2の永久磁石の下面に設けられた接続用補助電極は第1の永久磁石の下面には延在しておらず、かつ、前記接続用補助電極は前記フェライトの長辺方向に沿って千鳥状に配置されていること、を特徴とする。前記フェライト磁石素子において、第1の永久磁石の下面に設けられた接続用補助電極は第2の永久磁石の下面には延在しておらず、第2の永久磁石の下面に設けられた接続用補助電極は第1の永久磁石の下面には延在しておらず、かつ、前記接続用補助電極は前記フェライトの長辺方向に沿って千鳥状に配置されているため、リフローはんだ処理による実装時において、溶融したはんだの張力がフェライトの両側及び/又は長辺方向で均衡し、フェライト磁石素子の実装時での位置ずれが防止される。しかも、接続用補助電極は一方の永久磁石の下面にのみ設けられているため、回路基板の端子電極を他方の永久磁石の下面にまで延長する必要はなく、換言すれば、端子電極は短くて済み、回路基板が大型化したり、端子電極のレイアウトの自由度を制約することはない。本発明によれば、回路基板に設けられる端子電極の長大化を解消するとともに、リフローはんだ処理での実装時におけるフェライト磁石素子の位置ずれを効果的に防止できる。以下、本発明に係る非可逆回路素子及びフェライト磁石素子の実施例について添付図面を参照して説明する。なお、各図において、共通する部品、部分には同じ符号を付し、重複する説明は省略する。また、各図において斜線を付した部分は導電体であることを示している。第1実施例、図1~図4参照第1実施例である磁気共鳴型アイソレータ1Aは、図1~図3に示すように、直方体形状のフェライト10の第1主面11に中心電極15を配置し、一端開口を入力ポートP1とし、他端開口を出力ポートP2とし、ポートP1,P2間の主線路の中央部分から分岐した副線路をフェライト10の上面から第2主面12へ延長して主線路と直交する対向電極17としたものである。対向電極17の他端はフェライト10の第2主面12から下面を介して第1主面11まで延長され、ポートP3とされている。主線路は1/4波長以下の共振しない線路長とされている。電極15,17は、導電性金属による蒸着などで形成された薄膜あるいは導電性ペーストの塗布焼付けにて形成された厚膜である。フェライト10の第1及び第2主面11,12にはそれぞれ対向する一対の永久磁石20A,20Bが接着剤21を介して貼着、一体化され、フェライト磁石素子9を構成している。このフェライト磁石素子9は回路基板30上に第1及び第2主面11,12が基板30の表面と直交する方向に実装されている。回路基板30には、入力端子電極31、出力端子電極32、中継端子電極33、グランド端子電極34がそれぞれ形成されている。中心電極15の一端ポートP1は入力端子電極31に接続され、他端ポートP2は出力端子電極32に接続され、対向電極17の他端ポートP3は中継端子電極33に接続される。コンデンサ25は一端が中継端子電極33に接続され、他端がグランド端子電極34に接続される。回路基板30に対するフェライト磁石素子9やコンデンサ25の実装は、周知のリフローはんだ処理によって行われる。以上の構成からなる磁気共鳴型アイソレータ1Aにおいて、コンデンサ25が接続されている副線路からの反射波が入力ポートP1又は出力ポートP2からの入射波に対して中心電極15の交点で90度位相がずれるように調整されている。詳しくは、入力ポートP1からの入射波は、副線路からの反射波によって交点に負の円偏波が生じるので磁気共鳴が発生することはなく、入射波は出力ポートP2に伝送される。一方、出力ポートP2からの入射波は、副線路からの反射波によって交点に正の円偏波が生じるので磁気共鳴して吸収される。以下に、フェライト磁石素子9と回路基板30との接続関係について説明する。図4に示すように、フェライト10の下面には中心電極15のそれぞれの端部に電気的に接続された接続用電極15a入力ポートP1に相当、接続用電極15b出力ポートP2に相当、及び、対向電極17の端部に電気的に接続された接続用電極17aグランドポートP3に相当が設けられている。さらに、永久磁石20A,20B及び接着剤21の下面には接続用電極15a,15b,17aと接続された接続用補助電極18a,18b,18cが設けられている。永久磁石20Bの下面に設けられた接続用補助電極18a,18bは永久磁石20Aの下面には延在しておらず、永久磁石20Aの下面に設けられた接続用補助電極18cは永久磁石20Bの下面には延在しておらず、かつ、接続用補助電極18a,18b,18cはフェライト10の長辺方向に沿って千鳥状に配置されている。フェライト磁石素子9を回路基板30上に実装した際、接続用補助電極18aは入力端子電極31と接続され、接続用補助電極18bは出力端子電極32と接続され、接続用補助電極18cは中継端子電極33と接続される。リフローはんだ処理による実装時において、接続用補助電極18a,18b,18cはフェライト磁石素子9の図4中左右上下に分散されているため、溶融したはんだの張力がフェライト10の両側及び長辺方向で均衡し、フェライト磁石素子9の位置ずれが防止される。しかも、接続用補助電極18a,18b,18cは一方の永久磁石20A又は20Bの下面にのみ設けられているため、回路基板30の端子電極31,32,33を他方の永久磁石20B又は20Aの下面にまで延長する必要はなく、換言すれば、端子電極31,32,33は短くて済み、回路基板30が大型化したり、端子電極31,32,33のレイアウトの自由度を制約することはない。ここで、接続用補助電極18a,18b,18cを設けない場合、回路基板30上に形成される端子電極31,32,33,34を比較例として図5に示す。比較例では、端子電極33は長くなり、また、端子電極31,32,33が近接するので短絡の発生につながる。第2実施例、図6参照第2実施例は、前記第1実施例で示した回路基板30の表面に、端子電極31,32,33を部分的に覆い、かつ、フェライト10の下面に設けた接続用電極15a,15b,17aに対向するはんだレジスト膜19例えば、エポキシ樹脂を主成分とするはんだレジスト材を設けたものである。はんだレジスト膜19を設けることで、リフローはんだ処理時に端子電極31,32,33上の溶融はんだが拡散する領域が限定される。これにて、溶融はんだの張力が一方向に増大することを防ぎ、フェライト磁石素子9の位置ずれ防止効果をより高めることができる。第3実施例、図7~図9参照第3実施例である2ポート型のアイソレータ1Bは、図7及び図8に示すように、一対の永久磁石141A,141Bにより直流磁界が印加されるフェライト132と、該フェライト132に互いに絶縁状態で交差して配置された第1中心電極135及び第2中心電極136と、平板状ヨーク110と、を備えている。第1中心電極135は、導体膜にて形成され、フェライト132に1ターン巻回されており、その一端はフェライト132の下面に設けた接続用電極135aに接続されて入力ポートP1とされ、その他端は電極135aと並置した接続用電極135bに接続されて出力ポートP2とされている。第2中心電極136は、導体膜にて形成され、フェライト132に第1中心電極135と所定の角度で交差した状態で4ターンターン数は任意である巻回されている。第2中心電極136の一端は前記電極135bと共用して出力ポートP2とされ、他端はフェライト132の下面に設けた接続用電極136aに接続されてグランドポートP3とされている。なお、図8では煩雑さを避けるためにフェライト132の背面側の電極は図示を省略している。さらに、入力ポートP1と出力ポートP2との間に終端抵抗Rが第1中心電極135と並列に接続され、入力ポートP1と出力ポートP2との間に、図示しない第1整合用コンデンサが接続され、出力ポートP2とグランドポートP3との間に図示しない第2整合用コンデンサが接続されている。なお、整合用コンデンサは回路基板120に内蔵した電極によって形成されている。第1及び第2中心電極135,136を設けたフェライト132はその両主面を一対の永久磁石141A,141Bにて接着剤142を介して挟着されたフェライト磁石素子130として構成されている。このフェライト磁石素子130は回路基板120上にフェライト132の主面が基板120の表面と直交する方向に実装されている。回路基板120には、入力端子電極125、出力端子電極126、グランド端子電極127がそれぞれ形成されている。接続用電極135aポートP1は入力端子電極125に接続され、接続用電極135bポートP2は出力端子電極126に接続され、接続用電極136aポートP3はグランド端子電極127に接続される。図7において、黒く塗りつぶした部分が接続部である。終端抵抗Rは一端が入力端子電極125に接続され、他端が出力端子電極126に接続される。回路基板120に対するフェライト磁石素子130や終端抵抗Rの実装は、周知のリフローはんだ処理によって行われる。以上の構成からなる2ポート型のアイソレータ1Bにおいて、入力ポートP1に高周波信号が入力されると、第2中心電極136に大きな高周波電流が流れ、第1中心電極135にはほとんど高周波電流が流れず、高周波信号は出力ポートP2に伝送される。一方、出力ポートP2に高周波信号が入力されると、終端抵抗Rのインピーダンス特性によって高周波電流が減衰される。以下に、フェライト磁石素子130と回路基板120との接続関係について説明する。図9に示すように、フェライト132の下面には中心電極135,136のそれぞれの端部に電気的に接続された接続用電極135a,135b,136a、及び、第2中心電極136を巻回するための接続用電極136b,136cが設けられている。さらに、永久磁石141A,141B及び接着剤142の下面には接続用電極135a,135b,136aと接続された接続用補助電極128a,128b,128cが設けられている。永久磁石141Bの下面に設けられた接続用補助電極128a,128cは永久磁石141Aの下面には延在しておらず、永久磁石141Aの下面に設けられた接続用補助電極128bは永久磁石141Bの下面には延在しておらず、かつ、接続用補助電極128a,128b,128cはフェライト132の長辺方向に沿って千鳥状に配置されている。フェライト磁石素子130を回路基板120上に実装した際、接続用補助電極128aは入力端子電極125と接続され、接続用補助電極128bは出力端子電極126と接続され、接続用補助電極128cはグランド端子電極127と接続される。リフローはんだ処理による実装時において、接続用補助電極128a,128b,128cはフェライト磁石素子130の図9中左右上下に分散されているため、溶融したはんだの張力がフェライト132の両側及び長辺方向で均衡し、フェライト磁石素子130の位置ずれが防止される。しかも、接続用補助電極128a,128b,128cは一方の永久磁石141A又は141Bの下面にのみ設けられているため、回路基板120の端子電極125,126,127を他方の永久磁石141B又は141Aの下面にまで延長する必要はなく、換言すれば、端子電極125,126,127は短くて済み、回路基板120が大型化したり、端子電極125,126,127のレイアウトの自由度を制約することはない。ここで、接続用補助電極128a,128b,128cを設けない場合、回路基板120上に形成される端子電極125,126,127特許文献2に記載のアイソレータを想定しているを比較例として図10に示す。比較例では、端子電極125,126が長くなる。なお、本発明に係る非可逆回路素子及びフェライト磁石素子は前記実施例に限定するものではなく、その要旨の範囲内で種々に変更できることは勿論である。"