"交流電力を入力し、指令信号S70に基づき、前記交流電力における電流と電圧の位相が一致するようにスイッチング制御して力率を改善し、所定の第1の直流電圧Vpfc、及び第1の直流電流Ipfcを出力する力率改善回路30と、出力側に負荷が接続された直列共振コンバータ40であって、前記負荷が軽くなるとスイッチング周波数fswが高くなるスイッチング信号により、前記第1の直流電圧Vpfc及び前記第1の直流電流Ipfcをスイッチングし、スイッチングされた前記第1の直流電圧Vpfc及び前記第1の直流電流Ipfcを直列共振により昇圧させた後、整流して第2の直流電圧Vo及び第2の直流電流Ioを出力する前記直列共振コンバータ40と、前記負荷の状態を示す負荷状態検出値S50を出力する負荷状態検出部50と、前記第負荷状態検出値S50が閾値以下となり、前記スイッチング周波数fswが上限値fswmaxに近づいたときに軽負荷であると判定する軽負荷判定部60と、前記軽負荷判定部60の判定結果S60が軽負荷のときには、前記第1の直流電圧Vpfcoを所定値低下させる制御を行う軽負荷制御部70と、を備えたことを特徴とするスイッチング電源装置20。前記負荷状態検出部50は、前記第1の直流電流Ipfcに基づいて前記負荷状態検出値S50を出力し、前記軽負荷判定部60は、前記負荷状態検出値S50が、前記閾値としての第1の閾値電圧Va以下になったときに前記軽負荷であると判定することを特徴とする請求項1記載のスイッチング電源装置20。前記負荷状態検出部50は、前記第2の直流電流Ioに基づいて前記負荷状態検出値S50Aを出力し、前記軽負荷判定部60Aは、前記負荷状態検出値S50Aが、前記閾値としての第2の閾値電圧Vb以下になったときに前記軽負荷であると判定することを特徴とする請求項1記載のスイッチング電源装置20A。前記負荷状態検出部50は、前記第2の直流電圧Voに基づいて前記負荷状態検出値S50Bを出力し、前記軽負荷判定部60Bは、前記負荷状態検出値S60Bが、前記閾値としての第3の閾値電圧Vc以下になったときに前記軽負荷であると判定することを特徴とする請求項1記載のスイッチング電源装置20B。前記軽負荷制御部70は、前記第1の直流電圧Vpfcを所定の分圧比で分圧し、前記判定結果S60が前記軽負荷のときには、前記分圧比を変化させた分圧電圧を出力する分圧回路71と、基準電圧Vdと前記分圧電圧とを入力し、前記基準電圧Vdと前記分圧電圧との差が零になるような前記指令信号S70を前記力率改善回路30へ出力する誤差増幅器72と、を有することを特徴とする請求項1記載のスイッチング電源装置20。しかしながら、従来の特許文献1、2に記載されたスイッチング電源装置3では、次のa~cのような課題があった。a特許文献1、2に記載されたスイッチング電源装置3は、いずれも負荷4の変動に対してPFC3aの出力電圧Vpfcを連続的に可変制御している。そのため、負荷4が動的に変化した場合にDC電圧Voが動的に変動し、負荷4に安定したDC電力を供給できないという課題があった。b特許文献1に記載されたスイッチング電源装置3では、2つのフィードバック系統を備えているので、装置構成が複雑化するという課題があった。c特許文献2に記載されたスイッチング電源装置3では、検出信号に基づいて、周波数制御部及びパルス幅制御部を制御する必要があるので、装置構成及び制御が複雑化するという課題があった。本発明は、上記課題を解決し、負荷の変動に強く、かつ、軽負荷時の電気的特性が保証された小型のスイッチング電源装置を提供することを目的とする。本発明のスイッチング電源装置は、PFCと、LLCと、負荷状態検出部と、軽負荷判定部と、軽負荷制御部とを備えたことを特徴とする。前記PFCは、AC電力を入力し、指令信号S70に基づき、前記AC電力における電流と電圧の位相が一致するようにスイッチング制御して力率を改善し、所定の第1の直流電圧Vpfc、及び第1の直流電流Ipfcを出力する回路である。前記LLCは、出力側に負荷が接続され、前記負荷が軽くなるとスイッチング周波数fswが高くなるスイッチング信号により、前記第1のDC電圧Vpfc及び前記第1のDC電流Ipfcをスイッチングし、スイッチングされた前記第1のDC電圧Vpfc及び前記第1のDC電流Ipfcを直列共振により昇圧させた後、整流して第2のDC電圧Vo及び第2のDC電流Ioを出力するものである。前記負荷状態検出部50は、前記負荷の状態を示す負荷状態検出値S50を出力するものである。前記軽負荷判定部60は、前記第負荷状態検出値S50が閾値以下となり、前記スイッチング周波数fswが上限値fswmaxに近づいたときに軽負荷であると判定するものである。又、前記軽負荷制御部70は、前記軽負荷判定部60の判定結果S60が軽負荷のとき、前記第1のDC電圧Vpfcoを所定値低下させる制御を行うものである。本発明のスイッチング電源装置によれば、以下のa~dのような効果がある。aLLCの負荷が軽負荷状態でないときには、第1のDC電圧を所定値に保つようにしたので、負荷が動的に変化した場合にも、安定なDC電力を負荷に供給できる。b負荷状態検出部が出力する負荷状態検出値が閾値以下になったときに、軽負荷であると判定して第1のDC電圧を下げるようにしたので、従来例に較べて簡単な装置構成及び制御で、LLCのスイッチング周波数の上限周波数を抑えることができる。本発明を実施するための形態は、以下の好ましい実施例の説明を添付図面と照らし合わせて読むと、明らかになるであろう。但し、図面はもっぱら解説のためのものであって、本発明の範囲を限定するものではない。実施例1の構成図1は、本発明の実施例1におけるスイッチング電源装置の概略の構成を示すブロック図である。AC電源10から入力部11を介してAC電力が、スイッチング電源装置20に入力される。入力部11は、図示しないEMI不要輻射対策用フィルタ、ダイオードブリッジ等により構成され、入力されるAC電圧及びAC電流を全波整流した電圧Vi及び電流Iiをスイッチング電源装置20へ出力する回路である。スイッチング電源装置20は、電圧Vi及び電流Iiを入力し、負荷21へDC電圧Vo及びDC電流Ioを出力するものであり、PFC30、LLC40、負荷状態検出部50、軽負荷判定部60、及び軽負荷制御部70を備えている。PFC30は、AC電力を入力し、指令信号S70に基づき、AC電力における電流と電圧の位相が一致するように、AC電力における電流及び電圧をスイッチング制御して力率を改善し、所定の第1のDC電圧Vpfc、及び第1のDC電流IpfcをLLC40へ出力する回路である。PFC30は、インダクタ、スイッチ、整流用ダイオード、及び平滑用コンデンサと、そのスイッチをオンオフ制御するPFC制御回路31等とから構成されている。LLC40は、PFC30から入力されたDC電圧Vpfc、及びDC電流Ipfcをスイッチングし、スイッチングされたDC電圧Vpfc及びDC電流Ipfcを直列共振により昇圧させた後、整流して第2のDC電圧Vo及び第2のDC電流Ioを出力する回路である。このLLC40は、2つのスイッチ、直列共振用のコンデンサ、インダクタ、変換トランス、及び2つの整流用ダイオードと、その2つのスイッチをオンオフを制御するLLC制御回路41等とから構成されている。負荷状態検出部50は、PFC30の出力するDC電流Ipfc、LLC40の出力するDC電流Io又はDC電圧Voに基づいて、負荷状態検出値S50を検出する機能を有し、この出力側に、軽負荷判定部60が接続されている。軽負荷判定部60は、負荷状態検出値S50を入力し、この負荷状態検出値S50が閾値以下の場合に軽負荷と判定し、軽負荷判定信号S60を出力するものであり、この出力側に、軽負荷制御部70が接続されている。軽負荷制御部70は、軽負荷判定信号S60が入力されたとき、PFC30へ指令信号S70を出力し、DC電圧Vpfcを所定値低下させる制御を行うものである。図3は、図1のスイッチング電源装置20の構成例を示す回路図である。PFC30において、AC電力を入力する一方の入力端子30aは、インダクタ32を介して整流用ダイオード33のアノードに接続されている。インダクタ32と整流用ダイオード33のアノードとの接続点と、他方の入力端子30bとの間には、パワーMOSトランジスタ34のドレインソースが接続されている。整流用ダイオード33のカソード側には、コンデンサ例えば、電解コンデンサ35の正極側が接続されている。電解コンデンサ35の負極側は、負荷状態検出用の抵抗51を介して、他方の入力端子側30bに接続されている。NMOS型のパワーMOSトランジスタ34のゲートには、PFC制御回路31の出力信号が入力されている。コンデンサ35の正極側からDC電圧Vpfc及びDC電流Ipfcを出力し、LLC40の2つの入力端子40a,40bへ与える。LLC40の入力端子40a,40b間には、NMOS型のパワーMOSトランジスタ42のドレインソースとNMOS型のパワーMOSトランジスタ43のドレインソースとが、直列に接続されている。パワーMOSトランジスタ42のソースとパワーMOSトランジスタ43のドレインとの接続点には、コンデンサ44を介してインダクタ45の一方の端子が接続されている。インダクタ45の他方の端子には、トランス46の1次側コイルの一方の端子が接続され、このトランス46の1次側コイルの他方の端子が、パワーMOSトランジスタ43のソースに接続されている。トランス46の2次側コイルの両端子には、2つの整流用ダイオード47,48のアノードが接続されている。2つの整流用ダイオード47,48の両カソードは、接続されている。各整流用ダイオード47,48には、コンデンサ47a,48aが各々並列に接続されている。2つの整流用ダイオード47,48の各カソードの接続点と、トランス46の2次側コイルの中間タップとの間には、負荷21が接続され、DC電圧Vo及びDC電流IoからなるDC電力が、その負荷21に供給される。2つのパワーMOSトランジスタ42,43のゲートには、LLC制御回路41の出力信号が入力されている。負荷状態検出部50は、DC電流Ipfcの帰路に挿入された抵抗51により構成されている。この負荷状態検出部50は、DC電流Ipfcが流れたときの抵抗51の両端子間の電位差の電圧を、負荷状態検出値S50として検出する機能を有している。軽負荷判定部60は、負荷状態検出部50と軽負荷制御部70との間に接続され、比較器61により構成されている。比較器61は、負荷状態検出値S50と基準電圧Vaとを入力し、S50≦Vaのとき、軽負荷判定信号S60を軽負荷制御部70へ出力する回路である。軽負荷制御部70は、軽負荷判定部60とPFC30との間に接続され、分圧比可変の分圧回路71、及び誤差増幅器72から構成されている。分圧回路71は、電解コンデンサ35の正極側及び負極側に並列接続された抵抗71a,71bの直列回路と、抵抗71bの両端子に並列接続された抵抗71c及びNMOS型のMOSトランジスタ71dの直列回路とから構成されている。MOSトランジスタ71dのゲートには、軽負荷判定信号S60が入力されている。DC電圧Vpfcを抵抗71a,71bで分圧した分圧電圧が、抵抗71aと抵抗71bの接続点から出力され、誤差増幅器72の一方の入力端子に与えられる。誤差増幅器72は、一方の入力端子から分圧電圧を入力すると共に、他方の入力端子から基準電圧Vdを入力し、基準電圧Vdと分圧電圧との差が零になるような動作をし、指令信号S70をPFC制御回路31へ出力する回路である。実施例1のスイッチング電源装置の動作図1において、AC電源10から入力されたAC電力は、入力部11内の図示しないダイオードブリッジにより全波整流され、電圧Vi及び電流Iiをスイッチング電源装置20内のPFC30へ出力する。PFC30は、指令信号に基づき、電圧Viと電流Iiの位相が一致するようにスイッチング制御して力率を改善し、所定の第1の直流電圧Vpfc、及び第1の直流電流Ipfcを、LLC40へ出力する。LLC40は、出力側に負荷21が接続され、この負荷21が軽くなるとスイッチング周波数fswを高くするスイッチング信号により、DC電圧Vpfc及びDC電流Ipfcをスイッチングし、スイッチングされたDC電圧Vpfc及びDC電流Ipfcを直列共振により昇圧させた後、整流して第2のDC電圧Vo及び第2のDC電流Ioを負荷21へ出力する。図4-1,図4-2,図4-3は、図3のPFC30の動作を説明するための波形図であり、図4-1はa電流Ii及びb電圧Viの波形図、図4-2はインダクタ32と整流ダイオード33のアノードとの接続点でのa電流及びb電圧の波形図、及び図4-3はaDC電圧Ipfc及びbDC電圧Vpfcの波形図を示している。図4-1、図4-2、図4-3において、横軸は時間msを表し、縦軸は電流A及び電圧Vを表している。AC電源10の周波数は50Hz又は60Hzであるが、図4-1,図4-2,図4-3では、周波数50Hzの場合であり、電圧及び電流の波形は、10ms毎に山と谷を繰り返している。図3において、入力部11がPFC30へ出力する電圧Vi及び電流Iiは、AC電源10の出力するAC電力を全波整流した波形であり、図4-1に示すような波形となる。パワーMOSトランジスタ34をPFC制御回路31の出力信号でオンオフ制御すると、オン状態の時に電圧及び電流が上昇し、オフ状態の時に電圧及び電流が下降する。そのため、インダクタ32と整流用ダイオード33のアノードの接続点の整流前の波形は、図4-2に示すような鋸歯状の波形となる。電圧Vi及び電流Iiを、図4-2のような波形にスイッチング制御することにより、電圧Viと電流Iiの位相をほぼ一致させ、力率を改善することができる。誤差増幅器72は、DC電圧Vpfcが抵抗71a~71cにより分圧された分圧電圧と基準電圧Vdとの差が零になるように動作する。そのため、鋸歯状の波形の電圧及び電流の波高値は、誤差増幅器72が出力する指令信号S70により、所定の値に調整される。所定の波高値に調整された鋸歯状の波形の電圧及び電流は、整流用ダイオード33と電解コンデンサ35により平滑化され、図4-3に示すようなDC電流Ipfc及びDC電圧Vpfcが出力される。LLC40の負荷状態とスイッチング周波数の関係図5は、図3のLLC40の負荷状態とスイッチング周波数fswの関係を示す特性図である。図5において、横軸は周波数Hzを表し、縦軸はLLC40の電圧利得GainVoVpfcを表している。図5のaの範囲は通常動作範囲を示し、図5のbの範囲は重負荷動作範囲を示し、図5のcの範囲は軽負荷動作範囲を示している。図3のLLC40内のコンデンサ44、インダクタ45、及びトランス46の1次側コイルにより、共振回路が構成されている。コンデンサ44の容量をCr、インダクタ45のインダクタンス値をLr、トランス46の1次側の相互インダクタンスをLsとすると、この共振回路は、2つの共振周波数fswmin、fswmaxを有し、fswmax=1/2π√LrCrfswmin=1/2π√[LrLsCr]となる。LLC40の動作は、負荷の状態によって、以下の1~3の3つの動作範囲に分けることができる。1通常動作範囲通常動作範囲は、図5のaの範囲であり、スイッチング周波数fswが、fswmin~fswmaxの範囲である。この範囲では、スイッチング周波数fswを高すると、LLC40の入出力の変換ゲインGainVo/Vpfcの値が連続的に減少する。そのため、スイッチング周波数を高くすることで、DC電圧Voを下げる制御ができる。スイッチング周波数が、fsw=fswmaxのとき、変換ゲインGain=1となる。fswmaxがスイッチング周波数の上限値となる。2重負荷動作範囲重負荷動作範囲は、図5のbの範囲であり、スイッチング周波数fswが、0~fswminの範囲である。この範囲では、パワーMOSトランジスタ42,43から見た負荷21が誘導性負荷とならないため、電圧共振ではなくて電流共振となる。スイッチング周波数fswが低い周波数の場合は、パワーMOSトランジスタ42に電流が流れているとき、パワーMOSトランジスタ43がオンしてしまうため、パワーMOSトランジスタ42のリカバリ逆回復時間の間、短絡電流が流れる。パワーMOSトランジスタ42のリカバリ時間はかなり遅いため、雑音と損失が発生する。逆に、パワーMOSトランジスタ43に電流が流れているとき、パワーMOSトランジスタ42がオンしてしまうため、パワーMOSトランジスタ43のリカバリ逆回復時間の間、短絡電流が流れ、雑音と損失が発生する。LLC40のスイッチング周波数がこの範囲に入ってしまうと、急激に温度が上昇して破損等につながる。LLC制御回路41は、この範囲に入らないように、スイッチング周波数fswを制御する。3軽負荷動作範囲軽負荷動作範囲は、図5のcの範囲であり、スイッチング周波数fswが、fswmax以上の範囲である。この範囲では、LLC40の入出力の変換ゲインGainが1以下となる。スイッチング周波数fswをこの範囲で更に上昇させても、DC電圧Voをほとんど下げることができず、スイッチング周波数fswによるDC電圧Voの制御が不能となる。実施例1におけるスイッチング電源装置の軽負荷時の動作図6a,bは、スイッチング電源装置20,3における軽負荷時の制御の内容を説明するための特性図であり、同図aは実施例1における負荷状態に対するDC電圧Vpfcとスイッチング周波数fswの関係を示す特性図、及び同図bは従来例における負荷状態に対するDC電圧Vpfcとスイッチング周波数fswの関係を示す特性図である。図3において、負荷状態検出部50を構成する抵抗51の両端子の電位差の電圧を測定することにより、負荷状態検出値S50を検出できる。抵抗51の抵抗値をR51とし、DC電流Ipfcの電流値をIpfcとすると、抵抗51の両端子の電位差の電圧は、オームの法則から、抵抗51の抵抗値とDC電流Ipfcの電流値の積として求める。負荷状態検出値S50の値は、S50=IpfcR51となる。負荷状態判定部60を構成する比較器61は、基準電圧Vaと負荷状態検出値S50とを比較し、負荷状態検出値S50が基準電圧Va以下のとき、軽負荷であると判定し、軽負荷判定信号S60を、分圧回路71内のMOSトランジスタ71dのゲートへ出力する。MOSトランジスタ71dは、ゲートに軽負荷判定信号S60が入力されると、オフ状態となる。分圧回路71は、軽負荷判定信号S60が入力されると、MOSトランジスタ71dがオフ状態となるため、抵抗71cが切り離される。この時、DC電圧Vpfcを抵抗71aと抵抗71bとで分圧した分圧電圧を、抵抗71aと抵抗71bとの接続点から誤差増幅器72の一方の入力端子へ出力する。誤差増幅器72は、この分圧電圧と他方の入力端子に入力される基準電圧Vdとの差が零になるような指令信号S70を、PFC30内のPFC制御回路31へ出力する。分圧回路71内の抵抗71aの抵抗値をR1、抵抗71bの抵抗値をR2、抵抗71cの抵抗値をR3とし、抵抗71bと抵抗71cの並列接続の合成抵抗値をと表す。軽負荷でないとき、及び軽負荷時の分圧電圧は、それぞれ、軽負荷でないときの分圧電圧=/[R1]Vpfc軽負荷時の分圧電圧=[R2]Vpfcとなる。誤差増幅器72は、この分圧電圧と基準電圧Vdとの差が零になるよう制御されるので、軽負荷でないときは、Vd=/[R1]Vpfcとなるように、DC電圧Vpfcが制御され、結果として、DC電圧Vpfcは、Vpfc=[R1]/Vdとなる。一方、軽負荷時には、Vd=[R2]Vpfcとなるように、DC電圧Vpfcが制御され、結果として、DC電圧Vpfcは、Vpfc=[R2]Vdとなる。[R2]Vdの値は、[R1]/Vdの値より所定値低い値であるので、軽負荷時には、軽負荷でないときに較べDC電圧Vpfcの電圧を所定値低下させることになる。軽負荷時に、DC電圧Vpfcの電圧を所定値低下させることにより、スイッチング周波数の上昇が抑制され、図6aに示すように、スイッチング周波数fswが上限周波数fswmaxを超えない。一方、図6bに示す従来例では、DC電圧Vpfcを軽負荷時と通常負荷時とで、一定に保つ制御がされており、軽負荷時に、スイッチング周波数fswが上限周波数fswmaxを超えている。スイッチング周波数fswが上限周波数fswmaxを超えた場合には、DC電圧Voの制御が不能になり、電気的特性が保証されない。図7は、図3における軽負荷判定結果とDC電圧Vpfcの関係を示す図である。この図7では、軽負荷状態検出値S50と基準電圧Vaの関係、軽負荷以外と軽負荷時における軽負荷判定信号S60の有無、MOSトランジスタ71dの導通状態、及びDC電圧Vpfcの関係を示している。軽負荷以外の時には、Va<S50であり、軽負荷判定信号S60は出力されず、MOSトランジスタ71dはオン状態である。そのため、DC電圧Vpfcの値は、Vpfc=[R1]/Vdとなる。軽負荷時には、S50≦Vaであり、軽負荷判定信号S60が出力され、MOSトランジスタ71dはオフ状態である。従って、DC電圧Vpfcの値は、Vpfc=[R2]Vdとなる。実施例1の効果本実施例1によれば、基準電圧Vaと検出した負荷状態検出値S50とを比較し、負荷状態検出値S50が基準電圧Va以下であるとき、軽負荷であると判定し、DC電圧Vpfcを所定値低下させている。そのため、トランス46を大きくすることなく、軽負荷軽負荷時のスイッチング周波数fswの上昇を抑えることができ、軽負荷時の電気的特性を保証できるスイッチング電源装置を小型軽量で実現することができる。更に、本実施例1によれば、PFC30の出力帰路上に設けた抵抗51の両端子の電圧差に基づいて負荷状態検出値S50を検出しているので、PFC30の出力帰路上に抵抗51と比較器61を設けるのみで、LLC40に部品を追加することなく、LLC40の負荷状態の検出をすることができる。実施例2の構成図8は、本発明の実施例2におけるスイッチング電源装置の構成例を示す回路図であり、実施例1を示す図3中の要素と共通の要素には共通の符号が付されている。本実施例2のスイッチング電源装置20Aでは、実施例1のスイッチング電源装置20における負荷状態検出部50、軽負荷判定部60、及び軽負荷制御部70内の分圧回路71に代えて、これらとは構成の異なる負荷状態検出部50A、軽負荷判定部60A、及び軽負荷制御部70内の分圧回路71Aが設けられている。負荷状態検出部50Aは、第2のDC電流Ioの帰路に設けられた抵抗52で構成されている。抵抗52の両端子の電位差の電圧として負荷状態検出値S50Aを検出し、この負荷状態検出値S50Aを比較器61の一方の入力端子へ出力している。軽負荷判定部60Aは、比較器61、抵抗62、及び発光ダイオード63で構成されている。比較器61の入力端子には、基準電圧Vbと負荷状態検出値S50Aが入力されている。比較器61の出力側は、発光ダイオード63のカソード側に接続され、発光ダイオード63のアノード側が、抵抗62を介してDC電圧Voにプルアップ接続されている。分圧回路71Aは、電解コンデンサ35の正極側及び負極側に並列接続された抵抗71a,71bの直列回路と、抵抗71bの両端子に並列接続された抵抗71c及びフォトトランジスタ73の直列回路とから構成されている。軽負荷判定部60Aの発光ダイオード63と分圧回路71Aのフォトトランジスタ73とは、フォトカプラを構成している。その他の構成は、実施例1の構成と同様である。実施例2の動作比較器61は、基準電圧Vbと負荷状態検出値S50Aを比較し、負荷状態検出値S50Aが基準電圧Vbより大きいときは論理レベルLの信号を出力し、負荷状態検出値S50Aが基準電圧Vb以下のとき論理レベルHの信号を出力する。負荷状態検出値S50Aが基準電圧Vbより大きいときは、発光ダイオード63のカソードへ論理レベルLの信号が出力されるので、発光ダイオード63は、フォトトランジスタ73のベースへ光信号を放出する。これにより、フォトトランジスタ73は、オン状態となる。一方、負荷状態検出値S50Aが基準電圧Vb以下のときは、発光ダイオード63のカソードへ論理レベルHの信号が出力されるので、発光ダイオード63は、光信号を放出しない。これにより、フォトトランジスタ73は、オフ状態となる。その他の動作については、実施例1の動作と同様である。実施例2の効果本実施例2によれば、実施例1の効果と同様に、トランス46を大きくすることなく、軽負荷時のスイッチング周波数fswの上昇を抑えることができる。そのため、トランス46を大きくする必要がなく、軽負荷時の電気的特性を保証できるスイッチング電源装置を小型軽量で実現することができる。更に、軽負荷判定部60Aから分圧回路71Aへの軽負荷判定結果の受け渡しを、発光ダイオード63とフォトトランジスタ73とからなるフォトカプラにより行っているので、PFC30とLLC40との間の電気的絶縁を保持することができる。実施例3の構成図9は、本発明の実施例3におけるスイッチング電源装置の構成例を示す回路図であり、実施例1を示す図3中の要素と共通の要素には共通の符号が付されている。本実施例3のスイッチング電源装置20Bは、実施例1のスイッチング電源装置20における負荷状態検出部50、軽負荷判定部60、及び軽負荷制御部70内の分圧回路71に代えて、これらとは構成の異なる負荷状態検出部50B、軽負荷判定部60B、及び軽負荷制御部70内の分圧回路71Aが設けられている。負荷状態検出部50Bは、負荷21の両端子に直列に接続された抵抗53及び抵抗54により構成されている。第2のDC電圧Voを抵抗53と抵抗54とで分圧した電圧が、抵抗53及び抵抗54の接続点から、負荷状態検出値S50Bとして、比較器61の一方の入力端子へ出力される。軽負荷判定部60Bは、比較器61、抵抗62、及び発光ダイオード63とで構成されている。比較器61の入力端子には、基準電圧Vcと負荷状態検出値S50Bが入力されている。比較器61の出力側は、発光ダイオード63のカソード側に接続され、発光ダイオード63のアノード側が、抵抗62を介してDC電圧Voにプルアップ接続されている。軽負荷制御部70内の分圧回路71Aの構成は、実施例2の構成と同様である。その他の構成は、実施例1の構成と同様である。実施例3の動作比較器61は、基準電圧Vbと負荷状態検出値S50Aを比較し、負荷状態検出値S50Bが基準電圧Vcより大きいときは論理レベルLの信号を出力し、負荷状態検出値S50Bが基準電圧Vc以下のとき論理レベルHの信号を出力する。負荷状態検出値S50Bが基準電圧Vcより大きいときは、発光ダイオード63のカソードへ論理レベルLの信号が出力されるので、発光ダイオード63が、フォトトランジスタ73のベースへ光信号を放出する。これにより、フォトトランジスタ73は、オン状態となる。一方、負荷状態検出値S50Bが基準電圧Vc以下のときは、発光ダイオード63のカソードへ論理レベルHの信号が出力されるので、発光ダイオード63が、光信号を放出しない。これにより、フォトトランジスタ73は、オフ状態となる。その他の動作については、実施例1の動作と同様である。実施例3の効果本実施例3によれば、実施例1の効果と同様に、トランス46を大きくすることなく軽負荷時のスイッチング周波数fswの上昇を抑えることができるので、トランス46を大きくする必要がない。これにより、軽負荷時の電気的特性を保証できるスイッチング電源装置を小型軽量で実現することができる。更に、実施例2の効果と同様に、軽負荷判定部60Aから分圧回路71Aへの軽負荷判定結果の受け渡しを、発光ダイオード63とフォトトランジスタ73とからなるフォトカプラにより行っているので、PFC30とLLC40との間の電気的絶縁を保持することができる。変形例本発明は、上記実施例に限定されず、種々の変形が可能である。この変形例としては、例えば、次の1~4のようなものがある。1実施例では、負荷状態検出値S50を検出する構成として、DC電流が流れる抵抗符号を用いているが、電流帰路に電磁的に結合されたカプラを設けて、DC電流に基づく負荷状態検出値S50の検出を行うことも可能である。2分圧回路71は、電解コンデンサ35の正極側及び負極側に並列接続された抵抗71a,71bの直列回路と、抵抗71bの両端子に並列接続された抵抗71c及びNMOS型のMOSトランジスタ71dの直列回路とから構成されているが、抵抗71a~71c及びNMOS型のMOSトランジスタ71dの接続は、実施例に限定されない。例えば、抵抗71aの両端子に並列接続された抵抗71c及びPMOS型のMOSトランジスタ71dの直列回路とから構成してもよい。3実施例では、負荷状態判定部60と、軽負荷制御部70をハードウェアで構成したが、負荷状態判定部60の機能及び軽負荷制御部70の機能をソフトウェアで実現してもよい。例えば、図示しない制御回路を設け、負荷状態検出値S50を入力し、負荷状態検出値S50と閾値を比較し、負荷状態検出値S50が閾値以下の場合に、DC電圧Vpfcの電圧を所定値低下させる制御を、ソフトウェアにより実現してもよい。4比較器61と誤差増幅器72を1つの演算増幅器で構成してもよく、軽負荷判定部60と軽負荷制御部70とを一体的に形成してもよい。"