"電圧制御形のスイッチング素子を駆動対象スイッチング素子とし、該駆動対象スイッチング素子のスイッチング状態を切り替えるべく、その開閉制御端子に正または負のいずれか一方の電荷を充電する処理を行うに際し、制限用抵抗体によって前記電荷の充電速度を制限するスイッチング素子の駆動回路において、前記制限用抵抗体を流れる電流を検出する検出手段と、該検出手段によって検出された電流に基づき、前記駆動対象スイッチング素子を駆動する機能に異常があるか否かを判断する判断手段とを備えることを特徴とするスイッチング素子の駆動回路。前記検出手段は、前記制限用抵抗体の両端に接続されて且つ該両端の電位差を検出する差動増幅回路を備えることを特徴とする請求項1記載のスイッチング素子の駆動回路。前記制限用抵抗体は、前記いずれか他方の電荷を前記開閉制御端子に充電するための充電経路および前記いずれか他方の電荷を前記開閉制御端子から放電するための放電経路の双方によって共有されるものであることを特徴とする請求項1または2記載のスイッチング素子の駆動回路。前記駆動対象スイッチング素子の開閉制御端子に前記いずれか他方の電荷を充電するに際し、その充電経路内の電流を一定値に制御する定電流制御手段をさらに備えることを特徴とする請求項3記載のスイッチング素子の駆動回路。前記定電流制御手段は、前記制限用抵抗体とは別に前記充電経路に設けられた定電流用抵抗体と、該定電流用抵抗体に直列接続された定電流用スイッチング素子と、前記定電流用抵抗体の電圧降下量が目標値となるように前記定電流用スイッチング素子の開閉制御端子を操作する操作手段と、を備えることを特徴とする請求項4記載のスイッチング素子の駆動回路。前記定電流制御手段は、前記駆動対象スイッチング素子の開閉制御端子に前記いずれか他方の電荷を供給する直流電圧源を用いて、前記駆動対象スイッチング素子の電流の流通経路の一方の端部および開閉制御端子間の電圧が前記直流電圧源の出力電圧になるまで前記いずれか他方の電荷を充電するものであり、前記直流電圧源の出力電圧は、前記駆動対象スイッチング素子に正常時に流れる最大電流を飽和電流とする前記開閉制御端子の充電電圧までは、前記定電流制御を行うことが可能な電圧に設定されていることを特徴とする請求項5記載のスイッチング素子の駆動回路。前記いずれか他方の電荷を充電する充電経路と、前記充電経路を開閉する充電用スイッチング素子と、前記いずれか他方の電荷を放電する放電経路と、前記放電経路を開閉する放電用スイッチング素子とをさらに備え、前記充電用スイッチング素子、前記放電用スイッチング素子、前記検出手段および前記判断手段は、集積回路内に構成されるものであり、前記充電用スイッチング素子と前記放電用スイッチング素子とは、前記集積回路の各別の端子を介して前記駆動対象スイッチング素子の開閉制御端子に接続されるものであり、前記制限用抵抗体の両端部は、前記充電用スイッチング素子および前記放電用スイッチング素子のそれぞれに接続される前記集積回路の一対の端子を介して前記検出手段に接続されることを特徴とする請求項1または2記載のスイッチング素子の駆動回路。前記判断手段は、前記駆動対象スイッチング素子の前記開閉制御端子に前記いずれか他方の電荷が充電される期間において前記制限用抵抗体に流れる電流が充電側大電流閾値を超える場合、前記駆動対象スイッチング素子を駆動する機能に異常がある旨判断することを特徴とする請求項3~6のいずれか1項に記載のスイッチング素子の駆動回路。前記判断手段は、前記駆動対象スイッチング素子の前記開閉制御端子に前記いずれか他方の電荷が充電される期間において前記制限用抵抗体に流れる電流が充電側小電流閾値未満である場合、前記駆動対象スイッチング素子を駆動する機能に異常がある旨判断することを特徴とする請求項3~6,8のいずれか1項に記載のスイッチング素子の駆動回路。前記判断手段は、前記駆動対象スイッチング素子の前記開閉制御端子から前記いずれか他方の電荷が放電される期間において前記制限用抵抗体に流れる電流が放電側大電流閾値を超える場合、前記駆動対象スイッチング素子を駆動する機能に異常がある旨判断することを特徴とする請求項3~9のいずれか1項に記載のスイッチング素子の駆動回路。前記判断手段は、前記駆動対象スイッチング素子の前記開閉制御端子から前記いずれか他方の電荷が放電される期間において前記制限用抵抗体に流れる電流が放電側小電流閾値未満である場合、前記駆動対象スイッチング素子を駆動する機能に異常がある旨判断することを特徴とする請求項3~10のいずれか1項に記載のスイッチング素子の駆動回路。前記放電経路は、前記駆動対象スイッチング素子の電流の流通経路の一方の端部および開閉制御端子間を接続する経路であって且つ前記制限用抵抗体に直列接続された放電用スイッチング素子を備えて構成され、前記駆動対象スイッチング素子の電流の流通経路の一方の端部および開閉制御端子間を前記放電経路よりも小さい抵抗値の経路で接続する低抵抗経路と、該低抵抗経路を開閉するオフ保持用スイッチング素子と、前記判断手段によって前記駆動対象スイッチング素子を駆動する機能に異常がある旨判断される場合、前記オフ保持用スイッチング素子をオン操作するフェールセーフ手段とを備えることを特徴とする請求項3~11のいずれか1項に記載のスイッチング素子の駆動回路。前記放電経路は、前記駆動対象スイッチング素子の電流の流通経路の一方の端部および開閉制御端子間を接続する経路であって且つ前記制限用抵抗体に直列接続された放電用スイッチング素子を備えて構成され、前記駆動対象スイッチング素子の電流の流通経路の一方の端部および開閉制御端子間を前記放電経路よりも大きい抵抗値の経路で接続する高抵抗経路と、該高抵抗経路を開閉するソフト遮断用スイッチング素子と、前記判断手段によって前記駆動対象スイッチング素子を駆動する機能に異常がある旨判断される場合、前記ソフト遮断用スイッチング素子をオン操作するフェールセーフ手段とを備えることを特徴とする請求項3~12のいずれか1項に記載のスイッチング素子の駆動回路。前記判断手段によって前記駆動対象スイッチング素子を駆動する機能に異常がある旨判断される場合、前記駆動対象スイッチング素子のオンオフ指令信号の入力を遮断する遮断手段をさらに備えることを特徴とする請求項1~13のいずれか1項に記載のスイッチング素子の駆動回路。前記判断手段によって前記駆動対象スイッチング素子を駆動する機能に異常がある旨判断される場合、その旨を外部に通知する通知手段をさらに備えることを特徴とする請求項1~14のいずれか1項に記載のスイッチング素子の駆動回路。ところで、上記充電経路や放電経路のスイッチング素子が常時閉となるショート異常や、常時開となるオープン異常が生じる等、IGBTの駆動機能に異常が生じるときには、これに対処することが望まれる。本発明は、上記課題を解決する過程でなされたものであり、その目的は、駆動対象スイッチング素子の駆動機能の異常の有無を判断することのできる新たなスイッチング素子の駆動回路を提供することにある。以下、上記課題を解決するための手段、およびその作用効果について記載する。請求項1記載の発明は、電圧制御形のスイッチング素子を駆動対象スイッチング素子とし、該駆動対象スイッチング素子のスイッチング状態を切り替えるべく、その開閉制御端子に正または負のいずれか一方の電荷を充電する処理を行うに際し、制限用抵抗体によって前記電荷の充電速度を制限するスイッチング素子の駆動回路において、前記制限用抵抗体を流れる電流を検出する検出手段と、該検出手段によって検出された電流に基づき、前記駆動対象スイッチング素子を駆動する機能に異常があるか否かを判断する判断手段とを備えることを特徴とする。駆動対象スイッチング素子の開閉制御端子の充放電処理に際しての電荷の移動態様は、駆動対象スイッチング素子の開閉制御端子の寄生容量や、駆動回路の仕様等によって定まるものである。ただし、駆動対象スイッチング素子を駆動する機能に異常が生じる場合には、電荷の移動態様が想定されるものから相違する事態が生じうる。上記発明では、この点に鑑み、制限用抵抗体を流れる電流の検出結果に基づき、異常の有無を判断する。請求項2記載の発明は、請求項1記載の発明において、前記検出手段は、前記制限用抵抗体の両端に接続されて且つ該両端の電位差を検出する差動増幅回路を備えることを特徴とする。制限用抵抗体にノイズが重畳する場合、その一対の端部のそれぞれの電位は変化するものの、両端の電位差は変化しない可能性が高い。上記発明では、この点に鑑み、差動増幅回路を備えることで、電流の検出結果に対するノイズの影響を好適に抑制することができる。請求項3記載の発明は、請求項1または2記載の発明において、前記制限用抵抗体は、前記いずれか他方の電荷を前記開閉制御端子に充電するための充電経路および前記いずれか他方の電荷を前記開閉制御端子から放電するための放電経路の双方によって共有されるものであることを特徴とする。上記発明では、制限用抵抗体が充電経路および放電経路の双方を構成するため、単一の制限用抵抗体を用いて、いずれか他方の電荷の充電期間において流れる電流と、いずれか他方の電荷の放電期間いずれか一方の電荷の充電期間において流れる電流との双方を検出することができる。請求項4記載の発明は、請求項3記載の発明において、前記駆動対象スイッチング素子の開閉制御端子に前記いずれか他方の電荷を充電するに際し、その充電経路内の電流を一定値に制御する定電流制御手段をさらに備えることを特徴とする。上記発明では、いずれか他方の電荷の充電に際して定電流制御がなされるために、いずれか他方の電荷の放電いずれか一方の電荷の充電に際しての放電速度の要求に応じて制限用抵抗体の抵抗値を調節するに際して、いずれか他方の電荷の充電によって制約を受けることを好適に回避することができる。請求項5記載の発明は、請求項4記載の発明において、前記定電流制御手段は、前記制限用抵抗体とは別に前記充電経路に設けられた定電流用抵抗体と、該定電流用抵抗体に直列接続された定電流用スイッチング素子と、前記定電流用抵抗体の電圧降下量が目標値となるように前記定電流用スイッチング素子の開閉制御端子を操作する操作手段と、を備えることを特徴とする。上記発明では、定電流用抵抗体の抵抗値が変化したとしても、これが断線またはショートしたのではない限り、その電圧降下量は目標値に制御されると考えられる。このため、制限用抵抗体と定電流用抵抗体とを同一としたのでは、定電流用抵抗体の抵抗値が変化する異常を検出することは困難である。この点、上記発明では、定電流用抵抗体と制限用抵抗体とを別部材とすることで、定電流用抵抗体の抵抗値の異常を制限用抵抗体の電圧降下量の変化等として検出することができる。請求項6記載の発明は、請求項5記載の発明において、前記定電流制御手段は、前記駆動対象スイッチング素子の開閉制御端子に前記いずれか他方の電荷を供給する直流電圧源を用いて、前記駆動対象スイッチング素子の電流の流通経路の一方の端部および開閉制御端子間の電圧が前記直流電圧源の出力電圧になるまで前記いずれか他方の電荷を充電するものであり、前記直流電圧源の出力電圧は、前記駆動対象スイッチング素子に正常時に流れる最大電流を飽和電流とする前記開閉制御端子の充電電圧までは、前記定電流制御を行うことが可能な電圧に設定されていることを特徴とする。上記定電流制御手段は、駆動対象スイッチング素子の電流の流通経路の一方の端部および開閉制御端子間の電圧に、上記制限用抵抗体および定電流用抵抗体の電圧降下量や定電流用スイッチング素子における電圧降下量を加えた値が、直流電圧源の出力電圧となった後には、定電流制御を行うことができない。この点、上記発明によれば、駆動対象スイッチング素子が正常に駆動される場合には、ミラー期間を過ぎるまで定電流制御を行うことができる。請求項7記載の発明は、請求項1または2記載の発明において、前記いずれか他方の電荷を充電する充電経路と、前記充電経路を開閉する充電用スイッチング素子と、前記いずれか他方の電荷を放電する放電経路と、前記放電経路を開閉する放電用スイッチング素子とをさらに備え、前記充電用スイッチング素子、前記放電用スイッチング素子、前記検出手段および前記判断手段は、集積回路内に構成されるものであり、前記充電用スイッチング素子と前記放電用スイッチング素子とは、前記集積回路の各別の端子を介して前記駆動対象スイッチング素子の開閉制御端子に接続されるものであり、前記制限用抵抗体の両端部は、前記充電用スイッチング素子および前記放電用スイッチング素子のそれぞれに接続される前記集積回路の一対の端子を介して前記検出手段に接続されることを特徴とする。上記発明では、充電用スイッチング素子と開閉制御端子とを接続するための端子と、放電用スイッチング素子と開閉制御端子とを接続するための端子とを用いて、検出手段と制限用抵抗体の両端とを接続することができるため、集積回路の端子の増加を回避することができる。請求項8記載の発明は、請求項3~6のいずれか1項に記載の発明において、前記判断手段は、前記駆動対象スイッチング素子の前記開閉制御端子に前記いずれか他方の電荷が充電される期間において前記制限用抵抗体に流れる電流が充電側大電流閾値を超える場合、前記駆動対象スイッチング素子を駆動する機能に異常がある旨判断することを特徴とする。請求項9記載の発明は、請求項3~6,8のいずれか1項に記載の発明において、前記判断手段は、前記駆動対象スイッチング素子の前記開閉制御端子に前記いずれか他方の電荷が充電される期間において前記制限用抵抗体に流れる電流が充電側小電流閾値未満である場合、前記駆動対象スイッチング素子を駆動する機能に異常がある旨判断することを特徴とする。請求項10記載の発明は、請求項3~9のいずれか1項に記載の発明において、前記判断手段は、前記駆動対象スイッチング素子の前記開閉制御端子から前記いずれか他方の電荷が放電される期間において前記制限用抵抗体に流れる電流が放電側大電流閾値を超える場合、前記駆動対象スイッチング素子を駆動する機能に異常がある旨判断することを特徴とする。請求項11記載の発明は、請求項3~10のいずれか1項に記載の発明において、前記判断手段は、前記駆動対象スイッチング素子の前記開閉制御端子から前記いずれか他方の電荷が放電される期間において前記制限用抵抗体に流れる電流が放電側小電流閾値未満である場合、前記駆動対象スイッチング素子を駆動する機能に異常がある旨判断することを特徴とする。請求項12記載の発明は、請求項3~11のいずれか1項に記載の発明において、前記放電経路は、前記駆動対象スイッチング素子の電流の流通経路の一方の端部および開閉制御端子間を接続する経路であって且つ前記制限用抵抗体に直列接続された放電用スイッチング素子を備えて構成され、前記駆動対象スイッチング素子の電流の流通経路の一方の端部および開閉制御端子間を前記放電経路よりも小さい抵抗値の経路で接続する低抵抗経路と、該低抵抗経路を開閉するオフ保持用スイッチング素子と、前記判断手段によって前記駆動対象スイッチング素子を駆動する機能に異常がある旨判断される場合、前記オフ保持用スイッチング素子をオン操作するフェールセーフ手段とを備えることを特徴とする。上記発明では、オフ保持用スイッチング素子を用いることで、駆動対象スイッチング素子の開閉制御端子に充電されたいずれか他方の電荷を確実に放電することができる。そして、これにより、駆動対象スイッチング素子の電流の流通経路の一方の端部と開閉制御端子との間の電位差がなくなるため、駆動対象スイッチング素子をオフ状態とすることができる。請求項13記載の発明は、請求項3~12のいずれか1項に記載の発明において、前記放電経路は、前記駆動対象スイッチング素子の電流の流通経路の一方の端部および開閉制御端子間を接続する経路であって且つ前記制限用抵抗体に直列接続された放電用スイッチング素子を備えて構成され、前記駆動対象スイッチング素子の電流の流通経路の一方の端部および開閉制御端子間を前記放電経路よりも大きい抵抗値の経路で接続する高抵抗経路と、該高抵抗経路を開閉するソフト遮断用スイッチング素子と、前記判断手段によって前記駆動対象スイッチング素子を駆動する機能に異常がある旨判断される場合、前記ソフト遮断用スイッチング素子をオン操作するフェールセーフ手段とを備えることを特徴とする。上記発明では、ソフト遮断用スイッチング素子を用いることで、駆動対象スイッチング素子の開閉制御端子に充電されたいずれか他方の電荷を確実に放電することができる。そして、これにより、駆動対象スイッチング素子の電流の流通経路の一方の端部と開閉制御端子との間の電位差がなくなるため、駆動対象スイッチング素子をオフ状態とすることができる。請求項14記載の発明は、請求項1~13のいずれか1項に記載の発明において、前記判断手段によって前記駆動対象スイッチング素子を駆動する機能に異常がある旨判断される場合、前記駆動対象スイッチング素子のオンオフ指令信号の入力を遮断する遮断手段をさらに備えることを特徴とする。上記発明では、駆動対象スイッチング素子を駆動する機能に異常があると判断される場合、駆動対象スイッチング素子がオン操作指令によってオン操作される事態を確実に回避することができる。請求項15記載の発明は、請求項1~14のいずれか1項に記載の発明において、前記判断手段によって前記駆動対象スイッチング素子を駆動する機能に異常がある旨判断される場合、その旨を外部に通知する通知手段をさらに備えることを特徴とする。<第1の実施形態>以下、本発明にかかるスイッチング素子の駆動回路を車載主機としての回転機に接続される電力変換回路の駆動回路に適用した第1の実施形態について、図面を参照しつつ説明する。図1に、本実施形態にかかる制御システムの全体構成を示す。モータジェネレータ10は、車載主機であり、図示しない駆動輪に機械的に連結されている。モータジェネレータ10は、インバータINVおよび昇圧コンバータCNVを介して高電圧バッテリ12に接続されている。ここで、昇圧コンバータCNVは、コンデンサCと、コンデンサCに並列接続された一対のスイッチング素子Scp,Scnと、一対のスイッチング素子Scp,Scnの接続点と高電圧バッテリ12の正極とを接続するリアクトルLとを備えている。そして、スイッチング素子Scp,Scnのオンオフによって、高電圧バッテリ12の電圧例えば百V以上を所定の電圧例えば666Vを上限として昇圧するものである。一方、インバータINVは、スイッチング素子Sup,Sunの直列接続体と、スイッチング素子Svp,Svnの直列接続体と、スイッチング素子Swp,Swnの直列接続体とを備えており、これら各直列接続体の接続点がモータジェネレータ10のU,V,W相にそれぞれ接続されている。これらスイッチング素子S=u,v,w,c;=p,nとして、本実施形態では、絶縁ゲートバイポーラトランジスタIGBTが用いられている。そして、これらにはそれぞれ、ダイオードDが逆並列に接続されている。制御装置18は、低電圧バッテリ16を電源とする制御装置である。制御装置18は、モータジェネレータ10を制御対象とし、その制御量を所望に制御すべく、インバータINVや昇圧コンバータCNVを操作する。詳しくは、昇圧コンバータCNVのスイッチング素子Scp,Scnを操作すべく、操作信号gcp、gcnをドライブユニットDUに出力する。また、インバータINVのスイッチング素子Sup,Sun,Svp,Svn,Swp,Swnを操作すべく、操作信号gup,gun,gvp,gvn,gwp,gwnをドライブユニットDUに出力する。ここで、高電位側の操作信号gpと、対応する低電位側の操作信号gnとは、互いに相補的な信号となっている。換言すれば、高電位側のスイッチング素子Spと、対応する低電位側のスイッチング素子Snとは、交互にオン状態とされる。ここで、高電圧バッテリ12を備える高電圧システムと低電圧バッテリ16を備える低電圧システムとは、互いに絶縁されており、これらの間の信号の授受は、例えばフォトカプラ等の絶縁素子を備えるインターフェース14を介して行われる。図2に、上記ドライブユニットDUの構成を示す。図示されるように、ドライブユニットDUは、1チップ化された半導体集積回路であるドライブIC20を備えている。ドライブIC20は、端子電圧Vomの電源22を備え、これが、定電流用抵抗体24、PチャネルMOS電界効果トランジスタ定電流用スイッチング素子26を介して端子T1に接続されている。そして端子T1には、ゲート抵抗体28を介してスイッチング素子Sのゲートが接続されている。一方、上記端子T1は、放電用スイッチング素子30を介して端子T2に接続されている。そして、端子T2は、スイッチング素子Sの出力端子エミッタに接続されている。上記定電流用抵抗体24と定電流用スイッチング素子26との間には、オペアンプ32の反転入力端子が接続されており、オペアンプ32の非反転入力端子には、基準電源31の基準電圧Vrefが印加されている。そして、オペアンプ32の出力端子には、スイッチング素子34を介して定電流用スイッチング素子26のゲートが接続されている。これにより、オペアンプ32の出力端子と定電流用スイッチング素子26のゲートとが接続される場合、オペアンプ32の反転入力端子と非反転入力端子との電圧を同一とするように、定電流用スイッチング素子26のゲートの電圧が操作される。これにより、定電流用抵抗体24の電圧降下量は、目標値Vom-Vrefに操作されることとなり、ひいてはスイッチング素子Sのゲートの充電電流を一定値に制御することができる。このように本実施形態では、スイッチング素子Sのゲートの充電処理を定電流制御によって行なっている。一方、ゲートの放電処理については、ゲートおよびエミッタ間をゲート抵抗体28を介して接続することで、ゲート抵抗体28によって放電電流を制限しつつ行う。ここで、ゲート抵抗体28の抵抗値R2は、放電電流を制限するうえで適切な値に調節されるものの、充電処理によってはその制約を受けない。なぜなら、充電処理は、定電流制御によってなされるからである。ちなみに、定電流制御の制御性は、スイッチング素子Sのゲートおよびエミッタ間電圧ゲート電圧Vgeが上昇することで低下する。これは、一定電流によるゲート抵抗体28での電圧降下量と、定電流用スイッチング素子26での電圧降下量の最小値ソースドレイン間電圧Vdsと、ゲート電圧Vgeとの和が、基準電圧Vref以上となる場合には、定電流用スイッチング素子26のゲート電圧の操作によっては電流値を一定値に制御できなくなるからである。そこで、本実施形態では、スイッチング素子Sが正常に駆動される場合の電流Icの最大値Imaxを飽和電流とするゲート電圧最大電圧Vmaxまでは定電流制御の制御性が低下しないように、電源22の電圧Vomの設定を以下としている。R2Vom-Vref/R1VmaxVds≦Vref上記の式においては、定電流用抵抗体24の抵抗値R1を用いている。なお、上記第1項は、ゲート抵抗体28の電圧降下量である。上記放電用スイッチング素子30や、スイッチング素子34は、ドライブIC20内の駆動制御部36によって操作される。すなわち、駆動制御部36では、端子T3およびスリーステートバッファ38を介して入力される上記操作信号gに基づき、スイッチング素子34および放電用スイッチング素子30を相補的にオンオフすることでスイッチング素子Sを駆動する。すなわち、操作信号gがオン操作指令となることで、スイッチング素子34をオンして且つ放電用スイッチング素子30をオフし、操作信号gがオフ操作指令となることで、スイッチング素子34をオフして且つ放電用スイッチング素子30をオンする。上記スイッチング素子Sのゲートは、ソフト遮断用抵抗体40を介して端子T4に接続されており、端子T4は、ソフト遮断用スイッチング素子42を介して端子T2に接続されている。また、上記端子T1は、ツェナーダイオード44およびクランプ用スイッチング素子46の直列接続体を介して端子T2に接続されている。ここで、ツェナーダイオード44のブレークダウン電圧は、スイッチング素子Sに過度の電流が流れない程度にスイッチング素子Sのゲート電圧を制限するものである。一方、上記スイッチング素子Sは、その入力端子コレクタおよび出力端子エミッタ間に流れる電流コレクタ電流と相関を有する微少電流を出力するセンス端子Stを備えている。そして、センス端子Stは、抵抗体50,51の直列接続体を介してエミッタに電気的に接続されている。これにより、センス端子Stから出力される電流によって抵抗体51に電圧降下が生じるため、抵抗体51による電圧降下量を、スイッチング素子Sの入力端子および出力端子間を流れる電流と相関を有する電気的な状態量とすることができる。上記抵抗体51による電圧降下量は、端子T5を介して、コンパレータ52の非反転入力端子に取り込まれる。一方、コンパレータ52の反転入力端子には、閾値電源54の閾値電圧Vthが印加されている。これにより、コレクタ電流が閾値電流以上となることで、コンパレータ52の出力信号が論理Lから論理Hに反転する。コンパレータ52の出力する論理Hの信号は、クランプ用スイッチング素子46に印加されるとともに、ディレイ56に取り込まれる。ディレイ56は、入力信号が所定時間に渡って論理Hとなることで、フェール信号FLを出力する。フェール信号FLは、スイッチング素子Sを強制的にオフ状態とすべく、OR回路58を介してソフト遮断用スイッチング素子42をオン操作したり、定電流用スイッチング素子26および放電用スイッチング素子30の駆動を停止させるべく駆動制御部36に指令するものである。こうした構成によれば、スイッチング素子Sを過電流が流れる場合には、まずクランプ用スイッチング素子46のオン操作に伴ってツェナーダイオード44がオン状態とされることで、スイッチング素子Sのゲート電圧が低下する。これにより、スイッチング素子Sを流れる電流を制限することができる。そしてその後、過電流が所定時間継続する場合には、ソフト遮断用スイッチング素子42がオン状態とされることから、スイッチング素子Sが強制的にオフとされる。これにより、コレクタ電流が閾値以上となる状態が所定時間以上継続することで、ソフト遮断用スイッチング素子42がオンとされ、ソフト遮断用抵抗体40を介してスイッチング素子Sのゲートの電荷が放電される。ここで、ソフト遮断用抵抗体40は、放電経路の抵抗値を高抵抗とするためのものである。これは、コレクタ電流が過大である状況下にあっては、スイッチング素子Sをオン状態からオフ状態へと切り替える速度、換言すればコレクタおよびエミッタ間の遮断速度を大きくすると、サージが過大となるおそれがあることに鑑みたものである。このため、コレクタ電流が閾値以上となると判断される状況下にあっては、ゲート抵抗体28および放電用スイッチング素子30を備える放電経路よりも抵抗値の大きい経路によってスイッチング素子Sのゲートを放電させる。なお、フェール信号FLは、端子T8を介して低電圧システム制御装置18に出力される。また、このフェール信号FLによって、先の図1に示すフェール処理部14aでは、インバータINVやコンバータCNVをシャットダウンする。ちなみに、フェール処理部14aの構成は、例えば特開2009-60358号公報の図3に記載のものとすればよい。上記ドライブユニットDUは、さらに、スイッチング素子Sのゲートおよびエミッタ間を短絡するためのNチャネルMOS型電界効果トランジスタオフ保持用スイッチング素子62を備えている。オフ保持用スイッチング素子62は、スイッチング素子Sのゲートおよびエミッタ間を低抵抗にて接続すべく、スイッチング素子Sに極力近接して設けられている。そして、スイッチング素子Sのゲートおよびエミッタ間を接続させる経路のうち、オフ保持用スイッチング素子62を備える経路のインピーダンスは、ゲート抵抗体28を備える経路のインピーダンスよりも低くなるように設定されている。これは、上記操作信号gに応じてスイッチング素子Sがオフ状態とされている際、スイッチング素子Sの入力端子コレクタや出力端子エミッタとゲートとの間の寄生容量を介してゲートに高周波ノイズが重畳することでスイッチング素子Sが誤ってオン状態となることを回避するためのものである。上記オフ保持用スイッチング素子62のゲートは、端子T6を介して、ドライブIC20内のオフ保持回路64に接続されている。オフ保持回路64は、端子T1に印加される電圧に基づき、スイッチング素子Sのゲート電圧をモニタし、この電圧が所定電圧となることで、オフ保持用スイッチング素子62をオン操作する処理を行うものである。また、駆動制御部36から放電用スイッチング素子30のゲートに出力される信号をモニタし、放電用スイッチング素子30がオフ操作されることに同期してオフ保持用スイッチング素子62をオフ操作する処理を行うものでもある。上記ドライブIC20は、さらに、スイッチング素子Sを正常に駆動することができない異常駆動異常の有無を判断する異常判断部72を備えている。異常判断部72は、ゲート抵抗体28を流れる電流に基づき、駆動異常の有無を判断する。詳しくは、ゲート抵抗体28のうちスイッチング素子Sのゲート側の端部は、端子T7に接続されている。これにより、端子T1,T7の電位差は、ゲート抵抗体28の電圧降下量となる。そしてこれは、差動増幅回路70の出力電圧Vgiに変換されて異常判断部72に入力される。異常判断部72では、出力電圧Vgiに基づき、駆動異常の有無を判断する。そして駆動異常があると判断される場合、OR回路60および端子T8を介して、先の図1に示したフェール処理部14aにフェール信号FLを出力することで、インバータINVやコンバータCNVをシャットダウンする。また、フェール信号FLをスリーステートバッファ38に出力することで、操作信号gの入力を遮断する。また、フェール信号FLを駆動制御部36に出力することで、スイッチング素子34をオフ操作する。さらに、フェール信号FLをOR回路58に出力することで、ソフト遮断用スイッチング素子42をオン状態とする。図3に、異常判断部72による異常判断処理の手順を示す。この処理は、たとえば所定周期で繰り返し実行される。この一連の処理では、まずステップS10において、操作信号gがオン操作指令からオフ操作指令に切り替わったところであるか否かを判断する。そしてステップS10において肯定判断される場合、ステップS12において、ゲートの充電処理によってゲート抵抗体28に流れる電流を検出する期間を計時するタイマTによって、計時動作を行う。続くステップS14では、タイマTが閾値時間Tth1以上であるか否かを判断する。この処理は、充電処理に際してゲート抵抗体28を流れる電流の検出に基づく駆動異常の有無の判断処理を終了するか否かの判断のためのものである。ここで閾値時間Tth1は、ゲートの充電が完了すると想定される時間以下の時間に設定されるものであり、特に定電流制御の制御性が低下すると想定されるまでに要する時間以下に設定されることが望ましい。上記ステップS14において否定判断される場合、ステップS16において、差動増幅回路70の出力電圧Vgiが、充電側小電流閾値VthL1以上であって且つ充電側大電流閾値VthH1以下であるか否かを判断する。この処理は、駆動異常の有無を判断するためのものである。ここで、充電側小電流閾値VthL1は、充電処理時においてゲート抵抗体28を流れる実際の電流量が想定される電流値よりも過度に小さいことを判断するためのものである。こうした事態は、たとえば定電流用スイッチング素子26が常時開状態となるオープン異常によって生じうる。一方、充電側大電流閾値VthH1は、充電処理時においてゲート抵抗体28を流れる実際の電流量が想定される電流値よりも過度に大きいことを判断するためのものである。こうした事態は、たとえば定電流用スイッチング素子26が常時閉状態となるショート異常等によって生じうる。なお、このステップS16において肯定判断される場合、ステップS12に戻る。一方、上記ステップS14において肯定判断される場合、ステップS18において、タイマTを初期化する。そしてステップS18の処理が完了する場合や,上記ステップS10において否定判断される場合には、ステップS20において、操作信号gがオフ操作指令からオン操作指令に切り替わったところであるか否かを判断する。そしてステップS20において肯定判断される場合、ステップS22において、ゲートの放電処理によってゲート抵抗体28に流れる電流を検出する期間を計時するタイマTによって、計時動作を行う。続くステップS24では、タイマTが閾値時間Tth2以上であるか否かを判断する。この処理は、放電処理に際してゲート抵抗体28を流れる電流の検出に基づく駆動異常の有無の判断処理を終了するか否かの判断のためのものである。ここで閾値時間Tth2は、ゲートの放電処理が完了すると想定されるまでに要する時間以下に設定される。上記ステップS24において否定判断される場合、ステップS26において、差動増幅回路70の出力電圧Vgiの符号を反転させたものが、放電側小電流閾値VthL2以上であって且つ放電側大電流閾値VthH2以下であるか否かを判断する。この処理は、駆動異常の有無を判断するためのものである。ここで、放電側小電流閾値VthL2は、放電処理時においてゲート抵抗体28を流れる実際の電流量が想定される電流値よりも過度に小さいことを判断するためのものである。こうした事態は、たとえば放電用スイッチング素子30が常時開状態となるオープン異常によって生じうる。一方、放電側大電流閾値VthH2は、放電処理時においてゲート抵抗体28を流れる実際の電流量が想定される電流値よりも過度に大きいことを判断するためのものである。こうした事態は、たとえば電源22と端子T1とのショート等によって生じうる。なお、このステップS26において肯定判断される場合、ステップS22に戻る。一方、上記ステップS24において肯定判断される場合、ステップS28において、タイマTを初期化する。また上記ステップS16、S26において否定判断される場合、ステップS30において、駆動異常がある旨判定するとともに、フェールセーフ処理を行う。すなわち、まず第1に、スイッチング素子34をオフ操作した後、ソフト遮断用スイッチング素子42をオン操作する。第2に、スリーステートバッファ38を操作することで、操作信号gの入力を遮断する。第3に、フェール信号FLを出力する。このフェール信号FLにより、制御装置18から出力される操作信号gの値にかかわらず、インターフェース14内において、ドライブユニットDUに入力される操作信号gの論理値が常時オフ操作指令に対応したものに固定される。これにより、インバータINVやコンバータCNVがシャットダウンされる。また、制御装置18側で駆動異常が生じたことを把握することができ、ひいては制御装置18からユーザにその旨を通知することができる。なお、上記ステップS28,S30の処理が完了する場合や、ステップS20において否定判断される場合には、この一連の処理を一旦終了する。以上詳述した本実施形態によれば、以下の効果が得られるようになる。1ゲート抵抗体28を流れる電流を用いることで、スイッチング素子Sを駆動する機能に異常があるか否かを判断することができる。2ゲート抵抗体28の両端に接続された差動増幅回路70の出力電圧Vgiに基づき、駆動異常の有無を判断した。これにより、電流の検出結果に対するノイズの影響を好適に抑制することができる。3スイッチング素子Sのゲートに正の電荷を充電するための充電経路およびゲートから正の電荷を放電させるための放電経路の双方によって、ゲート抵抗体28を共有した。これにより、充電期間において流れる電流と放電期間において流れる電流との双方を単一の抵抗体の電圧降下量として検出することができる。4充電処理を定電流制御として行うことで、ゲート抵抗体28の抵抗値R2を放電速度の調節のみのために設定することができる。5ゲート抵抗体28とは別に定電流用抵抗体24を備えた。これにより、充電側小電流閾値VthL1や充電側大電流閾値VthH1の設定によっては、定電流用抵抗体24の抵抗値R1の異常についてもこれを検出することができる。これに対し、ゲート抵抗体28と定電流用抵抗体24とを共有した場合、定電流用抵抗体24の抵抗値が変化してもその電圧降下量は目標値に制御されるため、異常を検出できないおそれがある。6スイッチング素子Sに正常時に流れる電流の最大値Imaxを飽和電流とするゲート電圧最大電圧Vmaxまでは、定電流制御を行うことが可能な設定とした。これにより、スイッチング素子Sが正常に駆動される場合には、ミラー期間を過ぎるまで定電流制御を行うことができ、ひいてはスイッチング損失を低減することができる。7スイッチング素子Sを駆動する機能に異常がある旨判断される場合、ソフト遮断用スイッチング素子42をオン操作した。これにより、スイッチング素子Sがオン状態であったとしても、これを強制的にオフするに際してのサージを好適に抑制することができる。8スイッチング素子Sを駆動する機能に異常がある旨判断される場合、スリーステートバッファ38によって駆動制御部36への操作信号gの入力を遮断した。これにより、スイッチング素子Sがオン操作指令によってオン操作される事態を確実に回避することができる。<第2の実施形態>以下、第2の実施形態について、先の第1の実施形態との相違点を中心に図面を参照しつつ説明する。図4に、本実施形態にかかる異常判断部72による異常判断処理の手順を示す。この処理は、たとえば所定周期で繰り返し実行される。なお、図4に示す処理のうち先の図3に示した処理に対応するものについては、便宜上同一のステップ番号を付している。図示されるように、本実施形態では、駆動異常が生じる場合、ステップS30aにおいて、オフ保持用スイッチング素子62をオン操作する。この処理は、フェール処理部14aがインバータINVやコンバータCNVをシャットダウンしない構成の場合には、特に有効である。すなわちこの場合、スイッチング素子Sのうち駆動異常が生じていないものについては、フェールセーフ処理等によって駆動が継続されうる。そしてこの場合、駆動異常を生じたドライブユニットDUに混入するノイズによって、駆動対象とするスイッチング素子Sの誤動作が誘発されるおそれがある。こうした事態は、オフ保持用スイッチング素子62をオン状態に維持することで好適に回避することができる。<第3の実施形態>以下、第3の実施形態について、先の第1の実施形態との相違点を中心に図面を参照しつつ説明する。図5に、上記ドライブユニットDUの構成を示す。なお、図5において、先の図2に示した部材に対応するものについては便宜上同一の符号を付している。図示されるように、本実施形態では、端子T1に定電流用スイッチング素子26を接続して且つ端子T7に放電用スイッチング素子30を接続することで、充電経路と放電経路とでドライブIC20の端子を各別のものとする。この場合であっても、たとえば放電処理時においてゲート抵抗体28を流れる電流に基づき駆動異常の有無を判断することができる。すなわち、放電処理時においてゲート抵抗体28を流れる電流が過度に小さい場合、放電用スイッチング素子30や定電流用スイッチング素子26が常時開状態となるオープン異常等が生じたと考えられる。また、放電処理時においてゲート抵抗体28を流れる電流が過度に大きい場合、定電流用スイッチング素子26が常時閉状態となるショート異常等が生じたと考えられる。こうした処理は、放電用スイッチング素子30がオン状態である期間のうち電流が流れると想定される期間において行なえばよい。もっともこれに限らず、たとえば、放電用スイッチング素子30がオン状態である期間のうち電流が流れると想定される期間を経過した後に行なってもよい。すなわち、たとえばこのときの電流がゼロでない場合、定電流用スイッチング素子26が常時閉状態となるショート異常等が生じたと考えられる。もっとも、放電用スイッチング素子30がオン状態である期間に限らず、オフ操作されているときにゲート抵抗体28に電流が流れる場合に、放電用スイッチング素子30が常時閉状態となるショート異常等が生じたと判断してもよい。<その他の実施形態>なお、上記各実施形態は、以下のように変更して実施してもよい。判断手段について上記各実施形態において、閾値時間Tth1,Tth2における電圧Vgiに限らず、オン操作指令への切替からオフ操作指令への切替までの期間や、オフ操作指令への切替からオン操作指令への切替までの期間における電圧Vgiに基づき、異常の有無を判断してもよい。上記各実施形態において、ゲート抵抗体28を介して電流が流れている時間に基づき異常の有無を判断してもよい。これにより、たとえば放電用スイッチング素子30がオン状態となる全期間にわたってゲート抵抗体28に電流が流れることに基づき、定電流用スイッチング素子26にショート異常等が生じていると判断することができる。検出手段について制限用抵抗体の両端の電位差を検出する差動増幅回路を備えるものに限らない。たとえば上記第3の実施形態先の図5において、放電用スイッチング素子30のオン状態時に限って異常の有無を判断するなら、端子T1の電位と、端子T2を基準とする所定の電位との大小を比較する手段を備えて構成してもよい。なお、検出手段としては、ドライブIC20内に構成されるものに限らない。定電流用抵抗体について上記第1の実施形態において、定電流用抵抗体をゲート抵抗体28と共有してもよい。この場合、ゲート抵抗体28がショートまたは断線しないまでも抵抗値が変化したとしても、その電圧降下量が目標値に制御されるため、抵抗値の変化についてはその異常を検出することができない。ただし、この場合であっても、ゲート抵抗体の断線、ショートや、定電流用スイッチング素子26、放電用スイッチング素子30の異常についてはこれを検出することができる。なお、定電流用抵抗体をドライブIC20に外付けしてもよい。定電流制御手段について定電流用スイッチング素子としては、MOS電界効果トランジスタに限らず、たとえばバイポーラトランジスタであってもよい。定電流用スイッチング素子と、定電流用抵抗体の電圧降下量を目標値に制御すべく定電流用スイッチング素子の開閉制御端子を操作する操作手段とを備えるものにも限らない。たとえば、定電流ダイオードと、これに直列接続されたスイッチング素子とを備えるものであってもよい。なお、定電流制御手段によってゲートに正の電荷を充電するものに限らず、正の電荷を放電する負の電荷を充電するものとしてもよい。定電流制御について上記各実施形態において、定電流制御に代えて、電源22とスイッチング素子Sのゲートとの間を開閉するスイッチング素子を2値的に操作することで、いわゆる定電圧制御によってゲートに正の電荷を充電する処理を行なってもよい。フェールセーフ手段について上記第2の実施形態において、ソフト遮断用スイッチング素子42を強制的にオン操作して所定時間が経過した後にオフ保持用スイッチング素子62をオン状態に切り替え、この状態をフェールセーフ処理の行なわれている間中、保持するようにしてもよい。たとえば第1の実施形態のように、フェール信号FLの出力によって全てのスイッチング素子Sの操作信号gの入力がオフ操作指令とされる構成であるなら、スリーステートバッファ38を省いても操作信号gの入力を遮断したことになる。駆動対象スイッチング素子について駆動対象スイッチング素子としては、IGBTに限らず、たとえばパワーMOS電界効果トランジスタ等であってもよい。この際、Nチャネルにも限らず、Pチャネルであってもよい。ただしこの場合、ソース電位に対してゲート電位を低下させることでオン状態となるため、ゲートに負の電荷を充電することで駆動対象スイッチング素子がオン状態となる。そのほかモータジェネレータ10としては、車載主機に限らず、たとえばシリーズハイブリッド車に搭載される発電機であってもよい。"