"複数の誘電体層と複数の電極層との積層体であり、前記複数の電極層で、第1キャパシタ電極と、この第1キャパシタ電極に対向する第2キャパシタ電極と、第1キャパシタ電極に第1端が接続され第2キャパシタ電極に第2端が接続され前記第1端を始点、前記第2端を終点とするループ形状のインダクタ電極とが構成され、前記インダクタ電極は、前記誘電体層に沿って形成された線路電極と前記誘電体層の積層方向に延びるビア電極とで構成され、前記第1キャパシタ電極、前記第2キャパシタ電極および前記インダクタ電極によって構成されるLC並列共振器が四つ以上の複数個設けられた積層帯域通過フィルタにおいて、前記複数のLC並列共振器は、隣接するLC並列共振器の前記インダクタ電極のループ面同士が少なくとも一部で重なって対向するLC並列共振器対が、前記ループ面に対して平行な方向に複数対配列された、積層帯域通過フィルタ。前記複数対のLC並列共振器対は連続して一列に配列されている、請求項1に記載の積層帯域通過フィルタ。前記複数のLC並列共振器対のうち隣接する二つのLC並列共振器対について、一方のLC並列共振器対のうちの片方のLC並列共振器と他方のLC並列共振器対のうちの片方のLC並列共振器とは、前記インダクタ電極のループ面同士が少なくとも一部で重なって対向する、請求項1または2に記載の積層帯域通過フィルタ。前記複数のLC並列共振器対のうち隣接する二つのLC並列共振器対について、前記LC並列共振器同士の間隔が異なる、請求項1~3のいずれかに記載の積層帯域通過フィルタ。前記複数のLC並列共振器対のうち隣接する二つのLC並列共振器対について、対をなすLC並列共振器同士の間隔が互いに同じであり、且つ、隣接するLC並列共振器対の一方のLC並列共振器同士および他方のLC並列共振器同士のインダクタ電極のループ面がそれぞれ同一面上に並んでいる、請求項1~3のいずれかに記載の積層帯域通過フィルタ。前記複数のLC並列共振器対は第1のLC並列共振器対と第2のLC並列共振器対を備え、第1のLC並列共振器対の二つのLC並列共振器は互いに結合して等価回路上の一段目と二段目のLC並列共振器を構成し、第2のLC並列共振器対の二つのLC並列共振器は互いに結合して等価回路上の三段目と四段目のLC並列共振器を構成し、前記二つのLC並列共振器対の配列方向の一方の列に並ぶ二つのLC並列共振器は等価回路上隣接しない段のLC並列共振器であり、前記二つのLC並列共振器対の配列方向の他方の列に並ぶ二つのLC並列共振器は等価回路上隣接しない段のLC並列共振器である、請求項1~5のいずれかに記載の積層帯域通過フィルタ。前記二つのLC並列共振器対の配列方向の一方の列に並ぶ二つのLC並列共振器が結合し、前記二つのLC並列共振器対の配列方向の他方の列に並ぶ二つのLC並列共振器が結合している、請求項6に記載の積層帯域通過フィルタ。図1に示されるような構造によれば、ループ型のインダクタを備えることにより、LC並列共振器のQ特性が向上し、フィルタの減衰特性が改善されるという効果がある。また、図1に示されるような構造によれば、誘電体層の積層方向から透視して二段目の共振器のキャパシタ電極が飛び結合用のキャパシタ電極に重ならないため、その間の寄生容量を減らすことができる。しかしながら、特許文献1および特許文献2に示されている構造では、三段以上のLC並列共振器を含む場合に、すべてのLC並列共振器のループ面が平行になるように、LC並列共振器を一列に配置していた。このため、各LC並列共振器のインダクタ電極は隣接するLC並列共振器のインダクタ電極との間で電磁結合の調整ができるものの、入力段のLC並列共振器のインダクタ電極と出力段のLC並列共振器のインダクタ電極との間の電磁結合については、その調整設定が殆どできないという問題があった。このため、フィルタの減衰特性特に減衰極の位置および帯域の調整設定自由度が低いという問題があった。本発明は、四段以上のLC並列共振器のうち所定のLC並列共振器のインダクタ電極同士の電磁結合を容易に定められるようにして、フィルタの減衰特性を高い自由度のもとで定められるようにした積層帯域通過フィルタを提供することを目的としている。本出願の積層帯域通過フィルタは、1複数の誘電体層と複数の電極層との積層体であり、前記複数の電極層で、第1キャパシタ電極と、この第1キャパシタ電極に対向する第2キャパシタ電極と、第1キャパシタ電極に第1端が接続され第2キャパシタ電極に第2端が接続され前記第1端を始点、前記第2端を終点とするループ形状のインダクタ電極とが構成され、前記インダクタ電極は、前記誘電体層に沿って形成された線路電極と前記誘電体層の積層方向に延びるビア電極とで構成され、前記第1キャパシタ電極、前記第2キャパシタ電極および前記インダクタ電極によって構成されるLC並列共振器が四つ以上の複数個設けられた積層帯域通過フィルタにおいて、前記複数のLC並列共振器は、隣接するLC並列共振器の前記インダクタ電極のループ面同士が少なくとも一部で重なって対向するLC並列共振器対が、前記ループ面に対して平行な方向に複数対配列されたことを特徴としている。この構成により、等価回路的には隣接していないLC並列共振器間での飛びの磁気結合と容量結合の調整自由度が増す。このため、フィルタの減衰特性の設計自由度も増える。2例えば、前記LC並列共振器対の配列方向に、隣接する前記LC並列共振器対が連続して一列に配置されていることが好ましい。この構造により、隣接するLC並列共振器対の間に導体パターンが形成されないので、隣接するLC並列共振器対の結合がより設定し易くなる。3例えば、前記複数のLC並列共振器対のうち隣接する二つのLC並列共振器対について、一方のLC並列共振器対のうちの片方のLC並列共振器と他方のLC並列共振器対のうちの片方のLC並列共振器とは、前記インダクタ電極のループ面同士が少なくとも一部で重なって対向することが好ましい。この構造により、隣接するLC並列共振器対間での結合をも強くできる。4また例えば、前記複数のLC並列共振器対のうち隣接する二つのLC並列共振器対について、LC並列共振器同士の間隔が異なることが好ましい。この構造により、隣接するLC並列共振器対間の結合を調整しやすくなる。5例えば、前記複数のLC並列共振器対のうち隣接する二つのLC並列共振器対について、対をなすLC並列共振器同士の間隔が互いに同じであり、且つ、隣接するLC並列共振器対の一方のLC並列共振器同士および他方のLC並列共振器同士のインダクタ電極のループ面がそれぞれ同一面上に並んでいることが好ましい。6例えば、前記複数のLC並列共振器対は第1のLC並列共振器対と第2のLC並列共振器対を備え、第1のLC並列共振器対の二つのLC並列共振器は互いに結合して等価回路上の一段目と二段目のLC並列共振器を構成し、第2のLC並列共振器対の二つのLC並列共振器は互いに結合して等価回路上の三段目と四段目のLC並列共振器を構成し、前記二つのLC並列共振器対の配列方向の一方の列に並ぶ二つのLC並列共振器は等価回路上隣接しない段のLC並列共振器であり、前記二つのLC並列共振器対の配列方向の他方の列に並ぶ二つのLC並列共振器は等価回路上隣接しない段のLC並列共振器であることが好ましい。この構成により、等価回路的には隣接しない段一段目と三段目、一段目と四段目のLC並列共振器同士間の飛びの誘導結合および容量結合をさせやすくなる。7例えば、前記二つのLC並列共振器対の配列方向の一方の列に並ぶ二つのLC並列共振器が結合し、前記二つのLC並列共振器対の配列方向の他方の列に並ぶ二つのLC並列共振器が結合していることが好ましい。この構成により、等価回路的には隣接しない段のLC並列共振器同士間の飛びの誘導結合および容量結合をさせやすくなる。本発明によれば、四段以上のLC並列共振器のうち所定のLC並列共振器同士の結合を容易に定められるようにして、フィルタの減衰特性を高い自由度のもとで定められるようにした積層帯域通過フィルタが構成できる。《第1の実施形態》第1の実施形態に係る積層帯域通過フィルタについて図3~図7を参照して説明する。図3は第1の実施形態である積層帯域通過フィルタ101の分解斜視図、図4は積層帯域通過フィルタ101の外観斜視図である。積層帯域通過フィルタ101は四段のLC並列共振器によって構成されている。入力端子には一段目のLC並列共振器が接続され、出力端子には四段目のLC並列共振器が接続され、入力端子および出力端子いずれにも接続されないのが二段目のLC並列共振器および三段目のLC並列共振器である。なお、積層帯域通過フィルタ101の回路構成については、後で詳細に述べる。図3に示すように、この積層帯域通過フィルタ101は、複数の誘電体層D1~D15の積層体である。誘電体層D7の上面には接地電極G3が形成されている。誘電体層D13,D14の上面には線路電極S11,S12がそれぞれ形成されている。同様に、誘電体層D13,D14の上面には線路電極S41,S42がそれぞれ形成されている。誘電体層D11には引出電極E15,E45が形成されている。誘電体層D12~D14にはこれらの誘電体層の積層方向に延びるビア電極V11,V41が形成されている。また、誘電体層D8~D14にはこれらの誘電体層の積層方向に延びるビア電極V12,V42が形成されている。線路電極S11,S12の第1端と引出電極E15とはビア電極V11を介して接続されている。線路電極S11,S12の第2端と接地電極G3とはビア電極V12を介して接続されている。このビア電極V11,V12および線路電極S11,S12によって一段目のLC並列共振器のインダクタがループ形状に構成されている。同様に、線路電極S41,S42の第1端と引出電極E45とはビア電極V41を介して接続されている。線路電極S41,S42の第2端と接地電極G3とはビア電極V42を介して接続されている。このビア電極V41,V42および線路電極S41,S42によって四段目のLC並列共振器のインダクタがループ形状に構成されている。誘電体層D3には接地電極G2が形成されている。この接地電極G2はビア電極V231,V232,V233,V234を介して誘電体層D7の接地電極G3と導通している。誘電体層D2にはキャパシタ電極P10が形成されている。このキャパシタ電極P10と接地電極G2とで一段目のLC並列共振器の容量が構成されている。同様に、誘電体層D2にはキャパシタ電極P40が形成されている。このキャパシタ電極P40と接地電極G2とで四段目のLC並列共振器の容量が構成されている。誘電体層D11の引出電極E15,E45と誘電体層D2の引出電極E10,E40とは端面の電極図4に表れている電極EE1,EE4を介して導通している。したがって、前記一段目のLC並列共振器のインダクタと前記一段目のLC並列共振器の容量とが並列接続されて、一段目のLC並列共振器が構成されている。同様に、前記四段目のLC並列共振器のインダクタと前記四段目のLC並列共振器の容量とが並列接続されて、四段目のLC並列共振器が構成されている。誘電体層D4にはキャパシタ電極P141,P411が形成されている。誘電体層D6にはキャパシタ電極P142,P412が形成されている。誘電体層D5にキャパシタ電極P14が形成されている。このキャパシタ電極P14は上下のキャパシタ電極P141,P142,P411,P412との間に飛び結合容量を形成する。キャパシタ電極P141,P142の引出電極E141,E142は端面の電極を介して前記引出電極E15と導通している。同様に、キャパシタ電極P411,P412の引出電極E411,E412は端面の電極を介して前記引出電極E45と導通している。したがって、一段目のLC並列共振器と四段目のLC並列共振器とは前記キャパシタ電極P141,P142,P411,P412およびP14による飛び結合容量を介して接続されている。誘電体層D9にはキャパシタ電極P20,P30が形成されている。誘電体層D8,D9にはビア電極V20,V30が形成されている。接地電極G3とキャパシタ電極P20,P30との間はビア電極V20,V30で接続されている。誘電体層D8にはキャパシタ電極P21,P31が形成されている。また、誘電体層D10にはキャパシタ電極P22,P32が形成されている。キャパシタ電極P20は誘電体層D9,D10を介してキャパシタ電極P21,P22で挟まれるように配置されている。同様に、キャパシタ電極P30も誘電体層D9,D10を介してキャパシタ電極P31,P32で挟まれるように配置されている。前記キャパシタ電極P20,P21,P22,G3によって二段目のLC並列共振器の容量が構成されている。同様に、前記キャパシタ電極P30,P31,P32,G3によって三段目のLC並列共振器の容量が構成されている。誘電体層D13,D14の上面には線路電極S21,S22がそれぞれ形成されている。誘電体層D12にはクランク状の線路電極S23が形成されている。誘電体層D13,D14にはこれらの誘電体層の積層方向に延びるビア電極V21が形成されている。線路電極S21,S22の第1端はこのビア電極V21を介してクランク状の線路電極S23の第1端に接続されている。誘電体層D9~D14にはこれらの誘電体層の積層方向に延びるビア電極V22が形成されている。線路電極S21,S22の第2端はビア電極V22を介してキャパシタ電極P21,P22に接続されている。前記ビア電極V21,V22および線路電極S21,S22によって二段目のLC並列共振器のインダクタが構成されている。同様に、誘電体層D13,D14の上面には線路電極S31,S32がそれぞれ形成されている。誘電体層D13,D14にはこれらの誘電体層の積層方向に延びるビア電極V31が形成されている。線路電極S31,S32の第1端はこのビア電極V31を介してクランク状の線路電極S23の第2端に接続されている。誘電体層D9~D14にはこれらの誘電体層の積層方向に延びるビア電極V32が形成されている。線路電極S31,S32の第2端はビア電極V32を介してキャパシタ電極P31,P32に接続されている。前記ビア電極V31,V32および線路電極S31,S32によって三段目のLC並列共振器のインダクタが構成されている。したがって、前記二段目のLC並列共振器のインダクタと前記二段目のLC並列共振器の容量とが並列接続されて、二段目のLC並列共振器が構成されている。同様に、前記三段目のLC並列共振器のインダクタと前記三段目のLC並列共振器の容量とが並列接続されて、三段目のLC並列共振器が構成されている。誘電体層D12に形成されているクランク状の線路電極S23の中点と誘電体層D7の接地電極G3との間はビア電極V23で接続されている。誘電体層D1の上面にはキャパシタ電極P10,P40と同電位の電極P1,P4および接地電極G2と同電位の電極G1が形成されている。この誘電体層D1の下面には電極P1,P4,G1に導通する電極パッドが形成されている。すなわち、本実施例にかかる積層帯域通過フィルタの電極パッドはLGALandGridArray形式で構成されている。前記各層の誘電体層部分は誘電率が6以上80以下の範囲内である低温焼結セラミックLTCCである。前記線路電極を含む電極層に積層されている誘電体層の比誘電率は6以上80以下の範囲内にある。また、キャパシタ電極が形成された誘電体層の比誘電率は20以上である。各誘電体層は、例えば酸化チタン、酸化バリウム、アルミナ等の成分のうち、少なくとも1つ以上の成分と、ガラス成分とから形成される低温焼結セラミックスを用いて形成される。各誘電体層を形成する材料は以降に示す別の実施形態についても同様である。図5は図3に示した積層帯域通過フィルタ101の四つのLC並列共振器の配置関係を示す概略平面図である。一段目のLC並列共振器R1と二段目のLC並列共振器R2は、それぞれのインダクタ電極のループ面同士が少なくとも一部で重なって対向する第1のLC並列共振器対を構成している。また、三段目のLC並列共振器R3と四段目のLC並列共振器R4は、それぞれのインダクタ電極のループ面同士が少なくとも一部で重なって対向する第2のLC並列共振器対を構成している。そして、第1のLC並列共振器対と第2のLC並列共振器対とは連続して一列に図5における左右方向に配列されている。すなわち、第1のLC並列共振器対と第2のLC並列共振器対との間に他のLC並列共振器が配置されていない。また、第1のLC並列共振器対と第2のLC並列共振器対について、対をなすLC並列共振器同士の間隔一段目のLC並列共振器R1と二段目のLC並列共振器R2との間隔、および三段目のLC並列共振器R3と四段目のLC並列共振器R4との間隔は互いに同じである。また、隣接するLC並列共振器対の一方のLC並列共振器同士一段目のLC並列共振器R1と三段目のLC並列共振器R3のインダクタ電極のループ面はそれぞれ同一面上に並んでいる。さらに、他方のLC並列共振器同士二段目のLC並列共振器R2と四段目のLC並列共振器R4のインダクタ電極のループ面は同一面上に並んでいる。二段目のLC並列共振器R2と三段目のLC並列共振器R3とは図3に示したクランク状の線路電極S23およびビア電極V23によって構成されるインダクタを介して結合している。第1のLC並列共振器対の二つのLC並列共振器一段目のLC並列共振器と二段目のLC並列共振器は互いに結合して等価回路上の一段目と二段目のLC並列共振器を構成し、第2のLC並列共振器対の二つのLC並列共振器は互いに結合して等価回路上の三段目と四段目のLC並列共振器を構成する。二つのLC並列共振器対の配列方向の一方の列に並ぶ二つのLC並列共振器一段目のLC並列共振器R1と三段目のLC並列共振器R3は等価回路上隣接しない段のLC並列共振器である。また、二つのLC並列共振器対の配列方向の他方の列に並ぶ二つのLC並列共振器二段目のLC並列共振器R2と四段目のLC並列共振器R4は等価回路上隣接しない段のLC並列共振器である。図6は第1の実施形態である積層帯域通過フィルタ101の等価回路図である。図3に示した構成と図6中の各回路要素との関係を次に示す。インダクタL1は、ビア電極V11,V12、線路電極S11,S12により構成されるインダクタである。インダクタL2は、ビア電極V21,V22、線路電極S21,S22により構成されるインダクタである。インダクタL3は、ビア電極V31,V32、線路電極S31,S32により構成されるインダクタである。インダクタL4は、ビア電極V41,V42、線路電極S41,S42により構成されるインダクタである。また、容量C1はキャパシタ電極P10と接地電極G2との間に構成されるキャパシタである。容量C4はキャパシタ電極P40と接地電極G2との間に構成されるキャパシタである。容量C2はキャパシタ電極P21,P22とキャパシタ電極P20、接地電極G3との間に構成されるキャパシタである。容量C3はキャパシタ電極P31,P32とキャパシタ電極P30、接地電極G3との間に構成されるキャパシタである。インダクタL23はビア電極V23および線路電極S23により構成されるインダクタである。飛び結合容量C14はキャパシタ電極P141,P142,P411,P412,P14により構成されるキャパシタである。インダクタL1とキャパシタC1とで一段目のLC並列共振器R1が構成され、インダクタL2とインダクタL23とキャパシタC2とで二段目のLC並列共振器R2が構成され、インダクタL3とインダクタL23とキャパシタC3とで三段目のLC並列共振器R3が構成され、インダクタL4とキャパシタC4とで四段目のLC並列共振器R4が構成される。一段目のLC並列共振器R1と二段目のLC並列共振器R2とはK12で示すように、誘導性または容量性で結合し、三段目のLC並列共振器R3と四段目のLC並列共振器R4とはK34で示すように、誘導性または容量性で結合する。二段目のLC並列共振器R2と三段目のLC並列共振器R3とはK23で示すように、インダクタL23を介する誘導性結合とで結合する。さらに、一段目のLC並列共振器R1と四段目のLC並列共振器R4とは飛び結合容量C14を介して飛び結合する。図7は第1の実施形態の積層帯域通過フィルタ101と従来の積層帯域通過フィルタの通過特性SパラメータのS21特性を示す図である。図7において曲線αは第1の実施形態の積層帯域通過フィルタの特性、曲線βは従来の積層帯域通過フィルタの特性である。ここで、従来の積層帯域通過フィルタは図1に示した構造の積層帯域通過フィルタである。第1の実施形態の積層帯域通過フィルタ101では、等価回路的には隣接しない一段目と三段目のLC並列共振器、および二段目と四段目のLC並列共振器を連続して配置できる。このため、一段目と三段目のLC並列共振器同士の結合、および二段目のLC並列共振器と四段目のLC並列共振器との結合を共に強くできるので、図7に表れているように通過帯域幅を広くすることができる。《第2の実施形態》第2の実施形態に係る積層帯域通過フィルタについて図8~図11を参照して説明する。図8は第2の実施形態である積層帯域通過フィルタ102の分解斜視図である。図3に示した第1の実施形態の積層帯域通過フィルタ101と異なるのは、二段目のLC並列共振器と三段目のLC並列共振器との結合用のインダクタが無く、一段目のLC並列共振器と三段目のLC並列共振器とを結合させるインダクタと二段目のLC並列共振器と四段目のLC並列共振器とを結合させるインダクタとを備えた点である。誘電体層D12には線路電極S13,S24が形成されている。誘電体層D8~D14にはビア電極V12,V20,V30,V42が形成されている。線路電極S11,S12の第1端と接地電極G3とはビア電極V12を介して接続されている。線路電極S21,S22の第1端と接地電極G3とはビア電極V20を介して接続されている。線路電極S31,S32の第1端と接地電極G3とはビア電極V30を介して接続されている。線路電極S41,S42の第1端と接地電極G3とはビア電極V42を介して接続されている。線路電極S13の第1端はビア電極V12に繋がっていて、線路電極S13の第2端はビア電極V20に繋がっている。同様に、線路電極S24の第1端はビア電極V42に繋がっていて、線路電極S24の第2端はビア電極V20に繋がっている。図9は図8に示した積層帯域通過フィルタ102の四つのLC並列共振器の配置関係を示す概略平面図である。一段目のLC並列共振器R1、二段目のLC並列共振器R2、三段目のLC並列共振器R3および四段目のLC並列共振器R4の位置関係は第1の実施形態の積層帯域通過フィルタ101と同じである。第2の実施形態の積層帯域通過フィルタ102では、一段目のLC並列共振器R1と三段目のLC並列共振器R3とが線路電極S13を介して誘導結合していて、二段目のLC並列共振器R2と四段目のLC並列共振器R4とが線路電極S24を介して誘導結合していている。図10は第2の実施形態である積層帯域通過フィルタ102の等価回路図である。図8に示した構成と図10中の各回路要素との関係を次に示す。LC並列共振器R1~R4の構成は第1の実施形態と同様である。すなわち、インダクタL1は、ビア電極V11,V12、線路電極S11,S12により構成されるインダクタである。インダクタL2は、ビア電極V21,V22、線路電極S21,S22により構成されるインダクタである。インダクタL3は、ビア電極V31,V32、線路電極S31,S32により構成されるインダクタである。インダクタL4は、ビア電極V41,V42、線路電極S41,S42により構成されるインダクタである。また、容量C1はキャパシタ電極P10と接地電極G2との間に構成されるキャパシタである。容量C4はキャパシタ電極P40と接地電極G2との間に構成されるキャパシタである。容量C2はキャパシタ電極P21,P22とキャパシタ電極P20、接地電極G3との間に構成されるキャパシタである。容量C3はキャパシタ電極P31,P32とキャパシタ電極P30、接地電極G3との間に構成されるキャパシタである。インダクタL13は線路電極S13により構成されるインダクタである。インダクタL24は線路電極S24により構成されるインダクタである。飛び結合容量C14はキャパシタ電極P141,P142,P411,P412,P14により構成されるキャパシタである。インダクタL1とキャパシタC1とで一段目のLC並列共振器R1が構成され、インダクタL2とキャパシタC2とで二段目のLC並列共振器R2が構成され、インダクタL3とキャパシタC3とで三段目のLC並列共振器R3が構成され、インダクタL4とキャパシタC4とで四段目のLC並列共振器R4が構成される。一段目のLC並列共振器R1と二段目のLC並列共振器R2とはK12で示すように、誘導性または容量性で結合し、二段目のLC並列共振器R2と三段目のLC並列共振器R3とはK23で示すように、誘導性または容量性で結合し、三段目のLC並列共振器R3と四段目のLC並列共振器R4とはK34で示すように、誘導性または容量性で結合する。また、一段目のLC並列共振器R1と三段目のLC並列共振器R3とはインダクタL13を介して誘導結合する。二段目のLC並列共振器R2と四段目のLC並列共振器R4とはインダクタL24を介して誘導結合する。さらに、一段目のLC並列共振器R1と四段目のLC並列共振器R4とは飛び結合容量C14を介して飛び結合する。図11は第2の実施形態の積層帯域通過フィルタ102と従来の積層帯域通過フィルタの通過特性SパラメータのS21特性を示す図である。図11において曲線αは第2の実施形態の積層帯域通過フィルタの特性、曲線βは従来の積層帯域通過フィルタの特性である。ここで、従来の積層帯域通過フィルタは図1に示した構造の積層帯域通過フィルタである。第2の実施形態の積層帯域通過フィルタ102では、第1の実施形態と同じように一段目と三段目のLC並列共振器同士の結合、二段目と四段目のLC並列共振器R同士の結合を強くできるので、図11に表れているように通過帯域幅を広くすることができる。《第3の実施形態》第3の実施形態に係る積層帯域通過フィルタについて図12~図14を参照して説明する。図12は第3の実施形態である積層帯域通過フィルタ103の分解斜視図である。図13は積層帯域通過フィルタ103の四つのLC並列共振器の配置関係を示す概略平面図である。第1第2の実施形態の積層帯域通過フィルタ101,102とは一段目のLC並列共振器R1および二段目のLC並列共振器R2の位置関係が逆である。三段目のLC並列共振器R3および四段目のLC並列共振器R4の位置関係は第1第2の実施形態の積層帯域通過フィルタ101,102と同じである。第3の実施形態の積層帯域通過フィルタ103では、二段目のLC並列共振器R2と三段目のLC並列共振器R3とがインダクタを介して結合している。図3に示した第1の実施形態の積層帯域通過フィルタ101では誘電体層D12にクランク形状の線路電極S23を形成したが、第3の実施形態では一段目のLC並列共振器と二段目のLC並列共振器の位置関係が逆であるので、図12に表れているように、誘電体層D12には直線状の線路電極S23が形成されている。また、一段目のLC並列共振器と二段目のLC並列共振器の位置関係が逆であることにともない、誘電体層D8~D11に形成される各種電極の形状が少し異なっているが基本的な構成は第1の実施形態で示したものと同様である。図14は第3の実施形態の積層帯域通過フィルタ103と従来の積層帯域通過フィルタの通過特性SパラメータのS21特性を示す図である。図14において曲線αは第3の実施形態の積層帯域通過フィルタの通過特性、曲線βは従来の積層帯域通過フィルタの通過特性である。第3の実施形態の積層帯域通過フィルタ103では、LC並列共振器対の配列方向に一段目のLC並列共振器と四段目のLC並列共振器が最も近接している。このため、入力一段目のLC並列共振器から出力四段目のLC並列共振器の結合を強くできる。従って、図14に表れているように、従来構造の積層帯域通過フィルタに比べて低周波側の減衰特性が急峻である。ここで、従来の積層帯域通過フィルタは図1に示した構造の積層帯域通過フィルタである。《第4の実施形態》図15は第4の実施形態の積層帯域通過フィルタの五つのLC並列共振器の配置関係を示す概略平面図である。一段目のLC並列共振器R1と二段目のLC並列共振器R2とで第1のLC並列共振器対を構成していて、三段目のLC並列共振器R3と四段目のLC並列共振器R4とで第2のLC並列共振器対を構成している。第1のLC並列共振器対のうちの一方のLC並列共振器一段目のLC並列共振器R1と他方のLC並列共振器二段目のLC並列共振器R2とは、それぞれのインダクタ電極のループ面同士が一部で重なって対向している。同様に、第2のLC並列共振器対のうちの一方のLC並列共振器三段目のLC並列共振器R3と他方のLC並列共振器四段目のLC並列共振器R4とは、それぞれのインダクタ電極のループ面同士が一部で重なって対向している。そのため、一段目のLC並列共振器R1と二段目のLC並列共振器R2とは所定の結合度K12で結合し、三段目のLC並列共振器R3と四段目のLC並列共振器R4とは所定の結合度K34で結合する。また、第1のLC並列共振器対のうちの片方のLC並列共振器二段目のLC並列共振器R2と第2のLC並列共振器対のうちの片方のLC並列共振器三段目のLC並列共振器R3とは、それぞれのインダクタ電極のループ面同士が一部で重なって対向している。さらに、第2のLC並列共振器対のうちの他方のLC並列共振器四段目のLC並列共振器R4ともう一つのLC並列共振器五段目のLC並列共振器R5とは、それぞれのインダクタ電極のループ面同士が一部で重なって対向している。そのため、二段目のLC並列共振器R2と三段目のLC並列共振器R3とは所定の結合度K23で結合し、四段目のLC並列共振器R4と五段目のLC並列共振器R5とは所定の結合度K45で結合する。このようにして、結合用のインダクタやキャパシタを特に設けることなく、隣接するLC並列共振器対の共振器同士についても、所望の特性を得られるように電磁結合させることができる。《第5の実施形態》図16は第5の実施形態の積層帯域通過フィルタの六つのLC並列共振器の配置関係を示す概略平面図である。一段目のLC並列共振器R1と二段目のLC並列共振器R2とで第1のLC並列共振器対が構成されていて、三段目のLC並列共振器R3と四段目のLC並列共振器R4とで第2のLC並列共振器対が構成されていて、五段目のLC並列共振器R5と六段目のLC並列共振器R6とで第3のLC並列共振器対が構成されている。この例では、第1のLC並列共振器対のLC並列共振器同士の間隔と、第2のLC並列共振器対のLC並列共振器同士の間隔とが異なる。また、第2のLC並列共振器対のLC並列共振器同士の間隔と、第3のLC並列共振器対のLC並列共振器同士の間隔とが異なる。このように、隣接する二つのLC並列共振器対について、LC並列共振器同士の間隔が異なっていてもよい。この構造により、LC並列共振器同士の間隔によってそのLC並列共振器同士の結合度が容易に定められる。このため、フィルタの減衰特性を高い自由度のもとで定めることができる。《第6の実施形態》図17A、図17Bは第6の実施形態の積層帯域通過フィルタの七つのLC並列共振器の配置関係を示す概略平面図である。図17A、図17Bの何れの例でも、一段目のLC並列共振器R1と二段目のLC並列共振器R2とで第1のLC並列共振器対が構成されていて、四段目のLC並列共振器R4と五段目のLC並列共振器R5とで第2のLC並列共振器対が構成されていて、六段目のLC並列共振器R6と七段目のLC並列共振器R7とで第3のLC並列共振器対が構成されている。第1のLC並列共振器対と第2のLC並列共振器対との間には三段目のLC並列共振器R3が配置されている。このように、隣接するLC並列共振器対の間にLC並列共振器が配置されていてもよい。"