電気信号が伝達されるノードに一端が接続される第1容量素子と、前記第1容量素子の他端と第1電源線との間に配置される第1トランジスタと、前記他端と第2電源線との間に直列に配置される抵抗および前記第1トランジスタと極性が逆の第2トランジスタとを備え、前記第1トランジスタは、ゲートで第1制御信号を受け、第1モード中にオンし、第2モード中にオフし、前記第2トランジスタは、ゲートで第2制御信号を受け、前記第1モード中にオフし、前記第2モード中にオンすることを特徴とする可変容量回路。前記他端と前記第1電源線との間に、前記第1トランジスタと並列に配置される第2容量素子を備えていることを特徴とする請求項1に記載の可変容量回路。請求項1または請求項2に記載の可変容量回路と、前記電気信号を前記ノードに出力する信号生成部と、前記第1制御信号および前記第2制御信号を生成する制御部とを備えていることを特徴とするシステム。前記第2電源線に供給する電源電圧を生成する電圧生成部を備えていることを特徴とする請求項3に記載のシステム。スイッチ素子がトランジスタで形成される可変容量回路では、トランジスタのドレインとバックゲート間に形成される寄生ダイオードが信号端子に伝達される電気信号の電圧の変化によりオンすると、電気信号の波形は歪んでしまう。信号の歪みを防止するために、電気信号の電圧振幅は、寄生ダイオードがオンしない大きさに制限されてしまう。本発明の目的は、電気信号の電圧振幅が大きいときにも、可変容量回路に形成されるトランジスタの寄生ダイオードがオンすることを防止し、電気信号の波形が歪むことを防止することである。本発明の一形態では、可変容量回路は、電気信号が伝達されるノードに一端が接続される容量素子と、容量素子の他端と第1電源線との間に配置される第1トランジスタと、他端と第2電源線との間に直列に配置される抵抗素子および第1トランジスタと極性が逆の第2トランジスタとを含み、第1トランジスタはゲートで第1制御信号を受け、第1モード中にオンし、第2モード中にオフし、第2トランジスタは、ゲートで第2制御信号を受け、第1モード中にオフし、第2モード中にオンする。容量素子の他端の中心電圧を、第1トランジスタのオフ中に第2電源線の電圧に設定でき、第2トランジスタのオフ中に第1電源線の電圧に設定できる。これにより、容量素子の他端を第1および第2トランジスタの寄生ダイオードがオンしない電圧に設定でき、電気信号の電圧振幅が大きいときにも、電気信号の波形が歪むことを防止できる。以下、図面を用いて実施形態を説明する。信号が伝達される信号線および端子には、信号名と同じ符号を使用する。図1は、一実施形態における可変容量回路VCPの例を示している。可変容量回路VCPは、容量素子C1、NMOSトランジスタNM1、PMOSトランジスタPM1および抵抗素子RA1を有している。容量素子C1は、電気信号が伝達されるノードNAに一端が接続され、他端がノードQに接続されている。NMOSトランジスタNM1は、ドレインがノードQに接続され、ソースが電源線VEに接続され、ゲートが制御信号NCNTLを受ける制御端子に接続されている。例えば、電源線VEには接地電圧0Vに設定される。PMOSトランジスタPM1は、ドレインノードQPが抵抗素子RA1を介してノードQに接続され、ソースが電源線VCに接続され、ゲートが制御信号PCNTLを受ける制御端子に接続されている。例えば、電源線VCには正の電圧例えば、3Vに設定される。抵抗素子RA1の抵抗値は、ノードNAに伝達される電気信号の周波数における容量素子C1のインピーダンス、NMOSトランジスタNM1のオン抵抗値およびPMOSトランジスタPM1のオン抵抗値に比べて十分に高く設定される。例えば、抵抗素子RA1の抵抗値は、NMOSトランジスタNM1のオン抵抗値およびPMOSトランジスタPM1のオン抵抗値の数百倍から数千倍である。NMOSトランジスタNM1のオン抵抗値は、ノードNAに伝達される電気信号の周波数における容量素子C1のインピーダンスに比べて、低く設定される。例えば、NMOSトランジスタNM1のオン抵抗値は、容量素子C1のインピーダンスの数十分の1である。図1に示す可変容量回路VCPは、ハイレベルの制御信号NCNTLおよびハイレベルの制御信号PCNTLを受ける第1モード中に、NMOSトランジスタNM1をオンし、PMOSトランジスタPM1をオフする。第1モードにおける容量素子C1のインピーダンスは、容量素子C1の容量値をC、ノードNAに伝達される電気信号の角周波数をω、虚数単位をjとすると、1/jωCである。このため、第1モードにおけるノードNAと電源線VE0V間のインピーダンスZ1は、NMOSトランジスタNM1のオン抵抗をRnonとすると、式1で表される。なお、抵抗素子RA1の抵抗値は十分に高いため、PMOSトランジスタPM1の寄生容量は、インピーダンスZ1に影響しない。Z1=1/jωCRnon......1ここで、NMOSトランジスタNM1のオン抵抗Rnonは、容量素子C1のインピーダンス1/jωCに比べて十分に低いため1/jωC>>Rnon、インピーダンスZ1は、式2でも表すことができる。Z1=1/jωC......2一方、可変容量回路VCPは、ロウレベルの制御信号NCNTLおよびロウレベルの制御信号PCNTLを受ける第2モード中に、NMOSトランジスタNM1をオフし、PMOSトランジスタPM1をオンする。NMOSトランジスタNM1がオフしているときのNMOSトランジスタの寄生容量をCnoffとすると、NMOSトランジスタNM1がオフしているときのNMOSトランジスタNM1のインピーダンスは、1/jωCnoffである。これより、第2モードにおけるノードNAと電源線VE0V間のインピーダンスZ2は、式3で表される。Z2=1/jωC1/jωCnoff......3式3を変形すると式4、5になる。Z2=1/jω1/C1/Cnoff......4Z2=1/{jωCCnoff/CCnoff}......5式2における容量値を示す項より、NMOSトランジスタNM1がオンし、PMOSトランジスタPM1がオフしている第1モードにおいて、ノードNAと電源線VE0V間の容量値は、Cになる。式5における容量値を示す項より、NMOSトランジスタNM1がオフし、PMOSトランジスタPM1がオンしている第2モードにおいて、ノードNAと電源線VE0V間の容量値は、CCnoff/CCnoffになる。したがって、図1に示した可変容量回路VCPは、第1モードと第2モードとの切り換えにより容量値を可変にできる。図2は、図1に示した可変容量回路VCPの断面構造の例を示している。符号N、N-は、N形拡散領域を示し、符号P、P-はP形拡散領域を示す。は不純物濃度が相対的に高いことを示し、-は不純物濃度が相対的に低いことを示す。半導体基板SUB上に形成される配線は、矩形形状または実線で示している。配線は、ポリシリコンや金属等の配線材料で形成される。例えば、NMOSトランジスタNM1は、シリコン等の半導体基板SUBであるP型ウエル領域PWP-の表面に一対のN型拡散領域Nソースおよびドレインを形成し、半導体基板SUBの表面に絶縁膜を介してゲートGを形成することで製造される。PMOSトランジスタPM1は、半導体基板SUBの表面に形成されるN型ウエル領域NWN-内に形成されている。PMOSトランジスタPM1は、N型ウエル領域NWN-の表面に一対のP型拡散領域Pソースおよびドレインを形成し、半導体基板SUBの表面に絶縁膜を介してゲートGを形成することで製造される。P型ウエル領域PWP-は、NMOSトランジスタNM1のバックゲートである。N型ウエル領域NWN-は、PMOSトランジスタPM1のバックゲートである。N型ウエル領域NWの電圧VCは、N型拡散層Nを介して供給される。容量素子C1は、例えば、絶縁膜INSを介して対向する電極E1、E2により形成される。電極E1はノードQに接続され、電極E2はノードNAに接続される。特に限定されないが、電極E1、E2は、半導体基板SUB上に積層される金属配線層を用いて形成される。抵抗素子RA1は、例えば、配線抵抗を利用して形成される。なお、容量素子C1は、櫛歯状の配線間容量を用いた容量素子やトランジスタのゲート容量MOS容量等を利用して形成されてもよい。例えば、NMOSトランジスタNM1のPN接合寄生ダイオードがオンする順方向電圧閾値電圧VFN、およびPMOSトランジスタPM1のPN接合寄生ダイオードがオンする順方向電圧閾値電圧VFPは、0.6V程度である。NMOSトランジスタNM1のドレインノードQの電圧が、電源電圧VE例えば、0Vから閾値電圧VFNを差し引いた電圧例えば、-0.6V以下になると、NMOSトランジスタNM1の寄生ダイオードはオンし、オン電流が発生して電圧がクリップされ、信号波形の歪みの原因になる。同様に、PMOSトランジスタPM1のドレインノードQpの電圧が、電源電圧VC例えば、3Vに閾値電圧VFPを加えた電圧例えば、3.6V以上になると、PMOSトランジスタPM1の寄生ダイオードはオンし、オン電流が発生して電圧がクリップされ、信号波形の歪みの原因になる。このため、可変容量回路VCPが動作するときに、ノードQ、Qpの電圧は、寄生ダイオードがオンしない値に設定する必要がある。図3は、図1に示した可変容量回路VCPの動作の例を示している。例えば、ノードNAに伝達される電気信号の交流振幅Vacの値は、第1モードおよび第2モードで同じであり、電気信号は0Vを中心としてVac、-Vacの範囲で変化する。NMOSトランジスタNM1がオンされ、PMOSトランジスタPM1がオフされる第1モードでは、NMOSトランジスタNM1のオン抵抗Rnonは、容量素子C1のインピーダンス1/jωCに比べて十分に低い1/jωC>>Rnonように設計される。このため、ノードQの交流振幅は、ノードNAの交流振幅より小さくなる。ノードQは、NMOSトランジスタNM1のオンにより、電源線VE0Vに接続されるため、ノードQの平均電圧は0Vになる。NMOSトランジスタNM1の抵抗Rnonおよび容量素子C1のインピーダンス成分1/jωCは、ノードNAと電源線VEとの間に直列に接続される。このため、ノードQの電圧は、0Vを中心として、VacRnon/Rnon1/jωC、-VacRnon/Rnon1/jωCの範囲で変化する。第1モードでは、NMOSトランジスタNM1のオンにより、NMOSトランジスタNM1のドレインノードQは、NMOSトランジスタNM1のソース電圧VEに接続される。NMOSトランジスタNM1のソースは、P型ウエル領域PWP-と同じ電圧のため、NMOSトランジスタNM1の寄生ダイオードはオフ状態に維持され、可変容量回路VCPの動作および可変容量回路VCPが搭載されるシステムの動作に影響しない。また、第1モードでは、PMOSトランジスタPM1がオフしているため、ノードQpの交流振幅は、抵抗素子RA1を介して接続されるノードQの交流振幅とほぼ等しくなる。このため、ノードQpの電圧は、ノードQの電圧と同様に、0Vを中心として、VacRnon/Rnon1/jωC、-VacRnon/Rnon1/jωCの範囲で変化する。PMOSトランジスタPM1の寄生ダイオードは、PMOSトランジスタPM1のドレインノードQpの電圧が電源電圧VCに閾値電圧VFPを加えた電圧以上になるときにオンする。このため、NMOSトランジスタNM1のオン抵抗Rnonの値は、ノードQpの電圧の最大値VacRnon/Rnon1/jωCがVCVFPを超えないように設計される。一方、NMOSトランジスタNM1がオフされ、PMOSトランジスタPM1がオンされる第2モードでは、ノードQは、抵抗素子RA1およびPMOSトランジスタPM1を介して電源線VCに接続される。このため、ノードQの平均電圧はVCになる。抵抗素子RA1の抵抗値は、ノードNAに伝達される電気信号の周波数における容量素子C1のインピーダンスより十分に高い。このため、ノードQの交流振幅V1は、ノードNAの交流振幅が容量素子C1とNMOSトランジスタNM1のオフ容量により分圧され、VacCCnoff/CCnoffになる。したがって、ノードQの最大電圧はVCV1になり、ノードQの最小電圧はVC-V1になる。上述したように、NMOSトランジスタNM1の寄生ダイオードは、NMOSトランジスタNM1のドレインノードQの電圧が、電源電圧VE例えば、0Vから閾値電圧VFNを差し引いた電圧例えば、-0.6V以下になるとオンする。NMOSトランジスタNM1の寄生ダイオードがオンすることを防止するために、電源電圧VCは、ノードQの最小電圧VC-V1が電圧VE-VFN例えば、-0.6Vより高くなるように設定される。第2モードでは、ノードQpは、PMOSトランジスタPM1のオンにより、電源線VCに接続されるため、ノードQpの平均電圧はVCになる。抵抗素子RA1およびPMOSトランジスタPM1の抵抗成分Rponは、ノードQと電源線VCとの間に直列に接続される。このため、ノードQpの電圧は、抵抗素子RA1の抵抗値をR1とし、ノードQの交流振幅をV1=VacCCnoff/CCnoffとすると、電源電圧VCを中心としてVCV1Rpon/RponR1、VC-V1Rpon/RponR1の範囲で変化する。抵抗値R1は、PMOSトランジスタPM1のオン抵抗値Rponより十分に高いため、ノードQpの交流振幅は、ノードQの交流振幅に比べてかなり小さくなり、ノードQpの電圧の最大値はVCVFPを超えず、PMOSトランジスタPM1のドレインとバックゲート間の寄生ダイオードはオフ状態に維持され、可変容量回路VCPの動作および可変容量回路VCPが搭載されるシステムの動作に影響しない。第2モードでは、PMOSトランジスタPM1のソースは、N型ウエル領域NWN-と同じ電圧のため、PMOSトランジスタPM1のソースとバックゲート間の寄生ダイオードはオフ状態に維持され、可変容量回路VCPの動作および可変容量回路VCPが搭載されるシステムの動作に影響しない。以上、この実施形態では、ノードQの中心電圧を、NMOSトランジスタNM1のオフ中に、NMOSトランジスタNM1のソース電圧0Vより高い電源電圧VCに設定できる。また、NMOSトランジスタNM1のドレインに接続されるノードQの電圧振幅を、電気信号が伝達されるノードNAの電圧振幅より小さくできる。これにより、NMOSトランジスタNM1のオフ中に、NMOSトランジスタNM1の寄生ダイオードがオンすることを防止できる。ノードQ、Qpの中心電圧を、PMOSトランジスタPM1のオフ中に、PMOSトランジスタPM1のソース電圧VCより低い電源電圧VEに設定できる。また、PMOSトランジスタPM1のドレインに接続されるノードQpの電圧振幅を、電気信号が伝達されるノードNAの電圧振幅より小さくできる。これにより、PMOSトランジスタPM1のオフ中に、PMOSトランジスタPM1の寄生ダイオードがオンすることを防止できる。この結果、ノードNAに伝達される電気信号の電圧振幅が大きいときにも、電気信号の波形が歪むことを防止できる。さらに、寄生ダイオードのオンを防止できるため、寄生サイリスタが動作することを防止できる。図4は、別の実施形態における可変容量回路VCPの例を示している。上述した実施形態で説明した要素と同一の要素については、同一の符号を付し、詳細な説明を省略する。この実施形態では、PMOSトランジスタPM1のゲートおよびNMOSトランジスタNM1のゲートは、制御信号CNTLを受ける共通の制御端子CNTLに接続されている。可変容量回路VCPのその他の構成は、図1と同じである。制御信号CNTLは、第1モード中にハイレベル例えば、電源電圧VCに設定され、第2モード中にロウレベル例えば、0Vに設定される。これにより、第1モード中にNMOSトランジスタNM1をオンし、PMOSトランジスタPM1をオフすることができ、第2モード中にNMOSトランジスタNM1をオフし、PMOSトランジスタPM1をオンすることができる。図4に示した可変容量回路VCPの動作は、制御信号NCNTL、PCNTLの代わりに、制御信号CNTLが使用されることを除き、図3と同じである。以上、この実施形態においても、上述した実施形態と同様の効果を得ることができる。さらに、1つの制御信号CNTLにより、NMOSトランジスタNM1およびPMOSトランジスタPM1の動作を制御できるため、制御端子の数を減らすことができ、可変容量回路VCPを簡易に形成できる。また、可変容量回路VCPの動作を制御する制御回路を簡易に形成できる。図5は、別の実施形態における可変容量回路VCPの例を示している。上述した実施形態で説明した要素と同一の要素については、同一の符号を付し、詳細な説明を省略する。この実施形態では、可変容量回路VCPは、容量素子C2、PMOSトランジスタPM2、NMOSトランジスタNM2および抵抗素子RA2を有している。容量素子C2は、電気信号が伝達されるノードNAに一端が接続され、他端がノードQに接続されている。PMOSトランジスタPM2は、ドレインがノードQに接続され、ソースが電源線VCに接続され、ゲートが制御信号PCNTLを受ける制御端子に接続されている。NMOSトランジスタNM2は、ドレインQPが抵抗素子RA2を介してノードQに接続され、ソースが電源線VEに接続され、ゲートが制御信号NCNTLを受ける制御端子に接続されている。なお、図4に示した可変容量回路VCPと同様に、PMOSトランジスタPM2のゲートおよびNMOSトランジスタNM2のゲートは、制御信号CNTLを受ける共通の制御端子CNTLに接続されてもよい。例えば、電源線VCは正の電圧例えば、3Vに設定され、電源線VEは接地電圧0Vに設定される。例えば、抵抗素子RA2の抵抗値は、ノードNAに伝達される電気信号の周波数における容量素子C2のインピーダンス、PMOSトランジスタPM2のオン抵抗値およびNMOSトランジスタNM2のオン抵抗値に比べて高く設定される。PMOSトランジスタPM2のオン抵抗値は、ノードNAに伝達される電気信号の周波数における容量素子C2のインピーダンスに比べて、低く設定される。図5に示す可変容量回路VCPは、図1の可変容量回路VCPとは逆に、ロウレベルの制御信号NCNTLおよび制御信号PCNTLを受ける第1モード中に、PMOSトランジスタPM2をオンし、NMOSトランジスタNM2をオフする。ハイレベルの制御信号NCNTLおよび制御信号PCNTLを受ける第2モード中に、PMOSトランジスタPM2をオフし、NMOSトランジスタNM2をオンする。第1モードにおけるノードNAと電源線VC間のインピーダンスZ1は、PMOSトランジスタPM2のオン抵抗をRponとし、容量素子C2の容量値をC、容量素子C2のインピーダンスを1/jωCとすると、式6で表される。なお、抵抗素子RA2の抵抗値は十分に高いため、NMOSトランジスタNM2の寄生容量は、インピーダンスZ1に影響しない。Z1=1/jωCRpon......6ここで、1/jωC>>Rponであるため、インピーダンスZ1は、式7でも表すことができる。Z1=1/jωC......7第2モードにおいて、PMOSトランジスタPM2がオフしているときの電源線VCとドレイン間の容量値をCpoffとすると、PMOSトランジスタPM2がオフしているときのインピーダンスは、1/jωCpoffである。これより、第2モードにおけるノードNAと電源線VC間のインピーダンスZ2は、式8で表される。Z2=1/jωC1/jωCpoff......8式8を変形すると式9、10になる。Z2=1/jω1/C1/Cpoff......9Z2=1/{jωCCpoff/CCpoff}......10式7における容量値を示す項より、PMOSトランジスタPM2がオンし、NMOSトランジスタNM2がオフしている第1モードでの容量値は、Cになる。式10における容量値を示す項より、PMOSトランジスタPM2がオフし、NMOSトランジスタNM2がオンしている第2モードでの容量値は、CCpoff/CCpoffになる。したがって、図5に示した可変容量回路VCPは、第1モードと第2モードとの切り換えにより容量値を可変にできる。図6は、図5に示した可変容量回路VCPの断面構造の例を示している。図2と同じ要素については、同一の符号を付し、詳細な説明を省略する。NMOSトランジスタNM2、PMOSトランジスタPM2および容量素子C2の構造は、図2に示したNMOSトランジスタNM1、PMOSトランジスタPM1および容量素子C1の構造と同じである。この実施形態では、抵抗RA2は、容量素子C2の電極E1ノードQとNMOSトランジスタNM2のドレインノードQnの間に配置されている。抵抗素子RA2は、例えば、配線抵抗を利用して形成される。図2と同様に、NMOSトランジスタNM2のPN接合寄生ダイオードがオンする順方向電圧閾値電圧をVFNとし、PMOSトランジスタPM2のPN接合寄生ダイオードがオンする順方向電圧閾値電圧をVFPとする。図7は、図5に示した可変容量回路VCPの動作の例を示している。図3と同じ要素については、詳細な説明は省略する。ノードNAに伝達される電気信号の交流振幅Vacは、図3と同じである。PMOSトランジスタPM2がオンされ、NMOSトランジスタNM2がオフされる第1モードでは、PMOSトランジスタPM2のオン抵抗Rponは、容量素子C1のインピーダンス1/jωCに比べて十分に低い1/jωC>>Rponように設計される。このため、ノードQの交流振幅は、ノードNAの交流振幅より小さくなる。ノードQは、PMOSトランジスタPM2のオンにより、電源線VCに接続されるため、ノードQの平均電圧はVCになる。PMOSトランジスタPM2の抵抗Rponおよび容量素子C1のインピーダンス成分1/jωCは、ノードNAと電源線VCとの間に直列に接続される。このため、ノードQの電圧は、電源電圧VCを中心として、VCVacRpon/Rpon1/jωC、VC-VacRpon/Rpon1/jωCの範囲で変化する。第1モードでは、PMOSトランジスタPM2のオンにより、PMOSトランジスタPM2のドレインノードQは、PMOSトランジスタPM2のソース電圧VCに接続される。PMOSトランジスタPM2のソースは、N型ウエル領域NWN-と同じ電圧のため、PMOSトランジスタPM2のPN接合はオフ状態に維持され、可変容量回路VCPの動作および可変容量回路VCPが搭載されるシステムの動作に影響しない。また、第1モードでは、NMOSトランジスタNM2がオフしているため、ノードQnの交流振幅は、抵抗素子RA2を介して接続されるノードQの交流振幅とほぼ等しくなる。このため、ノードQnの電圧は、ノードQの電圧と同様に、電源電圧VCを中心として、VCVacRpon/Rpon1/jωC、VC-VacRpon/Rpon1/jωCの範囲で変化する。NMOSトランジスタNM2の寄生ダイオードは、NMOSトランジスタNM2のドレインノードQnの電圧が、電源電圧VE例えば、0Vから閾値電圧VFNを差し引いた電圧例えば、-0.6V以下になるとオンする。このため、PMOSトランジスタPM2のオン抵抗Rponの値は、電圧Qnの最小値VC-VacRpon/Rpon1/jωCがVE-VFNより低くならないように設計される。一方、PMOSトランジスタPM2がオフされ、NMOSトランジスタNM2がオンされる第2モードでは、ノードQは、抵抗素子RA2およびNMOSトランジスタNM2を介して電源線VE例えば、0Vに接続される。このため、ノードQの平均電圧は0Vになる。抵抗素子RA2の抵抗値は、ノードNAに伝達される電気信号の周波数における容量素子C2のインピーダンスより十分に高い。このため、ノードQの交流振幅V1は、ノードNAの交流振幅が容量素子C2とPMOSトランジスタPM2のオフ容量により分圧され、VacCCpoff/CCpoffになる。したがって、ノードQの最大電圧はVCV1になり、ノードQの最小電圧はVC-V1になる。上述したように、PMOSトランジスタPM2の寄生ダイオードは、PMOSトランジスタPM2のドレインノードQの電圧が、電源電圧VC例えば、3Vに閾値電圧VFPを加えた電圧例えば、3.6V以上になるとオンする。PMOSトランジスタPM2の寄生ダイオードがオンすることを防止するために、電源電圧VCは、ノードQの最大電圧V1が電圧VCVFPより低くなるように設定される。第2モードでは、ノードQnは、NMOSトランジスタNM2のオンにより、電源線VEに接続されるため、ノードQnの平均電圧はVE0Vになる。抵抗素子RA2およびNMOSトランジスタNM2の抵抗成分Rnonは、ノードQと電源線VEとの間に直列に接続される。このため、ノードQnの電圧は、抵抗素子RA2の抵抗値をR2とし、ノードQの交流振幅をV1=VacCCpoff/CCpoffとすると、0Vを中心としてV1Rnon/RnonR2、-V1Rnon/RnonR2の範囲で変化する。抵抗値R2は、NMOSトランジスタNM2のオン抵抗値Rnonより十分に高いため、ノードQnの交流振幅は、ノードQの交流振幅に比べてかなり小さくなり、ノードQnの電圧の最小値は-VFNより低くならず、NMOSトランジスタNM2のドレインとバックゲート間の寄生ダイオードはオフ状態に維持され、可変容量回路VCPの動作および可変容量回路VCPが搭載されるシステムの動作に影響しない。第2モードでは、NMOSトランジスタNM2のソースは、P型ウエル領域PWP-と同じ電圧のため、NMOSトランジスタNM2のソースとバックゲート間の寄生ダイオードはオフ状態に維持され、可変容量回路VCPの動作および可変容量回路VCPが搭載されるシステムの動作に影響しない。以上、この実施形態においても、上述した実施形態と同様の効果を得ることができる。図8は、別の実施形態における可変容量回路VCPの例を示している。上述した実施形態で説明した要素と同一の要素については、同一の符号を付し、詳細な説明を省略する。この実施形態では、図1に示した可変容量回路VCPのNMOSトランジスタNM1に並列に容量素子Caddが配置されている。例えば、容量素子Caddは、容量素子C1と同様に、絶縁膜を介して対向する配線層を用いて形成されてもよく、櫛歯状の配線間容量を用いた容量素子やトランジスタのゲート容量MOS容量等を利用して形成されてもよい。可変容量回路VCPのその他の構成は、図1に示した可変容量回路VCPと同じである。図8に示す可変容量回路VCPは、ハイレベルの制御信号NCNTLおよびハイレベルの制御信号PCNTLを受ける第1モード中に、NMOSトランジスタNM1をオンし、PMOSトランジスタPM1をオフする。このとき、ノードNAと電源線VE例えば、0V間の容量値は、図1と同様に、Cになる。また、可変容量回路VCPは、ロウレベルの制御信号NCNTLおよびロウレベルの制御信号PCNTLを受ける第2モード中に、NMOSトランジスタNM1をオフし、PMOSトランジスタPM1をオンする。NMOSトランジスタNM1がオフしているときのNMOSトランジスタNM1の寄生容量をCnoffとし、容量素子Caddの容量値をCaddとするとき、ノードNAと電源線VE間の容量値は、CCnoffCadd/CCnoffCaddになる。したがって、図8に示した可変容量回路VCPは、第1モードと第2モードとの切り換えにより容量値を可変にできる。一般に、トランジスタの寄生容量の値は、拡散領域の不純物濃度や、ゲート絶縁膜の厚さ等の製造条件に依存して変化する。加えて、トランジスタの寄生容量は、空乏層の分布などが電圧に依存することから比較的大きな電圧依存性を持つ。一方、配線層を利用して形成される容量素子Caddの容量値は、拡散領域の不純物濃度に依存しない。また、電圧依存性も比較的小さい。このため、容量素子CaddをNMOSトランジスタNM1に並列に挿入することで、製造条件の変動による寄生容量のばらつきや電圧依存性の影響を低減できる。また、図1に示す構成では、図3に示したように、NMOSトランジスタNM1がオフされる第2モードにおいて、NMOSトランジスタNM1のドレインに接続されるノードQの交流振幅は、VacCCnoff/CCnoffとなる。さらに、ノードQの電圧は、ノードNAの電圧より電源電圧VCだけ高くなる。図8に示す構成で容量素子CaddをNMOSトランジスタNM1に並列に挿入することで、寄生容量Cnoffおよび容量素子Caddと容量素子C1容量値Cとによる分圧作用により、NMOSトランジスタNM1のドレインの交流振幅をVacCCnoffCadd/CCnoffCaddに下げることができる。例えば、容量素子C1と同じ容量値を有する容量素子Caddを形成することにより、NMOSトランジスタNM1のドレインに掛かる交流振幅を約半分にできる。NMOSトランジスタNM1のソース、ドレイン間に掛かる電圧を下げることによりNMOSトランジスタNM1の信頼性を向上できる。なお、図4に示した可変容量回路VCPと同様に、PMOSトランジスタPM1のゲートおよびNMOSトランジスタNM1のゲートは、制御信号NCNTLを受ける共通の制御端子CNTLに接続されてもよい。以上、この実施形態においても、上述した実施形態と同様の効果を得ることができる。さらに、NMOSトランジスタNM1と並列に容量素子Caddを配置することで、製造条件の変動によるNMOSトランジスタNM1の寄生容量のばらつきや電圧依存性の影響を低減できる。また、オフ状態のNMOSトランジスタNM1のソース、ドレイン間に掛かる電圧を下げることができ、NMOSトランジスタNM1の信頼性を向上できる。図9は、別の実施形態における可変容量回路の例を示している。上述した実施形態で説明した要素と同一の要素については、同一の符号を付し、詳細な説明を省略する。この実施形態では、図5に示した可変容量回路VCPのPMOSトランジスタPM2に並列に容量素子Caddが配置されている。例えば、容量素子Caddは、図8と同様に、絶縁膜を介して対向する配線層を用いて形成されてもよく、櫛歯状の配線間容量を用いた容量素子やトランジスタのゲート容量MOS容量等を利用して形成されてもよい。可変容量回路VCPのその他の構成は、図5に示した可変容量回路VCPと同じである。図9に示す可変容量回路VCPは、ロウレベルの制御信号NCNTLおよびロウレベルの制御信号PCNTLを受ける第1モード中に、PMOSトランジスタPM2をオンし、NMOSトランジスタNM2をオフする。このとき、ノードNAと電源線VC例えば、3V間の容量値は、図5と同様に、Cになる。また、可変容量回路VCPは、ハイレベルの制御信号NCNTLおよびハイレベルの制御信号PCNTLを受ける第2モード中に、PMOSトランジスタPM2をオフし、NMOSトランジスタNM2をオンする。PMOSトランジスタPM2がオフしているときのPMOSトランジスタPM2の寄生容量をCpoffとし、容量素子Caddの容量値をCaddとするとき、ノードNAと電源線VC間の容量値は、CCpoffCadd/CCpoffCaddになる。したがって、図9に示した可変容量回路VCPは、第1モードと第2モードとの切り換えにより容量値を可変にできる。なお、図4に示した可変容量回路VCPと同様に、PMOSトランジスタPM2のゲートおよびNMOSトランジスタNM2のゲートは、制御信号NCNTLを受ける共通の制御端子CNTLに接続されてもよい。以上、この実施形態においても、上述した実施形態と同様の効果を得ることができる。すなわち、図8と同様に、容量素子CaddをPMOSトランジスタPM2に並列に挿入することで、容量値のばらつきや電圧依存性の影響を低減でき、オフ状態のPMOSトランジスタPM2のソース、ドレイン間に掛かる電圧を下げることができる。図10は、上述した実施形態の可変容量回路VCPが搭載されるシステムSYSの例を示している。図中の二重の四角印は、外部端子を示している。外部端子は、例えば、半導体チップ上のパッド、あるいは半導体チップが収納されるパッケージのリードである。システムSYSは、例えば、携帯電話等の無線通信機器であり、半導体装置SEMおよびアンテナANTを有している。半導体装置SEMは、信号発生器SGEN、パワーアンプPAMP、電圧生成部VGENU、制御部CNTLU、インダクタL1、L2および図1、図4、図5、図8、図9に示した可変容量回路VCPのいずれか2つを有している。信号発生器SGENは、電源電圧VCCを受けて、パワーアンプPAMPに供給する高周波信号RF0を発生する。パワーアンプPAMPは、制御信号ACNTLに応じて高周波信号RF0を増幅し、伝送信号RFを生成する。パワーアンプPAMPは、電圧生成部VGENUにより生成される電源電圧VCCと異なる電圧を受けて動作してもよい。信号発生器SGENおよびパワーアンプPAMPは、電気信号である伝送信号RFを出力端子RFOUTに出力する信号生成部の一例である。電圧生成部VGENUは、電源電圧VCC、GNDに基づいて可変容量回路VCPで使用する電源電圧VCを生成する。なお、電圧生成部VGENUは、半導体装置SEMの外部に配置されてもよい。制御部CNTLUは、パワーアンプPAMPの動作を制御する制御信号ACNTLおよび可変容量回路VCPの各々に供給される制御信号CNTL1、CNTL2を生成する。制御信号CNTL1は、図1、図5、図8、図9に示した制御信号PCNTL、NCNTLであり、図4に示した制御信号CNTLである。同様に、制御信号CNTL2は、図1、図5、図8、図9に示した制御信号PCNTL、NCNTLであり、図4に示した制御信号CNTLである。インダクタL1、L2は、パワーアンプPAMPと伝送信号RFを出力する出力端子RFOUTとの間に、例えば、信号線路を利用して形成される。一対の可変容量回路VCPのノードNAは、インダクタL2の両端にそれぞれ接続されている。そして、インダクタL1、L2および一対の可変容量回路VCPにより、制御信号CNTL1、CNTL2により整合状態を変化させることが可能な可変インピーダンス整合回路が形成されている。図10に示したシステムSYSでは、伝送信号RFの伝送路に接続される可変容量回路VCPにより可変インピーダンス整合回路が形成されるときに、可変容量回路VCP内の寄生ダイオードがオンすることを防止でき、伝送信号RFの波形が歪むことを防止できる。これにより、システムSYSの性能を向上できる。以上の実施形態において説明した発明を整理して、付記として開示する。付記1電気信号が伝達されるノードに一端が接続される第1容量素子と、前記第1容量素子の他端と第1電源線との間に配置される第1トランジスタと、前記他端と第2電源線との間に直列に配置される抵抗および前記第1トランジスタと極性が逆の第2トランジスタとを備え、前記第1トランジスタは、ゲートで第1制御信号を受け、第1モード中にオンし、第2モード中にオフし、前記第2トランジスタは、ゲートで第2制御信号を受け、前記第1モード中にオフし、前記第2モード中にオンすることを特徴とする可変容量回路。付記2前記第1トランジスタはNMOSトランジスタであり、前記第2トランジスタはPMOSトランジスタであることを特徴とする付記1に記載の可変容量回路。付記3前記第1トランジスタはPMOSトランジスタであり、前記第2トランジスタはNMOSトランジスタであることを特徴とする付記1に記載の可変容量回路。付記4前記他端と前記第1電源線との間に、前記第1トランジスタと並列に配置される第2容量素子を備えていることを特徴とする付記1ないし付記3のいずれか1項に記載の可変容量回路。付記5付記1ないし付記4のいずれか1項に記載の可変容量回路と、前記電気信号を前記ノードに出力する信号生成部と、前記第1制御信号および前記第2制御信号を生成する制御部とを備えていることを特徴とするシステム。付記6前記第2電源線に供給する電源電圧を生成する電圧生成部を備えていることを特徴とする付記5に記載のシステム。以上の詳細な説明により、実施形態の特徴点および利点は明らかになるであろう。これは、特許請求の範囲がその精神および権利範囲を逸脱しない範囲で前述のような実施形態の特徴点および利点にまで及ぶことを意図するものである。また、当該技術分野において通常の知識を有する者であれば、あらゆる改良および変更に容易に想到できるはずであり、発明性を有する実施形態の範囲を前述したものに限定する意図はなく、実施形態に開示された範囲に含まれる適当な改良物および均等物に拠ることも可能である。