"第1のウェハを備える半導体素子であって、前記第1のウェハは、i第1の複数の半導体ダイと、ii第1の複数のスクライブラインであって、それぞれが、前記第1の複数の半導体ダイのうちの1つ以上と隣接する、前記第1の複数のスクライブラインと、iii前記第1の複数のスクライブラインのうちの1つ以上に位置する第1の検査アクセスインタフェースであって、標準化された物理的配置を有する第1の複数の基板貫通導体を有する前記第1の検査アクセスインタフェースと、iv前記第1の複数の基板貫通導体のうちの少なくとも幾つかと、前記第1の複数の半導体ダイのうちの少なくとも1つとの間の電気的結合と、を有する、半導体素子。前記第1のウェハの上にスタックされた第2のウェハであって、i第2の複数の半導体ダイと、ii第2の複数のスクライブラインであって、それぞれが、前記第2の複数の半導体ダイのうちの1つ以上と隣接する、前記第2の複数のスクライブラインと、iii前記第2の複数のスクライブラインのうちの1つ以上に位置する第2の検査アクセスインタフェースであって、前記標準化された物理的配置を有する第2の複数の基板貫通導体を有する前記第2の検査アクセスインタフェースと、iv前記第2の複数の基板貫通導体のうちの少なくとも幾つかと、前記第2の複数のダイのうちの少なくとも1つとの間の電気的結合と、を有する前記第2のウェハと、前記第1の検査アクセスインタフェースと前記第2の検査アクセスインタフェースとの間の電気的結合と、を更に備える、請求項1に記載の半導体素子。i第2のウェハから切り出された1つ以上の半導体ダイのセットと、ii1つ以上のスクライブラインのセットであって、それぞれが、前記1つ以上の半導体ダイのセットの中の少なくとも1つの半導体ダイと隣接する、前記1つ以上のスクライブラインのセットと、iii前記1つ以上のスクライブラインのセットのうちの1つ以上に位置する第2の検査アクセスインタフェースであって、前記標準化された物理的配置を有する第2の複数の基板貫通導体を有する前記第2の検査アクセスインタフェースと、iv前記第2の複数の基板貫通導体のうちの少なくとも幾つかと、前記1つ以上の半導体ダイのセットのうちの少なくとも1つとの間の電気的結合と、を有する基板と、前記第1の検査アクセスインタフェースと前記第2の検査アクセスインタフェースとの間の電気的結合と、を更に備える、請求項1に記載の半導体素子。第2の複数の半導体ダイであって、既知の良好なダイである前記第2の複数の半導体ダイと、前記第1の複数の半導体ダイと前記第2の複数の半導体ダイとの間の電気的結合と、を更に備える、請求項1に記載の半導体素子。前記複数の基板貫通導体のうちの少なくとも幾つかがアースシールド信号線を画定する、請求項1に記載の半導体素子。前記複数の基板貫通導体は、シリコン貫通ビアTSVを含む、請求項1に記載の半導体素子。ウェハ上に素子を配置する方法であって、コンピュータを使用して、前記ウェハ上の複数の半導体ダイの位置を電子的に指定するステップであって、前記半導体ダイの前記位置は、前記半導体ダイと隣接するスクライブラインを画定する、前記ステップと、複数の検査アクセスインタフェースの中から検査アクセスインタフェースを電子的に選択するステップであって、前記選択された検査アクセスインタフェースは、前記ウェハ上の前記半導体ダイの物理的配置に依存しない、標準化された物理的配置を有する、前記ステップと、前記ウェハ上の前記半導体ダイの前記物理的配置に対する、前記選択された検査アクセスインタフェースのインスタンスの位置を電子的に指定するステップであって、前記位置は、前記選択された検査アクセスインタフェースの前記インスタンスが前記スクライブラインのうちの1つ以上に配置されるようにする、前記ステップと、前記選択された検査アクセスインタフェースの前記インスタンスと、前記半導体ダイのうちの少なくとも1つとの間の複数の電気的結合を電子的に指定するステップと、を含む方法。前記電子的に選択された検査アクセスインタフェースは、無線周波数RFインタフェース、オーディオインタフェース、ビデオインタフェース、アナログ混合信号インタフェース、及び高速シリアルインタフェースからなる群のうちの1つである、請求項7に記載の方法。前記選択された検査アクセスインタフェースの前記標準化された物理的配置は、アースシールド信号線を画定する、請求項7に記載の方法。半導体検査中に半導体ダイと接触する装置であって、第1の面と、前記第1の面の反対側の第2の面と、前記第1の面と前記第2の面との間に延びる複数の基板貫通導体と、前記基板貫通導体との電気的接続を有する再配線層と、前記第1の面と結合された複数のプローブセットと、を有する基板を備え、各プローブセットは、ウェハ上の対応するスクライブライン検査アクセスインタフェースと接触する為の、標準化された物理的配置を有し、前記複数のプローブセットのそれぞれは、前記ウェハ上の少なくとも1つのスクライブラインの位置に対応する、前記第1の基板に対する位置を有し、前記プローブセット中の幾つかのプローブのそれぞれは、前記基板貫通導体のそれぞれと結合される、装置。各プローブセットが、事前設計されたブリックの一部であり、前記事前設計されたブリックは、i前記基板の前記第2の面に電気的接点が配置されることと、ii前記再配線層による、前記基板貫通導体と前記電気的接点との間の電気的結合と、を必要とする、請求項10に記載の装置。前記プローブセットのうちの少なくとも1つに対応する、前記電気的接点のセットと接触する為のプローブを有するプローブヘッドと、前記プローブヘッドを、前記電気的接点の前記セットと接触した状態で動かす為のプログラムされたロボティクスと、を更に備える、請求項11に記載の装置。前記基板上にスイッチングマトリックスを更に備え、前記スイッチングマトリックスは、前記半導体貫通導体及び前記再配線層によって前記プローブセットのうちの2つ以上と結合されている、請求項10に記載の装置。前記プローブセットはシリコン貫通ピラーを備える、請求項10に記載の装置。複数の第2の基板を更に備え、前記第2の基板のそれぞれは、第1の面と、第2の面と、前記第1の面から延びる、前記プローブセットのうちの少なくとも1つと、を有し、前記第2の基板のそれぞれは、前記第1の基板と結合されており、前記第2の基板の前記第2の面は、前記第1の基板の前記第1の面と面している、請求項10に記載の装置。前記第1の基板の前記第2の面にある電気的接点と、前記再配線層による、前記基板貫通導体と前記電気的接点との間の電気的結合と、前記プローブセットのうちの少なくとも1つに対応する、前記電気的接点のセットと接触する為のプローブを有するプローブヘッドと、前記プローブヘッドを、前記電気的接点の前記セットと接触した状態で動かす為のプログラムされたロボティクスと、を更に備える、請求項15に記載の装置。前記第1の基板上にスイッチングマトリックスを更に備え、前記スイッチングマトリックスは、前記半導体貫通導体及び前記再配線層によって前記プローブセットのうちの2つ以上と結合されている、請求項15に記載の装置。前記プローブセットはシリコン貫通ピラーを備える、請求項15に記載の装置。半導体検査中に半導体ダイと接触する方法であって、複数の半導体ダイ、複数のスクライブライン、及び少なくとも1つの検査アクセスインタフェースを有するウェハを提供するステップであって、前記少なくとも1つの検査アクセスインタフェースのそれぞれは、前記半導体ダイのうちの少なくとも1つと電気的に結合されている複数の基板貫通導体を有し、前記ウェハは、電気的に結合されている少なくとも1対の基板貫通導体を有する、前記ステップと、前記少なくとも1つの検査アクセスインタフェースのうちの1つ以上と接触する為の少なくとも1つのプローブセットを有するスペーストランスフォーマを用いて、前記ウェハと接触するステップと、前記プローブセットのうちの少なくとも1つと、前記検査アクセスインタフェースのうちの少なくとも1つとの間の位置合わせを確認することを、前記スペーストランスフォーマから延びる少なくとも1対のプローブと、電気的に結合されている前記少なくとも1対の基板貫通導体とを使用してDC導通ループバック検査を行うことにより、行うステップと、を含む方法。半導体検査中に半導体ダイと接触する装置であって、複数のプローブヘッドを備え、前記プローブヘッドのそれぞれは、ウェハ上の対応するスクライブライン検査アクセスインタフェースにある複数の半導体貫通導体と接触する為の、標準化された物理的配置を有する少なくとも1つのプローブセットを有する、装置。上述及び他のタイプのインタフェースを有する半導体ダイを検査する為の、改良された方法、装置、及びシステムが有用であろう。各図面において、本発明の例示的実施形態を示す。図1は、16個の半導体ダイ例えば、ダイ102、104、106、108を有するウェハ100の平面図である。半導体ダイ102、104、106、108のそれぞれは、幾つかのスクライブライン例えば、110、112、114、116が境界になっている。ここでの説明の為に、半導体ダイを、ウェハのうちの、機能回路が組み立てられる部分として定義し、スクライブラインを、ウェハのうちの、半導体ダイに隣接する任意の部分として定義する。ウェハから半導体ダイがさいの目に切り出される際には、ウェハのスクライブライン部分にスクライバで印を付けたり、この部分でカットしたりしてよい。典型的には、ウェハ上のダイの数は16よりずっと多いであろうし、各ダイがウェハの表面積に占める割合はずっと小さいであろう。しかしながら、図1に示されたダイ102、104、106、108の配列は、新規なウェハ設計の特定の態様を説明する目的に有用である。図1では、各ダイ例えば、ダイ102のI/Oインタフェースが、スクライブラインの1つ例えば、スクライブライン112のそれぞれの検査アクセスインタフェース例えば、検査アクセスインタフェース118と結合されている。しかしながら、別のウェハ実施形態例えば、複数タイプのダイがウェハに搭載される実施形態では、検査アクセスインタフェース118が特定の幾つかのダイ102のみと結合されてよいことも想定されている。図2は、図1に示された半導体ダイ102及び検査アクセスインタフェース118のうちの1つの分解平面図である。検査アクセスインタフェース118は、複数のシリコン貫通ビアTSV、例えば、TSV200、202、204を含む。TSV200、202、204は、例えば、米国特許第7,683,459B2号明細書に記載の方法により、形成されてよい。図3は、図2に示されたTSV200、202、204の列の例示的立面図である。任意選択で、各TSV200、202、204の上部及び下部は、導電パッド又ははんだを境界としてよい例えば、図ではパッド300、302がTSV200の境界になっている。パッド又ははんだを使用して、TSVを別のウェハ又はチップの対応するTSVと電気的に結合例えば、スタックされたダイ素子を形成してよい。複数の導電パターン又は他の電気的結合により、TSV200、202、204のそれぞれが半導体ダイ102と結合される。現在知られているTSVの形成方法を用いると、各TSVの直径をわずか1~5マイクロメートルμmとすることが可能であり、TSVの一群を5~10μmのピッチで形成することが可能である。但し、これらの直径及びピッチは例に過ぎず、限定を意図するものではない。総じて、ダイのサイズ、スクライブラインの幅、及びTSVの形成方法の様々な組み合わせにより、様々な数のTSV200、202、204をスクライブライン112内に形成することが可能である。検査アクセスインタフェース118内のTSV200、202、204のうちの幾つか又は全てが、ダイ102のパッド、接点、又はノードと結合されている。図2に示された検査アクセスインタフェース118の場合、検査アクセスインタフェース118の各TSV200、202、204は、ダイ102の様々なパッド又は接点と結合されている。しかしながら、別の場合には、2つ以上のTSVがダイの同じパッド、接点、又はノードと結合されていてよく、或いは、1つのTSVがダイの2つ以上のパッド、接点、又はノードと結合されていてもよい。例えば、検査アクセスインタフェースの特定の信号線400で送信される信号の保全性を向上させる為に、この信号線を複数のTSVアース線402、404でアースシールドする例えば、境界を形成したり、取り囲んだりすることが可能である。例えば、図4に示された検査アクセスインタフェース118の部分を参照されたい。TSVアース線402、404は、ダイ102のパッド、接点、又はノード406において接合されてよく、或いは、スクライブライン内に形成されたパターン又はアース面によって接合されてもよい。代替として、又は追加で、TSVアース線は、ダイ102が検査される際に検査アクセスインタフェース118と接触するウェハトランスレータ、プローブカード、又はプローブヘッドによって与えられるパターン又は他の電気的接続によって接合されてもよい。そのようにダイ102に近接してシールドすることにより、検査性能を向上させることが可能であり、電力サージや、他の、信号保全性に対する障害を軽減することが可能である。これは更に、例えば、既知の良好なダイについての生産妥当性検査PVT、ダイの速度/誤差補正、RF構造のパイロット信号トレーニング、高度なアナログデジタル変換器及びデジタルアナログ変換器ADC/DACの自己較正などの質を向上させることも可能である。パッドがウェハの片側に形成される場合と異なり、図2から図4に示されたTSV200、202、204は、ウェハ100のいずれかの面から又は両方の面から接触されてよく、これによって、検査作業又は他の非ミッション作業の為のアクセスしやすさを向上させることが可能である。図5に示された検査アクセスインタフェース118では、1つのTSV200がダイ102の複数のパッド500、502と結合されている。図5に示された検査アクセスインタフェース接続が有用なのは、例えば、電源信号又はアース信号を含む信号をダイ102の近くでファンアウト又はファンインすることが望ましい場合である。場合によっては、チップ又はウェハをスタックして、3次元スタック半導体素子を形成してよい。例えば、図6に示される立面図では、第1及び第2のスタックされたウェハ100、600が、スタックされたダイ素子610を形成している。これらのウェハの一方又は両方が、既知の良好なダイを含んでよい。例えば、ウェハ100、600は、ウェハツーウェハW2Wスタッキングプロセスを用いてスタックされている。第1及び第2のウェハ100、600の対応するダイ同士例えば、102と602、或いは、104と604が、第1の数のTSV例えば、TSV606、608の間の電気的結合によって電気的に結合されている。例えば、TSV606、608は、はんだ又は導電性接着剤614により電気的に結合されてよい。同様に、ダイ102、104、602、604と隣接するスクライブライン112、612内にある対応する検査アクセスインタフェース118、618が、第2の数のTSV200、202、204、620、622、624の間の電気的結合によって電気的に結合されている。このように、一方の検査アクセスインタフェース618のTSVに印加された電源信号、アース信号、及び検査信号を、他方の検査アクセスインタフェース118のTSVにファンアウトし、最終的には、ダイ102、602の両方にファンアウトすることが可能である。或いは、ダイの個別アドレス指定が可能な場合は、検査アクセスインタフェース118、618のいずれか一方に印加された信号を、ダイ102、602のうちのアドレス指定されたほうが受けて、その信号の作用を受けることが可能である。又、ダイ102、602のいずれか又は両方から外部検査装置へ、順次又は同時に信号を送信することが可能である。外部検査装置は、検査アクセスインタフェース118、618のいずれか又は両方と結合されてよい。上述のように、又は他の様式で、2つ以上の検査アクセスインタフェースの電気的に結合されたTSV同士は、検査インタフェースバスの線として動作することが可能である。必要であれば、図6に示されたウェハ100、600の上に更なるウェハをスタックしてよく、図6に示された検査アクセスインタフェース118、618のTSV200、202、204、620、622、624に、更なる検査アクセスインタフェースのTSVを結合してよい。図7に示される立面図では、スタックされたダイ素子700が、チップツーウェハC2Wスタッキングプロセスを用いてウェハ100に接合されたダイ602、604を含む。場合によっては、チップ又はウェハ又はその両方は、既知の良好なダイを含んでよい。図示された実施形態では、ダイ602、604は、それぞれの検査アクセスインタフェースとともにウェハから分離されており例えば、インタフェース618はダイ602に接続されたままである、図6に示されたスタックされたウェハのダイ及び検査アクセスインタフェースに関して記載されたように、対応するダイ102、602、及び検査アクセスインタフェース118、618は、電気的に結合されることが可能である。他の実施形態図示せずでは、スクライブライン検査アクセスインタフェースがないダイを、スクライブライン検査アクセスインタフェースがあるダイの上にスタックすることが可能であるその逆も可能である。更に別の実施形態では、任意の1つ以上の半導体ダイのセットをウェハから切り出して、別のウェハの半導体ダイの上にスタックしてよい。ここまでの段落に記載された実施形態のいずれにおいても、1つのダイのみ、又はスタックされたダイのサブセットと結合された検査アクセスインタフェースを用いて、1つのダイの検査構造物又は検査ノードに検査信号を印加することが可能であり、又、ダイ間電気的結合例えば、はんだ614及びTSV606、608により、1つのダイの検査構造物又は検査ノードを用いて、別のダイの検査構造物又は検査ノードに検査信号を印加することも可能である。場合によっては、図1から図7に示されたTSVの幾つか又は全てを、別の形態の基板貫通導体に置き換えてもよい。例えば、図8に示される立面図では、スタックされたダイ素子800が、シリコン貫通ピラーTSP802、804、806、808によって結合された第1及び第2のスタックされたウェハ100、600を含む。例えば、欧州特許出願公開第2075828A1号明細書に記載されているように、TSP802、804、806、808が形成されてよく、スタックされたウェハ100、600又はチップのダイ102、602及び検査アクセスインタフェース118、618が電気的に結合されてよい。ダイ及びそれらの検査アクセスインタフェースのスタッキングに用いられているのがW2Wスタッキングプロセスなのか、C2Wスタッキングプロセスなのかにかかわらず、且つ、スタックされたダイとそれらの検査アクセスインタフェースとを電気的に結合するのに使用されているのがどのようなタイプの基板貫通導体なのかにかかわらず、スタックされたダイは、スタックされたダイ素子のいずれかの側面にある検査アクセスインタフェースと接触することによって検査されてよい。図1から図8に示された検査アクセスインタフェースを使用して、それらに対応するダイ又はスタックされたダイ素子本明細書ではこれらをまとめて半導体素子と称するの検査が行われた後、それらの検査アクセスインタフェースを、それらに対応する半導体素子から分離してよい。分離は、例えば、次のように行われてよい。1検査アクセスインタフェースとそれらに対応しているダイとを結合しているスイッチを電気的に開く。又は、2検査アクセスインタフェースとそれらに対応しているダイとを結合しているヒューズを溶断する。又は、3のこぎりやレーザなどのツールを使用して、検査アクセスインタフェースを、それらに対応しているダイから物理的に切り離す。しかしながら、場合によっては、検査アクセスインタフェースは、それらに対応している半導体素子と結合されたままであってよい。本開示を読んだ当業者であれば理解されるように、ダイ又は被検査素子これらのそれぞれを本明細書ではDUTと称するに印加されるべき又は、これらから受信されるべき電源信号、アース信号、又は検査信号の任意の集合体に対して、検査アクセスインタフェースが用意されてよい。しかしながら、場合によっては、標準化された物理的な配置を有する1つ以上の検査アクセスインタフェースを指定することが有用となる可能性があり、この場合は、標準化された各検査アクセスインタフェースが特定の物理的且つ機能的な配列の導体を有する。このように、半導体ダイ又はウェハの設計者、及びそれらの検査機器及びインタフェースの設計者は、ある程度の互換性を頼りにしてよく、それによって、いずれかの側の設計者は、担当するダイ、ウェハ、インタフェース、又は検査機器を最初からカスタム設計することが不要になる。これにより、コストが低減されるのみならず、検査までの時間、及び市場投入までの時間が短縮される。例えば、図9は、ユニバーサルシリアルバスUSB検査アクセスインタフェース900の標準化された物理的配置の平面図である。USB規格によれば、USB検査アクセスインタフェースは、正及び負のデータ線D、D-、電圧供給線Vcc、及びアース線Gを含む。しかしながら、信号の保全性を向上させる為に、検査アクセスインタフェース900に全部で3本のアース線を設けている。この複数のアース線は、データ線と電圧供給線との間のクロストークの低減に役立つ。検査アクセスインタフェース900は更に、及び-のラベルが付けられた、短絡されているTSVのペアを含む。これらの短絡されているTSVを使用して、プローブヘッド又は他の検査インタフェースのプローブを、検査アクセスインタフェースと位置合わせすることが可能であるこれについては、本明細書において後程更に詳述する。標準化の上述の有用性を踏まえて、図10は、ウェハ上に素子を配置する新しい方法1000を示す。ブロック1002で、複数の半導体ダイのウェハ上での位置を電子的に指定する。これらのダイの位置は、これらのダイに隣接する複数のスクライブラインを画定する。ブロック1004で、複数の検査アクセスインタフェースの中から検査アクセスインタフェースを電子的に選択する。選択された検査アクセスインタフェースは、ダイの物理的配置に依存しない、標準化された物理的配置を有する。ブロック1006で、ウェハ上の複数のダイの物理的配置に対して、選択された検査アクセスインタフェースのインスタンスの位置を指定する。この位置に応じて、選択された検査アクセスインタフェースのインスタンスが、複数のスクライブラインのうちの1つ以上に配置される。ブロック1008で、選択された検査アクセスインタフェースのインスタンスと、ダイのうちの少なくとも1つとの間の複数の電気的結合を電子的に指定する。ステップ1002、1004、1006、及び1008の順序は、上述の説明によって要求される場合を除き、重要ではない。方法1000について、選択された検査アクセスインタフェースの単一インスタンスを、半導体ウェハ上のダイの物理的配置に対して配置し、これらを電気的に結合するという文脈で説明してきたが、典型的には、選択された検査アクセスインタフェースの別々のインスタンスに隣接して、同じタイプのすべてのダイが配置それぞれのインスタンスと電気的に結合されるように、選択された検査アクセスインタフェースの追加のインスタンスが、ダイの物理的配置に対して配置される。検査アクセスインタフェースの各インスタンスは、ウェハのスクライブラインの1つ以上に配置される。本方法の実施形態によっては、検査アクセスインタフェースを複数選択してよく、選択された各検査アクセスインタフェースの1つ以上のインスタンスの位置を、ダイの物理的配置に対して電子的に指定してよい。この場合も、検査アクセスインタフェースの各インスタンスが、ウェハのスクライブラインの1つに配置される。1つのダイに複数の検査アクセスインタフェースが結合される場合、これらの検査アクセスインタフェースが配置されるスクライブラインは同じであっても別々であってもよいなお、複数の検査アクセスインタフェースのうちの異なる検査アクセスインタフェース同士は、標準化された物理的配置が異なっていてよい。場合によっては、検査アクセスインタフェースの標準化された物理的配置は、特定の用途において、検査アクセスインタフェースが2つのダイの間のスクライブラインを独占して配置されなければならない即ち、同じスクライブライン内に他の検査アクセスインタフェースが配置されないほど、広い面積を占めてよい。又、場合によっては、検査アクセスインタフェースの標準化された物理的配置は、検査アクセスインタフェースが他の1つ以上の検査アクセスインタフェースとともにスクライブライン内に配置されることが可能であるほどコンパクトであってよい。方法1000は、処理装置及び物理的記憶媒体を有するコンピュータを使用して実行されてよく、処理装置は、方法1000を実施する命令を取り出して実行する。本方法は、半導体ダイ、半導体ウェハ、及び検査アクセスインタフェースの電子記述、並びにこれらを組み合わせるルールに対する応答として、コンピュータによって自動的に実行されてよく、或いは、本方法は、半導体ダイ、ウェハ、及び検査アクセスインタフェースに関する情報を引き出すことが可能な又はその情報の推論元になりうる他の電子的に記憶された情報に対する応答として実行されてもよい。方法1000は又、コンピュータのユーザの選択又は承認に対する応答として半自動的に実行されてもよい。方法1000は、各ウェハが、標準化された物理的配置を有する1つ以上の検査アクセスインタフェースの潜在的に様々なセットに接続された潜在的に様々なタイプの半導体ダイを有する、様々な種類の半導体ウェハに素子を配置することに使用できる点で有用である。各タイプの検査アクセスインタフェースは、様々な半導体ウェハにまたがって同じ物理的配置を維持する為、ウェハ固有のプローブカード、トランスレータ、又はプローブヘッドを設計する作業が簡略化される。実際、場合によっては、ウェハ固有のプローブカード、トランスレータ、又はプローブヘッドを全く設計しなくてよい。例えば、本明細書において後程更に詳述されるように、検査装置には、限定されたプローブセットを備えたプローブヘッドが与えられてよく、これらのプローブは、1つ以上の検査アクセスインタフェースの標準化された物理的配置に従って配置される。そのようなプローブヘッドを、検査プログラムの管理下で半導体ウェハの全体にわたって使用することが可能であり、検査プログラムは、1ウェハ上の検査アクセスインタフェースの場所を指定し、2プローブヘッドのプローブを、検査アクセスインタフェースのうちの別々の検査アクセスインタフェースの接点と位置合わせすることが順次行われるように、プローブヘッド又はウェハを動かすように制御システムをプログラムする。方法1000は又、標準化された検査アクセスインタフェースをウェハのスクライブライン内に配置することにより、プローブのターゲットをウェハのダイの境界内に設ける必要性を減らすかなくすことが可能である点でも有用である。様々な例示的半導体ウェハ、並びに、それらの半導体ウェハに組み込むことが可能な様々な検査アクセスインタフェースについて説明してきたが、以下では、そのような検査アクセスインタフェースと接触する為の様々なウェハトランスレータ、プローブカード、及びプローブヘッドについて説明する。そのような検査アクセスインタフェース及び、それによって複数の半導体素子と接触する、関連する方法についても説明する。図11は、半導体ウェハ1110の検査アクセスインタフェース1102、1104、1106、1108と接触する為のウェハトランスレータ1100の断面を示す。例えば、ウェハトランスレータ1100は、シリコンなどの半導体材料から形成された基板1112を含む。基板1112には、TSV1114、1116などの複数の基板貫通導体が形成されている。TSV1114、1116のそれぞれは、ウェハトランスレータの下面即ち、トランスレータの、ウェハと隣接する面にある導電パッドにおいて終端となる。導電ピラー1118、1120、1122が導電パッドから延びて、複数のプローブを提供する。或いは、導電ピラー1118、1120、1122は、はんだバンプ又は他の導電機能に置き換えてもよく、或いは、導電ピラー1118、1120、1122を使用せずに、ウェハトランスレータ1100の下面1124からより大きく離れている導電パッドを使用してもよい。更に別の実施形態では、導電ピラー1118、1120、1122又は他の導電機能は、導電パッドを使用せずに、TSV1114、1116と直接結合されてよい。或いは、図8に示されたようなシリコン貫通ピラーが、ウェハトランスレータ1100の表面1124から延びて、複数のプローブを提供してもよい。TSV1114、1116及び導電ピラー1118、1120、1122は、ウェハ1110上に設けられた、検査アクセスインタフェース1102、1104、1106、1108の標準化された物理的配置に対応するグループ又はセット1126、1128、1130、1132として配列される。各グループ1126、1128、1130、1132は、基板1112に対する位置を有しており即ち、基板1112上に位置しており、その位置は、ウェハ1110上の少なくとも1つのスクライブラインの位置に対応する。好ましくは、TSV1114、1116、及び導電ピラー1118、1120、1122は、TSV1114、1116、又は導電ピラー1118、1120、1122、1108の各グループ内において、且つ、TSV又は導電ピラーの別々のグループ1126、1128、1130、1132の間において、ピッチが均一である。TSV1114、1116のそれぞれは、ウェハトランスレータ1100の上面1140上の対応する電気的接点例えば、パッド1134、1136、又は1138と電気的に結合されている。TSV1114、1116は、信号パターン又は他の素子を有する再配線層によってパッド1134、1136、1138と結合されてよい。この再配線層は、ウェハトランスレータ1100の上面1140上に形成されてよい。上面1140上のパッド1134、1136、1138は、ピッチが均一であることが好ましく、このピッチは、ウェハトランスレータ1100の下面1124上のピラー1118、1120、1122及びパッドのピッチより大きいことが好ましい。ウェハトランスレータ1100の上面1140上のパッド1134、1136、1138からなる各グループは、ピラー1118、1120、1122、及び検査アクセスインタフェース1102からなる特定のセットに対応しており、ウェハトランスレータ1100の上面1140上のパッド1134、1136、1138からなるグループも、標準化された物理的配置を有してよい。ウェハトランスレータ1100の上面1140上のパッド1134、1136、1138には、プローブヘッド1142が接触する。プローブヘッド1142は、検査アクセスインタフェース1102、1104、1106、1108の標準化された物理的配置のいずれか又はサブセットに対応する、プローブ1144、1146、1148のアレイを含んでよい。例えば、プローブヘッド1142は、1つの検査アクセスインタフェース1102のみに対応する、プローブ1144、1146、1148のアレイを含んでよい。或いは、例えば、プローブヘッドは、1つ以上の半導体ダイを担当する検査アクセスインタフェースの幾つか又は全て、或いは、半導体ウェハ1110の1つ以上のスクライブライン内にある検査アクセスインタフェースの幾つか又は全てに対応するプローブを含んでよい。或いは、更なる例として、プローブヘッドは、半導体ウェハ1110の特定領域内にある又は全面にわたる検査アクセスインタフェースの全てに対応する、プローブのアレイを含んでよい。半導体ウェハ1110上のダイ1152、1154、1156、1158を検査する場合、ウェハトランスレータ1100は、プローブヘッド1142に対して位置合わせされ、プローブヘッド1142によって接触され又はこの逆、半導体ウェハ1110は、ウェハトランスレータ1100に対して位置合わせされ、ウェハトランスレータ1100によって接触される又はこの逆。次に、プログラムされたロボティクス1150が、半導体ウェハ1110上の検査アクセスインタフェース1102、1104、1106、1108又は検査アクセスインタフェースのセットにそれぞれ対応するパッド1134、1136、1138まで、プローブヘッド1142をx方向の動きとy方向の動きとにより動かす。パッド1134、1136、1138のピッチは、TSV1114、1116、及びピラー1118、1120、1122のピッチに比べて大きい為、典型的には、ウェハ1110がウェハトランスレータ1100に対して位置合わせされるより、ウェハトランスレータ1100がプローブヘッド1142に対して位置合わせされるほうが容易である。場合によっては、ペア化されたTSV又は他の基板貫通導体を介してのDC導通ループバック検査により、ウェハ1110が、ウェハトランスレータ1100に対して位置合わせされてよい又はこの逆。ペア化されたTSVは、例えば、ウェハ1110内のTSVを、ウェハ1110上、又はウェハ1110に取り付けられたウェハ搬送台の上に形成された電気パターン例えば、ブリッジ又はヒューズと電気的に結合することによって形成されてよい。例えば、図9及び図12を参照されたい。図9は、USB検査アクセスインタフェース900の標準化された物理的配置の一例を示す。図に示されるように、インタフェース900は、及び-のラベルが付けられた、短絡されているTSVのペアである。図12は、USB検査アクセスインタフェース900特に、USB検査アクセスインタフェース900のDC導通TSV1208、1210にタッチダウンするプローブ1204、1206からなるグループ1202を有する、ウェハトランスレータ1200の一部分を示す。このように、ウェハトランスレータ1200とウェハ1212との位置合わせの検証は、例えば、TSV1218、プローブ1204、TSV1208、電気的パターン又はブリッジ1222、TSV1210、プローブ1206、及びTSV1220を通るパッド1214とパッド1216との間の電気的導通をチェックすることにより、行われてよい。図13に示されるように、ウェハトランスレータ1200とウェハ1112との位置合わせがずれている場合は、パッド1214とパッド1216との間に電気的導通がないか、あっても貧弱である。場合によっては、短絡されているTSVの複数のペアが、ウェハ1212上に設けられてよい。このように、ウェハトランスレータ1200とウェハ1212との位置合わせを、特に、回転位置合わせと比較してより正確に行うことが可能である。短絡されているTSVの複数のペアは、例えば、1単一の検査アクセスインタフェースの一部として与えられてよく、或いは、22つ以上の検査アクセスインタフェースにまたがって与えられてよく、或いは、3どの検査アクセスインタフェースからも切り離されて与えられてよい。短絡されているTSV又は他の基板貫通導体のペアは、理想的には、ウェハのスクライブライン内に形成されるか、ウェハのダイ1224、1226の外部である、ウェハの他の領域に形成される。ウェハ1110図11の検査アクセスインタフェース1102、1104、1106、1108は標準化された物理的配置を有する為、ウェハトランスレータ1100は、検査アクセスインタフェースと接続される導電ピラー1118、1120、1122、TSV、又は他の導電機能の物理的配置を画定する事前設計されたブリックから構築されてよい。これらのブリックは又、プローブヘッド1142によって接触される電気的接点例えば、パッド1134、1136、1138の物理的配置と、導電ピラー1118、1120、1122とパッド1134、1136、1138との間の任意の電気的結合例えば、TSV1114、1118、及び再配線層パターンの物理的配置と、を画定してもよい。ウェハトランスレータ1100の設計及び構築において使用される例示的な事前設計されたブリック1400を、図14に示す。このブリックは、立面図図14a、上面図図14b、及び底面図図14cで示されている。場合によっては、ウェハトランスレータが形成される元になる1つ以上のブリックは、設計段階でのみ例えば、コンピュータ可読媒体に記憶されている電子記述として存在してよく、これらのブリックがウェハトランスレータの設計の中に電子的に位置決めされた後、ウェハトランスレータは、それらの物理的ブリックをウェハトランスレータ全体から分離することができない単一ユニットとして構築可能になる。又、場合によっては、これらのブリックは、1つ以上の物理的にディスクリートなコンポーネント1504、1506、1508、1510であってよく又は、これらを含んでよく、これらは、例えば、そこから導電機能例えば、プローブ1512、1514、1516が延びる、シリコン又は他のタイプの基板1502である。図15を参照されたい。導電機能1512、1514、15T16がそこから延びている基板1502を有する、物理的にディスクリートなコンポーネント1504、1506、1508、1510の場合、物理的にディスクリートなコンポーネント1504、1506、1508、1510の基板1502は、共通支持基板1500上に配列されてよい。基板1500及び1502は、材料が同じであっても異なっていてもよく、場合によっては、半導体、セラミック、又はプリント回路基板の材料から作られてもよい又は、そのような材料を含んでもよい。物理的にディスクリートなコンポーネント1504、1506、1508、1510のプローブ1512、1514、1516は、例えば、ワイヤボンディングや表面実装などの技術を用いて支持基板1500上のパッドと結合されてよい。図15に示された装置は、これ以外の方法として、図11に示された装置と同様に構築されてもよい。本説明の都合上、トランスレータ装置のプローブが共通基板上に形成されているか、共通基板に取り付けられた基板上に形成されているかにかかわらず、プローブがそこから延びるスペーストランスフォーマ又はトランスレータ装置を、プローブカードと見なしている。ウェハトランスレータは、トランスレータ装置の全てのプローブが共通基板上に形成されている、スペーストランスフォーマ又はトランスレータ装置の一形式である。従って、図11及び図15は、両方とも、プローブカード1100、1500を示しているが、図11は、これらの図面のうちの、ウェハトランスレータを示している図面に過ぎない。プローブカードという語句は、ウェハトランスレータだけでなく、シリコンフレームやシリコンインタポーザなどの装置も包含するものとする。検査システムが、図11又は図15に示されたトランスレータ装置を含むか、或いは、標準化された物理的配置の検査アクセスインタフェースを有する同様の形式のトランスレータ装置を含むかにかかわらず、システムのコストは、再利用可能なプローブヘッドに集中していて、用途固有のウェハトランスレータ又はプローブカードのコストには集中していない。従って、図11及び図15に示されたシステムは、プロセス開発の初期によく使用されるシャトルミックストウェハ設計とともに良好に動作する。図16は、図11に示されたウェハトランスレータに対する修正を示す。具体的には、図16に示されるウェハトランスレータ1600は、その上にスイッチングマトリックス1602が形成されている。例えば、スイッチングマトリックス1602は、4つのスイッチング回路1604、1606、1608、1610を有しており、これらのそれぞれが、シリコン貫通導体及びプローブ1612、1614、1616、1618からなる別々のグループと結合されている。各スイッチング回路1604、1606、1608、1610は、検査システムから受信される信号による並列動作が可能であり、検査システムのリソースは、ウェハトランスレータ上のプローブ1612、1614、1616、1618のグループが接続されている検査アクセスインタフェース1620、1622、1624、1626のそれぞれからの利用が順次可能になる。必要であれば、スイッチング回路1604、1606、1608、1610は、スイッチング回路が接続されている検査アクセスインタフェース1620、1622、1624、1626のうちの複数個又は全てに、検査システム信号のファンアウトを与える又はそれらから検査信号応答のファンインを受け取るように構成されてもよい。場合によっては、プローブヘッドが、スイッチング回路1604、1606、1608、1610のそれぞれと順次接触してよい。又、場合によっては、プローブヘッドが、スイッチング回路1604、1606、1608、1610の全てと同時に接触して、これらを並列動作させるように構成されてよい。スイッチングマトリックス1602の構成は、ウェハ1628上の検査アクセスインタフェース1620、1622、1624、1626の固有の配置に依存する為、図16に示されたウェハトランスレータ1600は、典型的には、図11に示されたウェハトランスレータより、設計に時間がかかる。スイッチングマトリックス1602は又、ウェハトランスレータ1600を構築するのに必要な時間及びコストが増える。しかしながら、スイッチングマトリックス1602を有するウェハトランスレータ1600は、プローブヘッドにインデックスを付ける時間を減らすか無くし、半導体ダイ1630、1632、1634、1636の多点検査を可能にする点で有用である。場合によっては、スイッチングマトリックス1602は、1回のタッチダウンによるウェハ検査を行うように設計されてよい。1回のタッチダウンによるウェハ検査は、プローブヘッドがウェハトランスレータ1600又はプローブカードに1回タッチダウンすればよいことを意味する。そして、ウェハ1628上の異なる検査アクセスインタフェース1620、1622、1624、1626との接続は、プローブヘッドに再度インデックスを付けるのではなく、スイッチングマトリックス1602を操作することにより、行われる。より少ない回数又は1回のタッチダウンによるウェハ検査は、プローブヘッド上のプローブセットの数を増やすか、ウェハトランスレータの全てのプローブグループを図16に示された4つのスイッチング回路1604、1606、1608、1610ではなく単一のスイッチング回路と結合することにより、達成可能である。例えば、スイッチングマトリックス1602は、ウェハトランスレータ1600上に直接形成されたスイッチ、又は、ウェハトランスレータ1600と電気的に結合された集積回路に形成されたスイッチを使用して実装されてよい。実施形態によっては、スイッチングマトリックス1602は、他の受動又は能動回路コンポーネントと置き換えられたり、それによって補充されたりしてよい。ウェハトランスレータ1600の下側のプローブ長をより短くできるように即ち、ウェハ1628と接触するプローブを短くできるように、スイッチング回路1604、1606、1608、1610を、ウェハトランスレータ1600の、ウェハ1628と向かい合う面と反対側の面に形成してよい又は取り付けてよい。図16に示されたウェハトランスレータ1600は、スイッチングマトリックス1602の追加以外は、図11に示されたウェハトランスレータと同様に構築されてよい。例えば、ウェハトランスレータ1600は、導電ピラー、はんだバンプ、又は他の導電機能がそこから延びる基板貫通導体を含んでよく、導電ピラーは、ウェハ1628上の半導体ダイ1630、1632、1634、1636と接触する複数のプローブを提供する。当業者であれば理解されるように、ウェハトランスレータ1600は例示的なものに過ぎず、図16で開示された本発明の原理は、他のタイプのプローブカードに応用することが容易に可能である。図17は、標準化された物理的配置のスクライブライン検査アクセスインタフェースを有するウェハを検査する、更に別のシステムを示す。システム1700は、ウェハトランスレータ又はプローブカードを完全に無くし、代わりに、ウェハ1700を直接プロービングするプローブヘッド1702を含む。プローブヘッド1702は、任意の数のプローブセットを含んでよく、それらのプローブセットのそれぞれは、検査アクセスインタフェースの標準化された物理的配置に対応する、標準化された物理的配置を有する。例えば、プローブヘッド1702は、4つのプローブセット1704、1706、1708、1710を有し、これらのそれぞれは、ウェハ1728上の検査アクセスインタフェース1712、1714、1716、1718とそれぞれインタフェースする、標準化された物理的配置を有する。例えば、プローブヘッド1702は、1つの半導体ダイ1720に対応する検査アクセスインタフェース1712、1714、1716、1718とインタフェースするプローブセット1704、1706、1708、1710を有するように図示されている。しかしながら、プローブヘッド1702は、代替として、例えば、1複数の半導体ダイ1720、1722、1724、1726に対応する検査アクセスインタフェースの幾つか又は全て、或いは、2半導体ウェハ1110の1つ以上のスクライブライン1730、1732内にある検査アクセスインタフェースの幾つか又は全て、或いは、3半導体ウェハ1728の特定領域内の検査アクセスインタフェースの幾つか又は全て例えば、ダイのX×Y配列と結合された検査アクセスインタフェースの全て、或いは、4半導体ウェハ1728の全面にある検査アクセスインタフェースの全てとインタフェースするように構成されてよい。或いは、プローブヘッドと結合されたプローブセットは、プローブヘッドの特定のタッチダウンがそのプローブセットのうちの1つ又は幾つかだけの位置合わせ及び使用を一度に可能にするように汎用的に配列されてよい。更に別の構成では、検査システム1800図18が、複数のプローブヘッド1802、1804を含んでよく、これらのそれぞれは、単一又は複数のプローブセットを保持し、他のプローブヘッドに対して固定されているか、独立して操作しやすい。図18には2つのプローブヘッド1802、1804だけが示されているが、任意の数のプローブヘッドが検査システム1800に含まれてよい。複数のプローブヘッド1802、1804の場合、各プローブヘッド1802、1804には、異なるタイプの検査アクセスインタフェースが与えられてよく、これにより、場合によっては、プローブヘッド1802、1804を、様々なウェハにおける、より多くの様々な配列の、標準化された検査アクセスインタフェースに対して使用可能にすることが可能である。こうしたこととは関係なく、プログラムされたロボティクス1150を使用すれば、1つ以上のプローブヘッド1802、1804を、ウェハ1728に対して様々な位置に動かすことが可能である。場合によっては、プローブセット1704、1706、1708、1710は、特定の被検査ウェハ1728の1つ以上のスクライブライン内に含まれる検査アクセスインタフェース1712、1714、1716、1718に対応する配列で、プローブヘッド1702に着脱自在に取り付けられてよい。これらの実施形態において、各プローブセットは、図11に示されたウェハトランスレータの基板1112と同様に形成された小基板例えば、図19の1900又は1902の上に構築されてよい。しかしながら、各基板1900、1902は、1つ又は少数のプローブセット1706、1708に限定されてよく、且つ、コネクタ例えば、1904又は1906、はんだ、接着剤、又は他の手段例えば、真空によってプローブヘッド1702に取り付けられてよい。このように、プローブヘッド1702は、用途に応じて構成されてよい。各プローブセットのプローブは、例えば、半導体基板内の基板貫通導体から延びる導電素子例えば、導電ピラーやはんだバンプによって設けられてよい。ウェハ1728の検査を行う場合には、図17に示されたプローブヘッド1702は、プログラムされたロボティクス1050を使用して、被検査ウェハ1728と位置合わせされてよく、その後、ウェハ1728の検査アクセスインタフェース全体にわたって使用されてよい。複数のプローブヘッド1702、1902図19の場合、プローブヘッド1702、1902は、異なる複数のプローブセットを含んでよく、プローブヘッド1702、1902は、対応する検査アクセスインタフェース全体にわたって個別に使用されてよく、これは、順次1つのプローブヘッドが使用されてから次のプローブヘッドが使用されるように、或いは、同時に複数のプローブヘッドが別々の経路で使用されるように使用されてよい。本明細書に記載の検査システム、ウェハトランスレータ、プローブカード、又はプローブヘッドのいずれも、スタックされたダイ例えば、W2W又はC2Wスタッキングプロセスを用いてスタックされたダイを検査する為に使用又は構成されてよい。場合によっては、スタックされたダイは、スタックされたダイ構造のいずれかの面にある検査アクセスインタフェースを介してアクセスされてよい。例えば、図6から図8に示された、スタックされたダイを参照されたい。そして、スタックされたダイに対応する検査アクセスインタフェース同士が電気的に結合されている場合は、それらの検査アクセスインタフェースの1つだけと接触することにより、スタック内の全てのダイの検査を行うことが可能である。そのような場合は、類似のダイを同時に検査してよく、或いは、類似又は非類似のダイを、ダイアドレス指定スキームを用いて、一度に1つずつ検査してよい。標準化された物理的配置を有する検査アクセスインタフェースは、様々な形態をとりうることが想定されている。しかしながら、標準化された物理的配置は、高速動作又は信号保全性が重要であるインタフェースの場合に特に有用であると考えられている。本明細書において図示及び記載された検査アクセスインタフェースと結合されることが有利であり得るI/Oインタフェースとしては、無線周波数RFインタフェース、オーディオインタフェース、ビデオインタフェース、アナログ混合信号AMSインタフェース、高速シリアルインタフェースなどが挙げられ、これらに限定されない。より具体的には、本明細書において図示及び記載された検査アクセスインタフェースと結合されることが有利であり得るI/Oインタフェースとしては、ギガヘルツGHzレンジの無線周波数RFとしてブルートゥース、3G、4G、グローバルシステムモバイルGSM、アナログとして、アナログ混合信号AMS、デジタルテレビジョンDTV、5.1オーディオ、デジタルとして、検査アクセスポートTAP、高精細度マルチメディアインタフェースHDMI、ペリフェラルコンポーネントインターコネクトPCIe、ユニバーサルシリアルバスUSBx、デジタルビジュアルインタフェースDVI、高速入出力HSIOとして、WiFi、無線ローカルエリアネットワークWLAN、I2C、シリアルペリフェラルインタフェースバスSPI、モバイル業界プロセッサインタフェースMIPI、ダブルデータレート3DDR3、スモールアウトラインデュアルインラインメモリモジュールSO-DIMM、ジョイントテストアクショグループJTAG、DPS、クロック分配回路などが挙げられ、これらに限定されない。本明細書に開示の方法、装置、及びシステムは、それらが検査アクセスインタフェースの標準化を提供するという理由だけでなく、検査インタフェース例えば、ウェハトランスレータ、プローブカード、又はプローブヘッドの設計及び構築をより迅速化して検査までの時間を短縮することを可能にするという理由でも有用である。これらは更に、用途固有の検査装置とDUTとのインタフェースの資本経費を減らす。"