"入力信号を差動信号に変換して第1および第2の分配端子から出力する第1の信号変換回路と、上記第1の分配端子に第1の電極が接続され、制御電極に印加される制御信号に応じて第1の電極と第2の電極との間をオン状態またはオフ状態にする第1のスイッチング素子と、上記第2の分配端子に第1の電極が接続され、制御電極に印加される制御信号に応じて第1の電極と第2の電極との間をオン状態またはオフ状態にする第2のスイッチング素子と、上記第1のスイッチング素子の第1の電極と上記第2のスイッチング素子の第2の電極との間に接続され、容量が上記第1および上記第2のスイッチング素子のオフ状態時の第1の電極第2の電極間容量を有する第1のキャパシタと、上記第1のスイッチング素子の第2の電極と上記第2のスイッチング素子の第1の電極との間に接続され、容量が上記第1および上記第2のスイッチング素子のオフ状態時の第1の電極第2の電極間容量を有する第2のキャパシタと、上記第1のスイッチング素子の第2の電極に第1の合成端子が接続されると共に上記第2のスイッチング素子の第2の電極に第2の合成端子が接続され、第1および第2の合成端子から入力される差動信号を合成して出力する第2の信号変換回路とを備えた高周波スイッチ。第1のスイッチング素子と第2のスイッチング素子とを同一ウエハ上に形成し、第1のキャパシタは、上記第1のスイッチング素子の第1の電極と上記第2のトランジスタの第2の電極との間に接続された第1のMIMキャパシタにより構成され、第2のキャパシタは、上記第1のスイッチング素子の第2の電極と上記第2のスイッチング素子の第1の電極との間に接続された第2のMIMキャパシタにより構成されたことを特徴とする請求項1記載の高周波スイッチ。第1のスイッチング素子と第2のスイッチング素子とを同一ウエハ上に一体形成し、第1のキャパシタは、上記第1のスイッチング素子の第1の電極下と上記第2のスイッチング素子の第2の電極下とに行われたイオン注入、それら第1の電極下と第2の電極下との間に行われたアイソレーション注入により形成される第1の並行平板コンデンサにより構成され、第2のキャパシタは、上記第1のスイッチング素子の第2の電極下と上記第2のスイッチング素子の第1の電極下とに行われたイオン注入、それら第2の電極下と第1の電極下との間に行われたアイソレーション注入により形成される第2の並行平板コンデンサにより構成されたことを特徴とする請求項1記載の高周波スイッチ。第1のスイッチング素子および第2のスイッチング素子の各電極をフィンガー方向に垂直な方向に配置すると共に、第1のスイッチング素子と第2のスイッチング素子とで交互に配置したことを特徴とする請求項2または請求項3記載の高周波スイッチ。第1の信号変換回路は、一端が入力端子に接続された第1の結合線路と、上記第1の結合線路の他端に一端が接続された第2の結合線路と、上記第1の結合線路に平行に配置されると共に一端がグランドに接地され、他端が第1の分配端子に接続された第3の結合線路と、上記第2の結合線路に平行に配置されると共に一端が第2の分配端子に接続され、他端がグランドに接地された第4の結合線路とを備え、上記第1から上記第4の結合線路の線路長が、使用周波数の4分の1波長を有する第1のバランにより構成され、第2の信号変換回路は、一端がグランドに接地され、他端が第1の合成端子に接続された第5の結合線路と、一端が第2の合成端子に接続され、他端がグランドに接地された第6の結合線路と、上記第5の結合線路に平行に配置されると共に一端が出力端子に接続された第7の結合線路と、上記第6の結合線路に平行に配置されると共に上記第7の結合線路の他端に一端が接続された第8の結合線路とを備え、上記第5から上記第8の結合線路の線路長が、使用周波数の4分の1波長を有する第2のバランにより構成されたことを特徴とする請求項1から請求項4のうちのいずれか1項記載の高周波スイッチ。第1の信号変換回路は、ドレイン電極が入力端子に接続され、ソース電極が第1の分配端子に接続された第1のゲート接地トランジスタと、ゲート電極が入力端子に接続され、ドレイン電極が第2の分配端子に接続された第1のソース接地トランジスタとによる第3のバランにより構成され、第2の信号変換回路は、ドレイン電極が第1の合成端子に接続され、ソース電極が出力端子に接続された第2のゲート接地トランジスタと、ドレイン電極が第2の合成端子に接続され、ゲート電極が出力端子に接続された第2のソース端子接地トランジスタとによる第4のバランにより構成されたことを特徴とする請求項1から請求項4のうちのいずれか1項記載の高周波スイッチ。全体がMMICにより形成されたことを特徴とする請求項1から請求項6のうちのいずれか1項記載の高周波スイッチ。従来の高周波スイッチは以上のように構成されているので、オン状態のときはスイッチの損失を小さくし、オフ状態のときはスイッチのアイソレーションを確保するために、オン抵抗Ronおよびオフ容量Coffは、できるだけ小さいことが求められる。しかしながら、一般的に、オン抵抗Ronは電界効果トランジスタのゲート幅に反比例し、オフ容量Coffはゲート幅に比例する。したがって、両者はトレードオフの関係にあり、スイッチの損失を小さくするためにオン抵抗Ronを小さくしようとすると、オフ容量Coffは増加し、スイッチのアイソレーションが劣化するという課題があった。本発明は、以上のような課題を解決するためになされたものであり、通過損失を低減するためにオン状態時の抵抗を小さくしても、十分なアイソレーション量を確保する高周波スイッチを得ることを目的とする。本発明の高周波スイッチは、入力信号を差動信号に変換して第1および第2の分配端子から出力する第1の信号変換回路と、第1の分配端子に第1の電極が接続された第1のスイッチング素子と、第2の分配端子に第1の電極が接続された第2のスイッチング素子と、第1のスイッチング素子の第1の電極と第2のスイッチング素子の第2の電極との間に接続され、容量が第1および第2のスイッチング素子のオフ状態時の第1の電極第2の電極間容量を有する第1のキャパシタと、第1のスイッチング素子の第2の電極と第2のスイッチング素子の第1の電極との間に接続され、容量が第1および第2のスイッチング素子のオフ状態時の第1の電極第2の端子間電極を有する第2のキャパシタと、第1のスイッチング素子の第2の電極に第1の合成端子が接続されると共に第2のスイッチング素子の第2の電極に第2の合成端子が接続され、第1および第2の合成端子から入力される差動信号を合成して出力する第2の信号変換回路とを備えたものである。本発明によれば、第1および第2のキャパシタにより、第1および第2のスイッチング素子のオフ状態時の第1の電極第2の電極間容量をキャンセルすることができるので、アイソレーションを大きく改善することができる。したがって、通過損失を低減するために第1および第2のスイッチング素子のオン状態時の抵抗を小さくしても、十分なアイソレーション量を確保することができる効果がある。実施の形態1.図1はこの発明の実施の形態1による高周波スイッチを示す回路図である。図において、180°ハイブリッド第1の信号変換回路2は、入力端子1からの入力信号を差動信号に変換して分配端子3a,3bから出力する。なお、180°ハイブリッド2のアイソレーション端子3cは、抵抗4を介してグランドに接地される。電界効果トランジスタFET:FieldEffectTransistor、第1のスイッチング素子、以下、単にトランジスタと言う5aは、分配端子3aにドレイン電極第1の電極Dが接続され、制御信号入力端子6aから抵抗7aを介してゲート電極制御電極Gに印加される制御信号に応じてドレイン電極Dとソース電極第2の電極Sとの間をオン状態またはオフ状態にする。同様にトランジスタ第2のスイッチング素子5bは、分配端子3bにドレイン電極Dが接続され、制御信号入力端子6bから抵抗7bを介してゲート電極Gに印加される制御信号に応じてドレイン電極Dとソース電極Sとの間をオン状態またはオフ状態にする。クロスカップルキャパシタ第1のキャパシタ8aは、トランジスタ5aのドレイン電極Dとトランジスタ5bのソース電極Sとの間に接続され、容量Ccがトランジスタ5a,5bのオフ状態時のドレインソース間容量Coffを有する。クロスカップルキャパシタ第2のキャパシタ8bは、トランジスタ5aのソース電極Sとトランジスタ5bのドレイン電極Dとの間に接続され、容量Ccがトランジスタ5a,5bのオフ状態時のドレインソース間容量Coffを有する。180°ハイブリッド第2の信号変換回路9は、トランジスタ5aのソース電極Sに合成端子10aが接続されると共にトランジスタ5bのソース電極Sに合成端子10bが接続され、合成端子10a,10bから入力される差動信号を合成して出力端子12から出力する。なお、180°ハイブリッド9のアイソレーション端子10cは、抵抗11を介してグランドに接地される。次に動作について説明する。図2はこの発明の実施の形態1による高周波スイッチの動作原理を示す等価回路図である。図1で示したように、入力信号を差動でトランジスタに入力させるようにし、トランジスタの間に接続する容量を、いわゆるクロスカップルさせる。このように構成することにより、スイッチのアイソレーションを実質決定している、オフ容量Coffをキャンセルさせることができ、スイッチのアイソレーションを大きく改善することができる。以下、その原理を説明する。アイソレーションは以下の式1で表され、Y12に大きく依存するパラメータである。ここで、S12はSパラメータ散乱行列の12成分端子1から端子2の挿入損失、Y11はYパラメータアドミッタンス行列の11成分、Y12は同じくYパラメータの12成分、Y21はYパラメータの21成分、Y22はYパラメータの22成分である。式1から分かるように,Y12の絶対値が小さいほどアイソレーションは高くなる。Y12を求めるために,端子1からの入力電流I1を求めると以下の式2になる。ここで、v1は入力電圧正相、v2は出力電圧正相、v2は出力電圧逆相であり、v1=v1v2=v2=-v2とした。Y12は端子1をグランドに接地したときの端子1側の電流I1に対応と入力電圧v2に対応の比によって決定されるから、以下の式3で表される。この式3から分かるように、Cc=Coffとなるようにすれば、Y12=0となり、式3からスイッチのアイソレーションを原理上無限大にすることができる。図3にスイッチのオフ状態の等価回路を、図4にCc=Coffとした場合の等価回路を示す。容量Ccを装荷することにより、トランジスタのオフ容量Coffをキャンセルすることができる。これによりスイッチのアイソレーションを改善することができる。一方、図5にスイッチのオン状態の等価回路を示す。したがって、Ron<<1/jωCoffが成り立つ場合は、容量Ccの影響はほとんどないため、スイッチのオン抵抗Ronのみが見え、通過損失は容量Ccがないときとほぼ同じになる。図6にスイッチのオン状態の通過損失の計算結果、図7にスイッチのオフ状態のアイソレーションの計算結果をそれぞれ示す。点線が従来構成のスイッチの計算結果であり、実線がこの実施の形態1の計算結果である。この実施の形態1の構成により、オン状態の損失は増加させず、アイソレーションを-20dBから-50dBと大きく改善できていることが分かる。なお,計算には、Ron=5[Ωmm],Coff=0.2[pF/mm]の値を用いた。次に、図1に示した高周波スイッチの動作について説明する。入力端子1からの入力信号は、180°ハイブリッド2により分配端子3a,3b間で位相差が180°の差動信号に変換され、トランジスタ5a,5bに入力される。トランジスタ5a,5bは、制御信号入力端子6a,6bにピンチオフ電圧以上の制御信号が印加された場合にオン状態となる。トランジスタ5a,5bがオン状態のときであっても、オン抵抗Ronが発生するが、このオン抵抗Ronは小さいので、差動信号がトランジスタ5a,5bのドレイン電極Dおよびソース電極S間を通過する。180°ハイブリッド9では、合成端子10a,10bから入力される位相差が180°の差動信号を同相にすると共に、合成して出力端子12から出力する。一方、トランジスタ5a,5bは、制御信号入力端子6a,6bにピンチオフ電圧以下の制御信号が印加された場合にオフ状態となる。トランジスタ5a,5bがオフ状態のときは、オフ容量Coffが発生する。しかし、トランジスタ5a,5bのオフ容量Coffがクロスカップルキャパシタ8a,8bの容量Ccによってキャンセルされるので、トランジスタ5a,5bは差動信号を全反射し、180°ハイブリッド9側には通過しない。その全反射した反射電力は、180°ハイブリッド2のアイソレーション端子3cを介して抵抗4に吸収される。以上のように、実施の形態1によれば、トランジスタ5a,5bのオフ容量Coffと同一の容量Ccを有するクロスカップルキャパシタ8a,8bを設けたので、クロスカップルキャパシタ8a,8bにより、トランジスタ5a,5bのオフ容量をキャンセルすることができるので、アイソレーションを大きく改善することができる。したがって、通過損失を低減するためにトランジスタ5a,5bのオン抵抗Ronを小さくしても、十分なアイソレーション量を確保することができる。なお、上記実施の形態1では、スイッチング素子として、FETを適用したが、バイポーラトランジスタHBT:HeterojunctionBipolarTransistorを適用しても良い。また、PINダイオードやバラクタダイオード、MEMSmicroElectroMechanicalSystemsスイッチを適用しても良い。また、上記実施の形態1では、信号変換回路として、180°ハイブリッド2,9を適用したが、バランBalun:平衡-不平衡変換器を適用しても良い。バランを適用する場合、バランの平衡端子側に分配端子3a,3bまたは合成端子10a,10bを設け、不平衡端子側に入力端子1、アイソレーション端子3cまたは出力端子12、アイソレーション端子10cを設ければ良い。実施の形態2.図8はこの発明の実施の形態2による高周波スイッチを示す回路図である。図において、トランジスタ5a,5bは、同一ウエハ上に形成される。トランジスタ5aにおいて、ドレイン電極5a-1、ゲート電極5a-2、およびソース電極5a-3が形成され、同様に、トランジスタ5bにおいて、ドレイン電極5b-1、ゲート電極5b-2、およびソース電極5b-3が形成される。トランジスタ5aのゲート電極5a-2とトランジスタ5bのゲート電極5b-2とは、配線21で接続される。クロスカップルキャパシタ22aは、対向配置されたトランジスタ5aのドレイン電極5a-1とトランジスタ5bのソース電極5b-3との間に設けられ、MIMMetalInsulatorMetalキャパシタにより形成される。同様に、クロスカップルキャパシタ22bは、対向配置されたトランジスタ5aのソース電極5a-3とトランジスタ5bのドレイン電極5b-1との間に設けられ、MIMキャパシタにより形成される。その他の構成については、実施の形態1と同一であり、同一構成には同一符号を付して重複する説明を省略する。以上のように、実施の形態2によれば、トランジスタ5a,5bを同一ウエハ上に形成し、クロスカップルキャパシタ22aを、対向配置されたドレイン電極5a-1とソース電極5b-3との間に設けられたMIMキャパシタにより形成し、クロスカップルキャパシタ22bを、対向配置されたソース電極5a-3とドレイン電極5b-1との間に設けられたMIMキャパシタにより形成したので、クロスカップルキャパシタ22a,22bを接続する配線を短くすることができ、配線に生じる寄生インダクタンスを小さくでき、高周波スイッチの高周波化および小型化を図ることができる。また、ゲート電極5a-2とゲート電極5b-2とを配線21で接続したので、一つのゲート電極5a-2に、抵抗7aおよび制御端子入力端子6aを設けるだけで良いことから、部品点数および配線を少なくすることができる。なお、図9に示すように構成しても良い。図において、図8との違いは、配線21を削除すると共に、ゲート電極5b-2に、抵抗7bおよび制御信号入力端子6bを設けたものである。このように構成することによって、トランジスタ5a,5bおよびクロスカップルキャパシタ22a,22bに関する回路の対称性を保つことができ、回路非対称性による特性劣化を防ぐことができる。実施の形態3.図10はこの発明の実施の形態3による高周波スイッチを示す回路図である。図において、トランジスタ5は、同一ウエハ上に一体形成される。ゲート電極5-2は、トランジスタ5において共通に形成される。クロスカップルキャパシタ31aは、対向配置されたドレイン電極5a-1とソース電極5b-3との間に設けられ、並行平板コンデンサにより形成される。同様に、クロスカップルキャパシタ31bは、対向配置されたソース電極5a-3とドレイン電極5b-1との間に設けられ、並行平板コンデンサにより形成される。その他の構成については、実施の形態2と同一であり、同一構成には同一符号を付して重複する説明を省略する。図11は図10の矢印の方向から見た半導体内部の詳細を示す断面図である。図において、トランジスタ5のドレイン電極5b-1下とソース電極5a-3下にイオン注入を行い、その間を絶縁化するためにアイソレーション注入を行う。また、同様に、トランジスタ5のドレイン電極5a-1下とソース電極5b-3下にイオン注入を行い、その間を絶縁化するためにアイソレーション注入を行う。イオン注入しているところは、Siシリコン等をドーピングして電子濃度を高くしているため、近似的には金属とみなせる。したがって、ドレイン電極とソース電極との間に並行平板コンデンサが形成される。この並行平板コンデンサをクロスカップルキャパシタ31a,31bとして利用する。以上のように、実施の形態3によれば、トランジスタ5を同一ウエハ上に一体形成し、クロスカップルキャパシタ31a,31bを、並行平板コンデンサにより構成したので、トランジスタ5を一体形成することから、トランジスタ部分を小型化することができる。また、MIMキャパシタやキャパシタを接続する配線に生じる寄生インダクタンスを削減し、高周波スイッチの高周波化および小型化を図ることができる。実施の形態4.図12はこの発明の実施の形態4による高周波スイッチを示す回路図である。図において、トランジスタ5a,5bは、同一ウエハ上に一体形成される。トランジスタ5a,5bは、各電極をフィンガー方向に垂直な方向に配置すると共に、トランジスタ5aとトランジスタ5bとで交互に配置する。クロスカップルキャパシタ41aは、隣り合うトランジスタ5aのドレイン電極5a-1とトランジスタ5bのソース電極5b-3との間に設けられ、並行平板コンデンサにより形成される。同様に、クロスカップルキャパシタ41bは、隣り合うトランジスタ5aのソース電極5a-3とトランジスタ5bのドレイン電極5b-1との間に設けられ、並行平板コンデンサにより形成される。その他の構成については、実施の形態3と同一であり、同一構成には同一符号を付して重複する説明を省略する。図13は図12の矢印の方向から見た半導体内部の詳細を示す断面図である。図において、トランジスタ5aのドレイン電極5a-1下とトランジスタ5bのソース電極5b-3下にイオン注入を行い、その間を絶縁化するためにアイソレーション注入を行う。また、同様に、トランジスタ5bのドレイン電極5b-1下とトランジスタ5aのソース電極5a-3下にイオン注入を行い、その間を絶縁化するためにアイソレーション注入を行う。したがって、実施の形態3と同様に、ドレイン電極とソース電極との間に並行平板コンデンサが形成される。この並行平板コンデンサをクロスカップルキャパシタ41a,41bとして利用する。以上のように、実施の形態4によれば、トランジスタ5a,5bを同一ウエハ上に一体形成し、トランジスタ5a,5bの各電極をフィンガー方向に垂直な方向に配置すると共に、トランジスタ5aとトランジスタ5bとで交互に配置したので、トランジスタ5a,5bを一体形成することから、トランジスタ部分を小型化することができる。また、トランジスタ5a,5bのレイアウトの自由度を向上することができる。なお、上記実施の形態4では、クロスカップルキャパシタ41a,41bを、実施の形態3で示したように、並行平板コンデンサにより形成したが、実施の形態2で示したように、MIMキャパシタにより形成しても良い。実施の形態5.図14はこの発明の実施の形態5による高周波スイッチを示す回路図である。図において、バラン第1の信号変換回路51は、入力端子1からの入力信号を差動信号に変換して分配端子3a,3bから出力する。バラン51において、結合線路51a-1は、一端が入力端子1に接続される。結合線路51b-1は、結合線路51a-1の他端に一端が接続される。結合線路51a-2は、結合線路51a-1に平行に配置されると共に一端がグランドに接地され、他端が分配端子3aに接続される。結合線路51b-2は、結合線路51b-1に平行に配置されると共に一端が分配端子3bに接続され、他端がグランドに接地される。結合線路51a-1,51b-1,51a-2,51b-2の線路長は、使用周波数のおおよそ4分の1波長を有する。バラン第2の信号変換回路52は、合成端子10a,10bから入力される差動信号を合成して出力端子12から出力する。バラン52において、結合線路52a-1は、一端がグランドに接地され、他端が合成端子10aに接続される。結合線路52b-1は、一端が合成端子10bに接続され、他端がグランドに接地される。結合線路52a-2は、結合線路52a-1に平行に配置されると共に一端が出力端子12に接続される。結合線路52b-2は、結合線路52b-1に平行に配置されると共に結合線路52a-2の他端に一端が接続される。結合線路52a-1,52b-1,52a-2,52b-2の線路長は、使用周波数のおおよそ4分の1波長を有する。その他の構成については、実施の形態1と同一であり、同一構成には同一符号を付して重複する説明を省略する。以上のように、実施の形態5によれば、バラン51,52を、結合線路間の電磁結合を利用した、いわゆるマーチャントバランで構成したので、高周波スイッチ全体を平面回路により構成することができることから、MMICMonolithicMicrowaveIntegratedCircuits化が容易となり、MMIC化することにより、小型化および均一生産が可能になる。実施の形態6.図15はこの発明の実施の形態6による高周波スイッチを示す回路図である。図において、バラン第1の信号変換回路61は、入力端子1からの入力信号を差動信号に変換して分配端子3a,3bから出力する。バラン61において、ゲート接地トランジスタ61aは、ドレイン電極Dが入力端子1に接続され、ソース電極Sが分配端子3aに接続される。ソース接地トランジスタ61bは、ゲート電極Gが入力端子1に接続され、ドレイン電極Dが分配端子3bに接続される。バラン第2の信号変換回路62は、合成端子10a,10bから入力される差動信号を合成して出力端子12から出力する。バラン62において、ゲート接地トランジスタ62aは、ドレイン電極Dが合成端子10aに接続され、ソース電極Sが出力端子12に接続される。ソース端子接地トランジスタ62bは、ドレイン電極Dが合成端子10bに接続され、ゲート電極Gが出力端子12に接続される。その他の構成については、実施の形態1と同一であり、同一構成には同一符号を付して重複する説明を省略する。この実施の形態6では、バラン61,62を、ゲート接地トランジスタとソース端子接地トランジスタとの組み合わせで構成し、ゲート接地トランジスタは、正相増幅器であり、ソース接地トランジスタは、逆相増幅器であるという特性を利用して、差動信号を作り出す。以上のように、実施の形態6によれば、バラン61,62を、ゲート接地トランジスタとソース端子接地トランジスタとの組み合わせで構成したので、高周波スイッチ全体を基本的にトランジスタにより構成することができることから、線路等が不要になり、より小型化が可能になる。なお、本願発明はその発明の範囲内において、各実施の形態の自由な組み合わせ、あるいは各実施の形態の任意な構成要素の変形、もしくは各実施の形態において任意な構成要素の省略が可能である。"