"データを並行に読み取るカラムアドレス及び読み取ったデータに対しロウ交差を行う各ロウのロウアドレスを生成し、前記カラムアドレスを読取アドレスとしてコードブロックCBマトリックスユニットに入力し、前記カラムアドレスを遅延させてから書込みアドレスとして前記CBマトリックスユニットに入力し、各ロウの前記ロウアドレスを転換出力ユニットに入力し、各ロウの前記ロウアドレスを遅延させてから転換入力ユニットに入力するように構成される交差ユニットと、前記CBマトリックスユニットから出力される、前記CBマトリックスユニットが前記読取アドレスに従って読み取った各ロウデータを受信し、各ロウの前記ロウアドレスに基づいて、読み取った各ロウデータに対してロウ間交差を行って、交差後のデータを一致する並行MAPユニットに入力してMAP計算を行うように構成される転換出力ユニットと、前記交差ユニットからの遅延された各ロウの前記ロウアドレスを受信し、遅延されたロウアドレスに基づいて、前記並行MAPユニットがMAP計算後に出力した各ロウデータに対してロウ間交差を行って、交差後の各ロウデータを先験情報として前記書込みアドレスに従って前記CBマトリックスユニットに書き込むように構成される転換入力ユニットと、を含むことを特徴とするTurbo符号並行インターリーバ。前記交差ユニットが、式に従って、それぞれ正方向と逆方向から基本インターリーブアドレスΠiを再帰するように構成される基本インターリーブアドレス再帰ブロックであって、ここで、f1、f2はインターリーブパラメーターであり、stuはコードブロック内の正方向からの再帰の初始位置であり、且つ0≦stu≦K-1であり、stdはコードブロック内の逆方向からの再帰の初始位置であり、且つ0≦std≦K-1であり、wは基本インターリーブアドレスを再帰するウィンドウ長さであり、Kは前記CBマトリックスユニットにおけるコードブロック長さである、基本インターリーブアドレス再帰ブロックと、前記基本インターリーブアドレス再帰ブロックにより再帰して得た基本インターリーブアドレスΠiのLに対する剰余計算を行って、カラムアドレスcol_addriを得るように構成される剰余計算ブロックであって、ここで、Lは前記CBマトリックスユニットにおけるマトリックスのカラム数である、剰余計算ブロックと、前記基本インターリーブアドレス再帰ブロックにより再帰して得た前記基本インターリーブアドレスΠiのLに対する商を求め、第1番目のロウのロウアドレスrow_addr0,i,0≦i≦L-1を得るように構成される商計算ブロックと、式に従ってそれぞれ、正方向と逆方向から隣接する2つのロウ間のロウアドレス増量Δiを再帰するように構成される隣接ロウアドレス計算ブロックであって、ここで、Rは前記CBマトリックスユニットにおけるマトリックスのロウ数である、隣接ロウアドレス計算ブロックと、式に従って全てのロウのロウアドレスrow_addrr,iを計算するように構成されるロウアドレス生成ブロックと、を含み、前記基本インターリーブアドレス再帰ブロック又は前記隣接ロウアドレス計算ブロックの正方向からの再帰において、i≧Lであると、i=imodLであり、前記基本インターリーブアドレス再帰ブロック又は前記隣接ロウアドレス計算ブロックの逆方向からの再帰において、i<0であると、i=Liであることを特徴とする請求項1に記載のTurbo符号並行インターリーバ。前記隣接ロウアドレス計算ブロックが、式に従って、正方向からの再帰の初始位置と逆方向からの再帰の初始位置のロウアドレス増量ΔstuとΔstdを得ることを特徴とする請求項2に記載のTurbo符号並行インターリーバ。前記基本インターリーブアドレス再帰ブロックが、式に従って、正方向からの再帰の初始位置と逆方向からの再帰の初始位置の基本インターリーブアドレスΠstuとΠstdを得ることを特徴とする請求項2に記載のTurbo符号並行インターリーバ。前記並行MAPユニットの現在のMAP演算回数のパリティに基づいて、i又は前記基本インターリーブアドレス再帰ブロックが得た前記再帰基本インターリーブアドレスΠiを選択して前記剰余計算ブロックと前記商計算ブロックに出力するように構成される第1の二者択一ブロックと、前記並行MAPユニットの現在のMAP演算回数のパリティに基づいて、1又は前記隣接ロウアドレス計算ブロックが得たロウアドレス増量Δiを選択して前記ロウアドレス生成ブロックに出力するように構成される第2の二者択一ブロックと、をさらに含むことを特徴とする請求項2乃至4のいずれか1項に記載のTurbo符号並行インターリーバ。前記転換出力ユニットが、前記交差ユニットから入力された前記ロウアドレスに基づいて、読み取ったRロウデータから1パスのデータを選択して出力するように構成されるR個のR択1ブロックを含み、ここで、Rは前記CBマトリックスユニットにおけるマトリックスのロウ数である、ことを特徴とする請求項1に記載のTurbo符号並行インターリーバ。前記転換入力ユニットが、前記交差ユニットから入力された遅延後の前記ロウアドレスに基づいて、前記並行MAPユニットから入力されたRロウデータから1ロウデータを選択して出力するように構成されるR個のR択1ブロックを含み、ここで、Rは前記CBマトリックスユニットにおけるマトリックスのロウ数である、ことを特徴とする請求項1に記載のTurbo符号並行インターリーバ。Turbo符号並行インターリーバの並行インターリーブ方法であって、交差ユニットがデータを並行に読み取るカラムアドレス及び読み取ったデータに対してロウ交差を行う各ロウのロウアドレスを生成し、前記カラムアドレスを読取アドレスとしてコードブロックCBマトリックスユニットに入力し、前記カラムアドレスを遅延させてから書込みアドレスとして前記CBマトリックスユニットに入力し、各ロウの前記ロウアドレスを転換出力ユニットに入力し、各ロウの前記ロウアドレスを遅延させてから転換入力ユニットに入力し、前記CBマトリックスユニットが前記読取アドレスに従って前記カラムアドレスに対応する各ロウデータを読み取って、読み取った各ロウデータを前記転換出力ユニットに入力し、前記転換出力ユニットが前記交差ユニットから出力される各ロウの前記ロウアドレスに基づいて読み取った各ロウデータに対してロウ間交差を行って、交差後のデータを並行MAPユニットに入力してMAP計算を行い、前記転換入力ユニットが前記交差ユニットからの遅延された各ロウの前記ロウアドレスを受信し、遅延されたロウアドレスに基づいて、前記並行MAPユニットがMAP計算を行って出力した各ロウデータに対してロウ間交差を行い、交差後のデータを先験情報として前記書込みアドレスに従って前記CBマトリックスユニットに書き込むステップを含むことを特徴とする方法。前記交差ユニットが前記カラムアドレス及び各ロウの前記ロウアドレスを生成するステップが、前記交差ユニットが、式に従って、それぞれ正方向と逆方向から基本インターリーブアドレスΠiを再帰し、ここで、f1、f2はインターリーブパラメーターであり、stuはコードブロック内の正方向からの再帰の初始位置であり、且つ0≦stu≦K-1であり、stdはコードブロック内の逆方向からの再帰の初始位置であり、且つ0≦std≦K-1であり、Kは前記CBマトリックスユニットにおけるコードブロック長さであり、前記交差ユニットが、再帰して得た基本インターリーブアドレスΠiのLに対する剰余計算を行ってカラムアドレスcol_addriを得て、ここで、Lは、前記CBマトリックスユニットにおけるマトリックスのカラム数であり、前記交差ユニットが再帰して得た前記基本インターリーブアドレスΠiのLに対する商を計算し、第1ロウ番目のロウアドレスrow_addr0,i,0≦i≦L-1を得て、前記交差ユニットが、式に従ってそれぞれ正方向と逆方向から隣接する2つのロウ間のロウアドレス増量Δiを再帰し、ここで、Rは前記CBマトリックスユニットにおけるマトリックスのロウ数であり、前記交差ユニットが、式に従って全てのロウのロウアドレスrow_addrr,iを計算するステップを含み、前記基本インターリーブアドレス又は前記ロウアドレス増量の正方向からの再帰中に、i≧Lであると、i=imodLであり、前記基本インターリーブアドレス又は前記ロウアドレス増量の逆方向からの再帰中に、i<0であると、i=Liであることを特徴とする請求項8に記載の方法。前記交差ユニットは、前記基本インターリーブアドレスを再帰する際、式に従って、正方向からの再帰の初始位置と逆方向からの再帰の初始位置の基本インターリーブアドレスΠstuとΠstdを得ることを特徴とする請求項9に記載の方法。前記交差ユニットは、前記ロウアドレス増量を再帰する際、式に従って、正方向からの再帰の初始位置と逆方向からの再帰の初始位置のロウアドレス増量ΔstuとΔstdを得ることを特徴とする請求項9に記載の方法。本発明は、並行インターリーブを有効に行うことができない問題を解決できるTurbo符号の並行インターリーバ及びその並行インターリーブ方法を提供することを目的とする。本発明の一態様によると、データを並行に読み取るカラムアドレス及び読み取ったデータに対してロウ交差を行う各ロウのロウアドレスを生成し、前記カラムアドレスを読取アドレスとしてコードブロックCBマトリックスユニットに入力し、前記カラムアドレスを遅延させてから書込みアドレスとして前記CBマトリックスユニットに入力し、各ロウの前記ロウアドレスを転換出力ユニットに入力し、各ロウの前記ロウアドレスを遅延させてから転換入力ユニットに入力するように構成される交差ユニットと、前記CBマトリックスユニットから出力される、前記CBマトリックスユニットが前記読取アドレスに従って読み取った各ロウデータを受信し、各ロウの前記ロウアドレスに基づいて、読み取った各ロウデータに対してロウ間交差を行って、交差後のデータを一致する並行最大事後確率推定MaximumAPosteriori,MAPユニットに入力してMAP計算を行うように構成される転換出力ユニットと、前記交差ユニットからの遅延された各ロウの前記ロウアドレスを受信し、遅延されたロウアドレスに基づいて、前記並行MAPユニットがMAP計算後に出力した各ロウデータに対してロウ間交差を行って、交差後の各ロウデータを先験情報として前記書込みアドレスに従って前記CBマトリックスユニットに書き込むように構成される転換入力ユニットと、を含むTurbo符号並行インターリーバが提供される。このとき、前記交差ユニットは、下式に従って、それぞれ正方向と逆方向から基本インターリーブアドレスΠiを再帰する基本インターリーブアドレス再帰ブロックと、前記基本インターリーブアドレス再帰ブロックにより再帰して得た基本インターリーブアドレスΠiのLに対する剰余計算を行って、カラムアドレスcol_addriを得る剰余計算ブロックと、前記基本インターリーブアドレス再帰ブロックにより再帰して得た前記基本インターリーブアドレスΠiのLに対する商を求め、第1番目のロウのロウアドレスrow_addr0,i,0≦i≦L-1を得る商計算ブロックと、下式に従ってそれぞれ、正方向と逆方向から隣接する2つのロウ間のロウアドレス増量Δiを再帰する隣接ロウアドレス計算ブロックと、下式に従って全てのロウのロウアドレスrow_addrr,iを計算するロウアドレス生成ブロックと、を含み、前記基本インターリーブアドレス再帰ブロック又は前記隣接ロウアドレス計算ブロックの正方向からの再帰において、i≧Lであると、i=imodLであり、前記基本インターリーブアドレス再帰ブロック又は前記隣接ロウアドレス計算ブロックの逆方向からの再帰において、i<0であると、i=Liであって、f1、f2はインターリーブパラメーターであり、stuはコードブロック内の正方向からの再帰の初始位置であり、且つ0≦stu≦K-1であり、stdはコードブロック内の逆方向からの再帰の初始位置であり、且つ0≦std≦K-1であり、Lは前記CBマトリックスユニットにおけるマトリックスのカラム数であり、wは基本インターリーブアドレスを再帰するウィンドウ長さであり、Rは前記CBマトリックスユニットにおけるマトリックスのロウ数であり、Kは前記CBマトリックスユニットにおけるコードブロック長さである。このとき、隣接ロウアドレス計算ブロックは、式に従って、正方向からの再帰の初始位置と逆方向からの再帰の初始位置のロウアドレス増量ΔstuとΔstdを得る。このとき、前記基本インターリーブアドレス再帰ブロックは、式に従って、正方向からの再帰の初始位置と逆方向からの再帰の初始位置の基本インターリーブアドレスΠstuとΠstdを得る。このとき、当該インターリーバは、前記並行MAPユニットの現在のMAP演算回数のパリティに基づいて、i又は前記基本インターリーブアドレス再帰ブロックが得た前記再帰基本インターリーブアドレスΠiを選択して前記剰余計算ブロックと前記商計算ブロックに出力する第1の二者択一ブロックと、前記並行MAPユニットの現在のMAP演算回数のパリティに基づいて、1又は前記隣接ロウアドレス計算ブロックが得たロウアドレス増量Δiを選択して前記ロウアドレス生成ブロックに出力する第2の二者択一ブロックと、をさらに含む。このとき、前記転換出力ユニットは、前記交差ユニットから入力された前記ロウアドレスに基づいて、読み取ったRRは前記CBマトリックスユニットにおけるマトリックスのロウ数であるロウデータから1パスのデータを選択して出力するR個のR択1ブロックを含む。このとき、前記転換入力ユニットは、前記交差ユニットから入力された遅延後の前記ロウアドレスに基づいて、前記並行MAPユニットから入力されたRRは前記CBマトリックスユニットにおけるマトリックスのロウ数であるロウデータから1ロウデータを選択して出力するR個のR択1ブロックを含む。本発明の別の一態様によると、交差ユニットがデータを並行に読み取るカラムアドレス及び読み取ったデータに対してロウ交差を行う各ロウのロウアドレスを生成し、前記カラムアドレスを読取アドレスとしてコードブロックCBマトリックスユニットに入力し、前記カラムアドレスを遅延させてから書込みアドレスとして前記CBマトリックスユニットに入力し、各ロウの前記ロウアドレスを転換出力ユニットに入力し、各ロウの前記ロウアドレスを遅延させてから転換入力ユニットに入力し、CBマトリックスユニットが前記読取アドレスに従って前記カラムアドレスに対応する各ロウデータを読み取って、読み取った各ロウデータを前記転換出力ユニットに入力し、前記転換出力ユニットが前記交差ユニットから出力される各ロウの前記ロウアドレスに基づいて読み取った各ロウデータに対してロウ間交差を行って、交差後のデータを並行MAPユニットに入力してMAP計算を行い、転換入力ユニットが前記交差ユニットからの遅延された各ロウの前記ロウアドレスを受信し、遅延されたロウアドレスに基づいて前記並行MAPユニットがMAP計算を行って出力した各ロウデータに対してロウ間交差を行い、交差後のデータを先験情報として前記書込みアドレスに従って前記CBマトリックスユニットに書き込むTurbo符号並行インターリーバの並行インターリーブ方法が提供される。このとき、前記交差ユニットが前記カラムアドレス及び各ロウの前記ロウアドレスを生成するステップは、前記交差ユニットが下式に従ってそれぞれ、正方向と逆方向から基本インターリーブアドレスΠiを再帰し、前記交差ユニットは、再帰して得た基本インターリーブアドレスΠiのLに対する剰余計算を行ってカラムアドレスcol_addriを得て、前記交差ユニットが再帰して得た前記基本インターリーブアドレスΠiのLに対する商を計算し、第1番目ロウのロウアドレスrow_addr0,i,0≦i≦L-1を得て、前記交差ユニットが下式に従ってそれぞれ正方向と逆方向から隣接する2つのロウ間のロウアドレス増量Δiを再帰し、前記交差ユニットが下式に従って全てのロウのロウアドレスrow_addrr,iを計算するステップを含み、このとき、前記基本インターリーブアドレス又は前記ロウアドレス増量の正方向からの再帰中に、i≧Lであると、i=imodLであり、前記基本インターリーブアドレス又は前記ロウアドレス増量の逆方向からの再帰中に、i<0であると、i=Liであって、f1、f2はインターリーブパラメーターであり、stuはコードブロック内の正方向からの再帰の初始位置であり、且つ0≦stu≦K-1であり、stdはコードブロック内の逆方向からの再帰の初始位置であり、且つ0≦std≦K-1であり、Lは前記CBマトリックスユニットにおけるマトリックスのカラム数であり、Rは前記CBマトリックスユニットにおけるマトリックスのロウ数であり、Kは前記CBマトリックスユニットにおけるコードブロック長さである。このとき、前記交差ユニットは、前記基本インターリーブアドレスを再帰する際、式に従って正方向からの再帰の初始位置と逆方向からの再帰の初始位置の基本インターリーブアドレスΠstuとΠstdを得る。このとき、前記交差ユニットは、前記ロウアドレス増量を再帰する際、式に従って正方向からの再帰の初始位置と逆方向からの再帰の初始位置のロウアドレス増量ΔstuとΔstdを得る。本発明によると、Turbo符号並行インターリーバの交差ユニットが生成したカラムアドレスに基づいて、1カラムデータを並行に読み取って、交差ユニットが生成した各ロウのロウアドレスに従って読み取ったデータにロウ交差を行うことによって、データのロウ内のインターリーブとロウ間のインターリーブを実現し、また、転換入力ユニットは交差ユニットが生成した遅延後の各ロウのロウアドレスに従って、MAP計算後の各ロウデータにロウ交差を行って、交差後のデータを先験情報としてCBマトリックス中の交差ユニットが生成したカラムアドレスに対応する位置に書込むことによって、並行のデインターリーブを有効に行って、インターリーブとデインターリーブの効率を向上できる。ここで説明する図面は本発明を理解させるために、本発明の一部を構成し、本発明における実施形態と共に本発明を解釈するためのものであり、本発明を不当に限定するのではない。以下、図面を参照しつつ実施形態と結び付けて本発明を詳しく説明する。ここで、互いに衝突しない限り、本願に記載の実施形態及び実施形態に記載の特徴を互いに組み合わせることができる。図1におけるインターリーバとデインターリーバは、相反するプロセスで、即ち、1つの入力シーケンスが前後、インターリーブとデインターリーブを経て最初の順番に回復するが、1つの入力シーケンスが2回のインターリーブを経て同じ効果を得られる。従って、本発明の実施形態において、ハードウェアにてインターリーバとデインターリーバを1つにし、このとき、デインターリーバの計算結果はインターリーバの計算結果より幾つかのクロック周期遅延し、即ち、デコーディングユニット2の遅延である。図2は、本発明の実施形態に係わるTurbo符号の並行インターリーバの構成を示す図であり、図2に示すように、当該Turbo符号インターリーバは主に、交差ユニットinterleave10と、転換出力switchoutユニット20と、転換入力switchinユニット30と、を備える。ここで、図2に示すように、交差ユニット10は、データを並行に読み取ったカラムアドレスと読み取ったデータにロウ交差を行った各ロウのロウアドレスを生成し、当該カラムアドレスを読取アドレスとしてコードブロックcodeblock、以下CBと略称マトリックスユニットに入力し、当該カラムアドレスを遅延させた後書込みアドレスとしてCBマトリックスユニットに入力し、各ロウのロウアドレスを転換出力ユニット20に入力し、各ロウのロウアドレスを遅延させた後転換入力ユニット30に入力するように設けられ、転換出力ユニット20は、CBマトリックスユニットから出力される各ロウのデータここで、CBマトリックスユニットは上記読取アドレスに基づき1カラムのデータを読み取って、読み取ったデータを転換出力ユニット20に出力するを受信し、交差ユニット10により出力される各ロウのロウアドレスに基づき、並行に読み取った各ロウのデータにロウ間の交差を行って、交差後のデータを並行匹配MAPユニットに入力しMax-Log-Map演算MAP演算と略称を行い、転換入力ユニット30は、交差ユニット10からの遅延された各ロウのロウアドレスを受信し、転換入力ユニット30に入力される各ロウのロウアドレスが遅延されたので、転換入力ユニット30が受信した各ロウのロウアドレスは並行MAPユニットの計算遅延と同期するように保持され、転換入力ユニット30は遅延されたロウアドレスに基づいて、並行MAPユニットがMAP計算後に出力した各ロウのデータにロウ間の交差を行って、交差後の各ロウデータを先験情報として上記書込みアドレスに基づきCBマトリックスユニットに書き込む。本発明の実施形態において、デコーディング対象のコードブロックcodeblock,CBのソフトビット情報及びデコーディング中に用いる先験情報をR×Lマトリックスフォーマットで記憶し、ここで、Rはマトリックスのロウ数を、Lはマトリックスのカラム数を表する。並行デコーディングは、マトリックスから同時に1カラムのRロウのデータを読み取って、該R個のデータを一定のマッピング規則に従って並行MAPユニットparallelmapunitsに供給してRパスの並行MAP演算を行うことである。このとき、CBマトリックスユニットは、4つのR×Lマトリックスを含み、それぞれ、コードブロックに対応するシステムビットsbと、チェックビットp0と、チェックビットp1と、先験情報apriと、を記憶する。ここで、マトリックスのロウ数Rはコードブロック長さKに応じて決められ、下式に従ってRを決めることが好ましい。マトリックスのカラム数L=K/Rである。例えば、K=6144で、当該コードブロックCBのビット順がであると、当該シーケンスのR×Lマトリックスにおける配列順は図3に示すとおりである。このとき、チェックビットp0とチェックビットp1は、インターリーブを行う必要がなく、チェックビットp0とp1から1つのみを選択して並行MAPユニットに入力し、現在のMAP演算の回数が奇数であると、チェックビットp0を並行MAPユニットに入力され、現在のMAP演算の回数が偶数であると、チェックビットp1を並行MAPユニットに入力される。そして、システムビットsbと先験情報apiの場合、CBマトリックスユニットは交差ユニット10が生成したカラムアドレスに従って1カラムデータをそれぞれ読み取って転換出力ユニット20に入力した後、転換出力ユニット20は交差ユニット10が生成した各ロウのロウアドレスに従って入力された各ロウデータにロウ交差を行ってから、並行MAPユニットに入力し、並行MAPユニットは入力された各ロウのチェックビット、システムビットsb、先験情報apiに基づいてMAP演算を行って、1カラムの先験情報を得て、当該カラムの先験情報を転換入力ユニット30に入力し、転換入力ユニット30は遅延された各ロウのロウアドレスに従って、入力された各ロウのデータを交差した後、当該カラムデータを上記カラムアドレスに対応するデータとしてCBマトリックスユニットにおける先験情報apiマトリックスの対応位置に書き込む。本発明の実施形態に提供される上記Turbo符号の並行インターリーバによると、Turbo符号の並行インターリーバの交差ユニットが生成したカラムアドレスに従って、1カラムデータを並行に読み取って、読み取ったデータを交差ユニットにより生成された各ロウのロウアドレスに従ってロウ交差を行うことによって、データのロウ内でのインターリーブ及びロウ間でのインターリーブを実現できる。また、転換入力ユニットは交差ユニットが生成した遅延後の各ロウのロウアドレスに従って、MAP計算後の各ロウデータにロウ交差を行って、交差後のデータを先験情報としてCBマトリックスにおける交差ユニットが生成したカラムアドレスに対応する位置に書き込む。本発明の好適な実施形態において、交差ユニット10は図4に示す構成を有することができ、図4に示すように、当該好適な実施形態において、交差ユニット10は、基本インターリーブアドレス再帰ブロック100と、モデル取得ブロック102と、商計算ブロック104と、隣接ロウアドレス計算ブロック106と、ロウアドレス生成ブロック108と、を含むことができる。このとき、基本インターリーブアドレス再帰ブロック100は、式1-2と式1-3に従って、それぞれ、正方向と逆方向から基本インターリーブアドレスΠiを再帰し、正方向からの再帰の範囲はΠstuからΠstuwまで即ち、stu≦i≦stuwであり、逆方向からの再帰はΠstdからΠstd-wまで即ち、std≧i≧std-wであって、ここで、stuはコードブロックにおける正方向からの再帰の初始位置であり、stdはコードブロックにおける逆方向からの再帰の初始位置であり、LはCBmatrixのカラム数であり、wは基本インターリーブアドレスを再帰するウィンドウの長さである。基本インターリーブアドレス再帰ブロックによる正方向からの再帰において、i≧Lであると、i=imodLであり、即ち、正方向からの再帰中に、iを初始位置stuから逓増し始め、逓増中にカラム境界に当面すると、即ち、i=Lであると、iをゼロにリセットして継続して逓増し、即ち、i値が必ず第1のロウの範囲内にマッピングされるようにiの逓増値のLに対するモデルを計算し、基本インターリーブアドレス再帰ブロックの逆方向からの再帰中に、i<0であると、i=Liであり、即ち、逆方向からの再帰中に、iは初始位置stdから逓減し始め、逓減中にカラムの境界に当面すると、即ち、i=0であるとiをLにセットし継続して逓減し、即ち、i値が必ず第1のロウの範囲内にマッピングされるようにiの逓減のLに対するモデルを求めなければならない。ここで、RはCBmatrixにおけるマトリックスのロウ数を表し、LはCBmatrixにおけるマトリックスのカラム数を表し、f1、f2はTurbo符号インターリーバのインターリーブのパラメーターであり、f1、f2はコードブロックの長さKに逐一対応し、具体的に、LTEシステムにおいて、表1に基づいてパラメーターf1、f2を決めることができる。基本インターリーブアドレス再帰ブロック100が、式1-6と式1-2に従って再帰に必要な初期値ΠstuとΠstdを得ることが好ましい。上記式1-2、式1-3、式1-4、式1-5、式1-6において、は常数であり、予め算出することができ、モデル取得演算は比較及び減法によって行うことができ、また、毎回のモデル取得演算後の結果がいずれもK未満であるので、インターリーブアドレスの再帰を比較と加法、減法演算に完全に簡略化することができる。モデル取得計算ブロック102は、基本インターリーブアドレス再帰ブロック100が再帰されて得た基本インターリーブアドレスΠiのLに対するモデル取得を計算し、カラムアドレスcol_addriを得る。商計算ブロック104は、基本インターリーブアドレス再帰ブロック100が再帰して得た基本インターリーブアドレスΠiのLに対する商を求め、第1ロウのロウアドレスrow_addr0,i,0≦i≦L-1を得る。隣接ロウアドレス計算ブロック106は、式1-7と式1-8に従って、それぞれ、正方向と逆方向から隣接する2つのロウの間のロウアドレス増量Δiを再帰し、正方向からの再帰の範囲はΔstuからΔstuwまで再帰し、即ち、stu≦i≦stuwであり、逆方向からの再帰はΔstdからΔstd-wまで再帰し、即ち、std≧i≧std-wであって、ここで、stuはコードブロックにおける正方向からの再帰の初始位置であり、stdはコードブロックにおける逆方向からの再帰の初始位置であり、LはCBmatrixのカラム数である。隣接ロウアドレス計算ブロック106が、式1-7と式1-5に従って再帰に必要な初期値ΔstuとΔstdを予め得ることが好ましい。隣接ロウアドレス計算ブロックの正方向からの再帰において、i≧Lであると、i=imodLであり、隣接ロウアドレス計算ブロックの逆方向からの再帰において、i<0であると、i=Liである。ここで、式1-7、式1-8、式1-9におけるΔiはCBマトリックスユニットにおけるマトリックス内部の第iカラムのインターリーブ又は非インターリーブアドレスに対応する隣接する2つのロウ間のロウアドレス増量を示す。式1-9において、f2は偶数であり、Lは4の倍数であり、且つRは15以下の2の冪乗であるので、f2Lをと簡略化し、また、Rは15以下の2の冪乗であるので、式1-7、式1-8、式1-9、式1-10の剰余計算を打切り演算に簡略化することができる。上述のように、上記各式を比較演算、加法減法演算、シフト演算及び打切り演算、又は簡単な乗法演算に簡略化し、ハードウェアによる実現において簡単にレジスタを挿入する形態で肝心な経路を簡略化し、回路の性能を向上し、ライン処理方式を結合してインターリーブアドレスの再帰計算がクロックリズム毎に1つの結果を出力するように保証できる。ロウアドレス生成ブロック108は、式1-10に従って全てのロウのロウアドレスrow_addrr,iを計算するように設けられる。ここで、式1-10における乗法は、4×4の乗算器であるので、ハードウェアで簡単に実現することを保証できる。図5は、本発明の実施形態に係わる交差ユニット10の他の実施形態の構成を示す図であり、図5に示すように、当該実施形態による交差ユニット10は、図4に示す交差ユニット10に比べ、第1の二者択一ブロック101と、第2の二者択一ブロック103の2つの二者択一ブロックが追加された。その中、第1の二者択一ブロック101は、現在のMAP演算のカウンタMAP_cnt値に基づいて、そのパリティを判定し、MAP_cntが偶数であると、現在のMAP演算はインターリーブする必要がなく、そのため、第1の二者択一ブロック101は直接iを選択して剰余計算ブロック102と商計算ブロック104に出力し、第2の二者択一ブロック103は直接1を隣接するロウのロウアドレス増量としてロウアドレス生成ブロック108に出力する。MAP_cntが奇数であると、現在のMAP演算はインターリーブする必要があるため、第1の二者択一ブロック101は基本インターリーブアドレス再帰ブロック100が得た基本インターリーブアドレスΠiを剰余計算ブロック102と商計算ブロック104に出力し、第2の二者択一ブロック103は隣接ロウアドレス計算ブロック106の出力を隣接するロウのロウアドレス増量としてロウアドレス生成ブロック108に出力する。ここで、上記2つの二者択一ブロックにより処理されるインターリーブと非インターリーブのパラメーターの二者択一処理プロセスは、CBmatrixユニット中の4つのマトリックスにおけるシステムビットsbと先験情報apriを記憶するための2つのマトリックスのみに対するものであり、p0のマトリックスにおける記憶順即ち、入力順自体はインターリーブされていないものであり、p1のマトリックスにおける記憶順即ち、入力順自体はインターリーブされたものであって、MAP_cntが偶数である時に選択されるのはp0であり、MAP_cntが奇数である時に選択されるのはp1であるので、その他の2つのチェック情報p0とp1を記憶するためのマトリックスは、インターリーブする必要がないものである。従って、p0とp1を記憶する2つのマトリックスの場合、CBマトリックスから1つを選択して読み出した後、並行MAPユニットに入力し、CBマトリックスからp0、p1を読み出しに用いられる読取アドレスは上記カラムアドレスを用いて読み取る必要がなく、非インターリーブアドレス即ち、図5におけるi値に従って読み取る。転換出力ユニット20は、R×Rの交差アレイであり、即ち、Rパスの入力とRパスの出力を含み、転換出力ユニット20はR個のR択1ブロックR択1回路であることが好ましいから構成され、各R択1ブロックの出力は、いずれも、対応する交差ユニット10からのロウアドレスに基づいてRパスの入力から1つを選択したものである。同様に、転換入力ユニット30も、R×Rの交差アレイであり、Rパスの入力とRパスの出力と、R個のR択1回路とを含む。転換入力ユニット30に入力されるロウアドレスは、交差ユニット10から出力されたロウアドレスを一定に遅延させた結果であり、MAP演算の遅延との同期を実現するために遅延させている。ここで、R択1回路はR択R/2、R/2択R/4、...,R/2n択1のツリー構成であることで、処理の遅延を減少でき、例えば、16パスの入出力の場合、16択8、8択4、4択2、2択1のツリー構成を用いることができる。図6は、本発明の実施形態に係わるTurbo符号の並行インターリーバの並行インターリーブ方法を示すフローチャートであり、当該方法を上記のTurbo符号のインターリーバによって実現でき、具体的な実施中において、上記の並行インターリーブを行うことができる。図6に示すように、当該方法は以下のステップを含む。交差ユニット10は、並行に読み取るデータのカラムアドレスと、読み取ったデータに対してロウ交差を行った各ロウのロウアドレスを生成し、前記カラムアドレスを読取アドレスとしてCBマトリックスユニットに入力し、当該カラムアドレスを遅延させてから書込みアドレスとしてCBマトリックスユニットに入力し、各ロウのロウアドレスを転換出力ユニット20に入力し、各ロウのロウアドレスを遅延させてから転換入力ユニット30に入力するステップS602。例えば、交差ユニット10は、以下のステップに従って各ロウのロウアドレスを生成することができる。交差ユニット10は、下式に従ってそれぞれ、正方向と逆方向から基本インターリーブアドレスΠiを再帰するステップ1。このとき、正方向からの再帰中において、i≧Lであると、i=imodLである。このとき、逆方向からの再帰中において、i<0であると、i=Liである。ここで、f1、f2はインターリーブパラメーターであり、stuはコードブロック内の正方向からの再帰の初始位置であり、且つ0≦sつ≦K-1であり、stdはコードブロック内の逆方向からの再帰の初始位置であり、且つ0≦std≦K-1であり、wは基本インターリーブアドレスを再帰するウィンドウ長さであり、LはCBマトリックスユニットにおけるマトリックスのカラム数であり、RはCBマトリックスユニットにおけるマトリックスのロウ数であり、KはCBマトリックスユニットにおけるコードブロック長さである。交差ユニット10が、基本インターリーブアドレスを再帰する際、下式に従って正方向からの再帰の初始位置と逆方向からの再帰の初始位置の基本インターリーブアドレスΠstuとΠstdを得ることが好ましい。交差ユニット10は、再帰して得た基本インターリーブアドレスΠiのLに対する剰余計算を行って、カラムアドレスcol_addriを得るステップ2。交差ユニット10は、再帰して得た基本インターリーブアドレスΠiのLに対する商を計算し、第1番目のロウのロウアドレスrow_addr0,i,0≦i≦L-1を得るステップ3。交差ユニット10は、下式に従ってそれぞれ、正方向と逆方向から隣接する2つのロウ間のロウアドレス増量Δiを再帰するステップ4。交差ユニット10が、前記ロウアドレス増量を再帰する際、下式に従って正方向からの再帰の初始位置と逆方向からの再帰の初始位置のロウアドレス増量ΔstuとΔstdを確定することが好ましい。交差ユニットは、下式に従って全てのロウのロウアドレスrow_addrr,iを計算するステップ5。CBマトリックスユニットは、上記読取アドレスに従って、上記カラムアドレスに対応する各ロウデータを読み取って、読み取った各ロウデータを転換出力ユニット20に入力し、転換出力ユニット20は交差ユニット10から入力された各ロウのロウアドレスに基づいて、読み取った各ロウデータに対してロウ間の交差を行って、交差後のデータを並行MAPユニットに入力してMAP計算を行うステップS604。転換出力ユニット30は、交差ユニット10からの遅延後の各ロウのロウアドレスを受信し、遅延されたロウアドレスに基づいて、並行MAPユニットによりMAP計算後に出力される各ロウデータにロウ間の交差を行って、交差後のデータを先験情報として上記書込みアドレスに従ってCBマトリックスユニットに書き込むステップS606。本発明の実施形態により提供される上記Turbo符号のインターリーバの並行インターリーブ方法によると、Turbo符号並行インターリーバの交差ユニットが生成したカラムアドレスに基づいて、1カラムのデータを並行に読み取り、読み取ったデータを交差ユニットが生成した各ロウのロウアドレスに従ってロウ交差を行うことで、データのロウ内のインターリーブとロウ間のインターリーブを実現し、また、転換入力ユニットは交差ユニットが生成した遅延後の各ロウのロウアドレスに従って、MAP計算を経た各ロウデータに対してロウ交差を行って、交差後のデータを先験情報としてCBマトリックス中の交差ユニットが生成したカラムアドレスに対応する位置に書込むことで、並行デインターリーブを有効に行って、インターリーブとデインターリーブの効率を向上することができる。実際の応用において、上記各Turbo符号インターリーバを用いて本発明の実施形態により提供される上記Turbo符号インターリーバの並行インターリーブ方法を実現することができ、上記Turbo符号インターリーバの実施形態に対応する技術効果を生じることができ、具体的な説明は省略する。上述のように、本発明によると、1.Turbo並行デコーディングをサポートし、デコーディング速度を向上できることと、2.ロウカラムアドレスを計算インターリーブするプロセスがいずれも再帰の方式を利用するので、如何なるバッファ及びテーブル調査操作を行う必要がなく、ハードウェアリソースを節約できることと、3.ロウカラムアドレスをインターリーブする再帰に係わる複雑な乗法と剰余演算をいずれも簡単な加法と比較演算に簡略化し、肝心な経路を簡略化し、ハードウェア性能を向上させることと、4.組立てライン処理の方式を結合して、インターリーブアドレスロウアドレスとカラムアドレスの計算が1リズムに1結果を出力でき、デコーダのデータストリームのラインレートを保証できることを実現できる。当業者にとって、上記の本発明の各ブロック又は各ステップが、共通の計算装置によって実現することができ、独立の計算装置に集中させることができ、複数の計算装置から構成されるネットワークに分布させることもでき、さらに計算装置が実行可能なプログラムのコードによって実現することもできるので、それらを記憶装置に記憶させて計算装置によって実行することができ、又はある場合、上記に記載の順と異なる順で示したステップや述べたステップを実行でき、夫々集積回路ブロックに製作し、又はそれらにおける複数のブロック又はステップを単独の集積回路ブロックに製作して実現することができることは明らかなことである。このように、本発明は如何なる特定のハードウェアとソフトウェアの結合にも限定されない。以上は、本発明の好適な実施形態に過ぎず、本発明を限定するものではない。当業者であれば本発明に様々な修正や変形が可能である。本発明の精神や原則内での如何なる修正、置換、改良などは本発明の保護範囲内に含まれる。"