被安定電圧が入力される入力端子と、安定化された電圧が出力される出力端子と、前記入力端子および前記出力端子と電位差を有する一定電圧に設定される共通端子と、正入力端子および負入力端子を有する差動増幅器と、前記差動増幅器の出力に基づいて前記入力端子から前記出力端子に流れる電流を制御する電流制御素子と、前記出力端子と前記共通端子との間の電位差を分圧し、前記差動増幅器の正入力端子に帰還させる分圧回路と、前記出力端子から電力を供給されるが前記出力端子の電圧に依存せず、前記共通端子の電圧を基準とする当該集積回路のトランジスタの閾値電圧に比例した電圧を前記差動増幅器の負入力端子に出力する閾値参照電圧源とを備えたことを特徴とする電圧レギュレータ回路。請求項1に記載の電圧レギュレータ回路において、前記分圧回路と前記共通端子との間に、前記出力端子の電圧が閾値より小さいならば開き、閾値より大きいならば閉じるスイッチを備えたことを特徴とする電圧レギュレータ回路。しかし、基板電圧を制御する方法は、制御に基づいた補償法であるため幅広い条件変化には対応できるが、バラツキの観測から基板電圧の制御に至る複雑な制御を外部から必要とする課題がある。また、NMOSとPMOSの閾値電圧差に着目した補償方法では、インバータの反転閾値は補償できるが、動作速度の変化については補償ができない課題がある。本発明は、上記の課題に対応し、複雑な制御を必要とせず、集積回路のトランジスタの閾値電圧バラツキに応じて所望の動作速度に適した電源電圧を提供することができる電圧レギュレータ回路を提供することを目的とする。本発明の電圧レギュレータ回路は、被安定電圧が入力される入力端子と、安定化された電圧が出力される出力端子と、入力端子および出力端子と電位差を有する一定電圧に設定される共通端子と、正入力端子および負入力端子を有する差動増幅器と、差動増幅器の出力に基づいて入力端子から出力端子に流れる電流を制御する電流制御素子と、出力端子と共通端子との間の電位差を分圧し、差動増幅器の正入力端子に帰還させる分圧回路と、出力端子から電力を供給されるが出力端子の電圧に依存せず、共通端子の電圧を基準とする当該集積回路のトランジスタの閾値電圧に比例した電圧を差動増幅器の負入力端子に出力する閾値参照電圧源とを備える。また、分圧回路と共通端子との間に、出力端子の電圧が閾値より小さいならば開き、閾値より大きいならば閉じるスイッチを備えてもよい。本発明の電圧レギュレータ回路は、出力端子を電源とする電源電圧非依存の閾値参照電圧源を備え、この閾値参照電圧源出力を制御する差動増幅器に帰還させる経路を設ける。これにより、外部からの制御を必要とせずに出力電圧が閾値電圧のバラツキに合わせて定まるため、複雑な回路を設けることによる面積の増大を避けつつ動作速度の補償が可能となる。さらに、電源電圧の変動が大きな環境においては、閾値参照電圧に本電圧レギュレータおよび閾値参照電圧源による変動抑圧効果が重畳されるため、より効果が得られる。また、リングオシレータをはじめとする、閾値電圧がクリティカルになる回路においてはさらに大きな効果を発揮する。図1は、本発明の実施例1における電圧レギュレータ回路の構成例を示す。図1において、実施例1の電圧レギュレータは、被安定電圧が入力される入力端子1と、安定化された電圧が出力される出力端子2と、入力端子1および出力端子2と電位差を有する一定電圧に設定される共通端子3と、正入力端子および負入力端子を有する差動増幅器4と、差動増幅器4の出力に基づいて入力端子1から出力端子2に流れる電流を制御する電流制御素子5と、出力端子2と共通端子3との間の電位差を分圧し、差動増幅器4の正入力端子に帰還させる分圧回路6と、出力端子2から電力を供給されるが出力端子2の電圧に依存せず、共通端子3の電圧を基準とする当該集積回路のトランジスタの閾値電圧に比例した電圧を差動増幅器4の負入力端子に出力する閾値参照電圧源7とにより構成される。次に、動作について説明する。入力端子1には安定化されていない電圧が供給され、電流制御素子5を介して出力端子2に流入する電流が制御される。一方、出力端子2と共通端子3の電圧は分圧回路6によって分割され、差動増幅器4の正入力端子に帰還される。また、閾値参照電圧源7は出力端子2を電源として、その電圧に依存しない動作をする。閾値参照電圧源7の出力は差動増幅器4の負入力端子に接続される。この構成により、出力端子2の電圧が変化しても、その変化を打ち消す方向に帰還が働くため、出力端子2の電圧が安定化される。また、差動増幅器4はその正負入力端子の電位差が0になるように動作するため、例えば閾値参照電圧源7から出力される閾値電圧が高くなる方向にバラついたプロセスにおいては、出力端子2の電圧は閾値参照電圧源7の増加した閾値電圧に従い、高い電圧を出力する。逆に、閾値電圧が低くなる方向にバラついたプロセスでは出力端子2の電圧は低くなる。なお、分圧回路6の出力は出力端子2の電圧に対して比例の関係にあるが、閾値参照電圧源7の出力が分圧回路6の出力と同程度に出力端子2に依存している場合は、正帰還がかかってしまい、発振を起こす。または系の安定性が損なわれる。よって、閾値参照電圧源7の出力は、電源としている出力端子2の電圧に対して依存性が低い構成である必要がある。図2は、PMOSトランジスタを用いた閾値参照電圧源7の構成例を示す。図2において、11は電流源、12はPMOSトランジスタ、13は差動増幅器、14は出力端子である。本構成例の差動増幅器13は、ドレインを接地された2つのPMOSトランジスタ12の閾値電圧差が出力端子14に出力されるように動作する。ここで、PMOSトランジスタ12の閾値電圧差は、閾値電圧が高いプロセスの場合は大きくなり、逆に低いプロセスの場合は小さくなる。すなわち、閾値電圧に正の相関がある出力を得ることができる。また、閾値参照電圧源7はNMOSトランジスタ15を用いて構成することも可能である。その構成例を図3に示すが、動作原理は図2のPMOSトランジスタ12を用いた閾値参照電圧源7と同様である。このように、実施例1によれば、集積回路のトランジスタの閾値電圧のバラツキ方向に応じた出力が得られる電圧レギュレータ回路を構成することができる。これにより、閾値電圧が高くなっても速度が劣化せず、かつ閾値電圧が低くなっても無駄な消費電力を発生させない電源電圧を、外部からの調整なしに出力端子2に接続される従属回路に提供することができる。図4は、本発明の実施例2における電圧レギュレータ回路の構成例を示す。図4において、実施例2の電圧レギュレータ回路は、図1に示す実施例1の電圧レギュレータ回路の構成に加えて、分圧回路6と共通端子3の間に、出力端子2の電圧によって開閉されるスイッチ8が挿入される。このスイッチ8は一定の閾値を持ち、出力端子2の電圧が当該閾値より大きいならばスイッチ8を閉じて電流を流し、逆に小さいならばスイッチ8が開いて電流が流れない。この仕組みを利用することで、電圧レギュレータ回路の出力が接地電位から立ち上がる際にはスイッチ8が開き、分圧回路6に電流が流れない。すなわち、電流を分圧回路6に流さないことで、立ち上がりのタイミングにおいて閾値参照電圧源7にすべての電流を流すことができる。これにより、閾値参照電圧源7が安定動作点に達するまでの時間を削減することができる。なお、閾値参照電圧源7は安定動作点に達するまでは電源電圧に依存しやすいため、システムに正帰還がかかってしまう可能性があるが、この構成を採用することによって安定動作点到達を高速化すれば、立ち上がりにおける不安定性を排除することができる。