起動時に最下位のアドレスから上位のアドレスに向かう順番でブートコードを読み取る2つのCPUが、両者のブートコードを記憶する記憶手段を共通して利用する場合に、一方のCPUの指定する最下位のアドレスを所定のアドレスに変換して、当該一方のCPUに、対応するブートコードを読み取らせる情報処理装置において、前記記憶手段は、第一のCPUのための第一のブートコードを、最下位のアドレスから上位のアドレスに向かう順番で記憶するとともに、第二のCPUのための第二のブートコードを、最上位のアドレスから下位のアドレスに向かう順番で記憶し、前記第一のCPUから前記第二のCPUに切り替える際に、当該第二のCPUが指定する最下位のアドレスを前記最上位のアドレスに変換するとともに、前記ブートコードを読み取る順番を上位のアドレスに向かう順番から下位のアドレスに向かう順番に変換するアドレス変換手段を備えることを特徴とする情報処理装置。前記アドレス変換手段は、前記第二のCPUが指定するアドレスに対して反転処理を施すことにより、当該第二のCPUが指定する最下位のアドレスを最上位のアドレスに変換するとともに、前記第二のブートコードを読み取る順番を前記上位のアドレスに向かう順番から下位のアドレスに向かう順番に変換する請求項1に記載の情報処理装置。前記第一のCPU、前記第二のCPUのいずれか一方のCPUが、通常の電力で動作するCPUとし、他方のCPUが、前記通常の電力よりも低い電力で動作するCPUとする請求項1又は2に記載の情報処理装置。請求項1-3のいずれか一項に記載の情報処理装置を備えた画像形成装置。起動時に最下位のアドレスから上位のアドレスに向かう順番でブートコードを読み取る2つのCPUが、両者のブートコードを記憶する記憶手段を共通して利用する場合に、一方のCPUの指定する最下位のアドレスを所定のアドレスに変換して、当該一方のCPUに、対応するブートコードを読み取らせる情報処理装置の情報処理方法において、前記記憶手段に、第一のCPUのための第一のブートコードを、最下位のアドレスから上位のアドレスに向かう順番で記憶させるとともに、第二のCPUのための第二のブートコードを、最上位のアドレスから下位のアドレスに向かう順番で記憶させるステップと、前記第一のCPUから前記第二のCPUに切り替える際に、当該第二のCPUが指定する最下位のアドレスを前記最上位のアドレスに変換するとともに、前記ブートコードを読み取る順番を上位のアドレスに向かう順番から下位のアドレスに向かう順番に変換するアドレス変換ステップとを備えることを特徴とする情報処理方法。請求項5に記載の情報処理方法をコンピュータに実行させるためのプログラム。請求項6に記載のプログラムを記憶したコンピュータに読み取り可能な記憶媒体。ところで、前記2つのCPUが、所定のメモリを共通して利用する場合、当該メモリに、前記2つのCPUに対応するブートコードを予め記憶させておく。又、前記CPUは、通常、起動時において特定のアドレス例えば、最下位のアドレスから上位のアドレスに向かう順番でブートコードを読み取るよう予め設計されている。そのため、前記2つのCPUが一つのメモリを共通して利用する場合、従来技術では、第一のCPUから第二のCPUに切り替える際に、当該第二のCPUが指定する最下位のアドレスを、当該第二のCPUに対応するブートコードが記憶されたアドレスに変換して、当該第二のCPUに当該ブートコードを適切に読み取らせる構成を採用していた。図7は、従来技術において2つのCPUで共通のメモリのメモリ領域にブートコードを記憶させた場合を説明する図である。尚、前記メモリ領域のメモリ容量は、1024MBバイトであり、当該メモリ領域は、128B単位で区分されている場合を想定する。例えば、従来技術のメモリのメモリ領域700では、図7に示すように、最下位のアドレス16進数表示で0x000とするを含むメモリ領域、例えば、アドレスが16進数表示で0x000-0x080であるメモリ領域701に、前記第一のCPU701aに対応する第一のブートコード701bが最下位のアドレス0x000から上位のアドレスに向かう順番で記憶される。又、最上位のアドレス例えば、16進数表示で0x400とするを含むメモリ領域、例えば、アドレスが16進数表示で0x380-0x400のメモリ領域702に、前記第二のCPU702aに対応する第二のブートコード702bが所定のアドレス0x380から上位のアドレスに向かう順番で記憶される。そして、前記第一のCPU701aが起動する際には、上述した設定により、前記最下位のアドレス0x000から上位のアドレスに向かう順番でブートコードを読み取るため、当該第一のCPU701aは前記第一のブートコード701aを適切に読み取る。一方、前記第二のCPU702aが起動する際には、当該第二のCPU702aが指定するアドレスに対して、前記第二のブートコード702bが記憶されたメモリ領域の所定のアドレス0x380に対応するオフセット値0x380を加える。これにより、前記第二のCPU702aが、上述した設定により、最下位のアドレス0x000から上位のアドレスに向かう順番で所定のメモリ領域701を指定しているにも関わらず、所定のアドレス0x380から上位のアドレスに向かう順番で所定のメモリ領域702を指定することになる。その結果、前記第二のCPU702aは前記第二のブートコード702bを適切に読み取ることが可能となるのである。ここで、前記第二のブートコード702bのデータ量は、通常、所定のデータ量に限られており、更に、前記ブートコードを読み取る順番は所定のアドレスから上位のアドレスに向かう順番である。そのため、前記第二のブートコード702bを、前記所定のアドレス0x380から上位のアドレスに向かう順番で前記メモリ領域702に記憶させたとしても、図7に示すように、当該メモリ領域702の最上位のアドレス0x400近傍には、何も記憶されないメモリ領域703が生じる。このメモリ領域703は、前記2つのCPU701a、702aが共通して利用することが出来るメモリ領域であるとともに、前記第二のブートコード702aが改良された際に、当該第二のブートコード702aのデータ量が変動することがあるので、その変動に対応するためのメモリ領域でもある。そして、この何も記憶されていないメモリ領域703と、前記第一のブートコード701bと前記第二のブートコード702bとの間の何も記憶されていないメモリ領域704とが、前記2つのCPU701a、702aが共通して利用可能な共通メモリ領域となる。このように、前記共通メモリ領域が、前記メモリ領域内で2つ存在する場合、つまり、前記第二のブートコード702bを介して分断して存在する場合、前記2つのCPU701a、702aが当該共通メモリ領域に対してデータの読み取りや書き込みをすると、アドレスが飛んでいるので、当該読み取り又は書き込みが失敗する可能性がある。又、前記最上位のアドレスを含む共通メモリ領域703は、前記2つのCPU701a、702aに利用され難く、当該共通メモリ領域を全体として効率よく利用することが出来ないという問題がある。前記特許文献1に記載の技術では、前記共通メモリ領域を有効利用する方法についての開示が無い。そこで、本発明は、前記問題を解決するためになされたものであり、2つのCPUが共通して利用するメモリのメモリ領域を分断すること無く有効利用することが可能な情報処理装置及び情報処理方法を提供することを目的とする。上述した課題を解決し、目的を達成するために、本発明に係る情報処理装置は、起動時に最下位のアドレスから上位のアドレスに向かう順番でブートコードを読み取る2つのCPUが、両者のブートコードを記憶する記憶手段を共通して利用する場合に、一方のCPUの指定する最下位のアドレスを所定のアドレスに変換して、当該一方のCPUに、対応するブートコードを読み取らせる情報処理装置を前提とし、以下の構成を採用する。即ち、前記記憶手段は、第一のCPUのための第一のブートコードを、最下位のアドレスから上位のアドレスに向かう順番で記憶するとともに、第二のCPUのための第二のブートコードを、最上位のアドレスから下位のアドレスに向かう順番で記憶する。又、前記情報処理装置は、前記第一のCPUから前記第二のCPUに切り替える際に、当該第二のCPUが指定する最下位のアドレスを前記最上位のアドレスに変換するとともに、前記ブートコードを読み取る順番を上位のアドレスに向かう順番から下位のアドレスに向かう順番に変換するアドレス変換手段を備える。これにより、前記2つのCPUに対応するブートコードを前記記憶手段の最下位のアドレス及び最上位のアドレスからそれぞれ詰めて記憶させることが可能となるとともに、前記第二のCPUに前記第二のブートコードを適切に読み取らせることが可能となる。そのため、前記2つのCPUが共通して利用する共通メモリ領域を分断することなく一体として前記記憶手段に設けることが可能となる。又、前記2つのCPUが前記共通メモリ領域を利用する場合に、当該共通メモリ領域に対するデータ読み取り又は書き込みの失敗を回避するとともに、当該共通メモリ領域を効率よく利用することが可能となる。又、前記アドレス変換手段は、前記第二のCPUが指定するアドレスに対して反転処理を施すことにより、当該第二のCPUが指定する最下位のアドレスを最上位のアドレスに変換するとともに、前記第二のブートコードを読み取る順番を前記上位のアドレスに向かう順番から下位のアドレスに向かう順番に変換するよう構成することが出来る。又、前記第一のCPU、前記第二のCPUのいずれか一方のCPUが、通常の電力で動作するCPUとし、他方のCPUが、前記通常の電力よりも低い電力で動作するCPUとするよう構成することが出来る。又、前記情報処理装置は、画像形成装置に適用することが出来る。尚、本発明は、起動時に最下位のアドレスから上位のアドレスに向かう順番でブートコードを読み取る2つのCPUが、両者のブートコードを記憶する記憶手段を共通して利用する場合に、一方のCPUの指定する最下位のアドレスを所定のアドレスに変換して、当該一方のCPUに、対応するブートコードを読み取らせる情報処理装置の情報処理方法として提供することが出来る。即ち、前記情報処理方法は、前記記憶手段に、第一のCPUのための第一のブートコードを、最下位のアドレスから上位のアドレスに向かう順番で記憶させるとともに、第二のCPUのための第二のブートコードを、最上位のアドレスから下位のアドレスに向かう順番で記憶させるステップを備える。又、前記情報処理方法は、前記第一のCPUから前記第二のCPUに切り替える際に、当該第二のCPUが指定する最下位のアドレスを前記最上位のアドレスに変換するとともに、前記ブートコードを読み取る順番を上位のアドレスに向かう順番から下位のアドレスに向かう順番に変換するアドレス変換ステップを備える。当該構成としても、上述と同様の効果を得ることが可能となる。又、本発明は、電気通信回線などを介して個別に流通する、コンピュータに実行させるためのプログラムとして提供することができる。この場合、中央演算処理装置CPUが、本発明のプログラムに従ってCPU以外の各回路と協働して制御動作を実現する。又、前記プログラム及びCPUを用いて実現される各手段は、専用のハードウェアを用いて構成することもできる。又、当該プログラムは、CD-ROMなどのコンピュータ読み取り可能な記録媒体に記録された状態で流通させることも可能である。本発明の情報処理装置及び情報処理方法によれば、2つのCPUが共通して利用するメモリのメモリ領域を分断すること無く有効利用することが可能となる。以下に、添付図面を参照して、本発明の情報処理装置を備えた画像形成装置の実施形態について説明し、本発明の理解に供する。尚、以下の実施形態は、本発明を具体化した一例であって、本発明の技術的範囲を限定する性格のものではない。また、フローチャートにおける数字の前に付されたアルファベットSはステップを意味する。<画像形成装置及び情報処理装置>以下に、本発明に係る情報処理装置を備えた画像形成装置について説明する。図1は、本発明に係る情報処理装置を備えた画像形成装置の概略模式図である。ただし、本発明に直接には関係しない各部の詳細は省略している。尚、本発明の画像形成装置は、例えば、プリンタやスキャナ単体、或いはプリンタ、コピー、複写機、ファックス等を備えた複合機等が該当し、コピーサービス、スキャナサービス、ファクシミリサービス、プリンタサービス等を備えた画像形成装置として機能する。以下に、例えばコピーサービスを利用する場合の複合機100MFP:MultiFunctionPeripheralの動作を簡単に説明する。ユーザが複合機100を使用してコピー機能を実行する場合、原稿を複合機100の上面に備えられている原稿台に載置する。続いて、ユーザが、前記複合機100に備えられた操作部101タッチパネルを含むに触れると、当該複合機100が、省電力状態から画像形成可能状態へ移行する。この際に、前記複合機100に備えられた情報処理装置情報処理部100aが、省電力状態で起動する一方のCPUから画像形成可能状態で起動する他方のCPUに切り替える。切り替えられた他方のCPUは、所定のメモリから自身のブートコードを読み取り、前記複合機100を画像形成可能状態に移行することになる。又、上述とは逆の場合、例えば、前記複合機100が、画像形成可能状態から省電力状態へ移行する場合には、前記情報処理部100aが、前記他方のCPUから前記一方のCPUに切り替え、当該一方のCPUが、前記メモリから自身のブートコードを読み取ることになる後述する。さて、前記複合機100が画像形成可能状態に移行すると、前記操作部101が、ユーザからコピー機能に関連する設定条件を入力可能な状態となる。そこで、ユーザは、所定の設定条件を前記操作部101から入力し、当該操作部101に設けられたスタートキーを押下して、前記複合機100が印刷処理を開始する。複合機100が印刷処理を開始すると、画像読取部102において、光源103から照射された光が、前記原稿台に置かれた原稿によって反射される。反射された光は、ミラー104、105、106によって撮像素子107に導かれる。導かれた光は前記撮像素子107により光電変換されて、前記原稿に対応する画像データが生成される。さて、前記画像データをトナー像に変換する部分が画像形成部108である。前記画像形成部108には感光体ドラム109が備えられている。前記感光体ドラム109は、一定速度で所定の方向に回転し、その周囲には、感光体ドラム109の回転方向の上流側から順に、帯電器110、露光ユニット111、現像器112、転写器113、クリーニングユニット114などが感光体ドラム109に作用するように配置されている。前記帯電器110は、前記感光体ドラム109の表面を一様に帯電させる。前記露光ユニット111は、帯電された前記感光体ドラム109の表面に、前記画像データに基づいてレーザーを照射し、静電潜像を形成する。前記現像器112は、形成された静電潜像を、トナーを用いてトナー像に変換する。形成されたトナー像は、前記転写器113により、記録媒体例えば、シートに転写される。前記クリーニングユニット114は、前記感光体ドラム109の表面に残された余分なトナーを取り除く。これらの一連のプロセスは、前記感光体ドラム109が回転することにより実行される。前記シートは、前記複合機100に備えられた複数の給紙カセット115から搬送される。搬送される時は、前記シートはピックアップローラ116により何れか1つの前記給紙カセット115から搬送路へ引き出される。前記各給紙カセット115には、それぞれ異なる紙種のシートが収容されており、前記画像形成に関する設定に基づいてシートが給紙される。搬送路に引き出された前記シートは、搬送ローラ対117やレジストローラ対118により感光体ドラム109と転写器113の間に送り込まれる。送り込まれると、前記シートは前記転写器113により前記トナー像が転写され、定着装置120に搬送される。また、搬送ローラ対117に搬送されるシートは、複合機100の側面に備えられた手差しトレイ119から搬送される場合もある。前記トナー像が転写されたシートが前記定着装置120に備えられた加熱ローラ121と加圧ローラ122の間を通過すると、前記トナー像に熱と圧力が印加されて、トナー像可視像がシートに定着される。前記加熱ローラ121の熱量は、当該加熱ローラ121の回転軸の外周に設けられ、当該加熱ローラ121を加熱する定着ヒータ124を介し、紙種に応じて最適に設定され、前記定着が適切に行われる。前記可視像がシートに定着されて画像形成が終了し、当該シートは印刷物として複合機100の側壁に設けられた排紙トレイ123に積載され、収容される。前記手順により、複合機100はコピー機能をユーザに提供する。又、複合機100が他の機能を提供する場合は、前記画像読取部102と前記画像形成部108とが駆動して提供する。次に、図2を用いて、複合機100及び情報処理部100aの制御系ハードウェアの構成を説明する。図2は、本発明に係る複合機及び情報処理部の制御系ハードウェアの構成を示す図である。ただし、本発明に直接には関係しない各部の詳細は省略している。複合機100の制御回路は、第一のCPUCentralProcessingUnit201、第二のCPU202、ROMReadOnlyMemory203、RAMRandomAccessMemory204、HDDHardDiskDrive205、各駆動部に対応するドライバ206を内部バス207によって接続している。前記第一のCPU201、前記第二のCPU202は、例えば、RAM204を作業領域として利用し、前記ROM203、HDD205等に記憶されているプログラムを実行し、当該実行結果に基づいて前記ドライバ206からのデータや指示を授受し、上記図1に示した各駆動部の動作を制御する。又、前記第一のCPU201、前記第二のCPU202が、前記プログラムを実行することで後述する各手段図3を実現する。又、制御回路の内部バス207には、内部インターフェイス208も接続されており、当該内部インターフェイス208は、情報処理部100aの制御回路と複合機100の制御回路とを接続する。前記第一のCPU201、前記第二のCPU202は、前記内部インターフェイス208を介して前記情報処理部100aの制御回路からの指示や命令を受信したりする。又、情報処理部100aの制御回路には、内部バス212に、CPU209、ROM210、RAM211、内部インターフェイス213を備える。前記情報処理部100aのCPU209、ROM210、RAM211の機能も上記と同様であり、後述する各手段図3についても、前記CPU209がプログラムを実行することで当該各手段を実現する。前記情報処理部100aのCPU209は、前記複合機100の第一のCPU201、第二のCPU202の起動時に指定するアドレスを変換する。前記ROM210、RAM211には、以下に説明する各手段を実現するプログラムやデータが記憶されている。<本発明の実施形態>次に、図3、図4を参照しながら、本発明の実施形態に係る構成及び実行手順について説明する。図3は、本発明の複合機及び情報処理部の機能ブロック図である。図4は、本発明の実行手順を示すためのフローチャートである。先ず、ユーザが、複合機100の電源を投入すると、当該複合機100のCPU切替手段301が、前記複合機100に搭載された2つのCPU第一のCPU201、第二のCPU202のうち、画像形成に関するプログラムを実行する第一のCPU201の起動を開始させるとともに図4:S101、その旨を情報処理部100aのアドレス変換手段302アドレスデコーダ、アドレスコントローラともいうに通知する。当該通知を受けたアドレス変換手段302は、前記第一のCPU201が起動時にアドレス変換が必要か否かを判定する図4:S102。前記第一のCPU201が起動時にアドレス変換が必要か否かを判定する方法は、どのような方法でも構わないが、例えば、以下の方法によりなされる。即ち、前記アドレス変換手段302が、変換対象記憶手段303に予め記憶された変換対象テーブルを参照する。前記変換対象テーブル500には、図5に示すように、起動対象のCPUの識別情報501例えば、第一のCPU201、第二のCPU202などと、当該CPUが起動時にアドレス変換が必要か否かを示す必要性情報502例えば、アドレス変換が必要である場合には1、アドレス変換が不要である場合には0などとが関連付けて記憶されている。前記変換対象テーブル500を参照したアドレス変換手段302は、当該変換対象テーブルにおける起動対象のCPUの識別情報501から、起動させる第一のCPU201を検索し、検索した第一のCPU201に対応する必要性情報502を参照する。ここで、前記第一のCPUに対応する必要性情報502は0であるため、前記アドレス変換手段302は、前記アドレス変換が不要であると判定し図4:S102NO、当該第一のCPUが指定するアドレスを変換することなく、処理を終了する。一方、前記CPU切替手段301により起動を開始した第一のCPU201は、前記アドレス変換手段302を介して、所定の記憶手段304から当該第一のCPU201に対応する第一のブートコードの読み取りを開始する。ここで、前記記憶手段304のメモリ領域は、メモリ容量を1024MBとし、128B単位で区分されているとする。当該メモリ領域600では、図6に示すように、最下位のアドレス例えば、0x000を含むメモリ領域、例えば、アドレスが16進数表示で0x000-0x080のメモリ領域601に、前記第一のCPU201に対応する第一のブートコード601aが最下位のアドレス0x000から上位のアドレスに向かう順番で記憶される。又、最上位のアドレス0x400を含むメモリ領域、例えば、アドレスが16進数表示で0x380-0x400のメモリ領域602に、前記第二のCPU202に対応する第二のブートコード602aが最上位のアドレス0x400から下位のアドレスに向かう順番で記憶される。つまり、前記メモリ領域の最下位のアドレス及び最上位のアドレスからそれぞれ詰めて2つのブートコード601a、602aが記憶される。すると、前記第一のブートコード601aと前記第二のブートコード602aとが記憶されるメモリ領域以外のメモリ領域603が、前記第一のCPU201と前記第二のCPU202が共通して利用可能な共通メモリ領域となり、分断されることなく一体となったメモリ領域となる。又、前記第一のCPU201、前記第二のCPU202は、いずれのCPUであっても、通常、起動時において、最下位のアドレス0x000から上位のアドレスに向かう順番でブートコードを読み取るよう予め設計されている。そのため、前記第一のCPU201が、起動時に、最下位のアドレスから上位のアドレスに向かう順番でブートコードを読み取ると図4:S103、前記アドレス変換手段302がアドレス変換しなくても、当該第一のCPU201が、前記最下位のアドレスから上位のアドレスに向かう順番で前記記憶手段304に記憶された第一のブートコード601aを自動的に読み取ることになる図4:S104。その結果、前記第一のCPU201は、対応する第一のブートコード601aを適切に読み取り、前記画像形成に関するプログラムを実行する図4:S105。尚、前記第一のCPU201が、前記プログラムの実行中に、前記記憶手段304の共通メモリ領域603にデータを書き込んだり、読み取ったりする場合に、前記共通メモリ領域603は、分断することなく一体として設けられるため、アドレスを飛び飛びで指定することがなく、当該共通メモリ領域603に対するデータ読み取り又は書き込みの失敗を回避することが可能となる。又、前記共通メモリ領域603を指定する場合に、順番でアドレス指定することが可能となるから、前記共通メモリ領域603を全体として効率よく利用することが可能となる。ところで、前記2つのCPU201、202のうち、前記第一のCPU201から前記第二のCPU202に切り替える場合には、以下のようになる。即ち、前記第一のCPU201が前記画像形成に関するプログラムを実行している最中に、ユーザにより所定の省電力指示省電力モードへの変更指示が前記複合機100に入力されると、前記CPU切替手段301が、当該指示を受け付けて、当該第一のCPU201の稼動を停止させるとともに、省電力に関するプログラムを実行する第二のCPU202の起動を開始させる図4:S101。そして、前記CPU切替手段301は、その旨を前記アドレス変換手段302に通知し、当該通知を受けたアドレス変換手段302は、前記第二のCPU202の起動時にアドレス変換が必要か否かを判定する図4:S102。前記アドレス変換手段302は、上述のように、前記変換対象テーブル500における起動対象のCPUの識別情報501から、起動させる第二のCPU202を検索し、検索した第二のCPU202に対応する必要性情報502を参照する。ここで、前記第二のCPU202に対応する必要性情報502は1であるため、前記アドレス変換手段302は、前記アドレス変換が必要であると判定し図4:S102YES、前記第二のCPU202が起動時に指定するアドレスを変換する図4:106。具体的には、前記第二のCPU202が、前記アドレス変換手段302を介して、最下位のアドレスから上位のアドレスに向かう順番で前記記憶手段304から第二のブートコード602aを読み取る場合、当該アドレス変換手段302が、当該第二のCPU202が指定する最下位のアドレス0x000を最上位のアドレス0x400に変換するとともに、上位のアドレスに向かう順番を下位のアドレスに向かう順番に変換する図4:S106。すると、前記記憶手段304のメモリ領域602には、図6に示すように、最上位のアドレス0x400から下位のアドレスに向かう順番で、前記第二のブートコード602aが記憶されているため、前記第二のCPU202は、変換後のアドレス、つまり、最上位のアドレスから下位のアドレスに向かう順番でブートコードを読み取ると図4:S107、自動的に第二のブートコード602aを読み取ることになる図4:S104。これにより、前記第二のCPU202に前記第二のブートコード602aを適切に読み取らせることが可能となる。又、前記第二のブートコード602aを前記記憶手段304の最上位のアドレスから下位のアドレスに向かう順番で記憶させることで、当該第二のブートコード602aが改良されて、当該第二のブートコード602aのデータ量が変動したとしても、何のデータも記憶されていないメモリ領域を、予備メモリ領域として、当該第二のブートコード602aの上位に予め設ける必要がなくなり、前記共通メモリ領域603でその変動に対応することが可能となる。ここで、前記アドレス変換手段302がアドレスを変換する方法は、どのような方法でも構わないが、例えば、以下の方法によりなされる。即ち、前記アドレス変換手段302が、前記第二のCPU202が起動時に指定するアドレスに対して反転処理を施すことにより、当該第二のCPU202が指定する最下位のアドレスを最上位のアドレスに変換するとともに、前記第二のブートコード602aを読み取る順番を前記上位のアドレスに向かう順番から下位のアドレスに向かう順番に変換する。例えば、前記第二のCPU202が起動時に最初に指定する最下位のアドレス、つまり、16進数表示で0x0002進数表示でb00_0000_0000に反転処理を施すと、当該最下位のアドレスは、16進数表示で0x3FF2進数表示でb11_1111_1111、つまり、最上位のアドレスに変換される。又、前記最上位のアドレスから上位のアドレス、例えば、当該最上位のアドレスの直上位のアドレス、つまり、16進数表示で0x0012進数表示でb00_0000_0001に反転処理を施すと、当該直上位のアドレスは、16進数表示で0x3FE2進数表示でb11_1111_1110、つまり、最上位のアドレスの直下位のアドレスに変換される。これにより、前記第二のCPU202が起動時に指定するアドレスに対して複雑な変換処理を施すことなく、簡単な反転処理により所望のアドレスに変換することが可能となる。さて、前記第二のCPU202が、前記アドレス変換手段302により、前記第二のブートコード602aの読み取りを適切に完了すると、前記省電力に関するプログラムを実行する図4:S105。これにより、前記第二のCPU202への切り替えが適切になされ、省電力モードへ移行する。尚、前記第二のCPU202が、前記プログラムの実行中に、前記記憶手段304のメモリ領域を利用する場合には、前記第一のCPU201と同様に、前記共通メモリ領域603にデータを書き込んだり、読み取ったりする。ここで、前記共通メモリ領域603は、図6に示すように、一体として設けられるため、上述したように、当該共通メモリ領域603に対するデータ読み取り又は書き込みの失敗を出来るだけ回避し、当該共通メモリ領域603を全体として効率よく利用することが可能となる。このように、本発明に係る情報処理部100aでは、前記記憶手段304は、前記第一のCPU201のための第一のブートコード601aを、最下位のアドレスから上位のアドレスに向かう順番で記憶するとともに、前記第二のCPU202のための第二のブートコード602aを、最上位のアドレスから下位のアドレスに向かう順番で記憶する。又、前記情報処理部100aは、第一のCPU201から第二のCPU202に切り替える際に、当該第二のCPU202が指定する最下位のアドレスを前記最上位のアドレスに変換するとともに、上位のアドレスに向かう順番を下位のアドレスに向かう順番に変換するアドレス変換手段302を備える。これにより、前記2つのCPU201、202に対応するブートコード601a、602aを前記記憶手段304の最下位のアドレス及び最上位のアドレスからそれぞれ詰めて記憶させることが可能となるとともに、前記第二のCPU202に前記第二のブートコード602aを適切に読み取らせることが可能となる。そのため、前記2つのCPU201、202が共通して利用する共通メモリ領域603を分断することなく一体として前記記憶手段304に設けることが可能となる。又、前記2つのCPU201、202が前記共通メモリ領域603を利用する場合に、当該共通メモリ領域603に対するデータ読み取り又は書き込みの失敗を回避するとともに、当該共通メモリ領域603を効率よく利用することが可能となる。尚、一般的に、前記記憶手段304に対応するメモリは高価であり、前記CPUは、種類によるものの安価である場合がある。ここで、例えば、上述のように、画像形成に関するプログラム通常モード、画像形成可能状態と、省電力に関するプログラム提供機能を限定した省電力モード、省電力状態とを複合機100に設ける場合、それぞれのプログラムを記憶するメモリを追加するよりも、それぞれのプログラムを実行するCPUを追加する方が、コスト的に優れる場合がある。その場合に、本発明を採用すれば、コストパフォーマンスを向上させることが可能となる。又、前記CPUには、様々な種類が存在し、2つのCPUを搭載する場合、一方のCPUは、通常の電力で動作起動するCPUとし、他方のCPUは、通常の電力よりも低い電力で動作するCPUとすると、前記CPUが実行する機能に拠るものの、前記CPUの切り替えにより、システム全体の消費電力を低下させることが出来る場合がある。その場合に、本発明を採用すれば、コストパフォーマンス及び省電力効果を得ることが可能となる。又、本発明では、前記CPUの初期の設定、つまり、起動時に最下位のアドレスから上位のアドレスに向かう順番でブートコードを読み取る初期設定を変更することなく実現することが出来る。そのため、前記CPUを1つ追加して取り付ける場合には、その取り付け方法が非常に簡単になる。又、本発明の実施形態では、前記アドレス変換手段302は、前記第一のCPU201及び前記第二のCPU202が前記ブートコードの読み取りを開始する時点で上述した処理を実行するよう構成したが、他の時点、例えば、前記第一のCPU201及び前記第二のCPU202が所定のプログラムを実行している時点では特に処理を実行する必要は無い。又、本発明の実施形態では、前記記憶手段304に、2つのCPUに対応するブートコードが予め記憶されるため、前記第一のCPU201が、自己のブートコード601aと関係ない第二のブートコード602aを読み取ることがないように、当該第一のCPU201には、当該第二のブートコード602aのメモリ領域に対応するアドレス最上位のアドレス、例えば、0x400から所定の下位のアドレスにアクセスすることを禁止する処理がなされる。前記第二のCPU202であっても、同様に、前記第一のブートコード601aのメモリ領域に対応するアドレス最下位のアドレスから所定の上位のアドレスにアクセスすることを禁止する処理がなされる。又、本発明の実施形態に係る記憶手段304は、どのような記憶媒体でもよく、上述したROM、RAM、HHDなどでも構わない。又、本発明の実施形態では、前記アドレス変換手段302が、ハードウェア資源とソフトウェアとを協働して制御動作するよう構成しているが、他の構成でも構わない。例えば、前記アドレス変換手段302に、前記第二のCPUが起動時に指定するアドレスに対して反転処理を施す論理回路を適用しても、上述の作用効果を奏する。又、本発明の実施形態に係る情報処理部100aでは、複合機100の画像形成コピーサービスに関するプログラムと、省電力に関するプログラムとの処理について採用したが、例えば、ファクシミリ送受信サービス、プリントサービス、スキャナサービス等に対しても採用できる。又、本発明の実施形態では、情報処理部100aを複合機100に適用した場合について説明したが、当該情報処理部100a情報処理装置を備えた各種画像形成装置、各種画像処理装置、各種画像加工装置、各種画像表示装置等に適用しても、同一の作用効果を奏する。又、本発明の実施形態では、情報処理部100aが各手段を備えるよう構成したが、当該各手段を実現するプログラムを記憶媒体に記憶させ、当該記憶媒体を提供するよう構成しても構わない。当該構成では、前記プログラムを所定の情報処理部100a或いは複合機100に読み出させ、その情報処理部100a或いは複合機100が前記各手段を実現する。その場合、前記記録媒体から読み出されたプログラム自体が本発明の作用効果を奏する。さらに、各手段が実行するステップをハードディスクに記憶させる方法として提供することも可能である。