"第1の回路と、第2の回路と、第3の回路と、第4の回路と、を有し、前記第1の回路には、NNは2以上の自然数画素分のデジタル映像信号が入力され、前記第1の回路は、前記N画素分のデジタル映像信号を1画素分ずつ出力する機能を有し、前記第2の回路は、前記第1の回路から出力される前記1画素分のデジタル映像信号をアナログ映像信号に変換する機能を有し、前記第3の回路は、N本のソース信号線を1本ずつ選択する機能を有し、前記第4の回路は、複数の第1の配線又は複数の第2の配線の一方を前記第2の回路と電気的に接続する機能を有し、前記アナログ映像信号は、前記第3の回路によって選択された前記ソース信号線に出力され、前記アナログ映像信号は、前記複数の第1の配線が前記第2の回路と電気的に接続される場合には対向電極の電位よりも高い値となり、前記複数の第2の配線が前記第2の回路と電気的に接続される場合には前記対向電極の電位よりも低い値となり、前記第1の回路の制御信号によって、前記第3の回路が制御されることを特徴とする表示装置。図41のD/A変換回路はそれぞれソース信号線1本を駆動する。しかし、高解像度、高精細の液晶表示装置を作成する場合、大きな面積を占めるD/A変換回路をソース信号線の本数と同数作ることは近年望まれている液晶表示装置の小型化の妨げとなっており、1つのD/A変換回路で複数のソース信号線を駆動する方法が特開平11-167373で提案されている。1つのD/A変換回路で4本のソース信号線を駆動するソース信号線駆動回路の構成例を図42に示す。図41と比較して判るように図42にはパラレル/シリアル変換回路301P/S変換回路、ソース線選択回路302とそれらに入力される選択信号SSが新たに追加されている。このような回路が追加されるにもかかわらず、4本のソース信号線を1つのD/A変換回路で駆動できれば、必要なD/A変換回路数が1/4で済む効果は大きく、ソース信号線駆動回路の占有面積を小さくすることが可能となる。さて、このような1つのD/A変換回路で複数のソース信号線を駆動する方法であっても、上述のように液晶の交流駆動を行なう必要がある。従来の考え方からすると、個々のD/А変換回路は少なくとも一水平書き込み期間は常に同極性の出力をするものであった。それ故に、1つのD/A変換回路で複数のソース信号線を駆動する方法では、ゲートライン反転駆動やフレーム反転駆動が液晶の交流駆動として採用されていた。ここで、1つのD/A変換回路で複数のソース信号線を駆動する方法でソースライン反転駆動やドット反転駆動を従来の考え方をもとに行なう上での問題点を、図43を用いて説明する。図43には、1つのD/A変換回路で4本のソース信号線を駆動する場合の具体例を示した。ここで、図41と同じように隣り合うD/A変換回路に、それらのD/A変換回路からの出力の極性が反転するように階調電源線を接続すると、ソース信号線が4本ごとに極性反転し完全なソースライン反転駆動とはならない。同様に完全なドット反転駆動にもならない。高画質を求めるならばこれでは十分とはいえない。このように、1つのD/A変換回路で複数のソース信号線を駆動する場合に、ソースライン反転駆動方法やドット反転駆動方法を行なうには、新たな駆動方法を構築する必要がある。そこで本発明は、その駆動方法を提供するものである。本発明の第1の駆動方法は、極性の異なる出力をD/A変換回路から得るために2系統の階調電源線がソース信号線駆動回路に供給され、各D/A変換回路には前記2系統の階調電源線との接続を切り替えるスイッチ以降、接続切り替えスイッチと記すを有し、その接続切り替えスイッチに入力される制御信号により各D/A変換回路へ接続される階調電源線を切り替え、ソースライン反転駆動やドット反転駆動を行なうことを特徴とする。以降、本明細書では説明の便宜上、D/A変換回路と接続することでプラス極性の出力が得られる階調電源線のことをプラス極性出力用の階調電源線、逆にマイナス極性の出力が得られる階調電源線のことをマイナス極性出力用の階調電源線と表現する。また、D/A変換回路からプラス極性の出力が得られるように、前記D/A変換回路に接続された各階調電源線に電圧を付与することをプラス極性出力用電圧を階調電源線に供給すると表現する。同様に、D/A変換回路からマイナス極性の出力が得られるように、前記D/A変換回路に接続された各階調電源線に電圧を付与することをマイナス極性出力用電圧を階調電源線に供給すると表現する。なお、プラス極性出力用の各階調電源線とマイナス極性出力用の各階調電源線は、対応する階調電源線の電源電圧がそれぞれ極性の反転した関係にある。したがって、一方の階調電源線全ての電源電圧の極性を反転させれば、もう一方の階調電源線と全く同じ役割を担うものになる。上記第1の駆動方法の構成でソースライン反転駆動を行なうには以下のようにする。あるフレーム期間の各ゲート信号線選択期間中、奇数番目のソース信号線を選択する期間はプラス極性出力用の階調電源線をD/A変換回路と接続し、偶数番目のソース信号線を選択する期間はマイナス極性出力用の階調電源線をD/A変換回路と接続する。次フレーム期間の各ゲート信号線選択期間中、奇数番目のソース信号線を選択する期間はマイナス極性出力用の階調電源線をD/A変換回路と接続し、偶数番目のソース信号線を選択する期間はプラス極性出力用の階調電源線をD/A変換回路と接続する。以上のように前記接続切り替えスイッチの制御信号をコントロールすることでソースライン反転駆動が可能となる。特に、上記の駆動方法において、奇数番目のソース信号線を選択する期間或いは偶数番目のソース信号線を選択する期間を各ゲート信号線選択期間のある一定期間にまとめることにより、前記接続切り替えスイッチの制御信号の周期を長くすることができ、回路動作負担の低減を同時に図ることができる。また、上記第1の駆動方法の構成でドット反転駆動を行なうためには以下のようにする。あるフレーム期間の奇数番目のゲート信号線選択期間中、奇数番目のソース信号線を選択する期間はプラス極性出力用の階調電源線をD/A変換回路と接続し、偶数番目のソース信号線を選択する期間はマイナス極性出力用の階調電源線をD/A変換回路と接続する。同フレーム期間の偶数番目のゲート信号線選択期間中、奇数番目のソース信号線を選択する期間はマイナス極性出力用の階調電源線をD/A変換回路と接続し、偶数番目のソース信号線を選択する期間はプラス極性出力用の階調電源線をD/A変換回路と接続する。さらに次フレーム期間の奇数番目のゲート信号線選択期間中、奇数番目のソース信号線を選択する期間はマイナス極性出力用の階調電源線をD/A変換回路と接続し、偶数番目のソース信号線を選択する期間はプラス極性出力用の階調電源線をD/A変換回路と接続する。同フレーム期間の偶数番目のゲート信号線選択期間中、奇数番目のソース信号線を選択する期間はプラス極性出力用の階調電源線をD/A変換回路と接続し、偶数番目のソース信号線を選択する期間はマイナス極性出力用の階調電源線をD/A変換回路と接続する。以上のように前記接続切り替えスイッチの制御信号をコントロールすればドット反転駆動が可能となる。特に、上記の駆動方法において、奇数番目のソース信号線を選択する期間と偶数番目のソース信号線を選択する期間を各ゲート信号線選択期間の前半と後半とに分離することで、前記接続切り替えスイッチの制御信号の周期を長くすることができ、回路動作負担の低減を同時に図ることができる。本発明の第2の駆動方法は、第1の方法とは異なり1系統の階調電源線がソース信号線駆動回路に供給され、各D/A変換回路には直接接続され、この階調電源線の電源電圧の極性を反転させることによりソースライン反転駆動やドット反転駆動を行なうことを特徴とする。上記第2の駆動方法の構成でソースライン反転駆動を行なうには、以下のようにする。あるフレーム期間の各ゲート信号線選択期間中、奇数番目のソース信号線を選択する期間はプラス極性出力用電圧を階調電源線に供給し、偶数番目のソース信号線を選択する期間はマイナス極性出力用電圧を階調電源線に供給する。次フレーム期間の各ゲート信号線選択期間中、奇数番目のソース信号線を選択する期間はマイナス極性出力用電圧を階調電源線に供給し、偶数番目のソース信号線を選択する期間はプラス極性出力用電圧を階調電源線に供給する。以上のように階調電源線の電源電圧の極性を反転させることでソースライン反転駆動が可能となる。特に、上記の駆動方法においても、奇数番目のソース信号線を選択する期間或いは偶数番目のソース信号線を選択する期間を各ゲート信号線選択期間のある一定期間にまとめることにより、階調電源線の電源電圧の極性が反転する周期を長くすることができ、回路動作負担の低減を同時に図ることができる。また、上記第2の駆動方法の構成でドット反転駆動を行なうには、以下のようにする。あるフレーム期間の奇数番目のゲート信号線選択期間中、奇数番目のソース信号線を選択する期間はプラス極性出力用電圧を階調電源線に供給し、偶数番目のソース信号線を選択する期間はマイナス極性出力用電圧を階調電源線に供給する。同フレーム期間の偶数番目のゲート信号線選択期間中、奇数番目のソース信号線を選択する期間はマイナス極性出力用電圧を階調電源線に供給し、偶数番目のソース信号線を選択する期間はプラス極性出力用電圧を階調電源線に供給する。さらに次フレーム期間の奇数番目のゲート信号線選択期間中、奇数番目のソース信号線を選択する期間はマイナス極性出力用電圧を階調電源線に供給し、偶数番目のソース信号線を選択する期間はプラス極性出力用電圧を階調電源線に供給する。同フレーム期間の偶数番目のゲート信号線選択期間中、奇数番目のソース信号線を選択する期間はプラス極性出力用電圧を階調電源線に供給し、偶数番目のソース信号線を選択する期間はマイナス極性出力用電圧を階調電源線に供給する。以上のように階調電源線の電源電圧の極性を反転させることでドット反転駆動が可能となる。特に、前記の駆動方法においても、奇数番目のソース信号線を選択する期間と偶数番目のソース信号線を選択する期間を各ゲート信号線選択期間の前半と後半とに分離することで、階調電源線の電源電圧の極性が反転する周期を長くすることができ、回路動作負担の低減を同時に図ることができる。本発明の第3の駆動方法は、第1の方法と同様に極性の異なる出力をD/A変換回路から得るために2系統の階調電源線がソース信号線駆動回路に供給される。ただし、各D/A変換回路に接続される複数のソース信号線は奇数番目あるいは偶数番目の一方でまとめる。そして、奇数番目のソース信号線に接続される各D/A変換回路には第1系統の階調電源線を接続し、偶数番目のソース信号線に接続される各D/A変換回路には第2系統の階調電源線を接続し、さらに全ての階調電源線の電源電圧の極性反転を周期的におこなうことにより、ソースライン反転駆動やドット反転駆動を行なうことを特徴とする。上記第3の駆動方法の構成でソースライン反転駆動を行なうには、以下のようにする。あるフレーム期間中、第1系統の階調電源線にはプラス極性出力用電圧を供給し、第2系統の階調電源線にはマイナス極性出力用電圧を供給する。次フレーム期間中、第1系統の階調電源線にはマイナス極性出力用電圧を供給し、第2系統の階調電源線にはプラス極性出力用電圧を供給する。以上のように階調電源線に電源電圧を付与させることでソースライン反転駆動が可能となる。また、上記第3の駆動方法の構成でドット反転駆動を行なうには、以下のようにする。あるフレーム期間の奇数番目のゲート信号線選択期間中、第1系統の階調電源線にはプラス極性出力用電圧を供給し、第2系統の階調電源線にはマイナス極性出力用電圧を供給する。同フレーム期間の偶数番目のゲート信号線選択期間中、第1系統の階調電源線にはマイナス極性出力用電圧を供給し、第2系統の階調電源線にはプラス極性出力用電圧を供給する。さらに次フレーム期間の奇数番目のゲート信号線選択期間中、第1系統の階調電源線にはマイナス極性出力用電圧を供給し、第2系統の階調電源線にはプラス極性出力用電圧を供給する。同フレーム期間の偶数番目のゲート信号線選択期間中、第1系統の階調電源線にはプラス極性出力用電圧を供給し、第2系統の階調電源線にはマイナス極性出力用電圧を供給する。以上のように階調電源線に電源電圧を付与させることでドット反転駆動が可能となる。本発明の駆動方法によると、1つのD/A変換回路で複数のソース信号線を駆動する方法において、ソースライン反転駆動やドット反転駆動を可能にすることができる。また、実施形態3、4、6のように階調電源線の切り替え制御信号或いは階調電源線の電源電圧の入力方法を工夫することで前記制御信号或いは階調電源線の電源電圧の極性を反転する周期を長くし回路への負担を低減することができる。特に,実施形態3、4、6で見られるように、一般的に高画質が期待されるドット反転駆動における前記制御信号或いは階調電源線の電源電圧の極性を反転する周期が、ソースライン反転駆動におけるそれらと同等かそれ以上に長くできる利点は大きい。最も効果的には、ドット反転駆動における前記制御信号或いは階調電源線の電源電圧の極性を反転する周期を、ゲートライン反転駆動方法と同じ周期まで長くすることができる。別の言い方をすれば、通常のゲートライン反転駆動方法と同周期でドット反転駆動を可能にすることができる。以下、本発明の実施の形態について,図面を参照しながら説明する。実施形態1本実施形態では、極性の異なる出力をD/A変換回路から得るために独立な2系統の階調電源線がソース信号線駆動回路に供給され、接続切り替えスイッチによって各D/A変換回路と2系統の階調電源線との接続を切り替えることによりソースライン反転やドット反転駆動を可能とするある一つの方法について説明する。本実施形態では、1つのD/A変換回路で偶数本のソース信号線を駆動する形態として、4本のソース信号線を駆動しn1ビットnは0以上の整数のデジタル映像信号入力に対応する場合を例にとって説明する。図1には本実施形態の概略回路図が示されている。図1では、デジタル映像信号を順次サンプリングするためのサンプリングパルスを発生させるシフトレジスタ部、前記サンプリングパルスによりデジタル映像信号をラッチするラッチ1回路部、そして、ラッチパルスの入力により前記ラッチ1回路部に記憶されていたデジタル映像信号を一斉にラッチするラッチ2回路部は省略した。パラレル/シリアル変換回路P/S変換回路は、ラッチ2回路のパラレルな出力データD04k1~Dn4k1、D04k2~Dn4k2、D04k3~Dn4k3、D04k4~Dn4k4kは0以上の整数を各ビットでまとめシリアルデータに変換する。ここで、D04k1は第ソース信号線に対する最下位第1ビットLSBのデジタル映像信号を示し、Dn4k1は同じく第ソース信号線に対する最上位第n1ビットMSBのデジタル映像信号を示す。以降、表記Disは第sソース信号線に対する第i1ビットのデジタル映像信号を示すものとする。100aは2系統の階調電源線Vref1、Vref2とD/A変換回路との接続切り替えを行なう接続切り替えスイッチで、切り替え制御信号SVrによりどちらかに接続される。ここで、2系統の階調電源線のうち、Vref1を接続されたD/A変換回路はプラス極性を、Vref2を接続されたD/A変換回路はマイナス極性を出力するものとする。また、便宜上本明細書において、接続切り替えスイッチ100a、100b図3に示すは、SVrがHiの時には下方の端子に接続し、Loの時には上方の端子に接続するものとする。なお、本発明はこの接続切り替えスイッチの回路構成に限定されるものではなく、同様な動作を行なういかなる回路に対しても適用され得る。ソース線選択回路は4つのスイッチsw1、sw2、sw3、sw4から成り、sw1がオンすると第4k1番目のソース信号線が各D/A変換回路の出力と接続され、sw2がオンすると第4k2番目のソース信号線が各D/A変換回路の出力と接続され、sw3がオンすると第4k3番目のソース信号線が各D/A変換回路の出力と接続され、sw4がオンすると第4k4番目のソース信号線が各D/A変換回路の出力と接続される。SS1~SS4はそれぞれsw1~sw4のオンオフを制御する選択信号である。図1の信号動作タイミングを図2に示す。1ゲート信号線選択期間を4つに分割し、第1番目の期間にSS1をHiレベルにしsw1をオンし、第2番目の期間にSS2をHiレベルにしsw2をオンし、第3番目の期間にSS3をHiレベルにしsw3をオンし、第4番目の期間にSS4をHiレベルにしsw4をオンする動作を示す。なお、各P/S変換回路の各ビットデータの出力は、上記の選択信号SS1~SS4と同期させ、ゲート信号線選択期間を4分割し、その第1番目の期間には第4k1ソース信号線のデータを出力し、第2番目の期間には第4k2ソース信号線のデータを出力し、第3番目の期間には第4k3ソース信号線のデータを出力し、第4番目の期間には第4k4ソース信号線のデータを出力するようにP/S変換回路に入力される選択信号SSにより制御する。こうすることで、各ソース信号線に対応したデジタル映像信号が適切なソース信号線の書き込みに反映される。この様子を、図2のD0_1~Dn_1、D0_5~Dn_5に示した。ここで、Di_1は図1において左のP/S変換回路の第i1ビット目の出力データであり、Di_5は図1において右のP/S変換回路の第i1ビット目の出力データである。また、図2において、Disgは第s列第g行の画素に対する第i1番目のビットデータを示し、上記表記Disにあらわにゲート信号線の情報を付加したものである。以降、表記Disgは同じ意味とするつぎに、D/A変換回路への階調電源線の切り替え制御信号SVrの入力方法によって、ソースライン反転やドット反転駆動が可能であることを示す。ソースライン反転駆動を行なう場合の、制御信号SVrの入力信号を図2のSVrs、SVrsbに示す。ここで、SVrsbはSVrs入力時の次フレーム期間での制御信号SVrを示し、SVrsの反転信号である。この結果、各画素に書き込まれる極性は図12aのようになる。また、ドット反転駆動を行なう場合の制御信号SVrの入力方法を図2のSVrd、SVrdbに示す。ここで、SVrdbはSVrd入力時の次フレーム期間での制御信号SVrを示し、SVrdの反転信号である。この結果、各画素に書き込まれる極性は図12bのようになる。以上、本実施形態により、1つのD/A変換回路で4本のソース信号線を駆動する場合であっても、ソースライン反転駆動方法やドット反転駆動方法を行なうことが可能となる。なお、本実施形態では、1つのD/A変換回路で4本のソース信号線を駆動する場合を例に挙げているが、本発明はこれに限定されるものではなく、2本、4本、といった偶数本のソース信号線を1つのD/A変換回路で駆動する場合にも適用され得る。実施形態2本実施形態では、実施形態1と同じく極性の異なる出力をD/A変換回路から得るために2系統の階調電源線がソース信号線駆動回路に供給され、接続切り替えスイッチによって各D/A変換回路と2系統の階調電源線との接続を切り替える方法でソースライン反転やドット反転駆動を可能とする別の一つの方法について説明する。本実施形態では、1つのD/A変換回路で奇数本のソース信号線を駆動する形態として、3本のソース信号線を駆動しn1ビットnは0以上の整数のデジタル映像信号入力に対応する場合を例にとって説明する。図3には本実施形態の概略回路図が示されている。図3では、図1と同様、シフトレジスタ部、ラッチ1回路部、ラッチ2回路部は省略した。パラレル/シリアル変換回路P/S変換回路は、ラッチ2回路のパラレルな出力データD03k1~Dn3k1、D03k2~Dn3k2、D03k3~Dn3k3kは0以上の整数を各ビットでまとめシリアルデータに変換する。ここで、D/A変換回路と階調電源線Vref1、Vref2との接続切り替えをおこなう接続切り替えスイッチ100bの、階調電源線との接続方法が異なることに注意を要する。図3に示したように隣り合う二つの接続切り替えスイッチ100bは、2系統の階調電源線Vref1、Vref2との接続が逆になっている。同じ制御信号SVrで各接続切り替えスイッチ100bが制御されるので、隣り合うD/A変換回路は同時刻では常に逆極性出力用の階調電源線と接続される。これを反映して隣り合うD/A変換回路の出力は、同時刻では常に逆極性となる。したがって、実施形態1と異なり、1つのD/A変換回路で3本のソース信号線を駆動する場合でも、隣り合うソース信号線に極性の反転した電位を書き込むことが可能となる。なお、上述のように隣り合う接続切り替えスイッチ100bの階調電源線との接続方法を変更せずに、隣り合う接続切り替えスイッチの動作を逆にしても同じ結果を得ることができる。ソース線選択回路は3つのスイッチsw1、sw2、sw3から成り、sw1がオンすると第3k1番目のソース信号線が各D/A変換回路の出力と接続され、sw2がオンすると第3k2番目のソース信号線が各D/A変換回路の出力と接続され、sw3がオンすると第3k3番目のソース信号線が各D/A変換回路の出力と接続される。SS1~SS3はそれぞれsw1~sw3のオンオフを制御する選択信号である。図3の信号動作タイミングを図4に示す。1ゲート信号線選択期間を3つに分割し、第1番目の期間にSS1をHiレベルにしsw1をオンし、第2番目の期間にSS2をHiレベルにしsw2をオンし、第3番目の期間にSS3をHiレベルにしsw3をオンする動作を示す。なお、各P/S変換回路の各ビットデータの出力は、上記の選択信号SS1~SS3と同期させ、ゲート信号線選択期間を3分割し、その第1番目の期間には第3k1ソース信号線のデータを出力し、第2番目の期間には第3k2ソース信号線のデータを出力し、第3番目の期間には第3k3ソース信号線のデータを出力するようにP/S変換回路に入力される選択信号SSにより制御する。こうすることで、各ソース信号線に対応したデジタル映像信号が適切なソース信号線の書き込みに反映される。この様子を、図4のD0_1~Dn_1、D0_4~Dn_4に示した。ここで、Di_1は図3において左のP/S変換回路の第i1ビット目の出力データであり、Di_4は図3において右のP/S変換回路の第i1ビット目の出力データである。つぎに、D/A変換回路への階調電源線の切り替え制御信号SVrの入力方法によって、ソースライン反転やドット反転駆動が可能であることを示す。ソースライン反転駆動を行なう場合の、制御信号SVrの入力信号を図4のSVrs、SVrsbに示す。ここで、SVrsbはSVrs入力時の次フレーム期間での制御信号SVrを示し、SVrsの反転信号である。この結果、各画素に書き込まれる極性は図12aのようになる。また、ドット反転駆動を行なう場合の制御信号SVrの入力方法を図4のSVrd、SVrdbに示す。ここで、SVrdbはSVrd入力時の次フレーム期間での制御信号SVrを示し、SVrdの反転信号である。この結果、各画素に書き込まれる極性は図12bのようになる。以上、本実施形態により、1つのD/A変換回路で3本のソース信号線を駆動する場合であっても、ソースライン反転駆動方法やドット反転駆動方法を行なうことが可能となる。なお、本実施形態では、1つのD/A変換回路で3本のソース信号線を駆動する場合を例に挙げているが、本発明はこれに限定されるものではなく、3本、5本、といった奇数本のソース信号線を1つのD/A変換回路で駆動する場合にも適用され得る。実施形態3本実施形態では、回路構成は実施形態1と同じであるが、信号の入力方法を変えることで、階調電源線の接続切り替えスイッチを制御する制御信号の周期を長くする方法を示す。この時の図1に対する動作タイミングを図5に示す。実施形態1と同じように1ゲート信号線選択期間を4つに分割し、第1番目の期間にSS1をHiレベルにしsw1をオンし、第2番目の期間にSS3をHiレベルにしsw3をオンし、第3番目の期間にSS2をHiレベルにしsw2をオンし、第4番目の期間にSS4をHiレベルにしsw4をオンする動作を示す。なお、各P/S変換回路の各ビットデータの出力は、上記の選択信号SS1~SS4と同期させ、ゲート信号線選択期間を4分割し、その第1番目の期間には第ソース信号線のデータを出力し、第2番目の期間には第ソース信号線のデータを出力し、第3番目の期間には第ソース信号線のデータを出力し、第4番目の期間には第ソース信号線のデータを出力するようにP/S変換回路に入力される選択信号SSにより制御する。こうすることで、各ソース信号線に対応したデジタル映像信号が適切なソース信号線の書き込みに反映される。この様子を、図5のD0_1~Dn_1、D0_5~Dn_5に示した。ここで、Di_1は図1において左のP/S変換回路の第i1ビット目の出力データであり、Di_5は図1において右のP/S変換回路の第i1ビット目の出力データである。ソースライン反転駆動を行なう場合の、制御信号SVrの入力信号を図5のSVrs、SVrsbに示す。ここで、SVrsbはSVrs入力時の次フレーム期間での制御信号SVrを示し、SVrsの反転信号である。この結果、各画素に書き込まれる極性は図12aのようになる。図5のSVrs、SVrsbは、図2のそれらより周期が長くなっていることが分かる。また、ドット反転駆動を行なう場合の制御信号SVrの入力方法を図5のSVrd、SVrdbに示す。ここでも、SVrdbはSVrd入力時の次フレーム期間での制御信号SVrを示し、SVrdの反転信号である。この結果、各画素に書き込まれる極性は図12bのようになる。図5のSVrd、SVrdbは図2のそれらより周期が長いことが分かる。また、図5のSVrs、SVrsbに比べてもSVrd、SVrdbの周期が一番長いことが分かる。以上、本実施形態により、1つのD/A変換回路で4本のソース信号線を駆動する場合であっても、ソースライン反転駆動方法やドット反転駆動方法を行ない、さらに階調電源線を選択する制御信号の周期を長くすることが可能となる。なお、本実施形態では、1つのD/A変換回路で4本のソース信号線を駆動する場合を例に挙げているが、本発明はこれに限定されるものではなく、4本以上の偶数本のソース信号線を1つのD/A変換回路で駆動する場合にも適用され得る。なお、2本のソース信号線を1つのD/A変換回路で駆動する場合、本実施形態は実施形態1と同等になる。実施形態4本実施形態では、回路構成は実施形態2と同じであるが、信号の入力方法を変えることで、階調電源線の接続切り替えスイッチを制御する制御信号の周期を同等かそれ以上に長くする方法を示す。この時の図3に対する動作タイミングを図6に示す。実施形態2と同じように1ゲート信号線選択期間を3つに分割し、第1番目の期間にSS1をHiレベルにしsw1をオンし、第2番目の期間にSS3をHiレベルにしsw3をオンし、第3番目の期間にSS2をHiレベルにしsw2をオンする動作を示す。なお、各P/S変換回路の各ビットデータの出力は、上記の選択信号SS1~SS3と同期させ、ゲート信号線選択期間を3分割し、その第1番目の期間には第ソース信号線のデータを出力し、第2番目の期間には第ソース信号線のデータを出力し、第3番目の期間には第ソース信号線のデータを出力するようにP/S変換回路に入力される選択信号SSにより制御する。こうすることで、各ソース信号線に対応したデジタル映像信号が適切なソース信号線の書き込みに反映される。この様子を、図6のD0_1~Dn_1、D0_4~Dn_4に示した。ここで、Di_1は図3において左のP/S変換回路の第i1ビット目の出力データであり、Di_4は図3において右のP/S変換回路の第i1ビット目の出力データである。ソースライン反転駆動を行なう場合の、制御信号SVrの入力信号を図6のSVrs、SVrsbに示す。ここで、SVrsbはSVrs入力時の次フレーム期間での制御信号SVrを示し、SVrsの反転信号である。この結果、各画素に書き込まれる極性は図12aのようになる。図6のSVrs、SVrsbは、図4のそれらと同じ周期になっていることが分かる。また、ドット反転駆動を行なう場合の制御信号SVrの入力方法を図6のSVrd、SVrdbに示す。ここでも、SVrdbはSVrd入力時の次フレーム期間での制御信号SVrを示し、SVrdの反転信号である。この結果、各画素に書き込まれる極性は図12bのようになる。図6のSVrd、SVrdbは図4のそれらより周期が長いことが分かる。また、図6のSVrs、SVrsbに比べてもSVrd、SVrdbの周期が一番長いことが分かる。以上、本実施形態により、1つのD/A変換回路で3本のソース信号線を駆動する場合であっても、ソースライン反転駆動方法やドット反転駆動方法を行ない、さらに階調電源線を選択する制御信号の周期を実施形態2と同等かそれ以上に長くすることが可能となる。なお、本実施形態では、1つのD/A変換回路で3本のソース信号線を駆動する場合を例に挙げているが、本発明はこれに限定されるものではなく、3本以上の奇数本のソース信号線を1つのD/A変換回路で駆動する場合にも適用され得る。なお、5本以上のソース信号線を1つのD/A変換回路で駆動する場合であれば本実施形態により、ソースライン反転駆動における階調電源線を選択する制御信号の周期を実施形態2よりも長くすることができる。実施形態5本実施形態では、実施形態1とは異なり1系統の階調電源線がD/A変換回路に供給され、その階調電源線の電源電圧の極性を反転させることによりソースライン反転やドット反転駆動を可能とするある一つの方法について説明する。本実施形態では、1つのD/A変換回路で4本のソース信号線を駆動しn1ビットnは0以上の整数のデジタル映像信号入力に対応する場合を例にとって説明する。図7には本実施形態の概略回路図が示されている。図7では、図1と同様、シフトレジスタ部、ラッチ1回路部、ラッチ2回路部は省略した。パラレル/シリアル変換回路P/S変換回路は、ラッチ2回路のパラレルな出力データD04k1~Dn4k1、D04k2~Dn4k2、D04k3~Dn4k3、D04k4~Dn4k4kは0以上の整数を各ビットでまとめシリアルデータに変換する。ソース線選択回路は4つのスイッチsw1、sw2、sw3、sw4から成り、sw1がオンすると第4k1番目のソース信号線がD/A変換回路の出力と接続され、sw2がオンすると第4k2番目のソース信号線がD/A変換回路の出力と接続され、sw3がオンすると第4k3番目のソース信号線がD/A変換回路の出力と接続され、sw4がオンすると第4k4番目のソース信号線がD/A変換回路の出力と接続される。SS1~SS4はそれぞれsw1~sw4のオンオフを制御する選択信号である。図7の信号動作タイミングを図8に示す。1ゲート信号線選択期間を4つに分割し、第1番目の期間にSS1をHiレベルにしsw1をオンし、第2番目の期間にSS2をHiレベルにしsw2をオンし、第3番目の期間にSS3をHiレベルにしsw3をオンし、第4番目の期間にSS4をHiレベルにしsw4をオンする動作を示す。なお、各P/S変換回路の各ビットデータの出力は、上記の選択信号SS1~SS4と同期させ、ゲート信号線選択期間を4分割し、その第1番目の期間には第4k1ソース信号線のデータを出力し、第2番目の期間には第4k2ソース信号線のデータを出力し、第3番目の期間には第4k3ソース信号線のデータを出力し、第4番目の期間には第4k4ソース信号線のデータを出力するようにP/S変換回路に入力される選択信号により制御する。こうすることで、各ソース信号線に対応したデジタル映像信号が適切なソース信号線の書き込みに反映される。この様子を、図8のD0_1~Dn_1、D0_5~Dn_5に示した。ここで、Di_1は図7において左のP/S変換回路の第i1ビット目の出力データであり、Di_5は図7において右のP/S変換回路の第i1ビット目の出力データである。つぎに、D/A変換回路へ接続される階調電源線Vrefの電源電圧の入力方法によって、ソースライン反転やドット反転駆動が可能であることを示す。ソースライン反転駆動を行なう場合の、階調電源線Vrefの電源電圧の入力方法を図8のVrefs、Vrefsbに示す。図中は、プラス極性出力用電圧を階調電源線に供給することを示し、-はマイナス極性出力用電圧を階調電源線に供給することを示す。また、VrefsbはVrefs入力時の次フレーム期間での階調電源線Vrefの電源電圧の入力方法を示し、Vrefsとは反転関係にある。この結果、各画素に書き込まれる極性は図12aのようになる。また、ドット反転駆動を行なう場合の、階調電源線Vrefの電源電圧の入力方法を図8のVrefd、Vrefdbに示す。ここでも、VrefdbはVrefd入力時の次フレーム期間での階調電源線Vrefの電源電圧の入力方法を示し、Vrefdとは反転関係にある。この結果、各画素に書き込まれる極性は図12bのようになる。以上、本実施形態により、1つのD/A変換回路で複数のソース信号線を駆動する場合に、ソースライン反転駆動方法やドット反転駆動方法を行なうことが可能となる。なお、本実施形態では、1つのD/A変換回路で4本のソース信号線を駆動する場合を例に挙げているが、本発明はこれに限定されるものではなく、2本、4本、といった偶数本のソース信号線を1つのD/A変換回路で駆動する場合にも適用され得る。実施形態6本実施形態では、回路構成は実施形態5と同じであるが、階調電源線の電源電圧の入力方法を変えることで、階調電源線の電源電圧の極性が反転する周期を長くする方法を示す。この時の図7に対する動作タイミングを図9に示す。実施形態5と同じように1ゲート信号線選択期間を4つに分割し、第1番目の期間にSS1をHiレベルにしsw1をオンし、第2番目の期間にSS3をHiレベルにしsw3をオンし、第3番目の期間にSS2をHiレベルにしsw2をオンし、第4番目の期間にSS4をHiレベルにしsw4をオンする動作を示す。なお、各P/S変換回路の各ビットデータの出力は、上記の選択信号SS1~SS4と同期させ、ゲート信号線選択期間を4分割し、その第1番目の期間には第4k1ソース信号線のデータを出力し、第2番目の期間には第4k3ソース信号線のデータを出力し、第3番目の期間には第4k2ソース信号線のデータを出力し、第4番目の期間には第4k4ソース信号線のデータを出力するようにP/S変換回路に入力される選択信号により制御する。こうすることで、各ソース信号線に対応したデジタル映像信号が適切なソース信号線の書き込みに反映される。この様子を、図9のD0_1~Dn_1、D0_5~Dn_5に示した。ここで、Di_1は図7において左のP/S変換回路の第i1ビット目の出力データであり、Di_5は図7において右のP/S変換回路の第i1ビット目の出力データである。つぎに、D/A変換回路への階調電源線Vrefの電源電圧の入力方法によって、ソースライン反転やドット反転駆動が可能であり、その電源電圧の極性が反転する周期を実施形態5より長くできることを示す。ソースライン反転駆動を行なう場合の、階調電源線Vrefの電源電圧の入力方法を図9のVrefs、Vrefsbに示す。図中は、プラス極性出力用電圧を階調電源線に供給することを示し、-はマイナス極性出力用電圧を階調電源線に供給することを示す。また、VrefsbはVrefs入力時の次フレーム期間での階調電源線Vrefの電源電圧の入力方法を示し、Vrefsとは反転関係にある。この結果、各画素に書き込まれる極性は図12aのようになる。図9のVrefs、Vrefsbは、図8のそれらより極性を反転する周期が長くなっていることが分かる。また、ドット反転駆動を行なう場合の、階調電源線Vrefの電源電圧の入力方法を図9のVrefd、Vrefdbに示す。ここでも、VrefdbはVrefd入力時の次フレーム期間での階調電源線Vrefの電源電圧の入力方法を示し、Vrefdとは反転関係にある。この結果、各画素に書き込まれる極性は図12bのようになる。図9のVrefd、Vrefdbは図8のそれらより電源電圧の極性の反転する周期が長いことが分かる。また、図8のVrefs、Vrefsbに比べてもVrefd、Vrefdbの周期が一番長いことが分かる。以上、本実施形態により、1つのD/A変換回路で複数のソース信号線を駆動する場合に、ソースライン反転駆動方法やドット反転駆動方法を行ない、さらに階調電源線の電源電圧の極性が反転する周期を長くすることが可能となる。なお、本実施形態では、1つのD/A変換回路で4本のソース信号線を駆動する場合を例に挙げているが、本発明はこれに限定されるものではなく、4本以上の偶数本のソース信号線を1つのD/A変換回路で駆動する場合にも適用され得る。なお、2本のソース信号線を1つのD/A変換回路で駆動する場合、本実施形態は実施形態5と同等になる。実施形態7本実施形態では、実施形態1と同様に極性の異なる出力をD/A変換回路から得るために独立な2系統の階調電源線がソース信号線駆動回路に供給されるが、各D/A変換回路が駆動するソース信号線を奇数番目か或いは偶数番目かを区別し、奇数番目のソース信号線を駆動する各D/A変換回路には第1系統の階調電源線を接続し、偶数番目のソース信号線を駆動する各D/A変換回路には第2系統の階調電源線を接続し、さらに階調電源線の極性を変えることによりソースライン反転やドット反転駆動を可能とするある一つの方法について説明する。本実施形態では、1つのD/A変換回路で2本のソース信号線を駆動しn1ビットnは0以上の整数のデジタル映像信号入力に対応する場合を例にとって説明する。図10には本実施形態の概略回路図が示されている。図10では、図1と同様、シフトレジスタ部、ラッチ1回路部、ラッチ2回路部は省略した。パラレル/シリアル変換回路P/S変換回路は、ラッチ2回路のパラレルな出力データD04k1~Dn4k1、D04k3~Dn4k3、或いはD04k2~Dn4k2、D04k4~Dn4k4kは0以上の整数を各ビットでまとめシリアルデータに変換する。ここで、各パラレル/シリアル変換回路に入力されるデジタル映像信号は、奇数番目のソース信号線、或いは偶数番目のソース信号線のどちらか一方である。これを反映して、各D/A変換回路に入力されるデジタル映像信号も奇数番目のソース信号線、或いは偶数番目のソース信号線のどちらか一方である。奇数番目のソース信号線のデジタル映像信号が入力される各D/A変換回路には、第1系統の階調電源線Vref1が接続され、偶数番目のソース信号線のデジタル映像信号が入力される各D/A変換回路には第2系統の階調電源線Vref2が接続される。ソース線選択回路は2つのスイッチsw1、sw2から成り、sw1がオンすると第4k1番目と第4k2番目のソース信号線が各D/A変換回路の出力と接続され、sw2がオンすると第4k3番目と第4k4番目のソース信号線が各D/A変換回路の出力と接続される。SS1~SS2はそれぞれsw1~sw2のオンオフを制御する選択信号である。図10の信号動作タイミングを図11に示す。1ゲート信号線選択期間を2つに分割し、第1番目の期間にSS1をHiレベルにしsw1をオンし、第2番目の期間にSS2をHiレベルにしsw2をオンする動作を示す。なお、各P/S変換回路の各ビットデータの出力は、上記の選択信号SS1~SS2と同期させ、ゲート信号線選択期間を2分割し、その第1番目の期間には第ソース信号線或いは第ソース信号線のデータを出力し、第2番目の期間には第ソース信号線或いは第ソース信号線のデータを出力するようにP/S変換回路に入力される選択信号により制御する。こうすることで、各ソース信号線に対応したデジタル映像信号が適切なソース信号線の書き込みに反映される。この様子を、図11のD0_1~Dn_1、D0_2~Dn_2に示した。ここで、Di_1は図10において左のP/S変換回路の第i1ビット目の出力データであり、Di_2は図10において右のP/S変換回路の第i1ビット目の出力データである。ソースライン反転駆動を行なう場合の、第1系統の階調電源線Vref1および第2系統の階調電源線Vref2の電源電圧の入力方法を図11のVref1s、Vref2sおよびVref1sb、Vref2sbに示す。図中はプラス極性出力用電圧を該当階調電源線に供給することを示し、-はマイナス極性出力用電圧を該当階調電源線に供給することを示す。また、Vref1sbはVref1s入力時の次フレーム期間での第1系統の階調電源線Vref1の電源電圧の入力方法を示し、Vref1sとは反転関係にある。同様に、Vref2sbはVref2s入力時の次フレーム期間での第2系統の階調電源線Vref2の電源電圧の入力方法を示し、Vref2sとは反転関係にある。この結果、各画素に書き込まれる極性は図12aのようになる。また、ドット反転駆動を行なう場合の、第1系統の階調電源線Vref1および第2系統の階調電源線Vref2の電源電圧の入力方法を図11のVref1d、Vref2dおよびVref1db、Vref2dbに示す。また、Vref1dbはVref1d入力時の次フレーム期間での第1系統の階調電源線Vref1の電源電圧の入力方法を示し、Vref1dとは反転関係にある。同様に、Vref2dbはVref2d入力時の次フレーム期間での第2系統の階調電源線Vref2の電源電圧の入力方法を示し、Vref2dとは反転関係にある。この結果、各画素に書き込まれる極性は図12bのようになる。以上、本実施形態により、1つのD/A変換回路で2本のソース信号線を駆動する場合に、ソースライン反転駆動方法やドット反転駆動方法を行なうことが可能となる。なお、本実施形態では、1つのD/A変換回路で2本のソース信号線を駆動する場合を例に挙げているが、本発明はこれに限定されるものではなく、任意の本数のソース信号線を1つのD/A変換回路で駆動する場合にも適用され得る。以上、全ての実施形態では、パラレル/シリアル変換回路P/S変換回路を用いていたが、本発明はこの有無に限定されない。すなわち、本発明はD/A変換回路に1水平書き込み期間、複数のソース信号線のデジタル映像信号をシリアル入力するいかなる方法に対しても適用され得る。ここで、本発明の実施例について、図面を参照しながら説明する。ただし、本発明は、以下の実施例に限定されるわけではない。本実施例では、実施形態1の具体的な実施例としてアクティブマトリクス型液晶表示装置を例にとって説明する。アクティブマトリクス型液晶表示装置は図40に示したように、ソース信号線駆動回路101と、ゲート信号線駆動回路102と、マトリクス状に配置された画素アレイ部103から構成されている。実施形態1に対応するソース信号線駆動回路の回路構成例を図13に示す。また、説明の便宜上、入力デジタル映像信号は3ビットとし、1つのD/A変換回路で4本のソース信号線を駆動する場合について説明する。図13を参照する。シフトレジスタ部は、フリップフロップ回路FF、NAND回路、およびインバータを有し、クロック信号CLK、前記クロック信号CLKの反転クロック信号CLKbおよびスタートパルスSPが入力される。図14Aに示すように、フリップフロップ回路FFはクロックドインバータ、インバータで構成されている。スタートパルスSPが入力されると、クロック信号CLK、CLKbに同期してサンプリングパルスが順次シフトしていく。記憶回路であるラッチ1部とラッチ2部は、基本ラッチ回路LATから構成されている。基本ラッチ回路を図14Bに示す。基本ラッチ回路LATはクロックドインバータとインバータで構成されている。ラッチ1部へは3ビットのデジタル映像信号D0、D1、D2が入力され、シフトレジスタ部からのサンプリングパルスによって、デジタル映像信号をラッチする。ラッチ2部は、水平帰線期間に入力されるラッチパルスLPによって、ラッチ1部に保持されていたデジタル映像信号を一斉にラッチすると同時に下流の回路に情報を伝達する。この時、ラッチ2部には1水平書き込み期間データが保持される。なお、図14AおよびBにおいて、各クロックドインバータのPチャネル型クロック入力端子の接続が省略されているが、実際はNチャネル型クロック入力端子に入力されているクロック信号の反転信号が入力される。また、本実施例ではフリップフロップ回路FFと基本ラッチ回路LATは同じ回路構成をしているが、異なる回路構成であってもよい。パラレル/シリアル変換回路図13ではP/S変換回路Aとしたへは、3ビットデータ×44本のソース信号線分のラッチ2部に記憶されているデジタル映像信号と、選択信号SS1~SS4が外部から入力される。図15Aに示すように、P/S変換回路AはNAND回路から構成されている。図17に、第1~第4ソース信号線SL1~SL4に関わるP/S変換回路Aに注目した信号動作タイミングを示す。1ゲート信号線選択期間を4つに分割し、第1番目の期間にSS1をHiレベルにし、第1ソース信号線SL1のデジタル映像信号をD/A変換回路に出力する。第2番目の期間は、SS2をHiレベルにし、第2ソース信号線SL2のデジタル映像信号をD/A変換回路に出力する。第3番目の期間は、SS3をHiレベルにし、第3ソース信号線SL3のデジタル映像信号をD/A変換回路に出力する。最後の第4期間は、SS4をHiレベルにし、第4ソース信号線SL4のデジタル映像信号をD/A変換回路に出力する。この様子を、図17のD0_1、D1_1、D2_1に示した。ここで、Di_1は、今注目している第1~第4ソース信号線SL1~SL4に関わるP/S変換回路Aの第i1ビット目の出力データである。また、前述したようにDisgは第s列第g行の画素に対する第i1番目のビットデータを示している。同様な動作は他のソース信号線SL5~SL8、SL9~SL12、に関わるP/S変換回路Aでも並行に行われる。D/A変換回路の回路構成例を図16に示す。図16は抵抗ストリング型のD/A変換回路であり、ある電圧範囲の出力を得るためには2本の階調電源線を供給する必要がある。図16では、これらをVref_L、Vref_Hと示した。これらの階調電源電圧を抵抗で分割し、3ビットの入力デジタル映像信号に対応した電圧値を出力する。実施形態1に従い、独立な2系統の階調電源線をソース信号線駆動回路に供給するので全部で4本の階調電源線が必要となる。図13では、これらを第1系統についてはVref1_L、Vref1_H、第2系統についてはVref2_L、Vref2_Hと示した。上記の2系統の階調電源線とD/A変換回路との接続切り替えをする接続切り替えスイッチSWの回路構成例を図14Cに示す。図13の接続例であれば、制御信号SVrがHiの時は第1系統の階調電源線Vref1_L、Vref1_HをD/A変換回路と接続し、SVrがLoの時は第2系統の階調電源線Vref2_L、Vref2_HをD/A変換回路と接続する。D/A変換回路の出力は、ソース線選択回路Aを経由して適切なソース信号線に接続される。ソース線選択回路Aの回路構成例を図15Bに示す。ソース線選択回路Aは4つのトランスファゲートスイッチからなり、各ゲートへ選択信号SS1~SS4とそれらの反転信号が入力される。図17の信号動作タイミングに従えば、1ゲート信号線選択期間を4つに分割した、第1番目の期間にはスイッチsw1をオンし第1ソース信号線SL1へD/A変換回路の出力を書きこむ。第2番目の期間にはスイッチsw2をオンし第2ソース信号線SL2へD/A変換回路の出力を書きこむ。次の、第3番目の期間にはスイッチsw3をオンし第3ソース信号線SL3へD/A変換回路の出力を書きこむ。最後の第4番目の期間にスイッチsw4をオンし第4ソース信号線SL4へD/A変換回路の出力を書きこむ。このような書き込みは他のソース信号線に対しても並行しておこなわれる。そして、各ソース信号線に書き込まれたデータは、ゲート信号線駆動回路と画素TFTとの働きにより順次各画素に書き込まれることになる。ソースライン反転駆動を行なう場合の、制御信号SVrの入力例を図17のSVrsとSVrsbに示す。ここで、SVrsbは、SVrs入力時の次フレーム期間での制御信号SVrを示し、SVrsの反転信号でもある。あるフレーム期間中においては、1ゲート信号線選択期間を4つに分割した、第1番目と第3番目の期間は制御信号SVrをHiにし第1系統の階調電源線とD/A変換回路とを接続し、第2番目と4番目の期間は制御信号SVrをLoにし第2系統の階調電源線とD/A変換回路とを接続する。図17のSVrs次のフレーム期間中においては、1ゲート信号線選択期間を4つに分割した、第1番目と第3番目の期間は制御信号SVrをLoにし第2系統の階調電源線とD/A変換回路とを接続し、第2番目と4番目の期間は制御信号SVrをHiにし第1系統の階調電源線とD/A変換回路とを接続する。図17のSVrsb本実施例では、第1系統の階調電源線Vref1_L、Vref1_Hの電圧値をそれぞれ1V、5Vとし、第2系統の階調電源線Vref2_L、Vref2_Hの電圧値をそれぞれ-1V、-5Vとする。これは、D/A変換回路が第1系統の階調電源線と接続すればプラス極性の出力をし、第2系統の階調電源線と接続すればマイナス極性の出力をすることを意味する。以上の方法により、図12Aで示されるソースライン反転駆動が可能となる。また、ドット反転駆動を行なう場合の、制御信号SVrの入力例を図17のSVrdとSVrdbに示す。ここで、SVrdbは、SVrd入力時の次フレーム期間での制御信号SVrを示し、SVrdの反転信号でもある。また、あるゲート信号線選択期間の制御信号SVrは、直前のゲート信号線選択期間の制御信号を反転したものである。このようにして、図12Bで示されるドット反転駆動が可能となる。なお、本実施例においてP/S変換回路Aとソース線選択回路Aに入力される選択信号SS1~SS4は同一であったが、それぞれ別系統としてもよい。また、本実施例においてソース信号線駆動回路に供給される回路駆動電源は1系統を仮定したが、2系統以上とし必要な部分にレベルシフタ回路を挿入してもよい。本実施例では、実施形態2の具体的な実施例としてアクティブマトリクス型液晶表示装置を例にとって説明する。また、以下では実施例1と同様にソース信号線駆動回路に焦点を当て説明する。実施形態2に対応するソース信号線駆動回路の回路構成例を図18に示す。また、説明の便宜上、入力デジタル映像信号は3ビットとし、1つのD/A変換回路で3本のソース信号線を駆動する場合について説明する。図18を参照する。シフトレジスタ部、ラッチ1部、ラッチ2部は実施例1と同じである。パラレル/シリアル変換回路図18ではP/S変換回路Bとしたへは、3ビットデータ×33本のソース信号線分のラッチ2部に記憶されているデジタル映像信号と、選択信号SS1~SS3が外部から入力される。図23Aに示すように、P/S変換回路BはNAND回路から構成されている。図19に、第1~第3ソース信号線SL1~SL3に関わるP/S変換回路Bに注目した信号動作タイミングを示す。1ゲート信号線選択期間を3つに分割し、第1番目の期間にSS1をHiレベルにし、第1ソース信号線SL1のデジタル映像信号をD/A変換回路に出力する。第2番目の期間は、SS2をHiレベルにし、第2ソース信号線SL2のデジタル映像信号をD/A変換回路に出力する。最後の第3番目の期間は、SS3をHiレベルにし、第3ソース信号線SL3のデジタル映像信号をD/A変換回路に出力する。この様子を、図19のD0_1、D1_1、D2_1に示した。ここで、Di_1は、今注目している第1~第3ソース信号線SL1~SL3に関わるP/S変換回路Bの第i1ビット目の出力データである。また、前述したようにDisgは第s列第g行の画素に対する第i1番目のビットデータを示している。同様な動作は他のソース信号線SL4~SL6、SL7~SL9、に関わるP/S変換回路Bでも並行に行われる。D/A変換回路は実施例1と同じ図16で示すものとする。実施形態2においても、独立な2系統の階調電源線をソース信号線駆動回路に供給するので全部で4本の階調電源線が必要となる。図18でも、これらを第1系統についてはVref1_L、Vref1_H、第2系統についてはVref2_L、Vref2_Hと示した。上記の2系統の階調電源線とD/A変換回路との接続切り替えをおこなう接続切り替えスイッチSWの回路構成も実施例1と同じであり、図14Cに示される。ただし、階調電源線との接続方法が異なる。すなわち、隣り合う接続切り替えスイッチSWは、第1系統と第2系統の階調電源線との接続が交互に入れ替わっている。図18の接続例であれば、第1~第3ソース信号線SL1~SL3に関わる接続切り替えスイッチSWは、制御信号SVrがHiの時は第1系統の階調電源線Vref1_L、Vref1_HをD/A変換回路と接続し、制御信号SVrがLoの時は第2系統の階調電源線Vref2_L、Vref2_HをD/A変換回路と接続する。一方、隣の第4~第6ソース信号線SL4~SL6に関わる接続切り替えスイッチSWは、制御信号SVrがHiの時は第2系統の階調電源線Vref2_L、Vref2_HをD/A変換回路と接続し、制御信号SVrがLoの時は第1系統の階調電源線Vref1_L、Vref1_HをD/A変換回路と接続する。D/A変換回路の出力は、ソース線選択回路Bを経由して適切なソース信号線に接続される。ソース線選択回路Bの回路構成例を図23Bに示す。ソース線選択回路Bは3つのトランスファゲートスイッチからなり、各ゲートへ選択信号SS1~SS3とそれらの反転信号が入力される。図19の信号動作タイミングに従えば、1ゲート信号線選択期間を3つに分割した、第1番目の期間にはスイッチsw1をオンし第1ソース信号線SL1へD/A変換回路の出力を書きこむ。第2番目の期間にはスイッチsw2をオンし第2ソース信号線SL2へD/A変換回路の出力を書きこむ。最後の、第3番目の期間にはスイッチsw3をオンし第3ソース信号線SL3へD/A変換回路の出力を書きこむ。このような書き込みは他のソース信号線に対しても並行しておこなわれる。そして、各ソース信号線に書き込まれたデータは、ゲート信号線駆動回路と画素TFTとの働きにより順次各画素に書き込まれることになる。ソースライン反転駆動を行なう場合の、制御信号SVrの入力例を図19のSVrsとSVrsbに示す。ここで、SVrsbは、SVrs入力時の次フレーム期間での制御信号SVrを示し、SVrsの反転信号でもある。あるフレーム期間中において、1ゲート信号線選択期間を3つに分割した、第1番目と第3番目の期間は制御信号SVrをHiにし、第1~第3ソース信号線SL1~SL3、第7~第9ソース信号線SL7~SL9に関わる接続切り替えスイッチSWは、第1系統の階調電源線と該当するD/A変換回路とを接続し、第4~第6ソース信号線SL4~SL6、第10~第12ソース信号線SL10~SL12に関わる接続切り替えスイッチSWは、第2系統の階調電源線と該当するD/A変換回路とを接続する。逆に、1ゲート信号線選択期間を3つに分割した、第2番目の期間は制御信号SVrをLoにし、第1~第3ソース信号線SL1~SL3、第7~第9ソース信号線SL7~SL9に関わる接続切り替えスイッチSWは、第2系統の階調電源線と該当するD/A変換回路とを接続し、第4~第6ソース信号線SL4~SL6、第10~第12ソース信号線SL10~SL12に関わる接続切り替えスイッチSWは、第1系統の階調電源線と該当するD/A変換回路とを接続する。図19のSVrs次のフレーム期間中においては、1ゲート信号線選択期間を3つに分割した、第1番目と第3番目の期間は制御信号SVrをLoにし、第1~第3ソース信号線SL1~SL3、第7~第9ソース信号線SL7~SL9に関わる接続切り替えスイッチSWは、第2系統の階調電源線と該当するD/A変換回路とを接続し、第4~第6ソース信号線SL4~SL6、第10~第12ソース信号線SL10~SL12に関わる接続切り替えスイッチSWは、第1系統の階調電源線と該当するD/A変換回路とを接続する。逆に、1ゲート信号線選択期間を3つに分割した、第2番目の期間は制御信号SVrをHiにし、第1~第3ソース信号線SL1~SL3、第7~第9ソース信号線SL7~SL9に関わる接続切り替えスイッチSWは、第1系統の階調電源線と該当するD/A変換回路とを接続し、第4~第6ソース信号線SL4~SL6、第10~第12ソース信号線SL10~SL12に関わる接続切り替えスイッチSWは、第2系統の階調電源線と該当するD/A変換回路とを接続する。図19のSVrsb本実施例では、実施例1と同様に第1系統の階調電源線Vref1_L、Vref1_Hの電圧値をそれぞれ1V、5Vとし、第2系統の階調電源線Vref2_L、Vref2_Hの電圧値をそれぞれ-1V、-5Vとする。これにより、D/A変換回路が第1系統の階調電源線と接続すればプラス極性の出力をし、第2系統の階調電源線と接続すればマイナス極性の出力をすることになる。以上の方法により、図12Aで示されるソースライン反転駆動が可能となる。また、ドット反転駆動を行なう場合の、制御信号SVrの入力例を図19のSVrdとSVrdbに示す。ここで、SVrdbは、SVrd入力時の次フレーム期間での制御信号SVrを示し、SVrdの反転信号でもある。また、あるゲート信号線選択期間の制御信号は、直前のゲート信号線選択期間の制御信号を反転したものである。こうすることで、図12Bで示されるドット反転駆動が可能となる。なお、本実施例においてもP/S変換回路Bとソース線選択回路Bに入力される選択信号SS1~SS3は同一であったが、それぞれ別系統としてもよい。また、本実施例においてもソース信号線駆動回路に供給される回路駆動電源は1系統を仮定したが、2系統以上とし必要な部分にレベルシフタ回路を挿入してもよい。本実施例では、実施形態3の具体的な実施例としてアクティブマトリクス型液晶表示装置を例にとり簡単に説明する。実施形態3に対応するソース信号線駆動回路の回路構成例は実施例1と同じであり図13で示される。実施例1と異なるのは、選択信号SS1~SS4と制御信号SVrの入力方法である。図5で示したような選択信号SS1~SS4を入力し、制御信号SVrは、ソースライン反転駆動をおこなう場合はSVrs、SVrsb、ドット反転駆動をおこなう場合はSVrd、SVrdbで示されるように入力すればよい。本実施例では、実施形態4の具体的な実施例としてアクティブマトリクス型液晶表示装置を例にとり簡単に説明する。実施形態4に対応するソース信号線駆動回路の回路構成例は実施例2と同じであり図18で示される。実施例2と異なるのは、選択信号SS1~SS3と制御信号SVrの入力方法である。図6で示したような選択信号SS1~SS3を入力し、制御信号SVrは、ソースライン反転駆動をおこなう場合はSVrs、SVrsb、ドット反転駆動をおこなう場合はSVrd、SVrdbで示されるように入力すればよい。本実施例では、実施形態6の具体的な実施例としてアクティブマトリクス型液晶表示装置を例にとって説明する。また、以下においても実施例1~4と同様にソース信号線駆動回路に焦点を当て説明する。実施形態6に対応するソース信号線駆動回路の回路構成例を図20に示す。また、説明の便宜上、入力デジタル映像信号は3ビットとし、1つのD/A変換回路で4本のソース信号線を駆動する場合について説明する。図20を参照する。シフトレジスタ部、ラッチ1部、ラッチ2部は実施例1~4と同じである。パラレル/シリアル変換回路AP/S変換回路Aへは、3ビットデータ×44本のソース信号線分のラッチ2部に記憶されているデジタル映像信号と、選択信号SS1~SS4が外部から入力される。図15Aに示すように、P/S変換回路はNAND回路から構成されている。これは、実施例1で用いたものと同じ回路である。図21に、第1~第4ソース信号線SL1~SL4を駆動する部分に注目して信号動作タイミングを示す。1ゲート信号線選択期間を4つに分割し、第1番目の期間にSS1をHiレベルにし、第1ソース信号線SL1のデジタル映像信号をD/A変換回路に出力する。第2番目の期間は、SS3をHiレベルにし、第3ソース信号線SL3のデジタル映像信号をD/A変換回路に出力する。第3番目の期間は、SS2をHiレベルにし、第2ソース信号線SL2のデジタル映像信号をD/A変換回路に出力する。最後の第4番目の期間は、SS4をHiレベルにし、第4ソース信号線SL4のデジタル映像信号をD/A変換回路に出力する。この様子を、図21のD0_1、D1_1、D2_1に示した。ここで、Di_1は、今注目している第1~第4ソース信号線SL1~SL4に関わるP/S変換回路Aの第i1ビット目の出力データである。また、前述したようにDisgは第s列第g行の画素に対する第i1番目のビットデータを示している。同様な動作は他のソース信号線SL5~SL8、SL9~SL12、に関わるP/S変換回路Aでも並行に行われる。D/A変換回路は図16で示した実施例1~4と同じものとする。D/A変換回路へは、1系統の階調電源線Vref_L、Vref_Hの2本と、P/S変換回路Aから3ビットのデジタル映像信号が入力される。D/A変換回路の出力は、ソース線選択回路Aを経由して適切なソース信号線に接続される。ソース線選択回路Aの回路構成例を図15Bに示す。これも実施例1で用いたものと同じ回路ある。ソース線選択回路Aは4つのトランスファゲートスイッチからなり、各ゲートへ選択信号SS1~SS4とそれらの反転信号が入力される。図21の信号動作タイミングに従えば、1ゲート信号線選択期間を4つに分割した、第1番目の期間にはスイッチsw1をオンし第1ソース信号線SL1へD/A変換回路の出力を書きこむ。第2番目の期間にはスイッチsw3をオンし第3ソース信号線SL3へD/A変換回路の出力を書きこむ。次の、第3番目の期間にはスイッチsw2をオンし第2ソース信号線SL2へD/A変換回路の出力を書きこむ。最後の第4番目の期間にスイッチsw4をオンし第4ソース信号線SL4へD/A変換回路の出力を書きこむ。このような書き込みは他のソース信号線に対しても並行しておこなわれる。そして、各ソース信号線に書き込まれたデータは、ゲート信号線駆動回路と画素TFTとの働きにより順次各画素に書き込まれることになる。ソースライン反転駆動を行なう場合の、階調電源線Vref_L、Vref_Hの2本の電源電圧の入力例を図21AとBに示す。ここで図21Bは、図21Aで示す階調電源線入力時の次フレーム期間での階調電源線Vref_L、Vref_Hの電源電圧を示し、図21Aとは反転関係にある。なお、本実施例では、階調電源線の電圧値として、Vref_Lは-1、1Vをとり、Vref_Hは-5、5Vをとるものとした。階調電源線の電圧値の組み合わせが{Vref_L=-1V、Vref_H=-5V}の時は、D/A変換回路の出力は-1V~-5Vのマイナス極性であり、{Vref_L=1V、Vref_H=5V}の時は、D/A変換回路の出力は1V~5Vのプラス極性をとることになる。実施例1~4と異なり、階調電源線の電源電圧の極性が1水平書き込み期間内で反転する。以上の方法により、図12Aで示されるソースライン反転駆動が可能となる。また、ドット反転駆動を行なう場合の、階調電源線線Vref_L、Vref_Hの2本の電源電圧の入力例も図21CとDに示す。図21Dは、図21Cで示す階調電源線入力時の次フレーム期間での階調電源線Vref_L、Vref_Hの電源電圧を示し、図21Cとは反転関係にある。こうすることで、図12Bで示されるドット反転駆動が可能となる。なお、本実施例においてもP/S変換回路Aとソース線選択回路Aに入力される選択信号SS1~SS4は同一であったが、それぞれ別系統としてもよい。また、本実施例においてソース信号線駆動回路に供給される回路駆動電源は1系統を仮定したが、2系統以上とし必要な部分にレベルシフタ回路を挿入してもよい。本実施例では、実施形態5の具体的な実施例としてアクティブマトリクス型液晶表示装置を例にとり簡単に説明する。実施形態5に対応するソース信号線駆動回路の回路構成例は実施例5と同じであり図20で示される。実施例5と異なるのは、選択信号SS1~SS4と階調電源線Vref_L、Vref_Hの電源電圧の入力方法である。図8で示したような選択信号SS1~SS4を入力し、階調電源線Vref_L、Vref_Hは、ソースライン反転駆動をおこなう場合はVrefs、Vrefsb、ドット反転駆動をおこなう場合はVrefd、Vrefdbで示される極性になるように入力すればよい。この場合、階調電源線の電源電圧の極性を反転する周期が実施例5で示されるものより短くなる。本実施例では、実施形態7の具体的な実施例としてアクティブマトリクス型液晶表示装置を例にとって説明する。また、以下においても実施例1~6と同様にソース信号線駆動回路に焦点を当て説明する。実施形態7に対応するソース信号線駆動回路の回路構成例を図22に示す。また、説明の便宜上、入力デジタル映像信号は3ビットとし、1つのD/A変換回路で2本のソース信号線を駆動する場合について説明する。図22を参照する。シフトレジスタ部、ラッチ1部、ラッチ2部は実施例1~6と同じである。パラレル/シリアル変換回路図22ではP/S変換回路Cとしたへは、3ビットデータ×22本のソース信号線分のラッチ2部に記憶されているデジタル映像信号と、選択信号SS1、SS2が外部から入力される。ここで、ラッチ2部から入力されるデジタル映像信号は第2、第3ソース信号線に関するデータ、第6、第7ソース信号線に関するデータ、一般に第4k2、第4k3ソース信号線に関するデータkは0以上の整数が入れ替わってP/S変換回路Cに入力される。これにより、各P/S変換回路Cは、奇数番目のソース信号線、或いは偶数番目のソース信号線に関するデータ情報のみを各D/A変換回路に出力することになる。これを反映して、各D/A変換回路は、奇数番目、或いは偶数番目のどちらか一方のソース信号線を駆動する。そのため、図22で示されるように、ソース線選択回路の出力のうち、上述したP/S変換回路Cに入力する際にデータを入れ替えたものに関してもう一度入れ替えて、適切なソース信号線にデータを書き込めるようにする。なお、P/S変換回路Cは、図23Cに示すようにNAND回路から構成されている。図24に、第1~第4ソース信号線SL1~SL4を駆動する部分に注目して信号動作タイミングを示す。この4本のソース信号線を駆動する部分には、図22で示すように、P/S変換回路C、D/A変換回路、ソース線選択回路Cがそれぞれ2つ存在する。これらを区別するために以下では、一方を左側のP/S変換回路C、他方を右側のP/S変換回路C、などと記す。左側のといえば、図22中で最も左に位置する該当する回路である。1ゲート信号線選択期間を2つに分割した、第1番目の期間においては、SS1をHiレベルにし、左側のP/S変換回路Cは第1ソース信号線SL1のデジタル映像信号を左側のD/A変換回路に出力する。この時、右側のP/S変換回路Cは第2ソース信号線SL2のデジタル映像信号を右側のD/A変換回路に出力する。第2番目の期間においては、SS2をHiレベルにし、左側のP/S変換回路Cは第3ソース信号線SL3のデジタル映像信号を左側のD/A変換回路に出力する。この時、右側のP/S変換回路Cは第4ソース信号線SL4のデジタル映像信号を右側のD/A変換回路に出力する。左側のP/S変換回路Cの出力を図24のD0_1、D1_1、D2_1に、右側のP/S変換回路Cの出力を図24のD0_2、D1_2、D2_2に示した。前述したようにDisgは第s列第g行の画素に対する第i1番目のビットデータを示している。同様な動作は他のソース信号線SL5~SL8、SL9~SL12、に関わるP/S変換回路Cでも並行に行われる。D/A変換回路は図16で示されている実施例1~6と同じものを用いる。図22に示すように、奇数番目のソース信号線を駆動するD/A変換回路は、第1系統の階調電源線であるVref1_LとVref1_Hが接続され、偶数番目のソース信号線を駆動するD/A変換回路は、第2系統の階調電源線であるVref2_LとVref2_Hが接続される。D/A変換回路の出力は、ソース線選択回路Cを経由して適切なソース信号線に接続される。ソース線選択回路Cの回路構成例を図23Dに示す。ソース線選択回路Cは2つのトランスファゲートスイッチからなり、各ゲートへ選択信号SS1、SS2とそれらの反転信号が入力される。図24の信号動作タイミングに従えば、1ゲート信号線選択期間を2つに分割した、第1番目の期間にはスイッチsw1をオンし、左側のソース線選択回路Cは第1ソース信号線SL1へ左側のD/A変換回路の出力を書きこむ。この時、右側のソース線選択回路Cは第2ソース信号線SL2へ右側のD/A変換回路の出力を書きこむ。1ゲート信号線選択期間を2つに分割した、第2番目の期間にはスイッチsw2をオンし、左側のソース線選択回路Cは第3ソース信号線SL3へ左側のD/A変換回路の出力を書きこむ。この時、右側のソース線選択回路Cは第4ソース信号線SL4へ右側のD/A変換回路の出力を書きこむ。このような書き込みは他のソース信号線に対しても並行しておこなわれる。ソースライン反転駆動を行なう場合の、階調電源線Vref1_L、Vref1_H、Vref2_L、Vref2_Hの4本の電源電圧の入力例を図24AとBに示す。ここで図24Bは、図24Aで示す階調電源線入力時の次フレーム期間での階調電源線Vref1_L、Vref1_H、Vref2_L、Vref2_Hの電源電圧を示し、図24Aとは反転関係にある。なお、本実施例では、階調電源線の電圧値として、Vref1_LとVref2_Lは-1、1Vをとり、Vref1_HとVref2_Hは-5、5Vをとるものとした。階調電源線の電圧値の組み合わせが{Vrefx_L=-1V、Vrefx_H=-5Vx=1または2}の時は、D/A変換回路の出力は-1V~-5Vのマイナス極性であり、{Vrefx_L=1V、Vrefx_H=5Vx=1または2}の時は、D/A変換回路の出力は1V~5Vのプラス極性をとることになる。実施例1~6と異なり、ソースライン反転の場合、階調電源線の電源電圧の極性は1フレーム期間中一定である。以上の方法により、図12Aで示されるソースライン反転駆動が可能となる。また、ドット反転駆動を行なう場合の、階調電源線Vref1_L、Vref1_H、Vref2_L、Vref2_Hの4本の電源電圧の入力例を図24CとDに示す。図24Dは、図24Cで示す階調電源線入力時の次フレーム期間での階調電源線Vref1_L、Vref1_H、Vref2_L、Vref2_Hの電源電圧を示し、図24Cとは反転関係にある。1ゲート信号線選択期間ごとに階調電源線の電源電圧の極性反転が行われている。こうすることで、図12Bで示されるドット反転駆動が可能となる。なお、本実施例においてもP/S変換回路Cとソース線選択回路Cに入力される選択信号SS1、SS2は同一であったが、それぞれ別系統としてもよい。また、本実施例においてもソース信号線駆動回路に供給される回路駆動電源は1系統を仮定したが、2系統以上とし必要な部分にレベルシフタ回路を挿入してもよい。本実施例では、実施例1~7で説明したアクティブマトリクス型液晶表示装置の作成方法例として、画素部のスイッチング素子である画素TFTと、画素部の周辺に設けられる駆動回路ソース信号線駆動回路、ゲート信号線駆動回路等のTFTを同一基板上に作製する方法について工程に従って詳細に説明する。但し、説明を簡単にするために、駆動回路部としてはその基本構成回路であるCMOS回路を、画素TFT部としてはnチャネル型TFTとを図示することにする。図25Aにおいて、基板アクティブマトリクス基板6001には低アルカリガラス基板や石英基板を用いることができる。本実施例では低アルカリガラス基板を用いた。この場合、ガラス歪み点よりも10~20°C程度低い温度であらかじめ熱処理しておいても良い。この基板6001のTFTを形成する表面には、基板6001からの不純物拡散を防ぐために、酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜などの下地膜6002を形成する。例えば、プラズマCVD法でSiH4、NH3、N2Oから作製される酸化窒化シリコン膜を100nm、同様にSiH4、N2Oから作製される酸化窒化シリコン膜を200nmの厚さに積層形成する。次に、20~150nm好ましくは30~80nmの厚さで非晶質構造を有する半導体膜6003aを、プラズマCVD法やスパッタ法などの公知の方法で形成する。本実施例では、プラズマCVD法で非晶質シリコン膜を54nmの厚さに形成した。非晶質構造を有する半導体膜としては、非晶質半導体膜や微結晶半導体膜があり、非晶質シリコンゲルマニウム膜などの非晶質構造を有する化合物半導体膜を適用しても良い。また、下地膜6002と非晶質シリコン膜6003aとは同じ成膜法で形成することが可能であるので、両者を連続形成しても良い。その場合、下地膜を形成した後、一旦大気雰囲気に晒さないことでその表面の汚染を防ぐことが可能となり、作製するTFTの特性バラツキやしきい値電圧の変動を低減させることができる図25A。そして、公知の結晶化技術を使用して非晶質シリコン膜6003aから結晶質シリコン膜6003bを形成する。例えば、レーザー結晶化法や熱結晶化法固相成長法を適用すれば良いが、ここでは、特開平7-130652号公報で開示された技術に従って、触媒元素を用いる結晶化法で結晶質シリコン膜6003bを形成した。結晶化の工程に先立って、非晶質シリコン膜の含有水素量にもよるが、400~500°Cで1時間程度の熱処理をおこない、含有水素量を5atom以下にしてから結晶化させることが望ましい。非晶質シリコン膜を結晶化させると原子の再配列が起こり緻密化するので、作製される結晶質シリコン膜の厚さは当初の非晶質シリコン膜の厚さ本実施例では54nmよりも1~15程度減少する図25B。そして、結晶質シリコン膜6003bを島状にパターンニングして、島状半導体層6004~6007を形成する。その後、プラズマCVD法またはスパッタ法により50~150nmの厚さの酸化シリコン膜によるマスク層6008を形成する。図25C。そしてレジストマスク6009を設け、nチャネル型TFTを形成することとなる島状半導体層6005~6007の全面に1×1016~5×1017atoms/cm3程度の濃度でp型を付与する不純物元素としてボロンBを添加する。このボロンBの添加は、しきい値電圧を制御する目的でなされる。ボロンBの添加はイオンドープ法で実施しても良いし、非晶質シリコン膜を成膜するときに同時に添加しておくこともできる。ここでのボロンB添加は必ずしも必要ではない図25D。その後、レジストマスク6009を除去する。駆動回路のnチャネル型TFTのLDD領域を形成するために、n型を付与する不純物元素を島状半導体層6010~6012に選択的に添加する。そのため、あらかじめレジストマスク6013~6016を形成する。n型を付与する不純物元素としては、リンPや砒素Asを用いれば良く、ここではリンPを添加すべく、フォスフィンPH3を用いたイオンドープ法を適用した。形成された不純物領域6017、6018のリンP濃度は2×1016~5×1019atoms/cm3の範囲とすれば良い。本明細書中では、ここで形成された不純物領域6017~6019に含まれるn型を付与する不純物元素の濃度をnと表す。また、不純物領域6019は、画素部の保持容量を形成するための半導体層であり、この領域にも同じ濃度でリンPを添加する図26A。その後、レジストマスク6013~6016を除去する。次に、マスク層6008をフッ酸などにより除去した後、図25Dと図26Aで添加した不純物元素を活性化させる工程を行なう。活性化は、500~600°Cの窒素雰囲気中で1~4時間の熱処理や、レーザー活性化の方法により行なうことができる。また、両者を併用しておこなっても良い。本実施例では、レーザー活性化の方法を用いる。レーザー光にはKrFエキシマレーザー光波長248nmを用いる。本実施例では、レーザー光の形状を線状ビームに加工して用い、発振周波数5~50Hz、エネルギー密度100~500mJ/cm2として線状ビームのオーバーラップ割合を80~98で走査することによって島状半導体層が形成された基板全面を処理する。尚、レーザー光の照射条件には何ら限定される事項はなく適宣決定することができる。そして、ゲート絶縁膜6020をプラズマCVD法またはスパッタ法を用いて10~150nmの厚さでシリコンを含む絶縁膜で形成する。例えば、120nmの厚さで酸化窒化シリコン膜を形成する。ゲート絶縁膜には、他のシリコンを含む絶縁膜を単層または積層構造として用いても良い。図26B次に、ゲート電極を形成するために第1の導電層を成膜する。この第1の導電層は単層で形成しても良いが、必要に応じて二層あるいは三層といった積層構造としても良い。本実施例では、導電性の窒化物金属膜から成る導電層A6021と金属膜から成る導電層B6022とを積層させた。導電層B6022はタンタルTa、チタンTi、モリブデンMo、タングステンWから選ばれた元素、または前記元素を主成分とする合金か、前記元素を組み合わせた合金膜代表的にはMo-W合金膜、Mo-Ta合金膜で形成すれば良く、導電層A6021は窒化タンタルTaN、窒化タングステンWN、窒化チタンTiN膜、窒化モリブデンMoNで形成する。また、導電層A6021は代替材料として、タングステンシリサイド、チタンシリサイド、モリブデンシリサイドを適用しても良い。導電層Bは低抵抗化を図るために含有する不純物濃度を低減させると良く、特に酸素濃度に関しては30ppm以下とすると良い。例えば、タングステンWは酸素濃度を30ppm以下とすることで20μΩcm以下の比抵抗値を実現することができる。導電層A6021は10~50nm好ましくは20~30nmとし、導電層B6022は200~400nm好ましくは250~350nmとすれば良い。本実施例では、導電層A6021に30nmの厚さの窒化タンタル膜を、導電層B6022には350nmのTa膜を用い、いずれもスパッタ法で形成した。このスパッタ法による成膜では、スパッタ用のガスのArに適量のXeやKrを加えておくと、形成する膜の内部応力を緩和して膜の剥離を防止することができる。尚、図示しないが、導電層A6021の下に2~20nm程度の厚さでリンPをドープしたシリコン膜を形成しておくことは有効である。これにより、その上に形成される導電膜の密着性向上と酸化防止を図ると同時に、導電層Aまたは導電層Bが微量に含有するアルカリ金属元素がゲート絶縁膜6020に拡散するのを防ぐことができる図26C。次に、レジストマスク6023~6027を形成し、導電層A6021と導電層B6022とを一括でエッチングしてゲート電極6028~6031と容量配線6032を形成する。ゲート電極6028~6031と容量配線6032は、導電層Aから成る6028a~6032aと、導電層Bから成る6028b~6032bとが一体として形成されている。この時、駆動回路を構成するTFTのゲート電極6028~6030は不純物領域6017、6018の一部と、ゲート絶縁膜6020を介して重なるように形成する図26D。次いで、駆動回路のpチャネル型TFTのソース領域およびドレイン領域を形成するために、p型を付与する不純物元素を添加する工程を行なう。ここでは、ゲート電極6028をマスクとして、自己整合的に不純物領域を形成する。このとき、nチャネル型TFTが形成される領域はレジストマスク6033で被覆しておく。そして、ジボランB2H6を用いたイオンドープ法で不純物領域6034を形成した。この領域のボロンB濃度は3×1020~3×1021atoms/cm3となるようにする。その後、レジストマスク6033を除去する。本明細書中では、ここで形成された不純物領域6034に含まれるp型を付与する不純物元素の濃度をpと表す図27A。次に、nチャネル型TFTにおいて、ソース領域またはドレイン領域として機能する不純物領域の形成を行った。レジストのマスク6035~6037を形成し、n型を付与する不純物元素を添加して不純物領域6038~6042を形成した。これは、フォスフィンPH3を用いたイオンドープ法でおこない、この領域のリンP濃度を1×1020~1×1021atoms/cm3とした。本明細書中では、ここで形成された不純物領域6038~6042に含まれるn型を付与する不純物元素の濃度をnと表す図27B。不純物領域6039~6042には、既に前工程で添加されたリンPまたはボロンBが含まれているが、それに比して十分に高い濃度でリンPが添加されるので、前工程で添加されたリンPまたはボロンBの影響は考えなくても良い。また、不純物領域6038に添加されたリンP濃度は図27Aで添加されたボロンB濃度の1/2~1/3なのでp型の導電性が確保され、TFTの特性に何ら影響を与えることはなかった。レジストマスク6035~6037を除去した後、画素部のnチャネル型TFTのLDD領域を形成するためのn型を付与する不純物添加の工程を行った。ここではゲート電極6031をマスクとして自己整合的にn型を付与する不純物元素をイオンドープ法で添加した。添加するリンPの濃度は1×1016~5×1018atoms/cm3であり、図26Aおよび図27Aと図27Bで添加する不純物元素の濃度よりも低濃度で添加することで、実質的には不純物領域6043、6044のみが形成される。本明細書中では、この不純物領域6043、6044に含まれるn型を付与する不純物元素の濃度をnと表す。図27Cその後、それぞれの濃度で添加されたn型またはp型を付与する不純物元素を活性化するために熱処理工程を行なう。この工程はファーネスアニール法、レーザーアニール法、またはラピッドサーマルアニール法RTA法で行なうことができる。ここではファーネスアニール法で活性化工程を行った。熱処理は酸素濃度が1ppm以下、好ましくは0.1ppm以下の窒素雰囲気中で400~800°C、代表的には500~600°Cで行なうものであり、本実施例では500°Cで4時間の熱処理を行った。また、基板6001に石英基板のような耐熱性を有するものを使用した場合には、800°Cで1時間の熱処理としても良く、不純物元素の活性化と、該不純物元素が添加された不純物領域とチャネル形成領域との接合を良好に形成することができる。なお、上述のゲート電極であるTaのピーリングを防止するために層間膜を形成した場合には、この効果は得られない場合がある。この熱処理において、ゲート電極6028~6031と容量配線6032を形成する金属膜6028b~6032bは、表面から5~80nmの厚さで導電層C6028c~6032cが形成される。例えば、導電層B6028b~6032bがタングステンWの場合には窒化タングステンWNが形成され、タンタルTaの場合には窒化タンタルTaNを形成することができる。また、導電層C6028c~6032cは、窒素またはアンモニアなどを用いた窒素を含むプラズマ雰囲気にゲート電極6028~6031及び容量配線6032を晒しても同様に形成することができる。さらに、3~100の水素を含む雰囲気中で、300~450°Cで1~12時間の熱処理をおこない、島状半導体層を水素化する工程を行った。この工程は熱的に励起された水素により半導体層のダングリングボンドを終端する工程である。水素化の他の手段として、プラズマ水素化プラズマにより励起された水素、プラズマ化した水素を用いるをおこなっても良い。島状半導体層が、非晶質シリコン膜から触媒元素を用いる結晶化の方法で作製された場合、島状半導体層中には微量の触媒元素が残留した。勿論、そのような状態でもTFTを完成させることが可能であるが、残留する触媒元素を少なくともチャネル形成領域から除去する方がより好ましかった。この触媒元素を除去する手段の一つにリンPによるゲッタリング作用を利用する手段があった。ゲッタリングに必要なリンPの濃度は図27Bで形成した不純物領域nと同程度であり、ここで実施される活性化工程の熱処理により、nチャネル型TFTおよびpチャネル型TFTのチャネル形成領域から触媒元素をゲッタリングすることができた図27D。活性化および水素化の工程が終了したら、ゲート配線ゲート信号線とする第2の導電膜を形成する。この第2の導電膜は低抵抗材料であるアルミニウムAlや銅Cuを主成分とする導電層Dと、にチタンTiやタンタルTa、タングステンW、モリブデンMoから成る導電層Eとで形成すると良い。本実施例では、チタンTiを0.1~2重量含むアルミニウムAl膜を導電層D6045とし、チタンTi膜を導電層E6046として形成した。導電層D6045は200~400nm好ましくは250~350nmとすれば良く、導電層E6046は50~200好ましくは100~150nmで形成すれば良い。図28Aそして、ゲート電極に接続するゲート配線ゲート信号線を形成するために導電層E6046と導電層D6045とをエッチング処理して、ゲート配線ゲート信号線6047、6048と容量配線6049を形成した。エッチング処理は最初にSiCl4とCl2とBCl3との混合ガスを用いたドライエッチング法で導電層Eの表面から導電層Dの途中まで除去し、その後リン酸系のエッチング溶液によるウエットエッチングで導電層Dを除去することにより、下地との選択加工性を保ってゲート配線ゲート信号線を形成することができた。第1の層間絶縁膜6050は500~1500nmの厚さで酸化シリコン膜または酸化窒化シリコン膜で形成され、その後、それぞれの島状半導体層に形成されたソース領域またはドレイン領域に達するコンタクトホールを形成し、ソース配線ソース信号線6051~6054と、ドレイン配線6055~6058を形成する。図示していないが、本実施例ではこの電極を、Ti膜を100nm、Tiを含むアルミニウム膜300nm、Ti膜150nmをスパッタ法で連続して形成した3層構造の積層膜とした。次に、パッシベーション膜6059として、窒化シリコン膜、酸化シリコン膜、または窒化酸化シリコン膜を50~500nm代表的には100~300nmの厚さで形成する。この状態で水素化処理を行なうとTFTの特性向上に対して好ましい結果が得られた。例えば、3~100の水素を含む雰囲気中で、300~450°Cで1~12時間の熱処理を行なうと良く、あるいはプラズマ水素化法を用いても同様の効果が得られた。なお、ここで後に画素電極とドレイン配線を接続するためのコンタクトホールを形成する位置において、パッシベーション膜6059に開口部を形成しておいても良い。図28Cその後、有機樹脂からなる第2の層間絶縁膜6060を1.0~1.5μmの厚さに形成する。有機樹脂としては、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、BCBベンゾシクロブテン等を使用することができる。ここでは、基板に塗布後、熱重合するタイプのポリイミドを用い、300°Cで焼成して形成した。そして、第2の層間絶縁膜6060にドレイン配線6058に達するコンタクトホールを形成し、画素電極6061、6062を形成する。画素電極は、透過型液晶表示装置とする場合には透明導電膜を用いれば良く、反射型の液晶表示装置とする場合には金属膜を用いれば良い。本実施例では透過型の液晶表示装置とするために、酸化インジウムスズITO膜を100nmの厚さにスパッタ法で形成した。図29こうして同一基板上に、駆動回路のTFTと画素部の画素TFTとを有した基板を完成させることができた。駆動回路にはpチャネル型TFT6101、第1のnチャネル型TFT6102、第2のnチャネル型TFT6103、画素部には画素TFT6104、保持容量6105が形成した。本明細書では便宜上このような基板をアクティブマトリクス基板と呼ぶ。駆動回路のpチャネル型TFT6101には、島状半導体層6004にチャネル形成領域6106、ソース領域6107a、6107b、ドレイン領域6108a,6108bを有している。第1のnチャネル型TFT6102には、島状半導体層6005にチャネル形成領域6109、ゲート電極6029と重なるLDD領域6110以降、このようなLDD領域をLovと記す、ソース領域6111、ドレイン領域6112を有している。このLov領域のチャネル長方向の長さは0.5~3.0μm、好ましくは1.0~1.5μmとした。第2のnチャネル型TFT6103には、島状半導体層6006にチャネル形成領域6113、LDD領域6114,6115、ソース領域6116、ドレイン領域6117を有している。このLDD領域はLov領域とゲート電極6030と重ならないLDD領域以降、このようなLDD領域をLoffと記すとが形成され、このLoff領域のチャネル長方向の長さは0.3~2.0μm、好ましくは0.5~1.5μmである。画素TFT6104には、島状半導体層6007にチャネル形成領域6118、6119、Loff領域6120~6123、ソースまたはドレイン領域6124~6126を有している。Loff領域のチャネル長方向の長さは0.5~3.0μm、好ましくは1.5~2.5μmである。さらに、容量配線6032、6049と、ゲート絶縁膜と同じ材料から成る絶縁膜と、画素TFT6104のドレイン領域6126に接続し、n型を付与する不純物元素が添加された半導体層6127とから保持容量6105が形成されている。図29では画素TFT6104をダブルゲート構造としたが、シングルゲート構造でも良いし、複数のゲート電極を設けたマルチゲート構造としても差し支えない。以上のように本実施例では、画素TFTおよび駆動回路が要求する仕様に応じて各回路を構成するTFTの構造を最適化し、画像表示装置の動作性能と信頼性を向上させることを可能とすることができる。次に、上記の工程によって作製されたアクティブマトリクス基板をもとに、透過型液晶表示装置を作製する工程を説明する。図30を参照する。図29の状態のアクティブマトリクス基板に配向膜6201を形成する。本実施例では、配向膜6201にはポリイミドを用いた。次に、対向基板を用意する。対向基板は、ガラス基板6202、遮光膜6203、透明導電膜からなる対向電極6204、配向膜6205とで構成される。なお、本実施例では、配向膜には、液晶分子が基板に対して平行に配向するようなポリイミド膜を用いた。なお、配向膜形成後、ラビング処理を施すことにより、液晶分子がある一定のプレチルト角を持って平行配向するようにした。次に、上記の工程を経たアクティブマトリクス基板と対向基板とを公知のセル組み工程によって、シール材やスペーサ共に図示せずなどを介して貼り合わせる。その後、両基板の間に液晶6206を注入し、封止剤図示せずによって完全に封止する。よって、図30に示すような透過型液晶表示装置が完成する。なお、上記の行程により作成されるTFTはトップゲート構造であるが、ボトムゲート構造のTFTやその他の構造のTFTに対しても本発明は適用され得る。また、上記の行程により作成される表示装置は透過型の液晶表示装置であるが、本発明は反射型の液晶表示装置に対しても適用され得る。また、液晶材料の代わりに発光材料を用いた自発光型の表示装置である発光装置に対しても本発明は適用され得る。本実施例では、実施例1~7で説明したアクティブマトリクス型液晶表示装置の代わりに発光装置に適用した場合の作製例について説明する。図31Aは本発明を適用した発光装置の上面図であり、図31Bは図31Aに示したA-A‘で切断した発光装置の断面図である。図31Aにおいて、4010は基板、4011は画素部、4012はソース信号線駆動回路、4013はゲート信号線駆動回路であり、それぞれの駆動回路は配線4014~4016を経てFPC4017に至り、外部機器へと接続される。このとき、少なくとも画素部、好ましくは駆動回路及び画素部を囲むようにしてカバー材4600、シーリング材ハウジング材ともいう4100、密封材第2のシーリング材4101が設けられている。また、図31Bに示すように、基板4010、下地膜4021の上に駆動回路用TFT但し、ここではnチャネル型TFTとpチャネル型TFTを組み合わせたCMOS回路を図示している。4022及び画素部用TFT4023但し、ここでは発光素子への電流を制御するTFTだけ図示している。が形成されている。これらのTFTは公知の構造トップゲート構造またはボトムゲート構造を用いれば良い。公知の作製方法を用いて駆動回路用TFT4022、画素部用TFT4023が完成したら、樹脂材料でなる層間絶縁膜平坦化膜4026の上に画素部用TFT4023のドレインと電気的に接続する透明導電膜でなる画素電極4027を形成する。透明導電膜としては、酸化インジウムと酸化スズとの化合物ITOと呼ばれるまたは酸化インジウムと酸化亜鉛との化合物を用いることができる。そして、画素電極4027を形成したら、絶縁膜4028を形成し、画素電極4027上に開口部を形成する。次に、発光層4029を形成する。発光層4029は公知の発光材料正孔注入層、正孔輸送層、発光層、電子輸送層または電子注入層を自由に組み合わせて積層構造または単層構造とすれば良い。どのような構造とするかは公知の技術を用いれば良い。また、発光材料には低分子系材料と高分子系ポリマー系材料がある。低分子系材料を用いる場合は蒸着法を用いるが、高分子系材料を用いる場合には、スピンコート法、印刷法またはインクジェット法等の簡易な方法を用いることが可能である。本実施例では、シャドーマスクを用いて蒸着法により発光層を形成する。シャドーマスクを用いて画素毎に波長の異なる発光が可能な発光層赤色発光層、緑色発光層及び青色発光層を形成することで、カラー表示が可能となる。その他にも、色変換層CCMとカラーフィルターを組み合わせた方式、白色発光層とカラーフィルターを組み合わせた方式があるがいずれの方法を用いても良い。勿論、単色発光の発光装置とすることもできる。発光層4029を形成したら、その上に陰極4030を形成する。陰極4030と発光層4029の界面に存在する水分や酸素は極力排除しておくことが望ましい。従って、真空中で発光層4029と陰極4030を連続成膜するか、発光層4029を不活性雰囲気で形成し、大気解放しないで陰極4030を形成するといった工夫が必要である。本実施例ではマルチチャンバー方式クラスターツール方式の成膜装置を用いることで上述のような成膜を可能とする。なお、本実施例では陰極4030として、LiFフッ化リチウム膜とAlアルミニウム膜の積層構造を用いる。具体的には発光層4029上に蒸着法で1nm厚のLiFフッ化リチウム膜を形成し、その上に300nm厚のアルミニウム膜を形成する。勿論、公知の陰極材料であるMgAg電極を用いても良い。そして陰極4030は4031で示される領域において配線4016に接続される。配線4016は陰極4030に所定の電圧を与えるための電源供給線であり、導電性ペースト材料4032を介してFPC4017に接続される。4031に示された領域において陰極4030と配線4016とを電気的に接続するために、層間絶縁膜4026及び絶縁膜4028にコンタクトホールを形成する必要がある。これらは層間絶縁膜4026のエッチング時画素電極用コンタクトホールの形成時や絶縁膜4028のエッチング時発光層形成前の開口部の形成時に形成しておけば良い。また、絶縁膜4028をエッチングする際に、層間絶縁膜4026まで一括でエッチングしても良い。この場合、層間絶縁膜4026と絶縁膜4028が同じ樹脂材料であれば、コンタクトホールの形状を良好なものとすることができる。このようにして形成された発光素子の表面を覆って、パッシベーション膜4603、充填材4604、カバー材4600が形成される。さらに、発光素子部を囲むようにして、カバー材4600と基板4010の内側にシーリング材4100が設けられ、さらにシーリング材4100の外側には密封材第2のシーリング材4101が形成される。このとき、この充填材4604は、カバー材4600を接着するための接着剤としても機能する。充填材4604としては、PVCポリビニルクロライド、エポキシ樹脂、シリコーン樹脂、PVBポリビニルブチラルまたはEVAエチレンビニルアセテートを用いることができる。この充填材4604の内部に乾燥剤を設けておくと、吸湿効果を保持できるので好ましい。また、充填材4604の中にスペーサーを含有させてもよい。このとき、スペーサーをBaOなどからなる粒状物質とし、スペーサー自体に吸湿性をもたせてもよい。スペーサーを設けた場合、パッシベーション膜4603はスペーサー圧を緩和することができる。また、パッシベーション膜とは別に、スペーサー圧を緩和する樹脂膜などを設けてもよい。また、カバー材4600としては、ガラス板、アルミニウム板、ステンレス板、FRPFiberglass-ReinforcedPlastics板、PVFポリビニルフルオライドフィルム、マイラーフィルム、ポリエステルフィルムまたはアクリルフィルムを用いることができる。なお、充填材4604としてPVBやEVAを用いる場合、数十μmのアルミニウムホイルをPVFフィルムやマイラーフィルムで挟んだ構造のシートを用いることが好ましい。但し、発光素子からの発光方向光の放射方向によっては、カバー材4600が透光性を有する必要がある。また、配線4016はシーリング材4100および密封材4101と基板4010との隙間を通ってFPC4017に電気的に接続される。なお、ここでは配線4016について説明したが、他の配線4014、4015も同様にしてシーリング材4100および密封材4101の下を通ってFPC4017に電気的に接続される。なお本実施例では、充填材4604を設けてからカバー材4600を接着し、充填材4604の側面露呈面を覆うようにシーリング材4100を取り付けているが、カバー材4600及びシーリング材4100を取り付けてから、充填材4604を設けても良い。この場合、基板4010、カバー材4600及びシーリング材4100で形成されている空隙に通じる充填材の注入口を設ける。そして前記空隙を真空状態102Torr以下にし、充填材の入っている水槽に注入口を浸してから、空隙の外の気圧を空隙の中の気圧よりも高くして、充填材を空隙の中に充填する。本実施例では、本発明を用いて実施例9とは異なる形態の発光装置を作製した例について、図32A、32Bを用いて説明する。図31A、31Bと同じ番号のものは同じ部分を指しているので説明は省略する。図32Aは本実施例の発光装置の上面図であり、図32AをAAで切断した断面図を図32Bに示す。実施例9に従って、発光素子の表面を覆ってパッシベーション膜4603までを形成する。さらに、発光素子を覆うようにして充填材4604を設ける。この充填材4604は、カバー材4600を接着するための接着剤としても機能する。充填材4604としては、PVCポリビニルクロライド、エポキシ樹脂、シリコーン樹脂、PVBポリビニルブチラルまたはEVAエチレンビニルアセテートを用いることができる。この充填材4604の内部に乾燥剤を設けておくと、吸湿効果を保持できるので好ましい。また、充填材4604の中にスペーサーを含有させてもよい。このとき、スペーサーをBaOなどからなる粒状物質とし、スペーサー自体に吸湿性をもたせてもよい。スペーサーを設けた場合、パッシベーション膜4603はスペーサー圧を緩和することができる。また、パッシベーション膜とは別に、スペーサー圧を緩和する樹脂膜などを設けてもよい。また、カバー材4600としては、ガラス板、アルミニウム板、ステンレス板、FRPFiberglass-ReinforcedPlastics板、PVFポリビニルフルオライドフィルム、マイラーフィルム、ポリエステルフィルムまたはアクリルフィルムを用いることができる。なお、充填材4604としてPVBやEVAを用いる場合、数十μmのアルミニウムホイルをPVFフィルムやマイラーフィルムで挟んだ構造のシートを用いることが好ましい。但し、発光素子からの発光方向光の放射方向によっては、カバー材4600が透光性を有する必要がある。次に、充填材4604を用いてカバー材4600を接着した後、充填材4604の側面露呈面を覆うようにフレーム材4601を取り付ける。フレーム材4601はシーリング材接着剤として機能する4602によって接着される。このとき、シーリング材4602としては、光硬化性樹脂を用いるのが好ましいが、発光層の耐熱性が許せば熱硬化性樹脂を用いても良い。なお、シーリング材4602はできるだけ水分や酸素を透過しない材料であることが望ましい。また、シーリング材4602の内部に乾燥剤を添加してあっても良い。また、配線4016はシーリング材4602と基板4010との隙間を通ってFPC4017に電気的に接続される。なお、ここでは配線4016について説明したが、他の配線4014、4015も同様にしてシーリング材4602の下を通ってFPC4017に電気的に接続される。なお本実施例では、充填材4604を設けてからカバー材4600を接着し、充填材4604の側面露呈面を覆うようにフレーム材4601を取り付けているが、カバー材4600及びフレーム材4601を取り付けてから、充填材4604を設けても良い。この場合、基板4010、カバー材4600及びフレーム材4601で形成されている空隙に通じる充填材の注入口を設ける。そして前記空隙を真空状態102Torr以下にし、充填材の入っている水槽に注入口を浸してから、空隙の外の気圧を空隙の中の気圧よりも高くして、充填材を空隙の中に充填する。ここで発光装置における画素部のさらに詳細な断面構造を図33に、上面構造を図34Aに、回路図を図34Bに示す。図33、図34A及び図34Bでは共通の符号を用いるので互いに参照すれば良い。図33において、基板4501上に設けられたスイッチング用TFT4502は公知の方法で形成されたnチャネル型TFTを用いる。本実施例ではダブルゲート構造としているが、構造及び作製プロセスに大きな違いはないので説明は省略する。但し、ダブルゲート構造とすることで実質的に二つのTFTが直列された構造となり、オフ電流値を低減することができるという利点がある。なお、本実施例ではダブルゲート構造としているが、シングルゲート構造でも構わないし、トリプルゲート構造やそれ以上のゲート本数を持つマルチゲート構造でも構わない。また、公知の方法で形成されたpチャネル型TFTを用いて形成しても構わない。また、電流制御用TFT4503は公知の方法で形成されたnチャネル型TFTを用いる。スイッチング用TFT4502のソース配線ソース信号線は34である。そして、スイッチング用TFT4502のドレイン配線である35は配線36によって電流制御用TFTのゲート電極37に電気的に接続されている。また、38で示される配線は、スイッチング用TFT4502のゲート電極39a、39bを電気的に接続するゲート配線ゲート信号線である。電流制御用TFT4503は発光素子を流れる電流量を制御する素子であるため、多くの電流が流れ、熱による劣化やホットキャリアによる劣化の危険性が高い素子でもある。そのため、電流制御用TFT4503のドレイン側に、ゲート絶縁膜を介してゲート電極に重なるようにLDD領域を設ける構造は極めて有効である。また、本実施例では電流制御用TFT4503をシングルゲート構造で図示しているが、複数のTFTを直列につなげたマルチゲート構造としても良い。さらに、複数のTFTを並列につなげて実質的にチャネル形成領域を複数に分割し、熱の放射を高い効率で行えるようにした構造としても良い。このような構造は熱による劣化対策として有効である。また、図34Aに示すように、電流制御用TFT4503のゲート電極37となる配線36は4504で示される領域で絶縁膜を介して、電流制御用TFT4503のドレイン配線40と電気的に接続された電源供給線4506と重なる。このとき、4504で示される領域ではコンデンサが形成され、電流制御用TFT4503のゲート電極37にかかる電圧を保持するための保持容量として機能する。保持容量4504は、電源供給線4506と電気的に接続された半導体膜4507、ゲート絶縁膜と同一層の絶縁膜図示せず及び配線36との間で形成される。また、配線36、第1層間絶縁膜と同一の層図示せず及び電源供給線4506で形成される容量も保持容量として用いることが可能である。なお、電流制御用TFTのドレインは電源供給線電源線4506に接続され、常に一定の電圧が加えられている。スイッチング用TFT4502及び電流制御用TFT4503の上には第1パッシベーション膜41が設けられ、その上に樹脂絶縁膜でなる平坦化膜42が形成される。平坦化膜42を用いてTFTによる段差を平坦化することは非常に重要である。後に形成される発光層は非常に薄いため、段差が存在することによって発光不良を起こす場合がある。従って、発光層をできるだけ平坦面に形成しうるように画素電極を形成する前に平坦化しておくことが望ましい。また、43は反射性の高い導電膜でなる画素電極発光素子の陰極であり、電流制御用TFT4503のドレインに電気的に接続される。画素電極43としてはアルミニウム合金膜、銅合金膜または銀合金膜など低抵抗な導電膜またはそれらの積層膜を用いることが好ましい。勿論、他の導電膜との積層構造としても良い。また、絶縁膜好ましくは樹脂で形成されたバンク44a、44bにより形成された溝画素に相当するの中に発光層45が形成される。なお図34Aでは、保持容量4504の位置を明確にするために一部バンクを省略しており、バンク44a、44bしか図示していないが、電源供給線4506とソース配線ソース信号線34を一部覆うように電源供給線4506とソース配線ソース信号線34の間に設けられている。また、ここでは二画素しか図示していないが、R赤、G緑、B青の各色に対応した発光層を作り分けても良い。発光層とする有機発光材料としてはπ共役ポリマー系材料を用いる。代表的なポリマー系材料としては、ポリパラフェニレンビニレンPPV系、ポリビニルカルバゾールPVK系、ポリフルオレン系などが挙げられる。なお、PPV系有機発光材料としては様々な型のものがあるが、例えばHShenkHBeckerOGelsenEKlugeWKreuderandHSpreitzerPolymersforLightEmittingDiodesEuroDisplayProceedings1999p3337や特開平10-92576号公報に記載されたような材料を用いれば良い。具体的な発光層としては、赤色に発光する発光層にはシアノポリフェニレンビニレン、緑色に発光する発光層にはポリフェニレンビニレン、青色に発光する発光層にはポリフェニレンビニレン若しくはポリアルキルフェニレンを用いれば良い。膜厚は30~150nm好ましくは40~100nmとすれば良い。但し、以上の例は発光層として用いることのできる有機発光材料の一例であって、これに限定する必要はまったくない。発光層、電荷輸送層または電荷注入層を自由に組み合わせて発光層発光及びそのためのキャリアの移動を行わせるための層を形成すれば良い。例えば、本実施例ではポリマー系材料を発光層として用いる例を示したが、低分子系有機発光材料を用いても良い。また、電荷輸送層や電荷注入層として炭化珪素等の無機材料を用いることも可能である。これらの有機発光材料や無機材料は公知の材料を用いることができる。本実施例では発光層45の上にPEDOTポリチオフェンまたはPAniポリアニリンでなる正孔注入層46を設けた積層構造の発光層としている。そして、正孔注入層46の上には透明導電膜でなる陽極47が設けられる。本実施例の場合、発光層45で生成された光は上面側に向かってTFTの上方に向かって放射されるため、陽極は透光性でなければならない。透明導電膜としては酸化インジウムと酸化スズとの化合物や酸化インジウムと酸化亜鉛との化合物を用いることができるが、耐熱性の低い発光層や正孔注入層を形成した後で形成するため、可能な限り低温で成膜できるものが好ましい。陽極47まで形成された時点で発光素子4505が完成する。なお、ここでいう発光素子4505は、画素電極陰極43、発光層45、正孔注入層46及び陽極47で形成されたコンデンサを指す。図34Aに示すように画素電極43は画素の面積にほぼ一致するため、画素全体が発光素子として機能する。従って、発光の利用効率が非常に高く、明るい画像表示が可能となる。ところで、本実施例では、陽極47の上にさらに第2パッシベーション膜48を設けている。第2パッシベーション膜48としては窒化珪素膜または窒化酸化珪素膜が好ましい。この目的は、外部と発光素子とを遮断することであり、有機発光材料の酸化による劣化を防ぐ意味と、有機発光材料からの脱ガスを抑える意味との両方を併せ持つ。これにより発光装置の信頼性が高められる。以上のように本発明の発光装置は図33のような構造の画素からなる画素部を有し、オフ電流値の十分に低いスイッチング用TFTと、ホットキャリア注入に強い電流制御用TFTとを有する。従って、高い信頼性を有し、且つ、良好な画像表示が可能な発光装置が得られる。本実施例では、実施例11に示した画素部において、発光素子4505の構造を反転させた構造について説明する。説明には図35を用いる。なお、図33の構造と異なる点は発光素子の部分と電流制御用TFTだけであるので、その他の説明は省略することとする。図35において、電流制御用TFT4503は公知の方法で形成されたpチャネル型TFTを用いる。本実施例では、画素電極陽極50として透明導電膜を用いる。具体的には酸化インジウムと酸化亜鉛との化合物でなる導電膜を用いる。勿論、酸化インジウムと酸化スズとの化合物でなる導電膜を用いても良い。そして、絶縁膜でなるバンク51a、51bが形成された後、溶液塗布によりポリビニルカルバゾールでなる発光層52が形成される。その上にはカリウムアセチルアセトネートacacKと表記されるでなる電子注入層53、アルミニウム合金でなる陰極54が形成される。この場合、陰極54がパッシベーション膜としても機能する。こうして発光素子4701が形成される。本実施例の場合、発光層52で発生した光は、矢印で示されるようにTFTが形成された基板の方に向かって放射される。本実施例では、図34Bに示した回路図とは異なる構造の画素とした場合の例について図36A~Cに示す。なお、本実施例において、4801はスイッチング用TFT4802のソース配線ソース信号線、4803はスイッチング用TFT4802のゲート配線ゲート信号線、4804は電流制御用TFT、4805は保持容量、4806、4808は電源供給線、4807は発光素子とする。図36Aは、二つの画素間で電源供給線4806を共通とした場合の例である。即ち、二つの画素が電源供給線4806を中心に線対称となるように形成されている点に特徴がある。この場合、電源供給線の本数を減らすことができるため、画素部をさらに高精細化することができる。また、図36Bは、電源供給線4808をゲート配線ゲート信号線4803と平行に設けた場合の例である。なお、図36Bでは電源供給線4808とゲート配線ゲート信号線4803とが重ならないように設けた構造となっているが、両者が異なる層に形成される配線であれば、絶縁膜を介して重なるように設けることもできる。この場合、電源供給線4808とゲート配線ゲート信号線4803とで専有面積を共有させることができるため、画素部をさらに高精細化することができる。また、図36Cは、図36Bの構造と同様に電源供給線4808をゲート配線ゲート信号線4803と平行に設け、さらに、二つの画素を電源供給線4808に対し線対称となるように形成する点に特徴がある。また、電源供給線4808をゲート配線ゲート信号線4803のいずれか一方と重なるように設けることも有効である。この場合、電源供給線の本数を減らすことができるため、画素部をさらに高精細化することができる。実施例11に示した図34A、34Bでは電流制御用TFT4503のゲートにかかる電圧を保持するために保持容量4504を設ける構造としているが、保持容量4504を省略することも可能である。実施例11の場合、電流制御用TFT4503のドレイン側に、ゲート絶縁膜を介してゲート電極に重なるように設けられたLDD領域を有している。この重なり合った領域には一般的にゲート容量と呼ばれる寄生容量が形成されるが、本実施例ではこの寄生容量を保持容量4504の代わりとして積極的に用いる点に特徴がある。この寄生容量のキャパシタンスは、上記ゲート電極とLDD領域とが重なり合った面積によって変化するため、その重なり合った領域に含まれるLDD領域の長さによって決まる。また、実施例13に示した図36A,B,Cの構造においても同様に、保持容量4805を省略することは可能である。本実施例では、本発明の駆動方法を用いたアクティブマトリクス型液晶表示装置或いは発光装置を組み込んだ電子機器について説明する。これらの電子機器には、携帯情報端末電子手帳、モバイルコンピュータ、携帯電話等、ビデオカメラ、スチルカメラ、パーソナルコンピュータ、テレビ等が挙げられる。それらの一例を図37~図39に示す。ただし、アクティブマトリクス型液晶表示装置については、図37、図38、図39が適用され、発光装置については、図37、図38が適用される。図37Aは携帯電話であり、本体9001、音声出力部9002、音声入力部9003、表示部9004、操作スイッチ9005、アンテナ9006から構成されている。本発明は表示部9004に適用することができる図37Bはビデオカメラであり、本体9101、表示部9102、音声入力部9103、操作スイッチ9104、バッテリー9105、受像部9106から成っている。本発明は表示部9102に適用することができる。図37Cはパーソナルコンピュータの一種であるモバイルコンピュータ或いは携帯型情報端末であり、本体9201、カメラ部9202、受像部9203、操作スイッチ9204、表示部9205で構成されている。本発明は表示部9205に適用することができる。図37Dはヘッドマウントディスプレイゴーグル型ディスプレイであり、本体9301、表示部9302、アーム部9303で構成される。本発明は表示部9302に適用することができる。図37Eはテレビであり、本体9401、スピーカー9402、表示部9403、受信装置9404、増幅装置9405等で構成される。本発明は表示部9403に適用することができる。図37Fは携帯書籍であり、本体9501、表示部9502、記憶媒体9504、操作スイッチ9505、アンテナ9506から構成されており、ミニディスクMDやDVDDigtialVersatileDiscに記憶されたデータや、アンテナで受信したデータを表示するものである。本発明は表示部9502に適用することができる。図38Aはパーソナルコンピュータであり、本体9601、画像入力部9602、表示部9603、キーボード9604で構成される。本発明は表示部9603に適用することができる。図38Bはプログラムを記録した記録媒体以下、記録媒体と呼ぶを用いるプレーヤーであり、本体9701、表示部9702、スピーカ部9703、記録媒体9704、操作スイッチ9705で構成される。なお、この装置は記録媒体としてDVD、CD等を用い、音楽鑑賞や映画鑑賞やゲームやインターネットを行なうことができる。本発明は表示部9702に適用することができる。図38Cはデジタルカメラであり、本体9801、表示部9802、接眼部9803、操作スイッチ9804、受像部図示しないで構成される。本発明は表示部9802に適用することができる。図38Dは片眼のヘッドマウントディスプレイであり、表示部9901、ヘッドマウント部9902で構成される。本発明は表示部9901に適用することができる。図39Aはフロント型プロジェクターであり、投射装置3601、スクリーン3602で構成される。図39Bはリア型プロジェクターであり、本体3701、投射装置3702、ミラー3703、スクリーン3704で構成される。なお、図39Cは、図39A及び図39B中における投射装置3601、3702の構造の一例を示した図である。投射装置3601、3702は、光源光学系3801、ミラー3802、3804~3806、ダイクロイックミラー3803、プリズム3807、液晶表示部3808、位相差板3809、投射光学系3810で構成される。投射光学系3810は、投射レンズを含む光学系で構成される。本実施例は三板式の例を示したが、これに限定されず、例えば単板式であってもよい。また、図39C中において矢印で示した光路に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するためのフィルム、IRフィルム等の光学系を設けてもよい。本発明は液晶表示部3808に適用することができる。また、図39Dは、図39C中における光源光学系3801の構造の一例を示した図である。本実施例では、光源光学系3801は、リフレクター3811、光源3812、レンズアレイ3813、3814、偏光変換素子3815、集光レンズ3816で構成される。なお、図39Dに示した光源光学系は一例であって特に限定されない。例えば、光源光学系に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するフィルム、IRフィルム等の光学系を設けてもよい。以上の様に、本発明の適用範囲はきわめて広く、画像表示装置を用いるあらゆる分野の電子機器に適用することが可能である。"