"基板を準備する基板準備工程と、前記基板上に薄膜を形成する薄膜形成工程と、前記薄膜に光線を照射して前記薄膜を結晶化する結晶化工程とを含み、前記結晶化工程は、前記基板の端部及び前記基板を切断する際に切断線が通る領域の少なくとも一方を含む第1薄膜形成領域の前記薄膜に対して、第1条件の光線を前記基板に対して相対走査して照射することにより、前記第1薄膜形成領域の前記薄膜を結晶化して第1結晶性薄膜とする第1結晶化工程と、前記第1結晶化工程の後に、少なくとも前記第1薄膜形成領域と異なる領域である第2薄膜形成領域の前記薄膜に対して、前記第1条件と異なる第2条件の光線を前記基板に対して相対走査して照射することにより、前記第2薄膜形成領域の前記薄膜を結晶化して第2結晶性薄膜とする第2結晶化工程とを有し、前記薄膜は、前記第2条件の光線の光吸収率が前記第1結晶性薄膜より大きい薄膜形成方法。前記第2結晶化工程では、前記第1薄膜形成領域にも前記第2条件の光線を照射する請求項1に記載の薄膜形成方法。前記第2結晶化工程では、前記第1薄膜形成領域と前記第2薄膜形成領域とに対して、前記第2条件の光線を連続して照射する請求項2に記載の薄膜形成方法。前記第1結晶性薄膜に含まれる結晶粒の平均結晶粒径は、前記第2結晶性薄膜に含まれる結晶粒の平均結晶粒径より小さい請求項1~3のいずれか1項に記載の薄膜形成方法。前記第1結晶性薄膜に含まれる前記結晶粒の平均粒径は、10~40nmであり、前記第2結晶性薄膜に含まれる前記結晶粒の平均粒径は、50nm~1μmである請求項1~4のいずれか1項に記載の薄膜形成方法。前記薄膜形成方法は、さらに、前記結晶化工程の後に、前記第1薄膜形成領域に切断線が位置するように前記基板を切断する工程を含む請求項1~5のいずれか1項に記載の薄膜形成方法。前記基板準備工程で準備される前記基板は、前記第1薄膜形成領域が重畳される領域に、マイクロクラック、チッビング、切欠のいずれかを有する請求項1~6のいずれか1項に記載の薄膜形成方法。前記第1結晶性薄膜は、前記基板の端部のうち、前記第2条件の光線の相対走査方向に交差する側の端部にのみ形成される請求項1~7のいずれか1項に記載の薄膜形成方法。前記薄膜形成方法は、前記基板上に薄膜トランジスタを形成する方法であり、前記第2結晶性薄膜は、前記薄膜トランジスタのチャネル領域を含む請求項1~8のいずれか1項に記載の薄膜形成方法。前記光線は、連続発振のレーザ光である請求項1~9のいずれか1項に記載の薄膜形成方法。前記レーザ光の波長は、400~900nmである請求項10に記載の薄膜形成方法。前記レーザ光の波長は、532nmである請求項11に記載の薄膜形成方法。前記薄膜は、シリコンを含有する材料で構成される請求項1~12のいずれか1項に記載の薄膜形成方法。基板と、前記基板上に形成された薄膜とを備え、前記薄膜は、前記基板の端部及び前記基板を切断する際に切断線が通る領域の少なくとも一方を含む第1薄膜形成領域と、前記第1薄膜形成領域と異なる第2薄膜形成領域とに区分され、前記第1薄膜形成領域に形成される結晶粒の平均粒径は、前記第2薄膜形成領域に形成される結晶粒の平均粒径より小さい薄膜形成基板。前記薄膜形成基板は、前記基板上に形成された薄膜トランジスタを備え、前記第2薄膜形成領域は、前記薄膜トランジスタのチャネル領域を含む請求項14に記載の薄膜形成基板。しかしながら、上記方法で製造された薄膜トランジスタには、図11に示されるように、基板の表面から内部に向かって延びるクラックが大量発生する課題がある。このクラックの発生原因の一例を、図12を用いて説明する。まず、基板900の表面には、最初からマイクロクラック910が存在する。このマイクロクラック910は、基板900に必ず存在するものであり、薄膜トランジスタの性能に影響を与えるものではない。しかしながら、基板900上に積層された半導体膜にレーザを照射することによって基板900が高温になり、冷却することによって基板900に図12の矢印の方向の引張応力が生じる。そして、この引張応力によって、マイクロクラック910が伸展して大きなクラック920になると考えられる。この課題は、マイクロクラック910が多い基板周辺部において特に顕著である。また、冷却時にクラック920が生じなくとも、基板900に引張応力が残留していることにより、基板900を切断する際にクラックが大量発生する課題がある。本発明は、上記の課題に鑑みてなされたものであり、基板に生じるクラックの発生を防止した薄膜形成基板及び薄膜形成方法を提供することを目的とする。本発明の一形態に係る薄膜形成方法は、基板を準備する基板準備工程と、前記基板上に薄膜を形成する薄膜形成工程と、前記薄膜に光線を照射して前記薄膜を結晶化する結晶化工程とを含む。前記結晶化工程は、前記基板の端部及び前記基板を切断する際に切断線が通る領域の少なくとも一方を含む第1薄膜形成領域の前記薄膜に対して、第1条件の光線を前記基板に対して相対走査して照射することにより、前記第1薄膜形成領域の前記薄膜を結晶化して第1結晶性薄膜とする第1結晶化工程と、前記第1結晶化工程の後に、少なくとも前記第1薄膜形成領域と異なる領域である第2薄膜形成領域の前記薄膜に対して、前記第1条件と異なる第2条件の光線を前記基板に対して相対走査して照射することにより、前記第2薄膜形成領域の前記薄膜を結晶化して第2結晶性薄膜とする第2結晶化工程とを有する。そして、前記薄膜は、前記第2条件の光線の光吸収率が前記第1結晶性薄膜より大きい。本発明によれば、基板に生じるクラックの発生を防止した薄膜形成基板及び薄膜形成方法を得ることができる。本発明の一形態に係る薄膜形成方法は、基板を準備する基板準備工程と、前記基板上に薄膜を形成する薄膜形成工程と、前記薄膜に光線を照射して前記薄膜を結晶化する結晶化工程とを含む。前記結晶化工程は、前記基板の端部及び前記基板を切断する際に切断線が通る領域の少なくとも一方を含む第1薄膜形成領域の前記薄膜に対して、第1条件の光線を前記基板に対して相対走査して照射することにより、前記第1薄膜形成領域の前記薄膜を結晶化して第1結晶性薄膜とする第1結晶化工程と、前記第1結晶化工程の後に、少なくとも前記第1薄膜形成領域と異なる領域である第2薄膜形成領域の前記薄膜に対して、前記第1条件と異なる第2条件の光線を前記基板に対して相対走査して照射することにより、前記第2薄膜形成領域の前記薄膜を結晶化して第2結晶性薄膜とする第2結晶化工程とを有する。そして、前記薄膜は、前記第2条件の光線の光吸収率が前記第1結晶性薄膜より大きい。上記のように、第1薄膜形成領域の薄膜を第2条件の光線の光吸収率の低い第1結晶性薄膜にした後で、第2薄膜形成領域の薄膜を第2結晶性薄膜にすることにより、第1薄膜形成領域の基板にクラックが生じるのを有効に防止することができる。また、前記第2結晶化工程では、前記第1薄膜形成領域にも前記第2条件の光線を照射してもよい。さらに、前記第2結晶化工程では、前記第1薄膜形成領域と前記第2薄膜形成領域とに対して、前記第2条件の光線を連続して照射してもよい。第1結晶化工程において、第1薄膜形成領域の薄膜を第2条件の光線の光吸収率の低い第1結晶性薄膜にしておくことにより、第2結晶化工程において、第1薄膜形成領域に第2条件の光線を照射したとしても、第1薄膜形成領域の温度が極端に上昇するのを防止することができる。また、前記第1結晶性薄膜に含まれる結晶粒の平均結晶粒径は、前記第2結晶性薄膜に含まれる結晶粒の平均結晶粒径より小さくてもよい。例えば、前記第1結晶性薄膜に含まれる前記結晶粒の平均粒径は、10~40nmであってもよい。また、前記第2結晶性薄膜に含まれる前記結晶粒の平均粒径は、50nm~1μmであってもよい。さらに、前記薄膜形成方法は、前記結晶化工程の後に、前記第1薄膜形成領域に切断線が位置するように前記基板を切断する工程を含んでもよい。また、前記基板準備工程で準備される前記基板は、前記第1薄膜形成領域が重畳される領域に、マイクロクラック、チッビンク、切欠のいずれかを有してもよい。また、前記第1結晶性薄膜は、前記基板の端部のうち、前記第2条件の光線の相対走査方向に交差する側の端部にのみ形成してもよい。走査方向と平行な側の端部は、第2条件の光線の走査開始位置及び走査終了位置を調整することによって、第2条件の光線の照射範囲から容易に除外することができる。一例として、前記薄膜形成方法は、前記基板上に薄膜トランジスタを形成する方法であってもよい。そして、前記第2結晶性薄膜は、前記薄膜トランジスタのチャネル領域を含んでもよい。一例として、前記光線は、連続発振のレーザ光であってもよい。具体的には、前記レーザ光の波長は、400~900nmであってもよい。さらに具体的には、前記レーザ光の波長は、532nmであってもよい。また、前記薄膜は、シリコンを含有する材料で構成されてもよい。本発明の一形態に係る薄膜形成基板は、基板と、前記基板上に形成された薄膜とを備える。前記薄膜は、前記基板の端部及び前記基板を切断する際に切断線が通る領域の少なくとも一方を含む形成された第1薄膜形成領域と、前記第1薄膜形成領域と異なる第2薄膜形成領域とに区分される。そして、前記第1薄膜形成領域に形成される結晶粒の平均粒径は、前記第2薄膜形成領域に形成される結晶粒の平均粒径より小さい。上記構成によれば、結晶粒径の小さい第1薄膜形成領域は、薄膜形成基板に作用する応力を緩和する応力緩和層として機能する。その結果、基板にクラックが生じるのを有効に防止することができる。一例として、前記薄膜形成基板は、前記基板上に形成された薄膜トランジスタを備えてもよい。そして、前記第2薄膜形成領域は、前記薄膜トランジスタのチャネル領域を含んでもよい。実施の形態図1を参照して、本発明の実施の形態に係る薄膜形成基板の構成を説明する。図1は、本実施の形態に係る薄膜形成基板の一例である薄膜半導体装置100の模式的な構成を示す断面図である。薄膜半導体装置100は、図1に示されるように、基板110と、ゲート電極120a、120b、120cと、ゲート絶縁膜130と、多結晶シリコン層141a、141b、141c及び微結晶シリコン層142と、チャネル保護層150a、150b、150cと、ソース電極161a、161b、161c及びドレイン電極162a、162b、162cと、層間絶縁膜170と、EL層180と、前面ガラス190とを、この順に積層して構成される。図1に示される薄膜半導体装置100は、例えば、複数の画素を有する表示パネルである。そして、薄膜半導体装置100には、画素毎にボトムゲート型の薄膜トランジスタが形成されている。基板110は、例えば、石英ガラス、無アルカリガラス、高耐熱性ガラス等のガラス材料からなるガラス基板である。なお、ガラス基板の中に含まれるナトリウムやリン等の不純物が多結晶シリコン層141a、141b、141cに侵入することを防止するために、基板110上にシリコン窒化膜SiNx、酸化シリコンSiOy又はシリコン酸窒化膜SiOyNx等からなるアンダーコート層を形成してもよい。また、アンダーコート層は、レーザアニールなどの高温熱処理プロセスにおいて、基板110への熱の影響を緩和させる役割を担うこともある。アンダーコート層の膜厚は、例えば100nm~2000nm程度とすることができる。ゲート電極120aは、基板110上に所定形状でパターン形成される。ゲート電極120aを構成する材料としては、例えば、モリブデンMo、アルミニウムAl、銅Cu、タングステンW、チタンTi、クロムCr、及びモリブデンタングステンMoW等を用いることができる。ゲート電極120aの膜厚は、例えば20~500nm程度とすることができる。ゲート電極120b、120cについても同様である。ゲート絶縁膜130は、ゲート電極120a、120b、120cを覆うように、基板110上の全域に形成される。ゲート絶縁膜130を構成する材料としては、例えば、酸化シリコンSiOy、窒化シリコンSiNx、シリコン酸窒化膜SiOyNx、酸化アルミニウムAlOz又は酸化タンタルTaOwの単層膜又はこれらの積層膜によって構成することができる。ゲート絶縁膜130の膜厚は、例えば50nm~300nmとすることができる。なお、本実施の形態では、後述するように多結晶シリコン層141a、141b、141cを結晶性シリコン薄膜で形成しているので、ゲート絶縁膜130に酸化シリコンを用いることが好ましい。酸化シリコンは、多結晶シリコン層141a、141b、141cとゲート絶縁膜130との界面状態を良好にするのに適しており、これによって薄膜半導体装置100の閾値電圧特性が向上する。多結晶シリコン層141aは、ゲート絶縁膜130上のゲート電極120aに重畳する位置にパターン形成される半導体膜であって、ゲート電極120aの電圧によってキャリアの移動が制御される領域である所定のチャネル領域を有する。なお、多結晶シリコン層141b、141cについても同様である。微結晶シリコン層142は、ゲート絶縁膜130上の基板110の端部周縁部にパターン形成される半導体膜であって、多結晶シリコン層141a、141b、141cと同じ層に形成される。この微結晶シリコン層142は、薄膜半導体装置100を搬送する際の外力、あるいは薄膜半導体装置が長期期間で使用される際の熱応力等で基板110に作用する応力を緩和する応力緩和層として機能する。すなわち、薄膜半導体装置100に作用する外力、熱応力によって基板110にクラックが発生、伸展するのを有効に防止することができる。微結晶シリコン層142は、例えば、非結晶性の非晶質シリコンアモルファスシリコンに第1条件の光線を照射し、非結晶シリコンを固層成長させた層である。一方、多結晶シリコン層141aは、例えば、非晶質シリコンアモルファスシリコンに第2条件の光線を照射し、非晶質シリコンを溶融範囲を経て結晶化させた層である。第1条件及び第2条件については、後述する。なお、微結晶シリコン層142は、微結晶粒相互の粒界に非晶質シリコン成分を含んでいてもよい。微結晶シリコン層142が微結晶粒相互の粒界に非晶質シリコン成分を含むとは、例えば、微結晶シリコン層142を形成するための前駆体である非晶質シリコンの非晶質成分のうちの一部が、微結晶粒として形成されずに、非晶質成分として微結晶シリコン層142内に残留している状態を指す。このように、微結晶シリコン層142は、多結晶シリコン層141a、141b、141cに比べて低温で形成されるため、微結晶シリコン層142に発生する熱応力を多結晶シリコン層141a、141b、141cに発生する熱応力より小さくすることができる。さらに、微結晶シリコン層142が微結晶粒相互の粒界に非晶質シリコン成分を含む場合は、非晶質シリコン成分自体が外力などに対して柔軟に変形しやすい。このことにより、薄膜半導体装置100に作用する外力、熱応力によって基板110にクラックが発生、伸展するのをさらに有効に防止することができる。なお、多結晶シリコン層141aに含まれる結晶粒の平均結晶粒径は、50nm~1000nm程度である。一方、微結晶シリコン層142に含まれる結晶粒の平均結晶粒径は、10nm~40nmである。すなわち、微結晶シリコン層142に含まれる結晶粒の平均結晶粒径は、多結晶シリコン層141aに含まれる結晶粒の平均結晶粒径より小さい。また、多結晶シリコン層141a及び微結晶シリコン層142の膜厚は、例えば、30nm~100nm程度とすることができる。なお、多結晶シリコン層141aに含まれるシリコン結晶の主面方位は[100]であることが好ましい。これにより、結晶性に優れた多結晶シリコン層141aを形成することができる。チャネル保護層150aは、多結晶シリコン層141a上に形成され、多結晶シリコン層141aを保護するチャネルエッチングストッパCES層として機能する。すなわち、チャネル保護層150aは、ソース電極161a及びドレイン電極162aのエッチング処理時において、多結晶シリコン層141aがエッチングされることを防止する機能を有する。チャネル保護層150b、150cも同様である。チャネル保護層150aを形成する材料には、例えば、シリコン、酸素及びカーボンを含む有機材料を主として含有する有機材料を用いることができる。本実施の形態におけるチャネル保護層150aは、感光性塗布型の有機材料をパターニング及び固化することによって形成することができる。また、チャネル保護層150aを構成する有機材料には、例えば、有機樹脂材料、界面活性剤、溶媒及び感光剤が含まれる。有機樹脂材料としては、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジスト又はベンゾシクロブテン等の中の1種又は複数種からなる感光性又は非感光性の有機樹脂材料を用いることができる。界面活性剤としては、シロキサン等のシリコン化合物からなる界面活性剤を用いることができる。溶媒としては、プロピレングリコールモノメチルエーテルアセテート又は1,4-ジオキサン等の有機溶媒を用いることができる。また、感光剤としては、ナフトキノンジアジト等のポジ型感光剤を用いることができる。なお、感光剤には、炭素だけではなく硫黄も含まれている。チャネル保護層150aを形成する場合、上記の有機材料をスピンコート法等の塗布法を用いて形成することができる。なお、チャネル保護層150aの形成には、塗布法だけではなく、滴吐出法等その他の方法を用いることもできる。例えば、スクリーン印刷やオフセット印刷等の所定のパターンを形成することができる印刷法等を用いることにより、所定形状の有機材料を選択的に形成することもできる。チャネル保護層150aの膜厚は、例えば、300nm~1000nmとすることができる。チャネル保護層150aの膜厚の下限は、エッチングによるマージン及びチャネル保護層150a中の固定電荷の影響を抑制すること等を考慮して決定される。また、チャネル保護層150aの膜厚の上限は、段差の増大に伴うソース電極161a及びドレイン電極162aの製造プロセスの信頼性の低下を抑制することを考慮して決定される。ソース電極161a及びドレイン電極162aは、チャネル保護層150a上の多結晶シリコン層141aに重畳する位置にパターン形成される。また、ソース電極161aとドレイン電極162aとは、互いに所定の間隔をあけて対向配置される。ソース電極161b、161c及びドレイン電極162b、162cも同様である。本実施の形態において、ソース電極161a及びドレイン電極162aは、導電性材料及びその合金等の単層構造又は多層構造とすることができる。例えば、アルミニウムAl、モリブデンMo、タングステンW、銅Cu、チタンTi及びクロムCr等によって構成される。本実施の形態では、ソース電極161a及びドレイン電極162aは、MoW/Al/MoWの三層構造によって形成されている。ソース電極161a及びドレイン電極162aの膜厚は、例えば、100nm~500nm程度とすることができる。なお、多結晶シリコン層141aとチャネル保護層150aとの間に、さらにバックチャネル層図示省略を形成してもよい。バックチャネル層は、例えば、意図的に不純物のドーピングを行っていないアモルファスシリコン膜真性アモルファスシリコンによって形成されている。このバックチャネル層は、局在準位密度トラップ密度が多結晶シリコン層141aより高い。すなわち、バックチャネル層の負キャリアの電荷密度によってチャネル保護層150aの正の固定電荷を相殺して電界遮蔽を行うことができる。これにより、バックチャネルの形成を抑制することができ、オフ時のリーク電流を抑制することができるので、薄膜トランジスタのオフ特性が向上する。また、チャネル保護層150aとソース電極161a及びドレイン電極162aとの間に、さらにコンタクト層図示省略を形成してもよい。コンタクト層は、不純物を高濃度に含む非晶質半導体膜であり、1×1019[atm/cm3]以上の高濃度の不純物を含むn層である。より具体的には、コンタクト層は、アモルファスシリコンに不純物としてリンPをドーピングしたn型半導体膜によって構成することができる。また、コンタクト層の膜厚は、例えば5nm~100nmとすることができる。さらに、コンタクト層は、下層の低濃度の電界緩和層n-層と上層の高濃度のコンタクト層n層との2層から構成されてもよい。低濃度の電界緩和層には、1×1017[atm/cm3]程度のリンがドーピングされている。上記2層は、CVDChemicalVaporDeposition装置において連続的に形成することが可能である。層間絶縁膜170は、ソース電極161a、161b、161c、ドレイン電極162a、162b、162c、及び微結晶シリコン層142を覆うように、基板110上の全域に積層される。層間絶縁膜170を構成する材料としては、例えば、酸化シリコンSiOy、窒化シリコンSiNx、シリコン酸窒化膜SiOyNx、酸化アルミニウムAlOz又は酸化タンタルTaOwの単層膜又はこれらの積層膜によって構成することができる。また、層間絶縁膜170は、その上面が平坦になる平坦化膜として機能する。EL層180は、画素毎に形成される陽極と、画素毎に形成される発光層と、全画素に共通に形成される陰極とで形成される。また、隣接する陽極発光層の間には、バンクが形成されている。陽極は、例えば、モリブデン、アルミニウム、金、銀、銅などの導電性金属若しくはそれらの合金、PEDOT:PSSなどの有機導電性材料、酸化亜鉛、又は、鉛添加酸化インジウムのいずれかで形成される反射電極である。一方、陰極は、例えば、ITO、SnO2、In2O3、ZnO又はこれらの組み合わせなどで形成される透明電極である。発光層は、正孔注入層、正孔輸送層、発光層、電子輸送層、及び電子注入層などの各層を積層して構成される。例えば、正孔注入層として銅フタロシアニンを、正孔輸送層としてα-NPDBis[N-1-Naphthyl-N-Phenyl]benzidineを、発光層としてAlq3tris8-hydroxyquinolinealuminumを、電子輸送層としてオキサゾール誘導体を、電子注入層としてAlq3を用いることができる。前面ガラス190は、EL層180上に積層される透明ガラスである。この前面ガラス190は、EL層180を保護するためのものであり、例えば、基板110と同一の材料で形成することができる。なお、前面ガラス190を構成する材料はガラスに限定されず、透明樹脂等を用いてもよい。次に、図2A~図2Mを参照して、本発明の実施の形態に係る薄膜半導体装置の製造方法を説明する。図2A~図2Mは、本発明の実施の形態に係る薄膜半導体装置の製造方法における各工程の構成を模式的に示した断面図である。まず、図2Aに示されるように、マザー基板110Mを準備する。このマザー基板110Mは、例えば、図1の基板110の数倍の大きさであって、例えば、薄膜トランジスタを形成した後に、基板110の大きさに切断される。より具体的には、マザー基板110Mは、2200mm×2500mmのG8基板であってもよい。なお、マザー基板110Mには、マイクロクラック、チッビング、切欠等が含まれている。これらは、マザー基板110Mの製造工程や搬送時に形成されるものであり、薄膜半導体装置100の性能には直接影響しない程度の傷である。また、ゲート電極120a~120fを形成する前に、プラズマCVD等によってマザー基板110M上にシリコン窒化膜、シリコン酸化膜、及びシリコン酸窒化膜などからなるアンダーコート層を形成してもよい。次に、図2Bに示されるように、マザー基板110M上に、所定形状のゲート電極120a、120b、120c、120d、120e、120fを形成する。例えば、マザー基板110M上にMoWからなるゲート金属膜をスパッタによって成膜し、フォトリソグラフィ法及びウェットエッチング法を用いてゲート金属膜をパターニングすることにより、所定形状のゲート電極120a~120fを形成することができる。MoWのウェットエッチングは、例えば、リン酸HPO4、硝酸HNO3、酢酸CH3COOH及び水を所定の配合で混合した薬液を用いて行うことができる。次に、図2Cに示されるように、ゲート電極120a~120fを覆うように、マザー基板110M上の全域にゲート絶縁膜130Mを形成する。例えば、酸化シリコンからなるゲート絶縁膜130MをプラズマCVD等によって成膜する。酸化シリコンは、例えば、シランガスSiH4と亜酸化窒素ガスN2Oとを所定の濃度比で導入することで、成膜することができる。次に、図2Dに示されるように、ゲート絶縁膜130Mの上面全域に、非晶質のシリコン薄膜140Mを形成する。例えば、シリコン薄膜140Mは、アモルファスシリコン非晶質シリコンをプラズマCVD等によって成膜することができる。なお、シリコン薄膜140Mは、例えば、シランガスSiH4と水素ガスH2とを所定の濃度比で導入することで、成膜することができる。そして、成膜されたシリコン薄膜140Mには、500°Cの脱水素アニール処理が施される。次に、図2Eに示されるように、非晶質のシリコン薄膜140Mの第1薄膜形成領域に第1条件の光線を照射することにより、第1薄膜形成領域のシリコン薄膜140Mを微結晶シリコン層第1結晶性薄膜142とする。なお、第1条件とは、シリコン薄膜140Mの温度を、アモルファスシリコンの融点以下の温度範囲例えば、600°C~1100°C、以下SPC範囲と表記する。に上昇させるための条件である。これにより、アモルファスシリコンが固相成長SollidPhaseCrystallization:SPCして、平均粒径30nm程度のSPCシリコン微結晶シリコンとなる。図3A~図4Bを参照して、微結晶シリコン層形成工程を詳しく説明する。まず、図3A及び図3Bは、非晶質のシリコン薄膜140Mの表面上の第1薄膜形成領域ハッチングの領域と第2薄膜形成領域非ハッチングの領域との位置関係を示す図である。図4A及び図4Bは、微結晶シリコン層形成工程におけるレーザ照射方法の具体例を示す図である。まず、第1薄膜形成領域とは、図3Aに示されるように、マザー基板110Mの端部領域周縁領域と、後の工程でマザー基板110Mを切断する際に切断線が通る領域スクライブ領域との一方又は両方を指す。なお、第1薄膜形成領域の幅Wは、例えば、5mm~10mm程度である。但し、マザー基板110Mの周縁領域全体を第1薄膜形成領域に含める必要はない。例えば、マザー基板110Mの2組の対辺のうちの一方側図3Bの場合は短辺側のみを、第1薄膜形成領域に含めてもよい。また、第1薄膜形成領域に対するレーザ光の照射には、例えば、図4Aに示されるように、CWレーザを用いることができる。CWレーザとは、結晶化対象のシリコン薄膜140Mに対して連続的にレーザが照射される連続発振型のレーザである。CWレーザは後述する多結晶シリコン層形成工程でも用いられるので、2つの工程でCWレーザの発振装置を共用することができる。図4Aに示される発振装置は、例えば、ビーム形状が5mm×30μmで、波長が400nm~900nmより好ましくは、532nmのレーザ光を出力する。そして、例えば、マザー基板110Mを載置したステージ図示省略を第1の方向例えば、図4Aの前後方向に移動させながら、発振装置からのCWレーザをシリコン薄膜140Mに照射する。そして、ステージが移動の向きを変えるタイミング移動方向が手前方向から奥方向に変わるタイミング、又は移動方向が奥方向から手前方向に変わるタイミング毎に、発振装置を第1の方向に直交する方向例えば、図4Aの左右方向にCWレーザの幅だけ移動させる。この動作を繰り返すことによって、CWレーザをシリコン薄膜140Mの第1薄膜形成領域のみに選択的に照射することができる。なお、上述の照射方法は一例であって、例えば、ステージを完全に固定させた状態で発振装置のみを移動させてもよいし、その逆であってもよい。すなわち、発振装置とステージとを相対的に移動させることにより、レーザ光で第1薄膜形成領域を走査すればよい。以降のレーザ光の照射についても同様である。また、第1薄膜形成領域に対するレーザ光の照射には、CWレーザに代えて、図4Bに示されるように、エキシマレーザを用いてもよい。エキシマレーザは、例えば、ビーム形状が730mm×30μmである。すなわち、エキシマレーザは、CWレーザよりレーザ幅が大きいので、一度に大きな領域を結晶化することができる。すなわち、図4Aを用いて説明したステージの前後方向への往復回数を大幅に減らすことが可能となる。次に、図2Fに示されるように、少なくともシリコン薄膜140Mの第2薄膜形成領域に第2条件の光線を照射することにより、第2薄膜形成領域のシリコン薄膜140Mを多結晶シリコン層第2結晶性薄膜141とする。なお、第2条件とは、シリコン薄膜140Mの温度を、アモルファスシリコンの融点である1414°C以上の温度範囲に上昇させるための条件である。これにより、溶融範囲を経て結晶化したシリコンは、溶融して体積が縮小した後に体積膨張を伴って結晶化し、平均粒径が50nm以上のp-Si多結晶シリコンとなる。図5A及び図5Bを参照して、多結晶シリコン層形成工程を詳しく説明する。図5A及び図5Bは、多結晶シリコン層形成工程におけるレーザ光の照射範囲を示す図である。なお、多結晶シリコン層形成工程におけるレーザ光の照射には、例えば、ビーム形状が5mm×30μmで、波長が400nm~900nmより好ましくは、532nmのCWレーザが用いられる。多結晶シリコン層形成工程におけるレーザ光は、先の工程で微結晶シリコンとなった第1薄膜形成領域と、未だ非晶質のアモルファスシリコンの状態の第2薄膜形成領域との両方に照射される。例えば、図3Aに示されるように、マザー基板110Mの端部領域全体を第1薄膜形成領域に含めた場合、CWレーザは、図5Aの矢印で示されるように、マザー基板110Mの全域に照射される。ここで、微結晶シリコンとアモルファスシリコンとでは、上記波長のCWレーザの吸収率が大きく異なる。具体的には、微結晶シリコンの吸収率が約9.6であるのに対して、アモルファスシリコンの吸収率は約40.1である。このため、既に微結晶シリコンとなっている第1薄膜形成領域に照射されるレーザ光の大部分はシリコン薄膜140Mを透過し、第1薄膜形成領域の温度はほとんど上昇しない。一方、アモルファスシリコンの第2薄膜形成領域に照射されるレーザ光はシリコン薄膜140Mで吸収され、第2薄膜形成領域の温度がアモルファスシリコンの融点以上にまで上昇する。その結果、第2薄膜形成領域のシリコン薄膜140Mが選択的に多結晶シリコン層141となる。なお、第1薄膜形成領域に相当する位置にマスクを設置することによっても、第2薄膜形成領域のシリコン薄膜140Mのみを選択的に多結晶化することができる。しかしながら、マスクの設置及び除去には、上述の微結晶シリコン層形成工程よりも遥かに多くの工数が必要となる。また、第1薄膜形成領域に相当する位置でレーザ光の照射を停止することによっても、第2薄膜形成領域のシリコン薄膜140Mのみを選択的に多結晶化することができる。しかしながら、現在の相対走査のスピードを維持したままレーザ光のON/OFF制御を行うのは、極めて難しい。そこで本実施の形態に係る製造方法のように、微結晶シリコン層形成工程で第1薄膜形成領域のシリコン薄膜140Mを予め微結晶シリコンとしておくことにより、比較的簡単なプロセスで第2薄膜形成領域のシリコン薄膜140Mのみを選択的に多結晶化することができる。また、図5Aでは、シリコン薄膜140Mの全域に第2条件のレーザ光を照射する例を示したが、必ずしもシリコン薄膜140Mの全域に照射する必要はない。例えば、図3Bに示されるように、マザー基板110Mの2組の対辺のうちの一方側短辺側のみを第1薄膜形成領域に含めた場合、図5Bに示されるように、第1薄膜形成領域に含められなかった側長辺側の端部図5Bの非ハッチング領域をレーザ光の照射範囲から除外してもよい。この場合、レーザ光を、照射範囲から除外する辺と平行な方向図5Bの例では、左右方向に走査するのが望ましい。これにより、レーザ光の照射開始位置と照射終了位置とを調整すれば、第1薄膜形成領域に含められなかった側の端部を容易に照射範囲から除外することができる。ここで、図6A及び図6Bを参照して、微結晶シリコン形成工程における第1条件と、多結晶シリコン層形成工程における第2条件とを詳しく説明する。図6Aは、膜厚500nmのアンダーコート層と、膜厚65nmのSiN及び膜厚85nmのSiOの積層構造体であるゲート絶縁膜130Mと、膜厚45nmのシリコン薄膜140Mとを積層したマザー基板110Mに対して、短軸形状がニアガウシアン、長軸形状がフラットトップ、短軸幅が32μm、長軸幅が30μmのCWレーザを照射した場合において、照射条件とシリコン薄膜140Mの結晶状態との関係を示す図である。また、図6Bに示される照射条件と結晶条件との関係は、ゲート絶縁膜130Mを膜厚85nmのSiN及び膜厚70nmのSiOとで構成した以外は図6Aと同じ条件下で実験した結果を示すものである。まず、第1条件と第2条件とは、シリコン薄膜140Mに対する単位面積当たりの照射熱量が異なる。そして、単位面積あたりの照射熱量は、図6A及び図6Bに示されるように、レーザ光のスキャン速度mm/sと、パワー密度kW/cm2との組み合わせによって決定される。そして、第2条件における単位面積当たりの照射熱量は、第1条件における単位面積当たりの照射熱量より大きくなる。すなわち、第1条件と第2条件とでスキャン速度を同一とすれば、第2条件におけるパワー密度を第1条件におけるパワー密度より大きくする必要がある。また、第1条件と第2条件とでパワー密度を同一とすれば、第2条件におけるスキャン速度を第1条件におけるスキャン速度より遅くする必要がある。但し、図6A及び図6Bに示される照射条件は一例であって、これに限定されない。すなわち、多結晶シリコン層形成工程において照射される第2条件のレーザ光が、第1薄膜形成領域のシリコン薄膜140Mより、第2薄膜形成領域のシリコン薄膜140Mに多く吸収されるような条件であればどのようなものであってもよい。次に、図7及び図8を参照して、シリコン薄膜に第1条件及び第2条件のレーザ光を照射した場合の結晶状態を説明する。図7は、第1条件及び第2条件のレーザ光を照射した後のシリコン薄膜の表面状態を示す図である。図8は、図7のラマン半値幅測定領域におけるラマン半値幅の測定結果を示す図である。まず、非晶質のシリコン薄膜に対して、図7のSPC領域第1薄膜形成領域に対して第1条件のレーザ光を照射する。その後、図7のSPC領域及びp-Si領域第2薄膜形成領域の両方に第2条件のレーザ光を照射する。その結果、図7に示されるように、SPC領域の表面状態とp-Si領域の表面形状とが明らかに異なることが観察された。すなわち、SPC領域とp-Si領域とで結晶状態が異なることが、図7の表面状態から推測される。次に、図8を参照すれば、SPC領域のラマン半値幅がp-Si領域よりも広がっていることが分かる。すなわち、SPC領域におけるシリコンの平均結晶粒径は、p-Si領域におけるシリコンの平均結晶粒径より小さいことが分かる。なお、図8の各プロットは、図7のx軸方向の3点で測定したラマン半値幅の平均値である。このように、予め第1薄膜形成領域のシリコン薄膜に第1条件のレーザ光を照射して微結晶化しておくことにより、後に第2条件のレーザ光を照射したとしても、微結晶から多結晶に結晶状態が変化することがない。これは、微結晶化された第1薄膜形成領域のシリコン薄膜が、第2条件のレーザ光の大部分を吸収していないことを示している。すなわち、微結晶シリコン層形成工程及び多結晶シリコン層形成工程において、第1薄膜形成領域のシリコン薄膜の温度は、アモルファスシリコンの融点より低いSPC範囲までしか上昇しない。すなわち、第1薄膜形成領域においてシリコン薄膜から基板に伝わる熱量は、第2薄膜形成領域における伝熱量より少ない。そのため、冷却時において、第1薄膜形成領域の位置で基板に発生する引張応力を低減することができるので、マイクロクラックの多い第1薄膜形成領域の位置で基板にクラックが発生するのを有効に防止することができる。その後、シリコン薄膜140Mに対して水素プラズマ処理を行うことにより、シリコン薄膜140Mのシリコン原子に対して水素化処理を行う。水素プラズマ処理は、例えばH2、H2/アルゴンAr等の水素ガスを含むガスを原料として高周波RF電力により水素プラズマを発生させて、当該水素プラズマをシリコン薄膜140Mに照射することにより行われる。この水素プラズマ処理によって、シリコン原子のダングリングボンド欠陥が水素終端され、シリコン薄膜140Mの結晶欠陥密度が低減して結晶性が向上する。次に、図2Gに示されるように、結晶化されたシリコン薄膜140Mをパターニングすることにより、多結晶シリコン層141a、141b、141c、141d、141e、141f及び微結晶シリコン層142を形成する。具体的には、ゲート電極120a~120fそれぞれに重畳する位置に多結晶シリコン層141a~141fをパターン形成し、スクライブ領域に微結晶シリコン層142をパターン形成する。なお、図2Gの例では、端部領域の微結晶シリコン層142を除去した例を示したが、これに限定されず、端部領域にも微結晶シリコン層142を残してもよい。次に、図2Hに示すように、多結晶シリコン層141a~141f上に、チャネル保護層150a、150b、150c、150d、150e、150fを形成する。この場合、まず、所定の塗布方式によってチャネル保護層150a~150fを形成するための所定の有機材料を塗布し、スピンコートやスリットコートを行うことによって、多結晶シリコン層141a~141f及び微結晶シリコン層142を覆うように、マザー基板110M上の全域に絶縁膜を成膜する。有機材料の膜厚は、有機材料の粘度やコーティング条件回転数、ブレードの速度などで制御することができる。なお、絶縁膜の材料としては、シリコン、酸素及びカーボンを含む感光性塗布型の有機材料を用いることができる。その後、絶縁膜に対して約110°Cの温度で約60秒間のプリベークを行って絶縁膜を仮焼成する。これにより、絶縁膜に含まれる溶剤が気化する。その後、フォトマスクを用いた露光と現像とを行うことによって絶縁膜をパターニングし、所定形状のチャネル保護層150a~150fを形成する。その後、パターン形成されたチャネル保護層150a~150fに対して280°C~300°Cの温度で約1時間のポストベークを行って、チャネル保護層150a~150fを本焼成して固化する。これにより、チャネル保護層150a~150f中の有機成分の一部が気化及び分解して膜質が改善されたチャネル保護層150a~150fを形成することができる。次に、図2Iに示すように、チャネル保護層150a~150f上に、ソース電極161a、161b、161c、161d、161e、161f及びドレイン電極162a、162b、162c、162d、162e、162fをパターン形成する。この場合、まず、ソース電極161a~161f及びドレイン電極162a~162fとなる材料で構成されたソースドレイン金属膜を、例えばスパッタによって成膜する。その後、ソースドレイン金属膜上に所定形状にパターニングされたレジストを形成し、ウェットエッチングを施すことによってソースドレイン金属膜をパターニングする。このとき、チャネル保護層150a~150fがエッチングストッパとして多結晶シリコン層141a~141fを保護する。その後、レジストを除去することにより、所定形状のソース電極161a~161f及びドレイン電極162a~162fを形成することができる。次に、図2Jに示されるように、ソース電極161a~161f、ドレイン電極162a~162f、及び微結晶シリコン層142を覆うように、マザー基板110M上の全域に層間絶縁膜170Mを形成する。具体的には、例えば、プラズマCVD法により、マザー基板110Mの全域にわたって、窒化シリコンからなる層間絶縁膜170Mを堆積する。次に、図2Kに示されるように、層間絶縁膜170M上に、EL層180を形成する。具体的には、まず、層間絶縁膜170M上に、陽極と発光層とを画素毎に形成し、その上に全画素共通の陰極を形成する。また、発光層は、正孔注入層、正孔輸送層、有機発光層、及び電子輸送層の積層構造体として形成される。次に、図2Lに示されるように、EL層180上に、前面ガラス190を積層する。前面ガラス190は、EL層180から出力される光を透過させる透明ガラスであり、透明樹脂等でEL層180に接着される。そして最後に、図2Mに示されるように、各種薄膜が積層されたマザー基板110Mを所定の大きさの基板110A、110Bに切断する。具体的には、図2Lに示される端部領域周縁領域を切り落とすと共に、微結晶シリコン層142上に切断線が位置するようにマザー基板110Mをスクライブ領域で切断することによって、図2Mに示される薄膜半導体装置100A、100Bを得ることができる。なお、図2Mに示される切断線の幅wは1~2mm程度であるので、マザー基板110Mをスクライブ領域の微結晶シリコン層142上で切断したとしても、薄膜半導体装置100A、100Bの端部には、微結晶シリコン層142が残留する。なお、マザー基板110Mの切断方法は特に限定されないが、例えば、ダイヤモンドカッター等で切断してもよい。または前面ガラス190の表面に切欠溝を形成し、その切欠溝に沿って折曲力を加えることによって分断してもよい。また、本実施の形態においては、前面ガラス190を取り付けた後に切断する方法を説明したが、切断工程のタイミングは、微結晶シリコン層形成工程及び多結晶シリコン層形成工程の後であれば、これに限定されない。例えば、層間絶縁膜170Mを形成した後に切断し、その後の工程EL層形成工程、前面ガラス取付工程等は、個々の薄膜半導体装置に対して別々に行なってもよい。これにより、切断時に基板110にクラックが生じて薄膜半導体装置100A、100Bを廃棄せざるを得なくなったとしても、切断工程以降の工程が無駄になるのを防ぐことができる。しかしながら、本実施の形態においては、クラックの生じやすい基板110のスクライブ領域である第1薄膜形成領域のシリコン薄膜140Mを微結晶化したことにより、切断時に基板110にクラックが発生するのを有効に防止している。そのため、上記のように前面ガラス190を取り付けた後に切断する場合でも工程の無駄を心配する必要がない。なお、微結晶シリコン層142は、チャネル層形成工程において完全に除去してもよい。しかしながら、微結晶シリコン層142は、前述したように薄膜半導体装置100A、100Bに作用する外力、熱応力によって基板110にクラックが発生するのを防止する応力緩和層として機能するので、敢えて残すのが望ましい。また図2Mの例では、切断線が通る領域の微結晶シリコン層142を残し、端部領域の微結晶シリコン層142を完全に除去した例を示したが、これに限ることなく、図1に示されるように、両側に微結晶シリコン層142を残すようにしてもよい。次に、上記の実施の形態に係る薄膜半導体装置100を表示装置に適用した例について、図9を用いて説明する。なお、本実施の形態では、有機EL表示装置への適用例について説明する。図9は、本発明の実施の形態に係る有機EL表示装置の一部切り欠き斜視図である。図9に示すように、有機EL表示装置10は、アクティブマトリクス基板TFTアレイ基板11と、アクティブマトリクス基板11においてマトリクス状に複数配置された画素12と、画素12に接続され、アクティブマトリクス基板11上にアレイ状に複数配置された画素回路13と、画素12と画素回路13の上に順次積層された陽極14、有機EL層15及び陰極16透明電極と、各画素回路13と制御回路不図示とを接続する複数本のソース線17及びゲート線18とを備える。有機EL層15は、電子輸送層、発光層、正孔輸送層等の各層が積層されて構成されている。なお、図1の薄膜半導体装置100に形成された複数の薄膜トランジスタは、図9の画素回路13それぞれに形成されるスイッチングトランジスタ又は駆動トランジスタに相当する。また、図1のEL層180は、図9の陽極、有機EL層15、及び陰極16に相当する。次に、上記有機EL表示装置10における画素12の回路構成について、図10を用いて説明する。図10は、本発明の実施の形態に係る薄膜半導体装置100を用いた画素の回路構成を示す図である。図10に示すように、画素12は、駆動トランジスタ21と、スイッチングトランジスタ22と、有機EL素子23と、コンデンサ24とを備える。駆動トランジスタ21は、有機EL素子23を駆動するトランジスタであり、また、スイッチングトランジスタ22は、画素12を選択するためのトランジスタである。スイッチングトランジスタ22のソース電極22Sは、ソース線17に接続され、ゲート電極22Gは、ゲート線18に接続され、ドレイン電極22Dは、コンデンサ24及び駆動トランジスタ21のゲート電極21Gに接続されている。また、駆動トランジスタ21のドレイン電極21Dは、電源線25に接続され、ソース電極21Sは有機EL素子23のアノードに接続されている。この構成において、ゲート線18にゲート信号が入力され、スイッチングトランジスタ22をオン状態にすると、ソース線17を介して供給された信号電圧がコンデンサ24に書き込まれる。そして、コンデンサ24に書き込まれた保持電圧は、1フレーム期間を通じて保持される。この保持電圧により、駆動トランジスタ21のコンダクタンスがアナログ的に変化し、発光階調に対応した駆動電流が、有機EL素子23のアノードからカソードへと流れる。これにより、有機EL素子23が発光し、所定の画像を表示することができる。なお、本実施の形態では、有機EL素子を用いた有機EL表示装置について説明したが、液晶表示装置等、アクティブマトリクス基板が用いられる他の表示装置にも適用することができる。また、このように構成される表示装置については、フラットパネルディスプレイとして利用することができ、テレビジョンセット、パーソナルコンピュータ、携帯電話などのあらゆる表示パネルを有する電子機器に適用することができる。以上、図面を参照してこの発明の実施形態を説明したが、この発明は、図示した実施形態のものに限定されない。図示した実施形態に対して、この発明と同一の範囲内において、あるいは均等の範囲内において、種々の修正や変形を加えることが可能である。"