"画素単位で符号化された符号化ビデオデータにおいて連続する2以上の所定数の前記画素データを差分データ化ユニットとして、この差分データ化ユニットの先頭の前記画素データを通過させ、前記先頭より後の前記画素データを直前の前記画素データに対するプラス方向およびマイナス方向のいずれか一方の変化量を示す差分データに変換して圧縮ビデオデータを生成する圧縮部と、前記圧縮部より生成された圧縮ビデオデータを送信する送信部とを具備するビデオ送信装置。請求項1に記載のビデオ送信装置であって、前記圧縮部は、前記変換された差分データを非線形の圧縮変換特性を用いて圧縮するビデオ送信装置。請求項1に記載のビデオ送信装置であって、前記圧縮部は、前記差分データのレンジの端に近いほど高い分解能が割り当てられた非線形の圧縮変換特性を用いて前記差分データを圧縮するビデオ送信装置。請求項1に記載のビデオ送信装置であって、前記送信部は、前記圧縮ビデオデータを複数のチャンネルに分割して同時に送信するビデオ送信装置。請求項1に記載のビデオ送信装置であって、前記圧縮部は、前記差分データを画素データに復元し、前記差分データ化ユニットの前記先頭より後の前記画素データをそれぞれ、前記復元された直前の画素データに対するプラス方向およびマイナス方向のいずれか一方の変化量を示す差分データに変換するビデオ送信装置。請求項1に記載のビデオ送信装置であって、前記圧縮部は、前記差分データを画素データに復元し、この復元された画素データの最上位ビットの元画素データに対する変化を検出し、この検出結果をもとに、前記圧縮された差分データを補正するビデオ送信装置。画素単位で符号化された符号化ビデオデータにおいて連続する2以上の所定数の前記画素データを差分データ化ユニットとして、この差分データ化ユニットの先頭の前記画素データを通過させ、前記先頭より後の前記画素データを直前の前記画素データに対するプラス方向およびマイナス方向のいずれか一方の変化量を示す差分データに変換することによって圧縮ビデオデータを生成し、この圧縮ビデオデータを送信するビデオ送信装置より前記伝送用のビデオデータを受信し、前記圧縮ビデオデータに逆変換する受信部と、前記圧縮ビデオデータに対して前記差分データ化ユニットの前記先頭の画素データを通過させ、前記差分データを伸張し、この伸張された差分データに直前の画素データを加算して前記先頭より後の前記画素データを復元することによって前記符号化ビデオデータを復元する伸張部とを具備するビデオ受信装置。画素単位で符号化された符号化ビデオデータにおいて連続する2以上の所定数の前記画素データを差分データ化ユニットとして、この差分データ化ユニットの先頭の前記画素データを通過させ、前記先頭より後の前記画素データを直前の前記画素データに対するプラス方向およびマイナス方向のいずれか一方の変化量を示す差分データに変換することによって圧縮ビデオデータを生成し、送信するビデオ送信方法。しかしながら、信号をデジタル化して伝送しても、伝送距離を延ばして行くにつれて信号レベルの減衰量が増大することから、伝送する信号の周波数が高くなるほどノイズに対する耐性が低くなり、伝送不可の状況に陥る可能性がある。以上のような事情に鑑み、本技術の目的は、伝送ビット量を下げて、ビデオ伝送の安定性を高めることのできるビデオ送信装置、ビデオ受信装置およびビデオ送信方法を提供することにある。上記の課題を解決するために、本技術に係る第1の側面のビデオ送信装置は、画素単位で符号化された符号化ビデオデータにおいて連続する2以上の所定数の前記画素データを差分データ化ユニットとして、この差分データ化ユニットの先頭の前記画素データを通過させ、前記先頭より後の前記画素データを直前の前記画素データに対するプラス方向およびマイナス方向のいずれか一方の変化量を示す差分データに変換して圧縮ビデオデータを生成する圧縮部と、前記圧縮部より生成された圧縮ビデオデータを送信する送信部とを具備する。本技術に係る第1の側面のビデオ送信装置では、前後の画素データ間の差分データがプラス方向への変化量のみで表現されることによって、差分データのプラス/マイナスの向きを示す符号ビットが不要となり、伝送ビット量を低減することができる。前記圧縮部は、前記圧縮部は、前記変換された差分データを非線形の圧縮変換特性を用いて圧縮するものであってもよい。これにより伝送ビット量をさらに低減することができる。前記圧縮部は、前記差分データのレンジの端に近いほど高い分解能が割り当てられた非線形の圧縮変換特性を用いて前記差分データを圧縮するようにしてもよい。人間の視覚によって比較的捕らえられやすい小さい変化量の変換誤差とビデオリンギングの原因となり得る大きい変化量の変換誤差をともに抑えることができる。前記圧縮部は、前記差分データを画素データに復元し、前記差分データ化ユニットの前記先頭より後の前記画素データをそれぞれ、前記復元された直前の画素データに対するプラス方向およびマイナス方向のいずれか一方の変化量を示す差分データに変換するものであってよい。差分データ化ユニットにおいて差分データに含まれ得る変換誤差は1回の圧縮変換による誤差に制限することができ、誤差の累積を回避することができる。前記送信部は、前記圧縮ビデオデータを複数のチャンネルに分割して同時に送信するものであってもよい。これにより、チャンネル毎の伝送ビット量を大幅に下げることができる。前記圧縮部は、前記差分データを画素データに復元し、この復元された画素データの最上位ビットの元画素データに対する変化を検出し、この検出結果をもとに、前記圧縮された差分データを補正するものであってもよい。差分データの値の0と最大値とが隣り合わせの値であることと差分データの圧縮変換誤差に起因して、伝送先で画素データの値が本来の値から大きく外れてしまうことを防止することができる。本技術の第2の側面に係るビデオ受信装置は、画素単位で符号化された符号化ビデオデータにおいて連続する2以上の所定数の前記画素データを差分データ化ユニットとして、この差分データ化ユニットの先頭の前記画素データを通過させ、前記先頭より後の前記画素データを直前の前記画素データに対するプラス方向およびマイナス方向のいずれか一方の変化量を示す差分データに変換することによって圧縮ビデオデータを生成し、この圧縮ビデオデータを送信するビデオ送信装置より前記伝送用のビデオデータを受信し、前記圧縮ビデオデータに逆変換する受信部と、前記圧縮ビデオデータに対して前記差分データ化ユニットの前記先頭の画素データを通過させ、前記差分データを伸張し、この伸張された差分データに直前の画素データを加算して前記先頭より後の前記画素データを復元することによって前記符号化ビデオデータを復元する伸張部とを具備する。このビデオ受信装置により、本技術の第1の側面に係るビデオ送信装置によって符号化されたビデオ圧縮データを復号することができる。本技術の第3の側面に係るビデオ送信方法は、画素単位で符号化された符号化ビデオデータにおいて連続する2以上の所定数の前記画素データを差分データ化ユニットとして、この差分データ化ユニットの先頭の前記画素データを通過させ、前記先頭より後の前記画素データを直前の前記画素データに対するプラス方向およびマイナス方向のいずれか一方の変化量を示す差分データに変換することによって圧縮ビデオデータを生成し、送信することを特徴とする。以上のように、本技術によれば、伝送ビット量を下げることができ、ビデオ伝送の安定性が向上する。以下、本技術に係る実施形態を図面を参照しながら説明する。<第1の実施形態>本実施形態の説明は、1.ビデオ伝送システム2.ビデオ送信装置の構成3.エンコーダの構成4.エンコーダの動作5.ビデオ受信装置の構成6.デコーダの構成7.デコーダの動作の順で行う。[1.ビデオ伝送システム]図1は、本技術に係る第1の実施形態であるビデオ伝送システム100の構成を示すブロック図である。ビデオ伝送システム100は、ビデオ送信装置10とビデオ受信装置30とを有する。ビデオ送信装置10の概要を説明する。ビデオ送信装置10は、例えはカメラ1などに内蔵される。ビデオ送信装置10は、カメラ内の撮像部により撮像されたアナログのコンポジット信号VBSやコンポーネント信号などを符号化し、さらに符号化されたビデオデータを圧縮する。ビデオ送信装置10は、圧縮されたビデオデータ全体をN個のチャンネルに分割して伝送することによって、1チャンネルあたりの伝送レートを抑制する。これにより、長距離伝送によって信号の減衰が生じても、ノイズによる影響を受け難いビデオ伝送が実現される。チャンネル数Nは2以上であり、伝送距離や総伝送レートなどの諸条件に応じて選定される。ビデオ送信装置10は、ビデオ信号を次のように符号化し、符号化ビデオデータを圧縮する。ビデオ送信装置10は、ビデオ信号を画素単位で読み込み、量子化し、符号化してMビットの画素データを得る。ビデオ送信装置10は、P個の連続する画素データを1つの差分データ化ユニットとして、この差分データ化ユニット内で先頭の画素データをそのままスルーさせ、先頭以外の画素データについては直前の画素データとの間の差分データMビットを求め、この差分データをM-Jビットの差分データに圧縮する。これにより差分データ化ユニット毎に、1つの画素データとP-1個の差分データが得られる。このビデオ送信装置10は、差分データをできるだけ少ないビット数で表現できるようにするために、前後の画素データ間の差分をプラスの変化量のみで表現する。これによって符号ビットが不要になり、全体の伝送ビット数を減らすことができる。また、このビデオ送信装置10は、Mビットの差分データをM-Jビットのデータに圧縮する際に、差分データがとり得る値の幅であるレンジの端に近いほど高い分解能が割り当てられた非線形の圧縮変換特性を採用する。これにより、0付近および最大値付近の差分データの変換誤差を最小限にすることができる。ビデオ送信装置10は、各チャンネルの圧縮されたビデオデータを複数のチャンネルに分割し、CRCコードを付加し、ケーブル伝送に適した信号系列に変換して伝送用のビデオデータとし、送信する。カメラケーブル5としては、例えば同軸ケーブルなどが用いられる。次に、ビデオ受信装置30の概要を説明する。ビデオ受信装置30は、例えば、カメラコントロールユニットCCU;CameraControlUnitなどに内蔵される。ビデオ受信装置30は、上記のカメラ1より複数のカメラケーブル5を通じて受信した各チャンネルの伝送用のビデオデータを圧縮ビデオデータへと逆変換した後、CRCコードによるデータの誤り検出を行い、各チャンネルの圧縮ビデオデータを一本のデータに結合し、結合された圧縮ビデオデータを伸張して、もとの符号化ビデオデータを得る。ビデオ受信装置30は、受信した圧縮ビデオデータの伸張に際して次のような処理を行う。ビデオ受信装置30は、差分データ化ユニット毎にMビットの画素データをスルーさせる一方で、M-Jビットの差分データについてはこれを上記の非線形の圧縮変換特性の逆特性を用いてMビットの差分データに伸張する。ビデオ受信装置30は、伸張したMビットの差分データを直前の画素データと加算することで元の画素データを復元する。[2.ビデオ送信装置10の構成]図2は、図1のビデオ伝送システム100におけるビデオ送信装置10の構成を示すブロック図である。ビデオ送信装置10は、エンコーダ11、分割部12、N個のCRCCyclicRedundancyCheck計算部13、N個のシリアライザ14を有する。なお、図2においてはN=4としている。エンコーダ11は圧縮部に相当する。分割部12、N個のCRC計算部13、N個のシリアライザ14は送信部に相当する。エンコーダ11は、入力されたビデオ信号を画素単位で読み込み、量子化し、符号化してMビットの画素データを得る。エンコーダ11は、符号化されたビデオデータにおいてP個の連続する画素データを1つの差分データ化ユニットとして、この差分データ化ユニットの先頭の画素データをそのままスルーさせ、先頭以外の画素データについては直前の画素データとの差分をM-Jビットの差分データに圧縮することによって、圧縮ビデオデータを生成する。分割部12は、エンコーダ11により得られた圧縮ビデオデータをN分割する。N分割は、1つの差分データ化ユニットが複数のチャンネルに分割されないように行われるとともに、チャンネル毎の伝送レートが可及的に均等化されるように行われる。N個のCRC計算部13はそれぞれ、チャンネル毎に分割された圧縮ビデオデータにCRCコードを付加する。N個のシリアライザ14はそれぞれ、CRCコードが付加されたチャンネル毎の圧縮ビデオデータをケーブル伝送に適した形式の信号系列に変換し、送信する。[4.エンコーダ11の構成]次に、エンコーダ11の構成の詳細を説明する。図3はエンコーダ11の構成を示すブロック図である。エンコーダ11は、符号化回路110、入力ラッチ回路111、補数回路112、加算回路113、圧縮変換回路114、および出力ラッチ回路115を有する。なお、ビデオ送信装置10に外部から符号化済みのビデオデータが入力される場合には、符号化回路110は不要である。図3はエンコーダ11において3番目の画素データQ3が処理されるときの状態を示している。以降、連続する画素データを画素データQn-1、画素データQn、画素データQn1のように表記する。その他のデータの順序も同様に表記する。符号化回路110は、ビデオ信号を画素の単位で符号化してMビットの画素データを出力する。入力ラッチ回路111には、符号化回路110よりMビットの画素データがQ1,Q2,Q3,Q4,Q5,Q6,Q7,Q8の順に入力される。入力ラッチ回路111は入力された入力ビデオデータを画素データQnの単位でラッチし、次の画素データQn1が入力されるタイミンクで補数回路112および第1の加算回路113に画素データQnを読み出す。補数回路112は、入力ラッチ回路111より読み出された画素データQnの補数に1を足したビット列-Qnを演算し、そのデータをラッチして加算回路113に出力する。加算回路113は、入力ラッチ回路111より入力された画素データQnと、直前の画素データQn-1から補数回路112によって生成されたビット例-Qn-1とを加算することによって、符号ビットが不要なMビットの差分データDnを生成して圧縮変換回路114に出力する。なお、加算回路113は、入力ラッチ回路111から順次読み出される画素データQnをP回に1回の周期でスルーさせて圧縮変換回路114に出力する。ここで、加算回路113をスルーさせた画素データQnから始まる連続するP個の画素データが差分データ化ユニットである。符号ビットが不要な差分データについて説明する。本実施形態では、差分データの表現から符号ビットを排除するために、差分データを直前の画素データの値からのプラス方向への変化量で表現する方法を採用している。図4は、差分データを表現する典型的な方法を示す図である。ここで縦軸は画素データの値、横軸は画素データの順序の方向である。Q1、Q2、Q3、Q4は画素データの値、D2、D3、-D4は前後に隣り合う画素データ間の差分データである。この典型的な方法によると、差分データは直前の画素データの値に対してプラス/マイナスどちらの向きにどれだけ変化したかという表現方法をとる。したがって、差分データは、画素データの値を表現するビット数に、変化の向きを示す1ビットを加えたM1ビットで表現される。すなわち、差分データを利用した場合には画素データそのものを利用する場合よりも伝送ビット量が増大する。図5は、本実施形態の差分データの表現方法を示す図である。同図のように、本実施形態では、差分データの表現から符号ビットを排除するために、差分データをプラス方向への変化量のみで表現する。例えば、図4に示した典型例においてQ3とQ4の画像データ間の差分データ-D4はマイナスの値として表現されるのに対し、本実施形態では、画素データQ3の値から画素データの値がとり得る最大値までの変化量と、0から画素データQ4の値までの変化量との和で差分データD4を表現する。このように差分データをプラス方向の変化量として表現することによって、変化量のプラス/マイナスの向きを示す符号ビットが不要になる。図3の説明に戻って、圧縮変換回路114は、差分データ化ユニットにおける先頭の画素データQn但し、n=1、5をそのままスルーさせ、その後に続くMビットの差分データDn但し、n=2、3、4、6、7、8をM-Jビットの差分データCn但し、n=2、3、4、6、7、8に圧縮変換する。また、圧縮変換回路114による圧縮変換では、差分データがとり得る値の幅であるレンジの端に近いほど高い分解能が割り当てられた非線形の圧縮変換特性が採用される。図6は従来の典型的な非線形の圧縮変換特性を示すグラフである。なお、この典型的な非線形の圧縮変換特性は、符号ビットを含む10ビットデータを8ビットデータに変換する特性を示している。この典型的な非線形の圧縮変換特性は、映像の大きな変化において人間の視覚は誤差を捕らにくいという観点から、変化量の値が小さいほど高い分解能が割り当てられたものである。しかし、変化量の値が大きい範囲の分解能を犠牲して値が小さい範囲の分解能を高めると、画素データの値が0付近から最大値付近まで変化するような大きな変化量の差分データに対する圧縮変換誤差に起因してビデオリンギングなどが発生することがある。図7は本実施形態で採用される非線形の圧縮変換特性の例を示すグラフである。本実施形態では、差分データDnのレンジの端に近いほど高い分解能が割り当てられた非線形の圧縮変換特性が採用される。すなわち、この圧縮変換特性では、例えば、差分データの値がとり得る幅に対して25から75までの中間範囲には7ビット分解能が与えられ、その1つ外側の範囲には8ビット分解能が与えられ、その1つ外側の範囲には9ビット分解能が与えられ、そして最も外側の範囲には10ビット分解能が与えられている。このような非線形の圧縮変換特性を用いることで、変化量が0付近および最大値付近であるときの差分データの圧縮変換精度を高めることができ、特に最大値付近の圧縮変換精度の向上によりビデオリンギングの発生を低減できる。図3に戻って、出力ラッチ回路115は、圧縮変換回路114により得られた画素データQnおよび差分データCnをラッチし、次のデータが入力されるタイミングで読み出す。[5.エンコーダ11の動作]図8は、エンコーダ11の動作を説明する図である。仮に、P=4、M=10、J=2とする。最初の画素データQ1に対する処理符号化回路110より出力された最初の画素データQ1は、入力ラッチ回路111にラッチされた後、次の画素データQ2が入力されるタイミングで補数回路112と加算回路113に読み出される。加算回路113、圧縮変換回路114はそれぞれ、最初の画素データQ1をそのままスルーさせて出力ラッチ回路115に出力する。出力ラッチ回路115にラッチされた画素データQ1は次の差分データC2が出力ラッチ回路115に入力されるタイミングで読み出される。2番目の画素データQ2に対する処理符号化回路110より出力された2番目の画素データQ2は、入力ラッチ回路111にラッチされた後、次の画素データQ3が入力されるタイミングで補数回路112と加算回路113にそれぞれ出力される。加算回路113は、2番目の画素データQ2と、先頭の画素データQ1から補数回路112によって生成されたビット列-Q1とを加算することによって10ビットの差分データD2を生成して圧縮変換回路114に出力する。なお、補数回路112は、入力ラッチ回路111より入力された画素データQnの補数に1を足したビット列-Qnを加算回路113に出力する。例えば、補数回路112に画素データとしてh000が入力された場合、その補数としてh3FFが得られ、これに1を足した結果はh400となる。ここで桁上がり上位ビットは無視されることによって補数回路112の出力はh000となる。また、加算回路113による加算において、10ビットをオーバーフローした場合には、桁上がり分の上位1ビットが捨てられて下位の10ビットデータが加算結果となる。圧縮変換回路114は、このようにして得られた10ビットの差分データD2を、上記の非線形の符号圧縮変換特性を用いて8ビットの差分データC2に圧縮変換する。8ビットの差分データC2は出力ラッチ回路115に出力され、次の差分データC3が入力されるタイミングで出力ラッチ回路115から読み出される。符号化回路110より出力された3番目の画素データQ3および4番目の画素データQ4についても2番目の画素データQ2と同様に処理されて、8ビットの差分データD3、D4となって出力ラッチ回路115に出力され、それぞれ次のデータが入力されるタイミングで出力ラッチ回路115から読み出される。1つの差分データ化ユニットはここでは4個P=4の画素データで構成されるので、次の5番目の画素データQ5は、最初の画素データQ1の場合と同様にそのままスルーされる。そして6番目から8番目の画素データQ5~Q8は、2番目から4番目の画素データQ2~Q4の場合と同様に処理されて、8ビットの差分データD6~D8となって出力ラッチ回路115より出力される。したがって、M=10、J=2、P=4の場合、1つの差分データ化ユニットを構成する画素データが40ビット10ビット×4であったのに対し、エンコーダ11によって圧縮後は34ビット108×3まで圧縮される。[5.ビデオ受信装置30の構成]図9は、本技術に係る第1の実施形態のビデオ伝送システム100におけるビデオ受信装置30の構成を示すブロック図である。このビデオ受信装置30は、N個のデシリアライザ31、N個のCRC計算部32、連結部33、デコーダ34を有する。ここで、N個のデシリアライザ31、N個のCRC計算部32、連結部33は受信部に相当する。デコーダ34は伸張部に相当する。N個のデシリアライザ31はそれぞれ、受信したチャンネル毎の圧縮ビデオデータを伝送に適した形式の信号系列からもとの圧縮ビデオデータの信号系列に逆変換する。N個のCRC計算部32はそれぞれ、デシリアライザ31より出力されたチャンネル毎の圧縮ビデオデータに対してCRCコードを用いた誤り検出を行う。連結部33は、N個のCRC計算部32より出力された各圧縮ビデオデータを、分割部12による分割前の並びに復元するように連結する。デコーダ34は、連結部33によって連結された圧縮ビデオデータを伸張してもとの符号化ビデオデータとし、これを復号する。より詳細には、デコーダ34は、差分データ化ユニットの先頭の画素データQnをそのままスルーさせ、その後に続くM-Jビットの差分データCnをMビットの差分データに伸張し、直前の画素データと加算することによって、もとの符号化ビデオデータを復元し、最後に復号してビデオ信号を出力する。[6.デコーダ34の構成]次に、デコーダ34の構成の詳細を説明する。図10はデコーダ34の構成を示すブロック図である。このデコーダ34には、圧縮ビデオデータとして、Mビットの画素データQ1、M-Jビットの差分データC2,C3,C4、Mビットの画素データQ5、M-Jビットの差分データC6,C7,C8が順に入力される。なお、図10はデコーダ34において3番目の差分データC3が処理されるときの状態を示している。デコーダ34は、入力ラッチ回路341、伸張変換回路342、加算回路343、出力ラッチ回路344、および復号回路345を有する。入力ラッチ回路341は、入力されたMビットの画素データQn但し、n=1、5およびM-Jビットの差分データCn但し、n=2、3、4、6、7、8をラッチする。入力ラッチ回路341にラッチされたデータは次のデータが入力されるタイミングで伸張変換回路342に読み出される。伸張変換回路342は、入力ラッチ回路341より読み出されたデータをP回に1回の周期でスルーさせることによって差分データ化ユニットの先頭の画素データQnをそのまま加算回路343に出力し、差分データCnを図7に示した圧縮変換特性の逆変換特性を用いてMビットの差分データDnに伸張する。加算回路343は、伸張変換回路342より出力されたデータをP回に1回の周期でスルーさせることによって、差分データ化ユニットの先頭の画素データQnをそのまま出力ラッチ回路344に出力し、差分データDnを直前の画素データQ’n-1と加算することによって画素データQ’nを復元し、出力ラッチ回路344に出力する。出力ラッチ回路344は、加算回路343より出力された画素データQnおよび復元された画素データQ’nをラッチし、次のデータが入力されるタイミングで復号回路345と加算回路343に読み出す。復号回路345は、出力ラッチ回路344より読み出された画素データQnおよびQ’nを復号してビデオ信号を復元する。[7.デコーダ34の動作]図11は、デコーダ34の動作を説明する図である。仮に、P=4、M=10、j=2とする。デコーダ34に、10ビットの画素データQ1、8ビットの差分データC2,C3,C4、10ビットの画素データQ5、8ビットの差分データC6,C7,C8が順に入力されることとする。最初の画素データQ1に対する処理デコーダ34に入力された最初の画素データQ1は、入力ラッチ回路341にラッチされた後、次の差分データC2が入力されるとタイミングで伸張変換回路342に読み出される。伸張変換回路342に読み出された画素データQ1はそのまま伸張変換回路342をスルーして加算回路343に入力され、加算回路343をスルーして出力ラッチ回路344にラッチされた後、次の画素データが入力されるタイミングで出力ラッチ回路344から読み出される。次の差分データC2に対する処理デコーダ34に入力された最初の差分データC2は、入力ラッチ回路341にラッチされた後、次の差分データC3が入力されるタイミングで入力ラッチ回路341から伸張変換回路342に読み出される。伸張変換回路342は、入力ラッチ回路341より読み出された8ビットの差分データC2を、図7に示した圧縮変換特性の逆変換特性を用いて10ビットの差分データD2に伸張変換する。加算回路343は、この10ビットの差分データD2と先頭の画素データQ1とを加算して、画素データQ’2を復元し、出力ラッチ回路344と加算回路343に出力する。なお、加算回路343による加算結果が10ビットをオーバーフローした場合には、桁上がり分の上位1ビットが捨てられて下位の10ビットデータが加算結果として出力ラッチ回路344と加算回路343に出力される。次の差分データC3に対する処理デコーダ34に入力された次の差分データC3は、入力ラッチ回路341にラッチされた後、次の差分データC4が入力されるタイミングで入力ラッチ回路341から伸張変換回路342に読み出される。伸張変換回路342は、入力ラッチ回路341より読み出された8ビットの差分データD3を、図7に示した圧縮変換特性の逆変換特性を用いて10ビットの差分データD3に伸張変換する。加算回路343は、この10ビットの差分データD3と、復元された直前の画素データQ’2とを加算して、画素データQ’3を復元し、出力ラッチ回路344と加算回路343に出力する。次の差分データD4に対する処理も差分データD3と同様に処理される。以上で、1つの差分データ化ユニットに対する処理が終了し、次の差分データ化ユニットに対する処理が同様に繰り返される。以上のように、本実施形態のビデオ伝送システム100には次のような効果がある。1.前後の画素データ間の差分データがプラス方向への変化量のみで表現されることによって、差分データのプラス/マイナスの向きを示す符号ビットが不要となり、伝送ビット量を低減することができる。2.Mビットの差分データを非線形の圧縮変換特性を用いてM-Jビットの差分データに圧縮して伝送するので、伝送ビット量をさらに低減することができる。3.ビデオ送信装置10において、エンコーダ11によって得られた圧縮ビデオデータが複数のチャンネルに分割されて並列に伝送されるので、チャンネル毎の伝送ビット量を大幅に下げることができる。4.ビデオ送信装置10の圧縮変換回路114では、差分データDnのレンジの端に近いほど高い分解能が割り当てられた非線形の圧縮変換特性を用いて差分データが圧縮変換される。これにより、伝送ビット量を低減できるとともに、人間の視覚によって比較的捕らえられやすい小さい変化量の変換誤差とビデオリンギングの原因となり得る大きい変化量の変換誤差をともに抑えることができる。なお、上記の実施形態では、差分データの表現から符号ビットを排除するために、差分データを直前の画素データの値からのプラス方向への変化量で表現する方法を採用したが、差分データの表現から符号ビットを排除するために、差分データを直前の画素データの値からのマイナス向への変化量で表現する方法を採用してもよいことは言うまでもない。<変形例1>ところで、第1の実施形態では、図11に示したように、1つの差分データ化ユニットにおいて2番目の差分データD2には、この差分データD2が生成される際の圧縮変換誤差が含まれる。3番目の差分データD3には、2番目と3番目の差分データD2、D3がそれぞれ生成される際の圧縮変換誤差が含まれる。4番目の差分データD4には、2番目、3番目、4番目の差分データD2、D3、D4がそれぞれ生成される際の圧縮変換誤差が含まれる。すなわち、1つの差分データ化ユニットにおいて後の差分データほど、圧縮変換誤差が蓄積されたものとなる。変形例1は、このような圧縮変換誤差の蓄積を防止することが可能なエンコーダに関するものである。図12は、変形例1のエンコーダ11Aの構成を示すブロック図である。このエンコーダ11Aは、符号化回路110A、入力ラッチ回路111A、補数回路112A、第1の加算回路113A、圧縮変換回路114A、出力ラッチ回路115A、伸張変換回路116A、第2の加算回路117A、中間ラッチ回路118Aを有する。このエンコーダ11Aには、Mビットの画素データがQ1,Q2,Q3,Q4,Q5,Q6,の順に入力される。なお、図12はエンコーダ11Aにおいて3番目の画素データQ3が処理されるときの状態を示している。以降、連続する画素データを画素データQn-1、画素データQn、画素データQn1のように表記する。その他のデータの順序も同様に表記する。入力ラッチ回路111Aは、図3の入力ラッチ回路111と同様に、符号化回路110Aより出力されるMビットの画素データQnをラッチする。この入力ラッチ回路111Aにラッチされた画素データQnは次の画素データQn1が入力されるタイミンクで補数回路112Aおよび第1の加算回路113Aにそれぞれ読み出される。第1の加算回路113Aは、第1の実施形態の加算回路113に相当するものであり、入力ラッチ回路111Aより入力された画素データQnと、直前の画素データQn-1または直前の復元された画素データQ’n-1から補数回路112Aによって生成されたビット列-Qn-1またはビット列-Q’n-1とを加算することによって符号ビットが不要なMビットの差分データDnを生成して圧縮変換回路114Aに出力する。なお、第1の加算回路113Aは、1/Pの周期で入力ラッチ回路111Aからの画素データQnをそのまま圧縮変換回路114Aに出力する。ここで、加算回路113Aをスルーした画素データから始まる連続するP個の画素データが1つの差分データ化ユニットとなる。圧縮変換回路114Aは、第1の実施形態の圧縮変換回路114に相当するものであり、差分データ化ユニットにおける先頭の画素データQnをそのままスルーさせ、その後に続く差分データDnをM-JビットのデータCnに圧縮変換する。伸張変換回路116Aは、圧縮変換回路114Aより出力された差分データ化ユニットにおける先頭の画素データQnをそのままスルーさせ、差分データCnを、図7に示した非線形の圧縮変換特性の逆変換特性を用いてMビットの差分データD’nに復元して第2の加算回路117Aに出力する。なお、差分データの符号において’は復元されたデータであることを示す。第2の加算回路117Aは、伸張変換回路116Aより出力された先頭の画素データQnをそのままスルーさせて補数回路112Aおよび中間ラッチ回路118Aに出力する。また、第2の加算回路117Aは、伸張変換回路116Aより出力された差分データD’nを中間ラッチ回路118Aから読み出された直前の画素データQn-1または直前の復元された画素データQ’n-1と加算して画素データQ’nを復元し、その画素データQ’nを補数回路112Aおよび中間ラッチ回路118Aに出力する。中間ラッチ回路118Aは、第2の加算回路117Aより出力された画素データQnまたは画素データQ’nをラッチして、第2の加算回路117Aに読み出す。補数回路112Aは、第2の加算回路117Aより出力された直前の画素データQn-1または直前の復元された画素データQ’n-1の補数に1を足したビット列-Qn-1または-Q’n-1を第1の加算回路113Aに出力する。次に、本変形例1のエンコーダ11Aの動作を説明する。P=4、M=10、J=2とする。符号化回路110Aからエンコーダ11Aに10ビットの画素データQnがQ1,Q2,Q3,Q4,Q5,Q6,の順に入力されることとする。最初の画素データQ1に対する処理エンコーダ11Aに入力された最初の画素データQ1は、まず入力ラッチ回路111Aにラッチされた後、次の画素データQ2が入力されるタイミングで第1の加算回路113Aに読み出される。入力ラッチ回路111Aから読み出された画素データQ1は第1の加算回路113A、圧縮変換回路114Aをそのままスルーして出力ラッチ回路115Aに入力される。出力ラッチ回路115Aにラッチされた画素データQ1は次のデータC2が出力ラッチ回路115Aに入力されるタイミングで出力される。また、圧縮変換回路114Aをスルーした画素データQ1は伸張変換回路116A、第2の加算回路117Aをスルーして補数回路112Aと中間ラッチ回路118Aに出力される。2番目の画素データQ2に対する処理エンコーダ11Aに入力された2番目の画素データQ2は、入力ラッチ回路111Aにラッチされた後、次の画素データQ3が入力されるタイミングで第1の加算回路113Aに読み出される。第2の加算回路117Aは、入力された2番目の画素データQ2と、先頭の画素データQ1から補数回路112Aによって生成されたビット列-Q1とを加算することによって10ビットの差分データD2を生成して圧縮変換回路114Aに出力する。圧縮変換回路114Aは、10ビットの差分データD2を、図7の非線形の符号圧縮変換特性を用いて8ビットの差分データC2に圧縮変換する。8ビットの差分データC2は出力ラッチ回路115Aと伸張変換回路116Aに出力される。出力ラッチ回路115Aにラッチされた差分データC2は次のデータが出力ラッチ回路115Aに入力されるタイミングで出力される。一方、伸張変換回路116Aは、8ビットの差分データC2を図7の符号圧縮変換特性の逆変換特性を用いて10ビットの差分データD’2に伸張変換する。伸張変換された10ビットの差分データD’2は第2の加算回路117Aにて先頭の画素データQ1と加算されることによって画素データQ’2に復元され、補数回路112Aと中間ラッチ回路118Aに出力される。3番目の画素データQ3に対する処理エンコーダ11Aに入力された3番目の画素データQ3は、入力ラッチ回路111Aにラッチされた後、次の画素データQ4が入力されるタイミングで第1の加算回路113Aに出力される。第1の加算回路113Aは入力された3番目の画素データQ3と、画素データQ’2から補数回路112Aによって生成されたビット列-Q’2とを加算することによって10ビットの差分データD3を生成して圧縮変換回路114Aに出力する。圧縮変換回路114Aは、差分データD3を、図7の非線形の符号圧縮変換特性を用いて8ビットの差分データC3に圧縮変換する。8ビットの差分データC3は出力ラッチ回路115Aと伸張変換回路116Aに出力される。出力ラッチ回路115Aにラッチされた差分データC3は次のデータC4が出力ラッチ回路115Aに入力されるタイミングで出力される。一方、伸張変換回路116Aは、8ビットの差分データD3を図7の符号圧縮変換特性の逆変換特性を用いて10ビットの差分データD’3に伸張変換する。伸張変換された10ビットの差分データD’3は第2の加算回路117Aにて2番目の画素データQ’2と加算されることによって画素データQ’3に復元され、補数回路112Aと中間ラッチ回路118Aに出力される。4番目の画素データQ4に対する処理も3番目の画素データQ3に対する処理と同様に行われる。このように、変形例1のエンコーダ11Aは、圧縮変換回路114Aにて圧縮変換された差分データCnを伸張変換回路116Aによってもとのビット数の差分データD’nに戻し、直前の画像データQn-1または直前の復元された画像データQ’n-1と加算することによって画素データQ’nを復元して補数回路112Aに入力する。これにより、差分データ化ユニットにおいて差分データDnに含まれ得る変換誤差は1回の圧縮変換による誤差に制限することができ、すなわち誤差の累積を回避することができる。<変形例2>第1の実施形態によると、差分データDnの値の0と最大値とは隣り合わせの値となる。このため、例えば図13に示すように、画素データQnに差分データDn1を加算した値が本来は最大値より下の値であるべきとき、差分データDn1にプラスの圧縮変換誤差が含まれていると加算値が最大値をオーバーフローして0に近い値となってしまうことがある。また、図14に示すように、画素データQnに差分データDn1を加算した値が本来は最大値をオーバーフローして0に近い値であるべきとき、差分データDn1にマイナスの圧縮変換誤差があると加算値が最大値に近い値となってしまうことがある。変形例2は、このような問題を防止することが可能なエンコーダに関するものである。図15は、変形例2のエンコーダ11Bの構成を示すブロック図である。このエンコーダ11Bは、図11に示した変形例1のエンコーダ11Aの構成に、最上位ビット比較回路119B、補正回路150B、第2の伸張変換回路151B、第3の加算回路152Bがさらに付加されたものである。なお、図11における伸張変換回路116Aは図14において第1の伸張変換回路116Bとして表記されている。このエンコーダ11Bには、符号化回路110BからMビットの画素データがQ1,Q2,Q3,Q4,Q5,Q6,の順に入力される。なお、図15はエンコーダ11Bにおいて3番目の画素データQ3が処理されるときの状態を示している。以降、連続する画素データを画素データQn-1、画素データQn、画素データQn1のように表記する。その他のデータの順序も同様に表記する。補正回路150Bは、圧縮変換回路114Bによって圧縮変換されたM-Jビットの差分データCnTEMPの最上位ビットを、最上位ビット比較回路119Bからの比較結果をもとに補正あるいはスルーさせる。なお、TEMPは未補正の値であることを示す。第1の伸張変換回路116Bは、圧縮変換回路114Bによって圧縮変換されたM-Jビットの差分データCnTEMPを図7の符号圧縮変換特性の逆変換特性を用いて未補正のMビットの差分データD’nTEMPに伸張変換する。第2の加算回路117Bは、第1の伸張変換回路116Bより出力された未補正のMビットの差分データD’nTEMPを、中間ラッチ回路118Bにラッチされた直前の画素データQn-1または直前の補正済みの画素データQ’n-1と加算して未補正の画素データQ’nTEMPを生成し、最上位ビット比較回路119Bに出力する。第2の伸張変換回路151Bは、補正回路150Bを通過した補正済みのM-Jビットの差分データCnを図7の符号圧縮変換特性の逆変換特性を用いてMビットの差分データD’nに伸張変換する。第3の加算回路152Bは、第2の伸張変換回路151Bより出力された補正済みのMビットの差分データD’nを、中間ラッチ回路118Bにラッチされた直前の画素データQn-1または直前の補正済みの画素データQ’n-1と加算して補正済みの画素データQ’nを生成し、補数回路112Bと中間ラッチ回路118Bに出力する。中間ラッチ回路118Bは、第3の加算回路152Bより出力された画素データQnまたは補正済みの画素データQ’nをラッチする。最上位ビット比較回路119Bは、入力ラッチ回路111Bより読み出された画素データQnと、第2の加算回路117Bによって生成された未補正の画素データQ’nTEMPとの最上位ビットどうしを比較する。最小位ビットが不一致のケースとして、ケース1.入力ラッチ回路111Bより読み出された画素データQnの最上位ビットが1であるとき画素データQ’nTEMPの最上位ビットが0である例えば図13の場合。ケース2.入力ラッチ回路111Bより読み出された画素データQnの最上位ビットが0であるとき画素データQ’nTEMPの最上位ビットが1である例えば図14の場合。がある。最上位ビット比較回路119Bは比較結果を補正回路150Bに出力する。すなわち、最上位ビット比較回路119Bは、上記の最上位ビットどうしが一致しているならば一致していることを補正回路150Bに通知し、不一致が検出された場合には上記のケース1またはケース2の不一致結果を補正回路150Bに出力する。補正回路150Bは、最上位ビット比較回路119Bからの比較結果の通知を受けて、次のように差分データCnTEMPを補正する。1.一致の場合に補正回路150Bは差分データCnTEMPをスルーさせる。2.ケース1の不一致のとき、補正回路150Bは差分データCnTEMPの最上位ビットに-1を加算する。3.ケース2の不一致のとき、補正回路150Bは差分データCnTEMPの最上位ビットに1を加算する。次に、本変形例2のエンコーダ11Bの動作を説明する。仮に、P=4、M=10、J=2とする。符号化回路110Bからエンコーダ11Bに10ビットの画素データQnがQ1,Q2,Q3,Q4,Q5,Q6,の順に入力されることとする。最初の画素データQ1に対する処理エンコーダ11Bに入力された最初の画素データQ1は、まず入力ラッチ回路111Bにラッチされた後、次の画素データQ2が入力されるタイミングで第1の加算回路113Bに読み出される。読み出された画素データQ1は第1の加算回路113B、圧縮変換回路114Bに入力される。また、圧縮変換回路114Bをスルーした画素データQ1は第1の伸張変換回路116B、第2の加算回路117Bをスルーして最上位ビット比較回路119Bに出力される。最上位ビット比較回路119Bは、先頭の画素データQ1と第2の加算回路117Bより入力された画素データQ1の最上位ビット同士を比較する。この場合一致が判定されて、補正回路150Bにその結果が通知される。補正回路150Bは、最上位ビット比較回路119Bから一致の通知を受けると、圧縮変換回路114Bからの画素データQ1をそのまま第2の伸張変換回路151Bと出力ラッチ回路115Bに出力する。出力ラッチ回路115Bにラッチされた画素データQ1は次のデータC2が出力ラッチ回路115Bに入力されるタイミングで出力される。一方、第2の伸張変換回路151Bは、補正回路150Bより入力された画素データQ1をそのまま第3の加算回路152Bに入力する。第3の加算回路152Bも画素データQ1をそのまま補数回路112Bと中間ラッチ回路118Bに出力する。2番目の画素データQ2に対する処理エンコーダ11Bに入力された2番目の画素データQ2は、入力ラッチ回路111Bにラッチされた後、次の画素データQ3が入力されるタイミングで第1の加算回路113Bに読み出される。第1の加算回路113Bは入力された2番目の画素データQ2と、補数回路112Bによって生成されたビット列-Q1とを加算することによって10ビットの差分データD2を生成して圧縮変換回路114Bに出力する。圧縮変換回路114Bは、差分データD2を、図7の非線形の符号圧縮変換特性を用いて8ビットの差分データC2TEMPに圧縮変換して補正回路150Bと第1の伸張変換回路116Bに出力する。第1の伸張変換回路116Bは、圧縮変換回路114Bから8ビットの差分データC2TEMPを受け取ると、これを図7の符号圧縮変換特性の逆変換特性を用いて未補正のMビットの差分データD’2TEMPに伸張変換する。伸張変換された未補正のMビットの差分データD’2TEMPは、第2の加算回路117Bにて画素データQ1と加算されることによって画素データQ’2TEMPに復元されて最上位ビット比較回路119Bに出力される。最上位ビット比較回路119Bは、2番目の画素データQ2と、第2の加算回路117Bより入力された画素データQ’2TEMPの最上位ビット同士を比較して、一致、ケース1の不一致、ケース2の不一致のいずれかの比較結果を補正回路150Bに出力する。補正回路150Bは、最上位ビット比較回路119Bからの比較結果をもとに、次のように8ビットの差分データC2TEMPを処理する。まず、比較結果が一致である場合、補正回路150Bは差分データC2TEMPをスルーさせて第2の伸張変換回路151Bと出力ラッチ回路115Bにそれぞれ出力する。第2の伸張変換回路151Bによって伸張変換されたMビットの差分データC2TEMPは、第3の加算回路152Bにて直前の画素データQ1と加算されることによって、10ビットの画像データQ2に復元されて補数回路112Bと中間ラッチ回路118Bにそれぞれ出力される。比較結果がケース1の不一致である場合、補正回路150Bは差分データC2TEMPの最上位ビットに-1を加算し、その結果を第2の伸張変換回路151Bと出力ラッチ回路115Bにそれぞれ出力する。これにより、図13に示したように、復元される画素データの値が誤差によってレンジの最大値を超過して0付近の値になった場合に、最大値付近の値に戻る。比較結果がケース2の不一致である場合、補正回路150Bは差分データC2TEMPの最上位ビットに1を加算し、その結果を第2の伸張変換回路151Bと出力ラッチ回路115Bにそれぞれ出力する。これにより、図14に示したように、復元される画素データの値が誤差によってレンジの最大値を超過せずに最大値付近の値になった場合に0付近の値に戻る。出力ラッチ回路115Bにラッチされた画素データC2は次のデータC3が出力ラッチ回路115Bに入力されるタイミングで出力される。一方、第2の伸張変換回路151Bは、補正回路150Bより入力された8ビットの差分データC2を図7の符号圧縮変換特性の逆変換特性を用いてMビットの差分データD’2に伸張変換する。このMビットの差分データD’2は、第3の加算回路152Bにて直前の画素データQ1と加算される。これにより、10ビットの画素データQ’2が復元されて補数回路112Bと中間ラッチ回路118Bにそれぞれ出力される。3番目の画素データQ3に対する処理エンコーダ11Bに入力された3番目の画素データQ3は、入力ラッチ回路111Bにラッチされた後、次の画素データQ4が入力されるタイミングで最上位ビット比較回路119Bと第1の加算回路113Bに出力される。第1の加算回路113Bは入力された3番目の画素データQ3と、2番目の画素データQ’2から補数回路112Bによって生成されたビット列-Q2 ́とを加算することによって10ビットの差分データD3を生成して圧縮変換回路114Bに出力する。圧縮変換回路114Bは、10ビットの差分データD3を、図7の非線形の符号圧縮変換特性を用いて8ビットの差分データC3TEMPに圧縮変換する。8ビットの差分データC3TEMPは、補正回路150Bと第1の伸張変換回路116Bに出力される。第1の伸張変換回路116Bは、8ビットの差分データC3TEMPを図7の符号圧縮変換特性の逆変換特性を用いてMビットの差分データD’3TEMPに伸張変換する。伸張変換されたMビットの差分データD’3TEMPは第2の加算回路117Bにて2番目の画素データQ’2と加算されることによって画素データQ’3に復元されて最上位ビット比較回路119Bに出力される。最上位ビット比較回路119Bは、3番目の画素データQ3と第2の加算回路117Bより入力された画素データQ’3の最上位ビット同士を比較して、一致、ケース1の不一致、ケース2の不一致のいずれかの比較結果を補正回路150Bに出力する。補正回路150Bは、最上位ビット比較回路119Bからの比較結果をもとに、2番目の画素データQ2の場合と同様に8ビットの差分データC3TEMPを処理する。すなわち、比較結果が一致である場合、補正回路150Bは差分データC3TEMPをスルーさせて第2の伸張変換回路151Bと出力ラッチ回路115Bにそれぞれ出力する。第2の伸張変換回路151Bによって伸張変換されたMビットの差分データC3TEMPは、第3の加算回路152Bにて直前の画素データQ’2と加算されることによって、10ビットの画像データQ3に復元されて補数回路112Bと中間ラッチ回路118Bにそれぞれ出力される。比較結果がケース1の不一致である場合、補正回路150Bは差分データC3TEMPの最上位ビットに-1を加算し、その結果を第2の伸張変換回路151Bと出力ラッチ回路115Bにそれぞれ出力する。比較結果がケース2の不一致である場合、補正回路150Bは差分データC3TEMPの最上位ビットに1を加算し、その結果を第2の伸張変換回路151Bと出力ラッチ回路115Bにそれぞれ出力する。以上のように、本変形例2により、差分データの値の0と最大値とが隣り合わせの値であることと差分データの圧縮変換誤差に起因して、伝送先で画素データの値が本来の値から大きく外れてしまうことを防止することができる。なお、本技術は以下のような構成も採ることができる。1画素単位で符号化された符号化ビデオデータにおいて連続する2以上の所定数の前記画素データを差分データ化ユニットとして、この差分データ化ユニットの先頭の前記画素データを通過させ、前記先頭より後の前記画素データを直前の前記画素データに対するプラス方向およびマイナス方向のいずれか一方の変化量を示す差分データに変換して圧縮ビデオデータを生成する圧縮部と、前記圧縮部より生成された圧縮ビデオデータを送信する送信部とを具備するビデオ送信装置。2前記1に記載のビデオ送信装置であって、前記圧縮部は、前記変換された差分データを非線形の圧縮変換特性を用いて圧縮するビデオ送信装置。3前記2に記載のビデオ送信装置であって、前記圧縮部は、前記差分データのレンジの端に近いほど高い分解能が割り当てられた非線形の圧縮変換特性を用いて前記差分データを圧縮するビデオ送信装置。4前記1から3のいずれかに記載のビデオ送信装置であって、前記送信部は、前記圧縮ビデオデータを複数のチャンネルに分割して同時に送信するビデオ送信装置。5前記1ないし4のいずれかに記載のビデオ送信装置であって、前記圧縮部は、前記差分データを画素データに復元し、前記差分データ化ユニットの前記先頭より後の前記画素データをそれぞれ、前記復元された直前の画素データに対するプラス方向およびマイナス方向のいずれか一方の変化量を示す差分データに変換するビデオ送信装置。6前記1ないし4のいずれかに記載のビデオ送信装置であって、前記圧縮部は、前記差分データを画素データに復元し、この復元された画素データの最上位ビットの元画素データに対する変化を検出し、この検出結果をもとに、前記圧縮された差分データを補正するビデオ送信装置。7前記1ないし6のいずれかに記載のビデオ送信装置より前記伝送用のビデオデータを受信し、前記圧縮ビデオデータに逆変換する受信部と、前記圧縮ビデオデータに対して前記差分データ化ユニットの前記先頭の画素データを通過させ、前記差分データを伸張し、この伸張された差分データに直前の画素データを加算して前記先頭より後の前記画素データを復元することによって前記符号化ビデオデータを復元する伸張部とを具備するビデオ受信装置。"