超小型電子アセンブリであって、第1の表面と、前記第1の表面に露出しており、第1の領域と第2の領域とを含む第1の面を有する、第1の薄い導電性素子と、前記第1の面の前記第1の領域に接続されるとともに該第1の領域を覆うベースを有しており、該ベースから遠位の端に延びる、第1の導電性突起と、前記第1の薄い素子の前記第2の領域を覆うとともに、少なくとも前記第1の導電性突起の前記ベースに接触する、第1の誘電性材料層と、第2の面と該第2の面から離れる方向に延びる第2の導電性突起とを有する、第2の表面と、前記第1の表面上の前記第1の面が前記第2の表面側に向くように、前記第1の導電性突起を前記第2の導電性突起に接続する第1の溶融性金属塊であって、前記第1の誘電性材料層に向かって、前記第1の導電性突起の縁に沿って延びる、第1の溶融性金属塊とを含んでなる、超小型電子アセンブリ。前記第1の表面は基板上に形成され、前記第2の表面は超小型電子素子上に形成されている、請求項1に記載の超小型電子アセンブリ。前記第1の表面は、更なる超小型電子素子が上に固着されている基板上に形成され、前記第2の表面は、第2の基板上に形成されている、請求項1に記載の超小型電子アセンブリ。前記第1の溶融性金属塊は、前記第1の誘電性材料層に接触している、請求項1に記載の超小型電子アセンブリ。前記第1の誘電性材料層は、前記第1の表面の少なくとも一部分を覆っている、請求項1に記載の超小型電子アセンブリ。前記第2の導電性突起は、前記第2の表面から遠位の端を含み、前記第1の導電性突起の前記端は、該第1の導電性突起の該端と前記第2の導電性突起の前記端との間の間隙を規定する第1の距離をおいて、前記第2の導電性突起の前記端から離間し、前記金属塊は前記間隙内に延びている、請求項1に記載の超小型電子アセンブリ。前記第1の距離は、10μm~30μmの間である、請求項6に記載の超小型電子アセンブリ。前記請求項1に記載の超小型電子アセンブリであって、該超小型電子アセンブリが、前記第1の表面上に露出している複数の薄い導電性素子であって、それぞれが第1の領域と第2の領域とを有する第1の面を有する、複数の薄い導電性素子と、複数の第1の導電性突起であって、それぞれが前記複数の薄い素子のうちのそれぞれの薄い素子の前記第1の面の前記第1の領域に接続されるとともに、該第1の領域から遠位の端に延びる、複数の第1の導電性突起と、複数の第2の導電性突起であって、それぞれが前記第2の面から離れる方向に延びる、複数の第2の導電性突起とを更に含み、前記第1の誘電性材料層は、前記薄い素子の前記第2の領域を覆い、複数の第1の溶融性金属塊が、前記第1の突起のうちのそれぞれの第1の突起を、前記第2の突起のうちのそれぞれの第2の突起に接続し、前記それぞれの第1の塊は、前記第1の誘導性層に向かって、前記それぞれの第1の突起の一部分の上に延びている、請求項1に記載の超小型電子アセンブリ。前記第1の誘電性材料層の第1の開口には、内側表面が画定され、該内側表面は、前記第1の突起の、該内側表面と実質的に接触する部分に沿って延びている、請求項1に記載の超小型電子アセンブリ。前記第1の誘電性材料層は、前記第1の薄い素子の前記第1の面に対して垂直方向に延びる厚さを有し、該厚さは、10μm~30μmの間である、請求項9に記載の超小型電子アセンブリ。前記第1の誘電性材料層は、前記薄い素子の前記第1の面に対して垂直方向に延びる厚さを有し、該厚さは、前記第1の導電性突起の高さの20~50である、請求項9に記載の超小型電子アセンブリ。前記第1の導電性突起の前記ベースは、周縁を有し、前記第1の面の前記第2の領域は、前記第1の突起の前記ベースの前記周縁の外側に露出している、請求項1の記載の超小型電子アセンブリ。前記第1の突起には、該第1の突起の断面外形に沿って実質的に真っ直ぐである側壁が画定されている、請求項12に記載の超小型電子アセンブリ。前記第1の薄い素子の前記第1の面と前記第1の薄い導電性素子の前記側壁との間に隅部が形成され、該隅部は、前記第1の導電性素子の前記ベースの前記周縁に沿って位置し、前記第1の誘電性材料層は、前記隅部を実質的に覆う、請求項13の記載の超小型電子アセンブリ。前記第1の導電性突起の前記ベースは、前記端から延びる実質的に真っ直ぐな部分と、前記ベースの前記周縁から延びる遷移部分であって、前記外周縁の断面外形に沿って実質的に弧状である、遷移部分とを含み、前記第1の誘電性材料層は、前記遷移部分を実質的に覆っている、請求項12に記載の超小型電子アセンブリ。前記第1の導電性突起の前記ベースは、該第1の導電性突起の該ベースの前記周縁と実質的に位置合わせされる外側表面を有する導電性金属層によって、前記第1の薄い素子に接続され、前記第1の導電性材料層は、前記導電性金属層の前記外側表面を実質的に覆う、請求項12に記載の超小型電子アセンブリ。前記第2の表面上に露出しており、第1の領域と第2の領域とから構成される第2の面を有する、第2の薄い導電性素子であって、前記第2の突起は、ベースであって、周縁が画定され、該第2の薄い素子の前記第1の領域に接続されるとともに該第1の領域を覆う、ベースと、該ベースから遠位の端部分とを有する、第2の薄い導電性素子と、前記第2の薄い素子の前記第2の領域を覆う、第2の誘電性材料層とを更に含む、請求項1に記載の超小型電子アセンブリ。前記第1の塊は、前記第2の誘電性材料層に向かって、前記第2の導電性突起の一部分の上に延びている、請求項17に記載の超小型電子アセンブリ。前記第1の導電性突起は、側壁が画定され、前記第1の導電性突起の前記端と前記第1の導電性突起の前記側壁の少なくとも一部分との上に、蒸着金属層が形成される、請求項1に記載の超小型電子アセンブリ。前記第1の誘電性材料層は、前記第1の表面に対して実質的に平行な外側表面を含み、めっき層が、該めっき層の一部分が前記外側表面に沿って外側に、そして、前記第1の導電性突起から離れる方向に延びるように更に形成されている、請求項19に記載の超小型電子アセンブリ。前記薄い素子は実質的に円形のパッドである、請求項1に記載の超小型電子アセンブリ。第1のサブアセンブリが、前記第1の基板上に形成されるとともに前記パッドから延びる導電性トレースを更に含む、請求項21に記載の超小型電子アセンブリ。超小型電子アセンブリであって、第1の表面と、前記第1の表面上に露出しており、第1の領域と第2の領域とから構成される第1の面を有する、第1の薄い導電性素子と、前記第1の面の前記第1の領域に接続されるとともに該第1の領域を覆い、該第1の領域から遠位の端に延び、そして、前記第1の薄い導電性素子から遠位の第1の縁を有するバリアが一部分に沿って形成されている、第1の導電性突起と、第2の面であって、該第2の面から離れる方向に延びる第2の導電性突起を有する、第2の面と、前記第1の表面上の前記第1の面が第2の表面上の前記第2の面側に向くように前記第1の導電性突起を前記第2の導電性突起に接続する第1の溶融性金属塊であって、該第1の塊は、前記バリアの前記第1の縁に向かって、或る位置まで、前記第1の導電性突起の一部分に沿って延び、前記バリアは、前記第1の薄い素子と前記第1の金属塊との間に位置する、第1の溶融性金属塊と、を含む、超小型電子アセンブリ。前記バリアは、前記第1の導電性突起内に形成される表面処理層である、請求項23に記載の超小型電子アセンブリ。前記表面処理層は、酸化によって形成されている、請求項24に記載の超小型電子アセンブリ。前記表面処理層は、前記第1の導電性突起の表面上に施されるコーティングである、請求項24に記載の超小型電子アセンブリ。前記バリアは、誘電性材料層である、請求項23に記載の超小型電子アセンブリ。前記誘電性材料層は、前記第1の薄い素子の前記第2の領域を覆っている、請求項27に記載の超小型電子アセンブリ。第1の表面を有する第1の基板と、前記第1の表面上に露出している第1の面をそれぞれが有する、複数の第1の導電性パッドと、周縁を有するとともに前記第1のパッドのそれぞれの第1のパッドに接続されるベースがそれぞれ画定されており、前記それぞれの第1のパッドから離れる方向に延びている、複数の第1の突起であって、前記第1の面の露出部分は、前記第1の突起の前記ベースの周縁の外側に画定される、複数の第1の突起と、前記第1のパッドの前記面の前記露出部分に重なり、前記第1の突起のそれぞれの第1の突起が通過する複数の開口を画定する第1の誘電性材料層であって、少なくとも前記第1の突起の前記周縁に接触し、第1の外側表面を画定する第1の誘電性材料層とを備える、第1のサブアセンブリと、第2の表面を有する第2の基板と、前記第2の表面上に露出している複数の第2の導電性パッドと、前記第2のパッドのそれぞれの第2のパッドに接続されるとともに該第2のパッドから離れる方向に延びるベースをそれぞれが有する、複数の第2の突起とを備える、第2のサブアセンブリと、前記第2の基板の前記第2の面が前記第1の基板の前記第1の面側に向くように、前記複数の第1の導電性パッドを前記複数の第2の導電性パッドのそれぞれの第2の接続素子にそれぞれ接合している、複数の溶融性金属塊であって、前記第1の突起の、少なくとも前記第1の誘電性材料層の前記第1の外側表面に延びる部分を覆っている、複数の溶融性金属塊とを含んでなる、超小型電子アセンブリ。超小型電子アセンブリであって、第1の表面を有する第1の基板と、前記第1の表面上に露出しているとともに第1の面を有する、第1の薄い導電性素子と、前記第1の面に接続されるとともに該第1の面から遠位の端に延びるベースを有する、第1の導電性突起であって、前記ベースと前記端との間に側壁が画定されている、第1の導電性突起と、第2の表面と該第2の表面から遠位の第3の表面とを有する誘電性材料層であって、前記第2の表面は、前記第1の基板の前記第1の表面に沿って延び、該誘電性材料層は、周縁が画定されている第1の開口が内部に形成されている、誘電性材料層と、前記端に沿って、かつ前記第1の導電性突起の前記側壁の少なくとも一部分に沿って延びる、第1の部分と、前記誘電性材料層の一部分に沿って外側に、かつ前記第1の導電性突起から離れる方向に延びる、第2の部分とを有する、金属めっき層と、前記金属めっき層の少なくとも前記第1の部分にわたって形成されるとともに前記第3の表面に向かって延びている、第1の半田塊とを含んでなる、超小型電子アセンブリ。したがって、エレクトロマイグレーションを低減する更なる手段が必要とされている。本発明の一実施の形態は、超小型電子アセンブリに関する。該超小型電子アセンブリは、第1の表面と、前記第1の表面に露出しており、第1の領域と第2の領域とを含む第1の面を有する、第1の薄い導電性素子とを含む。前記面の前記第1の領域に接続されるとともに該第1の領域を覆うベースを有する第1の導電性突起が、該ベースから遠位の端に延びる。第1の誘電性材料層は、前記第1の薄い素子の前記第2の領域を覆うとともに、少なくとも前記第1の導電性突起の前記ベースに接触する。該アセンブリは、第2の面と該第2の面から離れる方向に延びる第2の導電性突起とを有する、第2の面とを更に含む。第1の溶融性金属塊が、前記第1の表面上の前記第1の面が前記第2の面側に向くように前記第1の突起を前記第2の突起に接続する。前記第1の塊は、前記第1の誘電性材料層に向かって、前記第1の突起の縁に沿って延びている。更なる実施の形態では、前記第1の溶融性金属塊は、前記第1の誘電性材料層に接触することができる。該超小型電子アセンブリは、前記第1の表面は、基板上に形成され、前記第2の表面は、超小型電子素子上に形成されるように構成することができる。付加的に又は代替的に、前記第1の表面は、更なる超小型電子素子が上に固着されている基板上に形成することができ、前記第2の表面は第2の基板上に形成することができる。更なる実施の形態では、該超小型電子アセンブリは、第1の導電性素子、第1の導電性突起、第2の導電性突起及び第1の金属塊をそれぞれ含む複数の相互接続構造体を含む。各相互接続構造体は第1の面の第1の領域と第2の面との間に接続され、上述の構造と同様の構造を有し、第1の誘電性材料層が薄い素子の第2の領域を覆う。前記第1の誘電性材料層の第1の開口は、第1の突起の、内側表面と実質的に接触する部分に沿って延びるように該内側表面を画定することができる。したがって、前記第1の誘電性材料層は、前記第1の薄い素子の前記第1の面に対して垂直方向に延びる厚さを有することができる。該厚さは、前記第1の導電性突起の高さの約20~50とすることができる。前記第1の導電性突起の前記ベースは、前記第1の面の前記第2の領域が、前記第1の突起の前記ベースの周縁の外側に露出するように該周縁を有することができる。この構造は前記第1の薄い素子の前記第1の面と前記第1の薄い導電性素子の前記側壁との間に隅部を更に形成することができる。該隅部は、前記第1の導電性素子の前記ベースの前記周縁に沿って位置することができ、前記第1の誘電性材料層は、前記隅部を実質的に覆うことができる。更なる実施の形態では、第2の薄い導電性素子が第2の表面上に露出することができ、第1の領域と第2の領域とから構成される第2の面を有することができる。第2の突起は、第2の薄い素子の第1の領域に接続されるとともにその第1の領域を覆うベースを更に有することができ、周縁とベースから遠位の端部分とが画定されている。第2の誘電性材料層が、第2の薄い素子の第2の領域を覆うことができる。さらに、前記第1の塊は、前記第2の誘電性材料層に向かって、前記第2の導電性突起の一部分の上に延びることができる。本発明の更なる実施の形態は、超小型電子アセンブリであって、第1の表面と、前記第1の表面上に露出しており、第1の領域と第2の領域とから構成される第1の面を有する、第1の薄い導電性素子とを備える超小型電子アセンブリに関する。第1の導電性突起が、前記第1の面の前記第1の領域に接続されるとともに該第1の領域を覆い、該第1の領域から遠位の端に延びる。前記導電性突起は、前記第1の薄い導電性素子から遠位の第1の縁を有するバリアが一部分に沿って形成されている。該アセンブリは、第2の面であって、該第2の面から離れる方向に延びる第2の導電性突起を有する、第2の面を更に含む。第1の溶融性金属塊が、前記第1の面の前記第1の表面が前記第2の面の第2の表面側に向くように、前記第1の導電性突起を前記第2の導電性突起に接続する。該第1の塊は、前記バリアの前記第1の縁に向かって、或る位置まで、前記第1の導電性突起の一部分に沿って延び、前記バリアは、前記第1の薄い素子と前記第1の金属塊との間に位置する。前記バリアは、前記第1の導電性突起内に形成される表面処理層とすることができる。前記表面処理層は、酸化によって形成することができるか、又は、前記第1の導電性突起の表面上に施されるコーティングとすることができる。また更なる実施の形態では、超小型電子アセンブリは、第1の表面を有する第1の基板と、第1の基板上に露出しているとともに第1の面を有する第1の薄い導電性素子とを含む。第1の面に接続されるベースを有する第1の導電性突起が、第1の面から遠位の端に延び、ベースと端との間に側壁が画定される。誘電性材料層が、第1の基板の第1の表面に沿って延び、第2の表面と第2の表面から遠位の第3の表面とを有する。誘電性材料層は、周縁が画定されている第1の開口が内部に更に形成されている。第1の部分を有する金属めっき層が、端に沿って、かつ第1の導電性突起の側壁の少なくとも一部分に沿って延びる。金属めっき層の第2の部分が、誘電性材料層の一部分に沿って外側に、かつ第1の導電性突起から離れる方向に延びる。第1の半田塊が、金属めっき層の少なくとも第1の部分にわたって形成され、第3の表面に向かって延びる。また更なる実施の形態は、第1の表面を有する基板と、第1の表面上に露出しているとともに面が画定されている複数の第1の導電性パッドと、複数の第1の金属ポストとを含む超小型電子アセンブリに関する。各金属ポストは、外周縁を有するベースが画定されており、第1の導電性パッドのそれぞれの第1の導電性パッドに接続される。各金属ポストは、ベースから、側壁に沿って、第1の導電性パッドから遠位の端に延びる。アセンブリは、内側表面と、外側表面と、複数の開口とを有する誘電性材料層を更に含む。内側表面は、基板の第1の表面に沿って延び、外側表面は、基板から遠位にある。第1の金属ポストのうちのそれぞれの第1の金属ポストは、誘電性材料層が第1の金属ポストの少なくとも外周縁に接触するように開口を通って突出する。複数の溶融性金属塊が、第1の金属ポストのうちの少なくとも幾つかの端に接触し、誘電性材料層の外側表面に向かって第1の金属ポストの側壁に沿って延びる。超小型電子素子が、基板上に担持され、第1の導電性パッドのうちの少なくとも幾つかに電子的に接続される。また更なる実施の形態は、第1の表面を有する第1の基板と、第1の面を有するとともに第1の表面上に露出している第1の薄い導電性素子とを含む、超小型電子アセンブリに関する。ベースを有する第1の導電性突起が、第1の面に接続され、第1の面から遠位の端に延びる。ベースと端との間に側壁が画定される。アセンブリは、第2の表面と第2の表面から遠位の第3の表面とを有する誘電性材料層を更に含む。第2の表面は、第1の基板の第1の表面に沿って延び、誘電性材料層は、周縁を有する第1の開口が内部に形成されている。端に沿って、かつベースと端との間に位置する場所まで側壁の一部分に沿って延びる第1の半田塊が、第1の導電性突起上に形成される。第1の導電性突起は、第1の開口の周縁が側壁の一部分に接触するように第1の開口を通って延びる。半田塊は、誘電性材料層の第3の表面に向かって延びる。ここで図面を参照すると、図面では同様の参照符号が同様の特徴に用いられており、図1及び図2は、超小型電子サブアセンブリ12、14の積層パッケージ10を示す。超小型電子サブアセンブリは、本明細書において更に説明される構成部品を含む1つ以上の相互接続構造体50によって互いに電子的かつ機械的に接合される。図1の積層パッケージ10は、下側アセンブリ12及び上側アセンブリ14を備える。なお、本明細書において用いられる場合、上側という語及び下側という語は、例えば水平又は垂直、左又は右等の方向又は位置を指す任意の他の語とともに、図面及び例示的な使用形態を参照して理解されることが留意される。これらの語は、他の位置及び向きを当業者が理解する場合に、本明細書における明確性の目的から用いられているのであって、限定的ではない。下側基板16及び上側基板18のそれぞれが、それぞれの下側表面20、24及び上側表面22、26を有する。上側表面22、26は、それぞれの下側表面20、24に対して概ね平行であり、表面20、22、24、26は全て、概ね平面である。上側基板18及び下側基板15のそれぞれの厚さは、それぞれの上側表面22、26と下側表面20、24との間に規定される。この厚さは、上側基板18と下側基板15との間で実質的に等しいものとすることも様々とすることもできる。厚さは、基板15、18に実質的に薄いウェハ状構造体を与えるのに十分な係数だけ、基板15、18の長さよりも概して短いとともに基板15、18の幅よりも概して短く、当業者によって一般的に理解される範囲内にある。各アセンブリ12、14は、それぞれの超小型電子素子30、32も含む。超小型電子素子30は、フリップチップボンディングによって下側基板16に固着されて示されており、その導電接触部図示せずが上側表面22側に面するように逆さになっている。その場合、超小型電子素子は、導電性突起34を用いて基板16に固着され、この導電性突起34は、超小型電子素子の接触部から延びており、半田塊36又は別の導電性接合材料を用いて、基板16に形成されている第2の導電性突起38にボンディングされる。フェイスアップ実装を含む、超小型電子素子30を基板16に接続する他の構成が可能であり、その場合、超小型電子素子30の接触部は上側表面22に面さず、接着剤を用いて、超小型電子素子30を上側表面26にボンディングし、また、ワイヤリードを用いて、超小型電子素子30の接触部を、基板16に形成されている、トレース又はパッド等の導電性機能部に電子的に接続する。超小型電子素子32は、同様にして基板18に固着されて示されており、代替的には上述したように取着することができる。図1に示されている相互接続構造体50は、基板16の上側表面22上に露出している面54を有する導電性パッド52を含む。本明細書で用いられる場合のにおいて露出しているという語は、基板16上のパッド52のための任意の特定の取着手段、又はパッド52と基板16との間の任意の相対位置を指すものではない。そうではなく、この語は、導電性構造体が、誘電性構造体の外側から誘電性構造体の表面に向かって、誘電性構造体の表面に対して垂直な方向に移動する理論上の地点との接触に利用可能であることを指す。したがって、誘電性構造体の表面に露出している端子又は他の導電性構造体は、そのような表面から突出することができるか、そのような表面と面一とすることができるか、又は、そのような表面に対して凹状になっているとともに誘電性構造体の穴又は窪みを通して露出することができる。パッド52は、蒸着等によって表面22上に直接形成されることによって基板16に固着することができるか、又は、面54が表面22と面一になるように基板16内に埋め込むことができるか、又は、面54が表面22上に露出したままとなる限り表面22よりも上若しくは下の高さに配置することができる。代替的な実施形態では、相互接続構造体50は、導電性パッド52に加えて又は導電性パッド52の代わりに、導電性トレース又は導電性トレースの一部分を含むことができる。導電性パッド52の面54の一部分にわたって導電性ピラー56が形成される。図1に見ることができるように、ピラー56のベース58が面54の一部分を覆っており、面54の、ベース58の周縁から延びる別の部分を、表面22上に露出したままにしている。ピラー56にはまた、ピラー56のベース58から端62へと離れる方向に延びる縁表面60が画定されている。導電性ピラーが図1に示されているが、当業者によって理解されるように、ピンやポスト等を含む、導電性突起を形成する代替的な構造体を用いることができる。相互接続構造体50は、基板18の下側表面24上に露出している面66を有する接触パッド64を更に含む。導電性パッド52の場合と同様に、パッド64は、面66が下側表面24と面一になるように基板18内に埋め込むことができるか、面66が下側表面24上に露出したままである限り下側表面24よりも上又は下に配置することができる。パッド64は、基板18の中に形成されている導電性ビア68を用いて、基板18の上側表面26上に形成されている、トレース又はワイヤ等の導電性機能部に接続することができる。代替的な実施形態では、相互接続構造体50は、パッド64の代わりに、下側表面24に露出しているトレース又はトレースの一部を含むことができる。半田塊70を用いて、ピラー56をパッド64に機械的かつ電子的にボンディングする。パッケージ10の形成及び組立て時に、半田塊70を、最初にピラー56又はパッド64のいずれかの上に形成することができ、次に、アセンブリ12、14がともに位置合わせされたときにリフローさせ、半田塊70をピラー56又はパッド64のうちの他方に固着することが可能になることができる。半田塊70は、パッケージ10内の適所に置かれると、上縁72及び下縁74を形成する。上縁72及び下縁74のそれぞれは、1本のライン又は1つの点又は1つの表面となるように形成することができる。図1に示されているように、上縁72は、パッド64を囲む表面24の一部に沿って延びる表面である。上縁72はまた、パッド64の幾何学形状に応じて、表面24と接触している状態又は表面24から離れている状態のいずれかで、パッド64又はこのパッドを囲む円形ラインに接触する表面を形成することができる。本明細書に開示されている構造及び技術は、パッドとパッドを接続する半田塊との間の界面におけるエレクトロマイグレーションを低減させるのに役立つことができる。エレクトロマイグレーションは、互いと接触している2つ以上の金属素子が異なる拡散速度を示すエリアにおいて、問題を引き起こす可能性がある。そのような場合、接合界面においてボイド発生が起こる可能性がある。すなわち、一方の金属が他方から離れることで、それらの間に間隙又は開口が形成される可能性がある。相互接続構造体50においてピラー56又は別の導電性突起を用いることにより、2つの対向するパッドを接続する半田塊を含む構造体と比べると、ピラー56の端62とパッド64との間を移動する電子電流のラインに沿ったピラー56の端62とパッド64との間の距離が短くなる。したがって、ピラー56及びパッド64の双方が銅から形成される図1の構造体は、銅-半田-銅の相互接続構造体におけるボイド発生につながるエレクトロマイグレーションを低減する上で効果的であることが示されている。同種金属likemetalsが、それらが第2の金属によって隔離される電子相互接続構造体において使用される場合、同種金属を含む内部金属間化合物innermetalliccompoundが第2の金属内に形成される。この内部金属間化合物は、一方の同種金属構造体から他方の同種金属構造体に向かって延在する。内部金属間化合物の形成は、金属間化合物では半田よりもエレクトロマイグレーションが低速であるため、エレクトロマイグレーションに起因するボイド発生を低減する要因である。構造体における同種金属から同種金属までの距離を短くすることによって、一方の同種金属構造体から他方の同種金属構造体まで延在する金属間化合物を形成することができる。パッド64及びピラー56が銅から形成され、半田塊70が錫を含む図1の例において、内部金属間化合物は、例えばCu3Sn~Cu3Sn5まで比率が様々とすることができる。さらに、本明細書に示されている相互接続構造体は、相互接続構造体の全体における同種金属の濃度勾配を低減することができ、この濃度勾配は、エレクトロマイグレーションを低減する推進要因であることが示されている。構造体における濃度勾配は、例えば同種金属の濃度が、構造体において空間的に変化する割合である。ピラー56が半田塊70の中へ延びていることにより、構造体における銅の表面積が増加し、この増加により、半田塊70内に存在する内部金属間化合物が更に増す。内部金属間化合物がこの増加量だけ延在することにより、構造体における銅の存在の変化率を下げることができ、エレクトロマイグレーションが更に低減する。図3~図6に示されているグラフは上述の現象を示す。図3及び図4は、図1の相互接続構造体と同様の相互接続構造体での水平位置における、その垂直距離の端から端までの銅の変化濃度を示す。図示のグラフは、パッド52、64及びピラー56が銅から作製され、半田塊70が錫を含有する半田化合物から作製される、相互接続構造体50に対応する。図3は、構造体が、通過する電流がない場合に生じる温度T0にあるときの銅の濃度を示し、これは、その温度条件下では半田塊70内に銅がないことを示す。図4は、電子電流の存在下での同じ構造体の平衡温度におけるその構造体の全体の銅の濃度を示す。図4のグラフは、内部金属間化合物の形成に起因して存在する、半田塊70内に存在する銅濃度を示す。内部金属間化合物は、ピラー56の端62からパッド52の面54まで延在することが示されている。端62及び面54の双方に沿った銅の濃度はまた、それらに沿うボイド発生が実質的にないことを示す。さらに、図4のグラフは、ピラー56の存在により、相互接続構造体50における銅の濃度の変化率が下がることができることを示す。例えば、半田塊70内の、パッド64にすぐ隣接するエリアでは、銅の濃度を表すラインは方向が急激に変わっている。逆に、半田塊70の、ピラー56に隣接するエリアでは、銅の濃度を表すラインの方向変化はあまり劇的ではない。なお、これらのグラフは、本明細書において説明されている挙動の単なる例示であり、本明細書において説明されている挙動を説明するものである一方で、一定の縮尺率でない場合があり、図面に示されている特定の構造体の挙動を正確に表すものではない場合があることが留意される。図5及び図6に示されているグラフは、半田塊170が2つの接触パッド152及び164の間に配置されている従来の相互接続構造体における銅の濃度を示し、この従来の相互接続構造体では、パッド152、164の間の距離190は、図3及び図4のパッド52、64の間の距離90と実質的に同じである。図5は、T0での構造体における銅の濃度を示し、これは、その条件において半田塊170内には銅がないことを示す。図6は、平衡温度における構造体における銅の濃度を示し、また、金属間化合物の形成に起因する、半田塊170内の一部の銅濃度を示すが、この濃度は半田塊170に及ばない。この結果、不良をもたらすボイド186が発生する。したがって、半田塊70の他方の側の、パッド64等の同種金属構造体へ向かって半田塊の中に延びる端62を有するピラー56の存在により、エレクトロマイグレーションに起因するボイド発生の可能性を低減することができる。このことは特に、金属間化合物が延在することを想定することができる距離よりも長い距離90全体に及ぶ構造体に当てはまる。ピラー56及びパッド64が銅から形成されるとともに、半田塊70が錫を含む実施形態では、端62と面66との間の距離92は、距離90の約10~50の間とすることができる。なお、図3では、距離90は基板18の下側表面24と誘電性層40の外側表面との間に規定されているが、距離90は、構造体のタイプを問わず、パッド52、64を囲む構造体の主面の間に規定される。一実施形態では、下縁74は、ピラー56の縁表面60の、半田塊70の中に延びている部分の周囲に、円形のライン又は環状の表面を形成する。さらに、下縁74は、ピラー56のベース58の周囲に露出したままの部分を含む、パッド52のいかなる部分にも、半田塊70が直接接触しないように、パッド52から離間している。半田塊70が縁表面60に沿って運ばれて面54又はパッド52と接触することを防止することができる処置を、ベース58近くのピラー56、特に縁表面60に施すことができる。そのような処置として酸化等を挙げることができる。同様に、半田流出に耐性がある材料層を縁表面60の周囲に施すことができる。更なる実施形態では、半田塊70の下縁74は、面54にわたって延びているとともにベース58に隣接する縁表面60の少なくとも一部分と接触している誘電性層40によって、パッド52の面54から離して保持される。この実施形態では、半田塊70が流出して、表面42を含む誘電性層40と接触することが可能となり、そのため、下縁74がパッド52と離間した関係で誘電性層40に沿って延びることができる。半田塊70をパッド52から離しておくことによって、エレクトロマイグレーションに起因するボイド発生の可能性も低減することができる。このタイプの相互接続構造体は、半田塊70内の電子電流の濃度を下げることによって、エレクトロマイグレーションを低減する。図7及び図8に示されているように、相互接続構造体50を移動する電流は、構造体の一端の地点から、最初の地点の実質的に側方反対側にある、構造体の他端の地点まで、ラインに沿って対角線上に移動する。これは、図7のパッド252から流れる電流が半田塊270を通過してピラー256を経由する、ライン296によって表される経路に沿って移動することを意味する。そして、電流は、ピラー256を出て、半田塊270に再入してからパッド264に至る。この経路の結果、半田塊270の、ピラー256のベース252近くの部分において、或る電流濃度が得られる。電流濃度は、相互接続不良をもたらすボイド発生を引き起こす可能性があるエレクトロマイグレーションの原因となる別の助長力である。図8に示されているように、半田塊70の下縁74と露出しているパッド52との間に誘電性層40を介在させることによって、電流がパッド52から流れない。そうではなく、電流は、端62と半田塊70との間の界面に示されている、半田塊70に一度だけ入るライン96に沿って流れる。これにより、約1.25倍~1.75倍の間で電流の濃度勾配を低減することができ、この低減により、さらにはボイド発生の可能性を低減することができる。半田塊70が誘電性層40によってパッド52から離れて保持される限り、半田塊70が誘電性層40の一部に沿って外側に延びる構造体において、同様の経路が観察される。誘電性層40は、基板16の上側表面22の大部分に沿って延びるものとして図1に示されている。この部分は、他の接触素子が貫入しない上側表面22の全てを含む。代替的には、誘電性層40は、相互接続構造体50において用いられる任意のピラー56を囲む幾つかの部分に形成されることで、半田塊70を関連の接触パッド52から離しておくのに十分な距離にわたってピラー56から離れる方向に延びることができる。そのような実施形態では、誘電性層の幾つかの部分は、パッドの別様に露出しているいかなる部分も確実に覆うように、接触パッドと実質的に同じサイズ及び形状又は接触パッドよりも僅かに大きいサイズ及び形状とすることができる。一実施形態では、誘電性層40は、半田塊70の下縁74をパッド52から或る距離に離間させておくように、パッド52を覆うエリアにおいて厚さ42を有する。この距離は、パッド52の面54の意図しない露出につながる穴又は間隙が存在しないことを確実にする材料厚全体における任意の公差の補償を含み得る。厚さ42は、約10μm~30μmの間とすることができる。そのような実施形態では、誘電性層40は、任意の相互接続ピラー56が延びる1つの穴44又は複数の穴44を有する。穴44は、ベース58から上方に延びる縁表面60の一部分に接触することができる内側表面46を形成する。図11に示されているように、端44と、縁表面46の、誘電性層40上に露出している部分とを含むピラー56の上に、めっき層88を施すことができる。めっき層88は、ピラー56と半田塊70との間に確実な相互接続を確保するのに役立つことができる。図2は、相互接続構造体50を有する複数の超小型電子サブアセンブリ12、14を含む積層パッケージ10を示す。図2に示されているパッケージ10は、図1に示されているパッケージと実質的に同様であるが、但し、図2のパッケージ10における相互接続構造体50は、パッド64の面66から延びる導電性ポスト75を含む。ポストは、面66に固着されているベース78と、面66から遠隔した端82まで延びる縁表面80とを含む。ベース78の周縁の外側に露出している面66及びパッド64のいかなる部分も覆う第2の誘電性層41を、基板18の下側表面24に沿って形成することができる。誘電性層40の場合のように、誘電性層41は半田塊70の上縁を接触パッド64から離しておき、これにより、上縁近くの半田塊70の電流濃度が減少する。この減少により、誘電性層40に関して上述したように、相互接続構造体50におけるボイド発生の可能性が更に低減する。図9及び図10は、相互接続構造体に含まれる半田塊を関連する導電性パッドと接触させないことによって得られる、半田塊内の電流濃度の減少を示す。図9は、ピラーが上に形成されているパッド352を含む相互接続構造体を示す。半田塊370が、ピラー及びパッド352を上側パッド及びその上に形成されているポスト376に固着している。ライン396によって表されている電流の流れは、接触パッド352から出て半田塊370の中を流れ、次に、ピラーを経由し、その後、半田塊370の中を再び流れる。そして、電流の流れライン396は、ポスト376の中を流れてから半田塊370を経由し、最終的にパッド364の中に入る。この電流のライン396の結果、半田塊370の上縁72及び下縁74のエリアにおける半田塊370内の電流濃度が増加する。図10に示されているように、誘電性層40、41を含むことにより、電流ライン396が半田塊70の上縁72又は下縁74近くを通過することを防止することで、約1.25倍~1.75倍の間で各エリア内の電流濃度の勾配が低減する。これが、半田塊70の各端の界面におけるボイド発生に起因する相互接続不良の可能性の低減につながることができる。さらに、ポスト76をアセンブリ14内に含むことにより、図1に関して上述したように、相互接続構造体50における同種金属から同種金属までの距離を更に短くすることができる。図10の構造体では、この距離は、端から端までの距離94によって表されている。距離94は、距離90の約10~30の間にある場合、端72から端74に延在する金属間化合物の形成をもたらすことができる。代替的には、例えばポスト76を、ピラーやピン等の任意の導電性突起とすることができる。双方のアセンブリ12、14上に導電性突起を含むことによって、より長い距離90全体を覆うと同時に、隣接する相互接続構造体50との間に、図1に示されているピラーとパッドとの構成を用いて可能であるよりも微細なピッチを達成しつつも、確実な金属間化合物をもたらす接続を達成することが可能である。さらに、パッド64の上に誘電性層41を形成することによって、半田塊70が形成されているのがパッド64だけの場合よりも低い電流濃度が可能である。ポスト76を相互接続構造体50に含むことによって、エレクトロマイグレーションに対する濃度勾配の関与も更に低減することができる。そのような構造体では、相互接続構造体50のピラー56のエリアにおける銅濃度の変化率の低減も、ポスト76のエリアにおいて達成することができ、それによって、半田塊70の両端における銅濃度のいかなる急激な変化もなくなる。誘電性層40、41とそれらの関連した構造体とを含む、図1及び図2に示されている相互接続構造体50は、図1及び図2に示されている積層サブアセンブリ構成以外の他の接続タイプに用いることができる。例えば、相互接続構造体50は、図1及び図2において超小型電子素子30と基板16との間に示されているようなフリップチップボンディングの際に、また、フェイスアップボンディング又はフリップチップボンディングのいずれかにおいて超小型電子サブアセンブリ12等の超小型電子サブアセンブリを別の基板に接続する際に用いることができる。さらに、アセンブリ14等のアセンブリは、図1又は図2に示されている相互接続構造体のような相互接続構造体を用いて、ピラー56及び誘電性層40が追加の超小型電子アセンブリに接続する様式でピラー及び誘電性層が上に形成されている、基板18の上側表面26上に、追加の接触パッドを更に含むことができる。この構成は、更なるアセンブリを積層パッケージ内に連続して取着することができる。特定の実施形態を参照しながら本明細書において本発明を説明してきたが、これらの実施形態は本発明の原理及び応用形態を例示するにすぎないことを理解されたい。それゆえ、添付の特許請求の範囲によって規定されるような本発明の趣旨及び範囲から逸脱することなく、例示的な実施形態に数多くの変更を加えることができること、及び他の構成を考案することができることを理解されたい。