"mmは2以上の自然数行nnは自然数列のマトリクス状に配置された複数のフォトセンサを有し、前記複数のフォトセンサはそれぞれ、光電変換素子と、増幅回路と、を有し、前記増幅回路は、前記増幅回路に蓄積された電荷を放電させるリセット動作と、前記光電変換素子に流れる光電流の電流量に対応した電荷を蓄積する蓄積動作と、当該電荷の量を情報として含む出力信号を読み出す選択動作とを行い、バックライトを点灯して被検出物に光を照射して第ppはm以下の自然数行目のフォトセンサで前記リセット動作及び前記蓄積動作を行った後、前記バックライトを非点灯として第p1行目のフォトセンサで前記リセット動作及び前記蓄積動作を行い、全行のフォトセンサの前記選択動作を順次行い、隣接する行のフォトセンサで得られた前記出力信号の差分を取得し、前記差分を用いて前記被検出物の撮像画像の生成または前記被検出物の存在する領域の検出を行い、前記増幅回路は、蓄積された前記電荷を保持するトランジスタを有し、当該トランジスタはチャネルが酸化物半導体層に形成されることを特徴とする半導体装置。mmは自然数行nnは2以上の自然数列のマトリクス状に配置された複数のフォトセンサを有し、前記複数のフォトセンサはそれぞれ、光電変換素子と、増幅回路と、を有し、前記増幅回路は、前記増幅回路に蓄積された電荷を放電させるリセット動作と、前記光電変換素子に流れる光電流の電流量に対応した電荷を蓄積する蓄積動作と、当該電荷の量を情報として含む出力信号を読み出す選択動作とを行い、バックライトを点灯して被検出物に光を照射して第qqはn以下の自然数列目のフォトセンサで前記リセット動作及び前記蓄積動作を行った後、前記バックライトを非点灯として第q1列目のフォトセンサで前記リセット動作及び前記蓄積動作を行い、全行のフォトセンサの前記選択動作を順次行い、隣接する列のフォトセンサで得られた前記出力信号の差分を取得し、前記差分を用いて前記被検出物の撮像画像の生成または前記被検出物の存在する領域の検出を行い、前記増幅回路は、蓄積された前記電荷を保持するトランジスタを有し、当該トランジスタはチャネルが酸化物半導体層に形成されることを特徴とする半導体装置。mmは2以上の自然数行nnは2以上の自然数列のマトリクス状に配置された複数のフォトセンサと、第1の配線と、第2の配線と、第3の配線と、第4の配線と、第5の配線とを有し、前記複数のフォトセンサはそれぞれ、光電変換素子と、増幅回路とを有し、前記増幅回路は、第1のトランジスタと、第2のトランジスタと、第3のトランジスタとを有し、前記第2のトランジスタと前記第3のトランジスタは前記第1の配線と前記第2の配線の間に直列に電気的に接続され、前記第2のトランジスタのゲートは前記第1のトランジスタのソースとドレインの一方と電気的に接続され、前記第1のトランジスタのソースとドレインの他方は前記光電変換素子の一対の電極のうちの一方と電気的に接続され、前記光電変換素子の一対の電極のうちの他方は前記第4の配線と電気的に接続され、前記第1のトランジスタのゲートは前記第3の配線と電気的に接続され、前記第3のトランジスタのゲートは前記第5の配線と電気的に接続され、前記増幅回路は、前記増幅回路に蓄積された電荷を放電させるリセット動作と、前記光電変換素子に流れる光電流の電流量に対応した電荷を蓄積する蓄積動作と、当該電荷の量を情報として含む出力信号を読み出す選択動作とを行い、前記リセット動作は、前記第5の配線の電位によって前記第3のトランジスタをオフ状態とし、前記第3の配線の電位によって前記第1のトランジスタをオン状態とし、前記第4の配線の電位を変化させて前記光電変換素子に順バイアスの電圧を印加して前記第2のトランジスタのゲートに蓄積された電荷を放電させることによって行い、前記蓄積動作は、前記リセット動作の後、前記第5の配線の電位によって前記第3のトランジスタをオフ状態としたまま、且つ前記第3の配線の電位によって前記第1のトランジスタをオン状態としたまま、前記第4の配線の電位を変化させ前記光電変換素子に逆バイアスの電圧を印加することによって開始し、前記第3の配線の電位によって前記第1のトランジスタをオフ状態とすることによって終了し、前記選択動作は、前記第3の配線の電位によって前記第1のトランジスタをオフ状態としたまま、前記第5の配線の電位によって前記第3のトランジスタをオン状態とすることによって行い、前記第2のトランジスタ及び前記第3のトランジスタを流れる電流による前記第2の配線の電位の変化量がフォトセンサの出力信号となり、バックライトを点灯して被検出物に光を照射して第ppはm以下の自然数行目のフォトセンサで前記リセット動作及び前記蓄積動作を行った後、前記バックライトを非点灯として第p1行目のフォトセンサで前記リセット動作及び前記蓄積動作を行い、全行のフォトセンサの前記選択動作を順次行い、隣接する行のフォトセンサで得られた前記出力信号の差分を取得し、前記差分を用いて前記被検出物の撮像画像の生成または前記被検出物の存在する領域の検出を行い、前記第1のトランジスタはチャネルが酸化物半導体層に形成されることを特徴とする半導体装置。mmは2以上の自然数行nnは2以上の自然数列のマトリクス状に配置された複数のフォトセンサと、第1の配線と、第2の配線と、第3の配線と、第4の配線と、第5の配線とを有し、前記複数のフォトセンサはそれぞれ、光電変換素子と、増幅回路とを有し、前記増幅回路は、第1のトランジスタと、第2のトランジスタと、第3のトランジスタとを有し、前記第2のトランジスタと前記第3のトランジスタは前記第1の配線と前記第2の配線の間に直列に電気的に接続され、前記第2のトランジスタのゲートは前記第1のトランジスタのソースとドレインの一方と電気的に接続され、前記第1のトランジスタのソースとドレインの他方は前記光電変換素子の一対の電極のうちの一方と電気的に接続され、前記光電変換素子の一対の電極のうちの他方は前記第4の配線と電気的に接続され、前記第1のトランジスタのゲートは前記第3の配線と電気的に接続され、前記第3のトランジスタのゲートは前記第5の配線と電気的に接続され、前記増幅回路は、前記増幅回路に蓄積された電荷を放電させるリセット動作と、前記光電変換素子に流れる光電流の電流量に対応した電荷を蓄積する蓄積動作と、当該電荷の量を情報として含む出力信号を読み出す選択動作とを行い、前記リセット動作は、前記第5の配線の電位によって前記第3のトランジスタをオフ状態とし、前記第3の配線の電位によって前記第1のトランジスタをオン状態とし、前記第4の配線の電位を変化させて前記光電変換素子に順バイアスの電圧を印加して前記第2のトランジスタのゲートに蓄積された電荷を放電させることによって行い、前記蓄積動作は、前記リセット動作の後、前記第5の配線の電位によって前記第3のトランジスタをオフ状態としたまま、且つ前記第3の配線の電位によって前記第1のトランジスタをオン状態としたまま、前記第4の配線の電位を変化させ前記光電変換素子に逆バイアスの電圧を印加することによって開始し、前記第3の配線の電位によって前記第1のトランジスタをオフ状態とすることによって終了し、前記選択動作は、前記第3の配線の電位によって前記第1のトランジスタをオフ状態としたまま、前記第5の配線の電位によって前記第3のトランジスタをオン状態とすることによって行い、前記第2のトランジスタ及び前記第3のトランジスタを流れる電流による前記第2の配線の電位の変化量がフォトセンサの出力信号となり、バックライトを点灯して被検出物に光を照射して第qqはn以下の自然数列目のフォトセンサで前記リセット動作及び前記蓄積動作を行った後、前記バックライトを非点灯として第q1列目のフォトセンサで前記リセット動作及び前記蓄積動作を行い、全行のフォトセンサの前記選択動作を順次行い、隣接する列のフォトセンサで得られた前記出力信号の差分を取得し、前記差分を用いて前記被検出物の撮像画像の生成または前記被検出物の存在する領域の検出を行い、前記第1のトランジスタはチャネルが酸化物半導体層に形成されることを特徴とする半導体装置。請求項3において、各行のフォトセンサにおいて前記第3の配線を共有することを特徴とする半導体装置。請求項3または請求項5において、各行のフォトセンサにおいて前記第4の配線を共有することを特徴とする半導体装置。請求項4において、各列のフォトセンサにおいて前記第3の配線を共有することを特徴とする半導体装置。請求項4または請求項7において、各列のフォトセンサにおいて前記第4の配線を共有することを特徴とする半導体装置。請求項3乃至請求項8のいずれか一において、各行のフォトセンサにおいて前記第5の配線を共有することを特徴とする半導体装置。請求項3乃至請求項9のいずれか一において、各列のフォトセンサにおいて前記第1の配線を共有することを特徴とする半導体装置。請求項3乃至請求項9のいずれか一において、各行のフォトセンサにおいて前記第1の配線を共有することを特徴とする半導体装置。請求項3乃至請求項11のいずれか一において、前記第2の配線と前記第5の配線は交差するように設けられることを特徴とする半導体装置。請求項1乃至請求項12のいずれか一において、前記酸化物半導体層は、In-Sn-Ga-Zn系酸化物半導体、In-Ga-Zn系酸化物半導体、In-Sn-Zn系酸化物半導体、In-Al-Zn系酸化物半導体、Sn-Ga-Zn系酸化物半導体、Al-Ga-Zn系酸化物半導体、Sn-Al-Zn系酸化物半導体、In-Zn系酸化物半導体、Sn-Zn系酸化物半導体、Al-Zn系酸化物半導体、Zn-Mg系酸化物半導体、Sn-Mg系酸化物半導体、In-Mg系酸化物半導体、In-Ga系酸化物半導体、In系酸化物半導体、Sn系酸化物半導体、及びZn系酸化物半導体のいずれかからなることを特徴とする半導体装置。請求項1乃至請求項13のいずれか一において、前記酸化物半導体層は、二次イオン質量分析法による水素濃度の測定値が、5×1019atoms/cm3以下であることを特徴とする半導体装置。請求項1乃至請求項14のいずれか一において、前記酸化物半導体層は、二次イオン質量分析法によるNaの濃度の測定値が、5×1016atoms/cm3以下であることを特徴とする半導体装置。請求項1乃至請求項15のいずれか一において、前記光電変換素子はフォトダイオードまたはフォトトランジスタであることを特徴とする半導体装置。請求項1乃至請求項16のいずれか一において、マトリクス状に配置された複数の表示素子を有することを特徴とする半導体装置。請求項1乃至請求項16のいずれか一において、マトリクス状に配置された複数の表示素子を有し、前記複数のフォトセンサと前記複数の表示素子とは配置密度が同じであることを特徴とする半導体装置。請求項1乃至請求項16のいずれか一において、マトリクス状に配置された複数の表示素子を有し、前記複数のフォトセンサと前記複数の表示素子とは配置密度が異なることを特徴とする半導体装置。請求項17乃至請求項19のいずれか一において、前記表示素子は液晶素子を有することを特徴とする半導体装置。請求項17乃至請求項19のいずれか一において、前記表示素子は発光素子を有することを特徴とする半導体装置。請求項1乃至請求項21のいずれか一において、前記バックライトは可視光を発する光源、及び赤外光を発する光源のいずれか一方、または両方を有することを特徴とする半導体装置。しかしながら、非特許文献1に記載の方法では、蓄積動作を行ってから選択動作を行うまでの期間の長さがフォトセンサ毎に異なる。例えば、1行目のフォトセンサと2行目のフォトセンサでは、選択動作を行うタイミングは同じであるが、リセット動作及び蓄積動作を行うタイミングは1行目のフォトセンサの方が先である。よって、1行目のフォトセンサと2行目のフォトセンサでは、リセット動作及び蓄積動作を行ってから選択動作を行うまでの期間の長さが異なる。ここで、リセット動作及び蓄積動作を行ってから選択動作を行うまでの期間が長いフォトセンサ程、トランジスタのオフ電流によるリークの影響を大きく受ける。つまり、リセット動作及び蓄積動作を行ってから選択動作を行うまでの期間が長いフォトセンサ程、蓄積動作によって蓄積された電荷のリークが大きくなる。したがって、非特許文献1に記載の半導体装置では、外光のノイズは軽減できるが、リセット動作及び蓄積動作を行ってから選択動作を行うまでの期間の長さがフォトセンサ毎に異なるため、トランジスタのオフ電流によるリークが原因となるノイズが新たに増えることになる。そこで、フォトセンサを有する半導体装置において、外光のノイズを軽減し、且つトランジスタのオフ電流によるリークが原因となるノイズも低減することを課題とする。構成1開示する発明の一態様は、半導体装置であって、mmは2以上の自然数行nnは自然数列のマトリクス状に配置された複数のフォトセンサを有し、複数のフォトセンサはそれぞれ、光電変換素子と、増幅回路と、を有する。増幅回路は、増幅回路に蓄積された電荷を放電させるリセット動作と、光電変換素子に流れる光電流の電流量に対応した電荷を蓄積する蓄積動作と、当該電荷の量を情報として含む出力信号を読み出す選択動作とを行う。バックライトを点灯して被検出物に光を照射して第ppはm以下の自然数行目のフォトセンサでリセット動作及び蓄積動作を行った後、バックライトを非点灯として第p1行目のフォトセンサでリセット動作及び蓄積動作を行う。その後、全行のフォトセンサの選択動作を順次行う。隣接する行のフォトセンサで得られた出力信号の差分を取得する。この差分を用いて被検出物の撮像画像の生成や被検出物の存在する領域の検出を行う。ここで、増幅回路は、蓄積された当該電荷を保持するトランジスタを有し、当該トランジスタはチャネルが酸化物半導体層に形成されることを特徴とする。上記構成1では、バックライトを点灯して被検出物に光を照射して第ppはm以下の自然数行目のフォトセンサでリセット動作及び蓄積動作を行った後、バックライトを非点灯として第p1行目のフォトセンサでリセット動作及び蓄積動作を行う。しかしながら以下のように、バックライトを点灯して被検出物に光を照射して第qqはn以下の自然数列目のフォトセンサでリセット動作及び蓄積動作を行った後、バックライトを非点灯として第q1列目のフォトセンサでリセット動作及び蓄積動作を行う構成2であってもよい。構成2開示する発明の一態様は、半導体装置であって、mmは自然数行nnは2以上の自然数列のマトリクス状に配置された複数のフォトセンサを有し、複数のフォトセンサはそれぞれ、光電変換素子と、増幅回路と、を有する。増幅回路は、増幅回路に蓄積された電荷を放電させるリセット動作と、光電変換素子に流れる光電流の電流量に対応した電荷を蓄積する蓄積動作と、当該電荷の量を情報として含む出力信号を読み出す選択動作とを行う。バックライトを点灯して被検出物に光を照射して第qqはn以下の自然数列目のフォトセンサでリセット動作及び蓄積動作を行った後、バックライトを非点灯として第q1列目のフォトセンサでリセット動作及び蓄積動作を行う。その後、全行のフォトセンサの選択動作を順次行う。隣接する列のフォトセンサで得られた出力信号の差分を取得する。この差分を用いて被検出物の撮像画像の生成や被検出物の存在する領域の検出を行う。ここで、増幅回路は、蓄積された当該電荷を保持するトランジスタを有し、当該トランジスタはチャネルが酸化物半導体層に形成されることを特徴とする。なお、上記構成1及び構成2において、バックライトの点灯及び非点灯のタイミングは逆にしてもよい。上記構成において、増幅回路の構成等を更に限定したものが以下の構成である。開示する発明の一態様は、半導体装置であって、mmは2以上の自然数行nnは2以上の自然数列のマトリクス状に配置された複数のフォトセンサと、第1の配線と、第2の配線と、第3の配線と、第4の配線と、第5の配線とを有し、複数のフォトセンサはそれぞれ、光電変換素子と、増幅回路とを有する。増幅回路は、第1のトランジスタと、第2のトランジスタと、第3のトランジスタとを有し、第2のトランジスタと第3のトランジスタは第1の配線と第2の配線の間に直列に電気的に接続され、第2のトランジスタのゲートは第1のトランジスタのソースとドレインの一方と電気的に接続され、第1のトランジスタのソースとドレインの他方は光電変換素子の一対の電極のうちの一方と電気的に接続され、光電変換素子の一対の電極のうちの他方は第4の配線と電気的に接続され、第1のトランジスタのゲートは第3の配線と電気的に接続され、第3のトランジスタのゲートは第5の配線と電気的に接続されている。増幅回路は、増幅回路に蓄積された電荷を放電させるリセット動作と、光電変換素子に流れる光電流の電流量に対応した電荷を蓄積する蓄積動作と、当該電荷の量を情報として含む出力信号を読み出す選択動作とを行う。リセット動作は、第5の配線の電位によって第3のトランジスタをオフ状態とし、第3の配線の電位によって第1のトランジスタをオン状態とし、第4の配線の電位を変化させて光電変換素子に順バイアスの電圧を印加して第2のトランジスタのゲートに蓄積された電荷を放電させる。蓄積動作は、リセット動作の後、第5の配線の電位によって第3のトランジスタをオフ状態としたまま、且つ第3の配線の電位によって第1のトランジスタをオン状態としたまま、第4の配線の電位を変化させ光電変換素子に逆バイアスの電圧を印加することによって開始し、第3の配線の電位によって第1のトランジスタをオフ状態とすることによって終了する。選択動作は、第3の配線の電位によって第1のトランジスタをオフ状態としたまま、第5の配線の電位によって第3のトランジスタをオン状態とすることによって行い、第2のトランジスタ及び第3のトランジスタを流れる電流による第2の配線の電位の変化量がフォトセンサの出力信号となる。なお、選択動作を行う前に、第2の配線の電位を所定の電位にする動作以下、プリチャージ動作というを行ってもよい。上記構成増幅回路の構成等を限定した構成において以下の構成3または構成4を適用する。構成3バックライトを点灯して被検出物に光を照射して第ppはm以下の自然数行目のフォトセンサでリセット動作及び蓄積動作を行った後、バックライトを非点灯として第p1行目のフォトセンサでリセット動作及び蓄積動作を行う。その後、全行のフォトセンサの選択動作を順次行う。隣接する行のフォトセンサで得られた出力信号の差分を取得する。この差分を用いて被検出物の撮像画像の生成や被検出物の存在する領域の検出を行う。ここで、第1のトランジスタはチャネルが酸化物半導体層に形成されることを特徴とする。構成4バックライトを点灯して被検出物に光を照射して第qqはn以下の自然数列目のフォトセンサでリセット動作及び蓄積動作を行った後、バックライトを非点灯として第q1列目のフォトセンサでリセット動作及び蓄積動作を行う。その後、全行のフォトセンサの選択動作を順次行う。隣接する列のフォトセンサで得られた出力信号の差分を取得する。この差分を用いて被検出物の撮像画像の生成や被検出物の存在する領域の検出を行う。ここで、第1のトランジスタはチャネルが酸化物半導体層に形成されることを特徴とする。なお、上記構成3及び構成4において、バックライトの点灯及び非点灯のタイミングは逆にしてもよい。なお、バックライトの点滅の間隔は短く、バックライトの点灯時と非点灯時とで被検出物はほとんど移動しないとみなすことができる。酸化物半導体層には、四元系金属酸化物であるIn-Sn-Ga-Zn系酸化物、In-Hf-Ga-Zn系酸化物、In-Al-Ga-Zn系酸化物、In-Sn-Al-Zn系酸化物、In-Sn-Hf-Zn系酸化物、In-Hf-Al-Zn系酸化物や、三元系金属酸化物であるIn-Ga-Zn系酸化物IGZOとも表記する、In-Sn-Zn系酸化物、In-Al-Zn系酸化物、Sn-Ga-Zn系酸化物、Al-Ga-Zn系酸化物、Sn-Al-Zn系酸化物、In-Hf-Zn系酸化物、In-La-Zn系酸化物、In-Ce-Zn系酸化物、In-Pr-Zn系酸化物、In-Nd-Zn系酸化物、In-Sm-Zn系酸化物、In-Eu-Zn系酸化物、In-Gd-Zn系酸化物、In-Tb-Zn系酸化物、In-Dy-Zn系酸化物、In-Ho-Zn系酸化物、In-Er-Zn系酸化物、In-Tm-Zn系酸化物、In-Yb-Zn系酸化物、In-Lu-Zn系酸化物や、二元系金属酸化物であるIn-Zn系酸化物、Sn-Zn系酸化物、Al-Zn系酸化物、Zn-Mg系酸化物、Sn-Mg系酸化物、In-Mg系酸化物、In-Ga系酸化物や、酸化インジウム、酸化スズ、酸化亜鉛などを用いることができる。なお、例えば、In-Sn-Ga-Zn系酸化物とは、インジウムIn、錫Sn、ガリウムGa、亜鉛Znを有する金属酸化物、という意味であり、その組成比は特に問わない。また、上記酸化物半導体は、珪素を含んでいてもよい。なお、ここで、例えば、In-Ga-Zn系酸化物とは、InとGaとZnを主成分として有する酸化物という意味であり、InとGaとZnの比率は問わない。また、InとGaとZn以外の金属元素が入っていてもよい。或いは、酸化物半導体層には、化学式InMO3ZnOmm>0、且つ、mは整数でないで表記される酸化物半導体を用いることができる。ここで、Mは、Ga、Al、Fe、MnおよびCoから選ばれた一または複数の金属元素を示す。また、酸化物半導体として、In3SnO5ZnOnn>0、且つ、nは整数で表記される材料を用いてもよい。酸化物半導体層には、電子供与体ドナーとなる水分または水素、アルカリ金属元素ナトリウムやリチウム等などの不純物が低減されて高純度化された酸化物半導体層を用いる。高純度化された酸化物半導体層は、二次イオン質量分析法SIMS:SecondaryIonMassSpectroscopyによる水素濃度の測定値が、5×1019/cm3以下、好ましくは5×1018/cm3以下、より好ましくは5×1017/cm3以下、さらに好ましくは1×1016/cm3以下とする。Naの濃度の測定値は5×1016atoms/cm3以下、好ましくは1×1016atoms/cm3以下、さらに好ましくは1×1015atoms/cm3以下とし、Liの濃度の測定値は5×1015atoms/cm3以下、好ましくは1×1015atoms/cm3以下とし、Kの濃度の測定値は5×1015atoms/cm3以下、好ましくは1×1015atoms/cm3以下とする。また、ホール効果測定により測定できる酸化物半導体層のキャリア密度は、1×1014/cm3未満、好ましくは1×1012/cm3未満、さらに好ましくは1×1011/cm3未満とする。また、酸化物半導体のバンドギャップは、2eV以上、好ましくは2.5eV以上、より好ましくは3eV以上である。層中のアルカリ金属元素濃度や水素濃度の測定をSIMSで行う場合、その原理上、試料表面近傍や、材質が異なる層との積層界面近傍のデータを正確に得ることが困難であることが知られている。そこで、層中におけるアルカリ金属元素濃度や水素濃度の厚さ方向の分布をSIMSで分析する場合、対象となる層が存在する範囲において、値に極端な変動が無く、ほぼ一定の値が得られる領域における平均値を、アルカリ金属元素濃度や水素濃度として採用する。また、測定の対象となる層の厚さが小さい場合、隣接する層内のアルカリ金属元素濃度や水素濃度の影響を受けて、ほぼ一定の値が得られる領域を見いだせない場合がある。この場合、当該層が存在する領域における、アルカリ金属元素濃度や水素濃度の最大値または最小値を、当該層中のアルカリ金属元素濃度や水素濃度として採用する。さらに、当該層が存在する領域において、最大値を有する山型のピーク、最小値を有する谷型のピークが存在しない場合、変曲点の値をアルカリ金属元素濃度や水素濃度として採用する。酸化物半導体層にチャネルが形成されるトランジスタのオフ電流密度は、100yA/μm以下、好ましくは10yA/μm以下、更に好ましくは1yA/μm以下にすることができる。上記構成3の場合には、各行のフォトセンサにおいて第3の配線は共有することができる。また、上記構成3の場合には、各行のフォトセンサにおいて第4の配線は共有することができる。上記構成4の場合には、各列のフォトセンサにおいて第3の配線は共有することができる。また、上記構成4の場合には、各列のフォトセンサにおいて第4の配線は共有することができる。上記構成3及び構成4において、各行のフォトセンサにおいて第5の配線は共有することができる。上記構成3及び構成4において、各列のフォトセンサにおいて第1の配線は共有することができる。または、上記構成3及び構成4において、各行のフォトセンサにおいて第1の配線は共有することができる。上記構成3及び構成4において、第2の配線と第5の配線は交差するように設ける。選択動作は各行毎に順次行ってもよいし、複数行同時に行ってもよい。光電変換素子はフォトダイオードやフォトトランジスタとすることができる。光電変換素子としてフォトダイオードを用い、フォトダイオードの一対の電極のうち、第4の配線に電気的に接続されている電極を陽極とし、第1のトランジスタに電気的に接続されている電極を陰極とする場合には、リセット動作では、第4の配線の電位を第1の電位よりも高い第2の電位とし、蓄積動作では、第4の配線の電位を第1の電位とする。こうして、リセット動作においてフォトダイオードに順バイアスの電圧を印加し、蓄積動作において逆バイアスの電圧を印加する。光電変換素子としてフォトダイオードを用い、フォトダイオードの一対の電極のうち、第4の配線に電気的に接続されている電極を陰極とし、第1のトランジスタに電気的に接続されている電極を陽極とする場合には、リセット動作では、第4の配線の電位を第1の電位よりも低い第2の電位とし、蓄積動作では、第4の配線の電位を第1の電位とする。こうして、リセット動作においてフォトダイオードに順バイアスの電圧を印加し、蓄積動作において逆バイアスの電圧を印加する。半導体装置は、更にマトリクス状に配置された複数の表示素子を有していてもよい。複数のフォトセンサと複数の表示素子とは配置密度が同じであっても良いし、異なっていてもよい。つまり、表示素子1つに対してフォトセンサ1つが配置されていても良いし、表示素子2つ以上に対してフォトセンサ1つが配置されていても良いし、フォトセンサ2つ以上に対して表示素子1つが配置されていても良い。バックライトは可視光を発する光源、赤外光を発する光源のいずれか一方、または両方を有する構成とすることができる。表示素子は液晶素子を有する構成とすることができる。マトリクス状に配置された複数の液晶素子はバックライトからの光の透過率を制御することによって画像を表示する。また、表示素子は発光素子を有する構成としてもよい。発光素子は、電流または電圧によって発光の輝度が制御される素子であり、発光ダイオード、OLEDOrganicLightEmittingDiode等が挙げられる。表示素子として発光素子を用いる場合、マトリクス状に配置された複数の発光素子を発光させることによってバックライトとしても良い。酸化物半導体層にチャネルが形成されるトランジスタは、オフ電流が著しく小さく、なおかつ高耐圧である。このオフ電流はシリコンを用いたトランジスタに比べて著しく小さい。特に、電子供与体ドナーとなる水分または水素、アルカリ金属元素等の不純物が低減されて高純度化され、また酸素欠損を低減した酸化物半導体層は、i型真性半導体又はi型に限りなく近い。そのため、上記酸化物半導体層にチャネルが形成されるトランジスタは、オフ電流が著しく小さい。本発明では、フォトセンサにおいて蓄積された電荷を保持するトランジスタ第1のトランジスタとしてチャネルが酸化物半導体層に形成されるトランジスタを用いる。こうして、外光のノイズを相殺しS/N比の向上した信号成分を取り出すためにリセット動作及び蓄積動作を行ってから選択動作を行うまでの期間の長さが異なるフォトセンサを有する半導体装置においても、トランジスタのオフ電流によるリークが原因となるノイズを低減することができる。また、アルカリ金属、及びアルカリ土類金属の濃度が低減された酸化物半導体層を用いたトランジスタは、特性の劣化例えば、ノーマリオン化しきい値の負へのシフト、移動度の低下等、特性のばらつきが少ない。これは、アルカリ金属、及びアルカリ土類金属は酸化物半導体層にとっては悪性の不純物であるためである。特にアルカリ金属のうち、Naは酸化物半導体層に接する絶縁膜が酸化物であった場合、その中に拡散し、Naとなる。また、酸化物半導体層内において、金属と酸素の結合を分断し、あるいは結合中に割り込む。その結果、トランジスタ特性の劣化例えば、ノーマリオン化しきい値の負へのシフト、移動度の低下等をもたらす。加えて、トランジスタの特性のばらつきの原因ともなる。このような問題は、特に酸化物半導体層中の水素の濃度が十分に低い場合において顕著となる。したがって、酸化物半導体層中の水素の濃度が5×1019atoms/cm3以下、特に5×1018atoms/cm3以下である場合には、アルカリ金属元素の濃度を上記の値に低減することによって、当該酸化物半導体層にチャネルが形成されるトランジスタの特性の劣化、特性のばらつきを少なくすることができる。このような酸化物半導体層にチャネルが形成されるトランジスタを、フォトセンサにおいて蓄積された電荷を保持するトランジスタ第1のトランジスタとして用いることによって、フォトセンサの信頼性を高め、半導体装置の信頼性を高めることができる。こうして、フォトセンサを有する半導体装置において、外光のノイズを軽減し、トランジスタのオフ電流によるリークが原因となるノイズも低減し、信頼性を高めることができる。本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本発明は、以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、トランジスタが有するソース電極とドレイン電極は、トランジスタの極性及び各電極に与えられる電位の高低差によって、その呼び方が入れ替わる。一般的に、nチャネル型トランジスタでは、低い電位が与えられる電極がソース電極と呼ばれ、高い電位が与えられる電極がドレイン電極と呼ばれる。また、pチャネル型トランジスタでは、低い電位が与えられる電極がドレイン電極と呼ばれ、高い電位が与えられる電極がソース電極と呼ばれる。以下、ソース電極とドレイン電極のいずれか一方を第1端子、他方を第2端子として説明を行う。また、本明細書中において、電気的な接続とは、電流、電圧または電位が、供給可能、或いは伝送可能な状態に相当する。従って、電気的に接続している状態とは、直接接続している状態を必ずしも指すわけではなく、電流、電圧または電位が、供給可能、或いは伝送可能であるように、配線、抵抗、ダイオード、トランジスタなどの回路素子を介して間接的に接続している状態も、その範疇に含む。また、回路図上は独立している構成要素同士が接続されている場合であっても、実際には、例えば配線の一部が電極として機能する場合など、一の導電膜が、複数の構成要素の機能を併せ持っている場合もある。本明細書において、トランジスタが直列に電気的に接続されている状態とは、例えば、あるトランジスタの第1端子と第2端子のいずれか一方のみが、別のトランジスタの第1端子と第2端子のいずれか一方のみに電気的に接続されている状態を意味する。また、トランジスタが並列に電気的に接続されている状態とは、あるトランジスタの第1端子が別のトランジスタの第1端子に電気的に接続され、且つ、あるトランジスタの第2端子が別のトランジスタの第2端子に電気的に接続されている状態を意味する。なお、特に断りがない限り、本明細書でオフ電流とは、nチャネル型トランジスタにおいては、ドレイン電極をソース電極とゲート電極よりも高い電位とした状態において、ソース電極の電位を基準としたときのゲート電極の電位が0以下であるときに、ソース電極とドレイン電極の間に流れる電流のことを意味する。或いは、本明細書でオフ電流とは、pチャネル型トランジスタにおいては、ドレイン電極をソース電極とゲート電極よりも低い電位とした状態において、ソース電極の電位を基準としたときのゲート電極の電位が0以上であるときに、ソース電極とドレイン電極の間に流れる電流のことを意味する。回路図において、チャネルが酸化物半導体層に形成されるトランジスタにはOSの符号を付す場合がある。実施の形態1本実施の形態では、本発明の一態様に係る半導体装置の具体的な構成について説明する。図1Aは、半導体装置が有するフォトセンサ301の構成を示す回路図の一例である。フォトセンサ301は、フォトダイオード302と、増幅回路303とを有している。フォトダイオード302は、光があたると電流が発生する性質を有する光電変換素子であり、照射された光の強度により流れる光電流の電流値が定まる。増幅回路303は、当該光電流に対応した電荷を蓄積し、当該電荷の量を情報として含む出力信号を生成する。増幅回路303は、増幅回路303内への光電流の供給を制御するスイッチング素子として機能するトランジスタ304と、トランジスタ304の第2端子に与えられる電位に従って、その第1端子と第2端子間の電流値或いは抵抗値が定まるトランジスタ305と、当該電流値或いは抵抗値によって定まる出力信号の電位を、配線OUTに供給するためのスイッチング素子として機能するトランジスタ306とを有する。なお、トランジスタ304は、フォトダイオード302の光電流に対応した電荷を保持するトランジスタに相当する。図1Aでは、フォトダイオード302の陽極が配線PRに電気的に接続されている。また、フォトダイオード302の陰極が、トランジスタ304の第1端子に電気的に接続されている。トランジスタ304の第2端子は、トランジスタ305のゲートに電気的に接続されている。また、トランジスタ304のゲートは、配線TXに電気的に接続されている。配線TXには、トランジスタ304のスイッチングを制御するための信号の電位が与えられている。トランジスタ305の第1端子は、配線VRに電気的に接続されている。配線VRには所定の電位、例えば、ハイレベルの電源電位VDDが与えられている。トランジスタ305の第2端子は、トランジスタ306の第1端子に電気的に接続されている。トランジスタ306の第2端子は、配線OUTに電気的に接続されている。トランジスタ306のゲートは、配線SEに電気的に接続されており、配線SEにはトランジスタ306のスイッチングを制御する信号の電位が与えられる。そして、配線OUTには、増幅回路303から出力される出力信号の電位が与えられる。本発明は、トランジスタ304はチャネルが酸化物半導体層に形成されるトランジスタとすることが特徴である。つまり、トランジスタ304の活性層に酸化物半導体膜を用いる。酸化物半導体層には、四元系金属酸化物であるIn-Sn-Ga-Zn系酸化物、In-Hf-Ga-Zn系酸化物、In-Al-Ga-Zn系酸化物、In-Sn-Al-Zn系酸化物、In-Sn-Hf-Zn系酸化物、In-Hf-Al-Zn系酸化物や、三元系金属酸化物であるIn-Ga-Zn系酸化物IGZOとも表記する、In-Sn-Zn系酸化物、In-Al-Zn系酸化物、Sn-Ga-Zn系酸化物、Al-Ga-Zn系酸化物、Sn-Al-Zn系酸化物、In-Hf-Zn系酸化物、In-La-Zn系酸化物、In-Ce-Zn系酸化物、In-Pr-Zn系酸化物、In-Nd-Zn系酸化物、In-Sm-Zn系酸化物、In-Eu-Zn系酸化物、In-Gd-Zn系酸化物、In-Tb-Zn系酸化物、In-Dy-Zn系酸化物、In-Ho-Zn系酸化物、In-Er-Zn系酸化物、In-Tm-Zn系酸化物、In-Yb-Zn系酸化物、In-Lu-Zn系酸化物や、二元系金属酸化物であるIn-Zn系酸化物、Sn-Zn系酸化物、Al-Zn系酸化物、Zn-Mg系酸化物、Sn-Mg系酸化物、In-Mg系酸化物、In-Ga系酸化物や、酸化インジウム、酸化スズ、酸化亜鉛などを用いることができる。なお、例えば、In-Sn-Ga-Zn系酸化物とは、インジウムIn、錫Sn、ガリウムGa、亜鉛Znを有する金属酸化物、という意味であり、その組成比は特に問わない。また、上記酸化物半導体は、珪素を含んでいてもよい。なお、ここで、例えば、In-Ga-Zn系酸化物とは、InとGaとZnを主成分として有する酸化物という意味であり、InとGaとZnの比率は問わない。また、InとGaとZn以外の金属元素が入っていてもよい。或いは、酸化物半導体層には、化学式InMO3ZnOmm>0、且つ、mは整数でないで表記される酸化物半導体を用いることができる。ここで、Mは、Ga、Al、Fe、MnおよびCoから選ばれた一または複数の金属元素を示す。また、酸化物半導体として、In3SnO5ZnOnn>0、且つ、nは整数で表記される材料を用いてもよい。例えば、In:Ga:Zn=1:1:1=1/3:1/3:1/3あるいはIn:Ga:Zn=2:2:1=2/5:2/5:1/5の原子数比のIn-Ga-Zn系酸化物やその組成の近傍の酸化物を用いることができる。あるいは、In:Sn:Zn=1:1:1=1/3:1/3:1/3、In:Sn:Zn=2:1:3=1/3:1/6:1/2あるいはIn:Sn:Zn=2:1:5=1/4:1/8:5/8の原子数比のIn-Sn-Zn系酸化物やその組成の近傍の酸化物を用いるとよい。しかし、これらに限られず、必要とする半導体特性移動度、しきい値、ばらつき等に応じて適切な組成のものを用いればよい。また、必要とする半導体特性を得るために、キャリア濃度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間結合距離、密度等を適切なものとすることが好ましい。例えば、In-Sn-Zn系酸化物では比較的容易に高い移動度が得られる。しかしながら、In-Ga-Zn系酸化物でも、バルク内欠陥密度を低減することにより移動度を上げることができる。なお、例えば、In、Ga、Znの原子数比がIn:Ga:Zn=a:b:cabc=1である酸化物の組成が、原子数比がIn:Ga:Zn=A:B:CABC=1の酸化物の組成の近傍であるとは、a、b、cが、a―A2b―B2c―C2≦r2を満たすことを言い、rは、例えば、0.05とすればよい。他の酸化物でも同様である。酸化物半導体は単結晶でも、非単結晶でもよい。後者の場合、アモルファスでも、多結晶でもよい。また、アモルファス中に結晶性を有する部分を含む構造でも、非アモルファスでもよい。アモルファス状態の酸化物半導体は、比較的容易に平坦な表面を得ることができるため、これを用いてトランジスタを作製した際の界面散乱を低減でき、比較的容易に、比較的高い移動度を得ることができる。また、結晶性を有する酸化物半導体では、よりバルク内欠陥を低減することができ、表面の平坦性を高めればアモルファス状態の酸化物半導体以上の移動度を得ることができる。表面の平坦性を高めるためには、平坦な表面上に酸化物半導体を形成することが好ましく、具体的には、平均面粗さRaが1nm以下、好ましくは0.3nm以下、より好ましくは0.1nm以下の表面上に形成するとよい。なお、Raは、JISB0601で定義されている中心線平均粗さを面に対して適用できるよう三次元に拡張したものであり、基準面から指定面までの偏差の絶対値を平均した値と表現でき、以下の式1にて定義される。なお、上記において、S0は、測定面座標x1,y1x1,y2x2,y1x2,y2で表される4点によって囲まれる長方形の領域の面積を指し、Z0は測定面の平均高さを指す。Raは原子間力顕微鏡AFM:AtomicForceMicroscopeにて評価可能である。酸化物半導体層には、電子供与体ドナーとなる水分または水素、アルカリ金属元素ナトリウムやリチウム等などの不純物が低減されて高純度化された酸化物半導体層を用いる。高純度化された酸化物半導体層は、二次イオン質量分析法SIMS:SecondaryIonMassSpectroscopyによる水素濃度の測定値が、5×1019/cm3以下、好ましくは5×1018/cm3以下、より好ましくは5×1017/cm3以下、さらに好ましくは1×1016/cm3以下とする。Naの濃度の測定値は5×1016atoms/cm3以下、好ましくは1×1016atoms/cm3以下、さらに好ましくは1×1015atoms/cm3以下とし、Liの濃度の測定値は5×1015atoms/cm3以下、好ましくは1×1015atoms/cm3以下とし、Kの濃度の測定値は5×1015atoms/cm3以下、好ましくは1×1015atoms/cm3以下とする。また、ホール効果測定により測定できる酸化物半導体層のキャリア密度は、1×1014/cm3未満、好ましくは1×1012/cm3未満、さらに好ましくは1×1011/cm3未満とする。また、酸化物半導体のバンドギャップは、2eV以上、好ましくは2.5eV以上、より好ましくは3eV以上である。具体的に、高純度化された酸化物半導体層にチャネルが形成されるトランジスタのオフ電流が低いことは、いろいろな実験により証明できる。例えば、チャネル幅が1×106μmでチャネル長が10μmのトランジスタであっても、ソース電極とドレイン電極間の電圧ドレイン電圧が1Vから10Vの範囲において、オフ電流ゲート電極とソース電極間の電圧を0V以下としたときのドレイン電流が、半導体パラメータアナライザの測定限界以下、すなわち1×10-13A以下という特性を得ることができる。この場合、オフ電流をトランジスタのチャネル幅で除した数値に相当するオフ電流密度は、100zA/μm以下であることが分かる。また、容量素子とトランジスタとを接続して、容量素子に流入または容量素子から流出する電荷を当該トランジスタで制御する回路を用いて、オフ電流密度の測定を行った。当該測定では、上記トランジスタに高純度化された酸化物半導体層をチャネル形成領域に用い、容量素子の単位時間あたりの電荷量の推移から当該トランジスタのオフ電流密度を測定した。その結果、トランジスタのソース電極とドレイン電極間の電圧が3Vの場合に、数十yA/μmという、さらに低いオフ電流密度が得られることが分かった。高純度化された酸化物半導体層にチャネルが形成されるトランジスタのオフ電流密度を、ソース電極とドレイン電極間の電圧によっては、100yA/μm以下、好ましくは10yA/μm以下、更に好ましくは1yA/μm以下にすることができる。従って、高純度化された酸化物半導体層にチャネルが形成されるトランジスタは、オフ電流が、結晶性を有するシリコンを用いたトランジスタに比べて著しく低い。こうして、トランジスタ304のオフ電流を著しく小さくすることができる。トランジスタ304は、フォトセンサ301において蓄積された電荷を保持するためのスイッチング素子として機能するため、蓄積動作を行った後、選択動作が行われるまでの期間以下、電荷保持期間ともいうにおける電荷のリークを小さく抑えることができる。また、トランジスタ304をチャネルが非晶質半導体材料でなる層に形成されるトランジスタとした場合よりも、チャネルが酸化物半導体層に形成されるトランジスタとすることによって、トランジスタ304の移動度を高めることができる。なお、図1Aにおいて、増幅回路303を構成しているトランジスタ305、トランジスタ306は、チャネルが酸化物半導体層に形成されるトランジスタであっても良いし、チャネルが酸化物半導体以外の半導体材料でなる層または基板に形成されるトランジスタであってもよい。酸化物半導体以外の半導体材料としては、シリコンまたはゲルマニウム等がある。なお、酸化物半導体以外の半導体材料でなる層または基板は、非晶質、微結晶、多結晶、または単結晶のいずれであってもよい。なお、トランジスタ305を、チャネルが酸化物半導体層に形成されるトランジスタとすることによって、配線OUTに不必要な電位が出力されるのを防止することができる。また、トランジスタ305をチャネルが非晶質半導体材料でなる層に形成されるトランジスタとした場合よりも、チャネルが酸化物半導体層に形成されるトランジスタとすることによって、トランジスタ305の移動度を高めることができる。なお、トランジスタ306を、チャネルが酸化物半導体層に形成されるトランジスタとすることによって、配線OUTに不必要な電位が出力されるのを防止することができる。また、トランジスタ306をチャネルが非晶質半導体材料でなる層に形成されるトランジスタとした場合よりも、チャネルが酸化物半導体層に形成されるトランジスタとすることによって、トランジスタ306の移動度を高めることができる。なお、フォトセンサ301内の全てのトランジスタの活性層に、同じ材料の半導体を用いることで、半導体装置のプロセスを簡略化することができる。例えば、フォトセンサ301内の全てのトランジスタの活性層に酸化物半導体膜を用いることによって、半導体装置のプロセスを簡略化することができる。また、トランジスタ305及びトランジスタ306の活性層に、例えば、多結晶または単結晶のシリコンなどのように、酸化物半導体よりも高い移動度が得られる半導体材料を用いることで、フォトセンサ301からの情報の読み出しを高速で行うことができる。なお、配線OUTの電位を安定させるために、配線OUTに容量素子を設けることも有効である。なお、図1Aでは、フォトダイオード302の陽極が配線PRに電気的に接続され、フォトダイオード302の陰極がトランジスタ304の第1端子に電気的に接続されている構成を示したがこれに限定されない。図1Bに示すように、フォトダイオード302の陰極が配線PRに電気的に接続され、フォトダイオード302の陽極がトランジスタ304の第1端子に電気的に接続されていても良い。なお、図1A及び図1Bでは、配線VRと配線OUTの間に、トランジスタ305とトランジスタ306がこの順に直列に電気的に接続されている構成を示した。しかし、これに限定されず、トランジスタ305とトランジスタ306の接続順は逆であってもよい。つまり、配線VRと配線OUTの間に、トランジスタ306とトランジスタ305がこの順に電気的に直列に接続されていてもよい。図1A及び図1Bでは、トランジスタ304の第2端子とトランジスタ305のゲートが電気的に接続されているノードを、ノードFDとして示している。ノードFDに蓄積される電荷の量によって、増幅回路303の出力信号の電位が定まる。ノードFDにおいて電荷をより確実に保持するために、ノードFDに容量素子を電気的に接続しても良い。なお、図1A及び図1Bでは、配線PRと、配線SEと、配線TXと、配線OUTとがフォトセンサ301に接続されている場合を例示しているが、本発明の一態様では、フォトセンサ301が有する配線の数はこれに限定されない。上記配線に加えて、増幅回路303に保持されている電荷の量をリセットするための信号の電位が与えられる配線などが、フォトセンサ301に接続されていても良い。なお、図1A及び図1Bでは、増幅回路303がスイッチング素子として機能するトランジスタ304を一つだけ有するフォトセンサ301の構成を示しているが、本発明はこの構成に限定されない。本発明の一態様では、一のトランジスタが一のスイッチング素子として機能する構成を示しているが、複数のトランジスタが一のスイッチング素子として機能していても良い。複数のトランジスタが一のスイッチング素子として機能する場合、上記複数のトランジスタは並列に電気的に接続されていても良いし、直列に電気的に接続されていても良いし、直列と並列が組み合わされて電気的に接続されていても良い。また、図1A及び図1Bでは、トランジスタ304がゲート電極を活性層の片側にのみ有している場合を示している。しかしながら、トランジスタ304が、活性層を間に挟んで存在する一対のゲート電極を有していてもよい。トランジスタ304が活性層を間に挟んで存在する一対のゲート電極を有している場合、一方のゲート電極にはトランジスタ304のスイッチングを制御するための信号が与えられ、他方のゲート電極は所定の電位が与えられた状態とすることができる。この場合、一対のゲート電極に同じ高さの電位が与えられていても良いし、他方のゲート電極にのみグラウンドなどの固定電位が与えられていても良い。他方のゲート電極に与える電位の高さを制御することで、トランジスタ304の閾値電圧を制御することができる。なお、トランジスタ304のしきい値電圧に影響を与えないならば、他方のゲート電極は電気的に絶縁されたフローティングの状態であっても良い。以上が、フォトセンサ301の構成の説明である。次いで、フォトセンサ301の動作について説明する。図2は、図1Aに示した各配線配線TX、配線PR、配線SE、配線OUT及びノードFDの電位の変化を示すタイミングチャートの一例である。なお、図2に示すタイミングチャートでは、フォトセンサ301の動作を分かりやすく説明するため、配線TX、配線SE、配線PRには、ハイレベルまたはローレベルの電位が与えられるものと仮定する。具体的に、配線TXには、ハイレベルの電位HTXと、ローレベルの電位LTXが与えられるものとし、配線SEには、ハイレベルの電位HSEと、ローレベルの電位LSEが与えられるものとし、配線PRには、ハイレベルの電位HPRと、ローレベルの電位LPRが与えられるものとする。なお、トランジスタ304、トランジスタ305及びトランジスタ306は全てnチャネル型トランジスタであるとして説明を行う。しかしながら、本発明はこれに限定されず、トランジスタ304、トランジスタ305及びトランジスタ306のいずれか、または全てがpチャネル型トランジスタであってもよい。仮に、トランジスタ304、トランジスタ305及びトランジスタ306のいずれか、または全てがpチャネル型トランジスタである場合においても、各トランジスタのオン状態またはオフ状態が以下の説明と同様になるように各配線の電位を定めればよい。まず、時刻T1において、配線TXの電位を、電位LTXから電位HTXに変化させる。配線TXの電位が電位HTXになると、トランジスタ304はオン状態になる。なお、時刻T1において、配線SEには電位LSEが与えられ、配線PRには電位LPRが与えられている。時刻T2において、配線PRの電位を、電位LPRから電位HPRに変化させる。また、時刻T2において、配線TXの電位は電位HTXのままであり、配線SEの電位は電位LSEのままである。フォトダイオード302に順バイアスの電圧が印加される。こうして、ノードFDには配線PRの電位HPRが与えられるため、ノードFDに保持されている電荷は放電される。時刻T3において、配線PRの電位を、電位HPRから電位LPRに変化させる。時刻T3の直前まで、ノードFDの電位は電位HPRに保たれているため、配線PRの電位が電位LPRになると、フォトダイオード302に逆方向バイアスの電圧が印加されることになる。そして、フォトダイオード302に逆バイアスの電圧が印加された状態で、フォトダイオード302に光被検出物において反射した光等が入射すると、フォトダイオード302の陰極から陽極に向かって電流光電流が流れる。光電流の電流値は入射した光の強度に従って変化する。すなわち、フォトダイオード302に入射する光の強度が高いほど光電流の電流値は高くなり、ノードFDとフォトダイオード302の間を移動する電荷の量も大きくなる。逆に、フォトダイオード302に入射する光の強度が低いほど光電流の電流値は低くなり、ノードFDとフォトダイオード302の間を移動する電荷の量も小さくなる。よって、ノードFDの電位は、光の強度が高いほど変化が大きく、光の強度が低いほど変化が小さい。時刻T4において、配線TXの電位を電位HTXから電位LTXに変化させると、トランジスタ304はオフ状態になる。よって、ノードFDとフォトダイオード302の間での電荷の移動が止まるため、ノードFDの電位が定まる。時刻T5において、配線SEの電位を電位LSEから電位HSEに変化させると、トランジスタ306はオン状態になる。すると、ノードFDの電位に応じて配線VRと配線OUTの間で電荷の移動が生じる。なお、時刻T5以前に、配線OUTの電位を所定の電位にする動作プリチャージ動作を完了させておく。なお、図2では、配線OUTの電位は時刻T5以前にローレベルの電位にプリチャージされ、時刻T5から時刻T6の間に光強度に応じて配線OUTの電位が上昇する場合を示したがこれに限定されない。配線OUTの電位は時刻T5以前にハイレベルの電位にプリチャージされ、時刻T5から時刻T6の間に光強度に応じて配線OUTの電位が低下してもよい。プリチャージ動作は、例えば、配線OUTと、所定の電位が与えられる配線とをトランジスタ等のスイッチング素子を介して電気的に接続し、当該トランジスタをオン状態とすることによって行うことができる。プリチャージ動作を完了した後は、当該トランジスタはオフ状態とする。時刻T6において、配線SEの電位を電位HSEから電位LSEに変化させると、配線VRから配線OUTへの電荷の移動が停止し、配線OUTの電位が決定する。この配線OUTの電位が、フォトセンサ301の出力信号の電位に相当する。そして、出力信号の電位には、被検出物の情報が含まれている。フォトセンサ301の上記一連の動作は、リセット動作、蓄積動作、選択動作に分類することができる。すなわち、時刻T2から時刻T3までの動作がリセット動作、時刻T3から時刻T4までの動作が蓄積動作、時刻T5から時刻T6までの動作が選択動作に相当する。また、蓄積動作が終了してから選択動作が開始されるまでの期間、すなわち、時刻T4から時刻T5までの期間が、ノードFDにおいて電荷が保持されている電荷保持期間に相当する。ここで、時刻T1や時刻T4において配線TXの電位を変化させるときに、配線TXとノードFDとの間の寄生容量によって、ノードFDの電位が変化する。この電位の変化が大きい場合、出力信号を正確に出力することができない。配線TXの電位を変化させるときのノードFDの電位の変化を抑制するために、トランジスタ304のゲートとソースの間、またはゲートとドレインの間の容量を低減することが有効である。また、トランジスタ305のゲート容量を増大することが有効である。更に、ノードFDに容量素子を電気的に接続することが有効である。なお、図2では、これらの対策を施す等して、配線TXの電位を変化させるときのノードFDの電位の変化は無視できるものとしている。以上が、フォトセンサ301の動作の説明である。次いで、図1Aに示したフォトセンサ301をマトリクス状に複数有する半導体装置の構成の一例を図1Cに示す。図1Cでは、複数のフォトセンサ301がmmは2以上の自然数行nnは2以上の自然数列のマトリクス状に配置されている。各行のフォトセンサ301は、複数の配線PR配線PR1~配線PRmと表記するのいずれか1つと、複数の配線TX配線TX1~配線TXmと表記するのいずれか1つと、複数の配線SE配線SE1~配線SEmと表記するのいずれか1つと電気的に接続されている。各列のフォトセンサ301は、複数の配線OUT配線OUT1~配線OUTnと表記するのいずれか1つ、複数の配線VR配線VR1~配線VRnと表記するのいずれか1つと電気的に接続されている。図1Cでは、各行のフォトセンサにおいて配線TXを共有し、各行のフォトセンサにおいて配線PRを共有し、各行のフォトセンサにおいて配線SEを共有し、各列のフォトセンサにおいて配線OUTを共有し、各列のフォトセンサにおいて配線VRを共有している。しかしながら、本発明はこれに限定されない、各行に2本以上の配線TXを設けて互いに異なるフォトセンサ301と電気的に接続してもよい。各行に2本以上の配線PRを設けて互いに異なるフォトセンサ301と電気的に接続してもよい。各行に2本以上の配線SEを設けて互いに異なるフォトセンサ301と電気的に接続してもよい。各列に2本以上の配線OUTを設けて互いに異なるフォトセンサ301と電気的に接続してもよい。各列に2本以上の配線VRを設けて互いに異なるフォトセンサ301と電気的に接続してもよい。また、図1Cでは、配線VRを各列のフォトセンサにおいて共有する構成を示したがこれに限定されない。配線VRは各行のフォトセンサにおいて共有しても良い。また、m行n列のマトリクス状に配置されたフォトセンサ301のうち、リセット動作、蓄積動作を同時に行うフォトセンサにおいて、配線TXを共有することもできる。m行n列のマトリクス状に配置されたフォトセンサ301のうち、リセット動作、蓄積動作を同時に行うフォトセンサにおいて、配線PRを共有することもできる。上記のとおり配線を共有し、配線数を減らすことによって、m行n列のマトリクス状に配置されたフォトセンサ301を駆動する駆動回路を簡略化することができる。次いで、図1Cに示したm行n列のマトリクス状に配置されたフォトセンサ301を有する半導体装置の動作の一例について図3を用いて説明する。なお、フォトセンサ301それぞれの動作については、上記において図2を参照して説明した動作と同様である。図3では、各行のフォトセンサ301の、リセット動作、蓄積動作、選択動作の関係について説明する。バックライトを点灯して被検出物に光を照射して第ppはm以下の自然数行目のフォトセンサでリセット動作及び蓄積動作を行った後、バックライトを非点灯として第p1行目のフォトセンサでリセット動作及び蓄積動作を行う。図3では、第p行目のフォトセンサ乃至第p3行目のフォトセンサの配線PRPRp~PRp3、配線TXTXp~TXp3、配線SESEp~SEp3の電位について代表して示す。第p行目のフォトセンサ及び第p2行目のフォトセンサでリセット動作を行う期間をTRpで示す。第p1行目のフォトセンサ及び第p3行目のフォトセンサでリセット動作を行う期間をTRp1で示す。第p行目のフォトセンサ及び第p2行目のフォトセンサで蓄積動作を行う期間をTIpで示す。第p1行目のフォトセンサ及び第p3行目のフォトセンサで蓄積動作を行う期間をTIp1で示す。第p行目のフォトセンサで選択動作を行う期間をTSpで示す。第p1行目のフォトセンサで選択動作を行う期間をTSp1で示す。図3に示すタイミングチャートでは、バックライトを点灯して被検出物に光を照射した状態で、第p行目のフォトセンサと第p2行目のフォトセンサにおいてリセット動作及び蓄積動作を同時に行い、バックライトを非点灯した状態で、第p1行目のフォトセンサ及び第p3行目のフォトセンサにおいてリセット動作及び蓄積動作を同時に行う例を示した。一般には例えば、バックライトを点灯して被検出物に光を照射した状態で、奇数行のフォトセンサにおいてリセット動作及び蓄積動作を同時に行い、バックライトを非点灯した状態で、偶数行のフォトセンサにおいてリセット動作及び蓄積動作を同時に行うことができる。その後、図3に示すタイミングチャートのTSp、TSp1の様に、全行のフォトセンサの選択動作を順次行う。なお、選択動作は各行毎に順次行ってもよいし、複数行同時に行ってもよい。そして、隣接する行のフォトセンサで得られた出力信号の差分を取得する。例えば、隣接する行の選択動作を同時に行うことによって、差分を取得してもよい。この差分は、外光のノイズが相殺され、S/N比の向上した信号成分である。この差分を用いて被検出物の撮像画像の生成や被検出物の存在する領域の検出を行う。なお、バックライトの点滅の間隔は短いため、バックライトの点灯時と非点灯時とで被検出物はほとんど移動しないとみなすことができる。よって、第p行目のフォトセンサの出力信号と第p1行目のフォトセンサの出力信号との差分において、被検出物の移動による影響は少ない。なお、第p行目のフォトセンサの出力信号と、第p1行目のフォトセンサの出力信号とは1行分のずれがある。しかし、行間隔を狭くすることによって、第p行目のフォトセンサの出力信号と第p1行目のフォトセンサの出力信号との差分において、このずれは低減することができる。なお、図3に示すタイミングチャートでは、第p行目のフォトセンサと第p2行目のフォトセンサで、バックライトを点灯して被検出物に光を照射した状態でリセット動作及び蓄積動作を同時に行い、第p1行目のフォトセンサ及び第p3行目のフォトセンサで、バックライトを非点灯した状態でリセット動作及び蓄積動作を同時に行う例を示したがこれに限定されない。バックライトの点灯及び非点灯のタイミングを変えてもよい。例えば、第p行目のフォトセンサと第p2行目のフォトセンサで、バックライトを非点灯した状態でリセット動作及び蓄積動作を同時に行い、第p1行目のフォトセンサ及び第p3行目のフォトセンサで、バックライトを点灯して被検出物に光を照射した状態でリセット動作及び蓄積動作を同時に行ってもよい。なお、図3に示すタイミングチャートでは、第p行目のフォトセンサと第p2行目のフォトセンサで、リセット動作及び蓄積動作を同時に行い、第p1行目のフォトセンサ及び第p3行目のフォトセンサで、リセット動作及び蓄積動作を同時に行う例を示したがこれに限定されない。m行n列のマトリクス状に配置されたフォトセンサにおいて、リセット動作及び蓄積動作のタイミングが異なる行が存在し、リセット動作及び蓄積動作のタイミングが異なる行においてバックライトの点灯と非点灯とを行えば良い。例えば、第p行目のフォトセンサと第p3行目のフォトセンサとでリセット動作及び蓄積動作を同時に行い、第p1行目のフォトセンサと第p2行目のフォトセンサとでリセット動作及び蓄積動作を同時に行っても良い。このとき、第p行目のフォトセンサと第p3行目のフォトセンサとでリセット動作及び蓄積動作を行うとき、バックライトを点灯して被検出物に光を照射し、第p1行目のフォトセンサと第p2行目のフォトセンサとでリセット動作及び蓄積動作を行うとき、バックライトを非点灯としても良く、逆に、第p行目のフォトセンサと第p3行目のフォトセンサとでリセット動作及び蓄積動作を行うとき、バックライトを非点灯とし、第p1行目のフォトセンサと第p2行目のフォトセンサとでリセット動作及び蓄積動作を行うとき、バックライトを点灯して被検出物に光を照射しても良い。なお、図3に示すタイミングチャートでは、リセット動作を行う期間においてもバックライトの点灯または非点灯が選択されている例を示した。しかしながら、リセット動作を行う期間ではバックライトの状態はどのような状態であってもかまわない。本発明では、フォトセンサにおいて蓄積された電荷を保持するトランジスタ304としてチャネルが酸化物半導体層に形成されるトランジスタを用いる。こうして、外光のノイズを相殺しS/N比の向上した信号成分を取り出すためにリセット動作及び蓄積動作を行ってから選択動作を行うまでの期間電荷保持期間の長さが異なるフォトセンサを有する半導体装置においても、トランジスタのオフ電流によるリークが原因となるノイズを低減することができる。また、アルカリ金属、及びアルカリ土類金属の濃度が低減された酸化物半導体層を用いたトランジスタは、特性の劣化例えば、ノーマリオン化しきい値の負へのシフト、移動度の低下等、特性のばらつきが少ない。これは、アルカリ金属、及びアルカリ土類金属は酸化物半導体層にとっては悪性の不純物であるためである。特にアルカリ金属のうち、Naは酸化物半導体層に接する絶縁膜が酸化物であった場合、その中に拡散し、Naとなる。また、酸化物半導体層内において、金属と酸素の結合を分断し、あるいは結合中に割り込む。その結果、トランジスタ特性の劣化例えば、ノーマリオン化しきい値の負へのシフト、移動度の低下等をもたらす。加えて、トランジスタの特性のばらつきの原因ともなる。このような問題は、特に酸化物半導体層中の水素の濃度が十分に低い場合において顕著となる。したがって、酸化物半導体層中の水素の濃度が5×1019atoms/cm3以下、特に5×1018atoms/cm3以下である場合には、アルカリ金属元素の濃度を上記の値に低減することによって、当該酸化物半導体層にチャネルが形成されるトランジスタの特性の劣化、特性のばらつきを少なくすることができる。このような酸化物半導体層にチャネルが形成されるトランジスタを、フォトセンサにおいて蓄積された電荷を保持するトランジスタ第1のトランジスタとして用いることによって、フォトセンサの信頼性を高め、半導体装置の信頼性を高めることができる。こうして、フォトセンサを有する半導体装置において、外光のノイズを軽減し、トランジスタのオフ電流によるリークが原因となるノイズも低減し、信頼性を高めることができる。実施の形態2本発明の一態様に係る半導体装置の構成について説明する。本実施の形態では、マトリクス状に配置された複数のフォトセンサに加えて、マトリクス状に配置された複数の表示素子も有する半導体装置の構成の一例について説明する。このような半導体装置は、タッチパネル等と呼ばれ、表示画面が情報入力領域を兼ねる。なお、フォトセンサの構成や、フォトセンサ同士の接続構成は、図1Cに示した構成を採用することができる。また、マトリクス状に配置された複数のフォトセンサの動作に関しては実施の形態1において図3を用いて示した動作と同様に行うことができる。図4に、半導体装置の構成の一部の回路図を示す。図4では、画素320が、4つの表示素子321と、1つのフォトセンサ301とを有している。画素320を基本構成とし、画素320がm行n列のマトリクス状に複数配置され、情報入力領域を兼ねる表示画面を構成する。図4では、図1Aに示した構成を有するフォトセンサ301を画素320に用いる場合を例示している。なお、各画素の有する表示素子321とフォトセンサ301の数は、図4に示した形態に限定されない。複数のフォトセンサと複数の表示素子とは配置密度が同じであっても良いし、異なっていてもよい。つまり、表示素子1つに対してフォトセンサ1つが配置されていても良いし、表示素子2つ以上に対してフォトセンサ1つが配置されていても良いし、フォトセンサ2つ以上に対して表示素子1つが配置されていても良い。図4に示す構成では、表示素子321は液晶素子322を有する構成を例示する。表示素子321は、液晶素子322と、液晶素子322の動作を制御するトランジスタなどの回路素子とを有する。具体的に、図4では、表示素子321が、液晶素子322と、スイッチング素子として機能するトランジスタ323と、容量素子324とを有する場合を例示している。液晶素子322は、画素電極、対向電極、及び前記画素電極と前記対向電極とにより電圧が印加される液晶層を有する。トランジスタ323のゲート電極は、走査線GLGL1、GL2に電気的に接続されている。トランジスタ323は、第1端子が信号線SLSL1、SL2に電気的に接続されており、第2端子が液晶素子322の画素電極に電気的に接続されている。容量素子324が有する一対の電極は、一方が液晶素子322の画素電極に電気的に接続され、他方は固定の電位が与えられる配線COMに電気的に接続されている。信号線SLには表示する画像に対応した電位が入力される。トランジスタ323は走査線GLの信号によってオン状態となると、信号線SLの電位は、容量素子324が有する一対の電極のうちの一方、及び液晶素子322の画素電極に与えられる。容量素子324は、液晶層に印加する電圧に対応する電荷を保持する。電圧を印加することで液晶層の偏光方向が変化することを利用して液晶層を透過する光の明暗階調を作り、画像表示を行う。液晶層を透過する光にはバックライトから照射される光を用いる。図4に示した構成において、マトリクス状に配置された表示素子の動作に関しては、公知の表示装置と同様とすることができる。なお、トランジスタ323として、実施の形態1等で示したチャネルが酸化物半導体層に形成されるトランジスタを用いることもできる。トランジスタとしてチャネルが酸化物半導体層に形成されるトランジスタを用いる場合、そのオフ電流は非常に小さいので、容量素子324を無くすことも可能である。トランジスタ323は、チャネルが酸化物半導体以外の半導体材料でなる層または基板に形成されるトランジスタであってもよい。酸化物半導体以外の半導体材料としては、シリコンまたはゲルマニウム等がある。なお、酸化物半導体以外の半導体材料でなる層または基板は、非晶質、微結晶、多結晶、または単結晶のいずれであってもよい。なお、画素320内の全てのトランジスタの活性層に、同じ材料の半導体を用いることで、半導体装置のプロセスを簡略化することができる。例えば、表示素子321及びフォトセンサ301内の全てのトランジスタの活性層に酸化物半導体膜を用いることによって、半導体装置のプロセスを簡略化することができる。また、トランジスタ323の活性層に、例えば、多結晶または単結晶のシリコンなどのように、酸化物半導体よりも高い移動度が得られる半導体材料を用いることで、表示素子321への画像情報の入力をより高速に行うこともできる。なお、表示素子321は、必要に応じて、トランジスタ、ダイオード、抵抗素子、容量素子、インダクタンスなどのその他の回路素子を、さらに有していても良い。なお、表示素子321が液晶素子322を有する場合について説明したが、発光素子などの他の素子を有していてもよい。発光素子は、電流または電圧によって輝度が制御される素子であり、具体的には発光ダイオード、OLEDOrganicLightEmittingDiode等が挙げられる。表示素子321が発光素子を有する場合、発光素子を発光させることによって、バックライトとしてもよい。本実施の形態は、他の実施の形態と自由に組み合わせて実施することが可能である。実施の形態3図1Cに示した構成とは異なる、m行n列のマトリクス状に配置されたフォトセンサ301を有する半導体装置の構成について図5を用いて説明する。図5では、複数のフォトセンサ301がm行n列のマトリクス状に配置されている。各行のフォトセンサ301は、複数の配線SE配線SE1~配線SEmと表記するのいずれか1つと電気的に接続されている。各列のフォトセンサ301は、複数の配線PR配線PR1~配線PRnと表記するのいずれか1つと、複数の配線TX配線TX1~配線TXnと表記するのいずれか1つと、複数の配線OUT配線OUT1~配線OUTnと表記するのいずれか1つ、複数の配線VR配線VR1~配線VRnと表記するのいずれか1つと電気的に接続されている。図5では、各行のフォトセンサにおいて配線SEを共有し、各列のフォトセンサにおいて配線PRを共有し、各列のフォトセンサにおいて配線TXを共有し、各列のフォトセンサにおいて配線OUTを共有し、各列のフォトセンサにおいて配線VRを共有している。しかしながら、本発明はこれに限定されない、各行に2本以上の配線SEを設けて互いに異なるフォトセンサ301と電気的に接続してもよい。各列に2本以上の配線PRを設けて互いに異なるフォトセンサ301と電気的に接続してもよい。各列に2本以上の配線TXを設けて互いに異なるフォトセンサ301と電気的に接続してもよい。各列に2本以上の配線OUTを設けて互いに異なるフォトセンサ301と電気的に接続してもよい。各列に2本以上の配線VRを設けて互いに異なるフォトセンサ301と電気的に接続してもよい。また、図5では、配線VRを各列のフォトセンサにおいて共有する構成を示したがこれに限定されない。配線VRは各行のフォトセンサにおいて共有しても良い。また、m行n列のマトリクス状に配置されたフォトセンサ301のうち、リセット動作、蓄積動作を同時に行うフォトセンサにおいて、配線TXを共有することもできる。m行n列のマトリクス状に配置されたフォトセンサ301のうち、リセット動作、蓄積動作を同時に行うフォトセンサにおいて、配線PRを共有することもできる。上記のとおり配線を共有し、配線数を減らすことによって、m行n列のマトリクス状に配置されたフォトセンサ301を駆動する駆動回路を簡略化することができる。次いで、図5に示したm行n列のマトリクス状に配置されたフォトセンサ301を有する半導体装置の動作の一例について図6を用いて説明する。なお、フォトセンサ301それぞれの動作については、図2を参照して説明した動作と同様である。図6では、各行のフォトセンサ301の、リセット動作、蓄積動作、選択動作の関係について説明する。バックライトを点灯して被検出物に光を照射して第qqはn以下の自然数列目のフォトセンサでリセット動作及び蓄積動作を行った後、バックライトを非点灯として第q1列目のフォトセンサでリセット動作及び蓄積動作を行う。図6では、第q列目のフォトセンサ乃至第q3列目のフォトセンサの配線PRPRq~PRq3、配線TXTXq~TXq3、第ppはm以下の自然数行目のフォトセンサ乃至第p3行目のフォトセンサの配線SESEp~SEp3の電位について代表して示す。第q列目のフォトセンサ及び第q2列目のフォトセンサでリセット動作を行う期間をTRqで示す。第q1列目のフォトセンサ及び第q3列目のフォトセンサでリセット動作を行う期間をTRq1で示す。第q列目のフォトセンサ及び第q2列目のフォトセンサで蓄積動作を行う期間をTIqで示す。第q1列目のフォトセンサ及び第q3列目のフォトセンサで蓄積動作を行う期間をTIq1で示す。第p行目のフォトセンサで選択動作を行う期間をTSpで示す。第p1行目のフォトセンサで選択動作を行う期間をTSp1で示す。図6に示すタイミングチャートでは、バックライトを点灯して被検出物に光を照射した状態で、第q列目のフォトセンサと第q2列目のフォトセンサにおいてリセット動作及び蓄積動作を同時に行い、バックライトを非点灯した状態で、第q1列目のフォトセンサ及び第q3列目のフォトセンサにおいてリセット動作及び蓄積動作を同時に行う例を示した。一般に例えば、バックライトを点灯して被検出物に光を照射した状態で、奇数列のフォトセンサにおいてリセット動作及び蓄積動作を同時に行い、バックライトを非点灯した状態で、偶数列のフォトセンサにおいてリセット動作及び蓄積動作を同時に行うことができる。その後、図6に示すタイミングチャートのTSp、TSp1の様に、全行のフォトセンサの選択動作を順次行う。なお、選択動作は各行毎に順次行ってもよいし、複数行同時に行ってもよい。そして、隣接する列のフォトセンサで得られた出力信号の差分を取得する。この差分は、外光のノイズが相殺され、S/N比の向上した信号成分である。この差分を用いて被検出物の撮像画像の生成や被検出物の存在する領域の検出を行う。なお、バックライトの点滅の間隔は短いため、バックライトの点灯時と非点灯時とで被検出物はほとんど移動しないとみなすことができる。よって、第q列目のフォトセンサの出力信号と第q1列目のフォトセンサの出力信号との差分において、被検出物の移動による影響は少ない。なお、第q列目のフォトセンサの出力信号と、第q1列目のフォトセンサの出力信号とは1列分のずれがある。しかし、列間隔を狭くすることによって、第q列目のフォトセンサの出力信号と第q1列目のフォトセンサの出力信号との差分において、このずれは低減することができる。なお、図6に示すタイミングチャートでは、第q列目のフォトセンサと第q2列目のフォトセンサで、バックライトを点灯して被検出物に光を照射した状態でリセット動作及び蓄積動作を同時に行い、第q1列目のフォトセンサ及び第q3列目のフォトセンサで、バックライトを非点灯した状態でリセット動作及び蓄積動作を同時に行う例を示したがこれに限定されない。バックライトの点灯及び非点灯のタイミングを変えてもよい。例えば、第q列目のフォトセンサと第q2列目のフォトセンサで、バックライトを非点灯した状態でリセット動作及び蓄積動作を同時に行い、第q1列目のフォトセンサ及び第q3列目のフォトセンサで、バックライトを点灯して被検出物に光を照射した状態でリセット動作及び蓄積動作を同時に行ってもよい。なお、図6に示すタイミングチャートでは、第q列目のフォトセンサと第q2列目のフォトセンサで、リセット動作及び蓄積動作を同時に行い、第q1列目のフォトセンサ及び第q3列目のフォトセンサで、リセット動作及び蓄積動作を同時に行う例を示したがこれに限定されない。m行n列のマトリクス状に配置されたフォトセンサにおいて、リセット動作及び蓄積動作のタイミングが異なる列が存在し、リセット動作及び蓄積動作のタイミングが異なる列においてバックライトの点灯と非点灯とを行えば良い。例えば、第q列目のフォトセンサと第q3列目のフォトセンサとでリセット動作及び蓄積動作を同時に行い、第q1列目のフォトセンサと第q2列目のフォトセンサとでリセット動作及び蓄積動作を同時に行っても良い。このとき、第q列目のフォトセンサと第q3列目のフォトセンサとでリセット動作及び蓄積動作を行うとき、バックライトを点灯して被検出物に光を照射し、第q1列目のフォトセンサと第q2列目のフォトセンサとでリセット動作及び蓄積動作を行うとき、バックライトを非点灯としても良く、逆に、第q列目のフォトセンサと第q3列目のフォトセンサとでリセット動作及び蓄積動作を行うとき、バックライトを非点灯とし、第q1列目のフォトセンサと第q2列目のフォトセンサとでリセット動作及び蓄積動作を行うとき、バックライトを点灯して被検出物に光を照射しても良い。なお、図6に示すタイミングチャートでは、リセット動作を行う期間においてもバックライトの点灯または非点灯が選択されている例を示した。しかしながら、リセット動作を行う期間ではバックライトの状態はどのような状態であってもかまわない。本発明では、フォトセンサにおいて蓄積された電荷を保持するトランジスタ304としてチャネルが酸化物半導体層に形成されるトランジスタを用いる。こうして、外光のノイズを相殺しS/N比の向上した信号成分を取り出すためにリセット動作及び蓄積動作を行ってから選択動作を行うまでの期間電荷保持期間の長さが異なるフォトセンサを有する半導体装置においても、トランジスタのオフ電流によるリークが原因となるノイズを低減することができる。また、アルカリ金属、及びアルカリ土類金属の濃度が低減された酸化物半導体層を用いたトランジスタは、特性の劣化例えば、ノーマリオン化しきい値の負へのシフト、移動度の低下等、特性のばらつきが少ない。これは、アルカリ金属、及びアルカリ土類金属は酸化物半導体層にとっては悪性の不純物であるためである。特にアルカリ金属のうち、Naは酸化物半導体層に接する絶縁膜が酸化物であった場合、その中に拡散し、Naとなる。また、酸化物半導体層内において、金属と酸素の結合を分断し、あるいは結合中に割り込む。その結果、トランジスタ特性の劣化例えば、ノーマリオン化しきい値の負へのシフト、移動度の低下等をもたらす。加えて、トランジスタの特性のばらつきの原因ともなる。このような問題は、特に酸化物半導体層中の水素の濃度が十分に低い場合において顕著となる。したがって、酸化物半導体層中の水素の濃度が5×1019atoms/cm3以下、特に5×1018atoms/cm3以下である場合には、アルカリ金属元素の濃度を上記の値に低減することによって、当該酸化物半導体層にチャネルが形成されるトランジスタの特性の劣化、特性のばらつきを少なくすることができる。このような酸化物半導体層にチャネルが形成されるトランジスタを、フォトセンサにおいて蓄積された電荷を保持するトランジスタ第1のトランジスタとして用いることによって、フォトセンサの信頼性を高め、半導体装置の信頼性を高めることができる。こうして、フォトセンサを有する半導体装置において、外光のノイズを軽減し、トランジスタのオフ電流によるリークが原因となるノイズも低減し、信頼性を高めることができる。本実施の形態は、他の実施の形態と自由に組み合わせて実施することが可能である。実施の形態4本発明の一態様に係る半導体装置の構成について説明する。本実施の形態では、マトリクス状に配置された複数のフォトセンサに加えて、マトリクス状に配置された複数の表示素子も有する半導体装置の構成の一例について説明する。本実施の形態では、実施の形態2において図4と用いて説明した構成とは異なる半導体装置の一例について説明する。このような半導体装置は、タッチパネル等と呼ばれ、表示画面が情報入力領域を兼ねる。なお、フォトセンサの構成や、フォトセンサ同士の接続構成は、図5に示した構成を採用することができる。また、マトリクス状に配置された複数のフォトセンサの動作に関しては実施の形態3において図6を用いて示した動作と同様に行うことができる。図7に、半導体装置の構成の一部の回路図を示す。図7では、画素320が、4つの表示素子321と、1つのフォトセンサ301とを有している。画素320を基本構成とし、画素320がm行n列のマトリクス状に複数配置され、情報入力領域を兼ねる表示画面を構成する。図7では、図1Aに示した構成を有するフォトセンサ301を画素320に用いる場合を例示している。なお、各画素の有する表示素子321とフォトセンサ301の数は、図7に示した形態に限定されない。複数のフォトセンサと複数の表示素子とは配置密度が同じであっても良いし、異なっていてもよい。つまり、表示素子1つに対してフォトセンサ1つが配置されていても良いし、表示素子2つ以上に対してフォトセンサ1つが配置されていても良いし、フォトセンサ2つ以上に対して表示素子1つが配置されていても良い。図7に示す構成では、表示素子321は液晶素子322を有する構成を例示する。表示素子321は、液晶素子322と、液晶素子322の動作を制御するトランジスタなどの回路素子とを有する。具体的に、図7では、表示素子321が、液晶素子322と、スイッチング素子として機能するトランジスタ323と、容量素子324とを有する場合を例示している。液晶素子322は、画素電極、対向電極、及び前記画素電極と前記対向電極とにより電圧が印加される液晶層を有する。トランジスタ323のゲート電極は、走査線GLGL1、GL2に電気的に接続されている。トランジスタ323は、第1端子が信号線SLSL1、SL2に電気的に接続されており、第2端子が液晶素子322の画素電極に電気的に接続されている。容量素子324が有する一対の電極は、一方が液晶素子322の画素電極に電気的に接続され、他方は固定の電位が与えられる配線COMに電気的に接続されている。信号線SLには表示する画像に対応した電位が入力される。トランジスタ323は走査線GLの信号によってオン状態となると、信号線SLの電位は、容量素子324が有する一対の電極のうちの一方、及び液晶素子322の画素電極に与えられる。容量素子324は、液晶層に印加する電圧に対応する電荷を保持する。電圧を印加することで液晶層の偏光方向が変化することを利用して液晶層を透過する光の明暗階調を作り、画像表示を行う。液晶層を透過する光にはバックライトから照射される光を用いる。図7に示した構成において、マトリクス状に配置された表示素子の動作に関しては、公知の表示装置と同様とすることができる。なお、トランジスタ323として、実施の形態1等で示したチャネルが酸化物半導体層に形成されるトランジスタを用いることもできる。トランジスタとしてチャネルが酸化物半導体層に形成されるトランジスタを用いる場合、そのオフ電流は非常に小さいので、容量素子324を無くすことも可能である。トランジスタ323は、チャネルが酸化物半導体以外の半導体材料でなる層または基板に形成されるトランジスタであってもよい。酸化物半導体以外の半導体材料としては、シリコンまたはゲルマニウム等がある。なお、酸化物半導体以外の半導体材料でなる層または基板は、非晶質、微結晶、多結晶、または単結晶のいずれであってもよい。なお、画素320内の全てのトランジスタの活性層に、同じ材料の半導体を用いることで、半導体装置のプロセスを簡略化することができる。例えば、表示素子321及びフォトセンサ301内の全てのトランジスタの活性層に酸化物半導体膜を用いることによって、半導体装置のプロセスを簡略化することができる。また、トランジスタ323の活性層に、例えば、多結晶または単結晶のシリコンなどのように、酸化物半導体よりも高い移動度が得られる半導体材料を用いることで、表示素子321への画像情報の入力をより高速に行うこともできる。なお、表示素子321は、必要に応じて、トランジスタ、ダイオード、抵抗素子、容量素子、インダクタンスなどのその他の回路素子を、さらに有していても良い。なお、表示素子321が液晶素子322を有する場合について説明したが、発光素子などの他の素子を有していてもよい。発光素子は、電流または電圧によって輝度が制御される素子であり、具体的には発光ダイオード、OLED等が挙げられる。表示素子321が発光素子を有する場合、発光素子を発光させることによって、バックライトとしてもよい。本実施の形態は、他の実施の形態と自由に組み合わせて実施することが可能である。実施の形態5図7に示した画素320の上面図の一例を、図8に示す。図8に示す画素320は、図7と同様に、一のフォトセンサ301と、4つの表示素子321とを有している。図9に、図8に示した表示素子321の一つを、拡大して示す。表示素子321は、走査線GLとして機能する導電膜201と、信号線SLとして機能する導電膜202と、配線COMとして機能する導電膜203とを有している。導電膜201は、トランジスタ323のゲート電極としても機能する。また、導電膜202は、トランジスタ323の第1端子としても機能する。さらに、表示素子321は、画素電極204、導電膜205、導電膜206を有している。導電膜206は、トランジスタ323の第2端子として機能する。そして、導電膜206と画素電極204は電気的に接続されている。また、導電膜206は、導電膜205に電気的に接続されており、配線COMとして機能する導電膜203と導電膜205とが、ゲート絶縁膜を間に挟んで重なり合っている部分が容量素子324として機能する。なお、図8、図9では、配線、トランジスタ、容量素子などの各種回路素子の構成をより明確にするために、ゲート絶縁膜を含む各種絶縁膜を図示していない。導電膜201、導電膜205は、絶縁表面上に形成された一の導電膜を所望の形状に加工することで形成することができる。導電膜201、導電膜205上にはゲート絶縁膜が形成されている。さらに、導電膜202、導電膜203、導電膜206は、ゲート絶縁膜上に形成された一の導電膜を所望の形状に加工することで形成することができる。なお、トランジスタ323がボトムゲート型であり、なおかつその活性層253に酸化物半導体を用いている場合、図9に示すように、ゲート電極として機能する導電膜201に活性層253が完全に重なる構成を用いることが望ましい。上記構成を採用することで、基板側から入射した光により活性層253中の酸化物半導体が劣化するのを防ぎ、よって、トランジスタ323の閾値電圧がシフトするなどの特性の劣化が引き起こされるのを防ぐことができる。また、図10Aに、図8に示したフォトセンサ301の一つを、拡大して示す。図10Bには、図10Aの破線A1―A2における断面図を示す。フォトセンサ301は、配線PRとして機能する導電膜210と、配線TXとして機能する導電膜211と、配線SEとして機能する導電膜212と、配線VRとして機能する導電膜213と、配線OUTとして機能する導電膜214とを有している。フォトセンサ301の有するフォトダイオード302は、順に積層されたp型の半導体膜215と、i型の半導体膜216と、n型の半導体膜217とを有している。導電膜210は、フォトダイオード302の陽極として機能するp型の半導体膜215に電気的に接続されている。フォトセンサ301の有する導電膜218は、トランジスタ304のゲート電極として機能しており、さらに、導電膜211に電気的に接続されている。フォトセンサ301の有する導電膜219は、トランジスタ304の第1端子として機能する。フォトセンサ301の有する導電膜220は、トランジスタ304の第2端子として機能する。フォトセンサ301の有する導電膜221は、n型の半導体膜217と、導電膜219とに電気的に接続されている。フォトセンサ301の有する導電膜222は、トランジスタ305のゲート電極として機能しており、さらに、導電膜220に電気的に接続されている。フォトセンサ301の有する導電膜223は、トランジスタ305の第1端子として機能する。フォトセンサ301の有する導電膜224は、トランジスタ305の第2端子、及びトランジスタ306の第1端子として機能する。また、導電膜214は、トランジスタ306の第2端子として機能する。導電膜212は、トランジスタ306のゲート電極としても機能する。フォトセンサ301の有する導電膜225は、導電膜223及び導電膜213に電気的に接続されている。なお、図10では、フォトセンサ301の有する導電膜226は、配線PRとして機能する導電膜210に電気的に接続されている。また、フォトセンサ301の有する導電膜227は、配線TXとして機能する導電膜211に電気的に接続されている。導電膜212、導電膜218、導電膜222、導電膜225、導電膜226、導電膜227は、絶縁表面上に形成された一の導電膜を所望の形状に加工することで形成することができる。導電膜212、導電膜218、導電膜222、導電膜225、導電膜226、導電膜227上にはゲート絶縁膜228が形成されている。さらに、導電膜210、導電膜211、導電膜213、導電膜214、導電膜219、導電膜220、導電膜223、導電膜224は、ゲート絶縁膜228上に形成された一の導電膜を所望の形状に加工することで形成することができる。また、導電膜210、導電膜211、導電膜213、導電膜214、導電膜219、導電膜220、導電膜223、導電膜224の上には、絶縁膜281及び絶縁膜282が形成されている。絶縁膜281及び絶縁膜282の上に、導電膜221が形成される。なお、図10Bに示すフォトセンサ301の断面図は、導電膜221まで形成された状態を示している。表示素子も有する半導体装置の場合は、フォトセンサ301に加えて表示素子321が画素320に設けられているので、実際には、導電膜221を形成した後に、液晶素子の形成を行う。なお、トランジスタ304の活性層250に酸化物半導体を用い、且つトランジスタ304はボトムゲート型である場合、図10に示すように、ゲート電極として機能する導電膜218に活性層250が完全に重なる構成を用いることが望ましい。上記構成を採用することで、基板251側から入射した光により活性層250中の酸化物半導体が劣化するのを防ぎ、よって、トランジスタ304の閾値電圧がシフトするなどの特性の劣化が引き起こされるのを防ぐことができる。なお、トランジスタ305と、トランジスタ306についても、上記構成を採用することで、同様の効果が得られる。ここで、図1Cや図4で示したような配線TXが行方向に延びて配置される構成の場合、同じく行方向に延びて配置され、配線TXと平行な配線SEが存在する。配線SEはトランジスタ306のゲート電極と電気的に接続されるため、配線SEの一部をトランジスタ306のゲート電極として用いると、配線SEと平行な配線TXもトランジスタ306のゲート電極と同じ層に当該ゲート電極と同じ材料によって形成するのが一般的である。しかしながら、トランジスタのゲート電極に用いられる材料はソース電極やドレイン電極に用いられる材料と比べて、一般的に抵抗が高い材料である。そのため、配線TXの抵抗が高くなる。これに対して、図10に示した構成では、図5に示した回路図に対応する画素を有し、配線TXが列方向に延びて配置される構成である。そのため、行方向に延びて配置される配線SEとは別の層に形成された導電膜を用いて、配線TXを形成することができる。例えば、図10に示したように、フォトセンサを構成するトランジスタトランジスタ304、トランジスタ305、トランジスタ306等のゲート電極を構成する導電膜導電膜212、導電膜218、導電膜222とは異なる層に形成された導電膜211によって配線TXを形成することができる。導電膜211は、導電膜214、導電膜219、導電膜220、導電膜224等、フォトセンサを構成するトランジスタトランジスタ304、トランジスタ305、トランジスタ306等のソース電極やドレイン電極と同じ層に当該ソース電極や当該ドレイン電極と同じ材料によって形成することができる。そのため、配線TXの抵抗値を小さくすることができる。図11に示す画素の断面図では、表示素子321のトランジスタ323と、フォトセンサ301のフォトダイオード302とが図示されている。トランジスタ323の第2端子として機能する導電膜206は、画素電極204に電気的に接続されている。フォトダイオード302に電気的に接続されている導電膜221と、画素電極204とは、トランジスタ323とフォトダイオード302を覆っている絶縁膜282上に形成された一の導電膜を、所望の形状に加工することで形成することができる。また、画素電極204が形成されている基板251と対峙するように、基板236が配置されている。基板236上には対向電極233が形成されており、画素電極204と対向電極233の間には液晶を含む液晶層234が設けられている。画素電極204と、対向電極233と、液晶層234とが重なる部分に液晶素子322が形成される。なお、画素電極204と液晶層234の間、または対向電極233と液晶層234の間に、配向膜を適宜設けても良い。配向膜は、ポリイミド、ポリビニルアルコールなどの有機樹脂を用いて形成することができ、その表面には、ラビングなどの、液晶分子を一定方向に配列させるための配向処理が施されている。ラビングは、配向膜に接するように、ナイロンなどの布を巻いたローラーを回転させて、上記配向膜の表面を一定方向に擦ることで、行うことができる。なお、酸化珪素などの無機材料を用い、配向処理を施すことなく、蒸着法で配向特性を有する配向膜を直接形成することも可能である。また、液晶層234を形成するために行われる液晶の注入は、ディスペンサ式滴下式を用いても良いし、ディップ式汲み上げ式を用いていても良い。なお、基板236上には、画素間における液晶の配向の乱れに起因するディスクリネーションが視認されるのを防ぐため、或いは、拡散した光が隣接する複数の画素に並行して入射するのを防ぐために、光を遮蔽することができる遮蔽膜235が設けられている。遮蔽膜235には、カーボンブラック、二酸化チタンよりも酸化数が小さい低次酸化チタンなどの黒色顔料を含む有機樹脂を用いることができる。または、クロムを用いた膜で、遮蔽膜を形成することも可能である。遮蔽膜235は、表示素子321のみならず、フォトセンサ301にも設けることが望ましい。遮蔽膜235を形成することで、表示素子321及びフォトセンサ301を構成しているトランジスタの活性層に酸化物半導体が用いられていても、遮蔽膜235により活性層が遮光されるので、酸化物半導体の光劣化を防ぎ、トランジスタの閾値電圧がシフトするなどの特性の劣化が引き起こされるのを防ぐことができる。なお、駆動回路をトランジスタを用いて基板251に形成する場合、駆動回路に用いられるトランジスタにおいても、ゲート電極或いは遮蔽膜による活性層の遮光を行うことで、トランジスタの閾値電圧がシフトするなどの特性の劣化が引き起こされるのを防ぐことができる。画素電極204と対向電極233は、例えば、酸化珪素を含む酸化インジウムスズITSO、酸化インジウムスズITO、酸化亜鉛ZnO、酸化インジウム亜鉛IZO、ガリウムを添加した酸化亜鉛GZOなどの透光性を有する導電材料を用いることができる。また、液晶層234に用いられる液晶材料の一例としては、ネマチック液晶、コレステリック液晶、スメクチック液晶、ディスコチック液晶、サーモトロピック液晶、リオトロピック液晶、低分子液晶、高分子分散型液晶PDLC、強誘電液晶、反強誘電液晶、主鎖型液晶、側鎖型高分子液晶、バナナ型液晶などを挙げることができる。また液晶の駆動方法としては、TNTwistedNematicモード、STNSuperTwistedNematicモード、VAVerticalAlignmentモード、MVAMulti-domainVerticalAlignmentモード、IPSIn-PlaneSwitchingモード、OCBOpticallyCompensatedBirefringenceモード、ECBElectricallyControlledBirefringenceモード、FLCFerroelectricLiquidCrystalモード、AFLCAntiFerroelectricLiquidCrystalモード、PDLCPolymerDispersedLiquidCrystalモード、PNLCPolymerNetworkLiquidCrystalモード、ゲストホストモードなどを適用することが可能である。また、配向膜を用いないブルー相を示す液晶を液晶層234に用いてもよい。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、カイラル剤や紫外線硬化樹脂を添加して温度範囲を改善する。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が10μsec.以上100μsec.以下と短く、光学的等方性であるため配向処理が不要であり、視野角依存性が小さいため好ましい。また、図11では、画素電極204と対向電極233の間に液晶層234が挟まれている構造を有する液晶素子を例に挙げて説明したが、本発明の一態様に係る半導体装置はこの構成に限定されない。IPS型の液晶素子やブルー相を用いた液晶素子のように、一対の電極が共に一の基板に形成されていても良い。なお、本発明の一態様では、破線で示すように、基板251側からのバックライトの光が、液晶素子322を通った後、遮蔽膜235に形成された開口部241を通り、基板236を透過する。そして、基板236を透過した光は、被検出物240である指において反射し、再び基板236に入射する。基板236に入射した光は、遮蔽膜235に形成された開口部242を通り、フォトダイオード302に入射する。なお、図11では、透過型の液晶素子322を用いた場合の画素の断面図を示しているが、本発明の一態様に係る半導体装置は、半透過型の液晶素子を用いていても良いし、反射型の液晶素子を用いていても良い。反射型の液晶素子を用いる場合、画素電極204には外光を反射する導電性の材料、例えば、アルミニウム、チタン、銀、ロジウム、ニッケルなどの可視光の反射率が高い金属、或いは、これら金属の少なくとも1つを含む合金を用いる。なお、半透過型、或いは反射型の液晶素子を用いる場合、図11の場合とは異なり、異なる材料で形成された導電膜を所望の形状に加工することで、導電膜221と画素電極204とをそれぞれ形成する。図12に、図8に示した画素320に遮蔽膜235を重ねた様子を示す。図12では、遮蔽膜235が、表示素子321の画素電極204と重なる領域に開口部241を有し、フォトセンサ301のフォトダイオード302と重なる領域に開口部242を有している。本実施の形態は、他の実施の形態と自由に組み合わせて実施することが可能である。実施の形態6本実施の形態では、図1A及び図1Bとは異なる回路構成を有するフォトセンサ301について説明する。図13Aに、フォトセンサ301の一例を回路図で示す。フォトセンサ301は、フォトダイオード302と、増幅回路303とを有している。フォトダイオード302は、光があたると電流が発生する性質を有する光電変換素子であり、照射された光の強度により流れる光電流の電流値が定まる。増幅回路303は、当該光電流に対応した電荷を蓄積し、当該電荷の量を情報として含む出力信号を生成する。増幅回路303は、増幅回路303内への光電流の供給を制御するスイッチング素子として機能するトランジスタ304と、トランジスタ304の第2端子に与えられる電位に従って、その第1端子と第2端子間の電流値或いは抵抗値が定まるトランジスタ305と、当該電流値或いは抵抗値によって定まる出力信号の電位を、配線OUTに供給するためのスイッチング素子として機能するトランジスタ306と、配線VRの電位をトランジスタ305のゲート電極に供給するためのスイッチング素子として機能するトランジスタ307とを有する。なお、トランジスタ304は、フォトダイオード302の光電流に対応した電荷を保持するトランジスタに相当する。図13Aでは、フォトダイオード302の陽極が配線PRに電気的に接続されている。また、フォトダイオード302の陰極が、トランジスタ304の第1端子に電気的に接続されている。トランジスタ304の第2端子は、トランジスタ305のゲートに電気的に接続されている。また、トランジスタ304のゲートは、配線TXに電気的に接続されている。配線TXには、トランジスタ304のスイッチングを制御するための信号の電位が与えられている。トランジスタ305の第1端子は、配線VRに電気的に接続されている。配線VRには所定の電位、例えば、ハイレベルの電源電位VDDが与えられている。トランジスタ305の第2端子は、トランジスタ306の第1端子に電気的に接続されている。トランジスタ306の第2端子は、配線OUTに電気的に接続されている。トランジスタ306のゲートは、配線SEに電気的に接続されており、配線SEにはトランジスタ306のスイッチングを制御する信号の電位が与えられる。トランジスタ307の第1端子は配線VRに電気的に接続されている。トランジスタ307の第2端子はトランジスタ305のゲートに電気的に接続されている。トランジスタ307のゲートは、配線RSに電気的に接続されており、配線RSにはトランジスタ307のスイッチングを制御する信号の電位が与えられる。そして、配線OUTには、増幅回路303から出力される出力信号の電位が与えられる。本発明は、トランジスタ304はチャネルが酸化物半導体層に形成されるトランジスタとすることが特徴である。つまり、トランジスタ304の活性層に酸化物半導体膜を用いる。酸化物半導体層には、四元系金属酸化物であるIn-Sn-Ga-Zn系酸化物、In-Hf-Ga-Zn系酸化物、In-Al-Ga-Zn系酸化物、In-Sn-Al-Zn系酸化物、In-Sn-Hf-Zn系酸化物、In-Hf-Al-Zn系酸化物や、三元系金属酸化物であるIn-Ga-Zn系酸化物IGZOとも表記する、In-Sn-Zn系酸化物、In-Al-Zn系酸化物、Sn-Ga-Zn系酸化物、Al-Ga-Zn系酸化物、Sn-Al-Zn系酸化物、In-Hf-Zn系酸化物、In-La-Zn系酸化物、In-Ce-Zn系酸化物、In-Pr-Zn系酸化物、In-Nd-Zn系酸化物、In-Sm-Zn系酸化物、In-Eu-Zn系酸化物、In-Gd-Zn系酸化物、In-Tb-Zn系酸化物、In-Dy-Zn系酸化物、In-Ho-Zn系酸化物、In-Er-Zn系酸化物、In-Tm-Zn系酸化物、In-Yb-Zn系酸化物、In-Lu-Zn系酸化物や、二元系金属酸化物であるIn-Zn系酸化物、Sn-Zn系酸化物、Al-Zn系酸化物、Zn-Mg系酸化物、Sn-Mg系酸化物、In-Mg系酸化物、In-Ga系酸化物や、酸化インジウム、酸化スズ、酸化亜鉛などを用いることができる。なお、例えば、In-Sn-Ga-Zn系酸化物とは、インジウムIn、錫Sn、ガリウムGa、亜鉛Znを有する金属酸化物、という意味であり、その組成比は特に問わない。また、上記酸化物半導体は、珪素を含んでいてもよい。なお、ここで、例えば、In-Ga-Zn系酸化物とは、InとGaとZnを主成分として有する酸化物という意味であり、InとGaとZnの比率は問わない。また、InとGaとZn以外の金属元素が入っていてもよい。或いは、酸化物半導体層には、化学式InMO3ZnOmm>0、且つ、mは整数でないで表記される酸化物半導体を用いることができる。ここで、Mは、Ga、Al、Fe、MnおよびCoから選ばれた一または複数の金属元素を示す。また、酸化物半導体として、In3SnO5ZnOnn>0、且つ、nは整数で表記される材料を用いてもよい。酸化物半導体層には、電子供与体ドナーとなる水分または水素、アルカリ金属元素ナトリウムやリチウム等などの不純物が低減されて高純度化された酸化物半導体層を用いる。高純度化された酸化物半導体層は、二次イオン質量分析法SIMS:SecondaryIonMassSpectroscopyによる水素濃度の測定値が、5×1019/cm3以下、好ましくは5×1018/cm3以下、より好ましくは5×1017/cm3以下、さらに好ましくは1×1016/cm3以下とする。Naの濃度の測定値は5×1016atoms/cm3以下、好ましくは1×1016atoms/cm3以下、さらに好ましくは1×1015atoms/cm3以下とし、Liの濃度の測定値は5×1015atoms/cm3以下、好ましくは1×1015atoms/cm3以下とし、Kの濃度の測定値は5×1015atoms/cm3以下、好ましくは1×1015atoms/cm3以下とする。また、ホール効果測定により測定できる酸化物半導体層のキャリア密度は、1×1014/cm3未満、好ましくは1×1012/cm3未満、さらに好ましくは1×1011/cm3未満とする。また、酸化物半導体のバンドギャップは、2eV以上、好ましくは2.5eV以上、より好ましくは3eV以上である。具体的に、酸化物半導体層にチャネルが形成されるトランジスタのオフ電流が低いことは、いろいろな実験により証明できる。例えば、チャネル幅が1×106μmでチャネル長が10μmのトランジスタであっても、ソース電極とドレイン電極間の電圧ドレイン電圧が1Vから10Vの範囲において、オフ電流ゲート電極とソース電極間の電圧を0V以下としたときのドレイン電流が、半導体パラメータアナライザの測定限界以下、すなわち1×10-13A以下という特性を得ることができる。この場合、オフ電流をトランジスタのチャネル幅で除した数値に相当するオフ電流密度は、100zA/μm以下であることが分かる。また、容量素子とトランジスタとを接続して、容量素子に流入または容量素子から流出する電荷を当該トランジスタで制御する回路を用いて、オフ電流密度の測定を行った。当該測定では、上記トランジスタに酸化物半導体層をチャネル形成領域に用い、容量素子の単位時間あたりの電荷量の推移から当該トランジスタのオフ電流密度を測定した。その結果、トランジスタのソース電極とドレイン電極間の電圧が3Vの場合に、数十yA/μmという、さらに低いオフ電流密度が得られることが分かった。酸化物半導体層にチャネルが形成されるトランジスタのオフ電流密度を、ソース電極とドレイン電極間の電圧によっては、100yA/μm以下、好ましくは10yA/μm以下、更に好ましくは1yA/μm以下にすることができる。従って、酸化物半導体層にチャネルが形成されるトランジスタは、オフ電流が、結晶性を有するシリコンを用いたトランジスタに比べて著しく低い。こうして、トランジスタ304のオフ電流を著しく小さくすることができる。トランジスタ304は、フォトセンサ301において蓄積された電荷を保持するためのスイッチング素子として機能するため、電荷保持期間における電荷のリークを小さく抑えることができる。また、トランジスタ304をチャネルが非晶質半導体材料でなる層に形成されるトランジスタとした場合よりも、チャネルが酸化物半導体層に形成されるトランジスタとすることによって、トランジスタ304の移動度を高めることができる。なお、図13Aにおいて、増幅回路303を構成しているトランジスタ305、トランジスタ306、トランジスタ307は、チャネルが酸化物半導体層に形成されるトランジスタであっても良いし、チャネルが酸化物半導体以外の半導体材料でなる層または基板に形成されるトランジスタであってもよい。酸化物半導体以外の半導体材料としては、シリコンまたはゲルマニウム等がある。なお、酸化物半導体以外の半導体材料でなる層または基板は、非晶質、微結晶、多結晶、または単結晶のいずれであってもよい。なお、トランジスタ305を、チャネルが酸化物半導体層に形成されるトランジスタとすることによって、配線OUTに不必要な電位が出力されるのを防止することができる。また、トランジスタ305をチャネルが非晶質半導体材料でなる層に形成されるトランジスタとした場合よりも、チャネルが酸化物半導体層に形成されるトランジスタとすることによって、トランジスタ305の移動度を高めることができる。なお、トランジスタ306を、チャネルが酸化物半導体層に形成されるトランジスタとすることによって、配線OUTに不必要な電位が出力されるのを防止することができる。また、トランジスタ306をチャネルが非晶質半導体材料でなる層に形成されるトランジスタとした場合よりも、チャネルが酸化物半導体層に形成されるトランジスタとすることによって、トランジスタ306の移動度を高めることができる。なお、フォトセンサ301内の全てのトランジスタの活性層に、同じ材料の半導体を用いることで、半導体装置のプロセスを簡略化することができる。例えば、フォトセンサ301内の全てのトランジスタの活性層に酸化物半導体膜を用いることによって、半導体装置のプロセスを簡略化することができる。また、トランジスタ305及びトランジスタ306の活性層に、例えば、多結晶または単結晶のシリコンなどのように、酸化物半導体よりも高い移動度が得られる半導体材料を用いることで、フォトセンサ301からの情報の読み出しを高速で行うことができる。なお、図13Aでは、フォトダイオード302の陽極が配線PRに電気的に接続され、フォトダイオード302の陰極がトランジスタ304の第1端子に電気的に接続されている構成を示したがこれに限定されない。フォトダイオード302の陰極が配線PRに電気的に接続され、フォトダイオード302の陽極がトランジスタ304の第1端子に電気的に接続されていても良い。なお、図13Aでは、配線VRと配線OUTの間に、トランジスタ305とトランジスタ306がこの順に電気的に直列に接続されている構成を示した。しかし、これに限定されず、トランジスタ305とトランジスタ306の接続順は逆であってもよい。つまり、図13Bに示すように、配線VRと配線OUTの間に、トランジスタ306とトランジスタ305がこの順に電気的に直列に接続されていてもよい。図13A及び図13Bでは、トランジスタ304の第2端子と、トランジスタ307の第1端子と、トランジスタ305のゲート電極とが接続されているノードを、ノードFDとして示している。ノードFDに蓄積される電荷の量によって、出力信号の電位が定まる。ノードFDにおいて電荷をより確実に保持するために、ノードFDに容量素子を電気的に接続しても良い。なお、図13A及び図13Bでは、増幅回路303がスイッチング素子として機能するトランジスタ304を一つだけ有するフォトセンサ301の構成を示しているが、本発明はこの構成に限定されない。本発明の一態様では、一のトランジスタが一のスイッチング素子として機能する構成を示しているが、複数のトランジスタが一のスイッチング素子として機能していても良い。複数のトランジスタが一のスイッチング素子として機能する場合、上記複数のトランジスタは並列に接続されていても良いし、直列に接続されていても良いし、直列と並列が組み合わされて接続されていても良い。また、図13A及び図13Bでは、トランジスタ304がゲート電極を活性層の片側にのみ有している場合を示している。トランジスタ304が、活性層を間に挟んで存在する一対のゲート電極を有している場合、一方のゲート電極にはトランジスタ304のスイッチングを制御するための信号が与えられ、他方のゲート電極は所定の電位が与えられた状態とすることができる。この場合、一対のゲート電極に同じ高さの電位が与えられていても良いし、他方のゲート電極にのみグラウンドなどの固定電位が与えられていても良い。他方のゲート電極に与える電位の高さを制御することで、トランジスタ304の閾値電圧を制御することができる。なお、トランジスタ304のしきい値電圧に影響を与えないならば、他方のゲート電極は電気的に絶縁されたフローティングの状態であっても良い。以上が、フォトセンサ301の構成の説明である。次いで、フォトセンサ301の動作について説明する。図14は、図13A及び図13Bに示した各配線配線TX、配線RS、配線SE、配線OUT及びノードFDの電位の変化を示すタイミングチャートの一例である。なお、図14に示すタイミングチャートでは、フォトセンサ301の動作を分かりやすく説明するため、配線TX、配線RS、配線SEには、ハイレベルまたはローレベルの電位が与えられるものと仮定する。具体的に、配線TXには、ハイレベルの電位HTXと、ローレベルの電位LTXが与えられるものとし、配線SEには、ハイレベルの電位HSEと、ローレベルの電位LSEが与えられるものとし、配線RSには、ハイレベルの電位HRSと、ローレベルの電位LRSが与えられるものとする。なお、配線PRには、一定の電位、例えば、ローレベルの電源電位VSSが与えられている。なお、トランジスタ304、トランジスタ305、トランジスタ306及びトランジスタ307は全てnチャネル型トランジスタであるとして説明を行う。しかしながら、本発明はこれに限定されず、トランジスタ304、トランジスタ305、トランジスタ306及びトランジスタ307のいずれか、または全てがpチャネル型トランジスタであってもよい。仮に、トランジスタ304、トランジスタ305、トランジスタ306及びトランジスタ307のいずれか、または全てがpチャネル型トランジスタである場合においても、各トランジスタのオン状態またはオフ状態が以下の説明と同様になるように各配線の電位を定めればよい。まず、時刻T1において、配線TXの電位を、電位LTXから電位HTXに変化させる。配線TXの電位が電位HTXになると、トランジスタ304はオン状態になる。なお、時刻T1において、配線SEには電位LSEが与えられ、配線RSには電位LRSが与えられている。次いで、時刻T2において、配線RSの電位を、電位LRSから電位HRSに変化させる。配線RSの電位が電位HRSになると、トランジスタ307はオン状態になる。また、時刻T2において、配線TXの電位は電位HTXのままであり、配線SEの電位は電位LSEのままである。よって、ノードFDには電源電位VDDが与えられるため、ノードFDに保持されている電荷はリセットされる。また、フォトダイオード302には、逆バイアスの電圧が印加される。次いで、時刻T3において、配線RSの電位を、電位HRSから電位LRSに変化させる。時刻T3の直前まで、ノードFDの電位は電源電位VDDに保たれているため、配線RSの電位が電位LRSになった後も、フォトダイオード302に逆バイアスの電圧が印加された状態が続く。そして、この状態で、フォトダイオード302に光が入射すると、フォトダイオード302の陰極から陽極に向かって光電流が流れる。光電流の値は光の強度に従って変化する。すなわち、フォトダイオード302に入射する光の強度が高いほど光電流の電流値は高くなり、ノードFDとフォトダイオード302の間を移動する電荷の量も大きくなる。逆に、フォトダイオード302に入射する光の強度が低いほど光電流の電流値は低くなり、ノードFDとフォトダイオード302の間を移動する電荷の量は小さくなる。よって、ノードFDの電位は、光の強度が高いほど変化が大きく、光の強度が低いほど変化が小さい。次いで、時刻T4において、配線TXの電位を電位HTXから電位LTXに変化させると、トランジスタ304はオフ状態になる。よって、ノードFDとフォトダイオード302の間の電荷の移動が止まるため、ノードFDの電位が定まる。次いで、時刻T5において、配線SEの電位を電位LSEから電位HSEに変化させると、トランジスタ306はオン状態になる。すると、ノードFDの電位に応じて配線VRと配線OUTの間で電荷の移動が生じる。なお、時刻T5以前に、配線OUTの電位を所定の電位にする動作プリチャージ動作を完了させておく。なお、図13Aでは、配線OUTの電位は時刻T5以前にローレベルの電位にプリチャージされ、時刻T5から時刻T6の間に光強度に応じて配線OUTの電位が上昇する場合を示したがこれに限定されない。配線OUTの電位は時刻T5以前にハイレベルの電位にプリチャージされ、時刻T5から時刻T6の間に光強度に応じて配線OUTの電位が低下してもよい。プリチャージ動作は、例えば、配線OUTと、所定の電位が与えられる配線とをトランジスタ等のスイッチング素子を介して電気的に接続し、当該トランジスタをオン状態とすることによって行うことができる。プリチャージ動作を完了した後は、当該トランジスタはオフ状態とする。時刻T6において、配線SEの電位を電位HSEから電位LSEに変化させると、配線VRから配線OUTへの電荷の移動が停止し、配線OUTの電位が決定する。この配線OUTの電位が、フォトセンサ301の出力信号の電位に相当する。そして、出力信号の電位には、被検出物の情報が含まれている。フォトセンサ301の上記一連の動作は、リセット動作、蓄積動作、選択動作に分類することができる。すなわち、時刻T2から時刻T3までの動作がリセット動作、時刻T3から時刻T4までの動作が蓄積動作、時刻T5から時刻T6までの動作が選択動作に相当する。また、蓄積動作が終了してから選択動作が開始されるまでの期間、すなわち、時刻T4から時刻T5までの期間が、ノードFDにおいて電荷が保持されている電荷保持期間に相当する。本実施の形態は、その他の実施の形態と自由に組み合わせて実施することができる。実施の形態7本実施の形態では、単結晶シリコン等の半導体膜にチャネルが形成されるトランジスタと、酸化物半導体層にチャネルが形成されるトランジスタとを有する半導体装置の作製方法について説明する。図15Aに示すように、基板700の絶縁表面上に、公知のCMOSの作製方法を用いて、フォトダイオード704、nチャネル型トランジスタ705を形成する。本実施の形態では、単結晶の半導体基板から分離された単結晶半導体膜を用いて、フォトダイオード704、nチャネル型トランジスタ705を形成する場合を例に挙げている。単結晶の半導体基板としては、例えば、シリコン基板を用いることができる。具体的な単結晶半導体膜の作製方法の一例について、簡単に説明する。まず、単結晶の半導体基板に、電界で加速されたイオンでなるイオンビームを注入し、半導体基板の表面から一定の深さの領域に、結晶構造が乱されることで局所的に脆弱化された脆化層を形成する。脆化層が形成される領域の深さは、イオンビームの加速エネルギーとイオンビームの入射角によって調節することができる。そして、半導体基板と、絶縁膜701が形成された基板700とを、間に当該絶縁膜701が挟まるように貼り合わせる。貼り合わせでは、半導体基板と基板700とを重ね合わせた後、半導体基板と基板700の一部に、1N/cm2以上500N/cm2以下、好ましくは11N/cm2以上20N/cm2以下程度の圧力を加える。圧力を加えると、その部分から半導体基板と絶縁膜701とが接合を開始し、最終的には密着した面全体に接合がおよぶ。次いで、加熱処理を行うことで、脆化層に存在する微小ボイドどうしが結合して、微小ボイドの体積が増大する。その結果、脆化層において半導体基板の一部である単結晶半導体膜が、半導体基板から分離する。上記加熱処理の温度は、基板700の歪み点を越えない温度とする。そして、上記単結晶半導体膜をエッチング等により所望の形状に加工することで、島状の半導体膜702、島状の半導体膜703を形成することができる。フォトダイオード704は、絶縁膜701上の島状の半導体膜702を用いて形成されており、nチャネル型トランジスタ705は、絶縁膜701上の島状の半導体膜703を用いて形成されている。また、フォトダイオード704は、島状の半導体膜702内にp型の導電性を有する領域727と、i型の導電性を有する領域728と、n型の導電性を有する領域729とが形成された横型接合タイプである。また、nチャネル型トランジスタ705は、ゲート電極707を有している。nチャネル型トランジスタ705は、島状の半導体膜703内に、ゲート電極707と重なる領域を挟むように設けられた一対のn型の導電性を有する領域を含む。そして、nチャネル型トランジスタ705は、島状の半導体膜703とゲート電極707の間に、絶縁膜708を有する。nチャネル型トランジスタ705において、絶縁膜708はゲート絶縁膜として機能する。なお、i型の導電性を有する領域728は、半導体膜のうち、含まれるp型若しくはn型を付与する不純物が1×1020cm-3以下の濃度であり、暗伝導度に対して光伝導度が100倍以上である領域を指す。i型の導電性を有する領域728には、周期表第13族若しくは第15族の不純物元素を有するものもその範疇に含む。すなわち、i型の半導体は、価電子制御を目的とした不純物元素を意図的に添加しないときに弱いn型の電気伝導性を示すので、i型の導電性を有する領域728は、p型を付与する不純物元素を、成膜時或いは成膜後に、意図的若しくは非意図的に添加されたものをその範疇に含む。基板700として使用することができる素材に大きな制限はないが、透過型、或いは半透過型の液晶素子を用いる場合、基板700も透光性を有する素材とする。また、基板700として使用することができる素材は、少なくとも、後の加熱処理に耐えうる程度の耐熱性を有していることが必要となる。例えば、基板700には、フュージョン法やフロート法で作製されるガラス基板、石英基板、セラミック基板等を用いることができる。ガラス基板としては、後の加熱処理の温度が高い場合には、歪み点が730°C以上のものを用いると良い。プラスチック等の可撓性を有する合成樹脂からなる基板は、一般的に上記基板と比較して耐熱温度が低い傾向にあるが、作製工程における処理温度に耐え得るのであれば用いることが可能である。なお、本実施の形態では、単結晶の半導体膜を用いてフォトダイオード704とnチャネル型トランジスタ705を形成する例について説明しているが、本発明はこの構成に限定されない。例えば、絶縁膜701上に気相成長法を用いて形成された多結晶、微結晶の半導体膜を用いても良いし、上記半導体膜を公知の技術により結晶化しても良い。公知の結晶化方法としては、レーザ光を用いたレーザ結晶化法、触媒元素を用いる結晶化法がある。或いは、触媒元素を用いる結晶化法とレーザ結晶化法とを組み合わせて用いることもできる。また、石英のような耐熱性に優れている基板を用いる場合、電熱炉を使用した熱結晶化方法、赤外光を用いたランプアニール結晶化法、触媒元素を用いる結晶化法、950°C程度の高温アニール法を組み合わせた結晶化法を用いても良い。また、図15Aでは、絶縁膜708上に導電膜を形成した後、上記導電膜をエッチング等により所望の形状に加工することで、ゲート電極707と共に、配線711を形成する。次いで、図15Aに示すように、フォトダイオード704、nチャネル型トランジスタ705、配線711を覆うように、絶縁膜712を形成する。なお、本実施の形態では、単層の絶縁膜712を用いる場合を例示しているが、絶縁膜712は単層である必要はなく、2層以上の絶縁膜を積層させて絶縁膜712として用いても良い。絶縁膜712は、後の作製工程における加熱処理の温度に耐えうる材料を用いる。具体的に、絶縁膜712として、酸化珪素、窒化珪素、窒化酸化珪素、酸化窒化珪素、窒化アルミニウム、酸化アルミニウムなどを用いるのが望ましい。なお、本明細書において酸化窒化物とは、その組成として、窒素よりも酸素の含有量が多い物質であり、また、窒化酸化物とは、その組成として、酸素よりも窒素の含有量が多い物質を意味する。絶縁膜712は、その表面をCMP法などにより平坦化させても良い。次いで、図15Aに示すように、絶縁膜712上に、ゲート電極713を形成する。ゲート電極713の材料は、モリブデン、チタン、クロム、タンタル、タングステン、ネオジム、スカンジウム等の金属材料、これら金属材料を主成分とする合金材料、或いはこれら金属の窒化物を、単層で又は積層で用いることができる。なお、後の工程において行われる加熱処理の温度に耐えうるのであれば、上記金属材料としてアルミニウム、銅を用いることもできる。アルミニウムまたは銅は、耐熱性や腐食性の問題を回避するために、高融点金属材料と組み合わせて用いると良い。高融点金属材料としては、モリブデン、チタン、クロム、タンタル、タングステン、ネオジム、スカンジウム等を用いることができる。例えば、二層の積層構造を有するゲート電極713として、アルミニウム膜上にモリブデン膜が積層された二層の積層構造、銅膜上にモリブデン膜を積層した二層構造、銅膜上に窒化チタン膜若しくは窒化タンタル膜を積層した二層構造、または、窒化チタン膜とモリブデン膜とを積層した二層構造とすることが好ましい。3層の積層構造を有するゲート電極713としては、アルミニウム膜、アルミニウムとシリコンの合金膜、アルミニウムとチタンの合金膜またはアルミニウムとネオジムの合金膜を中間層とし、タングステン膜、窒化タングステン膜、窒化チタン膜またはチタン膜を上下層として積層した構造とすることが好ましい。また、ゲート電極713に酸化インジウム、酸化インジウム酸化スズ、酸化インジウム酸化亜鉛、酸化亜鉛、酸化亜鉛アルミニウム、酸窒化亜鉛アルミニウム、または酸化亜鉛ガリウム等の透光性を有する酸化物導電膜を用いることもできる。ゲート電極713の膜厚は、10nm~400nm、好ましくは100nm~200nmとする。本実施の形態では、タングステンターゲットを用いたスパッタ法により150nmのゲート電極用の導電膜を形成した後、該導電膜をエッチングにより所望の形状に加工パターニングすることで、ゲート電極713を形成する。なお、形成されたゲート電極の端部がテーパー形状であると、上に積層するゲート絶縁膜の被覆性が向上するため好ましい。なお、レジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。次いで、図15Bに示すように、ゲート電極713上に、ゲート絶縁膜714を形成した後、ゲート絶縁膜714上においてゲート電極713と重なる位置に、酸化物半導体層715を形成する。ゲート絶縁膜714は、プラズマCVD法又はスパッタリング法等を用いて、酸化珪素膜、窒化珪素膜、酸化窒化珪素膜、窒化酸化珪素膜、酸化アルミニウム膜、窒化アルミニウム膜、酸化窒化アルミニウム膜、窒化酸化アルミニウム膜、酸化ハフニウム膜または酸化タンタル膜を単層で又は積層させて形成することができる。ゲート絶縁膜714は、水分や、水素、酸素などの不純物を極力含まないことが望ましい。スパッタリング法により酸化珪素膜を成膜する場合には、ターゲットとしてシリコンターゲット又は石英ターゲットを用い、スパッタガスとして酸素又は、酸素及びアルゴンの混合ガスを用いる。不純物を除去し、且つ酸素欠損を低減することによりi型化又は実質的にi型化された酸化物半導体層高純度化された酸化物半導体層は界面準位、界面電荷に対して極めて敏感であるため、酸化物半導体層715とゲート絶縁膜714との界面は重要である。そのため高純度化された酸化物半導体層715に接するゲート絶縁膜714は、高品質化が要求される。例えば、μ波周波数2.45GHzを用いた高密度プラズマCVD法は、緻密で絶縁耐圧の高い高品質な絶縁膜を形成できるので好ましい。酸化物半導体層と高品質ゲート絶縁膜とが密接することにより、界面準位を低減して界面特性を良好なものとすることができるからである。もちろん、ゲート絶縁膜714として良質な絶縁膜を形成できるものであれば、スパッタリング法やプラズマCVD法など他の成膜方法を適用することができる。また、成膜後の熱処理によって膜質や、酸化物半導体層715との界面特性が改善される絶縁膜であっても良い。いずれにしても、ゲート絶縁膜としての膜質が良好であることは勿論のこと、ゲート絶縁膜と酸化物半導体層との界面準位密度を低減し、良好な界面を形成できるものであれば良い。バリア性の高い材料を用いた絶縁膜と、窒素の含有比率が低い酸化珪素膜、酸化窒化珪素膜などの絶縁膜とを積層させた構造を有するゲート絶縁膜714を形成しても良い。この場合、酸化珪素膜、酸化窒化珪素膜などの絶縁膜は、バリア性の高い絶縁膜と酸化物半導層の間に形成する。バリア性の高い絶縁膜として、例えば窒化珪素膜、窒化酸化珪素膜、窒化アルミニウム膜、または窒化酸化アルミニウム膜などが挙げられる。バリア性の高い絶縁膜を用いることで、水分または水素などの雰囲気中の不純物、或いは基板内に含まれるアルカリ金属、重金属などの不純物が、酸化物半導体層内、ゲート絶縁膜714内、或いは、酸化物半導体層と他の絶縁膜の界面とその近傍に入り込むのを防ぐことができる。また、酸化物半導体層に接するように窒素の含有比率が低い酸化珪素膜、酸化窒化珪素膜などの絶縁膜を形成することで、バリア性の高い絶縁膜が直接酸化物半導体層に接するのを防ぐことができる。例えば、第1のゲート絶縁膜としてスパッタリング法により膜厚50nm以上200nm以下の窒化珪素膜SiNyy>0を形成し、第1のゲート絶縁膜上に第2のゲート絶縁膜として膜厚5nm以上300nm以下の酸化珪素膜SiOxx>0を積層して、膜厚100nmのゲート絶縁膜714としても良い。ゲート絶縁膜714の膜厚は、トランジスタに要求される特性によって適宜設定すればよく、350nm乃至400nm程度でもよい。本実施の形態では、スパッタ法で形成された膜厚50nmの窒化珪素膜上に、スパッタ法で形成された膜厚100nmの酸化珪素膜を積層させた構造を有する、ゲート絶縁膜714を形成する。なお、ゲート絶縁膜714は後に形成される酸化物半導体層と接する。酸化物半導体は、水素が含有されると特性に悪影響を及ぼすので、ゲート絶縁膜714は水素、水酸基および水分が含まれないことが望ましい。ゲート絶縁膜714に水素、水酸基及び水分がなるべく含まれないようにするためには、成膜の前処理として、スパッタリング装置の予備加熱室でゲート電極713が形成された基板700を予備加熱し、基板700に吸着した水分または水素などの不純物を脱離し排気することが好ましい。なお、予備加熱の温度は、100°C以上400°C以下、好ましくは150°C以上300°C以下である。なお、予備加熱室に設ける排気手段はクライオポンプが好ましい。なお、この予備加熱の処理は省略することもできる。酸化物半導体層715は、ゲート絶縁膜714上に形成した酸化物半導体膜を所望の形状に加工することで、形成することができる。酸化物半導体膜の膜厚は、2nm以上200nm以下、好ましくは3nm以上50nm以下、さらに好ましくは3nm以上20nm以下とする。酸化物半導体膜は、酸化物半導体をターゲットとして用い、スパッタ法により成膜する。また、酸化物半導体膜は、希ガス例えばアルゴン雰囲気下、酸素雰囲気下、又は希ガス例えばアルゴン及び酸素混合雰囲気下においてスパッタ法により形成することができる。なお、酸化物半導体膜をスパッタ法により成膜する前に、アルゴンガスを導入してプラズマを発生させる逆スパッタを行い、ゲート絶縁膜714の表面に付着している塵埃を除去することが好ましい。逆スパッタとは、ターゲット側に電圧を印加せずに、アルゴン雰囲気下で基板側にRF電源を用いて電圧を印加して基板近傍にプラズマを形成して表面を改質する方法である。なお、アルゴン雰囲気に代えて窒素、ヘリウムなどを用いてもよい。また、アルゴン雰囲気に酸素、亜酸化窒素などを加えた雰囲気で行ってもよい。また、アルゴン雰囲気に塩素、四フッ化炭素などを加えた雰囲気で行ってもよい。酸化物半導体膜には、上述したように、四元系金属酸化物であるIn-Sn-Ga-Zn系酸化物、In-Hf-Ga-Zn系酸化物、In-Al-Ga-Zn系酸化物、In-Sn-Al-Zn系酸化物、In-Sn-Hf-Zn系酸化物、In-Hf-Al-Zn系酸化物や、三元系金属酸化物であるIn-Ga-Zn系酸化物IGZOとも表記する、In-Sn-Zn系酸化物、In-Al-Zn系酸化物、Sn-Ga-Zn系酸化物、Al-Ga-Zn系酸化物、Sn-Al-Zn系酸化物、In-Hf-Zn系酸化物、In-La-Zn系酸化物、In-Ce-Zn系酸化物、In-Pr-Zn系酸化物、In-Nd-Zn系酸化物、In-Sm-Zn系酸化物、In-Eu-Zn系酸化物、In-Gd-Zn系酸化物、In-Tb-Zn系酸化物、In-Dy-Zn系酸化物、In-Ho-Zn系酸化物、In-Er-Zn系酸化物、In-Tm-Zn系酸化物、In-Yb-Zn系酸化物、In-Lu-Zn系酸化物や、二元系金属酸化物であるIn-Zn系酸化物、Sn-Zn系酸化物、Al-Zn系酸化物、Zn-Mg系酸化物、Sn-Mg系酸化物、In-Mg系酸化物、In-Ga系酸化物や、酸化インジウム、酸化スズ、酸化亜鉛などを用いることができる。なお、例えば、In-Sn-Ga-Zn系酸化物とは、インジウムIn、錫Sn、ガリウムGa、亜鉛Znを有する金属酸化物、という意味であり、その組成比は特に問わない。また、上記酸化物半導体は、珪素を含んでいてもよい。なお、ここで、例えば、In-Ga-Zn系酸化物とは、InとGaとZnを主成分として有する酸化物という意味であり、InとGaとZnの比率は問わない。また、InとGaとZn以外の金属元素が入っていてもよい。或いは、酸化物半導体層には、化学式InMO3ZnOmm>0、且つ、mは整数でないで表記される酸化物半導体を用いることができる。ここで、Mは、Ga、Al、Fe、MnおよびCoから選ばれた一または複数の金属元素を示す。また、酸化物半導体として、In3SnO5ZnOnn>0、且つ、nは整数で表記される材料を用いてもよい。本実施の形態では、Inインジウム、Gaガリウム、及びZn亜鉛を含むターゲットを用いたスパッタ法により得られる膜厚30nmのIn-Ga-Zn系酸化物半導体の薄膜を、酸化物半導体膜として用いる。上記ターゲットとして、例えば、各金属の組成比がIn:Ga:Zn=1:1:0.5、In:Ga:Zn=1:1:1、またはIn:Ga:Zn=1:1:2であるターゲットを用いることができる。また、In、Ga、及びZnを含むターゲットの充填率は90以上100以下、好ましくは95以上100未満である。充填率の高いターゲットを用いることにより、成膜した酸化物半導体膜は緻密な膜となる。また、In-Sn-Zn系酸化物はITZOと呼ぶことができ、ITZOを酸化物半導体として用いる場合は、In:Sn:Znが原子数比で、1:2:2、2:1:3、1:1:1、または20:45:35などとなる酸化物ターゲットを用いる。本実施の形態では、減圧状態に保持された処理室内に基板を保持し、処理室内の残留水分を除去しつつ水素及び水分が除去されたスパッタガスを導入し、上記ターゲットを用いて基板700上に酸化物半導体膜を成膜する。成膜時に、基板温度を100°C以上600°C以下、好ましくは200°C以上400°C以下としても良い。基板を加熱しながら成膜することにより、成膜した酸化物半導体膜に含まれる不純物濃度を低減することができる。また、スパッタリングによる損傷が軽減される。処理室内の残留水分を除去するためには、吸着型の真空ポンプを用いることが好ましい。例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ましい。また、排気手段としては、ターボポンプにコールドトラップを加えたものであってもよい。クライオポンプを用いて成膜室を排気すると、例えば、水素原子、水H2Oなど水素原子を含む化合物より好ましくは炭素原子を含む化合物も等が排気されるため、当該成膜室で成膜した酸化物半導体膜に含まれる不純物の濃度を低減できる。成膜条件の一例としては、基板とターゲットの間との距離を100mm、圧力0.6Pa、直流DC電源0.5kW、酸素酸素流量比率100雰囲気下の条件が適用される。なお、パルス直流DC電源を用いると、成膜時に発生する塵埃が軽減でき、膜厚分布も均一となるために好ましい。なお、酸化物半導体膜に水素、水酸基及び水分がなるべく含まれないようにするために、成膜の前処理として、スパッタリング装置の予備加熱室でゲート絶縁膜714までが形成された基板700を予備加熱し、基板700に吸着した水分または水素などの不純物を脱離し排気することが好ましい。なお、予備加熱の温度は、100°C以上400°C以下、好ましくは150°C以上300°C以下である。また、予備加熱室に設ける排気手段はクライオポンプが好ましい。なお、この予備加熱の処理は省略することもできる。また、この予備加熱は、後に行われる絶縁膜722の成膜前に、導電膜720、導電膜721まで形成した基板700にも同様に行ってもよい。なお、酸化物半導体層715を形成するためのエッチングは、ドライエッチングでもウェットエッチングでもよく、両方を用いてもよい。ドライエッチングに用いるエッチングガスとしては、塩素を含むガス塩素系ガス、例えば塩素Cl2、三塩化硼素BCl3、四塩化珪素SiCl4、四塩化炭素CCl4などが好ましい。また、フッ素を含むガスフッ素系ガス、例えば四弗化炭素CF4、六弗化硫黄SF6、三弗化窒素NF3、トリフルオロメタンCHF3など、臭化水素HBr、酸素O2、これらのガスにヘリウムHeやアルゴンArなどの希ガスを添加したガス、などを用いることができる。ドライエッチング法としては、平行平板型RIEReactiveIonEtching法や、ICPInductivelyCoupledPlasma:誘導結合型プラズマエッチング法を用いることができる。所望の加工形状にエッチングできるように、エッチング条件コイル型の電極に印加される電力量、基板側の電極に印加される電力量、基板側の電極温度等を適宜調節する。ウェットエッチングに用いるエッチング液として、燐酸と酢酸と硝酸を混ぜた溶液、クエン酸やシュウ酸などの有機酸を用いることができる。本実施の形態では、ITO-07N関東化学社製を用いる。酸化物半導体層715を形成するためのレジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。なお、次工程の導電膜を形成する前に逆スパッタを行い、酸化物半導体層715及びゲート絶縁膜714の表面に付着しているレジスト残渣などを除去することが好ましい。なお、スパッタ等で成膜された酸化物半導体層中には、不純物としての水分または水素水酸基を含むが多量に含まれていることがある。水分または水素はドナー準位を形成しやすいため、酸化物半導体にとっては不純物である。そこで、本発明の一態様では、酸化物半導体層中の水分または水素などの不純物を低減脱水化または脱水素化するために、酸化物半導体層715に対して、減圧雰囲気下、窒素や希ガスなどの不活性ガス雰囲気下、酸素ガス雰囲気下、または超乾燥エアCRDSキャビティリングダウンレーザー分光法方式の露点計を用いて測定した場合の水分量が20ppm露点換算で-55°C以下、好ましくは1ppm以下、好ましくは10ppb以下の空気雰囲気下で、酸化物半導体層715に加熱処理を施す。酸化物半導体層715に加熱処理を施すことで、酸化物半導体層715中の水分または水素を脱離させることができる。具体的には、250°C以上750°C以下、好ましくは400°C以上基板の歪み点未満の温度で加熱処理を行えば良い。例えば、500°C、3分間以上6分間以下程度で行えばよい。加熱処理にRTA法を用いれば、短時間に脱水化または脱水素化が行えるため、ガラス基板の歪点を超える温度でも処理することができる。本実施の形態では、加熱処理装置の一つである電気炉を用いる。なお、加熱処理装置は電気炉に限られず、抵抗発熱体などの発熱体からの熱伝導または熱輻射によって、被処理物を加熱する装置を備えていてもよい。例えば、GRTAGasRapidThermalAnneal装置、LRTALampRapidThermalAnneal装置等のRTARapidThermalAnneal装置を用いることができる。LRTA装置は、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのランプから発する光電磁波の輻射により、被処理物を加熱する装置である。GRTA装置は、高温のガスを用いて加熱処理を行う装置である。気体には、アルゴンなどの希ガス、または窒素のような、加熱処理によって被処理物と反応しない不活性気体が用いられる。なお、加熱処理においては、窒素、またはヘリウム、ネオン、アルゴン等の希ガスに、水分または水素などが含まれないことが好ましい。または、加熱処理装置に導入する窒素、またはヘリウム、ネオン、アルゴン等の希ガスの純度を、6N99.9999以上、好ましくは7N99.99999以上、即ち不純物濃度を1ppm以下、好ましくは0.1ppm以下とすることが好ましい。以上の工程により、酸化物半導体層715中の水素の濃度を低減することができる。それにより酸化物半導体層715の安定化を図ることができる。また、ガラス転移温度以下の加熱処理で、キャリア密度が極端に少なく、バンドギャップの広い酸化物半導体層715を形成することができる。このため、大面積基板を用いてトランジスタを作製することができ、量産性を高めることができる。また、当該水素濃度が低減され、且つ酸素欠損が低減された酸化物半導体層715を用いることで、耐圧性が高く、オフ電流の著しく低いトランジスタを作製することができる。なお、酸化物半導体膜を加熱する場合、酸化物半導体膜の材料や加熱条件にもよるが、その表面に板状結晶が形成されることがある。板状結晶は、酸化物半導体膜の表面に対して略垂直にc軸配向した単結晶であることが好ましい。また、単結晶体なくともチャネル形成領域で各結晶のab面が一致するか、a軸、或いは、b軸が全てにおいて一致し、かつ、酸化物半導体膜の表面に対して略垂直にc軸配向した多結晶体であることが好ましい。なお、酸化物半導体膜下に存在する膜の表面に凹凸がある場合、板状結晶は多結晶体となる。したがって、下地表面は可能な限り平坦であることが望まれる。次に、絶縁膜708、絶縁膜712、ゲート絶縁膜714を部分的にエッチングすることで、島状の半導体膜702、島状の半導体膜703、配線711に達するコンタクトホールを形成する。そして、酸化物半導体層715を覆うように、スパッタ法や真空蒸着法で導電膜を形成したあと、エッチング等により該導電膜を加工することで、図15Cに示すように、ソース電極、ドレイン電極、または配線として機能する導電膜716、導電膜717、導電膜718、導電膜719、導電膜720、導電膜721を形成する。なお、導電膜716及び導電膜717は、島状の半導体膜702に接している。導電膜718及び導電膜719は、島状の半導体膜703に接している。導電膜720は、配線711及び酸化物半導体層715に接している。導電膜721は、酸化物半導体層715に接している。導電膜716、導電膜717、導電膜718、導電膜719、導電膜720、導電膜721となる導電膜の材料としては、アルミニウム、クロム、銅、タンタル、チタン、モリブデン、タングステンからから選ばれた元素、または上述した元素を成分とする合金か、上述した元素を組み合わせた合金膜等が挙げられる。また、アルミニウム、銅などの金属膜の下側もしくは上側にクロム、タンタル、チタン、モリブデン、タングステンなどの高融点金属膜を積層させた構成としても良い。また、アルミニウムまたは銅は、耐熱性や腐食性の問題を回避するために、高融点金属材料と組み合わせて用いると良い。高融点金属材料としては、モリブデン、チタン、クロム、タンタル、タングステン、ネオジム、スカンジウム、イットリウム等を用いることができる。また、導電膜716、導電膜717、導電膜718、導電膜719、導電膜720、導電膜721は、単層構造でも、2層以上の積層構造としてもよい。例えば、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜を積層する2層構造、チタン膜と、そのチタン膜上に重ねてアルミニウム膜を積層し、さらにその上にチタン膜を成膜する3層構造などが挙げられる。また、導電膜716、導電膜717、導電膜718、導電膜719、導電膜720、導電膜721となる導電膜としては、導電性の金属酸化物で形成しても良い。導電性の金属酸化物としては酸化インジウム、酸化スズ、酸化亜鉛、酸化インジウム酸化スズ、酸化インジウム酸化亜鉛または前記金属酸化物材料にシリコン若しくは酸化シリコンを含ませたものを用いることができる。導電膜形成後に加熱処理を行う場合には、この加熱処理に耐える耐熱性を導電膜に持たせることが好ましい。なお、導電膜のエッチングの際に、酸化物半導体層715がなるべく除去されないようにそれぞれの材料及びエッチング条件を適宜調節する。エッチング条件によっては、酸化物半導体層715の露出した部分が一部エッチングされることで、溝部凹部が形成されることもある。本実施の形態では、導電膜にチタン膜を用いる。そのため、アンモニアと過酸化水素水を含む溶液アンモニア過水を用いて、選択的に導電膜をウェットエッチングすることができるが、酸化物半導体層715も一部エッチングされる。アンモニア過水を含む溶液は、具体的には、31重量の過酸化水素水と、28重量のアンモニア水と水とを、体積比5:2:2で混合した水溶液を用いる。或いは、塩素Cl2、塩化硼素BCl3などを含むガスを用いて、導電膜をドライエッチングしても良い。なお、フォトリソグラフィ工程で用いるフォトマスク数及び工程数を削減するため、透過した光に多段階の強度をもたせる多階調マスクによって形成されたレジストマスクを用いてエッチング工程を行ってもよい。多階調マスクを用いて形成したレジストマスクは複数の膜厚を有する形状となり、エッチングを行うことでさらに形状を変形することができるため、異なるパターンに加工する複数のエッチング工程に用いることができる。よって、一枚の多階調マスクによって、少なくとも二種類以上の異なるパターンに対応するレジストマスクを形成することができる。よって露光マスク数を削減することができ、対応するフォトリソグラフィ工程も削減できるため、工程の簡略化が可能となる。次いで、N2O、N2、またはArなどのガスを用いたプラズマ処理を行う。このプラズマ処理によって露出している酸化物半導体層715の表面に付着した水などを除去する。また、酸素とアルゴンの混合ガスを用いてプラズマ処理を行ってもよい。なお、プラズマ処理を行った後、図15Cに示すように、導電膜716、導電膜717、導電膜718、導電膜719、導電膜720、導電膜721と、酸化物半導体層715とを覆うように、絶縁膜722を形成する。絶縁膜722は、水分や、水素、酸素などの不純物を極力含まないことが望ましく、単層の絶縁膜であっても良いし、積層された複数の絶縁膜で構成されていても良い。絶縁膜722に水素が含まれると、その水素が酸化物半導体層へ侵入し、又は水素が酸化物半導体層中の酸素を引き抜き、酸化物半導体層のバックチャネル部が低抵抗化n型化してしまい、寄生チャネルが形成されるおそれがある。よって、絶縁膜722はできるだけ水素を含まない膜になるように、成膜方法に水素を用いないことが重要である。絶縁膜722には、バリア性の高い材料を用いるのが望ましい。例えば、バリア性の高い絶縁膜として、窒化珪素膜、窒化酸化珪素膜、窒化アルミニウム膜、または窒化酸化アルミニウム膜などを用いることができる。複数の積層された絶縁膜を用いる場合、窒素の含有比率が低い酸化珪素膜、酸化窒化珪素膜などの絶縁膜を、上記バリア性の高い絶縁膜よりも、酸化物半導体層715に近い側に形成する。そして、窒素の含有比率が低い絶縁膜を間に挟んで、導電膜716、導電膜717、導電膜718、導電膜719、導電膜720、導電膜721及び酸化物半導体層715と重なるように、バリア性の高い絶縁膜を形成する。バリア性の高い絶縁膜を用いることで、酸化物半導体層715内、ゲート絶縁膜714内、或いは、酸化物半導体層715と他の絶縁膜の界面とその近傍に、水分または水素などの不純物が入り込むのを防ぐことができる。また、酸化物半導体層715に接するように窒素の比率が低い酸化珪素膜、酸化窒化珪素膜などの絶縁膜を形成することで、バリア性の高い材料を用いた絶縁膜が直接酸化物半導体層715に接するのを防ぐことができる。本実施の形態では、スパッタ法で形成された膜厚200nmの酸化珪素膜上に、スパッタ法で形成された膜厚100nmの窒化珪素膜を積層させた構造を有する、絶縁膜722を形成する。成膜時の基板温度は、室温以上300°C以下とすればよく、本実施の形態では100°Cとする。なお、絶縁膜722を形成した後に、加熱処理を施しても良い。加熱処理は、窒素、超乾燥空気、または希ガスアルゴン、ヘリウムなどの雰囲気下において、好ましくは200°C以上400°C以下、例えば250°C以上350°C以下で行う。上記ガスは、水の含有量が20ppm以下、好ましくは1ppm以下、より好ましくは10ppb以下であることが望ましい。本実施の形態では、例えば、窒素雰囲気下で250°C、1時間の加熱処理を行う。或いは、導電膜716、導電膜717、導電膜718、導電膜719、導電膜720、導電膜721を形成する前に、水分または水素を低減させるための酸化物半導体層に対して行った先の加熱処理と同様に、高温短時間のRTA処理を行っても良い。酸素を含む絶縁膜722が設けられた後に、加熱処理が施されることによって、酸化物半導体層に対して行った先の加熱処理により、酸化物半導体層715に酸素欠損が発生していたとしても、絶縁膜722から酸化物半導体層715に酸素が供与される。そして、酸化物半導体層715に酸素が供与されることで、酸化物半導体層715において、ドナーとなる酸素欠損を低減することが可能である。その結果、酸化物半導体層715をi型に近づけることができ、酸素欠損によるトランジスタの電気特性のばらつきを軽減し、電気特性の向上を実現することができる。この加熱処理を行うタイミングは、絶縁膜722の形成後であれば特に限定されず、他の工程、例えば樹脂膜形成時の加熱処理や、透明導電膜を低抵抗化させるための加熱処理と兼ねることで、工程数を増やすことなく、酸化物半導体層715をi型に近づけることができる。また、酸素雰囲気下で酸化物半導体層715に加熱処理を施すことで、酸化物半導体に酸素を添加し、酸化物半導体層715中においてドナーとなる酸素欠損を低減させても良い。加熱処理の温度は、例えば100°C以上350°C未満、好ましくは150°C以上250°C未満で行う。上記酸素雰囲気下の加熱処理に用いられる酸素ガスには、水、水素などが含まれないことが好ましい。または、加熱処理装置に導入する酸素ガスの純度を、6N99.9999以上、好ましくは7N99.99999以上、即ち酸素中の不純物濃度を1ppm以下、好ましくは0.1ppm以下とすることが好ましい。或いは、イオン注入法またはイオンドーピング法などを用いて、酸化物半導体層715に酸素を添加することで、ドナーとなる酸素欠損を低減させても良い。例えば、2.45GHzのマイクロ波でプラズマ化した酸素を酸化物半導体層715に添加すれば良い。なお、絶縁膜722上に導電膜を形成した後、該導電膜をエッチング加工することで、酸化物半導体層715と重なる位置にバックゲート電極を形成しても良い。バックゲート電極を形成した場合は、バックゲート電極を覆うように絶縁膜を形成するのが望ましい。バックゲート電極は、ゲート電極713、或いは導電膜716、導電膜717、導電膜718、導電膜719、導電膜720、導電膜721と同様の材料、構造を用いて形成することが可能である。バックゲート電極の膜厚は、10nm~400nm、好ましくは100nm~200nmとする。例えば、チタン膜、アルミニウム膜、チタン膜が積層された構造を有する導電膜を形成した後、フォトリソグラフィ法などによりレジストマスクを形成し、エッチングにより不要な部分を除去して、該導電膜を所望の形状に加工パターニングすることで、バックゲート電極を形成すると良い。以上の工程により、トランジスタ724が形成される。トランジスタ724は、ゲート電極713と、ゲート電極713上のゲート絶縁膜714と、ゲート絶縁膜714上においてゲート電極713と重なっている酸化物半導体層715と、酸化物半導体層715上に形成された一対の導電膜720または導電膜721とを有する。さらに、トランジスタ724は、絶縁膜722を、その構成要素に含めても良い。図15Cに示すトランジスタ724は、導電膜720と導電膜721の間において、酸化物半導体層715の一部がエッチングされたチャネルエッチ構造である。なお、トランジスタ724はシングルゲート構造のトランジスタを用いて説明したが、必要に応じて、電気的に接続された複数のゲート電極713を有することで、チャネル形成領域を複数有する、マルチゲート構造のトランジスタも形成することができる。なお、酸化物半導体層715に接する絶縁膜本実施の形態においては、ゲート絶縁膜714、絶縁膜722が該当する。は、第13族元素および酸素を含む絶縁材料を用いるようにしても良い。酸化物半導体材料には第13族元素を含むものが多く、第13族元素を含む絶縁材料は酸化物半導体との相性が良く、これを酸化物半導体層に接する絶縁膜に用いることで、酸化物半導体層との界面の状態を良好に保つことができる。第13族元素を含む絶縁材料とは、絶縁材料に一または複数の第13族元素を含むことを意味する。第13族元素を含む絶縁材料としては、例えば、酸化ガリウム、酸化アルミニウム、酸化アルミニウムガリウム、酸化ガリウムアルミニウムなどがある。ここで、酸化アルミニウムガリウムとは、ガリウムの含有量原子よりアルミニウムの含有量原子が多いものを示し、酸化ガリウムアルミニウムとは、ガリウムの含有量原子がアルミニウムの含有量原子以上のものを示す。例えば、ガリウムを含有する酸化物半導体層に接して絶縁膜を形成する場合に、絶縁膜に酸化ガリウムを含む材料を用いることで酸化物半導体層と絶縁膜の界面特性を良好に保つことができる。例えば、酸化物半導体層と酸化ガリウムを含む絶縁膜とを接して設けることにより、酸化物半導体層と絶縁膜の界面における水素のパイルアップを低減することができる。なお、絶縁膜に酸化物半導体層の成分元素と同じ族の元素を用いる場合には、同様の効果を得ることが可能である。例えば、酸化アルミニウムを含む材料を用いて絶縁膜を形成することも有効である。なお、酸化アルミニウムは、水を透過させにくいという特性を有しているため、当該材料を用いることは、酸化物半導体層への水の侵入防止という点においても好ましい。また、酸化物半導体層715に接する絶縁膜は、酸素雰囲気下による熱処理や、酸素ドープなどにより、絶縁材料を化学量論的組成比より酸素が多い状態とすることが好ましい。酸素ドープとは、酸素をバルクに添加することをいう。なお、当該バルクの用語は、酸素を薄膜表面のみでなく薄膜内部に添加することを明確にする趣旨で用いている。また、酸素ドープには、プラズマ化した酸素をバルクに添加する酸素プラズマドープが含まれる。また、酸素ドープは、イオン注入法またはイオンドーピング法を用いて行ってもよい。例えば、酸化物半導体層715に接する絶縁膜として酸化ガリウムを用いた場合、酸素雰囲気下による熱処理や、酸素ドープを行うことにより、酸化ガリウムの組成をGa2OXX=3α、0<α<1とすることができる。また、酸化物半導体層715に接する絶縁膜として酸化アルミニウムを用いた場合、酸素雰囲気下による熱処理や、酸素ドープを行うことにより、酸化アルミニウムの組成をAl2OXX=3α、0<α<1とすることができる。また、酸化物半導体層715に接する絶縁膜として酸化ガリウムアルミニウム酸化アルミニウムガリウムを用いた場合、酸素雰囲気下による熱処理や、酸素ドープを行うことにより、酸化ガリウムアルミニウム酸化アルミニウムガリウムの組成をGaXAl2-XO3α0<X<2、0<α<1とすることができる。酸素ドープ処理を行うことにより、化学量論的組成比より酸素が多い領域を有する絶縁膜を形成することができる。このような領域を備える絶縁膜と酸化物半導体層が接することにより、絶縁膜中の過剰な酸素が酸化物半導体層に供給され、酸化物半導体層中、または酸化物半導体層と絶縁膜の界面における酸素不足欠陥を低減し、酸化物半導体層をi型化またはi型に限りなく近い酸化物半導体とすることができる。なお、化学量論的組成比より酸素が多い領域を有する絶縁膜は、酸化物半導体層715に接する絶縁膜のうち、上層に位置する絶縁膜または下層に位置する絶縁膜のうち、どちらか一方のみに用いても良いが、両方の絶縁膜に用いる方が好ましい。化学量論的組成比より酸素が多い領域を有する絶縁膜を、酸化物半導体層715に接する絶縁膜の、上層及び下層に位置する絶縁膜に用い、酸化物半導体層715を挟む構成とすることで、上記効果をより高めることができる。また、酸化物半導体層715の上層または下層に用いる絶縁膜は、上層と下層で同じ構成元素を有する絶縁膜としても良いし、異なる構成元素を有する絶縁膜としても良い。例えば、上層と下層とも、組成がGa2OXX=3α、0<α<1の酸化ガリウムとしても良いし、上層と下層の一方を組成がGa2OXX=3α、0<α<1の酸化ガリウムとし、他方を組成がAl2OXX=3α、0<α<1の酸化アルミニウムとしても良い。また、酸化物半導体層715に接する絶縁膜は、化学量論的組成比より酸素が多い領域を有する絶縁膜の積層としても良い。例えば、酸化物半導体層715の上層に組成がGa2OXX=3α、0<α<1の酸化ガリウムを形成し、その上に組成がGaXAl2-XO3α0<X<2、0<α<1の酸化ガリウムアルミニウム酸化アルミニウムガリウムを形成してもよい。なお、酸化物半導体層715の下層を、化学量論的組成比より酸素が多い領域を有する絶縁膜の積層としても良いし、酸化物半導体層715の上層及び下層の両方を、化学量論的組成比より酸素が多い領域を有する絶縁膜の積層としても良い。フォトダイオード704は、図1、図13等で示したフォトダイオード302として用いることができる。nチャネル型トランジスタ705は、図1、図13等で示したトランジスタ305、トランジスタ306、トランジスタ307、図4や図7で示したトランジスタ323として用いることができる。トランジスタ724は、図1、図13等で示したトランジスタ304として用いることができる。また、トランジスタ724は、図1、図13、図4や図7で示したトランジスタ305、トランジスタ306、トランジスタ307、トランジスタ323として用いてもよい。本実施の形態は、上記実施の形態と組み合わせて実施することが可能である。実施の形態8本実施の形態では、実施の形態7とは異なる構造を有する、酸化物半導体層にチャネルが形成されるトランジスタについて説明する。図16Aに示す半導体装置では、実施の形態7と同様に、フォトダイオード704と、nチャネル型トランジスタ705とを有している。そして、図16Aでは、フォトダイオード704と、nチャネル型トランジスタ705上に、チャネル保護構造のボトムゲート型のトランジスタ724が形成されている。トランジスタ724は、絶縁膜712上に形成されたゲート電極730と、ゲート電極730上のゲート絶縁膜731と、ゲート絶縁膜731上においてゲート電極730と重なっている酸化物半導体層732と、ゲート電極730と重なる位置において酸化物半導体層732上に形成されたチャネル保護膜733と、酸化物半導体層732上に形成された導電膜734、導電膜735とを有する。さらに、トランジスタ724は、導電膜734、導電膜735及びチャネル保護膜733上に形成された絶縁膜736を、その構成要素に含めても良い。チャネル保護膜733を設けることによって、酸化物半導体層732のチャネル形成領域となる部分に対する、後の工程における、エッチング時のプラズマやエッチング剤による膜減りなどのダメージを防ぐことができる。従ってトランジスタ724の信頼性を向上させることができる。チャネル保護膜733には、酸素を含む無機材料酸化珪素、窒化酸化珪素、酸化窒化珪素、酸化アルミニウム、または酸化窒化アルミニウムなどを用いることができる。チャネル保護膜733は、プラズマCVD法や熱CVD法などの気相成長法やスパッタリング法を用いて形成することができる。チャネル保護膜733は成膜後にエッチングにより形状を加工する。ここでは、スパッタ法により酸化珪素膜を形成し、フォトリソグラフィによるマスクを用いてエッチング加工することでチャネル保護膜733を形成する。酸素を含む無機材料をチャネル保護膜733に用いることで、水分または水素を低減させるための加熱処理により酸化物半導体層732中に酸素欠損が発生していたとしても、酸化物半導体層732にチャネル保護膜733から酸素を供給し、ドナーとなる酸素欠損を低減することが可能である。よって、チャネル形成領域を、i型に近づけることができ、酸素欠損によるトランジスタ724の電気特性のばらつきを軽減し、電気特性の向上を実現することができる。図16Bに示す半導体装置では、実施の形態7と同様に、フォトダイオード704と、nチャネル型トランジスタ705を有している。そして、図16Bでは、フォトダイオード704と、nチャネル型トランジスタ705上に、ボトムコンタクト型のトランジスタ724が形成されている。トランジスタ724は、絶縁膜712上に形成されたゲート電極741と、ゲート電極741上のゲート絶縁膜742と、ゲート絶縁膜742上の導電膜743、導電膜744と、ゲート絶縁膜742を間に挟んでゲート電極741と重なっている酸化物半導体層745と、を有する。さらに、トランジスタ724は、酸化物半導体層745上に形成された絶縁膜746を、その構成要素に含めても良い。なお、図16A、図16Bに示したトランジスタ724は、バックゲート電極を更に有していても良い。図16Cに示す半導体装置では、実施の形態7と同様に、フォトダイオード704と、nチャネル型トランジスタ705を有している。そして、図16Cでは、フォトダイオード704と、nチャネル型トランジスタ705上に、トップコンタクト型のトランジスタ724が形成されている。トランジスタ724は、絶縁膜712上に形成された酸化物半導体層755と、酸化物半導体層755上の導電膜753及び導電膜754と、酸化物半導体層755、導電膜753及び導電膜754上のゲート絶縁膜752と、ゲート絶縁膜752を間に挟んで酸化物半導体層755と重なっているゲート電極751と、を有する。さらに、トランジスタ724は、ゲート電極751上に形成された絶縁膜756を、その構成要素に含めても良い。図16Dに示す半導体装置では、実施の形態7と同様に、フォトダイオード704と、nチャネル型トランジスタ705を有している。そして、図16Dでは、フォトダイオード704と、nチャネル型トランジスタ705上に、トップコンタクト型のトランジスタ724が形成されている。トランジスタ724は、絶縁膜712上に形成された導電膜763及び導電膜764と、導電膜763及び導電膜764上の酸化物半導体層765と、酸化物半導体層765、導電膜763及び導電膜764上のゲート絶縁膜762と、ゲート絶縁膜762を間に挟んで酸化物半導体層765と重なっているゲート電極761と、を有する。さらに、トランジスタ724は、ゲート電極761上に形成された絶縁膜766を、その構成要素に含めても良い。フォトダイオード704は、図1、図13等で示したフォトダイオード302として用いることができる。nチャネル型トランジスタ705は、図1、図13等で示したトランジスタ305、トランジスタ306、トランジスタ307、図4や図7で示したトランジスタ323として用いることができる。トランジスタ724は、図1、図13等で示したトランジスタ304として用いることができる。また、トランジスタ724は、図1、図13、図4や図7で示したトランジスタ305、トランジスタ306、トランジスタ307、トランジスタ323として用いてもよい。本実施の形態は、上記実施の形態と組み合わせて実施することが可能である。実施の形態9本実施の形態では、c軸配向し、かつab面、表面または界面の方向から見て三角形状または六角形状の原子配列を有し、c軸においては金属原子が層状または金属原子と酸素原子とが層状に配列しており、ab面においてはa軸またはb軸の向きが異なるc軸を中心に回転した結晶CAAC:CAxisAlignedCrystalともいう。を含む酸化物について説明する。CAACを含む酸化物とは、広義に、非単結晶であって、そのab面に垂直な方向から見て、三角形、六角形、正三角形または正六角形の原子配列を有し、かつc軸方向に垂直な方向から見て、金属原子が層状、または金属原子と酸素原子が層状に配列した相を含む酸化物をいう。CAACは単結晶ではないが、非晶質のみから形成されているものでもない。また、CAACは結晶化した部分結晶部分を含むが、1つの結晶部分と他の結晶部分の境界を明確に判別できないこともある。CAACに酸素が含まれる場合、酸素の一部は窒素で置換されてもよい。また、CAACを構成する個々の結晶部分のc軸は一定の方向例えば、CAACを支持する基板面、CAACの表面などに垂直な方向に揃っていてもよい。または、CAACを構成する個々の結晶部分のab面の法線は一定の方向例えば、CAACを支持する基板面、CAACの表面などに垂直な方向を向いていてもよい。CAACは、その組成などに応じて、導体であったり、半導体であったり、絶縁体であったりする。また、その組成などに応じて、可視光に対して透明であったり不透明であったりする。このようなCAACの例として、膜状に形成され、膜表面または支持する基板面に垂直な方向から観察すると三角形または六角形の原子配列が認められ、かつその膜断面を観察すると金属原子または金属原子および酸素原子または窒素原子の層状配列が認められる結晶を挙げることもできる。CAACに含まれる結晶構造の一例について図20乃至図22を用いて詳細に説明する。なお、特に断りがない限り、図20乃至図22は上方向をc軸方向とし、c軸方向と直交する面をab面とする。なお、単に上半分、下半分という場合、ab面を境にした場合の上半分、下半分をいう。また、図20において、丸で囲まれたOは4配位のOを示し、二重丸で囲まれたOは3配位のOを示す。図20Aに、1個の6配位のInと、Inに近接の6個の4配位の酸素原子以下4配位のOと、を有する構造を示す。ここでは、金属原子が1個に対して、近接の酸素原子のみ示した構造を小グループと呼ぶ。図20Aの構造は、八面体構造をとるが、簡単のため平面構造で示している。なお、図20Aの上半分および下半分にはそれぞれ3個ずつ4配位のOがある。図20Aに示す小グループは電荷が0である。図20Bに、1個の5配位のGaと、Gaに近接の3個の3配位の酸素原子以下3配位のOと、Gaに近接の2個の4配位のOと、を有する構造を示す。3配位のOは、いずれもab面に存在する。図20Bの上半分および下半分にはそれぞれ1個ずつ4配位のOがある。また、Inも5配位をとるため、図20Bに示す構造をとりうる。図20Bに示す小グループは電荷が0である。図20Cに、1個の4配位のZnと、Znに近接の4個の4配位のOと、を有する構造を示す。図20Cの上半分には1個の4配位のOがあり、下半分には3個の4配位のOがある。または、図20Cの上半分に3個の4配位のOがあり、下半分に1個の4配位のOがあってもよい。図20Cに示す小グループは電荷が0である。図20Dに、1個の6配位のSnと、Snに近接の6個の4配位のOと、を有する構造を示す。図20Dの上半分には3個の4配位のOがあり、下半分には3個の4配位のOがある。図20Dに示す小グループは電荷が1となる。図20Eに、2個のZnを含む小グループを示す。図20Eの上半分には1個の4配位のOがあり、下半分には1個の4配位のOがある。図20Eに示す小グループは電荷が-1となる。ここでは、複数の小グループの集合体を中グループと呼び、複数の中グループの集合体を大グループユニットセルともいう。と呼ぶ。ここで、これらの小グループ同士が結合する規則について説明する。図20Aに示す6配位のInの上半分の3個のOは下方向にそれぞれ3個の近接Inを有し、下半分の3個のOは上方向にそれぞれ3個の近接Inを有する。5配位のGaの上半分の1個のOは下方向に1個の近接Gaを有し、下半分の1個のOは上方向に1個の近接Gaを有する。4配位のZnの上半分の1個のOは下方向に1個の近接Znを有し、下半分の3個のOは上方向にそれぞれ3個の近接Znを有する。この様に、金属原子の上方向にて近接する4配位のOの数と、そのOの下方向にある近接金属原子の数は等しく、同様に金属原子の下方向にて近接する4配位のOの数と、そのOの上方向にある近接金属原子の数は等しい。小グループ同士の結合に寄与するOは4配位なので、Oの下方向にある近接金属原子の数と、Oの上方向にある近接金属原子の数の和は4になる。従って、金属原子の上方向にある4配位のOの数と、別の金属原子の下方向にある4配位のOの数との和が4個のとき、金属原子を有する二種の小グループ同士は結合することができる。例えば、6配位の金属原子InまたはSnが下半分の4配位のOを介して結合する場合、4配位のOが3個であるため、5配位の金属原子GaまたはInまたは4配位の金属原子Znのいずれかと結合することになる。これらの配位数を有する金属原子は、c軸方向において、4配位のOを介して結合する。また、このほかにも、層構造の合計の電荷が0となるように複数の小グループが結合して中グループを構成する。図21Aに、In-Sn-Zn-O系の層構造を構成する中グループのモデル図を示す。図21Bに、3つの中グループで構成される大グループを示す。なお、図21Cは、図21Bの層構造をc軸方向から観察した場合の原子配列を示す。図21Aにおいては、簡単のため、3配位のOは省略し、4配位のOは個数のみ示し、例えば、Snの上半分および下半分にはそれぞれ3個ずつ4配位のOがあることを丸枠の3として示している。同様に、図21Aにおいて、Inの上半分および下半分にはそれぞれ1個ずつ4配位のOがあり、丸枠の1として示している。また、同様に、図21Aにおいて、下半分には1個の4配位のOがあり、上半分には3個の4配位のOがあるZnと、上半分には1個の4配位のOがあり、下半分には3個の4配位のOがあるZnとを示している。図21Aにおいて、In-Sn-Zn-O系の層構造を構成する中グループは、上から順に4配位のOが3個ずつ上半分および下半分にあるSnが、4配位のOが1個ずつ上半分および下半分にあるInと結合し、そのInが、上半分に3個の4配位のOがあるZnと結合し、そのZnの下半分の1個の4配位のOを介して4配位のOが3個ずつ上半分および下半分にあるInと結合し、そのInが、上半分に1個の4配位のOがあるZn2個からなる小グループと結合し、この小グループの下半分の1個の4配位のOを介して4配位のOが3個ずつ上半分および下半分にあるSnと結合している構成である。この中グループが複数結合して大グループを構成する。ここで、3配位のOおよび4配位のOの場合、結合1本当たりの電荷はそれぞれ-0.667、-0.5と考えることができる。例えば、In6配位または5配位、Zn4配位、Sn5配位または6配位の電荷は、それぞれ3、2、4である。従って、Snを含む小グループは電荷が1となる。そのため、Snを含む層構造を形成するためには、電荷1を打ち消す電荷-1が必要となる。電荷-1をとる構造として、図20Eに示すように、2個のZnを含む小グループが挙げられる。例えば、Snを含む小グループが1個に対し、2個のZnを含む小グループが1個あれば、電荷が打ち消されるため、層構造の合計の電荷を0とすることができる。具体的には、図21Bに示した大グループが繰り返されることで、In-Sn-Zn-O系の結晶In2SnZn3O8を得ることができる。なお、得られるIn-Sn-Zn-O系の層構造は、In2SnZn2O7ZnOmmは0または自然数。とする組成式で表すことができる。また、このほかにも、四元系金属の酸化物であるIn-Sn-Ga-Zn系酸化物や、三元系金属の酸化物であるIn-Ga-Zn系酸化物IGZOとも表記する。、In-Al-Zn系酸化物、Sn-Ga-Zn系酸化物、Al-Ga-Zn系酸化物、Sn-Al-Zn系酸化物や、In-Hf-Zn系酸化物、In-La-Zn系酸化物、In-Ce-Zn系酸化物、In-Pr-Zn系酸化物、In-Nd-Zn系酸化物、In-Sm-Zn系酸化物、In-Eu-Zn系酸化物、In-Gd-Zn系酸化物、In-Tb-Zn系酸化物、In-Dy-Zn系酸化物、In-Ho-Zn系酸化物、In-Er-Zn系酸化物、In-Tm-Zn系酸化物、In-Yb-Zn系酸化物、In-Lu-Zn系酸化物や、二元系金属の酸化物であるIn-Zn系酸化物、Sn-Zn系酸化物、Al-Zn系酸化物、Zn-Mg系酸化物、Sn-Mg系酸化物、In-Mg系酸化物や、In-Ga系酸化物などを用いた場合も同様である。例えば、図22Aに、In-Ga-Zn-O系の層構造を構成する中グループのモデル図を示す。図22Aにおいて、In-Ga-Zn-O系の層構造を構成する中グループは、上から順に4配位のOが3個ずつ上半分および下半分にあるInが、4配位のOが1個上半分にあるZnと結合し、そのZnの下半分の3個の4配位のOを介して、4配位のOが1個ずつ上半分および下半分にあるGaと結合し、そのGaの下半分の1個の4配位のOを介して、4配位のOが3個ずつ上半分および下半分にあるInと結合している構成である。この中グループが複数結合して大グループを構成する。図22Bに3つの中グループで構成される大グループを示す。なお、図22Cは、図22Bの層構造をc軸方向から観察した場合の原子配列を示している。ここで、In6配位または5配位、Zn4配位、Ga5配位の電荷は、それぞれ3、2、3であるため、In、ZnおよびGaのいずれかを含む小グループは、電荷が0となる。そのため、これらの小グループの組み合わせであれば中グループの合計の電荷は常に0となる。また、In-Ga-Zn-O系の層構造を構成する中グループは、図22Aに示した中グループに限定されず、In、Ga、Znの配列が異なる中グループを組み合わせた大グループも取りうる。本実施の形態は、上記実施の形態と組み合わせて実施することが可能である。実施の形態10本実施の形態では、トランジスタの電界効果移動度について説明する。酸化物半導体層にチャネルが形成されるトランジスタに限らず、絶縁ゲート型トランジスタの実際に測定される電界効果移動度は、さまざまな理由によって本来の移動度よりも低くなる。移動度を低下させる要因としては半導体内部の欠陥や半導体と絶縁膜との界面の欠陥があるが、Levinsonモデルを用いると、半導体内部に欠陥がないと仮定した場合の電界効果移動度を理論的に導き出せる。半導体本来の移動度をμ0、測定される電界効果移動度をμとし、半導体中に何らかのポテンシャル障壁粒界等が存在すると仮定すると、下記式2のように表現できる。ここで、Eはポテンシャル障壁の高さであり、kがボルツマン定数、Tは絶対温度である。また、ポテンシャル障壁が欠陥に由来すると仮定すると、Levinsonモデルでは、下記式3のように表される。ここで、eは電気素量、Nはチャネル内の単位面積当たりの平均欠陥密度、εは半導体の誘電率、nは単位面積当たりのチャネルに含まれるキャリア数、Coxは単位面積当たりの容量、Vgはゲート電圧、tはチャネルの厚さである。なお、厚さ30nm以下の半導体層であれば、チャネルの厚さは半導体層の厚さと同一として差し支えない。線形領域におけるドレイン電流Idは、下記式4である。ここで、Lはチャネル長、Wはチャネル幅であり、ここでは、L=W=10μmである。また、Vdはドレイン電圧である。上式の両辺をVgで割り、更に両辺の対数を取ると、下記式5となる。式5の右辺はVgの関数である。この式からわかるように、縦軸をlnId/Vg、横軸を1/Vgとして実測値をプロットして得られるグラフの直線の傾きから欠陥密度Nが求められる。すなわち、トランジスタのId―Vg特性から、欠陥密度を評価できる。酸化物半導体としては、インジウムIn、スズSn、亜鉛Znの比率が、In:Sn:Zn=1:1:1のものでは欠陥密度Nは1×1012/cm2程度である。このようにして求めた欠陥密度等をもとに式2および式3よりμ0=120cm2/Vsが導出される。欠陥のあるIn-Sn-Zn酸化物で測定される移動度は40cm2/Vs程度である。しかし、半導体内部および半導体と絶縁膜との界面の欠陥が無い酸化物半導体の移動度μ0は120cm2/Vsとなると予想できる。ただし、半導体内部に欠陥がなくても、チャネルとゲート絶縁層との界面での散乱によってトランジスタの輸送特性は影響を受ける。すなわち、ゲート絶縁層界面からxだけ離れた場所における移動度μ1は、下記式6で表される。ここで、Dはゲート方向の電界、B、lは定数である。Bおよびlは、実際の測定結果より求めることができ、上記の測定結果からは、B=4.75×107cm/s、l=10nm界面散乱が及ぶ深さである。Dが増加するすなわち、ゲート電圧が高くなると式6の第2項が増加するため、移動度μ1は低下することがわかる。半導体内部の欠陥が無い理想的な酸化物半導体をチャネルに用いたトランジスタの移動度μ2を計算した結果を図23に示す。なお、計算にはシノプシス社製デバイスシミュレーションソフト、SentaurusDeviceを使用し、酸化物半導体のバンドギャップ、電子親和力、比誘電率、厚さをそれぞれ、2.8電子ボルト、4.7電子ボルト、15、15nmとした。これらの値は、スパッタリング法により形成された薄膜を測定して得られたものである。さらに、ゲート、ソース、ドレインの仕事関数をそれぞれ、5.5電子ボルト、4.6電子ボルト、4.6電子ボルトとした。また、ゲート絶縁膜の厚さは100nm、比誘電率は4.1とした。チャネル長およびチャネル幅はともに10μm、ドレイン電圧Vdは0.1Vである。図23で示されるように、ゲート電圧1V強で移動度100cm2/Vs以上のピークをつけるが、ゲート電圧がさらに高くなると、界面散乱が大きくなり、移動度が低下する。なお、界面散乱を低減するためには、半導体層表面を原子レベルで平坦にすることAtomicLayerFlatnessが望ましい。このような移動度を有する酸化物半導体を用いて微細なトランジスタを作製した場合の特性を計算した結果を図24乃至図26に示す。なお、計算に用いたトランジスタの断面構造を図27に示す。図27に示すトランジスタは酸化物半導体層にnの導電型を呈する半導体領域903aおよび半導体領域903cを有する。半導体領域903aおよび半導体領域903cの抵抗率は2×10-3Ωcmとする。図27Aに示すトランジスタは、下地絶縁膜901と、下地絶縁膜901に埋め込まれるように形成された酸化アルミニウムよりなる埋め込み絶縁物902の上に形成される。トランジスタは半導体領域903a、半導体領域903cと、それらに挟まれ、チャネル形成領域となる真性の半導体領域903bと、ゲート電極905を有する。ゲート電極905の幅を33nmとする。ゲート電極905と半導体領域903bの間には、ゲート絶縁膜904を有し、また、ゲート電極905の両側面には側壁絶縁物906aおよび側壁絶縁物906b、ゲート電極905の上部には、ゲート電極905と他の配線との短絡を防止するための絶縁物907を有する。側壁絶縁物の幅は5nmとする。また、半導体領域903aおよび半導体領域903cに接して、ソース電極908aおよびドレイン電極908bを有する。なお、このトランジスタにおけるチャネル幅を40nmとする。図27Bに示すトランジスタは、下地絶縁膜901と、酸化アルミニウムよりなる埋め込み絶縁物902の上に形成され、半導体領域903a、半導体領域903cと、それらに挟まれた真性の半導体領域903bと、幅33nmのゲート電極905とゲート絶縁膜904と側壁絶縁物906aおよび側壁絶縁物906bと絶縁物907とソース電極908aおよびドレイン電極908bを有する点で図27Aに示すトランジスタと同じである。図27Aに示すトランジスタと図27Bに示すトランジスタの相違点は、側壁絶縁物906aおよび側壁絶縁物906bの下の半導体領域の導電型である。図27Aに示すトランジスタでは、側壁絶縁物906aおよび側壁絶縁物906bの下の半導体領域はnの導電型を呈する半導体領域903aおよび半導体領域903cであるが、図27Bに示すトランジスタでは、真性の半導体領域903bである。すなわち、図27Bに示す半導体層において、半導体領域903a半導体領域903cとゲート電極905がLoffだけ重ならない領域ができている。この領域をオフセット領域といい、その幅Loffをオフセット長という。図から明らかなように、オフセット長は、側壁絶縁物906a側壁絶縁物906bの幅と同じである。その他の計算に使用するパラメータは上述の通りである。計算にはシノプシス社製デバイスシミュレーションソフト、SentaurusDeviceを使用した。図24は、図27Aに示される構造のトランジスタのドレイン電流Id、実線および移動度μ、点線のゲート電圧Vg、ゲートとソースの電位差依存性を示す。ドレイン電流Idは、ドレイン電圧ドレインとソースの電位差を1Vとし、移動度μはドレイン電圧を0.1Vとして計算したものである。図24Aはゲート絶縁膜の厚さを15nmとしたものであり、図24Bは10nmとしたものであり、図24Cは5nmとしたものである。ゲート絶縁膜が薄くなるほど、特にオフ状態でのドレイン電流Idオフ電流が顕著に低下する。一方、移動度μのピーク値やオン状態でのドレイン電流Idオン電流には目立った変化が無い。ゲート電圧1V前後で、ドレイン電流は10μAを超えることが示された。図25は、図27Bに示される構造のトランジスタで、オフセット長Loffを5nmとしたもののドレイン電流Id実線および移動度μ点線のゲート電圧Vg依存性を示す。ドレイン電流Idは、ドレイン電圧を1Vとし、移動度μはドレイン電圧を0.1Vとして計算したものである。図25Aはゲート絶縁膜の厚さを15nmとしたものであり、図25Bは10nmとしたものであり、図25Cは5nmとしたものである。また、図26は、図27Bに示される構造のトランジスタで、オフセット長Loffを15nmとしたもののドレイン電流Id実線および移動度μ点線のゲート電圧依存性を示す。ドレイン電流Idは、ドレイン電圧を1Vとし、移動度μはドレイン電圧を0.1Vとして計算したものである。図26Aはゲート絶縁膜の厚さを15nmとしたものであり、図26Bは10nmとしたものであり、図26Cは5nmとしたものである。いずれもゲート絶縁膜が薄くなるほど、オフ電流が顕著に低下する一方、移動度μのピーク値やオン電流には目立った変化が無い。なお、移動度μのピークは、図24では80cm2/Vs程度であるが、図25では60cm2/Vs程度、図26では40cm2/Vs程度と、オフセット長Loffが増加するほど低下する。また、オフ電流も同様な傾向がある。一方、オン電流もオフセット長Loffの増加にともなって減少するが、オフ電流の低下に比べるとはるかに緩やかである。また、いずれもゲート電圧1V前後で、ドレイン電流は10μAを超えることが示された。本実施の形態は、上記実施の形態と組み合わせて実施することが可能である。実施の形態11本発明の半導体装置は、複数の画素が形成されたパネルと、パネルに、駆動回路、コントローラ、CPU、メモリ等を含むICや、バックライトを実装した状態にあるモジュールとをその範疇に含む。駆動回路は、パネル内に形成されていても良い。図18に、複数の画素と、複数の画素を駆動する駆動回路とを有する半導体装置の構成の一例を示す。図18では、画素320が、フォトセンサ301と表示素子321をそれぞれ1つずつ有する構成を例示している。画素320、フォトセンサ301、表示素子321の構成は、図1、図4、図5、図7、図13等で示した構成と同様の構成を用いることができる。半導体装置500は、画素回路501、表示素子制御回路502及びフォトセンサ制御回路503を有する。画素回路501は、マトリクス状に配置された複数の画素320を有する。各々の画素320は、表示素子321とフォトセンサ301を有する。半導体装置500はタッチパネルである。表示素子制御回路502は、表示素子321を制御するための回路であり、画像信号が入力される信号線などの信号線ソース信号線ともいうを介して表示素子321に信号を入力する表示素子駆動回路507と、走査線ゲート信号線ともいうを介して表示素子321に信号を入力する表示素子駆動回路508を有する。例えば、表示素子駆動回路508は、特定の行に配置された画素が有する表示素子321を選択する機能を有する。また、表示素子駆動回路507は、選択された行の画素が有する表示素子321に任意の電位を与える機能を有する。ここで、図1Cや、図4で示したマトリクス状に配置された複数の画素と、図5や、図7で示したマトリクス状に配置された複数の画素とでは、フォトセンサ制御回路503の構成は異なる。図1Cや、図4で示したマトリクス状に配置された複数の画素を駆動する、フォトセンサ制御回路503の構成について説明する。フォトセンサ制御回路503は、フォトセンサ301を制御するための回路であり、信号線側のフォトセンサ駆動回路509と、走査線側のフォトセンサ駆動回路610を有する。走査線側のフォトセンサ駆動回路610は、配線SE、配線TX、配線PRに出力する信号を生成する。また、信号線側のフォトセンサ駆動回路509は、選択された行の画素320が有するフォトセンサ301の出力信号を配線OUTから取り出す機能を有する。また、フォトセンサ駆動回路509はプリチャージ回路を有し配線OUTの電位を所定の電位にする機能を有する。なお、信号線側のフォトセンサ駆動回路509は、アナログ信号であるフォトセンサの出力を、OPアンプを用いてアナログ信号のまま半導体装置500の外部に取り出す構成や、A/D変換回路を用いてデジタル信号に変換してからタッチパネル外部に取り出す構成が考え得る。図5や、図7で示したマトリクス状に配置された複数の画素を駆動する、フォトセンサ制御回路503の構成について説明する。フォトセンサ制御回路503は、フォトセンサ301を制御するための回路であり、信号線側のフォトセンサ駆動回路509と、走査線側のフォトセンサ駆動回路610を有する。走査線側のフォトセンサ駆動回路610は、配線SEに出力する信号を生成する。また、信号線側のフォトセンサ駆動回路509は、配線TX、配線PRに出力する信号を生成し、また、選択された行の画素320が有するフォトセンサ301の出力信号を配線OUTから取り出す機能を有する。また、フォトセンサ駆動回路509はプリチャージ回路を有し配線OUTの電位を所定の電位にする機能を有する。なお、信号線側のフォトセンサ駆動回路509は、アナログ信号であるフォトセンサの出力を、OPアンプを用いてアナログ信号のまま半導体装置500の外部に取り出す構成や、A/D変換回路を用いてデジタル信号に変換してからタッチパネル外部に取り出す構成が考え得る。本実施の形態は、上記実施の形態と組み合わせて実施することが可能である。実施の形態12本実施の形態では、本発明の一態様に係る半導体装置における、パネルとバックライトの配置について説明する。図17は、本発明の一態様に係る半導体装置の構造を示す斜視図の一例である。図17に示す半導体装置は、表示素子とフォトセンサを含む画素が一対の基板間に形成されたパネル1601と、第1の拡散板1602と、プリズムシート1603と、第2の拡散板1604と、導光板1605と、反射板1606と、複数の光源1607を有するバックライト1608と、回路基板1609とを有している。パネル1601と、第1の拡散板1602と、プリズムシート1603と、第2の拡散板1604と、導光板1605と、反射板1606とは、順に積層されている。光源1607は導光板1605の端部に設けられており、導光板1605内部に拡散された光源1607からの光は、第1の拡散板1602、プリズムシート1603及び第2の拡散板1604によって、対向基板側から均一にパネル1601に照射される。なお、本実施の形態では、第1の拡散板1602と第2の拡散板1604とを用いているが、拡散板の数はこれに限定されず、単数であっても3以上であっても良い。そして、拡散板は導光板1605とパネル1601の間に設けられていれば良い。よって、プリズムシート1603よりもパネル1601に近い側にのみ拡散板が設けられていても良いし、プリズムシート1603よりも導光板1605に近い側にのみ拡散板が設けられていても良い。またプリズムシート1603は、図17に示した断面が鋸歯状の形状に限定されず、導光板1605からの光をパネル1601側に集光できる形状を有していれば良い。回路基板1609には、パネル1601に入力される各種信号を生成もしくは処理する回路、パネル1601から出力される各種信号を処理する回路などが設けられている。そして図17では、回路基板1609とパネル1601とが、FPCFlexiblePrintedCircuit1611を介して接続されている。なお、上記回路は、COGChipOnGlass法を用いてパネル1601に接続されていても良いし、上記回路の一部がFPC1611にCOFChipOnFilm法を用いて接続されていても良い。図17では、光源1607の駆動を制御する、制御系の回路が回路基板1609に設けられており、該制御系の回路と光源1607とがFPC1610を介して接続されている例を示している。ただし、上記制御系の回路はパネル1601に形成されていても良く、この場合はパネル1601と光源1607とがFPCなどにより接続されるようにする。光源1607として、例えばLED、OLEDなどの発光素子を用いることができる。光源1607としては、可視光を発する光源と、赤外光を発する光源のいずれか一方、または両方を用いることができる。赤外光は人間の目には認識されない。よって、光源1607として可視光を発する光源と赤外光を発する光源の両方を有する半導体装置の場合、図3や、図6に示したタイミングチャートを用いて説明した駆動方法においてバックライトの点灯と非点灯を選択する際、赤外光を発する光源のみ点灯または非点灯を選択することによって、画像表示に影響を与えることなく、被検出物の撮像画像の生成や被検出物の存在する領域の検出を行うことができる。なお、図17は、パネル1601の端に光源1607を配置するエッジライト型のバックライトを例示しているが、本発明の一態様に係る半導体装置は光源1607がパネル1601の直下に配置される直下型であっても良い。例えば、被写体である指1612をパネル1601に近づけると、バックライト1608からの光が、パネル1601を通過し、その一部が指1612において反射し、再びパネル1601に入射する。各色に対応する光源1607を順に点灯させ、色ごとに位置情報の取得を行うことで、被写体である指1612のカラーの位置情報を得ることが出来る。本実施の形態は、上記実施の形態と適宜組み合わせて実施することができる。In、Sn、Znを主成分とする酸化物半導体層にチャネルが形成されるトランジスタは、該酸化物半導体層となる酸化物半導体膜を形成する際に基板を加熱して成膜すること、或いは酸化物半導体膜を形成した後に熱処理を行うことで良好な特性を得ることができる。なお、主成分とは組成比で5atomic以上含まれる元素をいう。In、Sn、Znを主成分とする酸化物半導体膜の成膜後に基板を意図的に加熱することで、トランジスタの電界効果移動度を向上させることが可能となる。また、トランジスタのしきい値電圧をプラスシフトさせ、ノーマリオフ化させることが可能となる。例えば、図28A~Cは、In、Sn、Znを主成分とし、チャネル長Lが3μm、チャネル幅Wが10μmである酸化物半導体膜と、厚さ100nmのゲート絶縁膜を用いたトランジスタの特性である。なお、Vdは10Vとした。図28Aは基板を意図的に加熱せずにスパッタリング法でIn、Sn、Znを主成分とする酸化物半導体膜を形成したときのトランジスタ特性である。このとき電界効果移動度のピークは18.8cm2/Vsecが得られている。一方、基板を意図的に加熱してIn、Sn、Znを主成分とする酸化物半導体膜を形成すると電界効果移動度を向上させることが可能となる。図28Bは基板を200°Cに加熱してIn、Sn、Znを主成分とする酸化物半導体膜を形成したときのトランジスタ特性を示すが、電界効果移動度のピークは32.2cm2/Vsecが得られている。電界効果移動度は、In、Sn、Znを主成分とする酸化物半導体膜を形成した後に熱処理をすることによって、さらに高めることができる。図28Cは、In、Sn、Znを主成分とする酸化物半導体膜を200°Cでスパッタリング成膜した後、650°Cで熱処理をしたときのトランジスタ特性を示す。このとき電界効果移動度のピークは34.5cm2/Vsecが得られている。基板を意図的に加熱することでスパッタリング成膜中の水分が酸化物半導体膜中に取り込まれるのを低減する効果が期待できる。また、成膜後に熱処理をすることによっても、酸化物半導体膜から水素や水酸基若しくは水分を放出させ除去することができ、上記のように電界効果移動度を向上させることができる。このような電界効果移動度の向上は、脱水化脱水素化による不純物の除去のみならず、高密度化により原子間距離が短くなるためとも推定される。また、酸化物半導体から不純物を除去して高純度化することで結晶化を図ることができる。このように高純度化された非単結晶酸化物半導体は、理想的には100cm2/Vsecを超える電界効果移動度を実現することも可能になると推定される。In、Sn、Znを主成分とする酸化物半導体に酸素イオンを注入し、熱処理により該酸化物半導体に含まれる水素や水酸基若しくは水分を放出させ、その熱処理と同時に又はその後の熱処理により酸化物半導体を結晶化させても良い。このような結晶化若しくは再結晶化の処理により結晶性の良い非単結晶酸化物半導体を得ることができる。基板を意図的に加熱して成膜すること及び/又は成膜後に熱処理することの効果は、電界効果移動度の向上のみならず、トランジスタのノーマリオフ化を図ることにも寄与している。基板を意図的に加熱しないで形成されたIn、Sn、Znを主成分とする酸化物半導体膜をチャネル形成領域としたトランジスタは、しきい値電圧がマイナスシフトしてしまう傾向がある。しかし、基板を意図的に加熱して形成された酸化物半導体膜を用いた場合、このしきい値電圧のマイナスシフト化は解消される。つまり、しきい値電圧はトランジスタがノーマリオフとなる方向に動き、このような傾向は図28Aと図28Bの対比からも確認することができる。なお、しきい値電圧はIn、Sn及びZnの比率を変えることによっても制御することが可能であり、組成比としてIn:Sn:Zn=2:1:3とすることでトランジスタのノーマリオフ化を期待することができる。また、ターゲットの組成比をIn:Sn:Zn=2:1:3とすることで結晶性の高い酸化物半導体膜を得ることができる。意図的な基板加熱温度若しくは熱処理温度は、150°C以上、好ましくは200°C以上、より好ましくは400°C以上であり、より高温で成膜し或いは熱処理することでトランジスタのノーマリオフ化を図ることが可能となる。また、意図的に基板を加熱した成膜及び/又は成膜後に熱処理をすることで、ゲートバイアスストレスに対する安定性を高めることができる。例えば、2MV/cm、150°C、1時間印加の条件において、ドリフトがそれぞれ±1.5V未満、好ましくは±1.0V未満を得ることができる。実際に、酸化物半導体膜成膜後に加熱処理を行っていない試料1と、650°Cの加熱処理を行った試料2のトランジスタに対してBT試験を行った。まず基板温度を25°Cとし、Vdsを10Vとし、トランジスタのVgs-Ids特性の測定を行った。なお、Vdsはドレイン電圧ドレインとソースの電位差を示す。次に、基板温度を150°Cとし、Vdsを0.1Vとした。次に、ゲート絶縁膜に印加される電界強度が2MV/cmとなるようにVgsに20Vを印加し、そのまま1時間保持した。次に、Vgsを0Vとした。次に、基板温度25°Cとし、Vdsを10Vとし、トランジスタのVgs-Ids測定を行った。これをプラスBT試験と呼ぶ。同様に、まず基板温度を25°Cとし、Vdsを10Vとし、トランジスタのVgs-Ids特性の測定を行った。次に、基板温度を150°Cとし、Vdsを0.1Vとした。次に、ゲート絶縁膜に印加される電界強度が-2MV/cmとなるようにVgsに-20Vを印加し、そのまま1時間保持した。次に、Vgsを0Vとした。次に、基板温度25°Cとし、Vdsを10Vとし、トランジスタのVgs-Ids測定を行った。これをマイナスBT試験と呼ぶ。試料1のプラスBT試験の結果を図29Aに、マイナスBT試験の結果を図29Bに示す。また、試料2のプラスBT試験の結果を図30Aに、マイナスBT試験の結果を図30Bに示す。試料1のプラスBT試験およびマイナスBT試験によるしきい値電圧の変動は、それぞれ1.80Vおよび-0.42Vであった。また、試料2のプラスBT試験およびマイナスBT試験によるしきい値電圧の変動は、それぞれ0.79Vおよび0.76Vであった。試料1および試料2のいずれも、BT試験前後におけるしきい値電圧の変動が小さく、信頼性が高いことがわかる。熱処理は酸素雰囲気中で行うことができるが、まず窒素若しくは不活性ガス、または減圧下で熱処理を行ってから酸素を含む雰囲気中で熱処理を行っても良い。最初に脱水化脱水素化を行ってから酸素を酸化物半導体に加えることで、熱処理の効果をより高めることができる。また、後から酸素を加えるには、酸素イオンを電界で加速して酸化物半導体膜に注入する方法を適用しても良い。酸化物半導体中及び該酸化物半導体と接する膜との界面には、酸素欠損による欠陥が生成されやすいが、かかる熱処理により酸化物半導体中に酸素を過剰に含ませることにより、後に生成される酸素欠損を過剰な酸素によって補償することが可能となる。過剰酸素は主に格子間に存在する酸素であり、その酸素濃度は1×1016/cm3以上2×1020/cm3以下とすれば、結晶に歪み等を与えることなく酸化物半導体中に含ませることができる。また、熱処理によって酸化物半導体に結晶が少なくとも一部に含まれるようにすることで、より安定な酸化物半導体膜を得ることができる。例えば、組成比In:Sn:Zn=1:1:1のターゲットを用いて、基板を意図的に加熱せずにスパッタリング成膜した酸化物半導体膜は、X線回折XRD:X-RayDiffractionでハローパタンが観測される。この成膜された酸化物半導体膜を熱処理することによって結晶化させることができる。熱処理温度は任意であるが、例えば650°Cの熱処理を行うことで、X線回折により明確な回折ピークを観測することができる。実際に、In-Sn-Zn-O膜のXRD分析を行った。XRD分析には、BrukerAXS社製X線回折装置D8ADVANCEを用い、Out-of-Plane法で測定した。XRD分析を行った試料として、試料Aおよび試料Bを用意した。以下に試料Aおよび試料Bの作製方法を説明する。脱水素化処理済みの石英基板上にIn-Sn-Zn-O膜を100nmの厚さで成膜した。In-Sn-Zn-O膜は、スパッタリング装置を用い、酸素雰囲気で電力を100WDCとして成膜した。ターゲットは、In:Sn:Zn=1:1:1[原子数比]のIn-Sn-Zn-Oターゲットを用いた。なお、成膜時の基板加熱温度は200°Cとした。このようにして作製した試料を試料Aとした。次に、試料Aと同様の方法で作製した試料に対し加熱処理を650°Cの温度で行った。加熱処理は、はじめに窒素雰囲気で1時間の加熱処理を行い、温度を下げずに酸素雰囲気でさらに1時間の加熱処理を行っている。このようにして作製した試料を試料Bとした。図31に試料Aおよび試料BのXRDスペクトルを示す。試料Aでは、結晶由来のピークが観測されなかったが、試料Bでは、2θが35deg近傍および37deg~38degに結晶由来のピークが観測された。このように、In、Sn、Znを主成分とする酸化物半導体は成膜時に基板を意図的に加熱すること及び/又は成膜後に熱処理することによりトランジスタの特性を向上させることができる。この基板加熱や熱処理は、酸化物半導体にとって悪性の不純物である水素や水酸基を膜中に含ませないようにすること、或いは膜中から除去する作用がある。すなわち、酸化物半導体中でドナー不純物となる水素を除去することで高純度化を図ることができ、それによってトランジスタのノーマリオフ化を図ることができ、酸化物半導体が高純度化されることによりオフ電流を1aA/μm以下にすることができる。ここで、上記オフ電流値の単位は、チャネル幅1μmあたりの電流値を示す。図32に、トランジスタのオフ電流と測定時の基板温度絶対温度の逆数との関係を示す。ここでは、簡単のため測定時の基板温度の逆数に1000を掛けた数値1000/Tを横軸としている。具体的には、図32に示すように、基板温度が125°Cの場合には1aA/μm1×10-18A/μm以下、85°Cの場合には100zA/μm1×10-19A/μm以下、室温27°Cの場合には1zA/μm1×10-21A/μm以下にすることができる。好ましくは、125°Cにおいて0.1aA/μm1×10-19A/μm以下に、85°Cにおいて10zA/μm1×10-20A/μm以下に、室温において0.1zA/μm1×10-22A/μm以下にすることができる。もっとも、酸化物半導体膜の成膜時に水素や水分が膜中に混入しないように、成膜室外部からのリークや成膜室内の内壁からの脱ガスを十分抑え、スパッタガスの高純度化を図ることが好ましい。例えば、スパッタガスは水分が膜中に含まれないように露点-70°C以下であるガスを用いることが好ましい。また、ターゲットそのものに水素や水分などの不純物が含まれていていないように、高純度化されたターゲットを用いることが好ましい。In、Sn、Znを主成分とする酸化物半導体は熱処理によって膜中の水分を除去することができるが、In、Ga、Znを主成分とする酸化物半導体と比べて水分の放出温度が高いため、好ましくは最初から水分の含まれない膜を形成しておくことが好ましい。また、酸化物半導体膜成膜後に650°Cの加熱処理を行った試料Bのトランジスタにおいて、基板温度と電気的特性の関係について評価した。測定に用いたトランジスタは、チャネル長Lが3μm、チャネル幅Wが10μm、Lovが0μm、dWが0μmである。なお、Vdsは10Vとした。なお、基板温度は-40°C、-25°C、25°C、75°C、125°Cおよび150°Cで行った。ここで、トランジスタにおいて、ゲート電極と一対の電極との重畳する幅をLovと呼び、酸化物半導体膜に対する一対の電極のはみ出しをdWと呼ぶ。図33に、Ids実線および電界効果移動度点線のVgs依存性を示す。また、図34Aに基板温度としきい値電圧の関係を、図34Bに基板温度と電界効果移動度の関係を示す。図34Aより、基板温度が高いほどしきい値電圧は低くなることがわかる。なお、その範囲は-40°C~150°Cで1.09V~-0.23Vであった。また、図34Bより、基板温度が高いほど電界効果移動度が低くなることがわかる。なお、その範囲は-40°C~150°Cで36cm2/Vs~32cm2/Vsであった。従って、上述の温度範囲において電気的特性の変動が小さいことがわかる。上記のようなIn、Sn、Znを主成分とする酸化物半導体層にチャネルが形成されるトランジスタによれば、オフ電流を1aA/μm以下に保ちつつ、電界効果移動度を30cm2/Vsec以上、好ましくは40cm2/Vsec以上、より好ましくは60cm2/Vsec以上とし、LSIで要求されるオン電流の値を満たすことができる。例えば、L/W=33nm/40nmのFETで、ゲート電圧2.7V、ドレイン電圧1.0Vのとき12μA以上のオン電流を流すことができる。またトランジスタの動作に求められる温度範囲においても、十分な電気的特性を確保することができる。このような特性であれば、Si半導体で作られる集積回路の中に酸化物半導体で形成されるトランジスタを混載しても、動作速度を犠牲にすることなく新たな機能を有する集積回路を実現することができる。本実施例は、実施の形態や他の実施例と適宜組み合わせて実施することができる。本実施例では、In-Sn-Zn-O膜を酸化物半導体膜に用いたトランジスタの一例について、図35を用いて説明する。図35は、コプラナー型であるトップゲートトップコンタクト構造のトランジスタの上面図および断面図である。図35Aにトランジスタの上面図を示す。また、図35Bに図35Aの一点鎖線A-Bに対応する断面A-Bを示す。図35Bに示すトランジスタは、基板1100と、基板1100上に設けられた下地絶縁膜1102と、下地絶縁膜1102の周辺に設けられた保護絶縁膜1104と、下地絶縁膜1102および保護絶縁膜1104上に設けられた高抵抗領域1106aおよび低抵抗領域1106bを有する酸化物半導体膜1106と、酸化物半導体膜1106上に設けられたゲート絶縁膜1108と、ゲート絶縁膜1108を介して酸化物半導体膜1106と重畳して設けられたゲート電極1110と、ゲート電極1110の側面と接して設けられた側壁絶縁膜1112と、少なくとも低抵抗領域1106bと接して設けられた一対の電極1114と、少なくとも酸化物半導体膜1106、ゲート電極1110および一対の電極1114を覆って設けられた層間絶縁膜1116と、層間絶縁膜1116に設けられた開口部を介して少なくとも一対の電極1114の一方と接続して設けられた配線1118と、を有する。なお、図示しないが、層間絶縁膜1116および配線1118を覆って設けられた保護膜を有していても構わない。該保護膜を設けることで、層間絶縁膜1116の表面伝導に起因して生じる微小リーク電流を低減することができ、トランジスタのオフ電流を低減することができる。本実施例は、実施の形態や他の実施例と適宜組み合わせて実施することができる。本実施例では、上記とは異なるIn-Sn-Zn-O膜を酸化物半導体膜に用いたトランジスタの他の一例について示す。図36は、本実施例で作製したトランジスタの構造を示す上面図および断面図である。図36Aはトランジスタの上面図である。また、図36Bは図36Aの一点鎖線A-Bに対応する断面図である。図36Bに示すトランジスタは、基板1200と、基板1200上に設けられた下地絶縁膜1202と、下地絶縁膜1202上に設けられた酸化物半導体膜1206と、酸化物半導体膜1206と接する一対の電極1214と、酸化物半導体膜1206および一対の電極1214上に設けられたゲート絶縁膜1208と、ゲート絶縁膜1208を介して酸化物半導体膜1206と重畳して設けられたゲート電極1210と、ゲート絶縁膜1208およびゲート電極1210を覆って設けられた層間絶縁膜1216と、層間絶縁膜1216に設けられた開口部を介して一対の電極1214と接続する配線1218と、層間絶縁膜1216および配線1218を覆って設けられた保護膜1220と、を有する。基板1200としてはガラス基板を、下地絶縁膜1202としては酸化シリコン膜を、酸化物半導体膜1206としてはIn-Sn-Zn-O膜を、一対の電極1214としてはタングステン膜を、ゲート絶縁膜1208としては酸化シリコン膜を、ゲート電極1210としては窒化タンタル膜とタングステン膜との積層構造を、層間絶縁膜1216としては酸化窒化シリコン膜とポリイミド膜との積層構造を、配線1218としてはチタン膜、アルミニウム膜、チタン膜がこの順で形成された積層構造を、保護膜1220としてはポリイミド膜を、それぞれ用いた。なお、図36Aに示す構造のトランジスタにおいて、ゲート電極1210と一対の電極1214との重畳する幅をLovと呼ぶ。同様に、酸化物半導体膜1206に対する一対の電極1214のはみ出しをdWと呼ぶ。本実施例は、実施の形態や他の実施例と適宜組み合わせて実施することができる。本発明の一態様に係る半導体装置は、外光のノイズを軽減し、信頼性を高めることができるという特徴を有している。本発明の一態様に係る半導体装置は、表示装置、ノート型パーソナルコンピュータ、記録媒体を備えた画像再生装置代表的にはDVD:DigitalVersatileDisc等の記録媒体を再生し、その画像を表示しうるディスプレイを有する装置に用いることができる。その他に、本発明の一態様に係る半導体装置を用いることができる電子機器として、携帯電話、携帯型ゲーム機、携帯情報端末、電子書籍、ビデオカメラ、デジタルスチルカメラ、ゴーグル型ディスプレイヘッドマウントディスプレイ、ナビゲーションシステム、音響再生装置カーオーディオ、デジタルオーディオプレイヤー等、複写機、ファクシミリ、プリンター、プリンター複合機、現金自動預け入れ払い機ATM、自動販売機などが挙げられる。これら電子機器の具体例を図19に示す。図19Aは表示装置であり、筐体5001、表示部5002、支持台5003等を有する。本発明の一態様に係る半導体装置は、表示部5002に用いることができる。表示部5002に本発明の一態様に係る半導体装置を用いることで、外光のノイズを軽減し、信頼性の高い表示装置を提供することができる。なお、表示装置には、パーソナルコンピュータ用、TV放送受信用、広告表示用などの全ての情報表示用表示装置が含まれる。図19Bは携帯情報端末であり、筐体5101、表示部5102、操作キー5103等を有する。本発明の一態様に係る半導体装置は、表示部5102に用いることができる。表示部5102に本発明の一態様に係る半導体装置を用いることで、外光のノイズを軽減し、信頼性の高い携帯情報端末を提供することができる。図19Cは現金自動預け入れ払い機であり、筐体5201、表示部5202、硬貨投入口5203、紙幣投入口5204、カード投入口5205、通帳投入口5206等を有する。本発明の一態様に係る半導体装置は、表示部5202に用いることができる。表示部5202に本発明の一態様に係る半導体装置を用いることで、外光のノイズを軽減し、信頼性の高い現金自動預け入れ払い機を提供することができる。図19Dは携帯型ゲーム機であり、筐体5301、筐体5302、表示部5303、表示部5304、マイクロホン5305、スピーカー5306、操作キー5307、スタイラス5308等を有する。本発明の一態様に係る半導体装置は、表示部5303または表示部5304に用いることができる。表示部5303または表示部5304に本発明の一態様に係る半導体装置を用いることで、外光のノイズを軽減し、信頼性の高い携帯型ゲーム機を提供することができる。なお、図19Dに示した携帯型ゲーム機は、2つの表示部5303と表示部5304とを有しているが、携帯型ゲーム機が有する表示部の数は、これに限定されない。本実施例は、実施の形態や他の実施例と適宜組み合わせて実施することができる。"