"パケット転送用の経路情報を含む管理データを記憶するための第1の記憶手段と、パケットデータを記憶するための第2の記憶手段と、前記パケット転送用の経路情報を含む登録データを前記第1の記憶手段に記憶すると共に前記第2の記憶手段に記憶させ、前記第2の記憶手段に記憶されている登録データにより前記第1の記憶手段の登録データをリフレッシュするリフレッシュ手段とを備えることを特徴とするネットワーク装置。前記第1の記憶手段はSRAM/CAMであり、前記第2の記憶手段はDRAMであることを特徴とする請求項1に記載のネットワーク装置。前記リフレッシュ手段は、所定周期毎に、前記第2の記憶手段に記憶されている登録データを所定の分割数で読み出し、前記第1の記憶手段に上書きして、前記第1の記憶手段の登録データのリフレッシュを行うことを特徴とする請求項1又は2に記載のネットワーク装置。前記リフレッシュの周期は変更可能であることを特徴とする請求項3に記載のネットワーク装置。前記リフレッシュの周期を重要度に応じて変更することを特徴とする請求項4に記載のネットワーク装置。前記リフレッシュの分割数は変更可能であることを特徴とする請求項3に記載のネットワーク装置。前記リフレッシュの分割数を重要度に応じて変更することを特徴とする請求項6に記載のネットワーク装置。パケット転送用の経路情報を含む管理データを記憶するための第1の記憶手段と、パケットデータを記憶するための第2の記憶手段を有するネットワーク装置の管理方法であって、前記パケット転送用の経路情報を含む登録データを、前記第1の記憶手段に記憶すると共に前記第2の記憶手段に記憶させ、前記第2の記憶手段に記憶されている登録データにより前記第1の記憶手段の登録データをリフレッシュすることを特徴とするネットワーク装置の管理方法。パケット転送用の経路情報を含む管理データを記憶するための第1の記憶手段と、パケットデータを記憶するための第2の記憶手段を有するネットワーク装置の管理プログラムであって、前記パケット転送用の経路情報を含む登録データを、前記第1の記憶手段に記憶すると共に前記第2の記憶手段に記憶させるステップと、前記第2の記憶手段に記憶されている登録データにより前記第1の記憶手段の登録データをリフレッシュするステップとを含むことを特徴とするコンピュータにより実行可能なネットワーク装置の管理プログラム。パケット転送用の経路情報に従ってパケット転送を行うパケットネットワークシステムであって、前記パケットネットワークを構成するネットワーク装置は、パケット転送用の経路情報を含む管理データを記憶するための第1の記憶手段と、パケットデータを記憶するための第2の記憶手段と、前記パケット転送用の経路情報を含む登録データを前記第1の記憶手段に記憶すると共に前記第2の記憶手段に記憶させ、前記第2の記憶手段に記憶されている登録データにより前記第1の記憶手段の登録データをリフレッシュするリフレッシュ手段とを備えることを特徴とするパケットネットワークシステム。上述のように、パケットデータを記憶するDRAMと、パケット転送用の経路情報を記憶するSRAM/CAMとの両方のメモリを使用するネットワーク装置では、SRAM/CAMに記憶されていたデータにおいてデータ異常が発生すると、ネットワークへ影響を与える。そこで、特許文献1に示すように、SRAM/CAMに記憶されていたデータにエラー訂正符号を付加して、エラー訂正処理を行うことが考えられる。しかしながら、SRAM/CAMの場合には、DRAMの場合に比べて、高速でビット単価が高く、エラー訂正コードを付加して、誤り訂正を行うことは難しい。上述の課題を鑑み、本発明は、パケット転送用の経路情報を記憶するSRAM/CAMの情報がソフトエラーにより失われてしまうことを回避できるようにしたネットワーク装置、ネットワーク装置の管理方法、管理プログラム、パケットネットワークシステムを提供することを目的とする。上述の課題を鑑み、本発明に係るネットワーク装置は、パケット転送用の経路情報を含む管理データを記憶するための第1の記憶手段と、パケットデータを記憶するための第2の記憶手段と、パケット転送用の経路情報を含む登録データを第1の記憶手段に記憶すると共に第2の記憶手段に記憶させ、第2の記憶手段に記憶されている登録データにより第1の記憶手段の登録データをリフレッシュするリフレッシュ手段とを備えることを特徴とする。本発明に係るネットワーク装置の管理方法は、パケット転送用の経路情報を含む管理データを記憶するための第1の記憶手段と、パケットデータを記憶するための第2の記憶手段を有するネットワーク装置の管理方法であって、パケット転送用の経路情報を含む登録データを、第1の記憶手段に記憶すると共に第2の記憶手段に記憶させ、第2の記憶手段に記憶されている登録データにより第1の記憶手段の登録データをリフレッシュすることを特徴とする。本発明に係るネットワーク装置の管理プログラムは、パケット転送用の経路情報を含む管理データを記憶するための第1の記憶手段と、パケットデータを記憶するための第2の記憶手段を有するネットワーク装置の管理プログラムであって、パケット転送用の経路情報を含む登録データを、第1の記憶手段に記憶すると共に第2の記憶手段に記憶させるステップと、第2の記憶手段に記憶されている登録データにより第1の記憶手段の登録データをリフレッシュするステップとを含むことを特徴とする。本発明に係るパケットネットワークシステムは、パケット転送用の経路情報に従ってパケット転送を行うパケットネットワークシステムであって、パケットネットワークを構成するネットワーク装置は、パケット転送用の経路情報を含む管理データを記憶するための第1の記憶手段と、パケットデータを記憶するための第2の記憶手段と、パケット転送用の経路情報を含む登録データを第1の記憶手段に記憶すると共に第2の記憶手段に記憶させ、第2の記憶手段に記憶されている登録データにより第1の記憶手段の登録データをリフレッシュするリフレッシュ手段とを備えることを特徴とする。本発明によれば、CPU部からの登録データをSRAM/CAMに書き込んで登録すると共に、DRAMにも同時にコピーして記憶し、所定のリフレッシュ周期毎に、DRAMから所定領域の登録データを読み出し、この読み出された登録データによりSRAM/CAMを上書きしてリフレッシュしている。これにより、SRAM/CAMの経路情報がソフトエラーにより、経路情報が失われてしまうことが回避できる。以下、本発明の実施の形態について図面を参照しながら説明する。図1は、本発明の第1の実施形態に係るネットワーク装置10の構成を示すブロック図である。図1に示すように、本発明の実施形態に係るネットワーク装置10は、CPU部101とスイッチモジュール部102により構成されている。スイッチモジュール部102内には、CPU部101と通信可能なスイッチプロセッサ121が搭載され、スイッチプロセッサ121の記憶部として、SRAM/CAM122と、DRAM123とが接続されている。SRAM/CAM122は、パケット転送用の経路情報を含む登録データを記憶するものである。DRAM123は、パケットデータを記憶するものである。また、本発明の実施形態に係るネットワーク装置10では、DRAM123は、SRAM/CAM122の登録データを所定周期毎にリフレッシュするのに用いられる。CPU部101やスイッチプロセッサ121は、回線部124を介して外部ネットワーク201と通信データの送受信を行っている。また、CPU部101とスイッチプロセッサ121との間は設定情報や経路情報等の登録データをやり取りする機能を有している。このように、本発明の第1の実施形態においては、スイッチモジュール部102内には、パケット転送用の経路情報を含む登録データ記憶するSRAM/CAM122と、パケットデータを記憶するDRAM123とが設けられている。そして、DRAM123には、SRAM/CAM122のパケット転送用の経路情報を含む登録データのコピーが記憶され、このDRAM123の登録データにより、SRAM/CAM122の登録データが所定周期毎にリフレッシュされる。これにより、SRAM/CAM122の登録データがソフトエラーにより、経路情報が失われてしまうことが回避できる。図2は、本発明の第1の実施形態における登録データの一例の説明図である。図2に示すように、登録データとしては、パケット転送用の経路情報FDBと、IPアドレスと、L4ポート第4層:トランスポート層と、出力インターフェース情報等が記憶される。図3は、本発明の第1の実施形態におけるスイッチプロセッサ121の登録動作を示すフローチャートである。図3において、スイッチプロセッサ121は、CPU部101から登録データを受信するとステップS1、この登録データをSRAM/CAM122に書き込みステップS2、これと同時に、この登録データをDRAM123にも書き込んでステップS3、登録処理を終了する。図4は、本発明の第1の実施形態におけるスイッチプロセッサ121のリフレッシュ動作を示すフローチャートである。図4において、リフレッシュ周期T1が経過するとステップS101、スイッチプロセッサ121はリフレッシュ開始アドレスを確認しステップS102、DRAM123からリフレッシュ領域に相当する1/M分の登録データを読み出しステップS103、読み出した1/M分の登録データをSRAM/CAM122に書き込むステップS104。次に、スイッチプロセッサ121は、全体領域をリフレッシュしたかどうかを判定しステップS105、全体領域のリフレッシュを完了していなければステップS105No、リフレッシュ開始アドレスをコピーが完了した次のアドレスに設定してステップS106、処理を終了し、次の周期の開始時刻にステップS101からの処理を繰り返す。ステップS105で、全体領域のリフレッシュを完了していたらステップS105Yes、リフレッシュ開始アドレスをリフレッシュ領域の先頭に戻してステップS107、処理を終了し、次の周期の開始時刻にステップS101からの処理を繰り返す。図5は、本発明の第1の実施形態の動作を示すシーケンス図である。図5において、登録データが順次CPU部101からスイッチプロセッサ121に対して送信される処理PRC1。スイッチプロセッサ121は、登録データをSRAM/CAM122に書き込んだ後処理PRC2、この登録データをDRAM123にもコピーとして同時に書き込む処理PRC3。スイッチプロセッサ121は、リフレッシュ周期T1毎に、登録データ全体1~N1から、1/M1M1は上書き分割数の登録データ登録データ1,2,3、...を、DRAM123から読み出し処理PRC4、SRAM/CAM122に対して同一データの登録された領域に対してデータの上書きを実施し処理PRC5、ソフトエラーが発生していた場合、データエラーを正常なデータとして書き戻す。ここで、リフレッシュ周期T1及び上書き分割数M1は、自由に変更可能で、SRAM/CAMに対するデータの上書きの頻度を調整する。リフレッシュ時間は全データのリフレッシュに例えば1secなどが適用できる。リフレッシュ周期T1を限りなく小さくすることや、上書き分割数1/M1を1に近づけることにより、データの上書きする間隔が短くなるため、ソフトエラー発生に対する正常なデータへの書き戻しが早く行うことが可能で信頼性が向上する。登録データ全体N1を上書きが完了した場合、再度、登録データの先頭からデータの上書きを実施する。以上説明したように、本発明の第1の実施形態では、CPU部101からの登録データをスイッチプロセッサ121が独立にSRAM/CAM122に対して定期的なリフレッシュを実施している。これにより、SRAM/CAM122のソフトエラーによるデータエラーを定期的なリフレッシュにより正常なデータに書き戻しデータの保障が比較的低コストで行え、ネットワーク装置として信頼性を高めることができる効果がある。図6は、本発明の他の実施形態の動作を示すシーケンス図である。図6に示す実施形態では、CPU部101から登録データに重要度を付与してスイッチプロセッサ121に送信し、重要度に応じて、リフレッシュ周期を変更するようにしている。すなわち、本発明の他の実施形態では、図7に示すような管理テーブルが設けられる。この管理テーブルには、重要度の項目が設けられる。そして、この重要度に応じて、リフレッシュ周期が設定される。つまり、重要度が高くなるほど、リフレッシュ周期T1を小さく設定している。これにより、重要度の高い情報を優先的に保護することができる。なお、上述の例では、重要度に応じてリフレッシュ周期を設定しているが、重要度に応じて、リフレッシュを行うときの登録データの分割数1/M1を変更するようにしても良い。また、重要度に応じて、リフレッシュ周期T1とリフレッシュを行うときの登録データの分割数1/M1との双方を変更するようにしても良い。本発明は、上述した実施形態に限定されるものではなく、この発明の要旨を逸脱しない範囲内で様々な変形や応用が可能である。"