第1セラミック基板と、前記第1セラミック基板の一方の主面に配置された第1導電層と、前記第1セラミック基板の他方の主面において前記第1導電層と対向する領域に配置された第2導電層と、シリコンよりバンドギャップの広い材料で構成され、前記第1導電層の表面に配置されたトランジスタと、前記トランジスタのスイッチングによって前記第1導電層及び前記第2導電層に逆向きの電流変化が発生するように前記第1導電層と前記第2導電層とを電気的に接続する接続部材と、前記第2導電層の表面に一方の主面が接触するように配置された第2セラミック基板と、前記第2導電層と絶縁されるように前記第2セラミック基板の他方の主面に配置された第3導電層と、を備えたことを特徴とするパワー半導体モジュール。前記第3導電層の表面に接する放熱部材を備えたことを特徴とする請求項1に記載のパワー半導体モジュール。前記トランジスタは、電界効果型トランジスタ又はIGBTであることを特徴とする請求項1又は請求項2に記載のパワー半導体モジュール。前記トランジスタは、200°C以上の温度条件において使用可能なワイドバンドギャップ材料で構成されたことを特徴とする請求項1から請求項3のいずれかに記載のパワー半導体モジュール。前記第1導電層は、第1部材及び当該第1部材と離間して配置された第2部材とで構成され、前記第1部材の表面には第1トランジスタ及び第1ダイオードが配置され、前記第1トランジスタと前記第1ダイオードとは、第1導電性ワイヤにより接続され、前記第1トランジスタと第2部材とは、第2導電性ワイヤにより接続されていることを特徴とする請求項1から請求項4のいずれかに記載のパワー半導体モジュール。前記第1導電層は、第1部材及び当該第1部材と離間して配置された第2部材とで構成され、前記第1部材の表面には第1トランジスタ及び第1ダイオードが配置され、前記第2部材の表面には第2トランジスタ及び第2ダイオードが配置され、前記第1部材は、前記第1トランジスタの第1端子及び前記第1ダイオードの第1端子と接続され、前記第1トランジスタの第2端子及び前記第1ダイオードの第2端子は、前記第2部材と接続され、前記第2部材は、前記第2トランジスタの第1端子及び前記第2ダイオードの第1端子と接続され、前記第2トランジスタの第2端子及び前記第2ダイオードの第2端子は、前記接続部材と接続されていることを特徴とする請求項1から請求項5のいずれかに記載のパワー半導体モジュール。ところで、近年では、変換効率の高い電力変換器が求められている。電力変換器の変換効率を高めるための方法として、例えば、使用する半導体素子のスイッチング速度を高めてスイッチング時の損失を低減する方法が考えられる。IGBTより高いスイッチング速度を実現できる構造の半導体素子としては、例えば、FETが挙げられる。しかしながら、シリコンを用いたFETはオン抵抗が大きいため、高電圧が適用される電力変換器などに用いると、かえって導通損失が増大してしまう。また、オン抵抗による発熱量が大きいため、大型の放熱部材を用いて冷却効率を高めなくてはならず、半導体モジュールが大型化してしまう。さらに、スイッチング速度が高くなるとそれに応じてサージ電圧も大きくなるため、素子の破壊に対して十分に余裕をもった設計を行わなくてはならなくなり、その結果、半導体素子の性能を十分に発揮させることができなくなる。また、IGBTであっても電流が100Aを超えるような大容量変換器の場合、大きな電流をON、OFFさせるために、100A以下の小容量の場合と異なり、FETと同様に大きなサージ電圧が発生するという問題がある。本発明は、かかる点に鑑みてなされたものであり、大型の放熱部材を用いることなく高い性能を発揮可能なパワー半導体モジュールを提供することを目的とする。本発明のパワー半導体モジュールは、第1セラミック基板と、前記第1セラミック基板の一方の主面に配置された第1導電層と、前記第1セラミック基板の他方の主面において前記第1導電層と対向する領域に配置された第2導電層と、シリコンよりバンドギャップの広い材料で構成され、前記第1導電層の表面に配置されたトランジスタと、前記トランジスタのスイッチングによって前記第1導電層及び前記第2導電層に逆向きの電流変化が生じるように前記第1導電層と前記第2導電層とを電気的に接続する接続部材と、前記第2導電層の表面に一方の主面が接触するように配置された第2セラミック基板と、前記第2導電層と絶縁されるように前記第2セラミック基板の他方の主面に配置された第3導電層と、を備えたことを特徴とする。この構成によれば、シリコンよりバンドギャップの広い材料で構成されたトランジスタを用いることにより、トランジスタの導通状態における電気抵抗オン抵抗が小さくなり、高温においても所望の動作が可能になるため、大型の放熱部材を用いることなく動作可能なパワー半導体モジュールを実現できる。また、対向する第1導電層及び第2導電層に逆向きの電流変化が生じるように構成されているため、相互インダクタンスにより回路の誘導リアクタンスを低減してサージ電圧を抑制できる。これにより、トランジスタの性能を最大限に発揮可能なパワー半導体モジュールを実現できる。本発明のパワー半導体モジュールにおいて、前記第3導電層の表面に接する放熱部材を備えても良い。この構成によれば、第2セラミック基板によって第2導電層と隔てられた第3導電層の表面に放熱部材が配置されるため、放熱部材を第2導電層から絶縁することができる。これにより、パワー半導体モジュールの安全性を高めることができる。本発明のパワー半導体モジュールにおいて、前記トランジスタは、電界効果型トランジスタ又はIGBTであることが好ましい。電界効果型トランジスタを用いることにより、低損失のパワー半導体モジュールを実現できる。本発明のパワー半導体モジュールにおいて、前記トランジスタは、200°C以上の温度条件において使用可能なワイドバンドギャップ材料で構成されることが好ましい。このような温度条件で使用可能であれば、放熱部材を十分に小型化可能である。本発明のパワー半導体モジュールにおいて、前記第1導電層は、第1部材及び当該第1部材と離間して配置された第2部材で構成され、前記第1部材の表面には第1トランジスタ及び第1ダイオードが配置され、前記第1トランジスタと前記第1ダイオードとは、第1導電性ワイヤにより接続され、前記第1トランジスタと第2部材とは、第2導電性ワイヤにより接続されていることが好ましい。この構成によれば、第1ダイオードと第2部材とが第1トランジスタを介して接続されるため、第1ダイオードと第2部材とを直接的に接続する場合と比較してパワー半導体モジュールを小型化すること可能である。本発明のパワー半導体モジュールにおいて、前記第1導電層は、第1部材及び当該第1部材と分離した第2部材で構成され、前記第1部材の表面には第1トランジスタ及び第1ダイオードが配置され、前記第2部材の表面には第2トランジスタ及び第2ダイオードが配置され、前記第1部材は、前記第1トランジスタの第1端子及び前記第1ダイオードの第1端子と接続され、前記第1トランジスタの第2端子及び前記第1ダイオードの第2端子は、前記第2部材と接続され、前記第2部材は、前記第2トランジスタの第1端子及び前記第2ダイオードの第1端子と接続され、前記第2トランジスタの第2端子及び前記第2ダイオードの第2端子は、前記接続部材と接続されていても良い。本発明によれば、大型の放熱部材を用いることなく高い性能を発揮可能なパワー半導体モジュールを提供することができる。実施の形態1以下、本発明の実施の形態について添付図面を参照して詳細に説明する。図1は、本実施の形態に係るパワー半導体モジュールの構成例を示す模式図である。図1Aは素子配置面側から見た平面模式図であり、図1Bは導電性ワイヤを含むように示した断面模式図である。図1に示すように、パワー半導体モジュール1は、支持部材となる第1セラミック基板11を含んで構成されている。第1セラミック基板11は、窒化ケイ素、窒化アルミニウム、又は酸化アルミニウムなどの絶縁性の材料で構成された平面形状が略長方形の基板である。第1セラミック基板11の素子配置面側となる一方の主面上側には複数の金属板で構成された第1導電層21が設けられており、第1セラミック基板11の他方の主面下側には金属板による第2導電層22が設けられている。第1導電層21、及び第2導電層22を構成する金属板は、銅、アルミニウムなどの金属材料で構成されており、第1セラミック基板11にろう接されている。なお、第1導電層21は、金属以外の導電材料で構成された導電部材であっても良い。第1導電層21は、互いに離間して配置された金属板21a~21fによって構成されている。金属板21aには、電力供給用の外部接続端子31aが接続されており、金属板21bには電力供給用の外部接続端子31bが接続されおり、金属板21cには出力端子36が接続されている。第2導電層22は、1枚の金属板によって構成されている。金属板21b上には、整流素子であるダイオード32a及びスイッチング素子であるトランジスタ33aが配置されている。ダイオード32a及びトランジスタ33aの下面にはそれぞれ端子が露出するように形成されており、半田によって、この端子と金属板21bとが電気的に接続されている。また、ダイオード32a及びトランジスタ33aの上面にはそれぞれ端子が露出するように形成されており、当該端子には後述する接続関係を形成するように導電性ワイヤ34a~34cが接続されている。また、金属板21c上には、整流素子であるダイオード32b及びスイッチング素子であるトランジスタ33bが配置されている。ダイオード32b及びトランジスタ33bの下面にはそれぞれ端子が露出するように形成されており、半田によって、この端子と金属板21dとが電気的に接続されている。また、ダイオード32b及びトランジスタ33bの上面にはそれぞれ端子が露出するように形成されており、当該端子には後述する接続関係を構成するように導電性ワイヤ34a~34cが接続されている。上述したトランジスタ33a、33b、ダイオード32a、32bは、シリコンよりバンドギャップの広い半導体材料で構成されている。このような半導体材料で構成されたトランジスタ33a、33b、ダイオード32a、32bは、シリコンで構成されたトランジスタよりオン抵抗を小さくすることができるため、導通損失を低減できる。また、このような半導体材料で構成されたトランジスタ33a、33b、ダイオード32a、32bは、200°C以上の比較的高い温度でも動作可能である。このようなワイドバンドギャップ半導体材料としては、例えば、炭化ケイ素SiC又は窒化ガリウムGaNなどを用いることができる。トランジスタ33a、33bは、例えば、FETで構成することが好ましい。トランジスタ33a、33bとしてFETを用いることによりスイッチング速度の高速化が実現され、パワー半導体モジュール1を用いて構成した場合の電力変換器の変換効率を高めることができる。ただし、トランジスタ33a、33bはFETに限られない。第2導電層22の下面には、第1セラミック基板11と略同形状の第2セラミック基板12が設けられている。第2セラミック基板12は、第1セラミック基板11と同様、窒化ケイ素、窒化アルミニウム、又は酸化アルミニウムなどで構成されており、第2導電層22の下面と第2セラミック基板12の上面とが接するように、第2導電層22の下面全体にろう接されている。また、第2セラミック基板12の下面には金属板により構成された第3導電層23が設けられている。第3導電層23は、銅、アルミニウムなどの金属材料で構成されており、第2セラミック基板12の下面と第3導電層23の上面とが接するように、第2セラミック基板12にろう接されている。第3導電層23の下面には放熱部材が取り付けられる。図2は、放熱部材が取り付けられた状態のパワー半導体モジュールを図1A、Bに示す矢印X1の方向から見た図である。ただし、図2では、パワー半導体モジュールの一部の構成は省略して示している。図2に示すように、第3導電層23の下面には、放熱部材41の銅ベース42が半田付けされている。銅ベース42には、銅ベース42の下面と冷却フィン44の上面とが接した状態で銅ベース42の上面からねじ込んだボルト43により冷却フィン44が固定されている。これにより、パワー半導体モジュール1の温度を動作可能な所定範囲に保つことができるようになっている。図3は、本実施の形態に係るパワー半導体モジュールの回路構成図である。以下、図1及び図3を参照して説明する。図3に示すように、パワー半導体モジュール1において、電力供給用の外部接続端子31aと外部接続端子31bとの間には、nチャネル型FETであるトランジスタ33aと、nチャネル型FETであるトランジスタ33bとが直列に接続されている。具体的には、トランジスタ33aの下面において露出するドレイン端子は、金属板21bと接続されており、外部接続端子31bを通じて電源からの高電位が与えられるようになっている。トランジスタ33bの上面において露出するソース端子は、導電性ワイヤ34eによって金属板21dと接続されている。また、金属板21dは、第1セラミック基板11のスルーホールに設けられた接続部材35bによって第2導電層22を構成する金属板と電気的に接続されており、第2導電層22を構成する金属板は、第1セラミック基板11のスルーホールに設けられた接続部材35aによって金属板21aと電気的に接続されている。これにより、トランジスタ33bのソース端子には外部接続端子31aを通じて低電位が与えられるようになっている。トランジスタ33aの上面において露出するソース端子は、導電性ワイヤ34bによって金属板21cと接続されている。また、トランジスタ33bの下面において露出するドレイン端子は、金属板21cと接続されている。これにより、トランジスタ33aのソース端子及びトランジスタ33bのドレイン端子は、金属板21cと接続された共通の出力端子36に接続されている。トランジスタ33aの上面において露出するゲート端子は、導電性ワイヤ34cによって金属板21eと接続されており、金属板21e及び導電性ワイヤ34cを通じて、外部からトランジスタ33aのスイッチングを制御する制御電位が印加されるようになっている。また、トランジスタ33bの上面において露出するゲート端子は、導電性ワイヤ34fによって金属板21fと接続されており、金属板21f及び導電性ワイヤ34fを通じて、外部からトランジスタ33bのスイッチングを制御する制御電位が印加されるようになっている。トランジスタ33a、33bはnチャネル型のFETであるから、ゲート-ソース間に生じる電位差がしきい値電圧より大きい場合にオンとなり、ゲート-ソース間に生じる電位差がしきい値電圧より小さい場合にオフとなる。また、図3に示すように、トランジスタ33aに対して並列にダイオード32aが接続されている。具体的には、ダイオード32aの下面において露出するカソードは、金属板21bと接続されており、ダイオード32aの上面において露出するアノードは、導電性ワイヤ34aによってトランジスタ33aの上面において露出するドレイン端子と接続されている。これにより、ダイオード32aは、電源から逆方向バイアスが印加されるようになっている。同様に、トランジスタ33bに対して並列にダイオード32bが接続されている。具体的には、ダイオード32bの下面において露出するカソードは、金属板21cと接続されており、ダイオード32bの上面において露出するアノードは、導電性ワイヤ34dによってトランジスタ33bの上面において露出するドレイン端子と接続されている。これにより、ダイオード32bは、電源から逆方向バイアスが印加されるようになっている。このように構成されたパワー半導体モジュール1において、例えば、トランジスタ33aのゲートに所定の高電位が印加されてトランジスタ33aがオンになり、又はトランジスタ33bのゲートに所定の高電位が印加されてトランジスタ33bがオンになると、トランジスタ33aのソースドレイン間、又はトランジスタ33bのソースドレイン間には、実質的な電位差が無くなる。このため、トランジスタ33a、33bのオン、オフに応じて出力端子36に現れる電圧を制御することが可能である。例えば、このようなパワー半導体モジュール1を複数使用することにより、直流を交流に変換するインバータとして用いることができる。次に、図3及び図4を参照してインバータ駆動における回路動作を説明する。ここでは、トランジスタ33aのドレイン端子と出力端子36との間にインダクタンス負荷37を加えた場合の動作について説明する。なお、ダイオード32aを流れる電流Ia及びトランジスタ33bを流れる電流Ibは、図3及び図4において矢印で示す方向を正方向とする。初期状態において、トランジスタ33a、33bはいずれもオフであり、ダイオード32aにはインダクタンス負荷37による負方向の還流電流Ia0が流れているものとする。トランジスタ33bがオフからオンになると、トランジスタ33bには外部接続端子31bからインダクタンス負荷37を通じて電流が流れる。一方、トランジスタ33bのオンに伴いダイオード32aのカソード側の電位が低下するため、ダイオード32aに流れていた還流電流Ia0は減少する。この場合、ダイオード32aを流れる電流Iaは正方向に増加するよう変化する。また、トランジスタ33bがオフからオンになるため、トランジスタ33bを流れる電流Ibは正方向に増加するよう変化する。つまり、ダイオード32aの電流変化とトランジスタ33bの電流変化とは正方向の増加負方向の減少で一致する。その後、トランジスタ33bがオンからオフになると、トランジスタ33bを流れる電流が減少する。この場合、インダクタンス負荷37は電流を流し続けようとするので、ダイオード32aのアノード側の電位が上昇して負方向の還流電流が流れ始める。つまり、ダイオード32aの電流変化とトランジスタ33bの電流変化とは負方向の増加正方向の減少で一致する。このようにトランジスタ33bのスイッチングによってトランジスタに電流変化が生じる場合、ダイオード32aには、正負の方向及び増減が同じ電流変化が生じる。なお、ここでは、トランジスタ33aのドレイン端子高電位の外部接続端子31bと出力端子36との間にインダクタンス負荷37を挿入してトランジスタ33bをスイッチングさせる場合の回路動作を説明したが、トランジスタ33bのソース端子低電位の外部接続端子31aと出力端子36との間にインダクタンス負荷37を挿入してトランジスタ33aをスイッチングさせる場合、トランジスタ33aとダイオード32bに正負の方向及び増減が同じ電流変化が生じる。本実施の形態に係るパワー半導体モジュール1の特性を確認するため、トランジスタに従来のシリコンSiを用いる場合と、炭化ケイ素SiCを用いる場合とにおいて、パワー半導体モジュールの各部の温度をシミュレーションした。ここでは、炭化ケイ素SiCを用いた素子A1、及びシリコンSiを用いた素子A2の2条件についてシミュレーションを行った。また、第2セラミック基板及び第3導電層を有する構造B1、及びこれらを有しない構造B2の2条件についてシミュレーションを行った。すなわち、素子A1と構造B1との組み合わせ実施の形態、素子A1と構造B2との組み合わせ比較1、素子A2と構造B1との組み合わせ比較2、素子A2と構造B2との組み合わせ比較3の計4条件でシミュレーションを行った。シミュレーションにおいて、炭化ケイ素SiCを用いたトランジスタの損失は20W、使用可能な温度の上限は250°Cと仮定した。また、シリコンSiを用いたトランジスタの損失は60W、使用可能な温度の上限は150°Cと仮定した。シミュレーション結果を表1に示す。なお、表1において、Rthjcは、半導体モジュールにおけるトランジスタと金属板との接触表面から、放熱部材と半導体モジュールとの接触表面までの熱抵抗を示し、Rthcaは、放熱部材と半導体モジュールとの接触表面から、大気までの熱抵抗を示す。また、ΔTjcは、半導体モジュールにおけるトランジスタと金属板との接触表面から、放熱部材と半導体モジュールとの接触表面までの温度差を示し、ΔTcaは、放熱部材における半導体モジュールとの接触表面から、大気までの温度差を示す。大気の温度は40°Cとした。表1に示すように、本実施の形態においては、放熱部材の帯電を防止するために熱的に不利な第2セラミック基板を備えているが、第2セラミック基板を備えない構造比較1と比較して、Rthcaの変化は5程度に留まっている。このため、本実施の形態に係るパワー半導体モジュール1は、熱的に不利な2層基板構造第1セラミック基板と第2セラミック基板の2層構造であるにもかかわらず、大型の放熱部材を用いる必要がなく、熱設計を大きく変更する必要もない。一方で、シリコンを用いたパワー半導体モジュールにおいて第2セラミック基板を備える場合比較2、第2セラミック基板を備えない構造比較3と比較して、Rthcaの変化は40に達する。このため、シリコンを用いたパワー半導体モジュールにおいて2層基板構造を適用すると、放熱部材を大型化しなくてはならず、熱設計を抜本的に見直さなくてはならない。このように、本実施の形態に係るパワー半導体モジュール1は、放熱部材の帯電を防止するため熱的に不利な2層基板構造を採用しているにもかかわらず、熱的に余裕があるため大型の放熱部材を用いなくとも十分に動作可能である。これに対し、シリコンを用いたパワー半導体モジュールにおいては熱的に余裕がないため、2層基板構造を採用すると放熱部材を大型化しなくてはならない。図5は、本実施の形態に係るパワー半導体モジュールの電流変化の向きを示す模式図である。上述したように、第1セラミック基板11の上面に設けられた金属板21aは、第1セラミック基板11のスルーホールに設けられた接続部材35aにより、第1セラミック基板11の下面に設けられた第2導電層22と接続されている。また、第1セラミック基板11の上面に設けられた金属板21dは、第1セラミック基板11のスルーホールに設けられた接続部材35bにより、第2導電層22と接続されている。これにより、第1セラミック基板11の上面における外部接続端子31b、金属板21b、金属板21c、及び金属板21dと、第1セラミック基板11の下面における第2導電層22とが接続部材35bによって接続され、第1セラミック基板11の下面における第2導電層22と、第1セラミック基板11の上面における金属板21a及び外部接続端子31aとが接続部材35aによって接続されて一巡の回路が構成されている。例えば、高電位の外部接続端子31bと出力端子36との間に図示しないインダクタンス負荷が接続されてダイオード32aに還流電流が流れている場合、金属板21f及び導電性ワイヤ34fを通じてトランジスタ33bのゲート端子に所定の高電位が印加されると、トランジスタ33bのドレイン端子には高電位の外部接続端子31bからインダクタンス負荷を通じて電流が流れ込む。このとき、金属板21b、21cには、図5に示すような図面右向き矢印X2の電流の変化電流の増加が発生する図3参照。この電流の変化は、導電ワイヤ34e、導電部材21d、及び接続部材35bを通じて第2導電層22に伝わる。第2導電層22に伝わった電流の変化は接続部材35a及び導電部材21aを通じて低電位の外部接続端子31aに伝わるので、第2導電層22を構成する金属板には、図面左向き矢印X3の電流の変化電流の増加が発生する。つまり、トランジスタ33bのスイッチングによって、第1導電層21を構成する金属板21b、21cと、これに対向する第2導電層22には、逆向きの電流変化が生じる。より詳細には、金属板21b及び第2導電層22の対向領域には逆向きの電流変化が生じ、金属板21c及び第2導電層22の対向領域には逆向きの電流変化が生じる。このように、本実施の形態に係るパワー半導体モジュール1は、第1導電層21を構成する金属板21b、21cと、第2導電層22を構成する金属板との間に逆向きの電流変化が発生するように構成されている。このため、第1導電層21を構成する金属板21b、21cと、第2導電層22を構成する金属板との相互インダクタンスにより、回路の誘導リアクタンスインダクタンスは低減される。例えば、本実施の形態に係るパワー半導体モジュール1では、回路のインダクタンスを1/10程度に低減できることを確認している。このように、回路のインダクタンスを低減することにより、パワー半導体モジュール1におけるサージ電圧を抑制できる。なお、金属板21b、21cにおける電流変化の向きと、第2導電層22を構成する金属板における電流変化の向きとは、回路のインダクタンスを低減可能であれば、180°の逆向きでなくとも良い。上述した回路において生じるサージ電圧は、スイッチング速度が高くなるほど大きくなる。これは、サージ電圧が、誘導リアクタンスと電流の時間微分di/dtとの積に依存するためである。トランジスタ33a、33bがFETの場合、スイッチング速度が高くなるためスイッチング時における電流の時間微分は増大するが、本実施の形態に係るパワー半導体モジュール1のように、対向する領域において逆向きの電流が流れるような構成を採用することで、回路の誘導リアクタンスを十分に低減してサージ電圧を抑制できる。このため、当該構成は、スイッチング速度が高いトランジスタを用いる場合に特に効果的である。本実施の形態に係るパワー半導体モジュール1において、第3導電層23は、第2セラミック基板12によって第1導電層21及び第2導電層22と絶縁されている。これにより、第3導電層23と、第1導電層21及び第2導電層22との導通を遮断でき、放熱部材41への接触による感電を防止できる。このような感電防止対策は、鉄道車両や自動車などの安全性が重要な分野において特に有効である。なお、感電を確実に防止するためには、第3導電層23はグランドに接続しておくことが好ましい。本実施の形態に係るパワー半導体モジュール1では、ダイオード32aの上面において露出するアノードと、金属板21cとが、トランジスタ33aの上面において露出するソース端子と接続されている。また、ダイオード32bの上面において露出するアノードと、金属板21dとが、トランジスタ33bの上面において露出するソース端子と接続されている。これにより、ダイオード32aのアノードと金属板21cとを直接的に接続する場合、又はダイオード32bのアノードと金属板21dとを直接的に接続する場合と比較して、ワイヤボンディングの面積を縮小できる。例えば、ダイオード32bのアノードと金属板21dとが直接的に接続されている場合、金属板21dには、トランジスタ33bのソース端子と金属板21dとを接続する導電性ワイヤ、及びダイオード32bのアノードと金属板21dとを接続する導電性ワイヤが接続されるため、金属板21dにはある程度の面積が必要になる。一方、本実施の形態に係る構成の場合、金属板21dには、トランジスタ33bのソース端子と金属板21dとを接続する導電性ワイヤのみが接続されるため、金属板21dの面積を縮小できる。これにより、パワー半導体モジュールを小型化すること可能である。図6は、本実施の形態に係るパワー半導体モジュールの変形例を示す模式図である。図6に示されるパワー半導体モジュール1aの基本的な構成は、パワー半導体モジュール1と共通している。本実施の形態に係るパワー半導体モジュール1aと、パワー半導体モジュール1との主要な相違点は、第1セラミック基板11の大きさ、及び第1導電層21と第2導電層22の接続部分の構造である。本実施の形態に係るパワー半導体モジュール1aにおいて、第1セラミック基板11は、第2セラミック基板12より一回り小さくなっており、図面の左右方向X方向の幅が短い。これにより、第2導電層22の両端部において上面の一部が露出している。また、導電性ワイヤ34eによって、トランジスタ33bのソース端子と、第2導電層22を構成する金属板の一端部において露出している部分とが接続されており、これに伴い、金属板21dが省略されている。また、導電性ワイヤ34gによって、第2導電層22を構成する金属板の他端部において露出している部分と、金属板21aとが接続されている。つまり、本実施の形態において、導電性ワイヤ34e、及び導電性ワイヤ34gが接続部材として機能する。このように、ワイヤボンディングによって第1導電層21と第2導電層22とを電気的に接続する場合、第1セラミック基板においてスルーホール、及び接続部材を設けずに済むため、製造工程を簡略化することが可能である。このような構成のパワー半導体モジュール1aにおいてもパワー半導体モジュール1と同様の効果を得ることができる。以上、本発明の構成によれば、シリコンよりバンドギャップの広い材料で構成されたトランジスタを用いることにより、オン抵抗が小さくなり、高温においても所望する動作が可能になるため、大型の放熱部材を用いることなく動作可能なパワー半導体モジュールを実現できる。また、第1導電層、及び第2導電層の対向する部分に略逆向きの電流変化が生じるように構成されているため、相互インダクタンスにより回路の誘導リアクタンスを低減してサージ電圧を抑制できる。これにより、トランジスタの持つ特性を十分に活かし、高い性能を発揮可能なパワー半導体モジュールを実現できる。なお、本発明は上記実施の形態に限定されず、さまざまに変更して実施可能である。例えば、トランジスタとしてIGBTを用いても良い。上記実施の形態において、添付図面に図示されている大きさや形状などについては、これに限定されず、本発明の効果を発揮する範囲内で適宜変更が可能である。その他、本発明の目的の範囲を逸脱しない限りにおいて適宜変更して実施可能である。