"光電変換部と、前記光電変換部で生じた電荷を保持するフローティングディフュージョン部と、前記光電変換部で生じた電荷を保持する電荷保持部と、前記光電変換部の電荷を前記フローティングディフュージョン部に転送するための第1の転送部と、前記電荷保持部の電荷を前記フローティングディフュージョン部に転送するための第2の転送部と、前記フローティングディフュージョン部で保持される電荷に応じた信号を出力する出力部と、を含む複数の画素を有する固体撮像装置であって、各画素のレイアウトにおいて、前記光電変換部を含む光電変換部領域が略方形である場合に、前記電荷保持部を含む電荷保持部領域は前記方形の一辺側に設けられ、前記出力部を含む出力部領域は前記方形において前記辺と交わる他の一辺側に設けられる固体撮像装置。前記出力部領域は、前記フローティングディフュージョン部をリセットするリセット部を更に含む請求項1に記載の固体撮像装置。前記出力部領域が前記第2の転送部を含む請求項1又は2に記載の固体撮像装置。前記第1の転送部及び前記第2の転送部のドレイン領域を前記フローティングディフュージョン部と共通とする請求項1又は2に記載の固体撮像装置。前記第1の転送部及び前記第2の転送部のドレイン領域を前記フローティングディフュージョン部と共通とすると共に、前記リセット部のドレイン領域を更に前記フローティングディフュージョン部と共通とする請求項2に記載の固体撮像装置。前記第2の転送部及び前記リセット部のドレイン領域を共通とする請求項2に記載の固体撮像装置。前記光電変換部領域の略方形の一辺側に設ける前記電荷保持部領域は、前記一辺より長い辺を有し、前記方形において前記辺と交わる他の一辺側に設ける前記出力部領域は、前記他の一辺より長い辺を有する請求項1乃至6のいずれか1項に記載の固体撮像装置。前記電荷保持部は、ポリシリコンを含む請求項1乃至7いずれか1項に記載の固体撮像装置。前記電荷保持部はMOSからなる容量である請求項8に記載の固体撮像装置。前記電荷保持部は2層ポリシリコンからなる容量である請求項8に記載の固体撮像装置。請求項1乃至10のいずれか1項に記載の固体撮像装置と、前記固体撮像装置からの信号を処理する信号処理部と、を有するカメラ。しかしながら、上述したダイナミックレンジの拡大機能の有無に関わらず、隣接する画素との混色が起こることが、CMOSエリアセンサにおける課題である。図8a、bは、従来の画素レイアウトに応じた混色発生の仕組みを示す図である。図8aでは、フォトダイオード501の下側に転送部502、MOS部503が配置されている。このようなレイアウトの画素を配列すると、各画素間に素子分離領域を設けたとしても、混色が避けられない場合がある。図8aの場合には、上下方向はMOS部503が配置されていること等により各画素のフォトダイオードの距離は、左右方向に比べて離れている。しかし、左右方向は、例えば図8aに示すように、素子分離領域のみを挟んでフォトダイオード501とフォトダイオード504が配置されている。これにより、シリコンの深層部分で光電変換された電荷が漏れたり、斜めに入射してきてアルミ層などで反射した光などが隣接するフォトダイオードに入射したりして、混色が起こるという問題がある。また、図8bに示すように、フォトダイオード511の右側に転送部512とフローティングディフュージョン領域513を設け、フォトダイオード511の下側にMOS部を設けている。このようなレイアウトにより、フォトダイオード511と、右側に隣接する画素のフォトダイオード521の距離は図8aに比べて離れたが、フローティングディフュージョン領域513とフォトダイオード521の距離が近いため、フローティングディフュージョン領域513に対して電荷が漏れて、混色が起こるという問題がある。また、上述した非特許文献1のレイアウトでは、コンデンサ領域を大きく取る必要があるため、その配置次第では上記混色の問題に大きな影響を与える。本発明はこのような問題点に鑑みなされたもので、フローティングディフュージョン領域と別に設けたコンデンサ領域の配置を活用して混色を防ぐことを目的とする。そこで、本発明は、光電変換部と、前記光電変換部で生じた電荷を保持するフローティングディフュージョン部と、前記光電変換部で生じた電荷を保持する電荷保持部と、前記光電変換部の電荷を前記フローティングディフュージョン部に転送するための第1の転送部と、前記電荷保持部の電荷を前記フローティングディフュージョン部に転送するための第2の転送部と、前記フローティングディフュージョン部で保持される電荷に応じた信号を出力する出力部と、を含む複数の画素を有する固体撮像装置であって、各画素のレイアウトにおいて、前記光電変換部を含む光電変換部領域が略方形である場合に、前記電荷保持部を含む電荷保持部領域は前記方形の一辺側に設けられ、前記出力部を含む出力部領域は前記方形において前記辺と交わる他の一辺側に設けられる。本発明によれば、フローティングディフュージョン領域と別に設けたコンデンサ領域電荷保持部の配置を活用して混色を防ぐことができる。以下に、図面を参照して、本発明の好適な実施の形態について説明する。第1の実施形態まず、本発明の第1の実施形態における固体撮像装置CMOSエリアセンサついて説明する。図1aは、本実施形態における固体撮像装置の各画素の回路構成の一例を示す図である。図1bは、本実施形態における固体撮像装置の各画素のレイアウト構成の概略例を示す図である。まず、図1aを基に、各画素の回路構成について説明する。図1aに示すように、本実施形態の固体撮像装置の各画素は、フォトダイオード10と、第1の転送MOSトランジスタ11と、リセットMOSトランジスタ12と、第2の転送MOSトランジスタ13と、電荷保持部コンデンサ14、ソースフォロアMOSトランジスタ15と、選択MOSトランジスタ16とを備える。また、固体撮像装置の各画素は、複数行×複数列の2次元マトリクス状に配列されている。フォトダイオード10は、入射した光によって発生した電荷を蓄積する。また、フォトダイオード10は、第1の転送MOSトランジスタ11を介して、FDフローティングディフュージョン;浮遊拡散17に接続されている。また、FD17は、第1の転送MOSトランジスタ11のドレイン端子を兼ねたレイアウト構成であり、第1の転送MOSトランジスタ11を介してフォトダイオード10から転送される電荷を保持可能である。また、FD17は、リセットMOSトランジスタ12のドレイン端子、ソースフォロアMOSトランジスタ15のゲート端子、及び第2の転送MOSトランジスタ13のドレイン端子と相互に接続されている。第2の転送MOSトランジスタ13のソース端子は、電荷保持部14を介してグラウンドに接続されている。また、リセットMOSトランジスタ12及びソースフォロアMOSトランジスタ15のソース端子は、例えば電源電圧VDDを供給する電源線に接続されている。ソースフォロアMOSトランジスタ15のドレイン端子は、選択MOSトランジスタ16のソース端子と相互に接続されており、FD17に転送された電荷量に応じて変化する信号を出力する。以上に説明した図1aに示す回路構成は、従来技術非特許文献1で説明した固体撮像装置の各画素の構成と同様の構成である。第1の転送MOSトランジスタ11、リセットMOSトランジスタ12、第2の転送MOSトランジスタ13、及び選択MOSトランジスタ16は、それぞれゲート端子に供給される制御信号によりオン、オフ制御される。なお、第1の転送MOSトランジスタ11、リセットMOSトランジスタ12、第2の転送MOSトランジスタ13、及び選択MOSトランジスタ16は、ハイレベルの制御信号がゲート端子に供給されるとオン導通状態となり、ロウレベルの制御信号がゲート端子に供給されるとオフ遮断状態となる。具体的には、図1aに示すように、第1の転送MOSトランジスタ11のゲート端子には、制御信号TXが供給され、第2の転送MOSトランジスタ13のゲート端子には、制御信号SWが供給され、選択MOSトランジスタ16のゲート端子には、制御信号SELが供給され、リセットMOSトランジスタ12のゲート端子には、制御信号RESが供給される。ここで、制御信号TXは、フォトダイオード10において光電変換により蓄積された電荷をFD17に転送するための制御信号である。制御信号SWは、FD17と電荷保持部14とを接続するための制御信号である。制御信号SELは、画素を選択するための制御信号である。制御信号RESは、FD17の電位を電源電圧VDD例えば5Vにリセットするための制御信号である。次に、図1aに示した固体撮像装置の画素回路の動作例について説明する。図2は、図1aに示した固体撮像装置の画素回路の動作例を示すタイミングチャートである。図2に示すように、制御信号RES、SEL、TX、及びSWが供給されることで、図1の画素は、制御に応じた期間、フォトダイオード10で光電変換した電荷を、画素信号として出力する。まず、制御信号SW、SELがオンして他の制御信号がオフしている状態で、時刻t1において、制御信号RESがオンすることで、FD17及び電荷保持部14の電位が電源電位VDDにリセットされる。そして、時刻t2において、制御信号RESがオフすることで、リセット動作が完了する。次に、時刻t3において制御信号SELがオフする。これにより、フォトダイオード10において電荷の蓄積が開始する。この蓄積が行われる間、制御信号SWがオンしているので、例えば強い光を受けてフォトダイオード10がオーバフローして、電荷がFD17へ溢れ出した場合には、その電荷は、FD17及び電荷保持部14の双方に蓄積される。次に、フォトダイオード10で光電変換された電荷に応じた画素信号の読み出し処理が行われる。具体的には、時刻t4において、制御信号SWがオフして、制御信号SELがオンする。これにより、FD17と電荷保持部14の接続が切れる。次に、時刻t5において、制御信号RESがオンする。これにより、例えばフォトダイオード10のオーバフローによりFD17に電荷が蓄積されていても、FD17の電位が電源電位VDDにリセットされる。なお、制御信号SWのオフにより第2の転送MOSトランジスタ13がオフするので、電荷保持部14はリセットされない。すなわち、電荷保持部14は、オーバフローした電荷があればこれを保持し続ける。時刻t5から一定期間後下記の時刻t6よりも早い時刻に、制御信号RESはオフする。次に、時刻t6において、制御信号TXがオンすることで、第1の転送MOSトランジスタ11がオンして、フォトダイオード10に蓄積された電荷がFD17に転送される。これにより、FD17に転送され、保持されている電荷に応じたソースフォロアMOSトランジスタ15の出力信号が、画素信号として出力される。次に、ダイナミックレンジの拡大のためのオーバフローした電荷に応じた画素信号の読み出し処理が行われる。尚、フォトダイオード10においてオーバフローが発生していなければ、電荷保持部14に電荷が保持されないが、ここでは、オーバフローにより溢れた電荷が電荷保持部14に保持されていることを前提に説明する。具体的には、時刻t7において、制御信号SWがオンして、時刻t8において、制御信号TXがオンすることで、電荷保持部14に保持されているオーバフローにより溢れた電荷と、FD17に保持している電荷が足し合わされる。これにより、上記の足し合わされた電荷に応じたソースフォロアMOSトランジスタ15の出力信号が、画素信号として出力される。次に、時刻t9において、制御信号RESがオンするとFD17及び電荷保持部14の電位が電源電位VDDにリセットされる。以上に説明したように、図1aの回路構成により、電荷保持部14に保持したオーバフローした電荷量を基に画素信号を出力できるので、ダイナミックレンジを拡大できる。この、電荷保持部14は、FD17に比べてより大きな容量が好ましい。このため、電荷保持部14は、画素の各回路素子のレイアウトにおいて占める面積がフォトダイオード10の次に大きいものとなる。次に、図1aに示した回路のレイアウト例について図1bを用いて説明する。図1bに示す本実施形態のレイアウト例は、隣接画素との混色白黒のCMOSエリアセンサであれば混信号を軽減することができるレイアウトであり、本実施形態の特徴を示すものである。尚、図1aの符号101~103と図1bの符号101~103は対応している。すなわち、フォトダイオード領域101は、フォトダイオード10を含むレイアウト領域であり、コンデンサ領域102は、電荷保持部14を含むレイアウト領域であり、MOS部領域103は、リセットMOSトランジスタ12と、ソースフォロアMOSトランジスタ15と、選択MOSトランジスタ16とを含むレイアウト領域である。尚、詳細は後述するが、MOS部領域103は、第2の転送MOSトランジスタ13を含む場合もある。また、ゲート領域11aは、第1の転送MOSトランジスタ11のゲート端子を構成するゲート領域である。また、FD領域104は、FD17を構成する領域であって、かつ、第1の転送MOSトランジスタ11のドレイン端子を構成する領域でもある。以上に説明した図1bに示すレイアウトの特徴は、フォトダイオード領域101が方形略方形でも可である場合に、その方形の一辺の側にコンデンサ領域102を配置し、その方形の他の一辺上記一辺と交わる辺の側にMOS部領域103を配置した点である。また、コンデンサ領域102及びMOS部領域103は、フォトダイオード領域101の対応する一辺と同等かそれ以上の長さであることが好ましい。また、コンデンサ領域102においては、シリコン基板内にn型領域などを形成して容量を確保してもよいが、好ましくは、シリコン基板内にn型領域などの導電性の領域を形成せずに、酸化膜上に容量を形成する。ここで、コンデンサ領域102の形成手法について説明する。コンデンサ領域102において、コンデンサを形成するには、例えば、MOS容量や2層POLポリ容量が考えられる。特に、本実施形態では、シリコン基板に拡散層を形成する必要がなく、酸化膜やLOCOSLocalOxidationofSilicon上に誘電体膜を挟んで2層のポリシリコン層を形成することで構成される2層POL容量が好ましい。これにより、コンデンサ領域102のシリコン基板中を、混色の原因となる隣接画素からの電荷が通過することを防ぐことができる。また、MOS容量もコンデンサ領域102内の一部に形成して好適である。MOS容量は、シリコン基板上に拡散層を形成し、その拡散層の上に誘電体膜を形成し、その上にポリシリコン層を形成することで構成される容量である。また、MOS容量と2層POL容量を同一領域に形成することも可能であり、これにより、コンデンサ領域102に形成する電荷保持部14の容量増大が可能である。そこで、MOS容量と2層POL容量を同一領域に形成する構成例について以下に説明する。まず、拡散層が、Pウェルの表面領域に、n型不純物をドープ添加することにより形成される。n型領域n型不純物を含む領域である拡散層と、p型領域p型不純物を含む領域であるPウェルとの間には容量接合容量が形成され、電荷を蓄積可能である。その拡散層の上に第1の誘電体膜を形成する。尚、拡散層の周りをLOCOSLocalOxidationofSilicon等の絶縁層で素子分離している場合には、その絶縁層の上にまで第1の誘電体膜を形成してもよい。第1のポリシリコン層は、第1の誘電体膜の上に形成される。この第1のポリシリコン層は、電源電位VDD又はグランド電位に接続される。次に、第2の誘電体膜は、第1のポリシリコン層の上に形成される。第2のポリシリコン層は、第2の誘電体膜の上に形成される。以上のように本実施形態では、n型領域である拡散層と、p型領域であるPウェルとにより第1のコンデンサが形成される。また、n型領域である拡散層と、第1のポリシリコン層と、第1の誘電体膜とにより第2のコンデンサが形成される。さらに、第1のポリシリコン層と、第2のポリシリコン層と、第2の誘電体膜とにより第3のコンデンサが形成される。すなわち、これら第1~第3のコンデンサを形成するために、Pウェル、拡散層、第1の誘電体膜、第1のポリシリコン層、第2の誘電体膜、及び第2のポリシリコン層を積層させるようにしたのである。なお、第1のポリシリコン層及び第2のポリシリコン層は、不純物がドープ添加されること等によって導電性を有する。また、第1のポリシリコン層及び第2のポリシリコン層は、導電性を有する材料であれば、必ずしもポリシリコンを用いる必要はない。また、上述した第1及び第2の誘電体膜は、例えば、SiO2膜とSiN2膜とが積層されたものである。また、第1及び第2の誘電体膜は、その厚さが薄いほど、キャパシタンス容量が大きくなる。そこで、印加される電圧により第1及び第2の誘電体膜の絶縁が破壊又は劣化しない限度において、第1及び第2の誘電体膜の厚さを薄くするのが好ましい。また、シリコン基板内に拡散層n型領域を形成する場合には、隣接画素との境界に相対する辺図1bの左側の辺周辺には形成しないようにすることで、混色に強い構造とすることができる。上記境界に相対する辺に対してどのくらい近くまで拡散層n型領域を形成するかは、混色防止のスペックと、電荷保持部14に必要な容量のスペックの兼ね合いで定める。上述したようなレイアウトとすることにより、上下左右に隣接する画素のフォトダイオード領域101間には、必ずコンデンサ領域102又はMOS部領域103が配置されることになる。すなわち、混色の電荷の侵入対象となるフォトダイオード領域101は隣接する他の画素のフォトダイオード領域101と離れた配置となる。また、混色の電荷の侵入対象となるFD領域104も、他の画素のフォトダイオード領域101やFD領域104と離れた配置となる。コンデンサ領域102は、上述したように混色に強い構造であり、また、MOS部領域103は、混色の原因となる電荷をドレイン部に吸い込ませることができる。以上により、FD領域104と別に設けたコンデンサ領域102の配置を活用して従来より混色を低減することが可能となる。また、最も面積を確保する必要のあるフォトダイオード領域101の一辺と、2番目に面積を確保する必要のあるコンデンサ領域102の一辺を同等の長さとすることで、効率のよいレイアウトを実現している。また、FD領域104を、フォトダイオード領域101とコンデンサ領域102の間に配置することで、図1bの矢印に示す電荷の転送経路に応じた効率的な配置であるともいえる。次に、図1bに示したレイアウト概略のより詳細なレイアウト例を説明する。図3は、図1bに示したレイアウト概略のより詳細なレイアウト例を示す図である。図3に示すように、MOS部領域103には、4つのゲート領域が構成され、右から選択MOSトランジスタ16のゲート端子を含むゲート領域SEL、ソースフォロアMOSトランジスタ15のゲート端子を含むゲート領域SF、リセットMOSトランジスタ12のゲート端子を含むゲート領域RES、第2の転送MOSトランジスタ13のゲート端子を含むゲート領域SWが配置されている。ゲート領域SEL、RES、SWには、上述した制御信号SEL、RES、SWが入力される。また、ゲート領域SELの左側の領域は、選択MOSトランジスタ16のドレイン端子を構成するドレイン領域であり、画素信号を外部へ出力するためコンタクト305が配置されている。また、ゲート領域SFとゲート領域RESの間の領域は、ソースフォロアMOSトランジスタ15及びリセットMOSトランジスタ12のソース端子を共有するソース領域であり、電源電位VDDを供給する電源線に接続するためのコンタクト304が配置されている。また、ゲート領域RESとゲート領域SWの間の領域は、リセットMOSトランジスタ12及び第2の転送MOSトランジスタ13のドレイン端子を共有するドレイン領域であり、FD領域104と接続するためのコンタクト303が配置されている。また、ゲート領域SWの右側の領域は、第2の転送MOSトランジスタ13のソース端子を構成するソース領域であり、コンデンサ領域102と接続するためのコンタクト302が配置されている。また、FD領域104には、コンタクト303と接続するためのコンタクト301が配置されている。図3に示すように、リセットMOSトランジスタ12及び第2の転送MOSトランジスタ13のドレイン端子を共有するドレイン領域を設けることで、FD17の容量を大きくしすぎることを防ぐことができる。このFD17の容量は、適切な容量が必要であり、大きくしすぎると電荷読み出し時のゲインの劣化が起こり、ノイズ比が悪化する。そこで、FD17の容量に影響する、第1の転送MOSトランジスタ11、リセットMOSトランジスタ12、及び第2の転送MOSトランジスタ13のドレイン領域の内、2つのドレイン領域を共通化することで、例えば後述する図5に示すように第1の転送MOSトランジスタ11、リセットMOSトランジスタ12、及び第2の転送MOSトランジスタ13のドレイン領域を1つで形成する場合と比べてFD17の容量を抑えている。次に、図3とは異なるレイアウト例について説明する。図4は、図3と異なる図1bに示したレイアウト概略のより詳細なレイアウト例を示す図である。図4において、図3と異なる点は、MOS部領域103にゲート領域SWを形成せずに、FD領域104とコンデンサ領域102の間にゲート領域SWを形成した点である。また、図4において、コンタクト404、403は、図3のコンタクト305、304と同様であり説明を省略する。コンタクト402は、リセットMOSトランジスタ12のドレイン端子を含むドレイン領域に配置され、FD領域104のコンタクト401と接続するためのコンタクトである。また、FD領域401は、第1の転送MOSトランジスタ11及び第2の転送MOSトランジスタ13のドレイン端子を含むドレイン領域でもある。すなわち、図4では、第1の転送MOSトランジスタ11及び第2の転送MOSトランジスタ13のドレイン領域を共通化することで、FD17の容量が大きくなりすぎることを防いでいる。また、図4のレイアウト配置にすると、図3のレイアウト配置よりも各画素の面積を縮小できるというメリットもある。次に、図4とは異なるレイアウト例について説明する。図5は、図4と異なる図1bに示したレイアウト概略のより詳細なレイアウト例を示す図である。図5において、図4と異なる点は、MOS部領域103のゲート領域RESが、FD領域104をドレイン領域とし、ソース領域をソースフォロアMOSトランジスタ15と共有するように、配置されている点である。図5において、コンタクト412、413は、図4のコンタクト403、404と同様であり説明を省略する。図5のコンタクト411は、ゲート領域SFと接続するためのコンタクトである。また、図5に示すように、第1の転送MOSトランジスタ11、リセットMOSトランジスタ12、及び第2の転送MOSトランジスタ13のドレイン領域を共通化している。これにより、FD17の容量は増大してしまうが、図3や図4の場合と比べて配線数が少なくて済むので、配線密度を低下させることができる。これにより、歩留まりを向上させることができる。尚、図5のレイアウトとすることで、FDの容量増大と引きかえに配線密度を低下させることによる歩留まり向上を目指すか、図3や図4のレイアウトとすることで、FDの容量増大を防ぐかは、利用者のニーズに応じて適時使い分けてよい。他の実施形態図6に基づいて、前述した各実施形態の固体撮像装置をスチルカメラに適用した場合の一実施形態について詳述する。図6は、前述した各実施形態の固体撮像装置をスチルカメラに適用した場合を示すブロック図である。図6において、1301は、レンズのプロテクトとメインスイッチを兼ねるバリアであり、1302は、被写体の光学像を固体撮像素子1304に結像させるレンズであり、1303は、レンズ1302を通った光量を可変するための絞りであり、1304は、レンズ1302で結像された被写体を画像信号として取り込むための固体撮像素子であり、1306は、固体撮像素子1304より出力される画像信号のアナログーディジタル変換を行うA/D変換器である。1307は、A/D変換器1306より出力された画像データに各種の補正を行ったりデータを圧縮したりする信号処理部であり、1308は、固体撮像素子1304、撮像信号処理回路1305、A/D変換器1306、及び信号処理部1307に、各種タイミング信号を出力するタイミング発生部であり、1309は、各種演算とスチルビデオカメラ全体を制御する全体制御演算部であり、1310は、画像データを一時的に記憶する為のメモリ部であり、1311は、記録媒体に記録または読み出しを行うためのインターフェース部であり、1312は、画像データの記録または読み出しを行う為の半導体メモリ等の着脱可能な記録媒体であり、1313は、外部コンピュータ等と通信する為のインターフェース部である。次に、前述の構成における撮影時のスチルビデオカメラの動作について説明する。バリア1301がオープンされるとメイン電源がオンされ、次にコントロール系の電源がオンし、更にA/D変換器1306などの撮像系回路の電源がオンされる。それから、露光量を制御する為に、全体制御演算部1309は絞り1303を開放にし、固体撮像素子1304から出力された信号はA/D変換器1306で変換された後、信号処理部1307に入力される。そのデータを基に露出の演算を全体制御演算部1309で行う。この測光を行った結果により明るさを判断し、その結果に応じて全体制御演算部1309は絞りを制御する。固体撮像素子1304から出力された信号をもとに、高周波成分を取り出し被写体までの距離の演算を全体制御演算部1309で行う。その後、レンズを駆動して合焦か否かを判断し、合焦していないと判断した時は、再びレンズを駆動し測距を行う。そして、合焦が確認された後に本露光が始まる。露光が終了すると、固体撮像素子1304から出力された画像信号はA/D変換器1306でA/D変換され、信号処理部1307を通り全体制御演算部1309によりメモリ部に書き込まれる。その後、メモリ部1310に蓄積されたデータは、全体制御演算部1309の制御により記録媒体制御I/F部を通り半導体メモリ等の着脱可能な記録媒体1312に記録される。また、外部I/F部1313を通り直接コンピュータ等に入力して画像の加工を行ってもよい。次に、図7に基づいて、前述した各実施形態の固体撮像装置をビデオカメラに適用した場合の一実施例について詳述する。図7は、前述した各実施形態の固体撮像装置をビデオカメラに適用した場合を示すブロック図である。図7において、1401は撮影レンズであり、焦点調節を行うためのフォーカスレンズ1401A、ズーム動作を行うズームレンズ1401B、及び結像用のレンズ1401Cを備えている。1402は絞りであり、1403は、撮像面に結像された被写体像を光電変換して電気的な撮像信号に変換する固体撮像素子であり、1404は、固体撮像素子3より出力された撮像信号をサンプルホールドし、さらに、レベルをアンプするサンプルホールド回路S/H回路であり、映像信号を出力する。1405は、サンプルホールド回路1404から出力された映像信号にガンマ補正、色分離、ブランキング処理等の所定の処理を施すプロセス回路であり、輝度信号Yおよびクロマ信号Cを出力する。プロセス回路1405から出力されたクロマ信号Cは、色信号補正回路1421で、ホワイトバランス及び色バランスの補正がなされ、色差信号R-Y,B-Yとして出力される。また、プロセス回路1405から出力された輝度信号Yと、色信号補正回路1421から出力された色差信号R-Y,B-Yとは、エンコーダ回路ENC回路1424で変調され、標準テレビジョン信号として出力される。そして、図示しないビデオレコーダ、あるいはモニタEVFElectricViewFinder等の電子ビューファインダへと供給される。1406はアイリス制御回路であり、サンプルホールド回路1404から供給される映像信号に基づいてアイリス駆動回路1407を制御し、映像信号のレベルが所定レベルの一定値となるように、絞り1402の開口量を制御すべくigメータを自動制御するものである。1413、1414は、サンプルホールド回路1404から出力された映像信号中より合焦検出を行うために必要な高周波成分を抽出する異なった帯域制限のバンドパスフィルタBPFである。第一のバンドパスフィルタ1413BPF1、及び第2のバンドパスフィルタ1414BPF2から出力された信号は、ゲート回路1415及びフォーカスゲート枠信号で各々ゲートされ、ピーク検出回路1416でピーク値が検出されてホールドされると共に、論理制御回路1417に入力される。この信号を焦点電圧と呼び、この焦点電圧によってフォーカスを合わせている。また、1418はフォーカスレンズ1401Aの移動位置を検出するフォーカスエンコーダであり、1419はズームレンズ1401Bの焦点距離を検出するズームエンコーダであり、1420は絞り1402の開口量を検出するアイリスエンコーダである。これらのエンコーダの検出値は、システムコントロールを行う論理制御回路1417へと供給される。論理制御回路1417は、設定された合焦検出領域内に相当する映像信号に基づいて、被写体に対する合焦検出を行い、焦点調節を行う。即ち、各々のバンドパスフィルタ1413、1414より供給された高周波成分のピーク値情報を取り込み、高周波成分のピーク値が最大となる位置へとフォーカスレンズ1401Aを駆動すべくフォーカス駆動回路1409にフォーカスモータ1410の回転方向、回転速度、回転/停止等の制御信号を供給し、これを制御する。以上、この発明の実施形態について図面を参照して詳述してきたが、具体的な構成はこの実施形態に限られるものではなく、この発明の要旨を逸脱しない範囲の設計等も含まれる。"