"受信信号を時間域において等化する時間域等化部と、前記時間域等化部と並列に設けられ、前記受信信号を周波数域において等化する周波数域等化部と、前記時間域等化部と前記周波数域等化部の切替制御を行う等化方式制御部とを備える受信装置。前記受信信号は、GB206002006規格に規定された信号であり、前記GB206002006規格に規定されたC3780信号を受信する際には、前記周波数等化部によって受信信号の等化を行い、前記GB206002006規格に規定されたC1信号を受信する際には、前記等化方式制御部によって、前記時間域等化部と前記周波数域等化部を切り替えて受信信号の等化を行う請求項1に記載の受信装置。前記周波数域等化部は、前記受信信号を周波数域信号に変換するFFT演算部と、前記FFT演算部から出力される前記周波数域信号に対し等化係数を用いて歪み補償を行う歪み補償部とを備える請求項1または請求項2に記載の受信装置。前記周波数域等化部は、前記受信信号に基づいてチャネル推定を行うチャネル推定部を備え、前記チャネル推定部によるチャネル推定の結果に基づいて前記受信信号の等化を行う請求項1から請求項3のいずれかに記載の受信装置。前記時間域等化部および前記チャネル推定部は、共有化された適応フィルタを有する請求項4に記載の受信装置。前記周波数域等化部は、残留シンボル間干渉を除去する残留シンボル間干渉除去部を有する請求項1から請求項5のいずれかに記載の受信装置。前記時間域等化部は、時間域等化後信号に対し出力タイミングを遅らせる為の遅延部を有する請求項1から請求項6のいずれかに記載の受信装置。前記等化方式制御部は、チャネル状態に応じて切替制御を行う請求項1から請求項7のいずれかに記載の受信装置。前記等化方式制御部は、前記周波数域等化および前記時間域等化の等化誤差に応じて切替制御を行う請求項1から請求項8のいずれかに記載の受信装置。前記等化方式制御部は、ロック状態に応じて切替制御を行う請求項1から請求項9のいずれかに記載の受信装置。前記時間域等化部と前記周波数域等化部にそれぞれリセット機構を有する請求項8から請求項10のいずれかに記載の受信装置。受信信号を時間域において等化する時間域等化部と、前記時間域等化部と並列に設けられ、前記受信信号を周波数域において等化する周波数域等化部との切替制御を行うステップを含む受信方法。DTMB規格に対応した受信装置は、シングルキャリア伝送によって伝送されてきたデータを受信するために、時間域時間領域の信号を用いて等化を行う回路と、マルチキャリア伝送によって伝送されてきたデータを受信するために、周波数域周波数領域の信号を用いて等化を行う回路とで構成されている。遅延量が大きなマルチパスの環境においては、時間域による等化が有効であるが、SFNSingleFrequencyNetworkといった環境において遅延量が大きなプリエコーが存在するような伝送路においては、周波数域等化が有効である。このように、伝送路によっては、時間域等化と周波数域等化、それぞれ、得意、不得意といった状況がありえる為、あらゆる放送および伝送路の環境において、最適な等化性能を実現するのが難しい。本技術は、上記の問題を解決するためのものであり、様々な放送および伝送路の環境において、等化性能を向上させることができるようにするものである。本技術の一側面の受信装置は、受信信号を時間域において等化する時間域等化部と、前記時間域等化部と並列に設けられ、前記受信信号を周波数域において等化する周波数域等化部と、前記時間域等化部と前記周波数域等化部の切替制御を行う等化方式制御部とを備える受信装置である。本技術の一側面の受信方法は、受信信号を時間域において等化する時間域等化部と、前記時間域等化部と並列に設けられ、前記受信信号を周波数域において等化する周波数域等化部との切替制御を行うステップを含む受信方法である。以上のような本技術の一側面においては、受信信号を時間域において等化する時間域等化部と、前記時間域等化部と並列に設けられ、前記受信信号を周波数域において等化する周波数域等化部との切替制御が行われる。なお、受信装置は、独立した装置であっても良いし、1つの装置を構成している内部ブロックであっても良い。本技術によれば、様々な放送および伝送路の環境において、等化性能を向上させることができる。以下、本技術を実施するための形態について説明する。[受信装置の構成例]図3は、本発明の一実施形態に係る受信装置の構成例を示す図である。受信装置51は、アンテナ52、チューナ53、AD変換部54、直交復調部55、同期部56、等化処理部57、及び誤り訂正部58から構成される。受信装置51は、例えば、地上デジタル放送の規格であるDTMB規格に対応した受信装置である。上述したように、DTMB規格では、データの変調方式として、シングルキャリアを使った変調方式とマルチキャリアを使った変調方式のうちのいずれかを選択することができるようになされている。DTMB規格に対応した受信装置である受信装置51は、シングルキャリアを使った変調方式で伝送されてきたデータを受信するための機能と、マルチキャリアを使った変調方式で伝送されてきたデータを受信するための機能を有している。チューナ53は、RF信号を受信し、周波数変換を行って得られたIF信号をAD変換部54に出力する。AD変換部54は、チューナ53から供給された信号に対してAD変換を施し、得られたデータを出力する。直交復調部55は、AD変換部54から供給されたデータに対して直交復調を施し、その結果得られる実軸成分成分と虚軸成分成分からなる複素数で表される複素信号以下、IQ信号ともいうのべースバンド信号を出力する。直交復調部55からは、シングルキャリア伝送によって伝送されてきたデータを表す時間域の信号、または、マルチキャリア伝送によって伝送されてきたデータを表す時間域の信号が出力される。同期部56は、直交復調部55からのIQ信号を、等化処理部57に供給するとともに、そのIQ信号に含まれるフレームヘッダであるPN系列どうしの相関等を利用して同期を確立する為の同期処理を行う。等化処理部57は、同期部56から供給された信号の等化を行う。等化処理部57においては、シングルキャリア伝送によって伝送されてきたデータを表す信号と、マルチキャリア伝送によって伝送されてきたデータを表す信号の双方の信号の等化が行われる。等化処理部57は、等化処理を行った信号を出力する。誤り訂正部58は、等化処理部57から供給された等化後の信号に対して、誤り訂正処理を行う。図4は、シングルキャリア信号のベースバンド信号としてのフレームの構成例を示す図である。シングルキャリア信号のベースバンドとしてのフレームは、フレームヘッダFrameHeaderとしてのPN系列の420シンボルと、374436シンボルのフレームボディFrameBodyで構成される。そして、フレームボディは、システム情報SISystemInformationの36シンボルと、実データDataの3744シンボルで構成される。図5は、マルチキャリア信号のベースバンド信号としてのフレームの構成例を示す図である。マルチキャリア信号のベースバンドとしてのフレームは、フレームヘッダFrameHeaderとしてのPN系列の420シンボルと、実データ及びシステム情報の3780シンボルのOFDM信号であるフレームボディで構成される。次に、時間域における等化と周波数域における等化を利用した等化処理部57について、説明を行う。図6は、PN長を示す図である。DTMBの規格において、図4、図5で示した、420シンボルのFrameHeaderを含めて3種類の異なるPN長が定義されている。PN420は、FrameHeader長が420シンボルのPN系列、PN595は、FrameHeader長が595シンボルのPN系列、PN945は、FrameHeader長が945シンボルのPN系列を有している。FrameBody長はいずれもの場合も同じで3780シンボルであり、その為、フレーム長は、PN420では、4200シンボル、PN595では、4375シンボル、PN945では、4725シンボルとなる。[等化処理部57の構成例]図7は、等化処理部57の構成を示す図である。詳細な構成については後述するが、図7に示すように、等化処理部57は、主に、周波数域等化部61、時間域等化部65、周波数デインターリーブ部62、セレクタ63、及びセレクタ64から構成される。同期部56から出力された時間域の信号は、周波数域等化部61、時間域等化部65に入力される。周波数域等化部61は、主に2つの機能を有している。1つは、マルチキャリア伝送によって伝送されてきたデータを表す入力信号を対象として、図1を用いて説明したように、周波数域での等化処理を行い、等化後データを生成し出力する事である。周波数域等化部61から出力された等化後データは、周波数デインターリーブ部62に供給される。もう1つは、シングルキャリア伝送によって伝送されてきたデータを表す入力信号を対象として、周波数域での等化処理を行い、等化後データを生成し出力する事である。周波数域等化部61から出力された等化後データは、セレクタ64に供給される。シングルキャリア伝送における周波数域処理については後述する。周波数デインターリーブ部62は、マルチキャリア伝送によって伝送された信号を周波数域等化部61によって等化処理した等化後データを対象として、送信側において施された周波数インターリーブにより並び替えられたシンボルの並びを元に戻す周波数デインターリーブを行い、セレクタ63に出力する。時間域等化部65は、シングルキャリア伝送によって伝送されてきたデータを表す入力信号を対象として、図2を用いて説明したように、時間域での等化処理を行い、等化後データを生成し出力する。時間域等化部65から出力された等化後データは、セレクタ64に供給される。セレクタ64は、シングルキャリア伝送によって伝送された信号に対し、周波数域等化部61により周波数域等化を行った等化後データ、もしくは時間域等化部65により時間域等化を行った等化後データのうち、いずれかを選択して、後段のセレクタ63へ出力する。セレクタ63は、キャリアモードに従って、周波数デインターリーブ部62の出力、または、セレクタ64の出力を選択して出力する。すなわち、マルチキャリア伝送時は、周波数デインターリーブ部62の出力、シングルキャリア伝送時は、セレクタ64の出力を出力する。このように、等化処理部57においては、マルチキャリア伝送によって伝送された信号は、周波数域等化部61により周波数域での等化が行われた後、周波数デインターリーブ部62により周波数デインターリーブ処理が行われ、セレクタ63を介して、出力される。シングルキャリア伝送によって伝送された信号は、周波数域等化部61により周波数域での等化行が行われた信号、もしくは、時間域等化部65により時間域での等化が行われた信号のうち、いずれかがセレクタ64により選択され、セレクタ63を介して、出力される。[マルチキャリア周波数域等化処理の例]図8は、等化処理部57の詳細な構成例を示す図である。図8に示す構成のうち、図7に示す構成と同じ構成には同じ符号を付してある。周波数域等部61は、PN再生部71、チャネル推定部72、減算器66、FFT演算部67、係数制御部73、FFT演算部74、歪み補償部68、残留シンボル間干渉除去部69、およびIFFT演算部70から構成され、時間域等化部65は、FFE75、加算器76、FBE77、硬判定部78、および減算器79から構成される。同期部56から出力された時間域の信号IDは、周波数域等化部61の減算器66、および時間域等化部65のFFE75に入力される。まず、マルチキャリア伝送によって伝送されてきたデータの受信時に処理を行う構成について説明する。マルチキャリア伝送によって伝送されてきたデータの受信時、周波数域等化部61のPN再生部71、チャネル推定部72、減算器66、FFT演算部67、係数制御部73、FFT演算部74、歪み補償部68、及び周波数デインターリーブ部62の各部により処理が行われる。マルチキャリア伝送により伝送された信号を等化対象のIQ信号とし、等化処理部57に入力される信号IDは、OFDM信号の時間域信号であり、フレームヘッダとして既知のPN系列のシンボルが含まれることとする。図5PN再生部71は、送信側で生成され送信される系列と全く同一のPN系列、すなわち、フレームヘッダとしてのPN系列を再生し、チャネル推定部72に供給する。チャネル推定部72は、マルチキャリア等化処理の対象のIQ信号であるマルチキャリア信号から、そのマルチキャリア信号が送信されてきた伝送路の伝送路特性を推定し、その伝送路特性の推定値としてのインパルス応答を、係数制御部73へ供給するとともに、インパルス応答を利用して伝送路の影響を受けたPN系列、すなわち推定PN系列PN’を求め、減算器66に供給する。また、減算器66より供給される誤差信号epを用い、インパルス応答を逐次更新する。減算器66は、そこに供給される、マルチキャリア等化処理対象のIQ信号であるマルチキャリア信号としての時間領域時間域のマルチキャリア信号以下、マルチキャリア時間領域信号ともいうから、チャネル推定部72から供給される推定PN系列を減算することにより、マルチキャリア時間領域信号に含まれるフレームヘッダとしてのPN系列を除去し、そのPN系列が除去されたマルチキャリア時間領域信号である、PN除去後信号を、FFT演算部67に供給する。FFT演算部67は、減算器66から供給されるPN除去後信号に対しFFT演算を行い、周波数領域周波数域のマルチキャリア信号であるマルチキャリア周波数領域信号を得て、歪み補償部68に出力する。係数制御部73は、チャネル推定部72で推定されるインパルス応答を、FFT演算部74に供給する。後述するが、チャネル推定部72では、適応フィルタによってインパルス応答が生成され、その適応フィルタの各タップの係数がインパルス応答に対応する為、各タップより読み出した複数の係数をシリアルに並べ替えてFFT演算部74に供給する。FFT演算部74は、係数制御部73から供給されるインパルス応答を対象として、FFT演算を行うことにより、その伝送路特性としての伝達関数を求め、歪み補償部68に供給する。歪み補償部68は、FFT演算部67からのマルチキャリア周波数領域信号を、FFT演算部74からの伝送路特性としての伝達関数で歪み補償することにより、マルチキャリア周波数領域信号が伝送路で受けた歪みの補正を行い、その歪み補正後のマルチキャリア周波数領域信号ODを、マルチキャリア信号のマルチキャリア等化処理の結果として、周波数デインターリーブ部62に供給する。ここで、歪み補償について説明する。補償方法にはいくつか知られており、ZF等化やMMSE等化による歪み補償が一般的に用いられる。例えば一例としてZF等化を行う場合、FFT演算部67からのマルチキャリア周波数領域信号を、FFT演算部74からの伝送路特性としての伝達関数で除算することにより実現できる。周波数デインターリーブ部62は、歪み補償部68から供給されたマルチキャリア周波数領域信号ODに対し、図7を用いて説明したように、送信側において施された周波数インターリーブにより並び替えられたシンボルの並びを元に戻す周波数デインターリーブを行い、セレクタ63に出力する。セレクタ63は、キャリアモードに従って制御され、マルチキャリア伝送時は、周波数デインターリーブ部62の出力を等化処理部57の等化出力結果ODとして後段の誤り訂正部58に供給する。以上のように、マルチキャリア伝送時に対して等化処理を行う等化処理部57では、周波数域等化部61内のチャネル推定部72において、伝送路特性としてのインパルス応答が推定され、伝送路特性の影響を受けた推定PN系列が求められる。さらに、減算器66において、マルチキャリア信号としてのマルチキャリア時間領域信号から、伝送路の影響を受けた推定PN系列を減算する事により、マルチキャリア時間領域信号に含まれるフレームヘッダとしてのPN系列を除去したPN除去後信号が求められる。そして、歪み補償部68において、PN除去後信号を周波数領域の信号に変換したマルチキャリア周波数領域信号を、係数制御部73を介して得られた伝送路特性のインパルス応答を周波数領域の信号に変換した伝達関数で歪み補償処理を行うことにより、マルチキャリア周波数領域信号が等化される。その等化信号に対し、周波数デインターリーブ処理を施し、誤り訂正部58へ供給される。マルチキャリア伝送においては、以上のような処理が、マルチキャリア等化処理として行われる。[チャネル推定部72の構成]図9は、図8のチャネル推定部72の構成例を示すブロック図である。チャネル推定部72は、可変係数フィルタ234と、係数更新部235で構成される。可変係数フィルタ234は、タップ係数が可変のデジタルフィルタであり、そこに入力される入力データPNと、タップ係数との積和演算を行い、その積和演算結果PN’を、入力データのフィルタリング結果として出力する。すなわち、可変係数フィルタ234は、KタップのフィルタFIRフィルタであり、K個のラッチ回路23112312231k、K個の乗算器23212322232k、及び、加算器233から構成される。K個のラッチ回路2311から231kは、シリーズに接続されており、ラッチ回路231kには、、前段のラッチ回路231k-1がラッチしている入力データが供給される。すなわち、ラッチ回路231kは、前段のラッチ回路231k―1がラッチしている入力データをラッチし、後段のラッチ回路231k1、及び、乗算器231kに供給する。なお、可変係数フィルタ234を構成する最初のラッチ回路2311には、図8のPN再生部71からのPN系列が供給される。乗算器232kには、ラッチ回路231kから入力データが供給される他、係数更新部235から伝送路特性のインパルス応答に相当するタップ係数が供給される。乗算器232kは、係数更新部235から伝送路特性のインパルス応答のk番目の値をタップ係数hkとして、ラッチ回路231kからの入力データと、タップ係数hkとを乗算し、その結果得られる乗算値を、加算器233に供給する。加算器233は、K個の乗算器2321から232kそれぞれから供給される乗算値を加算し、その結果得られる加算値PNを出力する。係数更新部235は、図8の減算器66の出力結果であるep、すなわち、マルチキャリア等化処理対象のIQ信号であるマルチキャリア信号に含まれるPN系列とチャネル推定部72から供給される推定PN系列を減算した結果を誤差として用いて、その誤差を小さくするように、可変係数フィルタ234のタップ係数hからhを更新し、可変係数フィルタ234へ供給する。ここで係数更新部235において、可変係数フィルタ234のタップ係数を更新する方法としては、たとえば、LMSアルゴリズムがある。したがって、チャネル推定部72は、係数更新部235において、等化対象のIQ信号であるマルチキャリア信号に含まれるPN系列と、推定PN系列との差分を減算器66より得て、その値に基づいて、LMSといったアルゴリズムにより、誤差が小さくなるように係数更新を行いつつ、可変係数フィルタ234では、PN再生部71から供給されるPN系列と、係数更新部235から供給されるタップ係数、すなわち伝送路特性のインパルス応答との積和演算、つまり、畳み込みを行い、PN系列を、伝送路特性でフィルタリングした結果を推定PN系列として減算器66に供給する。[シングルキャリア周波数域等化処理の例]次に、図8を用いて、シングルキャリア伝送によって伝送されてきたデータの受信時に処理を行う構成について説明する。シングルキャリア伝送によって伝送されてきたデータの受信時、大きく2つの等化方式、すなわち、周波数域等化部61による周波数領域における等化、および、時間域等化部66による時間領域における等化の2方式を用いて、等化処理を行う。まず、周波数域等化部61による周波数領域における等化方法について説明する。周波数域等化部61のPN再生部71、チャネル推定部72、減算器66、FFT演算部67、係数制御部73、FFT演算部74、歪み補償部68、残留シンボル間干渉除去部69、およびIFFT演算部70の各部により処理が行われるが、PN再生部71、チャネル推定部72、減算器66、FFT演算部67、係数制御部73、FFT演算部74、歪み補償部68における動作は、前述のマルチキャリア伝送時のマルチキャリア信号に対する等化処理とほぼ同じである。これは、図4のシングルキャリア信号のフレームの構成及び、図5のマルチキャリア信号のフレームの構成の図から分かるように、いずれの伝送方式であっても、同じように、時間域において、PN系列がFrameHeaderとして印加されており、前述のマルチキャリア伝送時にマルチキャリア信号に対しての等化処理を行う周波数域部61は、このPN系列を利用して等化処理を行う為、シングルキャリア伝送においても動作はほぼ同じであるからである。言い換えると、マルチキャリア等化に必要となる構成は、回路規模的に大きなインパクト無く、シングルキャリア伝送によって伝送されてきたシングルキャリア信号に対する、周波数領域における等化に利用できる。シングルキャリア伝送により伝送された信号を等化対象のIQ信号とし、等化処理部57に入力される信号IDは、シングルキャリアの時間域信号であり、フレームヘッダとして既知のPN系列のシンボルが含まれることとする。図4PN再生部73は、送信側で生成され送信される系列と全く同一のPN系列、すなわち、フレームヘッダとしてのPN系列を再生し、チャネル推定部72に供給する。チャネル推定部72は、シングルキャリア等化処理の対象のIQ信号であるシングルキャリア信号から、そのシングルキャリア信号が送信されてきた伝送路の伝送路特性を推定し、その伝送路特性の推定値としてのインパルス応答を、係数制御部73へ供給するとともに、インパルス応答を利用して伝送路の影響を受けたPN系列、すなわち推定PN系列PN’を求め、減算器66に供給する。また、減算器66より供給される誤差信号epを用い、インパルス応答を逐次更新する。また、チャネル推定部72は、前述の図9を用いて説明した動作と全く同様、すなわち、シングルキャリア等化処理においても、マルチキャリア等化処理と同様の処理を行う。減算器66は、そこに供給される、シングルキャリア等化処理対象のIQ信号であるシングルキャリア信号としての時間領域信号から、チャネル推定部72から供給される推定PN系列を減算することにより、シングルキャリア時間領域信号に含まれるフレームヘッダとしてのPN系列を除去し、そのPN系列が除去された信号である、PN除去後信号を、FFT演算部67に供給する。FFT演算部67は、減算器67から供給されるPN除去後信号に対しFFT演算を行い、周波数領域のシングルキャリア周波数領域信号を得て、歪み補償部68に出力する。ここで、FFT演算部67は、マルチキャリア伝送のマルチキャリア信号に対する等化と同様に、1フレームから、PN系列を除去したFrameBody長に相当する3780シンボルに対してFFT演算を行う。係数制御部73は、チャネル推定部72で推定されるインパルス応答を、FFT演算部74に供給する。チャネル推定部72では、適応フィルタである図9の可変係数フィルタ234及び係数更新部235によってインパルス応答が生成され、その適応フィルタの各タップの係数がインパルス応答に対応する為、各タップより読み出した複数の係数をシリアルに並べ替えてFFT演算部74に供給する。FFT演算部74は、係数制御部73から供給されるインパルス応答を対象として、FFT演算を行うことにより、その伝送路特性としての伝達関数を求め、歪み補償部68に供給する。歪み補償部68は、FFT演算部67からのシングルキャリア周波数領域信号を、FFT演算部74からの伝送路特性としての伝達関数で歪み補償することにより、シングルキャリア周波数領域信号が伝送路で受けた歪みの補正を行い、その歪み補正後のシングルキャリア周波数領域信号ODを、残留シンボル間干渉除去部69に供給する。歪み補償方法は、マルチキャリア等化と同様に、ZF等化やMMSE等化による歪み補償がある。残留シンボル間干渉除去部69は、歪み補償部68より供給される等化後の信号に対し、残留シンボル間干渉RISIResidualInterSymbolInterferenceを除去し、IFFT演算部70に供給する。ここで残留シンボル間干渉除去部について説明する。歪み補償部68は、ZF等化やMMSE等化を用いて等化処理を行うが、例えばMMSE等化を用いる場合、MMSE等化Zmnは式1で表される。1ここで、式1において、Xmnは送信信号を周波数領域に変換した信号、Hmnは伝送路特性のインパルス応答を周波数領域に変換した信号伝達関数、σ2はノイズパワー、Nmnは各周波数位置におけるノイズ信号、mはフレーム番号、nはキャリア番号周波数位置を表す。式の右辺の第2項の、が、残留シンボル間干渉に相当する成分であり、残留シンボル間干渉除去部69により、等化後の信号から、を除去することにより、残留シンボル間干渉を除去できる。IFFT演算部70は、残留シンボル間干渉除去部69より供給される残留シンボル間干渉除去後の信号に対し、IFFT演算を行い、その結果得られる、時間領域のシングルキャリア信号を、減算器66に入力されたシングルキャリア信号の周波数域における等化の結果ODFとしてセレクタ64へ供給する。[シングルキャリア時間域等化処理の例]次に、図8を用いてシングルキャリア伝送によって伝送されてきたデータの受信時に処理を行う構成において、時間域等化部65による時間領域における等化方法について説明する。図8に示す時間域等化部65は、FFE75、加算器76、FBE77、硬判定部78、および減算器79から構成され、同期部56から出力された時間域の信号IDは、時間等化部65のFFE75に入力される。FFE75は、FeedForwardEqualizerであり、適応等化フィルタによりなる。詳細は後述するが、可変係数フィルタと、係数更新部で構成される。FFE75に入力される入力データIDと、タップ係数との積和演算を行い、その積和演算結果を、入力データのフィルタリング結果OD0として出力する。また、減算器79より出力される誤差信号edに基づいて、係数更新部において逐次係数更新を行う。FBE77は、FeedBackEqualizerであり、FFE75同様、適応等化フィルタによりなり、詳細は後述するが、可変係数フィルタと、係数更新部で構成される。FBE77には、硬判定部78により出力される硬判定結果OD’が供給され、その信号を入力として、タップ係数との積和演算を行い、その積和演算結果を、入力データのフィルタリング結果OD1として出力する。また、減算器79より出力される誤差信号edに基づいて、係数更新部において逐次係数更新を行う。加算器76は、FFE77によるフィルタリング結果OD0と、FBE77によるフィルタリング結果OD1とを加算し、その結果得られる加算値を、FFE75に入力されたシングルキャリア信号の時間域における等化の結果ODTとしてセレクタ64に出力する。さらに、加算器76は、加算した結果を硬判定部78、および、減算器79に供給する。硬判定部78は、加算器76から供給された加算値の硬判定を行い、その硬判定結果OD’を減算器79に供給するとともに、FBE77へも供給する。減算器79は、加算器76から供給された等化後信号ODTから、硬判定部78から供給された硬判定結果OD’を減算し、誤差信号edを得る。誤差信号edは、FFE75およびFBE77に供給され、係数更新に利用される。セレクタ64は、等化方式制御部80から供給される制御信号により制御され、シングルキャリア信号に対して、周波数域等化部61により等化された周波数域における等化結果ODF、もしくは、時間域等化部65により等化された時間域における等化結果ODTのうち、どちらか一方を、シングルキャリア信号の等化結果ODSとして、セレクタ63へ供給する。等化方式制御部80は、周波数域等化部61による周波数域における等化結果ODF、時間域等化部65による時間域における等化結果ODTのうち、より信号品質の良い方を選択し、その等化方式結果が後段のセレクタ63へ供給されるように制御信号をセレクタ64へ出力する。なお、選択方法については、この後、別の等化処理部57の構成例を用いて説明する。セレクタ63は、キャリアモードに従って制御され、シングルキャリア伝送時は、セレクタ64の出力を等化処理部57の等化出力結果ODとして後段の誤り訂正部58に供給する。以上のように、シングルキャリア伝送に対して等化処理を行う等化処理部57は、周波数域等化部61による周波数域等化、および時間域等化部65による時間域等化を行う。周波数域等化部61による周波数域等化は、周波数域等化部61内のチャネル推定部72において、伝送路特性としてのインパルス応答が推定され、伝送路特性の影響を受けた推定PN系列が求められる。さらに、減算器66において、シングルキャリア信号としての時間領域信号から、伝送路の影響を受けた推定PN系列を減算する事により、時間領域信号に含まれるフレームヘッダとしてのPN系列を除去したPN除去後信号が求められる。そして、歪み補償部68において、PN除去後信号を周波数領域の信号に変換したシングルキャリア周波数領域信号を対象として、係数制御部73を介して得られた伝送路特性のインパルス応答を周波数領域の信号に変換した伝達関数で歪み補償処理を行うことにより、シングルキャリア周波数領域信号が等化される。その後、残留シンボル間干渉除去部69により、残留シンボル間干渉成分を除去した後、IFFT演算部70により時間域信号に戻したシングルキャリア時間域信号を周波数域等化の結果として出力する。時間域等化部65による時間域等化は、シングルキャリア信号を、適応フィルタからなるFFE75及びFBE77により等化する。ここで、FFE75及びFBE77は可変係数フィルタと係数更新部で構成される。FFE75は、入力データIDを可変係数フィルタで積和演算を行った結果を出力し、FBE77は等化結果ODTを硬判定部78で硬判定した硬判定結果OD’を入力として可変係数フィルタで積和演算を行った結果を出力する。時間域等化部65は、その2つの積和演算結果を加算器76で加算した結果を時間域等化の結果として出力する。また、FFE75およびFBE77の係数更新は、等化結果と等化結果を硬判定した硬判定結果の差を誤差信号として用い、その誤差信号を小さくするように、逐次行われる。シングルキャリア伝送に対し、上記処理により、周波数域で等化された結果および、時間域で等化された結果を得て、どちらか一方を出力し、後段の誤り訂正部58へ供給される。シングルキャリア伝送においては、以上のような周波数域および時間域による処理が、シングルキャリア等化処理として行われる。[FFE75の構成]図10は、図8のFFE75の構成例を示すブロック図である。FFE75は、可変係数フィルタ214と、係数更新部215で構成される。可変係数フィルタ214は、タップ係数が可変のデジタルフィルタであり、そこに入力される入力データIDと、タップ係数との積和演算を行い、その積和演算結果OD0を、入力データのフィルタリング結果として出力する。すなわち、可変係数フィルタ214は、NタップのフィルタFIRフィルタであり、N個のラッチ回路21112112211N、N個の乗算器21212122212N、及び、加算器213から構成される。N個のラッチ回路2111から211Nは、シリーズに接続されており、ラッチ回路211nには、、前段のラッチ回路211n-1がラッチしている入力データが供給される。すなわち、ラッチ回路211nは、前段のラッチ回路211n―1がラッチしている入力データをラッチし、後段のラッチ回路211n1、及び、乗算器212nに供給する。なお、可変係数フィルタ214を構成する最初のラッチ回路2111には、図8の等化処理部57の入力データIDが供給される。乗算器212nには、ラッチ回路211nから入力データが供給される他、係数更新部215からタップ係数c0が供給される。乗算器212nは、ラッチ回路211nからの入力データと、係数更新部215からのタップ係数c0を乗算し、その結果得られる乗算値を、加算器213に供給する。加算器213は、N個の乗算器2121から212Nそれぞれから供給される乗算値を加算し、その結果得られる加算値OD0を出力する。係数更新部215は、図8の減算器79の出力結果であるed、すなわち、加算器76から供給された等化後信号ODTから、硬判定部78から供給された硬判定結果OD’を減算した結果を誤差信号edとして、その誤差を小さくするように、可変係数フィルタ214のタップ係数c0からc0を更新し、可変係数フィルタ214へ供給する。係数更新部215において、可変係数フィルタ214のタップ係数を更新する方法としては、たとえば、LMSアルゴリズムがある。ここで、FFE75は、FeedForwardEqualizerを構成しており、加算器213が出力する加算値は、FFE75の出力として、図8の加算器76に供給される。[FBE77の構成]図11は、図8のFBE77の構成例を示すブロック図である。FBE77は、可変係数フィルタ224と、係数更新部225で構成される。可変係数フィルタ224は、タップ係数が可変のデジタルフィルタであり、そこに入力される硬判定結果OD’と、タップ係数との積和演算を行い、その積和演算結果OD1を、入力データのフィルタリング結果として出力する。すなわち、可変係数フィルタ224は、MタップのフィルタFIRフィルタであり、M個のラッチ回路22112212221M、M個の乗算器22212222222M、及び、加算器223から構成される。M個のラッチ回路2211から221Mは、シリーズに接続されており、ラッチ回路221mには、、前段のラッチ回路221m-1がラッチしている入力データが供給される。すなわち、ラッチ回路221mは、前段のラッチ回路221m―1がラッチしている入力データをラッチし、後段のラッチ回路221m1、及び、乗算器222mに供給する。なお、可変係数フィルタ224を構成する最初のラッチ回路2211には、図8の等化処理部57の硬判定結果OD’が供給される。乗算器222mには、ラッチ回路221mから入力データが供給される他、係数更新部225からタップ係数c1が供給される。乗算器222mは、ラッチ回路221mからの入力データと、係数更新部225からのタップ係数c1を乗算し、その結果得られる乗算値を、加算器223に供給する。加算器223は、M個の乗算器2221から222Mそれぞれから供給される乗算値を加算し、その結果得られる加算値OD1を出力する。係数更新部225は、図8の減算器79の出力結果であるed、すなわち、加算器76から供給された等化後信号ODTから、硬判定部78から供給された硬判定結果OD’を減算した結果を誤差信号edとして、その誤差を小さくするように、可変係数フィルタ224のタップ係数c1からc1を更新し、可変係数フィルタ224へ供給する。係数更新部225において、可変係数フィルタ224のタップ係数を更新する方法としては、たとえば、LMSアルゴリズムがある。ここで、FBE77は、FeedBackEqualizerを構成しており、加算器223が出力する加算値は、FBE77の出力として、図8の加算器76に供給される。以上のようにFFE75とFBE77により構成されるシングルキャリア等化では、シングルキャリア信号を、FFE75で構成されるFeedForwardEqualizerにおいて等化し、その等化結果が、FBE77、加算器76、および、硬判定部78で構成されるDFEにおいて等化する処理が、時間域のシングルキャリア等化処理として行われる。[等化処理部57の第2の構成例]図12は、等化処理部57の第2の詳細な構成例を示す図である。図12に示す構成のうち、図8に示す構成と同じ構成には同じ符号を付してある。重複する説明については適宜省略する。図12に示す等化処理部57の構成は、遅延部81が追加して設けられている点で図8と異なる。マルチキャリア伝送に対する等化処理では、周波数域等化部61内の歪み補償部68より出力される、等化されたマルチキャリア信号を、周波数デインターリーブ部62に供給し、シンボルの並びを元に戻す周波数デインターリーブを行い、セレクタ63により後段の誤り訂正部58に供給される。その為、図12において追加された遅延部81は、何らマルチキャリア等化時の動作に影響を与えない。図8では、シングルキャリア伝送に対して等化処理を行う場合、等化処理部57は、周波数域等化部61による周波数域等化結果であるODF、および時間域等化部65による時間域等化結果であるODFをセレクタ64に供給する。その際、周波数域等化部61および時間域等化部65のいずれも、シングルキャリア信号入力IDに対し、等化処理を行うが、周波数域等化部61は、FFT演算部67およびIFFT演算部70を有し、それぞれFFT演算、IFFT演算がなされる。一般に、FFT演算、IFFT演算の処理を行うブロックは、入力バッファやワークバッファを持って構成される為、周波数域等化部61による周波数域等化結果であるODFと、時間域等化部65による時間域等化結果であるODFには、フレーム単位で出力タイミングのずれが発生、すなわち、時間域等化結果であるODFに比べ、周波数域等化結果であるODFは、数フレーム遅れて出力される。遅延部81は、上記のようなタイミングのずれを無くす為に、時間域等化部65から出力される時間域等化結果に対し、周波数域等化部61で遅れる分を遅延させる処理を行い、セレクタ64へ供給する。目的としては、周波数域等化部61による周波数域等化結果であるODFと、時間域等化部65による時間域等化結果であるODFのタイミングを合わせることであるため、遅延部81を、メモリとして追加するのではなく、時間域等化結果であるODFを直接セレクタ64に供給するのではなく、既存のFFT演算部74とIFFT演算部70をリソースシェアして時間域等化結果についても使用する事で、出力タイミングを合わせても良い。もちろんその場合、歪む補償部68や残留シンボル間干渉除去部69の処理はスキップするようにする。上記のように周波数域等化部61による周波数域等化結果であるODFと、時間域等化部65による時間域等化結果であるODFの出力タイミングを合わせることにより、シングルキャリア信号を復調中であっても、セレクタ64による等化方式の切り替えが可能となる。[等化処理部57の第3の構成例]図13は、等化処理部57の第3の詳細な構成例を示す図である。図13に示す構成のうち、図12に示す構成と同じ構成には同じ符号を付してある。重複する説明については適宜省略する。図13に示す等化処理部57の構成は、チャネル状態判定部92が追加して設けられている点、および、チャネル状態判定部92に基づいて等化方式制御部93が動作する点で図12と異なる。マルチキャリア伝送に対する等化処理の動作について、追加されたチャネル状態判定部92、および、等化方式制御部93は、何らマルチキャリア等化時の動作に影響を与えない。シングルキャリア伝送に対して等化処理を行う場合、等化処理部57は、周波数域等化部61による周波数域等化結果であるODF、および時間域等化部65による時間域等化結果であるODFをセレクタ64に供給する。セレクタ64は、等化方式制御部93により制御され、どちらか一方の等化結果を後段に供給する。図13はこの等化方式の制御方法に関する一構成例を示した図である。チャネル状態判定部92は、周波数域等化部91内の係数制御部73より出力される伝送路特性の推定値としてのインパルス応答を入力として、そのインパル応答に基づいて、チャネル状況を判定し、その判定結果を、等化方式制御部93へ供給する。等化方式制御部93は、チャネル状態判定部92より供給される判定結果に基づき、セレクタ64を制御し、セレクタ64に供給される、周波数域等化部61による周波数域等化結果であるODF、もしくは時間域等化部65による時間域等化結果であるODFのいずれかを、シングルキャリア伝送における等化結果ODSとして、セレクタ63へ供給する。上記は、チャネル状態判定部92により、チャネル状況を判断して、等化方式制御部93により、より良い等化結果と考えられる、周波数域等化結果もしくは時間域等化結果を選択することを目的として動作する。図14は、チャネルインパルス応答の一例を示す図である。プリエコー、メインエコー、ポストエコーの3波のマルチパスからなるマルチパス環境におけるチャネルインパルス応答を示した図である。プリエコーチャネルは、一般的に時間域等化に比べ周波数域等化が優れる。そこで、チャネル状態判定部92の判定条件の一例として、図14に示すようなプリエコーが存在する事を、係数制御部73より出力される伝送路特性のインパルス応答より判断し、プリエコーありと判定した場合、その判定情報を等化方式制御部93へ供給し、等化方式制御部93が、周波数域等化部61による周波数域等化結果であるODFを選択するように制御する。[等化処理部57の第4の構成例]図15は、等化処理部57の第4の詳細な構成例を示す図である。図15に示す構成のうち、図12に示す構成と同じ構成には同じ符号を付してある。重複する説明については適宜省略する。図15に示す等化処理部57の構成は、周波数域等化部61内に、硬判定部105、減算器106、MSE算出部107、時間域等化部65内に、MSE算出部108、および、等化誤差判定部102が追加されて設けられている点、そして等化誤差判定部102に基づいて等化方式制御部103が動作する点で図12と異なる。マルチキャリア伝送に対する等化処理の動作について、追加された等化誤差判定部102、および、等化方式制御部103は、何らマルチキャリア等化時の動作に影響を与えない。シングルキャリア伝送に対して等化処理を行う場合、等化処理部57は、周波数域等化部61による周波数域等化結果であるODF、および時間域等化部65による時間域等化結果であるODFをセレクタ64に供給する。セレクタ64は、等化方式制御部103により制御され、どちらか一方の等化結果を後段に供給する。図15はこの等化方式の制御方法に関する一構成例を示した図である。硬判定部105は、IFFT演算部70から出力される等化後の時間領域のシングルキャリア信号に対し硬判定を行い、その硬判定結果を減算器106に供給する。減算器106は、IFFT演算部70から出力される等化後の時間領域のシングルキャリア信号と、硬判定部105から供給される硬判定結果との減算を行い、その減算結果を、MSE算出部107へ供給する。MSE算出部107は、減算器106から供給される減算結果、すなわち等化誤差の二乗和MSEMeanSquareErrorを算出し、等化誤差判定部102へ供給する。MSE算出部108は、減算器79から供給される減算結果、すなわち等化誤差の二乗和MSEMeanSquareErrorを算出し、等化誤差判定部102へ供給する。等化誤差判定部102は、MSE算出部107、MSE算出部108から供給されるそれぞれの等化誤差の二乗和を比較し、誤差が少ない方の等化方式の情報を、等化方式制御部103に供給する。等化方式制御部103は、等化誤差判定部102より供給される判定結果に基づき、セレクタ64を制御し、セレクタ64に供給される、周波数域等化部61による周波数域等化結果であるODF、もしくは時間域等化部65による時間域等化結果であるODFのいずれかのうち、等化誤差が少ない方を、シングルキャリア伝送における等化結果ODSとして、セレクタ63へ供給する。もちろん、等化誤差の二乗和だけでなく、それ以外の指標、例えば、誤り訂正部58で算出されるエラー等を用いて、周波数域等化部61による周波数域等化結果、もしくは時間域等化部65による時間域等化結果のうち、より良い等化方式を選択してもよい。[等化処理部57の第5の構成例]図16は、等化処理部57の第5の詳細な構成例を示す図である。図16に示す構成のうち、図15に示す構成と同じ構成には同じ符号を付してある。重複する説明については適宜省略する。図16に示す等化処理部57の構成は、等化誤差判定部122の制御により、周波数域等化部61、および、時間域等化部65に対しリセット信号が供給される点で図15と異なる。シングルキャリア伝送に対して等化処理を行う場合、等化処理部57は、周波数域等化部61による周波数域等化結果であるODF、および時間域等化部65による時間域等化結果であるODFをセレクタ64に供給する。セレクタ64は、等化方式制御部123により制御され、どちらか一方の等化結果を後段に供給する。図16はこの等化方式の制御方法に関する一構成例を示した図である。等化誤差判定部122は、前述のように、MSE算出部107、MSE算出部108から供給されるそれぞれの等化誤差の二乗和を比較し、誤差が少ない方の等化方式の情報を、等化方式制御部123に供給すると共に、誤差が大きい方、すなわち、周波数域等化部61もしくは時間域等化部65の一方にリセット信号を供給する。リセット信号が供給された、周波数域等化部61もしくは時間域等化部65は、等化処理のやり直しを実行する。等化方式制御部123は、等化誤差判定部122より供給される判定結果に基づき、セレクタ64を制御し、セレクタ64に供給される、周波数域等化部61による周波数域等化結果であるODF、もしくは時間域等化部65による時間域等化結果であるODFのいずれかのうち、等化誤差が少ない方を、シングルキャリア伝送における等化結果ODSとして、セレクタ63へ供給する。等化誤差に基づいてリセットを掛ける等化誤差判定部122は、等化誤差が非常に大きく、正常に等化係数が収束していない場合に、リセットを掛け等化処理のやり直しを要求する。その際、等化誤差の小さい方、すなわち、周波数域等化部61もしくは時間域等化部65の等化結果をシングルキャリアの等化結果としてセレクタ64より供給する。上記動作により、後段の処理に影響を与える事無く、常に良い方の等化結果を出力しつつ、誤差が大きい方の等化処理のやり直しを平行して実行する事が出来る。また、等化器周波数域等化部61又は時間域等化部65が正常に動作していない時、受信システム受信装置51全体に対しリセットを掛ける必要がなく、同期部56のリセットも発生せず、等化処理部57内の周波数域等化部61もしくは時間域等化部65の一方のリセットのみであり、かつリセットを掛けない方の等化方式による等化結果を出力し続ける為、再同期処理により、放送受信中の画が一旦途切れる事も無い。[等化処理部57の第6の構成例]図17は、等化処理部57の第6の詳細な構成例を示す図である。図17に示す構成のうち、図12に示す構成と同じ構成には同じ符号を付してある。重複する説明については適宜省略する。図17に示す等化処理部57の構成は、ロック判定部132が追加して設けられている点、および、ロック判定部132に基づいて等化方式制御部133が動作する点で図12と異なる。また、誤り訂正部134についても、ロック判定部132が必要とする情報を出力する点で図3の誤り訂正部58と異なる。マルチキャリア伝送に対する等化処理の動作について、追加されたロック判定部132、および、等化方式制御部133は、何らマルチキャリア等化時の動作に影響を与えない。シングルキャリア伝送に対して等化処理を行う場合、等化処理部57は、周波数域等化部61による周波数域等化結果であるODF、および時間域等化部65による時間域等化結果であるODFをセレクタ64に供給する。セレクタ64は、等化方式制御部133により制御され、どちらか一方の等化結果を後段に供給する。図17はこの等化方式の制御方法に関する一構成例を示した図である。誤り判定部134は、誤り訂正を行い、その結果訂正エラーをロック判定部132に供給する。ロック判定部132は、誤り訂正部134より供給されるエラー情報を基に、復調ロックしているかどうかを判断し、その結果を等化方式制御部133へ供給する。等化方式制御部133は、ロック判定部132より供給される判定結果に基づき、セレクタ64を制御し、セレクタ64に供給される、周波数域等化部61による周波数域等化結果であるODF、もしくは時間域等化部65による時間域等化結果であるODFのいずれかを、シングルキャリア伝送における等化結果ODSとして、セレクタ63へ供給する。ここで、ロック判定部132と等化方式制御部133の動作について説明する。セレクタ64により選択されている、周波数域等化もしくは時間域等化のいずれかの等化方式を用いた復調において、ロック判定部132によりロック判定を行う。ロック判定部132により、ロックしていないと判定された場合、現在選択されている等化方式、すなわち、周波数域等化部61または時間域等化部65のいずれかにリセットを掛けるとともに、等化方式制御部133において、選択されていなかった方の等化方式を選択するように制御される。ここで、図18のフローチャートを参照して、図17の等化処理部57で行われる等化処理の流れについて説明する。入力信号IDが等化処理部57に入力されたときに開始される。ステップS11において、等化方式制御部133により開始時点の等化方式が選択され、セレクタ64において、選択された等化方式の結果が後段へ供給される。ステップS12において、等化方式制御部133が現在の等化方式を判定し、セレクタ64により時間域等化部65による時間域等化が選択されているならば、S13に進む。そうでなく、周波数等化部61による周波数域等化が選択されているならば、S17へ進む。ステップS13において、時間域等化部65により等化処理を行い、等化結果はセレクタ64、および、セレクタ63を介し、誤り訂正部134へ供給される。ステップS14において、ロック判断可能となるまでこのステートで待機する。回路の動作として、誤り訂正部134においてエラーを算出し、ロック判定部132へ供給する。ステップS15において、ロック判定部132では、そのエラーの発生量に基づいて、正常に復調が行われているか、すなわち、ロックしているか、そうでないかの判定を行う。ここでエラーとは、BCHデコードによるエラーや、パケット単位に変換したエラー等で構わない。ステップS15において、ロック判定部132による判定の結果、ロックしているならば、セレクタ64により選択されている等化方式を継続して選択し、ステップS14に戻って、繰り返しロック判定を行う。逆に、ロック判定部132による判定の結果、ロックしていないと判定されたならば、処理は、ステップS15からステップS16に進み、セレクタ64において、等化方式を周波数域等化部61による周波数域等化に切り替えて、時間域等化部65に対し、リセットを行う。そして、処理はステップS12に戻る。ステップ12では、周波数等化部61による周波数域等化が選択されている為、処理はステップS17へ進む。ステップS17において、周波数域等化部61により等化処理を行い、等化結果はセレクタ64、および、セレクタ63を介し、誤り訂正部134へ供給される。ステップS18において、ロック判断可能となるまでこのステートで待機する。回路の動作として、誤り訂正部134においてエラーを算出し、ロック判定部132へ供給する。ステップS19において、ロック判定部132では、そのエラーの発生量に基づいて、正常に復調が行われているか、そなわち、ロックしているか、そうでないかの判定を行う。ここでエラーとは、BCHデコードによるエラーや、パケット単位に変換したエラー等で構わない。ステップS19において、ロック判定部132による判定の結果、ロックしているならば、セレクタ64により選択されている等化方式を継続して選択し、ステップS18に戻って、繰り返しロック判定を行う。逆に、ロック判定部132による判定の結果、ロックしていないと判定されたならば、処理は、ステップS19からステップS20に進み、セレクタ64において、等化方式を時間域等化部61による時間域等化に切り替えて、周波数域等化部61に対し、リセットを行う。そして、処理はステップS12に戻る。以上のように、ロック状態を常に監視し、ロックが外れた場合は、リセットを掛けるとともに、他方の等化方式に切り替えて等化処理を行う事により、後段の処理に影響を与える事無く、常に良い方の等化結果を出力しつつ、ロックが外れた方の等化処理のやり直しを平行して実行する事が出来る。また、等化器が正常に動作していない時、受信システム全体に対しリセットを掛ける必要がなく、同期部56のリセットも発生せず、等化処理部57内の周波数域等化部61もしくは時間域等化部65の一方のリセットのみであり、かつリセットを掛けない方の等化方式による等化結果を出力し続ける為、再同期処理により、放送受信中の画が一旦途切れる事も無い。[適応フィルタの構成例]図19は、FFEFBE及びチャネル推定部の構成例を示す図である。前述の通り、図8の周波数域等化部61のチャネル推定部72、時間域等化部65のFFE75、および、FBE77は、適応フィルタで構成される。図19は、それら3つの適応フィルタをリソースシェアして実装する場合の一構成例を示した図である。DTMB規格は、図6に示すように、3種類のPN、すなわち、PN420、PN595、および、PN945が定義されており、シンボル長は、それぞれ、420シンボル、595シンボル、および、945シンボルである。まず、各回路の構成と基本動作を説明した後、PN毎の動作について説明する。チャネル推定部251は、可変係数フィルタ252と、係数更新部253で構成される。可変係数フィルタ252は、420タップのフィルタであり、420個のラッチ回路25412542254420、420個の乗算器25512552255420、及び、加算器256から構成される。チャネル推定部251の動作は、図9で示したチャネル推定部72と同じであり、可変係数フィルタ252では、図8のPN再生部71から供給されるPN系列と、係数更新部253から供給されるタップ係数、すなわち伝送路特性のインパルス応答との積和演算、つまり、畳み込みを行い、PN系列を、伝送路特性でフィルタリングした結果を推定PN系列としてセレクタ303および加算器301に供給する。係数更新部253は、図8の減算器66の結果epに基づいて係数更新を行う。適応フィルタ261は、可変係数フィルタ262と、係数更新部263で構成される。可変係数フィルタ262は、175タップのフィルタであり、175個のラッチ回路26412642264175、175個の乗算器26512652265175、及び、加算器266から構成される。適応フィルタ261の動作は、図10で示したFFE75と同じであり、可変係数フィルタ262では、セレクタ267を介して入力される、チャネル推定部251のラッチ回路254420から出力される信号、もしくは、図8の等化処理部57に供給されるIDと、係数更新部263から供給されるタップ係数との積和演算を行い、その積和演算結果を、入力データのフィルタリング結果として、加算器301および加算器304に供給する。加算器301は、チャネル推定部251の積和演算結果と、適応フィルタ261の積和演算結果を加算した結果を、セレクタ303に供給する。加算器304は、適応フィルタ261の積和演算結果と、加算器305の結果を加算した結果を、セレクタ306に供給する。係数更新部263は、セレクタ268を介して入力される、図8の減算器66の結果epもしくは、減算器79の結果edに基づいて係数更新を行う。適応フィルタ271は、可変係数フィルタ272と、係数更新部273で構成される。可変係数フィルタ272は、350タップのフィルタであり、350個のラッチ回路27412742274350、350個の乗算器27512752275350、及び、加算器276から構成される。適応フィルタ271の動作は、図10で示したFFE75と同じであり、可変係数フィルタ272では、セレクタ277を介して入力される、適応フィルタ261のラッチ回路264175から出力される信号、もしくは、図8の等化処理部57に供給されるIDと、係数更新部273から供給されるタップ係数との積和演算を行い、その積和演算結果を、入力データのフィルタリング結果として、加算器302および加算器305に供給する。加算器302は、加算器301の結果と、適応フィルタ271の積和演算結果を加算した結果を、セレクタ303に供給する。加算器305は、適応フィルタ271の結果と、加算器307の結果を加算した結果を、セレクタ306に供給する。係数更新部273は、セレクタ278を介して入力される、図8の減算器66の結果epもしくは、減算器79の結果edに基づいて係数更新を行う。FFE281は、可変係数フィルタ282と、係数更新部283で構成される。可変係数フィルタ282は、Lタップのフィルタであり、L個のラッチ回路28412842284L、L個の乗算器28512852285L、及び、加算器286から構成される。FFE281の動作は、図10で示したFFE75と同じであり、可変係数フィルタ282では、セレクタ287を介して入力される、適応フィルタ271のラッチ回路274350から出力される信号、もしくは、図8の等化処理部57に供給されるIDと、係数更新部283から供給されるタップ係数との積和演算を行い、その積和演算結果を、入力データのフィルタリング結果OD0として、加算器307に供給する。係数更新部283は、図8の減算器79の結果edに基づいて係数更新を行う。FBE291は、可変係数フィルタ292と、係数更新部293で構成される。可変係数フィルタ292は、Qタップのフィルタであり、Q個のラッチ回路29412942294Q、Q個の乗算器29512952295L、及び、加算器296から構成される。FBE291の動作は、図11で示したFBE77と同じであり、可変係数フィルタ292では、図8の硬判定部78から入力される硬判定結果OD’と、係数更新部293から供給されるタップ係数との積和演算を行い、その積和演算結果を、入力データのフィルタリング結果OD1として、加算器307に供給する。係数更新部293は、図8の減算器79の結果edに基づいて係数更新を行う。加算器307は、FFE281の積和演算結果と、FBE291の積和演算結果を加算して、加算器305およびセレクタ306に供給する。以上のように、構成され動作する適応フィルタ、および、各セレクタの動作について、PN毎に説明する。図中のセレクタに記載の数字は各PNを表す。つまり、PN420時は420に接続された信号を選択し、PN595時は595に接続された信号を選択し、PN945時は945に接続された信号を選択する。まず、PN420を受信し、等化処理部57で等化処理する際の動作について説明するセレクタ303は、チャネル推定部251のフィルタリング結果を選択し、図8の減算器66に供給する。適応フィルタ261は、セレクタ267を介して、図8の等化処理部57への入力データIDに対し、積和演算を行うとともに、図8の減算器79の結果edに基づいて係数更新を行う。適応フィルタ271は、セレクタ277を介して、適応フィルタ261のラッチ回路264175の出力を入力として、積和演算を行うとともに、図8の減算器79の結果edに基づいて係数更新を行う。FFE281は、セレクタ287を介して、適応フィルタ271のラッチ回路274350の出力を入力として、積和演算を行うとともに、図8の減算器79の結果edに基づいて係数更新を行う。セレクタ306は、適応フィルタ261、適応フィルタ271、FFE281、および、FBE291のフィルタリング結果を加算した結果を、図8の時間域等化部65の等化結果ODTとしてセレクタ64へ供給する。すなわち、PN420受信時において、図8の周波数域等化部61のチャネル推定部72として、チャネル推定部252のみを使用し、時間域等化部65のFFE75として、適応フィルタ261、適応フィルタ271、および、FFE281をつなぎ合わせて使用する。次に、PN595を受信し、等化処理部57で等化処理する際の動作について説明する。適応フィルタ261は、セレクタ267を介して、チャネル推定部251のラッチ回路254420の出力を入力として、積和演算を行うとともに、図8の減算器66の結果epに基づいて係数更新を行う。セレクタ303は、チャネル推定部251、適応フィルタ261のフィルタリング結果を加算した結果を、図8の減算器66に供給する。適応フィルタ271は、セレクタ277を介して、図8の等化処理部57への入力データIDに対し、積和演算を行うとともに、図8の減算器79の結果edに基づいて係数更新を行う。FFE281は、セレクタ287を介して、適応フィルタ271のラッチ回路274350の出力を入力として、積和演算を行うとともに、図8の減算器79の結果edに基づいて係数更新を行う。セレクタ306は、適応フィルタ271、FFE281、および、FBE291のフィルタリング結果を加算した結果を、図8の時間域等化部65の等化結果ODTとしてセレクタ64へ供給する。すなわち、PN595受信時において、図8の周波数域等化部61のチャネル推定部72として、チャネル推定部251、および、適応フィルタ261をつなぎ合わせて使用し、時間域等化部65のFFE75として、適応フィルタ271、および、FFE281をつなぎ合わせて使用する。次に、PN4945を受信し、等化処理部57で等化処理する際の動作について説明する。適応フィルタ261は、セレクタ267を介して、チャネル推定部251のラッチ回路254420の出力を入力として、積和演算を行うとともに、図8の減算器66の結果epに基づいて係数更新を行う。適応フィルタ271は、セレクタ277を介して、適応フィルタ261のラッチ回路264175の出力を入力として、積和演算を行うとともに、図8の減算器66の結果epに基づいて係数更新を行う。セレクタ303は、チャネル推定部251、適応フィルタ261、および、適応フィルタ271のフィルタリング結果を加算した結果を、図8の減算器66に供給する。FFE281は、セレクタ287を介して、図8の等化処理部57への入力データIDに対し、積和演算を行うとともに、図8の減算器79の結果edに基づいて係数更新を行う。セレクタ306は、FFE281、および、FBE291のフィルタリング結果を加算した結果を、図8の時間域等化部65の等化結果ODTとしてセレクタ64へ供給する。すなわち、PN945受信時において、図8の周波数域等化部61のチャネル推定部72として、チャネル推定部251、適応フィルタ261、および、適応フィルタ271をつなぎ合わせて使用し、時間域等化部65のFFE75として、FFE281のみを使用する。以上のように、図8における、チャネル推定部72、FFE75、FBE77の3つの適応フィルタについて、適応フィルタを分割実装し、リソーシェアして使用する事により、回路規模を抑えることが出来る。また、チャネル推定部251の入力は、PN系列である為、ラッチ回路2541ないし254420のビット幅を少なく構成する事で、チャネル推定部251の積和演算処理部分、乗算器2551ないし255420、加算器256および、係数更新部分係数更新部253の回路規模を抑えることができる。以上の説明は、シングルキャリア信号受信時にフォーカスして説明したが、マルチキャリア受信時には、セレクタ303の出力PN’を用いて周波数域等化を行えば、同様の構成で、マルチキャリア受信時の等化処理を行うことができる。[本技術を適用したコンピュータの説明]次に、上述した一連の処理は、ハードウェアにより行うこともできるし、ソフトウェアにより行うこともできる。一連の処理をソフトウェアによって行う場合には、そのソフトウェアを構成するプログラムが、汎用のコンピュータ等にインストールされる。そこで、図20は、上述した一連の処理を実行するプログラムがインストールされるコンピュータの一実施の形態の構成例を示している。プログラムは、コンピュータに内蔵されている記録媒体としてのハードディスク1105やROM1103に予め記録しておくことができる。あるいはまた、プログラムは、リムーバブル記録媒体1111に格納記録しておくことができる。このようなリムーバブル記録媒体1111は、いわゆるパッケージソフトウエアとして提供することができる。ここで、リムーバブル記録媒体1111としては、例えば、フレキシブルディスク、CDROM,MOディスク,DVD、磁気ディスク、半導体メモリ等がある。なお、プログラムは、上述したようなリムーバブル記録媒体1111からコンピュータにインストールする他、通信網や放送網を介して、コンピュータにダウンロードし、内蔵するハードディスク1105にインストールすることができる。すなわち、プログラムは、例えば、ダウンロードサイトから、ディジタル衛星放送用の人工衛星を介して、コンピュータに無線で転送したり、LAN、インターネットといったネットワークを介して、コンピュータに有線で転送することができる。コンピュータは、CPU1102を内蔵しており、CPU1102には、バス1101を介して、入出力インタフェース1110が接続されている。CPU1102は、入出力インタフェース1110を介して、ユーザによって、入力部1107が操作等されることにより指令が入力されると、それに従って、ROM1103に格納されているプログラムを実行する。あるいは、CPU1102は、ハードディスク1105に格納されたプログラムを、RAM1104にロードして実行する。これにより、CPU1102は、上述したフローチャートにしたがった処理、あるいは上述したブロック図の構成により行われる処理を行う。そして、CPU1102は、その処理結果を、必要に応じて、例えば、入出力インタフェース1110を介して、出力部1106から出力、あるいは、通信部1108から送信、さらには、ハードディスク1105に記録等させる。なお、入力部1107は、キーボードや、マウス、マイク等で構成される。また、出力部1106は、LCDやスピーカ等で構成される。ここで、本明細書において、コンピュータがプログラムに従って行う処理は、必ずしもフローチャートとして記載された順序に沿って時系列に行われる必要はない。すなわち、コンピュータがプログラムに従って行う処理は、並列的あるいは個別に実行される処理例えば、並列処理あるいはオブジェクトによる処理も含む。また、プログラムは、1のコンピュータプロセッサにより処理されるものであっても良いし、複数のコンピュータによって分散処理されるものであっても良い。さらに、プログラムは、遠方のコンピュータに転送されて実行されるものであっても良い。なお、本技術の実施の形態は、上述した実施の形態に限定されるものではなく、本技術の要旨を逸脱しない範囲において種々の変更が可能である。"