信号線および接地線を含む回路が形成され、一面側に前記信号線に接続されるチップ信号線パッド41および前記接地線に接続されるチップ接地線パッド42が形成された半導体チップ1と、前記チップ信号線パッド41および前記チップ接地線パッド42の上に単体で実装され、前記チップ信号線パッド41および前記チップ接地線パッド42に対して電気的に接続されるキャパシタ構造部2とを有し、前記キャパシタ構造部2は、棒状のライン部21cを有するキャパシタ信号線21と、前記キャパシタ信号線21に備えられた前記ライン部21cの外周を囲む誘電体22と、前記誘電体22の外周を囲む環状部23aを有するキャパシタ接地線23とを有し、前記ライン部21cの一端側において前記半導体チップ1の外部の信号線との電気的な接続が行われており、前記ライン部21cの他端側において前記半導体チップ1に備えられた前記チップ信号線パッド41と電気的に接続されていると共に前記半導体チップ1に備えられた前記チップ接地線パッド42と電気的に接続されていることを特徴とする半導体装置。前記キャパシタ構造部2は、前記ライン部21cが複数に分かれ、複数に分かれた前記ライン部21cそれぞれの外周が前記環状部23aにて囲まれることで複数のキャパシタ構造が備えられ、複数に分かれた前記ライン部21cがすべて同じ前記チップ信号線パッド41に接続されていることを特徴とする請求項1に記載の半導体装置。前記キャパシタ構造部2のうち前記半導体チップ1とは反対側となる上面には、前記ライン部21cと電気的に接続される第1パッド21aのみが備えられ、該第1パッド21aを介して該キャパシタ構造部2と前記半導体チップ1の外部の信号線との電気的な接続が行われることを特徴とする請求項1または2に記載の半導体装置。前記第1パッド21aにボンディングワイヤ7が接続され、該ボンディングワイヤ7を介して前記キャパシタ構造部2と前記半導体チップ1の外部の信号線との電気的な接続が行われていることを特徴とする請求項3に記載の半導体装置。前記ボンディングワイヤ7が前記第1パッド21aのうち前記ライン部21cと対応する位置に接続されていることを特徴とする請求項4に記載の半導体装置。前記半導体チップ1の一面側には、前記キャパシタ構造部2と同一形状とされた凹部34、81が設けられており、前記半導体チップ1に形成された前記チップ信号線パッド41と前記チップ接地線パッド42は前記凹部34、81内において露出させられ、前記キャパシタ構造部2が前記凹部34、81内に配置されることで、前記半導体チップ1上に位置合わせして配置されると共に前記キャパシタ信号線21と前記チップ信号線パッド41との電気的接続や前記キャパシタ接地線23と前記チップ接地線パッド42との電気的接続が行われていることを特徴とする請求項1ないし5のいずれか1つに記載の半導体装置。しかしながら、特許文献2に示されるような半導体チップとコンデンサを内蔵したチップとを積層する構造では、必要とされるコンデンサの数が少ない場合にチップ内での空き領域が増加してしまう。また、コンデンサの容量を変更したい場合にチップを全く異なるものに変更しなければならない。さらに、半導体チップとコンデンサが内蔵されたチップとを実装する構造では、後で個別に周波数調整を行うことができず、調整メンテナンスが難しくなる。また、半導体チップとコンデンサが内蔵されたチップとを実装する際の位置ズレの問題も発生するし、複雑な工程でコンデンサを内蔵したチップを製造したり、半導体チップとの実装を行う必要があるため、歩留りが低い。また、チップに内蔵されたコンデンサの一部のみが不良な場合にも、そのチップが不良となるという問題も発生する。本発明は上記点に鑑みて、複数のコンデンサを内蔵したチップを用いることなく、かつ、回路基板上においてコンデンサの配置スペースが必要とされることなく、高周波ノイズ除去を行うことが可能な構造の半導体装置を提供するこをと目的とする。上記目的を達成するため、請求項1に記載の発明では、信号線および接地線を含む回路が形成され、一面側に信号線に接続されるチップ信号線パッド41および接地線に接続されるチップ接地線パッド42が形成された半導体チップ1と、チップ信号線パッド41およびチップ接地線パッド42の上に単体で実装され、チップ信号線パッド41およびチップ接地線パッド42に対して電気的に接続されるキャパシタ構造部2とを有した構造にて半導体装置を構成している。そして、キャパシタ構造部2は、棒状のライン部21cを有するキャパシタ信号線21と、キャパシタ信号線21に備えられたライン部21cの外周を囲む誘電体22と、誘電体22の外周を囲む環状部23aを有するキャパシタ接地線23とを有し、ライン部21cの一端側において半導体チップ1の外部の信号線との電気的な接続が行われており、ライン部21cの他端側において半導体チップ1に備えられたチップ信号線パッド41と電気的に接続されていると共に半導体チップ1に備えられたチップ接地線パッド42と電気的に接続されていることを特徴としている。このように、単体のキャパシタ構造部2を形成し、それを半導体チップ1のキャパシタ信号線パッド41およびキャパシタ接地線パッド42の上に実装するようにしている。例えば、半導体チップ1の複数の場所にキャパシタ構造部2を実装する場合には、各場所に一対で、つまり1つずつキャパシタ構造部2を備えるようにしている。このような構造のキャパシタ構造部2を備えるようにしても、高周波ノイズ除去を行うことができる。また、複数のコンデンサを内蔵したチップを用いなくても済むし、キャパシタ構造部2を必要な場所に個々に配置することができることから、回路基板上においてコンデンサの配置スペースが必要とされることもない。したがって、複数のコンデンサを内蔵したチップを用いることなく、かつ、回路基板上においてコンデンサの配置スペースが必要とされることなく、高周波ノイズ除去を行うことが可能な構造の半導体装置とすることができる。請求項2に記載の発明では、キャパシタ構造部2は、ライン部21cが複数に分かれ、複数に分かれたライン部21cそれぞれの外周が環状部23aにて囲まれることで複数のキャパシタ構造が備えられ、複数に分かれたライン部21cがすべて同じチップ信号線パッド41に接続されていることを特徴としている。このように、1つのキャパシタ構造部2に複数のキャパシタ構造を備えた構造とすることもできる。これにより、容量を増加することが可能となり、より効果的なノイズ除去が可能となる。請求項3に記載の発明では、キャパシタ構造部2のうち半導体チップ1とは反対側となる上面には、ライン部21cと電気的に接続される第1パッド21aのみが備えられ、該第1パッド21aを介して該キャパシタ構造部2と半導体チップ1の外部の信号線との電気的な接続が行われることを特徴としている。このように、キャパシタ構造部2の上面に第1パッド21aを備え、この第1パッド21aを介してキャパシタ構造部2と半導体チップ1の外部の信号線との電気的な接続を行うことができる。例えば、請求項4に記載したように、第1パッド21aにボンディングワイヤ7を接続することで、該ボンディングワイヤ7を介してキャパシタ構造部2と半導体チップ1の外部の信号線との電気的な接続を行うことができる。請求項5に記載の発明では、ボンディングワイヤ7が第1パッド21aのうちライン部21cと対応する位置に接続されていることを特徴としている。ボンディングワイヤ7の接続位置については、第1パッド21aのどこであっても構わないが、ライン部21cと対応する位置と一致させるようにすれば、柔軟な金属材料で構成された厚いライン部21cが存在するため、ボンディング時にクラックが発生することを抑制することが可能となる。請求項6に記載の発明では、半導体チップ1の一面側には、キャパシタ構造部2と同一形状とされた凹部34、81が設けられており、半導体チップ1に形成されたチップ信号線パッド41とチップ接地線パッド42は凹部34、81内において露出させられ、キャパシタ構造部2が凹部34、81内に配置されることで、半導体チップ1上に位置合わせして配置されると共にキャパシタ信号線21とチップ信号線パッド41との電気的接続やキャパシタ接地線23とチップ接地線パッド42との電気的接続が行われていることを特徴としている。このような構造とすれば、キャパシタ構造部2を凹部34、81に嵌め込むことで、半導体チップ1とキャパシタ構造部2との位置合わせを容易に行うことが可能となる。そして、キャパシタ構造部2の各部と凹部34、81から露出させられたチップ信号線パッド41とチップ接地線パッド42とを電気的に接続することで、キャパシタ構造部2と半導体チップ1に形成された信号線や接地線との電気的接続も行うことが可能となる。なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、図中、同一符号を付してある。第1実施形態本発明の第1実施形態について説明する。図1は、本実施形態にかかる半導体装置の断面図である。この図を参照して、まず、本実施形態にかかる半導体装置の構成について説明する。図1に示すように、半導体チップ1の表面にキャパシタ構造部2が備えられている。半導体チップ1は、シリコン基板などに素子を作り込んだLSIチップなどであり、内部には図示しないが素子などによる半導体集積回路が形成されている。そして、半導体チップ1の表面に層間絶縁膜3が形成されていると共に、層間絶縁膜3にコンタクトホール31、32が形成されており、コンタクトホール31、32を通じてパッド41、42が半導体集積回路内の図示しない信号線やGND線と電気的に接続されている。そして、パッド41、42に対してキャパシタ構造部2の信号線やGND線が半導体集積回路の信号線やGNDに電気的に接続されされることで、キャパシタ構造部2の信号線やGND線が半導体集積回路内の信号線やGND線と電気的に接続された構造とされている。なお、ここでいうパッド41、42がチップ信号線パッドとチップ接地線パッドに相当する。また、半導体チップ1は、リードフレーム5上に搭載されており、半導体チップ1の裏面が接合材料6を介してリードフレーム5に接合されている。例えば、半導体チップ1の裏面をGNDプレーンとしている場合には、リードフレーム5上にはんだや導電性接着剤等を介してGNDプレーンを接合することで、リードフレーム5のGND部とGNDプレーンとを電気的に接続することができる。そして、キャパシタ構造部2とリードフレーム5の外部接続端子51とがボンディングワイヤ7を介して電気的に接続されることで、キャパシタ構造部2の信号線が外部接続端子51を通じて、外部と電気的に接続できる構造とされている。このような形態とされた各部が、図示しないモールド樹脂によってモールド化され、外部端子51の一部などがモールド樹脂から露出させられることで、半導体装置が構成されている。続いて、上記のように構成される半導体装置に備えられたキャパシタ構造部2の詳細構造について説明する。図2は、図1に示す半導体装置の斜視図およびそのうちのキャパシタ構造部2を拡大した部分拡大図である。また、図3は、キャパシタ構造部2と半導体チップ1の断面図と、その断面図中の破線箇所での平面レイアウトを示した図である。図2および図3に示すように、キャパシタ構造部2は、信号線キャパシタ信号線21、誘電体22、GND線キャパシタ接地線23および絶縁膜24によって構成されている。信号線21は、キャパシタ構造部2の上面から下面に達するように設けられており、上面の露出部分にて第1パッド21a、下面の露出部分にて第2パッド21bが構成されている。そして、第1パッド21aから第2パッド21bに至るまでの間のライン部21cが設けられることで信号線21が構成されている。第1パッド21aは、ボンディングワイヤ7に接続される部分であり、本実施形態の場合には外部接続端子とされている。キャパシタ構造部2の上面側には、この第1パッド21aのみが形成されている。第2パッド21bは、半導体チップ1の信号線に繋がるパッド41に接続される。本実施形態では、第1パッド21a、第2パッド21bおよびライン部21cは、図3の平面レイアウトから分かるように断面が四角形とされている。誘電体22は、信号線21におけるライン部21cの周囲を囲むように形成されている。誘電体22の厚みはほぼ一定とされているため、図3の平面レイアウトから分かるように断面がライン部21cと対応する四角形となる。GND線23は、誘電体22を挟んで信号線21におけるライン部21cの周囲を囲む環状部23aと、下面から露出するGNDパッド23bとを有した構成とされている。そして、GNDパッド23bが半導体チップ1のGND線に繋がるパッド42に接続されることで、GND線23が半導体チップ1のGND線と電気的に接続されている。絶縁膜24は、環状部23aの周囲およびキャパシタ構造部2の上面側および下面側を覆うように形成されている。この絶縁膜24には、コンタクトホール24a、24b、24cが形成されており、コンタクトホール24a、24bを通じて信号線21におけるライン部21cと第1パッド21aまたは第2パッド21bとの接続が行われていると共に、コンタクトホール24cを通じてGND線23における環状部23aとGNDパッド23bとの接続が行われている。このような構造により、キャパシタ構造部2が構成されている。そして、このようなキャパシタ構造部2が信号線21の第2パッド21bと半導体チップ1のパッド41とが接続され、GND線23のGNDパッド23bと半導体チップ1のパッド42が接続されるように直接接合もしくははんだ等を介して接合されている。このような構造のキャパシタ構造部2は、次のようにして形成される。図4~図5は、キャパシタ構造部2の製造工程を示す断面図である。これらの図を参照して、キャパシタ構造部2の製造方法について説明する。まず、図4aに示すように表面および裏面を有する半導体基板として、シリコン基板10を用意する。次に、図4bに示すように、シリコン基板10の表面に対してフォトエッチングを行うことにより、凹部10aを形成する。このときの凹部10aは、例えばキャパシタ構造部2に備えられる絶縁膜24の外形寸法と同等程度とされる。続いて、図4cに示すように、凹部10a内を含めたシリコン基板10の表面に絶縁膜11、第1金属膜12、誘電体膜13および第2金属膜14を順に成膜する。そして、CMPChemicalMechanicalPolishingなどの平坦化処理により、シリコン基板10の表面側および裏面側を順に平坦化する。具体的には、図5aに示すように、シリコン基板10の表面側においてはシリコン基板10の表面が露出するまで平坦化し、さらにシリコン基板10の裏面側においては凹部10aの底部から第2金属膜14が露出するまで平坦化する。これにより、第2金属膜14にて信号線21のライン部21cが構成されると共に、ライン部21cの周囲を囲むように配置された誘電体膜13にて誘電体22が構成される。また、誘電体22の周囲を囲むように配置された第1金属膜12にてGND線23の環状部23aが構成されると共に、この環状部23aの周囲を囲むように配置された絶縁膜11により、絶縁膜24のうちの環状部23aを囲む部分が構成される。続いて、図5bに示すように、シリコン基板10の表裏面それぞれに絶縁膜15を成膜したのち、絶縁膜15をフォトエッチングすることで、絶縁膜15にコンタクトホール15a~15cを形成する。この絶縁膜15により、絶縁膜24のうちのキャパシタ構造部2の上面側および下面側を覆っている部分が構成され、絶縁膜15に形成したコンタクトホール15a~15cによって絶縁膜24のコンタクトホール24a~24cが構成される。この後、図5cに示すように、絶縁膜15の表面に金属膜16をデポジションもしくはメッキするなどによって形成し、必要に応じてパターニングすることで、コンタクトホール15a、15bを通じての第2金属膜14との接触部分およびコンタクトホール15cを通じての第1金属膜12との接触部分にのみ金属膜16を残す。これにより、第1パッド21aや第2パッド21bおよびGNDパッド23bが構成される。このようにして、キャパシタ構造部2の基本構造が形成されるため、その後は、ダイシングカットなどを行ってシリコン基板10を除去することにより、本実施形態のキャパシタ構造部2を形成することが可能となる。なお、本実施形態ではシリコン基板10をすべて除去した場合を図示しているが図1、図3参照、シリコン基板10が残っていても構わない。特に、シリコン基板10がノンドープのものであれば、絶縁膜24の一部と同様のものとして扱うこともできる。以上説明したように、本実施形態では、1つのコンデンサを構成するキャパシタ構造部2を形成し、それを半導体チップ1のパッド41、42の上に単体で実装するようにしている。つまり、半導体チップ1の複数の場所にキャパシタ構造部2を実装する場合には、各場所に一対で、つまり1つずつキャパシタ構造部2を備えるようにしている。そして、キャパシタ構造部2に対してボンディングワイヤ7を接続することにより、キャパシタ構造部2を通じて半導体チップ1を外部などと電気的に接続することが可能となる。ボンディングワイヤ7の接続位置については、第1パッド21aのどこであっても構わないが、ライン部21cと対応する位置と一致させるようにすれば、柔軟な金属材料で構成された厚いライン部21cが存在することで、ボンディング時にクラックが発生することを抑制することが可能となる。このような構造のキャパシタ構造部2を備えるようにしても、高周波ノイズ除去を行うことができる。また、複数のコンデンサを内蔵したチップを用いなくても済むし、キャパシタ構造部2を必要な場所に個々に配置することができることから、回路基板上においてコンデンサの配置スペースが必要とされることもない。したがって、複数のコンデンサを内蔵したチップを用いることなく、かつ、回路基板上においてコンデンサの配置スペースが必要とされることなく、高周波ノイズ除去を行うことが可能な構造の半導体装置とすることができる。第2実施形態本発明の第2実施形態について説明する。本実施形態は、第1実施形態に対してキャパシタ構造部2の構成を変更したものであり、その他に関しては第1実施形態と同様であるため、第1実施形態と異なる部分についてのみ説明する。図6は、本実施形態にかかるキャパシタ構造部2と半導体チップ1の断面図と、その断面図中の破線箇所での平面レイアウトを示した図である。この図に示されるように、本実施形態のキャパシタ構造部2は、絶縁膜24のうちキャパシタ構造部2の下面を覆っている部分を無くすと共に、信号線21の第2パッド21bおよびGND線23のGNDパッド23bを無くしたものである。そして、信号線21のライン部21cとGND線23の環状部23aがそのままの形状で絶縁膜24から露出させられた構造とされ、半導体チップ1側のパッド41、42の形状もライン部21cや環状部23aと同じ形状としてある。このような構造としても、第1実施形態と同様に、キャパシタ構造部2を個々に半導体チップ1のパッド41、42の上に実装することができる。したがって、本実施形態の半導体装置でも第1実施形態と同様の効果を得ることができる。なお、パッド41を囲むようにパッド42が形成されるため、信号線側がGND線側に囲まれた構造となるが、例えば半導体チップ1の表面を多層配線構造によって構成するなどの手法を採れば、半導体チップ1内の半導体集積回路における信号線やGND線について、パッド41、42の形状に拘わらずレイアウトすることができる。第3実施形態本発明の第3実施形態について説明する。本実施形態も、第1実施形態に対してキャパシタ構造部2の構成を変更したものであり、その他に関しては第1実施形態と同様であるため、第1実施形態と異なる部分についてのみ説明する。図7は、本実施形態にかかるキャパシタ構造部2と半導体チップ1の断面図と、その断面図中の破線箇所での平面レイアウトを示した図である。この図に示すように、本実施形態のキャパシタ構造部2は、1つのキャパシタ構造部2それぞれに対して複数のキャパシタ構造を備えた構造とされている。具体的には、四角形状のキャパシタ構造が4つ格子状に配置されている。すなわち、信号線21のライン部21cが4本格子状に配置されており、各ライン部21cを囲むようにGND線23の環状部23aが配置されている。各環状部23aの間にも絶縁膜24が埋め込まれており、最も外周側において各環状部23a同士が接続された構造とされている。そして、平面レイアウトにおいて、キャパシタ構造部2の中心寄り内側では、4つのライン部21cが第1パッド21aや第2パッド21bに接続され、外縁側では4つの環状部23aがGNDパッド23bに接続されている。このように、1つのキャパシタ構造部2に複数のキャパシタ構造を備えた構造とすることもできる。これにより、容量を増加することが可能となり、より効果的なノイズ除去が可能となる。第3実施形態の変形例上記第3実施形態では、1つのキャパシタ構造部2に複数のキャパシタ構造を備える場合において、各キャパシタ構造に備えられたGND線23の環状部23aの間にも絶縁膜24を配置するようにした。しかしながら、環状部23aの間には絶縁膜24を備えないようにしても良い。図8は、この場合のキャパシタ構造部2と半導体チップ1の断面図と、その断面図中の破線箇所での平面レイアウトを示した図である。この図に示すように、例えば4つのキャパシタ構造を1つのキャパシタ構造部2に備える構造において、環状部23aの間には絶縁膜24を備えず、各環状部23a同士が互いに連結された構造とされていても良い。第4実施形態本発明の第4実施形態について説明する。本実施形態は、第1実施形態に対してキャパシタ構造部2ではなく半導体チップ1側の構成を変更したものであり、その他に関しては第1実施形態と同様であるため、第1実施形態と異なる部分についてのみ説明する。図9は、本実施形態にかかるキャパシタ構造部2と半導体チップ1の断面図である。本実施形態では、半導体チップ1側にキャパシタ構造部2と対応する形状の凹みを設けるようにする。具体的には、図9に示すように、層間絶縁膜3に多層配線33を形成していると共に、多層配線33および層間絶縁膜3の表面に保護膜8を形成しており、この保護膜8にキャパシタ構造部2と対応する形状の凹部81を形成することで、凹部81から多層配線33を露出させ、パッド41、42を構成している。このような構造とすれば、キャパシタ構造部2を凹部81に嵌め込むことで、半導体チップ1とキャパシタ構造部2との位置合わせを容易に行うことが可能となる。そして、キャパシタ構造部2の第2パッド21bやGNDパッド23bと凹部81から露出させられたパッド41、42とを電気的に接続することで、キャパシタ構造部2と半導体チップ1に形成された半導体集積回路内の信号線やGND線との電気的接続も行うことが可能となる。第4実施形態の変形例上記第4実施形態では、保護膜8に凹部81を形成することで、パッド42が凹部81の底面から露出する構造とした。これに対して、図10に示す構造とすることもできる。図10は、キャパシタ構造部2と半導体チップ1の断面図と、その断面図中の破線箇所での平面レイアウトを示した図である。この図に示すように、層間絶縁膜3に凹部34を形成し、この凹部34の側壁部にパッド42を配置すると共に、凹部34の底部に半導体チップ1に設けたパッド部41を配置し、キャパシタ構造部2を信号線21のライン部21cと誘電体22およびGND線23の環状部23aによって構成した構造とすることもできる。このような構造の場合、キャパシタ構造部2を凹部34に挿入することで、信号線21のライン部21cが半導体チップ1の半導体集積回路の信号線に繋がるパッド41と接続され、GND線23の環状部23aが半導体集積回路のGND線に繋がるパッド42と接続されるようにできる。他の実施形態上記実施形態では、キャパシタ構造部2の構造等の一例を示したが、他の構造としても構わない。例えば、キャパシタ構造部2の平面レイアウトを四角形以外の形状に変更しても良い。また、第4実施形態第4実施形態の変形例を含むのように、保護膜8の凹部81や層間絶縁膜3の凹部34とキャパシタ構造部2との形状を同じにし、キャパシタ構造部2が凹部34、81内に嵌め込まれる形態とする場合、例えば図11に示すような形状とすることができる。すなわち、図11a~dに示すように、信号線21のライン部21cを十字形状、八角形、四角形の一辺に突起部を設けた凸形状、台形などにすると共に、ライン部21cの周囲を囲む誘電体22やGND線23の環状部23aもライン部21cの形状と対応する形状となるようにすることができる。このような形状としても、キャパシタ構造部2と半導体チップ1との位置合わせを容易に行うことが可能である。