"入力信号の波形を、設定されたイコライザ係数に応じて整形するイコライザ回路と、前記イコライザ回路によって整形された入力信号から、前記入力信号によって表される受信データと前記受信データの判定タイミングを示すクロック信号を復元するCDR回路と、前記イコライザ回路によって整形された入力信号を前記判定タイミングでサンプリングして得られるサンプリング結果を、所定の幅を有する検出区間で集計する度数集計部と、前記入力信号の電圧値の変化範囲を含む走査範囲内において、前記検出区間を走査する区間走査部と、前記イコライザ回路に設定するイコライザ係数を変更する係数調整部と、前記イコライザ係数の変更および前記検出区間の走査に応じて前記度数集計部によって得られる集計結果の変化に基づいて、前記サンプリング結果の出現度数のピーク値を検出するピーク検出部と、前記ピーク検出部でピーク値が検出された際のイコライザ係数を第1係数として特定する係数特定部と、を備えたことを特徴とする受信装置。請求項1に記載の受信装置において、前記入力信号によって表される受信データと既知のデータパターンを持つテスト信号との比較に基づいて、前記係数調整部に前記イコライザ係数の変更を指示する変更制御部と、を備えたことを特徴とする受信装置。請求項1または請求項2に記載の受信装置において、前記CDR回路は、前記クロック信号に基づいて前記テスト信号を生成するテスト信号生成部を備え、前記入力信号のサンプリング結果と所定の第1閾値との比較結果を用いたクロック復元処理と、前記テスト信号生成部で生成される前記テスト信号を用いたクロック復元処理とを時分割で行い、前記区間走査部は、前記CDR回路において前記テスト信号を用いたクロック復元が行われている第1期間に、前記検出区間の走査を行い、前記度数集計部は、前記第1期間に、前記区間走査部によって走査される前記検出区間での前記サンプリング結果の集計を行うことを特徴とする受信装置。請求項1乃至請求項3のいずれか一項に記載の受信装置において、前記区間走査部は、前記度数集計部に対して前記検出区間の上限を示す上限参照電圧値と前記度数集計部に対して前記検出区間の下限を示す下限参照電圧値とを所定の時間ごとに変更することにより前記検出区間を走査し、前記度数集計部は、前記サンプリング結果と前記上限参照電圧値とを比較する上限比較器と、前記サンプリング結果と前記下限参照電圧値とを比較する下限比較器と、前記上限比較器による比較結果と前記下限比較器による比較結果とに基づいて、前記上限参照電圧値以下であって前記下限参照電圧値以上のサンプリング結果を選択的に計数する範囲内カウンタと、を備えたことを特徴とする受信装置。請求項1乃至請求項3のいずれか一項に記載の受信装置において、前記区間走査部は、前記度数集計部に対して前記検出区間の上限を示す上限参照電圧値と前記度数集計部に対して前記検出区間の下限を示す下限参照電圧値とを所定の時間ごとに変更することにより前記検出区間を走査し、前記度数集計部は、前記上限参照電圧値よりも大きい値を持つ前記サンプリング結果の検出と、前記下限参照電圧値よりも小さい値を持つ前記サンプリング結果の検出とを時分割で行う区間外検出器と、前記区間外検出器によって前記サンプリング結果が検出された度数を計数する区間外カウンタと、前記区間外カウンタによって得られる計数値に基づいて、前記検出区間の外側に分布するサンプリング結果の出現度数を、前記検出区間内の値を持つサンプリング結果の出現度数を間接的に示す指標として求める指標算出部と、を備え、前記ピーク検出部は、前記指標算出部によって得られた前記検出区間の外側に分布するサンプリング結果の出現度数の最小値を検出することにより、前記サンプリング結果の出現度数のピーク値を間接的に検出することを特徴とする受信装置。請求項1乃至請求項3のいずれか一項に記載の受信装置において、前記区間走査部は、前記検出区間の上限あるいは下限を示す参照電圧値を所定の時間ごとに、前記検出区間の幅に相当する電圧値ずつ変更することにより前記検出区間を走査し、前記度数集計部は、前記サンプリング結果と前記参照電圧値とを比較し、前記参照電圧値が前記検出区間の上限である場合および前記参照電圧値が前記検出区間の下限である場合について、それぞれ前記参照電圧値以上の値を持つサンプリング結果を判別する判別部と、前記判別部によって判別された前記サンプリング結果を、前記判別部において前記サンプリング結果と比較される参照電圧値が維持されている維持期間ごとに計数するカウンタと、前記維持期間ごとに前記カウンタの計数結果によって更新されるメモリと、前記カウンタによって新たな維持期間に対応して得られた計数結果と前記メモリに保持された前の維持期間に対応する計数結果との差分に基づいて、前記前の維持期間に対応する参照電圧値と前記新たな維持期間に対応する参照電圧値とで示される検出区間に含まれるサンプリング結果の出現度数を算出する度数算出部と、を備えたことを特徴とする受信装置。請求項1乃至請求項3のいずれか一項に記載の受信装置において、前記区間走査部は、前記検出区間の上限を示す参照電圧を所定の計数期間ごとに、前記検出区間の幅に相当する電圧ずつ変更することにより前記検出区間を走査し、前記度数集計部は、前記参照電圧と前記入力信号のサンプリング結果とを比較する比較器と、前記比較器により前記参照電圧以上であると判定された前記サンプリング結果の数を計数する上側カウンタと、前記比較器により前記参照電圧未満であると判定された前記サンプリング結果の数を計数する下側カウンタと、前記計数期間が経過するごとに、前記下側カウンタの計数結果を保持するとともに、直前の計数期間において前記下側カウンタによって得られた計数結果を出力するメモリと、現計数期間について前記上側カウンタによって得られた計数結果と前記メモリから出力される直前の計数期間において前記下側カウンタによって得られた計数結果との和を前記現計数期間に対応する検出区間の外側に分布するサンプリング結果の出現度数として算出する加算器とを有することを特徴とする受信装置。請求項1乃至請求項3のいずれか一項に記載の受信装置において、前記区間走査部は、前記検出区間の上限を示す参照電圧を所定の計数期間ごとに、前記検出区間の幅に相当する電圧ずつ変更することにより前記検出区間を走査し、前記度数集計部は、前記参照電圧と前記入力信号のサンプリング結果とを比較する比較器と、前記比較器により前記参照電圧より大きいと判定された前記サンプリング結果の数を計数する上側カウンタと、前記計数期間が経過するごとに、前記計数期間におけるサンプリングで得られる総サンプル数と前記上側カウンタの計数結果との差を算出する減算器と、前記計数期間が経過するごとに、前記減算器によって得られる減算結果を保持するとともに、直前の計数期間において前記減算器によって得られた減算結果を出力するメモリと、現計数期間について前記上側カウンタによって得られた計数結果と前記メモリから出力される直前の計数期間において前記減算器によって得られた減算結果との和を前記現計数期間に対応する検出区間の外側に分布するサンプリング結果の出現度数として算出する加算器とを有することを特徴とする受信装置。請求項1乃至請求項3のいずれか一項に記載の受信装置において、前記区間走査部は、前記検出区間の上限を示す参照電圧を所定の計数期間ごとに、前記検出区間の幅に相当する電圧ずつ変更することにより前記検出区間を走査し、前記度数集計部は、前記参照電圧と前記入力信号のサンプリング結果とを比較する比較器と、前記比較器により前記参照電圧より大きいと判定された前記サンプリング結果の数を計数する上側カウンタと、前記計数期間が経過するごとに、前記上側カウンタの計数結果を保持するとともに、直前の計数期間において前記上側カウンタによって得られた計数結果を出力するメモリと、現計数期間について前記上側カウンタによって得られた計数結果と前記メモリから出力される直前の計数期間において前記上側カウンタによって得られた計数結果との差分を前記現計数期間に対応する検出区間内の値を持つサンプリング結果の出現度数を算出する減算器とを有することを特徴とする受信装置。請求項1乃至請求項9のいずれかに記載の受信装置において、前記係数調整部は、前記イコライザ回路に設定することが可能なイコライズ係数を順次に生成して、前記区間走査部によって前記検出区間が前記走査範囲を走査される期間にわたって維持し、前記ピーク検出部は、検出したピーク値を保持するピーク値保持部と、前記度数集計部による集計結果が前記ピーク値保持部に保持されたピーク値よりも大きいときに、前記集計結果を用いて前記ピーク値保持部を更新するピーク更新部とを備え、前記係数特定部は、最適のイコライザ係数を保持するための係数保持部と、前記ピーク更新部によって前記ピーク値保持部が更新されたときに、前記係数調整部によって前記イコライザ回路に設定されているイコライザ係数を用いて前記係数保持部を更新する係数更新部とを備えたことを特徴とする受信装置。請求項1乃至請求項10のいずれかに記載の受信装置において、前記イコライザ回路は、複数のキャパシタを含む可変容量キャパシタと複数の抵抗素子を含む可変抵抗器との少なくとも一方と、イコライザ係数に対応する制御信号に応じて、前記可変容量キャパシタの容量値と前記可変抵抗器の抵抗値との少なくとも一方を変更する構成変更部と、を備え、前記係数調整部は、前記イコライザ回路に備えられている前記可変容量キャパシタで実現可能な全ての容量値と前記可変抵抗器で実現可能な全ての抵抗値との少なくとも一方に対応する制御信号を順次に生成する制御信号生成部と、を備えたことを特徴とする受信装置。請求項1乃至請求項11のいずれかに記載の受信装置において、前記係数特定部によって前記第1係数が特定される過程で、前記ピーク検出部によってサンプリング結果の出現度数のピークが検出された前記検出区間を示す情報に基づいて、前記イコライザの出力信号の振幅を推定する推定部と、前記イコライザの出力信号を増幅する可変増幅器と、前記推定部によって推定された前記イコライザの出力信号の振幅に基づいて、前記可変増幅器の利得を調整する調整部とを備えたことを特徴とする受信装置。請求項12に記載の受信装置において、前記推定部は、前記入力信号が差動信号である場合に、前記イコライザの出力信号を前記判定タイミングでサンプリングして得られるサンプリング結果の出現度数のピークが検出された前記検出区間の上限または下限の電圧を示す値の絶対値を前記入力信号の振幅の推定値とする、ことを特徴とする受信装置。請求項12に記載の受信装置において、前記推定部は、前記入力信号がシングルエンド信号である場合に、前記イコライザの出力信号を前記判定タイミングでサンプリングして得られるサンプリング結果の出現度数のピークが検出された前記検出区間に対応する第1電圧を特定する第1特定部と、前記イコライザの出力信号を前記判定タイミングとは異なる境界タイミングでサンプリングして得られるサンプリング結果の出現度数のピークが検出された前記検出区間に対応する第2電圧を特定する第2特定部と、前記第1電圧と前記第2電圧との差分に基づいて前記イコライザの出力信号の振幅の推定値を算出する算出部とを有する、ことを特徴とする受信装置。イコライザ回路によって整形された入力信号を所定の判定タイミングでサンプリングし、前記サンプリング結果を、前記入力信号の電圧値の変化範囲を含む走査範囲内において走査される所定の幅を有する検出区間で集計する処理を、前記イコライザ回路に設定するイコライザ係数を変更するごとに行い、前記イコライザ係数の変更および前記検出区間の走査に応じて前記集計処理で得られる集計結果の変化に基づいて、イコライザ係数の最適制御を行うことを特徴とする受信方法。請求項15に記載の受信方法において、前記イコライザ係数を変更するごとに、前記サンプリング結果に基づいて復元される受信データと、既知のデータパターンを有するテスト信号とを照合し、一致しない場合に、前記各検出区間で前記サンプリング結果を集計する処理をスキップすることを特徴とする受信方法。ところで、上述した従来の受信装置では、イコライザ401の出力電圧値を複数ビットのデジタルデータに変換するために、複数個の比較器を備えたADC403が備えられている。そして、ADC403に備えられたこれらの比較器にイコライザ401の出力とCDR回路402で生成されたクロック信号を分配するのに必要な電流量を確保するために、従来の受信装置では、バッファが設けられる。また、分散計算回路404には、信号電圧値の分布を集計し、その分散を計算するための複雑な演算回路が備えられる。このように、従来の受信装置では、適応等化器に設定するEQ係数の制御に多くの比較器やバッファおよび演算回路を備えているため、これらの比較器や演算回路により、多くの電力が消費されてしまう。本件開示の装置は、適応等化器へのEQ係数の設定を簡易な制御回路によって実現可能な受信装置および受信方法を提供することを目的とする。上述した目的は、以下に開示する受信装置および受信方法によって達成することができる。一つの観点による受信装置は、入力信号の波形を、設定されたイコライザ係数に応じて整形するイコライザ回路と、イコライザ回路によって整形された入力信号から、入力信号によって表される受信データと受信データの判定タイミングを示すクロック信号を復元するCDR回路と、イコライザ回路によって整形された入力信号を判定タイミングでサンプリングして得られるサンプリング結果を、所定の幅を有する検出区間で集計する度数集計部と、入力信号の電圧値の変化範囲を含む走査範囲内において、検出区間を走査する区間走査部と、イコライザ回路に設定するイコライザ係数を変更する係数調整部と、イコライザ係数の変更および検出区間の走査に応じて度数集計部によって得られる集計結果の変化に基づいて、サンプリング結果の出現度数のピーク値を検出するピーク検出部と、ピーク検出部で検出されたピーク値が検出された際のイコライザ係数を第1係数として特定する係数特定部とを備える。また、別の観点による受信方法は、イコライザ回路によって整形された入力信号を所定の判定タイミングでサンプリングし、前記サンプリング結果を、前記入力信号の電圧値の変化範囲を含む走査範囲内において走査される所定の幅を有する検出区間で集計する処理を、前記イコライザ回路に設定するイコライザ係数を変更するごとに行い、前記イコライザ係数の変更および前記検出区間の走査に応じて前記度数集計部によって得られる集計結果の変化に基づいて、イコライザ係数の最適制御を行うことを特徴とする。本件開示の装置によれば、受信装置に備えられる適応等化器へのEQ係数の設定を簡易な制御回路によって実現可能である。以下、図面に基づいて、本発明の実施形態について詳細に説明する。図1に、受信装置の一実施形態を示す。図1に示した通信用LSIは、受信装置101と制御ユニット102とを備えている。制御ユニット102は、受信装置101および図示しない送信装置を制御する。受信装置101は、イコライザ103とCDR回路104とイコライザ制御回路110とを備えている。この受信装置101への入力信号は、イコライザ103によって波形整形処理を受けた後に、CDR回路104に入力される。CDR回路104では、波形整形後の入力信号から受信データを抽出する処理が行われる。そして、CDR回路104によって抽出された受信データは、制御ユニット102に渡される。イコライザ制御回路110において、度数集計部113は、CDR回路104から受信データの判定に用いられた判定タイミングを示すクロック信号を受け取り、このクロック信号に同期して、イコライザ103の出力信号をサンプリングする。また、度数集計部113は、このサンプリング処理で得られたサンプル値のうち、区間走査部114によって指定された電圧値の範囲に相当する検出区間内の電圧値を持つものを検出し、検出したサンプル値の出現度数を集計する。区間走査部114は、タイミング制御部118からの指示に従って、度数集計部113による集計対象となるサンプル値の範囲を示す検出区間を、例えば、入力信号の最大の振幅値に対応する範囲で走査する。また、係数調整部116は、タイミング制御部118からの指示に従って、イコライザ103に設定可能な全てのイコライザ係数を順次に出力し、イコライザ103に設定する。図1に示したピーク検出部115は、上述した区間走査部114による検出区間の走査および係数調整部116によるEQ係数の変更に応じて度数集計部113から出力される集計結果の変化を監視する。そして、ピーク検出部115は、例えば、上述した検出区間の走査およびEQ係数の変更を通じて、最大の集計結果を検出する。これにより、上述した検出区間の走査およびEQ係数の変更に対応する集計結果の変動における最大のピークを検出することができる。このようにしてピーク検出部115によって最大のピークが検出されたときに、係数特定部117は、その時点で係数調整部116によってイコライザ103に設定されていたEQ係数を最適係数として特定する。ここで、イコライザによる波形整形の達成の程度と走査範囲内の各検出区間において、度数集計部113で得られる集計結果との関係について説明する。図2に、検出区間ごとの集計を説明する図を、また、図3に、検出区間ごとの集計を説明する図を示す。図2、図3において、i番目の検出区間Dの上限参照電圧および下限参照電圧をそれぞれ符号RefH,RefLを付して示した。同様に、i1番目の検出区間Dの上限参照電圧および下限参照電圧をそれぞれ符号RefH,RefLを付して示した。なお、隣接する検出区間では、直前の検出区間の下限参照電圧と次の検出区間の上限参照電圧とは一致しているので、図2、図3においては、符号RefL/RefHのように示している。図2に示したアイダイヤグラムでは、判定タイミングにおけるサンプリングで得られるサンプル値は、ほぼ、検出区間Dに収束しており、入力信号についての波形整形の達成度は高いといえる。このような場合に、図2において、アイダイヤグラムの右側に示すヒストグラムのように、各検出区間で検出されるサンプル値の出現度数分布は鋭く高いピークを持つ。これに対して、図3に示したアイダイヤグラムでは、判定タイミングにおけるサンプリングで得られるサンプル値は、走査範囲の全体に拡散して分布している。このようなアイダイヤグラムが見られる場合は、入力信号についての波形整形の達成度は高いとはいえない。この場合に、各検出区間で検出されるサンプル値の出現度数分布は、図3において、アイダイヤグラムの右側に示したヒストグラムのように緩やかに変化しており、そのピーク値は図2に示したヒストグラムに比べて明らかに小さい。このように、判定タイミングにおけるサンプリング結果について求めた度数分布のピークの高さは、入力信号についての波形整形の達成度と高い相関を持っている。したがって、従来の技術における度数分布の分散の代わりに、度数分布のピーク値を最適なEQ係数を探索する際の指標として用いることができる。そして、判定タイミングにおけるサンプリング結果について求めた度数分布のピーク値を指標として用いることにより、度数分布の分散を求める場合よりも、イコライザ制御回路110の構成を簡略化することができる。以下、上述した度数分布のピーク値に基づいて、イコライザ103に設定するEQ係数を最適化する方法について説明する。図4に、受信装置の別実施形態を示す。なお、図4に示した構成要素のうち、図1に示した構成要素と同等のものについては、同一の符号を付して示し、その説明は省略する。図4に示した度数集計部113は、2つの比較器211,212とアンドゲート213とカウンタ214とを備えている。上述した2つの比較器211,212は、CDR回路104から受け取ったクロック信号に同期して、イコライザ103の出力をサンプリングする。そして、比較器211は、区間走査部114から指定された上限参照電圧値RefHとサンプリングで得られたサンプル値Vとを比較し、サンプル値Vが上限参照電圧値RefH以下である場合に論理Hを出力する。一方、比較器212は、区間走査部114から指定された下限参照電圧値RefLとサンプル値Vとを比較し、サンプル値Vが下限参照電圧値RefL以上である場合に論理Hを出力する。つまり、比較器211は、サンプリング結果と上限参照電圧値とを比較する上限比較器の一例である。また、比較器212は、サンプリング結果と下限参照電圧値とを比較する下限比較器の一例である。この2つの比較器211,212の出力は、アンドゲート213を介してカウンタ214に入力される。これにより、上限参照電圧値RefHと下限参照電圧値RefLとで示される検出範囲内の電圧値を持つサンプリング結果の出現度数Nを計数することができる。つまり、このカウンタ214は、上限参照電圧値と下限参照電圧値とで示される検出区間内のサンプリング結果を選択的に計数する範囲内カウンタの一例である。なお、このカウンタ214には、タイミング制御部118から度数計数用のクロック信号が入力されている。また、比較器211,212の出力論理に応じて、アンドゲート213に負論理で入力することもできる。また、図4に示した区間走査部114は、参照電圧発生器215と参照電圧設定カウンタ216とを備えている。参照電圧発生器215は、例えば、参照電圧設定カウンタ216の計数値で示されるRef制御信号Crに対応する上限参照電圧値RefHおよび下限参照電圧値RefLを出力する。図5に、参照電圧発生器の一実施形態を示す。なお、図5に、参照電圧発生器の構成の一例を示した。また、図5に、Ref制御信号Crと参照電圧発生器における制御例を説明する図を示した。図5に示した参照電圧発生器215では、所定の電圧Vddと接地電位との間を接続する直列接続された抵抗素子r0~r6の接続点p0~p5のうち、接続点p0~p4は、SHを介して出力端子RefHに接続されている。また、接続点p1~p5は、スイッチSLを介して出力端子RefLに接続されている。そして、Ref制御信号Crの入力に応じて、対応するi番目の対のスイッチSL,SHを選択的にONとされる。これにより、接続点piに対応する電位と接続点pi-1に対応する電位とが、それぞれ下限参照電圧値RefLおよび上限参照電圧値RefHとして出力される。このようにして、Ref制御信号Crで示される検出区間Dに対応する上限参照電圧RefHおよび下限参照電圧値RefLを生成し、上述した2つの比較器211,212に入力することができる。なお、図5,に示した例では、接続点p0に現れる電位と接続点p5に現れる電位との間を5分割し、抵抗素子r0~r5による電圧降下分を各検出区間に対応付けている。走査範囲内を分割する検出区間の数は、図5に示した例に限られず、更に多くの検出区間に分割することもできる。また、図4に示したピーク検出部115は、ピーク値保持部217と比較器218とを備えている。ピーク値保持部217には、上述したカウンタ214による計数値が入力されている。そして、比較器218は、ピーク値保持部217に保持されているそれまでのピーク値よりもカウンタ214から新たに出力された計数値が大きい場合に、ピーク値保持部217に更新を指示する。これにより、ピーク値保持部217に最大のピーク値を保持させることができる。このように、比較器218の出力に基づいて、ピーク保持部217にカウンタ214による計数値を設定する構成は、ピーク保持部217の更新を行うピーク更新部の一例である。一方、図4に示した係数特定部117に備えられた係数保持部219には、係数調整部116の一例であるEQ制御信号設定カウンタ220から出力されるEQ制御信号Ceが入力されている。そして、この係数保持部219は、上述した比較器218がピーク値保持部217を更新するタイミングで、入力されているEQ制御信号Ceを保持することにより、検出された最大のピーク値に対応するEQ制御信号Ceを保持する。つまり、係数保持部219を比較器218の出力に基づいて更新する構成は、上述したピーク保持部217の更新に応じて係数保持部219を更新する係数更新部の一例である。ここで、EQ制御信号Ceは、イコライザ103に設定するイコライザ係数に対応するものである。例えば、イコライザ103に備えられている可変容量キャパシタや可変抵抗の設定情報を、EQ制御信号Ceとして用いることができる。図6に、イコライザの一実施形態を示す。なお、図6に示したイコライザの構成例では、3つのキャパシタC0,C1,C2を備えた可変キャパシタの容量をEQ制御信号Ceに応じて対応するスイッチを制御している。また、図6に、3ビットのEQ制御信号Ceと各キャパシタの対応関係の例を示した。図6に示した例では、EQ制御信号設定カウンタ220の計数値0~7に相当するEQ制御信号Ceに応じて、対応するキャパシタを選択的にイコライザ103による波形整形操作に寄与させることにより、EQ係数の設定が行われている。なお、イコライザ103に備えられる可変容量キャパシタは、3個以上のキャパシタと対応するスイッチとを2つのトランジスタ間に並列に接続した構成を含むこともできる。また、イコライザ103は、可変抵抗を備えることもできる。いずれの場合も、EQ制御信号Ceに応じて、対応するスイッチを操作し、指定されたキャパシタおよび抵抗素子をイコライザ103の機能に寄与させ、EQ制御信号Ceに対応するEQ係数を設定することができる。つまり、図6に示したイコライザの例では、各キャパシタC0,C1,C2に対応する3つのスイッチSW0~SW2のON/OFFを切り替える回路は、構成変更部の一例である。次に、EQ制御信号設定カウンタ220によってEQ制御信号Ceを総当りで発生させながら、参照電圧設定カウンタ216によって検出区間を走査させ、最適なEQ係数に対応するEQ制御信号Ceを探索する方法について説明する。図7に、最適係数探索動作を表す流れ図を示す。また、図8に、最適係数探索動作を説明するタイミング図を示す。以下の説明では、最適係数探索処理を、イコライザ調整用のトレーニングに用いられるテスト信号が入力されている間に行う例を示す。ただし、トレーニングに用いられるテスト信号でない通常動作時のデータ信号でも、同様の処理を行うことができることは言うまでもない。テスト信号の入力に先立って、図1に示した制御ユニット102からスタート信号STが送出される。そして、このスタート信号STに応じて、受信装置101のイコライザ制御回路110に備えられたタイミング制御部118は、ピーク値保持部217および係数保持部219をクリアする。これにより、ピーク値保持部217には、ピーク値Npの初期値0が保持される。次いで、タイミング制御部118は、EQ制御信号CeおよびRef制御信号Crにそれぞれ初期値を設定する。例えば、タイミング制御部118は、EQ制御信号設定カウンタ220をリセットして、EQ制御信号Ceに初期値[000]を設定することができる。そして、このEQ制御信号Ceに応じて、イコライザ103の可変容量キャパシタの設定が行われる。また、タイミング制御部118は、参照電圧設定カウンタ216の計数値に初期値[001]を設定して、走査範囲を分割した検出区間のうち最も高い電圧値の範囲に対応する値をRef制御信号Crに設定することができる。そして、このRef制御信号Crの入力に応じて、参照電圧発生器215により、上述した検出区間に対応する下限参照電圧RefLと上限参照電圧RefHとが生成され、それぞれ比較器211,212に入力される。なお、図8に、上述したようにして、スタート信号STの入力に応じて、EQ制御信号CeおよびRef制御信号Crにそれぞれ初期値[000]と初期値[001]が設定された様子を示した。その後、タイミング制御部118は、図4に示したカウンタ214に度数計数用のクロック信号の入力を開始する。これに応じて、このカウンタ214により、上述したRef制御信号Crで示される検出区間内のサンプル値についての出現度数Nの計数が開始される。そして、所定の計数期間Tが経過したときに、タイミング制御部118からの指示に応じて、ピーク検出部115の比較器218は、上述したカウンタ214で得られた出現度数Nとピーク保持部217に保持されたピーク値Npとの比較が行われる。出現度数Nがピーク値Npよりも大きい場合に、比較器218による比較結果に応じて、ピーク値保持部217と係数保持部219が更新される。例えば、図8において、符号T01を付して示した計数期間では、この期間の初めにピーク値Npがクリアされている。したがって、ステップ306の肯定判定となり、この計数期間T01の終わりにおけるカウンタ214の計数値で示される出現度数N20を、ピーク値保持部217は、新たなピーク値Npとして保持する。また、このとき、係数保持部219は、この時点でイコライザ103の設定に用いられているEQ制御信号Ce[000]を保持する。なお、図8および以降の説明では、EQ制御信号CeとRef制御信号Crとの組み合わせで示される各期間を、符号Tに、EQ制御信号Ceに対応する番号0~7とRef制御信号Crに対応する番号1~5を組み合わせた添え字を付して示す。一方、出現度数Nがピーク値Np以下である場合には、上述したステップ307はスキップされる。この場合は、ピーク値保持部217および係数保持部219の内容はそのまま維持される。その後、タイミング制御部118は、例えば、参照電圧設定カウンタ216の計数値と走査範囲に設けられた全ての検出区間の数とを比較する。そして、計数値が検出区間の数よりも小さい場合に走査範囲についての計数が未完であると判断する。この場合に、タイミング制御部118は、例えば、参照電圧設定カウンタ216をインクリメントしてRef制御信号Crを更新する。その後、ステップ305に戻って、新たな検出区間についての処理を開始する。そして、ステップ305からステップ309を繰り返して、各検出区間について処理を行い、走査範囲内の全ての検出区間についての処理が完了したときに、タイミング制御部118は、ステップ310に進む。ステップ310において、タイミング制御部118は、例えば、EQ制御信号設定カウンタ220の計数値がEQ制御信号Ceで表される最大の数よりも小さい場合に、未処理のEQ制御信号Ceがあると判断する。この場合に、タイミング制御部118は、例えば、EQ制御信号設定カウンタ220をインクリメントしてEQ制御信号Ceを更新する。次いで、ステップ304に戻って、新たなEQ制御信号Ceについての処理を開始する。このように、ステップ304からステップ310を繰り返して、各EQ制御信号Ceについて検出区間を走査範囲に亘って走査しつつ上述した最適係数の探索処理を行う。図8に示した例では、計数期間T02でピーク値保持部217が更新された後は、次のEQ制御信号Ce[001]に対応する計数期間T11までピーク値Npが維持されている。そして、計数期間T12における出現度数Nに基づいてピーク値保持部217が更新されたときに、上述したEQ制御信号Ce[001]により、係数保持部219が更新されている。図8に示した例のように、その後に、ピーク値保持部217に保持されたピーク値Npを超えるピークが検出されなかった場合には、係数保持部219に保持されたEQ制御信号Ceはそのまま維持され、これが最適係数の探索結果となる。なお、図8に示した例では、EQ制御信号Ceの変更後にイコライザ103の出力が安定するまでの予備期間の図示を省略している。このような予備期間は、EQ制御信号Ceが更新された後、例えば、タイミング制御部118から度数集計部113のカウンタ214に入力するクロック信号を休止させるなどして設けることが望ましい。このようにして、探索処理が完了したときに、タイミング制御部118は、スイッチSWを操作し、EQ制御信号設定カウンタ220の出力に代えて、係数保持部219内のEQ制御信号Ceをイコライザ103に入力する。これにより、イコライザ103に設定されるEQ制御信号Ceは、最適な係数に対応して固定される。また、このとき、タイミング制御部118は、エンドフラグEND-Fを出力することにより、イコライザ103の調整が完了した旨を制御ユニット102に通知して、処理を終了する。図4に示したような構成を備えた受信装置では、カウンタや比較器などを用いた簡略なイコライザ制御回路によって、イコライザ103によって伝送損失を補償するために最適なEQ係数に対応するEQ制御信号Ceを特定することができる。なお、タイミング制御部118は、例えば、タイマ回路などを用いて実現することができる。また、図4に示した構成では、イコライザ103の出力およびCDR回路104で生成されるクロック信号は、2つの比較器211,212に分配すればよい。したがって、図4に示したような受信装置では、多数の比較器を備えたADCにイコライザ103の出力およびクロック信号を分配する場合に比べて、消費電力を抑制することができる。また、比較器211,212を用いた度数集計部113の構成は、ADCを用いた従来の構成に比べて、受信装置が通信LSIにおいて占める面積を小さくすることができる。したがって、図4に示したような構成を採用することにより、受信装置の低消費電力化とともに、小型化も図ることができる。そして、高速インタフェースなどの分野では、低消費電力化と小型化が可能であることは、非常に有用な特徴である。なお、図1に示した受信装置の基本構成は、図4とは異なる構成を持つ度数集計部を用いて実現することもできる。以下に、上述した度数集計部113とは異なる構成例について説明する。図9に、度数集計部の別実施形態を示す。なお、図9に示した構成要素のうち、図1および図4に示した構成要素と同等のものについては、同一の符号を付して示し、その説明は省略する。図9に示した度数集計部113は、比較器221とカウンタ222とメモリ223と加算器224とセレクタ225とを備えている。そして、参照電圧発生器215によって発生された上限参照電圧値RefHと下限参照電圧値RefLとは、セレクタ225を介して比較器221に入力されている。このセレクタ225は、タイミング制御部118からの切替信号に応じて、上限参照電圧値RefHと下限参照電圧値RefLとを交互に切り替えて、比較器221に参照電圧として入力する。このように、切替信号に応じて時分割で切り替えられる参照電圧に基づいて比較器221が比較動作を行う構成は、上限参照電圧値RefHと下限参照電圧値RefLとで示される検出区間外のサンプリング結果を検出する区間外検出器の一例である。また、カウンタ222は、上述した切替信号により、上限参照電圧値RefHが参照電圧となっていることが示されているときに、イコライザ103の出力をサンプリングして得られたサンプル値Vが参照電圧よりも大きい旨の比較器221の出力を計数する。一方、切替信号により、下限参照電圧値RefLが参照電圧となっていることが示されているときに、カウンタ222は、サンプル値Vが参照電圧よりも小さい旨の比較器221の出力を計数する。このように、切替信号に応じて、カウンタ222が計数動作を行う構成は、上述した検出区間外に分布するサンプリング結果を計数する区間外カウンタの一例である。また、カウンタ222で得られた計数値は、切替信号に応じて、メモリ223と加算器224とを用いて加算される。つまり、図9に示した度数集計部113では、Ref制御信号Crで設定される検出区間ごとに、イコライザ103の出力をサンプリングして得られたサンプル値Vのうち、この検出区間外の値を持つサンプル値Vの出現度数が計数される。図10に、度数集計部の動作を表す流れ図を示す。また、図11に、度数集計動作を説明するタイミング図を示す。更に、図12に、度数集計動作を説明する図を示す。なお、図10および図11に示した例では、Ref制御信号Crに対応する上限参照電圧値RefHと下限参照電圧値RefLとが設定されている各期間が、切替信号に応じて前半と後半とに分割されている。なお、各計数期間Tは、EQ制御信号Ceに対応する番号iとRef制御信号Crに対応する番号jとの組み合わせを示す添え字を付して区別して示した。また、図10、図11の例では、各計数期間Tijの前半において、セレクタ225により、上限参照電圧値RefHが選択され、後半では下限参照電圧値RefLが選択されている。まず、各期間の最初に、タイミング制御部118からの指示に応じて、カウンタ222の計数値がクリアされる。また、切替信号に応じて、セレクタ225により、上限参照電圧値RefHが選択されて、比較器221の参照電圧として設定される。その後は、CDR回路104からのクロック信号に同期したサンプリングにより、サンプル値Vを取得するごとに、比較器221により、このサンプル値Vと上限参照電圧値RefHとの比較が行われる。そして、比較器221により、上限参照電圧値RefHを超える値を持つサンプル値Vが検出されるごとに、カウンタ222の計数値で示される出現度数NumAがインクリメントされる。このような計数動作を切替信号によって参照電圧が切り替えられるまで繰り返す。このようにして得られる出現度数NumAは、例えば、図12において点線で挟まれた検出区間の上側にはみ出した値を持つサンプル値の出現度数の総和となる。その後、切替信号によって参照電圧が下限参照電圧値RefLに切り替えられたときに、出現度数NumAはメモリ223に保持される。次いで、カウンタ222はクリアされる。以降は、ステップ322と同様のサンプリングにより、サンプル値Vを取得するごとに、比較器221により、このサンプル値Vと下限参照電圧値RefLとの比較が行われる。そして、比較器221により、下限参照電圧値RefLを下回る値を持つサンプル値Vが検出されるごとに、カウンタ222の計数値柄d示される出現度数NumBがインクリメントされる。このような計数動作を、Ref制御信号Crで設定される検出区間に対応する計数期間が終了するまで繰り返す。このようにして得られる出現度数NumBは、例えば、図12において点線で挟まれた検出区間の下側にはみ出した値を持つサンプル値の出現度数の総和となる。その後、計数期間の終了に応じて、カウンタ222の計数値で示される出現度数NumBとメモリ223に保持された出現度数NumAとが加算器224によって加算される。図11に、Ref制御信号Crに対応する検出区間が設定されている期間の前半と後半にそれぞれ得られる出現度数NumA,NumBと、これらの出現度数NumA,NumBが加算される様子を示した。このようにして得られた出現度数NumA,NumBの加算結果は、図12,においてそれぞれ点線で境界を示した検出区間の外側に分布しているサンプル値の出現度数の総和である。そして、図12,との比較から明らかなように、この度数の総和が小さいということは、検出区間に鋭いピークがあることを示している。つまり、加算器224によって、この度数の総和を求める構成は、検出区間内に分布するサンプル数を間接的に示す指標を算出する指標算出部の一例である。そして、この検出区間以外の範囲に分布するサンプル数を最小とするようなEQ制御信号Ceを探索することにより、イコライザ103の調整を行うことができる。図13に、最適係数探索動作を表す流れ図を示す。なお、図13に示した手順のうち、図7に示した手順と同等のものについては、同一の符号を付して示し、その説明は省略する。図13に示した例では、タイミング制御部118は、ピーク値保持部217をクリアする代わりに、ステップ324において、カウンタ222によって計数可能な最大値などを初期値として設定する。また、度数集計部113は、Ref制御信号Crで設定された検出区間内のサンプル値の出現度数に代えて、図10に示したようにして、検出区間外のサンプル値の出現度数NumANumBを計数する。なお、図11に、Ref制御信号Crに応じて設定される各検出区間について、度数集計部113により、検出区間外のサンプル値の出現度数NumANumBが集計される様子を示した。また、ステップ326では、検出区間内のサンプル値の出現度数Nの代わりに、度数集計部113によって集計された検出区間外のサンプル値の出現度数NumANumBがピーク値保持部217に保持されたピーク値Npと比較される。そして、検出区間外のサンプル値の出現度数NumANumBがピーク値Npよりも小さいときに、ピーク値保持部217および係数保持部219の更新が行われる。このように、ピーク値保持部217と比較器218とにより、検出区間外のサンプル値の出現度数NumANumBの最小値を探索することができる。図11に示した例では、EQ制御信号Ce[000]とRef制御信号Cr[001]との組み合わせに対応する計数期間T01において、出現度数NumANumBによってピーク値Npが更新されている。その後、EQ制御信号Ce[000]とRef制御信号Cr[010]との組み合わせに対応する計数期間T02において、再びピーク値Npが更新される。更に、EQ制御信号Ce[000]とRef制御信号Cr[011]との組み合わせに対応する計数期間T03において、再びピーク値Npが更新される。その後、しばらくは、このピーク値Npが更新されずに維持される状態が続いている。そして、更新されたEQ制御信号Ce[001]とRef制御信号Cr[011]との組み合わせに対応する計数期間T13において得られた出現度数NumANumBによってピーク値Npが更新される。また、ピーク値Npの更新に応じて、係数保持部219も更新され、EQ制御信号Ce[000]に代わって、EQ制御信号Ce[001]が保持される。このようにして、検出区間の外側のサンプル値を持つサンプル数が最小となるようなEQ制御信号Ceを探索することができる。図9に示すように度数集計部113を構成した場合は、イコライザ103の出力信号およびCDR回路104で生成されるクロック信号の分配先を、1つの比較器221にまで減らすことができる。これにより、イコライザ103による消費電力を更に低減することが可能である。また、信号の分配に要する配線スペースなども削減することができる。図14に、度数集計部の別実施形態を示す。なお、図14に示した構成要素のうち、図9に示した構成要素と同等のものについては、同一の符号を付して示し、その説明は省略する。図14に示した度数集計部113は、図9に示した加算器224に代えて、減算器226を備えている。また、図14に示した度数集計部113において、カウンタ222は、上述した計数期間の前半および後半の両方において、イコライザ103の出力をサンプリングして得られたサンプル値Vが参照電圧よりも大きい旨の比較器221の出力を計数する。計数期間の前半でのカウンタ222による計数値で示される出現度数NumAは、切替信号によって上限参照電圧値RefHと下限参照電圧値RefLとが切り替えられるタイミングでメモリ223に保持される。そして、Ref制御信号Crが切り替えられるタイミングで、減算器226により、計数期間の後半でのカウンタ222による計数値で示される出現度数NumBからメモリ223に保持された計数値NumAが減算される。なお、図14に示した構成において、比較器221により、検出区間の二つの境界より大きい値を持つサンプリング結果を時分割で判別する構成は、サンプリング結果の判別を行う判別部の一例である。図15に、度数集計部の動作を表す流れ図を示す。また、図16に、度数集計動作を説明する図を示す。更に、図17に、度数集計動作を説明するタイミング図を示す。なお、図15に示した手順のうち、図10に示した手順と同等のものについては、同一の符号を付して示し、その説明は省略する。同様に、図17に示す信号および計数区間などの要素のうち、図11に示した要素と同等のものについては、同一の符号を付して示し、その説明は省略する。図15に示した流れ図では、参照電圧が切り替えられた後の計数期間の後半でも、サンプル値Vが下限参照電圧値RefLを超えている場合に、カウンタ222の計数値で示される出現度数NumBのインクリメントが行われる。そして、計数期間が終了したときに、減算器226により、下限参照電圧値RefLを超える値を持つサンプルの出現度数NumBから上限参照電圧値RefHを超える値を持つサンプルの出現度数NumAが減算される。検出区間の下限参照電圧値RefLを超える値を持つサンプルの出現度数NumBは、図16において、検出区間の左側の境界よりも右側に分布するサンプル数に当たる。そして、検出区間の上限参照電圧値RefHを超える値を持つサンプルの出現度数NumAは、図16において、検出区間の右側の境界よりも右側に分布するサンプル数に当たる。したがって、出現度数NumBから出現度数NumAを減算することにより、検出区間の内部に分布するサンプル数を求めることができる。このように、減算器226により、上述した出現度数NumBから出現度数NumAを減算する構成は、検出区間内のサンプル数を算出する度数算出部の一例である。このようにして、図14に示した度数集計部113により、図4に示した度数集計部113と同様に、Ref制御信号Crで設定される検出区間内の値を持つサンプル数を集計することができる。そして、図14に示した減算器224によって得られる検出区間内のサンプル数NumB-NumAに基づいて、図7と同様の処理によって、最適なEQ係数に対応するEQ制御信号Ceを探索することができる。なお、図17に示した例では、EQ制御信号Ce[000]とRef制御信号Cr[001]との組み合わせに対応する計数期間T01において、検出区間内のサンプル数NumB-NumAによってピーク値Npが更新されている。その後、EQ制御信号Ce[000]とRef制御信号Cr[010]との組み合わせに対応する計数期間T02において、再びピーク値Npが更新された後、しばらくは、このピーク値Npが更新されずに維持される状態が続いている。そして、更新されたEQ制御信号Ce[001]とRef制御信号Cr[010]との組み合わせに対応する計数期間T12において、検出区間内のサンプル数NumB-NumAによって再度ピーク値Npが更新される。また、ピーク値Npの更新に応じて、係数保持部219も更新され、EQ制御信号Ce[000]に代わって、EQ制御信号Ce[001]が保持される。このようにして、検出区間内の値を持つサンプル数が最大となるようなEQ制御信号Ceを探索することができる。なお、図14に示したような度数集計部113を用いる場合は、参照電圧発生部215により、Ref制御信号Crで示される検出区間の上限または下限に対応する参照電圧のみを度数集計部113に入力することもできる。この場合は、前に設定された検出区間の上限または下限が、次に設定される検出区間の下限あるいは上限に相当することを利用して、各検出区間内のサンプル値を持つサンプリング結果の出現度数を集計することができる。次に、検出区間内の電圧値を持つサンプル数が最大となるようなEQ係数、すなわち、サンプリング結果の分散が最小となる最適EQ係数を探索するイコライザ制御回路の受信装置への実装例について説明する。図18に、受信装置の別実施形態を示す。なお、図18に示した構成要素のうち、図1および図14に示した構成要素と同等のものについては、同一の符号を付して示し、その説明は省略する。以下に説明する実施形態では、イコライザ調整用のトレーニングに用いられるテスト信号を利用するために、テスト信号が入力されている間に最適係数探索処理を行う。図18に示した受信装置では、入力信号は、ポートPinを介してイコライザ103に入力される。イコライザ103の出力信号は、CDR処理用の4個の比較器241B0,241D0,241B1,241D1に入力されている。また、イコライザ103の出力信号は、EQ係数探索用の2個の比較器2210,2211とダミー用の比較器2270,2271にも入力されている。比較器241B0,241D0,241B1,241D1、比較器2210,2211および比較器2270,2271は、いずれも、例えば、ディシジョンラッチ回路を用いて実現することができる。図18においては、比較器241B0,241D0,241B1,241D1、比較器2210,2211および比較器2270,2271を符号DLで示した。比較器241B0,241D0,241B1,241D1には、周波数が入力信号の同期信号の半分であって、90度ずつ位相がずらされた4相のクロック信号が入力されている。また、比較器2210,2211には、上述した比較器241D0,241D1と同相のクロック信号が入力される。そして、比較器2270,2271には、上述した比較器241B0,241B1と同相のクロック信号が入力される。上述した4相のクロック信号は、CDRロジック部243によって復元されるクロック信号に基づいて、位相補間回路240によって生成される。なお、ダミー用の比較器2270,2271は、位相補間回路240において、上述した4相のクロック信号を生成する回路の負荷を均等にするために配置されている。なお、ディシジョンラッチでは、クロック信号に同期したサンプリングと参照電圧との比較とが同時に行われる。そして、この比較結果がディシジョンラッチの出力となる。比較器241D0,241D1の参照電圧は、0、1判定用の閾値に固定されている。比較器241D0,241D1の出力は、デマルチプレクサ242Dによって並列化される。例えば、このデマルチプレクサ242Dは、2つの比較器241D0,241D1の出力を並列化して8ビットの受信データを生成する。生成された受信データは、CDRロジック部243によるCDR処理に供される。同様に、比較器241B0,241B1の参照電圧は、0、1判定用の閾値に固定されている。そして、比較器241B0,241B1の出力から、デマルチプレクサ242Bにより、例えば、8ビットのバウンダリデータが生成される。生成されたバウンダリデータは、CDRロジック部243によるCDR処理に供される。CDRロジック部243は、受信データとバウンダリデータとに基づいて、クロック信号の復元処理を行う。また、CDRロジック部243において、受信データは、後段の処理部の処理速度に合わせて更に並列化されてもよい。受信データあるいは更に並列化された受信データは、出力ポートPoutを介して後段の処理部に渡される。図18に示したEQ係数探索用の2個の比較器2210,2211は、上述したクロック信号に同期して、参照電圧発生器215によって生成される参照電圧とイコライザ103の出力との比較を行う。これらの比較器2210,2211の出力から、デマルチプレクサ228により、例えば、8ビットの比較データが生成される。生成された比較データは、適応制御ロジック部229による最適EQ係数の探索処理に供される。適応制御ロジック部229は、図1に示したピーク検出部115、係数特定部117およびタイミング制御部118を含む。また、度数集計部113、区間走査部114および係数調整部116のうち、論理演算素子で実現可能な部分は、適応制御ロジック部229に含まれる。適応制御ロジック部229は、上述した8ビットの比較データに基づいて、参照電圧で示される区間に含まれているイコライザ103の出力電圧値の出現度数を集計する処理を行う。また、適応制御ロジック部229は、上述した集計処理を行う際に、参照電圧発生器215に生成させる参照電圧とイコライザ係数とを変化させるための制御処理を行う。これにより、適応制御ロジック部229は、イコライザ103の出力電圧値についての出現度数分布の分散が最も小さくなるイコライザ係数を探索する。なお、図18に示した例では、デマルチプレクサ242Dによって生成された受信データを利用することにより、適応制御ロジック部229及び参照電圧発生器215の回路規模の削減が図られている。図18の例では、適応制御ロジック部229は、受信データが1であるサンプリングタイミングで得られた比較データについて、選択的に集計処理を行う。これにより、参照電圧発生器215によって生成される参照電圧の変化範囲を、イコライザ103の出力電圧が変化する範囲の半分に相当する範囲に制限することができる。この場合に、例えば、イコライザ103の出力電圧が変化する範囲の半分に相当する0V~0.5Vの範囲の参照電圧を生成する抵抗ラダーを用いて、参照電圧発生器215を実現することができる。なお、受信データが0であるサンプリングタイミングで得られた比較データについて、同様の選択的な集計処理を行うことができることは言うまでもない。図18に示した例は、受信装置において、CDR処理と本件開示の最適係数探索処理とを同時に開始して実行させる実装例である。本件開示の最適係数探索処理は、必ずしも、CDR処理と同時に開始するように実装する必要はない。例えば、受信装置において、CDR処理を先行して実行させ、このCDR処理結果を利用して本件開示の最適係数探索処理を実行するように実装することもできる。以下、CDR処理を本件開示の最適係数探索処理に先行させて実行するようにした受信装置の実装例について説明する。図19に、受信装置の別実施形態を示す。なお、図19に示した構成要素のうち、図18に示した構成要素と同等のものについては、同一の符号を付して示し、その説明は省略する。図19に示した受信装置は、受信データ取得用の2つの比較器2210,2211と、バウンダリデータ取得用の2つの比較器241B0,241B1とを備えている。これらの比較器241B0,2210,241B1,2211には、90度ずつ位相の異なる4相のクロック信号が入力されている。この4相のクロック信号は、図18に示した例と同様に、位相補間回路240によって生成される。比較器241B0,241B1の出力は、デマルチプレクサ242Bによって並列化される。また、比較器2210,2211の出力は、デマルチプレクサ242Dによって並列化される。デマルチプレクサ242B,242Dは、例えば、それぞれ4周期分の比較器241B0,241B1の出力および比較器2210,2211の出力を並列化する。これらの並列化処理により、8ビットの受信データおよびバウンダリデータが得られる。CDRロジック部243には、上述した受信データとバウンダリデータの双方が入力される。一方、適応制御ロジック部229には、マルチプレクサ242Dで得られた受信データのみが入力される。図19に示した適応制御ロジック部229は、テスト信号検出部231と係数探索ロジック部232とを備えている。デマルチプレクサ242Dの出力は、テスト信号検出部231および係数探索ロジック部232に入力されている。テスト信号検出部231は、受信装置のトレーニングの開始および係数探索ロジック部232によるイコライザ係数の更新に応じて、入力される受信データとテスト信号とを照合する。そして、受信データからテスト信号を検出したときに、テスト信号検出部231は、係数探索ロジック部232に、設定中のイコライザ係数についての度数集計処理を開始させる。一方、受信データからテスト信号を検出することができなかった場合に、テスト信号検出部231は、係数探索ロジック部232に、イコライザ係数の更新を指示する。図19に示した受信装置の例では、テスト信号検出部231からテスト信号の検出結果に応じて、係数探索ロジック部232がイコライザ係数の更新が制御されている。つまり、テスト信号検出部231からの通知に応じて、係数探索ロジック部232でイコライザ係数の更新を制御することで、テスト信号と受信データとの比較結果に基づいて、イコライザ係数を変更させる変更制御部が実現されている。なお、CDR処理の開始を示すCDR-en信号は、図19に示した端子C1を介してテスト信号検出部231とCDRロジック部243とに入力されている。また、適応等化処理の開始を示すADEQ-en信号は、図19に示した端子C2を介して係数探索ロジック部232に入力されている。一方、図19に符号C3で示した経路により、テスト信号検出部231によるテスト信号の検出が成功した否かが通知される。また、図19に符号C4で示した経路により、係数探索ロジック部232により、新たなイコライザ係数設定されたことが通知される。図19に示すCDRロジック部243は、通常のCDR制御処理を行うCDR制御ロジック部244に加えて、テスト信号生成部245と、セレクタ246を備えている。CDR制御ロジック部244は、デマルチプレクサ242Bの出力とセレクタ246の出力とが入力されている。テスト信号生成部245は、テスト信号検出部231からのテスト信号の検出に成功した旨の通知に応じて、受信装置のトレーニングに用いられるテスト信号を生成する。このテスト信号生成部245で生成されるテスト信号は、デマルチプレクサ242Dからの受信データとともに、セレクタ246に入力される。セレクタ246は、切替信号に応じて、デマルチプレクサ242Dからの受信データあるいはテスト信号生成部245からのテストデータを出力する。図19に示した例では、この切替信号は、テスト信号生成部245により、上述した経路C3,C4を介して入力される通知に基づいて生成される。セレクタ246の出力は、CDR制御ロジック部244およびデマルチプレクサ247に入力される。このデマルチプレクサ247は、受信装置の後段に配置される装置の動作クロックに合わせて、受信データを並列化する処理を行う。デマルチプレクサ247の出力は、出力ポートPoutを介して後段の装置に渡される。ここで、受信装置のトレーニング期間は、対向する送信装置から、イコライザ調整用のテスト信号が繰り返し受信装置に到達する。したがって、イコライザ係数が維持されている期間のうち、上述したテスト信号検出部231によって受信信号からテスト信号が検出された後の期間では、イコライザ103の出力に対応する受信信号で表される受信データと、テスト信号とは同等となる。つまり、テスト信号が検出された後の期間は、CDR制御ロジック部244は、デマルチプレクサ242Dの出力の代わりに、テスト信号生成部245で生成されたテスト信号を用いてCDR処理を実行することが可能である。これにより、データサンプリングタイミングで動作する比較器2210,2211を、CDR処理と係数探索処理とで共用することが可能となる。比較器2210,2211の共用は、最適係数探索に先立つCDR処理フェーズと、テスト信号の検出成功に応じて開始される最適係数探索フェーズとで、セレクタ246の切り替えと連動して参照電圧制御を切り替えることによって実現することができる。例えば、CDR処理フェーズでは、これらの比較器2210,2211に0、1判定用の参照電圧を設定し、最適係数探索フェーズでは、走査される検出区間を示す参照電圧を設定すればよい。上述したようにして、比較器2210,2211の共用を実現することにより、図19に示した実装例では、図18に示した例に比べて、アナログ回路の規模が削減されている。具体的には、図18に示した例に比べて、図19の例では、4個のディシジョンラッチと、1つのデマルチプレクサとを削減することができる。これらのアナログ回路は、図18に示した受信装置に含まれる様々な回路素子の中でも、LSIチップに実装した際に比較的大きな面積を占める素子である。したがって、これらのアナログ回路を削減することは、受信装置の実装面積の縮小に寄与する。図20に、図19に示した実装例に適用される適応等化動作を説明するシーケンス図を示す。図20は、テスト信号検出部231と係数探索ロジック部232とイコライザ103との間の信号の授受を示している。また、図21に、図19に示した実装例に適用される適応等化動作を表す流れ図を示す。図21に示した例では、ステップ331~ステップ334がCDR処理フェーズに相当し、ステップ335~ステップ339が最適係数探索フェーズに相当する。図20に示した例では、上述したCDR-en信号およびADEQ-en信号の入力に応じて、まず、係数探索ロジック部232により、イコライザ係数の初期化が行われる。この初期化処理により、最初のEQ係数として、EQ係数番号1に対応するEQ係数1がイコライザ103に設定される。そして、この設定を受けたイコライザ103により、EQ係数1を適用した等化処理が行われる。図21に示した流れ図では、シーケンス図に示した処理P1は、係数探索ロジック部232が、新たなイコライザ係数をイコライザ103に設定するステップ331の処理に相当する。例えば、このステップ331を実行するごとに、係数探索ロジック部232は、EQ係数番号を初期値から最大値nまで順にインクリメントさせればよい。また、このとき、係数探索ロジック部232により、上述した比較器2210,2211の参照電圧は、0/1判定閾値に設定される。また、CDR制御ロジック部244には、セレクタ246を介してデマルチプレクサ242Dからの受信データが入力される。図21に示したステップ332では、この受信データとデマルチプレクサ242Bからのバウンダリデータとに基づいて、CDR制御ロジック部244によるCDR処理が行われる。また、テスト信号検出部231により、受信データからテスト信号を検出する処理が行われる。図20に示したシーケンス図では、イコライザ103にEQ係数1が設定されている状態でのテスト信号検出処理により、テスト信号の検出が成功している。そして、テスト信号の検出に成功した旨のPTN-OK信号が、係数探索ロジック部232に通知される。このように、テスト信号検出部231による検出が成功した場合に、CDR処理フェーズは終了する。そして、最適係数探索フェーズが開始される。最適係数探索フェーズでは、CDR制御ロジック部244は、セレクタ246を介して入力されるテスト信号に基づいてCDR処理を実行する。また、このとき、係数探索ロジック部232は、参照電圧を制御しつつ検出区間ごとの度数集計処理を行うことにより、イコライザ103に設定されている現EQ係数に対応する度数分布のピーク値Nを検出する。検出されたピーク値Nがそれまでに検出された最大ピーク値Npよりも大きい場合に、最大ピーク値Npおよび最適EQ係数Epの更新が行われる。このステップ338では、ステップ336で検出されたピーク値Nが新しい最大ピーク値Npとして保持され、また、現EQ係数が、最適EQ係数Epとして保持される。なお、最大ピーク値Npには、適応等化動作の開始時に初期値0が設定される。したがって、例えば、図20に示したシーケンス図において、係数探索ロジック部232による度数集計処理で得られる最初のピーク値Nについては、必ずステップ337の肯定判定となる。そして、この最初のピーク値Nが新しい最大ピーク値Npとして保持され、また、最適EQ係数EpとしてEQ係数番号1を保持する更新処理が行われる。一方、図21に示したステップ337の否定判定の場合は、ステップ338はスキップされ、最大ピーク値Npおよび最適EQ係数Epは維持される。その後、図21の流れ図では、全てのEQ係数について度数分布の集計を試行したか否かが判定されるステップ339。まだ試行されていないEQ係数がある場合は、ステップ339の否定判定となり、ステップ331に戻って、新たなEQ係数の設定が行われる。そして、再び、CDR処理フェーズが開始される。図20に示した例では、最適EQ係数Epの更新処理の後、EQ係数の更新処理が実行される。符号P6で示したEQ係数の更新処理では、新たなEQ係数番号2で示されるEQ係数2がイコライザ103に設定される。そして、イコライザ103は、このEQ係数2を適用した等化処理を行う。また、上述したEQ係数の更新処理の完了後に、係数探索ロジック部232からEQ係数が更新された旨を示すPTN-rst信号がテスト信号検出部231に通知される。このPTN-rst信号の通知に応じて、テスト信号検出部231により、再び、テスト信号の検出処理が行われる。このようにして、イコライザ103のイコライザ係数が更新されるごとに、CDR処理フェーズを先行して実施させ、クロック信号の復元が完了した後に、最適係数探索フェーズを実施させることができる。これにより、比較器2210,2211として用いられるディシジョンラッチをCDR処理と最適係数探索とで共用する受信装置を実現することができる。また、図21に示した流れ図の例では、ステップ334において、テスト信号の検出が不成功と判定された場合に、ステップ335~ステップ338の集計処理がスキップされる。そして、ステップ339の判定に応じて、イコライザ係数の更新が行われる。このような処理過程は、図20のシーケンス例では、次のようなシーケンスに相当する。図20のシーケンス例において符号P8で示したテスト信号検出処理の途中で、テスト信号検出部231からテスト信号の検出に失敗した旨を示すEQ-SKIP信号が係数探索ロジック部232に渡される。そして、このEQ-SKIP信号の受信に応じて、係数探索ロジック部232により、EQ係数の更新処理が実行される。このEQ係数の更新処理で新たにEQ係数番号3で示されるEQ係数3がイコライザ103に設定される。そして、イコライザ103は、このEQ係数3を適用した等化処理を実行する。一方、テスト信号検出部231では、テスト信号検出処理が継続して実行されている。したがって、符号P9で示したEQ係数の更新処理でEQ係数3がイコライザ103に設定された後は、テスト信号検出部231により、新たなEQ係数3が適用されたイコライザ103の出力に基づいてテスト信号の検出が行われる。このようにして、テスト信号の検出失敗に応じて、テスト信号の検出を継続させつつ、イコライザ係数を更新させることができる。ここで、受信装置のトレーニングが行われている間は、対向する送信装置からテスト信号が繰り返し送信されている。したがって、テスト信号の検出が不成功となる場合は、イコライザ103による等化処理が明らかに不適当である場合に限られる。したがって、このときにイコライザ103に設定されている現イコライザ係数は、明らかに適応性が低い。したがって、上述した制御を行うことにより、明らかに適応性が低いイコライザ係数についての無駄な処理を省略することができる。これにより、適応等化処理全体に要する時間の短縮を図ることができる。なお、このようにして、明らかに適応性が低いイコライザ係数についての集計処理をスキップする制御は、例えば、図18に示した構成の受信装置にも適用することができる。上述したステップ331~ステップ339を繰り返すことにより、明らかに適応性が低いイコライザ係数を除く、全てのイコライザ係数についてのサンプリング結果の度数分布を調べることができる。そして、ステップ339の肯定判定となったときに、ステップ340において、最適EQ係数Epとして保持しておいたイコライザ係数が、イコライザ103に設定される。図20に示した例は、EQ係数番号n-1で示されるEQ係数n-1を適用した等化処理の実行中に、係数探索ロジック部232による度数集計処理で得られたピーク値Nが全てのピーク値の中で最大である場合を示している。この場合は、符号P15~P18で示した最後のEQ係数nについての処理で得られるピーク値よりも、EQ係数n-1に対応して保持されたピーク値のほうが大きい。したがって、最適EQ係数Epとしては、符号P14で保持されたEQ係数n-1が維持される。このEQ係数n-1が最終的な最適EQ係数Epとしてイコライザ103に設定される。このようにして適応等化処理が完了した以降は、イコライザ103により、EQ係数n-1を適用した等化処理が行われる。図19に示した受信装置の適応等化処理は、以上のようにして終了する。以降、イコライザ103は、上述したステップ340で設定されたイコライザ係数で動作する。また、比較器2210,2211の参照電圧は、0/1判定閾値に固定される。次に、図19に示した受信装置の実施形態に備えられる各部の実施形態について説明する。CDRロジック部243に備えられるテスト信号生成部245および適応制御ロジック部229に備えられるテスト信号検出部231および係数探索ロジック部232は、いずれも簡単な論理素子を用いて実現することができる。図22に、テスト信号検出部およびテスト信号生成部の一実施形態を示す。なお、図22に示した構成要素のうち、図19に示した構成要素と同等のものについては、同一の符号を付して示し、その説明は省略する。図22の例では、テスト信号検出部は、8ビットのフリップフロップ233と3つのフリップフロップ2341~2343と、セットリセットフリップフロップ235とシーケンサ236とを備えている。なお、図22においては、FF233,FF2341~2343およびSR-FF235に入力されるクロック信号の図示を省略した。また、テスト信号検出部は、更に、パターンテーブル237と、比較回路238とを備えている。なお、パターンテーブル237には、所定長のテスト信号に含まれる複数のデータパターンが格納されている。また、図22に示した例では、テスト信号生成部245は、SR-FF251と、FF252と、イネーブル端子enを持つFF253と、アドレスカウンタ254と、パターンテーブル255とを備えている。なお、図22においては、SR-FF251、FF252およびFF253に入力されるクロック信号の図示を省略した。なお、パターンテーブル255にも、上述したテスト信号に含まれる複数のデータパターンが格納されている。図22に示した端子C1を介して、CDR動作をイネーブルにするCDR-en信号が、CDR制御ロジック部244とテスト信号検出部231とに入力される。テスト信号検出部231において、このCDR-en信号は、FF2341を介してシーケンサ236の制御入力端子ENに入力される。また、イコライザの適応制御をイネーブルにするADEQ-en信号は、端子C2を介して、係数探索ロジック部232に入力される。また、図19に示したDEMUX242Bから出力されるバウンダリデータBDは、図22に示したデータ入力ポートDinを介して、CDR制御ロジック部244に入力される。データ入力ポートDinには、図19に示したDEMUX242Dから出力される受信データRDが入力される。この受信データRDは、テスト信号検出部231、係数探索ロジック部232およびCDRロジック部243に入力される。図22に示したCDRロジック部243では、受信データRDは、セレクタ246を介してCDR制御ロジック部244に入力される。また、テスト信号検出部231では、受信データRDは、FF233を介してCMP238に入力される。CMP238は、受信データRDとパターンテーブル236に保持されたテストデータとを比較する。CMP238は、例えば、シーケンサ236から指定されたパターンアドレスに対応してパターンテーブル237に保持されたデータパターンと受信データRDと比較する。このCMP238による比較結果は、シーケンサ236の入力端子ERRORに入力される。シーケンサ236は、CMP238から入力される比較結果に基づいて、テスト信号の検出処理を行う。図23に、テスト信号検出動作を表す流れ図を示す。図23に示した流れ図は、所定の長さのテスト信号が繰り返し入力される場合に、テスト信号の先頭に配置されたヘッダから末尾までを安定して検出する処理の一例を示している。シーケンサ236は、まず、上述したCDR-en信号によるCDR処理がイネーブルにされたときに動作を開始する。次いで、シーケンサ236は、例えば、テスト信号の繰返し周期に相当する所定の期間にわたって、CMP238の出力を監視することにより、テスト信号のヘッダの検出を行う。例えば、シーケンサ236により、テスト信号のヘッダを指定するパターンアドレスをパターンテーブル237に設定することで、CMP238に受信データをヘッダと照合させることができる。そして、CMP238の出力により、受信データとテスト信号のヘッダに相当するデータパターンとが一致したことが示されたときに、シーケンサ236は、ヘッダの検出が成功したと判断する。ステップ343の肯定判定に応じて、シーケンサ236は、ヘッダの同定が成功したか否かを判定する。例えば、シーケンサ236は、テストデータの繰返し周期に相当する時間間隔で上述したヘッダの検出が連続してnh回成功したときに、ヘッダの同定が成功したと判断する。ステップ344の否定判定の場合は、ステップ342に戻って、ヘッダの検出をやり直す。一方、ステップ344の肯定判定の場合に、シーケンサ236は、ヘッダ検出をロックする。これにより、以降の処理では、テスト信号の繰返し周期の先頭が、ステップ344で同定されたヘッダの検出タイミングに固定される。次いで、シーケンサ236は、テスト信号のデータパターンと受信データとの照合を行う。このとき、シーケンサ236は、例えば、テスト信号に含まれるデータパターンを指定するパターンアドレスを、出力端子P-ADRを介して順次にパターンテーブル237に設定する。これにより、CMP238は、受信データRDの入力に同期して、パターンテーブル237から照合対象のデータパターンを受け取ることができる。ステップ346の照合処理が成功しなかった場合に、シーケンサ236は、テスト信号の検出に失敗したと判断する。この場合に、シーケンサ236は、ステップ342に戻って、ヘッダの検出からテスト信号の検出処理をやり直す。一方、上述した照合処理が連続してnd回成功したときに、シーケンサ236は、テスト信号の検出が成功したと判断する。そして、このステップ347の肯定判定の場合に、シーケンサ236は、上述した経路C3を介してテスト信号の検出が成功した旨をテスト信号生成部245および係数探索ロジック部232に通知するステップ348。図22に示したテスト信号検出部231の例では、シーケンサ236は、上述したステップ347の肯定判定に応じて、出力端子PTN-OKを介してSR-FF235のセット端子に1を入力する。これに応じて、1にセットされたSR-FF235の出力が、経路C3を介してテスト信号生成部245および係数探索ロジック部232に伝えられる。ところで、上述したステップ342において、所定の期間内にヘッダが検出されなかった場合に、シーケンサ236は、ヘッダ検出に失敗したと判断して、ステップ349に進む。ステップ349で、シーケンサ236は、例えば、出力端子EQ-SKIPを介して、例えば、ワンショットパルスのEQ-SKIP信号を出力する。このEQ-SKIP信号は、FF2343および経路C5を介して、係数探索ロジック部232にイコライザ係数の更新を指示する信号として伝えられる。シーケンサ236は、ステップ349の処理の終了後に、ステップ342に戻り、ヘッダ検出処理からテスト信号の検出処理をやり直す。なお、ステップ348においてテスト信号の検出が成功した旨の通知を行った後、シーケンサ236によるテスト信号検出処理は一旦終了する。その後、係数探索ロジック部232からイコライザ係数が更新されたことが、上述した経路C4を介してシーケンサ236の制御入力端子PTN-rstに通知されたときに、シーケンサ236は、再び、テスト信号検出処理を開始する。また、図22に示したテスト信号検出部231において、上述した経路C4は、SR-FF235のリセット端子に接続されている。したがって、このSR-FF235の出力は、イコライザ係数の更新を伝える通知に応じてリセットされる。このように、図22に示したシーケンサ236により、上述した処理を行うことにより、テスト信号の検出が安定的に成功しているか否かを示すPTN-OK信号を生成することができる。このPTN-OK信号は、上述した経路C3を介して図22に示したテスト信号生成部245に備えられたSR-FF251のセット端子に入力される。また、このSR-FF251のリセット端子には、上述した経路C4を介して、イコライザ係数の更新を伝える通知が入力される。そして、このSR-FF251の出力は、FF252を介してセレクタ246の切替制御端子に入力される。また、図22に示したFF253は、SR-FF251の出力が1のときにイネーブル状態となる。図22に示した例では、テスト信号生成部245のアドレスカウンタ254は、シーケンサ236から、テスト信号の開始タイミングを示すP-START信号を受け取る。例えば、シーケンサ236は、図23に示したステップ345でロックしたヘッダ検出タイミングを示すP-STRAT信号を出力することができる。このP-STRAT信号は、FF2342および経路C6を介してテスト信号生成部245のアドレスカウンタ254に伝えられる。そして、このP-START信号で示されるタイミングに基づいて、アドレスカウンタ254により、パターンテーブル255に保持されたテスト信号に含まれるデータパターンを示すアドレスが順次に生成される。このようにして生成されるアドレスに基づいて、パターンテーブル255により、テスト信号に含まれるデータパターンが順次に出力される。このパターンテーブル255から出力されるデータパターンは、上述したPTN-OK信号に応じてイネーブルとなるFF253を介して、セレクタ246の入力端子の一方に入力される。このようにして、図22に示したテスト信号生成部245により、テスト信号の検出成功に応じて、アドレスカウンタ254とパターンテーブル255とによって、受信データと同期したテスト信号を生成することができる。そして、図22に示した例では、セレクタ246の切替制御端子に1が入力されたときに、テスト信号生成部245によって生成されたテスト信号がセレクタ246を介してCDR制御ロジック部244に入力される。なお、本件開示の受信装置が適用される高速インタフェースユニットには、製品テストなどのために、テスト信号を検出する機能を持つロジック回路やテスト信号を生成する機能を持つロジック回路が既に実装されている。したがって、上述したテスト信号検出部231およびテスト信号生成部245として、高速インタフェースユニットに実装済みのロジック回路を利用することができる。故に、図19に示したテスト信号検出部231とテスト信号生成部245とを追加することによる回路規模の増大はほとんどない。係数探索ロジック部232もまた、図18に示した適応制御ロジック部229とほぼ同等の回路規模で実現することができる。図24に、係数探索ロジック部の一実施形態を示す。なお、図24に示した構成要素のうち、図22に示した構成要素と同等のものについては、同一の符号を付して示し、その説明は省略する。また、図25~図27に、係数探索動作を説明するタイミング図を示す。図24に示した例では、係数探索ロジック部232は、シーケンサ261と参照電圧制御回路262と度数集計回路263とピーク検出回路264とを備える。この係数探索ロジック部232は、更に、セレクタ265と、イコライザ係数テーブル266と、参照電圧テーブル267と、イコライザ係数出力用FF268eと、Ref制御信号Cr出力用FF268rと、別のFF269とを備える。図24に示した参照電圧制御回路262は、シーケンサ261からの制御信号に基づいて、検出区間あるいは0/1判定閾値を示す参照電圧の設定に用いるRef制御信号Crを指定するアドレスを生成する。そして、このアドレスの入力に応じて、参照電圧テーブル267から読み出されたRef制御信号Crは、FF268rを介して出力ポートREFから出力され、更に、参照電圧発生器215に入力される。また、図24に示した度数集計回路263は、入力ポートDinを介して入力される受信データRDとシーケンサ261からの制御信号とに基づく集計処理を行う。そして、各イコライザ係数に対応する集計結果として得られる、サンプリング結果の度数分布のピーク値をピーク検出回路264に入力する。また、図24の例では、シーケンサ261は、5つのFF271a~271eと、4つのアンドゲート272a~272dと、2つのSR-FF273a、273bとを備えている。更に、このシーケンサ261は、2つのカウンタ274a、274bと、2つの比較器275a,275bを備えている。また、図24の例では、ピーク検出回路264は、2つのFF277a,277bと比較器278とを備えている。なお、図24に示した例では、上述した各回路素子に入力されるクロック信号の図示は省略した。図24に示したFF271aの入力端子には、上述した入力端子C2を介してADEQ-en信号が入力される。そして、このFF271aと次段のFF271bとアンドゲート272aとにより、ADEQ-st信号S1が生成される。アンドゲート272aには、FF271aの出力と、反転されたFF271bの出力が入力される。したがって、ADEQ-st信号S1は、ADEQ-en信号の立ち上がりに応じたワンショットパルスとなる。図25に示したタイミング図では、ADEQ-en信号の立ち上がりタイミングは、受信データRDおよびバウンダリデータBDに同期したクロック信号CLKとは非同期となっている。このようなADEQ-en信号の入力に応じて、上述したFF271a,271bおよびアンドゲート272aによって生成されるADEQ-st信号S1は、時刻T0で、クロック信号CLKに同期したワンショットパルスとなる。このADEQ-st信号S1は、図24に示したSR-FF273bのリセット端子に入力されている。したがって、ADEQ-st信号S1の立ち上がりに応じて、このSR-FF273bの出力はリセットされる。このSR-FF273bの出力S6は、切替信号EQ-SELECTとしてセレクタ265に入力されている。図24の例では、セレクタ265は、切替信号EQ-SELECTが0のときに、入力端子0に入力されるカウンタ274bの出力を選択的にEQ係数テーブル266に入力する。また、上述したSR-FF273bがリセットされるタイミングで、FF268e,268rおよびピーク検出回路264に備えられたFF277a,277bはクリアされる。その後、このEQ係数テーブル266の出力されるイコライザ係数は、FF268eを介して出力ポートEQeから出力される。このようにして出力されたイコライザ係数は、イコライザ103に設定される。図25に示した例では、ADEQ-st信号S1が立ち上がった時刻T0から1クロック遅れて、カウンタ274bの初期値に対応するEQ係数1が出力ポートEQeから出力されている。上述したテスト信号検出部231は、このようにして、EQ係数1がイコライザ103に設定された後に、テスト信号の検出動作を開始してもよい。また、図24の例では、シーケンサ261に備えられたFF271cの入力端子は、上述した経路C3に接続されている。そして、このFF271cと次段のFF271dとアンドゲート272bとにより、経路C3を介して入力されるPTN-OK信号の立ち上がりに応じたワンショットパルスが生成される。上述したアンドゲート272bの出力は、SR-FF273aのセット端子に入力されている。このSR-FF273aの出力は、アンドゲート272cの入力端子の一方に入力されている。そして、アンドゲート272cの他方の入力端子には、上述したFF271aの出力が入力されている。したがって、PTN-OK信号の立ち上がりに応じたワンショットパルスによってSR-FF273aがセットされると、アンドゲート273cへの入力はいずれも1となる。このようにして、アンドゲート273cの出力として、ADEQ-en信号によって適応等化制御がイネーブルとされた後に、テスト信号の検出成功を示すPTN-OK信号の立ち上がりに応じて1に変化するCAL-en信号S2が生成される。図25に示したタイミング図では、テスト信号の検出成功に応じて、時刻T1でPTN-OK信号の立ち上がると、時刻T1から2クロック遅れた時刻T2でCAL-en信号S2が立ち上がっている。このCAL-en信号S2は、図24に示した参照電圧制御回路262および度数集計回路263のイネーブル端子enに入力されている。そして、参照電圧制御回路262および度数集計回路263は、CAL-en信号S2の立ち上がりに応じて、検出区間の走査のための参照電圧制御動作および検出区間ごとの度数集計動作を開始する。例えば、図25に示したタイミング図では、時刻T2でのCAL-en信号S2が立ち上がりに応じて、イコライザ103に現在設定されているEQ係数1についての度数集計処理が、参照電圧制御部262および度数集計回路263によって開始される。また、図24に示した例では、参照電圧制御部262および度数集計回路263には、上述したカウンタ274aの計数値が制御信号として入力されている。例えば、参照電圧制御部262は、受け取った計数値に基づいて、検出区間の走査のために参照電圧を切り替えるタイミングなどを決定することができる。同様に、度数集計回路263は、受け取った計数値に基づいて、参照電圧の変更タイミングを判断し、検出区間ごとの度数集計を行うことができる。また、図24に示したカウンタ274aは、CAL-en信号S2が1を維持している期間にわたって、クロック信号CLKに同期した計数動作を行う。このカウンタ274aの計数値は、比較器275aにより、検出区間の走査周期に相当する所定の数値Mと比較される。そして、カウンタ274aの計数値が所定の数値Mと等しくなったときに、比較器275aの出力S3は1となる。この比較器275aの出力S3は、上述したカウンタ274aのリセット端子に入力されている。このため、比較器275aの出力S3は、上述した走査周期の経過に応じて1クロックだけ1となるワンショットパルスとなる。この比較器275aの出力S3は、イコライザ係数の更新を指示するUPDATE信号として加算器276を介してカウンタ274bに入力される。このカウンタ274bは、加算器276から出力されるパルスを計数する。このカウンタ274bの計数値で示されるEQ係数番号は、上述したセレクタ265の入力端子0に入力されるとともに、ピーク検出回路264のFF277aにも入力される。また、上述したUPDATE信号が1となっているタイミングで、ピーク検出回路264の比較器278により、度数集計回路263で検出された現EQ係数に対応するピーク値NとFF277bに保持されたそれまでの最大ピーク値Npとの比較が行われる。この比較器278の出力S4は、STORE信号として、FF277a,277bのイネーブル端子に入力される。したがって、FF277a,277bは、上述したSTORE信号により、現EQ係数に対応するピーク値Nが最大ピーク値Npより大きい旨が示されたときに、カウンタ274bの計数値で示される現EQ係数を示すEQ係数番号および新たなピーク値Nをそれぞれ保持する。図25に示したタイミング図では、時刻T3でのUPDATE信号の立ち上がりに応じて、STORE信号も1となっている。そして、このSTORE信号に応じて、最適EQ係数Epを示すEQ係数番号として、現EQ係数に対応するEQ係数番号1がFF277aに保持されている。また、図24に示したシーケンサ261では、上述したUPDATE信号により、SR-FF273aの出力がリセットされる。これに伴って、CAL-en信号S2は0に変化する。このCAL-en信号S2の変化に応じて、カウンタ274aの計数動作とともに、参照電圧制御回路262および度数集計回路263の動作が抑止される。また、上述したUPDATE信号は、FF271eに入力されている。そして、このFF271eの出力が、PTN-rst信号として経路C4を介してテスト信号検出部231およびテスト信号生成部245に伝えられる。図25に示したタイミング図では、UPDATE信号が、FF271eにより、1クロック遅れさせられて、PTN-rst信号として出力されることが示されている。これにより、UPDATE信号の立ち上がりから2クロック遅れた時刻T4でPTN-OK信号がリセットされる。このようにして、テスト信号の検出を開始するタイミングと出力ポートEQeから出力される現EQ係数が更新されるタイミングとが合わせられている。図24に示した例では、テスト信号の検出失敗に応じて、対応するEQ係数についての度数集計処理をスキップする処理を、EQ-SKIP信号に応じてカウンタ274bをインクリメントさせることによって実現している。テスト信号の検出失敗に応じてテスト信号検出部231で生成されるEQ-SKIP信号は、経路C5に入力端子が接続されたFF269を介して加算器276に入力される。したがって、カウンタ274bの計数値は、上述した比較器275aからのパルスが到達した場合と同様に、EQ-SKIP信号の到達に応じて加算される。図26に示した例では、時刻T6で新たなEQ係数番号k1が設定された後に、時刻T7で到達したEQ-SKIP信号に応じて、時刻T8でEQ係数がEQ係数番号k2に更新されている。この場合に、テスト信号検出処理は、EQ係数の更新にかかわらず継続されている。つまり、時刻T8以降では、EQ係数k2が適用されたイコライザ103の出力から得られる受信データからテスト信号が検出される。なお、図26の例では、UPDATE信号に応じて、EQ係数を示すEQ係数番号をEQ係数番号kからEQ係数番号k1に更新する際に、時刻T5において、EQ係数番号kが最適EQ係数Epを示すEQ係数番号として上述したFF277aに保持されている。この最適EQ係数Epおよび対応してFF277bに保持される最大ピーク値Npは、上述したEQ-SKIP信号の入力に伴う処理にかかわらず、そのまま維持されている。そして、時刻T9でのPTN-OK信号の立ち上がりに応じて、時刻T10にてEQ係数k2の度数集計処理が開始される。この度数係数処理で得られるピーク値Nが、上述した最大Np以下である場合は、図26の時刻T11で示したUPDATE信号の変化にかかわらず、STORE信号は0のまま変化しない。このような場合は、最適EQ係数Epを示すEQ係数番号としてEQ係数番号kが保持されたまま、次のEQ係数についての処理が開始される。また、図24に示した例では、全てのEQ係数についての度数計数処理の完了後に、最適EQ係数Epをイコライザ103に設定する処理を、比較器275bの出力を利用して、セレクタ265を切り替えることによって実現している。最後のEQ係数nについての度数集計処理が完了したときに、UPDATE信号の変化に応じて、カウンタ274aの計数値はN1となる。このときに、比較器275bは、出力を1に変化させて、カウンタ274aの計数値がEQ係数の総数Nを超えたことを示す。このとき、2つの比較器275a、275bの出力の両方が入力されるアンドゲート272dの出力は1となる。そして、このアンドゲート272dの出力の変化に応じて、SR-FF273bの出力S6がセットされる。このようにして、セレクタ265に入力されるEQ-SELECTは、最適EQ係数Epの確定とともに、1に切り替えられる。このEQ-SELECT信号の切替以降は、セレクタ265の入力端子1に入力されるFF277aの出力が選択的にEQ係数テーブル266に入力される。つまり、FF277aに保持された最適EQ係数Epを示すEQ係数番号がセレクタ265を介してEQ係数テーブル266に入力される。これに応じて、EQ係数テーブル266から出力されるEQ係数は、FF277aに保持されたEQ係数番号に対応するEQ係数に固定される。図27に示したタイミング図では、時刻T12でのUPDATE信号およびSTORE信号の変化に応じて、EQ係数番号n-1がFF277aに最適EQ係数Epに対応して保持されている。その後、PTN-rst信号の立下りに応じて、EQ係数番号nで示されたEQ係数nをイコライザ103に適用した状態でのテスト信号検出処理が、時刻T13から行われる。そして、時刻T14でのPTN-OK信号の立ち上がりに応じて、時刻T15からEQ係数nについての度数集計処理が開始される。この度数集計処理で得られたピーク値が、上述した最適EQ係数Epに対応して保持された最大ピーク値Np以下であった場合は、図27に示すように、時刻T16でのUPDATE信号の変化にかかわらず、STORE信号は0のまま変化しない。したがって、上述した時刻T12でFF277aに保持されたEQ係数番号n-1がそのまま維持される。そして、時刻T17でのEQ-SELECT信号の1への切替に応じて、このEQ係数番号n-1に対応するEQ係数n-1がイコライザ103に設定される。上述したように、図24に例示したような係数探索ロジック部232によれば、テスト信号の検出成功に応じて、現EQ係数についての度数集計処理を実行することができる。図24に示したシーケンサ261では、テスト信号検出部231との間で授受されるPTN-OK信号、PTN-rst信号およびEQ-SKIP信号に基づいて、参照電圧制御回路262および度数集計回路263の動作制御が行われる。図24から分かるように、これらの信号に基づいて、参照電圧制御回路262および度数集計回路263の動作制御タイミングの生成するための回路は、数個のFFとアンドゲートによって実現されている。したがって、係数探索ロジック部232に、上述した小規模の回路を追加することにより、受信データ取得用の比較器221D0,221D1を共用した図19の受信装置を実現することができる。なお、図19に示した受信装置に適用される係数探索ロジック部についても、テスト信号生成部で生成されるテスト信号を利用して、検出区間の走査範囲を1である受信データを示す受信信号に対応する電圧範囲に限定することもできる。このような制御は、例えば、テスト信号生成部で生成されるテスト信号を利用して、度数集計回路263がテスト信号が1であるときに選択的に集計処理を行うことにより、実現される。次に、度数集計部113による個々の検出区間についての集計処理に要する時間を短縮する方法について説明する。図28に、度数集計部の別実施形態を示す。また、図29に、度数集計処理を説明する図を示す。なお、図28に示した構成要素のうち、図14に示した構成要素と同等のものについては、同一の符号を付して示し、その説明は省略する。図28に示した度数集計部113は、2つのカウンタ281,282と、メモリ283と、加算器284とを含んでいる。カウンタ281の入力端子には、比較器221の一方の出力端子Hが接続されている。また、カウンタ282の入力端子には、比較器221の他方の出力端子Lが接続されている。図28に例示した比較器221は、イコライザ103の出力をサンプリングして得られたサンプル電圧Vが参照電圧Ref以上であるときに、出力端子Hを介して論理Hを出力する。また、比較器221は、上述したサンプル電圧Vが参照電圧Ref未満であるときに、出力端子Lを介して論理Hを出力する。したがって、カウンタ281の計数結果は、参照電圧Ref以上であるサンプルの出現度数NumAとなる。つまり、カウンタ281は、参照電圧Ref以上の電圧値を持つサンプリング結果の出現度数を計数する上側カウンタの一例である。一方、カウンタ282の計数結果は、参照電圧Ref未満であるサンプルの出現度数Ncとなる。したがって、カウンタ282は、参照電圧Ref未満の電圧値を持つサンプリング結果の出現度数を計数する下側カウンタの一例である。メモリ283は、タイミング制御部118からの指示に応じて、カウンタ282によって得られる出現度数Ncを保持する。タイミング制御部118は、例えば、参照電圧Refを更新するごとに、メモリ283に、カウンタ282によって得られる新たな出現度数Ncの保持を指示する。また、このとき、メモリ283は、前の参照電圧Refについての計数処理の際に保持した出現度数Ncを出力する。加算器284は、このメモリ283によって出力された前の計数期間におけるカウンタ282の出現度数Ncと、上述したカウンタ281によって得られた出現度数NumAとを加算する。例えば、図29に示すように、走査範囲を5つの検出区間に区切った場合を例として説明する。図29の例では、5つの検出区間は、参照電圧Ref~Refによって区切られている。例えば、検出区間1は、参照電圧Refと参照電圧Refとに挟まれた区間である。そして、参照電圧Refが設定されているときに、図28のカウンタ282によって得られる計数結果は、参照電圧Ref未満である範囲に電圧値が分布しているサンプル数Ncを示す。また、参照電圧Refが設定されているときに、図28のカウンタ281によって得られる計数結果は、参照電圧Ref以上である範囲に電圧値が分布しているサンプル数NumAを示す。図29から明らかなように、参照電圧Refに対応するサンプル数Ncと、参照電圧Refに対応するサンプル数NumAとを加算した結果は、検出区間1の外側に分布するサンプル数である。図30に、度数集計部113の動作を表す流れ図を示す。なお、図30の流れ図は、走査範囲に含まれるNr個の検出区間について、それぞれの検出区間の外側に分布するサンプル数を算出する処理の例である。まず、ステップ341において、タイミング制御部118は、参照電圧Refの番号を示す変数jの値を初期値0とするとともに、カウンタ281,282をクリアする。更に、タイミング制御部118は、区間走査部114を介して0番目の参照電圧Refを設定する。タイミング制御部118は、例えば、走査範囲の下限を0番目の参照電圧Refとしてもよい。次に、カウンタ282は、ステップ343で計数期間が終了したと判定されるまで、参照電圧Ref未満であるサンプル数Ncを計数する。なお、参照電圧Refが設定されている計数期間において、図28に示した度数集計部113に含まれるカウンタ281も、参照電圧Ref以上のサンプル値を持つサンプル数NumAを計数する。しかし、この計数結果は、後述する処理で用いられないため、図30の流れ図では図示を省略した。計数期間が終了したときに、タイミング制御部118は、ステップ344の処理に進む。ステップ344で、タイミング制御部118は、メモリ283に、カウンタ282の計数結果として得られる参照電圧Ref未満であるサンプル数Ncを保持させる。なお、初めてステップ344を実行する際には、変数jは初期値0なので、参照電圧Ref未満であるサンプル数Ncがメモリ283に保持される。次いで、タイミング制御部118は、変数jをインクリメントする。そして、タイミング制御部118は、再び、カウンタ281,282をクリアするとともに、区間走査部114を介してj番目の参照電圧Refを設定する。これに応じて、カウンタ281,282は、ステップ349で計数期間が終了したと判定されるまで、それぞれ参照電圧Ref以上であるサンプル数NumAと、参照電圧Ref未満であるサンプル数Ncとを計数する。計数期間が終了したときに、タイミング制御部118は、ステップ350の処理に進む。ステップ350で、タイミング制御部118は、メモリ283に対して、前の計数期間に保持したサンプル数Ncの出力を指示する。このサンプル数Ncとカウンタ281の計数結果として得られるサンプル数NumAとの入力に応じて、加算器284は、検出区間の外側に分布するサンプル数NumANcを算出する。この加算器284による加算結果は、度数集計部113の出力として、図28に示したピーク値保持部217および比較器218に入力される。その後、タイミング制御部118は、上述した変数jが走査範囲に含まれる検出区間の数Nr未満であるか否かを判定する。ステップ351の否定判定の場合に、タイミング制御部118は、未だ度数集計処理が完了していない検出区間があると判断して、ステップ344の処理に戻る。そして、このステップ344の処理で、タイミング制御部118からの指示に応じて、メモリ283は、直前にカウンタ282の計数結果として得られるサンプル数Ncを保持する。この計数結果Ncは、次の検出区間の外側に分布するサンプル数を算出する処理に用いられる。このようにして、ステップ344~ステップ351の処理を繰り返して行っていき、変数jが検出区間の数Nrと等しくなったときに、タイミング制御部118は、検出区間の走査が完了したと判断して、処理を終了する。このように、図28に例示した度数集計部113によれば、走査範囲に含まれる各検出区間についての度数集計処理を、計数期間TをNr1倍した時間で完了することができる。この処理時間は、図14に示した度数集計部113を用いた場合の処理時間である計数期間Tを2Nr倍した時間に比べて格段に短く、図4に示した比較器を2つ含む度数集計部113を用いて場合に処理時間T×Nrに匹敵する。つまり、図28に例示した度数集計部113によれば、比較器を削減することによって回路規模の縮小を図るとともに、イコライザ係数を収束させるまでに要する時間を、2つの比較器を用いた場合と同程度まで短縮することができる。図31に、度数集計動作を説明するタイミング図を示す。なお、図31の例では、走査範囲を5つの検出区間に区切って度数集計処理を行う場合について、サンプル数NumAおよびサンプル数Ncが変化する様子を示した。図31から分かるように、各EQ制御信号Ceについて、図28に例示した度数集計部113が走査範囲に含まれる各検出区間の区間外サンプル数を計数する処理に要する期間は、計数期間の6倍になっている。図31の例において、EQ制御信号Ce[000]に対応する間の各計数期間T00~T04において、カウンタ282から得られるサンプル数Ncは、20、80、200、250、280のように変化している。一方、各計数期間T01~T05において、カウンタ281から得られるサンプル数NumAは、210、90、40、10、0のように変化している。これらの計数結果に基づいて、各計数期間T01~T05に対応する検出区間~について得られる区間外のサンプル数NumANcの値は、230、170、240、260、280のように変化する。そして、計数期間T02に対応して得られた区間外のサンプル数170が、図28に示したピーク値保持部217に保持される。また、このとき、図28に示した係数保持部219に、EQ制御信号Ce[000]が保持される。同様に、EQ制御信号Ce[001]に対応する期間の各計数期間T10~T14において、カウンタ282の計数結果として得られるサンプル数Ncは、10、30、240、280、290のように変化している。一方、各計数期間T11~T15において、カウンタ281の計数結果として得られるサンプル数NumAは、260、50、10、0、0のように変化している。これらの計数結果に基づいて、各計数期間T11~T15に対応する検出区間~について得られる区間外のサンプル数NumANcの値は、270、80、250、280、290のように変化する。そして、計数期間T12に対応して得られた区間外のサンプル数80が、上述したピーク値保持部217に保持される。また、このとき、上述した係数保持部219の内容は、EQ制御信号Ce[001]を用いて更新される。なお、走査範囲に含まれる検出区間の数は、図31に例示した5つに限られない。例えば、度数集計部113は、走査範囲を更に細分化した検出区間ごとに、上述した度数集計処理を行ってもよい。図32に、度数集計部113の別実施形態を示す。なお、図32に示した構成要素のうち、図28に示した構成要素と同等のものについては、同一の符号を付して示し、その説明は省略する。図32に示した度数集計部113は、図28に示したカウンタ282に代えて、減算器285と、総数保持部286とを有する。減算器285は、タイミング制御部118からの指示に応じて、カウンタ281の計数結果を総数保持部286に保持された総サンプル数Nsから減算することにより、参照電圧Ref未満のサンプル値を持つサンプル数Ncを得る。そして、図32に示したメモリ283は、この減算器285によって減算結果が得られるごとに、前の計数期間において保持した減算結果を出力するとともに、新たに得られた減算結果を保持する。また、図33に、度数集計部の動作を表す流れ図を示す。なお、図33に示したステップのうち、図30に示したステップと同等のものについては、同一の符号を付して示し、その説明は省略する。図33に示した流れ図では、図30に示したステップ342の代わりに、ステップ352において、カウンタ281が、参照電圧Ref以上のサンプル値を持つサンプル数NumAを計数する。そして、計数期間の終了後に、減算器285が、総サンプル数Nsからカウンタ281の計数結果として得られるサンプル数NumAを減算する。これにより、減算器285は、参照電圧Ref未満のサンプル値を持つサンプル数Ncを算出する。そして、ステップ354において、メモリ283は、図28に示したカウンタ282の計数結果の代わりに、ステップ353で算出されたNcを保持する。このようにして、カウンタ282の代わりに、減算器285と総数保持部286とを含む度数集計部113により、各検出区間の外側に分布するサンプル数を集計することができる。図32に例示した度数集計部113は、1つのカウンタ281を用いているので、カウンタへのクロック信号などの配線量を削減することができる。なお、走査範囲に含まれるNr個の検出区間についての集計処理を、計数期間T×の時間で実行することができる点は、図28に例示した度数集計部113と同様である。同様にして、一つの比較器221を用いて、各検出区間内に分布するサンプル数を集計する度数集計部113の処理時間の短縮を図ることも可能である。図34に、度数集計部113の別実施形態を示す。なお、図34に示した構成要素のうち、図28に示した構成要素と同等のものについては、同一の符号を付して示し、その説明は省略する。図34に示した度数集計部113は、1つのカウンタ281とメモリ283と減算器287とを含む。そして、メモリ283は、計数期間ごとに、カウンタ281によって得られる参照電圧Ref以上の値を持つサンプル数NumAを保持するとともに、前の計数期間に保持したサンプル数を出力する。また、減算器287は、メモリ283から受け取った一つ前の計数期間に対応するサンプル数NumAから新たに得られたサンプル数NumAを減算する。この減算結果は、度数集計結果として、ピーク値保持部217および比較器218に渡される。図35に、度数集計処理を説明する図を示す。なお、図35に示した構成要素のうち、図29に示した構成要素と同等のものについては、同一の符号を付して示し、その説明を省略する。例えば、参照電圧Ref、Refが比較器221にそれぞれ閾値として設定されているときに、カウンタ281によって得られる計数結果で示されるサンプル数NumA、NumAは、図36において斜線を付した部分が重複している。したがって、参照電圧Refに対応するサンプル数NumAから参照電圧Refに対応するサンプル数NumAを減算することにより、検出区間1の区間内サンプル数を求めることができる。図36に、度数集計部113の動作を表す流れ図を示す。なお、図36に示したステップのうち、図33に示したステップと同等のものについては、同一の符号を付して示し、その説明は省略する。図36に示した流れ図では、図33に示したステップ354の代わりに、ステップ355において、メモリ283は、カウンタ281による計数結果として得られるサンプル数NumAを保持する。そして、検出区間1~Nrのそれぞれに対応する計数期間が終了したときに、図30および図33に示したステップ350の代わりに、減算器287は、ステップ356の処理を行う。ステップ356で、減算器287は、メモリ283に保持された前の計数期間のサンプル数NumAからカウンタ281の計数結果として新たに得られるサンプル数NumAを減算する。このようにして、図34に例示した度数集計部113は、参照電圧Refと参照電圧Refとの間のj番目の検出区間に対応する区間内サンプル数を求めることができる。図37に、度数集計動作を説明するタイミング図を示す。なお、図37の例では、走査範囲を5つの検出区間に区切って度数集計処理を行う場合について、サンプル数NumAおよびサンプル数NumAの差分が変化する様子を示した。図37から分かるように、各EQ制御信号Ceについて、図34に例示した度数集計部113が走査範囲に含まれる各検出区間の区間内サンプル数を計数する処理に要する期間は、計数期間の6倍になっている。図37の例において、EQ制御信号Ce[000]に対応する間の各計数期間T00~T05において、カウンタ281から得られるサンプル数NumAは、270、210、90、40、10、0のように変化している。これらの計数結果に基づいて、各計数期間T01~T05に対応する検出区間~について得られる区間内のサンプル数NumA-NumAの値は、60、120、50、30、10のように変化する。そして、計数期間T02に対応して得られた区間内のサンプル数120が、図34に示したピーク値保持部217に保持される。また、このとき、図34に示した係数保持部219に、EQ制御信号Ce[000]が保持される。同様に、EQ制御信号Ce[001]に対応する期間の各計数期間T10~T15において、カウンタ281の計数結果として得られるサンプル数NumAは、280、260、50、10、0、0のように変化している。これらの計数結果に基づいて、各計数期間T11~T15に対応する検出区間~について得られる区間内のサンプル数NumA-NumAの値は、20、210、40、10、0のように変化する。そして、計数期間T12に対応して得られた区間内のサンプル数210が、上述したピーク値保持部217に保持される。また、このとき、上述した係数保持部219の内容は、EQ制御信号Ce[001]を用いて更新される。なお、走査範囲に含まれる検出区間の数は、図37に例示した5つに限られない。例えば、度数集計部113は、走査範囲を更に細分化した検出区間ごとに、上述した度数集計処理を行ってもよい。図34に例示した度数集計部113は、図32に例示した度数集計部113と同様に、1つのカウンタ281を用いているので、カウンタへのクロック信号などの配線量を削減することができる。更に、図32に示した減算器285および総数保持部286が不要であるので、図34に例示した度数集計部113は、より一層の回路規模の削減を図ることができる。なお、走査範囲に含まれるNr個の検出区間についての集計処理を、計数期間T×の時間で実行することができる点は、図28、図32に例示した度数集計部113と同様である。次に、上述したようにしてイコライザ103に設定するイコライザ係数を最適化する過程で得られる情報を、入力信号の増幅に利用する方法について説明する。図38に、受信装置の別実施形態を示す。なお、図38に示した構成要素のうち、図1に示した構成要素と同等のものについては、同一の符号を付して示し、その説明は省略する。図38に示した受信装置は、イコライザ103の出力信号を増幅する可変増幅器122を有する。また、イコライザ制御回路110は、推定部121と調整部123とを有する。推定部121は、係数特定部117がイコライザ103に設定すべき最適係数を特定する過程で、ピーク検出部115がサンプル数のピークを検出した検出区間を示す情報に基づいて、イコライザ103の出力信号の振幅を推定する。ピーク検出部115がサンプル数のピークを検出した検出区間を示す情報として、推定部121は、区間走査部114が当該検出区間を設定するために用いる情報を用いてもよい。例えば、受信装置への入力信号が差動信号である場合に、電圧が正である範囲に設定された走査範囲に含まれる複数の検出区間の中で、ピーク検出部115がサンプル数のピークを検出した検出区間は、イコライザ103の出力信号の振幅電圧を示している。したがって、例えば、区間走査部114が当該検出区間の上限電圧および下限電圧を設定するための情報に基づいて、イコライザ103の出力信号の振幅を推定することができる。調整部123は、推定部121によって推定された振幅に応じて、可変増幅器122の利得を調整する。例えば、推定された振幅が、所定の閾値よりも小さい場合に、調整部123は、可変増幅器122によって増幅した信号の振幅が上述した閾値を超えるように、可変増幅器122の利得を調整してもよい。このようにして、図38に例示した受信装置によれば、入力端子Pinを介して入力された信号の振幅が小さい場合に、イコライザ103の係数を調整する過程で得られた情報を利用して、適切な増幅率を適用して振幅を増幅することができる。つまり、図38に例示した受信装置によれば、受信信号に対して、波形整形と同時に振幅増幅を適用することができる。したがって、図38に例示した受信装置によれば、送信装置から出力される信号の振幅が小さい場合や、長距離伝送による減衰がある場合にも、CDR回路104に適切な振幅を持つ整形された信号を入力することができる。これにより、上述したような理由で微弱な信号が入力される環境でも、正しい受信データを取得することができる。図39に、イコライザ制御回路110の別実施形態を示す。なお、図39に示した構成要素のうち、図34に示した構成要素と同等のものについては、同一の符号を付して示し、その説明は省略する。図39に示したイコライザ制御回路110は、メモリ291と、調整部123とを含んでいる。また、図39に示したイコライザ103とCDR回路104との間には、可変増幅器122とスイッチ295とが挿入されている。そして、このスイッチ295は、イコライザ103の出力信号をそのまま伝送する経路と、イコライザ103の出力信号を可変増幅器122を介して伝送する経路とのいずれか一方を選択する。メモリ291は、比較器218によってサンプル数のピークが検出されたときに、参照電圧設定カウンタ216から出力されているRef制御信号Crを保持する。入力信号が差動信号である場合に、このようにしてメモリ291に保持されたRef制御信号Crは、イコライザ103の出力信号の振幅を示す。すなわち、メモリ291は、図38に示した推定部121の一例である。図40に、振幅推定動作を説明するタイミング図を示す。なお、図40の例では、走査範囲を5つの検出区間に区切って度数集計処理を行う場合について、サンプル数NumAおよびサンプル数NumAの差分が変化する様子を示した。図40に符号T01で示した計数期間T01において、ピーク値保持部217の更新に応じて、メモリ291は、このときに設定されているRef制御信号Cr[001]を保持する。次いで、計数期間T02におけるピーク値保持部217の更新に応じて、メモリ291は、Ref制御信号Cr[010]を保持する。このようにして、メモリ291が、ピーク値保持部217の更新に応じてRef制御信号Crを保持することにより、検出区間内のサンプル値を持つサンプル数がピークとなる検出区間を示すRef制御信号Crを取得することができる。なお、図40の例では、その後、計数期間T12におけるピーク値保持部217の更新に応じて、メモリ291は、再び、当該計数期間に設定されたRef制御信号Cr[010]を保持する。また、走査範囲に含まれる検出区間の数は、図40に例示した5つに限られない。例えば、走査範囲を更に細分化した検出区間ごとに、上述した度数集計処理を行うことにより、更に高い精度でイコライザ103の出力信号の振幅を特定してもよい。また、図39に例示した調整部123は、利得算出部292と、閾値保持部293と、比較器294と、上述したスイッチ295とを含んでいる。閾値保持部293は、例えば、CDR回路104がデータの論理を判定する判定閾値を示す情報を保持している。利得算出部292は、この判定閾値とメモリ291に保持されたRef制御信号Crとに基づいて、可変増幅器122に設定する利得を算出する。例えば、利得算出部292は、Ref制御信号Crで示される参照電圧Refの判定閾値に対する比あるいは差に基づいて、可変増幅器122に設定する利得を算出してもよい。また、比較器294は、閾値保持部293に保持された判定閾値を示す情報とメモリ291に保持されたRef制御信号Crを比較する。そして、この比較結果に基づいて、スイッチ295は、上述した2つの経路の切り替えを行う。例えば、Ref制御信号Crで示されるイコライザ103の出力信号の振幅が上述した判定閾値を下回る旨の比較結果が得られたときに、スイッチ295は、イコライザ103の出力信号を可変増幅器122を介してCDR回路104に入力する経路を選択してもよい。逆に、Ref制御信号Crで示されるイコライザ103の出力信号の振幅が上述した判定閾値以上である旨の比較結果が得られたときに、スイッチ295は、イコライザ103の出力信号を直接にCDR回路104に入力する経路を選択してもよい。このように、図39に例示したイコライザ制御回路110によれば、わずかな回路の追加により、差動の入力信号に対して波形整形と同時に振幅増幅を適用することにより、良好な受信性能を実現することができる。なお、イコライザ制御回路110は、図39に例示した構成に限らず、例えば、図28や図32に例示した度数集計部113を含んでもよい。また、図4、図9、図14に例示した度数集計部113をイコライザ制御回路110に含めることもできる。次に、入力信号がシングルエンド信号である場合に、波形整形と同時に振幅増幅を適用する方法について説明する。図41に、シングルエンド信号の振幅推定を説明する図を示す。図41は、シングルエンド信号の入力に応じて得られたイコライザ103の出力信号のアイダイヤグラムの一例である。図41において、符号TDで示した判定タイミングでサンプリングした結果の度数分布を図41に実線で示す。また、図41において、符号TBで示した境界タイミングでサンプリングした結果の度数分布を図41に点線で示す。図41から分かるように、判定タイミングにおけるサンプリング結果の度数分布は、信号電圧の変化範囲の上限付近と下限付近とにそれぞれピークをもつ。一方、境界タイミングにおけるサンプリング結果の度数分布は、信号電圧の変化範囲の上限付近および下限付近に加えて、信号波形の交差点に対応する中央付近にもピークを持つ。そして、シングルエンド信号の信号振幅は、この信号波形の交差点に対応するピークの位置BPと、信号電圧の変化範囲の上限あるいは下限に対応するピーク位置DPとの差で示される。なお、図41に示した符号DPは、信号電圧の変化範囲の上限に対応するピーク位置を示している。つまり、入力信号がシングルエンド信号である場合は、判定タイミングでのサンプリング結果の度数分布に現れるピーク位置DPに加えて、信号波形の交差点に対応するピーク位置BPを特定することが望ましい。図42に、推定部121の別実施形態を示す。なお、図42に示した構成要素のうち、図38および図39に示した構成要素と同等のものについては、同一の符号を付して示し、その説明は省略する。図42に示したイコライザ制御回路110は、度数集計部124と、ピーク検出部125とを含んでいる。度数集計部124は、図34に例示した度数集計部113と同様に形成してもよい。また、ピーク検出部125は、図4に例示したピーク検出部115と同様に形成してもよい。度数集計部124は、CDR回路104から境界タイミングを示すクロック信号を、イコライザ103の出力信号をサンプリングする際のタイミング信号として受け取る。そして、度数集計部124は、イコライザ103の出力信号について行ったサンプリング結果のうち、参照電圧発生器215で生成される参照電圧Refで示される検出区間内のサンプル数を集計する。ピーク検出部125は、度数集計部124によって各検出区間について集計されたサンプル数を受け取る。このピーク検出部125は、ピーク検出部115と同様にして、受け取ったサンプル数のピーク値を検出する。また、図42に示した推定部121は、メモリ291と、一時メモリ296と、別のメモリ297と、減算器298とを含む。メモリ291は、ピーク検出部115によるピーク検出に応じて、参照電圧設定カウンタ216から出力されるRef制御信号Crを保持する。また、一時メモリ296は、ピーク検出部125によるピーク検出に応じて、参照電圧設定カウンタ216から出力されるRef制御信号Crを保持する。一方、メモリ297は、後述する条件に従って、一時メモリ296に保持されたRef制御信号Crを保持する。なお、タイミング制御部118は、例えば、EQ制御信号Ceを更新するごとに、一時メモリ296をクリアしてもよい。上述したメモリ291に保持されるRef制御信号Crは、判定タイミングでのサンプリング結果の度数分布におけるピーク位置を示している。つまり、メモリ291は、シングルエンド信号の電圧に関する変化範囲の上限あるいは下限を示す第1電圧を特定する第1特定部の一例である。また、メモリ297に保持されるRef制御信号Crは、境界タイミングでのサンプリング結果の度数分布におけるピーク位置を示している。ここで、図41に示したようなアイダイヤグラムが得られる程度に波形整形が為されていれば、境界タイミングでのサンプリング結果の度数分布において最も高いピークは、信号波形の交差点に対応して現れる。したがって、最適なEQ係数が更新されたときに、一時メモリ296に保持したRef制御信号Crを、メモリ297に保持することにより、信号波形の交差点に対応するピーク位置を得ることができる。このように動作する一時メモリ296およびメモリ297は、シングルエンド信号波形の交差点を示す第2電圧を特定する第2特定部の一例である。なお、以下の説明では、一次メモリ296に保持されるRef制御信号Crで示される位置を、境界タイミングでのサンプリング結果の度数分布についての暫定B-ピーク位置と称する。また、減算器298は、例えば、メモリ291とメモリ297とにそれぞれ保持されたRef制御信号Crについて減算処理を行うことにより、イコライザ103の出力信号の振幅を算出する。つまり、減算器298は、イコライザ103の出力信号の振幅を算出する算出部の一例である。そして、図42に示した調整部123は、この減算器298によって得られる減算結果で示される振幅に基づいて、可変増幅器122の増幅率を調整する。図43に、振幅推定動作を表す流れ図を示す。なお、図43に示したステップ361からステップ371の処理は、例えば、図7に示した適応制御動作と並行して実行してもよい。まず、タイミング制御部118は、EQ制御信号設定カウンタ220を介して、評価対象のEQ係数を示すEQ制御信号Ceを順次にイコライザ103に設定する。次いで、タイミング制御部118は、参照電圧設定カウンタ216及び参照電圧発生器215を介して、度数集計部113,124に対して、走査範囲に含まれる検出区間を順次に設定する。その後、度数集計部113は、判定タイミングでのサンプリングによって検出区間に含まれるデータサンプル値の出現度数Ndを所定の計数期間Tについて集計する。また、度数集計部124は、境界タイミングでのサンプリングによって検出区間に含まれる境界サンプル値の出現度数Nbを計数期間Tについて集計する。度数集計部124によって得られた出現度数Nbの変化に基づいて、ピーク検出部125は、境界タイミングにおけるサンプリング結果の度数分布のピークを検出する。そして、ピーク検出125によってB-ピークが検出されたときに、一時メモリ296は、当該検出区間に対応するRef制御信号Crを、暫定B-ピーク位置を示す情報として保持する。一方、B-ピークが検出されなかったときは、ステップ366はスキップされる。次に、度数集計部113によって得られた出現度数Ndの変化に基づいて、ピーク検出部115は、判定タイミングにおけるサンプリング結果の度数分布のピークを検出する。そして、ピーク検出114によってD-ピークが検出されたときに、メモリ291は、当該検出区間に対応するRef制御信号Crを、D-ピーク位置を示す情報として保持する。一方、D-ピークが検出されなかったときは、ステップ368はスキップされる。その後、タイミング制御部118は、走査範囲に含まれる全ての検出区間についての集計処理を完了したか否かを判定する。集計処理処理済でない検出区間がある場合に、タイミング制御部118は、ステップ362の処理に戻る。そして、タイミング制御部118は、新たな検出区間を設定し、この検出区間についての度数集計処理を開始させる。このようにして、タイミング制御部118は、走査範囲に含まれる各検出区間についてステップ362~ステップ369の処理を繰り返し実行する制御を行う。そして、全ての検出区間についての集計処理が完了したときに、メモリ297は、上述した処理の過程で最適EQ係数Epが更新されたか否かを判定する。最適EQ係数Epの更新が為されていた場合に限って、メモリ297は、一時メモリ296に保持されているRef制御信号Crを、B-ピーク位置を示す情報として保持する。その後、タイミング制御部118は、全てのEQ係数についての評価処理が完了したか否かを判定する。未評価のEQ係数がある場合に、タイミング制御部118は、ステップ361の処理に戻るとともに、一時メモリ296に保持された暫定B-ピーク位置を示す情報をクリアする。なお、このステップ373において、タイミング制御部118は、ピーク検出部125において検出されたピーク値をクリアしてもよい。そして、新たなEQ制御信号Ceを設定し、このEQ制御信号Ceで示される新たなEQ係数についての評価処理を開始させる。このようにして、タイミング制御部118は、各EQ係数についてのステップ361~ステップ373の処理を繰り返し実行する制御を行う。そして、全てのEQ係数についての評価処理が完了したときに、減算器298は、メモリ291とメモリ297とにそれぞれ保持されたRef制御信号Crについての減算結果に基づいて、イコライザ103の出力信号の振幅を推定する。このように、図42に例示したイコライザ制御回路110によれば、EQ係数を最適化する処理と並行して、シングルエンド信号の入力に応じて得られるイコライザ103の出力信号の振幅を推定することができる。図44に、振幅推定動作を説明するタイミング図を示す。なお、図44の例では、走査範囲を5つの検出区間に区切って度数集計処理を行う場合について、振幅推定処理にかかわる計数結果の変化を示している。図44に例示したBサンプルの出現度数Nbに基づいて、ピーク検出部125は、まず、計数期間T01で最初のピークを検出する。これに応じて、この検出区間に対応するRef制御信号Cr[001]が一時メモリ296に暫定B-ピーク位置として保持される。その後、計数期間T03でピーク検出部125によって新たなピークが検出されたときに、一時メモリ296内の暫定B-ピーク位置を示す情報は、Ref制御信号Cr[011]のように更新される。一方、Dサンプルの出現度数Ndに基づいて、ピーク検出部115が計数期間T01で検出したピークに対応するD-ピーク位置を示すRef制御信号Cr[001]は、EQ制御信号Ce[000]が設定されている期間にわたって維持される。なお、計数期間T01におけるピーク検出に応じて、係数保持部219は、上述したEQ制御信号Ce[000]を保持することにより、最適EQ係数Epを更新する。これに応じて、このEQ制御信号Ce[000]が設定されている期間の終わりに、メモリ297は、一時メモリ296に暫定B-ピーク位置として保持されたRef制御信号Cr[011]を、B-ピーク位置を示す情報として保持する。その後、Bサンプルの出現度数Nbに基づいて、ピーク検出部125は、図44に示した計数期間T11、T13で度数分布のピークを検出する。これらのピーク検出に応じて、一時メモリ296内の暫定B-ピーク位置を示す情報は、それぞれの検出区間に対応するRef制御信号Cr[001]、[011]で更新される。そして、EQ制御信号Ce[001]が設定されている期間の終わりに、メモリ297は、一時メモリ296に暫定B-ピーク位置として保持されたRef制御信号Cr[011]を、B-ピーク位置を示す情報として保持する。その一方、図44に例示した計数期間T71~T75におけるDサンプルの出現度数Ndで示される度数分布には、明確なピークが現れない。このように、ピーク検出部115が、それまでのピーク値を超えるピーク値を持つピークを検出しない場合に、係数保持部219は、これまでの処理の過程で保持した最適EQ係数Epをそのまま維持する。例えば、EQ制御信号Ce[111]が設定された期間のように、最適EQ係数Epが更新されない場合に、メモリ297は、計数期間T72において検出されたBサンプルの出現度数分布のピークにかかわらず、B-ピーク位置を示す情報をそのまま維持する。つまり、最適EQ係数Epが更新されなかった場合に、ピーク検出部125による度数分布のピーク検出に応じて一時メモリ296に保持されるRef制御信号Crが、メモリ297に反映されることはない。このように、B-ピーク位置を示す情報の更新を制御することにより、B-ピーク位置の無用な更新を避けることができる。なお、走査範囲に含まれる検出区間の数は、図44に例示した5つに限られない。例えば、走査範囲を更に細分化した検出区間ごとに、上述した度数集計処理を行うことにより、更に高い精度でイコライザ103の出力信号の振幅を特定してもよい。また、図19に示したように、受信装置は、境界タイミングで閾値との比較を行う比較器241B0,241B1を含んでいる。例えば、これらの比較器241B0,241B1に入力する閾値について、比較器2210,2211に入力する閾値に対する制御と同様の切り替え制御を行うことにより、度数集計部124を形成してもよい。以上の説明に関して、更に、以下の各項を開示する。入力信号の波形を、設定されたイコライザ係数に応じて整形するイコライザ回路と、前記イコライザ回路によって整形された入力信号から、前記入力信号によって表される受信データと前記受信データの判定タイミングを示すクロック信号を復元するCDR回路と、前記イコライザ回路によって整形された入力信号を前記判定タイミングでサンプリングして得られるサンプリング結果を、所定の幅を有する検出区間で集計する度数集計部と、前記入力信号の電圧値の変化範囲を含む走査範囲内において、前記検出区間を走査する区間走査部と、前記イコライザ回路に設定するイコライザ係数を変更する係数調整部と、前記イコライザ係数の変更および前記検出区間の走査に応じて前記度数集計部によって得られる集計結果の変化に基づいて、前記サンプリング結果の出現度数のピーク値を検出するピーク検出部と、前記ピーク検出部でピーク値が検出された際のイコライザ係数を第1係数として特定する係数特定部と、を備えたことを特徴とする受信装置。付記1に記載の受信装置において、前記入力信号によって表される受信データと既知のデータパターンを持つテスト信号との比較に基づいて、前記係数調整部に前記イコライザ係数の変更を指示する変更制御部と、を備えたことを特徴とする受信装置。付記1または付記2に記載の受信装置において、前記CDR回路は、前記クロック信号に基づいて前記テスト信号を生成するテスト信号生成部を備え、前記入力信号のサンプリング結果と所定の第1閾値との比較結果を用いたクロック復元処理と、前記テスト信号生成部で生成される前記テスト信号を用いたクロック復元処理とを時分割で行い、前記区間走査部は、前記CDR回路において前記テスト信号を用いたクロック復元が行われている第1期間に、前記検出区間の走査を行い、前記度数集計部は、前記第1期間に、前記区間走査部によって走査される前記検出区間での前記サンプリング結果の集計を行うことを特徴とする受信装置。付記1乃至付記3のいずれか一に記載の受信装置において、前記区間走査部は、前記度数集計部に対して前記検出区間の上限を示す上限参照電圧値と前記度数集計部に対して前記検出区間の下限を示す下限参照電圧値とを所定の時間ごとに変更することにより前記検出区間を走査し、前記度数集計部は、前記サンプリング結果と前記上限参照電圧値とを比較する上限比較器と、前記サンプリング結果と前記下限参照電圧値とを比較する下限比較器と、前記上限比較器による比較結果と前記下限比較器による比較結果とに基づいて、前記上限参照電圧値以下であって前記下限参照電圧値以上のサンプリング結果を選択的に計数する範囲内カウンタと、を備えたことを特徴とする受信装置。付記1乃至付記3のいずれか一に記載の受信装置において、前記区間走査部は、前記度数集計部に対して前記検出区間の上限を示す上限参照電圧値と前記度数集計部に対して前記検出区間の下限を示す下限参照電圧値とを所定の時間ごとに変更することにより前記検出区間を走査し、前記度数集計部は、前記上限参照電圧値よりも大きい値を持つ前記サンプリング結果の検出と、前記下限参照電圧値よりも小さい値を持つ前記サンプリング結果の検出とを時分割で行う区間外検出器と、前記区間外検出器によって前記サンプリング結果が検出された度数を計数する区間外カウンタと、前記区間外カウンタによって得られる計数値に基づいて、前記検出区間の外側に分布するサンプリング結果の出現度数を、前記検出範囲内の値を持つサンプリング結果の出現度数を間接的に示す指標として求める指標算出部と、を備え、前記ピーク検出部は、前記指標算出部によって得られた前記検出区間の外側に分布するサンプリング結果の出現度数の最小値を検出することにより、前記サンプリング結果の出現度数のピーク値を間接的に検出することを特徴とする受信装置。付記1乃至付記3のいずれか一に記載の受信装置において、前記区間走査部は、前記検出区間の上限あるいは下限を示す参照電圧値を所定の時間ごとに、前記検出区間の幅に相当する電圧値ずつ変更することにより前記検出区間を走査し、前記度数集計部は、前記サンプリング結果と前記参照電圧値とを比較し、前記参照電圧値が前記検出区間の上限である場合および前記参照電圧値が前記検出区間の下限である場合について、それぞれ前記参照電圧値以上の値を持つサンプリング結果を判別する判別部と、前記判別部によって判別された前記サンプリング結果を、前記判別部において前記サンプリング結果と比較される参照電圧値が維持されている維持期間ごとに計数するカウンタと、前記維持期間ごとに前記カウンタの計数結果によって更新されるメモリと、前記カウンタによって新たな維持期間に対応して得られた計数結果と前記メモリに保持された前の維持期間に対応する計数結果との差分に基づいて、前記前の維持期間に対応する参照電圧値と前記新たな維持期間に対応する参照電圧値とで示される検出区間に含まれるサンプリング結果の出現度数を算出する度数算出部と、を備えたことを特徴とする受信装置。付記1乃至付記3のいずれか一に記載の受信装置において、前記区間走査部は、前記検出区間の上限を示す参照電圧を所定の計数期間ごとに、前記検出区間の幅に相当する電圧ずつ変更することにより前記検出区間を走査し、前記度数集計部は、前記参照電圧と前記入力信号のサンプリング結果とを比較する比較器と、前記比較器により前記参照電圧以上であると判定された前記サンプリング結果の数を計数する上側カウンタと、前記比較器により前記参照電圧未満であると判定された前記サンプリング結果の数を計数する下側カウンタと、前記計数期間が経過するごとに、前記下側カウンタの計数結果を保持するとともに、直前の計数期間において前記下側カウンタによって得られた計数結果を出力するメモリと、現計数期間について前記上側カウンタによって得られた計数結果と前記メモリから出力される直前の計数期間において前記下側カウンタによって得られた計数結果との和を前記現計数期間に対応する検出区間の外側に分布するサンプリング結果の出現度数として算出する加算器とを有することを特徴とする受信装置。付記1乃至付記3のいずれか一に記載の受信装置において、前記区間走査部は、前記検出区間の上限を示す参照電圧を所定の計数期間ごとに、前記検出区間の幅に相当する電圧ずつ変更することにより前記検出区間を走査し、前記度数集計部は、前記参照電圧と前記入力信号のサンプリング結果とを比較する比較器と、前記比較器により前記参照電圧より大きいと判定された前記サンプリング結果の数を計数する上側カウンタと、前記計数期間が経過するごとに、前記計数期間におけるサンプリングで得られる総サンプル数と前記上側カウンタの計数結果との差を算出する減算器と、前記計数期間が経過するごとに、前記減算器によって得られる減算結果を保持するとともに、直前の計数期間において前記減算器によって得られた減算結果を出力するメモリと、現計数期間について前記上側カウンタによって得られた計数結果と前記メモリから出力される直前の計数期間において前記減算器によって得られた減算結果との和を前記現計数期間に対応する検出区間の外側に分布するサンプリング結果の出現度数として算出する加算器とを有することを特徴とする受信装置。付記1乃至付記3のいずれか一に記載の受信装置において、前記区間走査部は、前記検出区間の上限を示す参照電圧を所定の計数期間ごとに、前記検出区間の幅に相当する電圧ずつ変更することにより前記検出区間を走査し、前記度数集計部は、前記参照電圧と前記入力信号のサンプリング結果とを比較する比較器と、前記比較器により前記参照電圧より大きいと判定された前記サンプリング結果の数を計数する上側カウンタと、前記計数期間が経過するごとに、前記上側カウンタの計数結果を保持するとともに、直前の計数期間において前記上側カウンタによって得られた計数結果を出力するメモリと、現計数期間について前記上側カウンタによって得られた計数結果と前記メモリから出力される直前の計数期間において前記上側カウンタによって得られた計数結果との差分を前記現計数期間に対応する検出区間内の値を持つサンプリング結果の出現度数として算出する減算器とを有することを特徴とする受信装置。付記3に記載の受信装置において、前記CDR回路において前記入力信号のサンプリング結果と所定の第1閾値との比較結果を用いたクロック復元が行われる第2期間に、前記所定の第1閾値に相当する判定電圧を生成する判定電圧生成部を備え、前記度数集計部は、前記判定タイミングでサンプリングした前記イコライザ回路の出力を参照電圧と比較するデシジョンラッチと、前記第1期間に、前記区間走査部によって走査される前記検出区間に対応する参照電圧を前記デシジョンラッチに入力し、前記第2期間に、前記判定電圧生成部で生成される判定電圧を参照電圧として前記デシジョンラッチに入力する参照電圧切替部とを備えたことを特徴とする受信装置。付記1乃至付記10のいずれか一に記載の受信装置において、前記係数調整部は、前記イコライザ回路に設定することが可能なイコライズ係数を順次に生成して、前記区間走査部によって前記検出区間が前記走査範囲を走査される期間にわたって維持し、前記ピーク検出部は、検出したピーク値を保持するピーク値保持部と、前記度数集計部による集計結果が前記ピーク値保持部に保持されたピーク値よりも大きいときに、前記集計結果を用いて前記ピーク値保持部を更新するピーク更新部とを備え、前記係数特定部は、最適のイコライザ係数を保持するための係数保持部と、前記ピーク更新部によって前記ピーク値保持部が更新されたときに、前記係数調整部によって前記イコライザ回路に設定されているイコライザ係数を用いて前記係数保持部を更新する係数更新部とを備えたことを特徴とする受信装置。付記1乃至付記11のいずれか一に記載の受信装置において、前記イコライザ回路は、複数のキャパシタを含む可変容量キャパシタと複数の抵抗素子を含む可変抵抗器との少なくとも一方と、イコライザ係数に対応する制御信号に応じて、前記可変容量キャパシタの容量値と前記可変抵抗器の抵抗値との少なくとも一方を変更する構成変更部と、を備え、前記係数調整部は、前記イコライザ回路に備えられている前記可変容量キャパシタで実現可能な全ての容量値と前記可変抵抗器で実現可能な全ての抵抗値との少なくとも一方に対応する制御信号を順次に生成する制御信号生成部と、を備えたことを特徴とする受信装置。付記1乃至付記12のいずれか一に記載の受信装置において、前記係数特定部によって前記第1係数が特定される過程で、前記ピーク検出部によってサンプリング結果の出現度数のピークが検出された前記検出区間を示す情報に基づいて、前記イコライザの出力信号の振幅を推定する推定部と、前記イコライザの出力信号を増幅する可変増幅器と、前記推定部によって推定された前記イコライザの出力信号の振幅に基づいて、前記可変増幅器の利得を調整する調整部とを備えたことを特徴とする受信装置。付記13に記載の受信装置において、前記推定部は、前記入力信号が差動信号である場合に、前記イコライザの出力信号を前記判定タイミングでサンプリングして得られるサンプリング結果の出現度数のピークが検出された前記検出区間の上限または下限の電圧を示す値の絶対値を前記イコライザの出力信号の振幅の推定値とする、ことを特徴とする受信装置。付記13に記載の受信装置において、前記推定部は、前記入力信号がシングルエンド信号である場合に、前記イコライザの出力信号を前記判定タイミングでサンプリングして得られるサンプリング結果の出現度数のピークが検出された前記検出区間に対応する第1電圧を特定する第1特定部と、前記イコライザの出力信号を前記判定タイミングとは異なる境界タイミングでサンプリングして得られるサンプリング結果の出現度数のピークが検出された前記検出区間に対応する第2電圧を特定する第2特定部と、前記第1電圧と前記第2電圧との差分に基づいて前記イコライザの出力信号の振幅の推定値を算出する算出部とを有する、ことを特徴とする受信装置。付記14または付記15に記載の受信装置において、前記調整部は、前記イコライザの出力信号の振幅の推定値が所定の閾値を下回ったときに、前記イコライザの出力を前記可変増幅器に導入する導入部を有し、前記可変増幅器によって増幅された前記イコライザの出力信号の振幅が前記所定の閾値を上回るように前記可変増幅器の利得を調整することを特徴とする受信装置。イコライザ回路によって整形された入力信号を所定の判定タイミングでサンプリングし、前記サンプリング結果を、前記入力信号の電圧値の変化範囲を含む走査範囲内において走査される所定の幅を有する検出区間で集計する処理を、前記イコライザ回路に設定するイコライザ係数を変更するごとに行い、前記イコライザ係数の変更および前記検出区間の走査に応じて前記集計処理で得られる集計結果の変化に基づいて、イコライザ係数の最適制御を行うことを特徴とする受信方法。付記17に記載の受信方法において、前記イコライザ係数を変更するごとに、前記サンプリング結果に基づいて復元される受信データと、既知のデータパターンを有するテスト信号とを照合し、一致しない場合に、前記各検出区間で前記サンプリング結果を集計する処理をスキップすることを特徴とする受信方法。付記17または付記18に記載の受信方法において、前記イコライザ係数の変更に応じて、前記イコライザ回路によって整形された入力信号から、前記入力信号によって表される受信データと前記受信データの判定タイミングを示すクロック信号を復元する処理をCDR回路によって行い、前記CDR回路によるクロック信号の復元がなされた後に、前記各検出区間で前記サンプリング結果を集計する処理を実行し、前記サンプリング結果を集計する処理が実行される期間において、前記CDR回路によるクロック信号の復元処理は、前記クロック信号に基づいて生成されるテスト信号に基づいて行われることを特徴とする受信方法。"