"複数台並列接続されたチョッパ部と、各チョッパ部の出力電流におけるサンプリング値を移動平均演算した検出電流値により電流制御を行い、その電流制御によって算出された電圧指令値と、360度をチョッパ部の台数で除算した値を位相差とした各チョッパ部のPWMキャリア信号と、を比較して、各チョッパ部にゲート指令を出力する制御部と、を備えた並列多重チョッパ装置であって、前記制御部は、前記移動平均幅を、PWMキャリア信号の周期をチョッパ部の台数で除算した時間とし、PWMキャリア信号のピークと同期させ、前記サンプリング間隔を、前記移動平均幅の2分の1以下とし、PWMキャリア信号と同期させることを特徴とする並列多重チョッパ装置。前記電流制御の周期は、前記サンプリング間隔とすることを特徴とする請求項1に記載の並列多重チョッパ装置。図5に示すように、チョッパ装置の負荷5は容量性であることが多い。この場合、チョッパ装置のリアクトルDCLのインダクタンスと、負荷5の容量との間でLC共振が発生し、最悪の場合は制御不能となる。負荷5の容量が不変、かつ、概知の場合は、リアクトルDCLのインダクタンス値を変更することにより、共振周波数を変化させ、共振を抑制することが可能である。しかしながら、負荷5の容量が変化する場合、リアクトルDCLのインダクタンス値の変更のみでは、全ての容量において共振を抑制することは困難である。その解決策として、共振抑制制御が一般的に行われている。しかしながら、電流検出遅延が発生すると電流応答速度が低下してしまう。そして、電流応答速度が共振周波数以下となった場合は、共振抑制制御が不能となる問題があった。ここで、従来のチョッパ装置における電流検出と電流制御の演算について説明する。スイッチングモジュール1の出力電圧はパルス波形となり、電流検出波形は電流リップルを含んだものとなる。そのため、一般的には、PWMキャリア信号に同期したタイミングでサンプリングを行って出力電流を検出し、電流制御周期もPWMキャリア信号のタイミングに同期させる方法を適用し、電流リップルの影響を少なくしている。例えば、図6に示すように、PWMキャリア信号の上限値,下限値でサンプリングを行って出力電流を検出し、その2回上限値,下限値の電流検出値の移動平均を取って、次の電流制御周期の演算に利用する。しかしながら、PWMキャリア信号に同期したタイミングで電流を検出すると、最低でもPWMキャリア信号の1周期分の電流検出遅延が生じる。この電流検出遅延により電流応答速度が低下し、電流応答速度が共振周波数以下となった場合は、共振抑制制御が不能となる。そのため、チョッパ装置においては、電流応答速度を高速化する必要があるが、特許文献1や特許文献2に開示された並列多重チョッパ装置の制御回路では、電流検出および電流応答速度を高速化する方法は開示されておらず、電流検出の遅延に起因するLC共振を抑制することができなかった。以上示したようなことから、電流リップルの影響を少なくすると共に、電流応答速度を高速化し、LC共振を抑制した並列多重チョッパ装置を提供することが課題となる。本発明は、前記従来の問題に鑑み、案出されたもので、その一態様は、複数台並列接続されたチョッパ部と、各チョッパ部の出力電流におけるサンプリング値を移動平均演算した検出電流値により電流制御を行い、その電流制御によって算出された電圧指令値と、360度をチョッパ部の台数で除算した値を位相差とした各チョッパ部のPWMキャリア信号と、を比較して、各チョッパ部にゲート指令を出力する制御部と、を備えた並列多重チョッパ装置であって、前記制御部は、前記移動平均幅を、PWMキャリア信号の周期をチョッパ部の台数で除算した時間とし、PWMキャリア信号のピークと同期させ、前記サンプリング間隔を、前記移動平均幅の2分の1以下とし、PWMキャリア信号と同期させることを特徴とする。また、前記電流制御の周期は、前記サンプリング間隔としても良い。本発明によれば、電流リップルの影響を少なくすると共に、電流応答速度を高速化し、LC共振を抑制した並列多重チョッパ装置を提供することが可能となる。以下、本発明の実施形態における並列多重チョッパ装置を図面に基づいて詳細に説明する。[実施形態]図1に本実施形態における並列多重チョッパ装置の主回路構成を示す。図5に示すチョッパ装置と同様の箇所については、同一符号を付してその詳細な説明を省略する。本実施形態における並列多重チョッパ装置は、複数n台のチョッパ部1~3を並列接続し、360度をチョッパ部1~3の台数nで割った値を位相差として運転するものである。すなわち、並列多重チョッパ装置は、各チョッパ部1~3の位相を均等にずらし、負荷5へ供給する電流を各チョッパ部1~3が均等に分担して運転をする。ここで、チョッパ部の台数nは2以上の自然数である。本実施形態では、例としてn=3の場合を例に取り説明するが、n≠3の場合も同様に動作する。前記チョッパ部1は、スイッチングモジュール6と、リアクトルDCL1と、を備えている。前記スイッチングモジュール6は、スイッチング素子S1,S2および、そのスイッチング素子S1,S2に逆並列に接続されたダイオードD1,D2を備えている。なお、本実施形態において、負荷5は容量性のものとする。前記チョッパ部1は、スイッチング素子S1とスイッチング素子S2およびダイオードD1とダイオードD2とをそれぞれ直列接続して各両端同士および各中間接続点同士を共通接続し、かつ、中間接続点にリアクトルDCL1の一端を接続したものである。なお、図1に示したスイッチング素子S1,S2はIGBTであるが、これはIGBTに限定されるものではなく、IGBTやGTO等の自己消弧形スイッチングデバイスであれば良い。また、チョッパ部2,3もチョッパ部1と同様に、スイッチングモジュール7,8と、リアクトルDCL2,DCL3と、を備えている。また、スイッチングモジュール7,8は、スイッチング素子S3,S4,S5,S6と、そのスイッチング素子S3,S4,S5,S6に逆並列に接続されたダイオードD3,D4,D5,D6を備えている図示省略。上記のように構成されたチョッパ部1において、スイッチング素子S1をオンオフ制御することにより、直流電源4の直流電圧をスイッチング素子S1において降圧し、リアクトルDCL1を介して負荷5に充電する。ここで、スイッチング素子S1をオンすると、チョッパ部電流I1がスイッチング素子S1→リアクトルDCL1→負荷5の経路で流れ、負荷5を充電する。次に、スイッチング素子S1をオフすると、リアクトルDCL1の蓄積エネルギーとして流れていたチョッパ部電流I1は、負荷5→ダイオードD2→リアクトルDCL1の経路で循環電流として流れ、リアクトルDCL1の残留エネルギーを負荷5に充電する。また、スイッチング素子S2をオンオフ制御することにより、負荷5の電力を放電し、直流電源4に回生する。まず、スイッチング素子S2をオンすることによって、負荷5の電流はリアクトルDCL1およびスイッチング素子S2を介して放電し、この時のエネルギーがDCL1に蓄積される。次に、スイッチング素子S2をオフにすると、リアクトルDCL1には逆起電力による電圧が発生し、負荷5の電圧とリアクトルDCL1の起電力による電圧が加算されてダイオードD1を介して直流電源4に回生し、昇圧チョッパの動作を行う。なお、チョッパ部1について詳細に説明したが、チョッパ部2,3もチョッパ部1と同様に動作する。ここで、図2に基づき、本実施形態におけるチョッパ装置の制御部10について説明する。この制御部10における信号処理は、コンピュータを利用したディジタル処理で行われる。また、図2は、一つのチョッパ部例えば、チョッパ部1における制御部を示すが、その他のチョッパ部例えば、チョッパ部2,3の制御部も同様に構成されている。図2に示すように、制御部10は、電流制御器ACR:AutomaticCurrentRegurator11と、PWMPulseWidthModulation信号生成部12と、キャリア生成部13と、移動平均部15と、ADCトリガ生成部16と、を備えている。前記電流制御器11は、電流指令値Irefと移動平均部15から出力される電流検出値Idetとの偏差を用いて電流制御を行う。この電流制御器11の出力は、並列多重チョッパ装置4の電圧指令値Vrefとなる。PWM信号生成部12は、キャリア生成部13で生成された周期TcarryのPWMキャリア信号と電圧指令値Vrefとを比較し、スイッチングモジュール6スイッチング素子S1,S2に出力する第1ゲート指令G1を生成する。移動平均部15は、チョッパ部1の出力電流I1の移動平均演算を行い、外乱に対する電流検出精度を向上させ、電流制御器11に電流検出値Idetとしてフィードバックする。具体的には、まず、出力電流I1の検出値をAD変換器ADCでサンプリングおよびディジタル変換し、その後、集積回路例えば、FPGA等により移動平均演算を行って、電流検出値Idetとして出力する。図3に、本実施形態における並列多重チョッパ装置の電流波形図を示す。図3に示すように、並列多重チョッパ装置は、各チョッパ部におけるキャリア信号の位相がずれているため、キャリア周波数がチョッパ部の台数n本実施形態の場合は3倍の単一チョッパ装置と、ほぼ同一のリップル波形となる。図4は、移動平均部15におけるチョッパ部出力電流I1の電流検出タイミングを示すタイムチャートである。図4に示す移動平均幅TcはTcarry/nとし本実施形態の場合は、n=3、PWMキャリア信号のピークと同期させる。これにより、移動平均による電流検出遅延は最小となり、電流制御応答の無駄な時間を短縮することができる。また、移動平均部15のサンプリング間隔Tsmpは、ADCトリガ生成部16で生成され、移動平均部15と電流制御器11に出力される。これにより、AD変換器移動平均部15におけるサンプルトリガと、電流制御器11での演算間隔とを同期させる。前記サンプリング間隔Tsmpは、移動平均幅Tcの2分の1以下とし、PWMキャリア信号と同期させる。本実施形態では、図4に示すように、移動平均幅TCに2点PWMキャリア信号1周期に6点サンプリングするものとする。さらに、電流制御器11の演算周期更新周期もサンプリング間隔Tsmpとし、移動平均幅Tcと同期させる。なお、本実施形態では、チョッパ部1の制御部10について詳細に説明したが、チョッパ部2,3の制御部についても同様の方法で電流を検出し、電流制御が行われる。以上示したように、本実施形態における並列多重チョッパ装置は、電流検出の移動平均幅TcをTcarry/nとし、PWMキャリア信号のピークと同期させ、電流検出のサンプリング間隔Tsmpは移動平均幅Tcの2分の1以下としてキャリア信号に同期させることにより、電流リップルの影響を少なくすると共に、電流検出遅延を短縮することが可能となる。その結果、電流応答速度を高速化することができ、LC共振を抑制することが可能となる。また、電流制御部11の制御周期を、サンプリング間隔Tsmpとすることにより、電流応答速度を、さらに高速化させることが可能となる。その結果、LC共振を抑制することが可能となる。以上、本発明において、記載された具体例に対してのみ詳細に説明したが、本発明の技術思想の範囲で多彩な変形および修正が可能であることは、当業者にとって明白なことであり、このような変形および修正が特許請求の範囲に属することは当然のことである。例えば、実施形態では、チョッパ部1,2,3に2象限の可逆チョッパを適用したが、チョッパ部1,2,3はそれに限られるものではなく、その他の構成でも良い。"