"スタンパー本体と、該スタンパー本体の一主面上に設けられたスタンパー凸部とを具備するスタンパーであって、該スタンパー本体と該スタンパー凸部との境界面は、該スタンパー本体の一主面に対し少なくとも凹形状または凸形状を含むスタンパー。前記スタンパー凸部は、ニッケルの非晶質合金で形成され、前記スタンパー本体がニッケルを主成分とする結晶性金属で形成された請求項1に記載のスタンパー。前記スタンパー凸部は、その短軸方向の幅が20nm未満のサイズで形成されたパターンである請求項1に記載のスタンパー。前記スタンパー本体と前記スタンパー凸部との境界面の短軸方向の幅をW、該境界面がスタンパー本体表面に対し凹形状のときの深さをD、境界面がスタンパー本体表面に対し凸形状のときの高さを-Dとするとき、境界面が凸形状のときD/Wが-0.6~-0.4、境界面が凹形状のときD/Wが0.4~0.6で表される請求項1に記載のスタンパー。前記スタンパー凸部は互いに孤立して前記本体部に接合している構造である請求項1に記載のスタンパー。本発明は、剥離性、耐久性が良好なスタンパーを得ることを目的とする。実施態様によれば、スタンパー本体と、スタンパー本体の一主面上に設けられたスタンパー凸部とを具備するスタンパーであって、スタンパー本体と該スタンパー凸部との境界面は、該スタンパー本体の一主面に対し少なくとも凹形状または凸形状を含むスタンパーが得られる。一実施態様に係るスタンパーの製造方法は、基板と触媒活性をもつ導電性下地層と凸状パターンを有する原盤を用いて、無電解めっきを行った後、導電性下地層と無電解めっき層を電極として電気めっきを行い、無電解めっき層上に電気めっき層を積層し、原盤から無電解めっき層と電気めっき層を剥離することを含む。この方法において、原盤は、基板上に順に積層された、触媒活性をもつ導電性下地層と触媒活性をもたない凸状パターンとを有し、かつ凸状パターン間に導電性下地層が露出した領域を有する。この方法において、無電解めっき層は、非晶質導電層であり、凸状パターン間及び導電性下地層と露出した領域に堆積されてスタンパー凸部を形成する。この方法において、電気めっき層は、結晶性金属からなり、スタンパー凸部及び凸状パターン上に形成されてスタンパー本体を形成する。この方法では、導電性下地層と凸状パターンから、無電解めっき層からなるスタンパー凸部及び電気めっき層からなるスタンパー本体を剥離することにより、スタンパーを得る。また、一実施形態にかかるスタンパーは、スタンパー本体と、スタンパー本体の一主面上に設けられたスタンパー凸部とを含み、スタンパー本体とスタンパー凸部との境界面が平坦ではなく、スタンパー本体の一主面に対し、少なくとも、凹形状を含むか、または凸形状を含む。以下、図面を参照し、実施形態を詳細に説明する。原盤の製造方法導電性下地層形成工程図1Aないし図1Eに、実施態様に係る原盤の製造工程を表す図を示す。まず、図1Aに示すように基板として例えば厚さ625μm、6インチ径のSi基板1を用意し、この基板1上に導電性下地層2としてPdをスパッタ法にてDC100Wのパワーを印加し、0.35Paの圧力下で20nm成膜した。ここで、基板1はガラスもしくはSi基材などを用いてもよい。基板の厚さは、例えば525μmないし725μmとすることが出来る。また、基板の直径は、規格に応じて、例えば3ないし8インチにすることが出来る。また導電性下地層2にはフッ素系ガスおよび酸素ガスを用いたRIE反応性イオンエッチング耐性があり、電気抵抗が低い材料であればPdに限定されない。例えばAl、Ti、Fe、Co、Cu、Ag、Ta、W、Auなど一般的な導電金属素材が好ましく、さらにはNi、Ru、Pd、PtなどRIE耐性があり且つ後述の無電解めっき反応に対して触媒作用が強い金属素材がより好適である。成膜方法は物理的蒸着法、化学的蒸着法のいずれかで行う。導電性下地層2の膜厚は例えば2nmないし50nmにすることができる。パターン層形成工程続いて導電性下地層2上にパターン層3aを形成する。パターン層3aにはSiを用い、スパッタ法にてDC200W、0.6Paの条件で40nm成膜した。パターン層3aはエッチング選択比が後述するマスク層4aよりも高いことが好ましい。ここで、エッチング選択比が高いとは、同一のエッチング条件において、マスク層4aよりエッチングレートが大であることをいう。パターン層3aのSiはマスク層4aのCよりフッ素系ガスでのRIEレートが大である。パターン層3aの膜厚は、原盤の凹凸高さとなるため、目的の凹凸高さであれば特に限定されない。例えば20nmないし50nmにすることができる。導電性下地層2上にパターン層3aの成膜を物理的蒸着法、化学的蒸着法のいずれかで行うことによって、アモルファスSiや、微細な結晶Si微結晶シリコン、多結晶シリコンが得られる。また、パターン凹部表面が導電性下地層2からなれば、パターン層3aと導電下地層2の間に、パターン層3aの一部として図示しない密着層を入れてることができる。密着層としてはTi、Ni、Cr等の金属材料やその合金があげられる。マスク層形成工程続いてパターン層3a上にマスク層4aを形成した。マスク層4aは、エッチング選択比が後述のEB描画レジストより高く、Si基板よりエッチング選択比が低いことが好ましいが、マスク層4aの層数や材料は特に限定されない。ここで、エッチング選択比が高いとは、同一のエッチング条件において、EB描画レジストよりエッチングレートが大であることをいう。簡便に、フッ素系ガスや酸素ガスでエッチングを行うには多層構造を用いることができる。ここで、Si、Cの多層マスク層4aを用いることでアスペクト比の高いマスクを作製することができる。SiとCは、例えばDC200W、0.6Paの条件でそれぞれ3nm、40nmを成膜する。SiはEB描画レジストよりフッ素系ガスでのRIEレートが大であり、CはSiより酸素ガスでのRIEレートが大である。成膜方法は物理的蒸着法、化学的蒸着法のいずれかで行う。マスク層4aの厚みは2nm以下では均一な膜が得られず、50nm以上ではラフネスが増大するため、2nmないし50nmにすることができる。マスク層4aの厚みは所望のエッチングに耐え得る厚みが必要であり、材料のエッチング選択比によって厚みを選択することができる。パターニング工程日本ゼオン社製のレジストZEP-520Aをアニソールで2倍に希釈し、0.05μmのフィルタでろ過したものを、マスク層4aまで成膜した基板1上にスピンコートした後、200°Cで3分間プリベークして、厚さ約40nmのレジスト層5を形成し、ZrO/W熱電界放射型の電子銃エミッターを有する電子ビーム描画装置を用い、加速電圧50kVの条件で、基板1上のレジスト5に所望のパターン、ここではLSLineSpaceのパターン5a,5bを100nmピッチ、溝幅50nmで直接描画し、表面凹凸潜像パターン5aを得た。続けて、現像液ZED-N50日本ゼオン社製に90秒間浸漬してレジストを現像した後、ZMD-B日本ゼオン社製に90秒間浸漬してリンスを行い、エアーブローにより乾燥させ、レジストパターニングを行い、図1Bに示すように、表面凸パターン5bを得た。図2に、記録トラック及び記録再生ヘッドの位置決めをするための情報を記録した凹凸パターンの一例を表す正面図、図3に、記録ビット、及び記録再生ヘッドの位置決めをするための情報凹凸パターンの一例を表す正面図を各々、示す。上記描画パターンとして、例えば、図2に示すように、データ領域に設けられたトラックパターン11と、サーボ領域に設けられたプリアンブルアドレスパターン12、及びバーストパターン13を含むサーボ領域パターン14に対応するパターン、あるいは、図3に示すように、データ領域に設けられたビットパターン11’と、サーボ領域に設けられた例えばプリアンブルアドレスパターン12、及びバーストパターン13を含むサーボ領域パターン14に対応するパターン等が挙げられる。エッチング工程表面凸パターン5bを基にICPInductivelyCoupledPlasmaエッチング装置を用いて多層マスク層4a中のSiマスク層をエッチングする。例えば、プロセスガスCF4、チャンバー圧0.1Paアンテナ電力100W、バイアス電力5Wとし、Siマスク層をエッチングする。続けて、Siマスク層を基に酸素ガスでCマスク層をエッチングする。例えば、プロセスガスO2、チャンバー圧0.1Paアンテナ電力100W、バイアス電力5Wとし、Cマスク層をエッチングし、図1Cに示すように凹状マスク層4bを得る。このプロセスにより、EB描画レジストの凹凸パターンも同時に除去される。次に、マスク層4bを基にパターン層3aのSiをエッチングする。例えば、プロセスガスCF4、チャンバー圧0.1Paアンテナ電力100W、バイアス電力5Wとし、パターン層3aのSiをエッチングし、図1Dに示すように、凸状パターン層3bを得る。このプロセスにより、多層マスク層4a中のSiマスク層も同時に除去される。アッシング工程酸素ガスでICPエッチング装置を用いて多層マスク層4a中のCマスク層を除去する。例えば、プロセスガスO2、チャンバー圧0.1Pa、アンテナ電力400W、バイアス電力0Wとし、Cマスク層を除去する。こうして、図1Eに示すように、Siからなる複数の凸状パターン3bが形成されている原盤であって、凸状パターン3b間の凹部の底面には導電層性下地層2が露出した原盤6が得られる。スタンパーの製造方法図4Aないし図4Cを参照しながら、上記原盤6を用いたマスタースタンパーの製造方法を述べる。原盤6を無電解ニッケルめっき装置、例えばテクノオカバヤシ製PEN-101、のテーブルに装着し、基板を90°Cに加熱しながら150rpmにて回転させておく。その原盤6上に以下の組成で調整した無電解めっき液を滴下する。無電解めっき液組成硫酸ニッケル:30g/Lホスフィン酸ナトリウム:10g/Lクエン酸ナトリウム:10g/L浴温:90°CpH:5.0上記組成の無電解めっき液を用いることにより、非晶質導電層を得ることが出来る。導電性下地層2であるPd表面は触媒活性を有するため、上記めっき液が反応するが、凸状パターン層3bはSiのため活性がなく反応しない。これにより、複数の凸状パターン層3b間の凹部内に堆積するように選択的に無電解めっき膜7aが形成される。成膜時間はパターン層3b間の凹部の深さにより調節することができる。例えば凸状パターン層高さを40nmとする場合には、無電解めっき膜7aを40nmよりも高い位置にまで堆積するようにめっき時間を調節し、15秒とした。めっき終了後、加熱を中止し純水にて速やかに原盤洗浄し、めっき液を除去し反応を停止させた後、乾燥させ、図4Aに示すように、凸状パターン層3b間の凹部内に、凸状パターン層3bの高さよりも高い位置までスタンパー凸部となる無電解Niめっき膜7aが堆積した原盤が得られる。あるいは、無電解めっき膜を凸状パターン層高さよりも低い位置まで堆積することも出来る。ここでの無電解めっき膜7aはNiに限定されない。例えばCo、Pd、Cu、Ag、Auなど一般的に無電解めっきが可能な材料が好ましい。また成膜された無電解めっき膜7aには例えばPが合金化しており、非晶質性を示す。よって無電解めっき膜7aは非晶質性のNi合金であればNi-Pに限定されず、例えばNi-B、Ni-P-B、Ni-W-Bなどがより好ましい。その後、図4Aに示す原盤の外周エッジに導電性下地層2を露出させ、電鋳治具の導電リングと接触させることで導電性下地層2とスタンパー凸部7aがめっき電極となるようにする。続いて、スルファミン酸ニッケルめっき液、例えば昭和化学株製NS-160、に浸漬し、120分間Ni電鋳して、図4Bに示すように、厚さ約300μmの電鋳膜7bを形成する。電鋳浴条件は次の通りである。電鋳浴条件スルファミン酸ニッケル:600g/Lホウ酸:40g/L界面活性剤ラウリル硫酸ナトリウム:0.15g/L浴温:50°CpH:3.85電流密度:10A/dm2。続けて、図4Cに示すように、原盤から凸部7aと本体部7bが一体化した層を真空剥離する。このようにして作製したスタンパーをマスタースタンパー8と呼ぶ。このマスタースタンパーでは、凸部7aが非晶質導電層から形成されていることにより、硬度が高くなるため、剥離性が良好となる。凸部7aと本体部7bの境界面がスタンパー本体の一主面に対し少なくとも凹形状または凸形状を含む形状となっており、境界面が平坦であるよりも凸部7aと本体部7bの境界面の接触面積が多くなることから、強度が増加し、スタンパー本体とスタンパー凸部とが異なる組成を有していても良好な耐久性が得られる。その後、酸素RIEによりスタンパー表面のパッシベーション処理を行い、表面を酸化させて図示しない酸化層を得る。具体的には、酸素ガスを100ml/minで導入して圧力を4.0Paに調整したチャンバー内で100Wのパワーを印加して3分間酸素RIEを行った。その後、図4Dに示すように、酸化層表面に例えばNiをターゲットとして導電化膜7cをスパッタで成膜し、導電化膜7cをめっき電極として使用し、電鋳層9を形成することで、導電化膜7cと電鋳層9からなるマザースタンパー10を得る。マスタースタンパー8とマザースタンパー10は、図示しない酸化層を境に剥がす事ができる。マスタースタンパー8とマザースタンパー10は、その後、凹凸パターン面に保護膜をスピンコートした後、乾燥させ、必要に応じて裏面研磨、打ち抜きなどの工程を経て最終形態の媒体を大量転写するためのスタンパーが完成する。スタンパー凸部は、ニッケルの非晶質合金で形成され、スタンパー本体がニッケルを主成分とする結晶性金属で形成され得る。スタンパー凸部は、その短軸方向の幅が50nm、好ましくは10nmないし100nmのサイズで形成されたパターンとすることができる。スタンパー凸部は互いに孤立して前記本体部に接合している構造にすることができる。なお、ここでは、主成分とは、物質を構成する成分の中で成分比が一番多い元素または元素群をいう。続けて、図5を参照しながら、DTR媒体、BPMの製造方法を述べる。まず、図1Aないし図1F、及び図4Aないし図4Fで説明した方法で作製したNiスタンパーを射出成形装置東芝機械製にセットし、樹脂スタンパーを作製する。成形材料は日本ゼオン製環状オレフィンポリマーZEONOR1060Rであるが、帝人化成製ポリカーボネート材AD5503でもよい。その後、図5Aに示したように、ガラス基板31上に軟磁性層32CoZrNb120nm、配向制御用下地層33Ru20nm、強磁性記録層34CoCrPt-SiO215nm、保護層35C15nmを順次成膜する。その上に金属層363~5nmを成膜する。金属層36に使用される金属は2Pフォトポリマー剤との密着性が良く、図5Gの工程でHeN2ガスによるエッチング時に完全に剥離可能な材料である。具体的には、CoPt、Cu、Al、NiTa、Ta、Ti、Si、Cr、NiNb、及びZrTiなどである。このうち、2P剤密着性とHe-N2ガスによる剥離性のバランスが特に良いのはCoPt、Cu、Siである。なお、2P剤とは、紫外線硬化性を持つ材料であり、モノマー、オリゴマー、重合開始剤から構成される物である。溶媒は含まない。図5Bに示すように、金属層36の上にスピンコート法で、フォトポリマー2P剤を厚さ50nmになるように塗布してUV硬化性樹脂層37を形成する。2P剤は紫外線硬化性を持つ材料であり、モノマー、オリゴマー、重合開始剤から構成される物である。例えば、モノマーをイソボルニルアクリレートIBOA、オリゴマーをポリウレタンジアクリレートPUDA、重合開始剤としてダロキュア1173とし、組成はIBOA85、PUDA10、重合開始剤5としたものを用いる。その後、図5Cに示すように、前記樹脂スタンパー38を用いて、UV硬化性樹脂層37にインプリントを行う。続けて酸素ガスを用いて、ICPエッチング装置でインプリント残渣を除去する。例えば、プロセスガス酸素、チャンバー圧2mTorr、CoilRFとPlatenRFをそれぞれ100Wとし、図5Dに示すように、エッチング時間30秒でインプリントプロセスで形成された残渣を除去する。続けて、図5Eに示すように、金属層36をArガスを用いたイオンビームエッチングでエッチングする。この工程は必ずしも必要なわけではなく、図5Dに示すように、例えばインプリント残渣除去工程で異方性を上げたエッチング例えばICP条件のPlatenRFを300W程度まで大きくするを行う事で金属層36もエッチングできるので、省略可能となる。金属層36にSiを用いた場合はCF4ガスを用いたイオンビームエッチングも使う事ができる。インプリント残渣除去工程では、RIEでレジストの残差除去を行う。プラズマソースは、低圧で高密度プラズマが生成可能なICPが好適だが、ECRElectronCyclotronResonanceプラズマ、一般的な並行平板型RIE装置でも構わない。2P剤は酸素ガスを用いるのが好ましい。その後、酸素ガスを用いてICPエッチング装置で保護層35をエッチングする。図5Fに示すように、プロセスガス酸素、チャンバー圧2mTorrとし、CoilRFとPlatenRFをそれぞれ100W、エッチング時間30秒でCマスクを形成する。図5Gに示すように、作製したCマスク越しにHe、もしくはHeN2混合比1:1、を用いてイオンビームエッチングする。ガスのイオン化にはECRを用いるのが好適である。例えばマイクロ波パワー800W、加速電圧1000Vで20秒間エッチングし、強磁性体記録層34の一部を分断する凹凸10nmを形成する。強磁性記録層34の残渣5nmは、HeN2曝露による効果で磁性失活した磁性失活層34’となる。この時、同時に、図5Aに示す工程で成膜した金属層36例えばCuを完全に除去するのがポイントとなる。次のCマスク除去工程で酸素ガスによるRIEを用いるのだが、金属層36を残した状態だと、金属層で守られたCマスクの剥離ができなくなるからである。その後、酸素ガスを用いたRIEで、図5Hに示すように、100mTorr、100W、エッチング時間30秒でCマスク剥離を行う。Cマスクは、酸素プラズマ処理を行うことで容易に剥離することが可能である。この時、垂直記録媒体の表面にあるカーボン保護層も剥離される。最後にCVDChemicalVaporDeposition法で表面C保護膜39を4nm形成し、図5Iに示すように、潤滑剤を塗布することでDTR媒体40、BPMを得る。C保護膜は、凹凸へのカバレッジを良くするためにCVD法で成膜することが望ましいが、スパッタ法、真空蒸着法でも構わない。CVD法でC保護膜を形成した場合、sp3結合炭素を多く含むDLCDiamondLikeCarbon膜が形成される。膜厚は2nm以下だとカバレッジが悪くなり、10nm以上だと、記録再生ヘッドと媒体との磁気スペーシングが大きくなってSNRSignal-to-NoiseRatioが低下するので好ましくない。また、保護層上には、潤滑層を設けることができる。潤滑層に使用される潤滑剤としては、従来公知の材料、例えばパーフルオロポリエーテル、フッ化アルコール、フッ素化カルボン酸などを用いることができる。以下、実施例を示し、本発明をより具体的に説明する。実施例1スタンパー製造工程において、以下の無電解めっき条件でスタンパー凸部を作製した場合、硫酸ニッケル:30g/Lホスフィン酸ナトリウム:10g/Lクエン酸ナトリウム:10g/L浴温:90°CpH:5.0めっき時間:15秒めっき後の凹凸パターンは、原盤の凹部が埋まり凸となり、凹凸パターンが逆転していることをAFM原子間力顕微鏡にて確認した。その後電鋳膜を成膜し作製したマスタースタンパーは、図4Cに示したような本体表面に原盤の逆転パターンとなる凹凸形状を有し、スタンパー凸部とスタンパー本体がNiPとNiの異なる組成で形成され、スタンパー凸部とスタンパー本体の境界面を本体部側に有する構造すなわちスタンパー本体の一主面に対し少なくとも凹形状である。図6に示すように、スタンパー本体と前記スタンパー凸部との境界面の短軸方向の幅をW、該境界面がスタンパー本体表面に対し凹形状のときの深さをD、図7に示すように、境界面がスタンパー本体表面に対し凸形状のときの高さを-Dとする。これは、例えば凹形状のときの深さが40nmであるとDは40nmであるが、凸形状のときの高さが40nmであるとDは、-40nmであることを意味する。ここでは、境界面の凹凸量XをD/Wで算出する。境界面が凸形状のときD/Wが-0.6~-0.4、境界面が凹形状のときD/Wが0.4~0.6で表されることが好ましい。ここでは、Wが50nm、深さDは30nm、D/Wは0.6であった。また上記めっき条件で凹凸パターンのない原盤に成膜した膜のX線解析を行ったところ、2θ=52°付近にブロードなピークが見られるだけの非晶質構造であることが確認され、本件のスタンパー凸部もNiPの非晶質合金組成のみで形成され、スタンパー本体がNiを主成分とする結晶性金属で形成されたスタンパーとなっている。このマスタースタンパーを用いて、マザースタンパーの複製剥離を繰り返したところ50回を超えても凹凸パターンの欠損や劣化は見られなかった。実施例2スタンパー製造工程において、以下の無電解めっき条件でスタンパー凸部を作製した場合、硫酸ニッケル:30g/Lホスフィン酸ナトリウム:10g/Lクエン酸ナトリウム:10g/L浴温:90°CpH:5.0めっき時間:5秒図8Aないし図8Cに図1の原盤を用いたマスタースタンパーの製造工程の他の実施態様を表す図を示す。めっき後の凸状パターン間の凹部では、図8Aに示すように、原盤の凸状パターンの高さより低い位置まで、無電解めっき層が堆積していることをAFMにて確認した。その後電鋳膜を成膜し作製したマスタースタンパーは、図8Cに示したような本体表面に原盤の逆転パターンとなる凹凸形状を有し、凸部と本体が異なる組成で形成され、凸部と本体部の境界面を凸部側に有する構造すなわちスタンパー本体とスタンパー凸部との境界面はスタンパー本体の一主面に対し凸形状を含むことがいえる。ここでは、Wが50nm、Dは-25nm、D/Wは-0.5であった。このマスタースタンパーを用いて、マザースタンパーの複製剥離を繰り返したところ40回を超えても凹凸パターンの欠損や劣化は見られなかった。実施例3スタンパー製造工程において、以下の無電解めっき条件でスタンパー凸部を作製した場合、硫酸ニッケル:30g/Lジメチルアミンボラン:3.4g/Lコハク酸ナトリウム:55g/Lホウ酸:30g/L塩化アンモニウム:30g/L浴温:60°CpH:6.0めっき時間:35秒めっき後の凸状パターン間の凹部では、無電界めっき層が凸状パターンの高さより高い位置まで堆積されて、無電解めっきを行う前の原盤の凹凸パターンとは、その凹凸パターンが逆転していることをAFMにて確認した。その後電鋳膜を成膜し、作製したマスタースタンパーは、図4Cに示したような本体表面に原盤の逆転パターンとなる凹凸形状を有し、凸部と本体がNiBとNiの異なる組成で形成され、凸部と本体部の境界面を本体部側に有する構造であることがいえる。ここでは、Wが50nm、深さDは20nm、D/Wは0.4であった。また上記めっき条件で成膜した膜のX線解析を行ったところ、2θ=53°付近にブロードなピークが見られるだけの非晶質構造であることが確認され、本件のスタンパー凸部もNiBの非晶質合金組成のみで形成され、スタンパー本体がNiを主成分とする結晶性金属で形成されたスタンパーとなっている。このマスタースタンパーを用いて、マザースタンパーの複製剥離を繰り返したところ60回を超えても凹凸パターンの欠損や劣化は見られなかった。実施例4原盤製造におけるパターニング工程において、レジストとEB描画装置にて形成した表面凹凸パターン5bをガイドパターンとして自己組織化材料を用いて形成する。例えばポリスチレンPSとポリジメチルシロキサンPDMSの混合材料もしくはPSとポリエチレンオキサイドPEO―SOGシリコンオングラスをマスク層まで成膜した基板上に塗布し、200°Cで12時間アニールすると20nm径のPSマトリックスとPDMSスフィアもしくは20nm径のPSスフィアとPEO-SOGマトリックスに分断されたパターンが形成される。その後、酸素ガスでICPエッチング装置を用いてPSを除去し、例えば、プロセスガスO2、チャンバー圧0.015Pa、アンテナ電力100W、バイアス電力100Wとし、表面凹凸パターン5b、PDMSドットパターンもしくはPEO-SOGホールパターンを形成する。その後のエッチングアッシング工程を経てドットピッチもしくはホールピッチが40nm、ドットもしくはホール直径が20nm以下、高さが20nmの凹凸パターンからなることを特徴とした原盤6を得た。ホールパターンの原盤を用いて実施例1に示す無電解めっき条件でスタンパー凸部を作製した場合、めっき後の凹凸パターンは、原盤のホールが埋まりドットとなり、凹凸パターンが逆転していることをAFMにて確認した。その後電鋳膜を成膜し作製したマスタースタンパーは、図4Cに示したような本体表面に原盤の逆転パターンとなるドット形状を有し、ドット部と本体がNiPとNiの異なる組成で形成され、ドット部と本体部の境界面を本体部側に有する構造であることがいえる。ここでは、Wが20nm、深さDは10nm、D/Wは0.5であった。また上記めっき条件で成膜した膜のX線解析を行ったところ、2θ=52°付近にブロードなピークが見られるだけの非晶質構造であることが確認され、本件のドット部もNiPの非晶質合金組成のみで形成され、スタンパー本体がNiを主成分とする結晶性金属で形成されたスタンパーとなっている。このマスタースタンパーを用いて、マザースタンパーの複製剥離を繰り返したところ35回を超えてもドットパターンの欠損や劣化は見られなかった。実施例5実施例4で示したホールパターンの原盤を用いて、実施例3に示す無電解めっき条件でスタンパー凸部を作製した場合、めっき後の凹凸パターンは、原盤のホールが埋まりドットとなり、凹凸パターンが逆転していることをAFMにて確認した。その後電鋳膜を成膜し作製したマスタースタンパーは、図4Cに示したような本体表面に原盤の逆転パターンとなるドット形状を有し、ドット部と本体がNiBとNiの異なる組成で形成され、ドット部と本体部の境界面を本体部側に有する構造であることがいえる。また上記めっき条件で成膜した膜のX線解析を行ったところ、2θ=53°付近にブロードなピークが見られるだけの非晶質構造であることが確認され、本件のスタンパードット部もNiBの非晶質合金組成のみで形成され、スタンパー本体がNiを主成分とする結晶性金属で形成されたスタンパーとなっている。ここでは、Wが20nm、深さDは8nm、D/Wは0.4あった。このマスタースタンパーを用いて、マザースタンパーの複製剥離を繰り返したところ45回を超えてもドットパターンの欠損や劣化は見られなかった。実施例1ないし5によれば、複製インプリント工程でのパターン凸部の剥離耐性が向上する。また、実施例4、5ではパターン幅20nm以下でも良好な転写性を有する。比較例1スタンパー製造工程において、無電解前処理例えば感応性付与剤センシタイザーと触媒処理剤アクチベイターを用いた後に、実施例1で示した無電解めっき条件でスタンパー凸部を作製した場合、めっき後の凹凸パターンは、実施例1と比較して凹凸のコントラストが小さく、ほぼ平面であることがAFMにて確認した。これは前処理によって、凹凸パターン全体が活性化され、凹部のみの選択的成膜が起きずに、凹凸全体がめっき膜に覆われたためである。よってその後電鋳膜を成膜し作製したマスタースタンパーは、図4Cに示した構成とは異なり、凸部と本体が同様の組成で形成されている。また上記めっき条件で成膜した膜のX線解析を行ったところ、センシターザー、アクチベイターに混入しているSnとPdのピークが確認され、本件のスタンパー凸部がNiPの非晶質合金組成のみで形成されてはいないことがわかる。ここでは、Wが50nm、深さDは-2nm、D/Wは0.04であった。また、このマスタースタンパーを用いて、マザースタンパーの複製剥離を繰り返したところ2回を超えると凹凸パターンの欠損が見られ一部にマイクロサイズの膜剥がれが発生した。これは最表面の触媒層が剥落し凹凸パターンの形状が劣化したためと考えられる。比較例2図9Aないし図9Cに比較の原盤の製造工程を表す図を示す。図9Aに示すように基板1に、導電性下地層を設けることなく表面凹凸潜像パターン25a,25bを形成し、図9Bに示すようにパターニング工程において凸状パターン25bを形成し、図9Cに示すように原盤26が得られる。この場合、スタンパー製造工程において実施例1で示した無電解めっき条件で凹凸パターンの成膜を試みたが成膜は不可能であった。これは実施例1でのPd導電性下地層に代わる触媒活性を有するシード層が存在しないためであると考えられる。比較例3図10Aないし図10Cに比較のマスタースタンパーの製造工程を表す図を示す。比較例2において作製した導電性下地層のない原盤26を用い、スタンパー製造工程において図10Aに示すように、凸状パターン25b上に、導電性シード層29、例えばスパッタ法で0.5Pa、100W、45秒で成膜したNi層10nmを形成した後、図10Bに示すように、電鋳にてスタンパー本体27bを成膜し、スタンパー本体27bとシード層29とが一体化したマスタースタンパー28を、図10Cに示すように、導電性下地層のない原盤26から剥離する。マスタースタンパー28凸部と本体が同じNiの組成で且つ金属結晶で形成されている。ここでは、Wが50nm、深さDは-40nm、D/Wは-0.8であった。また、このマスタースタンパー28を用いて、マザースタンパーの複製剥離を繰り返したところ10回を超えると表面のシード層が剥落し、パターンの劣化が見られた。比較例4実施例4で示した原盤を用いて、比較例1と同様の方法で無電解前処理を行い、実施例1で示した無電解めっき条件でスタンパー凸部を作製した場合、めっき後の凹凸パターンは、実施例1と比較して凹凸のコントラストが小さく、ほぼ平面であることがAFMにて確認した。さらに電鋳膜を成膜し作製したマスタースタンパーは、図4Cに示したようなマスタースタンパーの構造とは全く異なり、本体表面に凸形状を有しておらず、凹凸パターンの転写に失敗した。これは前処理剤が20nm以下のサイズに対して侵入できず、凹凸パターンに対して無電解めっきに必要な触媒効果が得られなかったためであると考えられる。比較例5実施例4で示した原盤を用いて、スタンパー凸部と本体部の形成を電鋳にて一括して行ったマスタースタンパーは、凹凸パターンの転写に失敗した。これは電鋳によるNi結晶金属の結晶粒径は一般的に大きく、100nmから1μmとなるため、20nmの凹凸パターンの転写を電鋳にて行うことは不可能であると考えられる。比較例6実施例4で示した原盤を用いて、比較例3と同様の方法でNiのシード層で凹凸パターンを3nm被覆した後に本体部の形成を電鋳にて行ったマスタースタンパーは、凹凸パターンは確認できたが、原盤と比較してパターンの形状に欠落や窪みがあり、転写性が優れなかった。これはスパッタによるによるNi結晶金属の結晶粒径は、10nmから100nmとなるため、3nmのNiスパッタ膜が均一な連続膜ではなく島状析出となるため十分な導電性が得られず、20nmの凹凸パターンの精確な転写に限界があるためである。またこのマスタースタンパーを用いて、マザースタンパーの複製剥離を繰り返したところ2回を超えると表面のシード層が欠損し、パターンの劣化が見られた。なお、ここでは、Wが20nm、深さDは-17nm、D/Wは2であった。比較例7図11Aないし図11Cに比較のマスタースタンパーの製造工程を表す図を示す。比較例2において作製した導電性下地層のない原盤において、図9Aに示すように基板21として導電性のあるNi平板を用いて原盤26を作製し、その後実施例1の無電解めっき条件でNi平板上に直接スタンパー凸部27aを成膜した。続いて表面凹凸パターン25bを除去する、例えば、プロセスガスO2、チャンバー圧0.1Paアンテナ電力100W、バイアス電力5Wとし、レジストの表面凹凸パターン層をエッチングしマスタースタンパー28’を得る。ここでは、Wが50nm、深さDは0nm、D/Wは0であった。このマスタースタンパー28’を用いて、マザースタンパーの複製剥離を繰り返したところ10回を超えると凸部が欠落し、Ni平板のみのパターンが見られた。比較例8スタンパー製造工程において、実施例1の無電解めっき条件で、めっき時間のみ30秒と延長しスタンパー凸部を作製した場合、めっき後の凹凸パターンは、実施例1と比較して凹凸のコントラストが小さく、ほぼ平面であることがAFMにて確認した。これはめっき時間を延ばしたために、原盤の凹部が埋まり凸となるだけでなく凸同士が繋がったためである。その後電鋳膜を成膜し作製したマスタースタンパーは、図4Cに示したようなマスタースタンパーの構造は得られず、凸部同士が繋がって凸部の集合体が本体部と接する構造となっている。ここでは、Wが50nm、深さDは100nm、D/Wは2であった。このマスタースタンパーを用いて、マザースタンパーの複製剥離を繰り返したところ10回を超えると凸部の集合体と本体部の境界面で解離が起き、スタンパーが損壊した。以上、実施形態と比較例のそれぞれの構造、組成、境界面の凹凸量を下記表1にまとめた。また凹凸深さDは、AFM像もしくは断面TEM透過型電子顕微鏡像で確認した。表1をもとにスタンパー凹凸量と転写限界数の関係を表すグラフを図12に示す。図12に示すように実施例1~5でのD/Wは-0.6~-0.4、0.4~0.6の範囲に入っており、転写限界数が比較例よりも格段に優れている。よって凸部の構造はD/Wが-0.6~-0.4、0.4~0.6の範囲内であることが望ましい。また、本実施例で用いた原盤は凹凸形状の凹部に触媒活性を有する下地層が露出されているため、従来のスパッタ法などのドライプロセスと比較して選択成膜性に優れている。従来のドライプロセスでは全面均一に成膜されるため、凹部の底部と側壁が同時に成膜され、凹部内部に空隙が生じやすく剥離の際のパターン欠陥を引き起こす。本発明では無電解めっきにより凹部底部の触媒性下地層からのみ順次成膜されていくために形状内部に空隙が出来にくく、剥離耐久性が格段に向上する。さらに無電解Niめっきを用いることで非晶質の膜が凹部に選択的に成膜され、従来の電気めっきやスパッタで成膜した金属結晶膜と比較して結晶粒が存在しないために、20nm以下の微細パターンに対しても空隙なく成膜出来る。実施態様に係るスタンパー製造方法により、従来よりも剥離耐久性に優れ且つ微細なパターンの形状も転写可能なスタンパーを提供できる。以下に、本願出願の当初の特許請求の範囲に記載された発明を付記する。[1]基板、該基板上に設けられた触媒活性をもつ導電性下地層、及び該触媒活性を有する導電性下地層表面に部分的に形成された触媒活性をもたない凸状パターンを含み、該凸状パターン間に該触媒活性を有する導電性下地層が露出した領域を有する原盤を用い、無電解めっきを行なうことにより、該凸部パターン間及び該導電性下地層が露出した領域に選択的に非晶質導電層を堆積させてスタンパー凸部を形成する工程、該非晶質導電層及び該導電性下地層を電極として該凸状パターン及び該非晶質導電層からなるスタンパー凸部上に電気めっきを行い、結晶性金属からなるスタンパー本体を形成する工程、及び該原盤から、該スタンパー凸部及びスタンパー本体からなるスタンパーを剥離する工程を具備するスタンパーの製造方法。[2]前記スタンパー凸部を形成するとき、前記非晶質導電層が該凸状パターンの高さより低い位置かあるいは高い位置に堆積するように無電解めっきを行う[1]に記載の方法。[3]前記スタンパー凸部は、ニッケルの非晶質合金組成で形成され、前記スタンパー本体がニッケルを主成分とする結晶性金属で形成される[1]に記載の方法。[4]スタンパー本体と、該スタンパー本体の一主面上に設けられたスタンパー凸部とを具備するスタンパーであって、該スタンパー本体と該スタンパー凸部との境界面は、該スタンパー本体の一主面に対し少なくとも凹形状または凸形状を含むスタンパー。[5]前記スタンパー凸部は、ニッケルの非晶質合金で形成され、前記スタンパー本体がニッケルを主成分とする結晶性金属で形成された[4]に記載のスタンパー。[6]前記スタンパー凸部は、その短軸方向の幅が20nm未満のサイズで形成されたパターンである[4]に記載のスタンパー。[7]前記スタンパー本体と前記スタンパー凸部との境界面の短軸方向の幅をW、該境界面がスタンパー本体表面に対し凹形状のときの深さをD、境界面がスタンパー本体表面に対し凸形状のときの高さを-Dとするとき、境界面が凸形状のときD/Wが-0.6~-0.4、境界面が凹形状のときD/Wが0.4~0.6で表される[4]に記載のスタンパー。[8]前記スタンパー凸部は互いに孤立して前記本体部に接合している構造である[4]に記載のスタンパー。"