正負に振幅を持つ信号をスイッチングするスイッチであって、ソース端子とバーグゲート端子間が接続された第1トランジスタと、前記第1トランジスタのソース端子とグラウンド電位との間に接続され、前記第1トランジスタのオフ時に前記第1トランジスタのソース端子をグラウンド電位にするためのスイッチ素子と、前記第1トランジスタのソース端子と前記スイッチ素子の入力端子の接続点と、グラウンド電位との間に設けられ、静電気放電による前記第1トランジスタのドレイン端子から流入する負電流をグラウンド電位に流すための保護回路と、を備えることを特徴とするスイッチ。前記保護回路は複数のダイオードが縦列接続されたダイオード縦列回路であり、前記ダイオード縦列回路のカソード端子は前記接続点に接続され、アノード端子はグラウンド電位に接続されることを特徴とする請求項1に記載のスイッチ。前記第1トランジスタのドレイン端子に規定範囲の負電圧が入力されるとき前記ダイオード縦列回路に負電流が流れない範囲に、前記ダイオード縦列回路を構成する複数のダイオードのそれぞれの閾値電圧の合計電圧が設定されることを特徴とする請求項2に記載のスイッチ。ソース端子とバックゲート端子間が接続された第2トランジスタをさらに備え、前記第1トランジスタのソース端子と前記第2トランジスタのソース端子が接続されることを特徴とする請求項1から3のいずれかに記載のスイッチ。前記スイッチ素子は、ソース端子とバックゲート端子間が接続された第3トランジスタと、ソース端子とバックゲート端子間が接続された第4トランジスタと、をさらに備え、前記第3トランジスタのソース端子は前記第1トランジスタのソース端子に接続され、前記第4トランジスタのソース端子はグラウンド電位に接続され、前記第3トランジスタのドレイン端子と前記第4トランジスタのドレイン端子が接続されることを特徴とする請求項4に記載のスイッチ。高周波信号を伝送可能なケーブルの端子と、オーディオ信号を専用に伝送するケーブルの端子を共通に挿し込むことができる共通端子を備える機器に搭載されたスイッチ回路であって、高周波信号を通過させるか否かをスイッチング可能な高周波系スイッチと、オーディオ信号を通過させるか否かを専用にスイッチングするオーディオ系スイッチと、を含み、前記共通端子からの信号線は二つに分岐して、前記高周波系スイッチの一端と、第1階層の前記オーディオ系スイッチの一端にそれぞれ接続され、前記高周波系スイッチの他端からの信号線は目的の回路に接続され、前記第1階層の前記オーディオ系スイッチの他端からの信号線は複数に分岐して、それぞれ第2階層の複数のオーディオ系スイッチの一端に接続され、前記第2階層の複数のオーディオ系スイッチの他端からのそれぞれの信号線はそれぞれの目的の回路に接続され、前記第1階層の前記オーディオ系スイッチに、請求項1から5のいずれかに記載のスイッチが用いられ、前記第1トランジスタのドレイン端子が前記共通端子に接続され、ソース端子に前記第2階層の複数のオーディオ系スイッチの一端がそれぞれ接続されることを特徴とするスイッチ回路。上述した接続形態のMOSFETを用いたスイッチを、外部機器たとえば、ヘッドフォン、マイクなどが挿入される経路に用いた場合、その経路のコネクタ部分は外部に露出することが多くなるため、当該スイッチは静電気放電ESD;ElectrostaticDischargeの影響を受けやすくなる。一般に、スイッチオン時に内部に流入するESD電流に対しては十分な対策が施されることが多いが、スイッチオフ時にそのスイッチ用のトランジスタに発生する寄生ダイオードを介して内部に流入する、ESDによる負電流に対しては、十分な対策が施されていないことが多い。本発明はこうした状況に鑑みなされたものであり、その目的は、スイッチ用のトランジスタに発生する寄生ダイオードを介して内部に流入する、ESDによる負電流から内部回路を保護する技術を提供することにある。本発明のある態様のスイッチは、正負に振幅を持つ信号をスイッチングするスイッチであって、ソース端子とバーグゲート端子間が接続された第1トランジスタと、第1トランジスタのソース端子とグラウンド電位との間に接続され、第1トランジスタのオフ時に第1トランジスタのソース端子をグラウンド電位にするためのスイッチ素子と、第1トランジスタのソース端子とスイッチ素子の入力端子の接続点と、グラウンド電位との間に設けられ、静電気放電による第1トランジスタのドレイン端子から流入する負電流をグラウンド電位に流すための保護回路と、を備える。本発明の別の態様は、スイッチ回路である。このスイッチ回路は、高周波信号を伝送可能なケーブルの端子と、オーディオ信号を専用に伝送するケーブルの端子を共通に挿し込むことができる共通端子を備える機器に搭載されたスイッチ回路であって、高周波信号を通過させるか否かをスイッチング可能な高周波系スイッチと、オーディオ信号を通過させるか否かを専用にスイッチングするオーディオ系スイッチと、を含む。共通端子からの信号線は二つに分岐して、高周波系スイッチの一端と、第1階層のオーディオ系スイッチの一端にそれぞれ接続され、高周波系スイッチの他端からの信号線は目的の回路に接続され、第1階層のオーディオ系スイッチの他端からの信号線は複数に分岐して、それぞれ第2階層の複数のオーディオ系スイッチの一端に接続され、第2階層の複数のオーディオ系スイッチの他端からのそれぞれの信号線はそれぞれの目的の回路に接続され、第1階層のオーディオ系スイッチに、上述したスイッチが用いられ、第1トランジスタのドレイン端子が共通端子に接続され、ソース端子に第2階層の複数のオーディオ系スイッチの一端がそれぞれ接続される。本発明によれば、スイッチ用のトランジスタに発生する寄生ダイオードを介して内部に流入する、ESDによる負電流から内部回路を保護することができる。図1a、bは、本発明の実施の形態に係るスイッチ回路と比較すべき、スイッチ回路を説明するためのブロック図である。図1aは、比較例1に係るスイッチ回路100c1を説明するためのブロック図である。以下、本明細書では機器500c1として携帯電話機を例に説明する。機器500c1は制御部200c1、スイッチ回路100c1および共通端子50を備える。制御部200c1はUSBドライバ210およびオーディオ回路221を含む。スイッチ回路100c1はUSBスイッチ10およびヘッドホンスイッチ21を含む。共通端子50には、高周波信号を伝送可能なケーブルの端子たとえば、USBケーブルの端子と、オーディオ信号を専用に伝送するケーブルの端子たとえば、ヘッドホンケーブルの端子を共通に挿し込むことができる。以下、本明細書では共通端子50としてUSBコネクタのD-端子、D端子を例に説明する。USBコネクタはその他に電源端子およびグラウンド端子を備え、合計四ピンで形成される。なお、マイクロUSBコネクタは、さらにID端子を備え、合計五ピンで形成される。スイッチ回路100c1は、高周波信号を通過させるか否かをスイッチング可能な高周波系スイッチと、オーディオ信号を通過させるか否かを専用にスイッチングするオーディオ系スイッチを備える。以下、本明細書では高周波系スイッチおよびオーディオ系スイッチとも、MOSFETMetalOxideSemiconductorFieldEffectTransistorで構成する例を説明する。アナログオーディオ信号をスイッチングするトランジスタには、数Ω程度の低いオン抵抗のトランジスタを用いる必要があり、トランジスタのサイズを大きくする必要がある。より具体的には、ゲート幅GWを大きくすなわち、拡散層を大きく設計する必要がある。一方、USB2.0規格はハイスピードモードをサポートしており、ハイスピードモードでは最大480Mbpsのビットレートでの伝送が可能である。また、USB3.0規格では最大5Gbpsのビットレートでの伝送が可能である。したがって、これらの規格では動画データなど大容量データも高速に伝送することができる。このような高周波信号をスイッチングするには、負荷容量をできるだけ小さくする必要がある。負荷容量が大きくなると、立ち上がりエッジや立ち下がりエッジが鈍ってしまい、ビット誤りが発生しやすくなる。このように、高周波信号をスイッチングするには、できるだけ小さな負荷容量にする必要がある。図1aでは、高周波系スイッチがUSBスイッチ10に相当し、オーディオ系スイッチがヘッドホンスイッチ21に相当する。なお、後述する図1bのマイクスイッチ22、図2のオーディオスイッチ20および図3のマイクスイッチ23もオーディオ系スイッチに相当する。共通端子50からの信号線は二つに分岐して、USBスイッチ10の一端とヘッドホンスイッチ21の一端にそれぞれ接続される。USBスイッチ10の他端からの信号線は、USBドライバ210に接続される。ヘッドホンスイッチ21の他端からの信号線は、オーディオ回路221に接続される。図1bは、比較例2に係るスイッチ回路100c2を説明するためのブロック図である。機器500c2は制御部200c2、スイッチ回路100c2および共通端子50を備える。制御部200c2はUSBドライバ210、オーディオ回路1221およびオーディオ回路2222を含む。スイッチ回路100c2はUSBスイッチ10、ヘッドホンスイッチ21およびマイクスイッチ22を含む。共通端子50には、USBケーブルの端子、ヘッドホンケーブルの端子およびマイクロホンケーブルの端子を共通に挿し込むことができる。共通端子50からの信号線は三つに分岐して、USBスイッチ10の一端、ヘッドホンスイッチ21の一端およびマイクスイッチ22の一端にそれぞれ接続される。USBスイッチ10の他端からの信号線はUSBドライバ210に接続され、ヘッドホンスイッチ21の他端からの信号線はオーディオ回路1221に接続され、およびマイクスイッチ22の他端からの信号線はオーディオ回路2222に接続される。ヘッドホンスイッチ21を構成するMOSFETとマイクスイッチ22を構成するMOSFETのサイズが同じ場合、比較例2に係るスイッチ回路100c2におけるUSB用の信号線から見える容量は、比較例1に係るスイッチ回路100c1における当該容量の2倍となる。この場合、USBスイッチ10を通る高周波信号の波形アイパターン波形の精度は低下する。また、当該高周波信号の波形の精度を維持しようと、ヘッドホンスイッチ21を構成するMOSFETとマイクスイッチ22を構成するMOSFETのサイズをそれぞれ1/2にすると、ヘッドホンスイッチ21およびマイクスイッチ22をそれぞれ通るオーディオ信号のTHDTotalHarmonicDistortionが約2倍大きくなる。図2は、本発明の実施の形態1に係るスイッチ回路100e1を説明するためのブロック図である。機器500e1は制御部200e1、スイッチ回路100e1および共通端子50を備える。制御部200e1はUSBドライバ210、オーディオ回路1221およびオーディオ回路2222を含む。スイッチ回路100e1はUSBスイッチ10、オーディオスイッチ20、ヘッドホンスイッチ21およびマイクスイッチ22を含む。共通端子50には、USBケーブルの端子、ヘッドホンケーブルの端子およびマイクロホンケーブルの端子を共通に挿し込むことができる。共通端子50からの信号線は二つに分岐して、USBスイッチ10の一端、およびオーディオ系スイッチの第1階層のスイッチであるオーディオスイッチ20の一端にそれぞれ接続される。USBスイッチ10の他端からの信号線はUSBドライバ210に接続される。第1階層のオーディオスイッチ20の他端からの信号線は複数図2では二つに分岐して、それぞれ、オーディオ系スイッチの第2階層のスイッチであるヘッドホンスイッチ21およびマイクスイッチ22の一端に接続される。ヘッドホンスイッチ21の他端からの信号線はオーディオ回路1221に接続され、およびマイクスイッチ22の他端からの信号線はオーディオ回路2222に接続される。図3は、本発明の実施の形態2に係るスイッチ回路100e2を説明するためのブロック図である。実施の形態2は実施の形態1と比較し、オーディオ回路が一つ増えた構成である。追加されたオーディオ回路は別規格のオーディオ信号を処理する回路であってもよい。また、実施の形態2では実施の形態1と比較し、マイクスイッチが一つ増えた構成を描いているが、ヘッドホンスイッチが一つ増えた構成でもよい。機器500e2は制御部200e2、スイッチ回路100e2および共通端子50を備える。制御部200e2はUSBドライバ210、オーディオ回路1221、オーディオ回路2222およびオーディオ回路3223を含む。スイッチ回路100e2はUSBスイッチ10、オーディオスイッチ20、ヘッドホンスイッチ21、マイクスイッチ22およびマイクスイッチ23を含む。共通端子50には、USBケーブルの端子、ヘッドホンケーブルの端子およびマイクロホンケーブルの端子を共通に挿し込むことができる。共通端子50からの信号線は二つに分岐して、USBスイッチ10の一端、およびオーディオ系スイッチの第1階層のスイッチであるオーディオスイッチ20の一端にそれぞれ接続される。USBスイッチ10の他端からの信号線はUSBドライバ210に接続される。第1階層のオーディオスイッチ20の他端からの信号線は複数図3では三つに分岐して、それぞれ、オーディオ系スイッチの第2階層のスイッチであるヘッドホンスイッチ21、マイクスイッチ22およびマイクスイッチ23の一端に接続される。ヘッドホンスイッチ21の他端からの信号線はオーディオ回路1221に接続され、マイクスイッチ22の他端からの信号線はオーディオ回路2222に接続され、およびマイクスイッチ23の他端からの信号線はオーディオ回路3223に接続される。実施の形態1、2に係るスイッチ回路100e1、e2におけるUSB用の信号線から見える容量は、オーディオスイッチ20の容量が大部分であり、第2階層のオーディオ系スイッチが増えてもほとんど影響を受けない。したがって、第2階層のオーディオ系スイッチの数が増えても、第2階層のオーディオ系スイッチの負荷容量の増大に対する対策の必要性が低い。たとえば、当該負荷容量の増大を抑制するために当該スイッチに用いられるトランジスタのサイズを小さくする必要性は低い。当該トランジスタのサイズを小さくしなければ、第2階層のオーディオ系スイッチの数が増えても、オーディオ系スイッチを通るオーディオ信号の品質はほとんど低下しない。一方、オーディオ系スイッチを二つ直列に接続すると、その二つのオーディオ系スイッチを通るオーディオ信号のTHDは2倍弱大きくなるが、実施の形態1、2に係るスイッチ回路100e1、e2では、オーディオ回路および/またはオーディオ配線が増えてもオーディオ系スイッチが三つ以上直列に接続されることはない。したがって、オーディオ系スイッチを階層構造に接続することにより、オーディオ回路および/またはオーディオ配線が増えても、オーディオ系スイッチを通るオーディオ信号の品質と、高周波系スイッチを通る高周波信号の品質の両方を維持することができる。図4は、本発明の実施の形態に係るスイッチ回路に適用可能なスイッチの構成例1を示す図である。アナログオーディオ信号は0Vグラウンド電位を基準に正側および負側に振幅が発生する。したがって、正側と負側の通過特性の対称性が要求される。一般的に、スイッチに用いられるMOSFETここでは、nチャネルMOSFETを想定するのゲート端子には、オン信号としてハイレベル電圧たとえば、電源電位、オフ信号としてローレベル電圧たとえば、グラウンド電位が印加される。MOSFETではソース電圧が上昇すると閾値電圧Vtも上昇し、ソース-ドレイン間のインピーダンスが大きくなる特性がある。したがって、アナログオーディオ信号では、正側の振幅が負側の振幅に対して歪みやすくなる。これに対して、ゲート-ソース間電圧およびバックゲート-ソース間電圧を一定にして、閾値電圧Vtの変動を抑えるために、ゲート端子とソース端子間を接続し、バックゲート端子とソース端子間を接続する形態が用いられる。ただし、バックゲート端子とソース端子間を接続すると、ソース-ドレイン間に寄生ダイオードが形成される。この寄生ダイオードはソースからドレイン方向に順方向に形成されるため、ソースからドレイン方向への入力信号をオフできなくなる。以上を前提に、図4に示す構成例1に係る第1双方向スイッチBSW1について説明する。ソースからドレイン方向への入力信号をオフできるようにするため、すなわち、双方向スイッチとして使用可能とするため、二つのMOSFETを直列に接続して第1双方向スイッチBSW1を構成する。構成例1では、第1nチャネルMOSFETMn1のドレイン端子と、第2nチャネルMOSFETMn2のドレイン端子を接続して第1双方向スイッチBSW1を構成する。第1nチャネルMOSFETMn1のゲート端子とソース端子間が接続される。なお、図4では両端子が直接接続される形態で描いているが、実際には容量やその他の素子を介して接続される。第1nチャネルMOSFETMn1のバックゲート端子とソース端子間が接続される。これにより、第1nチャネルMOSFETMn1のソース端子とドレイン端子間に第1寄生ダイオードD1が形成される。第1寄生ダイオードD1はソース端子側がアノードとなり、ドレイン端子側がカソードとなる。第2nチャネルMOSFETMn2も第1nチャネルMOSFETMn1と同様の接続形態である。したがって、第2nチャネルMOSFETMn2のソース端子とドレイン端子間に第2寄生ダイオードD2が形成される。第1nチャネルMOSFETMn1のドレイン端子と第2nチャネルMOSFETMn2のドレイン端子との接続点と、電源電位Vddとの間に第1pチャネルMOSFETMp1が挿入される。第1pチャネルMOSFETMp1のソース端子は電源電位Vddに接続され、そのドレイン端子は上記接続点と接続され、そのゲート端子はスイッチング信号を受ける。第1pチャネルMOSFETMp1のバックゲート端子とソース端子間が接続される。これにより、第1pチャネルMOSFETMp1のソース端子とドレイン端子間に第3寄生ダイオードD3が形成される。第1双方向スイッチBSW1がオンに制御されるとき、第1nチャネルMOSFETMn1および第2nチャネルMOSFETMn2のゲート端子にオン信号ハイレベル電圧が入力され、第1pチャネルMOSFETMp1のゲート端子にオフ信号ハイレベル電圧が入力される。一方、第1双方向スイッチBSW1がオフに制御されるとき、第1nチャネルMOSFETMn1および第2nチャネルMOSFETMn2のゲート端子にオフ信号ローレベル電圧が入力され、第1pチャネルMOSFETMp1のゲート端子にオン信号ローレベル電圧が入力される。第1双方向スイッチBSW1では、第1寄生ダイオードD1のカソードと第2寄生ダイオードD2のカソード同士が向き合う形態になるため、第1nチャネルMOSFETMn1および第2nチャネルMOSFETMn2がオンに制御されているとき、第1寄生ダイオードD1および第2寄生ダイオードD2を通じて、第1双方向スイッチBSW1にいずれの方向からも電流が流れない。また、第1双方向スイッチBSW1がオフに制御されているとき、第1pチャネルMOSFETMp1により第1寄生ダイオードD1および第2寄生ダイオードD2のカソードが電源電位Vddとなるため、第1寄生ダイオードD1のアノードまたは第2寄生ダイオードD2のアノードに電源電位Vddよりも高い電圧が入力されない限り、第1寄生ダイオードD1および第2寄生ダイオードD2に電流は流れない。なお、第1nチャネルMOSFETMn1および第2nチャネルMOSFETMn2にはESD高耐圧性なMOSFETを採用することが好ましい。第1nチャネルMOSFETMn1および第2nチャネルMOSFETMn2のオフ時に大きなESD電圧が印加されても、ESD電流を第1nチャネルMOSFETMn1および第2nチャネルMOSFETMn2で遮断できる。なお、正のESD電流は第1寄生ダイオードD1または第2寄生ダイオードD2に流入するが、第1pチャネルMOSFETMp1を介して電源電位Vddに抜けていく。図5は、本発明の実施の形態に係るスイッチ回路に適用可能なスイッチの構成例2を示す回路図である。図5に示す構成例2でも、二つのMOSFETを直列に接続して第2双方向スイッチBSW2を構成する。構成例2では、第3nチャネルMOSFETMn3のソース端子と、第4nチャネルMOSFETMn4のソース端子を接続して第2双方向スイッチBSW2を構成する。なお、構成例1と同様に第3nチャネルMOSFETMn3および第4nチャネルMOSFETMn4にはESD高耐圧性なMOSFETを採用することが好ましい。第3nチャネルMOSFETMn3のゲート端子とソース端子間は連動して動作するよう接続され、さらにバックゲート端子とソース端子間が接続される。これにより、第3nチャネルMOSFETMn3のソース端子とドレイン端子間に第4寄生ダイオードD4が形成される。なお、図5では第3nチャネルMOSFETMn3のゲート端子とソース端子間が直接接続される形態で描いているが、実際には容量やその他の素子を介して接続される。第4nチャネルMOSFETMn4も第3nチャネルMOSFETMn3と同様の接続形態である。したがって、第4nチャネルMOSFETMn4のソース端子とドレイン端子間に第5寄生ダイオードD5が形成される。第3nチャネルMOSFETMn3のソース端子と第4nチャネルMOSFETMn4のソース端子との接続点と、グラウンド電位との間に第5nチャネルMOSFETMn5および第6nチャネルMOSFETMn6が直列に接続された直列回路が挿入される。当該直列回路は、第3nチャネルMOSFETMn3および第4nチャネルMOSFETMn4のオフ時に第3nチャネルMOSFETMn3および第4nチャネルMOSFETMn4のソース端子をグラウンド電位にするためのスイッチ素子として機能する。第5nチャネルMOSFETMn5のソース端子は第3nチャネルMOSFETMn3および第4nチャネルMOSFETMn4のソース端子と接続され、第5nチャネルMOSFETMn5のドレイン端子は第6nチャネルMOSFETMn6のドレイン端子と接続される。第5nチャネルMOSFETMn5のゲート端子はスイッチング信号を受ける。また、第5nチャネルMOSFETMn5のゲート端子とソース端子間は、ゲート端子に固定電位が供給されているトランジスタやその他の素子を介して接続され、そのバーグゲート端子とソース端子間は接続される。したがって、第5nチャネルMOSFETMn5のソース端子とドレイン端子間に第6寄生ダイオードD6が形成される。第6nチャネルMOSFETMn6のソース端子はグラウンド電位と接続され、第6nチャネルMOSFETMn6のドレイン端子は第5nチャネルMOSFETMn5のドレイン端子と接続され、第6nチャネルMOSFETMn6のゲート端子はスイッチング信号を受ける。第6nチャネルMOSFETMn6のバーグゲート端子とソース端子間は接続される。したがって、第6nチャネルMOSFETMn6のソース端子とドレイン端子間に第7寄生ダイオードD7が形成される。第2双方向スイッチBSW2がオンに制御されるとき、第3nチャネルMOSFETMn3および第4nチャネルMOSFETMn4のゲート端子にオン信号ハイレベル電圧が入力され、第5nチャネルMOSFETMn5および第6nチャネルMOSFETMn6のゲート端子にオフ信号ローレベル電圧が入力される。したがって、第5nチャネルMOSFETMn5および第6nチャネルMOSFETMn6はオフする。一方、第2双方向スイッチBSW2がオフに制御されるとき、第3nチャネルMOSFETMn3および第4nチャネルMOSFETMn4のゲート端子にオフ信号ローレベル電圧が入力され、第5nチャネルMOSFETMn5および第6nチャネルMOSFETMn6のゲート端子にオン信号ハイレベル電圧が入力される。したがって、第5nチャネルMOSFETMn5および第6nチャネルMOSFETMn6はオンする。なお、上記スイッチ素子として第6nチャネルMOSFETMn6のみ設けた場合、第3nチャネルMOSFETMn3および第4nチャネルMOSFETMn4のオン時に第6nチャネルMOSFETMn6がオフしていても、第7寄生ダイオードD7を通じて負の信号がグラウンド電位になってしまうため、負の信号を伝達できなくなってしまう。そこで、第5nチャネルMOSFETMn5を設けて、負の信号がグラウンド電位になってしまうことを回避している。また、正の信号は第6寄生ダイオードD6を通過してしまうが、第7寄生ダイオードD7により遮断できるため、正の信号がグラウンド電位になってしまうことも回避できる。第2双方向スイッチBSW2では、第4寄生ダイオードD4と第5寄生ダイオードD5のアノードのアノード同士が向き合う形態になるため、第3nチャネルMOSFETMn3および第4nチャネルMOSFETMn4がオフに制御されているとき、第4寄生ダイオードD4および第5寄生ダイオードD5を通じて、第2双方向スイッチBSW2にいずれの方向からも電流が流れない。また、第2双方向スイッチBSW2がオフに制御されているとき、第5nチャネルMOSFETMn5および第6nチャネルMOSFETMn6がオンすることにより、第4寄生ダイオードD4のアノードおよび第5寄生ダイオードD5のカソードがグラウンド電位となる。したがって、第4寄生ダイオードD4のカソードまたは第5寄生ダイオードD5のカソードに正電流は流入しないが、負電流は流入する。ここで、この負電流が小電流であれば問題ないが、大電流であれば第5nチャネルMOSFETMn5のバーグゲート端子に流れこみ、第5nチャネルMOSFETMn5に不具合を発生させる可能性がある。図6は、本発明の実施の形態に係るスイッチ回路に適用可能なスイッチの構成例2保護回路付を示す回路図である。図6に示す回路は、図5に示す回路に保護回路40が追加された構成である。保護回路40は、第3nチャネルMOSFETMn3および第4nチャネルMOSFETMn4のソース端子と第5nチャネルMOSFETMn5のソース端子との接続点と、グラウンド電位とに間に設けられる。保護回路40は、第3nチャネルMOSFETMn3または第4nチャネルMOSFETMn4のドレイン端子から流入する、ESDによる負電流をグラウンド電位に逃がすための回路である。保護回路40は、複数のダイオード図6では、第1保護ダイオードD10、第2保護ダイオードD11、第3保護ダイオードD12および第4保護ダイオードD13が縦列接続されたダイオード縦列回路で構成される。当該ダイオード縦列回路のカソード端子は上記接続点に接続され、当該ダイオード縦列回路のアノード端子はグラウンド電位に接続される。ここで、第3nチャネルMOSFETMn3または第4nチャネルMOSFETMn4のドレイン端子に規定範囲の負電圧が入力されるとき当該ダイオード縦列回路に負電流が流れない範囲に、当該ダイオード縦列回路を構成する複数のダイオード図6では、第1保護ダイオードD10、第2保護ダイオードD11、第3保護ダイオードD12および第4保護ダイオードD13のそれぞれの閾値電圧の合計電圧が設定される。たとえば、ドレイン端子に入力される規定範囲の電圧レンジが±1.5Vである場合、当該ダイオード縦列回路が-1.5Vで負電流を流してしまうと、第3nチャネルMOSFETMn3または第4nチャネルMOSFETMn4がオンに制御されているとき、負の信号が正しく伝達されなくなってしまう。したがって、この例では当該ダイオード縦列回路の閾値電圧を-1.5Vより低く設定する必要がある。たとえば、同じ閾値電圧を持つ複数のダイオードを使用する場合であって、その閾値電圧が-0.6Vの場合、当該ダイオードを三段接続すればよい。なお、冗長性を持たせて四段以上接続してもよい。ただし、段数が多くなりすぎると抵抗が高くなり保護回路として機能しなくなる。また、コストの増大および回路面積の増大を招く。したがって、バランスのとれた段数にするとよい。なお、ESDによる負電圧は-3000Vにも及ぶ。そこで、第2双方向スイッチBSW2の負電圧のESD対策をより万全にするため、第5nチャネルMOSFETMn5にESD高耐圧性なMOSFETを採用することが好ましい。図7は、本発明の実施の形態に係るスイッチ回路に適用可能なスイッチの構成例3を示す回路図である。構成例3に係るスイッチSW3は、図6に示す第2双方向スイッチBSW2から第3nチャネルMOSFETMn3を削除した構成である。構成例3に係るスイッチSW3は、単体では双方向スイッチとして用いることができない。第4nチャネルMOSFETMn4のドレイン端子を信号の入力側に接続し、第4nチャネルMOSFETMn4のソース端子を信号の出力側に接続する。構成例1、2に係る第1双方向スイッチBSW1および第2双方向スイッチBSW2は、双方向からの入力信号をスイッチングすることができ、かつ、アナログオーディオ信号の歪も抑制できる。したがって、これら第1双方向スイッチBSW1および第2双方向スイッチBSW2は、本発明の実施の形態に係るスイッチ回路に含まれるスイッチに適している。図8は、本発明の実施の形態1に係るスイッチ回路100e1に含まれるスイッチへの、第1双方向スイッチBSW1および第2双方向スイッチBSW2の適用例を示すブロック図である。第1双方向スイッチBSW1はオフのとき、二つのMOSFET間の中間ノード電位が電源電位にクランプされることになる。一方、第2双方向スイッチBSW2はオフのとき、二つのMOSFET間の中間ノード電位がグラウンド電位にクランプされることになる。スイッチ回路100e1では、高周波系スイッチ図8では、USBスイッチ10には、第1双方向スイッチBSW1を用いる。そして、オーディオ系スイッチの第1階層のスイッチ図8では、オーディオスイッチ20には、第2双方向スイッチBSW2を用いるとともに、第2階層のスイッチ図8では、ヘッドホンスイッチ21およびマイクスイッチ22には、第1双方向スイッチBSW1を用いる。オーディオ系スイッチの第2階層のスイッチに第1双方向スイッチBSW1を用いたことにより、オーディオ回路1221とオーディオ回路2222間での信号の逆流を確実に防止することができる。たとえば、オーディオ回路1221を外部端子と接続する場合を想定する。この場合、USBスイッチ10はオフ、オーディオスイッチ20およびヘッドホンスイッチ21はオン、マイクスイッチ22はオフである。この際、マイクスイッチ22の第1双方向スイッチBSW1の中間ノードは電源電位にクランプされている。このため、ヘッドホンスイッチ21に電源電圧よりも高い電圧が入力されない限り、マイクスイッチ22からノイズとなる信号は流れない。なお、オーディオ系スイッチの第2階層のスイッチに第2双方向スイッチBSW2を適用した場合には、以下のことが懸念される。たとえば、オーディオ回路1221を外部端子に接続する場合を想定する。この場合、USBスイッチ10はオフ、オーディオスイッチ20およびヘッドホンスイッチ21はオン、マイクスイッチ22はオフである。この際、マイクスイッチ22の第2双方向スイッチBSW2の中間ノードはグラウンド電位にクランプされている。そして、オーディオ信号は0V中心の波形プラス電位とマイナス電位を有する波形のため、ヘッドホンスイッチ21にマイナス電位が入力された際には、マイクスイッチ22の第2双方向スイッチBSW2のダイオード第4寄生ダイオードD4または第5寄生ダイオードD5にノイズとなる電流が流れる。これにより、ヘッドホンスイッチ21のマイナス電位がグラウンド電位側に引っ張られ、その結果としてヘッドホンスイッチ21を通るオーディオ信号のTHDが大きくなる。本実施の形態では、高周波系スイッチにおけるUSB用の信号線から見える負荷容量は、オーディオ系スイッチの第1階層のスイッチの容量が支配的となる。高周波系スイッチの第1双方向スイッチBSW1に対して、オーディオ系スイッチの第1階層のスイッチに第2双方向スイッチBSW2を用いたことにより、USB用の信号線から見える負荷容量は、第1階層のスイッチに第1双方向スイッチBSW1を用いた場合に比べて、軽減される。第1階層のスイッチが第2双方向スイッチBSW2の場合、そのドレイン端子がUSB用の信号線に接続されるため、USB用の信号線から見える負荷容量としては、ドレイン端子に起因する容量ドレイン端子を構成する不純物領域と、バックゲート端子を構成する不純物領域との間の容量が主となる。一方、第1階層のスイッチが第1双方向スイッチBSW1の場合、そのソース端子がUSB用の信号線に接続されているものの、そのソース端子がさらにバックゲート端子と接続されているため、USB用の信号線から見える負荷容量としては、バックゲート端子に起因する容量バックゲート端子を構成する不純物領域とこの不純物領域が形成されるウエル領域または基板との間の容量、バックゲート端子を構成する不純物領域とドレイン端子を構成する不純物領域との間の容量、バックゲート端子を構成する不純物領域とゲート端子との間の容量が主となる。こうした要因も参酌して、本実施の形態では、高周波系スイッチの第1双方向スイッチBSW1に対して、オーディオ系スイッチの第1階層のスイッチに第2双方向スイッチBSW2を採用している。なお、図8に示す適用例では第1双方向スイッチBSW1を、USBスイッチ10、ヘッドホンスイッチ21およびマイクスイッチ22に採用する例を説明した。当然のことながら、それぞれに採用される第1双方向スイッチBSW1の仕様たとえば、ゲート幅は、それぞれのスイッチを通る信号やそれらの信号が入出力される回路の仕様により異なるものとなる。図9は、本発明の実施の形態1に係るスイッチ回路100e1に含まれるスイッチへの、第1双方向スイッチBSW1および第3スイッチSW3の適用例を示すブロック図である。図8ではオーディオスイッチ20に第2双方向スイッチBSW2を適用する例を説明した。その例はオーディオスイッチ20に第1双方向スイッチBSW1を適用する例より優るが、二つのMOSFETを使用している以上、一つのMOSFETを使用する場合よりは、共通端子50からオーディオ回路までのインピーダンスが高くなる。そこで、オーディオスイッチ20に図7に示す第3スイッチSW3を適用する。なお、このスイッチSW3単体では外部端子からオーディオ回路1221またはオーディオ回路2222に入力される負の信号を遮断することはできないが、ヘッドホンスイッチ21およびマイクスイッチ22に適用される第1双方向スイッチBSW1により遮断できる。また、オーディオ回路1221またはオーディオ回路2222から外部端子に出力される信号も、ヘッドホンスイッチ21およびマイクスイッチ22に適用される第1双方向スイッチBSW1により遮断できる。以上説明したように本実施の形態によれば、スイッチ用のトランジスタのソース端子と、当該ソース端子をグラウンド電位にクランプするためのスイッチ素子との接続点に、グラウンド電位に接続されたダイオード縦列回路を接続することにより、上記トランジスタに発生する寄生ダイオードを介して内部に流入する、ESDによる負電流から内部回路を保護することができる。また、図7のスイッチSW3を図9に示すようにオーディオスイッチ20に適用すれば、高周波信号およびオーディオ信号に発生する歪成分を抑制することができる。また、共通端子50は外部に露出することがあるため、オーディオスイッチ20はESDの影響を受けやすい。そこで、オーディオスイッチ20に図7のスイッチSW3を適用することにより、ESDによる負電流から内部回路を保護することができる。これは、オーディオスイッチ20に図6の第2双方向スイッチBSW2を適用した場合も同様である。以上、本発明を実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセスの組合せにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。上述した実施の形態では、携帯電話機などの携帯機器にスイッチ回路100e1、e2を搭載する例を説明したが、デザイン性や、差し込み違い防止などの観点から、コネクタを簡素化したい機器であれば、携帯機器に限らず、すべての電子機器に適用可能である。