"膜面に垂直方向の磁化容易軸を有し、磁化方向が可変の第1の磁性層と、膜面に垂直方向の磁化容易軸を有し、磁化方向が不変の第2の磁性層と、前記第1の磁性層と前記第2の磁性層との間に設けられた第1の非磁性層と、前記第1の磁性層の、前記第1の非磁性層が配置された面と反対の面側に配置された導電層を具備し、前記第1の磁性層は、磁性材料と非磁性材料とが交互に積層された構造を有し、前記非磁性材料がTa、W、Nb、Mo、Zr、Hfの少なくとも1つの元素を含み、前記磁性材料はCoとFeを含み、前記磁性材料のうちの1つは前記第1の非磁性層と接し、前記非磁性材料のうちの1つは前記導電層と接していることを特徴とする磁気抵抗素子。前記第1の非磁性層に接する前記磁性材料は、CoFe合金あるいはCo、Fe及びBを含む合金Co100-x-Fex100-yByからなり、x≧50at、0<y≦30atであることを特徴とする請求項1に記載の磁気抵抗素子。前記第1の非磁性層と接していない前記磁性材料と前記非磁性材料は、アモルファス状態を含むことを特徴とする請求項1または2に記載の磁気抵抗素子。前記第1の非磁性層と接する前記磁性材料と、前記第1の非磁性層と接していない前記磁性材料は、異なる結晶状態を有することを特徴とする請求項1乃至3のいずれかに記載の磁気抵抗素子。請求項1乃至4のいずれかに記載の磁気抵抗素子と、前記磁気抵抗素子を挟み込み、前記磁気抵抗素子に対して通電を行う第1及び第2電極とを含むメモリセルを具備することを特徴とする磁気メモリ。前記第1電極に電気的に接続される第1配線と、前記第2電極に電気的に接続される第2配線と、前記第1配線及び前記第2配線に電気的に接続され、前記磁気抵抗素子に前記双方向電流を供給する書き込み回路と、をさらに具備することを特徴とする請求項5に記載の磁気メモリ。第1非磁性材料を形成する工程と、前記第1非磁性材料上に第1磁性材料を形成する工程と、前記第1磁性材料上に第2非磁性材料を形成する工程と、前記第2非磁性材料上に第2磁性材料を形成する工程と、前記第2磁性材料上に非磁性層を形成する工程と、前記非磁性層上に磁性層を形成する工程と、前記磁性層を形成した後、熱処理を行う工程とを具備し、前記熱処理を行った後、前記非磁性層と接していない前記第1磁性材料と前記第2非磁性材料はアモルファス状態を含むことを特徴とする磁気抵抗素子の製造方法。低電流で記憶層の磁化を反転させることができるスピン注入書き込み方式の磁気抵抗素子、磁気抵抗素子を用いた磁気メモリ、及び磁気抵抗素子の製造方法を提供する。一実施態様の磁気抵抗素子は、膜面に垂直方向の磁化容易軸を有し、磁化方向が可変の第1の磁性層と、膜面に垂直方向の磁化容易軸を有し、磁化方向が不変の第2の磁性層と、前記第1の磁性層と前記第2の磁性層との間に設けられた第1の非磁性層と、前記第1の磁性層の、前記第1の非磁性層が配置された面と反対の面側に配置された導電層を具備し、前記第1の磁性層は、磁性材料と非磁性材料とが交互に積層された構造を有し、前記非磁性材料がTa、W、Nb、Mo、Zr、Hfのうちの少なくとも1つの元素を含み、前記磁性材料はCoとFeを含み、前記磁性材料のうちの1つは前記第1の非磁性層と接し、前記非磁性材料のうちの1つは前記導電層と接していることを特徴とする。以下の説明において、略同一の機能及び構成を有する構成要素については、同一符号を付し、重複説明は必要な場合にのみ行う。但し、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。従って、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。また、以下に示す各実施形態は、この発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の技術的思想は、構成部品の材質、形状、構造、配置等を下記のものに特定するものでない。この発明の技術的思想は、特許請求の範囲において、種々の変更を加えることができる。[第1実施形態]第1実施形態は、磁気抵抗素子に関する。1磁気抵抗素子の構造図1は、第1実施形態の磁気抵抗素子の断面図である。図1において、矢印は磁化方向を示している。本明細書及び特許請求の範囲でいう磁気抵抗素子とは、半導体或いは絶縁体をスペーサ層に用いるTMRトンネル磁気抵抗効果素子を指す。また、以下の図では、磁気抵抗素子の主要部を示しているが、図示の構成を含んでいれば、さらなる層を含んでいても構わない。磁気抵抗素子1は、スピン注入磁化反転方式によって書き込みを行う。即ち、各層に対し膜面垂直方向に流すスピン偏極電流の方向に応じて、記憶層と固定層の磁化の相対角を平行状態と反平行状態即ち抵抗の極小と極大とに変化させ、二進情報の0又は1に対応づけることにより、情報を記憶する。図1に示すように、磁気抵抗素子1は、少なくとも、2つの磁性層2、3と、磁性層2と磁性層3間に設けられた非磁性層4とを有する。磁性層3は、膜面に垂直な方向に磁化容易軸を有し、磁化容易軸は膜面と交わる面に沿って回転する。以下、磁性層3を記憶層自由層、磁化自由層、磁化可変層、記録層と称する。記憶層磁性層3の詳細な性質については、後述する。以下、膜面垂直方向の磁化を垂直磁化と称する。磁性層2は、膜面に垂直な方向に磁化容易軸を有し、記憶層に対し磁化方向が固定されている。以下、磁性層2を固定層磁化固定層、参照層、磁化参照層、ピン層、基準層、磁化基準層と称する。固定層磁性層2の詳細な性質については後述する。尚、図1では、固定層2の磁化方向は、典型例として基板に対し反対方向上を向いているが、基板方向下を向いていても構わない。非磁性層トンネルバリア層4は、酸化物などの絶縁膜から構成される。非磁性層4のより詳細な性質については、後述する。磁気抵抗素子1は、スピン注入書き込み方式に用いる磁気抵抗素子である。即ち、書き込みの際は、固定層2から記憶層3へ、又は記憶層3から固定層2へ、膜面垂直方向に電流を流すことによって、スピン情報を蓄積される電子が固定層2から記憶層3へ注入される。この注入される電子のスピン角運動量が、スピン角運動量の保存則に従って記憶層3の電子に移動されることによって、記憶層3の磁化が反転することになる。即ち、記憶層3の磁化方向は、記憶層3、非磁性層4及び固定層2を貫く双方向電流により変化する。図1は、下地層5の上に記憶層3が形成され、非磁性層4の上に固定層2が形成された、いわゆるボトムフリー構造トップピン構造を示している。下地層5は、基板と下地層5の上に形成される層との密着性や、結晶配向性及び結晶粒径などの結晶性を制御するために用いられるが、詳細な性質については後述する。固定層2上にはキャップ層6がさらに形成されていてもよい。キャップ層6は、磁性層の酸化防止等、主として保護層として機能する。ここで、記憶層3は、磁性材料と非磁性材料とが少なくとも2回以上繰り返して積層された構造を有している。言い換えると、記憶層3は磁性材料と非磁性材料とが交互に積層された構造を有している。すなわち、記憶層3は、非磁性層4と下地層5間に、非磁性層4側から磁性材料31、非磁性材料32、磁性材料33、非磁性材料34の順序で積層された構造を有する。非磁性材料32、34は、Ta、W、Nb、Mo、Zr、Hfのうちの少なくとも1つの元素を含む。さらに、磁性材料のうちの1つは非磁性層4と接している。すなわち、磁性材料31は非磁性層4と接している。非磁性材料34は、下地層5と接している。なお、非磁性材料34は、配線層に直に接していてもよい。磁性材料31、33は、強磁性層であり、CoとFeを含んでいる。例えば、磁性材料31は、CoFe合金あるいはCo、Fe及びBを含む合金Co100-x-Fex100-yByからなり、x≧50at、0<y≦30atである。磁性材料33は、CoFe合金あるいはCo、Fe及びBを含む合金Co100-x-Fex100-yByからなり、x≧0at、0<y≦30atである。また、非磁性層4と接していない磁性材料33と非磁性材料32は、アモルファス状態を含む。また、非磁性層4と接する磁性材料31と、非磁性層4と接していない磁性材料33は、異なる結晶状態を有している。例えば、磁性材料31の膜厚は0.5~1.5nmであり、非磁性材料32の膜厚は0.5~2nm、磁性材料33の膜厚は0.5~5nm、非磁性材料34の膜厚は1~10nmである。次に、第1実施形態の変形例の磁気抵抗素子について説明する。図2は、図1に示した磁気抵抗素子の変形例1の断面図である。図2に示す構造が図1の構造と異なる点は、記憶層3を構成する非磁性材料34が配線層10に接していることである。その他の構造は図1の構造と同様である。図3は、図1に示した磁気抵抗素子の変形例2の断面図である。図3に示す構造が図1の構造と異なる点は、固定層2と非磁性層4との間に界面層11が挿入されていることにある。界面層11は強磁性体から形成され、固定層2と非磁性層4との界面での格子ミスマッチを緩和する効果を有する。さらに、界面層11に高分極率材料を用いることにより、高いトンネル磁気抵抗比TMR比と高いスピン注入効率を実現する効果も有する。界面層11の詳細な性質については、後述する。図4は、図1に示した磁気抵抗素子の変形例3の断面図である。図4に示す磁気抵抗素子は、下地層5の上に固定層2が形成され、非磁性層4の上に記憶層3が形成された、いわゆるトップフリーボトムピン構造を有している。本実施形態の磁気抵抗素子は、図4に示すように、固定層2と記憶層3を入れ換えたボトムピン構造であってもよい。図5は、図1に示した磁気抵抗素子の変形例4の断面図である。図5に示す構造が図1の構造と異なる点は、固定層2とキャップ層6との間に、非磁性層21とバイアス層シフト調整層22とが挿入されていることにある。バイアス層22は、強磁性体から形成され、膜面垂直方向に磁化容易軸を有する垂直磁化膜であり、かつその磁化方向は固定層2の磁化方向と反対方向に固定されている。バイアス層22は、素子加工時に問題となる、固定層2からの漏れ磁場による記憶層反転特性のオフセットを、逆方向へ調整する効果を有する。すなわち、バイアス層22は、固定層2からの漏れ磁場による記憶層3の反転電流のシフトを緩和及び調整する効果を有する。非磁性層21及びバイアス層22の詳細な性質については、後述する。また、図1の構造において、記憶層3と下地層5との間に、非磁性層とバイアス層シフト調整層を挿入しても構わない。図4に示したトップフリー構造ボトムピン構造に対して、下地層5と固定層2との間にバイアス層シフト調整層及び非磁性層を設けても構わない。さらに、図5の構造においても、図3と同様に、非磁性層4と固定層2との間に界面層が挿入されていても構わない。また、第1実施形態にて記載した、記憶層3に接するように配置された下地層5、配線層10、キャップ層6、及び後述する電極層7は、全て記憶層3に電流を流す導電層として機能する。2磁気抵抗素子の製造方法図1に示した磁気抵抗素子1の製造方法を説明する。まず、トランジスタ及び配線等が形成された半導体基板上に、スパッタ法により下地層5を形成する。次に、下地層5上に、スパッタ法により記憶層3を形成する。すなわち、下地層5上に、スパッタ法により非磁性材料34を形成する。非磁性材料34上に、スパッタ法により磁性材料33を形成する。磁性材料33上に、スパッタ法により非磁性材料32を形成する。非磁性材料32上に、スパッタ法により磁性材料31を形成する。次に、磁性材料31上に、スパッタ法により非磁性層4を形成する。非磁性層4上に、スパッタ法により固定層2を形成する。さらに、固定層2上に、スパッタ法によりキャップ層6を形成する。その後、下地層5、記憶層3、非磁性層4、固定層2、及びキャップ層6に対して、熱処理を行う。その後、リソグラフィ法により、下地層5、記憶層3、非磁性層4、固定層2、及びキャップ層6をパターニングして、図1に示す磁気抵抗素子1を形成する。ここで、熱処理を行った後、非磁性層4と接していない磁性材料33と非磁性材料32はアモルファス状態を含んでいる。また、非磁性材料32はアモルファス状態を含んでいるため、磁性材料31の結晶化は非磁性材料32側からは起こり難く、非磁性層4側からは起こり易い。このため、磁性材料31と非磁性層4との界面における格子不整合が少なく、低抵抗で高い磁気抵抗比MR比を有する磁気抵抗素子が得られる。3記憶層磁気抵抗素子1の記憶層3として垂直磁化膜を用いる場合、前述の通り形状異方性を利用しないため、素子形状を面内磁化型に比し小さくできる。さらに、記憶層3に大きな垂直磁気異方性を示す材料を採用することにより、熱擾乱耐性を維持しつつ、微細化と低電流化の両立が可能となる。以下に、記憶層として具備すべき性質、及び材料選択の具体例について詳細に説明する。3-1記憶層が具備すべき性質記憶層として垂直磁化材料を用いる場合、その熱擾乱指数Δは、実効的な異方性エネルギーKueffVと熱エネルギーkBTとの比をとって、下記の式1のように表される。Δ=KueffV/kBT=Ku-2πNMS2Va/kBT式1ここで、Ku:垂直磁気異方性定数MS:飽和磁化N:反磁場係数Va:磁化反転単位体積である。熱エネルギーにより磁化が揺らぐ問題熱擾乱を回避するには、熱擾乱指数Δが60より大きな値であることが必要条件となるが、大容量化を念頭に素子サイズが小さくなる、若しくは膜厚が薄くなると、Vaが小さくなり、記憶が維持できなくなり=熱擾乱、不安定となることが懸念される。そのため、記憶層としては、垂直磁気異方性定数Kuが大きい、かつ/或いは、飽和磁化MSが小さい材料を選択することが望ましい。一方、垂直磁化方式のスピン注入書き込みによる磁化反転に必要な臨界電流ICは、一般的に、下記の式2のように表される。Ic∝α/ηΔ式2ここで、α:磁気緩和定数η:スピン注入効率係数である。3-2記憶層材料上述したように、記憶層3が垂直磁化膜であり、かつ十分な熱擾乱耐性と低電流での磁化反転とを両立するためには、熱擾乱指数Δを維持しながら、磁気緩和定数αを小さく、スピン注入効率係数ηを大きくすることが望ましい。スピン注入効率係数ηは、分極率に対して単調に増加するため、高い分極率を示す材料が望ましい。以下に実施例について具体的に説明する。ボトムフリー構造の場合、トランジスタや配線がインテグレーションされた基板上に記憶層3を形成する必要がある。このとき、記憶層3を形成する前の基板表面にはインテグレーション上、様々な材料を形成することが想定されるため、その構造や粗さ等の表面状態に依存して記憶層の特性が変化しないことが必要となる。変化する場合は、記憶層における特性ばらつきの要因となるため、好ましくない。ボトムフリー構造を模擬した、磁性材料と非磁性材料の組み合わせと、垂直磁気異方性に関する検討結果を以下に記す。構成は、Si基板上に、非磁性材料ZrまたはNb、Mo、Hf、Ta、W/磁性材料FeCoB/MgO3nmを順次形成した。各非磁性材料によって、磁性材料とのミキシングの程度が異なるため、単位面積当たりの磁気モーメントがおおよそ1×10-4emu/cm2のときの異方性磁場Hkを比較した。異方性磁場は、膜面内方向に磁場を印加し、振動試料型磁力計で困難軸のヒステリシスループを測定評価して算出した。その結果、Zr、Nb、Mo、Hf、Ta、Wのいずれの非磁性材料においても2kOe以上の異方性磁場を示し、垂直磁気異方性を示すことが分かった。Nb、Mo、Ta、Wについては、5kOe以上の異方性磁場が得られた。図6A及び図6Bに、記憶層形成前の基板表面の材料を変えた場合の記憶層における飽和磁化Msおよび異方性磁場Hkの変化の程度を示す。記憶層3の構造は基板側から、W0.3nm/CoFeB0.8nm/W0.3nm/CoFeB1nm/MgO1.5nm/Ta5nmを順次形成した。なお、括弧内は膜厚を示す。MgO上にはMgOの変質を抑えるため、Taを5nm形成した。試料は400°Cで熱処理を行った。比較例として、磁性材料CoFeBと非磁性材料Wの繰り返しが1周期に相当するように、W0.3nm/CoFeB1nm/MgO1.5nm/Ta5nmを形成した。記憶層3の最下層であるW0.3nmを形成する前の基板の表面の材料には、TaまたはRuを用いた。Taの表面は金属で、アモルファスあるいは微結晶であり、Ruの表面は金属で、稠密面が配向した表面である。記憶層形成前の基板表面の材料TaまたはRuを変えた基板に対し、繰り返しが1周期の比較例では飽和磁化Ms、異方性磁場Hkが変化しているのに対し、繰り返しが2周期の実施例では変化していないことが分かる。飽和磁化Ms、異方性磁場Hkは、振動試料型磁力計で磁化容易軸、磁化困難軸のヒステリシスループを測定し、評価した。上述した非磁性材料Wの膜厚が0.3nmの場合は、繰り返し積層した磁性材料CoFeBの磁気モーメントはいずれも消失することなく、ある値を持っている。例えば、Wの膜厚を0.3nmから1nmへと厚くすると、MgO側のCoFeBの磁気モーメントは消失せずにある値をもっているが、Wに挟まれたCoFeBの磁気モーメントは上下からWの影響で、磁気モーメントが消失する。この場合、MgOと接するCoFeBが磁性層として機能し、W/CoFeB/Wは下地層として機能する。ここで、MgOと接するCoFeBは、MgO側から結晶化されている。図7に、CoFeBに挟まれたWが厚くなった場合の磁気特性の一例を示した。Wの膜厚を0.3、0.5、1nmと大きくするにつれて、単位面積あたりの磁気モーメントが減少し、Wの膜厚が1nmの場合の磁気モーメントが繰り返し1周期の磁気モーメント点線と同じになっている。つまり、Wの膜厚が1nm程度のとき、Wに挟まれたCoFeBの磁気モーメントが消失していると考えられる。上述のように、磁性材料および非磁性材料の膜厚は、磁気特性、電気特性を鑑みて、適宜調整することができる。さらに、繰り返しが2周期の方が、1周期に比べて、磁気緩和定数が減少すること、MR比が向上することもわかった。トップフリー構造の場合、非磁性層4上に記憶層3を形成する。図8に、磁性材料と非磁性材料が1周期の構造と2周期の構造の磁気特性を示す。実施例、比較例は共に、非磁性層4に相当する層として、MgO2nmを形成した。実施例は、MgO上に、CoFeB1.2nm/W0.3nm/CoFeBを順次形成し、W3nm/Ta2nmをキャップ層として形成した。2周期目のCoFeBは0.8~3nmの膜厚を検討した。試料は400°Cで熱処理を行った。比較例は、磁性材料CoFeBと非磁性材料Wの繰り返しが1周期に相当するように、MgO上にCoFeB/W0.3nmを順次形成し、W3nm/Ta2nmをキャップ層として形成した。磁気特性は振動試料型磁力計で測定した。これらより、1周期の構造よりも2周期の構造の方が、異方性磁場Hkを大きくすることができた。また、2周期の構造は、膜厚が増加するため、熱擾乱指数Δを大きくできることが分かる。上述したように、磁性層としてCo、Feを含む磁性材料を選択し、非磁性層として、Zr、Nb、Mo、Hf、Ta、Wの少なくとも1つの元素を含む非磁性材料を選択して、磁性材料と非磁性材料との繰り返し周期を2周期以上とすることにより、スピン注入磁化反転に適した記憶層3を形成することができる。4下地層下地層5上に記憶層3を形成する、いわゆるボトムフリー構造の場合は、特に下地層がなくても構わない。すなわち、インテグレーションされた基板表面に直接形成することができる。また、密着性の観点から下地材料を選択して形成してもよい。下地層5上に固定層2あるいはシフト調整層を形成する、いわゆるボトムピン構造の場合は、材料系によって、結晶配向性等を考慮して、下地材料を選択すればよい。下地層5上に固定層2が形成される、ボトムピン構造の場合、材料系によって下記のように下地層5を選択することができる。Co/Pt、Co/Pd、Co/Ni等の人工格子系やfcc、hcpのCoPd合金、CoPt合金、RE-TM規則合金例えば、Sm-Coなどを下地層5に用いる場合は、稠密構造を有する金属が望ましい。稠密構造を有する金属としては、Pt、Pd、Ir、Ru等が挙げられる。また、例えば、金属が1元素ではなく、Pt-Pd、Pt-Irのように、上述の金属が2元素、或いは3元素以上で構成される合金を用いてもよい。また、上述の金属と、Cu、Au、Al等のfcc金属との合金であるPt-Cu、Pd-Cu、Ir-Cu、Pt-Au、Ru-Au、Pt-Al、Ir-Al等や、Re、Ti、Zr、Hf等のhcp金属との合金であるPt-Re、Pt-Ti、Ru-Re、Ru-Ti、Ru-Zr、Ru-Hf等であってもよい。下地層5の膜厚が厚すぎると平滑性が悪くなるため、膜厚範囲としては、30nm以下の範囲にあることが好ましい。また、下地層5は積層構造であっても良い。積層構造とするのは、格子定数の異なる材料を積層することにより、格子定数を調整するためである。例えば、下地層5がRu上にPtを形成した積層構造の場合、PtはRuの影響を受けて、バルクの格子定数とは異なる格子定数となる。但し、上述したように、合金を用いても格子定数を調整できるため、RuあるいはPtのいずれかを省くこともできる。下地層を積層構造とした場合、最下層にTa、Ti等を用いることにより、平滑性の向上や稠密構造を有する金属の結晶配向性を向上させることができる。最下層のTaやTiの膜厚は、厚すぎると成膜に時間がかかり、生産性が低下する要因となる。一方、薄すぎると上述の配向制御の効果を失うため、1乃至10nmの範囲にあることが好ましい。FePt、FePd等のL10規則合金の場合は、100面が配向したPt、Pd等のfcc金属や、Cr等のbcc金属、TiN、MgO等のNaCl構造を有する化合物が望ましい。また、RE-TMアモルファス合金は、アモルファスであるために下地層はTa等の密着層を兼ねた材料系だけでも構わない。5非磁性層磁気抵抗素子1の非磁性層4の材料としては、NaCl構造を有する酸化物が好ましい。具体的にはMgO、CaO、SrO、TiO、VO、NbOなどが挙げられる。記憶層3の磁化方向と固定層2の磁化方向とが反平行の場合、スピン分極したΔ1バンドがトンネル伝導の担い手となるため、マジョリティースピン電子のみが伝導に寄与することとなる。この結果、磁気抵抗素子1の伝導率が低下し、抵抗値が大きくなる。反対に、記憶層3の磁化方向と固定層3の磁化方向とが平行であると、スピン偏極していないΔ5バンドが伝導を支配するために、磁気抵抗素子1の伝導率が上昇し、抵抗値が小さくなる。従って、Δ1バンドの形成が高いトンネル磁気抵抗比TMR比を発現させるためのポイントとなる。Δ1バンドを形成するためには、NaCl構造の酸化物からなる非磁性層4の100面と記憶層3及び固定層2との界面の整合性がよくなければならない。NaCl構造の酸化物層からなる非磁性層4の100面での格子整合性をさらに良くするために、界面層11を挿入してもよい。Δ1バンドを形成するという観点からは、界面層11として、非磁性層4の100面での格子ミスマッチが5以下となるような材料を選択することが、より好ましい。6固定層図1乃至図5に示す磁気抵抗素子1の固定層2としては、記憶層3に対し、容易に磁化方向が変化しない材料を選択することが好ましい。即ち、実効的な磁気異方性Kueff及び飽和磁化Msが大きく、また磁気緩和定数αが大きい材料を選択することが好ましい。具体的な材料については後述する。6-1規則合金系規則合金系としては、Fe、Co、Niのうち1つ以上の元素と、Pt、Pdのうち1つ以上の元素とを含む合金であり、この合金の結晶構造がL10型の規則合金である。例えば、Fe50Pt50、Fe50Pd50、Co50Pt50、Fe30Ni20Pt50、Co30Fe20Pt50、Co30Ni20Pt50等があげられる。これらの規則合金は上記組成比に限定されない。これらの規則合金に、Cu銅、Crクロム、Ag銀等の不純物元素、或いはその合金、絶縁物を加えて実効的な磁気異方性エネルギー及び飽和磁化を調整することができる。また、これらの合金を固定層2として用いる場合、特に非磁性層4との格子ミスマッチが大きい材料を選択する場合においては、図3に示すように、非磁性層4と固定層2との間に、界面層11が挿入されることが好ましい。6-2人工格子系人工格子系としては、Fe、Co、Niのうちいずれか1つの元素、或いは1つ以上の元素を含む合金と、Cr、Pt、Pd、Ir、Rh、Ru、Os、Re、Au、Cuのうちいずれか1つの元素、或いは1つ以上の元素を含む合金とが交互に積層される構造を有する。例えば、Co/Pt人工格子、Co/Pd人工格子、CoCr/Pt人工格子、Co/Ru人工格子、Co/Os、Co/Au、Ni/Cu人工格子等があげられる。これらの人工格子は、磁性層への元素の添加、磁性層と非磁性層の膜厚比及び積層周期を調整することで、実効的な磁気異方性エネルギー及び飽和磁化を調整することができる。また、これらの積層膜を固定層2として用いる場合は、多くの場合、非磁性層4との格子ミスマッチが大きく、高いトンネル磁気抵抗比TMR比を得るためには好ましくない。このような場合は、図3に示すように、非磁性層4と固定層2の間に界面層11が挿入されることが好ましい。6-3不規則合金系不規則合金系は、コバルトCoを主成分とし、クロムCr、タンタルTa、ニオブNb、バナジウムV、タングステンW、ハフニウムHf、チタンTi、ジルコニウムZr、白金Pt、パラジウムPd、鉄Fe、及びニッケルNiのうち1つ以上の元素を含む金属である。例えば、CoCr合金、CoPt合金、CoCrPt合金、CoCrPtTa合金、およびCoCrNb合金等が挙げられる。これらの合金は、非磁性元素の割合を増加させて実効的な磁気異方性エネルギー及び飽和磁化を調整することができる。また、これらの合金を固定層2として用いる場合は、多くの場合、非磁性層4との格子ミスマッチが大きく、高いトンネル磁気抵抗比TMR比を得るためには好ましくない。このような場合は、図3に示すように、非磁性層4と固定層2の間に界面層11が挿入されることが好ましい。7界面層磁気抵抗素子1の非磁性層4に接する固定層磁性層2の界面には、トンネル磁気抵抗比TMR比を上昇させる目的で、図3に示したように、界面層11を配置しても良い。界面層11は、高分極率材料、具体的には、Co、Fe、及びBを含む合金Co100-x-Fex100-yByからなり、x≧20at、0<y≦30atであることが好ましい。これらの磁性材料を界面層11として用いることにより、固定層2と非磁性層4との間の格子ミスマッチが緩和され、さらに高分極率材料であるため、高いトンネル磁気抵抗比TMR比と高いスピン注入効率を実現する効果が期待される。8バイアス層図5に示したように、磁気抵抗素子1の固定層2とキャップ層6の間に、非磁性層21とバイアス層シフト調整層22を配置してもよい。これにより、固定層2からの漏れ磁場による記憶層3の反転電流のシフトを緩和及び調整することが可能となる。非磁性層21は、固定層2とバイアス層22とが熱工程によって混ざらない耐熱性、及びバイアス層22を形成する際の結晶配向を制御する機能を具備することが望ましい。さらに、非磁性層21の膜厚が厚くなると、バイアス層22と記憶層3との距離が離れるため、バイアス層22から記憶層3に印加されるシフト調整磁界が小さくなってしまう。このため、非磁性層21の膜厚は、5nm以下であることが望ましい。バイアス層22は、膜面垂直方向に磁化容易軸を有する、強磁性材料から構成される。具体的には、固定層2で挙げた材料を用いることができる。但し、バイアス層22は、固定層2に比べて記憶層3から離れているため、記憶層3に印加される漏れ磁場をバイアス層22によって調整するためには、バイアス層22の膜厚、或いは飽和磁化Msの大きさを固定層2より大きくする設定する必要がある。即ち、固定層2の膜厚及び飽和磁化をそれぞれt2、MS2とし、バイアス層22の膜厚及び飽和磁化をそれぞれt22、MS22とすると、以下の関係式式3を満たす必要がある。MS2×t2<MS22×t22式3例えば、素子サイズ50nmの加工を想定した場合、反転電流のシフトを相殺するためには、固定層2に飽和磁化Msが1000emu/cc、膜厚が5nmの磁性材料を用いたとすると、非磁性層21の膜厚は3nm、バイアス層22には飽和磁化Msが1000emu/cc、膜厚が15nm程度のバイアス層特性が要求される。また、上述したシフトキャンセル効果を得るには、固定層2とバイアス層22との磁化方向は反平行に設定される必要がある。この関係を満たすためには、固定層2の保磁力Hc2とバイアス層22の保磁力Hc22との間には、Hc2>Hc22、或いはHc2<Hc22の関係を満たす材料を選択すればよい。この場合、予めマイナーループMinorLoop着磁により保磁力の小さい層の磁化方向を反転させることにより、固定層2とバイアス層22との磁化方向は反平行に設定することが可能となる。また、非磁性層21を介して固定層2及びバイアス層22を反強磁性結合SAFSyntheticAntiFerromagnet結合させることによっても、同様に固定層2とバイアス層22との磁化方向は反平行に設定することが可能となる。具体的には、非磁性層21の材料として、例えば、ルテニウムRuを用い、固定層2とバイアス層22との磁化方向を反平行に結合させることができる。これにより、バイアス層22によって固定層2から出る漏れ磁界を低減することができ、結果的に、記憶層3の反転電流のシフトを低減することができる。この結果、素子間での記憶層3の反転電流のばらつきを低減することも可能となる。以上述べたように、第1実施形態の磁気抵抗素子によれば、低電流で記憶層の磁化を反転させることができるスピン注入書き込み方式の磁気抵抗素子を得ることができる。[第2実施形態]次に、第2実施形態の磁気ランダムアクセスメモリMRAMについて図9および図10を参照して説明する。第2実施形態のMRAMは、第1実施形態の磁気抵抗素子を記憶素子として用いた構成となっている。図9は、第2実施形態のMRAMの構成を示す回路図である。図示するように、MRAMは、マトリクス状に配列された複数のメモリセルMCを有するメモリセルアレイ40を備えている。メモリセルアレイ40には、複数のビット線対BL,/BLがそれぞれ列カラム方向に延在するように、配設されている。また、メモリセルアレイ40には、複数のワード線WLがそれぞれ行ロウ方向に延在するように、配設されている。ビット線BLとワード線WLとの交差部分には、メモリセルMCが配置されている。各メモリセルMCは、磁気抵抗素子1、及び選択トランジスタ例えば、nチャネルMOSトランジスタ41を備えている。磁気抵抗素子1の一端は、ビット線BLに接続されている。磁気抵抗素子1の他端は、選択トランジスタ41のドレイン端子に接続されている。選択トランジスタ41のソース端子は、ビット線/BLに接続されている。さらに、選択トランジスタ41のゲート端子は、ワード線WLに接続されている。ワード線WLには、ロウデコーダ42が接続されている。ビット線対BL,/BLには、書き込み回路44及び読み出し回路45が接続されている。書き込み回路44及び読み出し回路45には、カラムデコーダ43が接続されている。そして、各メモリセルMCは、ロウデコーダ42及びカラムデコーダ43により選択される。メモリセルMCへのデータの書き込みは、以下のように行われる。まず、データ書き込みを行うメモリセルMCを選択するために、このメモリセルMCに接続されるワード線WLが活性化される。これにより、選択トランジスタ41がターンオンする。ここで、磁気抵抗素子1には、書き込みデータに応じて、双方向の書き込み電流Iwが供給される。具体的には、磁気抵抗素子1に左から右へ書き込み電流Iwを供給する場合、書き込み回路44は、ビット線BLに正の電圧を印加し、ビット線/BLに接地電圧を印加する。また、磁気抵抗素子1に右から左へ書き込み電流Iwを供給する場合、書き込み回路44は、ビット線/BLに正の電圧を印加し、ビット線BLに接地電圧を印加する。このようにして、メモリセルMCにデータ0、或いはデータ1を書き込むことができる。次に、メモリセルMCからのデータ読み出しは、以下のように行われる。まず、選択されるメモリセルMCの選択トランジスタ41がターンオンする。読み出し回路45は、磁気抵抗素子1に、例えば右から左へ流れる読み出し電流Irを供給する、すなわちビット線/BLからビット線BLへ読み出し電流Irを供給する。読み出し回路45は、この読み出し電流Irに基づいて磁気抵抗素子1の抵抗値を検出する。さらに、読み出し回路45は、検出した抵抗値から磁気抵抗素子1に記憶されたデータを読み出す。次に、実施形態のMRAMの構造について図10を参照して説明する。図10は、1個のメモリセルMCの構造を示す断面図である。図示するように、メモリセルMCは、磁気抵抗素子MTJ1と選択トランジスタ41を有している。p型半導体基板51の表面領域には、素子分離絶縁層46が設けられている。この素子分離絶縁層46が設けられていない半導体基板51の表面領域は、素子が形成される素子領域activeareaとなる。素子分離絶縁層46は、例えばSTIShallowTrenchIsolationにより構成される。STIとしては、例えば酸化シリコンが用いられる。半導体基板51の素子領域には、互いに離隔したソース領域S及びドレイン領域Dが形成されている。このソース領域S及びドレイン領域Dは、それぞれ半導体基板51内に高濃度の不純物、例えばn型不純物を導入して形成されたn型拡散領域から構成される。ソース領域Sとドレイン領域D間の半導体基板51上には、ゲート絶縁膜41Aが形成されている。ゲート絶縁膜41A上には、ゲート電極41Bが形成されている。このゲート電極41Bは、ワード線WLとして機能する。このように、半導体基板51には、選択トランジスタ41が設けられている。ソース領域S上には、コンタクト52を介して配線層53が形成されている。配線層53は、ビット線/BLとして機能する。ドレイン領域D上には、コンタクト54を介して引き出し線55が形成されている。引き出し線55上には、下部電極7及び上部電極9に挟まれた磁気抵抗素子1が設けられている。上部電極9上には、配線層56が形成されている。配線層56は、ビット線BLとして機能する。また、半導体基板51と配線層56との間は、例えば酸化シリコンからなる層間絶縁層57で満たされている。以上、詳述したように、第2実施形態によれば、磁気抵抗素子1を用いてMRAMを構成することができる。尚、磁気抵抗素子1は、スピン注入型の磁気メモリの他、磁壁移動型の磁気メモリとして使用することも可能である。第2実施形態で示したMRAMは、様々な装置に適用することが可能である。以下に、MRAMのいくつかの適用例について説明する。1適用例1図11は、デジタル加入者線DSL用モデムのDSLデータパス部を抽出して示している。このモデムは、プログラマブルデジタルシグナルプロセッサDSP:DigitalSignalProcessor100、アナログ-デジタルA/Dコンバータ110、デジタル-アナログD/Aコンバータ120、送信ドライバ130、及び受信機増幅器140等を備えている。図11では、バンドパスフィルタを省略しており、その代わりに回線コードプログラムDSPで実行される、コード化される加入者回線情報、伝送条件等回線コード:QAM、CAP、RSK、FM、AM、PAM、DWMT等に応じてモデムを選択、動作させるためのプログラムを保持するための種々のタイプのオプションのメモリとして、第2実施形態のMRAM170と、EEPROMelectricallyerasableandprogrammableROM180とを示している。なお、本適用例では、回線コードプログラムを保持するためのメモリとしてMRAM170とEEPROM180との2種類のメモリを用いているが、EEPROM180をMRAMに置き換えてもよい。即ち、2種類のメモリを用いず、MRAMのみを用いるように構成してもよい。2適用例2図12は、別の適用例であり、携帯電話端末300を示している。通信機能を実現する通信部200は、送受信アンテナ201、アンテナ共用器202、受信部203、ベースバンド処理部204、音声コーデックとして用いられるデジタル信号処理回路DSP205、スピーカ受話器206、マイクロホン送話器207、送信部208、及び周波数シンセサイザ209等を備えている。また、この携帯電話端末300には、当該携帯電話端末300の各部を制御する制御部220が設けられている。制御部220は、CPU221、ROM222、第2実施形態のMRAM223、及びフラッシュメモリ224がバス225を介して接続されて形成されるマイクロコンピュータである。上記ROM222には、CPU221において実行されるプログラムや表示用のフォント等の必要となるデータが予め記憶されている。MRAM223は、主に作業領域として用いられるものであり、CPU221がプログラムの実行中において計算途中のデータ等を必要に応じて記憶したり、制御部220と各部との間でやり取りするデータを一時的に記憶したりする場合等に用いられる。また、フラッシュメモリ224は、携帯電話端末300の電源がオフされても、例えば、直前の設定条件等を記憶しておき、次の電源オン時に同じ設定にするような使用方法をする場合に、それらの設定パラメータを記憶しておくものである。これによって、携帯電話端末300の電源がオフにされても、記憶されている設定パラメータを消失してしまうことがない。また、この携帯電話端末300には、音声データ再生処理部211、外部出力端子212、LCDコントローラ213、表示用のLCD液晶ディスプレイ214、及び呼び出し音を発生するリンガ215等が設けられている。音声データ再生処理部211は、携帯電話端末300に入力される音声データ或いは、後述する外部メモリ240に記憶されるオーディオ情報音声データを再生する。再生される音声データオーディオ情報は、外部出力端子212を介してヘッドフォンや携帯型スピーカ等に伝えることにより、外部に取り出すことが可能である。このように、音声データ再生処理部211を設けることにより、オーディオ情報の再生が可能となる。LCDコントローラ213は、例えばCPU221からの表示情報を、バス225を介して受け取り、LCD214を制御するためのLCD制御情報に変換し、LCD214を駆動して表示させる。さらに、携帯電話端末300には、インターフェース回路I/F231,233,235、外部メモリ240、外部メモリスロット232、キー操作部234、及び外部入出力端子236等が設けられている。上記外部メモリスロット232にはメモリカード等の外部メモリ240が挿入される。この外部メモリスロット232は、インターフェース回路I/F231を介してバス225に接続される。このように、携帯電話端末300にスロット232を設けることにより、携帯電話端末300の内部の情報を外部メモリ240に書き込んだり、或いは外部メモリ240に記憶された情報例えば、オーディオ情報を携帯電話端末300に入力したりすることが可能となる。キー操作部234は、インターフェース回路I/F233を介してバス225に接続される。キー操作部234から入力されるキー入力情報は、例えば、CPU221に伝えられる。外部入出力端子236は、インターフェース回路I/F235を介してバス225に接続される。この外部入出力端子236は、携帯電話端末300に外部から種々の情報を入力したり、或いは携帯電話端末300から外部へ情報を出力したりする際の端子として機能する。なお、本適用例では、ROM222、MRAM223、及びフラッシュメモリ224を用いているが、フラッシュメモリ224をMRAMに置き換えてもよいし、さらにROM222もMRAMに置き換えることが可能である。3適用例3図13乃至図17は、MRAMをスマートメディア等のメディアコンテンツを収納するカードMRAMカードに適用した例をそれぞれ示している。図13に示すように、MRAMカード本体400には、MRAMチップ401が内蔵されている。このカード本体400には、MRAMチップ401に対応する位置に開口部402が形成され、MRAMチップ401が露出されている。この開口部402にはシャッター403が設けられており、当該MRAMカードの携帯時にMRAMチップ401がシャッター403で保護されるようになっている。このシャッター403は、外部磁場を遮蔽する効果のある材料、例えばセラミックからなっている。データを転写する場合には、シャッター403を開放してMRAMチップ401を露出させて行う。外部端子404は、MRAMカードに記憶されたコンテンツデータを外部に取り出すためのものである。図14及び図15は、MRAMカードにデータを転写するための、カード挿入型の転写装置を示している。データ転写装置500は、収納部500aを有している。この収納部500aには、第1MRAMカード550が収納されている。収納部500aには、第1MRAMカード550に電気的に接続される外部端子530が設けられており、この外部端子530を用いて第1MRAMカード550のデータが書き換えられる。エンドユーザの使用する第2MRAMカード450を、矢印で示すように転写装置500の挿入部510より挿入し、ストッパ520で止まるまで押し込む。このストッパ520は、第1MRAMカード550と第2MRAMカード450を位置合わせするための部材としても働く。第2MRAMカード450が所定位置に配置されると、第1MRAMデータ書き換え制御部から外部端子530に制御信号が供給され、第1MRAMカード550に記憶されるデータが第2MRAMカード450に転写される。図16は、MRAMカードにデータを転写するための、はめ込み型の転写装置を示す断面図である。この転写装置600は、矢印で示すように、ストッパ520を目標に、第1MRAMカード550上に第2MRAMカード450をはめ込むように載置するタイプである。転写方法についてはカード挿入型と同一であるので、説明を省略する。図17は、MRAMカードにデータを転写するための、スライド型の転写装置を示す断面図である。この転写装置700は、CD-ROMドライブやDVDドライブと同様に、転写装置700に受け皿スライド560が設けられており、この受け皿スライド560が矢印で示すように移動する。受け皿スライド560が破線の位置に移動したときに第2MRAMカード450を受け皿スライド560に載置し、続いて受け皿スライド560が移動して第2MRAMカード450を転写装置700の内部へ搬送する。ストッパ520に第2MRAMカード450の先端部が当接するように搬送される点、及び転写方法についてはカード挿入型と同一であるので、説明を省略する。第2実施形態で説明したMRAMは、高速ランダム書き込み可能なファイルメモリ、高速ダウンロード可能な携帯端末、高速ダウンロード可能な携帯プレーヤー、放送機器用半導体メモリ、ドライブレコーダ、ホームビデオ、通信用大容量バッファメモリ、及び防犯カメラ用半導体メモリなどに対して用いることができ、産業上のメリットは多大である。以上説明したように実施形態によれば、低電流で記憶層の磁化反転が可能なスピン注入書き込み方式のための磁気抵抗素子、磁気抵抗素子を用いた磁気メモリ、及び磁気抵抗素子の製造方法を提供することができる。本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。"