所定の基準電圧と入力される帰還電圧との誤差を増幅して出力する誤差増幅器と、上記誤差増幅器にバイアス電流を供給する電流生成回路とを含む集積回路を備えた誤差増幅回路において、上記集積回路は、上記電流生成回路に接続されたバイアス電流制御端子と、位相補償抵抗を介して上記誤差増幅器の出力端子に接続された位相補償端子とを備え、上記誤差増幅回路は、上記位相補償端子に接続された位相補償容量を上記集積回路の外部に備えたことを特徴とする誤差増幅回路。上記電流生成回路は、上記バイアス電流制御端子が開放されているときに、ゼロでない第1のバイアス電流を発生し、上記バイアス電流制御端子にバイアス電流制御抵抗が接続されているときに、上記第1のバイアス電流と異なる第2のバイアス電流を発生することを特徴とする請求項1記載の誤差増幅回路。上記電流生成回路は、上記バイアス電流制御端子が開放されているときに、ゼロでない第1のバイアス電流を発生し、上記バイアス電流制御端子にバイアス電流制御電圧が印加されているときに、上記第1のバイアス電流と異なる第2のバイアス電流を発生することを特徴とする請求項1記載の誤差増幅回路。請求項1乃至3のうちの1つの請求項記載の誤差増幅回路を備えたことを特徴とするスイッチングレギュレータ。上述したように、従来技術に係る外付けの位相補償方式に適するように、位相補償端子T102の寄生容量と比較して外付けの位相補償回路COMP101のインピーダンスを小さく設定し、外付けの位相補償回路COMP101に適するように誤差増幅器EA101の出力抵抗を十分に小さく設計すると、位相補償回路を内蔵する誤差増幅回路と比較して回路規模が極端に大きくなる、又は回路の消費電流が極端に大きくなるという問題がある。本発明の目的は以上の問題を解決し、位相補償回路を内蔵する誤差増幅回路と比較して、回路規模及び回路の消費電流を極端に大きくすることなく、位相補償容量を外付けにすることができる誤差増幅回路及び当該誤差増幅回路を用いたスイッチングレギュレータを提供することにある。本発明に係る誤差増幅回路は、所定の基準電圧と入力される帰還電圧との誤差を増幅して出力する誤差増幅器と、上記誤差増幅器にバイアス電流を供給する電流生成回路とを含む集積回路を備えた誤差増幅回路において、上記集積回路は、上記電流生成回路に接続されたバイアス電流制御端子と、位相補償抵抗を介して上記誤差増幅器の出力端子に接続された位相補償端子とを備え、上記誤差増幅回路は、上記位相補償端子に接続された位相補償容量を上記集積回路の外部に備えたことを特徴とする。また、上記誤差増幅回路において、上記電流生成回路は、上記バイアス電流制御端子が開放されているときに、ゼロでない第1のバイアス電流を発生し、上記バイアス電流制御端子にバイアス電流制御抵抗が接続されているときに、上記第1のバイアス電流と異なる第2のバイアス電流を発生することを特徴とする。さらに、上記誤差増幅回路において、上記電流生成回路は、上記バイアス電流制御端子が開放されているときに、ゼロでない第1のバイアス電流を発生し、上記バイアス電流制御端子にバイアス電流制御電圧が印加されているときに、上記第1のバイアス電流と異なる第2のバイアス電流を発生することを特徴とする。またさらに、本発明に係るスイッチングレギュレータは、上記誤差増幅回路を備えたことを特徴とする。本発明に係る誤差増幅回路によれば、誤差増幅器に供給されるバイアス電流を集積回路の外部から制御することによって、誤差増幅器によって出力される誤差電圧の高周波帯域における利得を制御することができ、誤差増幅器によって出力される誤差電圧の高周波帯域における利得を制御するための位相補償抵抗を集積回路に内蔵し、位相補償端子に位相補償容量を接続するので、位相補償端子の寄生容量が位相補償容量と並列に接続される構成となり、位相補償回路を内蔵する誤差増幅回路と比較して回路規模及び回路の消費電流を極端に大きくすることなく、位相補償容量を外付けにすることができる。また、本発明に係る誤差増幅回路によれば、バイアス電流制御端子が開放されているときに、所定のバイアス電流が誤差増幅器に供給されるので、所定のバイアス電流を用いて誤差増幅回路を動作させるときに集積回路の外部の部品点数を削減することができる。さらに、本発明に係るスイッチングレギュレータによれば、位相補償回路を内蔵する誤差増幅回路を用いたスイッチングレギュレータと比較して回路規模及び回路の消費電流を極端に大きくすることなく、位相補償容量を外付けにすることができ、スイッチング周波数が高くかつ低消費電流であるスイッチングレギュレータを提供することができる。本発明に係る実施形態は、スイッチングレギュレータなどに用いられる集積回路を備えた誤差増幅回路において、誤差増幅器に供給されるバイアス電流を集積回路の外部から制御する機能を集積回路に追加することによって誤差増幅器の高周波帯域における利得を制御することができることと、誤差増幅器の高周波帯域における利得を制御するための位相補償抵抗を集積回路に内蔵することとを特徴とする。以下、図面を参照して本発明に係る実施形態を説明する。なお、各図面において、同様の構成要素については同一の符号を付している。図1は、本発明の実施形態に係るスイッチングレギュレータ1の構成を示すブロック図である。図1のスイッチングレギュレータ1は、誤差増幅回路10aを備えて構成される。誤差増幅回路10aは、集積回路10と、バイアス電流制御回路20と、位相補償容量30とを備えて構成される。また、集積回路10は、電流生成回路11と、誤差増幅器12と、基準電圧発生回路13と、位相補償抵抗14と、バイアス電流制御端子T1と、位相補償端子T2とを備えて構成され、位相補償端子T2には、寄生容量15が発生する。また、位相補償抵抗14と位相補償端子T2と位相補償容量30とは、位相補償回路COMP1を構成する。本実施形態に係る誤差増幅回路10aは、所定の基準電圧Vref1と入力電圧Vfb1との誤差を増幅して出力する誤差増幅器12と、誤差増幅器12にバイアス電流Ibias1を供給する電流生成回路11とを含む集積回路10を備えた誤差増幅回路10aにおいて、集積回路10は、電流生成回路11に接続されたバイアス電流制御端子T1と、位相補償抵抗14を介して誤差増幅器12の出力端子T11に接続された位相補償端子T2とを備え、誤差増幅回路10aは、位相補償端子T2に接続された位相補償容量30を集積回路10の外部に備えたことを特徴とする。図1において、バイアス電流制御回路20は、バイアス電流制御端子T1を介して電流生成回路11に接続され、電流生成回路11は、バイアス電流制御回路20の抵抗値又はバイアス電流制御回路20から印加される電圧に基づいてバイアス電流Ibias1を発生し、バイアス電流Ibias1を誤差増幅器12に供給する。誤差増幅器12には、基準電圧生成回路13からの基準電圧Vref1及び所定の入力電圧Vfb1が入力される。また、誤差増幅器12は、基準電圧Vref1と入力電圧Vfb1との誤差を増幅して、誤差電圧Ve1として出力端子T11を介して次段の回路に出力する。位相補償抵抗14は、誤差増幅器12の出力端子T11と位相補償端子T2との間に接続され、位相補償端子T2には位相補償容量30が接続される。位相補償抵抗14及び位相補償容量30は、誤差増幅器12の位相補償を実行する。図1のスイッチングレギュレータ1は、集積回路10の外部にバイアス電流制御回路20を備えるので、電流生成回路11によって誤差増幅器12に供給されるバイアス電流Ibias1を集積回路10の外部から制御することができる。したがって、図1のスイッチングレギュレータ1は、位相補償抵抗14を集積回路10の内部に備えているが、誤差増幅器12によって出力される誤差電圧Ve1の高周波数帯域における利得を集積回路10の外部から制御することができる。また、図1のスイッチングレギュレータ1では、寄生容量15は位相補償容量30と並列に接続されるので、位相補償容量30の設計値から寄生容量15の容量値を減算した値に位相補償容量30の容量値を設定すると、スイッチングレギュレータ1は所望の動作を実行する。また、位相補償容量30は、誤差増幅器12の性能に直接的に依存しないので、誤差増幅回路10aの構成に応じて誤差増幅器12を設計する必要がない。図2は、図1の誤差増幅回路10aの構成を示す回路図である。なお、図2では、図1と同一の構成要素及び同様の構成要素には同一の符号を付している。図2を参照すると、電流生成回路11は可変電流源Ir1と電流源Ir2とを備えて構成され、誤差増幅器12は例えばオペアンプである誤差増幅器EA1を備えて構成される。また、基準電圧発生回路13は基準電圧Vref1を発生する電圧源V1を備えて構成され、位相補償抵抗14は抵抗値rc1を有する位相補償抵抗Rc1を備えて構成される。図2において寄生容量15は、容量値cp1を有する容量Cp1で表されている。可変電流源Ir1の電流制御端子は、バイアス電流制御端子T1に接続される。また、可変電流源Ir1及び電流源Ir2は、誤差増幅器EA1と接地との間に並列に接続される。誤差増幅器EA1の非反転入力端子には電圧源V1が接続され、誤差増幅器EA1の反転入力端子には所定の電圧Vfb1が印加される。誤差増幅器EA1の出力端子T11は位相補償抵抗Rc1の一端に接続される。位相補償抵抗Rc1の他端は位相補償端子T2に接続される。また、図2を参照すると、バイアス電流制御回路20は抵抗値ri1を有するバイアス電流制御抵抗Ri1を備えて構成され、バイアス電流制御抵抗Ri1はバイアス電流制御端子T1と接地との間に接続される。さらに、位相補償容量30は容量値cc1を有する位相補償容量Cc1を備えて構成され、位相補償容量Cc1は位相補償端子T2と接地との間に接続される。図2の可変電流源Ir1は、バイアス電流制御端子T1に接続されているバイアス電流制御抵抗Ri1の抵抗値ri1に応じて、電流ir1を発生する。例えば、抵抗値ri1が大きいほど、可変電流源Ir1によって発生される電流ir1が減少し、バイアス電流制御端子T1を開放すると、電流源Ir1は電流を発生しない。一方、電流源Ir2は電流ir2を発生する。したがって、電流生成回路11は、可変電流源Ir1によって発生される電流ir1と、電流源Ir2によって発生される電流ir2との和をバイアス電流Ibias1として誤差増幅器EA1に供給する。バイアス電流Ibias1は、バイアス電流制御抵抗Ri1によって、電流ir2以上に制御される。ここで、バイアス電流Ibias1が電流ir2であるように制御するときは、バイアス電流制御端子T1を開放すればよいので、誤差増幅回路10aの部品点数を削減することができる。なお、電流生成回路11では、バイアス電流制御端子T1に接続されるバイアス電流制御抵抗Ri1に応じてバイアス電流Ibias1が制御されるが、本発明はこれに限らず、バイアス電流制御端子T1に印加されるバイアス電流制御電圧によって、バイアス電流Ibias1が制御されてもよい。また、電流生成回路11では、バイアス電流Ibias1が電流ir2以上となるように制御されるが、バイアス電流制御端子T1に接続されるバイアス電流制御抵抗Ri1又は印加されるバイアス電流制御電圧によって、バイアス電流Ibias1が電流ir2未満となるように制御されるように電流生成回路を構成してもよい。図3は、図8の誤差増幅回路110aの等価回路を示す回路図である。図3の等価回路において、誤差増幅器EA101は図8の誤差増幅器EA101と等価な誤差増幅器であり、誤差増幅器電圧電流変換率gm101を有する電流源Ie101と、抵抗値re101を有する誤差増幅器出力抵抗Re101と、容量値ce101を有する誤差増幅器出力容量Ce101とを備えて構成される。電流源Ie101と誤差増幅器出力抵抗Re101と誤差増幅器出力容量Ce101とは並列に接続される。位相補償端子T102には、集積回路110の外部で位相補償抵抗Rc101及び位相補償容量Cc101が接続される。ここで、位相補償抵抗Rc101及び位相補償容量Cc101は、様々な抵抗値及び容量値を有する抵抗及び容量にそれぞれ交換することができるので、図3では、位相補償抵抗Rc101は可変抵抗として表され、位相補償容量Cc101は可変容量として表されている。また、位相補償端子T102に発生する寄生容量Cp101は、誤差増幅器出力容量Ce101に並列に接続される。誤差増幅器出力抵抗Re101と誤差増幅器出力容量Ce101と寄生容量Cp101との合成インピーダンスZe101は、以下の式1で表される。ここで、re101は誤差増幅器出力抵抗Re101の抵抗値、ce101は誤差増幅器出力容量Ce101の容量値、cp101は寄生容量Cp101の容量値、jは虚数単位、ωは角周波数である。また、位相補償抵抗Rc101と位相補償容量Cc101との合成インピーダンスZc101は、以下の式2で表される。ここで、rc101は位相補償抵抗Rc101の抵抗値、cc101は位相補償容量Cc101の容量値、jは虚数単位、ωは角周波数である。したがって、誤差増幅器EA101に接続されるインピーダンスZeo101は、式1及び式2から以下の式3で表される。図4は、図2の誤差増幅回路10aの等価回路を示す回路図である。図4の等価回路において、誤差増幅器EA1は図2の誤差増幅器EA1と等価な誤差増幅器であり、誤差増幅器電圧電流変換率gm1を有する電流源Ie1と、抵抗値re1を有する誤差増幅器出力抵抗Re1と、容量値ce1を有する誤差増幅器出力容量Ce1とを備えて構成される。電流源Ie1と誤差増幅器出力抵抗Re1と誤差増幅器出力容量Ce1とは並列に接続される。位相補償端子T2には集積回路10の内部で位相補償抵抗Rc1が接続され、かつ集積回路10の外部で位相補償容量Cc1が接続される。また、位相補償端子T2に発生する寄生容量Cp1は位相補償容量Cc1と並列に接続される。ここで、位相補償容量Cc1は、様々な容量値を有する容量に交換することができるので、図4では、位相補償容量Cc101は可変容量として表されている。また、上述したように、集積回路10は、バイアス電流Ibias1を外部から制御することができる。一般に、誤差増幅器電圧電流変換率gm1はバイアス電流Ibias1の平方根に比例し、誤差増幅器出力抵抗Re1の抵抗値re1はバイアス電流Ibias1に反比例することが知られている。したがって、集積回路10では、誤差増幅器電圧電流変換率gm4及び抵抗値re1を外部から制御することができるので、図4では、電流源Ie1は可変電流源として表され、誤差増幅器出力抵抗Re1は可変抵抗として表されている。誤差増幅器出力抵抗Re1と誤差増幅器出力容量Ce1との合成インピーダンスZe1は、以下の式4で表される。ここで、re1は誤差増幅器出力抵抗Re1の抵抗値、ce1は誤差増幅器出力容量Ce1の容量値、jは虚数単位、ωは角周波数である。また、位相補償抵抗Rc1と位相補償容量Cc1と寄生容量Cp1との合成インピーダンスZc1は、以下の式5で表される。ここで、rc1は位相補償抵抗Rc1の抵抗値、cc1は位相補償容量Cc1の容量値、cp1は寄生容量Cp1の容量値、jは虚数単位、ωは角周波数である。したがって、誤差増幅器EA1に接続されるインピーダンスZeo1は、式4及び式5から以下の式6で表される。誤差増幅器EA101の周波数特性は、誤差増幅器EA101に接続されるインピーダンスZeo101及び電流源Ie101の誤差増幅器電圧電流変換率gm101によって決定される。一方、誤差増幅器EA1の周波数特性は、誤差増幅器EA1に接続されるインピーダンスZeo1及び電流源Ie1の誤差増幅器電圧電流変換率gm1によって決定される。図5は、図3の等価回路及び図4の等価回路の周波数特性を示したグラフである。図5のグラフには、誤差増幅器EA101によって出力される誤差電圧Ve101の利得及び位相の周波数特性と、誤差増幅器EA1によって出力される誤差電圧Ve1の利得及び位相の周波数特性とが示されている。ここでは、図3の等価回路及び図4の等価回路において、gm101=gm1=1mS、re101=re1=1MΩ、ce101=ce1=0.5pF、cp101=cp1=2pF、rc101=rc1=100kΩ、cc101=cc1=100pFである。同一の構成要素を用いて誤差増幅器EA101及び誤差増幅器EA1を構成しても、誤差増幅器EA1の高周波数帯域における利得は、誤差増幅器EA101の高周波数帯域における利得よりも高い。図6は、図4の等価回路の周波数特性を示したグラフである。図6のグラフには、位相補償容量Cc1の容量値cc1を変化させたときに誤差増幅器EA1によって出力される誤差電圧Ve1の利得及び位相の周波数特性が示されている。ここでは、図4の等価回路において、gm1=1mS、re1=1MΩ、ce1=0.5pF、cp1=2pF、rc1=100kΩとし、cc1=100pFであるときとcc1=1000pFであるときとを比較した。図6に示すように、位相補償容量Cc1の容量値cc1を変化させても、誤差増幅器EA1の高周波数帯域における利得は変化しない。また、集積回路10は、位相補償抵抗Rc1を内部に備えるので、位相補償抵抗Rc1を交換することができない。図7は、図4の等価回路の周波数特性を示したグラフである。図6のグラフには、バイアス電流Ibias1を変化させたときに誤差増幅器EA1によって出力される誤差電圧Ve1の利得及び位相の周波数特性が示されている。ここでは、図4の等価回路において、gm1=1mS、re1=1MΩ、ce1=0.5pF、cp1=2pF、rc1=100kΩ、cc1=100pFであるときと、バイアス電流Ibias1を上述した条件の0.25倍に外部制御したことを想定して、gm1=0.5mS、re1=4MΩ、ce1=0.5pF、cp1=2pF、rc1=100kΩ、cc1=100pFであるときとを比較した。上述したように集積回路10は、位相補償抵抗Rc1を内部に備えるので、位相補償抵抗Rc1を交換することができないが、図7に示すように、バイアス電流Ibias1を外部制御することによって、誤差増幅器EA1の高周波数帯域における利得を制御することができる。以上説明したように、本実施形態によれば、誤差増幅器EA1のバイアス電流Ibias1を集積回路10の外部から制御することによって、誤差増幅器EA1によって出力される誤差電圧Ve1の高周波帯域における利得を制御することができ、誤差増幅器EA1によって出力される誤差電圧Ve1の高周波帯域における利得を制御するための位相補償抵抗Rc1を集積回路10に内蔵し、位相補償端子T2に位相補償容量Cc1を接続するので、位相補償端子T2の寄生容量Cp1が位相補償容量Cc1と並列に接続される構成となり、位相補償回路を内蔵する誤差増幅回路と比較して回路規模及び回路の消費電流を極端に大きくすることなく、位相補償容量Cc1を外付けにすることができる。また、本実施形態によれば、バイアス電流制御端子T1が開放されているときに、電流値ir2のバイアス電流Ibias1が誤差増幅器EA1に供給されるので、電流値ir2のバイアス電流Ibias1を用いて誤差増幅回路10aを動作させるときに集積回路10の外部の部品点数を削減することができる。さらに、本実施形態によれば、位相補償回路を内蔵する誤差増幅回路を用いたスイッチングレギュレータと比較して回路規模及び回路の消費電流を極端に大きくすることなく、位相補償容量Cc1を外付けにすることができ、スイッチング周波数が高くかつ低消費電流であるスイッチングレギュレータ1を提供することができる。