"光電変換部が配列形成されたセンサ基板と、前記光電変換部を駆動する回路が形成され前記センサ基板に対して積層された回路基板と、前記センサ基板における前記回路基板側の界面に引き出され、凸型電極または凹型電極として形成されたセンサ側電極と、前記回路基板における前記センサ基板側の界面に引き出され、凹型電極または凸型電極として形成されると共に前記センサ側電極と嵌め合わせた状態で接合された回路側電極とを備えた固体撮像素子。前記センサ側電極と前記回路側電極との接合面は、曲面で構成されている請求項1記載の固体撮像素子。前記凸型電極の外周が前記凹型電極で囲まれている請求項1または2に記載の固体撮像素子。前記センサ基板側において前記センサ側電極を囲む絶縁膜と、前記回路基板側において前記回路側電極を囲む絶縁膜とは密着している請求項1~3の何れかに記載の固体撮像素子。光電変換部が配列形成されたセンサ基板の一主面側に凸型電極または凹型電極としてセンサ側電極を形成する工程と、前記光電変換部を駆動する回路が形成された回路基板の一主面側に凹型電極または凸型電極として回路側電極を形成する工程と、前記センサ側電極および前記回路側電極の一方を構成する凹型電極に、当該電極の他方を構成する凸型電極を嵌め合わせた状態で、前記センサ基板と前記回路基板とを対向配置して積層させ、熱処理を施すことによって当該センサ側電極と当該回路側電極とを接合させる工程とを行う固体撮像素子の製造方法。前記凹型電極の凹部の容積は、前記凸型電極の凸部の体積以上である請求項5記載の固体撮像素子の製造方法。前記凹型電極に前記凸型電極を嵌め合わせた状態では、当該凹型電極の底部に当該凸型電極の頂部が当接する請求項5または6に記載の固体撮像素子の製造方法。前記凹型電極の凹部および前記凸型電極の凸部は曲面で構成されている請求項5~7の何れかに記載の固体撮像素子の製造方法。前記凹型電極の凹部の曲率は、前記凸型電極の凸部の曲率よりも大きい請求項8記載の固体撮像素子の製造方法。固体撮像素子と、前記固体撮像素子に入射光を導く光学系と、前記固体撮像素子の出力信号を処理する信号処理回路とを備え、前記固体撮像素子は、光電変換部が配列形成されたセンサ基板と、前記光電変換部を駆動する回路が形成され前記センサ基板に対して積層された回路基板と、前記センサ基板における前記回路基板側の界面に引き出され、凸型電極または凹型電極として形成されたセンサ側電極と、前記回路基板における前記センサ基板側の界面に引き出され、凹型電極または凸型電極として形成されると共に前記センサ側電極と嵌め合わせた状態で接合された回路側電極とを備えた電子機器。しかしながら上述した構成の3次元構造の固体撮像素子においては、センサ基板上の電極と回路基板上の電極とを対向させた状態で熱処理を施す際、電極-電極間の接合面にボイドが発生し易く、電極間の接合面積が縮小される。このような電極間の接合面積の縮小は、電極-電極間のコンタクト抵抗の増加や、接合面の機械的強度の低下による基板間の剥がれを引き起こす要因となる。そこで本発明は、センサ基板と回路基板とを電極間で張り合わせてなる構成において電極間の接合面積を確保することが可能であり、これによって信頼性の向上が図られた3次元構造の固体撮像素子を提供することを目的とする。また本発明は、このような固体撮像素子の製造方法、およびこのような固体撮像素子を用いたことにより信頼性の向上が図られた電子機器を提供することを目的とする。このような目的を達成するための本発明の固体撮像素子は、光電変換部が配列形成されたセンサ基板と、前記光電変換部を駆動する回路が形成され前記センサ基板に対して積層された回路基板とを有している。また前記センサ基板における前記回路基板側の界面に引き出されたセンサ側電極と、前記回路基板における前記センサ基板側の界面に引き出された回路側電極とを備えている。そして特に、前記センサ側電極と前記回路側電極とは、凹型電極に凸型電極を嵌め合わせた状態で接合されていることを特徴としている。このような構成の固体撮像素子では、凹型電極に凸型電極を嵌め合わせた構成のセンサ側電極と回路側電極との接合面が、平面電極同士を接合させた場合よりも接合面積が大きくなる。したがって、センサ側電極と回路側電極との接合面にボイドが発生した場合であっても、実質的な接合面積を確保することができる。また本発明の固体撮像素子の製造方法は、次の工程を行う。先ず、光電変換部が配列形成されたセンサ基板の一主面側にセンサ側電極を形成する。また前記光電変換部を駆動する回路が形成された回路基板の一主面側に回路側電極を形成する。次に、前記センサ側電極と前記回路側電極とを対向させた状態で、前記センサ基板と前記回路基板とを対向配置して積層させ、熱処理を施すことによって当該センサ側電極と当該回路側電極とを接合させる。このような工程を行う方法で、特に前記センサ基板と前記回路基板とは、前記センサ側電極および前記回路側電極の一方を構成する凹型電極に、当該電極の他方を構成する凸型電極を嵌め合わせた状態で積層させることを特徴としている。以上の製造方法では、凹型電極に凸型電極を嵌め合わせることにより、セルフアラインでセンサ基板と回路基板とを積層して上述した構成の固体撮像素子を得ることができる。また本発明は、上記構成の固体撮像素子を有する電子機器でもある。以上説明したように本発明によれば、センサ基板と回路基板とを電極間で張り合わせてなる構成においてセンサ側電極と前記回路側電極との間の実質的な接合面積を確保できる。これにより、コンタクト抵抗の増大を抑えると共に電極間の接合強度が確保され、3次元構造の固体撮像素子及びこれを用いた電子機器においての信頼性の向上を図ることが可能になる。以下本発明の実施の形態を図面に基づいて、次に示す順に実施の形態を説明する。1.実施形態の固体撮像素子の概略構成例2.第1実施形態の固体撮像素子の構成3.第1実施形態に用いるセンサ基板の製造方法4.第1実施形態に用いる回路基板の製造方法5.第1実施形態の固体撮像素子の製造方法6.第2実施形態の固体撮像素子の構成および製造方法7.第3実施形態の固体撮像素子の構成および製造方法8.電子機器の実施形態尚、また各実施形態および変形例において共通の構成要素には同一の符号を付し、重複する説明は省略する。≪1.実施形態の固体撮像素子の概略構成例≫図1に、本発明の各実施形態の製造方法を適用して作製される固体撮像素子の一例として、MOS型の固体撮像素子の概略構成を示す。この図に示す固体撮像素子1は、センサ基板2と、このセンサ基板2に対して積層させた状態で張り合わされた回路基板7とを備えた、いわゆる3次元構造の固体撮像素子である。センサ基板2の一面側には、光電変換部を含む複数の画素3が規則的に2次元的に配列された画素領域4が設けられている。画素領域4には、複数の画素駆動線5が行方向に配線され、複数の垂直信号線6が列方向に配線されており、1つの画素3が1本の画素駆動線5と1本の垂直信号線6とに接続される状態で配置されている。これらの各画素3には、光電変換部と、電荷蓄積部と、複数のトランジスタいわゆるMOSトランジスタおよび容量素子等で構成された画素回路とが設けられている。尚、複数の画素で画素回路の一部を共有している場合もある。また回路基板7の一面側には、垂直駆動回路8、カラム信号処理回路9、水平駆動回路10、およびシステム制御回路11などの周辺回路が設けられている。垂直駆動回路8は、例えばシフトレジスタによって構成され、センサ基板2側から回路基板7側に引き出された画素駆動線5を選択し、選択された画素駆動線5に画素を駆動するためのパルスを供給し、センサ基板2側に配列された画素3を行単位で駆動する。すなわち、垂直駆動回路8は、センサ基板2に配列された各画素3を行単位で順次垂直方向に選択走査する。そして、画素駆動線5に対して垂直に配線された垂直信号線6を通して、各画素3において受光量に応じて生成した信号電荷に基づく画素信号をカラム信号処理回路9に供給する。カラム信号処理回路9は、センサ基板2に設けられた画素3の例えば列ごとに配置されており、1行分の画素3から垂直信号線6を介して出力される信号を画素列ごとにノイズ除去などの信号処理を行う。すなわちカラム信号処理回路9は、画素固有の固定パターンノイズを除去するための相関二重サンプリングCDS:CorrelatedDoublesamplingや、信号増幅、アナログ/デジタル変換AD:AnalogDigitalConversion等の信号処理を行う。水平駆動回路10は、例えばシフトレジスタによって構成され、水平走査パルスを順次出力することによって、カラム信号処理回路9の各々を順番に選択し、カラム信号処理回路9の各々から画素信号を出力させる。システム制御回路11は、入力クロックと、動作モードなどを指令するデータを受け取り、また固体撮像素子1の内部情報などのデータを出力する。すなわち、システム制御回路11では、垂直同期信号、水平同期信号及びマスタクロックに基づいて、垂直駆動回路8、カラム信号処理回路9、および水平駆動回路10などの動作の基準となるクロック信号や制御信号を生成する。そして、これらの信号を垂直駆動回路8、カラム信号処理回路9、および水平駆動回路10等に入力する。以上のような各周辺回路8~11と、センサ基板2に設けられた各画素3の画素回路とで、各画素を駆動する回路が構成されている。≪2.第1実施形態の固体撮像素子の構成≫図2は、第1実施形態の固体撮像素子の構成を示す要部断面図であり、図1における3画素分の断面図である。以下、この要部断面図に基づいて第1実施形態の固体撮像装置の詳細な構成を説明する。図2に示す固体撮像素子1は、上述したようにセンサ基板2と回路基板7とを積層させた状態で張り合わせた3次元構造の固体撮像素子である。センサ基板2は、半導体層2aと、半導体層2aにおける回路基板7側の面上に配置された配線層2bとで構成されている。回路基板7は、半導体層7aと、半導体層7aにおけるセンサ基板2側の面上に配置された配線層7bとで構成されている。またセンサ基板2における回路基板7と反対側の面には、保護膜15、カラーフィルタ層17、およびオンチップレンズ19がこの順に積層されている。次に、各層の詳細な説明を、センサ基板2および回路基板7を構成する各層の詳細な構成を、センサ基板2側から順に説明する。[半導体層2aセンサ基板2側]センサ基板2側の半導体層2aは、単結晶構造を有する薄膜状の層であり、例えば単結晶シリコンからなる半導体基板を薄膜化したものである。この半導体層2aにおいて、カラーフィルタ層17他が配置されている第1面側には、例えばn型不純物層またはp型不純物層からなる光電変換部21が画素毎に設けられている。一例として、光電変換部21がn型不純物層からなることとして以下の説明を行う。この場合、光電変換部21を囲む半導体層2a部分は、p型であって素子分離として機能している。光電変換部21は、半導体層2aの第1面側カラーフィルタ層17側から、反対側の第2面側に向かって開口幅を狭めて配置されている。光電変換部21の開口幅が狭めた部分における半導体層2aの第2面側には、n型不純物層からなる電荷転送部23とp型不純物層からなる正孔用の電荷蓄積部25がこの順に設けられている。電荷蓄積部25は、半導体層2aの第2面に沿って配置されている。また半導体層2aの第2面側配線層2b側の表面層には、n型不純物層からなるフローティングディフュージョンFDおよびトランジスタTrのソース/ドレイン27、さらにはここでの図示を省略した容量素子の下部電極となる不純物層が設けられている。配線層2bセンサ基板2側]センサ基板2側の配線層2bは、例えば多層配線構造で構成されている。この配線層2bは、半導体層2aとの界面側に、ゲート絶縁膜31、を介して設けられた転送ゲートTGおよびトランジスタのゲート電極33、さらにはここでの図示を省略した容量素子の上部電極を有している。転送ゲートTGはフローティングディユージョンFDと電荷転送部23との間に配置され、ゲート電極33は、ソース/ドレイン27間に配置されている。これらの転送ゲートTGおよびゲート電極33は、例えばポリシリコンからなり、画素毎に設けられており層間絶縁膜35で覆われている。また配線層2bには、層間絶縁膜35上にさらに層間絶縁膜41が積層され、この層間絶縁膜41によって絶縁性が確保された配線43が多層にわたって設けられ、さらにセンサ側電極45が層間絶縁膜41における回路基板7側の表面上に引き出されている。層間絶縁膜35およびゲート絶縁膜31の一部には、ソース/ドレイン27または転送ゲートTGに達する接続孔37が設けられ、この接続孔37を介して配線43とソース/ドレイン27または転送ゲートTGとが接続されている。また層間絶縁膜41にも、ここでの図示は省略した接続孔が設けられ、異なる層間の配線43-43間が接続されていることとする。さらに層間絶縁膜41には、配線43とセンサ側電極45とを接続する接続孔47が設けられ、センサ側電極45が配線43を介して光電変換部21または半導体層2aの第2面側に設けられたトランジスタTrに接続された状態となっている。以上のように構成されたセンサ基板2には、光電変換部21と共に、フローティングディフュージョンFD、転送ゲートTG、トランジスタTr、およびここでの図示を省略した容量素子で構成された画素回路が設けられていることとする。尚、画素回路は、複数の画素光電変換部21で、1つの画素回路の一部を共有している場合もある。また本第1実施形態においては、特にセンサ側電極45が、層間絶縁膜41の表面から突出した凸型電極として形成されているところが特徴的である。センサ側電極45として形成された凸型電極が層間絶縁膜41から突出している部分は、各センサ側電極45の一部であるか全部であっても良い。このような各凸型電極は、例えば層間絶縁膜41に埋め込まれた部分が円柱形状であって、層間絶縁膜41から突出している部分において円柱の底面側が、略半球状の凸曲面として構成されていることとする。またこのような円柱形状の一方の底面側を凸曲面とした凸型電極の全体が層間絶縁膜41上に配置されていても良い。さらに、各凸型電極は、幅広の台座部分と、この上部に略半球状の凸曲面を設けた形状であっても良い。この場合、略半球状の凸曲面部分のみを層間絶縁膜41から突出させ、台座部分の表面は層間絶縁膜41の表面と同一高さとして良い。[半導体層7a回路基板7側]回路基板7側の半導体層7aは、単結晶構造を有する薄膜状の層であり、例えば単結晶シリコンからなる半導体基板を薄膜化したものである。この半導体層7aにおいて、センサ基板2が配置されている表面側には、ここでの図示を省略した各導電型のウェル層が設けられ、その表面層にトランジスタTrのソース/ドレイン51が各導電型で設けられている。またウェル層の表面層には、ここでの図示を省略した容量素子の下部電極となる不純物層が設けられている。配線層7b回路基板7側]回路基板7側の配線層7bは、例えば多層配線構造で構成されている。この配線層7bは、半導体層7a側の界面に、ゲート絶縁膜53を介して設けられたゲート電極55、さらにはここでの図示を省略した容量素子の上部電極を有している。ゲート電極55は、ソース/ドレイン51間に配置されている。またゲート電極55および上部電極は例えばポリシリコンからなり、画素毎に設けられており層間絶縁膜57で覆われている。また配線層7bには、層間絶縁膜57上にさらに層間絶縁膜61が積層され、この層間絶縁膜61によって絶縁性が確保された配線63が必要に応じて多層に設けられ、さらに層間絶縁膜61におけるセンサ基板2側の表面に回路側電極65が引き出されている。層間絶縁膜57およびゲート絶縁膜53の一部には、ソース/ドレイン51またはゲート電極55に達する接続孔59が設けられ、この接続孔59を介して配線63とソース/ドレイン51またはゲート電極55とが接続されている。また配線63が多層である場合、層間絶縁膜61に設けられた接続孔によって異なる層間の配線63-63が接続されていることとする。さらに層間絶縁膜61には、配線63と回路側電極65とを接続する接続孔67が設けられ、回路側電極65が配線63を介して半導体層7aの表面に設けられたトランジスタTrに接続された状態となっている。以上のように構成された回路基板7には、トランジスタTr、およびここでの図示を省略した容量素子等で構成された周辺回路が設けられていることとする。また本第1実施形態においては、特に回路側電極65が、凹型電極として形成されているところが特徴的である。このような回路側電極65は、センサ基板2側に向かう面の中央部が凹形状となっており、凹形状の内周壁は回路側電極65の電極面が露出する凹曲面で構成されていることとする。以上のような回路側電極65として形成された各凹型電極に、先に説明したセンサ基板2側にセンサ側電極45として形成された各凸型電極が嵌め合わせられ、回路側電極65とセンサ側電極45とが11で接合されている。回路側電極65とセンサ側電極45との接合面は曲面となっている。また、層間絶縁膜41から突出している凸型電極センサ側電極45の外周は、凹型電極回路側電極65で囲まれた状態となっている。凸型電極センサ側電極45および凹型電極回路側電極65は、互いにコンタクト性を良好に保って接合可能な材料からなることとし、プロセス適合性を考慮した材料が用いられることとする。またこの状態において、センサ基板2側の層間絶縁膜41と、回路基板7側の層間絶縁膜61とは、全面において密着した状態であることとする。この場合、層間絶縁膜41,61が酸化シリコン系の材料からなるものであれば、層間絶縁膜41-61間は、シリコンSiと酸素Oとが分子間結合によって接合された状態となっている。[保護膜15]保護膜15は、パッシベーション性を有する材料膜で構成され、例えば酸化シリコン膜、窒化シリコン膜、または酸窒化シリコン膜などが用いられる。[カラーフィルタ層17]カラーフィルタ層17は、各光電変換部21に対応して1:1で設けられた各色のカラーフィルタで構成されている。各色のカラーフィルタの配列が限定されることはない。[オンチップレンズ19]オンチップレンズ19は、各光電変換部21およびカラーフィルタ層17を構成する各色のカラーフィルタに対応して1:1で設けられ、各光電変換部21に入射光が集光されるように構成されている。[第1実施形態の固体撮像素子の作用効果]以上のように構成された固体撮像素子1によれば、センサ側電極45を凸型電極とし、回路側電極65を凹型電極とし、凹型電極に凸型電極を嵌め合わせて接合させた構成としている。これにより、センサ側電極45と回路側電極65との接合面積は、平面電極同士を接合させた場合よりも大きくなる。これにより、例えば接合のプロセスにおいてセンサ側電極45と回路側電極65との接合面にボイドが発生した場合であっても、実質的な接合面積を確保することができる。また、センサ基板2と回路基板7の対向面において凹型電極に凸型電極を嵌め合わせた構成であるため、積層状態に対する横方向からの応力に対しての強度を得ることができる。この結果、センサ基板2と回路基板7とを電極45-65間で張り合わせてなる3次元構造の固体撮像素子1において、電極45-65間のコンタクト抵抗の増大を抑えると共に接合強度を確保でき、信頼性の向上を図ることが可能になる。≪3.第1実施形態に用いるセンサ基板の製造方法≫図3は、第1実施形態で説明した構成の固体撮像素子の製造に用いるセンサ基板の製造方法を説明するための断面工程図である。また図4は、このセンサ基板における電極形成を示す要部断面工程図である。以下、これらの図に基づいて第1実施形態に用いるセンサ基板の製造方法を説明する。[図3A]先ず、図3Aに示すように、半導体基板20として、例えば単結晶シリコン基板を用意する。この半導体基板20の表面層に、ここでの図示を省略したp型不純物層からなるウェル領域を形成し、このウェル領域内の所定深さにn型不純物層からなる光電変換部21を形成する。さらに光電変換部21の表面層に、n型不純物層からなる電荷転送部23、p型不純物層からなる正孔用の電荷蓄積部25を形成する。またn型不純物層からなるフローティングディユージョンFDおよびソース/ドレイン27、およびここでの図示を省略した容量素子の下部電極を形成する。これらの各不純物層の形成は、半導体基板20の表面側からの不純物導入によって行われ、例えばマスク上からのイオン注入と、その後の活性化熱処理とによって行う。イオン注入は、それぞれの不純物層の深さに合わせて注入エネルギーを適宜に設定して行う。次に、半導体基板20において電荷蓄積部25が形成された表面上に、酸化シリコン膜や窒化シリコン膜を用いたゲート絶縁膜31を成膜し、さらにこの上部にポリシリコンからなる転送ゲートTGおよびゲート電極33を形成する。転送ゲートTGはフローティングディユージョンFDと電荷転送部23との間に形成され、ゲート電極33は、ソース/ドレイン27間に形成される。またこれと同一工程で、ここでの図示を省略した容量素子の上部電極を形成する。以上までの工程は、特に工程手順が限定されることはなく、適宜の手順で行うことができる。例えば、ゲート絶縁膜31上に転送ゲートTGおよびゲート電極33を形成した後、これらをマスクに用いてフローティングディフュージョンFDやソース/ドレイン27を形成するためのイオン注入を行っても良い。[図3B]次に図3Bに示すように、半導体基板20上に、転送ゲートTGおよびゲート電極33を覆う状態で、例えば酸化シリコンからなる層間絶縁膜35を成膜する。その後この層間絶縁膜35およびゲート絶縁膜31に、転送ゲートTGおよびソース/ドレイン27にそれぞれ達する接続孔37を形成する。次に接続孔37を介して転送ゲートTGおよびソース/ドレイン27にそれぞれ接続された配線43の形成、層間絶縁膜41の形成、配線43の形成、および層間絶縁膜41の形成を繰り返し行う。配線43は、アルミニウム、タングステン、またはモリブデン等、導電性の良好な金属材料を用いて形成されることとする。また層間絶縁膜41は、適宜の材料を用いて形成され、異なる材料を用いた積層構造で形成しても良い。最上層の層間絶縁膜41は、埋め込み特性の良好な膜で構成し、表面平坦に形成されることとする。尚、以上の形成工程は、通常の半導体プロセスにしたがって行えば良く、工程手順が限定されることはない。例えば、配線43の形成にはいわゆるダマシン工程を適用しても良く、この場合、銅Cu等のエッチング加工に不向きな金属材料を用いて配線43を形成することができる。[図3C]次に図3Cに示すように、最上層の層間絶縁膜41に、配線43に接続させたセンサ側電極45を形成する。このセンサ側電極は、層間絶縁膜41から突出させた凸型電極として形成する。図4には、このような凸型電極こではセンサ側電極45を埋め込み法によって形成する場合の形成手順を示した。以下図4に基づいて凸型電極センサ側電極45の形成方法の一例を説明する。[図4A]先ず図4Aに示すように、配線43を覆う層間絶縁膜41の表面層に、電極を形成するための凹部41aと、この凹部41aの底部から配線43に達する孔部41b図2に示す接続孔47とを形成する。凹部41aは、例えば円筒型の内周形状であることとする。このような凹部41aおよび孔部41bの形成は、リソグラフィー法を適用した層間絶縁膜41上へのマスク形成と、このマスク上からの層間絶縁膜41のエッチングとによって行われる。凹部41aの形成と孔部41bの形成とは、どちらを先に行っても良い。エッチング終了後にはマスクを除去する工程を行い、さらに有機洗浄による後処理を行う。[図4B]次に図4Bに示すように、層間絶縁膜41上に、孔部41bおよび凹部41aの内壁を覆う状態でバリアメタル層451を成膜し、さらに孔部41bおよび凹部41aを十分に埋め込む状態で銅Cu膜452を成膜する。バリアメタル層451は、銅の拡散を防止するための層であり、窒化タンタルTaN、または窒化チタンTiN等からなり、必要に応じて設ければ良い。銅Cu膜452の成膜は、バリアメタル層451上へのシード層の形成と、このシード層上へのメッキ法による成膜によって行う。尚ここでは一例として、配線43も、ダマシン工程によって形成したバリアメタル層431と銅Cu膜432からなる埋め込み配線である場合を図示した。[図4C]次いで図4Cに示すように、層間絶縁膜41上の余分な銅Cu膜432およびバリアメタル層431を除去し、凹部41a内および凹部41aの上方のみに銅Cu膜432およびバリアメタル層431を残す。ここでは例えば銅Cu膜432の上方から化学的機械研磨chemicalmechanicalpolishing:以下CMPを行う。これにより、円筒型の内周形状の凹部41a内に、銅Cu膜432およびバリアメタル層431からなる円柱型のセンサ側電極45を形成する。またCMPによって各凹部41a内に個別化されたセンサ側電極45が形成された以降は、研磨速度が[層間絶縁膜41>センサ側電極45]となるようにCMP条件を設定してさらに研磨を進める。このような研磨速度に関するCMP条件は、バリア金属膜用スラリーとして、Cu、バリアメタル、層間膜を全て研磨する非選択研磨スラリー、例えばHST815日立化成製を用いる。そして、酸化剤として用いる過酸化水素濃度を0~0.5wtに調整することで、センサ側電極45の主成分であるCu研磨を、層間絶縁膜41を構成する酸化シリコンSiO2研磨に対して十分抑制することができる。このように研磨速度が調整してCMPを続けて行うことにより、センサ側電極45に対して層間絶縁膜41の研磨が速く進み、層間絶縁膜41からセンサ側電極45が突出した形状となる。また、層間絶縁膜41から突出したセンサ側電極45の凸角部分は、研磨によって徐々にラウンド形状に成型される。このため、センサ側電極45において、層間絶縁膜41から突出した部分が全体的に略半球状の凸曲面となるまで研磨を進める。その後は図4Dに示すように、必要に応じて層間絶縁膜41のみをエッチングによって後退させることで、センサ側電極45の層間絶縁膜41からの突出高さhを調整する。例えば酸化シリコンSiO2系材料からなる層間絶縁膜41のエッチングであれば、希フッ酸をエッチャントに用いて行われる。この際、センサ側電極45の全体を突出させるまで層間絶縁膜41をエッチングしても良い。以上によりセンサ基板2側の表面に引き出されたセンサ側電極45は、突出高さhで層間絶縁膜41から突出し、突出部分が直径w1であって、突出している部分が略半球形状に成型された凸型電極として成型される。≪4.第1実施形態に用いる回路基板の製造方法≫図5は、第1実施形態で説明した構成の固体撮像素子の製造に用いる回路基板の製造方法を説明するための断面工程図である。また図6,図7は、この回路基板における電極形成を示す要部断面工程図である。以下、これらの図に基づいて第1実施形態に用いる回路基板の製造方法を説明する。[図5A]先ず図5Aに示すように、半導体基板70として、例えば単結晶シリコン基板を用意する。この半導体基板70の表面層に、ここでの図示を省略した各導電型の不純物層からなるウェル領域を形成し、さらにこのウェル領域の表面層に各導電型のソース/ドレイン51、およびここでの図示を省略した容量素子の下部電極を形成する。これらの各不純物層の形成は、半導体基板20の表面側からの不純物導入によって行われ、例えばマスク上からのイオン注入と、その後の活性化熱処理とによって行う。イオン注入は、それぞれの不純物層の深さに合わせて注入エネルギーを適宜に設定して行う。次に、半導体基板70においてソース/ドレイン51が形成された表面上に、酸化シリコン膜や窒化シリコン膜を用いたゲート絶縁膜53を成膜し、さらにこの上部にポリシリコンからなるゲート電極53を形成する。ゲート電極53は、ソース/ドレイン51間に形成される。またこれと同一工程で、ここでの図示を省略した容量素子の上部電極を形成する。以上までの工程は、特に工程手順が限定されることはなく、適宜の手順で行うことができる。例えば、ゲート絶縁膜53上にゲート電極55を形成した後、これらをマスクに用いてソース/ドレイン51を形成するためのイオン注入を行っても良い。[図5B]次に図5Bに示すように、半導体基板70上に、ゲート電極55を覆う状態で層間絶縁膜57形成し、さらにゲート電極55およびソース/ドレイン51にそれぞれ達する接続孔59を層間絶縁膜57およびゲート絶縁膜53に形成する。次に接続孔59を介してゲート電極55およびソース/ドレイン51にそれぞれ接続された配線63の形成、および層間絶縁膜61の形成を、必要に応じて繰り返し行う。配線63は、アルミニウム、タングステン、またはモリブデン等、導電性の良好な金属材料を用いて形成されることとする。また最上層の層間絶縁膜61は、埋め込み特性の良好な膜で構成し、表面平坦に形成されることとする。尚、以上の形成工程は、通常の半導体プロセスにしたがって行えば良く、工程手順が限定されることはない。例えば、配線63の形成にはいわゆるダマシン工程を適用しても良く、この場合、銅Cu等のエッチング加工に不向きな金属材料を用いて配線63を形成することができる。[図5C]次に図5Cに示すように、層間絶縁膜61の表面側に露出させた状態で、配線63に接続させた埋込電極65aを形成する。埋込電極65aの形成は、例えばダマシン法によって行われる。この場合先ず、層間絶縁膜61の表面層に電極用の凹部61aと、この凹部61aの底部から配線63に達する孔部61b図2に示す接続孔67とを形成する。凹部61aは、次の工程で形成する凹型電極にける凹部よりも一回り大きく、かつ深い形状であることとする。このような凹部61aおよび孔部61bの形成は、リソグラフィー法を適用した層間絶縁膜61上へのマスク形成と、このマスク上からの層間絶縁膜41のエッチングとによって行われる。凹部61aの形成と孔部61bの形成とは、どちらを先に行っても良い。エッチング終了後にはマスクを除去する工程を行い、さらに有機洗浄による後処理を行う。次に層間絶縁膜61上に、例えばバリアメタル層と銅Cu膜とからなる埋め込み配線材料膜を成膜する。バリアメタル層は、銅の拡散を防止するための層であり、タンタルTa、またはチタンTi等からなる。銅Cu膜の成膜は、バリアメタル層上へのシード層の形成と、このシード層上へのメッキ法による成膜によって行う。銅Cu膜は、凹部61aを十分に埋め込む膜厚で成膜する。次いで、例えばCMP法によって層間絶縁膜61上の余分な銅Cu膜およびバリアメタル層を除去し、凹部61a内のみに銅Cu膜およびバリアメタル層を残し、それぞれの凹部61aで単個化された埋込電極65aを形成する。ここでは、埋込電極65aのCMP表面は平坦であって良い。[図5D]その後図5Dに示すように、埋込電極65aの中央部に凹部65bを形成して凹型電極とする。これにより、最上層の層間絶縁膜61に、配線63に接続させた凹型電極からなる回路側電極65を形成する。[図6]図6には、このような凹型電極こでは回路側電極65の形成手順の第1例を示した。以下図6に基づいて凹型電極回路側電極65の形成方法の第1例を説明する。[図6A]先ず図6Aに示すように、層間絶縁膜61と、この層間絶縁膜61の表面側に形成した埋込電極65aとの上部に、マスクパターン71を形成する。このマスクパターン71は、例えばレジスト材料を用いてリソグラフィー処理によって形成され、埋込電極65aの中央部に開口71aを備えている。この開口71aは、埋込電極65aに形成する凹部65bよりも狭い開口幅W2を備えていることする。ここで、埋込電極65aは、上述したようにバリアメタル層651と銅Cu膜652とで構成されていることとする。尚ここでは一例として、配線63も、ダマシン工程によって形成したバリアメタル層631と銅Cu膜632からなる埋め込み配線である場合を図示した。[図6B]次に図6Bに示すように、マスクパターン71の開口71aに露出した埋込電極65aの銅Cu膜652表面を、過酸化水素水H2O2H2O処理し、酸化銅Cu2Oに変化させた変質層aを形成する。このような処理による酸化銅Cu2Oの変化は等方的に進行する。このため、変質層aは、マスクパターン71の下方にも広がって形成される。[図6C]その後図6Cに示すように、酸化銅Cu2Oからなる変質層aを、銅Cu膜652に対して選択的にエッチング除去する。このような変質層aに選択的なエッチング除去は、希フッ酸をエッチャントに用いたウェット処理によって行われる。これにより、変質層aを除去した部分に凹部65bを形成する。この凹部65bは、マスクパターン71の下方にも広がって形成される。以上のような変質層aの形成と、変質層aの選択的な除去とを繰り返し行い、マスクパターン71の開口71aから露出した銅Cu膜652の表面側の凹部65bを、開口幅w3/深さdに広げる。これにより、回路基板7側の表面に引き出された回路側電極65は、開口幅w3/深さdの凹部65bを備えた凹型電極として成型される。この繰り返しの処理においては、凹部65bが等方的に拡大していくた。このため、繰り返しの処理が進む毎に、凹部65bの内周壁は側壁部分から曲面形状に成型されていき、曲面形状の占める面積が増大することになる。ここで凹部65bの開口幅w3は、先に形成した凸型電極の幅w1図4D参照よりも大きいこととする。これにより、凹型電極回路側電極65の凹部65b内に凸型電極45の凸部を嵌め込むことを可能とする。また凹部65bの開口幅w3を、凸型電極の幅w1よりも十分に大きく設計することにより、凹型電極回路側電極65の凹部65b内に凸型電極45の凸部を嵌め込む際のプロセス裕度を確保することができる。また凹部65bの深さdは、先に形成した凸型電極の突出の高さh図4D参照を越えないこととする。これにより、凹型電極回路側電極65の凹部65b内に凸型電極センサ側電極45の凸部を嵌め込んだ状態で、凹部の最深部に凸型電極の先端が当接されるようにする。また凹部65bにおける凹曲面の曲率は、凸型電極における凸部曲面の曲率よりも大きいか同一であることが好ましい。さらに凹部65bの容量は、凸型電極における層間絶縁膜からの突出部分の体積を下回ることのない範囲で、この突出部分の体積と略等しいことが好ましい。以上のようにしてり、回路基板7側の表面に引き出された回路側電極65を、所望形状の凹部65bを備えた凹型電極として成型した後、マスクパターン71を除去する。マスクパターン71の除去は、例えばレジスト剥離液を用いたウェット処理によって行う。[図7]図7には、このような凹型電極こでは回路側電極65の形成手順の第2例を示した。以下図7に基づいて凹型電極回路側電極65の形成方法の第2例を説明する。[図7A]先ず図7Aに示すように、層間絶縁膜61と、この層間絶縁膜61の表面側に形成した埋込電極65aとの上部に、マスクパターン73を形成する。このマスクパターン73は、例えばレジスト材料を用いてリソグラフィー処理によって形成され、埋込電極65aの中央部に開口73aを備えている。この開口73aは、埋込電極65aに形成する凹部65bと同様の開口幅w3を備えていることする。ここで、埋込電極65aは、上述したようにバリアメタル層651と銅Cu膜652とで構成されていることとする。尚ここでは一例として、配線63も、ダマシン工程によって形成したバリアメタル層631と銅Cu膜632からなる埋め込み配線である場合を図示した。[図7B]次いで図7Bに示すように、マスクパターン73上からのCMPを行うことにより、マスクパターン73の開口73aから露出する銅Cu膜652を研磨し、銅Cu膜652の露出面をディッシングさせて凹部65bを形成する。ここで凹部65bの開口幅w3、深さd、凹曲面の曲率、および容量は、上述と同様に設定される。以上のようにしてり、回路基板7側の表面に引き出された回路側電極65を、所望形状の凹部65bを備えた凹型電極として成型した後、マスクパターン73を除去する。マスクパターン73の除去は、例えばレジスト剥離液を用いたウェット処理によって行う。≪5.第1実施形態の固体撮像素子の製造方法≫次に上述した手順によって凸型電極および凹型電極を形成したセンサ基板と回路基板とを用いた第1実施形態の固体撮像素子の製造方法を、図8~10を用いて説明する。[図8]先ず図8に示すように、図3,4を用いて説明した手順で作製したセンサ基板2と、図5~7を用いて説明した手順で作製した回路基板7とを、センサ側電極45と回路側電極65とを向かい合わせて対向配置する。この状態で、センサ側電極45と回路側電極65とが1:1で対応するように、センサ基板2と回路基板7との大まかなアライメントを行い、センサ基板2と回路基板7と積層させる。[図9A]ここで図9Aに示すように、センサ基板2と回路基板7と積層させる際には、センサ側電極45である凸型電極と回路側電極65である凹型電極とを1:1で嵌め合わせる。これにより、センサ基板2と回路基板7とを、セルフアライメントで積層させる。この状態では、凹型電極回路側電極65の凹部65bの底部に、凸型電極センサ側電極45の頂部が当接した状態となることが好ましい。[図9B]次に図9Bに示すように、熱処理を行うことにより、凸型電極センサ側電極45と凹型電極回路側電極65とを接合させる。またセンサ基板2の層間絶縁膜41と回路基板7の層間絶縁膜61とを接合させる。このような熱処理は、凸型電極センサ側電極45と凹型電極回路側電極65を構成する材料により、センサ基板2および回路基板7に形成された素子や配線に影響のない範囲でこれらの電極45,46が十分に接合する温度および時間で行われる。例えば、凸型電極センサ側電極45および凹型電極回路側電極65が、銅Cuを主とする材料で構成される場合、200°C~600°Cで1~5時間程度の熱処理が行われる。このような熱処理は、加圧雰囲気下で行っても良く、センサ基板2と回路基板7とを両面側から押し圧した状態で行っても良い。一例として、400°Cで4時間の熱処理を行うことで、Cu-Cu接合を行う。このような熱処理により、凸型電極センサ側電極45と凹型電極回路側電極65とは、初期の当接部分から徐々に接合が進み、凹型電極の凹部65b内がその底部側から凸型電極で徐々に埋め込まれる。これに伴って、凸型電極の高さが僅かずつ低くなり、センサ基板2および回路基板7の層間絶縁膜41-61間が当接し、例えば層間絶縁膜41,61を構成する酸化シリコン同士が分子間結合して接合される。[図10]以上のようにしてセンサ基板2と回路基板7とを積層させ、これらの間を電極45-64および層間絶縁膜41-61間で接合させた後、センサ基板2側の半導体基板20を薄膜化して半導体層2aとし、光電変換部21を露出させる。また必要に応じて回路基板7側の半導体基板70を薄膜化して半導体層7aとする。[図2]その図2に示したように、センサ基板2における光電変換部21の露出面上に保護膜15を成膜し、さらに保護膜15上にカラーフィルタ層17およびオンチップレンズ19を形成し、固体撮像素子1を完成させる。このようにして得られた固体撮像素子1は、センサ側電極45である凸型電極と回路側電極65である凹型電極とを1:1で嵌め合わせた状態で熱処理を行うことで、電極45-65間を接合させる。このため、電極45-65間の接合面は、凹型電極に凸型電極が嵌め合わされた形状となる。[第1実施形態の固体撮像素子の製造方法の作用効果]このような製造方法によれば、センサ側電極45として形成した凸型電極と回路側電極65として形成した凹型電極とを嵌め合わせるように、センサ基板2と回路基板7とを積層させる。このため、センサ基板2と回路基板7との位置あわせを、セルフアラインで精度良好に行うことが可能になる。この際、凹型電極回路側電極65における凹部65bの開口幅w3を、凸型電極の幅w1よりも十分に大きく設計することにより、凹型電極回路側電極65の凹部65b内に凸型電極45の凸部を嵌め込む際のプロセス裕度を確保することができる。また凸型電極センサ側電極45を凸曲面で構成した。これにより、凹型電極回路側電極65に対して凸型電極センサ側電極45を嵌め合わせる際、凸型電極センサ側電極45の角部にダメージが加わることが防止される。これにより、引っかかりなくスムーズな嵌め合わせを行うことが可能であると共に、電極形状を維持して信頼性を確保することが可能になる。さらに凹型電極回路側電極65における凹部65bの深さdよりも、凸型電極の凸部の高さhを大きくし、凹部65bにおける凹曲面の曲率を凸型電極における凸部曲面の曲率よりも大きいか同一である構成とした。これにより、凹型電極回路側電極65に凸型電極センサ側電極45の凸部を嵌め込んだ状態で、凹部65bの最深部に凸型電極の先端が当接される構成とし、先端の当接部分から速やかに電極45-65間の接合を開始させることができる。そして特に、凸型電極センサ側電極45が凸曲面であることから、電極45-65間の接合は、凸型電極の先端部から周囲に向かって進行する。このため、電極45-65の接合界面にガスが閉じ込められてボイドが発生することを防止でき、電極45-65間の接合面積を確保することができる。さらに凹型電極回路側電極65における凹部65bの容量は、凸型電極センサ側電極45における層間絶縁膜41からの突出部分の体積を下回ることのない範囲で、この突出部分の体積と略等しいことが好ましいとした。これにより、電極45-65間が接合した状態では、凹型電極内に凸型電極が完全に収納された状態となり、センサ基板2と回路基板7の層間絶縁膜41-61間を密着させた状態とすることができる。これにより、層間絶縁膜41-61間を分子間結合によって接合させることが可能になり、センサ基板2-回路基板7間の接合強度を確保することができる。尚、図9Bに示したように、凹部65bの容量と凸型電極における突出部分の体積との差が大きい場合には、先に述べたように凹部65bの最深部から周囲に接合が進むため、センサ基板2と回路基板7との界面付近にボイドbが発生する場合がある。したがって、凹部65bの容量と凸型電極における突出部分の体積とは、略同一であることが好ましいのである。≪6.第2実施形態の固体撮像素子の構成および製造方法≫図11は、第2実施形態の固体撮像素子の特徴部、および電極の接合を示す要部断面工程図である。以下に図11を用いて第2実施形態を説明する。この図11に示した第2実施形態の固体撮像素子1’と、先に説明した第1実施形態の固体撮像素子とが異なるところは、凸型電極および凹型電極の形状であり、他の構成は同様であることとする。[図11A]図11Aに示すように、センサ基板2に凸型電極として設けられたセンサ側電極45’は、層間絶縁膜41からの突出部分が円柱形状または角柱形状に成形性されている。円柱形状または角柱形状の底面は平面で構成されている。このような凸型電極の形成は、先ず埋込法ダマシンプロセスによって、層間絶縁膜41の表面側に円柱形状または角柱形状の埋込電極を形成する。この際、埋込電極の露出面は平坦な面であることとする。その後、層間絶縁膜41のみをエッチングによって後退させることにより、層間絶縁膜41から所望の高さhで埋込電極を突出させた凸型電極を形成する。一方、回路基板7に凹型電極として設けられた回路側電極65’は、中央に設けられた凹部65b’の内周壁が、センサ側電極45’に対応させた円柱形状または角柱形状に成形性されている。ここで凹部65b’の開口幅w3は、先に形成した凸型電極の幅w1よりも大きいこととする。これにより、凹型電極回路側電極65’の凹部65b’内に凸型電極45’の凸部を嵌め込むことを可能とする。また凹部65b’の開口幅w3を、凸型電極の幅w1よりも十分に大きく設計することにより、凹型電極回路側電極65’の凹部65b’内に凸型電極45’の凸部を嵌め込む際のプロセス裕度を確保することができる。また凹部65b’の深さdは、先に形成した凸型電極の高さhを越えないこととする。これにより、凹型電極回路側電極65’の凹部65b’内に凸型電極センサ側電極45’の凸部を嵌め込んだ状態で、凹部の最深部に凸型電極の先端が当接されるようにする。さらに凹部65b’の容量は、凸型電極における層間絶縁膜からの突出部分の体積を下回ることのない範囲で、この突出部分の体積と略等しいことが好ましい。このような凹型電極の形成は、先ず埋込法ダマシンプロセスによって、層間絶縁膜61の表面側に埋込電極を形成する。この際、埋込電極の露出面は平坦な面であることとする。その後、埋込電極の中央部を露出させる開口を有するマスクパターンを形成し、このマスクパターン上から埋込電極の中央部を違方性エッチングすることにより、中央部に凹部65b’を有する凹型電極65’を形成する。この際、凹部65b’の内周壁の形状が円柱形であればマスクパターンの開口を円形とし、四角柱形であればマスクパターンの開口を四角形とすれば良い。以上のようなセンサ側電極45’である凸型電極と回路側電極65’である凹型電極とは、1:1で嵌め合わせられる。これにより、センサ基板2と回路基板7とを、セルフアライメントで積層させる。この状態では、凹型電極回路側電極65’の凹部65b’の底部に、凸型電極センサ側電極45’の頂部が当接した状態となることが好ましい。[図11B]この状態で図11Bに示すように、熱処理を行うことにより、凸型電極センサ側電極45’と凹型電極回路側電極65’とを接合させる。またセンサ基板2の層間絶縁膜41と回路基板7の層間絶縁膜61とを接合させる。このような熱処理は、第1実施形態と同様に行われる。[第2実施形態の作用効果]以上説明した第2実施形態の固体撮像素子1’によれば、センサ側電極45’を円柱形状または角柱形状の凸型電極とし、回路側電極65’を凸型電極に対応させた凹型電極とし、凹型電極に凸型電極を嵌め合わせて接合させた構成としている。これにより、センサ側電極45’と回路側電極65’との接合面積は、平面電極同士を接合させた場合、さらには第1実施形態で説明したように曲面で構成された凸型電極と凹型電極とを接合させた場合よりも大きくなる。これにより、例えば接合のプロセスにおいてセンサ側電極45’と回路側電極65’との接合面にボイドが発生した場合であっても、実質的な接合面積を確保することができる。このような効果は、第1実施形態よりも高い。この結果、センサ基板2と回路基板7とを電極45’-65’間で張り合わせてなる3次元構造の固体撮像素子1’において、電極45’-65’間のコンタクト抵抗の増大を抑えると共に接合強度をさらに確実に確保でき、信頼性の向上を図ることが可能になる。また上述したような円柱形状または角柱形状の凸型電極と、これに対応する形状の凹型電極とを嵌め合わせる方法であっても、第1実施形態と同様にセンサ基板2と回路基板7との位置あわせを、セルフアラインで精度良好に行うことが可能になる。この際、凹型電極回路側電極65’における凹部65b’の開口幅w3を、凸型電極の幅w1よりも十分に大きく設計することにより、凹型電極に凸型電極を嵌め込む際のプロセス裕度を確保することができることは第1実施形態と同様である。さらに凹型電極回路側電極65’における凹部65b’の深さdよりも、凸型電極の凸部の高さhが大きくしたことで、凹型電極回路側電極65’における凹部65b’の最深部に凸型電極の先端が当接される構成とした。これにより、電極45’-65’間の接合は、凸型電極の先端部である底面から周囲に向かって速やかに進行する。さらに凹型電極回路側電極65’における凹部65b’の容量は、凸型電極センサ側電極45’における層間絶縁膜41からの突出部分の体積を下回ることのない範囲で、この突出部分の体積と略等しいことが好ましい。これにより、電極45’-65’間が接合した状態では、凹型電極内に凸型電極が完全に収納された状態となり、センサ基板2と回路基板7の層間絶縁膜41-61間を密着させた状態とすることができることは第1実施形態と同様である。尚、図11Bに示したように、凹部65b’の容量と凸型電極における突出部分の体積との差が大きい場合には、センサ基板2と回路基板7との界面付近にボイドが発生する場合がある。したがって、凹部65bの容量と凸型電極における突出部分の体積とは、略同一であることが好ましいことも第1実施形態と同様である。≪7.第3実施形態の固体撮像素子の構成および製造方法≫図12は、第3実施形態の固体撮像素子の特徴部、および電極の接合を示す要部断面工程図である。以下に図12を用いて第3実施形態を説明する。この図12に示す第3実施形態の固体撮像素子1と、先に説明した第3実施形態の固体撮像素子とが異なるところは、凸型電極および凹型電極の形状であり、他の構成は同様であることとする。[図12A]図12Aに示すように、センサ基板2に凸型電極として設けられたセンサ側電極45は、層間絶縁膜41から突出する複数の突出部分を備えた形状である。各突出部分は、例えば第1実施形態で説明した略半球状の凸曲面であったり、または第2実施形態で説明した円柱形状または角柱形状に成形されている。ここではセンサ側電極45として形成された1つの凸型電極が、3つの略半球状の凸曲面を備えている構成を図示した。このような凸型電極の形成は、先ず埋込法ダマシンプロセスによって、層間絶縁膜41の表面側に埋込電極を形成する。この際、埋込電極の露出面は平坦な面であることとする。その後、埋込電極の露出面の複数個所を覆うマスクパターンを形成し、このマスクパターン上からのエッチングによって埋込電極および層間絶縁膜41を後退させ、埋込電極に複数個所の突出部分を形成する。その後、必要に応じてCMPまたは等方性エッチングを行うことにより、突出部分を凸曲面に成型し、層間絶縁膜41から所望の高さhで電極を突出させた凸型電極を形成する。一方、回路基板7に凹型電極として設けられた回路側電極65は、センサ基板2側に向かう面の中央部に複数の凹部65bを備えている。各凹部65bの内周壁は、回路側電極65の電極面で構成され、センサ側電極45として形成された凸型電極に形成された突出部分に対応する凹曲面、円柱形状または角柱形状に成形されている。ここでは回路側電極65として形成された1つの凹型電極が、3つの凹部65bを備えている構成を図示した。ここで各凹部65bの開口幅w3は、先に形成した凸型電極の幅w1よりも大きいこととする。これにより、凹型電極回路側電極65の各凹部65b内に凸型電極45の各凸部を嵌め込むことを可能とする。また凹部65bの開口幅w3を、凸型電極の凸部の幅w1よりも十分に大きく設計することにより、凹型電極の凹部65b内に凸型電極45’の凸部を嵌め込む際のプロセス裕度を確保することができる。また凹部65bの深さdは、先に形成した凸型電極の高さhを越えないこととする。これにより、凹型電極回路側電極65の凹部65b内に凸型電極センサ側電極45の凸部を嵌め込んだ状態で、凹部の最深部に凸型電極の先端が当接されるようにする。さらに凹部65bの容量は、凸型電極における層間絶縁膜からの突出部分の体積を下回ることのない範囲で、この突出部分の体積と略等しいことが好ましい。このような凹型電極の形成は、先ず埋込法ダマシンプロセスによって、層間絶縁膜61の表面側に埋込電極を形成する。この際、埋込電極の露出面は平坦な面であることとする。その後、埋込電極の露出面の複数個所を露出させる開口を有するマスクパターンを形成する。次いで第1実施形態において図6を用いて説明したと同様の変質層の形成とエッチングとを繰り返すか、または図7を用いて説明したと同様にCMPを行うことにより、複数の凹部65bを有する凹型電極65を形成する。以上のようなセンサ側電極45である凸型電極と回路側電極65である凹型電極とは、1:1で嵌め合わせられる。これにより、センサ基板2と回路基板7とを、セルフアライメントで積層させる。この状態では、凹型電極回路側電極65の各凹部65bの底部に、凸型電極センサ側電極45の突出部分の頂部が当接した状態となることが好ましい。[図12B]この状態で図12Bに示すように、熱処理を行うことにより、凸型電極センサ側電極45と凹型電極回路側電極65とを接合させる。またセンサ基板2の層間絶縁膜41と回路基板7の層間絶縁膜61とを接合させる。このような熱処理は、第1実施形態と同様に行われる。[第3実施形態の作用効果]以上説明した第3実施形態の固体撮像素子1によれば、センサ側電極45を複数の突出部を備えた凸型電極とし、回路側電極65を凸型電極に対応させた複数の凹部65bを備えた凹型電極とし、凹型電極に凸型電極を嵌め合わせた構成としている。これにより、第1実施形態と同様に、センサ側電極45’と回路側電極65’との接合面積は、平面電極同士を接合させた場合よりも大きくなる。これにより、例えば接合のプロセスにおいてセンサ側電極45と回路側電極65との接合面にボイドが発生した場合であっても、実質的な接合面積を確保することができる。この結果、センサ基板2と回路基板7とを電極45-65間で張り合わせてなる3次元構造の固体撮像素子1において、電極45-65間のコンタクト抵抗の増大を抑えると共に接合強度をさらに確実に確保でき、信頼性の向上を図ることが可能になる。また第1実施形態と同様に、凸型電極とこれに対応する形状の凹型電極とを嵌め合わせる方法であるため、センサ基板2と回路基板7との位置あわせを、セルフアラインで精度良好に行うことが可能になる。また、凹型電極回路側電極65における各凹部65bの寸法および形状、さらに凸型電極センサ側電極45における各突出部分の寸法および形状は第1実施形態と同様である。このため、第1実施形態と同様の効果を得ることが可能である。尚、上述した各実施形態においては、センサ側電極を凸型電極とし回路側電極を凹型電極とした。しかしながら本発明は、センサ側電極と回路側電極とが、凹型電極に凸型電極を嵌め合わせた状態で接合されれば、どちらが凸型電極であっても凹型電極であっても良い。またセンサ側電極として凸型電極および凹型電極とを設け、各センサ側電極に対応する各回路側電極として、センサ側電極に嵌め合わされる凹型電極または凸型電極を設けた構成であっても良い。また以上の各実施形態においては、センサ側電極または回路側電極を構成する凹型電極および凸型電極を銅Cuで構成する場合を説明した。しかしながら、凹型電極および凸型電極は、これに限定されることはなく、互いにコンタクト性を良好に保って接合可能な材料で構成されれば良く、例えばアルミニウムや、タングステンシリサイドのような金属シリサイド材料を用いることができる。これらの材料を用いた場合、凸型電極の形成であれば、リソグラフィー法によって形成したレジストパターンをマスクにして材料膜をエッチングすることにより、層間絶縁膜上に電極をパターン形成することができる。またその後CMPを行うことによって、電極形状を凸曲面に成型することもできる。一方、凹型電極の形成であれば、プロセス条件を適宜変更して、上述した実施形態と同様の方法を適用できる。また、リソグラフィー法によって形成したレジストパターンをマスクにして材料膜をエッチングすることにより、層間絶縁膜上に電極をパターン形成し、さらにこれを覆う層間絶縁膜を形成する。その後、CMPで電極パターンを露出させ、その後は第1実施形態において図6、図7を用いて説明したと同様にして電極パターンに凹部を形成しても良い。また凹型電極および凸型電極は、それぞれの表面が粗面で構成されていても良い。このような粗面の成型は、例えば電極形成後にサンドブラスト処理などの粗面化処理によって行われる。このように凹型電極および凸型電極の表面を粗面とすることにより、接合面積をさらに増加させることが可能になるため、接合強度をさらに増大させることが可能になる。≪8.電子機器の実施形態≫上述の各実施形態で説明した本発明に係る固体撮像素子は、例えばデジタルカメラやビデオカメラ等のカメラシステムや、撮像機能を有する携帯電話、あるいは撮像機能を備えた他の機器、などの電子機器に適用することができる。図13は、本発明に係る電子機器の一例として、固体撮像素子を用いたカメラの構成図を示す。本実施形態例に係るカメラは、静止画像又は動画撮影可能なビデオカメラを例としたものである。本実施形態例のカメラ91は、固体撮像素子1と、固体撮像素子1の受光センサ部に入射光を導く光学系93と、シャッタ装置94と、固体撮像素子1を駆動する駆動回路95と、固体撮像素子1の出力信号を処理する信号処理回路96とを有する。固体撮像素子1は、上述した各実施形態で説明した構成の固体撮像素子1,1’,1が適用される。光学系光学レンズ93は、被写体からの像光入射光を固体撮像素子1の撮像面上に結像させる。これにより、固体撮像素子1内に、一定期間信号電荷が蓄積される。光学系93は、複数の光学レンズから構成された光学レンズ系としても良い。シャッタ装置94は、固体撮像素子1への光照射期間及び遮光期間を制御する。駆動回路95は、固体撮像素子1の転送動作及びシャッタ装置94のシャッタ動作を制御する駆動信号を供給する。駆動回路95から供給される駆動信号タイミング信号により、固体撮像素子1の信号転送を行う。信号処理回路96は、各種の信号処理を行う。信号処理が行われた映像信号は、メモリなどの記憶媒体に記憶され、或いは、モニタに出力される。以上説明した本実施形態に係る電子機器によれば、センサ基板と回路基板とを積層させた信頼性の高い3次元構造の固体撮像素子1を用いたことにより、小型化および信頼性の向上を図ることが可能になる。"