"オプトエレクトロニクス半導体部品10において使用されるシリコーン箔2を、成形によって製造する方法であって、-金型5にモールド箔1を導入するステップと、-前記金型5にキャリア箔3を導入するステップであって、前記キャリア箔3が基板箔4の上に固定され、前記基板箔4が、前記金型5のキャビティ50内で少なくとも部分的に横方向に前記キャリア箔3よりも突き出しているステップと、-シリコーン系組成物20を準備して、前記モールド箔1または前記キャリア箔3に塗布するステップと、-前記金型5の中、前記モールド箔1と前記キャリア箔3との間で、前記シリコーン系組成物20を前記シリコーン箔2に成形するステップであって、前記シリコーン系組成物20が、横方向において前記キャリア箔3に並んでいる少なくとも1つの重複領域24において前記基板箔4に接触するステップと、-前記シリコーン箔2から前記モールド箔1を除去するステップと、-前記重複領域24を分離するステップと、を含んでいる、方法。前記シリコーン系組成物20および前記シリコーン箔2の少なくとも一方が、前記モールド箔1よりも前記基板箔4に強く接着し、かつ、前記キャリア箔3よりも前記モールド箔1に強く接着する、請求項1に記載の方法。前記モールド箔1の表面構造および前記キャリア箔3の表面構造の少なくとも一方が、成形時に前記シリコーン箔2に再現される、請求項1または請求項2のいずれかに記載の方法。前記金型5が閉じているとき、前記シリコーン箔2を予備硬化させ、前記シリコーン箔2の完全な硬化が、前記金型5を開いた後にのみ行われる、請求項1から請求項3のいずれかに記載の方法。前記シリコーン系組成物20を前記キャリア箔3または前記モールド箔1に塗布する前に、変換手段粒子が前記シリコーン系組成物20に、均一に分布するように混合され、前記変換手段粒子が、第1の波長域の電磁放射の少なくとも一部分を吸収して、前記第1の波長域とは異なる第2の波長域の放射に変換するように設計されている、請求項1から請求項4のいずれかに記載の方法。前記キャリア箔3または前記モールド箔1に塗布するときの前記シリコーン系組成物20の粘度が、少なくとも0.1Pasである、請求項1から請求項5のいずれかに記載の方法。前記シリコーン系組成物20に、チキソトロープ剤が含まれておらず、特に、1nm~100nmの範囲内両端値を含むの平均直径を有する二酸化ケイ素ナノ粒子が含まれていない、請求項1から請求項6のいずれかに記載の方法。前記モールド箔1および前記キャリア箔3に、それぞれ、ポリフルオロオレフィン箔が使用され、前記キャリア箔3のフッ素化の程度が、前記モールド箔1の場合よりも高い、請求項1から請求項7のいずれかに記載の方法。前記金型5内の前記シリコーン箔2全体にわたる厚さTの変動が、前記シリコーン箔2の平均厚さに対して最大で15である、請求項1から請求項8のいずれかに記載の方法。前記シリコーン箔2が個片化されて多数のシリコーン薄膜26が形成される、請求項1から請求項9のいずれかに記載の方法。シリコーン箔2であって、-シリコーンを含んでいるマトリックス材料と、-前記マトリックス材料内に均一に分布している変換手段粒子と、-対向する2つの主面21,23と、-前記主面21,23の少なくとも一方に形成されている溝状の粗面化部25と、を備えており、前記シリコーン箔2の平均厚さTが20μm~250μmの範囲内両端値を含むである、シリコーン箔2。前記粗面化部25が、0.05μm~15μmの範囲内両端値を含むの平均粗さ深さDと、少なくとも50μmの平均溝長さLとを有する、請求項11に記載のシリコーン箔2。請求項1から請求項10のいずれかに記載の方法によって製造される、請求項11または請求項12のいずれかに記載のシリコーン箔2。オプトエレクトロニクス半導体部品10であって、-少なくとも1個のオプトエレクトロニクス半導体チップ6と、-請求項11から請求項13のいずれかに記載のシリコーン箔2からなる少なくとも1つのシリコーン薄膜26と、を備えており、前記シリコーン薄膜26が、前記半導体チップ6の放射主面7に少なくとも間接的に固定されており、かつ、前記放射主面7の少なくとも一部分を覆っている、オプトエレクトロニクス半導体部品10。本発明の目的は、シリコーン箔の製造方法であって、シリコーン箔を成形によって製造することができ、シリコーン箔がオプトエレクトロニクス半導体部品における使用に適している、製造方法、を開示することである。本方法の少なくとも一実施形態によると、本方法は、金型にモールド箔を導入するステップと、金型にキャリア箔を導入するステップを含んでいる。この場合、モールド箔は、金型のキャビティの少なくとも一部分を、固定された状態で満たすように設計されている。モールド箔は、特に、離型箔である。したがって、モールド箔は、キャビティの一部の形状、もしくはキャビティを定義する金型の半体の形状、またはその両方を再現することができる。さらに、モールド箔は、成形時、成形工程の結果として変化するキャビティの形状を再現できることが好ましい。キャリア箔は、モールド箔とは異なる箔であり、成形時に変形しない、または大きくは変形しないことが好ましい。キャリア箔は、成形後、本方法によって製造されるシリコーン箔を担持するように設計されている。一例として、キャリア箔は、金型内に平たく平面状に形成される。キャリア箔は、金型の平たい半体の上に少なくとも間接的に配置されていることが好ましい。キャリア箔は、特に、キャビティの形状を再現しない。本方法の少なくとも一実施形態によると、キャリア箔は、基板箔の上に固定される。基板箔は、キャリア箔とは異なる材料を含んでいることが好ましく、金型のキャビティとは反対側のキャリア箔の面に位置する。本方法の少なくとも一実施形態によると、キャリア箔、基板箔、およびモールド箔は、ロールツーロール工程によって扱われるように設計されている。したがって、これらの箔は、1つまたは複数のロールから巻き出されて金型内に導かれる。その後、少なくとも1つの箔を別のロールに再び巻き取ることができる。2回の連続する成形工程の間で、金型内の箔のすべて、またはいくつかを交換することが可能である。本方法の少なくとも一実施形態によると、基板箔は、金型のキャビティ内で少なくとも部分的に横方向にキャリア箔よりも突き出している。基板箔は、環状または枠状に、キャリア箔よりも突き出しており、したがって基板箔は、全方向において完全に、キャリア箔よりも横方向に突き出していることが好ましい。横方向にとは、特に、本方法によって製造されるシリコーン箔の主延在方向に沿った方向を意味する。言い換えれば、キャリア箔は、平面視において、部分的または完全に基板箔によって囲まれており、囲んでいる部分の幅は、特に均一である。本方法の少なくとも一実施形態によると、本方法は、シリコーン系組成物を準備して、モールド箔もしくはキャリア箔またはその両方に塗布するステップを含んでいる。シリコーン系組成物は、例えば、少なくとも1種類のポリシラン、シロキサン、ポリシロキサンのうちの1種類または複数種類である。シリコーン系組成物は、シリコーン箔の出発原料である。塗布するとき、シリコーン系組成物は、完全に硬化していない状態、もしくは完全に架橋結合していない状態、またはその両方の状態にある。本方法の少なくとも一実施形態によると、本方法は、金型の中でシリコーン系組成物をシリコーン箔の形状に成形するステップを含んでいる。この場合、シリコーン箔は、モールド箔とキャリア箔との間に形成される。この場合、シリコーン系組成物およびシリコーン箔は、モールド箔およびキャリア箔の両方に物理的に直接接触していることが好ましい。金型との直接的な接触は存在しないことが好ましい。さらに、シリコーン系組成物もしくはシリコーン箔またはその両方は、横方向においてキャリア箔に並んでいる重複領域において、基板箔に直接接触している。成形によってシリコーン箔を形成するステップは、金型を閉じることによって行う。成形は、圧縮成形であることが好ましい。本方法の少なくとも一実施形態によると、本方法は、シリコーン箔からモールド箔を除去するステップを含んでいる。モールド箔は、金型を開いた後に除去する。モールド箔を除去するとき、シリコーン箔は不完全または完全に硬化している。モールド箔を除去した後、シリコーン箔は、依然としてキャリア箔に直接接触しており、さらに、横方向にキャリア箔と並んで基板箔に直接接触している。本方法の少なくとも一実施形態によると、本方法は、重複領域を分離するステップを含んでいる。一例として、重複領域を切断またはスタンピングによって分離する。重複領域を分離した後、シリコーン箔はキャリア箔にのみ物理的に直接接触しており、基板箔およびモールド箔にはもはや接触していないことが好ましい。本方法の少なくとも一実施形態によると、本方法は、オプトエレクトロニクス半導体部品において使用されるシリコーン箔を製造する。シリコーン箔は、成形、好ましくは圧縮成形によって、製造される。本方法は、少なくとも以下のステップを含んでいる。-金型にモールド箔を導入するステップと、-金型にキャリア箔を導入するステップであって、キャリア箔が基板箔の上に固定され、金型のキャビティ内で基板箔が少なくとも部分的に横方向にキャリア箔よりも突き出している、ステップと、-シリコーン系組成物を準備して、モールド箔またはキャリア箔に塗布するステップと、-金型の中、モールド箔とキャリア箔との間で、シリコーン系組成物をシリコーン箔に成形するステップであって、シリコーン系組成物が、横方向においてキャリア箔に並んでいる少なくとも1つの重複領域において基板箔に接触する、ステップと、-シリコーン箔からモールド箔を除去するステップと、-重複領域を分離するステップ個々の方法ステップは、指定した順序で行うことが好ましい。変形形態として、個々の方法ステップを異なる順序で行うこともできる。モールド箔には、特定の要件として、特に、伸展性、引裂強度、成形性、および表面構造が求められる。結果として、モールド箔の材料の選択は、大幅に制約される。特に、製造するシリコーン箔が、成形後にモールド箔との比較的強い接着性を有する場合には、選択が制約される。基板箔がシリコーン箔に比較的強く接着し、横方向にキャリア箔よりも突き出していることによって、モールド箔を除去したとき、製造されたシリコーン箔が基板箔およびキャリア箔に接着したままであるようにすることが可能である。次いで、シリコーン箔および基板箔の重複領域を除去する結果として、平面視において、シリコーン箔はキャリア箔にのみ接着したままとなる。シリコーン箔はキャリア箔に対して比較的低い接着力を有することができ、したがって、シリコーン箔のさらなる工程特に、以降の再結合ステップが単純になる。本方法の少なくとも一実施形態によると、シリコーン系組成物もしくはシリコーン箔またはその両方は、モールド箔よりも基板箔に強く接着する。さらに、シリコーン系組成物もしくはシリコーン箔またはその両方は、キャリア箔よりもモールド箔に強く接着する。接着能力の測度は、特に、静止摩擦または単位面積あたりの接着力である。本方法の少なくとも一実施形態によると、モールド箔の表面構造、もしくはキャリア箔の表面構造、またはその両方は、成形時にシリコーン箔に再現される。言い換えれば、シリコーン箔は、モールド箔の表面構造もしくはキャリア箔の表面構造またはその両方を、少なくとも一方の主面において受け継ぐ。特に、シリコーン箔の側のキャリア箔の面に存在する粗面化部または溝が、シリコーン箔の少なくとも一方の主面に転写される。本方法の少なくとも一実施形態によると、金型が閉じているとき、シリコーン箔を予備硬化させる。シリコーン箔を完全に硬化させるのは、金型を開いた後である。シリコーン箔からモールド箔を除去するステップは、シリコーン箔が完全に硬化する前、または完全に硬化した後に行うことができる。重複領域を分離するステップについても同様である。本方法の少なくとも一実施形態によると、シリコーン系組成物をキャリア箔またはモールド箔に塗布する前に、シリコーン系組成物に変換手段を混合する。変換手段は、変換手段粒子の形で存在することが好ましく、均一に分布するようにシリコーン系組成物に混合されることがさらに好ましい。変換手段は、第1の波長域の電磁放射の少なくとも一部分を吸収して、第1の波長域とは異なる第2の波長域の放射に変換するように設計されている。一例として、変換手段粒子は、420nm~490nmの範囲内両端値を含むの波長域の放射を吸収して、より長い波長の放射に変換するように設計されている。本方法の少なくとも一実施形態によると、シリコーン系組成物をキャリア箔またはモールド箔に塗布するときのシリコーン系組成物の粘度は、比較的高い。比較的高いとは、シリコーン系組成物がモールド箔またはキャリア箔の上で本質的に流れないことを意味する。特に、塗布するときのシリコーン系組成物の粘度は、少なくとも0.1Pas、少なくとも1.0Pas、少なくとも10Pas、または少なくとも20Pasである。本方法の少なくとも一実施形態によると、シリコーン箔は、特に、金型から取り出して重複領域を分離した後、個片化され、多数のシリコーン薄膜ディスクまたはプレートとも称されるが形成される。個片化してシリコーン薄膜を形成するステップは、例えば、切断によって、またはスタンピングによって行う。本方法の少なくとも一実施形態によると、金型内のシリコーン箔の全体にわたる厚さの変動が、シリコーン箔の平均厚さに対して最大で15である。言い換えれば、シリコーン箔は均一な厚さを有する。特に、平均厚さに対する変動は、最大で10、または最大で5である。これによって、例えば、シリコーン箔から製造されるシリコーン薄膜において、変換手段粒子による極めて均一な放射の変換を達成することが可能である。さらには、シリコーン箔を開示する。本シリコーン箔は、上述した実施形態の少なくとも1つに説明した方法によって製造される。したがって、シリコーン箔の特徴は本方法にもあてはまり、逆も同様である。本シリコーン箔の少なくとも一実施形態によると、本シリコーン箔は、シリコーンを含んだマトリックス材料、またはシリコーンからなるマトリックス材料を備えている。マトリックス材料には、変換手段粒子が、均一に分布した状態で埋め込まれている。均一に分布とは、特に、変換手段粒子の濃度変動が、純粋な統計的偏差を超えないことを意味する。さらに、シリコーン箔は、対向する2つの主面を有する。一方または両方の主面に粗面化部が形成されており、この粗面化部は、少なくとも一方の主面において溝状に形成されている。言い換えれば、粗面化部は、溝状構造を備えている、または溝状構造から実質的になる。さらに、シリコーン箔の平均厚さは、少なくとも20μm、もしくは最大で250μm、またはその両方であり、特に、少なくとも40μm、もしくは最大で160μm、またはその両方である。本シリコーン箔の少なくとも一実施形態によると、粗面化部の平均粗さ深さは、0.05μm~15μmの範囲内両端値を含む、好ましくは0.1μm~5μmの範囲内両端値を含む、または0.1μm~1μmの範囲内両端値を含むである。本シリコーン箔の少なくとも一実施形態によると、粗面化部の溝の平均長さは、少なくとも50μmまたは少なくとも1mm、特に、50μm~150mmの範囲内両端値を含む、または1mm~100mmの範囲内両端値を含むである。この場合、用語溝または溝状は、溝をネガとして形成される構造も包含することが好ましく、すなわち、シリコーン箔の主面における、例えば細長い壁状の隆起部も含まれる。溝もしくは隆起部またはその両方は、共通の主延在方向に沿って、または実質的に沿って、延びていることが好ましい。さらに、オプトエレクトロニクス半導体部品を開示する。本半導体部品は、少なくとも1個のオプトエレクトロニクス半導体チップ、好ましくは発光ダイオード略してLEDを備えており、この発光ダイオードは、特に420nm~490nmの範囲内両端値を含むの波長域において最大強度で発光する。さらに、本半導体部品は、上記の実施形態の少なくとも1つに説明したシリコーン箔からなる少なくとも1つのシリコーン薄膜を備えている。したがって、本半導体部品の特徴は、本シリコーン箔と、本シリコーン箔の製造方法にもあてはまり、逆も同様である。半導体部品のシリコーン薄膜は、半導体チップの放射主面に少なくとも間接的に固定されており、放射主面を部分的または完全に覆っている。以下では、本発明のシリコーン箔と、本発明のオプトエレクトロニクス半導体部品と、本発明の方法について、例示的な実施形態に基づき、図面を参照しながらさらに詳しく説明する。この場合、個々の図面において、同じ参照数字は同じ要素を示している。しかしながら、要素間の関係は、正しい縮尺では示していない。むしろ、深く理解できるようにする目的で、個々の要素を誇張した大きさで示してある。図1A~図1Eは、シリコーン箔2の製造方法を概略断面図として示している。図1Aによると、モールド箔1と、キャリア箔3基板箔4の上に固定されているを、金型5a,5b,5cのキャビティ50に導入する。キャリア箔3および基板箔4は、金型の部分5aの平たい形状の主面の上に平面状に配置されている。モールド箔1は、金型の部分5b,5cの上に、固定された状態で配置されている。キャビティ50の中で、基板箔4は、全方向においてキャリア箔3よりも突き出している。キャビティ50は、図1の図面の平面に垂直な方向の平面視において、例えば円形構造を有し、キャリア箔3は、特に、横方向においてキャビティ50の中央に位置するように配置されている。さらに、図1Aによると、シリコーン箔2のためのシリコーン系組成物20をキャビティ50に導入する。一例として、シリコーン系組成物20を、キャビティ50内のモールド箔1に塗布する。シリコーン系組成物20は、キャビティ50に導入するとき比較的高い粘度を有し、流れない、または大幅には流れない。モールド箔1およびキャリア箔3は、それぞれ、ポリフルオロオレフィン箔polyfluorolefinfoilであることが好ましい。この場合、キャリア箔3のフッ素化の程度は、モールド箔1よりも高いことが好ましい。特に、キャリア箔3は、ポリテトラフルオロエチレン箔である。基板箔4には、一例として、ポリイミド箔を使用する。モールド箔1の厚さは、例えば、25μm~100μmの範囲内両端値を含むである。基板箔4の厚さは、例えば、25μm~100μmの範囲内両端値を含むである。キャリア箔3の厚さは、例えば、100μm~200μmの範囲内両端値を含むである。シリコーン系組成物20には、変換手段粒子の形での変換手段を、均一に分布した状態に混合することができる図示していない。変換手段粒子は、例えば、希土類をドープしたガーネット例:YAG:Ce、希土類をドープしたオルトケイ酸塩例:Ba,Sr2SiO4:Eu、希土類をドープした酸窒化ケイ素または窒化ケイ素例:Ba,Sr2Si5N8:Euを含んでいる。変換手段粒子の平均直径は、例えば、2μm~20μmの範囲内両端値を含む、特に、3μm~15μmの範囲内両端値を含むである。シリコーン系組成物20から成形されるシリコーン箔2全体における変換手段粒子の重量比は、特に、5重量~80重量の範囲内両端値を含む、好ましくは10重量~25重量の範囲内両端値を含む、または60重量~80重量の範囲内両端値を含むである。オプションとして、例えばシリコーン箔2の熱伝導率を高める目的で、または拡散粒子として、好ましくは粒子状のさらなる物質を、好ましくは0重量~50重量の範囲内両端値を含むの重量比で、シリコーン系組成物20に混合することができる。このような粒子は、特に、酸化物または金属フッ化物例えば、酸化アルミニウム、酸化ケイ素、またはフッ化カルシウムを含んでいる、またはこれらの材料からなる。粒子の平均直径は、好ましくは2μm~20μmの範囲内両端値を含むである。一例として、シリコーン系組成物20およびシリコーン箔2には、チキソトロープ剤が混合されていない。特に、シリコーン箔2もしくはシリコーン系組成物20またはその両方には、1nm~100nmの範囲内両端値を含むまたは1nm~300nmの範囲内両端値を含むの平均直径を有する二酸化ケイ素ナノ粒子が含まれない、または実質的に含まれない。シリコーン箔2は、特に、いわゆるエーロシルAerosilを含んでいない。特に、シリコーン系組成物20は高い粘度を有し、したがって変換手段粒子が沈殿しない、または実質的に沈殿しないため、チキソトロープ剤を使用しないことが可能である。これに代えて、シリコーン系組成物20もしくはシリコーン箔2またはその両方に、特にナノ粒子の形の例えば二酸化ケイ素系の少なくとも1種類のチキソトロープ剤を混合することも可能である。図1Bは、閉じた状態の金型5a,5b,5cを示している。金型5a,5b,5cを閉じると、部分5aが部分5cに押し付けられ、その結果としてキャビティ50が閉じる。金型5a,5b,5cを閉じるステップは、真空下で行うことができる。金型5a,5b,5cが空気出口を備えていることも可能である図示していない。金型5a,5b,5cを閉じると、モールド箔1と基板箔4とが互いに直接的に押し付けられ、これによりキャビティ50が密閉される。シリコーン箔2を形成するシリコーン系組成物20は、実質的にキャリア箔3とモールド箔1との間に位置し、キャリア箔3およびモールド箔1に直接接触している。横方向においてキャリア箔3に並んでいる環状の重複領域24においては、シリコーン系組成物20は基板箔4に直接接触している。重複領域24の幅は、例えば、0.5mm~10mmの範囲内両端値を含む、特に、1mm~3mmの範囲内両端値を含む例えば約2mmである。キャビティ50の横方向範囲は、例えば50mm~500mmの範囲内両端値を含む、特に、60mm~200mmの範囲内両端値を含む例えば約100mmである。金型5a,5b,5cが閉じている状態において、成形されたシリコーン箔2が、例えば熱的または光化学的に予備硬化するprecured、または完全に硬化する。光化学的硬化の場合、例えば金型の部分5a、基板箔4、およびキャリア箔3を通じて、シリコーン箔2に紫外線を照射することができる。図1Cは、金型5a,5b,5cから取り出されたシリコーン箔2を示している。モールド箔1は、シリコーン箔2からすでに除去されている。これは、シリコーン箔2と基板箔4との間の接着性が、シリコーン箔2とモールド箔1との間の接着性よりも高いことによって可能である。分離工具8を使用して、キャリア箔3の上のシリコーン箔2の一部から、少なくとも重複領域24を除去する。これにより、シリコーン箔2は、もはや横方向においてキャリア箔3よりも突き出していない図1D。図1Dの形態のバリエーションとして、キャリア箔3から基板箔4をさらに除去する、もしくは、シリコーン箔2にさらなるキャリア箔図示していないを形成する、またはその両方を行うことができ、後者の場合、シリコーン箔2は、シリコーン箔2に弱く接着している2枚のキャリア箔同じ材料からなるの間に位置する。図1Eによるオプションのステップにおいては、例えば、スタンピング、切断、ウォータージェット切断、またはレーザの使用によって、シリコーン箔2を個片化して個々のシリコーン薄膜26を形成する。図1Eの形態のバリエーションとして、キャリア箔3に対しても個片化を行うことが可能である。図1Eのに形態のさらなる代替形態として、個片化の前、個片化と同時に、または個片化の後に、シリコーン箔2をさらなる中間キャリア図示していないに貼り付けることができる。平面視で見たとき、シリコーン薄膜26のサイズは、例えば、0.25mm2~4mm2の範囲内両端値を含む、特に、1mm2~2mm2の範囲内両端値を含むである。図2Aは、オプトエレクトロニクス半導体部品10の例示的な実施形態を示している。オプトエレクトロニクス半導体チップ6例えば、青色スペクトル領域で発光する発光ダイオードが、キャリア要素60の上に貼り付けられている。半導体チップ6の放射主面7に、シリコーン箔2からなるシリコーン薄膜26が、結合手段9の層によって固定されている。図2Bによる、半導体部品10のさらなる例示的な実施形態においては、シリコーン箔2からなるシリコーン薄膜26が、半導体チップ6の放射主面7に直接配置されている。最初に、例えばキャリア箔3を利用してシリコーン薄膜26を放射主面7に貼り付け、次いで、特に熱によって完全に硬化させる。シリコーン薄膜26を、完全には硬化していない状態で放射主面7に貼り付けることによって、硬化後にシリコーン薄膜26と半導体チップ6を良好に接着させることが可能である。図3は、シリコーン箔2のさらなる例示的な実施形態を断面図として示している。他のすべての実施形態と同様に、シリコーン箔2は、対向する2つの主面21,23を有し、これらの主面21,23は、製造時にモールド箔1およびキャリア箔3に直接接触している。キャリア箔3の表面構造とモールド箔1の表面構造とが、シリコーン箔2の主面21,23に再現される。シリコーン箔2の平均厚さTは、好ましくは20μm~200μmの範囲内両端値を含むまたは50μm~150μmの範囲内両端値を含むである。完全に硬化したシリコーン箔2の硬さは、他のすべての実施形態においても同様であるが、特に、ショアA30~ショアA90の範囲内両端値を含むである。図4Aは、シリコーン箔2の主面23の概略平面図を示しており、図4Bは、シリコーン箔2の概略断面図を示している。粗面化部25は、製造時にキャリア箔3によって少なくとも主面23に形成されたものであり、溝状構造を有する。個々の溝は、互いに実質的に平行な向きにあり、共通の主延在方向に実質的に沿って延びている。溝とは、粗面化部25に含まれる構造の長手方向範囲が、個々の構造の平均幅よりも大きいことを意味する。溝の平均長さLは、特に、少なくとも50μmである。溝の少なくとも一部は、主面23の2つの縁部の間で途切れなく延びていることができ、特に、シリコーン薄膜26の場合、シリコーン薄膜26の2つの縁部の間で連続的に延びている。その場合、図4Aの形態とは異なり、溝の平均長さLは、主面23の平均横方向範囲よりも大きいかまたは等しくなり得る。個々の溝の平均粗さ深さDまたは平均深さは、特に、0.05μm~15μmの範囲内両端値を含むである。粗面化部25によって、シリコーン箔2からの放射の取り出しを改善することができる。さらに、半導体チップ6との接着性直接的な接着または結合手段9を介しての接着図2Aおよび図2Bを参照を、粗面化部25によって改善することが可能である。本出願において、溝状の粗面化部という表現は、例えば溝が形成されているキャリア箔3の表面をネガとして粗面化部25が形成されている状況を含むことが好ましい。言い換えれば、粗面化部25の構造は、図4Cの断面図に概略的に示したように、細長い壁状の隆起部として形成されている。ここまで、本発明について例示的な実施形態に基づいて説明してきたが、本発明はこれらの実施形態に限定されない。本発明は、任意の新規の特徴および特徴の任意の組合せを包含しており、特に、請求項における特徴の任意の組合せを含んでいる。これらの特徴または特徴の組合せは、それ自体が請求項あるいは例示的な実施形態に明示的に記載されていない場合であっても、本発明に含まれる。本特許出願は、独国特許出願第102010047454.1号の優先権を主張し、この文書の開示内容は参照によって本出願に組み込まれている。"