基板に設けられた第1拡散領域と、前記基板に設けられた第2拡散領域と、前記第1拡散領域に接続された第1コンタクトと、前記第2拡散領域に接続された第2コンタクトと、前記第1拡散領域と前記第2拡散領域の間に設けられたチャネル領域と、ゲート絶縁膜を介して前記チャネル領域の上に設けられたゲート電極とを具備し、前記ゲート電極は、前記第1コンタクトと前記第2コンタクトとに挟まれた第1領域と、前記第1領域と異なる第2領域とを備え、前記第1領域は、前記第1コンタクト側の第1側面と、前記第2コンタクト側の第2側面とを含み、前記第1側面は、前記第1コンタクトから離れる方向に傾斜し、前記第2側面は、前記第2コンタクトから離れる方向に傾斜する半導体装置。請求項1に記載の半導体装置において、前記ゲート電極の前記第1領域は、前記ゲート絶縁膜と前記ゲート電極との界面に対応する第1領域底面と、第1領域上面とを含み、前記第1領域底面のゲート長方向の長さは、前記第1領域上面の前記ゲート長方向の長さよりも長い半導体装置。請求項2に記載の半導体装置において、前記第1領域の前記ゲート長方向の長さは、前記第1領域底面から前記第1領域上面まで単調に減少する半導体装置。請求項3に記載の半導体装置において、前記ゲート電極の前記第2領域は、前記ゲート絶縁膜と前記ゲート電極との界面に対応する第2領域底面と、第2領域上面とを含み、前記ゲート電極の前記第2領域の前記ゲート長方向の長さは、前記第2領域底面から前記第2領域上面まで概ね一定の長さを有する半導体装置。チャネル領域を挟んで基板に設けられた第1拡散領域と第2拡散領域とゲート絶縁膜を介して前記チャネル領域の受けに設けられたゲート電極とを具備する半導体装置の製造方法であって、a前記第1拡散領域に接続される第1コンタクトと前記第2拡散領域に接続される第2コンタクトとが形成される領域を特定するステップと、b前記第1コンタクトと前記第2コンタクトとに挟まれる前記ゲート電極の領域を第1領域として特定するステップと、c前記第1領域の前記第1コンタクト側の第1側面に、前記第1コンタクトから離れる方向の傾斜を形成し、前記第1領域の前記第2コンタクト側の第2側面に、前記第2コンタクトから離れる方向の傾斜を形成するステップを具備する半導体装置の製造方法。請求項5に記載の半導体装置の製造方法において、前記cステップは、前記第1領域の前記ゲート絶縁膜と前記ゲート電極との界面に対応する第1領域底面とし、前記第1領域の上面を第1領域上面とするとき、前記第1領域底面のゲート長方向の長さが、前記第1領域上面の前記ゲート長方向の長さよりも長くなるように、前記ゲート電極を形成するステップを含む半導体装置の製造方法。請求項6に記載の半導体装置の製造方法において、前記cステップは、前記第1領域の前記ゲート長方向の長さが、前記第1領域底面から前記第1領域上面まで単調に減少するように、前記ゲート電極を形成するステップを含む半導体装置の製造方法。半導体装置を製造する場合、リソグラフィ工程による加工時の製造バラつきに起因して、目合わせのズレ、ゲート寸法コンタクト寸法の太り、および、コンタクト形状の歪みなどが発生することがある。例えば、特許文献1に記載の技術において、リソグラフィ工程による加工時の製造バラつきに起因して、コンタクトホール16の目合わせのズレが発生した場合、ゲート電極とコンタクトとの距離が狭くなると、そのような製造バラつきによる絶縁破壊コンタクトとゲート電極との短絡が発生することがある。一般的なトランジスタでは、コンタクトとゲート電極との短絡を防止するために、コンタクト寸法を小さくする、または、コンタクトの目合わせ管理を強化するといった対策が考えられている。しかしながら、コンタクト寸法を小さくした場合、コンタクト抵抗が上昇してしまう。また、コンタクトの目合わせ管理を強化した場合、再工事率悪化による装置能力低下を引き起こしてしまう。本発明が解決しようとする課題は、トランジスタの特性の変動の発生を抑制しつつ、ゲート電極とコンタクトとの距離の短縮化に起因するゲート電極とコンタクトとの間の短絡の発生を抑制する技術を提供することにある。以下に、[発明を実施するための形態]で使用される番号を用いて、[課題を解決するための手段]を説明する。これらの番号は、[特許請求の範囲]の記載と[発明を実施するための形態]との対応関係を明らかにするために付加されたものである。ただし、それらの番号を、[特許請求の範囲]に記載されている発明の技術的範囲の解釈に用いてはならない。上記の課題を解決するために、基板2に設けられた第1拡散領域3と、基板2に設けられた第2拡散領域3と、第1拡散領域3に接続された第1コンタクト11と、第2拡散領域3に接続された第2コンタクト11と、第1拡散領域3と第2拡散領域3の間に設けられたチャネル領域と、ゲート絶縁膜6を介してチャネル領域の上に設けられたゲート電極5とを具備する半導体装置を構成する。ゲート電極5は、第1コンタクト11と第2コンタクト11とに挟まれた第1領域A-A’と、第1領域と異なる第2領域B-B’とを備える。第1領域A-A’は、第1コンタクト側の第1側面と、第2コンタクト側の第2側面とを含む。第1側面は、第1コンタクトから離れる方向に傾斜する。第2側面は、第2コンタクトから離れる方向に傾斜する。本願において開示される発明によって、半導体回路の微細化に伴うゲート電極とコンタクトとの距離の短縮化に起因するゲート電極とコンタクトとの短絡の発生を抑制することが可能となる。よってそれによって得られる代表的な効果を簡単に説明すれば、歩留低下の発生を抑制することができるという効果がある。以下、本発明の実施の形態を図面に基づいて説明する。なお、実施の形態を説明するための図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。図1は、本実施形態の半導体装置1の構成を例示する平面図である。図1の平面図は、本実施形態の半導体装置1の理解を容易にするために、層間絶縁膜を省略している。本実施形態の半導体装置1において、素子の周囲は素子分離領域9で囲まれている。半導体装置1は、ソースまたはドレインとして機能する拡散層と、ゲート電極とを備えている。その拡散層の上には拡散層シリサイド7が形成されている。また、ゲート電極の上はゲートシリサイド8が形成されている。拡散層シリサイド7の一部の上には、コンタクト11が形成されている。また、ゲートシリサイド8の下のゲート電極の側面は、サイドウォール絶縁膜13で覆われている。本実施形態の半導体装置1において、コンタクト11に挟まれているゲート電極の領域コンタクトに近接しているゲート電極は、選択的にテーパー形状に形成されている。図1に示されているように、その領域のサイドウォール絶縁膜13が除去されている。また、その領域のゲート電極5がテーパー形状に形成されているため、上から見た場合、ゲート電極5の一部が露出された状態になっている。図2A、図2Bは、本実施形態の半導体装置1の断面の構成を例示する断面図である。図2Aは、図1におけるA-A’断面を例示している。図2Bは、図1におけるB-B’断面を例示している。図2Aを参照すると、半導体装置1は、A-A’断面において、シリコン基板2に形成されたソースドレイン拡散層領域3と、エクステンション領域4とを備えている。ソースドレイン拡散層領域3の上には拡散層シリサイド7が設けられている。また、半導体装置1は、ゲート電極5を備えている。そのゲート電極5はゲート絶縁膜6を介してシリコン基板2の上に形成されている。そのゲート電極5の上には、ゲートシリサイド8が形成されている。半導体装置1は、層間絶縁膜12によって覆われている。半導体装置1の拡散層シリサイド7に接続されるコンタクト11は、層間絶縁膜12を貫通している。コンタクト11の下端は、拡散層シリサイド7を介してソースドレイン拡散層領域3に接続され、上端は、配線図示されずに接続されている。図2Aに示されているように、A-A’断面において、ゲート電極5は、断面がテーパー形状になるように加工されている。これによりコンタクトとゲート電極上部との距離を離す事ができ、コンタクトとゲート電極とのショートを抑制することができる。図2Bを参照すると、半導体装置1は、B-B’断面において、断面が概ね長方形のゲート電極5を備えている。またB-B’断面において、そのゲート電極5の側面は、サイドウォール絶縁膜13で覆われている。以下に、本実施形態の半導体装置1の製造方法について説明を行う。なお、以下の製造方法の説明においては、コンタクトに近接するゲート電極を加工する工程よりも前の工程に関する詳細な説明を省略する。図3Aは、本実施形態の半導体装置1のゲート電極を加工する工程の第1段階における、半導体構造物の状態を例示する平面図である。なお、この第1段階において、半導体構造物は層間絶縁膜12で覆われている。以下の説明においては、製造過程の半導体構造物の構成に対する理解を容易にするために、層間絶縁膜12で覆われた領域を可視化させて説明を行う。その第1段階において、シリコン基板に形成された素子分離領域9で囲まれた領域に、ソースドレイン拡散層領域3、ゲート電極5、拡散層シリサイド7、ゲートシリサイド8およびサイドウォール絶縁膜13を含む半導体装置1を形成する。図3Bは、その第1段階の半導体構造物の断面を例示する断面図である。図3Bは、図3AのA-A’断面およびB-B’断面の構造を例示している。図3Bに示されているように、その第1段階においては、A-A’断面の構造とB-B’断面の構造に差異はない。図4Aは、そのゲート電極の加工工程の第2段階を例示する平面図である。図4Aに示されているように、層間絶縁膜12の上にレジスト21を全面に塗布する。なお、以下の説明においては、製造過程の半導体構造物の構成に対する理解を容易にするために、レジスト21で覆われた領域を可視化させて説明を行う。レジスト21を形成した後、後の工程でコンタクト11が形成される領域を特定し、コンタクト11に近接するゲート電極の上のレジスト21を選択的に除去して開口部22を形成する。図4Bは、その第2段階におけるA-A’断面の構成を例示する断面図である。図4Bに示されているように、A-A’断面において、レジスト21に開口部22を生成して、層間絶縁膜12の一部を露出する。図4Cは、その第2段階におけるB-B’断面の構成を例示する断面図である。B-B’断面における半導体構造物は、第1段階の状態を維持している。また、レジスト21は、層間絶縁膜12の表面を保護している。図5Aは、そのゲート電極の加工工程の第3段階を例示する平面図である。図5Aに示されているように、その第3段階において、開口部22によって露出されていた層間絶縁膜12と、その層間絶縁膜12の下のサイドウォール絶縁膜13を除去して開口部23を形成する。それによって、ゲートシリサイド8の一部と、エクステンション領域4の一部とが露出する。図5Bは、の第3段階におけるA-A’断面の構成を例示する断面図である。図5Bに示されているように、その第3段階において、ゲートシリサイド8の一部と、ゲート電極5の側面の一部が露出する。図6Aは、そのゲート電極の加工工程の第4段階を例示する平面図である。図6Aに示されているように、その第4段階において、露出していたゲートシリサイド8を選択的に除去し、そのゲートシリサイド8の下のゲート電極5をエッチングによって断面がテーパ形状になるように形成する。図6Bは、第4段階におけるA-A’断面の構成を例示する断面図である。図6Bに示されているように、その第4段階において、ゲート電極5は、上方に行くに従ってゲート長方向の長さが短くなるように加工される。図7Aは、そのゲート電極の加工工程の第5段階を例示する平面図である。図7Aに示されているように、その第5段階において、レジスト21を除去した後、開口部23を層間絶縁膜12と同じ材料で埋める。図7Bは、第5段階におけるA-A’断面の構成を例示する断面図である。図7Bに示されているように、その第5段階において、断面がテーパー形状になるように加工されたゲート電極5の側面は、層間絶縁膜12によって覆われる。その後、テーパー形状化したゲート電極5の近傍にコンタクト11を形成する。コンタクトに近接する領域のゲート電極の上部のゲート長方向の長さを、ドライエッチングによって選択的に短くすることで、コンタクトとゲート電極上部の距離をより離すことができる。これによりコンタクトとゲート電極のショートを抑制することができる。[比較例]以下に、本実施形態の比較例について説明を行う。図8A、図8Bは、コンタクトを形成する工程において、目合わせのズレが発生した場合の、本実施形態の半導体装置1と一般的な半導体装置101との構成を例示する断面図である。図8Aは、本実施形態の半導体装置1の断面の構成を例示している。図8Bは、一般的な半導体装置101の構成を例示している。コンタクトを形成する工程において、目合わせのズレが発生した場合、本実施形態の半導体装置1は、コンタクトとゲート電極との距離が距離L1となる。一般的な半導体装置101では、コンタクトとゲート電極との距離が距離L2となる。図8A、Bに示されているように、距離L1>距離L2であり、本実施形態の半導体装置1は、コンタクトとゲート電極上部の距離をより離すことができ、これによりコンタクトとゲート電極のショートを抑制することができる。以上、本願発明の実施の形態を具体的に説明した。本願発明は上述の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能である。