ディスプレイパネルの複数のソースラインを駆動するソースドライバーと、前記ソースドライバーに映像データを伝送し、前記伝送された映像データが前記ディスプレイパネルを通じてディスプレイされるように前記ソースドライバーを制御するタイミングコントローラと、を含み、前記タイミングコントローラはビットエラー率をテストするための制御信号とテストパターンとを前記ソースドライバーに伝送し、前記ソースドライバーは前記伝送された制御信号に応答して前記伝送されたテストパターンのビットエラー率をテストすることを特徴とするディスプレイ駆動回路。前記タイミングコントローラはデータをランダム化するためのスクランブラを含み、前記スクランブラは前記映像データをランダム化することを特徴とする請求項1に記載のディスプレイ駆動回路。前記スクランブラは前記テストパターンをランダム化することを特徴とする請求項2に記載のディスプレイ駆動回路。前記ソースドライバーはデスクランブラを含み、前記デスクランブラは前記伝送された映像データをデランダム化することを特徴とする請求項1に記載のディスプレイ駆動回路。前記デスクランブラは前記伝送されたテストパターンをデランダム化することを特徴とする請求項4に記載のディスプレイ駆動回路。ディスプレイパネルの複数のソースラインを駆動するソースドライバーと前記ソースドライバーを制御するタイミングコントローラとを含むディスプレイ駆動回路の動作方法において、前記タイミングコントローラと前記ソースドライバーとの間に伝送されるデータのビットエラー率をテストするための制御信号を伝送する段階と、前記ビットエラー率をテストするためのテストパターンを伝送する段階と、前記制御信号に応答して前記伝送されるテストパターンのビットエラー率をテストする段階と、を含むことを特徴とする動作方法。前記ソースドライバーと前記タイミングコントローラがビットエラー率テストモードで動作する場合、前記制御信号を伝送する段階、前記テストパターンを伝送する段階、及び前記ビットエラー率をテストする段階を遂行することを特徴とする請求項6に記載の動作方法。前記テストパターンをランダム化する段階をさらに含み、前記ランダム化する段階は前記テストパターンを伝送する段階以前に遂行することを特徴とする請求項6に記載の動作方法。前記ランダム化されたテストパターンをデランダム化する段階をさらに含み、前記デランダム化する段階は前記ビットエラー率をテストする段階以前に遂行することを特徴とする請求項8に記載の動作方法。ビットエラー率テスト結果を出力する段階をさらに含むことを特徴とする請求項6に記載の動作方法。本発明の目的はビットエラー率をテストできるディスプレイ駆動回路、及びその動作方法を提供することにある。本発明によるディスプレイ駆動回路は、ディスプレイパネルの複数のソースラインを駆動するソースドライバーと、前記ソースドライバーに映像データを伝送し、前記伝送された映像データが前記ディスプレイパネルを通じてディスプレイされるように前記ソースドライバーを制御するタイミングコントローラと、を含み、前記タイミングコントローラはビットエラー率をテストするための制御信号とテストパターンを前記ソースドライバーに伝送し、前記ソースドライバーは前記伝送された制御信号に応答して前記伝送されたテストパターンのビットエラー率をテストすることを特徴とする。一実施形態において、前記タイミングコントローラはデータをランダム化するためのスクランブラを含み、前記スクランブラは前記映像データをランダム化する。一実施形態において、前記スクランブラは前記テストパターンをランダム化する。一実施形態において、前記タイミングコントローラは前記テストパターンを生成するためのパターン生成器を含む。一実施形態において、前記ソースドライバーはデスクランブラを含み、前記デスクランブラは前記伝送された映像データをデランダム化する。一実施形態において、前記スクランブラは前記テストパターンをランダム化する。一実施形態において、前記ソースドライバーは前記テストパターンの誤謬ビット数を検出するためのエラーカウンターを含む。一実施形態において、前記ソースドライバーはビットエラー率テスト結果を、前記ディスプレイパネルを通じて出力する。一実施形態において、前記ソースドライバーはビットエラー率テスト結果を、データポートを通じて外部に出力する。一実施形態において、前記ディスプレイパネルのゲートラインを駆動するゲートドライバーをさらに含む。本発明による、ディスプレイパネルの複数のソースラインを駆動するソースドライバーと前記ソースドライバーを制御するタイミングコントローラを含むディスプレイ駆動回路の動作方法は、前記タイミングコントローラと前記ソースドライバーとの間に伝送されるデータのビットエラー率をテストするための制御信号を伝送する段階と、前記ビットエラー率をテストするためのテストパターンを伝送する段階と、前記制御信号に応答して前記伝送されるテストパターンのビットエラー率をテストする段階と、を含むことを特徴とする。一実施形態において、前記ソースドライバーと前記タイミングコントローラがビットエラー率テストモードで動作する場合、前記制御信号を伝送する段階、前記テストパターンを伝送する段階と、前記ビットエラー率をテストする段階と、を遂行する。一実施形態において、映像データを伝送する段階と、前記伝送された映像データが前記ディスプレイパネルを通じてディスプレイされるように制御する段階と、をさらに含み、前記ソースドライバーと前記タイミングコントローラとが通常モードで動作する間に、前記映像データを伝送する段階と、前記制御する段階と、を遂行する。一実施形態において、前記テストパターンをランダム化する段階をさらに含み、前記ランダム化する段階は前記テストパターンを伝送する段階以前に遂行する。一実施形態において、前記ランダム化されたテストパターンをデランダム化する段階をさらに含み、前記デランダム化する段階は前記ビットエラー率をテストする段階以前に遂行する。一実施形態において、ビットエラー率テスト結果を出力する段階をさらに含む。一実施形態において、前記ビットエラー率テスト結果を出力する段階は前記ディスプレイパネルを通じて出力することを特徴とする。一実施形態において、前記ビットエラー率テスト結果を出力する段階はデータポートを通じて前記ディスプレイ駆動回路の外部へ出力することを特徴とする。一実施形態において、前記ビットエラー率テスト結果は前記伝送されるテストパターンのビットエラー率をテストする間に検出されたエラービット数を累積した結果であることを特徴とする。本発明の実施形態による使用者装置は、ディスプレイパネルと、前記ディスプレイパネルを駆動するためのディスプレイ駆動回路と、前記ディスプレイパネルを通じて映像がディスプレイされるように前記ディスプレイ駆動回路を制御する中央処理装置と、を含み、前記ディスプレイ駆動回路は、ディスプレイパネルの複数のソースラインを駆動するソースドライバーと、前記ソースドライバーに映像データを伝送し、前記伝送された映像データが前記ディスプレイパネルを通じてディスプレイされるように前記ソースドライバーを制御するタイミングコントローラと、を含み、前記タイミングコントローラは前記中央処理装置の制御に応答してビットエラー率をテストするための制御信号とテストパターンを前記ソースドライバーに伝送し、前記ソースドライバーは前記伝送された制御信号に応答して前記伝送されたテストパターンのビットエラー率をテストする。本発明によれば、ディスプレイ駆動回路が自立的にビットエラー率をテストできるので、ビットエラー率をテストするための別途のテスト装置及びテスト環境を構築するのにかかる費用を節減できる。また、本発明によれば、ディスプレイ駆動回路が自立的にビットエラー率をテストできるので、ビットエラー率をテストするのに要する時間を節約できる。本発明の長所及び特徴、及びそれを達成する方法を、添付した図面を参照しながら、実施形態を通じて詳細に説明する。しかし、本発明はここで説明する実施形態に限定されず他の形態に具体化できる。即ち本実施形態は、本発明が属する技術分野で通常の知識を有する者が本発明の技術的思想を容易に実施できるようにする目的で提供される。図面において、本発明の実施形態は図示した特定の形態に制限されず、説明を明確するために誇張されている場合がある。本明細書で使用する特定の用語は単に本発明を説明する目的で使用されており、何らかの意味限定乃至特許請求の範囲に記載された本発明の権利範囲を制限するために使用されてはいない。また、明細書で使用される‘含む’又は‘含む’に言及された構成要素、段階、動作、及び素子は、1つ以上の他の構成要素、段階、動作、及び素子の存在又は追加を意味する。以下、図面を参照して本発明の実施形態について詳細に説明する。図1は本発明の実施形態によるフラットパネルディスプレイ装置を概略的に示すブロック図である。図1を参照すれば、本発明の実施形態によるフラットパネルディスプレイ装置100はディスプレイパネル110、タイミングコントローラ130、ゲートドライバー150、及びソースドライバー170を含む。一般的にタイミングコントローラ130、ゲートドライバー150、及びソースドライバー170はディスプレイ駆動回路を構成する。これらの外にメモリコントローラとメモリ装置等を、ディスプレイ駆動回路はさらに包含し得る。ディスプレイ駆動回路はシステムの中央処理装置CPUから受信された映像データを制御信号と色相データとに変換してディスプレイパネル110に提供する。ここで、システムはディスプレイパネル110を通じて映像をディスプレイする使用者装置を意味する。ディスプレイパネル110は映像を表示する複数のピクセル図示せずを含む。複数のピクセルは複数のゲートラインGL0~GLh及び複数のソースラインSL0~SLi、SLi1~SLj、SLj1~SLkの交差によって定義される複数の領域に各々形成される。ピクセル各々は例えば、対応するゲートライン及びソースラインに連結されたスイッチング素子図示せず、スイッチング素子に連結された液晶キャパシター図示せず、及び格納キャパシター図示せずを包含する。ピクセルに対する説明は以下に図2を参照して詳細に行なう。タイミングコントローラ130はシステムの中央処理装置CPUからビットエラー率テストbiterrorratetest、以下、BERテストという制御信号BERTを受信する。タイミングコントローラ130はビットエラー率テスト制御信号BERTが活性化された場合、BERテストを遂行するためのテストモードで動作する。反面、タイミングコントローラ130はBERテスト制御信号BERTが不活性化された場合、通常モードで動作する。タイミングコントローラ130はシステムの中央処理装置CPUからRGBインターフェイス信号RGBinterfacesignals、以下、‘RGB_I/F信号’と称するを受信する。RGB_I/F信号は制御信号及び映像信号を含む。例えば、複数のRGBインターフェイス信号に含まれる複数の制御信号は垂直同期信号VSYNC、水平同期信号HSYNC、及びデータイネーブル信号DE等を包含する。タイミングコントローラ130は伝達された制御信号に基づいてディスプレイパネル110の駆動に必要である制御信号を各々のブロックゲートドライバー、ソースドライバー、メモリーコントローラーに提供する。即ち、タイミングコントローラ130はフラットパネルディスプレイ装置100の諸般の動作を制御する。ここで、RGB_I/F信号に含まれる垂直同期信号VSYNCはディスプレイパネル110に1つのフレームframeをディスプレイするのに要する時間を指示する。また、水平同期信号HSYNCはディスプレイパネル110のゲートラインGL0~GLiの中で1つのゲートラインに連結されたピクセルをディスプレイするのに要する時間を指示する。従って、水平同期信号HSYNCは1つのゲートラインに連結されたピクセルの数に対応するパルスで構成される。そして、データイネーブル信号DEはディスプレイパネル110のピクセルに映像データが提供されるのに要する時間を指示する。RGB_I/F信号に含まれる映像信号はディスプレイパネル110のピクセルを通じてディスプレイされる色相データを包含する。このような映像信号はタイミングコントローラ130の制御に従ってメモリ装置図示せずに格納された後、ソースドライバー170に提供される。ゲートドライバー150はタイミングコントローラ130の制御に従ってゲートラインGL0~GLhを駆動する。例えば、ゲートドライバー150はタイミングコントローラ130から提供される制御信号に応答してゲートラインGL0~GLhが順次的に活性化されるように制御する。ソースドライバー170はタイミングコントローラ130の制御に従ってソースラインSL0~SLkを駆動する。例えば、ソースドライバー170はタイミングコントローラ130から提供される制御信号に応答してメモリ装置図示せずから提供される映像データに基づいてソースラインSL0~SLkを駆動する。ディスプレイパネル110のサイズが大きい場合に、ソースドライバー170は例えば、複数のソースドライバー170_a、170_b、及び170_cで構成される。これに従って、ソースラインSL0~SLkは複数のソースドライバー170_a、170_b、及170_cによって駆動される。例えば、ソースラインSL0~SLiはソースドライバー170_aによって、ソースラインSLi1~SLjはソースドライバー170_bによって、そして、ソースラインSLj1~SLkはソースドライバー170_cによって各々駆動される。この時、タイミングコントローラ130から提供される制御信号と色相データとは、チャンネルCHa、CHb、及びCHcを通じてソースドライバー170_a、170_b、及び170_cの各々に提供される。このようなチャンネルCHa、CHb、及びCHcの長さはディスプレイパネル110の大きさに従って異なるようになる。即ち、ディスプレイパネル110のサイズが大きくなるほど、チャンネルの長さは長くなる。チャンネルの長さが長くなれば、長くなるほど、ソースドライバー170_a、170_b、及び170_cに提供される制御信号と色相データには、信号遅延又は電磁波障害による誤謬が発生し易くなる。本発明の実施形態によるディスプレイ駆動回路はBERテストを自律的に遂行する。即ち、タイミングコントローラ130とソースドライバー170とは、チャンネルを通じて伝達されるデータが所定の誤謬率の範囲内で正常に伝達されたか否かをテストする。ディスプレイ駆動回路はBERテストの結果を、ディスプレイパネル110を通じてディスプレイする。又は、BERテストの結果はソースドライバー170に格納された後、必要によって外部へ出力される。ディスプレイ駆動回路自身がBERテストを遂行できるので、ビットエラー率をテストするための別途のテスト装置及びテスト環境を必要としない。その結果、BERテストを遂行するための費用及び時間を節約できる。図2は図1のディスプレイパネルを構成する1つのピクセルに対する等価回路図である。図2を参照すれば、ディスプレイパネル図1の110参照は互いに対向する下部表示板111と、上部表示板113と、それらの間にある液晶層116とを含む。各々のピクセルはゲートラインGLとソースラインSLとに連結されたスイッチング素子Qと、スイッチング素子Qに連結された液晶キャパシターClcと、格納キャパシターCstとを含む。格納キャパシターCstは場合によっては省略することがある。スイッチング素子Qは下部表示板111に具備されている薄膜トランジスター等の三端子素子である。スイッチング素子Qの制御端子はゲート信号又は走査信号を伝達するゲートラインGLと連結されているし、入力端子はソースラインSLと連結されているし、出力端子は液晶キャパシターClc及び格納キャパシターCstと連結されている。液晶キャパシターClcは下部表示板111の画素電極112と上部表示板113の共通電極115とを2つの端子とし、液晶層116は2つの電極112、115の誘電体として機能する。画素電極112はスイッチング素子Qと連結される。共通電極115は上部表示板113の全面に形成され、共通電圧が印加される。液晶キャパシターClcの補助的な役割を果たす格納キャパシターCstは下部表示板111に具備された別個の信号線図示せずと画素電極112が絶縁体を介して重畳されて成される。ここで、別個の信号線には共通電圧のような所定の電圧が印加される。ディスプレイパネル110が色相を表示するために、複数のピクセル各々が基本色primarycolorの中1つを固有に表示するか空間分割方式、或いはピクセル各々が時間によって交互に基本色を表示する時間分割方式。即ち、ピクセル各々は基本色の空間的、時間的の和で望む色相を表示する。ここで、基本色の例としては、赤色red、緑色green、青色blueの3原色である。図2に示したピクセルは空間分割の一例として、ピクセルが画素電極112に対応する上部表示板113の領域に基本色の中で1つを示す色フィルター114を含むことを例示的に示す。図2の例示とは異なり、色フィルター114は下部表示板111の画素電極112の上又は下に形成される場合もある。ディスプレイパネル110の外側面には光を偏光する少なくとも1つの偏光子図示せずが付着される。図2に図示されたピクセルは本発明の実施形態による例示的なピクセル構造を示す。しかし、ピクセルの構造はこれに限定されない。図3は本発明の実施形態によるディスプレイ駆動回路のタイミングコントローラとソースドライバー各々の構成を概略的に示すブロック図である。図3を参照すれば、タイミングコントローラ130は制御ロジック131、パターン発生器132、マルチプレクサー133、及びスクランブラ134を含む。そして、ソースドライバー170は制御ロジック171、デスクランブラ172、デマルチプレクサー173、エラーカウンター174、及びレジスター175を含む。チャンネルCHを通じて伝送されるデジタル信号はデータパターンに従って電磁波障害EMI:electromagneticinterferenceに影響を受ける。従って、チャンネルCHを通じて伝送されるデータは電磁波障害に影響を受けないようにランダム化又はスクランブルリング処理される。即ち、タイミングコントローラ130はソースドライバー170に提供されるデータを、スクランブラ134を通じてランダム化し、これをソースドライバー170に伝送する。そして、ソースドライバー170は伝送されたデータを、デスクランブラ172を通じてデランダム化して処理する。本発明の実施形態によれば、タイミングコントローラ130とソースドライバー170とは、通常モード又はBERテストモードのいずれかのモードで動作する。タイミングコントローラ130とソースドライバー170とは、通常モード動作の時、ディスプレイパネル図1の110参照を駆動するための制御信号と色相データとを送受信する。反面、タイミングコントローラ130とソースドライバー170とは、BERテスト動作の時、ビットエラー率をテストするための制御信号とテストパターンとを送受信する。タイミングコントローラ130とソースドライバー170との通常モードにおける動作を以下に説明する。タイミングコントローラ130の制御ロジック131はピクセルデータがスクランブラ134に提供されるようにマルチプレクサー133を制御する。ここで、ピクセルデータはディスプレイパネル110を駆動するための色相データを含む。スクランブラ134は制御ロジック131の制御に従ってピクセルデータをランダム化する。ランダム化されたピクセルデータはチャンネルCHを通じてソースドライバー170に伝送される。ソースドライバー170のデスクランブラ172は制御ロジック171の制御に従って伝送されたデータをデランダム化する。ソースドライバー170の制御ロジック171はデランダム化されたピクセルデータがレジスター175に提供されるようにデマルチプレクサー173を制御する。レジスター175に一時的に格納されたピクセルデータは制御ロジック171の制御に従って各々のソースラインに提供される。タイミングコントローラ130とソースドライバー170とのBERテストモードにおける動作を以下に説明する。タイミングコントローラ130の制御ロジック131はビットエラー率BERをテストするためのテストパターンが発生されるようにパターン発生器132を制御する。生成されたテストパターンはマルチプレクサー133を通じてスクランブラ134に提供される。この時、制御ロジック131は生成されたテストパターンがスクランブラ134に提供されるようにマルチプレクサー制御信号BERT_TCを制御する。スクランブラ134は制御ロジック131の制御に従ってテストパターンをランダム化する。ランダム化されたテストパターンは制御ロジック131の制御に従ってチャンネルCHを通じてソースドライバー170に伝送される。このようなタイミングコントローラ130の動作によって、擬似ランダムバイナリシークェンスPRBS、pseudorandombinarysequenceテストパターンがソースドライバー170に伝送される。タイミングコントローラ130からソースドライバー170に伝送されるデータに誤謬が存在するか否かを判断するためには、実際データrealdataを利用して誤謬を測定することが望ましいが、誤謬測定において非効率的であるため、擬似ランダムバイナリシークェンスPRBSテストパターンが使用される。BERテストを遂行するためのテストパターンがソースドライバー170に伝送されると、ソースドライバー170は伝送されたテストパターンを分析して伝送されたデータに誤謬が存在するか否かを判断する。ソースドライバー170の制御ロジック171は伝送されたデータがBERテストを遂行するためのデータであるか否かを判断してソースドライバー170の各構成ブロックを制御する。このような制御ロジック171の判断方法は図4を通じて詳細に説明される。ソースドライバー170のデスクランブラ172は制御ロジック171の制御に従って伝送されたデータをデランダム化する。デランダム化されたデータはパターン発生器132で発生されたテストパターンと同一である。デランダム化されたテストパターンはデマルチプレクサー173を通じてエラーカウンター174に提供される。この時、制御ロジック171はデランダム化されたテストパターンがエラーカウンター174に提供されるようにデマルチプレクサー制御信号BERT_SDを制御する。エラーカウンター174は制御ロジック171の制御に従って伝送されたテストパターンに誤謬があるか否かを判断する。即ち、エラーカウンター174は伝送されたテストパターンの中で期待値と相異なるデータ値をカウントする。例えば、エラーカウンター174は伝送されたテストパターンの全てデータ値がデータ‘0’に期待される場合に、データ‘1’の数をカウントする。エラーカウンター174がカウントした誤謬ビット数は、BERテスト結果として、必要によって外部へ出力されるか、或いはディスプレイパネル110へ出力され得る。このようなBERテスト結果を出力する方法は図6を通じて詳細に説明する。本発明の実施形態によるディスプレイ駆動回路はBERテストを自律的に遂行する。即ち、タイミングコントローラ130とソースドライバー170とは、チャンネルを通じて伝達されるデータが所定の誤謬範囲内で正常に伝達されたか否かをテストする。ディスプレイ駆動回路自身がBERテストを遂行できるので、ビットエラー率をテストするための別途のテスト装置及びテスト環境を必要としない。その結果、BERテストを遂行するための費用及び時間が節約される。図4は本発明の実施形態によるBERテストを遂行する間に伝送されるデータの流れを示す図面である。図4を参照すれば、1つのゲートラインGLに連結されたピクセル数程度のBERテストパターンが伝送される流れを示す。一般的にタイミングコントローラ図1の130参照からソースドライバー図1の170に伝送されるデータは1つのゲートラインGLに連結されたピクセル数に対応するデータサイズを有する。従って、BERテストを進行する間に伝送されるデータもやはり同一のサイズを有する。タイミングコントローラ130とソースドライバー170とがBERテストモードで動作するとき、タイミングコントローラ130からソースドライバー170に伝送されるデータは制御信号とテストパターンとに大きく分類される。制御信号は1つのゲートラインに対応されるデータであることを表示するライン開始信号SOL:startofline、複数の環境設定信号configurationsignals、及び、伝送待機時間を表示する待機信号、WaitとHBP、を包含する。制御信号はソースドライバー170の制御ロジック171に提供される。ライン開始信号SOLがタイミングコントローラ130からソースドライバー170に伝送されることによってBERテストを遂行するためのデータ伝送が開始される。次に、複数の環境設定信号configurationsignalsが伝送され、このような環境設定信号はBERテストを設定するための信号を包含する。例示的に、BERテストを設定するための信号はBERテスト開始信号BEREN、デスクランブラ信号DSEN、及びデスクランブラリセット信号DSRSTを含む。ソースドライバー図3の170参照の制御ロジック171は活性化されたBERテスト開始信号BERENが伝送されると、BERテストを実行するように各構成ブロックを制御する。ソースドライバー170の制御ロジック171は不活性化されたBERテスト信号BERENが伝送されるまでBERテストを実行するように各構成ブロックを制御する。ソースドライバー170の制御ロジック171は活性化されたデスクランブラ信号DSENが伝送されると、デスクランブラ172が動作するように制御する。そして、ソースドライバー170の制御ロジック171は活性化されたデスクランブラリセット信号DSRSTが伝送されると、デスクランブラ172が初期化されるように制御する。環境設定信号が伝送されてBERテストを遂行するための環境設定が完了すると、テストパターンが伝送される。テストパターンが伝送された後、待機信号、WaitとHBPが伝送される。このような待機信号、WaitとHBPは、タイミングコントローラ130とソースドライバー170とが通常モード動作の時、ディスプレイパネル図1の110参照を駆動するためのダミー時間dummytimeを表示する信号である。本発明の実施形態において、BERテストを設定するための信号BEREN、DSEN、及びDSRSTは環境設定信号に含まれてタイミングコントローラ130からソースドライバー170に伝送される。しかし、別の実施形態では、このようなBERテストを設定するための信号BEREN、DSEN、及びDSRSTは別に割当された信号線を通じて伝送される。図5は本発明の実施形態によるビットエラー率テストを遂行する間に伝送される制御信号及びデータに対するタイミング図である。タイミングコントローラ図3の130参照がBERテストモードで動作するとき、スクランブラ134はスクランブラ信号SENに応答して活性化され、BERテストを遂行するためのデータ伝送が開始される。スクランブラ134が活性化されると、実際データに類似する擬似ランダムバイナリシークェンスPRBSテストパターンが伝送される。タイミングコントローラ130からソースドライバー図3の170参照に活性化されたBERテスト開始信号BERENが伝送されるとt1時点、ソースドライバー170はBERテストモードで動作する。ソースドライバー170は不活性化されたBERテスト開始信号BERENが伝送される時まで、BERテストモードで動作する。ソースドライバー170のデスクランブラ172は活性化されたデスクランブラ信号DSENが伝送されるとt1時点、伝送されるデータをデランダム化又はデスクランブリング処理する。デスクランブラ172は不活性化されたデスクランブラ信号DSENが伝送される時まで、この動作を遂行する。そして、デスクランブラ172はデスクランブラリセット信号DSRSTに応答して初期化される。エラーカウンター174もやはりカウント信号CNTENに応答して活性化される。BERテスト動作を遂行するための環境設定が完了すると、テストパターンが伝送されるt2時点から。先に説明したように、BERテストが進行する間に伝送される各々のテストパターンは1つのゲートラインGLに連結されたピクセル数に対応するデータサイズを有する。先ず、ディスプレイパネル図1の110参照の第1番目ゲートラインGL0に連結されたピクセルに提供されるべきテストパターンが伝送されるt2~t3区間。その後に、次のゲートラインに連結されたピクセルに提供されるテストパターンが順次伝送される。最後に、ディスプレイパネル110の最後ゲートラインGLhに連結されたピクセルに提供されるテストパターンが伝送されるt4~t5区間。エラーカウンター174は、伝送されたテストパターンの誤謬をカウントするt2~t5区間。全てのテストパターンが伝送されるとt5時点、タイミングコントローラ130のスクランブラ134は不活性化される。また、タイミングコントローラ130からソースドライバー170に不活性化されたBERテスト開始信号BERENと不活性化されたデスクランブラ信号DSENとが伝送される。その結果、BERテストを遂行するためのデータ伝送は完了する。図5においては、例示的に、1つのフレームに該当する大きさのテストパターンが伝送されたが即ち、第1番目ゲートラインから最後ゲートラインまでのテストパターン、BERテストを遂行するためのテストパターンのサイズはこれに限定されない。BERテストを遂行するためのテストパターンの大きさはテスト環境、テスト方法等によって多様に変更できる。また、テストパターンは誤謬測定に適合するデータを組み合わせて多様に構成され得る。図6は本発明の実施形態によるBERテストを遂行した後のテスト結果を示すための方法を例示的に示す概念図である。ソースドライバー図3の170参照のエラーカウンター174がカウントした誤謬ビット数は、BERテストの結果として、必要によって外部へ出力されるか、或いはディスプレイパネル図1の110参照へ出力される。図6を参照すれば、BERテスト結果をディスプレイパネル110に出力する方法を例示的に示す。図6において、説明を簡略化するために、ディスプレイパネル110は45x20の解像度を有すると仮定する。ディスプレイパネル110の領域A、B、及びCはソースドライバー図1の170_a、170_b、及び170_c各々によって駆動される。ソースドライバー170_a、170_b、及び170_c各々はタイミングコントローラ図1の130から伝送されたBERテストパターンに対して誤謬ビットを各々カウントする。各々のソースドライバー170_a、170_b、及び170_cがカウントした誤謬ビット数は、BERテストが終了する時まで累積される。累積された最終誤謬ビット数はディスプレイパネル110のカラムラインを通じて出力される。ここで、ディスプレイパネル110のカラムラインは1つのソースラインSLに連結されたピクセルを意味する。図6を参照して例えば、ソースドライバー170_aは伝送されたBERテストパターンに対して3つの誤謬ビットEをカウントし、3つのカラムライン即ち、ソースラインSL0~SL2に連結されたピクセルが任意の特定色を表示するように制御する。また、ソースドライバー170_bは伝送されたBERテストパターンに対して7つの誤謬ビットEをカウントし、7つのカラムライン即ち、ソースラインSL15~21に連結されたピクセルが任意の特定色を表示するように制御する。また、ソースドライバー170_cは伝送されたBERテストパターンに対して5つの誤謬ビットEをカウントし、5つのカラムライン即ち、ソースラインSL30~SL34に連結されたピクセルが任意の特定色を表示するように制御する。図6において、BERテスト結果がディスプレイパネル110に出力される1つの方法を例示したが、BERテスト結果を処理する方法はこれに限定されない。BERテスト結果はディスプレイパネル110を通じて多様な方法で出力され得る。また、BERテスト結果はソースドライバー170内部に一次的に格納された後、必要によってソースドライバー170外部へ出力され得る。例えば、ソースドライバー170に連結されたデータポートを通じて外部へ出力され得る。図7は本発明の実施形態によるBERテストを遂行するディスプレイ駆動回路を含む使用者装置を例示的に示すブロック図である。図7を参照すれば、使用者装置1000はディスプレイパネル1600を通じて映像をディスプレイする電子装置として例示される。使用者装置1000は中央処理装置CPU1100、メモリ装置memorydevice1200、音声ユニットaudiounit1300、電源供給器powersupply1400、ディスプレイ駆動回路displaydirverIC1500、及びディスプレイパネルdisplaypanel1600を含む。中央処理装置1100は使用者装置1000の全般的な動作を制御する。例えば、中央処理装置1100は電源が供給されると、使用者装置1000のブーティング過程を制御する。また、中央処理装置1100は使用者の動作設定によって各構成要素を活性化する。中央処理装置1100は使用者装置1000を制御するためのファームウェアfrimwareを駆動するように構成される。このようなファームウェアはメモリ装置1200のワーキングメモリにローディングされて駆動される。メモリ装置1200はDRAMのような揮発性メモリ装置、そしてROM、フラッシュメモリ装置のような不揮発性メモリ装置を包含する。メモリ装置1200には使用者装置1000の駆動に必要なデータが格納される。例えば、メモリ装置1200には使用者装置1000を駆動するためのOSオペレーティングシステム、アプリケーションプログラム、及び/又はファームウェアが格納される。また、メモリ装置1200に含まれる揮発性メモリ装置には中央処理装置1100の制御に従ってこのようなOS、アプリケーションプログラム、及び/又はファームウェアがローディングされる。音声ユニット1300はスピーカーSPKを含む。音声ユニット1300は中央処理装置1100の制御に従って音声データを再生する。電源供給器1400は使用者装置1000の駆動に必要とする電力を供給する。使用者装置1000がモバイル電子装置のように携帯用で構成される場合、電源供給器1400はバッテリーのような小型電源で構成され得る。ディスプレイ駆動回路1500は中央処理装置1100から映像信号を受信する。ディスプレイ駆動回路1500は受信した映像信号を使って色相データを生成し、生成した色相データをディスプレイパネル1600に提供する。ディスプレイパネル1600は提供された映像データをディスプレイする。本発明の実施形態によれば、ディスプレイ駆動回路1500はBERテストを自律的に遂行する。即ち、ディスプレイ駆動回路1500に含まれるタイミングコントローラとソースドライバーとは、チャンネルを通じて伝達されるデータが所定の誤謬範囲内で正常に伝達されたか否かをテストする。ディスプレイ駆動回路1500はBERテスト結果を、ディスプレイパネル1600を通じてディスプレイする。又は、ディスプレイ駆動回路1500に一時的に格納されたBERテスト結果は、必要によって外部へ出力され得る。ディスプレイ駆動回路1500がBERテストを遂行できるので、ビットエラー率をテストするための別途のテスト装置及びテスト環境を必要としない。その結果、BERテストを遂行するための費用及び時間が節約される。図示していないが、使用者装置1000は使用者の制御信号を受信するための入力部、音声信号、画像信号、及び各種データを送受信するための無線部等をさらに包含できる。以上、本発明について具体的な実施形態を通じて説明したが、本発明はその範囲から逸脱しない限度内で様々に変形できる。従って本発明の範囲は、上述した実施形態に限定されてはならず、後述する特許請求の範囲及びこれと均等なものによって定めなければならない。即ち、本発明の範囲又は技術的思想を逸脱することなく本発明の構成は多様に修正乃至変更できる。