"メモリ領域の不良を救済するための複数のリペア領域を備える被試験メモリを試験する試験装置であって、前記被試験メモリの前記メモリ領域における各部分を順次に試験する試験部と、前記被試験メモリの不良部分を前記複数のリペア領域の何れに置き換えて救済するかを表す救済解を記憶する救済解メモリと、試験中において、前記試験部により新たな不良部分が検出されたことに応じて、前記救済解メモリに記憶された救済解を、前記新たな不良部分を更に救済する救済解に更新する更新部と、を備える試験装置。前記救済解メモリは、前記メモリ領域における救済範囲が異なる複数種類のリペア領域を備え、前記救済解メモリは、前記複数種類のリペア領域のそれぞれにより救済される不良部分の組み合わせが異なる複数の救済解を記憶する請求項1に記載の試験装置。前記更新部は、前記新たな不良部分が検出されたことに応じて、前記救済解メモリに記憶された複数の救済解のそれぞれを、当該救済解が置き換えていた不良部分に加えて、前記新たな不良部分を前記複数種類のリペア領域の何れか1つのリペア領域に更に置き換える少なくとも1つの救済解に更新するを有する請求項2に記載の試験装置。前記更新部は、前記新たな不良部分が検出されたことに応じて、前記救済解メモリに記憶された複数の救済解のそれぞれ毎に、当該救済解が前記新たな不良部分を何れかのリペア領域に置き換えているか否かを判断し、当該救済解が前記新たな不良部分を何れのリペア領域にも置き換えていない場合には、当該救済解から、複数種類のリペア領域の少なくとも1つにより前記新たな不良部分を更に置き換える少なくとも1つの救済解を生成する請求項3に記載の試験装置。前記更新部は、当該救済解が前記新たな不良部分を何れかのリペア領域に置き換えている場合には、当該救済解を維持する請求項4に記載の試験装置。前記救済解メモリに記憶された複数の救済解のそれぞれについて、当該救済解によって前記被試験メモリを救済できないことを示す救済不可フラグを記憶するフラグ記憶部を更に備え、前記新たな不良部分が検出された場合、前記救済解メモリに記憶された複数の救済解のうち更新しても前記新たな不良部分を救済できない救済解に対応させて、前記救済不可フラグを前記救済解メモリに記憶させる請求項3から5の何れか一項に記載の試験装置。前記試験部は、前記救済解メモリに記憶された前記複数の救済解の全てについて、前記救済不可フラグが記憶されている場合には試験を中止する請求項6に記載の試験装置。試験後において、前記救済解メモリに記憶された複数の救済解のうち少なくとも1つを出力する出力部を更に備える請求項2から7の何れか一項に記載の試験装置。前記救済解メモリは、矩形状に配置された複数のセルを有する前記メモリ領域と、前記メモリ領域における列方向に並んだ複数のセルに代えて記憶領域として使用されるカラムリペア領域と、前記メモリ領域における行方向に並んだ複数のセルに代えて記憶領域として使用されるロウリペア領域と、を有する請求項2から7の何れか一項に記載の試験装置。前記救済解メモリは、前記救済解を格納するエントリを、前記被試験メモリにおける複数種類のリペア領域の組み合わせの数分有する請求項2から9の何れか一項に記載の試験装置。前記救済解メモリは、前記救済解を格納するエントリが、前記複数種類のリペア領域のそれぞれにより救済される不良部分の組み合わせの数より少なく、前記試験部は、前記救済解メモリに記憶された複数の救済解の何れによっても前記被試験メモリを救済できなくなった場合、試験を再実行し、前記更新部は、前記試験部が試験を再実行した場合、前記救済解メモリに記憶される複数の救済解のそれぞれを、再実行前の試験において前記救済解メモリが記憶していた救済解が複数の不良部分を置き換えるリペア領域の組み合わせとは異なるリペア領域の組み合わせとなるように救済解に更新する請求項2から9の何れか一項に記載の試験装置。前記更新部は、試験を開始した後、前記救済解に代えて前記不良部分のアドレスを前記救済解メモリに記憶させ、試験途中において、前記救済解メモリに記憶された前記不良部分のアドレスを救済解に変更する請求項1から11の何れか一項に記載の試験装置。しかし、このようなメモリ試験装置は、被試験メモリのフェイルデータをアドレス毎に記憶させるので、大容量のアドレスフェイルメモリが必要であった。また、被試験メモリは、例えば、カラム単位で不良セルを救済するカラムリペア領域およびロウ単位で不良セルを救済するロウリペア領域等を有する。このような被試験メモリを試験する場合、メモリ試験装置は、カラムリペア領域およびロウリペア領域の全ての組み合わせから最適な救済解を選択しなければならないので、複雑な演算をするための大規模な回路が必要となってしまっていた。また、被試験メモリに含まれる不良セルが多すぎることにより、全ての不良セルをリペア領域により救済できない場合がある。このような場合、メモリ試験装置は、救済不能という結果を出力しなければならない。しかし、メモリ試験装置は、救済不要という結果を出力するためには、カラムリペア領域およびロウリペア領域の全ての組み合わせによっても救済ができないこと確認しなければならないので、多くの演算コストおよび演算時間が必要であった。本発明の第1の態様においては、メモリ領域の不良を救済するための複数のリペア領域を備える被試験メモリを試験する試験装置であって、前記被試験メモリの前記メモリ領域における各部分を順次に試験する試験部と、前記被試験メモリの不良部分を前記複数のリペア領域の何れに置き換えて救済するかを表す救済解を記憶する救済解メモリと、試験中において、前記試験部により新たな不良部分が検出されたことに応じて、前記救済解メモリに記憶された救済解を、前記新たな不良部分を更に救済する救済解に更新する更新部と、を備える試験装置を提供する。なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。図1は、本実施形態に係る試験装置10の構成を被試験メモリ200とともに示す。本実施形態に係る試験装置10は、被試験メモリ200を試験する。被試験メモリ200は、メモリ領域の不良を救済するための複数のリペア領域を備える。より具体的には、被試験メモリ200は、メモリ領域における救済範囲が異なる複数種類のリペア領域を、それぞれ複数ずつ備える。試験装置10は、被試験メモリ200のメモリ領域における各部分例えば各セルを試験して、データの書き込みまたは読み出しが正しくできない不良部分例えば不良セルを検出する。さらに、試験装置10は、検出した複数の不良部分を複数のリペア領域の何れに置き換えて救済するかを表す救済解を生成する。試験装置10は、試験部20と、救済解メモリ30と、更新部32と、フラグ記憶部34と、出力部36とを備える。試験部20は、被試験メモリ200のメモリ領域における各部分を順次に試験して、不良部分を検出する。そして、試験部20は、不良部分を検出する毎に、不良が検出されたことを示すフェイルデータおよび不良部分のアドレスを示すアドレスデータを出力する。試験部20は、パターン発生器22と、波形成形器24と、論理比較器26とを備える。パターン発生器22は、基準クロック毎に被試験メモリ200のアドレスデータおよび入力データを発生して、波形成形器24に供給する。また、パターン発生器22は、被試験メモリ200の出力データと比較する期待値データを発生して、論理比較器26に供給する。波形成形器24は、アドレスデータおよび入力データに基づき印加信号を成形して、被試験メモリ200に与える。論理比較器26は、被試験メモリ200のセルビット毎に被試験メモリ200から出力された出力データと期待値データとを比較する。そして、論理比較器26は、出力データと期待値データとが不一致である場合にフェイルデータを出力する。救済解メモリ30は、被試験メモリ200の不良部分を救済するための救済解を記憶する。より具体的には、救済解メモリ30は、被試験メモリ200における複数種類のリペア領域のそれぞれにより救済される不良部分の組み合わせが、互いに異なる複数の救済解を記憶する。更新部32は、試験部20による被試験メモリ200の試験中において、新たな不良部分例えば不良セルが検出されたことを示すフェイルデータ及び当該不良部分のアドレスを示すアドレスデータを試験部20から受け取る。そして、更新部32は、試験部20により新たな不良部分が検出されたことに応じて、救済解メモリ30に記憶された救済解を、新たな不良部分を更に救済する救済解に更新する。より詳しくは、更新部32は、新たな不良部分が検出されたことに応じて、救済解メモリ30に記憶された複数の救済解のそれぞれを、当該救済解が置き換えていた1または複数の不良部分および新たな不良部分のそれぞれを複数種類のリペア領域の何れか1つのリペア領域に置き換える救済解に更新する。この場合において、更新部32は、救済解メモリ30に記憶される複数の救済解のそれぞれを、複数の不良部分を救済する救済領域の組み合わせが互いに異なるように更新する。フラグ記憶部34は、救済解メモリ30に記憶された複数の救済解のそれぞれについて、当該救済解によって被試験メモリ200を救済できないことを示す救済不可フラグを記憶する。更新部32は、新たな不良部分が検出された場合、救済解メモリ30に記憶された複数の救済解のうち更新しても新たな不良部分を救済できない救済解に対応させて、救済不可フラグをフラグ記憶部34に記憶させる。救済解メモリ30は、試験後において、救済解メモリ30に記憶された複数の救済解のうち少なくとも1つを例えば解析用コンピュータに出力する。より具体的には、救済解メモリ30は、試験後において、救済解メモリ30に記憶された複数の救済解のうち、救済不可フラグが記憶されていない救済解のうちの少なくとも1つを出力する。図2は、被試験メモリ200の構成の一例を示す。被試験メモリ200は、一例として、メモリ領域210と、複数のカラムリペア領域220と、複数のロウリペア領域230とを備える。メモリ領域210は、矩形状に配置された複数のセルを有する。矩形状に配置された複数のセルのそれぞれには、ロウ方向およびカラム方向のそれぞれの位置を示すアドレスが割り振られている。複数のカラムリペア領域220のそれぞれは、メモリ領域210における列方向に並んだ複数のセルに代えて、記憶領域として使用される。これにより、複数のカラムリペア領域220のそれぞれは、メモリ領域210の列方向に並んだ複数のセルを一括して救済することができる。複数のロウリペア領域230のそれぞれは、メモリ領域210における行方向に並んだ複数のセルに代えて、記憶領域として使用される。これにより、複数のロウリペア領域230のそれぞれは、メモリ領域210の行方向に並んだ複数のセルを一括して救済することができる。このように、被試験メモリ200は、メモリ領域210における救済範囲が異なる複数種類のリペア領域を備えている。図3は、被試験メモリ200におけるアドレス3,1のセルが不良であった場合の救済解を示す。カラムリペア領域220およびロウリペア領域230を備える被試験メモリ200において、不良セルが発生した場合、当該不良セルは、カラムリペア領域220またはロウリペア領域230の何れか一方に置き換えられる。ここで、本実施形態においては、カラムアドレスがX、ロウアドレスがYのセルのアドレスをX,Yと表す。また、アドレスX,Yのセルをカラムリペア領域220に置き換える救済解をX,と表す。アドレスX,Yのセルをロウリペア領域230に置き換える救済解を,Yと表す。従って、例えば、アドレスが3,1の不良セルをカラムリペア領域220に置き換える救済解は、3,となる。また、例えば、アドレスが3,1の不良セルをロウリペア領域230に置き換える救済解は、,1となる。図4は、被試験メモリ200に存在する複数の不良セルを救済する救済解の一例を示す。被試験メモリ200に存在する複数の不良セルを救済する救済解は、複数のリペア領域のそれぞれが個別に救済する個別の救済解を合成して表された救済解となる。例えば、被試験メモリ200が2つのカラムリペア領域220および2つのロウリペア領域230を備える場合、被試験メモリ200に存在する複数の不良セルを救済する救済解は、2つのカラムリペア領域220のそれぞれが救済するセルを表す2つの個別の救済解と、2つのロウリペア領域230のそれぞれが救済するセルを表す2つの個別の救済解とを合成した救済解となる。本実施形態においては、被試験メモリ200に存在する複数の不良セルを救済する救済解を、例えば、図4に示されるように、複数のリペア領域のそれぞれの個別の救済解を列挙した形式で記述する。図5は、2つのカラムリペア領域220および2つのロウリペア領域230を有する被試験メモリ200における、複数の不良セルを救済するリペア領域の種類の組み合わせを示す。例えば、2つのカラムリペア領域220および2つのロウリペア領域230を備える被試験メモリ200において、カラムアドレスおよびロウアドレスの何れもが互いに一致しない4つの不良セルが存在するとする。この場合においては、これら4つの不良セルを救済するためのリペア領域の種類の組み合わせカラムリペア領域220およびロウリペア領域230の組み合わせの数は、6個となる。例えば、被試験メモリ200が救済範囲が異なるn種類nは2以上の整数のリペア領域を備える場合であって、被試験メモリ200が備えるリペア領域が全部でr個rは3以上である場合、r個の不良セルを救済するためのリペア領域の種類の組み合わせの数Sは、下記式1で表される。S=nCr...1このように、被試験メモリ200が複数種類のリペア領域を備える場合、被試験メモリ200に存在する複数の不良セルを救済するリペア領域の種類の組み合わせは、複数通りとなる。図6は、救済解メモリ30に記憶される救済解、および、フラグ記憶部34に記憶される救済不能フラグの一例を示す。救済解メモリ30は、それぞれが1つの救済解を格納する複数のエントリを有する。救済解メモリ30は、救済解を格納するエントリを被試験メモリ200における複数種類のリペア領域の組み合わせの数分有することが好ましい。即ち、救済解メモリ30は、式1で示された組み合わせの数S個のエントリを有することが好ましい。例えば、救済解メモリ30は、被試験メモリ200が2つのカラムリペア領域220および2つのロウリペア領域230を有する場合であれば、6個のエントリを有することが好ましい。また、フラグ記憶部34は、救済解メモリ30に記憶された複数の救済解のそれぞれに対応して救済不能フラグを記憶することができる。フラグ記憶部34は、一例として、対応する救済解により被試験メモリ200を救済できる場合には0という値が格納され、対応する救済解により被試験メモリ200を救済できない場合には1となる救済不能フラグを格納する。フラグ記憶部34は、一例として、更新部32によりアクセスされるレジスタである。図7は、新たな不良セルが発生した場合の試験装置10の処理フローを示す。試験装置10は、被試験メモリ200の試験中において、新たな不良セルが検出される毎に、ステップS11からステップS24までの処理を実行する。更新部32は、新たな不良セルが検出されたことに応じて、救済解メモリ30に記憶された複数の救済解のそれぞれ毎に、ステップS12からステップS22までの処理を繰り返して実行するステップS11とステップS23との間のループ処理。なお、試験開始直後には、救済解メモリ30に救済解が記憶されていない。このため、最初の不良セルが検出された場合には、更新部32は、ステップS18からステップS22までの処理を1回実行する。ステップS12において、更新部32は、当該救済解に対応して救済不能フラグが記憶されているか否かを判断する。更新部32は、当該救済解に対応して救済不能フラグが記憶されている場合にはS12のYes、処理をステップS23に進める。更新部32は、当該救済解に対応して救済不能フラグが記憶されていない場合にはS12のNo、処理をステップS13に進める。ステップS13において、更新部32は、当該救済解を救済解メモリ30の対応するエントリから読み出す。続いて、ステップS14において、更新部32は、新たな不良セルが当該救済解により既に救済されているか否かを判断する。即ち、ステップS14において、更新部32は、当該救済解が新たな不良セルを既に何れかのリペア領域例えばカラムリペア領域220またはロウリペア領域230に置き換えているか否かを判断する。当該救済解が新たな不良セルを既に救済している場合、即ち、当該救済解が新たな不良セルを既に何れかのリペア領域に置き換えている場合にはステップS14のYes、更新部32は、処理をステップS15に進める。ステップS15において、更新部32は、当該救済解を維持する。即ち、更新部32は、当該救済解を変更しない。更新部32は、ステップS15の処理を終えると、処理をステップS23に進める。当該救済解が新たな不良セルを救済していない場合、即ち、当該救済解が新たな不良セルを何れのリペア領域にも置き換えていない場合にはステップS14のNo、更新部32は、処理をステップS16に進める。ステップS16において、更新部32は、当該救済解が新たな不良セルを更に救済できるか否かを判断する。即ち、更新部32は、当該救済解が、新たな不良セルを複数種類のリペア領域のうちの少なくとも1つの種類のリペア領域例えばカラムリペア領域220およびロウリペア領域230の少なくとも一方に、更に置き換えることができるかを判断する。当該救済解が新たな不良セルを救済できない場合にはステップS16のNo、更新部32は、処理をステップS17に進める。ステップS17において、更新部32は、当該救済解に対応させて救済不能フラグをフラグ記憶部34に記憶させる。更新部32は、ステップS17の処理を終えると、処理をステップS23に進める。当該救済解が新たな不良セルを救済できる場合にはステップS16のYes、更新部32は、リペア領域の種類毎に例えばカラムリペア領域220およびロウリペア領域230毎に、ステップS19からステップS21までの処理を繰り返して実行するステップS18とステップS22との間のループ処理。ステップS19において、更新部32は、当該救済解が、当該リペア領域例えばカラムリペア領域220またはロウリペア領域230により新たな不良セルを更に救済できるか否かを判断する。即ち、更新部32は、当該救済解が、新たな不良セルを当該リペア領域例えばカラムリペア領域220またはロウリペア領域230に更に置き換えることができるかを判断する。当該救済解が当該リペア領域により新たな不良セルを救済できない場合にはステップS19のNo、更新部32は、処理をステップS22に進める。当該救済解が当該リペア領域により新たな不良セルを救済できる場合にはステップS19のYes、更新部32は、処理をステップS20に進める。なお、試験において最初に検出された不良セルの場合には、ステップS19において、更新部32は、判断をせずに、処理をステップS20に進める。ステップS20において、更新部32は、当該救済解が置き換えていた不良セルに加えて、新たな不良部分を当該リペア領域例えばカラムリペア領域220またはロウリペア領域230に更に置き換える救済解に更新する。これにより、更新部32は、試験開始時から現時点までに検出された全ての不良セルを救済する救済解を生成することができる。なお、試験において最初に検出された不良セルの場合には、ステップS20において、更新部32は、最初に検出された不良セルのみを当該リペア領域に置き換える救済解を生成する。続いて、ステップS21において、更新部32は、更新した救済解を救済解メモリ30のエントリに書き込む。この場合において、ステップS18からステップS22までのループ処理内での1回目の書き込み処理1回目のステップS21の処理においては、更新部32は、ステップS13で救済解を読み出したエントリに対して、更新した救済解を上書きする。ステップS18からステップS22までのループ処理内での2回目以降の書き込み処理2回目以降のステップS21の処理においては、更新部32は、ステップS13で救済解を読み出したエントリとは別個の空きエントリに対して、更新した救済解を書き込む。なお、試験において最初に検出された不良セルの場合には、ステップS21において、更新部32は、ステップS18からステップS22までのループ処理内での1回目の書き込み処理であっても、空きエントリに対して、更新した救済解を書き込む。更新部32は、ステップS21の処理を終えると、処理をステップS22に進める。ステップS22において、更新部32は、全ての種類のリペア領域についてステップS19からステップS21までの処理を実行したか否かを判断する。全ての種類のリペア領域については未だ処理を実行していない場合には、更新部32は、処理をステップS19に戻して、他の種類のリペア領域について処理を実行するステップS19、S22。更新部32は、全ての種類のリペア領域についてステップS19からステップS21までの処理を実行した場合には、ステップS18とステップS22との間のループ処理を抜けて、処理をステップS23に進める。ステップS23において、更新部32は、救済解メモリ30に記憶された全ての救済解についてステップS12からステップS22までの処理を実行したか否かを判断する。救済解メモリ30に記憶された全ての救済解のうちステップS12からステップS22までの処理を実行していない救済解が存在する場合には、更新部32は、処理をステップS12に戻して、ステップS12からステップS22までの処理を実行していない他の救済解について処理を実行する。更新部32は、救済解メモリ30に記憶された全ての救済解について処理を実行した場合には、ステップS11とステップS23との間のループ処理を抜けて、処理をステップS24に進める。ステップS24において、更新部32は、救済解メモリ30に記憶された複数の救済解の全てについて、フラグ記憶部34に救済不可フラグが記憶されているか否かを判断する。救済解メモリ30に記憶された複数の救済解の全てについてフラグ記憶部34に救済不可フラグが記憶されている場合ステップS24のYes、更新部32は、その旨を試験部20に通知するとともに、当該処理フローを終了する。試験部20は、救済解メモリ30に記憶された複数の救済解の全てについて救済不可フラグが記憶されている旨の通知を更新部32から受けた場合、被試験メモリ200の試験を中止する。また、救済解メモリ30に記憶された複数の救済解の少なくとも1つについてフラグ記憶部34に救済不可フラグが記憶されていない場合にはステップS24のNo、更新部32は、当該処理フローを抜けて、次の新たな不良セルが検出されるまで処理を待機する。以上のように、試験装置10によれば、被試験メモリ200のフェイルデータをアドレス毎に記憶せずに、救済解を記憶することができる。これにより、試験装置10は、使用するメモリ容量を削減することができる。また、試験装置10によれば、新たな不良セルが検出される毎に救済解をリアルタイムで更新するので、救済解を解析するための大規模な回路を必要とせず、構成が簡易となる。さらに、試験装置10によれば、試験後の演算時間が無くなるので、試験のスループットを高くすることができる。さらに、試験装置10によれば、試験途中において救済不能という結果を出すことができるので無駄な演算時間を無くすことができる。さらに、試験装置10によれば、試験途中において救済不能という結果を出すことにより、不良セルが多く救済できない被試験メモリ200に対しては試験を途中で中止して、試験コストを小さくすることができる。図8は、更新部32による救済解の更新手順の一例を示す。図9は、図8に続く救済解の更新手順の一例を示す。図10は、図9に続く救済解の更新手順の一例を示す。図8から図10は、5個のカラムおよび5個のロウを有するメモリ領域210と、2つのカラムリペア領域220と、2つのロウリペア領域230とを備える被試験メモリ200を試験した場合の、救済解の更新手順の一例を示す。図8から図10は、アドレス0,4→1,3→4,3→1,1→4,2→2,0の順で不良セルが発生した場合の、救済解の更新手順を示す。まず、図8のt1に示されるように、1番目の不良セル0,4が検出された場合、更新部32は、アドレス0,4をカラムリペア領域220に置き換える個別救済解0,が記述された救済解♯111を生成する。さらに、更新部32は、アドレス0,4をロウリペア領域230に置き換える個別救済解,4が記述された救済解♯211を生成する。そして、更新部32は、これら2つの救済解♯111、♯211を更新部32に記憶させる。続いて、図9のt2に示されるように、2番目の不良セル1,3が検出された場合、更新部32は、救済解メモリ30に記憶された2つの救済解♯111、♯211のそれぞれを次のように更新する。更新部32は、救済解♯111に対して、アドレス1,3をカラムリペア領域220に置き換える個別救済解1,を追加して救済解♯121を生成する。また、更新部32は、救済解♯111に対して、アドレス1,3をロウリペア領域230に置き換える個別救済解,3を追加して救済解♯122を生成する。さらに、更新部32は、救済解♯211に対して個別救済解1,を追加して、救済解♯221を生成する。また、更新部32は、救済解♯211に対して個別救済解,3を追加して、救済解♯222を生成する。そして、更新部32は、このように更新した4つの救済解♯121、♯122、♯221、♯222を更新部32に記憶させる。続いて、図9のt3に示されるように、3番目の不良セル4,3が検出された場合、更新部32は、救済解メモリ30に記憶された4つの救済解♯121、♯122、♯221、♯222のそれぞれを次のように更新をする。更新部32は、救済解♯121に対して、アドレス4,3をロウリペア領域230に置き換える個別救済解,3を追加して救済解♯131を生成する。なお、救済解♯121は、新たな不良セルをカラムリペア領域220により更に救済することができない。従って、3番目の不良セル4,3が検出された場合、更新部32は、救済解♯121を新たな不良セルをカラムリペア領域220に更に置き換える救済解には更新しない。また、救済解♯122は、ロウリペア領域230により,3を救済しているので、既にアドレス4,3を救済している。従って、3番目の不良セル4,3が検出された場合、更新部32は、救済解♯122の記述を変更せずにそのまま救済解♯132とする。更新部32は、救済解♯221に対してアドレス4,3をカラムリペア領域220に置き換える個別救済解4,を追加して救済解♯231を生成する。また、更新部32は、救済解♯221に対して個別救済解,3を追加して救済解♯232を生成する。救済解♯222は、既にアドレス4,3を救済している。従って、3番目の不良セル4,3が検出された場合、更新部32は、救済解♯222の記述を変更せずにそのまま救済解♯233とする。そして、更新部32は、このように更新した5つの救済解♯131、♯132、♯231、♯232、♯233を更新部32に記憶させる。続いて、図9のt4に示されるように、4番目の不良セル1,1が検出された場合、更新部32は、救済解メモリ30に記憶された5つの救済解♯131、♯132、♯231、♯232、♯233のそれぞれを次のように更新する。救済解♯131は、既にアドレス1,1を救済している。従って、4番目の不良セル1,1が検出された場合、更新部32は、救済解♯131の記述を変更せずにそのまま救済解♯141とする。更新部32は、救済解♯132に対して、アドレス1,1をカラムリペア領域220に置き換える個別救済解1,を追加して救済解♯142を生成する。また、更新部32は、救済解♯132に対して、アドレス1,1をロウリペア領域230に置き換える個別救済解,1を追加して救済解♯143を生成する。救済解♯231は、既にアドレス1,1を救済している。従って、4番目の不良セル1,1が検出された場合、更新部32は、救済解♯231の記述を変更せずにそのまま救済解♯241とする。救済解♯232は、既にアドレス1,1を救済している。従って、4番目の不良セル1,1が検出された場合、更新部32は、救済解♯232の記述を変更せずにそのまま救済解♯242とする。更新部32は、救済解♯233に対して個別救済解1,を追加して救済解♯243を生成する。なお、救済解♯233は、新たな不良セルをロウリペア領域230により更に救済することができない。従って、4番目の不良セル1,1が検出された場合、更新部32は、救済解♯233を新たな不良セルをロウリペア領域230に更に置き換える救済解には更新しない。そして、更新部32は、このように更新した6つの救済解♯141、♯142、♯143、♯241、♯242、♯243を更新部32に記憶させる。続いて、図10のt5に示されるように、5番目の不良セル4,2が検出された場合、更新部32は、救済解メモリ30に記憶された6つの救済解♯141、♯142、♯143、♯241、♯242、♯243のそれぞれを次のように更新する。更新部32は、救済解♯141に対して、アドレス4,2をロウリペア領域230に置き換える個別救済解,2を追加して救済解♯151を生成する。また、更新部32は、救済解♯142に対して個別救済解,2を追加して救済解♯152を生成する。また、更新部32は、救済解♯143に対して、アドレス4,2をカラムリペア領域220に置き換える個別救済解4,を追加して救済解♯153を生成する。なお、救済解♯141および救済解♯142は、新たな不良セルをカラムリペア領域220により更に救済することができない。従って、5番目の不良セル4,2が検出された場合、更新部32は、救済解♯141および救済解♯142を新たな不良セルをカラムリペア領域220に更に置き換える救済解には更新しない。救済解♯241は、既にアドレス4,2を救済している。従って、5番目の不良セル4,2が検出された場合、更新部32は、救済解♯241の記述を変更せずにそのまま救済解♯251とする。更新部32は、救済解♯242に対して個別救済解4,を追加して救済解♯252を生成する。更新部32は、救済解♯243に対して個別救済解4,を追加して救済解♯253を生成する。なお、救済解♯143、救済解♯242および救済解♯243は、新たな不良セルをロウリペア領域230により更に救済することができない。従って、5番目の不良セル4,2が検出された場合、更新部32は、救済解♯143、救済解♯242および救済解♯243を新たな不良セルをロウリペア領域230に更に置き換える救済解には更新しない。そして、更新部32は、このように更新した6つの救済解♯151、♯152、♯153、♯251、♯252、♯253を更新部32に記憶させる。続いて、図10のt6に示されるように、6番目の不良セル2,0が検出された場合、更新部32は、救済解メモリ30に記憶された6つの救済解♯151、♯152、♯153、♯251、♯252、♯253のそれぞれを次のように更新する。救済解♯151、救済解♯152、救済解♯153、救済解♯162および救済解♯163は、既に、全てのリペア領域を不良セルの救済に使用している。従って、6番目の不良セル2,0が検出された場合、更新部32は、救済解♯151、救済解♯152、救済解♯153、救済解♯162および救済解♯163を、新たな不良セルをリペア領域に更に置き換える救済解には更新しない。そして、更新部32は、救済解♯151、救済解♯152、救済解♯153、救済解♯162および救済解♯163のそれぞれに対応した救済不能フラグをフラグ記憶部34に記憶させる。これに対して、救済解251は、ロウリペア領域230により新たな不良セルを救済できる余地がある。そこで、更新部32は、救済解♯251に対して、アドレス2,0をロウリペア領域230に置き換える個別救済解,0を追加して救済解♯261を生成する。そして、更新部32は、救済可能として残存した救済解261を、更新部32に記憶させる。以上のように、試験装置10は、新たな不良セルが検出される毎に救済解をリアルタイムで更新することができる。さらに、試験装置10は、複数の救済解を並列に更新しながら、試験途中において救済不能となった救済解に対応して救済不能フラグを記憶することができる。図11は、第1変形例に係る試験装置10の処理手順の一例を示す。本変形例に係る試験装置10は、図1から図10を参照して説明した本実施形態に係る試験装置10と略同一の構成および機能を採るので、略同一の構成および機能の部材に同一の符号を付け、以下相違点を除き説明を省略する。第1変形例に係る更新部32は、試験を開始した後、救済解に代えて不良セルのアドレスを救済解メモリ30に順次に記憶させる。そして、更新部32は、試験途中において、救済解メモリ30に記憶された不良セルのアドレスを救済解に変更する。例えば、更新部32は、試験途中において、救済すべきことが確定した領域例えばカラムまたはロウが生じた場合には、この領域に含まれる複数の不良セルのアドレスを当該領域を救済する救済解に置き換える。より具体的には、被試験メモリ200が2個のカラムリペア領域220を有する場合において、メモリ領域210内の一つのカラムに3個の不良セルが発生した場合、これらの3個の不良セルはカラムリペア領域220により救済しなければならないことが確定する。更新部32は、このような3個の不良セルのアドレスが救済解メモリ30に記憶された場合、これら3個の不良セルのアドレスを1個の救済解に変更する。このような第1変形例に係る試験装置10は、例えば不良セルの発生数が少なく不良アドレスを直接メモリに記憶された方が効率良い場合等に、試験終了後の演算量を少なくすることができる。また、更新部32は、例えば一定期間経過後に、不良セルのアドレスを救済解メモリ30に記憶することに代えて、図1から図10を参照して説明した方法と同様に救済解を救済解メモリ30に記憶させてもよい。図12は、第2変形例に係る試験装置10の処理フローを示す。本変形例に係る試験装置10は、図1から図10を参照して説明した本実施形態に係る試験装置10と略同一の構成および機能を採るので、略同一の構成および機能の部材に同一の符号を付け、以下相違点を除き説明を省略する。第2変形例に係る試験装置10は、図1から図10を参照して説明した本実施形態に係る試験装置10が備える救済解メモリ30よりも、容量が少ない救済解メモリ30を備える。即ち、第2変形例に係る救済解メモリ30は、救済解を格納するエントリの数が、被試験メモリ200が備える複数種類のリペア領域のそれぞれにより救済される不良部分の組み合わせの数より少ない。例えば、2個のカラムリペア領域220および2個のロウリペア領域230を有する被試験メモリ200の場合であれば、複数の不良セルを、6通りの組み合わせにより、カラムリペア領域220およびロウリペア領域230に置き換えることができる。従って、救済解メモリ30は、少なくとも6通りの救済解を格納する数の6個のエントリを備えることが好ましい。これに対して、第2変形例に係る救済解メモリ30は、6個より少ないエントリを有する構成となっている。第2変形例に係る更新部32は、試験部20により新たな不良セルが検出されると、図7に示されたステップS11からステップS24の救済解の更新処理を実行するS100。そして、ステップS100の処理が終了した段階において、更新部32は、救済解メモリ30に空き容量が無く、且つ、救済解メモリ30に記憶された全ての救済解が救済不能を示しているか否かを判断するS101。即ち、更新部32は、救済解メモリ30に空き容量が無く、且つ、救済解メモリ30に記憶された複数の救済解の全てについて救済不能フラグがフラグ記憶部34に記憶されているか否かを判断する。更新部32は、救済解メモリ30に空き容量があるか、または、少なくとも1つの救済解が救済可能である場合には、次の不良セルが検出するまで処理を待機するS101のNo。しかし、ステップS100の処理が終了した段階において、更新部32は、救済解メモリ30に空き容量が無く、且つ、救済解メモリ30に記憶された全ての救済解が救済不能を示している場合にはS101のYes、試験部20に対して、再試験の実行を命令する。試験部20は、再試験の命令を受けると、同一の試験を最初から再実行する。そして、更新部32は、試験部20が試験を再実行した場合、救済解メモリ30に記憶される複数の救済解のそれぞれを、再実行前の試験において救済解メモリ30が記憶していた救済解が複数の不良部分を置き換えるリペア領域の組み合わせとは異なるリペア領域の組み合わせとなるように救済解に更新する。例えば、救済解メモリ30は、被試験メモリ200が備える複数のカラムリペア領域220および複数のロウリペア領域230の組み合わせの1/2の数のエントリを有するとする。この場合、更新部32は、1回目の試験において、最初の不良セルが検出された場合、カラムリペア領域220およびロウリペア領域230の何れか一方のみで、最初の不良セルを救済する救済解を生成する。続いて、更新部32は、2番目以降の不良セルが検出された場合、最初の不良セルを救済する救済解を、新たな不良セルをカラムリペア領域220およびロウリペア領域230により更に置き換える救済解に更新する。そして、更新部32は、2回目の試験において、最初の不良セルが検出された場合、カラムリペア領域220およびロウリペア領域230のうち1回目の試験の最初の不良セルが検出されたときに救済しなかった他方のみで、最初の不良セルを救済する救済解を生成する。続いて、更新部32は、2番目以降の不良セルが検出された場合、最初の不良セルを救済する救済解を、新たな不良セルをカラムリペア領域220およびロウリペア領域230により更に置き換える救済解に更新する。そして、更新部32は、予め定められた回数分再試験しても、全ての救済解が救済不能となる場合、その被試験メモリ200に対する試験を中止し、その被試験メモリ200を不良と判定する。このような第2変形例に係る試験装置10は、救済解メモリ30の容量を小さくすることができる。また、被試験メモリ200に含まれる不良セルの数が少なければ試験お再実行はされないので、被試験メモリ200に含まれる不良セルの数が少ない場合には試験時間も長期間しない。また、更新部32は、試験開始から、救済解メモリ30に記憶された複数の救済解の何れによっても被試験メモリ200を救済できないと判断されるまでの期間、検出された不良セルの数をカウントしてもよい。この場合、更新部32は、カウントした不良セルの数、および、試験開始から救済解メモリ30に記憶された複数の救済解の何れによっても被試験メモリ200を救済できないと判断されるまでの期間から、被試験メモリ200に含まれる不良セルの数を予測する。そして、更新部32は、予測値から、試験を再実行することにより被試験メモリ200を救済できるかどうかを推定して、救済できると推定した場合に、試験を再実行してもよい。これにより、更新部32は、被試験メモリ200を救済できないと予測される場合には、再実行を中止して試験時間を短縮することができる。また、第2変形例において、被試験メモリは、メモリ領域210の一部をブロック単位で救済する救済ブロックを備える構成であってもよい。このような更新部32は、1回目の試験において被試験メモリ200が救済できないと判断された場合に、2回目の試験の前に、不良セルが予め定められた数以上であったブロックを、救済ブロックに置き換えてもよい。これにより、更新部32は、2回目の試験において検出される不良セルの数を少なくし、2回目の試験において被試験メモリ200を救済できる可能性を高くすることができる。以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段より前に、先立って等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上まず、、次に、等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。"