"第1電極、および当該第1電極の拡散防止材料で構成され当該第1電極の周囲を覆う第1絶縁膜を含むと共に、当該第1電極と当該第1絶縁膜とで貼合せ面が構成された第1基板と、前記第1基板に貼り合わせて設けられ、前記第1電極に接合された第2電極、および当該第2電極の拡散防止材料で構成され当該第2電極の周囲を覆う第2絶縁膜を含むと共に、当該第2電極と当該第2絶縁膜とで前記第1基板に対する貼合せ面が構成された第2基板とを備えた半導体装置。前記第1電極と前記第2電極とは、それぞれが単一の材料層で構成されている請求項1記載の半導体装置。前記第1基板の貼合せ面と前記第2基板の貼合せ面は、それぞれが平坦化された面として構成されている請求項1記載の半導体装置。前記第1電極は、前記第1絶縁膜に形成された溝パターン内に埋め込まれ、前記第2電極は、前記第2絶縁膜に形成された溝パターン内に埋め込まれている請求項1記載の半導体装置。前記第1基板の貼合せ面は、前記第1電極および前記第1絶縁膜のみで構成され、前記第2基板の貼合せ面は、前記第2電極および前記第2絶縁膜のみで構成されている請求項1記載の半導体装置。前記第1絶縁膜は、前記第1電極と共に前記第2電極を構成する材料に対する拡散防止材料で構成され、前記第2絶縁膜は、前記第2電極と共に前記第1電極を構成する材料に対する拡散防止材料で構成される請求項1記載の半導体装置。前記第1電極と前記第2電極とは同一材料で構成されている請求項1記載の半導体装置。前記第1絶縁膜と前記第2絶縁膜とは同一材料で構成されている請求項1記載の半導体装置。電極材料に対する拡散防止材料で構成された絶縁膜を基板上に成膜し、当該絶縁膜に溝パターンを形成することと、前記絶縁膜に形成された溝パターンを埋め込む状態で前記電極材料によって構成された電極膜を当該絶縁膜上に成膜することと、前記絶縁膜が露出するまで前記電極膜を研磨し、前記溝パターン内に当該電極膜が埋め込まれた電極をパターン形成することと、前記電極が形成された2枚の前記基板を、当該電極同士を接合させる状態で貼り合わせることとを行う半導体装置の製造方法。前記電極をパターン形成する際には、前記絶縁膜をストッパにした化学的機械研磨を行う請求項9記載の半導体装置の製造方法。前記電極をパターン形成する際には、前記電極膜の研磨によって前記絶縁膜が周囲に露出した当該電極膜部分から順に、研磨が自動的に停止するような化学的機械研磨を行う請求項9記載の半導体装置の製造方法。ところで上述したような貼り合わせによって得られる三次元構造の半導体装置においては、絶縁膜中への電極材料の拡散を防止しつつ、2枚の基板同士の貼り合わせ強度、および電極間の接合強度が確保された構造が望まれている。しかしながら、上記特許文献1に示された半導体装置の製造方法では、絶縁膜中への電極材料の拡散を防止することができない。一方、上記特許文献2に示された埋込配線技術では、バリアメタル層下地層を介して電極膜を設けたことにより、絶縁膜中への電極材料の拡散は防止できる。しかしながら、この埋込配線技術は、基板同士の貼り合わせを考慮したものではなく、研磨によって得られた平坦化面に電極および絶縁膜と共にバリアメタル層が露出した状態になる。このため、平坦化面の全面において十分な貼り合わせ強度を確保することは困難である。そこで本技術は、2枚の基板の貼り合わせによって電極間接合がなされた構成において、絶縁膜中への電極材料の拡散を防止しつつも貼り合わせ強度が確保され、これによって信頼性の向上が図られた三次元構造の半導体装置を提供することを目的とする。また本技術はこのような半導体装置の製造方法を提供することを目的とする。以上のような目的を達成するための本技術の半導体装置は、第1基板と、この第1基板に貼り合わせて設けられた第2基板とを備えている。そして特に、第1基板は、第1電極、および当該第1電極の拡散防止材料で構成され当該第1電極の周囲を覆う第1絶縁膜を含む。また第1基板は、第1電極と第1絶縁膜とで貼合せ面が構成されたものである。一方第2基板は、第1電極に接合された第2電極、および当該第2電極の拡散防止材料で構成され当該第2電極の周囲を覆う第2絶縁膜を含む。また第2基板は、第2電極と第2絶縁膜とで、第1基板に対する貼合せ面が構成されたものである。以上のような本技術によれば、電極に対する拡散防止材料で構成された絶縁膜によって電極の周囲を覆った構造であるため、絶縁膜と電極との間にバリアメタル層を設ける必要はない。このため、2枚の基板第1基板と第2基板の貼合せ面を、絶縁膜と電極のみで構成して接合強度を確保しつつも、電極材料の絶縁膜への拡散を防止することができる。さらに本技術は、上述した本技術の半導体装置の製造方法でもあり、次の手順を含む。先ず、電極材料に対する拡散防止材料で構成された絶縁膜を基板上に成膜し、当該絶縁膜に溝パターンを形成する。次に、絶縁膜に形成された溝パターンを埋め込む状態で、電極材料によって構成された電極膜を絶縁膜上に成膜する。さらに、絶縁膜が露出するまで電極膜を研磨し、溝パターン内に電極膜が埋め込まれた電極をパターン形成する。その後、以上のようにして電極が形成された2枚の基板を、当該電極同士を接合させる状態で貼り合わせる。以上説明したように本技術によれば、2枚の基板の貼り合わせによって電極間接合がなされた構成において、電極材料の拡散を防止しつつも貼り合わせ強度が確保され、これによって信頼性の向上が図られた三次元構造の半導体装置を得ることが可能になる。以下、本技術の実施の形態を、図面に基づいて次に示す順に説明する。1.実施形態の半導体装置の概略構成例2.実施形態の半導体装置の構成3.実施形態の半導体装置の製造におけるセンサ基板の作製手順4.実施形態の半導体装置の製造における回路基板の作製手順5.実施形態の半導体装置の製造における基板の貼り合わせ6.実施形態の半導体装置の変形例7.実施形態の半導体装置を用いた電子機器の一例≪1.実施形態の半導体装置の概略構成例≫図1に、本技術が適用される三次元構造の半導体装置の一例として、固体撮像装置の概略構成を示す。この図に示す半導体装置1は、第1基板としてのセンサ基板2と、第2基板としての回路基板7とを含み、このセンサ基板2に対して積層させた状態で貼り合わされた第2基板としての回路基板7とを備えた、いわゆる3次元構造の半導体装置固体撮像装置である。以下、第1基板としてのセンサ基板2を単にセンサ基板2と称し、第2基板としての回路基板7を単に回路基板7と称する。センサ基板2の一面側には、光電変換部を含む複数の画素3が規則的に2次元的に配列された画素領域4が設けられている。画素領域4には、複数の画素駆動線5が行方向に配線され、複数の垂直信号線6が列方向に配線されており、1つの画素3が1本の画素駆動線5と1本の垂直信号線6とに接続される状態で配置されている。これらの各画素3には、光電変換部と、電荷蓄積部と、複数のトランジスタいわゆるMOSトランジスタおよび容量素子等で構成された画素回路とが設けられている。尚、複数の画素で画素回路の一部を共有している場合もある。また回路基板7の一面側には、センサ基板2に設けられた各画素3を駆動するための垂直駆動回路8、カラム信号処理回路9、水平駆動回路10、およびシステム制御回路11などの周辺回路が設けられている。≪2.実施形態の半導体装置の構成≫図2は、実施形態の半導体装置の構成を示す要部断面図であり、図1における3画素分の断面図である。以下、この要部断面図に基づいて実施形態の半導体装置の詳細な構成を説明する。図2に示す半導体装置1は、上述したようにセンサ基板2と回路基板7とを積層させた状態で貼り合わせた3次元構造の固体撮像装置である。センサ基板2は、半導体層2aと、半導体層2aにおける回路基板7側の面上に配置された配線層2bおよび電極層2cとで構成されている。回路基板7は、半導体層7aと、半導体層7aにおけるセンサ基板2側の面上に配置された第1配線層7b、第2配線層7c、および電極層7dとで構成されている。以上のようなセンサ基板2と回路基板7とは、電極層2cの表面と電極層7dの表面とを貼合せ面として貼り合わせられており、本実施形態においては以降に詳細に説明するように、これらの電極層2cおよび電極層7dの構成が特徴的である。またセンサ基板2における回路基板7と反対側の面には、保護膜15、カラーフィルタ層17、およびオンチップレンズ19がこの順に積層されている。次に、センサ基板2および回路基板7を構成する各層の詳細な構成を順次説明し、さらに保護膜15、カラーフィルタ層17、およびオンチップレンズ19の構成を順に説明する。[半導体層2aセンサ基板2側]センサ基板2側の半導体層2aは、例えば単結晶シリコンからなる半導体基板を薄膜化したものである。この半導体層2aにおいて、カラーフィルタ層17やオンチップレンズ19等が配置されている第1面側には、例えばn型不純物層またはp型不純物層からなる光電変換部21が画素毎に設けられている。また、半導体層2aの第2面側には、n型不純物層からなるフローティングディフュージョンFDおよびトランジスタTrのソース/ドレイン23、さらにはここでの図示を省略した他の不純物層などが設けられている。配線層2bセンサ基板2側]センサ基板2において半導体層2a上に設けられた配線層2bは、半導体層2aとの界面側に、ゲート絶縁膜25を介して設けられた転送ゲートTGおよびトランジスタTrのゲート電極27、さらにはここでの図示を省略した他の電極を有している。またこれらの転送ゲートTGおよびゲート電極27は、層間絶縁膜29で覆われており、この層間絶縁膜29に設けられた溝パターン内にはたとえば銅Cuを用いた埋込配線31が設けられている。この場合、層間絶縁膜29は、例えば酸化シリコンを用いて構成される。また、埋込配線31のレイアウトが密である場合、埋込配線31間の容量を低減するために酸化シリコンよりも誘電率の低い材料を用いて構成されていても良い。このような層間絶縁膜29には、回路基板7側に開口する溝パターンが形成され、溝パターンの一部が転送ゲートTGやゲート電極27に達する構成となっている。このような溝パターン内に、バリアメタル層31aを介して銅Cuからなる配線層31bが設けられ、これらの2層によって埋込配線31が構成されている。ここでバリアメタル層31aは、酸化シリコンやこれよりも誘電率の低い材料からなる層間絶縁膜29に対する銅Cuの拡散を防止するための層であり、例えばタンタルTaや窒化タンタルTaNを用いて構成される。尚、以上のような配線層2bは、さらに積層された多層配線層として構成されていても良い。[電極層2cセンサ基板2側]配線層2b上に設けられたセンサ基板2側の電極層2cは、センサ基板2において、回路基板7側の表面に引き出された第1電極33と、第1電極33の周囲を覆う第1絶縁膜35とを有している。これらの第1電極33および第1絶縁膜35は、センサ基板2において回路基板7に対する貼合せ面41を構成している。このうち第1電極33は、単一の材料層で構成されたもので、例えば銅Cuを用いて構成されている。このような第1電極33は、第1絶縁膜35に埋め込まれた埋込配線として構成されている。また第1絶縁膜35は、配線層2bを覆う状態で設けられており、回路基板7側に開口する溝パターン35aを備え、この溝パターン35a内に第1電極33が埋め込まれている。つまり、第1絶縁膜35は、第1電極33の周囲に接して設けられている。尚、ここでの図示は省略したが、第1絶縁膜35に設けられた溝パターン35aの一部は、配線層2bに設けた埋込配線31に達しており、この内部に埋め込まれた第1電極33が必要に応じて埋込配線31に接続された状態となっている。以上のような第1絶縁膜35は、第1電極35を構成する材料に対する拡散防止材料で構成されている。このような拡散防止材料としては、第1電極35を構成する材料に対する拡散係数が小さいものが用いられる。特に本実施形態においては、拡散防止材料を用いた単一の材料層として第1絶縁膜35が構成されている。また本実施形態において、第1絶縁膜35は、第1電極33に対する拡散防止材料であると共に、回路基板7においてセンサ基板2側の表面に引き出された第2電極67を構成する材料に対する拡散防止材料で構成されている。例えば第1電極33および第2電極67が銅Cuを用いて構成されたものである場合、第1絶縁膜35を構成する拡散防止材料としては、酸化シリコンよりも分子構造が密な無機絶縁性材料または有機絶縁性材料が用いられる。このような無機絶縁性材料としては、窒化シリコンSiN、炭窒化シリコンSiCN、酸窒化シリコンSiON、炭化シリコンSiCが例示される。また有機絶縁性材料としては、ベンゾシクロブテンBCB、ポリベンゾオキサゾールPBO、ポリイミド、ポリアリルエーテルPAEが例示される。尚、電極層2cは、センサ基板2側の最上層であるため、第1電極33のレイアウトもラフである。このため、第1電極33間に容量が付き難く、第1絶縁膜35に対して低誘電率が求められることはない。以上のように、センサ基板2における回路基板7側の表面は、回路基板7との貼合せ面41として構成され、第1電極33および第1絶縁膜35のみで構成された状態となっている。この貼合せ面41は、平坦化された面として構成されている。[半導体層7a回路基板7側]回路基板7側の半導体層7aは、例えば単結晶シリコンからなる半導体基板を薄膜化したものである。この半導体層7aにおいて、センサ基板2側の表面層には、トランジスタTrのソース/ドレイン51、さらにはここでの図示を省略した不純物層などが設けられている。第1配線層7b回路基板7側]回路基板7側の第1配線層7bは、半導体層7aとの界面側に、ゲート絶縁膜53を介して設けられたゲート電極55、さらにはここでの図示を省略した他の電極を有している。これらのゲート電極55および他の電極は、層間絶縁膜57で覆われており、この層間絶縁膜57に設けられた溝パターン内にはたとえば銅Cuを用いた埋込配線59が設けられている。層間絶縁膜57および埋込配線59の構成は、センサ基板2側の配線層2bと同様である。すなわち、層間絶縁膜57には、センサ基板2側に開口する溝パターンが形成され、溝パターンの一部がゲート電極55やソース/ドレイン51に達する構成となっている。また、このような溝パターン内に、バリアメタル層59aを介して銅Cuからなる配線層59bが設けられ、これらの2層によって埋込配線59が構成されている。第2配線層7c回路基板7側]回路基板7側の第2配線層7cは、第1配線層7bとの界面側に、拡散防止絶縁膜61を介して積層された層間絶縁膜63を備えている。これらの拡散防止絶縁膜61および層間絶縁膜63に設けられた溝パターン内にはたとえば銅Cuを用いた埋込配線65が設けられている。拡散防止絶縁膜61は、第1配線層7bに設けられた埋込配線59を構成する材料に対する拡散防止材料で構成されている。このような拡散防止絶縁膜61は、例えば窒化シリコンSiN、炭窒化シリコンSiCN、酸窒化シリコンSiON、炭化シリコンSiCからなる。層間絶縁膜63および埋込配線65の構成は、センサ基板2側の配線層2bと同様である。すなわち、層間絶縁膜63には、センサ基板2側に開口する溝パターンが形成され、溝パターンの一部が第1配線層7bの埋込配線59に達する構成となっている。また、このような溝パターン内に、バリアメタル層65a介して銅Cuからなる配線層65bが設けられ、これらの2層によって埋込配線65が構成されている。尚、以上のような第1配線層7b、第2配線層7cは、さらに積層された多層配線層として構成されていても良い。[電極層7d回路基板7側]第2基板である回路基板7側の電極層7dは、回路基板7において、センサ基板2側の表面に引き出されて第1電極33に接合された第2電極67と、第2電極67の周囲を覆う第2絶縁膜69とを有している。これらの第2電極67および第2絶縁膜69は、回路基板7においてセンサ基板2に対する貼合せ面71を構成しており、以下に説明するようにセンサ基板2側の電極層2cと同様に構成されている。すなわち第2電極67は、単一の材料層で構成されたもので、センサ基板2側に設けた第1電極33と良好な接合性が保たれる材料で構成されている。このため、第2電極67は、第1電極33と同一材料で構成されていて良く、例えば銅Cuを用いて構成されている。このような第2電極67は、第2絶縁膜69に埋め込まれた埋込配線として構成されている。また第2絶縁膜69は、第2配線層7cを覆う状態で設けられており、センサ基板2側に開口する溝パターン69aを備え、この溝パターン69a内に第2電極67が埋め込まれている。つまり、第2絶縁膜69は、第2電極67の周囲に接して設けられている。尚、ここでの図示は省略したが、第2絶縁膜69に設けられた溝パターン69aの一部は、下層の埋込配線65に達しており、この内部に埋め込まれた第2電極67が必要に応じて埋込配線65に接続された状態となっている。以上のような第2絶縁膜69は、第2電極67を構成する材料に対する拡散防止材料で構成されている。特に本実施形態においては、拡散防止材料を用いた単一の材料層として第2絶縁膜69が構成されている。また本実施形態において、第2絶縁膜69は、第2電極67と共に、センサ基板2において回路基板7との貼合せ面に引き出された第1電極33を構成する材料に対する拡散防止材料で構成されていて良い。このような第2絶縁膜69は、センサ基板2側に設けた第1絶縁膜35として例示した材料の中から選択した材料を用いることができる。尚、第2絶縁膜69は、センサ基板2側における第1絶縁膜35と良好な接合性が保たれる材料で構成されている。このため、第2絶縁膜69は、第1絶縁膜35と同一材料で構成されていて良い。また、電極層7dは、回路基板7側の最上層であるため、第2電極67のレイアウトもラフである。このため、第2電極67間に容量が付き難く、第2絶縁膜69に対して低誘電率が求められることはない。以上のように、回路基板7におけるセンサ基板2側の表面は、センサ側基板2との貼合せ面71として構成され、第2電極67および第2絶縁膜69のみで構成された状態となっている。この貼合せ面71は、平坦化された面として構成されている。[保護膜15]センサ基板2の光電変換部21を覆う保護膜15は、パッシベーション性を有する材料膜で構成され、例えば酸化シリコン膜、窒化シリコン膜、または酸窒化シリコン膜などが用いられる。[カラーフィルタ層17]カラーフィルタ層17は、各光電変換部21に対応して1:1で設けられた各色のカラーフィルタで構成されている。各色のカラーフィルタの配列が限定されることはない。[オンチップレンズ19]オンチップレンズ19は、各光電変換部21およびカラーフィルタ層17を構成する各色のカラーフィルタに対応して1:1で設けられ、各光電変換部21に入射光が集光されるように構成されている。[実施形態の半導体装置の作用効果]以上のように構成された半導体装置1によれば、第1電極33に対する拡散防止材料で構成された第1絶縁膜35によって第1電極33の周囲を覆った構造であるため、第1電極33と第1絶縁膜35との間にバリアメタル層を設ける必要はない。同様に、第2電極67に対する拡散防止材料で構成された第2絶縁膜69によって第2電極67の周囲を覆った構造であるため、第2電極67と第2絶縁膜69との間にバリアメタル層を設ける必要はない。このため、センサ基板2の貼合せ面41と、回路基板7の貼合せ面71とのそれぞれを、絶縁膜35,69と電極33,67のみで構成して接合強度を確保しつつ、電極33,67を構成する材料の絶縁膜35,69への拡散を防止することができる。この結果、センサ基板2と回路基板7との貼り合わせによって電極33-67間接合がなされた三次元構造の半導体装置1において、電極材料の絶縁膜35,69中への拡散を防止しつつも貼り合わせ強度が確保され、信頼性の向上を図ることが可能になる。≪3.実施形態の半導体装置の製造におけるセンサ基板の作製手順≫図3は、実施形態で説明した構成の半導体装置の製造に用いるセンサ基板の作製手順を説明するための断面工程図その1であり、図4は断面工程図その2である。以下、これらの図に基づいて実施形態に用いるセンサ基板の作製手順を説明する。[図3A]先ず、図3Aに示すように、例えば単結晶シリコンからなる半導体基板20を用意する。この半導体基板20の所定深さにn型不純物層からなる光電変換部21を形成し、さらに光電変換部21の表面層に、n型不純物層からなる電荷転送部やp型不純物層からなる正孔用の電荷蓄積部を形成する。また半導体基板20の表面層に、n型不純物層からなるフローティングディユージョンFD、およびソース/ドレイン23、さらにはここでの図示を省略した他の不純物層を形成する。また半導体基板20の表面上に、ゲート絶縁膜25を成膜し、さらにこの上部に転送ゲートTGおよびゲート電極27を形成する。転送ゲートTGはフローティングディユージョンFDと光電変換部21との間に形成され、ゲート電極27は、ソース/ドレイン23間に形成される。またこれと同一工程で、ここでの図示を省略した他の電極を形成する。その後、半導体基板20上に、転送ゲートTGおよびゲート電極27を覆う状態で、例えば酸化シリコンからなる層間絶縁膜29を成膜する。[図3B]次に図3Bに示すように、層間絶縁膜29に溝パターン29aを形成する。この溝パターン29aは、必要に応じた箇所で転送ゲートTGに達する形状で形成される。またここでの図示は省略したが、層間絶縁膜29およびゲート絶縁膜25には、必要箇所においてソース/ドレイン23に達する溝パターンを形成する。次に溝パターン29aの内壁を覆う状態で、バリアメタル層31aを成膜し、この上部に溝パターン29aを埋め込む状態で銅Cuからなる配線層31bを成膜する。[図3C]その後図3Cに示すように、化学的機械研磨chemicalmechanicalpolishing:以下CMP法によって、バリアメタル層31aが露出するまで配線層31bを平坦化除去し、さらに、層間絶縁膜29が露出するまでバリアメタル層31aを平坦化除去する。これにより、溝パターン29a内にバリアメタル層31aを介して配線層31bを埋め込んでなる埋込配線31を形成し、埋込配線31を備えた配線層2bを得る。以上までの工程は、特に工程手順が限定されることはなく、適宜選択された通常の工程手順で行えば良い。本技術では、次の工程からが特徴的な工程となる。[図4A]すなわち先ず、図4Aに示すように、配線層2b上に、第1絶縁膜35を成膜する。第1絶縁膜35は、次に成膜する第1電極膜を構成する材料に対する拡散防止材料を用いて成膜される。例えば第1電極膜が銅Cuからなる場合、第1絶縁膜35は、酸化シリコンよりも分子構造が密な無機絶縁性材料または有機絶縁性材料が用いられる。このような無機絶縁性材料としては、窒化シリコンSiN、炭窒化シリコンSiCN、酸窒化シリコンSiON、炭化シリコンSiCが例示される。また有機絶縁性材料としては、ベンゾシクロブテンBCB、ポリベンゾオキサゾールPBO、ポリイミド、ポリアリルエーテルPAEが例示される。以上のような各材料からなる第1絶縁膜35は、それぞれの材料に適する成膜方法で成膜される。例えば、無機絶縁性材料であれば、化学気相成長法chemicalvapordeposition:CVDが適用され、有機絶縁性材料であればCVD法や塗布法が適用される。次に、第1絶縁膜35に、溝パターン35aを形成する。この溝パターン35aは、電極パッドが埋め込まれる形状を有し、ここでは図示されない必要箇所において下層の埋込配線31に達している。このような溝パターン35aは、次のようにして形成する。例えば第1絶縁膜35が無機絶縁材料からなるものであれば、先ずフォトリソグラフィー法によって第1絶縁膜35上にレジストパターンを形成し、これをマスクにして第1絶縁膜35をエッチングする。これにより溝パターン35aを形成する。一方、第1絶縁膜35が有機絶縁材料からなるものであれば、先ず第1絶縁膜35上に無機材料層を形成し、この上部にレジストパターンを形成する。次に、レジストパターンをマスクにして無機材料層をエッチングして無機マスクを形成した後、無機マスク上から第1絶縁膜35をエッチングする。これによって溝パターン35aを形成し、溝パターン35aを形成した後に、第1絶縁膜35上から無機マスクを除去する。[図4B]次に図4Bに示すように、第1絶縁膜35上に、溝パターン35aを埋め込む状態で、第1電極膜33aを直接成膜する。第1電極膜33aは、第1絶縁膜35に対しての拡散が防止された材料からなり、例えば銅Cuを用いて構成される。このような第1電極膜33aの成膜は、例えばスパッタ法によって薄いシード層を成膜した後、このシード層を電極としたメッキ法によって行われる。[図4C]次いで図4Cに示すように、CMP法によって、第1絶縁膜35が露出するまで第1絶縁膜35上に直接成膜された第1電極膜33aを平坦化除去する。この際、第1絶縁膜35を研磨ストッパとし、研磨面内において周囲に第1絶縁膜35が露出した第1電極膜33a部分から順に、研磨が自動的に停止するようなCMPを行う。このようなCMPは、第1電極膜33aが銅Cuに代表される化学的に活性な材料であれば良く、次のような様々な方法が例示される。例えば、第1電極膜33aのCMPによる研磨の進行によって周囲に第1絶縁膜35が露出した部分では、研磨スラリーの局所的な温度変化や、研磨面における第1絶縁膜33aの占有率の局所的な変化が発生する。そこで、これらの局所的な変化を利用した化学的作用により、周囲に第1絶縁膜35が露出した第1電極膜33a部分において、局所的にCMPによる研磨の進行を自動的に停止させる方法が例示される。また電極膜33aの表面だけを変質させ、化学的なエッチング作用を用いず、研磨パッドが接触する部分でのみ研磨を進行させる方法が例示される。この場合、第1電極膜33aのCMPによる研磨の進行によって周囲に第1絶縁膜35が露出した第1電極膜33a部分では、第1絶縁膜35の表面が基準面となり、それ以上研磨が進むことはない。このため、周囲に第1絶縁膜35が露出した第1電極膜33部分から順に、研磨が自動手に停止する。具体的には、研磨スラリーとして砥粒レスCu用研磨スラリーHSC430を用いることにより、このようなCMPが行われる。以上により、溝パターン35a内に第1電極膜33aを埋め込んでなる第1電極33を埋込電極として形成し、第1電極33を備えた電極層2cを得る。またこれにより、第1電極33と第1絶縁膜35とで構成された平坦な貼合せ面41を有するセンサ基板2が、第1基板として作製される。≪4.実施形態の半導体装置の製造における回路基板の作製手順≫図5は、実施形態で説明した構成の半導体装置の製造に用いる回路基板の作製手順を説明するための断面工程図その1であり、図6は断面工程図その2である。以下、これらの図に基づいて実施形態に用いる回路基板の作製手順を説明する。[図5A]先ず、図5Aに示すように、例えば単結晶シリコンからなる半導体基板50を用意する。この半導体基板50の表面層に、各導電型のソース/ドレイン51、およびここでの図示を省略した他の不純物層を形成する。また半導体基板50の表面上に、ゲート絶縁膜53を成膜し、さらにこの上部にゲート電極55を形成する。ゲート電極55は、ソース/ドレイン51間に形成される。またこれと同一工程で、ここでの図示を省略した他の電極を形成する。その後、半導体基板50上に、ゲート電極55を覆う状態で、例えば酸化シリコンからなる層間絶縁膜57を成膜する。次に、層間絶縁膜57に溝パターン57aを形成する。この溝パターン57aは、必要に応じた箇所でゲート電極55に達する形状で形成される。またここでの図示は省略したが、層間絶縁膜57およびゲート絶縁膜53には、必要箇所においてソース/ドレイン51に達する溝パターンを形成する。次に溝パターン57aの内壁を覆う状態で、バリアメタル層59aを成膜し、この上部に溝パターン57aを埋め込む状態で銅Cuからなる配線層59bを成膜した後、CMPによって配線層59bおよびバリアメタル層59aを順次平坦化除去する。これにより、溝パターン57a内にバリアメタル層59aを介して配線層59bを埋め込んでなる埋込配線59を形成し、埋込配線59を備えた第1配線層7bを得る。[図5B]次に、図5Bに示すように、第1配線層7b上に拡散防止絶縁膜61を介して層間絶縁膜63を積層させて成膜し、この層間絶縁膜63および拡散防止絶縁膜61に溝パターン63aする。この溝パターン63aは、必要に応じた箇所で下層の埋込配線59に達して形成される。その後は、第1配線層7bの形成手順と同様にして、溝パターン63a内にバリアメタル層65aを介して配線層65bを埋め込んでなる埋込配線65を形成し、第2配線層7cを得る。以上までの工程は、通常の工程手順で行えばよく、また特に工程手順が限定されることはなく、適宜の手順で行うことができる。本技術では、次の工程からが特徴的な工程となる。[図5C]すなわち先ず、図5Cに示すように、第2配線層7c上に、第2絶縁膜69を成膜する。第2絶縁膜69は、次に成膜する第2電極膜を構成する材料に対する拡散防止材料を用いて成膜される。例えば第2電極膜が銅Cuからなる場合、第2絶縁膜69は、先に説明したセンサ基板2側の第1絶縁膜35と同様の材料が用いられ、同様に成膜される。次に、第2絶縁膜69に、溝パターン69aを形成する。この溝パターン69aは、電極パッドが埋め込まれる形状を有し、必要箇所において第2配線層7cに形成された埋込配線65に達している。このような溝パターン69aの形成は、先に説明したセンサ基板2側の第1絶縁膜35に形成した溝パターン35aと同様に形成される。[図6A]次に図6Aに示すように、第2絶縁膜69上に、溝パターン69aを埋め込む状態で、第2電極膜67aを直接成膜する。第2電極膜67aは、第2絶縁膜69に対しての拡散が防止された材料からなり、例えば銅Cuを用いて構成される。このような第2電極膜67aの成膜は、例えばスパッタ法によって薄いシード層を成膜した後、このシード層を電極としたメッキ法によって行われる。[図6B]次いで図6Bに示すように、CMP法によって、第2絶縁膜69が露出するまで第2電極膜67aを平坦化除去する。第2電極膜67aの平坦化は、図4Cを用いて説明した第1電極膜33aの平坦化と同様に、第2絶縁膜69を研磨ストッパとし、研磨面内において周囲に第2絶縁膜69が露出した第2電極膜67a部分から順に、研磨が自動的に停止するようなCMPによって行う。以上により、溝パターン69a内に第2電極膜67aを埋め込んでなる第2電極67を形成し、埋込電極としての第2電極67を備えた電極層7dを得る。またこれにより、第2電極67と第2絶縁膜69とで構成された平坦な貼合せ面71を有する回路基板7が、第2基板として作製される。≪5.実施形態の半導体装置の製造における基板の貼り合わせ≫次に図7および図8を用いて、平坦な貼合せ面41が形成されたセンサ基板2と、平坦な貼合せ面71が形成された回路基板7との貼り合わせ手順を説明する。[図7]先ず図7に示すように、上述した手順で作製したセンサ基板2と回路基板7とを、平坦な貼合せ面41-貼合せ面71同士を向かい合わせて対向配置する。またさらに、センサ基板2側の第1電極33と、回路基板7側の第2電極67とが対応するように、センサ基板2と回路基板7とを位置合わせする。図示した例では、第1電極33と第2電極67とが1:1で対応している状態を示したが、対応状態はこれに限定されることはない。尚、センサ基板2の貼合せ面41、および回路基板7の貼合せ面71に対しては、必要に応じてウェット処理またはプラズマ処理による貼合せの前処理を施しておく。[図8]次に図8に示すように、センサ基板2と回路基板7とを、貼合せ面41-貼合せ面71同士を接触させて積層させる。この状態で熱処理を行うことにより、貼合せ面41の第1電極33と、貼合せ面71の第2電極67とを接合させる。貼合せ面41の第1絶縁膜35と貼合せ面71の第2絶縁膜69とを接合させる。このような熱処理は、第1電極33と第2電極67とを構成する材料により、センサ基板2および回路基板7に形成された素子や配線に影響のない範囲でこれらの電極33,67が十分に接合する温度および時間で行われる。例えば、第1電極33および第2電極67が、銅Cuを主とする材料で構成される場合、200°C~600°Cで1~5時間程度の熱処理が行われる。このような熱処理は、加圧雰囲気下で行っても良く、センサ基板2と回路基板7とを両面側から押し圧した状態で行っても良い。一例として、400°Cで4時間の熱処理を行うことで、Cu-Cu接合を行う。以上のようにしてセンサ基板2と回路基板7とを積層させ、これらの間を接合面41-71間で貼り合わせた後、センサ基板2側の半導体基板20を薄膜化して半導体層2aとし、光電変換部21を露出させる。また必要に応じて回路基板7側の半導体基板50を薄膜化して半導体層7aとする。[図2]その後は図2に示したように、センサ基板2における光電変換部21の露出面上に保護膜15を成膜し、さらに保護膜15上にカラーフィルタ層17およびオンチップレンズ19を形成し、半導体装置固体撮像装置1を完成させる。[実施形態の半導体装置の製造方法の作用効果]以上説明した実施形態の製造方法によれば、図4Cを用いて説明したように、センサ基板2の形成において、第1絶縁膜35上に直接成膜された第1電極膜33aを、第1絶縁膜35を研磨ストッパとしたCMPによって平坦化除去している。この際、周囲に第1絶縁膜35が露出した第1電極膜33a部分から順に、研磨を自動的に停止させたCMPを行うことにより、研磨面の全面においてディッシングやエロージョンの発生を防止でき、平坦な研磨面を貼合せ面41として得ることが可能になる。また、図6Bを用いて説明した工程においても、上述と同様に平坦な研磨面を貼合せ面71として得ることが可能になる。したがって、図7および図8を用いて説明した貼合せの工程においては、センサ基板2と回路基板7との貼合せを、互いに平坦な貼合せ面41と貼合せ面71との間で行うことができる。これにより、貼合せ面41-貼合せ面71の全面間で、良好な電極33-67間接合がなされた貼合せが行われ、センサ基板2と回路基板7との貼り合わせ強度を保つことが可能になる。さらに、センサ基板2側の貼合せ面41を構成する第1絶縁膜35は、第1電極33に対する拡散防止材料で構成されている。このため、第1絶縁膜35への第1電極33の拡散を防止できる。同様に、回路基板7側の貼合せ面71を構成する第2絶縁膜69は、第2電極67に対する拡散防止材料で構成されている。このため、第2電極67の第2絶縁膜69への拡散を防止できる。したがって、上述したような電極33-67間の接合強度を保った貼り合わせを実現可能な構成となっている。しかも、回路基板7側の第2電極67に対する拡散防止材料によってセンサ基板2側の第1絶縁膜35を構成し、センサ基板2側の第1電極33に対する拡散防止材料によって回路基板7側の第2絶縁膜69を構成する。これにより、センサ基板2と回路基板7との間での電極材料の相互拡散をも防止できる。加えて、センサ基板2側の貼合せ面41が第1電極33と第1絶縁膜35のみで構成され、回路基板7側の貼合せ面71が第2電極67と第2絶縁膜69のみで構成されている。このため、化学的に不活性で接合強度を保ち難いバリアメタル層によって貼合せ面41,71が構成されることはなく、貼合せ面の構成が単純化され、これによっても接合強度を保つことが可能になる。ここで図9には、比較例となる半導体装置の製造手順を示す。図9に示した比較例の手順は、次のように行う。先ず図9Aに示すように、一方の基板表面を覆う第1絶縁膜101に溝パターン101aを形成し、この溝パターン101aに沿って電極材料に対するバリアメタル層102を成膜した後、この上部に銅Cuからなる第1電極膜103aを成膜する。次いで図9Bに示すように、第1電極膜103aをCMPによって平坦化除去し、バリアメタル層102を露出させる。この際、バリアメタル層102を研磨ストッパとしたCMPを行う。またこのCMPにおいては、研磨面内において周囲にバリアメタル層102が露出した第1電極膜103a部分から順に、研磨が自動的に停止するようなCMPを行う。その後、図9Cに示すように、バリアメタル層102を研磨によって平坦化除去し、第1絶縁膜101を露出させる。以上により、第1絶縁膜101の溝パターン101a内に、バリアメタル層102を介して銅Cuからなる第1電極膜103aが埋め込まれた第1電極103を形成する。一方、図9A’~図9C’に示すように、他方の基板の表面側にも、同様の手順で第2絶縁膜201の溝パターン201a内に、バリアメタル層202を介して銅Cuからなる第2電極膜203aが埋め込まれた第2電極203を形成する。その後は、図9Dに示すように、それぞれの研磨面を対向配置し、第1電極103と第2電極203とを対応させて接合させ、2つの基板の貼合せを行う。このような比較例の手順では、図9Bから図9Cに至るバリアメタル層102と第1電極膜103aの研磨において、化学的に活性である銅Cuからなる第1電極膜103aの急激な露出面積の変化が生じることがない。このため、周囲に第1絶縁膜101が露出した第1電極膜103a部分から順に、研磨を自動的に停止させるCMPを行うことはできない。したがって、研磨面内においてのディッシングやエロージョンの発生を防止できず、平坦な研磨面を得ることが困難である。これは、図9C’に示される工程も同様である。しがたって、図9Dに示したように、平坦性に劣る研磨面同士を対向させて基板同士貼り合わせても、十分な貼合せ強度を得ることはできず、しかも第1電極103と第2電極203との接合強度も十分に得ることはできない。また、図9Cに示した研磨面は、第1絶縁膜101、バリアメタル層102、および第1電極103で構成される。一方、図9C’に示した研磨面も、第2絶縁膜201、バリアメタル層202、および第2電極203で構成される。このため、研磨面同士の貼合せ界面には、第1絶縁膜101および第1電極103とバリアメタル層202との接合界面、第2絶縁膜201および第2電極203とバリアメタル層102との接合界面も発生する。しかしながら、バリアメタル層102,202は、化学的に不活性であるため、貼合せ際にしてのプラズマ処理やウェット処理での前処理が困難である。このため貼合せ面においてバリアメタル層102,202が露出している部分では、接合強度を得ることができず、基板同士の貼合せ強度の低下を招く要因になる。以上のような比較例に対して、図2に示した本実施形態の半導体装置では、第1電極33および第1絶縁膜35、第2電極67および第2絶縁膜69の、それぞれ2種類に単純化された平坦な貼合せ面41と貼合せ面71との間で貼合せが行われる。そして、第1電極33-第2電極67間、第1絶縁膜35-第2絶縁膜69間、第1電極33-第2絶縁膜69間、および第2電極-第1絶縁膜35間は、それぞれ十分な接合強度を得ることが可能である。このためセンサ基板第1基板2-回路基板第2基板7間には、十分な貼合せ強度を得ることが可能なのである。≪6.実施形態の半導体装置の変形例≫図10は、実施形態の変形例となる半導体装置の要部断面図である。この図に示すように、第1基板としてのセンサ基板2には、層間絶縁膜351と拡散防止絶縁膜352とを用いた第1絶縁膜35’を設けても良い。この場合、例えば酸化シリコンや低誘電率材料を用いた層間絶縁膜351に、溝パターン35aが設けられ、この溝パターン35aの内壁を含む層間絶縁膜351上を覆う状態で、拡散防止絶縁膜352が設けられている。そして、溝パターン35a内に、拡散防止絶縁膜352を介して第1電極33が設けられている。これにより、第1電極33の周囲は拡散防止絶縁膜352で囲まれ、第1電極33と拡散防止絶縁膜352とで貼合せ面41が構成された状態となっている。また第2基板としての回路基板7にも、同様にして層間絶縁膜691と拡散防止絶縁膜692とを用いた第2絶縁膜69’を設けても良い。これにより、第2電極67の周囲は拡散防止絶縁膜692で囲まれ、第2電極67と拡散防止絶縁膜692とで貼合せ面71が構成された状態となっている。このような構成の半導体装置1’であっても、センサ基板2の貼合せ面41と、回路基板7の貼合せ面71とを、拡散防止絶縁膜352,692と電極33,67のみで構成して接合強度を確保することが可能である。しかも、電極33,67を構成する材料の層間絶縁膜351,691への拡散を防止することができる。この結果、2枚の基板2-7の貼り合わせによって第1電極33-第2電極67間の接合がなされた三次元構造の半導体装置1’において、電極材料の拡散を防止しつつも貼り合わせ強度が確保され、信頼性の向上を図ることが可能になる。また以上のような構成の半導体装置1’の製造において、第1基板であるセンサ基板2を作製する場合、拡散防止絶縁膜352をストッパにして第1電極33を構成する膜をCMPによって研磨すれば良い。このため、拡散防止絶縁膜352が露出した時点を研磨の終点として正確に検出することができ、ディッシングを発生させることなくCMPを終了させて平坦な研磨面を貼合せ面41として得ることが可能になる。また第2基板である回路基板7を作製する場合も同様に、拡散防止絶縁膜692をストッパにして第2電極67を構成する膜をCMPによって研磨すれば良い。このため、同様に平坦な研磨面を貼合せ面71として得ることが可能になる。この結果、先の実施形態の製造方法と同様に、貼合せ面41-貼合せ面71の全面間で接合がなされた貼り合わせが行われ、センサ基板2と回路基板7との貼り合わせ強度を保つことが可能になる。しかも、回路基板7側の第2電極67に対する拡散防止材料によってセンサ基板2側の拡散防止絶縁膜352を構成し、センサ基板2側の第1電極33に対する拡散防止材料によって回路基板7側の拡散防止絶縁膜692を構成しても良い。これにより、センサ基板2と回路基板7との間での電極材料の拡散をも防止できる。加えて、センサ基板2側の貼合せ面41が第1電極33と拡散防止絶縁膜352のみで構成され、回路基板7側の貼合せ面71が第2電極67と拡散防止絶縁膜692のみで構成されている。このため、貼合せ面の構成が単純化され、これによっても接合強度を保つことが可能になる。≪7.実施形態の半導体装置を用いた電子機器の一例≫上述の実施形態で説明した本技術に係る半導体装置固体撮像装置は、例えばデジタルカメラやビデオカメラ等のカメラシステム、さらには撮像機能を有する携帯電話、あるいは撮像機能を備えた他の機器などの電子機器に適用することができる。図11は、本技術に係る電子機器の一例として、固体撮像装置を用いたカメラの構成図を示す。本実施形態例に係るカメラは、静止画像又は動画撮影可能なビデオカメラを例としたものである。このカメラ90は、固体撮像装置91と、固体撮像装置91の受光センサ部に入射光を導く光学系93と、シャッタ装置94と、固体撮像装置91を駆動する駆動回路95と、固体撮像装置91の出力信号を処理する信号処理回路96とを有する。固体撮像装置91は、上述した実施形態および変形例で説明した構成の半導体装置1,1’が適用される。光学系光学レンズ93は、被写体からの像光入射光を固体撮像装置91の撮像面上に結像させる。これにより、固体撮像装置91内に、一定期間信号電荷が蓄積される。このような光学系93は、複数の光学レンズから構成された光学レンズ系としても良い。シャッタ装置94は、固体撮像装置91への光照射期間及び遮光期間を制御する。駆動回路95は、固体撮像装置91及びシャッタ装置94に駆動信号を供給し、供給した駆動信号タイミング信号により、固体撮像装置91の信号処理回路96への信号出力動作の制御、およびシャッタ装置94のシャッタ動作を制御する。すなわち、駆動回路95は、駆動信号タイミング信号の供給により、固体撮像装置91から信号処理回路96への信号転送動作を行う。信号処理回路96は、固体撮像装置91から転送された信号に対して、各種の信号処理を行う。信号処理が行われた映像信号は、メモリなどの記憶媒体に記憶され、或いは、モニタに出力される。以上説明した本実施形態に係る電子機器によれば、センサ基板と回路基板とを積層させた信頼性の高い3次元構造の半導体装置1を固体撮像装置として用いたことにより、撮像機能を有する電子機器の小型化および信頼性の向上を図ることが可能になる。尚、本技術は以下のような構成も取ることができる。1第1電極、および当該第1電極の拡散防止材料で構成され当該第1電極の周囲を覆う第1絶縁膜を含むと共に、当該第1電極と当該第1絶縁膜とで貼合せ面が構成された第1基板と、前記第1基板に貼り合わせて設けられ、前記第1電極に接合された第2電極、および当該第2電極の拡散防止材料で構成され当該第2電極の周囲を覆う第2絶縁膜を含むと共に、当該第2電極と当該第2絶縁膜とで前記第1基板に対する貼合せ面が構成された第2基板とを備えた半導体装置。2前記第1電極と前記第2電極とは、それぞれが単一の材料層で構成されている1記載の半導体装置。3前記第1基板の貼合せ面と前記第2基板の貼合せ面は、それぞれが平坦化された面として構成されている1または2記載の半導体装置。4前記第1電極は、前記第1絶縁膜に形成された溝パターン内に埋め込まれ、前記第2電極は、前記第2絶縁膜に形成された溝パターン内に埋め込まれている1~3の何れかに記載の半導体装置。5前記第1基板の貼合せ面は、前記第1電極および前記第1絶縁膜のみで構成され、前記第2基板の貼合せ面は、前記第2電極および前記第2絶縁膜のみで構成されている1~4の何れかに記載の半導体装置。6前記第1絶縁膜は、前記第1電極と共に前記第2電極を構成する材料に対する拡散防止材料で構成され、前記第2絶縁膜は、前記第2電極と共に前記第1電極を構成する材料に対する拡散防止材料で構成される1~5の何れかに記載の半導体装置。7前記第1電極と前記第2電極とは同一材料で構成されている1~6の何れかに記載の半導体装置。8前記第1絶縁膜と前記第2絶縁膜とは同一材料で構成されている1~7の何れかに記載の半導体装置。9電極材料に対する拡散防止材料で構成された絶縁膜を基板上に成膜し、当該絶縁膜に溝パターンを形成することと、前記絶縁膜に形成された溝パターンを埋め込む状態で前記電極材料によって構成された電極膜を当該絶縁膜上に成膜することと、前記絶縁膜が露出するまで前記電極膜を研磨し、前記溝パターン内に当該電極膜が埋め込まれた電極をパターン形成することと、前記電極が形成された2枚の前記基板を、当該電極同士を接合させる状態で貼り合わせることとを行う半導体装置の製造方法。10前記電極をパターン形成する際には、前記絶縁膜をストッパにした化学的機械研磨を行う9記載の半導体装置の製造方法。11前記電極をパターン形成する際には、前記電極膜の研磨によって前記絶縁膜が周囲に露出した当該電極膜部分から順に、研磨が自動的に停止するような化学的機械研磨を行う9または10記載の半導体装置の製造方法。"