素子の外周端部に、第1導電型の耐圧維持層および有限長さの前記第1導電型とは異なる第2導電型の領域からなる接合終端構造を備えたSiC半導体素子であって、前記接合終端構造の一部において、第1の方向である層方向に対して、前記接合終端領域の内側端であって前記素子の外周端から前記接合終端領域の外側端に向かって、前記第1導電型領域の不純物濃度が空間的に変調され、不純物濃度が徐々に減少する傾向を持って形成された接合終端構造を有することを特徴とするSiC半導体素子。前記接合終端構造において、前記第1の方向と交差する第2の方向である深さ方向に前記第2導電型の不純物濃度分布が同じである領域が、層方向に対して複数に分割されており、かつ、その分割された領域の幅が前記接合終端領域の外側に向かって狭くなる傾向を持って形成されていることを特徴とする請求項1に記載のSiC半導体素子。前記接合終端構造において、前記第1の方向と交差する第2の方向である深さ方向に前記第2導電型の不純物濃度分布が同じである領域が、層方向に対して複数に分割されており、かつ、その分割された領域の間隔が前記接合終端領域の外側に向かって広がる傾向を持って形成されていることを特徴とする請求項1に記載のSiC半導体素子。前記の接合終端構造において、層方向に分割された領域の幅をLWjjは自然数で接合終端領域の内側から番号を付す、領域の間隔をLSjとするとき、LWj1A×LWjここでAは01~09の範囲の実数であり、05~08が望ましいなる関係が成り立つように平均的な不純物濃度が空間変調されていることを特徴とする請求項2又は3に記載のSiC半導体素子。請求項1から4までのいずれか1項に記載のSiC半導体素子の製造方法であって、前記第2導電型の不純物を一括して添加する工程を有することを特徴とするSiC半導体素子の製造方法。上記特許文献1では、メサ構造における耐圧を高めるために、複数の離間した環状のp型ターミネーション231d~231gによって電界緩和層231を形成している。しかしながら、特許文献1には、これらのp型ターミネーション231d~231gにおける不純物濃度は互いに同一であっても異なっていてもよい。p型ターミネーション231d~231gは、同図のように内側のp型ターミネーション231dの径方向の幅を長くするなど、互いに異なる幅としてもよい。また、同図では環状のp型ターミネーションの数を4つとしているが、さらにその数を多くしてもよいと記載されているものの、メサ構造における耐圧を高めるために電解緩和層を設けるものであり、p型ターミネーション231d~231gにおける、イオン注入や不純物拡散工程における不純物濃度のばらつきに関する考慮はなされていない。しかしながら、SiCでは、イオン注入後の活性化のアニールを行った場合に、Siなどと異なり、活性化アニールやイオン注入のわずかな条件のばらつきにより活性化率が大きく変化し、注入層であるp型ターミネーション231d~231gの不純物濃度が大きくばらつき、逆方向耐圧が意図したものと異なる低い値になってしまうことがしばしば生じるという問題点があった。また、表面保護に用いる絶縁膜とSiCの界面に比較的高密度の電荷が存在するため、これが電荷のバランスを崩して設計どおりの逆方向耐圧が得られないことも多い。本発明は、上記の問題点を解決し、例えば、SiC半導体構造において、不純物添加工程におけるプロセス条件のばらつきがあっても、逆方向耐圧に大きな影響を与えない新たなターミネーション構造接合終端構造を提供することを目的とする。また、このような技術に基づいて、安定した逆方向耐圧を有するSiC半導体製造技術を提供することを目的とする。本発明の一観点によれば、素子の外周端部に、第1導電型例えばn型の耐圧維持層および有限長さの前記第1導電型とは異なる第2導電型例えばp型の領域からなる接合終端構造を備えたSiC半導体素子であって、前記接合終端構造の一部において、第1の方向である層方向に対して均一ではなく、前記接合終端領域の内側端であって前記素子の外周端から前記接合終端領域の外側端に向かって、前記第1導電型例えばp型領域の不純物濃度が空間的に変調され、巨視的に見た平均的な不純物濃度が徐々に減少する傾向を持って形成された接合終端構造を有することを特徴とするSiC半導体素子が提供される。上記のSiC半導体素子によれば、前記第1導電型領域の不純物濃度が空間的に変調され、巨視的に見た平均的な不純物濃度が徐々に減少する傾向を持って形成された接合終端構造を有しているため、均一な不純物濃度の接合終端構造の場合に比べて、表面及びバルクの電界集中が抑制される。従って、不純物濃度のバラツキに依存する半導体素子の逆方向耐圧の低下を抑制することができる。前記接合終端構造において、前記第1の方向と交差する第2の方向である深さ方向に前記第2導電型の不純物濃度分布が同じである領域が、層方向に対して複数に分割されており、かつ、その分割された領域の幅が前記接合終端領域の外側に向かって狭くなる傾向を持って形成されているようにすることが好ましい。深さ方向に前記第2導電型の不純物濃度分布が同じである領域が、層方向に対して複数に分割され、その分割された領域の幅が前記接合終端領域の外側に向かって狭くなる傾向を持って形成されているため、簡単な構造で、巨視的に見た平均的な不純物濃度が徐々に減少する傾向を持って形成された接合終端構造を実現することができる。また、前記接合終端構造において、前記第1の方向と交差する第2の方向である深さ方向に前記第2導電型の不純物濃度分布が同じである領域が、層方向に対して複数に分割されており、かつ、分割された領域の間隔が前記接合終端領域の外側に向かって広がる傾向を持って形成されていても良い。この構造においても、簡単な構造で、巨視的に見た平均的な不純物濃度が徐々に減少する傾向を持って形成された接合終端構造を実現することができる。また、前記の接合終端構造において、層方向に分割された領域の幅をLWjjは自然数で接合終端領域の内側から番号を付す、領域の間隔をLSjとするとき、LWj1A×LWjここでAは01~09の範囲の実数であり、05~08が望ましいなる関係が成り立つように平均的な不純物濃度が空間変調されていることが好ましい。当該関係をもつことで、より効果的に電界集中を抑制することができる。また、本発明は、上記いずれか1に記載のSiC半導体素子の製造方法であって、前記第2導電型の不純物を一括して添加する工程を有することを特徴とするSiC半導体素子の製造方法である。これにより、前記第2導電型の不純物を添加するために所要工程を少なくすることができる。本発明によれば、SiC半導体素子において、不純物添加工程や表面保護膜の形成におけるプロセス条件のばらつきがあっても、逆方向耐圧に大きな影響を与えない新たなターミネーション構造接合終端構造が得られる。また、このような技術に基づいて、安定した逆方向耐圧を有するSiC半導体素子製造技術を提供することができる。以下に本発明の実施の形態による半導体技術について、高耐圧のSiC-pn接合を用いた高電力素子以下、高耐圧SiC半導体素子と称する。を例にして説明する。以下のおいては、p型第1導電型、n型第2導電型を区別して説明するが、pとnとが逆の構造であっても同様である。また、以下では、メサ型構造を例にしているが、プレーナ構造であっても良い。図1は、高耐圧半導体素子の基本構造の一例を示す構造断面図である。図1aは、RESURF表面電界緩和領域を備えた高耐圧SiC半導体素子の一例を示す構造断面図である。図1aに示すように、JTERESURF領域を備えた高耐圧SiC半導体素子は、4H-SiCのn型基板1と、その一面側図では上面側に形成されたn--SiC層第1導電型の耐圧維持層、例えば、一例として、厚さ120μm、n型不純物濃度1.0×1014cm-33と、その上にメサ形成技術により島状に形成されたp-SiC層5と、その上に形成されたアノード電極7と、n型基板1の他の一面図では下面に形成されたカソード電極11と、からなるダイオード素子を有している。さらに、このダイオード素子の外周端部、すなわち、メサ形状のp-SiC層5の端部から延びて、n―-SiC層3の表面領域に端部から有限の長さまでp-SiC第2導電型からなる第1のJTE接合終端領域12が形成されている。p-SiC層5のp型不純物濃度は、例えば、1020cm-3程度である。第1のJTE領域12のp型不純物濃度は、例えば1016~1017cm-3程度である。n--SiC層3上は、SiO2などの絶縁膜で覆われており、その上には、アノード電極7を開口するポリイミド15が形成されている。図1bに示す半導体素子では、図1aの構造に加えて、第1のJTE接合終端領域12b内に、不純物濃度がより高い第2のJTE接合終端:第3導電領域領域12aが形成された2ゾーンJTE構造となっている。第2のJTE接合終端領域12aのp型不純物濃度は、例えば1017cm-3程度である。尚、不純物濃度等のパラメータはあくまで例示であり、実施できる範囲内において、任意に選択可能である。図2は、上記図1に示す構造における、内側のJTE構造のドーズ量と、高耐圧SiC半導体素子の逆方向耐圧Vとの関係を示す図である。図2からもわかるように、1ゾーンJTE構造の高耐圧SiC半導体素子に比べて、2ゾーンJTE構造の高耐圧SiC半導体素子では、耐圧自体が少し高くなるとともに、広いドーズ量の範囲で高い逆方向耐圧を示すことがわかる。このように、JTE構造を2つ形成することで、逆方向耐圧のドーズ量依存性が少なくなるが、不純物濃度の異なる2つのJTEを作成するために、コストが高くなり、工程も複雑になる。図3は、本実施の形態による高耐圧SiC半導体素子の一構成例を示す構造断面図であり、図3aは、図1aに対応する図であり、図3bは、図3aの要部の構成を示す図である。それぞれの層のパラメータ厚さ、ドーズ量等は、基本的に図1のものと同様である。尚、図1aのJTE12は、図3a以下では、1ゾーンJTE13SMR空間変調構造21の接続終端に相当する。図3aに示す構造は、図1aに示す構造に加えて、n--SiC層3耐圧維持層内に形成され、アノード7から離れる方向側のJTE13の端部に近接し、p-SiC層5の端部から遠ざかる方向に向けてp型不純物の実効的な不純物濃度が減少する傾向をもって形成された空間変調構造21を有している。JTE13と空間変調構造21とにより、接合終端構造が形成されている。図3bに示すように、空間変調構造21の例として、JTE13のp型不純物濃度と同じ不純物濃度を有する、層方向に向かって複数図では3つに分割された、p型不純物領域21a、21b、21cが設けられている。より詳細には、JTE13の深さ方向のp型不純物濃度分布と、p型不純物領域21a、21b、21cの深さ方向のp型不純物濃度分布が同じである。この空間変調構造21において、領域間の距離Lsと領域の幅Lwとを、変化させることにより、空間変調構造における実効的な不純物濃度が、p-SiC層5の端部から層方向に離れるに従って低くなるような傾斜を形成することができる。従って、JTE13と空間変調構造21とによる接合終端構造の端部における電界集中を抑制することができる。図3aにおいて、図1aと同様に、メサエッジからp型不純物領域21cのエッジ接合終端構造のエッジまでのトータルの距離は600μmである。図3aでは、JTE13空間変調構造21の接合終端構造のトータルの距離が、図1aのJTE12の距離に相当する。図4は、図3に示す構造と、それを上側から見た図とを対応させて示した図である。図4に示すように、第1から第3までのp型不純物領域21a、21b、21cは、高耐圧SiC半導体素子のp-SiC層5の外周端部から放射状に離れていく位置に、全体として同心の矩形の形状である帯状領域リングとして形成されている。従って、p-SiC層5から放射状に離れる同心の矩形例えば正方形の領域のいずれの位置においても、pn接合への高電圧印加時の電界集中を抑制することができる。図5A、図5Bは、本実施の形態による空間変調構造を有する接合終端構造の例を示す図である。図5Aaは、基本構造でありJTE13の端部から層方向に離れていく順番に、第1から第3までのp型不純物領域21a、21b、21cが形成されており、JTE13の外周端部と第1のp型不純物領域21aの対向側の内周端部との間隔Ls1が10μm、第1のp型不純物領域21aの幅Lw1が10μm、第1のp型不純物領域21aの外周端部と第2のp型不純物領域21bの対向側の内周端部との間の距離Ls2も10μm、第2のp型不純物領域21bの幅Lw2も10μm、第2のp型不純物領域21bの外周端部と第3のp型不純物領域21cの対向側の内周端部との間の距離Ls3も10μm、第3のp型不純物領域21cの幅Lw3も10μmである。この構造を、1ゾーンJTE3Rリングと称する。p型不純物領域21a~21cまでの深さは、JTE構造の深さと同じとするが、これに限定されるものではない。図5Abでは、例えば、Ls1/Lw1-Ls2/Lw2-Ls3/Lw3が、5/10-10/10-15/10である。すなわち、JTE13の端部から離れる方向に、順にp型不純物領域間の間隔Lsが長くなっている。もちろん、間隔Lsは傾向として実効的にp型不純物領域の幅が広くなる方向に形成されていれば良く、上記の数値に限定されるものではない。逆に、p型不純物領域間の間隔Lsを固定して、p型不純物領域の幅Lwが外側に行くほど小さくなるように形成されていてもよい。この構造を、1ゾーンJTE3SMR空間変調リングと称する。図5Acでは、図5Abと空間変調リングの構造は同様であるが、図3bに示した2ゾーンJTE構造の外側のJTE13bに対して、空間変調構造21が設けられている。この構造を、2ゾーンJTE3SMR空間変調リングと称する。図5Adでは、図5Acの2ゾーンJTE3SMR空間変調リングの第1のJTE13aに対して、同様の空間変調構造23が形成されている。この構造を、2ゾーンJTE2×3SMR空間変調リングと称する。基本的には、図5Aaから図5Adに向けて、空間変調の効果が大きくなり、逆方向耐圧の不純物濃度依存性が小さくなる傾向になる。図5Beに示す構造は、空間変調2ゾーンJTEの構造例であって、図5Adに示す構造のうち、外側のJTE13bの外側にSMR空間変調リングを設けない構造である。このように、内側のJTE13a外であって外側のJTE13b内には3つの空間変調リング23を設け、最外周にリングを設けないようにすることも可能である。図5Bfに示す構造は、空間変調2ゾーンJTEの構造例であって、図5Adに示す構造のうち、内側のJTE13a外であって外側のJTE13b内には4つの空間変調リング23を設け、外側のJTE13bの外側最外周にSMR空間変調リングを設けない構造である。図5Aa~dまでに示した構造では、最外周のリング状の部分の電位が浮いているfloatingため、高速スイッチング時に電位が変動し、電界集中の緩和効果が十分でない可能性がある。これに比べて、図5Be、fに示した構造では、最外周のリング状の部分を設けないことで電位の浮いている部分をなくすことができ、電界集中の緩和効果を十分に得られるという利点がある。上記の構造は例示であり、Ls、Lwの寸法、空間変調された島状環状のp型不純物領域の数図では3ケなどは任意である。層方向に分割されたp型不純物領域21a、21b、21c、...の幅をLWjjは自然数で接合終端領域の内側から番号を付す、p型不純物領域21a、21b、21c、...の間隔をLSjとするとき、LWj1A×LWjここでAは0.1~0.9の範囲の実数であり、0.5~0.8が望ましいなる関係が成り立つように平均的な不純物濃度が空間変調されているのが好ましい。図6は、1ゾーンJTE、1ゾーンJTE1Rリング、1ゾーンJTE3Rリング:Ls/Lw=10/10μm、1ゾーンJTE5Rリング:Ls/Lw=10/10μm、2ゾーンJTE3:2、1ゾーンJTE5SMR空間変調リング:Ls/Lw=6/14-8/12-10/10-12/8-14/6の場合の、逆方向耐圧のp型不純物のドーズ依存性を示す図である。この図から、後者の構造になるに従って、逆方向耐圧のp型不純物のドーズ依存性が少ない領域が広がることがわかる。特に、1ゾーンJTEであるにもかかわらず、1ゾーンJTE5SMR空間変調リングの場合には、2ゾーンJTEの場合よりも、逆方向耐圧のp型不純物のドーズ依存性が少ない領域が広くなっており、1種類の不純物濃度で接合終端を形成する場合でも、2種類の不純物濃度で接合終端を形成する場合よりも、性能が向上していることが注目される。また、1ゾーンJTE5Rリングに比べて、1ゾーンJTE5SMR空間変調リングの場合には逆方向耐圧のp型不純物のドーズ依存性が少ない領域が増加している。すなわち、簡単な構造少ない工程でも、空間変調構造を設けることで、逆方向耐圧のp型不純物のドーズ依存性が少ない領域を広げることができることがわかる。以下に、本実施の形態による高耐圧SiC半導体素子の製造工程について説明する。図7から図10までは、図5Acの2ゾーンJTE3SMR空間変調リングからなる空間変調構造の場合を例にしてその製造工程の一例を示す図である。まず、傾斜メサ構造の作成工程を説明する。図7aに示すように、まず、4H-SiCのn型基板1上に、n--SiC層3をエピタキシャル成長する。次いで、n--SiC層3に、エピタキシャル成長法によりp高濃度層5を形成する。p高濃度層5を、Alのイオン注入法により形成しても良い。次いで、図7bに示すように、n--SiC層3上に厚さ2μmのSiO2からなる膜P1を例えばプラズマエンハンスドPECVD法により堆積し、フォトレジストマスクM1を、フォトリソグラフィー技術を用いてパターニングする。図7cに示すように、例えば、BHFHFのバッファ液を用いた等方性ウェットエッチング法により、レジストM1をマスクとして、SiO2からなる膜P1をエッチングすることにより、側面がテーパ状になった傾斜SiO2マスクM2を形成する。次いで、図7dに示すように、傾斜SiO2マスクM2を利用して、CF4、CHF3、Cl2などの反応性ガスを用いたリアクティブイオンエッチングRIE法により、p高濃度層コンタクト層5及びn--SiC層3をその厚さ方向に一部除去し、傾斜SiO2マスクM2をSiCに転写して傾斜型のメサ構造を形成する5a。残った傾斜SiO2マスクM2を、HFフッ化水素酸により除去する。次いで、JTE領域の作成工程について図8を参照しながら説明する。図8aに示すように、図7dの構造上にPECVD法により、SiO2からなる膜P2を2μm堆積し、フォトリソグラフィー技術を用いてレジストマスクM3を形成する。このレジストマスクM3は、メサ構造からある距離だけ離れた領域までを開口するマスクである。図8bに示すように、BHFHFのバッファ液を用いた等方性ウェットエッチング法により、SiO2からなる膜P2を加工し、レジストマスクM3の形状を引き継いだSiO2からなるJTE領域を形成するために開口されたマスクM4を形成する。次いで、図8cに示すように、例えばAlのイオン注入により、領域13にp型不純物を添加してJTE領域を形成する。不純物添加工程は、イオン注入法に限定されるものではなく、不純物拡散法など周知の方法で行うことができる以下同様である。次いで、フォトレジストによりパターニングを行い、JTE領域13の外側に形成されたSiO2からなるマスクM4を加工して、3つのp型電導領域を形成するための開口を形成するとともに、JTE領域13及びそれよりも内側の領域を保護するレジストマスクM5を形成する。図8eに示すように、レジストマスクM5を利用して、p型電導領域からなる空間変調構造を形成するためのSiO2からなる複数のp型電導領域を形成するための開口が形成されたマスクM6を形成する。この開口は、JTE領域13の外側領域も開口することで、JTE領域13から第1のJTE領域13aと第2のJTE領域13bとを形成するための開口を兼ねる。図8fに示すように、例えばAlのイオン注入により、マスクM6の開口領域にp型不純物を添加ことで、p型電導領域と第2のJTE領域13bとにp型不純物を添加することができる。ここで、不純物の添加量ドープ量は、第1のJTE領域13aと第2のJTE領域13bとで、例えば、2:1となるように添加している。図8gにおいて、HFにより、マスクM6を除去する。図9は、図8に続く工程を示す図である。まず、図9aに示すように、フォトレジストM7を全面に塗布する。次いで、図9bに示すように、RTARapidThermalAnnealing法を用いて、Ar雰囲気中で、750°C、15分間の熱処理を行うことで、カーボンキャップM71を作製する。図9cに示すように、誘導加熱方式により、1700°C、20分の活性化アニールにより、p型不純物の活性化を行う。次いで、1150°C、3時間の犠牲酸化によりカーボンキャップM71を除去する。次いで、例えば、1300°C、5時間のN2O酸窒化により厚さ34nmのパッシベーション膜を形成する。次いで、図10aに示すように、フォトレジストを塗布し、メサ領域5aを開口するパターニングを行うことでレジストマスクM8を形成する。次いで、レジストマスクM8を用いて、開口領域のパッシベーション膜SiO2を、BHFにより除去する。図10bに示すように、Ti/Al/Ni20nm/100nm/50nmを蒸着し、レジストマスクM8を利用してリフトオフ法により、メサ領域5a上に接触するアノード電極7aを形成する。次いで、図10cに示すように、基板1の裏面側にNiを100nm蒸着した後、RTA法により、Ar雰囲気中で、1000°C、2分間の熱処理を行うことにより、基板1の裏面と接触するカソード電極11を形成することができる。図10dに示すように、表面側の全面にAl層25を蒸着し、次いで、フォトレジストを全面に塗布し、Ti/Al/Ni電極7a上のAl膜25を残すためのパターニングを行うことでフォトレジストマスクM9を形成する。次いで、図10eに示すように、フォトレジストマスクM9を利用して、リン酸エッチャントH3PO4:CH3COOH:HNO3=12.5:1:0.15を用い、60°CでAl層25をエッチングした後、フォトレジストマスクM9を除去することで、Ti/Al/Ni電極7上にAl電極25aが積層されたアノード電極7が形成される。図10fに示すように、絶縁性を高めるために基板表面にポリイミド膜M10を塗布し、フォトリソグラフィーによりアノード電極7上に開口を設ける。次いで、RTA法により、N2雰囲気中で、140°Cまでの昇温と、140°C、30分の保温と、350°Cまでの昇温と、350°C、60分の保温と冷却工程とを含む熱処理を行う。これにより、ポリイミド膜M10を硬化させ、SiCからなるPiNダイオードが完成する。以上の工程により作製された構造が、図5Acの2ゾーンJTE3SMR空間変調構造のp型電導領域からなる空間変調構造を備えたSiC-PiNダイオードである。尚、図5Abの空間変調構造を有するSiC-PiNダイオードを製造する場合には、図8aから、JTE領域と空間変調領域とを開口して1回の不純物添加工程を行えば良い。また、図5Adの空間変調構造を有するSiC-PiNダイオードを製造する場合には、図8bの工程で、第1のJTE領域13aを形成する際に、マスクM4に空間変調領域形成用の開口を形成していくなどの工程を実施すれば良い。図11カラー図面は、1ゾーンJTE構造図11a、図1aの構造と2ゾーンJTE3SMR図11b:図5Acの空間変調構造とにおける電界分布例を示す図である。図12は、図11aと図11bにおける表面電界の位置:メサ端からJTEエッジまでの長さが600μm依存性を示す図である。上記のように、例えば、n--SiC層電圧ブロック層3のドーピング量は1.0×1014cm-2、厚さは、120μmである。また、電極間に印加した逆方向電圧は、11kVであり、JTE13のドーズ量は、8.5×1012cm-2である。図11aの1ゾーンJTE構造に対して、図11bでは、図5Acに示すように、1ゾーンJTE3SMR空間変調リングによる空間変調構造の場合の電界分布を示している。また、図12a、図12bは、図11a、図11bに対応する図であり、表面電界の距離依存性を示す図である。図11a及び図12aに示すように、1ゾーンJTE構造においては、JTE13のエッジ近傍において、高い表面電界が観測され、電界集中が生じていることがわかる。これに対して、図11b及び図12bに示すように、1ゾーンJTE構造3SMR空間変調リングによる空間変調構造においては、JTE13のエッジに近傍における距離600μm表面電界集中が抑制され、距離500~600μmの範囲における表面電界が複数のピークに分散されていることがわかる。最大の表面電界も、2.4MV/cmから1.8MV/cmに低減している。このように、空間変調構造を設けることで、JTEエッジにおける表面電界の集中が抑制されていることが明らかになっている。以上に説明したように、本実施の形態による半導体技術によれば、JTE領域と空間変調構造とを備えた接合終端を簡単な工程で形成できる。さらに、高耐圧SiC半導体素子の高耐圧化を図るとともに、JTE領域形成時の不純物添加工程における不純物濃度活性化率を含むや絶縁膜SiC界面の固定電荷のバラツキに対する逆方向耐圧の変動を大幅に抑制することができる。従って、製造工程上のマージンを大幅に向上させることができるという大きな利点がある。次に、本発明の第2の実施の形態による高耐圧SiC半導体素子について説明する。図13は、n回のイオン注入により、2n-1の空間変調構造を形成する工程を示す図である。n=1の場合の例は、図5Abのような構造になる。ここでは、n=2の場合における例を示す3ゾーンJTE3×5SMR空間変調構造の例である。図13aに示す構造では、図7dのようなメサ構造図示せずが図13aの左側に設けられており、そこから、図13aの右側に向けて接合終端構造を形成する。この際、まず、第3のJTEと第3の空間変調構造とが形成される予定領域とを覆うとともに、第2の空間変調領域におけるp型導電領域の形成予定領域を覆うマスクM11を形成する。このマスクM11を利用してp型不純物の添加を行う。次いで、図13bに示すように、第1から第3までの空間変調構造を形成するための、第1から第3までのp型導電領域の形成予定領域を開口するマスクM12を形成する。尚、第1~第3までの空間変調構造のp型不純物領域間の間隔とp型不純物領域の幅とは、例えば、6/14-8/12-10/10-12/8-14/6μmである。次いで、2回目の不純物添加を行う。尚、第1回目の不純物添加量ドーズ量と第2回目の第2回目の不純物添加量ドーズ量との比は、2:1である。図13cは、このようにして形成された第1から第3までのJTE構造と空間変調構造における実効的なドーズ量の位置依存性を示す図である。図13cに示すように、トータルとしての接合終端構造におけるドーズ量は、メサ構造側から順番に、3JTE1:2JTE2:1JTE3であり、JTE1とJTE2との接合部のJTE1内に形成される第1の空間変調構造、JTE2とJTE3との接合部のJTE2内に形成される第2の空間変調構造、JTE3内に形成される第3の空間変調構造において、ドーズ量を傾斜させて次のJTEに繋がるように設計する。これにより、接合終端における大きなドーズ量の変化による表面及びバルクの電界集中を抑制することができる。また、不純物添加量活性化率を考慮したものの空間的なバラツキが存在しても、トータルとしての接合終端構造としては、ドーズ量が傾斜する形状への影響は少ないため、不純物添加量の逆方向耐圧依存性を小さくすることができ、不純物添加プロセスに余裕を持たせることができ、逆方向耐圧の変動を抑制することができる。図14は、図13の構造を含む4H-SiCPINダイオードであって、トータルのJTE幅が600μmの場合の、逆方向耐圧の最も内側のJTEへのドーズ量依存性を示す図である。図14では、1ゾーンJTEと、1ゾーンJTE1Rと、1ゾーンJTE3Rと、1ゾーンJTE5Rと、2ゾーンJTEドーズ量=3:2と、1ゾーンJTE5SMR空間変調構造と、3ゾーンJTE3×5SMR空間変調:この構造が図13bに示す構造である。と、における、依存性を示している。5SMRは、上記と同じように、6/14-8/12-10/10-12/8-14/6μmである。この場合の、実効ドーズ比は、0.7、0.6、0.5、0.4、0.3である。空間変調構造を有していない場合の、p型導電領域間のスペースとp型導電領域の幅との関係は、10/10μmである。図14に示すように、本実施の形態による3ゾーンJTE3×5SMR空間変調構造の場合は、2回の不純物導入工程が必要な点では、2ゾーンJTEの場合と同じであるが、大幅に広いドーズ範囲で逆方向耐圧の変動が抑制されており、この構造が極めて有効であることがわかる。このように、トータルのJTEの幅が600μmと同じ場合でも、3ゾーンJTE5SMR空間変調構造により、逆方向耐圧のドーズ量による変動が抑制されることがわかる。次に、本発明の第3の実施の形態による高耐圧SiC半導体素子について説明する。図15は、本実施の形態による高耐圧SiC半導体素子の一例を示す構造断面図である。図15に示すように、本実施の形態によるSiC半導体素子は、第1のp型電導領域21aと、第2のp型電導領域21bと、第3のp型電導領域21cと、において、p型電導領域の不純物濃度を一定として、かつ、間隔Lsも一定とするとともに、第1のp型電導領域21aと、第2のp型電導領域21bと、第3のp型電導領域21cのリング幅LwをJTE13から遠ざかる層方向に小さくなるようにしている。このような構造においても、JTE13から遠ざかる層方向にp型不純物濃度が小さくなる傾向を持つため、実効的にドーズ量の傾斜を形成することができる。図15によれば、1回のイオン注入で傾斜を形成できるため、工程が簡単になるという利点がある。次に、本発明の各実施の形態による高耐圧SiC半導体素子の応用例について説明する。上記各実施の形態では、pn接合型のダイオードを例にして説明したが、その他の半導体素子にも応用することが可能である。まず、第1応用例であるSiCパワーMOSFETからなる半導体素子について説明する。SiCパワーMOSFETからなる半導体素子は、10μm×10μm程度の領域に形成されたSiC-MOSFETを多数例えば1000×1000素子など接続している。このようなSiCパワー-MOSFETでは、最外縁のMOSFETに、上記のような空間変調構造を設けることで、逆方向耐圧のドーズ量依存性を抑制でき、素子の破壊等が生じにくくなる。このようなSiC-MOSFETの構造断面図を図16に示す。図16に示すSiC-MOSFETは、4H-SiCのn型基板1と、その一面側図では表面側に形成されたn--SiC層厚さ30μm、n型不純物濃度2.0×1015cm-33と、その上面側に形成されたソース及びゲート構造と、n型基板1の他の一面図では下面に形成されたドレイン電極11と、を有している。ソース及びゲート構造は、n-SiC層3の表面近傍の領域に形成されたp型電導領域61と、n--SiC層3の表面上に形成されたSiO2からなる絶縁膜75と、絶縁膜75上に形成されたゲート電極77と、p型電導領域61内に形成された高濃度のnpの接合構造6365に接して形成されたソース電極73と、を有している。ゲート電極77は、ソース-ドレイン間の電流を制御する電流制御構造として機能する。ここで、p型電導領域61の外側に、接続終端構造として、p型導電層からなるJTE67と、その外側に形成される、例えば図5A、図5Bのいずれかに示すSMR空間変調構造71この場合には、71a、71b、71cの3つのp型導電層であって、例えば、Ls1/Lw1-Ls2/Lw2-Ls3/Lw3が、5/10-10/10-15/10の空間変調構造が形成されている。外縁のトランジスタの外側にこのようなSMR空間変調構造を設けることで、外縁のトランジスタの逆方向耐圧のドーズ量依存性を抑制することで、不純物濃度のバラツキに依存しにくい、安定した逆方向耐圧を有するパワートランジスタの特性を得ることができる。次に、第2応用例について説明する。図17は、SiCからなるショットキーダイオードの構成の一例を示す断面図である。図17に示すように、本応用例によるショットキーダイオードは、大面積の構造であり、4H-SiCのn型基板1と、その一面側図では表面側に形成されたn--SiC層例えば、厚さ30μm、n型不純物濃度2.0×1015cm-33と、その上面側に形成されたショットキー電極Ti/Ni81と、n型基板1の他の一面図では下面に形成されたオーム性の電極11と、を有している。ショットキー電極Ti/Ni81の両側のn-SiC層3には、p型導電領域が形成されてJTE領域83を形成している。ここで、JTE領域83の外側に、例えば図5A、図5Bのいずれかに示すSMR空間変調構造85この場合には、85a、85b、85cの3つのp型導電層であって、例えば、Ls1/Lw1-Ls2/Lw2-Ls3/Lw3が、5/10-10/10-15/10μmであるが設けられている。このようなSMR空間変調構造を設けることで、ショットキーダイオードの逆方向耐圧のドーズ量依存性を抑制し、安定したダイオードの特性を得ることができる。その他、アバランシェフォトダイオードなどに応用することができる。もちろん、SiCJFET、IGBT、バイポーラトランジスタなどにこのようなJTE空間変調構造を設けても良い。上記の実施の形態において、添付図面に図示されている構成等については、これらに限定されるものではなく、本発明の効果を発揮する範囲内で適宜変更することが可能である。その他、本発明の目的の範囲を逸脱しない限りにおいて適宜変更して実施することが可能である。例えば、上記実施の形態では、メサ型の構造を例にしたが、プレーナ構造の半導体素子であっても良い。また、上記の実施の形態では、SiCの半導体素子に適用した例を示したが、空間変調構造を設けることによる表面の電界集中の抑制に関しては、その他の高耐圧半導体素子等に応用することも可能である。