"定電圧化回路と負荷の間に設けられる出力保護回路であって、上記定電圧化回路の出力電圧が上記定電圧化回路の入力電圧から生成した基準電圧未満となった際に上記負荷への電力供給を切断する第1の切断手段と、上記第1の切断手段の切断により起動し、上記切断状態を少なくとも予め設定された時間維持する第2の切断手段とを具備したことを特徴とする出力保護回路。上記第2の切断手段は、上記第1の切断手段による切断状態を制御する基準電圧を上記第1の切断手段から少なくとも予め設定された時間切断することによって、上記切断状態を少なくとも予め設定された時間維持することを特徴とする請求項1記載の出力保護回路。上記第2の切断手段は、予め設定された時間経過後に上記第1の切断手段による切断状態を解除して自己復帰することを特徴とする請求項1または2記載の出力保護回路。上記第2の切断手段は、時定数回路により上記第1の切断手段による切断状態を解除して自己復帰することを特徴とする請求項3記載の出力保護回路。上記第2の切断手段はヒューズで構成することを特徴とする請求項1~3のいずれか記載の出力保護回路。当該出力保護回路の出力電圧が上記定電圧化回路の出力電圧より先に上記基準電圧未満となった際に、上記第2の切断手段は、自らが切断されることにより、上記第1の切断手段を切断することを特徴とする請求項1記載の出力保護回路。上記第1の切断手段は、上記定電圧化回路の入力電圧自体を基準電圧として用いることを特徴とする請求項1~6のいずれか記載の出力保護回路。定電圧化回路、負荷、及び上記定電圧化回路と負荷の間に設けられる出力保護回路を備えた電子機器であって、上記出力保護回路は、上記定電圧化回路の入力電圧から生成した基準電圧に対し、上記出力電圧が上記定電圧化回路の入力電圧から生成した基準電圧未満となった際に上記負荷への電力供給を切断する第1の切断手段、及び上記第1の切断手段での切断により起動し、上記切断状態を少なくとも予め設定された時間維持する第2の切断手段を有したことを特徴とする電子機器。上記特許文献に記載された技術もまた、入出力電圧や負荷電流などが固定値ではなく大きく変化するような電子機器の電源回路には対処することが難しいという不具合がある。本発明は上記のような実情に鑑みてなされたもので、その目的とするところは、入出力電圧や負荷電流などが変化しても柔軟性を持って対処し安定に動作させることが可能な出力保護回路及び電子機器を提供することにある。本発明の一態様は、定電圧化回路と負荷の間に設けられる出力保護回路であって、上記定電圧化回路の出力電圧が上記定電圧化回路の入力電圧から生成した基準電圧未満となった際に上記負荷への電力供給を切断する第1の切断手段と、上記第1の切断手段の切断により起動し、上記切断状態を少なくとも予め設定された時間維持する第2の切断手段とを具備したことを特徴とする。本発明によれば、入出力電圧や負荷電流などが変化しても柔軟性を持って対処し安定して動作させることが可能となる。第1の実施形態以下、本発明の第1の実施形態について図面を参照して説明する。図1は、上記図4の保護回路14Aに代えて本実施形態に係る保護回路14Cを配した構成例を示す。同図に示す保護回路14Cでは、DC/DCコンバータ13の出力電圧VsをpチャネルのFETスイッチSW2のソースに印加し、同ソースを抵抗R11の一端と接続する一方、同FETスイッチSW2のドレインでの電位を出力電圧Voutとして負荷15に供給する。さらに、DC/DCコンバータ13の入力電圧Vinを直接ダイオードD2のアノードに印加し、同ダイオードD2のカソードを上記抵抗R11の他端、上記FETスイッチSW2のゲート、及びヒューズF1の一端と接続する。そして、同ヒューズF1の他端を、一端を基準電位GNDに接続した抵抗R12の他端及びダイオードD3のアノードと接続し、同ダイオードD3のカソードを上記FETスイッチSW2のドレインに接続する。上記DC/DCコンバータ13に入力される基準電位Vinをこの保護回路14C内の第1のスイッチとして機能するFETスイッチSW2のゲートに印加し、スイッチングのオン/オフしきい値電圧として利用する。これにより、電圧発生源や比較器を使用しない、非常に回路規模を簡略化した回路構成としている。上記基準電位Vinは、具体的には上記ダイオードD2、ヒューズF1を介して、一端がGNDに接続される抵抗R12からなる直列回路の基準電圧点Aに印加される。この基準電圧点Aと第1のスイッチであるFETスイッチSW2のゲートとの間に、第2のスイッチとして上記ヒューズF1が挿入されており、ヒューズF1の点A側の一端をダイオードD3により負荷15への一方向の電流パスとする。そして、上記抵抗R11は、リークを防止する補助抵抗として機能する。上記のような回路構成にあって、以下その動作について説明する。まず、DC/DCコンバータ13が昇圧動作を開始してその出力電圧Vsが上昇すると、第1のスイッチであるFETスイッチSW2のソース電圧が上昇する。このFETスイッチSW2のゲート電位は基準電圧点Aの電位と同じであるので、この間の電位差が、FETスイッチSW2のオンしきい値電圧を上回るとFETスイッチSW2のソースとドレイン間が導通し、DC/DCコンバータ13の出力が負荷15と低抵抗で接続されることになる。基準電圧点Aでの電位は、正確にはダイオードD2の順方向降下電圧Vf分の若干の電圧降下を考慮する必要があるが、概略ではDC/DCコンバータ13での入力電圧Vinに等しい。したがって、第1のスイッチであるFETスイッチSW2が導通し、DC/DCコンバータ13の出力が負荷15に供給されるのは、DC/DCコンバータ13の出力電圧Vsが、入力電圧Vinを基準としてFETスイッチSW2のオンしきい値電圧分だけ高くなった状態である。次に、負荷15内で異常により過電流が発生し、その過剰な負荷電流がDC/DCコンバータ13の供給能力を超えることで、DC/DCコンバータ13の出力電圧Vsが低下した場合を考える。DC/DCコンバータ13の出力電圧Vsの低下に伴い、第1のスイッチであるFETスイッチSW2のソース電圧も低下する。FETスイッチSW2のゲート電位は基準電圧点Aの電位であり、入力電圧Vinと等しく変化しないため、結果としてFETスイッチSW2のソースとゲートの間の電位が低下する。この電位がFETスイッチSW2の導通状態を維持できるしきい値以下になると、FETスイッチSW2のソースとドレイン間はオフとなり、DC/DCコンバータ13の出力と負荷15の間が遮断される。その結果、FETスイッチSW2のドレイン端子は急速に電流供給能力を失うため、負荷15での過剰な電流によりさらに急激に電圧が低下する。この電圧低下が、入力電圧Vinの電圧値から、正確にはダイオードの順方向降下電圧Vfの2倍D1,D2分の若干の電圧降下を考慮する必要があるが、概略では入力電圧Vinより低下した時点で、入力電圧Vin、ダイオードD2、ヒューズF1、ダイオードD3、出力電圧Voutの経路で大きな電流が流れ、ヒューズF1が瞬時に溶断する。このヒューズF1の溶断により、FETスイッチSW2のゲート電位と基準電圧点Aの接続が遮断され、FETスイッチSW2のゲートとソースの間の電圧が抵抗R11の作用により小さく保持される。そのため、再びFETスイッチSW2が導通してDC/DCコンバータ13の出力電圧Vsが負荷15への出力電圧Voutとされることはない。以上詳述した如く本実施形態によれば、第1のスイッチであるFETスイッチSW2の導通能力が充分にあり、負荷15の異常による過電流の発生に伴って、DC/DCコンバータ13の昇圧能力の限界がFETスイッチSW2の導通能力の限界より先に訪れ、DC/DCコンバータ13の出力電圧Vsが出力電圧Voutより先に低下する場合でも、充分に負荷やDC/DCコンバータの保護が可能となる。第2のスイッチであるヒューズF1は、上記図4で示したヒューズFと比べ、動作電流に対して充分に小さな電流容量で構成できるため、周囲の回路素子を過剰に大電流に対応した特性としたものとする必要がない。また、第1のスイッチであるFETスイッチSW2の導通能力の限界がDC/DCコンバータ13の昇圧能力の限界より先に訪れサチュレーションが増加し、出力電圧VoutがDC/DCコンバータ13の出力電圧Vsより先に基準電圧である入力電圧Vinより低下した場合、ヒューズF1が溶断してオフとなることで、第1のスイッチであるFETスイッチSW2もオフとなり、順序は異なるが、結果として同様に保護動作が達成される。第2の実施形態以下、本発明の第2の実施形態について図面を参照して説明する。図2は、上記図5の保護回路14Bに代えて本実施形態に係る保護回路14Dを配した構成例を示す。同図に示す保護回路14Dでは、DC/DCコンバータ13の出力電圧Vsを、抵抗R11及び抵抗R13の各一端と、pチャネルのFETスイッチSW2のソースとに印加し、同FETスイッチSW2のドレインでの電位を出力電圧Voutとして負荷15に供給する。さらに、DC/DCコンバータ13の入力電圧Vinを直接ダイオードD2のアノードに印加し、同ダイオードD2のカソードをコンデンサC3の一端と、一端を基準電位GNDに接続した抵抗R12の他端及びnチャネルのFETスイッチSW3のソースと接続する。そして、上記コンデンサC3の他端を上記抵抗13の他端及びダイオードD4のカソードと接続し、同ダイオードD4のアノードを上記抵抗R11の他端、上記FETスイッチSW2のゲート、及び上記FETスイッチSW3のドレインと接続する。さらに、FETスイッチSW3のゲートを、抵抗R14を介して上記FETスイッチSW2のドレインと接続する。上記した回路構成は、上記図1で示した保護回路14CにおけるヒューズF1を、切断後の復旧修理を必要としないFETスイッチSW3に置換するべく構成したものであり、図1と同様の機能を有する部材には同一の符号を付している。しかして、抵抗R13とコンデンサC3の直列回路で構成する時定数回路と、その中間点Bから第1のスイッチであるFETスイッチSW2のゲートに接続されているダイオードD4で構成される回路は、FETスイッチSW2の最初の導通タイミングを制御するために設けた始動回路であり、その時定数は、DC/DCコンバータ13を構成するスイッチングレギュレータの昇圧動作による出力電圧Vsの上昇速度に対して充分に長く設定する。また、上記図1のダイオードD3に代えて設けた抵抗R14は、第2のスイッチとして機能するFETスイッチSW3のオン/オフを制御するために挿入している。上記のような回路構成にあって、以下その動作について説明する。まず、DC/DCコンバータ13が昇圧動作を開始してその出力電圧Vsが上昇すると、第1のスイッチであるFETスイッチSW2のソース電圧が上昇する。またコンデンサC3でも抵抗R13を介して充電を開始するが、上述した如く大きな時定数が設定されているために、中点Bでの電位は上記電圧Vsに比して立ち上がりが遅く、これら2点間で電位差が生じる。FETスイッチSW2のゲートを、抵抗R13とコンデンサC3の直列回路で構成する時定数回路の中点BとダイオードD4を介して接続しているため、上記電位差がFETスイッチSW2のオンしきい値電圧を上回るとFETスイッチSW2のソースとドレイン間が導通し、DC/DCコンバータ13の出力が負荷15と低抵抗で接続されることになる。その結果、負荷15への出力電圧Voutも上昇し、抵抗R14を介して第2のスイッチとして機能するFETスイッチSW3のゲートの電位も上昇する。FETスイッチSW3のソースと基準電圧点Aでの電位は、正確にはダイオードD2の順方向降下電圧Vf分の若干の電圧降下を考慮する必要があるが、概略ではDC/DCコンバータ13での入力電圧Vinに等しい。したがって出力電圧Voutが、入力電圧VinとFETスイッチSW3のオンしきい値電圧との加算値以上に上昇した時点で、第2のスイッチであるFETスイッチSW3のドレイン-ソース間が導通する。その結果、FETスイッチSW2のゲートでの電位がFETスイッチSW3を介して上記基準電圧点Aでの電位に引き下げられて固定される。その後にコンデンサC3での充電が進んで中点Bでの電位が上昇しても、ダイオードD4によりFETスイッチSW2のゲート電位には影響を及ぼさないため、FETスイッチSW2の導通状態が維持される。次に、負荷15内で異常により過電流が発生し、その過剰な負荷電流がDC/DCコンバータ13の供給能力を超えることで、DC/DCコンバータ13の出力電圧Vsが低下した場合を考える。DC/DCコンバータ13の出力電圧Vsの低下に伴い、第1のスイッチであるFETスイッチSW2のソース電圧も低下する。FETスイッチSW2のゲート電位は基準電圧点Aの電位であり、入力電圧Vinと等しく変化しないため、結果としてFETスイッチSW2のソースとゲートの間の電位が低下する。この電位がFETスイッチSW2の導通状態を維持できるしきい値以下になると、FETスイッチSW2のソースとドレイン間はオフとなり、DC/DCコンバータ13の出力と負荷15の間が遮断される。その結果、FETスイッチSW2のドレイン端子は急速に電流供給能力を失うため、負荷15での過剰な電流によりさらに急激に電圧が低下する。この電圧低下が抵抗R14を介して第2のスイッチであるFETスイッチSW3のゲート電位を下げ、FETスイッチSW3のオフしきい値まで低下した時点でFETスイッチSW3がオフとなり、FETスイッチSW2のゲートと基準電圧点Aとの間の接続が断たれる。このとき中点Bでの電位も若干低下するが、時定数により新たにFETスイッチSW2のゲート電位をオンしきい値まで下げるほどには低下しないため、FETスイッチSW2はオフ状態を維持する。したがって、ここでFETスイッチSW2が再度導通してDC/DCコンバータ13の出力電圧Vsが負荷15への出力電圧Voutとして接続されることはない。上記抵抗R13とコンデンサC3の直列回路で構成される時定数回路は、DC/DCコンバータ13の昇圧動作が停止され、その出力電圧Vsが入力電圧Vinと等しくなると次第に自然放電されて初期値に戻るので、次の動作開始に備えて自動復帰させることができる。以上詳述した如く本実施形態によれば、第1のスイッチであるFETスイッチSW2の導通能力が充分にあり、負荷15の異常による過電流の発生に伴って、DC/DCコンバータ13の昇圧能力の限界が先に訪れ、DC/DCコンバータ13の出力電圧Vsが出力電圧Voutより先に低下する場合でも、充分に負荷やDC/DCコンバータの保護が可能となる。また、第1のスイッチであるFETスイッチSW2の導通能力の限界がDC/DCコンバータ13の昇圧能力の限界より先に訪れてサチュレーションが増加し、出力電圧VoutがDC/DCコンバータ13の出力電圧Vsより先に基準電圧である入力電圧Vinより低下する事態も発生し得る。この場合、第2のスイッチであるFETスイッチSW3が先にオフすることで、続けて第1のスイッチであるFETスイッチSW2もオフとなり、順序は異なるが、結果として同様に保護動作が達成される。また上記実施形態では、第2のスイッチとして上記第1の実施形態では溶断するヒューズF1に代えてFETスイッチSW3を設けるものとしたので、第2のスイッチが機能上オフした後も正常な動作状態に戻った時点で自己復帰するため、回路のユーザがその都度部品交換等を行なう必要がなく、取扱いが容易となる。さらに上記実施形態では、例えば抵抗R13とコンデンサC3の直列回路で時定数回路を構成するものとしたので、不必要に頻繁な動作のオン/オフを繰返すことなく、また回復までの時間を容易に設定することが可能となる。加えて上記第1及び第2の実施形態ではいずれも、入力電圧事態をそのまま基準電圧として用いているため、回路構成を簡易化しながら、入力電圧の変動に柔軟性を持って対処し安定して動作させることが可能となる。上記各実施形態では、基準電圧として、入力電圧Vinとする例で説明したが、基準電圧は、入力電圧Vinに限定されるものではなく、入力電圧Vinから生成した電圧であっても保護回路として同様の動作が可能となる。なお本発明は上記各実施形態で用いた回路の構成や素子等を限定するものではなく、同様の機能を持って動作する他の素子等を用いた回路で置換することも可能である。例えば、上記第1の実施形態では、第2の切断手段として、通常のヒューズF1を用いる例で説明したが、第2の切断手段として、自己復帰可能なリセッタブルヒューズを用いるようにしてもよい。その他、本発明は上述した実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。また、上述した実施形態で実行される機能は可能な限り適宜組み合わせて実施しても良い。上述した実施形態には種々の段階が含まれており、開示される複数の構成要件による適宜の組み合せにより種々の発明が抽出され得る。例えば、実施形態に示される全構成要件からいくつかの構成要件が削除されても、効果が得られるのであれば、この構成要件が削除された構成が発明として抽出され得る。以下に、本願出願の当所の特許請求の範囲に記載された発明を付記する。請求項1記載の発明は、定電圧化回路と負荷の間に設けられる出力保護回路であって、上記定電圧化回路の出力電圧が上記定電圧化回路の入力電圧から生成した基準電圧未満となった際に上記負荷への電力供給を切断する第1の切断手段と、上記第1の切断手段の切断により起動し、上記切断状態を少なくとも予め設定された時間維持する第2の切断手段とを具備したことを特徴とする。請求項2記載の発明は、上記請求項1記載の発明において、上記第2の切断手段は、上記第1の切断手段による切断状態を制御する基準電圧を上記第1の切断手段から少なくとも予め設定された時間切断することによって、上記切断状態を少なくとも予め設定された時間維持することを特徴とする。請求項3記載の発明は、上記請求項1または2記載の発明において、上記第2の切断手段は、予め設定された時間経過後に上記第1の切断手段による切断状態を解除して自己復帰することを特徴とする。請求項4記載の発明は、上記請求項3記載の発明において、上記第2の切断手段は、時定数回路により上記第1の切断手段による切断状態を解除して自己復帰することを特徴とする。請求項5記載の発明は、上記請求項1~3のいずれか記載の発明において、上記第2の切断手段はヒューズで構成することを特徴とする。請求項6記載の発明は、上記請求項1記載の発明において、当該出力保護回路の出力電圧が上記定電圧化回路の出力電圧より先に上記基準電圧未満となった際に、上記第2の切断手段は、自らが切断されることにより、上記第1の切断手段を切断することを特徴とする。請求項7記載の発明は、請求項1~6のいずれか記載の発明において、上記第1の切断手段は、上記定電圧化回路の入力電圧自体を基準電圧として用いることを特徴とする。請求項8記載の発明は、定電圧化回路、負荷、及び上記定電圧化回路と負荷の間に設けられる出力保護回路を備えた電子機器であって、上記出力保護回路は、上記定電圧化回路の入力電圧から生成した基準電圧に対し、上記出力電圧が上記定電圧化回路の入力電圧から生成した基準電圧未満となった際に上記負荷への電力供給を切断する第1の切断手段、及び上記第1の切断手段での切断により起動し、上記切断状態を少なくとも予め設定された時間維持する第2の切断手段を有したことを特徴とする。"