"第1電極層と、第1電極層に対向して配置された第2電極層と、第1電極層と第2電極層との間に介在した誘電体層と、第2電極層の下地であって該第2電極層と誘電体層との間に介在した下地層とを備える積層構造体を製造する方法であって、a前記第2電極層の形成に用いる導電材料の融点より高い融点を有する導電材料から構成された基材上に、前記誘電体層となる成膜層を形成する工程と、b工程aの後、成膜層に対して熱処理を施すことにより、該成膜層から誘電体層を形成する工程と、c工程bの後、誘電体層上に前記第1電極層を形成する工程と、d工程bの後、基材を前記下地層として用いて、該下地層上に前記第2電極層を形成する工程とを有する、積層構造体の製造方法。工程dは、d1工程bの後、基材に対して加工を施して該基材の厚さを小さくすることにより、下地層を形成する工程と、d2工程d1の後、下地層上に第2電極層を形成する工程とを含む、請求項1に記載の積層構造体の製造方法。工程aにて用いる基材は、ニッケルを主成分として含む導電材料から構成され、工程d1では、下地層の厚さが0.2μm以上18μm以下の寸法となる様に、基材に対して加工を施し、工程d2では、銅を主成分として含む導電材料を用いて、第2電極層を、その厚さが5μm以上25μm以下の寸法となる様に形成する、請求項2に記載の積層構造体の製造方法。工程d1では、下地層の厚さが、工程d2にて形成する第2電極層の厚さ以下の寸法となる様に、基材に対して加工を施す、請求項3に記載の積層構造体の製造方法。工程aでは、成膜層の形成に、チタン酸バリウムを主成分として含む誘電体材料を用い、工程bでは、熱処理温度を600°C以上1200°C以下の温度に設定する、請求項1乃至請求項4の何れかに記載の積層構造体の製造方法。第1電極層と、第1電極層に対向して配置された第2電極層と、第1電極層と第2電極層との間に介在した誘電体層と、第2電極層の下地であって該第2電極層と誘電体層との間に介在した下地層とを備える積層構造体を製造する方法であって、e前記第2電極層の形成に用いる導電材料の融点より高い融点を有する導電材料から構成された基材上に、前記誘電体層となる成膜層を形成する工程と、f工程eの後、成膜層に対して熱処理を施すことにより、該成膜層から誘電体層を形成する工程と、g工程fの後、誘電体層上に前記第1電極層を形成する工程と、h工程fの後、基材を除去することにより、誘電体層の表面を露出させる工程と、i工程hにて露出させた誘電体層の表面上に、誘電体材料を用いて前記下地層を形成する工程と、j工程iの後、下地層上に前記第2電極層を形成する工程とを有する、積層構造体の製造方法。第1電極層と、第1電極層に対向して配置された第2電極層と、第1電極層と第2電極層との間に介在した誘電体層と、第2電極層の下地であって該第2電極層と誘電体層との間に介在した下地層とを備える、積層構造体。下地層は、導電材料から構成されており、該導電材料の融点が、第2電極層を構成する導電材料の融点より高い、請求項7に記載の積層構造体。下地層は、ニッケルを主成分として含む導電材料から構成されており、該下地層の厚さは、0.2μm以上18μm以下の寸法であり、第2電極層は、銅を主成分として含む導電材料から構成されており、該第2電極層の厚さは、5μm以上25μm以下の寸法である、請求項8に記載の積層構造体。下地層の厚さは、第2電極層の厚さ以下である、請求項9に記載の積層構造体。下地層は、誘電体材料から構成されている、請求項7に記載の積層構造体。コンデンサ内蔵基板に回路を構築する場合、薄膜キャパシタに対して配線が施される。配線を構成する導電材料には、電気抵抗が小さく且つ廉価である銅が用いられる。そして、薄膜キャパシタの電極箔や電極層を構成する導電材料にも銅を用いることが望まれている。しかしながら、銅は、ニッケル等の導電材料に比べて、融点が低く且つ酸化し易い。このため、電極箔として銅箔を用いた場合、成膜層に対する熱処理温度を高めることが出来なくなる。熱処理温度が低いと、誘電体層において高い誘電特性を得ることが困難になる。薄膜キャパシタの製造方法として、次の様な技術が提案されている例えば、特許文献2参照。先ず、金属箔上に成膜層を形成し、その後、該成膜層に対して熱処理を施すことにより誘電体層を形成する。次に、誘電体層上に第1電極層を形成する。その後、金属箔を全て除去することにより、誘電体層の表面を露出させる。次に、露出させた誘電体層の表面上に第2電極層を形成する。この技術によれば、金属箔を構成する材料として高融点の導電材料を用いることにより、成膜層に対する熱処理温度を高めることが可能となる。又、第1電極層及び第2電極層は、熱処理の実行後に形成されるので、第1電極層及び第2電極層を構成する導電材料として銅を用いることが可能となる。その一方で、この技術では、金属箔の除去に伴って誘電体層が損傷し、それが原因となって誘電体層の特性が低下する虞がある。そこで本発明の目的は、薄膜キャパシタ等の積層構造体において、その電極材料として低融点の導電材料を用いると共に、誘電体層の特性を向上させることである。本発明に係る製造方法は、積層構造体を製造する方法であり、工程a、工程b、工程c、及び工程dを有している。製造される積層構造体は、第1電極層と、第1電極層に対向して配置された第2電極層と、第1電極層と第2電極層との間に介在した誘電体層と、第2電極層の下地であって該第2電極層と誘電体層との間に介在した下地層とを備えている。工程aでは、第2電極層の形成に用いる導電材料の融点より高い融点を有する導電材料から構成された基材上に、誘電体層となる成膜層を形成する。工程bは、工程aの後に実行される。工程bでは、成膜層に対して熱処理を施すことにより、該成膜層から誘電体層を形成する。工程cは、工程bより後に実行される。工程cでは、誘電体層上に第1電極層を形成する。工程dは、工程bより後に実行される。工程dでは、基材を下地層として用いて、該下地層上に第2電極層を形成する。上記製造方法の具体的態様において、工程dは、工程d1及び工程d2を含んでいる。工程d1は、工程bより後に実行される。工程d1では、基材に対して加工を施して該基材の厚さを小さくすることにより、下地層を形成する。工程d2は、工程d1の後に実行される。工程d2では、下地層上に第2電極層を形成する。より具体的な態様において、工程aにて用いる基材は、ニッケルを主成分として含む導電材料から構成されている。そして、工程d1では、下地層の厚さが0.2μm以上18μm以下の寸法となる様に、基材に対して加工を施す。又、工程d2では、銅を主成分として含む導電材料を用いて、第2電極層を、その厚さが5μm以上25μm以下の寸法となる様に形成する。更に具体的な態様において、工程d1では、下地層の厚さが、工程d2にて形成する第2電極層の厚さ以下の寸法となる様に、基材に対して加工を施す。上記製造方法の他の具体的態様において、工程aでは、成膜層の形成に、チタン酸バリウムを主成分として含む誘電体材料を用いる。そして、工程bでは、熱処理温度を600°C以上1200°C以下の温度に設定する。本発明に係る他の製造方法は、積層構造体を製造する方法であり、工程e、工程f、工程g、工程h、工程i、及び工程jを有している。製造される積層構造体は、第1電極層と、第1電極層に対向して配置された第2電極層と、第1電極層と第2電極層との間に介在した誘電体層と、第2電極層の下地であって該第2電極層と誘電体層との間に介在した下地層とを備えている。工程eでは、第2電極層の形成に用いる導電材料の融点より高い融点を有する導電材料から構成された基材上に、誘電体層となる成膜層を形成する。工程fは、工程eの後に実行される。工程fでは、成膜層に対して熱処理を施すことにより、該成膜層から誘電体層を形成する。工程gは、工程fより後に実行される。工程gでは、誘電体層上に第1電極層を形成する。工程hは、工程fより後に実行される。工程hでは、基材を除去することにより、誘電体層の表面を露出させる。工程iでは、工程hにて露出させた誘電体層の表面上に、誘電体材料を用いて下地層を形成する。工程jは、工程iの後に実行される。工程jでは、下地層上に第2電極層を形成する。本発明に係る積層構造体は、第1電極層と、第1電極層に対向して配置された第2電極層と、第1電極層と第2電極層との間に介在した誘電体層と、第2電極層の下地であって該第2電極層と誘電体層との間に介在した下地層とを備えている。上記積層構造体の具体的構成において、下地層は、導電材料から構成されており、該導電材料の融点が、第2電極層を構成する導電材料の融点より高い。より具体的な構成において、下地層は、ニッケルを主成分として含む導電材料から構成されており、該下地層の厚さは、0.2μm以上18μm以下の寸法である。又、第2電極層は、銅を主成分として含む導電材料から構成されており、該第2電極層の厚さは、5μm以上25μm以下の寸法である。更に具体的な構成において、下地層の厚さは、第2電極層の厚さ以下である。上記積層構造体の他の具体的構成において、下地層は、誘電体材料から構成されている。本発明に係る積層構造体及びその製造方法によれば、電極材料として低融点の導電材料を用いると共に、誘電体層の特性を向上させることが出来る。図1は、本発明の第1実施形態に係る薄膜キャパシタを示した断面図である。図1に示す様に、薄膜キャパシタは、第1電極層11、第2電極層12、誘電体層2、及び下地層3を備えている。第1電極層11及び第2電極層12は、互いに対向して配置されている。第1電極層11及び第2電極層12はそれぞれ、銅を主成分として含む導電材料から構成されている。尚、第1電極層11及び第2電極層12を構成する導電材料にはそれぞれ、銅に代えて或いは銅に加えて、アルミニウム、マグネシウム、亜鉛等、薄膜キャパシタの電極材料として好ましい他の物質が含まれていてもよい。又、第1電極層11及び第2電極層12を構成する導電材料には、同種の材料が用いられてもよいし、異種の材料が用いられてもよい。誘電体層2は、第1電極層11と第2電極層12との間に介在している。誘電体層2は、チタン酸バリウムを主成分として含む誘電体材料から構成されている。尚、誘電体層2を構成する誘電体材料には、チタン酸バリウムに代えて或いはチタン酸バリウムに加えて、ニオブ酸リチウム、ホウ酸リチウム、チタン酸ジルコン酸鉛、チタン酸ストロンチウム、チタン酸ジルコン酸ランタン鉛、タンタル酸リチウム、酸化亜鉛、酸化タンタル等、他の物質が含まれていてもよい。又、誘電体材料には、誘電体層2の特性誘電特性、絶縁特性、強度等を向上させるべく、種々の添加物が含まれていてもよい。下地層3は、第2電極層12の下地であって該第2電極層12と誘電体層2との間に介在している。下地層3は、ニッケルを主成分として含む導電材料から構成されており、該導電材料の融点は、第2電極層12を構成する導電材料本実施形態では、銅を主成分として含む導電材料の融点より高い。尚、下地層3を構成する導電材料には、ニッケルに代えて或いはニッケルに加えて、白金等、第2電極層12を構成する導電材料の融点より高い融点を有する他の物質が含まれていてもよい。下地層3の厚さT1は、0.2μm以上18μm以下の寸法に設定されている。又、第2電極層12の厚さT2は、5μm以上25μm以下の寸法に設定されている。好ましくは、下地層3の厚さT1は、第2電極層12の厚さT2以下の寸法に設定される。次に、第1実施形態に係る薄膜キャパシタの製造方法について説明する。該製造方法では、成膜工程、熱処理工程、第1電極層形成工程、下地層形成工程、及び第2電極層形成工程が順に実行される。図2は、成膜工程の説明に用いられる断面図である。図2に示す様に、成膜工程では先ず、ニッケルを主成分として含む導電材料から構成された基材30を用意する。具体的には、基材30は、第2電極層12の形成に用いる導電材料本実施形態では、銅を主成分として含む導電材料の融点より高い融点を有する導電材料から構成されたものである。基材30には、例えば金属箔を採用することが出来る。尚、基材30を構成する導電材料には、ニッケルに代えて或いはニッケルに加えて、白金等、第2電極層12の形成に用いる導電材料の融点より高い融点を有する他の物質を含ませてもよい。成膜工程では次に、チタン酸バリウムを主成分として含む誘電体材料を用いて、基材30上に、誘電体層2となる成膜層20を形成する。尚、成膜層20の形成に用いる誘電体材料には、チタン酸バリウムに代えて或いはチタン酸バリウムに加えて、ニオブ酸リチウム、ホウ酸リチウム、チタン酸ジルコン酸鉛、チタン酸ストロンチウム、チタン酸ジルコン酸ランタン鉛、タンタル酸リチウム、酸化亜鉛、酸化タンタル等、他の物質を含ませてもよいし、更に種々の添加物を含ませてもよい。成膜層20の形成には、ゾル‐ゲル法、MOCVD法、スパッタリング法、蒸着法、粉末噴射コーティング法等の成膜法を用いる。尚、粉末噴射コーティング法は、気体の流れを利用して、粉末をターゲット基材30の表面に噴き付け、これにより該ターゲットの表面上に粉末を堆積させて薄膜を形成する方法である。粉末噴射コーティング法には、PJD法やAD法等の手法が存在する。図3は、熱処理工程の説明に用いられる断面図である。図3に示す様に、熱処理工程では、成膜層20に対して熱処理を施すことにより、該成膜層20から誘電体層2を形成する。このとき、熱処理温度を600°C以上1200°C以下の温度に設定する。尚、誘電体層2の結晶性を高めるためには、熱処理温度を800°C以上の温度に設定することが好ましい。図4は、第1電極層形成工程の説明に用いられる断面図である。図4に示す様に、第1電極層形成工程では、銅を主成分として含む導電材料を用いて、誘電体層2上に第1電極層11を形成する。尚、第1電極層11の形成に用いる導電材料には、銅に代えて或いは銅に加えて、アルミニウム、マグネシウム、亜鉛等、薄膜キャパシタの電極材料として好ましい他の物質を含ませてもよい。第1電極層11の形成には、スパッタリング法、蒸着法、メッキ法、スクリーン印刷法等の手法を用いる。尚、第1電極層11を電解メッキ法で形成する場合、第1電極層11の形成前に、スパッタリング法や蒸着法等の手法により電解メッキ用の下地を形成する。図5は、下地層形成工程の説明に用いられる断面図である。図5に示す様に、下地層形成工程では、基材30に対して加工を施して該基材30の厚さT3図4参照を小さくすることにより、基材30から下地層3を形成する。具体的には、下地層3の厚さT1が0.2μm以上18μm以下の寸法となる様に、基材30に対して加工を施す。好ましくは、下地層3の厚さT1が、第2電極層形成工程にて形成する第2電極層12の厚さT2図1参照以下の寸法となる様に、又、後述する様に下地層3を電解メッキ用の下地や誘電体層2の保護膜として利用するために必要な寸法となる様に、基材30に対して加工を施す。基材30の加工には、研磨等の機械的手法、ウェットエッチング等の化学的手法、又はイオンミリング等の物理的手法を用いる。尚、基材30の加工に伴う第1電極層11の劣化を防止するべく、第1電極層11に対してマスキング処理を施すことが好ましい。その一方で、例えばウェットエッチングを用いる場合、基材30を選択的に除去することが可能なエッチング液を用いることにより、第1電極層11に対するマスキング処理が不要となる。第2電極層形成工程では、図1に示す様に、銅を主成分として含む導電材料を用いて、下地層3上に第2電極層12を形成する。具体的には、第2電極層12を、その厚さT2が5μm以上25μm以下の寸法となる様に形成する。尚、第2電極層12の形成に用いる導電材料には、銅に代えて或いは銅に加えて、アルミニウム、マグネシウム、亜鉛等、薄膜キャパシタの電極材料として好ましい他の物質を含ませてもよい。第2電極層12の形成には、スパッタリング法、蒸着法、メッキ法、スクリーン印刷法等の手法を用いる。尚、第2電極層12を電解メッキ法で形成する場合、下地層3を、電解メッキ用の下地として利用することが出来る。従って、電解メッキ用の新たな下地を形成する必要がなく、その結果、薄膜キャパシタの製造過程が簡略化されることになる。本実施形態の製造方法において、基材30を構成する導電材料として高融点の導電材料本実施形態では、ニッケルを主成分として含む導電材料が用いられている。従って、熱処理工程において、成膜層20に対する熱処理温度を高めることが出来る。これにより、誘電体層2の結晶性が高まり、その結果、該誘電体層2において高い誘電特性が得られることになる。又、第1電極層11及び第2電極層12は、熱処理の実行後に形成されるので、第1電極層11及び第2電極層12を、低融点の導電材料本実施形態では、銅を主成分として含む導電材料を用いて形成することが出来る。又、本実施形態の製造方法によれば、下地層形成工程にて基材30を全て除去したとすれば露出することとなる誘電体層2の表面2a図4参照が、下地層3によって覆われたままとなる。このため、基材30の加工に用いられる研磨液やエッチング液が誘電体層2に接触し難く、又、第2電極層12の形成に用いるメッキ液等の処理液が誘電体層2に接触し難い。従って、誘電体層2の表面2aには摩耗が生じ難い。即ち、下地層3は、誘電体層2を保護する保護膜として機能することになる。よって、誘電体層2において、基材30の加工や第2電極層12の形成が原因となる特性の低下が生じに難くなる。後述する実験結果から、特に下地層3の厚さT1を0.2μm以上の寸法に設定することにより、誘電体層2において特性の低下が殆ど生じなくなる。本実施形態の薄膜キャパシタの使用例として、第1電極層11及び/又は第2電極層12に電極パターンを形成することが挙げられる。第2電極層12に電極パターンを形成する場合、第2電極層12に対してエッチング処理を施す。これに加えて、下地層3にもエッチング処理を施す必要がある。下地層3のエッチング処理は、この処理が原因となって第2電極層12に対して悪影響が及ぶことがない様に、短時間で実行されることが好ましい。ここで、悪影響の一例として、第2電極層12がエッチング液によって浸食されることオーバーエッチングが挙げられる。そこで、下地層3の厚さT1を小さくすることより、下地層3のエッチング処理に要する時間が短くなる。後述する実験結果から、特に下地層3の厚さT1を18μm以下の寸法に設定することにより、第2電極層12に対して悪影響が殆ど及ばなくなる。コンデンサ内蔵基板において薄膜キャパシタに対して配線を施す場合、配線用のビアを絶縁基板に形成する必要がある。特に、第2電極層12に通じる配線を形成する場合、該配線用のビアは、これが第2電極層12を貫通して下地層3の一部を露出させることがない様に形成されることが好ましい。後述する実験結果から、特に第2電極層12の厚さT2を5μm以上の寸法に設定することにより、通常の加工精度であっても下地層3の露出を防止することが出来る。又、薄膜キャパシタにおいて、下地層3と第2電極層12との密着強度は第2電極層12の厚さT2に依存する。具体的には、厚さT2が小さい程、下地層3と第2電極層12との界面での剥離が生じ難くなる。後述する実験結果から、特に第2電極層12の厚さT2を25μm以下の寸法に設定することにより、下地層3と第2電極層12との界面において剥離が生じ難くなる。薄膜キャパシタの製造過程において熱処理工程を実行することにより、基材30には、成膜層20の形成面が凹面状に湾曲した反りが発生することになる。その一方で、第2電極層12を形成することにより、第2電極層12には、その厚みに応じた引っ張り応力が発生し、その結果、下地層3基材30の反りが緩和されることになる。後述する実験結果から、特に下地層3の厚さT1を第2電極層12の厚さT2以下の寸法に設定することにより、薄膜キャパシタの反り量を小さくすることが出来る。本願発明者は、本実施形態の薄膜キャパシタについて、下地層3の厚さT1及び第2電極層12の厚さT2を最適化するための5つの実験を行った。第1実験では、厚さT1とリーク電流との関係を評価した。第2実験では、厚さT1とオーバーエッチングとの関係を評価した。第3実験では、厚さT2とビア形成状態との関係を評価した。第4実験では、厚さT2と密着強度との関係を評価した。第5実験では、厚さT1,T2と反りとの関係を評価した。尚、これらの実験では、下地層3を構成する導電材料としてニッケルを用い、第2電極層12を構成する導電材料として銅を用いた。その他、誘電体層2を構成する誘電体材料にはチタン酸バリウムを用い、第1電極層11を構成する導電材料には銅を用いた。図6は、第1実験に用いたサンプルを示す断面図である。サンプルの作製では、成膜工程の実行後、熱処理工程において1000°Cの熱処理温度で誘電体層2を形成した。次に、第1電極層11を形成する前に下地層形成工程を実行した。下地層形成工程では、塩化鉄を含むエッチング液を用いて下地層3を形成した。その後、下地層3上に第2電極層12を形成した。最後に、誘電体層2上に、マスクスパッタリング法を用いて第1電極層11を形成し、これにより図6に示されるサンプルを完成させた。ここで、第1電極層11について、厚さを1μmとし、寸法を5mm×5mmとした。そして、第1実験では、下地層3の厚さT1が様々な寸法に設定されたサンプルを用意した。第1実験では、各サンプルの電極第1電極層11及び第2電極層12間に10Vの電圧を印加し、このときサンプルに流れるリーク電流を測定した。図7は、測定結果をグラフで示した図である。測定結果から次のことがわかる。下地層3の厚さT1を0.05μmから0.2μmまで大きくすることにより、リーク電流が、1×10-9A以下の値まで顕著に減少する。そして、厚さT1が0.2μmより大きい場合、リーク電流は、1×10-9Aと1×10-10Aとの間の値となる。この結果から、下地層3の厚さT1について、好ましい寸法は0.2μm以上であることがわかった。図8a及び図8bは、第2実験でのサンプル作製にて実行するエッチング工程の説明に用いられる断面図である。第2実験では、成膜工程、熱処理工程、下地層形成工程、及び第2電極層形成工程をこの順に実行した後、エッチング工程を実行した。エッチング工程では先ず、図8aに示す様に、第2電極層12上の2箇所にレジスト膜41を形成し、これにより第2電極層12に対してマスキング処理を施した。次に、図8bに示す様に、第2電極層12に対してレジスト膜41側からエッチング処理を施し、更に下地層3に対してレジスト膜41側からエッチング処理を施した。エッチング処理には、塩化鉄を含むエッチング液を用いた。そして、第2実験では、第2電極層12の厚さT2を5μm以上6μm以下の寸法に設定した。又、下地層3の厚さT1が様々な寸法に設定されたサンプルを、50個ずつ用意した。ここで、下地層3の厚さT1が大き過ぎると、該下地層3のエッチング処理に要する時間が長くなり、その結果、図9に示す様に、第2電極層12がエッチング液によって浸食されることになるオーバーエッチング。そこで、各サンプルについて、断面観察によってオーバーエッチングの有無を確認し、オーバーエッチングが生じた不良品の数をカウントした。その結果、下地層3の厚さT1が18μm以下の寸法に設定されたサンプルについては、不良品が生じなかった。一方、厚さT1が19μm以上20μm以下の寸法に設定されたサンプルでは、2個の不良品が生じた。厚さT1が21μm以上25μm以下の寸法に設定されたサンプルでは、10個の不良品が生じた。又、厚さT1が26μm以上30μm以下の寸法に設定されたサンプルでは、13個の不良品が生じた。この結果から、下地層3の厚さT1について、好ましい寸法は18μm以下であることがわかった。図10は、第3実験に用いたサンプルを示す断面図である。サンプルの作製では、基材30上に第2電極層12を形成し、その後、基材30に対して下地層形成工程を実行することにより下地層3を形成した。次に、第2電極層12上に樹脂層42を形成し、その後、樹脂層42上に銅箔43を貼り付けた。最後に、第2電極層12に通じる配線を形成することを想定して、該配線用のビア44を形成した。具体的には、銅箔43に対してエッチング処理を施した後、樹脂層42に対してレーザ加工を施した。これにより、図10に示されるサンプルを完成させた。そして、第3実験では、第2電極層12の厚さT2が様々な寸法に設定されたサンプルを、50個ずつ用意した。ここで、第2電極層12の厚さT2が小さ過ぎると、図11に示す様に、ビア44が第2電極層12を貫通し、その結果、下地層3の一部が露出することになる。そこで、各サンプルについて、顕微鏡観察によって下地層3の露出の有無を確認し、下地層3の露出が生じた不良品の数をカウントした。その結果、第2電極層12の厚さT2が5μm以上の寸法に設定されたサンプルについては、不良品が生じなかった。一方、厚さT2が4μm以上5μm未満の寸法に設定されたサンプルでは、3個の不良品が生じた。厚さT2が3μm以上4μm未満の寸法に設定されたサンプルでは、12個の不良品が生じた。又、厚さT2が2μm以上3μm未満の寸法に設定されたサンプルでは、17個の不良品が生じた。この結果から、第2電極層12の厚さT2について、好ましい寸法は5μm以上であることがわかった。図12は、第4実験に用いたサンプルを示す断面図である。サンプルの作製では、基材30上に誘電体層2を形成した後、基材30に対して下地層形成工程を実行することにより下地層3を形成した。次に、下地層3上に第2電極層12を形成した。最後に、第2電極層12及び下地層3に対してエッチング処理を施すことにより、これらの形状を、寸法が5mm×5mmの正方形にした。これにより、図12に示されるサンプルを完成させた。ここで、下地層3について、その厚さT1を10μmとした。そして、第4実験では、第2電極層12の厚さT2が様々な寸法に設定されたサンプルを、25個ずつ用意した。第4実験では、各サンプルについて、第2電極層12に対して粘着テープを貼り付けた後、該粘着テープを剥ぎ取った。そして、第2電極層12の全部又は一部が下地層3から剥離した不良品の数をカウントした。その結果、第2電極層12の厚さT2が25μm以下の寸法に設定されたサンプルについては、不良品が生じなかった。一方、厚さT2が28μmの寸法に設定されたサンプルでは、2個の不良品が生じた。又、厚さT2が30μmの寸法に設定されたサンプルでは、7個の不良品が生じた。この結果から、第2電極層12の厚さT2について、好ましい寸法は25μm以下であることがわかった。図13は、第5実験に用いたサンプルについて、その反りの説明に用いられる断面図である。図13に示す様に、薄膜キャパシタには、その製造過程において反りが発生する。そこで、第5実験では、下地層3の厚さT1及び第2電極層12の厚さT2がそれぞれ様々な寸法に設定されたサンプルを用意し、各サンプルについて反り量Wを測定した。尚、各サンプルの寸法を20mm×20mmとした。表1は、反り量Wの測定結果を示した表である。ここで、寸法が20mm×20mmのサンプルについては、その反り量Wは50μm以下であることが好ましい。そして、測定結果から次のことがわかる。下地層3の厚さT1が第2電極層12の厚さT2以下の寸法に設定されたサンプルについては、反り量Wが50μm以下となる。一方、厚さT1が厚さT2より大きい寸法に設定されたサンプルについては、反り量Wが50μmより大きくなる。この結果から、下地層3の厚さT1について、好ましい寸法は第2電極層12の厚さT2以下であることがわかった。図14は、本発明の第2実施形態に係る薄膜キャパシタを示した断面図である。図14に示す様に、薄膜キャパシタは、第1電極層11、第2電極層12、誘電体層2、及び下地層21を備えている。以下、第2実施形態の薄膜キャパシタの構成の内、第1実施形態の薄膜キャパシタの構成と相違している部分、具体的には下地層21について説明する。尚、第2実施形態の薄膜キャパシタの他の構成については、第1実施形態の薄膜キャパシタと同じであるので説明を省略する。下地層21は、第2電極層12の下地であって該第2電極層12と誘電体層2との間に介在している。下地層21は、チタン酸バリウムを主成分として含む誘電体材料から構成されている。尚、下地層21を構成する誘電体材料には、チタン酸バリウムに代えて或いはチタン酸バリウムに加えて、ニオブ酸リチウム、ホウ酸リチウム、チタン酸ジルコン酸鉛、チタン酸ストロンチウム、チタン酸ジルコン酸ランタン鉛、タンタル酸リチウム、酸化亜鉛、酸化タンタル等、他の物質が含まれていてもよいし、更に種々の添加物が含まれていてもよい。又、下地層21を構成する誘電体材料には、誘電体層2を構成する誘電体材料と同種の材料が用いられてもよいし、異種の材料が用いられてもよい。次に、第2実施形態に係る薄膜キャパシタの製造方法について説明する。該製造方法では、成膜工程、熱処理工程、第1電極層形成工程、除去工程、下地層形成工程、及び第2電極層形成工程が順に実行される。尚、成膜工程、熱処理工程、及び第1電極層形成工程はそれぞれ、第1実施形態の成膜工程、熱処理工程、及び第1電極層形成工程と同じであるので、説明を省略する。図15は、除去工程の説明に用いられる断面図である。図15に示す様に、除去工程では、基材30を全て除去することにより、誘電体層2の表面2aを露出させる。基材30の除去には、研磨等の機械的手法、ウェットエッチング等の化学的手法、又はイオンミリング等の物理的手法を用いる。尚、基材30の除去に伴う第1電極層11の劣化を防止するべく、第1電極層11に対してマスキング処理を施すことが好ましい。その一方で、例えばウェットエッチングを用いる場合、基材30を選択的に除去することが可能なエッチング液を用いることにより、第1電極層11に対するマスキング処理が不要となる。図16は、下地層形成工程の説明に用いられる断面図である。図16に示す様に、下地層形成工程では、チタン酸バリウムを主成分として含む誘電体材料を用いて、誘電体層2の表面2a上に下地層21を形成する。尚、下地層21の形成に用いる誘電体材料には、チタン酸バリウムに代えて或いはチタン酸バリウムに加えて、ニオブ酸リチウム、ホウ酸リチウム、チタン酸ジルコン酸鉛、チタン酸ストロンチウム、チタン酸ジルコン酸ランタン鉛、タンタル酸リチウム、酸化亜鉛、酸化タンタル等、他の物質を含ませてもよいし、更に種々の添加物を含ませてもよい。下地層21の形成には、ゾル‐ゲル法、MOCVD法、スパッタリング法、蒸着法、粉末噴射コーティング法等の成膜法を用いる。又、誘電体微粒子を含んだ分散溶液を誘電体層2の表面2aに塗布することにより、該表面2a上に塗布膜を形成し、該塗布膜を下地層21として用いてもよい。下地層21の形成後、該下地層21に対して熱処理を施してもよい。特に分散溶液を用いて下地層21を形成した場合、該下地層21に対して熱処理を施すことが好ましい。下地層21に対する熱処理温度は、第1電極層11が影響を受け難い温度に設定されることが好ましい。第2電極層形成工程では、図14に示す様に、下地層21上に第2電極層12を形成する。尚、第2電極層12の形成に用いる導電材料及び形成手法は、第1実施形態と同じである。本実施形態の製造方法によれば、第1実施形態の製造方法と同様、誘電体層2において高い誘電特性を得ることが出来る。又、第1電極層11及び第2電極層12を、低融点の導電材料を用いて形成することが出来る。又、本実施形態の製造方法によれば、除去工程にて露出させた誘電体層2の表面2aが、下地層形成工程にて下地層21によって覆われる。従って、除去工程の実行により誘電体層2の表面2aが摩耗した場合でも、摩耗箇所が下地層21によって修復されることになる。よって、基材30の除去に伴って生じ得る誘電体層2の特性の低下が、下地層21の形成によって防止されることになる。尚、本発明の各部構成は上記実施形態に限らず、特許請求の範囲に記載の技術的範囲内で種々の変形が可能である。例えば、第1実施形態の薄膜キャパシタは、下地層3の厚さT1が第2電極層12の厚さT2より大きい寸法に設定された構成を有していてもよい。又、第1実施形態の製造方法は、下地層形成工程のない形態を有していてもよい。この形態では、第2電極層形成工程において、基材30をそのまま下地層3として用いて、該下地層3上に第2電極層12を形成する。第1実施形態の製造方法において、第1電極層形成工程は、下地層形成工程より後に実行されてもよい。又、第2実施形態の製造方法において、第1電極層形成工程は、除去工程より後に実行されてもよい。製造方法の工程順は、これらに限定されるものではなく、特許請求の範囲に記載の技術的範囲内で種々の変形が可能である。上述した薄膜キャパシタ及びその製造方法の各種構成は、コンデンサ回路を有した回路基板等、種々の積層構造体に適用することが出来る。"