"複数の半導体チップが積層された半導体装置の製造方法であって、a第1半導体チップのバンプ電極形成領域を囲む第1接続部によって、半導体ウェハの第1チップ領域上に前記第1半導体チップを搭載して固定する工程と、b第2半導体チップのバンプ電極形成領域を囲む第2接続部によって、前記半導体ウェハの前記第1チップ領域に隣接する第2チップ領域上に前記第2半導体チップを搭載して固定する工程と、c少なくとも、前記第1半導体チップと前記第2半導体チップとの間にある隙間の一部に充填材を埋め込む工程と、を備えることを特徴とする半導体装置の製造方法。複数の半導体チップが積層された半導体装置の製造方法であって、a上層半導体チップのバンプ電極形成領域を囲む第1接続部によって、下層半導体チップ上に前記上層半導体チップを搭載して固定する工程と、b前記下層半導体チップの側面から前記上層半導体チップの側面にわたる補強部を形成する工程と、を備えることを特徴とする半導体装置の製造方法。請求項1に記載の半導体装置の製造方法であって、前記充填材は、金属または樹脂から構成されていることを特徴とする半導体装置の製造方法。請求項1に記載の半導体装置の製造方法であって、前記c工程は、めっき法により、金属からなる前記充填材で、少なくとも前記隙間の一部を埋め込むことを特徴とする半導体装置の製造方法。請求項1に記載の半導体装置の製造方法であって、前記第1接続部は、前記第1半導体チップの接続面と前記第1チップ領域の表面のうちの一方の面に形成された凸部を、他方の面に形成された凹部に挿入することにより形成され、前記第2接続部は、前記第2半導体チップの接続面と前記第2チップ領域の表面のうちの一方の面に形成された凸部を、他方の面に形成された凹部に挿入することにより形成されていることを特徴とする半導体装置の製造方法。請求項5に記載の半導体装置の製造方法であって、前記a工程および前記b工程を実施する前に、1前記第1半導体チップのバンプ電極形成領域に形成された複数の第1バンプ電極と、前記複数の第1バンプ電極を囲む第1凸形状部と、を有する前記第1半導体チップを用意する工程と、2前記第2半導体チップのバンプ電極形成領域に形成された複数の第2バンプ電極と、前記複数の第2バンプ電極を囲む第2凸形状部と、を有する前記第2半導体チップを用意する工程と、3前記第1チップ領域と、前記第1チップ領域に隣接する第2チップ領域とを有する半導体ウェハを用意する工程と、4前記半導体ウェハの前記第1チップ領域の表面に、凹形状をした複数の第1バンプ電極受入部と、前記複数の第1バンプ電極受入部を囲む第1凹形状部とを形成し、前記半導体ウェハの前記第2チップ領域の表面に、凹形状をした複数の第2バンプ電極受入部と、前記複数の第2バンプ電極受入部を囲む第2凹形状部とを形成する工程と、を有し、前記a工程は、前記複数の第1バンプ電極のそれぞれを、前記複数の第1バンプ電極受入部のそれぞれに挿入するとともに、前記第1凸形状部を前記第1凹形状部に挿入し、前記b工程は、前記複数の第2バンプ電極のそれぞれを、前記複数の第2バンプ電極受入部のそれぞれに挿入するとともに、前記第2凸形状部を前記第2凹形状部に挿入することを特徴とする半導体装置の製造方法。請求項1に記載の半導体装置の製造方法であって、さらに、d前記c工程後、前記半導体ウェハと接続する前記第1半導体チップの下面とは反対側の上面と、前記半導体ウェハと接続する前記第2半導体チップの下面とは反対側の上面とを、研磨あるいはエッチングする工程を有することを特徴とする半導体装置の製造方法。請求項1に記載の半導体装置の製造方法であって、さらに、e前記半導体ウェハを貫通する複数の貫通電極を形成する工程を有することを特徴とする半導体装置の製造方法。請求項1に記載の半導体装置の製造方法であって、さらに、f前記半導体ウェハを切断するとともに、少なくとも一部に前記充填材が埋め込まれた前記隙間も切断する工程を有することを特徴とする半導体装置の製造方法。請求項9に記載の半導体装置の製造方法であって、前記f工程は、前記第1接続部および前記第2接続部も除去することを特徴とする半導体装置の製造方法。請求項10に記載の半導体装置の製造方法であって、さらに、g前記半導体ウェハを切断することで形成された基板チップと、前記基板チップ上に搭載された前記第1半導体チップを含む積層半導体チップを形成した後、前記基板チップと前記第1半導体チップとの間の隙間に樹脂を埋め込む工程を有することを特徴とする半導体装置の製造方法。請求項9に記載の半導体装置の製造方法であって、前記f工程は、前記第1接続部および前記第2接続部を残すことを特徴とする半導体装置の製造方法。複数の半導体チップが積層された半導体装置であって、a下層半導体チップと、b前記下層半導体チップ上に搭載された上層半導体チップと、を備え、前記下層半導体チップと前記上層半導体チップとの間には、前記上層半導体チップのバンプ電極形成領域を囲む接続部が設けられていることを特徴とする半導体装置。請求項13に記載の半導体装置であって、前記下層半導体チップに、凹形状をした複数のバンプ電極受入部と、前記複数のバンプ電極受入部を囲む凹形状部とが形成され、前記上層半導体チップに、複数のバンプ電極と、前記複数のバンプ電極を囲む凸形状部とが形成され、前記複数のバンプ電極のそれぞれが、前記複数のバンプ電極受入部のそれぞれに挿入され、前記凸形状部が前記凹形状部に挿入されていることを特徴とする半導体装置。近年、電子機器の小型軽量化、高性能化、低消費電力化の要求は増加の一途を辿っている。この要求を満たすためには、半導体装置の形状をより小さく薄いものにする必要があるが、形状を小さく薄くするにも物理的な限界が近づいている。また、半導体プロセスの微細化限界が近づくにつれて微細化速度が鈍化すると共に、最先端製品の製造コストが大きく増加してきている。このため、より高性能で低消費電力な半導体装置を得ることが容易ではなくなりつつある。そこで、半導体プロセスの微細化に頼らずに、半導体装置の小型軽量化、高性能化、低消費電力化を全て実現する方法として、半導体装置に貫通電極を形成し、半導体装置同士を三次元的に積層する三次元積層技術の研究開発が盛んに行なわれている。従来の二次元的な実装技術や、ワイヤボンディングによる半導体装置の多段積層技術と比較して、貫通電極が形成された半導体装置同士を三次元的に積層する技術は、配線長を極端に短縮可能であると共に理想的な配線配置等が可能であることから、配線抵抗や配線容量を飛躍的に低減できるだけでなく、従来技術では実現困難であった新しい回路技術の開発も可能になる。半導体装置を積層するには、一般的に半導体ウェハ同士を一括して積層する場合以下、WtoWというWafertoWaferと、良品チップKGDKnownGoodDieを選別して良品チップ同士を積層する場合以下、CtoCというChiptoChipの2種類がある。WtoWはウェハ状態でプロセス処理できるので、従来技術や装置の延長で薄基板加工および平坦化、貫通電極加工やバンプ形成が可能である。しかし、重ねる半導体ウェハ同士のレイアウトを同一にする必要があり、柔軟性の高い積層チップを得ることが困難である。また、不良品チップが存在する半導体ウェハ同士を重ね合わせることが多いので、積層枚数が増えるにつれ歩留まりが低下する。さらに、WtoWは、積層するウェハ径が大きくなるほど半導体ウェハ全面を均一に歩留まり高く接続する技術的ハードルが高くなるだけでなく、半導体ウェハ間の隙間を樹脂等で隙間なく均一に埋めて固定することも困難になる。一方、良品チップKGDKnownGoodDieを選別して良品チップ同士を積層する場合、積層数に依存した歩留まり低下を防げるだけでなく、チップ形状の異なる半導体チップ同士を積層可能なので柔軟性の高い積層チップを得ることができる。しかし、チップ状態でプロセス処理を行う必要があり、従来装置を使った従来技術の延長では薄基板加工および平坦化、貫通電極加工やバンプ形成を容易に行うことができない。一般的には、複数の良品チップを半導体ウェハに接続して処理する場合以下、CtoWというChiptoWaferと、単体の良品チップを別の半導体チップに接続して処理する場合以下、CtoCというChiptoChipの2種類の方法が用いられる。通常、CtoCは、プロセス処理するために半導体チップを何らかの支持基板に固定して処理することが多い。このため、CtoCとCtoWとの大きな違いは固定するチップ数の違いと考えても差し支えない。CtoWとCtoCのいずれの方法を使用する場合でも、半導体チップと半導体ウェハ間、半導体チップと半導体チップ間の接続後に、その隙間に樹脂等を埋め込み、半導体チップの固定を強化するだけでなく、接続箇所に存在するバンプ電極やデバイス面の保護等を行う必要がある。しかしながら、プロセスやバンプ電極の接続時における熱処理により樹脂とシリコンSiの熱膨張係数の違いによる表面凹凸の発生を避けることができない。また、樹脂を半導体チップと半導体ウェハ間、半導体チップと半導体チップ間の領域だけに隙間なく均一に埋め込むことは難しいので、樹脂の抜けやボイドの発生を避けることができなかった。つまり、チップ接続後にいかに安定したプロセス処理を行えるかが重要であった。参考までに別の方法として、チップ状態ではなくウェハ状態でデバイス面にバンプ電極を形成した後、ウェハ状態で薄基板加工と平坦化を施し、薄いウェハ状態のまま貫通電極の形成とバンプ電極の形成を行い、最後にダイシングにより個片化して、貫通電極とバンプ電極付きの薄い半導体チップを作製し、その半導体チップを複数個積層していく方法がある。この場合、単体の半導体チップのままでは基板厚が薄いのでデバイス領域の応力により、半導体チップが反ってしまうことが多く、精度の高い位置合わせができない。このため、複数の半導体チップを平面上に並べた後、または、多段に重ねた後に一括接続することができない。この問題を回避するために、半導体チップを厚くすると、所望の電気特性が得られないだけでなく、貫通電極を形成するプロセスが複雑で困難になることが多い。また、半導体チップを1つ接続しては樹脂封止を繰り返す積層方法もあるが、生産性が非常に低いだけでなく、半導体チップ間のギャップのみを選択的に樹脂封止する技術が非常に難しい。さらに、半導体チップをハンドリングする際、接続されないほうのバンプ電極をどのような方法でハンドリングするのか、そのバンプ電極の材料を何にするのか等、材料選択や接続前処理方法に課題が多いため実際には用いられていない。半導体ウェハから切り出したチップ状態のまま、チップに貫通電極やバンプ電極等を形成し、その半導体チップを複数個逐次積層していく一般的な逐次積層方法では、半導体チップを別の半導体ウェハに固定して、その半導体ウェハにプロセス処理を行うのが主流であるCtoW。この場合、チップ接続後にプロセスを施すために、半導体チップと半導体ウェハ間の隙間ギャップに樹脂封止等を行うことでチップの固定を強化するだけでなく、プロセス耐性を高める必要がある。半導体チップと半導体ウェハ間のギャップが狭い場合は、狭いギャップ内部全体を均一に樹脂で封止することが難しく、特に、複数個の半導体チップが離れてレイアウトされている場合ほど難しくなる。樹脂封止を行っても、ギャップ中に隙間ボイドができた場合は、プロセス中の熱負荷やバンプ電極の接続時における熱負荷による樹脂の縮小や膨張が発生して、バンプ電極の接続不良を引き起こしたり、チップ表面に凹凸が発生したりするなどの不具合が発生していた。たとえ、ギャップ間にボイド等の空間なく埋め込むことができたとしても、樹脂からの脱ガスによる凹凸の発生、樹脂とシリコンSiとの熱膨張係数差による凹凸の発生は避けられない。この影響は、半導体チップが薄ければ薄いほど問題となる。特に、半導体チップを多段で複数接続する場合は、加熱工程が複数回になるためバンプ電極や封止樹脂材料の選択が困難であった。また、チップ接続後に半導体チップの薄基板加工を行う場合は、加工中に研磨砥石が樹脂で目詰まりを起こし、精度の高い薄基板加工ができないという問題があった。この場合、ギャップに埋め込まれなかった半導体チップ周辺の余分な樹脂のみを選択的に除去する必要があるが、余分な樹脂のみを選択的に除去するのは非常に困難であり、樹脂材料の選択範囲を狭めていた。一方、CMOSイメージセンサ等のセンサ面を直接接続することができない半導体デバイスが形成された半導体チップの場合は、チップ接続後の樹脂封止によりセンサ面が破壊されるので、上述した従来の逐次積層方法を適用することはできなかった。接続後に樹脂埋め込みを行うのではなく、接続時にバンプ電極と一緒に周辺部を樹脂で固定または接続する方法もある。このような樹脂の先塗布型では、先に塗布された樹脂が邪魔になって位置ずれを引き起こす可能性が高く、樹脂自体が接続領域に存在するため電気抵抗が上がる等の問題が解決されていない。また、感光性樹脂を用いてバンプ電極を形成し、バンプ電極とその周辺にある樹脂を同時に接続するハイブリッド型の接続では、先塗布型のような位置ずれや電気抵抗の上昇は少ないが、接続面の平坦性が高くないと信頼性の高い接続ができないので、複数の半導体チップを並べて一度に接続することが困難である。いずれにせよ、先塗布型の接続やハイブリッド型の接続は、半導体チップ間に樹脂が埋め込まれているので、接続時またはその後の熱処理で、樹脂とシリコンSiの熱膨張係数の差、樹脂中のボイド、または、樹脂からの脱ガス等で、チップ表面に凹凸が発生する可能性が高い。また、一度半導体チップと半導体チップ間、または、半導体チップと半導体ウェハ間が樹脂で固定されてしまうと、容易に半導体チップを剥がすことができなくなる問題もある。本発明の目的は、半導体ウェハから切り出したチップ状態のままで、薄基板加工と平坦化処理が可能で、その平坦面に貫通電極とバンプ電極を形成できる半導体装置およびその製造方法を提供することにある。本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。本発明における半導体装置の製造方法は、複数の半導体チップが積層された積層半導体装置の製造方法に関するものである。ここで、本発明は、a第1半導体チップのバンプ電極形成領域を囲む第1接続部によって、半導体ウェハの第1チップ領域上に前記第1半導体チップを搭載して固定する工程と、b第2半導体チップのバンプ電極形成領域を囲む第2接続部によって、前記半導体ウェハの前記第1チップ領域に隣接する第2チップ領域上に前記第2半導体チップを搭載して固定する工程と、を備える。さらに、本発明は、c少なくとも、前記第1半導体チップと前記第2半導体チップとの間にある隙間の一部に充填材を埋め込む工程と、を備えることを特徴とする。また、本発明における半導体装置の製造方法は、a上層半導体チップのバンプ電極形成領域を囲む第1接続部によって、下層半導体チップ上に前記上層半導体チップを搭載して固定する工程と、b前記下層半導体チップの側面から前記上層半導体チップの側面にわたる補強部を形成する工程と、を備えることを特徴とするものである。さらに、本発明における半導体装置は、複数の半導体チップが積層された半導体装置であって、a下層半導体チップと、b前記下層半導体チップ上に搭載された上層半導体チップと、を備える。ここで、前記下層半導体チップと前記上層半導体チップとの間には、前記上層半導体チップのバンプ電極形成領域を囲む接続部が設けられていることを特徴とするものである。本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。半導体チップと半導体ウェハ間、または、半導体チップと半導体チップ間を樹脂封止することがないので、複数の熱処理工程を経ても樹脂とシリコンSiの熱膨張係数差に起因した表面凹凸等が発生しにくい。また、薄基板加工前に余分な樹脂の除去を行う必要もなく、高精度な基板加工と平坦面を得ることができる。つまり、本発明によれば、半導体装置の信頼性を向上させることができる。以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。また、以下の実施の形態において、要素の数等個数、数値、量、範囲等を含むに言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。さらに、以下の実施の形態において、その構成要素要素ステップ等も含むは、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうではないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。また、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。なお、図面をわかりやすくするために平面図であってもハッチングを付す場合がある。実施の形態1<本発明の概要>一般的なCtoWの場合、チップ状態のままプロセス処理を行うには、半導体チップを半導体ウェハに接続した後に、半導体チップと半導体ウェハ間に樹脂等を注入することで、半導体チップと半導体ウェハの固定強化や、デバイス面や半導体チップと半導体ウェハをつなぐバンプ電極等の保護を行う必要がある。しかしながら、半導体チップと半導体ウェハ間のギャップが狭い場合、半導体チップが平面上に複数レイアウトされていると、半導体チップと半導体ウェハ間のギャップに均一に隙間なく樹脂を注入することは困難となる。また、プロセス処理や接続時の加熱による、半導体チップと樹脂の熱膨張係数差およびボイド等から生じる表面凹凸の発生やチップ傾斜等の問題が避けられない。さらに、半導体チップの薄基板加工時に、半導体チップ周辺に付着している余分な樹脂を除去しなければ精度の高い加工を行うことができなかった。そこで、本発明者等は、半導体チップを半導体ウェハや別の半導体チップに接続し、チップ状態のままプロセス処理を行う場合において生じる三次元積層技術の上述した問題点を克服するための検討を行なった。その結果、半導体チップを半導体ウェハまたは他の半導体チップに接続する際、半導体チップ内の外周部に沿って、半導体チップ内の内部領域を囲う接続部を設けることで、半導体チップと半導体チップ間、半導体チップと半導体ウェハ間の隙間に樹脂を埋め込むことを必要とせずに、薄基板加工および平坦化、あるいは、貫通電極やバンプ電極の形成が可能であることを見出し、本発明を完成するに至った。さらに、本発明では、例えば、半導体ウェハ上に複数の半導体チップを搭載して上述した接続部で固定するが、固定された複数の半導体チップのうち、隣接する半導体チップ間に生じる隙間の一部に充填材を埋め込むことにより、半導体チップの半導体ウェハへの固定を強化できることを見出し、本発明を完成するに至った。本発明はこのような知見に基づき生まれたものである。このように本発明では、半導体チップを半導体ウェハや他の半導体チップに接続させる際、半導体チップと半導体チップ間または半導体チップと半導体ウェハ間に、半導体チップ内の外周部に沿って、半導体チップ内の内部領域を囲う接続部を設ける第1特徴点ことで、半導体チップ接続後の半導体チップと半導体チップ間、または、半導体チップと半導体ウェハ間に樹脂を注入する樹脂注入工程を不要としている。さらに、本発明では、第1特徴点である接続部によって、半導体ウェハ上に固定された複数の半導体チップのうち、隣接する半導体チップ間に生じる隙間の一部に充填材を埋め込む工程を有する第2特徴点ことによって、半導体チップの半導体ウェハへの固定を強化した状態で、薄基板加工および平坦化を実施できる。この結果、本発明によれば、第1特徴点と第2特徴点を有しているので、樹脂と半導体チップシリコンチップの熱膨張係数差から生じる凹凸の発生やボイドに起因した半導体チップの傾斜等がなく、さらに、薄基板加工前に余分な樹脂を除去する必要もなく、さらには、薄基板加工および平坦化工程の信頼性も向上させることができる。これにより、本発明によれば、半導体装置の製造工程を簡略できるだけでなく、従来技術よりも信頼性の高いCtoWプロセスを行うことができる。<半導体装置の製造方法>以下に、本実施の形態1における半導体装置の製造方法について、図面を参照しながら説明する。実施の形態1においては、まず初めに半導体ウェハの検査方法に関して説明する。半導体ウェハの検査は、一般的な半導体ウェハ検査装置ウェハプローバを用いて、ウェハレベルで行う。ウェハ検査によって良品チップと不良品チップを判別するには、予めチップ領域に良品検査ができるような回路および電極を形成しておく必要がある。非接触でウェハ検査をする場合は、検査専用の電極を形成する必要はない。また、半導体ウェハ上に良品不良品のマーキングを行っても良いが、マッピングデータから半導体ウェハ上の良品不良品を判別する方法が望ましい。次に、例えば、シリコン単結晶からなる半導体ウェハ1Sの半導体デバイス形成領域DR上にバンプ電極を形成する方法を、図1~図3を用いて説明する。バンプ電極は一般的なセミアディティブ法を用いて作製した。図1に示すように、半導体ウェハ1Sには、例えば、MOSFETMetalOxideSemiconductorFieldEffectTransistorや多層配線が形成された半導体デバイス形成領域DRが設けられている。そして、この半導体デバイス形成領域DR上に給電用のシード層SLをスパッタリング法で堆積した後、このシード層SL上にレジスト膜FRを塗布し、通常のフォトリソグラフィ工程によってバンプ電極パターンを形成する。シード層SLは、例えば、チタンTi、窒化チタンTiN、タンタルTa、銅Cuなどを用い、その厚さは、トータルで30nm~600nmとする。このとき、半導体デバイス形成領域DRの表面段差が大きい場合は、シード層SLの膜厚を厚くする必要があるが、シード層SLの膜厚が厚いほど除去しにくくなるので可能な限りシード層SLの膜厚は薄いほうが良い。具体的に、本実施の形態1におけるシード層は、バリアメタル膜として窒化チタン膜とチタン膜を50nm堆積させた後、銅膜を100nm堆積させることにより形成している。レジスト膜FRの膜厚は、バンプ電極の高さに依存して変える必要があり、1~20μmの範囲が望ましい。通常のバンプ電極の高さは、バンプ径にもよるが1~5μm程度なので、この場合、レジスト膜FRの厚さの目安は2~8μm程度となる。バンプ電極パターンは、1半導体デバイス形成領域DRに形成されている複数のMOSFETや多層配線からなる回路と電気的に導通して信号を送受信するためのバンプ電極、2回路と電気的な導通のないダミーバンプ電極、3ダイシング等で個片化された半導体チップのチップ接続面周辺を囲うように形成される凸形状部接続部の3種類を形成するようにパターニングされている。バンプ電極の形状に関しては、1に示すバンプ電極と2に示すダミーバンプ電極は同形状でも異形状でも良く、丸や四角や多角形、縦長やドーナッツ形状であってもよい。3に示す凸形状部は2に示すダミーバンプ電極と同様に回路との電気的な導通がないのが望ましいが、回路と電気的な導通があっても構わない。また、3に示す凸形状部はチップ接続面周辺を囲うパターン形状をしており、直線形状でもジグザグ形状でも蛇行形状であっても構わないし、1つだけでなく複数本あっても良い。また、3に示す凸形状部の下にも回路を設置することも可能である。ここで、電気的な導通を必要とする1に示すバンプ電極以外のバンプ材料は、金属でなく樹脂であっても構わない。続いて、図2に示すように、バンプ電極パターンを形成した後、バンプ電極パターンの開口領域に金属めっきを行なって、バンプ電極BMPダミーバンプ電極も含むと凸形状部VEUを形成する。バンプ電極BMPおよび凸形状部VEUは、最初に加熱や加圧で形状が変化しない硬い金属ニッケルNi、銅Cuなどをめっき法で形成したピラーと、このピラー上に加熱や加圧で形状が変化するめっき法で形成した柔らかい金属錫Sn、錫銀SnAg、錫銀銅SnAgCu、インジウムIn等から構成される。ここで、硬い金属と柔らかい金属の高さの比率は、2:1~2:10程度が望ましい。硬い金属の高さの比率が高い場合には、柔らかい金属の割合が少なくなるので、各バンプ電極BMP間の高さばらつきが大きい場合に接続不良を起こしやすくなる。逆に、硬い金属の高さ比率が低い場合は、柔らかい金属部分のバンプ電極BMPが倒れる可能性が高くなるだけでなく、柔らかい金属が接続時に変形して左右に流れ出し、隣りのバンプ電極との間のショート不良の原因にもなる。このため、硬い金属と柔らかい金属の高さ比率は1:1~1:3程度が望ましい。めっき処理後、パターニングしたレジスト膜FRの除去とシード層SLの除去を行うと、バンプ電極BMPおよび凸形状部VEUが完成する。なお、バンプ電極BMPおよび凸形状部VEUの作製はめっき法だけでなく、蒸着法を使用することも可能である。この場合、給電用のシード層SLの形成は不要だが、リフトオフプロセスを用いる必要がある。本実施の形態1におけるバンプ電極BMPの直径は10μm、高さは5μmで、Cuピラー上にSnAgをめっき法で形成した。CuピラーとSnAgの高さ比は2:3である2μm/3μm。このとき、凸形状部の幅は、バンプ電極BMPの幅よりも小さくなるように形成される。次に、図3に示すように、バンプ電極BMPおよび凸形状部VEUを形成した後、半導体ウェハの薄基板加工により、半導体ウェハの厚さを所望の基板厚さに調整する。その後、半導体ウェハ1Sのチップ領域をダイシングすることにより、複数の半導体チップCHPを形成する。ここで、半導体ウェハ1Sの厚さは、個片化された半導体チップCHPの厚さそのものであり、100μm~200μm程度が望ましい。通常、ストレスリリーフを施しても、半導体チップCHPの厚さが100μmよりも薄くなると、半導体チップCHPが割れたり破損したりしやすくなるだけでなく、半導体チップCHPそのものの応力で半導体チップCHPが曲がり平坦ではなくなる。逆に、半導体チップCHPの厚さが200μmよりも厚い場合は、ストレスリリーフ無しでも、半導体チップCHPが割れたり破損したりしにくく、半導体チップCHPが曲がりにくいが、半導体チップCHPを別の半導体ウェハに固定した後に削る量が増えてしまう。このことから、半導体ウェハ1Sの厚さは100μm~200μmの範囲に調整することが望ましいのである。本実施の形態1では、半導体ウェハ1Sの厚さ、つまり、半導体チップCHPの厚さを200μmに調整している。図4は、個片化された半導体チップCHPのレイアウト構成を示す上面図である。図4に示すように、本実施の形態1における半導体チップCHPは、矩形形状をしており、半導体チップCHP内の外周部に沿うように、半導体チップCHPの内部領域バンプ電極形成領域を囲む凸形状部VEUが設けられている。そして、この凸形状部VEUで囲まれた内部領域に複数のバンプ電極BMPダミーバンプ電極図示せずも含む場合もあるが配列されている。このとき、凸形状部VEUの幅は、バンプ電極BMPの幅よりも小さくなっている。続いて、個片化された半導体チップCHPを接続する半導体ウェハ1Wの作製方法について、図面を参照しながら説明する。本実施の形態1では、半導体ウェハ1Wに予め貫通電極を形成しておき、半導体チップCHPを積層した後、半導体ウェハ1Wを薄板化して貫通電極の端部を露出させる例である。この例は、半導体チップCHPの種類が変わっても、半導体ウェハ1Wを共通で使用する場合、最後に積層する半導体チップCHPがそれまで重ねてきた半導体チップCHPとは外形形状が異なる場合小さい等の利点を有する。同じサイズの半導体チップCHPを重ねる場合は、半導体ウェハ1Wに予め貫通電極を形成する必要はなく、最後に重ねた半導体チップCHPに貫通電極とバンプ電極を形成する構成も取ることができる。まず、図5に示すように、半導体ウェハ1Wにバンプ電極受入部BRUおよび凹形状部CAUを、一般的なレジストパターニング技術とシリコンエッチング技術を使用して形成する。このバンプ電極受入部BRUおよび凹形状部CAUは、半導体ウェハ1Wに形成されている複数のチップ領域のそれぞれに形成される。バンプ電極受入部BRUの大きさ幅は、半導体チップ側に形成したバンプ電極BMPの大きさよりも1.05倍~1.5倍ほど大きくする。バンプ電極受入部BRUの大きさがバンプ電極BMPの大きさの1.05倍よりも小さい場合は、バンプ電極BMPがバンプ電極受入部BRUの内部に入りにくくなってしまう。逆に、バンプ電極受入部BRUの大きさがバンプ電極BMPの大きさの1.5倍よりも大きい場合は、バンプ電極BMPがバンプ電極受入部BRUに入りやすいが、チップ位置が動きやすく合わせずれが発生してしまう。したがって、バンプ電極受入部BRUの大きさ幅は、半導体チップ側に形成したバンプ電極BMPの大きさの1.1倍~1.3倍程度が望ましい。なお、半導体チップCHP側に形成されている凸形状部VEUと、半導体ウェハ1Wに形成される凹形状部CAUの関係も、バンプ電極BMPとバンプ電極受入部BRUの関係と同様に考えることができるので、凹形状部CAUの大きさ幅も、半導体チップ側に形成した凸形状部VEUの大きさよりも1.05倍~1.5倍ほど大きくする。さらに、望ましくは、凹形状部CAUの大きさ幅を、半導体チップ側に形成した凸形状部VEUの大きさの1.1倍~1.3倍程度にする。本実施の形態1では、その後の工程で示すように、半導体ウェハ1Wに貫通電極があるので、貫通電極の内部に施すめっき膜の厚みや側壁絶縁膜の厚さ等を予め考慮する必要がある。例えば、個片化された半導体チップCHPのバンプ電極BMPの直径が10μm、貫通電極の内部に施すめっき膜のめっき厚が4μm、側壁絶縁膜の厚さが0.5μmならば、半導体ウェハ1Wに形成するバンプ電極受入部BRUの直径は、10μm×1.1~1.3倍めっき厚4μm×2側壁絶縁膜の厚さ0.5μm×2=20μm~22μmになる。本実施の形態1では、例えば、バンプ電極受入部BRUの大きさ幅を21μmとしている。また、バンプ電極受入部BRUの深さは、半導体チップCHP側に形成したバンプ電極の高さの0.05倍~1.3倍程度に調整する。バンプ電極受入部BRUの深さがバンプ電極の高さの0.05倍よりも浅い場合には、個片化した半導体チップCHPのバンプ電極BMPがバンプ電極受入部BRUからはずれやすく、合わせずれを起こしやすくなってしまう。逆に、バンプ電極受入部BRUの深さがバンプ電極の高さの1.3倍よりも大きい場合には、バンプ電極受入部BRUにしっかり入りはずれにくいが、バンプ電極BMPが後述する貫通電極と接続されない可能性が高くなる。したがって、バンプ電極受入部BRUの深さは、半導体チップ側に形成したバンプ電極BMPの高さの0.3倍~0.9倍程度が望ましい。この場合も、貫通電極の内部に施すめっき膜の厚み、バンプ電極受入部BRUの底部に形成される絶縁膜の厚さ等を予め考慮する必要がある。個片化された半導体チップCHPのバンプ電極BMPの高さが5μm、貫通電極の内部に施すめっき膜の厚さが4μm、絶縁膜の厚さが0.5μmならば、半導体ウェハ1Wに形成するバンプ電極受入部BRUの深さは、5μm×0.05倍~1.3倍めっき膜の厚さ4μm絶縁膜の厚さ0.5μm=4.75μm~11μmとなる。本実施の形態1では、例えば、バンプ電極受入部BRUの深さを9μmとしている。なお、半導体チップCHP側に形成されている凸形状部VEUと、半導体ウェハ1Wに形成される凹形状部CAUの関係も、バンプ電極BMPとバンプ電極受入部BRUの関係と同様に考えることができるので、凹形状部CAUの深さも、半導体チップ側に形成した凸形状部VEUの高さの0.05倍~1.3倍程度にする。さらに、望ましくは、凹形状部CAUの深さを、半導体チップ側に形成した凸形状部VEUの高さの0.3倍~0.9倍程度にする。図6は、半導体ウェハ1Wの表面上面1つのチップ領域に形成されたバンプ電極受入部BRUおよび凹形状部CAUのレイアウト構成を示す上面図である。図6に示すように、複数のバンプ電極受入部BRUを囲むように凹形状部CAUが形成されていることがわかる。つまり、半導体ウェハ1Wに形成されるバンプ電極受入部BRUおよび凹形状部CAUの配置構成は、図4に示す半導体チップCHPに形成されたバンプ電極BMPおよび凸形状部VEUの配置構成に対応している。このとき、図4に示す凸形状部VEUの幅をバンプ電極BMPの幅よりも小さく形成した理由は、半導体ウェハ1Wに形成される凹形状部CAUの幅をバンプ電極受入部BRUの幅よりも小さくするためである。なぜなら、半導体ウェハ1W上に半導体チップCHPをしっかり固定する観点から、半導体ウェハ1Wに形成される凹形状部CAUの深さをバンプ電極受入部BRUの深さを揃える必要があるからである。すなわち、凹形状部CAUおよびバンプ電極受入部BRUは、半導体ウェハ1Wを構成するシリコンをエッチングすることにより形成されるが、このときのエッチング特性として、エッチングする形状に依存してエッチング速度に差が生じるからである。つまり、バンプ電極受入部BRUの幅と凹形状部CAUの幅を同程度にすると、バンプ電極受入部BRUのエッチング速度よりも、凹形状部CAUのエッチング速度の方が大きくなってしまうため、凹形状部CAUの深さがバンプ電極受入部BRUの深さよりも深くなってしまう。そこで、本実施の形態1では、凹形状部CAUの幅をバンプ電極受入部BRUの幅よりも小さく形成することにより、バンプ電極受入部BRUのエッチング速度と、凹形状部CAUのエッチング速度とが同程度になるように調整している。この結果、本実施の形態1によれば、半導体ウェハ1Wに形成される凹形状部CAUの深さをバンプ電極受入部BRUの深さを揃えることができるのである。次に、図7に示すように、半導体ウェハ1Wにバンプ電極受入部BRUおよび凹形状部CAUを形成した後、バンプ電極受入部BRUの底部に貫通電極用の溝DITを形成する。ここでは、CVD法ChemicalVaporDepositionを使用することにより形成された酸化シリコン膜からなるハードマスクで溝DITを加工する。ハードマスクは、一般的な低温CVD膜で形成し、形成温度は400°C以下が望ましく、実際には150°C以下の温度が最適である。ハードマスクを用いる理由は、貫通電極の加工後に酸化シリコン膜が貫通電極の周辺すべてを絶縁体として覆うことができるためである。続いて、図8に示すように、貫通電極用の溝DITを加工した後、溝DITの側壁に低温CVD法により絶縁膜図示せずを形成する。この後、溝DITの内部にめっき膜PFを形成するため、シード層図示せずをスパッタリング法で堆積させ、通常のめっき法により、溝DITの内部にめっき膜PFを充填する。シード層はチタンTi、窒化チタンTiN、タンタルTa、銅Cuなどを使用し、シード層の厚さはトータルで30nm~1500nmとする。めっき膜PFの材料には、例えば、ニッケルNi、銅Cu等を用いる。溝DITの内部にめっき膜PFを充填して、複数の貫通電極TSVを形成した後、半導体ウェハ1Wの表面に形成されている余分なめっき膜PFをCMP法ChemicalMechanicalPolishing等で平坦化して除去する。ここまでの工程により、バンプ電極受入部BRUおよび凹形状部CAUの内部に、絶縁膜図示せずを介して、めっき膜PFが形成されることになる。また、貫通電極TSV内部にめっき膜PFを充填した後に、柔らかい金属Sn、SnAg、SnAgCu、In等を形成し、この後にCMP法による平坦化を実施してもよい。CMP法による平坦化処理後にめっきを施す場合、無電解めっき法を使用して選択的にめっきする方法もある。本実施の形態1では、貫通電極TSVの直径は8μmであり、シード層のバリアメタル膜としてタンタルTaと窒化チタンTiNを50nm、Cuシード層を600nm堆積させた。貫通電極TSVの内部を銅めっき膜にて埋め込んだ後に錫めっき膜を0.3μm形成した。次に、個片化した複数の半導体チップCHP1を半導体ウェハ1Wに接続した後、半導体ウェハ1Wに接続した半導体チップCHP1の薄基板加工と平坦化するまでの工程について図面を参照しながら説明する。まず、図9に示すように、半導体チップCHP1に形成されたバンプ電極BMPを、半導体ウェハ1Wに形成されたバンプ電極受入部BRUにはめ込んでいくとともに、半導体チップCHP1に形成された凸形状部VEUを、半導体ウェハ1Wに形成された凹形状部CAUにはめ込んでいく。例えば、第1半導体チップ半導体チップCHP1に形成されているバンプ電極BMPを半導体ウェハ1Wの第1チップ領域上に形成されているバンプ電極受入部BRUにはめ込むとともに、第1半導体チップ半導体チップCHP1に形成された凸形状部VEUを、半導体ウェハ1Wの第1チップ領域に形成された凹形状部CAUにはめ込んでいく。同様に、第2半導体チップ半導体チップCHP1に形成されているバンプ電極BMPを半導体ウェハ1Wの第1チップ領域に隣接する第2チップ領域上に形成されているバンプ電極受入部BRUにはめ込むとともに、第2半導体チップ半導体チップCHP1に形成された凸形状部VEUを、半導体ウェハ1Wの第2チップ領域に形成された凹形状部CAUにはめ込んでいく。この際、ウェハ温度はバンプ電極BMPおよび凸形状部VEUが溶解しない程度の低い温度常温でも可能で実施する。このため、バンプ電極BMPとバンプ電極受入部BRUとは接触はしていても完全に接続されていない。同様に、凸形状部VEUと凹形状部CAUとは接触はしていても完全に接続されていない。すべての半導体チップCHP1を半導体ウェハ1Wにはめ込んだ後に、半導体チップCHP1と半導体ウェハ1Wを一括して接続する。このときの接続温度や接続圧力は、バンプ電極BMPおよび凸形状部VEUの材料やバンプ電極BMPの数、接続する半導体チップ数によって変わる。本実施の形態1では、例えば、半導体チップ側のバンプ電極BMPおよび凸形状部VEUはSnAgであり、バンプ電極受入部BRU側の最表面の金属は錫Snとしている。そして、最大接続温度は280°Cであり、接続圧力は10N/チップとしている。ここで、本実施の形態1の特徴は、半導体チップCHP1を半導体ウェハ1Wに接続する際、半導体チップCHP1内の外周部に沿って、半導体チップCHP1内の内部領域バンプ電極形成領域を囲う接続部を設けている点にある。具体的に、本実施の形態1では、半導体ウェハ1Wのチップ領域の表面に、凹形状をした複数のバンプ電極受入部BRUと、複数のバンプ電極受入部BRUを囲む凹形状部CAUとを形成している。そして、半導体チップCHP1を半導体ウェハ1Wに搭載して固定する際、複数のバンプ電極BMPのそれぞれを、複数のバンプ電極受入部BRUのそれぞれに挿入するとともに、凸形状部VEUを凹形状部CAUに挿入している。このように、本実施の形態1によれば、凸形状部VEUを凹形状部CAUに挿入することにより、半導体チップCHP1内の内部領域バンプ電極形成領域を囲う接続部が構成されることになる。例えば、一般的なCtoWの場合、半導体チップCHP1を半導体ウェハ1Wに接続した後に、半導体チップCHP1と半導体ウェハ1W間に樹脂等を注入することで、半導体チップCHP1と半導体ウェハ1Wの固定強化や、デバイス面や半導体チップCHP1と半導体ウェハ1Wをつなぐバンプ電極BMP等の保護を行っている。ところが、半導体チップCHP1と半導体ウェハ1W間のギャップが狭い場合、半導体チップCHP1が平面上に複数レイアウトされていると、半導体チップCHP1と半導体ウェハ1W間のギャップに均一に隙間なく樹脂を注入することは困難となる。さらに、プロセス処理や接続時の加熱による、半導体チップCHP1と樹脂の熱膨張係数差およびボイド等から生じる表面凹凸の発生やチップ傾斜等の問題が発生する。これに対し、本実施の形態1によれば、凸形状部VEUを凹形状部CAUに挿入することにより構成される接続部によって、半導体チップCHP1を確実に半導体ウェハ1Wへ固定することができるため、半導体チップCHP1と半導体ウェハ1Wの間に樹脂を埋め込む工程が不要となる。このことから、本実施の形態1によれば、半導体チップCHP1を確実に半導体ウェハ1Wへ固定しながら、半導体チップCHP1と半導体ウェハ1Wとの間に樹脂を埋め込むことで生じる問題点を解決することができる。さらに、半導体チップCHP1と半導体ウェハ1Wの隙間に樹脂を埋め込む場合、複数の半導体チップCHP1のそれぞれを半導体ウェハ1W上に搭載する毎に熱処理を加える必要がある。したがって、複数の半導体チップCHP1のうち、最初の方の段階で半導体ウェハ1Wに搭載されたものは、最後の方の段階で半導体ウェハ1Wに搭載されたものに比べて熱負荷が大きくなる。つまり、半導体ウェハ1W上に搭載された複数の半導体チップCHP1に加わる熱負荷のばらつきが生じることになる。この結果、複数の半導体チップCHP1に形成されている半導体デバイスの特性ばらつきも大きくなるおそれが高まる。特に、熱負荷が大きくなると、半導体チップCHP1に形成されているバンプ電極BMPの表面酸化も起こりやすくなる。これに対し、本実施の形態1によれば、まず、熱負荷をかけない状態で、すべての半導体チップCHP1を半導体ウェハ1W上に搭載した後、一度に熱負荷を印加するため、各半導体チップCHP1に加わる熱負荷を均一にすることができる。このことから、複数の半導体チップCHP1のそれぞれに形成されている半導体デバイスの特性ばらつきを抑制することができるとともに、半導体チップCHP1に加わる熱負荷を最小限にすることができるため、バンプ電極BMPの表面酸化も抑制することができる。また、本実施の形態1では、半導体チップCHP1を半導体ウェハ1Wに搭載して固定する際、複数のバンプ電極BMPのそれぞれを、複数のバンプ電極受入部BRUのそれぞれに挿入するとともに、凸形状部VEUを凹形状部CAUに挿入するように構成している。このため、例えば、半導体ウェハ1Wの表面を平坦にして、この平坦面上にバンプ電極BMPを搭載する場合に比べて、半導体ウェハ1W上に積層した半導体チップCHP1の高さを低くすることができる。つまり、本実施の形態1では、半導体ウェハ1Wと半導体チップCHP1との積層厚を薄くすることができる。さらに、例えば、半導体チップCHP1に形成されている複数のバンプ電極BMPや凸形状部VEUの間に高さばらつきがある場合でも、本実施の形態1では、半導体ウェハ1Wに形成されている凹形状のバンプ電極受入部BRUや凹形状部CAUで、バンプ電極BMPの高さばらつきを吸収することができるので、半導体ウェハ1Wと半導体チップCHP1との接続信頼性を向上させることができる。続いて、図10に示すように、複数の半導体チップCHP1を半導体ウェハ1W上に搭載して固定した後、スパッタリング法を使用することにより、半導体チップCHP1と半導体チップCHP1との間の隙間にシード層を堆積させる。その後、シードリカバリとして無電解めっき液に、半導体チップCHP1を搭載した半導体ウェハ1Wを浸漬し、電解めっき法によって、半導体チップCHP1と半導体チップCHP1との間の隙間を充填材FLめっき膜で埋める。このめっき膜充填材FLにより、複数の半導体チップCHP1間の隙間がなくなり、半導体チップCHP1間の接続を強固にすることができる。このようにして、複数の半導体チップCHP1間の隙間を充填材FLめっき膜で埋め込んだ後、複数の半導体チップCHP1の表面上面を一般的なバックグラインドBGで設定厚さの数μm手前まで薄基板加工する。その後、複数の半導体チップCHP1の表面をCMP法によって平坦化する。最終的な半導体チップCHP1の仕上げ厚さは、このCMP法による平坦化処理によって調整される。本実施の形態1では、例えば、半導体チップCHP1間の隙間を埋めるめっき膜はニッケルNiから構成することができ、その高さは42μm程度としている。このように本実施の形態1のさらなる特徴は、複数の半導体チップCHP1間の隙間を充填材FLめっき膜で埋める点にある。これにより、複数の半導体チップCHP1間の隙間がなくなり、複数の半導体チップCHP1間の接続を強固にすることができる。この結果、半導体チップCHP1がずれることなく、上述したバックグラインド工程やCMP法による平坦化工程を実施することができる。ここで、本実施の形態1では、半導体チップCHP1間の隙間をすべて充填材FLめっき膜で埋め込む構成について説明したが、例えば、半導体チップCHP1の間に形成されている隙間の途中の高さまで充填材FLめっき膜を埋め込むこともできる。この場合、半導体チップCHP1間の隙間をすべて充填材FLめっき膜で埋める場合よりも、複数の半導体チップCHP1間の接続強度は低下するものの、最終的な半導体チップCHP1の仕上げ厚さ程度までしか充填材FLめっき膜が埋め込まれていないとすると、上述したバックグラインド工程やCMP法による平坦化工程では、半導体チップCHP1を構成するシリコンだけを研磨することになる。このため、バックグラインド工程やCMP法による平坦化工程を実施しやすくなり、複数の半導体チップCHP1の表面の平坦性を向上させることができる。一方、半導体チップCHP1間の隙間をすべて充填材FLめっき膜で埋める場合には、バックグラインド工程やCMP法による平坦化工程で、半導体チップCHP1を構成するシリコンと、充填材FLを構成するめっき膜という異なる材料を同時に研磨することになる。このため、バックグラインド工程やCMP法による平坦化工程を実施することによる複数の半導体チップCHP1の表面の平坦性は低下するが、複数の半導体チップCHP1間の接続強度を向上させることができる。ここで、半導体チップCHP1の薄基板加工をバックグラインドBGの代わりにドライエッチングやウェットエッチングを用いることも可能である。また、本実施の形態1では、半導体チップCHP1間の隙間を埋める充填材FLにめっき膜金属膜を使用したが、半導体チップCHP1の薄基板加工に悪影響を及ぼさないのであれば、半導体チップCHP1間の隙間を樹脂で埋め込むことも可能である。ただし、充填材FLに樹脂を使用するよりも、めっき膜金属膜を使用する方が望ましい。なぜなら、樹脂は比較的柔らかいため、研磨装置に目詰まりが発生しやすい一方、めっき膜金属膜は比較的硬いため、研磨装置に目詰まりが発生しにくく、安定して半導体チップCHP1の表面研磨を実施することができるからである。なお、本実施の形態1では、半導体チップCHP1の薄基板加工によりチップ厚を44μmまで薄板化し、さらに、その表面をCMP法による平坦化処理によって約4μmほど研磨している。この結果、本実施の形態1での最終的な半導体チップCHP1のチップ厚は40μmである。次に、さらに、半導体チップCHP1の上方に半導体チップを積層する工程について、図面を参照しながら説明する。半導体チップCHP1の上方に半導体チップを積層する工程は、半導体ウェハ1W上に半導体チップCHP1を搭載して固定する工程とほぼ同じである。しかしながら、この後に説明する工程では、複数の半導体チップCHP1間の隙間に埋め込んだめっき膜充填材が存在する点が大きく異なる。複数の半導体チップCHP1間の隙間に埋め込んだめっき膜充填材が、半導体チップCHP1の薄基板加工や平坦化加工の際に窪んだり凹、突状凸になってしまった場合は、その凹凸を修復する処理が必要となる。例えば、半導体チップCHP1の表面にSOGSpinonGrass膜を塗布することで凹凸を低減したり、めっき膜のみを選択的に研磨可能なCMP処理を前もって行う必要がある。これらの工程後、図12に示すように、フォトリソグラフィ技術およびエッチング技術を使用することにより、複数の半導体チップCHP1の表面上面にバンプ電極受入部BRU2および凹形状部CAU2を形成する。その後、図13に示すように、フォトリソグラフィ技術およびエッチング技術を使用することにより、バンプ電極受入部BRU2の底面に、半導体チップCHP1のデバイス形成領域に達する溝DIT2を形成する。このとき形成される溝DIT2は、半導体チップCHP1の上面露出面とは反対側のデバイス形成領域に形成されているデバイスパターンに合わせて形成する必要があるので、合わせマークはシリコンからなる半導体チップCHP1を透過させて確認しなければならない。このため、一般的な可視光を用いたアライメントではなく、赤外線を用いたアライメントが必要となる。半導体チップCHP1はそれぞれ微妙に位置がずれていることが予想されるので、半導体チップCHP1ごとにアライメントを行える露光機を使用する必要がある。また、半導体ウェハ1Wの作製方法と比較して、接続された半導体チップCHP1への溝DIT2の形成では、溝DIT2の加工方法が大きく異なる。溝DIT2の設計値が異なる場合は、直径や深さに応じた溝DIT2の加工条件を新たに設定すれば良いが、溝DIT2の底部に絶縁膜がある場合は、底部でのノッチ発生を極力抑制する必要があり、LFLowFrequencyパルス電源を使用する。LFパルス電源を使用しないで溝DIT2の底部の絶縁膜加工を行う場合は、オーバーエッチングを極力低減しなければならない。以上のように、半導体ウェハ1Wに接続した半導体チップCHP1へのバンプ電極受入部BRU2および凹形状部CAU2の形成は、一般的なフォトリソグラフィ工程でマスクパターンを形成し、その後、このマスクパターンをマスクにしたシリコンのドライエッチングで行なわれる図12参照。そして、溝DIT2は、低温CVD膜とフォトリソグラフィ工程によるハードマスクパターンとを形成した後、シリコンのドライエッチングで加工する図13参照。溝DIT2を形成した後は、溝DIT2の内部に側壁絶縁膜を形成し、溝DIT2の底部に形成されている絶縁膜をドライエッチングで除去する。そして、スパッタリング法によって、溝DIT2の内壁にシード層を堆積させてから、図14に示すように、めっき法により溝DIT2の内部にめっき膜PF2を埋め込むことによりプラグPLG1を形成する。最後に、余分なめっき膜金属膜をCMP法によって除去する。次に、図15に示すように、個片化された半導体チップCHP2に形成されているバンプ電極BMP2および凸形状部VEU2を、半導体チップCHP1の上面に形成されているバンプ電極受入部BRU2および凹形状部CAU2にはめ込み、すべての半導体チップCHP2をはめ込んだ後に、熱処理および加圧処理を施して一括で接続する。前述した工程と同様に、スパッタリング法でシード層を堆積した後、無電解めっき液に半導体ウェハ1Wを浸漬させてシード層のリカバリを行った後、複数の半導体チップCHP2間の隙間をめっき膜充填材FLで埋め込む。そして、隙間を埋めるめっき膜を形成した後、接続された半導体チップCHP2の上面に対して薄基板加工と平坦化加工を行うことにより、半導体チップCHP1と半導体チップCHP2を積層した半導体ウェハ1Wが得られる。その後、図16に示すように、半導体チップCHP2の上面に薄基板加工と平坦化処理を行い、半導体チップCHP2の上面にバンプ電極受入部BRU3、凹形状部CAU3およびプラグPLG2を形成する。次に、半導体チップCHP3に形成されているバンプ電極BMP3および凸形状部VEU3を、半導体チップCHP2の上面に形成されているバンプ電極受入部BRU3および凹形状部CAU3にそれぞれはめ込み、すべての半導体チップCHP3をはめ込んだ後に、熱処理および加圧処理を施して一括で接続する。その後、上述した方法と同様な方法で、複数の半導体チップCHP3間の隙間をめっき膜充填材FLで埋め込むことにより、半導体チップCHP2上に半導体チップCHP3を積層する。続いて、半導体チップCHP1~半導体チップCHP3を積層した半導体ウェハ1Wの基板側裏面を上面に向けた後、この基板側裏面を薄基板加工し、あらかじめ内部に形成してある貫通電極TSVを露出させて、貫通電極TSV上にバンプ電極BMP4を形成する方法について、図面を参照しながら説明する。まず、図17に示すように、半導体ウェハ1Wの基板側裏面から貫通電極TSVの端部を露出させるために、半導体ウェハ1Wの基板側裏面から一般的なバックグラインド工程によって薄基板加工した後、CMP法による平坦化処理を行う。この際、貫通電極TSVの端部が露出する数μm手前で平坦化処理を止める。これは、貫通電極TSVの端部が露出するまで平坦化処理を実施すると、露出した貫通電極TSVから貫通電極TSVの材料である銅汚染物質が拡散してしまうことを防止するためである。次に、貫通電極TSVの周辺のみを開口させるようにパターニングされたレジスト膜を使用して半導体ウェハ1Wを加工し、貫通電極TSVの上部に形成されている絶縁膜を露出させる。そして、その絶縁膜上に低温CVD法にて絶縁膜ILを形成し、再び、貫通電極TSVの上部のみを開口するレジスト膜によって絶縁膜ILを加工し、貫通電極TSVの上部を露出させる。その後、図18に示すように、露出した貫通電極TSVに、一般的なセミアディティブ法による、シード層の堆積とフォトリソグラフィ工程によるバンプ電極パターンを形成し、前述した工程と同様なめっき処理により、貫通電極TSVと電気的に接続するバンプ電極BMPを形成する。続いて、図19に示すように、半導体チップCHP1~半導体チップCHP3を積層した半導体ウェハ1Wをダイシングすることにより、個片化された複数の積層半導体チップLCHPを得ることができる。この場合,半導体ウェハ1Wのダイシング前に,半導体チップCHP3の基板部分の薄基板加工を行って所望の基板厚さに調整してからダイシングすることも可能である。この積層半導体チップLCHPは、半導体チップCHP1~半導体チップCHP3と、半導体ウェハ1Wを切断することにより形成されたインタポーザチップ基板チップIPCHPから構成される。ここで、ダイシングの際、図19に示すように、チップ領域を囲む凹形状部CAU1~CAU3および凸形状部VEU1~VEU3をすべて除去する構成を取ることができる。この場合、積層半導体チップLCHPの半導体チップ間に隙間が現れる。そこで、例えば、図20に示すように、この隙間に樹脂RJを埋め込んで固定することにより、強固な積層半導体チップLCHPを得ることができる。ここでの隙間への樹脂RJの埋め込みは、バンプ電極BMP~BMP3の接続も兼ねるものではないため、樹脂RJの埋め込み後に行なわれる熱処理は比較的低温で行なわれることになる。具体的に、例えば、バンプ電極BMP~BMP3の接続も目的とする場合は、300°C以上の熱処理が必要となり、半導体チップCHP1~CHP3と樹脂RJの熱膨張係数差およびボイド等から生じる表面凹凸の発生やチップ傾斜等が問題となりやすい。これに対し、ここでの隙間への樹脂RJの埋め込みは、バンプ電極BMP~BMP3の接続も兼ねるものではないため、例えば、200°C以下で行うことができる。このことから、半導体チップCHP1~CHP3と樹脂RJの熱膨張係数差およびボイド等から生じる表面凹凸の発生やチップ傾斜等は顕在化しないものと考えられる。一方、ダイシングの際、図21に示すように、チップ領域を囲む凹形状部CAU1~CAU3および凸形状部VEU1~VEU3をすべて残存させる構成を取ることができる。この場合、製品としての積層半導体チップLCHP2に、そのまま、凹形状部CAU1~CAU3および凸形状部VEU1~VEU3からなる接続部が痕跡として残存することになる。このような構成の積層半導体チップLCHP2では、各半導体チップ間の隙間が接続部で塞がれた状態となるため、この隙間への樹脂の埋め込みはできない。ただし、このような積層半導体チップLCHPであっても、例えば、積層半導体チップLCHP2の側面のみを樹脂で固定することはでき、この構成であっても強固な積層半導体チップLCHP2を得ることができる。以上のようにして、本実施の形態1によれば、生産性の高いCtoW技術を使用しつつ、歩留まり向上を図ることが可能な半導体装置の製造方法を提供することができる。実施の形態2次に、本実施の形態2における半導体装置の製造方法について、図面を参照しながら説明する。なお、前記実施の形態1に記載され、本実施の形態2に未記載の事項は、特段の事情がない限り、本実施の形態2にも適用することができる。本実施の形態2における半導体装置の製造方法と前記実施の形態1における半導体装置の製造方法との相違点は、デバイス面にバンプ電極および凸形状部が形成された半導体チップを、予め貫通電極とバンプ電極受入部および凹形状部が形成された半導体ウェハに接続した後の工程にある。具体的に、前記実施の形態1では、複数の半導体チップを半導体ウェハに接続した後に、複数の半導体チップ間の隙間を充填材めっき膜で埋め込んでから、半導体チップの薄基板加工と平坦化処理を行っている。一方、本実施の形態2では、複数の半導体チップを半導体ウェハに接続した後に、半導体チップの薄基板加工と平坦化処理を行い、その後、複数の半導体チップ間の隙間を充填材めっき膜で埋め込んで固定する点が前記実施の形態1と異なる。以下に、前記実施の形態1とは異なる方法で個片化された半導体チップを逐次積層する方法について説明する。まず初めに、図22に示すように、半導体ウェハのデバイス面へバンプ電極BMPおよび凸形状部VEUa、VEUbを形成し、良品チップ検査を実施した後、半導体ウェハの薄基板加工とダインシングを行うことにより個片化された半導体チップCHP1を作製する。そして、図23に示すように、予めバンプ電極受入部BRU、凹形状部CAUa、CAUbおよび貫通電極TSVを形成した半導体ウェハ1Wを準備し、個片化された半導体チップCHP1と半導体ウェハ1Wとを接続する。具体的に、半導体チップCHP1に形成されたバンプ電極BMPを、半導体ウェハ1Wに形成されたバンプ電極受入部BRUにはめ込んでいくとともに、半導体チップCHP1に形成された凸形状部VEUa、VEUbを、半導体ウェハ1Wに形成された凹形状部CAUa、CAUbに、それぞれ、はめ込んでいく。この際、ウェハ温度はバンプ電極BMPおよび凸形状部VEUa、VEUbが溶解しない程度の低い温度常温でも可能で実施する。このため、バンプ電極BMPとバンプ電極受入部BRUとは接触はしていても完全に接続されていない。同様に、凸形状部VEUa、VEUbと凹形状部CAUa、CAUbとは接触はしていても完全に接続されていない。すべての半導体チップCHP1を半導体ウェハ1Wにはめ込んだ後に、半導体チップCHP1と半導体ウェハ1Wを一括して接続する。このときの接続温度や接続圧力は、バンプ電極BMPおよび凸形状部VEUa、VEUbの材料やバンプ電極BMPの数、接続する半導体チップ数によって変わる。ここで、本実施の形態2の特徴は、図22に示すように、半導体チップCHP1の内部領域バンプ電極BMP形成領域を囲む凸形状部VEUa、VEUbを2列で形成している点にある。これにより、図23に示すように、半導体チップCHP1を半導体ウェハ1Wに搭載して固定する際、半導体チップCHP1と半導体ウェハ1W間の接続面積を増やすことができる。このため、本実施の形態2によれば、半導体チップCHP1と半導体ウェハ1Wとの接続強度を強化することができる。このとき、半導体チップCHP1に形成する接続部を、凸形状部VEUaおよび凸形状部VEUbから形成するのではなく、幅の広い1列の凸形状部から構成することによっても、半導体チップCHP1と半導体ウェハ1Wとの接続強度を強化することができると考えられる。しかし、本実施の形態2では、以下に示す理由から、半導体チップCHP1に形成する接続部を、凸形状部VEUaおよび凸形状部VEUbの2列から形成している。すなわち、バンプ電極形成領域を囲む凸形状部接続部の幅を広げずに2列にした理由は、半導体ウェハ1Wに形成されるバンプ電極受入部BRUおよび凹形状部CAUa、CAUbを形成する際のドライエッチング特性に起因している。つまり、半導体チップCHP1に形成する接続部を、幅の広い1列の凸形状部VEUから構成する場合、この凸形状部VEUをはめ込むために、半導体ウェハ1Wに形成される凹形状部CAUの幅も大きくする必要がある。この場合、半導体ウェハ1Wには、バンプ電極BMPをはめ込むためのバンプ電極受入部BRUと、幅の広い凹形状部CAUとを形成することになる。ところが、シリコンのドライエッチング特性として、凹形状部CAUの幅が広くなると、それだけ、凹形状部CAUの深さが深くなってしまうのである。つまり、シリコンのドライエッチングでは、幅の広いパターンと幅の狭いパターンとを同時に加工する場合、幅の広いパターンの深さが幅の狭いパターンの深さよりも深くなってしまう特性がある。したがって、半導体ウェハ1Wにバンプ電極受入部BRUと、バンプ電極受入部BRUよりも幅の広い凹形状部CAUとを形成すると、バンプ電極受入部BRUの深さよりも、幅の広い凹形状部CAUの深さのほうが深くなってしまうのである。すると、バンプ電極BMPをバンプ電極受入部BRUにはめ込む際には、バンプ電極BMPがバンプ電極受入部BRUの内部に確実に充填される。これに対し、凸形状部VEUを凹形状部CAUにはめ込んでいく際、凹形状部CAUの深さが深い分だけ、凹形状部CAUの内部に空間が残存してしまい接続強度が弱くなってしまう。そこで、本実施の形態2では、半導体チップCHP1と半導体ウェハ1Wとの接続強度を強化する方法として、半導体チップCHP1に形成する接続部を、幅の広い1列の凸形状部VEUから構成するのではなく、バンプ電極BMPよりも幅の狭い2列の凸形状部VEUaおよび凸形状部VEUbから構成している。これにより、半導体ウェハ1Wには、バンプ電極BMPをはめ込むためのバンプ電極受入部BRUと、バンプ電極受入部BRUの幅よりも小さな幅を有する2列の凹形状部CAUa、CAUbとを形成すればよいことになる。この結果、本実施の形態2によれば、バンプ電極受入部BRUおよび幅の狭い凹形状部CAUa、CAUbをドライエッチングで加工することになるため、バンプ電極受入部BRUの深さと、2列の凹形状部CAUa、CAUbの深さとの間のばらつきを抑制することができる。このように、本実施の形態2によれば、バンプ電極受入部BRUの幅よりも小さな幅を有する2列の凹形状部CAUa、CAUbを形成して、それぞれの凹形状部CAUa、CAUbに、凸形状部VEUa、VEUbをはめ込むように構成される。この結果、本実施の形態2によれば、半導体チップCHP1と半導体ウェハ1Wとの接続強度の向上を図ることができるとともに、バンプ電極受入部BRUの深さと、2列の凹形状部CAUa、CAUbの深さとの間の深さばらつきを抑制することができる。続いて、図24に示すように、個片化された複数の半導体チップCHP1を半導体ウェハ1Wに搭載して固定した後、半導体チップCHP1の裏面の薄基板加工と平坦化処理を行う。この時の半導体チップCHP1のチップ厚さは、例えば、40μmであった。このように、本実施の形態2では、複数の半導体チップCHP1間に存在する隙間に充填材を充填する前に、半導体チップCHP1の裏面の薄基板加工および平坦化処理を実施している。なぜなら、本実施の形態2では、上述したように、半導体ウェハ1Wに2列の凹形状部CAUa、CAUbを形成して、それぞれの凹形状部CAUa、CAUbに、半導体チップCHP1の凸形状部VEUa、VEUbをはめ込むよう構成しているため、半導体チップCHP1と半導体ウェハ1Wとの接続強度を強化できているからである。つまり、本実施の形態2では、半導体チップCHP1と半導体ウェハ1Wとの接続強度が向上していることから、複数の半導体チップCHP1間の隙間を充填材で埋め込まなくても、薄基板加工および平坦化処理によって、半導体チップCHP1に位置ずれが発生しにくくなるからである。そして、図25に示すように、薄基板加工および平坦化処理後を実施した後、複数の半導体チップCHP1の上面にシード層を堆積し、さらに、無電解めっき法によってシードリカバリを施す。そして、複数の半導体チップCHP1の上面、および、複数の半導体チップCHP1間の隙間を充填するようにめっき膜充填材FLを形成する。このときのめっき膜の厚さは43μmである。次に、半導体チップCHP1の上面に形成されためっき膜を除去するために、めっき膜の平坦化処理を、例えば、CMP法で実施する。このCMP法による平坦化処理によって、複数の半導体チップCHP1の上面を平坦化することができる。このように本実施の形態2では、薄基板加工および平坦化処理を実施した後に、めっき膜充填材FLによって半導体チップCHP1間の隙間を埋め込み、その後、半導体チップCHP1の上面に形成されている余分なめっき膜を除去することにより、半導体チップCHP1の表面を平坦化することができるので、信頼性の高いプロセスを実現できる。次に、図26に示すように、一般的なフォトリソグラフィ技術とエッチング技術により、半導体チップCHP1の上面にバンプ電極受入部BRU2および凹形状部CAU2a、CAU2bを形成する。その後、低温CVD膜をハードマスクパターンとしたドライエッチングにより、プラグ用の溝をバンプ電極受入部BRU2の底部に形成する。このプラグ用の溝を形成した後は、溝の内部に側壁絶縁膜を形成し、溝の底部に形成されている絶縁膜をドライエッチングで除去する。そして、スパッタリング法によって、溝の内壁にシード層を堆積させてから、めっき法により溝の内部にめっき膜を埋め込むことによりプラグPLG1を形成する。最後に、余分なめっき膜金属膜をCMP法によって除去する。続いて、図27に示すように、半導体チップCHP1の上面にバンプ電極受入部BRU2および凹形状部CAU2a、CAU2bまで形成した後、再び、個片化された半導体チップCHP2をはめ込み、すべての半導体チップCHP2をはめ込んだ後に一括で接続する。上述した工程と同様に、接続された半導体チップCHP2の上面の薄基板加工と平坦化処理を実施する。その後、スパッタリング法でシード層を堆積した後、無電解めっき液に半導体ウェハ1Wを浸漬させてシード層のリカバリを行ってから、複数の半導体チップCHP2間の隙間をめっき膜充填材FLで埋め込む。隙間を埋めるめっき膜充填材FLを形成した後、半導体チップCHP2上の余分なめっき膜を、例えば、CMP法によって除去することにより、半導体チップCHP2の上面を平坦化する、これにより、半導体チップCHP1および半導体チップCHP2を積層した半導体ウェハ1Wを得ることができる。次に、半導体チップCHP2の上面に、再び、バンプ電極受入部および凹形状部を形成し、さらに、半導体チップCHP2の上面に3層目の半導体チップを接続する。そして、上述した工程と同様して、接続された3層目の半導体チップの上面の薄基板加工と平坦化処理を実施する。その後、3層目の半導体チップの隙間をめっき膜充填材で埋め込むことにより、半導体チップCHP1、半導体チップCHP2、および、3層目の半導体チップを積層した半導体ウェハ1Wを得ることができる。その後、前記実施の形態1と同様に、半導体チップCHP1、半導体チップCHP2、および、3層目の半導体チップを積層した半導体ウェハ1Wを薄基板加工して貫通電極TSVの端部を露出させた後、貫通電極TSV上にバンプ電極BMP4を形成する図16、図17参照。次に、貫通電極TSVの端部にバンプ電極BMP4を形成した半導体ウェハ1Wをダイシングすることで、個片化された積層半導体チップLCHPを得ることができる。以上のようにして、本実施の形態2によれば、生産性の高いCtoW技術を使用しつつ、歩留まり向上を図ることが可能な半導体装置の製造方法を提供することができる。また、本実施の形態2では、薄基板加工および平坦化処理を実施した後に、めっき膜充填材FLによって半導体チップCHP1間の隙間を埋め込み、その後、半導体チップCHP1の上面に形成されている余分なめっき膜を除去することにより、半導体チップCHP1の表面を平坦化することができるので、信頼性の高いプロセスを実現できる。実施の形態3前記実施の形態1では、半導体チップCHP1にバンプ電極BMPおよび凸形状部VEUを形成し、半導体ウェハ1Wにバンプ電極受入部BRUおよび凹形状部CAUを形成する例について説明した。本実施の形態3では、半導体チップCHP1にバンプ電極BMPおよび凹形状部CAUを形成し、半導体ウェハ1Wにバンプ電極受入部BRUおよび凸形状部VEUを形成する例について説明する。まず初めに、図28に示すように、半導体ウェハのデバイス面へバンプ電極BMPおよび凹形状部CAUを形成し、良品チップ検査を実施した後、半導体ウェハの薄基板加工とダインシングを行うことにより個片化された半導体チップCHP1を作製する。そして、図28に示すように、予めバンプ電極受入部BRUおよび凸形状部VEUを形成した半導体ウェハ1Wを準備し、個片化された半導体チップCHP1と半導体ウェハ1Wとを接続する。具体的に、図29に示すように、半導体チップCHP1に形成されたバンプ電極BMPを、半導体ウェハ1Wに形成されたバンプ電極受入部BRUにはめ込んでいくとともに、半導体ウェハ1Wに形成された凸形状部VEUを、半導体チップCHP1に形成された凸形状部VEUにはめ込んでいく。この際、ウェハ温度はバンプ電極BMPおよび凸形状部VEUが溶解しない程度の低い温度常温でも可能で実施する。このため、バンプ電極BMPとバンプ電極受入部BRUとは接触はしていても完全に接続されていない。同様に、凸形状部VEUと凹形状部CAUとは接触はしていても完全に接続されていない。すべての半導体チップCHP1を半導体ウェハ1Wにはめ込んだ後に、半導体チップCHP1と半導体ウェハ1Wを一括して接続する。このときの接続温度や接続圧力は、バンプ電極BMPおよび凸形状部VEUの材料やバンプ電極BMPの数、接続する半導体チップ数によって変わる。ここで、本実施の形態3の特徴は、半導体チップCHP1を半導体ウェハ1Wに接続する際、半導体チップCHP1内の外周部に沿って、半導体チップCHP1内の内部領域バンプ電極形成領域を囲う接続部を設けている点にある。具体的に、本実施の形態3では、半導体ウェハ1Wのチップ領域の表面に、凹形状をした複数のバンプ電極受入部BRUと、複数のバンプ電極受入部BRUを囲む凸形状部VEUとを形成している。そして、半導体チップCHP1を半導体ウェハ1Wに搭載して固定する際、複数のバンプ電極BMPのそれぞれを、複数のバンプ電極受入部BRUのそれぞれに挿入するとともに、凹形状部CAUを凸形状部VEUに挿入している。このように、本実施の形態3によれば、半導体チップCHP1に形成されている凹形状部CAUに、半導体ウェハ1Wに形成されている凸形状部VEUに挿入することにより、半導体チップCHP1内の内部領域バンプ電極形成領域を囲う接続部が構成されることになる。このように構成されている本実施の形態3によれば、半導体チップCHP1に形成されている凹形状部CAUに、半導体ウェハ1Wに形成されている凸形状部VEUを挿入することにより構成される接続部によって、半導体チップCHP1を確実に半導体ウェハ1Wへ固定することができるため、半導体チップCHP1と半導体ウェハ1Wの間に樹脂を埋め込む工程が不要となる。このことから、本実施の形態3によれば、半導体チップCHP1を確実に半導体ウェハ1Wへ固定しながら、半導体チップCHP1と半導体ウェハ1Wとの間に樹脂を埋め込むことで生じる問題点を解決することができる。続いて、図30に示すように、複数の半導体チップCHP1を半導体ウェハ1W上に搭載して固定した後、スパッタリング法を使用することにより、半導体チップCHP1と半導体チップCHP1との間の隙間にシード層を堆積させる。その後、シードリカバリとして無電解めっき液に、半導体チップCHP1を搭載した半導体ウェハ1Wを浸漬し、電解めっき法によって、半導体チップCHP1と半導体チップCHP1との間の隙間を充填材FLめっき膜で埋める。このめっき膜充填材FLにより、複数の半導体チップCHP1間の隙間がなくなり、半導体チップCHP1間の接続を強固にすることができる。このように本実施の形態3のさらなる特徴は、複数の半導体チップCHP1間の隙間を充填材FLめっき膜で埋める点にある。これにより、複数の半導体チップCHP1間の隙間がなくなり、複数の半導体チップCHP1間の接続を強固にすることができる。この結果、半導体チップCHP1がずれることなく、上述したバックグラインド工程やCMP法による平坦化工程を実施することができる。以上のようにして、複数の半導体チップCHP1間の隙間を充填材FLめっき膜で埋め込んだ後、図31に示すように、複数の半導体チップCHP1の表面上面の薄基板加工および平坦化処理を実施する。その後、前記実施の形態1と同様な工程を経ることにより、本実施の形態3における半導体装置を製造することができる。なお、図32は、本実施の形態3の変形例を示す図である。図32に示すように、隣接する半導体チップCHP1の端部に、それぞれ、凹形状部CAUを設け、この隣接する半導体チップCHP1に跨るように形成されている凹形状部CAUの内部に、半導体ウェハ1Wに形成した凸形状部VEUを挿入するように構成してもよい。実施の形態4前記実施の形態1~3では、複数の良品チップを半導体ウェハに接続して処理する場合以下、CtoWというChiptoWaferについて説明したが、本実施の形態4では、単体の良品チップを別の半導体チップに接続して処理する場合以下、CtoCというChiptoChipに本発明の技術的思想を適用する例について説明する。まず初めに、図33に示すように、半導体ウェハのデバイス面へバンプ電極受入部BRUおよび凹形状部CAUを形成し、良品チップ検査を実施した後、半導体ウェハの薄基板加工とダインシングを行うことにより個片化された半導体チップCHP1を作製する。さらに、本実施の形態4では、別の半導体ウェハのデバイス面へバンプ電極BMPおよび凸形状部VEUを形成し、良品チップ検査を実施した後、半導体ウェハの薄基板加工とダインシングを行うことにより個片化された半導体チップCHP2を作製する。そして、図33に示すように、予めバンプ電極受入部BRUおよび凹形状部CAUを形成した半導体チップCHP1を台座部PE上に配置し、台座部PE上に配置した半導体チップCHP1と半導体チップCHP2とを接続する。具体的に、図34に示すように、半導体チップCHP2に形成されたバンプ電極BMPを、半導体チップCHP1に形成されたバンプ電極受入部BRUにはめ込んでいくとともに、半導体チップCHP2に形成された凸形状部VEUを、半導体チップCHP1に形成された凹形状部CAUにはめ込んでいく。このとき、加熱処理および加圧処理を施すことにより、半導体チップCHP2を半導体チップCHP1に確実に固定することができる。本実施の形態4では、半導体チップCHP1の表面上面に、凹形状をした複数のバンプ電極受入部BRUと、複数のバンプ電極受入部BRUを囲む凹形状部CAUとを形成している。そして、半導体チップCHP2を半導体チップCHP1に搭載して固定する際、複数のバンプ電極BMPのそれぞれを、複数のバンプ電極受入部BRUのそれぞれに挿入するとともに、凸形状部VEUを凹形状部CAUに挿入している。このように、本実施の形態4によれば、半導体チップCHP1に形成されている凹形状部CAUに、半導体チップCHP2に形成されている凸形状部VEUを挿入することにより、半導体チップCHP2内の内部領域バンプ電極形成領域を囲う接続部が構成されることになる。このように構成されている本実施の形態4によれば、半導体チップCHP1に形成されている凹形状部CAUに、半導体チップCHP2に形成されている凸形状部VEUを挿入することにより構成される接続部によって、半導体チップCHP2を確実に半導体チップCHP1へ固定することができる。このため、半導体チップCHP1と半導体チップCHP2の間に樹脂を埋め込む工程が不要となる。このことから、本実施の形態4によれば、半導体チップCHP2を確実に半導体チップCHP1へ固定しながら、半導体チップCHP1と半導体チップCHP2との間に樹脂を埋め込むことで生じる問題点を解決することができる。続いて、図35に示すように、半導体チップCHP1の側面から半導体チップCHP2の側面にわたって補強材RFMを形成する。この補強材RFMは、例えば、めっき膜から構成される。これにより、本実施の形態4によれば、半導体チップCHP1と半導体チップCHP2との接続強度を向上させることができる。その後、図36に示すように、半導体チップCHP2の表面上面に対して、薄基板加工および平坦化処理を実施する。このとき、本実施の形態4では、半導体チップCHP1に形成されている凹形状部CAUに、半導体チップCHP2に形成されている凸形状部VEUを挿入しているとともに、半導体チップCHP1の側面から半導体チップCHP2の側面にわたって補強材RFMが形成されている。このため、半導体チップCHP2の表面上面に対して、薄基板加工および平坦化処理を実施しても、半導体チップCHP2が半導体チップCHP1に対してずれてしまうということを防止できる。以上のようにして、本実施の形態4における半導体装置を製造することができる。以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。"