第1導電型の第1の半導体層が埋め込まれた高抵抗半導体基板と、前記第1の半導体層上に形成された光活性層及び第2導電型の第2の半導体層と、前記高抵抗半導体基板上に形成された導波路コア層を含む導波路部と、を有し、前記光活性層と前記導波路コア層とが光の伝播方向に沿って互いに接触していることを特徴とする光半導体集積素子。前記第1の半導体層が複数、前記高抵抗半導体基板に埋め込まれており、前記光活性層及び前記第2の半導体層が複数、前記第1の半導体層のそれぞれの上に形成されており、前記導波路コア層が複数、前記光活性層のそれぞれに接触するように形成されていることを特徴とする請求項1に記載の光半導体集積素子。前記導波路部は、前記導波路コア層が接続された光結合器を有することを特徴とする請求項1又は2に記載の光半導体集積素子。高抵抗半導体基板の表面に溝を形成する工程と、前記溝内に第1導電型の第1の半導体層を埋め込む工程と、前記第1の半導体層上に光活性層及び第2導電型の第2の半導体層を形成する工程と、前記高抵抗半導体基板上に、光の伝播方向に沿って前記光活性層と接触する導波路コア層を含む導波路部を形成する工程と、を有することを特徴とする光半導体集積素子の製造方法。前記第1の半導体層を埋め込む工程は、前記第1の半導体層を、前記溝内において前記溝外の前記高抵抗半導体基板の表面上よりも優先的に成長する成長モードで、全面に前記溝の深さよりも厚く形成する工程と、前記高抵抗半導体基板の表面が露出するまで前記第1の半導体層をエッチングする工程と、を有することを特徴とする請求項4に記載の光半導体集積素子の製造方法。前記第1の半導体層を形成する工程において、塩素系ガスを含有する原料ガスを用いることを特徴とする請求項5に記載の光半導体集積素子の製造方法。本発明の目的は、内部での光の散乱及び反射を抑制することができる光半導体集積素子及びその製造方法を提供することにある。光半導体集積素子の一態様には、第1導電型の第1の半導体層が埋め込まれた高抵抗半導体基板と、前記第1の半導体層上に形成された光活性層及び第2導電型の第2の半導体層と、前記高抵抗半導体基板上に形成された導波路コア層を含む導波路部と、が設けられている。そして、前記光活性層と前記導波路コア層とが光の伝播方向に沿って互いに接触している。光半導体集積素子の製造方法の一態様では、高抵抗半導体基板の表面に溝を形成し、前記溝内に第1導電型の第1の半導体層を埋め込み、前記第1の半導体層上に光活性層及び第2導電型の第2の半導体層を形成し、前記高抵抗半導体基板上に、光の伝播方向に沿って前記光活性層と接触する導波路コア層を含む導波路部を形成する。上記の光半導体集積素子の製造方法等によれば、確実に前記光活性層と前記導波路コア層とが光の伝播方向に沿って互いに接触することが可能であるため、内部での光の散乱及び反射を抑制することができる。以下、実施形態について添付の図面を参照しながら具体的に説明する。第1の実施形態先ず、第1の実施形態について説明する。図2は、第1の実施形態に係る光半導体集積素子を示す図である。第1の実施形態に係る光半導体集積素子には、QPSKQuadraturePhaseShiftKeying変調方式の復調用の1.5μm帯の光コヒーレントレシーバ導波路集積型光受信器1が含まれる。光コヒーレントレシーバ1には、4個のフォトダイオードPD3a~3dを含むPD部3、及びPD部3に光を伝播する導波路部2が設けられている。導波路部2及びPD部3は、一つの高抵抗InP基板31を用いて形成されている。導波路部2には、入力導波路21、4×4多モード干渉MMI:multimodeinterferometer導波路光結合器、カプラ22、及びPD接続導波路23が含まれている。ハイブリッド導波路である4×4MMI導波路22の4つの入力ポートのうちの2つ図2では、上から2番目、4番目の入力ポートに2本の入力導波路21が接続されている。ここで、PD部3の構造について説明する。図3は、PD3a及びPD3bの構造を示す斜視図である。また、図4aは、図2中のI-I線に沿った断面図であり、図4bは、図2中のII-II線に沿った断面図であり、図4cは、図2中のIII-III線に沿った断面図である。なお、PD3c及びPD3dもPD3a及びPD3bと同様の構造を備えている。図3及び図4に示すように、高抵抗InP基板31にPD3a、PD3b毎に溝31aが形成されている。例えば、高抵抗InP基板31の表面は100面であり、高抵抗InP基板31の抵抗率は1×107Ωcm以上であることが好ましい。溝31aの平面形状は、例えば長方形であり、光の伝播方向の寸法が20μm、これに直交する方向の寸法が40μmである。また、例えば溝の深さは0.8μmである。そして、各溝31a内にn型のn-InPクラッド層32が埋め込まれている。n-InPクラッド層32には、光の伝播方向に沿って突出した凸部が存在する。この凸部の高さは、例えば0.3μmである。そして、この凸部の一部上に、i型のi-InGaAs光吸収層33、p型のp-InPクラッド層34及びp型のp-InGaAsコンタクト層35が形成されている。i-InGaAs光吸収層33、p-InPクラッド層34及びp-InGaAsコンタクト層35の厚さは、例えば、それぞれ0.3μm、0.9μm及び0.3μmである。n-InPクラッド層32、i-InGaAs光吸収層33、p型のp-InPクラッド層34は、それぞれ、第1導電型の第1の半導体層、光活性層、第2導電型の第2の半導体層の一例である。また、p-InGaAsコンタクト層35は、第2導電型の第3の半導体層の一例である。また、PD3a及びPD3bにPD接続導波路23が接続されている。高抵抗InP基板31にも、n-InPクラッド層32の凸部と連続する凸部が形成されており、n-InPクラッド層32の凸部の残部及び高抵抗InP基板31の凸部上に、i型のi-InGaAsP導波路コア層36及びi型のi-InPクラッド層37が形成されている。i-InGaAsP導波路コア層36及びi-InPクラッド層37の厚さは、例えば、それぞれ0.5μm及び1.0μmである。i-InGaAsP導波路コア層36の組成は、例えば、1.05μmの波長で高抵抗InP基板に格子整合する組成である。i-InGaAsP導波路コア層36に、PD3a及びPD3bのPD接続導波路23との接合面を覆う部分が存在していてもよい。i-InPクラッド層37は、第4の半導体層の一例である。なお、図3及び図4では省略しているが、図2に示すように、p-InGaAsコンタクト層35上に電極38pが形成され、n-InPクラッド層32の露出部上に電極38nが形成されている。そして、このような光半導体集積素子を動作させる場合には、電極38pを信号電極とし、電極38nを接地電極として用いて、光吸収によって発生したフォトキャリアが引き出せばよい。このように構成された光半導体集積素子では、バットジョイント構造が採用されているが、PDのPD接続導波路23との接合面を覆う層が存在するとしても、それはクラッド層ではなくi-InGaAsP導波路コア層36である。従って、i-InGaAsP導波路コア層36は確実にi-InGaAs光吸収層33と接合される。このため、従来技術のような散乱及び反射は極めて生じにくく、良好な特性を得ることができる。次に、第1の実施形態に係る光半導体集積素子の製造方法について説明する。図5A~図5Bは、第1の実施形態に係る光半導体集積素子の製造方法を工程順に示す断面図である。図5A~図5Bには、図4aと同様に、図2中のI-I線に沿った断面を示す。図6も、第1の実施形態に係る光半導体集積素子の製造方法を工程順に示す断面図である。図6には、図4bと同様に、図2中のII-II線に沿った断面を示す。先ず、図5Aaに示すように、高抵抗InP基板31上に、溝31aを形成する予定の領域を露出し、他の部分を覆うマスク41を形成する。マスク41としては、例えばSiO2マスク等を用いる。次いで、図5Abに示すように、高抵抗InP基板31のエッチングを行って溝31aを形成する。溝31aの深さは、例えば1.2μmとする。その後、図5Ac及び図6aに示すように、マスク41を除去する。続いて、図5Adに示すように、全面に、例えば有機金属気相成長MOVPE:metalorganicvaporphaseepitaxy法等の結晶成長法により、n-InPクラッド層32を形成する。このとき、溝31a外よりも溝31a内においてn-InPクラッド層32が優先的に成長するような成長モードを用いることが望ましい。このためには、例えば、n-InPを形成する原料であるトリメチルインジウムTMIn、ホスフィンPH3、モノシランSiH4の他に、塩素系原料を添加することが望ましい。塩素系原料としては、例えば、塩化メチル、塩化エチル、ジクロロエチレン、ジクロブタンがある。このような条件下でn-InPクラッド層32を成長させると、n-InPクラッド層32の表面を容易に全体的に平坦にすることができる。また、例えば、n-InPクラッド層32のドーピング濃度は8×1018cm3とし、溝31a内での厚さを1.4μm、溝31a外での厚さを0.2μmとする。次いで、図5Ae及び図6bに示すように、n-InPクラッド層32のエッチングを行い、高抵抗InP基板31の表面を露出させる。このエッチングでは、オーバーエッチングを行うことが好ましく、エッチング量は、例えば0.3μmとする。エッチング量を0.3μmとした場合、溝31aの深さは1.1μmとなる。また、高抵抗InP基板31及び溝31a内のn-InPクラッド層32へのダメージを抑制するために、ウェットエッチングを行うことが望ましい。その後、図5Bfに示すように、全面に、例えば、MOVPE法等の結晶成長法により、厚さが0.3μmのi-InGaAs光吸収層33、厚さが0.9μmのp-InPクラッド層34、及び厚さが0.3μmのp-InGaAsコンタクト層35を形成する。続いて、図5g及び図6cに示すように、p-InGaAsコンタクト層35上に、PD3a~3dを形成する予定の領域を覆い、他の部分を露出するマスク42を形成する。マスク42としては、例えばSiO2マスク等を用いる。次いで、図5Bgに示すように、高抵抗InP基板31が露出するまで、p-InGaAsコンタクト層35、p-InPクラッド層34及びi-InGaAs光吸収層33のエッチングを行う。その後、全面に、例えばMOVPE法等の結晶成長法により、厚さが0.5μmのi-InGaAsP導波路コア層36、及び厚さが1.0μmのi-InPクラッド層37を形成する。続いて、マスク42を除去する。次いで、入力導波路21、4×4MMI導波路カプラ22及びPD接続導波路23を含む導波路部2、並びに、PD部3のメサとなる部分を覆うマスクを形成する。そして、i-InPクラッド層37及びi-InGaAsP導波路コア層36のエッチングを行い、図6dに示すように、導波路部2及びPD部3のハイメサ導波路構造を形成する。このエッチングでも、オーバーエッチングを行うことが好ましく、エッチング量は、例えば1.8μmとする。エッチング量を1.8μmとした場合、高抵抗InP基板31及びn-InPクラッド層32が0.3μmエッチングされ、n-InPクラッド層32の厚さは0.8μmとなる。次いで、マスクを除去し、電極38p及び電極38nを形成する。電極38p及び電極38nは、例えば、金属蒸着法又はメッキ法等によって形成する。その後、電極38p及び電極38nが形成されていない部分を、誘電体膜等のパシベーション膜で覆う。このようにして、光半導体集積素子を製造することができる。この方法によれば、i-InGaAsP導波路コア層36が、その成長の際に、PDのPD接続導波路23との接合面を覆うことがある。しかし、この場合であっても、i-InGaAsP導波路コア層36は確実にi-InGaAs光吸収層33と接合される。このため、従来技術のような散乱及び反射は極めて生じにくく、良好な特性を得ることができる。また、この方法では、n-InPクラッド層32を平坦な高抵抗InP基板31上に成長させるのではなく、溝31a内に成長させるため、素子抵抗を低減するためにn-InPクラッド層32を厚くする場合には、例えば、溝31aを深くすればよい。このため、高抵抗InP基板31の表面を基準としたPD部3の高さは、従来の技術における基板100の表面を基準としたPD101の高さほど高くする必要はない。また、PD接続導波路23の形成に際して下部クラッド層を成長させる必要もない。従って、この方法によれば、i-InGaAsP導波路コア層36及びi-InPクラッド層37の形成の際に、マスク42の上方へのせり上がりは生じにくく、このせり上がりの形成に伴う歩留まりの低下等を抑制することができる。なお、上述のように、n-InPクラッド層32は、溝31a外よりも溝31a内においてn-InPクラッド層32が優先的に成長するような成長モードを用いることが望ましいが、これに限定されるものではない。ここで、この成長モードを用いることの優位性について説明する。図7は、溝31a外において溝31a内と同等の結晶成長が生じる条件下で形成したn-InPクラッド層を示す断面図である。溝31a外よりも溝31a内においてn-InPクラッド層が優先的に成長するような成長モードではなく、溝31a外において溝31a内と同等の結晶成長が生じる条件を採用した場合、図7に示すように、形成されるn-InPクラッド層132の厚さは、溝31a外と溝31a内との間で同等になる。つまり、溝31a内に1.2μm成長させると、n-InPクラッド層132の厚さは溝31a外でも1.2μmとなる。つまり、n-InPクラッド層132の表面に傾斜した部分が存在することになる。この状態で、n-InPクラッド層132のエッチングを行っても、この傾斜は容易には解消できない。そして、n-InPクラッド層132の表面に傾斜した部分を存在させたまま光吸収層及び導波路コア層等を成長させると、異常成長が発生したり、導波してきた光が、傾斜した部分で散乱されて損失が増大したりする。つまり、素子特性の劣化等が生じやすい。このため、n-InPクラッド層132の表面は平坦にすることが好ましい。しかし、図5Ae及び図6bに示すような状態を得るためには、一旦、n-InPクラッド層132の表面を平坦にする処理等の煩雑で困難な処理を行うこととなる。従って、工程が増大したり、歩留まりが低下したりすることがある。一方、上述のような溝31a外よりも溝31a内においてn-InPクラッド層32が優先的に成長するような成長モードを採用すれば、特に煩雑で困難な処理を行わずに図5Ae及び図6bに示す状態が得られる。すなわち、本実施形態では、溝31a外でのn-InPクラッド層32の成長を抑制しているため、エッチングを1回行うだけで、簡便に、溝31a外において高抵抗InP基板31の表面を露出させ、かつ平坦な表面形状を得ることができる。第2の実施形態次に、第2の実施形態について説明する。図8は、第2の実施形態に係る光半導体集積素子におけるPD3a及びPD3bの構造を示す斜視図である。第2の実施形態では、第1の実施形態におけるi-InGaAsP導波路コア層36に代えて高抵抗InGaAsP導波路コア層46が用いられ、i-InPクラッド層37に代えて高抵抗InPクラッド層47が用いられている。高抵抗InGaAsP導波路コア層46及び高抵抗InPクラッド層47の厚さは、例えば、それぞれ0.5μm及び1.0μmである。高抵抗InGaAsP導波路コア層46及び高抵抗InPクラッド層47には、例えばFeが5×1016cm3の濃度で添加されており、その抵抗率は1×107Ωcm以上であることが好ましい。他の構成は第1の実施形態と同様である。第2の実施形態では、PD接続導波路23に、高抵抗InGaAsP導波路コア層46及び高抵抗InPクラッド層47が用いられている。このため、第1の実施形態と比較して、4×4MMI導波路カプラ22及びPD接続導波路23を介しての経路の電気的な電離抵抗が大きく、PD部3に含まれるPD3a~3d間の電気的な分離に、より効果的である。なお、第2の実施形態に係る光半導体集積素子を製造する場合、i-InGaAsP導波路コア層36に代えて高抵抗InGaAsP導波路コア層46を形成し、i-InPクラッド層37に代えて高抵抗InPクラッド層47を形成すればよい。なお、第1及び第2の実施形態では、光吸収層等にInGaAs系の材料が用いられているが、各層の材料は第1及び第2の実施形態のものに限定されない。つまり、入射光の波長帯の光を吸収する材料を光吸収層に用い、その他の層には入射光を吸収しない材料を用いればよい。例えば、InGaAsP、InGaP、AlGaInAs、InAlAs、GaInNAsを用いてもよい。また、i型の半導体に代えて、p型又はn型の半導体、例えば不純物濃度が1015cm3以下の半導体を用いてもよい。例えば、光吸収層の一部又は全部にp型又はn型の半導体を用いてもよい。また、第1及び第2の実施形態では、導波路部2の構造がハイメサ構造となっているが、導波路部2の一部又は全部の構造が埋め込み型になっていてもよい。また、第1及び第2の実施形態は光コヒーレントレシーバであるが、半導体レーザ又は半導体光増幅器等が導波路を介して光合波器等と集積されている光半導体集積素子においても、同様の効果を得ることができる。例えば、半導体レーザが集積された光半導体集積素子では、バットジョイント構造で光活性層である発光層と導波路コア層とが接触する。この場合、例えば、図9に示すように、第1の実施形態におけるi-InGaAs光吸収層に代えて、発光層としてi-AlGaInAs系多重量子井戸活性層53が用いられ、このi-AlGaInAs系多重量子井戸活性層53がi-InGaAsP導波路コア層36と接触する。また、p-InPクラッド層34の下部、つまりi-AlGaInAs系多重量子井戸活性層53との界面近傍に回折格子層50が形成される。以下、本発明の諸態様を付記としてまとめて記載する。付記1第1導電型の第1の半導体層が埋め込まれた高抵抗半導体基板と、前記第1の半導体層上に形成された光活性層及び第2導電型の第2の半導体層と、前記高抵抗半導体基板上に形成された導波路コア層を含む導波路部と、を有し、前記光活性層と前記導波路コア層とが光の伝播方向に沿って互いに接触していることを特徴とする光半導体集積素子。付記2前記第1の半導体層が複数、前記高抵抗半導体基板に埋め込まれており、前記光活性層及び前記第2の半導体層が複数、前記第1の半導体層のそれぞれの上に形成されており、前記導波路コア層が複数、前記光活性層のそれぞれに接触するように形成されていることを特徴とする付記1に記載の光半導体集積素子。付記3前記導波路部は、前記導波路コア層が接続された光結合器を有することを特徴とする付記1又は2に記載の光半導体集積素子。付記4前記光活性層は光吸収層であることを特徴とする付記1乃至3のいずれか1項に記載の光半導体集積素子。付記5前記第2の半導体層上に形成された第2導電型の第3の半導体層及び前記導波路コア層上に形成された第4の半導体層を有することを特徴とする付記1乃至4のいずれか1項に記載の光半導体集積素子。付記6高抵抗半導体基板の表面に溝を形成する工程と、前記溝内に第1導電型の第1の半導体層を埋め込む工程と、前記第1の半導体層上に光活性層及び第2導電型の第2の半導体層を形成する工程と、前記高抵抗半導体基板上に、光の伝播方向に沿って前記光活性層と接触する導波路コア層を含む導波路部を形成する工程と、を有することを特徴とする光半導体集積素子の製造方法。付記7前記第1の半導体層を埋め込む工程は、前記第1の半導体層を、前記溝内において前記溝外の前記高抵抗半導体基板の表面上よりも優先的に成長する成長モードで、全面に前記溝の深さよりも厚く形成する工程と、前記高抵抗半導体基板の表面が露出するまで前記第1の半導体層をエッチングする工程と、を有することを特徴とする付記6に記載の光半導体集積素子の製造方法。付記8前記第1の半導体層を形成する工程において、塩素系ガスを含有する原料ガスを用いることを特徴とする付記7に記載の光半導体集積素子の製造方法。付記9前記導波路部は、前記導波路コア層が接続された光結合器を形成する工程を有することを特徴とする付記6乃至8のいずれか1項に記載の光半導体集積素子の製造方法。付記10前記導波路コア層として高抵抗半導体層を形成することを特徴とする付記6乃至9のいずれか1項に記載の光半導体集積素子の製造方法。