単位回路が多段接続されたシフトレジスタであって、前記単位回路は、出力端子、第1の電圧を前記出力端子に供給する第1のトランジスタ、及び前記出力端子に第2の電圧を供給する第2のトランジスタを備えた出力部と、前段の単位回路の出力端子から出力された信号である入力信号、及び、クロック信号に基づいて、前記第1のトランジスタのゲート電極に前記第1のトランジスタの導通及び非導通を切り換える第1の信号を供給する第1信号生成部と、前記入力信号及び前記クロック信号に基づいて、前記第2のトランジスタのゲート電極に前記第2のトランジスタの導通及び非導通を切り換える第2の信号を供給する第2信号生成部とを具備し、前記第1信号生成部は、第1の容量素子と、ゲート電極が、クロック信号が入力されるクロック信号線に接続され、前記第1のトランジスタのゲート電極と前記第1の容量素子の一方の電極との導通及び非導通を切り換える第3のトランジスタと、ゲート電極が、前記入力信号が入力される入力線に接続され、前記第1の容量素子の他方の電極と前記クロック信号線との導通及び非導通を切り換える第4のトランジスタと、ゲート電極が、参照電源線に接続され、前記第1の容量素子の一方の電極と前記入力線との導通及び非導通を切り換える第5のトランジスタとを備えるシフトレジスタ。前記第1の容量素子は、前記第4のトランジスタと前記第5のトランジスタとが導通状態で前記クロック信号と前記入力信号との電位差を保持し、前記第1の容量素子の一方の電極は、前記第4のトランジスタが導通状態で前記クロック信号が電位変化することにより電位上昇し、前記第1信号生成部は、前記入力信号を前記電位差及び前記電位変化に応じて昇圧した前記第1の信号を前記第1のトランジスタに供給する請求項1に記載のシフトレジスタ。前記第2信号生成部は、前記第1の電圧に対応した第1の固定電圧を供給する第1の固定電源線と前記第2のトランジスタのゲート電極との導通及び非導通を切り換える第6のトランジスタと、ゲート電極が前記クロック信号線に接続され、前記第1の固定電源線と前記第6のトランジスタのゲート電極との導通及び非導通を切り換える第7のトランジスタと、ゲート電極が前記入力線に接続され、前記第6のトランジスタのゲート電極と前記第2の電圧に対応した第2の固定電圧を供給する第2の固定電源線との導通及び非導通を切り換える第8のトランジスタと、ゲート電極が前記入力線に接続され、前記第2のトランジスタのゲート電極と前記第2の固定電源線との導通及び非導通を切り換える第9のトランジスタと、ゲート電極が第2の容量素子を介して前記第1のトランジスタのゲート電極に接続され、前記第2のトランジスタのゲート電極と前記第2の固定電源線との導通及び非導通を切り換える第10のトランジスタとを備え、前記第2信号生成部は、少なくとも、前記第1信号生成部が供給する前記第1の信号により前記第1のトランジスタが導通状態である期間では、前記第2のトランジスタが非導通状態となるような前記第2の信号を前記第2のトランジスタのゲート電極に供給する請求項1または2に記載のシフトレジスタ。前記第1~第10のトランジスタは、n型の薄膜トランジスタである請求項3に記載のシフトレジスタ。前記第1~第10のトランジスタは、p型の薄膜トランジスタである請求項3に記載のシフトレジスタ。さらに、前記第3のトランジスタのゲート電極と、前記クロック信号線との間に配置され、前記クロック信号の信号電圧をレベルシフトさせて前記第3のトランジスタのゲート電極に出力するレベルシフタ回路を備える請求項1~5のいずれか1項に記載のシフトレジスタ。前記レベルシフタ回路は、前記クロック信号線に接続され、前記クロック信号の入力パルス電圧が印加される入力端子と、第3の容量素子と、ソース電極及びドレイン電極が前記入力端子と前記第3の容量素子の一方の電極との間に配置され、ゲート電極が前記第3の容量素子の他方の電極に接続された第11のトランジスタと、ソース電極及びドレイン電極が前記入力端子と前記第3の容量素子の他方の電極との間に配置された第12のトランジスタと、前記入力端子に前記入力パルス電圧が入力されている期間に、前記第12のトランジスタを導通状態から非導通状態へと切り換える信号を生成して当該信号を前記第12のトランジスタのゲート電極に供給する信号生成部と、前記第11のトランジスタのゲート電極に接続され、前記期間中に前記第12のトランジスタが非導通状態となることにより変換された前記第3の容量素子の他方の電極の電圧を出力パルス電圧として出力する出力端子とを備える請求項6に記載のシフトレジスタ。前記第11及び第12のトランジスタは、n型の薄膜トランジスタである請求項7に記載のシフトレジスタ。前記第11及び第12のトランジスタは、p型の薄膜トランジスタである請求項7に記載のシフトレジスタ。前記参照電源線は、前記第1の電圧に対応した第1の固定電圧を供給する請求項1~9のいずれか1項に記載のシフトレジスタ。前記参照電源線は、絶対値が前記第1の電圧より小さい固定電圧を供給する請求項1~9のいずれか1項に記載のシフトレジスタ。しかしながら、特許文献1に開示された従来のシフトレジスタにおいて、1水平期間の転送シフト量を維持しつつ走査線の選択期間をさらに長くするには、走査線の選択期間がクロック信号のオン期間に限定されるために、当該選択期間と同じ期間においてオン電圧を出力するクロック信号が必要であり、また、1水平期間の転送シフト量を確保するために、クロック信号の追加が必要となる。図12Bは、特許文献1に記載されたシフトレジスタが4水平期間を出力期間とする場合の駆動タイミングチャートの一例である。同図に示されたように、例えば、1水平期間の転送シフト量を維持しつつ走査線の選択期間を4水平期間確保するには、4水平期間と同じ期間においてオン電圧を出力し、かつ、1水平期間のシフト量を有する5つのクロック信号が必要となる。一般的に、表示パネルが大型化した場合、走査線の配線負荷が増大する為、水平期間より長い選択TFTのオン期間を設定することがある。これに対し、特許文献1に開示された従来のシフトレジスタにおいて、走査線を選択するための出力期間を長く確保する場合は、当該出力期間を有するクロック信号の設定と転送シフト量を確保する為のクロック信号の追加が必要となる。これにより、配線数が増加しドライバ回路が配置される額縁面積が増大してしまうという課題がある。本発明は、上記の課題に鑑みてなされたものであり、クロック信号線を増加させることなく、走査線の水平期間以上の出力期間を確保でき、当該出力期間の確保による額縁面積の増大を回避できるシフトレジスタを提供することを目的とする。上記の課題を解決するために、本発明のシフトレジスタは、単位回路が多段接続されたシフトレジスタであって、前記単位回路は、出力端子、第1の電圧を前記出力端子に供給する第1のトランジスタ、及び前記出力端子に第2の電圧を供給する第2のトランジスタを備えた出力部と、前段の単位回路の出力端子から出力された信号である入力信号、及び、クロック信号に基づいて、前記第1のトランジスタのゲート電極に前記第1のトランジスタの導通及び非導通を切り換える第1の信号を供給する第1信号生成部と、前記入力信号及び前記クロック信号に基づいて、前記第2のトランジスタのゲート電極に前記第2のトランジスタの導通及び非導通を切り換える第2の信号を供給する第2信号生成部とを具備し、前記第1信号生成部は、第1の容量素子と、ゲート電極が、クロック信号が入力されるクロック信号線に接続され、前記第1のトランジスタのゲート電極と前記第1の容量素子の一方の電極との導通及び非導通を切り換える第3のトランジスタと、ゲート電極が、前記入力信号が入力される入力線に接続され、前記第1の容量素子の他方の電極と前記クロック信号線との導通及び非導通を切り換える第4のトランジスタと、ゲート電極が、参照電源線に接続され、前記第1の容量素子の一方の電極と前記入力線との導通及び非導通を切り換える第5のトランジスタとを備えることを特徴とする。本発明のシフトレジスタによれば、クロック信号線の追加を伴わず、出力期間の調整が可能となり、当該シフトレジスタが配置される額縁領域の面積増大を回避することが可能となる。本発明の一態様に係るシフトレジスタは、単位回路が多段接続されたシフトレジスタであって、前記単位回路は、出力端子、第1の電圧を前記出力端子に供給する第1のトランジスタ、及び前記出力端子に第2の電圧を供給する第2のトランジスタを備えた出力部と、前段の単位回路の出力端子から出力された信号である入力信号、及び、クロック信号に基づいて、前記第1のトランジスタのゲート電極に前記第1のトランジスタの導通及び非導通を切り換える第1の信号を供給する第1信号生成部と、前記入力信号及び前記クロック信号に基づいて、前記第2のトランジスタのゲート電極に前記第2のトランジスタの導通及び非導通を切り換える第2の信号を供給する第2信号生成部とを具備し、前記第1信号生成部は、第1の容量素子と、ゲート電極が、クロック信号が入力されるクロック信号線に接続され、前記第1のトランジスタのゲート電極と前記第1の容量素子の一方の電極との導通及び非導通を切り換える第3のトランジスタと、ゲート電極が、前記入力信号が入力される入力線に接続され、前記第1の容量素子の他方の電極と前記クロック信号線との導通及び非導通を切り換える第4のトランジスタと、ゲート電極が、参照電源線に接続され、前記第1の容量素子の一方の電極と前記入力線との導通及び非導通を切り換える第5のトランジスタとを備えることを特徴とする。上記構成によれば、従来ではクロック信号線からのブートストラップ動作を用いて信号を出力していたのに対して、参照電源線からの固定電圧を用いた信号出力に変更し、入力信号及びクロック信号に基づいて、第1信号生成部で定期的に昇圧された信号電圧を第1のトランジスタのゲート電極に供給し、第2信号生成部で生成された信号電圧を第2のトランジスタのゲート電極に供給することにより、水平期間以上の出力期間を確保することが可能となる。よって、クロック信号線の追加なく所望の出力期間を調整できるので、本発明のシフトレジスタが配置される額縁領域の面積増大を回避することが可能となる。また、第1信号生成部では、参照電源線と、参照電源線とは異なる電位を持つ電源線との間に、トランジスタが直列に接続された構成をとらないので、第3~第5のトランジスタがデプレッション型であっても、参照電源線から貫通電流が流れることを回避できる。また、本発明の一態様に係るシフトレジスタにおいて、前記第1の容量素子は、前記第4のトランジスタと前記第5のトランジスタとが導通状態で前記クロック信号と前記入力信号との電位差を保持し、前記第1の容量素子の一方の電極は、前記第4のトランジスタが導通状態で前記クロック信号が電位変化することにより電位上昇し、前記第1信号生成部は、前記入力信号を前記電位差及び前記電位変化に応じて昇圧した前記第1の信号を前記第1のトランジスタに供給してもよい。また、本発明の一態様に係るシフトレジスタにおいて、前記第2信号生成部は、前記第1の電圧に対応した第1の固定電圧を供給する第1の固定電源線と前記第2のトランジスタのゲート電極との導通及び非導通を切り換える第6のトランジスタと、ゲート電極が前記クロック信号線に接続され、前記第1の固定電源線と前記第6のトランジスタのゲート電極との導通及び非導通を切り換える第7のトランジスタと、ゲート電極が前記入力線に接続され、前記第6のトランジスタのゲート電極と前記第2の電圧に対応した第2の固定電圧を供給する第2の固定電源線との導通及び非導通を切り換える第8のトランジスタと、ゲート電極が前記入力線に接続され、前記第2のトランジスタのゲート電極と前記第2の固定電源線との導通及び非導通を切り換える第9のトランジスタと、ゲート電極が第2の容量素子を介して前記第1のトランジスタのゲート電極に接続され、前記第2のトランジスタのゲート電極と前記第2の固定電源線との導通及び非導通を切り換える第10のトランジスタとを備え、前記第2信号生成部は、少なくとも、前記第1信号生成部が供給する前記第1の信号により前記第1のトランジスタが導通状態である期間では、前記第2のトランジスタが非導通状態となるような前記第2の信号を前記第2のトランジスタのゲート電極に供給してもよい。これにより、第1信号生成部で昇圧された信号を、第2信号生成部の容量でサンプルホールドすることで水平期間以上の出力期間が確保することが可能となる。また、本発明の一態様に係るシフトレジスタにおいて、前記第1~第10のトランジスタは、n型の薄膜トランジスタであることが好ましい。また、本発明の一態様に係るシフトレジスタにおいて、前記第1~第10のトランジスタは、p型の薄膜トランジスタであってもよい。これらにより、トランジスタが単極性のみで構成されるため、シフトレジスタの製造工程が簡略化され、また、製造歩留まりが向上する。また、本発明の一態様に係るシフトレジスタにおいて、さらに、前記第3のトランジスタのゲート電極と、前記クロック信号線との間に配置され、前記クロック信号の信号電圧をレベルシフトさせて前記第3のトランジスタのゲート電極に出力するレベルシフタ回路を備えてもよい。第1信号生成部から転送された信号電圧レベルが、第3のトランジスタのゲート電圧に依存することから、転送時の第3のトランジスタのゲート電圧をレベルシフタ回路により昇圧する。これにより、転送された信号電圧レベルが高くなり、バッファTFTである第1のトランジスタのオン抵抗を下げることが可能となる。よって出力信号の過渡特性が改善され、信号の転送効率が向上する。また、本発明の一態様に係るシフトレジスタにおいて、前記レベルシフタ回路は、前記クロック信号線に接続され、前記クロック信号の入力パルス電圧が印加される入力端子と、第3の容量素子と、ソース電極及びドレイン電極が前記入力端子と前記第3の容量素子の一方の電極との間に配置され、ゲート電極が前記第3の容量素子の他方の電極に接続された第11のトランジスタと、ソース電極及びドレイン電極が前記入力端子と前記第3の容量素子の他方の電極との間に配置された第12のトランジスタと、前記入力端子に前記入力パルス電圧が入力されている期間に、前記第12のトランジスタを導通状態から非導通状態へと切り換える信号を生成して当該信号を前記第12のトランジスタのゲート電極に供給する信号生成部と、前記第11のトランジスタのゲート電極に接続され、前記期間中に前記第12のトランジスタが非導通状態となることにより変換された前記第3の容量素子の他方の電極の電圧を出力パルス電圧として出力する出力端子とを備えてもよい。これにより、レベルシフト動作のための専用電源線は不要であるので、配線スペースの削減と外部回路への負担を軽減することが可能となる。また、本発明の一態様に係るシフトレジスタにおいて、前記第11及び第12のトランジスタは、n型の薄膜トランジスタであることが好ましい。また、本発明の一態様に係るシフトレジスタにおいて、前記第11及び第12のトランジスタは、p型の薄膜トランジスタであってもよい。これらにより、トランジスタが単極性のみで構成されるため、シフトレジスタの製造工程が簡略化され、また、製造歩留まりが向上する。また、本発明の一態様に係るシフトレジスタにおいて、前記参照電源線は、前記第1の電圧に対応した第1の固定電圧を供給してもよい。また、本発明の一態様に係るシフトレジスタにおいて、前記参照電源線は、絶対値が前記第1の電圧より小さい固定電圧を供給してもよい。これにより、入力信号の昇圧時及び転送時において、第3及び第5のトランジスタのソース-ドレイン間電圧を、ゲート振幅より小さく設定できるので、第3及び第5のトランジスタの負荷を低減でき、シフトレジスタの信頼性が向上する。以下、本発明を実施するための形態について、図面を参照しながら説明する。実施の形態1図1は、本発明の実施の形態1に係るシフトレジスタ及び周辺回路のブロック構成図である。同図には、シフトレジスタ1とクロック信号発生器2とが記載されている。シフトレジスタ1は、表示パネルのm行の画素行ごとに配置されたm本の走査線に対応した、多段接続カスケード接続されたm個の単位回路10を備え、通常、ゲートドライバ回路に組み込まれる。ゲートドライバ回路は、例えば、表示パネルの周縁部である額縁領域に配置される。1行目の単位回路10は、クロック信号発生器2から出力されたクロック信号CLKと入力信号IN1とが所定のタイミングで入力されることにより、入力信号IN1に対して半クロック周期分遅れ、入力信号IN1のオン電圧出力期間以後、出力期間と記すと同じ出力期間を有する出力信号OUT1を出力する。また、2行目の単位回路10は、クロック信号CLKと出力信号OUT1と同じ信号である入力信号IN2とが所定のタイミングで入力されることにより、出力信号OUT1に対して半クロック周期分遅れ、入力信号IN1の出力期間と同じ出力期間を有する出力信号OUT2を出力する。つまり、k行目の単位回路10は、クロック信号CLKと出力信号OUTk-1と同じ信号である入力信号INkとが所定のタイミングで入力されることにより、出力信号OUTk-1に対して半クロック周期分遅れ、入力信号IN1の出力期間と同じ出力期間を有する出力信号OUTkを出力する。上記構成により、本発明のシフトレジスタ1は、走査線の選択期間を1水平期間以上に設定する場合であっても、クロック信号線を増加させる必要がなく、上記出力期間の確保による額縁面積の増大を回避できる。以下、単位回路10の回路構成及び動作について説明する。なお、出力期間がクロック信号の半周期よりも長い入力信号は、例えば、カウンタ及び分周器などで構成された変換回路に、当該クロック信号を入力することにより得られる。図2は、本発明の実施の形態1に係る単位回路の一例を示す回路構成図である。同図における単位回路10は、A信号生成部20と、B信号生成部30と、最終バッファ部40とを備える。固定電源線17は、走査線選択時に当該走査線に印加される電圧に対応した電源電圧VDDに設定された参照電源線である。基準電源線11は、走査線非選択時に当該走査線に印加される電圧に対応した基準電圧VSSに設定されている。入力線13は、前段の単位回路10の出力線16と接続されており、入力線13には、前段の単位回路10の出力信号OUTが入力信号INとして供給される。最終バッファ部40は、出力端子と、出力トランジスタ41及び42とを備えた出力部である。出力トランジスタ41は、ドレイン電極が固定電源線17に接続され、ソース電極が出力線16を介して出力端子に接続され、ゲート電極が配線Aを介してA信号生成部20に接続された第1のトランジスタである。これにより、出力トランジスタ41は、配線Aの電圧に応じて導通状態となり電源電圧VDDに対応した第1の電圧を出力端子に供給する。出力トランジスタ42は、ドレイン電極が出力線16を介して出力端子に接続され、ソース電極が基準電源線11に接続され、ゲート電極が配線Bを介してB信号生成部30に接続された第2のトランジスタである。これにより、出力トランジスタ42は、配線Bの電圧に応じて導通状態となり基準電圧VSSに対応した第2の電圧を出力端子に供給する。A信号生成部20は、トランジスタ21、22及び23と、コンデンサ24とを備えた第1信号生成部である。トランジスタ23は、ゲート電極がクロック信号線12に接続され、ドレイン電極がコンデンサ24の一方の電極に接続され、ソース電極が配線Aを介して出力トランジスタ41のゲート電極に接続された第3のトランジスタである。トランジスタ21は、ゲート電極が固定電源線17に接続され、ドレイン電極が入力線13に接続され、ソース電極がコンデンサ24の一方の電極に接続された第4のトランジスタである。トランジスタ22は、ゲート電極が入力線13に接続され、ドレイン電極がクロック信号線12に接続され、ソース電極がコンデンサ24の他方の電極に接続された第5のトランジスタである。コンデンサ24は、トランジスタ21及び22の導通により、クロック信号CLKと入力信号INとの電位差を保持し、配線Aに供給すべき信号電圧を当該電位差に応じて昇圧させるチャージポンプ機能を有する第1の容量素子である。上記構成により、A信号生成部20は、単位回路10の多段接続による入力信号INの減衰を回避すべく入力信号INの昇圧動作を実行し、入力信号INに基づいて、出力トランジスタ41の導通及び非導通を切り換える第1の信号を出力トランジスタ41のゲート電極に供給する。また、固定電源線17と基準電源線11との間に、直列に接続されたトランジスタが配置された構成をとらないので、トランジスタ21~23がデプレッション型であっても、固定電源線17から基準電源線11に向けて貫通電流が流れることを回避できる。B信号生成部30は、トランジスタ31~35と、コンデンサ36とを備えた第2信号生成部である。トランジスタ31は、ゲート電極がクロック信号線12に接続され、ドレイン電極が固定電源線17に接続され、ソース電極がトランジスタ33のゲート電極に接続され、クロック信号CLKに対応して、トランジスタ33の導通及び非導通を切り換える第7のトランジスタである。トランジスタ32は、ゲート電極が入力線13に接続され、ドレイン電極がトランジスタ33のゲート電極に接続され、ソース電極が基準電源線11に接続され、入力信号INに対応して、トランジスタ33の導通及び非導通を切り換える第8のトランジスタである。トランジスタ33は、ドレイン電極が固定電源線17に接続され、ソース電極が配線Bを介して出力トランジスタ42のゲート電極に接続され、トランジスタ31及び32の導通状態に応じて、出力トランジスタ42の導通及び非導通を切り換える第6のトランジスタである。トランジスタ34は、ゲート電極が入力線13に接続され、ドレイン電極が配線Bを介して出力トランジスタ42のゲート電極に接続され、ソース電極が基準電源線11に接続され、入力信号INに応じて、出力トランジスタ42の導通及び非導通を切り換える第9のトランジスタである。トランジスタ35は、ゲート電極が出力線16を介して出力端子に接続され、ドレイン電極が配線Bを介して出力トランジスタ42のゲート電極に接続され、ソース電極が基準電源線11に接続され、出力信号OUTに応じて、出力トランジスタ42の導通及び非導通を切り換える第10のトランジスタである。コンデンサ36は、一方の電極が配線Aを介して出力トランジスタ41のゲート電極に接続され、他方の電極が出力線16を介して出力端子に接続された第2の容量素子である。上記構成により、B信号生成部30は、入力信号INに基づいて、出力トランジスタ42の導通及び非導通を切り換える第2の信号を出力トランジスタ42のゲート電極に供給するとともに、配線A及び出力トランジスタ41のゲート電極の電圧を保持する。なお、トランジスタ21~23、31~35、ならびに、出力トランジスタ41及び42は、n型TFTで構成されていることが好ましい。これにより、シフトレジスタの製造工程が簡略化され、また、製造歩留まりが向上する。以上の単位回路10の回路構成により、従来ではクロック信号線からのブートストラップ動作を用いて信号を出力していたのに対して、電源電圧VDDを用いた信号出力に変更し、A信号生成部20で定期的に昇圧された信号電圧をコンデンサ36に定期的にサンプルホールドさせながら、B信号生成部30で少なくともA信号生成部20で昇圧された信号電圧が出力されている期間は出力トランジスタを非導通にさせることで、水平期間以上の出力期間を確保することが可能となる。よって、クロック信号線の追加なく所望の出力期間を調整できるので、シフトレジスタ1が配置される額縁領域の面積増大を回避することが可能となる。以下、単位回路10の具体的動作について、図3及び図4A~図4Fを用いて説明する。図3は、本発明の実施の形態1に係るシフトレジスタの駆動タイミングチャートである。同図には、シフトレジスタ1が有する単位回路10を駆動するためのクロック信号CLK、入力信号IN、配線A、配線B及び出力信号OUTの各電圧レベルが表されている。以下、特に、期間1~期間6を中心に、回路動作を説明する。まず、期間1において、クロック信号CLKがLOWレベルに設定され、入力信号INがHIGHレベルに設定される。図4Aは、本発明の実施の形態1に係る単位回路の期間1における回路状態遷移図である。期間1において、入力信号INがHIGHとなることにより、トランジスタ22が導通状態となる。この導通状態と、クロック信号CLKがLOWとなっていることから、コンデンサ24の他方の電極はLOWレベルとなる。また、トランジスタ21の導通状態と入力信号INがHIGHであることから、コンデンサ24の一方の電極はHIGHレベルとなる。以上により、コンデンサ24には電源電圧VDD-VSS相当の電圧が充電される。これにより、入力信号INの昇圧準備が完了する。次に、期間2において、クロック信号CLKがHIGHレベルに変化する。図4Bは、本発明の実施の形態1に係る単位回路の期間2における回路状態遷移図である。期間2において、クロック信号CLKがHIGHとなることにより、コンデンサ24の他方の電極及び一方の電極の電位が上昇する。これに伴い、トランジスタ21のゲート-ソース間電圧Vgsが減少し、やがて、トランジスタ21は非導通状態となる。上記回路動作により、コンデンサ24の一方の電極の電位は、HIGHレベル以降、Hと記すからさらに昇圧され、HΔVとなる。つまり、A信号生成部20は、期間2において、昇圧動作を実行している。一方、期間2において、クロック信号CLKがHIGHとなることにより、トランジスタ23が導通状態となる。このとき、トランジスタ23のゲート電極の電圧はHであり、ドレイン電極はHΔVである。この関係から、トランジスタ23の閾値電圧をVth23とすると、トランジスタ23のソース電極の電圧はH-Vth23となる。これにより、配線A及び出力トランジスタ41のゲート電圧がH-Vth23となり、出力トランジスタ41が導通状態となる。また、期間2において、クロック信号CLKがHIGHとなることにより、トランジスタ32及び34が導通状態となり、トランジスタ33のゲート電極の電圧はLとなりトランジスタ33が非導通となる。トランジスタ34が導通状態かつトランジスタ33が非導通状態であることにより、配線Bの電圧がLに確定され、出力トランジスタ42が非導通状態となる。期間2における上記回路動作では、出力トランジスタ41が導通状態となり、かつ、出力トランジスタ42が非導通状態となることから、出力トランジスタ41の閾値電圧をVth41とすると、出力信号OUTの電圧は第1の電圧であるH-Vth23-Vth41へと変化する。ここで、期間2におけるA信号生成部20の昇圧動作の効果について説明する。期間2において、出力信号OUTの電圧はH-Vth23-Vth41へと変化する。この出力信号OUTは、次段の単位回路10の入力信号INとなるため、次段の単位回路10における入力信号INのHIGHレベルの電圧はH-Vth23-Vth41となる。ここで、上記昇圧動作がない場合には、トランジスタ23のドレイン電極にはH-Vth23-Vth41が印加される結果、配線AにはH-Vth23よりも小さい電圧が印加されてしまう場合がある。トランジスタ23における上記電圧転送が各単位回路10で繰り返されることにより、下段の単位回路10ほど出力信号OUTが所定の電圧レベルに満たない場合が発生し誤動作を発生させてしまう。これに対して、A信号生成部20における上記昇圧動作が実行されることにより、トランジスタ23から配線Aへと転送される電圧は単位回路10間で一定値を維持することが可能となる。つまり、シフトレジスタ1は、コンデンサ24に対して、トランジスタ21及び22が導通状態でクロック信号CLKと入力信号INとの電位差を保持させ、コンデンサ24の一方の電極を、トランジスタ22が導通状態でクロック信号CLKが電位変化することにより電位上昇させる。これにより、A信号生成部20は、入力信号INを上記電位差及び上記電位変化に応じて昇圧した第1の信号を出力トランジスタ41に供給する。次に、期間3において、クロック信号CLKがLOWレベルに変化する。図4Cは、本発明の実施の形態1に係る単位回路の期間3における回路状態遷移図である。期間3において、入力信号INがHIGHとなることにより、トランジスタ22が導通状態となる。この導通状態と、クロック信号CLKがLOWとなっていることから、コンデンサ24の他方の電極はLOWレベルとなる。また、トランジスタ21の導通状態と入力信号INがHIGHであることから、コンデンサ24の一方の電極はHIGHレベルとなる。以上により、コンデンサ24には電源電圧VDD-VSS相当の電圧が充電される。これに対し、クロック信号CLKがLOWとなることにより、トランジスタ23は非導通状態となる。よって、配線Aの電圧はA信号生成部20により更新されない。一方、期間3において、B信号生成部30では、クロック信号CLKがLOWとなることによりトランジスタ31が非導通状態へと変化するのみであり、その他の回路状態は変化しない。よって、期間3では、B信号生成部30のコンデンサ36へのサンプルホールド機能により、期間2における出力信号OUTの電圧レベルを維持する。次に、期間4において、クロック信号CLKがLOWレベルに設定され、入力信号INがLOWレベルに設定される。図4Dは、本発明の実施の形態1に係る単位回路の期間4における回路状態遷移図である。期間4において、入力信号INがLOWとなることにより、トランジスタ22が非導通状態となる。また、トランジスタ21の導通状態と入力信号INがLOWであることから、コンデンサ24の一方の電極はLOWレベルとなる。これに対し、クロック信号CLKがLOWとなることにより、トランジスタ23は非導通状態となる。よって、期間4における配線Aの電圧は、直前期間から更新されない。一方、期間4において、B信号生成部30では、入力信号INがLOWとなることによりトランジスタ32及び34が非導通状態へと変化するのみである。しかし、配線AのHIGH電圧がトランジスタ35のゲート電極に印加されトランジスタ35が導通状態となっていることから、出力トランジスタ42のゲート電圧はLを維持し出力トランジスタ42は非導通状態を維持する。よって、期間4では、B信号生成部30のコンデンサ36へのサンプルホールド機能により、直前期間における出力信号OUTの電圧レベルを維持する。次に、期間5において、クロック信号CLKがHIGHレベルに変化する。図4Eは、本発明の実施の形態1に係る単位回路の期間5における回路状態遷移図である。期間5において、クロック信号CLKがHIGHとなることにより、トランジスタ23が導通状態となる。ここで、トランジスタ22が非導通状態であることからコンデンサ24による昇圧動作はなく、これによりトランジスタ21が導通状態を維持することから、入力信号IN電圧のLが配線Aに印加される。よって、出力トランジスタ41は非導通状態となる。また、期間5において、入力信号INがLOWを維持していることから、トランジスタ32及び34は非導通状態を維持している。さらに、トランジスタ35のゲート電極には配線AのLが印加されることからトランジスタ35も非導通状態となる。トランジスタ33の導通状態、ならびに、トランジスタ34及び35の非導通状態より、配線BにはHが印加される。よって、出力トランジスタ42は導通状態となる。期間5における上記回路動作では、出力トランジスタ41が非導通状態となり、かつ、出力トランジスタ42が導通状態となることから、出力信号OUTの電圧はLへと変化する。次に、期間6において、クロック信号CLKがLOWレベルに変化する。図4Fは、本発明の実施の形態1に係る単位回路の期間6における回路状態遷移図である。期間6において、クロック信号CLKがLOWとなることにより、トランジスタ23は非導通状態となる。よって、期間6における配線Aの電圧は、期間5から更新されない。よって、出力トランジスタ41は非導通状態を維持している。また、期間6において、入力信号INがLOWを維持していること、及び、配線Aの電圧がLを維持していることから、トランジスタ34及び35は非導通状態を維持している。よって、出力トランジスタ42は導通状態を維持している。よって、期間6では期間5における出力信号OUTの電圧レベルを維持する。以上、本発明の実施の形態1に係るシフトレジスタ1によれば、1種類のクロック信号CLKと、所望の出力期間と同じ期間においてオン電圧を発生させる入力信号INとが入力されることにより、A信号生成部20でのチャージポンプ動作及びB信号生成部30でのサンプルホールド動作が実行される。これにより、シフトレジスタ1は、出力信号OUTの転送シフトの度に信号電圧を減少させることなく転送不良を回避でき、所望の出力期間を出力することが可能となる。また、上記出力期間に応じたクロック信号線の追加が不要となり、当該シフトレジスタが配置される額縁領域の面積増大を回避することが可能となる。実施の形態2本実施の形態では、クロック信号CLKを昇圧するためのレベルシフタを組み込んだシフトレジスタについて説明する。図5Aは、本発明の実施の形態2に係るシフトレジスタの回路構成図の一例である。同図に記載された単位回路50は、A信号生成部60と、B信号生成部30と、最終バッファ部40とを備える。本実施の形態に係るシフトレジスタが有する単位回路50は、実施の形態1に係るシフトレジスタ1が有する単位回路10と比較して、A信号生成部60の構成のみが異なる。A信号生成部60は、トランジスタ21、22及び23と、コンデンサ24と、レベルシフタ65とを備える。本実施の形態に係るA信号生成部60は、実施の形態1に係るA信号生成部20と比較して、レベルシフタ65が付加されたことのみが異なる。以下、実施の形態1と同じ点は説明を省略し、異なる点のみ説明する。反転クロック信号線18には、クロック信号CLKを反転させた反転クロック信号xCLKが入力される。レベルシフタ65は、固定電源線17、基準電源線11、反転クロック信号線18、クロック信号線12及びトランジスタ23のゲート電極に接続され、クロック信号CLKを昇圧した出力信号Osをトランジスタ23のゲート電極へ出力する。図5Bは、実施の形態2に係るレベルシフタの入出力波形を表す図である。同図に示されるように、レベルシフタ65は、入力信号であるクロック信号CLKの振幅VDD-VSSを昇圧して振幅VDD-VSSΔVを有する出力信号Osを生成する。図5Aに示された単位回路50において、A信号生成部60で生成された信号電圧は、トランジスタ23の転送動作により配線A及び出力トランジスタ41のゲート電極へ印加される。この場合、転送された信号電圧レベルは、入力信号INの電圧レベルに依存することは、実施の形態1で述べたが、これに加えて、当該信号電圧レベルは、トランジスタ23のゲート電圧にも依存する。転送時のトランジスタ23のゲート電圧を昇圧すれば、転送された信号電圧レベルが高くなり、バッファTFTである出力トランジスタ41のオン抵抗を下げることが可能となる。その結果、出力信号OUTの過渡特性を改善できる。以下、レベルシフタ65の、具体的回路構成を例示する。図6Aは、本発明の実施の形態2に係るシフトレジスタが備えるレベルシフタの回路構成図の一例である。同図におけるレベルシフタ65は、第1トランジスタ211と、第2トランジスタ212と、コンデンサ213と、信号生成部220とを備える。レベルシフタ65は、反転クロック信号xCLKを反転クロック信号線18から入力されることにより、クロック信号CLKをレベルシフトして出力信号Osをトランジスタ23のゲート電極へ出力する。コンデンサ213は、一方の電極が第1トランジスタ211のソース端子に接続され、他方の電極が第2トランジスタ212のドレイン端子、第1トランジスタ211のゲート端子、及びトランジスタ223のゲート電極に接続された第3の容量素子である。これにより、レベルシフタ65の出力レベルは、コンデンサ213の他方の電極の電位により決定される。第1トランジスタ211は、ゲート端子がコンデンサ213の他方の電極に接続され、ドレイン端子がクロック信号線12に接続され、ソース端子がコンデンサ213の一方の電極及び信号生成部220に接続された第11のトランジスタである。第2トランジスタ212は、ゲート端子が信号生成部220に接続され、ドレイン端子がクロック信号線12に接続され、ソース端子がコンデンサ213の他方の電極及びトランジスタ23のゲート電極に接続された第12のトランジスタである。信号生成部220は、例えば、トランジスタ221、222及び223と、コンデンサ224とを備え、反転クロック信号xCLK及びクロック信号CLKに応じて、第2トランジスタ212のゲート端子に所定の電圧を出力する。これにより、レベルシフタ65の出力レベルを決定するコンデンサ213の他方の電極の電位は、信号生成部220からの出力、入力信号IN、ならびに、第1トランジスタ211及び第2トランジスタ212の導通状態により変化する。信号生成部220は、クロック信号CLKがLOWレベル反転クロック信号xCLKがHIGHレベルである期間11に、第2トランジスタ212を導通状態とする信号を生成して当該信号を第2トランジスタ212のゲート電極に供給し、クロック信号CLKがHIGHレベルである期間12に、第2トランジスタ212を導通状態から非導通状態へと切り換える信号を生成して当該信号を第2トランジスタ212のゲート電極に供給する。これにより、トランジスタ23のゲート電極には、上記期間12において、第2トランジスタ212が非導通状態となった後に、レベルシフトされたコンデンサ213の他方の電極の電圧を出力信号Osの出力電圧として出力する。以下、信号生成部220の構成要素の接続関係の一例について説明する。トランジスタ221は、ゲート端子が反転クロック信号線18に接続され、ドレイン端子が固定電源線17に接続され、ソース端子が第2トランジスタ212のゲート端子に接続されている。トランジスタ222は、ゲート端子が第1トランジスタ211のソース端子及びコンデンサ213の一方の電極に接続され、ドレイン端子がトランジスタ221のソース端子に接続され、ソース端子が接地端子に接続されている。トランジスタ223は、ゲート端子が反転クロック信号線18に接続され、ドレイン端子がトランジスタ222のゲート端子に接続され、ソース端子が基準電源線11に接続されている。コンデンサ224は、一方の電極が第2トランジスタ212のゲート端子、トランジスタ221のソース端子及びトランジスタ222のドレイン端子に接続され、他方の電極が第1トランジスタ211のソース端子、コンデンサ213の一方の電極、トランジスタ222のゲート端子及びトランジスタ223のドレイン端子に接続されている。なお、第1トランジスタ211、第2トランジスタ212、トランジスタ221、トランジスタ222、及びトランジスタ223は、n型TFTで構成されていることが好ましい。これにより、レベルシフタの製造工程が簡略化され、また、製造歩留まりが向上する。信号生成部220の上記回路構成により、信号生成部220は、初期化期間には第2トランジスタ212を導通状態とし、昇圧期間には第2トランジスタ212を導通状態から非導通状態へと変化させる。以下、各期間の具体的動作について、図6Bを用いて説明する。図6Bは、本発明の実施の形態2に係るレベルシフタの駆動タイミングチャートである。同図には、レベルシフタ65を駆動するための制御信号である反転クロック信号xCLK、クロック信号CLK及び出力信号Osの各電圧レベルが表されている。以下、期間11~期間13について、回路動作を説明する。期間11において、反転クロック信号xCLKの電圧がHIGHに設定される。期間1において、反転クロック信号xCLKがHIGHとなることにより、トランジスタ221が導通状態となる。この導通状態より、コンデンサ224の一方の電極はHIGHレベルとなる。また、反転クロック信号xCLKがHIGHとなることにより、トランジスタ223が導通状態となる。この導通状態と、トランジスタ223のソース端子が基準電源線11に接続されていることから、コンデンサ224の他方の電極はLOWレベルとなる。以上により、コンデンサ224には固定電源電圧HIGHレベルとLOWレベルとの電位差相当の電圧が充電される。そうすると、第2トランジスタ212のゲート端子にはHIGH電圧が印加されるので、第2トランジスタ212は導通状態となる。つまり、期間11では、コンデンサ224に電源電圧相当の電圧を充電させることにより、昇圧動作の開始時まで第2トランジスタ212を導通状態に維持させる。このとき、出力端子には、第2トランジスタ212を介して、クロック信号CLKのLOW電圧が印加されるので、出力信号OsはLOWレベルとなっている。次に、期間12において、クロック信号CLKからHIGH電圧が印加される。期間11以来、第2トランジスタ212の導通状態が維持されているので、クロック信号CLKがHIGH電圧となったことにより、出力信号Osは徐々にLOWレベルからHIGHレベルへと変化する。これに対応して、第1トランジスタ211のゲート電圧も徐々に上昇するので、第1トランジスタ211のドレイン-ソース間のコンダクタンスも徐々に上昇する。これにより、第1トランジスタ211を介して、入力端子側からコンデンサ213の一方の電極側へと徐々に電流が流れ始める。期間12開始時において、第1トランジスタ211を介して流れ始めた、入力端子側からコンデンサ213の一方の電極側への電流により、期間12の定常時には、クロック信号CLKのHIGH電圧がコンデンサ213の一方の電極に伝わり、当該電極の電位がHIGHレベルとなる。そうすると、コンデンサ213の一方の電極に接続されているトランジスタ222のゲート端子にもHIGH電圧が印加されることにより、トランジスタ222が導通状態となる。このとき、コンデンサ224の一方の電極からトランジスタ222を介して接地端子へと放電電流が流れ、コンデンサ224の一方の電極及び第2トランジスタ212のゲート端子の電位はHIGHレベルからLOWレベルへと降下する。これにより、第2トランジスタ212は非導通状態となる。ここで、第2トランジスタ212が導通状態で期間12開始時にクロック信号CLKがHIGHとなってから、第2トランジスタ212が非導通状態となるまでの期間に、コンデンサ213にはクロック信号CLKのHIGH電圧に依存して充電されている。ここで、上記期間におけるコンデンサ213の充電電圧をΔVとすると、第2トランジスタ212が非導通状態となった時点では、コンデンサ213の一方の電極は、HIGHレベル電圧Hとするに上昇しているので、コンデンサ213の他方の電極及び出力端子の電圧はHΔVとなっている。つまり、期間12において、第1トランジスタ211が導通状態となることにより、コンデンサ213による昇圧動作が実行される。また同時に、トランジスタ222が導通状態となり、上記昇圧動作の過程において、第2トランジスタ212が非導通状態となる。この段階で、昇圧動作が完了する。この結果、クロック信号CLKの電圧Hが、出力信号Osの電圧HΔVへと昇圧される。次に、期間13では、既に、入力信号INがLOW電圧へと変化している。クロック信号CLKの電位変化により、期間12の終了時から第1トランジスタ211のソース端子及びドレイン端子の電位が逆転し、期間13では、第1トランジスタ211を介して、コンデンサ213の一方の電極側から入力端子側へと電流が流れる。この電流が流れている状態と、第1トランジスタ211のゲート端子が、第2トランジスタ212の非導通状態及びコンデンサ213により電気的に遮断された状態であることにより、第1トランジスタ211のゲート電圧は入力端子側へと放電され、結果的に出力信号Osの電圧はLOWレベルとなる。以上のように、本実施の形態に係るレベルシフタ65は、充電機能を有するコンデンサ213、コンデンサ213の両電極の電位を決定する第1トランジスタ211及び第2トランジスタ212、ならびに、第2トランジスタ212の導通状態を制御する信号生成部220を備え、反転クロック信号xCLKが所定のタイミングで供給されることにより、クロック信号CLKを昇圧することが可能となる。レベルシフタ65が上記構成をとることにより、レベルシフト動作のための専用電源線は不要であり、配線スペースの削減と外部回路への負担を軽減することが可能となる。また、ダイオード接続のTFTを使用せず、第2トランジスタ212を十分な逆バイアス状態とすることができる回路構成であることから、第2トランジスタ212がデプレッション特性であっても昇圧過程において確実に第2トランジスタ212を非導通とすることができるので、昇圧特性の劣化を抑制することが可能となる。以上のように、本実施の形態に係るシフトレジスタによれば、1種類のクロック信号CLKと、所望の出力期間と同じ期間においてオン電圧を発生させる入力信号INとが入力されることにより、A信号生成部60でのチャージポンプ動作及びB信号生成部30でのサンプルホールド動作が実行される。これにより、出力信号OUTの転送シフトの度に電圧減少することなく転送不良を回避でき、所望の出力期間を出力することが可能となる。また、上記出力期間に応じたクロック信号線の追加が不要となり、当該シフトレジスタが配置される額縁領域の面積増大を回避することが可能となる。さらに、A信号生成部60から転送された信号電圧レベルが、トランジスタ23のゲート電圧に依存することから、転送時のトランジスタ23のゲート電圧をレベルシフタ65により昇圧する。これにより、転送された信号電圧レベルが高くなり、バッファTFTである出力トランジスタ41のオン抵抗を下げることが可能となる。よって出力信号OUTの過渡特性が改善され、信号の転送効率が向上する。実施の形態3本実施の形態では、実施の形態1に係るシフトレジスタ1が備えるトランジスタ21の負荷を緩和したシフトレジスタを説明する。図7は、本発明の実施の形態3に係るシフトレジスタの回路構成図の一例である。同図に記載された単位回路70は、A信号生成部20と、B信号生成部30と、最終バッファ部40とを備える。本実施の形態に係る単位回路70は、実施の形態1に係る単位回路10と比較して、トランジスタ21のゲート電極に、固定電源線17ではなく、絶対値が第1の電圧より小さい固定電圧を供給する参照電源線19が接続されている点のみが異なる。以下、実施の形態1と同じ点は説明を省略し、異なる点のみ説明する。図8Aは、本発明の実施の形態3に係るシフトレジスタの効果を説明する図である。また、図8Bは、本発明の実施の形態1に係るシフトレジスタの効果を説明する図である。図8Bに記載された、実施の形態1に係るシフトレジスタ1が有する単位回路10において、期間2にA信号生成部20が昇圧動作を実行した場合、トランジスタ21のゲート電極にはHVDD、ドレイン電極にはHVDD、ソース電極にはHΔVの電圧が印加される。この場合、トランジスタ21のドレイン-ソース間電圧Vds21は、ΔV=HΔV-Hとなる。ΔVは最大でVDD-VSSとなるので、Vds21にはゲート振幅VDD-VSS程度の大きな電圧が発生する。また、トランジスタ23において、トランジスタ23の閾値電圧をVth23とすると、ドレイン電極にはHΔVの電圧が印加され、ソース電極にはH-Vth23の電圧が印加される。これより、Vds23はΔVVth23=HΔV-H-Vth23となる。これにより、Vds23にもゲート振幅VDD-VSS程度の大きな電圧が発生する。よって、トランジスタ21及び23は大きな負荷を受けることになり、閾値電圧のシフト、及び、信頼性低下が懸念される。これに対して、図8Aに記載された、本実施の形態に係る単位回路70において、期間2にA信号生成部20が昇圧動作を実行した場合、トランジスタ21のゲート電極には、電源電圧VDDよりも小さい参照電圧Vrefを供給する参照電源線19が接続されている。そうすると、トランジスタ21のVdsはΔV=HΔV-Hとなるが、ΔVは最大でVref-Vth21-VSSとなるので、Vds21にはゲート振幅VDD-VSSより小さい電圧が発生する。また、トランジスタ23のVds23は、ドレイン電極にはHΔVの電圧が印加され、ソース電極にはH-Vth23の電圧が印加される。これより、Vds23はΔVVth23=HΔV-H-Vth23となる。これにより、Vds23にもゲート振幅VDD-VSSより小さい電圧が発生する。以上のように、参照電源線19が供給する参照電圧Vrefを電源電圧VDDよりも小さく設定しておくことにより、A信号生成部20が昇圧動作を実行した場合であっても、トランジスタ21のVdsをゲート振幅よりも小さく設定できるので、トランジスタ21の負荷を低減できる。その結果、閾値電圧のシフト、及び、信頼性低下が抑制される。以上のように、本実施の形態に係る単位回路70によれば、1種類のクロック信号CLKと、所望の出力期間と同じ期間においてオン電圧を発生させる入力信号INとが入力されることにより、A信号生成部60でのチャージポンプ動作及びB信号生成部30でのサンプルホールド動作が実行される。これにより、出力信号OUTの転送シフトの度に電圧減少することなく転送不良を回避でき、所望の出力期間を出力することが可能となる。また、上記出力期間に応じたクロック信号線の追加が不要となり、当該シフトレジスタが配置される額縁領域の面積増大を回避することが可能となる。さらに、トランジスタの負荷を低減でき、信頼性が向上する。以上、本発明のシフトレジスタについて、実施の形態に基づいて説明してきたが、本発明に係るシフトレジスタは、上記実施の形態に限定されるものではない。実施の形態1~3における任意の構成要素を組み合わせて実現される別の実施の形態や、実施の形態1~3に対して本発明の主旨を逸脱しない範囲で当業者が思いつく各種変形を施して得られる変形例や、本発明に係るシフトレジスタを内蔵した各種機器も本発明に含まれる。なお、実施の形態1~3では、シフトレジスタを構成するトランジスタは全てn型TFTであることを想定したが、本発明のシフトレジスタを構成するトランジスタは、全てp型TFTであっても同様の効果が奏される。以下、この場合の回路構成及び駆動タイミングについて説明する。図9は、本発明の実施の形態1に係るシフトレジスタの変形例を示す回路構成図である。同図における単位回路100は、A信号生成部120と、B信号生成部130と、最終バッファ部140とを備える。図9におけるシフトレジスタが備える単位回路100の回路構成は、図2におけるシフトレジスタ1が備える単位回路10と比較して、全てのトランジスタの導電型がp型となっていること、及び、電源電圧VDDと基準電圧である接地電圧VSSの接続関係が逆となっていることである。基準電源線117は、走査線選択時に当該走査線に印加される電圧に対応した基準電圧VSSに設定されている。固定電源線111は、走査線非選択時に当該走査線に印加される電圧に対応した固定の電源電圧VDDに設定されている。入力線113は、前段の単位回路100の出力線116と接続されており、入力線113には、前段の単位回路100の出力信号OUTが入力信号INとして供給される。最終バッファ部140は、出力トランジスタ141及び142を備えた出力部である。出力トランジスタ141は、ソース電極が基準電源線117に接続され、ドレイン電極が出力線116を介して出力端子に接続され、ゲート電極が配線Aを介してA信号生成部120に接続された第1のトランジスタである。出力トランジスタ142は、ソース電極が出力線116を介して出力端子に接続され、ドレイン電極が固定電源線111に接続され、ゲート電極が配線Bを介してB信号生成部130に接続された第2のトランジスタである。A信号生成部120は、トランジスタ121、122及び123と、コンデンサ124とを備えた第1信号生成部である。トランジスタ123は、ゲート電極がクロック信号線112に接続され、ソース電極がコンデンサ124の一方の電極に接続され、ドレイン電極が配線Aを介して出力トランジスタ141のゲート電極に接続された第3のトランジスタである。トランジスタ121は、ゲート電極が基準電源線117に接続され、ソース電極が入力線113に接続され、ドレイン電極がコンデンサ124の一方の電極に接続された第4のトランジスタである。トランジスタ122は、ゲート電極が入力線113に接続され、ソース電極がクロック信号線112に接続され、ドレイン電極がコンデンサ124の他方の電極に接続された第5のトランジスタである。コンデンサ124は、トランジスタ121及び122の導通により、クロック信号CLKと入力信号INとの電位差を保持し、配線Aに供給すべき信号電圧を当該電位差に応じて昇圧させるチャージポンプ機能を有する第1の容量素子である。上記構成により、A信号生成部120は、単位回路100の多段接続による入力信号INの減衰を回避すべく入力信号INの昇圧動作を実行し、入力信号INに基づいて、出力トランジスタ141の導通及び非導通を切り換える第1の信号を出力トランジスタ141のゲート電極に供給する。また、基準電源線117と固定電源線111との間に、直列に接続されたトランジスタが配置された構成をとらないので、トランジスタ121~123がデプレッション型であっても、固定電源線111から基準電源線117に向けて貫通電流が流れることを回避できる。B信号生成部130は、トランジスタ131~135と、コンデンサ136とを備えた第2信号生成部である。トランジスタ131は、ゲート電極がクロック信号線112に接続され、ソース電極が基準電源線117に接続され、ドレイン電極がトランジスタ133のゲート電極に接続され、クロック信号CLKに対応して、トランジスタ133の導通及び非導通を切り換える第7のトランジスタである。トランジスタ132は、ゲート電極が入力線113に接続され、ソース電極がトランジスタ133のゲート電極に接続され、ドレイン電極が固定電源線111に接続され、入力信号INに対応して、トランジスタ133の導通及び非導通を切り換える第8のトランジスタである。トランジスタ133は、ソース電極が基準電源線117に接続され、ドレイン電極が配線Bを介して出力トランジスタ142のゲート電極に接続され、トランジスタ131及び132の導通状態に応じて、出力トランジスタ142の導通及び非導通を切り換える第6のトランジスタである。トランジスタ134は、ゲート電極が入力線113に接続され、ソース電極が配線Bを介して出力トランジスタ142のゲート電極に接続され、ドレイン電極が固定電源線111に接続され、入力信号INに応じて、出力トランジスタ142の導通及び非導通を切り換える第9のトランジスタである。トランジスタ135は、ゲート電極が出力線116を介して出力端子に接続され、ソース電極が配線Bを介して出力トランジスタ142のゲート電極に接続され、ドレイン電極が固定電源線111に接続され、出力信号OUTに応じて、出力トランジスタ142の導通及び非導通を切り換える第10のトランジスタである。コンデンサ136は、一方の電極が配線Aを介して出力トランジスタ141のゲート電極に接続され、他方の電極が出力線116を介して出力端子に接続された第2の容量素子である。上記構成により、B信号生成部130は、入力信号INに基づいて、出力トランジスタ142の導通及び非導通を切り換える第2の信号を出力トランジスタ142のゲート電極に供給するとともに、配線A及び出力トランジスタ141のゲート電極の電圧を保持する。以上の単位回路100を備えるシフトレジスタは、単位回路10を備えるシフトレジスタ1と同様の効果が奏される。図10は、本発明の実施の形態1に係るシフトレジスタの変形例を示す駆動タイミングチャートである。図10における駆動タイミングは、図3における駆動タイミングと比較して、各信号の電圧レベルが反転していることのみであり、当該各信号による回路動作は、実施の形態1に係るシフトレジスタ1の回路動作と同じである。単位回路100は、トランジスタ121~123、131~135、ならびに、出力トランジスタ141及び142は、p型TFTで構成されていることから、シフトレジスタの製造工程が簡略化され、また、製造歩留まりが向上する。