加工対象を形成する加工対象形成工程と、前記加工対象上に、第1マスク及び前記第1マスクの一方の側面側を支持する第1支持体を形成する第1マスク形成工程と、前記第1マスク及び前記第1支持体をマスクとして用いて前記加工対象を加工する第1加工工程と、前記加工対象及び前記第1マスクの他方の側面側を支持する第2支持体を形成する第2支持体形成工程と、前記第1支持体を除去する第1支持体除去工程と、前記第1マスク及び前記第2支持体をマスクとして用いて前記加工対象を加工する第2加工工程と、を含むことを特徴とする半導体装置の製造方法。前記第1マスク形成工程において、前記第1マスクとして、前記第1支持体の両側面に2つのマスクを形成することを特徴とする請求項1に記載の半導体装置の製造方法。前記第1マスク形成工程において、前記第1マスクは前記第1支持体のサイドウォールとして形成することを特徴とする請求項1又は2に記載の半導体装置の製造方法。前記第2加工工程後において、少なくとも前記加工対象の前記一方の側面側を支持する第3支持体を形成する第3支持体形成工程をさらに含むことを特徴とする請求項1~3のいずれか一項に記載の半導体装置の製造方法。前記第1加工工程及び前記第2加工工程のうち少なくとも1つの工程において、前記加工対象の露出面から下面まで前記加工対象を除去することを特徴とする請求項1~4のいずれか一項に記載の半導体装置の製造方法。前記第1加工工程及び前記第2加工工程のうち少なくとも1つの工程において、前記加工対象の下部を残存させるように、前記加工対象の露出面における上部の一部を除去することを特徴とする請求項1~4のいずれか一項に記載の半導体装置の製造方法。前記第1マスク形成工程前において、第1方向に延在する線状の前記加工対象を形成する加工対象加工工程をさらに含み、前記第1マスク形成工程において、前記第1マスク及び前記第1支持体は、前記第1方向と交差する第2方向に延在する線状に形成することを特徴とする請求項1~6のいずれか一項に記載の半導体装置の製造方法。前記加工対象形成工程前において、前記第1方向に延在する第4支持体を形成する第4支持体形成工程をさらに含み、前記加工対象加工工程において、前記加工対象は、前記第4支持体のサイドウォールとして形成することを特徴とする請求項7に記載の半導体装置の製造方法。前記第1方向と前記第2方向とは直交することを特徴とする請求項7又は8に記載の半導体装置の製造方法。前記第1加工工程後において、前記第1マスクの他方の側面側に第2マスクを形成する第2マスク形成工程と、前記第1マスク、前記第1支持体及び前記第2マスクをマスクとして前記加工対象を加工する第3加工工程と、をさらに含み、前記第1加工工程において、前記加工対象の第1露出面に第1凹部を形成するように、前記加工対象の前記第1露出面における上部の一部を除去し、前記第2マスク形成工程において、前記第2マスクは、前記第1凹部の底部の一部を覆うと共に、前記第1凹部の底部の残部を露出するように形成され、前記第3加工工程において、前記加工対象の前記第1凹部の前記残部を除去することを特徴とする請求項1~9のいずれか一項に記載の半導体装置の製造方法。前記第3加工工程において前記加工対象を除去した領域に第5支持体を形成する第5支持体形成工程と、前記加工対象が露出するように、前記第1支持体を除去する第1支持体除去工程と、前記第1支持体除去工程により露出した前記加工対象の第2露出面に第2凹部を形成するように、前記加工対象の前記第2露出面における上部の一部を除去する第4加工工程と、前記第2凹部の底部の一部を覆うと共に、前記第2凹部の底部の残部を露出するように、前記第1マスクの前記一方の側面側に第3マスクを形成する第3マスク形成工程と、前記第3マスク、前記第1マスク、前記第2マスク及び前記第5支持体をマスクとして用いて、前記加工対象の前記第2凹部の前記残部を除去する第5加工工程と、をさらに含むことを特徴とする請求項10に記載の半導体装置の製造方法。前記第2マスク形成工程及び前記第3マスク形成工程において、第2マスク及び前記第3マスクは、前記第1マスク及び前記加工対象の前記第1凹部又は前記第2凹部の側面のサイドウォールとして形成することを特徴とする請求項11に記載の半導体装置の製造方法。第5加工工程後において、前記第5加工工程において前記加工対象を除去した領域に第6支持体を形成する第6支持体形成工程をさらに含むことを特徴とする請求項11又は12に記載の半導体装置の製造方法。前記加工対象の加工が終わった後において、前記加工対象が露出するように前記第1マスクを除去する第1マスク除去工程をさらに含むことを特徴とする請求項1~13のいずれか一項に記載の半導体装置の製造方法。前記第1マスク除去工程において、前記第1マスク除去工程により露出した前記加工対象の上面において面一となるように、前記加工対象の周囲にある要素を部分的に除去することを特徴とする請求項14に記載の半導体装置の製造方法。前記第1マスク除去工程後において、露出した前記加工対象の上面と電気的に接続する相変化材料を形成する相変化材料形成工程と、前記相変化材料上に前記相変化材料と電気的に接続する導体を形成する導体形成工程をさらに含み、前記加工対象の材料は導体であることを特徴とする請求項14又は15に記載の半導体装置の製造方法。前記第1マスク除去工程後において、前記第1マスク除去工程により露出した前記加工対象の一部を除去する第6加工工程をさらに含み、前記相変化材料形成工程において、前記相変化材料は前記第6加工工程において前記加工対象を除去した部分に形成することを特徴とする請求項14~16のいずれか一項に記載の半導体装置の製造方法。前記相変化材料形成工程において、前記相変化材料の上面とその周囲の要素とは面一であることを特徴とする請求項17に記載の半導体装置の製造方法。前記加工対象形成工程前に、電極パッドを形成する電極パッド形成工程をさらに含み、前記加工対象は導体であり、前記加工対象形成工程において、前記電極パッドと電気的に接続するように前記加工対象を形成することを特徴とする請求項1~18のいずれか一項に記載の半導体装置の製造方法。前記電極パッド形成工程において、複数の電極パッドを格子状に点在するように形成し、前記加工対象形成工程後において、前記第1方向に沿って配列した電極パッドの列に沿って延在するように、前記加工対象を線状に形成することを特徴とする請求項19に記載の半導体装置の製造方法。以下の分析は、本発明の観点から与えられる。特許文献1に記載されているような、図21~図22に示す方法においては、図22fに示す状態において、微細パターン92a上にエッチングマスク95aが存在することになる。このとき、例えば微細パターン92aの膜厚は加工対象膜92の膜厚であり、またエッチングマスク95aは第1層間絶縁膜93のサイドウォールとして形成されるので、微細パターン92a及びエッチングマスク95aの合計膜厚tは、各膜の膜厚に依存することになる例えば合計膜厚t200nm。したがって、微細パターン92aの幅wが微細になればなるほど例えば幅w10nm~30nm、微細パターン92aとエッチングマスク95aの合体パターンのアスペクト比例えば、膜厚t及び幅wが上記例の場合7~20は高くなる。このため、微細パターン92a及びエッチングマスク95aの合体パターンは、不安定となり、倒れてしまうおそれがある。このことは、図22eに示すようなエッチングマスクのみの状態においても起こりうる。本発明の第1視点によれば、加工対象を形成する加工対象形成工程と、加工対象上に、第1マスク及び第1マスクの一方の側面側を支持する第1支持体を形成する第1マスク形成工程と、第1マスク及び第1支持体をマスクとして用いて加工対象を加工する第1加工工程と、加工対象及び第1マスクの他方の側面側を支持する第2支持体を形成する第2支持体形成工程と、第1支持体を除去する第1支持体除去工程と、第1マスク及び第2支持体をマスクとして用いて加工対象を加工する第2加工工程と、を含む半導体装置の製造方法が提供される。本発明においては、第1マスクは、少なくとも第1マスク及び第2マスクのうちいずれかによって支持されている。これにより、加工対象をアスペクト比の高い形状に加工する際に、第1マスクのアスペクト比が高くなる場合であっても、第1マスクが倒れることを抑制することができる。また、アスペクト比が高い形状に加工対象を加工した後であっても、加工対象は第2支持体に支持されているので加工対象が倒れることも抑制することができる。上記第1視点について、第1実施形態を例にして、図1以下の符号を付して説明する。なお、符号は理解を容易にするために付するものであり、図示の形態に限定することを意図するものではない。半導体装置1の製造方法は、加工対象12を形成する加工対象形成工程と、加工対象12上に、第1マスク15a及び第1マスクの一方の側面側を支持する第1支持体13aを形成する第1マスク形成工程と、第1マスク15a及び第1支持体13aをマスクとして用いて加工対象12を加工する第1加工工程と、加工対象12及び第1マスク15aの他方の側面側を支持する第2支持体16を形成する第2支持体形成工程と、第1支持体13aを除去する第1支持体除去工程と、第1マスク15a及び第2支持体16をマスクとして用いて加工対象12を加工する第2加工工程と、を含む。上記第1視点の好ましい形態を以下に記載する。上記第1視点の好ましい形態によれば、第1マスク形成工程において、第1マスクとして、第1支持体の両側面に2つのマスクを形成する。上記第1視点の好ましい形態によれば、第1マスク形成工程において、第1マスクは第1支持体のサイドウォールとして形成する。上記第1視点の好ましい形態によれば、半導体装置の製造方法は、第2加工工程後において、少なくとも加工対象の一方の側面側を支持する第3支持体を形成する第3支持体形成工程をさらに含む。上記第1視点の好ましい形態によれば、第1加工工程及び第2加工工程のうち少なくとも1つの工程において、加工対象の露出面から下面まで加工対象を除去する。上記第1視点の好ましい形態によれば、第1加工工程及び第2加工工程のうち少なくとも1つの工程において、加工対象の下部を残存させるように、加工対象の露出面における上部の一部を除去する。上記第1視点の好ましい形態によれば、半導体装置の製造方法は、第1マスク形成工程前において、第1方向に延在する線状の加工対象を形成する加工対象加工工程をさらに含む。第1マスク形成工程において、第1マスク及び第1支持体は、第1方向と交差する第2方向に延在する線状に形成する。上記第1視点の好ましい形態によれば、半導体装置の製造方法は、加工対象形成工程前において、第1方向に延在する第4支持体を形成する第4支持体形成工程をさらに含む。加工対象加工工程において、加工対象は、第4支持体のサイドウォールとして形成する。上記第1視点の好ましい形態によれば、第1方向と第2方向とは直交する。上記第1視点の好ましい形態によれば、半導体装置の製造方法は、第1加工工程後において、第1マスクの他方の側面側に第2マスクを形成する第2マスク形成工程と、第1マスク、第1支持体及び第2マスクをマスクとして加工対象を加工する第3加工工程と、をさらに含む。第1加工工程において、加工対象の第1露出面に第1凹部を形成するように、加工対象の第1露出面における上部の一部を除去する。第2マスク形成工程において、第2マスクは、第1凹部の底部の一部を覆うと共に、第1凹部の底部の残部を露出するように形成される。第3加工工程において、加工対象の第1凹部の残部を除去する。上記第1視点の好ましい形態によれば、半導体装置の製造方法は、第3加工工程において加工対象を除去した領域に第5支持体を形成する第5支持体形成工程と、加工対象が露出するように、第1支持体を除去する第1支持体除去工程と、第1支持体除去工程により露出した加工対象の第2露出面に第2凹部を形成するように、加工対象の第2露出面における上部の一部を除去する第4加工工程と、第2凹部の底部の一部を覆うと共に、第2凹部の底部の残部を露出するように、第1マスクの一方の側面側に第3マスクを形成する第3マスク形成工程と、第3マスク、第1マスク、第2マスク及び第5支持体をマスクとして用いて、加工対象の第2凹部の残部を除去する第5加工工程と、をさらに含む。上記第1視点の好ましい形態によれば、第2マスク形成工程及び第3マスク形成工程において、第2マスク及び第3マスクは、第1マスク及び加工対象の第1凹部又は第2凹部の側面のサイドウォールとして形成する。上記第1視点の好ましい形態によれば、半導体装置の製造方法は、第5加工工程後において、第5加工工程において加工対象を除去した領域に第6支持体を形成する第6支持体形成工程をさらに含む。上記第1視点の好ましい形態によれば、半導体装置の製造方法は、加工対象の加工が終わった後において、加工対象が露出するように第1マスクを除去する第1マスク除去工程をさらに含む。上記第1視点の好ましい形態によれば、半導体装置の製造方法は、第1マスク除去工程において、第1マスク除去工程により露出した加工対象の上面において面一となるように、加工対象の周囲にある要素を部分的に除去する。上記第1視点の好ましい形態によれば、半導体装置の製造方法は、第1マスク除去工程後において、露出した加工対象の上面と電気的に接続する相変化材料を形成する相変化材料形成工程と、相変化材料上に相変化材料と電気的に接続する導体を形成する導体形成工程をさらに含む。加工対象の材料は導体である。上記第1視点の好ましい形態によれば、半導体装置の製造方法は、第1マスク除去工程後において、第1マスク除去工程により露出した加工対象の一部を除去する第6加工工程をさらに含む。相変化材料形成工程において、相変化材料は第6加工工程において加工対象を除去した部分に形成する。上記第1視点の好ましい形態によれば、相変化材料形成工程において、相変化材料の上面とその周囲の要素とは面一である。上記第1視点の好ましい形態によれば、半導体装置の製造方法は、電極パッドを形成する電極パッド形成工程をさらに含む。加工対象は、導体である。加工対象形成工程において、電極パッドと電気的に接続するように加工対象を形成する。上記第1視点の好ましい形態によれば、電極パッド形成工程において、複数の電極パッドを格子状に点在するように形成する。加工対象形成工程後において、第1方向に沿って配列した電極パッドの列に沿って延在するように、加工対象を線状に形成する。[第1実施形態]本発明の第1実施形態に係る半導体装置の製造方法について説明する。まず、第1実施形態に係る半導体装置の製造方法で製造する半導体装置について説明する。図1に、第1実施形態に係る半導体装置の製造方法で製造する半導体装置の概略断面図を示す。半導体装置1は、半導体基板11と、半導体基板11上に形成された微細パターンとしての第1材料膜フィン12bと、半導体基板11上、第1材料膜フィン12bの周囲に形成された第1埋め込み膜16及び第2埋め込み膜19と、を備える。図1に示す形態において、第1材料膜フィン12bは2つ形成されている。第1材料膜フィン12bの幅T3は、高さH1に対して小さく、アスペクト比が高くなっている例えばH1/T3が3以上。例えば、Y方向に2本組みとして形成される第1材料膜フィン12bは、Y方向に50nm隔てて、幅T310nm、高さH140nmとすることができる。次に、半導体装置1を製造する方法について説明する。図2~図4に、本発明の第1実施形態に係る半導体装置の製造方法を説明するための概略工程図を示す。図2以下の概略工程図において、左図のZ図は、半導体装置の概略上面図である。a図の左上にZ図における方向を示す。Z図においては、横方向がX方向、縦方向がY方向、そして図面に対して垂直方向がZ方向となっている。中央のX図は左側のZ図のX-X線に沿った概略断面図であり、右図のY図はZ図のY-Y線に沿った概略断面図である。まず、半導体基板11を準備する。次に、半導体基板11上に、微細パターン例えば、微細な幅を有するフィン状体を形成する基となる膜厚T1の第1材料膜12特許請求の範囲にいう加工対象を形成する。第1材料膜12の材料としては、例えば、金属、半導体、絶縁体等を使用することができる。例えば、図1に示す第1材料膜フィン12bが電極である半導体装置11を製造する場合、第1材料膜12は膜厚T150nmの窒化チタン膜とすることができる。次に、第1材料膜12上に、膜厚T2の第1マスク膜13を形成する図2a。第1マスク膜13は、第2マスク膜を形成するための基体となるものである。例えば、第1マスク膜13としては、膜厚T250nmのシリコン酸化膜を使用することができる。膜厚T2は、後述する第2マスク膜サイドウォール15aの高さとなる。そこで、膜厚T2は、第2マスク膜サイドウォール15aがマスクとして機能可能な高さ、例えば第2マスク膜サイドウォール15aがエッチングにより膜減りしてもマスクとして機能する高さを設定すると好ましい。次に、第1マスク膜13上に、第1マスク膜13を成形するためのレジストマスクを形成する不図示。次に、このレジストマスクを用いて、第1マスク膜13を部分的にエッチング除去して第1開口部14を形成すると共に、これにより第1マスク膜13をライン状帯状に成形した第1マスク膜ライン13a特許請求の範囲にいう第1支持体を形成する。次に、第1マスク膜13上のレジストマスクを除去する図2b。図2に示す形態において、第1マスク膜ライン13aは、X方向図2左上の方向図参照に延在し、Y方向に幅W1を有する。上記レジストマスクのY方向の幅が第1マスク膜ライン13aの幅W1となる。また、幅W1は、図1に示す2つの第1材料膜フィン12b間の間隔となる。第1マスク膜13の幅W1は、例えば、50nmとすることができる。次に、第1材料膜12を成形するためのマスクの基となる第2マスク膜15を形成する。第2マスク膜15は、第1開口部14を埋め込まないように、及び第1マスク膜ライン13aを覆うように、第1材料膜12の露出面、第1マスク膜ライン13aの側面及び上面に沿って形成される図2c。第2マスク膜15の材料は、第1材料膜12を成形するためのマスクとして機能する材料を用いることができる。本実施形態においては、例えば、第2マスク膜15は、タングステンで形成することができる。第2マスク膜15の膜厚T3は、例えば10nmとすることができる。第2マスク膜15の膜厚T3は、図1に示す第1材料膜フィン12bの幅となる。したがって、第2マスク膜15の膜厚T3は、第1材料膜12を成形する幅に応じて設定すると好ましい。次に、第2マスク膜15をエッチバックして、第1材料膜12の上面及び第1マスク膜ライン13aの上面を露出させると共に、第1マスク膜ライン13aの側壁に沿ってX方向に延在し、幅T3、高さT2を有する第2マスク膜サイドウォール15a特許請求の範囲にいう第1マスクを形成する図2d;第1マスク形成工程。第2マスク膜サイドウォール15aのパターンは、図1に示す第1材料膜フィン12bを形成するためのパターンに対応する。次に、第2マスク膜サイドウォール15a及び第1マスク膜ライン13aをマスクにして、半導体基板11が露出するように第1開口部14に露出した第1材料膜12をエッチングして第1エッチング、第1材料膜ライン12aを形成する図3e;第1加工工程。第1材料膜ライン12aは、幅WT3×2、高さT2を有し、X方向に延在する。次に、第1開口部14を埋め込むように埋め込み膜を成膜する。次に、第1マスク膜ライン13a及び第2マスク膜サイドウォール15aの上面を露出させるように、CMPChemicalMechanicalPolishing法等を用いて、第1マスク膜ライン13a及び第2マスク膜サイドウォール15a上の埋め込み膜を研磨除去して、第1開口部14を埋め込む第1埋め込み膜16特許請求の範囲にいう第2支持体を形成する図3f;第2支持体形成工程。第1埋め込み膜16は、エッチバック法などを用いて形成してもよい。第1埋め込み膜16の材料としては、後のエッチング工程において、第1マスク膜ライン13aをエッチングする際のマスクとなることができる材料を用いると好ましい。例えば、上記例においては、第1埋め込み膜16の材料としてシリコン窒化膜を用いることができる。次に、第2マスク膜サイドウォール15a及び第1埋め込み膜16をマスクにして、第1材料膜ライン12aの上面が露出するように、選択的に第1マスク膜ライン13aをエッチング除去する図3g;第1支持体除去工程。第1マスク膜ライン13aが除去されることにより、第2マスク膜サイドウォール15a及び第1材料膜ライン12aによって、第2開口部17が形成される。次に、第2マスク膜サイドウォール15a及び第1埋め込み膜16をマスクにして、半導体基板11が露出するように、第2開口部17から露出した第1材料膜ライン12aを部分的にエッチング第2エッチングして第3開口部18を形成する。これにより、第1材料膜ライン12aが成形され、第1材料膜フィン12bが形成される図3h;第2加工工程。第1材料膜12は、第1エッチング図3e及び第2エッチングにより、平面上、第2マスク膜サイドウォール15aのパターンが転写され、Y方向に幅T3を有し、X方向に延在し、高さT1を有するフィン状に加工されることになる。次に、少なくとも、第2開口部17及び第3開口部18を埋め込む第2埋め込み膜19特許請求の範囲にいう第3支持体を形成する図4i;第3支持体形成工程。第2埋め込み膜19の材料としては、次のCMP工程で、第1埋め込み膜16と同時に削り込めるよう、第1埋め込み膜16と同じ材料例えばシリコン窒化膜を用いると好ましい。次に、第2埋め込み膜19、第2マスク膜サイドウォール15a及び第1埋め込み膜16を、CMP法を用いて研磨除去して、半導体装置1を作製する図4j;第1マスク除去工程。この研磨除去は、第2マスク膜サイドウォール15aを除去し、第1材料膜フィン12bが露出するまで行う。図4jに示す形態においては、第1材料膜フィン12b上部を削りこみ、第1材料膜フィン12b、第2埋め込み膜19及び第1埋め込み膜16の上面が面一になるようにしてある。これにより、例えば、第1材料膜12の高さT1が50nmであった場合、CMP工程により10nm削り込み、第1材料膜フィン12bの高さH1を40nmとすることができる。なお、第2埋め込み膜19、第2マスク膜サイドウォール15a及び第1埋め込み膜16の除去は、CMP法ではなくエッチング法を用いてもよい。作製しようとする第1材料膜フィン12bの幅が小さい場合、そのエッチングマスクとなる第2マスク膜サイドウォール15aの幅T3も小さくなる。また、第2マスク膜サイドウォール15aの高さは、エッチングによる膜減りを考慮して所定の高さT2を確保する必要がある。したがって、第2マスク膜サイドウォール15aにおける幅T3に対する高さT2のアスペクト比は高くならざるを得ない。仮に、第2マスク膜サイドウォール15aのみを単独で形成すると、そのアスペクト比の高さのために倒れてしまう可能性がある。しかしながら、本発明の第1実施形態に係る半導体装置の製造方法によれば、第2マスク膜サイドウォール15aは、いずれか一方の側面は支持されているのでアスペクト比が高くとも倒れるおそれがない。例えば、図2d及び図3eに示す工程においては、第2マスク膜サイドウォール15aの一方の側面は第1マスク膜ライン13aによって支持されている。したがって、第2マスク膜サイドウォール15aが倒れる可能性は低減されている。また、図3g及びhに示す工程においては、第2マスク膜サイドウォール15aの他方の側面は第1埋め込み膜16によって支持されている。したがって、第2マスク膜サイドウォール15aが倒れる可能性は低減されている。特に、図3hに示す工程においては、第1材料膜フィン12bと第2マスク膜サイドウォール15aとが積層し、全体としてアスペクト比がさらに高くなっている。しかしながら、本発明の第1実施形態に係る半導体装置の製造方法によれば、第1材料膜フィン12bと第2マスク膜サイドウォール15aとが両方とも第1埋め込み膜16によって支持されている。したがって、第1材料膜フィン12bを形成した後であっても第1材料膜フィン12b及び第2マスク膜サイドウォール15aが倒れる可能性を低減させることができる。[第2実施形態]次に、本発明の第2実施形態に係る半導体装置の製造方法について説明する。まず、第2実施形態に係る半導体装置の製造方法で製造する半導体装置について説明する。図5に、第2実施形態に係る半導体装置の製造方法で製造する半導体装置の概略断面図を示す。半導体装置2は、半導体基板フィン21bを有する半導体基板11を備える。図2に示す形態において、半導体基板フィン21bは2つ形成されている。半導体基板フィン21bの幅T6は、高さH2に対して小さく、アスペクト比が高くなっている例えばH2/T6が3以上。例えば、Y方向に2本組みとして形成される半導体基板フィン21bは、Y方向に50nm隔てて、幅T310nm、高さH250nmとすることができる。次に、半導体装置2を製造する方法について説明する。図6~図8に、本発明の第2実施形態に係る半導体装置の製造方法を説明するための概略工程図を示す。まず、膜厚T4である半導体基板21を準備する。膜厚T4は、図5に示す半導体基板フィン21bの高さH2よりも大きく設定する。次に、第1実施形態における図2aと同様にして、半導体基板21上に、膜厚T5の第1マスク膜23を形成する図6a。図2aに示す形態とは第1材料膜の有無が異なる。例えば、第1マスク膜23としては、膜厚T550nmのシリコン酸化膜とすることができる。次に、第1実施形態における図2bと同様にして、幅W2を有する第1マスク膜ライン23aを形成する図6b。第1マスク膜ライン23aの両側には第1開口部24が形成される。第1マスク膜23の幅W2は、例えば、50nmとすることができる。次に、第1実施形態における図2cと同様にして、膜厚T6を有する第2マスク膜25を形成する図6c。例えば、第2マスク膜25は、膜厚T610nmのタングステン膜とすることができる。次に、第1実施形態における図2dと同様にして、幅T6、高さT5を有する第2マスク膜サイドウォール25aを形成する図6d。次に、第1マスク膜ライン23aと第2マスク膜サイドウォール25aをマスクにして、半導体基板21を部分的にエッチングして第1エッチング、半導体基板21に第2開口部21cを形成することにより、高さH2及び幅W2T6×2を有する半導体基板ライン21aを形成する図7e。高さH2は、例えば50nmとすることができる。次に、第1実施形態における図3fと同様にして、第2開口部21cを埋め込むように第1埋め込み膜26を形成した。第1埋め込み膜26としては、例えばシリコン窒化膜を用いることができる図7f。次に、第1実施形態における図3gと同様にして、選択的に第1マスク膜ライン23aをエッチング除去して、第3開口部27を形成した図7g。次に、第1実施形態における図3hと同様にして、第2マスク膜サイドウォール25a及び第1埋め込み膜26をマスクにして、露出された半導体基板ライン21aを部分的にエッチング第2エッチングして、第4開口部28を形成することにより半導体基板フィン21bを形成する図7h。半導体基板21をエッチングする深さH3は、半導体基板ライン21aの高さH2と同等好ましくは同一にすると好ましい。これにより、半導体基板フィン21bは、幅T6、高さH2を有することになる。次に、第2マスク膜サイドウォール25a及び第1埋め込み膜26を選択的に除去して、半導体基板フィン21bを露出させて、半導体装置2を作製する図8i;第1マスク除去工程。第2実施形態によれば、半導体基板フィン21bは、半導体基板21の一部として一体的に形成されているので、第1実施形態と異なり、側面を支持していた埋め込み膜を除去しても倒れにくい構成となっている。また、第2実施形態においては、第1実施形態と同様にして、図6d、図7e、g及びhに示す工程において、第2マスク膜サイドウォール25aは一方の側面が第1マスク膜ライン23aや第1埋め込み膜26で支持されているので、倒れる可能性が低減されている。[第3実施形態]次に、本発明の第3実施形態に係る半導体装置の製造方法について説明する。まず、第3実施形態に係る半導体装置の製造方法で製造する半導体装置について説明する。図9に、第3実施形態に係る半導体装置の製造方法で製造する半導体装置の概略断面図を示す。X図はX方向に沿った概略断面図であり、Y図はY方向に沿った概略断面図である。半導体装置3は、相変化メモリPRAM;PhasechangeRandomAccessMemoryを備える。詳細には、半導体装置3は、素子分離領域52によって分離された素子形成領域65を有する半導体基板51と、半導体基板51に形成されたソース/ドレイン領域51aと、半導体基板51上に形成されたゲート電極64と、ゲート層間膜60を貫通するビット線コンタクトプラグ58を介してソース/ドレイン領域51aと電気的に接続されたビット線59と、ゲート層間膜60及びビット線層間膜61を貫通する電極コンタクトプラグ57を介してソース/ドレイン領域51aと電気的に接続され、電極パッド層間膜31中に形成された電極パッド32と、電極パッド32の上面と電気的に接続された第1下部電極膜柱状体35cと、X方向に隣接する第1下部電極膜柱状体35c間に、第1下部電極膜柱状体35cと同じ幅で延在する第1絶縁膜柱状体33c及び第2絶縁膜柱状体36bと、第1下部電極膜柱状体35c、第1絶縁膜柱状体33c及び第2絶縁膜柱状体36bの間を埋める第1埋め込み膜41及び第2埋め込み膜44と、第1下部電極膜柱状体35cの上面と電気的に接続された第1相変化材料膜45と、第1相変化材料膜45上に形成された上部電極膜46と、第1相変化材料膜45及び上部電極膜46を覆う上部層間膜62と、上部層間膜62上に形成された上部配線63と、を備える。ゲート電極64は、ゲート絶縁膜53と、ゲート導電膜54と、ゲートキャップ膜55と、サイドウォール56と、を有する。第1下部電極膜柱状体35c、第1相変化材料膜45及び上部電極膜46は相変化メモリを構成する。第1相変化材料膜45として、例えば熱等により抵抗が変化する材料を用いることができ、例えばカルコゲナイドを含有する化合物を用いることができる。第1下部電極膜柱状体35cは、第1相変化材料膜45との接触面が四角形である柱状形状を有する。半導体装置3の相変化メモリにおいては、第1下部電極膜柱状体35cと第1相変化材料膜45との接触面積が非常に小さい例えば10nm×10nmので、書き換え電流を低減することができる。また、第1下部電極膜柱状体35c自体の体積も小さくなるので、熱損失の低減によっても書き換え電流を低減することができる。次に、半導体装置3を製造する方法について説明する。図10~図14に、本発明の第3実施形態に係る半導体装置の製造方法を説明するための概略工程図を示す。まず、図10aまでの製造方法を簡略的に説明する図示は省略する。半導体基板51上に、素子分離領域52を形成する。素子分離領域52で区画されて素子形成領域65が画定される。ゲート絶縁膜53、ゲート導電膜54、ゲートキャップ膜55及びサイドウォール56を有するゲート電極64を形成する。ゲート絶縁膜53、ゲート導電膜54及びゲートキャップ膜55をマスクとして、素子形成領域65に不純物を導入し、ソース/ドレイン領域51aを形成する。半導体基板51上にゲート層間膜60を形成する。ゲート層間膜60を貫いてソース/ドレイン領域51aと電気的に接続するビット線コンタクトプラグ58を形成する。ビット線コンタクトプラグ58と電気的に接続するビット線59を形成する。ビット線59上に、ビット線層間膜61を形成する。ビット線層間膜61を貫きソース/ドレイン領域51aと電気的に接続する電極コンタクトプラグ57を形成する。電極コンタクトプラグ57上に、電極パッド層間膜31を形成する。電極パッド層間膜31を貫き、電極コンタクトプラグ57と電気的に接続する電極パッド32特許請求の範囲にいう電極パッドを形成する電極パッド形成工程。電極パッド32は、リソグラフィー技術の最小加工寸法Fを用いて、X方向及びY方向にそれぞれ2Fピッチで、格子状に配置することができる。次に、電極パッド層間膜31及び電極パッド32上に、膜厚T7を有する第1絶縁膜33を形成する図10b。例えば、第1絶縁膜33は、膜厚T760nmのシリコン酸化膜とすることができる。次に、第1実施形態における図2bと同様にして、X方向に延在する第1開口部34を形成して、幅W3を有する第1絶縁膜ライン33a特許請求の範囲にいう第4支持体を形成する図10c;第4支持体形成工程。第1絶縁膜ライン33aは、Y方向に延在し、所定の間隔でX方向に複数本並列的に配列されている。1本の第1絶縁膜ライン33aは、X方向に隣接する電極パッド32間に、すなわちY方向に配列する電極パッド32の列に沿って形成されている。第1絶縁膜ライン33aの両側は各電極パッド32を半分程度覆っている。電極パッド32が、例えば2Fピッチで格子状に配列されている場合、第1絶縁膜ライン33aは、間隔D1が2Fピッチを有するようにX方向に4Fピッチで形成される。次に、第1実施形態における図2cと同様にして、膜厚T8を有する下部電極膜35を形成する図10d。下部電極膜35は、例えば、膜厚T810nmの窒化チタン膜とすることができる。次に、第1実施形態における図2dと同様にして、電極パッド32の上面が露出するように下部電極膜35をエッチバックすることにより、第1絶縁膜ライン33aのサイドウォールとしてY方向に延在する下部電極膜フィン35a特許請求の範囲にいう加工対象を形成する図11e;加工対象加工工程。次に、第1開口部34に絶縁膜を埋め込み、CMP法等を用いて下部電極膜フィン35aの上面が露出するように当該絶縁膜を削り込み、第2絶縁膜36を形成する図11f。このとき、下部電極膜フィン35a、第1絶縁膜ライン33a及び第2絶縁膜36の上面が面一となるように、下部電極膜フィン35a及び第1絶縁膜ライン33aの上部を削りこんでもよい。これにより、例えば、下部電極膜フィン35a等の高さH4を50nmとすることができる。次に、第1実施形態における図2aと同様にして、第1絶縁膜33等の上に、膜厚T9を有する第1マスク膜37を形成する図11g。例えば、第1マスク膜37は、膜厚T950nmのシリコン酸化膜とすることができる。次に、第1実施形態における図2bと同様にして、下部電極膜フィン35a、第1絶縁膜ライン33a及び第2絶縁膜36の上面が露出するように第1マスク膜37をエッチングして第2開口部38を形成し、これにより第1マスク膜ライン37aを形成する図11h。第1マスク膜ライン37aは、X方向に延在し、所定の間隔でY方向に複数本並列的に配列されている。1本の第1マスク膜ライン37aは、Y方向に隣接する電極パッド32間に、すなわちX方向に配列する電極パッド32の列に沿って形成されている。第1マスク膜ライン37aの両側は各電極パッド32を半分程度覆っている。電極パッド32が、例えば2Fピッチで格子状に配列されている場合、第1マスク膜ライン37aは、間隔D2が2Fピッチを有するようにX方向に4Fピッチで形成される。次に、第1実施形態における図2cと同様にして、第1絶縁膜33等の上に、膜厚T10を有する第2マスク膜39を形成する図12i。例えば、第2マスク膜39は、膜厚T1010nmのタングステン膜とすることができる。次に、第1実施形態における図2dと同様にして、第1マスク膜ライン37aの側壁に沿って第2マスク膜サイドウォール39aを形成する図12j。次に、第1実施形態における図3eと同様にして、第2マスク膜サイドウォール39a及び第1マスク膜ライン37aをマスクにして、電極パッド32及び電極パッド層間膜31が露出するように、下部電極膜フィン35a、第1絶縁膜ライン33a及び第2絶縁膜36をエッチングして第1エッチング、第3開口部40を形成する。これにより、Y方向に延在していた下部電極膜フィン35a、第1絶縁膜ライン33a及び第2絶縁膜36は第3開口部40により分離されて、複数の下部電極膜ブロック35b、第1絶縁膜ブロック33b及び第2絶縁膜ブロック36aが形成される図12k。次に、第1実施形態における図3fと同様にして、第2開口部38及び第3開口部40に埋め込み膜を形成し、第1マスク膜ライン37a及び第2マスク膜サイドウォール39aの上面を露出させて、第1埋め込み膜41を形成する図12l。次に、第1実施形態における図3gと同様にして、下部電極膜ブロック35b、第1絶縁膜ブロック33b及び第2絶縁膜ブロック36aが露出するように、第1マスク膜ライン37aを選択的に除去して第4開口部42を形成する図13m。次に、第1実施形態における図3hと同様にして、第2マスク膜サイドウォール39a及び第1埋め込み膜41をマスクとして用いて、電極パッド32及び電極パッド層間膜31が露出するように、第4開口部42の下に露出された下部電極膜ブロック35b、第1絶縁膜ブロック33b及び第2絶縁膜ブロック36aをエッチング除去して第2エッチング、第5開口部43を形成する。これにより、下部電極膜ブロック35b、第1絶縁膜ブロック33b及び第2絶縁膜ブロック36aは、第2マスク膜サイドウォール39aの幅に成形されて、第1下部電極膜柱状体35c、第1絶縁膜柱状体33c及び第2絶縁膜柱状体36bが形成される図13n。このとき形成された下部電極膜柱状体36bは、後述の図13pに示すように、X方向に幅T8、Y方向に幅T10、高さH4を有する四角柱状に形成される。次に、第1実施形態における図4iと同様にして、第5開口部43及び第4開口部42を埋め込むように第2埋め込み膜44を形成する図13o。次に、第1実施形態における図4jと同様にして、少なくとも第1下部電極膜柱状体35cの上面が露出するように、第2マスク膜サイドウォール39a、第1埋め込み膜41及び第2埋め込み膜44をCMP法で研磨除去する図13p;第1マスク除去工程。第1下部電極膜柱状体35cの上部も研磨除去してもよい。これにより、第1下部電極膜柱状体35c、第1埋め込み膜41、第2埋め込み膜44、第1絶縁膜柱状体33c及び第2絶縁膜柱状体36bの上面が面一となるようにする。第1下部電極膜柱状体35cは、第1絶縁膜柱状体33c、第2絶縁膜柱状体36b、第1埋め込み膜41及び第2埋め込み膜44で囲まれることになる。第1下部電極膜柱状体35cの高さH5は、例えば、40nmとすることができる。次に、第1下部電極膜柱状体35c上に、第1相変化材料膜45特許請求の範囲にいう相変化材料を形成する相変化材料形成工程。次に、第1相変化材料膜45の上に、上部電極膜46特許請求の範囲にいう導体を形成する図14q;導体形成工程。第1相変化材料膜45及び上部電極膜46は、X方向に配列した電極パッド32の列に沿って延在している。第1相変化材料膜45及び上部電極膜46の幅は、電極パッド32のY方向の幅と同等にすることができる。次に、第1相変化材料膜45及び上部電極膜46を覆う上部層間膜62を形成する。また、周辺回路領域に、上部層間膜62から半導体基板51のソース/ドレイン領域51a、ゲート電極64、ビット線59等の各導電層と接続する周辺コンタクトを形成する不図示。周辺コンタクト上に上部配線63を形成する。この後、必要に応じて層間絶縁膜、スルーホール、配線、パッシベーション膜等を形成して、半導体装置32を製造する。第3実施形態によれば、図13pに示すような、上面及び下面の面積の小さい第1下部電極膜柱状体35cを形成することができる。第1下部電極膜柱状体35cのアスペクト比が高い場合であっても、第1下部電極膜柱状体35c等の各要素はその形成過程において倒れる可能性が低減されている。まず、図11eにおいて、下部電極膜フィン35aは、その一方の側面を第1絶縁膜ライン33aによって支持される。図12j及びkにおいて、第2マスク膜サイドウォール39aは、その一方の側面を第1マスク膜ライン37aによって支持される。図13mにおいて、第2マスク膜サイドウォール39aは、その一方の側面を第1埋め込み膜41によって支持される。図13nにおいて、第1下部電極膜柱状体35c、第1絶縁膜柱状体33c及び第2絶縁膜柱状体36bはフィン状体を形成するが、第2マスク膜サイドウォール39a、並びに第1下部電極膜柱状体35c、第1絶縁膜柱状体33c及び第2絶縁膜柱状体36bのフィン状体は、その一方の側面を第1埋め込み膜41によって支持される。このとき、第1下部電極膜柱状体35cは、その両側を第1絶縁膜柱状体33c及び第2絶縁膜柱状体36bによって支持される。よって、本実施形態によれば、各要素をアスペクト比の高い形状に加工することがあっても、そのいずれかの側面を別の要素で支持することになるので、倒れる可能性を低減することができる。[第4実施形態]次に、本発明の第4実施形態に係る半導体装置の製造方法について説明する。まず、第4実施形態に係る半導体装置の製造方法で製造する半導体装置について説明する。図15に、第4実施形態に係る半導体装置の製造方法で製造する半導体装置の概略断面図を示す。図15及び図16において、第3実施形態と同じ要素には同じ符号を付してある。第3実施形態においては、相変化材料は下部電極上に線状に延在していたが、第4実施形態に係る半導体装置4において、第2相変化材料プラグ72aは第1下部電極膜柱状体35cと同様の平面面積を有する。すなわち、第2相変化材料プラグ72aは、第3実施形態における相変化材料膜よりも微細化されている。これにより、半導体装置4によれば、相変化メモリの書き換え電流を第3実施形態に係る半導体装置よりもさらに低減させることができる。次に、半導体装置4を製造する方法について説明する。図16に、本発明の第4実施形態に係る半導体装置の製造方法を説明するための概略工程図を示す。図13pに示す工程までは第3実施形態と同様である。第1下部電極膜柱状体35cを形成した後、第1下部電極膜柱状体35cの上部の一部をエッチング除去してリセス部71を形成し、下部電極膜を第2下部電極膜柱状体35dとする図16a;第6加工工程。リセス部71の深さD3は、例えば20nmとすることができる。次に、リセス部71を埋め込むように第2相変化材料膜72を成膜する図16b。次に、リセス部71に埋め込まれた相変化材料膜が露出するように、第2相変化材料膜72をCMP法を用いて研磨し、第2相変化材料プラグ72a特許請求の範囲にいう相変化材料を形成する図16c;相変化材料形成工程。次に、第2相変化材料プラグ72aの上面と電気的に接続するように、パターニングされた上部電極膜46特許請求の範囲にいう導体を形成する図16d;導体形成工程。これ以後の工程は、第3実施形態と同様である。第4実施形態によれば、相変化材料膜を第3実施形態よりもさらに微細化することができる。これにより、相変化メモリの書き換え電流をさらに低減させることができる。[第5実施形態]次に、本発明の第5実施形態に係る半導体装置の製造方法について説明する。まず、第5実施形態に係る半導体装置の製造方法で製造する半導体装置について説明する。図17に、第5実施形態に係る半導体装置の製造方法で製造する半導体装置の概略断面図を示す。図17~図20において、第3実施形態及び第4実施形態と同じ要素には同じ符号を付してある。第3実施形態における下部電極膜柱状体は細長い四角柱形状であったが、第5実施形態に係る半導体装置5における下部電極膜柱状体35iのY方向の断面は凸形となっている。すなわち、下部電極膜柱状体35iは、その上部に、Y方向の幅が下部よりも小さくなった下部電極膜突起部35hを有し、下部電極膜突起部35hの上面において第1相変化材料膜45と電気的に接続されている。また、半導体装置5は、下部電極膜突起部35h以外の下部電極膜柱状体35iの上には、第3マスク膜サイドウォール82a及び第4マスク膜サイドウォール86aを有する。下部電極膜突起部35hは、第3マスク膜サイドウォール82aと第4マスク膜サイドウォール86aとで挟まれている。本実施形態によれば、下部電極膜柱状体35iの上部は細く、下部は太くなっている。これにより、微細化された下部電極膜突起部35hにおいて第1相変化材料膜45と接触することにより書き換え電流を低減することができると共に、下部電極膜柱状体35iの下部を太くすることにより機械的強度を高めることができる。次に、半導体装置5を製造する方法について説明する。図18~図20に、本発明の第5実施形態に係る半導体装置の製造方法を説明するための概略工程図を示す。図12jに示す工程までは第3実施形態と同様である。第2マスク膜サイドウォール39aを形成した後、第2マスク膜サイドウォール39a及び第1マスク膜ライン37aをマスクにして、電極パッド32及び電極パッド層間膜31が露出しないように、下部電極膜フィン35a、第1絶縁膜ライン33a及び第2絶縁膜36を部分的にエッチングして、第6開口部81を形成する。これにより、下部電極膜フィン35e、第1絶縁膜ライン33d及び第2絶縁膜ライン36cを形成する図18a。例えば、下部電極膜フィン35a等は深さD430nm削り込み、下部電極膜フィン35e等が高さH620nm残るようにすることができる。次に、第2マスク膜サイドウォール39a及び第1マスク膜ライン37a並びに第6開口部81内面を覆うように、膜厚T11を有する第3マスク膜82を成膜する図18b。第3マスク膜82の材料としては、第1マスク膜ライン37aをエッチングする際にマスクとなる材料を用いることができる。例えば、第3マスク膜82の材料としてシリコン窒化膜を用いることができる。第3マスク膜の膜厚T11は、第6開口部81を埋め込まないような厚さであると好ましく、例えば15nmとすることができる。次に、第3マスク膜82をエッチバックして、第6開口部81の内壁に、第3マスク膜サイドウォール82a特許請求の範囲にいう第2マスクを形成する図18c;第2マスク形成工程。第3マスク膜サイドウォール82aは、第2マスク膜サイドウォール39aの一方の側面、並びに下部電極膜フィン35e、第1絶縁膜ライン33d及び第2絶縁膜ライン36cにおける第6開口部81の側壁に沿って延在する。次に、第3マスク膜サイドウォール82a、第2マスク膜サイドウォール39a及び第1マスク膜ライン37aをマスクとして、電極パッド層間膜31及び電極パッド32図18においては電極パッド層間膜31のみが露出するように、第6開口部81の底部に露出した下部電極膜フィン35e、第1絶縁膜ライン33d及び第2絶縁膜ライン36cをエッチング除去して第7開口部83を形成する。これにより、Y方向に延在していた下部電極膜フィン35e、第1絶縁膜ライン33d及び第2絶縁膜ライン36cは第7開口部83により分離されて、複数の下部電極膜ブロック35f、第1絶縁膜ブロック33e及び第2絶縁膜ブロック36dが形成される図18d;第3加工工程。Y図における下部電極膜ブロック35f、第1絶縁膜ブロック33e及び第2絶縁膜ブロック36dの断面形状は凸形となる。次に、第6開口部81及び第7開口部83に埋め込み膜を埋め込み、CMP法等で第3マスク膜サイドウォール82a等の上面が露出するように研磨除去して、第3埋め込み膜84特許請求の範囲にいう第5支持体を形成する図19e;第5支持体形成工程。次に、第2マスク膜サイドウォール39a、第3マスク膜サイドウォール82a及び第3埋め込み膜84をマスクとして、下部電極膜ブロック35f、第1絶縁膜ブロック33e及び第2絶縁膜ブロック36dが露出するように、第1マスク膜ライン37aを選択的にエッチング除去する第1支持体除去工程。次に、図18aと同様にして、第2マスク膜サイドウォール39a、第3マスク膜サイドウォール82a及び第3埋め込み膜84をマスクとして、電極パッド32及び電極パッド層間膜31が露出しないように、下部電極膜ブロック35f、第1絶縁膜ブロック33e及び第2絶縁膜ブロック36dを部分的にエッチングして第8開口部85を形成する。これにより、下部電極膜ブロック35g、第1絶縁膜ブロック33f及び第2絶縁膜ブロック36eを形成する図19f;第4加工工程。下部電極膜ブロック35gは、第2マスク膜サイドウォール39aの下に、基板垂直方向に張り出した下部電極膜突起部35hを有することになる。下部電極膜ブロック35gの下部電極膜突起部35hの左右の高さが同じとなるようにエッチングすると好ましい。すなわち、エッチング深さD5は、図18aに示す深さD4と同じ例えば30nmであり、下部電極膜ブロック35gの第8開口部85における高さH7は、図18aに示す高さH6と同じ例えば20nmにすると好ましい。次に、図18bと同様にして、第2マスク膜サイドウォール39a、第3マスク膜サイドウォール82a及び第3埋め込み膜84並びに第8開口部85内面を覆うように、膜厚T12を有する第4マスク膜86を成膜する図19g。第4マスク膜86の材料としては、下部電極膜ブロック35gをエッチングする際にマスクとなる材料を用いることができる。例えば、第4マスク膜86の材料としてシリコン窒化膜を用いることができる。第4マスク膜86の膜厚T12は、第8開口部85を埋め込まないような厚さであると好ましく、例えば15nmとすることができる。次に、図18cと同様にして、第4マスク膜86をエッチバックして、第8開口部85の内壁に、第4マスク膜サイドウォール86a特許請求の範囲にいう第3マスクを形成する図19h;第3マスク形成工程。第4マスク膜サイドウォール86aは、第2マスク膜サイドウォール39aの他方の側面、並びに下部電極膜ブロック35g、第1絶縁膜ブロック33f及び第2絶縁膜ブロック36eにおける第8開口部85の側壁に沿って延在する。第2マスク膜サイドウォール39aは、第3マスク膜サイドウォール82aと第4マスク膜サイドウォール86aとで挟まれることとなる。次に、図18dと同様にして、第3マスク膜サイドウォール82a、第2マスク膜サイドウォール39a、第4マスク膜サイドウォール86a及び第3埋め込み膜84をマスクとして、電極パッド層間膜31及び電極パッド32が露出するように、第8開口部85の底部に露出した下部電極膜ブロック35g、第1絶縁膜ブロック33f及び第2絶縁膜ブロック36eをエッチング除去して第9開口部87を形成する。これにより、Y方向に延在していた下部電極膜ブロック35g、第1絶縁膜ブロック33f及び第2絶縁膜ブロック36eは第9開口部87により分離されて、複数の下部電極膜柱状体35i、第1絶縁膜柱状体33g及び第2絶縁膜柱状体36fが形成される図20i;第5加工工程。Y図における下部電極膜柱状体35i、第1絶縁膜柱状体33f及び第2絶縁膜柱状体36eの断面形状は凸形となる。下部電極膜柱状体35iの上には、第2マスク膜サイドウォール39a、第3マスク膜サイドウォール82a、及び第4マスク膜サイドウォール86aが存在する。次に、図19eと同様にして、第8開口部85及び第9開口部87に第4埋め込み膜88特許請求の範囲にいう第6支持体を埋め込み第6支持体形成工程、下部電極膜突起部35hの上面が露出するように、第3マスク膜サイドウォール82a、第2マスク膜サイドウォール39a、第4マスク膜サイドウォール86a、第3埋め込み膜84、及び第4埋め込み膜88をCMP法等で削り込んだ。下部電極膜突起部35hの上面が確実に露出するように、下部電極膜突起部35h、第1絶縁膜柱状体33g及び第2絶縁膜柱状体36fの上面の一部も削りこんでもよい。これにより、下部電極膜柱状体35i、第1絶縁膜柱状体33g、第2絶縁膜柱状体36f、第3埋め込み膜84及び第4埋め込み膜88の上面が面一となるようにする図20j;第1マスク除去工程。下部電極膜柱状体35iの高さH8は、例えば40nmとすることができる。次に、図14qと同様にして、下部電極膜突起部35hの上面と電気的に接続するように第1相変化材料膜45特許請求の範囲にいう相変化材料を形成する相変化材料形成工程。次に、第1相変化材料膜45の上に上部電極膜46特許請求の範囲にいう導体を形成する図20k;導体形成工程。この後、第3実施形態と同様の工程を経て、半導体装置5を製造する。本発明の半導体装置の製造方法は、上記実施形態に基づいて説明されているが、上記実施形態に限定されることなく、本発明の範囲内において、かつ本発明の基本的技術思想に基づいて、上記実施形態に対し種々の変形、変更及び改良を含むことができることはいうまでもない。また、本発明の請求の範囲の枠内において、種々の開示要素の多様な組み合わせ置換ないし選択が可能である。本発明のさらなる課題、目的及び展開形態は、請求の範囲を含む本発明の全開示事項からも明らかにされる。