"所定の通電経路と、1又は複数の電流比較経路と前記通電経路の電流状態に応じた定電流を、1又は複数の前記電流比較経路に流す定電流生成回路と、複数の前記電流比較経路に対してそれぞれ比較電流を流す、又は1つの前記電流比較経路に対し複数の電流値の比較電流を切り替えて流す定電流源と、複数の前記電流比較経路を流れるそれぞれの比較電流又は1つの前記電流比較経路での切り替えに応じて流れるそれぞれの比較電流と、前記定電流生成回路によって生成された定電流とを比較した電流比較結果を出力する電流比較部と、前記電流比較部からそれぞれ出力される電流比較結果に基づいてモードを判定するモード判定部と、を備え、前記定電流源は、それぞれの比較電流を互いに異なる電流値で流すように構成されており、前記電流比較部から前記モード判定部に対し、前記通電経路の状態に対応する電流比較結果が出力されることを特徴とするモード選択回路。前記電流比較経路は複数設けられ、前記定電流生成回路は、前記通電経路の電流状態に応じた定電流を複数の前記電流比較経路にそれぞれ流すように構成され、複数の前記定電流源が複数の前記電流比較経路にそれぞれ設けられ、且つ各定電流源が各電流比較経路に対して流す前記比較電流の値がそれぞれ異なるように構成されており、前記電流比較部は、複数の前記電流比較経路を流れるそれぞれの比較電流と、前記定電流生成回路によって生成された定電流とを比較した電流比較結果をそれぞれ出力するように構成されていることを特徴とする請求項1に記載のモード選択回路。前記通電経路には、所定の端子と、基準電位に設定される基準部と前記端子との間に接続される抵抗部と、が設けられ、前記定電流生成回路は、前記抵抗部の抵抗値に応じた定電流を、複数の前記電流比較経路にそれぞれ流すように構成されており、複数の前記電流比較部から前記モード判定部に対し、前記抵抗部の抵抗値に対応する電流比較結果が出力されるように構成されていることを特徴とする請求項1又は請求項2に記載のモード選択回路。前記抵抗部が接続される前記端子が一端子のみとされていることを特徴とする請求項3に記載のモード選択回路前記電流比較経路は複数設けられ、前記定電流生成回路は、前記通電経路を流れる電流が所定の閾値以下のときに前記通電経路を流れる電流に対応した第1定電流を複数の前記電流比較経路に流し、前記通電経路を流れる電流が所定の閾値を超えるときに前記第1定電流から一定値の電流を減じた第2定電流を複数の前記電流比較経路に流すように切り替える切替回路を備え、前記モード判定部は、前記切替回路の切り替え状態と、前記電流比較部から出力される電流比較結果とに基づいてモードを判定するように構成されていることを特徴とする請求項1から請求項4のいずれか一項に記載のモード選択回路。しかしながら、特許文献1では、第1の選択回路4のいずれもビットデータを入力するために複数のピンを要し、更に選択設定回路2からの入力を受けるピンも必要となるため、入力ピン数が多くならざるを得ない。また、第2の選択回路5の前段に、各第1の選択回路4及び選択設定回路2が必要となるため、回路規模の大型化が懸念される。一方、特許文献2の構成によれば、モード切り替えのためのピンが複数必要とならなくなるため、ピン数を削減することができる。しかしながら、特許文献1の構成では、入力に電圧を印加する必要があり、その入力構造が開示されていない。この構成では、任意のモードに設定するためには、DA変換器などによって任意の電圧を生成、設定する必要があり、回路規模の大型化が懸念される。本発明は、上述した課題を解決するためになされたものであり、設定に用いる端子数を減らすことができ、且つ回路規模の小型化を図りうるモード選択回路を提供することを目的とする。上記目的を達成するため、本発明のモード選択回路は、所定の通電経路と、1又は複数の電流比較経路と前記通電経路の電流状態に応じた定電流を、1又は複数の前記電流比較経路に流す定電流生成回路と、複数の前記電流比較経路に対してそれぞれ比較電流を流す、又は1つの前記電流比較経路に対し複数の電流値の比較電流を切り替えて流す定電流源と、複数の前記電流比較経路を流れるそれぞれの比較電流又は1つの前記電流比較経路での切り替えに応じて流れるそれぞれの比較電流と、前記定電流生成回路によって生成された定電流とを比較した電流比較結果を出力する電流比較部と、前記電流比較部からそれぞれ出力される電流比較結果に基づいてモードを判定するモード判定部と、を備え、前記定電流源は、それぞれの比較電流を互いに異なる電流値で流すように構成されており、前記電流比較部から前記モード判定部に対し、前記通電経路の状態に対応する電流比較結果が出力されることを特徴とする。請求項1の発明では、所定の通電経路が設けられると共に、この通電経路の電流状態に応じた定電流を、1又は複数の電流比較経路に流す定電流生成回路が設けられている。そして、複数の電流比較経路に対してそれぞれ比較電流を流す、又は1つの電流比較経路に対し複数の電流値の比較電流を切り替えて流す定電流源が設けられ、定電流源によって複数の電流比較経路に流される比較電流が互いに異なる電流値となるように構成されている。この構成では、通電経路の状態に応じて電流比較経路に流される定電流即ち、定電流生成回路によって流される定電流の状態が変化することになり、電流比較部において複数の各比較電流と前記定電流とを比較したときの比較結果は、通電経路の状態に応じて変化することになる。従って、モード判定部はこのような比較結果を得ることで通電経路の状態に応じたモードに設定できるようになる。特にこの回路では、多数のピンを用いずとも所定の通電経路の電流状態を変化させるだけでモードを切り替えることができるため、ピン数を効果的に削減することができ、且つ回路規模の小型化を図りやすくなる。請求項2の発明では、電流比較経路は複数設けられ、定電流生成回路は、通電経路の電流状態に応じた定電流を複数の電流比較経路にそれぞれ流すように構成されている。そして、複数の定電流源が複数の電流比較経路にそれぞれ設けられ、且つ各定電流源が各電流比較経路に対して流す比較電流の値がそれぞれ異なるように構成されている。そして、電流比較部は、複数の電流比較経路を流れるそれぞれの比較電流と、定電流生成回路によって生成された定電流とを比較した電流比較結果をそれぞれ出力するように構成されている。この構成によれば、比較電流を順次生成せずとも複数の電流比較経路に同時期に比較電流及び定電流を流すことができるようになり、モード切替動作の簡素化及び切り替えの迅速化を図ることができる。請求項3の発明では、通電経路において所定の端子が設けられ、この端子と基準電位に設定される基準部との間に接続される構成で抵抗部が設けられている。そして、定電流生成回路は、抵抗部の抵抗値に応じた定電流を、複数の電流比較経路にそれぞれ流すように構成されており、複数の電流比較部からモード判定部に対し、抵抗部の抵抗値に対応する電流比較結果が出力されるように構成されている。この構成では、所定の端子に接続するべき抵抗部を調整するだけでモードを切り替えることができるようになるため、モード切り替えのためにようする素子数を抑えることができ、回路構成を一層簡素化、小型化することができる。請求項4の発明では、抵抗部が接続される端子が一端子のみとされている。この構成では、端子数を最小限に抑えることができ、モードを切り替えるための素子も一つの端子に接続される抵抗部のみで足りることになる。請求項5の発明では、電流比較経路が複数設けられている。そして、定電流生成回路には、通電経路を流れる電流が所定の閾値以下のときに通電経路を流れる電流に対応した第1定電流を複数の電流比較経路に流し、通電経路を流れる電流が所定の閾値を超えるときに第1定電流から一定値の電流を減じた第2定電流を複数の電流比較経路に流すように切り替える切替回路が設けられている。そして、モード判定部は、切替回路の切り替え状態と、電流比較部から出力される電流比較結果とに基づいてモードを判定するように構成されている。この構成では、複数の電流比較経路の経路数よりもモード設定数を多くすることができるため、モードをより多段階に設定できるようになる。また、モード設定数と比較して定電流源の数及び定電流源の電流範囲を抑えやすくなり、モード設定数を増加させつつ、電流比較経路側の回路規模の大型化、複雑化を抑えることができる。第1実施形態以下、本発明を具現化した第1実施形態について、図面を参照して説明する。図1は、本発明の第1実施形態に係るモード選択回路を概略的に例示するブロック図である。図2は、図1のモード選択回路において、電流生成部を具体化した例を示すブロック図である。図1、図2に示すモード選択回路1は、主として、所定の通電経路5と、複数の電流比較経路7と、通電経路5の電流状態に応じた定電流を複数の電流比較経路7に流す定電流生成回路9と、複数の前記電流比較経路7に対してそれぞれ比較電流を流す定電流源40と、複数の電流比較経路7を流れるそれぞれの比較電流と、定電流生成回路9によって生成された定電流とを比較した電流比較結果を出力する電流比較部20と、電流比較部20からそれぞれ出力される電流比較結果に基づいてモードを判定するモード判定部30とを備えた構成をなしている。図1の構成では、定電流生成回路9、複数の定電流源40、電流比較部20、モード判定部30が集積化され、これらがIC部3の内部に配置されており、IC部3の内外に導通する外部端子として端子T1が設けられている。通電経路5は、端子T1を介して電流を流す経路として構成されており、上述の端子T1と、端子T1に一端側が接続され他端側がグランド側に接続される抵抗R1抵抗R1は抵抗部の一例に相当とを備え、端子T1を介して抵抗R1に所定電流が流れるように構成されている。図1、図2の構成では、グランドが基準部に相当し、基準電位グランド電位に設定されており、端子T1は基準電位グランド電位よりも高い所定の高電位に維持されるようになっているため、抵抗R1には、端子T1側からグランド側への抵抗R1の抵抗値に応じた定電流I1が流れるようになっている。また、この構成では、抵抗R1を他の抵抗値のものに変更することで、抵抗R1を流れる定電流I1の値を変更できるようになっている。図1に示すように、定電流生成回路9は、電流生成部10と、複数のカレントミラー部12とを備えており、通電経路5の電流状態に応じた定電流を複数の電流比較経路7にそれぞれ流すように構成されている。このうち、電流生成部10は、基準電圧回路12と、トランジスタTr1と、トランジスタTr2と、抵抗R2と、トランジスタQ0とを備えている。基準電圧回路12は、例えば公知のバンドギャップ基準電圧回路として構成されており所定の基準電圧を出力し、トランジスタTr2のベースに印加するように機能している。トランジスタTr2は、PNP型バイポーラトランジスタとして構成されており、エミッタが抵抗R2の一端側及びトランジスタTr1のベースに接続されている。また、トランジスタTr2のコレクタは接地されている。抵抗R2は、一端側が上述のトランジスタTr2のエミッタに接続されると共に、トランジスタTr1のベースに接続されており、他端側が所定の電源に接続されている。また、トランジスタTr1は、NPN型バイポーラトランジスタとして構成されており、コレクタがトランジスタQ0のベース及びコレクタに接続され、エミッタが端子T1に接続されている。そして、トランジスタTr1のベースエミッタ間電圧VBEとトランジスタTr2のベースエミッタ間電圧VBEは略同一となるように構成されており、これにより端子T1の電位がトランジスタTr2のベース電位基準電圧回路12からの出力電圧に維持されるようになっている。即ち、基準電圧回路12の出力電圧がVaである場合、端子T1に印加される電圧もVaとなり、通電経路5における抵抗R1には、このR1の抵抗値Rrefに対応する値Va/Rrefの定電流が流れることになる。また、この構成では、トランジスタTr1のコレクタ電流がベース電流に比べて十分大きく、トランジスタQ0のコレクタ電流がベース電流と比べて十分大きいため、抵抗R1を流れる電流I1とトランジスタQ0のコレクタ電流Irefとがほぼ同じ値となっている。そして、トランジスタQ0のコレクタ電流Irefと同じ値のコレクタ電流Irefが流れるように複数のトランジスタQ1~Q15が設けられている。なお、図1、図2の例では、トランジスタQ1、Q2、Q15を例示し、トランジスタQ3~Q14については、省略して示しているが、これらトランジスタQ3~Q14も、トランジスタQ1、Q2等と同様の構成をなし、これらと同様の構成で接続されている。また、トランジスタQ3~Q14のコレクタ側に接続される各電流比較経路7の構成は、定電流源40で流される定電流の値が電流比較経路7a等と異なるだけであり、それ以外の構成は、電流比較経路7a等と同一となっている。トランジスタQ0及びトランジスタQ1~15は、公知のカレントミラー回路として構成されており、トランジスタQ0、Q1~Q15は、いずれもPNP型バイポーラトランジスタとして構成され、トランジスタサイズ及び静特性が略同一実質的に同一とされている。また、トランジスタQ0、Q1~Q15のいずれのベースエミッタ間電圧VBEも略同一実質的に同一とされている。この構成では、トランジスタQ0のエミッタは電源側に接続され、ベースには当該トランジスタQ0のコレクタ及びトランジスタQ1~15の各ベースが接続されている。また、トランジスタQ1~15のエミッタはそれぞれ電源側に接続されており、トランジスタQ1~15のコレクタはそれぞれ電流比較経路7に接続されている。このように構成されているため、トランジスタQ1~Q15のいずれのコレクタ電流もトランジスタQ0のコレクタ電流Irefと略同一となり、上述のように、抵抗R1を流れる電流I1とトランジスタQ0のコレクタ電流Irefは略同一であるため、トランジスタQ1~Q15からそれぞれの経路電流比較経路7に流れるコレクタ電流は、抵抗R1の抵抗値Rrefに反比例する値Va/Rrefの定電流となる。このように、定電流生成回路9は、抵抗R1の抵抗値Rrefに反比例した値の定電流Irefを、複数の電流比較経路7にそれぞれ流すように機能している。そして、各トランジスタQ1~Q15のコレクタには、複数の定電流源40がそれぞれ接続されている。これら複数の定電流源40は、各トランジスタQ1~Q15からのコレクタ電流が流れる各電流比較経路7にそれぞれ設けられ、且つ各電流比較経路7に対し、上述の定電流Irefと比較するための比較電流を流すように構成されている。複数の定電流源40が各電流比較経路7に対してそれぞれ流す比較電流の値はそれぞれ異なるようになっており、図1、図2の例では、第1経路7aに設けられた定電流源M1によって流される定電流の値が最も小さい所定値Iとされており、これ以外の定電流源M2~M15図2は、M3~M14は省略によってそれぞれ流される定電流は、所定値Iの整数倍の値となっている。例えば、定電流源M1が所定値Iの定電流を流し、第2経路7bに設けられた定電流源M2はこの2倍の値2Iの定電流を流すようになっている。同様に、第3経路7c図示略に設けられた定電流源M3図示略は、この3倍の値3Iの定電流を流すといった具合に、定電流源M3、M4、M5、M6、M7、M8、M9、M10、M11、M12、M13、M14、M15M3~M14は図示略が第3~第15経路においてそれぞれ3I、4I、5I、6I、7I、8I、9I、10I、11I、12I、13I、14I、15Iの値の比較電流を流すようになっている。各電流比較経路7では、各定電流源40の一端側が各電流比較経路7の基端となるトランジスタトランジスタQ1~Q15のいずれかのコレクタに接続され、他端側が接地されており、更に、各電流比較経路7には、基端となるトランジスタトランジスタQ1~Q15のいずれかのコレクタと定電流源40の一端側との間から分岐するように入力ライン8がそれぞれ設けられている。そして、各電流比較経路7における各比較ライン8には、各電流比較経路7の定電流源40によって流される比較電流と定電流Irefとの比較結果が入力されることになる。例えば、電流比較経路7aでは、定電流源M1によって流される比較電流値Iの定電流と、トランジスタQ1のコレクタ電流Iref基準電流とが比較されるように動作し、I>Irefであれば入力ライン8aに設けられたインバータゲートC1からはLレベル信号が出力され、Iref>Iであれば入力ライン8aに設けられたインバータゲートC1からはHレベル信号が出力される。また、電流比較経路7bでも同様であり、定電流源M2によって流される比較電流値2Iの定電流と、トランジスタQ2のコレクタ電流Iref基準電流とが比較されるように動作し、2I>Irefであれば入力ライン8bに設けられたインバータゲートC2からはLレベル信号が出力され、Iref>2Iであれば入力ライン8bに設けられたインバータゲートC2からはHレベル信号が出力される。また、他の電流比較経路7t等でも同様であり、定電流源M15によって流される比較電流値15Iの定電流と、トランジスタQ15のコレクタ電流Iref基準電流とが比較されるように動作し、15I>Irefであれば入力ライン8tに設けられたインバータゲートC1からはLレベル信号が出力され、Iref>15Iであれば入力ライン8tに設けられたインバータゲートC15からはHレベル信号が出力される。このように、各インバータゲートC1~C15はいずれも、各電流比較経路7の比較電流のほうが定電流Irefよりも大きいときにLレベル信号が出力され、各電流比較経路7の比較電流よりも定電流Irefのほうが大きいときにHレベル信号が出力されるようになっている。そして、各電流比較経路7の比較電流は、M1、M2、M3M15と段階的により詳しくは整数倍に大きくなっているため、インバータゲートC1~C15においてHレベル信号が何個出力されているかを把握することで抵抗R1を流れる電流I1がどのレベルにあるのかを把握することができる。モード判定部30は、演算機能、判定機能等を有するデコーダ回路として構成されており、各インバータゲートC1~C15からの出力がそれぞれ入力される構成をなし、インバータゲートC1~C15からのHレベル信号の出力数が0~15のいずれであるかを確認する。そして、確認された出力数に応じたモード選択信号を出力或いは記憶する。例えば、インバータゲートC1~C15からのHレベル信号の出力数そのものをモード選択信号とすれば、外部装置に対し抵抗R1の抵抗値に対応するモードを指示することができる。また、このようなモード信号を所定の記憶部半導体メモリ等に記憶することでモードを設定してもよい。本構成の主な効果本構成では、所定の通電経路5が設けられると共に、この通電経路5の電流状態に応じた定電流Irefを、複数の電流比較経路7に流す定電流生成回路9が設けられている。そして、複数の電流比較経路7に対してそれぞれ比較電流を流す定電流源40が設けられ、定電流源40によって複数の電流比較経路7に流される比較電流が互いに異なる電流値となるように構成されている。この構成では、通電経路5の状態に応じて電流比較経路7に流される定電流即ち、定電流生成回路9によって流される定電流Irefの状態が変化することになり、電流比較部20において複数の各比較電流と前記定電流Irefとを比較したときの比較結果は、通電経路5の状態に応じて変化することになる。従って、モード判定部30はこのような比較結果を得ることで通電経路5の状態に応じたモードに設定できるようになる。特にこの回路では、多数のピンを用いずとも所定の通電経路5の電流状態を変化させるだけでモードを切り替えることができるため、ピン数を効果的に削減することができ、且つ回路規模の小型化を図りやすくなる。また、本構成では、比較電流を順次生成せずとも複数の電流比較経路7に同時期に比較電流及び定電流を流すことができるようになり、モード切替動作の簡素化及び切り替えの迅速化を図ることができる。また、本構成では、通電経路5において所定の端子T1が設けられ、この端子T1と基準電位に設定される基準部図1等の例ではグランドとの間に接続される構成で抵抗R1が設けられている。そして、定電流生成回路9は、抵抗R1の抵抗値Rrefに応じた定電流Irefを、複数の電流比較経路7にそれぞれ流すように構成されており、複数の電流比較部20からモード判定部30に対し、抵抗R1の抵抗値Rrefに対応する電流比較結果が出力されるように構成されている。この構成では、所定の端子T1に接続するべき抵抗R1を調整するだけでモードを切り替えることができるようになるため、モード切り替えのためにようする素子数を抑えることができ、回路構成を一層簡素化、小型化することができる。また、本構成では、抵抗R1が接続される端子T1が一端子のみとされている。このような構成とすれば、端子数を最小限に抑えることができ、モードを切り替えるための素子も一つの端子T1に接続される抵抗R1のみで足りることになる。第1実施形態の変更例図3は、第1実施形態の変更例1に係るモード選択回路を概略的に例示するブロック図である。図3の構成でも、定電流生成回路9、複数の定電流源40、電流比較部20、モード判定部30が集積化され、これらがIC部3の内部に配置されており、IC部3の内外に導通する外部端子として端子T1が設けられている。通電経路5は、端子T1を介して電流を流す経路として構成されており、上述の端子T1と、端子T1に一端側が接続され他端側が電源V側に接続される抵抗R1とを備え、端子T1を介して抵抗R1に所定電流が流れるように構成されている。図3の構成では、電源Vが基準部に相当し、基準電位電源電位に設定されており、端子T1は基準電位電源電位よりも低い所定の低電位に維持されるようになっているため、抵抗R1には、電源Vから端子T1側への抵抗R1の抵抗値に応じた定電流I1が流れるようになっている。また、この構成でも、抵抗R1を他の抵抗値のものに変更することで、抵抗R1を流れる定電流I1の値を変更できるようになっている。図3の構成でも、定電流生成回路9は、電流生成部10と、複数のカレントミラー部12とを備えており、通電経路5の電流状態に応じた定電流を複数の電流比較経路7にそれぞれ流すように構成されている。このうち、電流生成部10は、基準電圧回路12と、トランジスタTr1と、トランジスタTr2と、抵抗R2と、トランジスタQ0とを備えている。基準電圧回路12は、例えば公知のバンドギャップ基準電圧回路として構成されており所定の基準電圧を出力し、トランジスタTr2のベースに印加するように機能している。トランジスタTr2は、NPN型バイポーラトランジスタとして構成されており、エミッタが抵抗R2の一端側及びトランジスタTr1のベースに接続されている。また、トランジスタTr2のコレクタは電源に接続されている。抵抗R2は、一端側が上述のトランジスタTr2のエミッタに接続されると共に、トランジスタTr1のベースに接続されており、他端側がグランド側に接続されている。また、トランジスタTr1は、PNP型バイポーラトランジスタとして構成されており、コレクタがトランジスタQ0のベース及びコレクタに接続され、エミッタが端子T1に接続されている。そして、トランジスタTr1のベースエミッタ間電圧VBEとトランジスタTr2のベースエミッタ間電圧VBEは略同一となるように構成されており、これにより端子T1の電位がトランジスタTr2のベース電位基準電圧回路12からの出力電圧に維持されるようになっている。即ち、基準電圧回路12の出力電圧がVaである場合、端子T1の電位もVaとなり、通電経路5における抵抗R1には、このR1の抵抗値Rrefに対応する値Vb-Va/Rrefの定電流が流れることになるVbは電源電位。また、この構成では、トランジスタTr1のコレクタ電流がベース電流に比べて十分大きく、トランジスタQ0のコレクタ電流がベース電流と比べて十分大きいため、抵抗R1を流れる電流I1とトランジスタQ0のコレクタ電流Irefとがほぼ同じ値となっている。そして、トランジスタQ0のコレクタ電流Irefと同じ値のコレクタ電流Irefが流れるように複数のトランジスタQ1~Q15が設けられている。なお、図3の例では、トランジスタQ1、Q2、Q15を例示し、トランジスタQ3~Q14については、省略して示しているが、これらトランジスタQ3~Q14も、トランジスタQ1、Q2等と同様の構成をなし、これらと同様の構成で接続されている。また、トランジスタQ3~Q14のコレクタ側に接続される各電流比較経路7の構成は、定電流源40で流される定電流の値が電流比較経路7a等と異なるだけであり、それ以外の構成は、電流比較経路7a等と同一となっている。トランジスタQ0及びトランジスタQ1~15は、公知のカレントミラー回路として構成されており、トランジスタQ0、Q1~Q15は、いずれもNPN型バイポーラトランジスタとして構成され、トランジスタサイズ及び静特性が略同一実質的に同一とされ、トランジスタQ0、Q1~Q15のいずれのベースエミッタ間電圧VBEも略同一実質的に同一とされている。そして、トランジスタQ0のベースには、当該トランジスタQ0のコレクタ及びトランジスタQ1~15の各ベースが接続されている。このように構成されているため、トランジスタQ1~Q15のいずれのコレクタ電流もトランジスタQ0のコレクタ電流Irefと略同一となり、上述のように、抵抗R1を流れる電流I1とトランジスタQ0のコレクタ電流Irefは略同一であるため、トランジスタQ1~Q15からそれぞれの経路電流比較経路7に流れるコレクタ電流は、抵抗R1の抵抗値Rrefに反比例する値Vb-Va/Rrefの定電流となる。このように、定電流生成回路9は、抵抗R1の抵抗値Rrefに反比例した値の定電流Irefを、複数の電流比較経路7にそれぞれ流すように機能している。そして、各トランジスタQ1~Q15のコレクタには、複数の定電流源40がそれぞれ接続されている。これら複数の定電流源40は、各トランジスタQ1~Q15のコレクタに接続される各電流比較経路7にそれぞれ設けられ、且つ各電流比較経路7に対し、上述の定電流Irefと比較するための比較電流を流すように構成されている。複数の定電流源40が各電流比較経路7に対してそれぞれ流す比較電流の値はそれぞれ異なるようになっており、図3の例では、第1経路7aに設けられた定電流源M1によって流される定電流の値が最も小さい所定値Iとされており、これ以外の定電流源M2~M15図2は、M3~M14は省略によってそれぞれ流される定電流は、所定値Iの整数倍の値となっている。例えば、定電流源M1が所定値Iの定電流を流し、第2経路7bに設けられた定電流源M2はこの2倍の値2Iの定電流を流すようになっている。同様に、第3経路7c図示略に設けられた定電流源M3図示略は、この3倍の値3Iの定電流を流すといった具合に、定電流源M3、M4、M5、M6、M7、M8、M9、M10、M11、M12、M13、M14、M15M3~M14は図示略が第3~第15経路においてそれぞれ3I、4I、5I、6I、7I、8I、9I、10I、11I、12I、13I、14I、15Iの値の比較電流を流すようになっている。各電流比較経路7では、各定電流源40の一端側が各定電流源40に対応するトランジスタトランジスタQ1~Q15のいずれかのコレクタに接続され、他端側が電源側に接続されており、更に、各電流比較経路7には、トランジスタトランジスタQ1~Q15のいずれかのコレクタと定電流源40の一端側との間から分岐するように入力ライン8がそれぞれ設けられている。そして、各電流比較経路7における各比較ライン8において、各電流比較経路7の定電流源40によって流される比較電流と定電流Irefとの比較結果がインバータゲートに入力されるようになっている。例えば、電流比較経路7aでは、定電流源M1によって流される比較電流値Iの定電流と、トランジスタQ1のコレクタ電流Iref基準電流との比較結果がインバータゲートC1に入力され、電流比較経路7bでは、定電流源M2によって流される比較電流値2Iの定電流と、トランジスタQ2のコレクタ電流Iref基準電流との比較結果がインバータゲートC2に入力されるようになっている。そして、インバータゲートC1~C15の各々は、各電流比較経路7における比較電流と定電流コレクタ電流Irefとの比較結果をそれぞれ出力し、モード判定部30はこれらインバータゲートC1~C15からの出力を取得し、Hレベル信号の数に応じたモード選択信号を出力或いは記憶する。[第2実施形態]次に、本発明の第2実施形態について説明する。図4は、本発明の第2実施形態に係るモード選択回路を概略的に例示するブロック図である。図5は、図4のモード選択回路において通電経路を流れる電流が所定値以上となるときの切替状態を示すブロック図である。この第2実施形態に係るモード選択回路1でも電流比較経路7が複数設けられており、更にこのモード選択回路1では、切替回路70の切り替え動作により、各電流比較経路7に流す定電流を、第1の値Irefと第2の値Iref-8に切り替えることができるようになっている。図4のモード選択回路1でも、第1実施形態と同様、所定の通電経路5と、複数の電流比較経路7と、通電経路5の電流状態に応じた定電流を複数の電流比較経路7に流す定電流生成回路9と、複数の電流比較経路7に対してそれぞれ比較電流を流す定電流源40と、複数の電流比較経路7を流れるそれぞれの比較電流と、定電流生成回路9によって生成された定電流とを比較した電流比較結果を出力する電流比較部20と、電流比較部20からそれぞれ出力される電流比較結果に基づいてモードを判定するモード判定部30とを備えた構成をなしている。定電流源40から最も大きい定電流8Iが流れる電流比較経路7hでの電流比較結果インバータゲートC8からの出力が切替回路70に入力されるようになっており、切替回路70は、インバータゲートC8からの出力に基づいてスイッチSW1を切り替えるように動作している。図4の構成では、定電流生成回路9、複数の定電流源40、電流比較部20、モード判定部30、切替回路70が集積化され、これらがIC部3の内部に配置されており、IC部3の内外に導通する外部端子として端子T1が設けられている。通電経路5は、端子T1を介して電流を流す経路として構成されており、上述の端子T1と、端子T1に一端側が接続され他端側がグランド側に接続される抵抗R1とを備え、端子T1を介して抵抗R1に所定電流が流れるように構成されている。この点は第1実施形態と同様である。また、図4の構成でもグランドが基準部に相当し、基準電位グランド電位に設定されており、端子T1は基準電位グランド電位よりも高い所定の高電位に維持されるようになっているため、抵抗R1には、端子T1側からグランド側への抵抗R1の抵抗値に応じた定電流I1が流れるようになっている。また、この構成では、抵抗R1を他の抵抗値のものに変更することで、抵抗R1を流れる定電流I1の値を変更できるようになっている。そして、定電流生成回路9は、電流生成部10と、複数のカレントミラー部12とを備えており、通電経路5の電流状態に応じた定電流を複数の電流比較経路7にそれぞれ流すように構成されている。このうち、電流生成部10は、基準電圧回路12と、トランジスタTr1と、トランジスタTr2と、抵抗R2と、トランジスタQ0とを備えている。基準電圧回路12は、例えば公知のバンドギャップ基準電圧回路として構成されており所定の基準電圧を出力し、トランジスタTr2のベースに印加するように機能している。トランジスタTr2は、PNP型バイポーラトランジスタとして構成されており、エミッタが抵抗R2の一端側及びトランジスタTr1のベースに接続されている。また、トランジスタTr2のコレクタは接地されている。抵抗R2は、一端側が上述のトランジスタTr2のエミッタに接続されると共に、トランジスタTr1のベースに接続されており、他端側が所定の電源に接続されている。また、トランジスタTr1は、NPN型バイポーラトランジスタとして構成されており、コレクタがトランジスタQ0のベース及びコレクタに接続され、エミッタが端子T1に接続されている。そして、トランジスタTr1のベースエミッタ間電圧VBEとトランジスタTr2のベースエミッタ間電圧VBEは略同一となるように構成されており、これにより端子T1の電位がトランジスタTr2のベース電位基準電圧回路12からの出力電圧に維持されるようになっている。即ち、基準電圧回路12の出力電圧がVaである場合、端子T1に印加される電圧もVaとなり、通電経路5における抵抗R1には、このR1の抵抗値Rrefに対応する値Va/Rrefの定電流が流れることになる。また、この構成では、トランジスタTr1のコレクタ電流がベース電流に比べて十分大きく、トランジスタQ0のコレクタ電流がベース電流と比べて十分大きいため、抵抗R1を流れる電流I1とトランジスタQ0のコレクタ電流Irefとがほぼ同じ値となっている。そして、トランジスタQ0のコレクタ電流Irefと同じ値のコレクタ電流Irefが流れるように複数のトランジスタQ1~Q8が設けられている。なお、図1、図2の例では、トランジスタQ1、Q2、Q7、Q8を例示し、トランジスタQ3~Q6については、省略して示しているが、これらトランジスタQ3~Q6も、トランジスタQ1、Q2等と同様の構成をなし、これらと同様の構成で接続されている。また、トランジスタQ3~Q6のコレクタ側に接続される各電流比較経路7の構成は、定電流源40で流される定電流の値が電流比較経路7a等と異なるだけであり、それ以外の構成は、電流比較経路7a等と同一となっている。トランジスタQ0及びトランジスタQ1~Q8は、公知のカレントミラー回路として構成されており、トランジスタQ0、Q1~Q8は、いずれもPNP型バイポーラトランジスタとして構成され、トランジスタサイズ及び静特性が略同一実質的に同一とされている。また、トランジスタQ0、Q1~Q8のいずれのベースエミッタ間電圧VBEも略同一実質的に同一とされている。この構成では、トランジスタQ0のエミッタは電源側に接続され、ベースには当該トランジスタQ0のコレクタ及びトランジスタQ1~Q8の各ベースが接続されている。また、トランジスタQ1~Q8のエミッタはそれぞれ電源側に接続されており、トランジスタQ1~Q8のコレクタはそれぞれ電流比較経路7に接続されている。このように構成されているため、図4のように切替回路70から所定値8Iの電流が流れ込まないときには、トランジスタQ1~Q8のいずれのコレクタ電流もトランジスタQ0のコレクタ電流Irefと略同一となり、上述のように、抵抗R1を流れる電流I1とトランジスタQ0のコレクタ電流Irefは略同一であるため、トランジスタQ1~Q8からそれぞれの経路電流比較経路7に流れるコレクタ電流は、抵抗R1の抵抗値Rrefに反比例する値Va/Rrefの定電流となる。なお、本構成では、トランジスタQ0のコレクタ電流Irefの値の定電流が第1定電流に相当する。また、切替回路70が切り替えられて図5のように所定値8Iの電流が流れ込むときには、トランジスタQ1~Q8のいずれのコレクタ電流も、トランジスタQ0のコレクタ電流Irefの値から定電流源71の定電流の値8Iを差し引いた値の定電流となる。本構成では、この定電流Iref-8Iが、第1定電流Irefから一定値の電流を減じた第2定電流の一例に相当する。そして、各トランジスタQ1~Q8のコレクタには、複数の定電流源40がそれぞれ接続されている。これら複数の定電流源40は、各トランジスタQ1~Q8からのコレクタ電流が流れる各電流比較経路7にそれぞれ設けられ、且つ各電流比較経路7に対し、上述の定電流Iref又はIref-8Iと比較するための比較電流を流すように構成されている。複数の定電流源40が各電流比較経路7に対してそれぞれ流す比較電流の値はそれぞれ異なるようになっており、図4の例では、第1経路7aに設けられた定電流源M1によって流される定電流の値が最も小さい所定値Iとされており、これ以外の定電流源M2~M8図4は、M3~M6は省略によってそれぞれ流される定電流は、所定値Iの整数倍の値となっている。例えば、定電流源M1が所定値Iの定電流を流し、第2経路7bに設けられた定電流源M2はこの2倍の値2Iの定電流を流すようになっている。同様に、第3経路7c図示略に設けられた定電流源M3図示略は、この3倍の値3Iの定電流を流すといった具合に、定電流源M3、M4、M5、M6、M7、M8M3~M6は図示略が第3~第8経路においてそれぞれ3I、4I、5I、6I、7I、8Iの値の比較電流を流すようになっている。各電流比較経路7では、各定電流源40の一端側が各電流比較経路7の基端となるトランジスタトランジスタQ1~Q8のいずれかのコレクタに接続され、他端側が接地されており、更に、各電流比較経路7には、基端となるトランジスタトランジスタQ1~Q8のいずれかのコレクタと定電流源40の一端側との間から分岐するように入力ライン8がそれぞれ設けられている。そして、各電流比較経路7における各比較ライン8には、各電流比較経路7の定電流源40によって流される比較電流と定電流図4のときはIref、図5のときはIref-8Iとの比較結果が入力されることになる。例えば、図4の切り替え状態のとき即ち、Iref<8Iのとき、電流比較経路7aでは、定電流源M1によって流される比較電流値Iの定電流と、トランジスタQ1のコレクタ電流Iref基準電流とが比較されるように動作し、I>Irefであれば入力ライン8aに設けられたインバータゲートC1からはLレベル信号が出力され、Iref>Iであれば入力ライン8aに設けられたインバータゲートC1からはHレベル信号が出力される。また、電流比較経路7bでも同様であり、定電流源M2によって流される比較電流値2Iの定電流と、トランジスタQ2のコレクタ電流Iref基準電流とが比較されるように動作し、2I>Irefであれば入力ライン8bに設けられたインバータゲートC2からはLレベル信号が出力され、Iref>2Iであれば入力ライン8bに設けられたインバータゲートC2からはHレベル信号が出力される。また、他の電流比較経路7h等でも同様であり、定電流源M8によって流される比較電流値8Iの定電流と、トランジスタQ8のコレクタ電流Iref基準電流とが比較されるように動作し、8I>Irefであれば入力ライン8hに設けられたインバータゲートC8からはLレベル信号が出力される。なお、切替回路70は、インバータゲートC8からLレベル信号を受けているとき即ち、Iref<8Iのときには、図4のような切替状態で維持し、このときには切替回路70からトランジスタQ0,Q1のベース共通接続部に電流が流れ込まなくなる。そして、このような切り替え状態のときには、各インバータゲートC1~C8はいずれも、各電流比較経路7の比較電流のほうが定電流Irefよりも大きいときにLレベル信号が出力され、各電流比較経路7の比較電流よりも定電流Irefのほうが大きいときにHレベル信号が出力されるようになっている。そして、各電流比較経路7の比較電流は、M1、M2、M3M8と段階的により詳しくは整数倍に大きくなっているため、モード判定部30は、Iref<8Iであることを確認したとき即ち、C8からの出力がLレベルのとき、インバータゲートC1~C7においてHレベル信号が何個出力されているかを把握することで抵抗R1を流れる電流I1がどのレベルにあるのかを把握することができる。一方、Iref>8Iの場合、入力ライン8hに設けられたインバータゲートC8からはHレベル信号が出力される。このとき、モード判定部30では、Iref>8Iとなったことを把握することができる。そして、切替回路70は、インバータゲートC8からHレベル信号を受けたときに図5のような状態に切り替え、トランジスタQ0,Q1のベースを共通接続した接続部に対して所定値8Iの電流を流すことになる。図5の切り替え状態のとき即ち、Iref>8Iのとき、電流比較経路7aでは、定電流源M1によって流される比較電流値Iの定電流と、トランジスタQ1のコレクタ電流Iref-8Iとが比較されるように動作し、I>Iref-8Iであれば入力ライン8aに設けられたインバータゲートC1からはLレベル信号が出力され、Iref-8I>Iであれば入力ライン8aに設けられたインバータゲートC1からはHレベル信号が出力される。また、電流比較経路7bでも同様であり、定電流源M2によって流される比較電流値2Iの定電流と、トランジスタQ2のコレクタ電流Iref-8Iとが比較されるように動作し、2I>Iref-8Iであれば入力ライン8bに設けられたインバータゲートC2からはLレベル信号が出力され、Iref-8I>2Iであれば入力ライン8bに設けられたインバータゲートC2からはHレベル信号が出力される。また、他の電流比較経路7h等でも同様であり、定電流源M8によって流される比較電流値8Iの定電流と、トランジスタQ8のコレクタ電流Iref-8Iとが比較されるように動作し、8I>Iref-8Iであれば入力ライン8hに設けられたインバータゲートC8からはLレベル信号が出力され、Iref-8I>8Iであれば入力ライン8hに設けられたインバータゲートC8からはHレベル信号が出力される。図5のような切り替え状態のときには、各インバータゲートC1~C8はいずれも、各電流比較経路7の比較電流のほうが定電流Iref-8Iよりも大きいときにLレベル信号が出力され、各電流比較経路7の比較電流よりも定電流Iref-8Iのほうが大きいときにHレベル信号が出力されるようになっている。そして、各電流比較経路7の比較電流は、M1、M2、M3M8と段階的により詳しくは整数倍に大きくなっているため、モード判定部30は、一旦Iref>8Iとなったことを確認したときには即ち、C8からの出力が一旦Hレベルとなったことを確認したときには、切替回路70での図5のような切り替え後に、インバータゲートC1~C8においてHレベル信号が何個出力されているかを把握することで抵抗R1を流れる電流I1がどのレベルにあるのかを把握することができる。この構成でもモード判定部30は、デコーダ回路として構成されており、Iref<8I通電経路5を流れる電流が所定の閾値以下となる第1電流状態であるか、Iref>8I通電経路5を流れる電流が所定の閾値を超える第2電流状態であるかを判定した上で、その判定された状態において、インバータゲートC1~C8からのHレベル信号の出力数が0~7のいずれであるかを確認する。そして、判定された電流状態と確認された出力数に応じたモード選択信号を出力或いは記憶する。例えば、インバータゲートC1~C15からのHレベル信号の出力数そのものをモード選択信号とすれば、外部装置に対し抵抗R1の抵抗値に対応するモードを指示することができる。また、このようなモード信号を所定の記憶部半導体メモリ等に記憶することでモードを設定してもよい。この構成では、複数の電流比較経路7の経路数よりもモード設定数を多くすることができるため、モードをより多段階に設定できるようになる。また、モード設定数と比較して定電流源40の数及び定電流源40の電流範囲を抑えやすくなり、モード設定数を増加させつつ、電流比較経路7側の回路規模の大型化、複雑化を抑えることができる。[第3実施形態]次に、本発明の第3実施形態について説明する。図6は、本発明の第3実施形態に係るモード選択回路を概略的に例示するブロック図である。第3実施形態では、トランジスタTr1をNPN型バイポーラトランジスタからNチャネル型のMOSFETに変更し、トランジスタTr2をPNP型バイポーラトランジスタからPチャネル型のMOSFETに変更し、トランジスタQ0、Q1~Q15をPNP型バイポーラトランジスタからPチャネル型のMOSFETに変更した点が第1実施形態と異なっている。それ以外の構成及び動作は第1実施形態と同様であり、この構成でも、基準電圧回路12の出力電位と端子T1の電位が略同一で維持され、トランジスタQ0、Q1~Q15によってカレントミラー回路が構成されている。そして、トランジスタQ1~Q15のそれぞれから各電流比較経路7に流れる電流は、抵抗R1を流れる電流I1と同一の基準電流Irefとなっている。[第3実施形態の変更例]図3を変更し、トランジスタTr1をPNP型バイポーラトランジスタからPチャネル型のMOSFETに変更し、トランジスタTr2をNPN型バイポーラトランジスタからNチャネル型のMOSFETに変更し、トランジスタQ0、Q1~Q15をNPN型バイポーラトランジスタからNチャネル型のMOSFETに変更するようにしてもよい。[第4実施形態]次に、本発明の第4実施形態について説明する。図7は、本発明の第4実施形態に係るモード選択回路を概略的に例示するブロック図である。図7の構成は、電流比較部20の構成を変更した点が第1実施形態と異なり、それ以外は第1実施形態と同様である。この構成では、第1実施形態で用いたインバータゲートC1~C15をシュミットトリガC1’~C15’に変更している。シュミットトリガC1’~C15’はいずれも、入力信号に対するしきい値を2つ持ち、入力信号の電位が高いしきい値Vs1を超えたときにHレベルの電位を出力し、逆に入力信号の電位が低いしきい値Vs2を下回ったときにLレベルの電位を出力するように構成されている。[第5実施形態]次に、本発明の第5実施形態について説明する。図8は、本発明の第5実施形態に係るモード選択回路を概略的に例示するブロック図である。この構成は、第1実施形態で複数あったトランジスタQ1~Q15、電流比較経路7、定電流源40、インバータゲートC1~C15を、トランジスタQ1、電流比較経路7a、定電流源M1、インバータゲートC1のみとした点、及び定電流源M1で供給される定電流を複数段階に切り替え可能とした点が第1実施形態と異なり、それ以外は第1実施形態と同一である。この構成では、所定の通電経路5と、1つの電流比較経路7aと、通電経路5の電流状態に応じた定電流を1つの電流比較経路7aに流す定電流生成回路9と、1つの電流比較経路に対し複数の電流値の比較電流を切り替えて流す定電流源40M1とを備えており、電流比較部20は、1つの電流比較経路7aでの切り替えに応じて流れるそれぞれの比較電流と、定電流生成回路9によって生成された定電流Irefとを比較した電流比較結果を出力するように構成されている。具体的には、可変信号生成部60から定電流源40に対して、電流値をI、2I、3I、4Iと整数倍に複数段階例えば15段階切り替えることを指示する信号を順次出力しており、定電流源40は、定電流の値を変化させ得る可変定電流源として構成されており、この指示された値の定電流を流すように機能している。モード判定部30は、可変信号生成部60からのこれら指示信号を順次取得し、その指示信号毎にインバータゲートC1からの出力結果を取得している。例えば、可変信号生成部60から定電流源40に対して電流値をIに指示する信号を出力したときには、モード判定部40はこの信号を取得し、電流値をIに指示する信号に対応してインバータゲートC1からH、Lのいずれの出力が出ているかを確認する。また、他の指示信号のときも同様であり、可変信号生成部60から定電流源40に対して電流値を2Iに指示する信号を出力したときには、モード判定部40はこの信号を取得し、電流値を2Iに指示する信号に対応してインバータゲートC1からH、Lのいずれの出力が出ているかを確認する。このような指示信号を決められた複数段階例えば15段階順次行い、各信号毎にインバータゲートC1からの信号を取得する。そして、この複数段階でのインバータゲートC1からのHレベル信号の出力数がいずれであるかを確認し、確認された出力数に応じたモード選択信号を出力或いは記憶する。[第6実施形態]次に、本発明の第6実施形態について説明する。図9は、本発明の第6実施形態に係るモード選択回路を概略的に例示するブロック図である。このモード選択回路1では、第1実施形態と同様のモード選択回路として構成される第1回路部2aと、この第1回路部2aと同一の構成とされる第2回路部2bとを備えており、第1回路部2aにおける抵抗R1以外の部分と、第2回路部2bにおける抵抗R1以外の部分とがICチップ内に内蔵された構成となっている。そして、第1回路部2aにおけるインバータゲートC1~C15の出力と、第2回路部2bにおけるインバータゲートC1~C15の出力とが、共通のモード判定部30に入力されるようになっている。この構成では、第1回路部2aにおいて第1実施形態と同様にモードを多段階に調整することができ、第2回路部2bにおいてもこれと同様にモードを多段階に調整できるようになるため、より一層モードの選択数を増やすことができる。[第7実施形態]次に、本発明の第7実施形態について説明する。図10は、本発明の第7実施形態に係るモード選択回路を概略的に例示するブロック図である。図10の構成では、抵抗R1をIC部内に内蔵して固定とし、図1で設けていた基準電圧回路12をIC部3の外に配置した外付けの基準電圧回路に変更している。この構成では、トランジスタTr2のベースがIC部3の外部端子T2に接続されており、外付けの基準電圧回路からT2に対して基準電圧が印加されるようになっている。そして、外付けの基準電圧回路においてT2に印加する基準電圧を段階的に切り替えることができるようになっており、T2の基準電圧に応じて抵抗R1に印加される電圧が変化するようになっている。従って、T2の基準電圧を調整することで抵抗R1の電流I1及びトランジスタQ0、Q1~Q15のコレクタ電流Irefを調整することでき、電流比較部20、モード判定部30を第1実施形態と同様の動作させてモード選択を行うことができる。[第8実施形態]次に、本発明の第8実施形態について説明する。図11は、本発明の第8実施形態に係るモード選択回路を概略的に例示するブロック図である。図11の構成は、図2の抵抗R1を定電流源M0に変更した点が第1実施形態と異なっている。この構成では、定電流源M0が電流値を変更させうる可変定電流源として構成されており、電流値を段階的に切り替えることができるようになっている。この構成でも、トランジスタQ0、Q1~Q15のコレクタ電流Irefが、通電経路5を流れる電流と同一の電流となり、定電流源M0の電流値を切り替えることで、各電流比較経路7に流す定電流トランジスタQ1~Q15のコレクタ電流Irefを変化させることができる。"