"バックゲートを有し、当該バックゲートの電位が電気光学素子の少なくとも発光期間にソース電位と同電位に設定された、前記電気光学素子を駆動する駆動トランジスタと、前記駆動トランジスタのドレイン電位が遷移するのと同時またはそれよりも前にバックゲートの電位を遷移させる制御部とを備える表示装置。前記駆動トランジスタは、MOSトランジスタである請求項1に記載の表示装置。前記駆動トランジスタは、Nチャネル型のMOSトランジスタである請求項2に記載の表示装置。前記制御部は、バックゲートの電位をドレイン電位と同極性側に遷移させる請求項1に記載の表示装置。前記制御部は、前記駆動トランジスタのバックゲートの電位をドレイン電位以下に遷移させる請求項4に記載の表示装置。前記駆動トランジスタを含む画素回路は、前記駆動トランジスタのゲートとソースとの間に接続された保持容量を有し、前記保持容量の両端間電圧を保持したままゲート電位及びソース電位が変動するブートストラップ動作を行う請求項1に記載の表示装置。前記画素回路は、前記駆動トランジスタのソースに一端が接続された補助容量を有し、前記駆動トランジスタは、バックゲートとソースとが電気的に接続されており、前記制御部は、前記補助容量の他端の電位を制御し、当該補助容量による容量カップリングによってバックゲートの電位を遷移させる請求項6に記載の表示装置。前記制御部は、外部の電源供給部から前記補助容量の他端に供給する電位をパルス状に遷移させる請求項7に記載の表示装置。前記電気光学素子を発光駆動するための第1電源電位と、前記電気光学素子に対して逆バイアスを掛けるための第2電源電位とを選択的に前記駆動トランジスタに対してドレイン電位として供給する電源供給部を有し、前記制御部は前記電源供給部であり、前記補助容量の他端に対して前記第1電源電位と前記第2電源電位とを選択的に供給する請求項7に記載の表示装置。前記制御部は、前記駆動トランジスタのソースと所定電位のノードとの間に接続されたスイッチ素子を有し、当該スイッチ素子をオンさせることによってバックゲートの電位を遷移させる請求項6に記載の表示装置。バックゲートを有し、当該バックゲートの電位が電気光学素子の少なくとも発光期間にソース電位と同電位に設定された、前記電気光学素子を駆動する駆動トランジスタを備える表示装置の駆動に当たって、前記駆動トランジスタのドレイン電位が遷移するのと同時またはそれよりも前にバックゲートの電位を遷移させる表示装置の駆動方法。バックゲートを有し、当該バックゲートの電位が電気光学素子の少なくとも発光期間にソース電位と同電位に設定された、前記電気光学素子を駆動する駆動トランジスタと、前記駆動トランジスタのドレイン電位が遷移するのと同時またはそれよりも前にバックゲートの電位を遷移させる制御部とを備える表示装置を有する電子機器。近年、有機EL表示装置に代表される平面型の表示装置の分野では、表示装置の様々な用途に対応すべく、非晶質半導体や多結晶半導体に限らず、より多様な半導体材料を用いて回路を形成する技術が望まれている。そこで、本開示は、非晶質半導体や多結晶半導体以外の半導体材料を用いた回路の形成を可能にした表示装置、当該表示装置の駆動方法、及び、当該表示装置を有する電子機器を提供することを目的とする。上記目的を達成するために、本開示は、バックゲートを有し、当該バックゲートの電位が電気光学素子の少なくとも発光期間にソース電位と同電位に設定された、前記電気光学素子を駆動する駆動トランジスタを備える表示装置において、前記駆動トランジスタのドレイン電位が遷移するのと同時またはそれよりも前にバックゲートの電位を遷移させる構成を採っている。この表示装置は、各種の電子機器において、その表示部として用いることができる。バックゲートを有するトランジスタにおいては、通常、バックゲートは一定電位に固定される。駆動トランジスタの場合、発光駆動の際にソース電位が電気光学素子の発光電圧まで上昇すると、バックゲート電位に対するソース電位が上昇する。すると、トランジスタ特性がエンハンスメントにシフトするという基板効果が起こる。この基板効果は、駆動トランジスタの特性を劣化させる。そこで、駆動トランジスタにおいて、電気光学素子の少なくとも発光期間にバックゲートの電位をソース電位と同電位に設定することにより、バックゲートの電位に対するソース電位が0Vになるために、基板効果を無くすことができる。一方で、発光中の画素は1画素1画素輝度が異なるため、画素毎にバックゲートを分離する必要がある。このようにバックゲートを画素毎に分離した構造を採る場合、表示画像の高精細化に対応すべく画素の微細化を進めると、各画素のバックゲートの間隔が狭くなり、寄生バイポーラトランジスタによる不要なデバイスが形成される。そして、この寄生バイポーラトランジスタによってリーク電流が発生する。そこで、駆動トランジスタのドレイン電位が遷移するのと同時またはそれよりも前にバックゲートの電位を遷移させる。これにより、ドレイン電位≧バックゲート電位という電位関係が保持される。その結果、駆動トランジスタのドレイン領域及びソース領域の近傍に形成される寄生バイポーラトランジスタが導通状態となる期間がなくなるために、当該寄生バイポーラトランジスタによって引き起こされるリーク電流を抑制することが可能となる。本開示によれば、バックゲートを有するトランジスタを用いての回路の形成が可能になる。そして、バックゲートを有するトランジスタを用いた回路において、駆動トランジスタのドレイン電位が遷移するのと同時またはそれよりも前にバックゲートの電位を遷移させることで、寄生バイポーラトランジスタによって引き起こされるリーク電流を抑制できるため、消費電力の上昇を抑えることができる。以下、本開示の技術を実施するための形態以下、実施形態と記述するについて図面を用いて詳細に説明する。なお、説明は以下の順序で行う。1.本開示の前提となる表示装置1-1.システム構成1-2.基本的な回路動作1-3.MOSプロセス2.実施形態の説明2-1.実施例12-2.実施例22-3.実施例33.適用例4.電子機器5.本開示の構成<1.本開示の前提となる表示装置>[1-1.システム構成]図1は、本開示の前提となるアクティブマトリクス型表示装置の基本的な構成の概略を示すシステム構成図である。アクティブマトリクス型表示装置は、電気光学素子に流れる電流を、当該電気光学素子と同じ画素内に設けた能動素子、例えば絶縁ゲート型電界効果トランジスタによって制御する表示装置である。絶縁ゲート型電界効果トランジスタとしては、典型的には、TFTThinFilmTransistor;薄膜トランジスタが用いられる。ここでは、一例として、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子、例えば有機EL素子を、画素画素回路の発光素子として用いるアクティブマトリクス型有機EL表示装置の場合を例に挙げて説明するものとする。図1に示すように、本開示の前提となる有機EL表示装置10は、有機EL素子を含む複数の画素20と、当該画素20が行列状に2次元配置されてなる画素アレイ部30と、当該画素アレイ部30の周辺に配置される駆動回路部とを有する構成となっている。駆動回路部は、書込み走査回路40、電源供給走査回路50及び信号出力回路60等からなり、画素アレイ部30の各画素20を駆動する。ここで、有機EL表示装置10がカラー表示対応の場合は、カラー画像を形成する単位となる1つの画素単位画素は複数の副画素サブピクセルから構成され、この副画素の各々が図1の画素20に相当することになる。より具体的には、カラー表示対応の表示装置では、1つの画素は、例えば、赤色Red;R光を発光する副画素、緑色Green;G光を発光する副画素、青色Blue;B光を発光する副画素の3つの副画素から構成される。但し、1つの画素としては、RGBの3原色の副画素の組み合わせに限られるものではなく、3原色の副画素に更に1色あるいは複数色の副画素を加えて1つの画素を構成することも可能である。より具体的には、例えば、輝度向上のために白色White;W光を発光する副画素を加えて1つの画素を構成したり、色再現範囲を拡大するために補色光を発光する少なくとも1つの副画素を加えて1つの画素を構成したりすることも可能である。画素アレイ部30には、m行n列の画素20の配列に対して、行方向画素行の画素の配列方向に沿って走査線311~31mと電源供給線321~32mとが画素行毎に配線されている。更に、m行n列の画素20の配列に対して、列方向画素列の画素の配列方向に沿って信号線331~33nが画素列毎に配線されている。走査線311~31mは、書込み走査回路40の対応する行の出力端にそれぞれ接続されている。電源供給線321~32mは、電源供給走査回路50の対応する行の出力端にそれぞれ接続されている。信号線331~33nは、信号出力回路60の対応する列の出力端にそれぞれ接続されている。画素アレイ部30は、通常、ガラス基板などの透明絶縁基板上に形成されている。これにより、有機EL表示装置10は、平面型フラット型のパネル構造となっている。画素アレイ部30の各画素20の駆動回路は、アモルファスシリコンTFTまたは低温ポリシリコンTFTを用いて形成することができる。低温ポリシリコンTFTを用いる場合には、図1に示すように、書込み走査回路40、電源供給走査回路50、及び、信号出力回路60についても、画素アレイ部30を形成する表示パネル基板70上に実装することができる。書込み走査回路40は、クロックパルスckに同期してスタートパルスspを順にシフト転送するシフトレジスタ回路等によって構成されている。この書込み走査回路40は、画素アレイ部30の各画素20への映像信号の信号電圧書込みに際して、走査線31311~31mに対して書込み走査信号WSWS1~WSmを順次供給することによって画素アレイ部30の各画素20を行単位で順番に走査線順次走査する。電源供給走査回路50は、クロックパルスckに同期してスタートパルスspを順にシフトするシフトレジスタ回路等によって構成されている。この電源供給走査回路50は、書込み走査回路40による線順次走査に同期して、第1電源電位Vccpと当該第1電源電位Vccpよりも低い第2電源電位Viniとで切り替わることが可能な電源電位DSDS1~DSmを電源供給線32321~32mに供給する。後述するように、電源電位DSのVccp/Viniの切替えにより、画素20の発光/非発光消光の制御が行なわれる。信号出力回路60は、信号供給源図示せずから供給される輝度情報に応じた映像信号の信号電圧以下、単に信号電圧と記述する場合もあるVsigと基準電圧Vofsとを選択的に出力する。ここで、基準電圧Vofsは、映像信号の信号電圧Vsigの基準となる電位例えば、映像信号の黒レベルに相当する電位であり、後述する閾値補正処理の際に用いられる。信号出力回路60から出力される信号電圧Vsig/基準電圧Vofsは、信号線33331~33nを介して画素アレイ部30の各画素20に対して、書込み走査回路40による走査によって選択された画素行の単位で書き込まれる。すなわち、信号出力回路60は、信号電圧Vsigを行ライン単位で書き込む線順次書込みの駆動形態を採っている。画素回路図2は、画素画素回路20の具体的な回路構成の一例を示す回路図である。画素20の発光部は、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子である有機EL素子21から成る。図2に示すように、画素20は、有機EL素子21と、有機EL素子21に電流を流すことによって当該有機EL素子21を駆動する駆動回路とによって構成されている。有機EL素子21は、全ての画素20に対して共通に配線所謂、ベタ配線された共通電源供給線34にカソード電極が接続されている。有機EL素子21を駆動する駆動回路は、駆動トランジスタ22、書込みトランジスタ23、保持容量24、及び、補助容量25を有する構成となっている。駆動トランジスタ22及び書込みトランジスタ23としてNチャネル型のトランジスタを用いることができる。但し、ここで示した、駆動トランジスタ22及び書込みトランジスタ23の導電型の組み合わせは一例に過ぎず、これらの組み合わせに限られるものではない。駆動トランジスタ22は、一方の電極ソース/ドレイン電極が有機EL素子21のアノード電極に接続され、他方の電極ソース/ドレイン電極が電源供給線32321~32mに接続されている。書込みトランジスタ23は、一方の電極ソース/ドレイン電極が信号線33331~33nに接続され、他方の電極ソース/ドレイン電極が駆動トランジスタ22のゲート電極に接続されている。また、書込みトランジスタ23のゲート電極は、走査線31311~31mに接続されている。駆動トランジスタ22及び書込みトランジスタ23において、一方の電極とは、ソース/ドレイン領域に電気的に接続された金属配線を言い、他方の電極とは、ドレイン/ソース領域に電気的に接続された金属配線を言う。また、一方の電極と他方の電極との電位関係によって一方の電極がソース電極ともなればドレイン電極ともなり、他方の電極がドレイン電極ともなればソース電極ともなる。保持容量24は、一方の電極が駆動トランジスタ22のゲート電極に接続され、他方の電極が駆動トランジスタ22の他方の電極、及び、有機EL素子21のアノード電極に接続されている。補助容量25は、一方の電極が有機EL素子21のアノード電極に、他方の電極が共通電源供給線34にそれぞれ接続されている。この補助容量25は、有機EL素子21の容量不足分を補い、保持容量24に対する映像信号の書込みゲインを高めるために、必要に応じて設けられるものである。すなわち、補助容量25は必須の構成要素ではなく、有機EL素子21の等価容量が十分に大きい場合は省略可能である。ここでは、補助容量25の他方の電極を共通電源供給線34に接続するとしているが、他方の電極の接続先としては、共通電源供給線34に限られるものではなく、固定電位のノードであればよい。補助容量25の他方の電極を固定電位のノードに接続することで、有機EL素子21の容量不足分を補い、保持容量24に対する映像信号の書込みゲインを高めるという所期の目的を達成することができる。上記構成の画素20において、書込みトランジスタ23は、書込み走査回路40から走査線31を通してゲート電極に印加されるHighアクティブの書込み走査信号WSに応答して導通状態となる。これにより、書込みトランジスタ23は、信号線33を通して信号出力回路60から供給される、輝度情報に応じた映像信号の信号電圧Vsigまたは基準電圧Vofsをサンプリングして画素20内に書き込む。この書き込まれた信号電圧Vsigまたは基準電圧Vofsは、駆動トランジスタ22のゲート電極に印加されるとともに保持容量24に保持される。駆動トランジスタ22は、電源供給線32321~32mの電源電位DSが第1電源電位Vccpにあるときには、一方の電極がドレイン電極、他方の電極がソース電極となって飽和領域で動作する。これにより、駆動トランジスタ22は、電源供給線32から電流の供給を受けて有機EL素子21を電流駆動にて発光駆動する。より具体的には、駆動トランジスタ22は、飽和領域で動作することにより、保持容量24に保持された信号電圧Vsigの電圧値に応じた電流値の駆動電流を有機EL素子21に供給し、当該有機EL素子21を電流駆動することによって発光させる。駆動トランジスタ22は更に、電源電位DSが第1電源電位Vccpから第2電源電位Viniに切り替わったときには、一方の電極がソース電極、他方の電極がドレイン電極となってスイッチングトランジスタとして動作する。これにより、駆動トランジスタ22は、有機EL素子21への駆動電流の供給を停止し、有機EL素子21を非発光消光状態にする。すなわち、駆動トランジスタ22は、有機EL素子21の発光/非発光を制御するトランジスタとしての機能をも併せ持っている。この駆動トランジスタ22のスイッチング動作により、有機EL素子21が非発光状態となる期間非発光期間を設け、有機EL素子21の発光期間と非発光期間の割合デューティを制御することができる。このデューティ制御により、1表示フレーム期間に亘って画素が発光することに伴う残像ボケを低減できるために、特に動画の画品位をより優れたものとすることができる。電源供給走査回路50から電源供給線32を通して選択的に供給される第1,第2電源電位Vccp,Viniのうち、第1電源電位Vccpは有機EL素子21を発光駆動する駆動電流を駆動トランジスタ22に供給するための電源電位である。また、第2電源電位Viniは、有機EL素子21に対して逆バイアスを掛けるための電源電位である。この第2電源電位Viniは、基準電圧Vofsよりも低い電位、例えば、駆動トランジスタ22の閾値電圧をVthとするときVofs-Vthよりも低い電位、好ましくは、Vofs-Vthよりも十分に低い電位に設定される。[1-2.基本的な回路動作]続いて、上記構成の有機EL表示装置10の基本的な回路動作について、図3のタイミング波形図を基に図4及び図5の動作説明図を用いて説明する。尚、図4及び図5の動作説明図では、図面の簡略化のために、書込みトランジスタ23をスイッチのシンボルで図示している。図3のタイミング波形図には、走査線31の電位書込み走査信号WS、電源供給線32の電位電源電位DS、信号線33の電位Vsig/Vofs、駆動トランジスタ22のゲート電位Vg及びソース電位Vsのそれぞれの変化を示している。前表示フレームの発光期間図3のタイミング波形図において、時刻t11以前は、前の表示フレームにおける有機EL素子21の発光期間となる。この前表示フレームの発光期間では、電源供給線32の電位DSが第1電源電位以下、高電位と記述するVccpにあり、また、書込みトランジスタ23が非導通状態にある。このとき、駆動トランジスタ22は飽和領域で動作するように設計されている。これにより、図4Aに示すように、駆動トランジスタ22のゲート-ソース間電圧Vgsに応じた駆動電流ドレイン-ソース間電流Idsが、電源供給線32から駆動トランジスタ22を通して有機EL素子21に供給される。従って、有機EL素子21が駆動電流Idsの電流値に応じた輝度で発光する。閾値補正準備期間時刻t11になると、線順次走査の新しい表示フレーム現表示フレームに入る。そして、図4Bに示すように、電源供給線32の電位DSが高電位Vccpから、信号線33の基準電圧Vofsに対してVofs-Vthよりも十分に低い第2電源電位以下、低電位と記述するViniに切り替わる。ここで、有機EL素子21の閾値電圧をVthel、共通電源供給線34の電位カソード電位をVcathとする。このとき、低電位ViniをVini<VthelVcathとすると、駆動トランジスタ22のソース電位Vsが低電位Viniにほぼ等しくなるために、有機EL素子21は逆バイアス状態となって消光する。次に、時刻t12で走査線31の電位WSが低電位側から高電位側に遷移することで、、図4Cに示すように、書込みトランジスタ23が導通状態となる。このとき信号出力回路60から信号線33に対して基準電圧Vofsが供給された状態にあるために、駆動トランジスタ22のゲート電位Vgが基準電圧Vofsになる。また、駆動トランジスタ22のソース電位Vsは、基準電圧Vofsよりも十分に低い電位、即ち、低電位Viniにある。このとき、駆動トランジスタ22のゲート-ソース間電圧VgsはVofs-Viniとなる。ここで、Vofs-Viniが駆動トランジスタ22の閾値電圧Vthよりも大きくないと、後述する閾値補正処理を行うことができないために、Vofs-Vini>Vthなる電位関係に設定する必要がある。このように、駆動トランジスタ22のゲート電位Vgを基準電圧Vofsに固定し、かつ、ソース電位Vsを低電位Viniに固定して確定させて初期化する処理が、後述する閾値補正処理閾値補正動作を行う前の準備閾値補正準備の処理である。従って、基準電圧Vofs及び低電位Viniが、駆動トランジスタ22のゲート電位Vg及びソース電位Vsの各初期化電位となる。閾値補正期間次に、時刻t13で、図4Dに示すように、電源供給線32の電位DSが低電位Viniから高電位Vccpに切り替わると、駆動トランジスタ22のゲート電位Vgが基準電圧Vofsに保たれた状態で閾値補正処理が開始される。すなわち、ゲート電位Vgから駆動トランジスタ22の閾値電圧Vthを減じた電位に向けて駆動トランジスタ22のソース電位Vsが上昇を開始する。ここでは、便宜上、駆動トランジスタ22のゲート電位Vgの初期化電位Vofsを基準とし、当該初期化電位Vofsから駆動トランジスタ22の閾値電圧Vthを減じた電位に向けてソース電位Vsを変化させる処理を閾値補正処理と呼んでいる。この閾値補正処理が進むと、やがて、駆動トランジスタ22のゲート-ソース間電圧Vgsが駆動トランジスタ22の閾値電圧Vthに収束する。この閾値電圧Vthに相当する電圧は保持容量24に保持される。尚、閾値補正処理を行う期間閾値補正期間において、電流が専ら保持容量24側に流れ、有機EL素子21側には流れないようにするために、有機EL素子21がカットオフ状態となるように共通電源供給線34の電位Vcathを設定しておくこととする。次に、時刻t14で、走査線31の電位WSが低電位側に遷移することで、図5Aに示すように、書込みトランジスタ23が非導通状態となる。このとき、駆動トランジスタ22のゲート電極が信号線33から電気的に切り離されることによってフローティング状態になる。しかし、ゲート-ソース間電圧Vgsが駆動トランジスタ22の閾値電圧Vthに等しいために、当該駆動トランジスタ22はカットオフ状態にある。従って、駆動トランジスタ22にドレイン-ソース間電流Idsは流れない。信号書込み移動度補正期間次に、時刻t15で、図5Bに示すように、信号線33の電位が基準電圧Vofsから映像信号の信号電圧Vsigに切り替わる。続いて、時刻t16で、走査線31の電位WSが高電位側に遷移することで、図5Cに示すように、書込みトランジスタ23が導通状態になって映像信号の信号電圧Vsigをサンプリングして画素20内に書き込む。この書込みトランジスタ23による信号電圧Vsigの書込みにより、駆動トランジスタ22のゲート電位Vgが信号電圧Vsigになる。そして、映像信号の信号電圧Vsigによる駆動トランジスタ22の駆動の際に、当該駆動トランジスタ22の閾値電圧Vthが保持容量24に保持された閾値電圧Vthに相当する電圧と相殺される。この閾値キャンセルの原理の詳細については後述する。このとき、有機EL素子21は、カットオフ状態ハイインピーダンス状態にある。従って、映像信号の信号電圧Vsigに応じて電源供給線32から駆動トランジスタ22に流れる電流ドレイン-ソース間電流Idsは、有機EL素子21の等価容量及び補助容量25に流れ込む。これにより、有機EL素子21の等価容量及び補助容量25の充電が開始される。有機EL素子21の等価容量及び補助容量25が充電されることにより、駆動トランジスタ22のソース電位Vsが時間の経過とともに上昇していく。このとき既に、駆動トランジスタ22の閾値電圧Vthの画素毎のばらつきがキャンセルされており、駆動トランジスタ22のドレイン-ソース間電流Idsは当該駆動トランジスタ22の移動度μに依存したものとなる。尚、駆動トランジスタ22の移動度μは、当該駆動トランジスタ22のチャネルを構成する半導体薄膜の移動度である。ここで、映像信号の信号電圧Vsigに対する保持容量24の保持電圧Vgsの比率、即ち、書込みゲインGが1理想値であると仮定する。すると、駆動トランジスタ22のソース電位VsがVofs-VthΔVの電位まで上昇することで、駆動トランジスタ22のゲート‐ソース間電圧VgsはVsig-VofsVth-ΔVとなる。すなわち、駆動トランジスタ22のソース電位Vsの上昇分ΔVは、保持容量24に保持された電圧Vsig-VofsVthから差し引かれるように、換言すれば、保持容量24の充電電荷を放電するように作用する。換言すれば、ソース電位Vsの上昇分ΔVは、保持容量24に対して負帰還がかけられたことになる。従って、ソース電位Vsの上昇分ΔVは負帰還の帰還量となる。このように、駆動トランジスタ22に流れるドレイン-ソース間電流Idsに応じた帰還量ΔVでゲート‐ソース間電圧Vgsに負帰還をかけることで、駆動トランジスタ22のドレイン-ソース間電流Idsの移動度μに対する依存性を打ち消すことができる。この打ち消す処理が、駆動トランジスタ22の移動度μの画素毎のばらつきを補正する移動度補正処理である。より具体的には、駆動トランジスタ22のゲート電極に書き込まれる映像信号の信号振幅Vin=Vsig-Vofsが高い程ドレイン-ソース間電流Idsが大きくなるため、負帰還の帰還量ΔVの絶対値も大きくなる。従って、発光輝度レベルに応じた移動度補正処理が行われる。また、映像信号の信号振幅Vinを一定とした場合、駆動トランジスタ22の移動度μが大きいほど負帰還の帰還量ΔVの絶対値も大きくなるため、画素毎の移動度μのばらつきを取り除くことができる。従って、負帰還の帰還量ΔVは、移動度補正処理の補正量とも言える。移動度補正の原理の詳細については後述する。発光期間次に、時刻t17で、走査線31の電位WSが低電位側に遷移することで、図5Dに示すように、書込みトランジスタ23が非導通状態となる。これにより、駆動トランジスタ22のゲート電極は、信号線33から電気的に切り離されるためにフローティング状態になる。ここで、駆動トランジスタ22のゲート電極がフローティング状態にあるときは、駆動トランジスタ22のゲート-ソース間に保持容量24が接続されていることにより、駆動トランジスタ22のソース電位Vsの変動に連動してゲート電位Vgも変動する。すなわち、駆動トランジスタ22のソース電位Vs、ゲート電位Vgは、保持容量24に保持されているゲート-ソース間電圧Vgsを保持したまま上昇する。そして、駆動トランジスタ22のソース電位Vsは、トランジスタの飽和電流Idsに応じた有機EL素子21の発光電圧Voledまで上昇する。このように、駆動トランジスタ22のゲート電位Vgがソース電位Vsの変動に連動して変動する動作がブートストラップ動作である。換言すれば、ブートストラップ動作は、保持容量24に保持されたゲート-ソース間電圧Vgs、即ち、保持容量24の両端間電圧を保持したまま、ゲート電位Vg及びソース電位Vsが変動する動作である。このブートストラップ動作が行われるブートストラップ期間における駆動トランジスタ22のゲート電位Vg及びソース電位Vsの変化の様子を図6に示す。駆動トランジスタ22のゲート電極がフローティング状態になり、それと同時に、駆動トランジスタ22のドレイン-ソース間電流Idsが有機EL素子21に流れ始めることにより、当該電流Idsに応じて有機EL素子21のアノード電位が上昇する。そして、有機EL素子21のアノード電位がVthelVcathを越えると、有機EL素子21に駆動電流が流れ始めるため有機EL素子21が発光を開始する。有機EL素子21の発光電流は、このときのゲート-ソース間電圧Vgsによって駆動トランジスタ22の飽和電流Idsにより規定される。このため、駆動トランジスタ22は、各信号電圧Vsigにおける定電流源となる。図7に、有機EL素子21の発光電流と駆動トランジスタ22の飽和電流Idsとの関係を示す。また、有機EL素子21のアノード電位の上昇は、即ち、駆動トランジスタ22のソース電位Vsの上昇に他ならない。そして、駆動トランジスタ22のソース電位Vsが上昇すると、保持容量24のブートストラップ動作により、駆動トランジスタ22のゲート電位Vgも連動して上昇する。このとき、ブートストラップゲインが1理想値であると仮定した場合、ゲート電位Vgの上昇量はソース電位Vsの上昇量に等しくなる。故に、発光期間中、駆動トランジスタ22のゲート‐ソース間電圧Vgsは、Vsig-VofsVth-ΔVで一定に保持される。そして、時刻t18で信号線33の電位が映像信号の信号電圧Vsigから基準電圧Vofsに切り替わる。以上説明した一連の回路動作において、閾値補正準備、閾値補正、信号電圧Vsigの書込み信号書込み、及び、移動度補正の各処理動作は、1水平走査期間1Hにおいて実行される。また、信号書込み及び移動度補正の各処理動作は、時刻t16-t17の期間において並行して実行される。分割閾値補正尚、ここでは、閾値補正処理を1回だけ実行する駆動法を採る場合を例に挙げて説明したが、この駆動法は一例に過ぎず、この駆動法に限られるものではない。例えば、閾値補正処理を移動度補正及び信号書込み処理と共に行う1H期間に加えて、当該1H期間に先行する複数の水平走査期間に亘って分割して閾値補正処理を複数回実行する、所謂、分割閾値補正を行う駆動法を採ることも可能である。この分割閾値補正の駆動法によれば、高精細化に伴う多画素化によって1水平走査期間として割り当てられる時間が短くなったとしても、閾値補正期間として複数の水平走査期間に亘って十分な時間を確保することができる。従って、1水平走査期間として割り当てられる時間が短くなっても、閾値補正期間として十分な時間を確保できるため、閾値補正処理を確実に実行できることになる。閾値キャンセルの原理ここで、駆動トランジスタ22の閾値キャンセル即ち、閾値補正の原理について説明する。駆動トランジスタ22は、飽和領域で動作するように設計されているために定電流源として動作する。これにより、有機EL素子21には駆動トランジスタ22から、次式1で与えられる一定のドレイン-ソース間電流駆動電流Idsが供給される。Ids=1/2μW/LCoxVgs-Vth2......1ここで、Wは駆動トランジスタ22のチャネル幅、Lはチャネル長、Coxは単位面積当たりのゲート容量である。図8Aに、駆動トランジスタ22のドレイン-ソース間電流Ids対ゲート-ソース間電圧Vgsの特性を示す。図8Aの特性図に示すように、駆動トランジスタ22の閾値電圧Vthの画素毎のばらつきに対するキャンセル処理補正処理を行わないと、閾値電圧VthがVth1のときに、ゲート-ソース間電圧Vgsに対応するドレイン-ソース間電流IdsがIds1になる。これに対して、閾値電圧VthがVth2Vth2>Vth1のとき、同じゲート-ソース間電圧Vgsに対応するドレイン-ソース間電流IdsがIds2Ids2<Ids1になる。すなわち、駆動トランジスタ22の閾値電圧Vthが変動すると、ゲート-ソース間電圧Vgsが一定であってもドレイン-ソース間電流Idsが変動する。一方、上記構成の画素画素回路20では、先述したように、発光時の駆動トランジスタ22のゲート-ソース間電圧VgsはVsig-VofsVth-ΔVである。従って、これを式1に代入すると、ドレイン-ソース間電流Idsは、次式2で表される。Ids=1/2μW/LCoxVsig-Vofs-ΔV2......2すなわち、駆動トランジスタ22の閾値電圧Vthの項がキャンセルされており、駆動トランジスタ22から有機EL素子21に供給されるドレイン-ソース間電流Idsは、駆動トランジスタ22の閾値電圧Vthに依存しない。その結果、駆動トランジスタ22の製造プロセスのばらつきや経時変化等により、駆動トランジスタ22の閾値電圧Vthが画素毎に変動したとしても、ドレイン-ソース間電流Idsが変動しないために、有機EL素子21の発光輝度を一定に保つことができる。移動度補正の原理次に、駆動トランジスタ22の移動度補正の原理について説明する。図8Bに、駆動トランジスタ22の移動度μが相対的に大きい画素Aと、駆動トランジスタ22の移動度μが相対的に小さい画素Bとを比較した状態で特性カーブを示す。駆動トランジスタ22をポリシリコン薄膜トランジスタなどで構成した場合、画素Aや画素Bのように、画素間で移動度μがばらつくことは避けられない。画素Aと画素Bで移動度μにばらつきがある状態で、駆動トランジスタ22のゲート電極に対して、例えば両画素A,Bに同レベルの信号振幅Vin=Vsig-Vofsを書き込んだ場合を考える。この場合、何ら移動度μの補正を行わないと、移動度μの大きい画素Aに流れるドレイン-ソース間電流Ids1′と移動度μの小さい画素Bに流れるドレイン-ソース間電流Ids2′との間には大きな差が生じてしまう。このように、移動度μの画素毎のばらつきに起因してドレイン-ソース間電流Idsに画素間で大きな差が生じると、画面のユニフォーミティ一様性が損なわれる。ここで、先述した式1のトランジスタ特性式から明らかなように、移動度μが大きいとドレイン-ソース間電流Idsが大きくなる。従って、負帰還における帰還量ΔVは移動度μが大きくなるほど大きくなる。図8Bに示すように、移動度μの大きな画素Aの帰還量ΔV1は、移動度の小さな画素Bの帰還量ΔV2に比べて大きい。そこで、移動度補正処理によって駆動トランジスタ22のドレイン-ソース間電流Idsに応じた帰還量ΔVでゲート-ソース間電圧Vgsに負帰還をかけることにより、移動度μが大きいほど負帰還が大きくかかることになる。その結果、移動度μの画素毎のばらつきを抑制することができる。具体的には、移動度μの大きな画素Aで帰還量ΔV1の補正をかけると、ドレイン-ソース間電流IdsはIds1′からIds1まで大きく下降する。一方、移動度μの小さな画素Bの帰還量ΔV2は小さいために、ドレイン-ソース間電流IdsはIds2′からIds2までの下降となり、それ程大きく下降しない。結果的に、画素Aのドレイン-ソース間電流Ids1と画素Bのドレイン-ソース間電流Ids2とはほぼ等しくなるために、移動度μの画素毎のばらつきが補正される。以上をまとめると、移動度μの異なる画素Aと画素Bがあった場合、移動度μの大きい画素Aの帰還量ΔV1は移動度μの小さい画素Bの帰還量ΔV2に比べて大きくなる。つまり、移動度μが大きい画素ほど帰還量ΔVが大きく、ドレイン-ソース間電流Idsの減少量が大きくなる。従って、駆動トランジスタ22のドレイン-ソース間電流Idsに応じた帰還量ΔVで、ゲート-ソース間電圧Vgsに負帰還をかけることで、移動度μの異なる画素のドレイン-ソース間電流Idsの電流値が均一化される。その結果、移動度μの画素毎のばらつきを補正することができる。すなわち、駆動トランジスタ22に流れる電流ドレイン-ソース間電流Idsに応じた帰還量補正量ΔVで、駆動トランジスタ22のゲート-ソース間電圧Vgsに対して、即ち、保持容量24に対して負帰還をかける処理が移動度補正処理となる。[1-3.MOSプロセス]ところで、以上説明した本開示の前提となる有機EL表示装置10は、有機EL素子21を駆動する回路を形成するのにTFTプロセスを用いている。ここで、TFTプロセスは、基板に絶縁体例えば、ガラス基板を用い、ゲート電極、ソース/ドレイン/チャネルの各領域を含む半導体層、及び、ソース/ドレインの各電極を含む配線層等を全て薄膜形成だけで作製する製造技術である。そして、活性層となる半導体層として、非晶質半導体、例えばアモルファスシリコンa-Siや、多結晶半導体、例えば低温ポリシリコンp-Siを用いている。これに対して、近年、有機EL表示装置に代表される平面型の表示装置の分野では、表示装置の様々な用途に対応すべく、非晶質半導体や多結晶半導体に限らず、より多様な半導体材料を用いて回路を形成する技術が望まれている。非晶質半導体や多結晶半導体以外の半導体材料としては、例えば、固体撮像装置の分野において広く使われている、単結晶シリコンが挙げられる。単結晶シリコンは、アモルファスシリコンや低温ポリシリコンに比べて結晶性に優れている。従って、単結晶シリコンを用いて表示装置を実現すると、より高精細化が可能になる。単結晶シリコンを用いて回路を形成する製造技術は、MOSプロセスあるいは、CMOSプロセスと呼ばれている。このMOSプロセスは、単結晶シリコンを基板として用い、当該基板上にソース/ドレイン領域となる拡散領域を形成する工程、ゲート絶縁膜を熱酸化により形成する工程、電極や配線を形成する工程を基本とする。ここで、有機EL素子21を駆動する回路、即ち、例えば閾値補正機能や移動度補正機能を有する図2の画素回路20を、TFTプロセスではなく、MOSプロセスを用いて実現すると幾つか問題が生じる。これはTFTプロセスで作製されるトランジスタは3端子ソース/ゲート/ドレインであるのに対して、MOSプロセスで作製されるトランジスタは4端子ソース/ゲート/ドレイン/バックゲートであり、トランジスタ特性がバックゲート基板電位の影響を大きく受けるためである。因みに、バックゲートは、ベースとも呼称される。図9に、MOSプロセスを単純に適用した画素回路を示す。図9において、AはMOSプロセスを適用した画素回路を、BはTFTプロセスを用いたトランジスタの等価回路を、CはMOSプロセスを用いたトランジスタの等価回路をそれぞれ示している。図9A中、図2と同等部位には同一符号を付して示している。また、TFTプロセスで作製されるトランジスタは、図9Bに示すように、3端子ソース/ゲート/ドレインであり、MOSプロセスで作製されるトランジスタは、図9Cに示すように、4端子ソース/ゲート/ドレイン/バックゲートである。図9Aにおいて、有機EL素子21を駆動する駆動トランジスタ22と、信号電圧Vsigをサンプリングして書き込む書込みトランジスタサンプリングトランジスタ23が、MOSプロセスを用いたトランジスタ、即ち、MOSトランジスタとなる。MOSプロセスを用いたトランジスタは、通常、そのバックゲートベースが一定電位NMOSでは0V、PMOSでは電源電位に固定される。基板効果駆動トランジスタ22に着目すると、ブートストラップ動作から発光動作において、ソース電位Vsが有機EL素子21の発光電圧Voledまで上昇していく。すると、バックゲートが0Vに固定されている場合、バックゲート電位Vbに対するソース電位Vs以下、バックゲート電位に対するソース電位Vsbと記述するが上昇する。MOSトランジスタではこのバックゲート電位に対するソース電位Vsbが上昇すると、図10Aに示すように、トランジスタ特性がエンハンスメントトランジスタの閾値電圧Vthが側にシフトするという基板効果が起こる。そして、この基板効果によって駆動トランジスタ22の特性が劣化し、図10Bにおいて、所望の電流本来の信号電圧Vsig1で得られる飽和電流よりも低い電流となってしまう。前述したように、有機EL素子21に流れる電流は駆動トランジスタ22によって規定されている。そして、駆動トランジスタ22が流せる電流は、信号書込み時のゲート-ソース間電圧Vgs、つまり、Vsig-Vs1で決まる。ここで、Vs1は、ブートストラップ動作の開始時の駆動トランジスタ22のソース電位である図6参照。結果として、所望の電流値を得るためには、基板効果を考慮して本来の信号電圧Vsig1よりも大きな信号電圧Vsig2を書き込む必要がある図10B参照。信号電圧Vsigの上昇は、消費電力の上昇につながる。また、信号電圧Vsigの上昇に伴う耐圧確保のために、書込みトランジスタ23のサイズを大きくする必要性も生じ、その結果、画素の微細化、ひいては、表示装置の高精細化が困難になるという点も懸念される。更に、この基板効果は焼き付きについても課題となる。ここで、焼き付きとは、画面上に固定的な輝度ムラとして現れる局所的な有機EL素子の輝度劣化のことを言う。基板効果による焼き付きについて、有機EL素子21の特性の劣化が無い画素を正常画素とし、劣化が有る画素を劣化画素として具体的に説明する。任意の輝度を達成するために必要な有機EL素子21の発光電圧Voledを、正常画素/劣化画素でそれぞれVoled1/Voled2とすると、Voled1≪Voled2となる。そうすると、必然的に、劣化画素における駆動トランジスタ22のソース電位Vsは正常画素と比較するとより上昇する。その結果、バックゲート電位に対するソース電位VsbがVsb1正常画素≪Vsb2劣化画素となり、劣化画素がより大きな基板効果を受け、駆動トランジスタ22の電流が低下するために焼き付きを加速させることとなる。ウエル分離画素回路これに対して、バックゲートを有する駆動トランジスタ22において、少なくとも発光期間にバックゲート電位Vbとソース電位Vsとを同電位Vb=Vsにすることで、基板効果を無くすことができる。このように、駆動トランジスタ22のバックゲート電位Vbとソース電位Vsとを同電位にした回路をウエル分離画素回路と呼称する。このウエル分離画素回路において、駆動トランジスタ22のバックゲート電位Vbとソース電位Vsとを同電位にするには、例えば、図11に示すように、駆動トランジスタ22のバックゲート端子とソース電極/端子とを電気的に接続するようにすれば良い。駆動トランジスタ22のバックゲート電位Vbとソース電位Vsとを同電位にすることで、図12に示すように、常にVsbバックゲート電位Vbに対するソース電位Vs=0Vを実現できるため、基板効果を無くすことができる。図12において、駆動トランジスタ22のバックゲート電位Vbを破線で表している。また、理解を容易にするために、ソース電位Vsに対してバックゲート電位Vbを僅かにずらした状態で図示している。発光中の画素は、当然のことながら、1画素、1画素輝度が異なる。従って、ウエル分離画素回路では、画素毎にバックゲートを分離する必要がある。図13Aに、画素毎にバックゲートを分離するウエル分離画素回路における駆動トランジスタ22の断面構造を示している。また、図13Bには、画素毎にバックゲートを分離しない画素回路における駆動トランジスタ22の断面構造を示している。駆動トランジスタ22は、例えばNチャネルMOSトランジスタで構成されており、ソース/ドレイン領域221/222は共にN拡散領域、バックゲート領域223はPチャネルのウエル領域以下、Pウエル領域と記述するで作製される。ウエル分離画素回路では、画素毎にバックゲート領域223、即ち、Pウエル領域を分離するために基板225との間にNチャネルのウエル領域以下、Nウエル領域と記述するを分離層224として介在させている。分離層224、即ち、Nウエル領域224には、発光時の各画素のバックゲート電位Vb=Vs=Voledを分離するために一定電圧Vnwhを印加している。そして、Vb≪Vnwhの電位の関係を保つことで、バックゲート領域Pウエル領域223に対してNウエル領域224を逆バイアス状態に保持している。これにより、隣接画素間にリーク電流が流れないようにし、画素同士を分離しているここで、バックゲート領域Pウエル領域223に対してNウエル領域224を逆バイアス状態に保持し、画素同士を分離することについて、図14を用いてより具体的に説明する。先ず、図13Aにおいて、画素1が発光状態、画素2が非発光状態とする。この状態において、Nウエル領域224に一定電圧Vnwhを印加しない場合、図14Aに示すように、画素1と画素2との間に障壁が存在しないため、画素1から画素2にリーク電流が流れる。これに対して、Nウエル領域224に一定電圧Vnwhを印加した場合、図14Bに示すように、画素1と画素2との間に一定電圧Vnwhの印加によるポテンシャル障壁が存在するため、画素1から画素2にリーク電流が流れない。このように、バックゲート領域即ち、Pウエル領域223を分離するために、Nウエル領域224を分離層として介在させ、画素毎にバックゲート領域223を分離する構造をトリプルウエル構造と呼称する。ところで、トリプルウエル構造では、表示装置の高精細化を図るべく、画素の微細化を進めると、画素間のバックゲートPウエルの間隔が狭くなり、寄生バイポーラトランジスタによる不要なデバイスが形成される。この寄生バイポーラトランジスタは、主に、駆動トランジスタ22のドレイン領域及びソース領域の近傍に形成される。具体的には、図15に示すように、ドレイン領域222であるN拡散領域/バックゲート領域223であるPウエル領域/分離層224であるNウエル領域でNPNの寄生バイポーラトランジスタ80が形成される。このNPNの寄生バイポーラトランジスタ80において、エミッタ端子81が駆動トランジスタ22のドレイン電極に対応し、ベース端子82が駆動トランジスタ22のバックゲート領域223に対応し、コレクタ端子83が分離層であるNウエル領域224に対応している。この寄生バイポーラトランジスタ80によって発生するリーク電流がウエル分離画素回路における問題点となる。図16に、任意の輝度で発光中の駆動トランジスタ22のドレイン近傍の電位関係を示す。同図から明らかなように、ドレインN電位=Vccp>Voled、バックゲートP電位=Voled[V]、分離層N電位=Vnwh≧Viとなっている。発光中は、寄生バイポーラトランジスタ80は、遮断領域、即ち、Nエミッタ>Pベース<Nコレクタの電位関係にあるためリーク電流は流れない。次に、消光動作時のドレイン近傍の電位関係について説明する。消光動作に入るとき、駆動トランジスタ22のドレイン電位Vdはパルス状に遷移するため立ち下がりが高速である。一方、バックゲート電位Vbは、ドレイン電位Vdの後から追従する形で低下してくる。つまり、ドレイン電位Vdとバックゲート電位Vbでは立ち下がりに遅延が生じるのである。すると、駆動トランジスタ22の各端子電極の電位関係が、ドレインN電位Vd=0V、バックゲートP電位Vb=ソース電位Vs=Vx>0、分離層N電位=Vnwhとなり、ドレイン電位Vdがバックゲート電位Vbよりも低くなる期間が生じる。この期間は、寄生バイポーラトランジスタ80のオン領域、即ち、Nエミッタ<Pベース<Nコレクタの電位関係となる。従って、寄生バイポーラトランジスタ80のコレクタ―エミッタ間に順電流が流れる。つまり、分離層Nからドレイン電極に向けて順方向電流が流れることになる。この消光時に発生する寄生バイポーラトランジスタ80の順方向電流は、当該バイポーラトランジスタ80が増幅作用を持っているためかなりの大電流過電流である。結果的に、消費電力の増大や、大電流が流れることによるデバイスの性能劣化と言った信頼性の問題が生じてしまう。<2.実施形態の説明>本開示の実施形態では、MOSプロセスを用いた画素回路において、駆動トランジスタ22のドレイン/ソース近傍に形成される寄生バイポーラトランジスタによって引き起こされるリーク電流を抑制する、特に、消光動作時に起こる過電流リークを抑制することを目的としている。かかる目的を達成するために、本開示の実施形態では、消光動作時において駆動トランジスタ22のドレイン電位Vdが遷移するのと同時またはそれよりも前にバックゲート電位Vbを強制的に遷移させる。より具体的には、バックゲート電位Vbをドレイン電位Vdと同極性側に遷移させる。これにより、常にドレイン電位Vd≧バックゲート電位Vbという電位関係を保持する。ここで、バックゲート電位Vb及びドレイン電位Vdの遷移とは、駆動トランジスタ22がNチャネル型のMOSトランジスタの場合は立ち下がりを言い、Pチャネル型のMOSトランジスタの場合は立ち上がりを言う。このように、消光動作時において、ドレイン電位Vd≧バックゲート電位Vbという電位関係を保持することで、駆動トランジスタ22のドレイン領域及びソース領域の近傍に形成される寄生バイポーラトランジスタが導通状態となる期間を無くすことができる。これにより、寄生バイポーラトランジスタによって引き起こされる、分離層コレクタ224からドレインエミッタに流れるリーク電流、特に、消光動作時に起こる過電流リークを抑制低減できるため、消費電力の上昇を抑えることができる。また、大電流が流れることによるデバイスの性能劣化を抑えることができるため、表示装置の信頼性を向上できる。以下に、駆動トランジスタ22のドレイン電位Vdが遷移するのと同時またはそれよりも前にバックゲート電位Vbを強制的に遷移させるための画素回路20の具体的な実施例について説明する[2-1.実施例1]図17は、実施例1に係る画素回路20Aの構成例を示す回路図であり、図中、図9と同等部位には同一符号を付して示している。実施例1に係る画素回路20Aは、図9Aの画素回路20と同様に、駆動トランジスタ22、書込みトランジスタ23、保持容量24、及び、補助容量25を有する構成となっている。そして、駆動トランジスタ22及び書込みトランジスタ23は、MOSプロセスを用いたトランジスタ、即ち、MOSトランジスタである。すなわち、実施例1に係る画素回路20Aにおいて、駆動トランジスタ22及び書込みトランジスタ23は、4端子ソース/ゲート/ドレイン/バックゲートである。そして、駆動トランジスタ22は、例えば、バックゲート端子とソース電極/端子とが電気的に接続されることで、バックゲート電位Vbがソース電位Vsと同電位に設定されている。ここでは、バックゲートとソースとを電気的に接続する構成を採っているが、バックゲート電位Vbが少なくとも発光期間にソース電位Vsと同電位に設定されていれば良い。一方、書込みトランジスタ23は、通常、MOSプロセスを用いたトランジスタのバックゲートが一定電位に固定されるのと同じように、バックゲートが接地レベル0Vに固定されている。尚、実施例1に係る画素回路20Aでは、駆動トランジスタ22及び書込みトランジスタ23としてNチャネル型のトランジスタを用いているが、これらトランジスタ22,23の導電型の組み合わせは一例に過ぎず、これらの組み合わせに限られるものではない。すなわち、駆動トランジスタ22及び書込みトランジスタ23の少なくとも一方として、Pチャネル型のトランジスタを用いることができる。画素回路20Aにおいて、補助容量25は、映像信号の信号電圧Vsigを書き込む際の書込みゲインを決めたり、駆動トランジスタ22のソース電位Vsを保持したりする作用を為す。従って、補助容量25としては、有機EL素子21の等価容量Coled等に比べて大きな容量値のものが用いられる。すなわち、補助容量25は、信号電圧Vsigを書き込んだり、駆動トランジスタ22のソース電位Vsを保持したりするのに有用なものである。図2の画素回路20及びそれに対応する図9Aの画素回路20の場合、補助容量25は、駆動トランジスタ22のソース電極/端子に一端が接続され、有機EL素子21のカソード電極と同じ共通電源供給線34に他端が接続されていた。これに対して、実施例1に係る画素回路20Aの場合、駆動トランジスタ22のソースに一端が接続され、電源端子26に他端が接続されている。電源端子26には、外部の電源供給部図示せずから制御電位S1が供給される。制御電位S1は、有機EL素子21が発光動作から消光動作に移行するタイミングで第1電位V1から第2電位V2にパルス状に瞬時に遷移する。ここで、制御電位S1の第2電位V2は、消光動作時の駆動トランジスタ22のドレイン電位Vd、即ち、電源電位DSの第2電源電位Vini=0V以下の電位、例えば0Vに設定されている。一方、制御電位S1の第1電位V1は、第2電位V2よりも十分の高い電位に設定されている。電源端子26に制御電位S1を供給する外部の電源供給部は、駆動トランジスタ22のドレイン電位Vdが遷移するのと同時またはそれよりも前にバックゲート電位Vbを遷移させる制御部としての機能を持つ。ここで、駆動トランジスタ22のドレイン電位Vdは電源電位DSである。より具体的には、当該ドレイン電位Vdは、有機EL素子21の発光時は電源電位DSの第1電源電位Vccpであり、有機EL素子21の消光時は電源電位DSの第2電源電位Viniである。続いて、上記構成の実施例1に係る画素回路20Aにおいて、有機EL素子21が発光動作から消光動作に移行するときの回路動作について、図18のタイミング波形図を用いて説明する。有機EL素子21が発光動作から消光動作に移行するタイミング図2の時刻t11に相当において、電源電位DSが第1電源電位Vccpから第2電源電位Viniに切り替わることで、駆動トランジスタ22のドレイン電位Vdが立ち下がる遷移する。このとき、制御部である外部の電源供給部は、ドレイン電位Vdの遷移に同期して、例えば、ドレイン電位Vdが遷移するのと同時に制御電位S1を第1電位V1から第2電位V2にパルス状に立ち下げる。ここで、制御電位S1が印加される電源端子26と駆動トランジスタ22のソース電極との間に補助容量25が介在している。従って、制御電位S1がパルス状に立ち下がることで、補助容量25による容量カップリングによって駆動トランジスタ22のソース電極に負電位が飛び込む。この容量カップリングによる負電位の飛び込みにより、駆動トランジスタ22のソース電位Vs、即ち、バックゲート電位Vbが十分に低下し、ドレイン電位Vd以下になる。そして、有機EL素子21の消光動作時において、ドレイン電位Vd≧バックゲート電位Vbという電位関係を保持することで、駆動トランジスタ22のドレイン領域及びソース領域の近傍に形成される寄生バイポーラトランジスタが導通状態となる期間を無くすことができる。これにより、寄生バイポーラトランジスタによって引き起こされるリーク電流、特に、消光動作時に起こる過電流リークを抑制できるため、消費電力の上昇を抑えることができる。また、大電流が流れることによるデバイスの性能劣化を抑えることができるため、表示装置の信頼性を向上できる。また、実施例1に係る回路構成によれば、駆動トランジスタ22のソース電位Vsを下げるための容量カップリングに、既存の補助容量25を使用しているために、画素回路20Aの素子数を増やす必要が無い。従って、画素回路20Aの素子数を増やすことなく、所期の目的、即ち、寄生バイポーラトランジスタによって引き起こされるリーク電流を抑制するという目的を達成することができる。[2-2.実施例2]図19は、実施例2に係る画素回路20Bの構成例を示す回路図であり、図中、図9と同等部位には同一符号を付して示している。実施例1に係る画素回路20Aでは、補助容量25の他端を電源端子26に接続し、当該電源端子26に外部の電源供給部から制御電位S1を供給する構成を採っている。これに対して、実施例2に係る画素回路20Bでは、補助容量25の他端を自段の電源供給線32に接続し、当該電源供給線32の電源電位DSを補助容量25の他端に端子電位Vsubとして供給する構成を採っている。電源供給線32には電源電位DSとして、電源供給部である図1の電源供給走査回路50から第1電源電位Vccpと第2電源電位Viniとが選択的に供給される。従って、電源供給線32に電源電位DSを供給する電源供給走査回路50は、駆動トランジスタ22のドレイン電位Vdが遷移するのと同時またはそれよりも前にバックゲート電位Vbを遷移させる制御部としての機能を持つ。続いて、上記構成の実施例2に係る画素回路20Bにおいて、有機EL素子21が発光動作から消光動作に移行するときの回路動作について、図20のタイミング波形図を用いて説明する。有機EL素子21が発光動作から消光動作に移行するタイミング図2の時刻t11に相当において、図1の電源供給走査回路50は、電源電位DSを第1電源電位Vccpから第2電源電位Viniに切り替える。これにより、駆動トランジスタ22のドレイン電位Vdが立ち下がる遷移する。また、電源電位DSの切り替えにより、補助容量25の他端の端子電位Vsubも、第1電源電位Vccpから第2電源電位Viniにパルス状に立ち下がる。補助容量25の端子電位Vsubがパルス状に立ち下がることにより、当該補助容量25による容量カップリングによって駆動トランジスタ22のソース電極に負電位が飛び込む。この容量カップリングによる負電位の飛び込みにより、駆動トランジスタ22のソース電位Vs、即ち、バックゲート電位Vbが十分に低下し、ドレイン電位Vd以下になる。そして、有機EL素子21の消光動作時において、ドレイン電位Vd≧バックゲート電位Vbという電位関係を保持することで、駆動トランジスタ22のドレイン領域及びソース領域の近傍に形成される寄生バイポーラトランジスタが導通状態となる期間を無くすことができる。これにより、寄生バイポーラトランジスタによって引き起こされるリーク電流、特に、消光動作時に起こる過電流リークを抑制できるため、消費電力の上昇を抑えることができる。また、大電流が流れることによるデバイスの性能劣化を抑えることができるため、表示装置の信頼性を向上できる。また、実施例2の回路構成によれば、実施例1の場合のように、制御電位S1を供給するための電源供給部を外部に用意する必要が無いため、実施例1に比べてシステム全体の構成の簡略化を図ることができる利点がある。[2-3.実施例3]図21は、実施例3に係る画素回路20Cの構成例を示す回路図であり、図中、図9と同等部位には同一符号を付して示している。実施例1に係る画素回路20A及び実施例2に係る画素回路20Bでは、駆動トランジスタ22のソース電位Vs、即ち、バックゲート電位Vbを下げるのに、既存の補助容量25による容量カップリングを使用する構成を採っていた。これに対して、実施例3に係る画素回路20Cでは、駆動トランジスタ22のソース電極と所定電位のノード、例えば接地レベル0Vのノードとの間に消光用のスイッチ素子、例えばトランジスタ27を接続し、当該消光用トランジスタ27を選択的に導通状態にする構成を採っている。消光用トランジスタ27は、外部のタイミング制御部図示せずから供給さる制御電圧制御パルスESによって導通/非導通の制御が行われる。この消光用トランジスタ27及び外部のタイミング制御部は、駆動トランジスタ22のドレイン電位Vdが遷移するのと同時またはそれよりも前にバックゲート電位Vbを遷移させる制御部としての機能を持つ。続いて、上記構成の実施例3に係る画素回路20Cにおいて、有機EL素子21が発光動作から消光動作に移行するときの回路動作について、図22のタイミング波形図を用いて説明する。有機EL素子21の消光動作時において、電源電位DSが第1電源電位Vccpから第2電源電位Viniに切り替わるタイミング図2の時刻t11に相当に対して、例えばそれよりも前にタイミング制御部から供給される制御電圧ESに応答して消光用トランジスタ27が導通状態になる。消光用トランジスタ27が導通状態になると直ちに、駆動トランジスタ22のソース電位Vsが消光用トランジスタ27を通して放電され、接地レベル0Vに低下する。そして、駆動トランジスタ22のソース電位Vsが0Vに低下した後、電源電位DSが第1電源電位Vccpから第2電源電位Viniに切り替わることで、ソース電位Vs=バックゲート電位Vb≒ドレイン電位Vdになる。そして、有機EL素子21の消光動作時において、ドレイン電位Vd≒バックゲート電位Vbという電位関係を保持することで、駆動トランジスタ22のドレイン領域及びソース領域の近傍に形成される寄生バイポーラトランジスタが導通状態となる期間を無くすことができる。これにより、寄生バイポーラトランジスタによって引き起こされるリーク電流、特に、消光動作時に起こる過電流リークを抑制できるため、消費電力の上昇を抑えることができる。また、大電流が流れることによるデバイスの性能劣化を抑えることができるため、表示装置の信頼性を向上できる。尚、実施例3の回路構成の場合、消光用トランジスタ27を追加する分だけ素子数が増えるものの、バックゲート電位Vbを下げるのに、補助容量25による容量カップリングを使用していないため、補助容量25を用いない回路構成の画素回路に対しても適用できる利点がある。<3.適用例>上記実施形態では、画素トランジスタとして、駆動トランジスタ22及び書込みトランジスタ23の2つのトランジスタを有する画素回路に適用した場合を例に挙げて説明したが、本開示は当該画素回路への適用に限られるものではない。具体的には、駆動トランジスタ22に対して直列に接続され、有機EL素子21の発光/非発光の制御を行うトランジスタを有する画素回路や、駆動トランジスタ22のゲートに基準電圧Vofsを選択的に与えるトランジスタを有する画素回路等、MOSプロセスを用いる画素回路全般に対して適用可能である。また、上記実施形態では、画素回路が閾値補正機能及び移動度補正機能の両機能を有する場合を前提として説明したが、本開示の技術は、両機能を持たない画素回路や、閾値補正機能のみを持つ画素回路や、移動度補正機能のみを持つ画素回路に対しても同様に適用可能である。更に、上記実施形態では、画素20の電気光学素子として、有機EL素子を用いた有機EL表示装置に適用した場合を例に挙げて説明したが、本開示はこの適用例に限られるものではない。具体的には、本開示は、無機EL素子、LED素子、半導体レーザー素子など、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子発光素子を用いた表示装置全般に対して適用可能である。<4.電子機器>以上説明した本開示による表示装置は、電子機器に入力された映像信号、若しくは、電子機器内で生成した映像信号を、画像若しくは映像として表示するあらゆる分野の電子機器の表示部表示装置に適用できる。一例として、図23~図27に示す様々な電子機器、例えば、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置、ビデオカメラなどの表示部に適用することが可能である。先述した実施形態の説明から明らかなように、本開示による表示装置によれば、非晶質半導体や多結晶半導体以外の半導体材料、例えば単結晶シリコンを用いて回路を形成できるため、より高精細化が可能になる。更に、MOSプロセスを用いる固体撮像装置と組み合わせての構成も可能になる。従って、あらゆる分野の電子機器の表示部として本開示による表示装置を用いることで、表示画像の高精細化や、新たなアプリケーションの実現に寄与できる。本開示による表示装置は、封止された構成のモジュール形状のものをも含む。一例として、画素アレイ部に透明なガラス等の対向部が貼り付けられて形成された表示モジュールが該当する。尚、表示モジュールには、外部から画素アレイ部への信号等を入出力するための回路部やFPCフレキシブルプリントサーキット等が設けられていてもよい。以下に、本開示が適用される電子機器の具体例について説明する。図23は、本開示が適用されるテレビジョンセットの外観を示す斜視図である。本適用例に係るテレビジョンセットは、フロントパネル102やフィルターガラス103等から構成される映像表示画面部101を含み、その映像表示画面部101として本開示による表示装置を用いることにより作製される。図24は、本開示が適用されるデジタルカメラの外観を示す斜視図であり、Aは表側から見た斜視図、Bは裏側から見た斜視図である。本適用例に係るデジタルカメラは、フラッシュ用の発光部111、表示部112、メニュースイッチ113、シャッターボタン114等を含み、その表示部112として本開示による表示装置を用いることにより作製される。図25は、本開示が適用されるノート型パーソナルコンピュータの外観を示す斜視図である。本適用例に係るノート型パーソナルコンピュータは、本体121に、文字等を入力するとき操作されるキーボード122、画像を表示する表示部123等を含み、その表示部123として本開示による表示装置を用いることにより作製される。図26は、本開示が適用されるビデオカメラの外観を示す斜視図である。本適用例に係るビデオカメラは、本体部131、前方を向いた側面に被写体撮影用のレンズ132、撮影時のスタート/ストップスイッチ133、表示部134等を含み、その表示部134として本開示による表示装置を用いることにより作製される。図27は、本開示が適用される携帯端末装置、例えば携帯電話機を示す外観図であり、Aは開いた状態での正面図、Bはその側面図、Cは閉じた状態での正面図、Dは左側面図、Eは右側面図、Fは上面図、Gは下面図である。本適用例に係る携帯電話機は、上側筐体141、下側筐体142、連結部ここではヒンジ部143、ディスプレイ144、サブディスプレイ145、ピクチャーライト146、カメラ147等を含んでいる。そして、ディスプレイ144やサブディスプレイ145として本開示による表示装置を用いることにより、本適用例に係る携帯電話機が作製される。<5.本開示の構成>尚、本開示は以下のような構成を採ることができる。1バックゲートを有し、当該バックゲートの電位が少なくとも発光期間にソース電位と同電位に設定された、電気光学素子を駆動する駆動トランジスタと、前記駆動トランジスタのドレイン電位が遷移するのと同時またはそれよりも前にバックゲートの電位を遷移させる制御部とを備える表示装置。2前記駆動トランジスタは、MOSトランジスタである前記1に記載の表示装置。3前記駆動トランジスタは、Nチャネル型のMOSトランジスタである前記2に記載の表示装置。4前記制御部は、バックゲートの電位をドレイン電位と同極性側に遷移させる前記1から前記3のいずれかに記載の表示装置。5前記制御部は、前記駆動トランジスタのバックゲートの電位をドレイン電位以下に遷移させる前記4に記載の表示装置。6前記駆動トランジスタを含む画素回路は、前記駆動トランジスタのゲートとソースとの間に接続された保持容量を有し、前記保持容量の両端間電圧を保持したままゲート電位及びソース電位が変動するブートストラップ動作を行う前記1から前記5のいずれかに記載の表示装置。7前記画素回路は、前記駆動トランジスタのソースに一端が接続された補助容量を有し、前記駆動トランジスタは、バックゲートとソースとが電気的に接続されており、前記制御部は、前記補助容量の他端の電位を制御し、当該補助容量による容量カップリングによってバックゲートの電位を遷移させる前記6に記載の表示装置。8前記制御部は、外部の電源供給部から前記補助容量の他端に供給する電位をパルス状に遷移させる前記7に記載の表示装置。9前記電気光学素子を発光駆動するための第1電源電位と、前記電気光学素子に対して逆バイアスを掛けるための第2電源電位とを選択的に前記駆動トランジスタに対してドレイン電位として供給する電源供給部を有し、前記制御部は前記電源供給部であり、前記補助容量の他端に対して前記第1電源電位と前記第2電源電位とを選択的に供給する前記7に記載の表示装置。10前記制御部は、前記駆動トランジスタのソースと所定電位のノードとの間に接続されたスイッチ素子を有し、当該スイッチ素子をオンさせることによってバックゲートの電位を遷移させる前記6に記載の表示装置。11バックゲートを有し、当該バックゲートの電位が少なくとも発光期間にソース電位と同電位に設定された、電気光学素子を駆動する駆動トランジスタを備える表示装置の駆動に当たって、前記駆動トランジスタのドレイン電位が遷移するのと同時またはそれよりも前にバックゲートの電位を遷移させる表示装置の駆動方法。12バックゲートを有し、当該バックゲートの電位が少なくとも発光期間にソース電位と同電位に設定された、電気光学素子を駆動する駆動トランジスタと、前記駆動トランジスタのドレイン電位が遷移するのと同時またはそれよりも前にバックゲートの電位を遷移させる制御部とを備える表示装置を有する電子機器。"