"シリコン基板上のIII-V族半導体に形成されたIII-V族トランジスタと、前記III-V半導体を通じて延在して、前記III-V族トランジスタの少なくとも1つの端子を前記シリコン基板に形成されるシリコンデバイスに結合させる少なくとも1つのビアと、を備えるシリコンおよびIII-V族のモノリシック集積デバイス。請求項1に記載のシリコンおよびIII-V族のモノリシック集積デバイスにおいて、前記シリコンデバイスは、ショットキーダイオードを備えることを特徴とするシリコンおよびIII-V族のモノリシック集積デバイス。請求項1に記載のシリコンおよびIII-V族のモノリシック集積デバイスにおいて、前記シリコンデバイスはショットキーダイオードを備え、前記III-V族トランジスタはGaNHEMTであることを特徴とするシリコンおよびIII-V族のモノリシック集積デバイス。請求項1に記載のシリコンおよびIII-V族のモノリシック集積デバイスにおいて、前記シリコンデバイスはショットキーダイオードを備え、前記III-V族トランジスタはGaNHEMTであり、前記ショットキーダイオードのアノードは前記シリコン基板に形成されることを特徴とするシリコンおよびIII-V族のモノリシック集積デバイス。請求項4に記載のシリコンおよびIII-V族のモノリシック集積デバイスにおいて、前記ショットキーダイオードの前記アノードは、前記シリコン基板上の低濃度にドープされたエピタキシャルシリコン層に形成されたことを特徴とするシリコンおよびIII-V族のモノリシック集積デバイス。請求項4に記載のシリコンおよびIII-V族のモノリシック集積デバイスにおいて、前記ショットキーダイオードの前記アノードは、白金およびアルミニウムからなる金属群から選択された金属を備えることを特徴とするシリコンおよびIII-V族のモノリシック集積デバイス。請求項4に記載のシリコンおよびIII-V族のモノリシック集積デバイスにおいて、前記ショットキーダイオードの前記アノードは、アノードビアによって前記III-V族トランジスタのソース端子に導かれることを特徴とするシリコンおよびIII-V族のモノリシック集積デバイス。請求項1に記載のシリコンおよびIII-V族のモノリシック集積デバイスにおいて、前記シリコンデバイスはショットキーダイオードを備え、前記III-V族トランジスタはGaNHEMTであり、さらに、前記ショットキーダイオードのカソードは前記シリコン基板に形成されることを特徴とするシリコンおよびIII-V族のモノリシック集積デバイス。請求項8に記載のシリコンおよびIII-V族のモノリシック集積デバイスにおいて、前記ショットキーダイオードの前記カソードは、カソードビアによって前記III-V族トランジスタのドレイン端子に導かれることを特徴とするシリコンおよびIII-V族のモノリシック集積デバイス。請求項2に記載のシリコンおよびIII-V族のモノリシック集積デバイスにおいて、前記ショットキーダイオードのカソードは、カソードビアによって前記III-V族トランジスタのドレイン端子に導かれ、前記ショットキーダイオードのアノードは、前記III-V族トランジスタのソース端子に結合し、これにより、前記III-V族トランジスタと前記ショットキーダイオードとの並列結合を形成することを特徴とするシリコンおよびIII-V族のモノリシック集積デバイス。請求項2に記載のシリコンおよびIII-V族のモノリシック集積デバイスにおいて、前記ショットキーダイオードのカソードは、カソードビアによって前記III-V族トランジスタのソース端子に導かれ、前記ショットキーダイオードのアノードは、前記III-V族トランジスタのドレイン端子に結合せず、これにより、前記III-V族トランジスタと前記ショットキーダイオードとの直列結合を形成することを特徴とするシリコンおよびIII-V族のモノリシック集積デバイス。請求項1に記載のシリコンおよびIII-V族のモノリシック集積デバイスにおいて、前記シリコンデバイスは、P-N接合ダイオードを備えることを特徴とするシリコンおよびIII-V族のモノリシック集積デバイス。シリコン基板に形成されたシリコンショットキーダイオードと、前記シリコン基板上のIII-V族半導体に形成されたGaNHEMTと、前記III-V族半導体を通じて延在して、前記GaNHEMTの第1端子を前記シリコンショットキーダイオードのアノードに結合するアノードビアと、前記III-V族半導体を通じて延在して、前記GaNHEMTの第2端子を前記シリコンショットキーダイオードのカソードに結合するカソードビアと、を備えるモノリシック集積デバイス。請求項13に記載のモノリシック集積デバイスにおいて、前記ショットキーダイオードの前記アノードは、白金およびアルミニウムからなる金属群から選択された金属を備えることを特徴とするモノリシック集積デバイス。請求項13のモノリシック集積デバイスにおいて、前記GaNHEMTの前記第1端子は、ソース端子であることを特徴とするモノリシック集積デバイス。請求項13に記載のモノリシック集積デバイスにおいて、前記GaNHEMTの前記第2端子は、ドレイン端子であることを特徴とするモノリシック集積デバイス。請求項13に記載のモノリシック集積デバイスにおいて、前記ショットキーダイオードと前記GaNHEMTとは、並列に結合することを特徴とするモノリシック集積デバイス。請求項13に記載のモノリシック集積デバイスにおいて、前記ショットキーダイオードと前記GaNHEMTとは、直列に結合することを特徴とするモノリシック集積デバイス。したがって、例えば、III-V族デバイスとモノリシック集積されたシリコンデバイスを含む半導体デバイスという解決策を提供することにより、従来技術の欠点および欠陥を解消する必要がある。本発明は、少なくとも1つの図面について示され、及び/又は、説明されるように、また、より完全には特許請求の範囲に記載されるように、シリコンおよびIII-V族半導体のモノリシック集積デバイスを提供する。本発明は、シリコンおよびIII-V族半導体のモノリシック集積デバイスに関するものである。以下の説明には、本発明の実施態様に関する特定の情報が含まれる。当業者であれば理解できるように、本発明は、本出願で説明する特定の方法とは別の方法によっても実施可能である。また、本発明を不明瞭としないために、本発明の特定の細部についての説明は省略した。本出願の図面およびこれらに関連する詳細な説明は、本発明の例示的な実施形態に関するものにすぎない。簡潔さを保つために、本発明の他の実施形態は、本出願では具体的に説明せず、また、本出願の図面によっても具体的に図示していない。図1は、例示的なIII-V族半導体デバイス100の断面図を示し、より詳細には、III族窒化物高電子移動度トランジスタIIINitridehighelectronmobilitytransistorHEMTを示す。他の実施形態においては、III-V族半導体デバイス100は、例えば、III族窒化物FET、または、本明細書では具体的に記載しない他のIII-V族トランジスタを備えることができる。基板N102は、シリコン基板内にNドーパントを高濃度にドープしたシリコン層とすることができ、または、サファイア基板またはシリコンカーバイド基板上にエピタキシャル成長させたシリコンNドープ層とすることもできる。EpiN-層104として示す低濃度ドープエピタキシャルシリコン層は、基板N102上に形成される。図1に示すように、III-V族半導体デバイス100は、さらに、EpiN-層104上に配置されるバッファ層106を含む。バッファ層106は、例えば、窒化アルミニウムAlN層とすることができる。III-V族半導体デバイス100においては、AlN層上に、任意の遷移層を様々なアルミニウム濃度で形成することができる。遷移層108および110は、窒化アルミニウムガリウムAlGaNを備える。本実施例においては、遷移層のアルミニウム濃度は、バッファ層106に近づくにつれて高くなり、GaN層112に近づくほど低くなる。したがって、遷移層108は、一般的に、遷移層110に比べて高いアルミニウム濃度を有する。図1に示すように、窒化ガリウムGaN層112は、バッファ層106上に形成され、また、実施形態によっては任意の遷移層上に形成される。さらに、比較的薄いAlGaN層114はGaN層112上に形成される。従来技術において周知のように、AlGaN層114とGaN層112との境界面において、二次元電子ガスtwodimensionalelectrongas2DEGが生成される。本実施例においては、III-V族半導体デバイス100は、ソース電極ソース端子とも称する116と、ドレイン電極ドレイン端子とも称する118と、ゲート絶縁膜122上に形成されるゲート電極120とを有する。図1は絶縁ゲートを示すが、III-V族半導体デバイス100のゲートは、絶縁ゲートとすることが必須ではない。例えば、他の実施形態においては、ゲートはショットキーゲートとすることができる。また、通常ONのデプレションモードデバイス、または通常OFFのエンハンスメントモードデバイスとして動作するIII-V族半導体デバイス100の種々の実施形態を製造することが可能である。III-V族半導体デバイス100等のIII-V族半導体デバイスは、例えば、これらが高降伏電圧および高スイッチング速度であることにより周知であり使用されているが、これらの製造は、一般的に通常使用されているシリコンデバイスとは多くの場合互換性がない。例えば、GaNまたはIII族窒化物デバイス等のIII-V族半導体デバイスは、シリコンデバイスとは別に製造され、典型的には、2つのダイ例えば、GaNダイおよびシリコンダイとなる。これらのダイは、パッケージの段階で相互に接続する必要がある。別個のダイとすることは、製造コスト、パッケージングコストおよびプリント基板上の占有面積を増加させ、結果的に、パッケージングおよびプリント基板の段階で相互接続を要求されることにより、寄生インダクタンス、寄生キャパシタンスおよび寄生抵抗を増加させる。また、組立コスト、複雑性の増加、および、製造収率の減少もあり、別個のダイとすることは極めて不利益である。一実施形態においては、本発明は、シリコンデバイスとモノリシック集積したすなわち、共通ダイの共通基板上に集積したIII族窒化物デバイス例えば、GaNHEMTを提供する。このようなモノリシック集積について、高電圧、高電力用途に使用される一般的な回路を参照して説明する。すなわち、GaNHEMTのソースおよびドレインと並列に結合するシリコンショットキーダイオードの実施例を参照して説明する。他の実施例においては、シリコンショットキーダイオードは、GaNHEMTと直列に結合する。結果として得られるモノリシック集積デバイスは、例えば、多くの高電圧、高電力スイッチング用途に使用することができる。一実施形態においては、本発明の例示的な実施形態において使用されるシリコンショットキーダイオードの代わりに、シリコンP-N接合ダイオードを使用することができる。図2Aを参照すると、図2Aは、本発明の一実施形態により実施可能なシリコンデバイスおよびIII-V族トランジスタを有する例示的な回路を示す。図2Aにおいては、例示的な回路200は、GaNHEMT228のソースおよびドレインと並列に結合するシリコンショットキーダイオード226を備える。図2Aに示すように、シリコンショットキーダイオード226のアノードは、GaNHEMT228のソースにノード230において接続し、シリコンショットキーダイオード226のカソードは、GaNHEMT228のドレインにノード232において接続する。回路200は、外部回路と結合可能な3つの端子を有し、端子233はノード232と接続し、端子231はノード230と接続し、端子234はGaNHEMT228のゲートと接続する。回路200の従来の実施態様においては、ショットキーダイオード226およびGaNHEMT228は、異なるダイの異なる基板上に形成された別個の電気部品である。しかしながら、本発明は、図2Bに示して関連説明をするように、例えば、シリコンショットキーダイオード226およびGaNHEMT228のモノリシック集積を提供する。図2Bを参照すると、図2Bは図2Aの回路に対応し、本発明の一実施形態による例示的なモノリシック集積デバイスを示す。図2Bにおいては、GaNHEMT構造250は、基板N202に形成されたIII-V族トランジスタを有する。本実施例においては、基板N202は高濃度にドープされたN型シリコン基板である。図2BのGaNHEMT構造250の種々の特徴は、図1に関連して説明しており、図2Bの説明においては繰り返さない。例えば、図2Bの要素は、図1において類似の参照番号を有する要素に対応する。例えば、AlGaN層214、GaN層212、および遷移層210,208は、図1におけるAlGaN層114、GaN層112、および遷移層110,108に対応し、その他も同様である。GaNHEMT構造250を実施例とするが、本発明の概念は、GaNFETにも適用でき、また、他のIII族窒化物構造またはIII-V族トランジスタ構造を用いて製造されたHEMTおよびFETにも適用できる。図2Bに示すように、GaNHEMT構造250のソース216ソース端子とも称するは、低濃度にドープされたエピタキシャル成長シリコン領域であるEpiN-層204に、図2Bにおいてアノードビアと記載される相互接続金属配線236およびビア238を介して接続する。アノードビア238の底部にある金属コンタクト240は、例えば、白金、アルミニウムまたは他の適切な金属であるショットキーメタルを備える。一実施形態においては、EpiN-層204は使用されず、アノードビア238はシリコン基板202に達する。ショットキーダイオードはEpiN-層204の領域300に生成される。この領域は図2Bにおいて破線で囲む領域であり、図3の拡大した構造300においてより詳細に示される。GaNHEMT250のドレイン218ドレイン端子とも称するは、相互接続金属配線242およびカソードビアと記載されるビア244を介して、例えばNシリコン層202である基板N202に接続する。このようにして、図2Aにおけるシリコンショットキーダイオード226のアノードは、金属コンタクト240に対応し、図2Aにおけるシリコンショットキーダイオード226のカソードは、カソードビア244を介してドレイン218に接続する基板N202に対応する。GaNHEMT構造250においては、アノードビア238は、III-V族トランジスタに沿って延在してシリコンダイオードのアノードに接触し、カソードビア244は、III-V族トランジスタに沿って延在して、シリコンダイオードのカソードに接触する。アノードビア238およびカソードビア244の深さは、一般的に、同じ深さではない。金属コンタクト240と基板N202との界面は極めて高い逆バイアスリーク電流および減少した降伏電圧を有し得るため、金属コンタクト240は、基板N202の代わりにEpiN-層204に接触することが好ましい。したがって、金属コンタクト240は、EpiN-層204と接触して良好なショットキー接触を生成し、より高い降伏電圧を支えることができる。EpiN-層204は、例えば、約0.5~10ミクロンの厚さとすることができる。EpiN-層204を厚く形成することによって、デバイスの降伏電圧を増大させることができる。図2Aにおいては、GaNHEMT228のソースは、シリコンショットキーダイオード226のアノードにノード230において結合し、これは、図2Bの接続236に対応することができることに注目されたい。接続236は、従来技術において周知の種々の形態、レイアウトおよび技術を用いたコンタクトおよび相互接続金属を使用することによって形成することができる。同様に、図2Aにおいては、GaNHEMT228のドレインは、シリコンショットキーダイオード226のカソードにノード232において結合し、これは、図2Bの接続242に対応することができる。接続242は、従来技術で周知の種々の形態、レイアウトおよび技術を用いたコンタクトおよび相互接続金属を使用することによって形成することができる。図1におけるIII-V族半導体デバイス100と同様に、図2BのGaNHEMT構造250は、エンハンスメントモードFETまたはデプレションモードFETとすることができることに注目されたい。降伏電圧をさらに向上させ、例えば、降伏電圧を30ボルトまたは40ボルトより高い電圧に引き上げることを、図3を参照して説明する。図3は、ショットキーダイオードの構造をより詳細に示す領域300の拡大図を示す。図3においては、基板N302、EpiN-層304、バッファ306、アノードビア338および金属コンタクト340は、それぞれ、図2における基板N202、EpiN-層204、バッファ層206、アノードビア238および金属コンタクト240に対応する。ショットキーダイオードのコーナー部346および348における早期降伏を解決するために、P領域において、例えば、金属コンタクト340が堆積するコーナー部346および348の隣接部において、角度を付けたP注入を使用することができる。好適な方法によれば、アノードビア338を充填する直前に、トレンチのコーナー部346および348において、角度を付けたP注入が実施される。ボロンのような典型的なPドーパントを使用することができる。コーナー部346および348をP領域で密封することにより、結果的に結合ショットキーmergedSchottkyデバイスを形成する。結合ショットキーデバイスは、P-N接合とショットキーダイオードを結合する。Pドーパントを注入する代わりに、アノードの中央領域はブロックまたはマスクされ、これにより金属コンタクト340がEpiN-層304と接する領域におけるコーナー部にのみ、Pドーパントは拡散される。結合したデバイスは、コーナー部346および348においてP-N接合を有するショットキーダイオードである。依然として、P領域の間に位置する金属コンタクト340の中央においては、ショットキー動作Schottkyactionが存在する。コーナー部346および348におけるP領域は、2つの理由から降伏電圧能力が増大する。第一に、P-N接合すなわち、コーナー部346および348は、電場を広げ、コーナー部346および348に集まる電場を減少させるのに役立つ。第二に、ショットキーダイオードに逆バイアスがかかると、P領域のコーナー部346および348付近において空乏領域が延びる。これによりショットキーダイオードはピンチオフpinchoffし、逆リーク電流が低減するため、このショットキーダイオードとP-N接合との結合構成により、リーク電流がより小さくなり、降伏電圧がより高くなるため、より高い電圧を使用することが可能となる。特定の実施形態においては、コーナー部346および348のP領域は、ショットキーダイオードの降伏電圧を100ボルト以上に上昇させることができる。シリコンショットキーダイオードの使用は、GaNショットキーダイオードの使用に比べて、利点をもたらすことに注目されたい。例えば、シリコンショットキーダイオードの順バイアス電圧は、GaNショットキーダイオードの順バイアス電圧に比べて極めて低い。さらに、GaNショットキーダイオードを製造するためには、金、銅またはニッケルのような金属が、金属コンタクト340におけるショットキー金属として必要になるが、これは、一般に、シリコンプロセスと互換性がない。しかしながら、本発明のモノリシック集積デバイスは、シリコンの製造会社siliconfabricationhouseにおいて製造することが可能であり、結果的に大幅にコストを軽減することができる。上述のように、一実施形態においては、上述の例示的な実施形態において使用したシリコンショットキーダイオードの代わりに、シリコンP-N接合ダイオードを使用することができる。図4Aを参照すると、図4Aは、本発明の一実施形態によるシリコンデバイスおよびIII-V族トランジスタを有する例示的な回路を示す。図4Aにおいては、例示的な回路400は、GaNHEMT428と直列に結合するシリコンショットキーダイオード426を備え、効率的で高電圧の整流デバイスを構成する。図4Aは、シリコンショットキーダイオード426のカソードが、ノード432においてGaNHEMT428のソースと接続することを示す。回路400は、外部回路に結合できる3つの端子を有することを示している。端子430はシリコンショットキーダイオード426のアノードと接続し、端子434はGaNHEMT428のゲートと接続し、端子446はGaNHEMT428のドレインと接続する。図4Bを参照すると、図4Bは、本発明の一実施形態による図4Aの回路400に対応する例示的なモノリシック集積デバイスを示す。モノリシック集積構造は、図4BにおいてGaNHEMT構造450として示される。多くの側面において、この直列構造は、図2Bの並列構造に類似であるため、簡潔に説明する。例えば、図4Bの要素は、図2Bにおいて類似の参照番号を有する要素に対応する。例えば、AlGaN層414、GaN層412、および遷移層410,408は、図2Bにおける、AlGaN層214、GaN層212、および遷移層210,208に対応し、その他も同様である。図4Bに示すように、アノードビア438は、EpiN-層404まで延びてシリコンショットキーダイオードのアノードと結合する。シリコンショットキーダイオードは、アノードビア438の底部において金属コンタクト440により形成される。アノードビア438の頂面は、相互接続金属配線によって、グランドまたは外部ノード図4Bに図示せずに接続することができる。シリコンショットキーダイオードのカソードは、カソードビア444によってダイの表面に導かれ、接続424と示される相互接続金属配線によってGaNHEMT450のソース416と接続する。この接続は、図4Aのノード432に対応する。一実施形態においては、本発明の例示的な実施形態で使用したシリコンショットキーダイオードの代わりに、シリコンP-N接合ダイオードを使用することができる。このように、シリコンショットキーダイオードとGaNHEMTまたは他のIII-V族トランジスタとの直列接続を実施するためのモノリシック集積構造を開示した。この構造は、高電圧および効率的な整流デバイスをもたらす。図2Bに関連して説明した他の実施態様は、図4Bに関連しても使用できる。しかし、ここでは特に繰り返して説明しない。上述の種々の実施形態によると、本発明は、GaNまたは、一般に、III-V族デバイスとモノリシック集積したシリコンデバイスを提供する。したがって、本発明によれば、1つのダイ上においてシリコンのみのデバイスと共にIII-V族半導体デバイスを製造することが可能である。これにより、製造コスト、パッケージングコストおよびプリント基板上の占有面積を低減することができる。さらに、パッケージングおよびプリント基板の段階における相互接続が不要となることにより、寄生インダクタンス、寄生キャパシタンスおよび寄生抵抗を低減することができる。一実施例においては、モノリシック集積デバイスは、並列に接続するシリコンショットキーダイオードおよびIII-V族半導体デバイスを備え、高電圧および効率的な電源スイッチを形成する。他の実施例においては、シリコンショットキーダイオードおよびIII-V族半導体デバイスは直列に接続され、高電圧および効率的な整流デバイスを形成する。本発明の上記説明から、種々の技術を使用して、本発明の範囲から逸脱することなく本発明の概念を実行することができることは明らかである。さらに、本発明を、特定の実施形態に関連して特に説明してきたが、当業者は、本発明の精神および範囲を逸脱することなく、形態および詳細に変化を加えることができることを理解するであろう。したがって、説明した実施形態は、全ての点において、例示的なものであって、限定的なものではないとして考慮されるべきである。本発明は、本出願で説明した特定の実施形態に限定されるものではなく、本発明の範囲から逸脱することなく多くの改変、修正および代替が可能であることを理解すべきである。"