"下層電源配線層において第1の方向に延伸された第1の下層電源配線および第2の下層電源配線と、上層電源配線層において前記第1の方向と平面視において略直角となる第2の方向に延伸された第1の上層電源配線および第2の上層電源配線と、第1の上層電源配線と第1の下層電源配線を接続させる第1接続部と、第2の上層電源配線と第2の下層電源配線を接続させる第2接続部と、を備え、前記第1接続部は、前記下層電源配線層と前記上層電源配線層との間の所定の配線層に形成されて第1の下層電源配線の上方に位置する第1の接続用配線と、前記第1の接続用配線の下側に設けられて前記第1の下層電源配線と接続される第1の下側ビアと、前記所定の配線層に形成されて前記第1の接続用配線から延びる第1の位置変換用配線と、前記第1の位置変換用配線の上側に設けられて前記第1の上層電源配線と接続される第1の上側ビアと、を有して構成され、前記第2接続部は、前記所定の配線層に形成されて前記第2の下層電源配線の上方に位置する第2の接続用配線と、前記第2の接続用配線の下側に設けられて前記第2の下層電源配線と接続される第2の下側ビアと、前記所定の配線層に形成されて前記第2の接続用配線から延びるとともに、平面視において前記第1の接続用配線よりも前記第2の上層電源配線寄りに設けられた第2の位置変換用配線と、前記第2の位置変換用配線の上側に設けられて前記第2の上層電源配線と接続される第2の上側ビアと、を有して構成され、前記第1の接続用配線と前記第2の接続用配線とは、平面視において第2の方向に沿った同一ライン上に配置され、前記第1の位置変換用配線は、前記第1の接続用配線側に向けて延びるとともに、前記第1の接続用配線を第2の方向に沿って延長した領域内に形成され、前記第2の位置変換用配線は、前記第2の接続用配線側に向けて延びるとともに、前記第2の接続用配線を第2の方向に沿って延長した領域内に形成され、前記第1の上側ビアと前記第2の上側ビアとは、前記第1の方向に沿った同一ライン上となる位置に配置される半導体集積回路。前記第1の接続用配線と前記第1の位置変換用配線を合わせた平面視における全体形状、および前記第1の接続用配線と前記第1の位置変換用配線を合わせた平面視における全体形状がL型形状を呈する請求項1に記載の半導体集積回路。前記第1の上側ビアと前記第2の上側ビアは、平面視において前記第1の下層電源配線と前記第2の下層電源配線との間となる位置に設けられる請求項1または2に記載の半導体集積回路。下層電源配線層において第1の方向に延伸された第1の下層電源配線および第2の下層電源配線と、上層電源配線層において前記第1の方向と平面視において略直角となる第2の方向に延伸された第1の上層電源配線および第2の上層電源配線と、を生成し、前記下層電源配線層と前記上層電源配線層との間に形成されて前記第1の下層電源配線の上方に位置する第1の接続用配線と、前記下層電源配線層と前記上層電源配線層との間に形成されて前記第2の下層電源配線の上方に位置する第2の接続用配線と、前記第1の接続用配線から前記第2の接続用配線側に向けて延びる第1の位置変換用配線と、前記第2の接続用配線から前記第1の接続用配線側に向けて延びる第2の位置変換用配線と、が形成される所定の配線層を決定し、前記第1の位置変換用配線の上側に設けられて前記第1の上層電源配線と接続される第1の上側ビア、および前記第2の位置変換用配線の上側に設けられて前記第2の上層電源配線と接続される第2の上側ビアの発生位置を決定し、前記発生位置に前記第1の上側ビアおよび前記第2の上側ビアを生成し、前記第1の接続用配線の下側に前記第1の下層電源配線と接続される第1の下側ビアを生成し、前記第2の接続用配線の下側に前記第2の下層電源配線と接続される第2の下側ビアを生成し、前記所定の配線層に前記第1の接続用配線および前記第1の位置変換用配線を生成して前記第1の上側ビアと前記第1の下側ビアとを接続し、前記所定の配線層に前記第2の接続用配線および前記第2の位置変換用配線を生成して前記第2の上側ビアと前記第2の下側ビアとを接続し、前記第1の接続用配線と前記第2の接続用配線とは、平面視において第2の方向に沿った同一ライン上に配置され、前記第1の位置変換用配線は、前記第1の接続用配線を第2の方向に沿って延長した領域内に形成され、前記第2の位置変換用配線は、前記第2の接続用配線を第2の方向に沿って延長した領域内に形成され、前記第1の上側ビアと前記第2の上側ビアとは、平面視において前記第1の下層電源配線と前記第2の下層電源配線との間であって、前記第1の方向に沿った同一ライン上となる位置に配置される半導体集積回路の設計方法。下層電源配線層において第1の方向に延伸された第1の下層電源配線および第2の下層電源配線と、上層電源配線層において前記第1の方向と平面視において略直角となる第2の方向に延伸された第1の上層電源配線および第2の上層電源配線とを生成する電源配線部と、前記下層電源配線層と前記上層電源配線層との間に形成されて前記第1の下層電源配線の上方に位置する第1の接続用配線と、前記下層電源配線層と前記上層電源配線層との間に形成されて前記第2の下層電源配線の上方に位置する第2の接続用配線と、前記第1の接続用配線から前記第2の接続用配線側に向けて延びる第1の位置変換用配線と、前記第2の接続用配線から前記第1の接続用配線側に向けて延びる第2の位置変換用配線と、が形成される所定の配線層を決定する配線層決定部と、前記第1の位置変換用配線の上側に設けられて前記第1の上層電源配線と接続される第1の上側ビア、および前記第2の位置変換用配線の上側に設けられて前記第2の上層電源配線と接続される第2の上側ビアの発生位置を決定し、前記発生位置に前記第1の上側ビアおよび前記第2の上側ビアを生成し、前記第1の接続用配線の下側に前記第1の下層電源配線と接続される第1の下側ビアを生成し、前記第2の接続用配線の下側に前記第2の下層電源配線と接続される第2の下側ビアを生成するビア生成部と、前記所定の配線層に前記第1の接続用配線および前記第1の位置変換用配線を生成して前記第1の上側ビアと前記第1の下側ビアとを接続させ、前記所定の配線層に前記第2の接続用配線および前記第2の位置変換用配線を生成して前記第2の上側ビアと前記第2の下側ビアとを接続させるビア間接続部と、を備える半導体集積回路の設計装置。本発明の実施の形態は、配線層に形成される信号配線をなるべく迂回させずに配線できるように電源スタックビアが配置された半導体集積回路を提供することを目的とする。実施の形態の半導体集積回路によれば、下層電源配線層において第1の方向に延伸された第1の下層電源配線および第2の下層電源配線と、上層電源配線層において第1の方向と平面視において略直角となる第2の方向に延伸された第1の上層電源配線および第2の上層電源配線と、第1の上層電源配線と第1の下層電源配線を接続させる第1接続部と、第2の上層電源配線と第2の下層電源配線を接続させる第2接続部と、を備え、第1接続部は、下層電源配線層と上層電源配線層との間の所定の配線層に形成されて第1の下層電源配線の上方に位置する第1の接続用配線と、第1の接続用配線の下側に設けられて第1の下層電源配線と接続される第1の下側ビアと、所定の配線層に形成されて第1の接続用配線から延びる第1の位置変換用配線と、第1の位置変換用配線の上側に設けられて第1の上層電源配線と接続される第1の上側ビアと、を有して構成され、第2接続部は、所定の配線層に形成されて第2の下層電源配線の上方に位置する第2の接続用配線と、第2の接続用配線の下側に設けられて第2の下層電源配線と接続される第2の下側ビアと、所定の配線層に形成されて第2の接続用配線から延びるとともに、平面視において第1の接続用配線よりも第2の上層電源配線寄りに設けられた第2の位置変換用配線と、第2の位置変換用配線の上側に設けられて第2の上層電源配線と接続される第2の上側ビアと、を有して構成され、第1の接続用配線と第2の接続用配線とは、平面視において第2の方向に沿った同一ライン上に配置され、第1の位置変換用配線は、第1の接続用配線側に向けて延びるとともに、第1の接続用配線を第2の方向に沿って延長した領域内に形成され、第2の位置変換用配線は、第2の接続用配線側に向けて延びるとともに、第2の接続用配線を第2の方向に沿って延長した領域内に形成され、第1の上側ビアと第2の上側ビアとは、第1の方向に沿った同一ライン上となる位置に配置される半導体集積回路が提供される。以下に添付図面を参照して、実施の形態にかかる半導体集積回路、半導体集積回路の設計方法、および半導体集積回路の設計装置を詳細に説明する。なお、この実施の形態により本発明が限定されるものではない。第1の実施の形態図1は、第1の実施の形態にかかる半導体集積回路における電源配線構造の一例を模式的に示す斜視図である。図2-1は、第1の中間配線層の平面図である。図2-2は、図2-1に示すP-P線に沿った矢視断面図である。図2-3は、図2-1に示すQ-Q線に沿った矢視断面図である。図3-1は、第2の中間配線層の平面図である。図3-2は、図3-1に示すR-R線に沿った矢視断面図である。この半導体集積回路における電源配線構造は、下層電源配線第1の下層電源配線11A、第2の下層電源配線11Bが形成される下層電源配線層M1と、上層電源配線第1の上層電源配線12A、第2の上層電源配線12Bが形成される上層電源配線層M6とを有する。下層電源配線第1の下層電源配線11A、第2の下層電源配線11Bは、第1の方向に沿って延伸するように形成されている。この第1の方向をX方向とする。また、上層電源配線第1の上層電源配線12A、第2の上層電源配線12Bは、平面視において第1の方向と略直角となる第2の方向にそって延伸するように形成されている。この第2の方向をY方向とする。第1の上層電源配線12Aと第2の上層電源配線12Bは、Y方向に沿って複数並べて形成されている。図1では、第1の上層電源配線12Aと第2の上層電源配線12Bとを1組のみ示して、他の配線を省略している。また、第1の下層電源配線11Aと第1の下層電源配線11Bは、X方向に沿って複数並べて形成されている。図1では、第1の下層電源配線11A、第2の下層電源配線11Bは2組しか示されていないが、X方向に沿ってさらに多くの組数を並べて形成されていても構わない。また、第1の上層電源配線12Aと第2の上層電源配線12Bとは、交互に並べた配置に限られない。例えば、第1の上層電源配線12A同士の間に複数の第2の上層電源配線12Bを並べてもよいし、第2の上層電源配線12B同士の間に複数の第1の上層電源配線12Aを並べてもよい。また、第1の下層電源配線11Aと第1の下層電源配線11Bも、図1に示すように交互に並べた配置に限られない。例えば、第1の下層電源配線11A同士の間に複数の第2の下層電源配線11Bを並べてもよいし、第2の下層電源配線11B同士の間に複数の第1の下層電源配線11Aを並べてもよい。この配線構造において、第1の下層電源配線11Aおよび第1の上層電源配線12Aは、同種の電源配線、たとえば電源電位VDDを供給するために使用されるVDD配線である。また、第2の下層電源配線11Bおよび第2の上層電源配線12Bは、同種の電源配線、たとえば接地電位VSSを供給するために使用されるVSS配線である。下層電源配線層M1と上層電源配線層M6との間は、層間絶縁膜31~35が積層された多層構造となっている。下層電源配線層M1と上層電源配線層M6との間には、第1の下層電源配線11Aと第1の上層電源配線12Aとを接続させる第1電源スタックビア第1接続部3Aと、第2の下層電源配線11Bと第2の上層電源配線12Bとを接続させる第2電源スタックビア第2接続部3Bとが設けられる。第1電源スタックビア3Aは、ビア21A,23A,25A,28A,30Aと、中間配線22A,24A,26A,27A,29Aを有して構成される。ビア21A,23A,25A,28A,30Aは、層間絶縁膜31~35を貫通して設けられる。中間配線22A,24A,26A,27A,29Aは、層間絶縁膜31~35の間の配線層M2~M5に形成される。なお、以下の説明において、中間配線26Aよりも下側に設けられるビア21A,23A,25Aを第1の下側ビアとも呼ぶ。また、中間配線27Aよりも上側に設けられるビア28A,30Aを第1の上側ビアとも呼ぶ。第2電源スタックビア3Bは、ビア21B,23B,25B,28B,30Bと、中間配線22B,24B,26B,27B,29Bを有して構成される。ビア21B,23B,25B,28B,30Bは、層間絶縁膜31~35を貫通して設けられる。中間配線22B,24B,26B,27B,29Bは、層間絶縁膜31~35の間の配線層M2~M5に形成される。なお、以下の説明において、中間配線26Bよりも下側に設けられるビア21B,23B,25Bを第2の下側ビアとも呼ぶ。また、中間配線27Bよりも上側に設けられるビア28B,30Bを第2の上側ビアとも呼ぶ。中間配線22A,24A,26Aは、第1の下層電源配線11Aの上方に位置するように形成される。中間配線22A,24A,26Aの下側には、ビア21A,23A,25Aが設けられ、下側の中間配線や第1の下層電源配線11Aと接続される。中間配線22B,24B,26Bは、第2の下層電源配線11Bの上方に位置するように形成される。中間配線22B,24B,26Bの下側には、ビア21B,23B,25Bが設けられ、下側の中間配線や第2の下層電源配線11Bと接続される。第1の下層電源配線11Aの上方に位置するように形成された中間配線22A,24A,26Aのうち、最も上層に形成された中間配線26A第1の接続用配線から、中間配線26B第2の接続用配線に向けて延びるように、中間配線27A第1の位置変換用配線が形成される。中間配線27Aは、中間配線26Aのうち平面視における第1の上層電源配線12A側に寄せて形成される。なお、この中間配線26Aと中間配線27Aが形成される配線層M4は、平面視において位置がずれたビア25Aとビア28Aとが接続される配線層であり、以下の説明においてビア接続配線層所定の配線層とも呼ぶ。第2の下層電源配線11Bの上方に位置するように形成された中間配線22B,24B,26Bのうち、最も上層に形成された中間配線26Bから、中間配線26Aに向けて延びるように、中間配線27B第2の位置変換用配線が形成される。中間配線27Bは、中間配線26Bのうち平面視における第2の上層電源配線12B側に寄せて形成される。第1の下層電源配線11Aの上方に位置するように形成された中間配線22A,24A,26Aと、第2の下層電源配線11Bの上方に位置するように形成された中間配線22B,24B,26Bとは、平面視においてY方向に沿って同一ライン上に配置される。図4は、中間配線22A等と、下層電源配線11A,11Bと、上層電源配線12A,12Bとの位置関係を示す平面図である。図5は、中間配線22A等と、下層電源配線11A,11Bと、上層電源配線12A,12Bとの位置関係を他の例として示す平面図である。図4に示すように、中間配線22A,24A,26Aと、中間配線22B,24B,26Bとを、平面視において第1の上層電源配線12Aと第2の上層電源配線12Bとの中間となる位置で、同一ライン上に並べて配置してもよい。また、図5に示すように、中間配線22A,24A,26Aと、中間配線22B,24B,26Bとを、平面視において第1の上層電源配線12Aと第2の上層電源配線12Bとの中間となる位置よりも第1の上層電源配線12A側に寄せた位置で、同一ライン上に並べて配置してもよい。もちろん、図示は省略するが、中間配線22A,24A,26Aと、中間配線22B,24B,26Bとを、平面視において第1の上層電源配線12Aと第2の上層電源配線12Bとの中間となる位置よりも第2の上層電源配線12B側に寄せた位置で、同一ライン上に並べて配置してもよい。第1の位置変換用配線としての中間配線27Aは、平面視において中間配線22A,24A,26AをY方向に沿って延長した領域内に形成される。第2の位置変換用配線としての中間配線27Bは、平面視において中間配線22B,24B,26BをY方向に延長した領域内に形成される。また、第1の位置変換用配線としての中間配線27Aは、第2の位置変換用配線としての中間配線27Bと、平面視においてX方向に沿って同一ライン上に配置される図2,4,5を参照。このような構成により、第1の接続用配線としての中間配線26Aと、第1の位置変換用配線としての中間配線27Aとは、全体として平面視においてL字型形状を呈することとなる。また、第2の接続用配線としての中間配線26Bと、第2の位置変換用配線としての中間配線27Bとは、全体として平面視においてL字型形状を呈することとなる。図3-2に示すように、第1の位置変換用配線としての中間配線27Aの上層配線層M5には、中間配線29Aが形成される。中間配線27Aと中間配線29Aとは、中間配線27Aの上側に設けられたビア第1の上側ビア28Aによって接続される。また、中間配線28Aと第1の上層電源配線12Aとが、ビア30Aによって接続される。第2の位置変換用配線としての中間配線27Bの上層配線層M5には、中間配線29Bが形成される。中間配線27Bと中間配線29Bとは、中間配線27Bの上側に設けられたビア第2の上側ビア28Bによって接続される。また、中間配線28Bと第2の上層電源配線12Bとが、ビア30Bによって接続される。中間配線28Aと中間配線28Bとは、位置変換用配線としての中間配線27A,27Bの上方に配置されることで、平面視において第1の下層電源配線11Aと第2の下層電源配線11Bとの間となる位置に配置されることとなる。また、中間配線28Aと中間配線28Bとは、平面視においてX方向に沿って同一ライン上に配置される。図6は、中間配線29A,29Bと、下層電源配線11A,11Bと、上層電源配線12A,12Bとの位置関係を示す平面図である。図7は、中間配線29A,29Bと、下層電源配線11A,11Bと、上層電源配線12A,12Bとの位置関係を他の例として示す平面図である。図6に示すように、中間配線29Aと中間配線29Bとを、第1の下層電源配線11Aと第2の下層電源配線11Bとの中間となる位置で、同一ライン上に並べて配置してもよい。また、図7に示すように、中間配線29Aと中間配線29Bとを、平面視において第1の下層電源配線11Aと第2の下層電源配線11Bとの中間となる位置よりも第1の下層電源配線11A側に寄せた位置で、同一ライン上に並べて配置してもよい。もちろん、図示は省略するが、中間配線29Aと中間配線29Bとを、平面視において第1の下層電源配線11Aと第2の下層電源配線11Bとの中間となる位置よりも第2の下層電源配線11B側に寄せた位置で、同一ライン上に並べて配置してもよい。第1の上層電源配線12Aへの第1電源スタックビア3Aの接続位置は、平面視において第1の下層電源配線11Aと第2の下層電源配線11Bとの間となる位置となっている。同様に、第2の上層電源配線12Bへの第2電源スタックビア3Bの接続位置は、平面視において第1の下層電源配線11Aと第2の下層電源配線11Bとの間となる位置となっている。これにより、中間配線29Aと中間配線29Bとを、平面視においてX方向に沿って同一ライン上に並べて配置することが可能となっている。また、第1の下層電源配線11Aへの第1電源スタックビア3Aの接続位置は、平面視において第1の下層電源配線11Aと重なる位置となっている。中間配線22A,24A,26Aは、第1の下層電源配線11Aの上方に位置するように形成されている。同様に、第2の下層電源配線11Bへの第2電源スタックビア3Bの接続位置は、平面視において第2の下層電源配線11Bと重なる位置となっている。そして、中間配線22B,24B,26Bは、第2の下層電源配線11Bの上方に位置するように形成されている。また、中間配線22A,24A,26Aと中間配線22B,24B,26Bとは、平面視においてY方向に同一ラインに並べて配置されている。したがって、第1の上層電源配線12Aへの第1電源スタックビア3Aの接続位置と、第1の下層電源配線11Aへの第1電源スタックビア3Aの接続位置とは、平面視においてX方向およびY方向にずれた位置となっている。そこで、接続用配線としての中間配線27A,27Bによって、接続位置のY方向へのずれを調整している。また、中間配線29Aの上側に設けられるビア30Aと下側に設けられるビア28Aとの位置をX方向にずらし、中間配線29Bの上側に設けられるビア30Bと下側に設けられるビア28Bとの位置をX方向にずらすことで、接続位置のX方向へのずれを調整している。ここで、層間絶縁膜31~35上に設けられる配線層M1~M6では一般的に、信号線等を配線する場合の優先配線方向が規定される。例えば、図2-1に示すように、層間絶縁膜33上に設けられる配線層M4では、Y方向に沿った方向が優先配線方向となる。そして、優先配線方向に沿って一定の間隔で配線トラック50が規定される。半導体集積回路の回路設計において、信号線等は配線トラック50上に配線される。なお、配線層M2,M6が配線層M4と同じように、Y方向に沿った方向が優先配線方向とされる。また、図3-1に示すように、層間絶縁膜34上に設けられる配線層M5では、X方向に沿った方向が優先配線方向となる。そして、優先配線方向に沿って一定の間隔で配線トラック51が規定される。半導体集積回路の回路設計において、信号線等は配線トラック51上に配線される。なお、配線層M1,M3が配線層M5と同じように、X方向に沿った方向が優先配線方向とされる。また、下層電源配線11A,11Bおよび上層電源配線12A,12Bも、それぞれの優先配線方向に沿って延伸するように形成されている。第1の実施の形態にかかる半導体集積回路では、図2-1に示すように、同一の配線層に形成される中間配線同士例えば中間配線26Aと中間配線26Bが、Y方向に沿って同一ラインに沿って並んでおり、位置変換用配線としての中間配線27A,27Bも中間配線26A,26BをY方向に延長した領域内に設けられているので、これらの中間配線に阻害される配線トラック数を抑えることができる。なお、図2-1では、中間配線に阻害される配線トラックを破線で示し、中間配線に阻害されない配線トラックを実線で示している図3-1,4~7も同様。図10は、比較例としての半導体集積回路の層間絶縁膜上の配線層を示す平面図である。図10では、層間絶縁膜133上に設けられた中間配線126Aと126Bとが、Y方向に沿って同一ライン上に並んでおらず、互いにX方向にずれて配置されている。ここで、図2-1に示す場合と、図10に示す場合とで、トラック配線が同じ配線層に対して、同じサイズの中間配線を同じ数だけ設けているとする。そうすると、比較例にかかる半導体集積回路では、1組の電源スタックビアによって4本のトラック配線が中間配線によって阻害されている。一方、第1の実施の形態にかかる半導体集積回路では、1組の電源スタックビアによって2本のトラック配線が中間配線によって阻害されている。したがって、比較例に比べて、第1の実施の形態では、中間配線に阻害されるトラック配線の本数を減らすことができている。中間配線に阻害されたトラック配線上に信号線を形成する場合には、中間配線を跨ぐために、優先配線方向が異なる他の配線層に信号線を迂回させる必要がある。なお、図10に示す迂回配線53は、層間絶縁膜133の上層または下層の配線層を通して信号線を迂回させるための信号線である。このように、迂回配線53を設けることで、配線長が長くなったり、信号配線が混雑したりすることで、半導体集積回路の性能低下を招く場合がある。上述したように、第1の実施の形態にかかる半導体集積回路では、中間配線に阻害されるトラック配線の本数を減らすことができるので、迂回配線を減らすことで配線長が長くなることを抑えることができる。これにより、信号配線の簡素化を図るとともに、半導体集積回路の性能低下を抑制することができる。また、第1の実施の形態にかかる半導体集積回路では、図3-1に示すように、同一の配線層に形成される中間配線同士例えば中間配線29Aと中間配線29Bが、Y方向に沿って同一ラインに沿って並んでいるので、これらの中間配線に阻害される配線トラック数を抑えることができる。図11は、比較例としての半導体集積回路の層間絶縁膜上の配線層を示す平面図である。図11では、層間絶縁膜134上に設けられた中間配線129Aと129Bとが、X方向に沿って同一ライン上に並んでおらず、互いにY方向にずれて配置されている。ここで、図3-1に示す場合と、図11に示す場合とで、トラック配線が同じ配線層に対して、同じサイズの中間配線を同じ数だけ設けているとする。そうすると、比較例にかかる半導体集積回路では、1組の電源スタックビアによって6本のトラック配線が中間配線によって阻害されている。一方、第1の実施の形態にかかる半導体集積回路では、2本のトラック配線が中間配線によって阻害されている。したがって、比較例に比べて、第1の実施の形態では、中間配線に阻害されるトラック配線の本数を減らすことができている。上述したように、中間配線に阻害されたトラック配線上に信号線を形成する場合には、中間配線を跨ぐために、優先配線方向が異なる他の配線層に信号線を迂回させる必要がある。なお、図11に示す迂回配線54は、層間絶縁膜134の上層または下層の配線層を通して信号線を迂回させるための信号線である。このように、迂回配線54を設けることで、配線長が長くなったり、信号配線が混雑したりすることで、半導体集積回路の性能低下を招く場合がある。第1の実施の形態にかかる半導体集積回路では、中間配線に阻害されるトラック配線の本数を減らすことができるので、迂回配線を減らすことで配線長が長くなることを抑えることができる。これにより、信号配線の簡素化を図るとともに、半導体集積回路の性能低下を抑制することができる。中間配線29Aと中間配線29Bの下層では、中間配線27Aと中間配線27BもY方向に沿って同一ライン上に並べて配置されている。そのため、上述の場合と同様に、中間配線に阻害されるトラック配線の本数を減らすことができるので、迂回配線を減らすことで配線長が長くなることを抑えることができる。これにより、信号配線の簡素化を図るとともに、半導体集積回路の性能低下を抑制することができる。次に、半導体集積回路の設計装置について説明する。図8は、第1の実施の形態にかかる半導体集積回路の設計装置の概略構成を示すブロック図である。半導体集積回路の設計装置は、配線層決定部60、電源配線部61、ビア生成部62、ビア間接続部63を備える。配線層決定部60は、配線層M2~M5の中からビア接続配線層を決定する。電源配線部61は、ネット名、配線幅、配線間隔といった電源配線仕様を入力とし、電源配線下層電源配線11A,11B、上層電源配線12A,12Bを生成する。ビア生成部62は、電源配線部61によって敷設された電源配線情報を入力とし、ビアの数、ビアの位置を算出してビアを生成する。なお、ビアの数については、電源配線情報から自動計算してもよいし、外部から入力される情報に基づいて決定してもよい。また、いずれのビアをいずれの位置に配置するかの情報を外部から入力される情報に基づいて決定してもよいし、自動計算してもよい。ビア間接続部63は、ビア生成部62で生成された各ビアが、設計ルール上ビアに必要なオーバーハングによって接続されない場合は、必要な配線を発生させて各ビアを接続させる。次に、半導体集積回路の設計装置による設計手順を説明する。図9は、半導体集積回路の設計手順を示すフローチャートである。以下の説明において、電源配線はVDD配線とVSS配線の2種類があるものとして説明するが、3種類以上であっても同様の手順で設計可能である。また、配線層としてM1~M6の6層がある半導体集積回路を設計するものとし、信号配線をなるべく迂回させずに配線できる半導体集積回路、すなわち図1に示す半導体集積回路が設計される手順を示すものとする。各配線層の優先配線方向は、上述したように、配線層M1,M3,M5がX方向に沿った方向であり、配線層M2,M4,M6がY方向に沿った方向である。まず、ビア接続配線層を決定するステップS1。ビア接続配線層は、上層電源配線12A,12Bの配線方向を優先配線方向とする中間配線層となる。上層電源配線12A,12Bは、配線層M6に形成されているので、配線層M4または配線層M2がビア接続配線層となる。例えば、セル内配線に配線層M2が使用されている場合、セル内配線と電源スタックビアが干渉して、電源配線下にセルを配置できなくなる場合がある。ビア接続配線層の決定に際しては、セル内配線情報を使用して決定してもよいし、外部入力により指定された配線層をビア接続配線層として決定してもよい。第1の実施の形態では、配線層M2がセル内配線で使用されており、配線層M4がビア接続配線層として選択されるものとする。次に、入力された電源配線仕様にしたがって、上層電源配線12A,12Bと下層電源配線11A,11Bを生成するステップS2。なお、この処理は、ビアの生成処理前に行われていればよい。次に、ビア30Aの発生位置を決定してステップS3、その位置にビア30Aを生成する。例えば、図6に示すように、第1の下層電源配線11Aと第1の上層電源配線12Aとの交点から、平面視において第1の下層電源配線11Aと第2の下層電源配線11Bとの中間となる位置に移動した位置をビア30Aの発生位置として決定する。なお、図6に示す位置から第1の下層電源配線11A側に移動させて、配線層M5において中間配線29Aによって阻害される配線トラックの本数が最も少ない位置となるように、ビア30Aの発生位置を決定してもよい図7を参照。次に、ビア28Aを中間配線29Aの下側に生成するステップS4。ここで、ビア28Aが複数必要な場合、配線層M4の優先配線方向であるY方向に沿って並べて配置する。次に、ビア21A,23Aを生成するステップS5。ビア21A,23Aは、中間配線22Aを含めて、セル内配線と干渉しないように、平面視において第1の下層電源配線11Aと重なる位置であって、第1の上層電源配線12Aと第2の上層電源配線12Bとの中間位置に生成される図4を参照。なお、図4に示す位置から第1の上層電源配線12A側に移動させて、配線層M2において中間配線22Aによって阻害される配線トラックの本数が最も少ない位置となるように、ビア21A,23Aの発生位置を決定してもよい図5を参照。次に、ビア25Aを生成するステップS6。ビア接続配線層が配線層M4とされているので、平面視においてビア21A,23Aと重なる位置にビア25Aは生成される。次に、配線層M4においてビア25Aとビア28Aとが接続できていないので、中間配線26Aと中間配線27Aとを生成し、ビア25Aとビア28Aとを接続するステップS7ことで、第1電源スタックビア3Aが生成される。なお、ステップS1~ステップS7と同時にビア21B,23B,25B,28B,30Bおよび中間配線22B,24B,26B,27B,29Bを生成することで、第2電源スタックビア3Bも生成する。また、各ステップにおいて、上述の半導体集積回路の構成で説明したような位置関係となるように、第1の電源スタックビア3A側のビアや中間配線と、第2の電源スタックビア3B側のビアや中間配線を配置することで、信号配線の簡素化を図るとともに、半導体集積回路の性能低下を抑制することができる。図12は、第1の実施の形態の変形例にかかる半導体集積回路の第1の中間配線の平面図である。図12に示すように、中間配線26A,26Bの下側に設けられるビアの本数がビアの本数が4本以上であれば、図12に示すように、中間配線26Aと中間配線27Aとを合わせた形状、および中間配線26Bと中間配線27Bとを合わせた形状がT字型形状を呈するようにしてもよい。この場合であっても、接続用配線としての中間配線27A,27Bは、中間配線26A,26BをY方向に沿って延長した領域に形成される。そのため、これらの中間配線に阻害される配線トラック数を抑えることができる。"