被処理体上に第1の高誘電率絶縁膜を成膜する第1の成膜工程と、前記第1の高誘電率絶縁膜を、650°C以上で60秒未満の間熱処理する結晶化熱処理工程と、前記第1の高誘電率絶縁膜上に、前記第1の高誘電率絶縁膜の金属元素のイオン半径よりも小さいイオン半径を有する金属元素を有し、前記第1の高誘電率絶縁膜よりも比誘電率が大きい、第2の高誘電率絶縁膜を成膜する第2の成膜工程と、を含む、半導体装置の製造方法。前記結晶化熱処理工程の前に、前記第1の高誘電率絶縁膜をプラズマ処理する工程を含む、請求項1に記載の半導体装置の製造方法。前記結晶化熱処理工程はスパイクアニール装置で行う、請求項1又は2に記載の半導体装置の製造方法。前記第1の高誘電率絶縁膜は、酸化ハフニウム膜、酸化ジルコニウム膜、酸化ジルコニウムハフニウム膜又はそれらの膜の積層膜である、請求項1乃至3のいずれか一項に記載の半導体装置の製造方法。前記第2の高誘電率絶縁膜は、酸化チタン膜、三酸化タングステン膜又はチタン酸塩膜である、請求項1乃至4のいずれか一項に記載の半導体装置の製造方法。前記第2の高誘電率絶縁膜の膜厚は5nm以下である、請求項1乃至5のいずれか一項に記載の半導体装置の製造方法。被処理体上に第1の高誘電率絶縁膜を成膜する第1の成膜装置と、前記第1の高誘電率絶縁膜を、650°C以上で60秒未満の間熱処理する結晶化熱処理装置と、前記第1の高誘電率絶縁膜上に、前記第1の高誘電率絶縁膜の金属元素のイオン半径よりも小さいイオン半径を有する金属元素を有し、前記第1の高誘電率絶縁膜よりも比誘電率が大きい、第2の高誘電率絶縁膜を成膜する第2の成膜装置と、前記第1の成膜装置による成膜処理、前記結晶化熱処理装置による結晶化熱処理、前記第2の成膜装置による第2の成膜処理が、この順で行われるように制御する制御部と、を有する、基板処理システム。被処理体上に第1の高誘電率絶縁膜を成膜する第1の成膜装置と、前記高誘電率絶縁膜をプラズマ処理するプラズマ処理装置と、前記第1の高誘電率絶縁膜を、650°C以上で60秒未満の間熱処理する結晶化熱処理装置と、前記第1の高誘電率絶縁膜上に、前記第1の高誘電率絶縁膜の金属元素のイオン半径よりも小さいイオン半径を有する金属元素を有し、前記第1の高誘電率絶縁膜よりも比誘電率が大きい、第2の高誘電率絶縁膜を成膜する第2の成膜装置と、前記第1の成膜装置による成膜処理、前記プラズマ処理装置によるプラズマ処理、前記結晶化熱処理装置による結晶化熱処理、前記第2の成膜装置による第2の成膜処理が、この順で行われるように制御する制御部と、を有する、基板処理システム。しかしながら、前者の方法では、TiO2等の材料はバンドギャップが狭いことから、合成したHfO2ベースの絶縁膜のバンドギャップも狭くなり、リーク電流が増加するという問題があった。また特許文献1等の後者の方法においても、高温熱処理により高誘電率材料が結晶化し、生じた結晶粒界を介した電気伝導によりリーク電流が増加するという問題があった。本発明はかかる事情に鑑みてなされたものであって、EOTの低減及びリーク電流の低減を両立できる半導体装置の製造方法を供することを目的とする。本発明の実施の形態の例によれば、被処理体上に第1の高誘電率絶縁膜を成膜する第1の成膜工程と、前記第1の高誘電率絶縁膜を、650°C以上で60秒未満の間熱処理する結晶化熱処理工程と、前記第1の高誘電率絶縁膜上に、前記第1の高誘電率絶縁膜の金属元素のイオン半径よりも小さいイオン半径を有する金属元素を有し、前記第1の高誘電率絶縁膜よりも比誘電率が大きい、第2の高誘電率絶縁膜を成膜する第2の成膜工程と、を含む、半導体装置の製造方法が提供される。本発明によれば、EOTの低減及びリーク電流の低減を両立できる半導体装置の製造方法を提供できる。以下、添付図面を参照して本発明の実施の形態について説明する。先ず、本発明の実施の形態に係る半導体装置の製造方法の一工程として、シリコンウエハ1を処理する方法について、図1を参照して説明する。ここでは、シリコンウエハ1を処理して、ゲート絶縁膜を形成する例について説明するが、本発明はこの点において限定されない。例えば、本発明の半導体装置の製造方法は、キャパシタの容量絶縁膜キャパシタ容量膜を形成する方法にも適用することができる。図1に、本発明の実施の形態に係る、半導体製造装置の製造方法を説明するためのフローチャートを示す。まず、希フッ酸等によりシリコンウエハ1の表面を洗浄する。さらに必要に応じてSiO2からなる界面層を形成する前処理を行う工程100。SiO2からなる界面層は、シリコンウエハ1を塩酸過水HCl/H2O2洗浄することにより、形成することができる。通常、SiO2からなる界面層は、0.3nm程度形成する。その後、第1の高誘電率絶縁膜を成膜する工程110。第1の高誘電率絶縁としては、酸化ハフニウム膜HfO2、酸化ジルコニウム膜ZrO2、酸化ジルコニウムハフニウム膜HfZrOx及びこれらの膜の積層膜例えば、ZrO2/HfO2積層膜を好ましくは使用することができる。本実施の形態では、酸化ハフニウム膜を使用し、2.5nmの膜厚で成膜した。第1の高誘電率絶縁膜の成膜は、ALD原子層堆積、CVD化学気相成長、PVD物理気相成長等の手法により成膜することができる。この中でも、低温で成膜可能であり、段差被覆性が良好であるALDで成膜することが好ましい。CVD又はALDにより第1の高誘電率絶縁膜を成膜する場合の原料プリカーサとしては、特に限定されない。ここでは、HfO2膜を成膜するときのプリカーサ例を挙げるが、本発明はこの点において限定されない。HfO2膜を成膜するときのプリカーサ例としては、TDEAHテトラキスジエチルアミノハフニウム、TEMAHテトラキスエチルメチルアミノハフニウム等のアミド系有機ハフニウム化合物、HTBハフニウムテトラターシャリブトキサイド等のアルコキシド系有機ハフニウム化合物等を使用することができる。酸化剤としては、O3ガス、O2ガス、H2Oガス、NO2ガス、NOガス、N2Oガス等を用いることができる。この時、酸化剤をプラズマ化して反応性を高めても良い。ALDによりHfO2膜を成膜する場合には、Hf原料を薄く吸着させるシーケンスと酸化剤を供給するシーケンスを交互に繰り返してHfO2膜を成膜する。また、CVDによりHfO2を成膜する場合には、シリコンウエハを加熱しながらHf原料と酸化剤とを同時に供給する。なお、ALDによりHfO2膜を成膜するときの成膜温度は、通常150°C~350°C程度であり、CVDによりHfO2膜を成膜するときの成膜温度は、通常350°C~600°C程度である。第1の高誘電率絶縁膜を成膜した後、第1の高誘電率絶縁膜を結晶化させるために、結晶化熱処理を行う工程120。この時、工程120の前に、第1の高誘電率絶縁膜をプラズマ処理する工程を追加しても良い。図2に、本発明の他の実施の形態に係る半導体装置の製造方法を説明するためのフローチャートを示す。この実施の形態では、工程110と工程120との間に、プラズマ処理を施す工程115を追加する以外は、第1の実施の形態と同様である。プラズマ処理することにより、HfO2の成膜時において残存した微細構造を粉砕することができる。そのため、工程120による結晶化熱処理時において、後述する高い比誘電率を有するCubic相やTetragonal相を析出させやすくなる。第1の高誘電率絶縁膜として成膜されたHfO2膜は、低温での主相は安定相であるMonoclinic相であるため、比誘電率εは16程度である。一方、HfO2膜は、高温では準安定相であるCubic相比誘電率ε=29やTetragonal相比誘電率ε=70が存在する。そのため、HfO2膜を短時間熱処理スパイクアニールすることにより、高誘電率を有するCubic相やTetragonal相をHfO2膜に析出させることができる。Cubic相やTetragonal相を析出させたHfO2膜は、急冷することにより、Cubic相やTetragonal相を有するHfO2膜を得ることができる。通常、HfO2膜やTiO2膜は、結晶化により結晶粒界が形成され、拡散係数が大きくなり、相互拡散が生じやすい。特に、これらの相互拡散は高温で生じやすく、例えば、HfO2膜とTiO2膜とを形成した後に結晶化熱処理を行うと、HfO2とTiO2膜とが相互拡散し、HfO2膜がHfTiO膜へと変化することがある。この時、HfO膜のバンドオフセットがTiO2膜のバンドオフセットの値まで低下し、リーク電流が増加する。しかしながら、工程120の結晶化熱処理は、第2の高誘電率絶縁膜工程130を成膜する前に行っている。そのため、第1の高誘電率絶縁膜と第2の高誘電率絶縁膜との間の相互拡散を抑制することができる。結晶化熱処理の熱処理温度としては、例えば、ランプ加熱等によるRTPRapidThermalProcess装置を用いたスパイクアニールにより行うことができる。スパイクアニールによる熱処理温度は、通常、650°C以上であり、本実施の形態では、700°C減圧N2雰囲気下で行った。また、スパイクアニールによる熱印加時間は、60秒未満であることが好ましく、0.1秒から10秒であることが特に好ましい。スパイクアニールによる熱印加時間が60秒以上の場合、HfO2膜の安定相であるMonoclinic相が析出しやすくなるためである。結晶化熱処理の工程の後、第2の高誘電率絶縁膜を成膜する工程130。第2の高誘電率絶縁としては、第1の高誘電率絶縁膜よりも高誘電率を有する材料比誘電率が大きい材料を好ましく使用することができる。また、第1の高誘電率絶縁膜の金属元素例えば、HfO2の場合、Hfよりもイオン半径が小さい金属元素を含む材料を好ましく使用することができる。第2の高誘電率絶縁膜の材料として、イオン半径の小さい金属元素を含む材料を好ましく使用する理由としては、イオン半径の小さい金属元素を含む材料を導入することにより、第1の高誘電率絶縁膜HfO2中の空隙が減少し、分子体積が収縮するため、電気的特性が良好になるからである。第2の高誘電率絶縁膜の具体的な例としては、二酸化チタンTiO2膜、三酸化タングステンWO3膜及びチタン酸塩膜例えば、TixMeyOzで表されるチタン酸塩の膜であり、Meとしては、Hf、Zr、Ce、Nb、Ta、Si、Al、Sr等が挙げられるを用いることができるが、本発明はこの点において限定されない。本発明の実施の形態では、TiO2膜、WO3膜を使用した。第2の高誘電率絶縁膜の成膜は、ALD、CVD、PVD等の手法により成膜することができる。第2の高誘電率絶縁膜を成膜する場合、第1の高誘電率絶縁膜と第2の高誘電率絶縁膜との間の相互拡散を抑制するために、第2の高誘電率絶縁膜の成膜は出来るだけ低温で成膜することが好ましい。そのため、比較的低温で成膜可能であるALD、低温PVDを使用することが好ましい。なお、第2の高誘電率絶縁膜をCVD又はALDにより成膜する場合の、プリカーサは公知のものの中から適宜使用することができる。例えば、TiのCVD又はALD原料としては、例えば、TiCl4、TiO-iPr4等を使用することができるが、プリカーサとしてこれらに限定されるものではなく、その他公知のプリカーサを用いても良い。また、酸化剤としては、前述のHfO2を成膜する場合の酸化剤を使用することができる。第2の高誘電率絶縁膜の膜厚としては、第2の高誘電率絶縁膜の材質にも依存するが、5nm以下とすることが好ましい。具体的には、第2の高誘電率絶縁膜として、TiO2を使用する場合、第2の高誘電率絶縁膜の膜厚は5nm以下であることが好ましく、第2の高誘電率絶縁膜としてWO3を使用する場合、膜厚は5nm以下であることが好ましく、0.2nm~0.5nmの範囲であることが特に好ましい。第2の高誘電率絶縁膜の膜厚が5nmを超える場合、FIBLFringingInducedBarrierLoweringにより、短チャネル特性が劣化することがある。第2の高誘電率絶縁膜の成膜後、TiN等のゲート電極材料を、例えば、PVDにより形成し、半導体装置を製造する工程140。得られた半導体装置は、通常、400°C程度の低温で焼結し、絶縁膜とシリコン間の不対電子を電気的に不活性化する。[本発明の実施の形態を実現するための基板処理システム]次に、本発明の半導体製造方法を実施するための、基板処理システムについて、図3を参照して説明する。図3に、本発明の半導体製造方法を実施するための、基板処理システムの構成例を示す概略図である。なお、この基板処理システム200は、図1における工程100の前処理工程を行った後のシリコンウエハに対して、工程110~工程130の処理を行い、ゲート絶縁膜を形成するものである。図3に示すように、基板処理システム200は、第1の高誘電率絶縁膜及び第2の高誘電率絶縁膜を成膜する2つの成膜装置1、2と、工程120で第1の高誘電率絶縁膜を結晶化熱処理するための結晶化処理装置4と、を有する。また、基板処理システム200は、工程115で第1の高誘電率絶縁膜をプラズマ処理するための、プラズマ処理装置3を有することが好ましい。成膜装置1、2、結晶化処理装置4及びプラズマ処理装置3は、六角形をなすウエハ搬送室5の4つの辺に、それぞれ対応して設けられている。また、ウエハ搬送室5の他の2つの辺には、各々、ロードロック室6、7が設けられている。これらロードロック室6、7のウエハ搬送室5と反対側には、ウエハ搬入出室8が設けられている。ウエハ搬入出室8のロードロック室6、7と反対側には、シリコンウエハWを収容可能な3つのフープFoupFを取り付けるポート9、10、11が設けられている。成膜装置1、2、結晶化処理装置4、プラズマ処理装置3及びロードロック室6、7は、ウエハ搬送室5の六角形の各辺に、ゲートバルブGを介して接続されている。各ゲートバルブGを開放することにより、ウエハ搬送室5と連通され、各ゲートバルブGを閉じることにより、ウエハ搬送室5から遮断される。また、ロードロック室6、7のウエハ搬入出室8に接続される部分にもゲートバルブGが設けられている。ロードロック室6、7は、ゲートバルブGを開放することによりウエハ搬入出室8に連通され、閉じることによりウエハ搬入出室8から遮断される。ウエハ搬送室5内には、成膜装置1、2、結晶化処理装置4、プラズマ処理装置3及びロードロック室6、7に対して、ウエハWの搬入出を行うウエハ搬送装置12が設けられている。ウエハ搬送装置12は、ウエハ搬送室5の略中央に配設されており、回転及び伸縮可能な回転伸縮部13の先端にウエハWを保持する2つのブレード14a、14bを有している。ブレード14a、14bは、互いに反対方向を向くように回転伸縮部13に取り付けられている。なお、このウエハ搬送室5内は所定の真空度に保持されるようになっている。なお、ウエハ搬入出室8の天井部には、HEPAフィルタ不図示が設けられている。HEPAフィルタを通過して有機物やパーティクル等が除去された清浄な空気が、ウエハ搬入出室8内にダウンフロー状態で供給される。そのため、大気圧の清浄空気雰囲気でウエハWの搬入出が行われる。ウエハ搬入出室8のフープF取り付け用の3つのポート9、10、11には、各々シャッター不図示が設けられている。これらポート9、10、11にウエハWを収容した又は空のフープが直接取り付けられ、取り付けられた際にシャッターが外れて外気の侵入を防止しつつウエハ搬入出室8と連通する構成になっている。また、ウエハ搬入出室8の側面には、アライメントチャンバー15が設けられており、ウエハWのアライメントが行われる。ウエハ搬入出室8内には、フープFへのウエハWの搬入出及びロードロック室6、7へのウエハWの搬入出を行うウエハ搬送装置16が設けられている。ウエハ搬送装置16は、2つの多関節アームを有しており、フープFの配列方向に沿ってレール18上を走行可能な構造となっている。ウエハWの搬送は、先端のハンド17上にウエハWを載せて実施される。なお、図3では、一方のハンド17がウエハ搬入出室8に存在し、他方のハンドはフープF内に挿入されている状態を示している。基板処理システム200の構成部例えば成膜装置1、2、結晶化処理装置4、プラズマ処理装置3、ウエハ搬送装置12、16は、コンピュータからなる制御部20に接続され、制御される構成となっている。また、制御部20には、オペレータがシステムを管理するためにコマンドの入力操作等を行うキーボードや、システムの稼働状況を可視化して表示するディスプレイ等からなるユーザーインターフェース21が接続されている。制御部20には、さらに、システムで実行される各種処理を制御部20の制御にて実現するための制御プログラムや、処理条件に応じて各構成部に処理を実行させるためのプログラム即ち処理レシピが格納された記憶部22が接続されている。処理レシピは記憶部22の中の記憶媒体に記憶されている。記憶媒体は、ハードディスクであっても良く、CDROM、DVD、フラッシュメモリ等の可搬性のものであっても良い。また、他の装置から、例えば専用回線を介してレシピを適宜伝送させる構成であっても良い。基板処理システム200での処理は、例えば、ユーザーインターフェース21からの指示等にて任意の処理レシピを記憶部22から呼び出して制御部20に実行させることで実施される。なお、制御部20は、各構成部を直接制御するようにしても良いし、各構成部に個別のコントローラを設け、それらを介して制御するようにしても良い。本発明の実施の形態に係る基板処理システム200においては、まず、前処理が行われたウエハWを収容したフープFがローディングされる。次いで、大気圧の清浄空気雰囲気に保持されたウエハ搬入出室8内のウエハ搬送装置16により、フープFからウエハWを一枚取り出してアライメントチャンバー15に搬入し、ウエハWの位置合わせを行う。引き続き、ウエハWをロードロック室6、7のいずれかに搬入し、ロードロック内を真空引きする。ウエハ搬送室5内のウエハ搬送装置12により、ロードロック内のウエハを取り出し、ウエハWを成膜装置1に装入して、工程110の成膜処理を行う。第1の高誘電率絶縁膜の成膜後、ウエハWをウエハ搬送装置12により取り出し、好ましくは工程115のプラズマ処理装置3に搬入して、第1の高誘電率絶縁膜のプラズマ処理を行う。その後、ウエハ搬送装置12によりウエハWを取り出し、結晶化処理装置4に挿入して、工程120の結晶化処理を施す。その後、ウエハ搬送装置12によりウエハWを取り出し、ウエハWを成膜装置2に装入して、工程130の成膜処理を行う。工程130の成膜処理後、ウエハWをウエハ搬送装置12によりロードロック室6、7のいずれかに搬入し、その中を大気圧に戻す。ウエハ搬入出室8内のウエハ搬送装置16によりロードロック室内のウエハWを取り出し、フープFのいずれかに収容される。以上のような動作を1ロットのウエハWに対して行い、1セットの処理が終了する。[成膜装置1、2の構成例]次に、工程110及び工程130を実施するための、成膜装置1、2の構成について、図4を参照しながら説明する。図4は、本発明の実施の形態に係る成膜装置1又は2の構成例を示す概略図である。なお、成膜装置1及び2による第1及び第2の高誘電率絶縁膜の好ましい成膜方法として、ALD又はCVDにより成膜する場合の、成膜装置の例について、説明するが、図示しないPVDにより成膜する構成であっても良い。成膜装置1は、気密に構成された略円筒状のチャンバ31を有しており、その中には被処理体であるウエハWを水平に支持するためのサセプタ32が配置されている。サセプタ32の中央下部には、円筒状の支持部材33が設けられ、サセプタ32は支持部材33により支持されている。サセプタ32は、例えばAlNのセラミックスから構成されている。また、サセプタ32には、ヒーター35が埋め込まれており、このヒーター35にはヒーター電源36が接続されている。一方、サセプタ32の上面近傍には熱電対37が設けられ、熱電対37の信号はコントローラ38に伝送されるようになっている。そして、コントローラ38は、熱電対37の信号に応じてヒーター電源36に指令を送信し、ヒーター35の加熱を制御してウエハWを所定の温度に制御するようになっている。チャンバ31の内壁、サセプタ32及び支持部材33の外周には、付着物が堆積することを防止するための石英ライナー39が設けられている。石英ライナー39とチャンバ31の壁部との間には、パージガスシールドガスを流すようになっており、これにより壁部へ付着物が堆積することが防止されコンタミネーションが防止される。なお、石英ライナー39はチャンバ31内のメンテナンスが効率的に行われるように取り外しが可能な構成となっている。チャンバ31の天壁31aには、円形の孔31bが形成されており、そこからチャンバ31内へ突出するシャワーヘッド40が嵌め込まれている。シャワーヘッド40は、前述の成膜用の原料ガスをチャンバ31内に吐出するためのものであり、その上部には原料ガスが導入される第1の導入路41と、酸化剤が導入される第2の導入路42とが接続されている。シャワーヘッド40の内部には上下2段に空間43、44が設けられている。上側の空間43には第1の導入路41が繋がっており、この空間43から第1のガス吐出路45がシャワーヘッド40の底面まで延びている。下側の空間44には、第2の導入路42が繋がっており、この空間44から第2のガス吐出路46がシャワーヘッド40の底面まで延びている。即ち、シャワーヘッド40は、原料ガスと酸化剤とが混じることなく、空間43、44で均一に拡散して、それぞれ独立して吐出路45及び46から吐出するポストミックスタイプとなっている。なお、サセプタ32は図示しない昇降機構により昇降可能となっており、原料ガスに曝される空間を極小化するようにプロセスギャップが調整される。チャンバ31の底壁には、下方に向けて突出する排気室51が設けられている。排気室51の側面には排気管52が接続されており、この排気管52には排気装置53が接続されている。排気装置53を作動させることにより、チャンバ31内を所定の真空度まで減圧することが可能となっている。チャンバ31の側壁には、ウエハ搬送室5との間でウエハWの搬入出を行うための搬入出口54と、この搬入出口54を開閉するゲートバルブGとが設けられている。なお、第1又は第2の高誘電率絶縁膜をCVDにより成膜する場合には、前述の原料ガスが第1の導入路41、酸化剤が第2の導入路42を通って同時にシャワーヘッド40に供給される。ALDにより成膜する場合いは、前述の原料ガス及び酸化剤が、交互に供給される。原料ガスは、例えば原料容器から液体状の原料を圧送して、気化器で気化させて供給される。このように構成された成膜装置においては、先ず、チャンバ31内にウエハWを搬入した後、その中を排気して所定の真空状態とし、ヒーター35によりウエハWを所定温度に加熱する。この状態で、CVDの場合は第1導入路41及び第2導入路42を介して原料ガスと酸化剤とを同時にシャワーヘッド40を介してチャンバ31内に導入する。ALDの場合には、これらを交互にチャンバ31内に導入する。これにより、加熱されたウエハW上で原料ガスと酸化剤とが反応し、ウエハW上に所定の高誘電率絶縁膜が成膜される。[プラズマ処理装置3の構成例]次に、工程115を実施するための、プラズマ処理装置3について、図5を参照しながら説明する。図5は、本発明の実施の形態に係るプラズマ処理装置3の構成例を示す概略図である。なお、ここでは、マイクロ波プラズマ装置の例であり、RLSARadialLineSlotAntennaマイクロ波プラズマ方式のマイクロ波プラズマ処理装置の例を示すが、本発明はこの点において限定されない。プラズマ処理装置3は、略円筒状のチャンバ81と、その中に設けられたサセプタ82と、チャンバ81の側壁に設けられた処理ガスを導入するガス導入部83とを有する。また、プラズマ処理装置3には、チャンバ81の上部の開口部に臨むように設けられ、多数のマイクロ波透過孔84aが形成された平面アンテナ84と、マイクロを発生させるマイクロ波発生部85と、マイクロ波発生部85を平面アンテナ84に導くマイクロ波伝送機構86とが設けられる。平面アンテナ84の下方には、誘電体からなるマイクロ波透過板91が設けられ、平面アンテナ84の上にはシールド部材92が設けられている。シールド部材92は水冷構造となっている。なお、平面アンテナ84の上面には誘電体からなる遅波材が設けられていても良い。マイクロ波伝送機構86は、マイクロ波発生部85からマイクロ波を導く水平方向に伸びる導波管101と、平面アンテナ84から上方に伸びる内導体103及び外導体104からなる同軸導波管102と、導波管101と同軸導波管102との間に設けられたモード変換機構105とを有する。なお、符号93は排気管である。また、サセプタ82には、イオン引き込みのための高周波電源106が接続されていても良い。プラズマ処理装置3は、マイクロ波発生部85で発生したマイクロ波を、マイクロ波伝送機構86を介して所定のモードで平面アンテナ84に導き、平面アンテナ84のマイクロ波透過孔84a及びマイクロ波透過板91を通ってチャンバ81内に均一に供給する。供給されたマイクロ波により、ガス導入部83から供給された処理ガスはプラズマ化され、プラズマ中の活性種例えば、ラジカルにより、ウエハW上の第1の高誘電率絶縁膜はプラズマ処理される。なお、処理ガスとしては、O2ガス、O2ガス希ガス、希ガス、希ガスN2ガスを用いることができる。[結晶化処理装置4の構成例]次に、工程120を実施するための、結晶化処理装置4について、図6を参照しながら説明する。図6は、本発明の実施の形態に係る結晶化処理装置4の構成例を示す概略図である。図6に示す結晶化処理装置4は、ランプ加熱を用いたRTP装置として構成され、第1の高誘電率絶縁膜に対してスパイクアニールを施すものである。結晶化処理装置4は、気密に構成された略円筒状のチャンバ121を有し、チャンバ121内にはウエハWを回転可能に支持する支持部材122が回転可能に設けられている。支持部材122の回転軸123は下方に延び、チャンバ121外の回転駆動機構124により回転される。チャンバ121の外周には、環状に排気経路125が設けられており、チャンバ121と排気経路125は排気孔126を介して繋がっている。そして、排気径路125の少なくとも1箇所に真空ポンプ等の排気機構不図示が接続され、チャンバ121内が排気されるようになっている。チャンバ121の天壁には、ガス導入管128が挿入されており、ガス導入管128にはガス供給管129が接続されている。即ち、ガス供給管129及びガス導入管128を介して、処理ガスがチャンバ121内に導入されるようになっている。処理ガスとしてはArガス等の希ガスやN2ガスを好適に用いることができる。チャンバ121の底部には、ランプ室130が設けられており、ランプ室130の上面は石英等の透明材料からなる透光板131が設けられている。ランプ室内には複数の加熱ランプ132が設けられており、ウエハWを加熱することが可能となっている。なお、ランプ室130の底面と回転駆動機構124との間には、回転軸123を囲むようにベローズ133が設けられている。結晶化処理装置4においては、先ず、チャンバ121内にウエハWを搬入した後、その中を排気して所定の真空状態とする。その後、チャンバ121内に処理ガスを導入しつつ、回転駆動機構124により支持部材122を介してウエハWを回転させるとともにランプ室130のランプ132によりウエハWを急速に昇温し所定温度になった時点でランプ132をオフにして急速に降温する。これにより、短時間結晶化処理が可能となる。なお、ウエハWは必ずしも回転させなくてもよい。また、ランプ室130をウエハWの上方に配置する構成であっても良い。この場合、ウエハWの裏面側に冷却機構を設けて、より急速な降温を可能にする構成であっても良い。[実施の形態]次に、本発明の半導体の製造方法の効果を実証した実施の形態について説明する。≪第1の実施の形態≫まず、希フッ酸等によりシリコンウエハの表面を洗浄した。洗浄後のシリコンウエハを塩酸過水で洗浄することにより、SiO2からなる界面層を形成した工程100。形成後のシリコンウエハWに対して、第1の高誘電率絶縁膜として、ALDにより2.5nmのHfO2を成膜し工程110、700°Cのスパイクアニール処理を施した工程120。さらに、第2の高誘電率絶縁膜として3nmのTiO2をPVDにより成膜した工程130。その後、PVDによりゲート電極として10nmのTiNを形成し工程140、10分間、400°Cの低温熱処理を施すことにより、実施例1の半導体装置を製造した。また、比較例として、工程120のスパイクアニールを施さない例、工程130の第2の高誘電率絶縁膜を成膜しない例、工程130後に高温熱処理を施した例を示す。なお、実施例及び比較例の詳細な製造条件を表1に示す。表1に、実施例及び比較例で得られた半導体装置について、EOTnm、リーク電流A/cm2を示す。また、表1には、フラットバンド電圧VFB;Vも示している。表1より実施例1で得られた半導体装置は、EOTが最も小さかった。一方、リーク電流に関しては、比較例1の方法は、実施例1の方法と比してリーク電流は小さかったが、EOTが1nm以上であった。即ち、実施例の方法は、EOTを低減しつつ、リーク電流を抑制できるEOTとリーク電流の特性値を両立できることがわかった。図7に、高分解能ラザフォード後方散乱分析装置HR-RBSによる、実施例1図7a及び比較例2図7bで得られた半導体装置の深さ方向に対する、各元素の濃度分布を示す。なお、横軸の軸方向は、シリコンウエハWを下面として水平な面に静置した場合に、TiO2膜の上面を0nmとして、TiO2膜の上面から鉛直方向下向きの方向である。図7bより、比較例の方法で得られた半導体装置は、第1の高誘電率絶縁膜HfO2膜と第2の高誘電率絶縁膜TiO2膜の界面において、HfとTiが相互拡散していることがわかる。特に、Hfは、TiO2相の奥深くまで拡散し、このことがリーク電流の増加要因の1つになっている。HfとTiの相互拡散の増加は、HfO2膜及びTiO2膜の成膜の後に、高温700°Cでの結晶化熱処理を施したため、結晶粒界が形成され、拡散係数が大きくなったと考えられる。一方、図7aより、実施例の方法で得られた半導体装置は、比較例の方法で得られた半導体装置と比して、HfとTiの相互拡散が抑制されていることがわかる。これは、HfO2膜の成膜後に結晶化熱処理を施し、その後、TiO2膜を成膜し、TiO2膜の成膜後は、高温での熱処理を施さなかったからであると考えられる。≪第2の実施の形態≫次に、本発明の半導体装置の製造方法において、スパイクアニール短時間熱処理、工程120の効果を実証した実験について、図8を参照して説明する。図8に、本発明に係る半導体装置の製造方法において、成膜後の膜のX線回折XRD分析の結果を示す。まず、希フッ酸等によりシリコンウエハの表面を洗浄した。洗浄後のシリコンウエハを塩酸過水で洗浄することにより、SiO2からなる界面層を形成した工程100。形成後のシリコンウエハWに対して、第1の高誘電率絶縁膜として、ALDにより2.5nmのHfO2を成膜し工程110、700°Cのスパイクアニール処理を施した工程120。さらに、PVDにより第2の高誘電率絶縁膜として3nmのTiO2を成膜した工程130。このようにして得られた膜のXRD分析の結果について、図8では実線で示している。また、図8には比較例として、工程120において、900°Cで10分間熱処理し、その後の処理を行わなかった膜のXRD分析の結果について、破線で示している。図8より、比較例の方法で得られた膜は、熱処理により、安定相であるMonoclinic相比誘電率ε=16程度由来のピークが観察された。一方、実施例の方法で得られた膜は、HfO2膜の成膜後に短時間の結晶化熱処理スパイクアニールを施し、その後、TiO2膜を成膜し、TiO2膜の成膜後は、高温での熱処理を施さなかったため、準安定相であるCubic相比誘電率ε=29程度由来のピークが観察された。即ち、本発明の半導体装置の製造方法により、比誘電率が高いHfO2相例えば、Cubic相を、効率よく析出することができたため、実施例で得られた膜の電気的特性が向上したと考えられる。≪第3の実施の形態≫次に、本発明の半導体装置の製造方法において、プラズマ処理する工程工程115の効果及び第2の高誘電率絶縁膜の膜厚を実証した実験について、説明する。まず、希フッ酸等によりシリコンウエハの表面を洗浄した。洗浄後のシリコンウエハを塩酸過水で洗浄することにより、SiO2からなる界面層を形成した工程100。形成後のシリコンウエハWに対して、第1の高誘電率絶縁膜として、ALDにより2.5nmのHfO2を成膜し工程110、HfO2膜にプラズマ処理を施した。この時、一部の例においては、プラズマ処理を施さなかった。その後、700°Cのスパイクアニール処理を施した工程120。さらに、第2の高誘電率絶縁膜として0~5nmのTiO20nmとは、TiO2を成膜しなかった場合を指すをPVDにより成膜した工程130。その後、ゲート電極として10nmのTiNを形成し工程140、10分間、400°Cの低温熱処理を施すことにより、半導体装置を製造した。第3の実施の形態において、実施例及び比較例の詳細な製造条件を表2に示す。表2に、実施例及び比較例で得られた半導体装置について、EOTnm、リーク電流A/cm2を示す。また、表2には、フラットバンド電圧VFB;Vも示している。表2より、プラズマ処理を施すことにより、EOTの薄膜化及びリーク電流の抑制が達成されたことが確認された。これは、プラズマ処理することにより、HfO2の成膜時において残存した微細構造を粉砕され、結晶化熱処理時において、高い比誘電率を有するCubic相やTetragonal相を析出しやすくなったからであると考えられる。また、表2により、本実施の形態の実施範囲においては、EOT及びリーク電流ともに、第2の高誘電率絶縁膜の膜厚依存性は小さく、5nm以下の第2の高誘電率絶縁膜を成膜積層することにより、EOTの薄膜化及びリーク電流の抑制が達成された≪第4の実施の形態≫次に、本発明の半導体装置の製造方法において、第2の高誘電率絶縁膜としてWO3を成膜した場合について、説明する。まず、希フッ酸等によりシリコンウエハの表面を洗浄した。洗浄後のシリコンウエハを塩酸過水で洗浄することにより、SiO2からなる界面層を形成した工程100。形成後のシリコンウエハWに対して、第1の高誘電率絶縁膜として、ALDにより2.5nmのHfO2を成膜し工程110た。その後、700°Cのスパイクアニール処理を施した工程120。さらに、第2の高誘電率絶縁膜として0.2~5nmのWO3をPVDにより成膜した工程130。その後、ゲート電極として10nmのTiNを形成し工程140、10分間、400°Cの低温熱処理を施すことにより、半導体装置を製造した。第4の実施の形態において、実施例の詳細な製造条件を表3に示す。表3には、参考として、表1の実施例1及び比較例5の条件及び結果を示している。表3に、実施例及び比較例で得られた半導体装置について、EOTnmを示す。また、表3には、フラットバンド電圧VFB;Vも示している。表3より、第2の高誘電率絶縁膜としてWO3を成膜した場合、0.2nm~0.5nm程度のWO3を成膜することにより、EOTの薄膜化を達成することができた。なお、本発明は、上記実施の形態に限定されることなく種々変形可能である。例えば、本発明のゲート絶縁膜の形成方法は、キャパシタの容量絶縁膜キャパシタ容量膜の形成方法にも適用することができる。また、上記実施の形態では、被処理体としてシリコンウエハシリコン基板を用いたが、他の半導体基板であっても良い。