"自動利得制御機構を使用して、線間電圧に応じて正規化信号及び正規化利得を生成する正規化部であって、前記正規化信号を前記線間電圧と前記正規化利得との積と等しくし、前記正規化利得を前記線間電圧の振幅の逆数に比例させる正規化部と、前記正規化部に接続して、算術演算を実行することで基準電流信号を生成する基準電流生成部であって、前記算術演算は前記正規化信号を含む基準電流生成部と、ゲート駆動信号を生成するのに使用するゲート駆動信号生成部であって、前記ゲート駆動信号のデューティを、前記基準電流信号と電流検出信号との電圧比較で決定するゲート駆動信号生成部を備えることを特徴とする新規な力率補正機構を有する電力変換制御装置。前記基準電流生成部は、前記算術演算として:SREFC=VNORM×SG式中、SREFCは前記基準電流信号であり、VNORMは前記正規化信号であり、SGは前記正規化利得であるを実行するために乗算器を備えることを特徴とする、請求項1に記載の新規な力率補正機構を有する電力変換制御装置。前記基準電流生成部は、前記算術演算として:SREFC=VNORM式中、SREFCは前記基準電流信号であり、VNORMは前記正規化信号であるを実行するためにバッファを備えることを特徴とする、請求項1に記載の新規な力率補正機構を有する電力変換制御装置。前記基準電流生成部は、前記算術演算として:SREFC=VNORM×VNORM式中、SREFCは前記基準電流信号であり、VNORMは前記正規化信号であるを実行するために乗算器を備えることを特徴とする、請求項1に記載の新規な力率補正機構を有する電力変換制御装置。前記基準電流生成部は、前記算術演算として:SREFC=VNORM×VNORMVO×SG式中、SREFCは前記基準電流信号であり、VNORMは前記正規化信号であり、VOは出力電圧であり、SGは前記正規化利得であるを実行するために、可変利得増幅器と、コンバイナと、乗算器を備えることを特徴とする、請求項1に記載の新規な力率補正機構を有する電力変換制御装置。前記基準電流生成部は、前記算術演算として:SREFC=VNORM×VO×SG式中、SREFCは前記基準電流信号であり、VNORMは前記正規化信号であり、VOは出力電圧であり、SGは前記正規化利得であるを実行するために、可変利得増幅器と、乗算器を備えることを特徴とする、請求項1に記載の新規な力率補正機構を有する電力変換制御装置。線間電圧に応じて正規化信号を、該線間電圧に正規化利得を乗算して生成するのに使用する正規化部であって、前記正規化利得を前記線間電圧の振幅の逆数に比例させる正規化部と、前記正規化部に接続して、算術演算を実行することによって基準電流信号を生成する基準電流生成部であって、前記算術演算は前記正規化信号を含む基準電流生成部と、ゲート駆動信号を生成するのに使用するゲート駆動信号生成部であって、前記ゲート駆動信号のデューティを、前記基準電流信号と電流検出信号との電圧比較で決定するゲート駆動信号生成部を備えることを特徴とする新規な力率補正機構を有する電力変換制御装置。前記基準電流生成部を使用して、SREFC=VNORM×SG、SREFC=VNORM、SREFC=VNORM×VNORM、SREFC=VNORM×VNORMVO×SG、SREFC=VNORM×VO×SG式中、SREFCは前記基準電流信号であり、VNORMは前記正規化信号であり、VOは出力電圧であり、SGは前記正規化利得であるから成る群から選択した1式による前記算術演算を実行することを特徴とする、請求項7に記載の新規な力率補正機構を有する電力変換制御装置。前記基準電流信号を、前記ゲート駆動信号生成部におけるピーク基準電流として使用することを特徴とする、請求項8に記載の新規な力率補正機構を有する電力変換制御装置。前記基準電流信号を、前記ゲート駆動信号生成部における平均基準電流として使用することを特徴とする、請求項8に記載の新規な力率補正機構を有する電力変換制御装置。本発明の主な目的は、降圧型、昇降圧型、又は昇圧型等とできる、電力変換回路用の新規な力率補正機構を有する電力変換制御装置を提案することである。本発明の前述した目的を達成するために、新規な力率補正機構を有する電力変換制御装置を提案し、該電力変換制御装置は、線間電圧に応じて正規化信号を、該線間電圧に正規化利得を乗算して生成するのに使用する正規化部であって、正規化利得を線間電圧の振幅の逆数に比例させる正規化部と、正規化部に接続して、算術演算を実行することによって基準電流信号を生成する基準電流生成部であって、算術演算は正規化信号を含む基準電流生成部と、ゲート駆動信号を生成するのに使用するゲート駆動信号生成部であって、ゲート駆動信号のデューティを、基準電流信号と電流検出信号との電圧比較で決定するゲート駆動信号生成部を含む。審査官が、本発明の目的、構造、革新的特徴、性能について一層容易に理解できるように、好適実施例を添付図と共に、本発明の詳細な説明に用いる。以下では、本発明について、本発明の好適実施形態を示す添付図を参照して、更に詳細に説明する。電力変換用途について説明している図2を参照されたい。図2では、本発明の好適実施形態による新規な力率補正機構を有する制御装置200を使用して、電力変換回路230を、入力電流IINの波形を線間電圧VLINEと類似させ、出力電流IOの平均を、一定レベルに従い調整して、対応する出力電圧VOで負荷240を供給するように、制御する。図2で分かるように、制御装置200は、基準電流生成モジュール210―正規化部211と基準電流生成部212を有する―と、ゲート駆動信号生成部220とを含む。正規化部211を使用して、線間電圧VLINEを正規化利得SGと乗算して、線間電圧VLINEに応じて、正規化した信号VNORMを生成するが、該正規化利得SGを線間電圧VLINEの振幅の逆数と比例させる。正規化部211は、例えば自動利得制御機構を利用して、式:VNORM=VLINE×SG式中、SGは、VNORMの振幅がVLINEの様々な振幅に関係なく一定となるように、調節処理中に導出するを実行するが、該自動利得制御機構に限定するものではない。基準電流生成部212を、正規化部211に接続して、算術演算を実行して基準電流信号SREFCを生成するが、算術演算は正規化した信号VNORMを含み、該算術演算を、SREFC=VNORM×SG、SREFC=VNORM、SREFC=VNORM×VNORM、SREFC=VNORM×VNORMVO×SG、SREFC=VNORM×VO×SGから成る群から1つ選択できる。ゲート駆動信号生成部220を使用して、ゲート駆動信号VGを生成するが、該ゲート駆動信号VGのデューティを、基準電流信号SREFCと電流検出信号SCSとの電圧比較により決定する。異なる運転モードでの異なる型の電力変換装置に対して、正規化した信号VNORMを含む異なる形の算術演算を使用でき、電圧比較処理中、基準電流信号SREFCをピーク基準電流として使用して、電流検出信号SCSのピーク値を決定できる、又は平均基準電流として使用して、電流検出信号SCSの平均値を決定できる。例えば、電力変換用途を境界電流モードの昇圧変換器とした場合、基準電流信号生成モジュール210を、図3に示す回路ブロックで実装でき、該回路ブロックは、正規化部211と増幅器312を含み、式SREFC=VNORM×SGを実現する。このように設計した基準電流信号SREFCは、この種の用途に関する限り、一定の平均出力電流と良好な力率を提供できる。この原理について以下で詳しく説明する。VLINEを、全波整流の線間電圧VLINEの周期に対してVAsinθ0°<θ<180°として表し、VGのスイッチング周波数を、1スイッチング周期中、SREFC=VNORM×SGをピーク基準電流として採用することで、VLINEのスイッチング周波数より大幅に高くすると、入力電力を、VLINE×IIN,avg=VLINE×SREFC/2=VLINE×VNORM×SG/2=VNORM×VNORM/2=Ksinθ2/2式中、IIN,avgは入力電流IINの平均であり、SG=K/VA、Kは定数であるとして表すことができ、平均出力電流IO,avgを、IO,avg=SREFC/2×tOFF/tONtOFF=SREFC/2×VLINE/VO=VNORM×SG/2×VLINE/VO=VNORM2/2VO=Ksinθ2/2VO式中、tONはVGのアクティブ期間であり、tOFFはVGの非アクティブ期間であるとして表すことができる。このように、入力電流IINは線間電圧VLINEと同調し、全波整流の線間電圧VLINEの周期に亘る平均出力電流は、VLINEの振幅とは無関係になる。更に、電力変換用途を、電流不連続モードの固定周波数のフライバック変換器とした場合、基準電流信号生成モジュール210を、図4で説明した回路ブロックで実装でき、該回路ブロックは、正規化部211とバッファ412を含み、式SREFC=VNORMを実現する。このように設計した基準電流信号SREFCは、この種の用途に関する限り、一定の平均出力電流と良好な力率を提供できる。この原理について以下で詳しく説明する。VLINEを、全波整流の線間電圧VLINEの周期に対してVAsinθ0°<θ<180°として表し、VGのスイッチング周波数を、1スイッチング周期中、SREFC=VNORMをピーク基準電流として採用することで、VLINEのスイッチング周波数より大幅に高くすると、入力電力を、VLINE×IIN,avg=LSREFC2/2T=LVNORM2/2T=LKsinθ2/2T式中、IIN,avgは入力電流IINの平均であり、Lはインダクタのインダクタンス、Kは定数、Tはスイッチングサイクル周期であるとして表すことができ、平均出力電流IO,avgを、IO,avg=PIN/VO=LKsinθ2/2TVO式中、PINは入力電力であるとして表すことができる。このように、入力電流は線間電圧VLINEと同調し、全波整流の線間電圧VLINEの周期に亘る平均出力電流は、VLINEの振幅とは無関係になる。注意すべきは、バッファ412を別の等価回路―例えば、フィードスルー接続で置換えられる点である。更にまた、電力変換用途を、一次側等価回路と考えられる降圧変換器又はフォワード変換器とした場合、基準電流信号生成モジュール210を、図5で説明した回路ブロックで実装でき、該回路ブロックは、正規化部211と増幅器512を含み、式SREFC=VNORM×VNORMを実現する。このように設計した基準電流信号SREFCは、この種の用途に関する限り、一定の平均出力電流と良好な力率を提供でき、その上、平均出力電流は出力電圧とは無関係となるため、この設計は、LED間の仕様のばらつきにより出力電圧にばらつきが多いLED照明用途に特に適している。この原理について以下で詳しく説明する。VLINEを、全波整流の線間電圧VLINEの周期に対してVAsinθ0°<θ<180°として表し、VGのスイッチング周波数を、1スイッチング周期中、SREFC=VNORM×VNORMを境界電流モード運転用ピーク基準電流として採用することで、VLINEのスイッチング周波数より大幅に高くすると、入力電力を、VLINE×IIN,avg=VLINE×SREFC/2×tOFF/tONtOFF=VLINE×SREFC/2×VO/VLINE=VNORM2×VO/2=VOKsinθ2/2式中、IIN,avgは入力電流IINの平均であり、tONはVGのアクティブ期間であり、tOFFはVGの非アクティブ期間であり、Kは定数であるとして表すことができ、平均出力電流IO,avgを、IO,avg=SREFC/2=VNORM2/2=Ksinθ2/2として表すことができる。連続電流モードに関して、1スイッチング周期中、平均基準電流としてSREFC=VNORM×VNORMを採用することで、入力電力を、VLINE×IIN,avg=VLINE×SREFC×VO/VLINE=VNORM2×VO=VOKsinθ2式中、IIN,avgは入力電流IINの平均であり、Kは定数であるとして表すことができ、平均出力電流IO,avgを、IO,avg=SREFC=VNORM2=Ksinθ2として表すことができる。このように、入力電流は線間電圧VLINEと同調し、全波整流線間電圧VLINEの周期に亘る平均出力電流は、VLINE及びVOの振幅とは無関係になる。更にまた、電力変換用途を、一次側等価回路として昇降圧変換器又はフライバック変換器とした場合、基準電流信号生成モジュール210を、図6で説明した回路ブロックで実装でき、該回路ブロックは、正規化部211、可変利得増幅器612a、コンバイナ612b、乗算器612cを含み、式SREFC=VNORM×VNORMVO×SGを実現する。このように設計した基準電流信号SREFCは、この種の用途に関する限り、一定の平均出力電流と良好な力率を提供でき、その上、平均出力電流は出力電圧とは無関係となるため、この設計は、LED間の仕様のばらつきにより出力電圧にばらつきが多いLED照明用途に特に適している。この原理について以下で詳しく説明する。VLINEを、全波整流の線間電圧VLINEの周期に対してVAsinθ0°<θ<180°として表わし、VGのスイッチング周波数を、1スイッチング周期中、SREFC=VNORM×VNORMVO×SGを境界電流モード運転用ピーク基準電流として採用することで、VLINEのスイッチング周波数より大幅に高くすると、入力電力を、VLINE×IIN,avg=VLINE×SREFC/2×VO/VLINEVO=VNORM2/2×VO=VOKsinθ2/2式中、IIN,avgは入力電流IINの平均であり、Kは定数であるとして表すことができ、平均出力電流IO,avgを、SREFC/2×tOFF/tONtOFF=SREFC/2×VLINE/VOVLINE=VNORM×VNORMVO×SG×VLINE/VOVLINE/2=VNORM2/2=Ksinθ2/2式中、tONはVGのアクティブ期間であり、tOFFはVGの非アクティブ期間であるとして表すことができる。連続電流モードに関して、1スイッチング周期中、平均基準電流としてSREFC=VNORM×VNORMVO×SGを採用することで、入力電力を、VLINE×IIN,avg=VLINE×SREFC×VO/VLINEVO=VNORM2×VO=VOKsinθ2式中、IIN,avgは入力電流IINの平均であり、Kは定数であるとして表すことができ、平均出力電流IO,avgを、IO,avg=SREFC×tOFF/tONtOFF=SREFC×VLINE/VOVLINE=VNORM×VNORMVO×SG×VLINE/VOVLINE=VNORM2=Ksinθ2式中、tONはVGのアクティブ期間であり、tOFFはVGの非アクティブ期間であるとして表すことができる。このように、入力電流は線間電圧VLINEと同調し、全波整流線間電圧VLINEの周期に亘る平均出力電流は、VLINE及びVOの振幅とは無関係になる。更にまた、電力変換用途を、昇圧変換器とした場合、基準電流信号生成モジュール210を、図7で説明した回路ブロックで実装でき、該回路ブロックは、正規化部211、可変利得増幅器712a、乗算器712cを含み、式SREFC=VNORM×VO×SGを実現する。このように設計した基準電流信号SREFCは、この種の用途に関する限り、一定の平均出力電流と良好な力率を提供でき、その上、平均出力電流は出力電圧とは無関係となるため、この設計は、LED間の仕様のばらつきにより出力電圧にばらつきが多いLED照明用途に特に適している。この原理について以下で詳しく説明する。VLINEを、全波整流の線間電圧VLINEの周期に対してVAsinθ0°<θ<180°として表し、VGのスイッチング周波数を、1スイッチング周期中、SREFC=VNORM×VO×SGを境界電流モード運転用ピーク基準電流として採用することで、VLINEのスイッチング周波数より大幅に高くすると、入力電力を、VLINE×IIN,avg=VLINE×SREFC=VLINE×VNORM×VO×SG=VNORM2×VO=VOKsinθ2式中、IIN,avgは入力電流IINの平均であり、Kは定数であるとして表すことができ、平均出力電流IO,avgを、IO,avg=SREFC/2×tOFF/tONtOFF=SREFC/2×VLINE/VO=VNORM×VO×SG×VLINE/VO/2=VNORM2/2=Ksinθ2/2式中、tONはVGのアクティブ期間であり、tOFFはVGの非アクティブ期間であるとして表すことができる。連続電流モードに関して、1スイッチング周期中、平均基準電流としてSREFC=VNORM×VO×SGを採用することで、入力電力を、VLINE×IIN,avg=VLINE×SREFC=VLINE×VNORM×VO×SG=VNORM2×VO=VOKsinθ2式中、IIN,avgは入力電流IINの平均であり、Kは定数であるとして表すことができ、平均出力電流IO,avgを、IO,avg=SREFC×tOFF/tONtOFF=SREFC×VLINE/VO=VNORM×VO×SG×VLINE/VO=VNORM2=Ksinθ2式中、tONはVGのアクティブ期間であり、tOFFはVGの非アクティブ期間であるとして表すことができる。このように、入力電流は線間電圧VLINEと同調し、全波整流の線間電圧VLINEの周期に亘る平均出力電流は、VLINE及びVOの振幅とは無関係になる。以上の明細書から分かるように、線間電圧を処理する正規化部を有する本発明の電力変換制御装置を使用して、降圧型、昇降圧型、昇圧型、フライバック型等の電力変換器用の新規な力率補正機構を提案し、従来技術で必要とされた大型の誤差増幅器を排除できる。従って、本発明は従来技術の制御装置を改善でき、特許を付与するに値するものである。本発明を、一例として、好適実施形態に関して記載したが、当然ながら本発明はこれらに限定されるものではない。逆に、様々な変更例、同様の仕組み及び手順をカバーするものとし、従って、添付のクレームの範囲は、そうした変更例、同様の仕組み及び手順全てを包含するように、最も広く解釈されるべきである。以上説明を纏めると、本明細書において本発明は、従来の構造より性能を向上させ、更に特許出願要件に適合するもので、審査及び相応の特許権を付与する特許庁に提出される。"