"第1のグランドパターンが形成された第1のグランド導体層と、前記第1のグランド導体層の上面に配置され、第1の線路パターンが形成された第1の基板と、前記第1のグランド導体層の上面に配置され、第2のグランドパターンが形成された第2のグランド導体層と、前記第2のグランド導体層の上面に配置され、第2の線路パターンが形成された第2の基板と、前記第1の線路パターンと前記第2の線路パターンとを接続する第1のボンディングワイヤとを備え、前記第1のグランド導体層の上面の前記第2のグランド導体層との接続部には、傾斜が形成されており、前記第2のグランド導体層の底面の前記第1のグランド導体層との接続部には、前記第1のグランド導体層上面の前記接続部の前記傾斜に嵌合するように傾斜が形成されていることを特徴とするパッケージ装置。前記第2の基板に挟まれて前記第2のグランド導体層の上面に配置された高周波回路基板と、前記第2の線路パターンと前記高周波回路基板とを接続する第2のボンディングワイヤとをさらに備えることを特徴とする請求項1に記載のパッケージ装置。前記第1のボンディングワイヤを介して、前記第1の基板と前記第2の基板との間で高周波信号が伝送されることを特徴とする請求項1または2に記載のパッケージ装置。第1のグランドパターンが形成された第1のグランド導体層と、前記第1のグランド導体層の上面に配置され、第1の線路パターンが形成された第1の基板と、前記第1のグランド導体層の上面に配置され、第2のグランドパターンが形成された第2のグランド導体層と、前記第2のグランド導体層の上面に配置され、第2の線路パターンが形成された第2の基板と、前記第2の基板に挟まれて前記第2のグランド導体層上に配置された高周波回路基板と、前記第2のグランド導体層上に配置され、前記第2の基板と前記高周波回路基板とを囲むシールリングと、一端が前記第2の線路パターンに接続され、他端が前記シールリングの外部に突出配置され前記第1の線路パターンに接続されたリードとを備え、前記第1のグランド導体層の上面の前記第2のグランド導体層との接続部には、傾斜が形成されており、前記第2のグランド導体層の底面の前記第1のグランド導体層との接続部には、前記第1のグランド導体層上面の前記接続部の前記傾斜に嵌合するように傾斜が形成されていることを特徴とするパッケージ装置。前記リードを介して、前記第1の基板と前記第2の基板との間で高周波信号が伝送されることを特徴とする請求項4に記載のパッケージ装置。前記第1のグランド導体層の上面の接続部に形成される傾斜は、テーパー状の傾斜であることを特徴とする請求項1~5の内、いずれか1項に記載のパッケージ装置。前記第2の基板下の前記第2のグランド導体層の上面、前記第2のグランド導体層の側面、前記第1のグランド導体層の前記斜面の上面、前記第1の基板下の前記第1のグランド導体層という経路で、前記第1の基板と前記第2の基板との間でグランド電流が流れることを特徴とする請求項1~6の内、いずれか1項に記載のパッケージ装置。このような構造の場合、MIC基板とLTCC基板との隙間ギャップや段差が大きくなり、両基板間のグランド電流経路が長くなり、損失が大きくなり、電流特性を悪化させるという問題があった。本実施の形態が解決しようとする課題は、基板間の高精度の高さ位置合わせなどを必要とせずに基板間のグランド電流の経路長を短くでき、高周波性能の優れたパッケージ装置を提供することにある。本実施の形態に係るパッケージ装置は、第1のグランドパターンが形成された第1のグランド導体層と、第1の線路パターンが形成された第1の基板と、第2のグランドパターンが形成された第2のグランド導体層と、第2の線路パターンが形成された第2の基板と、第1のボンディングワイヤとを備える。第1の基板は、第1のグランド導体層の上面に配置され、第2のグランド導体層は、第1のグランド導体層の上面に配置され、第2の基板は、第2のグランド導体層の上面に配置される。第1のボンディングワイヤは、第1の線路パターンと第2の線路パターンとを接続する。第1のグランド導体層の上面の第2のグランド導体層との接続部には、傾斜が形成されている。第2のグランド導体層の底面の第1のグランド導体層との接続部には、第1のグランド導体層上面の前記接続部の傾斜に嵌合するように傾斜が形成される。次に、図面を参照して、実施の形態を説明する。以下において、同じ要素には同じ符号を付して説明の重複を避け、説明を簡略にする。図面は模式的なものであり、現実のものとは異なることに留意すべきである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。以下に示す実施の形態は、技術的思想を具体化するための装置や方法を例示するものであって、実施の形態は、各構成部品の配置などを下記のものに特定するものでない。この実施の形態は、特許請求の範囲において、種々の変更を加えることができる。[第1の実施の形態]第1の実施の形態に係るパッケージ装置の模式的平面構成は、図1aに示すように表され、図1aのI-I線に沿う模式的断面構造は、図1bに示すように表される。また、図1bのA部分の拡大図は、図2に示すように表される。第1の実施の形態に係るパッケージ装置は、図1~図2に示すように、第1のグランドパターンが形成された第1のグランド導体層300と、第1のグランド導体層300の上面に配置され、第1の線路パターンが形成された第1の基板190と、第1のグランド導体層300の上面に配置され、第2のグランドパターンが形成された第2のグランド導体層200と、第2のグランド導体層200の上面に配置され、第2の線路パターンが形成された第2の基板180と、第1の線路パターンと第2の線路パターンとを接続する第1のボンディングワイヤ16とを備える。ここで、第1のグランド導体層300の上面の第2のグランド導体層200との接続部には、傾斜が形成されており、第2のグランド導体層200の底面の第1のグランド導体層300との接続部には、第1のグランド導体層300上面の前記接続部の傾斜に嵌合するように傾斜が形成される。第1の実施の形態に係るパッケージ装置は、例えば、被試験デバイスを試験するための治具部と被試験デバイスを搭載するパッケージ部とから構成され、図1~図2に示すように、治具グランドGND導体層300と、治具グランド導体層300上面に配置された治具基板配線190と、治具グランド導体層300と治具基板190との間に形成された治具基板グランドGND導体層190aとを有する治具部と、治具グランド導体層300上面に配置されたパッケージグランドGND導体層200と、パッケージグランド導体層200上面の四方のうちの対向する2つの側にそれぞれ配置されたパッケージ基板配線180と、パッケージグランド導体層200とパッケージ基板180との間に形成されたパッケージ基板グランドGND導体層180aと、2つのパッケージ基板180の間に形成された空間部Cavityのパッケージグランド導体層200上面に配置された被試験デバイスDUT:DeviceUnderTest基板24例えばモノリシックマイクロ波集積回路MMIC:MonolithicMicrowaveIntegratedCircuitなどの高周波回路基板とを有するパッケージ部とを備える。治具基板190とパッケージ基板180とは、ボンディングワイヤ1618により接続され、パッケージ基板180とDUT基板24とは、ボンディングワイヤ1214により接続される。治具グランド導体層300上面のパッケージグランド導体層200との接続部には、テーパー状の傾斜が形成されており、パッケージグランド導体層200の底面の治具グランド導体層300との接続部には、治具グランド導体層300の上面の接続部の傾斜に嵌合するように傾斜が形成されている。したがって、治具グランド導体層300上面の接続部とパッケージグランド導体層200の底面の接続部とは、それぞれの傾斜が嵌合するように接続される。治具基板190とパッケージ基板180とには、高周波信号を伝送する信号ラインである線路パターン例えばマイクロストリップ線路パターンが設けられ、線路パターン間をボンディングワイヤ1618などで接続することで、治具基板190とパッケージ基板180との間で高周波信号を伝送させる。それとともに、治具グランド導体層300およびパッケージグランド導体層200によりグランドパターンが形成され、治具基板190とパッケージ基板180との間でグランド電流を流すようにもしている。ここで、一旦、図3に転じると、図3は、比較例に係るパッケージ装置であって、図3aは模式的平面構成を表し、図3bは、図3aのII-II線に沿う模式的断面構造を表している。また、図4は、図3bのA部分の拡大図である。比較例に係るパッケージ装置は、図3~図4に示すように、治具グランド導体層300と、治具グランド導体層300上面に配置された治具基板配線190と、治具グランド導体層300と治具基板190との間に形成された治具基板グランド導体層190aとを有する治具部と、治具グランド導体層300上面に配置されたパッケージグランド導体層200と、パッケージグランド導体層200上面の四方のうちの対向する2つの側にそれぞれ配置されたパッケージ基板配線180と、パッケージグランド導体層200とパッケージ基板180との間に形成されたパッケージ基板グランド導体層180aと、2つのパッケージ基板180の間に形成された空間部Cavityのパッケージグランド導体層200上面に配置されたDUT基板24例えばMMIC基板とを有するパッケージ部とを備える。治具基板190とパッケージ基板180とは、ボンディングワイヤ1618により接続され、パッケージ基板180とDUT基板24とは、ボンディングワイヤ1214により接続される。治具基板190とパッケージ基板180とには、高周波信号を伝送する信号ラインである線路パターン例えばマイクロストリップ線路パターンが設けられ、線路パターン間をボンディングワイヤ1618などで接続することで、治具基板190とパッケージ基板180との間で高周波信号を伝送させる。それとともに、治具グランド導体層300およびパッケージグランド導体層200によりグランドパターンが形成され、治具基板190とパッケージ基板180との間でグランド電流を流す。図3bおよび図4に示すように、治具基板190とパッケージ基板180との間には、隙間ギャップ部が形成されており、破線で示すように、パッケージ基板グランド導体層180a下のパッケージグランド導体層200上面→パッケージグランド導体層200側面→治具グランド導体層300のギャップ部の斜面の上面→治具基板グランド導体層190a下の治具グランド導体層300上面という経路逆方向の流れもありで、グランド電流を流す。このように、比較例に係るパッケージ装置によれば、治具基板190とパッケージ基板180との間にギャップ部が形成されているので、グランド電流の導通経路は、図4に示すように、ギャップ部を迂回させる必要がある。したがって、比較例に係るパッケージ装置の基板間グランド電流経路は、パッケージグランド導体層200の側面の経路その長さは約0.5mm→治具グランド導体層300のギャップ部上面の経路その長さは約0.05~0.1mm→治具グランド導体層300の側面の経路その長さは約0.5mmといったように、経路が長くなってしまう。その結果、例えばパッケージのリターンロス損失が大きくなり、MMICのリターンロスも利得も悪化する。再び、図1~図2に戻って、一方、第1の実施の形態に係るパッケージ装置によれば、治具グランド導体層300上面の接続部とパッケージグランド導体層200の底面の接続部とは、それぞれの傾斜に嵌合するように接続されているので、治具グランド導体層300上面の接続部とパッケージグランド導体層200の底面の接続部との嵌合部分により、比較例に係るパッケージ装置に形成されていたようなギャップ部を、ほぼ埋めることができる。それにより、ギャップ部を迂回させるためのロスを最小限に抑えることができるので、基板間グランド電流経路は、パッケージ基板グランド導体層180a下のパッケージグランド導体層200上面→パッケージグランド導体層200の側面→治具グランド導体層300のギャップ部の斜面の上面→治具基板グランド導体層190a下の治具グランド導体層300上面という経路逆方向の流れもありで済む。第1の実施の形態に係るパッケージ装置による基板間グランド電流経路のパッケージグランド導体層200の側面→治具グランド導体層300のギャップ部の斜面の表面の長さと、比較例に係るパッケージ装置による基板間グランド電流経路のパッケージグランド導体層200の側面→治具グランド導体層300のギャップ部上面→治具グランド導体層300の側面の長さとを比較すると、第1の実施の形態に係るパッケージ装置による経路が極めて短縮されていることが明らかである。第1の実施の形態に係るパッケージ装置によれば、治具グランド導体層300上面の接続部とパッケージグランド導体層200の底面の接続部との嵌合部分により、ギャップ部を埋めることができるので、双方の基板を同じ高さ位置に配置する必要がない。したがって、例えば双方の基板を同じ高さ位置に配置するために高さ位置合わせを精度よく行ったり、基板の厚さを調整したり例えば、厚さを小さくするといった、基板間グランド電流経路を短縮するための余分な手間が不要になる。このように、第1の実施の形態に係るパッケージ装置によれば、簡単で効果的に基板間グランド電流経路を短縮することができ、その結果、パッケージのリターンロス損失を低減することができ、MMICのリターンロスや利得の悪化を防止することができる。[第2の実施の形態]第2の実施の形態に係るパッケージ装置の模式的平面構成は、図5aに示すように表され、図5aのIII-III線に沿う模式的断面構造は、図5bに示すように表される。第2の実施の形態に係るパッケージ装置は、第1のグランドパターンが形成された第1のグランド導体層300と、第1のグランド導体層300の上面に配置され、第1の線路パターンが形成された第1の基板190と、第1のグランド導体層300の上面に配置され、第2のグランドパターンが形成された第2のグランド導体層200と、第2のグランド導体層200の上面に配置され、第2の線路パターンが形成された第2の基板180と、第2の基板180に挟まれて第2のグランド導体層200上に配置された高周波回路基板24と、第2のグランド導体層200上に配置され、第2の基板180とMMIC基板24とを囲むシールリング220と、一端が第2の線路パターンに接続され、他端がシールリング220の外部に突出配置され第1の線路パターンに接続されたリード16aとを備える。ここで、第1のグランド導体層300の上面の第2のグランド導体層200との接続部には、傾斜が形成されており、第2のグランド導体層200の底面の第1のグランド導体層300との接続部には、第1のグランド導体層300上面の接続部の傾斜に嵌合するように傾斜が形成されている。第2の実施の形態に係るパッケージ装置は、例えば、リードつきドロップイン型パッケージを含むように構成され、図5に示すように、治具グランドGND導体層300と、治具グランド導体層300上面に配置された治具基板配線190と、治具グランド導体層300と治具基板190との間に形成された治具基板グランドGND導体層190aとを有する治具部と、治具グランド導体層300上面に配置されたパッケージグランドGND導体層200と、パッケージグランド導体層200上面に配置された高さ調節用の導体ベースプレート210と、導体ベースプレート210の上面の四方のうちの対向する2つの側にそれぞれ配置されたパッケージ基板配線180と、2つのパッケージ基板180の間の導体ベースプレート210上に形成された空間部Cavityの上面に配置されたDUT基板24MMICなどの高周波回路基板と、パッケージグランド導体層200上に配置され、導体ベースプレート210とDUT基板24とパッケージ基板180とを囲むシールリング220と、一端がパッケージ基板180に接続され、他端がシールリング220の外部に突出配置され治具基板190に接続されたリード16aとを有するパッケージ部とを備える。パッケージ基板180とDUT基板24とは、ボンディングワイヤ1214により接続される。治具基板190とパッケージ基板180とは、リード16aを介して接続される。治具グランド導体層300上面のパッケージグランド導体層200との接続部には、テーパー状の傾斜が形成されており、パッケージグランド導体層200の底面の治具グランド導体層300との接続部には、治具グランド導体層300の上面の接続部の傾斜に嵌合するように傾斜が形成されている。したがって、治具グランド導体層300上面の接続部とパッケージグランド導体層200の底面の接続部とは、それぞれの傾斜が嵌合するように接続される。治具基板190とパッケージ基板180とには、高周波信号を伝送する信号ラインである線路パターン例えばマイクロストリップ線路パターンが設けられ、線路パターン間をリード16aなどで接続することで、治具基板190とパッケージ基板180との間で高周波信号を伝送させる。それとともに、治具グランド導体層300およびパッケージグランド導体層200によりグランドパターンが形成され、治具基板190とパッケージ基板180との間でグランド電流を流すようにもしている。第2の実施の形態に係るパッケージ装置によれば、第1の実施の形態に係るパッケージ装置と同様に、治具グランド導体層300上面の接続部とパッケージグランド導体層200の底面の接続部とは、それぞれの傾斜に嵌合するように接続されているので、治具グランド導体層300上面の接続部とパッケージグランド導体層200の底面の接続部との嵌合部分により、比較例に係るパッケージ装置に形成されていたようなギャップ部を、ほぼ埋めることができる。それにより、ギャップ部を迂回させるためのロスを最小限に抑えることができるので、基板間グランド電流経路は、パッケージグランド導体層200上面→パッケージグランド導体層200側面→治具グランド導体層300のギャップ部の斜面の上面→治具基板グランド導体層190a下の治具グランド導体層300上面という経路逆方向の流れもありで済む。第2の実施の形態に係るパッケージ装置による基板間グランド電流経路のパッケージグランド導体層200の側面→治具グランド導体層300のギャップ部の斜面の表面の長さと、比較例に係るパッケージ装置による基板間グランド電流経路のパッケージグランド導体層200の側面→治具グランド導体層300のギャップ部上面→治具グランド導体層300の側面の長さとを比較すると、第2の実施の形態に係るパッケージ装置による経路が極めて短縮されていることが明らかである。第2の実施の形態に係るパッケージ装置によれば、治具グランド導体層300上面の接続部とパッケージグランド導体層200の底面の接続部との嵌合部分により、ギャップ部を埋めることができるので、双方の基板を同じ高さ位置に配置する必要がない。したがって、例えば双方の基板を同じ高さ位置に配置するために高さ位置合わせを精度よく行ったり、基板の厚さを調整したり例えば、厚さを小さくするといった、基板間グランド電流経路を短縮するための余分な手間が不要になる。このように、第2の実施の形態に係るパッケージ装置によれば、基板間グランド電流経路を簡単で効果的に短縮することができ、その結果、パッケージのリターンロス損失を低減することができ、MMICのリターンロスや利得の悪化を防止することができる。半導体素子構造第1~第2の実施の形態に係るパッケージ装置のDUT基板24に搭載される半導体装置140の模式的平面パターン構成の拡大図は、図6aに示すように表され、図6aのJ部分の拡大図は、図6bに示すように表される。また、第1~第2の実施の形態に係るパッケージ装置のDUT基板24に搭載される半導体装置140の構成例1~4であって、図6bのIV-IV線に沿う模式的断面構成例1~4は、それぞれ図7~図10に示すように表される。第1~第2の実施の形態に係るパッケージ装置のDUT基板24に搭載される半導体装置140において、複数のFETセルFET1~FET10は、図6~図10に示すように、半絶縁性基板110と、半絶縁性基板110の第1表面に配置され、それぞれ複数のフィンガーを有するゲートフィンガー電極124、ソースフィンガー電極120およびドレインフィンガー電極122と、半絶縁性基板110の第1表面に配置され、ゲートフィンガー電極124、ソースフィンガー電極120およびドレインフィンガー電極122ごとに複数のフィンガーをそれぞれ束ねて形成した複数のゲート端子電極G1,G2,...,G10、複数のソース端子電極S11,S12,S21,S22,...,S101,S102およびドレイン端子電極D1,D2,...,D10と、ソース端子電極S11,S12,S21,S22,...,S101,S102の下部に配置されたVIAホールSC11,SC12,SC21,SC22,...,SC101,SC102と、半絶縁性基板110の第1表面と反対側の第2表面に配置され、ソース端子電極S11,S12,S21,S22,...,S101,S102に対してVIAホールSC11,SC12,SC21,SC22,...,SC101,SC102を介して接続された接地電極図示省略とを備える。ゲート端子電極G1,G2,...,G10には、ボンディングワイヤが接続され、ドレイン端子電極D1,D2,...,D10には、ボンディングワイヤが接続され、ソース端子電極S11,S12,S21,S22,...,S101,S102の下部には、VIAホールSC11,SC12,SC21,SC22,...,SC101,SC102が形成され、VIAホールSC11,SC12,SC21,SC22,...,SC101,SC102の内壁に形成されたバリア金属層図示省略およびバリア金属層上に形成され、VIAホールを充填する充填金属層図示省略を介してソース端子電極S11,S12,S21,S22,...,S101,S102は、接地電極図示省略に接続されている。半絶縁性基板110は、GaAs基板、SiC基板、GaN基板、SiC基板上にGaNエピタキシャル層を形成した基板、SiC基板上にGaN/AlGaNからなるヘテロ接合エピタキシャル層を形成した基板、サファイア基板、若しくはダイヤモンド基板のいずれかである。構造例1第1~第2の実施の形態に係るパッケージ装置のDUT基板24に搭載される半導体装置140のFETセルの構成例1は、図7に示すように、半絶縁性基板110と、半絶縁性基板110上に配置された窒化物系化合物半導体層112と、窒化物系化合物半導体層112上に配置されたアルミニウム窒化ガリウム層AlxGa1xN0.1≦x≦1118と、アルミニウム窒化ガリウム層AlxGa1xN0.1≦x≦1118上に配置されたソースフィンガー電極S120、ゲートフィンガー電極G124およびドレインフィンガー電極D122とを備える。窒化物系化合物半導体層112とアルミニウム窒化ガリウム層AlxGa1xN0.1≦x≦1118との界面には、2次元電子ガス2DEG:TwoDimensionalElectronGas層116が形成されている。図7に示す構成例1では、高電子移動度トランジスタHEMT:HighElectronMobilityTransistorが示されている。構造例2第1~第2の実施の形態に係るパッケージ装置のDUT基板24に搭載される半導体装置140のFETセルの構成例2は、図8に示すように、半絶縁性基板110と、半絶縁性基板110上に配置された窒化物系化合物半導体層112と、窒化物系化合物半導体層112上に配置されたソース領域126およびドレイン領域128と、ソース領域126上に配置されたソースフィンガー電極S120、窒化物系化合物半導体層112上に配置されたゲートフィンガー電極G124およびドレイン領域128上に配置されたドレインフィンガー電極D122とを備える。窒化物系化合物半導体層112とゲートフィンガー電極G124との界面には、ショットキーコンタクトSchottkyContactが形成されている。図8に示す構成例2では、金属-半導体電界効果トランジスタMESFET:MetalSemiconductorFieldEffectTransistorが示されている。構造例3第1~第2の実施の形態に係るパッケージ装置のDUT基板24に搭載される半導体装置140のFETセルの構成例3は、図9に示すように、半絶縁性基板110と、半絶縁性基板110上に配置された窒化物系化合物半導体層112と、窒化物系化合物半導体層112上に配置されたアルミニウム窒化ガリウム層AlxGa1xN0.1≦x≦1118と、アルミニウム窒化ガリウム層AlxGa1xN0.1≦x≦1118上に配置されたソースフィンガー電極S120およびドレインフィンガー電極D122と、アルミニウム窒化ガリウム層AlxGa1xN0.1≦x≦1118上のリセス部に配置されたゲートフィンガー電極G124とを備える。窒化物系化合物半導体層112とアルミニウム窒化ガリウム層AlxGa1xN0.1≦x≦1118との界面には、2DEG層116が形成されている。図9に示す構成例3では、HEMTが示されている。構造例4第1~第2の実施の形態に係るパッケージ装置のDUT基板24に搭載される半導体装置140のFETセルの構成例4は、図10に示すように、半絶縁性基板110と、半絶縁性基板110上に配置された窒化物系化合物半導体層112と、窒化物系化合物半導体層112上に配置されたアルミニウム窒化ガリウム層AlxGa1xN0.1≦x≦1118と、アルミニウム窒化ガリウム層AlxGa1xN0.1≦x≦1118上に配置されたソースフィンガー電極S120およびドレインフィンガー電極D122と、アルミニウム窒化ガリウム層AlxGa1xN0.1≦x≦1118上の2段リセス部に配置されたゲートフィンガー電極124とを備える。窒化物系化合物半導体層112とアルミニウム窒化ガリウム層AlxGa1xN0.1≦x≦1118との界面には、2DEG層116が形成されている。図10に示す構成例4では、HEMTが示されている。また、上記の構成例1~4においては、活性領域以外の窒化物系化合物半導体層112を電気的に不活性な素子分離領域として用いている。ここで、活性領域とは、ソースフィンガー電極120、ゲートフィンガー電極124およびドレインフィンガー電極122の直下の2DEG層116、ソースフィンガー電極120とゲートフィンガー電極124間およびドレインフィンガー電極122とゲートフィンガー電極124間の2DEG層116からなる。素子分離領域の他の形成方法としては、アルミニウム窒化ガリウム層AlxGa1xN0.1≦x≦118および窒化物系化合物半導体層112の深さ方向の一部まで、イオン注入により形成することもできる。イオン種としては、例えば、窒素N、アルゴンArなどを適用することができる。また、イオン注入に伴うドーズ量は、例えば、約1×1014ions/cm2であり、加速エネルギーは、例えば、約100keV~200keVである。素子分離領域上およびデバイス表面上には、パッシベーション用の絶縁層図示省略が形成されている。この絶縁層としては、例えば、PECVDPlasmaEnhancedChemicalVaporDeposition法によって堆積された窒化膜、アルミナAl2O3膜、酸化膜SiO2、酸窒化膜SiONなどで形成することができる。ソースフィンガー電極120およびドレインフィンガー電極122は、例えば、Ti/Alなどで形成される。ゲートフィンガー電極124は、例えばNi/Auなどで形成することができる。なお、半導体装置140において、ゲートフィンガー電極124、ソースフィンガー電極120およびドレインフィンガー電極122の長手方向のパターン長は、動作周波数が高くなるにつれて、短く設定される。例えば、ミリ波帯においては、パターン長は、約25μm~50μmである。また、ソースフィンガー電極120の幅は、例えば、約40μm程度であり、ソース端子電極S11,S12,S21,S22,...,S101,S102の幅は、例えば、約100μm程度である。また、VIAホールSC11,SC12,SC21,SC22,...,SC101,SC102の形成幅は、例えば、約10μm~40μm程度である。第1~第2の実施の形態に係るパッケージ装置のDUT基板24に搭載される別の半導体装置150の模式的平面パターン構成は、図11に示すように、DUT基板24上に配置され、それぞれ複数のフィンガーを有するゲートフィンガー電極124、ソースフィンガー電極120およびドレインフィンガー電極122と、DUT基板24上に配置され、ゲートフィンガー電極124、ドレインフィンガー電極122ごとに複数のフィンガーをそれぞれ束ねて形成したゲート端子電極Gおよびドレイン端子電極Dと、DUT基板24上に配置され、ソースフィンガー電極120の複数のフィンガーをそれぞれオーバーレイコンタクトにより接続したソース端子電極Sとを備える。以上説明した実施形態によれば、基板間の高精度の高さ位置合わせなどを必要とせずに基板間のグランド電流の経路長を短くでき、高周波性能の優れたパッケージ装置を提供することができる。[その他の実施の形態]実施の形態に係るパッケージ装置を説明したが、この実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。この新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。この実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。なお、実施の形態に係るパッケージ装置に搭載される半導体装置としては、FET、HEMTに限らず、LDMOSLaterallyDiffusedMetalOxideSemiconductorFieldEffectTransistorやヘテロ接合バイポーラトランジスタHBT:HeterojunctionBipolarTransistorなどの増幅素子なども適用できることは言うまでもない。このように、ここでは記載していない様々な実施の形態などを含む。"