複数の記憶手段と、前記複数の記憶手段に対する、情報の入出力を制御する制御手段と、前記情報を前記制御手段と送受信するために、前記複数の記憶手段毎に前記制御手段と接続された第1の信号線と、前記情報を前記制御手段と送受信するために前記複数の記憶手段で共用され、該制御手段の接続先を変更可能な第2の信号線と、前記制御手段からの指示に基づいて、前記複数の記憶手段のうち、いずれか1つの記憶手段に前記第2の信号線を接続させる切り替え手段と、を有する情報処理装置。請求項1記載の情報処理装置において、前記第2の信号線が複数設けられ、前記切り替え手段は、前記制御手段からの指示に基づいて、複数の前記第2の信号線のうち、2以上の前記第2の信号線の接続先を前記複数の記憶手段に振り分ける、情報処理装置。請求項2記載の情報処理装置において、前記切り替え手段は、前記複数の記憶手段のうち、いずれの記憶手段にも接続しない前記第2の信号線を接地させて接地線に設定する、情報処理装置。請求項3記載の情報処理装置において、複数の前記第2の信号線は、基板の一方の面に複数の該第2の信号線の配線パターンの長手方向が一致するように平行に配置され、前記接地線に設定される第2の信号線が複数の前記第2の信号線の中心に配置されている、情報処理装置。請求項3記載の情報処理装置において、複数の前記第2の信号線のうち、一部の第2の信号線が、基板の一方の面に該一部の第2の信号線の配線パターンの長手方向が一致するように平行に配置され、複数の前記第2の信号線から前記一部の第2の信号線を除いた、残りの第2の信号線は、前記基板の一方の面の反対側の面である他方の面に、該残りの第2の信号線の配線パターンの長手方向が前記一部の第2の信号線の配線パターンと一致するように平行に配置され、前記接地線に設定される第2の信号線が前記一部の第2の信号線の中心に配置され、前記基板の他方の面の、前記接地線に設定される第2の信号線に対応する位置に別の接地線が設けられ、前記別の接地線は前記残りの第2の信号線を2等分する位置に配置されている、情報処理装置。請求項2から5のいずれか1項記載の情報処理装置において、前記制御手段は、前記複数の記憶手段に対応する複数のメモリコントローラを有し、前記切り替え手段は、前記複数のメモリコントローラと接続された第1のバススイッチ回路と、前記第1のバススイッチ回路と複数の前記第2の信号線を介して接続され、前記複数の記憶手段と接続された第2のバススイッチ回路と、を有し、前記第1および第2のバススイッチ回路は、前記制御手段からの指示として、複数の前記第2の信号線の接続先を指定するための信号を受信すると、前記2以上の第2の信号線を用いて前記複数のメモリコントローラと前記複数の記憶手段とを接続させる、情報処理装置。複数の記憶手段と、該複数の記憶手段に対して情報の入出力を制御する制御手段と、前記複数の記憶手段毎に該制御手段と接続された第1の信号線と、前記情報を前記制御手段と送受信するために前記複数の記憶手段で共用される第2の信号線と、該第2の信号線の接続先を切り替える切り替え手段とを有する情報処理装置のデータバス設定方法であって、前記制御手段は、機能を実行する旨の指示が入力されると、該機能の種類に基づいて、前記複数の記憶手段のそれぞれの入出力に必要な信号線数を決定し、前記制御手段は、決定した信号線数にしたがって、前記切り替え手段に対して、前記第2の信号線を前記複数の記憶手段のうち、いずれか1つの記憶手段に接続させる、データバス設定方法。複数の記憶手段と、該複数の記憶手段に対して情報の入出力を制御する制御手段と、前記複数の記憶手段毎に該制御手段と接続された第1の信号線と、前記情報を前記制御手段と送受信するために前記複数の記憶手段で共用される第2の信号線と、該第2の信号線の接続先を切り替える切り替え手段とを有するコンピュータに実行させるためのプログラムであって、機能を実行する旨の指示が入力されると、該機能の種類に基づいて、前記複数の記憶手段のそれぞれの入出力に必要な信号線数を決定し、決定した信号線数にしたがって、前記切り替え手段に対して、前記第2の信号線を前記複数の記憶手段のうち、いずれか1つの記憶手段に接続させる処理を前記コンピュータに実行させるためのプログラム。特許文献1に開示された技術では、8本のCAD信号線を一括して、1つのI/OデバイスをCPUと通信可能に接続している。この技術を複数のメモリデバイスのアクセス制御に適用すると、アクセスするメモリデバイスが変わる度にI/O共通バスの接続先を切り替える必要がある。そのため、頻繁にバスモードを切り替える必要がある場合には、バスモードの切り替えに時間がかかり、各バスモードのデータ転送性能を十分に活用することができないという問題があった。本発明は上述したような技術が有する問題点を解決するためになされたものであり、装置の小型化を可能とし、かつ、複数のメモリデバイスのいずれにもアクセス可能な情報処理装置、データバス設定方法、および、コンピュータに実行させるためのプログラムを提供することを目的とする。上記目的を達成するための本発明の情報処理装置は、複数の記憶手段と、前記複数の記憶手段に対する、情報の入出力を制御する制御手段と、前記情報を前記制御手段と送受信するために、前記複数の記憶手段毎に前記制御手段と接続された第1の信号線と、前記情報を前記制御手段と送受信するために前記複数の記憶手段で共用され、該制御手段の接続先を変更可能な第2の信号線と、前記制御手段からの指示に基づいて、前記複数の記憶手段のうち、いずれか1つの記憶手段に前記第2の信号線を接続させる切り替え手段と、を有する構成である。また、本発明のデータバス設定方法は、複数の記憶手段と、該複数の記憶手段に対して情報の入出力を制御する制御手段と、前記複数の記憶手段毎に該制御手段と接続された第1の信号線と、前記情報を前記制御手段と送受信するために前記複数の記憶手段で共用される第2の信号線と、該第2の信号線の接続先を切り替える切り替え手段とを有する情報処理装置のデータバス設定方法であって、前記制御手段は、機能を実行する旨の指示が入力されると、該機能の種類に基づいて、前記複数の記憶手段のそれぞれの入出力に必要な信号線数を決定し、前記制御手段は、決定した信号線数にしたがって、前記切り替え手段に対して、前記第2の信号線を前記複数の記憶手段のうち、いずれか1つの記憶手段に接続させるものである。さらに、本発明のプログラムは、複数の記憶手段と、該複数の記憶手段に対して情報の入出力を制御する制御手段と、前記複数の記憶手段毎に該制御手段と接続された第1の信号線と、前記情報を前記制御手段と送受信するために前記複数の記憶手段で共用される第2の信号線と、該第2の信号線の接続先を切り替える切り替え手段とを有するコンピュータに実行させるためのプログラムであって、機能を実行する旨の指示が入力されると、該機能の種類に基づいて、前記複数の記憶手段のそれぞれの入出力に必要な信号線数を決定し、決定した信号線数にしたがって、前記切り替え手段に対して、前記第2の信号線を前記複数の記憶手段のうち、いずれか1つの記憶手段に接続させる処理を前記コンピュータに実行させるものである。本発明によれば、装置を小型化でき、かつ、複数のメモリデバイスのいずれにもアクセス可能な状態を実現できる。本発明の一実施形態の情報処理装置の構成を説明する。図1は本発明の一実施形態の情報処理装置の一構成例を示すブロック図である。図1に示すように、情報処理装置10は、情報を保存するための記憶手段12a、12bと、記憶手段12a、12bに対して情報の入出力を制御する制御手段14と、情報を制御手段14と記憶手段12a、12bの間で送受信するための信号線11a、11bおよび信号線13と、信号線13の接続先を切り替える切り替え手段16とを有する。信号線11aは記憶手段12aおよび制御手段14と接続され、信号線11bは記憶手段12bおよび制御手段14と接続されている。信号線13は、一方の端が制御手段14と接続され、他方の端の接続先が可変である。信号線13の他方の端の接続先は、切り替え手段16によって切り替えられる。記憶手段12a、12bが、信号線13の他方の端の接続先の候補に相当する。図1では、信号線13の接続先が記憶手段12aである場合を示す。信号線13は、記憶手段12a、12bで共用される。制御手段14と記憶手段12aとを接続するデータバスの最小本数は信号線11aのみの場合の1本であり、そのデータバスの最大本数は信号線11aの1本と信号線13の本数との和である。制御手段14と記憶手段12bとを接続するデータバスについても、記憶手段12aと同様に、その最小本数は信号線11bの1本であり、その最大本数は信号線11bの1本と信号線13の本数との和である。制御手段14は、外部から受信する情報を記憶手段12aもしくは記憶手段12bに書き込み、または、記憶手段12aもしくは記憶手段12bから情報を読み出す。制御手段14は、記憶手段12a、12bへの情報の書き込み、または、記憶手段12a、12bからの情報の読み出しの際、信号線13の接続先を切り替え手段16に指示する。制御手段14は、機能を実行する旨の指示が入力されると、その機能の種類に基づいて、信号線13の接続先を切り替え手段16に指示してもよい。切り替え手段16は、制御手段14からの指示にしたがって、信号線13を複数の記憶手段12a、12bのうち、いずれか1つの記憶手段に接続させる。なお、図1には、2つの記憶手段12a、12bの場合を示したが、記憶手段の数は3つ以上であってもよい。次に、図1に示した情報処理装置10の制御手段14の動作を説明する。図2は図1に示した制御手段の動作を示すフローチャートである。制御手段14は、機能を実行する旨の指示が入力されると、機能の種類に基づいて、記憶手段12a、12bのそれぞれの入出力に必要な信号線数を決定するステップ1001。この信号線数は、I/Oバス幅に相当する。続いて、制御手段14は、決定した信号線数にしたがって、切り替え手段16に対して、信号線13を記憶手段12a、12bのうちいずれか1つの記憶手段に接続させるステップ1002。その結果、制御手段14は、信号線13および信号線11a、11bを介して、記憶手段12a、12bのいずれとも情報を送受信することができる。図2に示したフローにしたがって、制御手段14が切り替え手段16に指示することで実行されるデータバス設定方法について、具体例を説明する。ここでは、記憶手段12a、12bが、X1モードおよびX2モードの2種類のバスモードで動作可能であるものとする。X2モードは、I/Oバス幅が信号線2本の場合である。記憶手段12bに対して高速にデータを書き込む必要がある機能を実行する旨の指示が入力されると、制御手段14は、記憶手段12bに必要な信号線数を2本と決定する。続いて、制御手段14は、記憶手段12aをX2モードで動作可能にするために、信号線13を記憶手段12bに接続する旨を切り替え手段16に指示する。切り替え手段16は、制御手段14からの指示にしたがって、信号線13を記憶手段12bに接続する。この場合、記憶手段12bは、信号線11bと信号線13とを合わせた2本の信号線を用いてX2モードで動作可能となるが、記憶手段12aは信号線13を使用できなくなる。しかし、記憶手段12aは、信号線11aを介して制御手段14と接続されているため、X1モードで動作することが可能である。また、記憶手段12a、12bのいずれに対しても同じ速度でデータの読み出しを実行可能にする旨の指示が入力されると、制御手段14は、記憶手段12a、12bのそれぞれの信号線数を1本と決定する。制御手段14は、記憶手段12a、12bのうち、いずれにも信号線13を接続させなくてもよいので、切り替え手段16に何も指示しない、または、信号線13を記憶手段12a、12bのいずれにも接続しない旨を切り替え手段16に指示する。この場合、信号線13が記憶手段12a、12bのどちらにも接続されないが、記憶手段12aは信号線11aを用いてX1モードで動作可能となり、記憶手段12bは信号線11bを用いてX1モードで動作可能となる。上述の情報処理装置では、複数の記憶手段毎に制御手段と1本の信号線で固定的に接続されているため、接続先をフレキシブルに変更可能な共用の信号線が1つの記憶手段に接続されても、他の記憶手段は制御手段との間で少なくとも1本の信号線で情報の送受信を行うことが可能となる。また、共用の信号線が接続される記憶手段は、共用の信号線が接続されない記憶手段よりも、制御手段とデータの送受信を高速に行うことが可能となる。また、データバスの一部の信号線を複数の記憶手段で共用しているので、データバスの基板表面に占める面積が低減され、装置の小型化が可能となる。なお、記憶手段12a、12bのどちらにも信号線13を接続しない場合、制御手段14は、信号線13をGNDに接続させる旨を、切り替え手段16に指示してもよい。この場合、信号線13が信号線11a、11b間に配置されていれば、信号線13がGNDに接続されることで、信号線13は、信号線11a、11b間に発生するクロストークノイズを防止するためのシールド配線として機能する。また、信号線13が1本の場合で説明したが、信号線13が複数あってもよい。信号線13が複数である場合、信号線13の本数に比例して、選択し得るバスモードの種類を増やすことができるだけでなく、最大I/Oバス幅のデータ転送速度を大きくすることができる。また、本発明の情報処理装置は、携帯装置に限らず、デスクトップ型のパーソナルコンピュータ以下では、PCと表記する、または、ノート型PCであってもよい。また、携帯装置は、携帯電話機および簡易型携帯電話PersonalHandyphoneSystemを含む無線通信端末、PDAPersonalDigitalAssistant、ならびに携帯型ゲーム機などであってもよい。さらに、携帯装置が電子ブックと呼ばれる携帯端末であってもよい。第1の実施形態本実施形態の情報処理装置の構成を説明する。本実施形態の情報処理装置は、携帯電話機能を備えた携帯装置であるものとする。また、図1に示した信号線13が複数の場合である。図3は本実施形態の携帯装置の一構成例を示すブロック図である。図3に示すように、携帯装置100は、CPU103と、揮発性メモリ101と、不揮発性メモリ104、105と、図に示さない基地局と無線通信を行う無線回路102と、カメラ111と、情報を表示するためのLCDLiquidCrystalDisplay113と、ユーザが指示を入力するための操作部115とを有する。CPU103には、不揮発性メモリ104、105に対応して、2つのメモリコントローラ不図示が設けられている。本実施形態の携帯装置100には、不揮発性メモリ104、105とCPU103との間に、メモリバス回路106が設けられている。不揮発性メモリ104、105は、MMCI/F規格に準拠したメモリデバイスであり、NAND型フラッシュメモリである。ここで、不揮発性メモリ104、105のデータバス仕様について簡単に説明する。不揮発性メモリ104、105のそれぞれは8本の信号線からなるデータバスを備えており、データバス仕様は、背景技術の欄で説明した、X1モード、X4モード、およびX8モードの3種類である。不揮発性メモリ104には、携帯装置10の基本的機能を実行するためのシステムソフトウェアプログラム以下では、システムプログラムと称すると、各種機能に対応したアプリケーションソフトウェアプログラム以下では、アプリケーションプログラムと称するとが格納されている。システムプログラムには、本実施形態のデータバス設定方法に関する手順が記述されている。不揮発性メモリ104、105には、各種機能のアプリケーションプログラムに関連するデータが格納される。揮発性メモリ101には、CPU103が実行するために不揮発性メモリ104から読み出したアプリケーションプログラムが格納される。図4は不揮発性メモリに格納される情報を説明するための図である。図4に示すように、不揮発性メモリ104は、プログラムエリア501とユーザデータエリア503とに記憶領域が分割されている。プログラムエリア501には、システムプログラム、および複数のアプリケーションプログラムが格納されている。本実施形態では、複数のアプリケーションプログラムとして、電話機能、動画撮影機能、動画再生機能、および静止画撮影機能の各種機能を実行するためのアプリケーションプログラムがプログラムエリア501に格納されている。また、プログラムエリア501には、CPU103がI/Oバス幅を設定する際に参照するためのバス管理テーブルが格納されている。プログラムエリア501に格納されるアプリケーションプログラムとして、携帯装置100が基地局不図示を介してネットワークと通信可能に接続し、ネットワークを介してコンテンツ提供サーバからダウンロードした、ゲームなどのコンテンツのアプリケーションプログラムであってもよい。以下では、コンテンツ提供サーバから取得したコンテンツのアプリケーションプログラムが不揮発性メモリ104に格納されているものとする。ユーザデータエリア503には、静止画撮影機能が実行されることで撮影された静止画のデータである静止画データが格納される。図4に示すように、不揮発性メモリ105は記憶領域としてユーザデータエリア502を有する。ユーザデータエリア502には、動画撮影機能が実行されることで撮影された動画のデータである動画データが格納される。また、本実施形態の不揮発性メモリ104、105には、書き込み対象または読み出し対象のデータを一時的に保存するためのバッファ用RAMRandomAccessMemory不図示が設けられている。不揮発性メモリ104、105は、読み出し対象のデータのアクセス開始アドレスおよびアドレス数を含むアドレス情報と読み出し命令に相当するリードコマンドとをメモリコントローラ不図示から受信すると、読み出し対象のデータを不揮発性記憶素子から読み出してバッファ用RAMに書き込む。その際、不揮発性メモリ104、105は、指示されたリード動作の状態を通知するための信号dを、信号線D[0]_1、D[0]_2を介してメモリコントローラに送信する。不揮発性メモリ104、105は、リード動作の実行中には、信号d=0を出力し、リード動作が終了すると、信号d=1を出力する。たたし、信号d=0と信号d=1は、種類の異なる出力としてメモリコントローラが認識可能な電圧レベルであるものとする。出力1と0の電圧レベルについての具体例は後述する。書き込み動作の場合も読み出し動作の場合と同様に、不揮発性メモリ104、105は、次のようにして、動作状態をメモリコントローラに通知する。不揮発性メモリ104、105は、書き込み対象のデータのアドレス情報をメモリコントローラから受信し、バッファ用RAMにデータが格納された後、書き込み命令に相当するライトコマンドをメモリコントローラから受信すると、バッファ用RAMからデータを読み出して不揮発性記憶素子に書き込む。その際、不揮発性メモリ104、105は、ライト動作の実行中には、信号線D[0]_1、D[0]_2を介して信号d=0をメモリコントローラに送信し、ライト動作が終了すると、信号線D[0]_1、D[0]_2を介して信号d=1をメモリコントローラに送信する。不揮発性メモリ104、105が上述のリード動作またはライト動作を行っている間、CPU103は不揮発性メモリ104、105とデータの送受信を行わないので、上述したように、信号線D[0]_1、D[0]_2を、不揮発性メモリ104、105の動作状態をCPU103に通知するための信号線として使用することが可能となる。CPU103は、携帯装置100の電源がオンになると、不揮発性メモリ104からシステムプログラムを読み出して揮発性メモリ101に書き込み、そのシステムプログラムを実行することで、CPU103に接続された各部を制御可能な状態になる。そして、CPU103は、電話機能のアプリケーションプログラムを不揮発性メモリ104から読み出して揮発性メモリ101に書き込み、このアプリケーションプログラムを実行することで、携帯装置100が着信待ちの状態になる。本実施形態では、電話機能が起動している状態を通常モードとする。通常モードでは、不揮発性メモリ104、105に対するI/Oバス幅に、Default状態としてバスモード0が設定されるものとする。通常モードにおいて、基地局不図示から無線回路102を介して着信があると、CPU103は、着信があったことをユーザに通知する。また、通常モードにおいて、ユーザが電話をかける場合、ユーザが操作部115を操作して相手先の電話番号を指定すると、CPU103は、指定された電話番号の端末宛に、接続を要求する旨の信号を無線回路102および基地局を介して送信する。通常モードにおいて、ユーザが操作部115を操作して、電話機能以外の機能を実行させる指示を入力すると、CPU103は、指示された機能に対応するアプリケーションプログラムを不揮発性メモリ104から読み出して揮発性メモリ101に書き込み、そのアプリケーションプログラムを実行する。その際、CPU103は、無線回路102を制御して、携帯装置100の着信待ちの状態を維持する。以下に、CPU103が、電話機能以外の機能を実行する場合の具体例を説明する。CPU103が動画撮影機能を実行する場合を説明する。通常モードにおいて、ユーザが操作部115を操作して、動画撮影機能を実行させる指示を入力すると、CPU103は、動画撮影機能に対応するアプリケーションプログラムを不揮発性メモリ104から読み出して揮発性メモリ101に書き込み、そのアプリケーションプログラムを実行する。CPU103は、アプリケーションプログラムにしたがって、カメラ111を起動すると、カメラ111から受信する動画データをLCD113に表示させるとともに、メモリバス回路106を介して不揮発性メモリ105に動画データを格納する。CPU103が動画再生機能を実行する場合を説明する。通常モードにおいて、ユーザが操作部115を操作して、動画再生機能を実行させる指示を入力すると、CPU103は、動画再生機能に対応するアプリケーションプログラムを不揮発性メモリ104から読み出して揮発性メモリ101に書き込み、そのアプリケーションプログラムを実行する。CPU103は、アプリケーションプログラムにしたがって、不揮発性メモリ105からメモリバス回路106を介して動画データを読み出し、読み出した順に動画データに基づく動画をLCD113に表示させる。なお、CPU103のメモリコントローラ不図示は、実行する機能に対応してメモリバス回路106を介して情報を不揮発性メモリ104、105と送受信するが、CPU103が実行する、バスモードの切り替え方法については、後で詳しく説明する。次に、図3に示したメモリバス回路106の構成を説明する。図5は図3に示したメモリバス回路の一構成例を示すブロック図である。図5に示すように、メモリコントローラ201、202がCPU103に設けられている。メモリバス回路106はバススイッチ回路203、204を有する。バススイッチ回路203、204が図1に示した切り替え手段16に相当する。メモリコントローラ201は、クロック信号を伝送するための信号線CK_1、およびコマンド信号を伝送するための信号線CMD_1のそれぞれを介して不揮発性メモリ104と接続されている。メモリコントローラ202は、クロック信号を伝送するための信号線CK_2、およびコマンド信号を伝送するための信号線CMD_2のそれぞれを介して不揮発性メモリ105と接続されている。クロック信号およびコマンド信号は、メモリコントローラが不揮発性メモリを制御するための信号である。不揮発性メモリ104のリード/ライトを行う際、メモリコントローラ201は、不揮発性メモリ104に対して、信号線CK_1を介してクロック信号を送信し、信号線CMD_1を介してシリアルコマンドを送信することで、リード/ライトの動作要求などを行うことが可能である。不揮発性メモリ105のリード/ライトを行う際、メモリコントローラ202は、不揮発性メモリ105に対して、信号線CK_2を介してクロック信号を送信し、信号線CMD_2を介してシリアルコマンドを送信することで、リード/ライトの動作要求などを行うことが可能である。データバスの一部として、信号線D[0]_1がメモリコントローラ201および不揮発性メモリ104と接続され、信号線D[0]_2がメモリコントローラ202および不揮発性メモリ105と接続されている。信号線D[0]_1、D[0]_2がLSBLeastSignificantBitの信号を伝送するための信号線に相当する。不揮発性メモリ104、105のリード/ライトを行う際、X1モードであれば、LSBの信号線D[0]_1または信号線D[0]_2でデータの送受信が可能となる。メモリコントローラ201に接続されるデータバスのうち、信号線D[0]_1を除く7本の信号線D[7:1]_1はバススイッチ回路203と接続されている。この7本の信号線をD[7:1]_1_aと表記する。メモリコントローラ202に接続されるデータバスのうち、信号線D[0]_2を除く7本の信号線D[7:1]_2はバススイッチ回路203と接続されている。この7本の信号線をD[7:1]_2_aと表記する。不揮発性メモリ104に接続されるデータバスのうち、信号線D[0]_1を除く7本の信号線D[7:1]_1はバススイッチ回路204と接続されている。この7本の信号線をD[7:1]_1_bと表記する。不揮発性メモリ105に接続されるデータバスのうち、信号線D[0]_2を除く7本の信号線D[7:1]_2はバススイッチ回路203と接続されている。この7本の信号線をD[7:1]_2_bと表記する。図5に示すように、バススイッチ回路203とバススイッチ回路204は、7本の信号線からなる共用データバス207で接続されている。共用データバス207は、メモリコントローラ201および不揮発性メモリ104間で送受信されるデータと、メモリコントローラ202および不揮発性メモリ105間で送受信されるデータとで共有される。共用データバス207の7本の信号線をD[7:1]_cと表す。D[7:1]_cは、D[7]_c~D[1]_cからなる7本の信号線を意味する。このデータバスD[7:1]_cは、メモリコントローラ201および不揮発性メモリ104間で送受信されるデータの信号線の場合がc=1となり、メモリコントローラ202および不揮発性メモリ105間で送受信されるデータの信号線の場合がc=2となる。また、CPU103とバススイッチ回路203、204のそれぞれとの間に、CPU103がバスモードの切り替えを指示するための信号であるバスモード切替信号BMを伝送するための信号線が設けられている。本実施形態では、バスモード切替信号BMを、BM[1]およびBM[0]の2ビットの信号とする。不揮発性メモリ104、105のそれぞれは、バスモードがX1モードの場合、データバスのうち信号線D[0]を使用し、X4モードの場合、データバスのうち下位4ビット分の信号線D[3:0]を使用し、X8モードの場合、データバスD[7:0]を使用して、データの送受信を行うことができる。次に、バススイッチ回路203、204のバススイッチの仕様を説明する。図6は図5に示したバススイッチ回路のバススイッチの仕様の一例を示す表である。図6に示す表において、信号線を示す表記例えば、D[1]_1_xの末尾のxは、メモリコントローラ側のバススイッチ回路203の場合にx=aとなり、メモリデバイス側のバススイッチ回路204の場合にx=bとなる。CPU103が出力するバスモード切替信号BMに応じて、バススイッチ回路203、204内で信号線の切り替えが行われ、不揮発性メモリ104および不揮発性メモリ105に、図6に示す3通りのバスモードが設定される。バスモード0:不揮発性メモリ104および不揮発性メモリ105がX4モードバスモード1:不揮発性メモリ104がX8モード、不揮発性メモリ105がX1モードバスモード2:不揮発性メモリ104がX1モード、不揮発性メモリ105がX8モードバスモード0の場合を説明する。CPU103から送出されるバスモード切替信号は、BM[1]=0、BM[0]=0である。不揮発性メモリ104をX4モードに設定するために、共用データバスD[3:1]_cを、不揮発性メモリ104側でデータバスD[3:1]_1_bに接続し、メモリコントローラ201側でデータバスD[3:1]_1_aに接続する。また、不揮発性メモリ105をX4モードに設定するために、共用データバスD[7:5]_cを、不揮発性メモリ105側でデータバスD[1:3]_2_bに接続し、メモリコントローラ202側でデータバスD[1:3]_2_aに接続する。共用データバス207のうち、信号線D[4]_cを、クロストークノイズ防止のためのシールド配線として用いるため、GNDに接続する。信号線D[4]_cは接地線に設定される。バスモード1の場合を説明する。CPU103から送出されるバスモード切替信号は、BM[1]=0、BM[0]=1である。不揮発性メモリ104をX8モードに設定するために、共用データバスD[7:1]_cを、不揮発性メモリ104側でデータバスD[7:1]_1_bに接続し、メモリコントローラ201側でデータバスD[7:1]_1_aに接続する。不揮発性メモリ105は、LSBの信号線D[0]_2でX1モードを実行可能なので、共用データバス207を使用しない。バスモード2の場合を説明する。CPU103から送出されるバスモード切替信号は、BM[1]=1、BM[0]=1である。不揮発性メモリ105をX8モードに設定するために、共用データバスD[7:1]_cを、不揮発性メモリ105側でデータバスD[1:7]_2_bに接続し、メモリコントローラ202側でデータバスD[1:7]_2_aに接続する。不揮発性メモリ104は、LSBの信号線D[0]_1でX1モードを実行可能なので、共用データバス207を使用しない。このようにして、LSBの信号線以外の共用データバス207は、バススイッチ回路203、204を介して、メモリコントローラ201、202のそれぞれと不揮発性メモリ104、105のそれぞれと接続される。CPU103がバススイッチ回路203、204に送信するバスモード切替信号BMで、7本の信号線D[7:1]の接続先を切り替えることで、3通りのI/Oバス幅のバスモードを提供することができる。次に、図6に示したバススイッチの仕様を実現するバススイッチ回路203、204の構成を説明する。図7は図5に示したバススイッチ回路の一構成例を示す図である。図7において、信号線を示す表記例えば、D[7:1]_1_xの末尾のxは、バススイッチ回路203の場合にx=aとなり、バススイッチ回路204の場合にx=bとなる。バススイッチ回路203、204は同様な構成なため、ここでは、バススイッチ回路204の場合を説明し、バススイッチ回路203についての詳細な説明を省略する。バススイッチ回路204は、3ビットのマルチプレクサ回路906、908と、1ビットのマルチプレクサ回路907と、インバータ回路901、903、905と、NAND回路902、904と、電界効果トランジスタFET909とを有する。FET909は、Nチャネル型トランジスタである。マルチプレクサ回路906は、nを1~3のビット番号とすると、n_B1およびn_B2からなる6ビットのB端子と、n_Aの3ビットのA端子と、セレクタ信号Sが入力されるS入力端子と、アウトプットイネーブル制御信号OEが入力されるOE入力端子とを有する。マルチプレクサ回路908の端子も、マルチプレクサ回路906と同様である。マルチプレクサ回路907は、1_B1および1_B2からなる2ビットのB端子と、1_Aの1ビットのA端子と、S入力端子と、OE入力端子とを有する。マルチプレクサ回路907のA端子およびB端子は、ビット番号nが1の場合に相当する。マルチプレクサ回路906の端子n_B1には、不揮発性メモリ104のデータバスD[7:5]_1_bが接続され、端子n_B2には、不揮発性メモリ105のデータバスD[1:3]_2_bが接続されている。そして、マルチプレクサ回路906の端子n_Aには、共用データバスD[7:5]_cが接続されている。マルチプレクサ回路908の端子n_B1には、不揮発性メモリ104のデータバスD[3:1]_1_bが接続され、端子n_B2には、不揮発性メモリ105のデータバスD[5:7]_2_bが接続されている。そして、マルチプレクサ回路908の端子n_Aには、共用データバスD[3:1]_cが接続されている。マルチプレクサ回路907の端子1_B1には、不揮発性メモリ104のデータバスD[4]_1_bが接続され、端子1_B2には、不揮発性メモリ105のデータバスD[4]_2_bが接続されている。そして、マルチプレクサ回路907の端子1_Aには、共用データバスD[4]_cが接続されている。NAND回路902は、2つの入力端子のうち、一方の入力端子がCPU103からバスモード切替信号BM[1]を伝送するための信号線921とインバータ回路901を介して接続され、他方の入力端子がCPU103からバスモード切替信号BM[0]を伝送するための信号線922と接続されている。そして、NAND回路902の出力端子に接続された信号線が2つに分岐され、一方の信号線がマルチプレクサ回路906のS入力端子に接続され、他方の信号線がマルチプレクサ回路907のS入力端子に接続されている。マルチプレクサ回路906およびマルチプレクサ回路907のそれぞれのS入力端子に、バスモード切替信号BM[1]の反転信号とバスモード切替信号BM[0]とのNAND演算出力信号が入力される。NAND回路904は、2つの入力端子のうち、一方の入力端子が信号線921と接続され、他方の入力端子が信号線922と接続されている。そして、NAND回路904の出力端子に接続された信号線がインバータ回路905を介してマルチプレクサ回路908のS入力端子に接続されている。マルチプレクサ回路908のS入力端子に、バスモード切替信号BM[1]とバスモード切替信号BM[0]とのNAND演算出力信号の反転信号が入力される。また、信号線922から分岐した信号線が、インバータ回路903を介してマルチプレクサ回路907のOE入力端子およびFET909のゲート電極に接続されている。マルチプレクサ回路907のOE入力端子およびFET909のゲート電極には、バスモード切替信号BM[0]の反転信号が入力される。FET909のドレイン電極がマルチプレクサ回路907の端子1_Aに接続された共用データバスD[4]_cに接続され、ソース電極がGNDに接続されている。マルチプレクサ回路906、908のそれぞれのOE入力端子はGNDに接続されている。次に、図7に示したマルチプレクサ回路906~908の回路動作を、図8を参照して説明する。図8は図7に示したマルチプレクサ回路の真理値表である。マルチプレクサ回路906、908はビット番号nに1~3のそれぞれの番号が当てはまるが、マルチプレクサ回路907はビット番号nに1のみが当てはまる。マルチプレクサ回路906~908は、nをビット番号とすると、A端子n_Aを2種類のB端子n_B1またはn_B2のどちらに接続するか、接続の仕方を選択する回路である。アウトプットイネーブル制御信号OEは、A端子とB端子の接続を行うか否かを設定するための信号である。アプトプットイネーブル制御信号OEの電圧レベルが、第1の閾値電圧よりも低い電位である場合、接続状態に設定し、第2の閾値電圧よりも高い電位である場合、非接続状態に設定する。セレクタ信号Sは、A端子の接続先を2種類のB端子のうち、いずれか一方のB端子に設定するための信号である。マルチプレクサ回路906~908の動作は、アウトプットイネーブル制御信号OEとセレクタ信号Sで決まる。なお、第1の閾値電圧<第2の閾値電圧である。以下では、第1の閾値電圧よりも低い電位をLと表記し、第2の閾値電圧よりも高い電位をHと表記する。GNDの電位はLに相当する。図8に示すように、アウトプットイネーブル制御信号OEがLで、セレクタ信号SがLである場合、A端子n_AはB端子n_B1と接続される。アウトプットイネーブル制御信号OEがLで、セレクタ信号SがHである場合、A端子n_AはB端子n_B2と接続される。アウトプットイネーブル制御信号OEがHの場合は、A端子とB端子は非接続Disconnectとなる。次に、図8を参照して、バススイッチ回路204の動作を説明する。上記バスモード切替信号BM[1]、BM[0]のそれぞれにおいて、出力1の電圧レベルがHに相当し、出力0の電圧レベルがLに相当する。図6に示したバスモード0のバスモード切替信号BM[1]=0、BM[0]=0である場合を説明する。電圧レベルLのバスモード切替信号BM[1]の反転信号と電圧レベルLのバスモード切替信号BM[0]とがNAND回路902に入力されると、電圧レベルHのセレクタ信号Sがマルチプレクサ回路906のS入力端子に入力される。マルチプレクサ回路906は、OE入力端子に電圧レベルLの電位が印加されており、S入力端子に電圧レベルHの電位が印加されるため、B端子n_B2をA端子n_Aと接続させる。つまり、マルチプレクサ回路906は、不揮発性メモリ105のデータバスD[1:3]_2_bを共用データバスD[7:5]_cと接続させる。また、電圧レベルHのセレクタ信号Sがマルチプレクサ回路907のS入力端子に入力され、バスモード切替信号BM[0]の反転信号電圧レベルHがマルチプレクサ回路907のOE入力端子に入力される。マルチプレクサ回路907は、OE入力端子にHの電位が印加されるため、B端子とA端子とを非接続状態に設定する。FET909のゲート電極に電圧レベルHの電位が印加されるため、FET909がオン状態となり、信号線D[4]_cがGNDに接続される。電圧レベルLのバスモード切替信号BM[1]と電圧レベルLのバスモード切替信号BM[0]とがNAND回路904に入力されると、NAND回路904の出力の反転信号電圧レベルLがマルチプレクサ回路908のS入力端子に入力される。マルチプレクサ回路908は、OE入力端子にLの電位が印加されており、S入力端子にLの電位が印加されるため、B端子n_B1をA端子n_Aと接続させる。つまり、マルチプレクサ回路908は、不揮発性メモリ104のデータバスD[3:1]_1_bを共用データバスD[3:1]_cと接続させる。このようにして、図6に示したバスモード0の状態が設定される。続いて、図6に示したバスモード1のバスモード切替信号BM[1]=0、BM[0]=1である場合の回路動作を簡単に説明する。マルチプレクサ回路906は、電圧レベルLのセレクタ信号SがS入力端子に入力されるため、不揮発性メモリ104のデータバスD[7:5]_1_bを共用データバスD[7:5]_cと接続させる。マルチプレクサ回路907は、電圧レベルLのセレクタ信号SがS入力端子に入力され、電圧レベルLのアウトプットイネーブル制御信号OEがOE入力端子に入力されるため、不揮発性メモリ104のデータバスの信号線D[4]_1_bを共用データバスの信号線D[4]_cに接続する。マルチプレクサ回路908は、電圧レベルLのセレクタ信号SがS入力端子に入力されるため、不揮発性メモリ104のデータバスD[3:1]_1_bを共用データバスD[3:1]_cと接続させる。このようにして、図6に示したバスモード1の状態が設定される。さらに、図6に示したバスモード2のバスモード切替信号BM[1]=1、BM[0]=1である場合の回路動作を簡単に説明する。マルチプレクサ回路906は、電圧レベルHのセレクタ信号SがS入力端子に入力されるため、不揮発性メモリ105のデータバスD[1:3]_2_bを共用データバスD[7:5]_cと接続させる。マルチプレクサ回路907は、電圧レベルHのセレクタ信号SがS入力端子に入力され、電圧レベルLのアウトプットイネーブル制御信号OEがOE入力端子に入力されるため、不揮発性メモリ105のデータバスの信号線D[4]_2_bを共用データバスの信号線D[4]_cに接続する。マルチプレクサ回路908は、電圧レベルHのセレクタ信号SがS入力端子に入力されるため、不揮発性メモリ105のデータバスD[5:7]_2_bを共用データバスD[3:1]_cと接続させる。このようにして、図6に示したバスモード2の状態が設定される。図7および図8を参照して説明したように、バスモード切替信号BMは、共通データバス207に含まれる各信号線の接続先を指定するための信号として機能する。次に、共用データバス207のレイアウトの一例を説明する。図9aは図5に示した共用データバスのレイアウトの一例を示す断面図であり、図9b~dはバスモード別に各信号線の用途を説明するための断面図である。図9a~dは、共用データバス207の配線パターンの長手方向に対して垂直方向に切ったときの断面を示す。図9aに示すように、実装基板701の絶縁体上に、導電性材料で形成された7本の信号線が図の左側からD[7]_c~D[1]_cの順に配置されている。信号線D[7]_c~D[1]_cは、配線パターンの長手方向が一致するように、平行に配置されている。図9bはバスモード0の場合の共用データバス207の断面図である。バスモード0では、不揮発性メモリ104、105のそれぞれがX4モードである。図6を参照すると、信号線D[4]_cはGNDに接続され、信号線D[7:5]_cは不揮発性メモリ105用のデータバスとなり、信号線D[3:1]_cは不揮発性メモリ104用のデータバスとなる。図9bを見ると、信号線D[4]_cを境にして、左半分の3本の信号線D[7:5]_cが不揮発性メモリ105に使用され、右半分の3本の信号線D[3:1]_cが不揮発性メモリ104に使用される。信号線D[4]_cをGNDに接続することで、不揮発性メモリ104、105のデータバスはGND配線で分離されることになる。そのため、不揮発性メモリ104、105のデータバス間でクロストークノイズが発生するのを防げる。図9cはバスモード1の場合の共用データバス207の断面図である。バスモード1では、不揮発性メモリ104がX8モードであり、不揮発性メモリ105がX1モードである。図9cに示すように、共用データバスD[7:1]_cは不揮発性メモリ104用のデータバスとなる。図9dはバスモード2の場合の共用データバス207の断面図である。バスモード2では、不揮発性メモリ104がX1モードであり、不揮発性メモリ105がX8モードである。図9dに示すように、共用データバスD[7:1]_cは不揮発性メモリ105用のデータバスとなる。上述したように、バスモード0の場合、共用データバスD[7:1]_cに対して、図9bに示すように、右端から3本D[3:1]_cと左端から3本D[7:5]_cを不揮発性メモリ104、105のデータバスとして利用することで、不揮発性メモリ104、105のバスモードがX4モードに設定される。このとき、図9bに示すレイアウトで中央に位置する信号線D[4]_cをGNDに接続することで、データバスとして使用しない信号線をクロストークノイズ防止のためのGNDシールド配線として利用することができる。次に、CPU103が不揮発性メモリ104、105のそれぞれのI/Oバス幅を設定する際に参照するためのバス管理テーブルについて説明する。図10はバス管理テーブルの一例を示す図である。図10に示すように、機能別に、バスモードと、不揮発性メモリ104、105のそれぞれのデータバスIO数が定義されている。携帯装置100の電源がオフの状態からオンの状態になると、CPU103が、バス管理テーブルを不揮発性メモリ104から読み出して揮発性メモリ101に書き込み、ユーザが機能の実行を指示すると、バス管理テーブルを参照し、指示された機能にしたがって不揮発性メモリ104、105のバスモードを設定する。図10には、CPU103が実行する複数種の機能のうち、ケース1~5の場合を示す。本実施形態では、図10に示すケース1~5の場合を説明するが、ケース1~5の場合に限られない。ケース1は、電話機能をいつでも実行可能な通常モードである。通常モードの場合、CPU103は不揮発性メモリ104、105の両方がX4モードでアクセス可能なバスモード0に設定するために、図10には、バスモード切替信号をBM[0]=0、BM[1]=0にすることが記述されている。ケース2は、HDHighDefinition動画を録画する場合である。この場合、CPU103は、動画データを高速にメモリに保存する必要があり、不揮発性メモリ105へのライト性能を重視し、不揮発性メモリ105に対してX8モードでアクセス可能に設定する。そのため、不揮発性メモリ105がX8モードのバスモード2に設定するために、図10に示すように、ケース2の場合、バスモード切替信号をBM[0]=1、BM[1]=1にすることが記述されている。ケース3は、HD動画を再生する場合である。この場合、CPU103は、動画データを高速にメモリから読み出す必要があり、不揮発性メモリ105からのリード性能を重視し、不揮発性メモリ105に対してX8モードでアクセス可能に設定する。そのため、不揮発性メモリ105がX8モードのバスモード2に設定するために、図10には、ケース3の場合、バスモード切替信号をBM[0]=1、BM[1]=1にすることが記述されている。ケース4は、カメラ111で連写した静止画を保存する場合である。この場合、CPU103は、静止画データを高速にメモリに保存する必要があり、不揮発性メモリ104へのライト性能を重視し、不揮発性メモリ104に対してX8モードでアクセス可能に設定する。そのため、図10には、ケース4の場合、バスモード切替信号をBM[0]=1、BM[1]=0にすることが記述されている。ケース5は、コンテンツを実行させる場合である。この場合、CPU103は、コンテンツのアプリケーションプログラムを高速にメモリから読み出す必要があり、不揮発性メモリ104からのリード性能を重視し、不揮発性メモリ104に対してX8モードでアクセス可能に設定する。そのため、図10には、ケース5の場合、バスモード切替信号をBM[0]=1、BM[1]=0にすることが記述されている。CPU103は、図10に示したバス管理テーブルを参照して、実行する機能に対応するバスモード切替信号をバススイッチ回路203、204に送信することで、不揮発性メモリ104、105のバスモードを設定する。次に、本実施形態の携帯装置100の動作を説明する。図11は本実施形態の携帯装置の動作手順を示すフローチャートである。初期状態として、ユーザが携帯装置100の電源を入れ、携帯装置100が通常モードになっているものとする。CPU103は、いずれの機能が指示されてもI/Oバス幅を設定可能にするために、不揮発性メモリ104に保存されているバス管理テーブルを読み出して揮発性メモリ101に書き込んでいる。CPU103は、ユーザから操作部115を介して機能を実行する旨の指示が入力されると、不揮発性メモリ104、105へのアクセスを開始するステップ601。続いて、CPU103は、バスモードを現在の状態から他のバスモードに切り替える必要があるか否かを確認するためにステップ602、揮発性メモリ101に格納されているバス管理テーブルを参照し、使用するバスモードのI/Oバス幅およびバスモード切替信号の情報を含むバスモード情報を取得する。そして、CPU103は、使用するバスモードが現在の状態と異なることを認識すると、取得したバスモード情報にしたがってメモリコントローラ201、202にI/Oバス幅の設定を行うステップ603。ステップ603の処理の後、CPU103は、取得したバスモード情報にしたがって不揮発性メモリにI/Oバス幅の設定を行うステップ604。具体例として、バスモード2である場合、CPU103は、X1モードで動作させるためのコマンドをメモリコントローラ201を介して不揮発性メモリ104に送信し、X8モードで動作させるためのコマンドをメモリコントローラ202を介して不揮発性メモリ105に送信する。続いて、CPU103は、取得したバスモード情報に対応するバスモード切替信号BMをバススイッチ回路203、204に送信するステップ605。バススイッチ回路203、204は、CPU103から受信したバスモード切替信号にしたがって、共用データバス207に含まれる複数の信号線を、不揮発性メモリ104、105の両方、または、いずれか一方にデータバスとして振り分ける。バスモード2の場合、メモリコントローラ201および不揮発性メモリ104を接続する信号線D[0]_1を介して、CPU103は不揮発性メモリ104とX1モードでアクセス可能となる。また、2つのバススイッチ回路203、204を介して、メモリコントローラ202のデータバスD[7:0]が不揮発性メモリ105のD[7:0]と接続され、CPU103は不揮発性メモリ105とX8モードでアクセス可能となる。次に、CPU103は、書き込み対象または読み出し対象のデータのアクセス開始アドレスとアドレス数を不揮発性メモリに指定するステップ606。具体的には、CPU103は、メモリコントローラ202を介して不揮発性メモリ105に対して、信号線CK_2を用いてクロック信号を送信し、信号線CMD_2を用いてコマンド信号を送信する。CPU103は、メモリコントローラ201を介して不揮発性メモリ104に対して、信号線CK_1を用いてクロック信号を送信し、信号線CMD_1を用いてコマンド信号を送信する。なお、ステップ602において、CPU103は、バスモードを切り替える必要がないと判定すると、ステップ603~605の処理をスキップして、ステップ606の処理に進む。ステップ606の処理の後、CPU103は、不揮発性メモリに対するアクセスの種類が、リード読み出しか、ライト書き込みかを確認するステップ607。アクセスの種類がリードの場合、CPU103はステップ608の処理に進み、アクセスの種類がライトの場合、CPU103はステップ612の処理に進む。以降の処理の説明では、アクセスの種類がリードおよびライトのいずれについても、バスモード2で、アクセス対象のメモリデバイスが不揮発性メモリ105の場合とする。ステップ607でアクセスの種類がリードである場合、CPU103は、不揮発性メモリ105にリードコマンドを発行するステップ608。具体的には、CPU103は、メモリコントローラ202を介して不揮発性メモリ105に対して、信号線CK_2を用いてクロック信号を送信し、信号線CMD_2を用いてリードコマンドをシリアル信号で送信する。不揮発性メモリ105は、CPU103からリードコマンドを受信すると、ステップ606で受信したアクセス開始アドレスおよびアドレス数に対応するデータを不揮発性記憶素子からバッファ用RAMに複写するリード動作を開始する。不揮発性メモリ105は、リード動作を実行中でBusy状態であれば、信号d=0を信号線D[0]_2に出力し、リード動作が終了してReady状態になれば、信号d=1を信号線D[0]_2に出力する。CPU103は、不揮発性メモリ105のリード動作が完了したかを、次のようにして確認するステップ609。CPU103は、メモリコントローラ202を介して、不揮発性メモリ105から受信する信号dを定期的に監視し、信号dの情報が0から1になると、不揮発性メモリ内部のリード動作が完了したと認識する。続いて、CPU103は、データを不揮発性メモリ105のバッファ用RAMから読み出すステップ610。具体的には、CPU103は、メモリコントローラ202を介して、不揮発性メモリ105からデータバスD[7:0]を用いて、読み出し対象のデータであるリードデータを読み出しアドレス回数分だけ、X8モードで取得する。一方、ステップ607でアクセスの種類がライトである場合、CPU103は、データを不揮発性メモリ105に書き込むステップ612。具体的には、CPU103は、メモリコントローラ202を介して不揮発性メモリ105に対して、データバスD[7:0]を用いて、書き込み対象のデータであるライトデータを書き込みアドレス回数分だけ、X8モードで送信する。不揮発性メモリ104は、CPU103から受信したデータをバッファ用RAMに格納する。続いて、CPU103は、不揮発性メモリ105にライトコマンドを発行するステップ613。具体的には、CPU103は、メモリコントローラ202を介して不揮発性メモリ105に対して、信号線CK_2を用いてクロック信号を送信し、信号線CMD_2信号を用いてシリアル信号でライトコマンドを送信する。不揮発性メモリ105は、CPU103からライトコマンドを受信すると、バッファ用RAMに保存したデータを不揮発性記憶素子に移動させるライト動作を開始する。不揮発性メモリ105は、ライト動作を実行中でBusy状態であれば、信号d=0を信号線D[0]_2に出力し、ライト動作が終了してReady状態になれば、信号d=1を信号線D[0]_2に出力する。CPU103は、不揮発性メモリ105のライト動作が完了したか、次のようにして確認するステップ614。CPU103は、メモリコントローラ202を介して、不揮発性メモリ105から受信する信号dを定期的に監視し、信号dの情報が0から1になると、不揮発性メモリ内部のライト動作が完了したと認識する。CPU103は、不揮発性メモリ105のライト動作の完了を確認すると、処理を終了する。なお、ステップ604の処理において、CPU103がメモリコントローラを介してメモリデバイスのI/Oバス幅の設定を変更する場合で説明したが、メモリコントローラがメモリデバイスに対して、I/Oバス幅の変更を指示する旨の変更コマンドを送信するようにしてもよい。これは、ステップ603の処理でCPU103がメモリコントローラに対してI/Oバス幅の設定を行っているため、メモリコントローラがメモリデバイスにコマンドを発行することが可能だからである。MMCI/F規格仕様のメモリデバイスは、上述したように、3つのバスモードがあり、不揮発性メモリ104、105は、I/Oバス幅の切り替えを受信するコマンドによって行う。次に、図10に示したケース1~5のうち、3つのケースの場合の動作を、図11を参照して説明する。はじめに、HD動画を録画する場合ケース2の動作を説明する。初期状態として、携帯装置100が通常モードであるものとする。通常モードでは、バスモード0である。そのため、不揮発性メモリ104および不揮発性メモリ105は両方ともX4モードになっている。バスモード切替信号は、BM[0]=0、BM[1]=0の状態である。また、動画撮影機能を実行するためのアプリケーションプログラムが揮発性メモリ101に格納されているものとする。CPU103は、ユーザから操作部115を介して、HD動画を録画する機能を実行する旨の指示が入力されると、揮発性メモリ101に格納されているアプリケーションプログラムにしたがって動画撮影機能を起動し、不揮発性メモリ104、105へのアクセスを開始するステップ601。続いて、CPU103は、揮発性メモリ101に格納されているバス管理テーブルを参照し、バスモードを切り替える必要があるか否かを判定するステップ602。CPU103は、指示された機能を実行するには、バスモードを現在のバスモード0からバスモード2に切り替える必要があると判断し、バスモード2の場合のI/Oバス幅およびバスモード切替信号の情報を含むバスモード情報をバス管理テーブルから取得する。新たなバスモード切替信号はBM[0]=1、BM[1]=1である。そして、CPU103は、メモリコントローラ201のI/Oバス幅をX1モードに設定し、メモリコントローラ202のI/Oバス幅をX8モードに設定するステップ603。続いて、CPU103は、不揮発性メモリ104のI/Oバス幅をX1モードに設定し、不揮発性メモリ105のI/Oバス幅をX8モードに設定するステップ604。次に、CPU103は、バスモード切替信号BM[0]=1、BM[1]=1をバススイッチ回路203、204に送信するステップ605。バススイッチ回路203、204は、入力されるバスモード切替信号BM[0]=1、BM[1]=1にしたがって、データバスD[7:1]を不揮発性メモリ105のデータバスに設定する。その結果、CPU103は、信号線D[0]_2と共用データバスD[7:1]とを合わせたデータバスD[7:0]を介して、不揮発性メモリ105とX8モードでアクセス可能となる。また、CPU103は、信号線D[0]_1を介して不揮発性メモリ104とX1モードでアクセス可能となる。次に、CPU103は、書き込み対象または読み出し対象のデータのアクセス開始アドレスとアドレス数を不揮発性メモリ105に指定するステップ606。続いて、CPU103は、不揮発性メモリ105に対するアクセスの種類がライトであることを確認するとステップ607、カメラ111から受信する動画データを不揮発性メモリ105に書き込むステップ612。具体的には、CPU103は、メモリコントローラ202を介して不揮発性メモリ105に対して、データバスD[7:0]を用いて、動画データを書き込みアドレス回数分だけ、X8モードで送信する。不揮発性メモリ105は、CPU103から受信した動画データをバッファ用RAMに格納する。続いて、CPU103は、不揮発性メモリ105にライトコマンドを発行するステップ613。不揮発性メモリ105は、CPU103からライトコマンドを受信すると、バッファ用RAMに保存した動画データを不揮発性記憶素子に移動させるライト動作を開始する。不揮発性メモリ105は、ライト動作を実行中でBusy状態であれば、信号d=0を信号線D[0]_2に出力し、ライト動作が終了してReady状態になれば、信号d=1を信号線D[0]_2に出力する。CPU103は、メモリコントローラ202を介して、不揮発性メモリ105から受信する信号dを定期的に監視し、不揮発性メモリ105のライト動作が完了したかを確認するステップ614。信号dの情報が0から1になると、CPU103は、不揮発性メモリ105のライト動作が完了したと認識し、所定容量の動画データの書き込み処理を終了する。CPU103は、ステップ612~614の処理を繰り返すことで、カメラ111から受信する動画データを順次、不揮発性メモリ105に格納する。次に、静止画撮影を連続して行う場合ケース4の動作を、図11を参照して説明する。ここでは、携帯装置100がケース2のHD動画録画を行った後の状態であるものとする。ケース2では、バスモード2である。そのため、不揮発性メモリ105がX8モードになっており、不揮発性メモリ104がX1モードになっている。バスモード切替信号は、BM[0]=1、BM[1]=1の状態である。また、静止画撮影機能を実行するためのアプリケーションプログラムが揮発性メモリ101に格納されているものとする。CPU103は、ユーザから操作部115を介して、静止画撮影を連続して行う機能を実行する旨の指示が入力されると、揮発性メモリ101に格納されているアプリケーションプログラムにしたがって静止画撮影機能を起動し、不揮発性メモリ104、105へのアクセスを開始するステップ601。続いて、CPU103は、揮発性メモリ101に格納されているバス管理テーブルを参照し、バスモードを切り替える必要があるか否かを判定するステップ602。CPU103は、指示された機能を実行するには、バスモードを現在のバスモード2からバスモード1に切り替える必要があると判断し、バスモード1の場合のI/Oバス幅およびバスモード切替信号の情報を含むバスモード情報をバス管理テーブルから取得する。新たなバスモード切替信号はBM[0]=1、BM[1]=0である。そして、CPU103は、メモリコントローラ201のI/Oバス幅をX8モードに設定し、メモリコントローラ202のI/Oバス幅をX1モードに設定するステップ603。続いて、CPU103は、不揮発性メモリ104のI/Oバス幅をX8モードに設定し、不揮発性メモリ105のI/Oバス幅をX1モードに設定するステップ604。次に、CPU103は、バスモード切替信号BM[0]=1、BM[1]=0をバススイッチ回路203、204に送信するステップ605。バススイッチ回路203、204は、入力されるバスモード切替信号BM[0]=1、BM[1]=0にしたがって、データバスD[7:1]を不揮発性メモリ104のデータバスに設定する。その結果、CPU103は、信号線D[0]_1と共用データバスD[7:1]とを合わせたデータバスD[7:0]を介して、不揮発性メモリ104とX8モードでアクセス可能となる。また、CPU103は、信号線D[0]_2を介して不揮発性メモリ105とX1モードでアクセス可能となる。次に、CPU103は、書き込み対象または読み出し対象のデータのアクセス開始アドレスとアドレス数を不揮発性メモリ104に指定するステップ606。続いて、CPU103は、不揮発性メモリ104に対するアクセスの種類がライトであることを確認するとステップ607、カメラ111から受信する静止画データを不揮発性メモリ104に書き込むステップ612。具体的には、CPU103は、メモリコントローラ201を介して不揮発性メモリ104に対して、データバスD[7:0]を用いて、静止画データを書き込みアドレス回数分だけ、X8モードで送信する。不揮発性メモリ104は、CPU103から受信した静止画データをバッファ用RAMに格納する。続いて、CPU103は、不揮発性メモリ104にライトコマンドを発行するステップ613。不揮発性メモリ104は、CPU103からライトコマンドを受信すると、バッファ用RAMに保存した静止画データを不揮発性記憶素子に移動させるライト動作を開始する。不揮発性メモリ104は、ライト動作を実行中でBusy状態であれば、信号d=0を信号線D[0]_1に出力し、ライト動作が終了してReady状態になれば、信号d=1を信号線D[0]_1に出力する。CPU103は、メモリコントローラ201を介して、不揮発性メモリ104から受信する信号dを定期的に監視し、不揮発性メモリ104のライト動作が完了したかを確認するステップ614。信号dの情報が0から1になると、CPU103は、不揮発性メモリ104のライト動作が完了したと認識し、所定容量の静止画データの書き込み処理を終了する。CPU103は、ステップ612~614の処理を繰り返すことで、カメラ111から受信する静止画データを順次、不揮発性メモリ104に格納する。次に、コンテンツを実行させる場合ケース5の動作を、図11を参照して説明する。ここでは、携帯装置100がケース4の静止画撮影を行った後の状態であるものとする。ケース4では、バスモード1である。そのため、不揮発性メモリ104がX8モードになっており、不揮発性メモリ105がX1モードになっている。バスモード切替信号は、BM[0]=1、BM[1]=0の状態である。CPU103は、ユーザから操作部115を介して、コンテンツを実行させる旨の指示が入力されると、不揮発性メモリ104、105へのアクセスを開始するステップ601。続いて、CPU103は、揮発性メモリ101に格納されているバス管理テーブルを参照し、バスモードを切り替える必要があるか否かを判定するステップ602。CPU103は、コンテンツを実行する場合、バスモードを現在のバスモードから別のバスモードに切り替える必要がないと判断し、書き込み対象または読み出し対象のデータのアクセス開始アドレスとアドレス数を不揮発性メモリ104に指定するステップ606。続いて、CPU103は、不揮発性メモリ104に対するアクセスの種類がリードであることを確認するとステップ607、不揮発性メモリ104にリードコマンドを発行するステップ608。不揮発性メモリ104は、CPU103からリードコマンドを受信すると、ステップ606で受信したアクセス開始アドレスおよびアドレス数に対応するデータを不揮発性記憶素子からバッファ用RAMに複写する。不揮発性メモリ104は、リード動作を実行中でBusy状態であれば、信号d=0を信号線D[0]_1に出力し、リード動作が終了してReady状態になれば、信号d=1を信号線D[0]_1に出力する。CPU103は、メモリコントローラ201を介して、不揮発性メモリ104から受信する信号dを定期的に監視し、不揮発性メモリ104のリード動作が完了したかを確認するステップ609。信号dの情報が0から1になると、CPU103は、不揮発性メモリ104のリード動作が完了したと認識し、不揮発性メモリ104のバッファ用RAMからデータを読み出すステップ610。具体的には、CPU103は、メモリコントローラ201を介して、不揮発性メモリ104からデータバスD[7:0]を用いて、リードデータを読み出しアドレス回数分だけ、X8モードで取得する。CPU103は、不揮発性メモリ104から取得したデータを揮発性メモリ101に書き込む。続いて、CPU103は、揮発性メモリ101に格納されているアプリケーションプログラムにしたがってコンテンツを起動する。このようにして、CPUは、不揮発性メモリにアクセスするためのバスモードを切り替える必要が生じる度に、使用するバスモードをバス管理テーブルで確認し、メモリコントローラ、不揮発性メモリおよびバススイッチ回路に、使用するバスモードの情報を通知し、バスモードを設定してから不揮発性メモリにアクセスする。なお、CPU103は、図11に示したフローの処理が終了すると、バスモード0Default状態に戻すようにしてもよい。この場合、バスモード1および2のいずれのバスモードでも処理終了後、バスモード0に切り替わるので、次回、ユーザからの機能実行の指示があるとき、図11に示したステップ601における不揮発性メモリへのアクセス開始時には、常に、バスモード0が設定された状態になっている。ユーザが携帯装置100を通常モードで利用する頻度が高い場合には、CPU103は、通常モードの状態で、不揮発性メモリ104、105にバスモード0でアクセスするとき、I/Oバス幅の変更手順ステップ603~605をスキップできるので、バスモード1および2のいずれのバスモードでも処理を行った後、バスモード0の状態に戻すようにしたほうがよい。また、本実施形態では、不揮発性メモリ104、105にバッファ用RAMが設けられている場合で説明したが、バッファ用RAMが設けられていなくもよい。また、不揮発性メモリ104、105からCPU103に動作状態を通知する方法は、上述した方法とは異なる方法であってもよく、不揮発性メモリ104、105でのリード動作およびライト動作にかかる時間をCPU103がわかっている場合には、不揮発性メモリ104、105からCPU103に動作状態を通知しなくてもよい。上述したように、本実施形態の携帯装置では、メモリデバイスにアクセスを行う上で、最低限必要なデータバスとしては、メモリコントローラとメモリデバイスとを専用の信号線を1本用いて接続している。その他に必要となるデータバスは、7本の信号線を含む共用データバスを使用している。メモリデバイスに対して必要となるアクセス性能に応じて、メモリデバイスのI/Oバス幅を増やすことができる。具体的には、共用データバスの7本の信号線を、メモリコントローラの近傍に設けられたバススイッチ回路とメモリデバイスの近傍に設けられたバススイッチ回路との間で、切り替えられるようにしている。例えば、携帯装置の動作状態に応じて、一方のメモリデバイスのアクセス性能を上げたい場合は、共用データバスの7本の信号線を一方のデバイスに全て割り当て、X8モードを実現する。通常モード時は、どちらのメモリデバイスも同じI/Oバス幅となるように、各メモリデバイスに共用データバスの7本の信号線から3本ずつを割り当て、それぞれX4モードを実現する。このとき、データバスとして用いず、データバスの中央に配置された1本の信号線をGNDに接続することで、この信号線をクロストークノイズ防止のためのシールド配線として用いている。携帯装置で実行される機能の各動作状態については、動作状態毎に、使用するメモリデバイスのI/Oバス幅を予め決めておき、不揮発性メモリに格納されたバス管理テーブルに記録しておく。メモリデバイスにアクセスする際、CPUは、バス管理テーブルの情報に基づいて、各メモリデバイスのI/Oバス幅をバススイッチ回路に対して指示し、メモリデバイスおよびメモリコントローラ間のデータバスを設定した後、メモリデバイスにアクセスする。本実施形態の携帯装置では、次のような効果が得られる。データバスの基板表面に占める面積を削減できる効果が得られる。このことを具体的に説明する。メモリデバイス毎に8本の信号線を含むデータバスを接続すると、2つのメモリデバイスが搭載されている場合、合計16本の信号線を基板表面に引き回す必要がある。上述の実施形態の場合、データバスに必要な信号線は9本でよいので、7本の信号線を削減することができる。どのくらいの面積が削減可能かを計算してみる。はじめに、16本の信号線からなるデータバスを単層で引き回した場合の基板表面に占める面積を計算してみる。データバスの信号線の長さを100mmとし、信号線の配線幅を0.5mmとし、信号線の間隔を0.5mmとすると、このデータバスのバス幅は16mm、占有面積は1600mm2となる。これに対して、9本の信号線からなるデータバスを引き回した場合、信号線の長さ、配線幅および間隔が16本の信号線の場合と同じとすると、データバスのバス幅は10mm、占有面積が900mm2となる。この計算結果から、データバスの占有面積を700mm2分削減できることがわかる。この結果に対して、図5に示した構成の面積を考慮してみる。バススイッチ回路を制御するための2本の信号線を含むデータバスについて、そのバス幅を2mmとし、占有面積を200mm2とする。また、2個のバススイッチ回路の基板上に配置していることから、1個のPKGサイズを10mmx1mmと見積ると、2個のバススイッチ回路の占有面積は20mm2となる。上述の計算結果700mm2から200mm220mm2を差し引いても、480mm2の削減効果が見込めることがわかる。例えば、本実施形態の面積削減効果を携帯端末の基板大きさ50mmx100mmに適用した場合、削減される面積は基板面積の約10に相当する。また、本実施形態では、2つのメモリデバイスがX4モードでアクセス可能にする際、共用データバスを2つのデータバス3本の信号線からなると1本の信号線に分割し、分割したデータバスを2つのメモリデバイスのそれぞれに割り当てているが、これらのデータバスを同時に使用してデータを送受信しても、クロストークノイズの影響を受けにくくすることができる。上記の2つのデータバスと1本の信号線のうち、1本の信号線を2つのデータバスの間に配置するとともに、GNDに接続している。そのため、共用データバスで2つのメモリデバイスのバスデータが同時転送される場合でも、2つのデータバスのバス信号がGNDシールドされ、クロストークノイズの影響を受けにくくなり、データの信頼性が高まる。また、本実施形態では、図7に示したように、共用データバスの信号線の接続先を切り替えるバススイッチ回路を、一方のデバイスのデータバスD[3:1]と他方のデバイスのデータバスD[7:5]とをマルチプレクサ回路で切り替える構成にしているので、回路を簡略化できる。また、本実施形態では、必要な場合に、メモリデバイスへのデータ転送速度を高速化できる効果が得られる。X4モードでは、メモリデバイスのデータ転送速度が十分でない場合、メモリデバイスに対してX8モードでのアクセスが可能になるため、データ転送速度が高速になる。その際、共用データバスの信号線の全てを1つのメモリデバイスのために使用しても、他のメモリデバイスはX1モードでアクセス可能なので、複数のメモリデバイスのそれぞれに対してアクセス可能な状態が維持される。要求されるアクセス性能に応じて、各種バスモードのデータ転送性能を十分に活用することができる。さらに、本実施形態では、不揮発性メモリの実装の自由度が向上する効果が得られる。面積削減効果で説明したように、データバスのバス幅を小さくできるため、実装面積の不足で引き回しが困難であった場所へ不揮発性メモリを配置することが可能になる。また、CPUパッケージから離れた場所に不揮発性メモリを配置することも可能になる。なお、本実施形態では、図6を参照して、I/Oバス幅の切り替えが3種類の場合を説明したが、I/Oバス幅の切り替えが図6に示したバスモード1とバスモード2の2種類であってもよく、I/Oバス幅の切り替えが4種類以上あってもよい。図12はI/Oバス幅の切り替えが4種類の場合の一例を示す表である。図12を参照して、各バスモードについて説明する。バスモード0:不揮発性メモリ104がX1モード、不揮発性メモリ105がX8モードバスモード1:不揮発性メモリ104がX2モード、不揮発性メモリ105がX6モードバスモード2:不揮発性メモリ104がX6モード、不揮発性メモリ105がX2モードバスモード3:不揮発性メモリ104がX8モード、不揮発性メモリ105がX1モード図12に示す表において、信号線を示す表記例えば、D[1]_1_xの末尾のxは、メモリコントローラ側のバススイッチ回路203の場合にx=aとなり、メモリデバイス側のバススイッチ回路204の場合にx=bとなる。図12に示すように、バスモード1および2では、共用データバス207のうち、1本の信号線がGNDに接続される。第2の実施形態本実施形態は、共用データバスのレイアウトが図9に示したレイアウトとは異なる場合である。本実施形態は、絶縁体を挟む2つの導電性層にパターンが形成される2層パターンに、共用データバスに含まれる複数の信号線を分ける場合である。本実施形態では、第1の実施形態と同様な構成についての詳細な説明を省略する。図13は本実施形態の携帯装置における共用データバスのレイアウトを説明するための断面図である。図13aは図5に示した共用データバスの本実施形態におけるレイアウトの一例を示す断面図であり、図13b~dはバスモード別に各信号線の用途を説明するための断面図である。図13a~dは、共用データバス207の配線パターンの長手方向に対して垂直方向に切ったときの断面を示す。図13aに示すように、実装基板801の表面側に、導電性材料で3本の信号線が図の左側からD[5]_c~D[3]_cの順に形成されている。これらの信号線は、配線パターンの長手方向が一致するように、平行に配置されている。実装基板801の裏面側には、導電性材料で5本の信号線が図の左側からD[7]_c、D[6]_c、シールド線802、D[2]_cおよびD[1]_cの順に形成されている。これらの信号線およびシールド線802は、配線パターンの長手方向が一致するように、平行に配置されている。シールド線802はGNDに接続されている。シールド線802は実装基板801の裏面側に設けられた信号線D[7]_c、D[6]_c、D[2]_c、D[1]_cを2本ずつに2等分している。図13bはバスモード0の場合の共用データバス207の断面図である。バスモード0では、不揮発性メモリ104、105のそれぞれがX4モードである。図6を参照すると、信号線D[4]_cはGNDに接続され、信号線D[7:5]_cは不揮発性メモリ105用のデータバスとなり、信号線D[3:1]_cは不揮発性メモリ104用のデータバスとなる。図13bを見ると、実装基板801の表面側では、信号線D[4]_cを境にして、左側の信号線D[5]_cと右側の信号線D[3]_cとに分けられる。また、実装基板801の裏面側では、シールド線802を境にして、左側の2本の信号線D[7]_c、D[6]_cと、右側の2本の信号線D[2]_c、D[1]_cとに分けられる。信号線D[4]_cをGNDに接続することで、不揮発性メモリ104、105のデータバスは、実装基板801の表面および裏面のGND配線で分離される。そのため、不揮発性メモリ104、105のデータバス間でクロストークノイズが発生するのを防げる。図13cはバスモード1の場合の共用データバス207の断面図である。バスモード1では、不揮発性メモリ104がX8モードであり、不揮発性メモリ105がX1モードである。図13cに示すように、共用データバスD[7:1]_cは不揮発性メモリ104用のデータバスとなる。図13dはバスモード2の場合の共用データバス207の断面図である。バスモード2では、不揮発性メモリ104がX1モードであり、不揮発性メモリ105がX8モードである。図13dに示すように、共用データバスD[7:1]_cは不揮発性メモリ105用のデータバスとなる。本実施形態のように、共用データバスを2層パターンにレイアウトした場合でも、CPU103は図6に示した各バスモードに対応して不揮発性メモリ104、105のそれぞれとアクセス可能となる。また、バスモード0のとき、実装基板の表面側に形成された複数の信号線のうち、中心に配置された信号線D[4]_cをGNDに接続することで、信号線D[4]_cをクロストークノイズ防止のためのGNDシールド配線として利用できる。なお、本実施形態では、共用データバスをレイアウトする2層パターンの一例として、実装基板の表面と裏面に導電性層が設けられた構造の場合で説明したが、この構造に限られない。第3の実施形態第1の実施形態はバス幅切り替え制御対象のメモリデバイスが2つの場合であったが、本実施形態は、制御対象のメモリデバイスが3つの場合である。本実施形態の携帯装置の構成を説明する。本実施形態では、第1の実施形態と同様な構成についての詳細な説明を省略する。図14は本実施形態の携帯装置におけるメモリバス回路の構成を説明するための図である。図14は第1の実施形態で参照した図5に対応している。図14に示すように、本実施形態の携帯装置には、不揮発性メモリ104、105の他に、不揮発性メモリ108を有する。不揮発性メモリ108は、不揮発性メモリ104、105と同様にMMCI/F規格に準拠したメモリデバイスであり、NAND型フラッシュメモリである。CPU103は、メモリコントローラ201、202、208を有する。メモリバス回路106は、バススイッチ回路213、214を有する。メモリコントローラ208は、クロック信号を伝送するための信号線CK_3、およびコマンド信号を伝送するための信号線CMD_3のそれぞれを介して不揮発性メモリ108と接続されている。データバスの一部として、信号線D[0]_3がメモリコントローラ208および不揮発性メモリ108と接続されている。不揮発性メモリ108のリード/ライトを行う際、X1モードであれば、このLSBLeastSignificantBitの信号線D[0]_3で、データの送受信が可能となる。メモリコントローラ208に接続されるデータバスのうち、信号線D[0]_3を除く7本の信号線D[7:1]_3はバススイッチ回路213と接続されている。この7本の信号線をD[7:1]_3_aと表記する。不揮発性メモリ108に接続されるデータバスのうち、信号線D[0]_3を除く11本の信号線D[7:1]_3はバススイッチ回路214と接続されている。この7本の信号線をD[7:1]_3_bと表記する。メモリコントローラ201に接続されるデータバスのうち、信号線D[0]_1を除く7本の信号線D[7:1]_1_aはバススイッチ回路213と接続されている。不揮発性メモリ104に接続されるデータバスのうち、信号線D[0]_1を除く7本の信号線D[7:1]_1_bはバススイッチ回路214と接続されている。メモリコントローラ202に接続されるデータバスのうち、信号線D[0]_2を除く7本の信号線D[7:1]_2_aはバススイッチ回路213と接続されている。不揮発性メモリ105に接続されるデータバスのうち、信号線D[0]_2を除く7本の信号線D[7:1]_2_bはバススイッチ回路214と接続されている。バススイッチ回路213とバススイッチ回路214は、11本の信号線からなる共用データバス217を介して接続されている。共用データバス217は、メモリコントローラ201および不揮発性メモリ104間で送受信されるデータと、メモリコントローラ202および不揮発性メモリ105間で送受信されるデータと、メモリコントローラ208および不揮発性メモリ108間で送受信されるデータとで共有される。共用データバス217の11本の信号線をD[11:1]_cと表す。ただし、メモリコントローラ201および不揮発性メモリ104間で送受信されるデータの信号線の場合c=1となり、メモリコントローラ202および不揮発性メモリ105間で送受信されるデータの信号線の場合c=2となり、メモリコントローラ208および不揮発性メモリ108間で送受信されるデータの信号線の場合c=3となる。上述の構成の場合、不揮発性メモリ104、105、108に対する、バススイッチ回路213、214のデータバス仕様として、次の7通りのバスモードを設定することが可能となる。バスモード0:不揮発性メモリ104、105、108がX4モードバスモード1:不揮発性メモリ104がX8モード、不揮発性メモリ105がX1モード、不揮発性メモリ108がX4モードバスモード2:不揮発性メモリ104がX8モード、不揮発性メモリ105がX4モード、不揮発性メモリ108がX1モードバスモード3:不揮発性メモリ104がX4モード、不揮発性メモリ105がX1モード、不揮発性メモリ108がX8モードバスモード4:不揮発性メモリ104がX4モード、不揮発性メモリ105がX8モード、不揮発性メモリ108がX1モードバスモード5:不揮発性メモリ104がX1モード、不揮発性メモリ105がX4モード、不揮発性メモリ108がX8モードバスモード6:不揮発性メモリ104がX1モード、不揮発性メモリ105がX8モード、不揮発性メモリ108がX4モード共用データバス217の11本の信号線のうち、バスモード0では、2本の信号線がGNDに接続され、その他のバスモード1~6では、1本の信号線がGNDに接続される。バスモード0~6の一部として、図15にバスモード0、1、3および6の場合の接続方法の一例を示す。本実施形態では、バス幅切り替え制御対象のメモリデバイスが3つの場合でも、バスを共有させることで、第1の実施形態と同様な効果が得られる。なお、本実施形態では、制御対象のメモリデバイスが3つの場合を説明し、第1の実施形態では制御対象のメモリデバイスが2つの場合を説明したが、制御対象のメモリデバイスは、2つまたは3つの場合に限らず、4つ以上であってもよい。