"ドレインとソースとゲートとを有し且つワイドバンドギャップ半導体からなるスイッチング素子の前記ゲートに制御回路からの制御信号を印加することにより前記スイッチング素子をオンオフ駆動させるゲートドライブ回路であって、前記制御回路と前記スイッチング素子の前記ゲートとの間に接続され、第1のコンデンサと第1の抵抗とからなる並列回路と、前記スイッチング素子の前記ゲートと前記ソースとの間に接続され、前記制御信号のオフ信号に対して遅延させて前記ゲートと前記ソースとの間を短絡する短絡手段と、を備えることを特徴とするゲートドライブ回路。前記短絡手段は、双方向スイッチからなることを特徴とする請求項1記載のゲートドライブ回路。前記双方向スイッチは、制御端子と、前記スイッチング素子の前記ゲートと前記ソースとの間に接続された2つの主電極と、からなる半導体スイッチから構成され、さらに、一端が前記制御端子に接続され他端が前記制御回路に接続された第2のコンデンサと、アノードが前記制御端子に接続されカソードが前記ソースに接続されたダイオードと、を有することを特徴とする請求項2記載のゲートドライブ回路。前記双方向スイッチは、制御端子と、前記スイッチング素子の前記ゲートと前記ソースとの間に接続された2つの主電極と、からなる半導体スイッチから構成され、さらに、一端が前記制御端子に接続され他端が前記制御回路に接続された第2のコンデンサと、アノードが前記制御端子に接続されカソードが前記ゲートに接続されたダイオードと、を有することを特徴とする請求項2記載のゲートドライブ回路。前記短絡手段は、前記制御信号のオン信号に対して、逆阻止となる逆阻止スイッチからなることを特徴とする請求項1記載のゲートドライブ回路。前記逆阻止スイッチは、前記制御端子と2つの主電極とからなる半導体スイッチとダイオードとの直列回路から構成され、前記2つの主電極は、前記ダイオードを介して前記スイッチング素子の前記ゲートと前記ソースとの間に接続され、さらに、一端が前記制御端子に接続され他端が前記制御回路に接続された第2のコンデンサと、アノードが前記制御端子に接続されカソードが前記ゲートに接続されたダイオードと、を有することを特徴とする請求項5記載のゲートドライブ回路。前記短絡手段は、第1主電極が前記スイッチング素子の前記ゲートに接続され、第2主電極が前記スイッチング素子の前記ソースに接続されたトランジスタと、前記トランジスタの前記第1主電極と前記トランジスタの制御端子との間に接続された第3のコンデンサと、前記トランジスタの前記制御端子と前記並列回路の信号入力側とに接続された第2の抵抗と、を有することを特徴とする請求項1記載のゲートドライブ回路。しかしながら、この方式では、図11に示すように、スイッチングの周波数やデューティ比が変化すると、スイッチング素子のターンオンする直前の負電圧値P1,P2,P3も同時に変化するので、ターンオン時のスイッチング特性スイッチング時間が変動してしまう。また、ターンオフ期間中に負電圧がゲートに印加され安定したターンオフ状態を期待できる半面、内蔵ダイオードを持たないGaNFETにおいては、図12に示すように、回生動作時第三象限に大きな電圧降下、電力損失導通損失を発生する。また、周波数やデューティがある範囲で限定できれば、上記2つの問題点は抵抗とコンデンサとの値をうまく選び、ゲート電圧をゼロボルトに戻してから回生動作やターンオンをさせることで回避可能である。しかしながら、条件が限定される上に、しきい値電圧の低さに起因するノイズによる誤動作に弱くなる。本発明は、ターンオン時のスイッチング特性が変動せず、電力損失を発生せずにスイッチング素子を安定してターンオンさせることができるゲートドライブ回路を提供することにある。本発明は、ドレインとソースとゲートとを有し且つワイドバンドギャップ半導体からなるスイッチング素子の前記ゲートに制御回路からの制御信号を印加することにより前記スイッチング素子をオンオフ駆動させるゲートドライブ回路であって、前記制御回路と前記スイッチング素子の前記ゲートとの間に接続され、第1のコンデンサと第1の抵抗とからなる並列回路と、前記スイッチング素子の前記ゲートと前記ソースとの間に接続され、前記制御信号のオフ信号に対して遅延させて前記ゲートと前記ソースとの間を短絡する短絡手段とを備えることを特徴とする。本発明によれば、短絡手段は、制御信号のオフ信号に対して遅延させてスイッチング素子のゲートとソースとの間を短絡するため、第1のコンデンサに蓄えられていた電荷は、第1の抵抗に加えて短絡手段を通しても放電されるので、ターンオン時のスイッチング特性が変動せず、電力損失を発生せずにスイッチング素子を安定してターンオンさせることができる。以下、本発明の実施の形態に係るゲートドライブ回路を説明する。図1は、本発明の実施例1のゲートドライブ回路の回路構成図及びシーケンス図である。図1に示すゲートドライブ回路において、電源Vccの両端には、スイッチS1とスイッチS2との直列回路が接続されている。スイッチS1とスイッチS2とを交互にオンオフさせることにより、パルス信号が生成されるようになっている。スイッチS1とスイッチS2とは制御回路に相当し、パルス信号は制御信号に相当する。スイッチング素子Q1は、GaNFETからなり、ゲートとドレインとソースとを有している。スイッチング素子Q1のゲートとスイッチS1とスイッチS2との接続点との間には、コンデンサC1と抵抗R1とのCR並列回路が接続される。前記パルス信号は、コンデンサC1と抵抗R1とのCR並列回路を介してスイッチング素子Q1のゲートに印加されるようになっている。また、実施例1のゲートドライブ回路は、スイッチング素子Q1のゲートソース間に並列にスイッチS4を設けている。スイッチS4は、コンデンサC1と抵抗R1とのCR並列回路におけるコンデンサC1の電荷を引き抜くもので、通常ではオフ状態であるが、スイッチング素子Q1をオフしている期間中のいずれかのタイミングにおいてオンされる。以上の構成によれば、スイッチング素子Q1のターンオン時には、CR並列回路の効果により高速なスイッチングとその後のゲート過電流保護が実現される。スイッチング素子Q1のオン定常状態時には、コンデンサC1には、ゲートドライブ回路出力のオン時出力電圧Vccとスイッチング素子Q1のゲート-ソース間電圧Vfgs=ゲートソース間等価ダイオードの順方向電圧降下との差の電圧が充電される。スイッチング素子Q1のターンオフ時には、スイッチング素子Q1のゲートに、コンデンサC1に蓄えられた電荷電圧による負電圧が印加され、スイッチング素子Q1の高速なターンオフが実現される。スイッチング素子Q1のオフ期間中にはコンデンサC1は、コンデンサC1と抵抗R1とで決まる時定数で放電される。しかし、コンデンサC1の電荷が完全に放電されない時にスイッチング素子Q1の次のターンオンが開始されると、ゲート電圧が負電圧の状態からターンオンが開始される。即ち、周波数、デューティ比でターンオン直前の負電圧が変動し、スイッチ特性が変動してしまう。また、ゲート負電圧時での回生動作時には電圧降下が増大し電力損失が増加する。そこで、図1bに示すように、スイッチS1をオフすることで、スイッチング素子Q1をターンオフした時時刻t0からある時間経過後の時刻t1に、スイッチS4をオンさせる。このため、コンデンサC1に蓄えられていた電荷は、抵抗R1に加えてスイッチS4を通しても放電される。スイッチS1が抵抗R1に比較して十分に低インピーダンスであれば、ターンオフ期間中の極めて短い時間の間にコンデンサC1の電荷は、完全に放電される。ターンオンが開始される直前迄に、コンデンサC1の電荷を完全放電状態にすることで、周波数、デューティ比に関わらず、スイッチング素子Q1を安定してターンオンさせることができる。さらに回生動作期間中もこのスイッチS4をオン状態とし、スイッチング素子Q1のゲートソース間電圧を安定してゼロボルトとすることで、ノイズにも強く、電力損失の少ない回生動作が実現できる。図2は、実施例2のゲートドライブ回路の回路構成図である。図2に示す実施例2においては、スイッチS4が、n型MOSFET同士又はp型MOSFET同士の、ソースとゲートを各々共通に接続した双方向スイッチS4a,S4bで構成されている。双方向スイッチS4a,S4bは、スイッチング素子Q1のゲートソースに並列に接続される。スイッチング素子Q1がターンオフした後、ある時間経過後に、双方向スイッチS4a,S4bをオンさせる信号を印加すると、CR並列回路のコンデンサC1の放電は、速やかに終了する。回生動作させる場合、スイッチング素子Q1のオフ期間中は、双方向スイッチS4a,S4bは、そのままオン状態にしておくのが好ましい。既存のゲートドライブICを用いた場合、スイッチS4の制御用信号を生成すのが面倒である。スイッチS4にp型MOSFETを適用した場合、以下のような簡単な追加回路でその制御信号を生成することができる。なお、ドライブICの出力は、標準的なMOSFETの駆動電圧を想定して0V~12V程度とする。0Vが負電圧でも、正側電圧が20V程度であっても、下記のメカニズムは大きく変わらない双方向スイッチS4a,S4bのゲートとドライブICの出力間にはコンデンサC2が接続される。双方向スイッチS4a,S4bのゲートとドライブ回路のマイナス側出力=スイッチング素子Q1のソース間には、ダイオードD1と抵抗の直列回路が接続される。このような構成によれば、双方向スイッチS4a,S4bのゲートに接続されたダイオードD1とコンデンサC2とにより、双方向スイッチS4a,S4bのゲート電圧は、0.6V~-11.4Vにクランプされる。ここで、0.6VはダイオードD1の順方向電圧Vfである。このクランプされた信号により、p型MOSFETで構成されたスイッチS4a,S4bは、スイッチS2と同期してオン、オフする。しかし、スイッチS4a,S4bを駆動する信号は、スイッチS2の出力により生成されているので、スイッチS4a,S4bはスイッチS2よりも少し遅延する。ドライブ回路電源電圧をVcc、ダイオードD1の順方向電圧をVfD1、スイッチS4aのゲート電圧閾値をVthS4a、双方向スイッチS4bと並列に接続されているダイオードD3の順方向電圧をVfD3と規定すると、双方向スイッチS4aのゲート電圧閾値は、下式の条件でオンできる。Vcc-VfD1>|VthS4a|VfD3双方向スイッチS4aのゲート電圧はマイナス電圧のため、絶対値の電圧で示しています。スイッチング素子Q1がターンオフした瞬間では、CR並列回路の効果で、スイッチング素子Q1には負電圧が印加される。次に、その直後に双方向スイッチS4a,S4bがオンし、CR並列回路のコンデンサC1は速やかに放電され、スイッチング素子Q1のゲート電圧はゼロボルトになる。このターンオフ期間中、双方向スイッチS4a,S4bは、オン状態を保持しているので、安定したスイッチング素子Q1の回生動作が実現できる。スイッチング素子Q1がターンオンした場合、双方向スイッチS4a,S4bのゲート電圧は、0.6Vになるため、双方向スイッチS4a,S4bはオフ状態になる。図3は、実施例2のゲートドライブ回路の各部の動作波形を示す図である。Q1vはドライブIC段の出力、Q1gはスイッチS4a,S4bがない時のスイッチング素子Q1のゲート波形、Q1gs4はスイッチS4a,S4bがある時のスイッチング素子Q1のゲート波形、S4gはP型MOSFETで構成した双方向スイッチS4a,S4bのゲート波形になりドライブIC段出力波形が双方向スイッチS4a,S4bのゲートに接続したダイオードD1とコンデンサC2によってクランプされた波形を示す。図4は、実施例3のゲートドライブ回路の回路構成図である。図4に示す実施例3においては、双方向スイッチS4a,S4bのゲートとドライブICの出力間にはコンデンサC2が接続される。双方向スイッチS4a,S4bのゲートとスイッチング素子Q1のゲート間にダイオードD1と抵抗R2との直列回路が接続される。このような構成によれば、スイッチング素子Q1がターンオフした瞬間は、CR並列回路の効果で、スイッチング素子Q1には負電圧が印加される。双方向スイッチS4a,S4bのゲートに接続した抵抗R2とコンデンサC2との時定数により、双方向スイッチS4a,S4bのゲート電圧は徐々に負電圧を増していく。そして、スイッチング素子Q1のゲート電圧が負電圧のとき、双方向スイッチを構成するスイッチS4bは、内蔵ダイオードD3がオンした状態になる。双方向スイッチS4のゲート電圧=スイッチS4aのゲート電圧が、スイッチS4aのしきい値電圧とスイッチS4bの内蔵ダイオードD3の順方向電圧Vfの和より大きくなれば、スイッチS4a、即ち、双方向スイッチS4がオンする。双方向スイッチS4a,S4bがオンすることでCR並列回路のコンデンサC1は、速やかに放電され、スイッチング素子Q1のゲート電圧はゼロボルトになる。コンデンサC2の充電電圧、すなわちS4g電圧負電圧時と双方向スイッチS4aのゲート電圧閾値は下式の条件でオンできることになる。|VS4g|>|VthS4a|VfD3双方向スイッチS4a,S4bのゲートにはその負のゲート電圧を印加しているコンデンサC2の放電を妨げる方向にダイオードD1が接続されているので、コンデンサの端子間電圧は変動しない。すなわち、双方向スイッチS4a,S4bはオン状態を保持し、安定したスイッチング素子Q1の回生動作が実現できる。スイッチング素子Q1が、ターンオンした場合には、双方向スイッチS4a,S4bのゲートに接続されたコンデンサC2ごと正の電圧側に振られるので、双方向スイッチS4a,S4bのゲートは正の電圧が加わり、双方向スイッチS4a,S4bはオフする。コンデンサC2の電荷は、充電し双方向スイッチS4a,S4bのゲート電圧はほぼスイッチング素子Q1のゲート電圧と同じになり、双方向スイッチS4a,S4bはオフ状態になる。実施例3は、実施例2に比較して、双方向スイッチS4a.S4bのオン時ゲート電圧が絶対値で低くなり、その後のスイッチング素子Q1のターンオン時の双方向スイッチS4a,S4bの影響を少なくできる。また、スイッチング素子Q1がターンオン状態時の双方向スイッチS4a,S4bのゲート電圧が正の電圧であるため、双方向スイッチS4a,S4bの誤動作オンを発生し難くすることができる。図5は、実施例3のゲートドライブ回路の各部の動作波形を示す図である。Q1vはドライブIC段の出力、Q1gはスイッチS4がない時のスイッチング素子Q1のゲート波形、Q1gs4はスイッチS4がある時のスイッチング素子Q1のゲート波形、S4gはP型MOSFETで構成した双方向スイッチS4のゲート波形で双方向スイッチのゲートに接続した抵抗とコンデンサとの時定数によってスイッチング素子Q1のゲートに遅れて電圧が降下し、ある電圧で双方向スイッチがオンする様子を示している。図6は、実施例4のゲートドライブ回路の回路構成図である。図6に示す実施例4は、双方向スイッチS4a,S4bに代えて、スイッチング素子Q1のゲートとソースとの間に、1個のp型MOSFETS4aと1個のダイオードD3との直列回路から構成される逆阻止スイッチを接続したことを特徴とする。この場合、ダイオードD3のアノードをスイッチング素子Q1のソースに接続し、p型MOSFETS4aのドレインをスイッチング素子Q1のゲートに接続している。このような逆阻止スイッチを用いても、双方向スイッチS4a,S4bの効果と同様な効果が得られる。スイッチング素子Q1の安定したターンオフ状態を維持するためには、逆阻止スイッチに使用するダイオードは、SBDショットキーバリアダイオードなどの低い順方向電圧Vfを持つダイオードであることが望ましい。また、図6に示す実施例4は、図7に示すように変形することができる。即ち、ダイオードD3のカソードをスイッチング素子Q1のゲートに接続し、p型MOSFETS4aのソースをスイッチング素子Q1のソースに接続している。このような構成であっても、実施例3の効果と同様な効果が得られる。なお、追加スイッチS4を1個のp型MOSFETあるいは1個のn型MOSFETで構成する場合には、スイッチング素子Q1のターンオン時に、このスイッチング素子Q1の内蔵ダイオードに電流が流れ、スイッチング素子Q1のゲート電圧が0.7Vになり、スイッチング素子Q1は動作しない。また、通常、バイポーラトランジスタに逆阻止能力が保障されていないため、本スイッチを1個のバイポーラトランジスタで構成することは好ましくない。なお、逆阻止特性が保障されている場合にはこの限りではない。図8は、実施例5のゲートドライブ回路の回路構成図である。図8において、ゲート駆動回路10本発明の制御回路に対応は、0Vと10Vとからなるパルス信号を出力する。ゲート駆動回路10は、抵抗R30とインダクタL30とからなる配線インピーダンスを抵抗R1の一端と抵抗R3の一端とに接続される。抵抗R1の両端には抵抗R3とコンデンサC1との直列回路が並列に接続されている。抵抗R1,R3とコンデンサC1とは、スピードアップ回路を構成する。抵抗R1の他端にはコンデンサC3の一端とNPNトランジスタQ2のエミッタとスイッチング素子Q1のゲートに接続されている。コンデンサC3の他端は抵抗R5の一端とNPNトランジスタQ2のベースとに接続され、抵抗R5の他端は、抵抗R1の一端と抵抗R3の一端とに接続されている。NPNトランジスタQ2のコレクタは、スイッチング素子Q1のソースに接続されている。NPNトランジスタQ2とコンデンサC3と抵抗R5とは、短絡手段を構成する。次にこのように構成された実施例5のゲートドライブ回路の動作を図9に示すタイミングチャートを参照しながら詳細に説明する。まず、時刻t1において、ゲート駆動回路10が10Vの制御信号図9のGaN駆動回路出力を出力すると、抵抗R30及びインダクタL30にはゲート駆動回路電流が流れる。制御信号は抵抗R1,R3及びコンデンサC1を介してスイッチング素子Q1のゲートに印加されて、スイッチング素子Q1がオンする。このとき、トランジスタQ2のベース-エミッタ間の電圧Vgsは略ゼロボルトとなる。次に、時刻t2において、スイッチング素子Q1をターンオフするために、ゲート駆動回路10は、0Vの制御信号をスイッチング素子Q1のゲートに印加する。すると、抵抗R1,R3及びコンデンサC1からなるスピードアップ回路により、スイッチング素子Q1のゲート-ソース間の電圧Vgsがゼロボルト以下に下降する。このため、インダクタL30側から抵抗R5を介してコンデンサC3に電流が流れるため、コンデンサC3の両端電圧VC2、即ち、NPNトランジスタQ2のベース-エミッタ間の電圧が時刻t2から時刻t3において、徐々に上昇していく。そして、コンデンサC3の両端電圧がNPNトランジスタQ2のベース-エミッタ間の順方向電圧VFを超えると、NPNトランジスタQ2がオンする。即ち、スイッチング素子Q1のベース-エミッタ間が短絡されるので、スイッチング素子Q1のベース-エミッタ間の電圧が略ゼロボルトになる。このように、スイッチング素子Q1のターンオフ時にスイッチング素子Q1のゲートに負バイアスを一定時間確保することができ、スイッチング素子Q1をターンオフした時からある時間経過後にスイッチング素子Q1のゲート-ソース間の電圧を略ゼロボルトにできる。なお、本発明は、実施例1乃至実施例5のゲートドライブ回路に限定されることはない。CMOSとバイポーラトランジスタとの組合せについては、所望の動作タイミングが得られる組合せであれば、これに限定されない。また、本発明に適用されるスイッチング素子は、GaNFETだけでなく、Si又はSiCでも良い。また、本発明は、しきい値電圧が低く、絶縁ゲートではないJFETジャンクションFET的な挙動を示すデバイスにも適用可能である。"