"誘電体からなる下部クラッド層上に前記下部クラッド層の屈折率より高屈折率の単結晶半導体層を形成する工程と、前記単結晶半導体層に、並行する2本のストライプ状の溝部を形成してスラブ導波路部とし、前記スラブ導波路部に挟まれた領域を導波路コアとするとともに、前記スラブ導波路部を挟んだ前記導波路コアと反対側の領域を隆起領域とする工程と、一方の前記スラブ導波路部とそれに接する前記隆起領域とに、注入イオン分布のピークが、前記スラブ導波路部の厚さよりも深い位置となり且つ前記隆起領域の厚さよりも浅い位置になる条件でp型の不純物をイオン注入する第1のイオン注入工程と、他方の前記スラブ導波路部とそれに接する隆起領域とに、注入イオン分布のピークが、前記スラブ導波路部の厚さよりも深い位置となり且つ前記隆起領域の厚さよりも浅い位置になる条件でn型の不純物をイオン注入する第2のイオン注入工程と、前記第1のイオン注入工程及び前記第2のイオン注入工程で注入した前記不純物を活性化してpin接合構造を形成する熱処理工程とを有することを特徴とする光半導体素子の製造方法。前記スラブ導波路部の膜厚を、前記導波路コアから離間するにしたがって徐々に厚くすることを特徴とする請求項1に記載の光半導体素子の製造方法。前記pin接合構造が形成されたスラブ導波路部と導波路コアとを有する光導波路を2本並行に設け、前記2本の光導波路をマッハツェンダ型光干渉計の2本のアーム導波路とすることを特徴とする請求項2または請求項3に記載の光半導体素子の製造方法。前記単結晶半導体層が、Si1-xGex但し、0≦x≦0.3からなり、且つ、前記下部クラッド層がSiO2からなることを特徴とする請求項1乃至請求項3のいずれか1項に記載の光半導体素子の製造方法。前記スラブ導波路部の膜厚と、前記第1のイオン注入工程及び前記第2のイオン注入工程において注入されるイオンのイオン注入エネルギーとが以下の関係を満たすことを特徴とする請求項1ないし請求項4のいずれか1項に記載の光半導体素子の製造方法。注入イオンエネルギーkeV>スラブ導波路部の膜厚nm/1.5×注入イオンの原子量誘電体からなる下部クラッド層と、前記下部クラッド層上に設けられた単結晶半導体からなるストライプ状の導波路コアと、前記導波路コアの両側に設けられ、前記導波路コアより厚さが薄い互いに反対の導電型を有する2本のスラブ導波路部と、前記各スラブ導波路部の前記導波路コアと接する側と反対側に設けられ、前記スラブ導波路部より厚さが厚く且つ前記不純物濃度の高い隆起領域とを有し、前記スラブ導波路部の直下における下部クラッド層中の不純物濃度が、前記隆起領域の直下における下部クラッド層中の不純物濃度より高いことを特徴とする光半導体素子。しかし、上述のドーピングプロファイルを得るためには、図14に示すように、低不純物濃度領域に対するイオン注入工程と、高不純物濃度に対するイオン注入工程を、p型及びn型について合計4度行う工程を経る必要があり、工程が複雑であった。即ち、従来、高性能な光変調器スイッチを簡易な工程で製作することができないという問題がある。したがって、本発明は、イオン注入工程を削減して、簡易な製造工程で光半導体素子を製造することを目的とする。開示する一観点からは、誘電体からなる下部クラッド層上に前記下部クラッド層の屈折率より高屈折率の単結晶半導体層を形成する工程と、前記単結晶半導体層に並行する2本のストライプ状の溝部を形成してスラブ導波路部とし、前記スラブ導波路部に挟まれた領域を導波路コアとするとともに、前記スラブ導波路部を挟んだ反対側の領域を隆起領域とする工程と、一方の前記スラブ導波路部とそれに接する隆起領域とに選択的に注入イオン分布のピークが、前記スラブ導波路部の厚さよりも深い位置となり且つ前記隆起領域の厚さよりも浅い位置になる条件でp型の不純物をイオン注入する第1のイオン注入工程と、他方の前記スラブ導波路部とそれに接する隆起領域とに選択的に注入イオン分布のピークが、前記スラブ導波路部の厚さよりも深い位置となり且つ前記隆起領域の厚さよりも浅い位置になる条件でn型の不純物をイオン注入する第2のイオン注入工程と、前記第1のイオン注入工程及び前記第2のイオン注入工程で注入した前記不純物を活性化してpin接合構造を形成する熱処理工程とを有することを特徴とする光半導体素子の製造方法が提供される。また、開示する別の観点からは、誘電体からなる下部クラッド層と、前記下部クラッド層上に設けられた単結晶半導体からなるストライプ状の導波路コアと、前記導波路コアの両側に設けられ、前記導波路コアより厚さが薄い互いに反対の導電型を有する2本のスラブ導波路部と、前記各スラブ導波路部の前記導波路コアと接する側と反対側に設けられ、前記スラブ導波路部より厚さが厚く且つ前記不純物濃度の高い隆起領域とを有し、前記スラブ導波路部の直下における下部クラッド層中の不純物濃度が、前記隆起領域の直下における下部クラッド層中の不純物濃度より高いことを特徴とする光半導体素子が提供される。開示の光半導体素子及びその製造方法によれば、イオン注入工程を削減して、簡易な製造工程で光半導体素子を製造することが可能になる。ここで、図1及び図2を参照して、本発明の実施の形態の光半導体素子を説明する。図1は本発明の実施の形態の光半導体素子の概念的断面図である。誘電体からなる下部クラッド層11上設けた単結晶半導体からなる導波路コア12と、導波路コア12の両側に設けた低不純物濃度のp型のスラブ導波路部13と低不純物濃度のn型のスラブ導波路部14により光導波路を形成する。また、スラブ導波路部13,14の端部には高不純物濃度の隆起領域15,16を設け、誘電体からなる上部クラッド層17を設けた後、隆起領域15,16に達する電極18,19を設ける。この場合、隆起領域15,16の直下の下部クラッド層11の中の不純物濃度は、スラブ導波路部13,14の直下の不純物濃度より低濃度になる。この場合の下部クラッド層11はどのように形成しても良いが、典型的には基板貼り合わせ技術で形成したSOI基板を構成する埋込酸化膜BOX層を用い、単結晶半導体としては、その上に形成されるSi1-xGex但し、0≦x≦0.3を用いる。なお、下部クラッド層11を形成する基板としては、石英、GaAs、InPなどの基板を用いて良いが、Si基板は低コスト、ドライバ等の電子回路との集積が可能などの利点を有するため好ましい。また、単結晶半導体としては、InP、GaAs及びこれらの混晶を用いても良く、通信波長帯の信号光に対して透明であれば、Si1-xGexと同様の効果が得られる.図2は、本発明の実施の形態の光半導体素子の製造工程の説明図である。まず、図2aに示すように、SiO2等のハードマスク1をマスクとして下部クラッド層11上に設けた単結晶半導体層をエッチングしてストライプ状の2本の平行な溝を形成することによって、導波路コア12とスラブ導波路13,14と隆起領域15,16を形成する。次いで、図2bに示すように、レジストパターン2をマスクとして、一方の側のスラブ導波路部13と隆起領域15に、スラブ導波路部13の厚さよりも深い位置となり且つ隆起領域15の厚さよりも浅い位置になる条件でPイオン3等のn型不純物を注入する。次いで、図2cに示すように、レジストパターン4をマスクとして、他方の側のスラブ導波路部14と隆起領域16に、スラブ導波路部14の厚さよりも深い位置となり且つ隆起領域16の厚さよりも浅い位置になる条件でBイオン5等のp型不純物を注入する。次いで、注入されたイオンを活性化して均一に拡散させ、単結晶半導体層の結晶性を回復させる熱処理を行う。この時、誘電体からなる下部クラッド層11内に注入されたイオンは、単結晶半導体層中には拡散せず、ドーパントとして寄与しない。イオン注入の注入エネルギーや結晶格子のエネルギー状態はある程度の分布を持っており、注入深さはある程度分布するので、単結晶半導体層中のドーピング濃度は注入量、注入エネルギー、単結晶半導体層の厚さで制御できる。このように、単結晶半導体層に厚さの異なる領域を設けることによって、一回のイオン注入で2通り以上のドーピング濃度が実現でき、それによって、製造工程数を減らすことができる。即ち、従来プロセスでは4回のイオン注入を必要としたが、本発明では半分の2回で良く、工程の簡略化が実現できる。なお、このようなドーピングプロファイルを得るためには、スラブ導波路部の膜厚とイオン注入エネルギーとの関係において、注入イオンエネルギーkeV>スラブ導波路部の膜厚nm/1.5×注入イオンの原子量の関係を満たすイオンエネルギーとする必要がある。次に、図3乃至図7を参照して、本発明の実施例1の光変調素子の製造工程を説明する。まず、図3aに示すように、基板貼り合わせ技術により作製したSOI基板20を用意する。SOI基板20は、Si基板21に埋込SiO2膜22を介して厚さが250nmの単結晶Si層23が設けられており、埋込SiO2膜22が下部クラッド層となる。次いで、図3bに示すように、SiO2からなるハードマスク24をマスクとして、HBrガスを用いたRIE50mTorr,200Wにより単結晶Si層23をエッチングしてSiコア25、スラブ導波路部26,27及び隆起領域28,29を形成する。この場合のSiコア25の幅は、500nmであり、スラブ導波路部26,27の厚さは50nmで幅は1μmとする。次いで、図3cに示すように、ハードマスク24を除去したのち、新たなレジストパターン30を形成し、このレジストパターン30をマスクとしてスラブ導波路部26及び隆起領域28にPをイオン注入する。この時、スラブ導波路部26の厚さよりも深い位置となり且つ隆起領域28の厚さよりも浅い位置になる条件、例えば、100keVの加速エネルギーで5×1014cm-2のドーズ量で注入する。図5はPイオンのイオン注入プロファイルであり、図5aに示すように、スラブ導波路部26におけるピーク位置は埋込SiO2膜22の内部になる。一方、図5bに示すように、隆起領域28におけるピーク位置は隆起領域28の内部となり、隆起領域28中の不純物濃度の方が高くなる。次いで、図4dに示すように、レジストパターン30を除去したのち、新たなレジストパターン31を形成し、このレジストパターン31をマスクとしてスラブ導波路部27及び隆起領域29にBをイオン注入してpin型のダイオードとする。この時も、スラブ導波路部27の厚さよりも深い位置となり且つ隆起領域29の厚さよりも浅い位置になる条件、例えば、40keVの加速エネルギーで、5×1014cm-2のドーズ量で注入する。図6はBイオンのイオン注入プロファイルであり、図6aに示すように、スラブ導波路部27におけるピーク位置は埋込SiO2膜22の内部になる。一方、図6bに示すように、隆起領域29におけるピーク位置は隆起領域29の内部となり、隆起領域29中の不純物濃度の方が高くなる。次いで、レジストパターン31を除去したのち、窒素雰囲気中で1000°Cで15分間の熱処理を行って注入した不純物を活性化するとともに、Siの結晶性を回復する。図7は熱処理後の不純物濃度プロファイルであり、スラブ導波路部26のP濃度は2.8×1018cm-3となり、隆起領域28のP濃度は1.6×1019cm-3となる。一方、スラブ導波路部27のB濃度は2.2×1018cm-3となり、隆起領域29のB濃度は1.6×1019cm-3となる。最後に、図4eに示すように、上部クラッド層32を兼ねる層間膜として、SiH4:20/He:80N2Oを原料ガスとするCVD法により、790°Cにおいて、1μmの厚さのSiO2膜を堆積させる。次いで、レジストパターン図示は省略をマスクとして、CF4ガスを用いたRIE100mToor,300Wにより上部クラッド層32となるSiO2膜をエッチングして、隆起領域28,29に達するコンタクトホールを形成する。次いで、スパッタリング法により1μmの厚さにAl膜を堆積したのち、レジストパターン図示は省略をマスクとしてCl2ガスを用いたRIEによりAl膜をエッチングすることによって電極33,34を形成する。このように、本発明の実施例1においては、Siコアの両側の領域に厚さの違いを設けているので、p型とn型の一度ずつのイオン注入工程によって、異なった不純物濃度プロファイルを実現することができる。それによって、Siコア近傍の不純物濃度が低いので光学的損失が少なくなり、隆起領域では不純物濃度が高いので電気抵抗を低減することができる。次に、図8を参照して、本発明の実施例2の光半導体素子を説明する。図8は、本発明の実施例2の光半導体素子の概念的断面図であり、スラブ導波路部26,27の膜厚を隆起領域28,29に向かって徐々に膜厚が厚くなるよう変化するテーパ部35,36を設けたものである。この本発明の実施例2においても、一度のイオン注入によって、連続的に変化するドーピング濃度プロファイルが得られる。なお、テーパ部35,36を形成するためには、平坦なスラブ導波路部26,27を垂直性の高いエッチング条件で形成したのち、テーパ部35,36を傾斜がつくエッチング条件で形成すれば良い。次に、図9乃至図12を参照して、本発明の実施例3のマッハツェンダ型干渉計を有した光干渉型スイッチを説明する。まず、図9aに示すように、実施例1と同様に、基板貼り合わせ技術により作製したSOI基板40を用意する。SOI基板40は、Si基板41に埋込SiO2膜42を介して厚さが50nmの単結晶Si層43、厚さが200nmの単結晶Si0.9Ge0.1層44が設けられている。次いで、図9b及び図9cに示すように、ハードマスク45をマスクとしてHBrガスを用いたRIE51mTorr,200Wにより単結晶Si0.9Ge0.1層44及び単結晶Si層43をエッチングする。この時、単結晶Si層44を25nm~50nm残すようにエッチングして導波路コア46とスラブ導波路部471~482と隆起領域49~51とを形成する。なお、図9bは平面図であり、図9cは図9bにおけるA-A′を結ぶ一点鎖線に沿った概略的断面図であり、ここでは、導波路コア46は、マッハツェンダ型光干渉計の入力導波路461、2入力2出力の光カプラ462,465、第1アーム導波路463、第2アーム導波路464、及、出力導波路466となる。次いで、図10dに示すように、ハードマスク45を除去したのち、新たなレジストパターン52を形成し、このレジストパターン52をマスクとしてスラブ導波路部471,472及び隆起領域49の露出部にPをイオン注入する。この時のイオン注入条件は、100keVの加速エネルギーで5×1014cm-2のドーズ量とする。次いで、図10eに示すように、レジストパターン52を除去したのち、新たなレジストパターン53を形成し、このレジストパターン53をマスクとしてスラブ導波路部481,482及び隆起領域50,51の露出部にBをイオン注入する。この時のイオン注入条件は、40keVの加速エネルギーで5×1014cm-2のドーズ量とする。次いで、レジストパターン53を除去したのち、窒素雰囲気中で1000°Cで15分間のアニールを行って注入したB及びPの活性化を行って電極領域とする。次いで、図10fに示すように、上部クラッド層を兼ねる層間膜として、SiH4:20/He:80N2Oを原料ガスとするCVD法により、790°Cにおいて、1μmの厚さのSiO2膜54を堆積させる。次いで、図11gに示すように、レジストパターン55をマスクとして、CF4ガスを用いたRIE100mToor,300WによりSiO2膜54をエッチングして、高不純物濃度の隆起領域51~53に達するコンタクトホール56~58を形成する。次いで、図11hに示すように、スパッタリング法により1μmの厚さにAl膜を堆積したのち、レジストパターン59をマスクとしてCl2ガスを用いたRIEによりAl膜をエッチングすることによって電極60~62を形成する。最後に、図12i及び図12jに示すように、レジストマスク59を除去することによって、本発明の実施例3のマッハツェンダ型干渉計を有した光干渉型スイッチの基本構造が完成する。なお、図12iは平面図であり、図12jは図12iにおけるA-A′を結ぶ一点鎖線に沿った概略的断面図である。また、Al膜を堆積させる前にCoを堆積させ、アニールを行ってシリサイド層を予め形成しておいても良い。この電極60と電極61との間と、電極61と電極62との間に異なった電圧を印加することによって第1アーム導波路463と第2アーム導波路464に異なった電流を注入する。その結果、屈折率変化が異なった値となり、第1アーム導波路463を伝搬する光と第2アーム導波路464を伝搬する光に位相差ができるので、光干渉計として動作することになる。以上、本発明の各実施例を説明してきたが、各実施例に示した材質、サイズ、製造方法は一例であり、本発明の効果を損なわない範囲で各種の変更が可能である。例えば、導波路コア領域について、幅、高さはシングルモード性を保つ範囲で変化しても、本発明の効果を変わらずに得ることができる。また、スラブ導波路部の幅はスポットサイズを変化させない範囲で変化させても、本発明の効果が変わらずに得られる。また、イオン注入エネルギーをPについて100keV、Bについて40keVとしたが、これについては、設計の範囲で変更を加えることができる。但し、濃度が低くなると導波路コア部分へのキャリア注入量が減り、濃度が高くなると光損失が増えることを考慮し、ドーズ量は5×1014cm-2~5×1015cm-2程度が好ましい。"