底部電極材料および犠牲材料を含む、多数のメモリ構造領域を形成することと、前記多数のメモリ構造領域間に多数の絶縁体領域を形成することと、前記犠牲材料および前記多数の絶縁体領域の一部分を除去することによって、前記多数の絶縁体領域間に多数の開口部を形成し、前記多数の絶縁体領域上に輪郭形成された表面を形成することと、前記多数の絶縁体領域上に多数の誘電体スペーサを形成することと、前記多数の誘電体スペーサの一部分を除去することによって、前記多数の絶縁体領域間に輪郭形成された開口部を形成して、前記底部電極材料を露出させることと、前記多数の絶縁体領域間の前記開口部の中に相変化材料を形成することと、を含む、メモリ構造を形成する方法。前記多数の絶縁体領域間の前記開口部の中に相変化材料を形成することは、前記相変化材料および前記底部電極のための自己整合コンタクトを形成することを含む、請求項1に記載の方法。前記多数の絶縁体領域上に前記多数の誘電体スペーサを形成し、前記多数の誘電体スペーサの前記一部分を除去し、前記多数の絶縁体領域間に前記輪郭形成された開口部を形成して、前記底部電極材料を露出させることは、前記相変化材料および前記底部電極のためのコンタクト領域を画定する、請求項1に記載の方法。前記方法は、反応性イオンエッチングRIEによって、前記多数のメモリ構造領域の前記犠牲材料、および前記多数の絶縁体領域の一部分を除去することを含む、請求項1に記載の方法。前記方法は、前記相変化材料を覆って頂部電極を形成することを含む、請求項1~4のいずれか1項に記載の方法。前記相変化材料は、ゲルマニウム-アンチモン-テルルGST材料である、請求項1~4のいずれか1項に記載の方法。前記多数の絶縁体領域間の前記開口部の中に形成される相変化材料の量は、前記絶縁体領域上の前記誘電体スペーサのサイズによって制御される、請求項1~4のいずれか1項に記載の方法。犠牲材料、および多数の絶縁体領域の一部分を除去して、前記多数の絶縁体領域間に輪郭形成された開口部を形成することと、前記多数の絶縁体領域上に多数のスペーサを形成して、前記多数の絶縁体領域間に前記輪郭形成された開口部をさらに画定することと、前記多数の絶縁体領域間の前記輪郭形成された開口部の中に相変化材料を形成することと、を含む、メモリセルを形成する方法。前記多数の絶縁体領域間の前記輪郭形成された開口部の中に前記相変化材料を形成することは、前記相変化材料と底部電極との間に自己整合コンタクトを作成する、請求項8に記載の方法。前記方法は、物理蒸着法PVDによって、前記多数の絶縁体領域間の前記輪郭形成された開口部の中に相変化材料を形成することを含む、請求項8に記載の方法。前記多数の絶縁体領域上に多数のスペーサを形成することは、前記底部電極材料と前記相変化材料との間にコンタクト領域を画定する、請求項8に記載の方法。前記方法は、前記相変化材料を覆って頂部電極を形成することを含む、請求項8~11のいずれか1項に記載の方法。前記多数の絶縁体領域上に多数のスペーサを形成して、前記多数の絶縁体領域間に前記輪郭形成された開口部をさらに画定することは、前記多数のスペーサの一部分を除去することを含む、請求項8~11のいずれか1項に記載の方法。底部電極材料および犠牲材料を含む、多数のメモリ構造領域を形成することと、前記多数のメモリ構造領域間に多数の絶縁体領域を形成することと、前記犠牲材料および前記多数の絶縁体領域の一部分を除去することによって、前記多数の絶縁体領域間に多数の開口部を形成し、前記多数の絶縁体領域上に輪郭形成された表面を形成することと、前記多数の絶縁体領域上に多数の誘電体スペーサを形成することと、前記多数の絶縁体領域間の前記開口部の中に導電材料を形成することと、前記導電材料を覆って相変化材料を形成し、前記相変化材料を覆って頂部電極材料を形成することと、前記相変化材料の一部分および前記頂部電極材料を除去して、前記多数の絶縁体領域の一部分を露出させる開口部を形成することと、前記多数の絶縁体領域一部分を露出させた前記開口部の中に誘電体材料を形成することと、を含む、メモリアレイを形成する方法。前記多数の絶縁体領域一部分を露出させた前記開口部の中に前記誘電体材料を形成することは、隣接するメモリセルから前記メモリセルを隔離する、請求項14に記載の方法。物理蒸着法PVDによって、前記多数の絶縁体領域間の前記開口部の中に前記導電材料を形成することと、化学機械平坦化CMPを使用して、前記絶縁体領域の頂面まで前記導電材料の一部分を除去することとを含む、請求項15に記載の方法。前記多数の絶縁体領域間の前記開口部の中に前記導電材料を形成することは、前記底部電極材料と前記相変化材料との間に自己整合コンタクトを作成する、請求項15に記載の方法。前記多数の絶縁体領域の前記一部分を露出させた前記開口部の中に前記誘電体材料を形成することは、前記メモリアレイにおいて互いから隣接するメモリセルを隔離する、請求項14~17のいずれか1項に記載の方法。前記相変化材料と前記頂部電極との間のコンタクトは、自己整合される、請求項18に記載の方法。底部電極と、相変化材料であって、輪郭形成された表面を伴うスペーサを含む多数の絶縁体領域間の開口部の中の前記底部電極に接触し、前記多数の絶縁体領域間の距離によって、前記底部電極と前記相変化材料との間の前記コンタクト領域が画定される、相変化材料と、前記相変化材料を覆って形成される、頂部電極と、を備える、メモリセル。前記相変化材料は、前記多数の絶縁体領域間の自己整合開口部の中で前記底部電極に接触する、請求項20に記載のメモリセル。前記スペーサは、前記多数の絶縁体領域上に形成され、さらに、前記多数の絶縁体領域間の距離を画定する、請求項20~21のいずれか1項に記載のメモリデバイス。前記相変化材料は、ゲルマニウム-アンチモン-テルルGST材料である、請求項20~21のいずれか1項に記載のメモリデバイス。相変化材料メモリと関連する方法、デバイス、およびシステムを本明細書で説明する。1つ以上の実施形態において、相変化材料メモリセルを形成する方法は、底部電極材料および犠牲材料を含む、多数のメモリ構造領域を形成することと、多数のメモリ構造領域間に多数の絶縁体領域を形成することと、犠牲材料および多数の絶縁体領域の一部分を除去することによって、多数の絶縁体領域間に多数の開口部を形成し、多数の絶縁体領域上に輪郭形成された表面を形成することと、多数の絶縁体領域上に多数のスペーサを形成すること、多数のスペーサの一部分を除去することによって、多数の絶縁体領域間に輪郭形成された開口部を形成して、底部電極材料を露出させることと、多数の絶縁体領域間の開口部の中に相変化材料を形成することと、を含む。本開示の1つ以上の実施形態は、アレイの中の相変化メモリセル間の寄生抵抗を低減する等の利益を提供することができる。例えば、1つ以上の実施形態は、底部電極と相変化材料との間のコンタクト、および相変化材料と頂部電極との間のコンタクトを隔離する能力を提供することができ、したがって、近傍の相変化メモリセルに印加される電流によって引き起こされる、相変化メモリセルの寄生抵抗を低減する。本開示の1つ以上の実施形態は、底部電極および相変化材料のための、ならびに/または頂部電極および相変化材料のための、自己整合コンタクトおよび自己整合コンタクト領域を提供することができる。本開示のいくつかの実施形態において、本相変化メモリアレイは、相変化メモリアレイを形成する従来の手法と比較して、ピッチを2倍にすることを可能にするように形成することができる。本開示の以下の発明を実施するための形態では、本明細書の一部を形成し、本開示の1つ以上の実施形態がどのように実践される場合があるかをその中で例として示す、添付の図面を参照する。これらの実施形態は、当業者が本開示の実施形態を実践することを可能にするように十分な詳細が説明され、他の実施形態が利用されてもよいこと、および本開示の範囲を逸脱することなく、プロセス、電気的、および/または構造的変更が行われてもよいことが理解される。本明細書中の図面は、上位の桁は、図面の図番号に対応し、残りの桁は、図面の中の要素または構成要素を識別するという、番号規則に従う。異なる図面間の同様な要素または構成要素は、同様な数字の使用によって識別される場合がある。例えば、116は、図1Aの要素16を参照し得、同様な要素は、図2Aの216のように参照され得る。理解されるように、本明細書の多様な実施形態に示される要素は、本開示のいくつかの追加の実施形態を提供するように、追加、交換、および/または削除することができる。加えて、図面の中に提供される要素の比率および相対スケールは、多様な本発明の実施形態を図示することを目的とし、限定の意味で使用されてはならない。図1A~1Hは、本開示の実施形態に従って相変化メモリセルを形成することと関連するプロセスステップを示す図である。図1A~1Hおよび図2A~2Dでは、各副番号、例えば1A、1B、、1H、および2A、2B、、2Dに対して、3つの図面がある。例えば、図1A-1は、上面図であり、図1A-2は、図1A-1に示される線x-xに沿った断面図である。図1A-3は、図1A-1に示される線y-yに沿った断面図である。図1A~1Hで示される相変化メモリアレイは、交差点構造で形成することができるが、本開示の実施形態は、そのような構造に限定されない。図1A~1Hで示されるメモリ構造は、基材102および埋め込み酸化物BOX104を含む、基礎半導体構造を含む。基材102は、数ある中でも、シリコン基材、シリコンオンインシュレータSOI基材、またはシリコンオンサファイアSOS基材とすることができる。数ある要素の中でも、リンまたはヒ素を注入したシリコンは、ダイオード等のアクセスデバイスのN/N-領域106、およびメモリ構造のためのアクセス線、例えばワード線を形成するために使用することができる。エピタキシャルに成長させることができるシリコンを、N/N-領域106を覆って形成し、ホウ素または他の好適な材料を注入して、メモリ構造のためのアクセスデバイスの正P領域108を形成することができる。底部電極材料112は、P領域108を覆って形成することができる。底部電極材料112は、例えば、チタンTi、タングステンW、および/または窒化チタンスズとすることができる。いくつかの実施形態では、P領域108に対する底部電極の接着性を改良することができる接着性改良材料110を、P領域108を覆って形成することができる。接着性改良材料110は、数ある材料の中でも、金属モードチタンMMTi、窒化チタンTiN、チタンに富むTiN、チタンシリコンTiSixとすることができる。ポリシリコン等の犠牲材料114は、底部電極材料112を覆って形成することができる。いくつかの実施形態において、犠牲材料114は、約600~1000オングストロームÅの厚さとすることができる。図1A-2および図1A-4において断面図で示されるように、犠牲材料114、底部電極材料112、接着性改良材料110、P領域108、N/N-領域106、およびBOX104の一部分をx軸に沿って除去して、相変化メモリアレイをパターン化することができる。材料の除去は、BOX106の一部分を除去することができ、BOX106の中および/または上で止めることができる。犠牲材料114、底部電極材料112、接着性改良材料110、P領域108、およびN/N-領域106の一部分をy軸に沿って除去して、相変化メモリアレイをパターン化することができる。材料の除去は、N/N-領域106の一部分を除去して、N/N-領域106の中で止めることができ、メモリアレイの各メモリセルに対して個別のダイオードを画定することができる。いくつかの実施形態において、犠牲材料114、底部電極材料112、接着性改良材料110、P領域108、N/N-領域106、およびBOX104は、反応性イオンエッチングRIEによって除去することができる。犠牲材料114、底部電極材料112、接着性改良材料110、P領域108、N/N-領域106、およびBOX104の一部分を除去することによって作成される開口部には、図1A-1、1A-2、1A-3、および1A-4で示されるように、誘電体116を充填することができる。誘電体116は、数ある誘電体材料および形成プロセスの中でも、ホウ素をドープしたリンケイ酸ガラスBPSG、高アスペクト比プロセスHARP誘電体、および/またはスピンオン誘電体SODとすることができる。犠牲材料114、底部電極材料112、接着性改良材料110、P領域108、N/N-領域106、およびBOX104の一部分を除去することで、さらなるメモリ構造領域を画定することができる。開口部に誘電体116を充填することは、互いからメモリ構造領域を分離する絶縁体領域を作成することができ、各メモリ構造領域は、下で説明するさらなるプロセスステップの後に、メモリセルを含むことができる。図1B-1、1B-2、1B-3、および1B-4は、本開示の実施形態に従って相変化メモリセルを形成する際の、さらなるプロセスステップを示す。図1B-2および1B-4で示されるように、犠牲材料114および誘電体116の一部分を除去することができる。誘電体116の一部分の除去は、誘電体116を含む絶縁体領域のための輪郭形成された形状を作成することができる。誘電体116の一部分の除去はまた、その中に相変化材料を形成する開口部を作成および画定することによって、底部電極112および相変化材料のためのコンタクト領域も画定することができる。いくつかの実施形態では、数ある方法の中でも、RIEを介して犠牲材料114の約1/3を除去することができ、そして、物理的プラズマファセットを介して誘電体116の一部分を除去して誘電体116を輪郭形成することができる。図1C-1、1C-2、1C-3、および1C-4は、本開示の実施形態に従って相変化メモリセルを形成する際の、さらなるプロセスステップを示す。図1C-2および1C-4で示されるように、誘電体116および犠牲材料114は、さらに輪郭形成すること、および除去することができる。誘電体116は、希釈されたフッ化水素酸で洗浄および除去して、誘電体116をさらに輪郭形成することができる。残留する犠牲材料114は、数ある方法の中でも、水酸化トリメタンアンモニウムTMAHエッチングを介して除去することができる。希釈されたフッ化水素酸で誘電体116を洗浄して誘電体116をさらに輪郭形成すること、およびTMAHエッチングを介して犠牲材料114を除去することで、フッ化水素酸による洗浄およびTMAHエッチングによって作成される開口部の中に垂直側壁のコンタクト領域を画定することができる。図1D-1、1D-2、1D-3、および1D-4は、本開示の実施形態に従って相変化メモリセルを形成する際の、さらなるプロセスステップを示す。スペーサ120は、誘電体116上に形成することができる。スペーサ120は、底部電極材料112のためのコンタクト領域を画定することができる。スペーサ120はまた、絶縁体領域間の開口部のための輪郭形成された外形を作成することもでき、また、相変化材料を形成することができる絶縁体領域間の開口部のサイズ、例えば底部電極材料と相変化材料のためのコンタクト領域を画定することができる。スペーサ120は、種々の好適な材料、例えば好適な誘電体で形成することができる。図1E-1、1E-2、1E-3、および1E-4は、本開示の実施形態に従って相変化メモリセルを形成する際の、さらなるプロセスステップを示す。示されるように、相変化材料122は、絶縁体領域116間の開口部の中に形成することができる。相変化材料122は、開口部の中の底部電極材料112に接触させることができる。相変化材料122および底部電極材料112のためのコンタクト領域は、その前のプロセスステップ中に除去された誘電体の量、および絶縁体領域を覆って形成されるスペーサ120のサイズによって決定することができる。いくつかの実施形態において、底部電極112と相変化材料122と間のコンタクト領域は、多数の絶縁体領域間および/または絶縁体領域上の多数のスペーサ間の距離によって画定される。相変化材料122は、物理蒸着法PVDによって開口部の中に形成することができ、化学機械平坦化CMPを使用して、誘電体116の頂部まで相変化材料122の一部分を除去することができる。図1F-1、1F-2、1F-3、および1F-4は、本開示の実施形態に従って相変化メモリセルを形成する際の、さらなるプロセスステップを示す。示されるように、窒化物材料124を、相変化材料122および誘電体116を覆って形成すれることができる。窒化物材料124は、将来の処理ステップにおけるエッチストップとして使用うることができる。オルトケイ酸テトラエチルTEOS126を、窒化物材料124を覆って形成することができる。TEOSの厚みは、将来のプロセスステップで形成されるビット線の厚さを決定することができる。図1G-1、1G-2、1G-3、および1G-4は、本開示の実施形態に従って相変化メモリセルを形成する際の、さらなるプロセスステップを示す。示されるように、TEOS126の一部分は、例えばフォトパターン化およびRIEによるエッチングを介して除去することができる。TEOS126の除去は、窒化物材料124を除去しない。TEOSは、相変化材料122上でy軸に沿って除去される。窒化物材料124も、窒化物の穿孔を介して除去され、そこでは、その上側にあるTEOSが除去されて、相変化材料122が露出する。図1H-1、1H-2、1H-3、および1H-4は、本開示の実施形態に従って相変化メモリセルを形成する際の、さらなるプロセスステップを示す。示されるように、頂部電極材料128は、上で論じたように、TEOSおよび窒化物材料を除去することによって形成される開口部の中に形成することができる。頂部電極材料128は、数ある材料の中でも、窒化チタンTiNまたはタングステンWとすることができる。頂部電極材料128は、メモリアレイの中のメモリセルのための頂部電極とすることができ、メモリセルのためのビット線としての役割を果たすことができる。図2A~2Dは、本開示の実施形態に従って相変化メモリセルを形成することと関連する、プロセスステップを示す。図2A~2Dで示される実施形態において、導電材料230は、絶縁体領域216間の開口部の中に形成され、相変化材料222は、導電材料230を覆って形成される。相変化材料222と底部電極212との間のコンタクトは、導電材料230を介してなされる。図2A~2Dで示されるプロセスステップは、図1A~1Dと関連して上で論じたプロセスステップの後に開始する。図2A-1、2A-2、2A-3、および2A-4は、本開示の実施形態に従って相変化メモリセルを形成する際の、さらなるプロセスステップを示す。示されるように、導電材料230を、絶縁体領域216間の開口部の中に形成することができる。導電材料230は、開口部の中の底部電極材料212に接触させることができる。導電材料230および底部電極材料212のためのコンタクト領域は、プロセスステップ中に除去された誘電体の量、および絶縁体領域216を覆って形成されるスペーサ220のサイズによって決定することができる。PVDによって、開口部の中に導電材料230を形成することができ、化学機械平坦化CMPを使用して、誘電体216の頂面まで導電材料230の一部分を除去することができる。図2B-1、2B-2、2B-3、および2B-4は、本開示の実施形態に従って相変化メモリセルを形成する際の、さらなるプロセスステップを示す。図2Bで示されるように、相変化材料222は、誘電体216および導電材料230を覆って形成することができる。頂部電極材料228は、相変化材料222を覆って形成することができる。頂部電極材料は、数ある好適な方法の中でも、原子層堆積ALDを使用して形成することができる。頂部電極材料228は、数ある材料の中でも、窒化チタンTiNまたはタングステンWとすることができる。頂部電極材料228は、メモリアレイのメモリセルのための頂部電極とすることができ、また、メモリアレイの中のメモリセルのためのビット線とすることができる。図2C-1、2C-2、2C-3、および2C-4は、本開示の実施形態に従って相変化メモリセルを形成する際の、さらなるプロセスステップを示す。いくつかの実施形態において、相変化材料222および頂部電極材料228の一部分は、RIE等のエッチングプロセスを介して除去することができる。相変化材料222および頂部電極材料228を、相変化材料222上でy軸に沿って除去して、誘電体216を露出させることができる。図2D-1、2D-2、2D-3、および2D-4は、本開示の実施形態に従って相変化メモリセルを形成する際の、さらなるプロセスステップを示す。示されるように、誘電体232は、上で論じたように、頂部電極材料228および相変化材料222を除去することによって形成される開口部の中に形成することができる。誘電体232は、隣接するメモリセルからメモリセルを隔離するために形成することができる。誘電体の一部分および頂部電極材料228は、CMPを介して除去して、さらなるアクセスデバイス、メモリ構造、および/または他の関連する回路のための表面を形成することができる。図3は、本開示の1つ以上の実施形態に従う1つ以上の相変化メモリセルを有する相変化メモリアレイ300の一部分の概略図である。図3で示される実施形態において、メモリアレイ300は、それぞれが関連するアクセスデバイス352および抵抗変化型素子354、例えば相変化材料354を有する、多数の相変化メモリセルを含む。アクセスデバイス352は、例えば、メモリセルに対するプログラミング操作、例えば書き込み、および/または感知、例えば読み出し等の操作を実行するために、メモリセルにアクセスするように操作する、例えばオン/オフを行うことができる。図3で示される実施形態において、アクセスデバイス352は、ダイオードである。ダイオードは、例えば、pnダイオード、ツェナーダイオード、およびショットキダイオードが挙げられる。代替として、アクセスデバイス352は、例えば、電界効果トランジスタFETまたはバイポーラ接合トランジスタBJTとすることができる。本開示の実施形態は、特定の種類のアクセスデバイス352に限定されない。図3で示されるように、各メモリセルと関連する各アクセスデバイス352は、多数のアクセス線355-0WL0、355-1WL1、、355-NWLNのうちの1つに連結されるすなわち、各アクセス線355-0、355-1、、355-Nは、相変化メモリセルの横列に連結される。アクセス線355-0、355-1、、355-Nは、本明細書においてワード線と称され得る。指示子Nは、メモリアレイが多数のワード線を含むことができることを示すために使用される。抵抗変化型素子354は、例えばGe2Sb2Te5、Ge2Sb2Te7、Ge1Sb2Te4、Ge1Sb4Te7等のGe-Sb-Te材料といった、ゲルマニウム-アンチモン-テルルGST材料等の、カルコゲナイド合金とすることができる。ハイフンを用いた化学組成表記は、本明細書で使用される場合、特定の混合物または化合物に含まれる要素を示し、示された要素を伴う全ての化学量論を表すことを意図している。他の相変化材料としては、数ある種々の相変化材料の中でも、Ge-Te、In-Se、Sb-Te、Ga-sb、In-Sb、As-Te、Al-Te、Ge-Sb-Te、Te-Ge-As、In-Sb-Te、Te-Sn-Se、Ge-Se-Ga、Bi-Se-Sb、Ga-Se-Te、Sn-Sb-Te、In-Sb-Ge、Te-Ge-Sb-S、Te-Ge-Sn-O、Te-Ge-Sn-Au、Pd-Te-Ge-Sn、In-Se-Ti-Co、Ge-Sb-Te-Pd、Ge-Sb-Te-Co、Sb-Te-Bi-Se、Ag-In-Sb-Te、Ge-Sb-Se-Te、Ge-Sn-Sb-Te、Ge-Te-Sn-Ni、Ge-Te-Sn-Pd、およびGe-Te-Sn-Ptが挙げられる。図3で示される実施形態において、各抵抗変化型素子354は、多数のデータ線357-0BL0、357-1BL1、、357-MBLMのうちの1つに連結されるすなわち、各データ線357-0、357-1、、357-Mは、相変化メモリセルの縦列に連結される。データ線357-0、357-1、、357-Mは、本明細書においてビット線またはセンス線と称され得る。指示子Mは、メモリアレイが多数のビット線を含むことができることを示すために使用される。デジタル環境でのアドレス指定を容易にするために、ワード線355-1、、355-Nの数、およびビット線357-1、、357-Mの数は、それぞれ、2の冪乗とすることができ、例えば、256本のワード線×4096本のビット線とすることができる。しかしながら、実施形態は、特定の数のワード線および/またはビット線に限定されない。動作中に、アレイ300の相変化メモリセルにデータをプログラムする、および/または該相変化メモリセルからデータを読み取るために、適切な電圧信号および/または電流信号、例えばパルスを、ビット線357-0、357-1、、357-Mおよびワード線355-0、355-1、、355-Nに印加することができる。一例として、アレイ300の相変化メモリセルによって記憶されるデータは、アクセスデバイス352をオンにし、相変化セル構造354を通過する電流を感知することによって決定することができる。読み出されているメモリセルと関連するビット線上で感知された電流は、相変化セル要素354の抵抗レベルに対応し、その結果、特定のデータ値、例えば、1、0、001、111、1011等の2進値に対応する。本開示の実施形態は、図3で示される例示的なアレイ300に限定されない。例えば、特定のメモリセルと関連するアクセスデバイス352は、MOSFET以外のデバイスとすることができる。いくつかの実施形態において、アクセスデバイス352は、数ある種類のアクセスデバイスの中でも、バイポーラ接合トランジスタBJTまたはダイオード、例えば、pnダイオード、ショットキダイオード、またはツェナーダイオードとすることができる。図3では示されていないが、当業者は、相変化メモリアレイ300を、コントローラおよび種々の書き込み/読み出し回路、ならびに/または他の制御回路を含む、他のメモリ構成要素に連結することができることを認識するであろう。相変化材料メモリと関連する方法、デバイス、およびシステムを本明細書で説明する。1つ以上の実施形態において、相変化材料メモリセルを形成する方法は、底部電極材料および犠牲材料を含む、多数のメモリ構造領域を形成することと、多数のメモリ構造領域間に多数の絶縁体領域を形成することと、犠牲材料および多数の絶縁体領域の一部分を除去することによって、多数の絶縁体領域間に多数の開口部を形成し、多数の絶縁体領域上に輪郭形成された表面を形成することと、多数の絶縁体領域上に多数の誘電体スペーサを形成することと、多数の誘電体スペーサの一部分を除去することによって、多数の絶縁体領域間に輪郭形成された開口部を形成して、底部電極材料を露出させることと、多数の絶縁体領域間の開口部の中に相変化材料を形成することと、を含む。要素が、別の要素の~上にある、別の要素に接続される、または別の要素に連結されるものとして言及されるとき、他の要素の直接的に上にある、他の要素に直接的に接続される、または他の要素に直接的に連結される可能性があるか、または介在要素が存在する場合があることが理解されるであろう。対照的に、要素が、別の要素に対して直接的に上にある、直接的に接続される、または直接的に連結されるものとして言及されるときは、いかなる介在要素または層も存在しない。本明細書で使用される場合、および/またはという用語は、関連する列記された品目うちの1つまたは複数の任意および全ての組み合わせを含む。第1、第2等の用語は、本明細書では、種々の要素を表すために使用されている場合があり、これらの用語によってこれらの要素を限定すべきではないことを理解されるであろう。これらの用語は、ある要素を別の要素と区別するために使用されているに過ぎない。したがって、第1の要素は、本開示の教示を逸脱しない範囲で第2の要素と称される可能性がある。本明細書には具体的な実施形態が図示および記述されているが、当業者は、同じ結果を達成するように考案された配設を、示された具体的な実施形態に代えることができることを理解するであろう。本開示は、本開示の多様な実施形態の適応または変形を包含することを意図する。上記の説明は、制限の様式ではなく、図説の様式において行われたものであることが理解されるであろう。上記の実施形態、および本明細書に具体的に説明されない他の実施形態の組み合わせは、上記の説明を検討することによって、当業者には明らかであろう。本開示の多様な実施形態の範囲は、上記の構造および方法が使用される他の用途を含む。したがって、本開示の多様な実施形態の範囲は、添付の特許請求の範囲に加えて、このような特許請求の範囲が権利を与えられる均等物の完全な範囲を参照して決定されなければならない。前述の発明を実施するための形態では、開示を簡素化するために、多用な特徴が単一の実施形態にまとめられている。この開示方法は、本開示の開示される実施形態が、各請求項に明記されるよりも多くの特徴を用いなければならないという意図を反映するものとして解釈されるべきではない。そうではなく、以下の特許請求の範囲が反映するように、発明の主題は、単一の開示される実施形態の全ての特徴に満たない中に存する。したがって、以下の特許請求の範囲が本明細書により発明を実施するための形態に組み入れられ、各特許請求の範囲は個別の実施形態として独立する。