"入射した光量に応じた画素信号を出力する画素が、二次元の行列状に複数配置された画素部と、前記画素信号に基づいたアナログ信号と基準電源との電位差に応じた遅延時間で、入力されたパルス信号を伝播させる遅延素子が円環状に複数段接続された遅延回路を具備し、前記遅延回路内の前記遅延素子を前記パルス信号が伝播した前記遅延素子の段数に基づいたデジタル信号を生成するアナログデジタル変換回路が、前記画素部の1列毎または複数列毎に配置されたアナログデジタル変換部と、前記アナログデジタル変換部内の前記各アナログデジタル変換回路から出力されたデジタル信号のそれぞれに対応する重み付け値を設定し、該設定した重み付け値と、1行分の前記デジタル信号の平均値とに基づいて、前記画素部の所定の列に対応した前記デジタル信号を補正する補正部と、を備えることを特徴とする撮像装置。前記補正部は、前記画素部内の隣接する所定の複数の列に対応する前記デジタル信号に対して、同じ重み付け値を設定する、ことを特徴とする請求項1に記載の撮像装置。前記補正部は、前記画素部の列に対する前記重み付け値が示されたテーブルを、さらに備え、前記テーブルを参照して、前記デジタル信号のそれぞれに対応する重み付け値を設定する、ことを特徴とする請求項1または請求項2に記載の撮像装置。前記補正部は、前記画素部の列の順番に係る関数として前記重み付け値を算出し、該算出した重み付け値を、前記デジタル信号のそれぞれに対応した重み付け値として設定する、ことを特徴とする請求項1から請求項3のいずれか1の項に記載の撮像装置。カラムA/D方式の撮像装置では、同じ1行の中でも、画素信号に応じた入力信号Vinの信号レベルが異なる。このため、各列に配置されたA/D変換回路では、それぞれ消費される電流が異なり、同じ1行の中でも、基準電圧が特に低下した状態で処理が行われるA/D変換回路が存在してしまうことがある。しかしながら、特許文献2で開示された撮像装置では、アナログデジタル変換後の出力値の補正を行の単位で行っている。すなわち、特許文献2で開示された撮像装置では、各列における基準電圧の降下のばらつきが考慮されずに、1行分の出力デジタル信号デジタル値の値が一律に、同じ補正値で補正されるという問題がある。また、従来の技術では、撮像装置に複数のA/D変換回路を搭載した場合おいて、それぞれのA/D変換回路の基準電圧の変動を考慮して補正を行う好適な技術や構成例も示されていなかった。本発明は、上記の課題認識に基づいてなされたものであり、列毎にA/D変換回路を搭載した撮像装置において、各列のA/D変換回路の動作によって基準電圧が変動する場合でも、各列に備えたA/D変換回路から出力されるデジタル値に対して、列毎の基準電圧降下に応じた適切な補正を行うことができる撮像装置を提供することを目的としている。上記の課題を解決するため、本発明の撮像装置は、入射した光量に応じた画素信号を出力する画素が、二次元の行列状に複数配置された画素部と、前記画素信号に基づいたアナログ信号と基準電源との電位差に応じた遅延時間で、入力されたパルス信号を伝播させる遅延素子が円環状に複数段接続された遅延回路を具備し、前記遅延回路内の前記遅延素子を前記パルス信号が伝播した前記遅延素子の段数に基づいたデジタル信号を生成するアナログデジタル変換回路が、前記画素部の1列毎または複数列毎に配置されたアナログデジタル変換部と、前記アナログデジタル変換部内の前記各アナログデジタル変換回路から出力されたデジタル信号のそれぞれに対応する重み付け値を設定し、該設定した重み付け値と、1行分の前記デジタル信号の平均値とに基づいて、前記画素部の所定の列に対応した前記デジタル信号を補正する補正部と、を備えることを特徴とする。また、本発明の前記補正部は、前記画素部内の隣接する所定の複数の列に対応する前記デジタル信号に対して、同じ重み付け値を設定する、ことを特徴とする。また、本発明の前記補正部は、前記画素部の列に対する前記重み付け値が示されたテーブルを、さらに備え、前記テーブルを参照して、前記デジタル信号のそれぞれに対応する重み付け値を設定する、ことを特徴とする。また、本発明の前記補正部は、前記画素部の列の順番に係る関数として前記重み付け値を算出し、該算出した重み付け値を、前記デジタル信号のそれぞれに対応した重み付け値として設定する、ことを特徴とする。本発明によれば、列毎にA/D変換回路を搭載した撮像装置において、各列のA/D変換回路の動作によって基準電圧が変動する場合でも、各列に備えたA/D変換回路から出力されるデジタル値に対して、列毎の基準電圧降下に応じた適切な補正を行うことができるという効果が得られる。<第1の実施形態>以下、本発明の実施形態について、図面を参照して説明する。図1は、本第1の実施形態における撮像装置の概略構成を示したブロック図である。図1に示した撮像装置100は、複数の画素P11~P55が行列状に配置された画素部1と、アナログ信号処理部3と、A/D変換部20と、垂直駆動部6と、水平駆動部7と、制御部8と、補正部9とから構成される。図1に示した撮像装置100では、画素2が5行5列の二次元に配置された場合の構成を示している。なお、図1に示した撮像装置100において、画素P11~P55のいずれか1つの画素を示すときには画素2という。画素P11~P55は、光電変換素子である。画素P11~P55は、垂直駆動部6によって自画素2が選択されると、入射光量に応じたレベルの画素出力信号を出力する。図1では、画素P11~P55が、画素列毎に画素出力信号φP1~φP5を出力する場合を示している。なお、画素P11~P55の符号Pに続く数字は、画素部1内の行番号と列番号とを表し、最初の数字は行の番号、最後の数値は列の番号を表している。例えば、画素P23は、画素部1の2行3列目の画素Pを表している。制御部8は、撮像装置100の全体を制御する回路である。制御部8は、図示しない外部からの画像取り込み命令に応じて、垂直駆動部6を制御する垂直制御信号と、水平駆動部7を制御する水平制御信号とを出力する。また、制御部8は、アナログ信号処理部3およびA/D変換部20の動作動作開始および動作停止を制御する制御信号を出力する。アナログ信号処理部3は、制御部8から入力される制御信号に応じて、画素部1の画素2から読み出された画素出力信号φP1~φP5のそれぞれに対してアナログ的な処理を行う回路である。アナログ信号処理部3は、画素部1の各画素列にそれぞれ対応して配置された、例えば、CDSCorrelatedDoubleSampling:相関二重サンプリング回路などの処理回路で構成される。アナログ信号処理部3は、画素出力信号φP1~φP5をそれぞれアナログ信号処理し、処理後の画素信号アナログ信号を、A/D変換部20に出力する。A/D変換部20は、画素部1が備える画素2の列にそれぞれ対応した複数のA/D変換回路を備え、制御部8から入力される制御信号入力パルス信号φPLに応じて、アナログ信号処理部3から入力された処理後の画素信号アナログ信号をアナログデジタル変換し、変換後の出力デジタル信号デジタル値を出力する。図1では、画素部1の各画素列にそれぞれ対応して配置されたA/D変換回路201~205で、A/D変換部20が構成される場合を示している。A/D変換回路201~205のそれぞれは、アナログデジタル変換の対象となるアナログ信号処理部3から入力された処理後の画素信号の信号レベルと、GND間の電圧差に応じた遅延時間で、制御部8から入力された入力パルス信号φPLを周回させる遅延回路11を備えている。なお、A/D変換回路201~205に関する詳細な説明は、後述する。垂直駆動部6は、制御部8から入力される垂直制御信号に応じて、画素部1から読み出す画素2の行を選択する回路である。垂直駆動部6は、画素部1から読み出す画素2の行に対応した行選択信号φSL1~φSL4を出力する。なお、図1では、行選択信号φSL1~φSL4をまとめて、φSLとして示している。例えば、垂直駆動部6が、画素部1の1行目を選択する場合は、行選択信号φSL1を選択レベル例えば、Highレベルにして画素部1に出力し、その他選択されていない行の行選択信号φSL2~φSL4を非選択レベル例えば、Lowレベルにして画素部1に出力する。水平駆動部7は、制御部8から入力される水平制御信号に応じて、A/D変換部20内のそれぞれのA/D変換回路201~205がアナログデジタル変換した後の出力デジタル信号デジタル値を、画素部1の列毎に補正部9に出力させる回路である。水平駆動部7は、A/D変換部20から出力デジタル信号デジタル値を読み出す列に応じた列選択信号φH1~φH5を、各A/D変換回路201~205に出力する。なお、図1では、列選択信号φH1~φH5をまとめて、φHとして示している。例えば、水平駆動部7が、画素部1の1列目のアナログデジタル変換後の出力デジタル信号デジタル値を出力させる場合は、列選択信号φH1を出力許可レベル例えば、HighレベルにしてA/D変換回路201に出力し、その他出力しない列の列選択信号φH2~φH5を出力不許可レベル例えば、LowレベルにしてA/D変換回路202~205に出力する。続いて、列選択信号φH2~φH5を順次、出力許可レベル例えば、Highレベル、その他出力しない列に対応する列選択信号φH1~φH5を出力不許可レベル例えば、Lowレベルにして、A/D変換部20内のそれぞれのA/D変換回路201~205に出力することによって、A/D変換回路201~205がアナログデジタル変換した後の出力デジタル信号デジタル値を順次、補正部9に出力させる。補正部9は、A/D変換部20から出力された出力デジタル信号デジタル値を補正し、補正後の出力デジタル信号デジタル値を、撮像装置100が出力するデジタル信号デジタル値として出力する回路である。補正部9は、平均値計算部230と、重み付け値計算部210と、ラインメモリ250と、補正計算部110とを備えている。平均値計算部230は、A/D変換部20から出力される出力デジタル信号デジタル値の1行分図1においては、画素P11~P15から読み出した画素出力信号に応じた出力デジタル信号デジタル値の平均値を算出する。平均値計算部230は、算出した平均値を補正計算部110に出力する。重み付け値計算部210は、A/D変換部20内の各A/D変換回路201~205のそれぞれに対応する重み付け値を算出し、算出した各A/D変換回路201~205の重み付け値を、補正計算部110に出力する。ラインメモリ250は、A/D変換部20から出力される1行分の出力デジタル信号デジタル値を一時記憶する。補正計算部110は、平均値計算部230から入力された、今回補正する1行分の出力デジタル信号デジタル値の平均値と、重み付け値計算部210から入力された、各A/D変換回路201~205の重み付け値とに基づいて、ラインメモリ250に一時記憶されている1行分の出力デジタル信号デジタル値を順次補正する。そして、補正計算部110は、補正後のデジタル値を、撮像装置100が出力するデジタル信号デジタル値として出力する。なお、補正部9による出力デジタル信号デジタル値の補正処理に関する詳細な説明は、後述する。次に、本第1の実施形態の撮像装置100内のA/D変換部20に備えたA/D変換回路について説明する。図2は、本第1の実施形態の撮像装置100に具備されたA/D変換回路201の回路構成の一例を示すブロック図である。なお、A/D変換回路202~205の構成も、図2に示したA/D変換回路201の構成と同様の構成である。A/D変換回路201は、アナログ信号処理部3から入力されたアナログ信号処理後の画素信号アナログ信号をアナログデジタル変換し、アナログデジタル変換後のデジタル値を、出力デジタル信号として出力する。A/D変換回路201は、遅延回路11と、カウンタ12と、ラッチ回路13と、ラッチエンコーダ回路14とを備えている。遅延回路11は、リング状に接続された複数の遅延素子図2においては、1つの遅延素子AND1と複数の遅延素子DU1によって構成される。遅延回路11内の各遅延素子には、アナログ信号処理部3から入力されたアナログ信号処理後の画素信号アナログ信号が、アナログデジタル変換の対象となる入力信号Vinとして供給される。この入力信号Vinの電圧は、各遅延素子の駆動電圧となる。また、遅延回路11内の各遅延素子には、基準電圧GNDが供給されている。A/D変換回路201に、制御部8からHighレベルの入力パルス信号φPLが入力されると、入力パルス信号φPLが、供給された入力信号Vinの信号レベルと基準電圧GND間の電圧差に応じた遅延時間を持って順次、各遅延素子を通過し、遅延回路11内を周回する。また、制御部8が、入力パルス信号φPLをLowレベルにすることによって、入力パルス信号φPLの遅延回路11内の周回が停止する。入力パルス信号φPLが遅延回路11内を周回しているとき、所定の時間内に入力パルス信号φPLが通過する遅延素子の段数は、各遅延素子の遅延時間、すなわち、入力信号Vinの信号レベルと基準電圧GNDとの電圧差によって決まる。ラッチエンコーダ回路14は、遅延回路11内の各遅延素子の出力を取り込み、入力パルス信号φPLが遅延回路11内の遅延素子を通過した段数に関するデータを保持し、保持したデータを、デジタル信号φD3として出力する。カウンタ12は、入力パルス信号φPLが遅延回路11内を周回した周回数を計数し、その計数結果をデジタル信号φD1として出力する。ラッチ回路13は、カウンタ12から出力されるデジタル信号φD1を保持ラッチし、保持したデジタル信号をデジタル信号φD2として出力する。A/D変換回路201は、ラッチ回路13から出力されたデジタル信号φD2を上位ビットのデータとし、ラッチエンコーダ回路14から出力されたデジタル信号φD3を下位ビットのデータとして、供給された入力信号Vinの信号レベル、すなわち、アナログ信号処理部3から入力されたアナログ信号処理後の画素信号アナログ信号の信号レベルに応じたデジタル信号φD4を出力する。このデジタル信号φD4が、A/D変換回路201によるアナログデジタル変換後の出力デジタル信号デジタル値である。補正部9は、A/D変換部20内のA/D変換回路201~205からそれぞれ出力された出力デジタル信号デジタル値を補正する。ここで、補正部9による出力デジタル信号デジタル値の補正処理について説明する。補正部9では、画素部1の画素列毎に、画素出力信号に応じた出力デジタル信号デジタル値のそれぞれを補正する。より具体的には、A/D変換部20内に備えた画素部1の各画素列にそれぞれ対応したA/D変換回路201~205毎に、出力された出力デジタル信号デジタル値を補正する。これにより、補正部9は、画素部1に配置された各画素2図1においては、画素P11~P55のそれぞれから読み出した画素出力信号に応じた出力デジタル信号デジタル値に対して補正を行うこととなる。補正部9は、下式1のような補正式によって、画素部1に配置された画素P11~P55のそれぞれの画素出力信号に応じた出力デジタル信号デジタル値を補正する。なお、下式1の補正式では、画素P11~P55の画素出力信号に応じた出力デジタル信号デジタル値を、それぞれ、D_P11,D_P12,D_P13,,D_P55と表している。また、補正部9から出力される、P11~P55に対応した補正後のデジタル信号デジタル値を、それぞれ、D_P11’,D_P12’,D_P13’,...,D_P55’と表している。上式1において、Ave1は平均値計算部230が算出する1行目の出力デジタル信号デジタル値の平均値、Ave5は平均値計算部230が算出する5行目の出力デジタル信号デジタル値の平均値を示す。同様に、2行目から4行目の出力デジタル信号デジタル値の平均値は、Ave21行目,Ave31行目,Ave44行目と示すことができる。また、A1~A5およびB11~B55は、重み付け値計算部210が算出した、画素部1の画素列の順番に応じた重み付け値を示す。重み付け値計算部210は、下式2によって、画素部1の画素列の順番に応じた重み付け値A1~A5を算出する。この重み付け値A1~A5は、画素部1の各画素行に共通の値である。すなわち、重み付け値A1~A5は、画素部1の各画素列に対応したA/D変換部20内のA/D変換回路201~205のそれぞれに対応した値であるということもできる。上式2において、αは予め定めた係数を示し、L_AD201~L_AD205は、A/D変換回路201~205において、対象のA/D変換回路を含む後段図1においては、左側の列数を示す。例えば、L_AD201は、A/D変換回路201を含むA/D変換回路201の左側の列数、すなわち、5列を示す。また、L_AD203は、A/D変換回路203を含むA/D変換回路203の左側の列数、すなわち、3列を示す。また、重み付け値計算部210は、画素部1内に配置されている画素2の順番に応じて、自画素2と以降の画素2の画素出力信号に応じた出力デジタル信号デジタル値の平均値を、重み付け値B11~B55として算出する。この重み付け値B11~B55は、画素部1内の画素2の配置位置に応じて異なる値となる。より具体的には、例えば、画素部1の1行目の重み付け値B11~B15は、下式3のように算出する。同様に、重み付け値B21~B55も、画素部1内の画素2の配置位置に応じて算出することができる。このように、補正部9が上式1を用いて画素部1に配置された画素P11~P55のそれぞれの画素出力信号に応じた出力デジタル信号デジタル値を補正することによって、A/D変換回路201~205に備えた遅延回路11のGND電圧の変動による、出力デジタル信号デジタル値の変動誤差を低減することができる。これにより、撮像装置100では、従来のカラムA/D方式の撮像装置における図10に示したような、画素毎のデジタル信号デジタル値の変動を少なくすることができる。<第1の補正例>ここで、補正部9による出力デジタル信号デジタル値の補正例について説明する。図3は、本第1の実施形態の撮像装置100におけるデジタル値の補正を適用した場合の一例を説明する図である。図3では、画素部1の1行分の画素P11~P15の入射光量が少ないDark場合のデジタル値に対して補正を行った場合の一例を示している。図3では、理想の出力値と、画素P11~P15にそれぞれ対応したA/D変換回路201~205の出力値出力デジタル信号デジタル値と、補正部9による重み付け補正後の出力値撮像装置100が出力するデジタル信号デジタル値とを示している。また、図3では、従来のカラムA/D方式の撮像装置における画素OBを利用して補正した補正後の出力値従来のカラムA/D方式の撮像装置が出力するデジタル信号デジタル値を併記して、撮像装置100と従来のカラムA/D方式の撮像装置との補正の効果を比較している。図3を見てわかるように、画素P11~P15の入射光量が同じ場合には、画素P11~P15のそれぞれの画素出力信号に応じた理想の出力値は、同じ値図3においては、1000である。しかし、A/D変換回路201~205に備えた遅延回路11のGND電圧の変動によって、実際にA/D変換回路201~205から出力される出力値は変動してしまう。補正部9が上式1を用いて画素部1に配置された画素P11~P15のそれぞれの画素出力信号に応じた出力デジタル信号デジタル値を補正することによって、図3に示した重み付け補正後の出力値のように、理想の出力値と同等に補正することができる。なお、図3に示した一例では、上式2における係数αを、α=0.001としている。従って、上式2より、A1=0,A2=0.004,A3=0.007,A4=0.009,A5=0.01である。図3に示したように、従来のカラムA/D方式の撮像装置でも画素OBを用いて、実際にA/D変換回路201~205から出力される出力値を補正することができる。従来のカラムA/D方式の撮像装置では、画素OBの画素出力信号に応じたデジタル信号デジタル値と、画素OBの理想の出力値との差分値を、実際にA/D変換回路201~205から出力される出力値に加算することによって補正を行う。しかし、図3を見てわかるように、補正部9による重み付け補正後の出力値の方が、より理想の出力値に近いことがわかる。<第2の補正例>次に、補正部9による出力デジタル信号デジタル値の別の補正例について説明する。図4は、本第1の実施形態の撮像装置100におけるデジタル値の補正を適用した場合の別の一例を説明する図である。図4では、画素部1の1行分の画素P11~P15において、画素P11~P13の入射光量が多くLight、画素P14~P15の入射光量が少ないDark場合のデジタル値に対して補正を行った場合の一例を示している。図4では、図3に示した補正例と同様に、理想の出力値と、画素P11~P15にそれぞれ対応したA/D変換回路201~205の出力値出力デジタル信号デジタル値と、補正部9による重み付け補正後の出力値撮像装置100が出力するデジタル信号デジタル値とを示している。また、同様に、従来のカラムA/D方式の撮像装置における画素OBを利用して補正した補正後の出力値従来のカラムA/D方式の撮像装置が出力するデジタル信号デジタル値を併記して、撮像装置100と従来のカラムA/D方式の撮像装置との補正の効果を比較している。図4を見てわかるように、画素P11~P15の入射光量が異なる場合には、画素P11~P15のそれぞれの画素出力信号に応じた理想の出力値も異なる値図4においては、画素P11~P13の理想の出力値が5000、画素P14~P15の理想の出力値が1000である。しかし、同様に、A/D変換回路201~205に備えた遅延回路11のGND電圧の変動によって、実際にA/D変換回路201~205から出力される出力値は変動してしまう。補正部9が上式1を用いて画素部1に配置された画素P11~P15のそれぞれの画素出力信号に応じた出力デジタル信号デジタル値を補正することによって、図4に示した重み付け補正後の出力値のように、理想の出力値と同等に補正することができる。なお、図4に示した一例でも、図3に示した一例と同様に、上式2における係数αは、α=0.001としている。従って、重み付け値A1~A5も同様である。図4の一例においても、従来のカラムA/D方式の撮像装置は、画素OBを用いて、実際にA/D変換回路201~205から出力される出力値を補正することができる。しかし、図4を見てわかるように、例えば、入射光量が多いLight画素P11~P13では、補正部9による重み付け補正後の出力値の方が、より理想の出力値に近いことがわかる。なお、例えば、入射光量が少ないDark画素P15では、従来のカラムA/D方式の撮像装置における画素OBを用いた補正の方が、より理想の出力値に近い結果になっている。これは、画素部1内の画素P15の配置位置が、画素OBに近い位置であるため、画素P15に対応したA/D変換回路205と、画素OBに対応したA/D変換回路とにそれぞれ備えた遅延回路11におけるGND電圧の変動量が近いことによるものである。これは、画素P11におけるOB補正後の出力値が最も理想の出力値から離れた値であることからもわかる。従って、補正部9による補正の方が、全体としてより理想の出力値に近い値に補正することができることがわかる。このように、補正部9に備えた平均値計算部230がA/D変換部20から出力される出力デジタル信号デジタル値の1行分図1においては、画素P11~P15から読み出した画素出力信号に応じた出力デジタル信号デジタル値の平均値を算出する。また、補正部9に備えた重み付け値計算部210が、画素部1内の各列の画素2に対応したA/D変換回路201~205のそれぞれの重み付け値を算出する。そして、補正部9に備えた補正計算部110が、平均値計算部230算出した1行分の平均値と、重み付け値計算部210が算出したそれぞれの重み付け値とに基づいて、A/D変換回路201~205から出力された出力デジタル信号デジタル値を補正する。これにより、本第1の実施形態の撮像装置100では、画素部1の画素列毎に備えたA/D変換回路201~205内の遅延回路11のGND電圧の変動による、出力デジタル信号デジタル値の変動誤差を低減することができる。上記に述べたように、本第1の実施形態の撮像装置100では、各画素列に対応したA/D変換部20の動作によって、アナログデジタル変換する際の基準電圧が変動し、同じ1行の中で基準電圧が特に変動した状態で処理が行われる画素列と、基準電圧の変動が少ない状態で処理が行われる画素列とを区別することができる。そして、各A/D変換回路201~205のデジタル信号デジタル値の出力を、基準電圧の変動に応じて適切に補正することができる。このことは、近年の撮像装置の高画素数化の傾向によって、画素列の数が数千を越える場合においては特に、デジタル信号デジタル値の出力の変動誤差を低減する効果が大きい。<第2の実施形態>次に、本発明の第2の実施形態の撮像装置について説明する。図5は、本第2の実施形態における撮像装置の概略構成を示したブロック図である。図5に示した撮像装置200は、複数の画素P11~P515が行列状に配置された画素部1と、アナログ信号処理部3と、A/D変換部20と、垂直駆動部6と、水平駆動部7と、制御部8と、補正部91とから構成される。本第2の実施形態の撮像装置200は、図1に示した第1の実施形態の撮像装置100とほぼ同様の構成である。本第2の実施形態の撮像装置200と図1に示した第1の実施形態の撮像装置100との違いは、出力デジタル信号デジタル値の補正処理が異なることによる、重み付け値計算部210の重み付け値計算部211への変更と、この変更に伴う補正部9の補正部91への変更のみである。その他の撮像装置200の構成要素は、図1に示した第1の実施形態の撮像装置100の構成要素と同様の構成要素であるため、同一の符号を付与する。ただし、撮像装置200では、画素部1内に配置された画素2を5列から15列になっている。そして、この画素列の数の増加に伴って、アナログ信号処理部3が対応する列数と、A/D変換部20内に備えるA/D変換回路の数図5では、A/D変換回路201~2015と、水平駆動部7が対応する列数とが変更になっている。しかし、それぞれの構成要素の動作および機能は、図1に示した第1の実施形態の撮像装置100の対応する構成要素の動作および機能と同様であるため、詳細な説明は省略する。補正部91は、図1に示した第1の実施形態の撮像装置100の補正部9と同様に、A/D変換部20から出力された出力デジタル信号デジタル値を補正し、補正後の出力デジタル信号デジタル値を、撮像装置200が出力するデジタル信号デジタル値として出力する。補正部91では、出力デジタル信号デジタル値を補正する際に、隣接する所定の複数の画素列の出力デジタル信号デジタル値に対して、同じ重み付け値を用いる。補正部91は、平均値計算部230と、重み付け値計算部211と、ラインメモリ250と、補正計算部110とを備えている。補正部91に備えた重み付け値計算部211以外の構成要素の動作および機能は、図1に示した第1の実施形態の撮像装置100の補正部9に備えた、対応する構成要素の動作および機能と同様であるため、同一の符号を付与し、詳細な説明は省略する。重み付け値計算部211は、A/D変換部20内の各A/D変換回路201~2015のそれぞれに対応する重み付け値を算出し、算出した各A/D変換回路201~2015の重み付け値を、補正計算部110に出力する。ただし、重み付け値計算部211は、隣接する所定の複数の画素列の出力デジタル信号デジタル値に対して共通の重み付け値を算出し、補正計算部110に出力する。なお、重み付け値計算部211による重み付け値を算出方法は、隣接する所定の複数の画素列に共通の重み付け値を算出する以外は、上式2および上式3と同様の考え方である。ここで、補正部91による出力デジタル信号デジタル値の補正処理について説明する。補正部91では、図1に示した第1の実施形態の撮像装置100の補正部9と同様に、A/D変換部20内に備えた画素部1の各画素列にそれぞれ対応したA/D変換回路201~2015毎に、すなわち、画素部1の画素列毎に、画素出力信号に応じた出力デジタル信号デジタル値のそれぞれを補正する。これにより、補正部91は、画素部1に配置された各画素2図5においては、画素P11~P515のそれぞれから読み出した画素出力信号に応じた出力デジタル信号デジタル値に対して補正を行うこととなる。補正部91は、下式4のような補正式によって、画素部1に配置された画素P11~P515のそれぞれの画素出力信号に応じた出力デジタル信号デジタル値を補正する。なお、下式4の補正式には、1行分の画素P11~P115の画素出力信号に応じた出力デジタル信号デジタル値を補正する補正式を示している。他の画素行の画素P21~P515の画素出力信号に応じた出力デジタル信号デジタル値の補正も同様に考えることができる。下式4の補正式では、画素P11~P115の画素出力信号に応じた出力デジタル信号デジタル値を、それぞれ、D_P11,D_P12,D_P13,,D_P115と表している。また、補正部91から出力される、P11~P115に対応した補正後のデジタル信号デジタル値を、それぞれ、D_P11’,D_P12’,D_P13’,...,D_P115’と表している。また、平均値計算部230が算出する1行目の出力デジタル信号デジタル値の平均値を、Ave1と表している。そして、下式4では、画素部1の画素列において、3列に共通の重み付け値を用いた場合の補正式を示す。上式4を見てわかるように、出力デジタル信号デジタル値の補正においては、重み付け値計算部211が算出した、画素部1の3列分の画素列に共通の重み付け値が用いられている。より具体的には、画素P11~P13のそれぞれの画素出力信号に応じた出力デジタル信号デジタル値の補正では、A/D変換回路201~203に共通の重み付け値A1と重み付け値B11とが用いられる。また、画素P14~P16のそれぞれの画素出力信号に応じた出力デジタル信号デジタル値の補正では、A/D変換回路204~206に共通の重み付け値A4と重み付け値B14とが用いられる。同様に、画素P17~P19に対応した補正では、A/D変換回路207~209に共通の重み付け値A7と重み付け値B17とが用いられ、画素P110~P112に対応した補正では、A/D変換回路209~2012に共通の重み付け値A10と重み付け値B110とが用いられ、画素P113~P115に対応した補正では、A/D変換回路2013~2015に共通の重み付け値A13と重み付け値B113とが用いられる。この共通の重み付け値は、共通の重み付け値を算出する複数の画素2の内、1つの画素2に対応する重み付け値である。上式4においては、重み付け値A1、A4、A7、A10、A13、および重み付け値B11、B14、B17、B110、B113がそれぞれ、共通の重み付け値が算出される3つの画素2の内、最初の画素2に対応する重み付け値である場合を示している。なお、共通の重み付け値を算出する画素2は、例えば、共通の重み付け値を算出する複数の画素2の内、中心に位置する画素2に対応する重み付け値であってもよい。このように、補正部91が図1に示した第1の実施形態の撮像装置100の補正部9と同様に、上式4を用いて画素部1に配置された画素P11~P515のそれぞれの画素出力信号に応じた出力デジタル信号デジタル値を補正することによって、A/D変換回路201~2015に備えた遅延回路11のGND電圧の変動による、出力デジタル信号デジタル値の変動誤差を低減することができる。これにより、撮像装置200でも、従来のカラムA/D方式の撮像装置における図10に示したような、画素毎のデジタル信号デジタル値の変動を少なくすることができる。さらに、撮像装置200では、隣接する所定の複数の画素列に対して、同じ重み付け値を設定することによって、補正計算部110の計算の負荷を減らすことができ、補正部91の回路規模を低減することができる。これにより、撮像装置200では、より高速にデジタル信号デジタル値を出力することができる。なお、上式4では、3列毎に同じ重み付け値を設定する場合を示したが、同じ重み付け値を設定する画素列の列数は、隣接する画素列であれば、任意の画素列数とすることができる。また、同じ重み付け値を設定する画素列の列数は、予め定めた条件例えば、撮像装置200を搭載した撮像システムにおける撮影条件や、撮影するシーンなどに応じて、異なる列数を、例えば、撮影のフレーム単位で、設定し直すこともできる。上記に述べたように、本第2の実施形態の撮像装置200でも、第1の実施形態の撮像装置100と同様に、各画素列に対応したA/D変換部20の動作によって、アナログデジタル変換する際の基準電圧が変動し、同じ1行の中で基準電圧が特に変動した状態で処理が行われる画素列と、基準電圧の変動が少ない状態で処理が行われる画素列とを区別することができる。そして、各A/D変換回路201~2015のデジタル信号デジタル値の出力を、基準電圧の変動に応じて適切に補正することができる。<第3の実施形態>次に、本発明の第3の実施形態の撮像装置について説明する。図6は、本第3の実施形態における撮像装置の概略構成を示したブロック図である。図6に示した撮像装置300は、複数の画素P11~P55が行列状に配置された画素部1と、アナログ信号処理部3と、A/D変換部20と、垂直駆動部6と、水平駆動部7と、制御部8と、補正部92とから構成される。本第3の実施形態の撮像装置300は、図1に示した第1の実施形態の撮像装置100とほぼ同様の構成である。本第3の実施形態の撮像装置300と図1に示した第1の実施形態の撮像装置100との違いは、出力デジタル信号デジタル値の補正処理が異なることによる、重み付け値計算部210の重み付け値計算部212への変更と、この変更に伴う補正部9の補正部92への変更のみである。その他の撮像装置300の構成要素は、図1に示した第1の実施形態の撮像装置100の構成要素と同様の構成要素であるため、同一の符号を付与する。また、それぞれの構成要素の動作および機能も、図1に示した第1の実施形態の撮像装置100の対応する構成要素の動作および機能と同様であるため、詳細な説明は省略する。補正部92は、図1に示した第1の実施形態の撮像装置100の補正部9と同様に、A/D変換部20から出力された出力デジタル信号デジタル値を補正し、補正後の出力デジタル信号デジタル値を、撮像装置200が出力するデジタル信号デジタル値として出力する。補正部92では、出力デジタル信号デジタル値を補正する際に、予め作成された重み付け値テーブルの重み付け値を用いる。補正部92は、平均値計算部230と、重み付け値計算部212と、ラインメモリ250と、補正計算部110とを備えている。補正部92に備えた重み付け値計算部212以外の構成要素の動作および機能は、図1に示した第1の実施形態の撮像装置100の補正部9に備えた、対応する構成要素の動作および機能と同様であるため、同一の符号を付与し、詳細な説明は省略する。重み付け値計算部212は、重み付け値テーブル2101を備えている。重み付け値計算部212は、A/D変換部20から出力された出力デジタル信号デジタル値に基づいて、重み付け値テーブル2101を参照し、A/D変換部20内の各A/D変換回路201~2015のそれぞれに対応する重み付け値を選択し、選択した各A/D変換回路201~2015の重み付け値を、補正計算部110に出力する。なお、重み付け値テーブル2101には、例えば、上式2および上式3と同様の考え方に基づいた重み付け値が、予め作成されている。ここで、重み付け値テーブル2101の作成方法の一例について説明する。重み付け値テーブル2101の作成では、例えば、画素部1の画素列毎に任意の光を照射し、A/D変換部20内のA/D変換回路201~205のそれぞれから、任意の光に応じた画素2の画素出力信号に応じた出力デジタル信号デジタル値を取得する。この取得した出力デジタル信号デジタル値に基づいて、1行分の平均値、任意の画素列の平均値、および各画素列の出力デジタル信号デジタル値に応じた1つの値重み付け値を作成する。そして、画素列毎に照射する光量を順次変更しながら、順次、画素2の画素出力信号に応じた出力デジタル信号デジタル値を取得することによって、必要な重み付け値テーブル2101を作成する。また、例えば、アナログ信号処理部3またはA/D変換部20の列毎に任意の信号電圧を入力し、A/D変換部20内のA/D変換回路201~205のそれぞれから、任意の信号電圧に応じた出力デジタル信号デジタル値を取得する。この取得した出力デジタル信号デジタル値に基づいて、1行分の平均値、任意の画素列の平均値、および各画素列の出力デジタル信号デジタル値に応じた1つの値重み付け値を作成する。そして、アナログ信号処理部3またはA/D変換部20の列毎に入力する信号電圧を順次変更しながら、順次、信号電圧に応じた出力デジタル信号デジタル値を取得することによって、必要な重み付け値テーブル2101を作成する。このように、補正部92が図1に示した第1の実施形態の撮像装置100の補正部9と同様に、上式1を用いて画素部1に配置された画素P11~P55のそれぞれの画素出力信号に応じた出力デジタル信号デジタル値を補正することによって、A/D変換回路201~205に備えた遅延回路11のGND電圧の変動による、出力デジタル信号デジタル値の変動誤差を低減することができる。これにより、撮像装置200でも、従来のカラムA/D方式の撮像装置における図10に示したような、画素毎のデジタル信号デジタル値の変動を少なくすることができる。さらに、撮像装置300では、予め作成された重み付け値テーブル2101の重み付け値を設定することによって、重み付け値計算部212の計算の負荷を減らすことができる。これにより、撮像装置300では、より高速にデジタル信号デジタル値を出力することができる。なお、重み付け値テーブル2101は、例えば、撮像装置300を製造した後の製造テスト時に作成プログラムすることができる。また、例えば、撮像装置300を撮像システムに搭載した場合には、撮像システムのテスト時や、撮像システムの使用を開始する時電源投入時や、撮像システムの機能例えば、撮影条件を変更した時など、実際に撮像装置300によって撮像を行う前に、重み付け値テーブル2101の作成プログラムを実行することができる。また、重み付け値テーブル2101の重み付け値を、例えば、撮像装置300を搭載した撮像システムにおける撮影条件や、撮影するシーンなどに応じて複数作成し、撮像システムの使用状況に応じて、異なる重み付け値に切り替える構成とすることもできる。上記に述べたように、本第3の実施形態の撮像装置300でも、第1の実施形態の撮像装置100と同様に、各画素列に対応したA/D変換部20の動作によって、アナログデジタル変換する際の基準電圧が変動し、同じ1行の中で基準電圧が特に変動した状態で処理が行われる画素列と、基準電圧の変動が少ない状態で処理が行われる画素列とを区別することができる。そして、各A/D変換回路201~2015のデジタル信号デジタル値の出力を、基準電圧の変動に応じて適切に補正することができる。上記に述べたとおり、本発明を実施するための形態によれば、列毎にA/D変換回路を搭載した撮像装置において、各列のA/D変換回路の動作によって基準電圧が変動する場合でも、同じ1行の中で基準電圧が特に変動した状態で処理が行われる画素列と、基準電圧の変動が少ない状態で処理が行われる画素列とを区別することができる。そして、各列に備えたA/D変換回路から出力されるデジタル値に対して、列毎の基準電圧降下に応じた適切な補正を行うことができる。このことにより、画素部の列毎に搭載したA/D変換回路のGND電圧の変動による、出力デジタル信号デジタル値の変動誤差を低減し、高品質な画像を得ることができる撮像装置を提供することができる。なお、本実施形態においては、例えば、補正部9内にラインメモリ250を備え、ラインメモリ250に一時記憶されている1行分の出力デジタル信号デジタル値を順次補正する場合について説明したが、出力デジタル信号デジタル値を順次補正するための構成は、本実施形態に限定されるものではない。例えば、A/D変換回路201~205から、同じ出力デジタル信号デジタル値を2回出力させる構成とし、1回目に出力された出力デジタル信号デジタル値を用いて、1行分の平均値と重み付け値とを算出する。そして、算出した1行分の平均値と重み付け値とに基づいて、2回目に出力された出力デジタル信号デジタル値を順次補正する構成とすることもできる。また、本実施形態においては、画素部1内の画素2の行方向および列方向の配置に関して、5行5列または5行15列の例を示したが、画素の行方向および列方向の配置は、本発明を実施するための形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において画素を配置する行方向および列方向の数を変更することができる。また、本実施形態においては、A/D変換部20内に、画素部1の画素列毎にA/D変換回路例えば、A/D変換回路201~205を備えた場合について説明したが、A/D変換部内に備えるA/D変換回路の構成は、本発明を実施するための形態に限定されるものではない。例えば、A/D変換部は、予め定めた複数の画素列毎にA/D変換回路を備えた構成とすることもできる。以上、本発明の実施形態について、図面を参照して説明してきたが、具体的な構成はこの実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲においての種々の変更も含まれる。"