第1、第2電源線から電源供給を受ける駆動回路により誘導性の負荷を駆動するとともに当該負荷に流れる電流を検出する負荷駆動装置において、前記駆動回路は、前記第1電源線から前記負荷の一端子に至る通電経路に設けられたスイッチング素子と、前記負荷の還流経路を形成する還流ダイオードと、前記還流経路内であって前記負荷の他端子から前記第2電源線に至る通電経路に設けられた負荷電流検出手段とを備えて構成されており、前記還流経路外であって前記第1電源線から前記負荷の一端子に至る通電経路に前記スイッチング素子と直列に設けられた総電流検出手段と、前記スイッチング素子に対し駆動信号を出力する駆動信号出力回路と、前記負荷電流検出手段により検出された負荷電流と前記総電流検出手段により検出された総電流とを入力し、前記検出された負荷電流に対し前記駆動信号のオフ駆動期間をマスク処理した上で、その検出負荷電流と前記検出総電流とが異なる場合に、前記総電流検出手段から前記負荷を介して前記負荷電流検出手段に至る経路においてリークが生じたと判定するリーク検出手段とを備えていることを特徴とする負荷駆動装置。複数の誘導性の負荷を負荷ごとに個別に設けた前記駆動回路により駆動するとともに当該負荷に流れる電流を検出する負荷駆動装置であって、前記各駆動回路が備えるスイッチング素子は、各駆動回路が共通に接続される給電分岐点からその負荷の一端子に至る通電経路に設けられ、前記総電流検出手段は、前記第1電源線と前記給電分岐点との間に共通に設けられ、前記リーク検出手段は、前記各駆動回路が備える負荷電流検出手段により検出された負荷電流に対し対応する駆動信号のオフ駆動期間をマスク処理した上で加算し、その加算した検出負荷電流と前記検出総電流とが異なる場合にリークが生じたと判定することを特徴とする請求項1記載の負荷駆動装置。前記リーク検出手段は、前記加算した検出負荷電流が前記検出総電流よりも大きい場合には前記第1電源線との間でリークが生じたと判定し、前記加算した検出負荷電流が前記検出総電流よりも小さい場合には前記第2電源線との間でリークが生じたと判定することを特徴とする請求項1または2記載の負荷駆動装置。前記リーク検出手段は、前記マスク処理をした上でその検出負荷電流と前記検出総電流とを比較することに替えて、前記駆動信号が全てオン駆動期間である時に前記マスク処理を省いて前記検出負荷電流と前記検出総電流とを比較することを特徴とする請求項1ないし3の何れかに記載の負荷駆動装置。前記駆動信号出力回路はPWM駆動信号を出力することを特徴とする請求項1ないし4の何れかに記載の負荷駆動装置。前記負荷電流検出手段および前記総電流検出手段は、シャント抵抗と、そのシャント抵抗の端子間電圧を増幅する差動増幅回路とから構成されていることを特徴とする請求項1ないし5の何れかに記載の負荷駆動装置。前記負荷電流検出手段により検出された負荷電流と目標電流とに基づいて、前記負荷に流れる電流をフィードバック制御する電流制御手段を備えたことを特徴とする請求項1ないし6の何れかに記載の負荷駆動装置。しかし、ソレノイド4a、4bまたはシャント抵抗9a、9bの抵抗値に対し十分に小さいとは言えない抵抗値を持って不完全短絡が生じた場合には、負荷駆動装置1は、検出負荷電流を用いても当該リーク故障を検出できない虞がある。すなわち、出力端子Ta1またはTa2で電源線6GNDへの不完全短絡が生じた場合、完全短絡とは異なり電流はシャント抵抗9aにも分流するので、駆動制御回路2は負荷電流を検出し続けリーク故障を検出できない。例えば、目標電流が1Aの時にPWMデューティが50程度の負荷駆動装置1において、短絡抵抗が1Ω程度存在すると、PWMデューティが100より低い状態で短絡抵抗に流れるリーク電流とシャント抵抗9aに流れる負荷電流とがバランスする。このとき、ソレノイド4aには目標電流1Aを超える電流が流れているが、リーク故障を検出することができない。本発明は上記事情に鑑みてなされたもので、その目的は、負荷電流検出手段により検出された負荷電流を用いてリーク故障を確実に検出できる負荷駆動装置を提供することにある。請求項1に記載した負荷駆動装置は、第1、第2電源線から電源供給を受ける駆動回路により、誘導性の負荷を駆動するとともに当該負荷に流れる電流を検出する。駆動回路は、第1電源線から負荷の一端子に至る通電経路に設けられたスイッチング素子と、負荷の還流経路を形成する還流ダイオードと、還流経路内であって負荷の他端子から第2電源線に至る通電経路に設けられた負荷電流検出手段とを備えている。負荷駆動装置は、上記駆動回路に加え、総電流検出手段、駆動信号出力回路およびリーク検出手段を備えている。総電流検出手段は、還流経路外であって第1電源線から負荷の一端子に至る通電経路にスイッチング素子と直列に設けられている。駆動信号出力回路は、スイッチング素子に対し駆動信号を出力する。リーク検出手段は、負荷電流検出手段により検出された負荷電流と総電流検出手段により検出された総電流とを入力し、検出された負荷電流に対し駆動信号のオフ駆動期間をマスク処理する。そして、マスク処理した検出負荷電流と検出総電流とを比較し、両者が異なる場合に、総電流検出手段から負荷を介して負荷電流検出手段に至る経路においてリークが生じたと判定する。この構成によれば、還流経路内に設けた負荷電流検出手段の検出負荷電流と還流経路外に設けた総電流検出手段の検出総電流とが等しいか否かに基づいて、任意の電位点への完全短絡ショート故障のみならず、任意の電位点への抵抗を持った不完全短絡リーク故障も検出することができる。負荷電流検出手段は、オン駆動期間とオフ駆動期間の負荷電流を検出するために設けられるものであり、負荷電流検出手段を短絡故障検出にも有効に利用することができる。また、検出負荷電流と検出総電流の検出精度を高めることにより、リーク電流が微小となるリーク故障も確実に検出することができる。請求項2に記載した負荷駆動装置は、複数の誘導性の負荷を負荷ごとに個別に設けた駆動回路により駆動するとともに当該負荷に流れる電流を検出する。各駆動回路が備えるスイッチング素子は、各駆動回路が共通に接続される給電分岐点からその負荷の一端子に至る通電経路に設けられている。総電流検出手段は、第1電源線と給電分岐点との間に共通に設けられている。リーク検出手段は、各駆動回路が備える負荷電流検出手段により検出された負荷電流に対し対応する駆動信号のオフ駆動期間をマスク処理した上で加算し、その加算した検出負荷電流と検出総電流とが異なる場合にリークが生じたと判定する。本手段では総電流検出手段を共通化しているので、駆動する負荷の数が増えるほど回路素子数、レイアウト面積、コストなどにおいて効率的な構成が得られる。検出負荷電流に対し対応する駆動信号のオフ駆動期間をマスク処理した上で加算して比較に供するので、何れかの駆動信号がオフ駆動期間である時も含めて任意のタイミングで比較処理を実行できる。これにより、全ての駆動信号のオン駆動期間が重なる期間を探し出す処理が不要になる。負荷の数が多いほど或いはオン駆動期間が短いほど、全てのオン駆動期間が重なる期間を確保しにくいので、本手段が有効となる。請求項3に記載した手段によれば、加算した検出負荷電流が検出総電流よりも大きい場合には、総電流検出手段を経由しない他の経路が形成されて負荷電流検出手段に流れる電流が増加しているので、リーク検出手段は、第1電源線との間でリークが生じたと判定する。逆に、加算した検出負荷電流が検出総電流よりも小さい場合には、負荷電流検出手段を経由しない他の経路が形成されて総電流検出手段に流れる電流が増加しているので、リーク検出手段は、第2電源線との間でリークが生じたと判定する。その他、中間電位点との間でリークが生じた場合には、加算した検出負荷電流と検出総電流との大小関係は、リーク電流の向きに応じて定まる。請求項4に記載した手段によれば、リーク検出手段は、マスク処理をした上でその検出負荷電流と検出総電流とを比較することに替えて、駆動信号が全てオン駆動期間である時にマスク処理を省いて検出負荷電流と検出総電流とを比較する。負荷駆動装置が1つの負荷を駆動する場合或いは全ての負荷を同期して駆動する場合には、オン駆動期間が重なる期間を容易に確保できるので、本手段を適用してマスク処理を省くことができる。請求項5に記載した手段によれば、駆動信号出力回路はPWM駆動信号を出力する。請求項6に記載した手段によれば、負荷電流検出手段および総電流検出手段は、シャント抵抗と、そのシャント抵抗の端子間電圧を増幅する増幅回路とから構成されている。増幅回路の増幅率を高めることにより、より小さいリーク電流も検出することができる。請求項7に記載した手段によれば、負荷電流検出手段により検出された負荷電流と目標電流とに基づいて、負荷に流れる電流をフィードバック制御する電流制御手段を備えている。これにより、負荷電流検出手段に、電流制御のための負荷電流の検出作用と、リーク故障の検出作用とを持たせることができる。第1の実施形態以下、第1の実施形態について図1および図2を参照しながら説明する。図1は負荷駆動装置の構成を示すもので、従来技術を示す図7と同一部分には同一符号を付している。負荷駆動装置21は、車両の自動変速機の油圧制御を行うECUElectronicControlUnit、可変バルブタイミングを制御するECUなどに用いられる。負荷駆動装置21には図示しない車載バッテリから電源線5、6第1、第2電源線を介してバッテリ電圧Bが供給されており、出力端子Ta1、Ta2間にはソレノイド4a誘導性の負荷が接続されている。負荷駆動装置21は、ソレノイド4aを駆動するとともに、ソレノイド4aに流れる電流を検出して目標電流に一致するようにフィードバック制御を行う。負荷駆動装置21は、駆動制御回路22、駆動回路3aおよび総電流検出回路23を備えている。駆動回路3aは、電源線5から出力端子Ta1に至るハイサイドの通電経路に設けられたMOSFET7aスイッチング素子、還流経路を形成するダイオード8a還流ダイオード、還流経路内であって出力端子Ta2から電源線6に至るローサイドの通電経路に設けられたシャント抵抗9a、バッファ回路10aおよび差動増幅回路11aを備えている。ここで、差動増幅回路11aは、シャント抵抗9aの電圧を入力して増幅するオペアンプから構成されている。これらシャント抵抗9aと差動増幅回路11aにより負荷電流検出回路12a負荷電流検出手段が構成されている。また、還流経路とは、ソレノイド4aから出力端子Ta2、シャント抵抗9a、ダイオード8aおよび出力端子Ta1を介してソレノイド4aに戻る電流経路である。総電流検出回路23総電流検出手段は、電流検出用のシャント抵抗24と、シャント抵抗24の電圧を入力して増幅するオペアンプを用いた差動増幅回路25とから構成されている。シャント抵抗24は、電源線5から出力端子Ta1に至る通電経路においてMOSFET7aと直列に設けられている。駆動制御回路22は、CPU、RAM、ROM、複数チャネルのA/D変換回路、駆動信号出力回路26、入出力ポート、通信手段などを備えたマイクロコンピュータを主体に構成されている。ROMには、ソレノイド4aに流れる電流が目標電流に一致するようにMOSFET7aをPWM駆動する電流制御プログラムと、ソレノイド4aまたは駆動回路3aにおけるショート故障およびリーク故障を検出する故障検出プログラムが記憶されている。駆動信号出力回路26は、PWM駆動信号を生成し、バッファ回路10aを介してMOSFET7aに出力する。電流制御手段27は、駆動制御回路22が電流制御プログラムを実行して負荷電流を制御する処理を機能的に表している。リーク検出手段28は、駆動制御回路22が故障検出プログラムを実行してリーク故障を検出する処理を機能的に表している。なお、ある電位点への完全短絡をショート故障と称し、ある電位点への抵抗を持った不完全短絡をリーク故障と称す。また、両者を総称して短絡故障と称す。図2は、リーク検出手段28による短絡故障の検出処理を示すフローチャートである。駆動制御回路22は、差動増幅回路11aから出力される電圧をA/D変換して入力するステップS1。このデジタル変換値は、シャント抵抗9aに流れる電流の検出値すなわち検出負荷電流に相当する。続いて、差動増幅回路25から出力される電圧をA/D変換して入力するステップS2。このデジタル変換値は、シャント抵抗24に流れる電流の検出値すなわち検出総電流に相当する。駆動制御回路22は、電流制御演算を実行するステップS3。すなわち、検出負荷電流に対しフィルタ処理を行い、目標電流から検出負荷電流を減算して電流偏差を求めた後、この電流偏差に対し比例積分演算等を行ってPWMデューティ指令を生成する。駆動信号出力回路26は、指令に応じたPWMデューティを持つPWM駆動信号を生成し出力するステップS4。駆動制御回路22は、検出負荷電流に対しPWM駆動信号のオフ駆動期間をマスク処理するステップS5。マスク処理は、PWM駆動信号のオン駆動期間では検出負荷電流の値をそのままとし、オフ駆動期間ではゼロとすることにより行われる。その後、マスク処理された検出負荷電流と検出総電流とを比較し、両者が等しいか否かを判断するステップS6。マスク処理を行えば、オン駆動期間のみならず全期間で比較処理を行うことができる。オン駆動期間では、負荷電流は、電源線5からシャント抵抗24、MOSFET7a、出力端子Ta1、ソレノイド4a、出力端子Ta2、シャント抵抗9aを介して電源線6に流れる。従って、短絡故障のない正常時においては、シャント抵抗9aに流れる負荷電流とシャント抵抗24に流れる総電流とは等しくなる。一方、オフ駆動期間では、負荷電流は還流経路を流れるので、正常時においてシャント抵抗24に負荷電流は流れない。このため、オフ駆動期間を含む全期間でステップS6の比較処理を実行するには、オフ駆動期間における検出負荷電流がゼロになるようにマスク処理をする必要がある。オン駆動期間にだけ比較処理を実行する場合にはマスク処理は不要である。シャント抵抗24からシャント抵抗9aまでの経路において電源線5への短絡故障が生じると、シャント抵抗24を介することなく短絡部分からシャント抵抗9aに電流が流れる。その結果、オン駆動期間では、検出負荷電流が検出総電流よりも大きくなるので短絡故障を検出できる。オフ駆動期間では、MOSFET7aがオフし、マスク処理された検出負荷電流と検出総電流が何れもゼロになるので短絡故障を検出できない。一方、シャント抵抗24からシャント抵抗9aまでの経路において電源線6への短絡故障が生じると、シャント抵抗9aを介することなく電源線5からシャント抵抗24を介して短絡部分に電流が流れる。その結果、オン駆動期間では、検出負荷電流が検出総電流よりも小さくなるので短絡故障を検出できる。オフ駆動期間では、MOSFET7aがオフし、マスク処理された検出負荷電流と検出総電流が何れもゼロになるので短絡故障を検出できない。電源線5または電源線6への短絡故障に限らず、その他の電位点との間で短絡故障が発生してリーク電流が生じた場合にも、オン駆動期間において検出負荷電流と検出総電流とが相違する。ただし、電源線5Bと電源線60Vの中間電位との短絡故障の場合には、検出負荷電流と検出総電流との大小関係はリーク電流の向きにより定まる。リーク電流が流れ込む場合には検出負荷電流が検出総電流よりも大きくなり、リーク電流が流れ出す場合には検出負荷電流が検出総電流よりも小さくなる。以上の動作説明から明らかとなるように、駆動制御回路22は、ステップS6でオン駆動期間における検出負荷電流と検出総電流とが等しいYESと判断すると、短絡故障が生じていない正常状態と判定するステップS7。これに対し、ステップS6で等しくないNOと判断すると、短絡故障が生じている異常状態と判定するステップS8。この短絡故障の検出処理を少なくともPWM駆動信号のオン駆動期間ごとに実行することにより、短絡故障をその発生から1PWM周期以内に検出することができる。以上説明したように、本実施形態の負荷駆動装置21は、駆動回路3aの還流経路内に設けた負荷電流検出回路12aと還流経路外の給電線に設けた総電流検出回路23とを備え、検出負荷電流と検出総電流とが等しいか否かに基づいて短絡故障ショート故障、リーク故障を検出することができる。還流経路内に設けられた負荷電流検出回路12aは、PWM駆動のオン駆動期間とオフ駆動期間の何れにおいてもソレノイド4aの電流を検出するために設けられるものであり、負荷電流検出回路12aを短絡故障検出にも有効に利用することができる。本実施形態によれば、検出負荷電流と検出総電流の検出精度に応じて差分電流を正しく算出できる限り、微小なリーク電流が生じるリーク故障まで確実に検出することができる。また、短絡故障を検出するにはオン駆動期間の検出電流を用いる必要があるが、オフ駆動期間における検出負荷電流をマスク処理すれば、オフ駆動期間を除くことなく全期間に亘り短絡故障の検出処理を実行することができる。第2の実施形態以下、第2の実施形態について図3ないし図5を参照しながら説明する。本実施形態は、第1の実施形態で説明した負荷駆動装置21を複数の誘導性負荷を駆動可能に拡張したものである。図3は負荷駆動装置の構成を示しており、図1と同一部分には同一符号を付して説明を省略する。ソレノイド4aは出力端子Ta1、Ta2間に接続され、ソレノイド4bは出力端子Tb1、Tb2間に接続されている。負荷駆動装置31は、駆動制御回路32、駆動回路33a、33bおよび総電流検出回路23を備えている。駆動回路33aは、図1に示す駆動回路3aに対し、ソレノイド4aのローサイドの還流経路外にMOSFET34aを備え、バッファ回路35aを介して駆動信号を与えるように構成されている。MOSFET34aは正常動作時に常時オンしており、短絡故障など異常が生じた時にオフする。駆動回路33bも同様に構成されている。総電流検出回路23は、駆動回路33a、33bに対し共通に1つだけ設けられている。そのシャント抵抗24は、電源線5と給電分岐点Nsとの間に接続されている。駆動回路33a、33bのMOSFET7a、7bは、それぞれ給電分岐点Nsから出力端子Ta1、Tb1に至るハイサイドの通電経路に設けられている。駆動制御回路32を構成するマイクロコンピュータのROMには、ソレノイド4a、4bに流れる電流が目標電流に一致するようにMOSFET7a、7bを独立してPWM駆動する電流制御プログラムと、ソレノイド4a、4bまたは駆動回路33a、33bにおける短絡故障を検出する故障検出プログラムが記憶されている。駆動信号出力回路36は、PWM駆動信号を生成し、バッファ回路10a、10bを介してMOSFET7a、7bに出力する。リーク検出手段38は、駆動制御回路32が故障検出プログラムを実行してリーク故障を検出する処理を機能的に表している。図4は、リーク検出手段38による短絡故障の検出処理を示すフローチャートである。駆動制御回路32は、ステップS11~S15において、図2に示したステップS1~S5と同様の処理を実行する。すなわち、ステップS11では負荷電流検出回路12a、12bからそれぞれ負荷電流Ia、Ibを入力し、ステップS12では総電流検出回路23から総電流Isを入力する。ステップS13、S14では、駆動回路33a、33bに対し独立して電流制御演算を実行してPWM駆動信号を出力する。駆動制御回路32は、正常動作時においてMOSFET34a、34bをオン駆動している。ステップS15では、検出負荷電流Ia、Ibに対しそれぞれ対応するPWM駆動信号のオフ駆動期間をマスク処理する。その後、駆動制御回路32は、マスク処理された検出負荷電流Iam、Ibmを加算した加算電流Icmを算出するステップS16。続いて、その加算電流Icmと検出総電流Isとを比較し、両者が等しいか否かを判断するステップS17。図5は、PWM駆動信号と検出電流の波形を示している。波形は、上から順に駆動回路33aのPWM駆動信号、負荷電流検出回路12aで検出された負荷電流Ia、マスク処理された検出負荷電流Iam、駆動回路33bのPWM駆動信号、負荷電流検出回路12bで検出された負荷電流Ib、マスク処理された検出負荷電流Ibm、総電流検出回路23で検出された検出総電流Isを示している。駆動制御回路32は、駆動回路33a、33bを独立して電流制御するので両PWM駆動信号は必ずしも同期していない。駆動回路33a、33bのオン駆動期間にそれぞれソレノイド4a、4bを介してシャント抵抗9a、9bに流れる負荷電流は、何れも電源線5から総電流検出回路23のシャント抵抗24を介して流れる。従って、短絡故障のない正常時において、駆動回路33a、33bがともにオン駆動期間である時に次の1式が成立する。IaIb=IamIbm=Is...1一方、駆動回路33a、33bのオフ駆動期間にそれぞれソレノイド4a、4bを介してシャント抵抗9a、9bに流れる負荷電流は、還流経路に流れるのでシャント抵抗24には流れない。このため、オフ駆動期間を含む全期間でステップS17の比較処理を実行する場合には、オフ駆動期間における検出負荷電流がゼロになるようにマスク処理をする必要がある。マスク処理を行えば、短絡故障のない正常時において全期間に亘り次の2式が成立する。Icm=IamIbm=Is...2本実施形態でも、駆動回路33a、33bのPWM駆動信号がともにオン駆動期間の時にだけステップS17の比較処理を実行すれば、ステップS15のマスク処理は不要となる。しかし、複数の負荷を独立してPWM駆動する場合には、ともにオン駆動期間となる期間が存在しないこともあるので、マスク処理された検出負荷電流Iam、Ibmの加算電流Icmと検出総電流Isとを比較して短絡故障を検出する必要が生じる。短絡故障の発生態様による比較結果は、第1の実施形態と同様となる。すなわち、シャント抵抗24からシャント抵抗9a、9bまでの経路において電源線5への短絡故障が生じると、短絡故障が生じた側の駆動回路33aまたは33bのオン駆動期間では3式が成立する。短絡故障が生じた側の駆動回路33aまたは33bのオフ駆動期間では、検出負荷電流がマスク処理されるので短絡故障を検出できない。Icm=IamIbm>Is...3一方、シャント抵抗24からシャント抵抗9a、9bまでの経路において電源線6への短絡故障が生じると、短絡故障が生じた側の駆動回路33aまたは33bのオン駆動期間では4式が成立する。短絡故障が生じた側の駆動回路33aまたは33bのオフ駆動期間では、MOSFET7aまたは7bがオフするので短絡故障を検出できない。Icm=IamIbm<Is...4電源線5または電源線6への短絡故障に限らず、その他の電位点との間で短絡故障が発生してリーク電流が生じた場合でも1式、2式が不成立となる。この場合、リーク電流が流れ込む場合には3式が成立し、リーク電流が流れ出す場合には4式が成立する。以上の動作説明から明らかとなるように、駆動制御回路32は、ステップS17で加算電流Icmと検出総電流Isとが等しいYESと判断すると、短絡故障が生じていない正常状態と判定するステップS18。これに対し、ステップS17で等しくないNOと判断すると、短絡故障が生じている異常状態と判定するステップS19。異常判定に伴い、異常が生じた側のローサイドのMOSFET34aまたは34bをオフする。なお、上述したように、短絡故障が生じた場合、その短絡故障が生じた側の駆動回路33aまたは33bのオフ駆動期間では短絡故障を検出できない。従って、短絡故障の検出処理を一定周期で繰り返し実行する場合には、PWM駆動信号の最小オンパルス幅よりも短い周期で実行する必要がある。以上説明したように、本実施形態の負荷駆動装置31は、駆動回路3a、3bの還流経路内に設けた負荷電流検出回路12a、12bと、還流経路外の給電線に設けた総電流検出回路23とを備え、検出負荷電流の加算電流Icmと検出総電流Isとが等しいか否かに基づいて短絡故障ショート故障、リーク故障を検出することができる。総電流検出回路23は、複数の駆動回路3a、3bに対して共通に1つだけ設ければよいので、駆動する負荷の数が増えるほど回路素子数、レイアウト面積、コストなどにおいて効率的な構成が得られる。また、還流経路内に設けられた負荷電流検出回路12a、12bは、PWM駆動のオン駆動期間とオフ駆動期間の何れにおいても誘導性負荷であるソレノイド4a、4bの電流を検出するために設けられるものであり、負荷電流検出回路12a、12bを短絡故障検出にも有効に利用することができる。検出負荷電流に対しオフ駆動期間をマスク処理した上で加算して比較に供するので、何れかの駆動回路33a、33bのPWM駆動信号がオフ駆動期間である時も含めて任意のタイミングで比較処理を実行できる。その結果、各駆動回路33a、33bのオン駆動期間が重なる期間を探し出す処理が不要になる。また、負荷の数が増えるほど或いはPWMデューティが低下するほど、全てのオン駆動期間が重なる期間が短くなる或いは存在しなくなるので、本実施形態が特に有効となる。ただし、ソレノイド4a、4bそれぞれに生じる短絡故障を検出するには、各PWM駆動信号のオン駆動期間において短絡故障の検出処理を実行する必要がある。本実施形態も、第1の実施形態と同様に、検出負荷電流Ia、Ibと検出総電流Isの検出精度に応じて差分電流を正しく算出できる限り、微小なリーク電流が生じるリーク故障まで確実に検出することができる。第3の実施形態図6に示す負荷駆動装置41は、図3に示したハイサイド駆動の負荷駆動装置31をローサイド駆動の形態に変更したものである。両者で対応する構成部分には同一符号を付している。本実施形態では電源線5、6がそれぞれ第2、第1電源線に相当する。このため、駆動回路42aでは、電源線5、6に対するMOSFET7a、34a、ダイオード8a、シャント抵抗9aの接続が駆動回路33aと逆になっている。駆動回路42bも同様に構成されている。本実施形態によっても、第2の実施形態と同じ作用および効果が得られる。その他の実施形態以上、本発明の好適な実施形態について説明したが、本発明は上述した実施形態に限定されるものではなく、発明の要旨を逸脱しない範囲内で種々の変形、拡張を行うことができる。第1の実施形態において、ソレノイド4aのローサイドの還流経路外にMOSFET図3に示すMOSFET34aに相当を備えてもよい。第2、第3の実施形態において、MOSFET34a、34bは省略可能である。電流制御手段27、37は、目標電流に対し下限しきい値と上限しきい値を設定し、検出電流が下限しきい値以下となったときにオン駆動し、検出電流が上限しきい値以上となったときにオフ駆動するオンオフ制御を実行してもよい。この場合、駆動信号出力回路26、36はオンオフ駆動信号を出力する。誘導性の負荷はソレノイドに限られず、例えばモータであってもよい。