基板の表面側に形成された素子形成領域と、前記基板の表面から所望の深さに形成されたトレンチ部と、前記トレンチ部に埋め込まれた絶縁材料からなる埋め込み膜とで構成され、前記基板に形成された各素子を分離する素子分離部と、前記素子形成領域に形成され、入射した光の光量に応じた信号電荷を生成する光電変換素子と、前記素子分離部によって前記光電変換素子と分離された領域に形成された埋め込みチャネル型MOSトランジスタであって、前記素子形成領域とは反対導電型の不純物領域からなり、前記素子形成領域の所望の領域に形成されたソース領域、及びドレイン領域と、前記素子形成領域とは反対導電型の不純物領域からなり、前記ソース領域と前記ドレイン領域との間の領域の前記素子分離部に接する側に形成された第1の不純物拡散領域と、前記第1の不純物拡散領域と同導電型の不純物領域からなり、前記ソース領域と前記ドレイン領域との間の領域全面に形成された第2の不純物拡散領域とで構成されたチャネル領域と、前記チャネル領域上に位置する前記基板上部に、ゲート絶縁膜を介して形成されたゲート電極とを備えて構成される埋め込みチャネル型MOSトランジスタと、を備える固体撮像装置。前記埋め込みチャネル型MOSトランジスタは、増幅トランジスタを構成する請求項1に記載の固体撮像装置。前記第1の不純物拡散領域と前記第2の不純物拡散領域は、前記基板のほぼ同じ深さに形成されている請求項2に記載の固体撮像装置。基板の表面から所望の深さにトレンチ部を形成する工程と、埋め込みチャネル型MOSトランジスタのチャネル領域側に位置するトレンチ部の側壁部に、所定の不純物を斜めからイオン注入することによりチャネル領域を構成する第1の不純物拡散領域を形成する工程と、前記トレンチ部に絶縁材料からなる埋め込み膜を形成する工程と、前記チャネル領域となる領域全面に、前記第1の不純物拡散領域と同導電型の不純物をイオン注入することにより、前記チャネル領域を構成する第2の不純物拡散領域を形成する工程と、前記チャネル領域上に位置する基板上部に絶縁膜を介してゲート電極を形成する工程と、前記ゲート電極を挟む基板領域に、前記チャネル領域を構成する第1及び第2の不純物拡散領域と同導電型の不純物をイオン注入することにより、ソース領域、及びドレイン領域を形成する工程と、前記ゲート電極を形成する前又は後に、前記第1の不純物拡散領域と同導電型の不純物をイオン注入することにより、入射した光の光量に応じた信号電荷を生成する光電変換部を形成する工程と、を備える固体撮像装置の製造方法。前記埋め込みチャネル型MOSトランジスタは、増幅トランジスタを構成する請求項4に記載の固体撮像装置の製造方法。前記第1の不純物拡散領域と前記第2の不純物拡散領域は、前記基板のほぼ同じ深さに形成する請求項5に記載の固体撮像装置の製造方法。基板の表面から所望の深さに形成されたトレンチ部と、前記トレンチ部に埋め込まれた絶縁材料からなる埋め込み膜とで構成され、前記基板に形成された各素子を分離する素子分離部と、基板の表面側に形成された素子形成領域と、前記素子形成領域とは反対導電型の不純物領域からなり、前記素子形成領域の所望の領域に形成されたソース領域、及びドレイン領域と、前記素子形成領域とは反対導電型の不純物領域からなり、前記ソース領域と前記ドレイン領域との間の領域の前記素子分離部に接する側に形成された第1の不純物拡散領域と、前記第1の不純物拡散領域と同導電型の不純物領域からなり、前記ソース領域と前記ドレイン領域との間の領域全面に形成された第2の不純物拡散領域とで構成されたチャネル領域と、前記チャネル領域上に位置する前記基板上部に、ゲート絶縁膜を介して形成されたゲート電極とを備えて構成される埋め込みチャネル型MOSトランジスタと、を備える半導体装置。前記第1の不純物拡散領域と前記第2の不純物拡散領域は、前記基板のほぼ同じ深さに形成されている請求項7に記載の半導体装置。基板の表面から所望の深さにトレンチ部を形成する工程と、埋め込みチャネル型MOSトランジスタのチャネル領域側に位置するトレンチ部の側壁部に、所定の不純物を斜めからイオン注入することによりチャネル領域を構成する第1の不純物拡散領域を形成する工程と、前記トレンチ部に絶縁材料からなる埋め込み膜を形成する工程と、前記チャネル領域となる領域全面に、前記第1の不純物拡散領域と同導電型の不純物をイオン注入することにより、前記チャネル領域を構成する第2の不純物拡散領域を形成する工程と、前記チャネル領域上に位置する基板上部に絶縁膜を介してゲート電極を形成する工程と、前記ゲート電極を挟む基板領域に、前記チャネル領域を構成する第1及び第2の不純物拡散領域と同導電型の不純物をイオン注入することにより、ソース領域、及びドレイン領域を形成する工程と、を備える半導体装置の製造方法。前記第1の不純物拡散領域と前記第2の不純物拡散領域は、前記基板のほぼ同じ深さに形成する請求項9に記載の半導体装置の製造方法。光学レンズと、基板の表面側に形成された素子形成領域と、前記基板の表面から所望の深さに形成されたトレンチ部と、前記トレンチ部に埋め込まれた絶縁材料からなる埋め込み膜とで構成され、前記基板に形成された各素子を分離する素子分離部と、前記素子形成領域に形成され、入射した光の光量に応じた信号電荷を生成する光電変換素子と、前記素子分離部によって前記光電変換素子と分離された領域に形成された埋め込みチャネル型MOSトランジスタであって、前記素子形成領域とは反対導電型の不純物領域からなり、前記素子形成領域の所望の領域に形成されたソース領域、及びドレイン領域と、前記素子形成領域とは反対導電型の不純物領域からなり、前記ソース領域と前記ドレイン領域との間の領域の前記素子分離部に接する側に形成された第1の不純物拡散領域と、前記第1の不純物拡散領域と同導電型の不純物領域からなり、前記ソース領域と前記ドレイン領域との間の領域全面に形成された第2の不純物拡散領域とで構成されたチャネル領域と、前記チャネル領域上に位置する前記基板上部に、ゲート絶縁膜を介して形成されたゲート電極とを備えて構成される埋め込みチャネル型MOSトランジスタと、を備える固体撮像装置であって、前記光学レンズに集光された光が入射される固体撮像装置と、前記固体撮像装置から出力される出力信号を処理する信号処理回路と、を含む電子機器。前記埋め込みチャネル型MOSトランジスタは、増幅トランジスタを構成する請求項11に記載の電子機器。前記第1の不純物拡散領域と前記第2の不純物拡散領域は、前記基板のほぼ同じ深さに形成されている請求項12に記載の電子機器。近年、CMOS型の固体撮像装置では、高画質の映像を得るため多画素化が進み、さらにコスト削減の要求により小型化が進んでいる。また、画素の小型化が進んでも、一定の飽和電荷量Qsは確保しなければならないという要請があり、フォトダイオードにさく面積を縮小化できない。それ故に、増幅トランジスタやリセットトランジスタ、選択トランジスタ等が形成されるアクティブ領域の縮小化がますます求められてきている。したがって、ゲート幅やゲート長を増大することでノイズの低減を図ることが困難となってきている。上述の点に鑑みて、本開示は、MOSトランジスタのサイズを変えることなく、ノイズの低減が図られた半導体装置を提供することを目的とする。また、そのMOSトランジスタを備えることにより、ノイズの低減が図られた固体撮像装置を提供することを目的とする。本開示の半導体装置は、素子分離部と、その素子分離部に隣接する埋め込みチャネル型MOSトランジスタを備える。素子分離部は、基板の表面から所望の深さに形成されたトレンチ部と、トレンチ部に埋め込まれた絶縁材料からなる埋め込み膜とで構成され、基板に形成された各素子を分離する。埋め込みチャネル型MOSトランジスタは、基板の表面側の素子形成領域に形成され、ソース領域、ドレイン領域、チャネル領域、ゲート電極とで構成される。ソース領域、及びドレイン領域は、素子形成領域に形成され、素子形成領域とは反対導電型の不純物領域で構成される。また、チャネル領域は、第1の不純物拡散領域と第2の不純物拡散領域とで構成されている。第1の不純物拡散領域は、ソース領域とドレイン領域との間の領域の素子分離部に接する側に形成され、ソース領域及びドレイン領域と同導電型の不純物領域で構成されている。第2の不純物拡散領域は、ソース領域とドレイン領域との間の領域全面に形成され、ソース領域及びドレイン領域と同導電型の不純物領域から構成されている。ゲート電極は、チャネル領域上に位置する基板上部に、ゲート絶縁膜を介して形成されている。本開示の固体撮像装置は、素子形成領域に形成され、入射した光の光量に応じた信号電荷を生成する光電変換素子と、素子分離部によって光電変換素子と分離された領域に形成された埋め込みチャネル型MOSトランジスタを備える。この埋め込みチャネル型MOSトランジスタは、上述の構成を採る。本開示の半導体装置、及び固体撮像装置では、第1の不純物拡散領域が形成されるので、チャネル領域の素子分離部側における不純物の偏析、パイルアップ、拡散などに起因する不純物濃度の低下を抑えることができる。また、第1の不純物拡散領域の形成により、チャネル領域の電流密度を、素子分離部側と中心部とで一定となるように調整することができる。本開示の半導体装置の製造方法は、基板の表面から所望の深さにトレンチ部を形成する工程を有する。また、埋め込みチャネル型MOSトランジスタのチャネル領域側に位置するトレンチ部の側壁部に、所定の不純物を斜めからイオン注入することによりチャネル領域を構成する第1の不純物拡散領域を形成する工程を有する。また、トレンチ部に絶縁材料からなる埋め込み膜を形成する工程を有する。また、チャネル領域となる領域全面に、第1の不純物拡散領域と同導電型の不純物をイオン注入することにより、チャネル領域を構成する第2の不純物拡散領域を形成する工程を有する。また、チャネル領域上に位置する基板上部に絶縁膜を介してゲート電極を形成する工程を有する。また、ゲート電極を挟む基板領域に、チャネル領域を構成する第1及び第2の不純物拡散領域と同導電型の不純物をイオン注入することにより、ソース領域、及びドレイン領域を形成する工程を有する。本開示の固体撮像装置の製造方法は、上述の半導体装置の製造方法において、ゲート電極を形成する前又は後に、第1の不純物拡散領域と同導電型の不純物をイオン注入することにより、入射した光の光量に応じた信号電荷を生成する光電変換部を形成する工程を有する。本開示の半導体装置及び固体撮像装置の製造方法では、不純物の偏析、パイルアップ、拡散などが起こりやすいチャネル領域の素子分離部側に、斜めからのイオン注入により、第1の不純物拡散領域を形成する。これにより、不純物濃度が低下しやすい領域に、不純物を補填することができ、実効的なゲート幅の減少を防ぐことができる。本開示の電子機器は、光学レンズと、上述の固体撮像装置であって、光学レンズに集光された光が入射される固体撮像装置と、固体撮像装置から出力される出力信号を処理する信号処理回路とを備える。本開示によれば、埋め込みチャネル型のMOSトランジスタを備える半導体装置、及び固体撮像装置において、ゲート電極の大きさを変えることなくチャネル領域を実質的に拡大することができる。これにより、ノイズの低減が図られる。以下に、本開示の実施形態に係る固体撮像装置とその製造方法、及びその固体撮像装置を備えた電子機器の一例を、図を参照しながら説明する。本開示の実施形態は以下の順で説明する。なお、本開示は以下の例に限定されるものではない。1.第1の実施形態:固体撮像装置1-1全体構成1-2要部の構成1-3製造方法2.第2の実施形態:電子機器1.第1の実施形態:固体撮像装置[1-1全体構成]図1は、本開示の第1の実施形態に係るCMOS型の固体撮像装置の全体を示す概略構成図である。本実施形態例の固体撮像装置1は、シリコンからなる基板11上に配列された複数の画素2から構成される画素領域3と、垂直駆動回路4と、カラム信号処理回路5と、水平駆動回路6と、出力回路7と、制御回路8等を有して構成される。画素2は、フォトダイオードからなる光電変換部と、複数の画素トランジスタとから構成され、基板11上に、2次元アレイ状に規則的に複数配列される。画素2を構成する画素トランジスタは、転送トランジスタ、リセットトランジスタ、選択トランジスタ、アンプトランジスタで構成される4つのMOSトランジスタであってもよく、また、選択トランジスタを除いた3つのトランジスタであってもよい。本実施形態例では、選択トランジスタを含む4つの画素トランジスタを有する例とする。画素領域3は、2次元アレイ状に規則的に複数配列された画素2から構成される。画素領域3は、実際に光を受光し光電変換によって生成された信号電荷を増幅してカラム信号処理回路5に読み出す有効画素領域と、黒レベルの基準になる光学的黒を出力するための黒基準画素領域図示せずとから構成されている。黒基準画素領域は、通常は、有効画素領域の外周部に形成されるものである。制御回路8は、垂直同期信号、水平同期信号及びマスタクロックに基づいて、垂直駆動回路4、カラム信号処理回路5、及び水平駆動回路6等の動作の基準となるクロック信号や制御信号などを生成する。そして、制御回路8で生成されたクロック信号や制御信号などは、垂直駆動回路4、カラム信号処理回路5及び水平駆動回路6等に入力される。垂直駆動回路4は、例えばシフトレジスタによって構成され、画素領域3の各画素2を行単位で順次垂直方向に選択走査する。そして、各画素2のフォトダイオードにおいて受光量に応じて生成した信号電荷に基づく画素信号を、垂直信号線を通してカラム信号処理回路5に供給する。カラム信号処理回路5は、例えば、画素2の列毎に配置されており、1行分の画素2から出力される信号を画素列毎に黒基準画素領域図示しないが、有効画素領域の周囲に形成されるからの信号によって、ノイズ除去や信号増幅等の信号処理を行う。カラム信号処理回路5の出力段には、水平選択スイッチ図示せずが水平信号線10との間に設けられている。水平駆動回路6は、例えばシフトレジスタによって構成され、水平走査パルスを順次出力することによって、カラム信号処理回路5の各々を順番に選択し、カラム信号処理回路5の各々から画素信号を水平信号線10に出力させる。出力回路7は、カラム信号処理回路5の各々から水平信号線10を通して、順次に供給される信号に対し信号処理を行い出力する。[1-2要部の構成]図2は、本実施形態例の固体撮像装置1を構成する画素の等価回路図である。本実施形態例の固体撮像装置1における単位画素2は、光電変換素子であるフォトダイオードPDと、転送トランジスタTr1と、リセットトランジスタTr2と、増幅トランジスタTr3と、及び選択トランジスタTr4とで構成されている。これら画素トランジスタTr1~Tr4は、本例ではnチャネルMOSトランジスタを用いている。また、後述するが、増幅トランジスタTr3は埋め込みチャネル型のMOSトランジスタとされている。転送トランジスタTr1は、そのソースがフォトダイオードPDのカソード側に接続され、ドレインがフローティングディフュージョン部FDに接続されている。また、転送トランジスタTr1のソースドレイン間のゲート電極20には転送パルスφTRGを供給する転送配線が接続されている。フォトダイオードPDで光電変換され、ここに蓄積された信号電荷本実施形態例では電子は、転送トランジスタTr1のゲート電極20に転送パルスφTRGが印加されることによって、フローティングディフュージョン部FDに転送される。リセットトランジスタTr2は、そのドレインが電源電圧VDDに接続され、ソースがフローティングディフュージョン部FDに接続されている。また、リセットトランジスタTr2のソースドレイン間のゲート電極21にはリセットパルスφRSTを供給するリセット配線が接続されている。受光部PDからフローティングディフュージョン部FDへの信号電荷の転送に先立って、リセットトランジスタTr2のゲート電極21にリセットパルスφRSTを印加する。これにより、フローティングディフュージョン部FDの電位が電源電圧VDDによりVDDレベルにリセットされる。増幅トランジスタTr3は、そのドレインが電源電圧Vddに接続され、そのソースが選択トランジスタTr4のドレインに接続されている。そして、増幅トランジスタTr3のソースドレイン間のゲート電極23には、フローティングディフュージョン部FDに接続されている。この増幅トランジスタTr3は、電源電圧VDDを負荷とするフォースフォロア回路を構成しており、フローティングディフュージョン部FDの電位変化に応じた画素信号が出力される。選択トランジスタTr4は、そのドレインが増幅トランジスタTr3のソースに接続され、そのソースが垂直信号線9に接続されている。また、選択トランジスタTr4のソースドレイン間のゲート電極23には、選択パルスφSELを供給する選択配線が接続されている。画素毎に選択パルスφSELがゲート電極23に供給されることにより増幅トランジスタTr3で増幅された画素信号が垂直信号線9に出力される。以上の構成を有する固体撮像装置1では、転送パルスφTRGをゲート電極20に供給することによって受光部PDに蓄積された信号電荷が、転送トランジスタTr1によりフローティングディフュージョン部FDに読み出される。信号電荷が読み出されることによりフローティングディフュージョン部FDの電位が変位し、その電位変化がゲート電極22に伝達される。そして、ゲート電極22に供給された電位が増幅トランジスタTr3により増幅され、画素信号として選択トランジスタTr4により選択的に垂直信号線9に出力される。また、ゲート電極22にリセットパルスφRSTを供給することによって、フローティングディフュージョン部FDに読み出された信号電荷はリセットトランジスタTr2により電源電圧VDD付近の電位と同電位になるようにリセットされる。そして、垂直信号線9に出力された画素信号は、その後、図1に示したカラム信号処理回路5、水平信号線10、出力回路7を介して出力される。図3は、本実施形態例の単位画素の平面レイアウト図である。図3では、転送トランジスタTr1の図示を省略している。図3に示すように、各画素2は、単位画素領域の中央部にフォトダイオードPDが形成されており、そのフォトダイオードPDが形成された領域の一方の側に、リセットトランジスタTr2、増幅トランジスタTr3、選択トランジスタTr4が水平方向に連続して配置されている。そして、各画素トランジスタTr2~Tr4のソースドレイン領域25、及びゲート電極21~23下の領域を含む半導体基板に形成されたアクティブ領域活性領域は、後述のSTIShallowTrenchIsolationからなる素子分離部24により電気的に分離されている。また、本実施形態例の固体撮像装置1では、各画素トランジスタTr1~Tr4が、埋め込みチャネル型MOSトランジスタで構成されるものとする。次に、本実施形態例の画素2を構成する増幅トランジスタTr3の構成について説明する。図4Aに、図3のA-A線上に沿う断面構成を示し、図4Bに、図3のB-B線上に沿う断面構成を示す。図4A及び図4Bに示すように、本実施形態例では、第1導電型、例えばn型の半導体基板12の表面側に、素子形成領域となる第2導電型、例えばp型のウェル領域13が形成されている。そして、素子形成領域となるウェル領域13に、増幅トランジスタTr3を含む画素トランジスタ図示せずやフォトダイオードPDが形成されている。増幅トランジスタTr3は、表面側に形成されたソース領域25a、及びドレイン領域25bと、ソース領域25aとドレイン領域25bとの間の半導体基板12上部に形成されたゲート電極22とを備える。ソース領域25a、ドレイン領域25bは、半導体基板12の表面側に形成されたウェル領域13内に形成され、n型の不純物領域で構成されている。ゲート電極22は、半導体基板12上部に、例えばシリコン酸化膜からなるゲート絶縁膜26を介して形成されており、例えば、ポリシリコンにより形成されている。そして、ゲート電極22下の半導体基板12表面側には、n型の不純物領域からなるチャネル領域14が形成されている。このチャネル領域14を構成するn型不純物領域nの不純物濃度は、ソース領域25a、及びドレイン領域25bを構成するn型不純物領域nよりも低濃度とされている。図4Bに示すように、チャネル領域14を含むアクティブ領域は、半導体基板12に形成されたトレンチ部27と、そのトレンチ部27に埋め込まれた埋め込み膜28とで構成された、いわゆるSTIからなる素子分離部24によって電気的に分離されている。トレンチ部27は、半導体基板12の表面から所望の深さに形成されている。また、埋め込み膜28は、例えばシリコン酸化膜からなる絶縁材料で構成される。ここで、増幅トランジスタTr3のゲート幅Wは、図4Bに示すように、一方の素子分離部24から他方の素子分離部24までの距離とされる。また、ゲート長Lは、図4Aに示すように、ゲート電極22下のソース領域25a側端部からドレイン領域25b側端部までの距離となる。また、本実施形態例では、ゲート電極22下のチャネル領域14は、素子分離部24に接する領域に形成される第1の不純物拡散領域14aと、ゲート電極22直下に形成される第2の不純物拡散領域14bとで構成されている。後述するが、この第1の不純物拡散領域14aは、斜めのイオン注入により形成されるものである。本実施形態例の増幅トランジスタTr3では、チャネル領域14がソース領域25a及びドレイン領域25bと同導電型半導体基板12のウェル領域13とは反対導電型のn型不純物領域で形成された、いわゆる埋め込みチャネル型のMOSトランジスタとされる。図4Cに、図4A示した増幅トランジスタTr3のC-C線上に沿うバンド図を示す。また、比較例として、図5A及び図5Bに、一般的な表面チャネル型のMOSトランジスタTraの断面構成を示し、図5Cに、図5Bの表面チャネル型のMOSトランジスタTraのD-D線上に沿うバンド図を示す。図5A及び図5Bに示したMOSトランジスタTraは、チャネル領域30のみが、図4A及び図4Bに示した増幅トランジスタTr3と異なり、その他の構成は、図4A及び図4Bと同じであるので同一符号を付し、重複説明を省略する。図5A及び図5Bに示すMOSトランジスタTraは、ゲート電極22下のチャネル領域30が、ウェル領域13と同導電型であるp型の不純物拡散領域で構成されている。図5A、及び図5Bに示すような一般的な表面チャネル型のMOSトランジスタTraでは、ゲート電極22に所望の電圧を供給した場合、図5Cに示すように、ゲート絶縁膜26と半導体基板12との界面近傍のポテンシャルが変化され、電子が流れるようになる。すなわち、表面チャネル型のMOSトランジスタでは、チャネル領域30内の電荷は、ゲート絶縁膜26と半導体基板12との界面に集中する。しかしながら、ゲート絶縁膜26と半導体基板12との界面近傍には、キャリアトラップが多く形成されているため、図5Cに示すように半導体基板12の表面を電荷が流れる場合には、移動度やノイズ特性が劣化してしまうという問題がある。一方、本実施形態例の増幅トランジスタTr3では、ゲート電極22下のチャネル領域14は、半導体基板12に形成されたp型のウェル領域13とは反対導電型のn型不純物領域で形成される。このため、図4Cに示すように、ゲート電極22に所望の電圧を供給した場合、ポテンシャルが最小となる位置が、半導体基板12表面から少し離れた位置となる。この結果、電荷は、ゲート絶縁膜26と半導体基板12の界面から少し離れた位置を流れるようになり、ゲート絶縁膜26と半導体基板12の界面に形成されたキャリアトラップの影響を受けにくくなる。したがって、移動度の向上や、ノイズの低減が図られる。また、本実施形態例の増幅トランジスタTr3では、ゲート電極22下のチャネル領域14のうち、素子分離部24に接する部分に形成された第1の不純物拡散領域14aにより、ゲート幅Wを実質的に拡大できる効果を有する。この効果について、以下に詳述する。図6Aに比較例として、従来の埋め込みチャネル型のMOSトランジスタTrbの平面構成を示し、図6Bに図6AのE-E線上に沿う断面構成を示す。また、図6Cに、そのMOSトランジスタTrbのチャネル領域31におけるnキャリア濃度の分布図を示す。図6Aに示すMOSトランジスタTrbは、本実施形態例の増幅トランジスタTr3と、チャネル領域31を形成する不純物拡散領域の構成のみが異なるものである。したがって、図6A及び図6Bにおいて、図4A及び図4Bに対応する部分には同一符号を付し重複説明を省略する。図6Bに示すように、比較例に示す従来のMOSトランジスタTrbでは、チャネル領域31を構成する不純物拡散領域は、素子分離部24を形成した後、例えば半導体基板12に対して垂直方向からのイオン注入によって形成される。そして、チャネル領域31の形成段階では、ゲート電極22下の領域に濃度が一様となるようにn型不純物拡散領域が形成される。しかしながら、ゲート電極22下に注入された不純物は、半導体基板12と素子分離部24との境界にパイルアップ、又は偏析する特性や、製造工程における加熱処理などの影響により、図6Bの矢印aに示すように、素子分離部24に拡散する特性を有している。このため、チャネル領域31では、チャネル領域31の形成段階でゲート電極22下の領域に濃度が一様となるように不純物拡散領域が形成されていたとしても、図6Cに示すように、素子分離部24側の不純物濃度が薄くなってしまう。この結果、チャネル領域31と素子分離部24との界面近傍では不活性領域が形成されてしまい、その不活性領域では電荷が流れないという現象が生じる。したがって、従来の埋め込みチャネル型のMOSトランジスタTrbでは、実際のアクティブ領域が狭まり、実効ゲート幅Weffはゲート電極22の幅に対応するゲート幅Wに比較して狭くなる。このように、比較例における埋め込みチャネル型のMOSトランジスタTrbでは、素子分離部24への不純物の拡散に起因して形成される不活性領域により、想定ゲート幅Wに対して、実効ゲート幅Weffが低下する。このようなゲート幅の低下は、[数1]からも明らかなように、移動度やノイズ特性の劣化を引き起こす。そして、想定ゲート幅Wが短いほど実質的なゲート幅Weffへの変動の影響が想定ゲート幅W全体に対して相対的に大きくなるため、ノイズの与えるインパクトは大きくなる。このため、画素が微細化するにつれてこの不活性領域の影響は大きくなる。一方、本実施形態例の増幅トランジスタTr3では、ゲート電極22下のチャネル領域14において、素子分離部24に接する面には、斜めのイオン注入により第1の不純物拡散領域14aが形成される。この結果、製造工程中において、チャネル領域14を構成する不純物が素子分離部24側にパイルアップ、又は偏析することや、素子分離部24側に拡散することによって低下するキャリア濃度分の不純物が、第1の不純物拡散領域14aで補填される。これにより、本実施形態例では、埋め込み型のMOSトランジスタからなる増幅トランジスタTr3において、実効ゲート幅Weffをゲート電極22の幅に対応する理想的なゲート幅Wに保つことができる。[1-3製造方法]次に、本実施形態例の固体撮像装置1の製造方法について説明する。図7A~図10Kは、増幅トランジスタTr3が形成される領域の製造工程図である。まず、図7Aに示すように、例えば、n型の半導体基板12を準備し、半導体基板12上部に2~20nmのシリコン酸化膜32を形成する。その後、シリコン酸化膜32上部に50~100nmのシリコン窒化膜33を形成し、そのシリコン窒化膜33上部に低温シリコン酸化膜、例えば、TEOS膜34を50~200nmの厚みに形成する。次に、TEOS膜34上部全面にレジスト層を形成した後、フォトリソグラフィー技術を用いて露光現像することにより、図7Bに示すように、素子分離部24を形成する領域が開口したレジストマスク35をパターン形成する。次に、図7Cに示すように、レジストマスク35をマスクとして、TEOS膜34及びシリコン窒化膜33をエッチングする。その後、開口されたシリコン窒化膜33及びTEOS膜34をマスクとしてシリコン酸化膜32及び半導体基板12をエッチングする。そして、半導体基板12の表面側から所望の深さ、例えば50~300nmの深さまでエッチング除去することにより、トレンチ部27を形成する。次に、図8Dに示すように、半導体基板12に形成されたトレンチ部27の底部及び側壁部を例えば熱酸化により酸化し、膜厚2~20nmの酸化膜36を形成する。次に、図8Eに示すように、増幅トランジスタTr3のチャネル領域14が形成される側に位置するトレンチ部27の側壁が露出するようにレジストマスク37を形成する。そして、図8Fに示すように、レジストマスク37を介して、n型の不純物、例えば、Pリン又は/及びAsヒ素を、注入エネルギー5~数十[KeV]、ドーズ量1×1011~1×1013[cm-2]で斜めにイオン注入する。これにより、トレンチ部27の開口された側壁部に第1の不純物拡散領域14aを形成する。この第1の不純物拡散領域14aは、1回のイオン注入によって形成してもよく、複数回のイオン注入によって形成してもよい。また、この第1の不純物拡散領域14aは、後の工程で形成される第2の不純物拡散領域14bと同等の深さに形成されればよく、例えば、半導体基板12の表面から、5~100nmの深さまで形成されればよい。そして、この段階で、トレンチ部27と埋め込み膜28からなる素子分離部24が形成される。次に、図9Gに示すように、CVDChemicalVaporDeposition法を用いて、トレンチ部27内を埋め込むようにシリコン酸化膜からなる埋め込み膜28を形成する。なお、図9Gからは、図8Dで形成された酸化膜36の図示を省略する。次に、図9Hに示すように、CMPChemicalMechanicalPolishing法によりTEOS膜34上面から研磨し、シリコン窒化膜33を露出させると共に、埋め込み膜28が所望の高さとなるまで研磨する。次に、図9Iに示すように、シリコン窒化膜33を除去し、例えば画素が形成される領域において、半導体基板12の表面側にp型の不純物、例えばBボロンをイオン注入することにより、p型のウェル領域13を形成する。ウェル領域13は、フォトダイオードPDや画素トランジスタTr1~Tr4が形成される領域よりも深さ方向に深い位置に形成する。次に、図10Jに示すように、増幅トランジスタTr3のチャネル領域14を開口するレジストマスク38を形成する。このとき、レジストマスク38の開口の素子分離部24側の端部は、素子分離部24上部に位置するように形成されればよい。そして、そのレジストマスク38を介してn型の不純物、例えばPリン又は/及びAsヒ素を、注入エネルギー数十[KeV]、ドーズ量1×1011~1×1013[cm-2]でイオン注入する。これにより、半導体基板12の表面から5~100nmの深さに第2の不純物拡散領域14bを形成する。ここでは、チャネル領域14の素子分離部24側の第2の不純物拡散領域14bは、素子分離部24をマスクとしたセルフアラインにより形成される。そして、第1の不純物拡散領域14aと第2の不純物拡散領域14bとにより、p型のウェル領域13とは反対導電型のチャネル領域14が形成される。本実施形態例では、チャネル領域14の素子分離部24側では、第1の不純物拡散領域14aが形成された後、第2の不純物拡散領域14bが形成されるため、不純物濃度をチャネル領域14の中心部分よりも高く形成することができる。したがって、チャネル領域14の素子分離部24側では、不純物が偏析、パイルアップ、又は拡散した場合でもその不純物濃度が、チャネル領域14中心部の不純物濃度と同等かそれよりも高い値となるように第1の不純物拡散領域14aが形成することができる。また、第1の不純物拡散領域14aを構成するn型の不純物と、第2の不純物拡散領域14bを形成するn型の不純物は同一であってもよく、また、異なる2種類の不純物で構成してもよい。次に、第2の不純物拡散領域14bを形成するためのレジストマスク38を除去した後、図10Kに示すように、フォトダイオードPDを形成する領域を開口するレジストマスク39を形成する。そして、このレジストマスク39を介してn型の不純物を所望の深さにイオン注入することにより、フォトダイオードPDの電荷蓄積層15となるn型半導体領域を形成する。その後、レジストマスク39を介して半導体基板12の最表面に、p型の不純物を高濃度にイオン注入することにより、暗電流抑制領域16となるp型半導体領域を形成する。そして、これにより、フォトダイオードPDが形成される。次に、シリコン酸化膜32を除去し、ゲート絶縁膜26となる新たなシリコン酸化膜を半導体基板12表面に形成する。その後、チャネル領域14上部に、ポリシリコンからなるゲート電極22をパターン形成し、画素トランジスタTr1~Tr4を構成するソースドレイン領域を形成する。そして、これにより、図4A及び図4Bに示す本実施形態例の固体撮像装置1が形成される。本実施形態例の固体撮像装置1では、トレンチ部27の形成後、斜めのイオン注入によりトレンチ部27の側壁に第1の不純物拡散領域14aを形成する。この第1の不純物拡散領域14aは、STIからなる素子分離部24周辺でn型の不純物が偏析、パイルアップ、又は拡散によって不純物濃度が低下する分を見込んで形成される。これにより、本実施形態例では、従来の埋め込みチャネル型のMOSトランジスタにおいて素子分離部24周辺で不活性となっていた領域が、活性領域となるため、実効的なチャネル幅Wが大きくなる。このように、本実施形態例の増幅トランジスタTr3では、ゲート電極22の形状を変えることなく、従来の埋め込みチャネル型のMOSトランジスタに比較してチャネル幅Wを大きくすることができる。図11Aに、本実施形態例の埋め込みチャネル型のMOSトランジスタを採用した増幅トランジスタTr3の平面方向の電流密度分布を示す。また、図11Bに、図11AのF-F’線上に沿う断面方向のチャネル濃度を示し、図11Cに、図11AのF-F’線上に沿う断面方向の電流密度分布を示す。また、図12Aに、比較例に係る従来の埋め込みチャネル型のMOSトランジスタTrb図6Aの平面方向の電流密度分布図を示す。また、図12Bに、図12AのG-G’線上に沿う断面方向のチャネル濃度を示し、図12Cに、図12AのG-G’線上に沿う断面方向の電流密度分布を示す。図12Bに示すように、比較例における埋め込みチャネル型MOSトランジスタでは、素子分離部24周辺で不純物が偏析、又はパイルアップにより、不純物濃度が低くなり、チャネル領域31の素子分離部24側が不活性化する。これにより、図12A及び図12Cに示すように、電流密度は、高い部分が中心部分に集中する山型の分布になる。このような場合には、半導体基板12表面の原子未結合によってできたトラップからのポテンシャルを感じる電子数が多く、ノイズが大きくなる。一方、本実施形態例の埋め込みチャネル型MOSトランジスタを採用した増幅トランジスタTr3では、図11Bに示すように、第1の不純物拡散領域14aが形成された分、チャネル領域14の素子分離部24側において不純物濃度が高く形成される。これに伴い、電流密度がチャネル幅方向でほぼ一定の値となっている。これにより、チャネル領域14を走行する電荷は一様に流れるため、半導体基板12の表面の位置にあるトラップからのポテンシャルを感じる電子数は減り、ノイズが低減される。ところで、本実施形態例では、チャネル領域14の素子分離部24側の不純物濃度が、チャネル領域14の中心部分の不純物濃度よりも高いか、又は同程度となるように形成する例としたが、必ずしもこのような構成を採らなくともよい。上述の[数1]より、ノイズ低減はチャネル幅Wを大きくすることで実現できることがわかる。しかしながら、チャネル領域14内を電流が均一に流れるとキャリアのトラップ感度が落ち、ノイズ特性が良くなるため、チャネル領域14に均一に電流を流すことが更に重要となってくる。このため、チャネル領域14の不純物濃度を均一化すればよいものではない。チャネル領域14の素子分離部24側に打ち込む不純物量は、埋め込みチャネル型MOSトランジスタができあがった段階において、チャネル領域14内の電流密度分布が均一となるように調整することが重要である。以上のように、本実施形態例では、画素2を構成する増幅トランジスタTr3を埋め込みチャネル型のMOSトランジスタとし、チャネル領域14を第1の不純物拡散領域14aと第2の不純物拡散領域14bとで構成する。そして、不純物濃度が低下しやすい領域に不純物を補填することができるため、ゲート電極22の大きさを変えることなくチャネル領域14を実質的に拡大することができ、ノイズの低減を図ることができる。本実施形態例では、増幅トランジスタTr3として、nチャネル型のMOSトランジスタを例に説明したが、pチャネル型のMOSトランジスタを構成する例としてもよい。pチャネル型のMOSトランジスタとする場合には、上述の説明において、第1導電型をp型、第2導電型をn型として構成すればよい。さらに、本実施形態例では、n型の半導体基板に、p型の素子形成領域であるp-ウェル領域を形成し、そのp-ウェル領域にMOSトランジスタなどの各素子を形成する例としたが、これに限られるものではない。例えば、p型の半導体基板を用い、nチャネル型のMOSトランジスタを構成してもよく種々の変更が可能である。さらに、本実施形態例では、埋め込みチャネル型のMOSトランジスタを増幅トランジスタTr3に採用する構成としたが、その他の画素トランジスタ、例えば、リセットトランジスタTr2、選択トランジスタTr4に採用する例としてもよい。また、本実施形態例では、画素を、選択トランジスタTr4を含む4つの画素トランジスタで構成する例としたが、選択トランジスタTr4を除く3つの画素トランジスタで構成することもできる。選択トランジスタTr4を含む4つの画素トランジスタで画素を構成する場合には、選択トランジスタTr4がスイッチの役割を果たすため、増幅トランジスタTr3は、ノーマリーオンデプレッション型FETとしてもよく、ノーマリーオフ型としてもよい。また、本実施形態例では、転送トランジスタTr2、リセットトランジスタTr2、選択トランジスタTr4についても埋め込みチャネル型のMOSトランジスタで構成する例とした。しかしながら、増幅トランジスタTr3のみを埋め込みチャネル型のMOSトランジスタで構成し、それ以外の画素トランジスタについては、図5に示すような表面チャネル型の画素トランジスタで構成してもよい。本開示は、可視光の入射光量の分布を検知して画像として撮像する固体撮像装置への適用に限らず、赤外線やX線、あるいは粒子等の入射量の分布を画像として撮像する固体撮像装置にも適用可能である。また、広義の意味として、圧力や静電容量など、他の物理量の分布を検知して画像として撮像する指紋検出センサ等の固体撮像装置物理量分布検知装置全般に対して適用可能である。さらに、本開示は、画素部の各単位画素を行単位で順に走査して各単位画素から画素信号を読み出す固体撮像装置に限られるものではない。画素単位で任意の画素を選択して、当該選択画素から画素単位で信号を読み出すX-Yアドレス型の固体撮像装置に対しても適用可能である。なお、固体撮像装置はワンチップとして形成された形態であってもよいし、画素部と、信号処理部または光学系とがまとめてパッケージングされた撮像機能を有するモジュール状の形態であってもよい。また、本開示は、固体撮像装置への適用に限られるものではなく、埋め込みチャネル型MOSトランジスタを備える半導体装置や、その他、撮像装置にも適用可能である。ここで、撮像装置とは、デジタルスチルカメラやデジタルビデオカメラ等のカメラシステムや、携帯電話機などの撮像機能を有する電子機器のことを言う。なお、電子機器に搭載される上記モジュール状の形態、即ちカメラモジュールを撮像装置とする場合もある。2.第2の実施形態:電子機器次に、本開示の第2の実施形態に係る電子機器について説明する。図13は、本開示の第2の実施形態に係る電子機器200の概略構成図である。本実施形態に係る電子機器200は、固体撮像装置1と、光学レンズ210と、シャッタ装置211と、駆動回路212と、信号処理回路213とを有する。本実施形態例の電子機器200はカメラを構成するものであり、固体撮像装置1として上述した本開示の第1の実施形態における固体撮像装置1を用いた場合の実施形態を示す。光学レンズ210は、被写体からの像光入射光を固体撮像装置1の撮像面上に結像させる。これにより固体撮像装置1内に一定期間当該信号電荷が蓄積される。シャッタ装置211は、固体撮像装置1への光照射期間および遮光期間を制御する。駆動回路212は、固体撮像装置1の転送動作およびシャッタ装置211のシャッタ動作を制御する駆動信号を供給する。駆動回路212から供給される駆動信号タイミング信号により、固体撮像装置1の信号転送を行なう。信号処理回路213は、各種の信号処理を行う。信号処理が行われた映像信号は、メモリなどの記憶媒体に記憶され、あるいはモニタに出力される。本実施形態例の電子機器200では、固体撮像装置1において画素領域におけるノイズの低減が図られるため、画質の向上が図られる。固体撮像装置1を適用できる電子機器200としては、カメラに限られるものではなく、携帯電話機等のモバイル機器向けカメラモジュールなどの撮像装置に適用可能である。本開示は以下の構成をとることもできる。1基板の表面側に形成された素子形成領域と、前記基板の表面から所望の深さに形成されたトレンチ部と、前記トレンチ部に埋め込まれた絶縁材料からなる埋め込み膜とで構成され、前記基板に形成された各素子を分離する素子分離部と、前記素子形成領域に形成され、入射した光の光量に応じた信号電荷を生成する光電変換素子と、前記素子分離部によって前記光電変換素子と分離された領域に形成された埋め込みチャネル型MOSトランジスタであって、前記素子形成領域とは反対導電型の不純物領域からなり、前記素子形成領域の所望の領域に形成されたソース領域、及びドレイン領域と、前記素子形成領域とは反対導電型の不純物領域からなり、前記ソース領域と前記ドレイン領域との間の領域の前記素子分離部に接する側に形成された第1の不純物拡散領域と、前記第1の不純物拡散領域と同導電型の不純物領域からなり、前記ソース領域と前記ドレイン領域との間の領域全面に形成された第2の不純物拡散領域とで構成されたチャネル領域と、前記チャネル領域上に位置する前記基板上部に、ゲート絶縁膜を介して形成されたゲート電極とを備えて構成される埋め込みチャネル型MOSトランジスタと、を備える固体撮像装置。2前記埋め込みチャネル型MOSトランジスタは、増幅トランジスタを構成する1に記載の固体撮像装置。3前記第1の不純物拡散領域と前記第2の不純物拡散領域は、前記基板のほぼ同じ深さに形成されている1又は2に記載の固体撮像装置。4基板の表面から所望の深さにトレンチ部を形成する工程と、埋め込みチャネル型MOSトランジスタのチャネル領域側に位置するトレンチ部の側壁部に、所定の不純物を斜めからイオン注入することによりチャネル領域を構成する第1の不純物拡散領域を形成する工程と、前記トレンチ部に絶縁材料からなる埋め込み膜を形成する工程と、前記チャネル領域となる領域全面に、前記第1の不純物拡散領域と同導電型の不純物をイオン注入することにより、前記チャネル領域を構成する第2の不純物拡散領域を形成する工程と、前記チャネル領域上に位置する基板上部に絶縁膜を介してゲート電極を形成する工程と、前記ゲート電極を挟む基板領域に、前記チャネル領域を構成する第1及び第2の不純物拡散領域と同導電型の不純物をイオン注入することにより、ソース領域、及びドレイン領域を形成する工程と、前記ゲート電極を形成する前又は後に、前記第1の不純物拡散領域と同導電型の不純物をイオン注入することにより、入射した光の光量に応じた信号電荷を生成する光電変換部を形成する工程と、を備える固体撮像装置の製造方法。5前記埋め込みチャネル型MOSトランジスタは、増幅トランジスタを構成する4に記載の固体撮像装置の製造方法。6前記第1の不純物拡散領域と前記第2の不純物拡散領域は、前記基板のほぼ同じ深さに形成する4又は5に記載の固体撮像装置の製造方法。7基板の表面から所望の深さに形成されたトレンチ部と、前記トレンチ部に埋め込まれた絶縁材料からなる埋め込み膜とで構成され、前記基板に形成された各素子を分離する素子分離部と、基板の表面側に形成された素子形成領域と、前記素子形成領域とは反対導電型の不純物領域からなり、前記素子形成領域の所望の領域に形成されたソース領域、及びドレイン領域と、前記素子形成領域とは反対導電型の不純物領域からなり、前記ソース領域と前記ドレイン領域との間の領域の前記素子分離部に接する側に形成された第1の不純物拡散領域と、前記第1の不純物拡散領域と同導電型の不純物領域からなり、前記ソース領域と前記ドレイン領域との間の領域全面に形成された第2の不純物拡散領域とで構成されたチャネル領域と、前記チャネル領域上に位置する前記基板上部に、ゲート絶縁膜を介して形成されたゲート電極とを備えて構成される埋め込みチャネル型MOSトランジスタと、を備える半導体装置。8前記第1の不純物拡散領域と前記第2の不純物拡散領域は、前記基板のほぼ同じ深さに形成されている7に記載の半導体装置。9基板の表面から所望の深さにトレンチ部を形成する工程と、埋め込みチャネル型MOSトランジスタのチャネル領域側に位置するトレンチ部の側壁部に、所定の不純物を斜めからイオン注入することによりチャネル領域を構成する第1の不純物拡散領域を形成する工程と、前記トレンチ部に絶縁材料からなる埋め込み膜を形成する工程と、前記チャネル領域となる領域全面に、前記第1の不純物拡散領域と同導電型の不純物をイオン注入することにより、前記チャネル領域を構成する第2の不純物拡散領域を形成する工程と、前記チャネル領域上に位置する基板上部に絶縁膜を介してゲート電極を形成する工程と、前記ゲート電極を挟む基板領域に、前記チャネル領域を構成する第1及び第2の不純物拡散領域と同導電型の不純物をイオン注入することにより、ソース領域、及びドレイン領域を形成する工程と、を備える半導体装置の製造方法。10前記第1の不純物拡散領域と前記第2の不純物拡散領域は、前記基板のほぼ同じ深さに形成する9に記載の半導体装置の製造方法。11光学レンズと、基板の表面側に形成された素子形成領域と、前記基板の表面から所望の深さに形成されたトレンチ部と、前記トレンチ部に埋め込まれた絶縁材料からなる埋め込み膜とで構成され、前記基板に形成された各素子を分離する素子分離部と、前記素子形成領域に形成され、入射した光の光量に応じた信号電荷を生成する光電変換素子と、前記素子分離部によって前記光電変換素子と分離された領域に形成された埋め込みチャネル型MOSトランジスタであって、前記素子形成領域とは反対導電型の不純物領域からなり、前記素子形成領域の所望の領域に形成されたソース領域、及びドレイン領域と、前記素子形成領域とは反対導電型の不純物領域からなり、前記ソース領域と前記ドレイン領域との間の領域の前記素子分離部に接する側に形成された第1の不純物拡散領域と、前記第1の不純物拡散領域と同導電型の不純物領域からなり、前記ソース領域と前記ドレイン領域との間の領域全面に形成された第2の不純物拡散領域とで構成されたチャネル領域と、前記チャネル領域上に位置する前記基板上部に、ゲート絶縁膜を介して形成されたゲート電極とを備えて構成される埋め込みチャネル型MOSトランジスタと、を備える固体撮像装置であって、前記光学レンズに集光された光が入射される固体撮像装置と、前記固体撮像装置から出力される出力信号を処理する信号処理回路と、を含む電子機器。12前記埋め込みチャネル型MOSトランジスタは、増幅トランジスタを構成する11に記載の電子機器。13前記第1の不純物拡散領域と前記第2の不純物拡散領域は、前記基板のほぼ同じ深さに形成されている11又は12に記載の電子機器。