"入出力端である一端と他端との間に直列に接続されるように構成された整合素子ブロック及び第1のスイッチと、前記一端と前記他端との間で、前記整合素子ブロック及び前記第1のスイッチに並列に接続されるように構成された第2のスイッチと、前記整合素子ブロックと前記第1のスイッチとを互いに接続するノードとグランドとの間に設けられるように構成された第3のスイッチと、を備え、前記第1のスイッチがON状態、かつ前記第2のスイッチ及び前記第3のスイッチがOFF状態となり、前記一端と前記他端との間に前記整合素子ブロックが直列に挿入された第1の回路構成と、前記第1のスイッチがOFF状態、かつ前記第2のスイッチ及び前記第3のスイッチがON状態となり、前記一端と前記他端と前記整合素子ブロックの一端が連結され、前記整合素子ブロックの他端がグランド電位に維持された第2の回路構成と、前記第1のスイッチがOFF状態、前記第2のスイッチがON状態かつ前記第3のスイッチがOFF状態となり、前記一端と前記他端と前記整合素子ブロックの一端が連結され、前記整合素子ブロックの他端が開放端となる第3の回路構成と、を選択的に切替えるように構成されたインピーダンス整合回路。前記整合素子ブロックは、直列に接続された第4のスイッチ及び整合素子の組を複数有し、かつそれらの複数の組を並列に接続して構成されており、複数の前記第4のスイッチそれぞれのON-OFF状態を選択的に切替えるように構成されている、請求項1に記載のインピーダンス整合回路。前記整合素子ブロック及び前記第1のスイッチと、前記第2のスイッチと、前記第3のスイッチとを備えたインピーダンス整合ブロックを複数有し、かつそれらの複数のインピーダンス整合ブロックが直列に接続されるように構成された、請求項1又は2に記載のインピーダンス整合回路。前記整合素子ブロック及び前記第1のスイッチ、前記第2のスイッチ、及び前記第3のスイッチが単一の基板上に形成されている、請求項1乃至3のいずれか1項に記載のインピーダンス整合回路。前記基板はシリコンオンサファイアSOS構造又はシリコンオンインシュレータSOI構造の基板である、請求項4に記載のインピーダンス整合回路。請求項1乃至3のいずれか1項に記載のインピーダンス整合回路が入力端側又は出力端側の少なくともいずれか一方に設けられた電力増幅器。前記インピーダンス整合回路と共に単一の基板上に形成されている、請求項6に記載の電力増幅器。前記基板はシリコンオンサファイアSOS構造又はシリコンオンインシュレータSOI構造の基板である、請求項7に記載の電力増幅器。請求項1乃至3のいずれか1項に記載のインピーダンス整合回路が入力端側又は出力端側の少なくともいずれか一方に設けられた低雑音増幅器。前記インピーダンス整合回路と共に単一の基板上に形成されている、請求項9に記載の低雑音増幅器。前記基板はシリコンオンサファイアSOS構造又はシリコンオンインシュレータSOI構造の基板である、請求項10に記載の低雑音増幅器。アンテナと、前記アンテナを介して送受信される高周波信号を処理する高周波信号処理回路と、前記高周波信号処理回路から出力される前記高周波信号の電力を増幅して前記アンテナに向けて出力する電力増幅器と、を備えた無線通信機器において、前記高周波信号処理回路と前記電力増幅器との間、又は前記電力増幅器と前記アンテナとの間の少なくともいずれか一方にインピーダンス整合回路が設けられ、前記インピーダンス整合回路は、入出力端である一端と他端との間に直列に接続されるように構成された整合素子ブロック及び第1のスイッチと、前記一端と前記他端との間に、前記整合素子ブロック及び前記第1のスイッチに並列に接続されるように構成された第2のスイッチと、前記整合素子ブロックと前記第1のスイッチとを互いに接続するノードとグランドとの間に設けられるように構成された第3のスイッチと、を備え、前記第1のスイッチがON状態、かつ前記第2のスイッチ及び前記第3のスイッチがOFF状態となり、前記一端と前記他端との間に前記整合素子ブロックが直列に挿入された第1の回路構成と、前記第1のスイッチがOFF状態、かつ前記第2のスイッチ及び前記第3のスイッチがON状態となり、前記一端と前記他端と前記整合素子ブロックの一端が連結され、前記整合素子ブロックの他端がグランド電位に維持された第2の回路構成と、前記第1のスイッチがOFF状態、前記第2のスイッチがON状態かつ前記第3のスイッチがOFF状態となり、前記一端と前記他端と前記整合素子ブロックの一端とが連結され、前記整合素子ブロックの他端が開放端となる第3の回路構成と、を選択的に切替えるように構成された、無線通信機器。アンテナと、前記アンテナを介して送受信される高周波信号を処理する高周波信号処理回路と、前記アンテナにおいて受信された前記高周波信号の電力を増幅して前記高周波信号処理回路に向けて出力する低雑音増幅器と、を備えた無線通信機器において、前記アンテナと前記低雑音増幅器との間、又は前記低雑音増幅器と前記高周波信号処理回路との間の少なくともいずれか一方にインピーダンス整合回路が設けられ、前記インピーダンス整合回路は、入出力端である一端と他端との間に直列に接続されるように構成された整合素子ブロック及び第1のスイッチと、前記一端と前記他端との間に、前記整合素子ブロック及び前記第1のスイッチに並列に接続されるように構成された第2のスイッチと、前記整合素子ブロックと前記第1のスイッチとを互いに接続するノードとグランドとの間に設けられるように構成された第3のスイッチと、を備え、前記第1のスイッチがON状態、かつ前記第2のスイッチ及び前記第3のスイッチがOFF状態となり、前記一端と前記他端との間に前記整合素子ブロックが直列に挿入された第1の回路構成と、前記第1のスイッチがOFF状態、かつ前記第2のスイッチ及び前記第3のスイッチがON状態となり、前記一端と前記他端と前記整合素子ブロックの一端が連結され、前記整合素子ブロックの他端がグランド電位に維持された第2の回路構成と、前記第1のスイッチがOFF状態、前記第2のスイッチがON状態かつ前記第3のスイッチがOFF状態となり、前記一端と前記他端と前記整合素子ブロックの一端が連結され、前記整合素子ブロックの他端が開放端となる第3の回路構成と、を選択的に切替えるように構成された、無線通信機器。従来のインピーダンス整合回路の場合では、ある任意の中心周波数の周波数帯域の信号のみを対象とした主整合ブロックを設けることを前提とした構成となっており、2つの異なった周波数帯域の信号を対象としたインピーダンス整合が行われるために、該主整合ブロックの周辺ブロックとして直列整合ブロック、並列整合ブロック及びスイッチが設けられるように構成されている。つまり、従来のインピーダンス整合回路の場合、周波数帯域数並びに通信システム数の増加に伴い、インピーダンス整合の対象が増加するような場合には、主整合ブロックの周辺ブロックである直列整合ブロック、並列整合ブロック及びスイッチの組み合わせの数が増加することになり、ひいてはインピーダンス整合回路の面積が増加するという問題が生じることになる。本発明は上記従来の問題点を解決するもので、面積の増加を抑制しつつ、複数の周波数帯域の信号を対象としたインピーダンス整合が可能なインピーダンス整合回路及びそれを用いた電力増幅器、低雑音増幅器及び無線通信機器を提供することを目的とする。上記の課題を解決するために、本発明の一つの形態aspectに係るインピーダンス整合回路は、入出力端である一端と他端との間に直列に接続されるように構成された整合素子ブロック及び第1のスイッチと、前記一端と前記他端との間で、前記整合素子ブロック及び前記第1のスイッチに並列に接続されるように構成された第2のスイッチと、前記整合素子ブロックと前記第1のスイッチとを互いに接続するノードとグランドとの間に設けられるように構成された第3のスイッチと、を備え、前記第1のスイッチがON状態、かつ前記第2のスイッチ及び前記第3のスイッチがOFF状態となり、前記一端と前記他端との間に前記整合素子ブロックが直列に挿入された第1の回路構成と、前記第1のスイッチがOFF状態、かつ前記第2のスイッチ及び前記第3のスイッチがON状態となり、前記一端と前記他端と前記整合素子ブロックの一端が連結され、前記整合素子ブロックの他端がグランド電位に維持された第2の回路構成と、前記第1のスイッチがOFF状態、前記第2のスイッチがON状態かつ前記第3のスイッチがOFF状態となり、前記一端と前記他端と前記整合素子ブロックの一端が連結され、前記整合素子ブロックの他端が開放端となる第3の回路構成と、を選択的に切替えるように構成された、ものである。この構成によれば、従来技術の主整合ブロックを設けることなく、複数の周波数帯域の信号を対象としたインピーダンス整合が可能である。このため、周波数帯域数並びに通信システム数の増加に伴い、インピーダンス整合の対象が増加する場合に、インピーダンス整合回路の面積の増加を抑制しながら実現することができる。上記のインピーダンス整合回路において、前記整合素子ブロックは、直列に接続された第4のスイッチ及び整合素子の組を複数有し、かつそれらの複数の組を並列に接続して構成されており、複数の前記第4のスイッチそれぞれのON-OFF状態を選択的に切替えるように構成されている、としてもよい。この構成によれば、インピーダンス整合回路内の整合素子ブロックでは、複数の第4のスイッチのON状態とOFF状態との切り替えにより、一組の整合素子及び第4のスイッチで構成された直列回路としての機能と複数組の整合素子及び第4のスイッチで構成された並列回路としての機能とを選択することができる。このため、従来技術のように、インピーダンス整合の対象毎に、直列整合ブロックや並列整合ブロックを配置する必要がなくなるので、インピーダンス整合回路の面積の増加を抑制することができる。上記のインピーダンス整合回路において、前記整合素子ブロック及び前記第1のスイッチと、前記第2のスイッチと、前記第3のスイッチとを備えたインピーダンス整合ブロックを複数有し、かつそれらの複数のインピーダンス整合ブロックが直列に接続されるように構成されている、としてもよい。この構成によれば、インピーダンス整合ブロックの段数に応じて回路構成の総数が増加するため、回路面積の増加を抑制しながら、インピーダンス整合の対象の増加に対応し易くなる。上記のインピーダンス整合回路において、前記整合素子ブロック及び前記第1のスイッチ、前記第2のスイッチ、及び前記第3のスイッチが単一の基板上に形成されている、としてもよい。また、上記のインピーダンス整合回路において、前記基板はシリコンオンサファイアSOS構造又はシリコンオンインシュレータSOI構造の基板である、としてもよい。上記の課題を解決するために、その他の一つの形態aspectに係る電力増幅器は、上記のインピーダンス整合回路が入力端側又は出力端側の少なくともいずれか一方に設けられたものである。なお、この電力増幅器は、インピーダンス整合回路と共に単一の基板上に形成されている、としてもよい。また、この基板はシリコンオンサファイアSOS構造又はシリコンオンインシュレータSOI構造の基板である、としてもよい。この構成によれば、回路面積の増加を抑制しながら、インピーダンス整合の対象の増加に対応することが可能な低損失の電力増幅器を提供することができる。上記の課題を解決するために、さらにその他の一つの形態aspectに係る低雑音増幅器は、上記のインピーダンス整合回路が入力端側又は出力端側の少なくともいずれか一方に設けられたものである。なお、この低雑音増幅器は、インピーダンス整合回路と共に単一の基板上に形成されている、としてもよい。また、この基板はシリコンオンサファイアSOS構造又はシリコンオンインシュレータSOI構造の基板である、としてもよい。この構成によれば、回路面積の増加を抑制しながら、インピーダンス整合の対象の増加に対応することが可能な低損失の低雑音増幅器を提供することができる。上記の課題を解決するために、さらにその他の一つの形態aspectに係る無線通信機器は、アンテナと、前記アンテナを介して送受信される高周波信号を処理する高周波信号処理回路と、前記高周波信号処理回路から出力される前記高周波信号の電力を増幅して前記アンテナに向けて出力する電力増幅器と、を備えた無線通信機器において、前記高周波信号処理回路と前記電力増幅器との間、又は前記電力増幅器と前記アンテナとの間の少なくともいずれか一方にインピーダンス整合回路が設けられ、前記インピーダンス整合回路は、入出力端である一端と他端との間に直列に接続されるように構成された整合素子ブロック及び第1のスイッチと、前記一端と前記他端との間に、前記整合素子ブロック及び前記第1のスイッチに並列に接続されるように構成された第2のスイッチと、前記整合素子ブロックと前記第1のスイッチとを互いに接続するノードとグランドとの間に設けられるように構成された第3のスイッチと、を備え、前記第1のスイッチがON状態、かつ前記第2のスイッチ及び前記第3のスイッチがOFF状態となり、前記一端と前記他端との間に前記整合素子ブロックが直列に挿入された第1の回路構成と、前記第1のスイッチがOFF状態、かつ前記第2のスイッチ及び前記第3のスイッチがON状態となり、前記一端と前記他端と前記整合素子ブロックの一端が連結され、前記整合素子ブロックの他端がグランド電位に維持された第2の回路構成と、前記第1のスイッチがOFF状態、前記第2のスイッチがON状態かつ前記第3のスイッチがOFF状態となり、前記一端と前記他端と前記整合素子ブロックの一端とが連結され、前記整合素子ブロックの他端が開放端となる第3の回路構成と、を選択的に切替えるように構成された、ものである。この構成によれば、回路面積の増加を抑制しながら、インピーダンス整合の対象の増加に対応することが可能な電力増幅器を備えた無線通信機器を提供することができる。上記の課題を解決するために、さらにその他の一つの形態aspectに係る無線通信機器は、アンテナと、前記アンテナを介して送受信される高周波信号を処理する高周波信号処理回路と、前記アンテナにおいて受信された前記高周波信号の電力を増幅して前記高周波信号処理回路に向けて出力する低雑音増幅器と、を備えた無線通信機器において、前記アンテナと前記低雑音増幅器との間、又は前記低雑音増幅器と前記高周波信号処理回路との間の少なくともいずれか一方にインピーダンス整合回路が設けられ、前記インピーダンス整合回路は、入出力端である一端と他端との間に直列に接続されるように構成された整合素子ブロック及び第1のスイッチと、前記一端と前記他端との間に、前記整合素子ブロック及び前記第1のスイッチに並列に接続されるように構成された第2のスイッチと、前記整合素子ブロックと前記第1のスイッチとを互いに接続するノードとグランドとの間に設けられるように構成された第3のスイッチと、を備え、前記第1のスイッチがON状態、かつ前記第2のスイッチ及び前記第3のスイッチがOFF状態となり、前記一端と前記他端との間に前記整合素子ブロックが直列に挿入された第1の回路構成と、前記第1のスイッチがOFF状態、かつ前記第2のスイッチ及び前記第3のスイッチがON状態となり、前記一端と前記他端と前記整合素子ブロックの一端が連結され、前記整合素子ブロックの他端がグランド電位に維持された第2の回路構成と、前記第1のスイッチがOFF状態、前記第2のスイッチがON状態かつ前記第3のスイッチがOFF状態となり、前記一端と前記他端と前記整合素子ブロックの一端が連結され、前記整合素子ブロックの他端が開放端となる第3の回路構成と、を選択的に切替えるように構成された、ものである。この構成によれば、回路面積の増加を抑制しながら、インピーダンス整合の対象の増加に対応することが可能な低雑音増幅器を備えた無線通信機器を提供することができる。本発明によれば、面積の増加を抑制しつつ、複数の周波数帯域の信号を対象としたインピーダンス整合が可能なインピーダンス整合回路及びそれを用いた電力増幅器、低雑音増幅器及び無線通信機器を提供することができる。以下、本発明の好ましい実施の形態を、図面を参照しながら説明する。なお、以下では全ての図を通じて同一又は相当する要素には同一の参照符号を付して、その重複する説明を省略する。実施の形態1インピーダンス整合回路図1は本発明の実施の形態1に係るインピーダンス整合回路のシステム構成例を示したブロック図である。図2は図1に示すインピーダンス整合回路の構成例を示した機能ブロック図である。図3、図4、図5は図2に示すインピーダンス整合回路における3つのスイッチそれぞれのON-OFF状態に応じた3パターンの等価回路の構成図である。インピーダンス整合回路1は、2つの入出力端のうち一端2に接続された信号源5のインピーダンスと、該2つの入出力端のうち他端3に接続された負荷回路6のインピーダンスとを整合させる回路である。本実施の形態1では、1段のインピーダンス整合ブロック11で構成されている。インピーダンス整合ブロック11は、2つの入出力端である一端21及び他端31と、1つの整合素子ブロック51と、3つのスイッチ54~56とにより構成されている。インピーダンス整合ブロック11の一端21はインピーダンス整合回路1の一端2と接続され、インピーダンス整合ブロック11の他端31はインピーダンス整合回路1の他端3と接続されている。また、インピーダンス整合ブロック11の一端21は整合素子ブロック51の一端52と接続され、整合素子ブロック51の他端53はスイッチ54を介してインピーダンス整合ブロック11の他端31に接続されるとともにスイッチ56を介してグランド電位に維持されている。さらに、インピーダンス整合ブロック11の一端21は整合素子ブロック51及びスイッチ54を迂回する経路上のスイッチ55を介してインピーダンス整合ブロック11の他端31に接続されている。スイッチ54がON状態であり、かつスイッチ55、56がOFF状態の時には、インピーダンス整合ブロック11は、図3の等価回路の構成図に示されるように、一端2と他端3との間に整合素子ブロック51が直列に挿入された第1の回路構成に設定される。つまり、第1の回路構成では、整合素子ブロック51は負荷回路6に対して直列に接続されている。スイッチ54がOFF状態であり、かつスイッチ55、56がON状態の時には、インピーダンス整合ブロック11は、図4の等価回路の構成図に示されるように、一端2と他端3と整合素子ブロック51の一端52が連結され、整合素子ブロック51の他端53がグランド電位に維持された第2の回路構成に設定される。なお、第2の回路構成では、整合素子ブロック51は負荷回路6に対して並列に接続されている。スイッチ55がON状態であり、かつスイッチ54、56がOFF状態の時には、インピーダンス整合ブロック11は、図5の等価回路の構成図に示されるように、一端2と他端3と整合素子ブロック51の一端52が連結され、整合素子ブロック51の他端53が開放端となる第3の回路構成に設定される。つまり、第3の回路構成では、整合素子ブロック51は信号源5から負荷回路6に向う信号経路に対して開放端として接続されている。例えば、整合素子ブロック51が伝送線路で構成されている場合には、整合素子ブロック51はオープンスタブとして整合状態に影響を与えるブロックとなる。以上、スイッチ54~56それぞれのON-OFF状態を任意に切り替えることで、インピーダンス整合ブロック11の3つの回路構成を選択的に切替えることができる。整合素子ブロック図6Aは図2に示す整合素子ブロック51の構成例を示したブロック図である。整合素子ブロック51の一端52と他端53の間には、直列に接続されたスイッチ60K1≦K≦Nと整合素子70K1≦K≦Nとの組がNN≧1段並列に接続されている。整合素子70Kは、容量性もしくは誘導性の集中定数素子や伝送線路により構成される。整合素子ブロック51において、スイッチ60K1≦K≦NそれぞれのON-OFF状態を任意に切り替えることにより、一端52と他端53の間を連結する整合素子70K1≦K≦Nの組み合わせを任意に選択することができる。したがって、スイッチ60K1≦K≦NそれぞれのON-OFF状態の組み合わせを選択的に切替えることにより、整合素子ブロック51の回路構成は最大で2のN乗パターン存在することになる。なお、N=1の場合、整合素子ブロック51は1組のスイッチ61及び整合素子71で構成することができる。ただし、図6Bで示す整合素子ブロック51のその他の構成例を示したブロック図のように、整合素子ブロック51は1つの整合素子71のみで構成されスイッチ61を不要にすることができる。以上、スイッチ54~56それぞれのON-OFF状態に応じてインピーダンス整合回路1の回路構成のパターンを選択的に切替えるとともに、スイッチ60K1≦K≦NそれぞれのON-OFF状態に応じて整合素子ブロック51の一端52と他端53との間を連結する整合素子70K1≦K≦Nの組み合わせを選択的に切替える。これにより、インピーダンス整合回路1は、最大で3×2のN乗パターンの回路構成を実現することができる。以下では、具体例として、スイッチ61及び整合素子71の組とスイッチ62及び整合素子72の組との並列接続によって整合素子ブロック51が構成される場合N=2のインピーダンス整合回路1の動作を説明する。まず、信号源5のインピーダンスZsは、周波数によらず50Ωに定め、負荷回路6のインピーダンスZlは、周波数に応じて変化するので、一例として、500MHz,600MHz,700MHz,800MHz,900MHz,1000MHz,1100MHzそれぞれのインピーダンスZl500,Zl600,Zl700,Zl800,Zl900,Zl1000,Zl1100を次式のように定める。Zl500=30.9j24.3Ω式1Zl600=50.0j53.1Ω式2Zl700=50.0-j155.6Ω式3Zl800=50Ω式4Zl900=45.7j14.1Ω式5Zl1000=50.0-j50.3Ω式6Zl1100=27.5-j24.9Ω式7また、整合素子ブロック51の整合素子71として5.0pFの容量性の集中定数素子を配置するとともに、整合素子ブロック51の整合素子72として8.0nHの誘導性の集中定数素子を配置するものとする。ここで、図7に示されるように、スイッチ54~56及び整合素子ブロック51のスイッチ61、62それぞれのON-OFF状態を設定した場合には、7つの周波数それぞれに対するインピーダンス整合が可能となる。例えば、500MHzの場合、スイッチ54をOFF状態、スイッチ55をON状態、スイッチ56をON状態、スイッチ61をON状態、スイッチ62をOFF状態に設定する。このとき、インピーダンス整合回路1は、図4に示したような並列型の回路構成となり、整合素子ブロック51の合成インピーダンスは整合素子71の5.0pFとなる。600MHzの場合、スイッチ54をON状態、スイッチ55をOFF状態、スイッチ56をOFF状態、スイッチ61をON状態、スイッチ62をOFF状態に設定する。このとき、インピーダンス整合回路1は、図3に示したような直列形の回路構成となり、整合素子ブロック51の合成インピーダンスは整合素子71の5.0pFとなる。700MHzの場合、スイッチ54をON状態、スイッチ55をOFF状態、スイッチ56をOFF状態、スイッチ61をON状態、スイッチ62をON状態に設定する。このとき、インピーダンス整合回路1は、図3に示したような直列型の回路構成となり、整合素子ブロック51の合成インピーダンスは、整合素子71の5.0pFと整合素子72の8.0nHとを並列に接続した場合の合成インピーダンスとなる。800MHzの場合、スイッチ54をOFF状態、スイッチ55をON状態、スイッチ56をOFF状態、スイッチ61をOFF状態、スイッチ62をOFF状態に設定する。このとき、インピーダンス整合回路1は、図5に示したような開放端型の回路構成となる。また、整合素子ブロックのスイッチ61及び62がOFF状態であるので、整合素子71及び72をインピーダンス整合回路1から切り離すことができる。900MHzの場合、スイッチ54をOFF状態、スイッチ55をON状態、スイッチ56をON状態、スイッチ61をON状態、スイッチ62をON状態に設定する。このとき、インピーダンス整合回路1は、図4に示したような並列型の回路構成となり、整合素子ブロック51の合成インピーダンスは整合素子71の5.0pFと整合素子72の8.0nHとを並列に接続した場合の合成インピーダンスとなる。1000MHzの場合、スイッチ54をON状態、スイッチ55をOFF状態、スイッチ56をOFF状態、スイッチ61をOFF状態、スイッチ62をON状態に設定する。このとき、インピーダンス整合回路1は、図3に示したような直列型の回路構成となり、整合素子ブロック51の合成インピーダンスは整合素子72の8.0nHとなる。1100MHzの場合、スイッチ54をOFF状態、スイッチ55をON状態、スイッチ56をON状態、スイッチ61をOFF状態、スイッチ62をON状態に設定する。このとき、インピーダンス整合回路1は、図4に示したような並列型の回路構成となり、整合素子ブロック51の合成インピーダンスは整合素子72の8.0nHとなる。上記のとおり、7つの周波数それぞれに対して、スイッチ54~56及び整合素子ブロック51のスイッチ61、62それぞれのON-OFF状態を適切に設定することで、図8に示すような周波数帯域毎に電力効率が最適化された周波数特性を実現することができる。以上、本実施の形態によれば、従来技術の主整合ブロック95を設けることなく、複数の周波数帯域の信号を対象としたインピーダンス整合が可能である。このため、周波数帯域数並びに通信システム数の増加に伴い、インピーダンス整合の対象が増加する場合に、インピーダンス整合回路1の面積の増加を抑制しながら実現することができる。さらに、インピーダンス整合回路1内の整合素子ブロック51では、複数のスイッチ60K1≦K≦NのON-OFF状態の切り替えにより、一つの整合素子で構成された直列回路としての機能又は複数の整合素子で構成された並列回路としての機能を選択的に切替えることができる。このため、従来技術のように、インピーダンス整合の対象毎に、直列整合ブロック96や並列整合ブロック92を配置する必要がなくなるので、インピーダンス整合回路1の面積の増加を抑制することができる。実施の形態2図9は本発明の実施の形態2に係るインピーダンス整合回路の構成例を示したブロック図である。インピーダンス整合回路1は、2つのインピーダンス整合ブロック11、12が直列に接続されるように構成されている。インピーダンス整合回路1の一端2はインピーダンス整合ブロック11の一端21に接続され、インピーダンス整合回路1の他端3は、インピーダンス整合ブロック12の他端32と接続されている。インピーダンス整合ブロック11の他端31は、インピーダンス整合ブロック12の一端22に接続されている。インピーダンス整合ブロック11の一端21は、整合素子ブロック511とスイッチ541を介してインピーダンス整合ブロック11の他端31に接続されるとともに、整合素子ブロック511及びスイッチ541を迂回する経路上のスイッチ551を介してインピーダンス整合ブロック11の他端31に接続されている。整合素子ブロック511とスイッチ541との間を互いに接続するノードは、スイッチ561を介してグランド電位に維持されている。インピーダンス整合ブロック12の一端22は、整合素子ブロック512とスイッチ542を介してインピーダンス整合ブロック12の他端32に接続されるとともに、整合素子ブロック512及びスイッチ542を迂回する経路上のスイッチ552を介してインピーダンス整合ブロック12の他端32に接続されている。整合素子ブロック512とスイッチ542との間を互いに接続するノードは、スイッチ562を介してグランド電位に維持されている。インピーダンス整合ブロック11、12の動作は、実施の形態1のインピーダンス整合回路1の動作と同様である。但し、実施の形態2では、インピーダンス整合ブロック11、12による2段構成のため、インピーダンス整合回路1において実現可能な回路構成のパターンは最大で2倍に増加している。例えば、インピーダンス整合ブロック11、12のスイッチ541、552、562をON状態に設定し、かつインピーダンス整合ブロック11、12のスイッチ551、561、542をOFF状態に設定することで、図10に示すように、一端2と他端3との間に整合素子ブロック511が直列に挿入されるとともに、整合素子ブロック511の他端が整合素子ブロック512を介してグランド電位に維持された回路構成を実現できる。また、インピーダンス整合ブロック11、12のスイッチ551、561、542をON状態に設定し、かつインピーダンス整合ブロック11、12のスイッチ541、552、562をOFF状態に設定することで、図11のように、一端2と他端3との間に整合素子ブロック512が直列に挿入されるとともに、整合素子ブロック512の一端が整合素子ブロック511を介してグランド電位に維持された回路構成を実現できる。これにより、実施の形態2では、実施の形態1と比較して、さらに広範囲の周波数帯域でインピーダンス整合を行うことが可能となっている。さらに、インピーダンス整合回路1の回路構成の組み合わせは、最大で6×2のN乗パターンとなっている。つまり、最大で6×2のN乗の周波数帯域の信号を対象としたインピーダンス整合が可能となっており、図12に示すような周波数帯域毎に電力効率が最適化された周波数特性を実現することができる。実施の形態3図13は本発明の実施の形態3に係るインピーダンス整合回路1の構成例を示した機能ブロック図である。図13のインピーダンス整合回路1は、M個M≧3のインピーダンス整合ブロック10L1≦L≦Mが直列に接続されるように構成されている。なお、インピーダンス整合回路1の一端2は初段のインピーダンス整合ブロック11の一端21に接続され、インピーダンス整合回路1の他端3は最終段M段目のインピーダンス整合ブロック10Mの他端30Mと接続されている。初段のインピーダンス整合ブロック11の他端31は、2段目のインピーダンス整合ブロック12の一端22に接続され、2段目のインピーダンス整合ブロック12の他端32は3段目のインピーダンス整合ブロック13の一端23に接続されている。3段目以降も同様の接続がなされ、最終的には、M-1番目のインピーダンス整合ブロック10M-1の他端30M-1が最終段のインピーダンス整合ブロック10Mの一端20Mに接続されている。インピーダンス整合ブロック10L1≦L≦Mそれぞれの構成は、図2に示した構成と同じである。例えば最終段のインピーダンス整合ブロック10Mの一端20Mは、整合素子ブロック510Mとスイッチ540Mを介してインピーダンス整合ブロック10Mの他端30Mに接続されるとともに、整合素子ブロック510M及びスイッチ540Mを迂回した経路上のスイッチ550Mを介してインピーダンス整合ブロック10Mの他端30Mに接続されている。整合素子ブロック510Mとスイッチ540Mとの間を互いに接続するノードは、スイッチ560Mを介してグランド電位に維持されている。インピーダンス整合ブロック10Mの動作は、実施の形態1,2と同様である。但し、実施の形態3では各スイッチのON-OFF状態の組み合わせにより、インピーダンス整合回路1の回路構成の組み合わせ数は最大で3×M×2のN乗パターンとなる。つまり、最大で3×M×2のN乗の周波数帯域の信号を対象としたインピーダンス整合が可能となっている。無線通信機器への適用例図14は上記の実施の形態に係るインピーダンス整合回路が搭載された無線通信機器の構成例を示すブロック図である。なお、説明の簡略化のために同図において送信側の構成のみを示し受信側の構成は省略する。図14に示す無線通信機器は、RFIC81と、電力増幅器82と、アンテナ83と、RFIC81と電力増幅器82との間に設けられたインピーダンス整合回路1aと、電力増幅器82とアンテナ83との間に設けられたインピーダンス整合回路1bと、を備えている。RFIC81は、アンテナ83を介して送受信される高周波信号RFを変調又は復調処理する集積回路ICのことであり、マルチバンドやマルチモードに対応可能である。電力増幅器82は、入力された高周波信号を所要の電力になるまで増幅して出力する増幅器のことである。RFIC81において変調処理されて出力された高周波信号は、インピーダンス整合回路1aを介して電力増幅器82に入力される。電力増幅器82によって所望の電力になるまで増幅された信号は、インピーダンス整合回路1bを介してアンテナ83から放射されることになる。インピーダンス整合回路1a、1bは図2に示した実施の形態1の構成であり、整合素子ブロック51は図6Aまたは図6Bに示した構成である。ここで、スイッチ54~56それぞれのON-OFF状態を任意に切り替えることにより、複数の周波数帯域それぞれを対象とするインピーダンス整合が行われ、インピーダンス整合回路1a、1bの回路面積を抑制しつつ電力効率の高い電力増幅器を実現できる。なお、インピーダンス整合回路1は、図9に示した実施の形態2の構成であってもよいし、図13に示した実施の形態3の構成であってもよい。また、インピーダンス整合回路1が電力増幅器82の入力端側又は出力端側のいずれか一方に設けられてもよい。図15は上記の実施の形態に係るインピーダンス整合回路が搭載された無線通信機器のその他の構成例を示すブロック図である。なお、説明の簡略化のため、同図において受信側の構成のみを示し送信側の構成は省略する。図15に示す無線通信機器は、高周波信号RF信号を信号処理するICであるRFIC81と、低雑音増幅器84と、アンテナ83と、低雑音増幅器84とアンテナ83との間に設けられたインピーダンス整合回路1cと、RFIC81と低雑音増幅器84との間に設けられたインピーダンス整合回路1dと、を備えている。アンテナ83で受信された高周波信号は、インピーダンス整合回路1cを介して低雑音増幅器84に入力される。低雑音増幅器84で所望の電力になるまで増幅された高周波信号は、インピーダンス整合回路1dを介してRFIC81へ入力されて復調処理される。インピーダンス整合回路1c、1dは図2に示した実施の形態1の構成であり、整合素子ブロック51は図6Aまたは図6Bに示した構成である。ここで、スイッチ54~56それぞれのON-OFF状態を任意に切り替えることにより、複数の周波数帯域それぞれを対象とするインピーダンス整合が行われ、インピーダンス整合回路1c、1dの回路面積を抑制しつつ雑音指数の低い無線通信機器を実現できる。なお、インピーダンス整合回路1は、図9に示した実施の形態2の構成であってもよいし、図13に示した実施の形態3の構成であってもよい。また、インピーダンス整合回路1が低雑音増幅器84の入力端側又は出力端側のいずれか一方に設けられてもよい。図14、図15に示された無線通信機器のインピーダンス整合回路1、電力増幅器82及び低雑音増幅器84は単一の基板上に形成されてもよい。また、この基板は、SOSSiliconOnSapphire構造又はSOISiliconOnInsulator構造の基板であってもよい。これらは、基板の比抵抗率が高く、スイッチ54~56のON状態での通過損失を抑え、OFF状態でのアイソレーションを抑えることが可能であり、低損失なインピーダンス整合回路1a,1b,1c,1dを実現する事ができる。上記説明から、当業者にとっては、本発明の多くの改良や他の実施形態が明らかである。従って、上記説明は、例示としてのみ解釈されるべきであり、本発明を実行する最良の態様を当業者に教示する目的で提供されたものである。本発明の精神を逸脱することなく、その構造及び/又は機能の詳細を実質的に変更できる。"