互いに対向する第1の主面および第2の主面と、互いに対向する第1の側面および第2の側面と、互いに対向する第1の端面および第2の端面とを有し、前記第2の主面が実装面側に向けられる、セラミック素体と、前記セラミック素体における前記第1の端面側の位置であって、少なくとも前記第2の主面上に配置された、第1の外部電極と、前記セラミック素体における前記第2の端面側の位置であって、少なくとも前記第2の主面上に配置された、第2の外部電極とを備え、前記第1の外部電極と前記第2の外部電極とは、前記第2の主面上において、所定のギャップ領域を隔てて互いに対向するように配置されており、前記第1の外部電極および前記第2の外部電極は、下地層と、前記下地層を被覆する少なくとも1つの層からなるCuめっき層とを含み、前記第1の外部電極および前記第2の外部電極において、前記下地層の前記ギャップ領域側の端部位置における前記Cuめっき層の厚みをt、前記下地層の前記ギャップ領域側の端部から前記Cuめっき層の前記ギャップ領域側の端部までの距離をdとしたとき、0.1≦t/d≦0.5である、セラミック電子部品。前記第1および第2の外部電極において、前記Cuめっき層の厚みは、前記下地層の厚みより厚い、請求項1に記載のセラミック電子部品。前記第1および第2の外部電極は、それぞれ、前記第1および第2の端面側から前記ギャップ領域側に向かうほど先細りの断面形状とされている、請求項1または2に記載のセラミック電子部品。そこで、この発明の目的は、上述したような問題を解決し得るセラミック電子部品の外部電極構造を提供しようとすることである。この発明は、互いに対向する第1の主面および第2の主面と、互いに対向する第1の側面および第2の側面と、互いに対向する第1の端面および第2の端面とを有し、第2の主面が実装面側に向けられる、セラミック素体と、セラミック素体における第1の端面側の位置であって、少なくとも第2の主面上に配置された、第1の外部電極と、セラミック素体における第2の端面側の位置であって、少なくとも第2の主面上に配置された、第2の外部電極とを備え、第1の外部電極と第2の外部電極とは、第2の主面上において、所定のギャップ領域を隔てて互いに対向するように配置されている、セラミック電子部品に向けられるものであって、上述した技術的課題を解決するため、次のような構成を備えることを特徴としている。すなわち、第1の外部電極および第2の外部電極は、下地層と、下地層を被覆する少なくとも1つの層からなるCuめっき層とを含み、第1の外部電極および第2の外部電極において、下地層のギャップ領域側の端部位置におけるCuめっき層の厚みをt、下地層のギャップ領域側の端部からCuめっき層のギャップ領域側の端部までの距離をdとしたとき、0.1≦t/d≦0.5であることを特徴としている。上記厚みtおよび距離dの測定は、試料となるセラミック電子部品を、第1および第2の側面間を結ぶ方向の寸法が1/2となるまで、研磨機で側面と平行に研磨を実施し、その研磨断面に現れたCuめっき層における厚みt、距離dを測長機能付き顕微鏡等を用いて測定することができる。好ましい実施態様では、第1および第2の外部電極において、Cuめっき層の厚みは、下地層の厚みより厚い。また、第1および第2の外部電極は、それぞれ、第1および第2の端面側からギャップ領域側に向かうほど先細りの断面形状とされてもよい。この発明によれば、セラミック素体の実装面側に向く第2の主面において、0.1≦t/d≦0.5で表わされるように、Cuめっき層を延ばすことにより、下地層の端部とめっき層の端部との距離を長くすることができ、その結果、外部電極の、第2の主面上での先端部分への応力を一点に集中させることなく、分散することが可能となり、実装時に生じ得るクラックを抑制することができる。また、Cuめっき層の先端が延びることによって、外部電極間の距離も短くすることができるため、実装時の応力に対する強度が増し、このことも、実装時に生じ得るクラックを抑制することに寄与する。[第1の実施形態]図1ないし図5を参照して、この発明の第1の実施形態に係る積層セラミックコンデンサ21について説明する。積層セラミックコンデンサ21は、セラミック素体22と、外部電極23および24と、内部電極25および26とを備えている。以下、積層セラミックコンデンサ21の構造の詳細を、1セラミック素体、2外部電極、3内部電極に分けて説明し、その後、4製造方法について説明する。1セラミック素体セラミック素体22は、図1等に示すように、互いに対向する第1の主面27および第2の主面28と、互いに対向する第1の側面29および第2の側面30と、互いに対向する第1の端面31および第2の端面32とを有している。積層セラミックコンデンサ21の実装時には、第2の主面28が実装面側に向けられ、配線基板図示せず。上に実装される。セラミック素体22は、コーナー部および稜部において丸みが付与されていることが好ましい。セラミック素体22は、図3に示すように、積層された複数のセラミック層33をもって構成される積層構造を有している。セラミック層33を構成するセラミック材料としては、たとえば、BaTiO3、CaTiO3、SrTiO3、CaZrO3などを主成分とする誘電体セラミックを用いることができる。また、これら主成分に、Mn化合物、Mg化合物、Si化合物、Co化合物、Ni化合物、希土類元素化合物などの副成分を添加したものを用いてもよい。セラミック素体22は、焼成工程を経て得られるものであるが、各セラミック層33の焼成後の厚みは0.5~10μmであることが好ましい。後述する外部電極23および24が形成されたセラミック素体22、すなわち積層セラミックコンデンサ1において、図1に示すように、第1および第2の端面31および32間を結ぶ方向の寸法をL、第1および第2の側面29および30間を結ぶ方向の寸法をW、第1および第2の主面27および28間を結ぶ方向の寸法をTとしたとき、T≦W<L、1/5W≦T≦1/2W、T≦0.3mmを満たす薄型であることが好ましい。具体的には、0.1mm≦T≦0.3mm、0.4mm≦L≦1mm、0.2mm≦W≦0.5mmであることが好ましい。なお、この実施形態では、セラミック電子部品の例として、積層セラミックコンデンサ21を採り上げたため、セラミック層33を構成するセラミックとして、誘電体セラミックを用いたが、PZT系セラミックなどの圧電体セラミックを用いると、圧電部品として機能するセラミック電子部品を得ることができ、スピネル系セラミックなどの半導体セラミックを用いると、サーミスタとして機能するセラミック電子部品を得ることができ、フェライトなどの磁性体セラミックを用いると、インダクタとして機能するセラミック電子部品を得ることができる。また、この実施形態では、セラミック素体22が複数のセラミック層33をもって構成される積層構造を有していたが、積層型のセラミック電子部品を構成しない場合には、セラミック素体は、内部電極を有さず、積層構造ではなく、単層構造であってもよい。2外部電極第1の外部電極23は、セラミック素体22における第1の端面31側の位置であって、少なくとも第2の主面28上に配置され、第2の外部電極24は、セラミック素体22における第2の端面32側の位置であって、少なくとも第2の主面28上に配置される。そして、第1の外部電極23と第2の外部電極24とは、第2の主面28上において、所定のギャップ領域34を隔てて互いに対向するように配置されている。より具体的には、第1の外部電極23は、第1の主面27、第1の端面31および第2の主面28にわたって形成され、第1の端面31上において第1の内部電極25と電気的に接続されている。他方、第2の外部電極24は、第1の主面27、第2の端面32および第2の主面28にわたって形成され、第2の端面32上において第2の内部電極26と電気的に接続されている。この実施形態において、好ましくは、図1および図2からわかるように、第1および第2の外部電極23および24は、第1および第2の側面29および30上には実質的に形成されない。このため、図1に示したW方向に関して、積層セラミックコンデンサ21の小型化を図ることができる。第1の外部電極23について図5に示されているように、第1および第2の外部電極23および24は、ともに、下地層35と、下地層35を被覆する少なくとも1つの層からなるCuめっき層36とを有する。下地層35を構成する導電成分として、たとえば、Ni、Cu、Ag、Pd、Auなどの金属や、Ag-Pd合金などの、これらの金属の1種以上を含む合金を用いることができる。下地層35は、無機結合材を含んでいる。無機結合材は、セラミック素体22に対する密着強度を高めるための成分である。下地層35がセラミック素体22と同時焼成されることにより形成される場合は、無機結合材としては、セラミック素体22に含まれるセラミック材料と同種のセラミック材料または主成分が同じセラミック材料を用いることができる。他方、下地層35が導電性ペーストを塗布して焼き付けることにより形成される場合は、無機結合材としては、たとえばガラス成分を用いることができる。下地層35における無機結合材の含有量は、40体積~60体積の範囲内であることが好ましい。下地層35は、通常、第1の主面27から第1または第2の端面31または32を経て第2の主面28に至るように形成されるが、第1および第2の主面27および28上にのみ形成されても、さらには、第2の主面27上にのみ形成されてもよい。後者のように、下地層35が端面31または32上に形成されない場合には、Cuめっき層36が、直接、第1または第2の内部電極25または26と電気的に接続されることになる。Cuめっき層36は、複数層から構成されていてもよい。前述した下地層35の厚みは0.1~20μm程度とすることができるが、Cuめっき層36は、1層からなる場合や複数層からなる場合に関わらず、その厚みは下地層35より厚い方が好ましい。具体的には、Cuめっき層36の厚みは、1~15μmとされる。図示しないが、Cuめっき層36の上に、必要に応じて、上層めっき層がさらに形成されていてもよい。上層めっき層を構成する導電成分としては、たとえば、Cu、Ni、Sn、Pb、Au、Ag、Pd、BiおよびZnからなる群から選ばれる1種の金属または当該金属を含む合金を用いることができる。上層めっき層の厚みは、1~15μmであることが好ましい。また、上層めっき層は複数層から構成されていてもよい。好ましくは、上層めっき層は、Niめっき層およびSnめっき層の2層構造とされる。前述したように、第1の外部電極23と第2の外部電極24とは、第2の主面28上において、所定のギャップ領域34を隔てて互いに対向するように配置されている。この実施形態では、第1の外部電極23と第2の外部電極24とは、第1の主面27上においても、所定のギャップ領域を隔てて互いに対向するように配置されている。この発明では、図5に示すように、下地層35のギャップ領域34図3参照側の端部位置におけるCuめっき層36の厚みをt、下地層35のギャップ領域34側の端部からCuめっき層36のギャップ領域34側の端部までの距離をdとしたとき、0.1≦t/d≦0.5の条件を満たすようにされる。これによって、下地層35のギャップ領域34側の端部位置におけるCuめっき層36の厚みtを小さくしつつ、下地層35の端部とCuめっき層36の先端との距離dを長くすることができるため、実装時に下地層35の端部にかかる応力とCuめっき層36の先端にかかる応力を一点に集中させることなく、分散することができ、実装時に生じ得るクラックを抑制することができる。また、Cuめっき層36の先端が延びることによって、外部電極23および24間の距離も短くすることができるため、実装時の応力に対する強度が増し、このことも、実装時に生じ得るクラックを抑制することに寄与する。上記のような条件を満たすこと、すなわち、上記厚みtを小さくしつつ、上記距離dを長く伸ばすことは、たとえば、Cuめっき層36のためのめっき浴の金属イオン濃度を通常より低くすることにより達成することができる。一般的に、めっき層を形成する際、セラミック素体の主面および端面に形成されている下地層付近では、めっき層を形成するために金属イオンの消費量が多くなり、金属イオン濃度は薄くなる傾向にある。一方、セラミック素体のギャップ領域付近では、下地層が存在しないため、金属イオンの消費量は下地層が形成されている部分よりも少なく、金属イオン濃度は比較的濃い傾向になる。この傾向は、金属イオン濃度が低いめっき浴においてより顕著になる。また、めっき層を形成する場合、電界は下地層の主面および端面部分よりも、下地層のギャップ領域側の端部位置に集中しやすくなるため、電界の集中しやすい下地層のギャップ領域側の端部位置において、めっき層が優先的に析出されることとなる。上記2つの理由から、金属イオン濃度が低いめっき浴でめっき層を形成する場合、セラミック素体の主面および端面に形成されている下地層付近では、金属イオンが少なく、電界も低いために、めっき層が形成されにくい状態となる。一方、下地層の端部においては、セラミック素体の主面および端面に形成されている下地層付近よりも電界が高く、金属イオンの濃度も高いため、セラミック素体の主面および端面に形成されている下地層付近よりも金属イオンの供給量が多くなる。結果、めっき層において、厚みtの成長を抑えつつも、距離dを伸ばすことができる。Cuめっき層36は、セラミック素体22の端面31および32の各々からギャップ領域34側の端部に近づくほど先細りの形状を有している。第1の外部電極23について図5に示すように、外部電極23および24の各一部、より具体的には、下地層35の一部は、セラミック素体22の内部に埋め込まれていてもよい。この場合、主面28上にある外部電極23の厚みをt0とし、外部電極23の一部がセラミック素体22に埋め込まれている部分の厚みをt1とすると、1/10t0≦t1≦2/5t0とされていることが好ましい。t1が1/10t0未満であると、外部電極23とセラミック素体22との密着性が低くなりすぎ、外部電極23の剥離が生じやすくなり、信頼性が低くなる場合がある。また、t1が1/10t0未満であると、外部電極23の埋め込まれていない部分の厚みが大きくなりすぎ、積層セラミックコンデンサ21の薄型化を十分に図れない場合がある。他方、t1が2/5t0よりも大きい場合は、積層セラミックコンデンサ21の信頼性が低下してしまう場合がある。より具体的には、外部電極23がセラミック素体22の主面28に埋め込まれる際に、内部電極25または26に大きな応力が付与され、内部電極25または26が損傷してしまい、所望の容量が得られなかったり、短絡が生じてしまったりする場合がある。なお、この実施形態において、t0は、たとえば10~50μm程度とすることができる。3内部電極図3に示すように、複数の第1の内部電極25および複数の第2の内部電極26は、セラミック層33を介して互いに対向しながら、セラミック素体22の積層方向に交互に配列される。図4において、第1の内部電極25は実線で示され、第2の内部電極26は点線で示されている。図4および図3に示すように、第1の内部電極25は、第1の端面31において第1の外部電極23と電気的に接続されるように引き出され、他方、第2の内部電極26は、第2の端面32において第2の外部電極24と電気的に接続されるように引き出されている。内部電極25および26を構成する導電成分としては、たとえば、Ni、Cu、Ag、Pd、Ag-Pd合金、Auなどを用いることができる。また、内部電極25および26の各厚みは、0.3~2.0μmであることが好ましい。4製造方法積層セラミックコンデンサ21は、たとえば、次のようにして製造される。4-1.セラミック層13となるべきセラミックグリーンシート、内部電極用導電性ペースト、および外部電極の下地層用の導電性ペーストを準備する。セラミックグリーンシートならびに内部電極用および外部電極の下地層用の各導電性ペーストには、バインダおよび溶剤が含まれるが、公知の有機バインダや有機溶剤を用いることができる。4-2.セラミックグリーンシート上に、たとえばスクリーン印刷などにより所定のパターンで導電性ペーストを印刷し、内部電極のための導電性ペースト膜を形成する。4-3.導電性ペースト膜が印刷されていない外層用セラミックグリーンシートを所定枚数積層し、その上に内部電極のための導電性ペースト膜が印刷されたセラミックグリーンシートを順次積層し、その上に外層用セラミックグリーンシートを所定枚数積層し、マザー積層体を作製する。4-4.マザー積層体の両主面に、スクリーン印刷などにより外部電極の下地層となるべき導電性ペースト膜を形成する。4-5.マザー積層体を静水圧プレスなどの手段により積層方向にプレスする。このとき、下地層を埋め込む場合、その埋め込み量は、たとえば、プレス量、プレス圧や、プレス時にマザー積層体に接触する部材の硬度や弾性率を変更することによって、調整することができる。たとえば、対向する金型とマザー積層体の両主面との各間にゴムなどの弾性体を介在させないでマザー積層体をプレスした場合には、下地層の埋め込み量が大きくなる。それに対して、対向する金型とマザー積層体の両主面との各間にゴムなどの弾性体を介在させた状態でプレスした場合には、埋め込み量が相対的に小さくなる。そして、弾性体の弾性率などを変更することによって、埋め込み量を微調整することができる。4-6.マザー積層体を所定のサイズにカットし、生のセラミック素体を切り出す。このとき、バレル研磨などにより、生のセラミック素体のコーナー部や稜部に丸みを付けてもよい。4-7.必要に応じて、生のセラミック素体の両端面にも、たとえばディップ法などにより、導電性ペーストを塗布する。これにより、セラミック素体の両端面にも、外部電極の下地層となるべき導電性ペースト膜を形成する。4-8.生のセラミック素体を焼成する。焼成温度は、用いられるセラミック材料や導電材料にもよるが、900~1300°Cであることが好ましい。これによって、セラミックグリーンシート、内部電極用導電性ペーストおよび外部電極の下地層用の導電性ペーストが同時焼成され、焼結した状態にあるセラミック素体22が得られる。4-9.必要に応じて、セラミック素体22に対してバレル研磨などの研磨を行なう。4-10.その後、めっき処理を施し、外部電極の下地層を被覆するCuめっき層を形成する。めっき処理を行なうにあたっては、電解めっきおよび無電解めっきのどちらを採用してもよい。なお、無電解めっきでは、めっき析出速度を向上させるために、触媒などによる前処理が必要となり、工程が複雑化するというデメリットがある。したがって、通常は、電解めっきを採用することが好ましい。めっき処理にあたっては、バレルめっき法を用いることが好ましい。4-11.次に、必要に応じて、Cuめっき層上に、上層めっき層を形成する。以上のようにして、積層セラミックコンデンサ21が完成される。次に、この発明による効果を確認するため、上記第1の実施形態に基づき実施した実験例について説明する。実験に用いた積層セラミックコンデンサは、以下のような設計条件のものとした。焼成後のセラミック層の厚み:1.4μmセラミック層を構成するセラミック材料:BaTiO3内部電極の積層数:23枚容量:100nF定格電圧:6.3V積層セラミックコンデンサ全体のサイズ:L×W×T=1mm×0.5mm×0.15mmセラミック素体の厚み:108μm外部電極の下地層:厚み5.0μmのNi膜外部電極のCuめっき層:ギャップ領域側の端部位置における厚みtが7μmのCuめっき層を1層形成焼成条件:最高温度1200°Cで2時間キープ。上記の設計条件を共通にしながら、めっき浴の金属イオン濃度を低くする方向に制御することによって、外部電極の下地層のギャップ領域側の端部からCuめっき層のギャップ領域側の端部までの距離dを、表1に示すように、11.7~70.0μmの範囲で変更した試料1~7に係る積層セラミックコンデンサをそれぞれ20個ずつ作製した。なお、Cuめっき層についての上述した厚みtおよび距離dは、次のようにして測定した。試料となる積層セラミックコンデンサを、W方向の寸法が1/2となるまで、研磨機ユニオン光学株式会社製GP101でLT面に平行に研磨を実施し、その研磨断面に現れたCuめっき層について、上記厚みtおよび距離dを、光学顕微鏡株式会社ニコン製MEASURESCOPEMM10を用いて測定した。上記厚みtおよび距離dは、試料1~7のそれぞれ20個ずつ作製された試料の研磨断面に現れる4つの下地層のギャップ領域側の端部の厚みtおよび距離dをそれぞれ測定し、最後にそれらすべてを試料1~7ごとに平均値化したものである。得られた試料を評価するため、各試料に係る積層セラミックコンデンサの抗折強度を測定した。なお、測定方法については、特開2010-237197号公報に記載されるものを採用した。具体的には、ステージの上に載置された積層セラミックコンデンサの主面の中央に、押圧子を押し当て、次第に荷重が高くなるように力を加えていき、セラミックコンデンサが破壊したときの荷重をAEAcousticEmissionセンサーで検出し、その時の荷重の値を抗折強度としている。試料1~7において、それぞれ20個の値を測定し、試料1~7ごとに平均値化した結果が表1に示されている。表1に示した抗折強度において、それが1.4N以上であれば合格であると判定できる。試料2~7では、抗折強度が1.4N以上であり、t/dが0.1≦t/d≦0.5の条件を満たしている。これに対して、試料1では、t/dが0.1≦t/d≦0.5の範囲外の0.60であり、抗折強度が1.37Nと劣っている。このことから、t/dが0.1≦t/d≦0.5の条件を満たせば、1.4N以上の高い抗折強度が得られることがわかる。以上説明した第1の実施形態の変形例として、下地層35をめっきにより形成する実施形態も可能である。下地層35をめっきにより形成する場合は、下地層35を構成する金属としては、たとえば、Cu、Ni、Ag、Pd、Ag-Pd合金、Au、Sn、Pd、BiおよびZnからなる群から選ばれる1種の金属または当該金属を含む合金を用いることができる。形成されためっき膜は、ガラス成分を含まないことが好ましい。また、めっき膜の単位体積あたりの金属割合は99体積以上であることが好ましい。めっき膜の厚みは、最も厚い部分において、1~15μmであることが好ましい。なお、下地層35において、第1および第2の端面31および32上の部分のみをめっき膜で形成し、第1および第2の主面27および28上の部分については、導電性ペーストを塗布し焼き付けることによって形成してもよい。[第2の実施形態]この発明の第2の実施形態が図6に示されている。図6は、図3に対応する図である。図6において、図3に示す要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。図6に示した積層セラミックコンデンサ21aは、外部電極23および24が第1の主面27上には形成されていないことを特徴としている。これにより、積層セラミックコンデンサ21aの薄型化を図ることができる。この積層セラミックコンデンサ21aは、基板図示せず。上に面実装される場合は、外部電極23および24を下向きにして実装され、基板の内部に埋め込まれる場合は、外部電極23および24を上向きにして実装される場合がある。[第3の実施形態]この発明の第3の実施形態が図7に示されている。図7は、図3に対応する図である。図7において、図3に示す要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。図7に示した積層セラミックコンデンサ21bは、外部電極23および24が、第1および第2の主面27および28上にのみ配置されていることを特徴としている。また、セラミック素体22の内部には、第1の内部電極25と第1の外部電極23とを電気的に接続するように第1および第2の主面27および28の各々にまで達する第1のビアホール導体37と、第2の内部電極26と第2の外部電極24とを電気的に接続するように第1および第2の主面27および28の各々にまで達する第2のビアホール導体38とが形成されている。なお、上記第3の実施形態の変形例として、外部電極23および24が第1の主面27上には形成されず、ビアホール導体48および49が第2の主面28にのみ達するように形成されてもよい。[第4の実施形態]この発明の第4の実施形態が図8に示されている。図8は、図3の一部を拡大して示した図に相当する。図8において、図3に示す要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。図8に示した積層セラミックコンデンサ21cは、外部電極23および24が、それぞれ、主面27および28上に形成されている部分において、L方向図1参照に沿って、端面31側から先端側に向かって徐々に先細状となる断面を有していることを特徴としている。特に、この実施形態では、外部電極23および24の下地層35において、上記のような先細状をなしている。[第5の実施形態]この発明の第5の実施形態が図9ないし図11に示されている。図9は図2に対応し、図10は図3に対応し、図11は図4に対応する。図9ないし図11において、図2ないし図4に示す要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。第5の実施形態に係る積層セラミックコンデンサ21dは、図9からわかるように、外部電極23および24が第1および第2の側面29および30にも形成されていることを特徴としている。ただし、外部電極23および24における側面29および30上に位置する部分は、主面27および28上に位置する部分より、L方向図1参照の長さが短くされている。また、図11に示すように、内部電極25および26は、平面視においてT字形状を有しており、第1または第2の端面31または32だけでなく、第1および第2の側面29および30にも引き出されている。また、セラミック素体22の外層部、すなわち、外部電極23および24における主面27および28上に位置する部分と内部電極25および26との間にダミー電極39~42が形成されている。ダミー電極39~42は、第1および第2の端面31および32ならびに第1および第2の側面29および30に引き出されている。第5の実施形態では、外部電極23および24の下地層35図5参照における側面29および30ならびに端面31および32上に位置する部分はめっきにより形成され、下地層35における主面27および28上に位置する部分は導電性ペーストを塗布し、焼き付けることにより形成されることが好ましい。この場合、前述したダミー電極39~42は、下地層35における側面29および30ならびに端面31および32上に位置する部分を形成すべきめっき膜の析出を促進するように作用する。[第6の実施形態]この発明の第6の実施形態が図12ないし図14に示されている。図12は図2に対応し、図13は図3に対応し、図14は図4に対応する。図12ないし図14において、図2ないし図4に示す要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。第6の実施形態に係る積層セラミックコンデンサ21eは、上述した第5の実施形態に係る積層セラミックコンデンサ21dの変形例である。よって、積層セラミックコンデンサ21eについて、積層セラミックコンデンサ21dとの比較で説明する。積層セラミックコンデンサ21eでは、外部電極23および24が、第1の主面上27上には形成されていない。また、図12および図13からわかるように、外部電極23および24が第1および第2の側面29および30にも形成されているが、外部電極23および24における側面29および30上に位置する部分は、第2の主面28上に位置する部分とL方向図1参照の長さが同じである。ただし、セラミック素体22の高さ方向の一部において、外部電極23および24が形成されない領域がある。また、積層セラミックコンデンサ21dの場合と同様、内部電極25および26は、図14に示すように、平面視においてT字形状を有しており、第1または第2の端面31または32だけでなく、第1および第2の側面29および30にも引き出されている。また、セラミック素体22の一方の外層部、すなわち、外部電極23および24における第2の主面28上に位置する部分と内部電極25および26との間にダミー電極40および42が形成されている。ダミー電極40および42は、第5の実施形態におけるダミー電極39~42と同様の機能を果たすもので、第1および第2の端面31および32ならびに第1および第2の側面29および30に引き出されている。第6の実施形態においても、外部電極23および24の下地層35図5参照における側面29および30ならびに端面31および32上に位置する部分はめっきにより形成され、下地層35における第2の主面28上に位置する部分は導電性ペーストを塗布し、焼き付けることにより形成されることが好ましい。