第1の基板と、第2の基板と、前記第1の基板と前記第2の基板との間に配置され、前記第1の基板と前記第2の基板とを接着する接着層と、を備え、前記第2の基板及び前記接着層には、前記第2の基板及び前記接着層を貫通する貫通孔が形成されており、前記貫通孔の側面には、凹部が形成されており、前記凹部には、少なくとも有機骨格を有する樹脂が埋め込まれており、前記貫通孔の中には、導電体が形成されていることを特徴とする半導体装置。前記貫通孔の中には、前記導電体の側面を覆うように絶縁膜が形成されていることを特徴とする請求項1に記載の半導体装置。前記樹脂の粘度は、4000mPas以下であることを特徴とする請求項1又は2に記載の半導体装置。第1の基板と第2の基板との間に、前記第1の基板と前記第2の基板とを接着するための接着層を配置し、前記第1の基板と前記第2の基板とを接着する工程と、前記第2の基板及び前記接着層を貫通する第1の貫通孔を形成する工程と、前記第1の貫通孔に樹脂を埋め込む工程と、前記第1の貫通孔に埋め込まれた前記樹脂を貫通する第2の貫通孔を形成する工程と、前記第2の貫通孔の中に、導電体を形成する工程と、を備えることを特徴とする半導体装置の製造方法。前記導電体を形成する工程の前に、前記第2の貫通孔の側面を覆う絶縁膜を形成する工程を備える請求項4に記載の半導体装置の製造方法。前記第1の貫通孔の径は、前記第2の貫通孔の径よりも大きいことを特徴とする請求項4又は5に記載の半導体装置の製造方法。前記第1の貫通孔の側面には、凹部が形成されており、前記凹部には、前記樹脂が埋め込まれていることを特徴とする請求項4から6の何れか一項に記載の半導体装置の製造方法。前記樹脂は、少なくとも有機骨格を有することを特徴とする請求項4から7の何れか一項に記載の半導体装置の製造方法。前記樹脂の粘度は、4000mPas以下であることを特徴とする請求項4から8の何れか一項に記載の半導体装置の製造方法。基板に貫通孔を形成する際、貫通孔の側面がスキャロップ形状になったり、貫通孔の側面にアンダーカットが形成されたりすると、基板の貫通孔に対するバリア絶縁膜、バリアメタル層及びシード層の被覆性が低下する。基板の貫通孔に対するバリア絶縁膜、バリアメタル層及びシード層の被覆性が低下することにより、基板の貫通孔の中にビアを形成する際のメッキ成長が妨げられたり、基板内への金属拡散によって基板の絶縁性が低下したりする可能性がある。基板の貫通孔に対するバリア絶縁膜、バリアメタル層及びシード層の被覆性が低下することにより、基板の貫通孔の中のビアに対するSi拡散による抵抗が上昇する可能性がある。本件は、貫通孔の側面のスキャロップ形状及びアンダーカットを同時に修復する技術を提供する。本件の一観点による半導体装置は、第1の基板と、第2の基板と、前記第1の基板と前記第2の基板との間に配置され、前記第1の基板と前記第2の基板とを接着する接着層と、を備え、前記第2の基板及び前記接着層には、前記第2の基板及び前記接着層を貫通する貫通孔が形成されており、前記貫通孔の側面には、凹部が形成されており、前記凹部には、少なくとも有機骨格を有する樹脂が埋め込まれており、前記貫通孔の中には、導電体が形成されている。本件によれば、貫通孔の側面のスキャロップ形状及びアンダーカットを修復することができる。以下、図面を参照して、発明を実施するための形態以下、実施形態というに係る半導体装置及び半導体装置の製造方法について説明する。複数のシリコン基板を接着樹脂で貼り合わせて、3次元集積化した半導体装置を作製するため、シリコン基板の貼り合わせの予備実験を行なった。まず、図1に示すように、下側基板41と、薄化した上側基板42とを接着樹脂層43によって貼り合わせた後、上側基板42に貫通孔50を形成した。図1は、予備実験を行った場合の下側基板41及び上側基板42の断面図である。下側基板41及び上側基板42は、シリコンSi基板である。下側基板41の表面には、酸化シリコン膜44が形成されている。接着樹脂層43の材料として、BCBbenzocyclobutene、ダウケミカル社製のサイクロテン登録商標樹脂を用いた。貫通孔50は、レジストマスクを用いてボッシュ法により上側基板42をエッチングすることにより形成した。上側基板42は、SF6とC4F8との混合ガスでエッチングし、接着樹脂層43は、CF4とO2との混合ガスでエッチングした。図1に示すように、上側基板42に対しては、波状の凹形状であるスキャロップ形状51を有する貫通孔50が形成されている。接着樹脂層43は、上側基板42とはエッチング特性が異なる。そのため、エッチングが上側基板42から接着樹脂層43に進む際にサイドエッチングが生じて、上側基板42の底面に入り込むアンダーカット52が発生した。したがって、図1に示すように、上側基板42における貫通孔50の側面にはスキャロップ形状51が形成され、接着樹脂層43における貫通孔50の側面にはアンダーカット52が形成された。アンダーカット52は、幅5μm程度であった。図2は、図1の部分拡大図であり、スキャロップ形状51及びアンダーカット52が形成された部分の断面観察写真のスケッチである。上側基板42及び接着樹脂層43に貫通孔50を形成した後、貫通孔50の中にバリア絶縁膜SiN膜45を化学気相堆積CVD、ChemicalVaporDeposition法で堆積した。そして、バリア絶縁膜45の上に、バリアメタル層Ti層46、Cuシード層をスパッタリングで形成した。更に、Cuシード層の上に、電解メッキによって銅Cuをメッキすることによって、貫通孔50の中にビア導電体47を埋め込んだ。図3は、貫通孔50の中に、バリア絶縁膜45、バリアメタル層46及びビア導電体47を形成した場合の下側基板41及び上側基板42の断面観察写真のスケッチである。スキャロップ形状51及びアンダーカット52が生じると、貫通孔50の中にバリア絶縁膜45を化学気相堆積法で堆積した場合、バリア絶縁膜45が堆積される位置によっては、バリア絶縁膜45の被覆率カバレッジが低下する。また、バリアメタル層46及びCuシード層の被覆率も低下する。バリア絶縁膜45、バリアメタル層46又はCuシード層が存在しない部分、或いは、薄い部分では、銅がメッキされない可能性がある。また、貫通孔50の中にボイド48が発生する可能性がある。更に、メッキされた銅が、バリア絶縁膜45及びバリアメタル層46を通過し、銅と上側基板42のシリコンとが反応することによりシリサイド49が形成される。シリサイド49が形成されると、貫通孔50の中に形成されたビア導電体47の抵抗を高くする可能性がある。また、銅が上側基板42の中に拡散すると、半導体装置のデバイス特性が劣化する可能性がある。図3に示すように、バリア絶縁膜45は所々薄く形成され、バリアメタル層46は全く形成されていない部分もあった。また、図3に示すように、ボイド48及びシリサイド49の形成も確認された。貫通孔50に形成されたスキャロップ形状51及びアンダーカット52を修復し、バリア絶縁膜45、バリアメタル層46及びCuシード層の被覆性を向上させることにより、良好なデバイス特性を有する半導体装置を製造することが可能になる。図4は、上側基板42及び接着樹脂層43に貫通孔50を形成した後に、上側基板42の上に閉塞材60を滴下し、スキージにより貫通孔50の中に閉塞材60を刷り込んだ場合の下側基板41及び上側基板42の断面図である。閉塞剤60として、AE1650アサヒ化学研究所製、粘度2000dPasとアロニックスM-350東亜合成株式会社製とを95wt:5wtの比率で混合したものを使用した。貫通孔50は閉空間となっており、貫通孔50の中に閉塞材60を刷り込む際に、貫通孔50の中の空気の逃げ場がなくなり、貫通孔50に対する閉塞剤60の正常な埋め込みが困難であった。以下、図面を参照して、実施形態に係る半導体装置及び半導体装置の製造方法について、実施例を挙げて説明する。以下の実施例の構成は例示であり、本実施形態は実施例の構成に限定されない。実施例1に係る半導体装置及びその製造方法について説明する。図5から図8及び図10から図15は、実施例1に係る下側基板1及び上側基板2を3次元的に積層した半導体装置3の要部断面図であり、実施例1に係る半導体装置3の製造方法を概略的に示している。まず、図5のAに示すように、表面に半導体集積回路図示せずが形成された下側基板1の表面上に配線層4を形成する。下側基板1は、例えば、シリコンSi基板である。例えば、下側基板1の表面上に、銅Cu層をスパッタリング又はメッキ等により形成し、レジストパターンをマスクとして銅層をエッチングすることにより、下側基板1の表面上に配線層4を形成する。なお、既に配線層4が下側基板1の表面上に形成されている場合、既に形成されている配線層4を利用してもよい。次に、図5のBに示すように、下側基板1の表面上に接着層5を形成する。例えば、下側基板1の表面上に、有機接着剤膜又は無機接着剤膜をスピンコート法により塗布する。続いて、ベーキングを行い、有機接着剤膜又は無機接着剤膜の溶剤を蒸発させ、有機接着剤膜又は無機接着剤膜を仮硬化させることにより、下側基板1の表面上に接着層5を形成する。接着層5の高さは、任意の値に設定することが可能であるが、配線層4の高さよりも低くならないようにする。例えば、接着層5の高さを約4μmとしてもよい。有機接着剤膜の材料として、BCBbenzocyclobutene、ダウケミカル社製のサイクロテン登録商標樹脂を用いてもよい。有機接着剤膜の材料として、BCB樹脂を用いる場合、150°Cでベーキングが行われる。そして、図6のAに示すように、表面に半導体集積回路図示せずが形成された上側基板2を、下側基板1の上方に位置決めする。上側基板2は、例えば、シリコンSi基板である。上側基板2の裏面を研削及び研磨することにより、上側基板2の厚さを調整している。上側基板2の調整後の厚さは、約40μmである。上側基板2の裏面には、酸化シリコン膜6が形成されている。例えば、化学気相堆積CVD法により、酸化シリコン膜6を形成してもよい。酸化シリコン膜6は、配線層4から上側基板2に銅等の金属が拡散することを抑止するための保護膜として機能する。ただし、上側基板2の裏面に、酸化シリコン膜6を形成しなくてもよい。下側基板1及び上側基板2の位置合わせは、下側基板1及び上側基板2に予め形成したアライメントマークを用いて行う。上側基板2の表面側にガラス基板等の支持基板7が仮接着されており、支持基板7により上側基板2を支持した状態で、下側基板1及び上側基板2の位置合わせが行われている。また、下側基板1の表面と上側基板2の裏面とが向かい合うように、下側基板1及び上側基板2の位置合わせが行われている。上側基板2と支持基板7との仮接着には、熱発泡性の接着剤を用いてもよい。上側基板2と支持基板7との仮接着に用いる接着剤は、後に簡便に剥離することが可能であれば特に限定されず、一般的な熱発泡性接着剤や紫外線発泡性接着剤を用いてもよい。次いで、図6のBに示すように、下側基板1及び上側基板2の位置合わせを行った後、下側基板1と上側基板2とを接触させ、加熱加圧下において、下側基板1と上側基板2とを接着させる。すなわち、下側基板1と上側基板2との間に接着層5を配置し、接着層5を介して下側基板1の表面と上側基板2の裏面とを接着させる。例えば、積層配置した下側基板1及び上側基板2を、真空雰囲気下において、250°Cで60分、下側基板1及び上側基板2の両方又は一方を加圧することにより、下側基板1と上側基板2との接着を行う。その後、支持基板7を上側基板2から剥離する。上述したように、接着層5の高さは、任意の値に設定することが可能であり、接着層5の高さを所望の値に設定することにより、下側基板1と上側基板2との基板間距離を所望の値に設定することが可能である。例えば、接着層5の高さを、上側基板2の厚さの10分の1とすることにより、下側基板1と上側基板2との基板間距離を上側基板2の厚さの10分の1とすることが可能である。次に、図7に示すように、上側基板2の表面上に、貫通孔位置の上方に開口を有するフォトレジストパターン8を形成する。例えば、上側基板2の表面上にフォトレジスト膜を塗布した後、露光装置を用いてフォトレジスト膜を露光することにより、フォトレジストパターン8を形成する。上側基板2は、アライメントマークを用いて下側基板1に位置合わせして接着してあるので、上側基板2のアライメントマークを基準にして、貫通孔位置の上方に開口を有するフォトレジストパターン8を形成することが可能である。そして、図7に示すように、フォトレジストパターン8をマスクとして、ボッシュ法を用いて上側基板2、酸化シリコン膜6及び接着層5をエッチングすることにより、上側基板2、酸化シリコン膜6及び接着層5を貫通する貫通孔9を、上側基板2、酸化シリコン膜6及び接着層5に形成する。すなわち、上側基板2の表面から配線層4まで達する貫通孔9を、上側基板2、酸化シリコン膜6及び接着層5に形成する。上側基板2及び酸化シリコン膜6は、SF6とC4F8との混合ガスでエッチングを行い、接着層5は、CF4とO2との混合ガスでエッチングを行う。その後、アッシング灰化処理により、フォトレジストパターン8を除去する。ボッシュ法を用いて上側基板2、酸化シリコン膜6及び接着層5をエッチングしているので、図7に示すように、上側基板2及び酸化シリコン膜6に対しては、波状の凹形状であるスキャロップ形状10を有する貫通孔9が形成される。接着層5は、上側基板2及び酸化シリコン膜6とはエッチング特性が異なる。そのため、エッチングが上側基板2及び酸化シリコン膜6から接着層5に進む際にサイドエッチングが生じて、上側基板2の下方に入り込むアンダーカット11が発生する。したがって、図7に示すように、上側基板2及び酸化シリコン膜6における貫通孔9の側面にはスキャロップ形状10が形成され、接着層5における貫通孔9の側面にはアンダーカット11が形成される。すなわち、上側基板2、酸化シリコン膜6及び接着層5の貫通孔9の側面には、凹部が形成されている。スキャロップ形状10及びアンダーカット11は、凹部の一例である。そして、図8に示すように、貫通孔9の中に閉塞樹脂12が埋め込まれるように、上側基板2の表面上に閉塞樹脂12をスピンコート法により塗布する。すなわち、貫通孔9を閉塞樹脂12で埋める。続いて、ベーキングを行い、閉塞樹脂12の溶剤を蒸発させ、閉塞樹脂12を仮硬化させる。その後、低酸素オーブンにおいて1時間のベーキングを行い、閉塞樹脂12を本硬化させる。閉塞樹脂12を完全又は略完全に硬化させる前の半硬化状態を、本明細書では、仮硬化と表記する。また、閉塞樹脂12を完全又は略完全に硬化させることを、本明細書では、本硬化と表記する。閉塞樹脂12として、有機骨格を有する無機有機のハイブリッド樹脂を用いてもよい。無機有機のハイブリッド樹脂は、例えば、PTS-Rハネウェル社製、粘度9mPasがある。閉塞樹脂12としてPTS-Rを用いる場合、110°Cでベーキングを行うことにより閉塞樹脂12を仮硬化させ、200°Cでベーキングを行うことにより閉塞樹脂12を本硬化させる。ここで、閉塞樹脂12の粘度と、貫通孔9に閉塞樹脂12を埋め込んだ場合の貫通孔9における空隙の発生率との関係について説明する。閉塞樹脂12の粘度と、貫通孔9に閉塞樹脂12を埋め込んだ場合の貫通孔9における空隙の発生率との関係を調査した。閉塞樹脂12は、PTS-Rを使用し、濃縮法によりPTS-R中の溶剤成分を揮発させて、閉塞樹脂12の粘度を調節した。図9は、閉塞樹脂12の粘度mPasと、貫通孔9に閉塞樹脂12を埋め込んだ場合の貫通孔9における空隙の発生率との関係を示すグラフである。図9の縦軸は、貫通孔9に閉塞樹脂12を埋め込んだ場合の貫通孔9における空隙の発生率を示しており、図9の横軸は、閉塞樹脂12の粘度mPasを示している。図9の◆は、各粘度における閉塞樹脂12を、貫通孔9に埋め込んだ後に貫通孔9の断面を観察することによって得た貫通孔9における空隙の発生率をプロットしたものである。閉塞樹脂12の粘度が4000mPas以下になると、貫通孔9における空隙の発生率が0又は0付近になることが、図9に示すグラフから読み取れる。したがって、閉塞樹脂12の粘度を4000mPas以下に調整することにより、貫通孔9に対する閉塞樹脂12の埋め込み性を大幅に向上することができる。図9に示す結果から、閉塞樹脂12の粘度は、4000mPas以下であることが好ましい。閉塞樹脂12の粘度を所定値以下例えば、4000mPas以下に調整することにより、貫通孔9の中における空気相の発生を抑制しつつ、貫通孔9の中に閉塞樹脂12を埋め込むことが可能となる。すなわち、閉塞樹脂12の粘度を所定値以下例えば、4000mPas以下にすることにより、スキャロップ形状10及びアンダーカット11における閉塞樹脂12の埋め込み率を上昇させることが可能となる。また、閉塞樹脂12は、少なくとも有機骨格を有する樹脂であることが好ましい。閉塞樹脂12が少なくとも有機骨格を有することにより、閉塞樹脂12を硬化させる場合において、スキャロップ形状10及びアンダーカット11に埋め込まれた閉塞樹脂12の内部応力によるクラックの発生を抑制することが可能となる。また、閉塞樹脂12が少なくとも有機骨格を有することにより、閉塞樹脂12を硬化させる場合において、上側基板2又は接着層5と閉塞樹脂12との界面剥離の発生を抑制することが可能となる。次いで、図10に示すように、リアクティブイオンエッチングRIE法を用いて異方性エッチングすることにより、閉塞樹脂12を貫通する貫通孔13を、閉塞樹脂12に形成する。図10に示すように、貫通孔13は、配線層4まで達している。閉塞樹脂12は、上側基板2、酸化シリコン膜6及び接着層5を貫通する貫通孔9の中に埋め込み形成されており、貫通孔13は、閉塞樹脂12を貫通している。したがって、貫通孔13は、上側基板2、酸化シリコン膜6及び接着層5を貫通している。貫通孔13を形成する際に用いられるエッチングガスは、CF4とO2との混合ガスである。そのためCF4とO2との混合ガスを用いたエッチングは、閉塞樹脂12に対するエッチング量が大きく、上側基板2に対するエッチング量が小さい。したがって、上側基板2の表面上に形成された閉塞樹脂12及び貫通孔9の中に埋め込み形成された閉塞樹脂12がエッチングにより除去されるが、上側基板2は除去されずに残存する。また、貫通孔13を形成する際のエッチングは、異方性エッチングである。そのため、上側基板2の表面方向から見て上側基板2の蔭になる部分の閉塞樹脂12、すなわち、上側基板2の下方に存在する閉塞樹脂12は、異方性エッチングによっては除去されない。したがって、上側基板2のスキャロップ形状10の窪んだ部分及び接着層5のアンダーカット11の窪んだ部分に埋め込まれている閉塞樹脂12は除去されずに残存する。すなわち、上側基板2のスキャロップ形状10の窪んだ部分及び接着層5のアンダーカット11の窪んだ部分には、閉塞樹脂12が埋められた状態となっている。このように、閉塞樹脂12に対するエッチング量が大きく、上側基板2に対するエッチング量が小さいエッチングガスを用いて異方性エッチングを行うことにより、マスクを要せずに、貫通孔13を形成することが可能である。例えば、上側基板2のスキャロップ形状10の窪んだ部分を貫通孔9の外周とし、上側基板2のスキャロップ形状10の突出した部分を貫通孔13の外周とする場合、貫通孔13の径は、貫通孔9の径よりも小さい。実施例1における一例では、例えば、貫通孔9の径を22μmとした場合、貫通孔13の径は20μmとなった。したがって、貫通孔9の径は、貫通孔13の径よりも大きい。ただし、貫通孔9及び13の径の数値は、任意の値に設定することが可能であり、貫通孔9及び13の径の数値は、実施例1における数値に限定されるものではない。次に、図11に示すように、プラズマCVDplasmaenhancedCVD法により絶縁性バリア膜20を、上側基板2の表面上面、貫通孔13の側面及び底面に形成する。絶縁性バリア膜20は、例えば、窒化シリコンSiN膜である。実施例1における一例では、例えば、シランSiH4及びアンモニアNH3をソースガスとし、300°CのプラズマCVD法により厚さ200nm程度の窒化シリコン膜を、上側基板2の表面上及び貫通孔13の側面に形成した。実施例1における一例では、貫通孔13の底面には、厚さ120nm程度の窒化シリコン膜が形成された。このように、実施例1に係る半導体装置3の製造方法においては、貫通孔13の側面に絶縁性バリア膜20を良好に被覆することが可能である。すなわち、実施例1に係る半導体装置3の製造方法においては、絶縁性バリア膜20の被覆性を低下させずに、貫通孔13の側面に絶縁性バリア膜20を被覆することが可能である。そして、図12に示すように、リアクティブイオンエッチングRIE法により、CF4とO2との混合ガスを用いた異方性エッチングを行うことにより、上側基板2の表面に形成された絶縁性バリア膜20、貫通孔13の底面に形成された絶縁性バリア膜20を除去する。次いで、図13に示すように、スパッタリング等の物理的気相堆積PVD、physicalvapordeposition法により、バリアメタル層21を、上側基板2の表面、貫通孔13の側面及び底面に形成する。バリアメタル層21は、例えば、Tiライナ等である。バリアメタル層21の厚さは、例えば、100nm程度である。次に、図13に示すように、スパッタリング等の物理的気相堆積PVD法により、シード層22をバリアメタル層21の表面上に形成する。シード層22は、例えば、銅である。シード層22の厚さは、例えば、250nm程度である。実施例1に係る半導体装置3の製造方法においては、貫通孔13の側面に絶縁性バリア膜20が良好に被覆されている。したがって、実施例1に係る半導体装置3の製造方法においては、貫通孔13の側面にバリアメタル層21を良好に被覆することが可能である。この結果、実施例1に係る半導体装置3の製造方法においては、貫通孔13の側面にシード層22を良好に被覆することが可能である。実施例1に係る半導体装置3の製造方法においては、絶縁性バリア膜20、バリアメタル層21及びシード層22の被覆性を低下させずに、貫通孔13の側面に絶縁性バリア膜20、バリアメタル層21及びシード層22を被覆することが可能である。このように、実施例1に係る半導体装置3の製造方法によれば、貫通孔9に形成されたスキャロップ形状10及びアンダーカット11を修復することにより、絶縁性バリア膜20、バリアメタル膜21及びシード層22の被覆性を向上させることができる。次に、図14に示すように、バリアメタル層21及びシード層22を電極として、電解メッキ法により、シード層22の表面上にメッキ層を形成することにより、シード層22及びメッキ層を有する導電層23を、上側基板2の上方及び貫通孔13の中に形成する。メッキ層及び導電層23は、例えば、銅である。図14に示すように、貫通孔13の中にはボイドが生じていない。したがって、貫通孔13の中には、導電層23が完全又は略完全に埋め込まれている。そして、図15に示すように、化学機械研磨chemicalmechanicalpolishing、CMP等により、上側基板2及び貫通孔13の上方の導電層23を除去することにより、貫通孔13の中にビア導電体24を形成する。図15に示すように、配線層4の上方にビア導電体24が配置されている。すなわち、ビア導電体24の下方に配線層4が形成されている。必要に応じて、上側基板2の表面上や、ビア導電体24の表面上に、配線を形成してもよい。例えば、上側基板2の表面上及びビア導電体24の表面上に、銅層をスパッタリング又はメッキ等により形成し、レジストパターンをマスクとして銅層をエッチングすることにより、上側基板2の表面上及びビア導電体24の表面上に配線を形成してもよい。更に、半導体基板を、上側基板2の上方に積層してもよい。実施例1に係る半導体装置3においては、ビア導電体24にはシリサイドは形成されておらず、上側基板2への銅の拡散も発生していない。したがって、実施例1に係る半導体装置3の製造方法によれば、良好なデバイス特性を有する半導体装置3を製造することが可能である。ビア導電体24は、銅であるが、銅に代えて、アルミニウムAl又はタングステンWを、ビア導電体24として用いてもよい。この場合、シード層22及びメッキ層については、アルミニウム又はタングステンを用いればよい。実施例2に係る半導体装置3及びその製造方法について説明する。なお、実施例1と同一の構成要素については、実施例1と同一の符号を付し、その説明を省略する。図16から図19は、実施例2に係る下側基板1及び上側基板2を3次元的に積層した半導体装置3の要部断面図であり、実施例2に係る半導体装置3の製造方法を概略的に示している。実施例2に係る半導体装置3の製造方法は、実施例1の図5から図8及び図10を用いて説明した工程と同様の工程を行った後、図16に示すように、スパッタリング等の物理的気相堆積法により、バリアメタル層30及び31を、上側基板2の表面、貫通孔13の側面及び底面に形成する。バリアメタル層30は、例えば、TiN層であり、バリアメタル層31は、例えば、Ti層である。バリアメタル層30の厚さは、例えば、100nm程度であり、バリアメタル層31の厚さは、例えば、100nm程度である。次に、図17に示すように、スパッタリング等の物理的気相堆積PVD法により、バリアメタル層31の表面上にシード層32を形成する。シード層32は、例えば、銅である。シード層32の厚さは、例えば、250nm程度である。実施例2に係る半導体装置3の製造方法においては、貫通孔13の側面にバリアメタル層30及び31が良好に被覆されている。したがって、実施例2に係る半導体装置3の製造方法においては、貫通孔13の側面にシード層32を良好に被覆することが可能である。実施例2に係る半導体装置3の製造方法においては、バリアメタル層30、31及びシード層32の被覆性を低下させずに、貫通孔13の側面にバリアメタル層30、31及びシード層32を被覆することが可能である。このように、実施例1に係る半導体装置3の製造方法によれば、貫通孔9に形成されたスキャロップ形状10及びアンダーカット11を修復することにより、バリアメタル層30、31及びシード層32の被覆性を向上させることができる。そして、図18に示すように、バリアメタル層30、31及びシード層32を電極として、電解メッキ法により、シード層32の表面上にメッキ層を形成することにより、シード層32及びメッキ層を有する導電層33を、上側基板2の上方及び貫通孔13の中に形成する。メッキ層及び導電層33は、例えば、銅である。図18に示すように、貫通孔13の中にはボイドが生じていない。したがって、貫通孔13の中には、導電層33が完全又は略完全に埋め込まれている。次いで、図19に示すように、化学機械研磨CMP等により、上側基板2及び貫通孔13の上方の導電層33を除去することにより、貫通孔13の中にビア導電体34を形成する。図19に示すように、配線層4の上方にビア導電体34が配置されている。すなわち、ビア導電体34の下方に配線層4が形成されている。必要に応じて、上側基板2の表面上や、ビア導電体34の表面上に、配線を形成してもよい。例えば、上側基板2の表面上及びビア導電体34の表面上に、銅層をスパッタリング又はメッキ等により形成し、レジストパターンをマスクとして銅層をエッチングすることにより、上側基板2の表面上及びビア導電体34の表面上に配線を形成してもよい。更に、半導体基板を、上側基板2の上方に積層してもよい。実施例2に係る半導体装置3においては、ビア導電体34にはシリサイドは形成されておらず、上側基板2への銅の拡散も発生していない。したがって、実施例2に係る半導体装置3の製造方法によれば、良好なデバイス特性を有する半導体装置3を製造することが可能である。ビア導電体34は、銅であるが、銅に代えて、アルミニウムAl又はタングステンWを、ビア導電体34として用いてもよい。この場合、シード層32及びメッキ層については、アルミニウム又はタングステンを用いればよい。以上実施例に沿って、実施形態を説明したが、実施形態はこれらに制限されるものではなく、種々の変更、改良、置換、組み合わせなどを行ってもよい。例えば、実施例1及び実施例2において、下側基板1の裏面に導電体パターンを配置するようにしてもよい。実施例1及び実施例2では、ボッシュ法を用いて上側基板2、酸化シリコン膜6及び接着層5をエッチングすることにより、貫通孔9を上側基板2、酸化シリコン膜6及び接着層5に形成する例を示した。実施形態では、ボッシュ法に限定されるものではなく、他のエッチング方法を用いて上側基板2、酸化シリコン膜6及び接着層5をエッチングしてもよい。そして、他のエッチング方法を用いて上側基板2及び接着層5をエッチングすることにより、貫通孔9を上側基板2、酸化シリコン膜6及び接着層5に形成してもよい。他のエッチング方法を用いて貫通孔9を上側基板2、酸化シリコン膜6及び接着層5に形成する際に、貫通孔9の側面にスキャロップ形状10及びアンダーカット11が形成された場合、実施例1及び実施例2で説明した処理を行うことにより、スキャロップ形状10及びアンダーカット11を修復するようにしてもよい。実施例1及び実施例2では、貫通孔9の側面にスキャロップ形状10及びアンダーカット11が形成された例を示した。これに限らず、実施形態では、貫通孔9の側面に、種々の形状の凹部、凸部又は凹凸部が形成された場合、実施例1及び実施例2で説明した処理を行うことにより、貫通孔9の側面に形成された種々の形状の凹部、凸部又は凹凸部を修復するようにしてもよい。比較例1比較例1では、実施例1の図5から図7を用いて説明した工程と同様の工程を行った後、プラズマCVD法により絶縁性バリア膜20を、上側基板2の表面、貫通孔9の側面及び底面に形成した。次に、比較例1では、シランSiH4及びアンモニアNH3をソースガスとし、300°CのプラズマCVD法により厚さ200nmの窒化シリコン膜を、上側基板2の表面上及び貫通孔9の側面に形成することを試みた。しかし、上側基板2の貫通孔9に形成されたスキャロップ形状10及び接着層5の貫通孔9に形成されたアンダーカット11には、絶縁性バリア膜20が良好には形成されず、絶縁性バリア膜20の被覆性は低い結果となった。そして、比較例1では、リアクティブイオンエッチングRIE法により、CF4とO2との混合ガスを用いた異方性エッチングを行うことにより、上側基板2の表面に形成された絶縁性バリア膜20、貫通孔9の底面に形成された絶縁性バリア膜20を除去した。次いで、比較例1では、スパッタリング等の物理的気相堆積PVD法により、バリアメタル層21を、上側基板2の表面、貫通孔9の側面及び底面に形成した。次に、比較例1では、スパッタリング等の物理的気相堆積PVD法により、シード層22をバリアメタル層21の表面上に形成した。比較例1では、バリアメタル層21の厚さが100nmになり、シード層22の厚さが250nmになるように、バリアメタル層21及びシード層22を形成することを試みた。しかし、貫通孔9の側面にはバリアメタル層21が良好に形成されず、また、バリアメタル層21の表面上にはシード層22が良好に形成されず、バリアメタル層21及びシード層22の被覆性は低い結果となった。そして、比較例1では、バリアメタル層21及びシード層22を電極として、電解メッキ法により、シード層22の表面上に銅のメッキ層を形成することにより、シード層22及び銅のメッキ層を有する導電層23を、上側基板2の上方及び貫通孔9の中に形成した。次いで、比較例1では、化学機械研磨CMPにより、上側基板2及び貫通孔9の上方の導電層23を除去することにより、貫通孔9の中にビア導電体24を形成した。比較例1において、ビア導電体24の観察を行ったところ、貫通孔9の中にボイドの発生及びビア導電体24にシリサイドの形成が確認され、半導体装置3のデバイス特性にも著しい低下が生じていた。比較例2比較例2では、実施例1の図5から図7を用いて説明した工程と同様の工程を行った後、上側基板2の上に閉塞材60を滴下し、スキージにより貫通孔9の中に閉塞材60を刷り込んだ。閉塞剤60として、AE1650アサヒ化学研究所製、粘度2000dPasとアロニックスM-350東亜合成株式会社製とを95wt:5wtの比率で混合したものを使用した。次に、実施例1と同様の方法により、絶縁性バリア膜20、バリアメタル層21及びシード層22の形成を試みた。しかし、貫通孔9の中に閉塞材60がほとんど埋め込まれておらず、絶縁性バリア膜20、バリアメタル層21及びシード層22の被覆性が非常に悪かったため、試験を中止した。