"少なくとも半導体素子と、当該半導体素子が形成された半導体基板上に絶縁膜を介して形成された保護用ダイオードとを有する半導体装置において、前記保護用ダイオードが、n型半導体層とp型半導体層とが交互に複数接して配置され、かつ当該n型半導体層と当該p型半導体層とからなるpn接合が一つおきに導電膜で短絡された複数の単方向ダイオードで構成され、前記保護用ダイオードのカソード電極が前記半導体素子のゲート電極と接続し、前記保護用ダイオードのアノード電極が前記半導体素子の低電位側主電極と接続することを特徴とする半導体装置。少なくとも半導体素子と、当該半導体素子が形成された半導体基板上に絶縁膜を介して形成された保護用ダイオードとを有する半導体装置において、前記保護用ダイオードが、n型半導体層とp型半導体層とが交互に複数接して配置され、かつ当該n型半導体層と当該p型半導体層とからなるpn接合が一つおきに導電膜で短絡された複数の単方向ダイオードで構成され、前記保護用ダイオードのカソード電極が前記半導体素子の高電位側主電極と接続し、前記保護用ダイオードのアノード電極が前記半導体素子のゲート電極と接続することを特徴とする半導体装置。前記保護用ダイオードのカソード電極またはアノード電極が、前記半導体基板に形成された制御回路を介して前記半導体素子のゲート電極に接続することを特徴とする請求項1または2に記載の半導体装置。前記n型半導体層の不純物濃度が前記p型半導体層の不純物濃度より低く、前記n型半導体層の不純物ドーズ量が1×1013cm2以上5×1014cm2以下であることを特徴とする請求項1または2に記載の半導体装置。前記保護用ダイオードの前記pn接合と前記n型半導体層上の前記導電膜の間の距離が1.5μm以上4.0μm以下であることを特徴とする請求項4に記載の半導体装置。前記保護用ダイオードのカソード電極と接する前記n型半導体層が低濃度層と高濃度層で形成され、前記低濃度層の不純物ドーズ量が1×1013cm2以上5×1014cm2以下であり、前記高濃度層の不純物ドーズ量が当該低濃度層の不純物ドーズ量よりも高いことを特徴とする請求項1または2に記載の半導体装置。前記保護用ダイオードのカソード電極および当該カソード電極と接する前記n型半導体層がそれぞれ複数形成されることを特徴とする請求項6に記載の半導体装置。前記導電膜で短絡したpn接合の平面形状は、前記n型半導体層と前記p型半導体層とが凹凸状に入り組んだ形状となっていることを特徴とする請求項1または2に記載の半導体装置。少なくとも半導体素子と、当該半導体素子が形成された半導体基板上に絶縁膜を介して形成された保護用ダイオードとを有する半導体装置において、前記保護用ダイオードのカソード電極が前記半導体素子のゲート電極と接続し、前記保護用ダイオードのアノード電極が前記半導体素子の低電位側主電極と接続し、前記保護用ダイオードが、高濃度の第1導電型半導体層、中濃度の第1導電型半導体層、低濃度の第2導電型半導体層、高濃度の第2導電型半導体層の順に接して形成した4層の単方向ダイオードからなり、前記低濃度の第2導電型半導体層の幅が、クランプ電圧で空乏層がリーチスルーする幅であることを特徴とする半導体装置。少なくとも半導体素子と、当該半導体素子が形成された半導体基板上に絶縁膜を介して形成された保護用ダイオードとを有する半導体装置において、前記保護用ダイオードのカソード電極が前記半導体素子の高電位側主電極に接続し、前記保護用ダイオードのアノード電極が前記半導体素子のゲート電極に接続し、前記保護用ダイオードが、高濃度の第1導電型半導体層、中濃度の第1導電型半導体層、低濃度の第2導電型半導体層、高濃度の第2導電型半導体層の順に接して形成した4層の単方向ダイオードからなり、前記低濃度の第2導電型半導体層の幅が、クランプ電圧で空乏層がリーチスルーを起こす幅であることを特徴とする半導体装置。前記保護用ダイオードのカソード電極またはアノード電極が、前記半導体基板に形成された制御回路を介して前記半導体素子のゲート電極に接続することを特徴とする請求項9または10に記載の半導体装置。前記保護用ダイオードが、前記4層の単方向ダイオードを順方向に直列接続して形成した多段の単方向ダイオードであることを特徴とする請求項9または10に記載の半導体装置。少なくとも半導体素子と、当該半導体素子が形成された半導体基板上に絶縁膜を介して形成された保護用ダイオードとを有する半導体装置において、前記保護用ダイオードの一方の主電極が前記半導体素子の低電位側主電極に接続し、前記保護用ダイオードの他方の主電極が前記半導体素子のゲート電極に接続し、前記保護用ダイオードが、高濃度の第1導電型半導体層、中濃度の第1導電型半導体層、低濃度の第2導電型半導体層、高濃度の第2導電型半導体層、低濃度の第2導電型半導体層、中濃度の第1導電型半導体層、高濃度の第1導電型半導体層の順に接して形成された7層の双方向ダイオードからなり、前記低濃度の第2導電型半導体層の幅が、クランプ電圧で空乏層がリーチスルーを起こす幅であることを特徴とする半導体装置。少なくとも半導体素子と、当該半導体素子が形成された半導体基板上に絶縁膜を介して形成された保護用ダイオードとを有する半導体装置において、前記保護用ダイオードの一方の主電極が前記半導体素子の高電位側主電極に接続し、前記保護用ダイオードの他方の主電極が前記半導体素子のゲート電極に接続し、前記保護用ダイオードが、高濃度の第1導電型半導体層、中濃度の第1導電型半導体層、低濃度の第2導電型半導体層、高濃度の第2導電型半導体層、低濃度の第2導電型半導体層、中濃度の第1導電型半導体層、高濃度の第1導電型半導体層の順に接して形成された7層の双方向ダイオードからなり、前記低濃度の第2導電型半導体層の幅が、クランプ電圧で空乏層がリーチスルーを起こす幅であることを特徴とする半導体装置。前記保護用ダイオードの他方の主電極が、前記半導体基板に形成された制御回路を介して前記半導体素子のゲート電極に接続することを特徴とする請求項13または14に記載の半導体装置。前記保護用ダイオードが、前記7層の双方向ダイオードを直列接続して形成された多段の双方向ダイオードからなることを特徴とする請求項13または14に記載の半導体装置。前記7層の双方向ダイオードの直列接続した箇所の主電極を除去することを特徴とする請求項16に記載の半導体装置。前記保護用ダイオードがポリシリコン層または単結晶シリコン層からなることを特徴とする請求項1、2、9、10、13または14のいずれか一つに記載の半導体装置。前記保護用ダイオードの前記低濃度の第2導電型半導体層が低濃度のp型半導体層からなるとき、当該低濃度のp型半導体層の幅が2μm以下であることを特徴とする請求項9、10、13または14のいずれか一つに記載の半導体装置。前記半導体素子が、パワーMOS型素子であるIGBTもしくはMOSFETであることを特徴とする請求項1、2、9、10、13または14のいずれか一つに記載の半導体装置。前記した内容をまとめると、次のようになる。1保護用ダイオード81,83の耐圧や高い破壊耐量を確保するためには、保護用ダイオード81,83を構成する単体の単方向ダイオード81aの接合面積を大きくして、単方向ダイオード81aの個数を増やす必要がある。しかしながら、保護用ダイオード81,83の面積が大きくなり、チップ面積が大きくなってしまう。2pアノード層21およびnカソード層22,23の不純物濃度が高いと単体の単方向ダイオード81aの耐圧は低くなる。保護用ダイオード81,83として必要な耐圧を確保するためには、単方向ダイオード81aの個数を増やす必要がある。しかしながら、単方向ダイオード81aの個数を増やすと保護用ダイオード81,83の面積が大きくなり、チップ面積が大きくなってしまう。さらに、pアノード層21およびnカソード層22,23を気相拡散によって形成する場合、pアノード層21およびnカソード層22,23の面積は大きくなり、保護用ダイオード81、83の面積が増大するため、チップ面積が大きくなってしまう。3単体の単方向ダイオード81aのpアノード層21またはnカソード層22,23の不純物濃度を低くして耐圧を高くし、かつ単方向ダイオード81aの個数を減らして所望の保護用ダイオード81,83の耐圧を確保しようとすると、図12に示すように、クランプ電圧が繰り返し印加されたときに保護用ダイオード81、83の耐圧が上昇して、保護用ダイオード81,83としての保護機能が失われる。4保護用ダイオードの面積を縮小化するために、双方向ダイオードで構成した保護用ダイオード83とすると、ゲート端子Gに負のサージ電圧が印加された際に制御回路91を構成するMOSFETのボディーダイオード寄生ダイオードが順方向にバイアスされ、ゲート端子Gに向って大きな電流が流れてMOSFETが破壊する。そのため、ゲート端子Gに双方向ダイオードで構成された保護用ダイオード83のカソードを接続した場合には、半導体装置を負のサージ電圧から保護できない。また、上記特許文献1には、pn接合を一つおきに金属膜で短絡して双方向ダイオードを単方向ダイオードにした保護用ダイオードについては記載されていない。また、p高濃度層/p低濃度層/n中濃度層/n高濃度層の4層構造については記載されていない。さらに繰り返しのクランプ電圧による保護用ダイオードの耐圧上昇を防止する方策については記載されていない。低濃度層は、保護用ダイオードを構成する複数の単方向ダイオードのうち、他の単方向ダイオードよりも低い不純物濃度を有する。中濃度層は、低濃度層よりも高く、かつ高濃度層よりも低い不純物濃度を有する。この発明は、上述した従来技術による問題点を解消するため、高い破壊耐量とチップ面積の縮小化とを両立した半導体装置を提供することを目的とする。また、クランプ電圧が繰り返し印加されても耐圧の上昇を抑制することができる半導体装置を提供することを目的とする。また、ゲート端子に入力される負のサージ電圧による破壊を防止することができる半導体装置を提供することを目的とする。上述した課題を解決し、本発明の目的を達成するため、請求項1の発明にかかる半導体装置は、少なくとも半導体素子と、当該半導体素子が形成された半導体基板上に絶縁膜を介して形成された保護用ダイオードとを有する半導体装置において、前記保護用ダイオードが、n型半導体層とp型半導体層とが交互に複数接して配置され、かつ当該n型半導体層と当該p型半導体層とからなるpn接合が一つおきに導電膜で短絡された複数の単方向ダイオードで構成され、前記保護用ダイオードのカソード電極が前記半導体素子のゲート電極と接続し、前記保護用ダイオードのアノード電極が前記半導体素子の低電位側主電極IGBTの場合はエミッタ電極、nチャネルMOSFETの場合はソース電極と接続することを特徴とする。また、上述した従来技術による問題点を解消するため、請求項2にかかる半導体装置は、少なくとも半導体素子と、当該半導体素子が形成された半導体基板上に絶縁膜を介して形成された保護用ダイオードとを有する半導体装置において、前記保護用ダイオードが、n型半導体層とp型半導体層とが交互に複数接して配置され、かつ当該n型半導体層と当該p型半導体層とからなるpn接合が一つおきに導電膜で短絡された複数の単方向ダイオードで構成され、前記保護用ダイオードのカソード電極が前記半導体素子の高電位側主電極IGBTの場合はコレクタ電極、nチャネルMOSFETの場合はドレイン電極と接続し、前記保護用ダイオードのアノード電極が前記半導体素子のゲート電極と接続することを特徴とする。ここで、一つおきに短絡されるpn接合は、順バイアス時に逆阻止状態となる接合である。また、請求項3の発明かかる半導体装置は、請求項1または2に記載の発明において、前記保護用ダイオードのカソード電極またはアノード電極が、前記半導体基板に形成された制御回路を介して前記半導体素子のゲート電極に接続することを特徴とする。また、請求項4の発明にかかる半導体装置は、請求項1または2に記載の発明において、前記n型半導体層の不純物濃度が前記p型半導体層の不純物濃度より低く、前記n型半導体層の不純物ドーズ量が1×1013cm2以上5×1014cm2以下であることを特徴とする。また、請求項5の発明にかかる半導体装置は、請求項4に記載の発明において、前記保護用ダイオードの前記pn接合と前記n型半導体層上の前記導電膜の間の距離が1.5μm以上4.0μm以下であることを特徴とする。また、請求項6の発明にかかる半導体装置は、請求項1または2に記載の発明において、前記保護用ダイオードのカソード電極と接する前記n型半導体層が低濃度層と高濃度層で形成され、前記低濃度層の不純物ドーズ量が1×1013cm2以上5×1014cm2以下であり、前記高濃度層の不純物ドーズ量が当該低濃度層の不純物ドーズ量よりも高いことを特徴とする。また、請求項7の発明にかかる半導体装置は、請求項6に記載の発明において、前記保護用ダイオードのカソード電極および当該カソード電極と接する前記n型半導体層がそれぞれ複数形成されることを特徴とする。また、請求項8の発明にかかる半導体装置は、請求項1または2に記載の発明において、前記導電膜で短絡したpn接合の平面形状は、前記n型半導体層と前記p型半導体層とが凹凸状に入り組んだ形状となっていることを特徴とする。また、上述した従来技術による問題点を解消するため、請求項9の発明にかかる半導体装置は、少なくとも半導体素子と、当該半導体素子が形成された半導体基板上に絶縁膜を介して形成された保護用ダイオードとを有する半導体装置において、前記保護用ダイオードのカソード電極が前記半導体素子のゲート電極と接続し、前記保護用ダイオードのアノード電極が前記半導体素子の低電位側主電極と接続し、前記保護用ダイオードが、高濃度の第1導電型半導体層、中濃度の第1導電型半導体層、低濃度の第2導電型半導体層、高濃度の第2導電型半導体層の順に接して形成した4層の単方向ダイオードからなり、前記低濃度の第2導電型半導体層の幅が、クランプ電圧で空乏層がリーチスルーする幅であることを特徴とする。ここで、保護用ダイオードを構成する複数の半導体層のうち、他の半導体層よりも不純物濃度が低い場合を低濃度とし、低濃度の半導体層よりも不純物濃度が高い場合を中濃度および高濃度とする。中濃度の半導体層は、高濃度の半導体層よりも不純物濃度が低い以下、他の請求項についても同様。また、上述した従来技術による問題点を解消するため、請求項10の発明にかかる半導体装置は、少なくとも半導体素子と、当該半導体素子が形成された半導体基板上に絶縁膜を介して形成された保護用ダイオードとを有する半導体装置において、前記保護用ダイオードのカソード電極が前記半導体素子の高電位側主電極に接続し、前記保護用ダイオードのアノード電極が前記半導体素子のゲート電極に接続し、前記保護用ダイオードが、高濃度の第1導電型半導体層、中濃度の第1導電型半導体層、低濃度の第2導電型半導体層、高濃度の第2導電型半導体層の順に接して形成した4層の単方向ダイオードからなり、前記低濃度の第2導電型半導体層の幅が、クランプ電圧で空乏層がリーチスルーを起こす幅であることを特徴とする。また、請求項11の発明にかかる半導体装置は、請求項9または10に記載の発明において、前記保護用ダイオードのカソード電極またはアノード電極が、前記半導体基板に形成された制御回路を介して前記半導体素子のゲート電極に接続することを特徴とする。また、請求項12の発明にかかる半導体装置は、請求項9または10に記載の発明において、前記保護用ダイオードが、前記4層の単方向ダイオードを順方向に直列接続して形成した多段の単方向ダイオードであることを特徴とする。また、上述した従来技術による問題点を解消するため、請求項13の発明にかかる半導体装置は、少なくとも半導体素子と、当該半導体素子が形成された半導体基板上に絶縁膜を介して形成された保護用ダイオードとを有する半導体装置において、前記保護用ダイオードの一方の主電極が前記半導体素子の低電位側主電極に接続し、前記保護用ダイオードの他方の主電極が前記半導体素子のゲート電極に接続し、前記保護用ダイオードが、高濃度の第1導電型半導体層、中濃度の第1導電型半導体層、低濃度の第2導電型半導体層、高濃度の第2導電型半導体層、低濃度の第2導電型半導体層、中濃度の第1導電型半導体層、高濃度の第1導電型半導体層の順に接して形成された7層の双方向ダイオードからなり、前記低濃度の第2導電型半導体層の幅が、クランプ電圧で空乏層がリーチスルーを起こす幅であることを特徴とする。また、上述した従来技術による問題点を解消するため、請求項14の発明にかかる半導体装置は、少なくとも半導体素子と、当該半導体素子が形成された半導体基板上に絶縁膜を介して形成された保護用ダイオードとを有する半導体装置において、前記保護用ダイオードの一方の主電極が前記半導体素子の高電位側主電極に接続し、前記保護用ダイオードの他方の主電極が前記半導体素子のゲート電極に接続し、前記保護用ダイオードが、高濃度の第1導電型半導体層、中濃度の第1導電型半導体層、低濃度の第2導電型半導体層、高濃度の第2導電型半導体層、低濃度の第2導電型半導体層、中濃度の第1導電型半導体層、高濃度の第1導電型半導体層の順に接して形成した7層の双方向ダイオードからなり、前記低濃度の第2導電型半導体層の幅が、クランプ電圧で空乏層がリーチスルーを起こす幅であることを特徴とする。また、請求項15の発明にかかる半導体装置は、請求項13または14に記載の発明において、前記保護用ダイオードの他方の主電極が、前記半導体基板に形成された制御回路を介して前記半導体素子のゲート電極に接続することを特徴とする。また、請求項16の発明にかかる半導体装置は、請求項13または14に記載の発明において、前記保護用ダイオードが、前記7層の双方向ダイオードを直列接続して形成された多段の双方向ダイオードからなることを特徴とする。また、請求項17の発明にかかる半導体装置は、請求項16に記載の発明において、前記7層の双方向ダイオードの直列接続した箇所の主電極を除去することを特徴とする。また、請求項18の発明にかかる半導体装置は、請求項1、2、9、10、13または14のいずれか一つに記載の発明において、前記保護用ダイオードがポリシリコン層または単結晶シリコン層からなることを特徴とする。また、請求項19の発明にかかる半導体装置は、請求項9、10、13または14のいずれか一つに記載の発明において、前記保護用ダイオードの前記低濃度の第2導電型半導体層が低濃度のp型半導体層からなるとき、該低濃度のp型半導体層の幅が2μm以下であることを特徴とする。また、請求項20の発明にかかる半導体装置は、請求項1、2、9,10、13または14のいずれか一つに記載の発明において、前記半導体素子が、パワーMOS型素子であるIGBT絶縁ゲート型バイポーラトランジスタもしくはMOSFETMOS駆動型電界効果トランジスタであることを特徴とする。上述した発明によれば、pアノード層とnカソード層を交互に形成し、順バイアス時に逆阻止状態になるpn接合を一つおきに導電膜金属膜で短絡する保護用ダイオードを半導体素子に接続することで、サージ電圧に対して高い破壊耐量を有し、かつチップ面積の小さな半導体装置を提供することができる。また、半導体装置のゲート端子に入力される負のサージ電圧に対して高い破壊耐量を確保することできる。また、pアノード層の不純物濃度よりnカソード層の不純物濃度を低くし、このnカソード層の不純物濃度をドーズ量1×1013cm2以上5×1014cm2以下とすることで、繰り返しクランプ電圧が印加された場合でも保護用ダイオードの耐圧が上昇することを抑制することができる。また、nカソード層の幅を1.5μm以上にすることで、繰り返しクランプ電圧が印加された場合でも保護用ダイオードの耐圧が上昇することを抑制することができる。また、nカソード層の幅を4.0μm以下とすることで、動作抵抗を低く抑えることができる。また、保護用ダイオードのカソード電極と接するnカソード層を低濃度層と高濃度層で形成し、高濃度層を低濃度の不純物ドーズである1×1013cm2以上5×1014cm2以下より高くすることでオーミックコンタクトが得られる。また、このカソード電極とnカソード層を複数接して形成し、複数のカソード電極の中からカソード電極を選択することで保護用ダイオードの耐圧を変更および調整することができる。また、nカソード層の不純物濃度よりpアノード層の不純物濃度を低くし、pアノード層の幅をクランプ電圧が印加された場合に空乏層が伸びる長さより狭くして、空乏層がリーチスルーする状態とすることで、繰り返しクランプ電圧が印加された場合でも保護用ダイオードを一定の電圧に保つことができる。また、nカソード層を、pアノード層低濃度の第2導電型半導体層より不純物濃度が高い第1n層中濃度の第1導電型半導体層とこの第1n層よりさらに高い第2n層高濃度の第1導電型半導体層とで構成し、pアノード層の幅を2μm以下にすることで、pアノード層の不純物濃度が低い場合には、繰り返しクランプ電圧が印加された場合に空乏層がリーチスルーして保護用ダイオードの耐圧は一定となる。一方、pアノード層の不純物濃度がリーチスルーしない高い不純物濃度の場合には、そもそも繰り返しクランプ電圧が印加された場合に保護用ダイオードの耐圧は上昇しない。つまり、pアノード層の幅を2μm以下とすれば、繰り返しクランプ電圧が印加された場合に、保護用ダイオードの耐圧の上昇を抑制することができる。さらに、第1n層を設けることで、第1n層を設けない場合に比べて、第1n層に広がる空乏層が伸びるため、高耐圧化を図ることができる。本発明にかかる半導体装置によれば、高い破壊耐量とチップ面積の縮小化とを両立することができるという効果を奏する。また、クランプ電圧が繰り返し印加されても耐圧の上昇を抑制することができるという効果を奏する。また、ゲート端子に入力される負のサージ電圧による破壊を防止することができるという効果を奏する。以下に添付図面を参照して、この発明にかかる吸着機構の好適な実施の形態を詳細に説明する。なお、以下の実施の形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。以下の説明で、pは導電型がp型、nは導電型がn型であることを表す。また、従来構造と同一部位には同一の符号を付した。実施の形態1図1は、実施の形態1にかかる半導体装置の要部を示す説明図である。また、図2は、図1の保護用ダイオードの要部を示す平面図である。図2aは、保護用ダイオード71の要部を示す平面図である。図2bは、図2aの切断線A-A’における断面図である。また、図3は、図1の半導体装置を示す等価回路図である。また、図4は、図1の保護用ダイオードと制御回路との接続関係を示す結線図である。図1に示すように、半導体装置100は、低濃度n半導体層3の表面に、出力段となる縦型や横型のIGBT72が形成された領域IGBT領域と、IGBT72を駆動する横型MOSFETやダイオードおよび抵抗など複数のデバイスが形成されてそれぞれ所定の配線接続がなされた制御回路73が形成された領域制御回路領域と、保護用ダイオード71が形成された領域保護用ダイオード領域とで構成される。制御回路領域は、例えば、低濃度n半導体層3の中央部に配置される。IGBT領域は、制御回路領域に隣り合う図1の紙面右側。保護用ダイオード領域は、制御回路領域を挟んでIGBT領域と反対側に隣り合う図1の紙面左側。図1に示す半導体装置100において、低濃度n半導体層3は、高濃度n半導体層2上に配置される。低濃度n半導体層3は、高濃度n半導体層2よりも低い不純物濃度を有する。高濃度n半導体層2は、p半導体基板1上に配置される。高濃度n半導体層2は、p半導体基板1よりも高い不純物濃度を有する。制御回路領域には、低濃度n半導体層3の表面層に複数のpウエル層34が配置される。pウエル層34は、互いに離れて複数配置される。各pウエル層34の表面層には、制御回路73を構成するMOSFET、ダイオードおよび抵抗Rg不図示などが配置される。図1に図示されたMOSFETおよびダイオードは、それぞれ異なるpウエル層34に配置される。具体的には、一方のpウエル層34の表面層には、MOSFETとしてnソース層35aおよびnドレイン層35bが設けられ、他方のpウエル層34の表面層には、ダイオードとしてnカソード層35cが設けられる。nソース層35aとnドレイン層35bとに挟まれたpウエル層34上には、ゲート絶縁膜37を介してゲート電極38が配置される。ソース電極54は、nソース層35aに接する。ドレイン電極55は、nドレイン層35bに接する。図示しないが、MOSFETが設けられたpウエル層34内には、ソース電極54と接続してMOSFETのボディダイオード寄生ダイオードが形成される。カソード電極56は、nカソード層35cに接する。アノード電極57は、nカソード層35cが設けられたpウエル層34に接する。IGBT領域には、低濃度n半導体層3の表面層にpウエル層4が配置される。pウエル層4の表面層には、パワー半導体素子であるIGBT72のnエミッタ層5が配置される。nエミッタ層5と低濃度n半導体層3とに挟まれたpウエル層4上には、ゲート絶縁膜7を介してゲート電極10が配置される。エミッタ電極12は、nエミッタ層5およびpウエル層4上に接する。また、pコレクタ層となるp半導体基板1の裏面にIGBT72を構成するコレクタ電極11が配置される。保護用ダイオード領域には、低濃度n半導体層3上に絶縁膜60LOCOS酸化膜が形成されている。絶縁膜60上には、pアノード層21とnカソード層22が交互に配置されたポリシリコン層からなる保護用ダイオード71が配置される。つまり、保護用ダイオード71のpアノード層21とnカソード層22とでpn接合74が形成される。保護用ダイオード71のpアノード層21およびnカソード層22上には、層間絶縁膜61が設けられている。図2に示すように、層間絶縁膜61には、コンタクトホール51a、コンタクトホール52aおよびコンタクトホール53aが形成されている。コンタクトホール51aは、制御回路領域から最も離れたnカソード層22を選択的に露出する。コンタクトホール52aは、制御回路領域に最も近いpアノード層21を選択的に露出する。コンタクトホール53aは、一つおきにpn接合74近傍のpアノード層21およびnカソード層22を選択的に露出する。コンタクトホール53aに露出するpアノード層21およびnカソード層22は金属膜導電膜53で短絡される。コンタクトホール51aに露出するnカソード層22はカソード電極51に接続する。コンタクトホール52aに露出するpアノード層21はアノード電極52に接続する。順バイアス時に逆阻止状態になるpn接合74を金属膜53で一つおきに短絡することで、保護用ダイオード71は直列接続した双方向ダイオードから直列接続した単方向ダイオード71aに変換される。このように、ポリシリコン層からなる単方向ダイオード71aを複数接触させることで、単体の単方向ダイオード81aを直列接続する従来の保護用ダイオード81図19参照と比べて保護用ダイオード71の面積は小さくなる。その理由は、保護用ダイオード81のように単方向ダイオード81aを直列接続する場合、隣接する単方向ダイオード81aの間の隙間81b図19参照が生じるからである。これにより、保護用ダイオード71は、従来よりもチップ面積を縮小化することができる。また、図1に示すように、半導体装置100のゲート端子Gは、制御回路73を介してIGBT72のゲート電極10に接続される。保護用ダイオード71のカソード電極51は、半導体装置100のゲート端子Gにパッド電極58を介して接続される。さらに、保護用ダイオード71のカソード電極51は、制御回路73を介してIGBT72のゲート電極10に接続される。保護用ダイオード71のアノード電極52は、パッド電極59を介してIGBT72のエミッタ電極12に接続される。つまり、保護用ダイオード71は、ゲート端子GとIGBT72のエミッタ電極10の間に挿入される。これにより、制御回路73とIGBT72のゲートは保護用ダイオード71によってサージ電圧から保護される。保護用ダイオード71は、pアノード層21とnカソード層22の繰り返し数を変更することで、保護用ダイオード71の耐圧の変更および調整を行うことができる。また、保護用ダイオード71をIGBT72のサージ保護に用いることにより、高い破壊耐量とチップ面積の縮小化を図った半導体装置100を提供することができる。保護用ダイオード71を用いると、ゲート端子Gに負のサージが印加された場合にも、ボディダイオード寄生ダイオードに過大な電流が流れることがない。このため、制御回路73のMOSFETはサージから保護される。上述した説明では、保護用ダイオード71をIGBT72のゲートとエミッタに接続した場合について説明したが、保護用ダイオード71をIGBT72のゲートとコレクタに接続してもよい。この場合においても、サージからIGBT72を保護することができ、かつ高い破壊耐量を有する半導体装置100とすることができる。つぎに、保護用ダイオード71の耐圧安定性と諸元について説明する。図5~7は、実施の形態1にかかる単方向ダイオードの電気的特性について示す特性図である。図5には、クランプ電圧印加による単方向ダイオード71aの耐圧変動率および初期の耐圧と、nカソード層22の不純物ドーズ量との関係を示す。図6には、耐圧と、pn接合74からnカソード層22上の金属膜53のpn接合74側の端部までの距離以下、pn接合74と金属膜53の間の距離とするL図2参照との関係を示す。図7には、保護用ダイオード71の動作抵抗とpn接合74と金属膜53の間の距離Lとの関係を示す図である。ここでいう耐圧は保護用ダイオード71のカソード-アノード間の耐圧であり、アバランシェ降伏またはリーチスルー降伏による耐圧である。また、保護用ダイオード71がクランプされる回数は耐圧がほぼ飽和する10回程度とした。図5に示すように、nカソード層22の不純物ドーズ量が低い程、耐圧は高くなる。このため、単方向ダイオード71aの直列数を減らしても所望の耐圧を維持することができ、保護用ダイオード71の面積を縮小化することができる。しかし、nカソード層22の不純物ドーズ量が低くなると、保護用ダイオード71にクランプ電圧が繰り返し印加された場合に保護用ダイオード71の耐圧は上昇してしまい、保護機能が低下する。一方、nカソード層22の不純物ドーズ量を高くすると、耐圧変動率は小さくなるが初期の耐圧が低下する。したがって、保護用ダイオード71の耐圧を確保するためには、単方向ダイオード71aの直列数を増加する必要があるが、保護用ダイオード71の面積は大きくなり、その結果、チップ面積が増大する。図6に示すように、pn接合74と金属膜53の間の距離Lが1.5μm以下になると、耐圧は低下する。その理由は、pn接合74から広がる空乏層が金属膜53に達してリーチスルーするからである。また、図7に示すように、pn接合74と金属膜53の間の距離Lが4.0μmより長くなると、動作抵抗は急激に大きくなる。したがって、保護用ダイオード71を次の1~3のように形成すると、保護用ダイオード71の耐圧の上昇を抑制することができる。1pアノード層21はnカソード層22よりも高い不純物濃度とし、nカソード層22はpアノード層21よりも低い不純物濃度とするのがよい。2pアノード層21およびnカソード層22のそれぞれの領域の不純物ドーズ量は、pアノード層21が1.0×1015/cm2、nカソード層22が1.0×1013/cm2以上5.0×1014/cm2以下とするのがよい。3pn接合74と金属膜53の間の距離Lを1.5μm以上4.0μm以下とするのがよい。また、pアノード層21およびnカソード層22をイオン注入で形成することで、従来の気相拡散で各層を形成する場合に比べて各層の占有面積を小さくすることができる。以上、説明したように、実施の形態1によれば、ポリシリコン層からなるpアノード層21とnカソード層22を交互に形成し、順バイアス時に逆阻止状態になるpn接合を一つおきに金属膜53で短絡する保護用ダイオード71をIGBT72パワー半導体素子に接続することで、サージ電圧に対して高い破壊耐量を有し、かつチップ面積の小さな半導体装置100を提供することができる。また、半導体装置100のゲート端子Gに入力される負のサージ電圧に対して高い破壊耐量を確保することができる。また、pアノード層21の不純物濃度よりnカソード層22の不純物濃度を低くし、nカソード層22の不純物濃度をドーズ量1×1013cm2以上5×1014cm2以下とすることで、繰り返しクランプ電圧が印加された場合でも保護用ダイオード71の耐圧が上昇することを抑制することができる。また、nカソード層22の幅を1.5μm以上にすることで、繰り返しクランプ電圧が印加された場合でも保護用ダイオード71の耐圧が上昇することを抑制することができる。また、nカソード層22の幅を4.0μm以下とすることで、動作抵抗を低く抑えることができる。実施の形態2図8は、実施の形態2にかかる半導体装置の構成の要部を示す説明図である。図8aは、半導体装置200の要部を示す平面図である。図8bは、図8aの切断線A-A’における断面構造を示す断面図である。図8cは、図8aの切断線B-B’線における断面構造を示す断面図である。半導体装置200の断面構造は、実施の形態1の半導体装置100と同様である図1参照。図8には、半導体装置200を構成する保護用ダイオード75の構成のみを示す。実施の形態1の保護用ダイオード71と異なる点は、pアノード層21とnカソード層22のpn接合74がくし歯状に噛み合っている点である。つまり、金属膜53で短絡したpn接合74の平面形状は、pアノード層21とnカソード層22とが凹凸状に入り組んでいる。これにより、pアノード層21上とnカソード層22上に形成されるコンタクトホール53aの大きさを小さくしてもコンタクトに必要な面積を確保することができる。そのため、保護用ダイオード75の面積を小さくすることができる。その結果、実施の形態1と同様に高い破壊耐量とチップ面積の縮小化を図ることができる。以上、説明したように、実施の形態2によれば、実施の形態1と同様の効果を得ることができる。実施の形態3図9は、実施の形態3にかかる半導体装置の要部を示す断面図である。実施の形態1と異なる点は、次の点である。半導体基板1に絶縁層16を介して半導体層が形成されたSOISiliconOnInsulator基板などを用いる。この半導体層を低濃度n半導体層3aとし、低濃度n半導体層3aの表面SOI基板の表面より絶縁層16に達する絶縁分離領域17を形成して低濃度n半導体層3aを分離する。そして、絶縁分離領域17によって分離した低濃度n半導体層3aのうちの1つに保護用ダイオード76を形成する点である。つまり、この半導体装置300を構成する保護用ダイオード76は、ポリシリコン層ではなく単結晶シリコン層低濃度n半導体層3aからなる。また、IGBT72は低濃度n半導体層3aに形成された横型IGBTであり、pコレクタ層1aは低濃度n半導体層3aの表面層に形成されている。この場合においても実施の形態1と同様の高い破壊耐量を確保しつつチップ面積の縮小化を図ることができる。半導体基板の導電型はp型でもn型でも構わない。以上、説明したように、実施の形態3によれば、実施の形態1と同様の効果を得ることができる。実施の形態4図10は、実施の形態4にかかる半導体装置の構成の要部を示す説明図である。図10aは、半導体装置400の要部を示す平面図である。図10bは、図10aの切断線A-A’における断面構造を示す断面図である。半導体装置400の断面構造は、実施の形態1の半導体装置100と同様である図1参照。図10には、半導体装置400を構成する保護用ダイオード77の構成のみを示す。実施の形態1の保護用ダイオード71と異なるのは、ゲート端子Gと接続する保護用ダイオード77のカソード電極51に接触する低濃度のnカソード層を、コンタクトホール30となる箇所近傍を高濃度のnカソード層23とし、それ以外の箇所を低濃度のnカソード層22とした、低濃度のnカソード層22と高濃度のnカソード層23との2層で形成した点である。低濃度のnカソード層22は、高濃度のnカソード層23よりも低い不純物濃度を有する。低濃度のnカソード層22にカソード電極51を形成する場合、コンタクト抵抗が大きくなることがあるため、コンタクト部分は高濃度であることが望ましい。また、IGBT72のエミッタ電極12に接続する保護用ダイオード77のアノード電極52は、コンタクトホール31を介して高濃度のnカソード層23に接する。また、図2と異なるのはカソード電極51がアノード電極52より広くなっている点である。これによって、アノード電極52と接続する配線を狭くすることができる。また、カソード電極51を広くすることでpn接合74の断面積を大きくすることができるため、高い破壊耐量を確保することができる。以上、説明したように、実施の形態4によれば、実施の形態1と同様の効果を得ることができる。また、半導体装置400は半導体装置100図1参照より多少チップ面積が増加するが、図18に示す従来の半導体装置800と比べると高い破壊耐量とチップ面積の縮小化を図ることができる。また、保護用ダイオード77のカソード電極51と接するnカソード層23を高濃度層として形成し、高濃度層を低濃度層nカソード層22の不純物ドーズである1×1013cm2以上5×1014cm2以下より高くすることでオーミックコンタクトが得られる。実施の形態5図11は、実施の形態5にかかる半導体装置の構成の要部を示す説明図である。図11aは、半導体装置500の要部を示す平面図である。図11bは、図11aの切断線A-A’における断面構造を示す断面図である。半導体装置500の断面構造は、実施の形態1の半導体装置100と同様である図1参照。図11には、半導体装置500を構成する保護用ダイオード78の構成のみを示す。実施の形態1の保護用ダイオード71と異なるのは、独立した複数のカソード電極51を形成した点である。この場合、IGBT72のコレクタと接続する保護用ダイオード78のカソード電極51を複数のカソード電極51の中から選択することで、保護用ダイオード78の耐圧調整を行うことができる。以上、説明したように、実施の形態5によれば、実施の形態1と同様の効果を得ることができる。また、半導体装置500は、半導体装置100より多少チップ面積が増加するが、図18に示す従来の半導体装置800と比べると高い破壊耐量とチップ面積の縮小化を図ることができる。上述した実施の形態1~5では、低濃度のn半導体層nカソード層22の不純物濃度を所定の値に制御することで、クランプ電圧が複数回印加された場合でも保護用ダイオードの耐圧が上昇するのを防止できることを説明した。つぎに、低濃度のn半導体層22の長さをクランプ電圧で確実に空乏層がリーチスルーする長さとすることで、クランプ電圧を繰り返し印加しても保護用ダイオードの耐圧上昇を抑制できる例について説明する。ここでは、実施の形態1の場合と不純物濃度が逆になっており、pアノード層が低濃度で、nカソード層が高濃度の場合を例に説明する。まず、クランプ回数の増加とともに保護用ダイオードの耐圧が上昇する様子を説明する。図12は、電圧クランプ回数と保護用ダイオードの耐圧の関係を示す説明図である。低濃度層であるp層の不純物濃度が1×1014cm2、高濃度層であるn層の不純物濃度が5×1015cm2および高濃度層であるp層の不純物濃度は3×1015cm2である。図12に示すように、保護用ダイオードの耐圧はクランプ回数が増加するにつれて上昇し、クランプ回数が増えればカソード-アノード間耐圧は飽和傾向にある。この耐圧は、カソード-アノード間耐圧のことであり、アバランシェ降伏で起こる耐圧である。実施の形態6図13は、実施の形態6にかかる半導体装置の構成の要部を示す説明図である。図13aは、半導体装置600の要部を示す断面図である。図13bは、保護用ダイオード79を詳細に示す断面図である。半導体装置600を構成する保護用ダイオード79は単方向の単体ダイオードで構成されている。図14,15は、図13の半導体装置を示す等価回路図である。図14は、保護用ダイオード79をIGBTのゲート-エミッタ間に挿入した場合の等価回路図を示す。図15は、保護用ダイオード79をゲート-コレクタ間に挿入した場合の等価回路図を示す。保護用ダイオード79を構成する単方向ダイオードは、pアノード層41低濃度層、nカソード層42中濃度層、および両端に配置される高濃度のnカソード層43およびpアノード層40高濃度層である。pアノード層41は、nカソード層42よりも低い不純物濃度を有する。nカソード層42は、nカソード層43およびpアノード層40よりも低い不純物濃度を有する。nカソード層43は、nカソード層42に接する。nカソード層42は、pアノード層41に接する。pアノード層41は、pアノード層40に接する。nカソード層43およびpアノード層40は、それぞれカソード電極51とアノード電極52とのコンタクト層である。以下、保護用ダイオードを構成する複数の単方向ダイオードのうち、他の単方向ダイオードよりも不純物濃度が低い場合を低濃度とし、低濃度の層よりも不純物濃度が高い場合を中濃度および高濃度とする。中濃度の層は、高濃度の層よりも不純物濃度が低い。保護用ダイオード79である単方向ダイオードの製造方法について説明する。絶縁膜60LOCOS酸化膜上に厚さ0.5μmのポリシリコンを堆積し、フォトリソグラフィーとエッチングにより、ダイオードの形状に加工する。ポリシリコン層全面にボロンを例えばドーズ量6×1013cm2以上9×1013cm2以下程度と低濃度でイオン注入する。また、中濃度層であるnカソード層42に選択的にリンまたは砒素をドーズ量2×1014cm2以上9×1014cm2以下程度でイオン注入する。高濃度のpアノード層40には選択的にボロンを例えばドーズ量3×1015cm2程度と高濃度でイオン注入する。高濃度のnカソード層43には選択的にリンまたは砒素を例えばドーズ量5×1015cm2程度と高濃度でイオン注入する。このとき、高濃度のpアノード層40と中濃度のnカソード層42に挟まれた低濃度のpアノード層41の幅Mは2μm以下となるようにする。つまり、保護用ダイオード79は、n層高濃度のnカソード層43/n層中濃度のnカソード層42/p層低濃度のアノード層41/p層高濃度のpアノード層40の4層の単方向ダイオードで構成される。保護用ダイオード79の端部に設けられるn層とp層は、金属配線とのオーミックコンタクトを得るために高濃度にする。保護用ダイオード79のpn接合48は、低濃度のpアノード層41と中濃度のnカソード層42によって形成される。低濃度のpアノード層41の幅Mがリーチスルーしない程度に大きい場合、カソード-アノード間に電圧が印加されたときに、pn接合48から伸びた空乏層が低濃度のpアノード層41へ広がっていきpn接合48での電界が臨界電界に達してアバランシェ降伏を起こす。このときの保護用ダイオード79の耐圧は、低濃度層と中濃度層の不純物濃度によって決まる。また、低濃度のpアノード層41の幅Mがリーチスルーする程度に空乏層の広がり幅より小さい場合は、空乏層がリーチスルーする電圧で保護用ダイオード79の耐圧が決まる。つまり、保護用ダイオード79の耐圧は低濃度のpアノード層41の幅Mに依存する。図16は、図13の保護用ダイオードの耐圧と低濃度のpアノード層の幅との関係を示す特性図である。保護用ダイオード79の耐圧とは、カソード-アノード間の耐圧である以下、図17においても同様。この例では、高濃度のpアノード層40、低濃度のpアノード層41、中濃度のnカソード層42はそれぞれ、ボロン3×1015cm2、ボロン7×1013cm2、砒素5×1014cm2のイオン注入で形成されている。低濃度のpアノード層41の幅Mを短くしていくと、空乏層は高濃度のpアノード層40へリーチスルーするようになり、低濃度のpアノード層41の幅Mの縮小とともにカソード-アノード間耐圧は低下する。低濃度のpアノード層41の幅Mが0μmになると、カソード-アノード間耐圧は高濃度のpアノード層40と中濃度のnカソード層42のpn接合48で決まる耐圧となる。空乏層がリーチスルーを起こす幅は、中濃度のnカソード層42、および低濃度のpアノード層41をそれぞれ14乗台、13乗台のドーズ量のイオン注入で形成した場合、2μm程度であり、それ以下の幅ではリーチスルーが起こる。つまり、低濃度のpアノード層41の幅Mが2μm以下になるとカソード-アノード間耐圧はリーチスルーを起こす電圧で決まる。そのため、低濃度のpアノード層41の幅Mを2μm以下とすれば、繰り返しのクランプ電圧を印加しても保護用ダイオード79の耐圧の上昇は抑制される。また、中濃度のnカソード層42を低濃度のpアノード層41と同程度の不純物濃度にした場合には、保護用ダイオード79の耐圧を高めることができる。図17は、図13の保護用ダイオードの耐圧と電圧クランプ回数との関係を示す特性図である。図17では、低濃度のpアノード層41の幅Mをパラメータとしている。低濃度のpアノード層41の幅Mは、図16に示す幅X1,X2の値である。幅X1,X2の両方は同程度の初期の耐圧を示すが、M=X1で形成された単方向ダイオードはクランプ電圧ではリーチスルーを起こさない。一方、M=X2で形成された単方向ダイオードは、クランプ電圧でリーチスルーを起こす。リーチスルーを起こさない単方向ダイオードM=X1は、従来の単方向ダイオードと同様に、繰り返しのクランプ電圧を印加することで電圧は上昇する。これに対し、リーチスルーを起こす単方向ダイオードM=X2は、耐圧の上昇は見られない。この保護用ダイオードは、上述したように、アノード端子が接する高濃度のpアノード層40と、カソード端子が接する高濃度のnカソード層43と、これらの高濃度層の間に両高濃度層よりも低濃度で形成された低濃度のpアノード層41と中濃度のnカソード層42が配置された複数の単方向ダイオードからなる図13参照。低濃度のpアノード層41の幅Mはクランプ電圧でリーチスルーを起こす幅リーチスルー幅に形成されているので、クランプ動作の繰り返しによる耐圧上昇を抑えた保護用ダイオードとなっている。また、中濃度のnカソード層42の不純物濃度と長さを変えることでカソード-アノード間耐圧を変えることが可能となる。保護用ダイオード79の低濃度のpアノード層41の幅Mを2μm以下とすることで、保護用ダイオード79の耐圧は空乏層がリーチスルーを起こす電圧リーチスルー電圧となり、繰り返しのクランプ電圧印加により保護用ダイオード79の耐圧が上昇することを防止できる。保護用ダイオード79の耐圧の上昇が抑制されることで、半導体装置600は高い破壊耐圧を有するようになる。さらに、クランプ電圧がリーチスルー電圧で決まることから、アバランシェ降伏電圧で決まる場合に比べて、低濃度のpアノード層41の幅Mを狭くすることができる。その結果、高い破壊耐量とチップ面積の縮小化を図ることができる。実施の形態6では、図14のように、IGBT72のゲート-エミッタ間に単方向ダイオードを保護用ダイオード79として挿入する例を示したが、図15のようにコレクタ-ゲート間に挿入してもよい。また、図示しないが、実施の形態6の保護用ダイオード79において、低濃度のpアノード層41に代えて中濃度のpアノード層とし、中濃度のnカソード層42に代えて低濃度のnカソード層とし、この低濃度のnカソード層の幅をリーチスルーの生じる幅としても同様の効果を得ることができる。また、図示しないが、保護用ダイオードは、単方向ダイオードを順方向に直列接続して接続したアノード電極とカソード電極とを一つの金属膜で形成し、多段の単方向ダイオードとすることで、高耐圧化することができる。この場合、保護用ダイオードは、n層高濃度層/n層中濃度/p層低濃度層/p層高濃度層/n層高濃度層/n層中濃度/p層低濃度層/p層高濃度層/で構成される。そして、p層高濃度層/n層高濃度層の接合部上を一つの金属膜で被覆してオーミック接合にする。また、この構成を繰り返した構成とすることで、保護用ダイオードの耐圧を変更および調整することができる。また、図示しないが、単方向ダイオードを背中合わせ逆方向に接続した双方向ダイオードで保護用ダイオードを構成しても構わない。この場合、保護用ダイオードは、n層高濃度層/n層中濃度/p層低濃度層/p層高濃度層/p層低濃度層/n層中濃度層/n層高濃度層で構成される。また、この構成を繰り返した構成とすることで、保護用ダイオードの耐圧を変更および調整することができる。また、上述したように、多数直列接続された双方向ダイオードのpn接合を一つおきに金属膜で短絡することで直列接続された単方向ダイオードとすることができる。この単方向ダイオードで構成される保護用ダイオードをIGBTのゲートとエミッタ間やゲートとコレクタ間に挿入しても同様の効果が得られる。また、保護用ダイオード79はポリシリコン層に形成された例で説明したが、SOI基板など絶縁膜上に形成した単結晶シリコン層に形成しても構わない。これは実施の形態6で説明した保護用ダイオードすべてに適用することができる。以上、説明したように、実施の形態6によれば、実施の形態1と同様の効果を得ることができる。また、実施の形態1~6では、被保護素子である半導体素子としてパワー半導体素子であるIGBT72を例に挙げて説明したが、パワーMOSFETなどのパワーMOS素子に本発明を適用することで前記と同様の効果を得ることができる。"