"半導体素子としての電界効果トランジスタを検査するための検査方法であって、前記電界効果トランジスタのゲートに電圧を印加することにより前記電界効果トランジスタをオン状態にするとともに、前記電界効果トランジスタのドレインに第1電圧を印加した状態において、前記電界効果トランジスタのオン抵抗である第1オン抵抗を算出する第1の工程と、前記第1の工程後に、前記電界効果トランジスタのゲートへの電圧の印加を停止することにより前記電界効果トランジスタをオフ状態にし、前記第1電圧よりも大きい第2電圧を、前記電界効果トランジスタのドレインに印加する第2の工程と、前記第2の工程後に、前記電界効果トランジスタのゲートに電圧を印加することにより前記電界効果トランジスタをオン状態にするとともに、前記電界効果トランジスタのドレインに前記第2電圧を印加した状態において、前記電界効果トランジスタのオン抵抗である第2オン抵抗を算出する第3の工程とを含む半導体素子の検査方法。前記第1の工程では、オン状態の前記電界効果トランジスタにおけるドレインとソースとの間に流れる電流と、オン状態の前記電界効果トランジスタにおけるドレインとソースとの間に印加される電圧とを用いて、前記第1オン抵抗を算出し、前記第3の工程では、オン状態の前記電界効果トランジスタにおけるドレインとソースとの間に流れる電流と、オン状態の前記電界効果トランジスタにおけるドレインとソースとの間に印加される電圧とを用いて、前記第2オン抵抗を算出する請求項1に記載の半導体素子の検査方法。前記検査方法は、さらに、前記第1オン抵抗に対する前記第2オン抵抗の割合を、前記電界効果トランジスタのオン抵抗比として算出する工程を含む請求項1又は2に記載の半導体素子の検査方法。前記検査方法は、前記第1の工程及び前記第2の工程を2回以上繰り返し行い、前記第3の工程は、前記第1の工程及び前記第2の工程が2回以上繰り返し行われた後に行われる請求項1~3のいずれか1項に記載の半導体素子の検査方法。請求項1~4のいずれか1項に記載の検査方法を行う半導体検査装置であって、前記半導体検査装置は、前記電界効果トランジスタのゲートに対しての電圧の供給を制御する第1駆動回路と、前記電界効果トランジスタのドレインに前記第1電圧又は前記第2電圧を印加するための第2駆動回路とを備える半導体検査装置。前記第1駆動回路は、前記電界効果トランジスタのゲートへパルス電圧を供給する請求項5に記載の半導体検査装置。前記第2駆動回路は、前記電界効果トランジスタにおけるドレイン電流の量を制御可能な構成を有する請求項5又は6に記載の半導体検査装置。しかしながら、従来の電流コラプス検査方法では、10秒という長いインターバルの時間が必要なため、電流コラプスの発生の有無を迅速に判定できないという問題があった。本発明は、このような問題を解決するためになされたものであり、電界効果トランジスタにおける電流コラプスの発生の有無を迅速に判定することが可能な検査方法及び半導体検査装置を提供することを目的とする。上記目的を達成するために、本発明の一態様に係る半導体素子の検査方法は、半導体素子としての電界効果トランジスタを検査するための検査方法である。前記検査方法は、前記電界効果トランジスタのゲートに電圧を印加することにより前記電界効果トランジスタをオン状態にするとともに、前記電界効果トランジスタのドレインに第1電圧を印加した状態において、前記電界効果トランジスタのオン抵抗である第1オン抵抗を算出する第1の工程と、前記第1の工程後に、前記電界効果トランジスタのゲートへの電圧の印加を停止することにより前記電界効果トランジスタをオフ状態にし、前記第1電圧よりも大きい第2電圧を、前記電界効果トランジスタのドレインに印加する第2の工程と、前記第2の工程後に、前記電界効果トランジスタのゲートに電圧を印加することにより前記電界効果トランジスタをオン状態にするとともに、前記電界効果トランジスタのドレインに前記第2電圧を印加した状態において、前記電界効果トランジスタのオン抵抗である第2オン抵抗を算出する第3の工程とを含む。すなわち、本発明の一態様に係る半導体素子の検査方法では、電界効果トランジスタのオン状態と、オフ状態とを積極的に切替える。また、電界効果トランジスタをオフ状態にする前に第1オン抵抗を算出し、電界効果トランジスタをオフ状態にした後、電界効果トランジスタに第1電圧よりも大きい第2電圧を印加する。その後、電界効果トランジスタのオン抵抗である第2オン抵抗を算出する。これにより、迅速に第1オン抵抗及び第2オン抵抗を算出することができる。したがって、例えば、第1オン抵抗と第2オン抵抗とを比較することにより、電界効果トランジスタにおける電流コラプスの発生の有無を迅速に判定することができる。また、好ましくは、前記第1の工程では、オン状態の前記電界効果トランジスタにおけるドレインとソースとの間に流れる電流と、オン状態の前記電界効果トランジスタにおけるドレインとソースとの間に印加される電圧とを用いて、前記第1オン抵抗を算出し、前記第3の工程では、オン状態の前記電界効果トランジスタにおけるドレインとソースとの間に流れる電流と、オン状態の前記電界効果トランジスタにおけるドレインとソースとの間に印加される電圧とを用いて、前記第2オン抵抗を算出する。また、好ましくは、前記検査方法は、さらに、前記第1オン抵抗に対する前記第2オン抵抗の割合を、前記電界効果トランジスタのオン抵抗比として算出する工程を含む。また、好ましくは、前記検査方法は、前記第1の工程及び前記第2の工程を2回以上繰り返し行い、前記第3の工程は、前記第1の工程及び前記第2の工程が2回以上繰り返し行われた後に行われる。本発明の一態様に係る半導体検査装置は、前記検査方法を行う半導体検査装置である。前記半導体検査装置は、前記電界効果トランジスタのゲートに対しての電圧の供給を制御する第1駆動回路と、前記電界効果トランジスタのドレインに前記第1電圧又は前記第2電圧を印加するための第2駆動回路とを備える。また、好ましくは、前記第1駆動回路は、前記電界効果トランジスタのゲートへパルス電圧を供給する。また、好ましくは、前記第2駆動回路は、前記電界効果トランジスタにおけるドレイン電流の量を制御可能な構成を有する。本発明により、電界効果トランジスタにおける電流コラプスの発生の有無を迅速に判定することができる。以下の説明では、同一の構成要素には同一の符号を付してある。それらの名称および機能も同じである。したがって、それらについての詳細な説明を省略する場合がある。第1の実施形態以下に、本発明の第1の実施形態について、図面を参照しながら説明する。図1Aは、本発明の第1の実施形態に係る半導体検査装置100の構成を示す図である。図1Aに示すように、半導体検査装置100は、ゲート駆動回路102と、駆動回路103と、測定部120と、判定部130とを備える。電界効果トランジスタ101は、検査対象のトランジスタである。電界効果トランジスタ101は、半導体検査装置100には含まれない。電界効果トランジスタ101は、高電子移動度トランジスタHEMTHighElectronMobilityTransistorである。なお、電界効果トランジスタ101は、HEMTに限定されず、他の構造の電界効果トランジスタであってもよい。また、電界効果トランジスタ101の導電型は、N型およびP型のいずれであってもよい。電界効果トランジスタ101は、ゲートG1、ドレインD1及びソースS1を有する。以下においては、電界効果トランジスタ101のゲートG1、ドレインD1及びソースS1を、それぞれ、単に、ゲート、ドレイン及びソースともいう。ゲート駆動回路102は、例えば、パルスジェネレータ、あるいは、ファンクションジェネレータ等から構成されている。ゲート駆動回路102は、前記電界効果トランジスタのゲートに対しての電圧の供給を制御する。具体的には、ゲート駆動回路102は、パルス電圧を供給する。駆動回路103は、低電圧電源104と、低負荷抵抗105と、電源保護用ダイオード107と、高電圧電源108と、高負荷抵抗106とを含む。言い換えれば、駆動回路103は、2種類の電源、すなわち、第1電源と、第2電源とを含む。第1電源は、低電圧電源104と、低負荷抵抗105と、電源保護用ダイオード107とから構成される。第2電源は、高電圧電源108と、高負荷抵抗106とから構成される。電源保護用ダイオード107、低負荷抵抗105及び低電圧電源104は、直列に接続される。電源保護用ダイオード107のカソードは、電界効果トランジスタ101のドレインD1に接続される。低電圧電源104は、電界効果トランジスタ101のオン抵抗を算出測定する為の電圧を供給する。低負荷抵抗105は、電界効果トランジスタ101へ向かうドレイン電流の量を制限するための抵抗である。電源保護用ダイオード107は、低電圧電源104を保護するためのダイオードである。高負荷抵抗106及び高電圧電源108は、直列に接続される。第2電源高電圧電源108は、電界効果トランジスタ101のドレイン-ソース間に高電圧を印加する。高電圧電源108が供給する電圧のレベルは、低電圧電源104が供給する電圧のレベルより高い。高電圧電源108が供給する電圧は、検査対象の電界効果トランジスタ101における電流コラプスの発生の有無を判定するための高いレベルの電圧高電圧である。以下においては、電流コラプスの発生の有無を判定するための高いレベルの電圧を、検査用高電圧ともいう。以下においては、低電圧電源104が、低負荷抵抗105及び電源保護用ダイオード107を介して供給する電圧を、第1電圧ともいう。すなわち、第1電源が供給する電圧は、第1電圧である。また、以下においては、高電圧電源108が、高負荷抵抗106を介して供給する電圧を、第2電圧ともいう。すなわち、第2電源が供給する電圧は、第2電圧である。第2電圧は、第1電圧より大きい。第2電圧は、検査用高電圧である。高負荷抵抗106は、電界効果トランジスタ101へ向かうドレイン電流の量を制限するための抵抗である。すなわち、高負荷抵抗106を含む駆動回路103は、電界効果トランジスタ101におけるドレイン電流の量を制御可能な構成を有する。駆動回路103は、さらに、電流プローブ109と、スイッチ110とを含む。駆動回路103は、スイッチ110のオンオフの制御を行う。スイッチ110がオンすると、高負荷抵抗106の一端と電界効果トランジスタ101のドレインD1とが電気的に接続される。スイッチ110がオフすると、高負荷抵抗106の一端と電界効果トランジスタ101のドレインD1とが電気的に非接続となる。電界効果トランジスタ101のゲートG1にはゲート駆動回路102が接続されている。電界効果トランジスタ101のドレインD1には駆動回路103が接続されている。電界効果トランジスタ101のソースS1は接地されている。測定部120は、詳細は後述するが、電流プローブ109を用いて電流を測定する機能と、電界効果トランジスタ101のドレイン-ソース間の電圧Vdsを測定する機能とを有する。なお、図の簡略化のために接続線は示していないが、測定部120は、電流プローブ109、ドレインD1及びソースS1に接続されている。判定部130は、詳細は後述するが、電流コラプスの発生の有無を判定する。図1Bは、本発明の第1の実施形態に係る、電界効果トランジスタ101の検査方法を示すタイミングチャートである。図1Bにおいて、Vgsとは、電界効果トランジスタ101のゲート-ソース間電圧である。Vdとは、電界効果トランジスタ101のドレイン電圧である。Idsは、電界効果トランジスタ101のドレイン-ソース間を流れるドレイン電流である。Vdsは、電界効果トランジスタ101のドレイン-ソース間の電圧である。以下においては、期間T1で算出測定されるオン抵抗を、第1オン抵抗ともいう。また、以下においては、期間T3で算出測定されるオン抵抗を、第2オン抵抗ともいう。次に、電界効果トランジスタ101の検査のための処理について説明する。図1Cは、半導体素子としての電界効果トランジスタを検査するための検査方法のフローチャートである。図1Bに示すように、期間T1において、低電圧電源104が、低負荷抵抗105及び電源保護用ダイオード107を介して供給する電圧第1電圧は、電界効果トランジスタ101のドレインD1に供給される。また、期間T1において、ゲート駆動回路102は、電界効果トランジスタ101をオン状態にするためのパルス電圧を、電界効果トランジスタ101のゲートG1へ供給する。これにより、期間T1において、電界効果トランジスタ101はオン状態になる。以下においては、電界効果トランジスタ101をオン状態にするためのパルス電圧を、オンパルス電圧ともいう。オン状態の電界効果トランジスタ101のドレインD1には、低電圧電源104が、低負荷抵抗105及び電源保護用ダイオード107を介して供給する電圧第1電圧が印加される。すなわち、半導体検査装置100は、低電圧電源104を用いて電界効果トランジスタ101のドレインD1に第1電圧を印加する。すなわち、半導体検査装置100は、電界効果トランジスタ101のドレインD1に第1電圧を印加するとともに、電界効果トランジスタ101をオン状態にした後、前記電界効果トランジスタ101のオン抵抗を算出測定するS110。期間T1におけるオン抵抗の算出測定は、以下のようにして行われる。測定部120は、電界効果トランジスタ101がオン状態になってから、例えば、30μsマイクロ秒経過した時点におけるドレイン電圧Vds及びドレイン電流Idsを測定する。ドレイン電流Idsは、例えば、電流プローブ109を用いて測定される。そして、測定部120は、測定したVdsおよびIdsから、オン抵抗=Vds/Idsにより、オン抵抗を算出測定するS110。すなわち、ステップS110の処理は、前記電界効果トランジスタのゲートに電圧を印加することにより前記電界効果トランジスタをオン状態にするとともに、前記電界効果トランジスタのドレインに第1電圧を印加した状態において、前記電界効果トランジスタのオン抵抗である第1オン抵抗を算出する工程である。また、ステップS110の処理では、測定部120が、オン状態の前記電界効果トランジスタにおけるドレインとソースとの間に流れる電流と、オン状態の前記電界効果トランジスタにおけるドレインとソースとの間に印加される電圧とを用いて、第1オン抵抗を算出する。次に、期間T2において、ゲート駆動回路102は、電界効果トランジスタ101のゲートG1への電圧パルス電圧の供給を停止することにより、電界効果トランジスタ101をオフ状態にする。そして、駆動回路103は、スイッチ110をオンする。これにより、高電圧電源108が、高負荷抵抗106を介して供給する電圧第2電圧が、電界効果トランジスタ101のドレインD1に印加される。すなわち、半導体検査装置100は、高電圧電源108を用いて、オフ状態の電界効果トランジスタ101のドレイン-ソース間に高電圧第2電圧を印加するS120。すなわち、ステップS120の処理は、前記電界効果トランジスタのゲートへの電圧の印加を停止することにより前記電界効果トランジスタをオフ状態にし、前記第1電圧よりも大きい第2電圧を、前記電界効果トランジスタのドレインに印加する工程である。次に、期間T3において、ゲート駆動回路102は、電界効果トランジスタ101のゲートG1にオンパルス電圧を供給することにより、電界効果トランジスタ101をオン状態にする。このとき、オン状態の電界効果トランジスタ101のドレインD1には、高電圧電源108から高電圧が印加される。すなわち、半導体検査装置100は、高電圧電源108を用いて電界効果トランジスタ101のオン抵抗を算出測定するS130。期間T3におけるオン抵抗の算出測定は、期間T1でのオン抵抗の算出と同様に行われる。すなわち、測定部120は、電界効果トランジスタ101がオン状態になってから、例えば、30μs経過した時点におけるドレイン電圧Vds及びドレイン電流Idsを測定し、当該VdsおよびIdsから、オン抵抗を算出測定する。すなわち、ステップS130の処理は、前記電界効果トランジスタのゲートに電圧を印加することにより前記電界効果トランジスタをオン状態にするとともに、前記電界効果トランジスタのドレインに前記第2電圧を印加した状態において、前記電界効果トランジスタのオン抵抗である第2オン抵抗を算出する工程である。また、ステップS130の処理では、測定部120が、オン状態の前記電界効果トランジスタにおけるドレインとソースとの間に流れる電流と、オン状態の前記電界効果トランジスタにおけるドレインとソースとの間に印加される電圧とを用いて、前記第2オン抵抗を算出する。そして、測定部120は、前記第1オン抵抗に対する前記第2オン抵抗の割合を、前記電界効果トランジスタのオン抵抗比として算出するS140。当該電界効果トランジスタは、電界効果トランジスタ101である。オン抵抗比は、第2オン抵抗/第1オン抵抗により算出される。判定部130は、オン抵抗比が1より大きい場合、電流コラプスが生じていると判定する。また、判定部130は、単に、第1オン抵抗と第2オン抵抗とを比較し、第2オン抵抗が第1オン抵抗よりも大きい場合、電流コラプスが生じていると判定してもよい。但し、オン抵抗比の判定において、例えば、検査対象のトランジスタのオン抵抗比が1.2未満である場合、当該トランジスタを許容可能な良品であると仮定したとする。この場合、オン抵抗比が1.2以下の検査対象のトランジスタは、電流コラプスが生じていても全て良品扱いと判定する。以上説明したように、本実施形態によれば、電界効果トランジスタのオン状態と、オフ状態とを積極的に切替える。また、電界効果トランジスタをオフ状態にする前に第1オン抵抗を算出し、電界効果トランジスタをオフ状態にした後、電界効果トランジスタに第1電圧よりも大きい第2電圧を印加する。その後、電界効果トランジスタのオン抵抗である第2オン抵抗を算出する。これにより、迅速に第1オン抵抗及び第2オン抵抗を算出することができる。したがって、オン抵抗比を算出すること、または、第1オン抵抗と第2オン抵抗とを比較することにより、電界効果トランジスタにおける電流コラプスの発生の有無を迅速に判定することができる。なお、従来においては、インバータ等への実用上重要な数μs~100μs程度の早い時間領域での電流コラプスの評価法は報告例がない。そこで、本願発明者らは、上述したように、電界効果トランジスタの電流コラプスの発生の有無の判定のために、ドレイン-ソース間に高電圧を印加してから、数μs~100μs経過後の電界効果トランジスタの電流-電圧特性を算出測定する方法を考案した。これにより、数μsと早い時間でのオン抵抗を評価することが可能となり、電界効果トランジスタの電流コラプスを評価することができる。尚、オン抵抗比の算出に使用される第2オン抵抗は、2回目のオン抵抗でなく、オン状態とオフ状態との切替えを複数回例えば、100回行った後における電界効果トランジスタ101のオン抵抗であっても良い。すなわち、半導体検査装置100は、ステップS110,S120の処理を2回以上繰り返し行った後に、ステップS130,S140の処理を行ってもよい。この場合、図1Cの検査方法は、第1の工程S110及び第2の工程S120を2回以上繰り返し行う。また、この場合、第3の工程S130は、前記第1の工程及び前記第2の工程が2回以上繰り返し行われた後に行われる。第2の実施形態以下に、本発明の第2の実施形態について、図面を参照しながら説明する。図2Aは、本発明の第2の実施形態に係る半導体検査装置100Aの構成を示す図である。図2Aに示すように、半導体検査装置100Aは、図1Aの半導体検査装置100と比較して、駆動回路103の代わりに駆動回路103Aを備える点が異なる。半導体検査装置100Aのそれ以外の構成は、半導体検査装置100と同様なので詳細な説明は繰り返さない。駆動回路103Aは、電源111と、負荷抵抗112とを含む。言い換えれば、駆動回路103Aは、1つの電源、すなわち、電源Aを含む。電源Aは、電源111と、負荷抵抗112とから構成される。電源111は、高電圧及び低電圧の両方を供給する機能を有する。負荷抵抗112は、電界効果トランジスタ101に向かうドレイン電流の量を制限するための抵抗である。また、駆動回路103Aは、さらに、電流プローブ109を含む。電界効果トランジスタ101のドレインD1には駆動回路103Aが接続されている。図2Bは、本発明の第2の実施形態に係る、電界効果トランジスタ101の検査方法を示すタイミングチャートである。Vgs,Vd,Ids,Vdsは、図1Bで説明したのと同様である。図2Bに示すように、期間T1Aにおいて、ゲート駆動回路102は、オンパルス電圧を、電界効果トランジスタ101のゲートG1へ供給することにより、電界効果トランジスタ101をオン状態にする。また、期間T1Aにおいて、電源Aが供給する電圧、すなわち、電源111が、負荷抵抗112を介して供給する電圧は、電界効果トランジスタ101のドレインD1に印加される。すなわち、半導体検査装置100Aは、電源111を用いて、電圧を、電界効果トランジスタ101のドレインD1に印加する。つまり、半導体検査装置100Aは、電界効果トランジスタ101をオン状態にするとともに、電界効果トランジスタ101のドレインに電圧を印加した後、電界効果トランジスタ101のオン抵抗を算出測定するS110。期間T1Aにおけるオン抵抗の算出測定は、第1の実施形態で説明した、期間T1におけるオン抵抗の算出方法と同様なので詳細な説明は繰り返さない。以下においては、期間T1Aで算出測定されたオン抵抗を、第1オン抵抗ともいう。次に、期間T2Aにおいて、ゲート駆動回路102は、電界効果トランジスタ101のゲートG1への電圧オンパルス電圧の供給を停止することにより、電界効果トランジスタ101をオフ状態にする。このとき、電源111が、負荷抵抗112を介して供給する高電圧が、オフ状態の電界効果トランジスタ101のドレインD1に印加される。すなわち、半導体検査装置100Aは、電源111を用いて電界効果トランジスタ101のドレイン-ソース間に高電圧を印加するS120。次に、期間T3Aにおいて、ゲート駆動回路102は、電界効果トランジスタ101のゲートG1にパルス電圧を供給することにより、電界効果トランジスタ101をオン状態にする。このとき、オン状態の電界効果トランジスタ101のドレインD1には、電源111から高電圧が印加される。すなわち、半導体検査装置100Aは、電源111を用いて電界効果トランジスタ101のオン抵抗を算出測定するS130。期間T3Aにおけるオン抵抗の算出測定は、第1の実施形態で説明した、期間T3におけるオン抵抗の算出方法と同様なので詳細な説明は繰り返さない。以下においては、期間T3Aで算出測定されたオン抵抗を、第2オン抵抗ともいう。そして、半導体検査装置100Aの測定部120は、第1の実施形態と同様にして、電界効果トランジスタ101のオン抵抗比を算出するS140。そして、判定部130は、第1の実施形態と同様に、電流コラプスが生じているか否かを判定する。以上説明した処理が行われることにより、本実施形態においても、第1の実施形態と同様な効果が得られる。すなわち、電界効果トランジスタにおける電流コラプスの発生の有無を迅速に判定することができる。尚、オン抵抗比の算出に使用される第2オン抵抗は、2回目のオン抵抗でなく、オン状態とオフ状態との切替えを複数回例えば、100回行った後における電界効果トランジスタ101のオン抵抗であっても良い。すなわち、半導体検査装置100Aは、ステップS110,S120の処理を2回以上繰り返し行った後に、ステップS130,S140の処理を行ってもよい。第3の実施形態以下に、本発明の第3の実施形態について、図面を参照しながら説明する。図3Aは、本発明の第3の実施形態に係る半導体検査装置100Bの構成を示す図である。図3Aに示すように、半導体検査装置100Bは、図1Aの半導体検査装置100と比較して、駆動回路103の代わりに駆動回路103Bを備える点が異なる。半導体検査装置100Bのそれ以外の構成は、半導体検査装置100と同様なので詳細な説明は繰り返さない。駆動回路103Bは、図2Aの駆動回路103Aと比較して、負荷抵抗112を含まない点と、さらに、低負荷抵抗105と、高負荷抵抗106と、スイッチ113とを含む点とが異なる。駆動回路103Bのそれ以外の構成は、駆動回路103Aと同様なので詳細な説明は繰り返さない。駆動回路103Bは、1つの電源、すなわち、電源Bを含む。電源Bは、電源111と、低負荷抵抗105及び高負荷抵抗106とから構成される。低負荷抵抗105及び高負荷抵抗106の各々は、ドレイン電流の量を制限するための抵抗である。スイッチ113は、3点式スイッチである。駆動回路103Bは、スイッチ113の制御を行う。スイッチ113は、電源111と低負荷抵抗105とを電気的に接続する機能と、電源111と高負荷抵抗106とを電気的に接続する機能とを有する。電界効果トランジスタ101のドレインD1には駆動回路103Bが接続されている。図3Bは、本発明の第3の実施形態に係る、電界効果トランジスタ101の検査方法を示すタイミングチャートである。Vgs,Vd,Ids,Vdsは、図1Bで説明したのと同様である。図3Bに示すように、期間T1Bにおいて、ゲート駆動回路102は、オンパルス電圧を、電界効果トランジスタ101のゲートG1へ供給することにより、電界効果トランジスタ101をオン状態にする。また、期間T1Bにおいて、駆動回路103Bは、低負荷抵抗105と電源111とを電気的に接続するように、スイッチ113を制御する。これにより、電源111から供給される電圧は、低負荷抵抗105を介して、オン状態の電界効果トランジスタ101のドレインD1に印加される。すなわち、期間T1Bにおいて、半導体検査装置100Bは、電界効果トランジスタ101をオン状態にするとともに、電界効果トランジスタ101のドレインに電圧を印加した後、電界効果トランジスタ101のオン抵抗を算出測定するS110。期間T1Bにおけるオン抵抗の算出測定は、第1の実施形態で説明した、期間T1におけるオン抵抗の算出方法と同様なので詳細な説明は繰り返さない。以下においては、期間T1Bで算出測定されたオン抵抗を、第1オン抵抗ともいう。次に、期間T2Bにおいて、ゲート駆動回路102は、電界効果トランジスタ101のゲートへの電圧オンパルス電圧の供給を停止することにより、電界効果トランジスタ101をオフ状態にする。そして、期間T2Bにおいて、駆動回路103Bは、高負荷抵抗106と電源111とを電気的に接続するように、スイッチ113を制御する。これにより、電源111から供給される電圧は、高負荷抵抗106を介して、電界効果トランジスタ101のドレインD1に印加されるS120。すなわち、半導体検査装置100Bは、電源111を用いて電界効果トランジスタ101のドレイン-ソース間に高電圧を印加するS120。次に、期間T3Bにおいて、ゲート駆動回路102は、電界効果トランジスタ101のゲートにパルス電圧を供給することにより、電界効果トランジスタ101をオン状態にする。このとき、オン状態の電界効果トランジスタ101のドレインD1には、電源111が、高負荷抵抗106を介して供給する電圧が印加される。すなわち、半導体検査装置100Bは、電源111を用いて電界効果トランジスタ101のオン抵抗を算出測定するS130。期間T3Bにおけるオン抵抗の算出測定は、第1の実施形態で説明した、期間T3におけるオン抵抗の算出方法と同様なので詳細な説明は繰り返さない。以下においては、期間T3Bで算出測定されたオン抵抗を、第2オン抵抗ともいう。そして、半導体検査装置100Bの測定部120は、第1の実施形態と同様にして、電界効果トランジスタ101のオン抵抗比を算出するS140。そして、判定部130は、第1の実施形態と同様に、電流コラプスが生じているか否かを判定する。以上説明した処理が行われることにより、本実施形態においても、第1の実施形態と同様な効果が得られる。すなわち、電界効果トランジスタにおける電流コラプスの発生の有無を迅速に判定することができる。尚、オン抵抗比の算出に使用される第2オン抵抗は、2回目のオン抵抗でなく、オン状態とオフ状態との切替えを複数回例えば、100回行った後における電界効果トランジスタ101のオン抵抗であっても良い。すなわち、半導体検査装置100Bは、ステップS110,S120の処理を2回以上繰り返し行った後に、ステップS130,S140の処理を行ってもよい。第4の実施形態以下に、本発明の第4の実施形態について、図面を参照しながら説明する。図4Aは本発明の第4の実施形態に係る半導体検査装置100Cの構成を示す図である。図4Aに示すように、半導体検査装置100Cは、第1ゲート駆動回路115と、第2ゲート駆動回路116と、駆動回路103と、測定部120と、判定部130とを備える。電界効果トランジスタ114は、検査対象のトランジスタである。電界効果トランジスタ114は、半導体検査装置100Cには含まれない。電界効果トランジスタ114は、デュアルゲート型電界効果トランジスタである。電界効果トランジスタ114の導電型は、N型およびP型のいずれであってもよい。また、電界効果トランジスタ114は、高電子移動度トランジスタHEMTである。なお、電界効果トランジスタ114は、HEMTに限定されず、他の構造の電界効果トランジスタであってもよい。電界効果トランジスタ114は、第1ゲートG11、第2ゲートG12、第1オーミック電極OM1、第2オーミック電極OM2を有する。第1オーミック電極OM1は、ソースとして機能する。第2オーミック電極OM2は、ドレインとして機能する。但し、電界効果トランジスタ114は、第1オーミック電極OM1および第2オーミック電極OM2のいずれからでも通電することが可能である。その為、第1オーミック電極OM1および第2オーミック電極OM2の各々は、ドレイン及びソースの双方の機能を有する。以下においては、第1ゲートG11、第2ゲートG12、第1オーミック電極OM1及び第2オーミック電極OM2を、それぞれ、第1ゲート、第2ゲート、第1オーミック電極及び第2オーミック電極ともいう。第1ゲート駆動回路115及び第2ゲート駆動回路116の各々は、例えば、パルスジェネレータ、あるいは、ファンクションジェネレータ等から構成されている。第1ゲート駆動回路115及び第2ゲート駆動回路116の各々は、パルス電圧を供給する。電界効果トランジスタ114の第1ゲートG11には、第1ゲート駆動回路115が接続される。電界効果トランジスタ114の第2ゲートG12には第2ゲート駆動回路116が接続される。また、第2ゲート駆動回路116は、第2オーミック電極OM2に接続される。第2オーミック電極OM2には駆動回路103が接続されている。駆動回路103の構成は、図1Aで説明した駆動回路103の構成と同様であるので詳細な説明は繰り返さない。以下、簡単に説明する。低電圧電源104は、電界効果トランジスタ114のオン抵抗を算出測定する為の電圧を供給する。低負荷抵抗105は、第2オーミック電極OM2-第1オーミック電極OM1間の電流の量を制限するための抵抗である。電源保護用ダイオード107は、低電圧電源104を保護するためのダイオードである。高電圧電源108は、電界効果トランジスタ114の第2オーミック電極OM2-第1オーミック電極OM1間に高電圧を印加する。高電圧電源108が供給する電圧のレベルは、低電圧電源104が供給する電圧のレベルより高い。以下においては、低電圧電源104が、低負荷抵抗105及び電源保護用ダイオード107を介して供給する電圧を、第1電圧ともいう。また、以下においては、高電圧電源108が、高負荷抵抗106を介して供給する電圧を、第2電圧ともいう。第2電圧は、第1電圧より高い。すなわち、第2電圧は、第1電圧より大きい。高負荷抵抗106は、電界効果トランジスタ114へ向かうドレイン電流の量を制限するための抵抗である。駆動回路103は、さらに、電流プローブ109と、スイッチ110とを含む。駆動回路103は、スイッチ110のオンオフの制御を行う。スイッチ110がオンすると、高負荷抵抗106の一端と電界効果トランジスタ114の第2オーミック電極OM2とが電気的に接続される。スイッチ110がオフすると、高負荷抵抗106の一端と電界効果トランジスタ114の第2オーミック電極OM2とが電気的に非接続となる。測定部120は、第1の実施形態と同様に、電流プローブ109を用いて電流を測定する機能と、電界効果トランジスタ114の第2オーミック電極OM2-第1オーミック電極OM1間の電圧を測定する機能とを有する。なお、図の簡略化のために接続線は示していないが、測定部120は、電流プローブ109、第2オーミック電極OM2及び第1オーミック電極OM1に接続されている。判定部130は、第1の実施形態と同様に、電流コラプスの発生の有無を判定する。図4Bは、本発明の第4の実施形態に係る、電界効果トランジスタ114の検査方法を示すタイミングチャートである。図4Bにおいて、Vg2s2とは、電界効果トランジスタ114における、第2ゲートG12と第2オーミック電極OM2との間の電圧である。Vg1s1とは、電界効果トランジスタ114における、第1ゲートG11と第1オーミック電極OM1との間の電圧である。Vdとは、第2オーミック電極OM2における電圧である。Is2s1とは、電界効果トランジスタ114における、第2オーミック電極OM2と第1オーミック電極OM1との間に流れる電流である。Vs2s1とは、電界効果トランジスタ114における、第2オーミック電極OM2と第1オーミック電極OM1との間の電圧である。以下においては、期間T1Cで測定されるオン抵抗を、第1オン抵抗ともいう。また、以下においては、期間T3Cで測定されるオン抵抗を、第2オン抵抗ともいう。次に、電界効果トランジスタ114の検査のための処理について説明する。図4Bに示すように、期間T1Cにおいて、低電圧電源104が供給する電圧は、低負荷抵抗105及び電源保護用ダイオード107を介して、第2オーミック電極OM2に供給される。また、第1ゲート駆動回路115及び第2ゲート駆動回路116の各々は、同時に、電界効果トランジスタ114をオン状態にするためのパルス電圧を供給する。以下においては、電界効果トランジスタ114をオン状態にするためのパルス電圧を、オンパルス電圧ともいう。具体的には、第1ゲート駆動回路115は、オンパルス電圧を、電界効果トランジスタ114の第1ゲートG11へ供給する。また、第2ゲート駆動回路116は、オンパルス電圧を、電界効果トランジスタ114の第2ゲートG12へ供給する。これにより、期間T1Cにおいて、電界効果トランジスタ114はオン状態になる。オン状態の電界効果トランジスタ114の第2オーミック電極OM2には、低電圧電源104が、低負荷抵抗105及び電源保護用ダイオード107を介して供給する電圧第1電圧が印加される。すなわち、半導体検査装置100Cは、低電圧電源104を用いて、第2オーミック電極OM2に電圧第1電圧を印加する。すなわち、電界効果トランジスタ114において、第2オーミック電極-第1オーミック電極間に電圧が印加される。すなわち、半導体検査装置100Cは、第1ゲートG11及び第2ゲートG12に同時にパルス電圧を印加し、電界効果トランジスタ114をオン状態にした後、電界効果トランジスタ114のオン抵抗を算出測定するS110。期間T1Cにおけるオン抵抗の算出測定は、以下のようにして行われる。測定部120は、電界効果トランジスタ114がオン状態になってから、例えば、30μs経過した時点における第2オーミック電極-第1オーミック電極間の電圧Vs2s1及び電流Is2s1を測定する。電流Is2s1は、例えば、電流プローブ109を用いて測定される。そして、測定部120は、測定したVs2s1及びIs2s1から、オン抵抗=Vs2s1/Is2s1により、オン抵抗を算出測定するS110。次に、期間T2Cにおいて、第1ゲート駆動回路115及び第2ゲート駆動回路116の各々は、パルス電圧の供給を同時に停止する。これにより、電界効果トランジスタ114はオフ状態となる。そして、駆動回路103は、スイッチ110をオンする。これにより、高電圧電源108が、高負荷抵抗106を介して供給する電圧第2電圧が、電界効果トランジスタ114の第2オーミック電極OM2に印加される。すなわち、半導体検査装置100Cは、高電圧電源108を用いて、オフ状態の電界効果トランジスタ114の第2オーミック電極-第1オーミック電極間に高電圧を印加するS120。次に、期間T3Cにおいて、第1ゲート駆動回路115及び第2ゲート駆動回路116の各々は、同時に、オンパルス電圧の供給を開始する。具体的には、第1ゲート駆動回路115は、オンパルス電圧を、電界効果トランジスタ114の第1ゲートG11へ供給する。また、第2ゲート駆動回路116は、オンパルス電圧を、電界効果トランジスタ114の第2ゲートG12へ供給する。これにより、期間T3Cにおいて、電界効果トランジスタ114はオン状態になる。オン状態の電界効果トランジスタ114の第2オーミック電極OM2には、高電圧電源108が、高負荷抵抗106を介して供給する電圧が印加される。すなわち、半導体検査装置100Cは、高電圧電源108を用いて電界効果トランジスタ114のオン抵抗を算出測定するS130。期間T3Cにおけるオン抵抗の算出測定は、期間T1Cでのオン抵抗の算出と同様に行われる。すなわち、測定部120は、電界効果トランジスタ114がオン状態になってから、例えば30μs経過した時点における第2オーミック電極-第1オーミック電極間の電圧Vs2s1及び電流Is2s1を測定する。そして、測定部120は、測定したVs2s1及びIs2s1から、オン抵抗を算出測定する。そして、測定部120は、第1の実施形態と同様にして、電界効果トランジスタのオン抵抗比を算出するS140。オン抵抗比は、第2オン抵抗/第1オン抵抗により算出される。判定部130は、オン抵抗比が1より大きい場合、電流コラプスが生じていると判定する。また、判定部130は、単に、第2オン抵抗が第1オン抵抗よりも大きい場合、電流コラプスが生じていると判定してもよい。但し、オン抵抗比の判定において、例えば、検査対象のトランジスタのオン抵抗比が1.2未満である場合、当該トランジスタを許容可能な良品であると仮定したとする。この場合、オン抵抗比が1.2以下の検査対象のトランジスタは、電流コラプスが生じていても全て良品扱いと判定する。以上説明した処理が行われることにより、本実施形態においても、第1の実施形態と同様な効果が得られる。すなわち、電界効果トランジスタにおける電流コラプスの発生の有無を迅速に判定することができる。なお、第1ゲート及び第2ゲートの駆動タイミングは必ずしも同じタイミングでなくても良い。尚、オン抵抗比の算出に使用される第2オン抵抗は、2回目のオン抵抗でなく、オン状態とオフ状態との切替えを複数回例えば、100回行った後における電界効果トランジスタ114のオン抵抗であっても良い。すなわち、半導体検査装置100Cは、ステップS110,S120の処理を2回以上繰り返し行った後に、ステップS130,S140の処理を行ってもよい。第5の実施形態以下に、本発明の第5の実施形態について、図面を参照しながら説明する。図5Aは、本発明の第5の実施形態に係る半導体検査装置100Dの構成を示す図である。図5Aに示すように、半導体検査装置100Dは、図4Aの半導体検査装置100Cと比較して、駆動回路103の代わりに図2Aの駆動回路103Aを備える点が異なる。半導体検査装置100Dのそれ以外の構成は、半導体検査装置100Cと同様なので詳細な説明は繰り返さない。駆動回路103Aは、図2Aの駆動回路103Aと同様なので詳細な説明は繰り返さない。負荷抵抗112は、第2オーミック電極-第1オーミック電極間の電流の量を制限するための抵抗である。Vg2s2、Vg1s1、Vd、Is2s1、Vs2s1は、図4Bで説明したのと同様である。図5Bは、本発明の第5の実施形態に係る、電界効果トランジスタ114の検査方法を示すタイミングチャートである。図5Bに示すように、期間T1Dでは、図4Bの期間T1Cと同様に、第1ゲート駆動回路115は、オンパルス電圧を、電界効果トランジスタ114の第1ゲートG11へ供給する。また、第2ゲート駆動回路116は、オンパルス電圧を、電界効果トランジスタ114の第2ゲートG12へ供給する。これにより、期間T1Dにおいて、電界効果トランジスタ114はオン状態になる。オン状態の電界効果トランジスタ114の第2オーミック電極OM2には、電源111が、負荷抵抗112を介して供給する電圧が印加される。すなわち、半導体検査装置100Dは、電源111を用いて第2オーミック電極-第1オーミック電極間に電圧を印加する。すなわち、半導体検査装置100Dは、第1ゲートG11及び第2ゲートG12に同時にオンパルス電圧を印加し、電界効果トランジスタ114をオン状態にした後、電界効果トランジスタ114のオン抵抗を算出測定するS110。期間T1Dにおけるオン抵抗の算出測定は、第4の実施形態で説明した、期間T1Cにおけるオン抵抗の算出方法と同様なので詳細な説明は繰り返さない。以下においては、期間T1Dで算出測定されたオン抵抗を、第1オン抵抗ともいう。次に、期間T2Dにおいて、第1ゲート駆動回路115及び第2ゲート駆動回路116の各々は、オンパルス電圧の供給を同時に停止する。これにより、電界効果トランジスタ114はオフ状態となる。オフ状態の電界効果トランジスタ114の第2オーミック電極OM2には、電源111が、負荷抵抗112を介して供給する電圧が印加される。すなわち、半導体検査装置100Dは、電源111を用いて、電界効果トランジスタ114の第2オーミック電極-第1オーミック電極間に高電圧を印加するS120。次に、期間T3Dにおいて、第1ゲート駆動回路115及び第2ゲート駆動回路116の各々は、同時に、オンパルス電圧の供給を開始する。具体的には、第1ゲート駆動回路115は、オンパルス電圧を、電界効果トランジスタ114の第1ゲートG11へ供給する。また、第2ゲート駆動回路116は、オンパルス電圧を、電界効果トランジスタ114の第2ゲートG12へ供給する。これにより、期間T3Dにおいて、電界効果トランジスタ114はオン状態になる。オン状態の電界効果トランジスタ114の第2オーミック電極OM2には、電源111が、負荷抵抗112を介して供給する電圧が印加される。すなわち、半導体検査装置100Dは、電源111を用いて、電界効果トランジスタ114のオン抵抗を算出測定するS130。期間T3Dにおけるオン抵抗の算出測定は、第4の実施形態で説明した、期間T3Cにおけるオン抵抗の算出方法と同様なので詳細な説明は繰り返さない。以下においては、期間T3Cで算出測定されたオン抵抗を、第2オン抵抗ともいう。そして、半導体検査装置100Dの測定部120は、第4の実施形態と同様にして、電界効果トランジスタ114のオン抵抗比を算出するS140。そして、判定部130は、第4の実施形態と同様に、電流コラプスが生じているか否かを判定する。以上説明した処理が行われることにより、本実施形態においても、第1の実施形態と同様な効果が得られる。すなわち、電界効果トランジスタにおける電流コラプスの発生の有無を迅速に判定することができる。なお、第1ゲート及び第2ゲートの駆動タイミングは必ずしも同じタイミングでなくても良い。尚、オン抵抗比の算出に使用される第2オン抵抗は、2回目のオン抵抗でなく、オン状態とオフ状態との切替えを複数回例えば、100回行った後における電界効果トランジスタ114のオン抵抗であっても良い。すなわち、半導体検査装置100Dは、ステップS110,S120の処理を2回以上繰り返し行った後に、ステップS130,S140の処理を行ってもよい。第6の実施形態以下に、本発明の第6の実施形態について、図面を参照しながら説明する。図6Aは、本発明の第6の実施形態に係る半導体検査装置100Eの構成を示す図である。図6Aに示すように、半導体検査装置100Eは、図4Aの半導体検査装置100Cと比較して、駆動回路103の代わりに駆動回路103Bを備える点が異なる。半導体検査装置100Eのそれ以外の構成は、半導体検査装置100Cと同様なので詳細な説明は繰り返さない。第2オーミック電極OM2には駆動回路103Bが接続されている。駆動回路103Bは、図3Aの駆動回路103Bと同様なので詳細な説明は繰り返さない。低負荷抵抗105及び高負荷抵抗106は、第2オーミック電極-第1オーミック電極間の電流の量を制限するための抵抗である。Vg2s2、Vg1s1、Vd、Is2s1、Vs2s1は、図4Bで説明したのと同様である。図6Bは、本発明の第6の実施形態に係る、電界効果トランジスタ114の検査方法を示すタイミングチャートである。図6Bに示すように、期間T1Eでは、図4Bの期間T1Cと同様に、第1ゲート駆動回路115は、オンパルス電圧を、電界効果トランジスタ114の第1ゲートG11へ供給する。また、第2ゲート駆動回路116は、オンパルス電圧を、電界効果トランジスタ114の第2ゲートG12へ供給する。これにより、期間T1Eにおいて、電界効果トランジスタ114はオン状態になる。また、期間T1Eにおいて、駆動回路103Bは、低負荷抵抗105と、電源111とを電気的に接続するように、スイッチ113を制御する。これにより、電源111から供給される電圧は、低負荷抵抗105を介して、オン状態の電界効果トランジスタ114の第2オーミック電極OM2に印加される。すなわち、期間T1Eにおいて、半導体検査装置100Eは、電界効果トランジスタ114をオン状態にするとともに、電界効果トランジスタ114の第2オーミック電極OM2に電圧を印加した後、電界効果トランジスタ114のオン抵抗を算出測定するS110。期間T1Eにおけるオン抵抗の算出測定は、第4の実施形態で説明した、期間T1Cにおけるオン抵抗の算出方法と同様なので詳細な説明は繰り返さない。以下においては、期間T1Eで算出測定されたオン抵抗を、第1オン抵抗ともいう。次に、期間T2Eにおいて、第1ゲート駆動回路115及び第2ゲート駆動回路116の各々は、オンパルス電圧の供給を同時に停止する。これにより、電界効果トランジスタ114はオフ状態となる。そして、期間T2Eにおいて、駆動回路103Bは、高負荷抵抗106と電源111とを電気的に接続するように、スイッチ113を制御する。これにより、電源111から供給される電圧は、高負荷抵抗106を介して、電界効果トランジスタ114の第2オーミック電極OM2に印加される。すなわち、半導体検査装置100Eは、電源111を用いて電界効果トランジスタ114の第2オーミック電極-第1オーミック電極間に高電圧を印加するS120。次に、期間T3Eでは、図4Bの期間T3Cと同様に、第1ゲート駆動回路115及び第2ゲート駆動回路116の各々は、同時に、オンパルス電圧の供給を開始する。これにより、期間T3Cにおいて、電界効果トランジスタ114はオン状態になる。オン状態の電界効果トランジスタ114の第2オーミック電極OM2には、電源111が、高負荷抵抗106を介して供給する電圧が印加される。すなわち、半導体検査装置100Dは、電源111を用いて電界効果トランジスタ114のオン抵抗を算出測定するS130。期間T3Eにおけるオン抵抗の算出測定は、第4の実施形態で説明した、期間T3Cにおけるオン抵抗の算出方法と同様なので詳細な説明は繰り返さない。以下においては、期間T3Eで算出測定したオン抵抗を、第2オン抵抗ともいう。そして、半導体検査装置100Eの測定部120は、第4の実施形態と同様にして、電界効果トランジスタ114のオン抵抗比を算出するS140。そして、判定部130は、第4の実施形態と同様に、電流コラプスが生じているか否かを判定する。以上説明した処理が行われることにより、本実施形態においても、第1の実施形態と同様な効果が得られる。すなわち、電界効果トランジスタにおける電流コラプスの発生の有無を迅速に判定することができる。なお、第1ゲート及び第2ゲートの駆動タイミングは必ずしも同じタイミングでなくとも構わない。尚、オン抵抗比の算出に使用される第2オン抵抗は、2回目のオン抵抗でなく、オン状態とオフ状態との切替えを複数回例えば、100回行った後における電界効果トランジスタ114のオン抵抗であっても良い。すなわち、半導体検査装置100Eは、ステップS110,S120の処理を2回以上繰り返し行った後に、ステップS130,S140の処理を行ってもよい。今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。"