基板上に形成されるゲート電極と、前記ゲート電極上に、前記ゲート電極を覆うように形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成された半導体層と、前記半導体層上に形成されたソース配線と、前記半導体層上に形成されたドレイン配線と、を有し、前記半導体層は、前記ゲート電極の上方に形成されたチャネル層と、前記チャネル層の両側に、それぞれ前記ソース配線またはドレイン配線を介して分離して形成されたエッチング防止層と、を有する、ことを特徴とする表示装置。前記各エッチング防止膜は、前記半導体層が前記ゲート絶縁膜に覆われた前記ゲート電極を乗り上げる、前記ゲート電極の端部の上方に形成されることを特徴とする請求項1記載の表示装置。前記表示装置は、更に、前記半導体層と、ソース配線及びドレイン配線との間に、N層を有することを特徴とする請求項1または2に記載の表示装置。前記半導体層は、結晶性Si層にa-Si層が積層されて形成され、前記N層が前記結晶性Si層に接続されることを特徴とする請求項3に記載の表示装置。前記N層は、前記チャネル層の両側面及び前記チャネル層と前記各エッチング防止層との間におけるゲート絶縁膜を覆うように形成されることを特徴とする請求項4に記載の表示装置。前記ソース配線及びドレイン配線は、各層の前記基板への積層方向からみて、前記チャネル層の両側面に沿って、前記チャネル層の領域からはみ出すように形成されていることを特徴とする請求項4または5に記載の表示装置。前記チャネル層は、各層の前記基板への積層方向からみて、前記ゲート電極の領域内に含まれるように形成されることを特徴とする請求項1乃至6のいずれかに記載の表示装置。前記ソース配線及びドレイン配線は、各層の前記基板への積層方向からみて、T字形状であることを特徴とする請求項1乃至7のいずれかに記載の表示装置。前記チャネル層の長手方向の幅は、各層の前記基板への積層方向からみて、前記各エッチング防止膜の幅よりも大きいことを特徴とする請求項1乃至8のいずれかに記載の表示装置。前記ドレイン配線及び前記ソース配線はそれぞれ、各エッチング防止層と交差するように形成されることを特徴とする請求項1乃至9のいずれかに記載の表示装置。基板上に形成されるゲート電極と、前記ゲート電極上に、前記ゲート電極を覆うように形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成された半導体層と、前記半導体層上に形成されたソース配線と、前記半導体層上に形成されたドレイン配線と、を有し、前記半導体層は、前記ゲート電極の上方に形成されたチャネル層と、前記チャネル層の両側に、それぞれ前記ソース配線またはドレイン配線を介して分離して形成されたエッチング防止層と、を有する、ことを特徴とする表示装置用トランジスタ。ゲート電極を基板上に形成し、前記ゲート電極上に、前記ゲート電極を覆うようにゲート絶縁膜を形成し、前記ゲート絶縁膜上に、前記ゲート電極の上方に形成されるチャネル層と、前記チャネル層の両側にそれぞれ分離して形成されたエッチング防止層とを有する半導体層を形成し、前記半導体層上に、ソース配線及びドレイン配線を形成する、ことを特徴とする表示装置の製造方法。しかしながら、例えば、上記図7に示すような構成においては、半導体層704、705を加工する際のオーバーエッチングにより、ソース電極703とゲート電極701が交差する部分における、ゲート電極701を覆うように形成されたゲート絶縁膜図示なしが薄膜化され、当該部分においてゲート電極701とソース電極703間の絶縁耐圧が低下するという問題がある。一方、例えば図6に示すような構成においては、上述のようにホトコン電流が発生を抑制することができないという問題がある。上記課題に鑑みて、本発明は、上記のようなホトコン電流の発生を抑制するとともに、ゲート電極とソース電極及びドレイン電極との間の絶縁耐圧がより高いTFTを有する表示装置を提供すること等を目的とする。1本発明の表示装置は、基板上に形成されるゲート電極と、前記ゲート電極上に、前記ゲート電極を覆うように形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成された半導体層と、前記半導体層上に形成されたソース配線と、前記半導体層上に形成されたドレイン配線と、を有し、前記半導体層は、前記ゲート電極の上方に形成されたチャネル層と、前記チャネル層の両側に、それぞれ前記ソース配線またはドレイン配線を介して分離して形成されたエッチング防止層と、を有する、ことを特徴とする。2上記1記載の表示装置において、前記各エッチング防止膜は、前記半導体層が前記ゲート絶縁膜に覆われた前記ゲート電極を乗り上げる、前記ゲート電極の端部の上方に形成されることを特徴とする。3上記1または2記載の表示装置において、前記表示装置は、更に、前記半導体層と、ソース配線及びドレイン配線との間に、N層を有することを特徴とする。4上記3記載の表示装置において、前記半導体層は、結晶性Si層にa-Si層が積層されて形成され、前記N層が前記結晶性Si層に接続されることを特徴とする。5上記4記載の表示装置において、前記N層は、前記チャネル層の両側面及び前記チャネル層と前記各エッチング防止層との間におけるゲート絶縁膜を覆うように形成されることを特徴とする。6上記4または5記載の表示装置において、前記ソース配線及びドレイン配線は、各層の前記基板への積層方向からみて、前記チャネル層の両側面に沿って、前記チャネル層の領域からはみ出すように形成されていることを特徴とする。7上記1乃至6のいずれかに記載の表示装置において、前記チャネル層は、各層の前記基板への積層方向からみて、前記ゲート電極の領域内に含まれるように形成されることを特徴とする。8上記1乃至7のいずれかに記載の表示装置において、前記ソース配線及びドレイン配線は、各層の前記基板への積層方向からみて、T字形状であることを特徴とする。9上記1乃至8のいずれかに記載の表示装置において、前記チャネル層の長手方向の幅は、各層の前記基板への積層方向からみて、前記各エッチング防止膜の幅よりも大きいことを特徴とする。10上記1乃至9のいずれかに記載の表示装置において、前記ドレイン配線及び前記ソース配線はそれぞれ、各エッチング防止層と交差するように形成されることを特徴とする。11本発明の表示装置用トランジスタは、基板上に形成されるゲート電極と、前記ゲート電極上に、前記ゲート電極を覆うように形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成された半導体層と、前記半導体層上に形成されたソース配線と、前記半導体層上に形成されたドレイン配線と、を有し、前記半導体層は、前記ゲート電極の上方に形成されたチャネル層と、前記チャネル層の両側に、それぞれ前記ソース配線またはドレイン配線を介して分離して形成されたエッチング防止層と、を有する、ことを特徴とする。12本発明の表示装置の製造方法は、ゲート電極を基板上に形成し、前記ゲート電極上に、前記ゲート電極を覆うようにゲート絶縁膜を形成し、前記ゲート絶縁膜上に、前記ゲート電極の上方に形成されるチャネル層と、前記チャネル層の両側にそれぞれ分離して形成されたエッチング防止層とを有する半導体層を形成し、前記半導体層上に、ソース配線及びドレイン配線を形成する、ことを特徴とする。ホトコン電流の発生を抑制するとともに、ゲート電極と、ソース電極及びドレイン電極との間の絶縁耐圧がより高いTFTを有する表示装置を提供することができる。以下、本発明の実施形態について、図面を参照しつつ説明する。なお、図面については、同一又は同等の要素には同一の符号を付し、重複する説明は省略する。図1は、本発明の実施の形態に係る表示装置を示す概略図である。図1に示すように、例えば、表示装置100は、TFT等図示せずが形成されたTFT基板102と、当該TFT基板102に対向し、カラーフィルタ図示せずが設けられたフィルタ基板101を有する。また、表示装置100は、TFT基板102及びフィルタ基板101に挟まれた領域に封入された液晶材料図示せずと、TFT基板102のフィルタ基板101側と反対側に接して位置するバックライト103を有する。図2は、TFT基板に形成された画素回路の概念図である。図2に示すように、TFT基板102は、図2の横方向に略等間隔に配置した複数のゲート信号線105と、図2の縦方向に略等間隔に配置した複数の映像信号線107を有する。また、ゲート信号線105は、シフトレジスタ回路104に接続され、また、映像信号線107は、ドライバ106に接続される。シフトレジスタ回路104は、複数のゲート信号線105それぞれに対応する複数の基本回路図示せずを有する。なお、各基本回路は、ドライバ106からの制御信号115に応じて、1フレーム期間のうち、対応するゲート走査期間信号ハイ期間にはハイ電圧となり、それ以外の期間信号ロー期間にはロー電圧となるゲート信号を、対応するゲート信号線105に出力する。ゲート信号線105及び映像信号線107によりマトリクス状に区画された各画素領域130は、それぞれ、TFT109、画素電極110、及び、コモン電極111を有する。ここで、TFT109のゲートは、ゲート信号線105に接続され、ソース又はドレインの一方は、映像信号線107に接続され、他方は、画素電極110に接続される。コモン電極111は、コモン信号線108に接続される。なお、画素電極110とコモン電極111は、互いに対向する。次に、上記のように構成された画素回路の動作について説明する。ドライバ106は、コモン信号線108を介して、コモン電極111に、基準電圧を印加する。また、ドライバ106により制御されるシフトレジスタ回路104は、ゲート信号線105を介して、TFT109のゲート電極に、ゲート信号を出力する。更に、ドライバ106は、ゲート信号が出力されたTFT109に、映像信号線107を介して、映像信号の電圧を供給し、当該映像信号の電圧を、更に、TFT109を介して、画素電極110に印加する。この際、画素電極110とコモン電極111との間に電位差が生じる。そして、ドライバ106が当該電位差を制御することにより、画素電極110とコモン電極111の間に挿入された液晶材料の液晶分子の配向等を制御する。ここで、液晶材料には、バックライト103からの光が案内されていることから、上記のように液晶分子の配向等を制御することにより、バックライト103からの光の量を調節でき、結果として、画像を表示することができる。なお、上記構成は、一例であって、上記構成と実質的に同一の構成、同一の作用効果を奏する構成又は同一の目的を達成することができる構成で置き換えてもよい。図3は、本実施の形態における表示装置のTFT及びその周辺の構成を説明するための図である。なお、図3Aは、当該TFTの平面図を示す。図3Bは、図3AのIIIB-IIIB断面図を示す。まず、TFT109及びその周辺部の断面の構成について説明する。図3Bに示すように、透明絶縁基板301上に、ゲート電極302が形成される。当該ゲート電極302上には、当該ゲート電極302を覆うように、ゲート絶縁膜303が形成される。当該ゲート絶縁膜303上には、チャネル層304及びエッチング防止層305を形成する半導体層310が当該ゲート絶縁膜303上に形成される。また、当該半導体層310上には、N層306が形成される。更に、当該N層306上にはソース配線308及びドレイン配線307が形成される。また、ソース配線308及びドレイン配線307上には、保護絶縁膜309が形成される。ここで、当該半導体層310は、当該ゲート電極302の上方に配置されたチャネル層304と、当該チャネル層304と分離して、当該チャネル層304の両側に配置されたエッチング防止層305により構成される。言い換えれば、ドレイン配線307及びソース配線308がゲート絶縁膜303に覆われたゲート電極302に乗り上げる部分乗り上げ部分における半導体層310エッチング防止層305が、当該ゲート電極302の上方に配置された半導体層310チャネル層304と接続されないように配置される。つまり、チャネル層304の両側のエッチング防止層305は、それぞれソース配線308及びドレイン配線307を介して分離して配置される。次に、当該TFT109及びその周辺をその上部からみた構成、つまり、保護絶縁膜309側からゲート電極302に向かう方向積層方向から見た構成、について説明する。図3Aに示すように、各層の積層方向からみて、当該チャネル層304は、略矩形形状であって、略矩形形状のゲート電極302の領域からはみ出さないように、ゲート電極302の略中央に配置される。なお、当該チャネル層304の図3Aにおける縦方向における幅は、横方向の幅より大きい。また、当該縦方向におけるチャネル層304の辺に沿って、ソース配線308及びドレイン配線307の一部TFT109のソース電極及びドレイン電極に相当する部分が形成されており、当該ソース配線308及びドレイン配線307は、チャネル層304中央部において、横方向に延伸するように形成される。つまり、積層方向からみて、図3Aに示すように、ソース配線308及びドレイン配線307はそれぞれT字形状を有する。また、積層方向からみて、エッチング防止層305は、ゲート電極302の一部と重なるように配置、つまり、エッチング防止層305の一部がゲート電極302の領域からはみ出すように配置される。また、当該エッチング防止層305上には、それぞれ、ドレイン配線307及びソース配線308が、横方向にエッチング防止層305を横切るように、重ねて配置される。なお、当該エッチング防止層305の図3Aにおける縦方向における幅は、横方向の幅より小さい。また、エッチング防止層305の図3Aにおける縦横方向の幅はともに、チャネル層304の縦横方向の幅よりも小さい。次に、図4を用いて、当該TFT109を含む表示装置の製造工程について説明する。なお、下記においては、当該TFT109及びその周辺部における製造工程を中心に説明し、その他の画素電極形成工程等については、公知であるので説明を省略する。図4Aに示すように、まず、透明絶縁基板301上に、スパッタリングで、ゲート電極302を形成する金属膜を成膜した後、フォトリソグラフィ工程及びエッチング工程を経て、ゲート電極302を形成する。具体的には、当該金属膜は、例えば、Mo、W、Ta等の高融点金属やその合金であって、50~150nmの厚みで透明絶縁基板301上に成膜する。その後、上述のようにフォトリソグラフィ工程およびエッチング工程を経てゲート電極302の形状が形成される。なお、透明絶縁基板301は、例えば、ガラスや樹脂等で形成される。なお、上記金属膜としては、上述のMo、W、Ta等の高融点金属やその合金の他、例えば、Al等の低抵抗金属を成膜してもよい。その場合、例えば、200nmの厚みで透明絶縁基板301上に成膜する。その他、例えば、上記高融点金属やその合金、低抵抗金属の積層構造を上記透明絶縁基板301上に成膜してもよい。次に、図4Bに示すように、ゲート絶縁膜303を成膜する。当該ゲート絶縁膜303としては、例えば、酸化シリコンSiOxまたは、SiNを用いてもよいし、これらの積層膜を用いてもよい。また、当該ゲート絶縁膜303の厚みは、例えば、100~350nm程度となるように成膜すればよい。その後、図4Cに示すように、上記ゲート絶縁膜303上に、微結晶Si半導体層を成膜する。ここで、微結晶Si半導体層は、アモルファスシリコンをレーザアニールにより結晶化して形成してもよい。なお、当該微結晶Si半導体層310の膜厚は、例えば、5乃至50nm程度とするのが望ましい。更に、非晶質半導体層aSiを、例えば100乃至400nm程度成膜するとともに、さらにオーミックコンタクト層N層306を形成するため、リン等の不純物が添加された非晶質ケイ素を、例えば、10乃至50nm程度成膜する。そして、N層306、微結晶半導体層、及び、非晶質半導体層の3層にパターニング工程を施す。なお、当該微結晶半導体層及び非晶質半導体層が、上記半導体層310に相当する。このとき、ゲート電極302と、ソース配線308及びドレイン配線307とが交差する部分には、a-Si微結晶Si積層膜半導体層310を残すようにパターニングを行う。ここで、上述のようにゲート電極302とソース配線308及びドレイン配線307とが交差する部分に残されたa-Si微結晶Si積層膜半導体層310が上述のエッチング防止層305に相当する。これにより、半導体層310エッチング防止層305がゲート絶縁膜303に覆われたゲート電極302に乗り上げる部分乗り上げ部分におけるゲート絶縁膜303のエッチングによる薄膜化を防止し、絶縁耐圧の低下を抑制することが可能となる。具体的には、図4Cに示すように、当該パターニングの際のエッチング工程において、当該乗り上げ部分以外の部分におけるゲート絶縁膜303は当該エッチング工程により、薄膜化するが、当該乗り上げ部分は、半導体層310エッチング防止層305に覆われているため、当該乗り上げ部分におけるゲート絶縁膜303の薄膜化が防止され、ひいては、ゲート電極302と、ソース配線308及びドレイン配線307との間の絶縁耐圧を、従来技術と比べ向上させることができる。その後、図4Dに示すように、ドレイン配線307およびソース配線308を形成するために、例えば、Al等の金属またはAlの合金を、200~500nm程度の厚さでスパッタリングにより成膜する。当該スパッタリング工程においては、Al等の膜の拡散防止やコンタクト抵抗低減のために、例えば、TiまたはMo等の高融点金属またはその合金がAl層の上下に、バリアメタル層として形成してもよい。この場合、当該バリアメタル層の厚さは、例えば、30~100nm程度とすればよい。次に、フォトリソグラフィ工程とエッチング工程を経て、ドレイン配線307およびソース配線308の形状が加工される。この後、オーミックコンタクト層N層306の形状が加工される。具体的には、ドレイン配線307およびソース配線308をマスクとしてオーミックコンタクト層N層306の形状が加工され、ドレイン配線307およびソース配線308の間におけるオーミックコンタクト層N層306がエッチングにより排除される。その後、パッシベーション層保護絶縁膜309としてSiNを、例えば、200乃至500nm成膜する。なお、その後は、図示しないが画素電極形成工程等を経て、本実施の形態における表示装置を製造する。また、上記工程は、一例であって、上記工程と実質的に同一の工程、同一の作用効果を奏する工程又は同一の目的を達成することができる工程で置き換えてもよい。本実施の形態によれば、ゲート電極302とソース配線308間、及びゲート電極302とドレイン配線307間の絶縁耐圧を向上させることができる。具体的には、上記のようなエッチング防止層305を有しない場合と比べ、絶縁耐圧を約45向上させることができる。また、結果として、製造工程における歩留まりを向上させることができるとともに、製造におけるコストダウンを図ることができる。若しくは、ゲート絶縁膜303の薄膜化により絶縁耐圧はそのままでTFT109の性能を向上させることもできる。特に、上記のようなボトムゲート構造のTFT109において、ゲート絶縁膜303に例えば、SiNを用いる場合には、SiNと半導体層310を形成するSiのエッチングレートが近いため、半導体層310のエッチング工程において、ゲート絶縁膜303が薄膜化しやすい。したがって、この場合、本実施の形態によれば、ゲート電極302とソース配線308間、及びゲート電極302とドレイン配線307間の絶縁耐圧を、従来技術と比較して、より効果的に向上させることができる。また、同時に、半導体層310におけるチャネル層304とエッチング防止層305が互いに分離しているため、例えば、透明絶縁基板301側からのバックライト光がエッチング防止層305に照射されたとしても、当該バックライト光に起因するホトコン電流の発生を抑制することができる。なお、本発明は、上記実施の形態に限定されるものではなく、上記実施の形態で示した構成と実質的に同一の構成、同一の作用効果を奏する構成又は同一の目的を達成することができる構成で置き換えてもよい。変形例次に、本発明の変形例について説明する。なお、下記において、上記実施の形態と同様である点については説明を省略する。図5は、本変形例における表示装置のTFT及びその周辺の構成を説明するための図である。具体的には、図5Aは、当該TFTの平面図を示す。図5Bは、図5AのVB-VB断面図を示す。まず、本変形例におけるTFT109及びその周辺の断面の構成について説明する。図5Bに示すように、上記実施の形態と同様、透明絶縁基板301上から、順に、ゲート電極302、当該ゲート電極302を覆うようにゲート絶縁膜303が配置され、当該ゲート絶縁膜303上に、結晶性Siチャネル層401にa-Siチャネル層402が積層された半導体層410が配置される。しかしながら、本変形例においては、当該半導体層410におけるa-Siチャネル層402、結晶性Siチャネル層401のうち、結晶性Siチャネル層401がN層406にも接続される点が異なる。具体的には、図5Bに示すように、半導体層410上に形成されるN層406が、半導体層410上に加えて、TFT109を構成するチャネル層420a-Siチャネル層402及び結晶性Siチャネル層401とエッチング防止層430a-Siエッチング防止層403及び結晶性Siエッチング防止層404との間において、チャネル層420の側面及びゲート絶縁膜303上を覆うように形成される。また、エッチング防止層430の他の側面及び半導体層410に覆われていない他のゲート絶縁膜303上にもN層406が形成される。上記のように構成することで、N層406を、結晶性Siチャネル層401にも接続することにより、TFT109のオン電流を増加させることができる。なお、当該N層406上にソース配線308及びドレイン配線307が形成され、ソース配線308及びドレイン配線307上に、保護絶縁膜309が形成される点等については、上記実施の形態と同様であるので、説明を省略する。ここで、上記実施の形態と同様に、当該半導体層410は、当該ゲート電極302の上方に配置されたチャネル層420と、当該チャネル層420と分離して、当該チャネル層420の両側に配置されたエッチング防止層430により構成される。言い換えれば、ソース配線308及びドレイン配線307がゲート電極302及びゲート絶縁膜303に乗り上げる部分乗り上げ部分における半導体層410エッチング防止層430が、当該ゲート電極302の上方に配置された半導体層410チャネル層420と接続されないように配置される。つまり、チャネル層420の両側のエッチング防止層430は、それぞれソース配線308及びドレイン配線307を介して、分離して形成される。次に、本変形例におけるTFT109及びその周辺を、その上部からみた構成、つまり、保護絶縁膜409側からゲート電極302に向かう方向各層の積層方向から見た構成、について説明する。図5Aに示すように、上記実施の形態と同様に、各層の積層方向からみて、当該チャネル層420は、略矩形形状であって、略矩形形状のゲート電極302の領域からはみ出さないように、ゲート電極302の略中央に配置される。なお、当該チャネル層420の図5Aにおける縦方向における幅は、横方向の幅より大きい。また、当該縦方向におけるチャネル層420の辺に沿って、ソース及びドレイン配線307が形成されており、当該ソース及びドレイン配線307はチャネル層420中央部において、横方向に延伸するように形成される。つまり、積層方向からみて、ソース配線308及びドレイン配線307は、それぞれ、T字形状を有する。ここで、本変形例においては、ゲート電極302上方におけるソース配線308及びドレイン配線307の図5Aにおける横方向の幅を、上記実施の形態における幅よりも大きくなるように形成し、N層406と結晶性Siチャネル層401の接触面積を大きくすることが望ましい。また、ソース配線308及びドレイン配線307の形状についても、上記のように表面にN層406が配置された半導体層410の側壁にできる限り接触するように設計することが望ましい。これにより、TFT109のオン電流を増加させることができる。なお、上記実施の形態と同様に、積層方向からみて、エッチング防止層430は、ゲート電極302の領域の一部に重なるように、つまり、エッチング防止層430の一部がゲート電極302の領域からはみ出すように配置される。また、当該エッチング防止層430上には、それぞれ、ドレイン配線307及びソース配線308が横方向にエッチング防止層430を横切るように、重ねて配置される。なお、当該エッチング防止層430の図5Aにおける縦方向における幅は、横方向の幅より小さい。また、エッチング防止層430の図5Aにおける縦横方向の幅はそれぞれ、チャネル層420の縦横方向の幅よりも小さい。更に、ドレイン配線307及びソース配線308のうち、TFT109のドレイン電極及びソース電極を構成する部分、つまり、ゲート電極302の縦方向の辺に沿った部分の幅は、その他の配線部分を構成する部分の幅よりも大きい。本変形例によれば、上記実施の形態と同様、ゲート電極302とソース配線308間、及びゲート電極302とドレイン配線307間の絶縁耐圧を向上させることができるとともに、透明絶縁基板301からのバックライト光がエッチング防止層430に照射されたとしても、当該バックライト光に起因するホトコン電流の発生を抑制することができる。また、本変形例によれば、同時に、TFT109のオン電流を増加させることができる。なお、本発明は、上記実施の形態または変形例に限定されるものではなく、上記実施の形態で示した構成と実質的に同一の構成、同一の作用効果を奏する構成又は同一の目的を達成することができる構成で置き換えてもよい。例えば、本発明におけるTFT109は、画素領域130において用いられる画素TFT109の他、画素領域130の周辺領域に配置されるシフトレジスタ回路104やドライバ106に用いられるTFT等、回路TFTとして、用いてもよい。また、本発明の表示装置は、IPSInPlaneSwitching方式の液晶表示装置の他、VAVerticallyAligned方式やTNTwistedNematic方式等、その他の駆動方式の液晶表示装置であってもよいし、有機EL表示装置など、他の表示装置であってもよい。