"リアクトルを介して入力される直流電圧を所望の直流電圧に調整するチョッパ回路と、前記チョッパ回路の出力を所望の交流電圧に変換するインバータ回路と、前記チョッパ回路と前記インバータ回路とを接続する直流母線間に挿入される第1のコンデンサと、前記第1のコンデンサに並列に接続され、前記第1のコンデンサよりも容量値の大きな第2のコンデンサと、前記第1のコンデンサ、前記第2のコンデンサおよび、前記チョッパ回路と前記インバータ回路との間の配線インダクタンスの3者による共振ループ内にあって、前記第1のコンデンサに直列に接続されて前記直流母線間に挿入される抵抗と、を備えたことを特徴とするスイッチング電源装置。前記第2のコンデンサは、前記チョッパ回路の出力を平滑する平滑コンデンサであることを特徴とする請求項1に記載のスイッチング電源装置。前記第1のコンデンサは、チョッパダイオードの近傍に配置されるサージ吸収用コンデンサであることを特徴とする請求項1に記載のスイッチング電源装置。前記第1のコンデンサは、前記インバータ回路を構成するアームの近傍に配置されるサージ吸収用コンデンサであることを特徴とする請求項1に記載のスイッチング電源装置。前記チョッパ回路および前記インバータ回路を同一基板上に配置したことを特徴とする請求項1に記載のスイッチング電源装置。前記チョッパ回路および前記インバータ回路を2層以上の多層基板で構成し、前記直流母線の一方と他方とを隣接する上下層の配線で構成したことを特徴とする請求項1に記載のスイッチング電源装置。前記チョッパ回路および前記インバータ回路の各スイッチング素子は、ワイドバンドギャップ半導体にて形成されることを特徴とする請求項1~6の何れか1項に記載のスイッチング電源装置。前記ワイドバンドギャップ半導体は、炭化ケイ素、窒化ガリウム系材料または、ダイヤモンドを用いた半導体であることを特徴とする請求項7に記載のスイッチング電源装置。リアクトルを介して入力される直流電圧を所望の直流電圧に調整するチョッパ回路と、前記チョッパ回路の出力を所望の交流電圧に変換するインバータ回路と、前記チョッパ回路と前記インバータ回路とを接続する直流母線間に挿入される第1のコンデンサと、前記第1のコンデンサに並列に接続され、前記第1のコンデンサよりも容量値の大きな第2のコンデンサと、前記直流母線間に挿入され、前記第1のコンデンサのみに接続される抵抗と、を備えたことを特徴とするスイッチング電源装置。従来のチョッパ回路に使用する複数のコンデンサにおいて、平滑コンデンサとサージ吸収用コンデンサとを比較すると、一般的には平滑コンデンサの方が容量が大きくなっている。上記特許文献1に示される回路では、容量の大きな平滑コンデンサにダンピング抵抗が接続されている。しかしながら、容量の大きな平滑コンデンサには、この平滑コンデンサを充電する際に大きな電流が流れるのと共に、平滑コンデンサとサージ吸収用コンデンサとの間の配線線路によるインダクタンスと、サージ吸収用コンデンサのキャパシタンスとに起因する共振電流が平滑コンデンサに加わるため、平滑コンデンサに直列に接続されるダンピング抵抗での損失が大きくなり、効率が低下するという問題点があった。また、ダンピング抵抗での発熱量が多くなるため、許容電力の大きなものを使用しなければならず、コスト増に繋がるという課題があった。一方、ダンピング抵抗を使用しない構成も考えられるが、この場合、ダンピング抵抗がない分、平滑コンデンサに対する共振電流が大きくなり、平滑コンデンサ自体の発熱が大きくなる。このため、平滑コンデンサの使用個数分割数を増やして平滑コンデンサの発熱を分散するなどの対策が必要になり、装置のコストやサイズが増大するという問題点があった。本発明は、上記に鑑みてなされたものであって、平滑コンデンサの容量を大きくした場合であっても、ダンピング抵抗での損失を小さくして効率の低下を抑制することができるスイッチング電源装置を提供することを目的とする。上述した課題を解決し、目的を達成するため、本発明は、リアクトルを介して入力される直流電圧を所望の直流電圧に調整するチョッパ回路と、前記チョッパ回路の出力を所望の交流電圧に変換するインバータ回路と、前記チョッパ回路と前記インバータ回路とを接続する直流母線間に挿入される第1のコンデンサと、前記第1のコンデンサに並列に接続され、前記第1のコンデンサよりも容量値の大きな第2のコンデンサと、前記直流母線間に挿入され、前記第1のコンデンサのみに接続される抵抗と、を備えたことを特徴とする。この発明によれば、平滑コンデンサの容量を大きくした場合であっても、ダンピング抵抗での損失を小さくして効率の低下を抑制することができるという効果を奏する。以下に添付図面を参照し、本発明の実施の形態にかかるスイッチング電源装置について説明する。なお、以下に示す実施の形態により本発明が限定されるものではない。実施の形態1.図1は、下述する各実施の形態に共通するスイッチング電源装置の回路構成例を示す図である。このスイッチング電源装置は、図1に示すように、電源回路100、チョッパ回路110および、インバータ回路120による3つの回路ブロックに区分される。電源回路100は、直流電力の供給源であり、チョッパ回路110は、入力される直流電圧を所望の直流電圧に調整する。また、インバータ回路120は、チョッパ回路110の出力を所望の交流電圧に変換する。電源回路100は、直流入力電源1を備えている。この直流入力電源1は、例えば交流電圧を整流する整流回路、交流電圧を所望の直流電圧に変換するコンバータ、あるいは直流電圧を所望の直流電圧に調整するDC/DCコンバータなどを含む概念である。チョッパ回路110は、リアクトル2、ダイオード3、スイッチング素子5、平滑コンデンサ8および、サージ吸収回路20を備え、サージ吸収回路20は、ダンピング抵抗6とサージ吸収用コンデンサ7を直列に接続して構成される。このチョッパ回路110では、正側直流母線である直流母線22と負側直流母線である直流母線24との間に、スイッチング素子5、サージ吸収回路20、平滑コンデンサ8が、これらの順に、且つ、直流入力電源1に対して並列に接続される。インバータ回路120は、スイッチング素子91~94およびサージ吸収用コンデンサ10を備えている。スイッチング素子91,94およびスイッチング素子92,93はそれぞれが直列に接続されて一相分のアームを構成すると共に、各アーム同士が直流母線22,24間に並列に接続されて単相のインバータ回路を構成している。また、サージ吸収用コンデンサ10は、各アームに対応させて直流母線22,24間に挿入されている。なお、図1において、サージ吸収回路20と平滑コンデンサ8との間の直流母線22上に示される配線インダクタンス4Aは、サージ吸収回路20と平滑コンデンサ8とを電気的に接続する際に生じ得る配線インダクタンスである。また、平滑コンデンサ8とインバータ回路120との間の直流母線22上に示される配線インダクタンス4Bは、平滑コンデンサ8とインバータ回路120とを電気的に接続する際に生じ得る配線インダクタンスである。なお、図1では、正側の直流母線22のみに配線インダクタンスを示しているが、これは負側の直流母線24上にも生じ得る配線インダクタンスをも含んでいる。つぎに、実施の形態1にかかるスイッチング電源装置の動作について図2の図面を参照して説明する。図2および図3は、図1に示すスイッチング電源装置におけるチョッパ回路110の動作を説明する図であり、図2は、スイッチング素子5がオンするときの電流経路を示し、図3は、スイッチング素子5がオフするときの電流経路を示している。スイッチング素子5がオンするとき、図2に示すように、直流入力電源1の正極→リアクトル2→スイッチング素子5→直流入力電源1の負極という経路の電流が流れる。このとき、リアクトル2には、電磁エネルギーが蓄積される。一方、スイッチング素子5がオフするとき、図3に示すように、直流入力電源1の正極→リアクトル2→ダイオード3→配線インダクタンス4A→平滑コンデンサ8→直流入力電源1の負極という経路の電流が流れる。このときに流れる電流は、リアクトル2に蓄積された電磁エネルギーが元となっており、直流入力電源1の電圧とリアクトル2に発生する電圧との和が、平滑コンデンサ8の端子電圧よりも高い場合には、矢印の向きの電流が流れ、平滑コンデンサ8の端子電圧よりも低い場合には、矢印とは逆向きの電流が流れる。なお、リアクトル2に発生する電圧は、スイッチング素子5のオン時間とオフ時間との比であるオンオフ時比率を変更することにより制御できる。したがって、リアクトル2に流す電流や平滑コンデンサ8の端子電圧は、このオンオフ時比率を制御することにより、可変することができる。つぎに、サージ吸収用コンデンサ7と配線インダクタンス4Aとによって生じ得る共振電流について図4を参照して説明する。図4は、この共振電流を説明する図である。上述のように直流母線22,24には、スイッチング素子5のオンオフにより時間的に変化する電流が流れる。また、このとき流れる電流の変化率di/dtは、スイッチング素子5をオンオフするときのスイッチング速度によって変化するので、例えばスイッチング速度が速くなれば電流変化率が大きくなる。このため、スイッチング素子5のスイッチング速度が速くなればなるほど、平滑コンデンサ8とダンピング抵抗6との間の配線インダクタンス4Aの大きさも回路動作上無視できなくなる。配線インダクタンス4Aの大きさが無視できない場合、図4に示すような共振電流が大きくなる。ここで、配線インダクタンス4AのインダクタンスをL、平滑コンデンサ8のキャパシタンスをC0、サージ吸収用コンデンサ7のキャパシタンスをC1とおけば、C0とC1との間には、C0C1の関係があり、共振周波数frは、次式のように表される。fr=1/2π√√1≒1/2π√......1このように、配線インダクタンス4Aの大きさが無視できない場合、上記1式に示されるような、サージ吸収用コンデンサ7のキャパシタンスC1と配線インダクタンス4AのインダクタンスLとによって決まる共振周波数frで振動する共振電流が流れ、この共振電流が平滑コンデンサ8に対する充電電流に加わることになる。つぎに、ダンピング抵抗6の役割について説明する。ダンピング抵抗6が存在しない場合、上記の共振ループには抵抗成分が存在しないので、非常に大きな共振電流が平滑コンデンサ8に流れることになる。一方、ダンピング抵抗6が存在する場合、上記の共振ループにダンピング抵抗6の抵抗成分が加わるので、共振電流の大きさをこのダンピング抵抗6によって制限することができる。よって、平滑コンデンサ8に加わる共振電流を小さくすることができる。また、本実施の形態のスイッチング電源装置では、ダンピング抵抗6をサージ吸収用コンデンサ7に直列に接続されるように挿入しているが、この挿入位置にも上記発明が解決しようとする課題の項で説明したように大きな意味がある。上述した特許文献1の回路では、平滑コンデンサ側にダンピング抵抗を挿入している。本願の図2~4の回路であれば、平滑コンデンサ8にダンピング抵抗6を直列に接続していること等価になる。平滑コンデンサ8にダンピング抵抗6を接続した場合、図4に示す共振電流の大きさは殆ど変わらないが、図3に示す充電電流の経路において、ダンピング抵抗6が充電電流を制限してしまう。このため、ダンピング抵抗6の大きさをあまり大きくすることはできない。一方、ダンピング抵抗6が小さい場合、ダンピング抵抗6に流れる電流充電電流が大きくなるので、ダンピング抵抗6での発熱量が大きくなり、許容電力の大きなものを使用しなければならなくなる。また、ダンピング抵抗6が小さい場合、共振電流が大きくなるので、共振電流の抑制能力が低下するという問題点も生ずる。このように、実施の形態1のスイッチング電源装置では、容量値の大きな平滑コンデンサ側ではなく、容量値の小さなサージ吸収用コンデンサ側にダンピング抵抗を挿入しているので、配線インダクタンスに起因して発生し得る共振電流を制限することができ、その結果、平滑コンデンサに流れ得る共振電流を小さくすることができ、共振電流に起因する平滑コンデンサの発熱を抑制することが可能となる。なお、実施の形態1では、サージ吸収用コンデンサ7にダンピング抵抗6を挿入する実施形態について説明したが、この実施形態に限定されるものではない。例えば、図1に示すように、インバータ回路120を構成するアームの両端にサージ吸収用コンデンサ10が挿入される場合において、インバータ回路120と平滑コンデンサ8との間の配線インダクタンス4Bと、サージ吸収用コンデンサ10とによる共振が無視できない場合には、サージ吸収用コンデンサ10にもダンピング抵抗を接続することが好ましい。また、実施の形態1では、サージ吸収用コンデンサ7にダンピング抵抗6を挿入する実施形態について説明したが、この種のサージ吸収用コンデンサに限定されるものではない。例えば、直流母線間にサージ吸収用以外の目的で挿入されるコンデンサがあり、且つ、平滑コンデンサとの間の配線インダクタンスによる共振が無視できない場合には、サージ吸収用コンデンサと同様にダンピング抵抗を挿入することが好ましい。つまり、直流母線間に接続される平滑コンデンサである第1のコンデンサに対し、同じく、直流母線間に接続され、且つ、第1のコンデンサよりも容量値の小さな第2のコンデンサが存在する場合、この第2のコンデンサに直列にダンピング抵抗を接続する実施態様も本発明の要旨に含まれる。つぎに、実施の形態1にかかる素子配置の一例について図5~図9の図面を参照して説明する。図5は、実施の形態1にかかるスイッチング電源装置の回路基板上における素子配置の一例を示す上面図であり、図6は、図5に示す素子を配置するための多層基板におけるある層の配線パターンの一例を示す図であり、図7は、図6の多層基板における図6とは異なる層隣接する上層または下層の配線パターンの一例を示す図であり、図8は、図6,7に示す配線パターンの位置を図1の回路図上に示した図であり、図9は、図6,7に示す多層基板におけるある部分の断面構造を模式的に示す図である。図1に示した各素子は、例えば図5に示すように、複数の層を有する多層基板11の最上面上に配置される。なお、図5に付した符号は、それぞれが図1に対応している。図5に示す回路素子を配置する場合、例えば図6,7に示す多層基板を使用する。これらの図の多層基板では、絶縁材料18に銅箔パターン12~17がプリントされている。銅箔パターン12は、直流入力電源1の正極とリアクトル2の一端とが接続される電極を成す図8の回路図参照。同様に、銅箔パターン13は、リアクトル2の他端とスイッチング素子5の一端とダイオード3のアノード端とが接続される電極を成し、銅箔パターン17は、スイッチング素子5の他端とサージ吸収用コンデンサ7の一端とが接続される電極を成す。銅箔パターン14は、図6では、3つのパターンが示されているが、何れか2つのパターンのそれぞれにダンピング抵抗6の一端もしくはダイオード3のカソード端が接続される。なお、図6,7に示す銅箔パターンにおいて、符号を同じくするものは、層間を接続するビア等により電気的に接続される。また、電極を成す銅箔パターン17と銅箔パターン16についても層間にて電気的に接続される。また、銅箔パターン15,16は、図9に示すように回路基板を挟んで平行となるようにプリントされている。配線インダクタンスを小さくするためには、1配線長を短くする、2電流が流れることによって発生する磁界を小さくする、ことが必要となる。図9に示すようなプリントとすることにより、銅箔パターン15,16間にて往復電流折り返し電流を流すことができる。この場合、銅箔パターン15に流れる電流により発生する磁界の方向と、銅箔パターン16に流れる電流により発生する磁界の方向とは反対の関係となり、相互の磁界を打ち消しあうことができる。したがって、銅箔パターン15,16を、図9に示すように配置すれば、配線インダクタンス4A,4Bを小さくすることができる。その結果、上記1式に示す共振周波数を高い側にシフトさせることができ、共振電流を低減してダンピング抵抗6の損失を小さくすることができる。また、共振電流が小さくなるので、ダンピング抵抗6の抵抗値を小さくすることができ、回路全体の損失を小さくすることができる。また、図5の基板構成によれば、チョッパ回路およびインバータ回路を同一基板に配置すると共に、平滑コンデンサ8の近くにサージ吸収用コンデンサ7を配置し、スイッチング素子91~94の近くにサージ吸収用コンデンサ10を配置しているので、それぞれの配線長を短くすることができ、配線インダクタンス4A,4Bを小さくすることができる。また、図5の基板構成では、リアクトル2を実装していないが、リアクトル2を小型軽量化できる場合には、基板に実装してもよい。この場合、スイッチング電源装置全体のサイズを小型化することができる。なお、図5は、単一の素子を多層基板上に配置する構成であったが、スイッチング電源装置を大容量化する場合には、例えば図10に示すように複数の素子を並列的に配置すればよいインバータ回路におけるスイッチング素子91~94は3並列、その他の素子は2並列。なお、平滑コンデンサ8を大容量化したい場合、図10に示すように基板上に配置した複数のコンデンサを並列に接続してもよいが、基板上に配置できない場合も想定される。このような場合には、コネクタまたは端子台などにより外部のコンデンサに接続してもよい。ただし、このような構成を採用する場合、配線インダクタンスが小さくなるようにプリント基板の近くに配置することが望ましい。以上説明したように、実施の形態1のスイッチング電源装置によれば、共振ループに挿入すべきダンピング抵抗を平滑コンデンサではなくサージ吸収用コンデンサに接続したので、平滑コンデンサの容量を大きくした場合であっても、ダンピング抵抗での損失を小さくして効率の低下を抑制することができ、また、平滑コンデンサの容量を大きくした場合であっても、平滑コンデンサの使用個数を増加させるなどの発熱対策を特に行う必要がなくなるという効果が得られる。実施の形態2.実施の形態2では、スイッチング電源装置のチョッパ回路およびインバータ回路に具備されるスイッチング素子について説明する。チョッパ回路で用いられるスイッチング素子としては、珪素Siを素材とする半導体トランジスタ素子IGBT、MOSFETなどが一般的であり、インバータ回路で用いられるスイッチング素子としては、珪素Siを素材とする半導体トランジスタ素子IGBT、MOSFETなどと、同じく珪素を素材とする半導体ダイオード素子とを逆並列に接続した構成のものが一般的である。上記実施の形態1で説明した技術は、この一般的なスイッチング素子を具備するチョッパ回路およびインバータ回路に用いることができる。一方、上記実施の形態1の技術は、珪素を素材として形成されたスイッチング素子に限定されるものではない。この珪素に代え、近年注目されている炭化珪素SiCを素材とするスイッチング素子をチョッパ回路およびインバータ回路に用いることも無論可能である。ここで、炭化珪素は、高温度での使用が可能であるという特徴を有しているので、チョッパ回路およびインバータ回路に具備されるスイッチング素子として炭化珪素を素材とするものを用いれば、スイッチング素子モジュールの許容動作温度を高くすることができるので、キャリア周波数を高めて、スイッチング速度を増加させることが可能である。その一方で、炭化珪素を素材とするスイッチング素子は、サージ電圧耐性が低いという性質もある。このため、スイッチング速度を増加させた場合、電流の変化率di/dtが大きくなり、配線インダクタンスの影響を強く受けるので、単純にキャリア周波数を高める制御を行うことは難しい。ところが、実施の形態1に係る技術によれば、チョッパ回路およびインバータ回路の各スイッチング素子の近傍にサージ吸収用コンデンサを配置することで配線長を短くし、また、多層基板を使用することにより一方の配線例えば正側直流母線と他方の配線例えば負側直流母線とを隣接する上下層の配線で構成し、かつ、それらの配線間で往復電流が流れるように構成したので、サージ電圧そのものを小さくすることが可能となる。このため、サージ電圧耐性が低いという性質を有する炭化珪素を素材とするスイッチング素子の弱点を補強することが可能となり、高温度での使用が可能であるという炭化珪素を素材とするスイッチング素子の特徴を充分に活用することが可能となる。なお、炭化珪素SiCは、珪素Siよりもバンドギャップが大きいという特性を捉えて、ワイドバンドギャップ半導体と称される半導体の一例である。この炭化珪素以外にも、例えば窒化ガリウム系材料または、ダイヤモンドを用いて形成される半導体もワイドバンドギャップ半導体に属しており、それらの特性も炭化珪素に類似した点が多い。したがって、炭化珪素以外の他のワイドバンドギャップ半導体を用いる構成も、本発明の要旨を成すものである。また、このようなワイドバンドギャップ半導体によって形成されたトランジスタ素子やダイオード素子は、耐電圧性が高く、許容電流密度も高いため、トランジスタ素子やダイオード素子の小型化が可能であり、これら小型化されたトランジスタ素子やダイオード素子を用いることにより、これらの素子を組み込んだ半導体モジュールの小型化が可能となる。また、ワイドバンドギャップ半導体によって形成されたトランジスタ素子やダイオード素子は、耐熱性も高いため、ヒートシンクの小型化が可能となり、スイッチング素子モジュールの更なる小型化が可能になる。さらに、ワイドバンドギャップ半導体によって形成されたトランジスタ素子やダイオード素子は、電力損失が低いため、スイッチング素子やダイオード素子の高効率化が可能であり、延いてはスイッチング素子モジュールの高効率化が可能になる。なお、以上の実施の形態1,2に示した構成は、本発明の構成の一例であり、別の公知の技術と組み合わせることも可能であるし、本発明の要旨を逸脱しない範囲で、一部を省略する等、変更して構成することも可能であることは言うまでもない。"