"WS2を有する半導体素子であって、前記半導体素子は、前記WS2の半導体特性を利用していることを特徴とする半導体素子。請求項1において、前記半導体特性は、電子または正孔の移動度、バンドギャップおよび仕事関数の少なくとも一つであることを特徴とする半導体素子。Hf,Re,Ta,W,Nb,Zr,V,Al,In,Sn,Ga,Zn,Si,Ge,Mn,Ni,Fe,Co,Cu,Ag,Y,Sc,Mg,Caからなる群から選ばれた少なくとも一種類以上の元素を合計で0.1~10.0wt含有し、残部がWS2および不可避的不純物からなる材料、またはWS2からなる材料によって形成されることを特徴とするスパッタリングターゲット。Hf,Re,Ta,W,Nb,Zr,V,Al,In,Sn,Ga,Zn,Si,Ge,Mn,Ni,Fe,Co,Cu,Ag,Y,Sc,Mg,Caからなる群から選ばれた少なくとも一種類以上の元素の硫化物を合計で0.1~10.0wt含有し、残部がWS2および不可避的不純物からなることを特徴とするスパッタリングターゲット。Hf,Re,Ta,W,Nb,Zr,V,Al,In,Sn,Ga,Zn,Si,Ge,Mn,Ni,Fe,Co,Cu,Ag,Y,Sc,Mg,Caからなる群から選ばれた少なくとも一種類以上の元素を合計で0.1~10.0wt含有し、残部がWS2および不可避的不純物からなる材料、またはWS2からなる材料によって形成される半導体層を有することを特徴とするトランジスタ。Hf,Re,Ta,W,Nb,Zr,V,Al,In,Sn,Ga,Zn,Si,Ge,Mn,Ni,Fe,Co,Cu,Ag,Y,Sc,Mg,Caからなる群から選ばれた少なくとも一種類以上の元素の硫化物を合計で0.1~10.0wt含有し、残部がWS2および不可避的不純物からなる半導体層を有することを特徴とするトランジスタ。WS2からなる層、またはWS2を主成分としてなる複合物からなる層を複数層積層した半導体層を有することを特徴とするトランジスタ。請求項5または6において、前記半導体層は、0.5~4.8eV電子ボルトの範囲のバンドギャップを有することを特徴としてなるトランジスタ。請求項5または6において、前記半導体層は、p型またはn型の不純物が添加されていることを特徴とするトランジスタ。請求項5または6において、前記トランジスタは、酸化チタン,酸化ニオブ,酸化タンタル,酸化バナジウム,酸化ハフニウム,酸化アルミニウム,酸化モリブデン,酸化タングステン,酸化ジルコニウム,酸化硅素,窒化硅素,窒化アルミニウムの少なくとも一種からなる層を単層または積層させて構成されるゲート絶縁膜を有することを特徴とするトランジスタ。請求項5または6において、前記トランジスタは、酸化チタン,酸化ニオブ,酸化タンタル,酸化バナジウム,酸化ハフニウム,酸化アルミニウム,酸化モリブデン,酸化タングステン,酸化ジルコニウム,酸化硅素,窒化硅素,窒化アルミニウムの少なくとも一種を主成分とする材料膜を単層または積層させて構成されるゲート絶縁膜を有することを特徴とするトランジスタ。粉末を1100~1600°Cの温度で焼結する焼結体の製造方法であって、前記焼結体は、Hf,Re,Ta,W,Nb,Zr,V,Al,In,Sn,Ga,Zn,Si,Ge,Mn,Ni,Fe,Co,Cu,Ag,Y,Sc,Mg,Caからなる群から選ばれた少なくとも一種類以上の元素を合計で0.1~10.0wt含有し、残部がWS2および不可避的不純物からなる材料、またはWS2からなる材料によって形成されることを特徴とする焼結体の製造方法。粉末を1350~1540°Cの温度で2~48時間焼結する焼結体の製造方法であって、前記焼結体は、Hf,Re,Ta,W,Nb,Zr,V,Al,In,Sn,Ga,Zn,Si,Ge,Mn,Ni,Fe,Co,Cu,Ag,Y,Sc,Mg,Caからなる群から選ばれた少なくとも一種類以上の元素を合計で0.1~10.0wt含有し、残部がWS2および不可避的不純物からなる材料、またはWS2からなる材料によって形成されることを特徴とする焼結体の製造方法。粉末を1160~1350°Cの温度で4~96時間焼結する焼結体の製造方法であって、前記焼結体は、Hf,Re,Ta,W,Nb,Zr,V,Al,In,Sn,Ga,Zn,Si,Ge,Mn,Ni,Fe,Co,Cu,Ag,Y,Sc,Mg,Caからなる群から選ばれた少なくとも一種類以上の元素を合計で0.1~10.0wt含有し、残部がWS2および不可避的不純物からなる材料、またはWS2からなる材料によって形成されることを特徴とする焼結体の製造方法。粉末を1100~1600°Cの温度で焼結する焼結体の製造方法であって、前記焼結体は、Hf,Re,Ta,W,Nb,Zr,V,Al,In,Sn,Ga,Zn,Si,Ge,Mn,Ni,Fe,Co,Cu,Ag,Y,Sc,Mg,Caからなる群から選ばれた少なくとも一種類以上の元素の硫化物を合計で0.1~10.0wt含有し、残部がWS2および不可避的不純物からなることを特徴とする焼結体の製造方法。粉末を1350~1540°Cの温度で2~48時間焼結する焼結体の製造方法であって、前記焼結体は、Hf,Re,Ta,W,Nb,Zr,V,Al,In,Sn,Ga,Zn,Si,Ge,Mn,Ni,Fe,Co,Cu,Ag,Y,Sc,Mg,Caからなる群から選ばれた少なくとも一種類以上の元素の硫化物を合計で0.1~10.0wt含有し、残部がWS2および不可避的不純物からなることを特徴とする焼結体の製造方法。粉末を1160~1350°Cの温度で4~96時間焼結する焼結体の製造方法であって、前記焼結体は、Hf,Re,Ta,W,Nb,Zr,V,Al,In,Sn,Ga,Zn,Si,Ge,Mn,Ni,Fe,Co,Cu,Ag,Y,Sc,Mg,Caからなる群から選ばれた少なくとも一種類以上の元素の硫化物を合計で0.1~10.0wt含有し、残部がWS2および不可避的不純物からなることを特徴とする焼結体の製造方法。請求項3または4において、前記スパッタリングターゲットは焼結体からなることを特徴とするスパッタリングターゲット。請求項3または4に記載のスパッタリングターゲットを用いてスパッタリングを行うことにより薄膜を成膜する工程と、前記薄膜を酸系エッチング液でウェットエッチングする工程と、前記ウェットエッチングされた薄膜上に金属薄膜を成膜する工程と、前記金属薄膜をウェットエッチングする工程と、を含むことを特徴とするトランジスタの製造方法。請求項5または6に記載のトランジスタを有することを特徴とする電子部品または電気機器。請求項5または6に記載のトランジスタを有することを特徴とする液晶表示素子。請求項5または6に記載のトランジスタを有することを特徴とする有機ELディスプレイ用パネル。請求項5または6に記載のトランジスタを有することを特徴とする太陽電池。請求項5または6に記載のトランジスタを有することを特徴とする半導体素子。請求項5または6に記載のトランジスタを有することを特徴とする発光ダイオード素子。本発明の一態様は、WS2を主成分とするスパッタリングターゲットおよび焼結体の製造方法、WS2を主成分とする半導体材料を用いたトランジスタおよびその製造方法、そのトランジスタを用いた電子部品、電気機器、液晶表示素子、有機ELディスプレイ用パネル、太陽電池、半導体素子および発光ダイオード素子のいずれかを提供することを課題とする。本発明の一態様は、WS2を有する半導体素子であって、前記半導体素子は、前記WS2の半導体特性を利用していることを特徴とする半導体素子である。また、本発明の一態様において、前記半導体特性は、電子または正孔の移動度、バンドギャップおよび仕事関数の少なくとも一つであることが好ましい。本発明の一態様は、Hf,Re,Ta,W,Nb,Zr,V,Al,In,Sn,Ga,Zn,Si,Ge,Mn,Ni,Fe,Co,Cu,Ag,Y,Sc,Mg,Caからなる群から選ばれた少なくとも一種類以上の元素を合計で0.1~10.0wt含有し、残部がWS2および不可避的不純物からなる材料、またはWS2からなる材料によって形成されることを特徴とするスパッタリングターゲットである。本発明の一態様は、Hf,Re,Ta,W,Nb,Zr,V,Al,In,Sn,Ga,Zn,Si,Ge,Mn,Ni,Fe,Co,Cu,Ag,Y,Sc,Mg,Caからなる群から選ばれた少なくとも一種類以上の元素の硫化物を合計で0.1~10.0wt含有し、残部がWS2および不可避的不純物からなる材料、またはWS2からなる材料によって形成されることを特徴とするスパッタリングターゲットである。本発明の一態様は、Hf,Re,Ta,W,Nb,Zr,V,Al,In,Sn,Ga,Zn,Si,Ge,Mn,Ni,Fe,Co,Cu,Ag,Y,Sc,Mg,Caからなる群から選ばれた少なくとも一種類以上の元素を合計で0.1~10.0wt含有し、残部がWS2および不可避的不純物からなる材料、またはWS2からなる材料によって形成される半導体層を有することを特徴とするトランジスタである。本発明の一態様は、Hf,Re,Ta,W,Nb,Zr,V,Al,In,Sn,Ga,Zn,Si,Ge,Mn,Ni,Fe,Co,Cu,Ag,Y,Sc,Mg,Caからなる群から選ばれた少なくとも一種類以上の元素の硫化物を合計で0.1~10.0wt含有し、残部がWS2および不可避的不純物からなる材料、またはWS2からなる材料によって形成される半導体層を有することを特徴とするトランジスタである。本発明の一態様は、WS2からなる層、またはWS2を主成分としてなる複合物からなる層を複数層積層した半導体層を有することを特徴とするトランジスタである。また、本発明の一態様において、前記半導体層は、0.5~4.8eV電子ボルトの範囲のバンドギャップを有するとよい。また、本発明の一態様において、前記半導体層は、p型またはn型の不純物が添加されているとよい。また、本発明の一態様において、前記トランジスタは、酸化チタン,酸化ニオブ,酸化タンタル,酸化バナジウム,酸化ハフニウム,酸化アルミニウム,酸化モリブデン,酸化タングステン,酸化ジルコニウム,酸化硅素,窒化硅素,窒化アルミニウムの少なくとも一種からなる層を単層または積層させて構成されるゲート絶縁膜を有するとよい。また、本発明の一態様において、前記トランジスタは、酸化チタン,酸化ニオブ,酸化タンタル,酸化バナジウム,酸化ハフニウム,酸化アルミニウム,酸化モリブデン,酸化タングステン,酸化ジルコニウム,酸化硅素,窒化硅素,窒化アルミニウムの少なくとも一種を主成分とする材料膜を単層または積層させて構成されるゲート絶縁膜を有するとよい。本発明の一態様は、粉末を1100~1600°Cの温度で焼結する焼結体の製造方法であって、前記焼結体は、Hf,Re,Ta,W,Nb,Zr,V,Al,In,Sn,Ga,Zn,Si,Ge,Mn,Ni,Fe,Co,Cu,Ag,Y,Sc,Mg,Caからなる群から選ばれた少なくとも一種類以上の元素を合計で0.1~10.0wt含有し、残部がWS2および不可避的不純物からなる材料、またはWS2からなる材料によって形成されることを特徴とする焼結体の製造方法である。本発明の一態様は、粉末を1350~1540°Cの温度で2~48時間焼結する焼結体の製造方法であって、前記焼結体は、Hf,Re,Ta,W,Nb,Zr,V,Al,In,Sn,Ga,Zn,Si,Ge,Mn,Ni,Fe,Co,Cu,Ag,Y,Sc,Mg,Caからなる群から選ばれた少なくとも一種類以上の元素を合計で0.1~10.0wt含有し、残部がWS2および不可避的不純物からなる材料、またはWS2からなる材料によって形成されることを特徴とする焼結体の製造方法である。本発明の一態様は、粉末を1160~1350°Cの温度で4~96時間焼結する焼結体の製造方法であって、前記焼結体は、Hf,Re,Ta,W,Nb,Zr,V,Al,In,Sn,Ga,Zn,Si,Ge,Mn,Ni,Fe,Co,Cu,Ag,Y,Sc,Mg,Caからなる群から選ばれた少なくとも一種類以上の元素を合計で0.1~10.0wt含有し、残部がWS2および不可避的不純物からなる材料、またはWS2からなる材料によって形成されることを特徴とする焼結体の製造方法である。本発明の一態様は、粉末を1100~1600°Cの温度で焼結する焼結体の製造方法であって、前記焼結体は、Hf,Re,Ta,W,Nb,Zr,V,Al,In,Sn,Ga,Zn,Si,Ge,Mn,Ni,Fe,Co,Cu,Ag,Y,Sc,Mg,Caからなる群から選ばれた少なくとも一種類以上の元素の硫化物を合計で0.1~10.0wt含有し、残部がWS2および不可避的不純物からなる材料、またはWS2からなる材料によって形成されることを特徴とする焼結体の製造方法である。本発明の一態様は、粉末を1350~1540°Cの温度で2~48時間焼結する焼結体の製造方法であって、前記焼結体は、Hf,Re,Ta,W,Nb,Zr,V,Al,In,Sn,Ga,Zn,Si,Ge,Mn,Ni,Fe,Co,Cu,Ag,Y,Sc,Mg,Caからなる群から選ばれた少なくとも一種類以上の元素の硫化物を合計で0.1~10.0wt含有し、残部がWS2および不可避的不純物からなる材料、またはWS2からなる材料によって形成されることを特徴とする焼結体の製造方法である。本発明の一態様は、粉末を1160~1350°Cの温度で4~96時間焼結する焼結体の製造方法であって、前記焼結体は、Hf,Re,Ta,W,Nb,Zr,V,Al,In,Sn,Ga,Zn,Si,Ge,Mn,Ni,Fe,Co,Cu,Ag,Y,Sc,Mg,Caからなる群から選ばれた少なくとも一種類以上の元素の硫化物を合計で0.1~10.0wt含有し、残部がWS2および不可避的不純物からなる材料、またはWS2からなる材料によって形成されることを特徴とする焼結体の製造方法である。また、本発明の一態様において、前記スパッタリングターゲットは焼結体からなることが好ましい。本発明の一態様は、上述したスパッタリングターゲットを用いてスパッタリングを行うことにより薄膜を成膜する工程と、前記薄膜を酸系エッチング液でウェットエッチングする工程と、前記ウェットエッチングされた薄膜上に金属薄膜を成膜する工程と、前記金属薄膜をウェットエッチングする工程と、を含むことを特徴とするトランジスタの製造方法である。本発明の一態様は、上述したトランジスタを有することを特徴とする電子部品または電気機器である。本発明の一態様は、上述したトランジスタを有することを特徴とする液晶表示素子である。本発明の一態様は、上述したトランジスタを有することを特徴とする有機ELディスプレイ用パネルである。本発明の一態様は、上述したトランジスタを有することを特徴とする太陽電池である。本発明の一態様は、上述したトランジスタを有することを特徴とする半導体素子である。本発明の一態様は、上述したトランジスタを有することを特徴とする発光ダイオード素子である。本発明の一態様を適用することで、WS2を主成分とするスパッタリングターゲットおよび焼結体の製造方法、WS2を主成分とする半導体材料を用いたトランジスタおよびその製造方法、そのトランジスタを用いた電子部品、電気機器、液晶表示素子、有機ELディスプレイ用パネル、太陽電池、半導体素子および発光ダイオード素子のいずれかを提供することができる。以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。WS2二硫化タングステンは半導体特性を有している。このため、WS2を利用した半導体素子を実現することができる。つまり、WS2の電子または正孔の移動度、バンドギャップおよび仕事関数などの電気的特性を利用してなる半導体素子を実現することができる。WS2は、金属シリコンよりも高い1.8eV電子ボルトのバンドギャップを有しており、そのバンドギャップはGaAsガリウムヒ素の1.4eVとGaN窒化ガリウムの3.4eVとの中間に位置している。このため、WS2は、電子的な機能を利用することで薄膜トランジスタ、液晶表示素子、有機ELディスプレイ用パネル等に用いることができ、また光学的な機能を利用することで、発光ダイオード素子等に用いることができる。WS2を用いたトランジスタは、Siを用いる場合に比べて低電圧で駆動が可能で、消費電力を飛躍的に小さくすることができる。また、WS2は、トランジスタ、発光ダイオードLED、太陽電池等のサイズを飛躍的に小型化できる可能性がある。また、WS2は二次元方向に広がる層状の結晶構造を備えており、結晶構造が三次元のSiと異なり、WS2は厚みの薄い層状に加工しやすく、Si層と同程度の電子または正孔の移動度をSi層より飛躍的に薄いWS2層で実現できる。また、WS2は含有されるMoとSの結合が極めて強く、更に安定であることから、これを膜状にしてトランジスタを形成する場合の成膜方法としては、スパッタリング、パルスレーザーデポジションPLD、蒸着等の物理的な成膜や、ゾルゲル法等の化学的な成膜、アトミックレーザーデポジションALDが考えられるが、低温で大面積に均一に成膜できる方法としてはスパッタリング法等の物理的成膜が適していると考えられる。スパッタリング等の物理的成膜で硫化物複合薄膜を成膜する際は、均一に、安定して、効率よく高い成膜速度で成膜するために、硫化物複合物焼結体からなるターゲットを用いることが好ましい。第1の実施形態:複合材料本発明の一態様は、WS2を主成分とし、Hf,Re,Ta,W,Nb,Zr,V,Al,In,Sn,Ga,Zn,Si,Ge,Mn,Ni,Fe,Co,Cu,Ag,Y,Sc,Mg,Ca以下、Hf等ともいう。からなる群から選ばれた少なくとも一種類以上の元素を合計で0.1~10.0wt含有してなる複合材料である。また、本発明の一態様は、上記のHf等からなるからなる群から選ばれた少なくとも一種類以上の元素を合計で0.1~10.0wt含有し、残部がWS2および不可避的不純物からなる複合材料である。本明細書において、残部がWS2および不可避的不純物からなるとは、残部がすべてWS2および不可避的不純物からなる場合を意味するだけではなく、残部に半導体特性に影響を与えない程度の他の元素を含む場合も意味する。第2の実施形態:スパッタリングターゲット本発明の一態様は、第1の実施形態による複合材料からなるスパッタリングターゲットである。このスパッタリングターゲットは、第1の実施形態による複合材料からなる焼結体であるとよい。この焼結体の製造方法は、粉末を1100~1600°Cの温度で焼結する工程を含み、この工程によって製造された焼結体は、Hf,Re,Ta,W,Nb,Zr,V,Al,In,Sn,Ga,Zn,Si,Ge,Mn,Ni,Fe,Co,Cu,Ag,Y,Sc,Mg,Caからなる群から選ばれた少なくとも一種類以上の元素を合計で0.1~10.0wt含有し、残部がWS2および不可避的不純物からなる硫化物複合材料焼結体である。また、上記の焼結体の他の製造方法は、粉末を1350~1540°Cの温度で2~48時間焼結する工程を含み、この工程によって製造された焼結体は、上記のHf等からなる群から選ばれた少なくとも一種類以上の元素を合計で0.1~10.0wt含有し、残部がWS2および不可避的不純物からなる硫化物複合材料焼結体である。また、上記の焼結体の他の製造方法は、粉末を1160~1350°Cの温度で4~96時間焼結する工程を含み、この工程によって製造された焼結体は、上記のHf等からなる群から選ばれた少なくとも一種類以上の元素を合計で0.1~10.0wt含有し、残部がWS2および不可避的不純物からなる硫化物複合材料焼結体である。第3の実施形態:材料本発明の一態様は、WS2からなる材料である。第4の実施形態:スパッタリングターゲット本発明の一態様は、第3の実施形態による材料からなるスパッタリングターゲットである。このスパッタリングターゲットは、第3の実施形態による材料からなる焼結体であるとよい。この焼結体の製造方法は、粉末を1100~1600°Cの温度で焼結する工程を含み、この工程によって製造された焼結体は、WS2からなる焼結体である。また、上記の焼結体の他の製造方法は、粉末を1350~1540°Cの温度で2~48時間焼結する工程を含み、この工程によって製造された焼結体は、WS2からなる焼結体である。また、上記の焼結体の他の製造方法は、粉末を1160~1350°Cの温度で4~96時間焼結する工程を含み、この工程によって製造された焼結体は、WS2からなる焼結体である。第5の実施形態:複合材料本発明の一態様は、WS2を主成分とし、Hf,Re,Ta,W,Nb,Zr,V,Al,In,Sn,Ga,Zn,Si,Ge,Mn,Ni,Fe,Co,Cu,Ag,Y,Sc,Mg,Caからなる群から選ばれた少なくとも一種類以上の元素の硫化物を合計で0.1~10.0wt含有してなる複合材料である。また、本発明の一態様は、上記のHf等からなる群から選ばれた少なくとも一種類以上の元素の硫化物を合計で0.1~10.0wt含有し、残部がWS2および不可避的不純物からなる複合材料である。第6の実施形態:スパッタリングターゲット本発明の一態様は、第5の実施形態による複合材料からなるスパッタリングターゲットである。このスパッタリングターゲットは、第5の実施形態による複合材料からなる焼結体であるとよい。この焼結体の製造方法は、粉末を1100~1600°Cの温度で焼結する工程を含み、この工程によって製造された焼結体は、Hf,Re,Ta,W,Nb,Zr,V,Al,In,Sn,Ga,Zn,Si,Ge,Mn,Ni,Fe,Co,Cu,Ag,Y,Sc,Mg,Caからなる群から選ばれた少なくとも一種類以上の元素の硫化物を合計で0.1~10.0wt含有し、残部がWS2および不可避的不純物からなる硫化物複合材料焼結体である。また、上記の焼結体の他の製造方法は、粉末を1350~1540°Cの温度で2~48時間焼結する工程を含み、この工程によって製造された焼結体は、上記のHf等からなる群から選ばれた少なくとも一種類以上の元素の硫化物を合計で0.1~10.0wt含有し、残部がWS2および不可避的不純物からなる硫化物複合材料焼結体である。また、上記の焼結体の他の製造方法は、粉末を1160~1350°Cの温度で4~96時間焼結する工程を含み、この工程によって製造された焼結体は、上記のHf等からなる群から選ばれた少なくとも一種類以上の元素の硫化物を合計で0.1~10.0wt含有し、残部がWS2および不可避的不純物からなる硫化物複合材料焼結体である。第7の実施形態:トランジスタ本発明の一態様は、ゲート電極、ゲート絶縁膜、半導体層、ソース電極およびドレイン電極を有する薄膜トランジスタである。半導体層は、WS2を主成分とし、Hf,Re,Ta,W,Nb,Zr,V,Al,In,Sn,Ga,Zn,Si,Ge,Mn,Ni,Fe,Co,Cu,Ag,Y,Sc,Mg,Caからなる群から選ばれた少なくとも一種類以上の元素を合計で0.1~10.0wt含有してなる複合材料からなる層である。また、他の半導体層は、上記のHf等からなる群から選ばれた少なくとも一種類以上の元素を合計で0.1~10.0wt含有し、残部がWS2および不可避的不純物からなる層である。上記の半導体層および他の半導体層は、WS2を主成分とする複合材料で、添加される上記のHf等の元素およびその添加量を制御することにより、バンドギャップを0.5~4.8eV電子ボルトの範囲で任意に制御することができる。つまり、上記の半導体層および他の半導体層は、0.5~4.8eV電子ボルトの範囲のバンドギャップを有している。上記の半導体層および他の半導体層は、p型またはn型の不純物が添加されているとよい。なお、上記のゲート絶縁膜は、酸化チタン,酸化ニオブ,酸化タンタル,酸化バナジウム,酸化ハフニウム,酸化アルミニウム,酸化モリブデン,酸化タングステン,酸化ジルコニウム,酸化硅素,窒化硅素,窒化アルミニウムの少なくとも一種からなる層を単層または積層させて構成されている。また、上記のゲート絶縁膜の他の例は、酸化チタン,酸化ニオブ,酸化タンタル,酸化バナジウム,酸化ハフニウム,酸化アルミニウム,酸化モリブデン,酸化タングステン,酸化ジルコニウム,酸化硅素,窒化硅素,窒化アルミニウムの少なくとも一種を主成分とする複合材料膜を単層または積層させて構成されている。上記の半導体層および他の半導体層は、第2の実施形態によるスパッタリングターゲットを用いてスパッタリング法により形成することが好ましい。本発明の一態様に係る薄膜トランジスタの製造方法は、第2の実施形態によるスパッタリングターゲットを用いてスパッタリングを行うことにより硫化物を含む薄膜を成膜する工程と、この薄膜を酸系エッチング液でウェットエッチングすることにより半導体層を形成する工程と、このウェットエッチングされた薄膜である半導体層上に金属薄膜を成膜する工程と、この金属薄膜をウェットエッチングによりパターニングすることにより、ゲート電極、ソース電極およびドレイン電極を形成する工程とを含むとよい。本実施形態によれば、移動度が大変高い特性が得られる薄膜トランジスタを作製することができ、半導体層をシリコン層によって形成した薄膜トランジスタに比べて特性を高めることができる。さらに、材料組成および物質的に安定な半導体層を、スパッタリングプロセスによって安価に製作することができる。第8の実施形態:トランジスタ本発明の一態様は、ゲート電極、ゲート絶縁膜、半導体層、ソース電極およびドレイン電極を有する薄膜トランジスタである。半導体層は、WS2からなる層である。上記の半導体層は、p型またはn型の不純物が添加されているとよい。上記のゲート絶縁膜は、酸化チタン,酸化ニオブ,酸化タンタル,酸化バナジウム,酸化ハフニウム,酸化アルミニウム,酸化モリブデン,酸化タングステン,酸化ジルコニウム,酸化硅素,窒化硅素,窒化アルミニウムの少なくとも一種からなる層を単層または積層させて構成されている。また、上記のゲート絶縁膜の他の例は、酸化チタン,酸化ニオブ,酸化タンタル,酸化バナジウム,酸化ハフニウム,酸化アルミニウム,酸化モリブデン,酸化タングステン,酸化ジルコニウム,酸化硅素,窒化硅素,窒化アルミニウムの少なくとも一種を主成分とする複合材料膜を単層または積層させて構成されている。上記の半導体層は、第4の実施形態によるスパッタリングターゲットを用いてスパッタリング法により形成することが好ましい。本発明の一態様に係る薄膜トランジスタの製造方法は、第4の実施形態によるスパッタリングターゲットを用いてスパッタリングを行うことにより硫化物を含む薄膜を成膜する工程と、この薄膜を酸系エッチング液でウェットエッチングすることにより半導体層を形成する工程と、このウェットエッチングされた薄膜である半導体層上に金属薄膜を成膜する工程と、この金属薄膜をウェットエッチングによりパターニングすることにより、ゲート電極、ソース電極およびドレイン電極を形成する工程とを含むとよい。本実施形態によれば、移動度が大変高い特性が得られる薄膜トランジスタを作製することができ、半導体層をシリコン層によって形成した薄膜トランジスタに比べて特性を高めることができる。さらに、材料組成および物質的に安定な半導体層を、スパッタリングプロセスによって安価に製作することができる。第9の実施形態:トランジスタ本発明の一態様は、ゲート電極、ゲート絶縁膜、半導体層、ソース電極およびドレイン電極を有する薄膜トランジスタである。半導体層は、WS2を主成分とし、Hf,Re,Ta,W,Nb,Zr,V,Al,In,Sn,Ga,Zn,Si,Ge,Mn,Ni,Fe,Co,Cu,Ag,Y,Sc,Mg,Caからなる群から選ばれた少なくとも一種類以上の元素の硫化物を合計で0.1~10.0wt含有し、残部がWS2および不可避的不純物してなる複合材料からなる層である。また、他の半導体層は、上記のHf等からなる群から選ばれた少なくとも一種類以上の元素の硫化物を合計で0.1~10.0wt含有し、残部がWS2および不可避的不純物からなる層である。上記の半導体層は、WS2を主成分とする複合材料で、添加される上記のHf等の元素およびその添加量を制御することにより、バンドギャップを0.5~4.8eV電子ボルトの範囲で任意に制御することができる。つまり、上記の半導体層は、0.5~4.8eV電子ボルトの範囲のバンドギャップを有している。上記の半導体層は、p型またはn型の不純物が添加されているとよい。上記のゲート絶縁膜は、酸化チタン,酸化ニオブ,酸化タンタル,酸化バナジウム,酸化ハフニウム,酸化アルミニウム,酸化モリブデン,酸化タングステン,酸化ジルコニウム,酸化硅素,窒化硅素,窒化アルミニウムの少なくとも一種からなる層を単層または積層させて構成されている。また、上記のゲート絶縁膜の他の例は、酸化チタン,酸化ニオブ,酸化タンタル,酸化バナジウム,酸化ハフニウム,酸化アルミニウム,酸化モリブデン,酸化タングステン,酸化ジルコニウム,酸化硅素,窒化硅素,窒化アルミニウムの少なくとも一種を主成分とする複合材料膜を単層または積層させて構成されている。上記の半導体層は、第6の実施形態によるスパッタリングターゲットを用いてスパッタリング法により形成することが好ましい。本発明の一態様に係る薄膜トランジスタの製造方法は、第6の実施形態によるスパッタリングターゲットを用いてスパッタリングを行うことにより硫化物を含む薄膜を成膜する工程と、この薄膜を酸系エッチング液でウェットエッチングすることにより半導体層を形成する工程と、このウェットエッチングされた薄膜である半導体層上に金属薄膜を成膜する工程と、この金属薄膜をウェットエッチングによりパターニングすることにより、ゲート電極、ソース電極およびドレイン電極を形成する工程とを含むとよい。本実施形態によれば、移動度が大変高い特性が得られる薄膜トランジスタを作製することができ、半導体層をシリコン層によって形成した薄膜トランジスタに比べて特性を高めることができる。さらに、材料組成および物質的に安定な半導体層を、スパッタリングプロセスによって安価に製作することができる。第10の実施形態:電子部品等本発明の一態様は、第7乃至第9の実施形態のいずれかによる薄膜トランジスタを有する電子部品、電気機器、液晶表示素子、有機ELディスプレイ用パネル、太陽電池、半導体素子、発光ダイオードLED素子のいずれかである。本実施形態によれば、第7乃至第9の実施形態のいずれかによる薄膜トランジスタを活用した液晶表示素子や有機ELディスプレイは工程数や構造を変えずに機器の性能を高めることが出来る。また、環境上で注目されているLED照明に活用されるLED素子に第1の実施形態による複合材料、第3の実施形態による材料および第5の実施形態による複合材料のいずれかを用いれば安価で生産が可能になり、この複合材料を太陽電池で活用する場合は複合材料を積層あるいはさらに複合的な層構造に用いることで発電効率を飛躍的に向上させることが出来る。第11の実施形態:トランジスタ本発明の一態様は、ゲート電極、ゲート絶縁膜、半導体層、ソース電極およびドレイン電極を有する薄膜トランジスタである。半導体層は、WS2単体、あるいはWS2を主成分としてなる複合物を複数層構成して形成してなる。また、他の半導体層は、WS2からなる層、またはWS2を主成分としてなる複合物からなる層を複数層積層した層である。"