"負荷に供給する電流をトランジスタで制御する回路を具備する半導体装置であって、前記トランジスタのソース端子又はドレイン端子の一方が電流電圧変換素子と電気的に接続され、前記トランジスタが飽和領域で動作するように前記トランジスタのゲート端子とソース端子との間の電圧を制御することにより前記電流電圧変換素子に発生する電圧を制御する増幅回路が設けられていることを特徴とする半導体装置。しかしながら、信号電流を駆動TFTや発光素子に供給するために用いられる配線の寄生容量は極めて大きいため、信号電流が小さい場合には配線の寄生容量を充電する時定数が大きくなり、信号書き込み速度が遅くなってしまうという問題点がある。すなわち、トランジスタに信号電流を供給しても、それを流すのに必要な電圧をゲート端子に生じさせるまでの時間が長くなってしまい、信号の書き込み速度が遅くなってしまうことが問題となっている。また、図55Aから分かるとおり、電流を入力しているときは、TFT5408のゲート端子とドレイン端子とは、接続されている。したがって、ゲートソース間電圧Vgsとドレインソース間電圧Vdsが等しい。一方、図55Cから分かるとおり、負荷に電流を供給しているときは、ドレインソース間電圧は、負荷の特性によって決まる。図56は、TFT5408とEL素子5411に流れる電流と、各々に加わる電圧の関係を示している。また、図57は、図56に示した構成におけるEL素子5411の電圧電流特性5701と、TFT5408の電圧電流特性を示す。各々のグラフの交点が動作点となる。まず、電流値が大きい場合TFT5408のゲートソース間電圧の絶対値が大きい場合には、TFT5408の電圧電流特性5702aにおいて、電流を入力しているときは、Vgs=Vdsなので、動作点5704において動作する。そして、EL素子5411に電流を供給しているときは、EL素子5411の電圧電流特性5701とTFT5408の電圧電流特性5702aの交点が動作点5705aとなる。つまり、ドレインソース間電圧は、電流を入力しているときとEL素子5411に電流を供給しているときとでは、異なる。しかし、飽和領域においては、電流値が一定なので、正しい大きさの電流をEL素子5411に供給することが出来る。しかしながら、実際のトランジスタは、キンクアーリー効果によって、飽和領域においても、電流が一定値にならない場合が多い。そのため、EL素子5411に電流を供給しているときは、EL素子5411の電圧電流特性5701とTFT5408の電圧電流特性5702cの交点が動作点5705cとなり電流値が変わってしまう。一方、電流値が小さい場合TFT5408のゲートソース間電圧の絶対値が小さい場合には、TFT5408の電圧電流特性5703aにおいて、電流を入力しているときは、Vgs=Vdsなので、動作点5706において動作する。そして、EL素子5411に電流を供給しているときは、EL素子5411の電圧電流特性5701とTFT5408の電圧電流特性5703aの交点が動作点5707aとなる。そして、キンクアーリー効果を考慮すると、EL素子5411に電流を供給しているときは、EL素子5411の電圧電流特性5701とTFT5408の電圧電流特性5703cの交点が動作点5707cとなる。よって、EL素子5411に供給する時の電流値は、電流を入力しているときとは異なってしまう。電流値が大きい場合TFT5408のゲートソース間電圧の絶対値が大きい場合と、電流値が小さい場合TFT5408のゲートソース間電圧の絶対値が小さい場合とを比較すると、前者は、動作点5704と動作点5705cは、あまりずれない。つまり、トランジスタのドレインソース間電圧は、電流入力時と、EL素子5411に電流を供給しているとでは、あまり変わらない。しかし、電流値が小さい場合、動作点5706と動作点5707cは、大きくずれていない。つまり、トランジスタのドレインソース間電圧は、電流を入力しているときと、EL素子5411に電流を供給しているときとで、大きく変化している。したがって、電流値のずれも大きい。その結果、EL素子5411には、より多くの電流が流れてしまう。したがって、輝度が小さい画像を表示させる場合、実際には、明るめの画像が表示されてしまう。そのため、黒を表示したいのに、少し発光してしまうということが生じてしまう。その結果、コントラストが低下してしまう。また、図54の構成の場合、図55Aに示すように、信号電流を入力している時、TFT5408のゲートドレイン間は、接続されている。つまり、Vgs=Vdsとなっている。通常のトランジスタでは、Vgs=0の場合、電流はほとんど流れない。しかし、しきい値電圧Vthの値によっては、電流が流れてしまう場合がある。例えば、Pチャネル型トランジスタの場合、Vth>0のとき、また、Nチャネル型トランジスタの場合、Vth<0の場合は、電流がながれてしまう。このような場合、Vgs=Vdsの時は、飽和領域ではなく、線形領域で動作することになる。よって、図55Aにおいて線形領域で動作することになる。よって、図55Cの時、飽和領域で動作すれば、図55Aの時と図55Cの時とでは、電流値が変わってしまう。つまり、Vgs=0の場合に、電流が流れるようなしきい値電圧Vthになっているトランジスタでは、Vgs=Vdsとなるような状態では、線形領域でしか動作しないことになり、飽和領域で動作させることが出来ない。例えば、図54や図55に示すような構成の場合、TFT5408は、飽和領域で動作させる。そのため、図58に示すように、EL素子5411の電圧電流特性5701aが劣化によってシフトした場合でも、動作点は動作点5705aから動作点5705bに移動するだけである。すなわち、EL素子5411に加わる電圧やTFT5408のドレインソース間電圧が変わっても、EL素子5411に流れる電流は変化しない。これにより、EL素子5411の焼きつきを低減することができる。しかし、特許文献6に記載されていた構成の場合、EL素子と駆動トランジスタとの接続点の電圧と表示装置に入力する画素の輝度を示す制御電圧とを比較している。そのため、EL素子の電圧電流特性がシフトしたら、EL素子5411に流れる電流が変化してしまう。つまり、EL素子5411の焼きつきが生じてしまうことになる。特許文献5に記載されていた構成の場合、トランジスタM7とトランジスタM9は、電流特性が揃っている必要がある。もし、ばらつけば、発光素子ELに流れる電流もばらついてしまう。同様に、トランジスタM8とトランジスタM11、トランジスタM10とトランジスタM12なども、電流特性が揃っている必要がある。このように、多くのトランジスタにおいて、電流特性が揃っている必要がある。もし揃っていなければ、発光素子ELに流れる電流もばらついてしまう。そのため、製造歩留まりが低下し、コスト高となり、回路のレイアウト面積が大きくなり、消費電力が高くなるといった問題が発生する。本発明はこのような問題点に鑑み、トランジスタの特性バラツキの影響を低減し、負荷の電圧電流特性が変化しても、所定の電流を供給でき、信号電流が小さな場合であっても信号の書き込み速度を十分に向上させることのできる半導体装置を提供することを目的とする。本発明の半導体装置は、電流電圧変換素子とトランジスタとが直列に接続され、電流電圧変換素子に電流が流れるときにかかる電圧を増幅回路で検出し、その電圧に基づいて増幅回路がトランジスタのゲートソース間電圧を設定する。本発明の半導体装置の第1の構成は、電流電圧変換素子と、トランジスタと、増幅回路と、を有し、該電流電圧変換素子と該トランジスタのソース端子又はドレイン端子の一方が接続され、該増幅回路は、第1の入力端子が該トランジスタのソース端子又はドレイン端子の一方と接続され、第2の入力端子には所定の電位が入力され、出力端子が該トランジスタのゲート端子と接続されている。そして、該増幅回路は第1の入力端子と第2の入力端子とが電位差が所定の電位差となるように該トランジスタのゲート端子の電位を制御する。本発明の半導体装置の一は、負荷に供給する電流をトランジスタで制御する回路を具備する半導体装置であって、該トランジスタのソース端子又はドレイン端子の一方が電流電圧変換素子と接続され、該トランジスタが飽和領域で動作するように該トランジスタのゲート端端子の電位を制御することにより該電流電圧変換素子に発生する電圧を制御する増幅回路が設けられている。本発明の半導体装置の一は、ソース端子又はドレイン端子の一方には所定の電位が供給され、ソース端子又はドレイン端子の他方が電流電圧変換素子と接続されるトランジスタと、第1の入力端子が該トランジスタのソース端子又はドレイン端子の他方と接続され、第2の入力端子には所定の電位が供給され、出力端子が該トランジスタのゲート端子と接続される増幅回路と、を有する。本発明の半導体装置の一は、ソース端子又はドレイン端子の一方とゲート端子との間に容量を備え、ソース端子又はドレイン端子の他方が電流電圧変換素子と接続されるトランジスタと、第1の入力端子が該トランジスタのソース端子又はドレイン端子の他方と接続され、第2の入力端子には所定の電位が供給され、出力端子が該トランジスタのゲート端子と接続される増幅回路と、を有する。本発明の半導体装置の一は、ソース端子又はドレイン端子の一方には所定の電位が供給され、ソース端子又はドレイン端子の他方が電流電圧変換素子と接続されるトランジスタと、第1の入力端子が該トランジスタのソース端子又はドレイン端子の他方と接続され、第2の入力端子には所定の電位が供給され、出力端子が該トランジスタのゲート端子と接続される増幅回路と、該トランジスタのゲート端子に一方の電極が接続され、他方の電極には所定の電位が供給される容量素子と、を有する。本発明の半導体装置の一は、上記構成において、該トランジスタはN型のトランジスタである。本発明の半導体装置の一は、上記構成において、該トランジスタはP型のトランジスタである。本発明の半導体装置の基本的な第2の構成は、電流電圧変換素子と、トランジスタと、増幅回路と、を有し、該電流電圧変換素子と該トランジスタのソース端子又はドレイン端子の一方が接続され、該トランジスタのゲート端子には所定の電位が供給され、該増幅回路は、第1の入力端子は該トランジスタのソース端子又はドレイン端子の一方と接続され、第2の入力端子が該トランジスタのゲート端子と接続され、出力端子が該トランジスタのソース端子又はドレイン端子の他方と接続されている。そして、該増幅回路は第1の入力端子と第2の入力端子とが所定の電位差となるように該トランジスタのソース端子又はドレイン端子の他方の電位を制御する。以下に本発明の半導体装置の第2の構成の具体的な構成を示す。本発明の半導体装置の一は、負荷に供給する電流をトランジスタで制御する回路を具備する半導体装置であって、該トランジスタのソース端子又はドレイン端子の一方が電流電圧変換素子と接続され、該トランジスタが飽和領域で動作するように該トランジスタのソース端子又はドレイン端子の他方の電位を制御することにより該電流電圧変換素子に発生する電圧を制御する増幅回路が設けられている。本発明の半導体装置の一は、ソース端子又はドレイン端子の一方が電流電圧変換素子と接続され、ゲート端子に所定の電位が供給されるトランジスタと、第1の入力端子が該トランジスタのソース端子又はドレイン端子の一方と接続され、第2の入力端子が該トランジスタのゲート端子と接続され、出力端子が該トランジスタのソース端子又はドレイン端子の他方と接続される増幅回路と接続されている。本発明の半導体装置の一は、ソース端子又はドレイン端子の一方とゲート端子のとの間に容量を備え、ソース端子又はドレイン端子の他方が電流電圧変換素子と接続されるトランジスタと、第1の入力端子が該トランジスタのソース端子又はドレイン端子の他方と接続され、第2の入力端子が該トランジスタのゲート端子と接続され、出力端子が該トランジスタのソース端子又はドレイン端子の一方と接続される増幅回路と、を有する。本発明の半導体装置の一は、ソース端子又はドレイン端子の一方が電流電圧変換素子と接続され、ゲート端子に所定の電位が供給されるトランジスタと、第1の入力端子が該トランジスタのソース端子又はドレイン端子の一方と接続され、第2の入力端子が該トランジスタのゲート端子と接続され、出力端子が該トランジスタのソース端子又はドレイン端子の他方と接続される増幅回路と、該トランジスタのゲート端子に一方の電極が接続され、他方の電極には所定の電位が供給される容量素子と、を有する。本発明の半導体装置の一は、上記構成において、該トランジスタはN型のトランジスタである。本発明の半導体装置の一は、上記構成において、該トランジスタはP型のトランジスタである。なお、明細書に示すスイッチは、電流の流れを制御できるものなら様々な形態を用いることが出来る。それゆえ電気的スイッチや機械的なスイッチなどを適用することができる。トランジスタでもよいし、ダイオードでもよいし、それらを組み合わせた論理回路でもよい。よって、スイッチとしてトランジスタを用いる場合、そのトランジスタは、トランジスタの極性導電型は特に限定されない。ただし、オフ電流が少ない方が望ましい場合、オフ電流が少ない方の極性のトランジスタを用いることが望ましい。オフ電流が少ないトランジスタとしては、LDD領域を設けているものやマルチゲート構造にしているもの等がある。また、スイッチとして用いるトランジスタのソース端子の電位が、低電位側電源Vss、GND、0Vなどに近い状態で動作する場合はNチャネル型を、反対に、ソース端子の電位が、高電位側電源Vddなどに近い状態で動作する場合はPチャネル型を用いることが望ましい。なぜなら、ゲートソース間電圧の絶対値を大きくできるため、トランジスタがスイッチとしての機能を果たし易くなるからである。なお、Nチャネル型とPチャネル型の両方を用いて、CMOS型のスイッチにしてもよい。なお、本発明において接続されているとは、電気的に接続されていることと同義である。したがって、間に別の素子やスイッチなどが配置されていてもよい。なお、表示素子は、様々な形態を用いることが出来る。例えば、EL素子有機EL素子、無機EL素子又は有機物及び無機物を含むEL素子、電子放出素子、液晶素子、電子インクなど、電気磁気的作用によりコントラストが変化する表示媒体を適用することができる。なお、EL素子を用いた表示装置としてはELディスプレイ、電子放出素子を用いた表示装置としてはフィールドエミッションディスプレイFEDやSED方式平面型ディスプレイSED:Surface-conductionElectron-emitterDisplyなど、液晶素子を用いた表示装置としては液晶ディスプレイ、電子インクを用いた表示装置としては電子ペーパーがある。なお、本発明において、適用可能なトランジスタの種類に限定はなく、非晶質シリコンや多結晶シリコンに代表される非単結晶半導体膜を用いた薄膜トランジスタTFT、半導体基板やSOI基板を用いて形成されるMOS型トランジスタ、接合型トランジスタ、バイポーラトランジスタ、有機半導体やカーボンナノチューブを用いたトランジスタ、その他のトランジスタを適用することができる。また、トランジスタが配置されている基板の種類に限定はなく、単結晶基板、SOI基板、ガラス基板、プラスチック基板などに配置することが出来る。なお、すでに述べたように、本発明におけるトランジスタは、どのようなタイプのトランジスタでもよいし、どのような基板上に形成されていてもよい。したがって、回路の全てガラス基板上に形成されていてもよいし、プラスチック基板に形成されていてもよいし、単結晶基板に形成されていてもよいし、SOI基板上に形成されていてもよいし、どのような基板上に形成されていてもよい。あるいは、回路の一部が、ある基板に形成されており、回路の別の一部が、別の基板に形成されていてもよい。つまり、回路の全てが同じ基板上に形成されていなくてもよい。例えば、回路の一部は、ガラス基板上にTFTを用いて形成し、回路の別の一部は、単結晶基板上に形成し、そのICチップをCOGChipOnGlassで接続してガラス基板上に配置してもよい。あるいは、そのICチップをTABTapeAutoBondingやプリント基板を用いてガラス基板と接続してもよい。なお、本明細書においては、一画素とは画像の最小単位を示すものとする。よって、R赤G緑B青の色要素からなるフルカラー表示装置の場合には、一画素とはRの色要素のドットとGの色要素のドットとBの色要素のドットとから構成されるものとする。なお、本明細書において、画素がマトリクスに配置されているとは、縦縞と横縞を組み合わせたいわゆる格子状に配置されている場合はもちろんのこと、三色の色要素例えばRGBでフルカラー表示を行う場合に、三つの色要素のドットがいわゆるデルタ配置されている場合も含むものとする。また、色要素のドット毎にその発光領域の大きさが異なっていてもよい。トランジスタとは、それぞれ、ゲート電極と、ドレイン領域と、ソース領域とを含む少なくとも三つの端子を有する素子であり、ドレイン領域とソース領域の間にチャネル形成領域を有する。ここで、ソース領域とドレイン領域とは、トランジスタの構造や動作条件等によって変わるため、いずれがソース領域またはドレイン領域であるかを限定することが困難である。そこで、本形態においては、ソース領域及びドレイン領域として機能する領域を、それぞれ第1端子、第2端子と表記する。なお、本明細書において、半導体装置とは半導体素子トランジスタやダイオードなどを含む回路を有する装置をいう。また、表示装置とは、基板上に表示素子を含む複数の画素やそれらの画素を駆動させる周辺駆動回路が形成された表示パネル本体だけでなく、それにフレキシブルプリントサーキットFPCやプリント配線基盤PWBが取り付けられたものも含む。また、発光装置とは、特に自発光型の表示素子を用いている表示装置をいう。本発明の半導体装置はトランジスタの特性バラツキの影響を低減し、負荷の電圧電流特性が変化しても、所定の電流を供給でき、信号電流が小さな場合であっても信号の書き込み速度を十分に向上させることができる。以下、本発明の実施の形態について図面を参照しながら説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本実施の形態の記載内容に限定して解釈されるものではない。実施の形態1本発明の基本原理は、流れる電流値によって発光輝度を制御することが可能な発光素子で画素を形成した表示装置に適用することができる。代表的な発光素子としてEL素子が挙げられる。また、EL素子などのような発光素子を有する画素だけでなく、電流源を有する様々なアナログ回路に適用することもできる。そこで、本実施の形態では本発明の基本原理について説明する。まず、図1に本発明の基本原理に基づく半導体装置の基本構成を示す。トランジスタ101と、容量素子102と、電流電圧変換素子103と、増幅回路104とを有する。なおトランジスタ101はNチャネル型トランジスタである。トランジスタ101は、第1端子ソース端子またはドレイン端子の一方が配線105に接続され、第2端子ソース端子またはドレイン端子の他方が電流電圧変換素子103を介して配線107と接続され、ゲート端子が容量素子102を介して配線106と接続されている。なお、配線107には高電源電位Vddが供給され、配線105及び配線106には低電源電位Vssが供給されている。なお、Vdd>Vssである。なお、容量素子102はトランジスタ101のゲートソース間電圧を保持できればよい。よって、トランジスタ101のソース端子となる第1端子が接続された配線105の電位が一定であれば、容量素子102は、トランジスタ101のゲート電位を保持できればよい。したがって、容量素子102がトランジスタ101のゲート電位を保持することができるのであれば配線106に供給する電位は限定されない。配線105と配線106に供給する電位は同じでもよい。よって、配線105と配線106は別の配線でなく一続きの同じ配線であってもよい。また、容量素子102はトランジスタ101のゲート電位を保持するために設けているので、トランジスタ101のゲート容量で代用することができるときには容量素子102は設けなくともよい。また、増幅回路104は、第1入力端子がトランジスタ101の第2端子と電流電圧変換素子103との間の配線に接続され、第2入力端子が配線108と接続され、出力端子がトランジスタ101のゲート端子に接続されている。なお、配線108には所定の電位が供給される。また、トランジスタ101の第2端子と電流電圧変換素子103との間の配線と、増幅回路104の第1入力端子と、の接続点をノード109とする。次に、動作について説明する。増幅回路104の第1入力端子において電流電圧変換素子103の電圧を検出する。つまり、ノード109の電位が増幅回路104の第1入力端子に入力される。そして、増幅回路104は、第1入力端子に入力される電位と第2入力端子に入力される電位との電位差が所定の電位差となるように出力端子から電位を出力する。つまり、増幅回路104は、ノード109の電位と配線108に供給される電位との電位差が所定の電位差となるようにトランジスタ101のゲート電位を制御する。なお、所定の電位差とは、電位差が0Vである場合も含むものとする。こうして、トランジスタ101は、ノード109の電位を所望の電位にするためのゲート電位を取得することができる。そして、ノード109を所望の電位にすることにより、電流電圧変換素子103にかかる電圧を所望の電圧にすることができる。このとき、電流電圧変換素子103にかかるこの所望の電圧に対する電流Idataが電流電圧変換素子103に流れる。そして、この電流Idataはトランジスタ101にも流れる。そして、トランジスタ101は、Idataを流すのに必要なゲートソース間電圧となっている。このときのトランジスタ101のゲートソース間電圧は、トランジスタ101の電流特性移動度やしきい値電圧などやサイズゲート幅やゲート長に依存せずにIdataを流すのに適切な大きさとなっている。したがって、半導体装置内の、トランジスタ101に相当するトランジスタの電流特性やサイズがばらついてもトランジスタ101には電流Idataを流すことが出来るようになる。その結果、そのトランジスタ101は電流源として動作させることができ、さまざまな負荷別のトランジスタや画素や信号線駆動回路などに電流を供給することができる。なお、一般に、トランジスタここでは簡単のため、Nチャネル型トランジスタであるとするの動作領域は線形領域と飽和領域とに分けることができる。その境目は、ドレインソース間電圧をVds、ゲートソース間電圧をVgs、しきい値電圧をVthとすると、Vgs-Vth=Vdsのときになる。Vgs-Vth>Vdsの場合は、線形領域での動作となり、Vds,Vgsの大きさによって電流値が決まる。一方、Vgs-Vth<Vdsの場合は飽和領域での動作となり、理想的には、Vdsが変化しても、電流値はほとんど変化しない。つまり、Vgsの大きさだけによって電流値が決まる。したがって、トランジスタ101のドレインソース間電圧Vdsとゲートソース間電圧Vgsと、トランジスタ101のしきい値電圧Vthとから、トランジスタ101がどの領域で動作しているかが決定される。つまり、Vgs-Vth<Vdsの場合は、トランジスタ101は飽和領域で動作していることになる。飽和領域では、理想的な場合は、Vdsが変化しても、トランジスタに流れる電流値は変わらない。したがって、トランジスタ101に電流Idataが流れている場合、つまり、設定動作を行っているときと、トランジスタ101から負荷に電流を供給しているときとで、Vdsが変化しても、トランジスタ101に流れる電流値は変化しない。ただし、トランジスタを飽和領域で動作していても、キンクアーリー効果によって、電流値が変化してしまう場合がある。その場合は、増幅回路104の第2入力端子の電位を制御することにより、ノード109の電位つまりトランジスタ101の第2端子このときドレイン端子となるの電位を制御することができるので、キンクアーリー効果の影響を低減することができる。例えば、設定動作を行っているときと出力動作を行っているときとで、電流Idataの大きさに応じて、増幅回路104の第2入力端子の電位を適宜制御することによって、Vdsを概ね等しくすることができる。また、負荷の電圧電流特性が劣化などにより変化した場合においても。増幅回路104の第2入力端子に入力する電位を適宜制御することにより、設定動作を行うときのVdsを、出力動作を行うときのVdsに概ね等しくすることができる。よって、適切な電流を供給することができる。これにより、負荷がEL素子などの場合、EL素子の焼き付きを防止することができる。なお、増幅回路104は出力インピーダンスが低い。よって、大きな電流を供給することができる。したがって、トランジスタ101のゲート端子を素早く所望の電位にすることができる。つまり、電流Idataの書き込み速度が速くなり、素早く書き込みを完了することができる。また、電流Idataが小さくてもトランジスタ101のゲート端子を素早く所望の電位にすることができるので信号の書き込み不良も防止することができる。増幅回路104は、第1入力端子と第2入力端子との電位差を検知し、増幅して出力する機能を有している。図1では、増幅回路104の第1入力端子とトランジスタ101の第2端子このときドレイン端子となると、が接続され、増幅回路104の出力端子とトランジスタ101のゲート端子が接続されている。トランジスタ101のゲート電位が変化するとトランジスタ101のドレイン電位も変化するため増幅回路104の第1入力端子の電位も変化する。また、トランジスタ101のドレイン電位が変化すると増幅回路104の第1入力端子の電位も変化するため、増幅回路104の出力電位も変化する。そして、トランジスタ101のゲート電位も変化する。つまり、帰還回路が形成されている。そのため上記のような帰還動作を経て、各端子の状態が安定するような電位が増幅回路104から出力されるようになる。つまり、図1ではトランジスタ101の第2端子ここではドレイン端子の電位が安定するような電位が、増幅回路104からトランジスタ101のゲート端子に出力される。このときのトランジスタ101のドレイン電位は配線108に供給する電位によって制御することができる。したがって、配線108に供給する電位により、電流電圧変換素子103にかかる電圧を制御することができ、つまりはトランジスタ101に流す電流Idataを制御することができる。以上のように、増幅回路104を有する帰還回路を用いることにより、トランジスタ101に所望の電流を流すためのゲート電位を設定することができる。そして、このとき、増幅回路104を用いているため、トランジスタ101のゲート電位の設定を素早く完了することができ、短い時間で書き込みを終了することができる。そして、設定されたトランジスタ101は、電流源回路として用いることができ、様々な負荷に電流を供給することができる。なお、電流電圧変換素子103は、素子に電流が流れると素子の端子間に電圧が発生する素子であればよい。よって、抵抗素子や整流素子などを適用することができる。図1の半導体装置の電流電圧変換素子103に抵抗素子を適用した場合について、図3に示す。図3の半導体装置において、抵抗素子301が図1の電流電圧変換素子103に相当する。また、図1の半導体装置の電流電圧変換素子103に整流素子としてダイオード接続したトランジスタを適用した場合について図4A、Bに示す。図4Aの半導体装置において、トランジスタ401、図4Bのトランジスタ402が図1の電流電圧変換素子103に相当する。Pチャネル型のトランジスタ401は、第1端子ソース端子又はドレインドレイン端子の一方を配線107に接続し、第2端子ソース端子又はドレイン端子の他方をゲート端子と接続するとともに、トランジスタ101の第2端子と接続する。Nチャネル型のトランジスタ402は、第1端子ソース端子又はドレインドレイン端子の一方をトランジスタ101の第2端子と接続し、第2端子ソース端子又はドレイン端子の他方をゲート端子と接続するとともに配線107と接続する。なお、図1では、ゲートソース間電圧を設定するトランジスタにはNチャネル型トランジスタを用いているが本発明はこれに限定されない。図12ではPチャネル型トランジスタを適用した場合の構成について示している。図12に示す半導体装置は、トランジスタ1201と、容量素子1202と、電流電圧変換素子1203と、増幅回路1204とを有する。なおトランジスタ1201はPチャネル型トランジスタである。トランジスタ1201は、第1端子ソース端子またはドレイン端子の一方が配線1205に接続され、第2端子ソース端子またはドレイン端子の他方が電流電圧変換素子1203を介して配線1207と接続され、ゲート端子が容量素子1202を介して配線1206と接続されている。なお、配線1207には低電源電位Vssが供給され、配線1205及び配線1206には高電源電位Vddが供給されている。ここで、Vss<Vddである。なお、容量素子1202はトランジスタ1201のゲートソース間電圧を保持できればよい。よって、トランジスタ1201のソース端子となる第1端子が接続された配線1205の電位が一定であれば、容量素子1202は、トランジスタ1201のゲート電位を保持できればよい。したがって、容量素子1202がトランジスタ1201のゲート電位を保持することができるのであれば配線1206に供給する電位は限定されない。配線1205と配線1206に供給する電位は同じでもよい。よって、配線1205と配線1206は別の配線でなく一続きの同じ配線であってもよい。また、容量素子1202はトランジスタ1201のゲート電位を保持するために設けているので、トランジスタ1201のゲート容量で代用することができるときには容量素子1202は設けなくともよい。また、増幅回路1204は、第1入力端子がトランジスタ1201の第2端子と電流電圧変換素子1203との間の配線に接続され、第2入力端子が配線1208と接続され、出力端子がトランジスタ1201のゲート端子に接続されている。なお、配線1208には所定の電位が供給される。また、トランジスタ1201の第2端子と電流電圧変換素子1203との間の配線と増幅回路1204の第1入力端子との交点をノード1209とする。次に、動作について簡単に説明する。増幅回路1204の第1入力端子において電流電圧変換素子1203の電圧を検出する。つまり、ノード1209の電位が増幅回路1204の第1入力端子に入力される。そして、増幅回路1204は、第1入力端子に入力される電位と第2入力端子に入力される電位との電位差が所定の電位差となるように出力端子から電位を出力する。つまり、増幅回路1204は、ノード1209の電位と配線1208に供給される電位との電位差が所定の電位差となるようにトランジスタ1201のゲート電位を制御する。なお、所定の電位差とは、電位差が0Vである場合も含むものとする。こうして、トランジスタ1201は、ノード1209の電位を所望の電位にするためのゲート電位を取得することができる。そして、ノード1209を所望の電位にすることにより、電流電圧変換素子1203にかかる電圧を所望の電圧にすることができる。このとき、電流電圧変換素子1203にかかるこの所望の電圧に対する電流Idataが電流電圧変換素子1203に流れる。そして、この電流Idataはトランジスタ1201にも流れる。そして、トランジスタ1201は、Idataを流すのに必要なゲートソース間電圧となっている。このときのトランジスタ1201のゲートソース間電圧は、トランジスタ1201の電流特性移動度やしきい値電圧などやサイズゲート幅やゲート長に依存せずにIdataを流すのに適切な大きさとなっている。したがって、半導体装置内の、トランジスタ1201に相当するトランジスタの電流特性やサイズがばらついてもトランジスタ1201には電流Idataを流すことが出来るようになる。その結果、そのトランジスタ1201は電流源として動作させることができ、さまざまな負荷別のトランジスタや画素や信号線駆動回路などに電流を供給することができる。そして、トランジスタ1201に電流Idataが流れている場合、つまり、設定動作を行っているときと、トランジスタ1201から負荷に電流を供給しているときとで、Vdsが変化しても、トランジスタ1201に流れる電流値は変化しない。ただし、トランジスタを飽和領域で動作していても、キンクアーリー効果によって、電流値が変化してしまう場合がある。その場合は、増幅回路1204の第2入力端子の電位を制御することにより、ノード1209の電位つまりトランジスタ1201の第2端子このときドレイン端子となるの電位を制御することができるので、キンクアーリー効果の影響を低減することができる。例えば、設定動作を行っているときと出力動作を行っているときとで、電流Idataの大きさに応じて、増幅回路1204の第2入力端子の電位を適宜制御することによって、Vdsを概ね等しくすることができる。また、負荷の電圧電流特性が劣化などにより変化した場合においても。増幅回路1204の第2入力端子に入力する電位を適宜制御することにより、設定動作を行うときのVdsを、出力動作を行うときのVdsに概ね等しくすることができる。よって、適切な電流を供給することができる。これにより、負荷がEL素子などの場合、EL素子の焼き付きを防止することができる。なお、増幅回路1204は出力インピーダンスが低い。よって、大きな電流を供給することができる。したがって、トランジスタ1201のゲート端子を素早く所望の電位にすることができる。つまり、電流Idataの書き込み速度が速くなり、素早く書き込みを完了することができる。また、電流Idataが小さくてもトランジスタのゲート端子を素早く所望の電位にすることができるので信号の書き込み不良も防止することができる。増幅回路1204は、第1入力端子と第2入力端子との電位差を検知し、増幅して出力する機能を有している。図12では、増幅回路1204の第1入力端子とトランジスタ1201の第2端子このときドレイン端子となると、が接続され、増幅回路1204の出力端子とトランジスタ1201のゲート端子が接続されている。トランジスタ1201のゲート電位が変化するとトランジスタ1201のドレイン電位も変化するため、増幅回路1204の第1入力端子の電位も変化する。また、トランジスタ1201のドレイン電位が変化すると増幅回路1204の第1入力端子の電位も変化するため、増幅回路1204の出力電位も変化し、トランジスタ1201のゲート電位も変化する。つまり、帰還回路が形成されている。そのため上記のような帰還動作を経て、各端子の状態が安定するような電位が増幅回路1204から出力されるようになる。つまり、図12ではトランジスタ1201のドレイン端子の電位が安定するような電位が、増幅回路1204からトランジスタ1201のゲート端子に出力される。このときのトランジスタ1201のドレイン電位は配線1208に供給する電位によって制御することができる。したがって、配線1208に供給する電位により、電流電圧変換素子1203にかかる電圧を制御することができ、つまりはトランジスタ1201に流す電流Idataを制御することができる。以上のように、増幅回路1204を有する帰還回路を用いることにより、トランジスタ1201に所望の電流を流すためのゲート電位を設定することができる。そして、このとき、増幅回路1204を用いているため、トランジスタ1201のゲート電位の設定を素早く完了することができ、短い時間で書き込みを終了することができる。そして、設定されたトランジスタ1201は、電流源回路として用いることができ、様々な負荷に電流を供給することができる。実施の形態2実施の形態1においては、電流電圧変換素子と直列に接続されたトランジスタのドレイン電位を検出し、増幅回路によりトランジスタのゲート電位を設定することにより、トランジスタに流れる電流を制御している。本実施の形態においては、電流電圧変換素子と直列に接続されたトランジスタのドレイン電位を検出し、増幅回路によりトランジスタのソース電位を設定することにより、トランジスタに流れる電流を制御する構成について説明する。図20に示す半導体装置は、トランジスタ2001と、容量素子2002と、電流電圧変換素子2003と、増幅回路2004とを有している。なお、トランジスタ2001はNチャネル型トランジスタである。なお、トランジスタ2001は、第1端子ソース端子又はドレイン端子の一方が増幅回路2004の出力端子と接続され、第2端子ソース端子又はドレイン端子の他方が電流電圧変換素子2003を介して配線2005と接続され、ゲート端子が配線2007と接続されている。また、トランジスタ2001のゲート端子は増幅回路2004の第2入力端子と接続されるとともに、容量素子2002を介して配線2006と接続されている。また、増幅回路2004の第1入力端子は、トランジスタ2001の第2端子と電流電圧変換素子2003との間の配線に接続されている。また、トランジスタ2001の第2端子と電流電圧変換素子2003との間の配線と増幅回路2004の第1入力端子との交点をノード2008とする。なお、配線2005には高電源電位Vddが供給され、配線2006には低電源電位Vssが供給され、配線2007には所定の電位が供給されている。ここで、Vss<Vddである。なお、容量素子2002はトランジスタ2001のゲートソース間電圧を保持できればよい。よって、トランジスタ2001のソース端子となる第1端子に増幅回路2004の出力を供給し続けるのであれば、容量素子2002は、トランジスタ2001のゲート電位を保持できればよい。したがって、容量素子2002はトランジスタ2001のゲート電位を保持することができればよいため、配線2006に供給する電位は限定されない。また、トランジスタ2001のゲート容量で代用することができるときには容量素子2002は設けなくともよい。次に、動作について簡単に説明する。増幅回路2004の第1入力端子において電流電圧変換素子2003の電圧を検出する。つまり、ノード2008の電位が増幅回路2004の第1入力端子に入力される。そして、増幅回路2004は、第1入力端子に入力される電位と第2入力端子に入力される電位との電位差が所定の電位差となるように出力端子から電位を出力する。つまり、増幅回路2004は、ノード2008の電位と配線2007に供給される電位との電位差が所定の電位差となるようにトランジスタ2001のソース電位を制御する。こうして、トランジスタ2001は、ノード2008の電位を所望の電位にするためのソース電位を取得することができる。そして、ノード2008を所望の電位にすることにより、電流電圧変換素子2003にかかる電圧を所望の電圧にすることができる。このとき、電流電圧変換素子2003にかかるこの所望の電圧に対する電流Idataが電流電圧変換素子2003に流れる。そして、この電流Idataはトランジスタ2001にも流れる。そして、トランジスタ2001は、Idataを流すのに必要なゲートソース間電圧となっている。このときのトランジスタ2001のゲートソース間電圧は、トランジスタ2001の電流特性移動度やしきい値電圧などやサイズゲート幅やゲート長に依存せずにIdataを流すのに適切な大きさとなっている。したがって、トランジスタ2001の電流特性やサイズがばらついてもトランジスタ2001は電流Idataを流すことが出来るようになる。その結果、そのトランジスタ2001は電流源として動作させることができ、さまざまな負荷別のトランジスタや画素や信号線駆動回路などに電流を供給することができる。そして、トランジスタ2001に電流Idataが流れている場合、つまり、設定動作を行っているときと、トランジスタ2001から負荷に電流を供給しているときとで、Vdsが変化しても、トランジスタ2001に流れる電流値は変化しない。ただし、トランジスタを飽和領域で動作していても、キンクアーリー効果によって、電流値が変化してしまう場合がある。その場合は、増幅回路2004の第2入力端子の電位を制御することにより、ノード2008の電位つまりトランジスタ2001の第2端子このときドレイン端子となるの電位を制御することができるので、キンクアーリー効果の影響を低減することができる。例えば、設定動作を行っているときと出力動作を行っているときとで、電流Idataの大きさに応じて、増幅回路2004の第2入力端子の電位を適宜制御することによって、Vdsを概ね等しくすることができる。また、負荷の電圧電流特性が劣化などにより変化した場合においても。増幅回路2004の第2入力端子に入力する電位を適宜制御することにより、設定動作を行うときのVdsを、出力動作を行うときのVdsに概ね等しくすることができる。よって、適切な電流を供給することができる。これにより、負荷がEL素子などの場合、EL素子の焼き付きを防止することができる。なお、増幅回路2004は出力インピーダンスが低い。よって、大きな電流を供給することができる。したがって、トランジスタ2001のソース電位を素早く設定することができる。つまり、電流Idataの書き込み速度が速くなり、素早く書き込みを完了することができる。また、電流Idataが小さくても、トランジスタのソース端子を素早く所望の電位にすることができるので信号の書き込み不良も防止することができる。増幅回路2004は、第1入力端子と第2入力端子との電位差を検知し、増幅して出力する機能を有している。図20では、増幅回路2004の第1入力端子とトランジスタ2001の第2端子このときドレイン端子となると、が接続され、増幅回路2004の出力端子とトランジスタ2001の第1端子このときソース端子となると、が接続されている。トランジスタ2001のドレイン電位が変化すると増幅回路2004の第1入力端子の電位も変化するため、増幅回路2004の出力電位も変化し、トランジスタ2001のソース電位も変化する。そして、トランジスタ2001のソース電位が変化するとドレイン電位も変化する。つまり、帰還回路が形成されている。そのため上記のような帰還動作を経て、各端子の状態が安定するような電位が増幅回路2004から出力されるようになる。つまり、図20ではトランジスタ2001のドレイン端子の電位が安定するような電位が、増幅回路2004からトランジスタ2001のソース端子に出力される。このときのトランジスタ2001のドレイン電位は配線2007に供給する電位によって制御することができる。したがって、配線2007に供給する電位により、電流電圧変換素子2003にかかる電圧を制御することができ、つまりはトランジスタ2001に流す電流Idataを制御することができる。以上のように、増幅回路2004を有する帰還回路を用いることにより、トランジスタ2001に所望の電流を流すためのソース電位を設定することができる。そして、このとき、増幅回路2004を用いているため、トランジスタ2001のソース電位の設定を素早く完了することができ、短い時間で書き込みを終了することができる。そして、設定されたトランジスタ2001は、電流源回路として用いることができ、様々な負荷に電流を供給することができる。なお、図20ではトランジスタにNチャネル型トランジスタを用いているが、本実施の形態に示す半導体装置にはPチャネル型トランジスタを適用することができる。その場合の構成を図24に示す。図24に示す半導体装置は、トランジスタ2401と、容量素子2402と、電流電圧変換素子2403と、増幅回路2404とを有している。なお、トランジスタ2401はPチャネル型トランジスタである。なお、トランジスタ2401は、第1端子ソース端子又はドレイン端子が増幅回路2404の出力端子と接続され、第2端子ソース端子又はドレイン端子が電流電圧変換素子2403を介して配線2405と接続され、ゲート端子が配線2407と接続されている。また、トランジスタ2401のゲート端子は増幅回路2404の第2入力端子と接続されるとともに、容量素子2402を介して配線2406と接続されている。また、増幅回路2404の第1入力端子は、トランジスタ2401の第2端子と電流電圧変換素子2403との間の配線に接続されている。なお、配線2407には所定の電位が供給される。また、トランジスタ2401の第2端子と電流電圧変換素子2403との間の配線と増幅回路2404の第1入力端子との交点をノード2408とする。なお、配線2405には低電源電位Vssが供給され、配線2406には高電源電位Vddが供給され、配線2407には所定の電位が供給されている。ここで、Vss<Vddである。なお、容量素子2402はトランジスタ2401のゲートソース間電圧を保持できればよい。よって、トランジスタ2401のソース端子となる第1端子に増幅回路2404の出力を供給し続けるのであれば、容量素子2402は、トランジスタ2401のゲート電位を保持できればよい。したがって、容量素子2402はトランジスタ2401のゲート電位を保持することができればよいため、配線2406に供給する電位は限定されない。また、トランジスタ2401のゲート容量で代用することができるときには容量素子2402は設けなくともよい。次に、動作について簡単に説明する。増幅回路2404の第1入力端子において電流電圧変換素子2403の電圧を検出する。つまり、ノード2408の電位が増幅回路2404の第1入力端子に入力される。そして、増幅回路2404は、第1入力端子に入力される電位と第2入力端子に入力される電位との電位差が所定の電位差となるように出力端子から電位を出力する。つまり、増幅回路2404は、ノード2408の電位と配線2407に供給される電位との電位差が所定の電位差となるようにトランジスタ2401のソース電位を制御する。こうして、トランジスタ2401は、ノード2408の電位を所望の電位にするためのソース電位を取得することができる。そして、ノード2408を所望の電位にすることにより、電流電圧変換素子2403にかかる電圧を所望の電圧にすることができる。このとき、電流電圧変換素子2403にかかるこの所望の電圧に対する電流Idataが電流電圧変換素子2403に流れる。そして、この電流Idataはトランジスタ2401にも流れる。そして、トランジスタ2401は、Idataを流すのに必要なゲートソース間電圧となっている。このときのトランジスタ2401のゲートソース間電圧は、トランジスタ2401の電流特性移動度やしきい値電圧などやサイズゲート幅やゲート長に依存せずにIdataを流すのに適切な大きさとなっている。したがって、トランジスタ2401の電流特性やサイズがばらついてもトランジスタ2401は電流Idataを流すことが出来るようになる。その結果、そのトランジスタ2401は電流源として動作させることができ、さまざまな負荷別のトランジスタや画素や信号線駆動回路などに電流を供給することができる。そして、トランジスタ2401に電流Idataが流れている場合、つまり、設定動作を行っているときと、トランジスタ2401から負荷に電流を供給しているときとで、Vdsが変化しても、トランジスタ2401に流れる電流値は変化しない。ただし、トランジスタを飽和領域で動作していても、キンクアーリー効果によって、電流値が変化してしまう場合がある。その場合は、増幅回路2404の第2入力端子の電位を制御することにより、ノード2408の電位つまりトランジスタ2401の第2端子このときドレイン端子となるの電位を制御することができるので、キンクアーリー効果の影響を低減することができる。例えば、設定動作を行っているときと出力動作を行っているときとで、電流Idataの大きさに応じて、増幅回路2404の第2入力端子の電位を適宜制御することによって、Vdsを概ね等しくすることができる。また、負荷の電圧電流特性が劣化などにより変化した場合においても。増幅回路2404の第2入力端子に入力する電位を適宜制御することにより、設定動作を行うときのVdsを、出力動作を行うときのVdsに概ね等しくすることができる。よって、適切な電流を供給することができる。これにより、負荷がEL素子などの場合、EL素子の焼き付きを防止することができる。なお、増幅回路2404は出力インピーダンスが低い。よって、大きな電流を供給することができる。したがって、トランジスタ2401のソース電位を素早く設定することができる。つまり、電流Idataの書き込み速度が速くなり、素早く書き込みを完了することができる。また、電流Idataが小さくてもトランジスタのソース端子を素早く所望の電位にすることができるので信号の書き込み不良を防止することができる。増幅回路2404は、第1入力端子と第2入力端子との電位差を検知し、増幅して出力する機能を有している。図24では、増幅回路2404の第2入力端子とトランジスタ2401の第2端子このときドレイン端子となると、が接続され、増幅回路2404の出力端子とトランジスタ2401の第1端子このときソース端子となると、が接続されている。トランジスタ2401のドレイン電位が変化すると増幅回路2404の第1入力端子の電位も変化するため、増幅回路2404の出力電位も変化し、トランジスタ2401のソース電位も変化する。そして、トランジスタ2401のソース電位が変化するとドレイン電位も変化する。つまり、帰還回路が形成されている。そのため上記のような帰還動作を経て、各端子の状態が安定するような電位が増幅回路2404から出力されるようになる。つまり、図24ではトランジスタ2401のドレイン端子の電位が安定するような電位が、増幅回路2404からトランジスタ2401のソース端子に出力される。このときのトランジスタ2401のドレイン電位は配線2407に供給する電位によって制御することができる。したがって、配線2407に供給する電位により、電流電圧変換素子2403にかかる電圧を制御することができ、つまりはトランジスタ2401に流す電流Idataを制御することができる。以上のように、増幅回路2404を有する帰還回路を用いることにより、トランジスタ2401に所望の電流を流すためのソース電位を設定することができる。そして、このとき、増幅回路2404を用いているため、トランジスタ2401のソース電位の設定を素早く完了することができ、短い時間で書き込みを終了することができる。そして、設定されたトランジスタ2401は、電流源回路として用いることができ、様々な負荷に電流を供給することができる。実施の形態3本実施の形態においては、実施の形態1乃至実施の形態2で示した半導体装置の増幅回路に適用可能な構成を説明する。増幅回路としてはオペアンプや差動増幅回路を適用することができる。また、オペアンプとしては、電圧帰還型オペアンプでもよいし、電流帰還型オペアンプでもよいし、位相補償回路のような様々な補正回路を付加したオペアンプでもよい。なお、本実施の形態に示した増幅回路は後述する他の実施の形態においても用いることができる。なお、オペアンプは、通常、非反転入力端子の電位と反転入力端子の電位とは、等しくなるように動作するが、特性バラツキなどにより、非反転入力端子の電位と反転入力端子の電位とは等しくならない場合がある。つまり、オフセット電圧が生じる場合がある。その場合は、通常のオペアンプと同様に、非反転入力端子の電位と反転入力端子の電位が等しくなるように調節して動作させてもよい。しかし、本実施の形態の場合、トランジスタが飽和領域で動作するように制御すればよい。したがって、トランジスタが飽和領域で動作する範囲内であれば、オペアンプにオフセット電圧が生じても良いし、オフセット電圧がばらついても半導体装置の動作に影響は与えない。そのため、電流特性のバラツキが大きいようなトランジスタを用いてオペアンプを構成しても、正常に半導体装置が動作することになる。まず、実施の形態1で示した半導体装置の増幅回路に適用可能な構成について説明する。図1の半導体装置の増幅回路104にオペアンプを適用した場合について図2に示す。つまり、図1の増幅回路104としてオペアンプ201を用いている。そして、オペアンプ201は非反転入力端子と反転入力端子と出力端子とを有し、非反転入力端子が増幅回路104の第1入力端子に相当し、反転入力端子が増幅回路104の第2入力端子に相当し、出力端子が増幅回路104の出力端子に相当する。オペアンプ201は、反転入力端子と非反転入力端子との電位差を増幅して出力端子から電圧を出力する。つまり、ノード109の電位すなわちオペアンプ201の非反転入力端子の電位が、配線108に供給される電位すなわち反転入力端子の電位よりも高いと、オペアンプ201の出力電圧は正の電圧となる。そして、オペアンプ201からの出力により、トランジスタ101のゲート電位が高くなり、トランジスタ101に流れる電流が大きくなると、ノード109の電位が下がる。そして、オペアンプ201の非反転入力端子の電位も下がる。よって、オペアンプ201の非反転入力端子と反転入力端子との電位差が小さくなる。すると、オペアンプ201の出力電圧の絶対値も小さくなる。つまり、ノード109の電位すなわちオペアンプ201の非反転入力端子の電位が、配線108に供給される電位すなわち反転入力端子の電位よりも低いと、オペアンプ201の出力電圧は負の電圧となる。そして、オペアンプ201からの出力により、トランジスタ101のゲート電位が低くなり、トランジスタ101に流れる電流が小さくなると、ノード109の電位が上がる。そして、オペアンプ201の非反転入力端子の電位も上がる。よって、オペアンプ201の非反転入力端子と反転入力端子との電位差が小さくなる。すると、オペアンプ201の出力電圧の絶対値も小さくなる。こうして、オペアンプ201の第1入力端子と第2入力端子とがある電位差となり、ノード109の電位が落ち着く。なお、ある電位差とは、電位差が0Vである場合も含むものとする。つまり、オペアンプ201の非反転入力端子と反転入力端子との電位差がほぼ0Vとなるような、いわゆる仮想短絡の状態も含むものとする。本構成においては、負帰還となるようにオペアンプ201が接続されている。次に、図12の半導体装置の増幅回路1204にオペアンプを適用した場合について図13に示す。つまり、図12の増幅回路1204としてオペアンプ1301を用いている。そして、オペアンプ1301は非反転入力端子と反転入力端子と出力端子とを有し、非反転入力端子が増幅回路1204の第1入力端子に相当し、反転入力端子が増幅回路1204の第2入力端子に相当し、出力端子が増幅回路1204の出力端子に相当する。オペアンプ1301は、反転入力端子と非反転入力端子との電位差を増幅して出力端子から電圧を出力する。つまり、ノード1209の電位すなわちオペアンプ1301の非反転入力端子の電位が、配線1208に供給される電位すなわち反転入力端子の電位よりも高ければ、オペアンプ1301の出力電圧は正の電圧となる。そして、オペアンプ1301からの出力により、トランジスタ1201のゲート電位が高くなり、トランジスタ1201に流れる電流が小さくなると、ノード1209の電位が低くなる。そして、オペアンプ1301の非反転入力端子の電位も低くなる。よって、オペアンプ1301の非反転入力端子と反転入力端子との電位差が小さくなる。すると、オペアンプ1301の出力電圧も小さくなる。こうして、オペアンプ1301の第1入力端子と第2入力端子とがある電位差になるようにノード1209の電位が落ち着く。本構成においては、負帰還となるようにオペアンプ1301が接続されている。次に、図1の半導体装置の増幅回路104に差動増幅回路を適用した場合について図11に示す。つまり、図1の増幅回路104として差動増幅回路1101を用いている。差動増幅回路1101は、第1のトランジスタ1102、第2のトランジスタ1103、第3のトランジスタ1104及び第4のトランジスタ1105を有している。第1のトランジスタ1102は、第1端子ソース端子またはドレイン端子の一方が配線1107に接続され、第2端子ソース端子またはドレイン端子の他方が第3のトランジスタ1104の第2端子ソースまたはドレイン端子の一方に接続され、ゲート端子はノード109にてトランジスタ101の第2端子と接続されている。また、第2のトランジスタ1103は、第1端子ソース端子またはドレイン端子の一方が配線1107に接続され、第2端子ソース端子またはドレイン端子の他方が第4のトランジスタ1105の第2端子ソース端子またはドレイン端子の一方に接続され、ゲート端子が配線108に接続されている。また、第3のトランジスタ1104は、ゲート端子が第2端子と接続されると共に第4のトランジスタ1105のゲート端子に接続され、第1端子ソース端子またはドレイン端子の他方が配線1106に接続されている。また、第4のトランジスタ1105の第1端子ソース端子またはドレイン端子の他方が配線1106に接続されている。また、第2のトランジスタ1103の第2端子と第4のトランジスタ1105の第2端子とが接続されるノード1108はトランジスタ101のゲート端子と接続されている。なお、配線1106には高電源電位Vddが供給され、配線1107には低電源電位Vssが供給されている。また、第1のトランジスタ1102のゲート端子は増幅回路104の第1入力端子に相当し、第2のトランジスタ1103のゲート端子は増幅回路104の第2入力端子に相当する。また、ノード1108が増幅回路104の出力端子に相当する。ここで、差動増幅回路1101の動作について簡単に説明する。第3のトランジスタ1104は第2端子とゲート端子が接続されている。つまり、第3のトランジスタ1104の第2端子はドレイン端子となるので、第3のトランジスタ1104はドレイン端子とゲート端子が接続されていることになり、飽和領域で動作する。また、ノード109の電位により、第1のトランジスタ1102のゲートソース間電圧が決まり、その値により、ノード1109の電位が決定される。そして、ノード1109の電位は第4のトランジスタ1105のゲート端子にも入力される。こうして第4のトランジスタ1105のゲートソース間電圧が決まる。また、配線108に供給される電位により、第2のトランジスタ1103のゲートソース間電圧が決まる。そして、第4のトランジスタ1105のゲートソース間電圧と、第2のトランジスタ1103のゲートソース間電圧との値によって、ノード1108の電位が決定される。ここで、第1のトランジスタ1102と第2のトランジスタ1103との特性が等しく、第3のトランジスタ1104と第4のトランジスタ1105との特性が等しい場合について説明する。この場合、ノード109の電位と配線108に供給される電位が等しいときにはノード1109の電位とノード1108の電位は等しくなり、ノード109の電位が配線108に供給される電位より高くなると、ノード1109の電位は配線1107の電位に近づく。すると第4のトランジスタ1105のゲートソース間電圧が大きくなり、ノード1108の電位は配線1106の電位に近づく。よって、差動増幅回路1101の出力端子から出力される電位が高くなる。すると、トランジスタ101のゲート電位が高くなるため、トランジスタ101のゲートソース間電圧が大きくなる。つまり、トランジスタ101に流れる電流が大きくなる。したがって、電流電圧変換素子103に流れる電流も大きくなるため、電流電圧変換素子103での電圧降下が大きくなり、ノード109の電位は低くなる。ノード109の電位が配線108に供給される電位より低くなると、ノード1109の電位は配線1106の電位に近づく。すると第4のトランジスタ1105のゲートソース間電圧が小さくなり、ノード1108の電位は配線1107の電位に近づく。よって、差動増幅回路1101の出力端子から出力される電位が低くなる。すると、トランジスタ101のゲート電位が低くなるため、トランジスタ101のゲートソース間電圧が小さくなる。つまり、トランジスタ101に流れる電流が小さくなる。したがって、電流電圧変換素子103に流れる電流も小さくなるため、電流電圧変換素子103での電圧降下は小さくなり、ノード109の電位は高くなる。このように、本構成の半導体装置は、ノード109の電位が配線108に供給される電位より高くなると、ノード109の電位が低くなるように動作し、ノード109の電位が配線108に供給される電位より低くなると、ノード109の電位が高くなるように動作する。そして、ノード109の電位が配線108の電位と等しくなるように差動増幅回路1101は動作する。なお、第1のトランジスタ1102と第2のトランジスタ1103との特性が異なる場合には、所定の電位差となるように動作する。つまり、本実施の形態に示す半導体装置は負帰還となっている。続いて、実施の形態2で示した半導体装置の増幅回路にオペアンプを適用した場合について説明する。図20の半導体装置の増幅回路2004にオペアンプを適用した場合について図21に示す。つまり、図20の増幅回路2004としてオペアンプ2101を用いている。そして、オペアンプ2101は非反転入力端子と反転入力端子と出力端子を有し、非反転入力端子が増幅回路2004の第2入力端子に相当し、反転入力端子が増幅回路2004の第1入力端子に相当し、出力端子が増幅回路2004の出力端子に相当する。なお、本構成の半導体装置は、ノード2008の電位が配線2007に供給される電位より高くなると、ノード2008の電位が低くなるように動作し、ノード2008の電位が配線2007に供給される電位より低くなると、ノード2008の電位が高くなるように動作する。つまり、本実施の形態に示す半導体装置は負帰還となっている。次に、図24の半導体装置の増幅回路2404にオペアンプを適用した場合について図25に示す。つまり、図24の増幅回路2404としてオペアンプ2501を用いている。そして、オペアンプ2501は非反転入力端子と反転入力端子と出力端子を有し、非反転入力端子が増幅回路2404の第2入力端子に相当し、反転入力端子が増幅回路2404の第1入力端子に相当し、出力端子が増幅回路2404の出力端子に相当する。なお、本構成の半導体装置は、ノード2408の電位が配線2407に供給される電位より高くなると、ノード2408の電位が低くなるように動作し、ノード2408の電位が配線2407に供給される電位より低くなると、ノード2408の電位が高くなるように動作する。つまり、本実施の形態に示す半導体装置は負帰還となっている。実施の形態4本実施の形態においては、実施の形態1乃至実施の形態3で示した半導体装置において、ゲートソース間電圧を設定したトランジスタを電流源として用いて、負荷に電流を供給する場合の半導体装置の構成を示す。まず、実施の形態1の図1に示した半導体装置の基本原理を用いる場合において、ゲートソース間電圧を設定したトランジスタを電流源として用いて負荷に電流を供給する半導体装置の構成を図5に示す。なお、図5の構成において図1と共通するところは共通の符号を用いている。図5の半導体装置は、ゲートソース間電圧を設定したトランジスタ101を電流源として負荷501に電流を供給することができる。負荷501はトランジスタ101の第2端子と配線505の間に接続されている。また、負荷501とトランジスタ101の第2端子との間にはスイッチ502が接続されている。また、トランジスタ101の第2端子とノード109の間にはスイッチ503が接続されている。また、増幅回路104の出力端子とトランジスタ101のゲート端子との間にはスイッチ504が接続されている。なお、配線505には高電源電位Vdd2が供給されている。高電源電位Vdd2はVdd2<Vssであり、配線107に供給されている高電源電位Vddと等しくてもよいし異なっていてもよい。よって、配線505は配線107と同じ配線であってもよい。続いて、本構成の半導体装置の動作を図6A、Bを用いて説明する。図6Aは本構成の半導体装置の設定動作を示している。スイッチ503及びスイッチ504をオンにし、スイッチ502はオフにする。すると、電流電圧変換素子103に電流が流れる。そして、ノード109の電位が増幅回路104の第1入力端子に入力され、増幅回路104は第1入力端子と第2入力端子の電位差が所定の電位差になるようにトランジスタ101のゲート端子の電位を設定する。こうして、トランジスタ101のゲートソース間電圧が設定される。つまり、信号電流の書き込みが完了したことになる。次に、スイッチ504及びスイッチ503をオフにする。スイッチ504をオフにすると、トランジスタ101のゲートソース間電圧を容量素子102で保持することができる。よって、トランジスタ101は電流源として用いることができるようになる。また、図6Bは本構成の半導体装置の出力動作を示している。スイッチ503及びスイッチ504をオフにし、スイッチ502をオンにする。すると、トランジスタ101で設定された電流を負荷501に流すことができる。なお、図66に示すように、図5のスイッチ502にトランジスタ6601を適用し、トランジスタ6601のゲート端子とトランジスタ101のゲート端子とを接続してもよい。これにより、出力動作時にトランジスタ101とトランジスタ6601はマルチゲートトランジスタとして機能する。よって、設定動作時に設定する電流より、出力動作時に負荷に501に流す電流を小さくすることができる。つまり、設定動作時には大きな電流によりトランジスタのゲートソース間電圧を設定することができる。次に、実施の形態1の図12に示した半導体装置において、ゲートソース間電圧を設定したトランジスタを電流源として用いて負荷に電流を供給する場合の構成を図14に示す。なお、図14の構成において図12と共通するところは共通の符号を用いている。図14の半導体装置は、ゲートソース間電圧を設定したトランジスタ1201を電流源として負荷1401に電流を供給することができる。負荷1401はトランジスタ1201の第2端子と配線1405の間に接続されている。また、負荷1401とトランジスタ1201の第2端子との間にはスイッチ1402が接続されている。また、トランジスタ1201の第2端子とノード1209の間にはスイッチ1403が接続されている。また、増幅回路1204の出力端子とトランジスタ1201のゲート端子との間にはスイッチ1404が接続されている。なお、配線1405には低電源電位Vss2が供給されている。低電源電位Vss2はVss2<Vddであり、配線1207に供給されている低電源電位Vssと等しくてもよいし異なっていてもよい。よって、配線1405は配線1207と同じ配線であってもよい。続いて、本構成の半導体装置の動作を図15A、Bを用いて説明する。図15Aは本構成の半導体装置の設定動作を示している。スイッチ1403及びスイッチ1404をオンにし、スイッチ1402はオフにする。すると、電流電圧変換素子1203に電流が流れる。そして、ノード1209の電位が増幅回路1204の第1入力端子に入力され、増幅回路1204は第1入力端子と第2入力端子の電位差が所定の電位差になるようにトランジスタ1201のゲート端子の電位を設定する。こうして、トランジスタ1201のゲートソース間電圧が設定される。つまり、信号電流の書き込みが完了したことになる。次に、スイッチ1404及びスイッチ1403をオフにする。スイッチ1404をオフにすると、トランジスタ1201のゲートソース間電圧を容量素子1202で保持することができる。よって、トランジスタ1201は電流源として用いることができるようになる。また、図15Bは本構成の半導体装置の出力動作を示している。スイッチ1403及びスイッチ1404をオフにし、スイッチ1402をオンにする。すると、トランジスタ1201で設定された電流を負荷1401に流すことができる。次に、実施の形態2の図20に示した半導体装置において、ゲートソース間電圧を設定したトランジスタを電流源として用いて負荷に電流を供給する場合の構成を図22に示す。なお、図22の構成において図20と共通するところは共通の符号を用いている。図22の半導体装置は、ゲートソース間電圧を設定したトランジスタ2001を電流源として負荷2201に電流を供給することができる。負荷2201はトランジスタ2001の第2端子と配線2207の間に接続されている。また、負荷2201とトランジスタ2001の第2端子との間にはスイッチ2202が接続されている。また、トランジスタ2001の第2端子とノード2008の間にはスイッチ2205が接続されている。また、増幅回路2004の出力端子とトランジスタ2001の第1端子との間にはスイッチ2204が接続されている。また、増幅回路2004の第2入力端子とトランジスタ2001のゲート端子との間にはスイッチ2203が接続されている。また、トランジスタ2001の第1端子はスイッチ2206を介して配線2208と接続されている。なお、配線2207には高電源電位Vdd2が供給されている。高電源電位Vdd2はVdd2>Vssであり、配線2005に供給されている高電源電位Vddと等しくてもよいし異なっていてもよい。よって、配線2207は配線2005と同じ配線であってもよい。続いて、本構成の半導体装置の動作を図23A、Bを用いて説明する。図23Aは本構成の半導体装置の設定動作を示している。スイッチ2203、スイッチ2204及びスイッチ2205をオンにし、スイッチ2202及びスイッチ2206はオフにする。すると、電流電圧変換素子2003に電流が流れる。そして、ノード2008の電位が増幅回路2004の第1入力端子に入力され、増幅回路2004は第1入力端子と第2入力端子の電位差が所定の電位差になるようにトランジスタ2001のソース端子の電位を設定する。こうして、トランジスタ2001のゲートソース間電圧が設定される。つまり、信号電流の書き込みが完了したことになる。次に、図23Bは本構成の半導体装置の出力動作を示している。スイッチ2203、スイッチ2204及びスイッチ2205をオフにする。スイッチ2203をオフにすると、トランジスタ2001のゲート電位を容量素子2002で保持することができる。よって、トランジスタ2001は電流源として用いることができるようになる。そして、スイッチ2202及びスイッチ2206をオンにすると、トランジスタ2001で設定された電流を負荷2201に流すことができる。なお、配線2006がトランジスタ2001のソース端子に接続されておらず、配線2006にはある電位が供給されている場合、設定動作図23Aと出力動作図23Bとでトランジスタ2001のソース電位が変わってしまう場合がある。その場合、トランジスタ2001のゲートソース間電圧も変わってしまう場合がある。トランジスタ2001のゲートソース間電圧が変わってしまうと、トランジスタ2001に流れる電流値も変わってしまう。そこで、設定動作と出力動作とで、トランジスタ2001のゲートソース間電圧が変わらないようにする必要がある。それを実現するためには、例えば、配線2006をトランジスタ2001のソース端子に接続しておけばよい。そのようにすると、例えトランジスタ2001のソース電位が変わってしまっても、それに合わせてゲート電位も変わるため、結果としてゲートソース間電圧が変わらないようにすることができる。あるいは、配線2208の電位を、設定動作のときの増幅回路2004の出力電位と等しくなるように制御してもよい。例えば、配線2208にボルテージフォロワ回路などを接続し、配線2208の電位を制御してもよい。または、図28に示すように出力動作のときも増幅回路2004から電流を供給してもよい。なお、図67に示すように、図22のスイッチ2202にトランジスタ6701を適用し、トランジスタ6701のゲート端子とトランジスタ2001のゲート端子とを接続してもよい。これにより、出力動作時にトランジスタ2001とトランジスタ6701はマルチゲートトランジスタとして機能する。よって、設定動作時に設定する電流より、出力動作時に負荷2201に流す電流を小さくすることができる。つまり、設定動作時には大きな電流によりトランジスタのゲートソース間電圧を設定することができる。次に、実施の形態2の図24に示した半導体装置において、ゲートソース間電圧を設定したトランジスタを電流源として用いて負荷に電流を供給する場合の構成を図26に示す。なお、図26の構成において図24と共通するところは共通の符号を用いている。図26の半導体装置は、ゲートソース間電圧を設定したトランジスタ2401を電流源として負荷2601に電流を供給することができる。負荷2601はトランジスタ2401の第2端子と配線2607の間に接続されている。また、負荷2601とトランジスタ2401の第2端子との間にはスイッチ2602が接続されている。また、トランジスタ2401の第2端子とノード2408の間にはスイッチ2605が接続されている。また、増幅回路2404の出力端子とトランジスタ2401の第1端子との間にはスイッチ2604が接続されている。また、増幅回路2404の第1入力端子とトランジスタ2401のゲート端子の間にはスイッチ2603が接続されている。また、トランジスタ2401の第1端子はスイッチ2606を介して配線2608と接続されている。なお、配線2607には低電源電位Vss2が供給されている。低電源電位Vss2はVss2<Vddであり、配線2405に供給されている低電源電位Vssと等しくてもよいし異なっていてもよい。よって、配線2607は配線2405と同じ配線であってもよい。なお、本実施の形態において配線2406はトランジスタ2401の第1端子ここではソース端子となるに接続する。続いて、本構成の半導体装置の動作を図27A、Bを用いて説明する。図27Aは本構成の半導体装置の設定動作を示している。スイッチ2605、スイッチ2603及びスイッチ2604をオンにし、スイッチ2602及びスイッチ2606はオフにする。すると、電流電圧変換素子2403に電流が流れる。そして、ノード2408の電位が増幅回路2404の第1入力端子に入力され、増幅回路2404は第1入力端子と第2入力端子の電位差が所定の電位差になるようにトランジスタ2401のソース端子の電位を設定する。こうして、トランジスタ2401のゲートソース間電圧が設定される。つまり、信号電流の書き込みが完了したことになる。次に、スイッチ2603、スイッチ2604及びスイッチ2605をオフにする。スイッチ2603及びスイッチ2604をオフにすると、トランジスタ2401のゲートソース間電圧を容量素子2402で保持することができる。よって、トランジスタ2401は電流源として用いることができるようになる。また、図27Bは本構成の半導体装置の出力動作を示している。スイッチ2605、スイッチ2604及びスイッチ2603をオフにし、スイッチ2602及びスイッチ2606をオンにする。すると、トランジスタ2401で設定された電流を負荷2601に流すことができる。実施の形態5本実施の形態においては、設定動作時にトランジスタに設定された電流を出力動作時に増幅又は減衰して出力することが可能な半導体装置について説明する。つまり、本発明の半導体装置にカレントミラー回路を適用するか、設定動作時と出力動作時とで電流源となるトランジスタのゲート長を変える構成とする。まず、実施の形態4の図5に示した半導体装置の基本原理を用いた構成にカレントミラー回路を適用した構成について図59に示す。なお、図5と共通する構成については共通の符号を用いてその説明を省略する。図59ではトランジスタ101のゲート端子に接続されるトランジスタ5901を有する。そして、トランジスタ5901は、第1端子ソース端子又はドレイン端子の一方が配線5902に接続され、第2端子ソース端子又はドレイン端子の他方が負荷5903を介して配線5904に接続されている。なお、配線5902は配線105と概略等しい電位とするとよい。そうすれば、トランジスタ101とトランジスタ5901のゲートソース間電圧を概略等しくすることができるので、トランジスタ5901に流れる電流を設定し易くなる。続いて、図59の半導体装置の動作について説明する。設定動作時にはスイッチ503及びスイッチ504をオンにする。すると、電流電圧変換素子103に電流が流れる。そして、増幅回路104はノード109の電位と配線108の電位とが所定の電位差となるようにトランジスタ101のゲート電位を制御する。こうして、トランジスタ101に流れる電流Idataを設定することができる。このとき、トランジスタ5901のゲート端子もトランジスタ101のゲート端子と概略等しい電位となっている。よって、配線105と配線5902の電位が概略等しければ、トランジスタ101とトランジスタ5901のゲートソース間電圧は概ね等しくなっている。よって、トランジスタ101のチャネル長をL1、チャネル幅をW1、トランジスタ5901のチャネル長をL2、チャネル幅をW2とすると、W1/L1=W2/L2となるようにトランジスタ101及びトランジスタ5901を設計すればトランジスタ5901にも電流Idataが流れるようになっている。そして、出力動作時には、スイッチ503及びスイッチ504をオフにする。すると、容量素子102でトランジスタ101及びトランジスタ5901のゲート電位が保持される。つまり、容量素子102によって、トランジスタ101及びトランジスタ5901のゲートソース間電圧が保持される。したがって、出力動作時には、トランジスタ5901によって設定される電流を負荷5903に流すことができる。また、W1/L1>W2/L2となるようにトランジスタ101及びトランジスタ5901を設計すれば、設定動作時にトランジスタ101に流れる電流より、出力動作時にトランジスタ5901に流れる電流を小さくすることができる。つまり、出力動作時に負荷に流したい電流より大きな電流によってトランジスタ5901の電流の設定ができる。よって、すばやく設定動作を完了することができる。逆に、W1/L1<W2/L2となるようにトランジスタ101及びトランジスタ5901を設計してもよい。この場合には、設定動作時にトランジスタ101に流れる電流より大きな電流を出力動作時に負荷5903に流すことができる。次に、実施の形態4の図22に示した半導体装置の基本原理を用いた構成にカレントミラー回路を適用した構成について図60に示す。なお、図22と共通する構成については共通の符号を用いてその説明を省略する。図60ではトランジスタ2001のゲート端子に接続されるトランジスタ6001を有する。そして、トランジスタ6001は、第1端子ソース端子又はドレイン端子の一方が配線2006と接続され、第2端子ソース端子又はドレイン端子の他方が負荷6002を介して配線6003に接続されている。続いて、図60の半導体装置の動作について説明する。設定動作時にはスイッチ2203、スイッチ2204及びスイッチ2205をオンにし、スイッチ2206はオフにする。すると、電流電圧変換素子2003に電流が流れる。そして、増幅回路2004はノード2008の電位と配線2007の電位とが所定の電位差となるようにトランジスタ2001のソース電位を制御する。こうして、トランジスタ2001に流れる電流Idataを設定することができる。このとき、トランジスタ2001とトランジスタ6001のゲートソース間電圧は概ね等しくなっている。よって、トランジスタ2001のチャネル長をL1、チャネル幅をW1、トランジスタ6001のチャネル長をL2、チャネル幅をW2とすると、W1/L1=W2/L2となるようにトランジスタ2001及びトランジスタ6001を設計すればトランジスタ6001にも電流Idataが流れるようになっている。そして、出力動作時には、スイッチ2203、スイッチ2204及びスイッチ2205をオフにし、スイッチ2206をオンにする。すると、容量素子2002でトランジスタ2001及びトランジスタ6001のゲートソース間電圧が保持される。よって、出力動作時には、トランジスタ6001によって設定される電流を負荷6002に流すことができる。また、W1/L1>W2/L2となるようにトランジスタ2001及びトランジスタ6001を設計すれば、設定動作時にトランジスタ2001に流れる電流より、出力動作時にトランジスタ6001に流れる電流を小さくすることができる。つまり、出力動作時に負荷に流したい電流より大きな電流によってトランジスタ6001の電流の設定ができる。よって、すばやく設定動作を完了することができる。逆に、W1/L1<W2/L2となるようにトランジスタ2001及びトランジスタ6001を設計してもよい。この場合には、設定動作時にトランジスタ2001に流れる電流より大きな電流を出力動作時に負荷6002に流すことができる。続いて、設定動作時と出力動作時とで電流源となるトランジスタのゲート長を変えることができる構成について説明する。まず、実施の形態4の図5に示した半導体装置の基本原理を用いた構成において、設定動作時に所望の電流を流すためのゲートソース間電圧を設定するトランジスタと、出力動作時において設定動作時に設定したゲートソース間電圧を用いることによって電流源として機能するするトランジスタとのゲート長を変えることが可能な構成について図64に示す。なお、図5と共通する構成については共通の符号を用いてその説明を省略する。図64の半導体装置では、トランジスタ101と直列に接続されるトランジスタ6401を有する。つまり、トランジスタ6401は、第1端子ソース端子又はドレイン端子の一方がトランジスタ101の第2端子に接続され、第2端子ソース端子又はドレイン端子の他方がスイッチ503を介して電流電圧変換素子103と接続されている。そして、トランジスタ6401はゲート端子がトランジスタ101のゲート端子と接続されている。また、トランジスタ6401は第1端子と第2端子とがスイッチ6402を介して接続されている。つまり、スイッチ6402がオンすると、トランジスタ6401の第1端子と第2端子、つまりソース端子とドレイン端子が短絡することになる。次に動作について説明する。設定動作時には、スイッチ503、スイッチ504及びスイッチ6402をオンにして、スイッチ502をオフにする。すると、電流電圧変換素子103に電流が流れる。そして、トランジスタ101にも電流が流れる。なお、トランジスタ6401はソース端子とドレイン端子がスイッチ6402を介して短絡していることになり、トランジスタ6401には電流が流れない。増幅回路2004はノード109の電位と配線108の電位とが所定の電位差となるようにトランジスタ101のゲート電位を制御する。こうして、トランジスタ101に流れる電流Idataを設定することができる。出力動作時には、スイッチ503、スイッチ504及びスイッチ6402をオフにし、スイッチ502をオンにする。すると、トランジスタ101とトランジスタ6401はマルチゲートトランジスタとして機能する。そして、トランジスタ101及びトランジスタ6401によって設定される電流が負荷501に流れる。ここで、トランジスタ101のチャネル長をL1、トランジスタ6401のチャネル長をL2とすると、設定動作時においてゲートソース間電圧が設定されるトランジスタのチャネル長はL1であり、出力動作時において設定動作時に設定したゲートソース間電圧を用いて電流源とするトランジスタのチャネル長はL1L2である。よって、設定動作時において設定された電流より、小さい電流が出力動作時に負荷501に流れることになる。つまり、出力動作時に負荷501に流したい電流より大きな電流によって、設定動作を行うことができる。なお、スイッチ6402を設定動作時にオフにし、出力動作時にオンにすれば、設定動作より大きな電流を負荷501に流すことができる。次に、実施の形態4の図22に示した半導体装置の基本原理を用いた構成において、設定動作時に所望の電流を流すためのゲートソース間電圧を設定するトランジスタと、出力動作時において設定動作時に設定したゲートソース間電圧を用いて電流源とするトランジスタとのゲート長を変えることが可能な構成について図65に示す。なお、図22と共通する構成については共通の符号を用いてその説明を省略する。図65の半導体装置では、トランジスタ2001と直列に接続されるトランジスタ6501を有する。つまり、トランジスタ6501は、第1端子ソース端子又はドレイン端子の一方がトランジスタ2001の第2端子に接続され、第2端子ソース端子又はドレイン端子の他方がスイッチ2205を介して電流電圧変換素子2003と接続されている。そして、トランジスタ6501はゲート端子がトランジスタ2001のゲート端子と接続されている。また、トランジスタ6501は第1端子と第2端子とがスイッチ6502を介して接続されている。つまり、スイッチ6502がオンすると、トランジスタ6501の第1端子と第2端子、つまりソース端子とドレイン端子が短絡することになる。なお、設定動作時にスイッチ6502をオンにし、出力動作時にスイッチ6502をオフにすれば、設定動作時において設定された電流より、小さい電流が出力動作時に負荷2201に流れることになる。つまり、出力動作時に負荷2201に流したい電流より大きな電流によって、設定動作を行うことができる。また、スイッチ6502を設定動作時にオフにし、出力動作時にオンにすれば、設定動作より大きな電流を負荷2201に流すことができる。実施の形態6本実施の形態においては、実施の形態3に示した半導体装置の構成において、オペアンプの一方の入力端子に入力する電位を設定する回路を有する半導体装置の構成を示す。まず、実施の形態1の図2に示した半導体装置のオペアンプ201の反転入力端子に入力される電位を設定する回路を有する半導体装置を図7に示す。なお、図2の構成と共通するところは共通の符号を用いてその説明を省略する。図7の半導体装置は、トランジスタ101の第2端子と電流電圧変換素子103とが接続される配線と配線707との間にスイッチ702及び電流源701が接続されている。またノード109とトランジスタ101の第2端子との間にスイッチ703が接続されている。また、オペアンプ201の出力端子とトランジスタ101のゲート端子との間にスイッチ704が接続されている。また、オペアンプ201の出力端子と反転入力端子との間にスイッチ705が接続されている。また、オペアンプ201の反転入力端子は容量素子706を介して配線708と接続されている。まず、オペアンプの反転入力端子に入力する電位を設定するための動作について説明する。図8に示すように、スイッチ702、スイッチ705をオンにし、スイッチ703、スイッチ704をオフにする。すると、電流源701に流れる電流Idataが電流電圧変換素子103に流れる。そして、そのときのノード109の電位がオペアンプ201の非反転入力端子に入力される。なお、ここで、オペアンプ201はスイッチ705がオンしていることにより、反転入力端子と出力端子が接続されていることになり、ボルテージフォロワとして働く。つまり、オペアンプ201は、非反転入力端子に入力される電位と概略等しい電位を出力する。そして、この電位分の電荷が容量素子706に蓄積される。次に、図9に示すようにスイッチ702をオン、スイッチ703及びスイッチ704をオフにした状態のままスイッチ705をオフにする。すると、容量素子706は、ノード109と概略等しい電位を保持する。つまり、オペアンプ201の反転入力端子にノード109の電位を入力し続けることができる。次に、トランジスタ101のゲートソース間電圧を設定する設定動作について説明する。図10に示すように、スイッチ702及びスイッチ705をオフにし、スイッチ703及びスイッチ704をオンにする。すると、ノード109の電位が反転入力端子に入力される電位と所定の電位差となるようにオペアンプ201から電圧が出力される。すると、トランジスタ101には電流源701に流れる電流Idataと概略等しい電流が流れるようになる。つまり、トランジスタ101は、電流Idataを流すだけのゲートソース間電圧となっている。よって、スイッチ704をオフにすれば、トランジスタ101のゲートソース間電圧を保持することができ、設定動作が完了する。次に、実施の形態1の図12に示した半導体装置において、オペアンプの一方の入力端子に入力する電位を設定する回路を有する半導体装置の構成を図16に示す。なお、図16の構成において図12と共通するところは共通の符号を用いている。図16の半導体装置は、トランジスタ1201の第2端子と電流電圧変換素子1203とが接続される配線と配線1607との間にスイッチ1602及び電流源1601が接続されている。またノード1209とトランジスタ1201の第2端子との間にスイッチ1603が接続されている。また、オペアンプ1301の出力端子とトランジスタ1201のゲート端子との間にスイッチ1604が接続されている。また、オペアンプ1301の出力端子と反転入力端子との間にスイッチ1605が接続されている。また、オペアンプ1301の反転入力端子は容量素子1606を介して配線1608と接続されている。まず、オペアンプの反転入力端子に入力する電位を設定するための動作について説明する。図17に示すように、スイッチ1602、スイッチ1605をオンにし、スイッチ1603、スイッチ1604をオフにする。すると、電流源1601に流れる電流Idataが電流電圧変換素子1203に流れる。そして、そのときのノード1209の電位がオペアンプ1301の非反転入力端子に入力される。なお、ここで、オペアンプ1301はスイッチ1605がオンしていることにより、反転入力端子と出力端子が接続されていることになり、ボルテージフォロワとして働く。つまり、オペアンプ1301は、非反転入力端子に入力される電位と概略等しい電位を出力する。そして、この電位分の電荷が容量素子1606に蓄積される。次に、図18に示すようにスイッチ1602をオン、スイッチ1603及びスイッチ1604をオフにした状態のままスイッチ1605をオフにする。すると、容量素子1606は、ノード1209と概略等しい電位を保持する。つまり、オペアンプ1301の反転入力端子にノード1209の電位を入力し続けることができる。次に、トランジスタ1201のゲートソース間電圧を設定する設定動作について説明する。図19に示すように、スイッチ1602及びスイッチ1605をオフにし、スイッチ1603及びスイッチ1604をオンにする。すると、ノード1209の電位が反転入力端子に入力される電位と所定の電位差となるようにオペアンプ1301から電圧が出力される。すると、トランジスタ1201には電流源1601に流れる電流Idataと概略等しい電流が流れるようになる。つまり、トランジスタ1201は、電流Idataを流すだけのゲートソース間電圧となっている。よって、スイッチ1604をオフにすれば、トランジスタ1201のゲートソース間電圧を保持することができ、設定動作が完了する。実施の形態7本発明は、流れる電流値によって発光輝度を制御することが可能な発光素子で画素を形成した表示装置に適用することができる。代表的にはEL素子に用いることができる。よって、本実施の形態においては、実施の形態3で示した半導体装置の構成を表示装置の画素に適用した場合について説明する。まず、実施の形態3の図2に示した半導体装置の構成を画素に適用した場合について図29に示す。画素2917は、トランジスタ2907、容量素子2908、発光素子2909、スイッチ2910、スイッチ2911、スイッチ2912、第1の信号線2918、第2の信号線2919および電源線2920を有する。なお、発光素子2909の対向電極2916には所定の電位が供給されている。トランジスタ2907は、ゲート端子が容量素子2908を介して電源線2920に接続され、第1端子ソース端子又はドレイン端子の一方が電源線2920に接続され、第2端子ソース端子又はドレイン端子の他方がスイッチ2912を介して発光素子2909の画素電極と接続されている。また、トランジスタ2907の第2端子はスイッチ2911を介して第1の信号線2918と接続され、トランジスタ2907のゲート端子はスイッチ2910を介して第2の信号線2919と接続されている。また、第1の信号線2918は電流電圧変換素子2901を介して配線2913と接続されている。また、第1の信号線2918はスイッチ2902および電流源2906を介して配線2914と接続されている。また、第1の信号線2918にはオペアンプ2903の非反転入力端子が接続されている。また、オペアンプ2903の反転入力端子は容量素子2905を介して配線2915と接続されている。また、オペアンプ2903の出力端子は第2の信号線2919に接続されている。また、オペアンプ2903の反転入力端子はスイッチ2904を介して出力端子と接続されている。次に、動作について図30を用いて説明する。なお、図30では符号を付していないが図29の構成と同様であるためそちらの符号を用いて説明する。まず、図30Aに示すように、スイッチ2902およびスイッチ2904をオンにする。すると、電流源2906によって設定される電流が電流電圧変換素子2901に流れる。そして、そのとき電流電圧変換素子2901に電圧が発生する。そして、オペアンプ2903の非反転入力端子に入力される電位は、電流電圧変換素子2901による電圧降下によって下がる。つまり、配線2913の電位から電流電圧変換素子2901に発生する電圧分下がった電位がオペアンプ2903の非反転入力端子に入力される。そして、このときオペアンプ2903は反転入力端子と出力端子が導通しているためボルテージフォロワとして働く。つまり、容量素子2905の一方の電極の電位が非反転入力端子の電位と概略等しい電位となるまでオペアンプ2903の出力端子から電流が供給される。そして、オペアンプ2903の出力端子からの電流の供給がない状態になったら、図30Bに示すように、スイッチ2904をオフにする。すると、容量素子2905でオペアンプ2903の反転入力端子の電位が保持される。次に、図30Cに示すように、スイッチ2902をオフにし、スイッチ2910およびスイッチ2911をオンにする。すると、オペアンプ2903の出力端子からは、非反転入力端子の電位が反転入力端子に入力される電位と等しくなるようにトランジスタ2907のゲート端子に電位を供給する。つまり、オペアンプ2903の非反転入力端子の電位が反転入力端子の電位よりも高いときには、トランジスタ2907のゲート電位が高くなるようにオペアンプ2903の出力端子から電位が供給される。よって、トランジスタ2907に流れる電流が大きくなる。すると、電流電圧変換素子2901に流れる電流が大きくなるため、電圧降下も大きくなる。よって、オペアンプ2903の非反転入力端子に入力される電位が低くなる。また、オペアンプ2903の非反転入力端子の電位が反転入力端子の電位よりも低いときには、トランジスタ2907のゲート電位が低くなるようにオペアンプ2903の出力端子から電位が供給される。よって、トランジスタ2907に流れる電流が小さくなる。すると、電流電圧変換素子2901に流れる電流が小さくなるため、電圧降下も小さくなる。よって、オペアンプ2903の非反転入力端子に入力される電位が高くなる。こうして、オペアンプ2903の非反転入力端子の電位が反転入力端子の電位と概略等しい電位となると信号電流Idataが電流電圧変換素子2901およびトランジスタ2907に流れるようになる。こうして、画素への信号の書き込みが完了する。そして、発光期間には、図30Dに示すように、スイッチ2910およびスイッチ2911をオフにし、スイッチ2912をオンにする。すると、トランジスタ2907に設定された電流が、対向電極2916から発光素子2909およびトランジスタ2907に流れる。次に、実施の形態3の図2に示した半導体装置の構成を画素に適用した場合の他の構成について図31に示す。画素3119は、スイッチ3107、スイッチ3108、信号保持手段3109、電流源回路3110、発光素子3111、信号線3112、配線3113、配線3114、電源線3120を有する。なお、発光素子3111の対向電極3118には所定の電位が供給されている。電源線3120は電流源回路3110およびスイッチ3108を介して発光素子3111の画素電極と接続されている。また、信号保持手段3109はスイッチ3107を介して信号線3112と接続されている。また、配線3113および配線3114によって電流源回路3110に電流が設定される。そして、スイッチ3107がオンしているときに信号線3112から信号保持手段3109に信号が入力されると信号保持手段3109により信号が保持される。そして、その信号保持手段3109に保持された信号によって、スイッチ3108のオンオフが制御される。そして、スイッチ3108がオンする場合、信号が信号保持手段3109に保持されている間、電流源回路3110に設定された電流が発光素子3111に流れる。また、配線3113には電流電圧変換素子3101を介して配線3115が接続されている。また、配線3113にはスイッチ3102および電流源3106を介して配線3116が接続されている。また、オペアンプ3103の非反転入力端子が配線3113に接続されている。また、オペアンプ3103の反転入力端子が容量素子3105を介して配線3117に接続されている。また、オペアンプ3103の出力端子は、スイッチ3104を介して反転入力端子と接続されるとともに、配線3114とも接続されている。なお、電流源回路3110の一構成例を図32に示し、図33を用いてその動作について説明する。なお、図32の構成は図31の電流源回路3110の構成を詳細にした図であるため、共通するところは共通の符号を用いてその説明を省略する。まず、図32の構成について説明する。電流源回路3110は、トランジスタ3201、容量素子3202、スイッチ3203、スイッチ3204、スイッチ3205およびスイッチ3206を有する。トランジスタ3201の第1端子ソース端子又はドレイン端子の一方がスイッチ3108を介して発光素子3111の画素電極と接続されている。またトランジスタ3201の第1端子はスイッチ3204を介して配線3207と接続されている。また、トランジスタ3201は第1端子とゲート端子が容量素子3202を介して接続されている。また、トランジスタ3201のゲート端子はスイッチ3203を介して配線3114と接続されている。また、トランジスタ3201の第2端子ソース端子又はドレイン端子の他方は、スイッチ3206を介して電源線3120と、スイッチ3205を介して配線3113と接続されている。まず、図33Aに示すように、スイッチ3102およびスイッチ3104をオンにする。すると、電流源3106によって設定される電流が電流電圧変換素子3101に流れる。そして、そのとき電流電圧変換素子3101に電圧が発生する。そして、オペアンプ3103の非反転入力端子に入力される電位は、電流電圧変換素子3101による電圧降下によって下がる。つまり、配線3115の電位から電流電圧変換素子3101に発生する電圧分下がった電位がオペアンプ3103の非反転入力端子に入力される。そして、このときオペアンプ3103は反転入力端子と出力端子が導通しているためボルテージフォロワとして働く。つまり、容量素子3105の一方の電極の電位が非反転入力端子の電位と概略等しい電位となるまでオペアンプ3103の出力端子から電流が供給される。そして、オペアンプ3103の出力端子からの電流の供給がない状態になったら、図33Bに示すように、スイッチ3104をオフにする。すると、容量素子3105でオペアンプ3103の反転入力端子の電位が保持される。次に、図33Cに示すように、スイッチ3102をオフにし、スイッチ3203、スイッチ3204およびスイッチ3205をオンにする。すると、オペアンプ3103の出力端子からは、非反転入力端子の電位が反転入力端子に入力される電位と等しくなるようにトランジスタ3201のゲート端子に電位を供給する。つまり、オペアンプ3103の非反転入力端子の電位が反転入力端子の電位よりも高いときには、トランジスタ3201のゲート電位が高くなるようにオペアンプ3103の出力端子から電位が供給される。よって、トランジスタ3201に流れる電流が大きくなる。すると、電流電圧変換素子3101に流れる電流が大きくなるため、電圧降下も大きくなる。よって、オペアンプ3103の非反転入力端子に入力される電位が低くなる。また、オペアンプ3103の非反転入力端子の電位が反転入力端子の電位よりも低いときには、トランジスタ3201のゲート電位が低くなるようにオペアンプ3103の出力端子から電位が供給される。よって、トランジスタ3201に流れる電流が小さくなる。すると、電流電圧変換素子3101に流れる電流が小さくなるため、電圧降下も小さくなる。よって、オペアンプ3103の非反転入力端子に入力される電位が高くなる。こうして、オペアンプ3103の非反転入力端子の電位が反転入力端子の電位と概略等しい電位となると信号電流Idataが電流電圧変換素子3101およびトランジスタ3201に流れるようになる。こうして、画素の電流源回路3110へのプログラミングが完了する。そして、画素への信号書き込み期間には、スイッチ3203、スイッチ3204およびスイッチ3205をオフにし、スイッチ3206をオンにする。また、スイッチ3107をオンにし、信号線3112から信号保持手段3109に信号を入力する。そして、信号保持手段3109は入力された信号を保持する。この信号保持手段3109に保持されている信号によってスイッチ3108のオンオフが制御される。そして、スイッチ3108がオンする場合には図33Dに示すように、トランジスタ3201によって設定される電流が発光素子3111に流れる。次に、実施の形態3の図21に示した半導体装置の構成を画素に適用した場合について図34に示す。画素3424は、トランジスタ3408、容量素子3409、発光素子3410、スイッチ3411、スイッチ3412、スイッチ3413、スイッチ3414、スイッチ3415、信号線3416、配線3417および配線3418を有する。なお、発光素子3410の対向電極3422には所定の電位が供給されている。トランジスタ3408は、ゲート端子がスイッチ3411を介して配線3418と接続され、第1端子ソース端子又はドレイン端子の一方がスイッチ3415を介して配線3417と接続され、また、第2端子ソース端子又はドレイン端子の他方がスイッチ3412を介して信号線3416と接続されている。また、トランジスタ3408は、第1端子がスイッチ3414を介して配線3423と接続され、第2端子がスイッチ3413を介して発光素子3410の画素電極と接続されている。また、トランジスタ3408のゲート端子と第1端子は容量素子3409を介して接続されている。また、信号線3416は電流電圧変換素子3401を介して配線3420と接続されている。また、信号線3416はスイッチ3402および電流源3419を介して配線3421と接続されている。また、信号線3416にはオペアンプ3403の反転入力端子が接続されている。また、オペアンプ3403は、非反転入力端子が配線3418と接続され、出力端子が配線3417と接続されている。また、信号線3416はスイッチ3402、スイッチ3406、スイッチ3407およびバッファ3405を介して配線3418と接続され、スイッチ3402およびスイッチ3406および容量素子3404を介して配線3425と接続されている。次に、動作について図35を用いて説明する。なお、図35では符号を付していないが図34の構成と同様であるためそちらの符号を用いて説明する。まず、図35Aに示すように、スイッチ3402およびスイッチ3406をオンにする。すると、電流源3419によって設定される電流が電流電圧変換素子3401に流れる。そして、そのとき電流電圧変換素子3401に電圧が発生する。そして、容量素子3404の一方の電極に入力される電位は、電流電圧変換素子3401による電圧降下によって下がる。つまり、配線3420の電位から電流電圧変換素子3401に発生する電圧分下がった電位が容量素子3404の一方の電極に入力される。そして、図35Bに示すように、スイッチ3406をオフにする。すると、容量素子3404の他方の電極は所定の電位の供給されている配線3425に接続されているため、容量素子3404の一方の電極に入力される電位が容量素子3404で保持される。次に、図35Cに示すように、スイッチ3402をオフにし、スイッチ3407、スイッチ3411、スイッチ3412およびスイッチ3415をオンにする。すると、容量素子3404で保持されている電位と概略同じ電位がバッファ3405から出力される。そして、バッファ3405から出力された電位は、配線3418に供給され、オペアンプ3403の非反転入力端子およびトランジスタ3408のゲート端子に入力される。また、配線3420から電流電圧変換素子3401およびトランジスタ3408を介してオペアンプ3403の出力端子に電流が流れる。オペアンプ3403の反転入力端子には、配線3420の電位から電流電圧変換素子3401に発生する電圧分下がった電位が入力される。そして、オペアンプ3403は、非反転入力端子に入力される電位と反転入力端子に入力される電位差が所定の電位差となるように、出力端子から電位を出力する。こうして、容量素子3409にはトランジスタ3408のゲートソース間電圧分の電荷が蓄積される。そして、発光期間には、図35Dに示すように、スイッチ3407、スイッチ3411、スイッチ3412およびスイッチ3415をオフにし、スイッチ3413およびスイッチ3414をオンにする。すると、トランジスタ3408に設定された電流が、対向電極3422から発光素子3410およびトランジスタ3408を介して配線3423に流れる。実施の形態8本実施の形態では、表示装置、および、信号線駆動回路などの構成とその動作について、説明する。信号線駆動回路の一部や画素に、本発明の半導体装置を適用することができる。表示装置は、図36に示すように、画素部3601、走査線駆動回路3602、信号線駆動回路3610を有している。走査線駆動回路3602は、画素部3601に選択信号を順次出力する。信号線駆動回路3610は、画素部3601にビデオ信号を順次出力する。画素部3601では、ビデオ信号に従って、光の状態を制御することにより、画像を表示する。信号線駆動回路3610から画素部3601へ入力するビデオ信号は、電流である場合が多い。つまり、各画素に配置された表示素子や表示素子を制御する素子は、信号線駆動回路3610から入力されるビデオ信号電流によって、状態を変化させる。画素に配置する表示素子の例としては、EL素子やFEDフィールドエミッションディスプレイで用いる素子などがあげられる。なお、走査線駆動回路3602や信号線駆動回路3610は、複数配置されていてもよい。信号線駆動回路3610は、構成を複数の部分に分けられる。一例として、シフトレジスタ3603、第1ラッチ回路3604、第2ラッチ回路3605、デジタルアナログ変換回路3606に分けられる。デジタルアナログ変換回路3606には、電圧を電流に変換する機能も有しており、ガンマ補正を行う機能も有していてもよい。つまり、デジタルアナログ変換回路3606には、画素に電流ビデオ信号を出力する回路、すなわち、電流源回路を有しており、そこに本発明を適用することが出来る。なお、図31に示したように、画素の構成によっては、ビデオ信号用のデジタル電圧信号と、画素の中の電流源回路のための制御用の電流とを、画素に入力する場合がある。その場合は、デジタルアナログ変換回路3606は、デジタルアナログ変換機能ではなく、電圧を電流に変換する機能を有しており、その電流を制御用の電流として画素に出力する回路、すなわち、電流源回路を有しており、そこに本発明を適用することが出来る。また、画素は、EL素子などの表示素子を有している。その表示素子に電流ビデオ信号を出力する回路、すなわち、電流源回路を有しており、そこにも、本発明を適用することが出来る。そこで、信号線駆動回路3610の動作を簡単に説明する。シフトレジスタ3603は、フリップフロップ回路FF等を複数列用いて構成され、クロック信号S-CLK、スタートパルスSP、クロック反転信号S-CLKbが入力される、これらの信号のタイミングに従って、順次サンプリングパルスが出力される。シフトレジスタ3603より出力されたサンプリングパルスは、第1ラッチ回路3604に入力される。第1ラッチ回路3604には、ビデオ信号線3608より、ビデオ信号が入力されており、サンプリングパルスが入力されるタイミングに従って、各列でビデオ信号を保持していく。なお、デジタルアナログ変換回路3606を配置している場合は、ビデオ信号はデジタル値である。また、この段階でのビデオ信号は、電圧であることが多い。ただし、第1ラッチ回路3604や第2ラッチ回路3605が、アナログ値を保存できる回路である場合は、デジタルアナログ変換回路3606は省略できる場合が多い。その場合、ビデオ信号は、電流であることも多い。また、画素部3601に出力するデータが2値、つまり、デジタル値である場合は、デジタルアナログ変換回路3606は省略できる場合が多い。第1ラッチ回路3604において、最終列までビデオ信号の保持が完了すると、水平帰線期間中に、ラッチ制御線3609よりラッチパルスLatchPulseが入力され、第1ラッチ回路3604に保持されていたビデオ信号は、一斉に第2ラッチ回路3605に転送される。その後、第2ラッチ回路3605に保持されたビデオ信号は、1行分が同時に、デジタルアナログ変換回路3606へと入力される。そして、デジタルアナログ変換回路3606から出力される信号は、画素部3601へ入力される。第2ラッチ回路3605に保持されたビデオ信号がデジタルアナログ変換回路3606に入力され、そして、画素部3601に入力されている間、シフトレジスタ3603においては再びサンプリングパルスが出力される。つまり、同時に2つの動作が行われる。これにより、線順次駆動が可能となる。以後、この動作を繰り返す。つまり、デジタルアナログ変換回路3606には、図62に示すような構成の回路を有する。なお、図62では、簡単のため、3ビットの場合について説明する。すなわち、基本電流源回路6201A、6201B、6201Cがあり、設定動作の時の電流の大きさは、それぞれIc、2×Ic、4×Icというようになっている。そして、電流源回路6202A、6202B、6202Cが各々接続されている。したがって、出力動作の時には、電流源回路6202A、6202B、6202Cは、それぞれIc、2×Ic、4×Icの大きさの電流を出力することになる。そして、各電流源回路と直列に、スイッチ6203A、6203B、6203Cが接続されている。このスイッチは、図36で示した第2ラッチ回路3605から出力されるビデオ信号によって制御される。そして、各電流源回路とスイッチから出力される電流の合計が、負荷、すなわち、信号線に出力される。以上のように動作させることにより、画素にビデオ信号としてアナログ電流を出力している。なお、デジタルアナログ変換回路3606が有している電流源回路が、設定動作と出力動作とを行うような回路である場合、つまり、別の電流源回路から電流を入力して、トランジスタの特性バラツキの影響を受けない電流を出力できるような回路である場合、その電流源回路に、電流を流す回路が必要となる。そのような場合、リファレンス用電流源回路3614が配置されている。なお、電流源回路に対して設定動作を行う場合、そのタイミングを制御する必要がある。その場合、設定動作を制御するために、専用の駆動回路シフトレジスタなどを配置してもよい。あるいは、第1ラッチ回路を制御するためのシフトレジスタから出力される信号を用いて、電流源回路への設定動作を制御してもよい。つまり、一つのシフトレジスタで、第1ラッチ回路と電流源回路とを両方制御するようにしてもよい。その場合は、第1ラッチ回路を制御するためのシフトレジスタから出力される信号を直接、電流源回路に入力してもよいし、第1ラッチ回路への制御と電流源回路への制御を切り分けるため、その切り分けを制御する回路を介して、電流源回路を制御してもよい。あるいは、第2ラッチ回路から出力される信号を用いて、電流源回路への設定動作を制御してもよい。第2ラッチ回路から出力される信号は、通常、ビデオ信号であるため、ビデオ信号として使用する場合と電流源回路を制御する場合とを切り分けるため、その切り替えを制御する回路を介して、電流源回路を制御すればよい。なお、信号線駆動回路やその一部電流源回路や増幅回路などは、画素部3601と同一基板上に存在せず、例えば、外付けのICチップを用いて構成されることもある。なお、信号線駆動回路などの構成は、図36に限定されない。例えば、第1ラッチ回路3604や第2ラッチ回路3605が、アナログ値を保存できる回路である場合、図37に示すように、リファレンス用電流源回路3614から第1ラッチ回路3604に、ビデオ信号アナログ電流が入力されることもある。また、図37において、第2ラッチ回路3605が存在しない場合もある。そのような場合は、第1ラッチ回路3604に、より多くの電流源回路が配置されている場合が多い。このような場合、図36における、デジタルアナログ変換回路3606の中の電流源回路に、本発明を適用することが出来る。デジタルアナログ変換回路3606の中に、複数のユニット回路があり、リファレンス用電流源回路3614に、電流源回路や増幅回路が配置されている。あるいは、図37における、第1ラッチ回路3604の中の電流源回路に、本発明を適用することが出来る。第1ラッチ回路3604の中に、複数のユニット回路があり、リファレンス用電流源回路3614に、基本電流源や追加電流源が配置されている。例えば、図61に示すように基本電流源回路6101と各列の画素に対応して電流源回路6102が設けられている。あるいは、図36、図37における画素部3601の中の画素その中の電流源回路に、本発明を適用することが出来る。画素部3601の中に、複数のユニット回路があり、信号線駆動回路3610に、電流源回路や増幅回路が配置されている。つまり、回路の様々な部分に、電流を供給するような回路が存在する。そのような電流源回路は、正確な電流を出力する必要がある。そのため、別の電流源回路を用いて、トランジスタが正確な電流が出力できるように設定を行う。別の電流源回路も、正確な電流を出力する必要がある。したがって、基本となる電流源回路があり、そこから電流源トランジスタを次々に設定していく。それにより、電流源回路は、正確な電流を出力することが可能となる。よって、そのような部分に、本発明を適用することが出来る。実施の形態9本実施の形態では、実施の形態1で示した表示パネルの構成について図38a、bを用いて説明する。なお、図38aは、表示パネルを示す上面図、図38bは図38aをA-A’で切断した断面図である。点線で示された信号線駆動回路3801、画素部3802、第1の走査線駆動回路3803、第2の走査線駆動回路3806を有する。また、封止基板3804、シール材3805を有し、シール材3805で囲まれた内側は、空間3807になっている。なお、配線3808は第1の走査線駆動回路3803、第2の走査線駆動回路3806及び信号線駆動回路3801に入力される信号を伝送するための配線であり、外部入力端子となるFPCフレキシブルプリントサーキット3809からビデオ信号、クロック信号、スタートパルス信号等を受け取る。FPC3809と表示パネルとの接続部上にはICチップメモリ回路や、バッファ回路などが形成された半導体チップ3819A及びICチップ3819BがCOGChipOnGlass等で実装されている。なお、ここではFPCしか図示されていないが、このFPCにはプリント配線基盤PWBが取り付けられていても良い。本明細書における表示装置とは、表示パネル本体だけでなく、それにFPCもしくはPWBが取り付けられた状態をも含むものとする。次に、断面構造について図38bを用いて説明する。基板3810上には画素部3802とその周辺駆動回路第1の走査線駆動回路3803、第2の走査線駆動回路3806及び信号線駆動回路3801が形成されているが、ここでは、信号線駆動回路3801と、画素部3802が示されている。なお、信号線駆動回路3801はTFT3820やTFT3821を有している。また、本実施の形態では、基板上に周辺駆動回路を一体形成した表示パネルを示すが、必ずしもその必要はなく、周辺駆動回路の全部若しくは一部をICチップなどに形成し、COGなどで実装しても良い。また、画素部3802はTFT3811と、TFT3812とを有している。なお、TFT3812のソース電極は第1の電極画素電極3813と接続されている。また、第1の電極3813の端部を覆って絶縁膜3814が形成されている。ここでは、ポジ型の感光性アクリル樹脂膜を用いることにより形成する。また、カバレッジを良好なものとするため、絶縁膜3814の上端部または下端部に曲率を有する曲面が形成されるようにする。例えば、絶縁膜3814の材料としてポジ型の感光性アクリルを用いた場合、絶縁膜3814の上端部のみに曲率半径0.2μm~3μmを有する曲面を持たせることが好ましい。また、絶縁膜3814として、光によってエッチャントに不溶解性となるネガ型、或いは光によってエッチャントに溶解性となるポジ型のいずれも使用することができる。第1の電極3813上には、有機化合物を含む層3816、および第2の電極対向電極3817がそれぞれ形成されている。ここで、陽極として機能する第1の電極3813に用いる材料としては、仕事関数の大きい材料を用いることが望ましい。例えば、ITOインジウムスズ酸化物膜、インジウム亜鉛酸化物IZO膜、窒化チタン膜、クロム膜、タングステン膜、Zn膜、Pt膜などの単層膜の他、窒化チタンとアルミニウムを主成分とする膜との積層、窒化チタン膜とアルミニウムを主成分とする膜と窒化チタン膜との3層構造等を用いることができる。なお、積層構造とすると、配線としての抵抗も低く、良好なオーミックコンタクトがとれ、さらに陽極として機能させることができる。また、有機化合物を含む層3816は、蒸着マスクを用いた蒸着法、またはインクジェット法によって形成される。有機化合物を含む層3816には、元素周期表の第4族金属錯体をその一部に用いることとし、その他、組み合わせて用いることのできる材料としては、低分子系材料であっても高分子系材料であっても良い。また、有機化合物を含む層に用いる材料としては、通常、有機化合物を単層もしくは積層で用いる場合が多いが、本実施の形態においては、有機化合物からなる膜の一部に無機化合物を用いる構成も含めることとする。さらに、公知の三重項材料を用いることも可能である。さらに、有機化合物を含む層3816上に形成される第2の電極3817に用いる材料としては、仕事関数の小さい材料Al、Ag、Li、Ca、またはこれらの合金MgAg、MgIn、AlLi、CaF2、または窒化カルシウムを用いればよい。なお、有機化合物を含む層3816で生じた光が第2の電極3817を透過させる場合には、第2の電極陰極3817として、膜厚を薄くした金属薄膜と、透明導電膜インジウムスズ酸化物ITO、酸化インジウム酸化亜鉛合金In2O3―ZnO、酸化亜鉛ZnO等との積層を用いるのが良い。さらにシール材3805で封止基板3804を基板3810と貼り合わせることにより、基板3810、封止基板3804、およびシール材3805で囲まれた空間3807に発光素子3818が備えられた構造になっている。なお、空間3807には、不活性気体窒素やアルゴン等が充填される場合の他、シール材3805で充填される構成も含むものとする。なお、シール材3805にはエポキシ系樹脂を用いるのが好ましい。また、これらの材料はできるだけ水分や酸素を透過しない材料であることが望ましい。また、封止基板3804に用いる材料としてガラス基板や石英基板の他、FRPFiberglass-ReinforcedPlastics、PVFポリビニルフロライド、マイラー、ポリエステルまたはアクリル等からなるプラスチック基板を用いることができる。以上のようにして、表示パネルを得ることができる。なお、上述した構成は一例であって本発明の表示パネルの構成はこれに限定されない。なお、本発明の半導体装置は本実施の形態に示した表示パネルの信号線駆動回路や画素に適用することができる。図38示すように、信号線駆動回路3801、画素部3802、第1の走査線駆動回路3803及び第2の走査線駆動回路3806を一体形成することで、表示装置の低コスト化が図れる。なお、表示パネルの構成としては、図38aに示したように信号線駆動回路3801、画素部3802、第1の走査線駆動回路3803及び第2の走査線駆動回路3806を一体形成した構成に限られず、信号線駆動回路3801に相当する図44に示す信号線駆動回路4401をICチップ上に形成して、COG等で表示パネルに実装した構成としても良い。なお、図44aの基板4400、画素部4402、第1の走査線駆動回路4403、第2の走査線駆動回路4404、FPC4405、ICチップ4406、ICチップ4407、封止基板4408、シール材4409は図38aの基板3810、画素部3802、第1の走査線駆動回路3803、第2の走査線駆動回路3806、FPC3809、ICチップ3819A、ICチップ3819B、封止基板3804、シール材3805に相当する。つまり、駆動回路の高速動作が要求される信号線駆動回路のみを、CMOS等を用いてICチップに形成し、低消費電力化を図る。また、ICチップはシリコンウエハ等の半導体チップとすることで、より高速動作且つ低消費電力化を図れる。そして、第2の走査線駆動回路4403や第1の走査線駆動回路4404を画素部4402と一体形成することで、低コスト化が図れる。こうして、高精細な表示装置の低コスト化が図れる。また、FPC4405と基板4400との接続部において機能回路メモリやバッファが形成されたICチップを実装することで基板面積を有効利用することができる。また、図38aの信号線駆動回路3801、第1の走査線駆動回路3803及び第2の走査線駆動回路3806に相当する図44bの信号線駆動回路4411、第1の走査線駆動回路4414及び第2の走査線駆動回路4413をICチップ上に形成して、COG等で表示パネルに実装した構成としても良い。この場合には高精細な表示装置をより低消費電力にすることが可能である。よって、より消費電力が少ない表示装置とするためには、画素部に用いられるトランジスタの半導体層にはポリシリコンを用いることが望ましい。なお、図44bの基板4410、画素部4412、FPC4415、ICチップ4416、ICチップ4417、封止基板4418、シール材4419は図38aの基板3810、画素部3802、FPC3809、ICチップ3819A、ICチップ3819B、封止基板3804、シール材3805に相当する。また、画素部4412のトランジスタの半導体層にアモルファスシリコンを用いることにより低コスト化を図ることができる。さらに、大型の表示パネルを作製することも可能となる。また、画素の行方向及び列方向に第2の走査線駆動回路、第1の走査線駆動回路及び信号線駆動回路を設けなくても良い。例えば、図45aに示すようにICチップ上に形成された周辺駆動回路4501が図44bに示す、第1の走査線駆動回路4414、第2の走査線駆動回路4413及び信号線駆動回路4411の機能を有するようにしても良い。なお、図45aの基板4500、画素部4502、FPC4504、ICチップ4505、ICチップ4506、封止基板4507、シール材4508は図38aの基板3810、画素部3802、FPC3809、ICチップ3819A、ICチップ3819B、封止基板3804、シール材3805に相当する。なお、図45aの表示装置の配線の接続を説明する模式図を図45bに示す。基板4510、周辺駆動回路4511、画素部4512、FPC4513、FPC4514有する。FPC4513より周辺駆動回路4511に外部からの信号及び電源電位が入力される。そして、周辺駆動回路4511からの出力は、画素部4512の有する画素に接続された行方向及び列方向の配線に入力される。さらに、発光素子3818に適用可能な発光素子の例を図39a、bに示す。つまり、実施の形態1、実施の形態2、実施の形態3、実施の形態4及び本実施の形態で示した画素に適用可能な発光素子の構成について図39a、bを用いて説明する。図39aの発光素子は、基板3901の上に陽極3902、正孔注入材料からなる正孔注入層3903、その上に正孔輸送材料からなる正孔輸送層3904、発光層3905、電子輸送材料からなる電子輸送層3906、電子注入材料からなる電子注入層3907、そして陰極3908を積層させた素子構造である。ここで、発光層3905は、一種類の発光材料のみから形成されることもあるが、2種類以上の材料から形成されてもよい。また本発明の素子の構造は、この構造に限定されない。また、図39aで示した各機能層を積層した積層構造の他、高分子化合物を用いた素子、発光層に三重項励起状態から発光する三重項発光材料を利用した高効率素子など、バリエーションは多岐にわたる。ホールブロック層によってキャリヤの再結合領域を制御し、発光領域を二つの領域にわけることによって得られる白色発光素子などにも応用可能である。図39aに示す本発明の素子作製方法は、まず、陽極3902インジウムスズ酸化物:ITOを有する基板3901に正孔注入材料、正孔輸送材料、発光材料を順に蒸着する。次に電子輸送材料、電子注入材料を蒸着し、最後に陰極3908を蒸着で形成する。次に、正孔注入材料、正孔輸送材料、電子輸送材料、電子注入材料、発光材料の材料に好適な材料を以下に列挙する。正孔注入材料としては、有機化合物でればポルフィリン系の化合物や、フタロシアニン以下H2Pcと記す、銅フタロシアニン以下CuPcと記すなどが有効である。また、使用する正孔輸送材料よりもイオン化ポテンシャルの値が小さく、かつ、正孔輸送機能をもつ材料であれば、これも正孔注入材料として使用できる。導電性高分子化合物に化学ドーピングを施した材料もあり、ポリスチレンスルホン酸以下PSSと記すをドープしたポリエチレンジオキシチオフェン以下PEDOTと記すや、ポリアニリンなどが挙げられる。また、絶縁体の高分子化合物も陽極の平坦化の点で有効であり、ポリイミド以下PIと記すがよく用いられる。さらに、無機化合物も用いられ、金や白金などの金属薄膜の他、酸化アルミニウム以下アルミナと記すの超薄膜などがある。正孔輸送材料として最も広く用いられているのは、芳香族アミン系すなわち、ベンゼン環-窒素の結合を有するものの化合物である。広く用いられている材料として、4,4’-ビスジフェニルアミノ-ビフェニル以下、TADと記すや、その誘導体である4,4’-ビス[N-3-メチルフェニル-N-フェニル-アミノ]-ビフェニル以下、TPDと記す、4,4’-ビス[N-1-ナフチル-N-フェニル-アミノ]-ビフェニル以下、α-NPDと記すがある。4,4’,4-トリスN,N-ジフェニル-アミノ-トリフェニルアミン以下、TDATAと記す、4,4’,4-トリス[N-3-メチルフェニル-N-フェニル-アミノ]-トリフェニルアミン以下、MTDATAと記すなどのスターバースト型芳香族アミン化合物が挙げられる。電子輸送材料としては、金属錯体がよく用いられ、先に述べたAlq3、BAlq、トリス4-メチル-8-キノリノラトアルミニウム以下、Almqと記す、ビス10-ヒドロキシベンゾ[h]-キノリナトベリリウム以下、Bebqと記すなどのキノリン骨格またはベンゾキノリン骨格を有する金属錯体などがある。また、ビス[2-2-ヒドロキシフェニル-ベンゾオキサゾラト]亜鉛以下、ZnBOX2と記す、ビス[2-2-ヒドロキシフェニル-ベンゾチアゾラト]亜鉛以下、ZnBTZ2と記すなどのオキサゾール系、チアゾール系配位子を有する金属錯体もある。さらに、金属錯体以外にも、2-4-ビフェニリル-5-4-tert-ブチルフェニル-1,3,4-オキサジアゾール以下、PBDと記す、OXD-7などのオキサジアゾール誘導体、TAZ、3-4-tert-ブチルフェニル-4-4-エチルフェニル-5-4-ビフェニリル-23、4-トリアゾール以下、p-EtTAZと記すなどのトリアゾール誘導体、バソフェナントロリン以下、BPhenと記す、BCPなどのフェナントロリン誘導体が電子輸送性を有する。電子注入材料としては、上で述べた電子輸送材料を用いることができる。その他に、フッ化カルシウム、フッ化リチウム、フッ化セシウムなどの金属ハロゲン化物や、酸化リチウムなどのアルカリ金属酸化物のような絶縁体の、超薄膜がよく用いられる。また、リチウムアセチルアセトネート以下、Liacacと記すや8-キノリノラト-リチウム以下、Liqと記すなどのアルカリ金属錯体も有効である。発光材料としては、先に述べたAlq3、Almq、BeBq、BAlq、ZnBOX2、ZnBTZ2などの金属錯体の他、各種蛍光色素が有効である。蛍光色素としては、青色の4,4’-ビス2,2-ジフェニル-ビニル-ビフェニルや、赤橙色の4-ジシアノメチレン-2-メチル-6-p-ジメチルアミノスチリル-4H-ピランなどがある。また、三重項発光材料も可能であり、白金ないしはイリジウムを中心金属とする錯体が主体である。三重項発光材料として、トリス2-フェニルピリジンイリジウム、ビス2-4’-トリルピリジナト-N,C2’アセチルアセトナトイリジウム以下acacIrtpy2と記す、2,3,7,8,12,13,17,18-オクタエチル-21H,23Hポルフィリン-白金などが知られている。以上で述べたような各機能を有する材料を、各々組み合わせ、高信頼性の発光素子を作製することができる。また、図39bに示すように図39aとは逆の順番に層を形成した発光素子を用いることができる。つまり、基板3911の上に陰極3918、電子注入材料からなる電子注入層3917、その上に電子輸送材料からなる電子輸送層3916、発光層3915、正孔輸送材料からなる正孔輸送層3914、正孔注入材料からなる正孔注入層3913、そして陽極3912を積層させた素子構造である。また、発光素子は発光を取り出すために少なくとも陽極又は陰極の一方が透明であればよい。そして、基板上にTFT及び発光素子を形成し、基板とは逆側の面から発光を取り出す上面射出や、基板側の面から発光を取り出す下面射出や、基板側及び基板とは反対側の面から発光を取り出す両面射出構造の発光素子があり、本発明の画素構成はどの射出構造の発光素子にも適用することができる。上面射出構造の発光素子について図40aを用いて説明する。基板4000上に駆動用TFT4001が形成され、駆動用TFT4001のソース電極に接して第1の電極4002が形成され、その上に有機化合物を含む層4003と第2の電極4004が形成されている。また、第1の電極4002は発光素子の陽極である。そして第2の電極4004は発光素子の陰極である。つまり、第1の電極4002と第2の電極4004とで有機化合物を含む層4003が挟まれているところが発光素子となる。また、ここで、陽極として機能する第1の電極4002に用いる材料としては、仕事関数の大きい材料を用いることが望ましい。例えば、窒化チタン膜、クロム膜、タングステン膜、Zn膜、Pt膜などの単層膜の他、窒化チタンとアルミニウムを主成分とする膜との積層、窒化チタン膜とアルミニウムを主成分とする膜と窒化チタン膜との3層構造等を用いることができる。なお、積層構造とすると、配線としての抵抗も低く、良好なオーミックコンタクトがとれ、さらに陽極として機能させることができる。光を反射する金属膜を用いることで光を透過させない陽極を形成することができる。また、陰極として機能する第2の電極4004に用いる材料としては、仕事関数の小さい材料Al、Ag、Li、Ca、またはこれらの合金MgAg、MgIn、AlLi、CaF2、または窒化カルシウムからなる金属薄膜と、透明導電膜ITOインジウムスズ酸化物、インジウム亜鉛酸化物IZO、酸化亜鉛ZnO等との積層を用いるのが良い。こうして薄い金属薄膜と、透明性を有する透明導電膜を用いることで光を透過させることが可能な陰極を形成することができる。こうして、図40aの矢印に示すように発光素子からの光を上面に取り出すことが可能になる。つまり、図38の表示パネルに適用した場合には、封止基板3804側に光が射出することになる。従って上面射出構造の発光素子を表示装置に用いる場合には封止基板3804は光透過性を有する基板を用いる。また、光学フィルムを設ける場合には、封止基板3804に光学フィルムを設ければよい。なお、第1の電極4002を陰極として機能するMgAg、MgIn、AlLi等の仕事関数の小さい材料からなる金属膜を用いることができる。そして、第2の電極4004にはITOインジウムスズ酸化物膜、インジウム亜鉛酸化物IZOなどの透明導電膜を用いることができる。よって、この構成によれば、上面射出の透過率を高くすることができる。また、下面射出構造の発光素子について図40bを用いて説明する。射出構造以外は図40aと同じ構造の発光素子であるため同じ符号を用いて説明する。ここで、陽極として機能する第1の電極4002に用いる材料としては、仕事関数の大きい材料を用いることが望ましい。例えば、ITOインジウムスズ酸化物膜、インジウム亜鉛酸化物IZO膜などの透明導電膜を用いることができる。透明性を有する透明導電膜を用いることで光を透過させることが可能な陽極を形成することができる。また、陰極として機能する第2の電極4004に用いる材料としては、仕事関数の小さい材料Al、Ag、Li、Ca、またはこれらの合金MgAg、MgIn、AlLi、CaF2、または窒化カルシウムからなる金属膜を用いることができる。こうして、光を反射する金属膜を用いることで光が透過しない陰極を形成することができる。こうして、図40bの矢印に示すように発光素子からの光を下面に取り出すことが可能になる。つまり、図38の表示パネルに適用した場合には、基板3810側に光が射出することになる。従って下面射出構造の発光素子を表示装置に用いる場合には基板3810は光透過性を有する基板を用いる。また、光学フィルムを設ける場合には、基板3810に光学フィルムを設ければよい。両面射出構造の発光素子について図40cを用いて説明する。射出構造以外は図40aと同じ構造の発光素子であるため同じ符号を用いて説明する。ここで、陽極として機能する第1の電極4002に用いる材料としては、仕事関数の大きい材料を用いることが望ましい。例えば、ITOインジウムスズ酸化物膜、インジウム亜鉛酸化物IZO膜などの透明導電膜を用いることができる。透光性を有する導電膜を用いることで光を透過させることが可能な陽極を形成することができる。また、陰極として機能する第2の電極4004に用いる材料としては、仕事関数の小さい材料Al、Ag、Li、Ca、またはこれらの合金MgAg、MgIn、AlLi、CaF2、または窒化カルシウムからなる金属薄膜と、透明導電膜ITOインジウムスズ酸化物、酸化インジウム酸化亜鉛合金In2O3―ZnO、酸化亜鉛ZnO等との積層を用いるのが良い。こうして薄い金属薄膜と、透明性を有する透明導電膜を用いることで光を透過させることが可能な陰極を形成することができる。こうして、図40cの矢印に示すように発光素子からの光を両面に取り出すことが可能になる。つまり、図38の表示パネルに適用した場合には、基板3810側と封止基板3804側に光が射出することになる。従って両面射出構造の発光素子を表示装置に用いる場合には基板3810および封止基板3804は、ともに光透過性を有する基板を用いる。また、光学フィルムを設ける場合には、基板3810および封止基板3804の両方に光学フィルムを設ければよい。また、白色の発光素子とカラーフィルターを用いてフルカラー表示を実現する表示装置にも本発明を適用することが可能である。図41に示すように、基板4100上に下地膜4102が形成され、その上に駆動用TFT4101が形成され、駆動用TFT4101のソース電極に接して第1の電極4103が形成され、その上に有機化合物を含む層4104と第2の電極4105が形成されている。また、第1の電極4103は発光素子の陽極である。そして第2の電極4105は発光素子の陰極である。つまり、第1の電極4103と第2の電極4105とで有機化合物を含む層4104が挟まれているところが発光素子となる。図41の構成では白色光を発光する。そして、発光素子の上部に赤色のカラーフィルター4106R、緑色のカラーフィルター4106G、青色のカラーフィルター4106Bを設けられており、フルカラー表示を行うことができる。また、これらのカラーフィルターを隔離するブラックマトリクスBMともいう4107が設けられている。上述した発光素子の構成は組み合わせて用いることができ、本発明の画素構成を有する表示装置に適宜用いることができる。また、上述した表示パネルの構成や、発光素子は例示であり、もちろん本発明の画素構成は他の構成の表示装置に適用することもできる。次に、表示パネルの画素部の部分断面図を示す。まず、トランジスタの半導体層に結晶性半導体膜ポリシリコンp-Si:H膜を用いた場合について図42及び図43を用いて説明する。ここで、半導体層は、例えば基板上にアモルファスシリコンa-Si膜を公知の成膜法で形成する。なお、アモルファスシリコン膜に限定する必要はなく、非晶質構造を含む半導体膜微結晶半導体膜を含むであれば良い。さらに非晶質シリコンゲルマニウム膜などの非晶質構造を含む化合物半導体膜でも良い。そして、アモルファスシリコン膜をレーザ結晶化法や、RTAやファーネスアニール炉を用いた熱結晶化法や、結晶化を助長する金属元素を用いた熱結晶化法などとにより結晶化させる。もちろん、これらを組み合わせて行っても良い。上述した結晶化によって、非晶質半導体膜に部分的に結晶化された領域が形成される。さらに、部分的に結晶性が高められた結晶性半導体膜を所望の形状にパターニングして、結晶化された領域から島状の半導体膜を形成する。この半導体膜をトランジスタの半導体層に用いる。なお、パターニングとは、膜を形状加工することをいい、フォトリソグラフィー技術によって膜のパターンを形成すること例えば、感光性アクリルにコンタクトホールを形成することや、感光性アクリルをスペーサとなるように形状加工することも含むや、フォトリソグラフィー技術によってマスクパターンを形成し、当該マスクパターンを用いてエッチング加工を行うことなどをいう。図42に示すように、基板42101上に下地膜42102が形成され、その上に半導体層が形成されている。半導体層は駆動トランジスタ42118のチャネル形成領域42103及びソース領域又はドレイン領域となる不純物領域42105、並びに容量素子42119の下部電極となるチャネル形成領域42106、LDD領域42107及び不純物領域42108を有する。なお、チャネル形成領域42103及びチャネル形成領域42106にはチャネルドープが行われていても良い。基板はガラス基板、石英基板、セラミック基板、プラスチック基板などを用いることができる。また、下地膜42102としては、窒化アルミニウムAlNや酸化珪素SiO2、酸化窒化珪素SiOxNyなどの単層やこれらの積層を用いることができる。半導体層上にはゲート絶縁膜42109を介してゲート電極42110及び容量素子の上部電極42111が形成されている。駆動トランジスタ42118及び容量素子42119を覆って層間絶縁膜42112が形成され、層間絶縁膜42112上にコンタクトホールを介して配線42113が不純物領域42105と接している。配線42113に接して画素電極42114が形成され、画素電極42114の端部及び配線42113を覆って第2の層間絶縁物42115が形成されている。ここでは、ポジ型の感光性アクリル樹脂膜を用いることにより形成する。そして、画素電極42114上に有機化合物を含む層42116及び対向電極42117が形成され、画素電極42114と対向電極42117とで有機化合物を含む層42116が挟まれた領域では発光素子42120が形成されている。また、図42bに示すように、容量素子42119の下部電極の一部を構成するLDD領域が、上部電極42111と重なるような領域42201を設けても良い。なお、図42aと共通するところは共通の符号を用い、説明は省略する。また、図43aに示すように、駆動トランジスタ42118の不純物領域42105と接する配線42113と同じ層に形成された第2の上部電極421301を有していても良い。なお、図42aと共通するところは共通の符号を用い、説明は省略する。第2の上部電極42301と上部電極42111とで層間絶縁膜42112を挟みこみ、第2の容量素子を構成している。また、第2の上部電極42301は不純物領域42108と接しているため、上部電極42111とチャネル形成領域42106とでゲート絶縁膜42109を挟みこんで構成される第1の容量素子と、上部電極42111と第2の上部電極42301とで層間絶縁膜42112を挟みこんで構成される第2の容量素子と、が並列に接続され、第1の容量素子と第2の容量素子からなる容量素子42302を構成している。この容量素子42302の容量は第1の容量素子と第2の容量素子の容量を加算した合成容量であるため、小さい面積で大きな容量の容量素子を形成することができる。つまり、本発明の画素構成の容量素子として用いるとより開口率の向上が図れる。また、図43bに示すような容量素子の構成としても良い。基板43101上に下地膜43102が形成され、その上に半導体層が形成されている。半導体層は駆動トランジスタ43118のチャネル形成領域43103及びソース領域又はドレイン領域となる不純物領域43105を有する。なお、チャネル形成領域43103はチャネルドープが行われていても良い。基板はガラス基板、石英基板、セラミック基板、プラスチック基板などを用いることができる。また、下地膜43102としては、窒化アルミニウムAlNや酸化珪素SiO2、酸化窒化珪素SiOxNyなどの単層やこれらの積層を用いることができる。半導体層上にはゲート絶縁膜43106を介してゲート電極43107及び第1の電極43108が形成されている。駆動トランジスタ43118及び第1の電極43108を覆って第1の層間絶縁膜43109が形成され、第1の層間絶縁膜43109上にコンタクトホールを介して配線4310が不純物領域43105と接している。また、配線43110と同じ材料からなる同層の第2の電極43111が形成される。さらに、配線43110及び第2の電極43111を覆うように第2の層間絶縁膜43112が形成され、第2の層間絶縁膜43112上にコンタクトホールを介して、配線43110と接して画素電極43113が形成されている。また、画素電極43113のと同じ材料からなる同層の第3の電極43114が形成されている。ここで、第1の電極43108、第2の電極43111及び第3の電極43114からなる容量素子43119が形成される。画素電極43113の端部と第3の電極43114を覆って絶縁膜43115が形成され、絶縁膜43115及び第3の電極43114上に有機化合物を含む層43116及び対向電極43117が形成され、画素電極43113と対向電極43117とで有機化合物を含む層43116が挟まれた領域では発光素子43120が形成されている。上述したように、結晶性半導体膜を半導体層に用いたトランジスタの構成は図42及び図43に示したような構成が挙げられる。なお、図42及び図43に示したトランジスタの構造はトップゲートの構造のトランジスタの一例である。つまり、トランジスタはP型でもN型でもよい。N型の場合には、LDD領域はゲート電極と重なっていても良いし、ゲート電極と重なっていなくても良いし、又はLDD領域の一部の領域が重なっていてもよい。さらに、ゲート電極はテーパー形状でもよく、ゲート電極のテーパー部の下部にLDD領域が自己整合的に設けられていても良い。また、ゲート電極は二つに限られず三以上のマルチゲート構造でも良いし、一つのゲート電極でも良い。また、半導体層にポリシリコンp-Siを用いたトランジスタの構成として、基板と半導体層の間にゲート電極が挟まれた構造、つまり、半導体層の下にゲート電極が位置するボトムゲートのトランジスタを適用した表示パネルの部分断面を図46aに示す。基板4601上に下地膜4602が形成されている。さらに下地膜4602上にゲート電極4603が形成されている。また、ゲート電極と同層に同じ材料からなる第1の電極4604が形成されている。ゲート電極4603の材料にはリンが添加された多結晶シリコンを用いることができる。多結晶シリコンの他に、金属とシリコンの化合物であるシリサイドでもよい。また、ゲート電極4603及び第1の電極4604を覆うようにゲート絶縁膜4605が形成されている。ゲート絶縁膜4605としては酸化珪素膜や窒化珪素膜などが用いられる。また、ゲート絶縁膜4605上に、半導体層が形成されている。半導体層は駆動トランジスタ4622のチャネル形成領域4606、LDD領域4607及びソース領域又はドレイン領域となる不純物領域4608、並びに容量素子4623の第2の電極となるチャネル形成領域4609、LDD領域4610及び不純物領域4611を有する。なお、チャネル形成領域4606及びチャネル形成領域4609はチャネルドープが行われていても良い。基板はガラス基板、石英基板、セラミック基板、プラスチック基板などを用いることができる。また、下地膜4602としては、窒化アルミニウムAlNや酸化珪素SiO2、酸化窒化珪素SiOxNyなどの単層やこれらの積層を用いることができる。半導体層を覆って第1の層間絶縁膜4612が形成され、第1の層間絶縁膜4612上にコンタクトホールを介して配線4613が不純物領域4608と接している。また、配線4613と同層に同じ材料で第3の電極4614が形成されている。第1の電極4604、第2の電極、第3の電極4614によって容量素子4623が構成されている。また、第1の層間絶縁膜4612には開口部4615が形成されている。駆動トランジスタ4622、容量素子4623及び開口部4615を覆うように第2の層間絶縁膜4616が形成され、第2の層間絶縁膜4616上にコンタクトホールを介して、画素電極4617が形成されている。また、画素電極4617の端部を覆って絶縁膜4618が形成されている。例えば、ポジ型の感光性アクリル樹脂膜を用いることができる。そして、画素電極4617上に有機化合物を含む層4619及び対向電極4620が形成され、画素電極4617と対向電極4620とで有機化合物を含む層4619が挟まれた領域では発光素子4621が形成されている。そして、発光素子4621の下部に開口部4615が位置している。つまり、発光素子4621からの発光を基板側から取り出すときには開口部4615を有するため透過率を高めることができる。また、図46aにおいて画素電極4617と同層に同じ材料を用いて第4の電極4624を形成して、図46bのような構成としてもよい。すると、第1の電極4604、第2の電極、第3の電極4614及び第4の電極4624によって構成される容量素子4625を形成することができる。次に、トランジスタの半導体層にアモルファスシリコンa-Si:H膜を用いた場合について説明する。図47にはトップゲートのトランジスタ、図48及び図49にはボトムゲートのトランジスタの場合について示す。アモルファスシリコンを半導体層に用いた順スタガ構造のトランジスタの断面を図47aに示す。基板4701上に下地膜4702が形成されている。さらに下地膜4702上に画素電極4703が形成されている。また、画素電極4703と同層に同じ材料からなる第1の電極4704が形成されている。基板はガラス基板、石英基板、セラミック基板、プラスチック基板などを用いることができる。また、下地膜4702としては、窒化アルミニウムAlNや酸化珪素SiO2、酸化窒化珪素SiOxNyなどの単層やこれらの積層を用いることができる。また、下地膜4702上に配線4705及び配線4706が形成され、画素電極4703の端部が配線4705で覆われている。配線4705及び配線4706の上部にN型の導電型を有するN型半導体層4707及びN型半導体層4708が形成されている。また、配線4706と配線4705の間であって、下地膜4702上に半導体層4709が形成されている。そして、半導体層4709の一部はN型半導体層4707及びN型半導体層4708上にまで延長されている。なお、この半導体層はアモルファスシリコンa-Si:H、微結晶半導体μ-Si:H等の非結晶性を有する半導体膜で形成されている。また、半導体層4709上にゲート絶縁膜4710が形成されている。また、ゲート絶縁膜4710と同層の同じ材料からなる絶縁膜4711が第1の電極4704上にも形成されている。なお、ゲート絶縁膜4710としては酸化珪素膜や窒化珪素膜などが用いられる。また、ゲート絶縁膜4710上に、ゲート電極4712が形成されている。また、ゲート電極と同層に同じ材料でなる第2の電極4713が第1の電極4704上に絶縁膜4711を介して形成されている。第1の電極4704及び第2の電極4713で絶縁膜4711を挟まれた容量素子4719が形成されている。また、画素電極4703の端部、駆動トランジスタ4718及び容量素子4719を覆い、層間絶縁膜4714が形成されている。層間絶縁膜4714及びその開口部に位置する画素電極4703上に有機化合物を含む層4715及び対向電極4716が形成され、画素電極4703と対向電極4716とで有機化合物を含む層4715が挟まれた領域では発光素子4717が形成されている。また、図47aに示す第1の電極4704を図47bに示すように第1の電極4720で形成してもよい。第1の電極4720は配線4705及び4706と同層の同一材料で形成されている。また、アモルファスシリコンを半導体層に用いたボトムゲート構造のトランジスタを用いた表示パネルの部分断面を図48に示す。基板4801上に下地膜4802が形成されている。さらに下地膜4802上にゲート電極4803が形成されている。また、ゲート電極と同層に同じ材料からなる第1の電極4804が形成されている。ゲート電極4803の材料にはリンが添加された多結晶シリコンを用いることができる。多結晶シリコンの他に、金属とシリコンの化合物であるシリサイドでもよい。また、ゲート電極4803及び第1の電極4804を覆うようにゲート絶縁膜4805が形成されている。ゲート絶縁膜4805としては酸化珪素膜や窒化珪素膜などが用いられる。また、ゲート絶縁膜4805上に、半導体層4806が形成されている。また、半導体層4806と同層に同じ材料からなる半導体層4807が形成されている。基板はガラス基板、石英基板、セラミック基板、プラスチック基板などを用いることができる。また、下地膜4802としては、窒化アルミニウムAlNや酸化珪素SiO2、酸化窒化珪素SiOxNyなどの単層やこれらの積層を用いることができる。半導体層4806上にはN型の導電性を有するN型半導体層4808、4809が形成され、半導体層4807上にはN型半導体層4810が形成されている。N型半導体層4808、4809上にはそれぞれ配線4811、4812が形成され、N型半導体層4810上には配線4811及び4812と同層の同一材料からなる導電層4813が形成されている。半導体層4807、N型半導体層4810及び導電層4813からなる第2の電極が構成される。なお、この第2の電極と第1の電極4804でゲート絶縁膜4805を挟み込んだ構造の容量素子4820が形成されている。また、配線4811の一方の端部は延在し、その延在した配線4811上部に接して画素電極4814が形成されている。また、画素電極4814の端部、駆動トランジスタ4819及び容量素子4820を覆うように絶縁膜4815が形成されている。画素電極4814及び絶縁膜4815上には有機化合物を含む層4816及び対向電極4817が形成され、画素電極4814と対向電極4817とで有機化合物を含む層4816が挟まれた領域では発光素子4818が形成されている。容量素子の第2の電極の一部となる半導体層4807及びN型半導体層4810は設けなくても良い。つまり第2の電極は導電層4813とし、第1の電極4804と導電層4813でゲート絶縁膜が挟まれた構造の容量素子としてもよい。なお、図48aにおいて、配線4811を形成する前に画素電極4814を形成することで、図48bに示すような、画素電極4814からなる第2の電極4821と第1の電極4804でゲート絶縁膜4805が挟まれた構造の容量素子4822を形成することができる。なお、図48では、逆スタガ型のチャネルエッチ構造のトランジスタについて示したが、もちろんチャネル保護構造のトランジスタでも良い。チャネル保護構造のトランジスタの場合について、図49a、bを用いて説明する。図49aに示すチャネル保護型構造のトランジスタは図48aに示したチャネルエッチ構造の駆動トランジスタ4819の半導体層4806のチャネルが形成される領域上にエッチングのマスクとなる絶縁物4901が設けられている点が異なり、他の共通しているところは共通の符号を用いている。また、同様に、図49bに示すチャネル保護型構造のトランジスタは図48bに示したチャネルエッチ構造の駆動トランジスタ4819の半導体層4806のチャネルが形成される領域上にエッチングのマスクとなる絶縁物4901が設けられている点が異なり、他の共通しているところは共通の符号を用いている。本発明の画素を構成するトランジスタの半導体層チャネル形成領域やソース領域やドレイン領域などに非晶質半導体膜を用いることで、製造コストを削減することができる。なお、本発明の画素構成の適用することができるトランジスタの構造や、容量素子の構造は上述した構成に限られず、さまざまな構成のトランジスタの構造や、容量素子の構造のものを用いることができる。実施の形態10本発明の半導体装置は様々な電子機器の回路部に適用することができる。特に、電子機器の表示部を構成する回路に本発明の半導体装置を用いることができる。そのような電子機器として、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ、ナビゲーションシステム、音響再生装置カーオーディオ、オーディオコンポ等、コンピュータ、ゲーム機器、携帯情報端末モバイルコンピュータ、携帯電話、携帯型ゲーム機又は電子書籍等、記録媒体を備えた画像再生装置具体的にはDigitalVersatileDiscDVD等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置などが挙げられる。図50Aはディスプレイであり、筐体50001、支持台50002、表示部50003、スピーカ部50004、ビデオ入力端子50005等を含む。なお、ディスプレイは、パーソナルコンピュータ用、テレビジョン放送受信用、広告表示用などの全ての情報表示用表示装置が含まれる。図50Bはカメラであり、本体50101、表示部50102、受像部50103、操作キー50104、外部接続ポート50105、シャッター50106等を含む。図50Cはコンピュータであり、本体50201、筐体50202、表示部50203、キーボード50204、外部接続ポート50205、ポインティングマウス50206等を含む。図50Dはモバイルコンピュータであり、本体50301、表示部50302、スイッチ50303、操作キー50304、赤外線ポート50305等を含む。図50Eは記録媒体を備えた携帯型の画像再生装置具体的にはDVD再生装置であり、本体50401、筐体50402、表示部A50403、表示部B50404、記録媒体DVD等読み込み部50405、操作キー50406、スピーカ部50407等を含む。図50Fはゴーグル型ディスプレイであり、本体50501、表示部50502、アーム部50503を含む。図50Gはビデオカメラであり、本体50601、表示部50602、筐体50603、外部接続ポート50604、リモコン受信部50605、受像部50606、バッテリ50607、音声入力部50608、操作キー50609、接眼部50610等を含む。図50Hは携帯電話機であり、本体50701、筐体50702、表示部50703、音声入力部50704、音声出力部50705、操作キー50706、外部接続ポート50707、アンテナ50708等を含む。このように本発明は、あらゆる電子機器に適用することが可能である。実施の形態11本実施の形態において携帯電話の構成例について図53を用いて説明する。表示パネル5310はハウジング5300に脱着自在に組み込まれる。ハウジング5300は表示パネル5310のサイズに合わせて、形状や寸法を適宜変更することができる。表示パネル5310を固定したハウジング5300はプリント基板5301に嵌入されモジュールとして組み立てられる。表示パネル5310はFPC5311を介してプリント基板5301に接続される。プリント基板5301には、スピーカ5302、マイクロフォン5303、送受信回路5304、CPU及びコントローラなどを含む信号処理回路5305が形成されている。このようなモジュールと、入力手段5306、バッテリ5307を組み合わせ、筐体5309に収納する。表示パネル5310の画素部は筐体5309に形成された開口窓から視認できように配置する。表示パネル5310は、画素部と一部の周辺駆動回路複数の駆動回路のうち動作周波数の低い駆動回路を基板上にTFTを用いて一体形成し、一部の周辺駆動回路複数の駆動回路のうち動作周波数の高い駆動回路をICチップ上に形成し、そのICチップをCOGChipOnGlassで表示パネル5310に実装しても良い。あるいは、そのICチップをTABTapeAutoBondingやプリント基板を用いてガラス基板と接続してもよい。なお、一部の周辺駆動回路を基板上に画素部と一体形成し、他の周辺駆動回路を形成したICチップをCOG等で実装した表示パネルの構成は図44aに一例を示してある。このような構成とすることで、表示装置の低消費電力化を図り、携帯電話機の一回の充電による使用時間を長くすることができる。また、携帯電話機の低コスト化を図ることができる。また、さらに消費電力の低減を図るため、図44bや図45aに示すように、基板上にTFTを用いて画素部を形成し、全ての周辺駆動回路をICチップ上に形成し、そのICチップをCOGChipOnGlassなどで表示パネルに実装しても良い。そして、画素部には、図2の画素構成を用い、非晶質半導体膜をトランジスタの半導体層に用いることで製造コストの削減を図ることができる。また、本実施例に示した構成は携帯電話機の一例であって、このような構成の携帯電話機に限られず様々な構成の携帯電話機の回路部に本発明の半導体装置の原理を適用することができる。実施の形態12図51は表示パネル5101と、回路基板5102を組み合わせたELモジュールを示している。表示パネル5101は画素部5103、走査線駆動回路5104及び信号線駆動回路5105を有している。回路基板5102には、例えば、コントロール回路5106や信号分割回路5107などが形成されている。表示パネル5101と回路基板5102は接続配線5108によって接続されている。接続配線にはFPC等を用いることができる。表示パネル5101は、画素部と一部の周辺駆動回路複数の駆動回路のうち動作周波数の低い駆動回路を基板上にTFTを用いて一体形成し、一部の周辺駆動回路複数の駆動回路のうち動作周波数の高い駆動回路をICチップ上に形成し、そのICチップをCOGChipOnGlassなどで表示パネル5101に実装するとよい。あるいは、そのICチップをTABTapeAutoBondingやプリント基板を用いて表示パネル5101に実装しても良い。なお、一部の周辺駆動回路を基板上に画素部と一体形成し、他の周辺駆動回路を形成したICチップをCOG等で実装した構成は図44aに一例を示してある。また、さらに消費電力の低減を図るため、ガラス基板上にTFTを用いて画素部を形成し、全ての周辺駆動回路をICチップ上に形成し、そのICチップをCOGChipOnGlass表示パネルに実装してもよい。なお、非晶質半導体膜を、画素を構成するトランジスタの半導体層に適用する場合には、基板上にTFTを用いて画素部を形成し、全ての周辺駆動回路をICチップ上に形成し、そのICチップをCOGChipOnGlassで表示パネルに実装するとよい。なお、基板上に画素部を形成し、その基板上に周辺駆動回路を形成したICチップをCOG等で実装した構成は図44bに一例を示してある。このELモジュールによりELテレビ受像機を完成させることができる。図52は、ELテレビ受像機の主要な構成を示すブロック図である。チューナ5201は映像信号と音声信号を受信する。映像信号は、映像信号増幅回路5202と、そこから出力される信号を赤、緑、青の各色に対応した色信号に変換する映像信号処理回路5203と、その映像信号を駆動回路の入力仕様に変換するためのコントロール回路5106により処理される。コントロール回路5106は、走査線側と信号線側にそれぞれ信号が出力する。デジタル駆動する場合には、信号線側に信号分割回路5107を設け、入力デジタル信号をm個に分割して供給する構成としても良い。チューナ5201で受信した信号のうち、音声信号は音声信号増幅回路5204に送られ、その出力は音声信号処理回路5205を経てスピーカ5206に供給される。制御回路5207は受信局受信周波数や音量の制御情報を入力部5208から受け、チューナ5201や音声信号処理回路5205に信号を送出する。図50Aに示すように、図51のELモジュールを筐体50001に組みこんで、テレビ受像機を完成させることができる。ELモジュールにより、表示部50003が形成される。また、スピーカ部50004、ビデオ入力端子50005などが適宜備えられている。勿論、テレビ受像機に限定されず、パーソナルコンピュータのモニタをはじめ、鉄道の駅や空港などにおける情報表示盤や、街頭における広告表示盤などの回路部に本発明の半導体装置の原理を適用することができる。本実施例では、本発明の半導体装置を表示装置に適用した場合の画素レイアウトの構成例を示す。図29に示した画素2917の画素レイアウトを図63に示す。図63の画素は、走査線6301、配線6302、トランジスタ6307、容量素子6308、画素電極6309、スイッチトランジスタ6310、スイッチトランジスタ6311、スイッチトランジスタ6312、第1の信号線6318、第2の信号線6319及び電源線6320を有する。トランジスタ6307のゲート端子と電気的に接続される配線と、電源線6320の一部とにより容量素子6308が形成されている。また、トランジスタ6307は、第1端子ソース端子又はドレイン端子の一方が電源線6320に接続され、第2端子ソース端子又はドレイン端子の他方がスイッチトランジスタ6312の第1端子ソース端子又はドレイン端子の一方、及びスイッチトランジスタ6311の第1端子ソース端子又はドレイン端子の一方と接続されている。また、またトランジスタ6307のゲート端子はスイッチトランジスタ6310の第1端子ソース端子又はドレイン端子の一方と接続されている。スイッチトランジスタ6310の第2端子ソース端子又はドレイン端子の他方は第2の信号線6319と接続され、スイッチトランジスタ6311の第2端子ソース端子又はドレイン端子の他方は第1の信号線6318に接続されている。また、スイッチトランジスタ6310の及びスイッチトランジスタ6311のゲート端子は共に走査線6301に接続されている。スイッチトランジスタ6312は、ゲート端子が配線6302に接続され、第2端子ソース端子又はドレイン端子の他方が画素電極6309と接続されている。なお、トランジスタ6307、容量素子6308、スイッチトランジスタ6310、スイッチトランジスタ6311、スイッチトランジスタ6312、第1の信号線6318、第2の信号線6319及び電源線6320は図29の画素のトランジスタ2907、容量素子2908、スイッチ2910、スイッチ2911、スイッチ2912、第1の信号線2918、第2の信号線2919及び電源線2920にそれぞれ対応する。そして、画素電極6309上に有機化合物を含む層と対向電極とが形成されることにより図29に示す発光素子2909が完成する。なお、本実施例の画素レイアウトは一例であってこれに限定されない。"