"絶縁膜上に、後のプラズマ酸化により完全に酸化される高さの微結晶シリコン粒、または後のプラズマ酸化により完全に酸化される膜厚の微結晶シリコン膜もしくはアモルファスシリコン膜を形成し、前記微結晶シリコン粒または前記微結晶シリコン膜もしくはアモルファスシリコン膜に酸素を含むプラズマ処理を施すことにより、前記絶縁膜上に酸化シリコン粒または酸化シリコン膜を形成し、前記酸化シリコン粒または前記酸化シリコン膜の上に微結晶シリコン膜を形成することを特徴とする微結晶シリコン膜の作製方法。請求項1において、前記絶縁膜は、窒化シリコン膜および窒化酸化シリコン膜のいずれかの単層膜または積層膜であることを特徴とする微結晶シリコン膜の作製方法。ゲート電極上にゲート絶縁膜を形成し、前記ゲート絶縁膜の上に、後のプラズマ酸化により完全に酸化される高さの微結晶シリコン粒、または後のプラズマ酸化により完全に酸化される膜厚の微結晶シリコン膜もしくはアモルファスシリコン膜を形成し、前記微結晶シリコン粒または前記微結晶シリコン膜もしくは前記アモルファスシリコン膜に酸素を含むプラズマ処理を施すことにより、前記ゲート絶縁膜の上に酸化シリコン粒または酸化シリコン膜を形成し、前記酸化シリコン粒または前記酸化シリコン膜の上に微結晶シリコン膜を形成することを特徴とする薄膜トランジスタの作製方法。請求項3において、前記ゲート絶縁膜は、窒化シリコン膜および窒化酸化シリコン膜のいずれかの単層膜または積層膜であることを特徴とする薄膜トランジスタの作製方法。本発明の一態様は、絶縁膜と微結晶シリコン膜との密着性を向上させた微結晶シリコン膜の作製方法を提供することを課題とする。また、本発明の一態様は、ゲート絶縁膜と微結晶シリコン膜との密着性を向上させた薄膜トランジスタの作製方法を提供することを課題とする。本発明の一態様は、絶縁膜上に、後のプラズマ酸化等により完全に酸化される高さ例えば0nmより大きく5nm以下の微結晶シリコン粒、または後のプラズマ酸化等により完全に酸化される膜厚例えば0nmより大きく5nm以下の微結晶シリコン膜もしくはアモルファスシリコン膜を形成し、前記微結晶シリコン粒または前記微結晶シリコン膜もしくはアモルファスシリコン膜に酸素を含むプラズマ処理またはプラズマ酸化を施すことにより、前記絶縁膜上に酸化シリコン粒または酸化シリコン膜を形成し、前記酸化シリコン粒または前記酸化シリコン膜の上に微結晶シリコン膜を形成することを特徴とする微結晶シリコン膜の作製方法である。上記本発明の一態様によれば、微結晶シリコン粒に酸素を含むプラズマ処理を施すことにより、絶縁膜上に結晶性の高い酸化シリコン粒を形成することができる。この結晶性の高い酸化シリコン粒上に微結晶シリコン膜を形成することで、絶縁膜と微結晶シリコン膜との密着力を増加させることができる。また、本発明の一態様において、前記絶縁膜は、窒化シリコン膜および窒化酸化シリコン膜のいずれかの単層膜または積層膜であることが好ましい。なお、窒化酸化シリコン膜は、膜中に含まれる窒素が酸素よりも多いものである。本発明の一態様は、ゲート電極上にゲート絶縁膜を形成し、前記ゲート絶縁膜の上に、後のプラズマ酸化等により完全に酸化される高さ例えば0nmより大きく5nm以下の微結晶シリコン粒、または後のプラズマ酸化等により完全に酸化される膜厚例えば0nmより大きく5nm以下の微結晶シリコン膜もしくはアモルファスシリコン膜を形成し、前記微結晶シリコン粒または前記微結晶シリコン膜もしくは前記アモルファスシリコン膜に酸素を含むプラズマ処理またはプラズマ酸化を施すことにより、前記ゲート絶縁膜の上に酸化シリコン粒または酸化シリコン膜を形成し、前記酸化シリコン粒または前記酸化シリコン膜の上に微結晶シリコン膜を形成することを特徴とする薄膜トランジスタの作製方法である。なお、前記薄膜トランジスタは、ソース領域、ドレイン領域及びチャネル領域を有する前記微結晶シリコン膜を備えている。また、本発明の一態様において、前記ゲート絶縁膜は、窒化シリコン膜および窒化酸化シリコン膜のいずれかの単層膜または積層膜であることが好ましい。以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。実施の形態1本実施の形態では、絶縁膜と微結晶シリコン膜との密着性を向上させた微結晶シリコン膜の作製方法について、図1を用いて説明する。図1Aに示すように、基板51上に絶縁膜55を形成し、この絶縁膜55の表面上に酸素を含むプラズマ処理またはプラズマ酸化を行う。次いで、絶縁膜55上に後のプラズマ酸化等により完全に酸化される高さ例えば0nmより大きく5nm以下の微結晶シリコン粒をプラズマCVD法により形成し、この微結晶シリコン粒に酸素を含むプラズマ処理またはプラズマ酸化を施すことにより、絶縁膜55上に結晶性の高い酸化シリコン粒57aを形成する。酸素を含むプラズマ処理として例えばN2Oプラズマ処理を用いても良い。また、必要に応じて、微結晶シリコン粒の形成、プラズマ処理を繰り返しても良い。なお、本実施の形態では、絶縁膜55上に微結晶シリコン粒を形成し、絶縁膜55上に酸化シリコン粒57aを形成しているが、絶縁膜55上に後のプラズマ酸化等により完全に酸化される膜厚例えば0nmより大きく5nm以下の微結晶シリコン膜もしくはアモルファスシリコン膜をプラズマCVD法により形成し、この微結晶シリコン膜もしくはアモルファスシリコン膜に酸素を含むプラズマ処理またはプラズマ酸化を施すことにより、絶縁膜55上に結晶性の高い酸化シリコン膜SiOX膜を形成しても良い。アモルファスシリコン膜を用いる場合は、結晶化が抑止されたシリコンを用いることが好ましい。基板51としては、ガラス基板、セラミック基板等を用いることができる。なお、基板51のサイズに限定はなく、例えばフラットパネルディスプレイの分野でよく使われる第3世代乃至第10世代のガラス基板を用いることができる。絶縁膜55は、CVD法またはスパッタリング法等を用いて、窒化シリコン膜SiNX膜および窒化酸化シリコン膜SiNO膜を、単層でまたは積層して形成することができる。なお、本実施の形態では、絶縁膜55の表面上にN2Oプラズマ処理を行っているが、N2Oプラズマ処理を行うことは必須ではない。微結晶シリコン粒は、プラズマCVD装置の処理室内において、原料ガスとしてシリコンを含む堆積性気体と、水素とを混合し、グロー放電プラズマにより形成する。または、シリコンを含む堆積性気体と、水素と、ヘリウム、ネオン、クリプトン等の希ガスとを混合し、グロー放電プラズマにより形成する。なお、プラズマCVD装置の上部電極及び下部電極の間隔は、プラズマが発生しうる間隔とすればよく、その間隔は1mm~200mm、好ましくは5mm~50mm程度であればよく、各種成膜条件にて最適値は変わり得る。シリコンを含む堆積性気体の代表例としては、SiH4、Si2H6等がある。微結晶シリコン粒の原料ガスには、ヘリウム、アルゴン、ネオン、クリプトン、キセノン等の希ガスを混合させてもよい。微結晶シリコン粒を形成する際のグロー放電プラズマの生成は、3MHzから30MHz、代表的には13.56MHz、27.12MHzのHF帯の高周波電力、または30MHzより大きく300MHz程度までのVHF帯の高周波電力、代表的には、60MHzを印加することで行われる。なお、プラズマを生成させるパワーは、シリコンを含む堆積性気体の流量に対する水素の流量の比に合わせて適宜選択することが好ましい。次に、図1Bに示すように、酸化シリコン粒57a上に微結晶シリコン膜59を形成する。微結晶シリコン膜59は、プラズマCVD装置の処理室内において、原料ガスとしてシリコンを含む堆積性気体と、水素とを混合し、グロー放電プラズマにより形成する。または、シリコンを含む堆積性気体と、水素と、ヘリウム、ネオン、クリプトン等の希ガスとを混合し、グロー放電プラズマにより形成する。なお、プラズマCVD装置の上部電極及び下部電極の間隔は、プラズマが発生しうる間隔とすればよい。微結晶シリコン膜59の原料ガスに、ヘリウム、アルゴン、ネオン、クリプトン、キセノン等の希ガスを混合することで、微結晶シリコン粒と同様に、微結晶シリコン膜59の結晶性を高めることができる。微結晶シリコン膜59を形成する際の、グロー放電プラズマの生成は、微結晶シリコン粒の条件を適宜用いることができる。なお、微結晶シリコン粒及び微結晶シリコン膜59のグロー放電プラズマの生成は、同じ条件であることでスループットを向上させることができるが、異なっていてもよい。本実施の形態において、微結晶シリコン粒に酸素を含むプラズマ処理またはプラズマ酸化を施すことにより、絶縁膜55上に結晶性の高い酸化シリコン粒57aを形成することができる。この結晶性の高い酸化シリコン粒57a上に微結晶シリコン膜59を形成することで、絶縁膜55と微結晶シリコン膜59との界面の接合部の秩序性が高いものにすることができる。このため、絶縁膜55と微結晶シリコン膜59との密着力または密着性を増加または向上させることができる。その結果、微結晶シリコン膜59の膜膨れや膜剥がれを起きにくくすることができる。微結晶シリコン粒及び微結晶シリコン膜59は、微結晶シリコンで形成される。微結晶シリコンとは、非晶質と結晶構造単結晶、多結晶を含むの中間的な構造の半導体である。微結晶シリコンは、結晶粒径が2nm以上200nm以下、好ましくは10nm以上80nm以下、より好ましくは20nm以上50nm以下、さらに好ましくは25nm以上33nm以下の柱状結晶または針状結晶が基板表面に対して法線方向に成長している。このため、柱状結晶または針状結晶の界面には、粒界が形成される場合もある。微結晶シリコンは、そのラマンスペクトルが単結晶シリコンを示す520cm-1よりも低波数側に、シフトしている。即ち、単結晶シリコンを示す520cm-1とアモルファスシリコンを示す480cm-1の間に微結晶シリコンのラマンスペクトルのピークがある。また、未結合手ダングリングボンドを終端するため水素またはハロゲンを少なくとも1原子またはそれ以上含んでいる。さらに、ヘリウム、アルゴン、クリプトン、またはネオンなどの希ガス元素を含ませて格子歪みをさらに助長させることで、安定性が増し良好な微結晶シリコンが得られる。このような微結晶シリコンに関する記述は、例えば、米国特許4,409,134号で開示されている。実施の形態2本実施の形態では、本発明の一態様である半導体装置に形成される薄膜トランジスタの作製方法について、図2乃至図4を参照して説明する。なお、薄膜トランジスタは、p型よりもn型の方が、キャリアの移動度が高い。本実施の形態では、n型の薄膜トランジスタの作製方法について説明する。図2Aに示すように、基板101上にゲート電極103を形成する。次に、ゲート電極103以下、第1のゲート電極ともいう。を覆う窒化シリコン膜SiNX膜からなるゲート絶縁膜105を形成し、ゲート絶縁膜105の表面にN2Oプラズマ処理を行う。次に、ゲート絶縁膜105上に後のプラズマ酸化等により完全に酸化される高さ例えば0nmより大きく5nm以下の微結晶シリコン粒をプラズマCVD法により形成し、この微結晶シリコン粒に酸素を含むプラズマ処理またはプラズマ酸化を施すことにより、ゲート絶縁膜105上に結晶性の高い酸化シリコン粒57aを形成する。酸素を含むプラズマ処理として例えばN2Oプラズマ処理を用いても良い。また、必要に応じて、微結晶シリコン粒の形成、プラズマ処理を繰り返しても良い。なお、本実施の形態では、ゲート絶縁膜105上に微結晶シリコン粒を形成し、ゲート絶縁膜105上に酸化シリコン粒57aを形成しているが、ゲート絶縁膜105上に後のプラズマ酸化等により完全に酸化される膜厚例えば0nmより大きく5nm以下の微結晶シリコン膜もしくはアモルファスシリコン膜をプラズマCVD法により形成し、この微結晶シリコン膜もしくはアモルファスシリコン膜に酸素を含むプラズマ処理またはプラズマ酸化を施すことにより、ゲート絶縁膜105上に結晶性の高い酸化シリコン膜SiOX膜を形成しても良い。アモルファスシリコン膜を用いる場合は、結晶化が抑止されたシリコンを用いることが好ましい。基板101としては、実施の形態1に示す基板51を適宜用いることができる。ゲート電極103は、基板101上に、スパッタリング法または真空蒸着法を用いて、Mo、Ti、Cr、Ta、W、Al、Cu、Nd、Sc及びNiのいずれかの金属材料により導電膜を形成し、該導電膜上にフォトリソグラフィ法によりマスクを形成し、該マスクを用いて導電膜をエッチングして形成することができる。なお、ゲート電極103と、基板101との密着性向上を目的として、上記の金属材料の窒化物膜を、基板101と、ゲート電極103との間に設けてもよい。ここでは、基板101上に導電膜を形成し、フォトリソグラフィ工程により形成したレジストで形成されるマスクを用いて、当該導電膜をエッチングする。なお、ゲート電極103の側面は、テーパー形状とすることが好ましい。これは、後の工程で、ゲート電極103上に形成される絶縁膜、シリコン膜及び配線が、ゲート電極103の段差箇所において切断しないためである。ゲート電極103の側面をテーパー形状にするためには、レジストで形成されるマスクを後退させつつエッチングを行えばよい。ゲート絶縁膜105は、実施の形態1に示す絶縁膜55を適宜用いて形成することができる。ゲート絶縁膜105は、CVD法またはスパッタリング法等を用いて形成することができる。次に、図2Bに示すように、酸化シリコン粒57aの上に第1の微結晶シリコン膜107を形成し、第1の微結晶シリコン膜107上に第2の微結晶シリコン膜109を形成する。第1の微結晶シリコン膜107の厚さは、1nm以上10nm以下であることが好ましい。第1の微結晶シリコン膜107は、プラズマCVD装置の処理室内において、原料ガスとしてシリコンを含む堆積性気体と、水素とを混合し、グロー放電プラズマにより形成する。または、シリコンを含む堆積性気体と、水素と、ヘリウム、ネオン、クリプトン等の希ガスとを混合し、グロー放電プラズマにより形成する。なお、プラズマCVD装置の上部電極及び下部電極の間隔は、プラズマが発生しうる間隔とすればよい。シリコンを含む堆積性気体の代表例としては、SiH4、Si2H6等がある。第1の微結晶シリコン膜107の原料ガスに、ヘリウム、アルゴン、ネオン、クリプトン、キセノン等の希ガスを混合することで、第1の微結晶シリコン膜107の成膜速度が高まる。また、成膜速度が高まることで、第1の微結晶シリコン膜107に混入される不純物量が低減するため、第1の微結晶シリコン膜107の結晶性を高めることができる。このため、薄膜トランジスタのオン電流及び電界効果移動度が高まると共に、スループットを高めることができる。第1の微結晶シリコン膜107を形成する際のグロー放電プラズマの生成は、3MHzから30MHz、代表的には13.56MHz、27.12MHzのHF帯の高周波電力、または30MHzより大きく300MHz程度までのVHF帯の高周波電力、代表的には、60MHzを印加することで行われる。なお、プラズマを生成させるパワーは、シリコンを含む堆積性気体の流量に対する水素の流量の比に合わせて適宜選択することが好ましい。第2の微結晶シリコン膜109の厚さは、30nm以上100nm以下が好ましい。第2の微結晶シリコン膜109は、プラズマCVD装置の処理室内において、原料ガスとしてシリコンを含む堆積性気体と、水素とを混合し、グロー放電プラズマにより形成する。または、シリコンを含む堆積性気体と、水素と、ヘリウム、ネオン、クリプトン等の希ガスとを混合し、グロー放電プラズマにより形成する。なお、プラズマCVD装置の上部電極及び下部電極の間隔は、プラズマが発生しうる間隔とすればよい。第2の微結晶シリコン膜109の原料ガスに、ヘリウム、アルゴン、ネオン、クリプトン、キセノン等の希ガスを混合することで、第1の微結晶シリコン膜107と同様に、第2の微結晶シリコン膜109の結晶性を高めることができる。このため、薄膜トランジスタのオン電流及び電界効果移動度が高まると共に、スループットを高めることができる。第2の微結晶シリコン膜109を形成する際の、グロー放電プラズマの生成は、第1の微結晶シリコン膜107の条件を適宜用いることができる。なお、第1の微結晶シリコン膜107及び第2の微結晶シリコン膜109のグロー放電プラズマの生成は、同じ条件であることでスループットを向上させることができるが、異なっていてもよい。本実施の形態において、第2の微結晶シリコン膜109は、第1の微結晶シリコン膜107に比べて、下地との密着性が低く、電界効果移動度が高い膜である。第1の微結晶シリコン膜107及び第2の微結晶シリコン膜109は、微結晶シリコンで形成される。微結晶シリコンの定義は前述したとおりである。次に、図2Cに示すように、第2の微結晶シリコン膜109上にシリコン膜111を形成する。シリコン膜111は、微結晶シリコン領域111a及び結晶化が抑制された領域111bで構成される。次に、シリコン膜111上に、不純物シリコン膜113を形成する。次に、不純物シリコン膜113上にレジストで形成されるマスク115を形成する。第2の微結晶シリコン膜109を種結晶として、部分的に結晶成長させる条件結晶成長を低減さる条件で、微結晶シリコン領域111a及び結晶化が抑制された領域111bを有するシリコン膜111を形成することができる。シリコン膜111は、プラズマCVD装置の処理室内において、シリコンを含む堆積性気体と、水素と、窒素を含む気体とを混合し、グロー放電プラズマにより形成する。窒素を含む気体としては、アンモニア、窒素、フッ化窒素、塩化窒素等がある。グロー放電プラズマの生成は、第1の微結晶シリコン膜107と同様にすることができる。このとき、シリコンを含む堆積性気体と、水素との流量比は、第1の微結晶シリコン膜107または第2の微結晶シリコン膜109と同様に微結晶シリコン膜を形成する流量比を用い、さらに原料ガスに窒素を含む気体を用いる条件とすることで、第1の微結晶シリコン膜107及び第2の微結晶シリコン膜109の堆積条件よりも、結晶成長を低減することができる。具体的には、シリコン膜111の堆積初期においては、原料ガスに窒素を含む気体が含まれるため、部分的に結晶成長が抑制され、錐形状の微結晶シリコン領域が成長すると共に、結晶化が抑制された領域が形成される。さらに、堆積中期または後期では、錐形状の微結晶シリコン領域の結晶成長が停止し、結晶化が抑制された領域のみが堆積される。この結果、シリコン膜111において、微結晶シリコン領域111a、及び欠陥が少なく、価電子帯のバンド端における準位のテール裾の傾きが急峻である秩序性の高いシリコン膜で形成される結晶化が抑制された領域111bを形成することができる。ここでは、シリコン膜111を形成する条件の代表例は、シリコンを含む堆積性気体の流量に対する水素の流量が10~2000倍、好ましくは10~200倍である。なお、通常のアモルファスシリコン膜を形成する条件の代表例は、シリコンを含む堆積性気体の流量に対する水素の流量は0~5倍である。また、シリコン膜111の原料ガスに、ヘリウム、ネオン、アルゴン、キセノン、またはクリプトン等の希ガスを導入することで、成膜速度を高めることができる。シリコン膜111の厚さは、50~350nmとすることが好ましく、さらに好ましくは120~250nmとする。ここで、図2Cに示すゲート絶縁膜105と、不純物シリコン膜113との間の拡大図を、図3に示す。図3Aに示すように、シリコン膜111の微結晶シリコン領域111aは凹凸状であり、凸部はゲート絶縁膜105から結晶化が抑制された領域111bに向かって、先端が狭まる凸部の先端が鋭角である凸状錐形状である。なお、微結晶シリコン領域111aの形状は、ゲート絶縁膜105から結晶化が抑制された領域111bに向かって幅が広がる凸状逆錐形状であってもよい。微結晶シリコン領域111aの厚さ、即ち、ゲート絶縁膜105との界面から、微結晶シリコン領域111aの突起凸部の先端までの距離を、5nm以上310nm以下とすることで、薄膜トランジスタのオフ電流を低減することができる。また、シリコン膜111に含まれる酸素及び窒素の二次イオン質量分析法によって計測される濃度を、1×1018atoms/cm3未満とすることで、微結晶シリコン領域111aの結晶性を高めることができるため好ましい。結晶化が抑制された領域111bは、窒素を有するアモルファス半導体で形成される。窒素を有するアモルファス半導体に含まれる窒素は、例えばNH基またはNH2基として存在していてもよい。アモルファス半導体としては、アモルファスシリコンを用いることができる。結晶化が抑止されたシリコンは、従来のアモルファス半導体と比較して、CPMConstantphotocurrentmethodやフォトルミネッセンス分光測定で測定されるUrbach端のエネルギーが小さく、欠陥吸収スペクトル量が少ない半導体である。即ち、結晶化が抑止されたシリコンは、従来のアモルファス半導体と比較して、欠陥が少なく、価電子帯のバンド端における準位のテール裾の傾きが急峻である秩序性の高い半導体である。結晶化が抑止されたシリコンは、価電子帯のバンド端における準位のテール裾の傾きが急峻であるため、バンドギャップが広くなり、トンネル電流が流れにくい。このため、結晶化が抑止されたシリコンを微結晶シリコン領域111a及び不純物シリコン膜113の間に設けることで、薄膜トランジスタのオフ電流を低減することができる。また、結晶化が抑止されたシリコンを設けることで、オン電流と電界効果移動度を高めることが可能である。さらに、結晶化が抑止されたシリコンは、低温フォトルミネッセンス分光によるスペクトルのピーク領域が、1.31eV以上1.39eV以下である。なお、微結晶シリコンを低温フォトルミネッセンス分光により測定したスペクトルのピーク領域は、0.98eV以上1.02eV以下であり、結晶化が抑止されたシリコンは、微結晶シリコンとは異なるものである。また、結晶化が抑制された領域111bの他に、微結晶シリコン領域111aにも、NH基またはNH2基を有してもよい。また、図3Bに示すように、結晶化が抑制された領域111bに、粒径が1nm以上10nm以下、好ましくは1nm以上5nm以下のシリコン結晶粒111cを含ませることで、更にオン電流と電界効果移動度を高めることが可能である。ゲート絶縁膜105から結晶化が抑制された領域111bに向かって、先端が狭まる凸状錐形状の微結晶シリコンは、微結晶シリコンが堆積する条件で第2の微結晶シリコン膜を形成した後、結晶成長を低減する条件で結晶成長させると共に、アモルファスシリコンを堆積することで、このような構造となる。シリコン膜111の微結晶シリコン領域111aは、錐形状または逆錐形状であるため、オン状態でソース電極及びドレイン電極の間に電圧が印加されたときの縦方向膜厚方向における抵抗、即ち、シリコン膜111の抵抗を下げることが可能である。また、微結晶シリコン領域111aと不純物シリコン膜113との間に、欠陥が少なく、価電子帯のバンド端における準位のテール裾の傾きが急峻である秩序性の高い、結晶化が抑止されたシリコンを有するため、トンネル電流が流れにくくなる。以上のことから、本実施の形態に示す薄膜トランジスタは、オン電流及び電界効果移動度を高めるとともに、オフ電流を低減することができる。不純物シリコン膜113は、リンが添加されたアモルファスシリコン、リンが添加された微結晶シリコン等で形成する。また、リンが添加されたアモルファスシリコン及びリンが添加された微結晶シリコンの積層構造とすることもできる。なお、薄膜トランジスタとして、pチャネル型薄膜トランジスタを形成する場合は、不純物シリコン膜113は、ボロンが添加された微結晶シリコン、ボロンが添加されたアモルファスシリコン等で形成する。不純物シリコン膜113は、プラズマCVD装置の処理室内において、原料ガスとしてシリコンを含む堆積性気体と、水素と、ホスフィン水素希釈またはシラン希釈とを混合し、グロー放電プラズマにより形成する。シリコンを含む堆積性気体を水素で希釈して、リンが添加されたアモルファスシリコン、またはリンが添加された微結晶シリコンを形成する。なお、p型の薄膜トランジスタを作製する場合は、不純物シリコン膜113として、ホスフィンの代わりに、ジボランを用いて、グロー放電プラズマにより形成すればよい。レジストで形成されるマスク115はフォトリソグラフィ工程により形成することができる。次に、図2Dに示すように、レジストで形成されるマスク115を用いて、第1の微結晶シリコン膜107、第2の微結晶シリコン膜109、シリコン膜111、及び不純物シリコン膜113をエッチングする。この工程により、第1の微結晶シリコン膜107、第2の微結晶シリコン膜109、シリコン膜111、及び不純物シリコン膜113を素子毎に分離し、シリコン積層体117、及び不純物シリコン膜121を形成する。なお、シリコン積層体117は、第1の微結晶シリコン膜107、第2の微結晶シリコン膜109、及びシリコン膜111それぞれの一部であり、第1の微結晶シリコン膜107、第2の微結晶シリコン膜109、及びシリコン膜111の微結晶シリコン領域それぞれ一部を含む微結晶シリコン領域117aと、シリコン膜111の結晶化が抑制された領域の一部を含む結晶化が抑制された領域117bとを有する。この後、レジストで形成されるマスク115を除去する。次に、図4Aに示すように、不純物シリコン膜121上に導電膜127を形成する。導電膜127は、CVD法、スパッタリング法または真空蒸着法を用いて形成する。次に、図4Bに示すように、フォトリソグラフィ工程によりレジストで形成されるマスク図示せずを形成し、当該レジストで形成されるマスクを用いて導電膜127をエッチングして、ソース電極及びドレイン電極として機能する配線129a、129bを形成する。導電膜127のエッチングはドライエッチングまたはウェットエッチングを用いることができる。なお、配線129a、129bの一方は、ソース電極またはドレイン電極のみならず信号線としても機能する。ただし、これに限定されず、信号線とソース電極及びドレイン電極とは別に設けてもよい。次に、不純物シリコン膜121及びシリコン積層体117の一部をエッチングして、ソース領域及びドレイン領域として機能する一対の不純物シリコン膜131a、131bを形成する。また、微結晶シリコン領域133a及び一対の結晶化が抑制された領域133bを有するシリコン積層体133を形成する。このとき、微結晶シリコン領域133aが露出されるようにシリコン積層体117をエッチングすることで、配線129a、129bで覆われる領域では微結晶シリコン領域133a及び結晶化が抑制された領域133bが積層され、配線129a、129bで覆われず、かつゲート電極と重なる領域の一部においては、微結晶シリコン領域133aが露出するシリコン積層体133となる。次に、ドライエッチングを行ってもよい。ドライエッチングの条件は、露出している微結晶シリコン領域133a及び結晶化が抑制された領域133bにダメージが入らず、且つ微結晶シリコン領域133a及び結晶化が抑制された領域133bに対するエッチングレートが低い条件を用いる。つまり、露出している微結晶シリコン領域133a及び結晶化が抑制された領域133b表面にほとんどダメージを与えず、且つ露出している微結晶シリコン領域133a及び結晶化が抑制された領域133bの厚さがほとんど減少しない条件を用いる。エッチングガスとしては、代表的にはCl2、CF4、またはN2等を用いる。次に、微結晶シリコン領域133a及び結晶化が抑制された領域133bの表面にプラズマ処理を行う。プラズマ処理後、レジストで形成されるマスクを除去する図4B参照。なお、当該レジストで形成されるマスクの除去は、不純物シリコン膜121及びシリコン積層体117のドライエッチング前に行ってもよい。上記したように、微結晶シリコン領域133a及び結晶化が抑制された領域133bを形成した後に、微結晶シリコン領域133a及び結晶化が抑制された領域133bにダメージを与えない条件で更なるドライエッチングを行うことで、露出した微結晶シリコン領域133a及び結晶化が抑制された領域133b上に存在する残渣などの不純物を除去することができる。また、プラズマ処理を行うことで、ソース領域とドレイン領域との間の絶縁を確実なものにすることができ、完成する薄膜トランジスタのオフ電流を低減し、電気的特性のばらつきを低減することができる。以上の工程によりシングルゲート型の薄膜トランジスタを作製することができる。また、オフ電流が低く、オン電流及び電界効果移動度が高いシングルゲート型の薄膜トランジスタを生産性高く作製することができる。本実施の形態では、微結晶シリコン粒に酸素を含むプラズマ処理またはプラズマ酸化を施すことにより、ゲート絶縁膜105上に結晶性の高い酸化シリコン粒57aを形成することができる。この結晶性の高い酸化シリコン粒57a上に第1の微結晶シリコン膜107を形成することで、ゲート絶縁膜105と第1の微結晶シリコン膜107との界面の接合部の秩序性が高いものにすることができる。このため、ゲート絶縁膜105と第1の微結晶シリコン膜107との密着力または密着性を増加または向上させることができる。その結果、第1の微結晶シリコン膜107及び第2の微結晶シリコン膜109の膜膨れや膜剥がれを起きにくくすることができる。また、第1の微結晶シリコン膜107の成膜が、結晶性を有する絶縁膜である酸化シリコン粒57aからの成長になるので、成長初期から結晶性を高くすることができる。これにより、薄膜トランジスタの閾値電圧などの電気特性をノーマリーオフ方向にシフトさせることができる。なお、本実施の形態では、本発明の一態様に係る半導体装置としてゲート電極がチャネル領域の下方に位置する薄膜トランジスタについて説明しているが、本発明の他の一態様に係る半導体装置としてチャネル領域の上方に後述するバックゲートが位置するデュアルゲート型の薄膜トランジスタに適用しても良い。次に、シリコン積層体133及び配線129a,129bの上に絶縁膜137を形成する。絶縁膜137は、ゲート絶縁膜105と同様に形成することができる。次に、フォトリソグラフィ工程により形成したレジストで形成されるマスクを用いて絶縁膜137に開口部図示せずを形成する。次に、絶縁膜137上にバックゲート電極139を形成する図4C参照。以上の工程により、デュアルゲート型の薄膜トランジスタを作製することができる。なお、本実施の形態では、絶縁膜137に開口部を形成しているが、この開口部の形成は必須の工程ではないため、開口部の形成工程を省略することも可能である。バックゲート電極139は、配線129a、129bと同様に形成することができる。また、バックゲート電極139は、透光性を有する導電性材料を用いて形成することができる。バックゲート電極139は、ゲート電極103と平行に形成することができる。この場合、バックゲート電極139に印加する電位と、ゲート電極103に印加する電位とを、それぞれ任意に制御することが可能である。このため、薄膜トランジスタのしきい値電圧を制御することができる。また、キャリアが流れる領域、即ちチャネル領域が、微結晶シリコン領域のゲート絶縁膜105側、及び絶縁膜137側に形成されるため、薄膜トランジスタのオン電流を高めることができる。また、バックゲート電極139は、ゲート電極103に接続させることができる。即ち、ゲート絶縁膜105及び絶縁膜137に形成した開口部図示せずにおいて、ゲート電極103及びバックゲート電極139が接続する構造とすることができる。この場合、バックゲート電極139に印加する電位と、ゲート電極103に印加する電位とは、等しい。この結果、シリコン膜において、キャリアが流れる領域、即ちチャネル領域が、微結晶シリコン領域のゲート絶縁膜105側、及び絶縁膜137側に形成されるため、薄膜トランジスタのオン電流を高めることができる。また、バックゲート電極139は、ゲート電極103と接続せず、フローティングでもよい。バックゲート電極139に電圧を印加せずとも、チャネル領域が、微結晶シリコン領域のゲート絶縁膜105側、及び絶縁膜137側に形成されるため、薄膜トランジスタのオン電流を高めることができる。さらには、バックゲート電極139は、絶縁膜137を介して配線129a、129bと重畳してもよい。以上の工程により、オン電流及び電界効果移動度が高く、オフ電流を低減したシングルゲート型の薄膜トランジスタ及びデュアルゲート型の薄膜トランジスタを作製することができる。実施の形態3本実施の形態では、本発明の一態様である半導体装置に形成される薄膜トランジスタの作製方法について、図5を参照して説明する。図5は、図4Bに示す工程に対応する工程である。実施の形態2と同様に、図2A~D及び図3Aの工程を経て、導電膜127を形成する。次に、図5に示すように、実施の形態2と同様に、配線129a、129bを形成し、不純物シリコン膜121及びシリコン積層体117の一部をエッチングして、ソース領域及びドレイン領域として機能する一対の不純物シリコン膜131a、131bを形成する。また、微結晶シリコン領域143a及び結晶化が抑制された領域143bを有するシリコン積層体143を形成する。このとき、結晶化が抑制された領域143bが露出されるようにシリコン積層体117をエッチングすることで、配線129a、129bで覆われる領域では微結晶シリコン領域143a及び結晶化が抑制された領域143bが積層され、配線129a、129bで覆われず、かつゲート電極と重なる領域においては、微結晶シリコン領域143aが露出せず、結晶化が抑制された領域143bが露出するシリコン積層体143となる。なお、ここでのシリコン積層体117のエッチング量は図4Bより少ないものとする。この後の工程は、実施の形態2と同様である。以上の工程によりシングルゲート型の薄膜トランジスタを作製することができる。この薄膜トランジスタは、バックチャネル側がアモルファスであるため、図4Bに示す薄膜トランジスタに比べてオフ電流を低減することができる。また、本実施の形態では、図5に示す工程の後に、図4Cに示す工程と同様に、絶縁膜137を介してバックゲート電極139を形成しても良いし、バックゲート電極139を形成しなくても良い。本実施例では、図4Cに示すトランジスタの信頼性を調べた結果について説明する。なお、本実施例にて用いるトランジスタの詳細は以下の通りであり、試料Aと試料Bを作製する。基板101上に膜厚200nmのSiONからなる下地膜をプラズマCVD法により形成する。次いで、下地膜上にスパッタリング法によりゲート電極103を形成する。このゲート電極103は、厚さ50nmのTi、厚さ100nmのAl、厚さ50nmのTiの積層膜である。次いで、ゲート電極103を覆う厚さ300nmの窒化シリコン膜SiNX膜からなるゲート絶縁膜105をプラズマCVD法により形成し、ゲート絶縁膜105の表面に酸素を含むプラズマ処理を行う。このプラズマ処理は、チャンバーにN2Oのみを導入して行うプラズマ処理である。次いで、ゲート絶縁膜105上に高さ1nm程度の微結晶シリコン粒をモノシランと水素とアルゴンの混合ガスでプラズマCVD法により形成する。この微結晶シリコン粒の形成工程は、試料Bのみに行い、試料Aには行わない。この微結晶シリコン粒に酸素を含むプラズマ処理を施すことにより、ゲート絶縁膜105上に酸化シリコン粒57aを形成する。ここでのプラズマ処理は、上記のゲート絶縁膜105へのプラズマ処理と同一条件で行う。この酸化シリコン粒57aの形成工程も、試料Bのみに行い、試料Aには行わない。なお、上述したゲート絶縁膜105の形成工程から酸化シリコン粒57aの形成工程までは同一チャンバーで行われる。次いで、酸化シリコン粒57aの上に膜厚が5nmの第1の微結晶シリコン膜107をモノシランと水素とアルゴンの混合ガスでプラズマCVD法により形成する。次いで、第1の微結晶シリコン膜107上に膜厚が65nmの第2の微結晶シリコン膜109をモノシランと水素とアルゴンの混合ガスでプラズマCVD法により形成する。次いで、第2の微結晶シリコン膜109上に膜厚が80nmのシリコン膜111をモノシランと水素希釈アンモニアと水素とアルゴンの混合ガスでプラズマCVD法により形成する。ここでの水素希釈アンモニアは、アンモニアを水素で1000ppmまで希釈したガスである。次いで、シリコン膜111上に、膜厚が50nmの不純物シリコン膜113をモノシランと水素希釈ホスフィンと水素の混合ガスでプラズマCVD法により形成する。ここでの水素希釈ホスフィンは、ホスフィンを水素で0.5まで希釈したガスである。また、不純物シリコン膜113の形成の詳細な条件及び特性比較は、下記の表1、表2の通りである。なお、表において、Ionは、TFTオン時のソース-ドレイン間の電流であり、Vg=15Vは、Vgs=15Vの意味であり、Vd=0.1Vは、Vds=0.1Vの意味であり、Ioffは、TFTオフ時のソース-ドレイン間の電流であり、min.はミニマム、-10Vは、Vgs=-10Vの意味であり、Vthは、TFTのしきい値電圧であり、S-valueは、S値でありサブスレッショルド値であり、μFE_sat.は、飽和領域における移動度であり、ΔVthは、試験前後のVthの変化量である。S値とは、Idsが一桁増加するために必要なゲート電圧をいい、S値が小さいほどスイッチング特性に優れている。Vgsとは、ソースの電位を基準としたゲートの電位との電位差をいう。Vdsとは、ソースの電位を基準としたドレインの電位との電位差をいう。次いで、第1の微結晶シリコン膜107、第2の微結晶シリコン膜109、シリコン膜111、及び不純物シリコン膜113をエッチングすることによりシリコン積層体117及び不純物シリコン膜121を形成し、このシリコン積層体117の側壁を酸化する。この酸化は、エッチング後にチャンバー内に酸素のみを導入してプラズマ処理を行うものである。次いで、不純物シリコン膜121上に、配線129a、配線129bとなる導電膜127を形成する。この導電膜127は、厚さ50nmのTi、厚さ200nmのAl、厚さ50nmのTiの積層膜である。このようにして試料Aと試料Bを作製する。トランジスタの信頼性を調べるための手法の一つに、バイアス-熱ストレス試験以下、ゲートBT試験という。がある。ゲートBT試験は加速試験の一種であり、長期間の使用によって起こるトランジスタの特性変化を、短時間で評価することができる。特に、ゲートBT試験前後におけるトランジスタのしきい値電圧の変化量は、信頼性を調べるための重要な指標となる。ゲートBT試験前後において、しきい値電圧の変化量が少ないほど信頼性が高い。具体的には、トランジスタが形成されている基板の温度基板温度を一定に維持し、トランジスタのソースおよびドレインをほぼ同電位とし、ゲートにソースおよびドレインとは異なる電位を一定時間与える。基板温度は、試験目的に応じて適宜設定すればよい。なお、ゲートに与える電位がソースおよびドレインの電位よりも高い場合をゲートBT試験といい、ゲートに与える電位がソースおよびドレインの電位よりも低い場合を-ゲートBT試験という。ゲートBT試験の試験強度は、基板温度、ゲート絶縁膜に加えられる電界強度、電界印加時間により決定することができる。ゲート絶縁膜中の電界強度は、ゲート、ソースおよびドレイン間の電位差をゲート絶縁膜の膜厚で除して決定される。例えば、膜厚が100nmのゲート絶縁膜中の電界強度を2MV/cmとしたい場合には、電位差を20Vとすればよい。なお、電圧とは、2点間における電位差のことをいい、電位とは、ある一点における静電場の中にある単位電荷が持つ静電エネルギー電気的な位置エネルギーのことをいうが、電子回路において、ある一点における電位と基準となる電位例えば接地電位との電位差のことを該ある一点における電位として示すことが多いため、以下の説明では、ある一点における電位と基準となる電位例えば接地電位との差を該ある一点における電位として示した場合において、特に指定する場合を除き、該ある一点における電位を電圧ともいう。ゲートBT試験は、基板温度を85°C、ゲート絶縁膜中の電界強度を2/3MV/cm、時間を12時間とし、ゲートBT試験および-ゲートBT試験それぞれについて行った。まず、ゲートBT試験について説明する。ゲートBT試験の対象となるトランジスタの初期特性を測定するため、基板温度を85°Cとし、ソース-ドレイン間電圧以下、ドレイン電圧という。を1Vとし、または10Vとし、ソース-ゲート間電圧以下、ゲート電圧という。を-30V~30Vまで変化させたときのソース-ドレイン電流以下、ドレイン電流という。の変化特性、すなわちドレイン電圧1V及び10VのときのVg-Id特性を測定した。次に、基板温度を85°Cまで上昇させた後、トランジスタのソースの電位を接地電位とし、ドレインの電位を0.1Vとした。続いて、ゲート絶縁膜中の電界強度が2/3MV/cmとなるように、ゲート電圧を印加した。ここでは、トランジスタのゲート絶縁膜の厚さが300nmであったため、ゲートに20Vを印加し、そのまま12時間保持した。なお、保持時間は、目的に応じて適宜変更してもよい。次に、初期特性の測定と同じ条件でVg-Id特性を測定し、ゲートBT試験後のVg-Id特性を得た結果を図6に示す。なお、ゲートBT試験に際しては、まだ一度もゲートBTを行っていないトランジスタを用いて試験を行うことが重要である。例えば、一度ゲートBTを行ったトランジスタを用いて-ゲートBT試験を行うと、先に行ったゲートBTの影響により、-ゲートBT試験結果を正しく評価することができない。一度ゲートBT試験を行ったトランジスタを用いて、再度ゲートBT試験を行った場合なども同様である。ただし、これらの影響を踏まえて、あえてゲートBT試験を繰り返す場合はこの限りではない。試料BΔVth=-0.55Vでは、試料AΔVth=-1.17Vと比較して-ゲートBT試験前後のΔVthが1/2以下に抑えられている。図7は、ゲート試験によるΔVthの変化の時間依存性を示したものである。図7によれば、-ゲートBT試験では試料BのほうがΔVthの変化量が小さく、試料BにおけるΔVthの変化量が小さいことがわかる。一方で、ゲートBT試験では試料AのほうがΔVthの変化量が小さいが、これは有意な差ではなく、ばらつきの範囲内であるといえる。以上、本実施例で説明したように、本発明の一態様により、-ゲートBT試験におけるΔVthを向上させることができる。なお、このように-ゲートBT試験での信頼性の高いトランジスタは、表示装置の画素トランジスタ、及び表示装置の駆動回路部のドライバ回路を構成するトランジスタの双方に適用することができる。"