"基板の第1の主面に、俯瞰形状が環状となる第1の溝部を形成する工程と、前記第1の主面全面に第1の絶縁膜を形成し、前記第1の絶縁膜の表面から前記第1の溝部の内部まで達する深さの空孔を残しつつ、前記第1の絶縁膜を前記第1の溝部に埋め込む工程と、前記空孔内を埋め込むように前記第1の絶縁膜上に第2の絶縁膜を形成する工程と、前記第1の溝部内に前記第1の絶縁膜および前記第2の絶縁膜を残しつつ、前記基板表面高さまで化学機械研磨法により平坦化する工程と、を有することを特徴とする半導体装置の製造方法。前記第2の絶縁膜を形成する工程では、化学気相成長法により前記第2の絶縁膜としてホウ素、リン、または、それら両方を含む酸化シリコン膜を堆積した後、該堆積した第2の絶縁膜をリフローすることで、前記空孔上部の前記第2の絶縁膜の表面位置を前記空孔周辺上の前記第2の絶縁膜の表面位置に近づけることを特徴とする請求項1に記載の半導体装置の製造方法。前記第1の絶縁膜を形成する工程では、化学気相成長法により、不純物を含有しない酸化シリコン膜を前記第1の溝部内に前記第1の絶縁膜として堆積した後、熱処理を施すことで、前記第1の絶縁膜から脱ガスする工程を有することを特徴とする請求項1または2に記載の半導体装置の製造方法。前記第2の絶縁膜を形成する前に、前記第1の絶縁膜上に、前記空孔を覆うように保護膜を形成する工程と、前記保護膜をマスクとしてウェットエッチングを施すことで、前記保護膜に覆われていない部分の前記第1の絶縁膜を除去する工程とを有する請求項1~3のいずれか1項に記載の半導体装置の製造方法。前記化学機械研磨法により平坦化する工程の後、前記空孔内の前記第2の絶縁膜を一部除去することで、底部に前記第2の絶縁膜が露出したリセス部を形成する工程と、前記リセス部の底部に露出した前記第2の絶縁膜を覆うように、窒化シリコンを主体とする第3の絶縁膜を形成する工程と、を更に有することを特徴とする請求項1~4のいずれか1項に記載の半導体装置の製造方法。前記リセス部を形成する工程の後、前記第3の絶縁膜を形成する工程の前に、前記基板の第1の主面に素子分離用の溝部を形成する工程を更に有し、前記第3の絶縁膜を形成する工程では、前記リセス部内に加えて前記素子分離用の溝部内にも前記第3の絶縁膜を形成することを特徴とする請求項5に記載の半導体装置の製造方法。前記第3の絶縁膜を形成する工程の後、前記リセス部の前記第3の絶縁膜上と、前記素子分離用の溝部の前記第3の絶縁膜上とに、酸化シリコンを主体とする第4の絶縁膜を形成する工程を更に有することを特徴とする請求項6に記載の半導体装置の製造方法。前記化学機械研磨法により平坦化する工程の後、前記基板の第1の主面に半導体素子を形成する工程と、前記基板を、前記基板の第1の主面と厚さ方向に対向する第2の主面側から、前記第2の主面に前記第1の絶縁膜が露出するまで研削して薄板化する工程と、環状の前記第1の溝部の内側に位置する前記基板を厚さ方向に貫通するように、前記第2の主面側から貫通電極を形成する工程と、を更に有することを特徴とする請求項1~7に記載のいずれか1項に記載の半導体装置の製造方法。前記第1の溝部を形成する工程は、基板の前記主面からその厚み方向の内側に向かって1以上のテーパーとなる第2の溝部を形成する工程と、前記第2の溝の底部から所定の深さまで垂直形状の溝部を形成する工程とを含む請求項1~8のいずれか1項に記載の半導体装置の製造方法。半導体基板の第1の主面に形成された素子形成領域と、前記半導体基板の第1の主面から対向する第2の主面に貫通し、俯瞰形状が環状である絶縁分離部と、前記環状の絶縁分離部に囲まれた前記半導体基板の第1の主面から対向する第2の主面に貫通し、前記第1の主面及び第2の主面の外部に露出する端子を有する貫通電極と、を備えた半導体装置であって、前記環状の絶縁分離部は、前記第1の主面から第2の主面にかけて埋め込まれた第1の絶縁膜と、前記第1の絶縁膜の前記第1の主面側から所定の深さに形成された環状の空孔内に埋設された第2の絶縁膜と、を有することを特徴とする半導体装置。前記第2の絶縁膜は、ホウ素、リン、または、それら両方を含む酸化シリコンを主体とする絶縁膜であることを特徴とする請求項10に記載の半導体装置。前記第2の絶縁膜は前記第1の主面がなす平面から後退して埋設されており、前記第1の主面が成す平面から前記第2の絶縁膜を離間するように配置された、窒化シリコンを主体とする第3の絶縁膜を更に有することを特徴とする請求項10または11に記載の半導体装置。前記基板の第1の主面に形成され、前記基板上に前記素子形成領域を規定する素子分離部を更に有し、前記素子分離部は、前記第3の絶縁膜と同じ組成の絶縁膜を含んでいることを特徴とする請求項12に記載の半導体装置。前記環状の絶縁分離部は、前記第1の主面が成す平面と前記第3の絶縁膜との間に配置された、酸化シリコンを主体とする第4の絶縁膜を更に有し、前記素子分離部は、前記第4の絶縁膜と同じ組成の絶縁膜を更に含んでいることを特徴とする請求項13に記載の半導体装置。前記環状の絶縁分離部は、少なくとも前記貫通電極の周囲に配置された第1の絶縁分離部と、該第1の絶縁分離部の周囲に配置された第2の絶縁分離部とを有する請求項10~14のいずれか1項に記載の半導体装置。前記環状の絶縁分離部は、前記第1の主面近傍において第1の主面での幅が第1の主面から所定の深さでの幅よりも広いテーパー形状を有する請求項10~15のいずれか1項に記載の半導体装置。前記貫通電極は、前記半導体基板を前記第2の主面から第1の主面に貫通する銅を主体とするプラグを有する請求項10~16のいずれか1項に記載の半導体装置。前記貫通電極の前記第1の主面及び第2の主面のいずれか一方の外部に露出する端子は表面に導電性の保護膜を有し、他方に露出する端子は表面に半田膜を有する請求項17に記載の半導体装置。前記貫通電極は、前記第2の主面の外部に露出する端子が前記銅を主体とするプラグと一体に形成されており、前記第1の主面側において、外部に露出する銅を主体とするバンプ構造の端子と前記プラグとが前記第1の主面上に形成された層間絶縁膜中の配線構造により電気的に接続されていることを特徴とする請求項17又は18に記載の半導体装置。請求項10~19のいずれか1項に記載の半導体装置の複数を積層し、前記貫通電極により相互に接続した半導体装置。本発明者らが上記のような絶縁リングを備えたTSVを有する半導体装置について検討したところ、以下のことが分かった。本発明者らが検討した絶縁リングは、例えば、深さ40~50μm、幅2~3μmアスペクト比13~25の絶縁膜が環状に配置されたものである。このような絶縁リングを形成するために、シリコン基板に上記形状の溝以下、TSVトレンチと記載を形成し、そこに酸化シリコン膜などの絶縁膜を埋め込む。最後に、化学機械研磨法ChemicalMechanicalPolishingCMPによって基板表面に堆積した絶縁膜を除去して、絶縁リングが完成する。この工程では、上記のように、厚さ数μmという厚い酸化シリコン膜を、深さ数十μmという深いTSVトレンチ内に形成しなければならず、膜厚のばらつきが大きく、また、埋設性が低くなり得る。特にカバレッジ性の悪い方法で酸化シリコン膜を堆積すると、TSVトレンチの開口部が先に閉塞して大きな空隙ボイドが形成されてしまう。一方、カバレッジ性良く酸化シリコン膜を形成した場合であっても、TSVトレンチの両側壁から見た中間位置には、両側壁から成長した酸化シリコン膜の接合面シームが形成される。シーム2Sでは微視的には小さな空隙ボイドが含まれ得る。このようなシーム2Sの上部では、特許文献1の図9に示されているようにTSVトレンチ開口付近で広がってスリット状の空孔凹部を形成する。そして、CMPにて基板表面の酸化シリコン膜などの絶縁膜を研磨した後にも、絶縁リング表面部に環状のスリットとして残る。本発明者らの検討によれば、上記のように絶縁リング表面部に残ったスリット内には、CMP工程で用いた組成物や、研磨された除去物、その他の残渣が残り易く、このような残渣は後の工程での発塵の一原因となり得るため、改善の余地がある。本発明では、TSVトレンチ内に最初に形成した第1の絶縁膜に生じるスリットを、第2の絶縁膜で埋め込んだ構造のTSVトレンチとする。すなわち、本発明の一実施形態によれば、基板の第1の主面に、俯瞰形状が環状となる第1の溝部を形成する工程と、前記第1の主面全面に第1の絶縁膜を形成し、前記第1の絶縁膜の表面から前記第1の溝部の内部まで達する深さの空孔を残しつつ、前記第1の絶縁膜を前記第1の溝部に埋め込む工程と、前記空孔内を埋め込むように前記第1の絶縁膜上に第2の絶縁膜を形成する工程と、前記第1の溝部内に前記第1の絶縁膜および前記第2の絶縁膜を残しつつ、前記基板表面高さまで化学機械研磨法により平坦化する工程と、を有することを特徴とする半導体装置の製造方法、が提供される。また、本発明の別の実施形態によれば、半導体基板の第1の主面に形成された素子形成領域と、前記半導体基板の第1の主面から対向する第2の主面に貫通し、俯瞰形状が環状である絶縁分離部と、前記環状の絶縁分離部に囲まれた前記半導体基板の第1の主面から対向する第2の主面に貫通し、前記第1の主面及び第2の主面の外部に露出する端子を有する貫通電極と、を備えた半導体装置であって、前記環状の絶縁分離部は、前記第1の主面から第2の主面にかけて埋め込まれた第1の絶縁膜と、前記第1の絶縁膜の前記第1の主面側から所定の深さに形成された環状の空孔内に埋設された第2の絶縁膜と、を有する半導体装置、が提供される。CMPの前にスリットを埋め込んでおくことで、CMP工程で用いた成分や、研磨された除去物、その他の残渣がスリット内に残り難くすることができる。これにより、後の工程での発塵を低減できる。結果として、絶縁リングを備えたTSVを有する半導体装置の製造歩留まりを向上できる。以下、図面を参照して本発明の実施の形態について説明するが、本発明はこれらの実施の形態にのみ限定されるものではない。実施形態例1図1は、本発明が適用されるTSV構造を備えた半導体装置半導体チップ50の一例を示すもので、aはTSV構造部分を示す概略断面図、b、cは半導体チップ50の第1の主面側と第2の主面側の概略平面図をそれぞれ示す。図1aはb、cのA1-A1での断面図に相当する。図1dは図1aのP1部分の拡大図、図1e、fはそれぞれ、図1aのZ1-Z1、Z2-Z2での水平断面図に相当する。半導体基板1には、TSVを素子領域DAから絶縁する俯瞰形状が環状の絶縁分離部絶縁リングと称す2が設けられており、絶縁リング2で囲まれたTSV形成領域にシード層18とCuプラグ20からなるTSV22が形成される。この例では、TSV22は外部端子バンプ部と一体に形成される例を示しているが、別体に形成されていても良い。TSV22のバンプ部表面には半田膜Sn-Ag合金層21が形成される。一方、半導体素子5の形成される第1の主面側には、層間絶縁膜6中に導体配線及びプラグからなる配線構造7が形成される。層間絶縁膜6は酸化シリコン等で形成する。配線構造7の最下層は、TSV22と接続するパッド電極であり、例えば、タングステンなどの金属で形成される。上層の配線層はアルミニウムなどの導電体で形成することができる。配線構造7の最上部は表面保護膜8で覆われている。表面保護膜8には配線構造6の最上部を露出する開口が形成されており、開口内にバンプ電極12が形成されている。バンプ電極12は、シード層8,主体となるCu層10、Ni層11で構成されている。ここで、裏面のTSV22から第1の主面側のバンプ電極12までをTSV構造23とする。図1に示す例では、半導体チップ50の中央部に2列にTSV構造23を複数配列した構造を示しているが、これに限定されるものではない。絶縁リング2は半導体基板1の第1の主面側から形成した溝第1の溝2T内に第1の絶縁膜2aが埋め込まれて形成されているが、図1d、eに示すように、絶縁リング2の第1の主面側では、第1の絶縁膜2aの環状の空孔スリット2STを埋め込んで第2の絶縁膜2bが形成されている。一方、第1の主面から所定の深さでは、図1fに示すように、第2の絶縁膜2bは存在せず、第1の絶縁膜2a同士の接合部シーム2Sが形成されている。なお、6aは最下層半導体基板1の第1の主面上の層間絶縁膜6を意味する。この例では、図1e、fに示すように、第1の主面の上方側から見た形状俯瞰形状が円環状の絶縁分離部絶縁リングについて説明しているが、俯瞰形状が矩形環状などの他の環状構造であっても良い。次に、この半導体チップ50の製造方法及びこの半導体チップ50を複数積層した半導体モジュール100の製造方法について説明する。図2~8は、半導体チップの製造工程を示す工程断面図であり、それぞれの分図a及びbは、図1a及びdに相当する。図9~図13は、絶縁リング2形成後の製造工程を説明する工程断面図であり、それぞれ図1aに相当する。図14は複数の半導体チップ50a~50hを積層接続し、パッケージ化した半導体モジュール100の概略断面図a及びその部分拡大図bを示す。まず、図2に示すように、半導体基板1の第1の主面側から絶縁リング2を形成するための第1の溝2Tを形成する。第1の溝2Tの形状としては、例えば、幅2μm、深さ50μmとすることができる。第1の溝2Tの形成に先立って、半導体基板1の表面を熱酸化してハードマスクとなる酸化シリコン膜3を形成する。酸化シリコン膜3のパターニングは、不図示のフォトレジストを用いて第1の溝2Tのパターンをフォトリソグラフィーにより形成し、ドライエッチングにより、酸化シリコン膜3をパターン化した後、引き続いてドライエッチングにより半導体基板1をエッチングして所望の深さの第1の溝2Tを形成する。次に、図3に示すように、TEOSを原料ガスとして用い、低圧CVD法によって形成したNSGNondopedSilicateGrass膜を第1の絶縁膜2aとしてリング状溝内を埋設する膜厚で形成する。本実施形態例ではTEOS-NSG膜を1.76μm厚に形成した。このような堆積法によって形成する第1の絶縁膜2aの成膜膜厚マスク酸化シリコン膜3上の膜厚は、第1の溝2Tを完全に埋設するという観点から第1の溝2Tの溝幅の1/2以上の膜厚である。ここで、TEOS-NSG膜を第1の絶縁膜2aとして用いたのは、高アスペクト比の溝を埋設する際に、極力ボイドが発生しないようにするために、カバレジ性が良好でコンフォーマルに形成できるからである。同様の効果を奏する場合、他の材料を用いても良い。但し、このようにコンフォーマルに形成される絶縁膜は、背景技術で説明したようにアスペクト比の高い溝を埋め込んだ際、その上部では溝幅の中央部に空孔スリット2STが数μmの深さに残る。そのままCMPで平坦化した場合、背景技術で説明したように発塵の一原因となり得る。そこで、本発明では、このスリット2STを第2の絶縁膜で予め埋め込むことでCMP時の発塵を抑制する。次に、図4に示すように、後の研磨で基板面のTEOS-NSG膜を除去する際のCMP負荷を減らすため、TEOS-NSG膜の膜厚をウェットエッチングにより低減しておく。ただし、TSVトレンチ部にはシーム2Sがあり、このままウェットエッチングするとスリット2STが深化してしまう。そのため、TSVトレンチ部はフォトレジストなどによる保護膜4で保護する。なお、CMP負荷が問題とならない場合には、図4に示す工程は省略しても良い。従来においても、このようなCMP負荷軽減工程が実施されることがあるが、その場合、基板上のTEOS-NSG膜を全て除去せずに残す。これは、以後のCMP工程で基板面が研磨に曝されるのを防ぐためである。しかしながら、ウェットエッチングで残したTEOS-NSGの膜厚は不均一であり、後のCMPの研磨が不均一になるという懸念がある。これに対し、本実施形態例の工程では、TEOS-NSG膜の段差低減ウェットエッチング後、図6の工程のように第2の絶縁膜を堆積する。従って、段差低減ウェットエッチング時に基板上にTEOS-NSG膜を残しておく必要が無い。CVDで基板上に堆積した膜は、ウェットエッチングで基板上に残した膜に比べて均一であり、後のCMP工程における研磨の均一性を向上できる。TSVトレンチ部以外の第1の絶縁膜TEOS-NSG膜2aを除去した後、図5に示すように脱ガスのための熱処理を行う。例えば、950°Cで60分の熱処理を行う。このような熱処理を実施すると、TEOS-NSG膜は膜収縮し、さらにスリット2STが拡大する。次に、図6に示すように、第1の主面全面に第2の絶縁膜2bとしてBPSG膜を成膜する。BPSG膜は、TEOSを原料として、PH3、B2H6、O2を製膜空間に所望量導入してCVD法にて形成する。ここでは、1μmの厚みに形成した。なお、第2の絶縁膜としては、次工程で説明するリフローが可能な絶縁材料であれば、BPSG膜に限定されない。なお、この段階では第1の絶縁膜2aのスリット形状に追従して第2の絶縁膜2bにもスリット形状が若干残って形成される。次に、図7に示すように、900°Cで30分間熱処理して、第2の絶縁膜BPSG膜2bのリフローを行う。リフローを行うことで、第2の絶縁膜に残存していたスリット形状がさらに緩和される。最後に、図8に示すように、化学機械研磨法CMP法により、半導体基板1の第1の主面上の第2の絶縁膜2b及び第1の絶縁膜2aを除去することで、絶縁リング2が完成する。続いて、図9に示すように、半導体基板1の第1の主面上に常法に従って半導体素子5を形成し、層間絶縁膜6中に配線構造7を形成する。さらに、DRAMを含む半導体装置ではキャパシタも形成する。表面保護膜8として窒化シリコン膜8aとポリイミド膜パッシベーション膜8bを形成した後、バンプ電極用の開口部を形成する。開口部の形成は、まず、ポリイミド膜8bをパターニングし、さらに、フォトレジストを用いたフォトリソグラフィ工程により窒化シリコン膜8aをエッチングする。その後、第1の主面側全面に金属シード層9Cu/Tiをスパッタ法で形成する。次に、図10に示すように、バンプ電極形成用のレジストパターン10を形成した後、Cu膜11を電解メッキにより形成する。さらに、導電性保護膜としてNi/Au膜12を電解メッキ法により形成する。バンプ電極形成用のレジストパターン10を除去し、さらに、表面に露出する金属シード層9を除去することでバンプ電極13が形成される。半導体基板の第1の主面側全面に接着剤層14を塗布し、さらに光熱変換層LightToHeatConverterLTHC15を介して基板サポートシステムWaferSupportSystemWSS16に貼り付ける。WSS16としては、透明なガラス板や硬質樹脂板を使用できる。この後に、半導体基板1の第1の主面に対向する第2の主面裏面側を所定の厚さ40~100μm程度となるまで研削バックグラインドして薄肉化すると共に、先に形成しておいた絶縁リング2の裏面側の端部を露出させる。研削は、荒削り、精削り、CMPの順で行った。次に、WSS16に保持したまま、裏面側に裏面保護膜17を例えば、窒化シリコン膜で形成する。さらに、TSVのための開口を、絶縁リング2で囲まれた領域内にフォトリソグラフィ技術及びドライエッチング技術により形成する。この時、配線構造7の最下層のタングステンパッドがエッチングストッパとなる。開口形成後、第2の主面全面に金属シード層Cu/Ti18をスパッタ法で形成する図11。次に、TSV形成用のフォトレジスト膜19を金属シード層18上に形成し、形成した開口部内及び開口部周囲のフォトレジスト膜19を除去する。開口部周囲のフォトレジスト膜19は、TSVと一体に形成するバンプ部の形状に合わせて適宜調整される。電解メッキ法によりCuプラグ20を形成し、続いて、半田膜Sn-Ag合金層21を電解メッキ法により形成する図12。次に、TSV形成用のフォトレジスト膜20を除去し、基板裏面に露出する金属シード層18を除去する。これにより、半田膜21を表面に有するTSV22が形成される。次に、半田膜21がTSV22のバンプ部中央で盛り上がる凸状ようにアニールを行うバンプリフロー。バンプリフローでのアニール温度は、半田が溶融する温度以上であればよく、通常は、300°C以下で実施される。さらに、LTHC層15にレーザーを照射してWSS16を剥離し、接着剤層14を除去する。最後に、ダイシングを行い、個々の半導体チップ50に切り分ける図13。個々の半導体チップは図14に示すように積層し、加圧状態で半田膜21をリフローする。ここでは、上記で説明した方法で製造し、同じ構造のTSV構造を備えた半導体チップを接合した状態を示す。各半導体チップの第1の主面側のバンプ電極13Ni/Au膜12と、裏面側のTSV22のバンプ部半田膜21との位置合わせを行い、一定の圧力で押し付けながら、半田の融点以上で300°C程度までの温度を加えて、半田膜21をリフローさせる。以上により、TSV構造同士が接合される。接合時に加える圧力荷重は、TSV構造、特に配線構造7に対して影響しない範囲で実施する。例えば、1つのバンプ電極あたり10~150g程度となるように設定すればよい。また、加熱の手段は、リフロー炉やオーブンの使用、ハロゲンランプの熱輻射、加熱体の接触等から選択すればよく、特に限定されない。最後に、各半導体チップ間にアンダーフィル樹脂24を充てんする。続いて、最下層の半導体チップ50aのTSV23の外部端子をパッケージ基板26に接続し、モールド樹脂25、ソルダーボールからなるボールグリッドアレイBGA27を形成することで、図14に示す半導体モジュール100が完成する。図14は、半導体チップ50a~50hの8個のチップを積層した場合を示しており、図14bは一部分の拡大図を示している。なお、絶縁リング2として、第1の絶縁膜2aを主として用いる場合を説明しているが、第1の絶縁膜2aを形成する前に、TSVからの金属拡散を防止するバリア層として窒化シリコン膜などを形成しても良い。変形例1また、第1の実施形態例では、絶縁リング2として1重のリング構造の場合について説明しているが、これに限定されず、多重リング構造としても良い。例えば、図15図15-1及び図15-2は、2重のリング構造とした半導体チップ60の概略断面図aとP2部分の部分拡大図b、Z1-Z1での横断面図cを示している。絶縁リングは、内側の絶縁リング2Aと外側の絶縁リング2Bとからなり、それぞれの第1の主面では第2の絶縁膜2bが絶縁リングの幅の中央部の溝状のスリット空孔内に形成される。変形例2以上の実施形態例では、絶縁リング用の溝の形状として、垂直形状の溝TSVトレンチ2Tを形成しているが、近年の半導体装置の微細化に伴い、TSVトレンチの開口サイズが縮小され、開口のアスペクト比がさらに増加する傾向にある。このため、垂直形状のTSVトレンチに第1の絶縁膜2aをCVD法等で充填する際、開口の上部で堆積した第1の絶縁膜2a同士が接触し、その下方に空洞ボイドが残存する現象が起きやすい。このようなボイドが発生すると、シーム2Sでの接合力が低下し、絶縁リングで囲まれた領域が孤立し易くなり、後の製造工程において、層間絶縁膜6等にクラック等が発生する原因となり易くなる。そこで、TSVトレンチの開口上端部をテーパー形状に加工することが有効である。図16には、TSVトレンチの開口上端部をテーパー形状にした絶縁リング2を有する半導体チップ70の概略断面図aと、TSVトレンチの開口上端部P3の部分拡大図bを示す。ここでは、ボッシュプロセスと称する方法でTSVトレンチの開口上端部を略テーパー形状とする方法について説明する。ボッシュプロセスでは、半導体基板1の表面を等方的にエッチングして開口を形成するエッチング工程と、開口の内壁にカーボン高分子系の保護膜を堆積させるデポジション工程を交互に繰り返すことによって、半導体基板を垂直にかつ深くエッチングする技術である。ボッシュプロセスでは、エッチング工程とデポジション工程を繰り返すことに起因して、開口の側面に、スキャロッピングと呼ばれる波状の断面形状が形成される。図17を用いて、このボッシュプロセスを用いた絶縁リングの形成方法を説明する。図17において、a~hは、それぞれ、図16bのTSVトレンチの開口上端部P3に相当する。まず、シリコンを用いた半導体基板1上に、第1の実施形態例と同様にハードマスク3を形成する。ハードマスク3で覆われていない開口部TSVトレンチ形成部を介して、半導体基板1を等方的にエッチングする。ここでは、SF6ガスを用いて等方性の強いドライエッチングを行い、所定の深さの開口2T-1を形成する。例えば、ICP方式の枚葉型高密度プラズマエッチング装置を用いて異方性を強めるバイアスパワーを弱く設定することで、サイドエッチングを進行させ、等方性の強い状態でエッチングを進行させることができるa工程。次に、開口2T-1の内壁を覆う保護膜デポジション膜2Dpを形成する。デポジション膜2Dpとしては、フルオロカーボン系のポリマー膜を形成するb工程。この時、ハードマスク3上にもデポジション膜2Dpが形成される。次に、a工程におけるエッチングと同じガスを用いて、異方性を若干強めたドライエッチングを行い、開口2T-1の底面に堆積しているデポジション膜2Dpを除去するc工程。この時、ハードマスク3上のデポジション膜2Dpも除去される。さらに露出した半導体基板1をエッチングすることで、開口2T-1の下にサイドエッチング量の少ない開口2T-2が形成されるd工程。同様に、デポジション膜の堆積と、開口2T-2底のデポジション膜の除去、露出した半導体基板をさらに異方性を強めたエッチングを行うことで、開口2T-3が形成されるe工程。以降のサイクルでは、エッチング時間を短く設定し、デポジション膜堆積とエッチングとを順次繰り返すことで、ほぼ垂直なTSVトレンチ2Tが形成されるf工程。なお、残存しているデポジション膜は最後に酸素ガスを用いたアッシング等により除去することができる。その後は、上記した実施形態例1と同様に、ハードマスク3を除去した後、第1の絶縁膜2aを堆積しg工程、必要に応じてTSVトレンチ部を除く半導体基板1上の第1の絶縁膜2aの除去を行い、脱ガスのためのアニールを実施した後、第2の絶縁膜2bの堆積とリフローを実施するh工程。その後、CMPにより平坦化することで、本変形例2に係る絶縁リング2が完成する図16b参照。実施形態例2上記実施形態例1では、半導体基板1の第1の主面に第2の絶縁膜2bとしてBPSG膜などの不純物を含有する絶縁膜が露出している。このように不純物を含む絶縁膜が第1の主面に露出していると、その後の素子形成工程において、ボロンBやリンP等の不純物が外方拡散し、製膜装置内汚染や、ゲート酸化膜への拡散が生じ、電気特性変動や信頼性に影響を及ぼす場合がある。そこで、本実施形態例2ではこのような不純物の外方拡散を防止する手法について説明する。図18は、本実施形態例2に係る半導体チップ80の概略断面図aと、絶縁リング2の第1の主面側端部P4の部分拡大図b及び素子領域DAにおける素子分離STI部近傍Q4の部分拡大図cを示す。半導体チップ80は、図1に示す半導体チップ50とほぼ同等であるが、図18bに示すように、絶縁リング2の第1の主面側端部の構造が図1dに示す構造と異なる。つまり、第2の絶縁膜2bが第1の主面側に露出しておらず、STI30用の絶縁膜31及び32により蓋をされた状態である。なお、絶縁膜31は窒化シリコンを主体とするもので、第3の絶縁膜と呼ぶ。窒化シリコンはバリア性が高く、不純物の外方拡散を効果的に抑制することができる。絶縁膜32は酸化シリコンを主体とするもので、第4の絶縁膜と呼ぶ。また、図18cには半導体素子5の拡散層33と拡散層33に接続されるコンタクト34を合わせて示している。この半導体チップ80の製造工程について、図19~22を参照して説明する。まず、実施形態例1と同様に図2~図8に示す工程を実施した後、さらに第2の絶縁膜2bのエッチングを行う。例えば、第1の絶縁膜2aTEOS-NSG膜に対して選択性が高い条件で第2の絶縁膜2bBPSG膜をウェットエッチングする。また、ドライエッチングエッチバックでも良い。なお、この時、第1の絶縁膜2aもわずかにエッチバックされる図19次に、常法により素子領域DAにSTI用トレンチ30Tを形成する。例えば、全面にハードマスク例えば窒化シリコン膜、不図示形成し、フォトリソグラフィー技術によりパターニングした後、ドライエッチングにより半導体基板1にSTI用トレンチ30Tを形成する。ハードマスクを除去した後のSTI用トレンチ30TとTSVトレンチ部の状態を図20に示す。次に、図21に示すようにSTI用トレンチ30Tに絶縁膜を埋設する。絶縁膜として窒化シリコン膜31を低圧CVDLP-CVD法により形成した後、酸化シリコン膜32を高密度プラズマCVDHDP-CVD法により形成する。この時、図21bに示すようにTSVトレンチ内にも窒化シリコン膜31と酸化シリコン膜32が形成される。続いて、CMP法により平坦化することで、図22に示す構造が得られる。TSVトレンチでは、第2の絶縁膜2bBPSG膜が第3の絶縁膜31窒化シリコン膜で覆われていることで、熱処理例えば、第4の絶縁膜酸化シリコン膜32の脱ガス及び緻密化のための熱処理を実施しても、第2の絶縁膜2bから不純物が外方拡散することを防止できる。その後は、実施形態例1の図9~図13に示す工程を実施することで、図18に示す半導体チップ80が得られる。本実施形態例2においても、実施形態例1に示す変形例1及び変形例2のいずれか一方若しくは両方を組合せて実施することができる。"