素子搭載領域と、複数のアウターリードを有するアウターリード部と、複数のインナーリードを有し、前記インナーリードの少なくとも一部が前記素子搭載領域内を引き回されているインナーリード部と、前記素子搭載領域内の前記インナーリードを有する部分以外の部分に設けられた複数の素子支持部とを備えるリードフレームを用意する工程と、前記リードフレームの前記素子搭載領域の少なくとも一部に位置する前記インナーリードの間隙に絶縁樹脂を設ける工程と、前記リードフレームの前記素子搭載領域に少なくとも一つの半導体素子を搭載する工程と、前記半導体素子の前記素子搭載領域に搭載された面とは反対側の面に設けられた電極パッドと前記インナーリードとを、金属ワイヤを用いて電気的に接続する工程と、前記半導体素子を前記金属ワイヤと共に樹脂封止する工程と、を具備する半導体装置の製造方法であって、前記複数の素子支持部の一部は、前記リードフレームの樹脂封止される領域の長手側の一辺側に設けられた第1の吊りリードを有し、前記複数の素子支持部の他の一部は、前記リードフレームの樹脂封止される領域の長手側の他の一辺側に設けられた第2の吊りリードを有し、前記アウターリードは、前記リードフレームの樹脂封止される領域の短手側の二辺側にそれぞれ配置され、前記インナーリードの一端は、前記リードフレームの樹脂封止される領域の長手側の一辺側に配置され、前記インナーリードの一部は、前記インナーリードの一端へ伸びる第1部分、前記短手側の一辺側に配置された前記アウターリードへ伸びる第2部分、および前記第1部分と前記第2部分と交差する方向に伸びるように前記素子搭載領域内を引き回されている第3部分とを有し、前記絶縁樹脂は、前記第3部分を含む部分に位置する前記インナーリードの間隙に設けられることを特徴とする半導体装置の製造方法。前記リードフレームの前記複数の素子支持部の少なくとも一部は開口部を有し、前記絶縁樹脂は、さらに前記開口部を含む部分に設けられることを特徴とする請求項1に記載の半導体装置の製造方法。前記インナーリードの他の一部は、前記インナーリードの一端へ伸びる第4部分、前記短手側の他の一辺側に配置された前記アウターリードへ伸びる第5部分、および前記第4部分と前記第5部分と交差する方向に伸びるように前記素子搭載領域内を引き回されている第6部分とを有し、前記複数の素子支持部の一部は、前記第3部分と前記第6部分との間の領域に設けられており、前記絶縁樹脂は、前記第6部分を含む部分に位置する前記インナーリードの間隙、前記第3部分と前記複数の素子支持部の一部との間隙、および前記第6部分と前記複数の素子支持部の一部との間隙に設けられることを特徴とする半導体装置の製造方法。素子搭載領域と、複数のアウターリードを有するアウターリード部と、複数のインナーリードを有し、前記インナーリードの少なくとも一部が前記素子搭載領域内を引き回されているインナーリード部と、前記素子搭載領域内の前記インナーリードを有する部分以外の部分に設けられた複数の素子支持部とを具備するリードフレームであって、前記複数の素子支持部の一部は、前記リードフレームの樹脂封止される領域の長手側の一辺側に設けられた第1の吊りリードを有し、前記複数の素子支持部の他の一部は、前記リードフレームの樹脂封止される領域の長手側の他の一辺側に設けられた第2の吊りリードを有し、前記アウターリードは、前記リードフレームの樹脂封止される領域の短手側の二辺側にそれぞれ配置され、前記インナーリードの一端は、前記リードフレームの樹脂封止される領域の長手側の一辺側に配置され、前記インナーリードの一部は、前記インナーリードの一端へ伸びる第1部分、前記短手側の一辺側に配置された前記アウターリードへ伸びる第2部分、および前記第1部分と前記第2部分と交差する方向に伸びるように前記素子搭載領域内を引き回されている第3部分とを有することを特徴とするリードフレーム。本発明の目的は、インナーリードの少なくとも一部を引き回したリードフレームの上下両面に半導体素子を搭載するにあたって、インナーリードの隙間がパッケージ内に空間として残存することを抑制することによって、半導体素子の搭載数の増加と信頼性の向上を両立させた半導体装置の製造方法とリードフレームを提供することにある。本発明の態様に係る半導体装置の製造方法は、素子搭載領域と、複数のアウターリードを有するアウターリード部と、複数のインナーリードを有し、前記インナーリードの少なくとも一部が前記素子搭載領域内を引き回されているインナーリード部と、前記素子搭載領域内の前記インナーリードを有する部分以外の部分に設けられた複数の素子支持部とを備えるリードフレームを用意する工程と、前記リードフレームの前記素子搭載領域の少なくとも一部に位置する前記インナーリードの間隙に絶縁樹脂を設ける工程と、前記リードフレームの前記素子搭載領域に少なくとも一つの半導体素子を搭載する工程と、前記半導体素子の前記素子搭載領域に搭載された面とは反対側の面に設けられた電極パッドと前記インナーリードとを、金属ワイヤを用いて電気的に接続する工程と、前記半導体素子を前記金属ワイヤと共に樹脂封止する工程と、を具備する半導体装置の製造方法であって、前記複数の素子支持部の一部は、前記リードフレームの樹脂封止される領域の長手側の一辺側に設けられた第1の吊りリードを有し、前記複数の素子支持部の他の一部は、前記リードフレームの樹脂封止される領域の長手側の他の一辺側に設けられた第2の吊りリードを有し、前記アウターリードは、前記リードフレームの樹脂封止される領域の短手側の二辺側にそれぞれ配置され、前記インナーリードの一端は、前記リードフレームの樹脂封止される領域の長手側の一辺側に配置され、前記インナーリードの一部は、前記インナーリードの一端へ伸びる第1部分、前記短手側の一辺側に配置された前記アウターリードへ伸びる第2部分、および前記第1部分と前記第2部分と交差する方向に伸びるように前記素子搭載領域内を引き回されている第3部分とを有し、前記絶縁樹脂は、前記第3部分を含む部分に位置する前記インナーリードの間隙に設けられることを特徴としている。本発明の態様に係るリードフレームは、素子搭載領域と、複数のアウターリードを有するアウターリード部と、複数のインナーリードを有し、前記インナーリードの少なくとも一部が前記素子搭載領域内を引き回されているインナーリード部と、前記素子搭載領域内の前記インナーリードを有する部分以外の部分に設けられた複数の素子支持部とを具備するリードフレームであって、前記複数の素子支持部の一部は、前記リードフレームの樹脂封止される領域の長手側の一辺側に設けられた第1の吊りリードを有し、前記複数の素子支持部の他の一部は、前記リードフレームの樹脂封止される領域の長手側の他の一辺側に設けられた第2の吊りリードを有し、前記アウターリードは、前記リードフレームの樹脂封止される領域の短手側の二辺側にそれぞれ配置され、前記インナーリードの一端は、前記リードフレームの樹脂封止される領域の長手側の一辺側に配置され、前記インナーリードの一部は、前記インナーリードの一端へ伸びる第1部分、前記短手側の一辺側に配置された前記アウターリードへ伸びる第2部分、および前記第1部分と前記第2部分と交差する方向に伸びるように前記素子搭載領域内を引き回されている第3部分とを有することを特徴としている。本発明の態様に係る半導体装置の製造方法においては、リードフレームの素子搭載領域に位置するインナーリードの間隙を予め絶縁樹脂で埋めているため、インナーリードの隙間がパッケージ内に空間として残存することがない。従って、そのようなリードフレームの上下両面にそれぞれ半導体素子を搭載して作製した半導体装置によれば、半導体素子の搭載数の増加と信頼性の向上を両立させることが可能となる。以下、本発明を実施するための形態について、図面を参照して説明する。本発明の第1の実施形態によるリードフレームについて、図1ないし図4を参照して説明する。図1は第1の実施形態によるリードフレームの構成を示す平面図である。図2ないし図4はそれぞれ図1のA-A線に沿った断面図である。これらの図に示すリードフレーム1は、それに搭載される半導体素子との接続部となるインナーリード部2と、外部接続端子となる第1および第2のアウターリード部3、4とを備えている。第1のアウターリード部3は、複数のアウターリード第1のアウターリード3Aを有している。同様に、第2のアウターリード部4は複数のアウターリード第2のアウターリード4Aを有している。インナーリード部2は、第1のアウターリード3Aに接続された複数の第1のインナーリード2Aと、第2のアウターリード4Aに接続された複数の第2のインナーリード2Bとを有している。リードフレーム1は上側の第1の面1aと下側の第2の面1bとを有している。リードフレーム1の第1および第2の面1a、1bには、それぞれ矩形の素子搭載領域Xが設定されている。リードフレーム1は上下両面1a、1bに半導体素子が搭載される両面搭載用のリードフレームである。リードフレーム1の第1および第2の面1a、1bには、それぞれ少なくとも一つの半導体素子が搭載される。リードフレーム1の第1の面1aには、例えば片側パッド構造を有する複数の半導体素子がパッド配列辺を同方向に向けて積層される。リードフレーム1の第2の面1bには、例えば片側パッド構造を有する複数の半導体素子がパッド配列辺を同方向に向けて積層される。第1の面1aに搭載される半導体素子と第2の面1bに搭載される半導体素子のパッド配列辺は同方向に揃えられる。第1のアウターリード部3は素子搭載領域Xの一方の短辺に沿って配置されている。第2のアウターリード部4は素子搭載領域Xの他方の短辺に沿って配置されている。第1のアウターリード部3と第2のアウターリード部4とは素子搭載領域Xを介して対向配置されている。第1および第2のアウターリード部3、4は、リードフレーム1を用いて構成した半導体装置半導体パッケージの素子封止部の両短辺からそれぞれアウターリード3A、4Aが突出するように配置されている。インナーリード部2の半導体素子との接続領域Yは、上述したようにリードフレーム1の第1および第2の面1a、1bのそれぞれにパッド配列辺を同方向に向けて半導体素子が搭載されるため、素子搭載領域Xの一方の短辺側に配置される。図1はインナーリード部2による半導体素子との接続領域Yを第1のアウターリード部3側に設定したリードフレーム1を示している。第1のインナーリード2Aは第1のアウターリード部3側に配置することによって、一方の端部を第1のアウターリード3Aと接続しつつ、他方の端部を半導体素子との接続領域Yに配置することができる。第2のインナーリード2Bは一方の端部を第2のアウターリード4Aと接続しつつ、他方の端部を第2のアウターリード部4とは素子搭載領域Xを介して対向配置された第1のアウターリード部3側の接続領域Yに配置する必要がある。このため、第2のインナーリード2Bは第2のアウターリード4Aに接続された一方の端部から第1のアウターリード部3側に設定された接続領域Yに配置される他方の端部まで延伸させている。言い換えると、第2のインナーリード2Bは第2のアウターリード部4から素子搭載領域Xを介して第1のアウターリード部3側まで引き回されている。第1および第2のインナーリード2A、2Bを有するインナーリード部2を適用することによって、リードフレーム1の上下両面1a、1bに短辺片側パッド構造の半導体素子を、それぞれパッド配列辺を揃えた状態で積層して搭載することができる。ただし、第2のインナーリード2Bは第2のアウターリード部4から第1のアウターリード部3側まで引き回されているため、その一部がリードフレーム1の上下両面1a、1bに搭載される半導体素子に挟まれることになる。このような第2のインナーリード2Bの隙間部分は、封止樹脂のみでは十分に埋めることができない。そこで、第2のインナーリード2Bの素子搭載領域X内に位置する部分の隙間には、図2に示すように絶縁樹脂5が充填されている。絶縁樹脂5は半導体装置半導体パッケージの樹脂封止部を構成する樹脂とは別にインナーリード2Bの隙間に充填されるものである。絶縁樹脂5には熱硬化性樹脂および熱可塑性樹脂のいずれを適用してもよい。絶縁樹脂5には加熱時における流動性が高い樹脂、例えばエポキシ樹脂やアクリル樹脂等を適用することが好ましい。絶縁樹脂5は少なくとも第2のインナーリード2Bの素子搭載領域Xに位置する部分の隙間に充填されていればよい。第2のインナーリード2Bの隙間に対する絶縁樹脂5の充填状態を均一化する上で、素子搭載領域X内の隙間の比率はできるだけ一定にすることが好ましい。素子搭載領域X内の第2のインナーリード2B以外の部分6は素子支持部として機能するだけであるため、本来は単なる板状であってもよい。ここでは素子搭載領域X内の隙間の比率を一定化するために、第2のインナーリード2Bの両側に位置する素子支持部6に対しても、第2のインナーリード2Bと同様な隙間が設けられている。絶縁樹脂5は素子搭載領域Xに位置する第2のインナーリード2Bの隙間と素子支持部6の隙間に充填されている。絶縁樹脂5は第2のインナーリード2Bの隙間素子支持部6の隙間を含むのみに存在させるだけでなく、例えば図3に示すように、その一部がリードフレーム1の上面1aまたは下面1bに層状に存在していてもよい。さらに、図4および図5に示すように、ベースフィルム7に絶縁樹脂5を塗布した絶縁樹脂シートを使用し、絶縁樹脂5を第2のインナーリード2Bの隙間に充填しつつ、ベースフィルム7をリードフレーム1の上面1aまたは下面1bに圧着して配置した状態としてもよい。このような絶縁樹脂シートを用いた絶縁樹脂5の充填工程について、図5ないし図7を参照して説明する。図6Aおよび図7Aは図5のA-A線に沿った断面図である。図6Bおよび図7Bは図5のB-B線に沿った断面図である。まず、図6Aおよび図6Bに示すように、絶縁性を有する支持フィルムベースフィルム7に絶縁樹脂5となる絶縁樹脂組成物を塗布して絶縁樹脂層8を形成した絶縁樹脂シート9を用意する。支持フィルム7には絶縁性の樹脂フィルムが用いられる。絶縁樹脂シート9は素子搭載領域Xと同等の面積を有している。絶縁樹脂層8の厚さは充填する隙間の体積を考慮して設定される。図7Aおよび図7Bに示すように、絶縁樹脂シート9をリードフレーム1の上面1a側から素子搭載領域Xに熱圧着し、絶縁樹脂層8を第2のインナーリード2Bの隙間素子支持部6の隙間を含むに充填する。絶縁樹脂層8は加熱による流動性の付与と支持フィルム7を介して付加される加圧力により素子搭載領域Xの隙間に充填される。このようにして、第2のインナーリード2Bの隙間素子支持部6の隙間を含むに絶縁樹脂5を充填した状態を実現すると共に、絶縁樹脂5の充填に使用した絶縁樹脂シート9の支持フィルム絶縁樹脂フィルム7を素子搭載領域Xに貼り付けたリードフレーム1を得ることができる。支持フィルム7は第2のインナーリード2Bの変形防止材として機能するため、リードフレーム1に貼り付けた状態で使用される。支持フィルム7は必要に応じて第2のインナーリード2Bから剥離してもよい。従来のリードフレームではインナーリードの変形防止のためにリード固定テープが使用されている。支持フィルム7は絶縁樹脂5の充填補助部材に加えて、従来のリード固定テープに代えて第2のインナーリード2Bの変形防止部材として使用することができる。これによって、第2のインナーリード2Bに対するワイヤボンディング性やリードフレーム1の取り扱い性を向上させることができる。さらに、支持フィルム7は素子搭載領域Xと同等の面積を有しているため、従来の素子搭載領域内のインナーリードの一部を覆うリード固定テープのように半導体素子の搭載を阻害することもない。図5ないし図7では絶縁樹脂シート9をリードフレーム1の上面1a側に圧着した状態を示しているが、絶縁樹脂シート9はリードフレーム1の下面1b側に圧着してもよい。絶縁樹脂5が第2のインナーリード2Bの隙間に入り込む距離によっては、リードフレーム1の下面1bと絶縁樹脂5との間に段差が生じる場合がある。この段差は半導体素子をリードフレーム1の下面1bに接着する接着剤によって吸収することができる。従って、半導体素子を接着した後に隙間空間が残ることはない。図2に示した第2のインナーリード2Bの隙間に絶縁樹脂5を充填した状態、あるいは図3に示した第2のインナーリード2Bの隙間に絶縁樹脂5を充填しつつ、その一部をリードフレーム1の上面1aに層状に存在させた状態は、絶縁樹脂のみをフィルム化した絶縁樹脂フィルムをリードフレーム1の素子搭載領域Xに熱圧着することにより実現することができる。あるいは、液状の絶縁樹脂をリードフレーム1の素子搭載領域Xに塗布することによって、第2のインナーリード2Bの隙間に絶縁樹脂5を充填することも可能である。液状の絶縁樹脂としては、例えばエポキシ系熱硬化性樹脂が用いられる。液状の絶縁樹脂はスクリーン印刷法等を適用して塗布され、必要に応じて加圧力が付加される。素子搭載領域Xに位置する第2のインナーリード2Bの隙間に絶縁樹脂5を充填することによって、リードフレーム1の両面第1および第2の面1a、1bに半導体素子を搭載した場合においても、第2のインナーリード2Bの隙間が空間としてパッケージ内に残存することはない。従って、パッケージ内に吸収された水分が第2のインナーリード2Bの隙間に入り込むことに起因するショートの発生等を抑制することができる。すなわち、この実施形態のリードフレーム1を使用することによって、信頼性に優れる両面搭載構造の半導体装置を提供することが可能となる。上述した実施形態においては、第2のインナーリード2Bのみが素子搭載領域Xを介して引き回されたリードフレーム1に、インナーリードの隙間を埋める絶縁樹脂5を適用した場合について説明したが、絶縁樹脂を適用するリードフレームの形状はこれに限定されるものではない。例えば、長辺片側パッド構造を有する半導体素子を搭載する場合、インナーリード部による半導体素子との接続領域は、素子搭載領域の一方の長辺に沿って配置される。このような場合には、第1のアウターリードに接続された第1のインナーリードおよび第2のアウターリードに接続された第2のインナーリードが共に素子搭載領域を介して引き回されることになる。そのようなリードフレームを図8に示す。図8に示すリードフレーム10において、第1のアウターリード部3は複数のアウターリード第1のアウターリード3Aを有している。同様に、第2のアウターリード部4は複数のアウターリード第2のアウターリード4Aを有している。インナーリード部2は、第1のアウターリード3Aに接続された第1のインナーリード2Aと、第2のアウターリード4Aに接続された第2のインナーリード2Bとを有している。第1のアウターリード部3は素子搭載領域Xの一方の短辺第1の外形辺に沿って配置されている。第2のアウターリード部4は素子搭載領域Xの他方の短辺第1の外形辺に沿って配置されている。すなわち、第1のアウターリード部3と第2のアウターリード部4とは素子搭載領域Xを介して対向配置されている。第1および第2のアウターリード部3、4は、リードフレーム10を用いて構成した半導体装置の素子封止部の両短辺からそれぞれアウターリード3A、4Aが突出するように配置されている。リードフレーム10の第1および第2の面10a、10bには、それぞれ素子搭載領域Xに長辺片側パッド構造を有する少なくとも一つの半導体素子がパッド配列辺を同方向に向けて積層して搭載される。従って、インナーリード部2の半導体素子との接続領域Yは、素子搭載領域Xの一方の長辺第3の外形辺側に設定される。第1および第2のインナーリード2A、2Bはそれぞれ一方の端部を第1および第2のアウターリード3A、4Aと接続しつつ、他方の端部を素子搭載領域Xの一方の長辺第3の外形辺側に設定された接続領域Yに配置される。このため、第1および第2のインナーリード2A、2Bはそれぞれ第1および第2のアウターリード3A、4Aとの接続部から半導体素子との接続領域Yに向けて、素子搭載領域Xを介して引き回されている。具体的には、第1のインナーリード2Aは第1のアウターリード3Aとの接続部から90度向きを変えるように、例えば約45度の方向に2回屈曲させ、素子搭載領域Xを介して半導体素子との接続領域Yに向けて引き回されている。同様に、第2のインナーリード2Bは第2のアウターリード4Aとの接続部から素子搭載領域Xを介して半導体素子との接続領域Yに向けて引き回されている。このような第1および第2のインナーリード2A、2Bを有するインナーリード部2を適用することによって、リードフレーム10の上下両面10a、10bに長辺片側パッド構造の半導体素子を、それぞれパッド配列辺を揃えた状態で積層して搭載することができる。ただし、インナーリード2A、2Bはアウターリード部3、4から半導体素子との接続領域Yまで引き回されているため、その一部がリードフレーム10の上下両面10a、10bに搭載される半導体素子に挟まれることになる。そこで、第1および第2のインナーリード2A、2Bの素子搭載領域X内に位置する部分の間隙には絶縁樹脂5が充填される。絶縁樹脂5の具体的な構成は前述した実施形態で示した通りである。素子搭載領域Xに位置するインナーリード2A、2Bの隙間に絶縁樹脂5を充填することによって、リードフレーム10の両面第1および第2の面10a、10bに半導体素子を搭載した場合においても、インナーリード2A、2Bの隙間が空間としてパッケージ内に残存することはない。従って、パッケージ内に吸収された水分によるショートの発生等を抑制することができる。インナーリードの隙間を埋める絶縁樹脂5は、第1のアウターリード3Aに接続された第1のインナーリード2Aと第2のアウターリード4Aに接続された第2のインナーリード2Bのうち、少なくとも一方が素子搭載領域Xを介して引き回されているリードフレーム1、10に対して有効である。第1のアウターリード部3と第2のアウターリード部4とは素子搭載領域Xを介して対向配置される。第1のインナーリード2Aは第1のアウターリード部3を構成する第1のアウターリード3Aと接続され、第2のインナーリード2Bは第2のアウターリード部4を構成する第2のアウターリード4Aと接続される。上述したリードフレーム1、10において、絶縁樹脂5は素子搭載領域Xに位置するインナーリード全体の隙間を埋めるように充填されている。絶縁樹脂5の充填範囲はこれに限られるものではない。例えば、リードフレームの上下両面に搭載する半導体素子の大きさが異なる場合、上面に搭載される半導体素子と下面に搭載される半導体素子とが重なる領域に位置するインナーリードの隙間を埋めるように絶縁樹脂5を充填すればよい。絶縁樹脂5は素子搭載領域全体に限らず、素子搭載領域の少なくとも一部に位置するインナーリードの隙間を埋めるように充填される。さらに、リードフレーム1、10以外においても、複数のインナーリードの少なくとも一部が素子搭載領域X内を引き回されたインナーリード部を備えるリードフレームに対しても、インナーリードの隙間を埋める絶縁樹脂は適用可能である。絶縁樹脂はインナーリードの少なくとも一部が素子搭載領域X内を引き回されている場合に有効である。従って、リードフレームに搭載される半導体素子も短辺片側パッド構造や長辺片側パッド構造に限られるものではない。リードフレームの形状によっては、両辺パッド構造やL型パッド構造等、各種のパッド構造を有する半導体素子を搭載することができる。次に、本発明の半導体装置の実施形態について、図9ないし図11を参照して説明する。図9は第1の実施形態による半導体装置半導体パッケージを示す平面図である。図10は図9のA-A線に沿った断面図、図11は図9のB-B線に沿った断面図である。これらの図に示す半導体装置11は、素子搭載用の回路基材として、前述した実施形態のリードフレーム1を具備している。図9では樹脂封止部の図示を省略している。リードフレーム1の第1の面上面1aには、第1の素子群12を構成する第1の半導体素子13A、第2の半導体素子13B、第3の半導体素子13Cおよび第4の半導体素子13Dが順に積層されている。第1ないし第4の半導体素子13A~13Dは矩形状の同一形状を有し、それぞれ電極パッド14A~14Dを有している。第1ないし第4の電極パッド14A~14Dは、それぞれ第1ないし第4の半導体素子13A~13Dの外形の一辺、具体的には一方の短辺に沿って配列されている。第1ないし第4の半導体素子13A~13Dはそれぞれ短辺片側パッド構造を有している。第1の半導体素子13Aは、第1の電極パッド14Aが形成された電極形成面を上方に向けて、リードフレーム1の上面1a側の素子搭載領域Xに接着層図示せずを介して接着されている。リードフレーム1の上面1aに支持フィルム7が貼り付けられている場合には、第1の半導体素子13Aは接着層を介して支持フィルム7上に接着される。接着層には一般的なポリイミド樹脂を主成分とするダイアタッチフィルム等が用いられる。他の半導体素子の接着層も同様である。第1の半導体素子13Aはパッド配列辺一方の短辺が第1のアウターリード部3側に位置するように配置されている。第2の半導体素子13Bは、第2の電極パッド14Bが形成された電極形成面を上方に向けて、第1の半導体素子13A上に接着層図示せずを介して接着されている。同様に、第3の半導体素子13Cは第2の半導体素子13B上に、また第4の半導体素子13Dは第3の半導体素子13C上にそれぞれ接着層図示せずを介して接着されている。第2ないし第4の半導体素子13B~13Dは、それぞれ第1の半導体素子13Aとパッド配列辺を同方向に向け、かつ下段側の半導体素子13の電極パッド14第2の半導体素子13Bであれば第1の半導体素子13Aの電極パッド14Aが露出するように、第1の半導体素子13A上に順に階段状に積層されている。第1ないし第4の半導体素子13A~13Dは、それらのパッド配列辺を同方向に向けて積層されており、かつ長辺を揃えると共に、下段側の半導体素子13の電極パッド14が露出するように短辺を長辺方向にずらして階段状に積層されている。従って、第1ないし第4の半導体素子13A~13Dの電極パッド14A~14Dは、いずれも上方に向けて露出させた状態で、第1のアウターリード部3側に位置している。第1ないし第4の半導体素子13A~13Dの電極パッド14A~14Dは、第1のインナーリード2Aと第1の金属ワイヤ15を介して電気的に接続されている。第1ないし第4の電極パッド14A~14Dの電気特性や信号特性が等しい場合には第1の金属ワイヤ15で順に接続することができる。すなわち、第4の電極パッド14Dと第3の電極パッド14Cとの間を金属ワイヤ15で接続する。同様に、第3の電極パッド14Cと第2の電極パッド14Bとの間、第2の電極パッド14Bと第1の電極パッド14Aとの間を金属ワイヤ15で接続する。最後に、第1の電極パッド14Aと第1のインナーリード2Aとを金属ワイヤ15で接続する。各パッド間のワイヤボンディングは個別に実施してもよいし、1本の金属ワイヤで各パッド間を順に接続してもよい。リードフレーム1の第2の面下面1bには、第2の素子群16を構成する第5の半導体素子13E、第6の半導体素子13F、第7の半導体素子13Gおよび第8の半導体素子13Hが順に積層されている。第5ないし第8の半導体素子13E~13Hは矩形状の同一形状を有し、それぞれ電極パッド14E~14Hを有している。第5ないし第8の電極パッド14E~14Hは、それぞれ第5ないし第8の半導体素子13E~13Hの外形の一辺、具体的には一方の短辺に沿って配列されている。第5ないし第8の半導体素子13E~13Hはそれぞれ短辺片側パッド構造を有している。第5の半導体素子13Eは、第5の電極パッド14Eが形成された電極形成面を下方に向けて、リードフレーム1の下面1b側の素子搭載領域Xに接着層図示せずを介して接着されている。第5の半導体素子13Eはパッド配列辺一方の短辺が第1のアウターリード部3側に位置するように配置されている。第5の半導体素子13Eは第1の半導体素子13Aとパッド配列辺を同方向に向け、かつ電極形成面を逆方向上下反対方向に向けて、リードフレーム1を介して配置されている。第6の半導体素子13Fは、第6の電極パッド14Fが形成された電極形成面を下方に向けて、第5の半導体素子13Eの電極形成面に接着層図示せずを介して接着されている。同様に、第7の半導体素子13Gは第6の半導体素子13Fの電極形成面に、また第8の半導体素子13Hは第7の半導体素子13Gの電極形成面にそれぞれ接着層図示せずを介して接着されている。第6ないし第8の半導体素子13F~13Hは、それぞれ第5の半導体素子13Eとパッド配列辺を同方向に向け、かつ下段側の半導体素子13積層方向に対して上段側の半導体素子13の電極パッド14が露出するように、第5の半導体素子13Eの電極形成面上に順に階段状に積層されている。第5ないし第8の半導体素子13E~13Hは、それらのパッド配列辺を第1の素子群12と同方向に向け、かつ長辺を揃えると共に、下段側の半導体素子13の電極パッド14が露出するように短辺を長辺方向にずらして階段状に積層されている。従って、第5ないし第8の半導体素子13E~13Hの電極パッド14E~14Hは、いずれも下方に向けて露出させた状態で、第1のアウターリード部3側に位置している。第5ないし第8の半導体素子13E~13Hの電極パッド14E~14Hは、第2のインナーリード2Bと第2の金属ワイヤ17を介して電気的に接続されている。第5ないし第8の電極パッド14E~14Hの電気特性や信号特性が等しい場合には第2の金属ワイヤ17で順に接続することができる。すなわち、第8の電極パッド14Hと第7の電極パッド14Gとの間を金属ワイヤ17で接続する。同様に、第7の電極パッド14Gと第6の電極パッド14Fとの間、第6の電極パッド14Fと第5の電極パッド14Eとの間を金属ワイヤ17で接続する。最後に、第5の電極パッド14Eと第2のインナーリード2Bとを金属ワイヤ17で接続する。各パッド間のワイヤボンディングは個別に実施してもよいし、1本の金属ワイヤで各パッド間を順に接続してもよい。第1ないし第8の半導体素子13A~13Hの具体例としては、例えばNAND型フラッシュメモリのような半導体メモリ素子が挙げられる。各素子群12、16における半導体素子13の積層数は4個合計で8個に限られるものではない。半導体素子13はNAND型フラッシュメモリのみに限られるものではなく、NAND型フラッシュメモリとそのコントローラ素子との積層物であってもよい。金属ワイヤ15、17は一般的なAuワイヤやCuワイヤ等で構成される。金属ワイヤ15、17の接続にはループ高さを低減することが可能なリバースボンディングを適用することが好ましい。リードフレーム1の上面1a側に搭載された第1の素子群12と下面1b側に搭載された第2の素子群16は、インナーリード部2や金属ワイヤ15、17と共に樹脂封止部18で封止されている。樹脂封止部18には一般的なエポキシ樹脂が用いられる。これらによって、両面積層構造の半導体装置11が構成されている。半導体装置11において、リードフレーム1は最終的に切断されて回路基材を構成する。回路基材は素子搭載領域X、インナーリード部2、アウターリード部3、4および絶縁樹脂5を備える。この実施形態の半導体装置11は半導体メモリ素子を多段に積層して高容量化を図った半導体記憶装置に好適である。半導体装置11は半導体記憶装置以外の半導体装置を構成するものであってもよい。リードフレーム1の上下両面1a、1bに搭載する半導体素子の数はそれぞれ1個以上であればよい。半導体装置11はリードフレーム1の例えは片面側に1個の半導体素子を搭載して構成したものであってもよい。この実施形態の半導体装置11においては、樹脂封止前にリードフレーム1の素子搭載領域Xに位置する第2のインナーリード2Bの隙間に絶縁樹脂5を充填している。このため、リードフレーム1の上下両面1a、1bの素子搭載領域Xに第1および第2の素子群12、16を搭載し、リードフレーム1の素子搭載領域Xを第1の半導体素子13Aと第5の半導体素子13Eとで挟み込んだ場合においても、素子搭載領域Xに位置する第2のインナーリード2Bの隙間が空間としてパッケージ内に残存することはない。このように、素子搭載領域Xに位置する第2のインナーリード2Bの隙間に絶縁樹脂5を充填しておくことによって、半導体装置11内に吸収された水分が第2のインナーリード2Bの隙間に入り込むことに起因するショートの発生等を抑制することができる。従って、この実施形態の半導体装置11によれば、リードフレーム1の上下両面にそれぞれ複数の半導体素子13を搭載し、半導体素子13の搭載数の増加を図った上で、信頼性の向上を図ることが可能となる。すなわち、半導体素子13の搭載数の増加と信頼性の向上を両立させた半導体装置11を提供することができる。さらに、半導体装置11はリードフレーム1の上下両面に半導体素子13を積層して搭載しているため、例えばリードフレームの片面のみに同数の半導体素子を積層して搭載した半導体装置に比べてパッケージ幅を狭くすることができる。パッケージ幅を合わせるために、半導体素子を半数で折り返して積層した場合には中間にスペーサが必要になるため、パッケージ厚が厚くなってしまう。すなわち、半導体装置11によればパッケージサイズの小型化を図ることができる。上述した実施形態ではリードフレーム1上に複数の半導体素子を階段状に積層しているが、複数の半導体素子はパッド配列辺この実施形態では一方の短辺を揃えて積層してもよい。この場合、金属ワイヤの半導体素子と接続された端部を接着層内に埋め込むことによって、金属ワイヤと上段側の半導体素子との接触を防止することができる。なお、リードフレーム1はその片面のみに半導体素子を搭載することを除外するものではない。半導体装置11の構造は上述したような短辺片側パッド構造を有する半導体素子13をリードフレーム1の両面に搭載したものに限られるものではない。例えば、図8に示したリードフレーム10を用いることによって、長辺片側パッド構造を有する半導体素子を両面搭載した半導体装置が構成される。半導体素子の電極パッドはそれぞれ接続領域Yに配置されたインナーリード2A、2Bと金属ワイヤを介して電気的に接続される。実施形態の半導体装置は、第1のインナーリードと第2のインナーリードのうち、少なくとも一方が素子搭載領域Xを介して引き回されるリードフレームを用いる場合に有効である。次に、本発明の第2の実施形態によるリードフレームおよびそれを用いた半導体装置について、図12ないし図17を参照して説明する。図12および図13は第2の実施形態によるリードフレームを示す平面図である。これらの図に示すリードフレーム21は、それに搭載される半導体素子との接続部となるインナーリード部22と、外部接続端子となる第1および第2のアウターリード部23、24とを備えている。第1のアウターリード部23は、複数のアウターリード第1のアウターリード23Aを有している。同様に、第2のアウターリード部24は複数のアウターリード第2のアウターリード24Aを有している。インナーリード部22は、第1のアウターリード23Aに接続された第1のインナーリード25Aと、第2のアウターリード24Aに接続された第2のインナーリード25Bと、第1および第2のアウターリード23A、24Aとは電気的に独立した第3のインナーリード25Cとを有している。リードフレーム21は第1の面上面21aとそれとは反対側の第2の面下面21bとを有している。リードフレーム21は上下両面21a、21bに半導体素子が搭載される両面搭載用のリードフレームである。リードフレーム21の第1の面21aには、第1の素子搭載領域X1が設定されている。図14および図15に示すように、リードフレーム21の第1の素子搭載領域X1には、小形の第1の半導体素子26が搭載される。第1の素子搭載領域X1は第1の半導体素子26の形状に対応している。第1の半導体素子26は、電極パッド27が形成された電極形成面を上方に向けて、リードフレーム21の第1の面21aの第1の素子搭載領域X1に接着層を介して接着されている。第1の半導体素子26は第1の素子群を構成している。第1の半導体素子26の電極パッド27は第1の金属ワイヤ28を介してインナーリード25第1、第2および第3のインナーリード25A、25B、25Cと電気的に接続されている。リードフレーム21の第2の面21bには第2の素子搭載領域X2が設定されている。図14および図15に示すように、リードフレーム21の第2の素子搭載領域X2には、第1の半導体素子26より大きい形状を有する第2の半導体素子2929A、29Bが搭載される。リードフレーム21の第2の面21bには2個の半導体素子29A、29Bが搭載されている。2個の半導体素子29A、29Bは階段状に積層されている。第2の素子搭載領域X2は下段側の半導体素子29Aの形状に対応している。ここでは第1の素子搭載領域X1が内側に位置する第2の素子搭載領域X2を素子搭載領域Xとする。第1の素子搭載領域X1の一部は第2の素子搭載領域X2の外側にはみ出す場合もある。2個の半導体素子29A、29Bは第2の素子群を構成している。下段側の半導体素子29Aは電極パッド30Aが形成された電極形成面を下方に向けて、リードフレーム21の第2の面21bの第2の素子搭載領域X2に接着層を介して接着されている。半導体素子29Bは半導体素子29Aの電極パッド30Aが露出するように、半導体素子29A上に階段状に積層されている。半導体素子29A、29Bの電極パッド30A、30Bはそれぞれ第2の金属ワイヤ31を介してインナーリード25と電気的に接続されている。第2の半導体素子29A、29Bの具体例としては、例えばNAND型フラッシュメモリのような半導体メモリ素子が挙げられる。第1の半導体素子26の具体例としては、例えばNAND型フラッシュメモリのコントローラ素子が挙げられる。第2の素子群における半導体素子29の積層数は2個に限られるものではなく、3個もしくはそれ以上であってもよい。半導体メモリ素子第2の半導体素子29とそのコントローラ素子第1の半導体素子26とを備える半導体装置は半導体記憶装置を構成するものである。第1のアウターリード部23は素子搭載領域Xの一方の短辺に沿って配置されている。第2のアウターリード部24は素子搭載領域Xの他方の短辺に沿って配置されている。第1のアウターリード部23と第2のアウターリード部24とは素子搭載領域Xを介して対向配置されている。第1および第2のアウターリード部23、24は、リードフレーム21を用いて構成した半導体装置半導体パッケージの素子封止部の両短辺からそれぞれアウターリード23A、24Aが突出するように配置されている。第1、第2および第3のインナーリード25A、25B、25Cはそれぞれ素子搭載領域X内を引き回されている。このため、インナーリード25の一部はリードフレーム21の第1の素子搭載領域X1に搭載される第1の半導体素子26と第2の素子搭載領域X2に搭載される第2の半導体素子29Aとに挟まれることになる。第1の半導体素子26と第2の半導体素子29Aとが重なる領域第1の素子搭載領域X1に位置するインナーリード25の隙間部分は、封止樹脂のみでは十分に埋めることができない。そこで、第1の素子搭載領域X1に位置するインナーリード25の隙間には、絶縁樹脂32が充填されている。絶縁樹脂32は半導体装置半導体パッケージの樹脂封止部を構成する樹脂とは別工程で形成される。絶縁樹脂32は樹脂封止部の形成前に予めインナーリード25の隙間に充填されるものである。絶縁樹脂32の構成材料や形成工程は第1の実施形態で示した通りである。第1の実施形態に示したように、リードフレーム21には絶縁樹脂を充填する絶縁樹脂シートの支持フィルムが貼り付けられていてもよい。絶縁樹脂32はインナーリード25の少なくとも第1の素子搭載領域X1に位置する部分の隙間に充填されていればよい。図13において、絶縁樹脂32の充填領域Z1は第1の素子搭載領域X1を含むように設定されている。充填領域Z1に位置するインナーリード25の隙間には絶縁樹脂32が充填されている。さらに、絶縁樹脂32はインナーリード25の脱落や変形を防止する機能を有する。このため、第1の素子搭載領域X1を含む充填領域Z1以外にも、絶縁樹脂32の充填領域を設定することができる。図13に示すように、リードフレーム21は第1の充填領域Z1以外に、第2、第3、第4および第5の充填領域Z2、Z3、Z4、Z5を有している。各領域Z2~Z5に位置するインナーリード25の隙間にも絶縁樹脂32が充填されている。これらによって、インナーリード25に対するワイヤボンディング性やリードフレーム21の取り扱い性が向上する。絶縁樹脂32の充填前にインナーリード25の脱落等が生じるおそれがある場合、そのような部分のインナーリード同士を繋いでおき、絶縁樹脂32の充填後に繋ぎ部分を切断してインナーリード25として機能させることが好ましい。リードフレーム21に搭載された第1および第2の半導体素子26、29は、図16および図17に示すように、インナーリード部22や金属ワイヤ28、31と共に樹脂封止部33で封止され、両面搭載構造の半導体装置34を構成している。半導体装置34において、リードフレーム21は最終的に切断されて回路基材を構成する。第2の実施形態の半導体装置34においては、予めインナーリード25の隙間に絶縁樹脂32を充填している。このため、リードフレーム21の素子搭載領域X1を第1の半導体素子26と第2の半導体素子29Aとで挟み込んだ場合においても、素子搭載領域X1に位置するインナーリード25の隙間が空間としてパッケージ内に残存することはない。上述したように、素子搭載領域X1に位置するインナーリード25の隙間に絶縁樹脂32を充填しておくことによって、半導体装置34内に吸収された水分がインナーリード25の隙間に入り込むことに起因するショートの発生等を抑制することができる。従って、この実施形態の半導体装置34によれば、リードフレーム21の上下両面にそれぞれ半導体素子25、29を搭載する場合に信頼性の向上を図ることが可能となる。さらに、リードフレーム21の上下両面にそれぞれ半導体素子25、29を搭載することによって、半導体装置34の高機能化や低コスト化等を実現することができる。次に、本発明の第3の実施形態によるリードフレームおよびそれを用いた半導体装置について、図18ないし図21を参照して説明する。図18は第3の実施形態によるリードフレームを示す平面図である。図18に示すリードフレーム41は、それに搭載される半導体素子との接続部となるインナーリード部42と、外部接続端子となる第1および第2のアウターリード部43、44とを備えている。第1のアウターリード部43は、複数のアウターリード第1のアウターリード43Aを有している。同様に、第2のアウターリード部44は複数のアウターリード第2のアウターリード44Aを有している。インナーリード部42は、第1のアウターリード43Aに接続された第1のインナーリード45Aと、第2のアウターリード44Aに接続された第2のインナーリード45Bとを有している。リードフレーム41は第1の面上面41aとそれとは反対側の第2の面下面41bとを有している。リードフレーム41は上下両面41a、41bに半導体素子が搭載される両面搭載用のリードフレームである。第2の実施形態と同様に、リードフレーム41の第1の面41aには第1の素子搭載領域X1が設定され、第2の面41bには第2の素子搭載領域X2が設定されている。ここでは第1の素子搭載領域X1が内側に位置する第2の素子搭載領域X2を素子搭載領域Xとする。図19および図20に示すように、リードフレーム41の第1の素子搭載領域X1には第1の半導体素子26が搭載され、第2の素子搭載領域X2には第1の半導体素子26より大きい形状外形を有する第2の半導体素子2929A、29Bが搭載される。第2の素子搭載領域X2には2個半導体素子29A、29Bが階段状に積層されている。第1の半導体素子26は第1の素子群を構成し、第2の半導体素子29A、29Bは第2の素子群を構成している。第1および第2の半導体素子26、29のリードフレーム41に対する搭載構造や接続構造は第2の実施形態と同様である。第1のアウターリード部43は素子搭載領域Xの一方の短辺に沿って配置されている。第2のアウターリード部44は素子搭載領域Xの他方の短辺に沿って配置されている。第1のアウターリード部43と第2のアウターリード部44とは素子搭載領域Xを介して対向配置されている。第1および第2のアウターリード部43、44は、リードフレーム41を用いて構成した半導体装置半導体パッケージの素子封止部の両短辺からそれぞれアウターリード43A、44Aが突出するように配置されている。第1および第2のインナーリード45A、45Bはそれぞれ素子搭載領域X内を引き回されている。このため、インナーリード45の一部具体的には第1のインナーリード45Aの一部は、第1の素子搭載領域X1に搭載される第1の半導体素子26と第2の素子搭載領域X2に搭載される第2の半導体素子29Aとに挟まれることになる。第1の半導体素子26と第2の半導体素子29Aとが重なる領域第1の素子搭載領域X1に位置するインナーリード45の隙間部分は、封止樹脂のみで十分に埋めることができない。そこで、第1の素子搭載領域X1に位置するインナーリード25の隙間に、予め絶縁樹脂46を充填する。第3の実施形態においては、第1の半導体素子26の接着剤樹脂絶縁樹脂を利用してインナーリード45の隙間に絶縁樹脂46を充填する。すなわち、リードフレーム41の第1の素子搭載領域X1に絶縁性の接着剤ペースト接着性を有する絶縁樹脂ペーストを塗布する。接着剤ペーストの塗布層上に第1の半導体素子26を押しつけて接着する。この際、接着剤ペーストはインナーリード25の隙間に入り込む。これによって、インナーリード25の隙間に絶縁樹脂46を充填する。第1の半導体素子26の接着層および絶縁樹脂46として機能する接着剤ペーストは、インナーリード45の隙間への充填量を考慮して塗布する。接着剤ペーストの塗布量が不足すると、第1の半導体素子26がリードフレーム41と接触するおそれがある。第1の半導体素子26の裏面接着面には、接着剤ペーストの塗布量が不足した場合にリードフレーム41と接触することを防止するために、絶縁層47が設けられている。絶縁層47は第1の半導体素子26の裏面に絶縁フィルムを貼り付けて形成される。リードフレーム41に搭載された第1および第2の半導体素子26、29は、図21に示すように、インナーリード部42や金属ワイヤ28、31と共に樹脂封止部33で封止され、両面搭載構造の半導体装置48を構成している。半導体装置48において、リードフレーム41は最終的に切断されて回路基材を構成する。この実施形態の半導体装置48においては、樹脂封止前にインナーリード45の隙間に絶縁樹脂46を充填している。このため、リードフレーム41の素子搭載領域X1を第1の半導体素子26と第2の半導体素子29Aとで挟み込んだ場合においても、素子搭載領域X1に位置するインナーリード45の隙間が空間としてパッケージ内に残存することはない。このように、素子搭載領域X1に位置するインナーリード45の隙間に絶縁樹脂46を充填しておくことによって、半導体装置48内に吸収された水分がインナーリード45の隙間に入り込むことに起因するショートの発生等を抑制することができる。この実施形態の半導体装置48によれば、リードフレーム41の上下両面にそれぞれ半導体素子26、29を搭載する場合においても信頼性の向上を図ることが可能となる。さらに、リードフレーム41の上下両面にそれぞれ半導体素子26、29を搭載することによって、半導体装置48の高機能化や低コスト化等を実現することができる。なお、本発明は上記した各実施形態に限定されるものではなく、表裏両面に半導体素子が搭載されるリードフレームやそれを用いた両面搭載構造の半導体装置に適用することができる。そのようなリードフレームや半導体装置も本発明に含まれるものである。また、本発明の実施形態は本発明の技術的思想の範囲内で拡張もしくは変更することができ、この拡張、変更した実施形態も本発明の技術的範囲に含まれるものである。