"半導体基板の上方に形成され、格子定数が前記半導体基板の格子定数より大きい量子ドットと、前記量子ドットの側面に接するように前記半導体基板の上方に形成され、格子定数が、前記半導体基板の格子定数の0.79倍~1.005倍の範囲内であり、前記量子ドットの格子定数より小さく、ヤング率が、前記半導体基板のヤング率より小さいサイドバリア層とを有することを特徴とする量子半導体装置。請求項1記載の量子半導体装置において、前記半導体基板上に形成され、前記半導体基板に格子整合する半導体層を更に有し、前記量子ドット及び前記サイドバリア層は、前記半導体層上に形成されており、前記サイドバリア層の前記格子定数は、前記半導体層の格子定数の0.79倍~1.005倍の範囲内であり、前記サイドバリア層の前記ヤング率は、前記半導体層のヤング率より小さいことを特徴とする量子半導体装置。請求項1又は2記載の量子半導体装置において、前記半導体基板は、GaAsにより形成されていることを特徴とする量子半導体装置。請求項1乃至3のいずれか1項に記載の量子半導体装置において、前記サイドバリア層は、ZnSe、ZnS、ZnSeS、ZnTeS、BeZnSe、CdZnS、又は、これらの化合物により形成されていることを特徴とする量子半導体装置。請求項1乃至3のいずれか1項に記載の量子半導体装置において、前記サイドバリア層は、CuAlS2、CuGaS2、CuInS2、CuAlSe2、CuGaSe2、又は、これらの化合物により形成されていることを特徴とする量子半導体装置。請求項1乃至3のいずれか1項に記載の量子半導体装置において、前記サイドバリア層は、GaN、InN、又は、InGaNにより形成されていることを特徴とする量子半導体装置。請求項1乃至6のいずれか1項に記載の量子半導体装置において、複数の前記量子ドットが積層されており、複数の前記サイドバリア層が積層されていることを特徴とする量子半導体装置。請求項1乃至7のいずれか1項に記載の量子半導体装置において、前記量子ドットは、InAs、InGaAs、InAlAs、又は、InSbAsにより形成されていることを特徴とする量子半導体装置。請求項1乃至8のいずれか1項に記載の量子半導体装置において、前記量子ドットは、S-Kモードにより自己形成された三次元成長島により形成されていることを特徴とする量子半導体装置。半導体基板の上方に、格子定数が前記半導体基板の格子定数より大きい量子ドットを形成する工程と、格子定数が、前記半導体基板の格子定数の0.79倍~1.005倍の範囲内であり、前記量子ドットの格子定数より小さく、ヤング率が、前記半導体基板のヤング率より小さいサイドバリア層を、前記量子ドットの側面に接するように前記半導体基板の上方に形成する工程とを有することを特徴とする量子半導体装置の製造方法。しかしながら、提案されている半導体光増幅器等は、動作波長が十分に長く、しかも、利得異方性が十分に低いという要求を、必ずしも十分に満足し得るものではなかった。本発明の目的は、動作波長を長波長化し得るとともに、利得異方性を十分に低減し得る量子半導体装置及びその製造方法を提供することにある。実施形態の一観点によれば、半導体基板の上方に形成され、格子定数が前記半導体基板の格子定数より大きい量子ドットと、前記量子ドットの側面に接するように前記半導体基板の上方に形成され、格子定数が、前記半導体基板の格子定数の0.79倍~1.005倍の範囲内であり、前記量子ドットの格子定数より小さく、ヤング率が、前記半導体基板のヤング率より小さいサイドバリア層とを有することを特徴とする量子半導体装置が提供される。実施形態の他の観点によれば、半導体基板の上方に、格子定数が前記半導体基板の格子定数より大きい量子ドットを形成する工程と、格子定数が、前記半導体基板の格子定数の0.79倍~1.005倍の範囲内であり、前記量子ドットの格子定数より小さく、ヤング率が、前記半導体基板のヤング率より小さいサイドバリア層を、前記量子ドットの側面に接するように前記半導体基板の上方に形成する工程とを有することを特徴とする量子半導体装置の製造方法が提供される。開示の量子半導体装置及びその製造方法によれば、サイドバリア層の材料として、格子定数が、半導体基板の格子定数の0.79倍~1.005倍の範囲内であり、量子ドットの格子定数より小さい材料を用いる。しかも、サイドバリア層のヤング率は、半導体基板のヤング率より小さい。このため、量子ドットに大きな格子歪みが加わるのを防止しつつ、量子ドットにおける格子歪みの異方性を制御し得る。このため、動作波長を長波長化するとともに、利得異方性を低減することが可能となり、ひいては、動作波長が長く、且つ、偏光無依存の量子半導体装置を提供することが可能となる。[第1実施形態]第1実施形態による量子半導体装置及びその製造方法について図1乃至図10を用いて説明する。量子半導体装置まず、本実施形態による量子半導体装置について図1乃至図6を用いて説明する。図1は、本実施形態による量子半導体装置を示す断面図である。なお、ここでは、本実施形態を半導体レーザや半導体光増幅器等に適用する場合を例に説明するが、本実施形態は、半導体レーザや半導体光増幅器に限定されるものではなく、様々な量子半導体装置に適用し得る。図1に示すように、半導体基板10上には、複数の半導体層12,14,16を含む下地層18が形成されている。半導体基板10としては、例えばn型のGaAs基板が用いられている。半導体基板10としてGaAs基板を用いているのは、GaAs基板はInP基板と比較して安価であり、低コスト化に寄与し得るためである。下地層18は、例えば、半導体基板10上に形成されたバッファ層12と、バッファ層12上に形成された下部クラッド層14と、下部クラッド層14上に形成された下部バリア層16とを有している。バッファ層12は、半導体基板10と格子整合することが好ましい。ここでは、バッファ層12の材料として、例えばn型のGaAsが用いられている。バッファ層12の厚さは、例えば500nm程度とする。なお、本願の明細書及び特許請求の範囲において、格子整合するとは、完全に格子整合する場合のみならず、実質的に格子整合する場合をも含むものとする。下部クラッド層14は、半導体基板10及びバッファ層12と格子整合することが好ましい。ここでは、下部クラッド層14の材料として、例えば、n型のAl0.35Ga0.65Asが用いられている。下部クラッド層14の厚さは、例えば1.5μm程度とする。下部バリア層16は、半導体基板10、バッファ層12及び下部クラッド層14と格子整合することが好ましい。ここでは、下部バリア層16の材料として、例えばGaAsが用いられている。下部バリア層16の厚さは、例えば50nm程度とする。こうして、半導体基板10上に下地層18が形成されている。下地層18上には、複数の量子ドット20が形成されている。量子ドット20の材料としては、半導体基板10や下地層18より格子定数より大きい材料が用いられている。ここでは、量子ドット20の材料として、例えばInAsが用いられている。量子ドット20は、S-KStranskiKrastanowモードにより自己形成された三次元成長島により形成されている。S-Kモードとは、エピタキシャル成長される半導体結晶が、成長開始当初は2次元成長膜成長するが、膜の弾性限界を超えた段階で3次元成長するモードのことである。下地の材料と格子定数が異なる膜をエピタキシャル成長することにより、3次元成長島より成る量子ドットが自己形成される。S-Kモードは、量子ドットを容易に自己形成することができるモードであるため、量子半導体装置等の分野で広く用いられている。量子ドット20を用いた量子半導体装置における利得異方性は、量子ドット20における格子歪みの異方性に依存する。z方向、即ち、半導体基板10の主面の法線方向における格子歪みεzzが、x方向の格子歪みεxxやy方向の格子歪みεyy、即ち、半導体基板10の面内方向における格子歪より大きい場合には、TE偏光に対する利得が大きい傾向がある。一方、x方向の格子歪みεxxやy方向の格子歪みεyyがz方向の格子歪みεzzより大きい場合には、TM偏光に対する利得が大きい傾向がある。このため、量子ドット20における格子歪みの各方向成分の大きさを調整することにより、利得異方性を低減することが可能である。また、量子ドット20を用いた量子半導体装置における利得異方性は、量子ドット20の形状の異方性、より具体的には、量子ドット20のアスペクト比縦横比に依存する。即ち、量子ドット20のアスペクト比を大きくしていくと、TM偏光に対する利得が上昇する。一方、量子ドット20のアスペクト比を小さくしていくと、TM偏光に対する利得が低下する。このように、量子ドット20を用いた量子半導体装置における利得異方性は、量子ドット20における格子歪みの異方性や量子ドット20の形状の異方性に依存する。このため、量子ドット20における格子歪みの各方向成分の大きさや量子ドット20のアスペクト比等を適宜調整すれば、TE偏光に対する利得とTM偏光に対する利得とのバランスを調整することが可能である。そして、TE偏光に対する利得とTM偏光に対する利得とが同等になるように、量子ドット20の格子歪みの各方向成分の大きさや量子ドット20のアスペクト比等を適宜調整すれば、利得異方性を十分に低減することが可能である。そして、偏光無依存の量子半導体装置を提供することも可能となる。量子ドット20の底面の寸法は、例えば20~30nm程度とする。量子ドット20の高さは、例えば10~20nm程度とする。なお、量子ドット20の寸法は、上記に限定されるものではない。偏光依存性が十分に低減されるように、量子ドット20の寸法を適宜設定すればよい。上述したように、量子ドット20の材料としては、半導体基板10や下地層18より格子定数の大きい材料が用いられている。このため、後述するサイドバリア層22により量子ドット20の格子歪みを制御していない状態においては、量子ドット20には、x方向及びy方向半導体基板の面内方向に圧縮歪みが生じている一方、z方向高さ方向に引っ張り歪みが生じている。そこで、本実施形態では、格子定数が比較的小さいサイドバリア層22を、量子ドット20の側面に接するように下地層18上に形成している。サイドバリア層22は、複数の量子ドット20間を埋め込むように形成されている。量子ドット20とサイドバリア層22とにより量子ドット層24が形成されている。格子定数が比較的小さいサイドバリア層22を量子ドット20の側面に接するように形成するため、量子ドット20における縦方向の引っ張り歪みがサイドバリア層22により緩和され、量子ドット20における格子歪みの異方性が緩和される。サイドバリア層22の材料としては、格子定数が比較的小さく、且つ、ヤング率が比較的小さい材料が用いられている。本実施形態において、ヤング率が比較的小さい材料をサイドバリア層22の材料として用いているのは、以下のような理由によるものである。即ち、量子ドット20の材料として用いられているInAsは、ヤング率が比較的小さい材料、即ち、比較的柔らかい材料である。このような柔らかい材料の量子ドット20間を埋め込むように硬い材料のサイドバリア層22を形成した場合には、量子ドット20に大きな歪みが加わる。具体的には、量子ドット20におけるHydrostatic歪みが大きくなる。Hydrostatic歪みとは、量子ドット20における格子済みの各方向成分の総和のことであり、εxxεyyεzzで定義される。量子ドット20のバンドギャップEgは、以下のような式で近似される。Eg≒Eg0aεxxεyyεzzここで、aa<0は変形ポテンシャルを示している。Eg0は、バルク材料のバンドギャップを示している。動作波長の長さは、バンドギャップの大きさに反比例する。従って、量子ドット20における圧縮Hydrostatic歪みが大きくなると、動作波長は短くなる。このように、サイドバリア層22の材料として、ヤング率が比較的大きい材料を用いた場合には、量子ドット20のバンドギャップが大きくなり、動作波長が短くなる。従って、サイドバリア層22の材料として、ヤング率が比較的大きい材料を用いた場合には、動作波長の長波長化を実現することが困難である。このような理由により、本実施形態では、サイドバリア層22として、ヤング率が比較的小さい材料を用いている。具体的には、半導体基板10や半導体層16の材料よりヤング率の小さい材料が、サイドバリア層22の材料として用いられている。サイドバリア層22の材料として、格子定数が比較的低く、且つ、ヤング率が比較的小さい材料を用いているため、利得異方性を低減することが可能となるとともに、動作波長の長波長化を実現することが可能となる。図2は、各材料の格子定数及びヤング率を示すグラフである。図2における横軸は、格子定数を示している。図2における縦軸は、ヤング率を示している。図3は、量子ドットにおける格子歪みのシミュレーション結果を示すグラフである。図3における横軸は、量子ドット20の中心からの距離を示している。図3における縦軸は、量子ドット20における格子歪みを示している。図3における太い実線及び太い破線は、サイドバリア層の材料としてZnSe0.7S0.3を用いた場合を示している。ZnSe0.7S0.3のヤング率は、49GPa程度であり、比較的小さい。図3における細い実線及び細い破線は、サイドバリア層の材料としてGaAs0.7P0.3を用いた場合を示している。GaAs0.7P0.3のヤング率は、90GPa程度であり、比較的大きい。太い実線及び細い実線は、いずれもz方向、即ち、半導体基板10の主面の法線方向における格子歪みを示している。太い破線及び細い破線は、いずれもx方向又はy方向、即ち、半導体基板10の面内方向における格子歪みを示している。シミュレーションの条件は、以下の通りとした。即ち、半導体基板10としては、GaAs基板を用いた。量子ドット20の材料としては、InAsを用いた。量子ドット20のx方向、y方向の寸法はそれぞれ25nmとし、量子ドット20のz方向の寸法は20nmとした。図3から分かるように、サイドバリア層22の材料として、ヤング率が比較的小さいZnSe0.7S0.3を用いた場合には、量子ドットにおいて、z方向の格子歪み曲線とx方向又はY方向の格子歪み曲線とが交差する。このことから、サイドバリア層20の材料として、ヤング率が比較的小さい材料を用いた場合には、量子ドット20における格子歪みの異方性を容易に低減し得ることが分かる。一方、サイドバリア層22の材料として、ヤング率が比較的大きいGaAs0.7P0.3を用いた場合には、量子ドット20において、z方向の格子歪み曲線とx方向又はY方向の格子歪み曲線とは交差しない。このことから、サイドバリア層22の材料として、ヤング率が比較的大きい材料を用いた場合には、量子ドット20における格子歪みの異方性を低減することが困難であることが分かる。図4は、サイドバリア層の組成と量子ドットにおける格子歪みとの関係のシミュレーション結果を示すグラフである。図4における横軸は、サイドバリア層22の材料として用いられるZnSe1-ySy又はGaAs1-yPyにおける組成yを示している。図4における縦軸は、量子ドットにおける格子歪みを示している。図4における太い実線は、サイドバリア層22の材料としてZnSe1-ySyを用いた場合における量子ドットのBiaxial歪みを示している。図4における細い実線は、サイドバリア層22の材料としてGaAs1-yPyを用いた場合における量子ドットのBiaxial歪みを示している。なお、Biaxial歪みは、εzz-εxxεyy/2で定義される。図4における太い破線は、サイドバリア層22の材料としてZnSe1-ySyを用いた場合におけるHydrostatic歪みを示している。図4における細い破線は、サイドバリア層22の材料としてGaAs1-yPyを用いた場合におけるHydrostatic歪みを示している。なお、上述したように、Hydrostatic歪みは、量子ドットにおける格子済みの各方向成分の総和であり、εxxεyyεzzで定義される。シミュレーションの条件は、以下の通りとした。即ち、半導体基板10の材料としては、GaAsを用いた。量子ドット20の材料としては、InAsを用いた。量子ドット20のx方向、y方向の寸法はそれぞれ25nmとし、量子ドット20のz方向の寸法は20nmとした。図4から分かるように、量子ドット20におけるBiaxial歪みの大きさは、組成yの大きさに依存する。このことから、組成yの大きさを適宜設定することにより、量子ドット20におけるBiaxial歪みを適宜設定し得ることが分かる。また、図4から分かるように、サイドバリア層22の材料としてZnSe1-ySyを用いた場合には、サイドバリア層22の材料としてGaAs1-yPyを用いた場合と比較して、Hydrostatic歪みが小さくなる。このため、サイドバリア層22の材料としてZnSe1-ySyを用いた場合には、サイドバリア層22の材料としてGaAs1-yPyを用いた場合と比較して、量子ドット20におけるバンドギャップが小さくなる。動作波長の大きさは、バンドギャップの大きさに反比例する。従って、サイドバリア層22の材料としてZnSe1-ySyを用いることにより、動作波長の長波長化を実現することが可能となることが分かる。図5は、サイドバリア層の組成と動作波長との関係を示すグラフである。図5における横軸は、サイドバリア層22の材料として用いられるZnSe1-ySy又はGaAs1-yPyにおける組成yを示している。図5における縦軸は、動作波長を示している。図5における太い実線は、サイドバリア層22の材料としてZnSe1-ySyを用いた場合における軽正孔lightholeの動作波長を示している。図5における太い破線は、サイドバリア層22の材料としてZnSe1-ySyを用いた場合における重正孔heavyholeの動作波長を示している。図5における細い実線は、サイドバリア層22の材料としてGaAs1-yPyを用いた場合における軽正孔の動作波長を示している。図5における細い破線は、サイドバリア層22の材料としてGaAs1-yPyを用いた場合における重正孔の動作波長を示している。シミュレーションの条件は、以下の通りとした。即ち、半導体基板10の材料としては、GaAsを用いた。量子ドット20の材料としては、InAsを用いた。量子ドット20のx方向、y方向の寸法はそれぞれ25nmとし、量子ドット20のz方向の寸法は20nmとした。軽正孔の動作波長曲線と重正孔の動作波長曲線とが交差する箇所の波長は、偏光無依存に対応するものである。図5から分かるように、サイドバリア層22の材料としてGaAs1-yPyを用いた場合における軽正孔の動作波長曲線と重正孔の動作波長曲線との交差箇所の波長は、1.3μmより短くなっている。これに対し、サイドバリア層22の材料としてZnSe1-ySyを用いた場合における軽正孔の動作波長曲線と重正孔の動作波長曲線との交差箇所の波長は、1.42μm程度であり、1.3μmに対して十分に長くなっている。このことから、サイドバリア層22の材料としてZnSe1-ySyを用いることにより、動作波長を1.3μm以上とすることが可能となることが分かる。動作波長を1.3μm以上とすることが可能となるため、サイドバリア層22の材料としてZnSe1-ySyを用いることにより、通信波長帯で用い得る量子半導体装置を提供し得ることが分かる。図6は、サイドバリア層の格子定数を半導体基板の格子定数の1.005倍とした場合における量子ドットの格子歪みのシミュレーション結果を示すグラフである。図6における横軸は、量子ドット20の中心からの距離を示している。図6における縦軸は、量子ドットにおける格子歪みを示している。図6における太い実線は、z方向における格子歪みを示している。図6における太い破線は、x方向又はy方向における格子歪みを示している。シミュレーションの条件は、以下の通りとした。即ち、サイドバリア層22の格子定数は、半導体基板10の格子定数の1.005倍とした。サイドバリア層22のヤング率は、ZnSeのヤング率と同等とした。半導体基板10の材料としては、GaAsを用いた。量子ドット20の材料としては、InAsを用いた。量子ドット20のx方向、y方向の寸法は20nmとし、量子ドット20のz方向の寸法は20nmとした。図6から分かるように、量子ドット20の中心の近傍において、z方向の格子歪みとx方向又はY方向の格子歪みとがほぼ同等となる。サイドバリア層22の格子定数を、半導体基板10の格子定数の1.005倍より大きくした場合には、z方向の格子歪みとx方向又はY方向の格子歪みとを同等とすることが困難となると考えられる。従って、サイドバリア層22の格子定数を、半導体基板10の格子定数の1.005倍より大きくした場合には、利得異方性を十分に低減することが困難となる。従って、サイドバリア層22の格子定数は、半導体基板10や半導体層16の格子定数の1.005倍以下であることが好ましい。一方、サイドバリア層22の格子定数が、半導体基板10や半導体層16の格子定数に対して過度に小さい場合には、良好な結晶性が得られない。GaNの格子定数は、半導体基板10に用いられているGaAsの格子定数の0.796002倍であるが、サイドバリア層22の材料としてGaNを用いた場合であっても、動作波長を十分に長くすることが可能であり、利得異方性を十分に低減することが可能である。従って、サイドバリア層22の格子定数をGaNと同程度まで小さくしても、動作波長を十分に長くすることは可能であり、利得異方性を十分に低減することは可能である。従って、サイドバリア層22の格子定数は、半導体基板10や半導体層16の格子定数の少なくとも0.79倍以上とすればよい。このように、利得異方性の十分に低い量子半導体装置を得るためには、サイドバリア層22の材料として、格子定数が、半導体基板10等の格子定数の0.79倍~1.005倍の範囲内であり、量子ドット20の格子定数より小さい材料を用いることが好ましい。更には、サイドバリア層22の材料として、格子定数が、半導体基板10等の格子定数の0.79倍~1.005倍の範囲内とすることが好ましい。また、サイドバリア層22の材料は、ヤング率が半導体基板10等のヤング率より小さいことが好ましい。このような条件を満たす材料としては、例えば、上述したZnSeS、即ち、ZnSe1-ySy0≦y≦1が挙げられる。本実施形態において半導体基板10や半導体層16の材料として用いられているGaAsの格子定数は、0.565325nmである。一方、ZnSeSの格子定数は、0.542~0.56676nmである。ZnSeSの格子定数は、GaAsの格子定数の0.79倍~1.005倍の範囲内であり、且つ、量子ドット20の格子定数より小さい。従って、ZnSeSにより形成されたサイドバリア層22の格子定数は、格子定数に関しての上記の要件を満たしている。また、半導体基板10や半導体層16の材料として用いられているGaAsのヤング率は、85GPaである。一方、ZnSeSのヤング率は、48.4~50.3GPaである。ZnSeSのヤング率は、GaAsのヤング率より小さい。従って、ZnSeSにより形成されたサイドバリア層22のヤング率は、ヤング率に関しての上記の要件を満たしている。従って、本実施形態では、サイドバリア層22の材料として、ZnSe1-ySy0≦y≦1を用いる。このように、本実施形態によれば、サイドバリア層22の材料として、格子定数が、半導体基板10等の格子定数の0.79倍~1.005倍の範囲内であり、且つ、量子ドット20の格子定数より小さい材料が用いられている。しかも、サイドバリア層22のヤング率は、半導体基板10等のヤング率より小さい。このため、本実施形態によれば、量子ドット20に大きな格子歪みが加わるのを防止しつつ、量子ドット20における格子歪みの異方性を制御し得る。量子ドット20に大きな格子歪みが加わらないため、量子ドット20のバンドギャップを小さくすることができ、動作波長を長波長化することができる。量子ドットにおける格子歪みの異方性を制御し得るため、利得異方性を低減することが可能となる。このように、本実施形態によれば、動作波長を長波長化するとともに、利得異方性を低減することが可能となり、ひいては、動作波長が長く、且つ、偏光無依存の量子半導体装置を提供することが可能となる。量子ドット層24上には、複数の半導体層26,28,30を含むキャップ層32が形成されている。キャップ層32は、例えば、量子ドット層24上に形成された上部バリア層26と、上部バリア層26上に形成された上部クラッド層28と、上部クラッド層28上に形成されたコンタクト層30とを有している。上部バリア層26の材料としては、例えばGaAsが用いられている。上部バリア層26の厚さは、例えば50nm程度とする。上部クラッド層28の材料としては、例えばp型のAl0.35Ga0.65Asが用いられている。上部クラッド層28の厚さは、例えば1μm程度とする。コンタクト層30の材料としては、例えばp型のGaAsが用いられている。コンタクト層30の厚さは、例えば300nm程度とする。こうして、本実施形態による量子半導体装置が形成されている。このように、本実施形態によれば、サイドバリア層22の材料として、格子定数が比較的小さく、且つ、ヤング率が比較的小さい材料が用いられている。具体的には、サイドバリア層22の材料として、格子定数が、半導体基板10や半導体層16の格子定数の0.79倍~1.005倍の範囲内であり、且つ、量子ドット20の格子定数より小さい材料が用いられている。しかも、サイドバリア層22のヤング率は、半導体基板10や半導体層16のヤング率より小さい。このようなサイドバリア層22は、量子ドット20に大きな格子歪みを加えることなく、量子ドット20における格子歪みの異方性を制御し得る。このため、本実施形態によれば、利得異方性を低減することが可能となり、ひいては、偏光無依存の量子半導体装置を提供することが可能となる。量子半導体装置の製造方法次に、本実施形態による量子半導体装置の製造方法を図7乃至図10を用いて説明する。図7乃至図10は、本実施形態による量子半導体装置の製造方法を示す工程断面図である。まず、半導体基板10上の全面に、以下のようにして、複数の半導体層12,14,16を含む下地層18を形成する。即ち、まず、図7aに示すように、半導体基板10上の全面に、例えばMBEMolecularBeamEpitaxy、分子線エピタキシー法又はMOCVDMetalOrganicChemicalVaporDeposition、有機金属気相成長法等により、バッファ層12を形成する。バッファ層12は、半導体基板10と格子整合することが好ましい。半導体基板としては、例えばn型のGaAs基板を用いる。バッファ層12の材料としては、例えばn型のGaAsを用いる。バッファ層12の厚さは、例えば500nm程度とする。バッファ層12の成長温度は、例えば580°C程度とする。次に、図7bに示すように、バッファ層12上の全面に、例えばMBE法又はMOCVD法等により、下部クラッド層14を形成する。下部クラッド層14は、半導体基板10及びバッファ層12と格子整合することが好ましい。下部クラッド層14の材料としては、例えば、n型のAl0.35Ga0.65Asを用いる。下部クラッド層14の厚さは、例えば1.5μm程度とする。下部クラッド層14の成長温度は、例えば580°C程度とする。次に、図7cに示すように、下部クラッド層14上の全面に、例えばMBE法又はMOCVD法等により、下部バリア層16を形成する。下部バリア層16は、半導体基板10、バッファ層12及び下部クラッド層14に格子整合することが好ましい。下部バリア層16の材料としては、例えばGaAsを用いる。下部バリア層16の厚さは、例えば50nm程度とする。下部バリア層16の成長温度は、例えば580°C程度とする。こうして、半導体基板10上に複数の半導体層12,14,16を含む下地層18が形成される。次に、図8aに示すように、例えばMBE法又はMOCVD法等により、下地層18上に量子ドット20を形成する。量子ドット20の材料としては、格子定数が半導体基板10や半導体層16の格子定数より大きい材料を用いる。ここでは、量子ドット20の材料として、例えばInAsを用いる。量子ドット20の材料として、下地の半導体層16の材料と格子定数が異なる材料を用いるため、半導体層16上には、S-Kモードにより形成された三次元成長島により量子ドット20が自己形成される。量子ドット20の密度は、例えば1×1010~1×1011cm-2程度とする。量子ドット20の成長温度は、例えば400~530°C程度とする。量子ドット20の底面の寸法は、例えば20~30nm程度とする。量子ドット20の高さは、例えば10~20nm程度とする。なお、量子ドット20の寸法は、これに限定されるものではない。利得異方性は量子ドット20のアスペクト比に依存するため、利得異方性が十分に低減されるように量子ドット20のアスペクト比を適宜調整することが好ましい。また、ここでは、S-Kモードにより量子ドット20を自己形成する場合を例に説明したが、これに限定するものではない。例えば、液滴エピタキシー法やパターニング等により量子ドット20を形成することも可能である。次に、図8bに示すように、例えばMBE法又はMOCVD法等により、量子ドット20間を埋め込むように下地層16上にサイドバリア層22を形成する。サイドバリア層22は、量子ドット20の側面に接する。サイドバリア層22の材料としては、例えば、ZnSe1-ySyを用いる。サイドバリア層22における組成yは、例えば0.2とする。サイドバリア層22の厚さは、例えば20nm程度とする。なお、サイドバリア層22における組成yは、これに限定されるものではない。利得異方性はサイドバリア層22の組成yに依存するため、利得異方性が十分に低減されるようにサイドバリア層22の組成yを適宜調整することが好ましい。次に、図8cに示すように、量子ドット20のうちのサイドバリア層22の上面より高い位置に突出している部分を除去する。量子ドット20のうちのサイドバリア層22の上面より高い位置に突出している部分を除去する際には、例えばIndium-Flush法を用いることができる。Indium-Flush法は、熱処理を行うことにより、サイドバリア層22の上面より高い位置に突出している量子ドット20の上部を除去する手法である。熱処理温度は、例えば480°C程度とする。これにより、量子ドット20のうちのサイドバリア層22の上面より上方に突出している部分が除去され、サイドバリア層22の上面の高さと量子ドット20の上面の高さとが同等程度となる。量子ドット20とサイドバリア層22とにより、量子ドット層24が形成される。次に、量子ドット層24上に、以下のようにして、複数の半導体層26,28,30を含むキャップ層32を形成する。即ち、まず、図9aに示すように、量子ドット層24上の全面に、例えばMBE法又はMOCVD法等により、上部バリア層26を形成する。上部バリア層26の材料としては、例えばGaAsを用いる。上部バリア層26の厚さは、例えば50nm程度とする。次に、図9bに示すように、上部バリア層26上の全面に、例えばMBE法又はMOCVD法等により、上部クラッド層28を形成する。上部クラッド層28の材料としては、例えばp型のAl0.35Ga0.65Asを用いる。上部クラッド層28の厚さは、例えば1μm程度とする。次に、図10に示すように、上部クラッド層28上の全面に、例えばMBE法又はMOCVD法等により、コンタクト層30を形成する。コンタクト層30の材料としては、例えばp型のGaAsを用いる。コンタクト層30の厚さは、例えば300nm程度とする。こうして、複数の半導体層26,28,30を含むキャップ層32が量子ドット層24上に形成される。こうして、本実施形態による量子半導体装置が形成されている。このように、本実施形態によれば、格子定数が比較的小さく、且つ、ヤング率が比較的小さいサイドバリア層22を量子ドット20の側面に接するように形成する。本実施形態によれば、このようなサイドバリア層22を形成するため、量子ドット20に大きな格子歪みを加えることなく、量子ドット20における格子歪みの異方性を制御し得る。このため、本実施形態によれば、利得異方性を比較的容易に低減することができ、ひいては、偏光無依存の量子半導体装置を提供することが可能となる。[第2実施形態]第2実施形態による量子半導体装置及びその製造方法を図11乃至図16を用いて説明する。図1乃至図10に示す第1実施形態による量子半導体装置及びその製造方法と同一の構成要素には、同一の符号を付して説明を省略または簡潔にする。量子半導体装置まず、本実施形態による量子半導体装置について図11を用いて説明する。図11は、本実施形態による量子半導体装置を示す断面図である。本実施形態による量子半導体装置は、複数の量子ドット20a~20eを積層させた量子ドット積層体コラムナ量子ドット34が形成されているものである。図1に示すように、下地層18上には、量子ドット20aが形成されている。量子ドット20aの材料は、第1実施形態において上述した量子ドット20の材料と同様に、例えばInAsとする。量子ドット20aのx方向、y方向の寸法は、例えば25nm程度とする。量子ドット20aのz方向の寸法は、例えば4nm程度とする。下地層18上には、量子ドット20aの側面に接するようにサイドバリア層22aが形成されている。サイドバリア層22aの材料は、第1実施形態において上述したサイドバリア層22の材料と同様に、例えば、ZnSe1-ySy0≦y≦1とする。サイドバリア層20aの厚さは、例えば4nm程度とする。量子ドット20aとサイドバリア層22aとにより量子ドット層24aが形成されている。量子ドット層24a上には、量子ドット20bが形成されている。かかる量子ドット20bは、下層の量子ドット20aと重なり合うように形成されている。量子ドット20bの下面は、量子ドット20aの上面と接している。量子ドット20bの材料は、量子ドット20aの材料と同様に、例えばInAsとする。量子ドット20bのx方向、y方向の寸法は、例えば量子ドット20aと同程度とする。量子ドット20bのz方向の寸法は、例えば量子ドット20aと同程度とする。量子ドット層24a上には、量子ドット20bの側面に接するようにサイドバリア層22bが形成されている。サイドバリア層22bの材料は、サイドバリア層22aの材料と同様に、例えば、ZnSe1-ySy0≦y≦1とする。サイドバリア層22bの厚さは、例えばサイドバリア層22aと同程度とする。量子ドット20bとサイドバリア層22bとにより量子ドット層24bが形成されている。量子ドット層24b上には、量子ドット20cが形成されている。かかる量子ドット20cは、下層の量子ドット20bと重なり合うように形成されている。量子ドット20cの下面は、量子ドット20bの上面と接している。量子ドット20cの材料は、量子ドット20bの材料と同様に、例えばInAsとする。量子ドット20cのx方向、y方向の寸法は、例えば量子ドット20bと同程度とする。量子ドット20cのz方向の寸法は、例えば量子ドット20bと同程度とする。量子ドット層24b上には、量子ドット20cの側面に接するようにサイドバリア層22cが形成されている。サイドバリア層22cの材料は、サイドバリア層22bの材料と同様に、例えば、ZnSe1-ySy0≦y≦1とする。サイドバリア層22cの厚さは、例えばサイドバリア層22bと同程度とする。量子ドット20cとサイドバリア層22cとにより量子ドット層24cが形成されている。量子ドット層24c上には、量子ドット20dが形成されている。かかる量子ドット20dは、下層の量子ドット20cと重なり合うように形成されている。量子ドット20dの下面は、量子ドット20cの上面と接している。量子ドット20dの材料は、量子ドット20cの材料と同様に、例えばInAsとする。量子ドット20dのx方向、y方向の寸法は、例えば量子ドット20cと同程度とする。量子ドット20dのz方向の寸法は、例えば量子ドット20cと同程度とする。量子ドット層24c上には、量子ドット20dの側面に接するようにサイドバリア層22dが形成されている。サイドバリア層22dの材料は、サイドバリア層22cの材料と同様に、例えば、ZnSe1-ySy0≦y≦1とする。サイドバリア層22dの厚さは、例えばサイドバリア層22cと同程度とする。量子ドット20dとサイドバリア層22dとにより量子ドット層24dが形成されている。量子ドット層24d上には、量子ドット20eが形成されている。かかる量子ドット20eは、下層の量子ドット20dと重なり合うように形成されている。量子ドット20eの下面は、量子ドット20dの上面と接している。量子ドット20eの材料は、量子ドット20dの材料と同様に、例えばInAsとする。量子ドット20eのx方向、y方向の寸法は、例えば量子ドット20dと同程度とする。量子ドット20eのz方向の寸法は、例えば量子ドット20dと同程度とする。量子ドット層24d上には、量子ドット20eの側面に接するようにサイドバリア層22eが形成されている。サイドバリア層22eの材料は、サイドバリア層22dの材料と同様に、例えば、ZnSe1-ySy0≦y≦1とする。サイドバリア層22eの厚さは、例えばサイドバリア層22dと同程度とする。量子ドット20eとサイドバリア層22eとにより量子ドット層24eが形成されている。こうして、複数の量子ドット層24a~24eが下地層18上に積層されている。そして、複数の量子ドット20a~20eの積層体である量子ドット積層体34が形成されている。このように、本実施形態では、複数の量子ドット20a~20eを積層させた量子ドット積層体コラムナ量子ドット34が形成されている。積層された量子ドット20a~20eは互いに結合するため、積層された複数の量子ドット20a~20eにより形成された量子ドット積層体34は、全体として、アスペクト比縦横比の大きい量子ドット34として機能し得る。なお、ここでは、5層の量子ドット層24a~24eを積層する場合を例に説明したが、量子ドット層24a~24eの積層数は5層に限定されるものではない。上述したように、量子ドット20を用いた量子半導体装置の利得異方性は、量子ドット20のアスペクト比に依存する。本実施形態では、量子ドット20a~20eを積層した量子ドット積層体34が1つの量子ドットとして機能するため、本実施形態による量子半導体装置の利得異方性は、量子ドット積層体34のアスペクト比に依存する。従って、量子ドット積層体34のアスペクト比が、利得異方性が十分に低減されるようなアスペクト比となるように、量子ドット層24a~24eの積層数を適宜設定すればよい。このように、本実施形態によれば、量子ドット20a~20eを積層することにより量子ドット積層体34が形成されている。本実施形態によれば、量子ドット20a~20eの積層数を調整することにより、量子ドット積層体34のアスペクト比を容易に調整し得るため、利得異方性をより容易に低減することが可能となる。従って、本実施形態によれば、偏光無依存の量子半導体装置をより容易に提供し得る。量子半導体装置の製造方法次に、本実施形態による量子半導体装置の製造方法について図12乃至図16を用いて説明する。図12乃至図16は、本実施形態による量子半導体装置の製造方法を示す工程断面図である。まず、半導体基板10上に下地層18を形成する工程は、図7a乃至図7cを用いて上述した第1実施形態による量子半導体装置の製造方法と同様であるため、説明を省略する。次に、図12aに示すように、例えばMBE法又はMOCVD法等により、下地層18上に量子ドット20aを形成する。量子ドット20aの材料としては、格子定数が半導体基板10や半導体層16の格子定数より大きい材料を用いる。ここでは、量子ドット20aの材料として、例えばInAsを用いる。量子ドット20aの材料として、下地の半導体層16の材料と格子定数が異なる材料を用いるため、半導体層16上には、S-Kモードにより形成された三次元成長島により量子ドット20aが自己形成される。量子ドット20aの密度は、例えば1×1010~1×1011cm-2程度とする。量子ドット20aの成長温度は、例えば400~530°C程度とする。量子ドット20aの底面の寸法は、例えば20~30nm程度とする。量子ドット20aの高さは、例えば4~6nm程度とする。次に、図12bに示すように、例えばMBE法又はMOCVD法等により、量子ドット20a間を埋め込むように下地層16上にサイドバリア層22aを形成する。サイドバリア層22aは、量子ドット20aの側面に接する。サイドバリア層22aの材料としては、例えば、ZnSe1-ySy0≦y≦1を用いる。サイドバリア層22aにおける組成yは、例えば0.2とする。サイドバリア層22aの厚さは、例えば4nm程度とする。なお、サイドバリア層22aにおける組成yは、これに限定されるものではない。利得異方性はサイドバリア層22aの組成yに依存するため、利得異方性が十分に低減されるようにサイドバリア層22aの組成yを適宜調整することが好ましい。次に、図12cに示すように、量子ドット20aのうちのサイドバリア層22aの上面より高い位置に突出している部分を除去する。量子ドット20aのうちのサイドバリア層22aの上面より高い位置に突出している部分を除去する際には、例えばIndium-Flush法を用いることができる。熱処理温度は、例えば480°C程度とする。これにより、量子ドット20aのうちのサイドバリア層22aの上面より上方に突出している部分が除去され、サイドバリア層22aの上面の高さと量子ドット20aの上面の高さとが同等程度となる。量子ドット20aとサイドバリア層22aとにより、量子ドット層24aが形成される。次に、図12aを用いて上述した量子ドット20aの形成方法と同様にして、量子ドット層24a上に量子ドット20bを形成する図13a参照。量子ドット20bは、量子ドット20a上に重なるように形成される。次に、図12bを用いて上述したサイドバリア層22aの形成方法と同様にして、量子ドット層24a上にサイドバリア層22bを形成する図13b参照。次に、図12cを用いて上述した方法と同様にして、量子ドット20bのうちのサイドバリア層22bの上面より高い位置に突出している部分を除去する。量子ドット20bとサイドバリア層22bとにより、量子ドット層24bが形成される。次に、図12aを用いて上述した量子ドット20aの形成方法と同様にして、量子ドット層24b上に量子ドット20cを形成する図14a参照。量子ドット20cは、量子ドット20b上に重なるように形成される。次に、図12bを用いて上述したサイドバリア層22aの形成方法と同様にして、量子ドット層24b上にサイドバリア層22cを形成する図14b参照。次に、図12cを用いて上述した方法と同様にして、量子ドット20cのうちのサイドバリア層22cの上面より高い位置に突出している部分を除去する。量子ドット20cとサイドバリア層22cとにより、量子ドット層24cが形成される図14c参照。次に、図12aを用いて上述した量子ドット20aの形成方法と同様にして、量子ドット層24c上に量子ドット20dを形成する。量子ドット20dは、量子ドット20c上に重なるように形成される。次に、図12bを用いて上述したサイドバリア層22aの形成方法と同様にして、量子ドット層24c上にサイドバリア層22dを形成する。次に、図12cを用いて上述した方法と同様にして、量子ドット20dのうちのサイドバリア層22dの上面より高い位置に突出している部分を除去する。量子ドット20dとサイドバリア層22dとにより、量子ドット層24dが形成される図15a参照。次に、図12aを用いて上述した量子ドット20aの形成方法と同様にして、量子ドット層24d上に量子ドット20eを形成する。量子ドット20eは、量子ドット20d上に重なるように形成される。次に、図12bを用いて上述したサイドバリア層22aの形成方法と同様にして、量子ドット層24d上にサイドバリア層22eを形成する。次に、図12cを用いて上述した方法と同様にして、量子ドット20eのうちのサイドバリア層22eの上面より高い位置に突出している部分を除去する。量子ドット20eとサイドバリア層22eとにより、量子ドット層24eが形成される図15b参照。こうして、複数の量子ドット層24a~24eが下地層18上に積層される。そして、複数の量子ドット20a~20eの積層体により量子ドット積層体34が形成される。このように、本実施形態では、複数の量子ドット20a~20eを積層させた量子ドット積層体コラムナドット34が形成されている。積層された量子ドット20a~20eは互いに結合するため、積層された複数の量子ドット20a~20eにより形成された量子ドット積層体34は、全体として、アスペクト比縦横比の大きい量子ドット34として機能し得る。なお、ここでは、5層の量子ドット層24a~24eを積層する場合を例に説明したが、量子ドット層24a~24eの積層数は5層に限定されるものではない。上述したように、量子ドット20を用いた量子半導体装置の利得異方性は、量子ドット20のアスペクト比に依存する。本実施形態では、量子ドット20a~20eを積層した量子ドット積層体34が1つの量子ドットとして機能するため、本実施形態による量子半導体装置の利得異方性は、量子ドット積層体34のアスペクト比に依存する。従って、量子ドット積層体34のアスペクト比が、利得異方性が十分に低減されるようなアスペクト比となるように、量子ドット層24a~24eの積層数を適宜設定すればよい。この後、図9及び図10を用いて上述した第1実施形態による量子半導体装置と同様にして、キャップ層32を形成する。こうして本実施形態による量子半導体装置が製造される。このように、本実施形態によれば、量子ドット20a~20eを積層することにより量子ドット積層体34を形成する。本実施形態によれば、量子ドット20a~20eの積層数を調整することにより、量子ドット積層体34のアスペクト比を容易に調整し得るため、利得異方性をより容易に低減することが可能となる。従って、本実施形態によれば、偏光無依存の量子半導体装置をより容易に提供し得る。[変形実施形態]上記実施形態に限らず種々の変形が可能である。例えば、上記実施形態では、サイドバリア層22、22a~22eの材料としてZnSeSを用いる場合を例に説明したが、これに限定されるものではない。サイドバリア層22の材料として、ZnSe、ZnS、ZnSeS、ZnTeS、BeZnSe、CdZnS、又は、これらの化合物を適宜用いることができる。これらの材料は、II-VI族材料であり、いずれも閃亜鉛鉱型zincblende型の結晶構造とすることが可能である。GaAsの格子定数は0.565325nmであり、GaAsの格子定数の1.005倍は0.5681516nmであり、GaAsの格子定数の0.79倍は0.4466068nmである。また、GaAsのヤング率は、85GPaである。ZnSeの格子定数は0.56676nmであり、GaAsの格子定数の0.79倍~1.005倍の範囲内である。また、ZnSeのヤング率は48.4GPaであり、GaAsのヤング率より小さい。従って、ZnSeをサイドバリア層22、22a~22eの材料として用いることは可能である。また、ZnSの格子定数は0.542nmであり、GaAsの格子定数の0.79倍~1.005倍の範囲内である。また、ZnSのヤング率は50.3GPaであり、GaAsのヤング率より小さい。従って、ZnSをサイドバリア層22、22a~22eの材料として用いることは可能である。また、ZnTeSの格子定数は0.542~0.61015nmであり、組成を適宜設定することにより、格子定数をGaAsの格子定数の0.79倍~1.005倍の範囲内にすることが可能である。また、ZnTeSのヤング率は、41.7~50.3GPaであり、GaAsのヤング率より小さい。従って、GaAsの格子定数の0.79倍~1.005倍の範囲となるように組成を設定すれば、ZnTeSをサイドバリア層22、22a~22eの材料として用いることは可能である。また、BeZnSeの格子定数は0.5152~0.56676nmであり、組成を適宜設定することにより、格子定数をGaAsの格子定数の0.79倍~1.005倍の範囲内にすることが可能である。また、BeZnSeのヤング率は、48.4~115.5GPaであり、組成を適宜設定することにより、GaAsのヤング率より小さくし得る。従って、GaAsのヤング率よりヤング率が小さくなるように組成を設定すれば、BeZnSeをサイドバリア層22、22a~22eの材料として用いることは可能である。また、CdZnSの格子定数は0.542~0.5832nmであり、組成を適宜設定することにより、格子定数をGaAsの格子定数の0.79倍~1.005倍の範囲内にすることが可能である。また、CdZnSのヤング率は、43.4~55.5GPaであり、GaAsのヤング率より小さい。従って、GaAsの格子定数の0.79倍~1.005倍の範囲内となるように組成を設定すれば、CdZnSをサイドバリア層22、22a~22eの材料として用いることは可能である。また、サイドバリア層22、22a~22eの材料として、CuAlS2、CuGaS2、CuInS2、CuAlSe2、CuGaSe2、又は、これらの化合物を適宜用いることも可能である。これらの材料は、カルコパイライト系材料であり、いずれも閃亜鉛鉱型の結晶構造とすることが可能である。CuAlS2の格子定数は0.532nmであり、GaAsの格子定数の0.79倍~1.005倍の範囲内である。また、CuAlS2のヤング率は65.1GPa程度と推測され、GaAsのヤング率より小さいと推測される。従って、サイドバリア層22、22a~22eの材料としてCuAlS2を用いることは可能と考えられる。また、CuGaS2の格子定数は0.535nmであり、GaAsの格子定数の0.79倍~1.005倍の範囲内である。また、CuGaS2のヤング率は74.1GPa程度と推測され、GaAsのヤング率より小さいと推測される。従って、サイドバリア層22、22a~22eの材料としてCuGaS2を用いることは可能と考えられる。また、CuInS2の格子定数は0.552nmであり、GaAsの格子定数の0.79倍~1.005倍の範囲内である。また、CuInS2のヤング率は57.6GPa程度と推測され、GaAsのヤング率より小さいと推測される。従って、サイドバリア層22、22a~22eの材料としてCuInS2を用いることは可能と考えられる。また、CuAlSe2の格子定数は0.560nmであり、GaAsの格子定数の0.79倍~1.005倍の範囲内である。また、CuAlSe2のヤング率は54.6GPaであり、GaAsのヤング率より小さい。従って、サイドバリア層22、22a~22eの材料としてCuAlSe2を用いることは可能と考えられる。また、CuGaSe2の格子定数は0.561nmであり、GaAsの格子定数の0.79倍~1.005倍の範囲内である。また、CuGaSe2のヤング率は62.8GPaであり、GaAsのヤング率より小さい。従って、サイドバリア層22、22a~22eの材料としてCuGaSe2を用いることは可能である。また、サイドバリア層22、22a~22eの材料として、GaN、InN、又は、InGaNを用いることができる。これらの材料は、III-V族材料であり、いずれも閃亜鉛鉱型の結晶構造とすることが可能である。GaNの格子定数は0.45nmであり、GaAsの格子定数の0.79倍~1.005倍の範囲内である。また、GaNのヤング率は18GPaであり、GaAsのヤング率より小さい。従って、サイドバリア層22、22a~22eの材料としてGaNを用いることは可能である。また、InNの格子定数は0.498nmであり、GaAsの格子定数の0.79倍~1.005倍の範囲内である。また、InNのヤング率は8.7GPaであり、GaAsのヤング率より小さい。従って、サイドバリア層22、22a~22eの材料としてInNを用いることは可能である。また、InGaNの格子定数は0.45~0.498nmであり、GaAsの格子定数の0.79倍~1.005倍の範囲内である。また、InGaNのヤング率は8.7~18GPaであり、GaAsのヤング率より小さい。従って、サイドバリア層22、22a~22eの材料としてInGaNを用いることは可能である。また、上記実施形態では、半導体基板10としてGaAs基板を用いる場合を例に説明したが、これに限定されるものではない。例えば、半導体基板10としてGaP基板、Si基板、Ge基板、InP基板等を用いてもよい。また、上記実施形態では、量子ドット20、20a~20eの材料として、InAsを用いる場合を例に説明したが、これに限定されるものではない。例えば、InGaAs、InAlAs、InSbAs等を量子ドット20、20a~20eの材料として用いてもよい。上記実施形態では、半導体層12,14,16の材料として、GaAsやAlGaAsを用いる場合を例に説明したが、これに限定されるものではない。半導体基板10と格子整合する材料を半導体層12,14,16の材料として適宜用いることができる。例えば、InGaP、InAlP、InGaAsP、InAlGaAsP、GaSbP、又は、GaSbAsP等を半導体層12,14,16の材料として用いてもよい。上記実施形態に関し、更に以下の付記を開示する。付記1半導体基板の上方に形成され、格子定数が前記半導体基板の格子定数より大きい量子ドットと、前記量子ドットの側面に接するように前記半導体基板の上方に形成され、格子定数が、前記半導体基板の格子定数の0.79倍~1.005倍の範囲内であり、前記量子ドットの格子定数より小さく、ヤング率が、前記半導体基板のヤング率より小さいサイドバリア層とを有することを特徴とする量子半導体装置。付記2付記1記載の量子半導体装置において、前記半導体基板上に形成され、前記半導体基板に格子整合する半導体層を更に有し、前記量子ドット及び前記サイドバリア層は、前記半導体層上に形成されており、前記サイドバリア層の前記格子定数は、前記半導体層の格子定数の0.79倍~1.005倍の範囲内であり、前記サイドバリア層の前記ヤング率は、前記半導体層のヤング率より小さいことを特徴とする量子半導体装置。付記3付記1又は2記載の量子半導体装置において、前記半導体基板は、GaAsにより形成されていることを特徴とする量子半導体装置。付記4付記1乃至3のいずれかに記載の量子半導体装置において、前記サイドバリア層は、ZnSe、ZnS、ZnSeS、ZnTeS、BeZnSe、CdZnS、又は、これらの化合物により形成されていることを特徴とする量子半導体装置。付記5付記1乃至3のいずれかに記載の量子半導体装置において、前記サイドバリア層は、CuAlS2、CuGaS2、CuInS2、CuAlSe2、CuGaSe2、又は、これらの化合物により形成されていることを特徴とする量子半導体装置。付記6付記1乃至3のいずれかに記載の量子半導体装置において、前記サイドバリア層は、GaN、InN、又は、InGaNにより形成されていることを特徴とする量子半導体装置。付記7付記1乃至6のいずれかに記載の量子半導体装置において、複数の前記量子ドットが積層されており、複数の前記サイドバリア層が積層されていることを特徴とする量子半導体装置。付記8付記1乃至7のいずれかに記載の量子半導体装置において、前記量子ドットは、InAs、InGaAs、InAlAs、又は、InSbAsにより形成されていることを特徴とする量子半導体装置。付記9付記2記載の量子半導体装置において、前記半導体層は、GaAs、AlGaAs、InGaP、InAlP、InGaAsP、InAlGaAsP、GaSbP、又は、GaSbAsPにより形成されていることを特徴とする量子半導体装置。付記10付記1乃至9のいずれかに記載の量子半導体装置において、前記量子ドットは、S-Kモードにより自己形成された三次元成長島により形成されていることを特徴とする量子半導体装置。付記11半導体基板の上方に、格子定数が前記半導体基板の格子定数より大きい量子ドットを形成する工程と、格子定数が、前記半導体基板の格子定数の0.79倍~1.005倍の範囲内であり、前記量子ドットの格子定数より小さく、ヤング率が、前記半導体基板のヤング率より小さいサイドバリア層を、前記量子ドットの側面に接するように前記半導体基板の上方に形成する工程とを有することを特徴とする量子半導体装置の製造方法。付記12付記11記載の量子半導体装置の製造方法において、前記量子ドットを形成する工程の前に、前記半導体基板に格子整合する半導体層を形成する工程を更に有し、前記サイドバリア層の前記格子定数は、前記半導体層の格子定数の0.79倍~1.005倍の範囲内であることを特徴とする量子半導体装置の製造方法。付記13付記11又は12記載の量子半導体装置の製造方法において、前記半導体基板は、GaAsにより形成されていることを特徴とする量子半導体装置の製造方法。付記14付記11乃至13のいずれかに記載の量子半導体装置の製造方法において、前記サイドバリア層は、ZnSe、ZnS、ZnSeS、ZnTeS、BeZnSe、CdZnS、又は、これらの化合物により形成されていることを特徴とする量子半導体装置の製造方法。付記15付記11乃至13のいずれかに記載の量子半導体装置の製造方法において、前記サイドバリア層は、CuAlS2、CuGaS2、CuInS2、CuAlSe2、CuGaSe2、又は、これらの化合物により形成されていることを特徴とする量子半導体装置の製造方法。付記16付記11乃至13のいずれかに記載の量子半導体装置の製造方法において、前記サイドバリア層は、GaN、InN、又は、InGaNにより形成されていることを特徴とする量子半導体装置の製造方法。付記17付記11乃至17のいずれかに記載の量子半導体装置の製造方法において、前記量子ドットを形成する工程と前記サイドバリア層を形成する工程とを交互に繰り返し行うことにより、複数の前記量子ドットと、前記複数の量子ドットの側面にそれぞれ接する複数の前記サイドバリア層とを積層することを特徴とする量子半導体装置の製造方法。付記18付記11乃至17のいずれかに記載の量子半導体装置の製造方法において、前記量子ドットは、InAs、InGaAs、InAlAs、又は、InSbAsにより形成されていることを特徴とする量子半導体装置の製造方法。付記19付記12記載の量子半導体装置の製造方法において、前記半導体層は、GaAs、AlGaAs、InGaP、InAlP、InGaAsP、InAlGaAsP、GaSbP、又は、GaSbAsPにより形成されていることを特徴とする量子半導体装置の製造方法。付記20付記11乃至19のいずれかに記載の量子半導体装置の製造方法において、前記量子ドットを形成する工程では、S-Kモードにより三次元成長島を自己形成することにより、前記量子ドットを形成することを特徴とする量子半導体装置の製造方法。"