"基板に形成されたシリコン層を覆ように白金を含むニッケル層を堆積する工程であって、前記シリコン層に近い部分では遠い部分と比較して結晶性が低くなるように、前記白金を含むニッケル層を堆積する工程と、前記基板を加熱することで、前記シリコン層と前記白金を含むニッケル層との界面にニッケルモノシリサイド層を形成する工程と、を有することを特徴とする半導体装置の製造方法。前記白金を含むニッケル層を堆積する工程では、前記シリコン層側の端面では非晶質となるように、前記白金を含むニッケル層を堆積することを特徴とする請求項1に記載の半導体装置の製造方法。前記白金を含むニッケル層を堆積する工程では、白金を含むニッケルをターゲットとして用い、ターゲットDCパワーを500W以上、2500W以下とした平行平板スパッタ法によって、前記シリコン層を覆うように前記白金を含むニッケル層を堆積することを特徴とする請求項1または2に記載の半導体装置の製造方法。前記白金を含むニッケル層を堆積する工程では、前記白金の含有量が全体の20以下であるような前記ニッケルを前記ターゲットとして用いることを特徴とする請求項3に記載の半導体装置の製造方法。前記白金を含むニッケル層を堆積する工程では、シリコンを含むように、前記白金を含むニッケル層を堆積し、前記シリコン層に近い部分では遠い部分と比較して前記シリコンの含有量が大きくなるように、前記白金を含むニッケル層を堆積することを特徴とする請求項1ないし4のうち、いずれか1項に記載の半導体装置の製造方法。前記白金を含むニッケル層を堆積する工程では、前記シリコン層に近い部分では遠い部分と比較して前記白金の含有量が小さくなるように、前記白金を含むニッケル層を堆積することを特徴とする請求項1ないし5のうち、いずれか1項に記載の半導体装置の製造方法。前記白金を含むニッケル層を堆積する工程では、前記基板を加熱することなく、前記シリコン層を覆うように前記白金を含むニッケル層を堆積することを特徴とする請求項1ないし6のうち、いずれか1項に記載の半導体装置の製造方法。前記白金を含むニッケル層を堆積する工程の前に、更に、前記シリコン層に形成されたシリコン酸化膜を除去することで、前記基板上に前記シリコン層を露出させる工程を有することを特徴とする請求項1ないし7のうち、いずれか1項に記載の半導体装置の製造方法。前記シリコン層を露出させる工程から前記白金を含むニッケル層を堆積する工程は、同一真空装置内で施すことを特徴とする請求項8に記載の半導体装置の製造方法。前記シリコン層を露出させる工程では、アルゴンをターゲットとして用いたRFスパッタ法により前記シリコン層上に形成された前記シリコン酸化膜を除去することで、前記シリコン層を露出させることを特徴とする請求項8または9に記載の半導体装置の製造方法。前記シリコン層を露出させる工程では、前記シリコン層上に形成された前記シリコン酸化膜を還元して除去することで、前記シリコン層を露出させることを特徴とする請求項8または9に記載の半導体装置の製造方法。前記ニッケルモノシリサイド層を形成する工程では、前記基板を350°C以上、500°C以下に加熱することを特徴とする請求項1ないし11のうち、いずれか1項に記載の半導体装置の製造方法。前記ニッケルモノシリサイド層を形成する工程の後、さらに、前記ニッケルモノシリサイド層とならなかった部分の前記白金を含むニッケル層を除去する工程を有することを特徴とする請求項1ないし12のうち、いずれか1項に記載の半導体装置の製造方法。前記白金を含むニッケル層を堆積する工程の後、前記ニッケルモノシリサイド層を形成する工程の前に、さらに、前記基板を加熱することで、前記シリコン層と前記白金を含むニッケル層との界面にダイニッケルシリサイド層を形成する工程を有することを特徴とする請求項1ないし12のうち、いずれか1項に記載の半導体装置の製造方法。前記ダイニッケルシリサイド層を形成する工程では、前記ニッケルモノシリサイド層を形成する工程よりも低い温度で、前記基板を加熱することを特徴とする請求項14に記載の半導体装置の製造方法。前記ダイニッケルシリサイド層を形成する工程では、前記基板を200°C以上、300°C以下に加熱することを特徴とする請求項14または15に記載の半導体装置の製造方法。前記ダイニッケルシリサイド層を形成する工程の後、前記ニッケルモノシリサイド層を形成する工程の前に、さらに、前記ダイニッケルシリサイド層とならなかった部分の前記白金を含むニッケル層を除去する工程を有することを特徴とする請求項14ないし16のうち、いずれか1項に記載の半導体装置の製造方法。前記白金を含むニッケル層を堆積する工程の前に、さらに、前記基板にMISトランジスタを形成する工程を有し、前記白金を含むニッケル層を堆積する工程では、前記MISトランジスタのソース/ドレイン領域、ゲート電極、または、それら両方としての前記シリコン層を覆うように前記白金を含むニッケル層を堆積することを特徴とする請求項1ないし17のうち、いずれか1項に記載の半導体装置の製造方法。前記MISトランジスタを形成する工程では、電荷蓄積構造が含まれたゲート絶縁膜を有するMISトランジスタを形成することを特徴とする請求項18に記載の半導体装置の製造方法。特許文献2によれば、ニッケルシリサイド相の組成は、加熱の温度が120~280°CのときにダイニッケルシリサイドNi2Si相となり、300°C以上の温度でニッケルモノシリサイドNiSi相となる。また、ニッケルモノシリサイドは、ダイニッケルシリサイドに比べて抵抗値が低い。したがって、熱処理が足りないと全てがモノシリサイド化せず、高抵抗の原因となる。また、本発明者の検討によれば、より高温例えば、400~600°Cで長時間熱処理を施すと、ニッケルダイシリサイドNiSi2相が形成され、これが熱的に最も安定している。しかしながら、ニッケルダイシリサイド相は、ニッケルモノシリサイド相と比較して平坦性が低い。このため、熱処理が過剰になると、局所的にダイシリサイド化して凝集して、形状異状の原因となる。このように、抵抗の低いニッケルモノシリサイドの形成方法としては、熱的に安定なしかし平坦性が低いニッケルダイシリサイド相に相変移しないように、かつ、抵抗値の高いダイニッケルシリサイドをできるだけモノシリサイド化できるよう、熱処理工程を工夫する必要がある。例えば、特許文献2では、Ptを含有させたNiを用い、熱処理によるシリサイド反応を制御する手法が開示されている。また、アニール条件やその回数、未反応Pt含有Ni膜の除去方法の組み合わせ方法等が開示されている。本発明者が特許文献2のサリサイド技術によるニッケルシリサイドの形成方法を検討したところ、抵抗値の低いニッケルモノシリサイドの形成は可能であるものの、Siとの界面形状が均一にならず、平坦性の向上という点で改善の余地があることが分かった。本発明の一観点によれば、基板に形成されたシリコン層を覆ように白金を含むニッケル層を堆積する工程であって、前記シリコン層に近い部分では遠い部分と比較して結晶性が低くなるように、前記白金を含むニッケル層を堆積する工程と、前記基板を加熱することで、前記シリコン層と前記白金を含むニッケル層との界面にニッケルモノシリサイド層を形成する工程と、を有することを特徴とする半導体装置の製造方法が提供される。本発明の半導体装置の製造方法によれば、シリコン層に近い部分では遠い部分と比較して結晶性が低くなるように、白金を含むニッケル層を堆積させることで、シリサイド反応を制御することが可能となる。その結果、熱的に安定なしかし平坦性が悪いニッケルダイシリサイド相に相変移しないように、かつ、抵抗値の高いダイニッケルシリサイドをできるだけモノシリサイド化させて、抵抗値の低いニッケルモノシリサイド層を形成することができる。また、シリコン層に近い部分では遠い部分と比較して結晶性が低くなるように、白金を含むニッケル層を堆積させることで、少なくともシリコン層に近い部分では結晶性が低くなる。これにより、基板加熱によるシリサイド化反応を経ても、平坦性の良好なニッケルモノシリサイド層を形成することが可能となる。その結果、抵抗値が低く、かつ平坦性の良好なニッケルモノシリサイド層をシリコン層上に形成することができる。なお、ここでの結晶性が低いとは、ニッケルの結晶性が高い状態と比較して結晶格子間隔のばらつきがより大きい状態、結晶格子配置の周期がより長い状態、該当の温度で本来ニッケルが有する結晶構造からの変移がより大きい状態、または、応力による結晶歪みがより大きい状態、等のことを言う。以下、図面を参照して本発明を適用した実施の形態について詳細に説明する。なお、以下の説明で用いる図面は、本発明の実施形態の構成を説明するためのものであり、図示される各部の大きさや厚さや寸法等は、実際の半導体装置の寸法関係とは異なる場合がある。第1の実施の形態図1~図5は、本発明の第1の実施の形態に係る半導体装置の製造工程を示す断面図である。図1は、MISトランジスタ20を形成する工程を説明するための図であり、基板11に形成されたMISトランジスタ20の断面を図示している。図2は、図1に示す構造体上に白金を含むニッケル層22を堆積する工程を説明するための断面図であり、白金を含むニッケル層22が堆積したMISトランジスタ20の断面図、及び白金を含むニッケル層22が堆積したMISトランジスタ20のうち、領域A,Bに囲まれた部分を拡大した断面図を図示している。図3は、ニッケルモノシリサイド層24を形成する工程を説明するための断面図であり、ニッケルモノシリサイド層24が形成され、かつ白金を含むニッケル層22-1が残存するMISトランジスタ20の断面図、及びニッケルモノシリサイド層24が形成され、かつ白金を含むニッケル層22-1が残存するMISトランジスタ20のうち、領域A,Bに囲まれた部分を拡大した断面図を図示している。図4は、残存する白金を含むニッケル層22-1を除去する工程を説明するための断面図であり、ニッケルモノシリサイド層24が形成されたMISトランジスタ20の断面図、及びニッケルモノシリサイド層24が形成されたMISトランジスタ20のうち、領域A,Bに囲まれた部分を拡大した断面図を図示している。図5は、図4に示す構造体に層間絶縁膜26及びコンタクトプラグ27を形成する工程を説明するための断面図である。図6は、本発明の第1の実施の形態に係る半導体装置の製造工程のうち、MISトランジスタ形成工程から未反応Pt含有Ni層除去工程までのフローチャートを示す図である。図1~図6を参照して、第1の実施の形態の半導体装置10図5参照の製造方法について説明する。始めに、図1に示す工程では、MISトランジスタ20を形成する工程図6に示すフローチャートの工程S01を施す。具体的には、図1に示す工程では、公知の手法例えば、STI法により、基板11に活性領域を区画する素子分離領域12を形成する。基板11半導体基板としては、例えば、シリコン層よりなる単結晶シリコン基板を用いる。以下、基板11として、単結晶シリコン基板を用いた場合を例に挙げて説明する。次いで、公知の手法により、活性領域にウェル領域13を形成する。次いで、基板11の表面11aに、絶縁膜ゲート絶縁膜14の母材と、シリコン層であるポリシリコン膜15ゲート電極16の母材と、を順次成膜する。その後、フォトリソ技術及びドライエッチング技術により、絶縁膜及びポリシリコン膜15をパターニングすることで、ゲート絶縁膜14及びゲート電極16を一括形成する。次いで、公知の手法により、ゲート電極16の対向する2つの側壁の近傍に位置する基板11に、低濃度不純物拡散領域17を形成する。次いで、公知の手法により、ゲート電極16の2つの側壁を覆うサイドウォール絶縁膜18を形成する。次いで、素子分離領域12と低濃度不純物拡散領域17との間に位置する基板11この場合、単結晶シリコン基板に、不純物をイオン注入することで一対の高濃度不純物拡散領域19ソース/ドレイン領域を形成する。つまり、高濃度不純物拡散領域19は、不純物がイオン注入されたシリコン層よりなる。これにより、素子分離領域12、ウェル領域13、ゲート絶縁膜14、ゲート電極16、低濃度不純物拡散領域17、及び高濃度不純物拡散領域19を有するMISキャパシタ20が形成される。次いで、図2に示す工程では、シリコン層を露出させる工程図6に示すフローチャートの工程S03と、白金を含むニッケル層22を堆積する工程図6に示すフローチャートの工程S05と、を順次施す。具体的には、図2に示す工程では、白金を含むニッケル層を堆積する工程の前処理シリコン層を露出させる工程として、シリコン層であるゲート電極16の上面16a、及び不純物がイオン注入されたシリコン層である高濃度不純物拡散領域19の上面19aに存在する図示していない自然酸化膜大気暴露または化学処理により形成されるシリコン酸化膜SiO2膜を物理的除去或いは化学的除去する。これにより、ゲート電極16の上面16a及び高濃度不純物拡散領域19の上面19aを露出させる。上記物理的除去では、具体的には、アルゴンArをターゲットとして用いたRF高周波スパッタ法により、ゲート電極16の上面16a及び高濃度不純物拡散領域19の上面19aに形成された自然酸化膜を除去する。また、上記化学的除去では、反応性ガスにより、ゲート電極16の上面16a及び高濃度不純物拡散領域19の上面19aに形成された自然酸化膜を還元して、自然酸化膜に含まれる酸素と反応した堆積物を生成し、該堆積物を加熱昇華により除去することで、自然酸化膜を除去する。次いで、ゲート電極16の上面16a及び高濃度不純物拡散領域19の上面19aに近い部分では、ゲート電極16の上面16a及び高濃度不純物拡散領域19の上面19aから遠い部分と比較してニッケルの結晶性が低くなるように、ゲート電極16の上面16a及び高濃度不純物拡散領域19の上面19aを覆ように白金を含むニッケル層22例えば、厚さ5~15nmを堆積する白金を含むニッケル層22を堆積する工程。このとき、白金を含むニッケル層22は、図1に示す構造体の上面側を覆うように形成される。なお、ここでのニッケルの結晶性が低いとは、ニッケルの結晶性が高い状態に比べ、結晶格子間隔のばらつきがより大きい状態、結晶格子配置の周期がより長い状態、該当の温度で本来ニッケルが有する結晶構造からの変移がより大きい状態、または、応力による結晶歪みがより大きい状態、等を言う。その最たる状態が非晶質アモルファス状態である。したがって、上記の観点から、白金を含むニッケル層22は、シリコン層側の端面ゲート電極16の上面16a及び高濃度不純物拡散領域19の上面19aと接触する白金を含むニッケル層22の面22aで非晶質状態となるように堆積することが、より好ましい。また、白金を含むニッケル層22を堆積する工程では、白金を含むニッケル層22を堆積する工程の前処理自然酸化膜の除去処理を行った真空装置と同一の真空装置内で、in-Situでスパッタ法により、白金を含むニッケル層22を堆積する。これにより、ゲート電極16の上面16a及び高濃度不純物拡散領域19の上面19aが再酸化されることを防ぐことが可能となるので、より平坦なニッケルモノシリサイド層24図3参照を形成できる。具体的には、白金を含むニッケルをターゲット白金の含有量が全体の20以下であるようなニッケルとして用い、ターゲットDCパワーを500W以上、2500W以下とした平行平板スパッタ法によって、ゲート電極16の上面16a及び高濃度不純物拡散領域19の上面19aを覆うように白金を含むニッケル層22を堆積する。このときのターゲットと基板11との距離は、例えば、200~300mmとすることができる。上記成膜条件を用いることにより、ゲート電極16及び高濃度不純物拡散領域19との界面付近でのニッケルの結晶性がより低い、白金を含むニッケル層22を形成可能となる。その結果、より平坦なニッケルモノシリサイド層24を形成できる。また、上記成膜条件を用いた平行平板スパッタ法によって、白金を含むニッケル層22を堆積させることで、シリコンを含むように、白金を含むニッケル層22を堆積させることが可能になると共に、ゲート電極16及び高濃度不純物拡散領域19に近い部分では、ゲート電極16及び高濃度不純物拡散領域19から遠い部分と比較してシリコンの含有量を大きくすることが可能となる。これにより、後述する図3に示す工程での熱処理により、さらに安定して、ダイシリサイド化しないようにニッケルモノシリサイド層24図3参照を形成できる。なお、白金を含むニッケル層22の表面側のシリコンの含有量は、0がより好ましい。また、上記成膜条件を用いた平行平板スパッタ法によって、白金を含むニッケル層22を堆積させることで、ゲート電極16及び高濃度不純物拡散領域19に近い部分では、ゲート電極16及び高濃度不純物拡散領域19から遠い部分と比較して白金の含有量を小さくすることが可能となる。これにより、後述する図3に示す工程での熱処理により、さらに安定して、ダイシリサイド化しないようにニッケルモノシリサイド層24を形成できる。なお、ゲート電極16及び高濃度不純物拡散領域19との界面付近における白金の含有量は、0がより好ましい。また、白金を含むニッケル層22を堆積する工程では、基板11を加熱することなく、ゲート電極16の上面16a及び高濃度不純物拡散領域19の上面19aを覆うように白金を含むニッケル層22を堆積させるとよい。これにより、ゲート電極16及び高濃度不純物拡散領域19との界面付近でのニッケルの結晶性がより低い膜を形成できる。その結果、より平坦なニッケルモノシリサイド層24を形成できる。次いで、図3に示す工程では、ニッケルモノシリサイド層24を形成する工程図6に示すフローチャートの工程S07を施す。具体的には、図3に示す工程では、基板11を350°C以上、500°C以下に加熱する熱処理することで、図2に示すゲート電極16及び高濃度不純物拡散領域19と白金を含むニッケル層22との界面部分をニッケルモノシリサイド化させることで、ニッケルモノシリサイド層24を形成する。このとき、ニッケルモノシリサイド層24上に、ニッケルモノシリサイド層24とならなかった白金を含むニッケル層22-1図2に示す白金を含むニッケル層22のうち、ゲート電極16及び高濃度不純物拡散領域19から遠い部分未反応部分が残存する。より具体的には、ランプアニール法により、基板11の熱処理を行う。この場合、アニール時間は、例えば、10~90秒の範囲内に設定することができる。これにより、シリコン層であるゲート電極16及び高濃度不純物拡散領域19との界面が平滑で、表面も均一なニッケルモノシリサイド層24を得ることができる。次いで、図4に示す工程では、ニッケルモノシリサイド層24とならなかった白金を含むニッケル層22-1を除去する工程図6に示すフローチャートの工程S09を施す。つまり、図4に示す工程では、図3に示す白金を含むニッケル層22-1を除去する。具体的には、白金を含むニッケル層22-1を選択的に除去可能なエッチング液を用いたウエットエッチングにより、白金を含むニッケル層22-1を除去する。これにより、ニッケルモノシリサイド層24の表面24a、素子分離領域12の上面12a、及びサイドウォール絶縁膜18の表面が露出される。次いで、図5に示す工程では、公知の手法により、図4に示す構造体の上面側を覆うと共に、上面26aが平坦化された層間絶縁膜例えば、シリコン酸化膜SiO2膜を形成する。次いで、公知の手法により、層間絶縁膜26を貫通し、下端がニッケルモノシリサイド層24と接触するコンタクトプラグ27を形成する。これにより、コンタクトプラグ27は、ニッケルモノシリサイド層24を介して、高濃度不純物拡散領域19と電気的に接続される。したがって、コンタクトプラグ27と高濃度不純物拡散領域19とのコンタクト抵抗を小さくすることができる。図5では、図示してはいないが、コンタクトプラグ27を形成後、図5に示す層間絶縁膜26の上面26aに、必要に応じて、複数の他の層間絶縁膜を積層形成すると共に、複数の他の層間絶縁膜内に配線やビア等を形成することで、第1の実施の形態の半導体装置10が製造される。図7~図9は、電荷蓄熱構造を有するMISトランジスタの主要部の断面図である。図7~図9において、図1に示す構造体と同一構成部分には、同一符号を付す。また、図9において、図8に示す構造体と同一構成部分には同一符号を付す。先に説明した図1に示すMISトランジスタ20を形成する工程において、図7~図9に示すような電荷蓄熱構造を有したゲート絶縁膜を備えたMISトランジスタ30,35,40を形成してもよい。図7に示すMISトランジスタ30は、トンネル酸化膜31と、フローティングゲート32と、酸化絶縁膜33と、ポリシリコン膜よりなるコントロールゲート34と、が順次積層されたフローティングゲート構造を有する。図8に示すMISトランジスタ35は、シリコン酸化膜36SiO2膜と、シリコン窒化膜37SiN膜と、シリコン酸化膜38SiO2膜と、が順次積層された電荷トラップ膜39ONO構造と、電荷トラップ膜39上に配置されたげゲート電極16と、を有する。図9に示すMISトランジスタ40は、電荷トラップ膜39と、電荷トラップ膜39上に配置されたげコントロールゲート41と、ゲート絶縁膜14上に配置されたメモリゲート42と、を有したダブルゲート構造とされている。図7~図9に示すMISトランジスタ30,35,40は、メモリ素子として機能する。第1の実施の形態の半導体装置の製造方法によれば、白金を含むニッケル層22をシリコン層ゲート電極16及び高濃度不純物拡散領域19上に堆積し、熱処理によって界面にニッケルシリサイド層24を形成する。このように白金を含むニッケル層22を用いることで、シリサイド反応を制御することが可能となり、その結果、熱的に安定なしかし平坦性が悪いニッケルダイシリサイド相に相変移しないように、かつ、抵抗値の高いダイニッケルシリサイドをできるだけモノシリサイド化して、抵抗値の低いニッケルモノシリサイド層24を形成することができる。さらに、シリコン層ゲート電極16及び高濃度不純物拡散領域19上に白金を含むニッケル層22を堆積する際、シリコン層に近い部分ほどニッケルの結晶性が低くなるように、白金を含むニッケル層22を形成している。ここで、例えば、シリコン層との界面にニッケルの結晶性が高い状態で白金を含むニッケル層22を形成した場合、基板11の加熱によるシリサイド化反応の過程で結晶方位に依存した成長速度の差が生じ、形成されるニッケルモノシリサイド層の平坦性が低下してしまう。これに対し本発明では、少なくともシリコン層に近い部分ではニッケルの結晶性が低くなるように、白金を含むニッケル層22を堆積するため、基板11の加熱によるシリサイド化反応を経ても、平坦性の良好なニッケルモノシリサイド層24を形成することが可能となり、その結果として、抵抗値が低くかつ平坦性の良好なニッケルモノシリサイド層24をシリコン層上に形成することができる。なお、第1の実施の形態では、白金を含むニッケル層22を堆積する工程において、MISトランジスタ20の高濃度不純物拡散領域19ソース/ドレイン領域及びゲート電極16の両方のシリコン層を覆うように、白金を含むニッケル層22を堆積させる場合を例に挙げて説明したが、高濃度不純物拡散領域19、ゲート電極16のうち、いずれか一方のシリコン層のみを覆うように白金を含むニッケル層22を堆積させてもよく、この場合も第1の実施の形態の半導体装置10の製造方法と同様な効果を得ることができる。第2の実施の形態図10~図12は、本発明の第2の実施の形態に係る半導体装置の製造工程を示す断面図である。図10は、図2に示すMISトランジスタ20に堆積する白金を含むニッケル層22を低温アニール処理することでダイニッケルシリサイド層45を形成する工程を説明するための断面図であり、ダイニッケルシリサイド層45が形成され、かつ白金を含むニッケル層22-1が残存するMISトランジスタ20の断面図、及びダイニッケルシリサイド層45が形成され、かつ白金を含むニッケル層22-1が残存するMISトランジスタ20のうち、領域A,Bに囲まれた部分を拡大した断面図を図示している。図11は、残存する白金を含むニッケル層22を除去する工程を説明するための断面図であり、ダイニッケルシリサイド層45が形成されたMISトランジスタ20の断面図、及びダイニッケルシリサイド層45が形成されたMISトランジスタ20のうち、領域A,Bに囲まれた部分を拡大した断面図を図示している。図12は、ニッケルモノシリサイド層24を形成する工程を説明するための断面図であり、ニッケルモノシリサイド層24が形成されたMISトランジスタ20の断面図、及びニッケルモノシリサイド層24が形成されたMISトランジスタ20のうち、領域A,Bに囲まれた部分を拡大した断面図を図示している。また、図10~図12において、図1~図4に示す構造体と同一構成部分には、同一符号を付す。図13は、本発明の第2の実施の形態に係る半導体装置の製造工程のうち、MISトランジスタ形成工程からダイニッケルシリサイド層形成工程までのフローチャートを示す図である。次に、主に、図10~図13を参照して、本発明の第2の実施の形態に係る半導体装置10の製造方法について説明する。始めに、第1の実施の形態で説明した図1に示すMISトランジスタ20を形成する工程図13に示すフローチャートの工程S02を施す。次いで、第1の実施の形態で説明した図2に示す白金を含むニッケル層22を堆積する工程の前処理図13に示すフローチャートの工程S04、及び白金を含むニッケル層22を堆積する工程図13に示すフローチャートの工程S06を施すことで、図2に示す構造体を形成する。次いで、図10に示す工程では、第1のアニール低温アニールによりダイニッケルシリサイド層45を形成する工程図13に示すフローチャートの工程S08を施す。具体的には、ニッケルモノシリサイド層24を形成する工程の前に、ニッケルモノシリサイド層24を形成する工程よりも低い温度で基板11を加熱することにより、ゲート電極16シリコン層及び高濃度不純物拡散領域19シリコン層と図2に示す白金を含むニッケル層22との界面にダイニッケルシリサイド層45を形成する。より具体的には、ランプアニール法により、基板11を200°C以上、300°C以下に加熱する。この場合のアニール時間は、例えば、10~90秒の範囲内で設定することができる。このとき、ダイニッケルシリサイド層45上に、ダイニッケルシリサイド層45とならなかった白金を含むニッケル層22-1図2に示す白金を含むニッケル層22のうち、ゲート電極16及び高濃度不純物拡散領域19から遠い部分が未反応部分として残存する。次いで、図11に示す工程では、ニッケルモノシリサイド層24を形成する工程の前に、ダイニッケルシリサイド層45とならなかった部分の白金を含むニッケル層22-1を除去する工程図13に示すフローチャートの工程S10を施す。具体的には、白金を含むニッケル層22-1を選択的に除去可能なエッチング液を用いたウエットエッチングにより、残存する白金を含むニッケル層22-1を除去する。これにより、ダイニッケルシリサイド層45の表面45a、素子分離領域12の上面12a、及びサイドウォール絶縁膜18の表面が露出される。次いで、図12に示す工程では、第2のアニール高温アニールによりニッケルモノシリサイド層24を形成する工程図13に示すフローチャートの工程S12を施す。具体的には、基板11を350°C以上、500°C以下に加熱することで、ダイニッケルシリサイド層45をニッケルモノシリサイド化させることで、ニッケルモノシリサイド層24を形成する。より具体的には、ランプアニール法により、基板11の熱処理を行う。この場合、アニール時間は、例えば、10~90秒の範囲内に設定することができる。これにより、シリコン層であるゲート電極16及び高濃度不純物拡散領域19との界面が平滑で、表面も均一なニッケルモノシリサイド層24を得ることができる。その後、第1の実施の形態で説明した図5に示す工程と同様な処理を行うことで、図5に示す半導体装置10が製造される。第2の実施の形態の半導体装置の製造方法によれば、シリサイド化のアニールを2回に分けて実施している。具体的には、ダイニッケルシリサイド層45を形成し得る低い温度で第1のアニールを施し、その後、ニッケルモノシリサイド層24を形成し得る高い温度で第2のアニールを施す。これにより、さらに安定して、ダイシリサイド化しないようにニッケルモノシリサイド層24を形成できる。また、第1のアニール後、未反応の白金を含むニッケル層22-1を除去してから第2のアニールを施すことで、さらに安定して、ダイシリサイド化しないようにニッケルモノシリサイド層24を形成できる。なお、低抵抗かつ平坦なニッケルモノシリサイド層24を、より少ない工程数で形成するという観点では、第1の実施の形態に係る半導体装置の製造方法を選択し、より安定に形成するという観点では第2の実施の形態に係る半導体装置の製造方法を選択することが望ましい。以上、本発明の好ましい実施の形態について詳述したが、本発明はかかる特定の実施の形態に限定されるものではなく、特許請求の範囲内に記載された本発明の要旨の範囲内において、種々の変形変更が可能である。"