"コンデンサを有する入力回路を介して交流電源に接続される電源用集積回路装置において、前記交流電源の遮断時に前記コンデンサに残留する蓄積電荷を放電させる放電用回路と、前記コンデンサの端子電圧に比例もしくは前記コンデンサの端子電圧の増減に応じて増減する信号を基準信号レベルと比較することによりリセット信号を生成するレベル比較手段と、前記レベル比較手段に接続され、前記リセット信号により計時動作がリセットされる計時手段と、を備え、前記放電用回路では、前記計時手段で所定の計時時間が経過したことを検出すると前記蓄積電荷を放電させるようにしたことを特徴とする電源用集積回路装置。前記交流電源のピーク電圧を保持するピークホールド回路を備え、前記ピークホールド回路で保持されたピーク電圧を基にして、前記レベル比較手段に前記基準信号レベルを供給するようにしたことを特徴とする請求の範囲第1項記載の電源用集積回路装置。前記ピークホールド回路と前記レベル比較手段との間には、前記ピークホールド回路で保持されたピーク電圧を基に前記基準信号レベルを生成するレベルダウン回路が設けられていることを特徴とする請求の範囲第2項記載の電源用集積回路装置。前記所定の計時時間は、前記交流電源の周期より長いことを特徴とする請求の範囲第1項記載の電源用集積回路装置。前記放電用回路は、前記コンデンサの両端を接地電位に接続して前記蓄積電荷を放電させるスイッチ素子を有していることを特徴とする請求の範囲第4項記載の電源用集積回路装置。前記計時手段は、タイマ回路を有し、前記計時時間の経過後に前記タイマ回路から出力されるパルス信号によって前記スイッチ素子を導通するようにしたことを特徴とする請求の範囲第5項記載の電源用集積回路装置。前記タイマ回路と前記スイッチ素子との間に遅延回路を設けたことを特徴とする請求の範囲第6項記載の電源用集積回路装置。前記放電用回路は、前記コンデンサの両端を前記電源用集積回路装置の電源端子に接続して前記蓄積電荷を放電させることを特徴とする請求の範囲第4項記載の電源用集積回路装置。前記レベル比較手段は、前記コンデンサの両端にそれぞれアノードが接続され各カソードが互いに接続された一対のダイオード、前記一対のダイオードのカソードと接地電位の間に接続された抵抗回路、および前記抵抗回路で分圧された電圧を基準信号電圧と比較するコンパレータを有していることを特徴とする請求の範囲第1項記載の電源用集積回路装置。前記入力回路は、前記交流電源から放出されるノイズを除去するためのノイズ除去フィルタであることを特徴とする請求の範囲第1項記載の電源用集積回路装置。交流電源に接続される入力回路を構成するコンデンサに残留する蓄積電荷を放電する電源遮断検出方法において、前記コンデンサの端子電圧に比例もしくは前記コンデンサの端子電圧の増減に応じて増減する信号を基準信号レベルと比較することによりリセット信号を生成し、前記交流電源の周期より長い所定の計時時間を設定して計時動作を行い、前記リセット信号により前記計時動作をリセットするとともに、前記計時動作により前記所定の計時時間が経過したことを検出すると、前記蓄積電荷を放電することを特徴とする電源遮断検出方法。前記コンデンサの端子電圧の増減に応じて増減する信号のピーク電圧値を検出し、前記ピーク電圧値の検出値より前記基準信号レベルを生成することを特徴とする請求の範囲第11項記載の電源遮断検出方法。特許文献1の空気調和機の電子制御装置ではスイッチ206を用いており、実際にはスイッチ206としてリレー回路が必要になると考えられるため、構造が大きくなる。また、この電子制御装置で重要となるACコンセント201が引き抜かれたことを検出する方法については未開示であって、具体性に欠けている。特許文献2のスイッチング電源装置では、抵抗を兼用することで定常的な損失を削減することはできるが、電力損失を完全になくすことはできない。特許文献3の直流電源装置では、抵抗Ry1によって第2のコンデンサCy3の電荷が常に放電される状態となっており、これらの積Cy3Ry1に規定される放電時定数はそれほど大きくとることができない。したがって、ここでも無駄な消費電流が発生するという問題があった。また、集積回路において容量素子を配置するためには大きな面積が必要であるが、図13に示す放電回路を集積回路内に設ける場合に、放電回路のために3つもコンデンサCy1,Cy2,Cy3を必要とすることは問題である。本発明はこのような点に鑑みてなされたものであり、入力回路のコンデンサの放電に関し、定常的な電力損失が発生しない電源用集積回路装置を提供することを目的とする。また、コンセントがACラインから抜かれたことを検出して、コンデンサに残留する蓄積電荷を放電するようにした電源遮断検出方法を提供することを目的とする。本発明では上記問題を解決するために、コンデンサを有する入力回路を介して交流電源に接続される、以下のような電源用集積回路装置が提供される。この電源用集積回路装置は、前記交流電源の遮断時に前記コンデンサに残留する蓄積電荷を放電させる放電用回路と、前記コンデンサの端子電圧に比例もしくは前記コンデンサの端子電圧の増減に応じて増減する信号を基準信号レベルと比較することによりリセット信号を生成するレベル比較手段と、前記レベル比較手段に接続され、前記リセット信号により計時動作がリセットされる計時手段と、を備え、前記放電用回路では、前記計時手段で所定の計時時間が経過したことを検出すると前記蓄積電荷を放電させるようにしたことを特徴とする。また、本発明では上記問題を解決するために、交流電源に接続される入力回路を構成するコンデンサに残留する蓄積電荷を適宜放電する電源遮断検出方法が提供される。この電源遮断検出方法では、前記コンデンサの端子電圧に比例もしくは前記コンデンサの端子電圧の増減に応じて増減する信号を基準信号レベルと比較することによりリセット信号を生成し、前記交流電源の周期より長い所定の計時時間を設定して計時動作を行い、前記リセット信号により前記計時動作をリセットするとともに、前記計時動作により前記所定の計時時間が経過したことを検出すると、前記蓄積電荷を放電することを特徴とする。本発明によれば、交流電源から入力回路が切り離されていない場合には、放電回路が常時接続されないため、放電抵抗による電力損失の削減が可能である。また、本発明の電源用集積回路装置の電源遮断検出方法によれば、コンセントがACラインから抜かれたことを検出して、コンデンサに残留する蓄積電荷を確実に放電することができる。本発明の上記および他の目的、特徴および利点は本発明の例として好ましい実施の形態を表す添付の図面と関連した以下の説明により明らかになるであろう。以下、本発明の電源用集積回路装置および電源遮断検出方法について、スイッチング電源装置の実施の形態を示す図面を参照して説明する。第1の実施の形態図1は、第1の実施の形態のスイッチング電源装置の構成を示す図である。商用電源のACライン1には、フィルタ回路2を介して整流回路3が接続される。フィルタ回路2は、コンデンサCx1,Cx2とインダクタLFで構成されている。図10の従来装置と異なる点は、フィルタ回路2の入力側に放電用の抵抗Rxが設けられていないことである。ここで、スイッチング電源装置は、整流回路3の出力側に接続された入力コンデンサ4およびトランス5と、その1次巻線5Pに直列接続されたスイッチング素子6と、トランス5の2次巻線5Sに接続されたダイオードDおよび平滑コンデンサCからなる平滑回路7とで構成される。そして、スイッチング素子6のオンオフを図示しないPWM制御回路によって制御することで、直流端子8a,8b間に接続された負荷図示せずに所定の直流電圧を供給している。このように、スイッチング電源装置では一般的に入力部にフィルタ回路2が使用され、ACライン1に放出されるノイズを防止する構成となっている。しかし、スイッチング電源がACライン1から引き抜かれても、フィルタ回路2のコンデンサCx1、Cx2には電荷が残留し、その電圧によって感電の危険性がある。この実施の形態の装置では、ACライン1の異極間に放電用の抵抗を挿入せずに、ACライン1から切断されたとき、以下の放電用回路によってコンデンサCx1,Cx2の蓄積電荷を放電するように構成されている。すなわち、交流電源の両極が接続されるACライン1には、互いのカソードが接続された一対のダイオードD11,D12のアノードがそれぞれ接続され、これらダイオードD11,D12の接続点Paには、抵抗R13,R14を直列接続した抵抗回路が接続されている。抵抗R13とR14の接続点Pbは、コンパレータ8の反転入力端子-に接続され、その非反転入力端子は基準電源9に接続されている。コンパレータ8は、抵抗回路で分圧されたフィルタ回路2の出力電圧フィルタ回路2の2つの出力端子のうち、高電位側端子の電圧を基準信号電圧と比較して、その出力端子Pcの電位を決定している。また、コンパレータ8の出力端子は、所定のセット時間計時時間に設定されたタイマ回路10のリセット端子に接続され、コンパレータ8からタイマ回路10に対してリセット信号が供給されている。なお、タイマ回路10では、所定のセット時間計時時間として、少なくとも後述する10msより長い時間に、一般には交流電源の周波数よりも長い時間、例えば2倍以上の時間に設定されている。ダイオードD11,D12の接続点Paは、さらに抵抗R15を介してスイッチ素子Q6を構成するN型MOSFETのドレイン端子に接続され、スイッチ素子Q6のソース端子は接地されている。また、このスイッチ素子Q6を構成するN型MOSFETのゲート端子がコンパレータ8によってリセット制御されるタイマ回路10に接続されている。したがって、スイッチ素子Q6は、タイマ回路10の出力端子点Pdの電位に応じてオンオフ制御されることになる。図2は、図1のスイッチング電源装置の動作を説明するための波形図である。同図Aは、接続点Pa図ではPa点と記している、以下同様。での電圧信号の変化を示している。ACライン1に交流電源が接続されている間は、点Paには交流電源を全波整流した電圧波形が現れる。同図Bには、接続点Pb図ではPb点と記している、以下同様。での電圧信号と、基準電源9の基準電圧Vrefを示している。ここでは、抵抗R13,R14で抵抗分圧された電圧がコンパレータ8の反転入力端子-に入力され、基準電圧Vrefと比較される。したがって、交流電源が接続されている間は、コンパレータ8の出力端子Pcには全波整流波形に合わせて電源周波数の2倍の周波数信号がリセット信号として現れる。図2Cには、タイマ回路10への入力信号波形を示している。いま、例えばACライン1での電源周波数が50Hzであれば、交流電源が切り離されるタイミングt5以前には、10ms毎のタイミングt1~t4でパルス状の波形がリセット信号として現れることになる。すなわち、ACオンであれば、10ms毎にタイマ回路10はリセットされる。したがって、同図Dに示すタイマ回路10の出力端子Pdの電位には変化がない。タイミングt5でACライン1から交流電源が切り離されて交流電源が遮断されると、フィルタ回路2を構成するコンデンサCx1,Cx2の蓄積電荷が残留した状態で維持され、接続点Pa、接続点Pbでの電圧が低下しなくなる。そのため、コンパレータ8からタイマ回路10に対してリセット信号が出力されなくなる。交流電源が遮断されてからは、タイマ回路10にリセット信号が入らなくなる。そのため、タイマ回路10の計時時間Taとして例えば50msが設定されていた場合は、最後のリセット信号が供給されたタイミングt4からTa時間が経過したタイミングt6でタイマ回路10からスイッチ素子Q6のゲートに対して出力されるゲート信号がHハイになる。こうして、放電用回路を構成するスイッチ素子Q6がオンすることで、コンデンサCx1,Cx2の蓄積電荷がダイオードD11,D12および抵抗R15を介して放電することができる。なお、上述したスイッチング電源装置では、分圧用の抵抗R13,R14がACライン1に接続されるようになるが、これらの抵抗R13,R14の抵抗値はコンデンサCx1,Cx2の放電に必要な時間と無関係に設定できる。すなわち、抵抗R13,R14には高抵抗値のものを使用することが可能であるから、定常的な損失をほぼゼロにすることができる。図3は、図1のタイマ回路の具体例を示す回路図である。タイマ回路10の一例として、コンデンサC8と抵抗R16を用いた回路構成を示している。すなわち、タイマ回路10の入力端子であるトランジスタスイッチQ7のベースにはコンパレータ8の出力信号これもPcで表すが接続され、タイマ回路10にコンパレータ8からのリセット信号が入力されるとトランジスタスイッチQ7がオンしてコンデンサC8の電荷が放電され、リセット信号が解除された瞬間から電源VccからコンデンサC8への充電が開始される。コンデンサC8と抵抗R16によって決まるセット時間が経過すると、充電電圧がコンパレータ11の基準電位Vref1を超えて、スイッチ素子Q6に入力されるタイマ回路10の出力端子Pdの電位をHハイにする。したがって、タイマ回路10のセット時間を、リセット信号の周期より長い所定の計時時間、例えば交流電源の周期以上、好ましくは交流電源の周期の2倍以上に設定することで、交流電源の遮断時に計時時間がこのセット時間を経過した後に、放電用回路を構成するスイッチ素子Q6が作動して、蓄積電荷を放電させることができる。変形例図4は、第1の実施の形態の変形例の構成を示す回路図である。第1の実施の形態での回路構成と異なる点は、タイマ回路10の出力端子とスイッチ素子Q6との間に遅延回路20を設けたことである。図5は、図4のスイッチング電源装置の動作を説明するための波形図である。従来から交流電源を整流するスイッチング電源装置では、ダイオードD11,D12、抵抗R13,R14,R15、スイッチ素子Q6および接続点Pa,Pbに接続されている配線ラインにそれぞれ付随する寄生容量などの影響で、接続点Paの電圧が0Vまで低下しない場合がある。すなわち、接続点Pa,Pbの電圧が、入力回路のコンデンサの端子電圧の増減に応じて増減するものの、完全な比例関係ではなくなる場合がある。そのため、リセット信号を生成するレベル比較手段コンパレータ8では、その基準電源9の基準信号電圧Vref2を、図2に示す電圧Vrefと比較してより高く設定する必要がある。ところが、タイマ回路10を図3の構成とした場合には、接続点Pbでの電圧がVref2に達するとタイマ回路10がリセットされてその出力端子Pdの電圧がLロウになり、これによりスイッチ素子Q6がオフして放電が止まってしまう。Vref2はある程度高い電圧となるので、コンデンサCx1,Cx2の蓄積電荷が放電しきれないことになる。そこで、放電用回路を構成するスイッチ素子Q6のオン時間を遅延回路20に設定された時間Tb分だけ放電時間を延ばすことによって、図5Eに示すように、タイミングt7でタイマ回路10の出力がLロウに変化した後も、タイミングt8までスイッチ素子Q6のオン状態を維持し、放電用回路の動作時間を長くできる。すなわち、基準電源9の基準信号Vref2相当の電圧を超えて放電が継続することになり、コンデンサCx1,Cx2の蓄積電荷が確実に放電される。第2の実施の形態図6は、第2の実施の形態のスイッチング電源装置の構成を示す図である。このスイッチング電源装置では、制御用の集積回路電源用集積回路装置30内にコンパレータ8およびタイマ回路10が組み込まれた構成となっている。集積回路30には、そのVH端子にダイオードD11,D12を介して交流電源の全波整流波形が供給されている。制御用の集積回路30内には、スイッチング素子6を制御するPWM制御回路31、電源スタート時に駆動電力を生成するスタート回路32、およびスタート制御回路33も構成されている。集積回路30の外部端子としては、DO端子が抵抗R17を介してスイッチング素子6のゲートに接続されている。また、VCC端子はコンデンサC8を介して接地されるとともに、ダイオードD13のカソードに接続されている。ダイオードD13のアノードは、トランス5の補助巻線5Cの一端に接続され、補助巻線5Cの他端は接地されている。スタート制御回路33は、オア回路34を介してスタート回路32にスタート制御信号を出力している。また、タイマ回路10もオア回路34を介してスタート回路32にオンオフ制御信号を出力している。コンデンサC8は、起動時にスタート回路32を介して端子VHから供給される起動電流によって充電される。また、スイッチング電源装置の運転時には、スタート制御回路33からの制御信号によりスタート回路32がオフ状態とされるが、補助巻線5Cでの誘起電圧をダイオードD13で整流し、コンデンサC8で平滑化することで、VCC端子に所定電圧を供給している。ACライン1に交流電源が接続されている間は、点Paには交流電源を全波整流した電圧波形が現れる。交流電源が遮断されると、タイマ回路10からオア回路34を介してスタート回路32にオン信号が出力される。これによりスタート回路32がオンして、VH端子とVCC端子を接続することによって、フィルタ回路2のコンデンサCx1,Cx2からその蓄積電荷をコンデンサC8に対して放電させることができる。この場合、フィルタ回路2のコンデンサCx1,Cx2には、その放電後にも集積回路30の電源電圧Vcc程度の電圧が残留する。しかし、通常の集積回路30の電源電圧Vccは高々20V程度であるため、コンセントを引き抜いたときの安全面には問題はない。また、フィルタ回路2のコンデンサ容量は、使用されるセットにもよるが1μF以下程度である。これと比較してVCC端子に接続されるコンデンサC8には、数10μFから100μF程度のものが使用される。したがって、これらの容量値の間には、100倍程度の差があるため、フィルタ回路2の残留電荷をVCC端子に放電しても、コンデンサC8の電圧が大きく上昇することはなく、安全性に問題はない。以上、本実施の形態では、交流電源の遮断時に集積回路30に内蔵されるスタート回路32をオンさせて、コンデンサCx1,Cx2の蓄積電荷をVCC端子に対して放電させている。図7に、図10に示す従来のスイッチング電源装置における入力フィルタの電力損失と第1,2の実施の形態のスイッチング電源装置における入力フィルタの電力損失との比較を示す。本実施の形態のスイッチング電源装置では、図7に示すように、従来のノイズ除去フィルタ入力フィルタの電力損失23mWを0mWまで低減できる利点がある。また、図1に示す第1の実施の形態および図4に示す変形例において、抵抗R13とR14,コンパレータ8,基準電源9,タイマ回路10および遅延回路20を、第2の実施の形態と同様に一つの集積回路内に構成して電源用集積回路装置とすることができる。第3の実施の形態上述した第1、あるいは第2の実施の形態のスイッチング電源装置図1、図6では、いずれもコンパレータ8に入力するフィルタ回路の出力電圧が、商用周波数に応じたタイミングで確実に基準電圧Vrefあるいは基準信号電圧Vref2以下になる場合にのみ有効に動作する。しかしながら、さらに低い待機電力で電力変換動作を実現するには、直列抵抗回路を構成する抵抗R13,R14の抵抗値を大きくする必要がある。また、ACライン1から供給される商用交流電圧が220Vのように、その入力電圧が高いものであると、それが低位相角の領域に変化した場合でも、商用交流電圧が100Vの場合に設定されていた基準電圧Vrefあるいは基準信号電圧Vref2以下まで低下しなくなってしまう。これは、抵抗R13,R14の抵抗値が大きかったり、商用交流電圧の電圧が高かったりすると、接続点Pbに付随する寄生容量を抵抗R13,R14で放電しきれないからである。この場合、接続点Pbの電圧は、入力回路のコンデンサの端子電圧の増減に応じて増減するものの、完全な比例関係を保てなくなっている。すなわち、商用交流電圧の入力電圧が高い場合に、スイッチング電源装置がACライン1からコンセントを引き抜いていないにもかかわらず、タイマ回路10に対してリセット信号が供給されなくなって、スイッチ素子Q6がオンして、そこから放電電流が流れるという誤動作のおそれがあった。したがって、交流電圧が100~220Vの広い電圧範囲の商用電源であっても、タイマ回路10を確実にリセット動作させるためには抵抗R13,R14の抵抗値をある程度まで小さくせざるを得ず、待機電力が上昇するという問題があった。図8は、この課題を解決する第3の実施の形態のスイッチング電源装置における制御用集積回路の構成を示す図である。制御用の集積回路40は、ピークホールド回路40a、レベルダウン回路40b、タイマ/リセット回路40c、放電検出回路40dおよび放電制御回路40eによって放電用回路を構成している。ここでは、ダイオードD11,D12を介して交流電源の全波整流波形が抵抗R13,R14の直列抵抗回路に供給されている。ダイオードD11,D12の接続点Paは、さらに抵抗R15を介してスイッチ素子Q6を構成するN型MOSFETのドレイン端子に接続され、スイッチ素子Q6のソース端子は接地されている。なお、スイッチング電源装置自体の構成については、図1に示した装置と同様に、整流回路3の出力側に接続された入力コンデンサ4およびトランス5と、その1次巻線5Pに直列接続されたスイッチング素子6と、トランス5の2次巻線5Sに接続されたダイオードDおよび平滑コンデンサCからなる平滑回路7とで構成される。フィルタ回路2の入力側に放電用の抵抗Rxが設けられておらず、ACライン1から切断されたとき、放電用回路によってコンデンサCx1,Cx2の蓄積電荷を放電する。すなわち、抵抗R13と抵抗R14の接続点Pbは、ピークホールド回路40aを構成するオペアンプ演算増幅回路41の非反転入力端子、タイマ/リセット回路40cを構成するコンパレータ43の反転入力端子-、および放電検出回路40dを構成するコンパレータ45の反転入力端子-にそれぞれ接続されている。コンパレータ45の非反転入力端子は基準電源46に接続されている。ピークホールド回路40aでは、オペアンプ41の出力端子がトランジスタQ8のゲートに接続され、トランジスタQ8を介してコンデンサC9に電源Vccが接続されるように構成されている。また、トランジスタQ8とコンデンサC9との接続点は、オペアンプ41の反転入力端子-と接続されている。さらに、コンデンサC9と並列にトランジスタスイッチQ9が設けられている。レベルダウン回路40bは、オペアンプ42と直列抵抗回路とから構成され、このオペアンプ42の非反転入力端子には、ピークホールド回路40aの出力端子P4aから電圧信号が入力している。また、オペアンプ42は、出力端子と反転入力端子-が接続されてボルテージフォロワ回路を構成している。オペアンプ42の出力端子は、直列抵抗回路の一方の抵抗R18と接続されている。抵抗R18は抵抗R19を介して接地され、タイマ/リセット回路40cに対して、抵抗R18と抵抗R19の接続点の電圧信号が基準電圧Vref3として供給されている。タイマ/リセット回路40cは、コンパレータ43とタイマ回路44から構成されている。コンパレータ43では、その非反転入力端子に基準電圧Vref3が供給され、抵抗R13と抵抗R14の接続点Pbから供給される分圧された全波整流波形と比較されている。また、コンパレータ43の出力端子は、タイマ回路44のリセット端子Rに接続されている。タイマ回路44は、所定のセット時間計時時間として、一般には交流電源の周波数よりも長い時間、例えば2倍以上の時間が設定されている。放電検出回路40dは、上述した第1、あるいは第2の実施の形態におけるコンパレータ8に相当するコンパレータ45を備えている。コンパレータ45は、その非反転入力端子が基準電源46と接続され、その出力端子は放電制御回路40eのアンドゲート47に接続されている。放電制御回路40eは、アンドゲート47およびフリップフロップ回路48から構成されている。フリップフロップ回路48は、そのセット入力端子Sがタイマ/リセット回路40cのタイマ回路44の出力端子と接続されている。また、フリップフロップ回路48の出力端子Qは、スイッチ素子Q6のゲート端子と接続されるとともに、アンドゲート47と接続されている。つぎに、このように構成された第3の実施の形態のスイッチング電源装置の動作について説明する。図9は、図8の制御用集積回路の動作を説明するための波形図である。図9Aには、接続点Pbに生じる交流電源の全波整流波形を分圧した電圧信号を示している。ここでは、接続点Pbに付随する寄生容量がスイッチング周期中に放電しきれず、接続点Pbの電位が低下しにくくなっている場合を示している。集積回路40には、そのVH端子にダイオードD11,D12を介して交流電源の全波整流波形が供給されている。ピークホールド回路40aでは、接続点Pbでの電圧信号が上昇すると、オペアンプ41の反転入力端子-の電圧が非反転入力端子の電圧に追従するように仮想短絡するように、トランジスタQ8が導通して、コンデンサC9に電荷が注入される。商用電源の周波数50Hz/60Hzの1周期ごとに、交流入力電圧がそのピーク値を過ぎて低下し始めると、接続点Pbでの電圧信号も低下するが、コンデンサC9の放電経路がないため、図9Bに示すように、P4a点の電圧信号はピーク値に維持される。レベルダウン回路40bでは、コンデンサC9によって維持されたピーク値をオペアンプ42からなるボルテージフォロワ回路でバッファリングインピーダンス変換し、さらに直列抵抗回路によって分圧して生成した基準電圧Vref3をタイマ/リセット回路40cに出力する。ここでは、抵抗R18と抵抗R19の抵抗値を選択することによって、ピーク値を任意の割合で低下させることができる。すなわち、抵抗R18と抵抗R19の分圧比を接続点Pbの電位の低下特性に合わせて設定することができる。抵抗R18と抵抗R19の分圧比を接続点Pbの電位の低下特性に合わせて設定することにより、交流入力電圧が活きている場合には、接続点Pbの電位が商用周波数の周期毎に、すなわち、図9に示すタイミングt1,t2で確実に基準電圧Vref3以下になるようにすることができる。図9Cに示すP4b点の電圧信号は、コンパレータ43の出力信号であって、このタイミングt1,t2でHレベルとなる。こうしてP4b点のHレベルの電圧信号がタイマ回路44のリセット端子Rに供給されると、タイマ回路44がリセットされる。このとき、P4b点の電圧信号はピークホールド回路40aのトランジスタスイッチQ9をオンし、コンデンサC9の電荷を放電するので、P4b点の電圧信号は短時間でLレベルに戻る。P4b点の電圧信号がLレベルに戻るとトランジスタスイッチQ9はオフし、コンデンサC9にはトランジスタスイッチQ9がオフした瞬間の接続点Pbの電位が記憶される。トランジスタスイッチQ9がオフした直後は接続点Pbの電位が下がり続けるので、コンデンサC9はトランジスタスイッチQ9がオフした瞬間の接続点Pbの電位を保持する。その後、接続点Pbの電位が上昇に転じ、コンデンサC9の電圧より上回ると、コンデンサC9の電圧は上昇を開始する。交流入力のピーク付近でACライン1から切断されたとすると、電荷を放電する経路がないため、コンデンサCx1,Cx2の蓄積電荷が保持される。この状態では、VH電圧の分圧された交流波形が一定電圧以下にならない。そのため、コンパレータの出力信号がLレベルに維持された状態が、タイマ回路44に設定された時間を越えて継続する。すなわち、タイミングt3で交流入力電圧が遮断された場合には、接続点Pbでの電圧信号の電位レベルは低下しないので、コンパレータ43はLレベルが維持され、P4b点の電圧信号としてリセット信号がタイマ回路44に出力されない。これにより、タイマ回路44がタイミングt4でタイムアップして出力をHレベルに反転し、フリップフロップ回路48をセットする。フリップフロップ回路48がセットされてその出力がHレベルになるとスイッチ素子Q6がオンし、その後のタイミングt5まで、入力フィルタコンデンサに蓄積された電荷を放電することができる。タイミングt5で接続点Pbの電位が基準電源46の基準電圧Vref4に達すると、コンパレータ45およびアンドゲート47の出力がHレベルとなってフリップフロップ回路48がリセットされ、スイッチ素子Q6がオフして再度交流入力電圧が活性化するときに備える。なお、タイミングt5に至る前に接続点Pbの電位が低下して基準電圧Vref3以下となり、タイマ回路44にリセットがかかっているので、タイミングt5ではフリップフロップ回路48のセット入力は外れている。以上、本実施の形態では、全波整流波形を監視して交流入力電圧が遮断されたことを検出する基準電圧Vref3を、コンデンサC9によって維持されたピーク値に対して任意の割合で低下させることができる構成にしている。そのため、商用交流電圧が100~220Vの広い範囲や、VH端子から供給される交流電圧に対する分圧抵抗を大きく設定して待機電力を低減した場合などであって、低位相角でVH電圧がピーク値から低下しにくい場合であっても、接続点Pbの電位の低下特性に合わせて抵抗R18と抵抗R19の分圧比を適切に設定することにより、スイッチング電源装置がACライン1から遮断されたことを確実に検出することができる。上記については単に本発明の原理を示すものである。さらに、多数の変形、変更が当業者にとって可能であり、本発明は上記に示し、説明した正確な構成および応用例に限定されるものではなく、対応するすべての変形例および均等物は、添付の請求項およびその均等物による本発明の範囲とみなされる。"