"ソース配線、画素電極および該電極に対向する対向電極が配設された液晶パネルと、前記ソース配線を駆動するソースドライバ部とを有し、前記液晶パネルをドット反転駆動する液晶表示装置において、前記対向電極を駆動する対向電極駆動回路であって、該対向電極駆動回路は電流増幅部を有し、前記液晶表示装置へ供給される入力電圧を昇圧する昇圧回路によって前記電流増幅部へのHIGH側の電源が供給され、前記電流増幅部へのLOW側の電源は前記入力電圧を供給することを特徴とする対向電極駆動回路。対向電極は、前記ソース配線に対向する第1の対向電極領域と前記画素電極に対向する第2の対向電極領域とに分離され、前記第1の対向電極領域と前記第2の対向電極領域は、それぞれ異なる共通配線によって前記液晶パネルから引き出され、前記対向電極駆動回路は第1の駆動回路部と第2の駆動回路部とからなり、第1のコモン電位は前記第1の駆動回路部によって生成され、第2のコモン電位は前記第2の駆動回路部によって生成され、前記第1の対向電極領域に前記第1のコモン電位を印加し、前記第2の対向電極領域に前記第2のコモン電位を印加することを特徴とする請求項1に記載の対向電極駆動回路。前記第2の駆動回路部は、能動素子のみで構成されていることを特徴とする請求項2に記載の対向電極駆動回路。前記第2の駆動回路部は、ダイオードを含むノイズフィルタを有すること特徴とする請求項3に記載の対向電極駆動回路。従来ではこのよう複雑な回路構成によって低消費電力化を図っていた。しかし、従来の対向電極駆動回路では、平易な構成で、かつ低消費電力化の実現が不十分であった。本発明は、ドット反転駆動方式に代表されるコモン電位を固定電位として表示を行う液晶表示装置の対向電極駆動回路において、他の電源回路と電源電位を兼用して総合的な電源効率を上げて、低コストで低消費電力化を行うことを目的とする。本発明による対向電極駆動回路は、液晶パネルをドット反転駆動する液晶表示装置において対向電極をDC駆動する対向電極駆動回路であって、この対向電極駆動回路は電流増幅部を有しており、上記液晶表示装置へ供給される入力電圧を昇圧する昇圧回路によって上記電流増幅部へのHIGH側の電源が供給され、上記電流増幅部へのLOW側の電源は上記入力電圧を供給することを特徴とするものである。本発明に係る液晶表示装置の対向電極駆動回路において、電源回路全体の総合電源効率を上げて低消費電力化を行うことができるような対向電極駆動回路を平易な回路構成で提供できる。また、本発明に係る液晶表示装置においては、電源効率を上げて低消費電力化を行うことが可能となる。なお、上述のように対抗電極電位はコモン電位と表記され、記号VCOMで表されるので、以下の記述においては対向電極駆動回路をコモン電位生成回路と表す。以下、本発明の実施の形態について図面を参照しながら説明する。なお、説明が重複して冗長になるのを避けるため、各図において同一または相当する機能を有する要素には同一の符号を付してある。実施の形態1.図1は実施の形態1における液晶表示装置1の回路構成を示しており、ソースドライバ2は、画像データや極性反転信号によって液晶パネル3に出力する表示信号電圧を各ソース配線4に出力する。各ソース配線4は、対応する各画素電極5に対して薄膜トランジスタ以降TFTと称す6などのスイッチング素子を介して接続されており、各画素電極5は液晶容量7記号Clcと記載を介して対向電極8のコモン配線9と接続されている。また、液晶容量7と並列に保持容量10記号Csと記載が接続されている。また各ソース配線4は上記対向電極8以外にゲート配線11などと寄生容量非図示を生成し、これらの容量を介して相互に接続されている。従って、ソース配線4を駆動すると大きな寄生容量を充放電するための電流が必ず生じる。一般的にソースドライバ2は、映像データ処理回路12と、デジタルアナログ変換回路DA変換回路13と、出力回路14を備える。ソースドライバ2の出力回路14に接続される液晶パネル3のソース配線4は配線抵抗と大きな寄生容量が発生している。出力回路14の構成は様々な方法があるが、大きな液晶パネル負荷を駆動するために、一般に能力の高いボルテージフォロワ15などのアンプで構成される。ゲートドライバ16は、ゲート配線11を介して各画素電極5を駆動するTFT6をON/OFF制御し、ソースドライバ2からソース配線4に出力された表示信号を液晶容量7に印加保持させための制御信号を発生する回路である。図2は、実施の形態1におけるソースドライバ2、コモン電位生成回路17、その回路に駆動される対向電極8とソース配線4との寄生容量Cscとの接続関係を表した概略構成図である。また、図3は図2におけるソース配線4の駆動波形、コモン電位生成回路17のコモン電位VCOM、電流IAおよびソースドライバ2の内部電流IBとの関係を示す波形図である。ドット反転駆動方法では、垂直走査に伴って水平周期以降1Hと称す毎にソース配線4の極性を反転交流化する必要があり1×1ドット反転、ソース配線4と寄生容量Cscを介してつながっている回路には交流以降ACと称す電流が発生する。図2に示したようにコモン電位生成回路17では、対向電極8および寄生容量Cscを介してソースドライバ2とつながっているので、ソース配線4の極性反転に応じたAC電流の充放電が発生する。さらに、平滑化容量記号Ccomと記載20の一方の電位をコモン電位VCOMと共通にしている場合はこの容量への充放電も加わる。すなわち、図3に示すように、ソースドライバ2の出力が平均的にΔVpVpは表示信号振幅だけ正方向に変化したとすると、コモン電位生成回路17は瞬時に反応できないため、コモン電位VCOMがΔVp×Csc/程度変化する。この電位の変化にともなって、差動アンプ18は電流増幅部19の下側のトランジスタQ2PNPをONにして平滑化容量20の電荷を引き抜いてコモン電位VCOMを下げる。このとき、ソースドライバ2側からコモン電位生成回路17側へ電流が流れ、電源VDDAから電流IAが消費される。ここで記号VDDAは図1記載の電源回路からソースドライバ2や階調電圧発生回路、コモン電位生成回路17などのアナログ回路に供給される電源の一つである。一方、ソースドライバ2の出力が平均的に-ΔVpだけ負方向に変化したとすると、コモン電位生成回路17は瞬時に反応できないため、コモン電位VCOMが-ΔVp×Csc/CcomCsc程度変化する。この電位の変化に伴って、差動アンプ18は電流増幅部19の上側のトランジスタQ1NPNをONにして平滑化容量20に電荷を充電しコモン電位を上げる。このとき、コモン電位生成回路17側からソースドライバ2側へ電流が流れ、電源VDDAから電流IBが消費される。上記のことから、コモン電位生成回路17にて消費される電力は、ソースドライバ2から出力される平均電位が下がったときに、コモン電位VCOMを上げようと電流IBを消費する。そのため、電流IBが大きいほどコモン電位生成回路17にて消費される電力も大きくなる。また一方で、コモン電位VCOMの変動は表示性能にフリッカー、クロストーク等の悪影響をおよぼす。これに対し対向電極8とソース配線4との寄生容量Cscが比較的大きいことから、規定時間内に充放電を完了させる為に、コモン電位生成回路17の出力インピーダンスを十分低くする必要がある。このためコモン電位生成回路17の最終段バッファは大きな駆動能力が求められるので、応答性が良く大電流を流すことができる高性能な素子などが用いられ、コストアップの一因となっている。以下に、本発明の実施形態1に係るコモン電位生成回路17の回路構成について詳細に説明する。通常、液晶駆動用の電源としては、少なくとも各種ドライバICのロジック電源用のVCC、上記アナログ電源用のVDDA、ゲート電圧用電源のVGH、VGL、コモン電位用のVCOMの5種類が必要で、これらは図1で示した外部からの入力電圧VINから昇圧回路で生成される。例えばVDDAについては、下記に示すDC/DC回路部22がこの昇圧回路に相当する。ここでそれぞれの電圧の関係は、通常、VGL<VCC≦VIN<VCOM<VDDA<VGH、の関係となる。従ってコモン電位VCOM用のHIGH側の電源は、回路規模削減の観点からアナログ電源VDDA用昇圧回路とは別の専用昇圧回路を設けて生成するのではなく、上記アナログ電源VDDAをそのまま用いて供給することが多い。図4のaとbに本発明の実施の形態1におけるコモン電位生成回路17の構成図を示す。本実施の形態では上述したように液晶パネル3の駆動方式としてドット反転方式を採用しており、図4のaにそのコモン電位生成回路17の構成の一例を示す。コモン電位生成回路17は、DC電位を決定する電位調整部21と、ボルテージフォロア接続された差動アンプ18、電流増幅部19、平滑化容量20とから構成される。ただし図4のaにおける液晶パネル3内の構成図は、液晶パネル3を容量負荷容量抵抗体の集合物と見なした概略図であり、画素TFTなどの一部素子の記載を省略している。次に、この回路の動作の概略を述べる。コモン電位VCOMが差動アンプ18の正帰還端子の電位と異なると、逆方向電圧に差動アンプ18が動作に異なっていれば-に、-に異なっていればに差動アンプ18が動作し、電流増幅部19からコモン電位の平滑化容量20に電流Icom1が流れて電荷が蓄積されまたは平滑化容量20から電流Icom2が流れて電荷が引き抜かれ、コモン電位VCOMを電位調整部21の出力電位と等しくするよう動作する。なお、実際には位相調整などの素子が追加される場合があるが、簡略化のためここでは省略している。また、差動アンプ18内の最後段のバッファの駆動能力が十分大きければ、電流増幅部19を差動アンプ18の後段に設ける必要はないが、基本的な動作は上記と同様である。このような構成の場合、図4のaに示すように電流増幅部19Q1,Q2によるソースフォロワのLOW側の電源VCLを接地電位以降GNDと称するに接続するのではなく、例えば図4のbで示したアナログ電源VDDAを生成するDC/DC回路部22の入力ノードNINに接続する。ただし、これはVIN<VCOMとなる場合に有効である。一例として上記Vpの最大値が8.0V程度で、VCOM=4.0Vの場合、VCOM>VINを考慮してDC/DC回路部22への入力電圧がVIN=3.3Vの場合には適用可能である。この場合、電流増幅部19にかかる電源電位差はVDDA-VINとなるので、例えばアナログ電源VDDAが9.0Vの場合、VDDA-GND=9.0-0.0=9.0Vが、VDDA-VCL=9.0-3.3=5.7Vと63弱に電位差が小さくなる。すなわち、その分AC消費電力を低減することができる。ただし、例えばVIN=5.0Vの場合はVIN>VCOMとなり、適用できない。さらに、前段の差動アンプ18のLOW側の電源もGNDではなくVCCに接続すれば、アンプ自体のDC消費電流分通常数mAは更に低消費電力化が可能である。しかしながら一方で差動アンプ18の電源範囲が狭まることになるので、コモン電位VCOM用電源全体の応答性も悪化してしまうので、その採用には十分注意する必要がある。図5に本実施の形態との比較として、液晶パネルをドット反転方式で駆動する場合に現在一般的に使用されているコモン電位生成回路17の構成を示す。図4のaと同様にDC電位を決定する電位調整部21と、ボルテージフォロア接続された差動アンプ18、電流増幅部19、平滑化容量20とから構成される。このようなコモン電位生成回路17に用いる電源は通常簡単化のために、HIGH側は前述したようにアナログ電源VDDAを、LOW側はGNDをそのまま用いる。このためコモン電位生成回路17の消費電力は、コモン電位VCOM用電源に用いているVDDAからの待機電流DC成分と液晶パネル駆動電流AC成分の電流総和×VCOM用電源の電位差VDDA-GNDとなるので、VDDAが大きいほど消費電力が大きくなる。特にコモン電位生成回路17の構成にもよるが、図4および5で例示したように一般によく用いる差動アンプソースフォロワ構成の場合、DC消費電流は差動アンプ部がメインとなるが、通常数mAと小さい。これに対し液晶パネル3への電流供給となる電流増幅部19はソースフォロワの特性上、DC損失はほぼないが液晶パネル3の負荷が大きいので大きなAC電流が流れる。このためソースフォロワに用いるトランジスタQ1、Q2には高駆動能力が求められ、高コストとなりやすい。また上述したように液晶パネル3負荷は液晶パネル自体で決まってしまうために最低限必要な電荷AC電流は決まってしまう。従って、低消費電力化にするにはコモン電位生成回路17に用いる電源電位差を変更することが重要となる。この場合、上述のアナログ電源VDDAではなく十分低い専用のHIGH側電源を設ければ低消費電力化が行えるが、そのためには制御IC、コイル、FET、ダイオードなどの昇圧電源用の専用部品が増えることになり、コスト上昇が問題である。これより、残りの方法としてはLOW側の電源電位を変更することになるが、ここで本発明の実施の形態の図4のaのコモン電位生成回路17の構成の場合、最終段の電流増幅部19がソースフォロワであることに着目した。ソースフォロワは基本的に出力がソースに従うので、逆にエミッタ電位変動、すなわち、LOW側の電源が出力に与える影響が比較的小さく、出力電位に影響しない。従って、本発明の実施の形態にあるようにVCLをGNDではなくVINに接続しても、VCOM>VINが十分であれば、VINに生じているリップルなどの影響をVCOM出力にほぼ影響を与えないですむので、表示不良を発生しない。また本発明では電源オフ時にコモン電位生成回路17のソースフォロワを構成するトランジスタQ1、Q2に逆電流が流れないように、VCLと前述のノードNINの間にアノード側をVCLに接続した逆流防止用ダイオード23を設けることも特徴である。これは前述のトランジスタの逆耐圧特性が十分ではない場合に、性能劣化或いは最悪の場合、素子Q1、Q2が破壊してしまうのを防ぐためである。またダイオード23を設けない場合は、上記のような状態にならないために、電源オフ時のシーケンスが重要となる。すなわち、コモン電位VCOMがDCDCINより後にオフするように、コモン電位VCOM用出力段Q1、Q2の出力に設ける平滑化容量20を十分大きくすれば良い。ここでDCDCINは多くの場合、外部からの入力電圧VINに接続されている。ただし平滑化容量20はノイズ除去の理想としては非常に大きな容量値となってしまうが、現実的には素子劣化の程度を考慮してDC/DC回路部22の入力側の電位が十分早く下がる程度の容量にしておく。また本発明の他の効果として以下の効果もある。一般的にコモン電位VCOMの変動は表示画像、すなわち各ソース配線4に印加される表示信号によってその大小が異なるので、一律に低消費電力化が行えるわけではないが、最大消費電力を低減できる場合がある。通常の電源設計では最大消費電力でも問題ないように十分マージンを考慮して設計を行うので、最大消費電力が低下した場合、液晶表示装置1に電源を供給するユーザー側の電源設計において、部品選定が容易になり低コストおよび通常時電力の高効率化が見込める。なお、本発明の実施の形態は上述したように下記のときに限り有効であるVCOMが固定電位DCDCIN<VCOMの関係を満たすまた、本明細書では簡単のため図では駆動素子としてFETやMOSトランジスタを例示しているが、本発明に必要な駆動素子はこれに制限されるわけではなく、他の能動素子でもよい。実施の形態2.図6は実施の形態2における液晶表示装置1の回路構成を、図7は、液晶パネル3の概略の構成を表す構成図を、さらに図8に図7の液晶パネル3の画素構成を採った場合の各配線と画素間の寄生容量を表した構成図および断面図を示した。また、図9は図6におけるコモン電位生成回路17の回路図である。本発明の実施の形態では、図7に示すように対向電極8をパターニングして、ソース配線4上の対向電極8a第1の対向電極領域と表示画素電極5上の対向電極8b第2の対向電極領域との2つの分離された領域に分割する同図において、TFTなど駆動素子は簡略化のために省略した。これにより図8のaに示したように、対向電極8に対応する負荷容量は、ソース配線4との寄生容量Csc1と、画素電極5領域との寄生容量Csc2に大別され、それぞれコモン配線9aおよびコモン配線9bとして独立の共通配線で液晶パネル3外に引き出されている図6。さらに本実施の形態では、図6、図7および図8のaに示すように画素の保持容量Cs10から引き出されたコモン配線9bは、第1コモン電位VCOM1やGNDではなく第2コモン電位VCOM2と接続している。なお、図8のaの破線で示した容量Csc’はソース配線4とコモン配線9b間の交差部の寄生容量であるが、その容量値は無視できるほど小さい。また、コモン電位生成回路17にて生成された第1コモン電位VCOM1と第2コモン電位VCOM2は、それぞれ個別のトランスファ部30、31を介してカラーフィルタ基板側のコモン配線9aおよびコモン配線9cと接続されている図6および7。このように対向電極8の負荷容量を分割した場合、ソース配線4は各配線の電位が表示データに従って1H毎に変動するので、ソース配線4との寄生容量Csc1への印加電圧は1H毎に大きく変動する。一方、表示画素には1H毎に1本のゲート配線11しか表示信号が書き込まれない、すなわち、画素電極5領域との寄生容量Csc2への印加電圧に関しては、数百本あるうちの1本に対応している画素部分の容量だけが1Hの間に変動することになる。従って、分割された対向電極8のコモン電位生成回路17から見ると、寄生容量Csc1はAC的な容量負荷であり、寄生容量Csc2はDC的な容量負荷となる。本実施の形態では、前述のようにコモン電位VCOMの負荷を2分割して液晶パネル3外に引き出され、それぞれに後述する個別の駆動回路に接続されたことを特徴とする。この場合、容量負荷をAC的な寄生容量Csc1とDC的な寄生容量Csc2に分けたことにより、一般には駆動回路が2回路必要になると考えられるが、本実施の形態ではDC部に対応する第2コモン電位VCOM2用駆動回路はその負荷変動量の少なさから、十分大きなデカップリングコンデンサバイパスコンデンサ:平滑容量を挿入しておくだけで良い。また第1コモン電位VCOM1用駆動回路もVCOM負荷が分割されたことにより、結果として従来に比べてAC的に変化させる負荷容量が小さくなったことになる。これより必要最低限最適な能力の駆動素子例えばFETやバイポーラトランジスタを選べるようになるので、部品選定上のメリットが大きい。図9に本実施の形態で採用したコモン電位生成回路17の回路図の一例を示す。AC側となる第1コモン電位VCOM1用の生成回路17a第1の駆動回路部は電圧変動に対する応答が速い差動アンプソースフォロワの構成とし、第2コモン電位VCOM2用の生成回路17b第2の駆動回路部は単純な能動素子だけで構成している。なお、図9においては、寄生容量Csc1、Csc2は表示を簡略化するために1つの負荷容量として記載しているが、実際の液晶パネル3においては、上述の図4と同様に複数の負荷容量で構成される。また、寄生容量Csc1に接続されるソース配線4や、寄生容量Csc2の先に接続されるTFT6や画素電極5も、代表して1回路のみ表示し、その他の配線の表示は省略している。画素電極5は走査周期毎にTFT6を介してソース配線4に接続される。本例では第2コモン電位VCOM2用の電源仕様として、高い駆動能力は不要であるので、平滑容量C701と負荷である寄生容量Csc2の間の容量移行による充放電動作で電荷供給を行う。この際、電圧変動が大きくなって表示に悪影響を与えないように、平滑容量C701の容量値を寄生容量Csc2に比べて十分な大きさに決める必要がある。しかしながら、この容量値が大きくなってしまい実用的でない場合は別方式の回路が必要となる。さらに本回路例では電源ON/OFF時の電荷充放電用としてDCパス充放電路が必要である。このため図9に示すように、平滑容量C701への充電は第1コモン電位VCOM1用駆動回路部の電位調整部21の抵抗R701から行い、また放電は平滑容量C701と並列接続された抵抗R703を介して行われる。ただし、単にアナログ電源VDDAからの抵抗分圧で第1コモン電位VCOM1および第2コモン電位VCOM2を設定しただけでは、第2コモン電位VCOM2の負荷変動が生じた際に、その変動が電位調整部21へノイズとして影響を与えてしまい、第1コモン電位VCOM1の電位が不安定になってしまう。そこでノイズフィルタ部33として、第2コモン電位VCOM2の負荷側から電位調整部21側へ電流が流れ込まないようにアノード側を電位調整部21に接続、カソード側をVCOM2と接続したダイオードD701を設ける。しかしこのままではダイオードD701のON電圧分だけ第2コモン電位VCOM2が目標値からずれてしまうので、電位調整部21に影響を与えないように十分高い抵抗値に設定したダンピング抵抗R702をダイオードD701に並列に接続することで上記ON電圧を消去させる。上記のように第2コモン電位VCOM2用生成回路17bは受動素子による低コストで単純な回路構成にて必要十分な回路が構成されるノイズフィルタ用ダイオードD701は除く。また本発明の副次的な効果として以下の利点も生じる。すなわち寄生容量Csc2を構成する画素電極5と、それに対応する対向電極8bとで挟まれた領域は、液晶を変化させて表示状態を変化させる重要な部位である。この部位の電位変動、特に表示信号書き込み時に電位の基底となる第2コモン電位VCOM2の変動はクロストークやフリッカーなどの表示不良を引き起こす要因となるので、十分な安定性が求められる。従って、本実施の形態のように、コモン電位の負荷成分をDC的な成分とAC的な成分とに分け、第2コモン電位VCOM2をほぼDC的な成分だけで構成するようにしたことにより、従来発生していた第1コモン電位VCOM1のノイズ成分が第2コモン電位VCOM2に重畳されなくなる。これにより表示品位が改善される。なお、図8のbにて記載のソース配線4を中心とした液晶パネル3の断面図で示したようにガラス基板は非図示、たとえ対向電極8が透明電極であっても、対向電極8a、8bとして、そのパターンを分割するとその境界部34が光学的に乱反射などを生じて視認される可能性がある。この場合図示したように、その境界部34がブラックマトリックス32BM領域で覆われるように配設すると、上記乱反射がブラックマトリックス32で遮光されて視認されない。また前述のトランスファ部30、31のアレイ基板上の配置において、第1コモン電位VCOM1と第2コモン電位VCOM2のどちらのトランスファ部をコモン電位生成回路17が搭載された回路基板の近くに配置するのかも表示品位上重要となる。これはアレイ基板内のコモン配線9の配線抵抗と、当該配線に付随する寄生容量とで一定の時定数を持ち、定常値に達するまでの応答性が悪化する。このため電位変化量がほとんどないDC部に対応する寄生容量Csc2に対応するトランスファ部31を、駆動回路を搭載した基板から遠くに配置する構成のほうが良い。ただし、上記実施の形態1および2では、画素電極に対向する対向電極をカラーフィルタ基板に配置した例を示したが、本発明の構成として対向電極の配置はカラーフィルタ基板に限定されるわけではなく、例えばIPS方式のように対向電極をTFT基板側に配置した場合も、同様の効果を奏する。さらに、IPS方式の一種であるFFS方式の場合、対向電極が薄い絶縁膜を介してソース配線や画素電極と対向するため、いっそう本発明の効果を奏する。なお、上述の実施の形態1、2においては、1行×1列のマトリクスで駆動極性を反転する1×1ドット反転を例に採って発明の詳細を説明したが1×1ドット反転以外の、例えば1行×2列のマトリクスで極性反転1×2ドット反転においても同様に本発明と同様の効果を奏する。さらに2行×1列のマトリクスで極性反転をする場合も同様であり、さらに言えばn行×m列のマトリクスでの極性反転も同様である。また、コモン電位VCOMのDC値を設定する際には、図8のaで示したソース/ゲート間容量Csgの影響によるフィードスルーの関係などにより正極性と負極性のそれぞれの表示信号電圧に数百mVオーダーのオフセット電圧を印加する場合もあるが、これは信号振幅に比べて微小であり、電源的には固定電位の範疇である。従って、通常はこれらを表示信号に重畳する駆動方法が一般的であるが、逆にこのオフセット電圧をコモン電位VCOMに印加して駆動するような方法にも適用できる。"