入力クロック信号として、高速クロック信号と、前記高速クロック信号より周波数が低い低速クロック信号との一方が選択的に入力され、当該入力クロック信号を用いて、所定の時間を示す出力信号を生成するタイマ回路であって、前記入力クロック信号を用いてカウント値をカウントするカウンタと、前記入力クロック信号が前記高速クロック信号である場合、基準値として第1設定値を選択し、前記入力クロック信号が前記低速クロック信号である場合、前記基準値として第2設定値を選択し、前記入力クロック信号が、前記高速クロック信号及び前記低速クロック信号の一方である変更前クロック信号から、他方である変更後クロック信号へ変更されてから、次に前記出力信号が変化するまでの変更期間において、前記基準値として第3設定値を選択する選択部と、前記カウント値が前記基準値に一致した際に変化する前記出力信号を生成する比較部と、前記入力クロック信号が、前記変更前クロック信号から前記変更後クロック信号へ変更された場合に、現在のカウント値より大きい値を前記第3設定値として演算する第3設定値演算部とを備えるタイマ回路。前記タイマ回路は、専用のハードウェアで構成されている請求項1記載のタイマ回路。前記第3設定値演算部は、前記第1設定値及び前記第2設定値のうち、前記変更前クロック信号に対応する設定値から現在のカウント値を減算することで、第1残カウント値を算出し、前記第1残カウント値を前記変更前クロック信号でカウントした場合のカウント時間と同じ時間を、前記変更後クロック信号でカウントするための第2残カウント値を算出し、前記現在のカウント値に前記第2残カウント値を加算することで、前記第3設定値を算出する請求項1又は2記載のタイマ回路。前記第3設定値演算部は、前記第1残カウント値に、前記第1設定値及び前記第2設定値のうち、前記変更前クロック信号に対応する設定値に対する、前記変更後クロック信号に対応する設定値の比を乗算することにより、前記第2残カウント値を算出する請求項3記載のタイマ回路。前記高速クロック信号に対する前記低速クロック信号の周波数の比と、前記第1設定値に対する前記第2設定値の比とは等しい請求項1~4のいずれか1項に記載のタイマ回路。前記高速クロック信号に対する前記低速クロック信号の周波数の比と、前記第1設定値に対する前記第2設定値の比とは異なる請求項1~4のいずれか1項に記載のタイマ回路。前記タイマ回路は、さらに、前記タイマ回路の外部から設定された前記第1設定値を保持する第1レジスタと、前記タイマ回路の外部から設定された前記第2設定値を保持する第2レジスタとを備える請求項1~6のいずれか1項に記載のタイマ回路。前記タイマ回路は、さらに、前記タイマ回路の外部から設定された、前記第1設定値及び前記第2設定値の一方を保持する第1レジスタと、前記高速クロック信号と前記低速クロック信号との周波数比を検出する周波数比検出部と、前記第1レジスタに保持されている前記第1設定値及び前記第2設定値の一方と、前記周波数比とを乗算することにより、前記第1設定値及び前記第2設定値の他方を算出する第2設定値演算部とを備える請求項5記載のタイマ回路。前記タイマ回路は、さらに、前記選択部が前記基準値として選択する設定値を切り替える切り替え制御部を備え、前記切り替え制御部は、前記入力クロック信号が変更前クロック信号から前記変更後クロック信号へ変更された直後の前記低速クロック信号のエッジで、前記選択部に前記第3設定値を選択させることにより、当該第3設定値の前記比較部127への供給を開始させる請求項1~8のいずれか1項に記載のタイマ回路。請求項1~9のいずれか1項に記載のタイマ回路を備えるマイクロコンピュータ。請求項10記載のマイクロコンピュータを備える空気清浄機。入力クロック信号として、高速クロック信号と、前記高速クロック信号より周波数が低い低速クロック信号との一方が選択的に入力され、当該入力クロック信号を用いて、所定の時間を示す出力信号を生成するタイマ回路の制御方法であって、前記入力クロック信号を用いてカウント値をカウントするステップと、前記カウント値が基準値分変化したタイミングで変化する前記出力信号を生成するステップと、前記入力クロック信号が前記高速クロック信号である場合、基準値として第1設定値を選択し、前記入力クロック信号が前記低速クロック信号である場合、前記基準値として第2設定値を選択し、前記入力クロック信号が、前記高速クロック信号及び前記低速クロック信号の一方である変更前クロック信号から、他方である変更後クロック信号へ変更されてから、次に前記出力信号が変化するまでの変更期間において、前記基準値として第3設定値を選択するステップと、前記カウント値が前記基準値分変化したタイミングで変化する前記出力信号を生成するステップと、前記入力クロック信号が、前記変更前クロック信号から前記変更後クロック信号へ変更された場合に、現在のカウント値より大きい値を前記第3設定値として演算するステップとを含むタイマ回路の制御方法。入力クロック信号として、高速クロック信号と、前記高速クロック信号より周波数が低い低速クロック信号との一方が選択的に入力され、当該入力クロック信号を用いて、所定の時間を示す出力信号を生成する集積回路であって、前記入力クロック信号を用いてカウント値をカウントするカウンタと、前記入力クロック信号が前記高速クロック信号である場合、基準値として第1設定値を選択し、前記入力クロック信号が前記低速クロック信号である場合、前記基準値として第2設定値を選択し、前記入力クロック信号が、前記高速クロック信号及び前記低速クロック信号の一方である変更前クロック信号から、他方である変更後クロック信号へ変更されてから、次に前記出力信号が変化するまでの変更期間において、前記基準値として第3設定値を選択する選択部と、前記カウント値が前記基準値に一致した際に変化する前記出力信号を生成する比較部と、前記入力クロック信号が、前記変更前クロック信号から前記変更後クロック信号へ変更された場合に、現在のカウント値より大きい値を前記第3設定値として演算する第3設定値演算部とを備える集積回路。しかしながら、上記のように、クロック信号が高速クロック信号及び低速クロック信号の一方から他方へ切り替えられた場合、当該クロック信号を用いるタイマ回路にも影響がでる。具体的には、タイマ回路の出力信号で示される時間が、本来の時間からずれてしまう。また、最悪の場合、出力信号が一方の論理に固定されてしまう場合もある。このように、従来の技術は、タイマ回路は、クロック信号が切り替えられた際に不具合が発生する可能性があるという課題を有する。そこで本発明は、上記課題を解決するものであり、クロック信号が切り替えられた際の不具合の発生を低減できるタイマ回路を提供することを目的とする。上記目的を達成するために、本発明の一形態に係るタイマ回路は、入力クロック信号として、高速クロック信号と、前記高速クロック信号より周波数が低い低速クロック信号との一方が選択的に入力され、当該入力クロック信号を用いて、所定の時間を示す出力信号を生成するタイマ回路であって、前記入力クロック信号を用いてカウント値をカウントするカウンタと、前記入力クロック信号が前記高速クロック信号である場合、基準値として第1設定値を選択し、前記入力クロック信号が前記低速クロック信号である場合、前記基準値として第2設定値を選択し、前記入力クロック信号が、前記高速クロック信号及び前記低速クロック信号の一方である変更前クロック信号から、他方である変更後クロック信号へ変更されてから、次に前記出力信号が変化するまでの変更期間において、前記基準値として第3設定値を選択する選択部と、前記カウント値が前記基準値に一致した際に変化する前記出力信号を生成する比較部と、前記入力クロック信号が、前記変更前クロック信号から前記変更後クロック信号へ変更された場合に、現在のカウント値より大きい値を前記第3設定値として演算する第3設定値演算部とを備える。この構成によれば、本発明の一形態に係るタイマ回路は、入力クロック信号の切り替わり時に、出力信号が一方の論理に固定されてしまうことを防止できる。このように、当該タイマ回路は、クロック信号が切り替えられた際の不具合の発生を低減できる。また、前記タイマ回路は、専用のハードウェアで構成されていてもよい。この構成によれば、本発明の一形態に係るタイマ回路は、クロック切り替え時の処理をハードウェアで実施することで、当該クロック切り替え処理を高速に実施できる。また、前記第3設定値演算部は、前記第1設定値及び前記第2設定値のうち、前記変更前クロック信号に対応する設定値から現在のカウント値を減算することで、第1残カウント値を算出し、前記第1残カウント値を前記変更前クロック信号でカウントした場合のカウント時間と同じ時間を、前記変更後クロック信号でカウントするための第2残カウント値を算出し、前記現在のカウント値に前記第2残カウント値を加算することで、前記第3設定値を算出してもよい。また、前記第3設定値演算部は、前記第1残カウント値に、前記第1設定値及び前記第2設定値のうち、前記変更前クロック信号に対応する設定値に対する、前記変更後クロック信号に対応する設定値の比を乗算することにより、前記第2残カウント値を算出してもよい。この構成によれば、本発明の一形態に係るタイマ回路は、入力クロック信号の切り替わり時に、出力信号で示される時間が、本来の時間からずれてしまうことを防止できる。このように、当該タイマ回路は、クロック信号が切り替えられた際の不具合の発生を低減できる。また、前記高速クロック信号に対する前記低速クロック信号の周波数の比と、前記第1設定値に対する前記第2設定値の比とは等しくてもよい。この構成によれば、本発明の一形態に係るタイマ回路は、クロック切り替えの前後で、出力信号の波形を同じにできる。また、前記高速クロック信号に対する前記低速クロック信号の周波数の比と、前記第1設定値に対する前記第2設定値の比とは異なってもよい。この構成によれば、本発明の一形態に係るタイマ回路は、クロック切り替えの前後で、出力信号を異ならせることができる。これにより、例えば、高速クロック信号が使用される通常動作モード時と、低速クロック信号が使用されるスタンバイモード時とにおいて、各モードに適した異なる出力信号を生成できる。また、前記タイマ回路は、さらに、前記タイマ回路の外部から設定された前記第1設定値を保持する第1レジスタと、前記タイマ回路の外部から設定された前記第2設定値を保持する第2レジスタとを備えてもよい。この構成によれば、ソフトウェア設計者は、第1設定値と第2設定値とを任意に設定できる。また、前記タイマ回路は、さらに、前記タイマ回路の外部から設定された、前記第1設定値及び前記第2設定値の一方を保持する第1レジスタと、前記高速クロック信号と前記低速クロック信号との周波数比を検出する周波数比検出部と、前記第1レジスタに保持されている前記第1設定値及び前記第2設定値の一方と、前記周波数比とを乗算することにより、前記第1設定値及び前記第2設定値の他方を算出する第2設定値演算部とを備えてもよい。この構成によれば、本発明の一形態に係るタイマ回路は、第1設定値及び第2設定値の一方から他方を算出できる。また、前記タイマ回路は、さらに、前記選択部が前記基準値として選択する設定値を切り替える切り替え制御部を備え、前記切り替え制御部は、前記入力クロック信号が変更前クロック信号から前記変更後クロック信号へ変更された直後の前記低速クロック信号のエッジで、前記選択部に前記第3設定値を選択させることにより、当該第3設定値の前記比較部127への供給を開始させてもよい。この構成によれば、本発明の一形態に係るタイマ回路は、クロック信号が切り替えられた際の不具合の発生をより低減できる。なお、本発明は、このようなタイマ回路として実現できるだけでなく、タイマ回路に含まれる特徴的な手段をステップとするタイマ回路の制御方法として実現できる。さらに、本発明は、このようなタイマ回路の機能の一部又は全てを実現する半導体集積回路LSIとして実現したり、このようなタイマ回路を備えるマイクロコンピュータとして実現したり、このようなマイクロコンピュータを備える空気清浄機として実現したりできる。以上より本発明は、クロック信号が切り替えられた際の不具合の発生を低減できるタイマ回路を提供できる。以下、本発明を実施するための形態について、図面を参照しながら説明する。なお、実施の形態において同じ符号を付した構成要素は同様の動作を行うので、再度の説明を省略する場合がある。実施の形態1本発明の実施の形態1に係るタイマ回路は、クロック信号が切り替わった際に、出力信号が正常に生成されるように補正処理を行う。これにより、本発明の実施の形態1に係るタイマ回路は、クロック信号が切り替えられた際の不具合の発生を低減できる。まず、本発明の実施の形態1に係るタイマ回路110を備えるマイクロコンピュータ100の構成を説明する。図1は、本発明の実施の形態1に係るマイクロコンピュータ100の構成を示すブロック図である。このマイクロコンピュータ100は、クロック切り替え回路101と、分周回路102と、CPU103と、周辺回路104と、タイマ回路110とを備える。また、マイクロコンピュータ100は、高速クロック信号111を用いて動作する通常動作モードと、低速クロック信号112を用いて動作するスタンバイモードとを有する。ここで、高速クロック信号111は、低速クロック信号112より周波数が高い。クロック切り替え回路101は、クロック切り替え信号113に応じて、高速クロック信号111及び低速クロック信号112の一方を選択し、選択したクロック信号をシステムクロック信号114として出力する。CPU103は、システムクロック信号114を用いて動作する。分周回路102は、システムクロック信号114を分周することにより入力クロック信号115を生成する。なお、分周回路102を設けず、システムクロック信号114が入力クロック信号115としてタイマ回路110に供給されてもよい。また、以下では、簡単化のため、当該分周回路102が設けられていない場合の動作を説明する。タイマ回路110は、入力クロック信号115を用いて、所定の時間を示すタイマ出力信号116を生成する。周辺回路104は、タイマ出力信号116を用いて処理を行う。以下、タイマ回路110の構成を説明する。図2は、本発明の実施の形態1に係るタイマ回路110の構成を示すブロック図である。図2に示すタイマ回路110は、第1レジスタ121と、第2レジスタ122と、カウンタ123と、第3設定値演算部124と、選択部125と、切り替え制御部126と、比較部127とを備える。また、このタイマ回路110の機能は、典型的には、専用のハードウェアにより実現される。第1レジスタ121は、タイマ回路110の外部から設定された第1設定値131を保持する。この第1設定値131は、通常動作時に用いられる高速クロック信号111の周波数に対応したカウンタ123のカウント数を示す。第2レジスタ122は、タイマ回路110の外部から設定された第2設定値132を保持する。この第2設定値132は、スタンバイモード時に用いられる低速クロック信号112の周波数に対応したカウンタ123のカウント数を示す。また、実施の形態1では、高速クロック信号111に対する低速クロック信号112の周波数の比と、第1設定値131に対する第2設定値132の比とは等しい。カウンタ123は、入力クロック信号115を用いてカウント値134をカウントする。つまり、カウンタ123は、入力クロック信号115のクロック数をカウントする。クロック切り替え信号113は、スタンバイモードと通常モードとの切り替えを要求する信号である。第3設定値演算部124は、入力クロック信号115が高速クロック信号111及び体側クロック信号112の一方から他方へ変更された場合以下、クロック切り替え時とも呼ぶに、第3設定値133を演算する。この第3設定値133は、補正処理に用いられる設定値である。選択部125は、第1設定値131、第2設定値132及び第3設定値133のいずれかを選択し、選択した設定値を基準値135として出力する。具体的には、選択部125は、入力クロック信号115が高速クロック信号111である場合、基準値135として第1設定値131を選択する。また、選択部125は、入力クロック信号115が低速クロック信号112である場合、基準値135として第2設定値132を選択する。また、選択部125は、入力クロック信号115が切り替えられた際に、基準値135として第3設定値133を選択する。比較部127は、カウント値134が基準値135分変化したタイミングで変化するタイマ出力信号116を生成する。具体的には、比較部127は、カウント値134が基準値135に達した時点で変化するタイマ出力信号116を生成する。また、カウント値134が基準値135に達すると、当該カウント値134はリセットされる。切り替え制御部126は、選択部125が基準値135として選択する設定値を切り替える制御を行なう。以下、以上のように構成されたタイマ回路110の動作を説明する。まず、入力クロック信号115が、低速クロック信号112から高速クロック信号111へ切り替えられる場合の動作を説明する。図3は、入力クロック信号115が、低速クロック信号112から高速クロック信号111へ切り替えられた場合のタイミングチャートである。図3に示す低速クロック期間150において、入力クロック信号115として、低速クロック信号112が供給されている。この低速クロック期間150では、基準値135として、第2設定値132=5が選択される。また、カウンタ123は、入力クロック信号115の立ち上がりエッジでカウント値134をカウントアップする。そして、比較部127は、カウント値134が第2設定値132=5に達した時点で、タイマ出力信号116の論理を反転させる。また、このとき、カウント値134は0にリセットされる。以上の処理が繰り返されることにより、入力クロック信号115の周期と、基準値135第2設定値132で示されるカウント数との積で示される時間ごとに反転するタイマ出力信号116が生成される。次に、クロック切り替え信号113により、低速クロック信号112の立ち上がりエッジで入力クロック信号115が低速クロック信号112から高速クロック信号111に切り替わる。このとき、第3設定値演算部124は、現在のカウント値より大きい値を第3設定値133として演算する。具体的には、第3設定値演算部124は、第2設定値132から現在のカウント値を減算することで、第1残カウント値を算出する。つまり、第1残カウント値は、クロック切り替え時における、低速クロック信号112に対応する残りのカウント数である。次に、第3設定値演算部124は、第1残カウント値を用いて、第1残カウント値を低速クロック信号112でカウントした場合のカウント時間と同じ時間を、高速クロック信号111でカウントするための第2残カウント値を算出する。言い換えると、第3設定値演算部124は、低速クロック信号112に対応する第1残カウント値を、高速クロック信号111に対応する第2残カウント値に変換する。具体的には、第3設定値演算部124は、第1残カウント値に、第2設定値132に対する第1設定値131の比を乗算することにより、第2残カウント値を算出する。言い換えると、第3設定値演算部124は、第1残カウント値に、低速クロック信号112に対する高速クロック信号111の周波数比を乗算することにより、第2残カウント値を算出する。そして、第3設定値演算部124は、現在のカウント値に第2残カウント値を加算することで、第3設定値133を算出する。ここで、第1設定値131の値をmとし、第2設定値132の値をlとし、切り替え要求に既にカウントしたカウント回数をnとすると、第3設定値133の値aは、下記式1で示される。a={l1-n1}×m1/l1n1例えば、図3に示す例では、第3設定値133は、8={51-21}×111/512となる。また、ここで、m1は第1設定値131で示されるカウント回数であり、l1は、第2設定値132で示されるカウント回数である。そして、選択部125は、変更期間152において、基準値135として第3設定値133=8を選択する。ここで、変更期間152とは、入力クロック信号115が、高速クロック信号111及び低速クロック信号112の一方から他方へ変更されてから、次にタイマ出力信号116が変化するまでの期間である。言い換えると、変更期間152とは、入力クロック信号115が、高速クロック信号111及び低速クロック信号112の一方から他方へ変更されてから、次にカウント値134と基準値135とが一致するまでの期間である。このとき、切り替え制御部126は、入力クロック信号115が低速クロック信号112から高速クロック信号111へ変更された直後の低速クロック信号112の立ち上がりエッジで、選択部125に第3設定値133を選択させることで、第3設定値133の比較部127への供給を開始させる。また、選択部125は、変更期間152の後の高速クロック期間151において、第1設定値131=11を選択する。具体的には、切り替え制御部126は、クロック切り替え要求を受けてから次のカウンタ123のリセットタイミングで、選択部125に第1設定値131を選択させる。この高速クロック期間151において、カウンタ123は、入力クロック信号115の立ち上がりエッジでカウント値134をカウントアップする。そして、比較部127は、カウント値134が第1設定値131=11に達した時点で、タイマ出力信号116の論理を反転させる。また、このとき、カウント値134は0にリセットされる。以上の処理が繰り返されることにより、入力クロック信号115の周期と、第1設定値131で示されるカウント数との積で示される時間ごとに反転するタイマ出力信号116が生成される。次に、入力クロック信号115が、高速クロック信号111から低速クロック信号112へ切り替えられる場合の動作を説明する。図4は、入力クロック信号115が、低速クロック信号112から高速クロック信号111へ切り替えられる場合のタイミングチャートである。なお、高速クロック期間151及び低速クロック期間150の動作は、図3の動作と同様である。入力クロック信号115が、低速クロック信号112から高速クロック信号111へ切り替えられた際に、第3設定値演算部124は、現在のカウント値より大きい値を第3設定値133として演算する。具体的には、第3設定値演算部124は、第1設定値131から現在のカウント値を減算することで、第1残カウント値を算出する。そして、第3設定値演算部124は、第1残カウント値を用いて、第1残カウント値を高速クロック信号111でカウントした場合のカウント時間と同じ時間を、低速クロック信号112でカウントするための第2残カウント値を算出する。より具体的には、第3設定値演算部124は、第1残カウント値に、第1設定値131に対する第2設定値132の比を乗算することにより、第2残カウント値を算出する。言い換えると、第3設定値演算部124は、第1残カウント値に、高速クロック信号111に対する低速クロック信号112の周波数比を乗算することにより、第2残カウント値を算出する。そして、第3設定値演算部124は、現在のカウント値に第2残カウント値を加算することで、第3設定値133を算出する。例えば、第3設定値演算部124は、下記式2を用いて第3設定値133の値bを算出する。b={m1-n1}×l1/m1n2例えば、図4に示す例では、第3設定値133は、7={111-31}×51/1113となる。また、式2は、式1におけるmをlに置き換え、lをmに置き換えた式である。以上により、本発明の実施の形態1に係るタイマ回路110は、クロックの切り替わり時に、第3設定値133を用いることにより、タイマ出力信号116の波形を崩さずに継続させることができる。以下、比較のために、第3設定値133を用いない場合の動作例を説明する。図5及び図6は、第3設定値133を用いない場合のタイミングチャートである。また、図5は、入力クロック信号115が、低速クロック信号112から高速クロック信号111へ切り替えられる場合のタイミングチャートであり、図6は、入力クロック信号115が、高速クロック信号111から低速クロック信号112へ切り替えられる場合のタイミングチャートである。また、図5及び図6において、点線は期待値本発明の実施の形態1に係るタイマ回路110を用いた場合を示す。例えば、図5に示す例では、クロックの切り替え時に、基準値135が第1設定値131に切り替えられる。これにより、タイマ出力信号116のハイ区間が伸びてしまう。また、図6に示す例では、基準値135が第1設定値131から第2設定値132に切り替わった時、既にカウント値134が第2設定値132の値=5より大きい。これにより、カウンタ123がオーバーフローするまで、タイマ出力信号116がハイレベルになり続ける。これに対して、本発明の実施の形態1に係るタイマ回路110は、第3設定値133を用いることで、このようなクロックの切り替え時に発生するタイマ出力信号116の崩れを回避できる。この効果により、周辺回路104は、タイマ出力信号116を利用したアプリケーションを正しく継続することができる。例えば、音響関連であれば音が乱れたり、映像関連では映像が乱れたりするということが無くなる。また、本発明の実施の形態1に係るタイマ回路110は、第3設定値133を演算する補正処理をハードウェアで実現している。これにより、当該補正処理をソフトウェアで実現した場合に比べて、高速化を実現できる。図7は、タイマ回路110の機能をハードウェアで実現した場合と、ソフトウェアで実現した場合との動作タイミングを示す図である。図7の上段は、タイマ回路110の機能をソフトウェアで実現した場合の動作を示し、図7の下段は、タイマ回路110の機能をハードウェアで実現した場合の動作を示す。ソフトウェアを用いた場合、クロック切り替え時に補正区間が必要となる。この補正区間において、ソフトウェアは周辺回路104を一度停止させるか、停止させずに補正処理を行う。また、CPU103が、補正処理をソフトウェア処理する場合、割り込み処理によりメインプログラムが中断するという問題点も生じる。一方、ハードウェアを用いることで、この補正区間が不要となる。これにより、高速化を実現できる。さらに、図7に示すように、低速クロック信号112が用いられるスタンバイモードと、高速クロック信号111が用いられる通常動作モードとが、繰り返される場合を考える。この場合、補正区間が必要となることで、高速クロック信号111が用いられる区間が長くなる。これにより、消費電力が増加するという問題が生じる。一方、ハードウェアを用いることにより、補正区間がなくなるので、システムの低消費電力化を実現できる。また、このタイマ回路110をマイクロコンピュータ100に内蔵することで、マイクロコンピュータ100の低消費電力化を実現できる。以上より、本発明の実施の形態1に係るタイマ回路110は、クロック切り替え時には、第3設定値133を算出し、算出した第3設定値133を用いてタイマ出力信号116を生成する。具体的には、タイマ回路110は、現在のカウント値より大きい値を第3設定値133として用いる。これにより、タイマ回路110は、入力クロック信号115の切り替わり時に、タイマ出力信号116が一方の論理に固定されてしまうことを防止できる。また、タイマ回路110は、クロック切り替え時における、切り替え前のクロック信号に対応する残りのカウント数を、切り替え後のクロック信号に対するカウント数に変換し、現在のカウント値に、変換後のカウント数を加算することで、第3設定値133を算出する。これにより、タイマ回路110は、入力クロック信号115の切り替わり時に、タイマ出力信号116で示される時間が、本来の時間からずれてしまうことを防止できる。このように、タイマ回路110は、クロック信号が切り替えられた際の不具合の発生を低減できる。また、タイマ回路110をハードウェアで構成することにより、クロック切り替え処理を高速に実施できる。また、高速クロック信号111に対する低速クロック信号112の周波数の比と、第1設定値131に対する第2設定値132の比とは等しい。これにより、タイマ回路110は、クロック切り替えの前後で、タイマ出力信号116の波形を同じにできる。また、タイマ回路110は、入力クロック信号115が切り替えられた直後の低速クロック信号112の立ち上がりエッジで、基準値135を第3設定値133に切り替える。これにより、タイマ回路110は、クロック信号が切り替えられた際の不具合の発生をより低減できる。なお、上記説明では、カウンタ123のカウントアップ、及び基準値135の切り替えをクロック信号の立ち上がりエッジで行っているが、立下りエッジで行ってもよい。実施の形態2本発明の実施の形態2では、上述した実施の形態1の変形例について説明する。図8は、本発明の実施の形態2に係るタイマ回路210の構成を示すブロック図である。図8に示すタイマ回路210は、上述した実施の形態1に係るタイマ回路110に対して、第2レジスタ122の代わりに、周波数比検出部228と、第2設定値演算部229とを備える点が異なる。なお、図8において、図2と同様の要素には同一の符号を付しており、重複する説明は省略する。周波数比検出部228は、高速クロック信号111と低速クロック信号112とを用いて、高速クロック信号111と低速クロック信号112との周波数比を検出する。第2設定値演算部229は、周波数比検出部228が検出した周波数比と、第1レジスタ121に保持されている第1設定値131とから、第2設定値132を算出する。具体的には、第2設定値演算部229は、第1設定値131と周波数比とを乗算することにより、第2設定値132を算出する。より具体的には、第2設定値演算部229は、第1設定値131に、高速クロック信号111に対する低速クロック信号112の周波数比を乗算する。以下、具体例を説明する。例えば、高速クロック信号111と低速クロック信号112の周波数比が2:1の場合、周波数比検出部228は、周波数比として1/2を検出する。また、第1設定値131が11カウント数が12の場合、第2設定値演算部229は、カウント数12に周波数比1/2を乗算することで、第2設定値132のカウント数として6第2設定値132は5を算出する。以上により、本発明の実施の形態2に係るタイマ回路210は、第1設定値131から第2設定値132を算出できる。なお、上記説明では、第1設定値131から第2設定値132を算出する例を述べたが、同様の方法により、第2設定値132から第1設定値131を算出してもよい。実施の形態3上記実施の形態1及び2では、クロック切り替わりの前後でタイマ出力信号116の波形が変わらない場合を説明した。本発明の実施の形態3では、クロック切り替わりの前後でタイマ出力信号116の波形が変わる場合を説明する。なお、本発明の実施の形態3に係るタイマ回路の構成は、例えば、図2に示す構成と同様である。図9は、本発明の実施の形態3に係るタイミングチャートである。また、図9の例では、高速クロック信号111の周波数は、低速クロック信号112の周波数の2倍である。また、第1設定値131は1であり、第2設定値132は7である。つまり、高速クロック信号111に対する低速クロック信号112の周波数の比と、第1設定値131に対する第2設定値132の比とは異なる。クロック切り替え時には、第3設定値演算部124は、現在のカウント値=2より大きい値を第3設定値133として算出する。この例では、第3設定値演算部124は、現在のカウント値=2に第1設定値131=1で示されるカウント値=2を加算した値=4を第3設定値133として算出する。以上により、本発明の実施の形態3に係るタイマ回路は、クロック切り替わり時において、タイマ出力信号116が一方の論理に固定されてしまうことを防止できる。なお、ここでは、現在のカウント値に第1設定値131で示されるカウント値を加算した値を第3設定値133としているが、現在のカウント値に加算する値は、これ以外であってもよい。例えば、第3設定値演算部124は、上述した実施の形態1と同様に、上記式1又は式2を用いて、第3設定値133を算出してもよい。このように、高速クロック信号111と低速クロック信号112との周波数比に関連しない任意の値を第1設定値131及び第2設定値132に設定することで、クロック切り替えの前後で周辺回路104にカスタマの意図した動作をさせることができる。実施の形態4本発明の実施の形態4では、上述したタイマ回路を備える空気清浄機について説明する。図10は、本発明の実施の形態4に係る空気清浄機300のブロック図である。この空気清浄機300は、センサ301と、モータ302と、マイクロコンピュータ100とを備える。センサ301は、臭い、ほこり、及び、人並びにペットの動きを検知する。マイクロコンピュータ100は、実施の形態1で説明したマイクロコンピュータ100であり、実施の形態1~3のいずれかに係るタイマ回路110を備える。モータ302は、汚れた空気を吸い込み、当該汚れた空気をフィルタに通すことで綺麗な空気に生成し、生成した綺麗な空気を送り出す。空気清浄機300は、臭い又はほこり等を検知する際は、低速クロック信号112を用いて電力を抑えたスタンバイモードで動作する。また、空気清浄機300は、空気を清浄する必要がある量のにおい又はほこり等を検知した時に、高速クロック信号111で動作する通常動作モードに遷移する。そして、空気清浄機300は、通常動作モードにおいて、ファンの回転数の制御する制御信号、及び運転と停止とを切り替える制御信号を生成する。その後、空気清浄機300は、再びスタンバイモードに戻る。また、低消費電力化が求められる中、マイクロコンピュータ100のクロック制御を上述した実施の形態のようにすることにより、スタンバイモードから通常動作モードへの遷移時における不具合の発生を抑制できる。また、上記クロック制御をハードウェアで実現することにより、通常動作モードの区間を短くできるので低消費なシステムを実現できる。なお、実施の形態4では、本発明を空気清浄機に適用した例を説明したが、本発明に係るマイクロコンピュータ100は、スタンバイモードと通常動作モードとを遷移するようなシステム全般に適用できる。例えば、本発明は、エアコン、風呂の温度コントローラ、又は照明コントローラにも適用できる。また、上記実施の形態に係るマイクロコンピュータ100は、典型的には1チップの半導体集積回路であるLSIとして実現される。なお、マイクロコンピュータ100又はタイマ回路110に含まれる各処理部は個別に1チップ化されてもよいし、一部又は全てを含むように1チップ化されてもよい。また、集積回路化はLSIに限るものではなく、専用回路又は汎用プロセッサで実現してもよい。LSI製造後にプログラムすることが可能なFPGAFieldProgrammableGateArray、又はLSI内部の回路セルの接続や設定を再構成可能なリコンフィギュラブルプロセッサを利用してもよい。また、本発明の実施の形態に係る、マイクロコンピュータ又はタイマ回路の機能の一部又は全てを、CPU等のプロセッサがプログラムを実行することにより実現してもよい。さらに、本発明は上記プログラムであってもよいし、上記プログラムが記録された非一時的なコンピュータ読み取り可能な記録媒体であってもよい。また、上記プログラムは、インターネット等の伝送媒体を介して流通させることができるのは言うまでもない。また、上記実施の形態1~4に係る、タイマ回路、マイクロコンピュータ、及びそれら変形例の機能のうち少なくとも一部を組み合わせてもよい。また、上記で用いた数字は、全て本発明を具体的に説明するために例示するものであり、本発明は例示された数字に制限されない。さらに、ハイ/ローにより表される論理レベル又はオン/オフにより表されるスイッチング状態は、本発明を具体的に説明するために例示するものであり、例示された論理レベル又はスイッチング状態の異なる組み合わせにより、同等な結果を得ることも可能である。また、ブロック図における機能ブロックの分割は一例であり、複数の機能ブロックを一つの機能ブロックとして実現したり、一つの機能ブロックを複数に分割したり、一部の機能を他の機能ブロックに移してもよい。また、類似する機能を有する複数の機能ブロックの機能を単一のハードウェア又はソフトウェアが並列又は時分割に処理してもよい。更に、本発明の主旨を逸脱しない限り、本実施の形態に対して当業者が思いつく範囲内の変更を施した各種変形例も本発明に含まれる。