"第1の電圧を電圧変換して第2の電圧を出力する電圧変換回路と、当該電圧変換回路を駆動制御する制御回路と、前記第1の電圧および第2の電圧を電力源として前記制御回路を動作させるための所定電流値の駆動電流を生成し、当該駆動電流を前記制御回路に供給する内部電源生成回路と、を備え、前記内部電源生成回路は、前記第1の電圧から第1の電流を生成する第1の電流生成部と、前記第2の電圧から第2の電流を生成する第2の電流生成部と、を有し、前記第1の電流は、前記電圧変換回路の負荷が第1の負荷から前記負荷の大きさが前記第1の負荷よりも大きい第2の負荷に切り替わるときの電流値が零から前記駆動電流相当の電流値まで線形に変化し且つ前記負荷が前記第2の負荷から前記第1の負荷に切り替わるときの電流値が前記駆動電流相当の電流値から零まで線形に変化し、前記第2の電流は、前記負荷が前記第1の負荷から前記第2の負荷に切り替わるときの電流値が前記駆動電流相当の電流値から零まで線形に変化し且つ前記負荷が前記第2の負荷から前記第1の負荷に切り替わるときの電流値が零から前記駆動電流相当の電流値まで線形に変化し、前記内部電源生成回路は、前記第1の電流と前記第2の電流との和を、前記駆動電流として前記制御回路に供給することを特徴とするスイッチング電源回路。前記第2の電流生成部は、前記第1の電流生成部で生成された前記第1の電流を利用して前記第2の電流を生成することを特徴とする請求項1記載のスイッチング電源回路。前記第2の電流生成部は、前記第1の電流生成部で生成された前記第1の電流をミラー反転するミラー回路を有し、反転した前記第1の電流から前記第2の電流を生成することを特徴とする請求項2記載のスイッチング電源回路。前記第2の電流生成部は、前記第2の電圧から第1の基準電流を生成する第1の基準電流源と、前記第1の基準電流から、前記第1の電流と同等の変化特性を有する第3の電流を差し引いて第4の電流を生成する生成部と、を備え、前記第4の電流を前記第2の電流とすることを特徴とする請求項3記載のスイッチング電源回路。前記第1の電流生成部は、前記第1の電圧から第2の基準電流を生成する第2の基準電流源と、前記第2の基準電流から前記第1の電流および前記第3の電流を生成する生成部と、を備えることを特徴とする請求項4記載のスイッチング電源回路。前記第1の電流生成部は、前記第2の基準電流を、予め設定したリミット電流以下に制限する電流リミッタを備えることを特徴とする請求項5記載のスイッチング電源回路。前記第1の電流生成部は、前記第1の電圧から第2の基準電流を生成する第2の基準電流源と、前記第2の電圧から第3の基準電流を生成する第3の基準電流源と、前記第2の基準電流を利用して前記第1の電流を生成する生成部と、前記第3の基準電流を利用して前記第3の電流を生成する生成部と、を備えることを特徴とする請求項4記載のスイッチング電源回路。前記第1の電流生成部は、前記第2の基準電流および前記第3の基準電流を、予め設定したリミット電流以下に制限する電流リミッタを備えることを特徴とする請求項7記載のスイッチング電源回路。前記電流リミッタは、ピースワイズリニア信号を入力し、前記ピースワイズリニア信号に応じて前記リミット電流を設定することを特徴とする請求項6または請求項8に記載のスイッチング電源回路。前記ピースワイズリニア信号は、前記負荷が前記第1の負荷から前記第2の負荷に切り替わるときの信号値が予め設定した所定値から零まで線形に変化し且つ前記負荷が前記第2の負荷から前記第1の負荷に切り替わるときの信号値が零から前記所定値まで線形に変化する信号であることを特徴とする請求項9記載のスイッチング電源回路。しかしながら、図10に示したスイッチング電源回路は、図11eに示すように、入力電圧Vinを電源電圧として供給電流Isupを生成している状態から、出力電圧Voutを電源電圧として供給電流Isupを生成する状態に切り替わるとき供給電流Isupに変動、すなわち供給量の不足が生じる。つまり、図11eに示すように、PチャネルMOSトランジスタP3、P4、P7、P8がオンオフし、作動する回路がカレントミラー回路CM1とカレントミラー回路CM2とで切り替わるタイミングで、供給電流Isupに変動が発生するという問題がある。これはすなわち、カレントミラー回路CM1およびCM2を構成するPチャネルMOSトランジスタP1~P8のゲート容量や寄生容量における電荷の充放電の時定数に起因して、ミラー電流Im1およびIm2が、スイッチング素子としてのPチャネルMOSトランジスタP3、P4、P7、P8がオンオフして切り替わるタイミングで瞬間的に0または最終的な供給電流値に遷移しないため、図11に示すように、スイッチング素子がオンオフして切り替わるタイミングで、供給電流Isupに変動が生じる。このように、供給電流Isupに変動が生じると、バイパス容量Csupへの電荷の供給量に変動が生じ、内部電源電圧Vsupに変動が生じて、制御回路Ctrlの動作に影響を及ぼすことになる。そして、供給電流Isupの変動量は、上述した時定数による電力供給の不足時間などで決まる。このような供給電流Isupの変動を抑制するためには、バイパス容量Csupの容量値を大きくする必要がある。これはすなわち、スイッチング電源回路の大型化を招くことになる。特に、集積回路でスイッチング電源回路を実現する際には、大きな容量値の容量は、集積回路に内蔵することは困難であるため、集積回路の外に、外付け部品として容量を備える必要があり、部品数が多くなる。つまり、スイッチング電源回路全体が大型化する。本発明は上記した点に鑑みて行われたものであり、バイパス容量の容量値を大きくすることなく、回路内で生成される供給電流の変動を抑制するようにしたスイッチング電源回路を提供することを目的とする。上記目的を達成するために、本発明の請求項1にかかるスイッチング電源回路は、第1の電圧を電圧変換して第2の電圧を出力する電圧変換回路と、当該電圧変換回路を駆動制御する制御回路と、前記第1の電圧および第2の電圧を電力源として前記制御回路を動作させるための所定電流値の駆動電流を生成し、当該駆動電流を前記制御回路に供給する内部電源生成回路と、を備え、前記内部電源生成回路は、前記第1の電圧から第1の電流を生成する第1の電流生成部と、前記第2の電圧から第2の電流を生成する第2の電流生成部と、を有し、前記第1の電流は、前記電圧変換回路の負荷が第1の負荷から前記負荷の大きさが前記第1の負荷よりも大きい第2の負荷に切り替わるときの電流値が零から前記駆動電流相当の電流値まで線形に変化し且つ前記負荷が前記第2の負荷から前記第1の負荷に切り替わるときの電流値が前記駆動電流相当の電流値から零まで線形に変化し、前記第2の電流は、前記負荷が前記第1の負荷から前記第2の負荷に切り替わるときの電流値が前記駆動電流相当の電流値から零まで線形に変化し且つ前記負荷が前記第2の負荷から前記第1の負荷に切り替わるときの電流値が零から前記駆動電流相当の電流値まで線形に変化し、前記内部電源生成回路は、前記第1の電流と前記第2の電流との和を、前記駆動電流として前記制御回路に供給することを特徴としている。請求項2にかかるスイッチング電源回路は、請求項1記載のスイッチング電源回路において、前記第2の電流生成部は、前記第1の電流生成部で生成された前記第1の電流を利用して前記第2の電流を生成することを特徴としている。請求項3にかかるスイッチング電源回路は、請求項2記載のスイッチング電源回路において、前記第2の電流の生成部は、前記第1の電流生成部で生成された前記第1の電流をミラー反転するミラー回路を有し、当該ミラー回路でミラー反転した前記第1の電流から前記第2の電流を生成することを特徴としている。請求項4にかかるスイッチング電源回路は、請求項3記載のスイッチング電源回路において、前記第2の電流生成部は、前記第2の電圧から第1の基準電流を生成する第1の基準電流源と、前記第1の基準電流から、前記第1の電流と同等の変化特性を有する第3の電流を差し引いて第4の電流を生成する生成部と、を備え、前記第4の電流を前記第2の電流とすることを特徴としている。請求項5にかかるスイッチング電源回路は、請求項4記載のスイッチング電源回路において、前記第1の電流生成部は、前記第1の電圧から第2の基準電流を生成する第2の基準電流源と、前記第2の基準電流から前記第1の電流および前記第3の電流を生成する生成部と、を備えることを特徴としている。請求項6にかかるスイッチング電源回路は、請求項5記載のスイッチング電源回路において、前記第1の電流生成部は、前記第2の基準電流を、予め設定したリミット電流以下に制限する電流リミッタを備えることを特徴としている。請求項7にかかるスイッチング電源回路は、請求項4記載のスイッチング電源回路において、前記第1の電流生成部は、前記第1の電圧から第2の基準電流を生成する第2の基準電流源と、前記第2の電圧から第3の基準電流を生成する第3の基準電流源と、前記第2の基準電流を利用して前記第1の電流を生成する生成部と、前記第3の基準電流を利用して前記第3の電流を生成する生成部と、を備えることを特徴としている。請求項8にかかるスイッチング電源回路は、請求項7記載のスイッチング電源回路において、前記第1の電流の生成部は、前記第2の基準電流および前記第3の基準電流を、予め設定したリミット電流以下に制限する電流リミッタを備えることを特徴としている。請求項9にかかるスイッチング電源回路は、請求項6または請求項8に記載のスイッチング電源回路において、前記電流リミッタは、ピースワイズリニア信号を入力し、前記ピースワイズリニア信号に応じて前記リミット電流を設定することを特徴としている。請求項10にかかるスイッチング電源回路は、請求項9記載のスイッチング電源回路において、前記ピースワイズリニア信号は、前記負荷が前記第1の負荷から前記第2の負荷に切り替わるときの信号値が予め設定した所定値から零まで線形に変化し且つ前記負荷が前記第2の負荷から前記第1の負荷に切り替わるときの信号値が零から前記所定値まで線形に変化する信号であることを特徴としている。本発明によれば、第1の電圧から生成した第1の電流と、第2の電圧から生成した第2の電流との和を駆動電流として制御回路に供給し、このとき第1の電流は、電圧変換回路の負荷が第1の負荷から負荷の大きさが第1の負荷よりも大きい第2の負荷に切り替わるときの電流値が零から駆動電流相当の電流値まで線形に変化し且つ負荷が第2の負荷から第1の負荷に切り替わるときの電流値が駆動電流相当の電流値から零まで線形に変化するように生成し、逆に第2の電流は、負荷が第1の負荷から第2の負荷に切り替わるときの電流値が駆動電流相当の電流値から零まで線形に変化し且つ負荷が第2の負荷から第1の負荷に切り替わるときの電流値が零から駆動電流相当の電流値まで線形に変化するように生成する。そのため、第1の電圧に基づく第1の電流と第2の電圧に基づく第2の電流との切り換えを、スイッチのオンオフを伴うことなく実現することができ、その結果、制御回路に供給する駆動電流の変動を抑制することができる。よって、制御回路に供給する駆動電流の変動を、バイパス容量の容量値の増加を伴うことなく実現することができる。以下、図面を参照して本発明の実施の形態を説明する。第1実施形態まず、本発明の第1実施形態における、スイッチング電源回路を説明する。スイッチング電源回路の構成図1は、第1実施形態におけるスイッチング電源回路の一例を示す回路図である。第1実施形態におけるスイッチング電源回路100は、内部電源生成回路Vsupgen1と制御回路Ctrl1と電圧変換回路Conv1とを備えている。第1実施形態における内部電源生成回路Vsupgen1は、スイッチング電源回路100の入力端子101および出力端子102のそれぞれに接続され、入力端子101の入力電圧Vin第1の電圧と出力端子102の出力電圧Vout第2の電圧とを選択的に入力し、入力端子101の入力電圧Vinまたは出力端子102の出力電圧Voutを電力供給源として制御回路Ctrl1に内部電源電圧Vsup1を出力する。内部電源生成回路Vsupgen1は、電流源CM11、CM12、S11第2の基準電流源およびS12第1の基準電流源と、電流リミッタIgen11およびIgen12と、バイパス容量Csup1とを含んで構成される。ここで、バイパス容量Csup1は、制御回路Ctrl1が極めて重負荷であるときの変動を抑制するためのものであり、比較的小さな容量値の容量である。バイパス容量Csup1は、制御回路Ctrl1が極めて重負荷とならなければ不要である。電流源S11およびS12はそれぞれ電圧制御電流源であり、内部電源電圧Vsup1に応じた基準電流Ig11第2の基準電流および基準電流Ig12′第1の基準電流をそれぞれ生成する。電流リミッタIgen11は、電流源S11が生成する基準電流Ig11を受けて、基準電流Ig11がリミット電流iIlim11を超えないように制限する。つまり、基準電流Ig11の電流範囲は、0≦Ig11≦iIlim11となる。また、電流リミッタIgen11は、リミッタ入力端子301から部分的に線形な信号ピースワイズリニア信号を入力し、ピースワイズリニア信号に基づき、当該ピースワイズリニア信号に応じて変化するリミット電流iIlim11を生成する。そして、電流リミッタIgen11は、内部電源生成回路Vsupgen1の電力供給源を、リミット電流iIlim11に応じて、ピースワイズリニアに切り替える。ピースワイズリニア信号は、出力端子102に接続される負荷の状態に応じて設定される。前記負荷の状態とは、例えば重負荷、軽負荷などである。ピースワイズリニア信号は、出力端子102に接続される負荷の状態に応じて0またはリミット電流の最大値である電流リミット値IIlim11に応じた電圧から電流リミット値IIlim11に応じた電圧または0に線形に遷移する電圧信号であり、外部からリミッタ入力端子301に入力される。つまり、ピースワイズリニア信号は、例えば、出力端子102の負荷状態が重負荷であるときには0に設定され、負荷状態が軽負荷であるときには電流リミット値IIlim11相当の電圧に設定される。そして、ピースワイズリニア信号は、使用する負荷の状態の設定を重負荷から軽負荷に切り替えるとき、0から電流リミット値IIlim11に応じた電圧に線形に遷移する。また、使用する負荷の状態の設定を軽負荷から重負荷に切り替えるとき、電流リミット値IIlim11に応じた電圧から0に線形に遷移する。すなわち、ピースワイズリニア信号は、使用する負荷が重負荷であるか、軽負荷であるかに応じて設定される信号であり、且つ、負荷の状態が、起動時など負荷が大きい状態であるか定常動作時など負荷が比較的小さい状態であるかなど、負荷の運用状況に応じて予め生成して、非同期で外部よりリミッタ入力端子301に与える信号である。なお、ここでは、電流リミッタIgen11を上述した構成とし、ピースワイズリニア信号に基づきリミット電流iIlim11をピースワイズリニアに切り換える構成としたが、この構成に限らず、重負荷のときローレベルで、軽負荷のときハイレベルとなる制御信号を入力し、ローレベルとハイレベルの切り替わりで、リミット電流iIlim11をピースワイズリニアに切り替えるような構成としてもよい。また、ここでは、ピースワイズリニア信号を、上述のように負荷の運用状況に応じて予め生成しておく信号としたが、負荷が消費する電流を監視して、その電流の電流量に応じて生成する信号としてもよい。一方、電流リミッタIgen12は、電流源S12が生成する基準電流Ig12′第1の基準電流を受けて、基準電流Ig12′が電流リミット値IIlim12を超えないように制限する。つまり、基準電流Ig12′の電流範囲は、0≦Ig12′≦IIlim12となる。電流源CM11は、入力端子101から電力が供給される電流制御電流源であり、基準電流Ig11を制御電流として受けて、基準電流Ig11に応じた電流Im11第3の電流およびIm12第1の電流を生成する。図1において、電流源CM11は、基準電流Ig11を検出する電流センサP11と、電流センサP11が検出した信号を制御信号として入力し、制御信号に応じた電流Im11およびIm12をそれぞれ生成する電流源P12およびP13を含んで構成される。電流源CM12は、出力端子102から電力が供給される電流制御電流源であり、基準電流Ig12′から電流Im11を引いた基準電流Ig12第4の電流を制御電流として受けて、基準電流Ig12に応じた電流Im13第2の電流を生成する。図1において、電流源CM12は、基準電流Ig12を検出する電流センサP14と、電流センサP14が検出した信号を制御信号として入力し、制御信号に応じた電流Im13を生成する電流源P15とを含んで構成される。また、電流源P12の出力ノード矢印の終点側と、電流センサP14の入力ノード矢印の終点側と、電流源S12の出力ノード矢印の始点側とはそれぞれ結線され、電流減算が行われる。そして、電流源P13の出力ノード矢印の終点側と、電流源P15の出力ノード矢印の終点側とはそれぞれ結線され、電流加算されて制御回路Ctrl1が消費する所定電流値の供給電流Isup駆動電流が生成される。制御回路Ctrl1は、内部電源生成回路Vsupgen1が出力する内部電源電圧Vsup1を入力して動作する。制御回路Ctrl1は、出力端子102の出力電圧Voutを監視して、出力電圧Voutが所望の電圧値となるようなデューティパルス信号のローレベルの幅に対するハイレベルの幅の比のPWM信号を出力して、電圧変換回路Conv1を駆動する。電圧変換回路Conv1は、制御回路Ctrl1が出力するPWM信号を入力し、PWM信号のデューティに応じて、入力端子101の入力電圧Vinを降圧して、出力端子102より出力電圧Voutを出力する。本発明のスイッチング電源回路100は、上述した構成とすることによって、バイパス容量Csup1の容量値を大きくすることなく、内部電源生成回路Vsupgen1における供給電流Isup1の変動を抑制できるという効果を奏する。また、内部電源生成回路Vsupgen1は、制御回路Ctrl1が極めて重負荷でなければ、バイパス容量Csup1は不要であるため、極めて小規模なスイッチング電源回路100を実現することができる。ここで、電流源CM11、S11および電流リミッタIgen11が第1の電流生成部に対応し、電流源Cm12、S12および電流リミッタIgen12が第2の電流生成部に対応し、電流源S12が第1の基準電流源に対応し、電流源S11が第2の基準電流源に対応している。以下、内部電源生成回路Vsupgen1、制御回路Ctrl1、電圧変換回路Conv1の具体的な構成について説明する。図2は、本発明の第1実施形態に係るスイッチング電源回路100の具体的な構成例を示す回路図である。内部電源生成回路の構成まず、本発明の第1実施形態におけるスイッチング電源回路100の内部電源生成回路Vsupgen1の構成を説明する。内部電源生成回路Vsupgen1は、図2に示すように、カレントミラー回路CM11およびCM12と、電流リミッタIgen11およびIgen12と、演算増幅器AMP11と、電流源S11およびS12と、バイパス容量Csup1とを備えている。図1に示した電流源CM11およびCM12が、図2におけるカレントミラー回路CM11およびCM12にそれぞれ対応する。カレントミラー回路CM11は、PチャネルMOSトランジスタP11、P12、P13を含んで構成され、PチャネルMOSトランジスタP11、P12、P13は、各ソースが入力端子101に接続され、各ゲートが互いに共通接続され、その共通接続部がPチャネルMOSトランジスタP11のドレインに接続されている。なお、図1に示した電流センサP11、電流源P12およびP13が、図2におけるPチャネルMOSトランジスタP11、P12、P13にそれぞれ対応する。カレントミラー回路CM11は、PチャネルMOSトランジスタP11のソースドレイン間に流れる基準電流Ig11をミラーして、PチャネルMOSトランジスタP12のソースドレイン間にミラー電流Im11を生成し、PチャネルMOSトランジスタP13のソースドレイン間にミラー電流Im12を生成する。カレントミラー回路CM12は、PチャネルMOSトランジスタP14およびP15を含んで構成され、PチャネルMOSトランジスタP14およびP15は、各ソースが出力端子102に接続され、各ゲートが互いに共通接続され、その共通接続部がPチャネルMOSトランジスタP14のドレインに接続されている。なお、図1に示した電流センサP14および電流源P15が、図2におけるPチャネルMOSトランジスタP14およびP15にそれぞれ対応する。また、PチャネルMOSトランジスタP12およびP14の各ドレインは、互いに共通接続されており、PチャネルMOSトランジスタP13およびP15の各ドレインは、互いに共通接続されている。カレントミラー回路CM12は、PチャネルMOSトランジスタP14のソースドレイン間に流れる基準電流Ig12、すなわち電流源S12が生成する基準電流Ig12′からカレントミラー回路CM11が生成するミラー電流Im11を引いた電流Ig12をミラーして、PチャネルMOSトランジスタP15のソースドレイン間にミラー電流Im13を生成する。演算増幅器AMP11は、非反転入力端子に基準電圧Vref11が与えられ、反転入力端子にPチャネルMOSトランジスタP13およびP15の各ドレインが共通接続されている。電流源S11は、NチャネルMOSトランジスタで構成され、PチャネルMOSトランジスタP11のドレインと、電流リミッタIgen11を構成する後述のNチャネルMOSトランジスタN12のドレインとの間に介在する。電流源S11は、制御端子であるゲートが演算増幅器AMP11の出力端子に接続され、ソースがNチャネルMOSトランジスタN12のドレインに接続され、ドレインがPチャネルMOSトランジスタP11のドレインにそれぞれ接続されている。そして、電流源S11は、演算増幅器AMP11の出力信号をゲートで受けて、内部電源電圧Vsup1に応じた基準電流Ig11を生成する。つまり、演算増幅器AMP11および電流源S11としてのNチャネルMOSトランジスタにより、図1に示した電圧制御電流源S11を実現することができる。電流源S12は、NチャネルMOSトランジスタで構成され、PチャネルMOSトランジスタP12およびP14の各ドレインの共通接続部と電流リミッタIgen12を構成する後述のNチャネルMOSトランジスタN14のドレインとの間に介在する。電流源S2は、制御端子であるゲートが演算増幅器AMP11の出力端子に接続され、ソースがNチャネルMOSトランジスタN14のドレインに接続され、ドレインがPチャネルMOSトランジスタP12およびP14の各ドレインの共通接続部にそれぞれ接続されている。そして、電流源S12は、演算増幅器AMP11の出力信号をゲートで受けて、内部電源電圧Vsup1に応じた基準電流Ig12′を生成する。つまり、演算増幅器AMP11および電流源S12としてのNチャネルMOSトランジスタにより、図1に示した電圧制御電流源S12を実現することができる。電流リミッタIgen11は、リミット電流を生成するためのリミット電流源Ilim11と、リミッタ入力端子301から、部分的に線形な信号ピースワイズリニア信号を入力し、ピースワイズリニア信号に応じた制御電流を生成する制御電流源Ictrl11と、NチャネルMOSトランジスタN11およびN12とを含んで構成される。NチャネルMOSトランジスタN11およびN12は、各ソースがグラウンドに接地され、各ゲートが互いに共通接続され、その共通接続部がNチャネルMOSトランジスタN11のドレインと、リミット電流源Ilim11の一端と、制御電流源Ictrl11の一端に接続されている。リミット電流源Ilim11の他端は入力電圧Vinが与えられ、制御電流源Ictrl11の他端はグラウンドに接地されている。ここで、制御電流源Ictrl11の構成例を図3に示す。図3は、制御電流源Ictrl11の一例を示す回路図であって、制御電流源Ictrl11は、演算増幅器AMP3と、抵抗R5と、抵抗R5の一端にソースが接続されたNチャネルMOSトランジスタN5とを含んで構成され、演算増幅器AMP3は、非反転入力端子がリミッタ入力端子301に接続される。演算増幅器AMP3の反転入力端子が抵抗R5の一端とNチャネルMOSトランジスタN5のソースとに接続され、出力端子がNチャネルMOSトランジスタN5のゲートに接続されている。そして、抵抗R5は、他端がグラウンドに接地され、NチャネルMOSトランジスタN5は、ドレインが端子302に接続されている。図2におけるリミット電流源Ilim11および制御電流源Ictrl11の共通接続部が前記端子302に対応し、制御電流源Ictrl11とグラウンドとの共通接続部が、抵抗R5の他端に対応する。図3に示した制御電流源Icrtl11は、リミッタ入力端子301の電圧を演算増幅器AMP3の仮想短絡バーチャルショートにより抵抗R5の一端に生成し、端子302とグラウンドとの間に、リミッタ入力端子301の電圧に応じた電流iIctrl11を流す。すなわち、リミッタ入力端子301の電圧の波形に応じた波形の電流を生成することができる。図2に戻って、電流リミッタIgen11は、NチャネルMOSトランジスタN11のドレインソース間に流れる電流Il11、すなわちリミット電流源Ilim11のリミット電流iIlim11から制御電流源Ictrl11の制御電流iIctrl11を引いた電流Il11をミラーして、NチャネルMOSトランジスタN12のドレインソース間に流れる基準電流Ig11が電流Il11に応じた電流を超えないように制限する。すなわち、リミット電流iIlim11から制御電流iIctrl11を引いた電流Il11により、基準電流Ig11は制限される。基準電流Ig11は0≦Ig11≦iIlim11の範囲で変位する。そして、電流リミッタIgen11は、内部電源電圧Vsup1を生成するための電力供給源をリミッタ電流に応じて、ピースワイズリニアに切り替える。電流リミッタIgen12は、リミット電流を生成するリミット電流源Ilim12と、NチャネルMOSトランジスタN13およびN14を含んで構成される。NチャネルMOSトランジスタN13およびN14は、各ソースがグラウンドに接地され、各ゲートが互いに共通接続され、その共通接続部がNチャネルMOSトランジスタN13のドレインと、リミット電流源Ilim12の一端に接続されている。リミット電流源Ilim12の他端には入力電圧Vinが与えられる。電流リミッタIgen12は、NチャネルMOSトランジスタN13に流れる電流Il12、すなわちリミット電流源Ilim12のリミット電流iIlim12をミラーして、NチャネルMOSトランジスタN14のドレインソース間に流れる基準電流Ig12′が電流Il12に応じた電流を超えないように制限する。すなわち、基準電流Ig12′は、リミット電流iIlim12により制限され、基準電流Ig12′は0≦Ig12′≦iIlim12の範囲で変位する。そして、バイパス容量Csup1は、一端がPチャネルMOSトランジスタP13およびP15の各ドレインの共通接続部と、演算増幅器AMP1の反転入力端子とに接続され、他端がグラウンドに接地されている。そして、バイパス容量Csup1の両端電圧が、内部電源生成回路Vsupgen1が出力する内部電源電圧Vsup1として、制御回路Ctrl1に出力される。以上が本発明の実施形態に係るスイッチング電源回路100における内部電源生成回路Vsupgen1の構成である。なお、本第1実施形態では、カレントミラー回路CM11およびCM12をPチャネルMOSトランジスタP11~P15で構成し、電流リミッタIgen11およびIgen12をNチャネルMOSトランジスタN11~N14で構成し、電流源S11およびS12をそれぞれNチャネルMOSトランジスタで構成したが、MOSトランジスタに限らずバイポーラトランジスタを用いて構成することもできる。バイポーラトランジスタを用いる場合、各NチャネルMOSトランジスタはNPN型バイポーラトランジスタに置き換え、各PチャネルMOSトランジスタはPNP型バイポーラトランジスタに置き換えればよい。このとき、各MOSトランジスタのゲート、ソース、ドレインは、置き換える各バイポーラトランジスタのベース、エミッタ、コレクタとすればよい。制御回路の構成次に、本発明の第1実施形態におけるスイッチング電源回路100の制御回路Ctrl1の構成を説明する。制御回路Ctrl1は、図2に示すように、抵抗R1~R4と、容量C1と、演算増幅器AMP2と、コンパレータCMP1と、鋸波生成回路OSCと、ドライバDRVと、を備えている。抵抗R1は、一端が出力端子102に接続され、他端が抵抗R2の一端に共通接続され、抵抗R2の他端はグラウンドに接地されている。抵抗R1およびR2は直列抵抗を成し、出力端子102の出力電圧Voutを分圧した電圧をその共通接続部より出力する。抵抗R3は、一端が抵抗R1およびR2の共通接続部に接続され、他端が抵抗R4の一端と演算増幅器AMP2の反転入力端子とにそれぞれ接続されている。抵抗R4は、他端が容量C1の一端に接続されている。演算増幅器AMP2は、非反転入力端子に基準電圧Vref2が与えられ、出力端子が容量C1の他端に接続されている。このような接続関係により、抵抗R3およびR4と、容量C1と、演算増幅器AMP2とにより積分器を構成しており、出力電圧Voutを分圧した電圧と基準電圧Vref2との誤差、すなわち出力電圧Voutの所望の電圧からの誤差に相当する誤差電圧を積分して出力する。鋸波生成回路OSCは、積分器の出力と比較してPWM信号を生成するための鋸波を生成する。鋸波生成回路OSCは、マルチバイブレータで実現することができる。コンパレータCMP1は、非反転入力端子が積分器の出力、すなわち演算増幅器AMP2の出力端子に接続され、反転入力端子が鋸波生成回路OSCの出力端子に接続されており、積分器の出力信号、すなわち演算増幅器AMP2の出力信号と鋸波生成回路OSCの出力信号とを比較してPWM信号を生成する。ドライバDRVは、コンパレータCMP1が出力するPWM信号を入力し、電圧変換回路Conv1の後述するスイッチS3およびS4を駆動するためのPWM信号を生成する回路であり、周知のゲート回路で実現できる。また、演算増幅器AMP2、コンパレータCMP1、ドライバDRVの電源端子には、内部電源生成回路Vsupgen1が出力する内部電源電圧Vsup1が与えられる。なお、本実施形態のパルス信号を生成する制御回路Ctrl1は、出力端子102の出力電圧Voutを監視して、出力電圧Voutが所望の電圧値となるようなデューティパルス信号のローレベルの幅に対するハイレベルの幅の比のPWM信号を出力して、電圧変換回路Conv1を駆動するPWM変調器であるが、パルス信号として、ΔΣ変調信号パルス密度変調信号を生成するΔΣ変調器で構成してもよい。すなわち、出力端子102の出力電圧Voutを監視して、出力電圧Voutが所望の電圧値となるようなパルス密度のΔΣ変調信号を生成するΔΣ変調器で構成してもよい。制御回路Ctrl1は、内部電源生成回路Vsupgen1が生成する内部電源電圧Vsup1を電源電圧として動作する。上述した構成において、演算増幅器AMP2、コンパレータCMP1、ドライバDRVは、内部電源電圧Vsup1で動作する。制御回路Ctrl1は、出力電圧Voutを抵抗R1の一端に入力し、抵抗R1および抵抗R2で構成される直列抵抗により分圧された出力電圧Voutに応じた電圧を、抵抗R1と抵抗R2の共通接続部から出力する。抵抗R1およびR2により分圧された電圧は、抵抗R3、R4、容量C1および演算増幅器AMP2で構成される積分器に入力され、基準電圧Vref2を基準に積分される。ここで、基準電圧Vref2は、所望とする出力電圧Voutに相当する電圧である。すなわち、積分器は、出力電圧Voutの、所望電圧からの誤差に相当する電圧を積分して、その積分電圧をコンパレータCMP1の非反転入力端子に出力する。コンパレータCMP1は、鋸波生成回路OSCが出力する鋸波と積分電圧とを比較し、出力電圧Voutが所望の電圧となるようなPWM信号をドライバDRVに出力する。コンパレータCMP1は、出力電圧Voutが所望の電圧より小さいとき、デューティが比較的小さなPWM信号を出力し、出力電圧Voutが所望の電圧より大きいとき、デューティが比較的大きなPWM信号を出力する。そして、ドライバDRVは、コンパレータCMP1が出力するPWM信号をバッファリングして、大きなゲート容量を有するスイッチS3およびS4を駆動できるPWM信号をスイッチS3およびS4にそれぞれ出力する。電圧変換回路の構成次に、本発明の第1実施形態におけるスイッチング電源回路100の、電圧変換回路Conv1の構成を説明する。電圧変換回路Conv1は、図2に示すように、スイッチS3およびS4と、インダクタL1と、容量Coutとを含んで構成される。スイッチS3は、PチャネルMOSトランジスタで構成され、ソースが入力端子101に接続され、ゲートが制御回路Ctrl1のドライバDRVの一方の出力端子に接続されている。スイッチS4は、NチャネルMOSトランジスタで構成され、ソースがグラウンドに接地され、ゲートが制御回路Ctrl1のドライバDRVの他方の出力端子に接続され、ドレインがスイッチS3のドレインと共通接続されている。スイッチS3およびS4は、ドライバDRVが出力するPWM信号のデューティに応じてスイッチング動作を行い、その共通接続部に、入力端子101の入力電圧Vinを間欠的に伝達する。インダクタL1は、一端がスイッチS3およびS4の共通接続部に接続され、他端が出力端子102に接続されている。容量Coutは、一端が出力端子102に接続され、他端がグラウンドに接地されている。インダクタL1および容量Coutはリアクタンスフィルタを成し、スイッチS3およびS4の共通接続部に間欠的に伝達される入力電圧Vinを平滑化して、入力電圧Vinを降圧した電圧を出力電圧Voutとして出力端子102に出力する。電圧変換回路Conv1は、制御回路Ctrl1におけるドライバDRVが出力するPWM信号を入力し、このPWM信号をスイッチS3およびS4の制御端子である各ゲートにそれぞれ入力する。スイッチS3およびS4の各ゲートには同一極性のPWM信号が入力される。PWM信号がハイレベルのとき、スイッチS3は、PチャネルMOSトランジスタであるのでオフし、スイッチS4は、NチャネルMOSトランジスタであるのでオンする。このとき、スイッチS3およびS4の共通接続部にはグラウンド電圧が伝達される。一方、PWM信号がローレベルのとき、スイッチS3は、PチャネルMOSトランジスタであるのでオンし、スイッチS4は、NチャネルMOSトランジスタであるのでオフする。このとき、スイッチS3およびS4の共通接続部には入力電圧Vinが伝達される。つまり、スイッチS3およびS4の共通接続部には入力電圧VinがPWM信号のデューティに応じて間欠的に伝達される。そして、この間欠的に伝達された電圧をインダクタL1および容量Coutで構成されるリアクタンスフィルタにより平滑化し、デューティに応じて入力電圧Vinを降圧した所望の出力電圧Voutが出力端子102に出力される。なお、インダクタL1は、容量Coutと接続されることで、リアクタンスフィルタとして機能するとともに、PWM信号がローレベルからハイレベルに切り替わったとき、回生電流をグラウンドから負荷に流し、電力変換効率を高める役割を成す。本発明の第1実施形態の動作次に、本発明の第1実施形態に係るスイッチング電源回路100の動作を説明する。内部電源生成回路の動作まず、本発明の第1実施形態に係るスイッチング電源回路100における、内部電源生成回路Vsupgen1の動作について図4を参照して説明する。図4は、本発明の第1実施形態の動作を説明するためのタイミングチャートである。図4は各時刻における各部の電流波形を表したものであって、横軸は時間、縦軸は電流値を表す。図4においてaは、制御電流源Ictrl11の電流値iIctrl11、bはNチャネルMOSトランジスタN11のドレインソース間に流れる電流値Il11およびNチャネルMOSトランジスタN13のドレインソース間に流れる電流値I12、cは電流源S11の基準電流Ig11、dはPチャネルMOSトランジスタP14のソースドレイン間に流れる電流値Ig12,eは供給電流Isup1を表す。また、説明を簡単にするために、リミット電流源Ilim11の電流リミット値IIlim11をIIlim0とし、リミット電流源Ilim12の電流リミット値IIlim12をリミット電流源Ilim11の電流リミット値と同じIIlim0とする。そして、電流リミッタIgen11により電流が制限されていないときの電流源S11の基準電流Ig11をIsup1、電流源S12の基準電流Ig12′をIsup1とし、Isup1は、リミット電流源Ilim11およびIlim12の電流リミット値IIlim0よりも小さい値とする。さらに、電流リミッタIgen11におけるNチャネルMOSトランジスタN11およびN12のミラー比カレントミラー回路を構成するミラーをするための電流を流すMOSトランジスタのチャネル幅/チャネル長に対するミラーするMOSトランジスタのチャネル幅/チャネル長の比、すなわち電流増幅率、電流リミッタIgen12におけるNチャネルMOSトランジスタN13およびN14のミラー比、カレントミラー回路CM11におけるPチャネルMOSトランジスタP11およびP12のミラー比はそれぞれ1とし、PチャネルMOSトランジスタP11およびP13のミラー比、PチャネルMOSトランジスタP14およびP15のミラー比はそれぞれ1とする。まず、電圧変換回路Conv1の負荷の変化に応じてピースワイズリニア信号を設定する。例えば、プロセッサなどの負荷を起動し、命令処理数が少ない軽負荷で定常動作させた後、命令処理数が多い重負荷に切り換える場合を考える。起動時は、電圧変換回路Conv1にかかる負荷が大きくなるため、入力電圧Vinを電力供給源とし、定常状態に以降した後は、負荷が安定するため出力電圧Voutを電力供給源とすることにより、消費電力の削減を図る。そして、負荷が軽負荷である定常状態から、より大きな負荷に切り替わるとき、負荷の電力供給源を、再度入力電圧Vinに切換える。このような動作をさせるため、例えば図3に示すようなピースワイズリニア信号を設定する。これに伴い、電流リミッタIgen11における制御電流源Ictrl11の電流値iIctrl11は、図4aに示す様に、時刻t0までは0、時刻t0からt2までは線形に単調増加して時刻t2でIIlim0に達する。そして、電流値iIctrl11は、時刻t2からt3まではIIlim0を維持し、時刻t3からt5までは線形に単調減少して時刻t5で0に達し、時刻t5以降は0を維持する。つまり、電流値iIctrl11は、リミッタ入力端子301から入力されるピースワイズリニア信号に応じた電流波形となる。図3に示すように、ピースワイズリニア信号が演算増幅器AMP11の非反転入力端子に入力され、演算増幅器AMP11の仮想短絡により反転入力端子がピースワイズリニア信号の電圧となり、抵抗R5にピースワイズリニア信号に応じた電流iIctrl11が流れる。ここで、時刻t0までの期間と時刻t5以降の期間は、出力電圧Voutが小さい起動時や出力端子102の負荷が重負荷時であり、入力端子101の入力電圧Vinから制御回路Ctrl1への供給電流Isup1を生成する期間である。つまり、時刻t0からt2までの期間は、供給電流Isup1を生成するための電圧を入力電圧Vinから出力電圧Voutに切り替える期間である。時刻t2からt3までの期間は、定常時であり、出力端子102の出力電圧Voutから制御回路Ctrl1への供給電流Isup1を生成する期間である。時刻t3からt5までの期間は、供給電流Isup1を生成するための電圧を出力電圧Voutから入力電圧Vinに切り替える期間である。時刻t0までの期間と時刻t5以降の期間は、電流リミッタIgen11において、制御電流源Ictrl11の電流値iIctrl11は0であるので、NチャネルMOSトランジスタN11のドレインソース間に流れる電流値Il11はIIlim0となる。また、時刻t0からt2までの期間は、電流Il11はIIlim0-iIctrl11となり、時刻t1において電流Il11は電流源S11の基準電流Ig11と等しくなり、時刻t2において0となる図4b。時刻t0からt1までの期間と時刻t4からt5までの期間時刻t0からt1までの期間と時刻t4からt5までの期間は、電流Il11は基準電流Ig11より大きいので、NチャネルMOSトランジスタN12のドレインソース間に流れる電流値はIg11となる図4c。よって、カレントミラー回路CM11が生成するミラー電流Im11、Im12は、それぞれIg11となる。また、電流リミッタIgen12において、NチャネルMOSトランジスタN13のドレインソース間に流れる電流値Il12はIIlim0となる。電流Il12は電流源S12の基準電流Ig12′より大きいので、NチャネルMOSトランジスタN14のドレインソース間に流れる電流値はIg12′となる。よって、カレントミラー回路CM12において、PチャネルMOSトランジスタP14のソースドレイン間に流れる電流値Ig12はIg12′-Im11、すなわち0となる図4d。つまり、カレントミラー回路CM12が生成するミラー電流Im13は0となる。そして、制御回路Ctrl1に供給される供給電流Isup1は、Im12Im13、すなわちIsup1となる。このときの供給電流Isup1の波形を図4eに示す。図4eに示すように、供給電流Isup1の波形は平坦である。時刻t1からt2までの期間時刻t1からt2までの期間は、電流リミッタIgen11において、制御電流源Ictrl11の電流値iIctrl11はIIlim0-Ig11からIIlim0まで線形に単調増加するので、NチャネルMOSトランジスタN11のドレインソース間に流れる電流値Il11は、傾きが電流値iIctrl11の傾きの絶対値と同じで符号が逆となるIg11から0まで単調減少する線形関数となり図4b、NチャネルMOSトランジスタN12のドレインソース間に流れる電流値Ig11は、電流リミッタIgen11により電流が制限され、Ig11から0まで単調減少する線形関数となる図4c。よって、カレントミラー回路CM11が生成するミラー電流Im11、Im12は、それぞれIg11から0まで単調減少する線形関数となる。また、電流リミッタIgen12において、NチャネルMOSトランジスタN13のドレインソース間に流れる電流値Il12はIIlim0となる。電流Il12は電流源S12の基準電流Ig12′より大きいので、NチャネルMOSトランジスタN14のドレインソース間に流れる電流値はIg12′となる。よって、カレントミラー回路CM12において、PチャネルMOSトランジスタP14のソースドレイン間に流れる電流値Ig12はIg12′-Im11であるため、0からIg11まで単調増加する線形関数となる図4d。つまり、カレントミラー回路CM12が生成するミラー電流Im13は0からIg11まで単調増加する線形関数となる。そして、制御回路Ctrl1に供給される供給電流Isup1は、Im12Im13であるためIsup1となる。すなわち、ミラー電流Im12、Im13は、それぞれ傾きの絶対値は同じで符号が逆であるので、その総和は定数となる。このときの供給電流Isup1の波形を図4eに示す。図4eに示すように、供給電流Isup1の波形は平坦である。時刻t2からt3までの期間時刻t2からt3までの期間は、電流リミッタIgen11において、制御電流源Ictrl11の電流値iIctrl11はIIlim0であるので、NチャネルMOSトランジスタN11のドレインソース間に流れる電流値は0となり、NチャネルMOSトランジスタN12のドレインソース間に流れる電流値は、電流リミッタIgen11により電流が制限され、0となる。よって、カレントミラー回路CM11が生成するミラー電流Im11、Im12は、それぞれ0となる。また、電流リミッタIgen12において、NチャネルMOSトランジスタN13のドレインソース間に流れる電流値Il12はIIlim0となる図4b。電流Il12は電流源S12の基準電流Ig12′より大きいので、NチャネルMOSトランジスタN14のドレインソース間に流れる電流値はIg12′となる。よって、カレントミラー回路CM12において、PチャネルMOSトランジスタP14のソースドレイン間に流れる電流値Ig12はIg12′-Im11であるため、Isup1となる。つまり、カレントミラー回路CM12が生成するミラー電流Im13はIsup1となる図4d。そして、制御回路Ctrl1に供給される供給電流Isup1は、Im12Im13であるためIsup1となる。このときの供給電流Isup1の波形を図4eに示す。図4eに示すように、供給電流Isup1の波形は平坦である。また、上述のように、基準電流Ig11、ミラー電流Im11、Im12の電流値は0であり、電力供給源が入力電圧Vinであるカレントミラー回路CM11は動作しない。そして、電力供給源が出力電圧Voutであるカレントミラー回路CM12が動作する。つまり、電力供給源が出力電圧Voutであるカレントミラー回路CM12の方が、電力供給源から制御回路Ctrl1までの電圧降下が小さいので、消費電力を小さくすることができる。時刻t3からt4までの期間時刻t3からt4までの期間は、電流リミッタIgen11において、制御電流源Ictrl11の電流値iIctrl11はIIlim0からIg11まで線形に単調減少するので、NチャネルMOSトランジスタN11のドレインソース間に流れる電流値Il11は、傾きが電流値iIctrl11の傾きの絶対値と同じで符号が逆となる0からIg11まで単調増加する線形関数となり、NチャネルMOSトランジスタN12のドレインソース間に流れる電流値は、電流リミッタIgen11により電流が制限され、0からIg11まで単調増加する線形関数となる図4c。よって、カレントミラー回路CM11が生成するミラー電流Im11、Im12は、それぞれ0からIg11まで単調増加する線形関数となる。また、電流リミッタIgen12において、NチャネルMOSトランジスタN13のドレインソース間に流れる電流値Il12はIIlim0となる図4b。電流Il12は電流源S12の基準電流Ig12′より大きいので、NチャネルMOSトランジスタN14のドレインソース間に流れる電流値はIg12′となる。よって、カレントミラー回路CM12において、PチャネルMOSトランジスタP14のソースドレイン間に流れる電流値Ig12はIg12′-Im11であるため、Ig11から0まで単調減少する線形関数となる図4d。つまり、カレントミラー回路CM12が生成するミラー電流Im13はIg11から0まで単調減少する線形関数となる。そして、制御回路Ctrl1に供給される供給電流Isup1は、Im12Im13であるためIsup1となる。すなわち、ミラー電流Im12、Im13は、それぞれ傾きの絶対値は同じで符号が逆であるので、その総和は定数となる。このときの供給電流Isup1の波形を図4eに示す。図4eに示すように、供給電流Isup1の波形は平坦である。以上より、全期間において、供給電流Isup1の波形は平坦となる。つまり、供給電流Isup1において、電力供給源が切り替わることによる変動は生じない。すなわち、ミラー電流Im13は、ミラー電流Im12に基づいており、ミラー電流Im13は、ミラー電流Im12を反転した信号であるため、供給電流Isup1の波形は平坦となる。したがって、このように、供給電流Isup1の変動はほとんど生じないため、バイパス容量Csup1の容量値は極めて小さい値で済む。すなわち、バイパス容量Csup1の容量値を大きくすることなく、供給電流Isup1の変動を抑制できるという効果を奏する。また、本発明の第1実施形態に係るスイッチング電源回路100における、内部電源生成回路Vsupgen1は、このように、供給電流Isup1の変動が生じることを抑制することができ、そのため、制御回路Ctrl1が極めて重負荷でなければ、バイパス容量Csup1は不要であり、極めて小規模なスイッチング電源回路を実現することができる。バイパス容量Csup1がない場合、供給電流Isup1が制御回路Ctrl1に直接供給され、制御回路Ctrl1を負荷として内部電源電圧Vsup1が生成される。図5は、内部電源生成回路Vsupgen1の負荷である制御回路Ctrl1の負荷が異なる場合の、各部の電流波形を示したものであって、図5Aは制御回路Ctrl1がそもそも重負荷である場合、つまりより多くの供給電流Isup1を必要とする場合、図5Bは制御回路Ctrl1がそもそも軽負荷である場合、つまりより供給電流Isup1が比較的少なくてすむ場合の、各部の電流波形を示したものである。制御回路Ctrl1が重負荷である場合あるいは軽負荷である場合ともに、電力供給源が切り替わることによる変動は生じない。したがって、制御回路Ctrl1が重負荷であるか軽負荷であるかに関係なく、供給電流Isup1の変動を抑制することができることがわかる。第2実施形態次に、本発明の第2実施形態における、スイッチング電源回路を説明する。スイッチング電源回路の構成図6は、第2実施形態におけるスイッチング電源回路100の一例を示す回路図である。第2実施形態におけるスイッチング電源回路100は、内部電源生成回路Vsupgen2と制御回路Ctrl2と電圧変換回路Conv2とを備えている。制御回路Ctrl2および電圧変換回路Conv2は、上記第1実施形態における制御回路Ctrl1および電圧変換回路Conv1と同一の機能構成を有する。第2実施形態における、内部電源生成回路Vsupgen2は、入力端子101と出力端子102に接続され、入力端子101の入力電圧Vin第1の電圧と出力端子102の出力電圧Vout第2の電圧を選択的に入力し、制御回路Ctrl2に内部電源電圧Vsup2を出力する。内部電源生成回路Vsupgen2は、電流源CM21、CM21B、CM22、S21、S21B、およびS22と、電流リミッタIgen21およびIgen22と、バイパス容量Csup2とを含んで構成される。ここで、バイパス容量Csup2は、制御回路Ctrl2が極めて重負荷であるときの変動を抑制するためのものであり、比較的小さな容量値の容量である。バイパス容量Csup2は、制御回路Ctrl2が極めて重負荷とならなければ、不要である。電流源S21、S21BおよびS22は、それぞれ電圧制御電流源であり、内部電源電圧Vsup2に応じた基準電流Ig21第2の基準電流、基準電流Ig21B第3の基準電流および基準電流Ig22′第1の基準電流をそれぞれ生成する。電流リミッタIgen21は、電流源S21およびS21Bが生成する基準電流Ig21、Ig21Bをそれぞれ受けて、基準電流Ig21、Ig21Bが、リミット電流の最大値である電流リミット値IIlim21を超えないように制限する。つまり、基準電流Ig21の電流範囲は、0≦Ig21≦IIlim21となる。また、基準電流Ig21Bの電流範囲は、0≦Ig21B≦IIlim21となる。また、電流リミッタIgen21は、リミッタ入力端子301から部分的に線形な信号ピースワイズリニア信号を入力し、ピースワイズリニア信号に応じて変化するリミット電流iIlim21を生成する。そして、電流リミッタIgen21は、内部電源生成回路Vsupgen2の電力供給源を、リミット電流iIlim21に応じて、ピースワイズリニアに切り替える。ピースワイズリニア信号は、出力端子102に接続される負荷の状態を設定するときに、その設定に応じて、0または電流リミット値IIlim21に応じた電圧から、電流リミット値IIlim21に応じた電圧または0に線形に遷移する信号であり、外部からリミッタ入力端子301に入力される。つまり、出力端子102の負荷状態が重負荷であるとき、0に設定され、負荷状態が軽負荷であるとき、電流リミット値IIlim21に設定される。そして、使用する負荷の状態の設定を重負荷から軽負荷に切り替えるとき、0から電流リミット値IIlim21に応じた電圧に線形に遷移し、使用する負荷の状態の設定を軽負荷から重負荷に切り替えるとき、電流リミット値IIlim21に応じた電圧から0に線形に遷移する。すなわち、ピースワイズリニア信号は、使用する負荷が重負荷であるか、軽負荷であるかに応じて設定される信号であり、且つ、負荷の状態が、起動時など負荷が大きい状態であるか定常動作時など負荷が比較的小さい状態であるかなど、負荷の運用状況に応じて予め生成して、非同期で外部よりリミッタ入力端子301に与える信号である。電流リミッタIgen21は、上述した構成で、ピースワイズリニア信号を入力するようにしたが、この構成に限らず、重負荷のときローレベルで、軽負荷のときハイレベルとなる制御信号を入力し、ローレベルとハイレベルの切り替わりで、電流リミット値をピースワイズリニアに切り替えるような構成でもよい。また、ここでは、ピースワイズリニア信号がを上述のように負荷の運用状況に応じて予め生成した信号としたが、負荷が消費する電流を監視して、その電流の電流量に応じて生成する信号としてもよい。電流リミッタIgen22は、電流源S22が生成する基準電流Ig22′を受けて、基準電流Ig22′が電流リミット値IIlim22を超えないように制限する。つまり、基準電流Ig22′の電流範囲は、0≦Ig22′≦IIlim22となる。電流源CM21は、入力端子101から電力が供給される電流制御電流源であり、基準電流Ig21を制御電流として受けて、基準電流Ig21に応じた電流Im21第1の電流を生成する。図6において、電流源CM21は、基準電流Ig21を検出する電流センサP21と、電流センサP21が検出した信号を制御信号として入力し、制御信号に応じた電流Im21第1の電流を生成する電流源P22とを含んで構成される。電流源CM21Bは、出力端子102から電力が供給される電流制御電流源であり、基準電流Ig21Bを制御電流として受けて、基準電流Ig21Bに応じた電流Im22第3の電流を生成する。図6において、電流源CM21Bは、基準電流Ig21Bを検出する電流センサP23と、電流センサP23が検出した信号を制御信号として入力し、制御信号に応じた電流Im22を生成する電流源P24とを含んで構成される。電流源CM22は、出力端子102から電力が供給される電流制御電流源であり、基準電流Ig22′から電流Im22を減算した基準電流Ig22第4の電流を制御電流として受けて、基準電流Ig22に応じた電流Im23第2の電流を生成する。図6において、電流源CM22は、基準電流Ig22を検出する電流センサP25と、電流センサP25が検出した信号を制御信号として入力し、制御信号に応じた電流Im23を生成する電流源P26とを含んで構成される。また、電流源P24の出力ノード矢印の終点側と、電流センサP25の入力ノード矢印の終点側と、電流源S22の出力ノード矢印の始点側とはそれぞれ結線され、電流減算が行われる。そして、電流源P22の出力ノード矢印の終点側と、電流源P26の出力ノード矢印の終点側とはそれぞれ結線され、電流加算されて制御回路Ctrl2が消費する所定電流値の供給電流Isup2駆動電流が生成される。制御回路Ctrl2は、内部電源生成回路Vsupgen2が出力する内部電源電圧Vsup2を入力して動作する。また、制御回路Ctrl2は、出力端子102の出力電圧Voutを監視して、出力電圧Voutが所望の電圧値となるようなデューティパルス信号のローレベルの幅に対するハイレベルの幅の比のPWM信号を出力して、電圧変換回路Conv2を駆動する。電圧変換回路Conv2は、制御回路Ctrl2が出力するPWM信号を入力し、PWM信号のデューティに応じて、入力端子101の入力電圧Vinを降圧して、出力端子102より出力電圧Voutを出力する。本発明のスイッチング電源回路100は、内部電源生成回路Vsupgen2が上述した構成を有する結果、バイパス容量Csup2の容量値を大きくすることなく、供給電流Isup2の変動を抑制できるという効果を奏する。また、内部電源生成回路Vsupgen2は、制御回路Ctrl2が極めて重負荷でなければ、バイパス容量Csup2は不要であり、極めて小規模なスイッチング電源回路100を実現することができる。ここで、電流源CM21、CM21B、S21およびS21B、電流リミッタIgen21が第1電流の生成部に対応し、電流源CM22およびS22、電流リミッタIgen22が第2電流の生成部に対応し、電流源S21が第2の基準電流源に対応し、電流源S21Bが第3の基準電流源に対応している。以下、内部電源生成回路Vsupgen2の具体的な構成について説明する。図7は、本発明の第2実施形態に係るスイッチング電源回路100の具体的な構成を示す回路図の一例である。内部電源生成回路本発明の第2実施形態に係るスイッチング電源回路100における内部電源生成回路Vsupgen2の構成を説明する。内部電源生成回路Vsupgen2は、カレントミラー回路CM21、CM21B、およびCM22と、電流リミッタIgen21およびIgen22と、演算増幅器AMP21と、電流源S21、S21B、およびS22と、バイパス容量Csup2とを備えている。図6に示した電流源CM21、CM21B、CM22が、図7におけるカレントミラー回路CM21、CM21B、CM22にそれぞれ対応する。カレントミラー回路CM21は、PチャネルMOSトランジスタP21およびP22を含んで構成され、PチャネルMOSトランジスタP21およびP22は、各ソースが入力端子101に接続され、各ゲートが互いに共通接続され、その共通接続部がPチャネルMOSトランジスタP21のドレインに接続されている。図6に示した電流センサP21および電流源P22が、図7におけるPチャネルMOSトランジスタP21およびP22にそれぞれ対応する。カレントミラー回路CM21は、PチャネルMOSトランジスタP21のソースドレイン間に流れる基準電流Ig21をミラーして、PチャネルMOSトランジスタP22のソースドレイン間にミラー電流Im21を生成する。カレントミラー回路CM21Bは、PチャネルMOSトランジスタP23およびP24を含んで構成され、PチャネルMOSトランジスタP23およびP24は、各ソースが出力端子102に接続され、各ゲートが互いに共通接続され、その共通接続部がPチャネルMOSトランジスタP23のドレインに接続されている。図6に示した電流センサP23および電流源P24が、図7におけるPチャネルMOSトランジスタP23およびP24にそれぞれ対応する。カレントミラー回路CM21Bは、PチャネルMOSトランジスタP23のソースドレイン間に流れる基準電流Ig21Bをミラーして、PチャネルMOSトランジスタP24のソースドレイン間にミラー電流Im22を生成する。カレントミラー回路CM22は、PチャネルMOSトランジスタP25およびP26を含んで構成され、PチャネルMOSトランジスタP25およびP26は、各ソースが出力端子102に接続され、各ゲートが互いに共通接続され、その共通接続部がPチャネルMOSトランジスタP25のドレインに接続されている。図6に示した電流センサP25および電流源P26が、図7におけるPチャネルMOSトランジスタP25およびP26にそれぞれ対応する。また、PチャネルMOSトランジスタP22およびP26の各ドレインは、互いに共通接続されており、PチャネルMOSトランジスタP24およびP25の各ドレインは、互いに共通接続されている。カレントミラー回路CM22は、PチャネルMOSトランジスタP25のソースドレイン間に流れる基準電流Ig22、すなわち電流源S22が生成する基準電流Ig22′からカレントミラー回路CM21Bが生成するミラー電流Im22を引いた電流Ig22をミラーして、PチャネルMOSトランジスタP26のソースドレイン間にミラー電流Im23を生成する。演算増幅器AMP21は、非反転入力端子に基準電圧Vref21が与えられ、反転入力端子にPチャネルMOSトランジスタP22およびP26の各ドレインに接続されている。電流源S21は、NチャネルMOSトランジスタを含んで構成され、PチャネルMOSトランジスタP21のドレインと後述のNチャネルMOSトランジスタN22のドレインとの間に介在する。電流源S21を構成するNチャネルMOSトランジスタS21は、制御端子であるゲートが演算増幅器AMP21の出力端子に接続され、ソースがNチャネルMOSトランジスタN22のドレインに接続され、ドレインがPチャネルMOSトランジスタP21のドレインにそれぞれ接続されている。そして、電流源S21は、演算増幅器AMP21の出力信号をゲートで受けて、内部電源電圧Vsup2に応じた基準電流Ig21を生成する。つまり、演算増幅器AMP21とNチャネルMOSトランジスタS21とにより、図6に示した電圧制御電流源S21を実現することができる。電流源S21Bは、NチャネルMOSトランジスタを含んで構成され、PチャネルMOSトランジスタP23のドレインと後述のNチャネルMOSトランジスタN22Bのドレインとの間に介在する。電流源S21Bを構成するNチャネルMOSトランジスタは、制御端子であるゲートが演算増幅器AMP21の出力端子に接続され、ソースがNチャネルMOSトランジスタN22Bのドレインに接続され、ドレインがPチャネルMOSトランジスタP23のドレインにそれぞれ接続されている。そして、NチャネルMOSトランジスタS21Bは、演算増幅器AMP21の出力信号をゲートで受けて、内部電源電圧Vsup2に応じた基準電流Ig21Bを生成する。つまり、演算増幅器AMP21およびNチャネルMOSトランジスタS21Bにより、図6に示した電圧制御電流源S21Bを実現することができる。電流源S22は、NチャネルMOSトランジスタを含んで構成され、NチャネルMOSトランジスタS22は、PチャネルMOSトランジスタP24およびP25の各ドレインの共通接続部と後述のNチャネルMOSトランジスタN24のドレインとの間に介在する。電流源S22を構成するNチャネルMOSトランジスタS22は、制御端子であるゲートが演算増幅器AMP21の出力端子に接続され、ソースがNチャネルMOSトランジスタN24のドレインに接続され、ドレインがPチャネルMOSトランジスタP24およびP25の各ドレインの共通接続部にそれぞれ接続されている。そして、電流源S22を構成するNチャネルMOSトランジスタは、演算増幅器AMP21の出力信号をゲートで受けて、内部電源電圧Vsup2に応じた基準電流Ig22′を生成する。つまり、演算増幅器AMP21およびNチャネルMOSトランジスタS22により、図6に示した電圧制御電流源S22を実現することができる。電流リミッタIgen21は、リミッタ電流を生成するリミット電流源Ilim21と、制御電流を生成する制御電流源Ictrl21と、NチャネルMOSトランジスタN21、N22およびN22Bとを含んで構成され、NチャネルMOSトランジスタN21、N22およびN22Bは、各ソースがグラウンドに接地され、各ゲートが互いに共通接続され、その共通接続部がNチャネルMOSトランジスタN21のドレインに接続されるとともに、リミット電流源Ilim21の一端と、制御電流源Ictrl21の一端とに接続されている。リミット電流源Ilim21の他端には入力電圧Vinが与えられ、制御電流源の他端はグラウンドに接地されている。ここで、制御電流源Ictrl21の構成は、実施形態1の制御電流源Ictrl11と同じであるため、説明を省略する。電流リミッタIgen21は、NチャネルMOSトランジスタN21のドレインソース間に流れる電流Il21、すなわちリミット電流源Ilim21のリミット電流iIlim21から制御電流源Ictrl21の制御電流iIctrl21を引いた電流Il21をミラーして、NチャネルMOSトランジスタN22、N22Bのドレインソース間に流れる基準電流Ig21、Ig21Bがそれぞれ電流Il21に応じた電流を超えないように制限する。すなわち、リミット電流iIlim21から制御電流iIctrl21を引いた電流Il21により、基準電流Ig21、Ig21Bはそれぞれ制限され、基準電流Ig21は0≦Ig21≦iIlim21の範囲で変位する。また、基準電流Ig21Bは0≦Ig21B≦iIlim21の範囲で変位する。電流リミッタIgen22は、リミット電流を生成するリミット電流源Ilim22と、NチャネルMOSトランジスタN23およびN24を含んで構成され、NチャネルMOSトランジスタN23およびN24は、各ソースがグラウンドに接地され、各ゲートが互いに共通接続され、その共通接続部がNチャネルMOSトランジスタN23のドレインに接続されるとともに、リミット電流源Ilim22の一端に接続されている。リミット電流源Ilim22の他端は入力電圧Vinが与えられる。電流リミッタIgen22は、NチャネルMOSトランジスタN23に流れる電流Il22、すなわちリミット電流源Ilim22のリミット電流iIlim22をミラーして、NチャネルMOSトランジスタN24のドレインソース間に流れる基準電流Ig22′が電流Il22に応じた電流を超えないように制限する。すなわち、リミット電流iIlim22により基準電流Ig22′は制限され、基準電流Ig22′は0≦Ig22′≦iIlim22の範囲で変位する。そして、バイパス容量Csup2は、一端がPチャネルMOSトランジスタP22およびP26の各ドレインの共通接続部に接続されるとともに、演算増幅器AMP21の反転入力端子に接続され、他端がグラウンドに接地されている。そして、バイパス容量Csup2の両端電圧が、内部電源生成回路Vsupgen2が出力する内部電源電圧Vsup2として、制御回路Ctrl2に出力される。以上が本発明の第2実施形態に係るスイッチング電源回路100における内部電源生成回路Vsupgen2の構成である。なお、本第2実施形態では、カレントミラー回路CM21、CM21BおよびCM22をPチャネルMOSトランジスタP21~P26で構成し、電流リミッタIgen21およびIgen22をNチャネルMOSトランジスタN21~N24およびN22Bで構成し、電流源S21、S21BおよびS22をそれぞれNチャネルMOSトランジスタで構成したが、MOSトランジスタに限らずバイポーラトランジスタを用いて構成することもできる。バイポーラトランジスタを用いる場合、各NチャネルMOSトランジスタはNPN型バイポーラトランジスタに置き換え、各PチャネルMOSトランジスタはPNP型バイポーラトランジスタに置き換えればよい。このとき、各MOSトランジスタのゲート、ソース、ドレインは、置き換える各バイポーラトランジスタのベース、エミッタ、コレクタとすればよい。本発明の実施形態2の動作次に、本発明の第2実施形態に係るスイッチング電源回路100の動作を説明する。内部電源生成回路まず、本発明の第2実施形態に係るスイッチング電源回路100における内部電源生成回路Vsupgen2の動作について図8を参照して説明する。図8は、本発明の第2実施形態の動作を説明するためのタイミングチャートである。図8は各時刻における各部の電流波形を表したものであって、横軸は時間、縦軸は電流値を表す。図8においてaは、制御電流源Ictrl21の電流値iIctrl21、bはNチャネルMOSトランジスタN21のドレインソース間に流れる電流値Il21およびNチャネルMOSトランジスタN23のドレインソース間に流れる電流値I122、cは電流源S21の基準電流Ig21、dは電流源S21Bの基準電流Ig21B、eはPチャネルMOSトランジスタP25のソースドレイン間に流れる基準電流Ig22、fは供給電流Isup2を表す。また、説明を簡単にするために、リミット電流源Ilim21の電流リミット値IIlim21をIIlim0とし、リミット電流源Ilim22の電流リミット値IIlim22をリミット電流源Ilim21の電流リミット値IIlim21と同じIIlim0とする。そして、電流リミッタIgen21により電流が制限されていないときの、電流源を構成するNチャネルMOSトランジスタS21およびS21Bの基準電流Ig21およびIg21BをそれぞれIsup2、電流源を構成するNチャネルMOSトランジスタS22の基準電流Ig22′をIsup2とし、IIlim0より小さいものとする。さらに、電流リミッタIgen21におけるNチャネルMOSトランジスタN21、N22、およびN22Bのミラー比カレントミラー回路を構成するミラーをするための電流を流すMOSトランジスタのチャネル幅/チャネル長に対するミラーするMOSトランジスタのチャネル幅/チャネル長の比、すなわち電流増幅率、電流リミッタIgen22におけるNチャネルMOSトランジスタN23、N24のミラー比、カレントミラー回路CM21におけるPチャネルMOSトランジスタP21、P22のミラー比はそれぞれ1とし、PチャネルMOSトランジスタP23、P24のミラー比、PチャネルMOSトランジスタP25、P26のミラー比はそれぞれ1とする。まず、上記第1実施形態と同様に例えば図3に示すピースワイズリニア信号を設定する。これにより、電流リミッタIgen21における制御電流源Ictrl21の電流値iIctrl21は、図8aに示す様に、時刻t0までは0、時刻t0からt2までは線形に単調増加して時刻t2でIIlim0に達する。そして、電流値iIctrl21は、時刻t2からt3まではIIlim0を維持し、時刻t3からt5までは線形に単調減少して時刻t5で0に達し、時刻t5以降は0を維持する。電流値iIctrl21は、リミッタ入力端子301より入力されるピースワイズリニア信号に応じた電流波形となる。つまり、図3に示すように、ピースワイズリニア信号が演算増幅器AMP3の非反転入力端子に入力され、演算増幅器の仮想短絡により反転入力端子がピースワイズリニア信号の電圧となり、抵抗R5にピースワイズリニア信号に応じた電流iIctrl21が流れる。ここで、時刻t0までの期間と時刻t5以降の期間は、出力電圧Voutが比較的小さい起動時や出力端子102の負荷が比較的重負荷である状態であり、入力端子101の入力電圧Vinから制御回路Ctrl2への供給電流Isup2を生成する期間である。時刻t0からt2までの期間は、供給電流Isup2を生成するための電圧を入力電圧Vinから出力電圧Voutに切り替える期間である。時刻t2からt3までの期間は、定常時であり、出力端子102の出力電圧Voutから制御回路Ctrl2への供給電流Isup2を生成する期間である。時刻t3からt5までの期間は、供給電流Isupを生成するための電圧を出力電圧Voutから入力電圧Vinに切り替える期間である。時刻t0までの期間と時刻t5以降の期間は、電流リミッタIgen21において、制御電流源Ictrl21の電流値iIctrl21は0であるので、NチャネルMOSトランジスタN21のドレインソース間に流れる電流値Il21はIIlim0となる図8b。また、時刻t0からt2までの期間は、電流Il21はIIlim0-iIctrl21であり、時刻t1において電流Il21は電流源S21およびS21Bの基準電流Ig21、Ig21Bとそれぞれ等しくなり、時刻t2において0となる。時刻t0から時刻t1までの期間と時刻t4から時刻t5までの期間時刻t0から時刻t1までの期間と時刻t4から時刻t5までの期間は、電流Il21は基準電流Ig21、Ig21Bより大きいので、NチャネルMOSトランジスタN22、N22Bのドレインソース間に流れる電流値はそれぞれIg21、Ig21Bとなる。よって、カレントミラー回路CM21が生成するミラー電流Im21は、Ig21となり、カレントミラー回路CM21Bが生成するミラー電流Im22は、Ig21Bとなる。また、電流リミッタIgen22において、NチャネルMOSトランジスタN23のドレインソース間に流れる電流値Il22はIIlim0となる図8b。電流Il22は電流源S22の基準電流Ig22′より大きいので、NチャネルMOSトランジスタN24のドレインソース間に流れる電流値はIg22′となる。よって、カレントミラー回路CM22において、PチャネルMOSトランジスタP25のソースドレイン間に流れる電流値Ig22はIg22′-Im21であるため0となる図8e。つまり、カレントミラー回路CM22が生成するミラー電流Im23は0となる。そして、制御回路Ctrl2に供給される供給電流Isup2は、Im2Im3であるためIsup2となる。このときの供給電流Isup2の波形を図8fに示す。図8fに示すように、供給電流Isup2の波形は平坦である。時刻t1からt2までの期間時刻t1からt2までの期間は、電流リミッタIgen21において、制御電流源Ictrl21の電流値iIctrl21はIIlim0-Ig21であるため、IIlim0まで線形に単調増加するので図8a、NチャネルMOSトランジスタN21のドレインソース間に流れる電流値Il21は、傾きが電流値iIctrl21の傾きの絶対値と同じで符号が逆となるIg21から0まで単調減少する線形関数となり図8b、NチャネルMOSトランジスタN22、N22Bのドレインソース間に流れる電流値は、電流リミッタIgen21により電流が制限され、それぞれIg21から0まで単調減少する線形関数図8c、Ig21Bから0まで単調減少する線形関数となる図8d。よって、カレントミラー回路CM21が生成するミラー電流Im21は、Ig21から0まで単調減少する線形関数となり、カレントミラー回路CM21Bが生成するミラー電流Im22は、Ig21Bから0まで単調減少する線形関数となる。また、電流リミッタIgen22において、NチャネルMOSトランジスタN23のドレインソース間に流れる電流値Il22はIIlim0となる図8b。電流Il22は電流源S22の基準電流Ig22′より大きいので、NチャネルMOSトランジスタN24のドレインソース間に流れる電流値はIg22′となる。よって、カレントミラー回路CM22において、PチャネルMOSトランジスタP25のソースドレイン間に流れる電流値Ig22はIg22′-Im21であるため0からIg21まで単調増加する線形関数となる図8e。つまり、カレントミラー回路CM22が生成するミラー電流Im23は0からIg21まで単調増加する線形関数となる。そして、制御回路Ctrlに供給される供給電流Isup2は、Im22Im23であるためIsup2となる。すなわち、ミラー電流Im22、Im23は、それぞれ傾きの絶対値は同じで符号が逆であるので、その総和は定数となる。このときの供給電流Isup2の波形を図8fに示す。図8fに示すように、供給電流Isup2の波形は平坦である。時刻t2からt3までの期間時刻t2からt3までの期間は、電流リミッタIgen21において、制御電流源Ictrl21の電流値iIctrl21はIIlim0であるので図8a、NチャネルMOSトランジスタN21のドレインソース間に流れる電流値は0となり、NチャネルMOSトランジスタN22、N22Bのドレインソース間に流れる電流値は、電流リミッタIgen21により電流が制限され、0となる図8c、d。よって、カレントミラー回路CM21が生成するミラー電流Im21は0となり、カレントミラー回路CM21Bが生成するミラー電流Im22は0となる。また、電流リミッタIgen22において、NチャネルMOSトランジスタN23のドレインソース間に流れる電流値Il22はIIlim0となる図8b。電流Il22は電流源S22の基準電流Ig22′より大きいので、NチャネルMOSトランジスタN24のドレインソース間に流れる電流値はIg22′となる。よって、カレントミラー回路CM22において、PチャネルMOSトランジスタP25のソースドレイン間に流れる電流値Ig22はIg22′-Im21であるため、Isup2となる。つまり、カレントミラー回路CM22が生成するミラー電流Im23はIsup2となる図8e。そして、制御回路Ctrl2に供給される供給電流Isup2は、Im22Im23であるため、Isup2となる。このときの供給電流Isup2の波形を図8fに示す。図8fに示すように、供給電流Isup2の波形は平坦である。また、上述のように、基準電流Ig21、Ig21B、ミラー電流Im21、Im22の電流値は0であり、電力供給源が入力電圧Vinであるカレントミラー回路CM21、電力供給源が出力電圧Voutであるカレントミラー回路CM21Bは動作しない。そして、電力供給源が出力電圧Voutであるカレントミラー回路CM2が動作する。つまり、電力供給源から制御回路Ctrl2までの電圧降下が小さいので、消費電力を小さくできる。時刻t3からt4までの期間時刻t3からt4までの期間は、電流リミッタIgen21において、制御電流源Ictrl21の電流値iIctrl21はIIlim0からIg21まで線形に単調減少するので図8a、NチャネルMOSトランジスタN21のドレインソース間に流れる電流値Il21は、傾きが電流値iIctrl21の傾きの絶対値と同じで符号が逆となる0からIg21まで単調増加する線形関数となり図8b、NチャネルMOSトランジスタN22、N22Bのドレインソース間に流れる電流値は、電流リミッタIgen21により電流が制限され、それぞれ0からIg21まで単調増加する線形関数、0からIg21Bまで単調増加する線形関数となる図8c、d。よって、カレントミラー回路CM21が生成するミラー電流Im21は、0からIg21まで単調増加する線形関数となり、カレントミラー回路CM21Bが生成するミラー電流Im21Bは、0からIg21Bまで単調増加する線形関数となる。また、電流リミッタIgen22において、NチャネルMOSトランジスタN23のドレインソース間に流れる電流値Il22はIIlim0となる。電流Il22は電流源S22の基準電流Ig22′より大きいので、NチャネルMOSトランジスタN24のドレインソース間に流れる電流値はIg22′となる。よって、カレントミラー回路CM22において、PチャネルMOSトランジスタP25のソースドレイン間に流れる電流値Ig22はIg22′-Im21であるため、Ig21から0まで単調減少する線形関数となる図8e。つまり、カレントミラー回路CM22が生成するミラー電流Im23はIg21から0まで単調減少する線形関数となる。そして、制御回路Ctrl2に供給される供給電流Isup2は、Im22Im23であるため、これらからIsup2となる。すなわち、ミラー電流Im22、Im23は、それぞれ傾きの絶対値は同じで符号が逆であるので、その総和は定数となる。このときの供給電流Isup2の波形を図8fに示す。図8fに示すように、供給電流Isup2の波形は平坦である。以上より、全期間において、供給電流Isup2の波形は平坦となる。すなわち、供給電流Isup2の供給源が切り替わることによる変動は生じない。すなわち、ミラー電流Im23は、ミラー電流Im21に基づいており、ミラー電流Im23は、ミラー電流Im21を反転した信号であるため、供給電流Isup2の波形は平坦となる。したがって、バイパス容量Csup2の容量値は極めて小さい値で済む。すなわち、バイパス容量Csup2の容量値を大きくすることなく、制御回路Ctrl2への供給電流の変動を抑制できるという効果を奏する。また、本発明の第2実施形態に係るスイッチング電源回路100における内部電源生成回路Vsupgen2は、制御回路Ctrl2が極めて重負荷でなければ、バイパス容量Csup2は不要であり、極めて小規模なスイッチング電源回路100を実現することができる。バイパス容量Csup2がない場合、供給電流が制御回路Ctrl2に直接供給され、制御回路Ctrl2を負荷として内部電源電圧Vsup2が生成される。さらに、PチャネルMOSトランジスタP24およびP25のソースが、それぞれ出力端子102Voutに接続されているので、PチャネルMOSトランジスタP24およびP25、それぞれのチャネル長変調効果によるドレインソース間電圧の誤差が相対的に小さくなる。つまり、より正確な電流減算が可能になる。図9は、内部電源生成回路Vsupgen2の負荷である制御回路Ctrl2の負荷が異なる場合の、各部の電流波形を示したものであって、図9Aは制御回路Ctrl2がそもそも重負荷である場合、つまりより多くの供給電流Isup2を必要とする場合、図9Bは制御回路Ctrl2がそもそも軽負荷である場合、つまりより供給電流Isup2が比較的少なくてすむ場合の、各部の電流波形を示したものである。制御回路Ctrl2が重負荷である場合あるいは軽負荷である場合ともに、電力供給源が切り替わることによる変動は生じない。したがって、制御回路Ctrl2が重負荷であるか軽負荷であるかに関係なく、供給電流Isup2の変動を抑制することができることがわかる。まとめ本発明の実施形態1、2に係るスイッチング電源回路100は、上述のように、第1の電流生成部が、負荷が重負荷から軽負荷に切り替わるときの電流値が所定の電流値から零まで線形に変化し、負荷が軽負荷から重負荷に切り替わるときの電流値が零から所定の電流値まで線形に変化する第1の電流Im12、Im21を、第1の電圧Vinより生成する。第2の電流生成部が、負荷が重負荷から軽負荷に切り替わるときの電流値が零から所定の電流値まで線形に変化し、負荷が軽負荷から重負荷に切り替わるときの電流値が所定の電流値から零まで変化する第2の電流Im13、Im23を、第2の電圧Voutより生成する。そして、第1の電流と第2の電流を加えた電流を供給電流Isup1、Isup2とし、これを制御回路Ctrl1、Ctrl2に供給する。このような構成とすることによって、内部電源生成回路Vsupgen1、Vsupgen2は、スイッチのオンオフを行わずに、制御回路Ctrl1、Ctrl2への電力供給源を入力電圧Vinから出力電圧Voutに、または、出力電圧Voutから入力電圧Vinに切り替えることができる。したがって、バイパス容量Csup1、Csup2の容量値を大きくすることなく、供給電流の変動を抑制できるという効果を奏する。また、本発明の実施形態に係るスイッチング電源回路は、制御回路Ctrl1、Ctrl2が極めて重負荷とならなければ、バイパス容量Csup1、Csup2は不要であるので、さらに小規模でありながら、供給電流の変動を抑制できるという効果を奏する。"