"複数の画素と、前記複数の画素に走査電圧を印加する複数の走査線と、前記複数の走査線の延在方向に沿って形成され、前記複数の画素に所定の電圧を印加する複数の信号線とを有する表示パネルと、前記表示パネルを駆動する駆動回路とを備え、前記駆動回路は、入力される転送クロックに基づき所定期間毎に、1番目ないしnn≧2番目のシフトパルスを順次出力するシフトレジスタ回路と、それぞれゲートに、前記シフトレジスタ回路から出力される1番目ないしn番目のシフトパルスが印加されるn個の第1ないし第jj≧2トランジスタと、j×n個の信号線走査回路とを有し、前記各第1ないし第jトランジスタは、前記シフトレジスタ回路から出力される1番目ないしn番目のシフトパルスに基づき、それぞれ第1から第j走査線駆動用クロックをサンプリングして、1番目ないしj×n番目の走査線用の前記走査電圧として出力し、前記各信号線走査回路は、前記シフトレジスタ回路から出力される1番目ないしn番目のシフトパルスと、交流化信号と、反転交流化信号と、前記転送クロックとに基づき、1番目ないしj×n番目の信号線用の前記所定の電圧を出力することを特徴とする表示装置。前記走査線駆動用クロックは、1フレーム期間内に、第1の電圧レベルあるいは第2の電圧レベルに固定されるオフ期間を有することを特徴とする請求項1に記載の表示装置。複数の画素と、前記複数の画素に走査電圧を印加する複数の走査線と、前記複数の走査線の延在方向に沿って形成され、前記複数の画素に所定の電圧を印加する複数の信号線とを有する表示パネルと、前記表示パネルを駆動する駆動回路とを備え、前記駆動回路は、入力される転送クロックに基づき所定期間毎に、1番目ないしnn≧2番目のシフトパルスを順次出力するシフトレジスタ回路と、それぞれゲートに、前記シフトレジスタ回路から出力される1番目ないしn番目のシフトパルスが印加されるn個の第1トランジスタおよび第2のトランジスタと、2n個の信号線走査回路とを有し、k1≦k≦n番目の第1トランジスタは、前記シフトレジスタ回路から出力されるk番目のシフトパルスに基づき、第1走査線駆動用クロックをサンプリングして、2k-1番目の走査線用の前記走査電圧として出力し、k番目の第2トランジスタは、前記シフトレジスタ回路から出力されるk番目のシフトパルスに基づき、周期が同じで位相が前記第1走査線駆動用クロックと異なる第2走査線駆動用クロックをサンプリングして、2k番目の走査線用の前記走査電圧として出力し、2k-1番目と2k番目の信号線走査回路は、前記シフトレジスタ回路から出力されるk-1番目およびk番目のシフトパルスと、交流化信号と、反転交流化信号と、前記転送クロックとに基づき、2k-1番目と2k番目の信号線用の前記所定の電圧を出力することを特徴とする表示装置。前記2k-1番目と前記2k番目の信号線走査回路は、前記シフトレジスタ回路から出力されるk-1番目のシフトパルスと、前記交流化信号と、前記反転交流化信号と、前記転送クロックとに基づき前記2k-1番目と2k番目の信号線用の前記所定の電圧を選択し、前記シフトレジスタ回路から出力されるk番目のシフトパルスと前記転送クロックとに基づき、当該選択した電圧を出力することを特徴とする請求項3に記載の表示装置。それぞれゲートに、前記シフトレジスタ回路から出力される1番目ないしn番目のシフトパルスが印加されるn個の第3トランジスタと、前記各信号線走査回路毎に設けられる2n個の第4トランジスタおよび第5トランジスタとを有し、k番目の第3トランジスタは、前記シフトレジスタ回路から出力されるk番目のシフトパルスに基づき、前記転送クロックをサンプリングするとともに、前記2k-1番目と2k番目の信号線走査回路にイネーブル信号として入力し、2k-1番目の第4トランジスタは、前記k-1番目の第3トランジスタでサンプリングされた転送クロックに基づき、前記交流化信号をサンプリングして、前記2k-1番目の信号線走査回路に入力し、2k-1番目の第5トランジスタは、前記k-1番目の第3トランジスタでサンプリングされた転送クロックに基づき、前記反転交流化信号をサンプリングして、前記2k-1番目の信号線走査回路に入力し、2k番目の第4トランジスタは、前記k-1番目の第3トランジスタでサンプリングされた転送クロックに基づき、前記交流化信号をサンプリングして、前記2k番目の信号線走査回路に入力し、2k番目の第5トランジスタは、前記k-1番目の第3トランジスタでサンプリングされた転送クロックに基づき、前記反転交流化信号をサンプリングして、前記2k番目の信号線走査回路に入力することを特徴とする請求項3または請求項4に記載の表示装置。前記転送クロックは、周期が同じで、位相が異なる第1転送クロックと第2転送クロックであり、互いに隣接する2つの第3トランジスタの一方は、前記第1転送クロックをサンプリングし、前記互いに隣接する2つの第3トランジスタの他方は、前記第2転送クロックをサンプリングすることを特徴とする請求項5に記載の表示装置。複数の画素と、前記複数の画素に走査電圧を印加する複数の走査線と、前記複数の走査線の延在方向に沿って形成され、前記複数の画素に所定の電圧を印加する複数の信号線とを有する表示パネルと、前記表示パネルを駆動する駆動回路とを備え、前記駆動回路は、入力される転送クロックに基づき所定期間毎に、1番目ないしnn≧2番目のシフトパルスを順次出力するシフトレジスタ回路と、それぞれゲートに、前記シフトレジスタ回路から出力される1番目ないしn番目のシフトパルスが印加されるn個の第1トランジスタおよび第2のトランジスタと、2n個の信号線走査回路とを有し、k1≦k≦n番目の第1トランジスタは、前記シフトレジスタ回路から出力されるk番目のシフトパルスに基づき、第1走査線駆動用クロックをサンプリングして、2k-1番目の走査線用の前記走査電圧として出力し、k番目の第2トランジスタは、前記シフトレジスタ回路から出力されるk番目のシフトパルスに基づき、周期が同じで位相が前記第1走査線駆動用クロックと異なる第2走査線駆動用クロックをサンプリングして、2k番目の走査線用の前記走査電圧として出力し、2k-1番目と2k番目の信号線走査回路は、前記シフトレジスタ回路から出力されるk-1番目およびk番目のシフトパルスと、交流化信号と、反転交流化信号と、第1信号線駆動用クロックと、周期が同じで位相が前記第1走信号線駆動用クロックと異なる第2信号線駆動用クロックとに基づき、2k-1番目と2k番目の信号線用の前記所定の電圧を出力することを特徴とする表示装置。前記2k-1の信号線走査回路は、前記シフトレジスタ回路から出力されるk-1番目のシフトパルスと、前記交流化信号と、前記反転交流化信号と、前記第2信号線駆動用クロックとに基づき、前記2k-1番目の信号線用の前記所定の電圧を選択し、前記シフトレジスタ回路から出力されるk番目のシフトパルスと前記第1信号線駆動用クロックとに基づき、当該選択した電圧を出力し、前記2k番目の信号線走査回路は、前記シフトレジスタ回路から出力されるk番目のシフトパルスと、前記交流化信号と、前記反転交流化信号と、前記第1信号線駆動用クロックとに基づき、前記2k番目の信号線用の前記所定の電圧を選択し、前記シフトレジスタ回路から出力されるk番目のシフトパルスと前記第2信号線駆動用クロックとに基づき、当該選択した電圧を出力することを特徴とする請求項7に記載の表示装置。それぞれゲートに、前記シフトレジスタ回路から出力される1番目ないしn番目のシフトパルスが印加されるn個の第3トランジスタおよび第4トランジスタと、前記2n個の信号線走査回路毎に設けられる2n個の第5トランジスタおよび第6トランジスタとを有し、k番目の第3トランジスタは、前記シフトレジスタ回路から出力されるk番目のシフトパルスに基づき、前記第1信号線駆動用クロックをサンプリングして、2k-1番目の信号線走査回路にイネーブル信号として入力し、k番目の第4トランジスタは、前記シフトレジスタ回路から出力されるk番目のシフトパルスに基づき、前記第2信号線駆動用クロックをサンプリングして、2k番目の信号線走査回路にイネーブル信号として入力し、2k-1番目の第5トランジスタは、前記k-1番目の第4トランジスタでサンプリングされた前記第2信号線駆動用クロックに基づき、前記交流化信号をサンプリングして、前記2k-1番目の信号線走査回路に入力し、2k-1番目の第6トランジスタは、前記k-1番目の第4トランジスタでサンプリングされた前記第2信号線駆動用クロックに基づき、前記反転交流化信号をサンプリングして、前記2k-1番目の信号線走査回路に入力し、2k番目の第5トランジスタは、前記k番目の第3トランジスタでサンプリングされた前記第1信号線駆動用クロックに基づき、前記交流化信号をサンプリングして、前記2k番目の信号線走査回路に入力し、2k番目の第6トランジスタは、前記k番目の第3トランジスタでサンプリングされた前記第1信号線駆動用クロックに基づき、前記反転交流化信号をサンプリングして、前記2k番目の信号線走査回路に入力することを特徴とする請求項7または請求項8に記載の表示装置。前記第1および第2走査線駆動用クロックは、1フレーム期間内に、第1の電圧レベルあるいは第2の電圧レベルに固定されるオフ期間を有することを特徴とする請求項3ないし請求項9のいずれか1項に記載の表示装置。複数の画素と、前記複数の画素に走査電圧を印加する複数の走査線と、前記複数の走査線の延在方向に沿って形成され、前記複数の画素に所定の電圧を印加する複数の信号線とを有する表示パネルと、前記表示パネルを駆動する駆動回路とを備え、前記駆動回路は、入力される転送クロックに基づき所定期間毎に、1番目ないしnn≧2番目のシフトパルスを順次出力するシフトレジスタ回路と、それぞれゲートに、前記シフトレジスタ回路から出力される1番目ないしn番目のシフトパルスが印加されるn個の第1トランジスタおよび第2のトランジスタと、それぞれゲートに、選択信号が印加されるn個の第3トランジスタおよび第4トランジスタと、それぞれゲートに、反転選択信号が印加されるn個の第5トランジスタおよび第6トランジスタと、2n個の信号線走査回路とを有し、k1≦k≦n番目の第1トランジスタは、前記シフトレジスタ回路から出力されるk番目のシフトパルスに基づき、第1走査線駆動用クロックをサンプリングして、2k-1番目の走査線用の前記走査電圧として出力し、k番目の第2トランジスタは、前記シフトレジスタ回路から出力されるk番目のシフトパルスに基づき、周期が同じで位相が前記第1走査線駆動用クロックと異なる第2走査線駆動用クロックをサンプリングして、2k番目の走査線用の前記走査電圧として出力し、k番目の第3トランジスタは、前記選択信号に基づき、k番目の第1トランジスタでサンプリングした前記第1走査線駆動用クロックを2k-1番目の信号線走査回路にイネーブル信号として入力し、k番目の第4トランジスタは、前記選択信号に基づき、k番目の第2トランジスタでサンプリングした前記第2走査線駆動用クロックを2k番目の信号線走査回路にイネーブル信号として入力し、k番目の第5トランジスタは、前記反転選択信号に基づき、前記シフトレジスタ回路から出力されるk番目のシフトパルスを2k-1番目の信号線走査回路にイネーブル信号として入力し、k番目の第6トランジスタは、前記反転選択信号に基づき、前記シフトレジスタ回路から出力されるk番目のシフトパルスを2k番目の信号線走査回路にイネーブル信号として入力し、2k-1番目と2k番目の信号線走査回路は、前記シフトレジスタ回路から出力されるk-1番目およびk番目のシフトパルスと、第1交流化信号と、反転第1交流化信号と、第2交流化信号と、反転第2交流化信号と、前記第1および第2走査線駆動用クロックとに基づき、2k-1番目と2k番目の信号線用の前記所定の電圧を出力することを特徴とする表示装置。前記2k-1番目の信号線走査回路は、k-1番目のシフトレジスタ回路から出力されるシフトパルスと、前記第1交流化信号と、前記反転第1交流化信号とに基づき、前記2k-1番目の信号線用の前記所定の電圧を選択し、前記第1走査線駆動用クロックあるいは前記シフトレジスタ回路から出力されるk番目のシフトパルスとに基づき、当該選択した電圧を出力し、前記2k番目の信号線走査回路は、k-1番目のシフトレジスタ回路から出力されるシフトパルスと、前記第2交流化信号と、前記反転第2交流化信号とに基づき、前記2k番目の信号線用の前記所定の電圧を選択し、前記第2走査線駆動用クロックあるいは前記シフトレジスタ回路から出力されるk番目のシフトパルスに基づき、当該選択した電圧を出力することを特徴とする請求項11に記載の表示装置。前記2n個の信号線走査回路毎に設けられる2n個の第7トランジスタおよび第8トランジスタとを有し、2k-1番目の第7トランジスタは、前記シフトレジスタ回路から出力されるk-1番目のシフトパルスに基づき、前記第1交流化信号をサンプリングして、前記2k-1番目の信号線走査回路に入力し、2k-1番目の第8トランジスタは、前記シフトレジスタ回路から出力されるk-1番目のシフトパルスに基づき、前記反転第1交流化信号をサンプリングして、前記2k-1番目の信号線走査回路に入力し、2k番目の第7トランジスタは、前記シフトレジスタ回路から出力されるk-1番目のシフトパルスに基づき、前記第2交流化信号をサンプリングして、前記2k番目の信号線走査回路に入力し、2k番目の第8トランジスタは、前記シフトレジスタ回路から出力されるk-1番目のシフトパルスに基づき、前記反転第2交流化信号をサンプリングして、前記2k番目の信号線走査回路に入力することを特徴とする請求項11または請求項12に記載の表示装置。前記転送クロックは、周期が同じで、位相が異なる第1転送クロックと第2転送クロックであることを特徴とする請求項13に記載の表示装置。前記第1および第2走査線駆動用クロックは、1フレーム期間内に、第1の電圧レベルあるいは第2の電圧レベルに固定されるオフ期間を有することを特徴とする請求項11ないし請求項14のいずれか1項に記載の表示装置。前記第1および第2走査線駆動用クロックが前記オフ期間のときに、前記選択信号が第3の電圧レベル、前記反転選択信号が第4の電圧レベルであり、前記第1および第2走査線駆動用クロックが前記オフ期間以外の期間に、前記選択信号が前記第4の電圧レベル、前記反転選択信号が前記第3の電圧レベルであることを特徴とする請求項15に記載の表示装置。前記第1および第2走査線駆動用クロックが前記オフ期間のときに、前記第1交流化信号と前記第2交流化信号とは、同位相の信号であることを特徴とする請求項15または請求項16に記載の表示装置。通常の表示期間のときに、前記第1交流化信号と前記第2交流化信号とは、逆位相の信号であり、パーシャル表示期間のときに、前記第1交流化信号と前記第2交流化信号とは、同位相の信号であることを特徴とする請求項11ないし請求項17のいずれか1項に記載の表示装置。前述した特許文献1に記載された走査線駆動回路は、レベルシフタ回路の出力ノードの電位に基づいて走査ラインを順次走査駆動する走査ライン駆動回路を有し、当該走査ライン駆動回路は、所与の複数の走査ラインごとに分割されたブロックを単位として設定された非表示エリアのブロックの走査ラインの走査タイミングに応じて入力される出力イネーブル信号XOEVによりマスク制御することで、パーシャル駆動を実現している。しかしながら、この特許文献1に記載されている走査線駆動回路では、例えば、IPS方式の液晶表示パネル等のように、対向電極線に出力するコモン電圧を1表示ライン毎に独立に制御することができないという問題点があった。また、前述の図19に示す走査駆動回路では、パーシャル表示駆動時の制御が困難であるという問題点があった。基本的なパーシャル表示駆動のためには、図18で説明したように、黒部は3フレームの間画素の信号を保持することが必要である。画素信号を保持するためには、図18b、図18cのフレームの黒部では、走査線に非選択走査電圧を出力することが必要となる。しかし、図19に示す走査駆動回路では、走査線に非選択走査電圧を出力することができない。これは、V1,V2の転送クロックを、シフトレジスタの転送信号、選択走査信号、対向電極走査回路の動作信号として兼用しているためである。本発明は、前記従来技術の問題点を解決するためになされたものであり、本発明の目的は、表示装置において、任意領域の表示非表示を制御するときに、低消費電力化が可能となる技術を提供することにある。本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述及び添付図面によって明らかにする。本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記の通りである。1複数の画素と、前記複数の画素に走査電圧を印加する複数の走査線と、前記複数の走査線の延在方向に沿って形成され、前記複数の画素に所定の電圧を印加する複数の信号線とを有する表示パネルと、前記表示パネルを駆動する駆動回路とを備え、前記駆動回路は、入力される転送クロックに基づき所定期間毎に、1番目ないしnn≧2番目のシフトパルスを順次出力するシフトレジスタ回路と、それぞれゲートに、前記シフトレジスタ回路から出力される1番目ないしn番目のシフトパルスが印加されるn個の第1トランジスタと、n個の信号線走査回路とを有し、前記各第1トランジスタは、前記シフトレジスタ回路から出力される1番目ないしn番目のシフトパルスに基づき、走査線駆動用クロックをサンプリングして、1番目ないしn番目の走査線用の前記走査電圧として出力し、前記各信号線走査回路は、前記シフトレジスタ回路から出力される1番目ないしn番目のシフトパルスと、交流化信号と、反転交流化信号と、前記転送クロックとに基づき、1番目ないしn番目の信号線用の前記所定の電圧を出力する。21において、k1≦k≦n番目の信号線走査回路は、前記シフトレジスタ回路から出力されるk-1番目のシフトパルスと、前記交流化信号と、前記反転交流化信号と、前記転送クロックとに基づき、k番目の信号線用の前記所定の電圧を選択し、前記シフトレジスタ回路から出力されるk番目のシフトパルスと前記転送クロックとに基づき、当該選択した電圧を出力する。31または2において、それぞれゲートに、前記シフトレジスタ回路から出力される1番目ないしn番目のシフトパルスが印加されるn個の第2トランジスタと、前記各信号線走査回路毎に設けられるn個の第3トランジスタおよび第4トランジスタを有し、k番目の第2トランジスタは、k番目のシフトレジスタ回路から出力されるシフトパルスに基づき、前記転送クロックをサンプリングして、k番目の信号線走査回路にイネーブル信号として入力し、k番目の第3トランジスタは、k-1番目の第2トランジスタでサンプリングされた転送クロックに基づき、前記交流化信号をサンプリングして、k番目の信号線走査回路に入力し、k番目の第4トランジスタは、k-1番目の第2トランジスタでサンプリングされた転送クロックに基づき、前記反転交流化信号をサンプリングして、k番目の信号線走査回路に入力する。43において、前記転送クロックは、周期が同じで、位相が異なる第1転送クロックと第2転送クロックであり、互いに隣接する2つの第2トランジスタの一方は、前記第1転送クロックをサンプリングし、前記互いに隣接する2つの第2トランジスタの他方は、前記第2転送クロックをサンプリングする。51ないし4の何れかにおいて、前記走査線駆動用クロックは、周期が同じで、位相が異なる第1走査線駆動用クロックと第2走査線駆動用クロックであり、互いに隣接する2つの第1トランジスタの一方は、前記第1走査線駆動用クロックをサンプリングし、前記互いに隣接する2つの第1トランジスタの他方は、前記第2の走査線駆動用クロックをサンプリングする。6複数の画素と、前記複数の画素に走査電圧を印加する複数の走査線と、前記複数の走査線の延在方向に沿って形成され、前記複数の画素に所定の電圧を印加する複数の信号線とを有する表示パネルと、前記表示パネルを駆動する駆動回路とを備え、前記駆動回路は、入力される転送クロックに基づき所定期間毎に、1番目ないしnn≧2番目のシフトパルスを順次出力するシフトレジスタ回路と、それぞれゲートに、前記シフトレジスタ回路から出力される1番目ないしn番目のシフトパルスが印加されるn個の第1ないし第jj≧2トランジスタと、j×n個の信号線走査回路とを有し、前記各第1ないし第jトランジスタは、前記シフトレジスタ回路から出力される1番目ないしn番目のシフトパルスに基づき、それぞれ第1から第j走査線駆動用クロックをサンプリングして、1番目ないしj×n番目の走査線用の前記走査電圧として出力し、前記各信号線走査回路は、前記シフトレジスタ回路から出力される1番目ないしn番目のシフトパルスと、交流化信号と、反転交流化信号と、前記転送クロックとに基づき、1番目ないしj×n番目の信号線用の前記所定の電圧を出力する。71ないし6の何れかにおいて、前記走査線駆動用クロックは、1フレーム期間内に、第1の電圧レベルあるいは第2の電圧レベルに固定されるオフ期間を有する。8複数の画素と、前記複数の画素に走査電圧を印加する複数の走査線と、前記複数の走査線の延在方向に沿って形成され、前記複数の画素に所定の電圧を印加する複数の信号線とを有する表示パネルと、前記表示パネルを駆動する駆動回路とを備え、前記駆動回路は、入力される転送クロックに基づき所定期間毎に、1番目ないしnn≧2番目のシフトパルスを順次出力するシフトレジスタ回路と、それぞれゲートに、前記シフトレジスタ回路から出力される1番目ないしn番目のシフトパルスが印加されるn個の第1トランジスタおよび第2のトランジスタと、2n個の信号線走査回路とを有し、k1≦k≦n番目の第1トランジスタは、前記シフトレジスタ回路から出力されるk番目のシフトパルスに基づき、第1走査線駆動用クロックをサンプリングして、2k-1番目の走査線用の前記走査電圧として出力し、k番目の第2トランジスタは、前記シフトレジスタ回路から出力されるk番目のシフトパルスに基づき、周期が同じで位相が前記第1走査線駆動用クロックと異なる第2走査線駆動用クロックをサンプリングして、2k番目の走査線用の前記走査電圧として出力し、2k-1番目と2k番目の信号線走査回路は、前記シフトレジスタ回路から出力されるk-1番目およびk番目のシフトパルスと、交流化信号と、反転交流化信号と、前記転送クロックとに基づき、2k-1番目と2k番目の信号線用の前記所定の電圧を出力する。98において、前記2k-1番目と前記2k番目の信号線走査回路は、前記シフトレジスタ回路から出力されるk-1番目のシフトパルスと、前記交流化信号と、前記反転交流化信号と、前記転送クロックとに基づき前記2k-1番目と2k番目の信号線用の前記所定の電圧を選択し、前記シフトレジスタ回路から出力されるk番目のシフトパルスと前記転送クロックとに基づき、当該選択した電圧を出力する。108または9において、それぞれゲートに、前記シフトレジスタ回路から出力される1番目ないしn番目のシフトパルスが印加されるn個の第3トランジスタと、前記各信号線走査回路毎に設けられる2n個の第4トランジスタおよび第5トランジスタとを有し、k番目の第3トランジスタは、前記シフトレジスタ回路から出力されるk番目のシフトパルスに基づき、前記転送クロックをサンプリングするとともに、前記2k-1番目と2k番目の信号線走査回路にイネーブル信号として入力し、2k-1番目の第4トランジスタは、前記k-1番目の第3トランジスタでサンプリングされた転送クロックに基づき、前記交流化信号をサンプリングして、前記2k-1番目の信号線走査回路に入力し、2k-1番目の第5トランジスタは、前記k-1番目の第3トランジスタでサンプリングされた転送クロックに基づき、前記反転交流化信号をサンプリングして、前記2k-1番目の信号線走査回路に入力し、2k番目の第4トランジスタは、前記k-1番目の第3トランジスタでサンプリングされた転送クロックに基づき、前記交流化信号をサンプリングして、前記2k番目の信号線走査回路に入力し、2k番目の第5トランジスタは、前記k-1番目の第3トランジスタでサンプリングされた転送クロックに基づき、前記反転交流化信号をサンプリングして、前記2k番目の信号線走査回路に入力する。1110において、前記転送クロックは、周期が同じで、位相が異なる第1転送クロックと第2転送クロックであり、互いに隣接する2つの第3トランジスタの一方は、前記第1転送クロックをサンプリングし、前記互いに隣接する2つの第3トランジスタの他方は、前記第2転送クロックをサンプリングする。12複数の画素と、前記複数の画素に走査電圧を印加する複数の走査線と、前記複数の走査線の延在方向に沿って形成され、前記複数の画素に所定の電圧を印加する複数の信号線とを有する表示パネルと、前記表示パネルを駆動する駆動回路とを備え、前記駆動回路は、入力される転送クロックに基づき所定期間毎に、1番目ないしnn≧2番目のシフトパルスを順次出力するシフトレジスタ回路と、それぞれゲートに、前記シフトレジスタ回路から出力される1番目ないしn番目のシフトパルスが印加されるn個の第1トランジスタおよび第2のトランジスタと、2n個の信号線走査回路とを有し、k1≦k≦n番目の第1トランジスタは、前記シフトレジスタ回路から出力されるk番目のシフトパルスに基づき、第1走査線駆動用クロックをサンプリングして、2k-1番目の走査線用の前記走査電圧として出力し、k番目の第2トランジスタは、前記シフトレジスタ回路から出力されるk番目のシフトパルスに基づき、周期が同じで位相が前記第1走査線駆動用クロックと異なる第2走査線駆動用クロックをサンプリングして、2k番目の走査線用の前記走査電圧として出力し、2k-1番目と2k番目の信号線走査回路は、前記シフトレジスタ回路から出力されるk-1番目およびk番目のシフトパルスと、交流化信号と、反転交流化信号と、第1信号線駆動用クロックと、周期が同じで位相が前記第1走信号線駆動用クロックと異なる第2信号線駆動用クロックとに基づき、2k-1番目と2k番目の信号線用の前記所定の電圧を出力する。1312において、前記2k-1の信号線走査回路は、前記シフトレジスタ回路から出力されるk-1番目のシフトパルスと、前記交流化信号と、前記反転交流化信号と、前記第2信号線駆動用クロックとに基づき、前記2k-1番目の信号線用の前記所定の電圧を選択し、前記シフトレジスタ回路から出力されるk番目のシフトパルスと前記第1信号線駆動用クロックとに基づき、当該選択した電圧を出力し、前記2k番目の信号線走査回路は、前記シフトレジスタ回路から出力されるk番目のシフトパルスと、前記交流化信号と、前記反転交流化信号と、前記第1信号線駆動用クロックとに基づき、前記2k番目の信号線用の前記所定の電圧を選択し、前記シフトレジスタ回路から出力されるk番目のシフトパルスと前記第2信号線駆動用クロックとに基づき、当該選択した電圧を出力する。1412または13において、それぞれゲートに、前記シフトレジスタ回路から出力される1番目ないしn番目のシフトパルスが印加されるn個の第3トランジスタおよび第4トランジスタと、前記2n個の信号線走査回路毎に設けられる2n個の第5トランジスタおよび第6トランジスタとを有し、k番目の第3トランジスタは、前記シフトレジスタ回路から出力されるk番目のシフトパルスに基づき、前記第1信号線駆動用クロックをサンプリングして、2k-1番目の信号線走査回路にイネーブル信号として入力し、k番目の第4トランジスタは、前記シフトレジスタ回路から出力されるk番目のシフトパルスに基づき、前記第2信号線駆動用クロックをサンプリングして、2k番目の信号線走査回路にイネーブル信号として入力し、2k-1番目の第5トランジスタは、前記k-1番目の第4トランジスタでサンプリングされた前記第2信号線駆動用クロックに基づき、前記交流化信号をサンプリングして、前記2k-1番目の信号線走査回路に入力し、2k-1番目の第6トランジスタは、前記k-1番目の第4トランジスタでサンプリングされた前記第2信号線駆動用クロックに基づき、前記反転交流化信号をサンプリングして、前記2k-1番目の信号線走査回路に入力し、2k番目の第5トランジスタは、前記k番目の第3トランジスタでサンプリングされた前記第1信号線駆動用クロックに基づき、前記交流化信号をサンプリングして、前記2k番目の信号線走査回路に入力し、2k番目の第6トランジスタは、前記k番目の第3トランジスタでサンプリングされた前記第1信号線駆動用クロックに基づき、前記反転交流化信号をサンプリングして、前記2k番目の信号線走査回路に入力する。158ないし14の何れかにおいて、前記第1および第2走査線駆動用クロックは、1フレーム期間内に、第1の電圧レベルあるいは第2の電圧レベルに固定されるオフ期間を有する。16複数の画素と、前記複数の画素に走査電圧を印加する複数の走査線と、前記複数の走査線の延在方向に沿って形成され、前記複数の画素に所定の電圧を印加する複数の信号線とを有する表示パネルと、前記表示パネルを駆動する駆動回路とを備え、前記駆動回路は、入力される転送クロックに基づき所定期間毎に、1番目ないしnn≧2番目のシフトパルスを順次出力するシフトレジスタ回路と、それぞれゲートに、前記シフトレジスタ回路から出力される1番目ないしn番目のシフトパルスが印加されるn個の第1トランジスタおよび第2のトランジスタと、それぞれゲートに、選択信号が印加されるn個の第3トランジスタおよび第4トランジスタと、それぞれゲートに、反転選択信号が印加されるn個の第5トランジスタおよび第6トランジスタと、2n個の信号線走査回路とを有し、k1≦k≦n番目の第1トランジスタは、前記シフトレジスタ回路から出力されるk番目のシフトパルスに基づき、第1走査線駆動用クロックをサンプリングして、2k-1番目の走査線用の前記走査電圧として出力し、k番目の第2トランジスタは、前記シフトレジスタ回路から出力されるk番目のシフトパルスに基づき、周期が同じで位相が前記第1走査線駆動用クロックと異なる第2走査線駆動用クロックをサンプリングして、2k番目の走査線用の前記走査電圧として出力し、k番目の第3トランジスタは、前記選択信号に基づき、k番目の第1トランジスタでサンプリングした前記第1走査線駆動用クロックを2k-1番目の信号線走査回路にイネーブル信号として入力し、k番目の第4トランジスタは、前記選択信号に基づき、k番目の第2トランジスタでサンプリングした前記第2走査線駆動用クロックを2k番目の信号線走査回路にイネーブル信号として入力し、k番目の第5トランジスタは、前記反転選択信号に基づき、前記シフトレジスタ回路から出力されるk番目のシフトパルスを2k-1番目の信号線走査回路にイネーブル信号として入力し、k番目の第6トランジスタは、前記反転選択信号に基づき、前記シフトレジスタ回路から出力されるk番目のシフトパルスを2k番目の信号線走査回路にイネーブル信号として入力し、2k-1番目と2k番目の信号線走査回路は、前記シフトレジスタ回路から出力されるk-1番目およびk番目のシフトパルスと、第1交流化信号と、反転第1交流化信号と、第2交流化信号と、反転第2交流化信号と、前記第1および第2走査線駆動用クロックとに基づき、2k-1番目と2k番目の信号線用の前記所定の電圧を出力する。1716において、前記2k-1番目の信号線走査回路は、k-1番目のシフトレジスタ回路から出力されるシフトパルスと、前記第1交流化信号と、前記反転第1交流化信号とに基づき、前記2k-1番目の信号線用の前記所定の電圧を選択し、前記第1走査線駆動用クロックあるいは前記シフトレジスタ回路から出力されるk番目のシフトパルスとに基づき、当該選択した電圧を出力し、前記2k番目の信号線走査回路は、k-1番目のシフトレジスタ回路から出力されるシフトパルスと、前記第2交流化信号と、前記反転第2交流化信号とに基づき、前記2k番目の信号線用の前記所定の電圧を選択し、前記第2走査線駆動用クロックあるいは前記シフトレジスタ回路から出力されるk番目のシフトパルスに基づき、当該選択した電圧を出力する。ことを特徴とする請求項16に記載の表示装置。1816または17において、前記2n個の信号線走査回路毎に設けられる2n個の第7トランジスタおよび第8トランジスタとを有し、2k-1番目の第7トランジスタは、前記シフトレジスタ回路から出力されるk-1番目のシフトパルスに基づき、前記第1交流化信号をサンプリングして、前記2k-1番目の信号線走査回路に入力し、2k-1番目の第8トランジスタは、前記シフトレジスタ回路から出力されるk-1番目のシフトパルスに基づき、前記反転第1交流化信号をサンプリングして、前記2k-1番目の信号線走査回路に入力し、2k番目の第7トランジスタは、前記シフトレジスタ回路から出力されるk-1番目のシフトパルスに基づき、前記第2交流化信号をサンプリングして、前記2k番目の信号線走査回路に入力し、2k番目の第8トランジスタは、前記シフトレジスタ回路から出力されるk-1番目のシフトパルスに基づき、前記反転第2交流化信号をサンプリングして、前記2k番目の信号線走査回路に入力する。1918において、前記転送クロックは、周期が同じで、位相が異なる第1転送クロックと第2転送クロックである。2016ないし19の何れかにおいて、前記第1および第2走査線駆動用クロックは、1フレーム期間内に、第1の電圧レベルあるいは第2の電圧レベルに固定されるオフ期間を有する。2120において、前記第1および第2走査線駆動用クロックが前記オフ期間のときに、前記選択信号が第3の電圧レベル、前記反転選択信号が第4の電圧レベルであり、前記第1および第2走査線駆動用クロックが前記オフ期間以外の期間に、前記選択信号が前記第4の電圧レベル、前記反転選択信号が前記第3の電圧レベルである。2220または21において、前記第1および第2走査線駆動用クロックが前記オフ期間のときに、前記第1交流化信号と前記第2交流化信号とは、同位相の信号である。2316ないし22の何れかにおいて、通常の表示期間のときに、前記第1交流化信号と前記第2交流化信号とは、逆位相の信号であり、パーシャル表示期間のときに、前記第1交流化信号と前記第2交流化信号とは、同位相の信号である。247、15、20ないし23の何れかにおいて、前記オフ期間における前記転送クロックの振幅レベルが、前記オフ期間以外の期間における前記転送クロックの振幅レベルよりも小さい。251ないし24の何れかにおいて、前記信号線は、対向電極であり、前記所定の電圧は、第1の電圧レベルの対向電圧と、第2の電圧レベルの対向電圧である。261ないし24の何れかにおいて、前記信号線は、各画素に補償電圧を印加する補償信号線である。本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記の通りである。本発明の表示装置によれば、任意領域の表示非表示を制御するときに、低消費電力化を図ることが可能となる。以下、図面を参照して本発明の実施例を詳細に説明する。なお、実施例を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。また、以下の実施例は、本発明の特許請求の範囲の解釈を限定するためのものではない。実施例1図1は、本発明の実施例1の走査線駆動回路の概略構成を示すブロック図である。なお、本実施例は、図19と同様、IPS方式の液晶表示パネルの走査線Gnと、対向電極線COM1~COMn1とを駆動する回路である。本実施例では、図19に示す走査線駆動回路に対して、新たに、V1-G,V2-Gの走査線駆動用クロックと、トランジスタM1’を付加した回路となっている。図19に示す走査線駆動回路では、トランジスタM1のゲートに、Tout-0~Tout-nのシフトパルスを印加し、トランジスタM1のドレインに、V1,V2の転送クロックを印加することにより、各段の走査線G0~Gnを駆動している。これに対して、本実施例では、新規のトランジスタM1’を設け、トランジスタM1のゲートに、Tout-0~Tout-nのシフトパルスを印加し、また、トランジスタM1のドレインに、V1-G,V2-Gの走査線駆動用クロックを印加することにより、各段の走査線G0~Gnを駆動している。また、C-1~C-n1の対向電極走査回路本発明の信号線走査回路は、図19に示す走査線駆動回路と同様に、V1,V2の転送クロックを、対向電極走査回路の動作信号として使用する。例えば、C-1の対向電極走査回路は、転送クロックV1と、交流化信号Mと、反転交流化信号MBに基づき、Hレベルのコモン電圧VCOMH、あるいは、Lレベルのコモン電圧VCOMLのいずれかを出力するのかを確定し、転送クロックV2をイネーブル信号Eとして入力することにより、対向電極線COM1~COMn1に対して、Hレベルのコモン電圧VCOMH、あるいは、Lレベルのコモン電圧VCOMLのいずれか出力する。このように、本実施例では、走査線G0~Gn用の選択走査電圧として、V1-G,V2-Gの走査線駆動用クロックを、ゲートにシフトパルスTout-0~Tout-nが印加されるトランジスタM1を介して出力し、また、対向電極線COM1~COMn1には、V1,V2の転送クロックを、ゲートにシフトパルスTout-0~Tout-nが印加されるトランジスタM1’を介して出力する。即ち、本実施例では、クロックを分離し、V1,V2の転送クロックは、シフトレジスタ回路T-0~T-nと、対向電極走査回路C-1~C-n1の制御用に使用され、また、V1-G、V2-Gの走査線駆動用クロックは、走査線G0~Gn用に走査電圧を出力するために使用される。よって、図19に示す走査線駆動回路では不可能であった、図18b、図18cのフレームの黒部において、ゲート走査を行わない即ち、走査線に非選択走査電圧を出力することが可能となる。なお、図1において、T-0のシフトレジスタ回路は、C-1の対向電極走査回路に、交流化信号Mと反転交流化信号MBとを入力するために設けられる。したがって、スタートパルスVinが入力された後に、シフトパルスTout-0が出力されるタイミングで、C-1の対向電極走査回路に、交流化信号Mと反転交流化信号MBとを入力できるのであれば、T-0のシフトレジスタ回路と、シフトパルスTout-0がゲートに印加されるトランジスタM1’は必要ない。図2は、図1に示す走査線駆動回路における、パーシャル表示駆動時の1フレーム内のタイミングチャートを示す図である。図2に示すように、ゲート走査が行われない期間図2のGoffは、V1-G、V2-Gの走査線駆動用クロックがLレベル固定となり、この期間の走査線図2では、G3,G4には、非選択走査電圧が出力される。また、交流化信号Mおよび反転交流化信号MBは、フレーム反転駆動波形となっている。図3は、図1に示す走査線駆動回路における、通常表示駆動含めパーシャル表示駆動5フレーム分のタイミングチャートを示す図である。図3において、Aは通常表示期間であり、この通常表示期間Aは、図3のGの波形に示すようにライン反転期間である。B~Fは、パーシャル表示期間であり、C、Dのパーシャル2、3フレームでは、V1-G,V2-Gの走査線駆動用クロックをLレベル固定とし、ゲート走査を行わない期間図3のGoff期間がある。さらに、パーシャル表示期間B~Fでは、交流化信号M、反転交流化MBを制御し、フレーム反転駆動とされる。このGoff期間及びフレーム反転効果により省電力化が達成出来る。図4は、図1に示す走査線駆動回路の変形例における、パーシャル表示駆動時の1フレーム内のタイミングチャートを示す図である。図4に示す例は、Goff期間のV1、V2の転送クロックの電圧を、ΔVだけ下げたものである。V1、V2の転送クロックの電圧を下げることにより、図1のトランジスタM1,M1’のゲート電圧が低くなり、結果としてトランジスタのオン抵抗が上がる。しかしながら、Goff期間では、トランジスタM1のドレイン側V1のクロックが供給される側はLレベルの電位であるため、ゲート電圧が低いことは問題とならない。さらに、トランジスタM1’のゲート電圧が下がっても、対向電極走査回路C-1~C-n1の入力負荷は、走査線と比較して著しく低いため通常100:1以上ゲート電圧低下によるトランジスタのオン抵抗の増加は問題とならない。Goff期間に、転送クロックの電圧を下げることは、後述する実施例の全てに適用で可能であり、この低電圧効果により、さらにいっそうの省電力化を図ることが可能となる。実施例2図5は、本発明の実施例2の走査線駆動回路の概略構成を示すブロック図である。本実施例は、前述の実施例に対して、シフトレジスタ回路T-1~T-nのブロック数を減らし、トランジスタM4を追加した回路となっている。図5に示すように、シフトレジスタ回路T-1~T-nの出力であるシフトパルスTout-1~Tout-nは、走査線駆動用のトランジスタM1のゲート、及び新たに追加したトランジスタM4のゲートに印加される。V1-Gの走査線駆動用クロックがドレインに印加されるトランジスタM1は、走査線例えば、G1の走査線を駆動即ち、走査線G1に対して選択走査電圧を出力、V2-Gの走査線駆動用クロックがドレインに印加されるトランジスタM4は、走査線例えば、G2の走査線を駆動する。即ち、本実施例では、シフトレジスタ回路T-1~T-nは、各ブロック1段につき走査線を2本駆動する。このため、シフトレジスタ回路T-1~T-nの転送周期は、ゲート駆動周期の半分となる。これは、V1,V2の転送クロックの周波数が、V1-G,V2-Gのゲート駆動用の走査線駆動用クロックの周波数の1/2となることを意味し、これにより、V1,V2の転送クロックを低周波数化でき、低消費電力化を実現することができる。また、シフトパルスTout-1~Tout-nがゲートに印加されるトランジスタM1’は、ドレインに印加されるV1,V2の転送クロックを、対向電極走査回路C-1~C-2nに入力する。この信号は、Hレベルのコモン電圧VCOMH、あるいは、Lレベルのコモン電圧VCOMLの確定、及びイネーブル信号として使用される。隣接する各2段の対向電極走査回路には、それぞれ同一のトランジスタM1’を介して、V1,V2の転送クロックが入力されるため、隣接する各2段の対向電極走査回路は、同一極性のコモン電圧を選択し、同時に出力を行う。したがって、対向電極ITO2に印加する電圧の極性を1ラインずつ反転することができず、通常表示期間は、交流化信号Mと、反転交流化信号MBを2水平期間毎に切り替えて、2ライン反転駆動を行い、パーシャル表示期間は、1垂直期間毎に切り替えてフレーム反転駆動を行う。図6は、図5に示す走査線駆動回路における、パーシャル表示駆動時の1フレーム内のタイミングチャートを示す図である。前述の実施例と同様に、ゲート走査が行われない期間Goff期間は、V1-G,V2-Gの走査線駆動用クロックがLレベル固定となる。また、交流化信号Mおよび反転交流化信号MBは、フレーム反転駆動となる波形となっている。図7は、図5に示す走査線駆動回路における、通常表示駆動含めパーシャル表示駆動5フレーム分のタイミングチャートを示す図である。この図7は、V1,V2の転送クロック、交流化信号Mおよび反転交流化信号MBが、V1-G,V2-Gの走査線駆動用クロックの半分の周波数で動作する以外は、前述の図3と同じである。即ち、図7において、Aは通常表示期間であり、この期間は、図7のGの波形に示すようにライン反転期間2ライン反転である。B~Fは、パーシャル表示期間であり、C、Dのパーシャル2、3フレームでは、V1-G,V2-Gの走査線駆動用クロックがLレベル固定とされ、ゲート走査が行われない期間即ち、走査線に非選択走査電圧が出力される期間;図7のGoff期間がある。なお、本実施例では、1段のシフトレジスタ回路T-1~T-nに対して、走査線を2本駆動する例を示したが、V1,V2の転送用クロックの周波数を更に低周期化することによって、走査線駆動本数を任意の複数本に増加することが可能である。これによって更なる低消費電力化を図ることが可能となる。実施例3図8は、本発明の実施例3の走査線駆動回路の概略構成を示すブロック図である。本実施例は、前述の実施例に対して、新たに、V1-C,V2-Cのコモン電極駆動用クロック本発明の信号線駆動用クロックと、トランジスタM4’を追加した回路構成となっている。ゲート駆動方法は、前述の実施例と同じである。一方、シフトパルスTout-1~Tout-nがゲートに印加されるトランジスタM1’は、ドレインに印加されるV1-Cのコモン制御クロックを、一つおきの対向電極走査回路C-2,C-4,C-6,...のコモン電圧の極性確保、および、一つおきの対向電極走査回路C-1,C-3,C-5,...のイネーブル信号として使用する。また、シフトパルスTout-1~Tout-nがゲートに印加されるトランジスタM4’は、ドレインに印加されるV2-Cのコモン制御クロックを、一つおきの対向電極走査回路C-1,C-3,C-5,...のコモン電圧の極性確保、および、一つおきの対向電極走査回路C-2,C-4,C-6,...のイネーブル信号として使用する。これにより、対向電極走査回路C-1~C-2nに入力される信号は、対向電極走査回路の各ブロックで独立となり、Hレベルのコモン電圧VCOMH、あるいは、Lレベルのコモン電圧VCOMLの確定、および出力は1段ずつ独立に行われる。したがって、交流化方式は、前述の実施例の2ライン反転駆動とは異なり、通常表示期間は、1ライン反転駆動、パーシャル表示期間はフレーム反転駆動とすることができ、前述の実施例1と同じになる。これにより、2ライン反転駆動で懸念される画質劣化を回避することができる。図9は、図8に示す走査線駆動回路における、パーシャル表示駆動時の1フレーム内のタイミングチャートを示す図である。図6に示すタイミングチャートとの違いは、対向電極線COMnへの印加されるコモン電圧が、1段ずつ順次出力されることである。V1-C,V2-Cのコモン制御クロックは、V1-G,V2-Gの走査線駆動用クロックと、同じ周波数で駆動する信号であり、ゲート走査を行わない期間Goff期間も出力を持続する。図10は、図8に示す走査線駆動回路における、通常表示駆動含めパーシャル表示駆動5フレーム分のタイミングチャートを示す図である。図10において、Aは通常表示期間であり、この期間はライン反転期間1ライン反転である。B~Fは、パーシャル表示期間であり、C、Dのパーシャル2、3フレームでは、V1-G,V2-Gの走査線駆動用クロックがLレベル固定とされ、ゲート走査が行われない期間即ち、図10のGoff期間がある。図10では、通常表示期間Aに、交流化信号Mおよび反転交流化信号MBを、1水平期間毎に切り替えてライン反転を行い、パーシャル表示期間B~Fは、交流化信号Mおよび反転交流化信号MBを、1垂直期間フレーム毎に切り替えてフレーム反転駆動を行う。これにより、時分割駆動による低電力化を実現しつつ、画質劣化を回避することが可能となる。実施例4図11は、本発明の実施例4の走査線駆動回路の概略構成を示すブロック図である。前述の実施例2に対して、新たに、SEL,SELBの選択信号と、MS,MSBの第2交流化信号と、トランジスタM5,M5’、M6、M6’を追加した回路となっている。ゲート駆動方法は、前述の実施例2と同じであるが、表示時と非表示時において、対向電極走査回路C-1~C-2nに、異なるイネーブル信号を入力する点が、前述の実施例2と異なっている。表示時と非表示時の入力切替は、新たに追加した選択信号SEL,SELBによって行う。ゲート走査が行われる期間、例えば、通常表示時、及びパーシャル表示時の表示部では、SELの選択信号をHレベル固定、SELBの選択信号をLレベル固定とする。これによって、トランジスタM5,M5’がオン、トランジスタM6,M6’がオフとなる。トランジスタM5がオンのときには、トランジスタM1を介して、V1-Gの走査線駆動用クロックが、一つおきの対向電極走査回路C-1,C-3,C-5,...に入力され、E-1,E-3,E-5,...のイネーブル信号となる。同様に、トランジスタM5’がオンのときには、トランジスタM4を介して、V2-Gの走査線駆動用クロックが、一つおきの対向電極走査回路C-2,C-4,C-6,...に入力され、E-2,E-4,E-6,...のイネーブル信号となる。そして、ゲート走査は、1段ずつ順次行われるので、対向電極走査回路C-1~C-2nから対向電極ITO2に出力されるコモン電圧の出力動作も1段ずつ順次行われる。一方、パーシャル表示期間で、ゲート走査が行われない期間後述する図11のGoff期間は、SELの選択信号をLレベル固定、SELBの選択信号をHレベル固定とし、トランジスタM5,M5’をオフ、トランジスタM6,M6’をオンとする。トランジスタM6,M6’のドレインには、シフトレジスタ回路T-1~T-nにより出力されるシフトパルスTout-1~Tout-nが印加される。したがって、シフトパルスTout-1~Tout-nが、対向電極走査回路C-1~C-2nの、E-1~E-2nのイネーブル信号となる。この場合に、隣接する各2段の対向電極走査回路には、同一のシフトパルスが、イネーブル信号として入力されるため、隣接する各2段の対向電極走査回路からの出力動作は同時に行われる。したがって、2ライン同時の出力となるが、パーシャル表示期間は、サブピクセルへの書き込みを行わない期間であり、2ライン同時出力による画質低下は表示上問題とならない。このように、本実施例では、対向電極走査回路C-1~C-2nに入力するイネーブル信号として、ゲート走査が行われる期間は、走査線駆動用クロックV1-G,V2-Gを用い、ゲート走査が行われない期間は、シフトパルスTout-1~Tout-nを用いることで、コモン制御クロックV1-C,V2-Cを用いることなく、表示部の画質を劣化させることなく、対向電極走査回路を駆動することが可能である。なお、Hレベルのコモン電圧VCOMH、あるいは、Lレベルのコモン電圧VCOMLの確定には、シフトパルスTout-1~Tout-nを使用し、2ライン同時に確定を行う。このため、交流化信号Mおよび反転交流化信号MBのみでは、1ライン毎のコモン極性反転を実現できず、新たに、交流化信号MSおよび反転交流化信号MSBを追加する必要がある。第1交流化信号Mおよび第1反転交流化信号MBは、対向電極走査回路C-1,C-3,...の極性確定、第2交流化信号MSおよび第2反転交流化信号MSBは、対向電極走査回路C-2,C-4,...の極性確定とする。第1交流化信号Mと第1反転交流化信号MB、並びに、第2交流化信号MSと第2反転交流化信号MSBは、それぞれ逆位相の信号である。さらに、第1交流化信号Mと第2交流化信号MSを同位相にすれば、隣接する各2段の対向電極走査回路例えば、C-1、C-2は同極性となる。第1交流化信号Mと第2交流化信号MSを逆位相にすれば、隣接する各2段の対向電極走査回路例えば、C-1、C-2は反対の極性となる。したがって、第1交流化信号M、第1反転交流化信号MB、第2交流化信号MS、および第2反転交流化信号MSBを制御することによって、フレーム反転、ライン反転を任意に制御することができる。図12は、図11に示す走査線駆動回路における、パーシャル表示駆動時の1フレーム内のタイミングチャートを示す図である。図12に示すように、ゲート走査が行われる期間は、V1-G,V2-Gの走査線駆動用クロックが出力され、選択信号SELがHレベル固定、選択信号SELBがLレベル固定とされる。ゲート走査が行われない期間図11のGoff期間は、V1-G,V2-Gの走査線駆動用クロックがLレベル固定となる。この期間は、選択信号SELがLレベル固定、選択信号SELBがHレベル固定となる。第1交流化信号Mと第2交流化信号MS、並びに、第1反転交流化信号MBと第2反転交流化信号MSBは、互いに同極性で1垂直期間フレーム固定され、フレーム反転駆動の波形となっている。図13は、図11に示す走査線駆動回路における、通常表示駆動含めパーシャル表示駆動5フレーム分のタイミングチャートを示す図である。図13において、Aは通常表示期間であり、この期間はライン反転期間1ライン反転である。B~Fは、パーシャル表示期間であり、C、Dのパーシャル2、3フレームでは、ゲート走査が行われない期間図13のGoff期間がある。第1交流化信号Mと第2交流化信号MS、並びに、第1反転交流化信号MBと第2反転交流化信号MSBは、通常表示期間Aは、ライン反転を実現するため互いに逆位相であり、パーシャル表示期間B~Fは、フレーム反転を実現するため、互いに同位相となっている。このように、本実施例でも、表示部の画質に影響を与えることなく、コモン制御クロックV1-C,V2-Cを用いることなく、パーシャル表示が可能であり、コモン制御クロックV1-C,V2-Cによる消費電力増加分を削減して低消費電力化できる。実施例5液晶表示装置の駆動方法として、独立容量結合ChargeCoupling駆動方法が知られている。例えば、特許文献2参照。図14は、この独立容量結合ChargeCoupling駆動液晶表示パネルの1サブピクセルの等価回路を示す回路図である。図14において、Gnは走査線、Snは映像線、GEnは補償ライン、CLCは液晶容量、Cstは蓄積容量、TFTは薄膜トランジスタ、ITO1は画素電極、ITO2は対向電極である。なお、図14において、画素電極ITO1と、対向電極とは、液晶を挟んで対向して設けられ、従って、液晶には、基板と直交する方向に電界が印加される。独立容量結合ChargeCoupling駆動方法では、走査線Gnに走査電圧を印加して、薄膜トランジスタをオンとし、1表示期間、画素電極ITO1に映像線Snから映像電圧を印加する。その後、薄膜トランジスタTFTをオフとして、補償ラインGEnに補償電圧を印加する。このように、独立容量結合ChargeCoupling駆動方法では、各サブピクセルに書き込む電圧は、映像線Snから印加される映像電圧と、補償ラインGEnから印加される補償電圧とで決定される。図15は、従来の独立容量結合ChargeCoupling駆動液晶表示パネルを駆動する走査線駆動回路の概略構成を示すブロック図である。図16は、図15に示す走査線駆動回路のタイミングチャートを示す図である。図15において、例えば、C-2の対向電極走査回路は、転送クロックV2によりオンとなるトランジスタM2,M3を介して入力される交流化信号Mと反転交流化信号MBに基づき、Hレベルの補償電圧VCH、あるいは、Lレベルの補償電圧VCLのいずれかを出力するのかを確定し、転送クロックV1をイネーブル信号Eとして入力することにより、前段の補償ラインGE1に対して、Hレベル、あるいは、Lレベルの補償電圧を出力する。本発明は、この独立容量結合ChargeCoupling駆動液晶表示パネルに適用することも可能である。その場合は、前述した各実施例において、C-1~C-n1の各対向電極走査回路から前段の補償ラインに、Hレベル、あるいは、Lレベルの補償電圧を出力するようにすればよい。なお、図15において、T-0のシフトレジスト回路と、C-1の対向電極走査回路とは表示パネルの動作には無関係であるので、T-0のシフトレジスト回路と、C-1の対向電極走査回路と、それらの出力を入力とするトランジスタM1,M2,M3は省略することも可能である。以上、本発明者によってなされた発明を、前記実施例に基づき具体的に説明したが、本発明は、前記実施例に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。"