"第1の面と前記第1の面に対向する第2の面を有する半導体基板と、前記半導体基板内に設けられ、前記第2の面側のレンズを介して照射された光を光電変換する画素と、前記第1の面上の素子を覆う絶縁膜上に設けられ、溝を有する支持基板と、前記絶縁膜上に設けられ、前記支持基板の前記溝内に格納されるデバイスと、を具備することを特徴とする固体撮像装置。前記デバイスは、モジュールに用いられる受動素子又は半導体チップである、ことを特徴とする請求項1に記載の固体撮像装置。前記溝内における前記支持基板の側面上に設けられる側壁絶縁膜を、さらに具備することを特徴とする請求項1又は2に記載の固体撮像装置。前記デバイスを覆う絶縁体が、前記溝内に設けられていることを特徴とする請求項1乃至3のいずれか1項に記載の固体撮像装置。半導体基板内に画素を形成し、前記半導体基板の第1の面側に素子を形成する工程と、前記半導体基板の前記第1の面上に、前記素子を覆う絶縁膜を形成する工程と、前記絶縁膜上に、デバイスを積層する工程と、溝を有する支持基板を、前記デバイスが前記溝内に格納されるように、前記絶縁膜上に取り付ける工程と、を具備することを特徴とする固体撮像装置の製造方法。半導体基板内に画素を形成し、前記半導体基板の第1の面側に素子を形成する工程と、前記半導体基板の前記第1の面上に、絶縁膜を形成する工程と、前記絶縁膜上に、支持基板を取り付ける工程と、前記支持基板内に前記絶縁膜を露出させる開口部を形成し、形成された前記開口部を経由して、デバイスを前記絶縁膜上に積層する工程と、を具備することを特徴とする固体撮像装置の製造方法。モジュールのサイズを縮小できる固体撮像装置を提供する。本実施形態の固体撮像装置は、第1の面と前記第1の面に対向する第2の面を有する半導体基板と、前記半導体基板内に設けられ、前記第2の面側のレンズを介して照射された光を光電変換する画素と、前記第1の面上の素子を覆う絶縁膜上に設けられ、溝を有する支持基板と、前記絶縁膜上に設けられ、前記支持基板の前記溝内に格納されるデバイスと、を含む。[実施形態]以下、図面を参照しながら、本実施形態について詳細に説明する。以下の説明において、同一の機能及び構成を有する要素については、同一符号を付し、重複する説明は必要に応じて行う。1第1の実施形態図1乃至図9を参照して、第1の実施形態に係る固体撮像装置及びその製造方法について、説明する。a構成図1乃至図4を用いて、第1の実施形態の固体撮像装置の構成について、説明する。図1及び図2を用いて、本実施形態の固体撮像装置を含むモジュールの全体構成について説明する。本実施形態の固体撮像装置のことを、イメージセンサとよぶ。図1は、本実施形態におけるモジュールの回路構成の一例を示すブロック図を示している。図2は、本実施形態におけるモジュールの構造の一例を示す模式図である。以下では、本実施形態のイメージセンサを含むモジュールのことを、カメラモジュールとよぶ。図1に示されるように、カメラモジュール1は、イメージセンサ100を有する。イメージセンサ100は、画像に対応する入射光を、電気信号に変換する。カメラモジュール1は、例えば、信号処理部101、演算部102、入出力部103及び光学レンズ104を有する。信号処理部例えば、DSP:DigitalSignalProcessor101は、イメージセンサ100から出力された電気信号を処理する。入出力部103は、モジュール1内からの信号及び外部からの信号のインタフェースとして機能する。演算部例えば、MPU:MicroProcessingUnit102は、外部からの信号に基づいて、モジュール1全体の動作を制御する。光学レンズ部104は、入射光をイメージセンサ100に集光し、入射光に対応する画像をイメージセンサ100上に結像させる。図2に示されるように、イメージセンサイメージセンサチップ100は、実装基板200上に設けられる。イメージセンサ100は、電極例えば、半田ボール118やボンディングワイヤ図示せずによって、実装基板200に形成された配線図示せずに接続される。フィルタや保護膜などの積層体114が、接着剤を介して、イメージセンサ100上に取り付けられる。光学レンズ部104を含むレンズホルダ117が、イメージセンサ100に取り付けられる。光学レンズ部104からの光は、イメージセンサ100に取り付けられたマイクロレンズアレイMLを介して、チップ内の画素アレイに照射される。イメージセンサ100の側面を覆うように、シールド部119が、イメージセンサ100及びレンズホルダ117に取り付けられる。図3及び図4を用いて、本実施形態における固体撮像装置イメージセンサの構造について、説明する。図3は、本実施形態のイメージセンサのチップレイアウトの一例を示す模式図である。図4は、本実施形態のイメージセンサの構造を模式的に示す断面図である。図1に示すように、本実施形態のイメージセンサ100において、画素アレイ2及び周辺領域6が、1つの半導体基板10内に設けられている。半導体基板10は、例えば、p型シリコン基板である。半導体基板10は、シリコン基板に限定されず、例えば、SOISiliconOnInsulator基板の絶縁体上に形成されたシリコン層エピタキシャル層でもよい。半導体基板10は、素子が形成される素子形成基板である。例えば、半導体基板10上に、イメージセンサ100と他の装置回路とを接続するためのパッド図示せずが、設けられている。図3及び図4に示すように、画素アレイ2内に、少なくとも1つの光電変換素子3を含むセル形成領域20が、2次元に配列されている。セル形成領域20は、半導体基板10内に設けられた半導体領域である。本実施形態において、1つの光電変換素子3は、1つの画素に対応する。光電変換素子3は、例えば、フォトダイオードである。例えば、フォトダイオード3を用いて、CMOSセンサ又はCCDセンサが構成される。フォトダイオード3は、画像に対応する入射光を、入射光の光量に応じた電気信号電荷、電圧に光電変換する。フォトダイオード3は、入射光の光量に応じて不純物層31内に発生した電荷を蓄積する。図4に示されるように、フォトダイオード3は、半導体基板又は、半導体層10内に、形成される。フォトダイオード3は、半導体基板10内に形成された少なくとも1つの不純物層31から構成される。半導体基板10がp型の導電型である場合、少なくとも1つの不純物層31はn型の導電型を有する。但し、フォトダイオード3の特性例えば、感度を向上させるために、導電型及び不純物濃度が異なる複数の不純物層によって、フォトダイオード3が形成されてもよい。フォトダイオード3の形成領域フォトダイオード形成領域は、セル形成領域20内に設けられている。セル形成領域20は、少なくとも1つのフォトダイオード形成領域を含む。半導体基板10内に、フローティングディフュージョン浮遊拡散層、検出部4としての不純物層4が、設けられている。不純物層4は、例えば、n型の導電型を有する。フローティングディフュージョンとしての不純物層4は、フォトダイオード3から後述の電界効果トランジスタ5を経由して出力された電荷を、保持する。不純物層4に出力された電荷量に応じて、フローティングディフュージョン4の電位が変動し、その電位の変動が入射光に応じた電気信号として検出される。フォトダイオード3とフローティングディフュージョン4との間において、電界効果トランジスタ5が、半導体基板10上に設けられている。電界効果トランジスタ5は、例えば、nチャネル型のMOSトランジスタである。電界効果トランジスタ5は、例えば、フォトダイオード3が含むn型不純物層31とフローティングディフュージョンとしてのn型不純物層4とを、ソース及びドレインとして用いている。電界効果トランジスタ5のゲート電極51は、ゲート絶縁膜52を挟んで、半導体基板10内のチャネル領域上に設けられる。電界効果トランジスタ5の電流経路の一端ソースは、フォトダイオード3のカソードに接続され、電界効果トランジスタ5の電流経路の他端ドレインはフローティングディフュージョン4に接続されている。フォトダイオード3のアノードは、グランド電位に接続されている。電界効果トランジスタ5は、フォトダイオード3からフローティングディフュージョン4への電荷の放出を制御する。電界効果トランジスタ5がオフ状態である場合、フォトダイオード3における電荷の蓄積状態が維持される。電界効果トランジスタ5がオン状態である場合、フォトダイオード3に蓄積された電荷が、オン状態の電界効果トランジスタ5のチャネルを経由して、フローティングディフュージョン4に出力される。このように、フォトダイオード3の電荷の蓄積/放出を制御するトランジスタ5のことを、トランスファゲート5とよぶ。画素アレイ2の複数のセル形成領域20内には、セル20がそれぞれ設けられている。セル20は、画素の制御単位として用いられている。セル20は、フォトダイオード3、フローティングディフュージョン4及びトランスファゲート5を少なくとも含む。ただし、セル20は、イメージセンサの回路構成に応じて、これらの構成要素に加え、他の構成要素を含んでもよい。例えば、セル20は、アンプトランジスタやリセットトランジスタとよばれる電界効果トランジスタを、構成要素として含む。例えば、アンプトランジスタのゲート電極は、フローティングディフュージョンに接続される。リセットトランジスタのソースは、電源に接続され、リセットトランジスタのドレインは、フローティングディフュージョン4及びアンプトランジスタのソースに接続される。アンプトランジスタは、フローティングディフュージョン4の電位レベルに応じて、セル画素からの出力信号出力電圧を増幅する。リセットトランジスタは、フローティングディフュージョン4の電位レベルを、リセット状態にする。また、セルは、アドレストランジスタとよばれる電界効果トランジスタを含んでもよい。アドレストランジスタは、制御信号に基づいて、選択されたセルを活性化する。セルの構造は、1画素1セル構造でもよいし、2画素1セル構造でもよい。2画素1セル構造は、1つのフローティングディフュージョンに対して、2つのフォトダイオード3が接続される。素子分離領域は、隣接するセル形成領域及び隣接する画素を取り囲むように、半導体基板10内に設けられている。素子分離領域によって、互いに隣接する画素が、電気的に分離される。画素アレイ2内の素子分離領域内に、素子分離層90が設けられている。画素アレイ2内において、素子分離層90は、例えば、不純物層素子分離不純物層とよぶによって、形成される。尚、素子分離層は、STI構造の絶縁膜素子分離絶縁膜によって、形成されてもよい。図3及び図4に示されるように、周辺領域6は、画素アレイ2に隣接するように、半導体基板10内に設けられる。周辺領域6内には、アナログ回路やロジック回路などの周辺回路が設けられている。より具体的には、ロウ又はカラム選択回路のような画素アレイ2の動作を制御する回路や、ADAnalogdigital変換回路のような画素アレイ2からの信号を処理する回路が、周辺領域6内に設けられている。周辺領域6は、例えば、素子分離領域によって、画素アレイ2から電気的に分離されている。周辺領域6を区画するための素子分離領域内には、例えば、STI構造の素子分離絶縁膜91が埋め込まれている。周辺領域6内の回路は、電界効果トランジスタ7、抵抗素子、容量素子などの複数の素子によって形成される。図4においては、図示の簡単化のため、電界効果トランジスタ7のみが、示されている。また、図4において、1つの電界効果トランジスタのみが図示されているが、半導体基板10上に、複数のトランジスタが設けられているのは、もちろんである。例えば、周辺領域6内において、電界効果トランジスタ例えば、MOSトランジスタ7は、半導体基板10内のウェル領域15内に設けられている。ウェル領域15内に、2つの拡散層不純物層73が設けられている。これらの2つの拡散層73は、トランジスタ7のソース/ドレインとして、機能する。2つの拡散層73間のウェル領域チャネル領域表面に、ゲート絶縁膜72を介して、ゲート電極71が設けられる。これによって、ウェル領域15内に、電界効果トランジスタ7が、形成される。尚、電界効果トランジスタ7が、pチャネル型であるかnチャネル型であるかは、そのトランジスタ7が設けられるウェル領域15の導電型及びソース/ドレインとなる拡散層73の導電型によって、決まる。トランジスタ5,7のゲート電極51,71及びフォトダイオード3の上面を覆うように、複数の層間絶縁膜92A,92B,92C,92D,92Eが、半導体基板10上に積層されている。層間絶縁膜92A,92B,92C,92D,92Eには、例えば、酸化シリコンが用いられる。本実施形態のイメージセンサには、多層配線技術が用いられている。すなわち、積層された層間絶縁膜92A,92B,92C,92D,92E内に、各配線レベル基板表面を基準とした高さに応じて、複数の配線80が設けられている。各配線80は、層間絶縁膜92A,92B,92C,92D,92E内のそれぞれに埋め込まれたプラグ81,CP1,CP2によって、直上の配線レベルに位置する他の配線に、電気的に接続されている。尚、配線80は、素子及び回路に接続されないダミー層例えば、遮光膜を含む。トランジスタ5,7のゲート電極51,71やソース/ドレイン73、半導体基板10上に形成された素子の端子は、コンタクトプラグCP1を介して、基板10側から数えて1番目最下層の配線レベルに位置する配線80に接続される。複数の配線80は、半導体基板10上に設けられた複数の素子を接続する。これによって、複数の回路が形成される。層間絶縁膜92Aは、半導体基板10側から数えて最下層の配線レベルに位置する。層間絶縁膜92A上に、層間絶縁膜92B,92C,92D,92Eが順次積層されている。本実施形態において、層間絶縁膜92Eを、最上層の層間絶縁膜とする。尚、以下では、各配線レベルの層間絶縁膜92A,92B,92C,92D,92Eを区別しない場合には、層間絶縁膜92と表記する。ここで、本実施形態において、素子が形成された面、より具体的には、トランジスタ5,7のゲート電極51,71が設けられている半導体基板10の面第1の面を半導体基板10の表面とよぶ。半導体基板10の表面上には、多層配線技術によって形成された層間絶縁膜92A,92B,92C,92D,92が設けられている。そして、半導体基板10の表面に対向する面第2の面を、裏面とよぶ。本実施形態において、図4に示されるように、半導体基板10の裏面上に、例えば、保護層図示せずや接着層図示せずを介して、カラーフィルタCFが設けられる。カラーフィルタCFは、半導体基板10の裏面側において画素アレイ2上方に、設けられている。カラーフィルタCFは、1つの画素フォトダイオード3に対して、例えば、赤Rに対応する波長の光を透過するフィルタ、緑Gに対応する波長の光を透過するフィルタ及び青Bに対応する波長の光を透過するフィルタを含み、それらのフィルタが所定のパターンで配列されている。尚、カラーフィルタCFは、赤、緑及び青に加え、黄色や可視光の全波長域を透過させる白Wのフィルタを有してもよい。カラーフィルタ70は、例えば、ベイヤー配列やWRGB配列などの配列パターンを有する。マイクロレンズアレイMLは、保護層図示せず及び接着層図示せずを介して、カラーフィルタCF上に取り付けられている。マイクロレンズアレイMLは、カラーフィルタCFを介して、画素アレイ2上方に設けられている。マイクロレンズアレイMLは、1つの画素フォトダイオード3にそれぞれ対応するマイクロレンズが、2次元に配列されることによって、形成されている。マイクロレンズアレイMLは、入射光を集光する。尚、マイクロレンズML及びカラーフィルタCFを取り付けるための接着層/保護層は、入射光に対して透過性を有する。マイクロレンズアレイMLが取り付けられた面は、半導体基板10の裏面である。このように、本実施形態のイメージセンサにおいて、マイクロレンズアレイML及びカラーフィルタは、トランジスタのゲート電極71及び層間絶縁膜92が設けられた面表面とは、反対側の面裏面に設けられている。素子が形成された半導体基板10は、層間絶縁膜92とマイクロレンズアレイMLとに挟まれている。画像としての入射光は、マイクロレンズアレイML及びカラーフィルタCFを経由して、半導体基板10の裏面側から画素アレイ2に照射される。本実施形態のイメージセンサのように、素子が形成された基板の表面に対向する裏面からの光が画素に照射される構造のイメージセンサは、裏面照射型イメージセンサとよばれる。例えば、TSVThroughSubstrateVia技術によって、半導体基板10の表面側から裏面側に向かって半導体基板10を貫通するように、貫通孔開口部が半導体基板10内に形成される。その貫通孔内に、ビア貫通ビア88が埋め込まれる。貫通孔の側面上に、絶縁層98が設けられ、貫通ビア88は、絶縁層98によって、半導体基板10から電気的に分離されている。貫通ビア88は、コンタクトプラグCP2を経由して、層間絶縁膜92内の配線80に接続される。また、貫通ビア88は、半導体基板10の裏面上に設けられたパッド電極89に接続される。パッド89は、貫通ビア88上及び絶縁層99上に設けられている。パッド89は、絶縁層99によって半導体基板10から電気的に分離されている。このように、裏面照射型イメージセンサにおいて、半導体基板10の裏面側に、パッド89が設けられてもよい。尚、裏面照射型イメージセンサにおいて、半導体基板10の裏面側に、周辺領域を設け、その裏面側の周辺領域内に、素子を形成してもよい。これによって、イメージセンサのチップサイズを小さくできる。最上層の層間絶縁膜92E上に、再配線技術によって形成された配線82が、設けられている。以下では、再配線技術によって形成された配線82のことを、再配線82とよぶ。再配線82は、絶縁層例えば、樹脂層96に、覆われている。絶縁層96は、層間絶縁膜92とともに、半導体基板10の表面側を覆う。再配線82は、電極ビアプラグ83を介して、配線80に接続される。再配線82は、例えば、パッド図示に接続されている。尚、絶縁層96及び再配線82は、多層配線技術で形成された絶縁膜及び配線としてもよい。基板10の表面側の再配線パッド82及び基板10の裏面側のパッド89によって、イメージセンサ100と外部装置との間において信号が入出力されたり、イメージセンサ100に電圧が供給されたりする。支持基板19は、絶縁層96上に設けられている。支持基板19は、例えば、保護層図示せず及び接着層図示せずを介して、絶縁層96上に積層される。支持基板19には、例えば、シリコン基板や絶縁性基板が用いられる。支持基板19の厚さ積層方向における寸法は、例えば、200μmから400μm程度である。尚、半導体基板10の底部裏面から再配線層82を覆う絶縁層96までの厚さは、例えば、4μmから6μm程度である。このように、支持基板19は、画素が形成される半導体基板10よりも厚い。本実施形態のイメージセンサにおいて、支持基板19内には、溝69が設けられている。支持基板19において溝69の開口が形成されている面が、絶縁層96に取り付けられる。溝69と絶縁層96とによって、空隙キャビティともよばれるが形成される。溝空隙69内に、デバイス電子部品60が設けられている。これらのデバイス60は、例えば、チップコンデンサなどのモジュールを形成するための受動素子である。または、デバイス60は、例えば、ドライバチップ、DSPチップ101、MPUチップ102などのようなモジュールを形成するための半導体チップである。但し、デバイス60は、イメージセンサを形成するための素子でもよい。デバイス60の特性及び種類は、カメラモジュールの仕様に応じて、適宜選択される。例えば、溝空隙69内は、真空状態である。また、溝69内に、デバイス60や支持基板19などに対する不活性ガス、又は、空気、又は、樹脂などの絶縁体が封入されてもよい。本実施形態の裏面照射型イメージセンサは、カメラモジュールの構成要素として用いられるデバイス60が半導体基板10の表面を覆う絶縁膜92,96上に積層され、そのデバイス60は支持基板19内に形成された溝空隙69に格納されている。本実施形態において、カメラモジュールの構成要素として用いられるデバイス60のことを、モジュール形成デバイスともよぶ。デバイス60に設けられた電極端子61は、接続端子84に電気的に接続され、この接続端子84によって、デバイス60が、再配線82及び配線80を介して、半導体基板10上の素子及び回路に接続される。例えば、接続端子84は、半田ボール半田電極である。支持基板19に形成された溝69内において、側壁絶縁膜65が、溝69の内側面に沿って、支持基板19上に設けられている。これによって、支持基板19とデバイス60との接触ショートに起因するイメージセンサの動作不良やイメージセンサモジュールの製造歩留まりの低下が抑制される。絶縁膜65は、図4に示されるように支持基板19に形成された溝の側面上に限らず、溝69の底部溝69の開口の反対側に形成されてもよい。尚、支持基板19上に、パッドが設けられてもよく、そのパッドは、支持基板19内に形成された貫通ビアを介して、再配線82に接続される。図4において、支持基板19内に1つの溝69が形成され、その溝69内に、1つのデバイスが設けられている例が示されているが、本実施形態は、この個数に限定されない。例えば、複数の溝69が支持基板19内に形成され、それらの溝69のそれぞれに、デバイス60が設けられてもよいし、1つの溝69内に、複数のデバイス60が設けられてもよい。支持基板19内に形成される溝69のサイズ及び個数は、デバイス60を格納できるサイズであり、且つ、支持基板69の強度が確保されるのであれば、特に限定されない。例えば、カメラモジュールの仕様に応じて、デバイス60としての受動素子の特性及びチップの性能などがユーザの要求に応じて適宜選択され、それらのデバイス60がイメージセンサ100とともにカメラモジュールに実装される。図4に示されるように、本実施形態のイメージセンサ100において、受動素子や半導体チップのようなデバイス60が、支持基板19内の溝69内に設けられている。そして、そのデバイス60は、層間絶縁膜92上の再配線層82によって、イメージセンサ100を構成する半導体基板10上の回路に接続される。カメラモジュールに用いられるデバイスモジュールの構成要素60は支持基板19の溝69内に格納内包され、デバイス60がイメージセンサチップ100の表面側を覆う絶縁膜92,96上に積層される。これによって、実装基板200上におけるデバイス60の実装面積占有面積を、削減でき、その結果として、実装基板200の面積を小さくできる。それゆえ、デバイス60が、実装基板200の表面に対して平行方向においてイメージセンサチップに隣接するように実装基板200上に搭載される場合に比較して、本実施形態のイメージセンサ100は、カメラモジュール1の面積を小さくできる。さらに、モジュールを形成するためのデバイスのすべてが、支持基板19内の溝に格納されるように、イメージセンサチップ上に積層された場合、実装基板200のサイズをイメージセンサ100のチップサイズと実質的に同じサイズで、又は、実装基板200を用いないで、カメラモジュールを形成できる。この場合、カメラモジュールをさらに小型化できる。また、デバイス60が、支持基板19の溝空隙69内に設けられることによって、デバイス60を単に支持基板19上に積層される場合、或いは、互いに異なる基板に形成されたイメージセンサ100及びデバイス60が積層される場合に比較して、本実施形態のイメージセンサは、チップ及びモジュールの厚さ積層方向の寸法が増大するのを抑制できる。このように、本実施形態のイメージセンサは、カメラモジュールのサイズの縮小に貢献できる。したがって、本実施形態の固体撮像装置によれば、モジュールを小型化できる。b製造方法図1乃至図9を用いて、第1の実施形態に係る固体撮像装置イメージセンサの製造方法について、説明する。図5乃至図9は、本実施形態の製造方法の各工程における断面構造を示している。尚、本実施形態のイメージセンサの製造方法において、後述の各構成要素の形成順序は、プロセスの整合性が確保されていれば、適宜変更されてもよい。図5に示されるように、半導体基板10、例えば、p型シリコン基板10内に、p型及びn型のウェル領域15や素子分離領域90,91が、それぞれ形成される。尚、半導体基板10は、SOI基板でもよい。ウェル領域15及び素子分離不純物層90は、フォトリソグラフィ技術によって形成されたマスクやイオン注入における不純物イオンの加速エネルギーの制御によって、半導体基板10の所定の位置に、形成される。フォトリソグラフィ技術及びRIEReactiveIonEtchingによって、素子分離溝が、半導体基板10内に形成される。素子分離溝内に、絶縁体が、CVDChemicalVaporDeposition法又は塗布法によって埋め込まれ、素子分離絶縁膜91が半導体基板10内の所定の位置に形成される。これによって、半導体基板10内に、隣接する素子を電気的に分離する素子分離領域絶縁膜又は不純物層が形成され、画素アレイ20とこれに隣接する周辺領域6とが、それぞれ半導体基板10内に区画される。また、画素アレイ2内において、セル形成領域20が形成される。セル形成領域20は、少なくとも1つの画素形成領域フォトダイオード形成領域を含む。フォトダイオード形成領域は、セル形成領域20内において素子分離領域に囲まれている。画素アレイ2のセル形成領域20内において、フォトリソグラフィ技術によって、レジストマスク図示せずが形成される。そのレジストマスクは、光電変換素子例えば、フォトダイオードの形成位置に開口部を有する。そのレジストマスクを用いて、少なくとも1つの不純物層31が、イオン注入法によって半導体基板10内に、形成される。半導体基板10がp型半導体基板である場合、不純物層31は、例えば、n型の不純物層である。これによって、イメージセンサの各画素に対応するフォトダイオード3が、画素アレイ2内の画素形成領域20内に、形成される。フローティングディフュージョンとしての不純物層4が、フォトリソグラフィ技術及びイオン注入法によって、画素アレイ2のセル形成領域20内の所定の位置において、半導体基板10内に形成される。また、半導体基板10上に、ゲート絶縁膜52,72が、例えば、熱酸化法によって、半導体基板10上に形成される。ゲート絶縁膜52,72上に、シリコン層が、CVD法により、堆積される。そして、フォトリソグラフィ技術及びRIE法によって、所定のゲート長及びゲート幅のゲート電極51,71が、ゲート絶縁膜52,72を挟んで、半導体基板10の表面第1の面上に形成される。例えば、形成されたゲート電極71がマスクとして用いられ、イオン注入法によって、ソース及びドレインとしての不純物層拡散層73が、半導体基板10内に形成される。これによって、半導体基板10の表面上に、トランスファゲート5、セルを形成するための電界効果トランジスタ及び周辺回路形成するための電界効果トランジスタ7が、画素アレイ2内及び周辺領域6内にそれぞれ形成される。尚、トランスファゲート5及び他の電界効果トランジスタ7は、同時の工程で形成されてもよいし、それぞれ別の工程で形成されてもよい。次に、図6に示されるように、素子が形成された半導体基板10の表面上に、層間絶縁膜92Aが、例えば、CVD法を用いて堆積される。層間絶縁膜92Aは、例えば、トランジスタ5,7のゲート電極51,71を覆っている。層間絶縁膜92Aの上面が、例えば、CMPChemicalMechanicalPolishing法を用いて平坦化された後、層間絶縁膜92A内に、フォトリソグラフィ技術及びRIE法によって、コンタクトホールが形成される。コンタクトプラグCP1,CP2が、形成されたコンタクトホール内に埋め込まれる。例えば、アルミニウムや銅などの金属膜が、スパッタ法によって層間絶縁膜92A上及びコンタクトプラグCP1,CP2上に堆積される。堆積された金属膜は、フォトリソグラフィ技術及びRIE法によって、コンタクトプラグCP1,CP2に接続されるように、所定の形状に加工される。これによって、層間絶縁膜92A内に、配線80が、形成される。これと実質的に同様の工程によって、層間絶縁膜92B,92C,92D,92E、ビアプラグ81及び複数の配線又はダミー層80が、多層配線技術によって、層間絶縁膜92A上に順次形成される。各層間絶縁膜92B,92C,92D,92Eの堆積時、層間絶縁膜の上面は、例えば、CMP法を用いて、平坦化される。配線80は、ダマシン法を用いて形成されてもよい。尚、上述のように、本実施形態において、半導体基板10において層間絶縁膜92が設けられた面第1の面は、半導体基板10の表面とよばれ、その面に対向する面反対側の面は、半導体基板10の裏面第2の面とよばれる。図7に示されるように、ビアプラグ83が配線80に接続されるように層間絶縁膜92E内に形成された後、再配線技術によって、再配線82が、最上層の層間絶縁膜92E上に形成される。絶縁層96が、再配線82を覆うように、再配線82及び層間絶縁膜92上に、形成される。絶縁層96の上面は、平坦化される。所定の再配線82の上面の一部が露出するように、開口部コンタクトホールが、絶縁層96内の所定の位置に形成される。形成された開口部内に、接続端子84として導電体例えば、半田ボールが、形成される。開口部の形成位置は、絶縁層96上に搭載されるデバイスの電極の位置に対応する。本実施形態において、絶縁層96上に、モジュールを形成するためのデバイスモジュールの構成部品60が積層される。デバイス60は、ユーザの要求に応じた特性及び性能を有する電子部品であって、例えば、チップコンデンサのような受動素子、或いは、ドライバチップのような半導体チップである。但し、デバイス60は、イメージセンサを形成するためのデバイスであってもよい。デバイス60の電極61は、接続端子84と接合し、デバイス60が接続端子84上及び絶縁層96上で固定される。デバイス60は、再配線82及び配線80を介して、半導体基板10表面に形成された素子及び回路に接続される。尚、図7において、1個のデバイス60が、絶縁層96上に設けられた例が示されているが、複数のデバイス60が、絶縁層96上に設けられてもよい。図8のaに示されるように、図5乃至図7とは別途の工程において、支持基板例えば、シリコン基板19が半導体基板10の表面を覆う層間絶縁膜92上方に取り付けられる前に、支持基板19内の所定の位置に、例えば、フォトリソグラフィ技術及びRIE法によって、溝69が形成される。溝69は、チップ上においてデバイス60が取り付けられる位置に対応するように、形成される。溝69の開口寸法、及び、溝69の深さは、層間絶縁膜92上に積層されたデバイス60の大きさに応じて、適宜調整される。尚、搭載されるデバイス60の個数に応じて、複数の溝69が、支持基板19内に形成されてもよい。絶縁膜65Xが、例えば、CVD法によって、支持基板19上及び溝69内に、形成される。この際、絶縁膜65Xの膜厚は、溝69が埋め込まれない厚さに設定される。そして、絶縁膜65Xに対して、エッチバックが施される。すると、図8のbに示されるように、側壁絶縁膜65が、溝69内における支持基板19の側面上に、残存する。尚、絶縁膜65Xが、溝69の底部に残存してもよい。また、絶縁膜65Xに対して、エッチバックが施されなくともよい。図9に示されるように、溝69の開口部が形成されている側の支持基板19の面が、絶縁層96の上面デバイス60が搭載されている側の面に接触するように、溝69が形成された支持基板19が、接着材を用いて、又は、支持基板19と絶縁層96との共有結合を利用して、絶縁層96に貼り付けられる。上記のように、溝69の側面上に、側壁絶縁膜65が形成されているため、支持基板19の取り付け時に、支持基板19と半導体基板10とのアライメントがずれて、支持基板19がデバイス60に接触したとしても、支持基板19とデバイス60とのショートを防止できる。それゆえ、イメージセンサの動作不良やイメージセンサを含むカメラモジュールの製造歩留まりの低下を、抑制できる。このように、半導体基板10を覆う絶縁膜92,96上のデバイス60が、支持基板19内の溝69内に格納された構造が、形成される。尚、デバイス60が格納された空隙溝内には、支持基板19の貼り付け時のガス雰囲気に応じて、空気やプロセスガスが、封入されている場合もあるし、真空状態となっている場合もある。この後、半導体基板10の裏面に、例えば、グライディング研磨、CMP法及びウェットエッチングなどが施され、半導体基板10の厚さが、例えば、4μmから6μm程度の厚さになるように、薄くされる。例えば、図4に示されるように、半導体基板10内に貫通孔が形成され、その側面に、絶縁膜98が形成される。そして、貫通プラグ88が半導体基板10内の貫通孔内に形成され、半導体基板10の裏面上に、パッド89が形成される。そして、半導体基板10の裏面上に、保護膜絶縁膜や接着層が形成された後、図4に示されるように、各画素フォトダイオードに対応するように、カラーフィルタCF及びマイクロレンズアレイMLが、半導体基板10の裏面上に取り付けられる。支持基板19が所定の厚さ例えば、200μmから400μm程度になるように、支持基板19が研磨される。そして、絶縁体樹脂による封止処理が施され、裏面照射型イメージセンサチップ100が形成される。形成されたイメージセンサチップ100に、図2のレンズホルダ117や電極118が取り付けられた後、そのイメージセンサ100が実装基板200上に搭載される。これによって、図1及び図2のカメラモジュールが形成される。このように、本実施形態の固体撮像装置の製造方法、例えば、裏面照射型イメージセンサの製造方法において、図7に示されるように、半導体基板10の表面を覆う絶縁膜92,96上に、カメラモジュールに用いられる受動素子60又は半導体チップ60が、積層される。それらのデバイス60は、イメージセンサ100の配線80,82に接続される。そして、図9に示されるように、溝69を有する支持基板19が、その溝19内にデバイス60が格納されるように、半導体基板10の表面側を覆う絶縁膜92,96上に取り付けられる。このように、要求される仕様のカメラモジュールを形成するためのデバイス60が、イメージセンサが形成される半導体基板10上に積層されることによって、デバイス60とイメージセンサチップ100とを実装基板200上に、基板表面に対して水平方向に並べて配置せずともよくなる。その結果として、実装基板200上におけるデバイス60の実装面積を削減できる。したがって、本実施形態のイメージセンサは、カメラモジュール1の面積を小さくできる。また、本実施形態において、デバイス60及び支持基板19は、デバイス60が支持基板19内に形成された溝69内に内包されるように、半導体基板10の表面を覆う絶縁膜92,96上に取り付けられる。これによって、イメージセンサ100のチップの厚みが増大するのを、抑制できる。それゆえ、第1の実施形態の固体撮像装置の製造方法によれば、モジュールの小型化に貢献する固体撮像装置を提供できる。2第2の実施形態図10乃至図12を参照して、第2の実施形態に係る固体撮像装置例えば、イメージセンサ及びその製造方法について、説明する。尚、本実施形態において、第1の実施形態と共通する構成要素及び製造工程の説明は、必要に応じて行う。図10は、本実施形態のイメージセンサの断面構造を示している。第1の実施形態のイメージセンサ及びその製造方法において、モジュールの構成要素としてのデバイス60が絶縁層96上に搭載されてから、溝69を有する支持基板19が絶縁層96上に取り付けられる例が、述べられている。但し、第2の実施形態のように、支持基板19が絶縁層96上に取り付けられてから、モジュールの構成要素としてのデバイス60が、支持基板19内に設けられるように、絶縁層96上に搭載されてもよい。この場合、図10に示されるように、支持基板19の開口部溝69Xが絶縁体例えば、樹脂67で満たされ、デバイス60が絶縁体67に覆われた構造となる。より具体的には、以下の図11及び図12に示される製造工程によって、本実施形態のイメージセンサ100が形成される。図11及び図12は、本実施形態の製造方法の各工程における断面構造を示している。図11に示されるように、第1の実施形態の図7示される工程と実質的に同様の工程によって、モジュールに用いられるデバイスモジュールの構成要素が搭載される位置に、接続端子84が形成される。そして、デバイスを搭載しない状態で、溝69を有する支持基板19が、絶縁層96上に貼り付けられる。溝69の位置は、デバイスの搭載位置に対応する。この後、図9及び図4を用いて説明した製造工程と実質的に同様に、カラーフィルタ及びマイクロレンズアレイが、薄くされた半導体基板10の裏面上に取り付けられる。図12に示されるように、溝に対応する位置において接続端子84を露出させる開口が形成されるように、例えば、エッチングやCMP法によって、支持基板19Xが薄くされる。これによって、支持基板19X内に、開口部69Xが形成される。形成された開口部69Xを経由して、モジュールを形成するためのデバイス60が絶縁層96上に搭載される。そして、図7に示される例と同様に、デバイス60の電極61が、接続端子84に接続される。尚、溝69の位置に対して選択的にエッチングが実行されて、開口部69Xが形成されてもよい。デバイス60が端子84に接続された後、図10に示されるように、開口部69Xが、樹脂によって満たされる。樹脂は、紫外光や熱によって硬化され、デバイス60が、絶縁体67によって、支持基板19Xの開口部69X内に封止される。以上のように、本実施形態におけるイメージセンサが形成される。尚、デバイス60が搭載されてから、カラーフィルタCF及びマイクロレンズMLが半導体基板10の裏面に取り付けられてもよい。第2の実施形態のイメージセンサの製造方法において、図11に示されるように、デバイスが半導体基板10の表面を覆う絶縁膜92,96上に搭載される前に、溝69を有する支持基板19が絶縁膜92,96上に取り付けられる。そして、図12に示されるように、支持基板19Xの取り付け後に支持基板19X内に形成された開口部69Xを経由して、デバイス60が絶縁膜92,96上に搭載される。このように、本実施形態のイメージセンサ及びその製造方法においても、第1の実施形態と同様に、デバイス60が絶縁膜92,96上に積層されるため、実装基板200上における実装面積及び実装基板200のサイズを、小さくできる。また、本実施形態のイメージセンサは、支持基板19X内に格納されたデバイス60が絶縁体67によって封止及び固定されるため、デバイス60が接続端子84から剥離する不良が抑制される。その結果として、イメージセンサの動作不良及びイメージセンサカメラモジュールの製造歩留まりの低下を、抑制できる。以上のように、第2の実施形態の固体撮像装置及びその製造方法によれば、モジュールを小型化できる。3第3の実施形態図13及び図14を参照して、第3の実施形態に係る固体撮像装置例えば、イメージセンサ及びその製造方法について、説明する。尚、本実施形態において、第1及び第2の実施形態と共通する構成要素及び製造工程の説明は、必要に応じて行う。第1及び第2の実施形態において、溝が形成された支持基板19が、絶縁膜92,96上に取り付けられる例が示されている。但し、溝を支持基板内にあらかじめ形成せずともよい。すなわち、溝が形成されない支持基板が絶縁膜92,96に貼り付けられてから、モジュールに用いられるデバイス60の搭載位置において、支持基板に開口部が形成されてもよい。具体的には、以下の図13及び図14に示される製造工程によって、本実施形態のイメージセンサが形成される。図13及び図14は、本実施形態の製造方法の各工程における断面構造を示している。図13に示されるように、図7に示される工程と同様の工程によって、接続端子84が、デバイスの搭載位置に対応するように形成される。そして、溝が形成されていない支持基板19Yが、絶縁層96に貼り付けられる。支持基板19Yが絶縁層96に取り付けられた後、上述と同様の工程によって、薄くされた半導体基板10の裏面に、カラーフィルタCF及びマイクロレンズアレイMLが取り付けられる。支持基板19Yが、エッチング及びCMP法によって薄くされる。そして、図14に示されるように、フォトリソグラフィ技術によって、支持基板19Z上に、マスクレジストマスク17が形成される。マスク17は、デバイスの搭載位置に対応する部分に、支持基板19を露出させる開口部を有する。そして、このマスク17に基づいて、デバイスの搭載位置において、開口部69Zが、RIE法によって支持基板19Z内に形成される。マスク17が除去された後、図12に示される工程と同様に、モジュールに用いられるデバイスモジュールを形成するためのデバイス60が、開口部69Zを経由して、接続端子84に接続される。開口部69Zは、絶縁体樹脂によって、封止される。尚、デバイス60と支持基板19とのショートを防止するために、デバイス60が搭載される前に、開口部69Zにおける支持基板19Zの内側面において、側壁絶縁膜が支持基板19Zの側面上に形成されてもよい。以上の工程によって、図10に示されるイメージセンサが形成される。尚、開口部69Zの形成及びデバイス60の搭載の後に、カラーフィルタCF及びマイクロレンズMLが、半導体基板10の裏面に取り付けられてもよい。第3の実施形態のイメージセンサの製造方法において、図13に示されるように、溝及び開口部を有さない支持基板19Yが取り付けられてから、その支持基板19Yに開口部が形成される。そして、図14に示されるように、支持基板の取り付け後に形成された開口部69Zを経由して、デバイス60が半導体基板10の表面側を覆う絶縁膜92,96上に搭載される。デバイス60は、支持基板19Z内に格納される。この製造方法においても、第1及び第2の実施形態と同様に、実装基板200上における実装面積及び実装基板200のサイズを小さくできる。したがって、第3の実施形態の固体撮像装置の製造方法によれば、モジュールの小型化に貢献する固体撮像装置を提供できる。尚、第1乃至第3の実施形態のイメージセンサは、カメラモジュールを形成すためのデバイス60が基板10表面上の絶縁膜上92,96上に積層される。これによって、モジュールの小型化に加え、デバイス60を半導体基板10内に形成する場合に比較して、イメージセンサのチップサイズの増大を抑制でき、イメージセンサ及びそれを含むモジュールの製造を効率化でき、及び、イメージセンサ及びそれを含むモジュールの製造コストを低減できる。本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。"