"交流電源から出力されるエネルギをインダクタ回路に蓄える状態と、前記インダクタ回路からエネルギを放出させる状態とに切り換えるよう、スイッチ回路をスイッチング作動させて交流電圧を昇圧するチョッパ回路と、前記チョッパ回路により昇圧された交流電圧を整流して電気負荷へ出力する整流回路とを備え、前記交流電源が出力する平均電圧より高い期間を正期間、低い期間を負期間と呼ぶ場合において、前記スイッチ回路は、前記正期間にスイッチング作動させる正期間用スイッチ素子と、前記負期間にスイッチング作動させる負期間用スイッチ素子と、前記正期間用スイッチ素子および前記負期間用スイッチ素子に取り付けられて熱伝導性および導電性を有する素子取付部材とを有し、前記正期間用スイッチ素子のうち、前記正期間に前記交流電源から出力される電流が入力される端子をp側端子、前記p側端子から入力された電流を出力する端子をn側端子と呼び、前記p側端子と同電位の配線をp側ライン、前記n側端子と同電位の配線をn側ラインと呼ぶ場合において、前記整流回路は、前記正期間に整流するp側整流素子と、前記負期間に整流するn側整流素子と、前記p側整流素子および前記n側整流素子に取り付けられた素子取付部材とを有し、前記インダクタ回路は、前記p側ラインに接続されるp側インダクタと、前記n側ラインに接続されるn側インダクタとを有することを特徴とする交流直流変換装置。前記p側ラインを形成するp側配線パターン、および前記n側ラインを形成するn側配線パターンが設けられた回路基板を備え、前記p側配線パターンの表面積と前記n側配線パターンの表面積を同じに設定することを特徴とする請求項1に記載の交流直流変換装置。前記回路基板上における所定の仮想線に対し、前記正期間用スイッチ素子および前記負期間用スイッチ素子を対称に配置し、前記p側整流素子および前記n側整流素子を対称に配置し、前記p側インダクタおよび前記n側インダクタを対称に配置したことを特徴とする請求項2に記載の交流直流変換装置。前記正期間用スイッチ素子および前記負期間用スイッチ素子が同一形状である、或いは、前記p側整流素子および前記n側整流素子が同一形状である、或いは、前記p側インダクタおよび前記n側インダクタが同一形状であることを特徴とする請求項1~3のいずれか1つに記載の交流直流変換装置。前記正期間用スイッチ素子および前記負期間用スイッチ素子には、電流の流れを一方向に制限する特性を有した素子が採用されており、前記負期間用スイッチ素子に対して並列に接続された前記正期間用スイッチ素子は、前記負期間において電流を流させない向きに接続され、前記負期間用スイッチ素子は、前記正期間において電流を流させない向きに接続されていることを特徴とする請求項1~4のいずれか1つに記載の交流直流変換装置。前記正期間用スイッチ素子のうち前記正期間における電流を順方向に出力する出力端子と、前記負期間用スイッチ素子のうち前記負期間における電流を順方向に出力する出力端子とは互いに接続されており、前記正期間用スイッチ素子および前記負期間用スイッチ素子には、共通する1つの駆動回路からスイッチング指令信号が入力されるように構成されていることを特徴とする請求項1~5のいずれか1つに記載の交流直流変換装置。ところで、チョッパ回路30Axは接地された筐体38に収容されており、チョッパ回路上の所定部位フレームグランドと筐体38とを電気的に接続させることで、チョッパ回路30Axを接地させている。しかしながら、スイッチ素子33をスイッチング作動させることに伴い、正規の接地経路つまり図12中のIonp,Ionn,Ioffp,Ioffnに示す経路ではなく、フレームグランドを介した以下に説明する浮遊コンデンサFn、Fpを経路としたコモンモード電流符号Icomp,Icomn,Icom参照が流れてしまうことが、従来より課題となっていた。浮遊コンデンサFn、Fpの詳細について以下に説明すると、スイッチ素子33やダイオード35x等の発熱素子には、絶縁シートを介してヒートシンク37素子取付部材が取り付けられている。浮遊コンデンサFnは、ヒートシンク37とダイオード35のカソード端子とを一対の電極として形成され、浮遊コンデンサFpは、ヒートシンク37とスイッチ素子33のコレクタ端子スイッチ素子がIGBTの場合とを一対の電極として形成される図3c参照。スイッチ素子33のうちインダクタ31が接続される側をp側、その反対側をn側と呼ぶ場合において、スイッチング作動により、筐体に対するp側の電位対地電圧Vpが周期的に変化すると、スイッチ素子33とヒートシンク37間で形成される浮遊コンデンサFpを通じてコモンモード電流Icompが流れる。上記コモンモード電流の対策として、本発明者らは図13に示す交流直流変換装置検討装置30Yを検討した。この検討装置30Yでは、スイッチ素子33のp側に設けられているインダクタ31昇圧インダクタとは別に、スイッチ素子33のn側と整流回路30Bxとの間にノイズ抑制インダクタ32を追加している。これによれば、p側の対地電圧Vpと、n側の対地電圧Vnとが相補的に変化するようにできる。つまり、Vpが高くなる時にはVnが低くなり、Vpが低くなる時にはVnが高くなるようにできる。したがって、従来装置30Xにおいてp側の浮遊コンデンサFpを通じて筐体38へ流れ込んでいたコモンモード電流Icompは、上記検討装置30Yによればn側の浮遊コンデンサFnへ流れ込むことになる。これにより、筐体38から外部へ漏れ出るコモンモード電流Icomコモンモードノイズを抑制することができる。さらに本発明者らは、p側のコモンモード電流Icompとn側のコモンモード電流Icomnの絶対値を同じにすることで、外部へ漏れ出るコモンモード電流Icomの抑制を促進させることを検討した。すなわち、昇圧インダクタ31およびノイズ抑制インダクタ32のインダクタンスをL1,L2、浮遊コンデンサFn,Fpの容量をCn,Cpとした場合において、L1Cn=L2Cpとの等式を成立させるように構成すれば、理論的にはIcomp=Icomnにすることができコモンモード電流Icomをゼロにできる。したがって、L1=L2かつCp=Cnとなるように構成すれば上記等式を成立でき、L1≒L2とすることについては、2つのインダクタ31,32に同一の部品を選定すれば容易に実現できる。しかしながら、CpおよびCnは、スイッチ素子33およびダイオード35xのパッケージ形状や、絶縁シートの材質および厚さにより決定されるものであるため、Cp≒Cnとはならない。なお、実際のCpおよびCnの容量の差分を計測し、その差分に相当するコンデンサを追加すれば見かけ上Cp≒Cnとすることはできるが、計測の手間やコンデンサの容量誤差のため、現実的には極めて困難である。本発明は、上記課題を解決するためになされたものであり、その目的は、外部へ漏れ出るコモンモードノイズの抑制効果を容易に向上できるようにした交流直流変換装置を提供することにある。以下、上記課題を解決するための手段、及びその作用効果について記載する。請求項1記載の発明では、交流電源から出力されるエネルギをインダクタ回路に蓄える状態と、前記インダクタ回路からエネルギを放出させる状態とに切り換えるよう、スイッチ回路をスイッチング作動させて交流電圧を昇圧するチョッパ回路と、前記チョッパ回路により昇圧された交流電圧を整流して電気負荷へ出力する整流回路とを備えることを前提とする。前記交流電源が出力する平均電圧より高い期間を正期間、低い期間を負期間と呼ぶ場合において、前記スイッチ回路は、前記正期間にスイッチング作動させる正期間用スイッチ素子と、前記負期間にスイッチング作動させる負期間用スイッチ素子と、前記正期間用スイッチ素子および前記負期間用スイッチ素子に取り付けられた素子取付部材とを有する。さらに、前記正期間用スイッチ素子のうち、前記正期間に前記交流電源から出力される電流が入力される端子をp側端子、前記p側端子から入力された電流を出力する端子をn側端子と呼び、前記p側端子と同電位の配線をp側ライン、前記n側端子と同電位の配線をn側ラインと呼ぶ場合において、前記整流回路は、前記正期間に整流するp側整流素子と、前記負期間に整流するn側整流素子と、前記p側整流素子および前記n側整流素子に取り付けられた素子取付部材とを有し、前記インダクタ回路は、前記p側ラインに接続されるp側インダクタと、前記n側ラインに接続されるn側インダクタとを有することを特徴とする。先ず、上記発明において、交流電源から出力される交流電圧をチョッパ回路で昇圧させる作用について説明する。交流電源の正期間において、正期間用スイッチ素子をオン作動させると、交流電源→p側インダクタ→正期間用スイッチ素子→n側インダクタ→交流電源といった経路で電流が流れる図2a参照。この時、p側インダクタおよびn側インダクタにエネルギが蓄積される。その後、正期間用スイッチ素子をオフ作動させると、交流電源→p側インダクタ→整流回路→電気負荷→整流回路→n側インダクタ→交流電源といった経路で電流が流れる図2b参照。この時、p側インダクタおよびn側インダクタに蓄積されたエネルギが交流電源の出力に加えられるので、交流電源出力よりも高い電圧が電気負荷へ印加されることとなる。よって、正期間用スイッチ素子による流通率αα=Ton/TonToffを制御すれば、電圧が昇圧される。交流電源の負期間において、負期間用スイッチ素子をオン作動させると正期間とは逆向きに負電流が流れ、この時、p側インダクタおよびn側インダクタにエネルギが蓄積される図2c参照。その後、負期間用スイッチ素子をオフ作動させると、p側インダクタおよびn側インダクタに蓄積されたエネルギが交流電源の出力に加えられて、電圧が昇圧される図2d参照。次に、上記発明において、インダクタ回路により発揮されるコモンモードノイズ抑制の効果を説明する。p側インダクタおよびn側インダクタの値が同じである場合、スイッチ素子のオンオフおよび交流電源の正負期間に拘わらず、p側インダクタおよびn側インダクタには同じ電圧が印加される。これにより、スイッチング作動時のp側ラインの対地電圧Vpgとn側ラインの対地電圧Vngは相補的に変化する図5参照。そのため、p側ラインに存在する浮遊コンデンサFp図1参照に印加される電圧と、n側ラインに存在する浮遊コンデンサFn図1参照に印加される電圧とが相補的に変化する。具体的には、正期間用スイッチ素子のスイッチング作動に伴い両コンデンサFp,Fnの電圧が変化するにあたり、一方の浮遊コンデンサFpの電圧が高くなる時には他方の浮遊コンデンサFnの電圧が低くなり、一方が低くなる時には他方が高くなる。したがって、従来回路30Xでは、浮遊コンデンサFpから接地側へコモンモード電流Icomが流れるのに対し、上記発明では、2つの浮遊コンデンサFp,Fnの間でコモンモード電流Inpが流れる。そのため、浮遊コンデンサFn,Fpから接地側へコモンモード電流Icomが流れ出てしまうことが抑制され、コモンモード電流が交流直流変換装置内部に閉じ込められるよう促すことができる。要するに、p側の浮遊コンデンサFpを流れるコモンモード電流Icompが、接地側へ流れ出ることなくn側の浮遊コンデンサFnへ回収されるようにできる。次に、上記発明において、コモンモードノイズの抑制効果を容易に向上できるようになる理由を説明する。p側インダクタおよびn側インダクタのインダクタンスをL1,L2とし、p側ラインに存在する浮遊コンデンサFpの容量をCpとし、n側ラインに存在する浮遊コンデンサFnの容量をCnとした場合において、L1Cn=L2Cpとの等式を成立させるように構成すれば、外部へ漏れ出るコモンモード電流Icomコモンモードノイズをゼロにできる。換言すれば、L1Cnの値とL2Cpの値を近い値にするほど、上述したノイズ抑制インダクタの機能によるコモンモードノイズ抑制の効果を向上できる。そして、L1≒L2とすることについては、2つのインダクタ31,32に同一の部品を選定、或いは同一の磁性体に対称に巻くことで実現できる。また、Cp≒Cnとすることについても、以下に説明する如く容易に実現できる。すなわち、p側ラインに存在する浮遊コンデンサFpは、正期間用スイッチ素子と素子取付部材例えば、図1に例示するヒートシンク37や筐体38を一対の電極として形成される浮遊コンデンサFpSWと、p側整流素子図1の場合ダイオードD3と素子取付部材を一対の電極として形成される浮遊コンデンサFpDとの合成になる。また、n側ラインに存在する浮遊コンデンサFnは、負期間用スイッチ素子と素子取付部材を一対の電極として形成される浮遊コンデンサFnSWと、n側整流素子図1の場合ダイオードD4と素子取付部材を一対の電極として形成される浮遊コンデンサFnDとの合成になる。したがって、正期間用スイッチ素子と負期間用スイッチ素子に同一の部品を選定し、かつ、p側整流素子とn側整流素子に同一の部品を選定すれば、FpSWとFpDの合成容量p側ラインの容量Cpと、FnSWとFnDの合成容量n側ラインの容量Cnを略同一にすることを容易に実現できる。よって、上記発明によれば、L1≒L2かつCp≒Cnとなるように構成してコモンモードノイズ抑制の効果を向上させることを、容易に実現できる。請求項2記載の発明では、前記p側ラインを形成するp側配線パターン、および前記n側ラインを形成するn側配線パターンが設けられた回路基板を備え、前記p側配線パターンの表面積と前記n側配線パターンの表面積を同じに設定することを特徴とする。ここで、先述した通り、p側ラインの浮遊コンデンサFpは、p側整流素子による浮遊コンデンサFpDと、正期間用スイッチ素子による浮遊コンデンサFpSWとの合成でありFp=FpDFpSW、n側ラインの浮遊コンデンサFnは、n側整流素子による浮遊コンデンサFnDと、負期間用スイッチ素子による浮遊コンデンサFnSWとの合成であるFn=FnDFnSW。そして、これらの浮遊コンデンサFpD,FpSWFn,FnD,FnSWの他にも、回路基板上の配線パターンと、その配線パターンに対向する電導体例えば回路基板を収容する金属製の筐体との間で形成される浮遊コンデンサFpP,FnPが存在しており、厳密にはこれらのFpP,FnPもFp,Fnに含まれることとなるFp=FpDFpSWFpP、Fn=FnDFnSWFnP。この点を鑑みた上記発明では、p側配線パターンの表面積とn側配線パターンの表面積を同じに設定するので、p側配線パターンによる浮遊コンデンサFpPの容量と、n側配線パターンによる浮遊コンデンサFnPの容量を同じにできる。よって、Cp≒Cnとすることの精度を向上でき、コモンモードノイズ抑制の効果をより一層向上できるようになる。請求項3記載の発明では、前記回路基板上における所定の仮想線図3中の一点鎖線36a参照に対し、前記正期間用スイッチ素子および前記負期間用スイッチ素子を対称に配置し、前記p側整流素子および前記n側整流素子を対称に配置し、前記p側インダクタおよび前記n側インダクタを対称に配置したことを特徴とする。上記発明によれば、前記p側配線パターンおよび前記n側配線パターンを対称に形成することを容易に実現でき、ひいては、p側配線パターンの表面積とn側配線パターンの表面積を同じに設定することを容易に実現できるようになる。請求項4記載の発明では、前記正期間用スイッチ素子および前記負期間用スイッチ素子が同一形状である、或いは、前記p側整流素子および前記n側整流素子が同一形状である、或いは、前記p側インダクタおよび前記n側インダクタが同一形状であることを特徴とする。上記発明によれば、正期間用スイッチ素子および前記負期間用スイッチ素子を同一形状にすることで、p側ラインに存在する浮遊コンデンサFpSWの容量と、n側ラインに存在する浮遊コンデンサFnSWの容量を容易に同じにできる。また、p側整流素子およびn側整流素子を同一形状にすることで、p側ラインに存在する浮遊コンデンサFpDの容量と、n側ラインに存在する浮遊コンデンサFnDの容量を容易に同じにできる。また、p側インダクタおよびn側インダクタを同一形状にすることで、先述した通り相補的に変化する両対地電圧Vpg,Vngの絶対値を同一にできる。よって、浮遊コンデンサFn,Fpから接地側へコモンモード電流Icomが流れ出てしまうことの抑制効果を向上できる。請求項5記載の発明では、前記正期間用スイッチ素子および前記負期間用スイッチ素子には、電流の流れを一方向に制限する特性を有した素子が採用されており、前記負期間用スイッチ素子に対して逆並列に接続された前記正期間用スイッチ素子は、前記負期間において電流を流させない向きに接続され、前記負期間用スイッチ素子は、前記正期間において電流を流させない向きに接続されていることを特徴とする図1参照。ここで、例えばスイッチ素子にIGBTが採用されている場合において、エミッタ端子にコレクタ端子よりも高い電圧が印加されると、IGBTをオフ作動させているにも拘わらずエミッタ端子とコレクタ端子が短絡した状態になるおそれがある。つまり、交流電力の負側の電流負電流による電圧が正期間用スイッチ素子に印加されると、正期間用スイッチ素子が短絡状態になるおそれがあるため、負期間における電流が正期間用スイッチ素子を逆流することを防止する逆流阻止ダイオード33D図7~図11参照を設けることが望ましい。同様にして、正期間における電流が負期間用スイッチ素子を逆流することを防止する逆流阻止ダイオード34D図7~図11参照を設けることが望ましい。しかし、スイッチ素子の他にこれらの逆流阻止ダイオード33D,34Dを設けると部品点数の増加を招く。これに対し、上記発明によれば、電流の流れを一方向に制限する特性を有したスイッチ素子図1参照を採用し、上記逆流を阻止する向きに両スイッチ素子を並列接続するので、上記逆流阻止ダイオードを不要にでき、部品点数の削減を図ることができる。請求項6記載の発明では、前記正期間用スイッチ素子のうち前記正期間における電流を順方向に出力する出力端子と、前記負期間用スイッチ素子のうち前記負期間における電流を順方向に出力する出力端子とは互いに接続されており、前記正期間用スイッチ素子および前記負期間用スイッチ素子には、共通する1つの駆動回路からスイッチング指令信号が入力されるように構成されていることを特徴とする。スイッチング指令信号は出力端子の電位を基準電位とした信号を用いることが一般的であり、このことを鑑みた上記発明では、正期間用スイッチ素子および負期間用スイッチ素子の出力端子を互いに接続させるので、両スイッチ素子の基準電位が同じになる。したがって、共通する1つの駆動回路から両スイッチ素子へのスイッチング指令信号を出力する構成を実現できる。よって、両スイッチ素子の各々に対して別々の駆動回路を設ける場合に比べて、部品点数の削減を図ることができる。以下、本発明を具体化した各実施形態を図面に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、図中、同一符号を付しており、同一符号の部分についてはその説明を援用する。第1実施形態図1は、交流電源10、各種の電気負荷20および、交流電源10から出力される交流電圧を昇圧して整流する交流直流変換装置30を示す。この交流直流変換装置30は、昇圧型のチョッパ回路30A一点鎖線のうち二点鎖線を除く部分、およびブリッジ型の全波整流回路30B二点鎖線部分を有している。交流直流変換装置30の入力端子Tinには交流電源10が接続されており、交流直流変換装置30の出力端子Toutには電気負荷20が接続されている。チョッパ回路30Aは、交流電源10と整流回路30Bの間に直列接続されるp側インダクタ31と、整流回路30Bに並列接続される正期間用スイッチ素子正期間用SW33とを備えている。また、チョッパ回路30Aは、交流電源10と整流回路30Bの間に直列接続されるn側インダクタ32と、整流回路30Bに並列接続される負期間用スイッチ素子負期間用SW34とを備えている。これらスイッチ素子33,34のスイッチング作動は、図示しないマイクロコンピュータにより制御される。なお、スイッチ素子33,34は、IGBT絶縁ゲートバイポーラトランジスタやMOS-FET等の半導体スイッチであり、図1の例ではIGBTを採用しており、特に、逆流防止機能を有したIGBTを採用している。逆流防止機能とは、IGBTのエミッタ側からコレクタ側へ電流が流れることを防止する機能であり、図1中の符号33a,34aに示す向きにダイオードが存在する回路と等価である。そして、正期間用SW33のコレクタ側pチャネル側にはp側インダクタ31が接続され、エミッタ側nチャネル側にはn側インダクタ32が接続されている。以下の説明では、正期間用SW33のコレクタ側をp側、エミッタ側をn側と記載する。なお、正期間用SW33のコレクタ端子がp側端子、エミッタ端子がn側端子に相当する。ちなみに、負期間用SW34のコレクタ側pチャネル側にはn側インダクタ32が接続され、エミッタ側nチャネル側にはp側インダクタ31が接続されている。そして、正期間用SW33のp側端子の電位変化と同様に電位変化する配線をp側ラインWp、n側端子の電位変化と同様に電位変化する配線をn側ラインWnと呼ぶ。なお、p側インダクタ31およびn側インダクタ32はインダクタ回路に相当し、正期間用SW33および負期間用SW34はスイッチ回路に相当する。整流回路30Bは、4つのダイオードD1,D2,D3,D4を接続して構成されたブリッジ回路、および平滑コンデンサ35を有して構成されている。なお、平滑コンデンサ35の静電容量は、後述する各種浮遊容量Cp、Cnに比べて十分に大きい。次に、チョッパ回路30Aによる昇圧作動、および整流回路30Bによる整流作動について、図2を用いて説明する。交流電源10が出力する平均電圧より高い期間を正期間、低い期間を負期間と呼ぶ場合において、正期間には、正期間用SW33を以下のようにスイッチング作動させて交流電圧を昇圧させる。すなわち、正期間用SW33をオン作動させると、電源10→p側インダクタ31→正期間用SW33→n側インダクタ32→電源10といった経路で電流が流れる図2a参照。この時、p側インダクタ31およびn側インダクタ32にエネルギが蓄積される。なお、この時にはダイオードD1~D4に電流は流れず、平滑コンデンサ35に蓄えられた電荷が電気負荷20へ流れる。その後、正期間用SW33をオフ作動させると、電源10→p側インダクタ31→ダイオードD1→電気負荷20および平滑コンデンサ35→ダイオードD4→n側インダクタ32→電源10といった経路で電流が流れる図2b参照。この時、p側インダクタ31に蓄積されたエネルギが電源10の出力に加えられるので、出力端子Toutの平均電圧出力電圧Voutは入力端子Tinの電圧入力電圧Vinよりも高くなるよう昇圧されることとなる。この昇圧の度合いは、正期間用SW33による流通率αα=Ton/TonToffを制御することで調整される。Tonはオン作動時間、Toffはオフ作動時間である。交流電源10の負期間には、負期間用SW34を以下のようにスイッチング作動させて交流電圧を昇圧させる。すなわち、負期間用SW34をオン作動させると、電源10→n側インダクタ32→負期間用SW34→p側インダクタ31→電源10といった経路で電流が流れる図2c参照。この時、p側インダクタ31およびn側インダクタ32にエネルギが蓄積される。なお、この時にはダイオードD1~D4に電流は流れず、平滑コンデンサ35に蓄えられた電荷が電気負荷20へ流れる。その後、負期間用SW34をオフ作動させると、電源10→n側インダクタ32→ダイオードD2→電気負荷20および平滑コンデンサ35→ダイオードD3→p側インダクタ31→電源10といった経路で電流が流れる図2d参照。この時、p側インダクタ31およびn側インダクタ32に蓄積されたエネルギが電源10の出力に加えられるので昇圧されることとなる。この昇圧の度合いは、負期間用SW34による流通率αα=Ton/TonToffを制御することで調整される。ちなみに、平滑コンデンサ35は、正期間用SW33および負期間用SW34のオフ作動時に充電され、正期間用SW33および負期間用SW34のオン作動時には電気負荷20へ放電する。これにより、出力電圧Voutの脈動が低減される。また、チョッパ回路30Aから出力される交流電力は、図2a~dのいずれの場合においても電気負荷20および平滑コンデンサ35へ電力供給される向きが同じになるよう、4つのダイオードD1~D4により整流される。なお、正期間用SW33のスイッチング作動時正期間における昇圧時には、負期間用SW34を常時オフに制御され、負期間用SW34のスイッチング作動時負期間における昇圧時には、正期間用SW33は常時オフに制御される。但し、この変形例として、正期間用SW33のゲート端子と負期間用SW34のゲート端子に同一のスイッチング指令信号を入力させるようにしてもよい。この場合、正期間において正期間用SW33をスイッチング作動させている時に、負期間用SW34がオン作動しても、先述した逆流防止機能ダイオード34aと等価の機能が発揮されるので、負期間用SW34に順方向の電流が流れることはない。負期間においても同様にして、正期間用SW33がオン作動しても、逆流防止機能ダイオード33aと等価の機能が発揮されるので、正期間用SW33に順方向の電流が流れることはない。なお、正期間時には負期間用SW34を常時オフに制御し、負期間時には正期間用SW33を常時オフに制御すれば、不要なスイッチング指令信号の出力を無くすことができるので、省電力の点で有利である。一方、両SW33,34に同一のスイッチング指令信号を入力させる場合には、各々のSW33,34に別々のスイッチング指令信号の出力する場合に比べ、スイッチング指令信号を出力する処理の負荷を軽減できる点で有利である。ここで、正期間用SW33および負期間用SW34に用いられるIGBTには、エミッタ側からコレクタ側への電流の流れを阻止する特性を有したRBIGBTReverseBlockingIGBTが採用されており、図1中の符号33a,34aに示す向きにダイオードが存在する回路と等価である。このような逆流阻止の特性は次のように機能する。すなわち、交流電源10の正期間において、負期間用SW34のエミッタ電位がコレクタ電位よりも高くなることにより負期間用SW34が損傷することを防止する。同様に、交流電源10の負期間において、正期間用SW33のエミッタ電位がコレクタ電位よりも高くなることにより正期間用SW33が損傷することを防止する。図3は、チョッパ回路30Aおよび整流回路30Bの部品配置を示す図であり、bはaのb矢視断面を表し、cはaのc矢視断面を表す。図示されるように、p側インダクタ31、n側インダクタ32、正期間用SW33、負期間用SW34、ダイオードD1~D4は、同一の回路基板36に実装されている。また、正期間用SW33、負期間用SW34、ダイオードD1~D4は、絶縁シート37aを介して同一のヒートシンク37に取り付けられており、これらの発熱素子33,34,D1~D4はヒートシンク37素子取付部材により冷却される。図3a中の一点鎖線36aは、回路基板36上における所定の仮想線を示しており、仮想線36に対して各部品を上下対称に配置している。具体的には、正期間用SW33および負期間用SW34を対称に配置し、両ダイオードD1,D4を対称に配置し、両ダイオードD3,D2を対称に配置し、p側インダクタ31およびn側インダクタ32を対称に配置している。そして、このように各種実装部品を仮想線36に対して線対称に配置することに伴い、p側配線パターンPpおよびn側配線パターンPnを仮想線36に対して線対称に形成している。これらの発熱素子33,34,D1~D4とヒートシンク37との間には電荷が蓄えられることになり、各々の発熱素子33,34,D1~D4がヒートシンク37と一対の電極を形成して浮遊コンデンサを構成することとなる図3c中の一点鎖線参照。図1中の符号FpSW,FnSW,FpD,FnDは、正期間用SW33、負期間用SW34、ダイオードD3、ダイオードD4により構成される浮遊コンデンサを各々示す。さらに回路基板36には、以下に説明するp側配線パターンPpおよびp側配線パターンPpが設けられている図3a参照。すなわち、p側配線パターンPpは、正期間用SW33、ダイオードD1,D3およびp側インダクタ31を接続するプリント配線であり、先述したp側ラインWpの一部を形成する。また、n側配線パターンPnは、負期間用SW34、ダイオードD2,D4およびn側インダクタ32を接続するプリント配線であり、先述したn側ラインWnの一部を形成する。そして、これらのp側配線パターンPpおよびp側配線パターンPpは、筐体38と一対の電極を形成して浮遊コンデンサFpP,FnPを構成する。ダイオードD1~D4のカソード端子とヒートシンク37とは、対向する一対の電極浮遊コンデンサを構成する。そして、ダイオードD3についてはカソード端子にp側配線パターンPpp側ラインWpが接続され、ダイオードD4についてはカソード端子にn側配線パターンPnn側ラインWnが接続されている。そのため、スイッチング作動に伴い、p側配線パターンPpの対地電位およびn側配線パターンPnの対地電位が変化すると、その電位変化に伴い浮遊コンデンサFpD,FnDに電流コモンモード電流が流れる。これに対し、ダイオードD1,D2のカソード端子は、p側配線パターンPpおよびn側配線パターンPnのいずれとも接続されていないので、ダイオードD1,D2とヒートシンク37との間に形成される浮遊コンデンサにはコモンモード電流が流れない。正期間用SW33および負期間用SW34のコレクタ端子とヒートシンク37とは、対向する一対の電極浮遊コンデンサを構成する。そして、正期間用SW33についてはコレクタ端子にp側配線パターンPpp側ラインWpが接続され、負期間用SW34についてはコレクタ端子にn側配線パターンPnn側ラインWnが接続されている。そのため、スイッチング作動に伴い、p側配線パターンPpの対地電位およびn側配線パターンPnの対地電位が変化すると、その電位変化に伴い浮遊コンデンサFpSW,FnSWに電流コモンモード電流が流れる。浮遊コンデンサFpP,FnPについても同様であり、スイッチング作動に伴い、p側配線パターンPpの対地電位およびn側配線パターンPnの対地電位が変化すると、その電位変化に伴い浮遊コンデンサFpP,FnPに電流コモンモード電流が流れる。次に、正期間用SW33および負期間用SW34をスイッチング作動させている時の各種電位差Vin,Vlp,Vln,Vsw,Vpg,Vngの変化について、図4および図5を用いて説明する。図4に示すように、Vinは交流電源10の両端の電位差、Vlpはp側インダクタ31の両端の電位差、Vlnはn側インダクタ32の両端の電位差、Vswは正期間用SW33の両端の電位差をそれぞれ表す。また、図4中の矢印に示す側が高電位となっているときの値を正として表す。Vpgは、p側配線パターンPpの電位変化に伴いコモンモード電流が流れる、複数の浮遊コンデンサFpSW,FpD,FpPを合成したp側浮遊コンデンサFpの、接地電位に対する電位差を表す。また、Vngは、n側配線パターンPnの電位変化に伴いコモンモード電流が流れる、複数の浮遊コンデンサFnSW,FnD,FnPを合成したn側浮遊コンデンサFnの、接地電位に対する電位差を表す。図51~5は、上述したVin,Vlp,Vln,Vsw,Vpg,Vngの変化をシミュレーションした結果を示す。また、図51a~5aは、図51中の点線に示す正期間時における1~5の拡大図である。したがって、図51a~5aに示す期間では、負期間用SW34はオフのままであり、正期間用SW33はスイッチング作動している。図53aに示すように、正期間用SW33のオン作動時にはVsw≒0Vであり、正期間用SW33のオン作動時にはVsw=400Vである。この時、図51aに示す例ではVin=300Vであり、正期間用SW33のスイッチング作動により300Vの電源電圧が400Vにまで昇圧されている。図52aに示すように、p側インダクタ31およびn側インダクタ32には同じ電圧が印加されている。図54a5aに示すように、正期間用SW33のオン作動時にはVpg≒0VかつVng≒0Vであり、正期間用SW33のオフ作動時にはVpg=-200VかつVng=200Vとなる。このように、VpgとVngは、一方がゼロからプラス側に変化すると他方はゼロからマイナス側に変化するよう、相補的に変化する。しかも、プラス側に変化した時の電位差と、マイナス側に変化した時の電位差の値が同じになっている。要するに、正期間用SW33のオフ作動時にはΔVng=-ΔVpgとなっている。また、図示を省略しているが、負期間用SW34のオフ作動時にはΔVpg=-ΔVngとなる。このことは、L1=L2の等式を満たすように設定されていることにより実現されている。なお、L1およびL2はp側インダクタ31およびn側インダクタ32のインダクタンスを示す。具体的には、2つのインダクタ31,32に同一の部品を選定、或いは同一の磁性体に対称に巻くことで実現できる。浮遊コンデンサについては、ダイオードD3およびダイオードD4に同じダイオードを用いることで、FnDの容量=FpDの容量となっている。また、正期間用SW33および負期間用SW34に同じスイッチ素子を用いることで、FnSWの容量=FpSWの容量となっている。さらに、n側配線パターンPnの表面積とp側配線パターンPpの表面積が同じになるように設定されている。そのため、FnPの容量=FpPの容量となっている。したがって、n側浮遊コンデンサFnの容量=p側浮遊コンデンサFpの容量Cn=Cpとなっている図1中の一点鎖線参照。以上により、L1=L2かつCn=Cpに設定され、ひいては、L1Cn=L2Cpとなっている。そのため、スイッチング作動に伴いp側浮遊コンデンサFpを流れるコモンモード電流は、n側浮遊コンデンサFnへ流れ込むことになる。詳細には、図1の一点鎖線に示すように、FnDとFpDの間、FnSWとFpSWの間、FnPとFpPの間でコモンモード電流が流れる。これにより、筐体38から外部へ漏れ出るコモンモード電流Icomコモンモードノイズが抑制される。図6は、筐体38を交流電源に接続して作動した場合で、交流電源ノイズ規格を想定した場合のノイズ電圧強度と周波数との関係を数値解析して得られた強度分布グラフであり、この数値解析では、入力電圧Vin=141V、スイッチング周波数=30kHzを条件としている。そして、aは、図12に示す従来装置30xにおける強度分布、bは、図1に示す本実施形態の交流直流変換装置30における強度分布である。なお、図中の一点鎖線Lは、コモンモード電流Icomの低減目標値を示す。そして、abの比較から、VpgおよびVngを相補的に変化させる本実施形態によれば、コモンモード電流Icomを低減できることが分かる。しかも、L1Cn=L2Cpとの等式を満たすように設定することにより、ノイズ電圧を低減目標値未満にできることが分かる。第2実施形態上記第1実施形態では、正期間用SW33および負期間用SW34に、逆流阻止特性を有するRBIGBTを採用している。これに対し、図7に示す本実施形態では、正期間用SW33および負期間用SW34に、逆流阻止特性を有していないIGBTを採用するとともに、逆流阻止特性の代用としてダイオード33D,34Dを設けている。なお、図7に示すIGBT33,34は、エミッタ側からコレクタ側に電流を流すダイオード33b,34bが内蔵されたものである。ダイオード34Dは、正期間時にダイオード34bを通じて電流が流れることを防止するとともに、負期間用SW34のエミッタ電位がコレクタ電位よりも高くなることにより負期間用SW34が損傷することを防止する。同様に、ダイオード33Dは、負期間時にダイオード33bを通じて電流が流れることを防止するとともに、正期間用SW33のエミッタ電位がコレクタ電位よりも高くなることにより正期間用SW33が損傷することを防止する。以上により、本実施形態によっても上記第1実施形態と同様の効果が発揮される。但し、第1実施形態では、本実施形態にかかるダイオード33D,34Dが不要になるので、部品点数低減の点で有利である。第3実施形態図8に示す本実施形態は、上記第2実施形態を変形させたものであり、正期間用SW33のエミッタ端子出力端子と負期間用SW34のエミッタ端子出力端子とを互いに接続している。そして、正期間用SW33のゲート端子および負期間用SW34のゲート端子へは、共通する1つの駆動回路図示せずからスイッチング指令信号が入力されるように構成されている。ここで、ゲート端子へ出力するスイッチング指令信号は、エミッタ端子の電位を基準電位とした信号を用いることを要する。例えば、エミッタ電位よりも所定値だけプルアップさせた電位の信号をスイッチオン信号、エミッタ電位と同電位の信号をスイッチオフ信号としてゲート端子へ印加する。したがって、正期間用SW33および負期間用SW34のエミッタ端子を互いに接続した本実施形態によれば、正期間用SW33および負期間用SW34にかかるスイッチング指令信号の基準電位を同じにできる。よって、正期間用SW33および負期間用SW34の駆動回路を共用化でき、部品点数低減を図ることができる。第4実施形態図9に示す本実施形態は、上記第3実施形態を変形させたものであり、正期間用SW33および負期間用SW34に、ダイオード33b,34bが内蔵されていないIGBTを採用している。本実施形態によっても、上記第3実施形態と同様の効果が発揮される。第5実施形態図10に示す本実施形態は、上記第3実施形態を変形させたものであり、例えば交流電源10の正期間において正期間用SW33がオン動作時に負期間用SW34の内蔵ダイオード34bに電流が流れる。本実施形態によっても、正期間用SW33および負期間用SW34のエミッタ端子が互いに接続されることとなるため、正期間用SW33および負期間用SW34にかかるスイッチング指令信号の基準電位を同じにできる。よって、正期間用SW33および負期間用SW34の駆動回路図示せずを共用化でき、部品点数低減を図ることができる。ここで、上記各実施形態では、正期間用SW33および負期間用SW34のいずれか一方のスイッチ素子をオン作動させている時には、他方のスイッチ素子をオフ作動させている。これに対し、本実施形態の構成において、正期間用SW33および負期間用SW34に、MOS-FETを採用し、一方のスイッチ素子をオン作動させている時に、そのオン作動と同期させて他方のスイッチ素子もオン作動させ、損失の低減を図ってもよい。第6実施形態上記各実施形態では、正期間用SW33および負期間用SW34にIGBTを採用しているが、図11に示す本実施形態では、正期間用SW33Mおよび負期間用SW34MにMOS-FETを採用している。なお、図11に示すMOS-FET33M,34Mは、ソース側からドレイン側に電流を流すダイオード33c,34cが内蔵されたものである。なお、本実施形態では、図7の正期間用SW33および負期間用SW34に採用されていたIGBTをMOS-FETに置き換えたものであるが、図8、図10に示すIGBTをMOS-FETに置き換えるようにしてもよい。他の実施形態本発明は上記実施形態の記載内容に限定されず、以下のように変更して実施してもよい。また、各実施形態の特徴的構成をそれぞれ任意に組み合わせるようにしてもよい。上記各実施形態にかかる整流回路30Bには、4つのダイオードD1~D4によるブリッジ回路を有したブリッジ型の全波整流回路が採用されているが、本発明はこの回路に限定されるものではなく、例えば、トランスの両端にダイオードを接続して構成され、トランスのセンタータップとダイオードのカソード端子を出力端子としたセンタータップ型の回路等を採用してもよい。いずれの回路を採用する場合であっても、p側ラインWpを流れる電流を整流するp側整流素子と、n側ラインWnを流れる電流を整流するn側整流素子と、p側整流素子およびn側整流素子に取り付けられたヒートシンクとを有した整流回路であれば、本発明に適用できる。上記各実施形態では、整流回路30Bを構成する整流素子にダイオードD1~D4を採用しているが、これらのダイオードD1~D4に替えて、IGBTやMOS-FET等の半導体スイッチを採用してもよい。この場合、上記各実施形態においてダイオードD1~D4が電流の流れを制限しているタイミングで半導体スイッチをオフ作動させ、ダイオードD1~D4に順方向の電流が流れているタイミングで半導体スイッチをオン作動させればよい。上記各実施形態にかかるスイッチ素子33,34,33M,34Mには、IGBT、MOS-FET、バイポーラトランジスタ等のいずれを適用させてもよい。上記各実施形態では、正期間用スイッチ素子正期間用SW33および負期間用スイッチ素子負期間用SW34を、同一のヒートシンク37に取り付けている熱結合させているが、別々のヒートシンクを用いてもよい。上記各実施形態では、p側整流素子ダイオードD3およびn側整流素子ダイオードD4を同一のヒートシンク37に取り付けている熱結合させているが、別々のヒートシンクを用いてもよい。上記各実施形態では、正期間用スイッチ素子および負期間用スイッチ素子に、逆流阻止特性を有したRBIGBTを採用し、或いは逆流阻止用のダイオード33D,34Dを設けることで、正期間用スイッチ素子正期間用SW33および負期間用スイッチ素子負期間用SW34に逆向きの電圧がかかることを回避させている。これに対し、逆流阻止用のダイオード33D,34DやRBIGBTの採用を廃止してもよい。但しこの場合には、逆耐圧が十分に大きく、かつ、内蔵ダイオードを有しないIGBTを採用することを要する。上記各実施形態では、各々の発熱素子33,34,D1~D4がヒートシンク37素子取付部材と一対の電極を形成して浮遊コンデンサを構成することを想定しているが、素子取付部材はヒートシンク37に限られるものではなく、熱伝導性および導電性を有する部材であればよい。つまり、これらの素子がヒートシンク37ではなく筐体38や各種ケース等素子取付部材に取り付けられて、この素子取付部材との間で浮遊コンデンサを構成する場合にも本発明は適用できる。"