"第1電極および第1絶縁膜を露出させた貼合せ面を有する第1基板と、前記第1基板の貼合せ面を覆う絶縁性薄膜と、第2電極および第2絶縁膜を露出させた貼合せ面を有し、当該貼合せ面と前記第1基板の貼合せ面との間で前記絶縁性薄膜を挟持すると共に、前記第1電極と当該第2電極が前記絶縁性薄膜を介して電気的に接続された状態で前記第1基板に貼り合わせられた第2基板とを備える半導体装置。前記絶縁性薄膜は酸化膜である請求項1記載の半導体装置。前記絶縁性薄膜は窒化膜である請求項1記載の半導体装置。前記絶縁性薄膜は、積層構造である請求項1記載の半導体装置。前記絶縁性薄膜は、前記各貼合せ面の全面を覆う状態で設けられた請求項1記載の半導体装置。前記第1基板の貼合せ面、および前記第2基板の貼合せ面は、平坦化面である請求項1記載の半導体装置。電極および絶縁膜が露出された貼合せ面を有する2枚の基板を用意することと、前記2枚の基板のうち少なくとも一方の貼合せ面を覆う状態で、絶縁性薄膜を成膜することと、前記絶縁性薄膜を介して前記2枚の基板の貼合せ面同士を対向配置し、前記2枚の基板の電極同士が前記絶縁性薄膜を介して電気的に接続される状態に位置合わせをして、前記2枚の基板を貼り合わせることとを行なう半導体装置の製造方法。前記2枚の基板の両方に、前記絶縁性薄膜を成膜する請求項7記載の半導体装置の製造方法。前記2枚の基板の両方に、同じ材料からなる前記絶縁性薄膜を成膜する請求項7記載の半導体装置の製造方法。原子層蒸着法により前記絶縁性薄膜を成膜する請求項7記載の半導体装置の製造方法。前記2枚の基板の貼合せ面は、平坦化処理によって形成されている請求項7記載の半導体装置の製造方法。しかしながら、上述した3次元構造の半導体装置は、製造工程中のCu電極同士の位置合わせにおいて生じるズレや、またはCu電極の形状や大きさの違い等により、Cu電極と絶縁膜との接合面が形成される。このCu電極と絶縁膜が接合される接合面おいては、ボイドが発生する。そのため、接合面の貼合せ強度の低下による基板間の剥がれ等の問題点が生じる。そこで本技術は、2枚の基板を貼り合わせて電極同士を接合させた構成において、基板の接合面でのボイドの発生を防止して、基板間の貼合せ強度の向上が図られた3次元構造の半導体装置を提供することを目的とする。また本技術は、この半導体装置の製造方法を提供することを目的とする。上記課題を解決するため、本技術の半導体装置は、第1基板と、絶縁性薄膜と、第2基板とを備えている。まず、第1基板は、第1電極および第1絶縁膜を露出させた貼合せ面を有する。一方、第2基板は、第2電極および第2絶縁膜を露出させた貼合せ面を有しており、この第2基板の貼合せ面と第1基板の貼合せ面とで絶縁性薄膜を挟持している。そして、第1電極と第2電極が絶縁性薄膜を介して電気的に接続された状態で、第1基板と第2基板とが貼り合わせられている。また本技術は、上述した構成の半導体装置の製造方法でもあり、次の手順を含む。まず電極および絶縁膜を露出させた貼合せ面を有する2枚の基板を用意する。次に、この2枚の基板のうち少なくとも一方の貼合せ面を覆う状態で、絶縁性薄膜を成膜する。その後、この絶縁性薄膜を介して2枚の基板の貼合せ面同士を対向配置し、2枚の基板の電極同士が絶縁性薄膜を介して電気的に接続される状態に位置合わせをして、2枚の基板を貼り合わせる。以上の手順により、上述した構成の半導体装置が得られる。以上のような構成の半導体装置およびその製造方法では、絶縁性薄膜を介して第1基板と第2基板とが貼り合わせられたことにより、第1基板の貼合せ面と第2基板の貼合せ面とが直接接合されることがない。したがって、これらの貼合せ面が直接接合された構成において接合界面に生じていたボイドの発生が防止される。以上の結果、本技術によれば、2枚の基板を貼り合わせて電極同士を接続させた構成において、接合界面におけるボイドの発生を防止でき、これにより2枚の基板間の接合強度が増して信頼性の向上が図られた半導体装置を得ることが可能になる。以下、本技術の実施の形態を、図面に基づいて次に示す順に説明する。1.本実施形態の半導体装置の概略構成例2.本実施形態の半導体装置の構成3.本実施形態の半導体装置の製造における第1基板センサ基板の作製手順4.本実施形態の半導体装置の製造における第2基板回路基板の作製手順5.本実施形態の半導体装置の製造における基板の貼り合わせ手順6.本実施形態の半導体装置を用いた電子機器の一例≪1.本実施形態の半導体装置の概略構成例≫図1に、本技術が適用される半導体装置の一例として、固体撮像装置の概略構成を示す。この図1に示す半導体装置1は、センサ基板としての第1基板2と、この第1基板2に対して積層された状態で貼り合せらされた回路基板としての第2基板7とを含む、いわゆる3次元構造の半導体装置固体撮像装置である。このうち、第1基板2には、光電変換部を含む複数の画素3が規則的に2次元配列された画素領域4が設けられている。この画素領域4には、複数の画素駆動線5が行方向に配線され、複数の垂直信号線6が列方向に配線されており、1つの画素3が1本の画素駆動線5と1本の垂直信号線6とに接続される状態で配置されている。これらの各画素3には、光電変換部と、フローティングディフュージョンと、複数のトランジスタいわゆるMOSトランジスタおよび容量素子等で構成された画素回路とが設けられている。なお、複数の画素で画素回路の一部を共有している場合もある。また、第2基板7には、第1基板2に設けられた各画素3を駆動するための垂直駆動回路8、カラム信号処理回路9、水平駆動回路10、およびシステム制御回路11などの周辺回路が設けられている。≪2.本実施形態の半導体装置の構成≫図2は、本実施形態の半導体装置の構成を示す要部断面図であり、図1における3画素分の断面図である。以下、この要部断面図に基づいて、本実施形態の半導体装置の詳細な構成を説明する。図2に示す半導体装置1は、絶縁性薄膜12を挟持する状態で第1基板2の貼合せ面41と第2基板7の貼合せ面71が対向配置されて、第1基板2と第2基板7とが貼り合わせられた3次元構造の固体撮像装置である。本実施形態においては、絶縁性薄膜12を介して第1基板2と第2基板7とが貼り合わせられた構造が特徴的である。ここで、第1基板2は、半導体層2a、配線層2b、および電極層2cが、第2基板7とは反対側から順に積層されており、さらに電極層2cの表面が第2基板7に対する貼合せ面41として構成されている。一方、第2基板7は、半導体層7a、配線層7b、および電極層7cが、第1基板2の反対側から順に積層されており、さらに電極層7cの表面が第1基板2に対する貼合せ面71として構成されている。また、第1基板2における第2基板7と反対側の面には、保護膜15、カラーフィルタ層17、およびオンチップレンズ19が図示される順に積層されている。次に、第1基板2および第2基板7を構成する各層、および絶縁性薄膜12の詳細な構成を順次説明し、さらに、保護膜15、カラーフィルタ層17、およびオンチップレンズ19の構成を順次説明する。[半導体層2a第1基板2側]第1基板2側の半導体層2aは、例えば単結晶シリコンからなる半導体基板20を薄膜化したものである。この半導体層2aにおいて、カラーフィルタ層17やオンチップレンズ19等が配置されている第1面側には、例えばn型不純物層またはp型不純物層からなる光電変換部21が画素毎に設けられている。一方、半導体層2aの第2面側には、n型不純物層からなるフローティングディフュージョンFDおよびトランジスタTrのソース/ドレイン23、さらにはここでの図示を省略した他の不純物層などが設けられている。配線層2b第1基板2側]第1基板2において半導体層2a上に設けられた配線層2bは、半導体層2aとの界面側に、ゲート絶縁膜25を介して設けられた転送ゲートTGおよびトランジスタTrのゲート電極27、さらにはここでの図示を省略した他の電極を有している。これらの転送ゲートTGおよびゲート電極27は、層間絶縁膜29で覆われており、層間絶縁膜29に形成された溝パターン内には埋込配線31が設けられている。この埋込配線31は、溝パターンの内壁を覆うバリアメタル層31aと、バリアメタル層31aを介して溝パターンに埋め込まれた銅Cuからなる配線層31bとにより構成されている。なお、以上のような配線層2bは、さらに積層された多層配線層として構成されていてもよい。[電極層2c第1基板2側]第1基板2において配線層2b上に設けられた電極層2cは、配線層2bとの界面側に、銅Cuに対する拡散防止絶縁膜32と、これに積層された第1絶縁膜35とを備えている。第1絶縁膜35は、例えばTEOS膜からなり、第1絶縁膜35に形成された溝パターン内には、埋込電極として第1電極33が設けられている。なおTEOS膜とは、TEOSガスTetraEthoxySilaneガス:組成SiOC2H54を原料ガスとする化学気相成長法ChemicalVaporDeposition:以下CVD法により成膜された酸化シリコン膜である。そして、第1電極33は、溝パターンの内壁を覆うバリアメタル層33aと、バリアメタル層33aを介して溝パターンに埋め込まれた銅Cuからなる第1電極膜33bとにより構成されている。このような構成の電極層2cの表面が、第2基板7に対する第1基板2側の貼合せ面41となっている。貼合せ面41は、第1電極33および第1絶縁膜35が露出して構成されており、例えば化学的機械研磨ChemicalMechanicalPolishing:以下CMPによって平坦化された状態となっている。なお、ここでの図示は省略したが、第1絶縁膜35に設けられた溝パターンの一部は、配線層2bに設けた埋込配線31に達しており、この溝パターン内部に埋め込まれた第1電極33が必要に応じて埋込配線31に接続された状態となっている。[半導体層7a第2基板7側]一方、第2基板7側の半導体層7aは、例えば単結晶シリコンからなる半導体基板50を薄膜化したものである。この半導体層7aにおいて、第1基板2側の表面層には、トランジスタTrのソース/ドレイン51、さらにはここでの図示を省略した不純物層などが設けられている。配線層7b第2基板7側]第2基板7において半導体層7a上に設けられた配線層7bは、半導体層7aとの界面側に、ゲート絶縁膜53を介して設けられたゲート電極55、さらにはここでの図示を省略した他の電極を有している。これらのゲート電極55および他の電極は、層間絶縁膜57で覆われており、層間絶縁膜57に形成された溝パターン内には埋込配線59が設けられている。埋込配線59は、溝パターンの内壁を覆うバリアメタル層59aと、バリアメタル層59aを介して溝パターンに埋め込まれた銅Cuからなる配線層59bとにより構成されている。なお、以上のような配線層7bは、多層配線層構造としてもよい。[電極層7c第2基板7側]第2基板7において配線層7b上に設けられた電極層7cは、配線層7bとの界面側に、銅Cuに対する拡散防止絶縁膜61と、この上部に積層された第2絶縁膜69とを備えている。第2絶縁膜69は例えばTEOS膜からなり、第2絶縁膜69に形成された溝パターン内には、埋込電極として第2電極67が設けられている。第2電極67は、溝パターンの内壁を覆うバリアメタル層67aと、バリアメタル層67aを介して溝パターンに埋め込まれた銅Cuからなる第2電極膜67bとにより構成されている。この第2電極67は、第1基板2側の第1電極33と対応するように配置され、絶縁性薄膜12を介した状態で第1基板2側の第1電極33と電気的に接続されている。このような電極層7cの表面が、第1基板2に対する第2基板7側の貼合せ面71となっている。貼合せ面71は、第2電極67および第2絶縁膜69が露出して構成されており、例えばCMPによって平坦化された状態となっている。[絶縁性薄膜12]絶縁性薄膜12は、第1基板2側の貼合せ面41と第2基板7側の貼合せ面71との間に狭持されており、貼合せ面41および貼合せ面71の全面を覆っている。すなわち、第1基板2と第2基板7とは、この絶縁性薄膜12を介して貼り合わせられている。上述のような絶縁性薄膜12は、例えば、酸化膜および窒化膜からなり、半導体に一般的に使用されている酸化膜および窒化膜が用いられる。以下に、絶縁性薄膜12の構成材料について詳しく説明する。絶縁性薄膜12が酸化膜からなる場合は、例えば、酸化シリコンSiO2、ハフニアHfO2を用いる。絶縁性薄膜12が酸化膜からなり、第1電極33および第2電極67が銅Cuからなる場合は、これら電極材料である銅Cuが絶縁性薄膜12中に拡散しやすい。このような銅Cuの拡散によって絶縁性薄膜12の電気抵抗が下がるので、絶縁性薄膜12を介した第1電極33と第2電極67との間の導電性が向上する。それゆえ、絶縁性薄膜12が酸化膜からなる場合には、絶縁性薄膜12を多少厚く成膜してもよい。絶縁性薄膜12が窒化膜からなる場合は、例えば、窒化シリコンSiNを用いる。窒化膜からなる絶縁性薄膜12は、第1電極33および第2電極67に対する拡散防止性を有する。これにより、同一基板内においては、絶縁性薄膜12を介して同一基板の電極間に生じるリーク電流を防止できる。すなわち、第1基板2においては、絶縁性薄膜12を介して生じる隣接する第1電極33間のリーク電流を防止できる。これと同様に、第2基板7においては、絶縁性薄膜12を介して生じる隣接する第2電極67間のリーク電流を防止できる。一方、異なる基板間においては、電極材料が対向する基板側の絶縁膜に拡散することを防止できる。すなわち、第1基板2側の第1電極33が、対向する第2基板7側の第2絶縁膜69に拡散することを防止できる。同様に、第2基板7側の第2電極67が、対向する第1基板2側の第1絶縁膜35に拡散することを防止できる。それゆえ、各基板の貼合せ面における絶縁膜が露出している部分に、対向する基板側の電極に対する拡散防止材料からなるバリア膜を設ける必要がない。また特に本実施形態では、絶縁性薄膜12を介した状態で、第1基板2側の第1電極33と第2基板7側の第2電極67とが電気的に接続されていることが重要である。そのため、絶縁性薄膜12の膜厚は極めて薄い。その膜厚は、絶縁性薄膜12の材料により異なるものの、例えば、酸化シリコンSiO2、ハフニアHfO2等の酸化物や、その他のほとんどの材料において、およそ2nm以下である。ただし、絶縁性薄膜12の膜質によっては、さらに厚い膜を用いた場合もある。このような絶縁性薄膜12を介して対向配置された第1電極33と第2電極67との間には、トンネル電流が流れる。また、一定以上の電圧を印加して絶縁破壊を起こすことにより、これら第1電極33と第2電極67との間は完全な導通状態となり電流が流れる。なお、本実施形態の半導体装置1において、絶縁性薄膜12は、上述の一層の構造に限らず、同じ材料による積層構造であってもよく、また異なる材料による積層構造であってもよい。[保護膜15、カラーフィルタ層17、オンチップレンズ19]保護膜15は、第1基板2の光電変換部21を覆って設けられている。この保護膜15は、パッシベーション性を有する材料膜で構成され、例えば酸化シリコン膜、窒化シリコン膜、または酸窒化シリコン膜などが用いられる。カラーフィルタ層17は、各光電変換部21に対応して1対1で設けられた各色のカラーフィルタで構成されている。各色のカラーフィルタの配列が限定されることはない。オンチップレンズ19は、各光電変換部21およびカラーフィルタ層17を構成する各色のカラーフィルタに対応して1対1で設けられ、各光電変換部21に入射光が集光されるように構成されている。[本実施形態の半導体装置の構成による効果]上述のように構成された本実施形態の半導体装置1は、図2に示すように、絶縁性薄膜12を介して第1基板2と第2基板7とが貼り合わせられたことにより、第1基板2の貼合せ面41と第2基板7の貼合せ面71とが直接接することはない。したがって、これらの貼合せ面が直接接合された構成において接合界面に生じていたボイドの発生が防止される。これにより、2枚の基板間の接合強度が増して信頼性の向上が図られた半導体装置を得ることが可能になる。特に第1絶縁膜35および第2絶縁膜69がTEOS膜からなる場合には、TEOS膜表面にOH基が多く存在するため、TEOS膜からなる絶縁膜同士が直接接合する接合界面において、脱水縮合によるボイドが発生する。このように絶縁膜がTEOS膜である場合においても、本実施形態の半導体装置1では、絶縁性薄膜12を介して基板を貼り合わせるので、TEOS膜同士が直接接合することはなく、脱水縮合によるボイドの発生を防止できる。これにより、2枚の基板間の接合強度が増して信頼性の向上が図られた半導体装置を得ることが可能になる。≪3.本実施形態の半導体装置の製造における第1基板センサ基板の作製手順≫図3は上述した本実施形態の半導体装置の製造に用いる第1基板2の作製手順を示す断面工程図その1であり、図4はこの図3に続く断面工程図その2である。以下、これらの図に基づいて本実施形態に用いる第1基板2センサ基板の作製手順を説明する。図3Aに示すように、例えば単結晶シリコンからなる半導体基板20を用意する。この半導体基板20の所定深さにn型不純物層からなる光電変換部21を形成し、さらに光電変換部21の表面層に、n型不純物層からなる電荷転送部やp型不純物層からなる正孔用の電荷蓄積部を形成する。また半導体基板20の表面層に、n型不純物層からなるフローティングディフュージョンFD、およびソース/ドレイン23、さらにはここでの図示を省略した他の不純物層を形成する。次に、半導体基板20上に、ゲート絶縁膜25を成膜し、さらにこの上部に転送ゲートTGおよびゲート電極27を形成する。ここで、転送ゲートTGはフローティングディフュージョンFDと光電変換部21との間に形成され、ゲート電極27は、ソース/ドレイン23間に形成される。またこれと同一工程により、ここでの図示を省略した他の電極を形成する。なお、ここまでの工程は、通常の作製手順を適宜選択して行なってもよい。その後、ゲート絶縁膜25上に、転送ゲートTGおよびゲート電極27を覆う状態で、例えば酸化シリコンからなる層間絶縁膜29を成膜する。さらに層間絶縁膜29に溝パターンを形成し、この溝パターン内にバリアメタル層31aを介して配線層31bを埋め込んでなる埋込配線31を形成する。この埋込配線31は、必要箇所で転送ゲートTGに接続して形成される。またここでの図示は省略したが、一部の埋込配線31は、必要箇所でソース/ドレイン23に接続して形成される。以上により、埋込配線31を備えた配線層2bを得る。なお、この埋込配線31の形成には、図3B以下を用いて説明する埋込配線技術を適用する。続いて、配線層2b上に、拡散防止絶縁膜32を成膜し、さらにこの上に第1絶縁膜35を成膜する。例えばTEOSガスを用いたCVD法により、TEOS膜からなる第1絶縁膜35を成膜する。その後、この第1絶縁膜35に、以下に説明する埋込配線技術を適用して、第1電極33を形成する。図3Bに示すように、第1絶縁膜35に溝パターン35aを形成する。ここでの図示は省略したが、溝パターン35aは、必要な箇所では埋込配線31に達する形状で形成される。図3Cに示すように、溝パターン35aの内壁を覆う状態でバリアメタル層33aを成膜し、この上部に溝パターン35aを埋め込む状態で第1電極膜33bを成膜する。バリアメタル層33aは、第1電極膜33bが第1絶縁膜35に拡散することを防ぐようなバリア性のある材料で構成され、一方、第1電極膜33bは銅Cuからなるが、これに限らず、導電性のある材料により構成される。図4Dに示すように、CMP法により、バリアメタル層33aが露出するまで第1電極膜33bを平坦化除去し、さらに、第1絶縁膜35が露出するまでバリアメタル層33aを平坦化除去する。これにより、溝パターン35a内にバリアメタル層33aを介して第1電極膜33bを埋め込んでなる第1電極33を形成する。以上により、第1電極33を備えた電極層2cを得る。以上の工程により、第1電極33と第1絶縁膜35とが露出された平坦な貼合せ面41を有する第1基板2が、センサ基板として作製される。なお、必要に応じて、貼合せ面41に対して、ウェット処理またはプラズマ処理による前処理を施しておく。ここまでの工程は、通常の工程手順で行えばよく、また特に工程手順が限定されることはなく、適宜の手順で行うことができる。本技術では、次の絶縁性薄膜の成膜が特徴的な工程となる。[絶縁性薄膜の成膜手順]図4Eに示すように、第1基板2における貼合せ面41の全面を覆う状態で、原子層堆積法AtomicLayerDeposition:以下ALD法によって絶縁性薄膜12aを成膜する。ALD法の手順について、概略を説明する。まず、成膜される薄膜の構成元素を含有する第1反応物と第2反応物とを準備する。成膜工程として、基板上に、第1反応物を含むガスを供給して吸着反応させる第1工程と、第2反応物を含むガス供給して吸着反応させる第2工程とがあり、この工程の間には不活性ガスを流して、未吸着の反応物をパージする。この成膜工程を1サイクル行なうことで原子層1層を堆積させ、繰り返すことにより所望膜厚の成膜をする。なお、第1工程と第2工程は、どちらを先に行なってもよい。以上のような成膜方法がALD法であり、次のような特徴がある。ALD法は、上述のように、成膜工程のサイクルを繰り返して成膜する方法であり、このサイクル数の調整によって、成膜する膜厚を原子層単位で高精度に制御した成膜が可能である。このようなALD法を絶縁性薄膜12aの成膜に適用すると、極めて薄い絶縁性薄膜12aであっても膜厚制御性よく成膜できる。ALD法は、さらに約500°C以下の低温プロセスでの成膜が可能な方法である。絶縁性薄膜12aの成膜時には、すでに電極層2cが形成されているため、電極層2cを構成する金属への耐熱性を考慮する必要があり、絶縁性薄膜12aの成膜には低温プロセスが要求される。そこで、このようなALD法を絶縁性薄膜12aの成膜に適用すると、低温プロセスにより電極層2cを劣化させることなく絶縁性薄膜12aを成膜できる。ALD法は、上述のように、原子層を1層ずつ堆積させて成膜する方法である。このようなALD法を絶縁性薄膜12aの成膜に適用すると、CMPにより超平坦化された基板表面の凹凸を悪化させることなく、平坦かつ均一な絶縁性薄膜12で貼合せ面41の全面を覆うことができる。以下に、一例として、酸化膜または窒化膜からなる絶縁性薄膜12aのALD法による成膜条件について、具体的に説明する。絶縁性薄膜12aが酸化膜SiO2、HfO2等からなる場合、上述のALD法において、第1反応物をSi含有反応物またはHf含有反応物とし、第2反応物をO含有反応物とする。これらの反応物を供給して吸着反応させる工程を交互に繰り返すことによって、酸化膜SiO2またはHfO2からなる絶縁性薄膜12aを貼合せ面41上に成膜する。ここで、Si含有反応物は、例えば、シランSiH4、ジクロロシランH2SiCl2等のガス状で供給可能な物質を用いる。Hf含有反応物は、テトラキスジメチルアミノハフニウムHf[NCH32]4等を用いる。O含有反応物は、水蒸気ガス、オゾンガス等を用いる。一方、絶縁性薄膜12aが窒化膜SiN等からなる場合、上述のALD法において、第1反応物をSi含有反応物とし、第2反応物をN含有反応物とする。これらの反応物を供給して吸着反応させる工程を交互に繰り返すことによって、窒化膜SiNからなる絶縁性薄膜12aを貼合せ面41上に成膜する。ここで、N含有反応物は、例えば、窒素ガスやアンモニアガス等を用いる。O含有反応物は、水蒸気ガス、オゾンガス等を用いる。以上により、第1基板2上に、貼合せ面41の全面を覆う状態で、極めて薄い均一な絶縁性薄膜12aを成膜する。≪4.本実施形態の半導体装置の製造における第2基板回路基板の作製手順≫図5は、上述した本実施形態の半導体装置の製造に用いる第2基板7の作製手順を説明するための断面工程図である。以下、この図に基づいて本実施形態に用いる第2基板7回路基板の作製手順を説明する。図5Aに示すように、例えば単結晶シリコンからなる半導体基板50を用意する。この半導体基板50の表面層に、各導電型のソース/ドレイン51、およびここでの図示を省略した他の不純物層を形成する。これにより、半導体層7aを得る。次に、半導体層7aの上に、ゲート絶縁膜53を成膜し、さらにこの上部にゲート電極55を形成する。ゲート電極55は、ソース/ドレイン51間に形成される。また、これと同一工程で、ここでの図示を省略した他の電極を形成する。続いて、ゲート絶縁膜53の上に、ゲート電極55を覆う状態で、例えば酸化シリコンからなる層間絶縁膜57を成膜する。この層間絶縁膜57の溝パターン内にバリアメタル層59aを介して配線層59bを埋め込んでなる埋込配線59を形成し、埋込配線59を備えた配線層7bを得る。ここでの埋込配線59の形成は、上述した第1電極33の形成と同様に、埋込配線技術を適用して行なう。その後、配線層7b上に拡散防止絶縁膜61を介して、例えばTEOS膜からなる第2絶縁膜69を積層させて成膜する。これにより、第2絶縁膜69の溝パターン内にバリアメタル層67aを介して第2電極膜67bを埋め込んでなる第2電極67を形成し、第2電極67を備えた電極層7cを得る。ここでの第2電極67の形成は、上述した第1電極33の形成と同様にして行なう。以上の工程により、第2電極67と第2絶縁膜69とが露出された平坦な貼合せ面71を有する第2基板7が、回路基板として作製される。ここまでの工程は、通常の工程手順で行えばよく、また特に工程手順が限定されることはなく、適宜の手順で行うことができる。本技術では、次の絶縁性薄膜の成膜、および基板の貼り合わせが特徴的な工程となる。図5Bに示すように、第1基板2側の絶縁性薄膜12aと同様にして、貼合せ面71の上に、ALD法により絶縁性薄膜12bを成膜する。これにより、第2基板7上に、貼合せ面71の全面を覆う状態で、極めて薄い均一な絶縁性薄膜12bを成膜する。なお、絶縁性薄膜12bは、第1基板2側の絶縁性薄膜12aと異なる膜でもよいが、同じ膜でもよい。≪5.本実施形態の半導体装置の製造における基板の貼り合わせ手順≫図6および図7を用いて、貼合せ面41上に絶縁性薄膜12aを成膜した第1基板2と、貼合せ面71上に絶縁性薄膜12bを成膜した第2基板7との貼り合わせ手順を説明する。図6に示すように、絶縁性薄膜を介した状態で第1基板2の貼合せ面41と第2基板7の貼合せ面71とを対向配置させ、さらに、第1基板2の第1電極33と、第2基板7の第2電極67とが対応するように位置合わせする。図示した例では、第1電極33と第2電極67とが1:1で対応している状態を示したが、対応状態はこれに限定されることはない。図7に示すように、第1基板2上の絶縁性薄膜12aと、第2基板7上の絶縁性薄膜12bとを対向させた状態で熱処理を行うことにより、絶縁性薄膜12aと絶縁性薄膜12bとの間の接合をする。このような熱処理は、第1基板2および第2基板7に形成された素子や配線に影響のない範囲で、絶縁性薄膜12同士が十分に接合する温度および時間で行われる。例えば、第1電極33および第2電極67が、銅Cuを主とする材料で構成される場合、200°C~600°Cで1~5時間程度の熱処理が行われる。このような熱処理は、加圧雰囲気下で行ってもよく、または、第1基板2と第2基板7とを両面側から押圧した状態で行ってもよい。一例として、400°Cで4時間の熱処理を行うことで、絶縁性薄膜12を介した第1電極33と第2電極67との間の接続を行なう。これにより、絶縁性薄膜12aと絶縁性薄膜12bとの間が接合され、第1基板2と第2基板7とが貼り合わせられる。ここで、上述のように第1基板2および第2基板7の両方の貼合せ面41,71上に絶縁性薄膜12a,12bが成膜される場合は、その絶縁性薄膜12a,12bが同じ材料であっても、異なる材料であってもよい。なお、本実施形態の半導体装置の製造方法では、第1基板2および第2基板7のうちどちらか一方の基板の貼合せ面のみに絶縁性薄膜を成膜してもよい。例えば、第1基板2の貼合せ面41上のみに絶縁性薄膜12aを成膜して、第1基板2側の絶縁性薄膜12aと第2基板7側の貼合せ面71との間の接合により、第1基板2と第2基板7を貼り合わせてもよい。以上のように、第1基板2と第2基板7とを貼り合わせた後、第1基板2側の半導体基板20を薄膜化して半導体層2aとし、光電変換部21を露出させる。また必要に応じて、第2基板7側の半導体層7aにおいて、半導体基板50を薄膜化してもよい。その後は図2に示すように、第1基板2における光電変換部21の露出面上に保護膜15を成膜し、さらに保護膜15上にカラーフィルタ層17およびオンチップレンズ19を形成し、半導体装置固体撮像装置1を完成させる。[本実施形態の半導体装置の製造方法による効果]上述のような本実施形態の半導体装置の製造方法では、第1基板2および第2基板7の上にそれぞれ絶縁性薄膜12a,12bを成膜し、この絶縁性薄膜12a,12bが成膜された面同士を接合することにより、第1基板2と第2基板7を貼り合わせている。このため、CMPにより平坦化処理された貼合せ面41,71同士を直接接合する場合と比較して、絶縁性薄膜12a,12bが成膜された面同士の接合によって、第1基板2と第2基板7を貼り合わせる本実施形態の半導体装置1は接合性がよい。なお、第1基板2の貼合せ面41上にのみ絶縁性薄膜12aを成膜した場合であっても、第1基板2側の絶縁性薄膜12aと第2基板7側の貼合せ面71との間の接合になり、貼合せ面41,71同士を直接接合する場合よりも基板の接合性がよい。例えば、CMPにより平坦化処理された貼合せ面41,71は、CMPの工程において貼合せ面41,71を構成する第1絶縁膜35および第2絶縁膜69が含水する可能性がある。また、この貼合せ面41,71を構成する第1絶縁膜35および第2絶縁膜69がTEOS膜からなる場合であれば、そのTEOS膜の成膜条件ゆえに、もともと含水率の高い膜として第1絶縁膜35および第2絶縁膜69が形成される。したがって、このような含水している貼合せ面41,71同士を直接接合する場合、貼合せ後の熱処理において、脱ガスが接合界面に集中しボイドを形成する。しかしながら、本実施形態では、貼合せ面41,71の全面を絶縁性薄膜12a,12bで覆うことにより、脱ガスが接合界面に集中することを防止しボイドの発生を抑えることが可能である。特に、第1基板2の貼合せ面41上の絶縁性薄膜12aと第2基板7の貼合せ面71上の絶縁性薄膜12bが、同一材料膜で構成されている場合は、同一材料膜同士の接合となるので、より強固な接合が可能になる。これにより、基板の接合強度が増して信頼性の向上が図られた半導体装置を得ることができる。さらには、絶縁性薄膜12a,12bの成膜をALD法により行なったことにより、次のような効果もある。まず、ALD法は原子層単位の成膜により膜厚制御性のよい方法なので、極めて薄い絶縁性薄膜を成膜できる。これにより、第1基板2側の第1電極33と第2基板7側の第2電極67とが絶縁性薄膜12を介して対向配置された構造であっても、この絶縁性薄膜12が極めて薄い膜厚であるので、第1電極33と第2電極67との間の電気的な接続が可能となる。次に、ALD法は原子層単位の成膜により膜厚均一性のよい方法なので、CMPにより平坦化された貼合せ面41,71の平坦性を維持して、均一な絶縁性薄膜12a,12bを第1基板2および第2基板7の上に成膜する。このような絶縁性薄膜12a,12bの成膜された平坦な接合面同士によって接合が図られるので、密着性に優れた接合が行なわれ、接合強度の向上した基板の接合が可能となる。続いて、ALD法は低温プロセスでの成膜をする方法なので、第1基板2側の電極層2cおよび第2基板7側の電極層7cを構成する金属が高熱により劣化することなく、第1基板2および第2基板7の上に絶縁性薄膜12a,12bを成膜できる。最後に、ALD法は原子層単位の成膜方法なので、成膜された絶縁性薄膜12a,12bは緻密な膜であって含水率が極めて低い。含水率の低い絶縁性薄膜12a,12bの成膜された接合面同士による接合となるので、接合面にボイドの発生する虞は全くない。以上により、基板の接合強度が増して信頼性の向上が図られた半導体装置が得られる。≪6.本実施形態の半導体装置を用いた電子機器の一例≫上述の本実施形態で説明した本技術に係る半導体装置固体撮像装置は、例えばデジタルカメラやビデオカメラ等のカメラシステム、さらには撮像機能を有する携帯電話、あるいは撮像機能を備えた他の機器などの電子機器に適用することができる。図8は、本技術に係る電子機器の一例として、固体撮像装置を用いたカメラの構成図を示す。本実施形態に係るカメラ91は、静止画像又は動画撮影可能なビデオカメラを例としたものである。このカメラ91は、固体撮像装置92と、固体撮像装置92の光電変換部に入射光を導く光学系93と、シャッタ装置94と、固体撮像装置92を駆動する駆動回路95と、固体撮像装置92の出力信号を処理する信号処理回路96とを有する。固体撮像装置92は、上述した本実施形態で説明した構成の半導体装置1が適用される。光学系光学レンズ93は、被写体からの像光入射光を固体撮像装置92の撮像面上に結像させる。これにより、固体撮像装置92内に、一定期間信号電荷が蓄積される。このような光学系93は、複数の光学レンズから構成された光学レンズ系としてもよい。シャッタ装置94は、固体撮像装置92への光照射期間および遮光期間を制御する。駆動回路95は、固体撮像装置92およびシャッタ装置94に駆動信号を供給し、供給した駆動信号タイミング信号により、固体撮像装置92の信号処理回路96への信号出力動作の制御、およびシャッタ装置94のシャッタ動作を制御する。すなわち、駆動回路95は、駆動信号タイミング信号の供給により、固体撮像装置92から信号処理回路96への信号転送動作を行う。信号処理回路96は、固体撮像装置92から転送された信号に対して、各種の信号処理を行う。信号処理が行われた映像信号は、メモリなどの記憶媒体に記憶され、或いは、モニタに出力される。以上説明した本実施形態に係る電子機器によれば、センサ基板と回路基板とを積層させた信頼性の高い3次元構造の半導体装置1を固体撮像装置として用いたことにより、撮像機能を有する電子機器の小型化および信頼性の向上を図ることが可能になる。なお、本技術は以下のような構成も取ることができる。1第1電極および第1絶縁膜を露出させた貼合せ面を有する第1基板と、前記第1基板の貼合せ面を覆う絶縁性薄膜と、第2電極および第2絶縁膜を露出させた貼合せ面を有し、当該貼合せ面と前記第1基板の貼合せ面との間で前記絶縁性薄膜を挟持すると共に、前記第1電極と当該第2電極が前記絶縁性薄膜を介して電気的に接続された状態で前記第1基板に貼り合わせられた第2基板とを備える半導体装置。2前記絶縁性薄膜は酸化膜である1記載の半導体装置。3前記絶縁性薄膜は窒化膜である1記載の半導体装置。4前記絶縁性薄膜は、積層構造である1~3の何れかに記載の半導体装置。5前記絶縁性薄膜は、前記各貼合せ面の全面を覆う状態で設けられた1~4の何れかに記載の半導体装置。6前記第1基板の貼合せ面、および前記第2基板の貼合せ面は、平坦化面である1~5の何れかに記載の半導体装置。7電極および絶縁膜が露出された貼合せ面を有する2枚の基板を用意することと、前記2枚の基板のうち少なくとも一方の貼合せ面を覆う状態で、絶縁性薄膜を成膜することと、前記絶縁性薄膜を介して前記2枚の基板の貼合せ面同士を対向配置し、前記2枚の基板の電極同士が前記絶縁性薄膜を介して電気的に接続される状態に位置合わせをして、前記2枚の基板を貼り合わせることとを行なう半導体装置の製造方法。8前記2枚の基板の両方に、前記絶縁性薄膜を成膜する7記載の半導体装置の製造方法。9前記2枚の基板の両方に、同じ材料からなる前記絶縁性薄膜を成膜する7または8記載の半導体装置の製造方法。10原子層蒸着法により前記絶縁性薄膜を成膜する7~9の何れかに記載の半導体装置の製造方法。11前記2枚の基板の貼合せ面は、平坦化処理によって形成されている7~10の何れかに記載の半導体装置の製造方法。"