"入射光を信号電荷に変換する光電変換部を有する複数の画素部と、前記信号電荷を蓄積し、信号電圧に変換するフローティングディフュージョン部と、前記信号電圧をデジタル信号に変換するアナログデジタル変換部と、リセットパルスが入力されることで、前記フローティングディフュージョン部に蓄積された信号電荷を破棄するリセット部と、前記画素部の信号電荷をそれぞれ信号電圧に変換する第1モードの場合、第1のLowレベルを有する第1のリセットパルスを生成し、前記複数の画素の信号電荷を加算して前記信号電圧に変換する第2モードの場合、前記第1のLowレベルより低い第2のLowレベルを有する第2のリセットパルスを生成して、前記リセット部に供給するリセットパルス生成部と、を備える撮像装置。前記リセット部が有するトランジスタに供給する第1バイアス電圧及び前記第1バイアス電圧より低い第2バイアス電圧を生成するバイアス生成部を有し、前記リセットパルス生成部は、前記バイアス生成部が前記第1バイアス電圧を生成する場合に前記第2リセットパルスを生成し、前記第2バイアス電圧を生成する場合に前記第1リセットパルスを生成する請求項1に記載の撮像装置。前記第1バイアス電圧及び第2バイアス電圧に基づき、前記第1のLowレベル及び前記第2のLowレベルを生成するLowレベル生成部を有する請求項1に記載の撮像装置。前記第2リセットパルスは、前記第1リセットパルスよりパルス幅が狭い請求項1に記載の撮像装置。撮像装置と、前記光電変換部に前記入射光を導く光学レンズと、前記電気信号を処理する信号処理回路と、を備え前記撮像装置は、入射光を信号電荷に変換する光電変換部を有する複数の画素部と、前記信号電荷を蓄積し、信号電圧に変換するフローティングディフュージョン部と、前記信号電圧をデジタル信号に変換するアナログデジタル変換部と、リセットパルスが入力されることで、前記フローティングディフュージョン部に蓄積された信号電荷を破棄するリセット部と、前記画素の信号電荷をそれぞれ信号電圧に変換する第1モードの場合、第1のLowレベルを有する第1のリセットパルスを生成し、前記複数の画素の信号電荷を加算して前記信号電圧に変換する第2モードの場合、前記第1のLowレベルより低い第2のLowレベルを有する第2のリセットパルスを生成して、前記リセット部に供給するリセットパルス生成部と、を備える電子機器。しかしながら、特許文献1に開示される撮像装置では、A/D変換時のセトリング期間を確保できず、正しい基準電位を検出できない可能性がある。結果、ジッタノイズ等の影響により信号処理後の画像信号が劣化してしまう可能性がある。特に静止画モードの場合、動画モードの場合より信号処理量が多くなり、1画素にかけられる信号処理時間が短くなる。それに伴い、A/D変換時のセトリング期間も短くなり、正しい基準電位を検出できなくなる可能性が大きくなる。本開示は、上述の点を鑑みてなされたものであり、特に静止画モード時にA/D変換時のセトリング期間を確保でき、画像信号の劣化を抑制できる撮像装置、及び電子機器を提供するものである。本開示に係る撮像装置は、入射光を信号電荷に変換する光電変換部を有する複数の画素部と、前記信号電荷を蓄積し、信号電圧に変換するフローティングディフュージョン部と、前記信号電圧をデジタル信号に変換するアナログデジタル変換部と、リセットパルスが入力されることで、前記フローティングディフュージョン部に蓄積された信号電荷を破棄するリセット部と、前記画素部の信号電荷をそれぞれ信号電圧に変換する第1モードの場合、第1のLowレベルを有する第1のリセットパルスを生成し、前記複数の画素の信号電荷を加算して前記信号電圧に変換する第2モードの場合、前記第1のLowレベルより低い第2のLowレベルを有する第2のリセットパルスを生成して、前記リセット部に供給するリセットパルス生成部と、を備える。本開示に電子機器係るは、撮像装置と、前記光電変換部に前記入射光を導く光学レンズと、前記電気信号を処理する信号処理回路と、を備え前記撮像装置は、入射光を信号電荷に変換する光電変換部を有する複数の画素部と、前記信号電荷を蓄積し、信号電圧に変換するフローティングディフュージョン部と、前記信号電圧をデジタル信号に変換するアナログデジタル変換部と、リセットパルスが入力されることで、前記フローティングディフュージョン部に蓄積された信号電荷を破棄するリセット部と、前記画素の信号電荷をそれぞれ信号電圧に変換する第1モードの場合、第1のLowレベルを有する第1のリセットパルスを生成し、前記複数の画素の信号電荷を加算して前記信号電圧に変換する第2モードの場合、前記第1のLowレベルより低い第2のLowレベルを有する第2のリセットパルスを生成して、前記リセット部に供給するリセットパルス生成部と、を備える。本開示によれば、特に静止画モード時にA/D変換時のセトリング期間を確保でき、画像信号の劣化を抑制できる。第1実施形態図1は、第1実施形態に係る撮像装置1を示す図である。撮像装置1は、画素部10と、画素部10から信号電荷を読み出す垂直レジスタ20と水平レジスタ30と、信号電荷を蓄積し、信号電圧に変換するフローティングディフュージョン部40と、信号電圧を増幅する出力アンプ50と、増幅された信号電圧をデジタル信号に変換するアナログデジタルA/D変換部60と、フローティングディフュージョン部に蓄積された信号電荷を破棄するリセット部70と、リセットパルスを生成しリセット部70に供給するリセットパルス生成部80とを有する。画素部10は、マトリクス状に複数配置されている。画素部10は、図示を省略するが、それぞれ光電変換素子例えばフォトダイオードを有する。光電変換素子は、入射光を光電変換し、信号電荷を生成する。垂直レジスタ20は、画素部10の光電変換素子が生成した信号電荷を読み出し、水平レジスタ30へと転送する。水平レジスタ30は、垂直レジスタ20から受け取った信号電荷をフローティングディフュージョン部40に転送する。フローティングディフュージョン部40は、垂直レジスタ20から転送された信号電荷を蓄積する。フローティングディフュージョン部40は、蓄積した信号電荷を電圧の信号以下、信号電圧と称する。に変換し、出力アンプ50に渡す。出力アンプ50は、フローティングディフュージョン部40から受け取った信号電圧を増幅し、増幅信号を生成する。出力アンプ50は、増幅信号をA/D変換部60へ渡す。A/D変換部60は、受け取った増幅信号をデジタル信号に変換する。A/D変換部60は、デジタル信号を図示しない後段の信号処理部へと渡す。A/D変換部60から出力されたデジタル信号は、後段の信号処理部で様々な信号処理が施され画像信号へと変換される。リセットパルス生成部80は、図示しない制御部からの指示に応じてリセットパルスを生成する。リセットパルスには、第1のLowレベルを有する第1のリセットパルス、及び第1のLowレベルより高い第2のLowレベルを有する第2のリセットパルスが含まれる。リセットパルス生成部80は、図示しない制御部からの指示に応じて、第1又は第2のリセットパルスのいずれかを生成する。リセットパルス生成部80は、生成したリセットパルスをリセット部70に渡す。リセット部70は、リセットパルス生成部80からリセットパルスを受け取ると、リセットパルスに従い、フローティングディフュージョン部40に蓄積されている信号電荷を破棄するようにフローティングディフュージョン部40を制御する。次に、撮像装置1の撮影モードについて説明する。本実施形態に係る撮像装置1は、静止画モードと動画モードの2つの撮影モードを有する。まず、静止画モードについて簡単に説明する。本実施形態に係る静止画モードでは、撮像装置1は、例えばユーザーからの指示があった場合に画像信号を生成する。つまり、撮像装置1は、ユーザーからの指示に従い、全ての画素部10から信号電荷を読み出し画素信号を生成する。後述する動画モードと異なり、画素加算を行わない静止画モードを、全画素モードあるいは第1のモードとも称する。本実施形態に係る動画モードでは、撮像装置1は、例えばユーザーからの指示があった場合に画像信号の生成を開始する。静止画モードの場合は、撮像装置1はユーザーからの指示があった場合に例えば1つの画像信号を生成するが、動画モードの場合、撮像装置1は、ユーザーからの指示後、一定期間フレーム間隔毎に画像信号を生成する。動画モードの場合、撮像装置1は、短時間フレーム間隔とほぼ同等の時間で読み出した信号電荷に対し信号処理を施し、画素信号を生成しなければならない。そこで、本実施形態に係る撮像装置1は、複数の画素部10から読み出した信号電荷を加算してから、加算した信号電荷に対し信号処理を施す。このように、本実施形態に係る動画モードは、信号電荷を加算する。動画モードを、画素加算モードあるいは第2のモードとも称する。続いて、図2を用いてフローティングディフュージョン部40の詳細について説明する。図2に示すように、フローティングディフュージョン部40は、水平レジスタ30に隣接して設けられる。フローティングディフュージョン部40は信号線を介して出力アンプ50に接続されている。フローティングディフュージョン部40は、リセットゲート401を有している。リセットゲート401は、リセット部70と信号線を介して接続されており、リセット部70からの指示に従いフローティングディフュージョン部40に蓄積された信号電荷Qを破棄するように動作する。フローティングディフュージョン部40は、リセットゲート401と基板との間に形成されるポテンシャル402と水平レジスタ30との間に、水平レジスタ30から転送された信号電荷Qを蓄積する。出力アンプ50は、信号線を介して信号電荷Qを電圧値に変換した信号電圧を読み出す。出力アンプ50は、読み出した信号電圧を増幅する。図2aは、静止画モードの場合のフローティングディフュージョン部40を示す図であり、図2bは、動画モードの場合のフローティングディフュージョン部40を示す図である。動画モードの場合図2b、画素加算が行われているため、フローティングディフュージョン部40に蓄積される信号電荷Qの量が静止画モードの場合図2aより多くなる。図3を用いて、一般的な撮像装置1の動作について説明する。図3a、cは出力アンプ50から出力される増幅信号の一例を示す図であり、図3bはリセットパルス生成部80が生成するリセットパルスの一例を示す図である。撮像装置1は、1サイクル期間で1画素分動画モードの場合は複数画素を加算した分の信号電荷を読み出す。本実施形態に係る撮像装置1のリセット部70は、1サイクル期間中の期間Aでフローティングディフュージョン部40に蓄積された信号電荷を破棄する。一定期間B後の期間Cで、出力アンプ50は、フローティングディフュージョン部40から信号電圧を読み出し、増幅してA/D変換部60に出力する。リセットパルス生成部80は、図3bに示すリセットパルスを生成し、生成したリセットパルスをリセット部70に渡す。リセット部70は、リセットパルスにしたがい、図2に示すリセットゲート401に電圧を印加する。リセット部70は期間Aをのぞき、第1電圧Vr1をリセットゲート401に印加し、期間Aの間に図2に示すリセットゲート401に第1電圧Vr1より大きい第2電圧Vr2を印加する。リセット部70が期間Aをのぞき印加する第1電圧Vr1をリセットパルスのLowレベル、期間Aで印加する第2電圧Vr2をリセットパルスのHighレベルと称する。リセット部70がリセットゲート401に第1電圧Vr1を印加している間、ポテンシャル402は、図4aに示す高さに維持されている。そのため、リセットゲート401に第1電圧Vr1を印加している間は、フローティングディフュージョン部40に信号電荷Qを蓄積することができる。リセット部70がリセットゲート401に第2電圧Vr2を印加すると、図4bに示すように、ポテンシャル402の高さが第2電圧Vr2と第1電圧Vr1との差分に応じて低くなる。ポテンシャル402の高さが低くなることで、フローティングディフュージョン部40に蓄積されていた信号電荷Qがグランドに破棄される。リセット部70がリセットゲート401に第2電圧Vr2を印加している期間Aをリセット期間またはリセットパルスのパルス幅とも称する。このように、図3aの期間Aで、リセットゲート401に第2電圧Vr2を印加することで、リセット部70は、フローティングディフュージョン部40に蓄積された信号電荷Qを破棄し、フローティングディフュージョン部40をリセットする。A/D変換部60は、期間Bで基準電位の検出を行う。つまり、期間Bはセトリング期間である。A/D変換部60は、期間Cで信号電圧を読み出し、読み出した信号電圧をデジタル信号に変換する。例えば、撮像装置1の高性能化によって、画素部10の個数が増加した場合、1フレーム間隔が変わらないと、1画素の読み出し期間である1サイクル期間が短くなる。図3cに示すように一般にリセット部70がフローティングディフュージョン部40をリセットするリセット期間A及び信号電荷を読み出す読み出し期間Cの長さは既定のため、期間Bが短くなり、撮像装置1はセトリング期間を期間B’しか確保できなくなる。そこで、本実施形態では、撮像装置1の撮影モードに応じてリセット部70がリセットゲート401に印加する第1電圧Vr1を変更することで、図3cのリセット期間Aを短くできるようにする。リセット期間Aが短くなることで、図3cに示すように1サイクル期間が短くなったとしてもセトリング期間を確保することができるようになる。具体的には、動画モードの場合は、リセット部70は、図3bに示すリセットパルスに従い、リセットゲート401に第1及び第2電圧Vr1,Vr2を印加する。静止画モードの場合、図5aに示すリセットパルスに従い、リセット部70は、リセット期間をのぞく期間図5aの期間B,Cで、第1電圧Vr1より大きい第3電圧Vr3をリセットゲート401に印加し、リセット期間で第2電圧Vr2より大きい第4電圧Vr4を印加する。すなわち、リセット部70は、リセットパルスのLowレベルを第3電圧Vr3とし、Highレベルを第4電圧Vr4とする。リセット部70が、リセット期間を除く期間B,Cで、第1電圧Vr1より大きい第3電圧Vr3をリセットゲート401に印加すると、図5bに示すように、リセットゲート401下のポテンシャル402の高さが、リセットゲート401に第1電圧Vr1を印加した場合より低くなる。静止画モードの場合、画素加算を行っていないため、フローティングディフュージョン部40に蓄積される信号電荷Qの量は、画素加算を行っている動画モードの場合に比べて少ない。従って、図5に示すようにポテンシャル402の高さを動画モードの場合に比べ低くしてもフローティングディフュージョン部40に蓄積された信号電荷Qがあふれにくい。また、静止画モードの場合、ポテンシャル402の高さが動画モードの場合より低くしているため、フローティングディフュージョン部40に蓄積された信号電荷Qを破棄するために必要な期間リセット期間を短くすることができる。図4に示すように、フローティングディフュージョン部40に蓄積された信号電荷Qを破棄する場合、リセット部70は、リセットゲート401に高い電圧第1電圧Vr1又は第3電圧Vr3を印加し、ポテンシャル402の高さを信号電荷Qが破棄できる程度に低くする。上述したように、静止画モードの場合、ポテンシャル402の高さが動画モードの場合より低くなるようにしているため、信号電荷Qを破棄できる程度にポテンシャル402の高さを低くするために必要な時間を動画モードの場合より短縮することができる。従って、図5aに示すように、静止画モード時に信号処理が増加し1サイクル期間が短くなったとしても、静止画モード時にリセットゲートに印加する第3電圧Vr3を動画モードの場合より高く第3電圧Vr3>第1電圧Vr1とすることで、リセット期間期間A’を動画モードの場合と比較して短縮期間A’<期間Aとすることができる。これにより、静止画モード時に信号処理が増加し1サイクル期間が短くなったとしても、静止画モード時にリセットゲートに印加する第3電圧Vr3を動画モードの場合より高く第3電圧Vr3>第1電圧Vr1とすることで、A/D変換部60のセトリング期間期間Bを動画モードの場合と同程度確保することができる。なお、図5aでは、リセット時にポテンシャルの高さを変える大きさ、すなわち第3電圧Vr3と第4電圧Vr4との差を、動画モードの場合と同じとしている。つまり、第3電圧Vr3と第4電圧Vr4との差Vr4-Vr3が、第1電圧Vr1と第2電圧Vr2との差Vr2-Vr1と同じVr4-Vr3=Vr2-Vr1としたが、異なる値Vr4-Vr3≠Vr2-Vr1としてもよい。具体的には、リセット時に信号電荷Qを破棄できる値であれば、Vr4-Vr3≠Vr2-Vr1であってもよい。以上のように、本実施形態に係る撮像装置1では、静止画モード時にリセットゲート401に印加する第3電圧Vr3を、動画モード時に印加する第1電圧Vr1より大きくVr3>Vr1することで、リセット期間を短くすることができ、静止画モード時にA/D変換時のセトリング期間を確保することができるようになる。第2実施形態次に、第2実施形態に係る撮像装置2を説明する。第2実施形態では、動画モード時と静止画モード時とでリセットパルスのLowレベルを変更する方法の一例を説明する。本実施形態では、動画モードと静止画モードとでは基板バイアスが異なる点に着目し、リセットパルスのLowレベルを変更する。図6に本実施形態に係る撮像装置2を示す。撮像装置2は、図1に示す撮像装置1に加え、基板バイアス生成部90を備える。基板バイアス生成部90は、基板バイアス生成回路91、及びリセットパルスのLowレベルを生成するLowレベル生成回路92を有する。次に基板バイアス生成部90の詳細を説明する。図7は、基板バイアス生成部90の回路構成の一例を示す図である。図7に示すように、基板バイアス生成回路91は、入力端子Inから入力されるバイアス電圧bias及び制御端子Inc1,2から入力される制御信号に基づき、基板バイアスを生成し、出力端子Out1から図6に示す基板100に出力する。図6に示す基板100上には、画素部10、水平レジスタ30、フローティングディフュージョン部40、出力アンプ50等が形成されている。基板バイアス生成回路91は、基板100を介して、画素部10、水平レジスタ30、フローティングディフュージョン部40、出力アンプ50等に基板バイアスを供給する。図7に戻る。基板バイアス生成回路91は、撮影モードに応じて異なる基板バイアス第1基板バイアス及び第2基板バイアスを生成する。基板バイアス生成回路91は、制御信号の指示に従い第1基板バイアス又は第2基板バイアスを生成する。ここでは、基板バイアス生成回路91は、静止画モードの場合に第1基板バイアスを、動画モードの場合に第2基板バイアスを生成するものとする。図7に示す基板バイアス生成回路91は、第1、第2容量素子C1,C2、第1~第6抵抗素子R1~R6、及び第1~第3トランジスタT1~T4を備える。第1容量素子C1は、一端が入力端子Inに接続され、他端が接地されている。第1抵抗素子R1は、一端が入力端子Inに接続され、他端が第1トランジスタT1のコレクタ端子に接続されている。第1トランジスタT1のコレクタ端子は第1抵抗素子R1の他端に接続され、ベース端子は第2抵抗素子R2を介して制御端子Inc1に接続され、エミッタ端子は接地されている。第2抵抗素子R2は一端が第1トランジスタT1のベース端子に接続され、他端が制御端子Inc1に接続されている。第3抵抗素子R3は、一端が入力端子Inに接続され、他端が第2トランジスタT2のコレクタ端子に接続されている。第2トランジスタT2のコレクタ端子は第3抵抗素子R3の他端に接続され、ベース端子は第4抵抗素子R4を介して制御端子Inc2に接続され、エミッタ端子は接地されている。第4抵抗素子R4は一端が第2トランジスタT2のベース端子に接続され、他端が制御端子Inc2に接続されている。第5抵抗素子R5は、一端が電源電位Vddに接続され、他端が第3トランジスタT3のコレクタ端子に接続されている。第3トランジスタT3は、コレクタ端子が第5抵抗素子R5に接続され、ベース端子が入力端子Inに接続され、エミッタ端子が出力端子Out1に接続されている。第6抵抗素子R6は、一端が第3トランジスタT3のエミッタ端子に接続され、他端が接地されている。第2容量素子C2は、一端が第3トランジスタT3のエミッタ端子に接続され、他端が接地されている。つまり、第6抵抗素子R6及び第2容量素子C2は並列接続されている。基板バイアス生成回路91は、制御端子Inc1,2から入力される制御信号に従い、入力端子Inから入力されるバイアス電圧biasに基づき、第1基板バイアス又は第2基板バイアスを生成する。Lowレベル生成回路92は、第7抵抗素子R7、及び第4トランジスタT4を備える。第7抵抗素子R7は、一端が電源電位Vddに接続され、他端が第4トランジスタのドレイン端子に接続される。第4トランジスタT4は、ドレイン端子が出力端子Out2に接続され、ゲート端子が第1,第3抵抗素子R1,R3の一端に接続され、ソース端子が接地されている。基板バイアス生成回路91の第1~第4抵抗素子R1~R4、及び第1,第2トランジスタT1,T2で構成される回路以下、調整回路と称する。によって、制御信号に従い基板バイアスの調整を行う。Lowレベル生成回路92は、調整回路によって調整された基板バイアスを入力とする。Lowレベル生成回路92は、基板バイアスに基づき、リセットパルスのLowレベルを生成し、出力端子Out2から出力する。基板バイアスは、動画モードと静止画モードとで異なる値となるため、基板バイアスに基づき生成されるリセットパルスのLowレベルも動画モードと静止画モードとで異なる値とすることができる。出力端子Out2から出力されるリセットパルスのLowレベルを示す信号は、リセットパルス生成部80に入力される。リセットパルス生成部80は、Lowレベル生成回路92から受け取ったリセットパルスのLowレベルを示す信号に基づき、リセット期間パルス幅及びLowレベルの異なるリセットパルスを生成し、リセット部70に渡す。リセット部70は、リセットパルス生成部80から受け取ったリセットパルスに基づきフローティングディフュージョン部40が蓄積している信号電荷Qをリセットする。以上のように、第2実施形態に係る撮像装置2では、基板バイアスに基づき、リセットパルスのLowレベルを生成することで、リセットパルス用のバイアス電圧を別途生成することなく、リセットパルスのLowレベルを変更することができる。これにより、余計な回路部品を増やすことなく、第1実施形態と同様の効果を得ることができる。なお、第1、第2実施形態に示すA/D変換部60及びリセットパルス生成部80を一つのアナログフロントエンド回路として構成してもよい。また、リセット部70をタイミングジェネレータで実現してもよい。また、第2実施形態に係る基板バイアス生成部90では、第1、第2トランジスタT1,T2をバイポーラトランジスタとし、第3トランジスタT3をMOSトランジスタとしたが、第1~第3トランジスタをバイポーラトランジスタ又はMOSトランジスタとしてもよい。また、第2実施形態では、リセットパルス生成部80がリセットパルスのLowレベルをLowレベル生成回路92から受け取るとしているが、Lowレベル生成回路92からリセット部70にリセットパルスのLowレベルを渡すようにしてもよい。この場合、リセットパルス生成部80は、Lowレベルは同じだがリセット期間パルス幅の異なるリセットパルスを生成し、リセット部70に渡す。リセット部70は、リセットパルス生成部80から受け取ったリセットパルス及びLowレベル生成回路92から受け取ったLowレベルに基づき、フローティングディフュージョン部40に蓄積された信号電荷Qをリセットする。第3実施形態次に、第3実施形態では、撮像装置1の応用例を説明する。図8は、撮像装置1を電子機器400に応用した例を示す。電子機器400としては、例えばデジタルカメラや、携帯電話機等のカメラ、スキャナ、監視カメラ等が挙げられるが、ここでは電子機器400がデジタルカメラである場合について説明する。本実施形態に係る電子機器400は、撮像装置1と、光学レンズ210と、シャッタ装置211と、駆動回路212と、信号処理回路213とを有する。光学レンズ210は、被写体からの像光入射光を撮像装置1の撮像面上に結像させる。これにより撮像装置1内に一定期間信号電荷が蓄積される。シャッタ装置211は、撮像装置1への光照射期間及び遮光期間を制御する。駆動回路212は、撮像装置1の転送動作およびシャッタ装置211のシャッタ動作を制御する駆動信号を供給する。撮像装置1は、駆動信号に基づき信号電荷Qを電気信号として出力する。信号処理回路213は、各種の信号処理を行う。信号処理回路213は、撮像装置1が出力する電気信号に対して信号処理を施して映像信号を生成し、図示しないメモリなどの記憶媒体やモニタ等に出力する。以上のように、本実施形態に係る電子機器400は、第1実施形態に係る撮像装置1を搭載しているため、静止画モード時にA/D変換時のセトリング期間を確保することができ、映像信号の画質を向上させることができる。ここでは、電子機器400に第1実施形態に係る撮像装置1を搭載する例を示したが、電子機器400に第2実施形態に係る撮像装置2を搭載してもよい。なお、本技術は以下のような構成も取ることができる。1入射光を信号電荷に変換する光電変換部を有する複数の画素部と、前記信号電荷を蓄積し、信号電圧に変換するフローティングディフュージョン部と、前記信号電圧をデジタル信号に変換するアナログデジタル変換部と、リセットパルスが入力されることで、前記フローティングディフュージョン部に蓄積された信号電荷を破棄するリセット部と、前記画素部の信号電荷をそれぞれ信号電圧に変換する第1モードの場合、第1のLowレベルを有する第1のリセットパルスを生成し、前記複数の画素の信号電荷を加算して前記信号電圧に変換する第2モードの場合、前記第1のLowレベルより低い第2のLowレベルを有する第2のリセットパルスを生成して、前記リセット部に供給するリセットパルス生成部と、を備える撮像装置。2前記リセット部が有するトランジスタに供給する第1バイアス電圧及び前記第1バイアス電圧より低い第2バイアス電圧を生成するバイアス生成部を有し、前記リセットパルス生成部は、前記バイアス生成部が前記第1バイアス電圧を生成する場合に前記第2リセットパルスを生成し、前記第2バイアス電圧を生成する場合に前記第1リセットパルスを生成する1に記載の撮像装置。3前記第1バイアス電圧及び第2バイアス電圧に基づき、前記第1のLowレベル及び前記第2のLowレベルを生成するLowレベル生成部を有する1又は2に記載の撮像装置。4前記第2リセットパルスは、前記第1リセットパルスよりパルス幅が狭い1~3のいずれかに記載の撮像装置。5撮像装置と、前記光電変換部に前記入射光を導く光学レンズと、前記電気信号を処理する信号処理回路と、を備え前記撮像装置は、入射光を信号電荷に変換する光電変換部を有する複数の画素部と、前記信号電荷を蓄積し、信号電圧に変換するフローティングディフュージョン部と、前記信号電圧をデジタル信号に変換するアナログデジタル変換部と、リセットパルスが入力されることで、前記フローティングディフュージョン部に蓄積された信号電荷を破棄するリセット部と、前記画素の信号電荷をそれぞれ信号電圧に変換する第1モードの場合、第1のLowレベルを有する第1のリセットパルスを生成し、前記複数の画素の信号電荷を加算して前記信号電圧に変換する第2モードの場合、前記第1のLowレベルより低い第2のLowレベルを有する第2のリセットパルスを生成して、前記リセット部に供給するリセットパルス生成部と、を備える電子機器。最後に、上述した各実施形態の説明は本開示の一例であり、本開示は上述の実施の形態に限定されることはない。このため、上述した各実施の形態以外であっても、本開示に係る技術的思想を逸脱しない範囲であれば、設計等に応じて種々の変更が可能であることは勿論である。"