"トランスの一次巻線を介して供給される電圧をスイッチングするスイッチング手段と、前記トランスの二次巻線に誘起される電圧を制御するために、前記スイッチング手段の動作を制御する制御手段と、を備え、前記制御手段は、前記トランスの前記一次巻線と巻方向が同一の補助巻線に誘起される電圧に応じて前記スイッチング手段をオンするタイミングを決定することを特徴とするスイッチング電源。前記制御手段は、前記トランスの二次巻線からの出力を低い電圧にした際に、前記補助巻線に誘起される電圧に応じて前記スイッチング手段をオンするタイミングを決定することを特徴とする請求項1に記載のスイッチング電源。前記制御手段は、前記補助巻線に誘起される電圧が負の電圧から零になるタイミングを検出し、前記電圧が零になるタイミングに基づき、前記スイッチング手段をオンさせるタイミングを決定することを特徴とする請求項1または2に記載のスイッチング電源。前記制御手段は、前記補助巻線に誘起される電圧が正の傾きを有し、且つ、前記電圧が予め規定の値となるタイミングを検出し、前記電圧が予め規定の値となるタイミングに基づき、前記スイッチング手段をオンさせるタイミングを決定することを特徴とする請求項1または2に記載のスイッチング電源。前記制御手段は、前記補助巻線に誘起される電圧が正の電圧であり、且つ、前記正の電圧の傾きが零となるタイミングを検出し、前記電圧の傾きが正から零となるタイミングに基づき、前記スイッチング手段をオンさせるタイミングを決定することを特徴とする請求項1に記載のスイッチング電源。画像形成手段と、前記画像形成手段の動作を制御する制御手段と、前記制御手段に電力を供給するスイッチング電源と、を備え、前記スイッチング電源は、トランスの一次巻線を介して供給される電圧をスイッチングするスイッチング手段と、前記トランスの二次巻線に誘起される電圧を制御するために、前記スイッチング手段の動作を制御する制御手段前記制御手段は、前記トランスの前記一次巻線と巻方向が同一の補助巻線に誘起される電圧に応じて前記スイッチング手段をオンするタイミングを決定することを特徴とする画像形成装置。前記画像形成装置は、動作を実行している動作状態と動作を休止している休止状態に切り換え可能であって、前記休止状態に切り換えられると、前記制御手段は、前記補助巻線に誘起される電圧に応じて前記スイッチング手段をオンするタイミングを決定することを特徴とする請求項6に記載のスイッチング電源。しかし、上記の疑似共振コンバータでは、以下に説明する課題がある。昨今、電子機器が動作をしていない状態、所謂、待機状態における消費電力待機電力ともいうの低減が強く求められている。上記の擬似共振コンバータを搭載する電子機器おいても、電子機器が動作している通常動作時以下、通常モード時というと動作をしておらず省電力時以下、パワーセーブモード時というを設けている。このパワーセーブモード時においては、擬似共振コンバータからの出力電圧を低下させて待機電力を低減している。図12に、出力電圧を低下させて待機電力を低減する擬似共振コンバータの回路を示す。図12には、図10で示した擬似共振コンバータに、抵抗Ra,Rb,Rc,R8、FET2からなる出力可変回路が追加されている。出力可変回路には、電子機器のコントローラであるCPU1から、パワーセーブ信号以下、/PSAVE信号というが供給される。CPU1は、/PSAVE信号を用いて電子機器を通常モードからパワーセーブモードに移行させる。CPU1は、電子機器を通常モードに設定する時には、/PSAVE信号をHighレベル以下、Hレベルというとし、電子機器をパワーセーブモードに設定する時には、/PSAVE信号をLowレベル以下、Lレベルというとする。この/PSAVE信号は、FET2に供給される。通常モード、即ち/PSAVE信号がHレベルの場合、FET2はオンし、抵抗Rbと抵抗Rcが並列に接続される。出力電圧を、抵抗Raと並列抵抗Rb//Rcで分圧した電圧がシャントレギュレータIC1のref端子に供給されることとなる。したがって、シャントレギュレータのリファレンス電圧をVrefとすると、通常モードの出力電圧Vout-hは、概ね下式で表される。ただし、Rb//Rcは、RbとRcの並列抵抗値であり、下式で表される。一方、パワーセーブモード、即ち/PSAVE信号がLレベルの場合、FET2はオフし、Rcは切り離される。よって、シャントレギュレータIC1のref端子に供給される電圧は、出力電圧をRaとRbで分圧した電圧となる。したがって、パワーセーブモードの出力電圧Vout-lは、概ね下式で表される。従って、パワーセーブモードの出力電圧Vout-lは、通常モードの出力電圧Vout-hよりも低下することとなる。さて、通常モード時とパワーセーブモード時における、擬似共振コンバータの動作波形を図13に示す。図13Aの通常モード時の動作波形は、図11と同様である。図13Bのパワーセーブモード時の動作波形において、出力電圧がVout-hからVout-lに低下すると、Vclが概略下式で表されるように低下する。更にFET1のオフ時、補助巻線Nnに誘起される正のパルス電圧Vnnhが概略下式で表されるように低下する。Vnnhが低下するため、制御部CNT1の電源電圧Vccも概略下式で表されるように低下することとなる。以上のように、パワーセーブモード時において、出力電圧を低下させと、制御部CNT1の電源電圧Vccも低下してしまう。一方で、制御部CNT1を安定して動作させるには、電源電圧Vccを一定値以上に維持する必要があるため、出力電圧の低下量にはおのずと限界が生じる。つまり、パワーセーブモード時の消費電力の更なる低減が難しいという課題がある。本発明は、上記の課題を鑑みてなされたものであり、擬似共振コンバータにおいて、待機時における消費電力をさらに低減することを目的とする。上記課題を解決するための本発明のスイッチング電源は、トランスの一次巻線を介して供給される電圧をスイッチングするスイッチング手段と、前記トランスの二次巻線に誘起される電圧を制御するために、前記スイッチング手段の動作を制御する制御手段と、を備え、前記制御手段は、前記トランスの前記一次巻線と巻方向が同一の補助巻線に誘起される電圧に応じて前記スイッチング手段をオンするタイミングを決定することを特徴とする。以上、本発明によれば、待機時における疑似共振コンバータの出力電圧を充分に低下させることにより、待機時の消費電力を更に低減することが可能となる。次に、上述した課題を解決するための本発明の具体的な構成について、以下に実施例に基づき説明する。なお、以下に示す実施例は一例であって、この発明の技術的範囲をそれらのみに限定する趣旨のものではない。実施例1図1に、実施例1の擬似共振方式のスイッチング電源以下、疑似共振コンバータというの回路図を示す。図2に、コントロールモジュールCNT2以下、制御部CNT2というの内部回路を示す。図3Aに、擬似共振コンバータの通常モード時の動作波形を、図3Bに、擬似共振コンバータのパワーセーブモード時の動作波形を示す。なお、実施例1では、上記の図1及び図1で説明した従来の擬似共振コンバータとは、トランスの補助巻線の構成が異なる点が特徴である。実施例1では、トランスT2の補助巻線Nhは、トランスT2の一次巻線Npと巻方向を同一に構成される所謂、フォワード結合ことが特徴である。また、実施例1では、トランスT2の補助巻線Nh、ダイオードD4およびコンデンサC5からなる整流平滑回路を有する。これら補助巻線Nh、ダイオードD4、コンデンサC5で生成される直流電圧を制御部CNT2の電源電圧Vccとする。また、制御部CNT2は、補助巻線Nhの端子電圧Vnhが負の電圧から零となった時刻を検出し、FET1がオンするタイミングを決定する点が特徴である。なお、上記の図10と同様の個所には同じ符号を付している。図1の擬似共振コンバータは、抵抗Ra,Rb,Rc,R8とFET2からなる出力可変回路を有する。この出力可変回路には、電子機器のコントローラのCPU1から、パワーセーブ信号以下、/PSAVE信号というが供給される。CPU1は、/PSAVE信号を用いて電子機器を通常モードからパワーセーブモードに移行させる。CPU1は、電子機器を通常モードに設定する時には、/PSAVE信号をHレベルとし、電子機器をパワーセーブモードに設定する時には、/PSAVE信号をLレベルとする。この/PSAVE信号は、FET2に供給されている。通常モード時、即ち/PSAVE信号がHレベルの場合、FET2はオンし、抵抗Rbと抵抗Rcが並列に接続される。疑似共振コンバータからの出力電圧を、抵抗Raと並列抵抗Rb//Rcで分圧した電圧がシャントレギュレータIC1のref端子に供給されることとなる。従って、シャントレギュレータのリファレンス電圧をVrefとすると、通常モード時の出力電圧Vout-hは、概ね下式で表される。ただし、Rb//Rcは、RbとRcの並列抵抗値であり、下式で表される。一方、パワーセーブモード、即ち/PSAVE信号がLレベルの場合、FET2はオフし、Rcは切り離される。よって、シャントレギュレータIC1のref端子に供給される電圧は、出力電圧をRaとRbで分圧した電圧となる。したがって、パワーセーブモードの出力電圧Vout-lは、概ね下式で表される。したがって、パワーセーブモードの出力電圧Vout-lは、通常モードの出力電圧Vout-hよりも低下することとなる。さて、通常モードにおける、擬似共振コンバータの動作波形を図3に示す。図3において、FET1がオフされている期間におけるFET1のドレイン電圧Vdsは、概ね一定の電圧VhVclとなるt12~t13の期間。トランスT2には、一次巻線Npの他に、二次巻線Ns、補助巻線Nhが巻かれている。二次巻線Nsは、一次巻線Npに対して巻方向を異に構成されている所謂、フライバック結合。FET1がオフされて以降t12~t13の期間、二次巻線Nsには正のパルス電圧が誘起される。一方、補助巻線Nhは、一次巻線Npに対して巻方向を同一に構成されている所謂、フォワード結合。FET1がオフされて以降t12~t13の期間、補助巻線Nhには負のパルス電圧が誘起される。二次巻線Nsに誘起されたパルス電圧は、二次整流ダイオードD3及び二次平滑コンデンサC4によって整流及び平滑されて、概ね一定の出力電圧Vout-hとなる。このとき、ダイオードD3の順方向電圧をVfd3とすると、上記の電圧Vclは、Vout-hを用いて概ね次式で表される。一方、補助巻線Nhに誘起される負のパルス電圧Vnhlは、Vout-hを用いて概ね次式で表される。二次巻線Nsに流れる電流Ifは直線的に減少し、やがて零になるt13のタイミング。すると、FET1のドレイン-ソース間電圧Vdsは緩やかに下降を始めるt13~t14の期間。この下降する電圧波形は、一次巻線NpインダクタンスLpとコンデンサC2静電容量Cr1のLC共振現象であり、その周波数f0、周期T0、初期振幅A0は、概ね次式で表される。これ以降、仮にFET1を再度オンしなければ、ドレイン-ソース間Vdsは、図3の電圧波形の破線のように、周波数f0でLC共振現象が継続することとなる。さて、ドレイン-ソース間Vdsは、補助巻線Nhの端子電圧Vnhの電圧波形を正負反転した波形と相似形になる。端子電圧Vnhは、制御部CNT2のVmon2端子に供給される。図2に示すように制御部CNT2は、Vmon2端子に供給された端子電圧Vnhが、負の電圧から零となったタイミングt14を検出し、t14以降、予め規定の時間が経過した後にFET1をオンするよう構成されている。これを利用して、FET1のドレイン-ソース間電圧Vdsが最も低下したタイミングにFET1をオンすることで、スイッチング損失や放射ノイズを低減することが、擬似共振コンバータの特徴である。ここで、図2のコントロールモジュールCNT2について説明する。制御部CNT2のVst端子は、起動電源端子であり、制御部CNT2内で起動回路21を介してVcc端子に接続される。起動回路21は、外部から電圧の供給を受けてVcc端子に接続された外部コンデンサを充電する。図1において、商用交流電源からの電圧が起動抵抗R4を介してVst端子に供給される。また、Vcc端子にはコンデンサC5が接続される。商用交流電源からの電圧が前記外部からの電圧であり、コンデンサC5が前記外部コンデンサに対応する。外部コンデンサC5の端子電圧が規定値を超えると、制御部CNT2は動作を開始する。また、外部コンデンサC5の端子電圧が前記規定値を超えると、起動回路はVst端子とVcc端子の接続を遮断し、外部から電力供給を遮断する。Vmon2端子は、外部のFET1をオンするタイミングを決定する端子である。Vmon2端子に供給された電圧が、負電圧から零となったタイミングで、内部オペアンプOP1の出力がLレベルからHレベルに変化する。ΔtDelayモジュール22は、そのΔt時間後に、1shotモジュール23を介して、RSフリップフロップFFをセットする。すると、RSフリップフロップFFの出力QがLレベルからHレベルに変化する。これにより、ドライバ回路であるDriver24の出力であるVg端子は、LレベルからHレベルに変化する。Vg端子には、外部のFET1のゲート端子が接続される。よって、外部のFET1はターンオンする。また、FB端子、及びIS端子は、外部のFET1のオフのタイミングを決定する端子である。FB端子には、外部からフィードバック電圧が供給される。一方、IS端子には、外部からFET1のドレイン電流を検出した電圧が供給される。外部のFET1のドレイン電流が増加して、IS端子の電圧が増加し、FB端子の電圧に達すると、内部オペアンプOP2の出力がLレベルからHレベルに変化する。オペアンプOP2の出力は、前記1shotモジュールをリセットし、その出力をLレベルにする。また、オペアンプOP2の出力は、RSフリップフロップFFをリセットし、その出力QをLレベルにする。これにより、ドライバ回路であるDriver24の出力であるVg端子は、HレベルからLレベルに変化する。Vg端子には、外部のFET1のゲート端子が接続される。よって、外部のFET1はターンオフする。t13からt14までの期間、及びt14からt15までの時間Δtは概ね、上記、LC共振現象における周期T0の1/4であり、下式で表される既知の値である。従って、t14から、Δt後にFET1をオンすることで、LC共振電圧Vdsの最下点でFET1をオンすることができるt15。図3においては、FET1のドレイン-ソース間電圧Vdsが零を下回り、FET1のボディダイオードD1が導通した状態でFET1をオンしている。このように、ドレイン-ソース間電圧Vdsが略零の時点でスイッチングを行うことを、ゼロボルトスイッチング以下、ZVSという。ZVSを行うことにより、FET1のターンオン時のスイッチング損失や放射ノイズを大幅に削減することができる。FET1がオンされるとt15~、再度、トランスT2の一次巻線Npを介して、FET1にドレイン電流Idが流れはじめる。このとき、二次巻線Nsには負のパルス電圧が誘起される。一方、補助巻線Nhには正のパルス電圧が誘起される。補助巻線Nhに誘起される正のパルス電圧Vnhhは、Vhを用いて概ね次式で表される。このVnhhは、ダイオードD4とコンデンサC5によって整流平滑され、CNT2に電源電圧Vccとして供給される。これ以降、制御部CNT2は、このVccによって動作を続ける。このとき、ダイオードD4の順方向電圧をVfd4とすると、Vccは概ね次式で表される。これ以降、上記のt10~t15の動作が繰り返される。次に、パワーセーブモード時における、擬似共振コンバータの動作波形を図4に示す。パワーセーブモード時においては、出力電圧がVout-hからVout-lに低下すると、Vclが概略下式で表されるように低下する。さらに、FET1のオフ時t22~t23の期間、補助巻線Nhに誘起される負のパルス電圧Vnhlは概略下式で表されるように低下する。一方、FET1のオン時t25~、補助巻線Nhに誘起される正のパルス電圧Vnhhは、Vhを用いて概ね次式で表される。したがって、制御部CNT2への電源電圧Vccは概略下式で表されることとなる。ここで、式29からも分かるように、電源電圧Vccは、Vout-lの値に依存しない。よって、パワーセーブモード時において、出力電圧を低下させても、制御部CNT2の電源電圧Vccが低下することはない。従って、パワーセーブモード時に出力電圧を更に低下させることが可能となる。これにより、パワーセーブモード時の消費電力を更に低減することが可能となる。実施例2図4に、実施例2の擬似共振コンバータの回路を示す。図5に、コントロールモジュールCNT3以下、制御部CNT3というの内部回路を示す。図6Aに、擬似共振コンバータの通常モード時の動作波形を、図6Bに、擬似共振コンバータのパワーセーブモード時の動作波形を示す。実施例2では、図10及び図12で示した説従来の擬似共振コンバータと、トランスの補助巻線の構成が異なる。実施例2のトランスT2の補助巻線Nhは、トランスT2の一次巻線Npと、巻方向を同一に構成される所謂、フォワード結合ことが特徴である。また、実施例2では、トランスT2の補助巻線Nh、ダイオードD4及びコンデンサC5からなる整流平滑回路を有する。これら補助巻線Nh、ダイオードD4、コンデンサC5で生成される直流電圧を制御部CNT3の電源電圧Vccとする。また、制御部CNT3は、補助巻線Nhの端子電圧Vnhの立ち上がりエッジで、且つ予め規定の電圧値となった時刻を検出して、FET1のオンタイミングを決定する点が特徴である。先に説明した実施例1では、補助巻線Nhの端子電圧Vnhが負の電圧から零となった時刻を検出して、FET1のオンタイミングを決定していた。実施例2では、Vnhが予め規定の電圧値になったタイミングを検出する点が異なる。LC共振電圧が最下点をむかえる際のVnh電圧の近傍に、予め規定の電圧値を設定することにより、より精度良く、LC共振電圧の最下点のタイミングを捉えてFET1をオンすることができる利点がある。なお、上記の図10や実施例1の図1と同様の個所には同じ符号を付している。図4の擬似共振コンバータは、抵抗Ra,抵抗Rb,抵抗Rc,抵抗R8,FET2からなる出力可変回路を有する。出力可変回路には、電子機器のコントローラのCPU1から、/PSAVE信号が供給されている。CPU1は、/PSAVE信号を用いて電子機器を通常モードからパワーセーブモードに移行させる。CPU1は、電子機器を通常モードに設定する時には、/PSAVE信号をHレベルとし、機器をパワーセーブモードに設定する時には、/PSAVE信号をLレベルとする。この/PSAVE信号は、FET2に供給されている。通常モード、即ち/PSAVE信号がHレベルの場合、FET2はオンし、抵抗Rbと抵抗Rcが並列に接続される。出力電圧を、抵抗Raと並列抵抗Rb//Rcで分圧した電圧がシャントレギュレータIC1のref端子に供給されることとなる。したがって、シャントレギュレータのリファレンス電圧をVrefとすると、通常モードの出力電圧Vout-hは、概ね下式で表される。ただし、Rb//Rcは、RbとRcの並列抵抗値であり、下式で表される。一方、パワーセーブモード時、即ち/PSAVE信号がLレベルの場合、FET2はオフし、抵抗Rcは切り離される。よって、シャントレギュレータIC1のref端子に供給される電圧は、出力電圧を抵抗Raと抵抗Rbで分圧した電圧となる。したがって、パワーセーブモード時の出力電圧Vout-lは、概ね下式で表される。したがって、パワーセーブモード時の出力電圧Vout-lは、通常モードの出力電圧Vout-hよりも低下することとなる。さて、通常モード時における、擬似共振コンバータの動作波形を図6Aに示す。FET1がオフされている期間、FET1のドレイン-ソース間電圧Vdsは、概ね一定の電圧VhVclとなるt32~t33の期間。トランスT2には、一次巻線Npの他に、二次巻線Nsと補助巻線Nhが巻かれている。二次巻線Nsは、補助巻線Npに対して巻方向を異に構成されている所謂、フライバック結合。FET1がオフされて以降t32~t33の期間、二次巻線Nsには正のパルス電圧が誘起される。一方、補助巻線Nhは、一次巻線Npに対して巻方向を同一に構成されている所謂、フォワード結合。FET1がオフされて以降t32~t33の期間、補助巻線Nhには負のパルス電圧が誘起される。二次巻線Nsに誘起されたパルス電圧は、二次整流ダイオードD3および二次平滑コンデンサC4によって整流平滑され、概ね一定の出力電圧Vout-hとなる。このとき、二次整流ダイオードD3の順方向電圧をVfd3とすると、上記の電圧Vclは、Vout-hを用いて概ね次式で表される。一方、補助巻線Nhに誘起される負のパルス電圧Vnhlは、Vout-hを用いて概ね次式で表される。二次巻線Nsに流れる電流Ifは直線的に減少し、やがて零になるt33のタイミング。すると、FET1のドレイン-ソース間Vdsは緩やかに下降を始めるt33~t34の期間。この下降電圧波形は、一次巻線NpのインダクタンスLpとコンデンサC2Cr1のLC共振現象であり、その周波数f0、周期T0、初期振幅A0は、概ね次式で表される。これ以降、仮にFET1を再度オンしなければ、図6AのVds波形で示す破線のように、周波数f0でLC共振現象が継続することとなる。さて、ドレイン-ソース間電圧Vdsは、補助巻線Nhの端子電圧Vnhの波形を正負反転した波形と相似形になる。端子電圧Vnhは、制御部CNT3のVmon3端子に供給されている。図5に示すように、実施例2の制御部CNT3は、Vmon3端子に供給された端子電圧Vnhが立ち上がりエッジで、且つ、予め規定の電圧Vthとなった時刻t34を検出し、t34以降予め規定の時間Δpが経過した後にFET1をオンするよう構成されている。これを利用して、Vdsが最も低下した時刻にFET1をオンすることで、スイッチング損失や放射ノイズを低減することが、擬似共振コンバータの特徴である。すなわち、規定時間Δpを適切に設定することで、LC共振電圧の最下点でFET1をオンすることができるt35。ここで、図6の制御部CNT3について説明する。実施例2の制御部CNT3は、実施例1の制御部CNT2とVmon端子の構成が異なる。それ以外の構成は同一であるため説明を省略する。Vmon3端子は、外部のFET1のオンタイミングを決定する端子である。Vmon3端子に供給された電圧が、予め規定の電圧Vthとなったタイミングで、内部オペアンプOP1の出力がLレベルからHレベルに変化する。ΔpDelayモジュール22は、そのΔp時間後に、1shotモジュール23を介して、RSフリップフロップFFをセットする。すると、RSフリップフロップFFの出力QがLレベルからHレベルに変化する。これにより、ドライバ回路であるDriver24の出力であるVg端子は、LレベルからHレベルに変化する。Vg端子には、外部のFET1のゲート端子が接続される。よって、外部のFET1はターンオンする。図6Aにおいては、Vdsが零を下回り、FET1のボディダイオードD1が導通した状態でFET1をオンしている。このように、Vdsが略零の時点でスイッチングを行うZVSを行うことで、FET1のターンオン時のスイッチング損失や放射ノイズを大幅に削減することができる。FET1がオンされるとt35以降、再度、トランスT2の一次巻線Npを介して、FET1にドレイン電流Idが流れはじめる。このとき、二次巻線Nsには負のパルス電圧が誘起される。一方、補助巻線Nhには正のパルス電圧が誘起される。補助巻線Nhに誘起される正のパルス電圧Vnhhは、Vhを用いて概ね次式で表される。このVnhhは、ダイオードD4とコンデンサC5によって整流平滑され、制御部CNT3に電源電圧Vccとして供給される。これ以降、制御部CNT3は、この電源電圧Vccによって動作を続ける。このとき、ダイオードD4の順方向電圧をVfd4とすると、電源電圧Vccは概ね次式で表される。これ以降、上記t30~t35期間の動作が繰り返される。次に、パワーセーブモード時における、擬似共振コンバータの動作波形を図7Bに示す。パワーセーブモードにおいて、出力電圧がVout-hからVout-lに低下すると、Vclが概略下式で表されるように低下する。さらに、FET1のオフ時t42~t43期間、補助巻線Nhに誘起される負のパルス電圧Vnhlは概略下式で表されるように低下する。一方、FET1のオン時t45~の期間、補助巻線Nhに誘起される正のパルス電圧Vnhhは、Vhを用いて概ね次式で表される。したがって、制御部CNT3の電源電圧Vccは概略下式で表されることとなる。ここで、式43からも分かるように、Vccは、Vout-lの値によらない。よって、パワーセーブモード時において、出力電圧を低下させても、CNT3の電源電圧Vccが低下しない。従って、パワーセーブモード時に出力電圧を充分に低下させることが可能となり、パワーセーブモード時の消費電力を充分に絞ることが可能となる。実施例3実施例1図1の構成において、制御部CNT2は、補助巻線Nhの端子電圧Vnhが立ち上がりエッジで、且つ、零となったタイミングt14を検出し、t14のタイミングから予め規定の時間Δtが経過したタイミングt15にFET1をオンする。このΔtを実施例1で示した式23で算出される値に設定して、LC共振電圧の最下点でFET1をオンすることにより、FET1のスイッチング損失や放射ノイズを低減可能であることを説明した。ところで、上式23中における、一次巻線NpのインダクタンスLpや一次共振コンデンサC2の静電容量Cr1の値は部品の製造上、ある程度のバラツキを持つ。この部品のばらつきによって、予め制御部CNT2に設定されているΔtの値と、実際のΔtの値にズレが生じて、LC共振電圧の最下点でFET1をオンすることができない可能性がある。なお、ばらつきの無い部品を選定すれば、このズレの発生は防げるが、ばらつきの無い部品の選定には手間がかかる。実施例3は、部品のばらつきによってΔtにズレが生じてもFET1のオンの精度を維持するための構成を特徴とする。図7に、実施例3の擬似共振コンバータの回路図を示す。図8に、制御部CNT4の内部回路を示す。実施例2では、図1で説明した実施例1の擬似共振コンバータと、制御部の内部回路の構成が異なる。制御部CNT4は、補助巻線Nhの端子電圧Vnhが正の電圧であり、且つ、その端子電圧Vnhの傾きが零となったタイミングでFET1をオンすることが特徴である。なお、上記、実施例1の図1と同様の個所には、同じ符号を付して説明を省略する。まず、通常モード時における、擬似共振コンバータの動作波形を図9Aに示す。FET1がオフされている期間、FET1のドレイン-ソース間電圧Vdsは概ね一定の電圧VhVclとなるt52~t53の期間。トランスT2には、一次巻線Npの他に、二次巻線Nsと補助巻線Nhが巻かれている。二次巻線Nsは、一次巻線Npに対して巻方向を異に構成されている所謂、フライバック結合。FET1がオフされて以降t52~t53の期間、二次巻線Nsには正のパルス電圧が誘起される。一方、補助巻線Nhは、一次巻線Npに対して巻方向を同一に構成されている所謂、フォワード結合。FET1がオフされて以降t52~t53の期間、補助巻線Nhには負のパルス電圧が誘起される。二次巻線Nsに誘起されたパルス電圧は、二次整流ダイオードD3および二次平滑コンデンサC4によって整流平滑され、概ね一定の出力電圧Vout-hとなる。このとき、ダイオードD3の順方向電圧をVfd3とすると、上記の電圧Vclは、Vout-hを用いて概ね次式で表される。一方、補助巻線Nhに誘起される負のパルス電圧Vnhlは、Vout-hを用いて概ね次式で表される。補助巻線Nsに流れる電流Ifは直線的に減少し、やがて零になるt53。すると、FET1のドレイン-ソース間電圧Vdsは緩やかに下降を始めるt53~t54の期間。この下降電圧波形は、一次巻線NpのインダクタンスLpとコンデンサC2の静電容量Cr1のLC共振現象であり、その周波数f0、周期T0、初期振幅A0は、概ね次式で表される。これ以降、仮にFET1を再度オンしなければ、図11のドレイン-ソース間電圧Vdsの電圧波形の破線のように、周波数f0でLC共振現象が継続することとなる。さて、ドレイン-ソース間電圧Vdsは、補助巻線Nhの端子電圧Vnhの波形を正負反転した波形と相似形になる。端子電圧Vnhは、制御部CNT4のVmon4端子に供給されている。図に示すように、Vmon4端子は、制御部CNT4の内部の微分モジュール回路に接続されている。微分モジュール回路は、その入力電圧が正であり、且つ、その傾きが零である場合に正電圧を出力する回路である。それ以外の場合は、負電圧を出力するよう構成されている。従って、制御部CNT4は、端子電圧Vnhが正電圧であり、且つ、その傾きが零となったタイミングt54で、FET1をオンする。ここで、図8に示す、制御部CNT4について説明する。実施例3の制御部CNT4は、実施例1の制御部2と、Vmon端子の構成が異なる。それ以外の箇所は同一であるため説明を省略する。Vmon4端子は、外部のFET1をオンするタイミングを決定する端子である。Vmon4端子に供給された電圧は、微分モジュール25に供給される。微分モジュール25の出力は内部オペアンプOP1に供給される。従って、Vmon4端子電圧の傾きが零となったタイミングで、内部オペアンプOP1の出力がLレベルからHレベルに変化する。ΔpDelayモジュール22は、そのΔp時間後に、1shotモジュール23を介して、RSフリップフロップFFをセットする。すると、RSフリップフロップFFの出力QがLレベルからHレベルに変化する。これにより、ドライバ回路であるDriver24の出力であるVg端子は、LレベルからHレベルに変化する。Vg端子には、外部のFET1のゲート端子が接続される。よって、外部のFET1はターンオンする。図9Aにおいては、ドレイン-ソース間電圧Vdsが零よりもわずかに下がり、FET1のボディダイオードD1が導通した時点で、端子電圧Vnhの傾きが零となる。この時点でFET1をオンしている。このようにドレイン-ソース間Vdsが略零の時点でスイッチングを行うZVSを行うことで、FET1のターンオン時のスイッチング損失や放射ノイズを大幅に削減することができる。ここで、制御部CNT4がFET1をオンするタイミングは、補助巻線Nhの端子電圧Vnhの傾きのみによって決定する。従って、上記、実施例1の回路において発生した部品のばらつきによって生じる、制御部CNT2で設定されるΔtと、実際のΔtの値のズレによるLC共振電圧の最下点でFET1をオンすることができないという課題を解決することができる。次に、FET1がオンされるとt54~、再度、トランスT2の一次巻線Npを介して、FET1にドレイン電流Idが流れはじめる。このとき、二次巻線Nsには負のパルス電圧が誘起され、一方、補助巻線Nhには正のパルス電圧が誘起される。補助巻線Nhに誘起される正のパルス電圧Vnhhは、Vhを用いて概ね次式で表される。このVnhhは、ダイオードD4とコンデンサC5によって整流平滑され、CNT4に電源電圧Vccとして供給される。これ以降、CNT4は、このVccによって動作を続ける。このとき、ダイオードD4の順方向電圧をVfd4とすると、Vccは概ね次式で表される。これ以降、上記t50~t54の動作が繰り返される。次に、パワーセーブモードにおける、擬似共振コンバータの動作波形を図9Bに示す。パワーセーブモード時において、出力電圧がVout-hからVout-lに低下すると、Vclが概略下式で表されるように低下する。さらに、FET1のオフ時t42~t43の期間、補助巻線Nhに誘起される負のパルス電圧Vnhlは概略下式で表されるように低下する。その後、先に説明したとおり、制御部CNT4は、端子電圧Vnhの傾きが正から零となったタイミングt64で、FET1をオンする。FET1のオン時、補助巻線Nhに誘起される正のパルス電圧Vnhhは、Vhを用いて概ね次式で表される。したがって、制御部CNT4の電源電圧Vccは概略下式で表されることとなる。ここで、式55からも分かるように、Vccは、Vout-lの値によらない。よって、パワーセーブモード時において、出力電圧を低下させても、制御部CNT4の電源電圧Vccが低下することはない。従って、パワーセーブモード時に出力電圧を充分に低下させることが可能となり、パワーセーブモード時の消費電力をさらに低減することが可能となる。なお、本発明において、補助巻線Nhを、一次巻線Npに対して巻方向を同一に構成している。これにより、FET1をオンするタイミングt54,t64において、補助巻線Nhの端子電圧Vnhは正電圧となっている。したがって、端子電圧をVnhを検出する検出回路が構成し易い点も、本実施例の効果である。<スイッチング電源の適用例>上記の実施例1、2で説明した疑似共振方式のスイッチング電源装置を、例えばレーザビームプリンタ、複写機、ファクシミリ等の画像形成装置における低電圧電源として適用することができる。以下にその適用例を説明する。スイッチング電源は、画像形成装置における制御部としてのコントローラへの電力供給、また、用紙を搬送する搬送ローラの駆動部としてのモータへの電力供給のための電源として適用される。図14Aに画像形成装置の一例であるレーザビームプリンタの概略構成を示す。レーザビームプリンタ200は、画像形成部210として潜像が形成される像担持体としての感光ドラム211、感光ドラムに形成された潜像をトナーで現像する現像部212を備えている。そして感光ドラム211に現像されたトナー像をカセット216から供給された記録媒体としてのシート不図示に転写して、シートに転写したトナー像を定着器214で定着してトレイ215に排出する。また、図14B画像形成装置の制御部としてのコントローラと駆動部としてのモータへの電源からの電力供給ラインを示す。前述の疑似共振電源は、このような画像形成動作を制御するCPU310有するコントローラへ300の電力供給、また、画像形成のための駆動部としてのモータ312及びモータ313に電力を供給する低圧電源として適用できる。供給する電力としては、コントローラ300へは3.3V、モータへは24Vを供給する。例えばモータ312はシートを搬送する搬送ローラを駆動するモータ、モータ313は定着器214を駆動するモータである。レーザビームプリンタのような画像形成装置は、画像形成を実行している動作状態と、画像形成を実行しておらず、消費電力を低減するためにモータ等への電力の供給をオフする休止状態とに切り換えることができる。例えば、休止状態に切り換えられた場合において、上記で説明した疑似共振方式のスイッチング電源装置を適用すれば、休止状態における消費電力を更に低減することができる。なお、上記実施例1,2で説明した疑似共振電源は、ここで示した画像形成装置に限らず他の電子機器の低電圧電源としても適用可能である。"