インダクタンス素子と、容量素子と、増幅器と、をそれぞれ第1の端子と第2の端子との間に並列に接続し、前記インダクタンス素子と前記容量素子とによって生じる共振を前記増幅器によって増幅し、前記第1の端子と第2の端子とから出力する発振器であって、前記第1の端子と第2の端子との間に前記インダクタンス素子の寄生抵抗より抵抗値の大きな第1の抵抗素子が前記第1の端子と第2の端子との間に前記容量素子と直列に接続されていることを特徴とする発振器。前記第1の抵抗素子と前記インダクタンス素子とが、実質的に同一の温度係数を有する素子であることを特徴とする請求項1記載の発振器。前記第1の抵抗素子と前記インダクタンス素子とが、実質的に同一の金属で形成されていることを特徴とする請求項1又は2記載の発振器。前記第1の端子と第2の端子との間に前記第1の抵抗素子を介さずに直接接続されている寄生容量をさらに含み、前記第1の抵抗素子の抵抗値が、前記寄生容量の存在を考慮して前記インダクタンス素子の寄生抵抗の温度特性により生じる発振周波数の温度依存性を補償するような抵抗値に設定されていることを特徴とする請求項1乃至3いずれか1項記載の発振器。前記第1の抵抗素子の抵抗値Rcが、下記式1を実質的に満たすように設定されていることを特徴とする請求項4記載の発振器。ω4Rc2L2C2Cparaω2L2CCparaRc2C2RL2Cpara-LRL2CCpara-L=0式1但し、Lは前記インダクタンス素子のインダクタンス値、Cは前記容量素子の容量値、RLは前記寄生抵抗の抵抗値、Cparaは前記寄生容量の容量値、ωは前記発振器の角振動数である。前記第1の端子と第2の端子との間に前記第1の抵抗素子を介さずに直列接続されている寄生容量と第2の寄生抵抗とをさらに含み、前記第2の寄生抵抗は、前記第1の抵抗素子及び前記インダクタンス素子と実質的に同一の温度係数を有し、前記容量素子の容量値C及び前記第1の抵抗素子の抵抗値Rcが、下記式2及び式3を実質的に満たすように設定されていることを特徴とする請求項1乃至3いずれか1項記載の発振器。CRc=CparaRcpara式2RcRcpara=RLRcRcpara式3但し、Cparaは前記寄生容量の容量値、Rcparaは前記第2の寄生抵抗の抵抗値、RLは前記インダクタンス素子の寄生抵抗の抵抗値である。前記第1の抵抗素子の抵抗値は、シミュレーション又は試作品の実測により、実使用上の温度範囲内で、前記発振器の発振周波数の変動が最も少なくなるような値に設定されていることを特徴とする請求項1乃至6いずれか1項記載の発振器。前記容量素子が第1のバイアス電圧により容量値が制御される第1の可変容量素子であることを特徴とする請求項1乃至7いずれか1項記載の発振器。前記第1の可変容量素子の容量値を変えることによって生じる発振周波数の温度依存性を補償する第2の可変容量素子がさらに前記第1の端子と第2の端子との間に接続されていることを特徴とする請求項8記載の発振器。前記第2の可変容量素子は、前記第1のバイアス電圧により容量値が制御される可変容量素子であることを特徴とする請求項9記載の発振器。前記第2の可変容量素子は、前記第1のバイアス電圧とは異なる第2のバイアス電圧により容量値が制御される可変容量素子であることを特徴とする請求項9記載の発振器。半導体基板と、前記半導体基板の上に形成された前記請求項1乃至11いずれか1項記載の発振器と、前記半導体基板の上に形成され、クロック信号入力端子が前記発振器の前記第1の端子と第2の端子とに接続され、前記発振器の発振クロックを受けて動作する同期回路と、を備えることを特徴とする半導体集積回路装置。前記インダクタンス素子が、前記半導体基板上の第1の領域内に螺旋状に形成され、前記容量素子と前記増幅器が、前記第1の領域に隣接する前記半導体基板上の第2の領域に形成され、前記第1の抵抗素子の少なくとも一部が、前記第1の領域、及び/又は、前記第2の領域に隣接する前記半導体基板上の第3の領域に配置され、前記第3の領域に配置された第1の抵抗素子の少なくとも一部の一端から他端までの長さは、前記螺旋状に形成されたインダクタンス素子の直径の大きさより長いことを特徴とする請求項12記載の半導体集積回路装置。前記第3の領域に配置された第1の抵抗素子の少なくとも一部は、前記第3の領域内に折り返して配置され、前記第3の領域に配置された第1の抵抗素子の少なくとも一部の前記一端から他端までの長さは、前記第3の領域の長手方向の長さより長いことを特徴とする請求項13記載の半導体集積回路装置。前記第1の抵抗素子は、一端が前記第1の端子に接続され他端が前記容量素子の一端に接続された第1抵抗部と、一端が前記第2の端子に接続され他端が前記容量素子の他端に接続された第2抵抗部と、を含み、前記第1抵抗部の抵抗値と前記第2抵抗部の抵抗値が互いに等しく、前記第1の抵抗素子の前記抵抗値は、前記第1抵抗部の抵抗値と前記第2抵抗部の抵抗値との和に等しく、前記第1抵抗部が前記第3の領域に配置され、前記第2の抵抗部は、前記第1及び第2の領域に対して、前記半導体基板上の前記第3の領域と対称な位置に設けられた第4の領域に配置され、前記第3の領域に配置された第1の抵抗部と、前記第4の領域に配置された第2の抵抗部とは、対称なレイアウト形状で配置されていることを特徴とする請求項13又は14記載の半導体集積回路装置。以下の分析は、本発明によって与えられたものである。半導体製造技術の微細化により配線間容量などの寄生容量は増加する傾向にある。また、システムの高速化等に伴い、半導体集積回路に内蔵する発振器も高い周波数で自励発振させる必要がある。高い周波数で発振させるためには、LCの時定数を得るために必要な容量Cの値は減少する。特許文献1に記載されているように、容量Cに直列に接続する抵抗rCの値をインダクタLと直列に接続される寄生抵抗rLの値と等しくしても、容量C以外に、配線容量など直列抵抗rCを経由せずに発振器の端子間に直接寄生する寄生容量Cparaが存在する。この寄生容量Cparaの存在を考慮すると、たとえ、rC=rLとしても、温度依存性を補償する発振器は得られない。本発明の第1の視点によれば、インダクタンス素子と、容量素子と、増幅器と、をそれぞれ第1の端子と第2の端子との間に並列に接続し、前記インダクタンス素子と前記容量素子とによって生じる共振を前記増幅器によって増幅し、前記第1の端子と第2の端子とから出力する発振器であって、前記第1の端子と第2の端子との間に前記インダクタンス素子の寄生抵抗より抵抗値の大きな第1の抵抗素子が前記第1の端子と第2の端子との間に前記容量素子と直列に接続されている発振器が提供される。本発明の第2の視点によれば、半導体基板と、前記半導体基板の上に形成された上記第1の視点による発振器と、前記半導体基板の上に形成され、クロック信号入力端子が前記発振器の前記第1の端子と第2の端子とに接続され、前記発振器の発振クロックを受けて動作する同期回路と、を備える半導体集積回路装置が提供される。本発明の第1の視点によれば、第1の端子と第2の端子との間に第1の抵抗素子を介さずに直列接続されている寄生容量の大きさが無視できない場合にも、温度特性を補償する発振器が得られる。また、本発明の第2の視点によれば、広い温度範囲で安定した発振周波数で発振する、温度ばらつきの少ない発振器を内蔵する半導体集積回路装置が得られる。また、内蔵する同期回路に高精度なクロックを供給することができる。具体的な実施の形態の詳細な説明に入る前に、本発明の実施形態の概要について説明しておく。なお、概要の説明に付記した図面参照符号は専ら理解を助けるための例示であり、図示の態様に限定することを意図するものではない。本発明の発振器は、一例を図1に示すように、インダクタンス素子Lと、容量素子Cと、増幅器30と、をそれぞれ第1の端子と第2の端子OUTTとOUTBとの間に並列に接続する。インダクタンス素子Lと容量素子Cによって生じる共振を増幅器30によって増幅し、第1の端子と第2の端子OUTTとOUTBから出力する発振器である。さらに、第1の端子と第2の端子との間に容量素子Cと直列に第1の抵抗Rcを接続する。また、インダクタンス素子Lには、寄生抵抗RLが付随するのでその寄生抵抗を考慮すると、等価回路としては、第1の端子と第2の端子の間には、インダクタンス素子Lと寄生抵抗RLが直列に接続されることになる。特許文献1によれば、この寄生抵抗RLの温度特性によって生じる発振器の発振周波数の変動を抑制するには、容量素子Cと直列にこの寄生抵抗RLの抵抗値に等しい抵抗を設ければよいことになる。しかし、本発明の検討結果によれば、発振器の出力端子OUTT、OUTB間には、配線や増幅器30内部の寄生容量等のように直列抵抗RCを設けることができない寄生容量Cparaが直接寄生する。特に発振器を数GHzから10GHzを上回るような高周波で発振させようとすると、インダクタンス素子L、容量素子Cの時定数も小さくなる。特にそのような場合、寄生容量Cparaが無視できなくなり、容量素子Cと直列に寄生抵抗RLの抵抗値に等しい抵抗を設けても温度特性は補償できない。本発明の検討結果によれば、寄生容量Cparaの存在が無視できない場合、容量素子Cと直列に接続する第1の抵抗Rcの抵抗値を寄生抵抗RLの抵抗値より大きくすればよいことがわかった。本発明の検討結果によれば、第1の抵抗素子Rcとインダクタンス素子Lは実質的に同一の温度係数を有する素子であることが好ましい。第1の抵抗素子Rcとインダクタンス素子の寄生抵抗RLの温度係数が同一であれば、たとえ、第1の端子と第2の端子OUTTとOUTBとの間に第1の抵抗素子Rcを介すことができない寄生容量Cparaがあったとしても、第1の抵抗素子Rcの抵抗値をインダクタンス素子Lによる寄生抵抗RLの抵抗値より大きくすることにより、インダクタンス素子Lによる寄生抵抗RLの温度依存性による発振器の発振周波数の変動を第1の抵抗素子Rcにより比較的容易に補償することができる。また、第1の抵抗素子Rcとインダクタンス素子Lは、実質的に同一の金属で形成することが好ましい。インダクタンス素子Lはできるだけ寄生抵抗を小さい値にするためには、半導体集積回路の配線に用いられる金属等電気抵抗率の低い金属を用いることが好ましい。第1の抵抗素子をこのインダクタンス素子と同一の金属を用いることにより、容易にインダクタンス素子と第1の抵抗素子との温度係数を同一にすることが可能となり、第1の抵抗によりインダクタンス素子の寄生抵抗による温度特性を補償することができる。第1の抵抗素子Rcの抵抗値は、寄生容量Cparaの存在を考慮に入れて、インダクタンス素子Lによる寄生抵抗RLの温度特性に依存する発振器の温度特性を補償するような抵抗値に設定することが望ましい。具体的には、シミュレーションまたは、試作品の実測によって、第1の抵抗素子Rcの抵抗値を、発振周波数の温度依存性ができるだけ少なくなるような抵抗値に設定することができる。または、本発明の検討結果によれば、第1の抵抗素子の抵抗値Rcは、下記式1を実質的に満たすような抵抗値にすることが好ましい。ω4Rc2L2C2Cparaω2L2CCparaRc2C2RL2Cpara-LRL2CCpara-L=0式1但し、Lは前記インダクタンス素子のインダクタンス値、Cは容量素子の容量値、RLは寄生抵抗の抵抗値、Cparaは寄生容量の容量値、ωは発振器の角振動数である。角振動数ωは、発振器の発振周波数をf0とすると、ω=2πf0で表される。さらに、発振器の出力端子OUTT、OUTB間に寄生する寄生容量Cparaに対してさらに直列に寄生する第2の寄生抵抗Rcparaが無視できない場合は、容量素子の容量値C及び第1の抵抗素子の抵抗値Rcを、下記式2及び式3を実質的に満たすように設定することが好ましい。CRc=CparaRcpara式2RcRcpara=RLRcRcpara式3但し、Cparaは寄生容量の容量値、Rcparaは第2の寄生抵抗の抵抗値、RLはインダクタンス素子の寄生抵抗の抵抗値である。以上で、概要の説明を終了し、以下に具体的な各実施の形態について、図面を参照してさらに詳しく説明する。[第1の実施形態]図1は、第1の実施形態による発振器10の等価回路図である。図1の発振器10は、半導体集積回路の半導体基板上にすべての素子を形成することができる。発振器10の反転出力端子OUTBと非反転出力端子OUTTとの間に、インダクタンス素子Lと、容量素子Cと、増幅器30と、が接続されている。さらに、インダクタンス素子Lは寄生抵抗を持っているのでその寄生抵抗RLを等価回路として図1に示すと反転出力端子OUTBと非反転出力端子OUTTとの間にインダクタンス素子Lと直列に寄生抵抗RLが接続されているとみなすことができる。また、寄生容量Cparaは、発振器10の反転出力端子OUTBと非反転出力端子OUTTとの間に直接寄生する寄生容量であり、配線間の寄生容量と、増幅器30内部の寄生容量が含まれる。この寄生容量Cparaは、反転出力端子OUTBと非反転出力端子OUTTとの間に直接寄生する容量であるので、反転出力端子OUTBと非反転出力端子OUTTとの間に寄生容量Cparaと直列に抵抗を設けることはできない。第1の抵抗素子Rcの抵抗値は、寄生抵抗RLの抵抗値より大きな抵抗値とする。第1の抵抗素子Rcの抵抗値を寄生抵抗RLの抵抗値より大きな抵抗値とする理由は、寄生容量Cparaの存在を考慮して、抵抗素子Rcの抵抗値の温度依存性と寄生抵抗RLの抵抗値の温度依存性を補償し、実使用上の範囲内でできるだけ温度依存性のない一定の発振周波数を得るためである。第1の抵抗素子Rcとインダクタンス素子Lは、同一の金属配線層を用いて半導体基板に形成する。同一の金属配線層を用いれば、第1の抵抗素子Rcと、インダクタンス素子による寄生抵抗RLと、の抵抗温度係数は等しくなり、第1の抵抗素子Rcとインダクタンス素子の寄生抵抗RLとによる温度特性を比較的容易に補償することができる。また、増幅器30は、差動入力端子と差動出力端子とが、共に反転出力端子OUTBと非反転出力端子OUTTに接続されており、反転出力端子OUTBと非反転出力端子OUTT間の電位差を反転させて反転出力端子OUTBと非反転出力端子OUTTに出力する反転増幅器である。なお、増幅器30は、反転出力端子OUTBと非反転出力端子OUTT間の電位差を反転させて反転出力端子OUTBと非反転出力端子OUTTに出力する反転増幅器として機能するものであれば、擬似的に差動増幅器として機能する増幅器であってもよい。図2には、増幅器30に用いることができる擬似差動器として、インバータタイプの増幅器を用いた発振器10の回路ブロック図を示す。図2では、破線内に増幅器30内部の回路構成を記載していることを除いて、図1の回路構成と同一である。従って、図2の回路構成のうち、増幅器30の内部の構成以外の回路構成については、図1と重複する説明を避け、説明を省略する。図2の発振器10において、増幅器30は、電流源となるPMOSトランジスタP3と、PMOSトランジスタP3のゲートにバイアス電圧を与えるバイアス電圧発生部31と、PMOSトランジスタP1とNMOSトランジスタN1とからなる第1のインバータと、PMOSトランジスタP2とNMOSトランジスタN2とからなる第2のインバータと、を含んでいる。PMOSトランジスタP3は、PMOSトランジスタP1とNMOSトランジスタN1とからなる第1のインバータと、PMOSトランジスタP2とNMOSトランジスタN2とからなる第2のインバータと、に電源を供給する。PMOSトランジスタP3に流す電流値は、バイアス電圧発生部31が出力する電圧により制御される。PMOSトランジスタP1とNMOSトランジスタN1とからなる第1のインバータの入力端子は、反転出力端子OUTBに接続され、出力端子は、非反転出力端子OUTTに接続されている。また、PMOSトランジスタP2とNMOSトランジスタN2とからなる第2のインバータの入力端子は、非反転出力端子OUTTに接続され、出力端子は、反転出力端子OUTBに接続されている。また、上記第1のインバータと第2のインバータのPMOSトランジスタP1、P2の電源は、電流源となるPMOSトランジスタP3を介して電源VDDから供給され、NMOSトランジスタN1、N2の電源は、グランドGNDに直接接続されている。第1の形態において、第1の抵抗Rcの最適値は、シミュレーションによって求めることができる。又は、発振器10が形成された半導体集積回路を試作して、その試作品の発振器を評価し、その評価結果に基づいて、第1の抵抗Rcの最適値を設定してもよい。なお、本発明者による検討結果によれば、最適な第1の抵抗Rcの抵抗値を、計算式で表すと、以下に示す式1により表される。ω4Rc2L2C2Cparaω2L2CCparaRc2C2RL2Cpara-LRL2CCpara-L=0式1式1において、Lはインダクタンス素子のインダクタンス、Cは容量素子の容量、RLはインダクタンス素子の寄生抵抗の抵抗値、Cparaは寄生容量の容量値、ωは発振器の角振動数である。角振動数ωは、発振器の発振周波数をf0とすると、ω=2πf0で表される。また、式1を書き直すと式4が得られる。ω2=-B±√B2-4AC/2A式4なお、式4において、A=Rc2L2C2CparaB=L2CCparaRc2C2RL2Cpara-LC=RL2CCpara-Lである。[第1の実施形態の変形例]図3は、第1の実施形態の変形例の発振器の等価回路図である。図3の発振器10aでは、図1の発振器10に対して容量素子Cを可変容量素子C1に変更している点が異なる。容量素子Cを可変容量素子C1に変更している以外は、図3の発振器10aの回路構成は、図1の発振器10の回路構成と同一である。容量素子C1を可変容量素子C1とすることにより、発振器10aの発振周波数を調整することができる。可変容量素子C1の容量値は、可変容量制御電圧Vcnt1の電圧値により制御する。図3に示す第1の実施形態の変形例の発振器10aは、容量素子Cに可変容量素子C1を用いることにより、容量値を可変容量制御電圧Vcnt1の電圧値により制御することにより、発振周波数を調整することが可能である。図4は、図3の発振器10aにおける可変容量素子C1の具体的な回路構成を示した回路ブロック図である。可変容量素子C1は、ゲートが抵抗Rcaを介して反転出力端子OUTBに接続され、ソースドレインが可変容量制御電圧Vcnt1に接続されたMOSバラクタC1aと、ゲートが抵抗Rcbを介して非反転出力端子OUTTに接続され、ソースドレインが可変容量制御電圧Vcnt1に接続されたMOSバラクタC1bを備えている。また、第1の抵抗Rcは、抵抗Rcaと抵抗Rcbとに別れて配置されており、AC的な等価回路としては、図3の回路に等しい。MOSバラクタのソースドレインとゲート間の容量値は、ソースドレインとゲートとの間のDC的な電圧により変化するので、可変容量制御電圧Vcnt1の電圧値を変えることにより、MOSバラクタC1a、C1bの容量値を変えることができる。すなわち、MOSバラクタC1a、C1bは、可変容量制御電圧Vcnt1の電圧値により容量が可変である可変容量素子として機能する。なお、図4の回路は、図3の等価回路を実現するための一例であり、様々に変形することができる。例えば、図4では、MOSバラクタC1a、C1bのソースドレインに可変容量制御電圧Vcnt1を与え、ゲートを抵抗Rca、Rcbを介して出力端子OUTB、OUTTに接続しているが、MOSバラクタのソースドレインとゲートとの接続を逆にして、ソースドレインを抵抗Rca、Rcbに接続し、ゲートに可変容量制御電圧Vcnt1を与えてもよい。また、第1の抵抗Rcと可変容量素子C1は、図4の回路のように、反転出力端子OUTBと非反転出力端子OUTTから見て対称な回路配置となることが好ましい。[第2の実施形態]図5は、第2の実施形態による発振器の等価回路図である。図3に示した第1の実施形態の変形例の発振器10aに対して、図5に示す第2の実施形態による発振器10bは、非反転出力端子OUTTと反転出力端子OUTBとの間に第2の可変容量素子C2がさらに設けられている点が異なっている。図3の発振器10aに対して第2の可変容量素子C2が付加されている点を除けば、図5の発振器10bは、図3の発振器10aと同一である。図5において、第1の可変容量素子C1が第1の抵抗Rcを介して非反転出力端子OUTTと反転出力端子OUTB間に接続されているのに対して、第2の可変容量素子C2は、第1の抵抗Rcを介さずに、直接非反転出力端子OUTTと反転出力端子OUTBとに接続されている。また、第2の可変容量素子C2は、第1の可変容量素子C1と同様に、可変容量制御電圧Vcnt1によって容量値が制御されている。図5に示す第2の実施形態による発振器10bは、図3に示す第1の実施形態の変形例と同様に、容量Cを可変容量C1としているので、発振周波数の調整が可能である。さらに、第2の実施形態では、第2の可変容量素子C2を設けることにより、第1の実施形態の変形例よりも、容量値を変えて発振周波数の調整を行った場合にも、周波数への温度特性への影響をより少なくすることができる。図6は、図5の発振器10bにおける第1、第2の可変容量素子C1、C2、及び第1の抵抗素子Rcの具体的な回路構成を示した回路ブロック図である。第1の可変容量素子C1と第1の抵抗素子Rcの回路構成は、すでに説明した図4の回路構成と同一であるので重複する説明は省略する。図6において、第2の可変容量素子C2は、ゲートが反転出力端子OUTBに接続され、ソースドレインが可変容量制御電圧Vcnt1に接続されたMOSバラクタC2aと、ゲートが非反転出力端子OUTTに接続され、ソースドレインが可変容量制御電圧Vcnt1に接続されたMOSバラクタC2bを備えている。MOSバラクタC2a、C2bのソースドレインとゲート間の容量値は、ソースドレインとゲートとの間のDC的な電圧により調整可能であるので、可変容量制御電圧Vcnt1の電圧値を変えることにより、MOSバラクタC2a、C2bの容量値を調整することができる。すなわち、MOSバラクタC2a、C2bは、可変容量制御電圧Vcnt1の電圧値により容量が可変である可変容量素子として機能する。MOSバラクタC2a、C2bは、反転出力端子OUTBと非反転出力端子OUTTとの間に直列に接続されているので、AC的な等価回路としては、図5に示すように、反転出力端子OUTBと非反転出力端子OUTTとの間に接続され、可変容量制御電圧Vcnt1によって容量値が制御される可変容量素子として機能する。また、可変容量C1が抵抗Rca、Rcbを介して出力端子OUTB、OUTTに接続されているのに対して、可変容量C2は、抵抗を介さずに出力端子OUTB、OUTTに接続されているので、可変容量C1とC2を同一の可変容量制御電圧Vcnt1で制御する場合であっても、可変容量制御電圧Vcnt1の電圧値に対する可変容量C1とC2の容量特性は互いに異なる特性を示す。この制御電圧に対する容量特性の違いにより、容量値を変えて発振周波数を調整した場合においても、温度変化に対する発振周波数の変動をより少なくすることができる。なお、図6の回路は、図5の等価回路を実現するための一例であり、様々に変形することができる。例えば、MOSバラクタC1a、C1bと同様に、MOSバラクタC2a、C2bもソースドレインとゲートとの接続を逆にすることができる。すなわち、ソースドレインを出力端子OUTB、OUTTに接続し、ゲートに可変容量制御電圧Vcnt1を印加して容量値を制御することも可能である。ただし、ジッタ等の少ない安定した発振器を得るためには、出力端子OUTB、OUTTから見たときの第1、第2の可変容量C1、C2、第1の抵抗Rc等の発振器の回路構成を対称にすることが望ましい。[第3の実施形態]図7は、第3の実施形態による発振器の等価回路図である。図5に示した第2の実施形態の発振器10bに対して、図7に示す第3の実施形態による発振器10cは、第1の可変容量素子C1の容量値を第1の可変容量制御電圧Vcnt1により制御し、第2の可変容量素子C2の容量値を第2の可変容量制御電圧Vcnt2により制御している点が異なっている。すなわち、第2の実施形態の発振器10bでは、第1の可変容量素子C1と第2の可変容量素子C2を共通の制御電圧Vcnt1により制御していたのに対して、第3の実施形態の発振器10cでは、第1の可変容量素子C1の容量値と第2の可変容量素子C2の容量値とをそれぞれ別な制御電圧を与えて制御可能な構成としている。なお、第1の可変容量制御電圧Vcnt1と第2の可変容量制御電圧Vcnt2は、第1の可変容量制御電圧Vcnt1の電圧変化に対して、第2の可変容量制御電圧Vcnt2が一定の比率で電圧変化するように制御電圧を与えてもよいし、第1の可変容量制御電圧Vcnt1と第2の可変容量制御電圧Vcnt2とを独立して制御するようにしてもよい。上記構成によれば、発振器10cの発振周波数を調整する際に、第1の抵抗Rcを介して反転出力端子OUTBと非反転出力端子OUTTとの間に設けられる容量値C1と、第1の抵抗Rcを介さずに反転出力端子OUTBと非反転出力端子OUTTとの間に設けられる容量値CparaC2との比率を最適に保つことができる。従って、発振器10cの発振周波数を変える場合においても、より高精度に温度特性を補償することができる。図8は、図7の発振器10cにおける第1、第2の可変容量素子C1、C2、及び第1の抵抗素子Rcの具体的な回路構成を示した回路ブロック図である。図7に示す第3の実施形態の回路ブロック図は、図6に示す第2の実施形態の回路ブロック図と、MOSバラクタC1aとC1bのソースドレインに第1の可変容量制御電圧Vcnt1が印加され、MOSバラクタC2aとC2bのソースドレインに第2の可変容量制御電圧Vcnt2が印加されていることを除いて同一である。図8では、MOSバラクタC1a及びC1bと、MOSバラクタC2a及びC2bと、に異なる制御電圧を印加することにより、可変容量素子C1の容量値と可変容量素子C2の容量値とをより自由に変えられるようにしている。これにより、発振器10cの発振周波数を変えて調整する場合において、より高精度に温度特性を補償することができる。たとえば、プロセスばらつきを補償して一定の発振周波数で発振させるため、発振周波数のばらつきの調整が必要な場合があるが、そのような調整を行った場合においても、温度特性を補償して温度が変化しても一定の周波数で発振する発振器を提供することができる。[第4の実施形態]第1乃至第3の実施形態の説明では、寄生容量Cparaは、発振器の反転出力端子OUTBと非反転出力端子OUTTとの間に直接寄生する寄生容量であるとして説明した。しかし、さらに発振器の精度が要求される場合には、反転出力端子OUTBと非反転出力端子OUTTとの間に寄生容量Cparaに直列に接続される第2の寄生抵抗の抵抗値が無視できない場合がある。この第2の寄生抵抗を考慮に入れて第1の実施形態の等価回路を書き直すと、図17のようになる。図17の発振器10dでは、反転出力端子OUTBと非反転出力端子OUTTとの間に寄生容量Cparaと直列に接続される第2の寄生抵抗をRcparaとして表している。この第2の寄生抵抗Rcparaを考慮した場合、容量素子の容量値C及び第1の抵抗素子の抵抗値Rcは、下記式2及び式3を満たすように設定すれば、第2の寄生抵抗Rcparaの温度特性への影響を補償することができる。CRc=CparaRcpara式2RcRcpara=RLRcRcpara式3なお、上記式2、式3において、Cparaは寄生容量の容量値、Rcparaは第2の寄生抵抗の抵抗値、RLはインダクタンス素子の寄生抵抗の抵抗値である。また、第2の寄生抵抗Rcparaは金属配線の寄生抵抗であり、インダクタンス素子L、第1の抵抗Rcと同一の材質金属配線である。従って、第2の寄生抵抗Rcparaの抵抗温度係数は、インダクタンス素子L及び第1の抵抗Rcの抵抗温度係数と等しくなる。また、半導体集積回路上における発振器のレイアウトに依存するが、寄生抵抗が大きな値とならざるを得ないインダクタンス素子L及びそれよりさらに抵抗値を大きくする必要がある第1の抵抗Rcと比較すると第2の寄生抵抗Rcparaの抵抗値は小さくできる。従って、第2の寄生抵抗Rcparaの抵抗値が十分小さく無視できる場合は、第1乃至第3の実施形態で説明したとおりである。[第5の実施形態]図9は、第5の実施形態による半導体集積回路装置の回路ブロック図である。半導体集積回路装置100は、図示しない半導体基板の上に回路が形成されている。発振器10は、第1乃至第3のいずれかの実施形態に記載の発振器である。発振器の出力端子OUTT、OUTBから出力される信号は、クロックドライバ11によりさらに増幅され、外部の回路ブロックに接続される。Serdes回路101は、高速なクロックが必要な回路ブロックの一例であり、クロックドライバ11から出力されるクロックが分周をせずにそのまま供給される。Serdes回路101は、半導体集積回路装置100内部の図示しない回路ブロックから並列に出力される信号をクロックドライバ11が出力するクロックに同期してシリアル信号に変換し、半導体集積回路装置100の外部に出力する。また、半導体集積回路装置100の外部からシリアル信号として送られてきたデータをクロックドライバ11が出力するクロック信号を用いて並列信号に変換し、図示しない内部の回路ブロックへと出力する。分周回路102は、クロックドライバ11が出力するクロック信号を分周し、ジッタの少ないより周波数の低いクロック信号を生成する。発振器10が出力する高周波の信号を分周回路102により分周して周波数の低い信号を得ることにより、発振器10自体から出力するクロック信号よりジッタの少ない安定したクロック信号が得られる。発振器10自体が出力するクロック信号がある程度のジッタを持つことはどのような発振器を用いる場合にも避けられないが、より低周波の信号に分周することにより、ジッタを減らすことができる。この観点からも発振器10が発振するクロックの周波数は、ジッタが少ないクロック信号を生成する観点からは、実際に必要とするクロック信号の周波数より高い周波数で発振する発振器10であることが望ましい。その発振器10が出力する高周波信号から分周回路102を用いてより低周波のジッタが少ないクロック信号を生成することができる。分周回路102が分周したクロック信号は、PLL回路103にリファレンスクロック信号として供給され、PLL回路103は、半導体集積回路装置100の外部とのデータの送受信に必要な同期信号等を生成する。また、分周回路102が分周したクロック信号は、半導体集積回路装置100全体のシステムクロック信号としてCTS回路を介して半導体集積回路装置100内部の各部へと供給される。なお、発振器10、クロックドライバ11、Serdes回路101、分周回路102、PLL回路103、CTS回路104は、半導体集積回路装置100内部の単一の半導体基板の上に形成することができる。上述したように、発振器10が出力するクロック信号は、クロック信号に同期して動作する内部回路Serdes101、分周回路102、PLL回路103、CTS回路104等に動作クロックとして供給することができる。上記発振器10に第1の実施形態乃至第3の実施形態のいずれかで説明した発振器を用いることにより、温度特性を補償するクロック信号を供給することができる。[第6の実施形態]図10は、半導体集積回路装置100の半導体基板上に発振器10aの各回路素子を配置する場合の好ましいレイアウトを示すレイアウト平面図である。なお、図10は、図4に示す第1の実施形態の変形例による発振器10aを配置しているので、第1の抵抗Rcは、2箇所に別れて配置されており、第2の可変容量C2は、図10のレイアウト平面図には、含まれていない。図10において、インダクタンス素子Lは、半導体基板の表面のインダクタンス素子配置領域110内に螺旋状に配置されている。インダクタンス素子Lは、できるだけ寄生抵抗を少なくするために金属配線で螺旋状うずまき状、スパイラル状に配線されている。また、所望のインダクタンスを得るため、多層の金属配線層を用い、多層の金属配線層に渡って螺旋状に配線パターンを設けてもよい。多層の金属配線層間は、金属配線で形成されたスルーホールにより接続される。また、できるだけ寄生抵抗を少なくするため、各金属配線層に設けられた螺旋状の配線パターンは並列に接続することにより、寄生抵抗ができるだけ小さくなるようにレイアウトしてもよい。金属配線は、銅やアルミなどの一般的な半導体集積回路装置で用いる金属配線層を用いることができる。第1の抵抗Rcは、第1の抵抗配置領域150に配置された第1の抵抗Rcaと、第2の抵抗配置領域160に配置された第2の抵抗Rcbとに別れて配置されている。第1の抵抗Rcaと第2の抵抗Rcbは共に、インダクタンス素子Lと同一の金属配線で配線されている。従って、インダクタンス素子Lと第1の抵抗Rcaと第2の抵抗Rcbの抵抗温度係数は互いに等しくなる。また、製造プロセスのばらつきにより、インダクタンス素子Lの寄生抵抗の抵抗値がばらついた場合には、第1の抵抗Rca、第2の抵抗Rcbの抵抗値も同じようにばらつくことになる。第1の抵抗Rcaは、所定の抵抗値を得るため、第1の抵抗配置領域150に折り返して配置されており、第1の抵抗Rcaの一端から他端までの長さは、螺旋状に配置されたインダクタンス素子の最大径の大きさ長さより長く配置されている。なお、第1の抵抗配置領域150からドライバ配置領域130への配線も第1の抵抗Rcaの一部に含まれる。第2の抵抗Rcbは、第2の抵抗値配置領域160に、インダクタンス素子配置領域110を間に挟んで、第1の抵抗Rcaと対称な位置の第2の抵抗値配置領域160に配置されている。第2の抵抗Rcbの抵抗値は、第1の抵抗Rcaの抵抗値に等しくなるように対称な形状に配置されている。増幅器30のバイアス電圧発生部31図2参照以外の回路は、ドライバ配置領域130に配置され、バイアス電圧発生部31は、バイアス電圧発生部配置領域120に配置されている。可変容量素子C1は、可変容量配置領域140に配置される。ドライバ配置領域130の非反転出力端子OUTT、反転出力端子OUTBからは、発振器10a外部の回路である2次増幅回路170に配線が接続されている。可変容量配置領域140の可変容量制御電圧入力端子141には、外部から配線が接続される。上記レイアウトにおいて、インダクタンス素子Lが、インダクタンス素子配置領域110に配置され、ドライバ配置領域130及び可変容量配置領域140がインダクタンス素子配置領域110に隣接して設けられ、第1の抵抗配置領域150と第2の抵抗配置領域160は、インダクタンス素子配置領域110とドライバ配置領域130と可変容量配置領域140とを間に挟んでインダクタンス素子配置領域110に隣接する領域に対称に配置されている。図10の配置によれば、インダクタンス素子Lとドライバ配置領域130と可変容量配置領域140に対して、第1の抵抗配置領域150と第2の抵抗配置領域160が対称に対置されているので、発振器10の回路特性も出力端子OUTT、OUTBから見て対称な特性を有する発振器が容易に得られる。次に、第1の実施形態乃至第3の実施形態の発振器の温度特性について、シミュレーシンを行って確認した結果を実施例1~実施例5として説明する。[実施例1]図11は、実施例1による発振器の温度依存性を示すグラフである。実施例1は、図1、図2に示す第1の実施形態に基づく実施例であり、第1の実施形態による発振器10の具体的な温度特性をシミュレーションにより求めた。図11に示す実施例1では、図1の発振器10において、L=10nH、RL=100Ω、C=Cpara=20fF=0.02pFとして第1の抵抗Rcの抵抗値の最適値をシミュレーションにより求めた。なお、RL=100Ωの値は温度30°Cのときの値であり、RLとRcの抵抗温度係数αは、α=3×10-3とした。また、このシミュレーションで求めたRcの最適値は、297Ωであり、寄生抵抗RLの約3倍の値となった。図11における横軸は、周囲温度Ta[°C]であり、縦軸は、周囲温度30°Cのときの発振周波数に対する発振周波数の誤差である。図11に示すとおり、第1の抵抗Rcを最適な抵抗値297Ωに設定すると、-40°C~120°Cの範囲内で発振周波数幅は250ppm程度であるが、第1の抵抗Rcの抵抗値が最適値297Ωの0.9倍、又は1.1倍であるときは、発振周波数幅は4000ppm程度まで拡大悪化することがわかる。[実施例2]図12は、実施例2による発振器の温度依存性を示すグラフである。実施例2は、図3、図4に示す第1の実施形態の変形例に基づく実施例であり、第1の実施形態の変形例による発振器10aの具体的な温度特性をシミュレーションにより求めた。図12に示す実施例2では、図3に示す第1の実施形態の変形例による発振器10aにおいて、L=10nH、RL=100Ω、Cpara=20fF=0.02pF、Rc=297Ωに設定した。なお、上記RL、Rc値は温度30°Cのときの値であり、RLとRcの抵抗温度係数αは、α=3×10-3とした。また、可変容量素子C1の容量値Cの値は、C=20fF、C=18fF、C=22fFについて、それぞれシミュレーションを行った。なお、すでに述べたように、LC発振器の発振周波数はおおよそ1/2π√LCで表されるので、可変容量素子C1の容量値Cを変更した場合には、発振周波数そのものは、C=20fF、C=18fF、C=22fFでそれぞれ異なるが、図12では、それぞれ30°Cのときの発振周波数を基準として30°Cのときの発振周波数に対して温度を変えたときの発振周波数の違いを周波数誤差として示している。図12の横軸は、周囲温度Ta[°C]であり、縦軸は、周囲温度30°Cのときの発振周波数に対する発振周波数の誤差である。図12に示すとおり、可変容量C1の容量値がC=20fFのときに、温度特性を補償するように、第1の抵抗Rcの抵抗値を決めているので、-40°C~120°Cの範囲内で、C=20fFのときの発振周波数幅は、約250ppmであるが、可変容量C1の容量値を18fF、22fFと10変動させたときには、発振周波数幅が、3500ppm程度まで拡大悪化する。[実施例3]図13は、実施例3による発振器の温度依存性を示すグラフである。実施例3は、図5、図6に示す第2の実施形態に基づく実施例であり、第2の実施形態による発振器10bの具体的な温度特性をシミュレーションにより求めた。図13に示す実施例3では、図5の発振器10bにおいて、L=10nH、RL=100Ω、Cpara=10fF=0.02pF、Rc=297Ωに設定した。なお、C1とC2の容量値は、標準的なバイアス電圧可変容量制御電圧Vcnt1を与えたときに、C1=20fF、C2=10fFとなるように定めた。また、上記RL、Rc値は温度30°Cのときの値であり、RLとRcの抵抗温度係数αは、α=3×10-3とした。さらに、可変容量素子C1の容量値Cの値は、C=20fF、C=18fF、C=22fFについて、それぞれシミュレーションを行った。図13における横軸は、周囲温度Ta[°C]であり、縦軸は、周囲温度30°Cのときの発振周波数に対する発振周波数の誤差である。図13に示すとおり、可変容量C1の容量値Cの変動に伴って、第1の抵抗素子Rcを介さないで反転出力端子OUTBと非反転出力端子OUTTとの間に直接接続される容量CparaC2の容量値も変動するので、可変容量C1の容量値Cをセンター値の20fFから18fFと22fFに変動させた場合の周波数誤差は、図12に示す実施例2と比較すると抑制されている。図12に示す実施例2では、可変容量C1の容量値を18fF、22fFと10変動させたときには、発振周波数幅が、3500ppm程度であったのが、図13に示す実施例3では、2000ppm以下に収まっている改良されている。[実施例4]図14は、実施例4による発振器の温度依存性を示すグラフである。実施例4は、図7、図8に示す第3の実施形態に基づく実施例であり、第3の実施形態による発振器10cの具体的な温度特性をシミュレーションにより求めた。図14に示す実施例4では、ΔVcnt2/ΔVcnt1=2とした。すなわち、第1の可変容量制御電圧Vcnt1の変化に対して第2の可変容量制御電圧Vcnt2が2倍変化するように制御した。それ以外のシミュレーションの条件は、図13に示す実施例3と同一の条件である。その結果、図14に示す通り、可変容量C1の容量値を18fF、22fFと10変動させ、温度を-40°Cから120°Cまで変化させたときの発振周波数幅が、図13に示す実施例3よりさらに大幅に低下した改良された。[実施例5]図15は、実施例5による発振器の温度依存性を示すグラフである。実施例5も実施例4と同様に、第3の実施形態に基づくシミュレーションによる実施例である。実施例5では、制御電圧ΔVcnt2/ΔVcnt1の比率を実施例4からさらに微調整した。実施例5では、ΔVcnt2/ΔVcnt1=1.87である。すなわち、第1の可変容量制御電圧Vcnt1の変化に対して第2の可変容量制御電圧Vcnt2が1.87倍変化するように制御した。その他のシミュレーションの条件は、実施例4と同一である。その結果、図15に示すように、発振周波数幅は、図14に示す実施例4よりさらに安定化した変動の幅が小さくなった。なお、上記第1乃至第4の実施形態の説明において、発振器の最適な温度特性を得るための設計時の調整手段として、寄生容量Cparaと並列に調整固定容量を付加することも可能である。また、同様に第1の抵抗Rcの値を先に決めておいて、その後でインダクタンス素子のレイアウトを微調整することにより、設計時における発振器の特性を最適に調整することも可能である。このような場合には、先に第1の抵抗Rcの抵抗値を固定し、寄生容量Cparaと並列に設ける固定容量の容量値や寄生抵抗RLもしくは、インダクタンス素子Lに直列に付加される抵抗パターンの抵抗値等によって、設計時における発振器の温度特性を最適化することもできる。本発明の全開示特許請求の範囲及び図面を含むの枠内において、さらにその基本的技術思想に基づいて、実施例ないし実施例の変更調整が可能である。また、本発明の特許請求の範囲の枠内において種々の開示要素の多様な組み合わせないし選択が可能である。すなわち、本発明は、特許請求の範囲及び図面を含む全開示、技術的思想にしたがって当業者であればなし得るであろう各種変形、修正を含むことは勿論である。