複数のパルス信号について、各サンプリングタイミングにおける各パルス信号の振幅を示す値を含む多重信号を生成して送信する送信手段と、前記多重信号を受信して前記複数のパルス信号を出力する受信手段と、を備えている通信システムであって、前記送信手段は、各パルス信号について、サンプリングにより生じるエッジ位置の誤差量を検出する検出手段と、該検出した誤差量を示す値を前記多重信号に含める多重化手段と、を備えており、前記受信手段は、前記多重信号を分離して各パルス信号の振幅を示す値及び各パルス信号の前記誤差量を示す値を出力する分離手段と、各パルス信号について、前記分離手段が出力するパルス信号の振幅を示す値から得られるエッジ位置を、該パルス信号の前記誤差量で補正する補正手段と、を備えていることを特徴とする通信システム。パルス信号の前記誤差量は、該パルス信号のエッジ位置の検出から、該エッジ位置の後にくるサンプリングタイミングの検出までの遅延量であることを特徴とする請求項1に記載の通信システム。前記検出手段は、前記誤差量をクロック信号でカウントし、前記送信手段は、前記クロック信号を前記受信手段に送信し、前記補正手段は、前記多重信号に含まれるパルス信号の振幅を示す値が入力され、前記クロック信号でシフトさせるシフトレジスタと、前記シフトレジスタの複数のレジスタから前記誤差量により特定される1つのレジスタの値を出力するセレクタとを備えていることを特徴とする請求項1又は2に記載の通信システム。複数のパルス信号について、各サンプリングタイミングにおける各パルス信号の振幅を示す値を含む多重信号を生成して送信する送信回路であって、各パルス信号について、サンプリングにより生じるエッジ位置の誤差量を検出する検出手段と、該検出した誤差量を示す値を前記多重信号に含める多重化手段と、を備えていることを特徴とする送信回路。パルス信号の前記誤差量は、該パルス信号のエッジ位置の検出から、該エッジ位置の後にくるサンプリングタイミングの検出までの遅延量であることを特徴とする請求項4に記載の送信回路。各サンプリングタイミングにおける各パルス信号の振幅を示す値と、各パルス信号について、サンプリングにより生じるエッジ位置の誤差量を示す値を含む多重信号を受信して各パルス信号を復元する受信回路であって、前記多重信号を分離して各パルス信号の振幅を示す値及び各パルス信号の前記誤差量を示す値を出力する分離手段と、各パルス信号について、前記分離手段が出力するパルス信号の振幅を示す値から得られるエッジ位置を、該パルス信号の前記誤差量で補正する補正手段と、を備えていることを特徴とする受信回路。前記誤差量はクロック信号でカウントされており、前記補正手段は、前記多重信号に含まれるパルス信号の振幅を示す値が入力され、前記クロック信号でシフトさせるシフトレジスタと、前記シフトレジスタの複数のレジスタから前記誤差量により特定される1つのレジスタの値を出力するセレクタとを備えていることを特徴とする請求項6に記載の受信回路。請求項1から3のいずれか1項に記載の通信システムを含む画像形成装置であって、前記受信手段が出力する複数のパルス信号それぞれにより、記録材を搬送するための複数のパルスモータを制御することを特徴とする画像形成装置。しかしながら、各パルス信号を、サンプリングして時分割多重する場合、受信側において復元するパルス信号のパルス幅が送信側におけるパルス幅と異なることになり得る。この様子を、図10を用いて説明する。図10において、送信パルス信号はハイレベル及びローレベルがそれぞれ5単位時間だけ継続するパルス信号であり、この送信パルス信号を、3単位時間のサンプリング間隔でサンプリングしてPS変換するものとする。なお、図10の実線の矢印がサンプリングタイミングを示している。受信側においては、サンプリングされた値により受信パルス信号を復元するため、図10に示す様に、受信パルス信号のパルス幅は、送信パルス信号のパルス幅とは異なることになる。パルス幅が制御パラメータを示す信号においてパルス幅が変化することは、制御誤差が生じることを意味する。例えば、上述したパルスモータ制御の場合、パルス幅の変動は、用紙搬送速度の誤差となり、モータ特性によっては脱調が生じ得る。パルス幅の変動を抑えるため、サンプリング周期を速くすることも考えられるが、多重信号が高速となるため通信線をシールドしたり、差動伝送したりする等のノイズ対策が必要となり、大幅なコストアップ要因になる。本発明は、多重信号の速度を高くすることなく、複数のパルス信号を多重し、かつ、パルス幅の変動を抑える通信システムと、当該通信システムに含まれる送信回路及び受信回路と、当該通信システムを有する画像形成装置を提供するものである。本発明の通信システムは、複数のパルス信号について、各サンプリングタイミングにおける各パルス信号の振幅を示す値を含む多重信号を生成して送信する送信手段と、多重信号を受信して複数のパルス信号を出力する受信手段と、を備えている通信システムであって、送信手段は、各パルス信号について、サンプリングにより生じるエッジ位置の誤差量を検出する検出手段と、検出した誤差量を示す値を多重信号に含める多重化手段と、を備えており、受信手段は、多重信号を分離して各パルス信号の振幅を示す値及び各パルス信号の誤差量を示す値を出力する分離手段と、各パルス信号について、分離手段が出力するパルス信号の振幅を示す値から得られるエッジ位置を、パルス信号の誤差量で補正する補正手段と、を備えている。本発明の送信回路は、複数のパルス信号について、各サンプリングタイミングにおける各パルス信号の振幅を示す値を含む多重信号を生成して送信する送信回路であって、各パルス信号について、サンプリングにより生じるエッジ位置の誤差量を検出する検出手段と、検出した誤差量を示す値を多重信号に含める多重化手段と、を備えていることを特徴とする。本発明の受信回路は、各サンプリングタイミングにおける各パルス信号の振幅を示す値と、各パルス信号について、サンプリングにより生じるエッジ位置の誤差量を示す値を含む多重信号を受信して各パルス信号を復元する受信回路であって、多重信号を分離して各パルス信号の振幅を示す値及び各パルス信号の誤差量を出力する分離手段と、各パルス信号について、分離手段が出力するパルス信号の振幅を示す値から得られるエッジ位置を、該パルス信号の誤差量で補正する補正手段と、を備えていることを特徴とする。本発明の画像形成装置は、上記通信システムを含み、受信手段が出力する複数のパルス信号それぞれにより、記録材を搬送するための複数のパルスモータを制御することを特徴とする。サンプリングにより生じるエッジ位置の誤差量を検出して受信手段に通知することで、多重信号の速度を高くすることなく、受信手段において、送信手段が生成したパルス幅からの変動を抑えたパルス信号を復元することができる。図8は、本実施形態によるシリアル通信システムの構成図である。なお、画像形成装置における画像形成のための各処理は、本発明の説明には必要ではないため、その説明は省略する。図8において、各パルスモータ40は、対応するローラ50を回転させて搬送路60上において記録材の搬送を行う。制御部10の送信回路10は、各パルスモータ40の速度制御を行うパルス信号を生成し、生成したパルス信号のサンプリング値を多重化した多重信号と、多重信号の速度に対応するクロック信号を駆動制御部200に送信する。駆動制御部200の受信回路20は、送信回路10から受信する多重信号及びクロック信号に基づき各モータ40を制御するためのパルス信号を復元して対応する駆動部30に出力する。各駆動部30は、受信回路20から受信するパルス信号に基づき対応するパルスモータ40を駆動する。図1は、送信回路10の構成図である。なお、図1は、複数K個の独立したパルス信号を生成して伝送する場合の構成である。また、図1のクロック信号は総て同期している。つまり、同じ速度のクロック信号である。パルス信号生成PG部101は、それぞれ、対応するパルスモータ40を制御するためのパルス信号を生成する。エッジ検出部102は、クロック信号のタイミングにおいてパルス信号の振幅の変化、つまり、パルス信号のエッジを検出してカウンタ103に通知する。なお、クロック信号のタイミングとは、クロック信号の立ち上がりや立下り等、クロック信号から特定できる任意のタイミングである。カウンタ103は、エッジ検出部102がエッジを検出すると、パラレル-シリアルPS変換部104からサンプリングタイミングの通知を受けるまで、クロック信号のカウントを行う。つまり、パルス信号のエッジ位置を検出してから、その次に来るサンプリングタイミングを検出するまでの遅延をクロック信号によりカウントする。カウンタ103は、カウント値を誤差量としてPS変換部104に出力する。この様に、エッジ検出部102及びカウンタ103は、サンプリングにより生じるエッジ位置の誤差量を検出するエッジ誤差量検出部として機能する。PS変換部104は、サンプリングタイミングにおいて、各パルス信号の振幅を示す値と、各パルス信号についての誤差量とを収集し、これら値を多重化して多重信号を生成する多重化部である。PS変換部104は、生成した多重信号を、クロック信号と共に受信回路20に送信する。図3に多重信号の構成を示す。1フレームは、スタートビットで始まり、ストップビットで終了する。なお、各フレームは、サンプリング間隔毎に送信される。ここで、コマンドフィールドには、多重化されている信号の数を示す値が設定される。図3aは、コマンドフィールドがK個のパルス信号の多重化を示している場合のフレーム構成であり、図3bは、2個のパルス信号の多重化を示している場合のフレーム構成である。コマンドフィールドに多重化されている信号の数を含めることで、送信する誤差量の値を実際に使用しているパルス信号の数に削減し、不要なデータの送信を回避している。また、パターンフィールドは、各パルス信号の値が、ハイでるかローであるかを示しており、誤差量フィールドは、各パルス信号に対してカウンタ103がカウントした誤差量が設定される。さらに、誤り検出フィールドには、誤り検出のための例えばパリティビットが設定される。なお、本実施形態においては、カウンタ103は、新たなエッジ検出によりカウントを開始し、その後、サンプリングタイミングによりカウントを終了するまで、前回のカウントの値を誤差量としてPS変換部に出力するものとする。図2は、受信回路20の構成図である。シリアル-パラレルSP変換部201は、図3に示す各フレームを受信すると、パターンフィールドの値を対応するNビットのシフトレジスタ202の最下位ビットLSBに出力する。また、SP変換部201は、受信したフレームに含まれる各誤差量を対応するセレクタ203に出力する。つまり、SP変換部201は、多重信号に含まれる各パルス信号の振幅を示す値及び各パルス信号の誤差量を分離して出力する分離部として機能する。なお、SP変換部201は、受信するクロック信号を、各シフトレジスタ202に出力する。シフトレジスタ202は、各レジスタの値をSP変換部201からのクロック信号により最上位ビットMSB方向に、クロック信号に従いシフトする。なお、以下の説明においては、図2に示す様に、シフトレジスタ202のLSBを0番目とし、MSBをN-1番目とする。シフトレジスタ202の各ビットは、後段のN入力1出力のセレクタ203に入力される。セレクタ203は、SP変換部201からの誤差量に基づき、シフトレジスタ202から入力されるNビットのうち1ビットを選択して出力することでパルス信号を復元する。具体的には、誤差量をDとすると、シフトレジスタ202は、N-1-D番目のビットを選択して出力することで、送信側と同じパルス幅の信号を出力する。以下、図4及び図5を用いて具体的に説明する。なお、図4においては、クロック信号のパルス間隔を1単位時間として、パルス信号生成部101が41単位時間のハイレベルの後に26単位時間のローレベルが継続するパルス信号を生成して送信するものとする。なお、サンプリング間隔は15単位時間であり、そのタイミングは、図4の実線の矢印で示す通りとする。なお、パルス信号がローレベルからハイレベルに変化した時間を基準時刻t=0とする。この場合、カウンタ103は、時刻t=7において誤差量として7単位時間をPS変換部104に通知し、PS変換部104は、この誤差量と、パルス信号がハイレベルであることを示す信号を多重信号として受信回路20に送信する。t=22及び37のサンプリングタイミングにおいては値に変化がなく、PS変換部104は、誤差量として7単位時間と、パルス信号がハイレベルであることを示す信号を多重信号として受信回路20に送信する。t=52のサンプリングタイミングにおいて、カウンタ103は、誤差量として11単位時間をPS変換部104に通知し、PS変換部104は、この誤差量と、パルス信号がローレベルであることを示す信号を多重信号として受信回路20に送信する。t=67のサンプリングタイミングにおいて、カウンタ103は、誤差量として0単位時間をPS変換部104に通知し、PS変換部104は、この誤差量と、パルス信号がハイレベルであることを示す信号を多重信号として受信回路20に送信する。図5は、図4に示す多重信号を受信した受信回路20のシフトレジスタ202のビット内容を示している。なお、図5において、シフトレジスタ202のビット数N=16としている。時刻t=7においてパルス信号がハイレベルであることを示す信号を受信したため、ビット番号0の値がハイレベルを示す1であり、その他の値は総てローレベルを示す0である。SP変換部201は多重信号にて通知される値に変更がない限り同じ値を出力するため、t=14ではビット番号0から7の値が総て1となり、t=15ではビット番号0から8の値が総て1となる。さらに、t=52においては、ローレベルであることを示す信号を受信するため、ビット番号0の値が0であり、その他の値は総て1となる。その後、t=55ではビット番号0から3の値が総て0となり、t=56ではビット番号0から4値が総て0となる。その後、t=67において、ハイレベルであることを示す信号を受信するため、ビット番号0の値が1であり、その他の値は総て0となり、t=82において総ての値が1となる。受信回路20のセレクタ203は、t=7において誤差量D=7となったため、N-1-D=8番目のビットの値を選択して読み出すことになる。この状態は、t=51まで継続し、t=52において、誤差量D=11に変更されたことに伴い、N-1-D=4番目のビットの値を選択して読み出すことになる。さらに、この状態は、t=66まで継続し、t=67において、誤差量D=0に変更されたことに伴い、N-1-D=15番目のビットの値を選択して読み出すことになる。図5の太線は読みだされるビットを示しており、セレクタ203は、t=15においてローレベルからハイレベルに変化し、t=56にローレベルに変化し、t=82にハイレベルに変化するパルス信号を出力することが分かる。この信号波形を図4に示す。図4から明らかな様に、セレクタ203が出力するパルス信号のパルス幅はパルス信号生成部101が生成するものと同じであり、サンプリングにより生じる変動が補償されているのが分かる。つまり、シフトレジスタ202とセレクタ203とにより、サンプリングによりパルス信号に生じるエッジ位置の変動を誤差量に基づき補正する補正部を形成している。なお、図1の構成において、エッジ検出部102は、パルス信号のエッジの変化をクロック信号のタイミングで検出するため、エッジの変化からクロック信号のタイミングまでの期間に相当する誤差量の検出誤差が生じる。同様に、カウンタ103においては、サンプリングタイミングとクロックのタイミングの検出誤差が生じる。しかしながら、その値は小さく制御に影響を与えることはない。図6は送信回路10における処理を示すフローチャートである。エッジ検出部102が、S1においてエッジを検出すると、カウンタ103は、S2においてカウント値をクリアして、S3において、クロック信号のカウントを開始する。カウンタ103は、S4においてサンプリングタイミングである否かを判定し、サンプリングタイミングでなければ、サンプリングタイミングまでカウントを継続する。サンプリングタイミングであれば、カウンタ103は、S5においてカウントを停止し、S6において、カウント値をPS変換部104に出力する。続いて、S7においてPS変換部104は、パルス信号生成部101が生成するパルス信号がハイレベルであるかローレベルであるかを判定し、判定したレベルを示す値と、S6において通知された誤差量とを含む多重信号を生成して送信する。一方、S1においてエッジを検出しない場合、S8において、PS変換部104は、サンプリングタイミングである否かを判定し、サンプリングタイミングであれば、S7において多重信号の送信を行う。なお、この時の誤差量は、前に送信した誤差量と同じとする。一方、サンプリングタイミングでない場合、処理はS1に戻る。図7は受信回路20における処理を示すフローチャートである。SP変換部201は、S11において、多重信号を受信した場合、S12において多重信号に含まれるハイ又はローを示す値を対応するシフトレジスタ202に出力し、誤差量を対応するセレクタ203に出力する。セレクタ203は、S13において誤差量が変化したか否かを判定し、変化した場合には、S14において、シフトレジスタ202からの信号のうち、選択して出力するビットの番号を誤差量に対応するものに変更する。なお、誤差量が変化しない場合には、現在選択しているビットの番号を維持する。以上、各パルス信号について、サンプリングにより生じるエッジ位置の誤差量を検出し、検出した誤差量を受信回路に通知することで、受信回路において、サンプリングによる生じるパルス幅の変動を補償することができる。なお、誤差量は、各パルス信号のエッジ位置から、その後にくるサンプリングタイミングまでの遅延量を測定することで簡易に求めることができる。また、受信回路における補正も、シフトジスタとセレクタで簡易に構成することができる。