第1導電型を有する窒化物半導体で形成された第1半導体層と、前記第1半導体層上に、第1導電型と異なる第2導電型を有する窒化物半導体で形成され、端部に他の部分より厚さが薄い薄膜領域を有する第2半導体層と、前記薄膜領域以外の前記第2半導体層の上方に形成された上部電極と、を備えるメサ型ダイオード。第1導電型を有する窒化物半導体で形成された第1半導体層と、前記第1半導体層上に、第1導電型と異なる第2導電型を有する窒化物半導体で形成され、端の領域に他の一部より第2導電型を与える元素の濃度が低い低濃度部を有する第2半導体層と、前記低濃度部以外の前記第2半導体層の上方に形成された上部電極と、を備えるメサ型ダイオード。前記第2半導体層が前記第1半導体層の上面の全体を覆っている請求項1または2に記載のメサ型ダイオード。前記第1半導体層の端の領域の上面が、前記第2半導体層で覆われていない請求項1または2に記載のメサ型ダイオード。前記第1半導体層は、N型のGaN系半導体で形成され、前記第2半導体層は、P型のGaN系半導体で形成された、請求項1から4のいずれか一項に記載のメサ型ダイオード。前記第1半導体層および前記第2半導体層の側面を覆う絶縁膜をさらに備える請求項1から5のいずれか一項に記載のメサ型ダイオード。第1導電型を有する窒化物半導体で形成された第1半導体層上に、前記第1導電型と異なる第2導電型を有する窒化物半導体で、他の部分より厚さが薄い薄膜領域を端部に有する第2半導体層が形成される第2半導体層形成段階と、前記薄膜領域以外の前記第2半導体層の上方に上部電極が形成される上部電極形成段階と、前記第1半導体層の側面にメサ側壁が形成されるメサ側壁形成段階と、を備えるメサ型ダイオードの製造方法。前記第2半導体層形成段階は、前記第1半導体層上に前記第2導電型を有する窒化物半導体で、半導体膜が形成される半導体膜形成段階と、前記半導体膜上に、端部に上面が傾斜した傾斜部を有するマスクが形成されるマスク形成段階と、前記マスクを用いて前記半導体膜がエッチングされて、前記傾斜部の下の領域に前記薄膜領域が形成されるエッチング段階と、を有する請求項7に記載のメサ型ダイオードの製造方法。前記第2半導体層形成段階は、前記第1半導体層上に前記第2導電型を有する窒化物半導体で、半導体膜が形成される半導体膜形成段階と、前記半導体膜上に、第1マスクが形成される第1マスク形成段階と、前記第1マスク上に、前記第1マスクの端部から離間して、第2マスクが形成される第2マスク形成段階と、前記第1マスクおよび前記第2マスクを用いて前記半導体膜がエッチングされて、前記第1マスク上に前記第2マスクが形成されていない領域の下方に、前記薄膜領域が形成されるエッチング段階と、を有する請求項7に記載のメサ型ダイオードの製造方法。前記第2半導体層形成段階は、前記第1半導体層上に前記第2導電型を有する窒化物半導体で、半導体膜が形成される半導体膜形成段階と、前記薄膜領域が形成される領域の前記半導体膜上に第1マスクが形成され、前記薄膜領域以外の前記第2半導体層が形成される領域の前記半導体膜上に、前記半導体膜をエッチングする条件で前記第1マスクが除去されても、除去されずに残留する第2マスクが形成されるマスク形成段階と、前記第1マスクおよび前記第2マスクを用いて前記半導体膜がエッチングされて、前記第2半導体層が形成されるエッチング段階と、を有する請求項7に記載のメサ型ダイオードの製造方法。前記第2半導体層形成段階は、前記第1半導体層上に前記第2導電型を有する窒化物半導体で、半導体膜が形成される半導体膜形成段階と、前記半導体膜上のマスクの形成、および、前記マスクを用いた前記半導体膜のエッチングが2回以上繰り返されて、前記薄膜領域に、2段以上の段差が形成されるパターニング段階と、を有する請求項7に記載のメサ型ダイオードの製造方法。メサ型ダイオードのメサ側壁には、半導体の内部より結晶欠陥が多い。上部電極と下部電極との間の電位差がメサ側壁に集中すると、メサ側壁の結晶欠陥がリーク電流の経路となる。また、リーク電流がメサ側壁を流れることにより、メサ型ダイオードの耐圧が低下する。そこで、メサ側壁への電位差の集中を緩和することが望まれる。本発明の第1の態様においては、第1導電型を有する窒化物半導体で形成された第1半導体層と、第1半導体層上に、第1導電型と異なる第2導電型を有する窒化物半導体で形成され、端部に他の部分より厚さが薄い薄膜領域を有する第2半導体層と、薄膜領域以外の第2半導体層の上方の少なくとも一部に形成された上部電極と、を備えるメサ型ダイオードを提供する。本発明の第2の態様においては、第1導電型を有する窒化物半導体で形成された第1半導体層上に、第1導電型と異なる第2導電型を有する窒化物半導体で、他の部分より厚さが薄い薄膜領域を端部に有する第2半導体層が形成される第2半導体層形成段階と、薄膜領域以外の第2半導体層の上方の少なくとも一部に上部電極が形成される上部電極形成段階と、第1半導体層の側面にメサ側壁が形成されるメサ側壁形成段階と、を備えるメサ型ダイオードの製造方法を提供する。なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。図1は、本発明の第1の実施形態に係るメサ型のダイオード100の模式的な断面図である。ダイオード100は、基板102、バッファ層104、コンタクト層106、N層108、P層110、アノード112、カソード114および絶縁膜116を備える。N層108は、N型の導電性を有する窒化物半導体で形成される。P層110は、P型の導電性を有する窒化物半導体で、N層108上に形成される。N層108とP層110との間にPN接合が形成される。P層110上にアノード112が形成される。ダイオード100のメサ側壁は、P層110の端面およびN層108の端面を含む。また、ダイオード100のメサ側壁は、コンタクト層106の突出部分、すなわちメサ部の、端面を含んでもよい。P層110は、端部に薄膜領域118を有する。P層110上にアノード112が形成された電極形成領域119を、P層110は有する。薄膜領域118は、P層110の電極形成領域119以外の領域である。また、電極形成領域119は、P層110の薄膜領域118以外の領域である。一例として、電極形成領域119は上面から見て円形または多角形状に形成され、薄膜領域118は電極形成領域119の端面に沿って環状に形成される。P層110の端面から所定の長さdの薄膜領域118において、薄膜領域118におけるP層110の厚さtが、電極形成領域119におけるP層110の厚さより薄い。ここで薄膜領域118および電極形成領域119におけるP層110の厚さは、それぞれの領域における、P層110とN層108との境界面から、P層110の上面までの厚さの平均をいう。したがって、薄膜領域118の一部のP層110の厚さは、電極形成領域119の少なくとも一部のP層110の厚さと同じであってもよい。薄膜領域118の長さdは、ダイオード100の断面において、薄膜領域118の電極形成領域119との境界から、P層110の端面がN層108と接する部分までの距離である。P層110の上面は、薄膜領域118および電極形成領域119の一方または双方で、平坦であってよい。薄膜領域118のP層110の厚さtが、電極形成領域119のP層110の厚さより薄いので、P層110とN層108との界面から広がる空乏層によって、薄膜領域118のP層110が空乏化する。これによって、アノード112とカソード114との電位差が、メサ側壁に集中せずに、メサ側壁と薄膜領域118の上面とに分散される。したがって、メサ側壁を流れるリーク電流が小さくなる。N層108は、N型のGaN系半導体で形成される。例えば、N層108は、N型の不純物が添加されたGaNで形成される。N型の不純物は例えば、Siである。N型の不純物は、SnまたはGeでもよい。P層110は、P型のGaN系半導体で形成される。例えば、P層110は、P型の不純物が添加されたGaNで形成される。P型の不純物は例えばMgである。P型の不純物は、Zn、Cd、Be、CaまたはBaでもよい。絶縁膜116は、メサ側壁を覆って形成される。また、絶縁膜116は、薄膜領域118およびコンタクト層106の表面を覆って形成される。コンタクト層106の表面の一部で、絶縁膜116が除去されて、カソード114が形成される。コンタクト層106は、N層108よりN型のキャリアの濃度が高い。一例として、コンタクト層106のN型の不純物のドープ量は、N層108のN型の不純物のドープ量より多い。コンタクト層106上にN層108およびカソード114が形成される。コンタクト層106により、N層108とカソード114との間の電気的抵抗が小さくなる。カソード114は、Tiで形成される。カソード114は、Ti層上に形成されたAlをさらに有してもよい。アノード112は、P層110の薄膜領域118でない領域上に形成される。アノード112は、Niで形成される。アノード112は、Ni層上に形成されたAuをさらに有してもよい。バッファ層104は、基板102とコンタクト層106との間に形成される。基板102は、サファイア基板である。基板102は、その他に例えば、シリコン基板、GaN基板、MgO基板、ZnO基板などである。バッファ層104は、コンタクト層106と基板102との、格子定数および熱膨張率などの特性差による相互作用を緩衝する。これにより、コンタクト層106と基板102との接合強度が向上する。バッファ層104は、アンドープのGaNで形成されてよい。アンドープとは、P型およびN型のいずれかの導電性を与える不純物を意図的に添加しないで形成された半導体膜であることを表す。他の例として、バッファ層104は、基板102上に形成された膜厚が100nmのAlN窒化アルミニウム上に、膜厚が5nm~400nmのGaNと、膜厚が1nm~40nmのAlNとを含む積層膜を、3層~20層有してもよい。表1に、薄膜領域118におけるP層110の厚さt、および、薄膜領域118の長さdを変化させたときの、ダイオード100のアノード112とカソード114との間の耐圧Vを示す。N層108のN型不純物のドープ量を1×1016cm-3~1×1016cm-3とした。また、P層110のP型不純物のドープ量を1×1018cm-3~1×1019cm-3とした。また表1には、アノード112に耐圧を印加し、カソード114に0Vを印加したときの、薄膜領域118のアノード112側端の電位および薄膜領域118のメサ側壁側端の電位も記載した。なお、試料番号3については、アノード112に1000Vを印加し、カソード114に0Vを印加したときの、薄膜領域118のアノード112側端の電位および薄膜領域118のメサ側壁側端の電位が表1に記載されている。試料番号1~3からわかるように、薄膜領域118におけるP層110の厚さtが薄いほど、薄膜領域118のメサ側壁側端の電位が低くなる。薄膜領域118におけるP層110の厚さtが薄いと、薄膜領域118が空乏化しやすいからである。したがって薄膜領域118におけるP層110の厚さtは、200nm以下が好ましく、100nm以下がより好ましく、50nm以下がさらに好ましい。試料番号2および4からわかるように、薄膜領域118の長さdが長くなると耐圧が下がる。したがって、薄膜領域118の長さdは、5000nm以上が好ましく、10000nm以上がより好ましい。例えば、P層110が上面から見て、一辺の長さが200000nmの正方形のとき、ダイオード100の断面においてP層110全体の幅の5以上が薄膜領域118であることが好ましく、10以上が薄膜領域118であることがより好ましい。また、P層110が上面から見て、直径が200000nmの円形のとき、P層110の直径の5以上が薄膜領域118であることが好ましく、10以上が薄膜領域118であることがより好ましい。図2は、第1の実施形態に係るダイオード100の電位分布を示す断面図である。図2においては、ダイオード100の断面図の右上の一部分におけるコンタクト層106、N層108およびP層110を示す。図2では、基板102、バッファ層104、アノード112、カソード114および絶縁膜116は省略されている。アノード112の電位を531Vとし、カソード114の電位を0Vとした。また、薄膜領域118におけるP層110の厚さtを100nmとし、薄膜領域118の長さdを5000nmとした。すなわち、表1の試料番号2のダイオード100に対応する。メサ側壁の電位差は122Vであり、アノード112とカソード114との間の電位差のメサ側壁への集中が緩和される。図3は、比較例に係るダイオードの電位分布を示す断面図である。比較例に係るダイオードは、P層110が薄膜領域118を有さず、P層110の厚さが、中央部から端面まで同じ厚さである。また、アノード112はP層110の上面の全面に形成されている。上記以外の点は、第1の実施形態に係るメサ型のダイオード100と比較例に係るダイオードと同じである。図3においては、比較例に係るダイオードの断面図の右上の一部分におけるコンタクト層106、N層108、P層110およびアノード112を示す。図2では、基板102、バッファ層104、カソード114および絶縁膜116は省略されている。アノード112の電位を450Vとし、カソード114の電位を0Vとした。このとき、メサ側壁の電位差が450Vとなり、アノード112とカソード114との間の電位差がメサ側壁に集中する。図4は、第1の実施形態に係るダイオード100の製造プロセスにおいて、基板102上に、バッファ層104、コンタクト層106、N型半導体層120およびP型半導体層122が形成された状態を示す模式的な断面図である。バッファ層104は基板102上にエピタキシャル成長される。一例として、基板102をMOCVD装置に設置してから、トリメチルガリウムTMGaとアンモニアNH3とを、それぞれ、14μmol/min、12L/minの流量で、MOCVD装置のチャンバーに導入して、GaNでバッファ層104がエピタキシャル成長される。バッファ層104の厚さは、例えば、30nmである。バッファ層104の成長温度は例えば550°Cである。コンタクト層106はバッファ層104上にエピタキシャル成長される。一例として、TMGa、NH3およびシランSiH4がMOCVD装置のチャンバーに導入されて、SiがドープされたN型GaNでコンタクト層106が形成される。コンタクト層106の厚さは、例えば、500nmである。コンタクト層106のN型のキャリア濃度は、例えば、2×1018cm-3である。ただし、コンタクト層106のキャリアの濃度は、コンタクト層106がカソード114とのコンタクト層として働く濃度であれば、任意である。一例として、TMGaおよびNH3は、それぞれ、58μmol/minおよび12L/minの流量で、チャンバーに導入される。SiH4の流量は所定のキャリア濃度に応じて調整される。成長時の圧力を200Torr、成長温度を1050°Cとしてよい。N型半導体層120は、コンタクト層106上に形成される。N型半導体層120の厚さは、例えば、2000nmである。例えば、TMGa、NH3およびシランSiH4がMOCVD装置のチャンバーに導入されて、SiがドープされたN型GaNで形成されたN型半導体層120が、コンタクト層106上にエピタキシャル成長される。一例として、TMGaおよびNH3は、それぞれ、58μmol/minおよび12L/minの流量で、チャンバーに導入される。SiH4の流量は、例えば、N型半導体層120のN型のキャリア濃度が5×1016cm-3となるように調整される。成長時の圧力を200Torr、成長温度を1050°Cとしてよい。P型半導体層122が、N型半導体層120上に形成される。P型半導体層122は、一例として、MgがドープされたP型GaNで形成される。P型半導体層122の厚さは、例えば500nmである。例えば、TMGa、NH3およびビスシクロペンタジエニルマグネシウムCp2Mgが、MOCVD装置のチャンバーに導入されて、エピタキシャル成長される。一例として、TMGaおよびNH3は、それぞれ、19μmol/minおよび12L/minの流量で、チャンバーに導入される。Cp2Mgの流量は、例えば、P型半導体層122のMgの濃度が1×1018cm-3となるように調整される。成長時の圧力を200Torrとし、成長温度を1050°Cとしてよい。図5は、第1の実施形態に係るダイオード100の製造プロセスにおいて、P型半導体層122上に第1マスク124が形成され、第1マスク124上に第2マスク126が形成された状態を示す模式的な断面図である。P型半導体層122上に第1マスク124が形成される。第1マスク124は、薄膜領域118が形成される領域を含んで、P層110が形成される領域上でP型半導体層122上に形成される。第1マスク124は、例えば、フォトリソグラフィを用いて、SiO2で形成される。第2マスク126は、第1マスク124上に形成される。第2マスク126の端面が、第1マスク124の端面から離間して、第2マスク126が形成される。第2マスク126は、P層110の電極形成領域119が形成される領域の上方に形成される。これにより、薄膜領域118が形成される領域の上方では、P型半導体層122上に第1マスク124が形成され、第2マスク126が形成されていない。第2マスク126は、例えば、フォトリソグラフィを用いて、SiO2で形成される。図6は、第1の実施形態に係るダイオードの製造プロセスにおいて、P層110が形成された状態を示す模式的な断面図である。図6は、図5に示された状態から、P型半導体層122がエッチングされ、第1マスク124および第2マスク126が除去された状態を示す。第1マスク124および第2マスク126の形成後に、P型半導体層122がエッチングされる。P型半導体層122がエッチングされるときに、第1マスク124および第2マスク126は同時にエッチングされる。P型半導体層122上に第1マスク124が形成され、第2マスク126が形成されていない領域の下方で、第1マスク124がエッチングで除去されてから、P型半導体層122の一部が除去されて薄膜領域118が形成される。第2マスク126が形成されていない領域の下方でP型半導体層122がエッチングされているときに、第2マスク126が形成されている領域では、第2マスク126および第1マスク124の一方または双方が残っているので、P型半導体層122がエッチングされない。第1マスク124が形成されていない領域で、P型半導体層122はエッチングで除去される。このとき、第1マスク124が形成されていない領域で、N型半導体層120の一部が厚さ方向に除去されて、第1マスク124が形成されていない領域のN型半導体層120が、第1マスク124が形成されている領域のN型半導体層120より薄くなってもよい。図7は、第1の実施形態に係るダイオード100の製造プロセスにおいて、P型半導体層122上に形成された、第1マスク124および第2マスク126の形状の他の例を示す模式的な断面図である。第1マスク124は、P型半導体層122の薄膜領域118が形成される領域上に形成される。第2マスク126は、P層110の電極形成領域119が形成される領域で、P型半導体層122上に形成される。第2マスク126の外側の端面を、第1マスク124の内側の端面が覆う。P型半導体層122をエッチングする条件で、第1マスク124がエッチングで除去されたときに、第2マスク126がエッチングで除去されずにP型半導体層122上に残る。例えば、第1マスク124の厚さが、第2マスク126の厚さより薄い。第1マスク124および第2マスク126は、例えば、フォトリソグラフィを用いて、SiO2で形成される。別の例として、P型半導体層122をエッチングする条件で、第2マスク126のエッチング速度が、第1マスク124のエッチング速度より遅い材料で、第1マスク124および第2マスク126が形成されてよい。このとき、第1マスク124および第2マスク126の厚さが同じであってもよい。第1マスク124および第2マスク126をマスクとしてP型半導体層122がエッチングされて、薄膜領域118を有するP層110が形成される。P層110上に残った第2マスク126を除去した状態が、図6に示す状態である。P型半導体層122がエッチングされるときに、第1マスク124および第2マスク126は同時にエッチングされる。P型半導体層122上に第1マスク124が形成された領域では、第1マスク124がエッチングで除去されてから、P型半導体層122の一部が除去されて薄膜領域118が形成される。P型半導体層122上に、第2マスク126が形成された領域は、P型半導体層122がエッチングされず、P層110電極形成領域119が形成される。図8は、第1の実施形態に係るダイオード100の製造プロセスにおいて、第1マスク124および第2マスク126に代えて、P型半導体層122上にマスク130が形成された状態を示す模式的な断面図である。マスク130は、少なくともP層110の電極形成領域119が形成される領域で、P型半導体層122上に形成される。マスク130は、上面が傾斜した傾斜部132を端部に有する。傾斜部132は、電極形成領域119が形成される領域から、薄膜領域118が形成される領域まで連続して、P型半導体層122上に形成される。薄膜領域118に対応するP型半導体層122上の全体に、マスク130の傾斜部132が形成されてもよい。また、電極形成領域119に対応するP型半導体層122上の全体に、マスク130の傾斜部132以外の部分が形成されてもよい。マスク130の傾斜部132以外の部分は、厚さが一定で上面が平坦であってよい。マスク130は、例えば、SiO2で形成される。図9は、図8に示した状態から、P型半導体層122をエッチングし、マスク130を除去した状態を示す図である。P型半導体層122がエッチングされてP層110となる。P型半導体層122上にマスク130が形成されない領域では、P型半導体層122が厚さ方向に一部除去される。したがって、P型半導体層122上にマスク130が形成されていた領域のP層110の厚さより、P型半導体層122上にマスク130が形成されていなかった領域のP層110の厚さが薄くなる。マスク130は端部に上面が傾斜した傾斜部132を有するので、傾斜部132が形成された領域の少なくとも一部では、P層110の上面が傾斜を有する。したがって、薄膜領域118の上面の少なくとも一部は傾斜を有する。すなわち、薄膜領域118の上面は、P層110の端面側の一部で平坦であり、電極形成領域119側の一部で傾斜を有する。ただし、薄膜領域118の上面の全体が傾斜を有してもよい。図10は、第1の実施形態に係るダイオード100の製造プロセスにおいて、P型半導体層122上に第1マスク124が形成された状態を示す模式的な断面図である。P型半導体層122上に形成されるマスクの形状は図5などに示した形状に限られない。第1マスク124は、P型半導体層122上であって、薄膜領域118を含むP層110が形成される領域の全体に形成される。第1マスク124は、例えば、SiO2で形成される。次に、P型半導体層122がエッチングされて、P層110が形成されない領域のP型半導体層122が除去される。このとき、P層110が形成されない領域で、N型半導体層120の一部が厚さ方向に除去されて、P層110が形成されない領域のN型半導体層120が、P層110が形成される領域のN型半導体層120より薄くなってもよい。P層110が形成されない領域は、第1マスク124が形成されていない領域に対応する。その後、残った第1マスク124が除去される。図11は、第1の実施形態に係るダイオード100の製造プロセスにおいて、P型半導体層122上に第2マスク126が形成された状態を示す模式的な断面図である。すなわち図11は、第2マスク126が、P層110の電極形成領域119が形成される領域のP型半導体層122上に形成された状態を示す。したがって、薄膜領域118が形成される領域のP型半導体層122は、第2マスク126から露出する。第2マスク126は、例えば、SiO2で形成される。図12は、第1の実施形態に係るダイオード100の製造プロセスにおいて、第2マスク126でP型半導体層122がエッチングされた状態を示す模式的な断面図である。図12は、図11に示した状態から、第2マスク126で覆われていない領域のP型半導体層122を厚さ方向に一部エッチングで除去した状態を示す。P型半導体層122上に第2マスク126が形成されない領域で、薄膜領域118が形成される。P型半導体層122上に第2マスク126が形成された領域で、電極形成領域119が形成される。P型半導体層122上のマスクの形成、および、マスクを用いたP型半導体層122のエッチングが2回以上繰り返されて、P型半導体層122に、2段以上の段差が形成されてよい。以上、P層110をフォトリソグラフィおよびエッチングで形成する方法の例を説明したが、P層110を形成する方法は、上記の例に限られず、上記で説明したマスクの形状を組み合わせてP層110が形成されてよい。例えば、図5、図7、図10および図11に示した第1マスク124および第2マスク126の一方または双方が、図8に示したマスク130のように端部に上面が傾斜した領域を有してもよい。第1マスク124、第2マスク126およびマスク130は、SiO2に限られない。第1マスク124、第2マスク126およびマスク130は、SiNまたはa-Siで形成されてもよい。P層110を形成した後に、N型半導体層120が除去されて、N層108が形成される。これにより、N型半導体層120の端面が傾斜面となり、メサ側壁が形成される。このとき、薄膜領域118の端部の一部が、N型半導体層120と同時に除去されて、P層110の端面とN層108の端面がそろっていてもよい。また、N型半導体層120上にP層110が形成されていない領域で、コンタクト層106が、厚さ方向に一部、除去されてもよい。メサ側壁は、ダイシングで形成される。別の方法として、フォトリソグラフィおよびエッチングでメサ側壁が形成されてもよい。ただし、N層108およびメサ側壁の形成は、P層110の形成後に限られず、P型半導体層122を形成後に行ってもよい。次に絶縁膜116が、コンタクト層106、N層108、および、P層110を覆って、形成される。絶縁膜116は、プラズマCVDを用いて、SiO2で形成されてよい。カソード114が形成される領域の絶縁膜116が除去されて、コンタクト層106が露出される。例えば、絶縁膜116上にフォトリソグラフィでマスクが形成され、カソード114が形成される領域の絶縁膜116がフッ化水素系水溶液で除去される。カソード114が、絶縁膜116が除去された領域で、コンタクト層106上に形成される。カソード114は金属で形成されてよい。カソード114は、例えば、コンタクト層106上に形成された厚さ25nmのTiと、Ti層上に形成された厚さ300nmのAlの積層である。Ti層およびAl層は、スパッタで形成してよい。カソード114は、リフトオフ法で形成されてよい。アノード112が形成される領域の絶縁膜116が除去されて、電極形成領域119が形成される領域のP層110が露出される。例えば、絶縁膜116上にフォトリソグラフィでマスクを形成し、アノード112が形成される領域の絶縁膜116がフッ化水素系水溶液で除去される。アノード112が、P層110の電極形成領域119上に形成される。アノード112は、絶縁膜116が除去された領域で、P層110上に形成される。アノード112は金属で形成されてよい。アノード112は、例えば、P層110上に形成された厚さ25nmのNiと、Ni層上に形成された厚さ300nmのAuの積層である。Ni層およびAu層は、スパッタで形成してよい。アノード112は、リフトオフ法で形成されてよい。他の例として、電極形成領域119においてP層110の一部の厚さは、電極形成領域119の他の部分におけるP層110の厚さより薄くてもよい。さらに、電極形成領域119においてP層110の一部の厚さは、薄膜領域118におけるP層110の厚さの厚さより薄くてもよい。この場合でも、電極形成領域119におけるP層110の上面を覆って、アノード112が形成されるのが好ましい。図13は、本発明の第2の実施形態に係るダイオード200の模式的な断面図である。ダイオード200は、基板102、バッファ層104、コンタクト層106、N層108、P層110、アノード112、カソード114および絶縁膜116を備える。ダイオード200は、N層108の端部で、上面の一部がP層110で覆われない点で図1に示したダイオード100と異なる。図13において図1と同一の符号を付した要素は、図1において説明した要素と同一の機能および構成を有してよい。薄膜領域118におけるP層110の厚さが、電極形成領域119におけるP層110の厚さより薄いので、P層110とN層108との界面から広がる空乏層によって、薄膜領域118が空乏化する。これによって、アノード112とカソード114との電位差が、メサ側壁に集中せずに、薄膜領域118近傍にかかる。したがって、メサ側壁を流れるリーク電流を小さくできる。P層110の端面とN層108の端面とがそろっておらず、P層110の端面は、N層108の端面より内側に形成される。N層108の端部では、N層108の上面の一部が絶縁膜116で覆われる。P層110の端面がN層108の端面より内側に形成されるので、アノード112とカソード114との間の電位差が、薄膜領域118に広がって分散されるので、高電界領域が緩和されることによってダイオード200は耐圧が上昇する。図14は、本発明の第3の実施形態に係るダイオード300の模式的な断面図である。ダイオード300は、基板102、バッファ層104、コンタクト層106、N層108、P層110、アノード112、カソード114および絶縁膜116を備える。P層110は、低濃度領域302および電極形成領域304を有する。ダイオード300は、P層110が薄膜領域118を有しておらず、低濃度領域302を有する点で、図1に示したダイオード100と異なる。図14において図1と同一の符号を付した要素は、図1において説明した要素と同一の機能および構成を有してよい。N層108上に、P層110が形成される。P層110は、P層110上にアノード112が形成された電極形成領域304を有する。P層110は、電極形成領域304におけるP層110より、P層110のキャリアの濃度が低い低濃度領域302を端部に有する。低濃度領域302は、P層110の電極形成領域304以外の領域であってよい。また、電極形成領域304は、低濃度領域302以外の領域であってよい。一例として、電極形成領域304は上面から見て円形または多角形に形成され、低濃度領域302は電極形成領域304の端面に沿って環状に形成される。すなわち、P層110の端面から所定の長さの範囲で、低濃度領域302が形成される。P層110の電極形成領域304上にアノード112が形成される。低濃度領域302上には、アノード112が形成されない。低濃度領域302の端面および上面は、絶縁膜116で覆われる。低濃度領域302におけるP層110のキャリアの濃度は、電極形成領域304におけるP層110のキャリアの濃度より低いので、P層110とN層108との界面から広がる空乏層によって、低濃度領域302が空乏化する。これによって、アノード112とカソード114との電位差が、P層110の端面およびN層108の端面を含むメサ側壁に集中せずに、メサ側壁と低濃度領域302の上面とに分散される。したがって、メサ側壁を流れるリーク電流を小さくできる。N層108の端面と、低濃度領域302の端面がそろっていてもよい。低濃度領域302は、エピタキシャル成長、フォトリソグラフィおよびエッチングで形成されてよい。一例として、N層108上にP層110が形成されてから、低濃度領域302で、P層110が除去され、不純物濃度が電極形成領域304におけるP層110より低い窒化物半導体で低濃度領域302のP層110がN層108上に形成されてよい。P層110の端面から所定の長さの低濃度領域302において、低濃度領域302におけるP層110の厚さが、電極形成領域304におけるP層110の厚さより薄くてもよい。ここで低濃度領域302および電極形成領域304におけるP層110の厚さは、それぞれの領域における、P層110とN層108との境界面から、P層110の上面までの厚さの平均をいう。低濃度領域302の長さは、ダイオード100の断面において、低濃度領域302の電極形成領域304との境界から、P層110の端面がN層108と接する部分までの距離をいう。低濃度領域302には、電極形成領域304の少なくとも一部のP層110の厚さと、P層110の厚さが同じである領域を含んでもよい。P層110の上面は、低濃度領域302および電極形成領域304の一方または双方で、平坦であってよい。低濃度領域302のP層110の厚さが、電極形成領域304におけるP層110の厚さより薄いので、P層110とN層108との界面から広がる空乏層によって、低濃度領域302が空乏化する。これによって、アノード112とカソード114との電位差が、メサ側壁に集中せずに、メサ側壁と低濃度領域302の上面とに分散される。したがって、メサ側壁を流れるリーク電流が小さくなる。以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。例えば、P型半導体層が下側に形成され、P型半導体層上にN型半導体層が形成されたメサ型ダイオードにも本発明が適用できる。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。特許請求の範囲、明細書、および図面中において示した装置、システム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段より前に、先立って等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上まず、、次に、等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。