"複数のマスターからのDRAMへのアクセスを制御すると共に該DRAMが有する低消費電力用モードを含む複数の動作モードの切り替えを制御可能なメモリー制御部と、前記複数のマスターからの前記DRAMへのアクセス要求を該複数のマスターのうち該アクセス要求を行なった所定のマスターの特定を伴って検出すると共に、前記DRAMがアクセスされていない無アクセス状態を検出するアクセス検出部と、前記アクセス検出部により検出された無アクセス状態の継続時間が予め設定されたモード移行時間になったときに前記DRAMが前記低消費電力用モードとなるよう前記メモリー制御部に指令し、前記DRAMが前記低消費電力用モードにある省電力状態で前記アクセス検出部によりアクセス要求が検出されたときには前記低消費電力用モードが解除されるよう前記メモリー制御部に指令する制御指令部と、前記複数のマスターのうちの1つであるCPUに情報を出力可能に接続され、前記省電力状態で前記アクセス検出部によりアクセス要求が検出されたときには前記所定のマスターを表す情報を記録する情報記録部と、を備えるメモリー制御装置。請求項1記載のメモリー制御装置であって、時間を計測する時間計測部を備え、前記情報記録部は、前記時間計測部により計測された時間を用いて前記省電力状態の継続時間に関する省電力時間情報を記録する、メモリー制御装置。請求項2記載のメモリー制御装置であって、前記情報記録部は、前記CPUにより書き込み可能な情報として前記複数のマスターのうちの1つである観測装置を表す情報を記録しており、前記アクセス検出部により特定された前記所定のマスターと前記観測装置とが同一となるまで前記省電力時間情報を更新して記録する、メモリー制御装置。請求項2または3記載のメモリー制御装置であって、前記情報記録部は、前記CPUにより書き込み可能な観測期間を記録しており、前記省電力状態の継続時間の前記観測期間内の累積値を前記省電力時間情報の1つとして記録する、メモリー制御装置。請求項2ないし4のいずれか1つの請求項に記載のメモリー制御装置であって、前記省電力時間情報は、所定の期間内における、前記省電力状態の継続時間の累積値と、直近の前記省電力状態の継続時間と、現在までに継続終了した前記省電力状態の継続時間のうちの最小値と、現在までに継続終了した前記省電力状態の継続時間のうちの最大値とのうち、少なくともいずれか1つを含む情報である、メモリー制御装置。DRAMの制御装置では、DRAMの消費電力を低減することが重要な課題の一つとされている。このため、DRAM自体が有する複数の動作モードのうち低消費電力用のパワーダウンモードやセルフリフレッシュモードにある状態をできるだけ継続することが好ましい。しかしながら、DRAMが低消費電力用の動作モードにある省電力状態が複数のマスターからのアクセスにより頻繁に解除される状況が生じたときでも、こうした状況をDRAMの消費電力低減の観点から改善するのに有効な情報が得られない場合があった。本発明のメモリー制御装置は、DRAMの消費電力を低減するのに有効な情報を取得できるようにすることを主目的とする。本発明のメモリー制御装置は、上述の主目的を達成するために以下の手段を採った。本発明のメモリー制御装置は、複数のマスターからのDRAMへのアクセスを制御すると共に該DRAMが有する低消費電力用モードを含む複数の動作モードの切り替えを制御可能なメモリー制御部と、前記複数のマスターからの前記DRAMへのアクセス要求を該複数のマスターのうち該アクセス要求を行なった所定のマスターの特定を伴って検出すると共に、前記DRAMがアクセスされていない無アクセス状態を検出するアクセス検出部と、前記アクセス検出部により検出された無アクセス状態の継続時間が予め設定されたモード移行時間になったときに前記DRAMが前記低消費電力用モードとなるよう前記メモリー制御部に指令し、前記DRAMが前記低消費電力用モードにある省電力状態で前記アクセス検出部によりアクセス要求が検出されたときには前記低消費電力用モードが解除されるよう前記メモリー制御部に指令する制御指令部と、前記複数のマスターのうちの1つであるCPUに情報を出力可能に接続され、前記省電力状態で前記アクセス検出部によりアクセス要求が検出されたときには前記所定のマスターを表す情報を記録する情報記録部と、を備えることを要旨とする。この本発明のメモリー制御装置では、複数のマスターからのDRAMへのアクセス要求を複数のマスターのうちアクセス要求を行なった所定のマスターの特定を伴って検出すると共に、DRAMがアクセスされていない無アクセス状態を検出する。そして、検出された無アクセス状態の継続時間が予め設定されたモード移行時間になったときにDRAMが低消費電力用モードとなるようメモリー制御部に指令し、DRAMが低消費電力用モードにある省電力状態でアクセス要求が検出されたときには、低消費電力用モードが解除されるようメモリー制御部に指令する。これにより、低消費電力用モードを利用してDRAMの消費電力を低減することができる。さらに、複数のマスターのうちの1つであるCPUに出力可能な情報として、省電力状態でアクセス要求が検出されたときには所定のマスターを表す情報を記録する。したがって、DRAMの省電力状態を解除する要因となったマスターを表す情報を記録する、即ち、DRAMの消費電力を低減するのに有効な情報を記録することができる。また、こうして記録された情報は、CPUに出力可能であるから、CPUによってDRAMの消費電力を低減するのに有効な情報を取得可能とすることができる。こうした本発明のメモリー制御装置において、時間を計測する時間計測部を備え、前記情報記録部は、前記時間計測部により計測された時間を用いて前記省電力状態の継続時間に関する省電力時間情報を記録する、ものとすることもできる。こうすれば、DRAMの省電力状態を解除する要因となったマスターを表す情報と共にDRAMの省電力状態の継続時間に関する情報を記録する、即ち、DRAMの消費電力を低減するのに有効な情報を記録することができる。このDRAMの省電力時間情報を記録する態様の本発明のメモリー制御装置において、前記情報記録部は、前記CPUにより書き込み可能な情報として前記複数のマスターのうちの1つである観測装置を表す情報を記録しており、前記アクセス検出部により特定された前記所定のマスターと前記観測装置とが同一となるまで前記省電力時間情報を更新して記録する、ものとすることもできる。こうすれば、特定のマスターからのDRAMへのアクセス要求によって省電力状態が解除されるまでの情報を取得可能とすることができる。また、DRAMの省電力時間情報を記録する態様の本発明のメモリー制御装置において、前記情報記録部は、前記CPUにより書き込み可能な観測期間を記録しており、前記省電力状態の継続時間の前記観測期間内の累積値を前記省電力時間情報の1つとして記録する、ものとすることもできる。こうすれば、CPUによって省電力状態の継続時間の累積値と観測期間との関係を表す情報例えば、この累積値を観測期間で除して得られる割合などを取得可能とすることができる。しかも、観測期間を複数回変更して設定すれば、省電力状態の継続時間の累積値と観測期間との関係を表す複数回分の情報を取得可能とすることができる。さらに、DRAMの省電力時間情報を記録する態様の本発明のメモリー制御装置において、前記省電力時間情報は、所定の期間内における、前記省電力状態の継続時間の累積値と、直近の前記省電力状態の継続時間と、現在までに継続終了した前記省電力状態の継続時間のうちの最小値と、現在までに継続終了した前記省電力状態の継続時間のうちの最大値とのうち、少なくともいずれか1つを含む情報である、ものとすることもできる。次に、本発明の実施の形態を図面を用いて説明する。図1はマルチファンクションプリンタとしてのプリンター10の構成の概略を示す構成図であり、図2はプリンター10のメインコントローラー12に実装した本発明の一実施形態であるメモリー制御装置40を含む制御系の構成を示すブロック図である。プリンター10は、図1に示すように、装置全体を制御するメインコントローラー12と、インクを用紙に吐出することにより印刷を行なう印刷機構14と、原稿を光学的に読み取って画像データを生成するスキャナー機構15と、液晶による表示部や複数のボタンを有する操作パネル16と、スロットに挿入されたメモリーカードとの間でデータをやり取りするメモリーカードコントローラー17と、USBケーブル等を介して接続された外部機器との間でデータをやり取りするUSBコントローラー18とを備え、これらが図示しないバスを介して電気的に接続され、外部電源からの電力供給を受けて作動する。メインコントローラー12は、CPU20を中心とするマイクロプロセッサとして構成されており、印刷処理やスキャン処理などの各種処理プログラムを記憶したROM21と、印刷データやスキャンデータなどの各種データを一時的に記憶するDRAM30およびDRAM30の制御を司るメモリー制御装置40とを備える。DRAM30は、実施形態では、例えばDDR1やDDR2,DDR3などのDDR-SDRAMDoubleDataRateSDRAMを用いるものとした。また、CPU20やメモリー制御装置40は、図示しないクロック生成回路からシステムクロックの供給を受けて作動するものとした。メモリー制御装置40は、図2に示すように、CPU20を含む複数のマスター22例えば、CPU20の他にメモリーカードコントローラー17やUSBコントローラー18などにより要求されるDRAM30へのアクセスを制御すると共にDRAM30が有する複数の動作モードの切り替えを制御するメモリー制御部42と、主にDRAM30の消費電力を低減するよう動作モードの切り替えをメモリー制御部42に指令する省電力制御部50とを備える。メモリー制御部42は、CPU20を含む複数のマスター22からの要求を受け付けて優先順位に応じて調停するマスター要求調停回路44と、CPU20により設定可能にレジスター回路45に記憶された各種レジスタ値を用いて、マスター要求調停回路44からの要求に応じてDRAM30に各種コマンドやアドレス信号,データ信号を出力すると共にDRAM30からのデータ信号をマスター22側に出力するコマンド制御回路46とを備え、マスター22からの要求に応じてDRAM30のセルに記憶されたデータの読み書きを制御する。さらに、メモリー制御部42は、コマンド制御回路46からDRAM30に各種コマンドを出力することによって、データを読み出すリードモードやデータを書き込むライトモードなどの基本動作モードを含む、DRAM30が有する各種動作モードの切り替えを制御する。省電力制御部50は、DRAM30にマスター22からアクセスが要求されているか否かをマスター要求調停回路44への信号を監視することによって検出するアクセス検出回路52と、システムクロックに応じて種々の時間を計測してイベント信号を出力するタイマー55と、CPU20により設定可能にレジスター回路53に記憶された各種レジスタ値を用いて、DRAM30が有する複数の動作モードのうち低消費電力用のパワーダウンモードアイドル状態から移行可能なプリチャージパワーダウンモードへの移行やパワーダウンモードより消費電力が低いセルフリフレッシュモードへの移行をコマンド制御回路46に指令する省電力制御回路56と、DRAM30に入力するクロック信号を制御するクロック制御信号を出力するクロック制御回路57と、システムクロックに応じて時間を計測するカウンター58とを備える。また、コマンド制御回路46及びクロック制御回路57とDRAM30との間には、実施形態では、物理層インターフェースとしてのDDR-PHYDDRPhysicalInterface、以下ではPHYという32が介在する。なお、メモリー制御部42とPHY32とは、それぞれ信号ライン60と信号ライン64とにより図示しないクロック生成回路から供給されるシステムクロックに同期して差動する。図示しないクロック生成回路から信号ライン64によりシステムクロックを入力したPHY32から、DRAM30へのクロック信号の供給/停止は、クロック制御回路57から出力されてPHY32に入力されるクロック制御信号によって制御される。PHY32とDRAM30とを接続する信号ライン66は、2本の導線を有して2つのクロック信号をDRAM30に供給し、2本の導線間のDRAM30側の終端に信号の反射を抑制するための差動終端抵抗67が接続されている。省電力制御回路56は、メモリー制御部42のマスター要求調停回路44およびコマンド制御回路46と種々の情報をやり取りしている。また、省電力制御部50は、タイマー55やカウンター58を含め、信号ライン62により図示しないクロック生成回路から供給されるシステムクロックに同期して作動する。以下、省電力制御部50の動作および機能についてより詳細に説明する。図3は、DRAM30の低消費電力用の動作モードへの移行を説明する説明図である。省電力制御部50は、図示するように、DRAM30を基本動作モードからパワーダウンモードやセルフリフレッシュモードに移行させると共に、DRAM30やメモリー制御部42へのクロック供給を停止することによって、省電力制御を行なう。実施形態では、DRAM30やメモリー制御装置40を含む制御系全体の消費電力を低減する程度を省電力レベルで表すものとし、省電力レベルは、消費電力が低減されない基本動作モードにある状態を基準となるレベル0と称し、レベル1,2,3,4の順に、レベル0より消費電力が低くなる省電力の程度が大きくなるものとした。また、基本動作モードには、リードモードやライトモードでDRAM30がアクセスされているアクセス状態や、DRAM30がアクセスされていないアイドル状態が含まれる。なお、パワーダウンモードおよびセルフリフレッシュモードでは、内部クロックを非活性にして消費電力を低減し、セルフリフレッシュモードでは、さらに予め設定されたクロック数に相当する所定のリフレッシュ周期毎に自動的にリフレッシュ動作を実行する。これらの動作モードの詳細については、本発明の中核をなさないためこれ以上の説明を省略する。図4は、省電力制御部50による省電力制御の一例を示すフローチャートである。このフローチャートは、アクセス検出回路52によってDRAM30がアクセスされていないアイドル状態且つDRAM30へのマスター22からのアクセスが要求されていない状態以下、無アクセス状態というが検出されたとき以降の省電力制御部50の動作を説明するためのものである。また、このフローチャートは、DRAM30へのマスター22からのアクセス要求が検出された旨の信号をアクセス検出回路52から省電力制御回路56が入力したときに中断される。アクセス検出回路52によるDRAM30のアイドル状態の検出は、省電力制御回路56を介してコマンド制御回路46からDRAM30の状態を示す信号を入力することにより行なうことができる。省電力制御では、まず、アクセス検出回路52が無アクセス状態を検出した旨を示す信号をタイマー55に出力し、この信号を入力したタイマー55によって無アクセス状態の継続時間Tnの計測を開始しステップS100、タイマー55によって無アクセス状態の継続時間Tnとレジスター回路53に予め設定され記憶された第1のモード移行時間Tm1との比較を行ないステップS110、無アクセス状態の継続時間Tnが第1のモード移行時間Tm1になったときには、タイマー55が省電力制御回路56にタイマー55の状態を示すイベント信号を出力し、このイベント信号を入力した省電力制御回路56によってコマンド制御回路46にDRAM30がパワーダウンモードに移行するよう指令信号を出力するステップS120。こうして指令信号を入力したコマンド制御回路46は、DRAM30をアイドル状態から低消費電力用のパワーダウンモードに移行させる。ここで、第1のモード移行時間Tm1は、実施形態では、DRAM30がパワーダウンモードからマスター22の要求によりアクセス可能な状態に復帰するのに要する時間は極めて短いことを考慮して、システムクロックの1クロック分に相当する時間、即ちDRAM30に供給される各クロック信号の一周期に相当する時間例えば数nsecを用いるものとした。これにより、DRAM30がアイドル状態のときにできるだけ早くDRAM30の消費電力の低減を開始することができる。このとき、制御系の省電力レベルは、レベル1となる図3参照。続いて、タイマー55によって無アクセス状態の継続時間Tnとレジスター回路53に予め設定され記憶された第2のモード移行時間Tm2との比較を行ないステップS130、無アクセス状態の継続時間Tnが第2のモード移行時間Tm2になったときには、タイマー55から省電力制御回路56にタイマー55の状態を示すイベント信号を出力し、このイベント信号を入力した省電力制御回路56によってコマンド制御回路46にDRAM30がセルフリフレッシュモードに移行するよう指令信号を出力しステップS140、タイマー55によってDRAM30がセルフリフレッシュモードにある状態以下、セルフリフレッシュモード状態というの継続時間Tsの計測を開始するステップS150。タイマー55は、セルフリフレッシュモード状態の継続時間Tsの計測を開始するときに、無アクセス状態の継続時間Tnをリセットする。こうして指令信号を入力したコマンド制御回路46は、DRAM30をパワーダウンモードからより消費電力が低いセルフリフレッシュモードに移行させる。ここで、第2のモード移行時間Tm2は、実施形態では、DRAM30がセルフリフレッシュモードからマスター22の要求によりアクセス可能な状態に復帰するのに要する最短の時間Tpenがある程度の長さ例えばシステムクロックの200クロック分に相当する時間になることを考慮して、時間Tpenの数倍や十倍,十数倍に相当する時間例えば百μsec程度を用いるものとした。これにより、DRAM30の消費電力をより適正なタイミングで更に低減させることができる。このとき、制御系の省電力レベルは、レベル2となる図3参照。次に、タイマー55によってセルフリフレッシュモード状態の継続時間Tsとレジスター回路53に予め設定され記憶されたクロック供給停止用の第1の供給停止時間Tc1との比較を行ないステップS140、セルフリフレッシュモード状態の継続時間Tsが第1の供給停止時間Tc1になったときには、タイマー55から省電力制御回路56にタイマー55の状態を示すイベント信号を出力し、このイベント信号を入力した省電力制御回路56によってクロック制御回路57にDRAM30へのクロック供給を停止するよう指令信号を出力するステップS170。こうして指令信号を入力したクロック制御回路57は、PHY32からDRAM30に供給するクロック信号の停止制御を行なう。このクロック制御回路57によるPHY32からDRAM30へのクロック供給の停止は、実施形態では、信号ライン66により差動信号として供給される2つのクロック信号を共にロー状態で停止することにより行なうものとした。ここで、第1の供給停止時間Tc1は、例えばシステムクロックの数クロック分に相当する時間数十nsecなどを用いることができる。こうしてDRAM30へのクロック供給を停止することにより、DRAM30がセルフリフレッシュモード状態のときに信号ライン66での電力消費を抑制することができる。さらに、差動信号としての2つのクロック信号を共にロー状態とすることにより、2つのクロック信号の一方をハイ状態で他方をロー状態とするものに比して、信号ライン66を構成する2つの導線間に接続された差動終端抵抗67に流れる電流による損失を抑制することができる。このとき、制御系の省電力レベルは、レベル3となる図3参照。更に、タイマー55によってセルフリフレッシュモード状態の継続時間Tsとレジスター回路53に予め設定され記憶されたクロック供給停止用の第2の供給停止時間Tc2との比較を行ないステップS180、セルフリフレッシュモード状態の継続時間Tsが第2の供給停止時間Tc2になったときには、タイマー55から省電力制御回路にタイマー55の状態を示すイベント信号を出力し、このイベント信号を入力した省電力制御回路56によってクロック制御回路57にPHY32へのクロック供給とメモリー制御部42へのクロック供給とを停止するよう指令信号を出力するステップS190,S200。こうして指令信号を入力したクロック制御回路57は、信号ライン68により図示しないクロック生成回路にクロック停止制御信号を出力することによって、信号ライン60および信号ライン64におけるクロック発振を停止させ、メモリー制御部42およびPHY32へのクロック供給を停止する。ここで、第2の供給停止時間Tc2は、例えば第1の供給停止時間Tc1の2倍や3倍の時間などを用いることができる。こうしてメモリー制御部42とPHY32へのクロック供給を停止することにより、DRAM30がセルフリフレッシュモード状態のときに信号ライン66での電力消費の抑制に加え、信号ライン60および信号ライン64での電力消費を抑制することができる。このとき、制御系の省電力レベルは、レベル4となる図3参照。DRAM30へのクロック供給の停止よりも後にメモリー制御部42およびPHY32へのクロック供給を停止するのは、マスター22からのアクセス要求に応じてDRAM30等をアクセス可能な状態に迅速に復帰させるのにマスター22に近い方が迅速に復帰させる必要性が高いことなどに基づく。なお、省電力制御部50へのクロック供給は停止されない。これは、システムクロックに同期してアクセス検出回路52によりマスター22からのアクセス要求を直ちに検出できるようにするためである。こうして省電力制御部50は省電力レベルをレベル0から段階的にレベル4まで遷移させるが、図3に示すように、レベル1~4からの復帰は段階を踏まずにDRAM30にアクセス可能な状態まで直ちに行なわれる。即ち、省電力レベルがレベル1~4のときにマスター22からアクセス要求がなされると、アクセス検出回路52がアクセス要求を検出し、レベル1やレベル2の場合には、省電力制御回路56がアクセス要求検出の情報を受けてコマンド制御回路46にリードモードやライトモードに移行可能なアイドル状態への移行を指令する。また、レベル3の場合には、アイドル状態への移行指令に加え、省電力制御回路56がクロック制御回路57にDRAM30へのクロック供給を再開するよう指令する。さらに、レベル4の場合には、アイドル状態への移行指令とDRAM30へのクロック供給の再開とに加え、省電力制御回路56がクロック停止制御信号を用いてメモリー制御部42およびPHY32へのクロック供給を再開するよう指令する。なお、レベル3やレベル4の場合には、タイマー55は、セルフリフレッシュモード状態の継続時間Tsのリセットも行なう。こうした制御により、省電力レベルが低いほど迅速にマスター22からDRAM30へのアクセスが開始される。次に、こうした省電力制御を妨げる要因を解析するための省電力制御部50による情報記録動作について説明する。この情報記録動作では、DRAM30がパワーダウンモードやセルフリフレッシュモードにある状態以下、省電力状態というの継続時間に関する情報以下、省電力時間情報というなどを記録する。この情報記録動作は、CPU20に情報を読み書き可能に接続されたレジスター回路53に対して、アクセス検出回路52や省電力制御回路56からの信号に基づいてカウンター58により計測された時間などを記録することにより行なわれる。図5は省電力制御部50により記録する情報の一例を説明する説明図である。図示するように、レジスター回路53に記録される情報は、CPU20により設定可能なレジスター設定情報と、情報記録動作により記録されCPU20により読み出し可能な省電力時間情報を含むレジスター記録情報とが用意されている。レジスター設定情報には、次に説明する情報記録用モードのモード番号Mdや観測期間Tw,観測マスター識別番号Msなどがある。また、レジスター記録情報には、常時カウントされて更新を継続する計測時間TcやDRAM30がセルフリフレッシュモードに移行した回数移行回数Ds1,セルフリフレッシュモードの継続時間の累積値累積継続時間Ds2,現在更新中であればその時間を示す直近のセルフリフレッシュモードの継続時間Ds3,現在までに継続終了した即ち過去のセルフリフレッシュモードの継続時間の最小値最小継続時間Ds4,現在までに継続終了した即ち過去のセルフリフレッシュモードの継続時間の最大値最大継続時間Ds5,直近にセルフリフレッシュモードの解除の要因となったアクセス要求を行なったマスター22を表す識別番号解除要因マスター識別番号Ds6,DRAM30がパワーダウンモードに移行した回数移行回数Dp1,現在更新中であればその時間を示す直近のパワーダウンモードの継続時間Dp2,現在までに継続終了した即ち過去のパワーダウンモードの継続時間の最小値最小継続時間Dp3,現在までに継続終了した即ち過去のパワーダウンモードの継続時間の最大値最大継続時間Dp4などがある。レジスター記録情報のうち、累積継続時間Ds2,継続時間Ds3,Dp2,最小継続時間Ds4,Dp3,最大継続時間Ds5,Dp4が省電力時間情報である。省電力時間情報と移行回数Ds1,Dp1は、DRAM30がセルフリフレッシュモードにあるか否かやパワーダウンモードにあるか否かを示す信号をカウンター58が省電力制御回路56から入力し、カウンター58によりセルフリフレッシュモードにある状態の継続時間やパワーダウンモードにある状態の継続時間を計測したり、これらのモードに移行した回数をカウントしたものとして入力することができる。また、解除要因マスター番号Ds6は、複数のマスター22からのアクセス要求を示す信号に含まれる予め付与された識別番号を、アクセス検出回路52によってマスター22からのアクセス要求の検出と同じタイミングで検出し、検出した番号をカウンター58を介して入力することができる。なお、計測時間Tcは、カウンター58から直接入力することができる。図6は省電力制御部50による情報記録用モードの一例を階層的に説明する説明図である。図示するように、情報記録用モードとしては、実施形態では、任意のタイミングで記録動作を停止するための記録停止用モードと、条件に応じて異なるタイミングで記録動作を停止するための観測用モードとが用意されている。記録停止用モードには、CPU20からの指示により記録動作を一時的に停止するがレジスター回路53のレジスター記録情報を保持する一時停止モードと、CPU20からの指示により記録動作を停止すると共にレジスター回路53のレジスター記録情報をクリアするクリアモードとが用意されている。観測用モードには、CPU20からの指示により一時停止モードやクリアモードが選択されない限り記録動作を継続するマニュアル停止モードと、レジスター回路53の計測時間Tcがレジスター回路53に設定された観測期間Twになるまで記録動作を継続する自動停止モードと、最初にセルフリフレッシュモードが解除されるまで記録動作を継続する一回停止モードと、レジスター回路53に設定された観測マスター識別番号Msが示すマスター22からのアクセス要求によってセルフリフレッシュモードが解除されるまで記録動作を継続する観測マスター発見停止モードとが用意されている。これらの情報記録用モードには、予め識別番号が付与されており、CPU20からレジスター回路53に対してこの識別番号をモード番号Mdとして設定することにより、情報記録用モードの1つが選択される。したがって、レジスター回路53に観測期間Twが設定された状態で、例えばクリアモードが選択されてレジスター記録情報がクリアされた後に自動停止モードが選択されると、カウンター58により計測された時間を用いてレジスター回路53の全てのレジスター記録情報の記録動作が値0から開始される。そして、省電力制御の実行に拘わらずレジスター回路53に記録される計測時間Tcが更新されると共に、省電力制御の実行に伴って計測時間Tc以外のレジスター記録情報が更新され、レジスター回路53に記録された計測時間Tcが設定された観測期間Twになったときにレジスター記録情報の更新が停止されることになる。また、レジスター回路53に観測マスター識別番号Msが設定された状態で、例えばクリアモードが選択されてレジスター記録情報がクリアされた後に観測マスター発見停止モードが選択されると、カウンター58により計測された時間を用いてレジスター回路53の全てのレジスター記録情報の記録動作が値0から開始される。そして、省電力制御の実行に拘わらず計測時間Tcは更新されると共に省電力制御の実行に伴って計測時間Tc以外のレジスター記録情報が更新され、レジスター回路53に記録された解除要因マスター識別番号Ds5が設定された観測マスター識別番号Msと一致したときにレジスター記録情報の更新が停止されることになる。こうして更新されレジスター回路53に記録されたレジスター記録情報は、CPU20から読み出すことにより、省電力制御を妨げる要因を解析するのに用いることができる。例えば、複数回に亘って観測期間Twを変更して設定し自動停止モードでのレジスター記録情報を複数セット取得することにより、セルフリフレッシュモードの累積継続時間Ds2を観測期間Twで除して得られる割合Rtを複数回分取得して変化の傾向を解析したり、解除要因マスター識別番号Ds6が表すマスター22が各回で変化する様子を解析したりすることができる。また、解除要因マスター識別情報Ds6として一旦取得され省電力状態の解除要因となったアクセス要求を行なったマスター22を観測マスター識別番号Msに設定し、観測マスター発見停止モードで取得したレジスター記録情報を解析することにより、一旦省電力状態の解除要因となったアクセス要求を行なったマスター22の動作を解析することができる。このようにして、レジスター記録情報をマスター22の動作の改善デバッグなどに利用することができる。すなわち、レジスター記録情報は、DRAM30の省電力制御を妨げる要因を解析するのに利用され、DRAM30やその制御装置を含むシステム全体の消費電力を低減するのに有効な情報ということできる。したがって、省電力制御部50による情報記録動作は、CPU20によってDRAM30やその制御装置を含むシステム全体の消費電力を低減するのに有効な情報を取得するための動作ということができる。ここで、本実施形態の構成要素と本発明の構成要素との対応関係を明らかにする。本実施形態のDRAM30のデータの読み書きを制御すると共にDRAM30が有する各種動作モードの切り替えを制御するメモリー制御部42がメモリー制御部に相当し、複数のマスター22からのDRAM30へのアクセス要求を検出し且つこの検出と同じタイミングで省電力状態の解除の要因となったアクセス要求を行なったマスター22を検出すると共に無アクセス状態を検出するアクセス検出回路52が本発明のアクセス検出部に相当し、無アクセス状態の継続時間Tnが第1のモード移行時間Tm1や第2のモード移行時間Tm2になったときにDRAM30がパワーダウンモードやセルフリフレッシュモードに移行するよう指令する省電力制御回路56が制御指令部に相当し、CPU20と情報を読み書き可能に接続されアクセス検出回路52によりアクセス要求が検出されたときには解除要因マスター識別番号Ds6を記録するレジスター回路53が情報記録部に相当する。また、時間を計測するカウンター58が時間計測部に相当する。以上説明した本実施形態のメモリー制御装置40では、複数のマスター22からのDRAM30へのアクセス要求を複数のマスター22のうち省電力状態の解除要因となったアクセス要求を行なったマスター22の特定を伴って検出すると共に、DRAM30がアクセスされていない無アクセス状態を検出する。そして、検出された無アクセス状態の継続時間Tnが予め設定された第1,第2のモード移行時間Tm1,Tm2になったときにDRAM30が低消費電力用の動作モードへ移行するようメモリー制御部42に指令し、DRAM30が低消費電力用の動作モードにある状態である省電力状態でアクセス要求が検出されたときには、低消費電力用の動作モードが解除されるようメモリー制御部42に指令する。さらに、複数のマスター22のうちの1つであるCPU20に出力可能な情報として、カウンター58により計測された時間を用いて省電力状態の継続時間に関する省電力時間情報をレジスター記録情報の一部として記録すると共に、省電力状態でアクセス要求が検出されたときには省電力状態の解除要因となったアクセス要求を行なったマスター22を表す解除要因マスター識別番号Ds6をレジスター記録情報の一部として記録する。したがって、DRAM30の省電力状態の継続時間に関する情報と省電力状態を解除する要因となったマスター22を表す情報とを記録する、即ち、DRAM30の消費電力を低減するのに有効な情報を記録することができる。また、こうして記録された情報は、CPU20により読み出し可能であるから、CPU20によってDRAM30の消費電力を低減するのに有効な情報を取得可能とすることができる。なお、本発明は上述した実施形態に何ら限定されることはなく、本発明の技術的範囲に属する限り種々の態様で実施し得ることはいうまでもない。上述した実施形態では、レジスター記録情報の一部の省電力時間情報として種々の情報を記録するものとしたが、例えば最小継続時間Ds4,Dp3,最大継続時間Ds5,Dp4や移行回数Ds1,Dp1については記録しないものとしてもよいし、省電力時間情報については一切記録しないものとしてもよい。上述した実施形態では、情報記録用モードとして種々のモードを用意するものとしたが、例えば観測用モードのうちの一部については用意しないものとしてもよい。上述した実施形態では、無アクセス状態の継続時間Tnに応じてパワーダウンモードやセルフリフレッシュモードに移行させるものとしたが、例えばパワーダウンモードには移行させることなくDRAM30をアイドル状態から直接セルフリフレッシュモードに移行させるものとしてもよい。この場合、レジスター記録情報のうちパワーダウンモードに関する情報は記録されない。"