多層配線基板の表層絶縁層上に1個以上の半導体素子と1個以上の受動部品が実装され、前記半導体素子と前記多層配線基板の搭載されたギャップにアンダーフィル樹脂を充填することによりフリップチップ実装部を形成する半導体パッケージの製造方法において、アンダーフィル樹脂を充填した該フリップチップ実装部の外周を保護するために樹脂を充填し、充填に使用する樹脂に多孔体樹脂材料を用いることを特徴とする半導体パッケージの製造方法。前記多孔体樹脂材料が連続気泡多孔体であり、該連続気泡部分には空気が充填されていることを特徴とする請求項1記載の半導体パッケージの製造方法。前記受動部品電極の半導体素子に近い側の辺と前記フリップチップ実装部外縁部を結ぶ最短距離が3.5mm以下であることを特徴とする請求項1又は2記載の半導体パッケージの製造方法。前記フリップチップ実装部を保護する樹脂が前記多層配線基板上に存在する少なくとも1個以上の受動部品の高さを20以上埋没させることを特徴とする請求項1~3のいずれかに記載の半導体パッケージの製造方法。前記フリップチップ実装部に対して塗布する樹脂の量は、表層絶縁層からの高さを0.1mm以上とし、前記フリップチップ実装部の上面高さ以下になることを特徴とする請求項1~4のいずれかに記載の半導体パッケージの製造方法。前記多層配線基板は2次実装を目的とした電極を半導体素子実装面の裏面に設け、220°C以上の加熱を通じて外部基板に接続することを特徴とする請求項1~5のいずれかに記載の半導体パッケージの製造方法。前記多層配線基板に搭載される積層セラミックコンデンサの突起電極接合部のスタンドオフが25μm以上であることを特徴とした請求項1~6のいずれかに記載の半導体パッケージの製造方法。しかしながら、上記の方法では、配線基板と樹脂との密着は強くなるものの、樹脂と受動部品界面での2次実装時の応力ひずみによる剥離を防止する完全な策とはならず、剥離が生じた部分でのはんだフラッシュの可能性は依然残る。また、部分的に粗さを変えるには工程を増やすことになり、製造コストが上昇することにつながる。本発明は前述のごとき、従来の問題点を解消し、接続信頼性に優れる半導体パッケージの製造方法を提供することができる。請求項1記載の発明は、多層配線基板の表層絶縁層上に1個以上の半導体素子と1個以上の受動部品が実装され、前記半導体素子と前記多層配線基板の搭載されたギャップにアンダーフィル樹脂を充填することによりフリップチップ実装部を形成する半導体パッケージの製造方法において、アンダーフィル樹脂を充填した該フリップチップ実装部の外周を保護するために樹脂を充填し、充填に使用する樹脂以下、バックフィルに多孔体樹脂材料を用いることを特徴とする半導体パッケージの製造方法であることをその要旨とした。請求項2記載の発明は、前記多孔体樹脂材料が連続気泡多孔体であり、該連続気泡部分には空気が充填されていることを特徴とする請求項1記載の半導体パッケージの製造方法であることをその要旨とした。請求項3記載の発明は、前記受動部品電極の半導体素子に近い側の辺と前記フリップチップ実装部外縁部を結ぶ最短距離が3.5mm以下であることを特徴とする請求項1又は2記載の半導体パッケージの製造方法であることをその要旨とした。請求項4記載の発明は、前記フリップチップ実装部を保護するバックフィルが前記多層配線基板上に存在する少なくとも1個以上の受動部品の高さを20以上埋没させることを特徴とする請求項1~3のいずれかに記載の半導体パッケージの製造方法であることをその要旨とした。請求項5記載の発明は、前記フリップチップ実装部に対して塗布するバックフィルの量は、表層絶縁層からの高さを0.1mm以上とし、前記フリップチップ実装部の上面高さ以下になることを特徴とする請求項1~4のいずれかに記載の半導体パッケージの製造方法であることをその要旨とした。請求項6記載の発明は、前記多層配線基板は2次実装を目的とした電極を半導体素子実装面の裏面に設け、220°C以上の加熱を通じて外部基板に接続することを特徴とする請求項1~5のいずれかに記載の半導体パッケージの製造方法であることをその要旨とした。請求項7記載の発明は、前記多層配線基板に搭載される積層セラミックコンデンサの突起電極接合部のスタンドオフが25μm以上であることを特徴とした請求項1~6のいずれかに記載の半導体パッケージの製造方法であることをその要旨とした。本発明によれば、多層配線基板からなる半導体パッケージにおいて、樹脂封止したフリップチップ実装部を囲むバックフィルとして連続気泡多孔体を用いることにより、熱応力を緩和し、放熱を促進させることによって樹脂と受動部品間の剥離を防ぎ、リフロー加熱による突起電極再溶融によって発生するはんだフラッシュを発生させることなく、接続信頼性を高めることができる。次に本発明の一実施の形態について、従来の表面実装、フリップチップ実装工程の流れに沿って説明していく。さらに詳しい部分については、図1、図2、図3、図4に基づき説明する。A.受動部品の実装まず、本発明においては、多層配線基板上の電極4に印刷法や蒸着法などを用いて、突起電極3Bを形成しておく。さらに受動部品として積層セラコンを多層配線基板上に複数搭載するため、多層配線基板上の電極7に印刷法や蒸着法などを用い、突起電極6を形成し、その上に部品搭載装置を用いて、受動部品としての積層セラコン5を搭載し、加熱によって接合する。受動部品の種類、大きさ、電極の数、電極の材質に関しては、はんだを主材とすることが望ましいが、種類を問わない。突起電極接合後の受動部品のスタンドオフが25μm以上あることが望ましい。さらに受動部品の半導体素子側に位置する電極の任意の一辺とフリップチップ実装部16の外縁間の最短距離が3.5mm以下となるような配置であることが望ましい。最短距離を3.5mm以下とした理由は、3.5mm以上の距離間隔がある場合、設計段階でスティフナ金属枠を挿入することが出来、これが堤防の役割を持つためバックフィル樹脂による埋設が発生しないためである。本発明では、突起電極6として、Sn/Ag/Cuはんだを使用した。接合にはリフローを使用し、炉内のピーク温度の設定は245°Cとした。突起電極6の材質としては、Sn/Ag/Cu、Sn/Pb、Su/Ag、Su/Cu、Su/Sb、Su/Zn、Su、Bi、などが挙げられる。バンプ接合後に必要に応じてスティフナ10と呼ばれる金属補強枠を多層配線基板16に貼り合わせる。尚、スティフナ10に関しては、多層配線基板の反りを矯正するために用いるものであり、材質や形状、貼り合わせ方法などは問わない。B.半導体素子のマウント本発明においては、受動部品搭載後の多層配線基板の電極4に対して同一のエリア配置された半導体素子電極2をフェイスダウン方式で、突起電極3を介して搭載し、フリップチップ実装部を形成する。次に、多層配線基板をリフローにかけフリップチップ実装部における、はんだ接合を完了する。突起電極3A、3Bの材質の例としては、Sn/Ag/Cu、Sn/Pb、Sn/Ag、Su/Cu、Su/Sb、Su/Zn、Su/Biなどが挙げられる。また、任意で半導体素子電極2と多層配線基板電極4を短時間で接続するのに、ローカルリフローで加熱とともに加圧を実施したり、振動を用いたりする方法を実施してもよい。次にフリップチップ実装部のバンプ間の洗浄を行うが、フラックス残留成分の除去を目的としているため、洗浄不要のフラックス、またはフラックスを使用しないタイプの突起電極を使用する場合などは、これを必要としないため、任意で行うこととする。C.アンダーフィルの充填次にフリップチップ実装部を加熱したディスペンサステージに配置し、基板を昇温する。これは液状アンダーフィル8の流動性をステージの昇温温度については、使用される樹脂の性能がもっとも発揮される推奨条件を選択してよい。本発明では液状アンダーフィル8をフリップチップ実装部の任意の一辺に塗布し、充填の完了までステージ上に放置するものとする。本発明で使用する液状アンダーフィル8については、エポキシ樹脂系が主流であるが、フェノール樹脂、ポリイミド樹脂、シリコーン樹脂系の樹脂などを用いてもよい。その後、樹脂充填が完了したフリップチップ実装部を樹脂硬化が可能な温度雰囲気に移して、樹脂を完全に硬化させ半導体パッケージを形成する。使用する樹脂によって硬化時間、硬化温度については最適な条件を採用するものとする。D.バックフィルの充填本発明の半導体パッケージについては、アンダーフィル樹脂で封止されたフリップチップ実装部の周辺を封止するバックフィル材として多孔体樹脂材料を用いる。多孔体樹脂材料は連続気泡多孔体であり、気泡部分には空気が充填されていることが望ましい。これにより、半導体パッケージをPWBなどに2次実装する際の熱によって発生する材料間の応力を緩和し、内部にかかる熱を外部に放出する効果が得られる。本発明のバックフィルを受動部品である積層セラコンの高さの20以上埋没させる。1005サイズの積層セラコンの場合、計算上埋設される高さは0.105mmとなり、半導体素子の接続部である半導体素子/はんだ/多層配線基板界面を充分に覆うことが出来、半導体素子の外周部を保護するというバックフィル樹脂の役割を果たすのに必要な高さである。最後に樹脂の充填が完了した半導体パッケージを樹脂硬化可能な温度雰囲気に移して、樹脂を完全に硬化させ、本発明の半導体パッケージを完成させる。その後、半導体パッケージを外部の基板などに突起電極15などを介して接続する。尚、本実施の形態では、使用する半導体素子1に対しての表面処理、多層配線基板4の材質、表層絶縁層8の材質、半導体素子電極2、多層配線基板電極5の材質と配置、電極2、4、14の形成方法、突起電極3、6、15の材質、バンプ3のメタル構造、ならびにアンダーフィル樹脂7の種類、開口部の形状、サイズなどは、ここに示すものに限定されるものではない。上述した実施の形態の方法に従い、実施例の半導体パッケージを作成した。実験では、図1は受動部品として積層セラコンを実装し半導体素子を実装する段階においての断面図であり、積層セラコンのサイズは、1005サイズ1.0×0.5×0.5mm長手方向に端子があるタイプ、半導体素子の寸法は□15.0mmとした。また、フリップチップ実装部16の外縁部の一辺と受動部品の半導体素子側の辺との最短距離は2.5mmで搭載され、搭載後の突起電極6のスタンドオフを0.03mmとした。一般的に積層セラコンのスタンドオフは電極の体積、はんだ体積が関係しているが、ここでは1005サイズの積層セラコンがはんだ量過多、過少にならない程度のスタンドオフ高さを0.025mm以上として、実験では0.030mmとした。多層配線基板のサイズは□30mmであり、電極4の上にはSu/Ag/Cuはんだからなる突起電極3Bがすでに形成されているものとする。実装前の突起電極高さは0.35mm、バンプピッチは0.180mmとした。実装後の半導体素子1と多層配線基板4のギャップは0.070mmとした。さらに多層配線基板の裏面には2次実装を目的とした電極が配置される。該電極には、半導体パッケージが完成した後に鉛フリーはんだからなる突起電極が形成され220°C以上の加熱により2次実装されるものとする。このようにして得られた実装体において、ギャップに液状アンダーフィル8を充填し、硬化の工程を経て半導体パッケージを作製した。液状アンダーフィル8はPbフリー仕様コアレス基板で標準であるナミックス製XS8410-73Bを用いた。充填量は半導体素子の任意の1辺に沿うようにI字で5mmを2往復させた。液状アンダーフィルの樹脂硬化を行った後で、連続気泡多孔体バックフィル18を100mgフリップチップの外周部を覆うかたちで充填した。このとき、搭載した受動部品の高さの100が埋没する形となる。実装後の半導体素子と多層配線基板のギャップが0.070mmであることから、半導体素子の外周部を保護するためにフリップチップ実装部に対して塗布する樹脂の量を表層絶縁層から0.10mmの高さ以上、半導体素子上面高さ以下とした。このようにして、本発明のシリコーン系樹脂からなる連続気泡多孔体をバックフィル材として用いた半導体パッケージAを計10個作製した。また、比較のため、従来のシリコーン系からなる無気泡のバックフィル材として用いた半導体パッケージBを計10個作製した。その後、信頼性を確認するため半導体パッケージ対してに吸湿~リフロー処理を行い、その後、導通状態を確認した。評価条件としては30°C/70RH、192h加湿、リフローMAX260°C×3回とした。配線の導通試験の結果を表1にした。結果、従来のバックフィル材を用いたBの半導体パッケージは、積層セラコン部で短絡が多発した。発生数4/10個。断面研磨の結果、積層セラコンの下面にはんだフラッシュらしき短絡を発見した。本特許の連続気泡多孔体バックフィルを用いたAの半導体パッケージは短絡が確認されなかった。