複数の共用ビアが形成され、第1セラミックパウダーを含む共用基板と、前記共用基板の上部及び下部にそれぞれ形成され、個別な電子部品に形成された複数の端子と対応し連結される複数の配線ビア及び前記複数の配線ビアを、連結される端子の電気的性質によってグループ化し、グループ別に同一の共用ビアに連結する配線パターンを含み、前記第1セラミックパウダーより粒径の小さい第2セラミックパウダーを含む第1ビルドアップ層及び第2ビルドアップ層と、を含むプローブカード用セラミック基板。前記共用基板は位置によって1つ以上の区域に分割され、互いに異なる区域に連結される端子は電気的性質が同一であっても、互いに異なる共用ビアに連結される、請求項1に記載のプローブカード用セラミック基板。前記共用ビアは、シグナルビア、接地ビア及びパワービアで構成された群より選ばれたいずれか1つである、請求項2に記載のプローブカード用セラミック基板。前記複数の端子をシグナル、接地の有無及びパワーで構成された群より選ばれた1つ以上の電気的性質によってグループ化し、同一の電気的性質を有する端子は同一のシグナルビア、接地ビアまたはパワービアに連結する、請求項3に記載のプローブカード用セラミック基板。前記第1セラミックパウダーの粒径は1~3μmである、請求項1に記載のプローブカード用セラミック基板。前記第2セラミックパウダーの粒径は20~150nmである、請求項1に記載のプローブカード用セラミック基板。前記第2セラミックパウダーの粒径は50~120nmである、請求項1に記載のプローブカード用セラミック基板。前記第1及び第2ビルドアップ層はそれぞれ1つ以上の層で構成される、請求項1に記載のプローブカード用セラミック基板。前記共用基板の厚さは3~5mmである、請求項1に記載のプローブカード用セラミック基板。前記第1ビルドアップ層または第2ビルドアップ層の厚さは100μm以下である、請求項1に記載のプローブカード用セラミック基板。前記第1ビルドアップ層または第2ビルドアップ層の厚さは20~50μmである、請求項1に記載のプローブカード用セラミック基板。前記電子部品はプローブカード用印刷回路基板、または半導体素子である、請求項1に記載のプローブカード用セラミック基板。複数の共用ビアを含み、第1セラミックパウダーを含む共用基板を用意する段階と、前記共用基板の上部及び下部に、個別な電子部品に形成された複数の端子に対応して連結される複数の配線ビア、上記複数の配線ビアを連結する端子の電気的性質によってグループ化し、グループごとに同一の共用ビアに連結する配線パターンを含み、前記第1セラミックパウダーより粒径の小さい第2セラミックパウダーを含む第1ビルドアップ層及び第2ビルドアップ層を形成する段階と、を含むプローブカード用セラミック基板製造方法。前記共用基板は位置によって1つ以上の区域に分割され、互いに異なる区域に連結される端子を電気的性質が同一であっても、互いに異なる共用ビアに連結する、請求項13に記載のプローブカード用セラミック基板製造方法。前記共用ビアは、シグナルビア、接地ビア及びパワービアで構成された群より選ばれたいずれか1つである、請求項13に記載のプローブカード用セラミック基板製造方法。前記共用ビアは、シグナル接地の有無及びパワーで成る群より選ばれた1つ以上の電気的性質によってグループ化し、同一の電気的性質を有する端子は同一のシグナルビア、接ビアまたはパワービアに連結する、請求項15に記載のプローブカード用セラミック基板製造方法。前記第1セラミックパウダーの粒径は1~3μmである、請求項13に記載のプローブカード用セラミック基板製造方法。前記第2セラミックパウダーの粒径は20~150nmである、請求項13に記載のプローブカード用セラミック基板製造方法。前記第2セラミックパウダーの粒径は50~120nmである、請求項13に記載のプローブカード用セラミック基板製造方法。前記共用基板は800~900°Cの焼成温度で予め焼成し製造される、請求項13に記載のプローブカード用セラミック基板製造方法。前記第1及び第2ビルドアップ層は、前記予め焼成された共用基板の上に形成され、400~700°Cで焼成される、請求項20に記載のプローブカード用セラミック基板製造方法。前記電子部品はプローブカード用印刷回路基板、または半導体素子である、請求項13に記載のプローブカード用セラミック基板製造方法。本発明の目的は、基板の強度を強化しながら、容易に製造することができるプローブカード用セラミック基板及びその製造方法を提供することである。本発明の一実施形態によるプローブカード用セラミック基板は、複数の共用ビアが形成され、第1セラミックパウダーを含む共用基板と、共用基板の上部及び下部にそれぞれ形成され、個別の電子部品に形成された複数の端子に対応して連結される複数の配線ビア、上記複数の配線ビアを連結する端子の電気的性質によってグループ化し、グループごとに同一の共用ビアに連結する配線パターンを含み、第1セラミックパウダーより粒径の小さい第2セラミックパウダーを含む第1ビルドアップ層及び第2ビルドアップ層とを含む。上記共用基板は、位置によって1つ以上の区域に分割され、互いに異なる区域に連結される端子は電気的性質が同一であっても、互いに異なる共用ビアに連結されることができる。上記共用ビアは、シグナルビア、接地ビア及びパワービアで構成された群より選ばれたいずれか1つであることができる。上記複数の端子をシグナルsignal、接地の有無及びパワーpowerで構成される群より選ばれた1つ以上の電気的性質によってグループ化し、同一の電気的性質を有する端子は同一のシグナル、接地ビアまたはパワービアに連結することができる。上記第1セラミックパウダーの粒径は1~3μmであることができる。上記第2セラミックパウダーの粒径は20~150nmであることができ、好ましくは、上記第2セラミックパウダーの粒径は50~120nmであることができる。上記第1及び第2ビルドアップ層は、それぞれ1つ以上の層で構成されることができる。上記共用基板の厚さは3~5mmであることができる。上記第1ビルドアップ層または第2ビルドアップ層の厚さは100μm以下であることができる。上記第1ビルドアップ層または第2ビルドアップ層の厚さは20~50μmであることが好ましい。上記電子部品は、プローブカード用の印刷回路基板または半導体素子であることができる。本発明の他の実施形態によるプローブカード用セラミック基板の製造方法は、複数の共用ビアを含み、第1セラミックパウダーを含む共用基板を用意する段階と、共用基板の上部及び下部に、個別の電子部品に形成された複数の端子に対応して連結される複数の配線ビアと、上記複数の配線ビアを連結する端子の電気的性質によってグループ化し、グループごとに同一の共用ビアに連結する配線パターンを含み、第1のセラミックパウダーより粒径の小さい第2セラミックパウダーを含む第1ビルドアップ層及び第2ビルドアップ層を形成する段階とを含む。上記共用基板は、位置によって1つ以上の区域に分割され、互いに異なる区域に連結される端子は電気的性質が同一であっても、互いに異なる共用ビアで連結されることができる。上記共用ビアは、シグナルビア、接地ビア及びパワービアで構成された群より選ばれたいずれか1つであることができる。上記複数の端子は、シグナルsignal、接地の有無及びパワーpowerで構成された群より選ばれた1つ以上の電気的性質によってグループ化し、同一の電気的性質を有する端子は同一のシグナルビア、接地ビアまたはパワービアに連結することができる。上記第1セラミックパウダーの粒径は1~3μmであることができる。上記第2セラミックパウダーの粒径は20~150nmであることができる。好ましくは、上記第2セラミックパウダーの粒径は50~120nmであることができる。上記共用基板は800~900°Cの焼成温度で予め焼成し製造することができる。上記第1及び第2ビルドアップ層は、上記の予め焼成された共用基板上に形成され、400~700°Cの温度で焼成されることができる。上記電子部品は、プローブカード用の印刷回路基板や半導体素子であることができる。本発明の一実施形態によると、全てのプローブカードに適用されることができる複数の共用ビアが形成された共用化基板を予め作成し、その後、個別の電子部品に合わせて、ビルドアップ層を形成するため、事前に予め共用化基板を大量に製作して置くことでその製造時間を短縮し、製造コストを削減することができる。また、本発明の一実施形態による共用化基板は、共用ビアをグループ化し最小限のビアを共用化基板に形成するため、基板の強度を強化することができる。そして、本発明の一実施形態によると、上記共用化基板の上にビルドアップ層を形成するに当たって、共用化基板層より焼結温度が低いセラミックパウダーでビルドアップ層を形成するため、共用化基板層に加わる熱ストレスを最小限に抑えてビルドアップ層を形成することができる。以下では、添付の図面を参照し、本発明が属する技術分野において通常の知識を有する者が本発明を容易に実施できるように本発明の実施形態を詳しく説明する。但し、本発明は、様々な異なる形態で具現されることができ、ここで説明する実施形態に限られない。また、図面では本発明を明確に説明するため、説明と関わりのない部分は省略し、明細書全体で、類似する部分に対しては類似した図面記号を用いた。明細書全体において、ある部材が他の部材の上に位置するというのは、ある部材が他の部材に接している場合だけでなく、両方の部材の間に別の部材が存在する場合も含む。また、ある部分がある構成要素を含むとは、特に反対する記載がない限り、他の構成要素を除くのではなく、他の構成要素をさらに含むことができるということを意味する。以下、図1または図3を参照し、本発明の一実施形態によるプローブカード用セラミック基板及びその製造方法に関して説明する。図1は、本発明の一実施形態によるプローブカード用セラミック基板と、印刷回路基板が結合したものを図示した断面図であり、図2は、本発明の一実施形態によるプローブカード用セラミック基板の製造方法を示す工程フロー図であり、図3は、本発明の他の実施形態によるプローブカード用セラミック基板を示す断面図である。以下、本発明の一実施形態によるプローブカードセラミック基板について説明する。本発明の一実施形態によるプローブカード用セラミック基板は、複数の共用ビアを含み、上記複数の共用ビアのうち、1つ以上は電気的性質によってグループ化する共用ビア3G1、3S1、3P1、3S2、3P2、3G2で、第1セラミックパウダーを含む共用基板30と、共用基板30の上部及び下部にそれぞれ形成され、上記の共用ビアのうち、全部または一部を選択し、個別の電子部品に合わせて形成される複数の配線ビア101、102、103、104、201、202、203、204及び配線パターン121、122、221、222を含み、上記第1セラミックパウダーより粒径の小さい第2セラミックパウダーを含む第1ビルドアップ層10と第2ビルドアップ層20を含む。上記共用基板30は、全ての電子部品に適用できるように形成された複数の共用ビアを含む。上記共用基板30は、大量に全プローブカードに適用できるよう製造された後、個別のプローブカードに合わせて、第1ビルドアップ層10と第2ビルドアップ層20を形成することにより、個別のプローブカードを構成するセラミック基板で製造されることができる。上記複数の共用ビアは、所定の間隔で離隔されるように形成することができ、好ましくは、複数の共用ビアは、一定の間隔で離隔されることができる。それぞれの共用ビアは、信号を送受信したり、パワーを伝達したり、端子を接地する役割をするビアであることができる。本発明の一実施形態によると、上記共用ビアのうち、1つ以上は複数の共用ビアのような電気的性質を有する端子をグループ化し、グループごとに同一の共用ビアに連結することができる。本発明の一実施形態によると、共用基板には、最少数の共用ビアが形成されることが好ましい。共用ビアの数が増えるほど、基板の強度が低下するためである。従って、本発明の一実施形態によると、個別の電子部品に形成された端子は、できるだけ同じ性質を有する端子または配線ビア同士を同一の共用ビアに連結することが好ましい。それによって、最少数の共用ビアが形成された共用基板を形成することができ、基板の強度を強化することができる。本発明の一実施形態による電子部品は、これに制限されないが、プローブカードを構成するプローブカード用印刷回路基板またはテストのための半導体素子を使用することができる。本発明の一実施形態によると、上記共用基板の位置によって1つ以上の区域に分割することができ、互いに異なる区域に連結される端子は、互いに異なる区域の共用ビアに連結されることができる。即ち、電気的性質が同一であっても、互いに異なる区域に配置される場合、互いに異なる共用ビアに連結されることができる。上記複数の共用ビアは、シグナルビア、接地ビアまたはパワービアのうちのいずれか1つであることができ、複数の端子または上記端子が対応し、連結される複数の配線ビアをシグナルsignal、接地の有無及びパワーpowerで構成される群より選ばれた1つ以上の電気的性質によってグループ化し、それぞれの性質によってシグナルビア、接地ビアまたはパワービアのいずれかに連結されることができる。複数の端子がシグナルを送受信する場合、シグナルの種類によって、異なる種類のシグナルを送受信する端子は互いに異なるシグナルビアに連結されることができる。複数の端子が接地される場合、接地される端子は、1つの接地ビアに連結されることができる。そして、複数の端子がパワーを伝達する場合、パワーの大きさによってグループ化し、同一の大きさのパワーを伝達する端子は、同一のパワービアに連結することができる。例えば、1.5Vの電圧が印加される端子、3.0Vの電圧が印加される端子でグループ化することができ、互いに同一の大きさのパワーが伝送される端子は、同一のパワービアに連結することができる。即ち、1.5Vの電圧が印加される端子は1.5Vパワービアに、3.0Vの電圧が印加される端子は3.0Vのパワービアにそれぞれ連結することができる。図1を参照すると、プローブカード用セラミック基板と連結される上記プローブカード用印刷回路基板500の端子に連結するために、本発明の一実施形態によると、共用基板の上面及び下面にそれぞれ第1ビルドアップ層10と第2ビルドアップ層20を形成することができる。個別の半導体に適用されるプローブカードを製作するために、第1ビルドアップ層10と第2ビルドアップ層20には、これに制限されないがプローブカード用印刷回路基板500のような個別の電子部品に形成された端子の数と位置に合わせて複数の配線ビア及び配線パターンを形成することができる。本発明の一実施形態によると、上記共用基板30の上面及び下面にそれぞれ複数の配線パターンを形成することができる。上記複数の配線パターンは、共用基板の上に共用ビアを覆うように形成され、共用ビアや配線ビアを連結する役割をする。本発明の一実施形態によると、複数の配線ビアと配線パターンは、共用ビアと、個別のプローブカード用印刷回路基板に形成された端子を連結するために形成されることができる。特に、配線ビアは、個別のプローブカード用印刷回路基板に形成された端子に対応するように形成することができる。即ち、端子の位置と数によって対応する位置と数を含むように配線ビアを形成することができる。配線パターンは、ビルドアップ層と共用基板の間で、上記の配線ビアと共用ビアを電気的に連結するための配線形状を有することができる。個別のプローブカード印刷回路基板500に形成された複数の端子と対応する位置に配線ビアを形成することができ、対応する位置に形成された配線ビアと対応する端子は、互いにワイヤーまたはインターポーザーのような手段を用いて、それぞれの配線ビアに形成されたパッドP1に電気的に連結することができる。図1を参照すると、プローブカード用印刷回路基板500に形成された第1接地端子G11、第2接地端子G12、第1シグナル端子S1及び第1パワー端子P11の位置と対応する位置にある第1ビルドアップ層10に第1配線ビア101、第2配線ビア102、第3配線ビア103及び第4配線ビア104が形成されることができる。本発明の一実施形態によると、共用ビアは特にグループ化をするためにシグナルビア、接地ビア及びパワービアで構成された群より選ばれた1つ以上であることができる。即ち、共用ビアは連結される端子の電気的性質によって、シグナルを送受信するシグナルビア、端子を接地する接地ビア及びパワーを伝達するパワービアに分類することができる。そして、配線パターンと配線ビアを通し、同一の電気的性質を有する端子は同一の共用ビアに連結されるよう形成することができる。図1を参照すると、連結しようとするプローブカード用印刷回路基板500に形成された複数の端子G11、G12、S1、P11、P12、P13と共用ビア3G1、3S1、3P1を連結するために、上記第1ビルドアップ層10には複数の配線ビア101、102、103、104を形成することができる。特に、接地される第1接地端子G11と第2接地端子G12は、それぞれ第1配線ビア101及び第2配線ビア102に連結され、上記第1配線ビア101及び第2配線ビア102は、全て第1配線パターン121に接続され第1接地ビア3G1に連結されることができる。第1シグナルを送受信する第1信号端子S1は、第3配線ビア103に連結され、第1シグナルビア3S1に連結することができ、上記第1シグナルと区別される第2シグナルを送受信する第2シグナル端子S2は、第7配線ビア107及び第4配線パターン124を通して第2シグナルビア3S2に電気的に連結することができる。即ち、異なるシグナルを送受信する端子は、互いに異なる共用ビアであるシグナルビアに連結されることができる。これと類似して端子に伝達されるパワーの大きさによって、互いに同一の大きさの電圧が印加される端子は同一の共用ビアに連結されることができる。例えば、互いに同一の大きさの電圧が印加される端子は、同一の共用ビアであるパワービアに連結することができるが、互いに異なる大きさの電圧が印加される端子は、互いに異なるパワービアに連結されることができる。一方、本発明の一実施形態によると、共用基板またはプローブカード用の印刷回路基板の位置によって1つ以上の区域に分割されることができ、互いに異なる区域に配置された端子または配線ビアは、同一の性質を有しているとしても、互いに異なる共用ビアに連結されることができる。図1を参照すると、第1接地端子G11と第2接地端子G21及び第3接地端子G21と第4接地端子G22は、全て接地される端子であるが、互いに異なる区域に配置されるため、第1接地端子G11と第2接地端子G21は第1接地ビア3G1に連結することができ、第3接地端子G21と第4接地端子G22は、第2接地ビア3G2に連結することができる。即ち、互いに異なる区域に配置された端子の場合、互いに異なる区域に形成された共用ビアに連結されることができる。上記共用基板30は、第1セラミックパウダーを含むセラミックスラリーを成形して1つ以上のセラミックグリーンシートを形成した後、積層して形成される。共用基板30は、全製品に適用されるために予め制作し用意することができ、セラミックグリーンシートを焼成した後、個別の製品テストをするため、ビルドアップ層が形成される工程を経た後、個別の製品に適用されることができる。第1ビルドアップ層10と第2ビルドアップ層20を形成するために、上記共用基板30の上面及び下面に第2セラミックパウダーを含むセラミックスラリーを塗布することができる。図1及び図3を参照すると、上記第1及び第2ビルドアップ層は、それぞれ1つ以上の層で構成することができ、適用される電子部品に合わせて適切な配線ビアや配線パターンが形成されるよう、それぞれ1つ以上のセラミック層で構成されることができる。図3を参照すると、本発明の他の実施形態で、他のプローブカード用セラミック基板は、複数の共用ビア3S1、3P1、3P2、3S2、3G1、3P3を含んでいる共用基板30を含む。そして、上記共用基板30の上部及び下部にそれぞれ二つの第1ビルドアップ層11、13及び第2ビルドアップ層21、23が形成されることができる。連結しようとする印刷回路基板または半導体素子に形成された複数の端子と最外層に形成された複数の配線ビアが互いに対応するよう、1つ以上のビルドアップ層を形成することができる。本発明の一実施形態によると、共用基板の厚さは3~5mmであることができる。3mm未満の場合、基板の強度を確保し難く、5mm以上の場合、プローブカードが厚くなりすぎることがあるためである。上記第1ビルドアップ層または第2ビルドアップ層の厚さは100μm以下であることができる。好ましくは、上記第1ビルドアップ層または第2ビルドアップ層の厚さは20~50μmであることができる。上記ビルドアップ層の厚さが100μmを超えると、ビルドアップ層の厚さが過度に厚くなり個別の製品に適用させるための工程が複雑になることがある。従って、100μm以下、好ましくは50μm以下であることができる。また、上記ビルドアップ層の厚さが20μm未満の場合、ビルドアップ層のシート成形が困難となるため、20μm以上であることが好ましい。第2セラミックパウダーの焼成温度が第1セラミックパウダーの焼成温度より高い場合、既に焼成された共用基板30層に熱ストレスを与えることができ、それによって、共用基板が破壊されるという結果を招くことがある。従って、本発明の一実施形態によると、第2セラミックパウダーの焼成温度は、第1セラミックパウダーの焼成温度より低いことが好ましく、それによってビルドアップ層を形成することで、共用基板30に加わる熱ストレスを最小限に抑えることができる。第2セラミックパウダーの焼成温度を第1のセラミックパウダーの焼成温度より低くするために、1~3μmを有する第1セラミックパウダーを使用する場合、第2セラミックパウダーの粒径は20~150nmであることが好ましい。さらに好ましくは、上記第2セラミックパウダーの粒径は50~120nmであることができる。上記第2セラミックパウダーの粒径が20nmより小さい場合、スラリーの内部で凝集現象が発生し、セラミックパウダーがうまく分散されされないことがあり、150nmより大きい場合は、焼成温度が高温化され、第1セラミックパウダーを含む共用基板を毀損させることがある。焼成温度の差を最適化するために、上記第2セラミックパウダーの粒径は50~120nmであることが最も好ましい。本発明の一実施形態によると、第1セラミックパウダーを含む上記共用基板の焼成温度は800~900°Cであることができる。また第2セラミックパウダーを含む第1ビルドアップ層10及び第2ビルドアップ層20の焼成温度は、400~700°Cであることができる。これは、上記第1及び第2ビルドアップ層の焼成温度が400°C未満の場合はセラミックパウダーが緻密化されないことがあり、700°Cを超える場合は、共用基板が変形されることができるためである。第1セラミックパウダーを含む共用基板を焼成した後、第1及び第2ビルドアップ層を形成し、第1及び第2ビルドアップ層の焼成温度である400~700°Cで焼成しても、第1セラミックパウダーを含む共用基板の焼成温度はそれより高いため、共用基板が毀損したり変形されなくなる。以下、図2を参照し、本発明の一実施形態によるプローブカード用セラミック基板の製造方法について説明する。本発明の他の実施形態によるプローブカード用セラミック基板の製造方法は、複数の共用ビアを含み、上記複数の共用ビアのうち1つ以上は電気的性質によってグループ化される共用ビアであり、第1セラミックパウダーを含む共用基板を用意する段階と、共用基板の上部及び下部に、個別の電子部品に形成された複数の端子に対応して連結される配線ビア及び上記複数の端子または上記複数の端子をグループ化し、共用ビアに連結する配線パターンを含み、上記第1セラミックパウダーより粒径の小さい第2セラミックパウダーを含む第1ビルドアップ層及び第2ビルドアップ層を形成する段階とを含む。図2aを参照すると、複数の共用ビアが形成された共用基板30を設けることができる。上記複数の共用ビアのうち1つ以上は端子をグループ化して連結するための共用ビアであることができる。そして、本発明の一実施形態によると、上記複数の共用ビアの全てが共用ビア3G1、3S1、3P1、3S2、3P2、3G2で形成され、基板に形成されるビアの数を最小限に抑えることができる。共用基板は、全てのプローブカードに適用されるため、予め製造されることができ、第1セラミックパウダーを含むセラミックスラリーが複数のセラミックグリーンシートに成形された後、上記複数のセラミックグリーンシートを積層して形成されることができる。上記共用基板は大量生産方式で予め製造され、焼成された状態で用意されることができ、それによって個別の製品に適用されるため、第1及び第2ビルドアップ層を形成する工程のみを経ることができる。最終的に全てのプローブカードに適用できる共用基板を予め製作することで、製造過程の効率性を向上させ、製造時間を短縮することができ、大量生産工程を適用することができるため、製造コストが減少することになる。図2bを参照すると、上記共用基板30の上部及び下部に、複数の配線パターン121、122、221、222を形成することができる。上記複数の配線パターンは、上記共用基板30の上部及び下部に形成される第1ビルドアップ層及び第2ビルドアップ層に形成される配線ビアと共用ビアを電気的に連結することである。配線ビアでは、個別の電子部品の位置に合わせて形成されるため、互いに離れることができ、互いに離れて配置された配線ビアは、1つの配線パターンで連結し、共用ビアに連結するように構成されることができる。上記配線ビアは、導電性パウダーを含む導電性ペーストを共用基板の上部及び下部に印刷することで形成されることができる。図2cを参照すると、上記配線パターンが形成された共用基板30の上部及び下部に第1及び第2ビルドアップ層を形成することができる。上記第1及び第2ビルドアップ層には、複数の配線ビアを形成されることができ、配線ビアは連結しようとする電子部品に形成された複数の端子と対応する位置に形成されることができる。そして、上記電子部品は、プローブカードを構成する印刷回路基板またはテストしようとする半導体素子であることができる。本発明の一実施形態によると、共用基板上に形成された共用ビアに1つ以上の配線ビアが連結されることができる。上記配線ビアが連結される端子の電気的性質によって、同一の性質を有する端子に連結された配線ビアは、同一の共用ビアに連結することができる。上記共用基板は、位置によって1つ以上の区域に分割することができる。上記共用のビアは、シグナルビア、接地ビア及びパワービアで構成された群より選ばれた1つ以上を含むことができる。上記複数の配線ビアまたは電子部品に形成された複数の端子は、シグナルsignal、接地の有無及びパワーpowerで構成された群より選ばれた1つ以上の電気的性質によってグループ化され、同一の性質を有する配線ビアまたは端子は、同一のシグナルビア、接地ビアとパワービアのいずれか1つに連結することができる。それによって、同一の性質を有する端子は、同一の共用ビアに連結し、共用基板上に形成されるビアの数を最小限に抑えることができる。そして、ビアの数が小さくなるため、基板の強度を増加させることができる。上記第1及び第2ビルドアップ層は、第2セラミックパウダーを含むセラミックスラリーを共用基板30の上部及び下部に塗布することによって形成することができる。セラミックパウダーを含む場合、製造が容易で、基板の強度を確保することができ、優れた絶縁層を確保することができるが、セラミックパウダーを緻密化する焼成過程で共用基板が毀損されることがある。共用基板は予め焼成過程を経るため、第2セラミックパウダーを含む第1及び第2ビルドアップ層を緻密化するための焼成温度が共用基板の焼成温度より高くなる場合、第1及び第2ビルドアップ層の形成過程で共用基板に変形が発生することがある。従って、第1及び第2ビルドアップ層の焼成温度が共用基板の焼成温度より低いことが好ましく、本発明の一実施形態によると、第1及び第2ビルドアップ層の焼成温度を下げるため、上記粉径は1~3μmである第1セラミックパウダーを使用すると、上記第2セラミックパウダーの粉径は20~150nmであることができる。より好ましくは、上記第2セラミックパウダーの粉径は50~120nmであることができる。これは、上記第2セラミックパウダーの粉径が20nmである場合、セラミックスラリーの内部でセラミックパウダーが凝集される恐れがあり、150nmを超える場合、第1及び第2ビルドアップ層の焼成温度が高くなり、共用基板を毀損する恐れがあるだめである。本発明の一実施形態によると、上記共用基板は800~900°Cの焼成温度で予め焼成し製造することができる。上記第1及び第2ビルドアップ層は、上記予め焼成された共用基板の上に形成され、400~700°Cで焼成することができる。これは、上記第1及び第2ビルドアップ層の焼成温度が400°Cより下がると、セラミックミックパウダーが緻密化されない恐れがあり、700°Cを超える場合、共用基板に熱ストレスによって毀損される憂慮があるためである。本発明の一実施形態によると、全てのプローブカードに適用できる共用基板が予め用意されるため、個別のプローブカードに適用されるプローブカードを製作する製造時間を短縮することができ、製造効率が向上することができる。そして、共用基板は予め大量生産することができるため、製品の製造工程で消費されるコストを下げることができる。また、本発明の一実施形態によると、共用基板には、プローブカードに適用される端子をグループ化することができる共用ビアが形成されるため、共用基板に形成されるビアの数を最小限に抑えることができ、それによって、共用基板の強度を向上させることができる。そして、本発明の一実施形態によると、第1及び第2ビルドアップ層に含まれる第2セラミックパウダーの粒径を小さくし、第1及び第2ビルドアップ層の製造過程において、共用基板にかかる熱ストレスを最小限に抑えることができ、それによって、より安定的な方法で、プローブカードを製造することができ、製造されたプローブカードの不良率を減らすことができる。