基準電圧を出力する基準電圧回路と、出力トランジスタと、前記基準電圧と前記出力トランジスタの出力する電圧を分圧した分圧電圧との差を増幅して出力し、前記出力トランジスタのゲートを制御する第一の差動増幅回路と、前記出力トランジスタの出力電流を検出して前記第一の差動増幅回路へ信号を出力するブースト回路と、前記出力電流をセンスするセンストランジスタと、出力電流を正確にコピーできるように調整する第一トランジスタと、出力端子が前記第一のトランジスタのゲートに接続され、反転入力端子が前記センストランジスタのドレインに接続され、非反転入力端子が出力端子に接続された第二の差動増幅回路と、を備えたことを特徴とするボルテージレギュレータ。前記ブースト回路は、ゲートが第三のトランジスタのドレインおよびゲートに接続され、ドレインが第四のトランジスタのゲートおよびドレインに接続され、ソースが第一の抵抗に接続された第二のトランジスタと、ドレインが前記第三のトランジスタのドレインに接続され、ゲートとソースが前記第四のトランジスタのゲートとソースにそれぞれ接続された第五のトランジスタと、ゲートとドレインが前記第二のトランジスタのドレインに接続された第四のトランジスタと、ソースがグラウンドに接続された前記第三のトランジスタと、前記第二のトランジスタのソースに接続された前記第一の抵抗と、を備え、前記第一の抵抗の抵抗値を調節する事で検出する負荷電流値を調節することを特徴とする請求項1記載のボルテージレギュレータ。前記ブースト回路は、ゲートが第三の差動増幅回路の出力に接続された第二のトランジスタと、ゲートおよびドレインが前記第二のトランジスタのソースと、前記第三の差動増幅回路の反転入力端子に接続され、ソースがグラウンドに接続された第三のトランジスタと、非反転入力端子が第二の基準電圧回路に接続された前記第三の差動増幅回路と、を備え、前記第二の基準電圧回路の電圧値を調節する事で検出する負荷電流値を調節することを特徴とする請求項1記載のボルテージレギュレータ。前記ブースト回路は、ゲートが第三の差動増幅回路の出力に接続された第二のトランジスタと、ゲートおよびドレインが第一の抵抗に接続された第三のトランジスタと、非反転入力端子が第二の基準電圧回路に接続され、反転入力端子が前記第二のトランジスタのソースおよび前記第一の抵抗のもう一方に接続された前記第三の差動増幅回路と、を備え、前記第一の抵抗の抵抗値を調節する事で検出する負荷電流値を調節することを特徴とする請求項1記載のボルテージレギュレータ。しかしながら従来の技術では、制限電流を決めるトランジスタ608は閾値電圧のバラツキ及び温度の依存性が大きくトリミングによるブースト量の調整が非常に困難であるという課題があった。また、レギュレータが無負荷の状態で起動する場合、非レギュレーション状態において出力ドライバーのゲートが電源に張り付くため、ブースト回路が動作し、無負荷にも関わらず、消費電流が異常に高く出てしまうという課題があった。本発明は、上記課題に鑑みてなされ、起動時に異常な消費電流が流れることなく、高速な過渡応答を実現できるボルテージレギュレータを提供する。本発明のブースト回路を備えたボルテージレギュレータは、基準電圧を出力する基準電圧回路と、出力トランジスタと、基準電圧と出力トランジスタの出力する電圧を分圧した分圧電圧との差を増幅して出力し、出力トランジスタのゲートを制御する第一の差動増幅回路と、出力トランジスタの出力電流を検出して第一の差動増幅回路へ信号を出力するブースト回路と、出力電流をセンスするセンストランジスタと、出力端子が第一のトランジスタのゲートに接続され、反転入力端子が前記センストランジスタのドレインに接続され、非反転入力端子が出力端子に接続された第二の差動増幅回路とを備える。本発明のブースト回路を備えたボルテージレギュレータは、起動時に異常な消費電流が流れることなく、高速な過渡応答を実現することが可能となる。本発明を実施するための形態について、図面を参照して説明する。図1は、第一の実施形態のボルテージレギュレータの回路図である。本実施形態のボルテージレギュレータは、基準電圧回路101と、差動増幅回路102と、PMOSトランジスタ103、104、109と、アンプ107と、ブースト回路108と、抵抗105、106と、グラウンド端子100と、出力端子180と、電源端子150で構成されている。ブースト回路108は、端子110、111で構成されている。次に第一の実施形態のボルテージレギュレータの接続について説明する。差動増幅回路102は、反転入力端子は基準電圧回路101に接続され、非反転入力端子は抵抗105と106の接続点に接続され、出力端子はPMOSトランジスタ104のゲート及びPMOSトランジスタ103のゲートに接続される。基準電圧回路101のもう一方はグラウンド端子100に接続される。PMOSトランジスタ103は、ソースは電源端子150に接続され、ドレインはPMOSトランジスタ109のソース及びアンプ107の反転入力端子に接続される。PMOSトランジスタ104は、ソースは電源端子150に接続され、ドレインは出力端子180および抵抗105のもう一方およびアンプ107の非反転入力端子に接続される。抵抗106のもう一方はグラウンド端子100に接続される。PMOSトランジスタ109は、ゲートはアンプ107の出力端子に接続され、ドレインはブースト回路108の端子110に接続される。ブースト回路108の端子111は差動増幅回路102に接続される。次に第一の実施形態のボルテージレギュレータの動作について説明する。抵抗105と106は、出力端子180の電圧である出力電圧Voutを分圧し、分圧電圧Vfbを出力する。差動増幅回路102は、基準電圧回路101の出力電圧Vrefと分圧電圧Vfbとを比較し、出力電圧Voutが一定になるようPMOSトランジスタ104のゲート電圧を制御する。出力電圧Voutが狙い値よりも高いと、分圧電圧Vfbが基準電圧Vrefよりも高くなり、差動増幅回路102の出力信号PMOSトランジスタ104のゲート電圧が高くなる。そして、PMOSトランジスタ104はオフしていき、出力電圧Voutは低くなる。こうして、出力電圧Voutを一定になるように制御される。出力電圧Voutが狙い値よりも低いときは逆の動作をして出力電圧Voutは高くなる。こうして、出力電圧Voutが一定になるように制御される。電源電圧を起動させたとき、出力電圧Voutは低いため差動増幅回路102によってPMOSトランジスタ104のゲート電圧をグラウンドにするよう制御される。するとPMOSトランジスタ104はフルオンし、同時にPMOSトランジスタ103もフルオンする。そして、PMOSトランジスタ103と104のドレイン電圧が等しくなるようにアンプ107はPMOSトランジスタ109のゲートを調整して、PMOSトランジスタ104に流れる電流をPMOSトランジスタ103で正確にコピーできるように制御する。出力電圧Voutが高くなった後もアンプ107の制御により、PMOSトランジスタ103のドレイン電圧は常にPMOSトランジスタ104のドレイン電圧に追従し、正確に負荷電流をコピーする。ブースト回路108はPMOSトランジスタ103に流れる電流を端子110にて検出し、電流値に応じて端子111から差動増幅回路102へ信号を出力する。電源電圧起動後、PMOSトランジスタ103はPMOSトランジスタ104に流れる負荷電流に応じて、差動増幅回路102へ信号を出力し差動増幅回路102に流れるバイアス電流を増加させるように制御する。こうすることで、差動増幅回路102の応答速度が速くなるため、出力電圧Voutの変動幅を極力に小さく抑えることができる。負荷電流が流れないときは、PMOSトランジスタ103の電流が遮断され、ブースト回路108に電流が流れなくなり動作を停止する。こうして、無負荷時にブースト回路への電流を遮断して低消費電力化を行うことができる。なお、負荷変動だけでなく、負荷電流が流れる時の電源変動やリップル除去率の特性もブースト回路は動作し、高速な応答をするように動作させることができる。以上により、第一の実施形態のボルテージレギュレータは電源電圧起動時や負荷変動、電源変動時に高速な過渡応答を実現することが可能となる。図2は、第二の実施形態のボルテージレギュレータの回路図である。図1との違いはブースト回路108の構成を具体的に示した点である。接続について説明する。PMOSトランジスタ201は、ソースは端子110端子に接続され、ドレインは端子111とNMOSトランジスタ202のドレインおよびゲートとNMOSトランジスタ204のゲートに接続され、ゲートはPMOSトランジスタ203のゲートおよびドレインに接続される。PMOSトランジスタ203は、ソースは端子110端子に接続され、ドレインはNMOSトランジスタ204のドレインに接続される。NMOSトランジスタ202のソースはグラウンド端子100に接続され、NMOSトランジスタ204のソースは抵抗205に接続される。抵抗205のもう一方はグラウンド端子100に接続される。次に第二の実施形態のボルテージレギュレータの動作について説明する。電源電圧を起動させPMOSトランジスタ103に電流が流れると端子110からブースト回路108に電流が流れる。PMOSトランジスタ201、203は、カレントミラー回路を構成している。NMOSトランジスタ202、204はゲート同士が接続されたカレントミラー回路を構成しているが、NMOSトランジスタ204のソースは抵抗を介してグランド端子100に接続される。そのため、抵抗205にはNMOSトランジスタ204のドレイン電流によって電圧降下が発生し、NMOSトランジスタ204のゲートソース電圧はその分だけ小さくなる。抵抗205における電圧降下は、NMOSトランジスタ202と204のK値の差異、もしくはPMOSトランジスタ201、203のK値の差異と抵抗205の値によって決定されるため、電源電圧に依存しない定電流源回路として動作する。さらに、抵抗205は、負の温度特性を持つポリ抵抗と正の温度特性を持つWELL抵抗を組み合わせて使用することによって、温度に依存しない定電流源回路として得ることができる。ブースト回路にこの定電流回路を用いる事で負荷電流が流れる時に端子111から差動増幅回路102へ信号を出力し、差動増幅回路102に流れるバイアス電流を増加させることができる。そして、差動増幅回路102の応答速度が速くなるため、出力電圧Voutの変動幅を極力に小さく抑えることができる。また、電源電圧や温度に依存せず動作させることもできる。なお、負荷変動だけでなく、負荷電流が流れる時の電源変動やリップル除去率の特性もブースト回路は動作し、高速な応答をするように動作させることができる。以上により、第二の実施形態のボルテージレギュレータは電源電圧起動時や負荷変動、電源変動時に高速な過渡応答を実現することが可能となる。また、電源電圧や温度に影響せず高速な過渡応答を実現することが可能となる。図3は、第三の実施形態のボルテージレギュレータの回路図である。図1との違いはブースト回路108の構成を具体的に示した点である。接続について説明する。NMOS型トランジスタ301のドレインは端子110に接続され、ゲートはアンプ303の出力端子に接続され、ソースはアンプ303の反転入力端子とNMOSトランジスタ302のゲートおよびドレインと端子111に接続される。アンプ303の非反転入力端子は基準電圧回路304と接続される。基準電圧304のもう片方の端子及びNMOSトランジスタ302のソースはグラウンド100に接続される。次に第三の実施形態のボルテージレギュレータの動作について説明する。電源電圧を起動させPMOSトランジスタ103に電流が流れると端子110からブースト回路108に電流が流れる。ブースト回路108は定電流源を生成することができる電圧電流変換回路で構成されており、ある設定値のブースト量しか出力しないようになっている。トランジスタ103または109の電流は、負荷電流に応じて増加していくが、設定値を超えると飽和して一定になる。この時の電流に比例する電流がブースト電流となる。負荷電流が増加していくと、トランジスタ103の電流がトランジスタ109と301を経由して、トランジスタ302に流れ込む。しかし、起動した後はトランジスタ109が十分にオンするため、トランジスタ302に流れ込む量は殆どトランジスタ301によって決められている。そのため、トランジスタ301に制限を掛けるように、アンプ301は基準電圧304とトランジスタ302のドレイン電圧を比較して、トランジスタ301の電流量を調整しながら両電圧が同じになるように制御する。つまり、基準電圧回路304を調整することで、負荷電流に応じた信号を生成し端子111から出力できるようになる。なお、負荷変動だけでなく、負荷電流が流れる時の電源変動やリップル除去率の特性もブースト回路は動作し、高速な応答をするように動作させることができる。以上により、第三の実施形態のボルテージレギュレータは電源電圧起動時や負荷変動、電源変動時に高速な過渡応答を実現することが可能となる。また、基準電圧回路304を調整する事で負荷電流に応じた信号を出力することが可能となる。図4は、第四の実施形態のボルテージレギュレータの回路図である。図3との違いは抵抗405を追加した点である。接続について説明する。抵抗405は一方はアンプ403の反転入力端子に接続され、もう一方は端子111に接続される。次に第四の実施形態のボルテージレギュレータの動作について説明する。電源電圧を起動させPMOSトランジスタ103に電流が流れると端子110からブースト回路108に電流が流れる。ブースト回路108は定電流源を生成することができる電圧電流変換回路で構成されており、ある設定値のブースト量しか出力しないようになっている。つまり、PMOSトランジスタ103またはPMOS109の電流は、負荷電流に応じて増加していくが、設定値を超えると飽和して一定になる。この時の電流に比例する電流がブースト電流となる。電圧電流変換回路の動作は次のようになる。まず、負荷電流が増加していくと、PMOSトランジスタ103の電流がPMOSトランジスタ109とNMOSトランジスタ401を経由して、NMOSトランジスタ402に流れ込む。起動した後、PMOSトランジスタ109は十分にオンするため、NMOSトランジスタ402に流れ込む量は殆どNMOSトランジスタ401によって決められる。そのため、NMOSトランジスタ401に制限を掛けるように、アンプ403は基準電圧404及びトランジスタ402のドレイン電圧と抵抗405の電圧を加えた電圧を比較して、NMOSトランジスタ401の電流量を調整しながら、両電圧が同じになるように制御する。こうして、抵抗405を調整することで、負荷電流に応じた信号生成し端子111から出力できるようになる。抵抗405は、負の温度特性を持つポリ抵抗と正の温度特性を持つWELL抵抗を組み合わせて使用することによって、温度に依存しない定電流源回路として得ることができる。なお、負荷変動だけでなく、負荷電流が流れる時の電源変動やリップル除去率の特性もブースト回路は動作し、高速な応答をするように動作させることができる。以上により、第四の実施形態のボルテージレギュレータは電源電圧起動時や負荷変動、電源変動時に高速な過渡応答を実現することが可能となる。また、抵抗405を調整する事で負荷電流に応じた信号を出力することが可能となる。