半導体チップと、前記半導体チップを搭載するリードフレームと、前記半導体チップと前記リードフレームとを接続するボンディングワイヤと、前記リードフレームのうち前記半導体チップが搭載される面の裏面側に設けられ、比誘電率が5以上の高誘電体層と、を有し、前記リードフレームは、前記半導体チップに形成される半導体素子のソースと接続されるソース電極リードと、前記ソース電極リードと前記ボンディングワイヤとが接続されるソースワイヤ接続点と、を含み、前記高誘電体層は、前記リードフレームのうち前記ソースワイヤ接続点の裏面を少なくとも含む領域に設けられる半導体装置。前記半導体チップを覆い、かつ、前記高誘電体層よりも低い誘電率を有する樹脂で形成されるキャップを有する請求項1に記載の半導体装置。前記ソースワイヤ接続点は、離れた位置に設けられる第1のソースワイヤ接続点と第2のソースワイヤ接続点と、を含み、前記高誘電体層は、前記第1のソースワイヤ接続点に対応する第1の高誘電体層と、前記第2のソースワイヤ接続点に対応する第2の高誘電体層と、を含む請求項1又は2に記載の半導体装置。前記リードフレームは、前記半導体チップに形成される半導体素子のドレインと接続されるドレイン電極リードと、前記半導体チップに形成される半導体素子のゲートと接続されるゲート電極リードと、を含む請求項1乃至3のいずれか1項に記載の半導体装置。前記高誘電体層は、前記リードフレームに対向する第1の面と、前記第1の面と対向する第2の面とを有し、前記半導体装置は、前記第2の面と対向する位置に形成され、かつ、前記ソース電極リードと接続される追加ソース電極プレートを有する請求項1乃至4のいずれか1項に記載の半導体装置。前記高誘電体層と前記リードフレームの一部を覆い、かつ、前記リードフレームのうち前記半導体チップと前記ソース電極リードの前記ソースワイヤ接続点が設けられる領域とが少なくとも露出する開口部が設けられ、前記高誘電体層よりも誘電率が低い樹脂モールドを有する請求項1乃至5のいずれか1項に記載の半導体装置。前記高誘電体層は、前記リードフレームの一部を覆い、かつ、前記リードフレームのうち前記半導体チップと前記ソース電極リードの前記ソースワイヤ接続点が設けられる領域とが少なくとも露出する開口部が設けられる樹脂モールドとして形成される請求項1乃至5のいずれか1項に記載の半導体装置。しかしながら、特許文献3~5に開示された直列共振回路を用いた技術は、特定の周波数に対してFETのインピーダンスを低くすることができるものの、目的の周波数以外の増幅回路の安定性が悪化する問題がある。例えば、直列共振回路を用いた増幅回路では、目的の周波数以外の周波数帯域において寄生発振が生じる問題がある。つまり、従来の技術では、増幅回路の安定性を広い周波数帯域で維持しながら、広い周波数帯域で良好な周波数特性を得ることができない問題がある。本発明にかかる半導体装置の一態様は、半導体チップと、前記半導体チップを搭載するリードフレームと、前記半導体チップと前記リードフレームとを接続するボンディングワイヤと、前記リードフレームのうち前記半導体チップが搭載される面の裏面側に設けられ、比誘電率が5以上の高誘電体層と、を有し、前記リードフレームは、前記半導体チップに形成される半導体素子のソースと接続されるソース電極リードと、前記ソース電極リードと前記ボンディングワイヤとが接続されるソースワイヤ接続点と、を含み、前記高誘電体層は、前記リードフレームのうち前記ソースワイヤ接続点の裏面を少なくとも含む領域に設けられる。本発明にかかる半導体装置は、リードフレームのソースワイヤ接続点の裏面を少なくとも含む領域に高誘電体層を有する。そのため、本発明にかかる半導体装置では、リードフレームの寄生インダクタンス成分と並列に接続されるコンデンサをこの高誘電体層を利用して構成することができる。そして、本発明にかかる半導体装置は、高誘電体層を利用したコンデンサにより、寄生インダクタンス成分に起因したソース端子の高周波数帯域におけるインピーダンスの上昇を抑制することができる。本発明にかかる半導体装置は、広い周波数帯域で増幅回路の安定性を維持しながら、広い周波数帯域で良好な周波数特性を得ることができる。本発明にかかる実施の形態について図面を参照して以下で説明する。まず、図1に実施の形態1にかかる半導体装置1の上面図を示す。半導体装置1は、半導体チップを覆うキャップを有するが、図1では、半導体チップを露出させるために、当該キャップを除いた状態の上面図を示した。図1に示すように、実施の形態1にかかる半導体装置1は、半導体チップ10、ボンディングワイヤ11、リードフレーム、樹脂モールド15、高誘電体層16を有する。また、実施の形態1にかかる半導体装置1は、図1には示していないがキャップを有する。また、図1では、樹脂モールド15に覆われて直接視認できないリードフレームを破線にて示した。リードフレームは、ソース電極リード12、ドレイン電極リード13、ゲート電極リード14を有する。そして、半導体チップ10は、ソース電極リード上に配置される。実施の形態1にかかる半導体装置1では、半導体チップ10にGaAsFETが形成される。そして、このGaAsFETは、ソースがワイヤボンディング11を介してソース電極リード12と接続され、ドレインがワイヤボンディング11を介してドレイン電極リード13と接続され、ゲートがゲート電極リードと接続される。また、実施の形態1にかかる半導体装置1は、リードフレームの一部を覆うように樹脂モールド15が形成される。この樹脂モールド15は、リードフレームのうち半導体チップ10とソース電極リード上のソースワイヤ接続点が設けられる領域とが少なくとも露出する開口部が設けられる。また、樹脂モールド15は、高誘電体層16よりも誘電率が低くなる素材で形成される。高誘電体層16は、リードフレームのうちソースワイヤ接続点の裏面を少なくとも含む領域に設けられる。そのため、図1に示した上面図では、高誘電体層16は直接視認できないため、点線にて高誘電体層16が設けられる領域を示した。また、ソースワイヤ接続点は、ボンディングワイヤ11のうちGaAsFETのソース電極とソース電極リードとを接続するボンディングワイヤが、ソース電極リードと接触する点である。続いて、図2に実施の形態1にかかる半導体装置1の底面図を示す。図2に示すように、実施の形態1にかかる半導体装置1は、底面から見た場合、リードフレームのうち実装基板に接続されるアウターリード部分を除き樹脂モールド15により覆われる。また、半導体装置1では、高誘電体層16が半導体パッケージの底面側に設けられるが、高誘電体層16は、図2に示した底面図においても直接視認できない。図2では、高誘電体層16が配置される位置を点線にて示した。なお、図2においても、樹脂モールド15に覆われて直接視認できないリードフレームを破線にて示した。続いて、図3に図1に示したIII-IIIで示した線に沿った半導体装置1の断面図を示す。図3に示すように、実施の形態1にかかる半導体装置1は、ソース電極リード12の上に半導体チップ10が配置される。また、ソース電極リード12の面のうち半導体チップ10が搭載されている面の裏面側には、高誘電体層16が設けられる。ここで、以下の説明では、ソース電極リード12の面のうち半導体チップ10が搭載される面を表面と称し、高誘電体層16が設けられる側の面を裏面と称す。また、半導体装置1では、半導体チップ10のうち対向する2辺にGaAsFETのソースに接続されるパッドが形成される。そのため、図3の断面図では、GaAsFETのソースをソース電極リード12に接続するボンディングワイヤ11が2本示されている。以下の説明では、この2本のボンディングワイヤのうちの一方がソース電極リード12に接続される点を第1のソースワイヤ接続点と称し、2本のボンディングワイヤのうちの他方がソース電極リード12に接続される点を第2のソースワイヤ接続点と称す。図3に示す例では、第1のソースワイヤ接続点と第2のソースワイヤ接続点とに対応する位置にそれぞれ高誘電体層16が設けられる。なお、高誘電体層16のうち第1のソースワイヤ接続点に対応して設けられるものを第1の高誘電体層と称し、高誘電体層16のうち第2のソースワイヤ接続点に対応して設けられるものを第2の高誘電体層と称す。樹脂モールド15は、ソース電極リード12の裏面側と、ソース電極リード12の表面の一部を覆うように形成される。図3に示す例では、樹脂モールド15は、高誘電体層16を覆うように形成される。なお、この樹脂モールド15は、高誘電体層16が露出するように形成されていても良い。図3に示すように、半導体装置1では、ソース電極リード12に曲げ加工が施され、ソース電極リードの端部が樹脂モールド15の底面と同じ高さになるように形成される。また、図3では図示していないが、ドレイン電極リード13及びゲート電極リード14に対しても曲げ加工が施される。そして、ドレイン電極リード13及びゲート電極リード14の端部も、樹脂モールド15の底面と同じ高さとなるように形成される。また、図3に示すように、半導体装置1は、キャップ17を有する。キャップ17は、半導体チップ17を覆うように形成される。また、キャップ17は、誘電率が高誘電体層16よりも低い樹脂素材によって形成される。続いて、実施の形態1にかかる半導体装置1を基板に実装した場合の半導体装置1の断面図を図4に示す。図4に示すように、実施の形態1にかかる半導体装置1を実装する基板23は、第1のソース配線20、第2のソース配線21、スルーホール22を有する。第1のソース配線20は、半導体装置1が配置される表面側に形成される。また、第1のソース配線20は、ソース電極リード12が基板23と接する部分のみならず、高誘電体層16の下部と、半導体装置1の2つのソース電極リード12と、を含む領域に連続した配線として形成される。第2のソース配線21は、半導体装置1が配置される面の反対側の面例えば、裏面側に形成される。スルーホール22は、基板23を貫通する穴であって、第1のソース配線20と第2のソース配線21とを電気的に接続する。また、スルーホール22は、ソース電極リード12と第1のソース配線20とが接する領域と、高誘電体層16の下部に位置する領域と、に形成される。続いて、実施の形態1にかかる半導体装置1を実装する基板23に設けられるフットパターンについて説明する。図5に、半導体装置1を実装する基板23に設けられるフットパターンを示す。図5に示すように、基板23の表面には、第1のソース配線20、ドレイン配線25、ゲート配線27が設けられる。そして、第1のソース配線20のうち半導体装置1の2つのソース配線リードが配置される2つの地点を結ぶ連続した領域にソース端子用フットパターン24が形成される。ドレイン配線25の端部にはドレイン電極リード13に対応する形状を有するドレイン端子用フットパターン26が形成される。ゲート配線27の端部にはゲート電極リード14に対応する形状を有するゲート端子用フットパターン28が形成される。基板23の表面のうちソース端子用フットパターン24、ドレイン端子用フットパターン26及びゲート端子用フットパターン28を除く領域は、絶縁用レジストで覆われる。また、ソース端子用フットパターン24、ドレイン端子用フットパターン26及びゲート端子用フットパターン28には、例えば、半田ペーストが塗布される。なお、ソース端子用フットパターン24、ドレイン端子用フットパターン26及びゲート端子用フットパターン28は、ソース電極リード12、ドレイン電極リード13及びゲート電極リード14に対応する位置に設けられる。また、ソース端子用フットパターン24、ドレイン端子用フットパターン26及びゲート端子用フットパターン28は、ソース電極リード12、ドレイン電極リード13及びゲート電極リード14に対応した形状を有する。ここで、実施の形態1にかかる半導体装置1で用いる半導体チップ10、リードフレーム、樹脂モールド15、高誘電体層16、キャップ17の部材について詳細に説明する。半導体チップ10は、GaAs基板の表面にGaAsFETが形成される。GaAsFETをGaAs基板上に形成することで、動作帯域の高いGaAsFETを形成することができる。また、リードフレームは、例えば、銅合金で形成される。樹脂モールド15及びキャップ17は、例えば、SiO2の粒子を主成分とする樹脂により形成される。この樹脂は、エポキシ樹脂、フェノール樹脂によりSiO2の粒子を固めたものである。SiO2を主成分とした場合、樹脂モールド15及びキャップ17は、4程度の比誘電率を有する。高誘電体層16は、例えば、Al2O3を主成分とするセラミックを用いることができる。Al2O3を主成分とした場合、高誘電体層16は、10程度の比誘電率を有する。この高誘電体層16を形成する部材としては他の部材を用いることもできるが、樹脂モールド15又はキャップ17よりも比誘電率が高くなる部材で形成する。他の部材として、チタン酸バリウムBaTiO3を用いた場合、比誘電率は1200程度まで高めることができる。また、他の部材として、酸化チタンTiO2を用いた場合、比誘電率は80~183程度まで比誘電率を高めることができる。続いて、実施の形態1にかかる半導体装置1の製造方法について説明する。図6~図9に、製造工程毎の半導体装置1の断面図を示す。この断面図は、図3に示した断面図に対応するものである。図6は、半導体装置1の第1の製造工程を示すものである。図6に示すように、第1の製造工程では、折り曲げ加工済みのリードフレームの裏面に高誘電体層16となる高誘電体チップを接着する。この高誘電体チップは、ソース電極リード12の表面の第1、第2のソースワイヤ接続点に対応する位置の裏面側に接着される。また、接着剤は、例えば、銀ペーストなどを用いることができる。なお、接着剤は、必ずしも導電性を有している必要はない。図7は、半導体装置1の第2の製造工程を示すものである。図7に示すように、第2の製造工程では、リードフレームの裏面側の高誘電体層16を覆う領域と、リードフレームの表面側の一部を覆う領域と、に樹脂モールド15を形成する。第2の製造工程では、リードフレームの表面側の一部を覆う領域に樹脂モールド15を形成するが、樹脂モールド15は、リードフレームにおいて半導体チップ10を搭載する部分及びボンディングワイヤを接続する部分が露出する開口部を設けるように形成する。また、樹脂モールド15は、樹脂モールド15の底面とリードフレームの底面とが等しい高さとなるように形成される。図8は、半導体装置1の第3の製造工程を示すものである。図8に示すように、第3の製造工程では、ソース電極リード12上に半導体チップ10を搭載する。このとき、半導体チップ10は、銀ペースト等の導電性のある接着剤によりソース電極リード12に固定される。また、第3の製造工程では、半導体チップ10に形成されるGaAsFETのソースと接続される第1の接続パッドと、ソース電極リード12と、をボンディングワイヤ11により接続する。また、半導体チップ10に形成されるGaAsFETのドレインと接続される第2の接続パッドと、ドレイン電極リード13と、をボンディングワイヤ11により接続する。半導体チップ10に形成されるGaAsFETのゲートと接続される第3の接続パッドと、ゲート電極リード14と、をボンディングワイヤ11により接続する。図9は、半導体装置1の第4の製造工程を示すものである。図9に示すように、第4の製造工程では、樹脂モールド15の上にキャップ17を設置して気密封止する。これにより、半導体チップ17は、キャップ17により覆われる。続いて、実施の形態1にかかる半導体装置1を利用した通信システムと、半導体装置1の特性について説明する。まず、実施の形態1にかかる半導体装置1を利用した通信システムのブロック図を図10に示す。なお、図10に示した通信システムは、実施の形態1にかかる半導体装置1を利用した通信システムの一例を示すものであって、半導体装置1は他のシステムにおいて利用することも可能である。図10に示す通信システムは、アンテナ30、初段増幅器31、利得段増幅器32、周波数変換器33、バッファ34、46により構成される第1の経路と、アンテナ40、初段増幅器41、利得段増幅器42、周波数変換器43、バッファ44、46により構成される第2の経路とを有する。そして、図10に示す通信システムでは、バッファ34、44の後段に経路切替器35を有する。また、図10に示す通信システムでは、周波数変換処理で利用される信号を生成する発振器45を有する。ここで、第1の経路と第2の経路においては、実施的な処理が同じであるため、第1の経路を例に、図10の通信システムの動作について説明する。この通信システムでは、アンテナ30により十数GHzの信号を受信する。しかし、アンテナ30により受信した信号は、振幅が小さいため、受信した信号を初段増幅器31で増幅する。続いて、利得段増幅器32は、初段増幅器31の出力信号の振幅を増幅させる。続いて、周波数変換器33は、発振器45の出力信号を用いて十数GHzの信号に対して周波数変換を施して1~2GHzの信号を出力する。そして、通信システムでは、周波数変換器33の信号を2つのバッファを介して出力する。なお、本通信システムでは、経路切替器35によりアンテナ30で受信した信号を第1の経路側の出力信号として出力するか、第2の経路側の出力信号として出力するか、を切り換えるため、経路切替器35の前後にバッファを設けたが、経路切替器35がない場合、バッファは1つでも良い。図10に示す通信システムにおいて、実施の形態1にかかる半導体装置1は、初段増幅器31、41として利用される。より具体的には、半導体装置1は、増幅回路の構成としてソース接地回路を構成する。そこで、半導体装置1をソース接地回路として利用した場合の回路図を図11に示す。なお、図11は、ボンディングワイヤ11の寄生インダクタンス、リードフレームの寄生インダクタンス、高誘電体層16により実現されるコンデンサを含めた半導体装置1の等価回路図である。図11に示すように、半導体装置1は、GaAsFETを有する。そして、GaAsFETのソースはソース電極リード12に接続され、GaAsFETのドレインはドレイン電極リード13に接続され、GaAsFETのゲートはゲート電極リード14に接続される。ことのとき、ボンディングワイヤ11及びリードフレームは、それぞれ寄生インダクタンスを有する。図11に示す等価回路図では、GaAsFETのソースのボンディングワイヤ11の寄生インダクタンスをLsb、ソース電極リード12の寄生インダクタンスをLslで示した。また、GaAsFETのドレインのボンディングワイヤ11の寄生インダクタンスをLdb、ドレイン電極リード13の寄生インダクタンスをLdlで示した。また、GaAsFETのゲートのボンディングワイヤ11の寄生インダクタンスをLgb、ゲート電極リード14の寄生インダクタンスをLglで示した。また、高誘電体層16により実現されるコンデンサを図11では、コンデンサCslで示した。このコンデンサCslは、高誘電体層16をコンデンサの誘電体層とし、ソース電極リード12を一方の電極とし、基板23の第1のソース配線20を他方の電極として構成されるものである。図11に示すように、半導体装置1では、GaAsFETのソースと接地端子との間に、寄生インダクタンスLsb、Lslが直列に接続されると共に、寄生インダクタンスLslとコンデンサCslが並列に接続される。また、半導体装置1では、GaAsFETのドレインとドレイン電極リード13との間に寄生インダクタンスLdb、Ldlが直列に接続される。また、半導体装置1では、GaAsFETのゲートとゲート電極リード14との間に寄生インダクタンスLgb、Lglが直列に接続される。続いて、実施の形態1にかかる半導体装置1の動作について説明する。実施の形態1にかかる半導体装置1は、ゲート電極リード14を介してアンテナ30で受信した信号が入力される。そして、入力された信号を増幅してドレイン電極リード13を介して出力する。このとき、半導体装置1では、GaAsFETのソースと接地端子との間のインピーダンスが上昇すると増幅率が低下する特性を有する。ここで、インダクタンスは与えられる信号の周波数が高いほどインピーダンスが高くなり、コンデンサは与えられる信号の周波数が高いほどインピーダンスが低くなるという特性を有する。そして、実施の形態1にかかる半導体装置1では、寄生インダクタンスLslと、コンデンサCslとが並列接続される。そのため、実施の形態1にかかる半導体装置1では、入力される信号の周波数が上昇し寄生インダクタンスLslのインピーダンスが高くなる場合であっても、コンデンサCslによりソースのインピーダンスを低く維持することができる。ここで、図12を参照して、実施の形態1にかかる半導体装置1を用いて構成したソース接地回路の周波数特性を説明する。図12に示す例では、コンデンサCslの容量を90fFとしたソース接地回路の周波数特性と、コンデンサCslの容量を440fFとしたソース接地回路の周波数特性と、を示した。図12に示すように、コンデンサCslの容量を90fFとした場合、15GHz以上の周波数帯において付随増幅率が低下していることがわかる。一方、コンデンサCslの容量を440fFとした場合、15GHz以上の周波数帯において付随増幅率が上昇していることがわかる。つまり、実施の形態1にかかる半導体装置1において、高誘電体層16の比誘電率と誘電体チップのサイズを適切にすることで、高周波特性を向上させることができることがわかる。また、図13に、入力信号の周波数を24GHzとした場合におけるコンデンサCslの容量対付随利得の特性グラフを示す。図13に示すように、半導体装置1では、コンデンサCslの容量が400fFを超えると24GHzの信号に対する付随利得の上昇カーブが急になる。つまり、半導体装置1では、高誘電体層16により構成されるコンデンサCslの容量が大きくなるほど高い周波数帯における付随利得を高くすることができる。また、図14に、入力信号の周波数を24GHz、高誘電体層16となる誘電体チップのサイズを幅0.5mm、長さ0.5mm、高さ0.3mmとし、誘電体チップにソース電極リード12及び第1のソース配線20が接触している状態における、半導体層装置1の比誘電率対付随利得の特性グラフを示す。誘電体チップの幅長さ高さが一定である場合、コンデンサCslの容量は、比誘電率が高くなると大きくなるという比例関係を有する。そのため、図14に示すように、半導体装置1では、比誘電率が25以上で付随利得の上昇カーブが急になる。上記説明より、実施の形態1にかかる半導体装置1は、半導体チップ10に形成されるGaAsFETのソースを接続するソース電極リード12の裏面に高誘電体層16を有する。この高誘電体層16は、ソース電極リード12を一方の電極とし、ソース電極リード12と接続される第1のソース配線20を他方の電極としたコンデンサCslを構成する。そして、コンデンサCslは、ソース電極リード12の寄生インダクタンスLslと並列接続される。これにより、実施の形態1にかかる半導体装置1は、高い周波数の信号に対する付随利得を高めることができる。また、実施の形態1にかかる半導体装置1では、共振回路を用いていないため、広い周波数帯域でソース接地回路の安定性を維持することができる。また、実施の形態1にかかる半導体装置1では、高誘電体層16を、ソース電極リード12の裏面のみに配置した。このように、高誘電体層16を、一部のみに形成することで、リード端子間に形成される寄生容量の容量値を小さくすることができる。このようにリード端子間の寄生容量を抑制することで、半導体装置1は、高周波特性の劣化を防止することができる。また、実施の形態1にかかる半導体装置1では、高誘電体層16となる誘電体チップをソース電極リード12に接着剤により固定し、その後、樹脂モールド15を形成する。つまり、実施の形態1にかかる半導体装置1は、樹脂モールド15によりパッケージを形成することで製造工程を簡略化することができる。また、樹脂モールド15は、セラミックを利用したパッケージよりも加工が容易であり、また部材コストが低い。つまり、樹脂モールド15によりパッケージを形成することで製造コストを低減することができる。また、実施の形態1にかかる半導体装置1では、パッケージの上部にキャップ17を利用する。これにより、実施の形態1にかかる半導体装置1は、中空構造のパッケージを実現できる。中空構造のパッケージを利用することで、半導体チップ10及びボンディングワイヤ11が直接樹脂に接触することがないため、半導体チップ10及びボンディングワイヤ11の寄生容量を低減することができる。このように、寄生容量を低減することで、高い周波数帯域まで良好な増幅特性を有する半導体装置1を実現することができる。また、実施の形態1にかかる半導体装置1は、キャップ17を樹脂材料により形成する。樹脂材料は絶縁特性を有するため、半導体チップ10及びボンディングワイヤ11を一方の端子とし、キャップ17を他方の端子とし、空気を誘電体とする寄生コンデンサが形成されることを防止することができる。実施の形態2実施の形態2では、実施の形態1において基板23に形成した第1のソース配線20に相当するプレートを半導体装置に設ける例について説明する。そこで、図15に、実施の形態2にかかる半導体装置2の底面図を示す。なお、半導体装置2の上面図は、実施の形態1にかかる半導体装置1と同じであるため、ここでは説明を省略する。図15に示すように、実施の形態2にかかる半導体装置2は、ソース電極リード12の一端と他端との間を接続する追加ソース電極プレート50を有する。また、図16に図15のXVI-XVIで示す線に沿った半導体装置2の断面図を示す。図16に示すように、追加ソース電極プレート50は、ソース電極リード12の一端と、他端と、樹脂モールド15の底面と、に接するように形成される。また、図17に図15のXVII-XVIIで示す線に沿った半導体装置2の断面図を示す。図17に示すように、追加ソース電極プレート50は、高誘電体層16の面のうちリードフレームに対向する面を第1の面とし、第1の面と対向する面を第2の面とした場合、第2の面と対向する位置に形成される。また、追加ソース電極プレート50は、ソース電極リード12の両端部と接続される。このように、追加ソース電極プレート50を有することで、コンデンサCslは、ソース電極リード12を一方の端子とし、追加ソース電極プレート50を他方の端子とし、高誘電体層16を誘電体層として構成される。続いて、実施の形態2にかかる半導体装置2の実装状態を示す断面図を図18に示す。図18に示すように、実施の形態2にかかる半導体装置2を実装する場合も、実施の形態1と同様に、第1のソース配線20をソース電極リード12の一端と他端との間に連続して形成する。実施の形態2にかかる半導体装置2では、追加ソース電極プレート50によりコンデンサCslの他方の電極が構成されるため、必ず下第1のソース配線20を連続した1つの領域とする必要はない。しかし、ソース配線のインピーダンスをできるだけ小さくするためには、第1のソース配線20を連続した領域と形成し、かつ、高誘電体層16の下部のスルーホール22を形成することが好ましい。上記説明より、実施の形態2にかかる半導体装置2は、追加ソース電極プレート50を有することで、第1のソース配線20の構成の自由度を高めることができる。また、実施の形態2にかかる半導体装置2は、既存の基板23が第1のソース配線20が分割された領域として形成されている場合であっても、追加ソース電極プレート50によりコンデンサCslの他方の端子を構成することができる。そして、このような場合においても、実施の形態2にかかる半導体装置2は、実施の形態1と同様に高周波特性を向上させることができる。実施の形態3実施の形態3では、誘電体チップを用いずに、樹脂モールドを高誘電体層として形成する実施の形態について説明する。図19に実施の形態3にかかる半導体装置3の上面図を示す。図19に示すように、実施の形態3にかかる半導体装置3は、形状については実施の形態1にかかる半導体装置1と同じである。しかし、半導体装置3は、実施の形態1にかかる半導体装置1の樹脂モールド15が樹脂モールド60により形成される。また、図20に実施の形態3のかかる半導体装置3の底面図を示す。図20に示すように、実施の形態3にかかる半導体装置3は、形状については実施の形態1にかかる半導体装置1と同じである。しかし、半導体装置3は、実施の形態1にかかる半導体装置1の樹脂モールド15が樹脂モールド60により形成される。また、図21に実施の形態3のかかる半導体装置3の断面図を示す。この断面図は、図20の図21に示すように、実施の形態3にかかる半導体装置3は、形状については実施の形態1にかかる半導体装置1と同じである。しかし、半導体装置3は、実施の形態1にかかる半導体装置1の高誘電体層16を有していない。また、半導体装置3は、半導体装置1の樹脂モールド15が樹脂モールド60により形成される。また、図22に実施の形態3のかかる半導体装置3の実装状態の断面図を示す。図22に示すように、実施の形態3にかかる半導体装置3の実装形態は、実施の形態1にかかる半導体装置1の実装形態と実質的には同じである。ただし、実施の形態3にかかる基板23のスルーホール22は、ソース配線のインピーダンスをできるだけ低減するために、ソース電極リード12上の第1のソースワイヤ接続点と第2ソースワイヤ接続点の下部に位置するように形成することが好ましい。ここで、樹脂モールド60は、実施の形態1と同様にSiO2の粒子をエポキシ樹脂等で固めたものであるが、樹脂モールド15よりもSiO2の組成比を高めたものである。このように、SiO2の組成比を高めることで比誘電率を10程度まで高めることができる。この樹脂モールド60は、キャップ17よりも比誘電率が高いことが好ましい。続いて、入力信号の周波数を24GHz、樹脂モールド60とソース電極リード12及び第1のソース配線20と、が対向する面積の幅0.65mm、長さ2.0mm、ソース電極リード12と第1のソース配線20との距離を0.3mmとした場合における、半導体層装置3の比誘電率対付随利得の特性グラフを図23に示す。図23に示すように、半導体装置3では、比誘電率が5以上で付随利得の上昇カーブが急になる。上記説明より、高誘電体層を樹脂モールド60として形成することで、誘電体層と、ソース電極リード12及び第1のソース配線20と、が対応する面積を増やすことができるため、実施の形態3にかかる半導体装置3では、高誘電体層の比誘電率が同じ場合であってもより高い容量のコンデンサCslを形成することができる。また、実施の形態3にかかる半導体装置3では、誘電体チップをソース電極リードに接着する必要がないため、図6に示した第1の製造工程を省略することができる。なお、本発明は上記実施の形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。