"基板上に、電子供給層及びチャネル層を有する高電子移動度トランジスタ構造層を形成する工程と、前記高電子移動度トランジスタ構造層上に、コレクタ層、ベース層、エミッタ層及びノンアロイ層を有するバイポーラトランジスタ構造層を形成する工程と、を有するトランジスタ用エピタキシャルウェハの製造方法において、前記高電子移動度トランジスタ構造層を、気相成長法により成長温度600°C以上750°C以下、V/III比150以下の条件で成長し、前記バイポーラトランジスタ構造層を、気相成長法により成長温度400°C以上600°C以下、V/III比75以下の条件で成長し、さらに前記ノンアロイ層を、380°C以上450°C以下の成長温度で成長することを特徴とするトランジスタ用エピタキシャルウェハの製造方法。前記ノンアロイ層は、n型不純物としてSe又はTeをドーピングし、成長方向でIn組成を変化させたn型InGaAsからなるグレーデッドノンアロイ層を有し、前記グレーデッドノンアロイ層を、n型不純物濃度が3.0×1018cm3以上1.0×1019cm3以下の範囲となるように成長する請求項1記載のトランジスタ用エピタキシャルウェハの製造方法。前記ノンアロイ層は、前記グレーデッドノンアロイ層上に、さらにIn組成比が0.3~0.6で一定であるn型InGaAsからなる均一組成ノンアロイ層を有し、前記均一組成ノンアロイ層を、n型不純物濃度が1.0×1019cm3以上5.0×1019cm3以下の範囲となり、移動度が500cm2/Vs以上1500cm2/Vs以下となるように成長する請求項2記載のトランジスタ用エピタキシャルウェハの製造方法。前記高電子移動度トランジスタ構造層と前記バイポーラトランジスタ構造層との間に、前記高電子移動度トランジスタ構造層の成長温度より低い成長温度で、かつ成長速度1.5nm/sec以下で、As混入濃度を制御したInGaPからなるエッチングストッパ層を形成した請求項1~3いずれかに記載のトランジスタ用エピタキシャルウェハの製造方法。前記高電子移動度トランジスタ構造層の前記電子供給層は、Siδドープ層である請求項1~4いずれかに記載のトランジスタ用エピタキシャルウェハの製造方法。前記高電子移動度トランジスタ構造層の前記チャネル層の移動度が、5500cm2/Vs以上である請求項1~5いずれかに記載のトランジスタ用エピタキシャルウェハの製造方法。しかしながら、上述のようなBI-FET構造のトランジスタ用エピタキシャルウェハを製造する際には、HEMTを構成する複数のエピタキシャル層の上に、HBTを構成する複数のエピタキシャル層を成長させるため、HBTを構成する複数のエピタキシャル層を成長させる際に、HEMTを構成する複数のエピタキシャル層にアニール効果を加えることとなり、HEMTの移動度が低下してしまうという問題があった。そこで、本発明の目的は、上記課題を解決し、HEMTの移動度の低下を抑制することが可能なトランジスタ用エピタキシャルウェハの製造方法を提供することにある。本発明は上記目的を達成するために創案されたものであり、基板上に、電子供給層及びチャネル層を有する高電子移動度トランジスタ構造層を形成する工程と、前記高電子移動度トランジスタ構造層上に、コレクタ層、ベース層、エミッタ層及びノンアロイ層を有するバイポーラトランジスタ構造層を形成する工程と、を有するトランジスタ用エピタキシャルウェハの製造方法において、前記高電子移動度トランジスタ構造層を、気相成長法により成長温度600°C以上750°C以下、V/III比150以下の条件で成長し、前記バイポーラトランジスタ構造層を、気相成長法により成長温度400°C以上600°C以下、V/III比75以下の条件で成長し、さらに前記ノンアロイ層を、380°C以上450°C以下の成長温度で成長するトランジスタ用エピタキシャルウェハの製造方法である。前記ノンアロイ層は、n型不純物としてSe又はTeをドーピングし、成長方向でIn組成を変化させたn型InGaAsからなるグレーデッドノンアロイ層を有し、前記グレーデッドノンアロイ層を、n型不純物濃度が3.0×1018cm3以上1.0×1019cm3以下の範囲となるように成長するとよい。前記ノンアロイ層は、前記グレーデッドノンアロイ層上に、さらにIn組成比が0.3~0.6で一定であるn型InGaAsからなる均一組成ノンアロイ層を有し、前記均一組成ノンアロイ層を、n型不純物濃度が1.0×1019cm3以上5.0×1019cm3以下の範囲となり、移動度が500cm2/Vs以上1500cm2/Vs以下となるように成長するとよい。前記高電子移動度トランジスタ構造層と前記バイポーラトランジスタ構造層との間に、前記高電子移動度トランジスタ構造層の成長温度より低い成長温度で、かつ成長速度1.5nm/sec以下で、As混入濃度を制御したInGaPからなるエッチングストッパ層を形成してもよい。前記高電子移動度トランジスタ構造層の前記電子供給層は、Siδドープ層であるとよい。前記高電子移動度トランジスタ構造層の前記チャネル層の移動度が、5500cm2/Vs以上であるとよい。本発明によれば、HEMTの移動度の低下を抑制することが可能なトランジスタ用エピタキシャルウェハの製造方法を提供できる。以下、本発明の実施の形態を添付図面にしたがって説明する。図1は、本実施の形態に係るトランジスタ用エピタキシャルウェハの製造方法で製造するトランジスタ用エピタキシャルウェハの積層構造図である。図1に示すように、トランジスタ用エピタキシャルウェハ1は、GaAs基板2上に高電子移動度トランジスタ構造層以下、HEMT構造層という3が形成され、HEMT構造層3上にバイポーラトランジスタ構造層以下、HBT構造層という4が形成された構造BI-FET構造となっている。なお、図1におけるi-の表記は、アンドープであることを意味する。トランジスタ用エピタキシャルウェハ1を製造する際には、まず、半絶縁性のGaAs基板2上に、エピタキシャル成長により、バッファ層5となるアンドープAlxGa1xAs層x=0.28を500nm、電子供給層6となるn型AlxGa1xAs層x=0.3を30nm、スペーサ層7となるアンドープAlxGa1xAs層x=0.3を10nm、チャネル層8となるInxGa1xAs層x=0.18を15nm、スペーサ層9となるアンドープAlxGa1xAs層x=0.3を10nm、電子供給層10となるn型InxGa1xP層x=0.48を30nm、ショットキー層11となるアンドープGaAs層を30nm、を順に積層することにより、HEMT構造層3を形成する。本実施の形態では、HEMT構造層3を、気相成長法MOVPEMetalOrganicVaporPhaseEpitaxy法により、成長温度600°C以上750°C以下、V/III比150以下の条件で成長する。なお、本明細書において、成長温度とは、成長時のGaAs基板2の基板温度を意味する。HEMT構造層3の電子供給層6,10は、Siのδドープ層からなる。なお、δドープ層とは局所的にドーパントここではSiが高濃度に含まれた領域であり、図1に示すような縮尺の層として存在していない。つまり、図1では、便宜上各層の縮尺を変更し、トランジスタ用エピタキシャルウェハ1の構造を概略的に示している。HEMT構造層3上HEMT構造層3とHBT構造層4との間には、エピタキシャル成長により、n型InxGa1xP層x=0.48を10nm積層してエッチングストッパ層12を形成する。本実施の形態では、HEMT構造層3の成長温度より低い成長温度で、かつ成長速度1.5nm/sec以下で、As混入濃度を制御したInGaPからなるエッチングストッパ層12を形成した。その後、エッチングストッパ層12上に、エピタキシャル成長により、サブコレクタ層13となるn型GaAs層を500nm、コレクタ層14となるn型GaAs層を700nm、ベース層15となるp型GaAs層を120nm、エミッタ層16となるn型InxGa1xP層x=0.48を40nm、バラスト層17となるn型GaAs層を100nm順次積層し、バラスト層17上にノンアロイ層18を積層して、HBT構造層4を形成する。本実施の形態では、HBT構造層4を、気相成長法MOVPE法により、成長温度400°C以上600°C以下、V/III比75以下の条件で成長する。ノンアロイ層18は、n型不純物としてSe又はTeをドーピングし、成長方向でIn組成を変化させたn型InxGa1xAsからなるグレーデッドノンアロイ層19と、グレーデッドノンアロイ層19上に形成され、In組成比が0.3~0.6で一定であるn型InxGa1xAsからなる均一組成ノンアロイ層20と、を有している。本実施の形態では、グレーデッドノンアロイ層19を、バラスト層17から離れるにしたがってIn組成が0から0.5に徐々に変化するようにし、また、GaAs基板2の基板温度成長温度や、GaAs基板2を加熱するヒータの温度を適宜調整することにより、In組成比の傾斜やオートドーピングされる炭素量を調節して、グレーデッドノンアロイ層19における炭素濃度が3.0×1018cm3以下となるように、n型不純物濃度が3.0×1018cm3以上1.0×1019cm3以下の範囲となるように、50nmのn型InxGa1xAs層x=0→0.5を成長した。また、本実施の形態では、均一組成ノンアロイ層20を、In組成比が0.5で一定となるようにし、また、グレーデッドノンアロイ層19と同様にオートドーピングされる炭素量を調節して、炭素濃度がSIMS分析下限値1.0×1016cm3以下となるよう、n型不純物濃度が1.0×1019cm3以上5.0×1019cm3以下の範囲となるようにし、かつ、VanderPauw法によるホール測定を行った移動度が500cm2/Vs以上1500cm2/Vs以下となるように、50nmのn型InxGa1xAs層x=0.5を成長した。さて、本実施の形態に係るトランジスタ用エピタキシャルウェハの製造方法では、ノンアロイ層18を、380°C以上450°C以下の成長温度で成長する。この理由について説明する。図2は、ノンアロイ層18成長時の基板温度ノンアロイ層18の成長温度とHEMTHEMT構造層3の移動度μの関係を示すグラフ図である。図2に示すように、ノンアロイ層18の成長温度が450°Cより高くなると、HEMTの移動度が急激に低下する。したがって、ノンアロイ層18の成長温度は450°C以下とすることが望ましいといえる。また、図2より、ノンアロイ層18の成長温度を450°C以下とすることにより、HEMTの移動度、すなわちHEMT構造層3のチャネル層8の移動度を5500cm2/Vs以上にできることが分かる。他方、有機金属原料V族原料として用いるTEIトリエチルインジウム、TMIトリメチルインジウム、TEGトリエチルガリウムは、基板温度成長温度380°C付近でも熱分解が可能であることから、本実施の形態では、ノンアロイ層18の成長温度を380°C以上としている。なお、ノンアロイ層18であるTe又はSeをドーパントしたn型InxGa1xAs層のドーパント効率を上げるため、通常のGaAs層最適成長基板温度成長温度である580°Cよりも200°Cを超えて下げ、基板温度成長温度を350°C以下とした場合は、V族原料が熱分解を起こさないか、あるいは殆ど熱分解を起こさなくなる成長時間がかかるので、適用は困難である。以上説明したように、本実施の形態に係るトランジスタ用エピタキシャルウェハの製造方法では、HEMT構造層3を、気相成長法により成長温度600°C以上750°C以下、V/III比150以下の条件で成長し、HBT構造層4を、気相成長法により成長温度400°C以上600°C以下、V/III比75以下の条件で成長し、さらにノンアロイ層18を、380°C以上450°C以下の成長温度で成長している。HBT構造層4をHEMT構造層3の成長温度よりも低い400°C以上600°C以下の成長温度で成長し、かつ、HBT構造層4のノンアロイ層18を380°C以上450°C以下の成長温度で成長することにより、HEMT構造層3にアニール効果が加わってしまうことを抑制し、HEMT特性への影響を最小限に抑えることが可能になり、HEMTの移動度の低下を抑制できる。その結果、HEMT構造層3のチャネル層8の移動度を5500cm2/Vs以上とすることが可能になる。また、本発明によれば、HEMT構造層3の上にHBT構造層4を成長させる際にHEMT構造層3における移動度が劣化しないため、従来より移動度が高いHEMTが作製可能になる。したがって、本発明によれば、得られたトランジスタ用エピタキシャルウェハ1を素子化することにより、送受信用パワー増幅器として使用する際に、低電圧で動作し、出力信号の歪みを抑え、消費電力を低減でき、かつ、高移動度のトランジスタ素子を実現できる。具体的には、本実施の形態では、ベース抵抗220Ω/sqで電流利得1201kA/cm2と増幅し、移動度5600cm2/Vs、シートキャリア濃度2.1×1012cm2、ピンチオフ電圧-0.5Vと動作するトランジスタ素子を得ることができた。本発明は上記実施の形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲で種々の変更を加え得ることは勿論である。例えば、上記実施の形態では、HEMT構造層3の電子供給層6,10のドーパントとしてSiを用いたが、ドーパントとしてSe、Teを用いてもよい。さらに、上記実施の形態では、基板として半絶縁性のGaAs基板2を用いたが、Si基板、InP基板に対しても本発明は適用できる。"