素子基板と、前記素子基板と対向配置され、前記素子基板との対向側にコモン電極を有する対向基板と、を具備し、前記素子基板は、前記対向基板との対向側に形成され、画素毎に所定のピッチで配列する複数の画素電極と、平面視したときに前記複数の画素電極の外側に位置し、前記画素を駆動する駆動回路と、平面視したときに前記駆動回路と前記複数の画素電極との間で、前記複数の画素電極を囲むように設けられ、前記複数の画素電極と同一層からなり、前記複数の画素電極と実質的に等しいサイズおよびピッチで島状に配列する複数のダミー画素電極と、前記複数の画素電極と異なる層に配設され、前記複数のダミー画素電極のうち、少なくとも一の方向に隣り合うダミー画素電極同士を電気的に接続する配線と、を含むことを特徴とする電気光学装置。前記素子基板は、複数の走査線と平面視したときに前記複数の走査線と交差する複数のデータ線と、断面視したときに前記データ線と前記画素電極との間に設けられ、平面視したときに前記データ線を覆うように形成されて、所定の電圧が印加されるシールド電極と、を有し、前記画素電極は、平面視したときに前記複数の走査線と前記複数のデータ線との各交差に対応してそれぞれ設けられ、前記配線は、前記シールド電極と同一層からなり、前記所定の電圧が印加されることを特徴とする請求項1に記載の電気光学装置。前記コモン電極には、所定のコモン電圧が印加され、前記所定の電圧は、前記コモン電圧であることを特徴とする請求項2に記載の電気光学装置。前記素子基板は、複数の走査線と、平面視したときに前記複数の走査線と交差する複数のデータ線と、を有し、前記画素電極は、平面視したときに前記複数の走査線と前記複数のデータ線との各交差に対応してそれぞれ設けられ、前記駆動回路は、前記複数の走査線の両端側から、前記複数の走査線の各々をそれぞれ駆動する2つの走査線駆動回路と、前記複数のデータ線の一端側から、前記複数のデータ線の各々を駆動するデータ線駆動回路と、を有することを特徴とする請求項1に記載の電気光学装置。前記配線は、前記データ線とは異なる電極層からなる第1配線であり、前記複数のダミー画素電極のうち、前記データ線駆動回路と前記複数の画素電極との間に位置するものは、前記第1配線を介して互いが接続されたことを特徴とする請求項4に記載の電気光学装置。前記配線は、前記データ線と同一層の電極層からなる第2配線であり、前記複数のダミー画素電極のうち、前記走査線駆動回路と前記複数の画素電極との間に位置するものは、前記第2配線を介して互いが接続されたことを特徴とする請求項4に記載の電気光学装置。前記ダミー画素電極には、前記コモン電圧よりも所定値だけ高位の電圧と、前記所定値だけ低位の電圧とが所定の周期で交互に印加されることを特徴とする請求項4に記載の電気光学装置。平面視したときに、前記画素電極の隙間および前記ダミー画素電極の隙間に、それぞれ絶縁材が埋め込まれたことを特徴とする請求項1に記載の電気光学装置。平面視したときに前記ダミー画素電極を囲む位置に設けられ、前記画素電極と同一層からなり、前記ダミー画素電極とは非接続の導電パターンを有することを特徴とする請求項1に記載の電気光学装置。請求項1乃至9のいずれかに記載の電気光学装置を有することを特徴とする電子機器。素子基板と、前記素子基板と対向配置され、前記素子基板との対向側にコモン電極を有する対向基板と、を具備し、前記素子基板は、前記対向基板との対向側に形成され、画素毎に所定のピッチで配列する複数の画素電極と、平面視したときに前記複数の画素電極の外側に位置し、前記画素を駆動する駆動回路と、平面視したときに前記駆動回路と前記複数の画素電極との間で、前記複数の画素電極を囲むように設けられ、前記複数の画素電極と同一層からなり、前記複数の画素電極と実質的に等しい密度になるように島状に配列する複数のダミー電極と、前記複数の画素電極と異なる層に配設され、前記複数のダミー画素電極のうち、少なくとも一の方向に隣り合うダミー画素電極同士を電気的に接続する配線と、を含むことを特徴とする電気光学装置。ところで、上記導電パターンは、画素電極と同じサイズの電極を、縦および横で隣り合うもの同士で接続してパターン化したものである。このため、接続部分の面積が増えるので、表示領域の外側の領域に設けられる導電パターンは、画素電極と同じ密度にはならず、結局、平坦度に差が生じてしまう、という問題があった。本発明は、上述した事情に鑑みてなされたもので、その目的の一つは、表示領域と、その表示領域の外側の領域との平坦度の差を、より小さくすることが可能な技術を提供することにある。上記目的を達成するために、本発明の一実施形態に係る電気光学装置にあっては、素子基板と、前記素子基板と対向配置され、前記素子基板との対向側にコモン電極を有する対向基板と、を具備し、前記素子基板は、前記対向基板との対向側に形成され、画素毎に所定のピッチで配列する複数の画素電極と、平面視したときに前記複数の画素電極の外側に位置し、前記画素を駆動する駆動回路と、平面視したときに前記駆動回路と前記複数の画素電極との間で、前記複数の画素電極を囲むように設けられ、前記複数の画素電極と同一層からなり、前記複数の画素電極と実質的に等しいサイズおよびピッチで島状に配列する複数のダミー画素電極と、前記複数の画素電極と異なる層に配設され、前記複数のダミー画素電極のうち、少なくとも一の方向に隣り合うダミー画素電極同士を電気的に接続する配線と、を含むことを特徴とする。この構成によれば、画素電極とダミー画素電極とは実質的にサイズおよびピッチが等しいので、平坦度の差を従来技術と比較して小さくすることが可能となる。さらに配線を介してダミー画素電極に画素電極とは独立した電圧を共通に印加することも可能になる。上記構成において、前記素子基板は、複数の走査線と、平面視したときに前記複数の走査線と交差する複数のデータ線と、断面視したときに前記データ線と前記画素電極との間に設けられ、平面視したときに前記データ線を覆うように形成されて、所定の電圧が印加されるシールド電極と、を有し、前記画素電極は、平面視したときに前記複数の走査線と前記複数のデータ線との各交差に対応してそれぞれ設けられ、前記配線は、前記シールド電極と同一層からなり、前記所定の電圧が印加される構成としても良い。この構成によれば、配線として、画素電極とデータ線との容量カップリングを抑えるシールド電極と同一層を用いることができる。また、この構成において、前記コモン電極には、所定のコモン電圧が印加され、前記所定の電圧は、前記コモン電圧とするのが好ましい。こうすると、ダミー画素電極およびコモン電極で例えば液晶のような電気光学物質が挟持される場合に、当該電気光学物質への印加電圧をゼロにすることができる。上記構成において、前記素子基板は、複数の走査線と、平面視したときに前記複数の走査線と交差する複数のデータ線と、を有し、前記画素電極は、平面視したときに前記複数の走査線と前記複数のデータ線との各交差に対応してそれぞれ設けられ、前記駆動回路は、前記複数の走査線の両端側から、前記複数の走査線の各々をそれぞれ駆動する2つの走査線駆動回路と、前記複数のデータ線の一端側から、前記複数のデータ線の各々を駆動するデータ線駆動回路と、を有する構成としても良い。この構成において、前記配線は、前記データ線とは異なる電極層からなる第1配線であり、前記複数のダミー画素電極のうち、前記データ線駆動回路と前記複数の画素電極との間に位置するものは、前記第1配線を介して互いが接続された構成が好ましい。この構成によれば、データ線とは異なる電極層からなる第1配線を用いてダミー画素電極を相互に接続することができる。このような配線としては半導体層のソースドレイン領域に接続するための中継電極層や、走査線と同一層からなるゲート電極層などをパターニングしたものを用いることができる。また、前記配線は、前記データ線と同一層の電極層からなる第2配線であり、前記複数のダミー画素電極のうち、前記走査線駆動回路と前記複数の画素電極との間に位置するものは、前記第2配線を介して互いが接続された構成も好ましい。この構成によれば、データ線と同一層からなる第2配線を用いてダミー画素電極を相互に接続することができる。このように、配線として既存の導電層を用いると、製造プロセスの複雑化を防止することができる。上記構成において、前記ダミー画素電極には、前記コモン電圧よりも所定値だけ高位の電圧と、前記所定値だけ低位の電圧とが所定の周期で交互に印加される構成としても良い。このように構成すれば、ダミー画素電極およびコモン電極で液晶が挟持される場合に、当該液晶に印加される電圧をゼロにすることができる上に、液晶に印加される電圧実効値がゼロのときに反射率または透過率が最小とならない場合であっても、ダミー表示領域における反射率または透過率を最小にさせることができる。もちろん、反射率または透過率が最小になる電圧でなくても良い。例えば、前記コモン電圧が印加しても良い。このように構成すれば、例えばダミー画素電極およびコモン電極で挟持される液晶に印加される電圧をゼロにすることができる。上記構成において、平面視したときに、前記画素電極の隙間および前記ダミー画素電極の隙間に、それぞれ絶縁材が埋め込まれた構成としても良い。このように構成すると、表示領域からダミー表示領域にかけて生じる段差を、極めて小さくすることが可能となる。また、上記構成において、平面視したときに前記ダミー画素電極を囲む位置に設けられ、前記画素電極と同一層からなり、前記ダミー画素電極とは非接続の導電パターンを有する構成としても良い。このように構成すると、ダミー表示領域から外側領域にかけて生じる段差も少なくすることが可能となる。また、本発明の一実施形態に係る電気光学装置は、素子基板と、前記素子基板と対向配置され、前記素子基板との対向側にコモン電極を有する対向基板と、を具備し、前記素子基板は、前記対向基板との対向側に形成され、画素毎に所定のピッチで配列する複数の画素電極と、平面視したときに前記複数の画素電極の外側に位置し、前記画素を駆動する駆動回路と、平面視したときに前記駆動回路と前記複数の画素電極との間で、前記複数の画素電極を囲むように設けられ、前記複数の画素電極と同一層からなり、前記複数の画素電極と実質的に等しい密度になるように島状に配列する複数のダミー電極と、前記複数の画素電極と異なる層に配設され、前記複数のダミー画素電極のうち、少なくとも一の方向に隣り合うダミー画素電極同士を電気的に接続する配線と、を含むことを特徴とする。この構成によれば、画素電極とダミー画素電極とは密度が等しいので、平坦度の差を従来技術と比較して小さくすることが可能となる。さらに配線を介してダミー画素電極に画素電極とは独立した電圧を共通に印加することも可能になる。なお、本発明は、電気光学装置のほか、当該電気光学装置を含む電子機器としても概念することが可能である。このような電子機器としては、電気光学装置による光変調画像を拡大投射するプロジェクターが挙げられる。<第1実施形態>以下、本発明の第1実施形態について説明する。第1実施形態に係る反射型の液晶パネルは、後述するプロジェクターのライトバルブとして用いられる。なお、第1実施形態に係る液晶パネルの特徴部分は、主に、表示領域の外側に位置するダミー表示領域のダミー画素電極にある。ただし、ダミー画素電極の構成層や当該ダミー画素電極への配線などが、表示領域の導電層といかなる関係にあるのかを説明する必要がある。このため、まず、液晶パネル100の構造の概略について説明する。なお、以下の図においては、各層、各部材、各領域などを認識可能な大きさとするために、縮尺を異ならせている場合がある。図1Aは、第1実施形態に係る液晶パネル100の構造を示す斜視図であり、図1Bは、図1AにおけるH-h線で破断した断面図である。これらの図に示されるように、液晶パネル100は、画素電極118が形成された素子基板101と、コモン電極108が設けられた対向基板102とが、スペーサー図示省略を含むシール材90によって一定の間隙を保って、互いに電極形成面が対向するように貼り合わせられ、この間隙に例えばVAVirticalAlignment型の液晶105が封入された構造になっている。素子基板101および対向基板102には、それぞれガラスや石英などの光透過性を有する基板が用いられる。素子基板101にあっては、対向基板102よりも図1AにおいてY方向のサイズが長いが、奥側h側が揃えられているので、素子基板101の手前側H側の一辺が対向基板102から張り出している。この張り出した領域にX方向に沿って複数の端子107が設けられている。なお、複数の端子107は、FPCFlexiblePrintedCircuits基板に接続されて、外部上位装置から各種信号や各種電圧、映像信号が供給される。なお、本実施形態においては、素子基板101に光透過性を有しない基板、例えばシリコン基板を用いて、液晶パネルを、いわゆるLCOSLiquidCrystalonSilicon型として構成しても良い。素子基板101において、対向基板102と対向する面に形成された画素電極118は、詳細には後述するが、アルミニウムなどの反射性金属層をパターニングしたものである。対向基板102において、素子基板101と対向する面に設けられたコモン電極108は、ITOIndiumTinOxideなどの透明性を有する導電層である。なお、シール材90は、後述するように対向基板102の内縁に沿って額縁状に形成されるが、液晶105を封入するために、その一部が実際には開口している。このため、液晶105の封入後に、その開口部分が封止材92によって封止されている。また、素子基板101の対向面および対向基板102の対向面には、電圧無印加状態において液晶分子を基板面の法線方向に沿って配向させる配向膜がそれぞれ設けられるが、図1Bでは省略されている。ここで、図1Bで示した素子基板101の領域a、b、cについて、図8および図9を参照して説明する。図8は、対向基板102の側から、すなわち観察側からみたときの素子基板101を示す平面図であり、図9は、図8のうち領域a、b、cを抜き出して示す図である。なお、図8においては図1Aで示したシール材90の開口部分および封止材92を省略している。図8または図9において、aは、表示に寄与する画素電極118がマトリクス状に配列する表示領域である。bは、表示領域aよりも外側に位置し、かつ、当該表示領域aと、データ線駆動回路160および走査線駆動回路170の駆動回路が設けられた周辺回路領域との間に位置するダミー表示領域であり、表示領域aを囲む領域である。cについては、ダミー表示領域bのさらに外側から素子基板101の縁端部までの外側領域であり、導通点94や端子107が配列する部分が除かれる。換言すれば、ダミー表示領域bとは、表示領域aと外側領域bの間の領域である。次に、液晶パネル100の電気的な構成について図2を参照して説明する。ここで、図2は、図8および図9とは反対に、図1Aにおいて下方から、すなわち背面側から平面視したときの位置関係を示している。上述したように、液晶パネル100は、素子基板101と対向基板102とが一定の間隙を保って貼り合わせられるとともに、この間隙に、液晶105が挟持されている。素子基板101のうち、対向基板102との対向面には、複数m行の走査線112が図においてX方向に沿って設けられる一方、複数n列のデータ線114が、Y方向に沿って、かつ、各走査線112と互いに電気的に絶縁を保って設けられている。表示領域aでは、m行の走査線112とn列のデータ線114との交差のそれぞれに対応して、スイッチング素子の一例としてnチャネル型のTFT116と、反射性を有する画素電極118との組が設けられている。TFT116のゲート電極は走査線112に接続され、ソース電極がデータ線114に接続され、ドレイン電極が画素電極118に接続されている。このため、本実施形態において表示領域aには、画素電極118がm行n列でマトリクス状に配列することになる。なお、図2において、背面側からみた素子基板101の対向面は、紙面奥側になるので、走査線112や、データ線114、TFT116、画素電極118などについては、破線で示すべきであるが、見難くなるので、それぞれ実線で示している。また、本実施形態では、データ線114を区別するために、図2において左から順に1、2、3、...、n-1、n列目という呼び方をする場合がある。同様に、走査線112を区別するために、図2において上から順に1、2、3、...、m-1、m行目という呼び方をする場合がある。データ線駆動回路160は、1、2、3、...、n列目のデータ線114を、データ線114の一端側から駆動する。詳細にはデータ線駆動回路160は、端子107を介して供給された映像信号を、同じく端子107を介して供給された各種制御信号によって1、2、3、...、n列のデータ線114に分配し保持させて、データ信号X1、X2、X3、...、Xnとして供給する。また、データ線駆動回路160は、図8に示されるように、外側領域cのうち、複数の端子107が設けられた一辺の領域に設けられる。2つの走査線駆動回路170は、1、2、3、...、m行目の走査線112を一端側および他端側の両方向から駆動する。詳細には、走査線駆動回路170は、端子107を介して供給された各種制御信号によって走査信号Y1、Y2、Y3、...、Ymをそれぞれ生成し、1、2、3、...、m行目の走査線112の両側から供給する。また、走査線駆動回路170は、図8に示されるように、外側領域cのうち、データ線駆動回路160が形成される領域に隣接する二辺の領域にそれぞれ設けられる。一方、対向基板102のうち、素子基板101との対向面には、透明性を有するコモン電極108が全面にわたって設けられる。コモン電極108には、素子基板101において、端子107、配線107a、および、対向基板102との導通点94を順次介して、電圧LCcomが印加される。なお、導通点94は、平面視したときに図8に示されるように基板内周縁に形成されたシール材90の枠外の四隅にそれぞれ位置し、銀ペーストなどの導通材によってコモン電極108へと導通が図られている。図3は、表示領域aにおける画素110の等価回路を示す図であり、走査線112とデータ線114との交差に対応して、画素電極118とコモン電極108とで液晶105を挟持した液晶素子120が配列した構成となる。なお、図2では省略したが、実際には図3に示されるように、液晶素子120に対して並列に補助容量蓄積容量125が設けられる。この補助容量125は、一端が画素電極118およびTFT116のドレイン電極に接続され、他端が容量線115に共通接続されている。本実施形態では、容量線115には、コモン電極108と同じ電圧LCcomが印加される。このような構成において、走査線駆動回路170が、ある1行の走査線112を選択して、当該走査線112をHレベルにすると、当該走査線112にゲート電極が接続されたTFT116がオン状態になり、画素電極118がデータ線114に電気的に接続された状態になる。このため、走査線112がHレベルであるときに、データ線駆動回路160が、階調に応じた電圧のデータ信号をデータ線114に供給すると、当該データ信号は、オン状態になったTFT116を介して画素電極118に印加される。走査線112がLレベルになると、TFT116はオフ状態になるが、画素電極118に印加された電圧は液晶素子120の容量性および補助容量125によって保持される。走査線駆動回路170は、1行目からm行目までの走査線112を順番に選択するとともに、データ線駆動回路160が、選択された走査線112に位置する1行分の画素に対しデータ信号を、データ線114を介して供給することによって、すべての液晶素子120に階調に応じた電圧が印加保持される。この動作が1フレーム1垂直走査期間毎に繰り返される。このため、本実施形態において、データ線駆動回路160および走査線駆動回路170は、画素110液晶素子120を駆動する駆動回路として機能する。一方、液晶素子120では、画素電極118およびコモン電極108の間によって生じる電界の強さに応じて液晶105の分子配向状態が変化する。図1AまたはBにおいて対向基板102の側である観察側から入射した光は、図示省略した偏光子、対向基板102、コモン電極108、液晶105という経路を辿った後、画素電極118によって反射して、それまでとは逆向きの経路を辿って出射する。このときに液晶素子120に入射する光量に対して出射する光量の比率、すなわち反射率は、液晶素子120に印加保持された電圧が高くなるにつれて、大きくなる。このようにして、液晶パネル100では、液晶素子120毎に反射率が変化するので、液晶素子120が、表示すべき画像の最小単位である画素として機能することになる。液晶素子120は、平面視したときに画素電極118で規定されるので、画素電極118の配列する領域が上述した表示領域aになる。続いて、素子基板101のうち、表示領域aの素子構造について説明する。図4~図6は、画素の構成を示す平面図であり、図7は、図4~図6のJ-j線で破断した部分断面図である。なお、図4~図6では、素子基板101を対向面から平面視したときに構造を説明するために、層間絶縁膜など非導電膜の図示を省略するとともに、図4は、素子構造のうちデータ線層までを、図5は、シールド電極層を、図6は、画素電極層を、それぞれ示している。まず、図7に示されるように、素子基板101の基材である基板11には、下地絶縁膜40が設けられ、さらに下地絶縁膜40にポリシリコンからなる半導体層30が設けられている。半導体層30の表面は、熱酸化による絶縁膜32で覆われている。半導体層30の平面形状については、図4において縦方向に、すなわち、後に形成されるデータ線114が延在する方向に、長手が延在する矩形に形成されている。走査線112は、図4において横方向に延在するとともに、矩形に形成された半導体層30の中央部で直行するように配設されている。この結果、図4および図7に示されるように、半導体層30のうち、走査線112と重なる部分がチャネル領域30aになる。半導体層30のうち、チャネル領域30aに対し図7において左側図4では下側がソース領域30sであり、図7において右側図4では上側がドレイン領域30dである。このうち、ソース領域30sは、絶縁膜32および第1層間絶縁膜41をそれぞれ開孔するコンタクトホール51を介して中継電極61に接続されている。ドレイン領域30dも同様に、絶縁膜32および第1層間絶縁膜41をそれぞれ開孔するコンタクトホール52を介して中継電極62に接続されている。中継電極61、62は、第1層間絶縁膜41上に成膜された導電性のポリシリコン膜電極層20をそれぞれパターニングしたものである。中継電極61の平面形状については、コンタクトホール51よりも一回り大きい程度であり、上層に位置するデータ線114からの分岐部分に隠れてしまうので、図4では省略されている。一方、中継電極62については、半導体層30を覆うように図4において縦方向に延在する部分と、走査線112を覆うように横方向に延在する部分とを含む略T字形状となっている。図7において第1層間絶縁膜41または中継電極61、62を覆うように誘電体層34が成膜されている。なお、誘電体層34は、例えばシリコン酸化膜である。データ線114および容量電極115bは、誘電体層34を覆うように形成された導電性の二層膜をパターニングしたものである。詳細には、データ線114および容量電極115bは、下層として成膜された導電性のポリシリコン膜と、上層として成膜されたアルミニウム膜との二層膜データ線層21をパターニングしたものである。ここで、下層上層とは、製造プロセスで先後に形成される層、または、対向面から遠い近い層を指す概念である。データ線114については、図4において半導体層30の左隣に、走査線112と直交する縦方向に延在するとともに、半導体層30におけるソース領域30s中継電極61に向かって分岐するように形成されて、誘電体層34を開孔するコンタクトホール50を介して中継電極61に接続されている。したがって、データ線114は、中継電極61を介してソース領域30sに接続されることになる。容量電極115bについては、中継電極62を覆うように略T字形状となっているが、ドレイン領域30dに繋がるコンタクトホール53を避けるために、一部、切り欠かれた形状になっている。図7において、データ線114、容量電極115bまたは誘電体層34を覆うように第2層間絶縁膜42が形成されている。中継電極71およびシールド電極72は、第2層間絶縁膜42を覆うように形成された導電性の二層膜をパターニングしたものである。詳細には、中継電極71およびシールド電極72は、下層として成膜されたアルミニウム膜と、上層として成膜された窒化チタン膜との二層膜シールド電極層22をパターニングしたものである。中継電極71は、第2層間絶縁膜42および誘電体層34をそれぞれ開孔するコンタクトホール53を介して中継電極62に接続されている。また、シールド電極72については、第2層間絶縁膜42を開孔するコンタクトホール54を介して容量電極115bに接続されている。シールド電極72の平面形状については、平面視したときに図5に示されるように、データ線114および半導体層30を覆うように縦方向に延在し、かつ、走査線112の上方で右横方向に突出するように、形成されている。一方、中継電極71の平面形状については、同じく図5に示されるように、走査線112の上方で、シールド電極72の右横の突出部分に隣り合うような矩形に、画素毎に島状に形成されている。図7において、中継電極71、シールド電極72または第2層間絶縁膜42を覆うように第3層間絶縁膜43が形成されている。画素電極118は、第3層間絶縁膜43を覆うように形成されたアルミニウム膜画素電極層23をパターニングしたものであり、第3層間絶縁膜43を開孔するコンタクトホール55を介して中継電極71に接続されている。したがって、画素電極118は、中継電極71および中継電極62を順次介してドレイン領域30dに接続されることになる。画素電極118の平面形状については、図6に示されるように、ほぼ正方形であり、その配置については、図5において破線で示されるように、正方形の各辺が平面視したときに走査線112およびデータ線114の内に含まれるような位置関係にある。当該画素電極118または第3層間絶縁膜43を覆うように、TEOSTetraEthylOrthoSilicateを原料とした化学気相成長によってシリコン酸化膜が形成される。このとき、シリコン酸化膜は、画素電極118の表面にも形成されるが、CMPChemicalMechanicalPolishing処理で削り落とされるので、結果的に絶縁材としてのシリコン酸化膜36が、図7に示されるように、隣り合う画素電極118同士の隙間部分だけに残る。この処理によって、素子基板101の表示領域aでは対向面が平坦化される。そして、平坦化された表面に、無機材料からなる配向膜38が形成される。この配向膜38は、詳細には図示省略するが、例えばシリコン酸化物の斜法蒸着によって、複数の微小な柱状構造体を同一方向に傾斜した状態で気相成長させたものである。図5において縦方向に列毎に延在するシールド電極72は、特に図示しないが、外側領域cまで引き出されて共通接続されるとともに、例えば図2において端子107および接続点107bを介して、コモン電極108と同じ電圧LCcomが印加される。このため、表示領域aにおいて、データ線114がデータ信号の供給により電圧変動しても、画素電極118では、特にオフ状態のTFT116に係る画素電極118では、容量カップリングによる電位変動が抑えられる。さらに、観察側から、すなわち対向基板102からの入射光は、平面視したときに隣り合う画素電極118の隙間部分において画素電極118で反射されずに侵入してしまうが、半導体層30はシールド電極72によって覆われているので、対向面側からの侵入光によってTFT116のオフリーク特性が損なわれない。また、補助容量125は、中継電極62と誘電体層34と容量電極115bとの積層構造によって構成される。容量電極115bは、画素毎に個別の島状に形成されるが、コンタクトホール54を介してシールド電極72に接続されるので、各画素にわたって電圧LCcomが共通に印加される。このため、等価回路でみれば、図3に示した通りになる。次に、各領域における電極の構成について説明する。図10は、図9におけるK領域、すなわち表示領域a、ダミー表示領域bおよび外側領域cがY方向に沿って配列する領域を、部分的に拡大した平面図であって、素子基板101の対向面を平面視したときの画素電極層23のパターニング形状を示している。この図に示されるように、また上述したように、表示領域aでは、画素電極118がマトリクス状に配列している。ここで、画素電極118のX方向のサイズをWx、Y方向のサイズをWyとする。なお、本件では、画素電極118を正方形としているので、WxイコールWyである。また、画素電極118の配列ピッチを例えば対角の中心でとって、X方向のピッチをPxとし、Y方向のピッチをPyとしたとき、ピッチPxはデータ線114の配列間隔に等しく、ピッチPyは走査線112の配列間隔に等しくなる。画素電極118を正方形としているので、PxイコールPyである。なお、実施形態では、画素電極118を正方形とするが、ライトバルブ以外の他の用途、例えばデジタルスチルカメラのEVFElectronicViewFinder:電子ビューファインダーなどに適用する場合、1ドットが例えばR赤、G緑、B青の3つの画素に分割されるとともに、1ドットが正方形となるように構成されるので、各色に対応する画素電極118の形状は長方形になる。このため、画素電極118のサイズは、必ずしもWxイコールWyではなく、ピッチについても、必ずしもPxイコールPyではない。ダミー表示領域bでは、画素電極層23をパターニングしたダミー画素電極131が設けられる。このダミー画素電極131は、X方向のサイズがWxで、Y方向のサイズがWyで形成されて、すなわち画素電極118と同じサイズ、ピッチで形成されて、画素電極118の配列に揃えられて、マトリクス配列させたものである。また、ダミー画素電極131は、次に説明するようにコンタクトホール56を介して下層のシールド電極72に接続されるが、平面視したときに、ダミー画素電極131の形状に対してコンタクトホール56が設けられる相対的な位置は、画素電極118に対するコンタクトホール55の位置と同じである。このため、見かけ上すなわち、画素電極層を上面から観察すると、ダミー画素電極131は、画素電極118と区別が困難である。なお、この例では、ダミー表示領域bのうち、K領域においてダミー画素電極131が3行にわたって設けられた例である。図11は、図10のP-p線X方向で、図12は、W-w線Y方向で、それぞれダミー画素電極131を含むように破断した場合の素子基板101の構造を示す部分断面図である。これらの図に示されるように、シールド電極72は、データ線114を覆うようにY方向に延設されるとともに、図11に示されるようにコンタクトホール56まで引き延ばされている。ダミー画素電極131は、第3層間絶縁膜43を開孔するコンタクトホール56を介して、シールド電極72に接続される。Y方向に延設されたシールド電極は、Y方向で隣り合うダミー画素電極131同士を接続するとともに、上述したように外側領域cまで引き出され共通接続されて、電圧LCcomが印加されている。このため、ダミー画素電極131の各々には、コモン電極108と同じ電圧LCcomがそれぞれ印加されることになる。また、平面視したときにダミー画素電極131の隙間部分には、図11または図12に示されるように、シリコン酸化膜36が表示領域aにおけるCMP処理によって埋め込まれている。ダミー表示領域bにおいて、ダミー画素電極131とコモン電極108とによって液晶105が挟持されるので、一種の液晶素子が構成されることになるが、表示には寄与しないので、ここでは、無効液晶素子と表現することにする。なお、図11は、K領域をX方向に沿ったP-p線で破断しているので、走査線112が現れていない。また、図12は、K領域をY方向に沿ったW-w線で破断しているので、データ線114が現れていない。説明を図10に戻すと、外側領域cでは、画素電極層23をパターニングした導電パターン135が設けられる。この導電パターン135は、画素電極118ダミー画素電極131と同じサイズの電極を、画素電極118の配列そのままにマトリクス配列させるとともに、縦および横で隣り合うもの同士を、各辺中央付近の接続部136によって相互に接続してパターン化したものである。導電パターン135は、画素電極層23を介しては、ダミー画素電極131のいずれにも直接的には接続されていない。ただし、本実施形態において導電パターン135には、図2に示した端子107と接続点107cとを介して電圧LCcomが印加される構成となっている。このため、導電パターン135は、他の導電層を介して間接的に接続された構成としても良い。なお、導電パターン135は、ダミー画素電極131を含めた他の電極に対して、電気的にフローティングとした構成であっても良い。図13は、図10のQ-q線で破断した場合の素子基板101の構造を示す部分断面図である。なお、図12は、外側領域cのうち、ダミー表示領域bの外側であってデータ線駆動回路160が設けられる領域までの、シール材90の枠内の領域を示している。この図に示されるように、導電パターン135は、シールド電極72やデータ線114などの下層の配線のいずれにも接続されていない。また、平面視したときに導電パターン135の隙間部分には、図12に示されるように、表示領域aにおけるCMP処理によって、シリコン酸化膜36が埋め込まれている。図14は、図9におけるL領域、すなわち表示領域a、ダミー表示領域bおよび外側領域cがX方向に沿って配列する領域を、部分的に拡大した平面図であって、素子基板101の対向面を平面視したときの画素電極層23のパターニング形状を示している。この図に示されるように、画素電極118が配列する表示領域aに隣り合うダミー表示領域bにおいてダミー画素電極131が3列で配列し、さらにダミー表示領域bに隣り合うように導電パターン135が設けられている。実施形態に係る液晶パネル100によれば、ダミー表示領域bにおけるダミー画素電極131は、平面視したときに、画素電極118が配列する表示領域aを囲むように、画素電極118に実質的に等しい配線密度例えば、等しいサイズおよびピッチで形成されている。さらに、液晶パネル100において、画素電極118の隙間とダミー画素電極131の隙間とにはそれぞれシリコン酸化膜36がCMP処理によって埋め込まれ、これによって平坦化されている。このため、液晶パネル100では、表示領域aからダミー表示領域bにかけて、平坦度に差が生じにくい構造となっている。なお、ここでいう実質的に等しいとは、ダミー画素電極131に対して画素電極118におけるサイズおけるピッチが±3の範囲内に収まっていることをいう。この範囲内であれば、製造誤差を考慮しても、平坦度の差による影響を無視することができるからである。また、平面視したときに、ダミー画素電極131をシールド電極72に接続するコンタクトホール56は、画素電極118を中継電極71に接続するコンタクトホール55と同じ位置に設けられる。このため、コンタクトホールの存在によって生じる段差の影響は、表示領域aとダミー表示領域bとでほぼ同じにすることができる。ダミー画素電極131には、シールド電極72を介して電圧LCcomが印加されるので、無効液晶素子、すなわちダミー画素電極131およびコモン電極108で液晶105を挟持した液晶素子において、当該液晶105に印加される電圧がゼロになる。このため、無効液晶素子はノーマリーブラックモードの黒表示になるので、ダミー表示領域bは、表示領域aを囲む見切り額縁として機能する。さらに、ダミー表示領域bを囲む外側領域cでは、導電パターン135が設けられるとともに、その隙間部分にはシリコン酸化膜36がCMP処理によって埋め込まれて平坦化されている。このため、液晶パネル100では、ダミー表示領域bから外側領域cにかけても、平坦度に差が生じにくい構造となっている。<第2実施形態>次に本発明の第2実施形態について説明する。第1実施形態では、ダミー画素電極131をシールド電極72に接続して電圧LCcomを印加する構成としたが、この第2実施形態は、シールド電極72シールド電極層22をパターニングした配線ではなく、電極層20またはデータ線層21をパターニングした配線に接続して、電圧LCcom以外の電圧を印加する構成としたものである。図15は、第2実施形態に係る液晶パネルの電気的な構成を示す図である。第2実施形態では、ダミー画素電極131に電圧LCcom以外の電圧を印加するので、信号V1が端子107および接続点107dを介して供給される構成となっている。なお、信号V1の電圧については後述する。図16は、第2実施形態における素子基板101の各領域を説明するための図である。図16が図1に示した領域と相違する箇所は、ダミー表示領域が、第1ダミー表示領域bxと第2ダミー表示領域byとに分けられている点にある。このうち、第1ダミー表示領域bxは、表示領域aとデータ線駆動回路160が設けられる領域160bとの間に位置する領域、および、領域160bとは反対側に位置する領域である。第2ダミー表示領域byは、表示領域aと走査線駆動回路170が設けられる領域170bとの間に位置する2領域である。データ線114は、データ線駆動回路160から表示領域aにかけてY方向に延設されるので、第1ダミー表示領域bxのうち、領域160bと同じ側の領域すなわち、図16において下側の領域では、データ線層21をパターニングした配線を用いて、ダミー画素電極131同士をX方向で相互接続することが困難である。一方、第1ダミー表示領域bxのうち、領域160bの反対側の領域すなわち、図11において上側の領域では、データ線駆動回路160が設けられないが、データ線114の検査回路などが設けられる場合がある。この場合にデータ線層21をパターニングした配線を用いて、ダミー画素電極131同士を接続することが困難である。そこで、第2実施形態では、第1ダミー表示領域bxでは、電極層20をパターニングした配線を用いてダミー画素電極131同士を接続することにした。なお、このように、ダミー表示領域のうちX方向に沿った領域byについては、データ線駆動回路160の有無において相違するものの、事情が同じであるので第2実施形態では区別しないことにした。図17は、図16におけるM領域、すなわち表示領域a、ダミー表示領域bxおよび外側領域cがX方向に沿って配列する領域を、部分的に拡大した平面図であって、平面視したときの画素電極層23のパターニング形状を示している。この図に示されるように、画素電極層23をパターニングした画素電極118、ダミー画素電極131および導電パターン135については、図10に示した第1実施形態と同様である。図18は、図17で示したM領域のうち、ダミー画素電極131を含むようにR-r線で破断した構造を示す部分断面図である。図18に示されるように、ダミー表示領域bxにおけるダミー画素電極131は、第3層間絶縁膜43を開孔するコンタクトホール56を介して中継電極73に接続されている。中継電極73は、シールド電極層22をダミー画素電極131毎に島状にパターニングしたものである。このため、中継電極73は、表示領域aにおける中継電極71とシールド電極72とのいずれにも干渉しない。さらに中継電極73は、第2層間絶縁膜42および誘電体層34を開孔するコンタクトホール57を介して配線63に接続されている。配線63は、図7に示した中継電極61、62を構成する電極層20を、図18において紙面垂直方向図17においてX方向に延設するように、行毎にパターニングしたものであり、第1配線の一例である。X方向に延設された配線63は、X方向で隣り合うダミー画素電極131同士を接続するとともに、特に図示しないが外側領域cまで引き出され共通接続されて、図15における接続点107dおよび端子107を介して、信号V1が供給される。このため、ダミー表示領域bxにおいて、ダミー画素電極131の各々には信号V1が共通に印加される。図19は、図16におけるN領域、すなわち表示領域a、第2ダミー表示領域byおよび外側領域cがX方向に沿って配列する領域を、部分的に拡大した平面図であって、平面視したときの画素電極層23のパターニング形状を示している。この図に示されるように、画素電極層23をパターニングした画素電極118、ダミー画素電極131および導電パターン135については、図14に示した第1実施形態と同様である。図20は、N領域のうち、ダミー画素電極131を含むようにX方向に沿ったS-s線で破断した構造を示す部分断面図である。この図に示されるように、第2ダミー表示領域byにおけるダミー画素電極131は、コンタクトホール56を介して中継電極74に接続されている。中継電極74は、中継電極73と同様にシールド電極層22をダミー画素電極131毎に島状にパターニングしたものである。中継電極74は、第2層間絶縁膜42を開孔するコンタクトホール58を介して配線81に接続されている。配線81は、図7に示したデータ線114や、容量電極115bを構成するデータ線層21を、図20において紙面垂直方向図19においてY方向に延設するように、列毎にパターニングしたものであり、第2配線の一例である。Y方向に延設された配線81は、Y方向で隣り合うダミー画素電極131同士を接続するとともに、特に図示しないが外側領域cまで引き出され共通接続されて、図15における接続点107dおよび端子107を介して、信号V1が供給される。このため、ダミー表示領域byにおいても、ダミー画素電極131の各々には信号V1が共通に印加される。なお、第2ダミー表示領域byは、走査線駆動回路170と表示領域aとの間に位置するので、図20ではデータ線114が存在しない。図22は、第2実施形態においてダミー画素電極131に供給される信号V1の電圧波形図である。この図に示されるように、信号V1は、1フレーム毎に、コモン電極108に印加される電圧LCcomに対して電圧Vmだけ高位の電圧LCcomVmと、電圧Vmだけ低位の電圧LCcom-Vmとで交互に切り替えられて供給される。無効液晶素子を含む液晶素子120の電圧-反射率特性は、ノーマリーブラックモードであれば一般には図23Aに示されるように、電圧ゼロで反射率が0となり、電圧が高くなるにつれて反射率が増加して、やがて100に飽和する。なお、図23Aは、液晶素子120への印加電圧画素電極118またはダミー画素電極131とコモン電極108との電位差を横軸にとり、最小反射率を0に、最大反射率を100にして正規化した相対反射率で示している。ところで、液晶105の特性や配向膜38によるプレチルト角などの様々な要因によって、図23Bに示されるように、電圧ゼロではなく電圧Vmで反射率が最小の0になる場合がある。このような場合、ダミー画素電極131に電圧LCcomを印加して、無効液晶素子への印加電圧をゼロにしても、ダミー表示領域bを十分な黒表示とすることができない可能性がある。これに対して、第2実施形態では、液晶素子が図23Bで示したような特性を有する場合であっても、黒表示とさせる電圧がダミー画素電極131に印加されるので、表示領域aを囲む見切り額縁として機能をダミー表示領域bに持たせることが可能である。また、ダミー画素電極131には、電圧LCcomVmと電圧LCcom-Vmとで1フレーム毎に交互に切り替わるので、2フレームを基準単位としてみたときに無効液晶素子に直流成分が印加されることがない。このため、ダミー画素電極131とコモン電極108とで挟持される液晶105が直流成分の印加によって劣化することもない。なお、第2実施形態では、第1ダミー表示領域bxにおいて、ダミー画素電極131に端子107、接続部107d配線63および中継電極73を順次介して、信号V1を供給する構成、すなわち、電極層20をパターニングした配線63を用いて供給する構成としたが、これに限られず、例えば図21に示されるように配線113を用いて供給する構成としても良い。配線113は、走査線112を構成するポリシリコン層をパターニングしたものであり、第1配線の別の一例である。なお、図21において、中継電極73は、第1層間絶縁膜41を開孔するコンタクトホール59を介して配線113に接続される。このとき、配線63については、ダミー画素電極131毎に島状に形成して中継電極として機能させても良いし、図18で説明したようにY方向に延設させ配線として形成するとともに、配線113に対して並列接続することによって配線抵抗を低下させるために用いても良い。また、第2実施形態では、液晶素子120の反射率が最小になるときの電圧実効値をVmとしたときに、ダミー画素電極131に印加する信号V1の電圧をLCcomVmおよびLCcom-Vmで交互に切り替える構成にしたが、電圧Vmについて、液晶素子120の反射率が最小になるときの電圧に限られず、例えば反射率50とさせるときの電圧グレー電圧を用いても良い。また、電圧の切替周期は1フレームでなくても良い。第2実施形態において、液晶素子が図23Aで示したような特性を有するのであれば、ダミー画素電極131に、配線63または配線81を介して電圧LCcomを印加する構成としても良い。くわえて、第1実施形態や第2実施形態では、ダミー表示領域bbx、byにおいてダミー画素電極131が3行または3列で並べた構成としたが、1行または1列であっても良いし、2行または2列であっても良いし、4行以上または4列以上であっても良い。また、液晶パネル100については反射型に限られず、透過型であっても良い。<変形例>図25は、K領域における電極構成の別の例を示す図である。K領域における電極構成は、図10に例示したものに限定されない。図25は、電極が千鳥配置デルタ配置される例を示している。奇数行の画素118の基準点例えば左下頂点のx座標は、偶数行の画素118の基準点に対して、決まった長さ例えばPx/2だけずれている。ダミー画素電極131についても同様である。図26は、K領域における電極構成のさらに別の例を示す図である。図26は、表示領域aにおける画素電極118とダミー表示領域bにおけるダミー画素電極131とは、x座標がずれて配置されている。表示領域aにおける画素電極118だけを見ればx座標は揃っており、ダミー表示領域bにおける画素電極131だけを見ればx座標は揃っている。しかし、ダミー画素電極131の基準点例えば左下頂点のx座標は、画素電極118の基準点例えば左下頂点に対して、決まった長さ例えばPx/2だけずれている。図27は、K領域における電極構成のさらに別の例を示す図である。図10の例では、画素電極118とダミー画素電極131とは、同じ形状およびサイズを有していた。しかし、図27の例では、画素電極118とダミー画素電極131とは、サイズおよびピッチが異なっている。具体的にはダミー電極131の方が画素電極118よりもピッチが大きい。しかし、図27の例で、ダミー画素電極131はスリット1311を有している。スリット1311は、表示領域aとダミー表示領域bとで配線密度が等しくなるような形状となるように設計されている。例えば、表示領域aにおいて画素電極118間に10の開口がある場合、ダミー画素領域bにおいては、電極間の開口およびスリット1311により合計10の開口が形成される。図10および25~27の例においては、いずれも、表示領域aとダミー表示領域bとで配線密度が等しくなるように、画素電極118およびダミー電極131が構成されている。<電子機器>次に、上述した実施形態に係る反射型の液晶パネル100を適用した電子機器について説明する。図24は、液晶パネル100をライトバルブとして用いてプロジェクター1100の構成を示す平面図である。この図に示されるように、プロジェクター1100は、実施形態に係る反射型の液晶パネル100を、R赤、G緑、B青の各色に対応させた3板式である。プロジェクター1100の内部には、偏光照明装置1110がシステム光軸PLに沿って配置している。この偏光照明装置1110において、ランプ1112からの出射光は、リフレクター1114による反射で略平行な光束となって、第1のインテグレータレンズ1120に入射する。この第1のインテグレータレンズ1120により、ランプ1112からの出射光は、複数の中間光束に分割される。この分割された中間光束は、第2のインテグレータレンズを光入射側に有する偏光変換素子1130によって、偏光方向がほぼ揃った一種類の偏光光束s偏光光束に変換されて、偏光照明装置1110から出射されることになる。さて、偏光照明装置1110から出射されたs偏光光束は、偏光ビームスプリッター1140のs偏光光束反射面1141によって反射される。この反射光束のうち、青色光Bの光束がダイクロイックミラー1151の青色光反射層にて反射され、液晶パネル100Bによって変調される。また、ダイクロイックミラー1151の青色光反射層を透過した光束のうち、赤色光Rの光束は、ダイクロイックミラー1152の赤色光反射層にて反射され、液晶パネル100Rによって変調される。一方、ダイクロイックミラー1151の青色光反射層を透過した光束のうち、緑色光Gの光束は、ダイクロイックミラー1152の赤色光反射層を透過して、液晶パネル100Gによって変調される。ここで、液晶パネル100R、100Gおよび100Bは、上述した実施形態における液晶パネル100と同様であり、供給されるR、G、Bの各色に対応するデータ信号でそれぞれ駆動されるものである。すなわち、このプロジェクター1100では、液晶パネル100が、R、G、Bの各色に対応して3組設けられて、R、G、Bの各色に対応する映像信号に応じてそれぞれ駆動される構成となっている。液晶パネル100R、100G、100Bによってそれぞれ変調された赤色、緑色、青色の光は、ダイクロイックミラー1152、1151、偏光ビームスプリッター1140によって順次合成された後、投射光学系1160によって、スクリーン1170に投射される。なお、液晶パネル100R、100Bおよび100Gには、ダイクロイックミラー1151、1152によって、R、G、Bの各原色に対応する光束が入射するので、カラーフィルタは必要ない。なお、電子機器としては、図24を参照して説明したプロジェクターの他、上述したEVFや、リヤプロジェクション型のテレビジョン、ヘッドマウントディスプレイなどが挙げられる。