パケットを送受信する為の複数の回線を収容し、回線から受信したパケットを1つ以上の回線へ転送するネットワークノードであって、パケット転送に用いるデバイスと、一定時間毎の前記パケットの受信状況に応じて、前記デバイスのクロック周波数の変更の可否を判定する判定部と、前記判定部の判定に基づく前記クロック周波数の変更の際、新たに用いるクロックの周波数を前記パケットの受信状況から算出する算出部と、前記デバイスを同期化させるための要素を決定する試験用回路を備え、前記デバイスは、前記試験用回路における前記要素の決定後、前記クロック周波数の変更に際し、パケット転送に必要な経路情報に基づき送信先を決定するパイプライン上にタスクが存在しない状態に遷移した後、前記要素を適用する、ことを特徴とするネットワークノード。請求項1に記載のネットワークノードであって、前記デバイスは、前記パイプライン上にタスクが存在しない状態へ遷移させてから、前記クロック周波数を直前まで前記試験用回路で用いていた周波数に変更する、ことを特徴とするネットワークノード。請求項2に記載のネットワークノードであって、前記デバイスのクロック周波数を前記試験用回路で用いていた周波数に変更後、変更前までに用いていたクロック生成を不活性化する、ことを特徴とするネットワークノード。請求項1に記載のネットワークノードであって、前記試験用回路を使用しない時において、前記試験用回路を活性化させない、ことを特徴とするネットワークノード。請求項1に記載のネットワークノードであって、前記判定部における前記クロック周波数の変更の可否の判定に必要な条件を任意に設定可能である、ことを特徴とするネットワークノード。請求項1に記載のネットワークノードであって、前記デバイスは、前記パイプライン上にタスクが存在しない状態へ遷移している間に受信したパケットを蓄積するバッファメモリを有する、ことを特徴とするネットワークノード。パケットを送受信する為の複数の回線を収容し、回線から受信したパケットを1つ以上の回線へ転送するネットワークノードであって、前記複数の回線に接続される複数の回線インタフェースと、前記複数の回線インタフェースに接続され、前記回線から受信した前記パケットを1つ以上の前記回線へ転送するパケット転送部と経路情報に基づき前記パケットの送信先を決定するパケット経路検索部を有する転送部と、前記転送部に供給するクロックを生成するクロック制御部と、前記パケットの受信状況に応じて、前記転送部に供給する前記クロックの周波数の変更の可否を判定する判定部とを備え、前記パケット経路検索部は、前記転送部を同期化させるための要素を決定するテスト領域と前記パケットの送信先を決定する現用系領域を有し、前記現用系領域は、前記テスト領域による前記要素の決定後、前記クロックの周波数を変更する際に前記要素を適用する、ことを特徴とするネットワークノード。請求項7に記載のネットワークノードであって、前記現用系領域は、前記経路情報に基づき送信先を決定するパイプライン上にタスクが存在しない状態に遷移した後、前記要素を適用する、ことを特徴とするネットワークノード。請求項7に記載のネットワークノードであって、前記クロック制御部は、クロック発振器と、前記クロック発振器に接続される複数のクロック逓倍分週器と、複数の前記クロック逓倍分週器の出力を選択するクロックセレクタと、複数の前記クロック逓倍分週器と前記クロックセレクタを制御するクロック管理部を含む、ことを特徴とするネットワークノード。請求項9に記載のネットワークノードであって、前記クロック管理部は、複数の前記クロック逓倍分週器の出力の一つを前記テスト領域に用いるクロックとし、前記クロックの周波数を変更する際に、前記テスト領域で用いた前記クロックを前記現用系領域に用いるよう制御する、ことを特徴とするネットワークノード。上述した特許文献1では、クロックモード変更の際、ネットワークノードはモジュールの再起動を実施する。しかし、この再起動時にパケット転送で用いる経路表等のデータベースを初期化する為、再起動による初期化から経路表再設定完了までの間に、ネットワークノードで受信したパケットを正しく転送できず、パケットが廃棄される恐れがある。本発明の目的は、上記の課題を解決し、クロック周波数変更時にパケット転送に用いるデバイスを再起動させること無く、パケット受信状況に応じてクロック周波数の変更が可能なネットワークノードを提供することにある。上記課題を解決するため、本発明においては、パケットを送受信する為の複数の回線を収容し、回線から受信したパケットを1つ以上の回線へ転送するネットワークノードであって、パケット転送に用いるデバイスと、一定時間毎のパケットの受信状況に応じて、デバイスのクロック周波数の変更の可否を判定する判定部と、判定部の判定結果に基づくクロック周波数の変更の際、新たに用いるクロックの周波数をパケットの受信状況から算出する算出部と、デバイスを同期化させるための要素を決定する試験用回路を備え、試験用回路における要素を決定した後のクロック周波数の変更に際し、デバイスは、パケット転送に必要な経路情報に基づき送信先を決定するパイプライン上にタスクが存在しない状態に遷移した後、上記の要素を適用するネットワークノードを提供する。また、上記課題を解決するため、パケットを送受信する為の複数の回線を収容し、回線から受信したパケットを1つ以上の回線へ転送するネットワークノードであって、複数の回線に接続される複数の回線インタフェースと、複数の回線インタフェースに接続され、回線から受信したパケットを1つ以上の回線へ転送するパケット転送部と経路情報に基づきパケットの送信先を決定するパケット経路検索部を有する転送部と、転送部に供給するクロックを生成するクロック制御部と、パケットの受信状況に応じて転送部に供給するクロックの周波数の変更の可否を判定する判定部を備え、パケット経路検索部は、転送部を同期化させるための要素を決定するテスト領域と、前記パケットの送信先を決定する現用系領域を有し、現用系領域は、テスト領域による要素の決定後、クロック周波数を変更する際に要素を適用するネットワークノードを提供する。本発明の構成を採ることにより、パケット転送用のデバイスを再起動させること無く、パケット受信状況に応じてクロック周波数を動的に変更可能なネットワークノードを提供可能となる。以下、本発明の実施例について図面を参照して説明する。なお、本明細書において、パケット転送に用いるデバイスとは、回線から受信したパケットを1つ以上の回線へ転送するための構成要素を意味している。また、パケットの転送に用いるパケット転送部やパケット経路検索部などのデバイスのクロック周波数の変更の可否を判定する機能を、判定機能、判定部、判定手段、あるいは判定回路と呼ぶなど、各種の機能を、部、手段、あるいは回路と表現する場合がある。第1の実施例は、IPInternetProtocolパケット中継を担うネットワークノードの構成に関するものである。図1は、第1の実施例に係わるネットワークノードの一構成例を示すブロック図である。同図において、ネットワークノード10は、装置内の各コンポーネントにクロックを供給するクロック制御部11と、収容回線上を伝送するパケットの送受信を担う回線インタフェースI/F16-ii=1~Nと、信号線L1-ii=1~Nを介して回線インタフェース16-ii=1~Nに接続されるパケット転送部15と、受信したパケットの送信先を該パケットのヘッダ情報から決定するパケット経路検索部14と、受信パケット数をカウントするパケット統計部13と、パケット統計部13における一定時間毎の受信パケット数に応じてクロック制御部11が供給するクロック周波数の増加減少を判定する判定部として機能する判定回路12と、主にネットワークノード同士で交換する経路情報の管理を担う処理部として機能する中央処理部17とから構成される。なお、このCPU17以外の各機能ブロックは、例えばASICApplicationSpecificIntegratedCircuitや、FPGAFieldProgrammableGateArrayを用いて構成することができる。そして、本実施例のネットワークノードのパケットの転送に用いるデバイスとは、少なくともパケット転送部とパケット経路検索部14の現用系領域を含んでいる。90は、ネットワークノード10の外部に位置し、信号線L0を介してCPU17と接続され、ネットワークノード10の管理者が操作する管理端末を示している。図1における、各ブロック間の結線中、頭文字がCのものはクロックバスを、頭文字Lのものは信号線を示している。以下の図面においても同様である。図2に示すように、クロック制御部11は、その内部にクロック発信器111、クロック管理部112、クロックセレクタ113、及びクロック逓倍分周器110-1~3を備えている。クロック管理部112は、後述するように、新たに用いるクロックの周波数を、パケットの受信状況から算出する算出部として機能する。ここから、図7に示したシーケンス図に基づき、電源投入後のネットワークノード10の動作について説明する。ステップS201で電源が投入されると、図2に示すクロック制御部11内部のクロック発振器111が、予め定められた周波数のクロックF0を、クロックバスC1101から出力するステップS202。クロックF0が入力されるクロック逓倍分周器110-1では、ネットワークノード10で使用可能な最大周波数のクロックFmaxを生成し、クロックバスC1~C3、C7及びC1104へ出力する。また、クロック逓倍分周器110-1は、クロックFmaxを生成し始めてから一定時間後に、クロック周波数が固定されたことを示す信号クロック固定信号を信号線L1110と信号線L17とに出力するステップS203。因みに、クロック逓倍分周器110-1には、Fmaxを生成する為に必要な値を設定する。クロック逓倍分周器110-1では、この値は変更不可能とする。尚、本明細書の図面では、回線インタフェース16-ii=1~Nへのクロックバスを割愛することとする。図2に示すクロックF0が入力されるクロック逓倍分周器110-2及びクロック逓倍分周器110-3においても、ネットワークノード10へ対する電源投入の際、初期設定としてクロックFmaxを生成し、それぞれクロックバスC1102とC1103とに出力する。クロック逓倍分周器110-1と同様に、クロック逓倍分周器110-2はクロック固定信号を信号線L1114から出力し、クロック逓倍分周器110-3はクロック固定信号を信号線L1115から出力する。信号線L1110と信号線L1114と信号線L1115とからクロック固定信号を入力されたクロック管理部112は、クロックセレクタ113に対し、クロックバスC1103から入力されたクロックFmaxのみをクロックバスC5へ出力するよう、信号線L1111を介して指示するステップS204。このとき、クロックセレクタ113では、クロックバスC1102から入力されるクロックFmaxを全く意識せず、クロックバスC4から何も出力させない。以下、図5の経路検索部14内部の詳細構成図と、図8に示した動作シーケンスを用いて、本実施例のネットワークノード10中の経路検索部14の具体的構成とその動作を説明する。図5に示すように、経路検索部14は、現用系領域14Aと試験部となるテスト領域14Bで構成される。以下、この試験部を構成するテスト領域14Bについて説明する。テスト領域14B内には、テスト用回路146、テスト用メモリ147、及びDelayer143-2を備えている。テスト領域14B内のテスト用回路146は、クロックセレクタ113に接続されたクロックバスC5からクロックFmaxが入力した際図8のステップS301、テスト用回路146が信号線L1412、1413経由でDelayer143-2へ対し、Delay値=0と、Delayer設定値更新指示とを出力する。このとき、Delayer143-2は、上記指示に従い、Delayer設定値としてゼロを用いるステップS302。ここで、試験部であるテスト領域14B内のコンポーネントとしてテスト用回路146とテスト用メモリ147のみ描いた図15Aと、その動作信号群を描いた図15Bを参照しつつ、Delayer143を用いる理由について述べる。例えば、テスト用メモリ147をReadする際、ReadアドレスとReadコマンドを信号線L1410経由でテスト用メモリ147に出力する。同時に、テスト用メモリ147にて上記ReadアドレスとReadコマンドとを取り込ませる為のクロックを、クロックバスC1403経由で、テスト用メモリ147に出力する。クロックバスC1403に出力するクロックは、クロックFmaxの逆位相で伝播するクロックを用いる。すなわち、テスト用回路146にて、クロックFmaxの逆位相で動作するクロックを生成する。この結果、テスト用メモリ147は、Read要求されたアドレスからデータを読み出して信号線L1411から出力すると同時に、該データの出力タイミングに同期するクロックエコークロックをクロックバスC1402から出力する。メモリのReadアクセスでは、上述したメモリ内部動作に起因する遅延時間が存在する為、図15Bから明らかなように、クロックバスC1403からテスト用メモリ147に入力されたクロックと、上記エコークロックとの間に位相差が生じる。この位相差により、テスト用回路146において、メモリからReadしたデータをクロックFmaxで取り込めない可能性が発生する。そこで、テスト用回路146において、ReadデータをクロックFmaxで取り込む為には、図16A、図16Bに示すように、クロックFmaxと上記エコークロックとの位相差を解消、すなわち両者を同期化させるため、Delayer143内でReadデータを遅延させる必要がある。Delayer143では、同期化させるための要素であるDelayer遅延時間=Delayer設定値と予め定められた特定時間との積を、入力されたReadデータに適用即ち、Delayer143内でDelayer遅延時間の分だけReadデータを保持後に出力する。以上により、本実施例のネットワークノード10のパケット検索部14の試験部を構成するテスト領域14Bでは、Delayer143に入力されたメモリReadデータを、Delayer143内で保持させることにより、クロックFmaxで取り込み可能となる。尚、図5の経路検索部14の現用系領域14Aで用いる現用系メモリ142には、ネットワークノード10で転送するパケットの経路情報が格納される。経路情報制御部141にて、現用系メモリ142のReadデータ、即ちパケットの経路情報を、経路情報制御部141にて用いる動作クロックで取り込めない場合、受信パケットに正確な経路情報を提供できなくなり、通信の信頼性を低下させる事態に陥る。本実施例における、この事態への対応方法を図2、図5、図8等を参照しながら説明する。ステップS302の後、テスト領域14Bのテスト用回路146は、テスト用データを信号線L1409に出力すると同時に、WriteコマンドとWriteアドレスとを信号線L1410に出力する。このとき、Readアクセス時と同様に、クロックFmaxの逆位相で動作するクロックを、クロックバスC1403に出力する。テスト用回路146は、テスト用メモリ147に対するWrite動作の後、WriteアクセスしたばかりのアドレスとReadコマンドを信号線L1410に出力するステップS303。テスト用回路146は、このReadコマンドによってテスト用メモリ147から読み出されるReadデータと、Writeしたテスト用データWriteデータとを比較するステップS304。比較の結果、WriteデータとReadデータが一致する場合、テスト回路146が備える当該Delayer設定値に対応するフラグビットに‘1’を設定するステップS305。一方、一致しない場合、当該Delayer設定値へ対応するフラグビットに‘0’を設定するステップS306。例えば、図14に示すように、Delayer設定値1401が1から4までの場合のみ一致する場合、フラグビット1402に示す結果となる。次にテスト用回路146は、Delayer143-2のDelayer設定値が設定可能な最大値であるか否かを確認するステップS307。ここで、最大値ではない場合、Delayer設定値を1だけ加算しステップS308、ステップS303を実施する。一方、最大値である場合、フラグビットが1となるDelayer設定値1401の中央値を求める。図14の例における中央値は2となる。その後、該中央値と、テスト完了を示す識別子とを信号線L13へ出力する。図9は、クロック管理部112における、現用系領域14Aに対し、ネットワークノード10で使用可能な最大のクロック周波数Fmaxを供給することを目的とした動作シーケンスを示すフローチャートを、図10は、クロック周波数の変更を決定するシーケンスを示すフローチャートを示している。図9のステップS401に示すように、図2のクロック管理部112は、Delayer143に設定すべき該中央値=Delay値が信号線L13から入力されると、信号線L1111を介したクロックセレクタ113に対し、クロックバスC1103から入力されるクロックFmaxをクロックバスC4より出力させる指示を出すステップS402。同時に、クロックバスC5へ対するクロックFmaxの供給停止指示を出す。ここまで、クロックバスC1102からクロックセレクタ113に入力されるクロックFmaxは全く使用されていない。このとき、クロック管理部112は、クロック逓倍分周器110-2からのクロック出力を停止させる為、クロック逓倍分周器110-2の逓倍値分周値を共にゼロとする指示を信号線L1112に出力するステップS403。このとき、クロック管理部112は、クロック逓倍分周器110-2が未使用状態になることを記録する。この後、クロック管理部112は、ステップS401で得たDelay値を信号線L5経由で現用系領域14Aに出力するステップS404と同時に、現用系メモリ142に経路情報を設定させる為の指示を信号線L10経由でCPU17へ出力するステップS405図1において、ネットワークノード同士で送受信するネットワーク接続情報に基づいて経路情報を構成するCPU17は、ステップS405の指示を受けた後、Writeデータ経路情報を信号線L11に出力すると同時に、WriteコマンドとWriteアドレスとを信号線L12へ出力する。このときCPU17は、現用系メモリ142に対し、上記Writeコマンドアドレスデータを現用系メモリ142にて反映させる為に必要なクロックをクロックバスC6経由で供給する。このCPU17による現用系メモリ142へのWrite動作により、現用系メモリ142に経路表が構築される図10のステップS501。なお、説明を簡単化する為、本明細書の現用系メモリ142は、全IPアドレスの経路情報を収容可能な容量を備えるものとする。この条件では、受信パケットの宛先IPアドレスを現用系メモリ142のReadアドレスとして用いることにより、該宛先IPアドレスに対する送出先情報、例えば、送信回線インタフェース番号やCPUが得られる。続いて図6を用いて、本実施例の構成における、ネットワークノード10のパケット転送部15等における一般的なパケット中継動作について説明する。図6に示すように、パケット転送部15はパケット転送用プロセッサ150とパケットバッファメモリ151を備えている。このパケットバッファメモリ151は、後で説明するパケット経路検索部14のパイプライン上に、経路検索を行うタスクが存在しない状態へ遷移している間に受信したパケットを、廃棄することなく蓄積可能な容量を有している。尚、説明の簡略化のため、パケット転送用プロセッサ150とパケットバッファメモリ151との間に配置すべきDelayerは割愛した。図6に示すように、クロック制御部11に接続されたクロックバスC2から入力されるクロックFmaxで動作するパケット転送部15において、パケット転送用プロセッサ150は、回線インタフェース16-ii=1~Nから、或いは信号線L18を介したCPU17からパケットが入力される際、該パケットヘッダ記載のパケットサイズとパケットバッファメモリ151の空き領域の先頭アドレスとに基づき、該パケットとWriteコマンドと該先頭アドレスとを信号線L1501へ出力することにより、パケットバッファメモリ151に対する書き込み制御を実施する。すなわち、パケット転送用プロセッサ150は、書き込み制御の度にパケットバッファメモリ151の空き領域の先頭アドレスを更新する。同時に、該パケットから抽出したパケットヘッダ情報と該先頭アドレスとから成る、図17Aに示すような記述子Aを信号線L2経由で経路検索部14へ出力する。このとき、パケット転送用プロセッサ150は、パケットを受信したことを示すパルス信号を信号線L3でパケット統計部13へ出力する。クロックバスC1から入力されるクロックで動作するパケット統計部13では、上記パルス信号が入力される毎に、図4に示す受信パケットカウンタ130を1だけ加算する。以下、図15及び図18を参照しながら、本実施例における現用系領域14Aのパイプライン動作について述べる。<パイプラインステージ1図18-1>図18は、パケット経路検索部14中の現用系領域14Aにおける経路検索のためのパイプライン動作と経路検索のタスクを説明するための図である。上述した記述子Aが、個々のタスクとして信号線L2から入力される経路検索キー生成部140では、入力された記述子Aから現用系メモリ142のReadアクセスに必要な宛先アドレスを抽出し、検索キーを生成する。経路検索キー生成部140は、検索キーの生成後、該検索キーを信号線L1401に出力すると同時に、Readコマンドを信号線L1402に出力する。このとき、経路検索キー生成部140は、入力された記述子Aを信号線L1403経由で経路情報制御部141に出力する。<パイプラインステージ2図18-2>経路表を格納する現用系メモリ142は、入力された該検索キー、すなわち、現用系メモリ142の物理アドレスとReadコマンドとに基づき、該検索キーに対応する現用系メモリ142内のエントリより経路情報を読み出し、該経路情報を信号線L1404に出力する。<パイプラインステージ3図18-3>信号線L1404から経路情報を入力されたDelayer143-1は、経路情報をDelayer遅延時間の分だけ保持した後、信号線L1405経由で経路情報制御部141に出力する。尚、上述したステップS404により、Delayer143-1には、信号線L1404から入力される該経路情報を遅延させるのに適当なDelay値が設定されている為、上述したクロック位相差を意識しなくて良い。<パイプラインステージ4図18-4>経路情報制御部141は、経路検索キー生成部140から入力された該記述子Aに受信した経路情報を付加し、該経路情報が付加された、図17Bに示す記述子Bを信号線L4経由でパケット転送用プロセッサ150に出力する。信号線L4から経路情報付の記述子Bが入力されたパケット転送用プロセッサ150は、該記述子Bの記載内容、すなわち先頭アドレスおよびパケットサイズ、に従ってパケットバッファメモリ151にReadアクセスし、信号線L1502から元のパケットを得る。この後、パケット転送用プロセッサ150は記述子Bに付加された経路情報に記載の送出先へ向けてパケットを出力する。ここまでが本実施例のネットワークノード10における一般的なパケット中継動作についての説明である。尚、上述の通り、パケット転送用プロセッサ150とパケットバッファメモリ151との間に配置すべきDelayerを簡単化の為に割愛した。ここから、本実施例のネットワークノード10の構成の特徴部分ついて、図2~図5、図10等を用いて説明する。図3の判定回路12において、信号線L17から入力されるクロック固定信号を起動契機とするタイマー120は、任意に設定可能な一定時間毎にパルス信号を信号線L6へ出力する。図4に示すパケット統計部13の受信パケットカウンタ130は、信号線L6からパルス信号が入力されると、該パルス信号入力時における、パケット受信を示すパルス信号のカウンタ値SUMを信号線L7へ出力する。このとき、受信パケットカウンタ130は、上記のカウンタ値をリセットする。図10のステップS501において、CPU17による現用系メモリ142に対する経路情報設定が完了した状態において、上記SUMが一定時間毎に入力されるクロック周波数変更可否判定部121では、新規のSUMが入力された際、直前のSUMと値を比較するステップS502。比較した結果、新規のSUMが、直前のSUMと可変係数xとの積以上である場合、或いは直前のSUMと可変係数yとの積以下である場合、クロック周波数変更可否判定部121は、現用系領域14Aのクロック周波数の変更が必要と判断し、信号線L8に上記SUMと周波数の変更を促すコードを出力するステップS503。同時にクロック周波数変更可否判定部121は、一定時間毎のSUMとして新規SUMを格納する直前のSUMは破棄する。図2のクロック管理部112は、図11のクロック周波数の変更に必要な処理シーケンスに示すように、上記SUMと周波数の変更を促すコードとが信号線L8から入力されるとステップS601、上記新規SUMを単位時間における装置の最大パケット転送数で割って得られる値とFmaxとの乗算を実施し、新クロック周波数を決定するステップS602。次に、クロック管理部112は、新クロック周波数の生成に向け、F0に対する逓倍値分周値を計算するステップS603。更に、クロック管理部112は、クロック逓倍分周器110-2及びクロック逓倍分周器110-3の内、未使用のクロック逓倍分周器ここではクロック逓倍分周器110-2に対し、計算した逓倍値分周値の設定を指示する信号を信号線L1112へ出力ステップS604。この後、クロック管理部112は、クロック逓倍分周器110-2からクロック固定信号が信号線L1114経由で入力されることを確認するステップS605。次に、クロック管理部112は、クロックバスC1102からクロックセレクタ113へ入力されるクロックを、クロックバスC5から出力する為の指示を信号線L1111経由でクロックセレクタ113に発行するステップS606。ステップS606実施後、ステップS300を実施する。なお、ステップS300の詳細は既に述べているので割愛する。図12に、クロック周波数変更中におけるクロック管理部112の処理シーケンスを示した。ステップS300実施の結果として、信号線L13からクロック管理部112へDelay値が入力されるとステップS701、クロック管理部112は、経路検索部14の現用系14Aに対し、クロック周波数の変更を実施するモードに遷移中であることを示す信号を信号線L15とL16とに出力するステップS702。この後、クロック管理部112は、経路検索部14の現用系領域14A構成要素の内、経路検索キー生成部140以降のパイプラインが完全に空き状態となるまでに要する時間=理論値から計算可能が過ぎるまで待機するステップS703。クロック管理部112は、待機した後、ステップS604で使用を開始したクロックをクロックバスC4から出力させる為の指示を信号線L1111経由でクロックセレクタ113に発行するステップS704。このとき、クロックセレクタ113は、クロックバスC5に対するクロックの出力を停止する。次にクロック管理部112は、ステップS704より前までにクロックバスC4に出力させていたクロック生成元のクロック逓倍分周器110ここでは、クロック逓倍分周器110-3をステップS403と同様に未使用とするステップS705。この後、クロック管理部112は、現用系領域14A内のDelayer143-1に対し、ステップS701で得たDelay値を信号線L5経由で出力するステップS706。クロック管理部112は、ステップS702以降で出力していた信号を停止するステップS707。図3の判定回路12内のクロック周波数変更可否判定部121は、クロック周波数の変更を実施するモードに遷移中であることを示す信号が信号線L15から入力されている間、ステップS502とステップS503とを実施しない。図12に、クロック周波数変更中におけるクロック管理部112の処理シーケンスを示す。経路検索キー生成部140は、ステップS702でクロック管理部112から信号線L16経由でクロック周波数変更モードに遷移したことを示す信号が入力されるとステップS801、パケット転送用プロセッサ150に対して上述の記述子Aを出力させない為の信号=バックプレッシャーを発行し始めるステップS802。すると、現用系領域14Aでは、上述の記述子Aがパケット転送用プロセッサ150から入力されなくなる。ステップS802の開始から上記パイプラインが空になるまでの間、経路検索キー生成部140は、Delayer143-1に対し、上記ステップS706で触れられたDelay値を反映させない為の抑止信号の発行を開始するステップS803。上記パイプラインが空となった後、経路検索キー生成部140は、上記抑止信号の発行を停止するステップS804。Delayer143-1は、ステップS706で説明した信号線L5から入力されたDelay値に従い、Delayer設定値を更新するステップS805。ステップS707で触れたように、経路検索キー生成部140は、クロック周波数変更モード中であることを信号が信号線L16から入力されない状態に移行したことを認識するとステップS806、パケット転送用プロセッサ150に対するバックプレッシャー信号の発行を停止するステップS807。この後、ネットワークノード10では、通常のパケット転送動作が再開される。以上の構成を採ることにより、上述した課題を克服し、受信したパケットを廃棄させることの無いネットワークノード10が提供可能となる。なお、以上の本実施例では、特に触れなかったが、ネットワークノード10の管理者は、管理端末90を用い、装置内状態の確認、および装置へ対する各種条件の設定をしても良い。装置内状態を確認する例として、ネットワークノード10が受信したパケットの総数パケット総数カウンタ122へのアクセスが挙げられる。また、装置へ対する各種条件の設定として、上記の可変係数x、yが挙げられる。尚、管理端末90から装置内状態の確認、および装置へ対する各種の条件の設定は信号線L9を介して実行する。以上詳述した第1の実施例は、IPパケット中継を担うネットワークノードに関するものであるが、上記した実施例は本発明を分かりやすく説明するために詳細に説明したのであり、本発明を適用する装置、パケットの種類等は此れに限られない。また、必ずしも上述した実施例の全ての構成を備えるものに限定されものではない。また、上記の各構成、機能、処理部、処理手段等は、それらの一部を、例えばASICやFPGA等によりハードウェアで実現する例を説明したが、上記の各構成、機能等を、プロセスがそれぞれの構成、機能を実現するプログラムを解釈し、実行することによりソフトウェアで実現してもよい。その場合、各機能を実現するプログラム、テーブル、ファイル等の情報は、メモリや、ハードディスク、SSDSolidStateDrive等の記憶部におくことができるし、必要に応じてネットワーク等を介してダウンロード、インストロールすることも可能である。更に、制御線、信号線やクロック線は説明上必要と考えられるものを示しており、製品上必ずしも全ての制御線や情報線を示しているとは限らないことは先に述べた通りである。