"直流の正相と中性相との間に接続された第1のコンデンサと、前記直流の負相と前記中性相との間に接続された第2のコンデンサと、前記直流の前記正相と前記負相との間に直列に接続された第1および第2のスイッチ素子と、前記第1および第2のスイッチ素子にそれぞれ逆並列接続された第1および第2のダイオードと、その一方端が前記第1および第2のスイッチ素子の接続点に接続された第3のスイッチ素子と、その一方端が前記中性相に接続され、その他方端が前記第3のスイッチ素子の他方端に接続された第4のスイッチ素子と、前記第3および第4のスイッチ素子にそれぞれ逆並列接続された第3および第4のダイオードと、前記第1および第2のスイッチ素子が3レベル変換回路として動作するように、前記第1から第4のスイッチ素子を制御する制御部と、前記第3および第4のスイッチ素子の少なくとも1つが故障したことを検出する故障検出回路とを備え、前記制御部は、前記故障検出回路の出力に応じて、前記電力変換装置を停止させる、電力変換装置。前記電力変換装置は、前記第3のスイッチ素子の一方端に対して入出力される電流を検出するための電流センサをさらに含み、前記故障検出回路は、前記電流センサで検出された電流値を積分する積分回路と、前記積分回路からの前記電流値の積分値と、前記積分値の所定の上限値とを比較して、前記積分値が前記所定の上限値を超える場合に、前記第1から第4のスイッチ素子をオフするための信号を生成する比較回路とを含む、請求項1に記載の電力変換装置。前記電力変換装置は、前記第1および第2のスイッチ素子の前記接続点の電圧を検出するための電圧センサをさらに備え、前記制御部は、前記電圧センサで検出された電圧値に基づいて前記第1から第4のスイッチ素子を制御し、前記故障検出回路は、前記電圧センサで検出された前記電圧値のd軸成分およびq軸成分を生成し、前記d軸成分および前記q軸成分の各々に対応する基準値を用いて前記d軸成分および前記q軸成分の各々の歪み率を算出する歪み率算出部と、前記d軸成分の歪み率が上限値を超えた場合、および、前記q軸成分の歪み率が上限値を超えた場合の少なくとも一方の場合に、前記第1から第4のスイッチ素子をオフするための信号を生成する信号生成回路とを含む、請求項1または2に記載の電力変換装置。中性点スイッチ式の3レベル主回路を搭載した電力変換装置の場合、中性点に接続されたACスイッチ素子が故障すると、主回路の動作が2レベル動作となる。この場合には正常時に比べて大きなサージ電圧が生じるため、主回路を構成するメイン素子が破損する可能性がある。それゆえに、この発明の主たる目的は、故障の範囲を抑制することが可能な電力変換装置を提供することである。本発明は要約すれば、電力変換装置であって、直流の正相と中性相との間に接続された第1のコンデンサと、直流の負相と中性相との間に接続された第2のコンデンサと、直流の正相と負相との間に直列に接続された第1および第2のスイッチ素子と、第1および第2のスイッチ素子にそれぞれ逆並列接続された第1および第2のダイオードと、その一方端が第1および第2のスイッチ素子の接続点に接続された第3のスイッチ素子と、その一方端が中性相に接続され、その他方端が第3のスイッチ素子の他方端に接続された第4のスイッチ素子と、第3および第4のスイッチ素子にそれぞれ逆並列接続された第3および第4のダイオードと、第1および第2のスイッチ素子が3レベル変換回路として動作するように、第1から第4のスイッチ素子を制御する制御部と、第3および第4のスイッチ素子の少なくとも1つが故障したことを検出する故障検出回路とを備える。制御部は、故障検出回路の出力に応じて、前記電力変換装置を停止させる。この発明によれば、中性点に接続されたスイッチ素子の故障が検出された場合に電力変換装置を停止させることができる。したがって、この発明によれば、電力変換装置の故障の範囲を抑制することができる。以下、本発明の実施の形態について図面を用いて説明する。なお、図中同一または相当部分には同一符号を付してその説明は繰り返さない。[実施の形態1]図1は、本発明の実施の形態1による電力変換装置の構成を示す概略ブロック図である。図1を参照して、電力変換装置100は、直流電源1からの直流電力を三相交流に変換して負荷16に与える。電力変換装置100は、コンデンサC1,C2と、インバータ2とを備える。インバータ2は、三相交流の各相に対応するU相ユニット2U、V相ユニット2V、およびW相ユニット2Wを含む。コンデンサC1,C2は、直流電源1の正極ライン11と負極ライン12との間に直列に接続される。コンデンサC1は、直流の正相と中性相との間に接続され、コンデンサC2は直流の負相と中性相との間に接続される。U相ユニット2U、V相ユニット2V、およびW相ユニット2Wの各々は、正極ライン11と負極ラインとに接続され、さらに中性相コンデンサC1,C2の接続点に接続される。U相ユニット2U、V相ユニット2V、およびW相ユニット2Wは、ライン14U,14V,14Wから交流電圧をそれぞれ出力する。負荷16は、ライン14U,14V,14WによってU相ユニット2U、V相ユニット2V、およびW相ユニット2Wにそれぞれ接続され、ライン15によって、負極ライン12に接続される。U相ユニット2U、V相ユニット2V、およびW相ユニット2Wの構成は共通である。以下では代表的にU相ユニット2Uの構成について詳細に説明し、V相ユニット2V、およびW相ユニット2Wの構成については、詳細な説明を繰り返さないものとする。図2は、U相ユニット2Uの構成を説明するための図である。図2を参照して、U相ユニット2Uは、ACスイッチ素子Q2,Q3と、メイン素子Q1,Q4と、ダイオードD1~D4と、電流センサ6,7と、電圧センサ8とを備える。電力変換装置100は、U相ユニット2UV相ユニット2V、およびW相ユニット2Wも同様を制御するための制御回路10をさらに備える。メイン素子Q1,Q4およびACスイッチ素子Q2,Q3は、制御回路10からの制御信号Sに応じてオンオフする。これらのスイッチ素子は、IGBTInsulatedGateBipolarTransistor等の半導体スイッチ素子によって実現される。ACスイッチ素子Q2,Q3は、そのコレクタ同士が接続される。ACスイッチ素子Q3のエミッタは、直流の中性相コンデンサC1,C2の接続点に接続される。ACスイッチ素子Q2のエミッタは、ライン13を介してスイッチ素子Q1,Q4の接続点に接続される。ダイオードD2,D3はACスイッチ素子Q2,Q3にそれぞれ逆並列接続される。メイン素子Q1,Q4は、正極ライン11と負極ライン12との間に直列に接続される。ダイオードD1,D4はメイン素子Q1,Q4にそれぞれ逆並列接続される。メイン素子Q1のコレクタは正極ライン11に接続される。一方、メイン素子Q4のエミッタは負極ライン12に接続される。メイン素子Q1のエミッタおよびメイン素子Q4のコレクタは互いに接続されるとともに、ライン13,14の両方に接続される。電流センサ6は、ライン13を介してACスイッチ素子Q2に入出力される電流iduACスイッチ電流を検出する。電流センサ6によって検出された電流iduの値は制御回路10に送られる。ライン13と負荷16の一方端とはライン14図1のライン14Uに対応によって接続される。負荷16の他方端はライン15によって負極ライン12と接続される。U相ユニット2Uからの出力電圧Vouはライン14を介して負荷16に与えられる。電流センサ7は、ライン14に流れる電流iauを検出する。電圧センサ8は、ライン14の電圧Vouを検出する。電流センサ7の出力および電圧センサ8の出力は制御回路10に送られる。制御回路10は、電流センサ7の出力および電圧センサ8の出力に基づいて、ACスイッチ素子Q2,Q3およびメイン素子Q1,Q4をオンオフするための制御信号Sを生成し、その制御信号Sを、それらのスイッチ素子IGBTのゲートに供給する。さらに、制御回路10は、電流センサ6の出力に基づいて、ACスイッチ素子Q2,Q3の少なくとも一方の故障たとえば開放故障を検出する。開放故障とは、スイッチ素子がオンしないオフしたままとなる故障である。このような故障が発生した場合、制御回路10は、ACスイッチ素子Q2,Q3およびメイン素子Q1,Q4をオフする。これによりメイン素子Q1,Q4に故障が及ぶ可能性を小さくすることができる。図3は、図2に示した制御回路10の構成例を示した機能ブロック図である。図2および図3を参照して、制御回路10は、基準発生回路21と、出力電圧制御回路22と、零相電圧制御回路23と、加算部24と、出力電流制御回路25と、ゲート制御回路26と、故障検出回路27とを含む。基準発生回路21は、三相交流電圧の振幅基準値である三相基準値VrU相基準値、V相基準値およびW相基準値をまとめて示すを生成する。基準値Vrの波形はたとえば正弦波である。基準発生回路21で生成された基準値Vrは、出力電圧制御回路22へ出力される。出力電圧制御回路22は、基準値Vrと、各相の電圧センサ8により検出された出力電圧VoU相電圧Vou、V相電圧およびW相電圧をまとめて示すとの偏差を演算し、その偏差に応じて、出力電流の基準値である電流指令値IrU相電流指令値、V相電流指令値およびW相電流指令値をまとめて示すを算出する。出力電圧制御回路22により算出された電流指令値Irは、加算部24に入力される。加算部24には、さらに、零相電圧制御回路23からの零相電流指令値Irzが入力される。加算部24は、電流指令値Irと零相電流指令値Irzとを加算し、その加算結果を出力電流指令値iaとして出力電流制御回路25へ出力する。出力電流制御回路25は、加算部24から出力電流指令値iaを受け、電圧センサ8により検出された出力電圧Voを受け、電流センサ7により検出された電流iaを受ける。出力電流制御回路25は、これらの入力に基づいて出力電圧指令値VoU相電圧指令値、V相電圧指令値およびW相電圧指令値をまとめて示すを生成し、その生成した出力電圧指令値Voをゲート制御回路26へ出力する。ゲート制御回路26は、搬送波たとえば三角波と出力電圧指令値Voとの比較に基づいてメイン素子Q1,Q4およびACスイッチ素子Q2,Q3のオン/オフを制御するための制御信号Sを生成し、その生成した制御信号Sを各ユニットのメイン素子Q1,Q4およびACスイッチ素子Q2,Q3へ出力する。故障検出回路27は、電流センサ6により検出された電流idU相電流idu、V相電流およびW相電流をまとめて示すにより、各ユニット中のACスイッチ素子Q2,Q3のうちの少なくとも一方の故障を検出し、その検出結果を示す信号をゲート制御回路26に出力する。ゲート制御回路26は、故障検出回路27からの信号に応じて、メイン素子Q1,Q4およびACスイッチ素子Q2,Q3をオフするための制御信号Sを生成する。次に図1に示した電力変換装置の動作を説明する。なお、以下では、3つの相ユニットのうちの任意の1つのユニットの動作を説明する。他の2つのユニットの動作は、出力電圧の位相が120°あるいは-120°異なる点を除いては以下に説明する動作と同様である。この実施の形態では、3つのユニットの各々を3レベル変換回路として動作させる。すなわち各ユニットはパルス電圧を3段階で制御する。図4は、正常時におけるメイン素子Q1,Q4およびACスイッチ素子Q2,Q3の動作を説明した波形図である。図3および図4を参照して、ゲート制御回路26では、出力電圧指令値Voと参照信号φ1,φ2との高低が比較される。その比較結果に基づいてメイン素子Q1,Q4およびACスイッチ素子Q2,Q3のオン/オフの組合せが決定される。出力電圧指令値Voのレベルが参照信号φ1,φ2のレベルの間にある期間t1,t3,t5,t7,t9,t11,t13は、ACスイッチ素子Q2,Q3がオンされ、メイン素子Q1,Q4がオフされる。出力電圧指令値Voのレベルが参照信号φ1,φ2のレベルよりも高い期間t2,t4,t10,t12は、メイン素子Q1およびACスイッチ素子Q2がオンされ、メイン素子Q4およびACスイッチ素子Q3がオフされる。出力電圧指令値Voのレベルが参照信号φ1,φ2のレベルよりも低い期間t6,t8は、メイン素子Q4およびACスイッチ素子Q3がオンされ、メイン素子Q1およびACスイッチ素子Q2がオフされる。図5a~dは、出力電圧指令値Voが正電圧から負電圧に変化する期間t4~t6におけるメイン素子Q1,Q4およびACスイッチ素子Q2,Q3のオン/オフ状態と電流経路を示す図である。なお、期間t4~t6とは図4に示された期間t4~t6に対応する。図5aに示すように、メイン素子Q1およびACスイッチ素子Q2がオンし、コンデンサC1からメイン素子Q1を介してライン14に正電圧が出力される。期間t4からt5に移行する期間では、図5bに示すように、メイン素子Q1がオフしてACスイッチ素子Q2のみがオンする。期間t5では、図5cに示すように、ACスイッチ素子Q2,Q3がオンし、コンデンサC1,C2からACスイッチ素子Q2,Q3を介してライン14に中性点電圧が出力される。期間t5からt6に移行する期間では、図5dに示すように、ACスイッチ素子Q2がオフしてACスイッチ素子Q3のみがオンする。期間t6では、図5eに示すように、メイン素子Q4およびACスイッチ素子Q3がオンし、コンデンサC2からメイン素子Q4を介してライン14に負電圧が出力される。図6a~dは、出力電圧指令値Voが負電圧から正電圧に変化する期間t8~t10におけるメイン素子Q1,Q4およびACスイッチ素子Q2,Q3のオン/オフ状態と電流経路を示す図である。なお、期間t8~t10とは図4に示された期間t8~t10に対応する。図6aに示すように、期間t8では、メイン素子Q4およびACスイッチ素子Q3がオンし、コンデンサC2からメイン素子Q4を介してライン14に負電圧が出力される。期間t8からt9に移行する期間では、図6bに示すように、メイン素子Q4がオフしてACスイッチ素子Q3のみがオンする。期間t9では、図6cに示すように、ACスイッチ素子Q2,Q3がオンし、コンデンサC1,C2からACスイッチ素子Q2,Q3を介してライン14に中性点電圧が出力される。期間t9からt10に移行する期間では、図6dに示すように、ACスイッチ素子Q3がオフしてACスイッチ素子Q2のみがオンする。期間t10では、図6eに示すように、メイン素子Q1およびACスイッチ素子Q2がオンし、コンデンサC1からメイン素子Q1を介してライン14に正電圧が出力される。各ユニットを3レベル回路として動作させることにより、2レベル回路に比べて、出力電圧の波形を正弦波により近づけることが可能である。しかしながら、ACスイッチ素子Q2,Q3のいずれか一方に故障具体的には開放破壊が生じた場合には、その故障の生じたACスイッチ素子を含むユニットの動作が2レベル動作となる。この場合、メイン素子Q1,Q4のオン/オフによる出力電圧Voの変化幅が大きくなるためサージ電圧が大きくなる。このサージ電圧がメイン素子Q1,Q4の耐圧を超えた場合には、メイン素子Q1,Q4が損傷するおそれがある。実施の形態1では、ACスイッチ素子Q2に入出力される電流図2に示す電流iduおよび図3に示す電流idが電流センサ6によって検出される。そして、検出された電流に基づいて、ACスイッチ素子Q2,Q3の故障が検出される。ACスイッチ素子Q2,Q3の故障が検出された場合、制御回路10は、電力変換装置を停止する。具体的には、各相のスイッチ素子ACスイッチ素子およびメイン素子をオフする。図7は、図3に示した故障検出回路27の構成を示した図である。図7を参照して、故障検出回路27は、積分回路31と、リミット値生成回路32と、比較器33,34と、OR回路35とを備える。積分回路31は、各ユニットの電流センサ6によって検出された電流idを積分する。リミット値生成回路32は、電流idの積分値の正のリミット値および負のリミット値を生成する。比較器33は、電流idの積分値と正のリミット値とを比較する。比較器34は、電流idの積分値と負のリミット値とを比較する。OR回路35は、比較器33の出力および比較器34の出力の論理和を生成する。OR回路35の出力はゲート制御回路26に与えられる。ACスイッチ素子Q2,Q3の正常時には、メイン素子Q1およびACスイッチ素子Q3側でのスイッチング期間たとえば図4で示したt2~t4の期間において、電流センサ6は正方向の電流idを検出する。一方、メイン素子Q4およびACスイッチ素子Q2側でのスイッチング期間たとえば図4で示したt6~t8の期間において、電流センサ6は負方向の電流idを検出する。ACスイッチ素子Q2,Q3の正常時には、1周期にわたる電流idの積分値は0である。この場合、比較器33,34のいずれの出力も0になるため、OR回路35の出力は、ACスイッチ素子Q2,Q3が正常であることを示す0となる。したがって、ゲート制御回路26はメイン素子Q1,Q4およびACスイッチ素子Q2,Q3をオン/オフするための制御信号を生成する。一方、ACスイッチ素子Q2が開放故障した場合、メイン素子Q1およびACスイッチ素子Q3側でのスイッチング期間には正方向の電流idが生じない。したがって電流idの1周期の積分値が負の値となる。電力変換装置100の動作を継続するうちに電流idの積分値が負方向に増大して負のリミット値を下回る。このとき、比較器34はACスイッチ素子Q2の故障を示す1を出力する。OR回路35は、比較器34の出力1に応じて1を出力する。逆にACスイッチ素子Q3が開放故障した場合、メイン素子Q4およびACスイッチ素子Q2側でのスイッチング期間には負方向の電流idが生じない。したがって電流idの1周期の積分値が正の値となる。電力変換装置100の動作を継続するうちに電流idの積分値が正方向に増大して正のリミット値を上回る。このとき、比較器33はACスイッチ素子Q3の故障を示す1を出力する。OR回路35は、比較器33の出力1に応じて1を出力する。正のリミット値は、たとえば電流idが正である期間すなわち半周期の電流idの積分値の2倍に設定される。同じく負のリミット値は、たとえば電流idが負である期間すなわち半周期の電流idの積分値の2倍に設定される。なお、リミット値の設定はこれに限定されるものではない。OR回路35の出力1は、ACスイッチ素子Q2またはQ3の故障を示す。この場合、ゲート制御回路26はメイン素子Q1,Q4およびACスイッチ素子Q2,Q3をオフするための制御信号を生成する。すなわち比較器33,34は、メイン素子Q1,Q4およびACスイッチ素子Q2,Q3をオフするための信号を生成するための回路である。図8および図9は、ACスイッチ素子Q2が開放破壊した場合の電力変換装置100の動作をシミュレーションした結果を示した波形図である。図8は、負荷が100である場合の電力変換装置100の動作を示した波形図であり、図9は、負荷が20である場合の電力変換装置100の動作を示した波形図である。図8および図9を参照して、電流の向きは、スイッチ素子のコレクタからエミッタに電流が流れる場合には正、当該スイッチ素子に逆並列接続されたダイオードに電流が流れる場合には負としている。ACスイッチ素子Q2が開放破壊した後には、ACスイッチ素子Q2に電流が流れない。このため、ACスイッチ素子の電流idとして、負方向の電流、すなわち、ダイオードD2およびACスイッチ素子Q3を流れる電流のみがACスイッチ素子の電流idとして発生する。このため電流idの積分値が負方向に増大する。逆に、ACスイッチ素子Q3が開放破壊した場合、ACスイッチ素子の電流idとして、正方向の電流、すなわち、ダイオードD3およびACスイッチ素子Q2を流れる電流のみが発生する。この場合には、電流idの積分値が正方向に増大する。したがって図7に示した故障検出回路27によりACスイッチ素子Q2またはQ3の故障を検出できる。以上のように実施の形態1によれば、故障検出回路27は、ACスイッチ素子Q2,Q3に流れる電流idの積分値を上限値と比較する。これによってACスイッチ素子Q2またはQ3の故障を検出できる。さらに実施の形態1によれば、故障検出回路27が、ある相におけるACスイッチ素子Q2またはQ3の開放故障を検出した場合に、ゲート制御回路26は、電力変換装置を停止させるための信号を生成する。これにより、故障が拡大するのを防ぐことができる。[実施の形態2]図10は、本発明の実施の形態2による電力変換装置が備える3つのユニットのうちのU相ユニットの構成を説明するための図である。なお、残りの2つのユニットの構成は、図10に示されたU相ユニットの構成と同じである。図2および図10を参照して、実施の形態2に係る電力変換装置では、各ユニットの電流センサ6が省略されている点において実施の形態1と異なる。さらに、実施の形態2に係る電力変換装置は、制御回路10に代えて制御回路10Aを備える点において実施の形態1と異なる。実施の形態2に係る電力変換装置の他の部分の構成は、実施の形態1に係る電力変換装置の対応する部分の構成と同様であるので以後の説明は繰り返さない。図11は、図10に示した制御回路10Aの構成例を示した機能ブロック図である。図3および図11を参照して、制御回路10Aは、故障検出回路27に代えて故障検出回路27Aを備える点において制御回路10と異なる。制御回路10Aの他の部分の構成は、制御回路10の対応する部分の構成と同様であるので以後の説明は繰り返さない。図8および図9を再び参照して、ACスイッチ素子Q2の開放破壊が発生した場合には、出力電圧Voのd軸成分およびq軸成分に歪みに発生する図8および図9中の破線で囲まれた部分。実施の形態2では、故障検出回路27Aが出力電圧Voのd軸成分およびq軸成分の歪み率に基づいて、ACスイッチ素子Q2またはQ3の開放故障を検出する。d軸成分、q軸成分ともに、歪み率は、電圧指令値に対する出力電圧の比から求められる。歪み率を算出するため、故障検出回路27Aは、出力電流制御回路25から出力電圧指令値Voを受ける。図12は、図11に示した故障検出回路27Aの構成図である。図12を参照して、故障検出回路27Aは、歪み率算出部41と、リミット値生成回路42と、比較器43,44と、OR回路45と、RSフリップフロップ46と、タイマー47とを備える。歪み率算出部41は、各相の電圧センサ8によって検出された電圧Voを受けて、d軸成分およびq軸成分を生成する。歪み率算出部41は、出力電流制御回路25から出力電圧指令値Voを受けて、出力電圧指令値Voのd軸成分およびq軸成分を生成する。さらに歪み率算出部41は、d軸成分およびq軸成分の各々について、指令値に対する実際の出力電圧の比率を算出し、歪み率がない場合の比率=1から、算出された比率を減算する。これにより、d軸成分およびq軸成分の各々の歪み率が算出される。d軸成分の歪み率は比較器43に与えられ、q軸成分の歪み率は比較器44に与えられる。リミット値生成回路42は、d軸成分の歪み率およびq軸成分の歪み率のリミット値を生成する。この実施の形態では、d軸成分の歪み率のリミット値とq軸成分の歪み率のリミット値とは共通である。リミット値は、特に限定されないが、たとえば5である。なお、d軸成分とq軸成分とでリミット値が異なっていてもよい。比較器43は、d軸成分の歪み率とリミット値とを比較する。比較器44は、q軸成分の歪み率とリミット値とを比較する。d軸成分の歪み率がリミット値を上回る場合、比較器43が1を出力する。q軸成分の歪み率がリミット値を上回る場合、比較器44が1を出力する。なお、比較器43,44の各々は、対応する成分の歪み率がリミット値を下回る場合には0を出力する。OR回路45は、比較器43の出力および比較器44の出力の論理和を生成する。OR回路45の出力はRSフリップフロップ46のS端子に入力される。比較器43の出力および比較器44の出力の少なくとも一方が1である場合、OR回路45の出力が1となる。これにより、RSフリップフロップ46の出力Q端子からの出力が1となる。RSフリップフロップ46の出力はゲート制御回路26に送られるとともに、タイマー47に送られる。タイマー47は、RSフリップフロップ46の出力が1になると起動されて、所定の時間たとえば1秒の後に1を出力する。1を出力した後に、タイマー47の出力は0に戻る。タイマー47の出力はRSフリップフロップ46のR端子に入力される。タイマー47の出力が1となることにより、RSフリップフロップ46の出力がリセットされて0に戻る。すなわち、比較器43の出力および比較器44の出力の少なくとも一方が1である場合、タイマー47によって設定された所定の時間の間、RSフリップフロップ46の出力が1に保たれ、その後リセットされる。なお、比較器43の出力および比較器44の出力がともに0である場合には、RSフリップフロップ46の出力が0に保たれる。ACスイッチ素子Q2,Q3が正常である場合、出力電圧のd軸成分およびq軸成分は一定値である。しかしながらACスイッチ素子Q2あるいはQ3が開放故障した場合、その故障したACスイッチ素子は、本来オンすべき期間にオンすることができない。このために、出力電圧のd軸成分およびq軸成分に歪みが生じる。歪み率がリミット値を上回ることによって、故障検出回路27Aは、ACスイッチ素子Q2あるいはQ3の開放故障を検出する。比較器43,44、OR回路45、RSフリップフロップ46およびタイマー47は、d軸成分の歪み率が上限値を超えた場合、および、q軸成分の歪み率が上限値を超えた場合の少なくとも一方の場合に、メイン素子Q1,Q4およびACスイッチ素子Q2,Q3をオフするための信号を生成する信号生成回路を構成する。実施の形態2によれば、実施の形態1と同様の効果が得られる。また、実施の形態2によれば、電圧センサ8を、メイン素子Q1,Q4およびACスイッチ素子Q2,Q3の制御だけでなく、ACスイッチ素子Q2またはQ3の開放故障の検出にも用いる。したがって実施の形態2によれば、ACスイッチ素子Q2,Q3に流れる電流を検出する電流センサを不要としながら、ACスイッチ素子Q2またはQ3の開放故障を検出できる。さらに実施の形態2によれば、出力電圧のd軸成分およびq軸成分の歪み率に基づいてACスイッチ素子の開放故障が検出される。出力電圧として三相交流電圧をそのまま用いる場合、三相交流電圧が時間的に変化するために歪みを検出することが難しい可能性がある。これに対して、ACスイッチ素子の正常時には、d軸成分およびq軸成分は一定値である。従って実施の形態2によれば、d軸成分またはq軸成分の歪み率を検出することで出力電圧の歪みの検出が容易になる。[実施の形態3]実施の形態3では、実施の形態1と実施の形態2とを組み合わせてACスイッチ素子Q2またはQ3の開放故障を検出する。図13は、本発明の実施の形態3による電力変換装置が備える3つのユニットのうちのU相ユニットの構成を説明するための図である。なお、残りの2つのユニットの構成は、図13に示されたU相ユニットの構成と同じである。図2および図13を参照して、実施の形態3に係る電力変換装置では、各ユニットの構成は実施の形態1と同様である。ただし制御回路10に代えて制御回路10Bを備える点において、実施の形態3に係る電力変換装置は実施の形態1に係る電力変換装置と異なっている。なお、実施の形態3に係る電力変換装置の他の部分の構成は、実施の形態1に係る電力変換装置の対応する部分の構成と同様であるので以後の説明は繰り返さない。図14は、図13に示した制御回路10Bの構成例を示した機能ブロック図である。図3および図14を参照して、制御回路10Bは、故障検出回路27に代えて故障検出回路27Bを備える点において制御回路10と異なる。制御回路10Bの他の部分の構成は、制御回路10の対応する部分の構成と同様であるので以後の説明は繰り返さない。図15は、図14に示した故障検出回路27Bの構成図である。図15を参照して、故障検出回路27Bは、故障検出回路27と、故障検出回路27Aと、OR回路51とを備える。故障検出回路27は図7に示した構成を有する。故障検出回路27Aは図12に示した構成を有する。OR回路51は、故障検出回路27の出力と故障検出回路27Aの出力との論理和を生成する。OR回路51の出力は、ゲート制御回路26に与えられる。図15に示された構成によれば、実施の形態1によるACスイッチ素子の故障の検出と、実施の形態2によるACスイッチ素子の故障の検出とが組み合わされる。したがって、ACスイッチ素子の故障をより確実に検出することができる。なお、上記の各実施の形態では、直流電力から三相交流に電力変換を行なう構成について説明したが、三相交流から直流電力に電力変換を行なう構成にも本発明を適用することが可能である。また、たとえばユニットの数を2つとすることで、直流電力と単相交流との間で電力変換を行なう構成にも本発明は適用可能である。今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施の形態の説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。"