"永久磁石と、前記永久磁石により直流磁界が印加されるマイクロ波用磁性体と、前記マイクロ波用磁性体に、互いに電気的に絶縁状態で交差して配置された少なくとも二つの中心電極と、整合用容量素子と、前記中心電極、前記整合用容量素子を接続するための配線導体が表面に形成された回路基板と、を備え、前記回路基板の表面に形成された少なくとも一つの配線導体と対向する浮き導体が前記回路基板の内部に形成されており、前記少なくとも一つの配線導体と前記浮き導体との間に容量が形成されていること、を特徴とする非可逆回路素子。永久磁石と、前記永久磁石により直流磁界が印加されるマイクロ波用磁性体と、前記マイクロ波用磁性体に、互いに電気的に絶縁状態で交差して配置された少なくとも二つの中心電極と、整合用容量素子と、前記中心電極、前記整合用容量電極を接続するための配線導体が表面及び内部に形成された回路基板と、を備え、前記回路基板の表面に形成された少なくとも一つの配線導体と前記回路基板の内部に形成された少なくとも一つの配線導体との間に浮き導体が形成されており、前記二つの配線導体と前記浮き導体との間に容量が形成されていること、を特徴とする非可逆回路素子。前記マイクロ波用磁性体に、互いに電気的に絶縁状態で交差して配置された第1中心電極と第2中心電極とを備え、前記第1中心電極は、一端が入力ポートに接続され、他端が出力ポートに接続され、前記第2中心電極は、一端が出力ポートに接続され、他端がグランドポートに接続され、前記入力ポートと前記出力ポートとの間に終端抵抗が接続され、前記整合用容量素子は前記入力ポートを前記入力ポートとの間に接続されており、前記配線導体と前記浮き導体との間に形成された容量は前記入力ポートと前記出力ポートとの間に接続されていること、を特徴とする請求項1又は請求項2に記載の非可逆回路素子。前記浮き導体の幅が前記配線導体の幅よりも大きいこと、を特徴とする請求項1ないし請求項3のいずれかに記載の非可逆回路素子。永久磁石と、前記永久磁石により直流磁界が印加されるマイクロ波用磁性体と、前記マイクロ波用磁性体に、互いに電気的に絶縁状態で交差して配置された少なくとも二つの中心電極と、整合用容量素子と、前記中心電極、前記整合用容量電極を接続するための配線導体が表面及び内部に形成された回路基板と、を備え、前記回路基板の表面に形成された少なくとも一つの配線導体と前記回路基板の内部に形成された少なくとも一つの配線導体とが互いに対向して容量が形成されていること、を特徴とする非可逆回路素子。前記マイクロ波用磁性体に、互いに電気的に絶縁状態で交差して配置された第1中心電極と第2中心電極とを備え、前記第1中心電極は、一端が入力ポートに接続され、他端が出力ポートに接続され、前記第2中心電極は、一端が出力ポートに接続され、他端がグランドポートに接続され、前記入力ポートと前記出力ポートとの間に終端抵抗が接続され、前記整合用容量素子は前記入力ポートを前記入力ポートとの間に接続されており、回路基板の表面及び内部に形成された前記配線導体の間に形成された容量は前記入力ポートと前記出力ポートとの間に接続されていること、を特徴とする請求項5に記載の非可逆回路素子。本発明の目的は、アイソレーションの中心周波数のばらつきを極力抑制できる非可逆回路素子を提供することにある。前記目的を達成するため、本発明の第1の形態である非可逆回路素子は、永久磁石と、前記永久磁石により直流磁界が印加されるマイクロ波用磁性体と、前記マイクロ波用磁性体に、互いに電気的に絶縁状態で交差して配置された少なくとも二つの中心電極と、整合用容量素子と、前記中心電極、前記整合用容量素子を接続するための配線導体が表面に形成された回路基板と、を備え、前記回路基板の表面に形成された少なくとも一つの配線導体と対向する浮き導体が前記回路基板の内部に形成されており、前記少なくとも一つの配線導体と前記浮き導体との間に容量が形成されていること、を特徴とする。本発明の第2の形態である非可逆回路素子は、永久磁石と、前記永久磁石により直流磁界が印加されるマイクロ波用磁性体と、前記マイクロ波用磁性体に、互いに電気的に絶縁状態で交差して配置された少なくとも二つの中心電極と、整合用容量素子と、前記中心電極、前記整合用容量電極を接続するための配線導体が表面及び内部に形成された回路基板と、を備え、前記回路基板の表面に形成された少なくとも一つの配線導体と前記回路基板の内部に形成された少なくとも一つの配線導体との間に浮き導体が形成されており、前記二つの配線導体と前記浮き導体との間に容量が形成されていること、を特徴とする。本発明の第3の形態である非可逆回路素子は、永久磁石と、前記永久磁石により直流磁界が印加されるマイクロ波用磁性体と、前記マイクロ波用磁性体に、互いに電気的に絶縁状態で交差して配置された少なくとも二つの中心電極と、整合用容量素子と、前記中心電極、前記整合用容量電極を接続するための配線導体が表面及び内部に形成された回路基板と、を備え、前記回路基板の表面に形成された少なくとも一つの配線導体と前記回路基板の内部に形成された少なくとも一つの配線導体とが互いに対向して容量が形成されていること、を特徴とする。前記非可逆回路素子においては、回路基板の表面に形成された配線導体の線幅が製造段階で不可避的にばらついてインダクタンス値が変動したとしても、該配線導体は対向する浮き導体又は回路基板の内部に形成された他の配線導体との間に形成される容量の変動によってキャンセルされ、アイソレーションの中心周波数のばらつきが極力抑制されることになる。例えば、配線導体の線幅が設計値よりも細くなるとそのインダクタンス値が大きくなり、同時に配線導体と浮き導体又は他の配線導体との間に形成される容量値は小さくなる。配線導体のインダクタンス値が大きくなるとアイソレーションの中心周波数は低くなり、容量値が小さくなるとアイソレーションの中心周波数は高くなる。また、配線導体の線幅が設計値よりも太くなるとそのインダクタンス値が小さくなり、同時に配線導体と浮き導体又は他の配線導体との間に形成される容量値は大きくなる。配線導体のインダクタンス値が小さくなるとアイソレーションの中心周波数は高くなり、容量値が大きくなるとアイソレーションの中心周波数は低くなる。このように、配線導体のインダクタンス値と容量値のそれぞれの変化は、アイソレーションの中心周波数に対する影響が互いに反対方向に作用するので、アイソレーションの中心周波数の変動量が抑制される。本発明によれば、回路基板の表面に形成された配線導体の線幅が製造段階で不可避的にばらついてインダクタンス値が変動したとしても、アイソレーションの中心周波数のばらつきを極力抑制することができる。以下、本発明に係る非可逆回路素子の実施例について添付図面を参照して説明する。なお、各図において同じ部材、部分には共通する符号を付し、重複する説明は省略する。第1実施例、図1~図6参照第1実施例である2ポート型アイソレータは図1Aに示す基本的な等価回路にて構成されている。即ち、図示しない永久磁石により直流磁界が印加されるフェライト32と、該フェライト32に互いに電気的に絶縁状態で交差して配置された第1中心電極35インダクタンスL1及び第2中心電極36インダクタンスL2とを備えている。第1中心電極35は、一端が入力ポートP1に接続され、他端が出力ポートP2に接続されている。第2中心電極36は、一端が出力ポートP2に接続され、他端がグランドポートP3に接続されている。入力ポートP1と出力ポートP2との間に終端抵抗Rが第1中心電極35と並列に接続され、入力ポートP1と出力ポートP2との間に整合用コンデンサC1が接続され、出力ポートP2とグランドポートP3との間に整合用コンデンサC2が接続されている。さらに、入力端子INと出力ポートP2との間に結合用コンデンサCjが接続され、入力端子INと入力ポートP1との間に入力インピーダンスを整合させるコンデンサCs1が接続され、出力端子OUTと出力ポートP2との間に出力インピーダンスを整合させるコンデンサCs2が接続されている。以上の等価回路からなるアイソレータにおいては、高周波電流が入力端子INに入力されると順方向入力、第2中心電極36に大きな電流が流れ、出力端子OUTへ伝送される。この伝送周波数は第2中心電極36のインダクタンスL2とコンデンサC2とで形成される並列共振回路によって決定される。このとき、終端抵抗RやコンデンサC1にはほとんど高周波電流が流れないため、挿入損失は小さい。また、順方向伝送時において、中心電極35,36間での磁気結合の作用で伝送される信号と、コンデンサCjを介して伝送される信号とが強め合い、伝送信号としては大きくなる。一方、高周波電流が出力端子OUTに入力されると逆方向入力、第1中心電極35のインダクタンスL1とコンデンサC1とで形成される並列共振回路及び終端抵抗Rによって減衰アイソレーションされる。この2ポート型アイソレータは、具体的には、図2に示すように、概略、回路基板20と、フェライト32と一対の永久磁石41とからなるフェライト磁石素子30と、ヨーク10とで構成されている。フェライト32には、図3に示すように、表裏の主面32a,32bに、絶縁材34A,34Bにて互いに電気的に絶縁された第1中心電極35及び第2中心電極36が形成されている。フェライト32は互いに平行な第1主面32a及び第2主面32bを有する直方体形状をなしている。また、永久磁石41はフェライト32に対して磁界を主面32a,32bに垂直方向に印加するように主面32a,32bに対向して、例えば、エポキシ系の接着剤42図2参照を介して接着され、フェライト磁石素子30を形成している。永久磁石41の主面はフェライト32の主面32a,32bと同一寸法であり、互いの外形が一致するように主面どうしを対向させて配置されている。第1中心電極35は導体膜にて形成されている。即ち、図3に示すように、この第1中心電極35は、フェライト32の下面に形成された接続用電極35aに接続された状態で第1主面32aにおいて左下から立ち上がってほぼ水平方向に形成され、右上方に立ち上がって上面の中継用電極35bを介して第2主面32bに回り込む。第2主面32bにおいて、第1中心電極35は、第1主面32aと透視状態でほぼ重なるように形成され、その端部は下面に形成された接続用電極35cに接続されている。このように、第1中心電極35はフェライト32に1ターン巻回されている。そして、第1中心電極35と第2中心電極36とは、間に絶縁材34A,34Bが形成されて互いに絶縁された状態で交差している。中心電極35,36の交差角は必要に応じて設定され、入力インピーダンスや挿入損失が調整されることになる。第2中心電極36は導体膜にて形成されている。この第2中心電極36は、まず、0.5ターン目36aがフェライト32の下面に形成された接続用電極35cと接続された状態で第2主面32bにおいて第1中心電極35と斜めに交差する状態で立ち上がり、上面の中継用電極36bを介して第1主面32aに回り込み、1ターン目36cが第1主面32aにおいて第1中心電極35と直交する状態で形成されている。1ターン目36cの下端部は下面の中継用電極36dを介して第2主面32bに回り込み、1.5ターン目36eが第2主面32bにおいて立ち上がり、上面の中継用電極36fを介して第1主面32aに回り込んでいる。以下同様に、2ターン目36g、中継用電極36h、2.5ターン目36i、中継用電極36j、3ターン目36kがフェライト32の表面にそれぞれ形成されている。3ターン目36kの下端部はフェライト32の下面に形成した接続用電極36lに接続されている。前記接続用電極35a,35c,36lや中継用電極35b,36b,36d,36f,36h,36jは、フェライト32の上下面に形成された凹部に電極用導体を塗布又は充填して形成されている。この種の電極は、マザーフェライト基板に予めスルーホールを形成し、このスルーホールを電極用導体で充填した後、スルーホールを分断する位置でカットすることによって形成される。なお、各種電極はスルーホールに導体膜として形成したものであってもよい。また、多数個取りの手法で製作される場合、マザーフェライト基板に接着剤を介して永久磁石をも積層した状態でカットされることもある。回路基板20は、誘電体基材と導体膜とを積層した多層基板であり、その上面には各種配線導体21~26が形成されている。入力ポートP1電極35aは配線導体21の一部に接続され、出力ポートP2電極35cは配線導体22の一部に接続され、グランドポートP3電極36lは配線導体23の一部に接続されている。コンデンサC1は配線導体21,22間に接続され、コンデンサCs2は配線導体22,24間に接続され、コンデンサCs1は配線導体25,21間に接続され、コンデンサCjは配線導体25,22間に接続され、コンデンサC2は配線導体22,26間に接続されている。終端抵抗Rは配線導体21,22間に接続されている。また、各配線導体21~26は回路基板20の内部で図1Aに示した等価回路を構成するように接続されている。配線導体25はビアホール導体29aを介して回路基板20の下面に引き出され、入力端子INと接続されている。配線導体24はビアホール導体29bを介して回路基板20の下面に引き出され、出力端子OUTと接続されている。配線導体23,26はビアホール導体29c,29dを介して回路基板20の下面に引き出され、グランド端子GNDと接続されている。前記アイソレータにおいては、基本的には、前述のように、コンデンサC1と第1中心電極35のインダクタンスL1とで形成される並列共振回路によってアイソレーションの中心周波数f0が決定される。しかし、実際には第1中心電極35とコンデンサC1とを接続する配線導体21,22が存在するため、該配線導体21,22のインダクタンスLxの大小具体的には線幅の大小によってアイソレーションの中心周波数f0が左右される。そこで、本第1実施例では、図4、図5に示すように、回路基板20の上面に形成された配線導体21,22と対向する浮き導体27を回路基板20の内部に形成している。浮き導体とは、他の回路とは電気的に何ら接続されていない、電気的には独立した導体を意味する。配線導体21,22と浮き導体27との間には容量Cxが形成され、この容量Cxは図1Bに示すように、等価回路としては第1中心電極35やコンデンサC1と並列に挿入される。また、前記インダクタンスLxはコンデンサC1と直列に挿入されることになる。詳しくは、図5に示すように、配線導体21,22のインダクタンスはLx1,Lx2であり、配線導体21と浮き導体27との間に形成される容量はCx1、配線導体22と浮き導体27との間に形成される容量はCx2である。それゆえ、インダクタンスLx及び容量Cxは以下の式で表わせられる。Lx=Lx1Lx2Cx=Cx1Cx2/Cx1Cx2配線導体21,22の線幅が設計値よりも細くなった場合、そのインダクタンスLxが大きくなると同時に容量Cxは小さくなる。インダクタンスLxが大きくなるとアイソレーションの中心周波数f0は低くなり、容量Cxが小さくなるとアイソレーションの中心周波数f0は高くなる。また、配線導体21,22の線幅が設計値よりも太くなった場合、インダクタンスLxが小さくなると同時に容量Cxは大きくなる。インダクタンスLxが小さくなるとアイソレーションの中心周波数f0は高くなり、容量Cxが大きくなるとアイソレーションの中心周波数f0は低くなる。このように、配線導体21,22のインダクタンスLxと容量Cxのそれぞれの変化は、アイソレーションの中心周波数f0に対する影響が互いに反対方向に作用するので、アイソレーションの中心周波数f0の変動量が抑制される。本第1実施例におけるアイソレーション特性を図6Aに示す。この特性は、配線導体21,22の線幅が設計値どおり100μmの場合を曲線Aで示し、線幅が-25μmと細った場合を曲線Bで示し、線幅が25μmと太った場合を曲線Cで示す。但し、曲線Cはほとんど曲線Aと重なっている。比較例として、前記浮き導体27を設けない状態でのアイソレーション特性を図Bに示し、曲線Aは線幅が設計値どうりの100μmの場合、曲線Bは-25μmの場合、曲線Cは25μmの場合をそれぞれ示している。浮き導体27のない比較例では、中心周波数f0が約110MHzの範囲で変動するのに対して、浮き導体27を設けた場合は約10MHz程度まで変動量が抑制されている。一方、配線導体21,22の特性インピーダンスが低くなり、コンデンサC1に直列に接続されるインダクタンスLxが小さくなるので、コンデンサC1の最適な容量値が大きくなる。これにより、前記比較例と本第1実施例とで同じ容量値公差のチップコンデンサC1を用いた場合、本第1実施例のほうが容量値の変化割合が小さくなるので、アイソレーションの中心周波数f0のばらつきがさらに小さくなる。回路基板20に浮き導体27を設けるという技術的思想は、アイソレーションの中心周波数f0の変動量の抑制作用以外にも挿入損失の中心周波数の変動の抑制についても適用可能である。即ち、挿入損失の中心周波数に対しては主にコンデンサC2の容量値が影響する。そこで、コンデンサC2に接続される配線導体22,23についても対向する浮き導体を設けて両者の間に容量を形成することにより、挿入損失の中心周波数の変動を抑制することができる。ところで、前記浮き導体27の幅寸法は配線導体21,22の幅寸法よりも大きいことが好ましい。回路基板20を積層して形成した場合の積みずれによる容量Cxのばらつきが抑制され、ひいてはアイソレーションの中心周波数f0のばらつきが小さくなる。なお、配線導体21,22が回路基板20の内部に形成される場合、浮き導体27は該配線導体21,22の上層、下層のいずれに配置されてもよい。第2実施例、図7及び図8参照第2実施例である2ポート型アイソレータは、図7及び図8に示すように、回路基板20の上面に形成した配線導体22と対向する配線導体21’を回路基板20の内部に形成したものであり、内部の配線導体21’はビアホール導体29e,29fを介して上面の配線導体21と接続されている。即ち、内部の配線導体21’は第1中心電極35の一端入力ポートP1とコンデンサC1とを接続している。本第2実施例の他の構成は前記第1実施例と同様である。本第2実施例においては、図8に示すように、配線導体21’,22がインダクタンスLx1,Lx2を有し、配線導体21’,22の間に容量Cxが形成されることになる。インダクタンスLx1,Lx2及び容量Cxの作用効果は前記第1実施例で説明したとおりである。第3実施例、図9参照第3実施例である2ポート型アイソレータは、図9に示すように、回路基板20の上面に形成した配線導体22と内部に形成した配線導体21との間に浮き導体28を形成したものである。他の構成は前記第1実施例と同様である。配線導体21,22がインダクタンスLx1,Lx2を有し、配線導体22と浮き導体28との間に容量Cx1が形成され、配線導体21と浮き導体28との間に容量Cx2が形成されることになる。インダクタンスLx1,Lx2及び容量CxCx1,Cx2の作用効果は前記第1実施例で説明したとおりである。他の実施例なお、本発明に係る非可逆回路素子は前記実施例に限定するものではなく、その要旨の範囲内で種々に変更することができる。例えば、永久磁石のN極とS極を反転させれば、入力ポートと出力ポートが入れ替わる。また、第1中心電極及び第2中心電極の構成や形状、ターン数などは任意である。コンデンサとしてはチップタイプ以外に単板タイプでもよく、あるいは、回路基板の内部に形成されたものであってもよい。"