"SiC基板と、前記SiC基板上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極とを備えるSiC半導体装置であって、前記ゲート絶縁膜は、前記SiC基板上に形成されたリンを添加したSiO2よりなる第1絶縁膜と、前記第1絶縁膜上に形成された、SiO2よりもリン元素の拡散速度が低く、SiCよりも大きなバンドギャップを持つ材質よりなる第2絶縁膜とを備える、SiC半導体装置。前記第2絶縁膜はSiON膜である、請求項1に記載のSiC半導体装置。前記ゲート絶縁膜は、前記第2絶縁膜上に形成されたSiO2よりなる第3絶縁膜をさらに備える、請求項1又は2に記載のSiC半導体装置。aSiC基板を準備する工程と、b前記SiC基板上にゲート絶縁膜を形成する工程と、c前記ゲート絶縁膜上にゲート電極を形成する工程とを備え、前記工程bは、dSiC基板上にリンを添加したSiO2よりなる第1絶縁膜を形成する工程と、e前記第1絶縁膜上にSiO2よりもリン元素の拡散速度が低く、SiCに比べて大きなバンドギャップを持つ第2絶縁膜を形成する工程とを備える、SiC半導体装置の製造方法。前記工程eは、前記第2絶縁膜としてSiON膜を形成する工程である、請求項4に記載のSiC半導体装置の製造方法。f前記第2絶縁膜上にSiO2よりなる第3絶縁膜を形成する工程をさらに備える、請求項4又は5に記載のSiC半導体装置の製造方法。前記工程dは、g熱酸化またはCVD法により前記SiC基板1上にSiO2膜を形成する工程と、h前記工程gの後、前記SiO2膜を塩化ホスホリルPOCl3含有雰囲気で熱処理する工程と、を備える、請求項4~6のいずれかに記載のSiC半導体装置の製造方法。前記工程dは、i前記SiC基板上にリン元素をイオン注入する工程と、j前記工程iの後、前記SiC基板を熱酸化する工程とを備える、請求項4~6のいずれかに記載のSiC半導体装置の製造方法。前記工程dは、k熱酸化またはCVD法により前記SiC基板上にSiO2膜を形成する工程と、l前記工程kの後、前記SiO2膜にリン元素をイオン注入する工程と、m前記工程lの後、前記SiO2膜を熱処理する工程とを備える、請求項4~6のいずれかに記載のSiC半導体装置の製造方法。前記工程dは、n前記SiC基板1にリン元素をドープしたポリSi膜を堆積する工程と、o前記工程nの後、前記ポリSi膜を熱酸化する工程とを備える、請求項4~6のいずれかに記載のSiC半導体装置の製造方法。界面準位密度を低減するには、1×1021cm3よりも高い濃度のリン元素が必要である。リン元素はSiO2膜中を拡散しやすいことから、SiO2膜の全域に高濃度のリンが存在することになる。SiO2は高濃度のリンを添加したことによって絶縁破壊強度が低下し、ゲート絶縁膜として用いた場合にリーク電流が増加するという問題がある。また、リン元素を含んだSiO2膜は吸湿性が非常に高く、吸湿によりSiO2から酸化リンP2O5が溶出してリン酸を形成し、ゲート絶縁膜中の水素イオン濃度が増加する結果、半導体装置の閾値電圧が変化するという問題もある。また、ゲート電極に多結晶Siを用いた場合、SiO2/Si境界でのリン元素の偏析係数は10であり、SiO2膜から多結晶Siへリン元素が放出し、SiO2膜中のリン濃度の低下とSiC/SiO2界面での欠陥準位の増加が懸念される。本発明は上述の問題点に鑑み、SiC/SiO2界面のトラップ準位を大幅に低減すると共に、絶縁耐力の向上とリーク電流の低減を図り、かつ閾値電圧が安定したSiC半導体装置及びその製造方法の提供を目的とする。本発明のSiC半導体装置は、SiC基板と、前記SiC基板上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極とを備え、前記ゲート絶縁膜は、前記SiC基板上に形成されたリンを添加したSiO2よりなる第1絶縁膜と、前記第1絶縁膜上に形成された、SiO2よりもリン元素の拡散速度が低く、SiCよりも大きなバンドギャップを持つ材質よりなる第2絶縁膜とを備える。本発明のSiC半導体装置の製造方法は、aSiC基板を準備する工程と、b前記SiC基板上にゲート絶縁膜を形成する工程と、c前記ゲート絶縁膜上にゲート電極を形成する工程とを備え、前記工程bは、d前記SiC基板上にリンを添加したSiO2よりなる第1絶縁膜を形成する工程と、e前記第1絶縁膜上にSiO2よりもリン元素の拡散速度が低く、SiCに比べて大きなバンドギャップを持つ第2絶縁膜を形成する工程とを備える。本発明のSiC半導体装置において、ゲート絶縁膜は、前記SiC基板上に形成されたリンを添加したSiO2よりなる第1絶縁膜と、前記第1絶縁膜上に形成された、SiO2よりもリン元素の拡散速度が低く、SiCよりも大きなバンドギャップを持つ材質よりなる第2絶縁膜とを備える。第1絶縁膜に添加したリンにより、SiC基板との間に生じるトラップ準位を大幅に低減すると共に、第2絶縁膜により第1絶縁膜中のリンが拡散することを防ぐので、高い絶縁耐力を保ち、リーク電流が低減され、閾値電圧が安定する。本発明のSiC半導体装置の製造方法において、bSiC基板上にゲート絶縁膜を形成する工程は、d前記SiC基板上にリンを添加したSiO2よりなる第1絶縁膜を形成する工程と、e前記第1絶縁膜上にSiO2よりもリン元素の拡散速度が低く、SiCに比べて大きなバンドギャップを持つ第2絶縁膜を形成する工程とを備える。リンを添加した第1絶縁膜を形成することにより、SiC基板との間に生じるトラップ準位を大幅に低減する。また、第2絶縁膜を形成することにより、第1絶縁膜中のリンが拡散することを防ぐので、高い絶縁耐力を保ち、低リーク電流で、安定した閾値電圧を有するSiC半導体装置の製造が可能である。実施の形態1以下の説明において、半導体層の導電型として第1導電型と第2導電型という語を用いるが、第1導電型がn型であれば第2導電型はp型であり、第1導電型がp型であれば第2導電型はn型である。<構成>図1は、実施の形態1に係るSiC半導体装置であるMOSFETの構造を示す断面図である。本実施の形態に係るMOSFETにおいて、第1導電型のSiC基板1の表面に、第1導電型のSiCからなるドリフト層2が形成される。ドリフト層2の表面には、互いに離間した第2導電型のベース領域3a,3bが形成される。ベース領域3a,3bの表面には、第1導電型のソース領域4a,4bが夫々形成される。また、ゲート絶縁膜が、ベース領域3a,3bの間から露出したドリフト層2上、ベース領域3a,3b上、さらにはソース領域4a,4b上の一部と重なるように形成される。ゲート絶縁膜は、下層の第1絶縁膜5と上層の第2絶縁膜6からなる。第1絶縁膜5はリンを添加したSiO2膜であり、第2絶縁膜6は、例えば酸窒化珪素SiON膜などのSiO2膜よりもリン元素が拡散しにくい絶縁膜で形成される。第1絶縁膜5ではSiO2膜にリンを添加することによって、SiC層との界面に生じるトラップ準位を抑制している。また、第1絶縁膜5上に第2絶縁膜6としてSiON膜を形成することにより、第1絶縁膜5のリンが第2絶縁膜6に拡散しないようにし、ゲート絶縁膜全体として絶縁耐力が低下するのを避けている。ソース領域4a,4b上にはソース電極8a,8bがそれぞれ形成される。SiON膜6上にはゲート電極7が形成される。SiC基板1と、ドリフト層2と、ベース領域3a,3bと、ソース領域4a,4bとにより基体が構成される。基体の裏面にはドレイン電極9が形成される。<動作>ゲート電極7に電圧が印加されると、ゲート電極7直下のベース領域3a,3b表面に反転チャネル層が形成され、ソース領域4a,4bとドリフト層2との間に電荷の流れる経路が形成される。本実施の形態のMOSFETがnチャネルMOSFETである場合、多数キャリアは電子であり、ソース領域4a,4bからドリフト層2へ流れ込む電子は、ドレイン電極9に印加される電圧により形成される電界に従ってドリフト層2及び基板1を介してドレイン電極9に到達する。したがって、ゲート電極7に電圧を印加することにより、ドレイン電極9からソース電極8a,8bに電流が流れる。本実施の形態のMOSFETがpチャネルMOSFETである場合、多数キャリアは正孔であり、ドレイン電極9から注入される正孔が、ドリフト層2を介してベース領域3a,3bに到達し、次いで、ベース領域3a,3b表面に形成された反転チャネル層を介してソース電極8a,8bに印加される電圧により形成される電界に従ってソース領域4a,4bに流れ込む。これにより、正孔がドレイン電極9からソース電極8a,8bに流れる。<製造工程>以下、図1に示すSiC-MOSFETの製造工程について、図2~図9に沿って説明する。まず、図2を参照して、第1導電型のSiC基板1上に、エピタキシャル成長法を用いて第1導電型のSiCエピタキシャル層からなるドリフト層2を形成する。このドリフト層2の厚さは5~50μm程度であればよく、また不純物濃度は1×1015~1×1018cm3である。この条件でドリフト層2を形成することにより、数百Vないし3kV以上の耐圧を有する縦型高耐圧MOSFETを実現する。SiC基板1のエピタキシャル成長させる面としては、0001面、000-1面、11-20面などを用いることができる。また、このSiC基板1のポリタイプとしては、4H、6H、または3Cのいずれかを用いることができる。次に、ドリフト層2の表面にベース領域を形成する領域が露出するように、写真製版技術を用いてレジスト、二酸化珪素、または窒化珪素などによりマスクを形成する。このマスクを不純物注入阻止膜として不純物をイオン注入し、一対の第2導電型のベース領域3a,3bを形成する。図3では、このイオン注入時に用いられるマスクを除去した後の素子の断面構造を示している。ベース領域3a,3bに導入する第2導電型不純物としては、nチャネルMOSFETを製造する場合、例えばボロンBまたはアルミニウムAlが利用可能であり、pチャネルMOSFETを製造する場合、例えばリンPまたは窒素Nを利用することができる。ベース領域3a,3bの深さは、ドリフト層2の厚さを超えないことが要求され、例えば0.5~3μm程度あればよい。また、ベース領域3a,3bの不純物濃度は、ドリフト層2における第1導電型不純物濃度を超える濃度に設定し、例えば1×1017~1×1019cm3程度であればよい。次いで、写真製版技術を用いて基体表面にマスクを形成し、ソース領域形成部分を露出させ、このマスクを不純物注入阻止膜としてベース領域3a,3b内に第1導電型不純物をイオン注入し、第1導電型のソース領域4a,4bをそれぞれ形成する。図4には、ソース領域4a,4b形成用のマスクを除去した後の装置の断面を示している。ソース領域4a,4b内に導入される第1導電型の不純物としては、nチャネルMOSFETを製造する場合、例えばリンPまたは窒素Nを利用することができ、pチャネルMOSFETを製造する場合、例えばボロンBまたはアルミニウムAlを利用することができる。ソース領域4a,4bは、ベース領域3a,3bよりも浅く形成する。ソース領域4a,4bに導入される第1導電型の不純物濃度は、例えば1×1018~1×1021cm3程度であればよい。続いて、熱処理装置により、SiC基体を例えば1300~1900°Cの高温条件下で10秒から1時間程度熱処理を行うことにより、ベース領域3a,3bやソース領域4a,4bに注入したイオンが電気的に活性化される。次に、SiC基体の表面を、例えば水H2Oを含んだ水蒸気雰囲気中で加熱して熱酸化させる。これにより、SiC基体表面に平均厚さが例えば約10nmのSiO2膜を形成する。熱酸化時の酸化温度は1000°C以上であり、好ましくは1100°C以上1300°C以下である。なお、上記のSiO2膜の形成方法は、酸素ガス雰囲気中での加熱や化学気相法を用いたものでもよい。SiO2膜を形成した後、石英管炉内にSiC基体を導入し、処理温度を所定の温度に設定して、塩化ホスホリルPOCl3と酸素O2、窒素N2からなる混合ガス中での熱処理により、第1絶縁膜5としてリンを添加したSiO2膜を形成する図5。ここで、SiO2膜にリン元素を導入する方法としては、POCl3雰囲気で熱処理を行う他、SiO2膜にリン元素をイオン注入しても良い。また、SiO2膜形成前にリン元素をSiC基体にイオン注入し、イオン注入された領域を熱酸化して、第1絶縁膜5を形成しても良いし、SiC基体上にリンを添加したポリSiを堆積させた後、低温でポリSiを酸化して第1絶縁膜5を形成しても良い。SiO2膜にリン元素をイオン注入する場合、例えばSiO2膜の膜厚を10nmとすれば、イオンの加速エネルギーはSiC基板にリン元素が到達しない2.5keV以下であることが望ましい。SiO2膜を形成する前段階でリン元素をSiC基体にイオン注入し、イオン注入された領域を熱酸化して第1絶縁膜5を形成する場合、第1絶縁膜5の膜厚を10nmとすれば、加速エネルギーは0.5keV程度が望ましい。第1絶縁膜5は、通常のSiO2/SiC界面のSiO2側にて観察される炭素原子の析出深さ相当の膜厚があればよく、膜厚は5nm以上あることが望ましい。次に、図6を参照して、化学的気相成長炉CVD炉内にSiC基体を導入し、処理温度を所定の温度に設定してCVD法により、第1絶縁膜5上に、第2絶縁膜6として酸窒化珪素SiON膜を化学気相法により形成する。このCVD炉における材料ガスには、珪素源として例えば、シランSiH4、ジクロロシランSiH2Cl2、四塩化ケイ素SiCl4などを用いることができる。また、窒素源として、例えば窒素N、N2、アンモニアNH3を用いる。第1絶縁膜が一般的なPSGPhosphorussilicateglassであってリン濃度が6~8wtである場合、リン濃度に応じておよそ950~1100°C以上でリフローが起こる。この温度以上になると、堆積されたSiON膜6中にリン元素が拡散しやすくなる。SiO2膜に比べてSiON膜6中でのリン元素の拡散係数は小さいものの、リフローが起こらない温度領域でSiON膜6を堆積することにより、さらにリンの拡散を防ぐことが出来る。SiON膜6における窒素濃度は、リン元素の拡散防止と、バンドギャップ幅の維持の双方を考慮し、1×1020~1×1021cm3とすることが望ましい。なお、第2絶縁膜6としてSiON膜を形成する代わりに、SiO2膜よりリン元素が拡散しにくく、SiCよりもバンドギャップ幅が大きな絶縁膜を形成してもよい。第1絶縁膜5と第2絶縁膜6の合計膜厚がゲート絶縁膜の膜厚となる。MOSFETではゲート絶縁膜厚が閾値電圧や絶縁信頼性に大きく影響を及ぼすことから、合計膜厚は10~100nm程度とすることが望ましい。また、SiC/SiO2界面での欠陥準位の低減には5wt程度のリン濃度が必要であり、このリン濃度のSiO2膜5は1150°C以上でリフローが起こる。そのため、ゲート絶縁膜を形成した後は、1150°C以上の温度遷移をとらないことが望ましい。次いで、SiON膜6上にゲート電極7を成膜し、写真製版技術を用いてゲート電極7のパターニングを行う図7。ゲート電極7は、平面視においてベース領域3a,3bならびにソース領域4a,4bがその両端部に位置し、ベース領域3a,3b間の露出したドリフト層2がその中央に位置するような形状にパターニングされる。またゲート電極7は、平面視において、一対のソース領域4a,4bと例えば10nm~5μmの範囲で重なり合うように形成されるのが望ましい。これにより、ゲート電極7の端部で生じるフリンジ効果の影響を抑制して、均一にベース領域3a,3bの表面に電圧を印加して、確実に反転チャネル層を形成することができる。ゲート電極7の素材としては、n型またはp型のポリSiもしくはポリSiCや、アルミニウム、チタン、モリブデン、タンタル、ニオブ、またはタングステンなどの高融点低抵抗金属を用いることができ、また、高融点低抵抗金属の窒化物が用いられてもよい。ゲート電極7をパターニングした後、リンを添加したSiO2膜5およびSiON膜6の不要部分を、写真製版技術を用いたパターニングやウェットまたはドライエッチングで除去することにより、図8に示すように、ソース領域4a及び4bの表面が露出される。リンを添加したSiO2膜5およびSiON膜6は、ゲート電極7よりも長く形成され、次工程で形成されるソース電極8a,8bとゲート電極7との間を確実に電気的に分離する。次いで、ソース領域4a,4bの露出した部分に、ソース電極8a,8bを成膜、パターニングにより形成する図9。この後、SiC基板1の裏面にドレイン電極9を形成することにより、図1に示す素子構造を有するSiC-MOSFETの主要部が完成する。ソース電極8a,8bとドレイン電極9の素材としては、アルミニウム、ニッケル、チタン、および金などまたはこれらの複合物を用いることができる。また、ソース領域4a,4bとSiC基板1に対するオーミック接触を得るために、ソース電極8a,8bならびにドレイン電極9を形成した後に、1000°C程度の熱処理を行ってもよい。<効果>以上のように、本発明に従う炭化珪素半導体装置の製造方法によれば、酸窒化珪素膜を追加することにより、リン元素がゲート絶縁膜全体に拡散することを防ぎ、ゲート絶縁膜の絶縁破壊強度が著しく低下することはない。また、酸窒化珪素膜が存在することにより、水蒸気がゲート絶縁膜に触れることを防ぎ、ゲート絶縁膜の吸湿による値電圧の変化を抑制することができる。本発明のSiC半導体装置は、SiC基板1と、SiC基板1上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極7とを備え、前記ゲート絶縁膜は、SiC基板1上に形成されたリンを添加したSiO2よりなる第1絶縁膜5と、第1絶縁膜5上に形成された、SiO2よりもリン元素の拡散速度が低く、SiCよりも大きなバンドギャップを持つ材質よりなる第2絶縁膜6とを備える。第1絶縁膜5にリンを添加することによって、SiC層との間に発生する界面準位を抑制し、第2絶縁膜6により第1絶縁膜5に添加したリンが拡散することを防ぐので、高い絶縁耐力を保ち、リーク電流が低減される。また、第2絶縁膜6により水蒸気が第1絶縁膜5に触れることを防ぎ、第1絶縁膜5の吸湿を防ぐので、閾値電圧が安定する。また、第2絶縁膜6をSiON膜とすることにより、第1絶縁膜5に添加したリンが拡散することを防ぐので、高い絶縁耐力を保ち、リーク電流が低減され、閾値電圧が安定する。本実施の形態のSiC半導体装置の製造方法は、aSiC基板1を準備する工程と、bSiC基板1上にゲート絶縁膜を形成する工程と、c前記ゲート絶縁膜上にゲート電極7を形成する工程とを備え、前記工程bは、dSiC基板1上にリンを添加したSiO2よりなる第1絶縁膜5を形成する工程と、e第1絶縁膜5上にSiO2よりもリン元素の拡散速度が低く、SiCに比べて大きなバンドギャップを持つ第2絶縁膜6を形成する工程とを備える。工程dでリンを添加した第1絶縁膜5を形成するので、SiC基板との間に生じるトラップ準位を大幅に低減する。また、工程eで第2絶縁膜を形成することにより、第1絶縁膜中のリンが拡散することを防ぐので、高い絶縁耐力を保ち、低リーク電流で、安定した閾値電圧を有するSiC半導体装置となる。また、第2絶縁膜6により第1絶縁膜5の吸湿を防ぐので、閾値電圧が安定する。また、前記工程eでは第2絶縁膜6としてSiON膜を形成することにより、第1絶縁膜5に添加したリンが拡散することを防ぐので、高い絶縁耐力を保ち、低リーク電流で、安定した閾値電圧を有するSiC半導体装置の製造が可能である。また、前記工程dでは、g熱酸化またはCVD法によりSiC基板1上にSiO2膜を形成する工程と、h前記工程gの後、前記SiO2膜を塩化ホスホリルPOCl3含有雰囲気で熱処理する工程とを備えるので、SiC層との間に生じるトラップ準位を大幅に低減する。あるいは、前記工程dでは、i前記SiC基板1上にリン元素をイオン注入する工程と、j前記工程iの後、前記SiC基板1を熱酸化する工程とを備えるので、SiC層との間に生じるトラップ準位を大幅に低減する。あるいは、前記工程dでは、k熱酸化またはCVD法により前記SiC基板1上にSiO2膜を形成する工程と、l前記工程kの後、前記SiO2膜にリン元素をイオン注入する工程と、m前記工程lの後、前記SiO2膜を熱処理する工程とを備えるので、SiC層との間に生じるトラップ準位を大幅に低減する。あるいは、前記工程dは、nSiC基板1にリン元素をドープしたポリSi膜を堆積する工程と、o前記工程nの後、前記ポリSi膜を熱酸化する工程とを備えるので、SiC層との間に生じるトラップ準位を大幅に低減する。実施の形態2<構成>図10は、実施の形態2に係るSiC半導体装置であるMOSFETの構成を示す断面図である。実施の形態1ではゲート絶縁膜を、リンを添加したSiO2膜5とSiON膜6の積層構造としていたが、実施の形態2ではSiON膜6の上にさらにノンドープのSiO2膜10を形成し、この3層でゲート絶縁膜を構成する。これ以外の点は実施の形態1と同様であるため、説明を省略する。<製造工程>図11~図14に沿って実施の形態2に係るMOSFETの製造工程を説明する。SiC基体にリンを添加したSiO2膜5上にSiON膜6を形成するまでの工程は、図2~図5に示す実施の形態1と同様であるため、説明を省略する。SiON膜6の上面に、SiO2膜10を堆積する図11。次いで、SiO2膜10上にゲート電極7を成膜する図12。ゲート電極7の形成位置は、SiON膜6上にSiO2膜10が存在することを除き、実施の形態1と同様である。また、ゲート電極7の素材も実施の形態1と同様である。その後は、実施の形態1と同様に、SiO2膜10、SiON膜6、リンを添加したSiO2膜5の所定部分を除去してソース電極4a,4bの表面を露出し図13、露出した部分にソース電極8a,8bを成膜及びパターニングにより形成する図14。この後、SiC基板1の裏面にドレイン電極9を形成することにより、図10に示す素子構造を有するSiC-MOSFETを形成する。<効果>本実施の形態のSiC半導体装置において、ゲート絶縁膜は、第2絶縁膜6上に形成されたSiO2よりなる第3絶縁膜10をさらに備えるので、バンドギャップ幅が小さいSiONからなる第2絶縁膜の膜厚を薄くすることができ、ゲート絶縁膜の絶縁破壊強度をゲート絶縁膜がSiO2膜のみからなる場合に近づけることが出来る。また、第2絶縁膜6と第3絶縁膜10の膜厚比を調整することにより、所望の閾値を得ることができる。本実施の形態のSiC半導体装置の製造方法は、第2絶縁膜6上にSiO2よりなる第3絶縁膜10を形成する工程を備えるので、ゲート絶縁膜の絶縁破壊強度をゲート絶縁膜がSiO2膜のみからなる場合に近づけることが出来る。また、第2絶縁膜6と第3絶縁膜10の膜厚比を調整することにより、所望の閾値を得ることができる。"