"制御端子及び出力端子を有するスイッチング素子と、前記制御端子と前記出力端子との間の電圧が臨界電圧以下に維持されるように、駆動電圧が目標レベルに達するのにかかる上昇時間を制御する制御部と、を含み、前記制御端子と前記出力端子との間の電圧が、前記臨界電圧より高ければ、前記制御端子と前記出力端子との間に漏れ電流が発生し、前記駆動電圧は、前記スイッチング素子を制御する電圧であることを特徴とする電源装置。前記制御部は、前記出力端子の電圧を基にして、前記駆動電圧の前記上昇時間を制御することを特徴とする請求項1に記載の電源装置。前記制御部は、前記出力端子の電圧を基にして、前記駆動電圧の前記上昇時間を延長させることを特徴とする請求項2に記載の電源装置。前記制御部は、前記出力端子の電圧と前記駆動電圧との差を基にして、フィードバック信号を生成するフィードバック部と、前記フィードバック信号を基にして、前記制御端子に前記駆動電圧を選択的に印加する駆動部と、を含むことを特徴とする請求項2に記載の電源装置。前記駆動部は、前記フィードバック信号を基にして、第1ノードに電源電圧を提供する電源電圧提供部と、外部から入力された制御信号を基にして、前記第1ノードの電圧及び接地電圧のうち一つを、前記制御端子に印加する駆動電圧提供部と、を含むことを特徴とする請求項4に記載の電源装置。前記フィードバック部は、前記駆動電圧の前記上昇時間を短縮させる正のフィードバック信号を提供し、前記上昇時間を延長させる負のフィードバック信号を提供することを特徴とする請求項5に記載の電源装置。前記電源電圧提供部は、前記正のフィードバック信号が提供される場合、前記第1ノードに前記電源電圧を提供し、前記負のフィードバック信号が提供される場合、前記第1ノードに前記電源電圧を提供しないことを特徴とする請求項6に記載の電源装置。前記フィードバック部は、前記出力端子の電圧と前記臨界電圧とを加算し、加算電圧を生成する電圧加算部と、前記加算電圧と前記駆動電圧との比較を基にして、前記フィードバック信号を生成する比較器と、を含み、前記比較器は、前記加算電圧が、前記駆動電圧より高ければ、正のフィードバック信号を生成し、前記加算電圧が、前記駆動電圧ほど高くなければ、負のフィードバック信号を生成することを特徴とする請求項4に記載の電源装置。前記フィードバック部は、前記臨界電圧を分配し、前記臨界電圧より低い電圧レベルを有する分配電圧を生成する電圧分配部と、前記出力端子の電圧と前記分配電圧とを加算し、加算電圧を生成する電圧加算部と、前記加算電圧と前記駆動電圧との比較を基にして、前記フィードバック信号を生成する比較器と、を含み、前記比較器は、前記加算電圧が、前記駆動電圧より高ければ、正のフィードバック信号を生成し、前記加算電圧が、前記駆動電圧ほど高くなければ、負のフィードバック信号を生成することを特徴とする請求項4に記載の電源装置。前記フィードバック部は、前記臨界電圧を分配し、前記臨界電圧より低い電圧レベルを有する第1分配電圧を生成する第1電圧分配部と、前記出力端子の電圧と前記第1分配電圧とを加算し、加算電圧を生成する電圧加算部と、前記加算電圧を分配し、前記加算電圧より低い電圧レベルを有する第2分配電圧を生成する第2電圧分配部と、前記駆動電圧を分配し、前記駆動電圧より低い電圧レベルを有する第3分配電圧を生成する第3電圧分配部と、前記第2分配電圧と前記第3分配電圧との比較を基にして、前記フィードバック信号を生成する比較器と、を含み、前記比較器は、前記第2分配電圧が、前記第3分配電圧より高ければ、正のフィードバック信号を生成し、前記第2分配電圧が、前記第3分配電圧ほど高くなければ、負のフィードバック信号を生成することを請求項4に記載の特徴とする電源装置。前記フィードバック部は、前記駆動電圧から前記臨界電圧を減算し、減算電圧を生成する電圧減算部と、前記減算電圧と前記出力端子の電圧との比較を基にして、前記フィードバック信号を生成する比較器と、を含み、前記比較器は、前記出力端子の電圧が、前記減算電圧より高ければ、正のフィードバック信号を生成し、前記出力端子の電圧が、前記減算電圧ほど高くなければ、負のフィードバック信号を生成することを特徴とする請求項4に記載の電源装置。前記フィードバック部は、前記臨界電圧を分配し、前記臨界電圧より低い電圧レベルを有する分配電圧を生成する電圧分配部と、前記駆動電圧から前記分配電圧を減算し、減算電圧を生成する電圧減算部と、前記減算電圧と前記出力端子の電圧との比較を基にして、前記フィードバック信号を生成する比較器と、を含み、前記比較器は、前記出力端子の電圧が、前記減算電圧より高ければ、正のフィードバック信号を生成し、前記出力端子の電圧が、前記減算電圧ほど高くなければ、負のフィードバック信号を生成することを特徴とする請求項4に記載の電源装置。前記フィードバック部は、前記臨界電圧を分配し、前記臨界電圧より低い電圧レベルを有する第1分配電圧を生成する第1電圧分配部と、前記駆動電圧から前記第1分配電圧を減算し、減算電圧を生成する電圧減算部と、前記減算電圧を分配し、前記減算電圧より低い電圧レベルを有する第2分配電圧を生成する第2電圧分配部と、前記出力端子の電圧を分配し、前記出力端子の電圧より低い電圧レベルを有する第3分配電圧を生成する第3電圧分配部と、前記第2分配電圧と前記第3分配電圧との比較を基にして、前記フィードバック信号を生成する比較器と、を含み、前記比較器は、前記第3分配電圧が、前記第2分配電圧より高ければ、正のフィードバック信号を生成し、前記第3分配電圧が、前記第2分配電圧ほど高くなければ、負のフィードバック信号を生成することを特徴とする請求項4に記載の電源装置。前記制御部は、前記出力端子の電圧を基にして、フィードバック信号を生成するフィードバック部と、前記フィードバック信号を基にして、各ステップの幅及び高さのうち少なくとも一つが変化するマルチステップ波形を有する前記駆動電圧を、前記制御端子に提供する駆動部と、を含むことを特徴とする請求項2に記載の電源装置。前記フィードバック信号は、前記出力端子の電圧が上昇するにつれて、順次にオン/オフになる複数のパルスを含むパルス信号であることを特徴とする請求項14に記載の電源装置。前記複数のパルスは、前記マルチステップ波形の次のステップに該当する電圧が、前記制御端子に印加される時点を決定することを特徴とする請求項15に記載の電源装置。前記フィードバック部は、前記出力端子の電圧をアナログ値からデジタル値に変換するアナログデジタル変換部と、前記デジタル値によって、それぞれオン/オフになる複数のパルスを含むパルス信号を出力するパルス生成部と、を含むことを特徴とする請求項14に記載の電源装置。前記パルス生成部は、前記出力端子の電圧の傾きに反比例するように、前記複数のパルスそれぞれのパルス幅を調節することを特徴とする請求項17に記載の電源装置。前記駆動部は、互いに異なるレベルの電圧を生成する複数の電圧生成部と、前記フィードバック信号を基にして、前記複数の電圧生成部のうち一つで生成される電圧を前記駆動電圧として、前記制御端子に提供する駆動電圧提供部と、を含むことを特徴14とする請求項に記載の電源装置。前記駆動電圧提供部は、前記複数の電圧生成部にそれぞれ連結される複数のスイッチを含み、前記複数のスイッチは、前記フィードバック信号を基にして、それぞれオン/オフになることを特徴とする請求項19に記載の電源装置。前記スイッチング素子は、ゲート、ソース及びドレインを有するトランジスタを含み、前記制御端子は、前記ゲートに対応し、前記出力端子は、前記ソースに対応することを特徴とする請求項1に記載の電源装置。前記トランジスタは、窒化ガリウムGaN及び炭化シリコンSiCのうち一つによって形成されたHFETheterojunctionfieldeffecttransistor及びHEMThighelectronmobilitytransistorのうち1つであることを特徴とする請求項21に記載の電源装置。請求項1から請求項22のうちいずれか1項に記載の電源装置を含む電気的構成要素を含む車両であって、前記電源装置は、バッテリからの供給電圧に対して、アップコンバーティング、ダウンコンバーティング及びインバーティングのうち少なくとも一つを行って電源電圧を生成し、前記電源装置は、前記電源電圧によって前記車両を駆動する電気モータを含むことを特徴とする車両。請求項1から請求項22のうちいずれか1項に記載の電源装置を含む電気装置であって、前記電源装置は、供給電圧に対して、アップコンバーティング、ダウンコンバーティング及びインバーティングのうち少なくとも一つを行って電源電圧を生成し、前記電源装置は、前記電源電圧を受信し、前記電源電圧によって動作する電気回路を含むことを特徴とする電気装置。ゲート駆動回路であって、トランジスタのソース電圧を基にして、ゲート駆動電圧を制御するためのフィードバック信号を生成するフィードバック部と、前記トランジスタのゲートとソースとの間の電圧が臨界電圧以下になるように、前記フィードバック信号を基にして、前記ゲート駆動電圧が目標レベルに達するのにかかる上昇時間を制御するゲート駆動部と、を含み、前記ゲートと前記ソースとの間の電圧が、前記臨界電圧より高ければ、前記ゲートとソースとの間に漏れ電流が発生することを特徴とするゲート駆動回路。前記ゲート駆動部は、前記フィードバック信号を基にして、前記ゲートに前記ゲート駆動電圧を選択的に提供することを特徴とする請求項25に記載のゲート駆動回路。前記ゲート駆動部は、前記フィードバック信号を基にして、各ステップの幅及び高さのうち少なくとも一つが変化するマルチステップ波形を有する前記ゲート駆動電圧を、前記ゲートに印加することを特徴とする請求項25に記載のゲート駆動回路。本発明が解決しようとする課題は、比較的高電圧で利用する電源装置に含まれたスイッチング素子で発生しうる漏れ電流を低減させることができる電源装置を提供するところにある。また、本発明が解決しようとする他の課題は、トランジスタにおいて、ゲートとソースとの間に発生しうる漏れ電流を低減させることができるゲート駆動回路を提供するところにある。また、本発明が解決しようとする他の課題は、電源装置を含む電気装置及びシステムを提供するところにある。前記課題を解決するための本発明のこと実施形態による電源装置は、制御端子及び出力端子を有するスイッチング素子と、及び前記制御端子と前記出力端子との間の電圧が臨界電圧以下に維持されるように、駆動電圧が目標レベルに達するのにかかる上昇時間を制御する制御部と、を含み、前記制御端子と前記出力端子との間の電圧が、前記臨界電圧より高ければ、前記制御端子と前記出力端子との間に漏れ電流が発生し、前記駆動電圧は、前記スイッチング素子を制御する電圧である。一部の実施形態において、前記制御部は、前記出力端子の電圧を基として、前記駆動電圧の前記上昇時間を制御することができる。一部の実施形態において、前記制御部は、前記出力端子の電圧を基として、前記駆動電圧の前記上昇時間を延長させることができる。一部の実施形態において、前記制御部は、前記出力端子の電圧と前記駆動電圧との差を基にして、フィードバック信号を生成するフィードバック部と、前記フィードバック信号を基にして、前記制御端子に前記駆動電圧を選択的に印加する駆動部と、を含むことができる。一部の実施形態において、前記駆動部は、前記フィードバック信号を基にして、第1ノードに電源電圧を提供する電源電圧提供部と、外部から入力された制御信号を基にして、前記第1ノードの電圧及び接地電圧のうち一つを、前記制御端子に印加する駆動電圧提供部と、を含むことができる。一部の実施形態において、前記フィードバック部は、前記駆動電圧の前記上昇時間を短縮させる正のフィードバック信号を提供し、前記上昇時間を延長させる負のフィードバック信号を提供することができる。一部の実施形態において、前記電源電圧提供部は、前記正のフィードバック信号が提供される場合、前記第1ノードに前記電源電圧を提供し、前記負のフィードバック信号が提供される場合、前記第1ノードに前記電源電圧を提供しなくなる。一部の実施形態において、前記フィードバック部は、前記出力端子の電圧と前記臨界電圧とを加算して、加算電圧を生成する電圧加算部と、前記加算電圧と前記駆動電圧との比較を基にして、前記フィードバック信号を生成する比較器と、を含み、前記比較器は、前記加算電圧が、前記駆動電圧より高ければ、正のフィードバック信号を生成し、前記加算電圧が、前記駆動電圧ほど高くなければ、負のフィードバック信号を生成することができる。一部の実施形態において、前記フィードバック部は、前記臨界電圧を分配し、前記臨界電圧より低い電圧レベルを有する分配電圧を生成する電圧分配部と、前記出力端子の電圧と前記分配電圧とを加算して、加算電圧を生成する電圧加算部と、前記加算電圧と前記駆動電圧との比較を基にして、前記フィードバック信号を生成する比較器と、を含み、前記比較器は、前記加算電圧が、前記駆動電圧より高ければ、正のフィードバック信号を生成し、前記加算電圧が、前記駆動電圧ほど高くなければ、負のフィードバック信号を生成することができる。一部の実施形態において、前記フィードバック部は、前記臨界電圧を分配し、前記臨界電圧より低い電圧レベルを有する第1分配電圧を生成する第1電圧分配部と、前記出力端子の電圧と前記第1分配電圧とを加算して、加算電圧を生成する電圧加算部と、前記加算電圧を分配し、前記加算電圧より低い電圧レベルを有する第2分配電圧を生成する第2電圧分配部と、前記駆動電圧を分配し、前記駆動電圧より低い電圧レベルを有する第3分配電圧を生成する第3電圧分配部と、前記第2分配電圧と前記第3分配電圧との比較を基として、前記フィードバック信号を生成する比較器と、を含み、前記比較器は、前記第2分配電圧が、前記第3分配電圧より高ければ、正のフィードバック信号を生成し、前記第2分配電圧が、前記第3分配電圧ほど高くなければ、負のフィードバック信号を生成することができる。一部の実施形態において、前記フィードバック部は、前記駆動電圧から前記臨界電圧を減算して、減算電圧を生成する電圧減算部と、前記減算電圧と前記出力端子の電圧との比較を基にして、前記フィードバック信号を生成する比較器と、を含み、前記比較器は、前記出力端子の電圧が、前記減算電圧より高ければ、正のフィードバック信号を生成し、前記出力端子の電圧が、前記減算電圧ほど高くなければ、負のフィードバック信号を生成することができる。一部の実施形態において、前記フィードバック部は、前記臨界電圧を分配し、前記臨界電圧より低い電圧レベルを有する分配電圧を生成する電圧分配部と、前記駆動電圧から前記分配電圧を減算して、減算電圧を生成する電圧減算部と、前記減算電圧と前記出力端子の電圧との比較を基にして、前記フィードバック信号を生成する比較器と、を含み、前記比較器は、前記出力端子の電圧が、前記減算電圧より高ければ、正のフィードバック信号を生成し、前記出力端子の電圧が、前記減算電圧ほど高くなければ、負のフィードバック信号を生成することができる。一部の実施形態において、前記フィードバック部は、前記臨界電圧を分配し、前記臨界電圧より低い電圧レベルを有する第1分配電圧を生成する第1電圧分配部と、前記駆動電圧から前記第1分配電圧を減算して、減算電圧を生成する電圧減算部と、前記減算電圧を分配し、前記減算電圧より低い電圧レベルを有する第2分配電圧を生成する第2電圧分配部と、前記出力端子の電圧を分配し、前記出力端子の電圧より低い電圧レベルを有する第3分配電圧を生成する第3電圧分配部と、前記第2分配電圧と前記第3分配電圧との比較を基にして、前記フィードバック信号を生成する比較器と、を含み、前記比較器は、前記第3分配電圧が、前記第2分配電圧より高ければ、正のフィードバック信号を生成し、前記第3分配電圧が、前記第2分配電圧ほど高くなければ、負のフィードバック信号を生成することができる。一部の実施形態において、前記制御部は、前記出力端子の電圧を基にして、フィードバック信号を生成するフィードバック部と、前記フィードバック信号を基にして、各ステップの幅及び高さのうち少なくとも一つが変化するマルチステップ波形を有する前記駆動電圧を、前記制御端子に提供する駆動部と、を含むことができる。一部の実施形態において、前記フィードバック信号は、前記出力端子の電圧が上昇するにつれて、順次にオン/オフになる複数のパルスを含むパルス信号でありうる。一部の実施形態において、前記複数のパルスは、前記マルチステップ波形の次のステップに該当する電圧が、前記制御端子に印加される時点を決定することができる。一部の実施形態において、前記フィードバック部は、前記出力端子の電圧をアナログ値からデジタル値に変換するアナログデジタル変換部と、前記デジタル値によって、それぞれオン/オフになる複数のパルスを含むパルス信号を出力するパルス生成部と、を含むことができる。一部の実施形態において、前記パルス生成部は、前記出力端子の電圧の傾きに反比例するように、前記複数のパルスそれぞれのパルス幅を調節することができる。一部の実施形態において、前記駆動部は、互いに異なるレベルの電圧を生成する複数の電圧生成部と、前記フィードバック信号を基にして、前記複数の電圧生成部のうち一つで生成される電圧を前記駆動電圧として前記制御端子に提供する駆動電圧提供部と、を含むことができる。一部の実施形態において、前記駆動電圧提供部は、前記複数の電圧生成部にそれぞれ連結される複数のスイッチを含み、前記複数のスイッチは、前記フィードバック信号を基にして、それぞれオン/オフされうる。一部の実施形態において、前記スイッチング素子は、ゲート、ソース及びドレインを有するトランジスタを含み、前記制御端子は、前記ゲートに対応し、前記出力端子は、前記ソースに対応しうる。一部の実施形態において、前記トランジスタは、窒化ガリウムGaN及び炭化シリコンSiCのうち一つによって形成されたHFETheterojunctionfieldeffecttransistor及びHEMThighelectronmobilitytransistorのうち一つでありうる。また、前記課題を解決するための本発明の一実施形態による車両vehicleは、前述の電源装置を含む電気的構成要素を含む車両であり、前記電源装置は、バッテリからの供給電圧に対して、アップコンバーティングupconverting、ダウンコンバーティングdownconverting及びインバーティングのうち少なくとも一つを行って電源電圧を生成し、前記電源装置は、前記電源電圧によって前記車両を駆動する電気モータを含む。また、前記課題を解決するための本発明の一実施形態による電気装置は、前述の電源装置を含む電気装置であって、前記電源装置は、供給電圧に対して、アップコンバーティング、ダウンコンバーティング及びインバーティングのうち少なくとも一つを行って電源電圧を生成し、前記電源装置は、前記電源電圧を受信し、前記電源電圧によって動作する電気回路を含む。また、前記課題を解決するための本発明の一実施形態によるゲート駆動回路は、トランジスタのソース電圧を基にして、ゲート駆動電圧を制御するためのフィードバック信号を生成するフィードバック部と、前記トランジスタのゲートとソースとの間の電圧が臨界電圧以下になるように、前記フィードバック信号を基にして、前記ゲート駆動電圧が目標レベルに達するのにかかる上昇時間を制御するゲート駆動部と、を含み、前記ゲートと前記ソースとの間の電圧が、前記臨界電圧より高ければ、前記ゲートとソースとの間に漏れ電流が発生する。一部の実施形態において、前記ゲート駆動部は、前記フィードバック信号を基にして、前記ゲートに前記ゲート駆動電圧を選択的に提供することができる。一部の実施形態において、前記ゲート駆動部は、前記フィードバック信号を基にして、各ステップの幅及び高さのうち少なくとも一つが変化するマルチステップ波形を有する前記ゲート駆動電圧を前記ゲートに印加できる。本発明によれば、スイッチング素子の制御端子と出力端子との間の電圧が臨界電圧以下になるように、駆動電圧が目標レベルに達するのにかかる上昇時間を制御することによって、制御端子と出力端子との間に漏れ電流が発生しなくなる。これにより、電源装置で漏れ電流によって発生しうるノイズを除去でき、漏れ電流によって発生しうる誤動作を防止でき、パワー消耗を低減させることができる。具体的には、スイッチング素子の出力端子の電圧と制御端子の電圧との差を基にしてフィードバック信号を生成し、生成されたフィードバック信号によって、駆動部のオン/オフを制御することによって、制御端子に駆動電圧を間欠的に提供でき、これによって、制御端子の電圧上昇時間は、出力端子の電圧に適応的に調節することができるので、スイッチング素子で漏れ電流の発生を防止することができる。また、スイッチング素子の出力端子の電圧が上昇するにつれて、順次にオン/オフになる複数のパルスを生成し、生成された複数のパルスを基にして、各ステップの幅及び高さのうち少なくとも一つが変化するマルチステップ波形を有する駆動電圧を提供でき、これによって、制御端子の電圧上昇時間は、出力端子の電圧に適応的に調節することができるので、スイッチング素子で漏れ電流の発生を防止することができる。以下、添付した図面を参照しつつ、本発明による望ましい実施形態について説明することによって、本発明について詳細に説明する。しかし、本発明は、以下で開示される実施形態に限定されるものではなく、互いに異なる多様な形態で具現されるものであり、本実施形態は、ただ本発明の開示を完全なものにするのみであり、当業者に発明の範疇を完全に知らせるために提供されるのである。図面での構成要素は、説明の便宜のためにそのサイズが誇張されていることがある。本明細書で、実施形態は、部unitでもって議論する。しかし、実施形態は、回路circuitと見なすことができる。例えば、図1に図示された制御部20は、制御回路20と言及でき、電源部30は、電源回路30と言及することができる。図1は、本発明の一実施形態による電源装置を概略的に示すブロック図である。図1を参照すれば、電源装置1は、スイッチング素子10、制御部20、電源部30、電荷保存装置例えば、キャパシタ40及び負荷50を含むことができる。本実施形態で、電源装置1は、スイッチング素子10のオン/オフ動作によって、電源部30から供給される電源電圧Vinを負荷50に提供するパワー回路powercircuitであって、このような電源装置1は、車両vehicle/電気自動車electricautomobile例えば、ハイブリッド電気車両HEV、燃料電池車両など及び/または一般電子機器例えば、SMPSswitchingmodepowersupplies、光電池電源装置などに利用されうる。図1には図示されていないが、電源装置1は、少なくとも1つのダイオード、少なくとも1つの抵抗、少なくとも1つのインダクタまたは少なくとも1つのキャパシタをさらに含むことができ、これにより、負荷50に昇圧電圧、強圧電圧及び/またはインバーティングされた電圧を提供することができる。電源部30は、例えば、約10Vないし約1,000Vの高電圧レベルを有する電源電圧Vinを提供することができる。ここで、電源部30は、直列に連結された複数の電源を含むことができるが、例えば、複数の太陽電池solarcell、photovoltaiccell、またはバッテリのような二次電池を含むことができる。スイッチング素子10は、制御部20によってオンon/オフoffになり、電源部30から提供される電源電圧Vinを負荷50に伝達できるが、このとき、スイッチング素子10は、キャパシタ40によって負荷50に平滑化された電圧を伝達することができる。具体的には、スイッチング素子10は、制御端子、入力端子及び出力端子を有することができるが、このとき、制御端子は、制御部20に連結され、入力端子は、電源部30に連結され、出力端子は、負荷50に連結されうる。本実施形態において、スイッチング素子10は、ゲート、ドレイン及びソースを有し、相対的に高電圧に耐えることができる高電圧トランジスタによって具現されうるが、このとき、ゲートは、制御端子に該当し、ドレインは、入力端子に該当し、ソースは、出力端子に該当する。例えば、スイッチング素子10は、窒化ガリウムGaNまたは炭化シリコンSiCなどから具現されるHEMThighelectronmobilitytransistorまたはHFETheterojunctionfieldeffecttransistorでありうる。以下、スイッチング素子10が高電圧トランジスタである場合を例にして説明する。図2は、図1の電源装置で制御部が正常に動作しない場合、スイッチング素子のゲート電圧及びソース電圧を示すグラフである。図2を参照すれば、スイッチング素子10で、ゲート電圧Vgが上昇するにつれて、ソース電圧Vsも上昇する。従って、ゲート電圧Vgの上昇速度は、ソース電圧Vsの上昇速度より速く、これによって、ゲート電圧Vgの傾きは、ソース電圧Vsの傾きより大きい。ゲート電圧Vgが目標レベルVTに達することになれば、ソース電圧Vsも一定の電圧レベルに達することになるが、このとき、ソース電圧Vsは、ゲート電圧Vgよりスイッチング素子10のスレショルド電圧ほど低い電圧レベルを有することが可能である。しかし、他の実施形態において、スイッチング素子10のソース電圧Vsは、ゲート電圧Vgと同じであるか、または実質的に同じレベルに達することもある。スイッチング素子10で、ゲート電圧Vgとソース電圧Vsとの差である△V、すなわち、ゲートとソースとの間の電圧Vgsが臨界電圧VGLより高ければ、ゲートとソースとの間に漏れ電流が流れうる。このとき、臨界電圧VGLは、ゲートとソースとの間に漏れ電流が発生しうる最小電圧レベルである。スイッチング素子10で漏れ電流が発生する場合、電源装置1でノイズnoiseが増大し、電源装置1が誤作動する確率が上昇し、全般的にパワー消耗が増大しうる。特に、スイッチング素子10に印加される電圧が高電圧である場合には、ゲートとソースとの間に流れる漏れ電流の値が大きいために、さらに問題になる。図3は、図1の電源装置で制御部が正常に動作する場合、スイッチング素子のゲート電圧及びソース電圧を示すグラフである。図1及び図3を参照すれば、制御部20は、スイッチング素子10のゲートに駆動電圧を供給し、スイッチング素子10のオン/オフを制御することができる。具体的には、制御部20は、スイッチング素子10のゲートとソースとの間の電圧Vgsが、臨界電圧VGL以下になるように、ゲートに供給される駆動電圧が目標レベルVTに達するのにかかる上昇時間を制御することができる。さらに詳細には、制御部20は、駆動電圧が目標レベルVTに達するのにかかる上昇時間が延長されるように駆動電圧を制御することができる。ゲート電圧Vgが目標レベルVTに達するのにかかる上昇時間が延長されることによって、ゲート電圧Vgの傾きが小さくなることになって、これにより、ゲート電圧Vgの傾きとソース電圧Vsの傾きとの差が減る。従って、ゲート電圧Vgとソース電圧Vsとの差である△Vは、臨界電圧VGL以下になりうるので、スイッチング素子10で、ゲートとソースとの間には、漏れ電流が発生しなくなる。図4は、本発明の他の実施形態による電源装置を概略的に示すブロック図である。図4を参照すれば、電源装置1’は、スイッチング素子10、制御部20、電源部30、電荷保存装置例えば、キャパシタ40及び負荷50を含むことができる。本実施形態による電源装置1’は、図1に図示された電源装置1の変形実施形態であって、重複された説明は省略し、以下では、本実施形態による電源装置1’と図1に図示された電源装置1との差異点を中心に説明する。制御部20は、スイッチング素子10のソースに連結されてソース電圧Vsを感知し、感知されたソース電圧Vsを基にして、ゲートに供給される駆動電圧を制御することができる。具体的には、制御部20は、ソース電圧Vsを基にして、駆動電圧が目標レベルVTに達するのにかかる上昇時間が延長されるように、駆動電圧を制御することができる。このように、制御部20は、スイッチング素子10の出力端子のソースに連結され、ソース電圧Vsに適応的にゲートに供給される駆動電圧を制御することができる。図5は、本発明の一実施形態による図4の制御部を概略的に示すブロック図である。図5を参照すれば、制御部20aは、フィードバック部21及び駆動部22を含むことができ、駆動部22は、電源電圧提供部221及び駆動電圧提供部222を含むことができる。以下では、制御部20aの具体的な動作について詳述する。フィードバック部21は、スイッチング素子10のソース電圧Vsとゲート電圧Vgとを受信し、受信されたソース電圧Vsとゲート電圧Vgとを基にして、フィードバック信号を生成し、駆動部22に提供することができる。具体的には、フィードバック部21は、ゲート電圧Vsとソース電圧Vsとの差が臨界電圧VGLほど高くない場合には、ゲート電圧Vgの上昇時間が短縮されるように、正のフィードバック信号を提供する。しかし、フィードバック部21は、ゲート電圧Vsとソース電圧Vsとの差が臨界電圧VGLより大きい場合には、ゲート電圧Vgの上昇時間が延長されるように、負のフィードバック信号を提供することができる。電源電圧提供部221は、フィードバック部21から提供される正のフィードバック信号に応答して電源電圧を供給し、フィードバック部21から提供される負のフィードバック信号に応答して電源電圧を提供しなくなる。駆動電圧提供部222は、外部から提供される制御信号CONを基にして、接地電圧、または電源電圧提供部221から提供される電源電圧をスイッチング素子10のゲートに駆動電圧として提供することができる。一部の実施形態によれば、フィードバック部21は、ソース電圧Vsとゲート電圧Vgとの差を基にして、フィードバック信号を生成する。駆動部22のターンオン/ターンオフによって電源電圧は、スイッチング素子10のゲートに選択的に提供される。従って、制御信号に対する変更がなくても、ゲート電圧Vsの上昇時間は、ソース電圧Vsに適応的に延長されうる。図6は、図5の制御部の一実施形態を概略的に示す回路図である。図6を参照すれば、フィードバック部21aは、比較器211及び電圧加算部212を含むことができる。以下では、フィードバック部21aの動作について詳述する。電圧加算部212は、ソース電圧Vs及び臨界電圧VGLを受信し、受信されたソース電圧Vs及び臨界電圧VGLを加算して加算電圧を出力できる。ここで、臨界電圧VGLは、スイッチング素子10の電流電圧特性を基にして、あらかじめ設定できる。例えば、スイッチング素子10の電流電圧特性は、経時的なゲート電圧の変化、ゲートとソースとの間の電圧によるゲートとソースとの間の漏れ電流の変化、ドレインとソースとの間の電圧によるドレインとソースとの間の電流変化、スイッチング素子10がターンオンされた場合の抵抗などでありうる。比較器211は、正の入力端子で加算電圧を受信し、負の入力端子でゲート電圧Vsを受信する。比較器211は、受信された加算電圧とゲート電圧Vsとを比較し、フィードバック信号を出力できる。具体的には、比較器211は、加算電圧がゲート電圧Vsより高ければ、正のフィードバック信号を出力し、加算電圧がゲート電圧Vsほど高くなければ、負のフィードバック信号を出力できる。電源電圧提供部221は、正のフィードバック信号に応答し、第1ノードN1に電源電圧VPPを提供し、負のフィードバック信号に応答し、第1ノードN1に電源電圧VPPを提供しなくなる。本実施形態において、電源電圧提供部221は、電源電圧VPPを受信するドレイン、フィードバック部21aからフィードバック信号を受信するゲート、及び第1ノードN1に連結したソースを有するNMOSntypemetaloxidesemiconductorトランジスタによって具現されうる。このとき、NMOSトランジスタは、フィードバック部21aから受信された正のフィードバック信号に応答してターンオンされ、フィードバック部21aから受信された負のフィードバック信号に応答してターンオフされる。駆動電圧提供部222は、外部から提供される制御信号CONを基にして、ゲートに第1ノードN1の電圧または接地電圧を提供することができる。一実施形態において、制御信号CONは、所定周期を有したクロック信号でありうる。他の実施形態において、制御信号CONは、スイッチング素子10をオンにしようとする区間で活性化されるパルス信号でもある。さらに詳細には、駆動電圧提供部222は、第1インバータINV1,第2インバータINV2及び第3インバータINV3、及び第1NMOSトランジスタMN1及び第2NMOSトランジスタMN2を含むことができる。第1NMOSトランジスタMN1は、第1ノードN1に連結されるドレイン、第1インバータINV1の出力端子に連結されるゲートを有することができ、プルアップpullup素子として利用されうる。第2NMOSトランジスタMN2は、第1NMOSトランジスタMN1のソースに連結されるドレイン、第3インバータINV3の出力端子に連結されるゲート、及び接地端子に連結されるソースを有することができ、プルダウンpulldown素子として利用されうる。第1インバータINV1は、制御信号CONを反転し、第1NMOSトランジスタMN1に反転制御信号を出力できる。第2インバータINV2は、制御信号CONを反転し、第3インバータINV3に反転制御信号CON’を出力し、第3インバータINV3は、反転制御信号CON’を反転し、第2NMOSトランジスタMN2に制御信号CONを出力することができる。このとき、駆動電圧提供部222に含まれた第1インバータINV1,第2インバータINV2及び第3インバータINV3は、例示的なものであり、駆動電圧提供部222に含まれたインバータの個数は変更されうる。まず、制御信号CONが論理1である場合、第1インバータINV1は、制御信号CONを反転させて論理0を出力する。第1NMOSトランジスタMN1は、論理0に応答してターンオフされる。第2インバータINV2は、制御信号CONを反転させ、反転制御信号CON’論理0を出力し、第3インバータINV3は、反転制御信号を反転させ、論理1を出力する。第2NMOSトランジスタMN2は、論理1に応答して、ターンオンされる。従って、駆動電圧提供部222は、スイッチング素子10のゲートに接地電圧を提供する。次に、制御信号CONが論理0である場合、第1インバータINV1は、制御信号CONを反転させ、論理1を出力する。第1NMOSトランジスタMN1は、論理1に応答して、ターンオンされる。第2インバータINV2は、制御信号CON論理0を反転させ、反転制御信号CON’論理1を出力し、第3インバータINV3は、反転制御信号CON’を反転させ、論理0を出力する。第2NMOSトランジスタMN2は、論理0に応答して、ターンオフされる。従って、駆動電圧提供部222は、スイッチング素子10のゲートに、第1ノードN1の電圧を提供する。このとき、電源電圧提供部221がターンオンされ、第1ノードN1に電源電圧VPPを提供する場合、駆動電圧提供部222は、ゲートに電源電圧VPPを提供することができる。一方、電源電圧提供部221がターンオフされて、第1ノードN1に電源電圧VPPを提供しない場合、駆動電圧提供部222は、ゲートに電源電圧VPPを提供しない。このように、本実施形態によれば、制御部20aは、制御信号CONを別途に修正せずとも、ソース電圧Vsを基にして、フィードバック部21aから出力されるフィードバック信号を適応的に調節することによって、スイッチング素子10のゲートに提供される駆動電圧を制御することができる。具体的には、制御部20aは、スイッチング素子10のゲート電圧Vgとソース電圧Vsとの差である△Vが臨界電圧VGL以下になるように、ゲートに駆動電圧を間欠的に、または選択的に提供することができる。これによって、スイッチング素子10で、ゲートとソースとの間には、漏れ電流が発生しないか、あるいは抑制されうる。図7は、図5の制御部の他の実施形態を概略的に示す回路図である。図7を参照すれば、フィードバック部21a’は、比較器211、電圧加算部212’及び電圧分配部213を含むことができる。本実施形態によるフィードバック部21a’は、図6に図示されたフィードバック部21aの変形実施形態であるから、重複された説明は省略する。本実施形態によるフィードバック部21a’は、図6に図示されたフィードバック部21aに比べて、電圧分配部213をさらに含む。電圧分配部213は、臨界電圧VGLを分配し、臨界電圧VGLより低いレベルを有する第1分配電圧を出力することができる。ここで、臨界電圧VGLは、スイッチング素子10の電流電圧特性を基に、あらかじめ決定されうる。電圧分配部213は、分配電圧を電圧加算部212’に出力する。電圧加算部212’は、電圧分配部213から出力された分配電圧とソース電圧Vsとを加算して、加算電圧を出力することができる。電圧加算部212’は、加算電圧を比較器212に出力する。比較器211は、正の入力端子で加算電圧を受信し、負の入力端子でゲート電圧Vsを受信する。比較器211は、受信された加算電圧とゲート電圧Vsとを比較し、フィードバック信号を出力することができる。具体的には、比較器211は、加算電圧がゲート電圧Vsより高ければ、正のフィードバック信号を出力し、加算電圧がゲート電圧Vsほど高くなければ、負のフィードバック信号を出力することができる。本実施形態によれば、比較器211は、電圧加算部212’から出力された加算電圧をゲート電圧Vgと比較するので、加算電圧がゲート電圧Vgほど高くなければ、負のフィードバック信号を出力する。従って、電源電圧提供部221は、ターンオフされて、駆動電圧提供部222に電源電圧VPPを提供せず、これによって、駆動電圧提供部222は、制御信号CONに関係なく、スイッチング素子10のゲートに電源電圧VPPを提供しない。従って、スイッチング素子10のゲート電圧Vgは、それ以上上昇せずに、以前レベルを維持できる。このように、本実施形態によれば、制御部20aは、ゲート電圧Vgとソース電圧Vgとの差が大きくなれば、ゲート電圧Vgが、ソース電圧Vsと臨界電圧との和に達する前に、駆動電圧提供部222をオフにすることにより、ゲート電圧Vgをさらに速かに制御することができる。図8は、図5の制御部の他の実施形態を概略的に示す回路図である。図8を参照すれば、フィードバック部21aは、比較器211、電圧加算部212及び第1抵抗R1ないし第6抵抗R6を含むことができる。ここで、第1抵抗R1及び第2抵抗R2は、第1電圧分配部を構成し、第3抵抗R3及び第4抵抗R4は、第2電圧分配部を構成し、第5抵抗R5及び第6抵抗R6は、第3電圧分配部を構成できる。本実施形態によるフィードバック部21aは、図7に図示されたフィードバック部21a’の変形実施形態であるから、重複された説明は省略する。第1電圧分配部R1,R2は、臨界電圧VGLを分配して、電圧加算部212に第1分配電圧を出力することができる。第1分配電圧は、臨界電圧VGLより低いレベルを有する。ここで、臨界電圧VGLは、スイッチング素子10の電流電圧特性を基に、あらかじめ決定されうる。このとき、第1分配電圧は第1抵抗R1及び第2抵抗R2の値によって決定になる。電圧加算部212は、第1電圧分配部R1,R2から出力された第1分配電圧と、ソース電圧Vsとを加算して、加算電圧を出力することができる。第2電圧分配部R3,R4は、電圧加算部212から出力された加算電圧を分配し、加算電圧より低いレベルを有する第2分配電圧を出力することができる。第2電圧分配部R3,R4は、第2分配電圧を比較器211に出力する。このとき、第2分配電圧は、第3抵抗R3及び第4抵抗R4の値によって決定される。第3電圧分配部R5,R6は、ゲート電圧Vgを分配し、ゲート電圧Vgより低いレベルを有する第3分配電圧を出力することができる。第3電圧分配部R5,R6は、第3分配電圧を比較器211に出力する。このとき、第3分配電圧は、第5抵抗R5及び第6抵抗R6の値によって決定される。比較器211は、正の入力端子で第2分配電圧を受信し、負の入力端子で第3分配電圧を受信する。比較器211は、受信された第2分配電圧と第3分配電圧とを比較し、フィードバック信号を出力することができる。具体的には、比較器211は、第2分配電圧が第3分配電圧より高ければ、正のフィードバック信号を出力し、第2分配電圧が第3分配電圧ほど高くなければ、負のフィードバック信号を出力することができる。本実施形態によれば、比較器211は、加算電圧より電圧レベルが低い第2分配電圧と、ゲート電圧Vgより電圧レベルが低い第3分配電圧とを受信するので、制御部20aは、ソース電圧Vsとゲート電圧Vgとをさらに速かに感知でき、これによって、制御部20aは、ゲート電圧Vgをさらに速かに制御することができる。図9は、図5の制御部の他の実施形態を概略的に示す回路図である。図9を参照すれば、フィードバック部21bは、比較器211b及び電圧減算部214を含むことができる。本実施形態によるフィードバック部21bは、図6に図示されたフィードバック部21aの変形実施形態であるから、重複された説明は省略する。本実施形態によるフィードバック部21bは、図6に図示されたフィードバック部21aと比較して、電圧加算部212の代わりに電圧減算部214を含む。電圧減算部214は、ゲート電圧Vg及び臨界電圧VGLを受信し、受信されたゲート電圧Vgから臨界電圧VGLを減算して減算電圧を出力することができる。ここで、臨界電圧VGLは、スイッチング素子10の特性を基にして、あらかじめ設定できる。比較器211bは、正の入力端子でソース電圧Vsを受信し、負の入力端子で減算電圧を受信し、受信されたソース電圧Vsと減算電圧とを比較し、フィードバック信号を出力することができる。具体的には、比較器211bは、ソース電圧Vsが減算電圧より高ければ、正のフィードバック信号を出力し、ソース電圧Vsが減算電圧ほど高くなければ、負のフィードバック信号を出力することができる。図10は、図5の制御部の他の実施形態を概略的に示す回路図である。図10を参照すれば、フィードバック部21b’は、比較器211b、電圧減算部214’及び電圧分配部215を含むことができる。本実施形態によるフィードバック部21b’は、図9に図示されたフィードバック部21bの変形実施形態であるから、重複された説明は省略する。本実施形態によるフィードバック部21b’は、図9に図示されたフィードバック部21bに比べて、電圧分配部215をさらに含む。電圧分配部215は、臨界電圧VGLを分配し、臨界電圧VGLより低いレベルを有する第1分配電圧を出力することができる。ここで、臨界電圧VGLは、スイッチング素子10の電流電圧特性を基に、あらかじめ決定されうる。電圧減算部214は、ゲート電圧Vgから、電圧分配部215から出力された分配電圧を減算し、減算電圧を出力することができる。比較器211bは、正の入力端子でソース電圧Vsを受信し、負の入力端子で減算電圧を受信し、受信されたソース電圧Vsと減算電圧とを比較し、フィードバック信号を出力することができる。具体的には、比較器211bは、ソース電圧Vsが減算電圧より高ければ、正のフィードバック信号を出力し、ソース電圧Vsが減算電圧ほど高くなければ、負のフィードバック信号を出力することができる。図11は、図5の制御部の他の実施形態を概略的に示す回路図である。図11を参照すれば、フィードバック部21bは、比較器211b、電圧減算部214及び第1抵抗R1ないし第6抵抗R6を含むことができる。ここで、第3抵抗R3及び第4抵抗R4は、第1電圧分配部を構成し、第5抵抗R5及び第6抵抗R6は、第2電圧分配部を構成し、第1抵抗R1及び第2抵抗R2は、第3電圧分配部を構成する。本実施形態によるフィードバック部21bは、図10に図示されたフィードバック部21b’の変形実施形態であるから、重複された説明は省略する。第1電圧分配部R3,R4は、臨界電圧VGLを分配し、臨界電圧VGLより低いレベルを有する第1分配電圧を出力することができる。ここで、臨界電圧VGLは、スイッチング素子10の電流電圧特性を基に、あらかじめ決定されうる。このとき、第1分配電圧は、第3抵抗R3及び第4抵抗R4の値によって決定される。電圧減算部214は、ゲート電圧Vgから第1分配電圧を減算し、減算電圧を出力することができる。第2電圧分配部R5,R6は、減算電圧を分配し、減算電圧より低いレベルを有する第2分配電圧を出力することができる。このとき、第2分配電圧は、第5抵抗R5及び第6抵抗R6の値によって決定される。第3電圧分配部R1,R2は、ソース電圧Vsを分配し、ソース電圧Vsより低いレベルを有する第3分配電圧を出力することができる。このとき、第3分配電圧は、第1抵抗R1及び第2抵抗R2の値によって決定される。比較器211bは、正の入力端子で第3分配電圧を受信し、負の入力端子で第2分配電圧を受信する。比較器211は、受信された第2分配電圧と第3分配電圧とを比較し、フィードバック信号を出力することができる。具体的には、比較器211は、第3分配電圧が第2分配電圧より高ければ、正のフィードバック信号を出力し、第3分配電圧が第2分配電圧ほど高くなければ、負のフィードバック信号を出力することができる。図12は、本発明の他の実施形態による図4の制御部の概略的に示すブロック図である。図12を参照すれば、制御部20bは、フィードバック部23及び駆動部24を含むことができ、駆動部24は、電圧生成部241及び駆動電圧提供部242を含むことができる。以下では、制御部20bの具体的な動作について詳述する。フィードバック部23は、スイッチング素子10のソース電圧Vsを感知し、感知されたソース電圧Vsを基にして、フィードバック信号を生成して、駆動部24に提供することができる。このとき、フィードバック信号は、ソース電圧Vsが上昇するにつれて、順次にオン/オフになる複数のパルスを含むパルス信号でありうる。電圧生成部241は、図12には図示されていないが、複数の電圧生成部を含むことができ、これによって、互いに異なるレベルを有する複数の電圧を生成することができる。駆動電圧提供部242は、フィードバック部23から提供されたフィードバック信号によって、電圧生成部241で生成された複数の電圧のうち一つをスイッチング素子10のゲートに提供することができる。これによって、駆動電圧は、フィードバック信号に含まれたパルスを基にして、各ステップの幅及び高さのうち少なくとも一つが変化するマルチステップ波形を有することができる。このように、制御部20bは、ソース電圧Vsが上昇するにつれて、順次にオン/オフになる複数のパルスを基にして、次のレベル例えば、マルチステップ波形を有する駆動電圧で、現在ステップに対する次のステップに該当する電圧が印加される時点を決定することができる。これによって、ゲート電圧Vgの上昇時間すなわち、上昇傾きをソース電圧Vsに適応的に調節することができるので、ゲートとソースとの間の漏れ電流の発生を防止したり、または抑制することができる。図13は、図12の制御部の一実施形態を詳細に示すブロック図である。図13を参照すれば、フィードバック部23は、ソース電圧Vsを感知し、感知されたソース電圧Vsを基にして、フィードバック信号を生成することができるが、このとき、フィードバック信号は、Nビットのパルス信号P<0:N-1>でありうる。例えば、フィードバック信号は、第1パルスP0ないし第6パルスP5を含む6ビットのパルス信号P<0:5>でありうる。しかし、これは、本発明の一例に過ぎず、他の例において、フィードバック信号は、多様に変更されるビットのパルス信号を生成することができる。電圧生成部241は、第1電圧生成部VG1ないし第6電圧生成部VG6を含み、第1電圧生成部VG1ないし第6電圧生成部VG6は、それぞれ第1電圧V1ないし第6電圧V6を生成することができる。このとき、第1電圧V1ないし第6電圧V6は、互いに異なる値を有する。例えば、第1電圧V1は、約300Vであり、第2電圧V2は、約250Vであり、第3電圧V3は、約200Vであり、第4電圧V4は、約150Vであり、第5電圧V5は、約100Vであり、第6電圧V6は、約50Vでありうる。駆動電圧提供部242は、第1NMOSトランジスタMN1ないし第7NMOSトランジスタMN7を含むことができる。第1NMOSトランジスタMN1ないし第6NMOSトランジスタMN6のゲートは、パルス信号を受信するが、具体的には、第1NMOSトランジスタMN1のゲートは、第6パルスP5を受信し、第2NMOSトランジスタMN2のゲートは、第5パルス信号P4を受信し、第3NMOSトランジスタMN3のゲートは、第4パルスP3を受信し、第4NMOSトランジスタMN4のゲートは、第3パルスP2を受信し、第5NMOSトランジスタMN5のゲートは、第2パルスP1を受信し、第6NMOSトランジスタMN6のゲートは、第1パルスP0を受信することができる。第1NMOSトランジスタMN1ないし第6NMOSトランジスタMN6のドレインは、第1電圧生成部VG1ないし第6電圧生成部VG6にそれぞれ連結され、第1電圧V1ないし第6電圧V6をそれぞれ受信することができる。第1NMOSトランジスタMN1ないし第6NMOSトランジスタMN6のソースは、スイッチング素子10のゲートに共通して連結される。第7NMOSトランジスタMN7は、スイッチング素子10のゲートに連結されるドレイン、ディスチャージdischarge信号DISが印加されるゲート、及び接地端子に連結されるソースを有する。第7NMOSトランジスタMN7は、ディスチャージ信号DISがイネーブルされればターンオンされ、スイッチング素子10のゲートに接地電圧を提供することができる。この場合、ゲート電圧Vgは、接地される。図14は、図12の制御部の他の実施形態を詳細に示すブロック図である。図14を参照すれば、フィードバック部23は、ソース電圧Vsを感知し、感知されたソース電圧Vsを基にして、フィードバック信号を生成することができるが、このとき、フィードバック信号は、Nビットのパルス信号P<0:N-1>でありうる。例えば、フィードバック信号は、第1パルスP0ないし第6パルスP5を含む6ビットのパルス信号P<0:5>でありうる。しかし、これは、本発明の一例にしか過ぎず、他の例でフィードバック信号は、多様に変更されるビットのパルス信号を生成することができる。電圧生成部241’は、第1電圧生成部VG1’ないし第5電圧生成部VG5’を含み、第1電圧生成部VG1’ないし第5電圧生成部VG5’は、それぞれ第1電圧V1’ないし第5電圧V5’を生成することができる。このとき、第1電圧V1’ないし第5電圧V5’は、互いに異なる値を有する。例えば、第1電圧V1’は、約250Vであり、第2電圧V2’は、約200Vであり、第3電圧V3’は、約150Vであり、第4電圧V4’は、約100Vであり、第5電圧V5’は、約50Vでありうる。駆動電圧提供部242’は、第1NMOSトランジスタMN1’ないし第7NMOSトランジスタMN7’を含むことができる。第1NMOSトランジスタMN1’ないし第6NMOSトランジスタMN6’のゲートは、パルス信号を受信するが、具体的には、第1NMOSトランジスタMN1’のゲートは、第6パルスP5’を受信し、第2NMOSトランジスタMN2’のゲートは、第5パルスP4’を受信し、第3NMOSトランジスタMN3’のゲートは、第4パルスP3’を受信し、第4NMOSトランジスタMN4’のゲートは、第3パルスP2’を受信し、第5NMOSトランジスタMN5’のゲートは、第2パルスP1’を受信し、第6NMOSトランジスタMN6’のゲートは、第1パルスP0’を受信することができる。第1NMOSトランジスタNM1’のドレインは、電源電圧VPP’を受信する。電源電圧VPP’は、第1電圧V1’より高いレベルを有することができる。第2NMOSトランジスタMN2’ないし第6NMOSトランジスタMN6’のドレインは、第1電圧生成部VG1’ないし第5電圧生成部VG5’にそれぞれ連結され、第1電圧V1’ないし第5電圧V5’をそれぞれ受信する。第1NMOSトランジスタMN1’ないし第6NMOSトランジスタMN6’のソースは、スイッチング素子10のゲートに共通して連結される。第7NMOSトランジスタMN7’は、スイッチング素子10のゲートに連結されるドレイン、ディスチャージ信号DISが印加されるゲート、及び接地端子に連結されるソースを有する。第7NMOSトランジスタMN7’は、ディスチャージ信号DISがイネーブルされればターンオンされ、スイッチング素子10のゲートに接地電圧を提供することができる。このとき、ゲート電圧Vgは、接地される。図15は、図13のフィードバック部を詳細に示すブロック図である。図15を参照すれば、フィードバック部23は、アナログデジタル変換器ADC231及びパルス生成部232を含むことができる。アナログデジタル変換器231は、ソース電圧Vsを受信し、ソース電圧Vsをアナログ値からデジタル値に変換できる。パルス生成部232は、アナログデジタル変換器231から出力されたデジタル値によって、それぞれオン/オフになるNビットのパルス信号P<0:N-1>をフィードバック信号として生成することができる。このとき、パルス生成部232は、ソース電圧Vgの傾きに反比例するように、パルス信号に含まれた各パルスのパルス幅を調節することができる。具体的には、ソース電圧Vgが相対的にゆっくり上昇する場合、すなわち、ソース電圧Vgの傾きが小さい場合、パルス生成部232は、パルス信号に含まれた各パルスのパルス幅を増大させ、これによって、ゲート電圧Vgも、相対的にゆっくり上昇する。一方、ソース電圧Vgが相対的に速く上昇する場合、すなわち、ソース電圧Vgの傾きが大きい場合、パルス生成部232は、パルス信号に含まれた各パルスのパルス幅を縮小させ、これによって、ゲート電圧Vgも、相対的に速く上昇する。図16は、図13でのソース電圧、フィードバック信号及びゲート電圧を示すタイミング図である。以下では、図15及び図16を参照しつつ、フィードバック部23の動作について詳述する。図15及び図16を参照すれば、フィードバック部23は、6ビットのパルス信号P<0:5>を生成することができるが、6ビットのパルス信号は、第1パルスP0ないし第6パルスP5を含む。ソース電圧Vsが所定レベルに上昇すれば、パルス生成部232は、第1パルスP0が論理1であり、第2パルスP1ないし第6パルスP5は、論理0であるパルス信号を生成する。これにより、第6NMOSトランジスタMN6のみターンオンされ、第1NMOSトランジスタMN1ないし第5NMOSトランジスタMN5は、ターンオフされ、駆動電圧提供部242は、第6電圧生成部VG6で生成された第6電圧V6を、スイッチング素子10のゲートに提供することができる。例えば、第6電圧V6は、約50Vであって、この場合、ゲート電圧Vgは、約50Vでありうる。ソース電圧Vsがさらに上昇すれば、パルス生成部232は、第2パルスP1が論理1であり、第1パルスP0及び第3パルス2ないし第6パルスP5は、論理0であるパルス信号を生成する。これにより、第5NMOSトランジスタMN5のみターンオンされ、第1NMOSトランジスタMN1ないし第4NMOSトランジスタMN4及び第6NMOSトランジスタMN6は、ターンオフされ、駆動電圧提供部242は、第5電圧生成部VG5で生成された第5電圧V5を、スイッチング素子10のゲートに提供することができる。例えば、第5電圧V5は、約100Vであって、この場合、ゲート電圧Vgは、約100Vでありうる。ソース電圧Vsがさらに上昇すれば、パルス生成部232は、第3パルスP2が論理1であり、第1パルスP0及び第2パルスP1及び第4パルスP3ないし第6パルスP5は、論理0であるパルス信号を生成する。これにより、第4NMOSトランジスタMN4のみターンオンされ、第1NMOSトランジスタMN1ないし第3NMOSトランジスタMN3及び第5NMOSトランジスタMN5及び第6NMOSトランジスタMN6は、ターンオフされ、駆動電圧提供部242は、第4電圧生成部VG4で生成された第4電圧V4を、スイッチング素子10のゲートに提供することができる。例えば、第4電圧V4は、約150Vであって、この場合、ゲート電圧Vgは約150Vでありうる。ソース電圧Vsがさらに上昇すれば、パルス生成部232は、第4パルスP3が論理1であり、第1パルスP0ないし第3パルスP2及び第5パルスP4及び第6パルスP5は、論理0であるパルス信号を生成する。これにより、第3NMOSトランジスタMN3のみターンオンされ、第1NMOSトランジスタMN1及び第2NMOSトランジスタMN2及び第4NOMSトランジスタMN4ないし第6NMOSトランジスタMN6は、ターンオフされ、駆動電圧提供部242は、第3電圧生成部VG3で生成された第3電圧V3を、スイッチング素子10のゲートに提供することができる。例えば、第3電圧V3は、約200Vであって、この場合、ゲート電圧Vgは約200Vでありうる。ソース電圧Vsがさらに上昇すれば、パルス生成部232は、第5パルスP4が論理1であり、第1パルスP0ないし第4パルスないしP3及び第6パルスP5は、論理0であるパルス信号を生成する。これにより、第2NMOSトランジスタMN2のみターンオンされ、第1NMOSトランジスタMN1及び第3NMOSトランジスタMN3ないし第6NMOSトランジスタMN6は、ターンオフされ、駆動電圧提供部242は、第2電圧生成部VG2で生成された第2電圧V2を、スイッチング素子10のゲートに提供することができる。例えば、第2電圧V2は、約250Vであって、この場合、ゲート電圧Vgは、約250Vでありうる。ソース電圧Vsがさらに上昇すれば、パルス生成部232は、第6パルスP5が論理1であり、第1パルスP0ないし第5パルスP4は、論理0であるパルス信号を生成する。これにより、第1NMOSトランジスタMN1のみターンオンされ、第2NMOSトランジスタMN2ないし第6NMOSトランジスタMN6は、ターンオフされ、駆動電圧提供部242は、第1電圧生成部VG1で生成された第1電圧V1を、スイッチング素子10のゲートに提供することができる。例えば、第1電圧V1は、約300Vであって、この場合、ゲート電圧Vgは約300Vでありうる。このように、フィードバック部23は、ソース電圧Vsが上昇するにつれて、第1パルスP0ないし第6パルスP5の論理レベルが変更されるパルス信号を生成し、駆動電圧提供部242は、パルス信号の論理レベルに対応する電圧をスイッチング素子10のゲートに提供することによって、スイッチング素子10のゲート電圧Vgは、ソース電圧Vsの変化によって、電圧レベルが段階的に上昇するマルチステップ波形に具現されうる。図17は、図13の電圧生成部の一実施形態を示す回路図である。図17を参照すれば、電圧生成部241aは、第1電圧生成部VG1ないし第6電圧生成部VG6を含むが、便宜上、第1電圧生成部VG1及び第2電圧生成部VG2だけを図示している。第3電圧生成部VG3ないし第6電圧生成部VG6は、第2電圧生成部VG2と類似しているか、あるいは実質的に同様に具現されうる。以下で説明する電圧生成部241aの構成は、本発明の一実施形態に過ぎず、電圧生成部241aの構成は、これに限定されるものではない。第1電圧生成部VG1は、電荷ポンプchargepumpCP、位相制御部phasecontrollerPC、第1比較器COM1及び第2比較器COM2、第1抵抗R171ないし第4抵抗R174、第1インバータINV171及び第2インバータINV172、第1NMOSトランジスタ2411ないし第3NMOSトランジスタ2413、及び第1PMOSptypemetaloxidesemiconductorトランジスタ2414を含むことができる。ここで、第1NMOSトランジスタ2411は、高電圧NMOSトランジスタであり、第2NMOSトランジスタ2412及び第3NMOSトランジスタ2413は、空乏型depletionmodeNMOSトランジスタでありうる。電源電圧VPPは、第1抵抗R171及び第2抵抗R172の値によって分配されうる。第1比較器COM1は、第2抵抗R172にかかる電圧と、第1基準電圧Vref1とを比較し、第1比較信号を生成することができる。具体的には、第1比較器COM1は、第2抵抗R172にかかる電圧が、第1基準電圧Vref1より高ければ、負の第1比較信号を生成し、第2抵抗R172にかかる電圧が、第1基準電圧Vref1より低ければ、正の第1比較信号を生成することができる。位相制御部PCは、第1比較信号を基にして、制御位相Φまたは反転制御位相Φ’を出力することができる。具体的には、位相制御部PCは、正の第1比較信号に応答し、電荷ポンプCPがイネーブルされる時間を延長させ、負の第1比較信号に応答し、電荷ポンプCPがイネーブルされる時間を短縮させることができる。電荷ポンプCPは、制御位相Φまたは反転制御位相Φ’を基にして、電源電圧VPPを生成することができる。具体的には、電荷ポンプCPがイネーブルされる時間が延長されれば、電源電圧VPPの電圧レベルは上昇し、電荷ポンプCPがイネーブルされる時間が短縮されれば、電源電圧VPPの電圧レベルは低下しうる。第1電圧V1は、第3抵抗R173及び第4抵抗R174の値によって分配されうる。第2比較器COM2は、第4抵抗R174にかかる電圧と、第2基準電圧Vref2とを比較し、第2比較信号を生成することができる。具体的には、第2比較器COM2は、第4抵抗R174にかかる電圧が、第2基準電圧Vref2より高ければ、負の第2比較信号を生成し、第4抵抗R174にかかる電圧が、第2基準電圧Vref2より高ければ、正の第2比較信号を生成することができる。第1インバータINV171は、第2比較信号を反転し、反転された第2比較信号を出力し、第2インバータINV172は、第1インバータINV171の出力を反転し、第2比較信号を出力することができる。第1PMOSトランジスタ2414は、第1インバータINV171が出力によってオン/オフされ、電源電圧VPPを第1ノードN1に提供することができる。ここで、第1ノードN1の電圧は、第1電圧V1になる。このとき、第1NMOSトランジスタ2411,第2NMOSトランジスタ2412及び第3NMOSトランジスタ2413は、高電圧に耐えることができる素子であるから、低電圧で動作する第1インバータINV171及び第2インバータINV172及び第2比較器COM2を、電源電圧VPPから保護することができる。第2電圧生成部VG2は、第3比較器COM3、第5抵抗R175及び第6抵抗R176、第3インバータINV173及び第4インバータINV174、第4NMOSトランジスタ2415,第5NMOSトランジスタ2416,第6NMOSトランジスタ2417及び第7NMOSトランジスタ2419、並びに第2PMOSトランジスタ2418を含むことができる。ここで、第4NMOSトランジスタ2415及び第7NMOSトランジスタ2419は、高電圧NMOSトランジスタであり、第5NMOSトランジスタ2416及び第6NMOSトランジスタ2417は、空乏型NMOSトランジスタでありうる。第2電圧V2は、第5抵抗R175及び第6抵抗R176の値によって分配されうる。第3比較器COM3は、第6抵抗R176にかかる電圧と、第3基準電圧Vref3を比較し、第3比較信号を生成することができる。具体的には、第3比較器COM3は、第6抵抗R176にかかる電圧が、第3基準電圧Vref3より高ければ、正の第3比較信号を生成し、第6抵抗R176にかかる電圧が、第3基準電圧Vref3ほど高くなければ、負の第3比較信号を生成することができる。第3インバータINV173は、第3比較信号を反転し、反転された第3比較信号を出力し、第4インバータINV174は、第3インバータINV173の出力を反転し、第3比較信号を出力することができる。第2PMOSトランジスタ2418は、第3インバータINV173の出力によってオン/オフされ、電源電圧VPPを、第2ノードN2に提供することができる。第7NMOSトランジスタ2419は、第2ノードN2の電圧によってオン/オフされ、電源電圧VPPを、第2電圧V2端子に提供することができる。このとき、第4NMOSトランジスタ2415,第5NMOSトランジスタ2416及第6NMOSトランジスタ2417は、高電圧に耐えることができる素子であるから、低電圧で動作する第3インバータINV173及び第4インバータINV174及び第3比較器COM2を、電源電圧VPPから保護することができる。図18は、図13の電圧生成部の他の実施形態を示す回路図である。図18を参照すれば、電圧生成部241bは、電荷ポンプCP、位相制御部PC、第1比較器COM1、第1抵抗R171及び第2抵抗R172、第1受動素子Z1ないし第6受動素子Z6を含むことができる。本実施形態による電圧生成部241bは、図17に図示された電圧生成部241aの変形実施形態であり、以下では、重複された説明は省略する。以下で説明する電圧生成部241bの構成は、本発明の一実施形態に過ぎず、電圧生成部241bの構成は、これに限定されるものではない。電荷ポンプCPで生成された電源電圧VPPは、第1受動素子Z1ないし第6受動素子Z6によって分配され、これによって、電圧生成部241bは、第1電圧V1ないし第6電圧V6を生成することができる。第1電圧V1ないし第6電圧V6は、第1受動素子Z1ないし第6受動素子Z6のインピーダンスによって決定されうる。従って、第1電圧V1ないし第6電圧V6を変更しようとする場合には、第1受動素子Z1ないし第6受動素子Z6のインピーダンスを変更させることができる。図19は、本発明の一実施形態による電源装置を含む電気車両を示している。図19を参照すれば、電気車両1900は、バッテリ1904を充電するための従来のコンセント例えば、120Vコンセントにプラグされるpluggedバッテリ充電器1902を含む。バッテリ1904は、車両1900の車輪を駆動する電源を提供する。具体的には、バッテリ1904は、昇圧コンバータ1906に電源電圧を提供する。電気車両が、バッテリ1904で印加されうる電圧より高い動作電圧を必要とする場合、昇圧コンバータ1906は、バッテリ1904からの入力される電圧を上昇させる。昇圧コンバータ1906は、上昇し電圧をインバータ1908に出力する。インバータ1908は昇圧コンバータ1906からの直流DCを交流ACに変換し、車両トラクションモータ及び/またはジェネレータのための調整されたphased電源を提供する。インバータ1908は、電気モータ1910にAC電源を出力する。電気モータ1910は、インバータ1908からの電源を利用し、電気車両1900の車輪を駆動する。図19に図示された電気車両1900について、図1ないし図18を参照しつつ、前述の電源装置が、昇圧コンバータ1906及び/またはインバータ1908として、または昇圧コンバータ1906及び/またはインバータ1908の構成要素として利用されうる。図20は、本発明の一実施形態による電源装置を含む電気装置を示している。図20を参照すれば、電気装置2000は、バッテリ充電器2010、バッテリ2020、電源装置2030及び電気回路2040を含む。バッテリ充電器2010及びバッテリ2020は、図19に図示されたバッテリ充電器1902及びバッテリ1904と実質的に同様に具現されうる。具体的には、バッテリ2020は、電源装置2030に供給電圧を提供する。電源装置2030は、バッテリ2020から提供された供給電圧に対して、アップコンバーティング、ダウンコンバーティング及びインバーティングのうち少なくとも一つを行って電源電圧を生成する。電源装置2030は、図1ないし図18を参照して説明した電源装置を構成要素として含むことができる。電気回路2040は、電源電圧を受信し、電源電圧によって動作する。以上、本発明は、前述の実施形態及び添付された図面に限定されるものではなく、本発明の技術的思想をはずれない範囲内でさまざまな置換、変形及び変更が可能であるということは、本発明が属する技術分野で当業者にとっては明白なことである。"