"基板と、前記基板上に設けられ、第1導電型領域および第2導電型領域を備え、上面および側面を有する半導体受光素子と、前記上面において、前記第1導電型領域と電気的に接続された第1電極と、前記第2導電型領域に電気的に接続された第2電極と、前記半導体受光素子の前記上面および側面を覆う絶縁膜と、前記第1電極と接続され、前記上面および側面の前記絶縁膜上を経て前記基板上にまで延在して設けられた引出配線と、前記半導体受光素子の上面あるいは側面に位置し、前記基板上における前記引出配線の第1の幅よりも狭い前記引出配線の第2の幅の領域と、を有することを特徴とする半導体受光装置。前記引出配線の第2の幅の領域は、前記半導体受光素子において、前記第2導電型の領域と前記絶縁膜とが、前記第1導電型の領域を介在することなく積層された領域上に位置することを特徴とする請求項1記載の半導体受光装置。前記半導体受光素子の側面は、下部領域と、前記下部領域よりも径の小さい上部領域を備えることを特徴とする請求項1または2記載の半導体受光装置。前記下部領域は、前記第2導電型の領域を備え、かつ切り欠きが設けられてなり、前記引出配線の第2の幅の領域は、前記切り欠きの内側に設けられてなることを特徴とする請求項1~3のいずれかに記載の半導体受光装置。前記半導体受光素子は、n型半導体層、i型半導体層、およびp型半導体層が順に形成された構成を有し、前記第1電極は、前記p型半導体層に接続されていることを特徴とする請求項1~4のいずれかに記載の半導体受光装置。前記絶縁膜は、窒化シリコンからなることを特徴とする請求項1~5のいずれかに記載の半導体受光装置。前記絶縁膜と前記半導体受光素子の側面との間には、半導体からなるパッシベーション膜を備えることを特徴とする請求項1~6のいずれかに記載の半導体受光装置。前記引出配線の幅は、前記第2の幅の領域から第1の幅の領域にかけて、徐々に大きくなることを特徴とする請求項1~7のいずれかに記載の半導体受光装置。このような半導体受光素子においては、上部電極から基板上に形成された電極パッドまで引出配線を設ける際に、当該引出配線は受光素子の表面を通ることになる。この場合、受光素子にキャパシタンスが生じる。そこで、キャパシタンスを抑制しようとすると、インダクタンスの増大を招くおそれがある。本発明は上記課題に鑑みなされたものであり、キャパシタンスおよびインダクタンスの両方を抑制することができる半導体受光装置を提供することを目的とする。本発明に係る半導体受光装置は、基板と、前記基板上に設けられ、第1導電型領域および第2導電型領域を備え、上面および側面を有する半導体受光素子と、前記上面において、前記第1導電型領域と電気的に接続された第1電極と、前記第2導電型領域に電気的に接続された第2電極と、前記半導体受光素子の前記上面および側面を覆う絶縁膜と、前記第1電極と接続され、前記上面および側面の前記絶縁膜上を経て前記基板上にまで延在して設けられた引出配線と、前記半導体受光素子の上面あるいは側面に位置し、前記基板上における前記引出配線の第1の幅よりも狭い前記引出配線の第2の幅の領域と、を有することを特徴とするものである。本発明に係る半導体受光装置によれば、キャパシタンスおよびインダクタンスの両方を抑制することができる前記引出配線の第2の幅の領域は、前記半導体受光素子において、前記第2導電型の領域と前記絶縁膜とが、前記第1導電型の領域を介在することなく積層された領域上に位置していてもよい。前記半導体受光素子の側面は、下部領域と、前記下部領域よりも径の小さい上部領域を備えていてもよい。前記下部領域は、前記第2導電型の領域を備え、かつ切り欠きが設けられてなり、前記引出配線の第2の幅の領域は、前記切り欠きの内側に設けられていてもよい。前記半導体受光素子は、n型半導体層、i型半導体層、およびp型半導体層が順に形成された構成を有し、前記第1電極は、前記p型半導体層に接続されていてもよい。前記絶縁膜は、窒化シリコンとしてもよい。前記絶縁膜と前記半導体受光素子の側面との間には、半導体からなるパッシベーション膜を備えていてもよい。前記引出配線の幅は、前記第2の幅の領域から第1の幅の領域にかけて、徐々に大きくなっていてもよい。本発明によれば、キャパシタンスおよびインダクタンスの両方を抑制することができる半導体受光装置を提供することができる。実施例の説明の前に、図1aおよび図1bを参照しつつ、比較例について説明する。図1aは、比較例1に係る半導体受光装置201の平面図である。図1bは、比較例2に係る半導体受光装置202の平面図である。図1aおよび図1bに示すように、半導体受光装置201,202は、半導体基板10上に、受光素子20a,20bおよびダミーメサ30a~30cが設けられた構成を有する。受光素子20a,20bおよびおよびダミーメサ30a~30cは、メサ状に形成されている。なお、半導体受光装置201、202には、チップ領域とその周辺部にスクライブ領域が形成されており、チップ領域の角には、アライメントマーク80が形成されている。受光素子20a,20bは、下部メサ21上に上部メサ22および上部電極23がこの順に配置された構造を有する。例えば、下部メサ21は、略円柱形状を有している。上部メサ22は、下部メサ21よりも小さい径を有する略円柱形状を有し、下部メサ21の略中央に配置されている。上部メサ22は、受光領域として機能する。上部電極23は、上部メサ22よりも小さい径を有する略円柱形状を有し、上部メサ22の略中央に配置されている。すなわち、受光素子20a,20bは、下部ほど径が大きく上部ほど径が小さいメサ形状を有する。さらに、受光素子20a,20bは、下部メサ21の上部メサ22以外の領域に下部電極24を備える。比較例1,2においては、上部電極23がp側電極として機能し、下部電極24がn側電極として機能する。ダミーメサ30a,30cは、下部メサ31上に、上部メサ32および上部電極33がこの順に配置された構造を有する。例えば、下部メサ31は、略円柱形状を有している。上部メサ32は、下部メサ31よりも小さい径を有する略円柱形状を有し、下部メサ31の略中央に配置されている。上部電極33は、上部メサ32よりも小さい径を有する略円柱形状を有し、上部メサ32の略中央に配置されている。すなわち、ダミーメサ30a,30cは、下部ほど径が大きく上部ほど径が小さいメサ形状を有する。ダミーメサ30bにおいては、下部メサ31上に上部メサ32が配置され、上部メサ32上に上部電極33aと上部電極33bとが設けられている。上部電極33aは、引出配線40bに接続されている。上部電極33bは、引出配線40cに接続されている。上部電極33aおよび上部電極33bは、絶縁膜上に配置され、互いに離間している。したがって、上部電極33aと上部電極33bとは、電気的に絶縁されている。なお、ダミーメサ30a~30cは、受光素子としての機能は有していない。ダミーメサ30aの上部電極33と受光素子20aの下部電極24とは、ダミーメサ30aの表面、半導体基板10上、および受光素子20aの表面を通る引出配線40aによって接続されている。受光素子20aの上部電極23とダミーメサ30bの上部電極33aとは、受光素子20aの表面、半導体基板10上、およびダミーメサ30bの表面を通る引出配線40bによって接続されている。ダミーメサ30bの上部電極33bと受光素子20bの下部電極24とは、ダミーメサ30bの表面、半導体基板10上、および受光素子20bの表面を通る引出配線40cによって接続されている。受光素子20bの上部電極23とダミーメサ30cの上部電極33とは、受光素子20bの表面、半導体基板10上、およびダミーメサ30cの表面を通る引出配線40dによって接続されている。受光素子20a,20bの表面、ダミーメサ30a~30cの表面、および半導体基板10の表面は、たとえば窒化シリコンSiNなどからなる絶縁膜によって覆われている。引出配線40a~40dは、絶縁膜上に配置されている。それにより、各引出配線と受光素子20a,20b、ダミーメサ30a~30cおよび半導体基板10との間が絶縁されている。ここで、半導体受光装置201,202においては、p側電極に接続された引出配線40b,40dが受光素子20a,20bの表面を通る際に、絶縁膜を介してn型半導体と対向する。したがって、引出配線40b,40dとn型半導体との間にキャパシタンスおよびインダクタンスが発生する。このとき、キャパシタンスを小さくするためには、絶縁膜を厚くする。または比誘電率の大きい絶縁膜を採用する。などの方法が考えられる。しかしながら、これらの方法では、プロセス条件の変更を伴うとともに、特性劣化を引き起こすおそれがある。そこで、比較例1のように、引出配線40b,40dの幅を狭くすることが考えられる。しかしながら、引出配線40b,40dの幅を狭くすると、受光素子20a,20bの側面のキャパシタンスは低下するが、半導体受光装置全体のインダクタンスが大きくなってしまう。一方で、比較例2のように、引出配線40b,40dの幅を広くすると、受光素子20a,20bの側面のキャパシタンスが大きくなってしまう。このように、半導体受光装置においては、キャパシタンスとインダクタンスとがトレードオフの関係を有している。以下の実施例においては、キャパシタンスおよびインダクタンスの両方を抑制することができる半導体受光装置について説明する。図2は、実施例1に係る半導体受光装置100の平面図である。図3aは、キャリア50と半導体受光装置100とが接続する半導体受光装置101を表した図である。図3bは、半導体受光装置101の回路図である。図2、図3aおよび図3bに示すように、半導体受光装置100が図1の半導体受光装置201,202と異なる点は、引出配線40b40dの形状である。本実施例においては、引出配線40bは、受光素子20aの表面において狭い幅第2の幅を有し、半導体基板10上において広い幅第1の幅を有する。引出配線40dは、受光素子20bの表面において狭い幅第2の幅を有し、半導体基板10上において広い幅第1の幅を有する。それにより、キャパシタンスおよびインダクタンスの両方を抑制することができる。次に、図3aに示すように、ダミーメサ30aの上部電極33に、キャリア配線50aが接続されている。また、ダミーメサ30bの上部電極33に、キャリア配線50bが接続されている。さらに、ダミーメサ30cの上部電極33に、キャリア配線50cが接続されている。以上のことから、図3bに示すように、半導体受光装置101においては、受光素子20aと受光素子20bとが同じ方向に縦続接続されているバランスタイプの受光素子である。受光素子20aのp側電極と受光素子20bのn側電極とが接続されている。また、キャリア配線50aは、受光素子20aのn側電極に接続されたn端子として機能する。キャリア配線50bは、受光素子20aと受光素子20bとの間に接続された共通端子として機能する。キャリア配線50cは、受光素子20bのp側電極に接続されたp端子として機能する。共通端子からは出力信号が取り出される。図3bの例では、p端子およびn端子には、それぞれ逆バイアスが印加される。これにより、バランスタイプの半導体受光装置101は、信号振幅を拡大して出力することができる。以下、詳細について説明する。図4は、図2のA-A ́線断面図である。図5は、受光素子20aの拡大断面図である。図4および図5に示すように、受光素子20aは、半導体基板10上において、n型半導体層25、i型半導体層26、p型半導体層27、およびコンタクト層28がこの順に積層された構造を有する。n型半導体層25は、例えば、n型InPからなる。i型半導体層26は、例えば、i型InGaAsからなる。p型半導体層27は、例えば、p型InPからなる。n型半導体層25の厚さは、例えば、1.0μmである。i型半導体層26の厚さは、例えば、1.0μmである。p型半導体層27の厚さは、例えば、1.0μmである。p型半導体層27は、i型半導体層26よりも小さい径を有する。i型半導体層26上かつp型半導体層27の側面には、n型半導体層29が配置されている。n型半導体層29は、例えば、n型InPからなる。半導体基板10は、半絶縁性半導体からなり、例えば、2.2~6.6×107Ωcmの抵抗率を有する。コンタクト層28は、例えば、p型InGaAsからなる。図2の下部メサ21は、n型半導体層25を含む。図2の上部メサ22は、n型半導体層25の一部、i型半導体層26、p型半導体層27、コンタクト層28、およびn型半導体層29を含む。受光素子20bは、受光素子20aと同様の構造を有する。また、半導体基板10の裏面において半導体受光素子20a,20bに対応する位置に、レンズ11が設けられている。それにより、半導体基板10の裏面から入射した光を受光素子20a,20bに対して集光することができる。また、ダミーメサ30a,30bは、半導体基板10上において、n型半導体層34、i型半導体層35、およびn型半導体層36がこの順に積層された構造を有する。n型半導体層34は、例えば、n型InPからなる。i型半導体層35は、例えば、i型InGaAsからなる。n型半導体層36は、例えば、n型InPからなる。図2の下部メサ31は、n型半導体層34を含む。図2の上部メサ32は、n型半導体層34の一部、i型半導体層35、およびn型半導体層36を含む。ダミーメサ30cは、ダミーメサ30aと同様の構造を有する。絶縁膜60は、受光素子20a,20bの表面、ダミーメサ30a~30cの表面、および半導体基板10の表面を覆っている。引出配線40a,40bは、半導体基板10側から、Ti/Pt層41、Auスパッタ層42、およびAuめっき層43が積層された構成を有し、絶縁膜60上に配置されている。それにより、引出配線40a,40bと受光素子20a、ダミーメサ30a,30bおよび半導体基板10との間が絶縁されている。絶縁膜60の厚さは、例えば、0.2μmである。引出配線40a,40bの厚さは、例えば、2.0μmである。ただし、絶縁膜60は、コンタクト層28上において開口を有する。それにより、受光素子20aのコンタクト層28は、引出配線40bと接触する。同様に、受光素子20bのコンタクト層28は、引出配線40dと接触する。また、絶縁膜60は、下部メサ21の上部メサ22が設けられていない領域において開口を有する。下部メサ21の開口には、コンタクト層61が形成されている。それにより、受光素子20aのn型半導体層25は、コンタクト層61を介して引出配線40aと接触する。同様に、受光素子20bのn型半導体層25は、コンタクト層61を介して引出配線40cと接触する。コンタクト層61は、例えば、AuGe/Auからなる。また、絶縁膜60は、ダミーメサ30a~30cの表面を覆うとともに、受光素子とダミーメサとの間の半導体基板10上を覆っている。なお、受光素子20aの下部メサ21上の引出配線40aが、受光素子20aの下部電極24として機能する。受光素子20aのコンタクト層28上の引出配線40bが、受光素子20aの上部電極23として機能する。受光素子20bの下部メサ21上の引出配線40cが、受光素子20bの下部電極24として機能する。受光素子20bのコンタクト層28上の引出配線40dが、受光素子20bの上部電極23として機能する。次に、受光素子20a,20bのキャパシタンスについて説明する。図5の例では、キャパシタンスは、p型半導体層27に接続されている引出配線40b,40dが絶縁膜60を介してn型半導体層またはi型半導体層と対向する領域において生じる。具体的には、上部メサにおいてn型半導体層29の上面と対向する領域と、上部メサにおいてn型半導体層29、i型半導体層26、およびn型半導体層25の側面と対向する領域と、下部メサにおいてn型半導体層25の上面と対向する領域と、下部メサにおいてn型半導体層25の側面と対向する領域とが該当する。図5の例では、p型半導体層27が第1導電型領域に対応し、n型半導体層29およびn型半導体層25が第2導電型領域に対応し、上部電極23が第1電極に対応し、下部電極24が第2電極に対応する。図5に示すように、n型半導体層29上の絶縁膜60の厚みをd1d2とし、長さをL1とする。n型半導体層29の側面から上部メサの底辺までの絶縁膜60の厚みをd2とし、長さ高さをL2とする。下部メサ上の絶縁膜60の厚みをd2とし、長さをL3とする。下部メサにおけるn型半導体層25の側面における絶縁膜60の厚みをd2とし、長さ高さをL4とする。この場合、キャパシタンスCは、下記式1で表わされる。なお、式1においてwは引出配線の幅を示し、εrは比誘電率を示し、ε0は真空中の誘電率を示す。式1によれば、キャパシタンスCは引出配線の幅wに比例する。したがって、引出配線40b,40dがn型半導体層と対向する領域の少なくとも一部において幅wを狭くすることによって、キャパシタンスCを抑制することができる。一方で、半導体基板10と引出配線40bの間でも寄生容量は発生するが、n型半導体層上よりもキャパシタンスに対する影響が小さいため、半導体基板10上における引出配線の幅を広くしてもn型半導体層上で引出配線の幅を広くするよりもキャパシタンスは大きくならない。よって、半導体基板10上における引出配線の幅を広くすることによって、半導体受光装置100の全体のインダクタンスを抑制することができる。このように、本実施例に係る半導体受光装置100においては、キャパシタンスに対する影響が大きい領域において引出配線の幅を狭くし、かつ、キャパシタンスに対する影響が小さい領域において引出配線の幅を広くすることによって、キャパシタンスおよびインダクタンスの両方を抑制することができる。図2における引出配線40b,40dの広い幅第1の幅は、例えば、20.0μmである。引出配線40b,40dの狭い幅第2の幅は、例えば、5.0μmである。なお、引出配線40a,40cの幅は、例えば、20.0μmである。図6は、実施例2に係る半導体受光装置100aの平面図である。半導体受光装置100aが図2の半導体受光装置100と異なる点は、引出配線40b,40dの形状である。図7aは、実施例1に係る受光素子20a,20bの拡大平面図である。図7aに示すように、下部メサ21n型半導体層25は、略円柱形状を有し、外周の一部に切り欠きを有する。実施例1においては、引出配線40b,40dは、下部メサ21n型半導体層25の切り欠き部において広い幅を有する。実施例1においては、キャパシタンスは、引出配線40b,40dと受光素子のn型半導体層またはi型半導体層との間で絶縁膜60が誘電体として機能することによって生じる。したがって、キャパシタンスは、下部メサ21n型半導体層25の切り欠き部と引出配線40b,40dとの間の空気が誘電体として機能することによっても生じ得る。具体的には、引出配線40b,40dとn型半導体層25とが向かい合う面積をSとし、引出配線40b,40dとn型半導体層25との平均距離をdとし、真空中の誘電率をε0とすると、n型半導体層25の切り欠き部におけるキャパシタンスCは、下記式2で表される。このように、n型半導体層25と引出配線40b,40dとの間の距離に応じてキャパシタンスが大きくなる。そこで、実施例2においては、図7bおよび図8に示すように、n型半導体層25の切り欠き部において、引出配線40b,40dの幅を狭くする。それにより、n型半導体層25と引出配線40b,40dとの間に生じ得るキャパシタンスを抑制することができる。以上のことから、本実施例においては、キャパシタンスおよびインダクタンスの両方を抑制できるとともに、キャパシタンスをさらに抑制することができる。なお、信号伝送特性の観点から、引出配線の幅は、テーパ状に徐々に大きくなることが好ましい。図9aは、キャリア50と半導体受光装置100aが接続する半導体受光装置101aを表した図である。図9bは、半導体受光装置101aの回路図である。半導体受光装置101aが実施例1のの半導体受光装置101と異なる点は、下部メサ21n型半導体層25の切り欠き部において、引出配線40b,40dの幅を狭くするところである。図9bに示すように、半導体受光装置101aは、半導体受光装置101と同様に受光素子20aと受光素子20bとが同じ方向に縦続接続されているバランスタイプの受光素子である。図10は、実施例3に係る受光素子20cについて説明するための断面図である。図8に示すように、受光素子20cは、n型InPからなるパッシベーション膜を備えている。受光素子20cは、半導体基板10上において、n型InGaAs層71,n型InP層72、n型InGaAs層73、i型InGaAs層74、およびp型InGaAs層75がこの順に積層された構成を有する。下部メサは、n型InGaAs層71,n型InP層72、およびn型InGaAs層73を含む。上部メサは、n型InGaAs層73の一部、i型InGaAs層74、およびp型InGaAs層75を含む。上部メサの側面および下部メサの上面には、パッシベーション膜76が形成されている。図8の例では、p型半導体層第1導電型領域に接続される引出配線40bが絶縁膜60を介してn型半導体層第2導電型領域と対向する領域においてキャパシタンスが生じ得る。図8の例では、上部メサにおいてパッシベーション膜76の上面と対向する領域と、上部メサにおいてパッシベーション膜76の側面と対向する領域と、下部メサにおいてパッシベーション膜76の上面と対向する領域と、下部メサにおいてパッシベーション膜76、n型InGaAs層71,およびn型InP層72と対向する領域とが該当する。したがって、図8の例では、少なくとも上記領域のいずれか一部分において引出配線40bが半導体基板10上における幅よりも狭い幅を有することによって、キャパシタンスおよびインダクタンスの両方を抑制することができる。実施例1~実施例3においては裏面入射型の半導体受光素子について説明したが、実施例4では、表面入射型の半導体受光素子に本発明を適用した例を説明する。また、上記各実施例においてはp型半導体層に接続される引出配線が絶縁膜を介してn型半導体層と対向する領域において引出配線の幅を狭くしていたが、それに限られない。例えば、n型半導体層第1導電型領域に接続される引出配線が絶縁膜を介してp型半導体層第2導電型領域と対向する領域において引出配線の幅を狭くしてもよい。また、半導体基板10上の各半導体層は、エピタキシャル成長させたものであってもよい。以上、本発明の実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形変更が可能である。"