"制御機器から入力端子を介して入力された信号を制御対象機器へ与えるための入力回路であって、前記入力端子から第1抵抗を介してAC入力が可能なフォトカプラと、第1ダイオードとを介して電源部に接続された第1回路と、前記入力端子から前記第1抵抗を介して前記フォトカプラと、ツェナーダイオードとを介して接地された第2回路とを有することを特徴とする入力回路。前記第1回路の前記フォトカプラおよび前記第1ダイオードの間に第2抵抗が挿入され、前記第2回路の前記フォトカプラおよび前記ツェナーダイオードの間に第3抵抗が挿入されたことを特徴とする請求項1記載の入力回路。前記第1ダイオードは、ツェナーダイオードであることを特徴とする請求項1または2に記載の入力回路。制御機器から入力端子を介して入力された信号を制御対象機器へ与えるための入力回路であって、前記入力端子側に第4ダイオードのアノードが接続され、前記第4ダイオードのカソード側に第4抵抗の一端側が接続され、第4抵抗の他端側に第5抵抗の一端側が接続され、第5抵抗の他端側に第6抵抗の一端側が接続され、第6抵抗の他端側が接地され、第5抵抗の他端側であって、前記第6抵抗の一端側に第5ダイオードのアノードが接続され、第5ダイオードのカソードが前記入力端子側に接続され、前記第4抵抗の一端側に第6ダイオードのカソードが接続され、前記第6ダイオードのアノード側に内部電源端子が設けられ、前記第4抵抗と並列に発光素子が接続され、前記発光素子に対向して受光素子が接続されたことを特徴とする入力回路。前記第5抵抗の抵抗値は、前記第6抵抗の抵抗値よりも低いことを特徴とする請求項4記載の入力回路。前記第4抵抗は、前記入力端子への入力信号が入力されない場合、少なくとも前記発光素子に電流が流れない抵抗値を有することを特徴とする請求項4または5に記載の入力回路。前記内部電源端子に加わる内部電源をさらに備え、前記内部電源は、前記制御機器における外部電源よりも低い電圧を有することを特徴とする請求項1から6のいずれか1項に記載の入力回路。請求項1から請求項7のいずれか1項に記載の入力回路を1または複数個を、一体に集積し、素子化したことを特徴とする集積回路。以上のように、特許文献1は、フォトカプラに流れる電流制御を抵抗を中心に行っていることから、待機時の消費電力が大きくなるという課題がある。また、特許文献1から特許文献3のいずれにおいても、NPNオープンコレクタ制御、PNPオープンコレクタ制御について、考慮対応できる文献が存在するがリレー制御まで対応していない。特に、特許文献3は、スイッチが必要となり、スイッチを実装する必要があり、製造コスト面でコストがかかるという問題がある。また、スイッチを実装する場合には、製造コスト製造工数およびはんだ屑が発生する怖れもある。本発明の目的は、NPNオープンコレクタ制御、PNPオープンコレクタ制御、リレー制御に対応し、かつ消費電力を抑制する入力回路および当該入力回路の集積回路を提供することである。1一の局面に従う入力回路は、制御機器から入力端子を介して入力された信号を制御対象機器へ与えるための入力回路であって、入力端子から第1抵抗を介してAC入力が可能なフォトカプラと、第1ダイオードとを介して電源部に接続された第1回路と、入力端子から第1抵抗を介してフォトカプラと、ツェナーダイオードとを介して接地された第2回路とを有するものである。入力回路において、入力端子にNPNオープンコレクタ出力またはリレー出力が接続された場合、内部電源端子にかかる内部電源から第1ダイオード、フォトカプラ、第1抵抗を介して、入力端子に接続されたNPNオープンコレクタ出力またはリレー出力のGND側に電流を流すことができる。また、入力端子にPNPオープンコレクタ出力が接続された場合、入力端子にかかる外部電源から第1抵抗、フォトカプラ、ツェナーダイオード、接地の順に、電流を流すことができる。その結果、当該入力回路は、PNPオープンコレクタ出力、NPNオープンコレクタ出力またはリレー出力のいずれにも対応することができ、さらに待機時の消費電力を抑制することができる。また、部品点数を最小限に抑制できるので、製造コストの増加を抑制することができる。2入力回路において、第1回路のフォトカプラおよび第1ダイオードの間に第2抵抗が挿入され、第2回路のフォトカプラおよびツェナーダイオードの間に第3抵抗が挿入されたものである。第2抵抗および第3抵抗が挿入されることにより、電流の調整を容易に行うことができる。3入力回路において、第1ダイオードは、ツェナーダイオードである。ツェナーダイオードを用いることで、一定電圧で電流を流すことができるため、電流調整が容易になる。4さらに他の局面に従う入力回路は、制御機器から入力端子を介して入力された信号を制御対象機器へ与えるための入力回路であって、入力端子側に第4ダイオードのアノードが接続され、第4ダイオードのカソード側に第4抵抗の一端側が接続され、第4抵抗の他端側に第5抵抗の一端側が接続され、第5抵抗の他端側に第6抵抗の一端側が接続され、第6抵抗の他端側が接地され、第5抵抗の他端側であって、第6抵抗の一端側に第5ダイオードのアノードが接続され、第5ダイオードのカソードが入力端子側に接続され、第4抵抗の一端側に第6ダイオードのカソードが接続され、第6ダイオードのアノード側に内部電源端子が設けられ、第4抵抗と並列に、発光素子が接続され、発光素子に対向して受光素子が接続されたものである。入力回路において、入力端子にNPNオープンコレクタ出力またはリレー出力が接続された場合、内部電源端子にかかる内部電源から第6ダイオード、発光素子、第5抵抗、第5ダイオード、入力端子に接続されたNPNオープンコレクタ出力またはリレー出力のGND側に電流を流すことができる。また、入力端子にPNPオープンコレクタ出力が接続された場合、入力端子にかかる外部電源から第4ダイオード、発光素子または第4抵抗、第5抵抗、第6抵抗、接地の順に、電流を流すことができる。その結果、当該入力回路は、PNPオープンコレクタ出力、NPNオープンコレクタ出力またはリレー出力のいずれにも対応することができ、さらに待機時の消費電力を抑制することができる。5入力回路において、第5抵抗の抵抗値は、第6抵抗の抵抗値よりも低くてもよい。入力端子にNPNオープンコレクタ出力またはリレー出力が接続された場合、第6抵抗に電流を流すことを防止することができ、第4抵抗の両端電圧が発光素子の順方向電圧を満たすことができる。その結果、受光素子の二次側回路をONすることができる。6入力回路において、第4抵抗は、入力端子への入力信号が入力されない場合、少なくとも発光素子に電流が流れない抵抗値を有してもよい。この場合、第4抵抗の抵抗値が、入力端子に入力信号が入力されない場合、発光素子に電流が流れないように設定されるので、入力回路の待機状態において、二次側回路受光素子をOFFすることができ、待機時の消費電力を抑制することができる。7入力回路において、内部電源端子に加わる内部電源をさらに備え、内部電源は、制御機器における外部電源よりも低い電圧を有してもよい。この場合、内部電源は、制御機器の外部電源よりも低い電圧で設定されるので、入力信号が入力されない場合と比較して、第4抵抗に大きな電流を流すことができ、発光素子に電流が流れ、二次側回路受光素子をONすることができる。8他の局面に従う集積回路は、請求項1から請求項7のいずれか1項に記載の入力回路を1または複数個を、一体に集積し、素子化したものである。この場合、PNPオープンコレクタ出力、NPNオープンコレクタ出力またはリレー出力の全てに対応する入力回路を一体に素子化したので、省スペース、かつ一部品として利用することができる。また、複数個の入力回路を集積、素子化した場合、共通の内部電源端子を用いることができ、コストを低減することができる。第1の実施の形態まず、図1は、本発明の第1の実施の形態に係る入力回路100の一例を示す模式図である。図1に示すように、入力回路100は、主に入力端子IN、出力端子OUT1,OUT2、ダイオードD1,ツェナーダイオードZD1、抵抗R1,R2、AC入力可能なフォトカプラPC、内部電源端子V2inおよびコンデンサCからなる。図1の入力回路100は、入力端子IN側に、抵抗R1の一端側が接続され、抵抗R1の他端側にAC入力可能なフォトカプラPCの一端側が接続される。AC入力可能なフォトカプラPCの他端側にダイオードD1のカソード側が接続され、ダイオードD1のアノード側に内部電源端子V2inが設けられる。また、AC入力可能なフォトカプラPCの他端側にツェナーダイオードZD1のカソード側が接続され、ツェナーダイオードZD1のアノード側が接地GNDされる。また、AC入力可能なフォトカプラPCに対して抵抗R2およびコンデンサCが並列に設けられる。受光端子の両端に出力端子OUT1,OUT2が設けられる。出力端子OUT1,OUT2には、入力回路100外の二次側回路図示せずが接続される。次に、入力回路100の各パラメータの設計条件について説明を行う。図1の入力回路100においては、外部電源V1と内部電源V2とは、内部電源V2<外部電源V1の関係を有するように設計する。これは、フォトカプラPCのONOFF制御を行う上で重要であり、ツェナーダイオードZD1のツェナー電圧VZ1は、外部電源V1より小さく、内部電源V2より大きくしている。つまり、PNPオープンコレクタ出力が入力端子INに接続されたとき、ツェナーダイオードZD1のツェナー電圧VZ1より外部電源V1は大きいため、フォトカプラPCに電流が流れ、フォトカプラPCはONする。他方、NPNオープンコレクタ出力が入力端子INに接続されたとき、ツェナーダイオードZD1のツェナー電圧VZ1より内部電源V2は小さいため、ツェナーダイオードZD1に電流は流れず、フォトカプラPCに電流が流れ、フォトカプラPCはONする。なお、PNPオープンコレクタ出力およびNPNオ-プンコレクタ出力が共に入力端子INに接続されないとき、フォトカプラPCに電流は流れず、フォトカプラPCはOFF状態を維持する。PNPオープンコレクタ出力が入力端子INに接続されたときにフォトカプラPCに順方向電圧VFPが印加され、且つツェナーダイオードZD1にツェナー電圧VZ1が印加され、さらにNPNオープンコレクタ出力が入力端子INに接続されたときにフォトカプラPCに順方向電圧VFPが印加されるような抵抗値を抵抗R1は有する。また、本実施の形態において、内部電源V2と、ダイオードD1の順方向電圧Vfdと、フォトカプラPCの順方向電圧Vfpと、抵抗R1,R2との関係から、NPNオープンコレクタ出力が入力端子INに接続された場合、フォトカプラPCがONするための一次側電流Ifpminは、V2-Vfd-Vfp/R1-Vfp/R2>Ifpminを満たすように設計される。さらに、外部電源V1と、ツェナーダイオードZD1のツェナー電圧Vz1と、フォトカプラPCの順方向電圧Vfpと、抵抗R1,R2との関係から、PNPオープンコレクタ出力が入力端子INに接続された場合、フォトカプラPCがONするための一次側電流Ifpminは、V1-Vfp-Vz1/R2-Vfp/R1>Ifpminを満たすように設計される。上記の条件に従い、具体的例示を行う。例えば、外部電源V1が24ボルトVの場合、内部電源V2は、5ボルトVに設定する。また、抵抗R1は、820オームΩに設定し、抵抗R2は、4.7キロオームkΩに設定する。入力信号がOFFの場合入力端子INに対して入力信号が与えられない場合、入力回路100では、抵抗R1が開放状態にあるためフォトカプラPCには電圧が印加されず、フォトカプラPCはONしない。また、ツェナーダイオードZD1の働きにより内部電源V2からGND側に電流も流れない。NPNオープンコレクタ出力、またはリレー出力接続の場合図1に示すように、入力端子INに対してNPNオープンコレクタ出力、またはリレー出力が接続された場合、入力回路100では、内部電源V2、ダイオードD1、フォトカプラPCおよび抵抗R2、抵抗R1、外部電圧V1のGNDの経路ルートで電流が流れる。また、NPNオープンコレクタが漏れ電流により動作した場合に、その影響でフォトカプラPCがONし、二次側回路がONにならないように抵抗R2の抵抗値は設定される。PNPオープンコレクタ出力接続の場合図1に示すように、入力端子INに対してPNPオープンコレクタ出力が接続された場合、入力回路100では、外部電源V1、抵抗R1、フォトカプラPCおよび抵抗R2、ツェナーダイオードZD1、内部電圧GNDの経路ルートで電流が流れる。また、ツェナーダイオードZD1は内部電圧V2では動作しないが、ツェナー電圧VZ1は外部電圧V1に比べ充分小さく設定されており、ツェナーダイオードZD1は外部電圧V1により電流が内部電圧V2のGNDに向かって電流が流れる。このときフォトカプラPCの順方向電圧Vfpが満たされ、二次側回路がONされる。以上のように、図1に示すように、入力回路100は、PNPオープンコレクタ出力、NPNオープンコレクタ出力、リレー出力のいずれも対応することができる。また、PNPオープンコレクタ出力、NPNオープンコレクタ出力、リレー出力のいずれが接続されてもフォトカプラPCの二次側から出力される電流は一方向である。なお、図1に示すNPNオープンコレクタ出力、PNPオープンコレクタ出力、リレー出力のいずれも、工作機械、生産ラインのセンサ、シーケンサPLC等、洗車機、エレベータ、エスカレータ等の制御機器等、他の任意の機器の出力であり、入力回路100の出力端子OUT1,OUT2には、二次側回路を有する発光装置、信号表示灯、照明装置、音声報知機器、情報表示機器LED、ドットマトリクス表示器、インターフェイスコンバータ、および通信変換器等の任意の装置が接続される。他の例図2は、図1の入力回路の他の例を示す模式図である。以下、図2の入力回路100が図1の入力回路100と異なる点について説明を行う。図2に示すように、入力回路100は、図1の入力回路100のダイオードD1の代わりに、ツェナーダイオードZD2を設けたものである。続いて、入力回路100の各パラメータの設計条件について説明を行う。図2の入力回路100においては、図1の入力回路と異なり、外部電源V1と内部電源V2とは、内部電源V2≦外部電源V1の関係を有するように設計する。また、待機電流を0に限りなく近づける待機電流≒0ために、内部電源V2と、ツェナーダイオードZD1のツェナー電圧Vz1、ツェナーダイオードZD2のツェナー電圧Vz2との関係は、内部電圧V2>Vz1Vz2が条件となる。また、内部電源V2=外部電源V1の関係のときは、ツェナーダイオードZD1のツェナー電圧Vz1、ツェナーダイオードZD2のツェナー電圧Vz2との関係は、同じものであることが望ましい。例えば、内部電圧が5Vまたは12Vであっても、ツェナー電圧7V程度であれば、上記条件を満たす。また、本実施の形態において、内部電源V2と、ツェナーダイオードZD2のツェナー電圧Vz2と、フォトカプラPCの順方向電圧Vfpと、抵抗R1,R2との関係から、NPNオープンコレクタ出力が入力端子INに接続された場合、フォトカプラPCがONするための一次側電流Ifpminは、V2-Vz2-Vfp/R1-Vfp/R2>Ifpminを満たすように設計される。さらに、外部電源V1と、ツェナーダイオードZD1のツェナー電圧Vz1と、フォトカプラPCの順方向電圧Vfpと、抵抗R1,R2との関係から、PNPオープンコレクタ出力が入力端子INに接続された場合、フォトカプラPCがONするための一次側電流Ifpminは、V1-Vfp-Vz1/R2-Vfp/R1>Ifpminを満たすように設計される。その結果、図2に示す入力回路100は、図1の入力回路100と同様の動作を実施することができる。さらに他の例図3は、図1の入力回路のさらに他の例を示す模式図である。以下、図3の入力回路100が図1の入力回路100と異なる点について説明を行う。図3に示すように、入力回路100は、図1の入力回路100のダイオードD1とフォトカプラPCとの間に抵抗R3を設け、図1の入力回路100のツェナーダイオードZD1とフォトカプラPCとの間に抵抗R4を設けたものである。続いて、入力回路100の各パラメータの設計条件について説明を行う。図3の入力回路100においては、図1の入力回路と同様に、外部電源V1と内部電源V2とは、内部電源V2<外部電源V1の関係を有するように設計する。また、本実施の形態において、内部電源V2と、ダイオードD1の順方向電圧Vfd、フォトカプラPCの順方向電圧Vfpと、抵抗R1,R2,R3との関係から、NPNオープンコレクタ出力が入力端子INに接続された場合、フォトカプラPCがONするための一次側電流Ifpminは、V2-Vfd-Vfp/R1R3-Vfp/R2>Ifpminを満たすように設計される。さらに、外部電源V1と、ツェナーダイオードZD1のツェナー電圧Vz1と、フォトカプラPCの順方向電圧Vfpと、抵抗R1,R2,R4との関係から、PNPオープンコレクタ出力が入力端子INに接続された場合、フォトカプラPCがONするための一次側電流Ifpminは、Ifpminは、V1-Vfp-Vz1/R1R4-Vfp/R2>Ifpminを満たすように設計される。その結果、図3に示す入力回路100は、図1の入力回路100と同様の動作を実施することができる。第2の実施の形態次に、図4は、本発明の第2の実施の形態に係る入力回路100の一例を示す模式図である。図4に示すように、入力回路100は、主に入力端子IN、出力端子OUT1,OUT2、ダイオードD1,D2,D3、抵抗R1,R2,R3、フォトカプラPC、内部電源端子V2inおよびコンデンサCからなる。図4の入力回路100は、入力端子IN側に、ダイオードD1のアノードが接続され、ダイオードD1のカソード側に抵抗R1の一端側が接続される。抵抗R1の他端側に、抵抗R2の一端側が接続され、抵抗R2の他端側に抵抗R3の一端側が接続され、抵抗R3の他端側が接地GNDされる。抵抗R2および抵抗R3の間にダイオードD2のアノードが接続され、ダイオードD2のカソードが入力端子IN側に接続される。抵抗R1の一端側にダイオードD3のカソードが接続され、ダイオードD3のアノード側に内部電源端子V2inが設けられる。また、抵抗R1と並列にコンデンサCと、フォトカプラPCとが設けられる。フォトカプラPCは、発光素子HDと、発光素子HDに対向して設けられた受光素子PDからなる。受光端子PDの両端に出力端子OUT1,OUT2が設けられる。出力端子OUT1,OUT2には、入力回路100外の二次側回路図示せずが接続される。次に、入力回路100の各パラメータの設計条件について説明を行う。図4の入力回路100においては、外部電源V1と内部電源V2とは、内部電源V2<外部電源V1の関係を有するように設計する。これは、PNPオープンコレクタ出力が入力端子INに接続された際に、抵抗R1の両端電圧が、フォトカプラPCの順方向電圧Vfpを満たすようにするためである。また、本実施の形態において、ダイオードD1,D2,D3は、同一のものからなる。ここで、内部電源V2およびダイオードD1,D2,D3の順方向電圧Vfdの差と、抵抗R1,R2,R3との関係から、PNPオープンコレクタ出力およびNPNオープンコレクタ出力、リレー出力のいずれの出力信号も入力端子INに入力されない場合を考慮し、フォトカプラPCがOFFするための一次側電圧Vfpminは、V2-Vfd×R1/R1R2R3<Vfpminを満たすように設計される。また、内部電源V2と、ダイオードD1,D2,D3の順方向電圧Vfdと、フォトカプラPCの順方向電圧Vfpと、抵抗R1,R2との関係から、NPNオープンコレクタ出力が入力端子INに接続された場合、フォトカプラPCがONするための一次側電流Ifpminは、V2-2Vfd-Vfp/R2-Vfp/R1>Ifpminを満たすように設計される。さらに、外部電源V1と、ダイオードD1,D2,D3の順方向電圧Vfdと、フォトカプラPCの順方向電圧Vfpと、抵抗R1,R2,R3との関係から、PNPオープンコレクタ出力が入力端子INに接続された場合、フォトカプラPCがONするための一次側電流Ifpminは、V1-Vfd-Vfp/R2R3-Vfp/R1>Ifpminを満たすように設計される。上記の条件に従い、具体的例示を行う。例えば、外部電源V1が24ボルトVの場合、内部電源V2は、5ボルトVに設定する。また、抵抗R1は、820オームΩに設定し、抵抗R2は、560オームΩに設定し、抵抗R3は、4.7キロオームkΩに設定する。入力信号がOFFの場合入力端子INに対して入力信号が与えられない場合、入力回路100では、抵抗R1によって、フォトカプラPCの順方向電圧Vfpが制限され、フォトカプラPCには、電流が流れない。したがって、内部電源V2、ダイオードD3、抵抗R1、抵抗R2、抵抗R3の経路ルートで電流が流れる。当該電流値は、5V-0.6V/560Ω4.7kΩ820Ω≒0.72mAとなる。この電流値が待機状態で常に流れる電流となる。また、抵抗R1の両端一端側および他端側における電圧値は、0.72mA×820Ω=0.59ボルトVであり、フォトカプラPCの両端電圧もこれと等しくなるため、フォトカプラPCの順方向電圧Vfpの値を満たさない。その結果、二次側回路は、ONされない。NPNオープンコレクタ出力、またはリレー出力接続の場合図4に示すように、入力端子INに対してNPNオープンコレクタ出力、またはリレー出力が接続された場合、入力回路100では、内部電源V2、ダイオードD3、フォトカプラPCおよび抵抗R1、抵抗R2、ダイオードD2、外部電圧V1のGNDの経路ルートで電流が流れる。ここで、抵抗R3の抵抗値を大きく設定しているので、抵抗R3へ電流がほとんど流れない。そして、外部電圧V1のGNDへ向かって電流が流れることで、抵抗R1の両端一端側および他端側電圧がフォトカプラPCの順方向電圧Vfpを満たし、二次側回路がONされる。PNPオープンコレクタ出力接続の場合図4に示すように、入力端子INに対してPNPオープンコレクタ出力が接続された場合、入力回路100では、外部電源V1、ダイオードD1、フォトカプラPCおよび抵抗R1、抵抗R2、抵抗R3、内部電圧GNDの経路ルートで電流が流れる。ここで、大きな抵抗値に設定した抵抗R3を経由して電流が流れるが、外部電圧V1は、内部電圧V2と比べて大きい値のため、入力端子INに入力信号が与えられない場合と比較して、大きな電流が流れる。これにより、抵抗R1の両端一端側および他端側電圧がフォトカプラPCの順方向電圧Vfpを満たし、二次側回路がONされる。以上のように、図4に示すように、入力回路100は、PNPオープンコレクタ出力、NPNオープンコレクタ出力、リレー出力のいずれも対応することができる。また、抵抗R3の値が抵抗R2の値よりも大きく設定されているため、入力端子INに対して入力信号が与えられない場合の待機状態で流れる消費電力を抑制することができる。さらに、PNPオープンコレクタ出力、NPNオープンコレクタ出力、リレー出力のいずれが接続されてもフォトカプラPCに流れる電流は一方向であるため、両極または片極のいずれのフォトカプラも使用することができる。なお、図4に示すNPNオープンコレクタ出力、PNPオープンコレクタ出力、リレー出力のいずれも、工作機械、生産ラインのセンサ、シーケンサPLC等、洗車機、エレベータ、エスカレータ等の制御機器等、他の任意の機器の出力であり、入力回路100の出力端子OUT1,OUT2には、二次側回路を有する発光装置、信号表示灯、照明装置、音声報知機器、情報表示機器LED、ドットマトリクス表示器、インターフェイスコンバータ、および通信変換器等の任意の装置が接続される。他の実施形態図5は、図4の入力回路の他の例を示す模式図である。以下、図5の入力回路100が図4の入力回路100と異なる点について説明を行う。図5に示すように、入力回路100は、図4の入力回路100の抵抗R3の代わりに、ツェナーダイオードZDを設けてもよい。続いて、入力回路100の各パラメータの設計条件について説明を行う。PNPオープンコレクタ出力が入力端子INに接続された際の外部電源V1と内部電源V2との関係、NPNオープンコレクタ出力が入力端子INに接続された場合、フォトカプラPCがONするための一次側電流Ifpminの関係は、図4の入力回路100と同じ条件となる。一方、PNPオープンコレクタ出力およびNPNオープンコレクタ出力、リレー出力のいずれも入力端子INに入力されない場合を考慮すると、フォトカプラPCがOFFするための一次側電流Ifpminは、ツェナーダイオードZDの逆方向電流Irよりも大きいことが条件となる。さらに、外部電源V1と、ダイオードD1,D2,D3の順方向電圧Vfdと、フォトカプラPCの順方向電圧Vfpと、ツェナーダイオードVZの電圧Vzと、抵抗R1,R2との関係から、PNPオープンコレクタ出力が入力端子INに接続された場合、フォトカプラPCがONするための一次側電流Ifpminは、V1-Vfd-Vfp-Vz/R2-Vfp/R1>Ifpminを満たすように設計される。その結果、図5に示す入力回路100は、図4の入力回路100と同様の動作を実施することができる。次に、図6または図7は、本発明に係る入力回路101,~,105を含む表示灯200を説明するための模式図である。図6および図7に示すように、表示灯200は、入力回路101,~,入力回路105、点滅ユニット201、ブザーユニット202、表示ユニット203,204,2051段目、2段目、3段目を含む。なお、図6および図7に示す入力回路101,102,103,104,105は、図1から図5に示した入力回路100と同様の回路構成からなる。図6に示すように、表示灯200の点滅ユニット201は、入力回路101を介して点滅ユニット出力のPNPオープンコレクタ出力と、接続可能に設けられる。同様に、ブザーユニット202は、入力回路102を介してブザーユニット出力のPNPオープンコレクタ出力と接続可能に設けられる。また、表示ユニット3段目203は、入力回路103を介して表示ユニット3段目出力のPNPオープンコレクタ出力と接続可能に設けられ、表示ユニット2段目204は、入力回路104を介して表示ユニット3段目出力のPNPオープンコレクタ出力と接続可能に設けられ、表示ユニット1段目205は、入力回路105を介して表示ユニット3段目出力のPNPオープンコレクタ出力に接続可能に設けられる。このように、何らスイッチまたは制御装置等を変更させることなく、PNPオープンコレクタ出力に対して、入力回路101,~,105を備えた表示灯200を直接接続することができる。一方、図7に示すように、表示灯200の点滅ユニット201は、入力回路101を介して点滅ユニット出力のNPNオープンコレクタ出力と接続可能に設けられる。同様に、ブザーユニット202は、入力回路102を介してブザーユニット出力のNPNオープンコレクタ出力と接続可能に設けられる。また、表示ユニット3段目203は、入力回路103を介して表示ユニット3段目出力のNPNオープンコレクタ出力と接続可能に設けられ、表示ユニット2段目204は、入力回路104を介して表示ユニット3段目出力のNPNオープンコレクタ出力と接続可能に設けられ、表示ユニット1段目205は、入力回路105を介して表示ユニット3段目出力のNPNオープンコレクタ出力と接続可能に設けられる。以上のように、何らスイッチまたは制御装置等を変更させることなく、NPNオープンコレクタ出力に表示灯200を直接接続することができる。したがって、PNPオープンコレクタ出力およびNPNオープンコレクタ出力のいずれであっても、表示灯200を直接接続することができる。以上のように、ヨーロッパ等の欧州各地においては、PNPオープンコレクタ出力が主流であり、日本では、NPNオープンコレクタ出力が主流である。したがって、本発明に係る入力回路100、101,~,105においては、いずれの地域でも対応することができるので、使用地域毎の機種の変更が必要なくなり、在庫保有を円滑にし、コスト低減を図ることができる。また、図8に示すように、各入力回路101,~,105を一体に集積回路110として設けてもよい。この場合、回路ユニット構成を簡略、簡素化することができる。次に、図9および図10は、本発明に係る入力回路101,~,104を含む音声出力システム500を説明するための模式図である。図9および図10に示すように、音声出力システム500は、入力回路101,~,入力回路105、音声出力装置300を含む。音声出力装置300は、記録装置310を内蔵する。なお、図9および図10に示す入力回路101,102,103,104は、図1から図5に示した入力回路100と同様の回路構成からなる。図9および図10に示すように、音声出力システム500では、PNPオープンコレクタ出力に入力回路101が接続される。例えば、当該PNPオープンコレクタ出力が就業開始時間に応じてフラグを立てる場合入力信号がある場合、当該入力回路101がオンONされ、音声出力装置300から記録装置310に記録された所定のメッセージコンベヤーは、自動運転を開始しますと発音される。また、同様に、PNPオープンコレクタ出力に入力回路102が接続され、当該PNPオープンコレクタ出力が就業終了時間に応じてフラグを立てる場合入力信号がある場合、当該入力回路102がオンONされ、音声出力装置300から記録装置310に記録された所定のメッセージコンベヤーは、自動停止しますと発音される。同様に、PNPオープンコレクタ出力に入力回路103が接続され、当該PNPオープンコレクタ出力がコンベアラインにおける異常を検知した場合に応じてフラグを立てる場合入力信号がある場合、当該入力回路103がオンONされ、音声出力装置300から記録装置310に記録された所定のメッセージコンベヤーライン異常ですと発音され、当該PNPオープンコレクタ出力がコンベアラインにおける侵入を検知した場合に応じてフラグを立てる場合センサ等の入力信号がある場合、当該入力回路104がオンONされ、音声出力装置300から記録装置310に記録された所定のメッセージこれより先は立入らないでくださいと発音される。<他の例>なお、図1から図5の入力回路100においては、内部電源端子V2inを設けることとしているが、内部電源V2を入力回路100に含めて、内部電源端子V2inを省略してもよい。また、図9および図10の説明において、入力回路101,~,104の個々に応じてメッセージを発音させることとしているが、これに限定されず、入力回路101,~,104のうち複数の入力がONされた場合に、予め定められた他のメッセージを発音させてもよい。本実施の形態に係る入力回路100および集積回路110は、入力端子INが入力端子に相当し、入力回路100,101,~,105が入力回路に相当し、集積回路110が集積回路に相当し、ダイオードD1が第4ダイオードに相当し、抵抗R1が第4抵抗に相当し、抵抗R2が第5抵抗に相当し、抵抗R3またはツェナーダイオードZDが第6抵抗に相当し、ダイオードD2が第5ダイオードに相当し、ダイオードD3が第6ダイオードに相当し、内部電源端子V2inが内部電源端子に相当し、発光素子HDが発光素子に相当し、受光素子PDが受光素子に相当し、内部電源V2が内部電源に相当し、外部電源V1が外部電源に相当し、工作機械、生産ラインのセンサ、シーケンサ、洗車機、エレベータ、エスカレータ等の制御機器が、制御機器に相当し、発光装置、音声報知機器、情報表示機器、インタフェィスコンバータ等が制御対象機器に相当する。以上のことから、入力回路100,101,~,105および集積回路110においては、PNPオープンコレクタ出力、NPNオープンコレクタ出力またはリレー出力のいずれにも対応することができ、さらに入力端子INに入力信号が入力されない場合、発光素子に電流が流れないように設定されるので、入力回路100の待機状態において、二次側回路をOFFすることができ、待機時の消費電力を抑制することができる。また、PNPオープンコレクタ出力、NPNオープンコレクタ出力またはリレー出力の全てに対応する入力回路100を一体に素子化した集積回路110は、省スペース、かつ一部品として利用することができる。また、複数個の回路を集積化した場合、共通の内部電源端子V2inを用いることができる。このように、本発明は、入力回路を有する製品に全適用することができる。本発明の好ましい実施の形態は上記の通りであるが、本発明はそれだけに制限されない。本発明の精神と範囲から逸脱することのない様々な実施形態が他になされることは理解されよう。さらに、本実施形態において、本発明の構成による作用および効果を述べているが、これら作用および効果は、一例であり、本発明を限定するものではない。"