"行列状に配列され、光電変換により信号を生成する複数の画素と、前記行列状に配列された複数の画素の列毎に設けられ、前記複数の画素の信号を読み出す複数の読み出し回路と、前記複数の読み出し回路から出力される信号と時間的にレベルが変化する参照信号とを比較する複数の比較部と、前記参照信号のレベルが変化を開始してからの時間をカウントするカウンタと、前記複数の読み出し回路から出力される信号と前記参照信号との大小関係が逆転したときの前記カウンタのカウント値を列毎に記憶する記憶部と、前記記憶部が記憶するカウント値をリセットするリセット部とを有することを特徴とする固体撮像装置。前記記憶部は、前記画素のリセット状態で前記画素から読み出された信号の前記カウント値を記憶する第1の記憶手段と、前記画素の非リセット状態で前記画素から読み出された信号の前記カウント値を記憶する第2の記憶手段とを有することを特徴とする請求項1記載の固体撮像装置。前記記憶部は、複数のブロックに分割され、前記リセット部は、前記記憶部の複数のブロックを互いに異なるタイミングでリセットすることを特徴とする請求項1又は2記載の固体撮像装置。前記リセット部は、前記第1の記憶手段と前記第2の記憶手段とを互いに異なるタイミングでリセットすることを特徴とする請求項2記載の固体撮像装置。さらに、前記記憶部に記憶されている列毎のカウント値を順次転送する走査回路を有し、前記リセット部は、前記走査回路が転送を行う期間以外の期間にリセットを行うことを特徴とする請求項1~4のいずれか1項に記載の固体撮像装置。前記リセット部は、前記第1の記憶手段に対して、リセット時におけるターゲットのコード又は正常なデータ範囲で取り得る最小値でリセットし、前記第2の記憶手段に対して、飽和レベルに相当するコードでリセットすることを特徴とする請求項2記載の固体撮像装置。共通カウンタを用いたランプ型カラムADCを搭載したイメージセンサでは、ランプ信号と画素信号の電位差が大きいと、所定のAD変換期間で比較処理が終了せず、記憶手段への書き込みが行われない。このような場合、記憶手段は前に書き込まれたデータを保持し、異常な画像が出力されることとなる。このような問題に対して、レベル固定回路を付加することで抑制する方法が特許文献2に開示されている。しかし、特許文献2の方法では、レベル固定回路を付加することでチップ面積が増大するという課題がある。本発明の目的は、異常な画像が出力されることを抑制することができる固体撮像装置を提供することである。本発明の固体撮像装置は、行列状に配列され、光電変換により信号を生成する複数の画素と、前記行列状に配列された複数の画素の列毎に設けられ、前記複数の画素の信号を読み出す複数の読み出し回路と、前記複数の読み出し回路から出力される信号と時間的にレベルが変化する参照信号とを比較する複数の比較部と、前記参照信号のレベルが変化を開始してからの時間をカウントするカウンタと、前記複数の読み出し回路から出力される信号と前記参照信号との大小関係が逆転したときの前記カウンタのカウント値を列毎に記憶する記憶部と、前記記憶部が記憶するカウント値をリセットするリセット部とを有することを特徴とする。異常な画像が出力されることを抑制できる。第1の実施形態図9は、本発明の第1の実施形態による固体撮像装置の構成例を示す図である。固体撮像装置100は、画素部1と、読み出し回路2と、比較部3と、記憶部50と、参照信号生成手段6と、カウンタ7と、垂直走査回路15と、水平走査回路65と、信号処理回路70と、出力部60とを有する。画素部1は、図14の画素部210と同様に、2次元行列状に配列された複数の画素210-1を有する。複数の画素210-1は、それぞれ光電変換により信号を生成する。読み出し回路2は、行列状に配列された複数の画素210-1の各列に設けられ、複数の画素210-1の信号を列毎に読み出す。比較部3は、読み出し回路2に接続され、読み出し回路2から出力される信号と、参照信号生成手段6により生成される時間的にレベルが変化する参照信号とを比較する。カウンタ7は、参照信号生成手段6により生成される参照信号のレベルが変化を開始してからの時間をカウントする。記憶部50は、比較部3に接続され、読み出し回路2から出力される信号と参照信号生成手段6により生成される参照信号との大小関係が逆転したときのカウンタ7のカウント値を記憶する。垂直走査回路15は、行単位で、画素部1内の画素210-1の選択、画素210-1のリセット等を制御する。記憶部50に記憶されたカウント値は、水平走査回路65からの信号によって、列毎に信号処理回路70に順次転送される。信号処理回路70は、画素210-1のリセット状態のN信号のカウント値と画素210-1の非リセット状態のS信号のカウント値の差分をとることで、画素の信号成分を抽出し、また必要に応じてその他の演算処理を行い、出力部60へ出力する。次に、本実施形態の説明を容易にするために、AD変換器を持たない固体撮像装置の構成例とその動作を説明する。図14は、固体撮像装置内の画素部210及びその下方に配置された読み出し回路の構成例を示す図であり、図9の比較部3、参照信号生成手段6、カウンタ7及び記憶部50を省略した図である。一方で、図1の構成ではCDS回路119及び差分処理部118がない。CDS回路119は、増幅回路220-1の後段に設けられる。画素部210は、複数列かつ複数行に配列された複数の画素210-1を含んで構成される。図14において、左から数えて奇数列目の画素から出力される信号は、画素部210の下方に配置された読み出し回路によって読み出される。一方、左から数えて偶数列目の画素から出力される信号は、画素部210の上方に配置される不図示の読み出し回路によって読み出される。このように、読み出し回路を交互に設けることで、読み出し回路をレイアウトする際に画素部210の2列分の面積を用いることができる。図15は、1つの画素210-1の回路図である。転送スイッチ102は、転送パルスPTXによって駆動される。リセットスイッチ103は、リセットパルスPRESによって駆動される。行選択スイッチ105は、行選択パルスPSELによって駆動される。PTXは、PTX1~nnは、行数を代表する標記である。PRESは、PRES1~nを代表する標記である。PSELは、PSEL1~nを代表する標記である。画素210-1は、行選択スイッチ105を持たないものであっても良く、その場合には、リセットスイッチ103によって増幅MOSFET104のゲートの電位を設定することで画素の選択又は非選択を行う。図16は、図14の固体撮像装置の動作例を示すタイミング図である。以下、図14~図16を参照しながら固体撮像装置の動作例を説明する。読み出し動作に先立って、設定された露光時間で画素部210が露光され、フォトダイオード101に光電荷が蓄積される。以下の説明は、垂直走査回路215が出力するPRES1、PTX1、PSEL1によって駆動される行が選択されているものとする。まず、画素リセットパルスPRESがハイレベルからローレベルとなり、増幅MOSFET104のゲート電極のリセットが解除される。このとき、該ゲート電極に接続された浮遊拡散部FDには、リセットを解除したことに対応する電位が保持される。続いて、行選択パルスPSELがハイレベルとなると、増幅MOSFET104と定電流源107によって形成されているソースフォロワ回路によって浮遊拡散部FDの電位に対応する出力が垂直出力線V-1に現れる。この状態でクランプパルスPC0Rがハイレベルに活性化されることによって、クランプスイッチ109がオンして可変増幅部131が電圧フォロワ状態となり、クランプ容量108の列アンプ側の電極が電圧VREFとほぼ等しくなる。その後、クランプパルスPC0Rがハイレベルからローレベルに非活性化され、垂直出力線V-1上の出力がクランプされる。続いて、蓄積パルスPTNがハイレベルに活性化され、増幅回路220-1のオフセット信号が転送ゲート110nを介して保持容量112nに記憶される。その後、転送パルスPTXがハイレベルに活性化されることによって転送スイッチ102が一定期間ハイレベルとなり、フォトダイオード101に蓄積された光電荷が増幅MOSFET104のゲート電極に転送される。ここでは、転送される電荷は電子であり、転送された電荷の量の絶対値をQ、浮遊拡散部FDの容量をCFDとすると、ゲート電位はQ/CFDだけ低下する。これに対応して、垂直出力線V-1の電位が変化する。ソースフォロワゲインをGsfとすると、フォトダイオード101からフローティングディフュージョン部FDに電荷を転送することによる垂直出力線V-1の電位Vvlの変化分ΔVvlは、1式で表される。ΔVvl=-QGsf/CFD1この電位変化ΔVvlは、演算増幅器120、クランプ容量108及び帰還容量121によって構成される可変増幅部131によって電圧増幅され、可変増幅部131の出力Vctは、2式で表される。Vct=VREFQGsf/CFDC0/Cf2ここで、C0は、クランプ容量108の容量、Cfは、感度切り替えパルスx1、x2、x4が活性化されたときにそれぞれ選択される帰還容量121a、121b、121cの容量値を示している。例えば、C0=1pFである。帰還容量121aが選択されたときは、Cf=1pF、帰還容量121bが選択されたときは、Cf=0.5pF、帰還容量121cが選択されたときは、Cf=0.25pFである。-C0/Cfで表される電圧増幅率は、それぞれ-1倍、-2倍、-4倍となっている。すなわち、演算増幅器120に対して負帰還をかけている系において、複数の帰還容量121a~cのいずれを選択するかを切り替えることで、CfとC0との分圧比で決まる帰還係数を変化させ、電圧増幅率を切り替えることができる。なお、電圧増幅率に負の符号がついているのは、反転増幅回路であることを示している。転送パルスPTXがローレベルになった後に蓄積パルスPTSがハイレベルになり、このときの増幅回路220-1から出力されているレベルが転送ゲート110sを介して保持容量112sに蓄積される。続いて、水平走査回路65が発生する走査パルスCOLSEL1、COLSEL2、によって列選択スイッチ114s及び114nが順番にオンにされる。すると、保持容量112sに蓄積されている信号は列の順番に水平出力線116sに出力され、保持容量112nに蓄積されている信号は列の順番に水平出力線116nに出力される。複数列の信号対は、順番に水平出力線116s及び116nに出力される。差分処理部118は、水平出力線116s及び116nに出力された各列の信号対の差分を出力する。これにより、保持容量112sに保持された信号に含まれるノイズ成分を低減することができる。以下の説明におけるN信号とは、図9の比較部3よりも前にCDS回路を備える場合には、図16で信号PTNによってサンプリングされる信号に相当する。一方、CDS回路を持たない場合には、フローティングディフュージョン部FDをリセットしたことに対応して垂直出力線V-1に出力される信号に相当する。同様に、以下の説明におけるS信号とは、比較部3よりも前にCDS回路を備える場合には、図16で信号PTSによってサンプリングされる信号に相当する。一方、CDS回路を持たない場合には、フォトダイオード101で発生した電荷をフローティングディフュージョン部FDに転送したことによって垂直出力線V-1に出力される信号に相当する。図1は、図9の固体撮像装置の一部の回路構成例を示す図である。図9の記憶部50は、第1の記憶手段4及び第2の記憶手段5を有する。複数の読み出し回路2は、行列状に配列された複数の画素210-1の列毎に設けられ、複数の画素210-1の信号を列毎に読み出す。複数の比較部3は、複数の読み出し回路2に接続され、複数の読み出し回路2から出力される信号と、参照信号生成手段6により生成される時間的にレベルが変化する参照信号とを比較する。複数の論理和OR回路11は、それぞれ複数の比較部3の出力信号と制御信号INTとの論理和信号を出力する。複数の論理積AND回路12は、それぞれ複数の論理和回路11の出力信号と制御信号SEL_Nとの論理積信号を出力する。複数の論理積回路13は、それぞれ複数の論理和回路11の出力信号と制御信号SEL_Sとの論理積信号を出力する。カウンタ5は、制御信号SEL及びCNTを入力し、参照信号生成手段6により生成される参照信号のレベルが変化を開始してからの時間をカウントする。複数の第1の記憶手段4は、複数の論理積信号12の出力信号を入力し、複数の読み出し回路2から出力されるN信号と参照信号生成手段6により生成される参照信号との大小関係が逆転したときのカウンタ7のカウント値を列毎に記憶する。複数の第2の記憶手段5は、複数の論理積信号12の出力信号を入力し、複数の読み出し回路2から出力されるS信号と参照信号生成手段6により生成される参照信号との大小関係が逆転したときのカウンタ7のカウント値を記憶する。リセット部は、論理和回路11、論理積回路12及び論理積回路13を有し、第1の記憶手段4及び第2の記憶手段5を含む記憶部50が記憶するカウント値をリセットする。カウンタ7は、内部のカウンタ回路からのカウント値とリセットカウント値を選択的に出力する。第1の記憶手段4及び第2の記憶手段5は、カウンタ7により出力されるカウント値を入力する。第1の記憶手段4は、画素210-1のリセット状態で画素210-1から読み出されたN信号のカウント値を記憶する。第2の記憶手段5は、画素210-1の非リセット状態で画素210-1から読み出されたS信号のカウント値を記憶する。第1の記憶手段4及び第2の記憶手段5は、それぞれ制御信号SEL_N及びSEL_Sにより選択される。選択された記憶手段4又は5は、比較部3の出力信号と複数列で共通の制御信号INTのいずれかの信号により、カウンタ7のカウント値を記憶する。比較部3は、読み出し回路2の出力信号と参照信号との電位の大きさを比較し、比較結果に応じてハイレベル又はローレベルの信号を出力する。読み出し回路2の出力信号と参照信号の電位の大小関係が逆転する時、比較部3の出力はハイレベルからローレベルもしくはローレベルからハイレベルに遷移する。この比較部3の出力電位が反転するタイミングで、第1の記憶手段4又は第2の記憶手段5がカウンタ7から出力されるカウント値を記憶する。第1の記憶手段4及び第2の記憶手段5に記憶されたカウント値は、水平走査回路65図9からの信号によって、列毎に信号処理回路70に順次転送される。信号処理回路70は、第1の記憶手段4のカウント値と第2の記憶手段5のカウント値の差分をとることにより、画素の信号成分を抽出し、また必要に応じてその他の演算処理を行い、出力部60に出力する。図2は、図1の固体撮像装置の動作例を説明するためのタイミングチャートである。図2のタイミングチャートは、垂直走査回路15により選択された1行分の画素210-1からの信号をAD変換して出力するタイミングを示し、画素読出し期間T1N,T1S、AD変換期間T2N,T2S、及び水平走査期間T3を有する。AD変換期間T2Nでは、画素210-1のリセット状態のN信号のAD変換が行われる。AD変換期間T2Sでは、画素210-1の非リセット状態のS信号のAD変換が行われる。まず、期間T1Nにて、図16の信号PTNによりサンプリングされたアナログのN信号が読み出し回路2により読み出される。次に、期間T2Nにて、まず制御信号SELがハイレベルの期間に、カウンタ7はリセットカウント値D_DATAを出力する。制御信号SELがハイレベルの期間において、制御信号INTがハイレベルの期間に、論理和回路11はハイレベルを出力する。この時、制御信号SEL_Nがハイレベルであるので、論理積回路12がハイレベルを出力する。第1の記憶手段4は、論理積回路12からハイレベルの信号を入力すると、カウンタ7のリセットカウント値D_DATAを書き込み、第1の記憶手段4がリセットされる。その後、制御信号CNTがハイレベルになると、参照信号生成手段6は参照信号の生成を開始し、カウンタ7はカウントアップ動作を開始する。カウンタ7は、初期値が0であり、参照信号のレベルが変化を開始してからの時間をカウントする。参照信号は、時間に対して変化する信号である。例えば、参照信号は、時間に対してレベルが直線的に変化するランプ信号、又は階段状に変化する参照信号でもよい。図2では、参照信号として、ランプ信号の例を示す。制御信号CNTがハイレベルになると、参照信号はレベルの傾斜を開始する。比較部3は、読み出し回路2が出力するN信号と参照信号生成手段6が出力する参照信号とを比較する。参照信号の電位がN信号の電位より大きくなった時に、図2の比較部出力のように、比較部3の出力はローレベルからハイレベルへと遷移する。比較部3の出力がハイレベルになると、制御信号SEL_Nがハイレベルとなるので、論理積回路12はハイレベルの信号を出力する。第1の記憶手段4は、論理積回路12からハイレベルの信号を入力すると、カウンタ7のカウント値を、N信号のAD変換結果のデジタルデータとして書き込む。その後、制御信号CNT及びSEL_Nがローレベルになると、参照信号のレベル変化が終了し、カウンタ7は0にリセットされる。その後、期間T1Sにて、転送パルスPTX図16がハイレベルになり、図16の信号PTSによってサンプリングされたS信号が読み出し回路2により読み出される。次に、期間T2Sでは、期間T2Nと同様に、まず制御信号SELがハイレベルの期間に、カウンタ7はリセットカウント値D_DATAを出力する。制御信号SELがハイレベルの期間において、制御信号INTがハイレベルの期間に、論理和回路11はハイレベルを出力する。この時、制御信号SEL_Sがハイレベルであるので、論理積回路13がハイレベルを出力する。第2の記憶手段5は、論理積回路13からハイレベルの信号を入力すると、カウンタ7のリセットカウント値D_DATAを書き込み、第2の記憶手段5がリセットされる。その後、制御信号CNTがハイレベルになると、参照信号生成手段6は参照信号の生成を開始し、カウンタ7はカウントアップ動作を開始する。カウンタ7は、初期値が0であり、参照信号のレベルが変化を開始してからの時間をカウントする。比較部3は、読み出し回路2が出力するS信号と参照信号生成手段6が出力する参照信号とを比較する。参照信号の電位がS信号の電位より大きくなった時に、図2の比較部出力のように、比較部3の出力はローレベルからハイレベルへと遷移する。比較部3の出力がハイレベルになると、制御信号SEL_Sがハイレベルとなるので、論理積回路13はハイレベルの信号を出力する。第2の記憶手段5は、論理積回路13からハイレベルの信号を入力すると、カウンタ7のカウント値を、S信号のAD変換結果のデジタルデータとして書き込む。その後、制御信号CNT及びSEL_Sがローレベルになると、参照信号のレベル変化が終了し、カウンタ7は0にリセットされる。なお、第1の記憶手段4と第2の記憶手段5に書き込むリセットカウント値D_DATAを異ならせることも可能である。具体的には、第1の記憶手段4には、暗時リセット時におけるターゲットのコードや、正常なデータ範囲で取り得る最小値を設定することによりリセットすることが考えられる。一方、第2の記憶手段5には、飽和レベルに相当するコードを書き込むことによりリセットすることが考えられる。リセット部は、論理和回路11、論理積回路12及び13を有し、第1の記憶手段4と第2の記憶手段5とを互いに異なるタイミングでリセットする。AD変換期間T2Sの後に、水平走査期間T3では、走査信号SCANがハイレベルになり、第1の記憶手段4及び第2の記憶手段5に記憶されたカウント値は、水平走査回路65図9から出力される信号によって、列毎に信号処理回路70に順次転送される。読み出す画素210-1の行を変えて図2のタイミングチャートの処理を繰り返すことにより、全行あるいは一部の行の画素210-1の信号を読み出すことができる。共通カウンタ7を用いたランプ型カラムADCでは、所定のAD変換期間T2N又はT2Sで比較処理が終了しない場合、記憶手段4又は5への書き込みが行われない。そこで、上記のように、記憶手段4及び5を比較開始前にリセットカウント値D_DATAにリセットすることにより、例えば特許文献2のレベル固定回路などを付加することなく、異常な画像が出力されることを抑制できる。第2の実施形態本発明の第1の実施形態においては、制御信号INTがハイレベルの期間に選択された記憶手段4又は5がリセットされる。全列の第1の記憶手段4がリセットされるために、電源に流れる過渡電流や、ふられによる基板電圧の過渡変動が大きくなる可能性がある。本実施形態では、このような現象に対して有効な手法を提供する。図3は本発明の第2の実施形態による固体撮像装置の構成例を示す図であり、図4は図3の固体撮像装置の動作例を説明するためのタイミングチャートである。以下、本実施形態が第1の実施形態と異なる点を説明する。図1では、すべての論理和回路11に制御信号INTが入力されている。これに対して、図3では、奇数列の論理和回路11は、比較部3の出力信号と制御信号INT_Oとの論理和信号を出力し、偶数列の論理和回路11は、比較部3の出力信号と制御信号INT_Eとの論理和信号を出力する。図4のタイミングチャートに示すように、制御信号SELがハイレベルの期間内において、制御信号INT_O及びINT_Eがハイレベルとなる期間をずらす。これにより、奇数列の記憶手段4及び5と、偶数列の記憶手段4及び5をリセットする期間をずらすことが可能である。期間T2Nでは、まず、制御信号INT_Oがハイレベルになると、奇数列の論理和回路11がハイレベルの信号を出力する。そして、制御信号SEL_Nがハイレベルであるので、奇数列の論理積回路12がハイレベルの信号を出力する。奇数列の第1の記憶手段4が奇数列の論理積回路12からハイレベルの信号を入力すると、奇数列の第1の記憶手段4にリセットカウント値D_DATAが書き込まれ、奇数列の第1の記憶手段4がリセットされる。その後、制御信号INT_Eがハイレベルになると、偶数列の論理和回路11がハイレベルの信号を出力する。そして、制御信号SEL_Nがハイレベルであるので、偶数列の論理積回路12がハイレベルの信号を出力する。偶数列の第1の記憶手段4が偶数列の論理積回路12からハイレベルの信号を入力すると、偶数列の第1の記憶手段4にリセットカウント値D_DATAが書き込まれ、偶数列の第1の記憶手段4がリセットされる。期間T2Sでは、まず、制御信号INT_Oがハイレベルになると、奇数列の論理和回路11がハイレベルの信号を出力する。そして、制御信号SEL_Sがハイレベルであるので、奇数列の論理積回路13がハイレベルの信号を出力する。奇数列の第2の記憶手段5が奇数列の論理積回路13からハイレベルの信号を入力すると、奇数列の第2の記憶手段5にリセットカウント値D_DATAが書き込まれ、奇数列の第2の記憶手段5がリセットされる。その後、制御信号INT_Eがハイレベルになると、偶数列の論理和回路11がハイレベルの信号を出力する。そして、制御信号SEL_Sがハイレベルであるので、偶数列の論理積回路13がハイレベルの信号を出力する。偶数列の第2の記憶手段5が偶数列の論理積回路13からハイレベルの信号を入力すると、偶数列の第2の記憶手段5にリセットカウント値D_DATAが書き込まれ、偶数列の第2の記憶手段5がリセットされる。このように記憶手段4及び5は、奇数列及び偶数列の複数のブロックに分割される。リセット部は、論理和回路11、論理積回路12及び13を有し、記憶手段4及び5の複数のブロックを互いに異なるタイミングでリセットすることにより、多くの記憶手段4及び5がリセットされることに起因する過渡電流や電源電圧の変動を軽減することができる。本実施形態では、奇数列の記憶手段4及び5と、偶数列の記憶手段4及び5の2つのブロックに分けているが、ブロックの分割方法及び分割数はこれに限られるものではない。図5は本実施形態による固体撮像装置の他の構成例を示す図であり、図6は図5の固体撮像装置の動作例を説明するためのタイミングチャートである。例えば、記憶手段4及び5の右半分と、記憶手段4及び5の左半分に分割することができる。左半分の論理和回路11は、比較部3の出力信号と制御信号INT_Lとの論理和信号を出力し、右半分の論理和回路11は、比較部3の出力信号と制御信号INT_Rとの論理和信号を出力する。図6のタイミングチャートに示すように、制御信号SELがハイレベルの期間内において、制御信号INT_L及びINT_Rがハイレベルとなる期間をずらす。これにより、左半分の記憶手段4及び5と、右半分の記憶手段4及び5をリセットする期間をずらすことが可能である。期間T2Nでは、まず、制御信号INT_Lがハイレベルになると、左半分の論理和回路11がハイレベルの信号を出力する。そして、制御信号SEL_Nがハイレベルであるので、左半分の論理積回路12がハイレベルの信号を出力する。左半分の第1の記憶手段4が左半分の論理積回路12からハイレベルの信号を入力すると、左半分の第1の記憶手段4にリセットカウント値D_DATAが書き込まれ、左半分の第1の記憶手段4がリセットされる。その後、制御信号INT_Rがハイレベルになると、右半分の論理和回路11がハイレベルの信号を出力する。そして、制御信号SEL_Nがハイレベルであるので、右半分の論理積回路12がハイレベルの信号を出力する。右半分の第1の記憶手段4が右半分の論理積回路12からハイレベルの信号を入力すると、右半分の第1の記憶手段4にリセットカウント値D_DATAが書き込まれ、右半分の第1の記憶手段4がリセットされる。期間T2Sでは、まず、制御信号INT_Lがハイレベルになると、左半分の論理和回路11がハイレベルの信号を出力する。そして、制御信号SEL_Sがハイレベルであるので、左半分の論理積回路13がハイレベルの信号を出力する。左半分の第2の記憶手段5が左半分の論理積回路13からハイレベルの信号を入力すると、左半分の第2の記憶手段5にリセットカウント値D_DATAが書き込まれ、左半分の第2の記憶手段5がリセットされる。その後、制御信号INT_Rがハイレベルになると、右半分の論理和回路11がハイレベルの信号を出力する。そして、制御信号SEL_Sがハイレベルであるので、右半分の論理積回路13がハイレベルの信号を出力する。右半分の第2の記憶手段5が右半分の論理積回路13からハイレベルの信号を入力すると、右半分の第2の記憶手段5にリセットカウント値D_DATAが書き込まれ、右半分の第2の記憶手段5がリセットされる。以上のように、記憶手段4及び5を左半分及び右半分に分割してリセットすることにより、電源に流れる過渡電流を分散できるという効果がある。第3の実施形態図7は、本発明の第3の実施形態による固体撮像装置の構成例を示す図である。図7は、図1に対して、読み出し用の記憶手段8及び記憶手段9を追加したものである。制御信号MTXがハイレベルの期間に、第1の記憶手段4及び第2の記憶手段5に記憶されているデータがそれぞれ第3の記憶手段8及び第4の記憶手段9に転送される。以下、本実施形態が第1の実施形態と異なる点を説明する。図8は、図7の固体撮像装置の動作例を説明するためのタイミングチャートである。AD変換期間T2N及びT2Sでは、制御信号SEL及びINTをローレベルに維持し、記憶手段4及び5にリセットカウント値D_DATAの書き込みによるリセットを行わない。期間T2Sの後、制御信号MTXがハイレベルになると、記憶手段4及び5のデータがそれぞれ記憶手段8及び9に転送されて記憶される。次に、制御信号SELがハイレベルの期間に、カウンタ7はリセットカウント値D_DATAを出力する。そして、制御信号SEL_N、SEL_S及びINTがハイレベルになると、論理積回路12及び13がハイレベルの信号を出力し、記憶手段4及び5はカウンタ7が出力するリセットカウント値D_DATAを書き込むことによりリセットされる。水平走査回路65は、水平走査期間T3において、記憶手段8及び9に記憶されている列毎のカウント値を順次、信号処理回路70に転送する。リセット部は、論理和回路11、論理積回路12及び13を有し、水平走査回路65が転送を行う期間T3以外の期間にリセットを行う。制御信号MTXがハイレベルの期間に、読み出し用の記憶手段8及び記憶手段9にデータを転送することで、水平走査期間T3を、画素読出し期間T1N,T1S及びAD変換期間T2N,T2Sと重ねることができる。これにより、フレームレートの向上が可能となる。このように画素読出し期間T1N,T1S及びAD変換期間T2N,T2Sに水平走査を行う場合、通常、水平走査は、画素読出し期間T1N,T1S及びAD変換期間T2N,T2Sよりも高速である。そのために、全列の記憶手段4及び5がリセットされるために発生する過渡電流や電源電圧の変動が顕著となる。これを、図9を用いて説明する。図9に示すように、記憶部50、水平走査回路65、信号処理回路70及び出力部60の電源が固体撮像装置の外部から電源配線を介して共通に供給されている。記憶部50に記憶されたデータは、データバスを介して信号処理回路70に読み出され、演算処理等が行われ、出力部60より出力される。固体撮像装置において、全列の記憶手段4及び5がリセットされる場合、例えば電源に流れる過渡電流による電源変動が図中の点線で示される経路23や、基板を介して出力部60などにクロストークする。この電源変動により、異常なデータが出力されることになる。このような問題に対して、図8に示すように、水平走査期間T3ではない期間に、記憶手段4及び5のリセットを行うことにより、異常なデータが出力されることを抑制することができる。第4の実施形態図10は、本発明の第4の実施形態による固体撮像装置の構成例を示す図である。本実施形態は、第2及び第3の実施形態を組み合わせた構成となっている。奇数列の論理和回路11は、比較部3の出力信号と制御信号INT_Oとの論理和信号を出力する。偶数列の論理和回路11は、比較部3の出力信号と制御信号INT_Eとの論理和信号を出力する。本実施形態では、記憶手段4及び5について、奇数列の記憶手段4及び5と、偶数列の記憶手段4及び5との2つのブロックに分けられている。図11は、図10の固体撮像装置の動作例を説明するためのタイミングチャートである。まず、制御信号INT_Oがハイレベルの期間に、奇数列の記憶手段4及び5はリセットカウント値D_DATAを書き込むことによりリセットされる。その後、制御信号INT_Eがハイレベルの期間に、偶数列の記憶手段4及び5はリセットカウント値D_DATAを書き込むことによりリセットされる。制御信号INT_O及びINT_Eがハイレベルとなる期間をずらすことで、奇数列の記憶手段4及び5と、偶数列の記憶手段4及び5とをリセットする期間をずらすことが可能である。このように記憶手段4及び5を複数のブロックに分け、ブロック間で異なる時間にリセットすることで多くの記憶手段4及び5がリセットされることに起因する過渡電流や電源電圧の変動を軽減することができる。第3の実施形態で説明したように、本実施形態では全列の記憶手段4及び5がリセットされるために、発生する過渡電流や電源電圧の変動が大きくなる傾向にあるため、特に効果が大きい。また、本実施形態では、奇数列の記憶手段4及び5と、偶数列の記憶手段4及び5との2つのブロックに分けているが、第2の実施形態と同様に、ブロックの分割方法はこれに限られるものではない。第5の実施形態図12は、本発明の第5の実施形態による固体撮像装置の動作例を説明するためのタイミングチャートである。撮像装置の回路構成は、図7で示されるものである。以下、本実施形態が第3の実施形態と異なる点を説明する。期間T2Sの後、制御信号MTXがハイレベルになると、記憶手段4及び5のデータがそれぞれ記憶手段8及び9に転送されて記憶される。次に、制御信号SELがハイレベルの期間に、カウンタ7はリセットカウント値D_DATAを出力する。そして、制御信号SEL_N及びINTがハイレベルになると、論理積回路12がハイレベルの信号を出力し、第1の記憶手段4はカウンタ7が出力するリセットカウント値D_DATAを書き込むことによりリセットされる。次に、制御信号SEL_S及びINTがハイレベルになると、論理積回路13がハイレベルの信号を出力し、第2の記憶手段5はカウンタ7が出力するリセットカウント値D_DATAを書き込むことによりリセットされる。本実施形態では、記憶手段4及び5をリセットするための制御信号SEL_N、SEL_Sがハイレベルとなる期間をずらすことで、第1の記憶手段4及び第2の記憶手段5をリセットする期間をずらすことが可能である。このように第1の記憶手段4及び第2の記憶手段5を互いに異なる時間にリセットすることで、多くの記憶手段4及び5がリセットされることに起因する過渡電流や電源電圧の変動を軽減することができる。また、第1の記憶手段4をリセットする場合と、第2の記憶手段5をリセットする場合とで、リセットカウント値D_DATAを異ならせることも可能である。第6の実施形態図13は、本発明の第6の実施形態による固体撮像装置の動作例を説明するためのタイミングチャートである。撮像装置の回路構成は、図10で示されるものである。以下、本実施形態が第4の実施形態と異なる点を説明する。期間T2Sの後、制御信号MTXがハイレベルになると、記憶手段4及び5のデータがそれぞれ記憶手段8及び9に転送されて記憶される。次に、制御信号SELがハイレベルの期間に、カウンタ7はリセットカウント値D_DATAを出力する。そして、制御信号SEL_N及びINT_Oがハイレベルになると、奇数列の論理積回路12がハイレベルの信号を出力し、奇数列の第1の記憶手段4はカウンタ7が出力するリセットカウント値D_DATAを書き込むことによりリセットされる。次に、制御信号SEL_N及びINT_Eがハイレベルになると、偶数列の論理積回路12がハイレベルの信号を出力し、偶数列の第1の記憶手段4はカウンタ7が出力するリセットカウント値D_DATAを書き込むことによりリセットされる。次に、制御信号SEL_S及びINT_Oがハイレベルになると、奇数列の論理積回路13がハイレベルの信号を出力し、奇数列の第2の記憶手段5はカウンタ7が出力するリセットカウント値D_DATAを書き込むことによりリセットされる。次に、制御信号SEL_S及びINT_Eがハイレベルになると、偶数列の論理積回路13がハイレベルの信号を出力し、偶数列の第2の記憶手段5はカウンタ7が出力するリセットカウント値D_DATAを書き込むことによりリセットされる。本実施形態では、制御信号SEL_N及びSEL_Sがハイレベルとなる期間をずらすことで、第1の記憶手段4及び第2の記憶手段5をリセットする期間をずらしている。また、制御信号INT_O及びINT_Eがハイレベルとなる期間をずらすことで、奇数列の記憶手段4及び5と、偶数列の記憶手段4及び5とをリセットする期間をずらしている。本実施形態では、第2、第4及び第5の実施形態と比較して、同時にリセットされる記憶手段4及び5の数が更に減らされている。第1~第6の実施形態によれば、記憶手段4及び5が記憶するカウント値をリセットする。これにより、読み出し回路2の出力信号と参照信号との大小関係が逆転せず、比較部3の出力信号が反転しない場合には、比較処理終了後に、記憶手段4及び5にはリセットカウント値が記憶されている。これにより、異常な画像が出力されることを抑制できる。なお、上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。"