"直流の入力電圧をスイッチングして一定レベルの直流電圧に変換し、直流の出力電圧を出力するコンバータと、第1のインダクタ及びキャパシタを有し、前記コンバータの前記出力電圧を入力し、前記出力電圧を放電負荷へ供給すると共に、前記放電負荷における異常放電の発生時に前記第1のインダクタ及び前記キャパシタにより共振電流を発生して前記放電負荷に逆電圧を印加するLC共振回路と、前記共振電流の交流成分を検出して電流検出結果を出力する変流器と、前記電流検出結果を電圧レベルに変換し、変換された前記電圧レベルが閾値を超えた回数をカウントして前記異常放電の発生回数を検出する異常放電検出回路と、を備えたことを特徴とする電源装置。前記コンバータは、前記直流の入力電圧をスイッチング素子によりスイッチングして交流電圧に変換するスイッチング回路と、変換された前記交流電圧の電圧レベルを変換する変圧器と、前記変圧器の出力電圧を整流する整流回路と、第2のインダクタ及び前記キャパシタにより構成され、前記整流回路の出力電圧を平滑して前記直流の出力電圧を出力する平滑回路と、を有することを特徴とする請求項1記載の電源装置。前記異常放電検出回路は、前記電流検出結果を前記電圧レベルに変換する電圧レベル変換部と、変換された前記電圧レベルを前記閾値と比較し、前記電圧レベルが前記閾値を超えた場合には、前記放電負荷に前記異常放電が発生したと判定して前記異常放電判定結果を出力する比較部と、前記異常放電判定結果の出力回数をカウントして前記異常放電の前記発生回数を求めるカウント部と、を有することを特徴とする請求項1記載の電源装置。前記電圧レベル変換部は、前記電流検出結果を前記電圧レベルに変換する抵抗により構成されていることを特徴とする請求項3記載の電源装置。前記電圧レベル変換部は、前記電流検出結果を整流するダイオードと、整流された前記電流検出結果を前記電圧レベルに変換する抵抗と、により構成されていることを特徴とする請求項3記載の電源装置。前記電圧レベル変換部は、前記電流検出結果を前記電圧レベルに変換する抵抗と、変換された前記電圧レベルを整流するダイオードと、により構成されていることを特徴とする請求項3記載の電源装置。しかしながら、従来のプラズマ発生用等の電源装置における異常放電検出回路では、平滑回路の出力電圧と出力電流を監視し、出力電圧が閾値以下、且つ出力電流が閾値以上の時には、異常放電が発生したと判定し、その発生回数をカウントしているので、以下のa~cのような課題があった。a従来の異常放電検出回路では、例えば、平滑回路中に電流測定用のシャント抵抗を挿入し、このシャント抵抗により、平滑回路の出力電流を検出している。しかし、シャント抵抗は、LC共振回路の前段に位置する平滑回路中に挿入され、このシャント抵抗により、平滑回路を構成するインダクタとキャパシタのリプル電流脈動電流を検出しているので、異常放電時にLC共振回路に発生する共振電流を正しく検出できない。b放電負荷の条件によっては、短時間例えば、1μsec程度で消滅する自己消弧性の異常放電がある。シャント抵抗により検出される検出電流は微弱なため、演算増幅器以下オペアンプという。等でその検出電流を増幅する必要がある。しかし、検出電流をオペアンプ等で増幅した場合、検出結果に遅れ例えば、15μsec程が生じ、高速な検出ができない。そのため、自己消弧性の異常放電のように、放電時間が数μsecと短い場合は、異常放電の発生回数を正しくカウントできないことがある。c出力電圧は高電圧であるため、回路構成部品の損傷等を防止するために、出力電流及び出力電圧を検出する部分と、異常放電の発生回数をカウントする制御部とを、絶縁しなければならない。そのため、絶縁アンプ等が必要になり、回路が煩雑及び高コストとなる。本発明の電源装置は、DC入力電圧をスイッチングして一定レベルのDC電圧に変換し、DC出力電圧を出力するコンバータと、第1のインダクタ及びキャパシタを有し、前記コンバータの前記出力電圧を入力し、前記出力電圧を放電負荷へ供給すると共に、前記放電負荷における異常放電の発生時に前記第1のインダクタ及び前記キャパシタにより共振電流を発生して前記放電負荷に逆電圧を印加するLC共振回路と、前記共振電流のAC成分を検出して電流検出結果を出力する変流器以下CTという。と、前記電流検出結果を電圧レベルに変換し、変換された前記電圧レベルが閾値を超えた回数をカウントして前記異常放電の発生回数を検出する異常放電検出回路と、を備えたことを特徴とする。前記異常放電検出回路は、例えば、前記電流検出結果を前記電圧レベルに変換する電圧レベル変換部と、変換された前記電圧レベルを前記閾値と比較し、前記電圧レベルが前記閾値を超えた場合には、前記放電負荷に前記異常放電が発生したと判定して前記異常放電判定結果を出力する比較部と、前記異常放電判定結果の出力回数をカウントして前記異常放電の前記発生回数を求めるカウント部とを有している。本発明の電源装置によれば、コンバータの出力側にLC共振回路が接続されているので、真空チャンバ等の放電負荷の異常放電によりLC共振回路の出力端子が短絡状態になって共振電流が発生する。この時の共振電流のAC成分をCTにより検出し、異常放電検出回路によって異常放電の発生回数をカウントしているので、次の1、2のような効果がある。1異常放電時にLC共振回路に発生する共振電流を、高速で、且つ的確に検出できるので、異常放電の発生回数を精度良くカウントできる。そのため、カウント回数に対するメンテナンス時期を各成膜製造装置等にて設定することにより、放電負荷のメンテナンス時期を的確に検知することができる。2CTにより共振電流を検出しているので、電源出力部に対してCTのみで絶縁が図れる。そのため、回路構成が簡単になって低コスト化が可能になる。本発明を実施するための形態は、以下の好ましい実施例の説明を添付図面と照らし合わせて読むと、明らかになるであろう。但し、図面はもっぱら解説のためのものであって、本発明の範囲を限定するものではない。実施例1の構成図1a、bは、本発明の実施例1における電源装置例えば、プラズマ発生用の電源装置を示す概略の構成図であり、同図aは電源装置全体の構成ブロック図、更に、同図bは同図a中のコンバータ、LC共振回路及び異常放電検出回路の回路図である。図1aに示すように、本実施例1のプラズマ発生用の電源装置は、AC電圧例えば、3φ200VVinを入力する入力ラインフィルタ1を有している。入力ラインフィルタ1は、入力されるAC電圧Vinのノイズを除去する回路であり、インダクタ及びキャパシタ等により構成されている。入力ラインフィルタ1の出力側には、整流突防回路10を介して、コンパレータ20が接続されている。整流突防回路10は、後段のコンパレータ20内における入力キャパシタの初充電及びDC化を行う回路であり、入力ラインフィルタ1の出力側に接続された整流部11と、この整流部11の出力側に接続された突入電流防止部12とを有している。突入電流防止部12は、整流部11に対して直列に接続された1つ又は複数の過電流抑制用の抵抗12a,12bと、この抵抗12a,12bに対して並列に接続されたMOSトランジスタ等のスイッチング素子12cとを有している。整流部11は、入力ラインフィルタ1の出力電圧を全波整流する回路であり、例えば、ブリッジ接続された4つの整流用ダイオードにより構成され、この出力側に、突入電流防止部12が接続されている。突入電流防止部12において、抵抗12a,12bは、電源投入時における整流部11の出力電流を抑制するものである。スイッチング素子12cは、電源投入時にオフ状態となり、整流部11の出力電流を抵抗12a,12bを通してコンバータ20内の入力キャパシタへ供給させ、その入力キャパシタの充電後にオン状態になって抵抗12a,12b間を短絡するものである。コンバータ20は、突入電流防止部12のDC出力電圧を入力し、このDC入力電圧をスイッチングして一定レベルのDC電圧に変換し、DC出力電圧を出力する回路であり、この出力側に、LC共振回路30が接続されている。LC共振回路30は、コンバータ20のDC出力電圧を入力し、このDC出力電圧を放電負荷例えば、成膜製造装置の真空チャンバ40へ供給すると共に、その放電負荷40における異常放電の発生時に共振電流を発生して放電負荷40に逆電圧を印加し、その異常放電を消弧するための回路である。整流突防回路10内のスイッチング素子12c、及びコンバータ20内のスイッチング素子は、制御部50の制御によってオン/オフ動作を行う構成になっている。即ち、制御部50は、LC共振回路30の出力電圧又は出力電流に基づき、その出力電圧が一定となるように、又は、その出力電圧が0~1000V程度の定電圧、あるいは放電負荷40に応じて定電力となるように、スイッチング素子12c及びコンバータ20内のスイッチング素子をオン/オフ制御を行う機能を有している。図1bに示すように、コンバータ20は、入力電圧V1用の入力端子21a,21b、入力キャパシタ例えば、電解コンデンサ22、スイッチング回路23、トランス24、整流回路25、及び平滑回路26を有し、これらが縦続接続されている。入力端子21a,21bは、突入電流防止部12から与えられるDC入力電圧V1を入力する端子であり、これには、電解コンデンサ22を介してスイッチング回路23が接続されている。スイッチング回路23は、ブリッジ接続された4つのスイッチング素子例えば、NチャネルMOSトランジスタ、以下NMOSという。23a,23b,23c,23dにより、DC入力電圧V1をスイッチングしてAC電圧に変換する回路であり、この出力側に、トランス24が接続されている。トランス24は、スイッチング回路23から出力されるAC出力電圧の電圧レベルを変換するものであり、スイッチング回路23の出力側に接続された1次巻数n1の1次巻線24aと、2次巻数n2の2次巻線24bとを有している。2次巻線24bには、整流回路25が接続されている。整流回路25は、2次巻線24bのAC出力電圧を全波整流する回路であり、ブリッジ接続された4つの整流用ダイオード25a,25b,25c,25dにより構成され、この出力側に、平滑回路26が接続されている。平滑回路26は、整流回路25のDC出力電圧を平滑する回路であり、ダイオード25cのカソードとダイオード25dのアノードとの間に直列に接続された第2のインダクタ26a及びキャパシタ26bにより構成されている。キャパシタ26bとダイオード25dのアノードとの間には、電流測定用のシャント抵抗26cが接続されている。平滑回路26の出力側には、LC共振回路30が接続されている。LC共振回路30は、第2のインダクタ26aとDC出力電圧Vout用の出力端子32aとの間に接続された第1のインダクタ31と、平滑回路26内のキャパシタ26bと、グランドGND側の出力端子32bとにより構成されている。このLC共振回路30の出力端子32a,32bには、放電負荷40が接続される。LC共振回路30内において、キャパシタ26bとグランドGND側の出力端子32bとの間には、共振電流検出用のCT59が接続されている。CT59は、放電負荷40における異常放電の発生時にLC共振回路30に生じる共振電流のAC成分を検出して電流検出結果を出力するものであり、これには、異常放電検出回路60が接続されている。異常放電検出回路60は、CT59の電流検出結果を電圧レベルに変換し、この変換された電圧レベルが閾値を超えた回数をカウントして放電負荷40における異常放電の発生回数を検出する回路である。図2は、図1b中のLC共振回路30及び異常放電検出回路60の構成例を示す回路図である。異常放電検出回路60は、電圧レベル変換部例えば、抵抗61と、比較部例えば、電圧比較器であるコンパレータ62と、カウント部例えば、マイクロコンピュータ、以下マイコンという。63とにより構成されている。抵抗61は、CT59の2つの出力端子間に接続され、そのCT59の電流検出結果を電圧レベルに変換するものであり、この出力側に、コンパレータ62が接続されている。コンパレータ62は、抵抗61により変換された電圧レベルを閾値例えば、閾値電圧Vrefと比較し、その電圧レベルが閾値電圧Vrefを超えた場合には、放電負荷40に異常放電が発生したと判定して異常放電判定結果を出力する回路であり、この出力側に、マイコン63が接続されている。マイコン63は、コンパレータ62からの異常放電判定結果の出力回数をカウントして前記異常放電の発生回数を求める機能を有している。電源装置の全体の動作図1aにおいて、3φ200VのAC電圧Vinが入力ラインフィルタ1に入力されると、そのAC電圧Vinのノイズが、入力ラインフィルタ1にて除去され、ノイズが除去されたAC電圧Vinが整流突防回路10へ入力される。整流突防回路10に入力されたAC電圧Vinは、整流部11にて全波整流される。この際、制御部50の制御により、突入電流防止部12内のスイッチング素子12cがオフ状態になっている。そのため、整流後のDC電流により、突入電流防止部12内の抵抗12a,12bを介して、図1bに示すコンバータ20内の入力側電解コンデンサ22が初期充電される。電解コンデンサ22への大きな突入電流は、抵抗12a,12bにより抑制される。電解コンデンサ22の充電完了後、制御部50の制御によってスイッチング素子12cがオン状態になり、整流部11にて整流されたDC電圧が、オン状態のスイッチング素子12cを通して、コンバータ20へ入力される。コンバータ20に入力されたDC電圧は、一定レベルのDC電圧に変換され、LC共振回路30を介して、放電負荷40へ供給される。これにより、放電負荷40が所定の動作を行う。コンバータ及びLC共振回路の動作図1bのコンバータ20において、スイッチング回路23内のNMOS23a,23b,23c,23dは、制御部50によりオン/オフ制御され、例えば、数十kHzにてオン/オフ動作を繰り返し、高周波のAC電圧を作る。この高周波のAC電圧は、トランス24により電圧レベルが変換され、整流回路25により全波整流された後、平滑回路26のインダクタ26a及びキャパシタ26bにより平滑される。平滑されたDC電圧Voutは、LC共振回路30を介して、出力端子32a,32bから出力され、放電負荷40へ供給される。図3は、図1b中のスイッチング回路23内のNMOS23a~23dにおけるドレインソース間電圧Vdsを示す動作波形図である。制御部50の制御により、NMOS23a,23dがオン状態になると、突入電流防止部12から供給されたDC入力電圧Vinが、入力端子21a→NMOS23a→トランス24の1次巻線24a→NMOS23d→入力端子21bの経路で印加され、1次巻線24aが励磁される。又、制御部50の制御により、NMOS23b,23cがオン状態になると、突入電流防止部12から供給されたDC入力電圧Vinが、入力端子21a→NMOS23c→トランス24の1次巻線24a→NMOS23b→入力端子21bの経路で印加され、前記とは逆向きに1次巻線24aが励磁される。制御部50の制御により、NMOS23a,23dとNMOS23b,23cとが交互にオン/オフ動作を繰り返すことにより、DC入力電圧VinがAC電圧に変換され、トランス24を介してDC的な絶縁が行われ、このトランス24の2次巻線24b側にエネルギーが伝達される。伝達されたエネルギーは、整流回路25で整流され、平滑回路26にて平滑された後、出力端子32a,32bからDC電圧Voutが出力されて放電負荷40に供給される。この際、制御部50の制御により、NMOS23a,23bに対してNMOS23c,23dの位相θ1,θ2を変化させることにより、トランス24に励磁される時間t1,t2が変化し、出力電圧Voutが一定となるように制御される。出力電圧Voutは、次式1にて表される。Vout=Vin×D×n2/n11但し、デューティ;D=t1/f=t2/fn1;トランス24の1次巻数n2;トランス24の2次巻数f;NMOS23a~23dのオン/オフ周波数放電負荷40に異常放電が発生した場合には、出力端子32a,32b間が短絡状態になる。すると、LC共振回路30のインダクタ31及びキャパシタ26bにより、共振電流が発生する。この時に発生する逆バイアスにより、放電負荷40に逆電圧が印加されるので、異常放電が消弧する。異常放電検出回路の動作図4は、従来の異常放電検出回路における異常放電発生回数のカウント方法を示す波形図である。図4において、横軸は時間軸20μsec/div目盛、縦軸のVoutは出力電圧200Vボルト/div、Ioutは出力電流5Aアンペア/div、Vdは検出電圧5V/div、及びIdは検出電流5A/divである。図2において、シャント抵抗26cに対して図示しない電圧計を接続し、シャント抵抗26cの抵抗値Rと電圧計の電圧値Vとから、シャント抵抗26cを流れる電流値I=V/Rを検出できる。従来の異常放電検出回路では、例えば、シャント抵抗26cを用いて出力電圧Voutと出力電流Ioutを監視し、図4に示すように、出力電圧Voutがある閾値例えば、150V以下、且つ出力電流Ioutがある閾値例えば、1.2A以上の時に、放電負荷40で異常放電が発生したと判定し、この判定結果をカウントして異常放電の発生回数を求めている。つまり、従来のカウント方法では、検出部としてのシャント抵抗26cで出力電流Ioutを検出しているが、その検出部がLC共振回路30の外の平滑回路26内にあるため、インダクタ26aとキャパシタ26bのリプル電流を検出しており、異常放電時に発生するLC共振回路30の共振電流を正しく検出できない。しかも、シャント抵抗26cを用いた検出電流Idは微弱なため、オペアンプ等で増幅した場合、15μsec程の遅れが発生する。そのため、高速な検出ができず、異常放電が数μsecと短い場合には、異常放電の発生回数をカウントできないことがある。その上、出力電圧Voutが高電圧のため、出力電流Iout及び出力電圧Voutを検出する検出部と、カウントを行う制御部とを絶縁しなければならないが、そのために絶縁アンプ等が必要になるので、回路構成が煩雑で、コスト高になる。このような問題を解決するために、本実施例1の異常放電検出回路60では、図2に示すように、LC共振回路30内にCT59を挿入している。そのため、放電負荷40にて異常放電が発生すると、出力端子32a,32b間が短絡状態となり、インダクタ31及びキャパシタ26bにより構成されるLC共振回路30において、共振電流Ioutが発生する。この時の共振周波数f2は、インダクタ31のインダクタンス値L2と、キャパシタ26bのキャパシタンス値C2とで決まり、次式2で表せる。f2=1/[2×π×√L2×C2]2又、共振電流AC成分のピーク値Ipは、インダクタ31のインダクタンス値L2、キャパシタ26bのキャパシタンス値C2、及び出力電圧Voutにて求められ、次式3となる。Ip=Vout/√L2/C23共振電流IoutはACであるため、CT59の巻数比、及び2次側に接続された抵抗61により電圧に変換される。変換された電圧は、コンパレータ62によって基準電圧Vrefと比較される。この比較結果がある閾値基準を超えると、コンパレータ62から異常放電判定結果S62がマイコン63へ出力される。マイコン63では、入力される異常放電判定結果S62の出力回数をカウントして、異常放電の発生回数を検出する。図5は、図2の異常放電発生時の出力電圧、出力電流共振電流及び異常放電判定結果を示す波形図である。この波形図の横軸は時間軸5μsec/div、縦軸のVoutは出力電圧50V/div、Ioutは出力電流共振電流、1A/div、及びS62はコンパレータ62から出力される異常放電判定結果5V/divである。この図5は、LC共振回路30に生じる出力電流共振電流Ioutに対する検出閾値を約2Aとした時の波形図である。この波形図から明らかなように、出力電流共振電流Ioutに対しほぼ遅延無く、異常放電の発生を検出できている。図6は、図2の自己消弧性の異常放電異常放電時に異常放電が途中で消えた状態発生時の出力電圧、出力電流共振電流及び異常放電判定結果を示す波形図である。この波形図の横軸は時間軸1μsec/div、縦軸のVoutは出力電圧50V/div、Ioutは出力電流共振電流、1A/div、及びS62はコンパレータ62から出力される異常放電判定結果5V/divである。この図6は、LC共振回路30に生じる出力電流共振電流Ioutに対する検出閾値を約2Aとした時の波形図である。この波形図から明らかなように、閾値2Aに対し1μsec未満の遅れにて検出を行っており、従来に比べて高速化が図れている。このように、本実施例1では、LC共振回路30内にCT59を挿入し、異常放電検出回路60によって異常放電の発生回数を検出している。そのため、CT59の巻数比及び接続される抵抗61により、簡単に絶縁を施して検出電流から検出電圧に変換することができる。更に、回路構成が簡単なため、高速での検出も実現できる。電源装置の使用者は、使用する装置の条件に応じた異常放電の回数を設定し、マイコン63のカウント値を観測することにより、放電負荷40のメンテナンス時期を知ることができる。実施例1の効果本実施例1の電源装置によれば、コンバータ20の出力側にLC共振回路30が接続されているので、放電負荷40の異常放電によりLC共振回路30の出力端子32a,32b間が短絡状態になって共振電流が発生する。この時の共振電流のAC成分をCT59により検出し、異常放電検出回路60によって異常放電の発生回数をカウントしているので、次の1、2のような効果がある。1異常放電時にLC共振回路30に発生する共振電流を、高速で、且つ的確に検出できるので、異常放電の発生回数をマイコン63にて精度良くカウントできる。そのため、カウント回数に対するメンテナンス時期を各成膜製造装置等にて設定することにより、真空チャンバ等の放電負荷40のメンテナンス時期を的確に検知することができる。2CT59により共振電流を検出しているので、電源出力部に対してCT59のみで絶縁が図れる。そのため、回路構成が簡単になって低コスト化が可能になる。図7は、本発明の実施例2におけるLC共振回路及び異常放電検出回路の構成例を示す回路図であり、実施例1を示す図2中の要素と共通の要素には共通の符号が付されている。本実施例2の異常放電検出回路60Aでは、実施例1の異常放電検出回路60における電圧レベル変換部としての抵抗61に代えて、整流用ダイオード64と抵抗61とにより、電圧レベル変換部が構成されている。即ち、CT59と抵抗61との間に、整流用ダイオード64が追加されている。図5に示すように、放電負荷40に異常放電が発生すると、LC共振回路30に共振電流Ioutが流れる。この共振電流Ioutは、異常放電発生時に約2Aまで立ち上がった後に降下し、0Aを通過して約-0.8Aまでアンダシュートし、徐々に0Aへと消弧して行く。このようなアンダシュートが発生すると、これがCT59により検出され、抵抗61にて電圧変換された負電圧がコンパレータ62に入力されるので、誤検出のおそれがある。そこで、本実施例2では、CT59から出力される負電流をダイオード64にて遮断し、正電流のみを抵抗64にて電圧に変換するようにしている。そのため、コンパレータ62における誤検出を防止でき、マイコン63にて、より精度良く異常放電の発生回数を検出できる。変形例本発明は、上記実施例1、2に限定されず、種々の利用形態や変形が可能である。この利用形態や変形例としては、例えば、次のa~dのようなものがある。a実施例2の異常放電検出回路60Aでは、CT59と抵抗61との間に整流用ダイオード64を接続しているが、これに代えて、その整流用ダイオード64を、抵抗61とコンパレータ62との間に接続しても良い。これにより、実施例2とほぼ同様の作用効果が得られる。b図1の電源装置における整流突防回路10及びコンバータ20等は、図示以外の回路構成に変更しても良い。例えば、コンバータ20中のスイッチング回路23は、NMOS23a~23d以外の他のスイッチング素子例えば、PチャネルMOSトランジスタ、バイポーラトランジスタ等を用いて構成しても良い。更に、各スイッチング素子と並列に回生用ダイオードを付加する等、他の回路部品を追加しても良い。c図2及び図7において、マイコン63に代えて、カウンタを設けても良い。d実施例1、2では、プラズマ発生用の電源装置について説明したが、本発明は、プラズマ発生用以外の電源装置にも適用できる。"