第1のゲート電極と、前記第1のゲート電極を覆うゲート絶縁層と、前記第1のゲート電極と重畳して、且つ、前記ゲート絶縁層と接する酸化物半導体層と、前記酸化物半導体層の端部を覆うキャリア密度の高い酸化物半導体層と、前記キャリア密度の高い酸化物半導体層と接するソース電極及びドレイン電極と、前記ソース電極、前記ドレイン電極及び前記酸化物半導体層を覆う絶縁層と、前記絶縁層と接し、且つ、前記ソース電極及び前記ドレイン電極の間に設けられる第2のゲート電極と、を有し、前記キャリア密度の高い酸化物半導体層は、前記酸化物半導体層を介して対向し、且つ、前記酸化物半導体層の端部の上面、下面、及び側面のそれぞれの一部、並びに前記ゲート絶縁層の上面の一部と接することを特徴とする半導体装置。請求項1において、前記酸化物半導体層の厚さは0.2μm以上10μm以下である半導体装置。請求項1又は請求項2において、前記酸化物半導体層は結晶性酸化物半導体層であって、前記結晶性酸化物半導体層は表面に平行なa-b面を有し、前記表面に対して垂直方向にc軸配向をしている半導体装置。請求項3において、前記結晶性酸化物半導体層は亜鉛を含む半導体装置。請求項3において、前記結晶性酸化物半導体層は亜鉛及びインジウムを含む半導体装置。大電力用途向けのパワーデバイスには、優れた耐圧特性、及び高い出力電流の確保が必要であるが、実際にこれを製造するには非常に多くの問題が内在している。例えば、優れた耐圧特性ドレイン耐圧を得るため方法としては、パワーデバイスの半導体層を厚くすればよいが、単に該半導体層を厚くするだけでは、出力電流を低下させる可能性がある。そこで上記課題を鑑み、本発明の一態様は、特性の良好な半導体装置を提供することを課題とする。電界効果トランジスタにおいて、耐圧特性ドレイン耐圧を高くするために、チャネル領域を形成する半導体層の厚さを厚くする場合、半導体層の厚さ方向における半導体層の抵抗によって、オン電流が低減する。オン電流とは、電界効果トランジスタがオン状態のときに、ソース電極とドレイン電極の間に流れる電流ドレイン電流をいう。例えば、ゲート電圧が電界効果トランジスタのしきい値電圧よりも高いときにソース電極とドレイン電極との間に流れる電流ドレイン電流である。本発明で開示する電界効果トランジスタは、ゲート電極を2つ設けるデュアルゲート型のトランジスタであり、さらに、チャネル領域を形成する半導体層の一部にキャリア密度の高い半導体層を形成するトランジスタである。デュアルゲート型のトランジスタとすることで、半導体層と、2つのゲート電極及び半導体層の間に設けられる絶縁層との界面近傍にチャネル領域を形成することでき、オン電流を向上させることができる。また、トランジスタの半導体層の一部にキャリア密度の高い半導体層を形成することで、半導体層の厚さ方向における抵抗によるオン電流の低減を抑制することができる。さらに、本発明で開示する電界効果トランジスタは、チャネル領域を形成する半導体層の端部が、キャリア密度の高い半導体層で覆われている構造である。該構造とすることで、半導体層とソース電極及びドレイン電極との接触抵抗を低減できるため、オン電流の低減を抑制できる。また、本発明で開示する電界効果トランジスタは、半導体層にシリコン半導体よりも大きなバンドギャップを有する酸化物半導体を用いることで、優れた耐圧特性ドレイン耐圧を実現できる。本発明の一態様は、第1のゲート電極と、第1のゲート電極を覆うゲート絶縁層と、第1のゲート電極と重畳して、且つゲート絶縁層と接する酸化物半導体層と、酸化物半導体層の端部を覆うキャリア密度の高い酸化物半導体層と、キャリア密度の高い酸化物半導体層と接するソース電極及びドレイン電極と、ソース電極、ドレイン電極及び酸化物半導体層を覆う絶縁層と、絶縁層と接し、且つ、ソース電極及びドレイン電極の間に設けられる第2のゲート電極と、を有し、キャリア密度の高い酸化物半導体層は、酸化物半導体層を介して対向し、且つ、酸化物半導体層の端部の上面、下面、及び側面のそれぞれ一部、並びにゲート絶縁層の上面一部と接することを特徴とする半導体装置である。また、上記酸化物半導体層の厚さは、0.2μm以上10μm以下が好ましく、上記酸化物半導体層は、結晶性酸化物半導体層としてもよい。結晶性酸化物半導体層とすることで、可視光や紫外光の照射よるトランジスタの電気的特性変化を抑制し、信頼性の高い半導体装置とすることができる。さらに、該結晶性酸化物半導体層は、単結晶構造ではなく、非晶質構造でもない構造であり、c軸配向を有した結晶CAxisAlignedCrystal;CAACとも呼ぶを含む酸化物を有する。つまり、本発明の別の一態様は、上記半導体装置において、酸化物半導体層は結晶性酸化物半導体層であって、該結晶性酸化物半導体層は表面に平行なa-b面を有し、該表面に対して垂直方向にc軸配向をしていることを特徴とする半導体装置である。さらに、本発明の別の一態様は、結晶性酸化物半導体層に亜鉛を含む半導体装置である。そして、結晶性酸化物半導体層に亜鉛を含み、且つ、インジウムを含む半導体装置も、本発明の別の一態様である。本発明の一態様により、オン電流の低減を抑制でき、高い耐圧特性ドレイン耐圧を有する半導体装置を提供することができる。以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本発明は、以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、図面を用いて発明の構成を説明するにあたり、同じものを指す符号は異なる図面間でも共通して用いる。また、同様のものを指す際にはハッチパターンを同じくし、特に符号を付さない場合がある。なお、各図面において示す各構成の、大きさ、層の厚さ、又は領域は、明瞭化のために誇張されて表記している場合がある。従って、必ずしもそのスケールに限定されない。トランジスタを構成する各層又は電極の積み重なりを表現する際に、上層端部よりはみ出している下層端部を、便宜上、トランジスタの平面図には図示しない場合がある。AとBとが接続されている、と記載する場合は、AとBとが電気的に接続されている場合と、AとBとが直接接続されている場合とを含むものとする。ここで、A、Bは、対象物例えば、装置、素子、回路、配線、電極、端子、導電膜、層、などであるとする。また、電圧とは2点間における電位差のことをいい、電位とはある一点における静電場の中にある単位電荷が持つ静電エネルギー電気的な位置エネルギーのことをいう。ただし、一般的に、ある一点における電位と基準となる電位例えば接地電位との電位差のことを、単に電位もしくは電圧と呼び、電位と電圧が同義語として用いられることが多い。このため、本明細書では特に指定する場合を除き、電位を電圧と読み替えてもよいし、電圧を電位と読み替えてもよいこととする。ソースやドレインの機能は、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書においては、ソースやドレインの用語は、入れ替えて用いることができるものとする。実施の形態1本実施の形態では、本発明の一態様であるトランジスタの構造及び作製方法について、図1乃至図3を用いて説明する。トランジスタ100の構造図1Aは、トランジスタ100の平面図である。図1Aにおいて、下地絶縁層102、ゲート絶縁層105及び絶縁層111は、便宜上、図示していない。図1Aには、ゲート電極として機能する第1のゲート電極103と、チャネル形成領域として機能する酸化物半導体層107と、キャリア密度の高い酸化物半導体層106a、106bと、ソース電極109a及びドレイン電極109bと、ソース電極109a及びドレイン電極109bの間に設けられ、絶縁層111を介して酸化物半導体層107と重畳し、バックゲート電極として機能する第2のゲート電極113と、が図示されている。つまり、トランジスタ100は、デュアルゲート型のトランジスタである。次に、図1Bに、トランジスタ100のA-B間における断面図を示す。トランジスタ100は、基板101上に、下地絶縁層102、第1のゲート電極103、ゲート絶縁層105、酸化物半導体層107、キャリア密度の高い酸化物半導体層106a、106b、ソース電極109a、ドレイン電極109b、絶縁層111、及び第2のゲート電極113を含む。トランジスタ100のA-B間における断面構造を説明する。下地絶縁層102は、基板101上に設けられる。第1のゲート電極103は、下地絶縁層102に接して設けられる。第1のゲート電極103は、ゲート絶縁層105に覆われている。酸化物半導体層107は、第1のゲート電極103と重畳して、且つゲート絶縁層105に接して設けられる。酸化物半導体層107の端部は、キャリア密度の高い酸化物半導体層106a、106bに覆われている。ソース電極109a及びドレイン電極109bは、キャリア密度の高い酸化物半導体層106a、106bに接している。絶縁層111は、酸化物半導体層107、ソース電極109a及びドレイン電極109bを覆っている。第2のゲート電極113は、絶縁層111に接して、且つソース電極109a及びドレイン電極109bの間に設けられる。また、上記キャリア密度の高い酸化物半導体層106a、106bは、酸化物半導体層107を介して対向し、且つ、酸化物半導体層107の端部の上面、下面、及び側面のそれぞれ一部、並びにゲート絶縁層105の上面一部と接している。さらに、図1AのC-D間における断面図を、図1Cに示す。図1Cは、ソース電極109aを図示している。キャリア密度の高い酸化物半導体層106aは、酸化物半導体層107の上面、下面、側面すべてに接している。そして、ソース電極109aは、キャリア密度の高い酸化物半導体層106aに接している。トランジスタ100は、キャリア密度の高い酸化物半導体層106a、106bが、酸化物半導体層107の端部を覆い、さらにソース電極109a、ドレイン電極109bと接していることで、酸化物半導体層107とソース電極109a及びドレイン電極109bとの接触抵抗を低減できるため、接触抵抗によって生じるオン電流の低減を抑制できる。電界効果トランジスタにおいて、耐圧特性ドレイン耐圧を高くするために、チャネル形成領域である半導体層の厚さを厚くすると、半導体層の厚さ方向における抵抗によって、オン電流が低減する。しかし、図1B及び図1Cのように、キャリア密度の高い酸化物半導体層106a、106bの一部が、ゲート絶縁層105と酸化物半導体層107との間に形成されることで、半導体層の厚さ方向における抵抗によるオン電流の低減を抑制できる。また、ゲート絶縁層105と酸化物半導体層107との間に形成されるキャリア密度の高い酸化物半導体層106a、106bの一部を、金属材料又はそれらの合金材料などに置き換えることでも、オン電流の低減を抑制する効果を得ることができると予想される。しかし、その場合、金属材料又はそれらの合金材料と、酸化物半導体層107が接触してしまうため、接触抵抗により、当該効果を十分に得ることができない。それゆえ、ゲート絶縁層105と酸化物半導体層107との間の一部に、キャリア密度の高い酸化物半導体層106a、106bを形成することが好ましい。そして、トランジスタ100は、第1のゲート電極103及び第2のゲート電極113を有するデュアルゲート型のトランジスタであるため、酸化物半導体層107とゲート絶縁層105との界面近傍、及び、酸化物半導体層107と絶縁層111との界面近傍にチャネル領域を形成することができ、トランジスタ100のオン電流を向上させることができる。トランジスタ100の構成材料基板101は、フュージョン法やフロート法で作製される無アルカリガラス基板、後の加熱処理に耐えうる耐熱性を有するプラスチック基板等を用いることができる。また、ステンレスなどの金属基板の表面に絶縁膜を設けた基板や、半導体基板の表面に絶縁膜を設けた基板を適用してもよい。また、ガラス基板としては、後の加熱処理の温度が高い場合には、歪み点が730°C以上のものを用いるとよい。また、ガラス基板には、例えば、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスなどのガラス材料が用いられている。酸化ホウ素B2O3と比較して酸化バリウムBaOを多く含ませることで、より実用的な耐熱ガラスが得られる。このため、ホウ酸よりBaOを多く含むガラス基板を用いることが好ましい。なお、上記のガラス基板に代えて、セラミック基板、石英基板、サファイア基板などの絶縁体でなる基板を用いてもよい。他にも、結晶化ガラスなどを用いることができる。基板101と第1のゲート電極103の間に設けられる下地絶縁層102は、基板101からの不純物元素の拡散を防止する他に、トランジスタの作製工程におけるエッチング工程によって、基板がエッチングされることを防ぐ。下地絶縁層102の厚さに限定はないが、このことから、下地絶縁層の厚さは50nm以上とすることが好ましい。なお、下地絶縁層102としては、酸化シリコン膜、酸化ガリウム膜、酸化アルミニウム膜、窒化シリコン膜、酸化窒化シリコン膜、酸化窒化アルミニウム膜、又は窒化酸化シリコン膜などの酸化物絶縁膜、又は窒化物絶縁膜から選ばれる単層構造又はこれらの積層構造を用いる。また、窒化アルミニウム膜、窒化酸化アルミニウム膜及び窒化シリコン膜は、熱伝導率の高いため下地絶縁膜に用いることで、放熱性を良好にすることができる。さらに、LiやNaなどのアルカリ金属は、不純物であるため含有量を少なくすることが好ましく、基板101にアルカリ金属などの不純物を含むガラス基板を用いる場合、アルカリ金属の侵入防止のため、窒化シリコン膜、窒化アルミニウム膜など窒化物絶縁膜を形成することが好ましく、その際には窒化物絶縁膜上に酸化物絶縁膜を積層することがさらに好ましい。ゲート電極となる第1のゲート電極103は、モリブデン、チタン、タンタル、タングステン、アルミニウム、銅、クロム、ネオジム、スカンジウム等の金属材料又はこれらを主成分とする合金材料を用いて形成することができる。また、第1のゲート電極103は、単層構造、又は二層以上の積層構造とすることができる。例えば、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜を積層する二層構造、タングステン膜上にチタン膜を積層する二層構造、チタン膜と、そのチタン膜上に重ねてアルミニウム膜を積層し、さらにその上にチタン膜を形成する三層構造などが挙げられる。第1のゲート電極103の厚さは、特に限定はなく、金属材料、合金材料、又はその他の化合物からなる導電膜の電気抵抗や、作製工程にかかる時間を考慮し、適宜決めることができる。ゲート絶縁層105は、酸化物半導体層107に接するため高品質化が要求される。なぜなら、後述する酸化物半導体層107は、不純物を除去することによりi型化又は実質的にi型化された酸化物半導体層水素濃度が低減され高純度化された酸化物半導体層であるため、界面準位、界面電荷に対して極めて敏感であり、ゲート絶縁層105との界面は重要となるからである。ゲート絶縁層105は、酸化シリコン膜、酸化ガリウム膜、酸化アルミニウム膜、窒化シリコン膜、酸化窒化シリコン膜、酸化窒化アルミニウム膜、又は窒化酸化シリコン膜を用いて形成することができる。なお、ゲート絶縁層105は、酸化物半導体層107と接する部分において酸素を含むことが好ましい。特に、酸化物絶縁膜は、膜中バルク中に少なくとも化学量論比を超える量の酸素が存在することが好ましく、例えば、ゲート絶縁層105として、酸化シリコン膜を用いる場合には、SiO2αただし、α>0とする。当該酸化シリコン膜をゲート絶縁層105として用いることで、酸化物半導体層107に酸素を供給することができ、特性を良好にすることができる。さらに、ゲート絶縁層105は、作製するトランジスタのサイズチャネル長及びチャネル幅及びゲート絶縁層105の段差被覆性を考慮して形成することが好ましい。また、酸化ハフニウム、酸化イットリウム、ハフニウムシリケートHfSixOyx>0、y>0、窒素が添加されたハフニウムシリケートHfSixOyNzx>0、y>0、z>0、ハフニウムアルミネートHfAlxOyx>0、y>0、などのhigh-k材料を用いることでゲートリーク電流を低減できる。さらに、ゲート絶縁層105は、単層構造としてもよいし、積層構造としてもよい。また、ゲート絶縁層105の厚さを厚くすることで、ゲートリーク電流を低減することができる。なお、ゲート絶縁層の膜厚は、50nm以上500nm以下とするとよい。酸化物半導体層107として、四元系金属酸化物であるIn-Sn-Ga-Zn系や、三元系金属酸化物であるIn-Ga-Zn系、In-Sn-Zn系、In-Al-Zn系、Sn-Ga-Zn系、Al-Ga-Zn系、Sn-Al-Zn系や、二元系金属酸化物であるIn-Ga系、In-Zn系、Sn-Zn系、Al-Zn系や、一元系金属酸化物である酸化亜鉛などを用いて形成することができる。上記金属酸化物の他に、酸化インジウム、酸化スズなどの金属酸化物があり、酸化物半導体層107に用いることは可能だが、後述する結晶性酸化物半導体の作製を考慮し、酸化物半導体層107は、亜鉛を含む金属酸化物、又は亜鉛及びインジウムを含む金属酸化物であることが好ましい。例えば、In-Ga-Zn系の材料とは、インジウムIn、ガリウムGa、亜鉛Znを有する酸化物膜、という意味であり、その組成比は特に問わない。また、InとGaとZn以外の元素を含んでいてもよい。さらに、酸化物半導体層107は、水素などの不純物が十分に除去され、十分な酸素が供給されることによって、高純度化されたものであることが望ましい。具体的には、酸化物半導体層107の水素濃度は5×1019atoms/cm3以下、望ましくは5×1018atoms/cm3以下、より望ましくは5×1017atoms/cm3以下とする。なお、上述の酸化物半導体層107中の水素濃度は、二次イオン質量分析法SIMS:SecondaryIonMassSpectroscopyで測定されるものである。このように、後述する作製工程によって、水素濃度が十分に低減されて、且つ十分な酸素の供給により酸素欠乏に起因するエネルギーギャップ中の欠陥準位が低減された酸化物半導体層107では、水素等のドナーに起因するキャリア密度が1×1010/cm3以上1×1013/cm3以下となる。このように、i型化真性化又は実質的にi型化された酸化物半導体を用いることで、良好な電気特性を有するトランジスタ100を得ることができる。また、LiやNaなどのアルカリ金属は、不純物であるため含有量を少なくすることが好ましく、酸化物半導体層107中に2×1016cm-3以下、好ましくは、1×1015cm-3以下の濃度とする。さらに、アルカリ土類金属も不純物であるため、含有量を少なくすることが好ましい。中でも、In-Ga-Zn-O系金属酸化物は、無電界時の抵抗が十分に高く、電界効果移動度も高いため、半導体装置に用いる半導体材料としては好適である。さらに、電界効果トランジスタのドレイン耐圧は酸化物半導体層の膜厚に依存するため、ドレイン耐圧を高くするためには、酸化物半導体層107の厚さは厚い方が好ましく、所望のドレイン耐圧に見合う厚さを選択することができる。故に、ソース電極及びドレイン電極間の電流量及びドレイン耐圧を考慮して、酸化物半導体層107の厚さは、0.2μm以上10μm以下とすることがよい。ここで、酸化物半導体を用いたトランジスタのドレイン耐圧について説明する。半導体中の電界があるしきい値に達すると、衝突イオン化が生じ、空乏層内で高電界により加速されたキャリアが結晶格子に衝突し、電子と正孔の対を生成する。さらに電界が高くなると、衝突イオン化により発生した電子と正孔の対もさらに電界によって加速され、衝突イオン化を繰り返し、電流が指数関数的に増加するアバランシェ降伏が生じる。衝突イオン化は、キャリア電子、正孔が半導体のバンドギャップ以上の運動エネルギーを有することにより発生する。衝突イオン化の起こりやすさを示す衝突イオン化係数とバンドギャップには相関があり、バンドギャップが大きいほど衝突イオン化が小さくなる傾向が知られている。酸化物半導体のバンドギャップは、3.15eVであり、シリコンのバンドギャップの1.12eVと比べると、大きいため、アバランシェ降伏が起こりにくい。このため、酸化物半導体を用いたトランジスタはドレイン耐圧が高くなり、高電界が加わってもオン電流は指数関数的に急上昇しにくい。次に、酸化物半導体を用いたトランジスタのホットキャリア劣化について説明する。ホットキャリア劣化とは、高速に加速された電子がチャネル中のドレイン近傍でゲート絶縁膜中に注入されて固定電荷となることや、ゲート絶縁膜界面にトラップ準位を形成することにより、しきい電圧の変動やゲートリーク等のトランジスタ特性の劣化が生じることであり、ホットキャリア劣化の要因としては、チャネルホットエレクトロン注入CHE注入とドレインアバランシェホットキャリア注入DAHC注入がある。シリコンはバンドギャップが狭いため、アバランシェ降伏によって雪崩的に電子が発生しやすく、ゲート絶縁膜への障壁を越えられるほど高速に加速される電子数が増加する。しかしながら、酸化物半導体は、バンドギャップが広いため、アバランシェ降伏が生じにくく、シリコンと比べてホットキャリア劣化の耐性が高い。以上より、酸化物半導体を用いたトランジスタは高いドレイン耐圧を有するといえる。それゆえ、本実施の形態に示すトランジスタは、整流ダイオードや、絶縁ゲートバイポーラトランジスタInsulatedGateBipolarTransistor:IGBTなどの大電力用途のパワーデバイスに好適である。酸化物半導体層107の端部を覆うキャリア密度の高い酸化物半導体層106a、106bは、In-Zn-O系の材料、In-Sn-O系の材料、In-O系の材料、Sn-O系の材料を用いて形成することができる。また、上記の材料にSiOXx>0、例えば、SiO2を含ませてもよく、上記の材料にSiOXを含ませることにより、形成されるキャリア密度の高い酸化物半導体層106a、106bをアモルファス化させることが容易となる。その場合、トランジスタ100の作製工程において熱処理した際に、キャリア密度の高い酸化物半導体層106a、106bが、結晶化してしまうことを抑制できる。キャリア密度の高い酸化物半導体層106a、106bは、1nm以上200nm以下の厚さで形成すればよい。ソース電極109a及びドレイン電極109bは、第1のゲート電極103について説明した金属材料又は合金材料を用いることができ、電極の厚さ及び構造についても第1のゲート電極103について説明したことを参照して、適宜決めることができる。絶縁層111は、ゲート絶縁層105の記載で説明した種類の絶縁膜で形成することができる。絶縁層111もチャネル形成領域である酸化物半導体層107と接するため、酸化物半導体層107と接する部分において酸素を含むことが好ましく、特に好ましくは酸化シリコン膜により形成する。上記酸化シリコン膜SiO2αただし、α>0を用いることで、酸化物半導体層107に酸素を供給することができ、特性を良好にすることができる。また、ゲート絶縁層105の記載で説明したhigh-k材料を用いることもできる。さらに、絶縁層111は、単層構造としてもよいし、積層構造としてもよい。また、絶縁層111の厚さを厚くすることで、バックゲート側においてのゲートリーク電流を低減することができる。なお、絶縁層111の膜厚は、50nm以上500nm以下とするとよい。バックゲート電極となる第2のゲート電極113は、第1のゲート電極103について説明した金属材料又は合金材料を用いることができ、電極の厚さ及び構造についても第1のゲート電極103について説明したことを参照して、適宜決めることができる。信頼性において、酸化物半導体を用いたトランジスタは、可視光及び紫外光の照射、熱や電界が加わることで、電気特性が変化する。電気特性の変化には、例えば、ゲート電極に電圧が印加されていない状態Vg=0でもドレイン電流が生じるノーマリーオン化がある。本発明の一態様のトランジスタ100を、電子が多数キャリアであるn型のトランジスタとして考慮する場合、ドレイン電流における電子は、空乏層が形成される領域を流れる。つまり、当該電子が流れる領域は、ソース電極109a、ドレイン電極109b及び絶縁層111が設けられている側の酸化物半導体層107図1Bにおける酸化物半導体層107の上側を含む。それゆえ、当該電子によって、絶縁層111の酸化物半導体層107側図1Bにおける絶縁層111の下側に正孔ホールが誘起されることになり、結果として、時間と共にノーマリーオン化するといえる。そこで、トランジスタ100は第2のゲート電極113を有する構造とすることで、第2のゲート電極113に任意の電位を印加することができ、しきい値電圧Vthを制御することでノーマリーオン化を抑制することができる。ここで第2のゲート電極113の形状について、図2を用いて説明する。図2Aに示す第2のゲート電極113の形状は、図1で示した第2のゲート電極113の形状と同じである。第2のゲート電極113は、第1のゲート電極103と平行且つ絶縁層111を介してソース電極109a及びドレイン電極109bと重畳して形成することができる。この場合、第2のゲート電極113に印加する電位と、第1のゲート電極103に印加する電位とを、それぞれ任意に制御することが可能である。このため、上記した効果を得ることができる。また、図2Bに示すように、第2のゲート電極113は、第1のゲート電極103と平行であるが、ソース電極109a及びドレイン電極109bと重畳しない形状であってもよい。この構成においても、第2のゲート電極113に印加する電位と、第1のゲート電極103に印加する電位とを、それぞれ任意に制御することが可能であり、しきい値電圧Vthを制御することでき、ノーマリーオン化を抑制することができる。さらに、図2Cに示すように、第2のゲート電極113は、第1のゲート電極103に接続させることができる。即ち、ゲート絶縁層105及び絶縁層111に形成した開口部150において、第1のゲート電極103及び第2のゲート電極113が電気的に接続する構成とすることができる。この場合、第2のゲート電極113に印加する電位と、第1のゲート電極103に印加する電位とは、等しい。このため、ノーマリーオン化を抑制することができる。また、図2Dに示すように、第2のゲート電極113は、第1のゲート電極103と接続せず、フローティングでもよい。さらに、図2C及び図2Dに示した構成において、第2のゲート電極113は、図2Bのように絶縁層111を介して、ソース電極109a及びドレイン電極109bと重畳しない構成であってもよい。トランジスタ100において、図1には図示していないが、絶縁層111又は第2のゲート電極113上に保護絶縁層を設ける構成であってもよい。トランジスタ100の作製方法次に、トランジスタ100の作製方法について図3を用いて説明する。基板101の上に下地絶縁層102を形成する。本工程を行うことで、ガラス基板中の不純物が作製するトランジスタに混入することを防ぐなどの効果を得ることができる。下地絶縁層102は、スパッタリング法、CVD法、塗布法などで形成することができる。なお、スパッタリング法で下地絶縁層102を形成する場合、処理室内に残留する水素、水、水酸基又は水素化物などを除去しつつ下地絶縁層102を形成することが好ましい。これは、下地絶縁層102に水素、水、水酸基又は水素化物などが含まれないようにするためである。処理室内に残留する水素、水、水酸基又は水素化物などを除去するためには、吸着型の真空ポンプを用いることが好ましい。吸着型の真空ポンプとしては、例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ましい。また、排気手段としては、ターボポンプにコールドトラップを加えたものであってもよい。クライオポンプを用いて排気した処理室では、水素、水、水酸基又は水素化物などが排気されるため、当該処理室で下地絶縁層102を形成すると、下地絶縁層102に含まれる不純物の濃度を低減できる。また、下地絶縁層102を形成する際に用いるスパッタリングガスは、水素、水、水酸基又は水素化物などの不純物が濃度ppm程度、濃度ppb程度にまで除去された高純度ガスを用いることが好ましい。本実施の形態では、基板101を処理室へ搬送し、水素、水、水酸基又は水素化物などが除去された高純度酸素を含むスパッタリングガスを導入し、シリコンターゲットを用いて、基板101に下地絶縁層102として、酸化シリコン膜を形成する。なお、下地絶縁層102を形成する際は、基板101は加熱されていてもよい。また、下地絶縁層102を積層構造で形成する場合、例えば、酸化シリコン膜と基板との間に水素、水、水酸基又は水素化物などが除去された高純度窒素を含むスパッタリングガス及びシリコンターゲットを用いて窒化シリコン膜を形成する。この場合においても、酸化シリコン膜と同様に、処理室内に残留する水素、水、水酸基又は水素化物などを除去しつつ窒化シリコン膜を形成することが好ましい。なお、当該工程においても、基板101は加熱されていてもよい。下地絶縁膜として窒化シリコン膜及び酸化シリコン膜を積層する場合、窒化シリコン膜と酸化シリコン膜を同じ処理室において、共通のシリコンターゲットを用いて形成することができる。先に窒素を含むエッチングガスを導入して、処理室内に装着されたシリコンターゲットを用いて窒化シリコン膜を形成し、次に酸素を含むエッチングガスに切り替えて同じシリコンターゲットを用いて酸化シリコン膜を形成する。窒化シリコン膜及び酸化シリコン膜を大気に曝露せずに連続して形成することができるため、窒化シリコン膜表面に水素、水、水酸基又は水素化物などの不純物が吸着することを防止することができる。次いで、下地絶縁層102が設けられた基板101の上に第1のゲート電極103を形成する。第1のゲート電極103は、基板101上に導電膜を物理蒸着法PVD法であるスパッタリング法、真空蒸着法、又は化学蒸着法CVD法で形成し、当該導電膜上に第1のフォトリソグラフィ工程によりレジストマスクを形成し、当該レジストマスクを用いて導電膜をエッチング加工ともいえるして形成する。又は、フォトリソグラフィ工程を用いず、印刷法、インクジェット法で当該レジストマスクを形成することで、第1のゲート電極103を形成する工程数を削減することができる。なお、第1のゲート電極103の端部をテーパ形状とすると、後に形成されるゲート絶縁層105の被覆性が向上するため好ましい。フォトリソグラフィ工程を用いる場合は、レジストマスクを後退させつつエッチングすることでテーパ形状とすることができる。本実施の形態では、第1のゲート電極103となる導電膜として、スパッタリング法により厚さ150nmのタングステン膜を形成し、第1のフォトリソグラフィ工程により形成したレジストマスクを用いてエッチングして、第1のゲート電極103を形成する。第1のゲート電極103を覆うゲート絶縁層105を形成する。ゲート絶縁層105の形成は、下地絶縁層102と同様の方法で形成することができる。スパッタリング法により酸化シリコン層を形成する場合には、ターゲットとしてシリコンターゲット又は石英ターゲットを用い、スパッタリングガスとして酸素又は、酸素及びアルゴンの混合ガスを用いて行う。CVD法で形成する場合について、例えば、μ波例えば、周波数2.45GHzを用いた高密度プラズマCVD法で絶縁層を形成することが好ましい。なぜなら、当該絶縁層は、緻密で絶縁耐圧の高い高品質なものであり、当該絶縁層をゲート絶縁層105として用いることで、水素濃度が低減され高純度化された酸化物半導体層と密接することになり、界面準位を低減して界面特性を良好にすることができるからである。また、高密度プラズマCVDにより得られた絶縁層は、一定の厚さで形成できるため、段差被覆性に優れている。また、高密度プラズマCVD法により得られる絶縁層は、厚さを精密に制御することができる。本実施の形態では、スパッタリング法を用いて厚さ200nmの酸化窒化シリコン膜を形成する。ゲート絶縁層105を形成する際は、水素濃度が低減されるようにして形成することが好ましい。下地絶縁層102の形成方法と同様にして形成すればよい。例えば、水素、水、水酸基又は水素化物などが除去された高純度酸素を含むスパッタリングガスを用いて形成することや、処理室内に残留する水素、水、水酸基又は水素化物などを除去しつつ形成することである。また、ゲート絶縁層105を形成する前、スパッタリング装置内壁や、ターゲット表面やターゲット材料中に残存している水分又は水素を除去するためにプリヒート処理を行い、プリヒート処理を終えたら基板又はスパッタリング装置を冷却した後、大気にふれることなくゲート絶縁層105を形成することが好ましい。次いで、キャリア密度の高い酸化物半導体層106a、106bを形成するのだが、当該形成工程は、酸化物半導体層107の形成の前後で、キャリア密度の高い酸化物半導体膜の形成及びエッチングを1回ずつ行う。まず、ゲート絶縁層105の上に、キャリア密度の高い酸化物半導体膜を形成する。該キャリア密度の高い酸化物半導体膜は、後に形成する酸化物半導体膜117と同様の方法で形成できる。本実施の形態では、上記列挙した材料のうち、スパッタリング法で、SiO2を含むIn-Sn-O膜を50nmの厚さで形成する。その後、第2のフォトリソグラフィ工程により形成したレジストマスクを用いてエッチングし、島状のキャリア密度の高い酸化物半導体層104a、104bを形成する。この際、島状のキャリア密度の高い酸化物半導体層104a、104bの端部がテーパ形状となるようにエッチングすることが好ましい。本エッチング工程は、ドライエッチング法でもウェットエッチング法でもよい。さらには、これらを組み合わせて用いてもよい。ウェットエッチングするエッチング液としては、燐酸と酢酸と硝酸を混ぜた溶液、アンモニア過水31重量過酸化水素水:28重量アンモニア水:水=5:2:2体積比などを用いることができる。また、ITO07N関東化学社製を用いてもよい。また、ウェットエッチング後のエッチング液はエッチングされた材料とともに洗浄によって除去される。その除去された材料を含むエッチング液の廃液を精製し、含まれる材料を再利用してもよい。当該エッチング後の廃液に含まれるインジウムなどの材料を回収して再利用することにより、資源を有効活用し低コスト化することができる。ドライエッチング法で用いるエッチングガスとしては、塩素を含むガス塩素系ガス、例えば塩素Cl2、三塩化硼素BCl3、四塩化珪素SiCl4、四塩化炭素CCl4などが好ましい。また、フッ素を含むガスフッ素系ガス、例えば四弗化炭素CF4、六弗化硫黄SF6、三弗化窒素NF3、トリフルオロメタンCHF3など、臭化水素HBr、酸素O2、これらのガスにヘリウムHeやアルゴンArなどの希ガスを添加したガス、などを用いることができる。そして、ドライエッチング法としては、平行平板型RIEReactiveIonEtching法や、ICPInductivelyCoupledPlasma:誘導結合型プラズマエッチング法を用いることができる。所望の加工形状にエッチングできるように、エッチング条件コイル型の電極に印加される電力、基板側の電極に印加される電力、基板側の電極温度などを適宜調節する。次に、島状のキャリア密度の高い酸化物半導体層104a、104bに接し、ゲート絶縁層105を介して第1のゲート電極103と重畳するように酸化物半導体層107を形成する。まず、ゲート絶縁層105及び島状のキャリア密度の高い酸化物半導体層104a、104b上に、スパッタリング法、塗布法、印刷法等により酸化物半導体膜117を形成する。本実施の形態では、スパッタリング法により酸化物半導体膜117を形成する。酸化物半導体膜117は、減圧状態に保持された処理室内に基板を保持し、処理室内に残留する水分を除去しつつ、水素、水、水酸基又は水素化物などが除去されたスパッタリングガスを導入し、金属酸化物をターゲットとして酸化物半導体膜117を形成する。処理室内に残留する水素、水、水酸基又は水素化物などを除去するためには、吸着型の真空ポンプを用いることが好ましい。例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ましい。また、排気手段としては、ターボポンプにコールドトラップを加えたものであってもよい。クライオポンプを用いて排気した処理室は、例えば、水素、水、水酸基又は水素化物などより好ましくは炭素原子を含む化合物もなどが排気されるため、酸化物半導体膜117に含まれる不純物の濃度を低減できる。また、基板を加熱しながら酸化物半導体膜117を形成してもよい。さらに、ゲート絶縁層105の形成と同様にプリヒート処理を行った後、酸化物半導体膜117を形成してもよい。また、スパッタリング装置の処理室のリークレートを1×10-10Pam3/秒以下とすることで、スパッタリング法による形成途中における酸化物半導体膜への、アルカリ金属、水素化物等の不純物の混入を低減することができる。また、排気系として吸着型の真空ポンプを用いることで、排気系からアルカリ金属、水素原子、水素分子、水、水酸基、又は水素化物等の不純物の逆流を低減することができる。酸化物半導体膜117をスパッタリング法で作製するためのターゲットとして、上記説明より、亜鉛を含む金属酸化物のターゲット、又は亜鉛を含み、且つ、インジウムを含む金属酸化物のターゲットを用いることができる。また、SiO2を2重量以上10重量以下含むターゲットを用いて形成してもよい。酸化物半導体膜ターゲットの充填率は90以上100以下、好ましくは95以上99.9以下である。なお、充填率の高い酸化物半導体膜ターゲットを用いて形成した酸化物半導体膜117は緻密な膜となる。本実施の形態では、In-Ga-Zn系金属酸化物用ターゲットIn2O3:Ga2O3:ZnO=1:1:2[mol数比]を用いて、厚さ500nmの酸化物半導体膜117を形成する。また、当該ターゲットとしては、組成がIn2O3:Ga2O3:ZnO=1:1:1[mol数比]であるIn-Ga-Zn系金属酸化物用ターゲット、組成がIn:Ga:Zn=1:1:0.5[原子数比]であるIn-Ga-Zn系金属酸化物用ターゲット、組成がIn:Ga:Zn=1:1:1[原子数比]であるIn-Ga-Zn系金属酸化物用ターゲットなどを用いてもよい。酸化物半導体膜117を形成するスパッタリング法は、希ガス代表的にはアルゴン雰囲気下、酸素雰囲気下、又は希ガス代表的にはアルゴン及び酸素雰囲気下で行うことができる。また、酸化物半導体膜117を形成する際に用いるスパッタリングガスは水素、水、水酸基又は水素化物などの不純物が、濃度ppm程度、濃度ppb程度まで除去された高純度ガスを用いることが好ましい。本実施の形態では、形成条件の一例として基板101とターゲットの間との距離を170mm、基板温度250°C、圧力0.4Pa、直流DC電源0.5kW、酸素のみ、アルゴンのみ、又はアルゴン及び酸素雰囲気下で形成する。また、酸化物半導体膜117に水素がなるべく含まれないようにするために、前処理として、スパッタリング装置の予備加熱室でゲート絶縁層105までの形成工程を経た基板101を予備加熱し、基板101に吸着した水素、水、水酸基又は水素化物などの不純物を脱離し排気することが好ましい。なお、予備加熱室に設ける排気手段はクライオポンプが好ましい。なお、この予備加熱の処理は省略することもできる。またこの予備加熱は、前に形成した第1のゲート電極103の形成前の基板101に行ってもよいし、後に形成するソース電極109a及びドレイン電極109bとなる導電膜を形成する前の基板101に行ってもよい。なお、酸化物半導体膜117をスパッタリング法により形成する前に、アルゴンガスを導入してプラズマを発生させる逆スパッタを行い、ゲート絶縁層105の表面に付着しているパーティクルを除去することで、ゲート絶縁層105と酸化物半導体層107との界面における抵抗を低減することができるため好ましい。逆スパッタとは、アルゴン雰囲気下で基板にRF電源を用いて電圧を印加し基板近傍にプラズマを形成して表面を改質する方法である。なお、アルゴン雰囲気に代えて窒素、ヘリウムなどを用いてもよい。また、アルゴン雰囲気に酸素、亜酸化窒素などを加えた雰囲気で行ってもよい。アルゴン雰囲気に塩素、四フッ化炭素などを加えた雰囲気で行ってもよい。ここまでの工程で得られた構成を図3Aに示す。次に、第3のフォトリソグラフィ工程により形成したレジストマスクを用いてエッチングして、島状の酸化物半導体層を形成する。島状の酸化物半導体層は、第3のフォトリソグラフィ工程は、他のフォトリソグラフィ工程と同様のフォトリソグラフィ工程でよい。また、酸化物半導体膜117のエッチング工程は、島状のキャリア密度の高い酸化物半導体層104a、104bの形成と同様にして行えばよい。この際、島状の酸化物半導体層の端部がテーパ形状となるようにエッチングすることが好ましい。次に、得られた島状の酸化物半導体層に対して第1の加熱処理を行い、酸化物半導体層107を形成する。第1の加熱処理の温度は、400°C以上750°C以下、好ましくは400°C以上基板の歪み点未満とする。ここでは、加熱処理装置の一つである電気炉に基板を導入し、上記島状の酸化物半導体層に対して、窒素又は希ガスなどの不活性ガス雰囲気下及び450°Cで1時間の加熱処理を行った。その後、大気に触れさせないようにすることで、島状の酸化物半導体層への水素、水、水酸基又は水素化物などの再侵入を防ぐことができる。この結果、水素濃度が低減し高純度化され、i型化又は実質的にi型化された酸化物半導体層107を得ることができる。即ち、この第1の加熱処理によって島状の酸化物半導体層の脱水化及び脱水素化の少なくとも一方を行うことができる。なお、第1の加熱処理において、窒素、又はヘリウム、ネオン、アルゴンなどの希ガスに、水素、水、水酸基又は水素化物などが含まれないことが好ましい。又は、加熱処理装置に導入する窒素、又はヘリウム、ネオン若しくはアルゴンなどの希ガスの純度を、6N99.9999以上、好ましくは7N99.99999以上、即ち不純物濃度を1ppm以下、好ましくは0.1ppm以下とすることが好ましい。また、上記島状の酸化物半導体層の第1の加熱処理は、島状の酸化物半導体層を形成する前、すなわち酸化物半導体膜117に行ってもよい。その場合には、第1の加熱処理後に加熱装置から基板を取り出し、第3のフォトリソグラフィ工程を行った後、島状の酸化物半導体層にエッチングする。第1の加熱処理に用いる加熱処理装置は特に限定されず、抵抗発熱体などの発熱体からの熱伝導又は熱輻射によって、被処理物を加熱する装置とすることができる。例えば、電気炉や、GRTAGasRapidThermalAnneal装置、LRTALampRapidThermalAnneal装置等のRTARapidThermalAnneal装置を用いることができる。LRTA装置は、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのランプから発する光電磁波の輻射により、被処理物を加熱する装置である。GRTA装置は、高温のガスを用いて加熱処理を行う装置である。ここまでの工程で得られた構成を図3Bに示す。次いで、キャリア密度の高い酸化物半導体層106a、106bを形成するために、再度、上記と同様の方法で、厚さ50nmのキャリア密度の高い酸化物半導体膜を形成する。本工程によって、該キャリア密度の高い酸化物半導体膜と、島状のキャリア密度の高い酸化物半導体層104a、104bとが接合し、所望の形状に加工することでキャリア密度の高い酸化物半導体層106a、106bを形成される。次いで、ゲート絶縁層105及び酸化物半導体層107に接して、ソース電極109a及びドレイン電極109bを形成するための導電膜を形成する。該導電膜の形成方法は、第1のゲート電極103と同様にして形成すればよい。本実施の形態では、スパッタリング法で厚さ150nmのチタン膜を形成する。その後、形成した導電膜ここではチタン膜に第4のフォトリソグラフィ工程により形成したレジストマスクを用いてエッチングし、ソース電極109a及びドレイン電極109bを形成する。この際、ソース電極109a及びドレイン電極109bの端部がテーパ形状となるようにエッチングすることが好ましい。さらに、ソース電極109a及びドレイン電極109bをマスクとして、酸化物半導体層107上に形成した上記キャリア密度の高い酸化物半導体膜をエッチングして、酸化物半導体層107の端部を覆うキャリア密度の高い酸化物半導体層106a、106bを形成する。ここでは、ソース電極109a及びドレイン電極109をマスクとしているため、酸化物半導体層107上に形成されるキャリア密度の高い酸化物半導体層106a、106bのテーパ部は、ソース電極109a及びドレイン電極109bよりはみ出すように形成されることがある。また、本工程において、酸化物半導体層107のエッチングレートと、酸化物半導体層107上に形成した上記キャリア密度の高い酸化物半導体膜のエッチングレートとが、同程度である場合が有り得る。そこで、キャリア密度の高い酸化物半導体層106a、106bを形成する際は、キャリア密度の高い酸化物半導体膜のエッチングレートを参考にエッチング時間を適宜調節して加工することが好ましい。ここまでの工程で得られた構成を図3Cに示す。次に、酸化物半導体層107及びキャリア密度の高い酸化物半導体層106a、106bのそれぞれ一部、並びにソース電極109a及びドレイン電極109bと接して、絶縁層111を形成する。絶縁層111の形成方法は、下地絶縁層102及びゲート絶縁層105と同様にして形成することができる。本実施の形態では、スパッタリング法で厚さ200nmの酸化シリコン膜を形成する。その後、第1の加熱処理とは加熱温度が異なる加熱処理を行うことが好ましい。当該加熱処理によって、ゲート絶縁層105及び絶縁層111から酸化物半導体積層107への酸素供給が行われる。当該加熱処理の温度が高いほど、光照射又はBTストレスが与えられることによるしきい値電圧Vthの変化量は抑制される。しかし、当該加熱処理の加熱温度を320°Cより高くするとオン特性の低下が生じる。従って、当該加熱処理の条件は、不活性雰囲気、酸素雰囲気、酸素と窒素の混合雰囲気下で、200°C以上400°C、好ましくは250°C以上320°C以下とする。また、当該加熱処理の時間は1分以上24時間以下とする。なお、当該加熱処理は後に形成する第2のゲート電極113を形成した後に行ってもよい。さらに、酸化物半導体層107に水分の侵入防止や、アルカリ金属の侵入防止のため、絶縁層111上に窒化シリコン膜を形成してもよい。LiやNaなどのアルカリ金属は、不純物であるため、酸化物半導体層107中の含有量を少なくすることが好ましく、酸化物半導体層107中に2×1016cm-3以下、好ましくは、1×1015cm-3以下の濃度とする。さらに、アルカリ土類金属も不純物であるため、酸化物半導体層107中の含有量を少なくすることが好ましい。なお、後述する第2のゲート電極113を形成した後に、上記した保護絶縁層として該窒化シリコン膜を形成してもよい。次に、絶縁層111に接して、且つ前記ソース電極及びドレイン電極の間に、バックゲート電極として機能する第2のゲート電極113を形成する。絶縁層111上に導電膜を形成し、その後、形成した導電膜に第5のフォトリソグラフィ工程により形成したレジストマスクを用いてエッチングし、第2のゲート電極113を形成する。第2のゲート電極113の形成方法は、第1のゲート電極103、ソース電極109a及びドレイン電極109bと同様にして形成することができる。本実施の形態では、スパッタリング法で厚さ150nmのモリブデン膜を用いて、第2のゲート電極113を形成する。ここまでの工程で得られた構成を図3Dに示す。以上より、オン電流の低減を抑制でき、高い耐圧特性ドレイン耐圧を有するトランジスタを作製することができる。なお、本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。実施の形態2本実施の形態では、実施の形態1で示したトランジスタ100と構成が、一部異なるトランジスタ200について説明する。本実施の形態で示すトランジスタ200は、実施の形態1で示したトランジスタ100の酸化物半導体層107が、結晶性酸化物半導体で形成されていることを特徴とする。結晶性酸化物半導体は、以下、2種類の方法によって形成することができる。1つの方法は、酸化物半導体を2回に分けて形成し、2回に分けて加熱処理を行うことで、結晶性酸化物半導体膜を形成する方法便宜上、方法1とする。であり、もう1つの方法は、酸化物半導体を形成する際に、基板を加熱しながら行うことで、結晶性酸化物半導体膜を形成する方法便宜上、方法2とする。である。なお、それぞれの方法で得られる結晶性酸化物半導体膜は、共に、単結晶構造ではなく、非晶質構造でもない構造であり、膜表面に垂直にc軸配向した結晶領域を有する構造をしている。つまり、上記方法のどちらを用いても、形成した結晶性酸化物半導体は、同じc軸配向を有した結晶CAxisAlignedCrystal;CAACとも呼ぶ。を含む酸化物を有する。そこで、本実施の形態では、トランジスタ200のチャネル領域を形成する該結晶性酸化物半導体層CAAC層を、結晶性酸化物半導体層130とする。トランジスタ200の平面構造は、トランジスタ100の平面構造と同じである。トランジスタ200の平面図を、図4Aに示す。図4Bは、トランジスタ200のE-F間における断面図である。図4Cは、トランジスタ200のG-H間における断面図である。なお、図4において、図1と同一の箇所には同じ符号を用いる。本実施の形態で示すトランジスタ200は、実施の形態1のトランジスタ100における酸化物半導体層107を、結晶性酸化物半導体層130に置き換えたトランジスタであるといえる。ゆえに、本実施の形態では、結晶性酸化物半導体層130についてのみ説明し、トランジスタ200のE-F間の断面構造、及びG-H間の断面構造におけるその他の詳細は、実施の形態1に示したトランジスタ100のA-B間及びC-D間における断面構造の説明を参照できる。トランジスタ200は、トランジスタ100における酸化物半導体層107が結晶性酸化物半導体層130となっている他は、トランジスタ100と同じであるため、トランジスタ100が有する効果を、同様に有している。つまり、トランジスタ200は、キャリア密度の高い酸化物半導体層106a、106bが、結晶性酸化物半導体層130を覆い、さらにソース電極109a、ドレイン電極109bと接していることで、結晶性酸化物半導体層130と、ソース電極109a及びドレイン電極109bとの接触抵抗を低減できる。このため、接触抵抗によって生じるオン電流の低減を抑制できる。さらに、キャリア密度の高い酸化物半導体層106a、106bの一部が、ゲート絶縁層105と結晶性酸化物半導体層130との間に形成されることで、半導体層の厚さ方向における半導体層の抵抗によるオン電流の低減を抑制できる。また、実施の形態1で説明したように、キャリア密度の高い酸化物半導体層106a、106bは、金属材料又はそれらの合金材料などにすると、結晶性酸化物半導体層130との接触抵抗により、オン電流の低減を抑制する効果を十分に得ることができない。それゆえ、ゲート絶縁層105と酸化物半導体層107との間の一部に、キャリア密度の高い酸化物半導体層106a、106bを形成することが好ましい。そして、トランジスタ200は、第1のゲート電極103及び第2のゲート電極113を有するデュアルゲート型のトランジスタであるため、結晶性酸化物半導体層130とゲート絶縁層105との界面近傍、及び、結晶性酸化物半導体層130と絶縁層111との界面近傍にチャネル領域を形成することができ、トランジスタ200のオン電流を向上させることができる。また、後述するが、トランジスタ200は、結晶性酸化物半導体層130を含むために、オン電流の低減抑制及びオン電流の向上に加え、良好な信頼性を有する。ここで、結晶性酸化物半導体層130の作製方法について追記する。上記方法1は、第1の酸化物半導体膜を形成し、窒素、酸素、希ガス、又は乾燥空気の雰囲気下で、400°C以上750°C以下の第1の加熱処理を行い、第1の酸化物半導体膜の表面を含む領域に結晶領域板状結晶を含むを有する第1の結晶性酸化物半導体膜を形成する。なお、当該第1の加熱処理は、実施の形態1と同様である。そして、第1の酸化物半導体膜よりも厚い第2の酸化物半導体膜を形成し、400°C以上750°C以下の第2の加熱処理を行い、第1の酸化物半導体膜を結晶成長の種として、上方に結晶成長させ、第2の酸化物半導体膜の全体を結晶化させる第2の結晶性酸化物半導体膜の形成する。結果として、膜厚が厚く、結晶領域を有する酸化物半導体膜を形成することができ、該膜厚の厚く、結晶領域を有する酸化物半導体膜を所望の形状に加工して結晶性酸化物半導体層130を形成することができる。また、第1の結晶性酸化物半導体膜及び第2の結晶性酸化物半導体膜の膜厚、つまり結晶性酸化物半導体層130の厚さは、トランジスタ200の所望の耐圧特性ドレイン耐圧を考慮して、適宜決めることができる例えば、0.2μm以上10μm以下とすればよい。第1の結晶性酸化物半導体膜及び第2の結晶性酸化物半導体膜に用いる材料は、実施の形態1で列挙した金属酸化物材料のうち、亜鉛を含んでいる材料又は、亜鉛を含み、且つ、インジウム含んでいる材料を用いればよい。なお、上記方法1において、第1の酸化物半導体膜及び第2の酸化物半導体膜の形成方法、並びに第1の加熱処理及び第2の加熱処理は、実施の形態1を適宜参照することができる。次に、上記方法2について記載する。実施の形態1で示した酸化物半導体材料のうち、亜鉛を含んでいる材料、又は亜鉛を含み且つインジウム含んでいる材料がc軸に配向する温度で基板を加熱しながら酸化物半導体膜を形成することにより、膜表面に垂直にc軸配向した結晶領域を有する結晶性酸化物半導体膜を形成することができる。その後、当該結晶性酸化物半導体膜を所望の形状に加工して結晶性酸化物半導体層130を形成することができる。また、このような形成方法を用いることにより、工程数を削減することができる。なお、該結晶性酸化物半導体膜の形成方法は、実施の形態1を適宜参照することができる。また、基板を加熱する温度は、成膜装置によって他の成膜条件が異なるため、適宜設定すればよいが、例えば、スパッタリング装置で前記結晶性酸化物半導体膜を形成する際の基板加熱温度は100°C~500°C、好適には200°C~400°C、さらに好適には250°C~300°Cである。前記結晶性酸化物半導体膜の形成時の基板加熱に加えて、前記結晶性酸化物半導体膜の形成時の基板加熱温度よりも高い温度で別途、堆積した酸化物半導体膜を加熱処理することで、膜中に含まれるミクロな欠陥及び積層界面の欠陥を修復することができる。また、結晶性酸化物半導体層130は、亜鉛と酸素が、結晶性酸化物半導体層130の表面に多く集まり、上平面が六角形をなす亜鉛と酸素からなるグラフェンタイプの二次元結晶図5Aに平面模式図を示すが最表面に1層又は複数層形成され、これが膜厚方向に成長して重なり積層している。図5Aにおいて、白丸が亜鉛原子であり、黒丸が酸素原子を示している。加熱処理の温度を上げると表面から内部、そして内部から底部と結晶成長が進行する。また、図5Bに二次元結晶が結晶成長して積層された一例として二次元結晶の6層を模式的に示す。結晶性酸化物半導体層130は、界面に沿った方向において、金属と酸素の結合の秩序化が進んでいる。従って、本実施の形態に示すトランジスタ200において、結晶性酸化物半導体層130の界面に沿ってキャリアが流れる場合、つまり、a-b面に対して略平行にキャリアが流れる場合、その流れに対して、結晶性酸化物半導体層130は何の妨げともならないため、光照射又はBTストレスが与えられても、トランジスタ特性の劣化は抑制され、又は低減される。つまり、トランジスタ200は、良好な信頼性を有するといえる。トランジスタ200は、トランジスタ100の作製方法における酸化物半導体層107の作製方法を、上記した結晶性酸化物半導体層130の作製方法にすることで、作製することができる。そのため、結晶性酸化物半導体層130以外の作製方法は、適宜、実施の形態1を参照することができる。以上より、オン電流の低減を抑制でき、高い耐圧特性ドレイン耐圧を有するトランジスタを作製することができる。なお、本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。実施の形態3本実施の形態では、上記実施の形態で説明したトランジスタの用途について説明する。上記実施の形態で説明したトランジスタは、パワーデバイスとして、例えば、様々な電子機器のバッテリーの保護回路等に用いることができる。上記実施の形態で説明したトランジスタが、保護回路の一部として用いられる応用例の一例について、図9を参照して説明する。図9Aは、電磁調理器1000を示している。電磁調理器1000は、コイル部1001に電流を流すことによって生じる電磁誘導を利用して調理器等に加熱するものである。また電磁調理器1000は、コイル部1001に流す電流を供給するためのバッテリー1002、本発明の一態様のトランジスタが保護回路の一部として機能する半導体装置1003、及びバッテリー1002を充電するための太陽電池1004を有する。なお、図9Aでは、バッテリー1002を充電するための手段として太陽電池1004を示したが他の手段で充電する構成でもよい。本発明の一態様のトランジスタが保護回路の一部として機能する半導体装置1003は、バッテリー1002への過電圧の印加を低減でき、保護回路の機能が非動作時における低消費電力化を図ることができる。図9Bは、電動自転車1010を示している。電動自転車1010は、モータ部1011に電流を流すことによって動力を得るものである。また電動自転車1010は、モータ部1011に流す電流を供給するためのバッテリー1012、及び本発明の一態様のトランジスタが保護回路の一部として機能する半導体装置1013を有する。なお、図9Bでは、バッテリー1012を充電するための手段として特に図示しないが、別途発電機等を設けて充電する構成でもよい。本発明の一態様のトランジスタが保護回路の一部として機能する半導体装置1013は、充電時におけるバッテリー1012への過電圧の印加を低減でき、保護回路の機能が非動作時における低消費電力化を図ることができる。本実施の形態で示した応用例は一例であり、これらに限られず、本発明の一態様のトランジスタは、大電力用途向けの半導体装置として種々に用いることができる。なお、本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。実施の形態4本実施の形態では、上記実施の形態で説明したトランジスタの酸化物半導体層107及び結晶性酸化物半導体層130に適用できる金属酸化物酸化物半導体について追記する。上記したように酸化物半導体としては、少なくともインジウムInあるいは亜鉛Znとを含むことが好ましい。特にInとZnを含むことが好ましい。また、酸化物半導体を用いたトランジスタの電気特性のばらつきを減らすためのスタビライザーとして、上記に加えてガリウムGa、スズSn、ハフニウムHf、アルミニウムAl、又はランタノイドのから選ばれた一種又は複数種を有することが好ましい。ランタノイドとして、ランタンLa、セリウムCe、プラセオジムPr、ネオジムNd、サマリウムSm、ユウロピウムEu、ガドリニウムGd、テルビウムTb、ジスプロシウムDy、ホルミウムHo、エルビウムEr、ツリウムTm、イッテルビウムYb、ルテチウムLuがある。例えば、上記したように一元系金属酸化物として、酸化インジウム、酸化スズ、酸化亜鉛等を用いることができる。また、例えば、二元系金属酸化物として、上記したIn-Zn系金属酸化物、In-Ga系、Sn-Zn系金属酸化物、Al-Zn系金属酸化物の他にZn-Mg系金属酸化物、Sn-Mg系金属酸化物、In-Mg系金属酸化物、金属酸化物等を用いることができる。また、例えば、三元系金属酸化物として、上記したIn-Ga-Zn系金属酸化物IGZOとも表記する、In-Sn-Zn系金属酸化物、Sn-Ga-Zn系金属酸化物、In-Al-Zn系金属酸化物、Al-Ga-Zn系金属酸化物、Sn-Al-Zn系金属酸化物の他にIn-Hf-Zn系金属酸化物、In-La-Zn系金属酸化物、In-Ce-Zn系金属酸化物、In-Pr-Zn系金属酸化物、In-Nd-Zn系金属酸化物、In-Sm-Zn系金属酸化物、In-Sm-Zn系金属酸化物、In-Eu-Zn系金属酸化物、In-Gd-Zn系金属酸化物、In-Tb-Zn系金属酸化物、In-Dy-Zn系金属酸化物、In-Ho-Zn系金属酸化物、In-Er-Zn系金属酸化物、In-Tm-Zn系金属酸化物、In-Yb-Zn系金属酸化物、In-Lu-Zn系金属酸化物等を用いることができる。また、例えば、四元系金属酸化物として、上記したIn-Sn-Ga-Zn系金属酸化物の他にIn-Hf-Ga-Zn系金属酸化物、In-Al-Ga-Zn系金属酸化物、In-Sn-Al-Zn系金属酸化物、In-Sn-Hf-Zn系金属酸化物、In-Hf-Al-Zn系金属酸化物等を用いることができる。例えば、In-Ga-Zn系金属酸化物において、In:Ga:Zn=1:1:1=1/3:1/3:1/3あるいはIn:Ga:Zn=2:2:1=2/5:2/5:1/5の原子数比を有するIn-Ga-Zn系金属酸化物やその組成の近傍の金属酸化物を用いることができる。In-Sn-Zn系金属酸化物において、In:Sn:Zn=1:1:1=1/3:1/3:1/3、In:Sn:Zn=2:1:3=1/3:1/6:1/2あるいはIn:Sn:Zn=2:1:5=1/4:1/8:5/8の原子数比のIn-Sn-Zn系金属酸化物やその組成の近傍の金属酸化物を用いてもよい。しかし、これらに限られず、必要とする半導体特性移動度、しきい値、ばらつき等に応じて適切な組成のものを用いればよい。また、必要とする半導体特性を得るために、キャリア濃度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間結合距離、密度等を適切なものとすることが好ましい。酸化物半導体は単結晶でも、非単結晶でもよい。非単結晶の場合、アモルファスでも、多結晶でもよい。また、アモルファス中に結晶性を有する部分を含む構造でもよい。なお、アモルファスは欠陥が多いため、非アモルファスが好ましい。本実施の形態の内容の一部又は全部は、他の全ての実施の形態又は実施例と組み合わせて実施することができる。実施の形態5実施の形態2で説明した結晶性酸化物半導体層130について追記する。結晶性酸化物半導体層130はCAACを含む酸化物で構成されている。CAACは、結晶性部分と非結晶性部分とを有し、結晶性部分の配向がc軸配向に揃っていることを特徴としている。CAACを含む酸化物は従来知られていなかった新規な酸化物半導体である。CAACは、c軸配向し、かつab面、表面又は界面の方向から見て三角形状又は六角形状の原子配列を有する。そして、CAACは、c軸においては金属原子が層状又は金属原子と酸素原子とが層状に配列している。さらに、CAACは、ab面においてはa軸又はb軸の向きが異なるc軸を中心に回転している。CAACとは、広義には、非単結晶である。そして、CAACは、ab面に垂直な方向から見て、三角形、六角形、正三角形又は正六角形の原子配列を有する。さらに、CAACは、c軸方向に垂直な方向から見て、金属原子が層状、又は金属原子と酸素原子が層状に配列した相を含む酸化物である。CAACは単結晶ではないが、非晶質のみから形成されているものでもない。また、CAACは結晶化した部分結晶部分を含むが、1つの結晶部分と他の結晶部分の境界を明確に判別できないこともある。CAACに酸素が含まれる場合、酸素の一部は窒素で置換されてもよい。また、CAACを構成する個々の結晶部分のc軸は一定の方向例えば、CAACを支持する基板面、CAACの表面などに垂直な方向に揃っていてもよい。若しくは、CAACを構成する個々の結晶部分のab面の法線は一定の方向例えば、CAACを支持する基板面、CAACの表面などに垂直な方向を向いていてもよい。CAACは、その組成などに応じて、導体であったり、半導体であったり、絶縁体であったりする。また、その組成などに応じて、可視光に対して透明であったり不透明であったりする。例えば、膜状に形成されたCAACを、膜表面又は支持する基板面に垂直な方向から電子顕微鏡で観察すると三角形又は六角形の原子配列が認められる。さらに、電子顕微鏡で膜断面を観察すると金属原子又は金属原子及び酸素原子又は窒素原子の層状配列が認められる。図10乃至図12を用いて、CAACに含まれる結晶構造の一例について説明する。なお、図10乃至図12において、上方向がc軸方向であり、c軸方向と直交する面がab面である。本実施の形態において、上半分、下半分とは、ab面を境にした場合の上半分、下半分をいう。図10Aに、1個の6配位のInと、Inに近接の6個の4配位の酸素原子以下4配位のOと、を有する構造Aを示す。ここでは、金属原子が1個に対して、近接の酸素原子のみ示した構造を小グループと呼ぶ。構造Aは、八面体構造をとるが、簡単のため平面構造で示している。なお、構造Aは上半分及び下半分にはそれぞれ3個ずつ4配位のOがある。構造Aに示す小グループは電荷が0である。図10Bに、1個の5配位のGaと、Gaに近接の3個の3配位の酸素原子以下3配位のOと、近接の2個の4配位のOと、を有する構造Bを示す。3配位のOは、いずれもab面に存在する。構造Bの上半分及び下半分にはそれぞれ1個ずつ4配位のOがある。また、Inも5配位をとるため、構造Bをとりうる。構造Bの小グループは電荷が0である。図10Cに、1個の4配位のZnと、Znに近接の4個の4配位のOと、を有する構造Cを示す。構造Cの上半分には1個の4配位のOがあり、下半分には3個の4配位のOがある。構造Cの小グループは電荷が0である。図10Dに、1個の6配位のSnと、Snに近接の6個の4配位のOと、を有する構造Dを示す。構造Dの上半分には3個の4配位のOがあり、下半分には3個の4配位のOがある。構造Dの小グループは電荷が1となる。図10Eに、2個のZnを有する構造Eを示す。構造Eの上半分には1個の4配位のOがあり、下半分には1個の4配位のOがある。構造Eの小グループは電荷が-1となる。本実施の形態では複数の小グループの集合体を中グループと呼び、複数の中グループの集合体を大グループユニットセルともいう。と呼ぶ。ここで、これらの小グループ同士が結合する規則について説明する。6配位のInの上半分の3個のOは、下方向にそれぞれ3個の近接Inを有し、下半分の3個のOは、上方向にそれぞれ3個の近接Inを有する。5配位のGaの上半分の1個のOは下方向に1個の近接Gaを有し、下半分の1個のOは上方向に1個の近接Gaを有する。4配位のZnの上半分の1個のOは、下方向に1個の近接Znを有し、下半分の3個のOは、上方向にそれぞれ3個の近接Znを有する。この様に、金属原子の上方向の4配位のOの数と、そのOの下方向にある近接金属原子の数は等しく、同様に金属原子の下方向の4配位のOの数と、そのOの上方向にある近接金属原子の数は等しい。Oは4配位なので、下方向にある近接金属原子の数と、上方向にある近接金属原子の数の和は4になる。従って、金属原子の上方向にある4配位のOの数と、別の金属原子の下方向にある4配位のOの数との和が4個のとき、金属原子を有する二種の小グループ同士は結合することができる。例えば、6配位の金属原子In又はSnが下半分の4配位のOを介して結合する場合、4配位のOが3個であるため、5配位の金属原子Ga又はIn、4配位の金属原子Znの上半分の4配位のOのいずれかと結合することになる。これらの配位数を有する金属原子は、c軸方向において、4配位のOを介して結合する。また、このほかにも、層構造の合計の電荷が0となるように複数の小グループが結合して中グループを構成する。図11Aに、In-Sn-Zn系金属酸化物の層構造を構成する中グループAのモデル図を示す。図11Bに、3つの中グループで構成される大グループBを示す。なお、図11Cは、図11Bの層構造をc軸方向から観察した場合の原子配列を示す。図11Aにおいては、3配位のOは省略し、4配位のOは個数のみである。例えば、Snの上半分及び下半分にはそれぞれ3個ずつ4配位のOがあることを丸枠の3として示している。同様に、図11Aにおいて、Inの上半分及び下半分にはそれぞれ1個ずつ4配位のOがあり、丸枠の1として示している。また、図11Aにおいて、下半分には1個の4配位のOがあり、上半分には3個の4配位のOがあるZnと、上半分には1個の4配位のOがあり、下半分には3個の4配位のOがあるZnとを示している。図11Aにおいて、In-Sn-Zn系金属酸化物の層構造を構成する中グループは、上から順に4配位のOが3個ずつ上半分及び下半分にあるSnが、4配位のOが1個ずつ上半分及び下半分にあるInと結合する。そのInが、上半分に3個の4配位のOがあるZnと結合する。そのZnの下半分の1個の4配位のOを介して4配位のOが3個ずつ上半分及び下半分にあるInと結合する。そのInが、上半分に1個の4配位のOがあるZn2個からなる小グループと結合する。この小グループの下半分の1個の4配位のOを介して4配位のOが3個ずつ上半分及び下半分にあるSnと結合している構成である。この中グループが複数結合して大グループを構成する。ここで、3配位のO及び4配位のOの場合、結合1本当たりの電荷はそれぞれ-0.667、-0.5と考えることができる。例えば、In6配位又は5配位、Zn4配位、Sn5配位又は6配位の電荷は、それぞれ3、2、4である。従って、Snを含む小グループは電荷が1となる。そのため、Snを含む層構造を形成するためには、電荷1を打ち消す電荷-1が必要となる。電荷-1をとる構造として、構造Eに示すように、2個のZnを含む小グループが挙げられる。例えば、Snを含む小グループが1個に対し、2個のZnを含む小グループが1個あれば、電荷が打ち消されるため、層構造の合計の電荷を0とすることができる。具体的には、図11Bに示した大グループが繰り返されることで、In-Sn-Zn系金属酸化物の結晶In2SnZn3O8を得ることができる。得られるIn-Sn-Zn系金属酸化物の層構造は、In2SnZn2O7ZnOmmは0又は自然数。とする組成式で表すことができる。In-Sn-Zn系金属酸化物の結晶は、mの数が大きいと結晶性が向上するため、好ましい。In-Sn-Zn系金属酸化物以外の酸化物半導体を用いた場合も同様である。例えば、図12Aに、In-Ga-Zn系金属酸化物の層構造を構成する中グループのモデル図を示す。図12Aにおいて、In-Ga-Zn-O系の層構造を構成する中グループは、上から順に4配位のOが3個ずつ上半分及び下半分にあるInが、4配位のOが1個上半分にあるZnと結合する。そのZnの下半分の3個の4配位のOを介して、4配位のOが1個ずつ上半分及び下半分にあるGaと結合する。そのGaの下半分の1個の4配位のOを介して、4配位のOが3個ずつ上半分及び下半分にあるInと結合する。この中グループが複数結合して大グループを構成する。図12Bに3つの中グループで構成される大グループを示す。なお、図12Cは、図12Bの層構造をc軸方向から観察した場合の原子配列を示している。ここで、In6配位又は5配位、Zn4配位、Ga5配位の電荷は、それぞれ3、2、3であるため、In、Zn及びGaのいずれかを含む小グループは、電荷が0となる。そのため、これらの小グループの組み合わせであれば中グループの合計の電荷は常に0となる。また、In-Ga-Zn系金属酸化物の層構造を構成する中グループは、図12Aに示した中グループに限定されず、In、Ga、Znの配列が異なる中グループを組み合わせた大グループも取りうる。具体的には、図12Bに示した大グループが繰り返されることで、In-Ga-Zn系金属酸化物の結晶を得ることができる。なお、得られるIn-Ga-Zn系金属酸化物の層構造は、InGaO3ZnOnnは自然数。とする組成式で表すことができる。n=1InGaZnO4の場合は、例えば、図21Aに示す結晶構造を取りうる。なお、図21Aに示す結晶構造において、図10Bで説明したように、Ga及びInは5配位をとるため、GaがInに置き換わった構造も取りうる。また、n=2InGaZn2O5の場合は、例えば、図21Bに示す結晶構造を取りうる。なお、図21Bに示す結晶構造において、図10Bで説明したように、Ga及びInは5配位をとるため、GaがInに置き換わった構造も取りうる。本実施の形態の内容の一部又は全部は、他の全ての実施の形態又は実施例と組み合わせて実施することができる。実施の形態6酸化物半導体に限らず、実際に測定される絶縁ゲート型トランジスタの電界効果移動度は、さまざまな理由によって本来の移動度よりも低くなる。移動度を低下させる要因としては半導体内部の欠陥や半導体と絶縁膜との界面の欠陥があるが、Levinsonモデルを用いると、半導体内部に欠陥がないと仮定した場合の電界効果移動度を理論的に導き出せる。半導体本来の移動度をμ0、測定される電界効果移動度をμとし、半導体中に何らかのポテンシャル障壁粒界等が存在すると仮定すると、式1で表される。Eはポテンシャル障壁の高さであり、kがボルツマン定数、Tは絶対温度である。また、ポテンシャル障壁が欠陥に由来すると仮定すると、Levinsonモデルでは、式2で表される。eは電気素量、Nはチャネル内の単位面積当たりの平均欠陥密度、εは半導体の誘電率、nは単位面積当たりのチャネルに含まれるキャリア数、Coxは単位面積当たりの容量、Vgはゲート電圧、tはチャネルの厚さである。なお、厚さ30nm以下の半導体層であれば、チャネルの厚さは半導体層の厚さと同一として差し支えない。線形領域におけるドレイン電流Idは、式3で表される。ここで、Lはチャネル長、Wはチャネル幅であり、ここでは、L=W=10μmである。また、Vdはドレイン電圧である。式3の両辺をVgで割り、更に両辺の対数を取ると、式4で表される。式4の右辺はVgの関数である。上式のからわかるように、縦軸をlnId/Vg、横軸を1/Vgとする直線の傾きから欠陥密度Nが求められる。すなわち、トランジスタのId―Vg特性から、欠陥密度を評価できる。酸化物半導体としては、インジウムIn、スズSn、亜鉛Znの比率が、In:Sn:Zn=1:1:1のものでは欠陥密度Nは1×1012/cm2程度である。このようにして求めた欠陥密度等をもとにμ0=120cm2/Vsが導出される。欠陥のあるIn-Sn-Zn酸化物で測定される移動度は35cm2/Vs程度である。しかし、半導体内部及び半導体と絶縁膜との界面の欠陥が無い酸化物半導体の移動度μ0は120cm2/Vsとなると予想できる。ただし、半導体内部に欠陥がなくても、チャネルとゲート絶縁膜との界面での散乱によってトランジスタの輸送特性は影響を受ける。すなわち、ゲート絶縁膜界面からxだけ離れた場所における移動度μ1は、式5で表される。なお、式5において、Dはゲート方向の電界、B、Gは定数である。B及びGは、実際の測定結果より求めることができ、上記の測定結果からは、B=4.75×107cm/s、G=10nm界面散乱が及ぶ深さである。Dが増加するすなわち、ゲート電圧が高くなると式5の第2項が増加するため、移動度μ1は低下することがわかる。半導体内部の欠陥が無い理想的な酸化物半導体をチャネルに用いたトランジスタの移動度μ2の計算結果Fを図13に示す。なお、計算にはシノプシス社製のソフトであるSentaurusDeviceを使用した。計算において、酸化物半導体のバンドギャップ、電子親和力、比誘電率、厚さをそれぞれ、2.8電子ボルト、4.7電子ボルト、15、15nmとした。これらの値は、スパッタリング法により形成された薄膜を測定して得られたものである。さらに、ゲート、ソース、ドレインの仕事関数をそれぞれ、5.5電子ボルト、4.6電子ボルト、4.6電子ボルトとした。また、ゲート絶縁膜の厚さは100nm、比誘電率は4.1とした。チャネル長及びチャネル幅はともに10μm、ドレイン電圧Vdは0.1Vである。計算結果Fで示されるように、ゲート電圧1V強で移動度100cm2/Vs以上のピークをつけるが、ゲート電圧がさらに高くなると、界面散乱が大きくなり、移動度が低下する。なお、界面散乱を低減するためには、半導体層表面を原子レベルで平坦にすることAtomicLayerFlatnessが望ましい。このような移動度を有する酸化物半導体を用いて微細なトランジスタを作製した場合の特性を計算した。なお、計算に用いたトランジスタは酸化物半導体層に一対のn型半導体領域にチャネル形成領域が挟まれたものを用いた。一対のn型半導体領域の抵抗率は2×10-3Ωcmとして計算した。また、チャネル長を33nm、チャネル幅を40nmとして計算した。また、ゲート電極の側壁にサイドウォール絶縁領域を有する。サイドウォール絶縁領域と重なる半導体領域をオフセット領域として計算した。計算にはシノプシス社製のソフト、SentaurusDeviceを使用した。図14は、トランジスタのドレイン電流Id、実線及び移動度μ、点線のゲート電圧Vg、ゲートとソースの電位差依存性の計算結果である。ドレイン電流Idは、ドレイン電圧ドレインとソースの電位差を1Vとし、移動度μはドレイン電圧を0.1Vとして計算したものである。図14Aはゲート絶縁膜の厚さを15nmとして計算したものである。図14Bはゲート絶縁膜の厚さを10nmと計算したものである。図14Cはゲート絶縁膜の厚さを5nmと計算したものである。ゲート絶縁膜が薄くなるほど、特にオフ状態でのドレイン電流Idオフ電流が顕著に低下する。一方、移動度μのピーク値やオン状態でのドレイン電流Idオン電流には目立った変化が無い。図15は、オフセット長サイドウォール絶縁領域の長さLoffを5nmとしたもののドレイン電流Id実線及び移動度μ点線のゲート電圧Vg依存性を示す。ドレイン電流Idは、ドレイン電圧を1Vとし、移動度μはドレイン電圧を0.1Vとして計算したものである。図15Aはゲート絶縁膜の厚さを15nmとして計算したものである。図15Bはゲート絶縁膜の厚さを10nmと計算したものである。図15Cはゲート絶縁膜の厚さを5nmと計算したものである。図16は、オフセット長サイドウォール絶縁領域の長さLoffを15nmとしたもののドレイン電流Id実線及び移動度μ点線のゲート電圧Vg依存性を示す。ドレイン電流Idは、ドレイン電圧を1Vとし、移動度μはドレイン電圧を0.1Vとして計算したものである。図16Aはゲート絶縁膜の厚さを15nmとして計算したものである。図16Bはゲート絶縁膜の厚さを10nmと計算したものである。図16Cはゲート絶縁膜の厚さを5nmと計算したものである。いずれもゲート絶縁膜が薄くなるほど、オフ電流が顕著に低下する一方、移動度μのピーク値やオン電流には目立った変化が無い。なお、移動度μのピークは、図14では80cm2/Vs程度であるが、図15では60cm2/Vs程度、図16では40cm2/Vsと、オフセット長Loffが増加するほど低下する。また、オフ電流も同様な傾向がある。一方、オン電流にはオフセット長Loffの増加にともなって減少するが、オフ電流の低下に比べるとはるかに緩やかである。また、いずれもゲート電圧1V前後で、ドレイン電流はメモリ素子等で必要とされる10μAを超えることが示された。本実施の形態の内容の一部又は全部は、他の全ての実施の形態又は実施例と組み合わせて実施することができる。本実施例では、トランジスタ100及びトランジスタ200のオン電流についての計算結果を説明する。なお、計算を行うにあたり、トランジスタ100及びトランジスタ200の構造は、簡略化したものを用いている図6参照。また、計算にはsynopsys社製のsentaurusdeviceを用いている。図6Aは、上記実施の形態で説明したトランジスタ100のチャネル長方向の断面構造図1AのA-B間の断面構造を、簡略化した図である。図6Bは、図6AのO-P間におけるX方向の断面図である。図6Cは、図6AのQ-R間におけるX方向の断面図である。なお、図6において、図1と対応している箇所の符号は、図1で用いた符号と同一としている。また、トランジスタ200の簡略した断面図において、トランジスタ200は、トランジスタ100の酸化物半導体層107を結晶性酸化物半導体層130に置き換えたトランジスタであるため、本実施例では図示しない。トランジスタ100及びトランジスタ200におけるオン電流の計算結果に反映されるパラメータは以下のとおりである。また、酸化物半導体層107及び結晶性酸化物半導体層130の計算パラメータバンドギャップEg、電子親和力χ、比誘電率及び電子移動度は、同じとしている。1.チャネル長L1:10μm2.ソース電極109a及びドレイン電極109bの長さL2:5μm3.酸化物半導体層107の厚さTos:10μm4.絶縁層111の厚さTG:0.2μm5.チャネル幅W1:100μm6.ソース電極109a及びドレイン電極109bの幅W2:5μm7.第1のゲート電極103に用いるタングステンの仕事関数φM:4.9eV8.ソース電極109a及びドレイン電極109bに用いるチタンの仕事関数φM:4.0eV9.第2のゲート電極113に用いるモリブデンの仕事関数φM:4.8eV10.酸化物半導体層107に用いるIn-Ga-Zn系金属酸化物のバンドギャップEg:3.15eV、電子親和力χ:4.3eV、比誘電率:15、電子移動度:10cm2/Vs11.ゲート絶縁層105に用いる酸化窒化シリコンの比誘電率:4.112.絶縁層111に用いる酸化シリコンの比誘電率:3.8なお、第1のゲート電極103、ソース電極109a、ドレイン電極109b、及び第2のゲート電極113は、各々の厚さに関わらず、同電位とみなして計算しているため、これらの厚さはオン電流に反映されない。また、キャリア密度の高い酸化物半導体層106a、106bにおける電圧降下は、その厚さにおいて、微小であるため、キャリア密度の高い酸化物半導体層106aの厚さもオン電流に反映されないものとする。酸化物半導体層107の厚さを10μmとし、ゲート電圧は10Vとし、ドレイン電圧を0Vから20Vまで変化させたときのトランジスタ100及びトランジスタ200のオン電流ドレイン電流の計算結果を、図7Aに示す。また、比較例として、キャリア密度の高い酸化物半導体層106aのうち、ゲート絶縁層105と酸化物半導体層107に接している部分を除いたトランジスタについて、同様の計算を行い、その結果を図7Aに示す。図8Aは、図6Aに対応しており、比較例のトランジスタの断面構造を簡略化した図である。図8Bは、図6Bに対応する図8Aの断面図である。図8Cは、図6Cに対応する図8Aの断面図である。図7Aの横軸はゲート電圧Vgと示し、縦軸はドレイン電流Vdを示している。図7Aより、比較例のトランジスタのオン電流ドレイン電流より、トランジスタ100及びトランジスタ200のオン電流ドレイン電流のほうが高い。また、トランジスタ100、トランジスタ200及び比較例のトランジスタにおいて、ゲート電圧を10V、ドレイン電圧を20Vとし、酸化物半導体層107の厚さは、0.2μm、1.0μm、5.0μm、10μmとした場合のオン電流の計算結果を図7Bに示す。図7Bの横軸は、酸化物半導体層107の厚さTOSを示し、縦軸は、ドレイン電流Vdを示している。図7Bより、比較例のトランジスタは、酸化物半導体層107の厚さが厚くなるにつれて、オン電流ドレイン電流が低減する。特に、ドレイン電圧が高くなるにつれて、オン電流ドレイン電流の低減は、顕著である。これは、酸化物半導体層107の厚さ方向における抵抗によって生じた結果である。つまり、酸化物半導体層107の厚さが薄い場合は、該抵抗による影響電圧降下は小さく、オン電流ドレイン電流の低下に関与していなかったが、酸化物半導体層107の厚さが厚くなるにつれて、該抵抗による影響電圧降下が無視できなくなり、結果としてオン電流ドレイン電流が低減したといえる。一方、トランジスタ100及びトランジスタ200は、酸化物半導体層107の厚さが厚くなる場合でも、オン電流ドレイン電流の低減が抑制され、オン電流ドレイン電流の向上が確認できる。これは、キャリア密度の高い酸化物半導体層106a、106bを、酸化物半導体層107の端部を覆うように形成しているため、酸化物半導体層107の厚さが厚くなる場合でも、酸化物半導体層107の厚さ方向における抵抗の影響電圧降下を小さくすることができるからである。以上より、トランジスタ100及びトランジスタ200は、キャリア密度の高い酸化物半導体層106a、106bが、酸化物半導体層107を介して対向し、且つ、酸化物半導体層107の端部の上面、下面、及び側面のそれぞれ一部、並びにゲート絶縁層105の上面一部と接しているため、オン電流ドレイン電流の低下を抑制でき、オン電流の向上を実現できる。In、Sn、Znを含有する酸化物半導体In-Sn-Zn系金属酸化物を用いたトランジスタは、酸化物半導体を形成する際に基板を加熱して形成すること、或いは酸化物半導体膜を形成した後に熱処理を行うことで良好な特性を得ることができる。なお、In、Sn、Znは組成比でそれぞれ5atomic以上含まれていると好ましい。In、Sn、Znを含有する酸化物半導体膜の形成後に基板を意図的に加熱することで、トランジスタの電界効果移動度を向上させることが可能となる。また、nチャネル型のトランジスタのしきい値電圧をプラスシフトさせることができる。nチャネル型のトランジスタのしきい値電圧をプラスシフトさせることにより、nチャネル型のトランジスタのオフ状態を維持するための電圧の絶対値を低くすることができ、低消費電力化が可能となる。さらに、nチャネル型のトランジスタのしきい値電圧をプラスシフトさせて、しきい値電圧を0V以上にすれば、ノーマリーオフ型のトランジスタを形成することが可能となる。以下、In、Sn、Znを含有する酸化物半導体を用いたトランジスタの特性を示す。サンプルA~C共通条件組成比としてIn:Sn:Zn=1:1:1のターゲットを用いて、ガス流量比をAr/O2=6/9sccm、成膜圧力を0.4Pa、成膜電力100Wとして、15nmの厚さとなるように基板上に酸化物半導体層を形成した。次に、酸化物半導体層を島状になるようにエッチングで加工した。そして、酸化物半導体層上に50nmの厚さとなるようにタングステン層を形成し、これをエッチングで加工してソース電極及びドレイン電極を形成した。次に、プラズマCVD法を用いて、シランガスSiH4と一酸化二窒素N2Oを用いて100nmの厚さとなるように酸化窒化珪素膜SiONを形成してゲート絶縁層とした。次に、15nmの厚さとなるように窒化タンタル膜を形成し、135nmの厚さとなるようにタングステン膜を形成し、これらをエッチングで加工してゲート電極を形成した。さらに、プラズマCVD法を用いて、300nmの厚さとなるように酸化窒化珪素膜SiONを形成し、その後、1.5μmの厚さとなるようにポリイミド膜を形成し層間絶縁膜とした。次に、層間絶縁膜にコンタクトホールを形成し、50nmの厚さとなるように第1のチタン膜を形成し、100nmの厚さとなるようにアルミニウム膜を形成し、50nmの厚さとなるように第2のチタン膜を形成し、これらをエッチングで加工して測定用のパッドを形成した。以上のようにしてトランジスタを有する半導体装置を形成した。サンプルAサンプルAは酸化物半導体層の形成中に基板に意図的な加熱を施さなかった。また、サンプルAは酸化物半導体層の形成後であって、酸化物半導体層のエッチングで加工する前に加熱処理を施さなかった。サンプルBサンプルBは基板を200°Cになるように加熱した状態で酸化物半導体層の形成を行った。また、サンプルBは酸化物半導体層の形成後であって、酸化物半導体層のエッチングで加工する前に加熱処理を施さなかった。基板を加熱した状態で形成を行った理由は、酸化物半導体層中でドナーとなる水素を追い出すためである。サンプルCサンプルCは基板を200°Cになるように加熱した状態で酸化物半導体層の形成を行った。さらに、サンプルCは酸化物半導体層の形成後であって、酸化物半導体層のエッチングで加工する前に窒素雰囲気で650°C1時間の加熱処理を施した後、酸素雰囲気で650°C1時間の加熱処理を施した。窒素雰囲気で650°C1時間の加熱処理を施した理由は、酸化物半導体層中でドナーとなる水素を追い出すためである。ここで、酸化物半導体層中でドナーとなる水素を追い出すための加熱処理で酸素も離脱し、酸化物半導体層中でキャリアとなる酸素欠損も生じてしまう。そこで、酸素雰囲気で650°C1時間の加熱処理を施すことにより、酸素欠損を低減する効果を狙った。サンプルA~Cのトランジスタの特性図17AにサンプルAのトランジスタの初期特性を示す。なお、図17Aにおいて、実線はドレイン電流Idsを示し、破線は電界効果移動度を示す。図17BにサンプルBのトランジスタの初期特性を示す。なお、図17Bにおいて、実線はドレイン電流Idsを示し、破線は電界効果移動度を示す。図17CにサンプルCのトランジスタの初期特性を示す。なお、図17Cにおいて、実線はドレイン電流Idsを示し、破線は電界効果移動度を示す。サンプルAのトランジスタの電界効果移動度は18.8cm2/Vsecであった。サンプルBのトランジスタの電界効果移動度は32.2cm2/Vsecであった。サンプルCのトランジスタの電界効果移動度は34.5cm2/Vsecであった。ここで、サンプルA~Cと同様の形成方法で形成した酸化物半導体層の断面を透過型顕微鏡TEMで観察したところ、酸化物半導体層の形成時に基板加熱を行ったサンプルB及びサンプルCと同様の形成方法で形成したサンプルには結晶性が確認された。そして、驚くべきことに、形成時に基板加熱を行ったサンプルは、結晶性部分と非結晶性部分とを有し、結晶性部分はc軸配向していた。通常の多結晶では結晶性部分の配向が揃っておらず、ばらばらの方向を向いているため、形成時に基板加熱を行ったサンプルは従来なかった新しい結晶構造であるといえる。また、図17A~Cを比較すると、形成時に基板加熱を行うこと、又は、形成後に加熱処理を行うことにより、ドナーとなる水素元素を追い出すことができるため、nチャネル型トランジスタのしきい値電圧をプラスシフトできることが理解できる。即ち、前記酸化物半導体層の形成時に基板加熱を行ったサンプルBのしきい値電圧は、前記酸化物半導体層の形成時に基板加熱を行っていないサンプルAのしきい値電圧よりもプラスシフトしている。また、前記酸化物半導体層の形成時に基板加熱を行ったサンプルB及びサンプルCを比較した場合、前記酸化物半導体層の形成後に加熱処理を行ったサンプルCの方が、前記酸化物半導体層の形成後に加熱処理を行っていないサンプルBよりもプラスシフトしていることがわかる。また、水素のような軽元素は加熱処理の温度が高いほど離脱しやすいため、加熱処理の温度が高いほど水素が離脱しやすい。よって、前記酸化物半導体層の形成時又は前記酸化物半導体層の形成後の加熱処理の温度を更に高めればよりプラスシフトが可能であると考察した。サンプルBとサンプルCのゲートBTストレス試験結果サンプルB前記酸化物半導体層の形成後加熱処理なし及びサンプルC前記酸化物半導体層の形成後加熱処理ありに対してゲートBTストレス試験を行った。まず、基板温度を25°Cとし、Vdsを10Vとし、トランジスタのVgs-Ids特性の測定を行い、加熱及びプラスの高電圧印加を行う前のトランジスタの特性を測定した。次に、基板温度を150°Cとし、Vdsを0.1Vとした。次に、ゲート絶縁膜608に印加されるVgsに20Vを印加し、そのまま1時間保持した。次に、Vgsを0Vとした。次に、基板温度25°Cとし、Vdsを10Vとし、トランジスタのVgs-Ids特性の測定を行い、加熱及びプラスの高電圧印加を行った後のトランジスタの特性を測定した。以上のようにして、加熱及びプラスの高電圧印加を行う前後のトランジスタの特性を比較することをプラスBT試験と呼ぶ。一方、まず基板温度を25°Cとし、Vdsを10Vとし、トランジスタのVgs-Ids特性の測定を行い、加熱及びマイナスの高電圧印加を行う前のトランジスタの特性を測定した。次に、基板温度を150°Cとし、Vdsを0.1Vとした。次に、ゲート絶縁膜608にVgsに-20Vを印加し、そのまま1時間保持した。次に、Vgsを0Vとした。次に、基板温度25°Cとし、Vdsを10Vとし、トランジスタのVgs-Ids特性の測定を行い、加熱及びマイナスの高電圧印加を行った後のトランジスタの特性を測定した。以上のようにして、加熱及びマイナスの高電圧印加を行う前後のトランジスタの特性を比較することをマイナスBT試験と呼ぶ。図18AはサンプルBのプラスBT試験結果であり、図18BはサンプルBのマイナスBT試験結果である。図19AはサンプルCのプラスBT試験結果であり、図19BはサンプルCのマイナスBT試験結果である。プラスBT試験及びマイナスBT試験はトランジスタの劣化具合を判別する試験であるが、図18A及び図19Aを参照すると少なくともプラスBT試験の処理を行うことにより、しきい値電圧をプラスシフトさせることができることがわかった。特に、図18AではプラスBT試験の処理を行うことにより、トランジスタがノーマリーオフ型になったことがわかる。よって、トランジスタの作製時の加熱処理に加えて、プラスBT試験の処理を行うことにより、しきい値電圧のプラスシフト化を促進でき、ノーマリーオフ型のトランジスタを形成することができることがわかった。図20はサンプルAのトランジスタのオフ電流と測定時の基板温度絶対温度の逆数との関係を示す。ここでは、測定時の基板温度の逆数に1000を掛けた数値1000/Tを横軸としている。なお、図20ではチャネル幅1μmの場合における電流量を図示している。基板温度が125°C1000/Tが約2.51のときオフ電流は1×10-19A/μm以下となっていた。基板温度が85°C1000/Tが約2.79のときオフ電流は1×10-20A/μm以下となっていた。つまり、シリコン半導体を用いたトランジスタと比較して極めて低いオフ電流であることがわかった。なお、温度が低いほどオフ電流が低下するため、常温であればより低いオフ電流であることは明らかである。