2本のデータ線を一組とする複数組のデータ線と複数本の行走査線とがそれぞれ交差する交差部に設けられた複数の画素のそれぞれが、対向する画素電極と共通電極との間に液晶層が挟持された表示素子と、一組の前記2本のデータ線のうち一方のデータ線を介して供給される正極性映像信号をサンプリングして一定期間第1の保持容量に保持する第1のサンプリング及び保持手段と、一組の前記2本のデータ線のうち他方のデータ線を介して供給される、前記正極性映像信号とは逆極性の負極性映像信号をサンプリングして一定期間第2の保持容量に保持する第2のサンプリング及び保持手段と、第1のソースフォロワトランジスタと、その第1のソースフォロワトランジスタのソースにドレインが接続された第1の定電流負荷トランジスタとからなり、前記第1の定電流負荷トランジスタのゲートに接続された第1の配線を介して第1の負荷特性制御信号が入力されるときに動作する第1のソースフォロワバッファと、第2のソースフォロワトランジスタと、その第2のソースフォロワトランジスタのソースにドレインが接続された第2の定電流負荷トランジスタとからなり、前記第2の定電流負荷トランジスタのゲートに接続された第2の配線を介して第2の負荷特性制御信号が入力されるときに動作する第2のソースフォロワバッファと、動作時の前記第1のソースフォロワバッファを通して入力される前記第1の保持容量に保持された前記正極性映像信号に対応する正極性信号電圧と、動作時の前記第2のソースフォロワバッファを通して入力される前記第2の保持容量に保持された前記負極性映像信号に対応する負極性信号電圧とを、垂直走査周期より短い所定の周期で切り替えて前記画素電極に交互に印加するスイッチング手段と、を備え、前記スイッチング手段により前記正極性信号電圧が前記画素電極に印加されるときは、前記第1の配線と所定のノードとを導通状態とし、前記スイッチング手段により前記負極性信号電圧が前記画素電極に印加されるときは、前記第2の配線と前記所定のノードとを導通状態とするように切り替える配線切替手段と、前記所定のノードにゲートとドレインとが接続され、前記配線切替手段により前記所定のノードと前記第1の配線とが導通状態にあるときは、前記第1の定電流負荷トランジスタを電流コピー側トランジスタとして前記第1の負荷特性制御信号を供給する第1のカレントミラー回路を構成し、前記配線切替手段により前記所定のノードと前記第2の配線とが導通状態にあるときは、前記第2の定電流負荷トランジスタを電流コピー側トランジスタとして前記第2の負荷特性制御信号を供給する第2のカレントミラー回路を構成する同一のカレントミラー電流参照元トランジスタと、を有することを特徴とする液晶表示装置。前記第1及び第2の配線と、前記配線切替手段と、前記カレントミラー電流参照元トランジスタとは、同一行の複数の前記画素に共通に設けられており、前記第1の定電流負荷トランジスタのゲート長とゲート幅は、前記第2の定電流負荷トランジスタのゲート長とゲート幅と同じであることを特徴とする請求項1記載の液晶表示装置。2本のデータ線を一組とする複数組のデータ線と複数本の行走査線とがそれぞれ交差する交差部に設けられた複数の画素のそれぞれが、対向する画素電極と共通電極との間に液晶層が挟持された表示素子と、一組の前記2本のデータ線のうち一方のデータ線を介して供給される正極性映像信号をサンプリングして一定期間第1の保持容量に保持する第1のサンプリング及び保持手段と、一組の前記2本のデータ線のうち他方のデータ線を介して供給される、前記正極性映像信号とは逆極性の負極性映像信号をサンプリングして一定期間第2の保持容量に保持する第2のサンプリング及び保持手段と、第1のソースフォロワトランジスタと、その第1のソースフォロワトランジスタのソースにドレインが接続された第1の定電流負荷トランジスタとからなり、前記第1の定電流負荷トランジスタのゲートに接続された第1の配線を介して第1の負荷特性制御信号が入力されるときに動作する第1のソースフォロワバッファと、第2のソースフォロワトランジスタと、その第2のソースフォロワトランジスタのソースにドレインが接続された第2の定電流負荷トランジスタとからなり、前記第2の定電流負荷トランジスタのゲートに接続された第2の配線を介して第2の負荷特性制御信号が入力されるときに動作する第2のソースフォロワバッファと、動作時の前記第1のソースフォロワバッファを通して入力される前記第1の保持容量に保持された前記正極性映像信号に対応する正極性信号電圧と、動作時の前記第2のソースフォロワバッファを通して入力される前記第2の保持容量に保持された前記負極性映像信号に対応する負極性信号電圧とを、垂直走査周期より短い所定の周期で切り替えて前記画素電極に交互に印加するスイッチング手段と、を備え、前記スイッチング手段により前記正極性信号電圧が前記画素電極に印加されるときは、前記第1の配線と所定のノードとを導通状態とし、前記スイッチング手段により前記負極性信号電圧が前記画素電極に印加されるときは、前記第2の配線と前記所定のノードとを導通状態とするように切り替える配線切替手段と、前記所定のノードにソースが接続された第1のトランジスタと、前記所定のノードに一端が接続された抵抗とからなるソースフォロワ回路と、前記所定のノードにゲートが接続され、前記配線切替手段により前記所定のノードと前記第1の配線とが導通状態にあるときは、前記第1の定電流負荷トランジスタを電流コピー側トランジスタとして前記ソースフォロワ回路を通して前記第1の負荷特性制御信号を供給する第1のカレントミラー回路を構成し、前記配線切替手段により前記所定のノードと前記第2の配線とが導通状態にあるときは、前記第2の定電流負荷トランジスタを電流コピー側トランジスタとして前記ソースフォロワ回路を通して前記第2の負荷特性制御信号を供給する第2のカレントミラー回路を構成する同一のカレントミラー電流参照元の第2のトランジスタと、を有し、前記第1のトランジスタのゲートは前記第2のトランジスタのドレインに接続されていることを特徴とする液晶表示装置。前記第1及び第2の配線と、前記配線切替手段と、前記ソースフォロワ回路と、前記カレントミラー電流参照元の第2のトランジスタとは、同一行の複数の前記画素に共通に設けられており、前記第1の定電流負荷トランジスタのゲート長とゲート幅は、前記第2の定電流負荷トランジスタのゲート長とゲート幅と同じであることを特徴とする請求項3記載の液晶表示装置。2本のデータ線を一組とする複数組のデータ線と複数本の行走査線とがそれぞれ交差する交差部に設けられ、対向する画素電極と共通電極との間に液晶層が挟持された表示素子を含む複数の画素に対して、一組の前記2本のデータ線のうち一方のデータ線を介して供給される正極性映像信号をサンプリングして一定期間第1の保持容量に保持すると同時に、一組の前記2本のデータ線のうち他方のデータ線を介して供給される、前記正極性映像信号とは逆極性の負極性映像信号をサンプリングして一定期間第2の保持容量に保持するサンプリング及び保持ステップと、第1のソースフォロワトランジスタと、その第1のソースフォロワトランジスタのソースにドレインが接続された第1の定電流負荷トランジスタとからなる第1のソースフォロワバッファが、前記第1の定電流負荷トランジスタのゲートに第1の配線を介して第1の負荷特性制御信号が供給されるときに転送する前記第1の保持容量に保持された前記正極性映像信号に対応する正極性信号電圧と、第2のソースフォロワトランジスタと、その第2のソースフォロワトランジスタのソースにドレインが接続された第2の定電流負荷トランジスタとからなる第2のソースフォロワバッファが、前記第2の定電流負荷トランジスタのゲートに第2の配線を介して第2の負荷特性制御信号が供給されるときに転送する前記第2の保持容量に保持された前記負極性映像信号に対応する負極性信号電圧とを、垂直走査周期より短い所定の周期で切り替えて前記画素電極に交互に印加するスイッチングステップと、前記スイッチングステップにより前記正極性信号電圧が前記画素電極に印加されるときは、前記第1の配線と所定のノードとを導通状態とし、前記所定のノードにゲートとドレインとが接続されたカレントミラー電流参照元トランジスタから前記第1の定電流負荷トランジスタを電流コピー側トランジスタとして前記第1の負荷特性制御信号を供給する第1の負荷特性制御信号供給ステップと、前記スイッチングステップにより前記負極性信号電圧が前記画素電極に印加されるときは、前記第2の配線と前記所定のノードとを導通状態とし、前記カレントミラー電流参照元トランジスタから前記第2の定電流負荷トランジスタを電流コピー側トランジスタとして前記第2の負荷特性制御信号を供給する第2の負荷特性制御信号供給ステップと、を含むことを特徴とする液晶表示装置の駆動方法。2本のデータ線を一組とする複数組のデータ線と複数本の行走査線とがそれぞれ交差する交差部に設けられ、対向する画素電極と共通電極との間に液晶層が挟持された表示素子を含む複数の画素に対して、一組の前記2本のデータ線のうち一方のデータ線を介して供給される正極性映像信号をサンプリングして一定期間第1の保持容量に保持すると同時に、一組の前記2本のデータ線のうち他方のデータ線を介して供給される、前記正極性映像信号とは逆極性の負極性映像信号をサンプリングして一定期間第2の保持容量に保持するサンプリング及び保持ステップと、第1のソースフォロワトランジスタと、その第1のソースフォロワトランジスタのソースにドレインが接続された第1の定電流負荷トランジスタとからなる第1のソースフォロワバッファが、前記第1の定電流負荷トランジスタのゲートに第1の配線を介して第1の負荷特性制御信号が供給されるときに転送する前記第1の保持容量に保持された前記正極性映像信号に対応する正極性信号電圧と、第2のソースフォロワトランジスタと、その第2のソースフォロワトランジスタのソースにドレインが接続された第2の定電流負荷トランジスタとからなる第2のソースフォロワバッファが、前記第2の定電流負荷トランジスタのゲートに第2の配線を介して第2の負荷特性制御信号が供給されるときに転送する前記第2の保持容量に保持された前記負極性映像信号に対応する負極性信号電圧とを、垂直走査周期より短い所定の周期で切り替えて前記画素電極に交互に印加するスイッチングステップと、前記スイッチングステップにより前記正極性信号電圧が前記画素電極に印加されるときは、所定のノードにソースが接続された第1のトランジスタと、前記所定のノードに一端が接続された抵抗とからなるソースフォロワ回路を通して前記第1の配線と前記所定のノードとを導通状態とし、前記所定のノードにゲートが接続され、前記第1のトランジスタのゲートにドレインが接続されたカレントミラー電流参照元の第2のトランジスタから前記第1の定電流負荷トランジスタを電流コピー側トランジスタとして前記第1の負荷特性制御信号を供給する第1の負荷特性制御信号供給ステップと、前記スイッチングステップにより前記負極性信号電圧が前記画素電極に印加されるときは、前記ソースフォロワ回路を通して前記第2の配線と前記所定のノードとを導通状態とし、カレントミラー電流参照元の前記第2のトランジスタから前記第2の定電流負荷トランジスタを電流コピー側トランジスタとして前記第2の負荷特性制御信号を供給する第2の負荷特性制御信号供給ステップと、を含むことを特徴とする液晶表示装置の駆動方法。上記の液晶表示装置は、図5に示すように、定電流負荷トランジスタTr7及びTr8の各ゲートが同一行画素について行方向に配線Bとして共通配線されているため、負荷特性制御信号によりPMOSトランジスタTr3及びTr7と、PMOSトランジスタTr4及びTr8の2系統のソースフォロワバッファを同時にオンすることになる。しかしながら、液晶表示素子LCの画素電極PEにスイッチして印加する信号は、常に1系統のソースフォロワバッファを通して印加すればよいため、スイッチングトランジスタTr5をオンにして画素電極PEに正極性信号を印加している期間は、PMOSトランジスタTr4及びTr8からなるソースフォロワバッファに流している電流はただ捨てていることになり、信号は利用されていない。他方、スイッチングトランジスタTr6をオンにして画素電極PEに負極性信号を印加しているときは、PMOSトランジスタTr3及びTr7からなるソースフォロワバッファに流している電流はただ捨てていることになり、信号は利用されていない。そのため2倍の電流を流していることになる。従って、特許文献1記載の液晶表示装置に対して消費電流のさらなる削減が望まれている。そこで、正極性用のソースフォロワバッファ内の定電流負荷トランジスタTr7のゲートに接続された配線をBとし、負極性用のソースフォロワバッファ内の定電流負荷トランジスタTr8のゲートに接続された配線をBとし、スイッチング用トランジスタTr5及びTr6のうちオンとされて読み出しを行っている側のソースフォロワバッファのみ電流を流し、他方のソースフォロワバッファには電流を流さないように、各配線B及びBに供給する負荷特性制御信号を別々に制御することで、より一層消費電流を低減することが考えられる。ここで、このような構成の液晶表示装置の場合、配線Bに供給する第1の負荷特性制御信号を第1のカレントミラー回路で生成し、配線Bに供給する第2の負荷特性制御信号を第2のカレントミラー回路で生成することが考えられる。しかし、各配線B及びBは同一行の複数の画素に共通に接続されているため、第1及び第2のカレントミラー回路内の各電流供給元のトランジスタの閾値電圧Vthにばらつきがあると、ランダムな1ライン毎の輝度の異なる横線として認識されてしまい、少しのVthばらつき成分も目立って見えてしまう。図7は、ゲート配線B及びBを有する液晶表示装置における、上記の第1及び第2のカレントミラー回路内の各電流供給元のトランジスタの閾値電圧Vthにばらつきがある場合の表示画像の一例を示す。同図に示すように、表示画像は、画面全体に中間階調のグレー画像を表示した場合の例で、第1及び第2のカレントミラー回路内の各電流供給元のトランジスタの閾値電圧Vthのばらつきによって、配線B及びBの電圧がばらついて、横1ライン分の線がランダムに輝度の異なる線として表示されることが分かる。上記のVthばらつきは製造上のプロセスの問題から、回避できない。本発明は以上の点に鑑みなされたもので、正極性用保持容量にサンプリング保持された正極性電圧と負極性用保持容量にサンプリング保持された負極性電圧とを、1垂直走査周期よりも短い周期で交互に画素電極に印加する構成の画素の消費電流をより一層削減する液晶表示装置及びその駆動方法を提供することを目的とする。また、本発明の他の目的は、2種類のソースフォロワバッファ内の各定電流負荷トランジスタを駆動するカレントミラー回路内の電流供給元のトランジスタの閾値電圧Vthばらつきに起因する画像劣化を視覚上低減して高品位の画像表示を行い得る液晶表示装置及びその駆動方法を提供することにある。上記の目的を達成するため、本発明の液晶表示装置は、2本のデータ線を一組とする複数組のデータ線と複数本の行走査線とがそれぞれ交差する交差部に設けられた複数の画素のそれぞれが、対向する画素電極と共通電極との間に液晶層が挟持された表示素子と、一組の2本のデータ線のうち一方のデータ線を介して供給される正極性映像信号をサンプリングして一定期間第1の保持容量に保持する第1のサンプリング及び保持手段と、一組の2本のデータ線のうち他方のデータ線を介して供給される、正極性映像信号とは逆極性の負極性映像信号をサンプリングして一定期間第2の保持容量に保持する第2のサンプリング及び保持手段と、第1のソースフォロワトランジスタと、その第1のソースフォロワトランジスタのソースにドレインが接続された第1の定電流負荷トランジスタとからなり、第1の定電流負荷トランジスタのゲートに接続された第1の配線を介して第1の負荷特性制御信号が入力されるときに動作する第1のソースフォロワバッファと、第2のソースフォロワトランジスタと、その第2のソースフォロワトランジスタのソースにドレインが接続された第2の定電流負荷トランジスタとからなり、第2の定電流負荷トランジスタのゲートに接続された第2の配線を介して第2の負荷特性制御信号が入力されるときに動作する第2のソースフォロワバッファと、動作時の第1のソースフォロワバッファを通して入力される第1の保持容量に保持された正極性映像信号に対応する正極性信号電圧と、動作時の第2のソースフォロワバッファを通して入力される第2の保持容量に保持された負極性映像信号に対応する負極性信号電圧とを、垂直走査周期より短い所定の周期で切り替えて画素電極に交互に印加するスイッチング手段と、を備え、スイッチング手段により正極性信号電圧が画素電極に印加されるときは、第1の配線と所定のノードとを導通状態とし、スイッチング手段により負極性信号電圧が画素電極に印加されるときは、第2の配線と所定のノードとを導通状態とするように切り替える配線切替手段と、所定のノードにゲートとドレインとが接続され、配線切替手段により所定のノードと第1の配線とが導通状態にあるときは、第1の定電流負荷トランジスタを電流コピー側トランジスタとして第1の負荷特性制御信号を供給する第1のカレントミラー回路を構成し、配線切替手段により所定のノードと第2の配線とが導通状態にあるときは、第2の定電流負荷トランジスタを電流コピー側トランジスタとして第2の負荷特性制御信号を供給する第2のカレントミラー回路を構成する同一のカレントミラー電流参照元トランジスタとを有することを特徴とする。ここで、上記の第1及び第2の配線と、配線切替手段と、カレントミラー電流参照元トランジスタとは、同一行の複数の画素に共通に設けられており、第1の定電流負荷トランジスタのゲート長とゲート幅は、第2の定電流負荷トランジスタのゲート長とゲート幅と同じであってもよい。また、上記の目的を達成するため、本発明の液晶表示装置は、2本のデータ線を一組とする複数組のデータ線と複数本の行走査線とがそれぞれ交差する交差部に設けられた複数の画素のそれぞれが、対向する画素電極と共通電極との間に液晶層が挟持された表示素子と、一組の2本のデータ線のうち一方のデータ線を介して供給される正極性映像信号をサンプリングして一定期間第1の保持容量に保持する第1のサンプリング及び保持手段と、一組の2本のデータ線のうち他方のデータ線を介して供給される、正極性映像信号とは逆極性の負極性映像信号をサンプリングして一定期間第2の保持容量に保持する第2のサンプリング及び保持手段と、第1のソースフォロワトランジスタと、その第1のソースフォロワトランジスタのソースにドレインが接続された第1の定電流負荷トランジスタとからなり、第1の定電流負荷トランジスタのゲートに接続された第1の配線を介して第1の負荷特性制御信号が入力されるときに動作する第1のソースフォロワバッファと、第2のソースフォロワトランジスタと、その第2のソースフォロワトランジスタのソースにドレインが接続された第2の定電流負荷トランジスタとからなり、第2の定電流負荷トランジスタのゲートに接続された第2の配線を介して第2の負荷特性制御信号が入力されるときに動作する第2のソースフォロワバッファと、動作時の第1のソースフォロワバッファを通して入力される第1の保持容量に保持された正極性映像信号に対応する正極性信号電圧と、動作時の第2のソースフォロワバッファを通して入力される第2の保持容量に保持された負極性映像信号に対応する負極性信号電圧とを、垂直走査周期より短い所定の周期で切り替えて画素電極に交互に印加するスイッチング手段と、を備え、スイッチング手段により正極性信号電圧が画素電極に印加されるときは、第1の配線と所定のノードとを導通状態とし、スイッチング手段により負極性信号電圧が画素電極に印加されるときは、第2の配線と所定のノードとを導通状態とするように切り替える配線切替手段と、所定のノードにソースが接続された第1のトランジスタと、所定のノードに一端が接続された抵抗とからなるソースフォロワ回路と、所定のノードにゲートが接続され、配線切替手段により所定のノードと第1の配線とが導通状態にあるときは、第1の定電流負荷トランジスタを電流コピー側トランジスタとしてソースフォロワ回路を通して第1の負荷特性制御信号を供給する第1のカレントミラー回路を構成し、配線切替手段により所定のノードと第2の配線とが導通状態にあるときは、第2の定電流負荷トランジスタを電流コピー側トランジスタとしてソースフォロワ回路を通して第2の負荷特性制御信号を供給する第2のカレントミラー回路を構成する同一のカレントミラー電流参照元の第2のトランジスタと、を有し、第1のトランジスタのゲートは第2のトランジスタのドレインに接続されていることを特徴とする。ここで、上記の第1及び第2の配線と、配線切替手段と、ソースフォロワ回路と、カレントミラー電流参照元の第2のトランジスタとは、同一行の複数の画素に共通に設けられており、第1の定電流負荷トランジスタのゲート長とゲート幅は、第2の定電流負荷トランジスタのゲート長とゲート幅と同じであってもよい。また、上記の目的を達成するため、本発明の液晶表示装置の駆動方法は、2本のデータ線を一組とする複数組のデータ線と複数本の行走査線とがそれぞれ交差する交差部に設けられ、対向する画素電極と共通電極との間に液晶層が挟持された表示素子を含む複数の画素に対して、一組の2本のデータ線のうち一方のデータ線を介して供給される正極性映像信号をサンプリングして一定期間第1の保持容量に保持すると同時に、一組の2本のデータ線のうち他方のデータ線を介して供給される、正極性映像信号とは逆極性の負極性映像信号をサンプリングして一定期間第2の保持容量に保持するサンプリング及び保持ステップと、第1のソースフォロワトランジスタと、その第1のソースフォロワトランジスタのソースにドレインが接続された第1の定電流負荷トランジスタとからなる第1のソースフォロワバッファが、第1の定電流負荷トランジスタのゲートに第1の配線を介して第1の負荷特性制御信号が供給されるときに転送する第1の保持容量に保持された正極性映像信号に対応する正極性信号電圧と、第2のソースフォロワトランジスタと、その第2のソースフォロワトランジスタのソースにドレインが接続された第2の定電流負荷トランジスタとからなる第2のソースフォロワバッファが、第2の定電流負荷トランジスタのゲートに第2の配線を介して第2の負荷特性制御信号が供給されるときに転送する第2の保持容量に保持された負極性映像信号に対応する負極性信号電圧とを、垂直走査周期より短い所定の周期で切り替えて画素電極に交互に印加するスイッチングステップと、スイッチングステップにより正極性信号電圧が画素電極に印加されるときは、第1の配線と所定のノードとを導通状態とし、所定のノードにゲートとドレインとが接続されたカレントミラー電流参照元トランジスタから第1の定電流負荷トランジスタを電流コピー側トランジスタとして第1の負荷特性制御信号を供給する第1の負荷特性制御信号供給ステップと、スイッチングステップにより負極性信号電圧が画素電極に印加されるときは、第2の配線と所定のノードとを導通状態とし、カレントミラー電流参照元トランジスタから第2の定電流負荷トランジスタを電流コピー側トランジスタとして第2の負荷特性制御信号を供給する第2の負荷特性制御信号供給ステップと、を含むことを特徴とする。また、上記の目的を達成するため、本発明の液晶表示装置の駆動方法は、2本のデータ線を一組とする複数組のデータ線と複数本の行走査線とがそれぞれ交差する交差部に設けられ、対向する画素電極と共通電極との間に液晶層が挟持された表示素子を含む複数の画素に対して、一組の2本のデータ線のうち一方のデータ線を介して供給される正極性映像信号をサンプリングして一定期間第1の保持容量に保持すると同時に、一組の2本のデータ線のうち他方のデータ線を介して供給される、正極性映像信号とは逆極性の負極性映像信号をサンプリングして一定期間第2の保持容量に保持するサンプリング及び保持ステップと、第1のソースフォロワトランジスタと、その第1のソースフォロワトランジスタのソースにドレインが接続された第1の定電流負荷トランジスタとからなる第1のソースフォロワバッファが、第1の定電流負荷トランジスタのゲートに第1の配線を介して第1の負荷特性制御信号が供給されるときに転送する第1の保持容量に保持された正極性映像信号に対応する正極性信号電圧と、第2のソースフォロワトランジスタと、その第2のソースフォロワトランジスタのソースにドレインが接続された第2の定電流負荷トランジスタとからなる第2のソースフォロワバッファが、第2の定電流負荷トランジスタのゲートに第2の配線を介して第2の負荷特性制御信号が供給されるときに転送する第2の保持容量に保持された負極性映像信号に対応する負極性信号電圧とを、垂直走査周期より短い所定の周期で切り替えて画素電極に交互に印加するスイッチングステップと、スイッチングステップにより正極性信号電圧が画素電極に印加されるときは、所定のノードにソースが接続された第1のトランジスタと、所定のノードに一端が接続された抵抗とからなるソースフォロワ回路を通して第1の配線と所定のノードとを導通状態とし、所定のノードにゲートが接続され、第1のトランジスタのゲートにドレインが接続されたカレントミラー電流参照元の第2のトランジスタから第1の定電流負荷トランジスタを電流コピー側トランジスタとして第1の負荷特性制御信号を供給する第1の負荷特性制御信号供給ステップと、スイッチングステップにより負極性信号電圧が画素電極に印加されるときは、ソースフォロワ回路を通して第2の配線と所定のノードとを導通状態とし、カレントミラー電流参照元の第2のトランジスタから第2の定電流負荷トランジスタを電流コピー側トランジスタとして第2の負荷特性制御信号を供給する第2の負荷特性制御信号供給ステップと、を含むことを特徴とする。本発明によれば、消費電流をより一層削減すると共に、2種類のソースフォロワバッファ内の各定電流負荷のゲート線を別々に駆動するカレントミラー回路内の電流供給元のトランジスタの閾値電圧ばらつきに起因する画像劣化を視覚上低減して高品位の画像表示を行うことができる。以下、本発明の実施の形態について、図面と共に詳細に説明する。第1の実施の形態図1は、本発明になる液晶表示装置の第1の実施の形態の要部の回路図を示す。同図中、図5と同一構成部分には同一符号を付し、その説明を省略する。本実施の形態の液晶表示装置10は、2本のデータ線列信号線を一組とする複数組のデータ線と、複数本のゲート線行走査線との各交差部にそれぞれ画素をマトリクス状に配置し、それらの各画素において正極性映像信号と負極性映像信号とを2つの保持容量に別々にサンプリング保持した後、それらの保持電圧を交互に画素電極に印加して液晶表示素子を交流駆動する基本的な構成は特許文献1と同様であるが、各画素を図1に示す1画素回路11で表わされる構成とすると共に、バイアス電流回路12及び負荷特性制御信号生成回路13を含む構成である。なお、液晶表示装置10には、デジタル映像信号を正極性ランプ信号及び負極性ランプ信号を用いてデジタル-アナログ変換し、その変換電圧を前記各組のデータ線に1ラインの画素単位で供給する手段や、ゲート信号、制御信号、スイッチング信号、行選択信号などの各種信号を生成する信号生成手段も存在するが、それらの手段は本発明とは直接の関係がなく、また特許文献1記載の液晶表示装置と同様であるので図示及び詳細な説明を省略する。図1に示す1画素回路11は、画素部のi列目の正極性用データ線Di及び負極性用データ線Diからなる一組のデータ線と、j行目のゲート線行走査線Gjとの交差部に配置された一つの画素の等価回路であり、この1画素回路11の基本的な構成は図5に示した液晶表示装置の画素回路と同じである。すなわち、図1において、画素選択用NMOSトランジスタTr1及び正極性用保持容量Cs1からなる第1のサンプリング及び保持手段と、画素選択用NMOSトランジスタTr2及び負極性用保持容量Cs2からなる第2のサンプリング及び保持手段と、液晶表示素子LCと、ソースフォロワトランジスタTr3及び定電流負荷トランジスタTr7からなる正極性用ソースフォロワバッファと、ソースフォロワトランジスタTr4及び定電流負荷トランジスタTr8からなる負極性用ソースフォロワバッファと、動作時の正極性用ソースフォロワバッファを通して入力される正極性用保持容量Cs1に保持された正極性映像信号に対応する正極性信号電圧、及び動作時の負極性用ソースフォロワバッファを通して入力される負極性用保持容量Cs2に保持された負極性映像信号に対応する負極性信号電圧を、垂直走査周期より短い所定の周期で切り替えて画素電極PEに交互に印加するスイッチング手段を構成するスイッチング用NMOSトランジスタTr5及びTr6とを有する。ただし、本実施の形態の図1に示す1画素回路11は、図5に示した特許文献1に記載の画素回路と比較し、ソースフォロワトランジスタであるPMOSトランジスタTr3と共に正極性用ソースフォロワバッファを構成する定電流負荷PMOSトランジスタTr7のゲートに正極性用負荷特性制御信号用配線Bを接続し、かつ、ソースフォロワトランジスタであるPMOSトランジスタTr4と共に負極性用ソースフォロワバッファを構成する定電流負荷PMOSトランジスタTr8のゲートに負極性用負荷特性制御信号用配線Bを接続した点に特徴がある。一組の配線B及び配線Bは同じ行の複数の画素フルハイビジョンの場合は1980画素であるに共通に接続されている。バイアス電流回路12は、画素部のi列目の複数の画素フルハイビジョンの場合は1080画素であるに共通に設けられており、互いにゲート同士が接続されたNMOSトランジスタTr10及びPMOSトランジスタTr11と、抵抗R1とから構成されている。PMOSトランジスタTr11はドレインが抵抗R1に接続され、ソースがNMOSトランジスタTr10のゲート及びドレインに接続されている。バイアス電流回路12は、抵抗R1の抵抗値を調節して所望の大きさのバイアス電流を発生させることができる。負荷特性制御信号生成回路13は、各行単位で同じ行の複数の画素フルハイビジョンの場合は1980画素であるに共通に接続された一組の配線B及びBに、それぞれ正極性用負荷特性制御信号と負極性用負荷特性制御信号とを生成して供給する回路で、全部で画素部の行数縦方向の画素数で、フルハイビジョンの場合は1080画素ラインである分設けられている。負荷特性制御信号生成回路13は、NMOSトランジスタTr12及びTr13、PMOSトランジスタTr14及びTr15、第1のCMOSスイッチを構成するPMOSトランジスタTr16、NMOSトランジスタTr17及びインバータI1と、第2のCMOSスイッチを構成するPMOSトランジスタTr18、NMOSトランジスタTr19及びインバータI2と、PMOSトランジスタTr20及びTr21とから構成されている。NMOSトランジスタTr12はゲートがNMOSトランジスタTr10のゲート及びドレインに接続されて、トランジスタTr10とカレントミラー回路を構成しており、バイアス電流回路12で作成されたバイアス電流がコピーされる。上記カレントミラー回路は、トランジスタTr10が電流参照元のトランジスタ、トランジスタTr12が電流コピー側のトランジスタとなる。NMOSトランジスタTr13は、ソースがトランジスタTr12のドレインに接続され、ゲートがPMOSトランジスタTr14のゲートと共にバッファ負荷制御信号CCが印加される構成とされている。また、NMOSトランジスタTr13のドレインは、PMOSトランジスタTr15のゲート及びドレインと、Tr14のドレインとのノードAに接続されている。更に上記のノードAは、第1のCMOSスイッチを介してPMOSトランジスタTr20のソース及び配線Bに接続される一方、第2のCMOSスイッチを介してPMOSトランジスタTr21のソース及び配線Bに接続されている。第1のCMOSスイッチ及びトランジスタTr20は信号CBにより制御され、第2のCMOSスイッチ及びトランジスタTr21は信号CBにより制御される。トランジスタTr14は、バッファ負荷制御信号CCがローレベルであるときに、トランジスタTr15のゲート線の電位をVDDにする役目を果たす。すなわち、バッファ負荷制御信号CCをローレベルにしたときに、トランジスタTr14が無いと、トランジスタTr15のゲート及びソースの各電位は不定電位となってしまうため、トランジスタTr15に不用意な電流が流れる可能性がある。従って、トランジスタTr15を確実にオフにするため、トランジスタTr14が設けられている。本実施の形態の液晶表示装置10の特徴は、正極性側及び負極性側の計2種類のソースフォロワバッファ内の各定電流負荷トランジスタTr7及びTr8の各ゲートに別々に接続された2種類の配線B及び配線Bを、第1及び第2のCMOSスイッチを介して1つの電流参照元トランジスタTr15でカレントミラー駆動する点にある。第1及び第2のCMOSスイッチは、信号CB及び信号CBによりいずれか一方がオンとなるようにタイミング制御される。定電流負荷トランジスタTr7及びTr8の各ゲート長と各ゲート幅は、電流参照元トランジスタTr15のゲート長とゲート幅とそれぞれ同じサイズを用いている。こうすることによって、電流参照元トランジスタTr15で作成した電流値は、信号CB及び信号CBの制御によってタイミングをずらして同じ値の電流が、2種類のソースフォロワバッファに用いる定電流負荷トランジスタTr7及びTr8にコピーされることになる。更には、定電流負荷トランジスタTr7及びTr8は等価な寄生容量を持つように、同じように配線などのレイアウトをしている。これにより、定電流負荷トランジスタTr7及びTr8において、それぞれノイズによる電圧の振られが同一になることから、コピー電流の偏りが無くなり、正極性映像信号と負極性映像信号にバイアスするための定電流を同一に供給することができるようになる。配線Bを駆動する場合、信号CBをハイレベル、信号CBをローレベルにタイミング制御する。これにより、第1のCMOSスイッチはオンし、トランジスタTr20はオフ状態となり、ノードAと配線Bは導通状態となる。一方、第2のCMOSスイッチはオフとなり、トランジスタTr21はオン状態となる。これにより、ノードAと配線Bは切断され、配線Bは電源電圧VDDに持ち上げられて、定電流負荷トランジスタTr8はオフとなる。この状態でバッファ負荷制御信号CCがタイミング制御にてハイレベルとされると、トランジスタTr10、Tr12、Tr15、Tr7のカレントミラー回路がすべてオン状態となり、バイアス電流回路12で作成されてトランジスタTr12にコピーされた電流が、更にトランジスタTr13及びTr15に流れ、トランジスタTr15に流れる電流が、トランジスタTr15を電流参照元トランジスタとし定電流負荷トランジスタTr7にコピーされる。これによりトランジスタTr3がソースフォロワ動作し、トランジスタTr4は動作しない。このとき、配線SがハイレベルになりトランジスタTr5がオンして、トランジスタTr3のソース電位が画素電極PEに印加される。配線Sはこの時ローレベルであり、トランジスタTr6はオフとなるため、トランジスタTr4のソースノードと画素電極PEは非導通となる。一方、配線Bを駆動する場合、信号CBをハイレベル、信号CBをローレベルにタイミング制御する。これにより、第2のCMOSスイッチはオンし、トランジスタTr21はオフ状態となり、ノードAと配線Bは導通状態となる。一方、第1のCMOSスイッチはオフとなり、トランジスタTr20はオン状態となる。これにより、ノードAと配線Bは切断され、配線Bは電源電圧VDDに持ち上げられて、定電流負荷トランジスタTr7はオフとなる。この状態でバッファ負荷制御信号CCがタイミング制御にてハイレベルとされると、トランジスタTr10、Tr12、Tr15、Tr8のカレントミラー回路がすべてオン状態となり、バイアス電流回路12で作成されてトランジスタTr12にコピーされた電流が、更にトランジスタTr13及びTr15に流れ、トランジスタTr15に流れる電流が、トランジスタTr15を電流参照元トランジスタとして定電流負荷トランジスタTr8にコピーされる。これによりTr4がソースフォロワ動作し、トランジスタTr3は動作しない。このとき、配線SがハイレベルになりトランジスタTr6がオンして、トランジスタTr4のソース電位が画素電極PEに印加される。配線Sはこの時ローレベルであり、トランジスタTr5はオフとなるため、トランジスタTr3のソースノードと画素電極PEは非導通となる。以下、上記の配線Bと配線Bの各駆動動作を1垂直走査周期よりも短い所定の周期で交互に繰り返す。次に、本実施の形態の動作について、図2のタイミングチャート等を併せ参照して更に説明する。図2Aは垂直同期信号VDを示し、同図Bはバッファ負荷制御信号CCを示し、同図C、Dは信号CB、CBを示し、同図E、Fは配線B、Bに供給される正極性負荷特性制御信号、負極性負荷特性制御信号、同図G、Hは配線S、Sに供給される正極性ゲート制御信号、負極性ゲート制御信号を示す。まず、画素の書き込み時について説明する。行走査線Gjを介して供給される1垂直走査期間周期のj行目の行選択信号が所定期間ハイレベルになると、その所定期間NMOSトランジスタTr1及びTr2はそれぞれ同時にオンとされる。一方、このときは配線BとBの負荷特性制御信号はいずれもハイレベルであり、トランジスタTr7及びTr8はいずれもオフ状態にある。この状態で、正極性用データ線Diを介して供給される正極性映像信号がNMOSトランジスタTr1によりサンプリングされて正極性用保持容量Cs1に保持される。これと並行して、上記正極性映像信号とは同じ映像情報を有するが逆極性である負極性映像信号が負極性用データ線Diを介して入力され、NMOSトランジスタTr2によりサンプリングされて負極性用保持容量Cs2に保持される。図3は、上記の正極性映像信号と負極性映像信号の黒ベルから白レベルまでの関係を示す。同図において、正極性映像信号aは、レベルが最小のとき最小階調の黒レベル、レベルが最大のとき最大階調の白レベルであるのに対し、負極性映像信号bは、レベルが最小のとき最大階調の白レベル、レベルが最大のとき最小階調の黒レベルである。正極性映像信号aと負極性映像信号bとは、逆極性で、その反転中心はcで示される。また、データ線Di、Diに供給される上記の正極性映像信号aと負極性映像信号bとは、デジタル映像信号を画素単位でデジタルアナログ変換して得られた電圧であり、その変換方法及び保持容量への保持方法自体は特許文献1と同様にして以下のように行われる。デジタル映像信号が10ビットの場合、デジタルデータ値000黒レベルからデジタルデータ値3FF白レベルまで1水平走査期間1H内で単調的に増加する1H周期の正極性ランプ信号RAMP1と、デジタルデータ値000黒レベルからデジタルデータ値3FF白レベルまで1H内で単調的に減少する1H周期の負極性ランプ信号RAMP1とを1ラインの画素数に対応した組数の各ビデオスイッチに共通に同時に供給する。ここで、各組のビデオスイッチは、正極性ランプ信号RAMP1が供給される正極性用ビデオスイッチと、負極性ランプ信号RAMP1が供給される負極性用ビデオスイッチとからなる。そして、すべての組のビデオスイッチを水平走査期間開始毎に同時にオンにした後、ランプ信号RAMP1及びRAMP1に同期したクロックをカウンタによりカウントして得た階調を示すカウンタ値基準階調データとデジタル映像信号の画素値とを1ラインの画素単位で比較するコンパレータから、両者が一致した時に一致パルスを出力する。そして、一致パルスが出力されるコンパレータに対応して設けられた一組のビデオスイッチを同時にオフとし、オフとされた一組のビデオスイッチに接続されている一組のデータ線Di、Diを介してそのデータ線Di、Diに接続されている一画素に、このときのランプ信号RAMP1、RAMP1の各電圧をサンプリングさせて正極性用保持容量Cs1と負極性用保持容量Cs2とに供給し、デジタル映像信号をアナログ映像信号へ変換した信号電圧のサンプリング保持が行われる。続いて、ゲート線Gjの行選択信号がローレベルとなり、その間、以下の画素読み出し動作が行われる。まず、図2Cに示す信号CBがハイレベルの期間T1の動作について説明する。この期間T1は信号CBは図2Dに示すようにローレベルとなっている。これにより、トランジスタTr16及びTr17等からなる第1のCMOSスイッチはオンし、トランジスタTr20はオフ状態となり、ノードAと配線Bは導通状態となっている。この状態において、配線Sの正極性ゲート制御信号が図2Gに示すようにハイレベルとなる所定の期間T2<T1では、正極性側スイッチングトランジスタTr5がオンとなり、また、この期間T2内にてバッファ負荷制御信号CCが図2Bに示すようにハイレベルとされる。これにより、前述したように、トランジスタTr13がオンとなり、トランジスタTr15を電流参照元トランジスタとし、定電流負荷トランジスタTr7を電流コピー側トランジスタとするカレントミラー回路が構成され、トランジスタTr15のドレインソース間に流れる電流が配線Bを介して、図2Eに示すようにローレルの正極性負荷特性制御信号として定電流負荷トランジスタTr7にコピーされる。この結果、トランジスタTr3及びTr7からなる正極性側ソースフォロワバッファがアクティブとなり、正極性用保持容量Cs1に保持されている正極性映像信号デジタルアナログ変換電圧が正極性側ソースフォロワバッファを通して画素電極PEに印加されて充電する。このとき、バッファ負荷制御信号CCをハイレベルとしても、配線Bの正極性負荷特性制御信号しかローレベルにならない。上記のようにして正極性映像信号により画素電極PEの電位VPEが図2Iに示すように完全に充電された状態となった時点で、バッファ負荷制御信号CCが図2Bに示すようにローレベルとされるため、トランジスタTr14がオンとなり、ノードAの電位、すなわち、配線Bの正極性負荷特性制御信号が同図Eに示すようにハイレベルとされる。更に期間T2後に配線Sの正極性ゲート制御信号が同図Gに示すようにローレベルに切り替わる。この結果、正極性側ソースフォロワバッファがオフとなると共に画素電極PEがフローティングとなり、液晶容量に正極性駆動電圧が保持される。期間T2及びその後の期間も、配線Bの負極性負荷特性制御信号は図2Fに示すようにハイレベルのままであり、トランジスタTr4及びTr8からなる負極性側ソースフォロワバッファには電流を流さず、また、配線Sの負極性ゲート制御信号は同図Hに示すようにローレベルのままでスイッチングトランジスタTr6がオフ状態にあるため、画素電極PEにはトランジスタTr4を通して負極性用保持容量Cs2の保持電圧は印加されない。続いて、信号CBが図2Dに示すように期間T3=T1の間ハイレベルとなり、かつ、信号CBが同図Cに示すようにローレベルとなる。これにより、トランジスタTr18及びTr19等からなる第2のCMOSスイッチはオンし、トランジスタTr21はオフ状態となり、ノードAと配線Bは導通状態となる。この状態において、配線Sの負極性ゲート制御信号が図2Hに示すようにハイレベルとなる所定の期間T4<T3では、負極性側スイッチングトランジスタTr6がオンとなり、また、この期間T4内にてバッファ負荷制御信号CCが図2Bに示すようにハイレベルとされる。これにより、前述したように、トランジスタTr13がオンとなり、トランジスタTr15を電流参照元トランジスタとし、定電流負荷トランジスタTr8を電流コピー側トランジスタとするカレントミラー回路が構成され、トランジスタTr15のドレインソース間に流れる電流が配線Bを介して、図2Fに示すようにローレベルの負極性負荷特性制御信号として定電流負荷トランジスタTr8にコピーされる。この結果、トランジスタTr4及びTr8からなる負極性側ソースフォロワバッファがアクティブとなり、負極性用保持容量Cs2に保持されている負極性映像信号デジタルアナログ変換電圧が負極性側ソースフォロワバッファを通して画素電極PEに印加されて充電する。このとき、バッファ負荷制御信号CCをハイレベルとしても、配線Bの負極性負荷特性制御信号しかローレベルにならない。上記のようにして負極性映像信号により画素電極PEの電位VPEが図2Iに示すように完全に充電された状態となった時点で、バッファ負荷制御信号CCが図2Bに示すようにローレベルとされるため、トランジスタTr14がオンとなり、ノードAの電位、すなわち、配線Bの負極性負荷特性制御信号が同図Fに示すようにハイレベルとされる。更に、期間T4後に配線Sの負極性ゲート制御信号が同図Hに示すようにローレベルに切り替わる。この結果、負極性側ソースフォロワバッファがオフとなると共に画素電極PEがフローティングとなり、液晶容量に負極性駆動電圧が保持される。期間T4及びその後の期間も、配線Bの正極性負荷特性制御信号は図2Eに示すようにハイレベルのままであり、トランジスタTr3及びTr7からなる正極性側ソースフォロワバッファには電流が流れず、また、配線Sの正極性ゲート制御信号は同図Gに示すようにローレベルのままでスイッチングトランジスタTr5がオフ状態にあるため、画素電極PEにはトランジスタTr5を通して正極性用保持容量Cs1の保持電圧は印加されない。以下、上記の動作が図2に示すように、1垂直走査周期よりも短い所定の周期で交互に繰り返される。この結果、画素電極PEには正負両極性の映像信号で交流化された図2Iに示す駆動電圧VPEが印加される。一方、液晶表示素子LCの共通電極CEには、図2Jに示すように、画素電極電位の反転基準レベルVcとほぼ等しい基準レベルに対して、画素電極電圧極性切り替えと同期して反転する共通電圧Vcomが印加されている。これにより、共通電圧Vcomと画素電極PEの駆動電圧VPEとの電位差の絶対値が常に同一となる。液晶表示素子LCの液晶層LCMに印加される電圧は、共通電圧Vcomと画素電極PEの駆動電圧VPEとの電位差であるから、上記の切り替えにより図2Kに示すように、直流成分の無い交流電圧VLCとなる。このように、図1に示す画素において、共通電極CEに印加する共通電圧Vcomを画素電極PEの駆動電圧VPEと逆相で切り替えることによって、駆動電圧VPEの振幅を小さくすることができるため、駆動回路側のトランジスタ耐圧や消費電力を低減できる。本実施の形態の液晶表示装置10も特許文献1記載の液晶表示装置と同様に、保持電荷を直接画素電極に転送するのではなく、ソースフォロワバッファを介して電圧を転送する構成のため、正負極性での繰り返し充放電を行っても電荷の中和の問題はなく、電圧レベルの減衰がない駆動が実現できる。また、本実施の形態の液晶表示装置10によれば、正極性側ソースフォロワバッファ及び負極性側ソースフォロワバッファのうち、読み出しを行っている側のソースフォロワバッファのみ電流を流し、他方のソースフォロワバッファには電流を流さないように制御するようにしたため、消費電流を特許文献1記載の液晶表示装置と比較して1/2に削減することができる。更に、本実施の形態の液晶表示装置10は、配線B及び配線Bの両方をタイミングを変えてカレントミラー回路を構成する同一の電流参照元トランジスタTr15で駆動するようにしたため、図7に示したようなランダムな横線が見えない良好な表示画像を得ることができる。例えば、トランジスタTr15がVthばらつきによって電流値が少し多くなり、1μA狙いに対して105μAの電流が流れた場合、定電流負荷トランジスタTr7及びTr8のうち、オン状態にある定電流負荷トランジスタには105μAの電流が流れるトランジスタTr15と定電流負荷トランジスタTr7、Tr8の各ゲート長、各ゲート幅がそれぞれ同じ場合。このとき、ソースフォロワトランジスタTr3及びTr4のうち、オン状態にあるときのソースフォロワトランジスタにも105μAの電流が流れる。ソースフォロワトランジスタは電流を多く流すとソース電圧がVDD方向に、電流を少なく流すとソース電圧がGND方向にシフトするため、ソースフォロワトランジスタTr3及びTr4のソース電圧は、上記の場合はどちらもVDD方向にシフトすることになる。このとき図3に示したように、画素電極電圧VPEは、正極性映像信号は白レベル方向に、負極性映像信号は黒レベル方向にシフトすることになる。しかし、本実施の形態の液晶表示装置10では、前述したように、ソースフォロワトランジスタTr3及び定電流負荷トランジスタTr7からなる正極性側ソースフォロワバッファと、ソースフォロワトランジスタTr4及び定電流負荷トランジスタTr8からなる負極性側ソースフォロワバッファとを、極性切り替えスイッチングトランジスタTr5及びTr6のスイッチングに同期してそれぞれ交互にオン状態とすることで、画素電極PEには上記のレベル方向にシフトした正極性映像信号及び負極性映像信号が交互に印加されるようにしているため、人間の目には相殺された平均の映像信号が認識され、表示画像はトランジスタTr7とTr8に交互に正常なコピー電流1μAが流れたラインと同じ輝度の映像となり、ランダムな横線は見えなくなる。また、上記とは逆にトランジスタTr15がVthばらつきによって電流値が少し少なくなり、1μA狙いに対して095μAの電流が流れた場合、定電流負荷トランジスタTr7及びTr8のうち、オン状態にある定電流負荷トランジスタには095μAの電流が流れるトランジスタTr15と定電流負荷トランジスタTr7、Tr8の各ゲート長、各ゲート幅がそれぞれ同じ場合。このとき、ソースフォロワトランジスタTr3及びTr4のうち、オン状態にあるときのソースフォロワトランジスタにも095μAの電流が流れる。ソースフォロワトランジスタは電流を多く流すとソース電圧がVDD方向に、電流を少なく流すとソース電圧がGND方向にシフトするため、ソースフォロワトランジスタTr3及びTr4のソース電圧は、上記の場合はどちらもGND方向にシフトすることになる。このとき図3に示したように、画素電極電圧VPEは、正極性映像信号は黒レベル方向に、負極性映像信号は白レベル方向にシフトすることになる。しかし、本実施の形態の液晶表示装置10では、それぞれ上記のレベル方向にシフトした正極性映像信号と負極性映像信号とが交互に画素電極PEに印加されるため、人間の目には相殺された平均の映像信号が認識され、表示画像はトランジスタTr7とTr8に正常なコピー電流1μAが交互に流れたラインと同じ輝度の映像となり、ランダムな横線は見えなくなる。第2の実施の形態次に、本発明の第2の実施の形態について説明する。図4は、本発明になる液晶表示装置の第2の実施の形態の要部の回路図を示す。同図中、図1と同一構成部分には同一符号を付し、その説明を省略する。本実施の形態の液晶表示装置20は、2本のデータ線列信号線を一組とする複数組のデータ線と、複数本のゲート線行走査線との各交差部にそれぞれ画素をマトリクス状に配置し、それらの各画素において正極性映像信号と負極性映像信号とを2つの保持容量に別々にサンプリング保持した後、それらの保持電圧を交互に画素電極に印加して液晶表示素子を交流駆動する基本的な構成は特許文献1と同様であるが、各画素を図4に示す1画素回路11で表わされる構成とすると共に、バイアス電流回路12及び負荷特性制御信号生成回路21を含む構成である。本実施の形態の液晶表示装置20は、図1に示した液晶表示装置10と比較し、負荷特性制御信号生成回路21の構成が、図1の負荷特性制御信号生成回路13と異なる。なお、液晶表示装置20には、液晶表示装置10と同様に、デジタル映像信号を正極性ランプ信号及び負極性ランプ信号を用いてデジタル-アナログ変換し、その変換電圧を前記各組のデータ線に1ラインの画素単位で供給する手段や、ゲート信号、制御信号、スイッチング信号、行選択信号などの各種信号を生成する信号生成手段も存在するが、それらの手段は本発明とは直接の関係がなく、また特許文献1記載の液晶表示装置と同様であるので図示及び詳細な説明を省略する。本実施の形態の液晶表示装置20の特徴は、正極性側及び負極性側の計2種類のソースフォロワバッファに用いる定電流負荷トランジスタTr7及びTr8の各ゲートに接続された2種類の配線B、Bに対し、第1、第2のCMOSスイッチを介して正極性負荷特性制御信号、負極性負荷特性制御信号を供給するカレントミラー回路がソースフォロワ回路を用いて高速化した構成である点にある。図4において、負荷特性制御信号生成回路21は、各行単位で同じ行の複数の画素フルハイビジョンの場合は1980画素であるに共通に接続された一組の配線B及びBに、それぞれ正極性用負荷特性制御信号と負極性用負荷特性制御信号とを生成して供給する回路で、全部で画素部の行数縦方向の画素数で、フルハイビジョンの場合は1080画素ラインである分設けられている。負荷特性制御信号生成回路21は、NMOSトランジスタTr12及びTr13、PMOSトランジスタTr22、Tr23及びTr24、第1のCMOSスイッチを構成するPMOSトランジスタTr16、NMOSトランジスタTr17及びインバータI1と、第2のCMOSスイッチを構成するPMOSトランジスタTr18、NMOSトランジスタTr19及びインバータI2と、PMOSトランジスタTr20及びTr21とから構成されている。NMOSトランジスタTr12はゲートがNMOSトランジスタTr10のゲート及びドレインに接続されて、トランジスタTr10とカレントミラー回路を構成しており、バイアス電流回路12で作成されたバイアス電流がコピーされる。上記カレントミラー回路は、トランジスタTr10が電流参照元のトランジスタ、トランジスタTr12が電流コピー側のトランジスタとなる。NMOSトランジスタTr13は、ソースがトランジスタTr12のドレインに接続され、ゲートがPMOSトランジスタTr22のゲートと共にバッファ負荷制御信号CCが印加される構成とされている。また、PMOSトランジスタTr23は、図1のPMOSトランジスタTr15と同様にカレントミラー回路の電流参照元トランジスタであるが、Tr15とは異なり、そのゲートとドレイン間は接続されておらず、Tr23のゲートはPMOSトランジスタTr24のソースと抵抗R2との接続点ノードAに接続され、Tr23のドレインはNMOSトランジスタTr13のドレインとPMOSトランジスタTr24のゲートにそれぞれ接続されている。ノードAは、トランジスタTr24と抵抗R2とから構成されるソースフォロワ回路が組み込まれている。更に上記のノードAは、第1のCMOSスイッチを介してPMOSトランジスタTr20のソース及び配線Bに接続される一方、第2のCMOSスイッチを介してPMOSトランジスタTr21のソース及び配線Bに接続されている。第1のCMOSスイッチ及びトランジスタTr20は信号CBにより制御され、第2のCMOSスイッチ及びトランジスタTr21は信号CBにより制御される。バッファ負荷制御信号CCで制御されるトランジスタTr22のドレインは、図1のトランジスタTr14と異なり、トランジスタTr24のゲートに接続されている。配線Bを駆動する場合、信号CBをハイレベル、信号CBをローレベルにタイミング制御する。これにより、第1のCMOSスイッチはオンし、トランジスタTr20はオフ状態となるため、ノードAと配線Bは導通状態となる。一方、第2のCMOSスイッチはオフとなり、トランジスタTr21はオン状態となるため、ノードAと配線Bは切断され、配線Bは電源電圧VDDに持ち上げられて、定電流負荷トランジスタTr8はオフとなる。この状態でバッファ負荷制御信号CCがタイミング制御にてハイレベルとされると、トランジスタTr13がオン、トランジスタTr22がオフとなり、ソースフォロワ回路構成のカレントミラー回路が作動する。これにより配線Bの正極性負荷特性制御信号がローレベルとなり、定電流負荷トランジスタTr7がオンとなるため、トランジスタTr3がソースフォロワ動作し、トランジスタTr4は動作しない。一方、配線Bを駆動する場合、信号CBをハイレベル、信号CBをローレベルにタイミング制御する。これにより、第2のCMOSスイッチはオンし、トランジスタTr21はオフ状態となるため、ノードAと配線Bは導通状態となる。一方、第1のCMOSスイッチはオフとなり、トランジスタTr20はオン状態となるため、ノードAと配線Bは切断され、配線Bは電源電圧VDDに持ち上げられて、定電流負荷トランジスタTr7はオフとなる。この状態でバッファ負荷制御信号CCがタイミング制御にてハイレベルとされると、前記したようにトランジスタTr13がオン、トランジスタTr22がオフとなり、ソースフォロワ回路構成のカレントミラー回路が作動する。これにより配線Bの負極性負荷特性制御信号がローレベルとなり、定電流負荷トランジスタTr8がオンとなるため、トランジスタTr4がソースフォロワ動作し、トランジスタTr3は動作しない。なお、バッファ負荷制御信号CCがローレベルとされると、トランジスタTr13がオフ、トランジスタTr22がオンになるため、トランジスタTr24がオフになり、その結果、ノードAは抵抗R2によって電源電圧VDDに充電される。このとき、信号CBがハイレベル、信号CBがローレベルであれば、配線BはノードAと導通するためハイレベルとなり、トランジスタTr7はオフ制御される。また、このとき、信号CBがローレベル、信号CBがハイレベルであれば、配線BはノードAと導通するためハイレベルとなり、トランジスタTr8はオフ制御される。なお、配線S及び配線Sへの各ゲート制御信号、配線B及び配線Bへの各負荷特性制御信号、バッファ負荷制御信号CC、信号CB及び信号CBの各タイミングは、第1の実施の形態と同じであるため、図4に示す液晶表示装置20の動作は図2のタイミングチャートを参照して説明した動作と同じとなる。本実施の形態の液晶表示装置20では、カレントミラー回路をソースフォロワ構成にしたため、第1の実施の形態の液晶表示装置10のようにカレントミラー回路を通常のカレントミラー構成とした場合に比較して、動作を高速化できるメリットがある。すなわち、図1に示したカレントミラー回路では電流をコピーする機能を有し、例えば1μAの電流をコピーしようとするときは、電流参照元トランジスタ及び電流コピー側トランジスタの両方のトランジスタのゲート長、ゲート幅が同じである場合、電流参照元トランジスタのソースドレイン間にはコピーしようとする電流値の1μAしか流れない。図1の電流参照元トランジスタであるトランジスタTr15はゲートとドレインが接続されており、選択された配線Bまたは配線Bが所定の電圧1μAをコピーするゲート電圧になるまで、1μAの電流で配線Bまたは配線Bの容量ノードAの容量を充電しなければならないため、所定の電圧に到達するまでに時間がかかり、コピー電流が1μAに到達するまでに時間がかかる。例えば、フルハイビジョンのときの配線Bまたは配線Bの容量は、配線間の寄生容量と横方向1980画素分のゲートMOS容量があり、合計3pF程度になる。PMOSトランジスタであるトランジスタTr15のドレインソース間に1μA流すゲートバイアスは43V程度である。また、トランジスタTr15はPMOSトランジスタであるため、充電するためのゲート電圧は12Vであり、3pFの容量を1μAで充電すると、C×V=I×Tの関係から、36μsec必要になる。この場合、電流参照元トランジスタと電流コピー側トランジスタのゲート幅の比を変更すれば高速化は可能であるが、100倍高速にしたい場合などは電流参照元トランジスタのゲート幅を電流コピー側トランジスタのゲート幅と比較して100倍にしなければならず、レイアウト面積の問題から現実的ではない。これに対し、図4に示す本実施の形態の液晶表示装置20におけるトランジスタTr24と抵抗R2とからなるソースフォロワ回路を用いたカレントミラー回路では、電流参照元トランジスタであるトランジスタTr23はノードAとドレインとが接続されていないため、電流参照元トランジスタTr23のソースドレイン間に流れる1μAでノードAを充電することはできない。このため、バッファ負荷制御信号CCをオンハイレベルにしてからノードAが所定の電圧1μAをコピーするゲート電圧に到達するまで、ソースフォロワ回路に接続された電源VDDから電流が供給されて充電するので、充電時間が短時間となる。例えば、バッファ負荷制御信号CCをオンハイレベルとし、かつ、信号CBをハイレベルとしたときの選択されたゲート配線Bの容量ノードAの容量は、配線間の寄生容量とフルハイビジョンで横方向1980画素分のゲートMOS容量があり、合計3pF程度になる。このとき、例えばソースフォロワ回路の抵抗R2の抵抗値を4kΩとすると、ノードAが所定の電圧1μAをコピーするゲート電圧に到達するまでにかかる時間は0012μsec=3×1012×4×103となり、図1の構成に比べて300倍高速化される。ただし、このソースフォロワ回路を有するカレントミラー回路においては、電流参照元トランジスタTr23のVthばらつきとソースフォロワトランジスタTr24のVthばらつき、及び抵抗R2の抵抗値ばらつきなどの要素が合計され、通常構成のカレントミラー回路と比較してばらつきが増加する。しかし、第1の実施の形態における通常構成のカレントミラー回路のときの動作と同様に、本実施の形態の液晶表示装置20においても正極性映像信号と負極性映像信号とを交互に表示するため、配線Bまたは配線Bによる輝度ばらつきを相殺する効果があり、その結果、図7に示したような画面上のランダムに輝度の異なる横線は人間の目では認識できないという所期の効果は得られる。なお、本発明は以上の実施の形態に限定されるものではなく、例えば1画素回路11、バイアス電流回路12、並びに負荷特性制御信号生成回路13及び21内の各トランジスタのチャネルを実施の形態と逆チャネルつまり、Pチャネルの場合はNチャネル、Nチャネルの場合はPチャネルとしてもよい。ただし、この場合、例えば電源配線であるVDD配線はGND配線とし、GND配線はVDD配線とする。