"半導体発光素子を駆動するための電源装置であって、前記半導体発光素子に接続されたインダクタと、前記インダクタに接続され、制御信号の論理レベルに応じてオンオフするスイッチング素子とを含むDC-DCコンバータを備え、前記インダクタを流れる電流は、前記スイッチング素子のオンオフに応じて増減し、前記電源装置は、さらに、前記スイッチング素子を流れる電流を検出し、検出した電流値に比例した大きさの電流検出信号を出力する電流検出部と、前記制御信号を生成する制御回路とを備え、前記制御回路は、前記半導体発光素子の光出力の設定値に対応した基準信号と前記電流検出信号とを受け、前記制御回路は、前記スイッチング素子をオフ状態にする第1の論理レベルから前記スイッチング素子をオン状態にする第2の論理レベルに前記制御信号の論理レベルを切替えた後、前記インダクタを流れる電流が次第に増加することによって前記電流検出信号の大きさが前記基準信号の大きさを超えたときに、前記制御信号の論理レベルを前記第2の論理レベルから前記第1の論理レベルに切替える、電源装置。前記電源装置は、コンデンサを含む時定数回路をさらに備え、前記コンデンサは、前記第2の論理レベルの制御信号によって所定の電圧まで充電され、前記制御信号の論理レベルが前記第2の論理レベルから前記第1の論理レベルに切替わると所定の時定数で放電し、前記時定数回路は、前記コンデンサの電圧に比例した信号を前記制御回路に出力し、前記制御回路は、前記制御信号の論理レベルを前記第2の論理レベルから前記第1の論理レベルに切替えた後、前記時定数回路の出力信号の大きさが所定の基準値未満まで低下したときに、前記制御信号の論理レベルを前記第1の論理レベルから前記第2の論理レベルに切替える、請求項1に記載の電源装置。前記DC-DCコンバータは、前記インダクタと磁気的に結合する補助インダクタをさらに含み、前記制御回路は、前記制御信号の論理レベルを前記第2の論理レベルから前記第1の論理レベルに切替えた後、前記補助インダクタの誘起電圧が所定の基準値未満まで低下したときに、前記制御信号の論理レベルを前記第1の論理レベルから前記第2の論理レベルに切替える、請求項1に記載の電源装置。入力された交流電圧を整流する整流回路と、前記整流回路から出力された脈動電圧を定電圧に変換し、変換後の定電圧を前記DC-DCコンバータに出力する力率改善回路とをさらに備える、請求項1に記載の電源装置。前記制御回路を駆動する駆動電圧は、前記制御回路に設けられた電源入力端子に入力され、前記電源装置は、前記力率改善回路の高電圧側の出力ノードと前記電源入力端子との間に接続された電源スイッチをさらに備え、前記電源スイッチは、前記力率改善回路の高電圧側の出力ノードの電圧が所定の第1の基準値未満のときオフ状態になり、前記力率改善回路の高電圧側の出力ノードの電圧が前記第1の基準値以上のときオン状態になる、請求項4に記載の電源装置。前記電源装置は、前記力率改善回路の高電圧側の出力ノードと前記電源入力端子との間に、前記電源スイッチと直列に接続され、抵抗値が可変の抵抗部をさらに備え、前記抵抗部は、前記電源入力端子の電圧が所定の第2の基準値未満のとき第1の抵抗値を有し、前記電源入力端子の電圧が前記第2の基準値以上のとき、前記第1の抵抗値より大きい第2の抵抗値を有する、請求項5に記載の電源装置。請求項1~6のいずれか1項に記載の電源装置と、前記電源装置によって駆動される半導体発光素子とを備えた照明器具。ところで、発光ダイオードの電流-電圧特性は、略定電圧特性を示すため、一般にスイッチング電源を用いて発光ダイオードを駆動する場合には、定電流制御が用いられる。この場合、発光ダイオードに直列に挿入された抵抗器によって電流が検出され、この電流検出信号と電流基準値との比較に基づいて、スイッチング電源の出力が制御される。ところが、定電流制御によって調光を行なう場合、深い調光領域においては電流検出信号や電流基準値が微小になる。この結果、電流検出回路や比較器に高い精度が要求されたり、ノイズの影響を受けやすくなるために安定した動作が困難になったりするという問題が生じる。一方、定電圧制御による方法では、深い調光領域であっても比較的安定した調光が実現できる。しかしながら、定電圧制御の場合には、発光ダイオードの特性のばらつきや発熱によって、発光ダイオードに流れる電流がばらつきやすい。この結果、発光ダイオードの光出力にばらつきが生じてしまう。したがって、この発明の目的は、安定した調光制御を実現できる電源装置および照明器具を提供することである。この発明は一局面において、半導体発光素子を駆動するための電源装置であって、DC-DCコンバータと、電流検出部と、制御回路とを備える。DC-DCコンバータは、半導体発光素子に接続されたインダクタと、インダクタに接続され、制御信号の論理レベルに応じてオンオフするスイッチング素子とを含む。インダクタを流れる電流は、スイッチング素子のオンオフに応じて増減する。電流検出部は、スイッチング素子を流れる電流を検出し、検出した電流値に比例した大きさの電流検出信号を出力する。制御回路は、上記の制御信号を生成する。制御回路は、半導体発光素子の光出力の設定値に対応した基準信号と電流検出信号とを受ける。そして、制御回路は、スイッチング素子をオフ状態にする第1の論理レベルからスイッチング素子をオン状態にする第2の論理レベルに制御信号の論理レベルを切替えた後、インダクタを流れる電流が次第に増加することによって電流検出信号の大きさが基準信号の大きさを超えたときに、制御信号の論理レベルを第2の論理レベルから第1の論理レベルに切替える。好ましくは、電源装置は、コンデンサを含む時定数回路をさらに備える。コンデンサは、第2の論理レベルの制御信号によって所定の電圧まで充電され、制御信号の論理レベルが第2の論理レベルから第1の論理レベルに切替わると所定の時定数で放電する。時定数回路は、コンデンサの電圧に比例した信号を制御回路に出力する。制御回路は、制御信号の論理レベルを第2の論理レベルから第1の論理レベルに切替えた後、時定数回路の出力信号の大きさが所定の基準値未満まで低下したときに、制御信号の論理レベルを第1の論理レベルから第2の論理レベルに切替える。もしくは、DC-DCコンバータは、インダクタと磁気的に結合する補助インダクタをさらに含む。制御回路は、制御信号の論理レベルを第2の論理レベルから第1の論理レベルに切替えた後、補助インダクタの誘起電圧が所定の基準値未満まで低下したときに、制御信号の論理レベルを第1の論理レベルから第2の論理レベルに切替える。好ましくは、上記の電源装置は、入力された交流電圧を整流する整流回路と、整流回路から出力された脈動電圧を定電圧に変換し、変換後の定電圧をDC-DCコンバータに出力する力率改善回路とをさらに備える。制御回路を駆動する駆動電圧が、制御回路に設けられた電源入力端子に入力される場合において、好ましくは、電源装置は、力率改善回路の高電圧側の出力ノードと電源入力端子との間に接続された電源スイッチをさらに備える。電源スイッチは、力率改善回路の高電圧側の出力ノードの電圧が所定の第1の基準値未満のときオフ状態になり、力率改善回路の高電圧側の出力ノードの電圧が第1の基準値以上のときオン状態になる。好ましくは、電源装置は、力率改善回路の高電圧側の出力ノードと電源入力端子との間に、電源スイッチと直列に接続され、抵抗値が可変の抵抗部をさらに備える。抵抗部は、電源入力端子の電圧が所定の第2の基準値未満のとき第1の抵抗値を有し、電源入力端子の電圧が第2の基準値以上のとき、第1の抵抗値より大きい第2の抵抗値を有する。この発明は他の局面において照明器具であって、上記の電源装置と、電源装置によって駆動される半導体発光素子とを備える。この発明によれば、オン状態のスイッチング素子を流れる電流値に比例した電流検出信号と、半導体発光素子の光出力の設定値に対応した基準信号との比較に基づいて、スイッチング素子のオンからオフへの切替わりのタイミングを制御するので、安定した調光制御を実現できる。以下、この発明の実施の形態について図面を参照して詳しく説明する。なお、同一または相当する部分には同一の参照符号を付して、その説明を繰返さない。<実施の形態1>[電源装置の構成]図1は、この発明の実施の形態1による電源装置10の構成を示す回路図である。図1を参照して、電源装置10は、調光機能を有するスイッチング電源であり、交流電源5から入力ノードN1,N2間に入力された交流電圧を直流電圧に変換し、変換後の直流電圧を、出力ノードN7,N8間に接続された複数の発光ダイオードを含む光源部6に出力する。光源部6を流れる電流量は、調光信号によって制御される。照明器具1は、これらの光源部6および電源装置10の他に、光源部6からの光を適切な方向に導く配光制御部図示省略や各部を保持する筐体部図示省略などによって構成される。電源装置10は、全波整流回路11と、力率改善PFC:PowerFactorControl回路70と、DC-DCコンバータ20と、基準信号生成部12と、電流検出部としての抵抗素子25と、時定数回路30と、制御回路40とを含む。以下、各部の構成について説明する。全波整流回路全波整流回路11は、交流電源5から受けた交流電圧を全波整流する。全波整流回路11から出力された脈動電圧は、PFC回路70に入力される。PFC回路PFC回路70は、全波整流回路11から出力された脈動電圧を定電圧に変換するとともに、電源装置10に入力される電流波形が正弦波に近い波形になるように入力電流波形を整形する。PFC回路70は、たとえば、昇圧型コンバータを利用して構成することができる。なお、以下の説明では、PFC回路70の高電圧側の出力ノードN5を電源ノードVCCとも称し、低電圧側の出力ノードN6を接地ノードVEEとも称する。PFC回路70の具体的な構成例は、図2で説明する。DC-DCコンバータDC-DCコンバータ20は、PFC回路70から出力された直流電圧を異なる大きさの直流電圧に変換して光源部6に出力する。図1に示した実施の形態1の場合、DC-DCコンバータ20は降圧型のコンバータ、より具体的には降圧チョッパによって構成される。以下、DC-DCコンバータ20を降圧チョッパ20とも称する。図1に示すように、降圧チョッパ20は、スイッチング素子としてのNMOSNegativechannelMetalOxideSemiconductorトランジスタ21と、インダクタ22と、ダイオード23と、コンデンサ24と、抵抗素子26とを含む。以下、これらの構成要素の接続関係について説明する。ダイオード23、NMOSトランジスタ21、および電流検出部としての抵抗素子25は、PFC回路70の出力ノードN5,N6間にこの順で直列に接続される。このとき、ダイオード23のカソードがPFC回路70の出力ノードN5に接続される。PFC回路70の出力ノードN5は、電源装置10の高電圧側の出力ノードN7と直結される。インダクタ22は、ダイオード23およびNMOSトランジスタ21の接続ノードN9と、電源装置10の低電圧側の出力ノードN8との間に接続される。コンデンサ24は、出力ノードN8,N9間に接続される。抵抗素子26の一端はNMOSトランジスタ21のゲートに接続され、他端ノードN20には制御回路40から制御信号CSが供給される。基準信号生成部基準信号生成部12は、光源部6の光出力の度合に応じた調光信号を受け、調光信号に応じて電圧レベルが変化する基準信号VRを生成する。光源部6の光出力の設定値が大きいほど基準信号VRの電圧レベルが大きくなる。調光信号は、たとえば、照明器具1のユーザが入力する調光指令値である。生成された基準信号VRは、制御回路40に入力される。電流検出部NMOSトランジスタ21に流れる電流を検出するために、電流検出部としての抵抗素子25が設けられる。抵抗素子25にかかる電圧ノードN10の電圧は、制御回路40に入力される。時定数回路時定数回路30は、NMOSトランジスタ21のゲート抵抗26の一端ノードN20と接地ノードVEEとの間に設けられる。図1の場合には、時定数回路30は、ダイオード31と、コンデンサ32と、抵抗素子33,34とを含む。ダイオード31および抵抗素子33,34は、この順でノードN20と接地ノードVEEとの間に、ダイオード31のアノードがノードN20側となるように直列に接続される。コンデンサ32は、抵抗素子34と並列に接続される。制御回路40から出力される制御信号CSがハイHレベルのとき、すなわち、NMOSトランジスタ21がオン状態のときコンデンサ32が充電される。このとき、コンデンサ32の電圧は、Hレベルの制御信号CSを抵抗素子33,34によって分圧した電圧に等しくなる。制御信号CSがローLレベルのとき、すなわち、NMOSトランジスタ21がオフ状態のとき、コンデンサ32に蓄積された電荷は、抵抗素子34を介して放電される。この結果、コンデンサ32の電圧は、抵抗素子34の抵抗値とコンデンサ32に容量によって決まる時定数で徐々に低下する。コンデンサ32にかかる電圧ノードN11の電圧は制御回路40に入力される。制御回路制御回路40は、制御信号CSを生成してNMOSトランジスタ21のゲートに出力する。図1に示すように、制御回路40は、比較器41,42と、リセット優先RSフリップフロップ43と、バッファアンプ44とを含む。比較器41は、基準信号生成部12から出力された基準信号VRと、抵抗素子25による検出電圧とを受ける。比較器41は、抵抗素子25からの検出電圧が基準信号VRの電圧レベルを超えたときHレベルの信号を出力する。比較器42は、時定数回路30の出力電圧と、所定の参照電圧45とを受ける。比較器42は、時定数回路30の出力電圧が参照電圧45より小さくなったとき、Hレベルの信号を出力する。RSフリップフロップ43は、セット端子Sに比較器42の出力を受け、リセット端子Rに比較器41の出力を受ける。RSフリップフロップ43は、比較器42の出力がHレベルのとき出力端子QからHレベルの信号を出力し、比較器41の出力がHレベルのとき出力端子QからLレベルの信号を出力する。RSフリップフロップ43はリセット優先なので、比較器41,42の出力が共にHレベルのとき出力端子QからLレベルの信号を出力する。RSフリップフロップ43の出力は、バッファアンプ44によって増幅され、制御信号CSとして、NMOSトランジスタ21のゲートに入力される。[電源装置の動作]以下、図1を参照して、電源装置10の動作について説明する。なお、コンデンサ24は、出力電流のリップルを抑制するために設けられており、比較的小容量であるので、以下の説明では無視する。まず、制御信号CSがLレベルからHレベルに切替わることによって、NMOSトランジスタ21がオン状態になると、PFC回路70の出力電圧が、光源部6およびインダクタ22に印加される。これによって、インダクタ22を流れる電流は次第に増加し、NMOSトランジスタ21に流れる電流が増加する。これに伴ってNMOSトランジスタ21に流れる電流を検出する抵抗素子電流検出部25の電圧が増加する。この結果、抵抗素子25の電圧が基準信号VRの電圧レベルよりも大きくなると、比較器41の出力すなわち、RSフリップフロップ43のリセット端子Rの入力がHレベルに切替わる。これによって、制御信号CSがHレベルからLレベルに切替わるので、NMOSトランジスタ21がオフ状態に切替わる。なお、制御信号CSがHレベルの間に、時定数回路30のコンデンサ32には、制御信号CSのHレベルの電圧を抵抗素子33,34で分圧した電圧が保持される。次に、制御信号CSがHレベルからLレベルに切替わることによって、NMOSトランジスタ21がオフ状態になると、降圧チョッパ20がPFC回路70から電気的に切り離されるので、インダクタ22、ダイオード23、および光源部6を循環する電流が流れる。この電流は次第に減少する。さらに、制御信号CSがLレベルとなることによってダイオード31がオフになるので、コンデンサ32の電圧ノードN11の電圧が、コンデンサ32の容量と抵抗素子34の抵抗値で決まる時定数で徐々に減少する。やがて、コンデンサ32の電圧ノードN11の電圧が参照電圧45よりも小さくなると、比較器42の出力すなわち、RSフリップフロップ43のセット端子Sの入力がHレベルに切替わる。この結果、制御信号CSがLレベルからHレベルに切替わる。このように、NMOSトランジスタ21のオフ時間は、時定数回路30の時定数によって決まる一定の値になる。ここで、調光が深くなる方向に変化した場合、すなわち、光源部6の光出力の設定値が減少した場合には、基準信号VRの大きさも減少する。基準信号VRが減少してからしばらくは、インダクタ22を流れる電流は基準信号VRに対応する電流値を超えているので、NMOSトランジスタ21がオン状態に切替わったとしても、すぐにオフ状態に切替わる。すなわち、NMOSトランジスタ21のオン時間はほとんど0になる。この結果、インダクタ22を流れる電流は速やかに減少する。やがて、インダクタ22を流れる電流が基準信号VRに対応する電流値以下のレベルまで低下すると、NMOSトランジスタ21のオン時間が増加し始める。最終的に、インダクタ22を流れる電流は、現在の基準信号VRの大きさに応じた値に整定する。光源部6を流れる電流はインダクタ22を流れる電流の平均値にほぼ等しいのでリップル分がコンデンサ24によって除去される、光源部6の発光出力は、基準信号VRの減少に伴って減少することになる。逆に、調光が浅くなる方向に変化した場合、すなわち、光源部6の光出力の設定値が増加した場合には、基準信号VRの大きさも増加する。この場合、インダクタ22を流れる電流の大きさは基準信号VRに対応する電流値よりも小さくなるので、NMOSトランジスタ21がオン状態に切替わった後、インダクタ22を流れる電流が基準信号VRに対応する電流値に達するまで、NMOSトランジスタ21はオン状態のままである。最終的に、インダクタ22を流れる電流は、現在の基準信号VRの大きさに応じた値に整定する。この結果、光源部6の発光出力は、基準信号VRの増加に伴って増加する。このように、実施の形態1による電源装置10によれば、オン状態のNMOSトランジスタ21を流れる電流値に比例した検出信号と、光源部6の光出力の設定値に対応した基準信号VRとの比較に基づいて、スイッチング素子のオンからオフへの切替わりのタイミングが制御される。基準信号VRが0でない限り、電源装置10は安定して動作する。この結果、安定した調光制御を実現できる。なお、NMOSトランジスタ21のオフ時間を一定に制御する回路方式は、図1に示した時定数回路30を用いる方法には限られない。たとえば、図1のRSフリップフロップ43、比較器42、および時定数回路30に代えて、ワンショットマルチバイブレータ単安定マルチバイブレータを設けてもよい。ワンショットマルチバイブレータは、比較器41の出力を受け、比較器41の出力がHレベルに変化したときに、所定の時間NMOSトランジスタ21のオフ時間に相当だけLレベルの信号を出力し、その後、Hレベルの信号を出力する。ワンショットマルチバイブレータの出力信号は、バッファアンプ44およびゲート抵抗26を介してNMOSトランジスタ21のゲートに与えられる。[PFC回路の構成例]図2は、図1のPFC回路70の構成の一例を示す回路図である。PFC回路70の構成は公知のものであるので、以下、図2を参照して簡単に説明する。PFC回路70は、昇圧チョッパ60と、制御ICIntegratedCircuit50と、分圧回路71,74抵抗素子72,73,75,76とを含む。昇圧チョッパ60は、入力ノード間に入力された電圧を、NMOSトランジスタ62の通電率に応じた定電圧に変換して出力する。図2に示すように、昇圧チョッパ60は、インダクタ61,66と、NMOSトランジスタ62と、ダイオード63と、大容量の電解コンデンサ64と、抵抗素子65,68,69と、コンデンサ67とを含む。インダクタ66は、インダクタ61と磁気的に結合されることによって、インダクタ61のゼロ電流を検出するために設けられている。コンデンサ67は、インダクタ61を流れる電流に含まれるリプル電流を除去して、入力側の電力系統に流出させないために設けられている。制御IC50は、電流臨界モード方式のPFC用に用いられる市販の専用ICの構成を簡略化して示したものである。制御IC50は、入出力用の端子として、FB端子、MULT端子、CS端子、ZCS端子、GATE端子、GND端子、VIN端子、およびCOMP端子を有する。FB端子には、出力ノードN5,N6間の電圧が分圧回路74によって分圧されて入力される。MULT端子には、入力ノードN3,N4間の電圧が分圧回路71によって分圧されて入力される。CS端子には、NMOSトランジスタ62を流れる電流が抵抗素子65によって検出されて入力される。ZCS端子には、インダクタ66の誘起電圧が入力される。GATE端子からは、NMOSトランジスタ62のゲート駆動信号が出力される。GND端子は接地電圧の入力端子であり、VIN端子は駆動電圧の入力端子であるが、図2では図示を省略している。COMP端子には、差動増幅器54の出力電圧の高周波成分を除去するためにコンデンサ77が接続される。制御IC50は、さらに、内部回路の構成要素として、差動増幅器54と、乗算器51と、比較器52,53と、RSフリップフロップ55と、増幅器56とを含む。差動増幅器54は、FB端子の入力電圧分圧回路74の出力電圧と参照電圧58との差を増幅して出力する。参照電圧58に分圧回路74の分圧比の逆数を乗じた値が、昇圧チョッパ60の出力電圧の目標値になる。乗算器51は、MULT端子の入力電圧分圧回路71の出力電圧である脈動電圧と差動増幅器54の出力電圧とを乗算する。乗算器51の出力電圧がインダクタ61を流れる電流の目標値となる。比較器52は、CS端子の入力電圧抵抗素子65の電圧と乗算器51の出力電圧とを比較する。比較結果はRSフリップフロップ55のリセット端子Rに入力される。NMOSトランジスタ62を流れる電流インダクタ61の電流が乗算器51の出力電圧に対応する目標値を超えている場合には、RSフリップフロップ55がリセットされるので、NMOSトランジスタ62がオフ状態になる。比較器53は、ZCS端子の入力電圧インダクタ66の誘起電圧と参照電圧57とを比較する。比較結果はRSフリップフロップ55のセット端子Sに入力される。インダクタ61を流れる電流が0になると、RSフリップフロップ55がセットされるので、NMOSトランジスタ62がオン状態になる。増幅器56はRSフリップフロップ55の出力電圧を増幅し、増幅された電圧はGATE端子から出力され、NMOSトランジスタ62のゲートに入力される。比較器52,53の機能によって、インダクタ61を流れる電流は三角波状のパルス波形になり、各パルスのピークを結んだ包絡線の形状が正弦波全波整流波形になる。インダクタ電流に含まれるリップル分はコンデンサ67によって除去される。[PFC回路用の制御ICを用いた制御回路40の構成例]図1の制御回路40は、図2で示したPFCで用いられる市販の制御IC50によって簡単に構成することできる。以下、具体的に説明する。図3は、図1の制御回路40を市販のPFC用の制御IC50で構成した例を示す回路図である。図1、図3を参照して、図1の比較器41,42が図3の比較器52,53にそれぞれ対応し、図1のRSフリップフロップ43が図3のRSフリップフロップ55に対応し、図1の増幅器バッファアンプ44が図3の増幅器56に対応する。図3の差動増幅器54および乗算器51の機能は必要でないので、COMP端子、FB端子には一定の電圧82,81が入力されている。したがって、乗算器51は、MULT端子の入力電圧を比例定数倍して出力する。[変形例]図4は、図1の電源装置10の変形例として、電源装置10Aの構成を示す回路図である。電源装置10Aは、時定数回路30に代えて、降圧チョッパ20のインダクタ22と磁気的に結合する補助インダクタ27を含む点で図1の電源装置10と異なる。補助インダクタ27は、抵抗素子28を介在して比較器42の反転入力端子に接続される。比較器42は、補助インダクタ27の誘起電圧と参照電圧45とを比較し、補助インダクタ27の誘起電圧が参照電圧45よりも低下したときに、RSフリップフロップ43のセット端子SにHレベルの信号を出力する。これによって、インダクタ22を流れる電流がほぼ0になったときにRSフリップフロップ43がセットされ、NMOSトランジスタ21がオン状態になる。図1の降圧チョッパ20が連続電流モードで動作していたのに対し、図4の電源装置10Aにおける降圧チョッパ20は電流臨界モードで動作する。図4のその他の点は図1の場合と同じであるので、同一または相当する部分には同一の参照符号を付して説明を繰返さない。なお、実施の形態1では、DC-DCコンバータ20の例として降圧チョッパを示したが、必ずしもこの回路方式に限定されるものではない。たとえば、昇降圧チョッパやフライバックコンバータなどによって、DC-DCコンバータ20を構成してもよい。図1に示した時定数回路30の構成は一例である。Hレベルの制御信号CSによって充電されたコンデンサが、制御信号CSがLレベルのときに所定の時定数で放電されるような構成であれば、どのような回路構成であっても構わない。<実施の形態2>実施の形態1の電源装置10のような2コンバータ方式の場合には、前段のPFC回路70の出力ノードから、後段の降圧コンバータ用の制御IC制御回路40で用いる電源電圧が供給されるのが通常である。この場合、部品点数を削減するためには、抵抗分圧によってPFC回路70の出力電圧を低減して制御IC40に供給するのがよい。しかしながら、この方法では、前段のPFC回路70が完全に立上がる前に後段の降圧コンバータ用の制御IC40が動作し始めることがあり、この場合、電源電圧が不足するために光源部6が点滅動作をすることがある。このような異常動作が生じないようにするためには、前段のPFC回路70が完全に立上がってから後段の降圧コンバータ用の制御IC40が動作を開始するようにする必要がある。実施の形態2の電源装置10Cでは、前段のPFC回路70の出力電圧を検出し、その電圧値が所定の基準値を超えたときに制御IC40に電源電圧が供給されるようにする。これによって、制御IC40に供給する駆動電圧の不足によって照明のちらつきが生じないようにすることができる。以下、図5~図7を参照して具体的に説明する。[電源装置10Cの構成]図5は、この発明の実施の形態2による電源装置10Cの構成を示す回路図である。図5を参照して、電源装置10Cは、電圧検出部90、電源スイッチとしてのPNP型のバイポーラトランジスタ121、ツェナーダイオード122、コンデンサ123、および抵抗素子120をさらに含む点で、図1の電源装置10と異なる。なお、図5では、時定数回路30、ゲート抵抗26の図示を省略している。電圧検出部90は、PFC回路70の出力ノードN5,N6間の電圧を分圧した電圧を検出し、検出した分圧電圧に応じてバイポーラトランジスタ121のオンオフを切替える回路である。電圧検出部90は、抵抗素子91~95、NPN型のバイポーラトランジスタ96、およびツェナーダイオード97を含む。以下、電圧検出部90の構成要素間の接続を説明すると、抵抗素子91,92は、PFC回路70の高電圧側の出力ノードN5電源ノードVCCと低電圧側の出力ノードN6接地ノードVEEとの間にこの順で直列に接続される。抵抗素子91,92の接続ノードN14は、抵抗素子93を介してバイポーラトランジスタ96のベース端子に接続される。ツェナーダイオード97は、バイポーラトランジスタ96のエミッタ端子と接地ノードVEEとの間にアノードが接地ノードVEE側となるように接続される。抵抗素子94は、バイポーラトランジスタ96のコレクタ端子とバイポーラトランジスタ121のベース端子との間に接続される。抵抗素子95は、PNP型のバイポーラトランジスタ121のエミッタ端子とベース端子との間に接続される。抵抗素子120は、PFC回路70の高電圧側の出力ノードN5電源ノードVCCとバイポーラトランジスタ121のエミッタ端子ノードN16との間に接続される。バイポーラトランジスタ121のコレクタ端子は、制御IC40の電源入力用の端子であるVIN端子に接続される。したがって、抵抗素子120とバイポーラトランジスタ121とは、PFC回路70の高電圧側の出力ノードN5と制御IC40のVIN端子との間に直列に接続されることになる。制御IC40の接地電圧入力用の端子であるGND端子は、PFC回路70の低電圧側の出力ノードN6接地ノードVEEに接続される。ツェナーダイオード122およびコンデンサ123は、制御IC40のVIN端子とGND端子との間に互いに並列に接続される。以上の構成によれば、PFC回路70の出力ノードN5,N6間の分圧電圧すなわち、接続ノードN14の電圧がバイポーラトランジスタ96の閾値電圧未満のときは、バイポーラトランジスタ121のベース電圧は、電源ノードVCCの電圧に等しくなる。したがって、バイポーラトランジスタ121はオフ状態である。接続ノードN14の電圧がバイポーラトランジスタ96の閾値電圧以上になると、バイポーラトランジスタ96がオンする。これにより、バイポーラトランジスタ121はターンオンする。この結果、電源ノードVCCの電圧によってコンデンサ123の充電が開始される。最終的にVIN端子の入力電圧は、ツェナーダイオード122のツェナー電圧に等しくなる。[変形例1]図6は、図5の電源装置10Cの変形例1として、電源装置10Dの構成を示す回路図である。図6を参照して、電源装置10Dは、電圧検出部90A、電源スイッチとしてのNPN型のバイポーラトランジスタ124、ツェナーダイオード122、コンデンサ123、および抵抗素子120をさらに含む点で、図1の電源装置10と異なる。電圧検出部90Aは、PFC回路70の出力ノードN5,N6間の電圧を分圧した電圧を検出し、検出した分圧電圧に応じてバイポーラトランジスタ124のオンオフを切替える回路である。電圧検出部90Aは、抵抗素子91,92,98を含む。抵抗素子91,92は、PFC回路70の高電圧側の出力ノードN5電源ノードVCCと低電圧側の出力ノードN6接地ノードVEEとの間にこの順で直列に接続される。抵抗素子91,92の接続ノードN14は、抵抗素子98を介してバイポーラトランジスタ124のベース端子に接続される。抵抗素子120は、PFC回路70の高電圧側の出力ノードN5電源ノードVCCとバイポーラトランジスタ124のコレクタ端子ノードN15との間に接続される。バイポーラトランジスタ124のエミッタ端子は、制御IC40の電源入力用の端子であるVIN端子に接続される。したがって、抵抗素子120とバイポーラトランジスタ124とは、PFC回路70の高電圧側の出力ノードN5と制御IC40のVIN端子との間に直列に接続されることになる。制御IC40の接地電圧入力用の端子であるGND端子は、PFC回路70の低電圧側の出力ノードN6接地ノードVEEに接続される。ツェナーダイオード122およびコンデンサ123は、制御IC40のVIN端子とGND端子との間に互いに並列に接続される。ツェナーダイオード122およびコンデンサ123は、抵抗素子120およびバイポーラトランジスタ124の接続ノードN15と接地ノードVEEとの間に互いに並列に接続される。以上の構成によれば、PFC回路70の出力ノードN5,N6間の分圧電圧すなわち、接続ノードN14の電圧が、バイポーラトランジスタ124の閾値電圧を超えると、バイポーラトランジスタ124がオンするので、PFC回路70の高電圧側の出力ノードN5から制御IC40への電源電圧の供給が開始される。[変形例2]図7は、図5の電源装置10Cの変形例2として、電源装置10Eの構成を示す回路図である。図7の電源装置10Eは、図5の抵抗素子120に代えて抵抗部100が設けられる点と、切替制御部110をさらに含む点で図5の電源装置10Cと異なる。抵抗部100は、抵抗素子101,102と、NMOSトランジスタ103とを含む。抵抗素子101は、PFC回路70の高電圧側の出力ノードN5とバイポーラトランジスタ121のエミッタ端子ノードN16との間に接続される。NMOSトランジスタ103および抵抗素子102は、出力ノードN5とノードN16との間に互いに直列にかつ抵抗素子101とは並列に接続される。抵抗素子101の抵抗値は、抵抗素子102の抵抗値よりも大きい。したがって、抵抗部100の抵抗値は、NMOSトランジスタ103のオンオフに応じて2段階に切替えられるようになっている。切替制御部110は、NPN型のバイポーラトランジスタ111と、抵抗素子112,113とを含む。抵抗素子112およびバイポーラトランジスタ111は、PFC回路70の高電圧側の出力ノードN5と低電圧側の出力ノードN6との間にこの順で直列に接続される。抵抗素子112およびバイポーラトランジスタ111の接続ノードN17は、NMOSトランジスタ103のゲートに接続される。抵抗素子113は、バイポーラトランジスタ111のベース端子と、制御IC40のVIN端子との間に接続される。以上の構成によれば、最初に交流電源5からの入力が開始されたときには、バイポーラトランジスタ121がオフであるために、コンデンサ123は充電されない。PFC回路70の出力電圧が所定の電圧まで達するとバイポーラトランジスタ121がオンするので、コンデンサ123への充電が開始される。バイポーラトランジスタ121がオンした後もしばらくの間は、バイポーラトランジスタ111がオフ状態であり、NMOSトランジスタ103がオン状態である。したがって、抵抗素子101および102の両方を介してコンデンサ123の充電電流が供給される。この後、コンデンサ123の電圧すなわち、VIN端子の電圧がバイポーラトランジスタ111の閾値電圧を超えると、バイポーラトランジスタ111がオン状態になり、NMOSトランジスタ103がオフ状態になる。この結果、抵抗素子101のみを介してコンデンサ123の充電電流が供給される。このように、抵抗部100の抵抗値は、VIN端子の電圧が所定の電圧すなわち、バイポーラトランジスタ111の閾値電圧未満のときは比較的低抵抗抵抗素子101,102の並列合成抵抗になり、VIN端子の電圧が所定の電圧以上になると比較的高抵抗抵抗素子101の抵抗値になる。この結果、制御IC40の立上がりの初期段階ではコンデンサ123が急速に充電されるので立上がりの速度を速めることができ、定常状態に達してからは消費電力を抑えることができる。今回開示された実施の形態はすべての点で例示であって制限的なものでないと考えられるべきである。この発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。"