プロセッサコアから、コプロセッサにおいて実行中のコプロセッサ命令のキャンセルを要求するキャンセル要求を発行し、前記キャンセル要求を受信した前記コプロセッサにおいて、実行中の前記コプロセッサ命令の実行状態を判定し、当該判定に応じて前記コプロセッサ命令をキャンセルまたは保留にするとともに、保留にする際に前記コプロセッサ命令の実行状態を退避し、その後に前記コプロセッサ命令に対する処理を行う割り込み処理を実行し、当該処理の終了後に退避していた前記コプロセッサ命令の実行状態を復元する、デッドロック回避方法。前記プロセッサコアは、前記キャンセルがなされた前記コプロセッサ命令を前記割り込み命令の終了後に再実行する請求項1に記載のデッドロック回避方法。前記コプロセッサは、前記コプロセッサ命令が記憶部へのデータ書き込みを実行した場合には、当該コプロセッサ命令を保留の対象とすることを特徴とする請求項1または請求項2に記載のデッドロック回避方法。プロセッサコアと、コプロセッサと、を備え、前記プロセッサコアは、前記コプロセッサにおいて実行中のコプロセッサ命令のキャンセルを要求するキャンセル要求を発行するプロセッサコア割り込み制御回路と、前記キャンセル要求発行後に前記コプロセッサに対する処理を行う割り込み処理を開始するプログラム制御回路と、を備え、前記コプロセッサは、前記コプロセッサ命令の実行状態を保持するコプロセッサ演算制御回路と、前記キャンセル要求を受け付けた際に、前記コプロセッサ演算制御回路が保持する情報に基づいて前記コプロセッサ命令をキャンセルまたは保留し、保留する場合に前記コプロセッサ命令の実行状態を退避し、前記割り込み処理の終了後に退避していた前記コプロセッサ命令の実行状態を復元するコプロセッサ割り込み制御回路と、を備える、デッドロック回避機構。前記プログラム制御回路は、キャンセルされた前記コプロセッサ命令を再発行することを特徴とする請求項4に記載のデッドロック回避機構。前記コプロセッサ割り込み制御回路は、前記コプロセッサ命令が記憶部へのデータ書き込みを実行した場合には、当該コプロセッサ命令を保留の対象とすることを特徴とする請求項4または請求項5に記載のデッドロック回避機構。前記コプロセッサは、設定されたパラメータからアクセスアドレスを生成して、当該アクセスアドレスを用いてデータメモリにアクセスするデータ転送回路を備え、前記割り込み命令は、前記パラメータを設定する処理を含むことを特徴とする請求項4乃至請求項6のいずれか1項に記載のデッドロック回避機構。請求項4乃至請求項7のいずれか1項に記載のデッドロック回避機構を備えた半導体集積回路。請求項8に記載の半導体集積回路を備えた携帯電話端末またはオーディオビジュアル機器。特許文献3の技術では、タイムアウト発生後、すなわち一定の待ち時間の後に処理を継続させることによりデッドロックを回避している。一定の待ち時間が生じるため、特許文献3の技術では迅速に処理を実行することができない。そこで本発明は、主に上述の1-1、2-2のような状況を対象とする。すなわち、本発明は、コプロセッサ命令の実行中に、割り込み処理によってコプロセッサに対して処理を行う状況を対象とする。上述のように、割り込み処理は、コプロセッサ内でのリソース不整合を回避するため、コプロセッサ命令が終了するまで実行されない。そのため、一般的なLSIの構成では、コプロセッサに対して処理を行う上述の例ではアドレス生成用のパラメータを設定する際にデッドロックが生じ得る。本発明は上記の問題に対してなされたものであり、コプロセッサ命令の実行中に割り込み処理によってコプロセッサに対して処理を行うプロセッサシステムにおいて、デッドロックを回避することを主たる目的とする。本発明にかかるデッドロック回避方法の一態様は、プロセッサコアから、コプロセッサにおいて実行中のコプロセッサ命令のキャンセルを要求するキャンセル要求を発行し、前記キャンセル要求を受信した前記コプロセッサにおいて、実行中の前記コプロセッサ命令の実行状態を判定し、当該判定に応じて前記コプロセッサ命令をキャンセルまたは保留にするとともに、保留にする際に前記コプロセッサ命令の実行状態を退避し、前記コプロセッサ命令に対する処理を行う割り込み処理を実行し、当該処理の終了後に退避していた前記コプロセッサ命令の実行状態を復元する、ものである。本発明にかかるデッドロック回避機構の一態様は、プロセッサコアと、コプロセッサと、を備え、前記プロセッサコアは、前記コプロセッサにおいて実行中のコプロセッサ命令のキャンセルを要求するキャンセル要求を発行するプロセッサコア割り込み制御回路と、前記キャンセル要求発行後に前記コプロセッサに対する処理を行う割り込み処理を開始するプログラム制御回路と、を備え、前記コプロセッサは、前記コプロセッサ命令の実行状態を保持するコプロセッサ演算制御回路と、前記キャンセル要求を受け付けた際に、前記コプロセッサ演算制御回路が保持する情報に基づいて前記コプロセッサ命令をキャンセルまたは保留し、保留する場合に前記コプロセッサ命令の実行状態を退避し、前記割り込み処理の終了後に退避していた前記コプロセッサ命令の実行状態を復元するコプロセッサ割り込み制御回路と、を備える、ものである。本発明によれば、コプロセッサ命令の実行中に割り込み処理によってコプロセッサに対して処理を行うプロセッサシステムにおいて、デッドロックを回避することができるデッドロック回避方法及びデッドロック回避機構を提供することができる。<実施の形態1>以下、図面を参照して本発明の実施の形態について説明する。本実施の形態にかかるデッドロック回避機構1は、プロセッサコア10と、コプロセッサ20と、データメモリ30と、を備える。デッドロック回避機構1は、携帯電話端末やAVオーディオビジュアル機器に用いられる信号処理用のLSILargeScaleIntegration等に組みこまれる。プロセッサコア10は、プログラム制御回路11と、プロセッサコア割り込み制御回路12と、を備える。プログラム制御回路11は、コプロセッサ20に対してコプロセッサ命令、または割り込み処理をコプロセッサ演算制御信号として発行する。プログラム制御回路11は、コプロセッサ演算制御回路21からのウェイト信号の供給がない場合に、当該発行が可能である。コプロセッサ命令とは、一般に複数のサイクルを持つ命令である。割り込み処理とは、本実施の形態ではデータ転送パラメータ231を再設定する処理である。プログラム制御回路11は、コプロセッサ命令コプロセッサ20に対する命令を実行中であるか、実行中ではないか、を示すステータスを保持する。なお、プログラム制御回路11は、上記の2種類のステータスに限らず、様々なステータスを保持可能である。プログラム制御回路11は、プロセッサコア割り込み制御回路12からの問い合わせに応じて、プロセッサコア割り込み制御回路12に対して保持しているステータスを通知する。プログラム制御回路11は、プロセッサコア割り込み制御回路12から割り込み処理の開始を通知された場合に、データ転送パラメータ231を再設定するための割り込み処理の処理内容をコプロセッサ演算制御回路21に通知する。プロセッサコア割り込み制御回路12は、データ転送パラメータ231を再設定する必要が生じた場合に、プログラム制御回路11に現在のステータス、すなわち、コプロセッサ命令を実行中であるか否かを問い合わせる。データ転送パラメータ231は、例えばデータ転送回路23から割り込み信号が供給された際に再設定される。データ転送パラメータ231の詳細は後述する。コプロセッサ命令が実行中である場合、プロセッサコア割り込み制御回路12は、コプロセッサ割り込み制御回路24に対して処理キャンセル要求信号を供給する。プロセッサコア割り込み制御回路12は、処理キャンセル要求信号の応答として、コプロセッサ割り込み制御回路24から処理キャンセル判定信号を受け取る。処理キャンセル判定信号とは、コプロセッサ命令を保留したか、コプロセッサ命令をキャンセルしたか、のいずれかを示す判定信号である。プロセッサコア割り込み制御回路12は、受け取った判定信号を保存する。そして、プロセッサコア割り込み制御回路12は、プログラム制御回路11に対して割り込み処理の開始を通知する。プロセッサコア割り込み制御回路12は、割り込み処理が終了した後に、コプロセッサ命令の再開指示、またはコプロセッサ命令の再発行を行う。保存した判定信号が保留に関するものである場合、プロセッサコア割り込み制御回路12は、処理再開要求信号をプロセッサ割り込み制御回路24に供給する。保存した判定信号がキャンセルに関するものである場合、プロセッサコア割り込み制御回路12は、プログラム制御回路11を介してキャンセルされたコプロセッサ命令を再発行する。なお、プログラム制御回路11は、必ずしもキャンセルされたコプロセッサ命令を再発行する必要はなく、保持するステータスに応じて再発行を行うか否かを決定しても良い。コプロセッサ20は、コプロセッサ演算制御回路21と、コプロセッサ演算器22と、データ転送回路23と、コプロセッサ割り込み制御回路24と、を備える。コプロセッサ演算制御回路21は、コプロセッサ命令を実行中である場合にウェイト信号をプログラム制御回路11に供給する。コプロセッサ演算制御回路21は、コプロセッサ命令に含まれる各サイクルの処理をコプロセッサ演算器22に実行させる。さらに、コプロセッサ演算制御回路21は、割り込み処理が通知された場合に、データ転送回路23に当該割り込み処理の処理内容を通知し、データ転送パラメータ231を再設定させる。コプロセッサ演算制御回路21は、割り込み処理の実行中にもウェイト信号をプログラム制御回路11に供給する。コプロセッサ演算制御回路21は、コプロセッサ命令の実行中に、当該実行状況をステータス以下、処理ステータスとも記載する。として保持する。処理ステータスには、現在実行中のステップ数、外部の記憶部データメモリ30または任意のレジスタ不図示にデータ書き込みを行ったか否か、書き込みを行った記憶部のアドレス情報と書き込んだ値とを対にした情報、等の情報が含まれる。コプロセッサ演算制御回路21は、コプロセッサ割り込み制御回路24からの問い合わせに応じて、コプロセッサ割り込み制御回路24に処理ステータスの情報を含む処理ステータス信号を供給する。コプロセッサ演算制御回路21は、コプロセッサ割り込み制御回路24から処理保留信号または処理キャンセル信号が入力された場合、現在実行中のコプロセッサ命令を終了する。コプロセッサ演算制御回路21は、コプロセッサ割り込み制御回路24から処理再開信号及び処理再開ステータス信号を受け取った場合、処理再開ステータス信号に応じた実行状況からコプロセッサ命令を再開する。コプロセッサ演算器22は、コプロセッサ命令の各サイクルを実行する演算器である。コプロセッサ演算器22は、データメモリ30にアクセスする必要がある場合に、データ転送回路23を介してデータの読み出し、書き込みを行う。データ転送回路23は、コプロセッサ演算器22の要求に応じて、データメモリ30へのアクセスを行う。データ転送回路23は、データメモリ30へのアクセスに必要となるアドレスを、データ転送パラメータ231を用いて生成する。データ転送パラメータ231は、データメモリ30にアクセスするアドレスを生成する際に利用されるパラメータである。データ転送パラメータ231には、アドレス初期値、転送上限数、アドレス差分等の情報が含まれる。アドレス初期値は、データメモリ30にアクセスする際の初期値を示す情報である。転送上限数は、データメモリ30に対する転送データの読み出し、または書き込みの最大数である。当該最大数回のデータ転送を行った場合、データ転送パラメータ231は再設定をされる必要がある。アドレス差分とは、直近にアクセスしたアドレスから次にアクセスするアドレスの差分である。データ転送回路23は、データ転送パラメータ231の再設定の必要が生じた場合に、割り込み信号をプロセッサコア割り込み制御回路12に供給する。コプロセッサ割り込み制御回路24は、割り込み処理の制御を行う。コプロセッサ割り込み制御回路24の構成及び動作の詳細を図2を参照して説明する。コプロセッサ割り込み制御回路24は、制御回路241と、キャンセル判定回路242と、保留状態保存レジスタ243と、を備える。制御回路241は、処理キャンセル要求信号が入力された場合に、キャンセル判定回路242に対してキャンセル判定の開始を指示する。制御回路241には、キャンセル判定回路242から処理キャンセル判定信号が供給される。制御回路241は、処理キャンセル判定信号の値を参照して制御信号処理保留信号、処理キャンセル信号を生成し、生成した制御信号をコプロセッサ演算制御回路21に供給する。処理キャンセル判定信号が保留を示すもの現在実行中のコプロセッサ命令は保留すべきと判定するものである場合、制御回路241は、実行中のコプロセッサ命令の保留を指示する処理保留信号を生成し、処理保留信号をコプロセッサ演算制御回路21に供給する。これとともに、制御回路241は、キャンセル判定回路242から入力された処理ステータス信号の各値例えば実行中のサイクル番号、演算の一時値、レジスタに書き込んだ値と書き込み先等を保留状態保存レジスタ243に書き込む。処理キャンセル判定信号がキャンセルを示すもの現在実行中のコプロセッサ命令がキャンセルできると判定するものである場合、制御回路241は、実行中のコプロセッサ命令のキャンセルを指示する処理キャンセル信号を生成し、処理キャンセル信号をコプロセッサ演算制御回路21に供給する。制御回路241には、プロセッサコア割り込み制御回路12から処理再開要求信号が入力される。これに応じて、制御回路241は、処理再開信号をコプロセッサ演算制御回路21に供給する。これとともに制御回路241は、保留状態保存レジスタ243の値を読み出し、読み出した値を再開用ステータス信号としてコプロセッサ演算制御回路21に供給する。これにより、制御回路241は、コプロセッサ命令の実行状態を復元する。キャンセル判定回路242は、制御回路241からのキャンセル判定の開始指示に応じて、現在実行中のコプロセッサ命令をキャンセルできるか、それとも保留にすべきか、を判定する。キャンセル判定回路242は、コプロセッサ演算制御回路21から供給される処理ステータス信号に応じて、当該判定を行う。前述のように、処理ステータスには、現在実行中のステップ数、記憶部データメモリ30または任意のレジスタにデータ書き込みを行ったか否か、等の情報が含まれる。キャンセル判定回路242は、例えばすでに外部にデータを書き込んでいるか否かに応じて当該判定を行う。キャンセル判定回路242は、実行済みのサイクルにおいて、記憶部に値を書き込んでいた場合、現在実行中のコプロセッサ命令を保留すべきと判定する。キャンセル判定回路242は、判定結果を処理キャンセル判定信号として、制御回路241及びプロセッサコア割り込み制御回路22に供給する。さらに、キャンセル判定回路242は、処理ステータス信号を制御回路241に供給する。保留状態保存レジスタ243は、保留されたコプロセッサ命令を再開する際に使用するパラメータを保存する。続いて、本実施の形態にかかるデッドロック回避機構1の動作について図1及び図3を参照して説明する。図3は、デッドロック回避機構1における割り込み信号生成から割り込み処理の終了までの処理の流れを示すフローチャートである。コプロセッサ演算制御回路21は、コプロセッサ命令の実行を制御するS10。データ転送回路23は、データ転送パラメータの更新を要求する必要が生じた際に、割り込み信号を生成する。データ転送回路23は、生成した割り込み信号をプロセッサコア10内のプロセッサコア割り込み制御回路12に供給するS11。割り込み信号が供給されたプロセッサコア割り込み制御回路12は、プログラム制御回路11から現在のプロセッサコアのステータスを受け取る。プロセッサコアのステータスがコプロセッサ命令の実行中を示すものである場合、プロセッサコア割り込み制御回路12は、コプロセッサ割り込み制御回路24に対して処理キャンセル要求信号を供給するS12。処理キャンセル要求信号を受け取ったコプロセッサ割り込み制御回路24は、コプロセッサ演算制御回路21から現在のコプロセッサ20の処理ステータスを受け取る。コプロセッサ演算制御回路21は、この処理ステータスから現在実行中のコプロセッサ命令をキャンセルするか、キャンセルできないかすなわち、保留するかを決定するS13。現在実行中のコプロセッサ命令をキャンセルできる場合S13:Yes、コプロセッサ割り込み制御回路24は、コプロセッサ演算制御回路21に対してコプロセッサ命令の実行のキャンセルを指示するS14。これと同時に、コプロセッサ割り込み制御回路24は、キャンセルができたことを示す処理キャンセル判定信号をプロセッサコア割り込み制御回路12に供給する。一方、現在実行中のコプロセッサ命令をキャンセルできない場合S13:No、コプロセッサ割り込み制御回路24は、コプロセッサ演算制御回路21に対してコプロセッサ命令の実行の保留を指示するS15。さらに、コプロセッサ割り込み制御回路24は、コプロセッサ命令の実行状態を保留状態保存レジスタ243に格納するS16。これと同時に、コプロセッサ割り込み制御回路24は、コプロセッサ命令を保留したことを示す処理キャンセル判定信号をプロセッサコア割り込み制御回路12に供給する。処理キャンセル判定信号を受け取ったプロセッサコア割り込み制御回路12は、当該判定の内容を保存する。そして、プロセッサコア割り込み制御回路12は、プログラム制御回路11に対して割り込み処理の開始を通知する。プログラム制御回路11は、割り込み処理の実行を開始するS17。すなわち、プログラム制御回路11は、コプロセッサ演算制御回路21に対して割り込み処理を通知する。コプロセッサ演算制御回路21は、受け取った割り込み処理をデータ転送回路23に通知する。これにより、割り込み処理内において、データ転送パラメータ231が設定される。割り込み処理が終了すると、コプロセッサ演算制御回路21は、プログラム制御回路11に対するウェイト信号の供給を中止する。プログラム制御回路11は、プロセッサコア割り込み制御回路12に割り込み処理の終了を通知する。この後、プロセッサコア割り込み制御回路12は、コプロセッサ命令がキャンセルされていたか、保留されていたかを判定するS18。コプロセッサ命令がキャンセルされていた場合S18:Yes、プロセッサコア割り込み制御回路12は、キャンセルされたコプロセッサ命令の再発行をプログラム制御回路11を介して行うS19。コプロセッサ命令が保留されていた場合S18:No、プロセッサコア割り込み制御回路12は、保留されたコプロセッサ命令の再開を要求する処理再開要求信号をコプロセッサ割り込み制御回路24に発行する。コプロセッサ割り込み制御回路24が処理再開要求信号を受け取った場合、コプロセッサ割り込み制御回路24は、保留状態保存レジスタ243に格納された実行状態を復元し、保留していたコプロセッサ命令の再開を指示するS20。次に、図8及び図3を用いて、一般的な割り込み処理の実行と、本実施の形態にかかるデッドロック回避機構1の処理と、を比較し、本実施の形態にかかるデッドロック回避機構1の効果について説明する。図8は、一般的な割り込み処理の実行の流れを示している。コプロセッサ命令の実行中に割り込み処理が発行した場合、割り込み処理はコプロセッサ命令の実行終了を待って実行される。割り込み処理の実行により、演算に使用されていたレジスタの値が退避され、データ転送回路23に転送パラメータ231が再設定される。そして、退避していたレジスタの値が復元され、コプロセッサ命令の実行に復帰する。ここで、データ転送パラメータ231を再設定した後でなければコプロセッサ命令の実行を終了できない場合、割り込み処理を実行することができない。すなわち、デッドロック状態に陥る可能性がある。図3は、本実施の形態にかかるデッドロック回避機構1の処理を示す。本実施の形態にかかるデッドロック回避機構1は、コプロセッサ命令の実行中に割り込み処理が発行された場合、コプロセッサ命令をキャンセルまたは保留する。この後、即座に割り込み処理が実行される。コプロセッサ命令を保留する場合には、処理ステータスは、保留状態保存レジスタ243に退避される。そして、データ転送パラメータ231が再設定される。その後、コプロセッサ命令が、保留状態保存レジスタ243に退避したデータを用いて再開される。このように、コプロセッサ命令の実行が終了する前に、即時に割り込み処理が実行できる。これにより、デッドロックを回避することができる。コプロセッサ命令を保留にする場合、デッドロック回避機構1は、コプロセッサ命令の実行状態を退避、換言すると保留状態保存レジスタ243に書き込む。デッドロック回避機構1は、当該退避した実行状態を復元してコプロセッサ命令を再開する。すなわち、デッドロック回避機構1は、保留とした際の実行状態からコプロセッサ命令を再開することができる。これにより、コプロセッサの内部でのリソース不整合を回避できる。コプロセッサ命令のキャンセル時には、リソース不整合は生じない。さらに、図1を参照して説明したように、キャンセルしたコプロセッサ命令を再発行することにより、デッドロック回避機構1は、一度発行したコプロセッサ命令を確実に実行することができる。上述の例で示したように、デッドロック回避機構1は、データメモリ30やレジスタに値の書き込みを行ったか否かに応じてコプロセッサ命令をキャンセルするか否かを判定する。これにより、コプロセッサ命令のキャンセルによって、不正な中間値がデータメモリ30やレジスタに残存することを防止できる。ここで、本発明の概略図を図4に示し、本発明の構成について改めて説明する。プロセッサコア10は、プログラム制御回路11と、プロセッサコア割り込み制御回路12と、を備える。コプロセッサ20は、コプロセッサ演算制御回路21と、コプロセッサ割り込み制御回路24と、を備える。プロセッサコア割り込み制御回路12は、コプロセッサ20において実行中のコプロセッサ命令のキャンセルを要求する処理キャンセル要求信号を発行する。プログラム制御回路11は、キャンセル要求発行後に割り込み処理を発行する。コプロセッサ演算制御回路21は、コプロセッサ命令の実行状態を保持する。コプロセッサ割り込み制御回路24は、処理キャンセル要求信号を受け付けた際に、コプロセッサ演算制御回路21が保持する実行状態情報に基づいてコプロセッサ命令をキャンセルまたは保留を行う。コプロセッサ割り込み制御回路24は、コプロセッサ命令を保留する場合にはコプロセッサ命令の実行状態を退避し、割り込み処理の終了後に退避していたコプロセッサ命令の実行状態を復元する。図4の構成でも、コプロセッサ命令をキャンセルまたは保留した後に割り込み処理を速やかに実行できる。保留を行う場合、コプロセッサ20は、コプロセッサ命令の実行状態を退避し、割り込み処理の終了後に退避したコプロセッサ命令の実行状態を復元する。これにより、割り込み処理を即時に実行できるとともに、リソース不整合の問題を回避できる。なお、本発明は上記実施の形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。例えば、上述の例では、1つのコプロセッサを備える構成について説明したが、複数のコプロセッサを備える半導体装置にも本発明を適応することができる。また、上述の例では、割り込み処理によりデータ転送パラメータを設定することについて説明したが、割り込み処理により他の処理を行う場合にも本発明を適応することができる。