"絶縁基板と、前記絶縁基板の上に形成された薄膜トランジスタを有する表示装置であって、前記薄膜トランジスタは、ゲート電極が設けられた導電層と、前記導電層の上に設けられ、絶縁物質を含むゲート絶縁層と、前記ゲート絶縁層の上面に接するとともに前記ゲート電極の上方に設けられた酸化物半導体膜と、前記酸化物半導体膜の上面にある第1の領域と接するソース電極と、前記酸化物半導体膜の上面にあり前記第1の領域と離間する第2の領域と接するドレイン電極と、前記酸化物半導体の上面の前記第1の領域と前記第2の領域の間の第3の領域に接し、前記絶縁物質を含むチャネル保護膜と、を含み、平面的にみて前記ゲート電極に重なる前記酸化物半導体膜の部分は、前記チャネル保護膜に重なる前記酸化物半導体膜の部分の一部であり、前記酸化物半導体膜のうち前記ゲート電極に重なる部分の一部を除く部分は、前記ゲート電極に重なる部分の前記一部より抵抗が低い、ことを特徴とする表示装置。前記絶縁物質はシリコン酸化物である、ことを特徴とする請求項1に記載の表示装置。前記酸化物半導体膜は、平面的にみて前記ゲート電極に重なる部分と前記第1の領域に重なる部分との間に前記第3の領域に重なる部分を有し、前記酸化物半導体膜は、平面的にみて前記ゲート電極に重なる部分と前記第2の領域に重なる部分との間に前記第3の領域に重なる部分を有する、ことを特徴とする請求項1または2に記載の表示装置。前記第3の領域は、前記第1の領域と前記第2の領域とに接する、ことを特徴とする請求項1から3のいずれかに記載の表示装置。前記半導体膜のうち前記ゲート電極に重なる部分の一部を除く部分は、前記ゲート電極に重なる部分の前記一部より酸素含有量が低い、ことを特徴とする請求項1から4のいずれかに記載の表示装置。絶縁基板上にゲート電極が設けられた導電層を形成する工程と、前記導電層の上に絶縁物質を含むゲート絶縁層を形成する工程と、前記ゲート絶縁層の上に酸化物半導体層を形成する工程と、前記酸化物半導体層のうち前記ゲート電極と平面的に重なる部分の一部を除く部分の酸素を除く脱酸素工程と、前記ゲート電極の上方にある前記酸化物半導体膜を残すように前記酸化物半導体層をエッチングする工程と、前記絶縁物質を含むチャネル保護層を形成する工程と、平面的にみて前記酸化物半導体膜の上面のうち前記ゲート電極と重なる領域を含みかつ当該領域より大きい領域に接するチャネル保護膜を残すように前記チャネル保護層をエッチングする工程と、前記酸化物半導体膜の上面のうち前記チャネル保護膜に接する領域と異なる第1の領域に接するソース電極および前記チャネル保護膜に接する領域および前記第1の領域と異なる第2の領域に接するドレイン電極を形成する電極形成工程と、を含み、前記電極形成工程は、前記第1の領域と前記第2の領域の間に前記チャネル保護膜に接する領域が存在するように前記ソース電極および前記ドレイン電極を形成する、ことを特徴とする表示装置の製造方法。酸化物半導体は接触する物質により特性が変化し易いため、設計通りに機能しなくなる場合がある。例えば、酸化物半導体は水素により還元され、閾値電圧が変化するため、水素を多量に含む材料を酸化物半導体に接する箇所に用いることは難しい。酸化物半導体を用いた薄膜トランジスタの性能を安定させるためには、酸化物半導体と接する複数の絶縁体に、最も相性の良い絶縁物質を利用した方が良い。発明者らは上記の理由でゲート電極とその上方にある酸化物半導体膜との間のゲート絶縁膜、および酸化物半導体膜の上にあるチャネルエッチストッパとを同じ絶縁物質で形成したが、そうすると薄膜トランジスタの耐圧が低下したり、ゲート電極を介した電流のリークが生じることがわかった。これは、チャネルエッチストッパをエッチングする際に酸化物半導体に存在する貫通孔を介してゲート絶縁膜もエッチングされてピンホールが生じるからである。本発明は上記課題を鑑みてなされたものであって、その目的は、薄膜トランジスタを構成する酸化物半導体の特性の変化を防ぎつつ、耐圧特性も向上させた薄膜トランジスタを用いた表示装置およびその表示装置の製造方法を提供することにある。本出願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下の通りである。1絶縁基板と、前記絶縁基板の上に形成された薄膜トランジスタを有する表示装置であって、前記薄膜トランジスタは、ゲート電極が設けられた導電層と、前記導電層の上に設けられ、絶縁物質を含むゲート絶縁層と、前記ゲート絶縁層の上面に接するとともに前記ゲート電極の上方に設けられた酸化物半導体膜と、前記酸化物半導体膜の上面にある第1の領域と接するソース電極と、前記酸化物半導体膜の上面にあり前記第1の領域と離間する第2の領域と接するドレイン電極と、前記酸化物半導体の上面の前記第1の領域と前記第2の領域の間の第3の領域に接し、前記絶縁物質を含むチャネル保護膜と、を含み、平面的にみて前記ゲート電極に重なる前記酸化物半導体膜の部分は、前記チャネル保護膜に重なる前記酸化物半導体膜の部分の一部であり、前記酸化物半導体膜のうち前記ゲート電極に重なる部分の一部を除く部分は、前記ゲート電極に重なる部分の前記一部より抵抗が低い、ことを特徴とする表示装置。21において、前記絶縁物質はシリコン酸化物である、ことを特徴とする表示装置。31または2において、前記酸化物半導体膜は、平面的にみて前記ゲート電極に重なる部分と前記第1の領域に重なる部分との間に前記第3の領域に重なる部分を有し、前記酸化物半導体膜は、平面的にみて前記ゲート電極に重なる部分と前記第2の領域に重なる部分との間に前記第3の領域に重なる部分を有する、ことを特徴とする表示装置。41から3のいずれかにおいて、前記第3の領域は、前記第1の領域と前記第2の領域とに接する、ことを特徴とする表示装置。51から4のいずれかにおいて、前記半導体膜のうち前記ゲート電極に重なる部分の一部を除く部分は、前記ゲート電極に重なる部分の前記一部より酸素含有量が低い、ことを特徴とする表示装置。6絶縁基板上にゲート電極が設けられた導電層を形成する工程と、前記導電層の上に絶縁物質を含むゲート絶縁層を形成する工程と、前記ゲート絶縁層の上に酸化物半導体層を形成する工程と、前記酸化物半導体層のうち前記ゲート電極と平面的に重なる部分の一部を除く部分の酸素を除く脱酸素工程と、前記ゲート電極の上方にある前記酸化物半導体膜を残すように前記酸化物半導体層をエッチングする工程と、前記絶縁物質を含むチャネル保護層を形成する工程と、平面的にみて前記酸化物半導体膜の上面のうち前記ゲート電極と重なる領域を含みかつ当該領域より大きい領域に接するチャネル保護膜を残すように前記チャネル保護層をエッチングする工程と、前記酸化物半導体膜の上面のうち前記チャネル保護膜に接する領域と異なる第1の領域に接するソース電極および前記チャネル保護膜に接する領域および前記第1の領域と異なる第2の領域に接するドレイン電極を形成する電極形成工程と、を含み、前記電極形成工程は、前記第1の領域と前記第2の領域の間に前記チャネル保護膜に接する領域が存在するように前記ソース電極および前記ドレイン電極を形成する、ことを特徴とする表示装置の製造方法。本発明によれば、薄膜トランジスタを構成する酸化物半導体の変質を防ぎつつ、耐圧特性も向上させた薄膜トランジスタを用いた表示装置を提供することができる。以下では、本発明の実施形態について図面に基づいて説明する。出現する構成要素のうち同一機能を有するものには同じ符号を付し、その説明を省略する。なお、以下で説明する実施形態は、IPSInPlaneSwitching方式の液晶表示装置に本発明を適用した場合の例である。本実施形態にかかる表示装置は液晶表示装置であって、アレイ基板と、当該アレイ基板と対向し、カラーフィルタが設けられたフィルタ基板と、両基板に挟まれた領域に封入された液晶材料と、アレイ基板に取付けられたドライバICと、を含んで構成される。アレイ基板及びフィルタ基板は、いずれもガラス基板などの絶縁基板に加工がされたものである。図1は、本発明の実施形態にかかる表示装置の等価回路を示す回路図である。図1に示す等価回路は、上述のアレイ基板における表示領域の一部に相当する。アレイ基板では、多数のゲート信号線GLが横方向に並んで延びており、また、多数の映像信号線DLが縦方向に並んで延びている。そして、これらゲート信号線GL及び映像信号線DLにより表示領域がマトリクス状に区画されており、その一つ一つの区画が一つの画素回路に相当する。また、各ゲート信号線GLに対応してコモン信号線CLが横方向に延びている。ゲート信号線GL及び映像信号線DLにより区画される画素回路の隅には、酸化物半導体を用いた薄膜トランジスタTFTが形成されており、そのゲート電極GTはゲート信号線GLに接続され、ドレイン電極DTは映像信号線DLに接続されている。また、各画素回路には画素電極PX及びコモン電極CTが対になって形成されており、画素電極PXは薄膜トランジスタTFTのソース電極STに接続され、コモン電極CTはコモン信号線CLに接続されている。図2は、1つの画素回路の構成の一例を示す平面図である。図2に示すように、ゲート信号線GLと映像信号線DLとが交差する箇所に対応して薄膜トランジスタTFTが存在する。薄膜トランジスタTFTは酸化物半導体膜SCと、チャネル保護膜CSチャネルエッチストッパともいうと、ゲート電極GTと、ソース電極STと、ドレイン電極DTとを有する。この薄膜トランジスタTFTは、チャネルエッチストップ構造を有する。上述の画素回路では、各画素のコモン電極CTにコモン信号線CLを介してコモン電圧を印加し、ゲート信号線GLにゲート電圧を印加することにより、画素回路の行が選択される。また、その選択のタイミングにおいて、各映像信号線DLに映像信号を供給することにより、各画素回路に含まれる画素電極PXに映像信号の電圧が印加される。これにより、画素電極PXとコモン電極CTの間に映像信号の電圧に応じた強度の横電界が発生し、この横電界の強度に応じて液晶分子の配向が決まるようになっている。薄膜トランジスタTFTの詳細について説明する。酸化物半導体膜SCは、酸化物半導体からなる。酸化物半導体とはIn、Ga、Zn、Snの少なくとも1種類の元素を含むアモルファスもしくは結晶性酸化物半導体である。酸化物半導体の例としては、In-Ga-Zn酸化物、In-Ga酸化物、In-Zn酸化物、In-Sn酸化物、Zn-Ga酸化物、Zn酸化物などがある。酸化物半導体膜SCの厚さは5nmから200nmが望ましいがその範囲を外れてもよい。ドレイン電極DTは映像信号線DLから図2の右方向に伸びており、下面が酸化物半導体膜SCに接する部分と、その部分のさらに右側にありチャネル保護膜CSの上を延びる部分とを含む。チャネル保護膜CSの上を延びる部分の先端は、酸化物半導体膜SC、チャネル保護膜CSおよびゲート電極GTと平面的に重なっている。またソース電極STは、ドレイン電極DTの先端と離れた位置であって、酸化物半導体膜SC、チャネル保護膜CSおよびゲート電極GTと平面的に重なる位置から右方向に延び、途中で上方向に屈曲して画素電極PXに接続されている。ソース電極STはチャネル保護膜CSの上を延びる部分と、その右側にあり下面が酸化物半導体膜SCに接する部分とを含む。ソース電極STのその先端は、チャネル保護膜CSの上を延びる部分に含まれる。酸化物半導体膜SCの平面的形状は矩形であり、左右方向でみて中央部の上面はチャネル保護膜CSにより覆われている。またゲート電極GTは、酸化物半導体膜SCがチャネル保護膜CSに平面的に重なる部分のうち、左端および右端から所定の間隔を置いた部分に平面的に重なるように図中上下方向に延び、その下端はゲート信号線GLに接続されている。図3は、画素回路に含まれる薄膜トランジスタTFTの断面図である。本図は、図2のA-A切断線における断面を示している。ガラス基板SUBの上には、ガラス基板SUBに接するゲート電極GTを含む導電層が設けられる。その導電層の上にはゲート絶縁層GIが設けられる。ゲート絶縁層GIは絶縁物質としてシリコン酸化膜を含んでいる。酸化物半導体膜SCはゲート絶縁層GIの上面に接し、かつゲート電極GTの上方に設けられている。チャネル保護膜CSは、酸化物半導体膜SCの上面のうちゲート電極GTに重なる領域を含みかつその領域より広い領域に接している。チャネル保護膜CSは絶縁物質として、ゲート絶縁層GIと同じシリコン酸化膜を含んでいる。酸化物半導体膜SCの上面のうちチャネル保護膜CSと接する領域の右側にあるソース電極接触領域R1はソース電極STの下面の一部に接している。酸化物半導体膜SCの上面のうちチャネル保護膜CSと接する領域の左側にあるドレイン電極接触領域R2はドレイン電極DTの下面の一部に接している。パッシベーション膜PLはソース電極ST、ドレイン電極DTおよびチャネル保護膜CSの上にあり、薄膜トランジスタTFTを覆っている。本実施形態においてはゲート絶縁層GIとチャネル保護膜CSとは同じ絶縁物質であればよく、必ずしもシリコン酸化物でなくてもよい。例えば、ゲート絶縁層GIとチャネル保護膜CSとは、シリコン窒化膜、又はシリコン酸化膜とシリコン窒化膜の積層膜、その他金属酸化膜であってもよい。ここで、酸化物半導体膜SCは、平面的に見て、ゲート電極GTと重なる部分のうち一部からなるチャネル部PCと、チャネル部PCとソース電極STとを連絡する低抵抗部PL1と、チャネル部PCとドレイン電極DTとを連絡する低抵抗部PL2とを含む。酸化物半導体膜SCの上面は、チャネル上部領域RC、ゲート上連絡領域RL1,RL2、ゲート外連絡領域RM1,2、ソース電極接触領域R1、およびドレイン電極接触領域R2を含んでいる。チャネル上部領域RCは、チャネル部PCの上面でもある。ゲート上連絡領域RL1とゲート外連絡領域RM1とソース電極接触領域R1とは低抵抗部PL1の上面でもあり、ゲート上連絡領域RL2とゲート外連絡領域RM2とドレイン電極接触領域R2とは低抵抗部PL2でもある。また、チャネル部PCは、酸化物半導体膜SCのうち、チャネル上部領域RCと平面的に重なる部分である。低抵抗部PL1は、酸化物半導体膜SCのうち、ゲート上連絡領域RL1、ゲート外連絡領域RM1、およびソース電極接触領域R1に平面的に重なる部分である。低抵抗部PL2は、酸化物半導体膜SCのうち、ゲート上連絡領域RL2、ゲート外連絡領域RM2、およびドレイン電極接触領域R2に平面的に重なる部分である。ゲート上連絡領域RL1はゲート電極GTと平面的に重なる領域であり、その左端はチャネル部PCの上面にあるチャネル上部領域RCと接している。ゲート外連絡領域RM1の左端はゲート上連絡領域RL1と接しており、右端はソース電極接触領域R1と接している。ゲート上連絡領域RL2はゲート電極GTと平面的に重なる領域であり、その右端はチャネル上部領域RCと接している。ゲート外連絡領域RM2の右端にはゲート上連絡領域RL2が接し、左端にはドレイン電極接触領域R2が接する。チャネル上部領域RC、ゲート上連絡領域RL1,RL2、およびゲート外連絡領域RM1,RM2はチャネル保護膜CSに接している。ここで、ゲート電極GTに平面的に重ならずかつチャネル保護膜CSと接する領域であるゲート外連絡領域RM1,RM2に重なる酸化物半導体膜SCの部分は低抵抗部PL1,PL2の一部となっている。仮に酸化物半導体膜SCの全てがチャネル部PCと同じ抵抗値の半導体であるとすると、本トランジスタの抵抗が大きくなり、電流が流れにくくなってしまう。なぜなら、酸化物半導体膜SCのうちゲート外連絡領域RM1,RM2、ソース電極接触領域R1、ドレイン電極接触領域R2と平面的に重なる部分の抵抗値はゲート電極GTに印加される電位ではあまり変化しないからである。よって、本実施形態にかかる薄膜トランジスタTFTでは酸素含有量の低い低抵抗部PL1,PL2を設けることで、実用に耐える抵抗の範囲に抑えている。また、ソース電極STおよびドレイン電極DTと酸化物半導体膜SCとの接触部分で電界集中を抑えることができ、オフ電流を減らし信頼性を向上させることもできる。またゲート外連絡領域RM1,RM2により薄膜トランジスタTFTの耐圧を向上しているが、そのメカニズムについては後述する。以下では上述の薄膜トランジスタTFTを製造する工程について説明する。図4A~図4Fは、図3に示す薄膜トランジスタTFTの製造工程を示す断面図である。はじめの工程では、ガラス基板SUB上に厚さ350nmのAl層と厚さ100nmのMo層を順にスパッタし、フォトリソグラフィとウェットエッチングによりゲート電極GTを形成する図4A参照。ゲート電極GTには、Al、Mo、W、Cu、Cu-Al合金、Al-Si合金、Mo-W合金などの低抵抗金属の単層、もしくはこれらの積層構造を用いてもよい。次の工程では、ゲート電極GTが形成されたガラス基板SUBの上に、ゲート絶縁層GIを構成するシリコン酸化膜を成膜する図4B参照。シリコン酸化膜はプラズマCVD装置を用いて成膜し、その成膜条件は基板温度が400°C,モノシラン流量が20sccm,N2O流量が300sccmとしている。次の工程では、酸化物半導体をスパッタリングし、酸化物半導体層SLを形成する図4C参照。酸化物半導体のスパッタリングの手法としてDCスパッタを用い、ターゲット材はIn:Ga:Zn:O=1:1:1:4の比率となる材料であり、基板温度が25°C,Ar流量が30sccm、酸素流量が15sccmとなる条件で成膜している。酸化物半導体層SLは、蒸着法、塗布法、熱CVD法により形成してもよい。次の工程では酸化物半導体層SLの上にレジストRGを塗布した後にパターニングし、レジストRGがチャネル部PCの上面に相当する部分を覆うようにする。パターニングされたレジストRGはゲート上連絡領域RL1やRL2に相当する領域を覆わない。そして、水素プラズマを当て、レジストRGで覆われてない部分の酸化物半導体層SLの酸素を抜く脱酸素工程を行う図4D参照。水素プラズマの温度は320°Cとしているが、その温度は100°C~450°Cの範囲内であればよい。酸化物半導体層SLのうちレジストRGで覆われていない部分の酸素濃度は,チャネル部PCの酸素濃度の1/2以下、望ましくは1/5以下となるように条件を調整するとよい。このとき、N2やArなどを用いたプラズマ処理により、酸化物半導体層SLにダメージを与え、その酸化物半導体層SLの酸素を抜いてもよい。脱酸素工程の後、レジストRGを除去する。なお、酸化物半導体層SL中の水素を抜くため、脱酸素工程の後でアニール処理をしてもよい。アニール処理を行う場合には、温度を100°Ckら450°Cの範囲内とし、雰囲気は、水分、窒素、大気、水素、Arなどの希ガスであることが望ましい。しかしそれらの条件を必ずしも満たしていなくてもよい。次の工程ではチャネル保護膜CSを形成するためのチャネル保護層をシリコン酸化膜で成膜する。この工程はプラズマCVD装置を用い、基板温度が150°C、モノシラン流量が5sccm,N2O流量が500sccmとなる条件で成膜している。この工程ではさらにチャネル保護層に対しフォトリソグラフィとドライエッチングを行い、チャネル保護膜CSを形成する。この工程では、チャネル保護膜CSが平面的にみて酸化物半導体膜SCのうちゲート電極GTと重なる部分と、その外側にある部分との上面に接するようにチャネル保護膜CSを形成する。さらにフォトリソグラフィとウェットエッチングにより酸化物半導体膜SCを形成する図4E参照。次の工程ではソース電極STおよびドレイン電極DTを形成するために、厚さ100nmのTiの層、厚さ450nmのAlSiの層、厚さ100nmのTiの層を順に成膜し、それらの膜にフォトリソグラフィおよびドライエッチングの処理を行いソース電極STおよびドレイン電極DTを形成する図4F参照。上述の層を成膜する代わりに、Al、Mo、W、Cu、Cu-Al合金、Al-Si合金、Mo-W合金などの低抵抗金属の単層、もしくはこれらの積層構造を成膜してもよい。次の工程では外部からの水分や不純物などの侵入を防ぐパッシベーション膜PLを構成するシリコン酸化膜をPECVD法を用いて成膜する。成膜にはプラズマCVD装置を用い、基板温度が150°C、モノシラン流量が20sccm,N2O流量が300sccmとなる条件で成膜する。さらに透明導電膜を用いて画素電極PXやコモン電極CTを形成することにより、図3に示す薄膜トランジスタTFTを含む表示装置ができあがる。ここで、チャネル保護膜CSを形成する工程で生じるピンホールPHについて説明する。図5は、薄膜トランジスタTFTの比較例を示す断面図である。図5に示す比較例では、チャネル保護膜CSはゲート電極GTの一部としか平面的に重なっていない。酸化物半導体膜SCには貫通孔が存在するため、チャネル保護膜CSのエッチングの際にゲート絶縁層GIのうちゲート電極GTの上の部分にピンホールPHが生じるこのピンホールPHによりゲート電極GTと酸化物半導体膜SCの間の耐圧能力が下がる。一方、図3に示す薄膜トランジスタTFTでは、ピンホールPHはゲート電極GTのそばには生じない。図6は、本実施形態にかかる薄膜トランジスタTFTに生じるピンホールPHを示す断面図である。平面的に見て、チャネル保護膜CSがないことでエッチングによってピンホールPHが生じ得る領域とゲート電極GTとの間にはマージンOMがあるため、ピンホールPHが生じてもゲート電極GTの影響を受けることがない。このメカニズムにより、薄膜トランジスタTFTの耐圧の低下を防ぐことができる。なお、マージンOMの幅は、必要な耐圧性能を維持できるように実験的に設定すればよい。なお、本発明の実施形態に係る液晶表示装置において、上記では液晶の駆動方式をIPS方式として説明しているが、本発明は例えばVAVerticallyAligned方式やTNTwistedNematic方式等の他の駆動方式であってもよい。図7は、本発明の実施形態にかかる他の表示装置の等価回路を示す回路図である。図7に示す等価回路は、VA方式及びTN方式の表示装置を構成するアレイ基板の等価回路である。図7に示す画素回路の構成を示す平面図である。VA方式及びTN方式の場合には、アレイ基板にコモン電極CT及びコモン信号線CLを設けずに、アレイ基板に対向する図示しない対向基板或いはカラーフィルタ基板に、コモン電極CTに相当する電極を設けている。これらの方式に本発明を適用しても、薄膜トランジスタTFTのチャネル保護膜CSとゲート電極GTの関係は変わらず、同様の効果を得ることができる。なお、本発明の実施形態を上記では液晶表示装置として説明しているが、これに限定されることはなく、同様の絶縁層や導電層の積層構造を有していれば、たとえば有機ELElectroLuminescence素子等の他の表示装置にも適用できることはいうまでもない。"