制御端子に印加される電圧に基づいて、第1の電源線から供給される電力を出力状態と非出力状態との間で切り替える第1のスイッチと、前記第1の電源線と、前記制御端子との間に接続される第1の抵抗と、前記制御端子と第2の電源線との間に、第1群のコンデンサーと第2群のコンデンサーが直列に接続されているコンデンサー分圧回路と、前記第1群のコンデンサーと並列に接続され、自素子の両端間の電位差が、予め定められた閾値以上である場合に導通状態になり、前記電位差が前記閾値未満である場合に非導通状態になる制御素子と、前記第2群のコンデンサーと並列に接続され、自スイッチの両端間を導通状態と非導通状態との間で切り替える第2のスイッチと、を備えることを特徴とするスイッチ制御回路。前記第1群のコンデンサー及び前記第2群のコンデンサーの静電容量値は、前記第2のスイッチが非導通状態である場合に、前記第1群のコンデンサーの両端間の電位差が、前記閾値未満であり、前記第2群のコンデンサーの両端間の電位差が、前記第2のスイッチの耐圧値以下である条件と、前記第2のスイッチが導通状態である場合に、前記第1群のコンデンサーの両端間の電位差が、前記閾値以上になる条件とを満たすことを特徴とする請求項1に記載のスイッチ制御回路。前記制御端子と、前記コンデンサー分圧回路及び制御素子との間に、第2の抵抗を備えることを特徴とする請求項1又は請求項2に記載のスイッチ制御回路。前記制御素子は、ツェナーダイオードであることを特徴とする請求項1から請求項3のいずれか1項に記載のスイッチ制御回路。前記制御素子は、当該制御端子が、前記第1の電源線と前記第2の電源線との間に第3群のコンデンサーと第4群のコンデンサーが直列に接続されているコンデンサー分圧回路の前記第3群のコンデンサーと前記第4群のコンデンサーとを接続する信号線に接続されているサイリスターであることを特徴とする請求項1から請求項3のいずれか1項に記載のスイッチ制御回路。複数の前記制御素子が直列に、且つ、前記第1群のコンデンサーと並列に接続されていることを特徴とする請求項1から請求項5のいずれか1項に記載のスイッチ制御回路。請求項1から請求項6のいずれか1項に記載のスイッチ制御回路を備えることを特徴とする印刷装置。しかしながら、特許文献1では、抵抗を用いた分圧回路によって、スイッチに印加される印加電圧を低減するため、スイッチがオフ状態非導通状態であっても、抵抗を介して電流が流れて、電力が消費されるという問題があった。本発明は、以上のような事情に鑑み、スイッチがオフ状態非導通状態である場合の消費電力を低減することができるスイッチ制御回路、及び印刷装置を提供することを目的とする。上述した課題を解決するために、本発明の一態様は、制御端子に印加される電圧に基づいて、第1の電源線から供給される電力を出力状態と非出力状態との間で切り替える第1のスイッチと、前記第1の電源線と、前記制御端子との間に接続される第1の抵抗と、前記制御端子と第2の電源線との間に、第1群のコンデンサーと第2群のコンデンサーが直列に接続されているコンデンサー分圧回路と、前記第1群のコンデンサーと並列に接続され、自素子の両端間の電位差が、予め定められた閾値以上である場合に導通状態になり、前記電位差が前記閾値未満である場合に非導通状態になる制御素子と、前記第2群のコンデンサーと並列に接続され、自スイッチの両端間を導通状態と非導通状態との間で切り替える第2のスイッチと、を備えることを特徴とするスイッチ制御回路である。本発明の一態様によれば、第2のスイッチが非導通状態にある場合には、コンデンサー分圧回路により分圧された電圧が制御素子に印加される。これにより、制御素子の両端間の電位差が予め定められた閾値未満となり、制御素子が非導通状態になる。コンデンサー分圧回路は、電圧を分圧するための電子素子としてコンデンサーを用いて構成されている。そのため、第2のスイッチが非導通状態にある場合には、コンデンサー分圧回路に定常的に直流電流が流れないので、消費電力を低減することができる。さらに、第2のスイッチが非導通状態にある場合には上述したように制御素子が非導通状態になり、第2のスイッチには、コンデンサー分圧回路により分圧された電圧が印加される。そのため、第2のスイッチに印加される電圧が低減されるので、第2のスイッチとして低耐圧のスイッチを用いることができ、使用する第2のスイッチの選択肢を広げることができる。また、上記のスイッチ制御回路において、前記第1群のコンデンサー及び前記第2群のコンデンサーの静電容量値は、前記第2のスイッチが非導通状態である場合に、前記第1群のコンデンサーの両端間の電位差が、前記閾値未満であり、前記第2群のコンデンサーの両端間の電位差が、前記第2のスイッチの耐圧値以下である条件と、前記第2のスイッチが導通状態である場合に、前記第1群のコンデンサーの両端間の電位差が、前記閾値以上になる条件とを満たすことを特徴とする。本発明の一態様によれば、第2のスイッチが非導通状態である場合に第1群のコンデンサーの両端間の電位差が制御素子の閾値未満となるようにすることにより、第2のスイッチが非導通状態である場合には、制御素子は非導通状態になる。また、第2のスイッチが非導通状態である場合に第2群のコンデンサーの両端間の電位差が第2のスイッチの耐圧値以下となるようにすることにより、第2のスイッチが非導通状態である場合には、第2のスイッチに印加される電圧が第2のスイッチの耐圧値以下となる。これにより、第2のスイッチが保護される。また、第2のスイッチが導通状態である場合に第1群のコンデンサーの両端間の電位差が制御素子の閾値以上になるようにすることにより、第2のスイッチが導通状態である場合には、制御素子が導通状態となり、第1のスイッチを出力状態にする。これにより、スイッチ制御回路は、第2のスイッチを保護しつつ、第1のスイッチの出力状態と非出力状態とを正しく切り替えることができる。また、上記のスイッチ制御回路は、前記制御端子と、前記コンデンサー分圧回路及び制御素子との間に、第2の抵抗を備えることを特徴とする。本発明の一態様によれば、第1の抵抗と第2の抵抗との分圧によって、第1のスイッチを出力状態に切り替える際に、第1のスイッチの制御端子に印加する電圧を制御することができる。これにより、スイッチ制御回路は、第1のスイッチの出力状態と非出力状態とを正しく切り替えることができる。また、上記のスイッチ制御回路において、前記制御素子は、ツェナーダイオードであることを特徴とする。これにより、スイッチ制御回路は、第2のスイッチが非導通状態にある場合に、簡易な回路構成によって、消費電力を低減することができる。また、上記のスイッチ制御回路において、前記制御素子は、当該制御端子が、前記第1の電源線と前記第2の電源線との間に第3群のコンデンサーと第4群のコンデンサーが直列に接続されているコンデンサー分圧回路の前記第3群のコンデンサーと前記第4群のコンデンサーとを接続する信号線に接続されているサイリスターであることを特徴とする。これにより、制御素子としてサイリスターを使用することが可能になり、スイッチ制御回路は、第2のスイッチが非導通状態にある場合に、簡易な回路構成によって、消費電力を低減することができる。また、使用する制御素子の選択肢を広げることができる。また、上記のスイッチ制御回路は、複数の前記制御素子が直列に、且つ、前記第1群のコンデンサーと並列に接続されていることを特徴とする。これにより、閾値電圧が低い制御素子を使用することができ、使用する制御素子の選択肢を広げることができる。また、本発明の一態様による印刷装置は、上記のスイッチ制御回路を備えることを特徴とする。これにより、印刷装置の非動作時の消費電力を低減させることが可能になる。以下、本発明の実施形態について、図面を参照しながら説明する。[第1の実施形態]図1は、本発明の第1の実施形態に係るスイッチ制御回路10を示す回路図である。この図において、スイッチ制御回路10は、P-FETP型チャネル電界効果トランジスター11、寄生ダイオード12、コンデンサー分圧回路13、コンデンサーC3、C4、抵抗R1、R2、ツェナーダイオードZD制御素子、及びスイッチSWを備えている。なお、スイッチ制御回路10は、電源回路21と第1の電源線VDD及び第2の電源線GNDのよって接続され、ノードDを介して外部回路20と接続されている。P-FET11第1のスイッチは、例えば、P型チャネル金属酸化膜型電界効果トランジスターであり、制御端子ゲート端子がノードCに、ソース端子が第1の電源線VDDに、ドレイン端子がノードDに、それぞれ接続されている。P-FET11は、ノードCに接続された制御端子に印加される電圧に基づいて、電源電位例えば、42Vである第1の電源線VDDから供給される電力を出力状態と非出力状態との間で切り替える。P-FET11は、ソース端子に対する制御端子ゲート端子の電位差が、閾値以下例えば、-3V以下である場合に出力状態になる。具体的には、制御端子ノードCの電位が、例えば、電源電位42Vから3V以上低下した39V以下になると、P-FET11は、オン状態出力状態になってソース端子からドレイン端子に電流を流す。また、制御端子ノードCの電位が、39Vを超えると、P-FET11はオフ状態出力状態になってソース端子からドレイン端子に流れる電流を遮断する。ノードDには、第2の電源線GNDとの間にコンデンサーC4が接続されると共に、外部回路20が接続されている。コンデンサーC4は、P-FET11の出力電圧を安定化する平滑コンデンサーであり、例えば、1000μFマイクロファラッドである。また、第1の電源線VDDとノードCとの間には、一時遅れ設定用のコンデンサーC3と抵抗R1第1の抵抗とが並列接続され、ノードCには、抵抗R2第2の抵抗を介してノードBが接続されている。ここで、コンデンサーC3の容量値は、例えば4.7μFに設定され、抵抗R1、R2は、例えば180KΩキロオーム、470KΩにそれぞれ設定されている。また、抵抗R1と抵抗R2とは、制御端子であるノードCの電位VCを制御する分圧回路として機能する。抵抗R1、R2の分圧比は、後述するスイッチSWが導通状態である場合に、制御端子であるノードCがP-FET11をオン状態出力状態にできる電位上述した39V以下になるように設定されている。具体的には、ツェナーダイオードZDのツェナー電圧Vsが、例えば、24Vであり、後述するスイッチSWが導通状態である場合に、抵抗R1、R2の分圧比は、第1の電源線VDDの電位である42Vとツェナー電圧Vs24Vの間を分圧してノードCが39V以下例えば、37Vとなるように設定される。すなわち、抵抗R1と抵抗R2とは、後述するスイッチSWが導通状態である場合に、第1の電源線VDDの電位である42Vから5V低下した37Vを、制御端子であるノードCに印加するように分圧する。また、抵抗R1、R2は、ツェナーダイオードZD制御素子、及びスイッチSWに流れる電流を制御する。コンデンサー分圧回路13は、ノードBと、グランド電位である第2の電源線GNDとの間に接続されている。コンデンサー分圧回路13は、ノードBと、グランド電位である第2の電源線GNDとの間の電位差を分圧する。コンデンサー分圧回路13は、例えば、積層コンデンサーである第1のコンデンサーC1第1群のコンデンサーと第2のコンデンサーC2第2群のコンデンサーとが直列に接続されている。第1のコンデンサーC1は、ノードBとノードAとの間に接続されている。また、第2のコンデンサーC2は、ノードAと電源線GNDとの間に接続されている。ツェナーダイオードZDから成る制御素子は、第1のコンデンサーC1と並列に接続されている。つまり、ツェナーダイオードZDは、アノード端子がノードAに接続され、カソード端子がノードBに接続されている。この制御素子ツェナーダイオードZDは、自素子の両端間の電位差が、予め定められた閾値ツェナー電圧Vs以上である場合に導通状態になり、自素子の両端間の電位差が閾値未満である場合に非導通状態になる。本実施形態では、制御素子として、例えばツェナー電圧Vsが24VのツェナーダイオードZDを使用する。スイッチSW第2のスイッチは、第2のコンデンサーC2と並列に接続されている。つまり、スイッチSWは、一端がノードAに接続され、他端が第2の電源線GNDに接続されている。スイッチSWは、自スイッチの両端間を導通状態と非導通状態との間で切り替える。スイッチSWは、例えばメカスイッチで構成される電源スイッチである。なお、スイッチSWの耐圧値Vswは、例えば、22Vである。なお、コンデンサー分圧回路13において、第1のコンデンサーC1と第2のコンデンサーC2との静電容量値は、次の3つの条件を満たして設定されることが必要である。第1の条件は、スイッチSW第2のスイッチが非導通状態である場合に、第1のコンデンサーC1の両端間の電位差が制御素子ツェナーダイオードZDの閾値未満ツェナー電圧Vs未満である。つまり、ノードBの電位VBからノードAの電位VAを差し引いた値21V:後述の式2参照がツェナーダイオードZDのツェナー電圧Vs24V未満である。第2の条件は、スイッチSW第2のスイッチ非導通状態である場合に、第2のコンデンサーC2の両端間の電位差がスイッチSW第2のスイッチの耐圧値Vsw以下である。つまり、ノードAの電位VA21V:後述の式1参照が第2のスイッチSWの耐圧値Vsw22V以下である。第3の条件は、スイッチSW第2のスイッチが導通状態である場合に、第1のコンデンサーC1の両端間の電位差がツェナーダイオードZD制御素子の閾値以上になる。つまり、ノードBの電位VBからノードAの電位VAを差し引いた値42Vから24Vの間の値である24VαがツェナーダイオードZDのツェナー電圧Vs24V以上になる。本実施形態において、第1のコンデンサーC1と第2のコンデンサーC2との静電容量値は、共に例えば0.01μFとしている。このような条件を満たすことにより、スイッチ制御回路10は、スイッチSWの耐圧を考慮して保護しつつ、P-FET11の出力状態と非出力状態とを正しく切り替えることができる。次に、本実施形態の動作について、図2を参照して説明する。図2は、本実施形態のスイッチ制御回路10の動作を示す波形図である。まず、図2に示す時刻t1以前におけるスイッチSW第2のスイッチが非導通状態である場合は、ノードBの電位VBが電源電位の42Vである。また、スイッチSWに加わる電圧、つまりノードAの電位VAは、第1のコンデンサーC1と第2のコンデンサーC2とにより分圧されるので、次式により21Vになる。ここで、式1において、変数Z1は、第1のコンデンサーC1のインピーダンス、変数Z2は、第2のコンデンサーC2のインピーダンスである。また、変数C1、C2は、それぞれ第1のコンデンサーC1及び第2のコンデンサーC2の静電容量値である。したがって、ツェナーダイオードZDに加わる電圧Vzdは、Vzd=VB-VA=42V-21V=21V2となり、ツェナー電圧Vs24V未満である。そのため、ツェナーダイオードZDは非導通状態である。また、ノードCの電位VCは42Vであるため、P-FET11はオフ状態であり、その結果、ノードDの電位VDは不定状態となっている。このように、スイッチSWが非導通状態である場合は、P-FET11はオフ状態非出力状態であり、第1の電源線VDDから供給される電力が外部回路20に出力されることはない。また、コンデンサー分圧回路13によりスイッチSWに加わる電圧が低減される。この場合、コンデンサー分圧回路13に流れる電流は生じないため、このスイッチ制御回路10における回路電流消費電力はゼロである。図2の時刻t1において、スイッチSWが非導通状態から導通状態になると、ノードAはグランドに接続されるため、ノードAの電位VAは、瞬時に21Vから0Vへ降下する。その結果、ツェナーダイオードZDの両端間の電位差、つまりノードBとノードAとの電位差42Vがツェナー電圧Vs24V以上となるため、ツェナー効果により瞬時にツェナーダイオードZDが導通状態になる。これによって、ノードBの電位VBが42Vから24Vに降下する。その後、ノードBの電位VBの降下によってノードCの電位VCが降下を始める。すなわち、一時遅れ用のコンデンサーC3の充電作用によりノードCの電位VCは、図2に示すように徐々に低下する。そして、時刻t2において、ノードCの電位VCが、42Vから3V低下した39Vに達すると、上述したように、P-FET11は、オン状態出力状態になる。その結果、ノードDの電位VDが不定状態から42Vに上昇して外部回路20に電力が供給される。その後の時刻t3において、ノードCの電位VCは、ボトム電位の37Vまで降下する。そして、時刻t4において、スイッチSWが導通状態から非導通状態になると、ノードAの電位VAは、第1及び第2のコンデンサーC1、C2の充電作用により徐々に上昇して21Vまで戻る。ノードAの電位VAの上昇により、ノードBとノードAとの電位差がツェナー電圧24V未満となると、ツェナーダイオードZDが非導通状態になる。その結果、ノードBの電位VBも42Vまで戻る。また、ノードCの電位VCは、第1及び第2のコンデンサーC1、C2よりも容量値がかなり大きいコンデンサーC1の放電作用により、ボトム電位の37VからノードA及びノードBよりもゆっくりと徐々に上昇する。時刻t5において、ノードCの電位VCが39Vに達すると、上述したように、P-FET11は、オフ状態非出力状態になる。その結果、ノードDの電位VDは、ゆっくり減少する。そして、時刻t6において、ノードDの電位VDは、不定状態に戻る。また、ノードCの電位VCも42Vに戻る。以上のように、本実施形態によれば、スイッチ制御回路10は、P-FET11第1のスイッチが、制御端子ノードCに印加される電圧に基づいて、第1の電源線VDDから供給される電力を出力状態と非出力状態との間で切り替える。抵抗R1第1の抵抗は、P-FET11の制御端子ノードCとの間に接続される。コンデンサー分圧回路13は、P-FET11の制御端子ノードCと第2の電源線GNDとの間に、第1のコンデンサーC1第1群のコンデンサーと第2のコンデンサーC2第2群のコンデンサーが直列に接続されている。ツェナーダイオードZD制御素子は、第1のコンデンサーC1と並列に接続され、自素子の両端間の電位差が予め定められた閾値Vs以上である場合に導通状態になり、自素子の両端間の電位差が閾値Vs未満である場合に非導通状態になる。スイッチSW第2のスイッチは、第2のコンデンサーC2と並列に接続され、自スイッチの両端間を導通状態と非導通状態との間で切り替える。すなわち、スイッチSWが非導通状態にある場合に、コンデンサー分圧回路10により分圧され、ツェナーダイオードZDが、非導通状態になる。つまり、コンデンサー分圧回路13は、スイッチSWが非導通状態にある場合にスイッチSWに加わる電圧を減少させる。この場合、コンデンサー分圧回路13に流れる電流が生じない。これにより、スイッチ制御回路10は、スイッチSWが非導通状態にある場合に、消費電力を低減することができる。また、スイッチSWとして低耐圧のスイッチを用いることができるので、使用するスイッチSWの選択肢を広げることができる。また、本実施形態において、第1群のコンデンサーC1及び第2群のコンデンサーC2の静電容量値は、スイッチSWが非導通状態である場合に、第1群のコンデンサーC1の両端間の電位差が、閾値Vs未満であり第1の条件、第2群のコンデンサーC2の両端間の電位差が、スイッチSWの耐圧値以下第2の条件である条件と、スイッチSWが導通状態である場合に、第1群のコンデンサーC1の両端間の電位差が、閾値Vs以上になる条件第3の条件とを満たすことを特徴とする。すなわち、スイッチSWが非導通状態である場合にコンデンサーC1の両端間の電位差がツェナーダイオードZDの閾値Vs未満となるようにすることにより、スイッチSWが非導通状態である場合には、ツェナーダイオードZDは非導通状態になる。また、スイッチSWが非導通状態である場合にコンデンサーC2の両端間の電位差がスイッチSWの耐圧値以下となるようにすることにより、スイッチSWが非導通状態である場合には、スイッチSWに印加される電圧がスイッチSWの耐圧値以下となる。これにより、スイッチSWが保護される。また、スイッチSWが導通状態である場合にコンデンサーC1の両端間の電位差がツェナーダイオードZDの閾値Vs以上になるようにすることにより、スイッチSWが導通状態である場合には、ツェナーダイオードZDが導通状態となり、P-FET11を出力状態にする。これにより、スイッチ制御回路10は、スイッチSWを保護しつつ、P-FET11の出力状態と非出力状態とを正しく切り替えることができる。また、本実施形態において、スイッチ制御回路10は、P-FET11の制御端子ノードCと、コンデンサー分圧回路13及びツェナーダイオードZDとの間に、抵抗R2第2の抵抗を備える。すなわち、抵抗R1と抵抗R2との分圧によって、P-FET11を出力状態に切り替える際に、P-FET11の制御端子に印加する電圧を制御することができる。これにより、スイッチ制御回路10は、P-FET11の出力状態と非出力状態とを正しく切り替えることができる。また、本実施形態において、制御素子は、ツェナーダイオードZDである。すなわち、制御素子としてツェナーダイオードZDを用いたので、簡易な回路構成でスイッチ制御回路10を構成することができる。これにより、スイッチ制御回路10は、スイッチSWが非導通状態にある場合に、簡易な回路構成によって、消費電力を低減することができる。[第2の実施形態]図3は、本発明の第2の実施形態に係るスイッチ制御回路10を示す回路図である。この図において、図1と共通する要素には同一の符号を付し、その説明を省略する。この図において、スイッチ制御回路10は、複数の制御素子ZD1、ZD2が直列に、且つ、第1のコンデンサーC1と並列に接続されている点が、第1の実施形態で説明した図1の回路構成と異なる。すなわち、本実施形態のスイッチ制御回路10は、図1の回路構成におけるツェナーダイオードZD制御素子を、直列接続された複数のツェナーダイオードZD1、ZD2に置き換えた構成となっている。ツェナーダイオードZD1は、カソード端子がノードBに接続され、アノード端子がツェナーダイオードZD2のカソード端子に接続されている。また、ツェナーダイオードZD2は、アノード端子がノードAに接続されている。ツェナーダイオードZD1、ZD2は、例えば、ツェナー電圧Vsが12Vであり、直列に接続されている場合、ノードBとノードAとの電位差が24V以上である場合にそれぞれ導通状態になり、ノードBとノードAとの電位差が24V未満である場合に非導通状態になる。このような回路構成においても、動作は第1の実施形態で説明した内容と同様である。本実施形態によれば、上記第1の実施形態と同等の効果を得ることができる。また、複数の制御素子ツェナーダイオードZD1、ZD2が直列に、且つ、第1のコンデンサーC1と並列に接続されるようにしたので、制御素子として、第1の実施形態より低いツェナー電圧のツェナーダイオードを用いることができ、使用する制御素子の選択肢が広がる。[第3の実施形態]図4は、本発明の第3の実施形態に係るスイッチ制御回路10を示す回路図である。この図において、図1と共通する要素には同一の符号を付し、その説明を省略する。この図において、スイッチ制御回路10は、制御素子として、アノード端子がノードBに接続されカソード端子がノードAに接続されたサイリスターSCRを用いる構成である。具体的には、スイッチ制御回路10は、P-FET11、コンデンサー分圧回路13、14、コンデンサーC3、C4、抵抗R1、R2、サイリスターSCR制御素子、及びスイッチSWを備えている。コンデンサー分圧回路14は、第1の電源線VDDと第2の電源線GNDとの間に第3のコンデンサーC5第3群のコンデンサーと第4のコンデンサーC6第4群のコンデンサーが直列に接続されている。そして、第3のコンデンサーC5と第4のコンデンサーC6とを接続する信号線であるノードEに、サイリスターSCRの制御端子が接続されている。本実施形態において、第3のコンデンサーC5と第4のコンデンサーC6との静電容量値は、共に例えば0.01μFとしている。また、第1の電源線VDDの電位が例えば42Vであり、第2の電源線GNDの電位が例えば0Vである。そのため、ノードEの電位は、常に、21Vになる。サイリスターSCR制御素子は、上述したように、アノード端子がノードBにカソード端子がノードAに接続され、さらに、制御端子がノードEに接続されている。このような回路構成においては、サイリスターSCRは、常にノードEの電位21Vが制御端子に印加されている。つまり、スイッチSW第2のスイッチが非導通状態である場合、サイリスターSCRのカソード端子ノードAと制御端子ノードEとは、等しい電位21Vとなる。そのため、サイリスターSCRは、非導通状態になる。そして、スイッチSW第2のスイッチが非導通状態から導通状態になると、サイリスターSCRは、制御端子とカソード端子ノードAとの間に電位差が生じて、導通状態になる。その他の動作は、第1の実施形態と同様である。以上のように、本実施形態によれば、コンデンサー分圧回路14は、第1の電源線VDDと第2の電源線VDDとの間に第3のコンデンサーC5第3群のコンデンサーと第4のコンデンサーC6第4群のコンデンサーが直列に接続されている。サイリスターSCR制御素子は、制御端子が、コンデンサー分圧回路14の第3のコンデンサーC5と第4のコンデンサーC6を接続する信号線ノードEに接続されている。これにより、制御素子としてサイリスターを使用することが可能になり、本実施形態におけるスイッチ制御回路10は、上記第1の実施形態と同等の効果を得ることができると共に、スイッチSW第2のスイッチが非導通状態にある場合に、簡易な回路構成によって、消費電力を低減することができる。また、使用する制御素子の選択肢を広げることができる。[第4の実施形態]第4の実施形態では、上述した各実施形態におけるスイッチ制御回路10を備えるプリンターの一例を説明する。図5は、本発明のスイッチ制御回路10を搭載したプリンターの概略構成を示すブロック図である。この図において、プリンター1印刷装置は、印刷機構部30、制御部40、パネル部60、電源挿入部70、及びAC/DC交流/直流変換器50を主なコンポーネントとして備えている。印刷機構部30は、用紙被搬送媒体を搬送し、用紙上に印刷を行う。また、制御部40は、パネル部60及び印刷機構部30を制御する。また、制御部40は、ホストコンピューター80から供給される印刷データに基づき、印刷機構部30に対して印刷を行わせる。パネル部60は、エラー表示などのプリンター1の状態や、各種印刷設定などを制御部40からの指令に基づいて表示する。AC/DC変換器50は、商用電源AC100Vから供給される交流電力に対して整流、変圧等を行う。AC/DC変換器50は、電源挿入部70に、商用電源AC100Vから変換した直流電力を電源挿入部70に供給する。電源挿入部70は、上述した各実施形態におけるスイッチ制御回路10を備えている。電源挿入部70は、スイッチ制御回路10を介して、AC/DC変換器50から供給された直流電力を、プリンター1の各部に電力を供給する。すなわち、スイッチ制御回路10は、スイッチSW第2のスイッチに対応する電源スイッチが操作されることにより、他の各部に電力を供給する。以上のように、本実施形態におけるプリンター1は、上述した実施形態におけるスイッチ制御回路10を備えている。そのため、プリンター1は、スイッチSW第2のスイッチが非導通状態、すなわち、プリンター1の電源をオフしている場合におけるプリンター1の消費電力を低減させることが可能になる。なお、本発明は、上記の各実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲で変更可能である。上記の各実施形態において、スイッチ制御回路10は、抵抗R2第2の抵抗を備える形態を説明したが、抵抗R2を省略した形態でもよい。この場合、制御端子ノードCの電位VCは、ノードBの電位VBつまりツェナー電圧Vsに相当する24Vまで低下するが、P-FET11は、上記の各実施形態と同様に動作する。また、上記の各実施形態において、第1のコンデンサーC1と第2のコンデンサーC2として積層コンデンサーを用いたが、例えばセラミックコンデンサーなどを用いてもよい。また、第1のコンデンサーC1及び第2のコンデンサーC2は、それぞれ1つのコンデンサーを用いる形態を説明したが、複数のコンデンサーを組み合わせて構成する第1群のコンデンサー及び第2群のコンデンサーとしてもよい。また、第3のコンデンサーC5及び第4のコンデンサーC6についても同様に、複数のコンデンサーを組み合わせて構成する第3群のコンデンサー及び第4群のコンデンサーとしてもよい。また、上記の各実施形態において、スイッチSW第2のスイッチとしてメカスイッチを適用する形態を説明したが、光スイッチや、トランジスターなどの電気スイッチを適用する形態であってもよい。また、上記の各実施形態において、第1のコンデンサーC1と並列に制御素子を配置し、第2のコンデンサーC2と並列にスイッチSWを配置する形態を説明したが、第1のコンデンサーC1と並列にスイッチSWを配置し、第2のコンデンサーC2と並列に制御素子を配置する形態でもよい。また、上記の第2の実施形態において、複数のツェナーダイオードZD1、ZD2を備える形態を説明したが、第3の実施形態において、複数のサイリスターを適用する形態でもよい。また、上記の第4の実施形態において、上記の各実施形態におけるスイッチ制御回路10をプリンター1に適用する形態を説明したが、これに限定されるものではない。携帯端末や携帯電話などの他の装置や電子装置に適用してもよい。