相互直列に接続される複数段{Sn}n=1、2、...、N、Nは正整数であるを含むシフトレジスタであって、前記各段Snは、ゲート信号Gを出力する第1出力端と、段搬送stagecarry信号STを出力する第2出力端と、節点Qと前記第2出力端との間に電気的に結合されるプルアップ回路と、前記節点Qに電気的に結合されるプルアップ制御回路と、節点Qと前記第1出力端との間に電気的に結合されるプルダウン回路と、前記節点Qと前記第1出力端との間に電気的に結合されるとともに、前記節点Qに電気的に結合されるゲートと、直流電圧信号VGHを受信するソースと、前記第1出力端に電気的に結合されるドレインとを有するトランジスタを含む制御回路と、を備えることを特徴とするシフトレジスタ。前記Sn段の前記プルアップ制御回路は、さらに前記節点Qと前記Sn1段の前記第2出力端に電気的に結合され、前記Sn段の前記プルダウン回路は、さらに前記Sn1段の前記第2出力端に電気的に結合されることを特徴とする請求項1に記載のシフトレジスタ。前記プルアップ回路は、前記節点Qに電気的に結合されるゲートと、複数の制御信号HCjj=1、2、...、M、Mは正整数であるのうちのいずれかを受信するソースと、前記第2出力端に電気的に結合されるドレインとを有するトランジスタT21を含むことを特徴とする請求項2に記載のシフトレジスタ。前記プルアップ回路は、さらに前記トランジスタT21における前記ゲートと前記ドレインとの間に電気的に結合されるコンデンサを含むことを特徴とする請求項3に記載のシフトレジスタ。前記プルアップ制御回路は、ゲートと、前記Sn1段の前記第2出力端に電気的に結合され、その中から前記段搬送信号STを受信するソースと、前記入力節点Qに電気的に結合されるドレインとを有する第1トランジスタT11と、前記Sn1段の前記節点Qに電気的に結合されるゲートと、複数の制御信号HCjのうちのいずれかを受信するソースと、前記第1トランジスタT11の前記ゲートに電気的に結合されるドレインとを有する第2トランジスタT12と、を含むことを特徴とする請求項3に記載のシフトレジスタ。前記プルダウン回路は、第1プルダウン制御回路と第2プルダウン制御回路を有するプルダウン制御回路を含み、それぞれの前記第1プルダウン制御回路と第2プルダウン制御回路は、第1クロック信号LC1または第2クロック信号LC2を受信するゲートと、前記ゲートに電気的に結合されるソースと、ドレインと、を有する第1トランジスタT51T61と、前記節点Qに電気的に結合されるゲートと、前記第1トランジスタT51T61の前記ドレインに電気的に結合されるソースと、供給電圧VSSを受けるドレインとを有する第2トランジスタT52T62と、前記第1トランジスタT51T61の前記ドレインに電気的に結合されるゲートと、前記第1トランジスタT51T61の前記ソースに電気的に結合されるソースと、節点PKに電気的に結合されるドレインとを有する第3トランジスタT53T63と、前記節点Qに電気的に結合されるゲートと、前記第3トランジスタT53T63の前記ドレインに電気的に結合されるソースと、供給電圧VSSを受けるドレインとを有する第4トランジスタT54T64と、を含むことを特徴とする請求項5に記載のシフトレジスタ。前記プルダウン回路は、さらに第1プルダウン回路と第2プルダウン回路を含み、そのうち、前記第1プルダウン回路は、前記第1プルダウン制御回路の前記節点Pに電気的に結合されるゲートと、前記節点Qに電気的に結合されるソースと、前記第1出力端に電気的に結合されるドレインとを有する第1トランジスタT31と、前記第1プルダウン制御回路の前記節点Pに電気的に結合されるゲートと、前記第1出力端に電気的に結合されるソースと、前記供給電圧VSSを受けるドレインとを有する第2トランジスタT32と、を含み、前記第2プルダウン回路は、前記第2プルダウン制御回路の前記節点Kに電気的に結合されるゲートと、前記節点Qに電気的に結合されるソースと、前記第1出力端に電気的に結合されるドレインとを有する第1トランジスタT41と、前記第2プルダウン制御回路の前記節点Kに電気的に結合されるゲートと、前記第1出力端に電気的に結合されるソースと、前記供給電圧VSSを受けるドレインとを有する第2トランジスタT42と、前記Sn1段の前記第2出力端に電気的に結合されるゲートと、前記節点Qに電気的に結合されるソースと、前記供給電圧VSSを受けるドレインを有する第3トランジスタT43と、前記Sn1段の前記第2出力端に電気的に結合されるゲートと、前記第1出力端に電気的に結合されるソースと、前記供給電圧VSSを受けるドレインとを有する第4トランジスタT44と、を含むことを特徴とする請求項6に記載のシフトレジスタ。液晶ディスプレイLCDであって、マトリクス状を形成する複数の画素を有する液晶パネルと、行方向に沿って配置され、各二本の隣接する線が一画素行を定義する複数の走査線と、複数のゲート信号を発生して前記複数の画素を駆動するように構成され、相互直列に接続される複数段{Sn}n=1、2、...、N、Nは正整数であるを有するシフトレジスタを含むゲートドライバと、を含み、そのうち、各段Snは、対応するゲートラインに電気的に結合され、ゲート信号Gを出力する第1出力端と、段搬送信号STを出力する第2出力端と、節点Qと前記第2出力端との間に電気的に結合されるプルアップ回路と、前記節点Qに電気的に結合されるプルアップ制御回路と、前記節点Qと前記第1出力端との間に電気的に結合されるプルダウン回路と、前記節点Qと前記第1出力端との間に電気的に結合され、前記節点Qに電気的に結合されるゲートと、直流電圧信号VGHを受信するソースと、前記第1出力端に電気的に結合されるドレインとを有するトランジスタを含む制御回路と、を含むことを特徴とする液晶ディスプレイLCD。前記Sn段の前記プルアップ制御回路は、さらに前記節点Qと前記Sn1段の前記第2出力端とに電気的に結合され、前記Sn段の前記プルダウン回路は、さらに前記Sn1段の前記第2出力端に電気的に結合されることを特徴とする請求項8に記載の液晶ディスプレイ。前記プルアップ回路は、前記節点Qに電気的に結合されるゲートと、複数の制御信号HCjj=1、2、...、M、Mは正整数であるのうちのいずれかを受信するソースと、前記第2出力端に電気的に結合されるドレインとを有するトランジスタT21を含むことを特徴とする請求項9に記載の液晶ディスプレイ。前記プルアップ回路は、さらに前記トランジスタT21における前記ゲートと前記ドレインとの間に電気的に結合されるコンデンサを含むことを特徴とする請求項10に記載の液晶ディスプレイ。前記プルアップ制御回路は、ゲートと、前記Sn1段の前記第2出力端に電気的に結合され、その中から前記段搬送信号STを受信するソースと、前記入力節点Qに電気的に結合されるドレインとを有する第1トランジスタT11と、前記Sn1段の前記節点Qに電気的に結合されるゲートと、複数の制御信号HCjのうちのいずれかを受信するソースと、前記第1トランジスタT11の前記ゲートに電気的に結合されるドレインとを有する第2トランジスタT12と、を含むことを特徴とする請求項10に記載の液晶ディスプレイ。前記プルダウン回路は、第1プルダウン制御回路および第2プルダウン制御回路を有するプルダウン制御回路を含み、それぞれの前記第1プルダウン制御回路および前記第2プルダウン制御回路は、第1クロック信号LC1または第2クロック信号LC2を受信するゲートと、前記ゲートに電気的に結合されるソースと、ドレインとを有する第1トランジスタT51T61と、前記節点Qに電気的に結合されるゲートと、前記第1トランジスタT51T61の前記ドレインに電気的に結合されるソースと、供給電圧VSSを受けるドレインを有する第2トランジスタT52T62と、前記第1トランジスタT51T61の前記ドレインに電気的に結合されるゲートと、前記第1トランジスタT51T61の前記ソースに電気的に結合されるソースと、節点PKに電気的に結合されるドレインとを有する第3トランジスタT53T63と、前記節点Qに電気的に結合されるゲートと、前記第3トランジスタT53T63の前記ドレインに電気的に結合されるソースと、供給電圧VSSを受けるドレインを有する第4トランジスタT54T64と、を含むことを特徴とする請求項12に記載の液晶ディスプレイ。前記プルダウン回路は、さらに第1プルダウン回路および第2プルダウン回路を含み、前記第1プルダウン回路は、前記第1プルダウン制御回路の前記節点Pに電気的に結合されるゲートと、前記節点Qに電気的に結合されるソースと、前記第1出力端に電気的に結合されるドレインとを有する第1トランジスタT31と、前記第1プルダウン制御回路の前記節点Pに電気的に結合されるゲートと、前記第1出力端に電気的に結合されるソースと、前記供給電圧VSSを受けるドレインとを有する第2トランジスタT32と、を含み、前記第2プルダウン回路は、前記第2プルダウン制御回路の前記節点Kに電気的に結合されるゲートと、前記節点Qに電気的に結合されるソースと、前記第1出力端に電気的に結合されるドレインとを有する第1トランジスタT41と、前記第2プルダウン制御回路の前記節点Kに電気的に結合されるゲートと、前記第1出力端に電気的に結合されるソースと、前記供給電圧VSSを受けるドレインとを有する第2トランジスタT42と、前記Sn1段の前記第2出力端に電気的に結合されるゲートと、前記節点Qに電気的に結合されるソースと、前記供給電圧VSSを受けるドレインとを有する第3トランジスタT43と、前記Sn1段の前記第2出力端に電気的に結合されるゲートと、前記第1出力端に電気的に結合されるソースと、前記供給電圧VSSを受けるドレインとを有する第4トランジスタT44と、を含むことを特徴とする請求項13に記載の液晶ディスプレイ。液晶パネル、これらの走査線および前記ゲートドライバはいずれもガラス基板上に形成され、これらの段{Sn}を前記液晶パネルの少なくとも片側に位置させることを特徴とする請求項8に記載の液晶ディスプレイ。本発明は、低電力消費のシフトレジスタを提供する。本発明の一つの態様は、シフトレジスタに関する。一実施例において、シフトレジスタは複数段{Sn}n=1、2、、、、N、Nは正整数であるを含む。それぞれの段は、ゲート信号を出力するための第1出力端、段搬送信号を出力するための第2出力端、一節点と第2出力端の間に電気的に結合されるプルアップ回路、節点に電気的に結合されるプルアップ制御回路、節点と第1出力端の間に電気的に結合されるプルダウン回路、節点とプルダウン回路の間に電気的に結合されるプルダウン制御回路、および節点と第1出力端の間に電気的に結合される制御回路を含む。制御回路は、節点に電気的に結合されるゲート、直流電圧信号を受信するためのソースおよび第1出力端に電気的に結合されるドレインを有するトランジスタを含む。Sn段のプルアップ制御回路は、さらに節点とSn1段の第2出力端に電気的に結合され、Sn段のプルダウン回路は、さらにSn1の第2出力端に電気的に結合される。一実施例において、プルアップ回路は、節点に電気的に結合されるゲート、複数の制御信号HCjj=1、2、、、、M、Mは正整数であるのうちのいずれかを受信するためのソースおよび第2出力端に電気的に結合されるドレインを有するトランジスタを含む。プルアップ回路は、さらにトランジスタのゲートとドレインの間に電気的に結合されるコンデンサを含む。一実施例において、プルアップ制御回路は、第1トランジスタと第2トランジスタを含む。第1トランジスタは、ゲート、Sn1段の第2出力端に電気的に結合され、その中から段搬送信号を受信するためのソースおよび入力節点に電気的に結合されるドレインを有する。第2トランジスタは、Sn1段の節点に電気的に結合されるゲート、複数の制御信号HCjのうちのいずれかを受信するためのソースおよび第1トランジスタのゲートに電気的に結合されるドレインを有する。一実施例において、プルダウン制御回路は、第1プルダウン制御回路と第2プルダウン制御回路を含む。それぞれの第1プルダウン制御回路と第2プルダウン制御回路は、いずれも第1トランジスタ、第2トランジスタ、第3トランジスタおよび第4トランジスタを有する。第1トランジスタは、第1クロック信号または第2クロック信号を受信するためのゲート、ゲートに電気的に結合されるソースおよびドレインを有する。第2トランジスタは、節点に電気的に結合されるゲート、第1トランジスタのドレインに電気的に結合されるソースおよび供給電圧を受け取るためのドレインを有する。第3トランジスタは、第1トランジスタのドレインに電気的に結合されるゲート、第1トランジスタのソースに電気的に結合されるソースおよび節点に電気的に結合されるドレインを有する。第4トランジスタは、節点に電気的に結合されるゲート、第3トランジスタのドレインに電気的に結合されるソースおよび供給電圧を受け取るためのドレインを有する。一実施例において、プルダウン回路は、第1プルダウン回路と第2プルダウン回路を含む。第1プルダウン回路は、第1トランジスタと第2トランジスタを含む。第1トランジスタは、第1プルダウン制御回路の節点に電気的に結合されるゲート、節点に電気的に結合されるソースおよび第1出力端に電気的に結合されるドレインを有する。第2トランジスタは、第1プルダウン制御回路の節点に電気的に結合されるゲート、第1出力端に電気的に結合されるソースおよび供給電圧を受け取るためのドレインを有する。第2プルダウン回路は、第1トランジスタ、第2トランジスタ、第3トランジスタおよび第4トランジスタを含む。第1トランジスタは、第2プルダウン制御回路の節点に電気的に結合されるゲート、節点に電気的に結合されるソースおよび第1出力端に電気的に結合されるドレインを有する。第2トランジスタは、第2プルダウン制御回路の節点に電気的に結合されるゲート、第1出力端に電気的に結合されるソースおよび供給電圧を受け取るためのドレインを有する。第3トランジスタは、Sn1段の第2出力端に電気的に結合されるゲート、節点に電気的に結合されるソースおよび供給電圧を受け取るためのドレインを有する。第4トランジスタは、Sn1段の第2出力端に電気的に結合されるゲート、第1出力端に電気的に結合されるソースおよび供給電圧を受け取るためのドレインを有する。本発明のもう一つの態様は、液晶パネルと複数の走査線およびゲートドライバを含む液晶ディスプレイLCDに関する。液晶パネルは、空間的に配置されマトリクス状を形成する複数の画素を有する。走査線は、行方向に沿って空間的に配置され、そのうち、それぞれ二本の隣接する走査線は一画素行を定義する。ゲートドライバは、複数のゲート信号を発生することにより、画素を駆動する。ゲートドライバは、相互直列に接続される複数段{Sn}n=1、2、、、、N、Nは正整数であるを有するシフトレジスタを含む。それぞれの段は、第1出力端、第2出力端、プルアップ回路、プルアップ制御回路、プルダウン回路および制御回路を含む。第1出力端は、対応するゲートラインに電気的に結合され、さらに、ゲート信号を出力する。第2出力端は、段搬送信号を出力するのに用いられる。プルアップ回路は、節点と第2出力端の間に電気的に結合される。プルアップ制御回路は、節点に電気的に結合される。プルダウン回路は、節点と第1出力端の間に電気的に結合される。プルダウン制御回路は、節点とプルダウン回路の間に電気的に結合される。制御回路は、節点と第1出力端の間に電気的に結合される。制御回路は、節点に電気的に結合されるゲート、DC電圧信号を受信するためのソースおよび第1出力端に電気的に結合されるドレインを有するトランジスタを含む。Sn段のプルアップ制御回路は、さらに節点およびSn-1段の第2出力端に電気的に結合され、Sn段のプルダウン回路は、さらにSn1段の第2出力端に電気的に結合される。一実施例において、プルアップ回路は、節点に電気的に結合されるゲート、複数の制御信号HCjj=1、2、、、、M、Mは正整数であるのうちのいずれかを受信するためのソースおよび第2出力端に電気的に結合されるドレインを有するトランジスタを含む。プルアップ回路は、さらにトランジスタにおけるゲートとドレインに電気的に結合されるコンデンサを含む。一実施例において、プルアップ制御回路は、第1トランジスタと第2トランジスタを含む。第1トランジスタは、ゲート、Sn1段の第2出力端に電気的に結合され、段搬送信号を受信するソースおよび入力節点に電気的に結合されるドレインを有する。第2トランジスタは、Sn1段の節点に電気的に結合されるゲ―ト、複数の制御信号HCjのうちのいずれかを受信するためのソースおよび第1トランジスタのゲートに電気的に結合されるドレインを有する。一実施例において、プルダウン制御回路は、第1プルダウン制御回路と第2プルダウン制御回路を含む。それぞれの第1プルダウン制御回路と第2プルダウン制御回路は、第1トランジスタ、第2トランジスタ、第3トランジスタおよび第4トランジスタを有する。第1トランジスタは、第1クロック信号または第2クロック信号を受信するためのゲート、ゲートに電気的に結合されるソースおよびドレインを有する。第2トランジスタは、節点に電気的に結合されるゲート、第1トランジスタのドレインに電気的に結合されるソースおよび供給電圧を受け取るためのドレインを有する。第3トランジスタは、第1トランジスタのドレインに電気的に結合されるゲート、第1トランジスタのソースに電気的に結合されるソースおよび節点に電気的に結合されるドレインを有する。第4トランジスタは、節点に電気的に結合されるゲート、第3トランジスタのドレインに電気的に結合されるソースおよび供給電圧を受け取るためのドレインを有する。一実施例において、プルダウン回路は、第1プルダウン回路と第2プルダウン回路を含む。第1プルダウン回路は、第1トランジスタと第2トランジスタを含む。第1トランジスタは、第1プルダウン制御回路の節点に電気的に結合されるゲート、節点に電気的に結合されるソースおよび第1出力端に電気的に結合されるドレインを有する。第2トランジスタは、第1プルダウン制御回路の節点に電気的に結合されるゲート、第1出力端に電気的に結合されるソースおよび供給電圧を受け取るためのドレインを有する。第2プルダウン回路は、第1トランジスタ、第2トランジスタ、第3トランジスタおよび第4トランジスタを含む。第1トランジスタは、第2プルダウン制御回路の節点に電気的に結合されるゲート、節点に電気的に結合されるソースおよび第1出力端に電気的に結合されるドレインを有する。第2トランジスタは、第2プルダウン制御回路の節点に電気的に結合されるゲート、第1出力端に電気的に結合されるソースおよび供給電圧を受け取るためのドレインを有する。第3トランジスタは、Sn1段の第2出力端に電気的に結合されるゲート、節点に電気的に結合されるソースおよび供給電圧を受け取るためのドレインを有する。第4トランジスタは、Sn1段の第2出力端に電気的に結合されるゲート、第1出力端に電気的に結合されるソースおよび供給電圧を受け取るためのドレインを有する。一実施例において、液晶パネル、走査線およびゲートドライバはいずれもガラス基板上に形成され、これらの段{Sn}を前記液晶パネルの少なくとも片側に配置させる。しかしながら、上記本発明の各態様とその他の態様に関しては、下記各実施形態とそれに対応する図面に合わせて詳しく説明する。本発明の説明がより詳しく完璧であり、当該技術を熟知する者ならその中の相違と変化をより理解するようにさせるため、以下に示す実施例を参照することが出来る。下記段落では、本発明の各種実施形態に対して詳細に説明する。添付の図面において、同じ符号は同様または類似の素子を代表する。なお、実施形態と請求項において、本文に冠詞に対する特別な限定がない限り、一と前記は一般的に一個または複数を指す。また、実施形態と請求項において、本文に特別な限定がない限り、言及する...においても...の中でと...上にの意味を含む。本発明の説明がより詳しく完備であるように、添付の図面および下記に示す各種実施例を参照することができ、図面における同じ符号は同様または類似の素子を代表する。一方、本発明に対する余計な制約を避けるために、公知の素子とステップは実施例において記載しない。本文で使用する約、大体またはおよそは、一般的に数値の誤差または範囲が20以内であることを指し、10以内であることが好ましく、5以内であることがより好ましい。本文において明確な説明がない限り、言及される数値はいずれも近似値、すなわち、約、大体またはおよそに示すような誤差または範囲と見なす。しかしながら、本文で使用する含む、含んで、有するおよび類似の語彙はいずれも制約のない接続語と認定される。例えば、含むは素子、成分またはステップの組み合わせにおいて、請求項に記載されていない素子、成分またはステップを除外しないことを示す。以下、本発明の実施形態およびそれに対応する図1~5に対して、詳しく説明する。本開示の目的により、より具体的且つ幅広く本発明の一種の態様を説明し、すなわち、シフトレジスタおよびシフトレジスタを用いる液晶ディスプレイLCDに対して説明する。図1は本発明の一実施例によるシフトレジスタ100のブロック図またはGOAレイアウト設計を示す。シフトレジスタ100は、相互直列に接続される複数段{Sn}n=1、2、、、、N、Nは正整数であるを含む。これらの複数段{Sn}はガラス基板図示せず上に配置形成される。図1に示すような一実施例において、シフトレジスタ100における四つの段Sn、Sn1、Sn2、およびSn3のみを示す。それぞれのSnは、ゲート信号Gを出力するための第1出力端111および段搬送stagecarry信号STを出力するための第2出力端112を有する。それぞれの段Snの第1出力端は、LCDパネル図示せずの対応するゲートラインに電気的に結合され、よってゲート駆動信号を出力する。それぞれの段Snは、また、対応する一個または複数の制御クロック信号を受信するための複数の出力端、例えば、LC1、LC2、HC1、HC2、HC3、HC4および供給電圧VSSを有する。さらに、それぞれの段Snは、プルアップ制御回路130、プルアップ回路120、プルダウン制御回路150、プルダウン回路140および制御回路を有し、そのうち、制御回路は互いに隣接するガラス基板上に形成されるトランジスタT22を含む。それぞれの段Snにおいて、プルアップ回路120は、節点Qと第2出力端112の間に電気的に結合される。プルアップ制御回路130は、節点Qを介してプルアップ回路120に電気的に結合される。プルダウン回路140は、節点Qと第1出力端111の間に電気的に結合される。プルダウン制御回路150は、節点Qとプルダウン回路140の間に電気的に結合される。プルアップ回路120は、対応する制御クロック信号HC1、HC2、HC3またはHC4を受信するのに用いられる。例えば、Sn段、Sn1段、Sn2段およびSn3段におけるプルアップ回路120は、図1に示すように、それぞれ制御クロック信号HC1、HC2、HC3およびHC4を受信する。プルダウン制御回路150は、また制御クロック信号LC1とLC2を受信するのに用いられる。トランジスタT22は、節点Qに電気的に結合されるゲート、直流電圧信号VGHを受信するためのソースおよび第1出力端111に電気的に結合されるドレインを有する。さらに、Sn段のプルアップ制御回路130は、また前の段Sn-1段の節点Qと第2出力端112に電気的に結合される。Sn段のプルダウン回路140は、次の段Sn1段の第2出力端112に電気的に結合される。図2は本発明の一実施例によるシフトレジスタ100のSn段の回路図である。プルアップ回路120は、節点Qに電気的に結合されるゲート、制御信号HC1を受信するためのソースおよび第2出力端112に電気的に結合されるドレインを有するトランジスタT21を含む。プルアップ回路120は、さらにトランジスタT21のゲートとドレインの間に電気的に結合されるコンデンサCを含む。プルアップ制御回路130は、第1トランジスタT11および第2トランジスタT12を含む。第1トランジスタT11は、ゲ―ト、Sn1段の第2出力端112に電気的に結合され、段搬送信号STを受信するのに用いられるソースおよび節点Qに電気的に結合されるドレインを有する。第2トランジスタT12は、Sn-1段の節点Qに電気的に結合されるゲート、制御信号HC4を受信するためのソースおよび第1トランジスタT11におけるゲートに電気的に結合されるドレインを有する。プルダウン制御回路140は、第1プルダウン制御回路141および第2プルダウン制御回路142を含む。第1プルダウン制御回路141は、第1トランジスタT51、第2トランジスタT52、第3トランジスタT53および第4トランジスタT54を有する。第1トランジスタT51は、第1クロック信号LC1を受信するためのゲート、ゲートに電気的に結合されるソースおよびドレインを有する。第2トランジスタT52は、前記節点Qに電気的に結合されるゲート、第1トランジスタT51のドレインに電気的に結合されるソースおよび供給電圧VSSを受け取るためのドレインを有する。第3トランジスタT53は、第1トランジスタT51のドレインに電気的に結合されるゲート、第1トランジスタT51のソースに電気的に結合されるソースおよび節点Pに電気的に結合されるドレインを有する。第4トランジスタT54は、節点Qに電気的に結合されるゲート、第3トランジスタT53のドレインに電気的に結合されるソースおよび供給電圧VSSを受け取るためのドレインを有する。第2プルダウン制御回路142は、第1トランジスタT61、第2トランジスタT62、第3トランジスタT63および第4トランジスタT64を有する。第1トランジスタT61は、第2クロック信号LC2を受信するためのゲート、ゲートに電気的に結合されるソースおよびドレインを有する。第2トランジスタT62は、節点Qに電気的に結合されるゲート、第1トランジスタT61のドレインに電気的に結合されるソースおよび供給電圧VSSを受け取るためのドレインを有する。第3トランジスタT63は、第1トランジスタT61のドレインに電気的に結合されるゲート、第1トランジスタT61のソースに電気的に結合されるソースおよび節点Kに電気的に結合されるドレインを有する。第4トランジスタT64は、節点Qに電気的に結合されるゲート、第3トランジスタT63のドレインに電気的に結合されるソースおよび供給電圧VSSを受け取るためのドレインを有する。プルダウン回路150は、第1プルダウン回路151および第2プルダウン回路152を含む。第1プルダウン回路151は、第1トランジスタT31および第2トランジスタT32を含む。第1トランジスタT31は、第1プルダウン制御回路の節点Pに電気的に結合されるゲート、節点Qに電気的に結合されるソースおよび第1出力端に電気的に結合されるドレインを有する。第2トランジスタT32は、第1プルダウン制御回路の節点Pに電気的に結合されるゲート、第1出力端に電気的に結合されるソースおよび供給電圧VSSを受け取るためのドレインを有する。第2プルダウン回路152は、第1トランジスタT41、第2トランジスタT42、第3トランジスタT43および第4トランジスタT44を有する。第1トランジスタT41は、第2プルダウン制御回路の節点Kに電気的に結合されるゲート、節点Qに電気的に結合されるソースおよび第1出力端に電気的に結合されるドレインを有する。第2トランジスタT42は、第2プルダウン制御回路の節点Kに電気的に結合されるゲート、第1出力端に電気的に結合されるソースおよび供給電圧VSSを受け取るためのドレインを有する。第3トランジスタT43は、Sn1段の第2出力端に電気的に結合されるゲート、節点Qに電気的に結合されるソースおよび供給電圧VSSを受け取るためのドレインを有する。第4トランジスタT44は、Sn1段の第2出力端に電気的に結合されるゲート、第1出力端に電気的に結合されるソースおよび供給電圧VSSを受け取るためのドレインを有する。トランジスタT22は、節点Qに電気的に結合されるゲート、DC電源に電気的に結合され、高電圧DC信号VGHを受信するソースおよび第1出力端111に電気的に結合され、ゲート信号を対応するゲートラインに出力し、さらにゲートラインと関係する画素を駆動するドレインを有する。上記に開示されたトランジスタは、トランジスタT22を含む薄膜トランジスタTFTSであるが、さらに好適な選択は非晶質シリコン薄膜トランジスタaSiTFTsを用いることである。図1と図2に示すシフトレジスタの配置構造において、プルアップ回路120のトランジスタT21は、隣接する段の負荷電位を引き上げるのに用いられる。従って、トランジスタT21のチャンネル幅を非常に狭く設計することにより、その動的電力消費を無視できるほど小さくさせることができる。また、トランジスタT22の入力信号は直流電圧信号であるため、動的電力消費を発生することはない。そのため、シフトレジスタの全部電力消費は実質的且つ有効的に減少される。図3は、図1と図2に示すシフトレジスタの運転における第2段S2の信号の波形図を示す。一定時間P1内において、第1段S1の節点Qにおける電圧電位は高電圧レベルにあり、且つトランジスタT12は応答可能に作動される。従って、トランジスタT11のゲートは第1クロック信号HC1により充電され、作動される。このようにして、節点Qは互いに隣接する前の段S1の段搬送信号STにより充電される。節点Q上の電圧がハイレベルに充電プルアップされる時、トランジスタT12とトランジスタT22は作動し始める。しかしながら、一定時間P1内において、第2クロック信号HC2は低電圧レベルVGLにあるトランジスタT21のドレインに結合されるため、段搬送信号STを出力しない。トランジスタT22に対して、電流はトランジスタT22のドレインからソースへ流れ、走査線Gに対する充電を行い、そのうち、ドレインは直流電圧信号VGHの高電圧レベルに電気的に接続され、ソースは第1出力端に電気的に結合される。一定時間P2内において、第1クロック信号HC1が低電圧レベルにある時、トランジスタT11はオフされ、節点Qは浮動状態になる。一方、トランジスタT21とトランジスタT22は作動状態を維持する。第2クロック信号HC2が高電圧レベルVGHにある時、段搬送信号STはトランジスタT21によって出力される。段搬送信号STは、コンデンサCに結合され、交互に節点Qをより高い電圧レベルまで充電する。そのため、節点Q上の波形は二段階で上昇される。節点Q上の電圧がより高い電圧レベルにある時、トランジスタT22から流れる出力される電流は一定時間P1内における電流よりも大きい。そのため、第1出力端Gにおける出力電圧はさらに高くなる。一定時間P3内において、第3クロック信号HC3が高電圧レベルVGHにある時、次の段S3における段搬送信号STの出力があり、トランジスタT43によって、節点Q上の電圧レベルを基準電圧VSSまで引き下ろす。一方、段搬送信号STは、トランジスタT44を通じて、走査線G上の電圧レベルを基準電圧VSSまで引き下ろす。この場合、節点PKは節点QGを調整する電圧レベルにおいて、非常に重要な役割を果たす。一般的に、節点QGの電圧レベルはトランジスタT31T32T41T42を通じて基準電圧VSSに調整される。しかしながら、この段の出力端が節点Qとして作用する場合、節点PKは基準電圧VSSまでに引き下ろされ、調整回路をオフさせる。以上開示された操作原理はシフトレジスタにおける他の段にも適用される。図4は、図1および図2に示すシフトレジスタにおいて、それぞれSn段、Sn1段およびSn2段により発生される出力信号G、GおよびGを示すシミュレーション波形図である。図5は、シフトレジスタが約100°Cの状態で72時間経った後、そのSn段における出力信号のRAテストを行った結果、GとG‘はそれぞれRAテスト後の初期出力信号と段出力信号に対応することを示す。本発明によれば、RAテスト後に表示された段出力信号G’はRAテスト後の初期出力信号Gとほぼ同じく、これは前記シフトレジスタは信頼性が非常に高く安定しており、その消費する電力も非常に低いということを示す。本発明のもう一つの態様は、上記の開示されたシフトレジスタを用いたLCDに関する。一実施例において、LCDは液晶パネル、複数の走査線およびゲートドライバを含む。液晶パネルは、複数の画素を有し、且つ、空間的に配置されマトリクス状を形成する。複数の走査線は、行方向に沿って空間的に配置され、それぞれ二本の隣接する走査線は一画素行を定義する。ゲートドライバは、複数のゲート信号を発生することにより画素を駆動する。ゲートドライバは、相互直列に接続される複数段{Sn}を有するシフトレジスタを含む。それぞれの段Snの出力端は、対応するゲートラインに電気的に結合され、さらに、ゲート信号Gを出力する。一実施例において、液晶パネル、走査線およびゲートドライバはいずれもガラス基板上に形成され、複数段{Sn}は液晶パネルの片側または液晶パネルの両側に配置されるようにする。従って、GOA設計構造を簡単にしただけではなく、LCDパネルの製造コストを削減させた。さらに、電力消費をさらに下げるとともに、LCDパネルの操作における信頼性を向上することができる。要するに、本発明はシフトレジスタおよびそれを用いるLCDを開示する。シフトレジスタは、相互直列に接続される複数段を有する。それぞれの段は、直流電圧信号により駆動され、さらに動的電力消費を削減し、操作における信頼性を向上させる薄膜トランジスタを用いる。上記の本発明の典型的な実施形態に対する説明は単に図面と文字により本発明を説明するためであり、本発明を徹底的に説明するためまたは本発明を完全に開示の形態に限定するためではない。上記の教示された内容から、各種修正と改良をすることが出来る。ここで選択された具体的実施形態及びその説明は、本発明の原理と実際の応用を解釈するためであり、よって当該技術分野における一般的な知識を有する他の者に対して、本発明とその各種具体的実施形態を利用するとともに、各種具体的実施形態によって最適な特定の使用方式を考えさせようとしている。本発明を維持し、その精神および範囲を逸脱しない限り、当該技術には一般的な知識者がその他の具体的実施形態を発見することも可能であり。従って、本発明の範囲は上記の請求項により定義されるものであり、上記に例示された具体的実施形態の説明により定義されるものではない。