"撮像素子から出力された撮像信号を処理する画像処理装置であって、前記撮像信号に含まれる一連の画像の各々が注目画像として入力されたときに当該注目画像を構成する複数の画素の各々を注目画素として選択し、当該注目画像から抽出された複数の面内画素パターンの各々と当該注目画素との間の相関を表す面内相関評価値を算出するとともに、前記面内相関評価値に基づいて前記複数の面内画素パターンの中から当該注目画素と最も相関が高い面内画素加算パターンを検出する主面内パターン検出部と、前記注目画像内において前記面内画素加算パターンの周辺に位置する複数の補助面内画素パターンを抽出し、当該抽出された複数の補助面内画素パターンの各々と当該注目画素との間の相関を表す補助面内相関評価値を算出するとともに、前記補助面内相関評価値に基づいて前記複数の補助面内画素パターンの中から当該注目画素と最も相関が高い補助面内画素加算パターンを検出する補助面内パターン検出部と、前記一連の画像のうち当該注目画像に対して時間的に隣接する参照画像から抽出された複数の参照画素パターンの各々と当該注目画素との間の相関を表す面間相関評価値を算出するとともに、前記面間相関評価値に基づいて前記複数の参照画素パターンの中から当該注目画素と最も相関が高い主参照画素加算パターンを検出する主参照パターン検出部と、前記注目画素が選択される毎に、前記面内画素加算パターンの画素と前記主参照画素加算パターンの画素と前記補助面内画素加算パターンの画素とを加算して補正画素を生成する画素加算部とを備えることを特徴とする画像処理装置。請求項1記載の画像処理装置であって、前記複数の面内画素パターンの各々は、当該注目画素と当該注目画素を中心とする周辺画素とからなり、前記主面内パターン検出部は、前記注目画像から前記複数の面内画素パターンの画素を選択する画素選択部と、前記複数の面内画素パターンの各々を構成する複数画素の画素値のうちの最大画素値と最小画素値との間の差分を前記面内相関評価値として算出し、前記複数の面内画素パターンの中から前記面内相関評価値の大きさが最小となる画素パターンを前記面内画素加算パターンとして選択する演算部とを含むことを特徴とする画像処理装置。請求項2に記載の画像処理装置であって、前記主参照パターン検出部は、前記参照画像から前記複数の参照画素パターンの画素を選択する画素選択部と、前記複数の参照画素パターンの各々を構成する画素と当該注目画素との画素値のうちの最大画素値と最小画素値との間の差分を前記面間相関評価値として算出し、前記複数の参照画素パターンの中から前記面間相関評価値の大きさが最小となる画素パターンを前記主参照画素加算パターンとして選択する演算部とを含むことを特徴とする画像処理装置。請求項3に記載の画像処理装置であって、前記参照画像は、当該注目画像に対して時間的に前方に位置する前側参照画像と、当該注目画像に対して時間的に後方に位置する後側参照画像とを含み、前記複数の参照画素パターンは、前記前方参照画像から抽出された複数の前方参照画素パターンと、前記後方参照画像から抽出された複数の後方参照画素パターンとを含み、前記面間相関評価値は、前記複数の前方参照画素パターンの各々と当該注目画素との間の相関を表す第1の面間相関評価値と、前記複数の後方参照画素パターンの各々と当該注目画素との間の相関を表す第2の面間相関評価値とを含み、前記主参照パターン検出部は、前記第1の面間相関評価値に基づいて前記複数の前方参照画素パターンの中から当該注目画素と最も相関が高い第1の参照画素加算パターンを前記参照画素パターンの一部として選択するとともに、前記第2の面間相関評価値に基づいて前記複数の後方参照画素パターンの中から当該注目画素と最も相関が高い第2の参照画素加算パターンを前記参照画素パターンの他の一部として選択することを特徴とする画像処理装置。請求項1から4のうちのいずれか1項に記載の画像処理装置であって、前記補助面内パターン検出部は、前記注目画像から前記複数の補助面内画素パターンの画素を選択する画素選択部と、前記複数の補助面内画素パターンの各々を構成する画素の画素値と当該注目画素とのうちの最大画素値と最小画素値との間の差分を前記補助面内相関評価値として算出し、前記複数の補助面内画素パターンの中から前記補助面内相関評価値の大きさが最小となる画素パターンを前記補助面内画素加算パターンとして選択する演算部とを含むことを特徴とする画像処理装置。請求項1から5のうちのいずれか1項に記載の画像処理装置であって、前記補助面内画素加算パターンと当該注目画素との間の相関に応じて、前記補助面内画素加算パターンが前記画素加算部で加算されるべき画素パターンであるか否かを判別する相関判別部をさらに備え、前記画素加算部は、前記相関判別部により前記補助面内画素加算パターンが加算されるべき画素パターンであると判別されたときは、前記面内画素加算パターンの画素と前記主参照画素加算パターンの画素とに前記補助面内画素加算パターンの画素とを加算し、前記相関判別部により前記補助面内画素加算パターンが加算されるべき画素パターンではないと判別されたときは、前記面内画素加算パターンの画素と前記主参照画素加算パターンの画素とに前記補助面内画素加算パターンの画素を加算しない、ことを特徴とする画像処理装置。請求項1から5のうちのいずれか1項に記載の画像処理装置であって、前記参照画像内において前記参照画素加算パターンの周辺に位置する複数の補助参照画素パターンを抽出し、当該抽出された複数の補助参照画素パターンの各々と当該注目画素との間の相関を表す補助面間相関評価値を算出するとともに、前記補助面間相関評価値に基づいて前記複数の補助参照画素パターンの中から当該注目画素と最も相関が高い補助参照画素加算パターンを検出する補助参照パターン検出部と、前記補助参照画素加算パターンと当該注目画素との間の相関に応じて、前記補助参照画素加算パターンが前記画素加算部で前記面内画素加算パターンと前記主参照画素加算パターンとに加算されるべき画素パターンであるか否かを判別する相関判別部とをさらに備え、前記画素加算部は、前記相関判別部により前記補助参照画素加算パターンが加算されるべき画素パターンであると判別されたとき、前記面内画素加算パターンの画素と前記主参照画素加算パターンの画素とに前記補助参照画素加算パターンの画素を加算して前記補正画素を生成することを特徴とする画像処理装置。請求項7に記載の画像処理装置であって、前記一連の画像のうち当該参照画像に対して時間的に隣接する副参照画像から抽出された複数の第1補助参照画素パターンの各々と当該注目画素との間の相関を表す第1補助面間相関評価値を算出するとともに、前記第1補助面間相関評価値に基づいて前記複数の第1補助参照画素パターンの中から当該注目画素と最も相関が高い第1補助参照画素加算パターンを検出する第1の副補助参照パターン検出部をさらに備え、前記相関判別部は、前記第1補助参照画素加算パターンと当該注目画素との間の相関に応じて、前記第1補助参照画素加算パターンが前記画素加算部で前記面内画素加算パターンと前記主参照画素加算パターンとに加算されるべき画素パターンであるか否かを判別し、前記画素加算部は、前記相関判別部により前記第1補助参照画素加算パターンが加算されるべき画素パターンであると判別されたとき、前記面内画素加算パターンの画素と前記主参照画素加算パターンの画素とに前記第1補助参照画素加算パターンの画素を加算して前記補正画素を生成することを特徴とする画像処理装置。請求項7または8に記載の画像処理装置であって、前記参照画像は、当該注目画像に対して1フレーム画像分だけ時間的に前方または後方のいずれか一方の側にずれて位置し、前記副参照画像は、当該注目画像に対して2フレーム画像分だけ前記一方の側にずれて位置することを特徴とする画像処理装置。請求項8または9に記載の画像処理装置であって、前記副参照画像内において前記第1補助参照画素加算パターンの周辺に位置する複数の第2補助参照画素パターンを抽出し、当該抽出された複数の第2補助参照画素パターンの各々と当該注目画素との間の相関を表す第2補助面間相関評価値を算出するとともに、前記第2補助面間相関評価値に基づいて前記複数の第2補助参照画素パターンの中から当該注目画素と最も相関が高い第2補助参照画素加算パターンを検出する第2の副補助参照パターン検出部をさらに備え、前記相関判別部は、前記第2補助参照画素加算パターンと当該注目画素との間の相関に応じて、前記第2補助参照画素加算パターンが前記画素加算部で前記面内画素加算パターンと前記主参照画素加算パターンとに加算されるべき画素パターンであるか否かを判別し、前記画素加算部は、前記相関判別部により前記第2補助参照画素加算パターンが加算されるべき画素パターンであると判別されたとき、前記面内画素加算パターンの画素と前記主参照画素加算パターンの画素とに前記第2補助参照画素加算パターンの画素を加算して前記補正画素を生成することを特徴とする画像処理装置。請求項1から10のうちのいずれか1項に記載の画像処理装置であって、前記撮像素子は、互いに異なるN個の波長域の色の光をそれぞれ透過させるN種類の色フィルタNは2以上の正整数を周期的に且つ面状に配列してなる色フィルタアレイと、前記色フィルタアレイを透過した光学像を検出する撮像面とを有し、前記一連の画像を構成する各画素は、前記N個の波長域の色のうちのいずれか1色を有し、前記画素加算部は、同色の当該画素を加算して前記補正画素を生成することを特徴とする画像処理装置。請求項11に記載の画像処理装置であって、前記色フィルタの配列はベイヤ配列であることを特徴とする画像処理装置。請求項1から12のうちのいずれか1項に記載の画像処理装置であって、前記複数の参照画素パターンは、前記面内画素加算パターンと同じ画素配置を有する画素パターンと、当該同じ画素配置を有する画素パターンを前記参照画像内でシフトすることで得られる画素パターンとを含むことを特徴とする画像処理装置。請求項1から13のうちのいずれか1項に記載の画像処理装置であって、前記撮像信号に含まれるノイズ成分を減衰させてノイズ低減信号を生成し、前記ノイズ低減信号を前記主面内パターン検出部と前記補助面内パターン検出部と前記主参照パターン検出部とに供給するノイズ低減回路をさらに備え、前記ノイズ低減回路は、前記撮像信号を遅延させて前記各画像における局所画素領域内の複数画素の信号を並列に出力する遅延回路と、前記遅延回路により並列に出力された当該局所画素領域内の複数画素の信号に重み係数を個別に乗算して複数の重み付き画素を生成する乗算部と、前記複数の重み付き画素の総和を演算する総和演算部と、前記重み係数を被写体照度情報に応じた値に設定する係数可変設定部とを含むことを特徴とする画像処理装置。請求項14に記載の画像処理装置であって、前記係数可変設定部は、前記被写体照度情報の値が閾値よりも大きいときに前記重み係数を第1の所定値に設定し、前記被写体照度情報の値が前記閾値以下のときは前記重み係数を前記第1の所定値よりも大きい第2の所定値に設定することを特徴とする画像処理装置。請求項1から15のうちのいずれか1項に記載の画像処理装置であって、前記画素加算部は、当該画素加算部による加算結果に増感倍率を乗算して前記補正画素を生成し、前記増感倍率の値は、可変に設定されることを特徴とする画像処理装置。請求項1から15のうちのいずれか1項に記載の画像処理装置と前記撮像素子とを備えることを特徴とする撮像装置。請求項16に記載の画像処理装置と前記撮像素子と、前記画素加算部の出力に応じて前記増感倍率の値を設定する制御部とを備えることを特徴とする撮像装置。請求項18に記載の撮像装置であって、前記撮像素子の前面に配置された開口絞りと、前記撮像信号を増幅する信号増幅器とをさらに備え、前記制御部は、前記画素加算部の出力に応じて、前記開口絞りの開口量と前記信号増幅器の増幅利得と前記撮像素子の露光時間とのうちの少なくとも1つを設定することを特徴とする撮像装置。請求項19に記載の撮像装置であって、前記制御部は、前記画素加算部の出力の信号振幅と前記増幅利得と前記露光時間と前記増感倍率とに基づいて被写体照度の換算値を算出し、前記被写体照度の換算値に応じて、前記開口量と前記増幅利得と前記露光時間と前記増感倍率とを個別に設定することを特徴とする撮像装置。請求項18に記載の画像処理装置と前記撮像素子と、前記撮像素子に入射する光学像を測光することにより被写体照度を検出する測光部と、前記被写体照度の検出値に応じて前記増感倍率の値を設定する制御部とを備えることを特徴とする撮像装置。請求項21に記載の撮像装置であって、前記制御部は、前記撮像素子の前面に配置された開口絞りと、前記撮像信号を増幅する信号増幅器とをさらに備え、前記制御部は、前記被写体照度の検出値に応じて、前記開口絞りの開口量と前記信号増幅器の増幅利得と前記撮像素子の露光時間と前記増感倍率とを個別に設定することを特徴とする撮像装置。請求項18から22のうちのいずれか1項に記載の撮像装置であって、前記撮像素子は、固体撮像素子であることを特徴とする撮像装置。撮像素子から出力された撮像信号を処理する画像処理方法であって、前記撮像信号に含まれる一連の画像の各々が注目画像として入力されたときに当該注目画像を構成する複数の画素の各々を注目画素として選択し、当該注目画像から抽出された複数の面内画素パターンの各々と当該注目画素との間の相関を表す面内相関評価値を算出するステップと、前記面内相関評価値に基づいて前記複数の面内画素パターンの中から当該注目画素と最も相関が高い面内画素加算パターンを検出するステップと、前記注目画像内において前記面内画素加算パターンの周辺に位置する複数の補助面内画素パターンを抽出し、当該抽出された複数の補助面内画素パターンの各々と当該注目画素との間の相関を表す補助面内相関評価値を算出するステップと、前記補助面内相関評価値に基づいて前記複数の補助面内画素パターンの中から当該注目画素と最も相関が高い補助面内画素加算パターンを検出するステップと、前記一連の画像のうち当該注目画像に対して時間的に隣接する参照画像から抽出された複数の参照画素パターンの各々と当該注目画素との間の相関を表す面間相関評価値を算出するステップと、前記面間相関評価値に基づいて前記複数の参照画素パターンの中から当該注目画素と最も相関が高い主参照画素加算パターンを検出するステップと、前記注目画素が選択される毎に、前記面内画素加算パターンの画素と前記主参照画素加算パターンの画素と前記補助面内画素加算パターンの画素とを加算して補正画素を生成するステップとを備えることを特徴とする画像処理方法。記録媒体から読み出されて、請求項24に記載の画像処理方法が備えるステップをプロセッサに実行させることを特徴とするコンピュータプログラム。請求項25に記載のコンピュータプログラムを記録したことを特徴とするコンピュータ読み取り可能な記録媒体。しかしながら、特許文献1に開示されるディジタル画素加算方法では、複数画素例えば、2画素あるいは3画素のディジタル信号を加算することで1つの画素が新たに生成されるので、解像度が低下し、画質が低下するという問題がある。上記に鑑みて本発明は、低照度環境下で高感度化と高S/N比とを実現することができ、解像度の低下をも抑制することができる画像処理装置、画像処理方法、撮像装置、コンピュータプログラム及びコンピュータ読み取り可能な記録媒体を提供することを目的とする。本発明の第1の態様による画像処理装置は、撮像素子から出力された撮像信号を処理する画像処理装置であって、前記撮像信号に含まれる一連の画像の各々が注目画像として入力されたときに当該注目画像を構成する複数の画素の各々を注目画素として選択し、当該注目画像から抽出された複数の面内画素パターンの各々と当該注目画素との間の相関を表す面内相関評価値を算出するとともに、前記面内相関評価値に基づいて前記複数の面内画素パターンの中から当該注目画素と最も相関が高い主面内画素加算パターンを検出する主面内パターン検出部と、前記注目画像内において前記主面内画素加算パターンの周辺に位置する複数の補助面内画素パターンを抽出し、当該抽出された複数の補助面内画素パターンの各々と当該注目画素との間の相関を表す補助面内相関評価値を算出するとともに、前記補助面内相関評価値に基づいて前記複数の補助面内画素パターンの中から当該注目画素と最も相関が高い補助面内画素加算パターンを検出する補助面内パターン検出部と、前記一連の画像のうち当該注目画像に対して時間的に隣接する参照画像から抽出された複数の参照画素パターンの各々と当該注目画素との間の相関を表す面間相関評価値を算出するとともに、前記面間相関評価値に基づいて前記複数の参照画素パターンの中から当該注目画素と最も相関が高い主参照画素加算パターンを検出する主参照パターン検出部と、前記注目画素が選択される毎に、前記主面内画素加算パターンの画素と前記主参照画素加算パターンの画素と前記補助面内画素加算パターンの画素とを加算して補正画素を生成する画素加算部とを備えることを特徴とする。本発明の第2の態様による撮像装置は、前記第1の態様による画像処理装置と、撮像素子とを備えることを特徴とする。本発明の第3の態様による画像処理方法は、撮像素子から出力された撮像信号を処理する画像処理方法であって、前記撮像信号に含まれる一連の画像の各々が注目画像として入力されたときに当該注目画像を構成する複数の画素の各々を注目画素として選択し、当該注目画像から抽出された複数の面内画素パターンの各々と当該注目画素との間の相関を表す面内相関評価値を算出するステップと、前記面内相関評価値に基づいて前記複数の面内画素パターンの中から当該注目画素と最も相関が高い主面内画素加算パターンを検出するステップと、前記注目画像内において前記主面内画素加算パターンの周辺に位置する複数の補助面内画素パターンを抽出し、当該抽出された複数の補助面内画素パターンの各々と当該注目画素との間の相関を表す補助面内相関評価値を算出するステップと、前記補助面内相関評価値に基づいて前記複数の補助面内画素パターンの中から当該注目画素と最も相関が高い補助面内画素加算パターンを検出するステップと、前記一連の画像のうち当該注目画像に対して時間的に隣接する参照画像から抽出された複数の参照画素パターンの各々と当該注目画素との間の相関を表す面間相関評価値を算出するステップと、前記面間相関評価値に基づいて前記複数の参照画素パターンの中から当該注目画素と最も相関が高い主参照画素加算パターンを検出するステップと、前記注目画素が選択される毎に、前記主面内画素加算パターンの画素と前記主参照画素加算パターンの画素と前記補助面内画素加算パターンの画素とを加算して補正画素を生成するステップとを備えることを特徴とする。本発明の第4の態様によるコンピュータプログラムは、記録媒体から読み出されて、上記第3の態様による画像処理方法が備えるステップをプロセッサに実行させることを特徴とする。本発明の第5の態様によるコンピュータ読み取り可能な記録媒体は、前記第4の態様によるコンピュータプログラムを記録したものである。本発明によれば、低照度環境下で高感度化と高S/N比とを実現することができ、解像度の低下をも抑制することができる。以下、本発明に係る種々の実施の形態について図面を参照しつつ説明する。実施の形態1.図1は、本発明に係る実施の形態1の撮像装置1の概略構成を示すブロック図である。図1に示されるように、撮像装置1は、撮像光学系レンズ機構11、CCD画像センサ12、フロントエンド部13、画素加算回路ADD14、映像信号処理回路ISP:ImageSignalProcessor15、駆動回路DRV16、タイミング発生回路TG:TimingGenerator17、同期信号発生回路SSG:SynchronizationSignalGenerator18及び制御回路19を備える。制御回路19は、MPUMicroProcessingUnitで構成されている。撮像光学系11は、前側レンズ110、開口絞り111及び後側レンズ112を有する。同期信号発生回路18は、垂直同期信号VD及び水平同期信号HDを生成して画素加算回路14、映像信号処理回路15及びタイミング発生回路17に供給する。CCD画像センサ12は、単板式の固体撮像素子であり、単一の色フィルタアレイ121と単一のCCD素子122とを有する。色フィルタアレイ121は、互いに異なるN個の波長域の色の光をそれぞれ透過させるN種類の色フィルタNは2以上の正整数を周期的に且つ面状に配列してなるものであればよい。本実施の形態では、色フィルタアレイ121の色フィルタ配列として原色系のベイヤ配列を使用するが、これに限定されるものではなく、補色系のベイヤ配列を使用してもよい。CCD素子122は、2次元配列された複数の受光素子フォトダイオードを有し、これら複数の受光素子上に複数の色フィルタがそれぞれ配置されている。これら受光素子は、入射光を検出して信号電荷を発生させる光電変換素子である。図1を参照すると、撮像光学系レンズ機構11は、被写体の光学像をCCD画像センサ12の撮像面上に合焦させる。CCD画像センサ12で光電変換して得られた撮像信号は、フロントエンド部13に転送される。フロントエンド部13は、相関二重サンプリングCDS:CorrellatedDoubleSampling処理回路13C、プログラマブル利得増幅回路PGA:ProgrammableGainAmplifier13P及びA/D変換器ADC13Aからなる。CDS処理回路13Cは、CCD画像センサ12から出力される撮像信号からノイズなどの不要な成分を除去する。プログラマブル利得増幅回路13Pは、CDS処理回路13Cの出力信号を、MPUMicroProcessingUnit19からなる制御回路から出力された制御信号によって制御された利得で増幅して出力する。A/D変換器13Aは、プログラマブル利得増幅回路13Pの出力信号をデジタル信号に変換する。画素加算回路14は、水平同期信号HD及び垂直同期信号VDと同期して動作し、制御回路19から供給された制御信号CONTに従って、A/D変換器13Aのデジタル出力を加算する機能を有する。画素加算回路14の動作の詳細については後述する。映像信号処理回路15は、水平同期信号HD及び垂直同期信号VDと同期して動作し、画素加算回路14の出力信号に対して、色同時化処理、階調補正処理、ノイズ低減処理、輪郭補正処理、白バランス調整処理、信号振幅調整処理及び色補正処理などを施して得られる映像信号を映像信号出力端子OUTを介して外部に出力する。タイミング発生回路17は、CCD画像センサ12の駆動タイミング信号DRTを発生して駆動回路16に供給する。駆動回路16は、タイミング発生回路17から出力された駆動タイミング信号DRTに応じてCCD画像センサ12の駆動信号DRSを生成する。CCD画像センサ12は、駆動回路16から出力された駆動信号DRSに基づいて光電変換及び電荷転送を行う。制御回路19は、撮像光学系11の開口絞り光量を調整するための絞り111の制御と、CCD画像センサ12の光電変換素子からの電荷読出しタイミング及び電荷強制排出タイミングの制御すなわち、露光時間の制御と、プログラマブル利得増幅回路13Pの増幅利得の制御と、画素加算回路14の画素加算処理の制御とを実行するものである。図2は、実施の形態1の画素加算回路14の構成の一例を概略的に示すブロック図である。図2に示されるように、画素加算回路14は、制御端子INcと同期信号入力端子INsとを有する。制御回路19は、制御信号CONTを制御端子INcに供給し、同期信号発生回路18は、水平同期信号HDと垂直同期信号VDとを同期信号入力端子INsに供給している。図2に示されるように、画素加算回路14は、1フレーム遅延回路21~24と、遅延回路31~39と、ノイズ低減回路40と、画素加算部50と、画素パターン検出部60とを有する。ノイズ低減回路40は、入力された撮像信号フレーム画像を示す信号F1,F2,F3,F4,F5中のノイズ成分をそれぞれ減衰させる空間フィルタ41~45からなる。図1のA/D変換器13Aから出力されたR画素値赤色の色フィルタを透過した光から生成された画素の値、G画素値緑色の色フィルタを透過した光から生成された画素の値及びB画素値青色の色フィルタを透過した光から生成された画素の値を含む撮像信号F5は、入力端子INaに印加された後にノイズ低減回路40の空間フィルタ45と1フレーム遅延回路24と遅延回路35とに供給される。1フレーム遅延回路24は、撮像信号F5を1フレーム期間遅延させたフレーム遅延信号F4を、ノイズ低減回路40の空間フィルタ44と1フレーム遅延回路23と遅延回路34とに供給する。1フレーム遅延回路23は、フレーム遅延信号F4を1フレーム期間遅延させたフレーム遅延信号F3を、ノイズ低減回路40の空間フィルタ43と遅延回路33へ供給する。また、1フレーム遅延回路22は、フレーム遅延信号F3を1フレーム期間遅延させたフレーム遅延信号F2を、ノイズ低減回路40の空間フィルタ42と遅延回路32へ供給する。そして、1フレーム遅延回路21は、フレーム遅延信号F2を1フレーム期間遅延させたフレーム遅延信号F1を、ノイズ低減回路40の空間フィルタ41と遅延回路31へ供給する。空間フィルタ41は、フレーム遅延信号F1のノイズ成分を低減させてフィルタ信号NR1を生成し、遅延回路36に出力する。遅延回路36は、フィルタ信号NR1を遅延させて信号NR1Dとして出力する。空間フィルタ42は、フレーム遅延信号F2のノイズ成分を低減させてフィルタ信号NR2を生成し、遅延回路37に出力する。遅延回路37は、フィルタ信号NR2を遅延させて信号NR2Dとして出力する。空間フィルタ43は、フレーム遅延信号F3のノイズ成分を低減させてフィルタ信号NR3を生成し、画素パターン検出部60に出力する。空間フィルタ44は、フレーム遅延信号F4のノイズ成分を低減させてフィルタ信号NR4を生成し、遅延回路38に出力する。遅延回路38は、フィルタ信号NR4を遅延させて信号NR4Dとして出力する。そして、空間フィルタ45は、フレーム遅延信号F5のノイズ成分を低減させてフィルタ信号NR5を生成し、遅延回路39に出力する。遅延回路39は、フィルタ信号NR5を遅延させて信号NR5Dとして出力する。画素パターン検出部60は、入力された信号NR1D,NR2D,NR3,NR4D,NR5Dから注目画素と相関の高い画素パターン群PTNを抽出し、この画素パターン群PTNを指定する情報を画素加算部50に供給する。図3は、画素パターン検出部60の構成を概略的に示すブロック図である。図3に示されるように、画素パターン検出部60は、面内パターン検出部61、前方参照パターン検出部空間判別回路72、後方参照パターン検出部74、最前方参照パターン検出部空間判別回路71、最後方参照パターン検出部75及び相関判別部79を有する。図4は、面内パターン検出部61の構成を概略的に示すブロック図であり、図5は、前方参照パターン検出部72の構成を概略的に示すブロック図であり、図6は、後方参照パターン検出部74の構成を概略的に示すブロック図であり、図7は、最前方参照パターン検出部71の構成を概略的に示すブロック図であり、図8は、最後方参照パターン検出部75の構成を概略的に示すブロック図である。これらの面内パターン検出部61、前方参照パターン検出部72、後方参照パターン検出部74、最前方参照パターン検出部71、最後方参照パターン検出部75及び相関判別部79の構成及び動作については後述する。図9は、画素加算部50の構成を概略的に示すブロック図である。図9に示されるように画素加算部50は、選択回路51~55と加算演算回路56とを有する。これら選択回路51~55は、入力信号F1D,F2D,F3D,F4D,F5Dから、画素パターン検出部60から通知された画素加算パターンPN2,PN3,PN4,SPN1,SPN2,SPN3,SPN4,SPN5の画素を選択し、選択された画素のデータを加算演算回路56に出力する。加算演算回路56は、注目画素に関して、当該選択された画素を加算して補間画素を生成する機能を有する。図2を参照すると、遅延回路36は、フィルタ信号NR1を所定時間遅延させて信号NR1Dを出力する。遅延回路37は、フィルタ信号NR2を所定時間遅延させて信号NR2Dを出力する。遅延回路38は、フィルタ信号NR4を所定時間遅延させて信号NR24を出力する。遅延回路39は、フィルタ信号NR5を所定時間遅延させて信号NR5Dを出力する。遅延回路36~39のそれぞれの所定の遅延時間は、面内パターン検出部61での処理遅延時間に応じて画素位置が整合するように決められる。遅延回路31は、撮像信号F1を所定時間遅延させて信号F1Dを出力する。この遅延回路31の所定の遅延時間は、空間フィルタ41と最前方参照パターン検出部71での処理遅延時間に応じて画素位置が整合するように決められる。遅延回路32は、撮像信号F2を所定時間遅延させて信号F2Dを出力する。この遅延回路32の所定の遅延時間は、空間フィルタ42と前方参照パターン検出部72での処理遅延時間に応じて画素位置が整合するように決められる。遅延回路33は、撮像信号F3を所定時間遅延させて信号F3Dを出力する。この遅延回路33の所定の遅延時間は、空間フィルタ43と面内パターン検出部61での処理遅延時間に応じて画素位置が整合するように決められる。遅延回路34は、撮像信号F4を所定時間遅延させて信号F4Dを出力する。この遅延回路34の所定の遅延時間は、空間フィルタ44と後方参照パターン検出部74での処理遅延時間に応じて画素位置が整合するように決められる。そして、遅延回路35は、撮像信号F5を所定時間遅延させて信号F5Dを出力する。この遅延回路35の所定の遅延時間は、空間フィルタ45と最後方参照パターン検出部75での処理遅延時間に応じて画素位置が整合するように決められる。図3を参照すると、面内パターン検出部領域判別回路61は、前記空間フィルタ43でノイズが低減された信号NR3における注目画素を中心とした相関の高い画素の主領域の画素パターンPN3を判別し、当該判別した画素パターンPN3の画素位置を、画素加算部50、前方参照パターン検出部72及び後方参照パターン検出部74へ通知する。同時に、面内パターン検出部61は、当該注目画素の画素値PMを最前方参照パターン検出部71、前方参照パターン検出部72、後方参照パターン検出部74、最後方参照パターン検出部75へ供給する。面内パターン検出部61はまた、当該注目画素を中心とした相関の高い画素の主領域の画素パターンPN3の周辺画素の中から、最も相関の高い補助領域の画素パターンSUB3aと、次に相関の高い補助領域の画素パターンSUB3bとを判別し、当該判別した画素パターンSUB3a,SUB3bの画素値を相関判別部79へ供給する。前方参照パターン検出部72は、面内パターン検出部61で判別された画素領域と相関の高い信号NR2Dにおける画素領域主領域を判別し、当該判別した主領域の画素パターンPN2の画素値を画素加算部50へ通知する。一方、後方参照パターン検出部74は、面内パターン検出部61で判別された画素領域と相関の高い信号NR4Dにおける画素領域主領域を判別し、当該判別した主領域の画素パターンPN4の画素位置を画素加算部50へ通知し、その画素値を最後方参照パターン検出部75へ供給する。前方参照パターン検出部72はまた、前記主領域の画素パターンPN2の周辺画素の中から、最も相関の高い補助領域の画素パターンSUB2を判別し、当該判別した画素パターンSUB2の画素値を相関判別部79へ供給する。後方参照パターン検出部74はまた、前記主領域の画素パターンPN4の周辺画素の中から、最も相関の高い補助領域の画素パターンSUB4を判別して、判別した画素の画素値を相関判別部79へ供給する。最前方参照パターン検出部71は、前方参照パターン検出部72で判別した画素領域の画素パターンPN2と最も相関の高い補助領域の画素パターンSUB1aを判別して、当該判別した画素パターンSUB1aの画素値を相関判別部79へ供給する。最前方参照パターン検出部71はまた、前記補助領域の画素パターンSUB1aの周辺画素の中から、最も相関の高い補助領域の画素パターンSUB1bを判別し、当該判別した画素パターンSUB1bの画素値を相関判別部79へ供給する。最後方参照パターン検出部75は、後方参照パターン検出部74で判別された画素領域の画素パターンPN4と最も相関の高い補助領域の画素パターンSUB5aを判別し、当該判別した画素パターンSUB5aの画素値を相関判別部79へ供給する。最後方参照パターン検出部75はまた、前記補助領域の画素パターンSUB5aの周辺画素の中から、最も相関の高い補助領域の画素パターンSUB5bを判別し、当該判別した画素パターンSUB5bの画素値を相関判別部79へ供給する。相関判別部79には、面内パターン検出部61から補助領域の画素パターンSUB3a,SUB3bが、前方参照パターン検出部72から補助領域の画素パターンSUB2が、後方参照パターン検出部74から補助領域の画素パターンSUB4が、最前方参照パターン検出部71から補助領域の画素パターンSUB1a,SUB1bが、最後方参照パターン検出部75から補助領域の画素パターンSUB5a,SUB5bが供給される。相関判別部79には、これら8つの補助領域の中から、当該注目画素と相関の高い補助領域として少なくとも4領域を判別選択し、当該判別した補助領域の画素パターンSPN1~SPN5の画素位置を画素加算部50へ通知することができる。図2の画素加算部50は、遅延回路31,32,33,34,35の出力信号F1D,F2D,F3D,F4D,F5Dを画素加算する機能を有する。加算画素は、面内パターン検出部61から通知された主領域の画素パターンPN3に対応する信号F3Dの指定画素位置と、前方参照パターン検出部72から通知された主領域の画素パターンPN2に対応する信号F2Dの指定画素位置と、後方参照パターン検出部74から通知された主領域の画素パターンPN4に対応する信号F4Dの指定画素位置と、相関判別部79から通知された少なくとも4つの補助領域の画素パターンSPN1~SPN5とに基づいて選択される。画素加算部50は、画素加算信号を出力端子OUTaから映像信号処理回路15へ供給する。なお、画素加算部50には、面内パターン検出部61、前方参照パターン検出部72、後方参照パターン検出部74及び相関判別部79から加算対象画素の位置が指定される。その位置を指定するタイミングで、画素加算部50には、注目画素を中心とした加算対象画素を中心とした周辺画素が入力されている必要がある。遅延回路31~35のそれぞれの遅延時間は、加算対象画素の画素位置相関判別部79の出力と画素値画素加算部50への画素入力とが互いに整合するように決められる。画素加算部50においては、図9に示されるように、選択回路51は、相関判別部79から通知された画素加算パターンSPN1の指定画素を信号F1Dから選択し、当該選択された指定画素を加算演算回路56へ供給する。選択回路52は、前方参照パターン検出部72及び相関判別部79から通知された画素加算パターンPN2,SPN2の指定画素を信号F2Dから選択し、当該選択された指定画素を加算演算回路56へ供給する。選択回路53は、面内パターン検出部61及び相関判別部79から通知された画素加算パターンPN3,SPN3の指定画素を信号F3Dから選択し、当該選択された指定画素を加算演算回路56へ供給する。選択回路54は、後方参照パターン検出部74及び相関判別部79から通知された画素加算パターンPN4,SPN4の指定画素を信号F4Dから選択し、当該選択された指定画素を加算演算回路56へ供給する。そして、選択回路55は、相関判別部79から通知された画素加算パターンSPN5の指定画素を信号F5Dから選択し、当該選択された指定画素を加算演算回路56へ供給する。加算演算回路56は、選択回路51~55から入力された画素を加算して補正画素を生成し、当該補正画素を示す画素加算信号を出力端子OUTaから映像信号処理回路15へ供給する。次に、ノイズ低減回路40の構成について詳細に説明する。図10は、空間フィルタ41~45と同じ回路構成を有する空間フィルタ4xの構成を概略的に示す図である。この空間フィルタ4xは、遅延回路である画素抽出部420を有する。図11A,Bに示されるように、この画素抽出部420は、フレーム遅延信号F1~F5のいずれかであるフレーム遅延信号Fxのフレーム画像中の注目画素を中心とする任意の5×5画素領域をサンプリングする。遅延回路420は、サンプリングされた5×5画素領域内の複数画素の画素値P33~P37,P43~P47,P53~P57,P63~P67,P73~P77を乗算回路461~485に並列に出力する。乗算回路461~485は、入力される画素値P33~P37,P43~P47,P53~P57,P63~P67,P73~P77にフィルタ係数重み係数K33~K37,K43~K47,K53~K57,K63~K67,K73~K77をそれぞれ乗算する。総和演算回路490は、乗算回路461~485の出力値重み付き画素値を加算して出力端子402から出力する。図10において、1ライン遅延回路422~425及び1画素遅延回路432~455は、画素抽出部420を構成する。画素抽出部420は、入力信号を所定の時間だけ遅延させて注目画素及びその周囲の周辺画素の各画素値を同時に抽出する。図11Bの画素値P77が入力端子401に印加されたタイミングでの動作について説明する。A/D変換器13Aから出力された画素値P77は、画素加算回路14の入力端子401に印加され、1ライン遅延回路422、1画素遅延回路432及び乗算回路461へ供給される。1画素遅延回路432は、1画素遅延した画素値P67を出力する。画素値P67は、1画素遅延回路433及び乗算回路462へ供給される。1画素遅延回路433は、1画素遅延した画素値P57を出力する。画素値P57は、1画素遅延回路434、乗算回路463へ供給される。1画素遅延回路434は、1画素遅延した画素値P47を出力する。画素値P47は、1画素遅延回路435及び乗算回路464へ供給される。1画素遅延回路435は、1画素遅延した画素値P37を出力する。画素値P37は、乗算回路465へ供給される。1ライン遅延回路422から出力された画素値P76は、1ライン遅延回路423、1画素遅延回路437及び乗算回路466へ供給される。1画素遅延回路437は、1画素遅延した画素値P66を出力する。画素値P66は、1画素遅延回路438及び乗算回路467へ供給される。1画素遅延回路438は、1画素遅延した画素値P56を出力する。画素値P56は、1画素遅延回路439及び乗算回路468へ供給される。1画素遅延回路439は、1画素遅延した画素値P46を出力する。画素値P46は、1画素遅延回路440及び乗算回路469へ供給される。1画素遅延回路440は、1画素遅延した画素値P36を出力する。画素値P36は、乗算回路470へ供給される。1ライン遅延回路423から出力された画素値P75は、1ライン遅延回路424、1画素遅延回路442及び乗算回路471へ供給される。1画素遅延回路442は、1画素遅延した画素値P65を出力する。画素値P65は、1画素遅延回路443及び乗算回路472へ供給される。1画素遅延回路443は、1画素遅延した画素値P55を出力する。画素値P55は、1画素遅延回路444及び乗算回路473へ供給される。1画素遅延回路444は、1画素遅延した画素値P45を出力する。画素値P45は、1画素遅延回路445及び乗算回路474へ供給される。1画素遅延回路445は、1画素遅延した画素値P35を出力する。画素値P35は、乗算回路475へ供給される。1ライン遅延回路424から出力された画素値P74は、1ライン遅延回路425、1画素遅延回路447及び乗算回路476へ供給される。1画素遅延回路447は、1画素遅延した画素値P64を出力する。画素値P64は、1画素遅延回路448、乗算回路477へ供給される。1画素遅延回路448は、1画素遅延した画素値P54を出力する。画素値P54は、1画素遅延回路449及び乗算回路478へ供給される。1画素遅延回路449は、1画素遅延した画素値P44を出力する。画素値P44は、1画素遅延回路450及び乗算回路479へ供給される。1画素遅延回路450は、1画素遅延した画素値P34を出力する。画素値P34は、乗算回路480へ供給される。1ライン遅延回路425から出力された画素値P73は、1画素遅延回路452、乗算回路481へ供給される。1画素遅延回路452は、1画素遅延した画素値P63を出力する。画素値P63は、1画素遅延回路453及び乗算回路482へ供給される。1画素遅延回路453は、1画素遅延した画素値P53を出力する。画素値P53は、1画素遅延回路454、乗算回路483へ供給される。1画素遅延回路454は、1画素遅延した画素値P43を出力する。画素値P43は、1画素遅延回路455及び乗算回路484へ供給される。1画素遅延回路455は、1画素遅延した画素値P33を出力する。画素値P33は、乗算回路485へ供給される。図1の制御回路19は、図10の制御端子417を介して係数可変設定回路495へ低域通過型フィルタの特性を設定する機能を有する。係数可変設定回路495は、制御回路19による設定に基づいてフィルタ係数K33~K37,K43~K47,K53~K57,K63~K67,K73~K77を設定する。また、図1の同期信号発生回路18は、図10の同期信号入力端子418を介して係数可変設定回路495へ水平同期信号HDと垂直同期信号VDを供給する。係数可変設定回路495は、水平同期信号HDと垂直同期信号VDに基づいて、注目画素P55の画素位置を判断して色フィルタ配列に対応する注目画素の画素位置を特定することができる。注目画素が、R画素かG画素かB画素かも特定できる。特定した画素位置に基づいて、乗算回路461~485へ独立に25個のフィルタ係数K33~K37,K43~K47,K53~K57,K63~K67,K73~K77をそれぞれ設定する。乗算回路461~485は、入力される画素値P33~P37,P43~P47,P53~P57,P63~P67,P73~P77にフィルタ係数K33~K37,K43~K47,K53~K57,K63~K67,K73~K77をそれぞれ乗算する。加算回路490は、乗算回路461~485の出力値を加算してその加算結果NRxを出力端子402から出力する。図12は、図11Bの画素空間配置で注目画素P55がG画素のときの水平11画素及び垂直11画素の画素空間配置を示す図である。図12中、Gnmn,mは、水平方向及び垂直方向における画素位置を表す整数または記号は、G画素またはその画素値を表し、Rpqp,qは、水平方向及び垂直方向における画素位置を表す整数または記号は、R画素またはその画素値を表し、Brsr,sは、水平方向及び垂直方向における画素位置を表す整数または記号は、B画素またはその画素値を表している。他の図面においても同様である。図12に示されるように、R画素、G画素及びB画素は、市松に配列されている。R10,R30,R50,R70,R90,R12,R32,R52,R72,R92,R14,R34,R54,R74,R94,R16,R36,R56,R76,R96,R18,R38,R58,R78,R98,R1A,R3A,R5A,R7A,R9Aは、R画素を示す。G00,G30,G40,G60,G80,GA0,G21,G41,G51,G71,G91,G02,G32,G42,G62,G82,GA2,G23,G43,G53,G73,G93,G04,G34,G44,G64,G84,GA4,G25,G45,G55,G75,G95,G06,G36,G46,G66,G86,GA6,G27,G47,G57,G77,G97,G08,G38,G48,G68,G88,GA8,G29,G49,G59,G79,G99,G0A,G3A,G4A,G6A,G8A,GAAは、G画素を示す。B01,B21,B41,B61,B81,BA1,B03,B23,B43,B63,B83,BA3,B05,B25,B45,B65,B85,BA5,B07,B27,B47,B67,B87,BA7,B09,B29,B49,B69,B89,BA9は、B画素を示す。例えば、色フィルタ配列に対応して、R34,G45,B45,G44の水平2画素、垂直2画素の4画素の基本配列が構成されている。図12は、G55の隣接画素がB画素の場合を例に説明したが、G44のように隣接画素がR画素の配列パターンも存在する。その場合は、R画素とB画素が入れ替わった色配置となるが、注目画素がG画素のときの加算対象画素はG画素のみなので、どちらの色配置に基づいて説明しても構わない。図13は、画素加算回路14の空間フィルタ41~45で注目画素がG画素のときの、演算対象画素の配列を示す図である。このとき、空間フィルタ41~45の出力は次式で求められる。G=K44×G44K64×G64K55×G55K46×G46K66×G66係数可変設定回路495は、フィルタ係数K33~K37,K43~K47,K53~K57,K63~K67,K73~K77のうち、上式で使わない係数を0に設定する。係数可変設定回路495は、制御回路19による設定に基づいて、よりノイズが低減されるフィルタ係数を設定することができる。例えば以下のフィルタ係数を設定することができる。K44=1/8K64=1/8K55=4/8K46=1/8K66=1/8ここで、上記フィルタ係数は、低照度時で信号振幅が小さい場合は、例えば各々8倍の係数値とされる。微弱な信号成分が少しでも失われることを防ぐため、1以上のフィルタ係数とすることもできる。あるいは、係数可変設定回路495は、制御回路19による設定に基づいて、例えば以下のフィルタ係数を設定することができる。K44=1/5K64=1/5K55=1/5K46=1/5K66=1/5ここで、上記フィルタ係数は、低照度時で信号振幅が小さい場合は、例えば各々5倍の係数とされる。微弱な信号成分が少しでも失われることを防ぐため、1以上のフィルタ係数とすることができる。空間フィルタ41~45は、注目画素とその周辺画素の合計5画素を対象としたノイズ低減フィルタとされたが、さらにノイズが多い低照度時の撮像信号の場合は、注目画素とその周辺画素の合計9画素を対象としたノイズ低減フィルタとするように空間フィルタ41~45の各々を構成したほうがよい。このとき、空間フィルタ41~45の出力は次式で求められる。G=K53×G53K44×G44K64×G64K35×G45K55×G55K75×G75K46×G46K66×G66K57×G57図14は、図11Bの画素空間配置で注目画素がR画素のときの水平11画素、垂直11画素の空間的な配置を示す図である。R画素、G画素、B画素は市松に配列されている。R11,R31,R51,R71,R91,R13,R33,R53,R73,R93,R15,R35,R55,R75,R95,R17,R37,R57,R77,R97,R19,R39,R59,R79,R99はR画素を示す。G20,G40,G50,G70,G90,G22,G42,G52,G72,G92,G24,G44,G54,G74,G94,G26,G46,G56,G76,G96,G28,G48,G58,G78,G98,G2A,G4A,G5A,G7A,G9A,G01,G31,G41,G61,G81,GA1,G03,G33,G43,G63,G83,GA3,G05,G35,G45,G65,G85,GA5,G07,G37,G47,G67,G87,GA7,G09,G39,G49,G69,G89,GA9はG画素を示す。B00,B20,B40,B60,B80,BA0,B02,B22,B42,B62,B82,BA2,B04,B24,B44,B64,B84,BA4,B06,B26,B46,B66,B86,BA6,B08,B28,B48,B68,B88,BA8,B0A,B2A,B4A,B6A,B8A,BAAはB画素を示す。例えば、色フィルタ配列に対応して、R33,G44,B44,G43の水平2画素、垂直2画素の4画素の基本配列が構成されている。図15は、画素加算回路14の空間フィルタ41~45で注目画素がR画素のときの、演算対象画素の配列を示す図である。このとき、空間フィルタ41~45の出力は次式で求められる。R=K53×R53K35×R35K55×R55K75×R75K57×R57係数可変設定回路495は、フィルタ係数K33~K37,K43~K47,K53~K57,K63~K67,K73~K77のうち、上式で使わない係数を0に設定する。係数可変設定回路495は、制御回路19による設定に基づいて、よりノイズが低減されるフィルタ係数を設定することができる。例えば以下のフィルタ係数を設定することが可能である。K53=1/8K35=1/8K55=4/8K75=1/8K57=1/8ここで、上記フィルタ係数は、低照度時で信号振幅が小さい場合は、例えば各々8倍の係数とすることができる。微弱な信号成分が少しでも失われることを防ぐため、1以上のフィルタ係数とすることも可能である。あるいは、係数可変設定回路495は、制御回路19による設定に基づいて、例えば以下のフィルタ係数を設定することができる。K53=1/5K35=1/5K55=1/5K75=1/5K57=1/5ここで、上記フィルタ係数は、低照度時で信号振幅が小さい場合は、例えば各々5倍の係数とすることができる。微弱な信号成分が少しでも失われることを防ぐため、1以上のフィルタ係数とすることもできる。空間フィルタ41~45は、注目画素とその周辺画素の合計5画素を対象としたノイズ低減フィルタとしたが、さらにノイズが多い低照度時の撮像信号の場合は、注目画素とその周辺画素の合計9画素を対象としたノイズ低減フィルタとするように空間フィルタ41~45の各々を構成したほうがよい。このとき、空間フィルタ41~45の出力は次式で求める。R=K33×R33K53×R53K73×R73K35×R35K55×R55K75×R75K37×R37K57×R57K77×R77次に、図16は、図11Bの画素空間配置で注目画素がB画素のときの水平11画素、垂直11画素の空間的な配置を示す図である。R画素、G画素、B画素は市松に配列されている。R00,R20,R40,R60,R80,RA0,R02,R22,R42,R62,R82,RA2,R04,R24,R44,R64,R84,RA4,R06,R26,R46,R66,R86,RA6,R08,R28,R48,R68,R88,RA8,R0A,R2A,R4A,R6A,R8A,RAAはR画素を示す。G20,G40,G50,G70,G90,G22,G42,G52,G72,G92,G24,G44,G54,G74,G94,G26,G46,G56,G76,G96,G28,G48,G58,G78,G98,G2A,G4A,G5A,G7A,G9A,G01,G31,G41,G61,G81,GA1,G03,G33,G43,G63,G83,GA3,G05,G35,G45,G65,G85,GA5,G07,G37,G47,G67,G87,GA7,G09,G39,G49,G69,G89,GA9はG画素を示す。B11,B31,B51,B71,B91,B13,B33,B53,B73,B93,B15,B35,B55,B75,B95,B17,B37,B57,B77,B97,B19,B39,B59,B79,B99はB画素を示す。例えば、色フィルタ配列に対応して、R44,G45,B55,G54の水平2画素、垂直2画素の4画素の基本配列が構成されている。図17は、画素加算回路14の空間フィルタ41~45で注目画素がB画素のときの、演算対象画素の配列を示す図である。このとき、空間フィルタ41~45の出力は次式で求める。B=K53×B53K35×B35K55×B55K75×B75K57×B57係数可変設定回路495は、フィルタ係数K33~K37,K43~K47,K53~K57,K63~K67,K73~K77のうち、上式で使わない係数を0に設定する。係数可変設定回路495は、制御回路19による設定に基づいて、よりノイズが低減されるフィルタ係数を設定することができる。例えば以下のフィルタ係数を設定することができる。K53=1/8K35=1/8K55=4/8K75=1/8K57=1/8ここで、上記フィルタ係数は、低照度時で信号振幅が小さい場合は、例えば各々8倍の係数とすることができる。微弱な信号成分が少しでも失われることを防ぐため、1以上のフィルタ係数とすることが可能である。あるいは、係数可変設定回路495は、制御回路19による設定に基づいて、例えば以下のフィルタ係数を設定する。K53=1/5K35=1/5K55=1/5K75=1/5K57=1/5ここで、上記フィルタ係数は、低照度時で信号振幅が小さい場合は、例えば各々5倍の係数とすることができる。微弱な信号成分が少しでも失われることを防ぐため、1以上のフィルタ係数とすることが可能である。空間フィルタ41~45は、注目画素とその周辺画素の合計5画素を対象としたノイズ低減フィルタとしたが、さらにノイズが多い低照度時の撮像信号の場合は、注目画素とその周辺画素の合計9画素を対象としたノイズ低減フィルタとするように空間フィルタ41~45の各々を構成したほうがよい。このとき、空間フィルタ41~45の出力は次式で求められる。R=K33×B33K53×B53K73×B73K35×B35K55×B55K75×B75K37×B37K57×B57K77×B77空間フィルタ41~45は、例えばノイズが高域周波数に多く分布する仮定から、低域通過型フィルタの構成とされたが、フィルタ係数を調整して撮像信号に含まれるノイズの特性に応じたノイズ低減フィルタとしてもよい。また、空間フィルタ41~45は、低域通過型フィルタの構成としているが、例えばイプシロンフィルタなどの輪郭保存型の低域通過型フィルタとして、より原画の特徴を残してノイズを除去することで、注目画素と相関の高い画素の判別精度を高めてもよい。また、空間フィルタ41~45は、水平3画素、垂直3画素の9画素を使った低域通過型フィルタの構成とされたが、ノイズの多い場合は水平5画素、垂直5画素の25画素を使った低域通過型フィルタの構成としてもよい。さらに、空間フィルタ41~45は、面内の低域通過型フィルタの構成としたが、時間軸方向の低域通過型フィルタとしてもよいし、時間軸方向の非巡回型フィルタの構成としてもよい。本実施の形態は、空間フィルタ41~45を設け、ノイズによる誤判定を防ぎ、より相関の高い画素を特定できるように構成されているので、画素加算画像の解像度が低下することなく高画質化することができる。次に、図4に示した面内パターン検出部61について詳細に説明する。図4に示したように面内パターン検出部61は、画素抽出部510、主面内パターン検出部主領域判別回路650及び補助面内パターン検出部補助領域判別回路1650を有する。図18は、画素抽出部510の構成の一例を示す図である。画素抽出部510は、図19A,Bに示されるように入力信号NR3のフレーム画像中の注目画素を中心とする任意の11×11画素領域をサンプリングし、サンプリングされた画素領域の画素値P11~P19,P21~P29,P31~P39,P41~P49,P51~P59,P61~P69,P61~P69,P71~P79,P81~P89,P91~P99の群SPL3を並列に出力する機能を有する。ここで、画素値P55が注目画素の画素値となる。また、図20は、主面内パターン検出部650の構成の一例を示すブロック図であり、図21は、補助面内パターン検出部1650の構成の一例を示すブロック図である。図18を参照すると、1ライン遅延回路501~508及び1画素遅延回路511~598が画素抽出部510を構成する。また、図20を参照すると、画素選択回路600、差分演算器601~612、最小値算出回路620及び画素指定回路630が主面内パターン検出部650を構成する。さらに、図21を参照すると、画素選択回路1600、差分演算器1601~1604、最小値算出回路1620及び画素指定回路1630が補助面内パターン検出部1650を構成する。上述したように、画素抽出部510は、入力信号NR3を所定の時間だけ遅延させて注目画素及びその周囲の周辺画素の各画素値を同時に抽出することができる。以下、図19Bの画素値P99が入力端子500に印加されたタイミングでの動作について説明する。A/D変換器13Aから出力された画素値P99は、画素加算回路14の入力端子INaから、1フレーム遅延回路24、1フレーム遅延回路23、空間フィルタ43を経て面内パターン検出部61の入力端子500に印加される。入力端子500に印加された画素値P99は、1ライン遅延回路501、1画素遅延回路511、画素選択回路600及び画素選択回路1600へ供給される。1画素遅延回路511は、1画素遅延した画素値P89を出力する。画素値P89は、1画素遅延回路512、画素選択回路600及び画素選択回路1600へ供給される。1画素遅延回路512は、1画素遅延した画素値P79を出力する。画素値P79は、1画素遅延回路513、画素選択回路600及び画素選択回路1600へ供給される。1画素遅延回路513は、1画素遅延した画素値P69を出力する。画素値P69は、1画素遅延回路514、画素選択回路600及び画素選択回路1600へ供給される。1画素遅延回路514は、1画素遅延した画素値P59を出力する。画素値P59は、1画素遅延回路515、画素選択回路600及び画素選択回路1600へ供給される。1画素遅延回路515は、1画素遅延した画素値P49を出力する。画素値P49は、1画素遅延回路516、画素選択回路600及び画素選択回路1600へ供給される。1画素遅延回路516は、1画素遅延した画素値P39を出力する。画素値P39は、1画素遅延回路517、画素選択回路600及び画素選択回路1600へ供給される。1画素遅延回路517は、1画素遅延した画素値P29を出力する。画素値P29は、1画素遅延回路518、画素選択回路600及び画素選択回路1600へ供給される。1画素遅延回路518は、1画素遅延した画素値P19を出力する。画素値P19は、画素選択回路600及び画素選択回路1600へ供給される。1ライン遅延回路501は画素値P98を出力する。画素値P98は、1ライン遅延回路502、1画素遅延回路521、画素選択回路600及び画素選択回路1600へ供給される。1画素遅延回路521は、1画素遅延した画素値P88を出力する。画素値P88は、1画素遅延回路522、画素選択回路600及び画素選択回路1600へ供給される。1画素遅延回路522は、1画素遅延した画素値P78を出力する。画素値P78は、1画素遅延回路523、画素選択回路600及び画素選択回路1600へ供給される。1画素遅延回路523は、1画素遅延した画素値P68を出力する。画素値P68は、1画素遅延回路524、画素選択回路600及び画素選択回路1600へ供給される。1画素遅延回路524は、1画素遅延した画素値P58を出力する。画素値P58は、1画素遅延回路525、画素選択回路600及び画素選択回路1600へ供給される。1画素遅延回路525は、1画素遅延した画素値P48を出力する。画素値P48は、1画素遅延回路526、画素選択回路600及び画素選択回路1600へ供給される。1画素遅延回路526は、1画素遅延した画素値P38を出力する。画素値P38は、1画素遅延回路527、画素選択回路600及び画素選択回路1600へ供給される。1画素遅延回路527は、1画素遅延した画素値P28を出力する。画素値P28は、1画素遅延回路528、画素選択回路600及び画素選択回路1600へ供給される。1画素遅延回路528は、1画素遅延した画素値P18を出力する。画素値P18は、画素選択回路600及び画素選択回路1600へ供給される。1ライン遅延回路502は画素値P97を出力する。画素値P97は、1ライン遅延回路503、1画素遅延回路531、画素選択回路600及び画素選択回路1600へ供給される。1画素遅延回路531は、1画素遅延した画素値P87を出力する。画素値P87は、1画素遅延回路532、画素選択回路600及び画素選択回路1600へ供給される。1画素遅延回路532は、1画素遅延した画素値P77を出力する。画素値P77は、1画素遅延回路533、画素選択回路600及び画素選択回路1600へ供給される。1画素遅延回路533は、1画素遅延した画素値P67を出力する。画素値P67は、1画素遅延回路534、画素選択回路600及び画素選択回路1600へ供給される。1画素遅延回路534は、1画素遅延した画素値P57を出力する。画素値P57は、1画素遅延回路535、画素選択回路600及び画素選択回路1600へ供給される。1画素遅延回路535は、1画素遅延した画素値P47を出力する。画素値P47は、1画素遅延回路536、画素選択回路600及び画素選択回路1600へ供給される。1画素遅延回路536は、1画素遅延した画素値P37を出力する。画素値P37は、1画素遅延回路537、画素選択回路600及び画素選択回路1600へ供給される。1画素遅延回路537は、1画素遅延した画素値P27を出力する。画素値P27は、1画素遅延回路538、画素選択回路600及び画素選択回路1600へ供給される。1画素遅延回路538は、1画素遅延した画素値P17を出力する。画素値P17は、画素選択回路600及び画素選択回路1600へ供給される。1ライン遅延回路503は画素値P96を出力する。画素値P96は、1ライン遅延回路504、1画素遅延回路541、画素選択回路600及び画素選択回路1600へ供給される。1画素遅延回路541は、1画素遅延した画素値P86を出力する。画素値P86は、1画素遅延回路542、画素選択回路600及び画素選択回路1600へ供給される。1画素遅延回路542は、1画素遅延した画素値P76を出力する。画素値P76は、1画素遅延回路543、画素選択回路600及び画素選択回路1600へ供給される。1画素遅延回路543は、1画素遅延した画素値P66を出力する。画素値P66は、1画素遅延回路544、画素選択回路600及び画素選択回路1600へ供給される。1画素遅延回路544は、1画素遅延した画素値P56を出力する。画素値P56は、1画素遅延回路545、画素選択回路600及び画素選択回路1600へ供給される。1画素遅延回路545は、1画素遅延した画素値P46を出力する。画素値P46は、1画素遅延回路546、画素選択回路600及び画素選択回路1600へ供給される。1画素遅延回路546は、1画素遅延した画素値P36を出力する。画素値P36は、1画素遅延回路547、画素選択回路600及び画素選択回路1600へ供給される。1画素遅延回路547は、1画素遅延した画素値P26を出力する。画素値P26は、1画素遅延回路548、画素選択回路600及び画素選択回路1600へ供給される。1画素遅延回路548は、1画素遅延した画素値P16を出力する。画素値P16は、画素選択回路600及び画素選択回路1600へ供給される。1ライン遅延回路504は画素値P95を出力する。画素値P95は、1ライン遅延回路505、1画素遅延回路551、画素選択回路600及び画素選択回路1600へ供給される。1画素遅延回路551は、1画素遅延した画素値P85を出力する。画素値P85は、1画素遅延回路552、画素選択回路600及び画素選択回路1600へ供給される。1画素遅延回路552は、1画素遅延した画素値P75を出力する。画素値P75は、1画素遅延回路553、画素選択回路600及び画素選択回路1600へ供給される。1画素遅延回路553は、1画素遅延した画素値P65を出力する。画素値P65は、1画素遅延回路554、画素選択回路600及び画素選択回路1600へ供給される。1画素遅延回路554は、1画素遅延した画素値P55を出力する。画素値P55は、1画素遅延回路555、画素選択回路600及び画素選択回路1600へ供給される。1画素遅延回路555は、1画素遅延した画素値P45を出力する。画素値P45は、1画素遅延回路556、画素選択回路600及び画素選択回路1600へ供給される。1画素遅延回路556は、1画素遅延した画素値P35を出力する。画素値P35は、1画素遅延回路557、画素選択回路600及び画素選択回路1600へ供給される。1画素遅延回路557は、1画素遅延した画素値P25を出力する。画素値P25は、1画素遅延回路558、画素選択回路600及び画素選択回路1600へ供給される。1画素遅延回路558は、1画素遅延した画素値P15を出力する。画素値P15は、画素選択回路600及び画素選択回路1600へ供給される。1ライン遅延回路505は画素値P94を出力する。画素値P94は、1ライン遅延回路506、1画素遅延回路561、画素選択回路600及び画素選択回路1600へ供給される。1画素遅延回路561は、1画素遅延した画素値P84を出力する。画素値P84は、1画素遅延回路562、画素選択回路600及び画素選択回路1600へ供給される。1画素遅延回路562は、1画素遅延した画素値P74を出力する。画素値P74は、1画素遅延回路563、画素選択回路600及び画素選択回路1600へ供給される。1画素遅延回路563は、1画素遅延した画素値P64を出力する。画素値P64は、1画素遅延回路564、画素選択回路600及び画素選択回路1600へ供給される。1画素遅延回路564は、1画素遅延した画素値P54を出力する。画素値P54は、1画素遅延回路565、画素選択回路600及び画素選択回路1600へ供給される。1画素遅延回路565は、1画素遅延した画素値P44を出力する。画素値P44は、1画素遅延回路566、画素選択回路600及び画素選択回路1600へ供給される。1画素遅延回路566は、1画素遅延した画素値P34を出力する。画素値P34は、1画素遅延回路567、画素選択回路600及び画素選択回路1600へ供給される。1画素遅延回路567は、1画素遅延した画素値P24を出力する。画素値P24は、1画素遅延回路568、画素選択回路600及び画素選択回路1600へ供給される。1画素遅延回路568は、1画素遅延した画素値P14を出力する。画素値P14は、画素選択回路600及び画素選択回路1600へ供給される。1ライン遅延回路506は画素値P93を出力する。画素値P93は、1ライン遅延回路507、1画素遅延回路571、画素選択回路600及び画素選択回路1600へ供給される。1画素遅延回路571は、1画素遅延した画素値P83を出力する。画素値P83は、1画素遅延回路572、画素選択回路600及び画素選択回路1600へ供給される。1画素遅延回路572は、1画素遅延した画素値P73を出力する。画素値P73は、1画素遅延回路573、画素選択回路600及び画素選択回路1600へ供給される。1画素遅延回路573は、1画素遅延した画素値P63を出力する。画素値P63は、1画素遅延回路574、画素選択回路600及び画素選択回路1600へ供給される。1画素遅延回路574は、1画素遅延した画素値P53を出力する。画素値P53は、1画素遅延回路575、画素選択回路600及び画素選択回路1600へ供給される。1画素遅延回路575は、1画素遅延した画素値P43を出力する。画素値P43は、1画素遅延回路576、画素選択回路600及び画素選択回路1600へ供給される。1画素遅延回路576は、1画素遅延した画素値P33を出力する。画素値P33は、1画素遅延回路577、画素選択回路600及び画素選択回路1600へ供給される。1画素遅延回路577は、1画素遅延した画素値P23を出力する。画素値P23は、1画素遅延回路578、画素選択回路600及び画素選択回路1600へ供給される。1画素遅延回路578は、1画素遅延した画素値P13を出力する。画素値P13は、画素選択回路600及び画素選択回路1600へ供給される。1ライン遅延回路507は画素値P92を出力する。画素値P92は、1ライン遅延回路508、1画素遅延回路581、画素選択回路600及び画素選択回路1600へ供給される。1画素遅延回路581は、1画素遅延した画素値P82を出力する。画素値P82は、1画素遅延回路582、画素選択回路600及び画素選択回路1600へ供給される。1画素遅延回路582は、1画素遅延した画素値P72を出力する。画素値P72は、1画素遅延回路583、画素選択回路600及び画素選択回路1600へ供給される。1画素遅延回路583は、1画素遅延した画素値P62を出力する。画素値P62は、1画素遅延回路584、画素選択回路600及び画素選択回路1600へ供給される。1画素遅延回路584は、1画素遅延した画素値P52を出力する。画素値P52は、1画素遅延回路585、画素選択回路600及び画素選択回路1600へ供給される。1画素遅延回路585は、1画素遅延した画素値P42を出力する。画素値P42は、1画素遅延回路586、画素選択回路600及び画素選択回路1600へ供給される。1画素遅延回路586は、1画素遅延した画素値P32を出力する。画素値P32は、1画素遅延回路587、画素選択回路600及び画素選択回路1600へ供給される。1画素遅延回路587は、1画素遅延した画素値P22を出力する。画素値P23は、1画素遅延回路588、画素選択回路600及び画素選択回路1600へ供給される。1画素遅延回路588は、1画素遅延した画素値P12を出力する。画素値P13は、画素選択回路600及び画素選択回路1600へ供給される。1ライン遅延回路508は画素値P91を出力する。画素値P91は、1画素遅延回路591、画素選択回路600及び画素選択回路1600へ供給される。1画素遅延回路591は、1画素遅延した画素値P81を出力する。画素値P81は、1画素遅延回路592、画素選択回路600及び画素選択回路1600へ供給される。1画素遅延回路592は、1画素遅延した画素値P71を出力する。画素値P71は、1画素遅延回路593、画素選択回路600及び画素選択回路1600へ供給される。1画素遅延回路593は、1画素遅延した画素値P61を出力する。画素値P61は、1画素遅延回路594、画素選択回路600及び画素選択回路1600へ供給される。1画素遅延回路594は、1画素遅延した画素値P51を出力する。画素値P51は、1画素遅延回路595、画素選択回路600及び画素選択回路1600へ供給される。1画素遅延回路595は、1画素遅延した画素値P41を出力する。画素値P41は、1画素遅延回路596、画素選択回路600及び画素選択回路1600へ供給される。1画素遅延回路596は、1画素遅延した画素値P31を出力する。画素値P31は、1画素遅延回路597、画素選択回路600及び画素選択回路1600へ供給される。1画素遅延回路597は、1画素遅延した画素値P21を出力する。画素値P21は、1画素遅延回路598、画素選択回路600及び画素選択回路1600へ供給される。1画素遅延回路598は、1画素遅延した画素値P11を出力する。画素値P11は、画素選択回路600及び画素選択回路1600へ供給される。次に、図20を参照しつつ主面内パターン検出部650の構成について詳細に説明する。図1の同期信号発生回路18は、図20の同期信号入力端子518を介して画素選択回路600へ水平同期信号HDと垂直同期信号VDとを供給する。画素選択回路600は、水平同期信号HDと垂直同期信号VDとに基づいて注目画素P55の画素位置を判断し、色フィルタ配列に対応する注目画素の画素位置を特定する。注目画素が、R画素かG画素かB画素かも特定できる。特定した画素位置に基づいて、加算パターンの画素領域に対応する差分演算器601~612各々へ、候補となる加算パターンを構成する画素値を供給する。前記加算パターンについて説明する。画素加算に使う画素として、注目画素と相関の高い画素を正しく選択できれば、画素加算後の画像の解像度劣化を小さくすることができる。注目画素と周辺画素の組み合わせから、複数の加算パターンの候補が存在する。図19Bの画素空間配置で注目画素がG画素のときの4画素加算の加算パターンT01~T12を図22~図33に示す。4画素加算の加算パターンは、長方形の点線で囲まれて示されている。G画素の4画素加算の場合は、候補となる12個の加算パターンから最も相関の高い最適な加算パターンを求めることができる。図22は、注目画素とその上側の周辺画素とを組合せた上側ブロックパターンを示す図である。画素選択回路600は、画素値G53、G44、G64、G55を差分演算器601へ供給する。図23は、注目画素とその右側の周辺画素とを組合せた右側ブロックパターンを示す図である。画素選択回路600は、画素値G64、G55、G75、G66を差分演算器602へ供給する。図24は、注目画素とその下側の周辺画素とを組合せた下側ブロックパターンを示す図である。画素選択回路600は、画素値G55、G46、G66、G57を差分演算器603へ供給する。図25は、注目画素とその左側の周辺画素とを組合せた左側ブロックパターンを示す図である。画素選択回路600は、画素値G44、G45、G55、G46を差分演算器604へ供給する。図26は、注目画素とその上側の周辺画素とを組合せた上側縦ラインパターンを示す図である。画素選択回路600は、画素値G51、G53、G55、G57を差分演算器605へ供給する。図27は、注目画素とその下側の周辺画素とを組合せた下側縦ラインパターンを示す図である。画素選択回路600は、画素値G53、G55、G57、G59を差分演算器606へ供給する。図28は、注目画素とその左側の周辺画素とを組合せた左側横ラインパターンを示す図である。画素選択回路600は、画素値G25、G45、G55、G75を差分演算器607へ供給する。図29は、注目画素とその右側の周辺画素とを組合せた右側横ラインパターンを示す図である。画素選択回路600は、画素値G45、G55、G75、G95を差分演算器608へ供給する。図30は、注目画素とその左上側の周辺画素とを組合せた左上側斜めラインパターンを示す図である。画素選択回路600は、画素値G43、G44、G55、G66を差分演算器609へ供給する。図31は、注目画素とその右下側の周辺画素とを組合せた右下側斜めラインパターンを示す図である。画素選択回路600は、画素値G44、G55、G66、G77を差分演算器610へ供給する。図32は、注目画素とその右上側の周辺画素とを組合せた右上側斜めラインパターンを示す図である。画素選択回路600は、画素値G73、G64、G55、G46を差分演算器611へ供給する。図33は、注目画素とその左下側の周辺画素とを組合せた左下側斜めラインパターンを示す図である。画素選択回路600は、画素値G64、G55、G46、G47を差分演算器612へ供給する。次に、図19Bの画素空間配置で注目画素がR画素のときの4画素加算の加算パターンを図34~図37に示す。R画素の4画素加算の場合は、4パターンの加算パターンから最も相関の高い最適な加算パターンが求められる。図34は、注目画素とその左上側の周辺画素とを組合せた左上側ブロックパターンを示す図である。画素選択回路600は、画素値R33、R53、R35、R55を差分演算器601へ供給する。図35は、注目画素とその右上側の周辺画素とを組合せた右上側ブロックパターンを示す図である。画素選択回路600は、画素値R53、R73、R55、R75を差分演算器602へ供給する。図36は、注目画素とその右下側の周辺画素とを組合せた右下側ブロックパターンを示す図である。画素選択回路600は、画素値R55、R75、R57、R77を差分演算器604へ供給する。図37は、注目画素とその左下側の周辺画素とを組合せた左下側ブロックパターンを示す図である。画素選択回路600は、画素値R35、R55、R37、R57を差分演算器603へ供給する。次に、図19Bの画素空間配置で注目画素がB画素のときの4画素加算の加算パターンを図38~図41に示す。B画素の4画素加算の場合は、4パターンの加算パターンから最も相関の高い最適な加算パターンが求められる。図38は、注目画素とその左上側の周辺画素とを組合せた左上側ブロックパターンを示す図である。画素選択回路600は、画素値B33、B53、B35、B55を差分演算器601へ供給する。図39は、注目画素とその右上側の周辺画素とを組合せた右上側ブロックパターンを示す図である。画素選択回路600は、画素値B53、B73、B55、B75を差分演算器602へ供給する。図40は、注目画素とその右下側の周辺画素とを組合せた右下側ブロックパターンを示す図である。画素選択回路600は、画素値B55、B75、B57、B77を差分演算器603へ供給する。図41は、注目画素とその左下側の周辺画素とを組合せた左下側ブロックパターンを示す図である。画素選択回路600は、画素値B35、B55、B37、B57を差分演算器604へ供給する。差分演算器601~612は、入力される4画素の加算パターンT01~T12それぞれの画素値同士を比較して、最大画素値と最小画素値を求める。次に最大画素値と最小画素値の差分を求め当該加算パターンの変化幅として最小値算出回路620へ供給する。たとえば、注目画素がG画素の場合、差分演算器601は、上側ブロックパターンの画素間の画素値の差分変化幅を面内相関評価値として算出する。差分演算器602は、右側ブロックパターンの画素間の画素値の差分変化幅を面内相関評価値として算出する。差分演算器603は、左側ブロックパターンの画素間の画素値の差分変化幅を面内相関評価値として算出する。差分演算器604は、下側ブロックパターンの画素間の画素値の差分変化幅を面内相関評価値として算出する。差分演算器605は、上側縦ラインパターンの画素間の画素値の差分変化幅を面内相関評価値として算出する。差分演算器606は、下側縦ラインパターンの画素間の画素値の差分変化幅を面内相関評価値として算出する。差分演算器607は、左側横ラインパターンの画素間の画素値の差分変化幅を面内相関評価値として算出する。差分演算器608は、右側横ラインパターンの画素間の画素値の差分変化幅を面内相関評価値として算出する。差分演算器609は、左上側斜めラインパターンの画素間の画素値の差分変化幅を面内相関評価値として算出する。差分演算器610は、右下側斜めラインパターンの画素間の画素値の差分変化幅を面内相関評価値として算出する。差分演算器611は、右上側斜めラインパターンの画素間の画素値の差分変化幅を面内相関評価値として算出する。そして、差分演算器612は、左下側斜めラインパターンの画素間の画素値の差分変化幅を面内相関評価値として算出する。注目画素がR画素やB画素の場合には、差分演算器601は、左上側ブロックパターンの画素間の画素値の差分変化幅を面内相関評価値として算出する。差分演算器602は、右上側ブロックパターンの画素間の画素値の差分変化幅を面内相関評価値として算出する。差分演算器603は、右下側ブロックパターンの画素間の画素値の差分変化幅を面内相関評価値として算出する。そして、差分演算器604は、左下側ブロックパターンの画素間の画素値の差分変化幅を面内相関評価値として算出する。最小値算出回路620の注目画素がG画素の場合の動作について説明する。最小値算出回路620は、差分演算器601~612から入力される12パターンの画素間の変化幅を比較して、最小の変化幅の加算パターンを求め、その結果DAを画素指定回路630へ通知する。画素指定回路630は、最小値算出回路620から通知された加算パターンPN3を構成する画素の画素位置を示す情報を、出力端子640を介して、選択回路53、前方参照パターン検出部72及び後方参照パターン検出部74へ供給する。また、画素選択回路600は、注目画素P55の注目画素値PMを注目画素値出力端子641から出力して最前方参照パターン検出部71、前方参照パターン検出部72、後方参照パターン検出部74、最後方参照パターン検出部75へ供給する。上側ブロックパターンの構成画素が最小の変化幅を与える場合は、画素G53、G44、G64、G55の画素位置情報を選択回路53へ供給する。右側ブロックパターンの構成画素が最小の変化幅を与える場合は、画素G64、G55、G75、G66の画素位置情報を選択回路53へ供給する。下側ブロックパターンの構成画素が最小の変化幅を与えるの場合は、画素G55、G46、G66、G57の画素位置情報を選択回路53へ供給する。左側ブロックパターンの構成画素が最小の変化幅を与える場合は、画素G44、G45、G55、G46の画素位置情報を選択回路53へ供給する。上側縦ラインパターンの構成画素が最小の変化幅を与える場合は、画素G51、G53、G55、G57の画素位置情報を選択回路53へ供給する。下側縦ラインパターンの構成画素が最小の変化幅を与える場合は、画素G53、G55、G57、G59の画素位置情報を選択回路53へ供給する。左側横ラインパターンの構成画素が最小の変化幅を与える場合は、画素G25、G45、G55、G75の画素位置情報を選択回路53へ供給する。右側横ラインパターンの構成画素が最小の変化幅を与える場合は、画素G45、G55、G75、G95の画素位置情報を選択回路53へ供給する。左上側斜めラインパターンの構成画素が最小の変化幅を与える場合は、画素G43、G44、G55、G66の画素位置情報を選択回路53へ供給する。右下側斜めラインパターンの構成画素が最小の変化幅を与える場合は、画素G44、G55、G66、G77の画素位置情報を選択回路53へ供給する。右上側斜めラインパターンの構成画素が最小の変化幅を与える場合は、画素G73、G64、G55、G46の画素位置情報を選択回路53へ供給する。そして、左下側斜めラインパターンの構成画素が最小の変化幅を与える場合は、画素G64、G55、G46、G47の画素位置情報を選択回路53へ供給する。次に、最小値算出回路620の注目画素がR画素の場合の動作について説明する。最小値算出回路620は、差分演算器601~604から入力される4パターンの画素間の変化幅を比較して、最小の変化幅の加算パターンを求め、その結果DAを画素指定回路630へ通知する。画素指定回路630は、最小値算出回路620から通知された加算パターンPN3を構成する画素の画素位置を示す情報を、出力端子640から選択回路53、前方参照パターン検出部72及び後方参照パターン検出部74へ供給する。また、画素選択回路600は、注目画素P55の注目画素値PMを注目画素値出力端子641から出力して最前方参照パターン検出部71、前方参照パターン検出部72、後方参照パターン検出部74及び最後方参照パターン検出部75へ供給する。R画素の左上側ブロックパターンの構成画素が最小の変化幅を与える場合は、画素R33、R53、R35、R55の画素位置情報を選択回路53へ供給する。R画素の右上側ブロックパターンの構成画素が最小の変化幅を与える場合は、画素R53、R73、R55、R75の画素位置情報を選択回路53へ供給する。R画素の右下側ブロックパターンの構成画素が最小の変化幅を与える場合は、画素R55、R75、R57、R77の画素位置情報を選択回路53へ供給する。R画素の左下側ブロックパターンの構成画素が最小の変化幅を与える場合は、画素R55、R75、R57、R77の画素位置情報を選択回路53へ供給する。次に、最小値算出回路620の注目画素がB画素の場合の動作について説明する。最小値算出回路620は、差分演算器601~604から入力される4パターンの画素間の変化幅を比較して、最小の変化幅の加算パターンを求め、その結果DAを画素指定回路630へ通知する。画素指定回路630は、最小値算出回路620から通知された加算パターンPN3を構成する画素の画素位置を示す情報を、出力端子640から選択回路53、前方参照パターン検出部72及び後方参照パターン検出部74へ供給する。画素選択回路600は、注目画素P55の注目画素値PMを注目画素値出力端子641から出力して最前方参照パターン検出部71、前方参照パターン検出部72、後方参照パターン検出部74及び最後方参照パターン検出部75へ供給する。B画素の左上側ブロックパターンの構成画素が最小の変化幅を与える場合は、画素B33、B53、B35、B55の画素位置情報を選択回路53へ供給する。B画素の右上側ブロックパターンの構成画素が最小の変化幅を与える場合は、画素B53、B73、B55、B75の画素位置情報を選択回路53へ供給する。B画素の右下側ブロックパターンの構成画素が最小の変化幅を与える場合は、画素B55、B75、B57、B77の画素位置情報を選択回路53へ供給する。B画素の左下側ブロックパターンの構成画素が最小の変化幅を与える場合は、画素B35、B55、B37、B57の画素位置情報を選択回路53へ供給する。前記のようにG画素の場合は12パターンの加算パターンから、R画素またはB画素の場合は4パターンの加算パターンから、最も相関の高い最適な加算パターンを求めるように主面内パターン検出部650が構成されているので、画素加算に使う画素として注目画素と相関の高い画素を正しく選択できるようにでき、画素加算後の画像の解像度劣化を小さくすることができる。次に、図21を参照しつつ補助面内パターン検出部1650の動作について説明する。図1の同期信号発生回路18は、図21の同期信号入力端子1518を介して画素選択回路1600へ水平同期信号HDと垂直同期信号VDを供給する。画素選択回路1600は、水平同期信号HDと垂直同期信号VDとに基づいて注目画素P55の画素位置を判断し、色フィルタ配列に対応する注目画素の画素位置を特定する。注目画素が、R画素かG画素かB画素かも特定できる。特定した画素位置に基づいて、加算パターンの画素領域に対応する差分演算器1601~1604各々へ、候補となる補助領域の加算パターンを構成する画素値を供給することができる。前記補助領域の加算パターンについて説明する。画素加算に使う画素として、注目画素と相関の高い画素を正しく選択できれば、画素加算後の画像の解像度劣化は小さくすることができる。周辺画素の組み合わせから、複数の加算パターンが存在する。図22~図41の画素空間配置で信号NR3のフレーム画像における主領域の各加算パターンに対する4つの補助領域の2画素加算パターンを、図46~図41の図中に楕円形の点線で囲って示す。主領域の各加算パターンに対して、4パターンの加算パターンから最も相関の高い加算パターンSUB3aと次に相関の高い加算パターンSUB3bとが求められる。画素指定回路630が例えば図22の主領域の加算パターンを指定したときの画素選択回路1600の動作を説明する。図22では、画素選択回路1600は、加算パターンK1の画素値G362、G373を差分演算器1601へ供給する。画素選択回路1600は、加算パターンK2の画素値G375、G366を差分演算器1602へ供給する。画素選択回路1600は、加算パターンK3の画素値G346、G335を差分演算器1603へ供給する。そして、画素選択回路1600は、加算パターンK4の画素値G333、G342を差分演算器1604へ供給する。面内パターン検出部61は、注目画素値入力端子1512を介して差分演算器1601~1604へ注目画素値PMを供給する。差分演算器1601~1604の各々は、画素選択回路1600から入力される2画素の画素値と注目画素値PMとの併せて3画素を比較して、3画素の中での最大画素値と最小画素値を求める。次に最大画素値と最小画素値の差分を求め当該加算パターンの変化幅として最小値算出回路1620へ供給する。すなわち、差分演算器1601,1602,1603,1604は、差分DB1,DB2,DB3,DB4を相関評価値補助面内相関評価値として最小値算出回路1620に供給する。最小値算出回路1620は、差分演算器1601~1604からそれぞれ入力される4加算パターンK1~K4にそれぞれ対応する画素値の差分変化幅DB1,DB2,DB3,DB4を互いに比較し、差分の大きさが最小の加算パターンSUB3aと、次に差分の大きさが小さい加算パターンSUB3bとを求め、加算パターンSUB3a,SUB3bを示す情報DBを画素指定回路1630へ通知する。画素指定回路1630は、最小値算出回路1620から通知された加算パターンSUB3a,SUB3bを構成する画素の画素位置を出力端子1640から相関判別部79へ供給する。画素指定回路630が図23~図41の他の主領域の加算パターンを指定したときの画素選択回路1600の動作も、図22の主領域の加算パターンを指定した時と同様に動作するので詳しい説明は省略する。次に、図42、図43A,B及び図44を参照しつつ、図5の前方参照パターン検出部空間判別回路72及び図6の後方参照パターン検出部空間判別回路74の構成について説明する。前方参照パターン検出部72及び後方参照パターン検出部74の基本構成は同一であるので、個別での説明は省略する。図42は、図5及び図6の画素抽出部770,771と同じ構成を有する画素抽出部サンプリング回路77xを示す図である。この画素抽出部77xは、図43A,Bに示されるように、入力信号NRxDNR2DまたはNR4Dのフレーム画像中の注目画素を中心とする任意の11×11画素領域をサンプリングし、サンプリングされた画素領域の画素値P00~P0A,P10~P1A,P20~P2A,P30~P3A,P40~P4A,P50~P5A,P60~P6A,P70~P7A,P80~P8A,P90~P9A,PA0~PAAを画素値群SPLxとして並列に出力する機能を有する。画素値P55が注目画素となる。また、図44は、主前方参照パターン検出部780及び主後方参照パターン検出部781と同じ構成を有する主参照パターン検出部78xの構成を概略的に示すブロック図である。さらに、図45は、補助前方参照パターン検出部1170及び補助後方参照パターン検出部1171と同じ構成を有する補助参照パターン検出部117xの構成を概略的に示すブロック図である。図44に示されるように、画素選択回路720、差分演算器721~725、最小値算出回路740及び画素指定回路750は、主参照パターン検出部78x主前方参照パターン検出部主領域判別回路780または主後方参照パターン検出部781を構成する。また、図45に示されるように、画素選択回路1120、差分演算器1121~1124、最小値算出回路1140及び画素指定回路1150は、補助参照パターン検出部117x補助前方参照パターン検出部補助領域判別回路1170または補助後方参照パターン検出部1171を構成する。上述の通り、図42の画素抽出部77xは、入力信号NRxDを所定の時間だけ遅延させて注目画素及びその周囲の周辺画素の各画素値を同時に抽出する。図43Bの画素値PAAが入力端子500に印加されたタイミングでの動作について説明する。A/D変換器13Aから出力された画素値PAAは、画素加算回路14の入力端子INaから、1フレーム遅延回路24、空間フィルタ44及び遅延回路38を経て後方参照パターン検出部74の入力端子700に印加される。あるいは、A/D変換器13Aから出力された画素値PAAは、画素加算回路14の入力端子INaから、1フレーム遅延回路24、1フレーム遅延回路23、1フレーム遅延回路22、空間フィルタ42及び遅延回路37を経て前方参照パターン検出部72の入力端子700に印加される。図42の入力端子700に印加された画素値PAAは、1ライン遅延回路701、1画素遅延回路1700、画素選択回路720及び画素選択回路1120へ供給される。1画素遅延回路1700は、1画素遅延した画素値P9Aを出力する。画素値P9Aは、1画素遅延回路1701、画素選択回路720及び画素選択回路1120へ供給される。1画素遅延回路1701は、1画素遅延した画素値P8Aを出力する。画素値P8Aは、1画素遅延回路1702、画素選択回路720及び画素選択回路1120へ供給される。1画素遅延回路1702は、1画素遅延した画素値P7Aを出力する。画素値P7Aは、1画素遅延回路1703、画素選択回路720及び画素選択回路1120へ供給される。1画素遅延回路1703は、1画素遅延した画素値P6Aを出力する。画素値P6Aは、1画素遅延回路1704、画素選択回路720及び画素選択回路1120へ供給される。1画素遅延回路1704は、1画素遅延した画素値P5Aを出力する。画素値P5Aは、1画素遅延回路1705、画素選択回路720及び画素選択回路1120へ供給される。1画素遅延回路1705は、1画素遅延した画素値P4Aを出力する。画素値P4Aは、1画素遅延回路1706、画素選択回路720及び画素選択回路1120へ供給される。1画素遅延回路1706は、1画素遅延した画素値P3Aを出力する。画素値P3Aは、1画素遅延回路1707、画素選択回路720及び画素選択回路1120へ供給される。1画素遅延回路1707は、1画素遅延した画素値P2Aを出力する。画素値P2Aは、1画素遅延回路1708、画素選択回路720及び画素選択回路1120へ供給される。1画素遅延回路1708は、1画素遅延した画素値P1Aを出力する。画素値P1Aは、1画素遅延回路1709、画素選択回路720及び画素選択回路1120へ供給される。1画素遅延回路1709は、1画素遅延した画素値P0Aを出力する。画素値P0Aは、画素選択回路720及び画素選択回路1120へ供給される。1ライン遅延回路701は画素値PA9を出力する。画素値PA9は、1ライン遅延回路702、1画素遅延回路1710、画素選択回路720及び画素選択回路1120へ供給される。1画素遅延回路1710は、1画素遅延した画素値P99を出力する。画素値P99は、1画素遅延回路1711、画素選択回路720及び画素選択回路1120へ供給される。1画素遅延回路1711は、1画素遅延した画素値P89を出力する。画素値P89は、1画素遅延回路1712、画素選択回路720及び画素選択回路1120へ供給される。1画素遅延回路1712は、1画素遅延した画素値P79を出力する。画素値P79は、1画素遅延回路1713、画素選択回路720及び画素選択回路1120へ供給される。1画素遅延回路1713は、1画素遅延した画素値P69を出力する。画素値P69は、1画素遅延回路1714、画素選択回路720及び画素選択回路1120へ供給される。1画素遅延回路1714は、1画素遅延した画素値P59を出力する。画素値P59は、1画素遅延回路1715、画素選択回路720及び画素選択回路1120へ供給される。1画素遅延回路1715は、1画素遅延した画素値P49を出力する。画素値P49は、1画素遅延回路1716、画素選択回路720及び画素選択回路1120へ供給される。1画素遅延回路1716は、1画素遅延した画素値P39を出力する。画素値P39は、1画素遅延回路1717、画素選択回路720及び画素選択回路1120へ供給される。1画素遅延回路1717は、1画素遅延した画素値P29を出力する。画素値P29は、1画素遅延回路1718、画素選択回路720及び画素選択回路1120へ供給される。1画素遅延回路1718は、1画素遅延した画素値P19を出力する。画素値P19は、1画素遅延回路1719、画素選択回路720及び画素選択回路1120へ供給される。1画素遅延回路1719は、1画素遅延した画素値P09を出力する。画素値P09は、画素選択回路720及び画素選択回路1120へ供給される。1ライン遅延回路702は画素値PA8を出力する。画素値PA8は、1ライン遅延回路703、1画素遅延回路1720、画素選択回路720及び画素選択回路1120へ供給される。1画素遅延回路1720は、1画素遅延した画素値P98を出力する。画素値P98は、1画素遅延回路1721、画素選択回路720及び画素選択回路1120へ供給される。1画素遅延回路1721は、1画素遅延した画素値P88を出力する。画素値P88は、1画素遅延回路1722、画素選択回路720及び画素選択回路1120へ供給される。1画素遅延回路1722は、1画素遅延した画素値P78を出力する。画素値P78は、1画素遅延回路1723、画素選択回路720及び画素選択回路1120へ供給される。1画素遅延回路1723は、1画素遅延した画素値P68を出力する。画素値P68は、1画素遅延回路1724、画素選択回路720及び画素選択回路1120へ供給される。1画素遅延回路1724は、1画素遅延した画素値P58を出力する。画素値P58は、1画素遅延回路1725、画素選択回路720及び画素選択回路1120へ供給される。1画素遅延回路1725は、1画素遅延した画素値P48を出力する。画素値P48は、1画素遅延回路1726、画素選択回路720及び画素選択回路1120へ供給される。1画素遅延回路1726は、1画素遅延した画素値P38を出力する。画素値P38は、1画素遅延回路1727、画素選択回路720及び画素選択回路1120へ供給される。1画素遅延回路1727は、1画素遅延した画素値P28を出力する。画素値P28は、1画素遅延回路1728、画素選択回路720及び画素選択回路1120へ供給される。1画素遅延回路1728は、1画素遅延した画素値P18を出力する。画素値P18は、1画素遅延回路1729、画素選択回路720及び画素選択回路1120へ供給される。1画素遅延回路1729は、1画素遅延した画素値P08を出力する。画素値P08は、画素選択回路720及び画素選択回路1120へ供給される。1ライン遅延回路703は画素値PA7を出力する。画素値PA7は、1ライン遅延回路704、1画素遅延回路1730、画素選択回路720及び画素選択回路1120へ供給される。1画素遅延回路1730は、1画素遅延した画素値P97を出力する。画素値P97は、1画素遅延回路1731、画素選択回路720及び画素選択回路1120へ供給される。1画素遅延回路1731は、1画素遅延した画素値P87を出力する。画素値P87は、1画素遅延回路1732、画素選択回路720及び画素選択回路1120へ供給される。1画素遅延回路1732は、1画素遅延した画素値P77を出力する。画素値P77は、1画素遅延回路1733、画素選択回路720及び画素選択回路1120へ供給される。1画素遅延回路1733は、1画素遅延した画素値P67を出力する。画素値P67は、1画素遅延回路1734、画素選択回路720及び画素選択回路1120へ供給される。1画素遅延回路1734は、1画素遅延した画素値P57を出力する。画素値P57は、1画素遅延回路1735、画素選択回路720及び画素選択回路1120へ供給される。1画素遅延回路1735は、1画素遅延した画素値P47を出力する。画素値P47は、1画素遅延回路1736、画素選択回路720及び画素選択回路1120へ供給される。1画素遅延回路1736は、1画素遅延した画素値P37を出力する。画素値P37は、1画素遅延回路1737、画素選択回路720及び画素選択回路1120へ供給される。1画素遅延回路1737は、1画素遅延した画素値P27を出力する。画素値P27は、1画素遅延回路1738、画素選択回路720及び画素選択回路1120へ供給される。1画素遅延回路1738は、1画素遅延した画素値P17を出力する。画素値P17は、1画素遅延回路1739、画素選択回路720及び画素選択回路1120へ供給される。1画素遅延回路1739は、1画素遅延した画素値P07を出力する。画素値P07は、画素選択回路720及び画素選択回路1120へ供給される。1ライン遅延回路704は画素値PA6を出力する。画素値PA6は、1ライン遅延回路705、1画素遅延回路1740、画素選択回路720及び画素選択回路1120へ供給される。1画素遅延回路1740は、1画素遅延した画素値P96を出力する。画素値P96は、1画素遅延回路1741、画素選択回路720及び画素選択回路1120へ供給される。1画素遅延回路1741は、1画素遅延した画素値P86を出力する。画素値P86は、1画素遅延回路1742、画素選択回路720及び画素選択回路1120へ供給される。1画素遅延回路1742は、1画素遅延した画素値P76を出力する。画素値P76は、1画素遅延回路1743、画素選択回路720及び画素選択回路1120へ供給される。1画素遅延回路1743は、1画素遅延した画素値P66を出力する。画素値P66は、1画素遅延回路1744、画素選択回路720及び画素選択回路1120へ供給される。1画素遅延回路1744は、1画素遅延した画素値P56を出力する。画素値P56は、1画素遅延回路1745、画素選択回路720及び画素選択回路1120へ供給される。1画素遅延回路1745は、1画素遅延した画素値P46を出力する。画素値P46は、1画素遅延回路1746、画素選択回路720及び画素選択回路1120へ供給される。1画素遅延回路1746は、1画素遅延した画素値P36を出力する。画素値P36は、1画素遅延回路1747、画素選択回路720及び画素選択回路1120へ供給される。1画素遅延回路1747は、1画素遅延した画素値P26を出力する。画素値P26は、1画素遅延回路1748、画素選択回路720及び画素選択回路1120へ供給される。1画素遅延回路1748は、1画素遅延した画素値P16を出力する。画素値P16は、1画素遅延回路1749、画素選択回路720及び画素選択回路1120へ供給される。1画素遅延回路1749は、1画素遅延した画素値P06を出力する。画素値P06は、画素選択回路720及び画素選択回路1120へ供給される。1ライン遅延回路705は画素値PA5を出力する。画素値PA5は、1ライン遅延回路706、1画素遅延回路1750、画素選択回路720及び画素選択回路1120へ供給される。1画素遅延回路1750は、1画素遅延した画素値P95を出力する。画素値P95は、1画素遅延回路1751、画素選択回路720及び画素選択回路1120へ供給される。1画素遅延回路1751は、1画素遅延した画素値P85を出力する。画素値P85は、1画素遅延回路1752、画素選択回路720及び画素選択回路1120へ供給される。1画素遅延回路1752は、1画素遅延した画素値P75を出力する。画素値P75は、1画素遅延回路1753、画素選択回路720及び画素選択回路1120へ供給される。1画素遅延回路1753は、1画素遅延した画素値P65を出力する。画素値P65は、1画素遅延回路1754、画素選択回路720及び画素選択回路1120へ供給される。1画素遅延回路1754は、1画素遅延した画素値P55を出力する。画素値P55は、1画素遅延回路1755、画素選択回路720及び画素選択回路1120へ供給される。1画素遅延回路1755は、1画素遅延した画素値P45を出力する。画素値P45は、1画素遅延回路1756、画素選択回路720及び画素選択回路1120へ供給される。1画素遅延回路1756は、1画素遅延した画素値P35を出力する。画素値P35は、1画素遅延回路1757、画素選択回路720及び画素選択回路1120へ供給される。1画素遅延回路1757は、1画素遅延した画素値P25を出力する。画素値P25は、1画素遅延回路1758、画素選択回路720及び画素選択回路1120へ供給される。1画素遅延回路1758は、1画素遅延した画素値P15を出力する。画素値P15は、1画素遅延回路1759、画素選択回路720及び画素選択回路1120へ供給される。1画素遅延回路1759は、1画素遅延した画素値P05を出力する。画素値P05は、画素選択回路720及び画素選択回路1120へ供給される。1ライン遅延回路706は画素値PA4を出力する。画素値PA4は、1ライン遅延回路707、1画素遅延回路1760、画素選択回路720及び画素選択回路1120へ供給される。1画素遅延回路1760は、1画素遅延した画素値P94を出力する。画素値P94は、1画素遅延回路1761、画素選択回路720及び画素選択回路1120へ供給される。1画素遅延回路1761は、1画素遅延した画素値P84を出力する。画素値P84は、1画素遅延回路1762、画素選択回路720及び画素選択回路1120へ供給される。1画素遅延回路1762は、1画素遅延した画素値P74を出力する。画素値P74は、1画素遅延回路1763、画素選択回路720及び画素選択回路1120へ供給される。1画素遅延回路1763は、1画素遅延した画素値P64を出力する。画素値P64は、1画素遅延回路1764、画素選択回路720及び画素選択回路1120へ供給される。1画素遅延回路1764は、1画素遅延した画素値P54を出力する。画素値P54は、1画素遅延回路1765、画素選択回路720及び画素選択回路1120へ供給される。1画素遅延回路1765は、1画素遅延した画素値P44を出力する。画素値P44は、1画素遅延回路1766、画素選択回路720及び画素選択回路1120へ供給される。1画素遅延回路1766は、1画素遅延した画素値P34を出力する。画素値P34は、1画素遅延回路1767、画素選択回路720及び画素選択回路1120へ供給される。1画素遅延回路1767は、1画素遅延した画素値P24を出力する。画素値P24は、1画素遅延回路1768、画素選択回路720及び画素選択回路1120へ供給される。1画素遅延回路1768は、1画素遅延した画素値P14を出力する。画素値P14は、1画素遅延回路1769、画素選択回路720及び画素選択回路1120へ供給される。1画素遅延回路1769は、1画素遅延した画素値P04を出力する。画素値P04は、画素選択回路720及び画素選択回路1120へ供給される。1ライン遅延回路707は画素値PA3を出力する。画素値PA3は、1ライン遅延回路708、1画素遅延回路1770、画素選択回路720及び画素選択回路1120へ供給される。1画素遅延回路1770は、1画素遅延した画素値P93を出力する。画素値P93は、1画素遅延回路1771、画素選択回路720及び画素選択回路1120へ供給される。1画素遅延回路1771は、1画素遅延した画素値P83を出力する。画素値P83は、1画素遅延回路1772、画素選択回路720及び画素選択回路1120へ供給される。1画素遅延回路1772は、1画素遅延した画素値P73を出力する。画素値P73は、1画素遅延回路1773、画素選択回路720及び画素選択回路1120へ供給される。1画素遅延回路1773は、1画素遅延した画素値P63を出力する。画素値P63は、1画素遅延回路1774、画素選択回路720及び画素選択回路1120へ供給される。1画素遅延回路1774は、1画素遅延した画素値P53を出力する。画素値P53は、1画素遅延回路1775、画素選択回路720及び画素選択回路1120へ供給される。1画素遅延回路1775は、1画素遅延した画素値P43を出力する。画素値P43は、1画素遅延回路1776、画素選択回路720及び画素選択回路1120へ供給される。1画素遅延回路1776は、1画素遅延した画素値P33を出力する。画素値P33は、1画素遅延回路1777、画素選択回路720及び画素選択回路1120へ供給される。1画素遅延回路1777は、1画素遅延した画素値P23を出力する。画素値P23は、1画素遅延回路1778、画素選択回路720及び画素選択回路1120へ供給される。1画素遅延回路1778は、1画素遅延した画素値P13を出力する。画素値P13は、1画素遅延回路1779、画素選択回路720及び画素選択回路1120へ供給される。1画素遅延回路1779は、1画素遅延した画素値P03を出力する。画素値P03は、画素選択回路720及び画素選択回路1120へ供給される。1ライン遅延回路708は画素値PA2を出力する。画素値PA2は、1ライン遅延回路709、1画素遅延回路1780、画素選択回路720及び画素選択回路1120へ供給される。1画素遅延回路1780は、1画素遅延した画素値P92を出力する。画素値P92は、1画素遅延回路1781、画素選択回路720及び画素選択回路1120へ供給される。1画素遅延回路1781は、1画素遅延した画素値P82を出力する。画素値P82は、1画素遅延回路1782、画素選択回路720及び画素選択回路1120へ供給される。1画素遅延回路1782は、1画素遅延した画素値P72を出力する。画素値P72は、1画素遅延回路1783、画素選択回路720及び画素選択回路1120へ供給される。1画素遅延回路1783は、1画素遅延した画素値P62を出力する。画素値P62は、1画素遅延回路1784、画素選択回路720及び画素選択回路1120へ供給される。1画素遅延回路1784は、1画素遅延した画素値P52を出力する。画素値P52は、1画素遅延回路1785、画素選択回路720及び画素選択回路1120へ供給される。1画素遅延回路1785は、1画素遅延した画素値P42を出力する。画素値P42は、1画素遅延回路1786、画素選択回路720及び画素選択回路1120へ供給される。1画素遅延回路1786は、1画素遅延した画素値P32を出力する。画素値P32は、1画素遅延回路1787、画素選択回路720及び画素選択回路1120へ供給される。1画素遅延回路1787は、1画素遅延した画素値P22を出力する。画素値P22は、1画素遅延回路1788、画素選択回路720及び画素選択回路1120へ供給される。1画素遅延回路1788は、1画素遅延した画素値P12を出力する。画素値P12は、1画素遅延回路1789、画素選択回路720及び画素選択回路1120へ供給される。1画素遅延回路1789は、1画素遅延した画素値P02を出力する。画素値P02は、画素選択回路720及び画素選択回路1120へ供給される。1ライン遅延回路709は画素値PA1を出力する。画素値PA1は、1ライン遅延回路710、1画素遅延回路1790、画素選択回路720及び画素選択回路1120へ供給される。1画素遅延回路1790は、1画素遅延した画素値P91を出力する。画素値P91は、1画素遅延回路1791、画素選択回路720及び画素選択回路1120へ供給される。1画素遅延回路1791は、1画素遅延した画素値P81を出力する。画素値P81は、1画素遅延回路1792、画素選択回路720及び画素選択回路1120へ供給される。1画素遅延回路1792は、1画素遅延した画素値P71を出力する。画素値P71は、1画素遅延回路1793、画素選択回路720及び画素選択回路1120へ供給される。1画素遅延回路1793は、1画素遅延した画素値P61を出力する。画素値P61は、1画素遅延回路1794、画素選択回路720及び画素選択回路1120へ供給される。1画素遅延回路1794は、1画素遅延した画素値P51を出力する。画素値P51は、1画素遅延回路1795、画素選択回路720及び画素選択回路1120へ供給される。1画素遅延回路1795は、1画素遅延した画素値P41を出力する。画素値P41は、1画素遅延回路1796、画素選択回路720及び画素選択回路1120へ供給される。1画素遅延回路1796は、1画素遅延した画素値P31を出力する。画素値P31は、1画素遅延回路1797、画素選択回路720及び画素選択回路1120へ供給される。1画素遅延回路1797は、1画素遅延した画素値P21を出力する。画素値P21は、1画素遅延回路1798、画素選択回路720及び画素選択回路1120へ供給される。1画素遅延回路1798は、1画素遅延した画素値P11を出力する。画素値P11は、1画素遅延回路1799、画素選択回路720及び画素選択回路1120へ供給される。1画素遅延回路1799は、1画素遅延した画素値P01を出力する。画素値P01は、画素選択回路720及び画素選択回路1120へ供給される。1ライン遅延回路710は画素値PA0を出力する。画素値PA0は、1画素遅延回路1800、画素選択回路720及び画素選択回路1120へ供給される。1画素遅延回路1800は、1画素遅延した画素値P90を出力する。画素値P90は、1画素遅延回路1801、画素選択回路720及び画素選択回路1120へ供給される。1画素遅延回路1801は、1画素遅延した画素値P80を出力する。画素値P80は、1画素遅延回路1802、画素選択回路720及び画素選択回路1120へ供給される。1画素遅延回路1802は、1画素遅延した画素値P70を出力する。画素値P70は、1画素遅延回路1803、画素選択回路720及び画素選択回路1120へ供給される。1画素遅延回路1803は、1画素遅延した画素値P60を出力する。画素値P60は、1画素遅延回路1804、画素選択回路720及び画素選択回路1120へ供給される。1画素遅延回路1804は、1画素遅延した画素値P50を出力する。画素値P50は、1画素遅延回路1805、画素選択回路720及び画素選択回路1120へ供給される。1画素遅延回路1805は、1画素遅延した画素値P40を出力する。画素値P40は、1画素遅延回路1806、画素選択回路720及び画素選択回路1120へ供給される。1画素遅延回路1806は、1画素遅延した画素値P30を出力する。画素値P30は、1画素遅延回路1807、画素選択回路720及び画素選択回路1120へ供給される。1画素遅延回路1807は、1画素遅延した画素値P20を出力する。画素値P20は、1画素遅延回路1808、画素選択回路720及び画素選択回路1120へ供給される。1画素遅延回路1808は、1画素遅延した画素値P10を出力する。画素値P10は、1画素遅延回路1809、画素選択回路720及び画素選択回路1120へ供給される。1画素遅延回路1809は、1画素遅延した画素値P00を出力する。画素値P00は、画素選択回路720及び画素選択回路1120へ供給される。次に、図44を参照しつつ主前方参照パターン検出部780及び主後方参照パターン検出部781の構成について詳細に説明する。図1の同期信号発生回路18は、図44の同期信号入力端子718を介して画素選択回路720へ水平同期信号HDと垂直同期信号VDを供給する。画素選択回路720は、水平同期信号HDと垂直同期信号VDに基づいて、注目フレーム画像の注目画素、あるいは隣接フレーム画像参照画像の注目画素相当の画素位置を判断し、色フィルタ配列に対応する注目画素の画素位置を特定する。このとき、注目画素が、R画素かG画素かB画素かも特定できる。特定した画素位置に基づいて、候補となる加算パターンの画素領域に対応する差分演算器721~725へ、当該候補となる加算パターンL1~L5を構成する画素値をそれぞれ供給する。上記した面内パターン検出部61は、図44の画素領域入力端子711を介して画素選択回路720へ面内パターン検出部61で注目画素に最も相関の高いと判断された加算パターンPN3を通知する。画素選択回路720は、面内パターン検出部61で判別された加算パターンPN3に基づき、画素値群SPLxから、フレーム画像間での画素領域の移動も考慮して画素を選択する。前記加算パターンについて説明する。画素加算に使う画素として、注目画素と相関の高い画素を正しく選択することができれば、画素加算後の画像の解像度劣化は小さくすることができる。注目画素と周辺画素の組み合わせから、候補となる複数の加算パターンが存在する。図43Bの画素空間配置で注目画素がG画素のときの、面内4画素加算パターンと前側フレーム画像内4画素加算パターンとの組み合わせ、あるいは面内4画素加算パターンと後側フレーム画像内4画素加算パターンとの組合せを、図46乃至図165に示す。これら図46乃至図165においては、注目フレーム画像に対して、信号NR2Dにおける前側の隣接フレーム画像の加算パターンと、信号NR4Dにおける後側の隣接フレーム画像の加算パターンとが長方形の点線で囲まれて示されている。前方参照パターン検出部72及び後方参照パターン検出部74の各々は、面内パターン検出部61で判別された面内加算パターンに対し、隣接フレーム画像の5パターンの加算パターンの中から最も相関の高い加算パターンを判別する。図46~図50は、画素加算回路14の注目画素がG画素であり、図22の第1の面内加算パターンが選択されたときの、前方参照パターン検出部72に対応した第1から第5の前側フレーム画像内加算パターンを示す図である。第1の面内加算パターンは、注目画素とその上側の周辺画素とを組合せた上側ブロックパターンである。図46は、注目フレーム画像の画素配置と同じ画素配置の前側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値G253、G244、G264、G255を差分演算器721へ供給する。図47は、注目フレーム画像の画素配置を左上シフトした画素配置の前側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値G242、G233、G253、G244を差分演算器722へ供給する。図48は、注目フレーム画像の画素配置を右下シフトした画素配置の前側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値G264、G255、G275、G266を差分演算器723へ供給する。図49は、注目フレーム画像の画素配置を右上シフトした画素配置の前側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値G262、G253、G273、G264を差分演算器724へ供給する。図50は、注目フレーム画像の画素配置を左下シフトした画素配置の前側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値G244、G235、G255、G246を差分演算器725へ供給する。図51~図55は、画素加算回路14の注目画素がG画素であり、図22の第1の面内加算パターンが選択されたときの、後方参照パターン検出部74に対応した第1から第5の後側フレーム画像内加算パターンを示す図である。第1の面内加算パターンは、注目画素とその上側の周辺画素とを組合せた上側ブロックパターンである。図51は、注目フレーム画像の画素配置と同じ画素配置の後側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値G453、G444、G464、G455を差分演算器721へ供給する。図52は、注目フレーム画像の画素配置を左上シフトした画素配置の後側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値G442、G433、G453、G444を差分演算器722へ供給する。図53は、注目フレーム画像の画素配置を右下シフトした画素配置の後側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値G464、G455、G475、G466を差分演算器723へ供給する。図54は、注目フレーム画像の画素配置を右上シフトした画素配置の後側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値G462、G453、G473、G464を差分演算器724へ供給する。図55は、注目フレーム画像の画素配置を左下シフトした画素配置の後側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値G444、G435、G455、G446を差分演算器725へ供給する。図56~図60は、画素加算回路14の注目画素がG画素であり、図23の第2の面内加算パターンが選択されたときの、前方参照パターン検出部72に対応した第1から第5の前側フレーム画像内加算パターンを示す図である。第2の面内加算パターンは、注目画素とその右側の周辺画素とを組合せた右側ブロックパターンである。図56は、注目フレーム画像の画素配置と同じ画素配置の前側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値G264、G255、G275、G266を差分演算器721へ供給する。図57は、注目フレーム画像の画素配置を左上シフトした画素配置の前側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値G253、G244、G264、G255を差分演算器722へ供給する。図58は、注目フレーム画像の画素配置を右下シフトした画素配置の前側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値G275、G266、G286、G277を差分演算器723へ供給する。図59は、注目フレーム画像の画素配置を右上シフトした画素配置の前側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値G273、G264、G284、G275を差分演算器724へ供給する。図60は、注目フレーム画像の画素配置を左下シフトした画素配置の前側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値G255、G246、G266、G257を差分演算器725へ供給する。図61~図65は、画素加算回路14の注目画素がG画素であり、図23の第2の面内加算パターンが選択されたときの、後方参照パターン検出部74に対応した第1から第5の後側フレーム画像内加算パターンを示す図である。第2の面内加算パターンは、注目画素とその右側の周辺画素とを組合せた右側ブロックパターンである。図61は、注目フレーム画像の画素配置と同じ画素配置の後側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値G464、G455、G475、G466を差分演算器721へ供給する。図62は、注目フレーム画像の画素配置を左上シフトした画素配置の後側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値G453、G444、G464、G455を差分演算器722へ供給する。図63は、注目フレーム画像の画素配置を右下シフトした画素配置の後側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値G475、G466、G486、G477を差分演算器723へ供給する。図64は、注目フレーム画像の画素配置を右上シフトした画素配置の後側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値G473、G464、G484、G475を差分演算器724へ供給する。図65は、注目フレーム画像の画素配置を左下シフトした画素配置の後側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値G455、G446、G466、G457を差分演算器725へ供給する。図66~図70は、画素加算回路14の注目画素がG画素であり、図24の第3の面内加算パターンが選択されたときの、前方参照パターン検出部72に対応した第1から第5の前側フレーム画像内加算パターンを示す図である。第3の面内加算パターンは、注目画素とその下側の周辺画素とを組合せた下側ブロックパターンである。図66は、注目フレーム画像の画素配置と同じ画素配置の前側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値G255、G246、G266、G257を差分演算器721へ供給する。図67は、注目フレーム画像の画素配置を左上シフトした画素配置の前側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値G244、G235、G255、G246を差分演算器722へ供給する。図68は、注目フレーム画像の画素配置を右下シフトした画素配置の前側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値G266、G257、G277、G268を差分演算器723へ供給する。図69は、注目フレーム画像の画素配置を右上シフトした画素配置の前側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値G264、G255、G275、G266を差分演算器724へ供給する。図70は、注目フレーム画像の画素配置を左下シフトした画素配置の前側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値G246、G237、G257、G248を差分演算器725へ供給する。図71~図75は、画素加算回路14の注目画素がG画素であり、図24の第3の面内加算パターンが選択されたときの、後方参照パターン検出部74に対応した第1から第5の後側フレーム画像内加算パターンを示す図である。第3の面内加算パターンは、注目画素とその下側の周辺画素とを組合せた下側ブロックパターンである。図71は、注目フレーム画像の画素配置と同じ画素配置の後側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値G455、G446、G466、G457を差分演算器721へ供給する。図72は、注目フレーム画像の画素配置を左上シフトした画素配置の後側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値G444、G435、G455、G446を差分演算器722へ供給する。図73は、注目フレーム画像の画素配置を右下シフトした画素配置の後側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値G466、G457、G477、G468を差分演算器723へ供給する。図74は、注目フレーム画像の画素配置を右上シフトした画素配置の後側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値G464、G455、G475、G466を差分演算器724へ供給する。図75は、注目フレーム画像の画素配置を左下シフトした画素配置の後側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値G446、G437、G457、G448を差分演算器725へ供給する。図76~図80は、画素加算回路14の注目画素がG画素であり、図25の第4の面内加算パターンが選択されたときの、前方参照パターン検出部72に対応した第1から第5の前側フレーム画像内加算パターンを示す図である。第4の面内加算パターンは、注目画素とその左側の周辺画素とを組合せた左側ブロックパターンである。図76は、注目フレーム画像の画素配置と同じ画素配置の前側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値G244、G235、G255、G246を差分演算器721へ供給する。図77は、注目フレーム画像の画素配置を左上シフトした画素配置の前側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値G233、G224、G244、G235を差分演算器722へ供給する。図78は、注目フレーム画像の画素配置を右下シフトした画素配置の前側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値G255、G246、G266、G257を差分演算器723へ供給する。図79は、注目フレーム画像の画素配置を右上シフトした画素配置の前側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値G253、G244、G264、G255を差分演算器724へ供給する。図80は、注目フレーム画像の画素配置を左下シフトした画素配置の前側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値G235、G226、G246、G237を差分演算器725へ供給する。図81~図85は、画素加算回路14の注目画素がG画素であり、図25の第4の面内加算パターンが選択されたときの、後方参照パターン検出部74に対応した第1から第5の後側フレーム画像内加算パターンを示す図である。第4の面内加算パターンは、注目画素とその左側の周辺画素とを組合せた左側ブロックパターンである。図81は、注目フレーム画像の画素配置と同じ画素配置の後側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値G444、G435、G455、G446を差分演算器721へ供給する。図82は、注目フレーム画像の画素配置を左上シフトした画素配置の後側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値G433、G424、G444、G435を差分演算器722へ供給する。図83は、注目フレーム画像の画素配置を右下シフトした画素配置の後側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値G455、G446、G466、G457を差分演算器723へ供給する。図84は、注目フレーム画像の画素配置を右上シフトした画素配置の後側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値G453、G444、G464、G455を差分演算器724へ供給する。図85は、注目フレーム画像の画素配置を左下シフトした画素配置の後側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値G435、G426、G446、G437を差分演算器725へ供給する。図86~図90は、画素加算回路14の注目画素がG画素であり、図26の第5の面内加算パターンが選択されたときの、前方参照パターン検出部72に対応した第1から第5の前側フレーム画像内加算パターンを示す図である。第5の面内加算パターンは、注目画素とその上側の周辺画素とを組合せた上側縦ラインパターンである。図86は、注目フレーム画像の画素配置と同じ画素配置の前側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値G251、G253、G255、G257を差分演算器721へ供給する。図87は、注目フレーム画像の画素配置を左上シフトした画素配置の前側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値G240、G242、G244、G246を差分演算器722へ供給する。図88は、注目フレーム画像の画素配置を左下シフトした画素配置の前側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値G242、G244、G246、G248を差分演算器723へ供給する。図89は、注目フレーム画像の画素配置を右上シフトした画素配置の前側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値G260、G262、G264、G266を差分演算器724へ供給する。図90は、注目フレーム画像の画素配置を右下シフトした画素配置の前側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値G262、G264、G266、G268を差分演算器725へ供給する。図91~図95は、画素加算回路14の注目画素がG画素であり、図26の第5の面内加算パターンが選択されたときの、後方参照パターン検出部74に対応した第1から第5の後側フレーム画像内加算パターンを示す図である。第5の面内加算パターンは、注目画素とその上側の周辺画素とを組合せた上側縦ラインパターンである。図91は、注目フレーム画像の画素配置と同じ画素配置の後側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値G451、G453、G455、G457を差分演算器721へ供給する。図92は、注目フレーム画像の画素配置を左上シフトした画素配置の後側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値G440、G442、G444、G446を差分演算器722へ供給する。図93は、注目フレーム画像の画素配置を左下シフトした画素配置の後側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値G442、G444、G446、G448を差分演算器723へ供給する。図94は、注目フレーム画像の画素配置を右上シフトした画素配置の後側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値G460、G462、G464、G466を差分演算器724へ供給する。図95は、注目フレーム画像の画素配置を右下シフトした画素配置の後側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値G462、G464、G466、G468を差分演算器725へ供給する。図96~図100は、画素加算回路14の注目画素がG画素であり、図27の第6の面内加算パターンが選択されたときの、前方参照パターン検出部72に対応した第1から第5の前側フレーム画像内加算パターンを示す図である。第6の面内加算パターンは、注目画素とその下側の周辺画素とを組合せた下側縦ラインパターンである。図96は、注目フレーム画像の画素配置と同じ画素配置の前側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値G253、G255、G257、G259を差分演算器721へ供給する。図97は、注目フレーム画像の画素配置を左上シフトした画素配置の前側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値G242、G244、G246、G248を差分演算器722へ供給する。図98は、注目フレーム画像の画素配置を左下シフトした画素配置の前側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値G244、G246、G248、G24Aを差分演算器723へ供給する。図99は、注目フレーム画像の画素配置を右上シフトした画素配置の前側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値G262、G264、G266、G268を差分演算器724へ供給する。図100は、注目フレーム画像の画素配置を右下シフトした画素配置の前側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値G264、G266、G268、G26Aを差分演算器725へ供給する。図101~図105は、画素加算回路14の注目画素がG画素であり、図27の第6の面内加算パターンが選択されたときの、後方参照パターン検出部74に対応した第1から第5の後側フレーム画像内加算パターンを示す図である。第6の面内加算パターンは、注目画素とその下側の周辺画素とを組合せた下側縦ラインパターンである。図101は、注目フレーム画像の画素配置と同じ画素配置の後側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値G453、G455、G457、G459を差分演算器721へ供給する。図102は、注目フレーム画像の画素配置を左上シフトした画素配置の後側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値G442、G444、G446、G448を差分演算器722へ供給する。図103は、注目フレーム画像の画素配置を左下シフトした画素配置の後側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値G444、G446、G448、G44Aを差分演算器723へ供給する。図104は、注目フレーム画像の画素配置を右上シフトした画素配置の後側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値G462、G464、G466、G468を差分演算器724へ供給する。図105は、注目フレーム画像の画素配置を右下シフトした画素配置の後側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値G464、G466、G468、G46Aを差分演算器725へ供給する。図106~図110は、画素加算回路14の注目画素がG画素であり、図28の第7の面内加算パターンが選択されたときの、前方参照パターン検出部72に対応した第1から第5の前側フレーム画像内加算パターンを示す図である。第7の面内加算パターンは、注目画素とその左側の周辺画素とを組合せた左側横ラインパターンである。図106は、注目フレーム画像の画素配置と同じ画素配置の前側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値G215、G235、G255、G275を差分演算器721へ供給する。図107は、注目フレーム画像の画素配置を左上シフトした画素配置の前側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値G204、G224、G244、G264を差分演算器722へ供給する。図108は、注目フレーム画像の画素配置を右上シフトした画素配置の前側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値G224、G244、G264、G284を差分演算器723へ供給する。図109は、注目フレーム画像の画素配置を左下シフトした画素配置の前側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値G206、G226、G246、G266を差分演算器724へ供給する。図110は、注目フレーム画像の画素配置を右下シフトした画素配置の前側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値G226、G246、G266、G286を差分演算器725へ供給する。図111~図115は、画素加算回路14の注目画素がG画素であり、図28の第7の面内加算パターンが選択されたときの、後方参照パターン検出部74に対応した第1から第5の後側フレーム画像内加算パターンを示す図である。第7の面内加算パターンは、注目画素とその左側の周辺画素とを組合せた左側横ラインパターンである。図111は、注目フレーム画像の画素配置と同じ画素配置の後側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値G415、G435、G455、G475を差分演算器721へ供給する。図112は、注目フレーム画像の画素配置を左上シフトした画素配置の後側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値G404、G424、G444、G464を差分演算器722へ供給する。図113は、注目フレーム画像の画素配置を右上シフトした画素配置の後側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値G424、G444、G464、G484を差分演算器723へ供給する。図114は、注目フレーム画像の画素配置を左下シフトした画素配置の後側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値G406、G426、G446、G466を差分演算器724へ供給する。図115は、注目フレーム画像の画素配置を右下シフトした画素配置の後側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値G426、G446、G466、G486を差分演算器725へ供給する。図116~図120は、画素加算回路14の注目画素がG画素であり、図29の第8の面内加算パターンが選択されたときの、前方参照パターン検出部72に対応した第1から第5の前側フレーム画像内加算パターンを示す図である。第8の面内加算パターンは、注目画素とその右側の周辺画素とを組合せた右側横ラインパターンである。図116は、注目フレーム画像の画素配置と同じ画素配置の前側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値G235、G255、G275、G295を差分演算器721へ供給する。図117は、注目フレーム画像の画素配置を左上シフトした画素配置の前側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値G224、G244、G264、G284を差分演算器722へ供給する。図118は、注目フレーム画像の画素配置を右上シフトした画素配置の前側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値G244、G264、G284、G2A4を差分演算器723へ供給する。図119は、注目フレーム画像の画素配置を左下シフトした画素配置の前側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値G226、G246、G266、G286を差分演算器724へ供給する。図120は、注目フレーム画像の画素配置を右下シフトした画素配置の前側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値G246、G266、G286、G2A6を差分演算器725へ供給する。図121~図125は、画素加算回路14の注目画素がG画素であり、図29の第8の面内加算パターンが選択されたときの、後方参照パターン検出部74に対応した第1から第5の後側フレーム画像内加算パターンを示す図である。第8の面内加算パターンは、注目画素とその右側の周辺画素とを組合せた右側横ラインパターンである。図121は、注目フレーム画像の画素配置と同じ画素配置の後側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値G435、G455、G475、G495を差分演算器721へ供給する。図122は、注目フレーム画像の画素配置を左上シフトした画素配置の後側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値G424、G444、G464、G484を差分演算器722へ供給する。図123は、注目フレーム画像の画素配置を右上シフトした画素配置の後側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値G444、G464、G484、G4A4を差分演算器723へ供給する。図124は、注目フレーム画像の画素配置を左下シフトした画素配置の後側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値G426、G446、G466、G486を差分演算器724へ供給する。図125は、注目フレーム画像の画素配置を右下シフトした画素配置の後側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値G446、G466、G486、G4A6を差分演算器725へ供給する。図126~図130は、画素加算回路14の注目画素がG画素であり、図30の第9の面内加算パターンが選択されたときの、前方参照パターン検出部72に対応した第1から第5の前側フレーム画像内加算パターンを示す図である。第9の面内加算パターンは、注目画素とその左上側の周辺画素とを組合せた左上側斜めラインパターンである。図126は、注目フレーム画像の画素配置と同じ画素配置の前側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値G233、G244、G255、G266を差分演算器721へ供給する。図127は、注目フレーム画像の画素配置を左上シフトした画素配置の前側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値G222、G233、G244、G255を差分演算器722へ供給する。図128は、注目フレーム画像の画素配置を右下シフトした画素配置の前側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値G244、G255、G266、G277を差分演算器723へ供給する。図129は、注目フレーム画像の画素配置を右上シフトした画素配置の前側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値G242、G253、G264、G275を差分演算器724へ供給する。図130は、注目フレーム画像の画素配置を左下シフトした画素配置の前側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値G224、G235、G246、G257を差分演算器725へ供給する。図131~図135は、画素加算回路14の注目画素がG画素であり、図30の第9の面内加算パターンが選択されたときの、後方参照パターン検出部74に対応した第1から第5の後側フレーム画像内加算パターンを示す図である。第9の面内加算パターンは、注目画素とその左上側の周辺画素とを組合せた左上側斜めラインパターンである。図131は、注目フレーム画像の画素配置と同じ画素配置の後側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値G433、G444、G455、G466を差分演算器721へ供給する。図132は、注目フレーム画像の画素配置を左上シフトした画素配置の後側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値G422、G433、G444、G455を差分演算器722へ供給する。図133は、注目フレーム画像の画素配置を右上シフトした画素配置の後側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値G444、G455、G466、G477を差分演算器723へ供給する。図134は、注目フレーム画像の画素配置を左下シフトした画素配置の後側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値G442、G453、G464、G475を差分演算器724へ供給する。図135は、注目フレーム画像の画素配置を右下シフトした画素配置の後側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値G424、G435、G446、G457を差分演算器725へ供給する。図136~図140は、画素加算回路14の注目画素がG画素であり、図31の第10の面内加算パターンが選択されたときの、前方参照パターン検出部72に対応した第1から第5の前側フレーム画像内加算パターンを示す図である。第10の面内加算パターンは、注目画素とその右下側の周辺画素とを組合せた右下側斜めラインパターンである。図136は、注目フレーム画像の画素配置と同じ画素配置の前側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値G244、G255、G266、G277を差分演算器721へ供給する。図137は、注目フレーム画像の画素配置を左上シフトした画素配置の前側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値G233、G244、G255、G266を差分演算器722へ供給する。図138は、注目フレーム画像の画素配置を右下シフトした画素配置の前側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値G255、G266、G277、G288を差分演算器723へ供給する。図139は、注目フレーム画像の画素配置を右上シフトした画素配置の前側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値G253、G264、G275、G286を差分演算器724へ供給する。図140は、注目フレーム画像の画素配置を左下シフトした画素配置の前側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値G235、G246、G257、G268を差分演算器725へ供給する。図141~図145は、画素加算回路14の注目画素がG画素であり、図31の第10の面内加算パターンが選択されたときの、後方参照パターン検出部74に対応した第1から第5の後側フレーム画像内加算パターンを示す図である。第10の面内加算パターンは、注目画素とその右下側の周辺画素とを組合せた右下側斜めラインパターンである。図141は、注目フレーム画像の画素配置と同じ画素配置の後側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値G444、G455、G466、G477を差分演算器721へ供給する。図142は、注目フレーム画像の画素配置を左上シフトした画素配置の後側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値G433、G444、G455、G466を差分演算器722へ供給する。図143は、注目フレーム画像の画素配置を右上シフトした画素配置の後側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値G455、G466、G477、G488を差分演算器723へ供給する。図144は、注目フレーム画像の画素配置を左下シフトした画素配置の後側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値G453、G464、G475、G486を差分演算器724へ供給する。図145は、注目フレーム画像の画素配置を右下シフトした画素配置の後側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値G435、G446、G457、G468を差分演算器725へ供給する。図146~図150は、画素加算回路14の注目画素がG画素であり、図32の第11の面内加算パターンが選択されたときの、前方参照パターン検出部72に対応した第1から第5の前側フレーム画像内加算パターンを示す図である。第11の面内加算パターンは、注目画素とその右上側の周辺画素とを組合せた右上側斜めラインパターンである。図146は、注目フレーム画像の画素配置と同じ画素配置の前側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値G246、G255、G264、G273を差分演算器721へ供給する。図147は、注目フレーム画像の画素配置を右上シフトした画素配置の前側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値G255、G264、G273、G282を差分演算器722へ供給する。図148は、注目フレーム画像の画素配置を左下シフトした画素配置の前側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値G237、G246、G255、G264を差分演算器723へ供給する。図149は、注目フレーム画像の画素配置を左上シフトした画素配置の前側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値G235、G244、G253、G262を差分演算器724へ供給する。図150は、注目フレーム画像の画素配置を右下シフトした画素配置の前側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値G257、G266、G275、G284を差分演算器725へ供給する。図151~図155は、画素加算回路14の注目画素がG画素であり、図32の第11の面内加算パターンが選択されたときの、後方参照パターン検出部74に対応した第1から第5の後側フレーム画像内加算パターンを示す図である。第11の面内加算パターンは、注目画素とその右上側の周辺画素とを組合せた右上側斜めラインパターンである。図151は、注目フレーム画像の画素配置と同じ画素配置の後側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値G446、G455、G464、G473を差分演算器721へ供給する。図152は、注目フレーム画像の画素配置を右上シフトした画素配置の後側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値G455、G464、G473、G482を差分演算器722へ供給する。図153は、注目フレーム画像の画素配置を左下シフトした画素配置の後側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値G437、G446、G455、G464を差分演算器723へ供給する。図154は、注目フレーム画像の画素配置を左上シフトした画素配置の後側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値G435、G444、G453、G462を差分演算器724へ供給する。図155は、注目フレーム画像の画素配置を右下シフトした画素配置の後側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値G457、G466、G475、G484を差分演算器725へ供給する。図156~図160は、画素加算回路14の注目画素がG画素であり、図33の第12の面内加算パターンが選択されたときの、前方参照パターン検出部72に対応した第1から第5の前側フレーム画像内加算パターンを示す図である。第12の面内加算パターンは、注目画素とその左下側の周辺画素とを組合せた左下側斜めラインパターンである。図156は、注目フレーム画像の画素配置と同じ画素配置の前側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値G237、G246、G255、G264を差分演算器721へ供給する。図157は、注目フレーム画像の画素配置を右上シフトした画素配置の前側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値G246、G255、G264、G273を差分演算器722へ供給する。図158は、注目フレーム画像の画素配置を左下シフトした画素配置の前側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値G228、G237、G246、G255を差分演算器723へ供給する。図159は、注目フレーム画像の画素配置を左上シフトした画素配置の前側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値G226、G235、G244、G253を差分演算器724へ供給する。図160は、注目フレーム画像の画素配置を右下シフトした画素配置の前側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値G248、G257、G266、G275を差分演算器725へ供給する。図161~図165は、画素加算回路14の注目画素がG画素であり、図33の第12の面内加算パターンが選択されたときの、後方参照パターン検出部74に対応した第1から第5の後側フレーム画像内加算パターンを示す図である。第12の面内加算パターンは、注目画素とその左下側の周辺画素とを組合せた左下側斜めラインパターンである。図161は、注目フレーム画像の画素配置と同じ画素配置の後側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値G437、G446、G455、G464を差分演算器721へ供給する。図162は、注目フレーム画像の画素配置を右上シフトした画素配置の後側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値G446、G455、G464、G473を差分演算器722へ供給する。図163は、注目フレーム画像の画素配置を左下シフトした画素配置の後側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値G428、G437、G446、G455を差分演算器723へ供給する。図164は、注目フレーム画像の画素配置を左上シフトした画素配置の後側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値G426、G435、G444、G453を差分演算器724へ供給する。図165は、注目フレーム画像の画素配置を右下シフトした画素配置の後側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値G448、G457、G466、G475を差分演算器725へ供給する。次に、図43Bの画素空間配置で注目画素がR画素のときの、面内4画素加算パターンと前側フレーム画像内4画素加算パターンとの組み合わせ、あるいは面内4画素加算パターンと後側フレーム画像内4画素加算パターンとの組合せを図166乃至図205に示す。これら図166乃至図205において、注目フレーム画像に対して、信号NR2Dにおける前側の隣接フレーム画像の加算パターンと、信号NR4Dのフレーム画像に後側の隣接フレーム画像の加算パターンとが長方形の点線で囲まれて示されている。前方参照パターン検出部72及び後方参照パターン検出部74の各々は、面内パターン検出部61で判別された面内加算パターンに対し、隣接フレーム画像の5パターンの加算パターンの中から最も相関の高い加算パターンを判別する。図166~図170は、画素加算回路14の注目画素がR画素であり、図34の第1の面内加算パターンが選択されたときの、前方参照パターン検出部72に対応した第1から第5の前側フレーム画像内加算パターンを示す図である。第1の面内加算パターンは、注目画素とその左上側の周辺画素とを組合せた左上側ブロックパターンである。図166は、注目フレーム画像の画素配置と同じ画素配置の前側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値R233、R253、R235、R255を差分演算器721へ供給する。図167は、注目フレーム画像の画素配置を左シフトした画素配置の前側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値R213、R233、R215、R235を差分演算器722へ供給する。図168は、注目フレーム画像の画素配置を右シフトした画素配置の前側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値R253、R273、R255、R275を差分演算器723へ供給する。図169は、注目フレーム画像の画素配置を上シフトした画素配置の前側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値R231、R251、R233、R253を差分演算器724へ供給する。図170は、注目フレーム画像の画素配置を下シフトした画素配置の前側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値R235、R255、R237、R257を差分演算器725へ供給する。図171~図175は、画素加算回路14の注目画素がR画素で、図34の第1の面内加算パターンが選択されたときの、後方参照パターン検出部74に対応した第1から第5の後側フレーム画像内加算パターンを示す図である。第1の面内加算パターンは、注目画素とその左上側の周辺画素とを組合せた左上側ブロックパターンである。図171は、注目フレーム画像の画素配置と同じ画素配置の後側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値R433、R453、R435、R455を差分演算器721へ供給する。図172は、注目フレーム画像の画素配置を右シフトした画素配置の後側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値R413、R433、R415、R435を差分演算器722へ供給する。図173は、注目フレーム画像の画素配置を左シフトした画素配置の後側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値R453、R473、R455、R475を差分演算器723へ供給する。図174は、注目フレーム画像の画素配置を上シフトした画素配置の後側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値R431、R451、R433、R453を差分演算器724へ供給する。図175は、注目フレーム画像の画素配置を下シフトした画素配置の後側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値R435、R455、R437、R457を差分演算器725へ供給する。図176~図180は、画素加算回路14の注目画素がR画素で、図35の第2の面内加算パターンが選択されたときの、前方参照パターン検出部72に対応した第1から第5の前側フレーム画像内加算パターンを示す図である。第2の面内加算パターンは、注目画素とその右上側の周辺画素とを組合せた右上側ブロックパターンである。図176は、注目フレーム画像の画素配置と同じ画素配置の前側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値R253、R273、R255、R275を差分演算器721へ供給する。図177は、注目フレーム画像の画素配置を左シフトした画素配置の前側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値R233、R253、R235、R255を差分演算器722へ供給する。図178は、注目フレーム画像の画素配置を右シフトした画素配置の前側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値R273、R293、R275、R295を差分演算器723へ供給する。図179は、注目フレーム画像の画素配置を上シフトした画素配置の前側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値R251、R271、R253、R273を差分演算器724へ供給する。図180は、注目フレーム画像の画素配置を下シフトした画素配置の前側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値R255、R275、R257、R277を差分演算器725へ供給する。図181~図185は、画素加算回路14の注目画素がR画素で、図35の第2の面内加算パターンが選択されたときの、後方参照パターン検出部74に対応した第1から第5の後側フレーム画像内加算パターンを示す図である。第2の面内加算パターンは、注目画素とその右上側の周辺画素とを組合せた右上側ブロックパターンである。図181は、注目フレーム画像の画素配置と同じ画素配置の後側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値R453、R473、R455、R475を差分演算器721へ供給する。図182は、注目フレーム画像の画素配置を右シフトした画素配置の後側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値R433、R453、R435、R455を差分演算器722へ供給する。図183は、注目フレーム画像の画素配置を左シフトした画素配置の後側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値R473、R493、R475、R495を差分演算器723へ供給する。図184は、注目フレーム画像の画素配置を上シフトした画素配置の後側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値R451、R471、R453、R473を差分演算器724へ供給する。図185は、注目フレーム画像の画素配置を下シフトした画素配置の後側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値R455、R475、R457、R477を差分演算器725へ供給する。図186~図190は、画素加算回路14の注目画素がR画素で、図36の第3の面内加算パターンが選択されたときの、前方参照パターン検出部72に対応した第1から第5の前側フレーム画像内加算パターンを示す図である。第3の面内加算パターンは、注目画素とその右下側の周辺画素とを組合せた右下側ブロックパターンである。図186は、注目フレーム画像の画素配置と同じ画素配置の前側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値R255、R275、R257、R277を差分演算器721へ供給する。図187は、注目フレーム画像の画素配置を左シフトした画素配置の前側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値R235、R255、R237、R257を差分演算器722へ供給する。図188は、注目フレーム画像の画素配置を右シフトした画素配置の前側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値R275、R295、R277、R297を差分演算器723へ供給する。図189は、注目フレーム画像の画素配置を上シフトした画素配置の前側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値R253、R273、R255、R275を差分演算器724へ供給する。図190は、注目フレーム画像の画素配置を下シフトした画素配置の前側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値R257、R277、R259、R279を差分演算器725へ供給する。図191~図195は、画素加算回路14の注目画素がR画素で、図36の第3の面内加算パターンが選択されたときの、後方参照パターン検出部74に対応した第1から第5の後側フレーム画像内加算パターンを示す図である。第3の面内加算パターンは、注目画素とその右下側の周辺画素とを組合せた右下側ブロックパターンである。図191は、注目フレーム画像の画素配置と同じ画素配置の後側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値R455、R475、R457、R477を差分演算器721へ供給する。図192は、注目フレーム画像の画素配置を右シフトした画素配置の後側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値R435、R455、R437、R457を差分演算器722へ供給する。図193は、注目フレーム画像の画素配置を左シフトした画素配置の後側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値R475、R495、R477、R497を差分演算器723へ供給する。図194は、注目フレーム画像の画素配置を上シフトした画素配置の後側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値R453、R473、R455、R475を差分演算器724へ供給する。図195は注目フレーム画像の画素配置を下シフトした画素配置の後側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値R457、R477、R459、R479を差分演算器725へ供給する。図196~図200は、画素加算回路14の注目画素がR画素で、図37の第4の面内加算パターンが選択されたときの、前方参照パターン検出部72に対応した第1から第5の前側フレーム画像内加算パターンを示す図である。第4の面内加算パターンは、注目画素とその左下側の周辺画素とを組合せた左下側ブロックパターンである。図196は、注目フレーム画像の画素配置と同じ画素配置の前側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値R235、R255、R237、R257を差分演算器721へ供給する。図197は、注目フレーム画像の画素配置を左シフトした画素配置の前側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値R215、R235、R217、R237を差分演算器722へ供給する。図198は、注目フレーム画像の画素配置を右シフトした画素配置の前側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値R255、R275、R257、R277を差分演算器723へ供給する。図199は、注目フレーム画像の画素配置を上シフトした画素配置の前側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値R233、R253、R235、R255を差分演算器724へ供給する。図200は、注目フレーム画像の画素配置を下シフトした画素配置の前側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値R237、R257、R239、R259を差分演算器725へ供給する。図201~図205は、画素加算回路14の注目画素がR画素で、図37の第4の面内加算パターンが選択されたときの、後方参照パターン検出部74に対応した第1から第5の後側フレーム画像内加算パターンを示す図である。第4の面内加算パターンは、注目画素とその左下側の周辺画素とを組合せた左下側ブロックパターンである。図201は、注目フレーム画像の画素配置と同じ画素配置の後側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値R435、R455、R437、R457を差分演算器721へ供給する。図202は、注目フレーム画像の画素配置を右シフトした画素配置の後側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値R415、R435、R417、R437を差分演算器722へ供給する。図203は、注目フレーム画像の画素配置を左シフトした画素配置の後側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値R455、R475、R457、R477を差分演算器723へ供給する。図204は、注目フレーム画像の画素配置を上シフトした画素配置の後側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値R433、R453、R435、R455を差分演算器724へ供給する。図205は、注目フレーム画像の画素配置を下シフトした画素配置の後側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値R437、R457、R439、R459を差分演算器725へ供給する。次に、図43Bの画素空間配置で注目画素がB画素のときの、面内4画素加算パターンと前側フレーム画像内4画素加算パターンとの組み合わせ、あるいは面内4画素加算パターンと後側フレーム画像内4画素加算パターンとの組合せを図206乃至図245に示す。これら図206乃至図245において、信号NR3における注目フレーム画像の面内加算パターンに対して、信号NR2Dにおける前側の隣接フレーム画像の加算パターンと、信号NR4Dにおける後側の隣接フレーム画像の加算パターンとが長方形の点線で囲まれて示されている。前方参照パターン検出部72及び後方参照パターン検出部74の各々は、面内パターン検出部61で判別された面内加算パターンに対し、隣接フレームの5パターンの加算パターンの中から最も相関の高い加算パターンを判別する。図206~図210は、画素加算回路14の注目画素がB画素で、図38の第1の面内加算パターンが選択されたときの、前方参照パターン検出部72に対応した第1から第5の前側フレーム画像内加算パターンを示す図である。第1の面内加算パターンは、注目画素とその左上側の周辺画素とを組合せた左上側ブロックパターンである。図206は、注目フレーム画像の画素配置と同じ画素配置の前側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値B233、B253、B235、B255を差分演算器721へ供給する。図207は、注目フレーム画像の画素配置を左シフトした画素配置の前側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値B213、B233、B215、B235を差分演算器722へ供給する。図208は、注目フレーム画像の画素配置を右シフトした画素配置の前側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値B253、B273、B255、B275を差分演算器723へ供給する。図209は、注目フレーム画像の画素配置を上シフトした画素配置の前側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値B231、B251、B233、B253を差分演算器724へ供給する。図210は、注目フレーム画像の画素配置を下シフトした画素配置の前側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値B235、B255、B237、B257を差分演算器725へ供給する。図211~図215は、画素加算回路14の注目画素がB画素で、図38の第1の面内加算パターンが選択されたときの、後方参照パターン検出部74に対応した第1から第5の後側フレーム画像内加算パターンを示す図である。第1の面内加算パターンは、注目画素とその左上側の周辺画素とを組合せた左上側ブロックパターンである。図211は注目フレーム画像の画素配置と同じ画素配置の後側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値B433、B453、B435、B455を差分演算器721へ供給する。図212は注目フレーム画像の画素配置を右シフトした画素配置の後側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値B413、B433、B415、B435を差分演算器722へ供給する。図213は注目フレーム画像の画素配置を左シフトした画素配置の後側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値B453、B473、B455、B475を差分演算器723へ供給する。図214は注目フレーム画像の画素配置を上シフトした画素配置の後側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値B431、B451、B433、B453を差分演算器724へ供給する。図215は注目フレーム画像の画素配置を下シフトした画素配置の後側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値B435、B455、B437、B457を差分演算器725へ供給する。図216~図220は、画素加算回路14の注目画素がB画素で、図39の第2の面内加算パターンが選択されたときの、前方参照パターン検出部72に対応した第1から第5の前側フレーム画像内加算パターンを示す図である。第2の面内加算パターンは、注目画素とその右上側の周辺画素とを組合せた右上側ブロックパターンである。図216は注目フレーム画像の画素配置と同じ画素配置の前側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値B253、B273、B255、B275を差分演算器721へ供給する。図217は注目フレーム画像の画素配置を左シフトした画素配置の前側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値B233、B253、B235、B255を差分演算器722へ供給する。図218は注目フレーム画像の画素配置を右シフトした画素配置の前側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値B273、B293、B275、B295を差分演算器723へ供給する。図219は注目フレーム画像の画素配置を上シフトした画素配置の前側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値B251、B271、B253、B273を差分演算器724へ供給する。図220は注目フレーム画像の画素配置を下シフトした画素配置の前側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値B255、B275、B257、B277を差分演算器725へ供給する。図221~図225は、画素加算回路14の注目画素がB画素で、図39の第2の面内加算パターンが選択されたときの、後方参照パターン検出部74に対応した第1から第5の後側フレーム画像内加算パターンを示す図である。第2の面内加算パターンは、注目画素とその右上側の周辺画素とを組合せた右上側ブロックパターンである。図221は、注目フレーム画像の画素配置と同じ画素配置の後側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値B453、B473、B455、B475を差分演算器721へ供給する。図222は、注目フレーム画像の画素配置を右シフトした画素配置の後側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値B433、B453、B435、B455を差分演算器722へ供給する。図223は、注目フレーム画像の画素配置を左シフトした画素配置の後側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値B473、B493、B475、B495を差分演算器723へ供給する。図224は、注目フレーム画像の画素配置を上シフトした画素配置の後側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値B451、B471、B453、B473を差分演算器724へ供給する。図225は、注目フレーム画像の画素配置を下シフトした画素配置の後側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値B455、B475、B457、B477を差分演算器725へ供給する。図226~図230は、画素加算回路14の注目画素がB画素で、図40の第3の面内加算パターンが選択されたときの、前方参照パターン検出部72に対応した第1から第5の前側フレーム画像内加算パターンを示す図である。第3の面内加算パターンは、注目画素とその右下側の周辺画素とを組合せた右下側ブロックパターンである。図226は、注目フレーム画像の画素配置と同じ画素配置の前側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値B255、B275、B257、B277を差分演算器721へ供給する。図227は、注目フレーム画像の画素配置を左シフトした画素配置の前側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値B235、B255、B237、B257を差分演算器722へ供給する。図228は、注目フレーム画像の画素配置を右シフトした画素配置の前側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値B275、B295、B277、B297を差分演算器723へ供給する。図229は、注目フレーム画像の画素配置を上シフトした画素配置の前側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値B253、B273、B255、B275を差分演算器724へ供給する。図230は、注目フレーム画像の画素配置を下シフトした画素配置の前側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値B257、B277、B259、B279を差分演算器725へ供給する。図231~図235は、画素加算回路14の注目画素がB画素で、図40の第3の面内加算パターンが選択されたときの、後方参照パターン検出部74に対応した第1から第5の後側フレーム画像内加算パターンを示す図である。第3の面内加算パターンは、注目画素とその右下側の周辺画素とを組合せた右下側ブロックパターンである。図231は、注目フレーム画像の画素配置と同じ画素配置の後側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値B455、B475、B457、B477を差分演算器721へ供給する。図232は、注目フレーム画像の画素配置を右シフトした画素配置の後側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値B435、B455、B437、B457を差分演算器722へ供給する。図233は、注目フレーム画像の画素配置を左シフトした画素配置の後側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値B475、B495、B477、B497を差分演算器723へ供給する。図234は、注目フレーム画像の画素配置を上シフトした画素配置の後側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値B453、B473、B455、B475を差分演算器724へ供給する。図235は、注目フレーム画像の画素配置を下シフトした画素配置の後側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値B457、B477、B459、B479を差分演算器725へ供給する。図236~図240は、画素加算回路14の注目画素がB画素で、図41の第4の面内加算パターンが選択されたときの、前方参照パターン検出部72に対応した第1から第5の前側フレーム画像内加算パターンを示す図である。第4の面内加算パターンは、注目画素とその左下側の周辺画素とを組合せた左下側ブロックパターンである。図236は、注目フレーム画像の画素配置と同じ画素配置の前側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値B235、B255、B237、B257を差分演算器721へ供給する。図237は、注目フレーム画像の画素配置を左シフトした画素配置の前側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値B215、B235、B217、B237を差分演算器722へ供給する。図238は、注目フレーム画像の画素配置を右シフトした画素配置の前側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値B255、B275、B257、B277を差分演算器723へ供給する。図239は、注目フレーム画像の画素配置を上シフトした画素配置の前側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値B233、B253、B235、B255を差分演算器724へ供給する。図240は、注目フレーム画像の画素配置を下シフトした画素配置の前側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値B237、B257、B239、B259を差分演算器725へ供給する。図241~図245は、画素加算回路14の注目画素がB画素で、図41の第4の面内加算パターンが選択されたときの、後方参照パターン検出部74に対応した第1から第5の後側フレーム画像内加算パターンを示す図である。第4の面内加算パターンは、注目画素とその左下側の周辺画素とを組合せた左下側ブロックパターンである。図241は、注目フレーム画像の画素配置と同じ画素配置の後側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値B435、B455、B437、B457を差分演算器721へ供給する。図242は、注目フレーム画像の画素配置を右シフトした画素配置の後側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値B415、B435、B417、B437を差分演算器722へ供給する。図243は、注目フレーム画像の画素配置を左シフトした画素配置の後側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値B455、B475、B457、B477を差分演算器723へ供給する。図244は、注目フレーム画像の画素配置を上シフトした画素配置の後側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値B433、B453、B435、B455を差分演算器724へ供給する。図245は、注目フレーム画像の画素配置を下シフトした画素配置の後側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値B437、B457、B439、B459を差分演算器725へ供給する。上述したように面内パターン検出部61は、図44の注目画素値入力端子712を介して差分演算器721~725へ、注目画素値PMを供給する。差分演算器721~725には、画素選択回路720から、4画素からなる加算パターンL1~L5が入力される。差分演算器721~725の各々は、各画素群の画素値と注目画素値PMの併せて5画素の画素値を互いに比較して、5画素の中での最大画素値と最小画素値を求める。次に、差分演算器721~725の各々は、最大画素値と最小画素値の差分を相関評価値として求め、当該加算パターンの変化幅として最小値算出回路740へ供給する。最小値算出回路740は、差分演算器721~725から入力される5パターンL1~L5の画素間の画素値の差分変化幅DC1~DC5を相関評価値として互いに比較して、最小の差分の加算パターンを求め、その結果DCを画素指定回路750へ通知する。画素指定回路750は、最小値算出回路740から通知された加算パターンPNxを構成する画素の画素位置を出力端子760から画素加算部50へ供給する。前方参照パターン検出部72の出力は選択回路52へ、後方参照パターン検出部74の出力は選択回路54それぞれへ供給される。前記のようにG画素の場合は面内パターン検出部61で判別された12パターンの加算パターンの各々に対して、隣接フレームの5パターンの加算パターンを組み合わせるように、また、R画素やB画素の場合は面内パターン検出部61で判別された4パターンの加算パターンの各々に対して、隣接フレームの5パターンの加算パターンを組み合わせるように前方参照パターン検出部72及び後方参照パターン検出部74が構成されているので、隣接フレームを含めて画素加算に使う画素に、注目画素と相関の高い画素を正しく選択できるようにすることができ、画素加算後の画像の解像度劣化を小さくすることができる。次に、図246~図248を参照しつつ、図7及び図8の最前方参照パターン検出部71及び最後方参照パターン検出部75の動作について説明する。図246は、図7及び図8の画素抽出部870,871と同じ構成を有する画素抽出部87yの構成を示す図である。この画素抽出部87yは、入力信号NRyDのフレーム画像中の注目画素を中心とする任意の11×11画素領域をサンプリングし、サンプリングされた画素領域の画素値P00~P0A,P10~P1A,P20~P2A,P30~P3A,P40~P4A,P50~P5A,P60~P6A,P70~P7A,P80~P8A,P90~P9A,PA0~PAAを画素値群SPLyとして並列に出力する機能を有する。また、図247は、図7及び図8の第1副補助参照パターン検出部880及び第3副補助参照パターン検出部881と同じ構成を有する副補助参照パターン検出部88yの構成を概略的に示すブロック図である。さらに、図248は、図7及び図8の第2副補助参照パターン検出部1870及び第4副補助参照パターン検出部1871と同じ構成を有する副補助参照パターン検出部187yの構成を概略的に示すブロック図である。図1の同期信号発生回路18は、図247の同期信号入力端子818を介して画素選択回路820へ水平同期信号HDと垂直同期信号VDを供給する。画素選択回路820は、水平同期信号HDと垂直同期信号VDに基づいて注目フレーム画像の注目画素、あるいは隣接フレームの注目画素相当の画素位置を判断して、色フィルタ配列に対応する注目画素の画素位置を特定する。このとき、注目画素が、R画素かG画素かB画素かも特定できる。特定した画素位置に基づいて、加算パターンの画素領域に対応する差分演算器821~824各々へ、補助領域の加算パターンを構成する画素値を供給する。前記加算パターンについて説明する。画素加算に使う画素として、注目画素と相関の高い画素を正しく選択することができれば、画素加算後の画像の解像度劣化は小さくすることができる。周辺画素の組み合わせから、候補となる複数の加算パターンが存在する。図46~図245の画素空間配置で信号NR2DまたはNR4Dの画像の主領域の各加算パターンに対する4つの補助領域の2画素加算パターンを図46~図245中に楕円形の点線で囲って示す。信号NR2Dの4パターンの加算パターンから最も相関の高い加算パターンSUB2が、信号NR4Dの4パターンの加算パターンから最も相関の高い加算パターンSUB4がそれぞれ求められる。画素指定回路750が図46の信号NR2Dの主領域の加算パターンを指定したときの画素選択回路820の動作を説明する。図46においては、画素選択回路820は、画素値G262、G273を差分演算器821へ供給する。画素選択回路820は、画素値G275、G266を差分演算器822へ供給する。画素選択回路820は、画素値G246、G235を差分演算器823へ供給する。画素選択回路820は、画素値G233、G242を差分演算器824へ供給する。上述したように、面内パターン検出部61は、図247の注目画素値入力端子812を介して差分演算器821~824へ注目画素値PMを供給する。差分演算器821~824の各々は、画素選択回路820から入力される2画素の画素値と注目画素値PMの併せて3画素を比較して、3画素の中での最大画素値と最小画素値を求める。次に最大画素値と最小画素値の差分を相関評価値として求め、当該加算パターンの変化幅として最小値算出回路840へ供給する。最小値算出回路840は、差分演算器821~824から入力される4パターンの画素間の変化幅DF1,DF2,DF3,DF4を比較して、最小の変化幅の加算パターンを求め、画素指定回路850へ通知する。そして、画素指定回路850は、最小値算出回路840から通知された加算パターンSUB2を構成する画素の画素位置を出力端子860から相関判別部79へ供給する。画素指定回路750が図46~図245の他の信号NR2Dの主領域の加算パターンを指定したときの画素選択回路820の動作も、図46の信号NR2Dの主領域の加算パターンを指定したときの動作と同様であるので詳しい説明は省略する。次に、画素指定回路750が図51の信号NR4Dの主領域の加算パターンを指定したときの画素選択回路820の動作を説明する。図51で画素選択回路820は、画素値G462、G473を差分演算器821へ供給する。画素選択回路820は、画素値G475、G466を差分演算器822へ供給する。画素選択回路820は、画素値G446、G435を差分演算器823へ供給する。画素選択回路820は、画素値G433、G442を差分演算器824へ供給する。上述したように面内パターン検出部61は、図247の注目画素値入力端子812を介して差分演算器821~824へ、注目画素値PMを供給する。差分演算器821~824は、画素選択回路820から入力される2画素の画素値と注目画素値PMの併せて3画素を比較して、3画素の中での最大画素値と最小画素値を求める。次に最大画素値と最小画素値の差分を相関評価値として求め、当該加算パターンの変化幅として最小値算出回路840へ供給する。最小値算出回路840は、差分演算器821~824から入力される4パターンの画素間の変化幅DF1,DF2,DF3,DF4を比較して、最小の変化幅の加算パターンを求め、画素指定回路850へ通知する。画素指定回路850は、最小値算出回路840から通知された加算パターンSUB4を構成する画素の画素位置を出力端子860から相関判別部79へ供給する。画素指定回路750が図46~図245の他の信号NR4Dの主領域の加算パターンを指定したときの画素選択回路820の動作も、図51の信号NR4Dの主領域の加算パターンを指定したときの動作と同様であるので詳しい説明は省略する。次に、図248を参照しつつ、第2副補助参照パターン検出部1870及び第4副補助参照パターン検出部1871の動作について説明する。図248に示されるように、画素選択回路1820、差分演算器1821~1823、最小値算出回路1840及び画素指定回路1850は、副補助参照パターン検出部187y第2副補助参照パターン検出部補助領域判別回路1870または第4副補助参照パターン検出部1871を構成する。画素値PAAが図246の画素抽出部87yの入力端子800に印加されたタイミングでの動作について説明する。A/D変換器13Aから出力された画素値PAAは、画素加算回路14の入力端子INaから、空間フィルタ45及び遅延回路39を経て前方参照パターン検出部72の入力端子800に印加される。あるいは、A/D変換器13Aから出力された画素値PAAは、画素加算回路14の入力端子INaから、1フレーム遅延回路24、1フレーム遅延回路23、1フレーム遅延回路22、1フレーム遅延回路21、空間フィルタ41及び遅延回路36を経て最前方参照パターン検出部71の入力端子800に印加される。図246の入力端子800に印加された画素値PAAは、1ライン遅延回路801、1画素遅延回路3700、画素選択回路820及び画素選択回路1820へ供給される。1画素遅延回路3700は、1画素遅延した画素値P9Aを出力する。画素値P9Aは、1画素遅延回路3701、画素選択回路820及び画素選択回路1820へ供給される。1画素遅延回路3701は、1画素遅延した画素値P8Aを出力する。画素値P8Aは、1画素遅延回路3702、画素選択回路820及び画素選択回路1820へ供給される。1画素遅延回路3702は、1画素遅延した画素値P7Aを出力する。画素値P7Aは、1画素遅延回路3703、画素選択回路820及び画素選択回路1820へ供給される。1画素遅延回路3703は、1画素遅延した画素値P6Aを出力する。画素値P6Aは、1画素遅延回路3704、画素選択回路820及び画素選択回路1820へ供給される。1画素遅延回路3704は、1画素遅延した画素値P5Aを出力する。画素値P5Aは、1画素遅延回路3705、画素選択回路820及び画素選択回路1820へ供給される。1画素遅延回路3705は、1画素遅延した画素値P4Aを出力する。画素値P4Aは、1画素遅延回路3706、画素選択回路820及び画素選択回路1820へ供給される。1画素遅延回路3706は、1画素遅延した画素値P3Aを出力する。画素値P3Aは、1画素遅延回路3707、画素選択回路820及び画素選択回路1820へ供給される。1画素遅延回路3707は、1画素遅延した画素値P2Aを出力する。画素値P2Aは、1画素遅延回路3708、画素選択回路820及び画素選択回路1820へ供給される。1画素遅延回路3708は、1画素遅延した画素値P1Aを出力する。画素値P1Aは、1画素遅延回路3709、画素選択回路820及び画素選択回路1820へ供給される。1画素遅延回路3709は、1画素遅延した画素値P0Aを出力する。画素値P0Aは、画素選択回路820及び画素選択回路1820へ供給される。1ライン遅延回路801は画素値PA9を出力する。画素値PA9は、1ライン遅延回路802、1画素遅延回路3710、画素選択回路820及び画素選択回路1820へ供給される。1画素遅延回路3710は、1画素遅延した画素値P99を出力する。画素値P99は、1画素遅延回路3711、画素選択回路820及び画素選択回路1820へ供給される。1画素遅延回路3711は、1画素遅延した画素値P89を出力する。画素値P89は、1画素遅延回路3712、画素選択回路820及び画素選択回路1820へ供給される。1画素遅延回路3712は、1画素遅延した画素値P79を出力する。画素値P79は、1画素遅延回路3713、画素選択回路820及び画素選択回路1820へ供給される。1画素遅延回路3713は、1画素遅延した画素値P69を出力する。画素値P69は、1画素遅延回路3714、画素選択回路820及び画素選択回路1820へ供給される。1画素遅延回路3714は、1画素遅延した画素値P59を出力する。画素値P59は、1画素遅延回路3715、画素選択回路820及び画素選択回路1820へ供給される。1画素遅延回路3715は、1画素遅延した画素値P49を出力する。画素値P49は、1画素遅延回路3716、画素選択回路820及び画素選択回路1820へ供給される。1画素遅延回路3716は、1画素遅延した画素値P39を出力する。画素値P39は、1画素遅延回路3717、画素選択回路820及び画素選択回路1820へ供給される。1画素遅延回路3717は、1画素遅延した画素値P29を出力する。画素値P29は、1画素遅延回路3718、画素選択回路820及び画素選択回路1820へ供給される。1画素遅延回路3718は、1画素遅延した画素値P19を出力する。画素値P19は、1画素遅延回路3719、画素選択回路820及び画素選択回路1820へ供給される。1画素遅延回路3719は、1画素遅延した画素値P09を出力する。画素値P09は、画素選択回路820及び画素選択回路1820へ供給される。1ライン遅延回路802は画素値PA8を出力する。画素値PA8は、1ライン遅延回路803、1画素遅延回路3720、画素選択回路820及び画素選択回路1820へ供給される。1画素遅延回路3720は、1画素遅延した画素値P98を出力する。画素値P98は、1画素遅延回路3721、画素選択回路820及び画素選択回路1820へ供給される。1画素遅延回路3721は、1画素遅延した画素値P88を出力する。画素値P88は、1画素遅延回路3722、画素選択回路820及び画素選択回路1820へ供給される。1画素遅延回路3722は、1画素遅延した画素値P78を出力する。画素値P78は、1画素遅延回路3723、画素選択回路820及び画素選択回路1820へ供給される。1画素遅延回路3723は、1画素遅延した画素値P68を出力する。画素値P68は、1画素遅延回路3724、画素選択回路820及び画素選択回路1820へ供給される。1画素遅延回路3724は、1画素遅延した画素値P58を出力する。画素値P58は、1画素遅延回路3725、画素選択回路820及び画素選択回路1820へ供給される。1画素遅延回路3725は、1画素遅延した画素値P48を出力する。画素値P48は、1画素遅延回路3726、画素選択回路820及び画素選択回路1820へ供給される。1画素遅延回路3726は、1画素遅延した画素値P38を出力する。画素値P38は、1画素遅延回路3727、画素選択回路820及び画素選択回路1820へ供給される。1画素遅延回路3727は、1画素遅延した画素値P28を出力する。画素値P28は、1画素遅延回路3728、画素選択回路820及び画素選択回路1820へ供給される。1画素遅延回路3728は、1画素遅延した画素値P18を出力する。画素値P18は、1画素遅延回路3729、画素選択回路820及び画素選択回路1820へ供給される。1画素遅延回路3729は、1画素遅延した画素値P08を出力する。画素値P08は、画素選択回路820及び画素選択回路1820へ供給される。1ライン遅延回路803は画素値PA7を出力する。画素値PA7は、1ライン遅延回路804、1画素遅延回路3730、画素選択回路820及び画素選択回路1820へ供給される。1画素遅延回路3730は、1画素遅延した画素値P97を出力する。画素値P97は、1画素遅延回路3731、画素選択回路820及び画素選択回路1820へ供給される。1画素遅延回路3731は、1画素遅延した画素値P87を出力する。画素値P87は、1画素遅延回路3732、画素選択回路820及び画素選択回路1820へ供給される。1画素遅延回路3732は、1画素遅延した画素値P77を出力する。画素値P77は、1画素遅延回路3733、画素選択回路820及び画素選択回路1820へ供給される。1画素遅延回路3733は、1画素遅延した画素値P67を出力する。画素値P67は、1画素遅延回路3734、画素選択回路820及び画素選択回路1820へ供給される。1画素遅延回路3734は、1画素遅延した画素値P57を出力する。画素値P57は、1画素遅延回路3735、画素選択回路820及び画素選択回路1820へ供給される。1画素遅延回路3735は、1画素遅延した画素値P47を出力する。画素値P47は、1画素遅延回路3736、画素選択回路820及び画素選択回路1820へ供給される。1画素遅延回路3736は、1画素遅延した画素値P37を出力する。画素値P37は、1画素遅延回路3737、画素選択回路820及び画素選択回路1820へ供給される。1画素遅延回路3737は、1画素遅延した画素値P27を出力する。画素値P27は、1画素遅延回路3738、画素選択回路820及び画素選択回路1820へ供給される。1画素遅延回路3738は、1画素遅延した画素値P17を出力する。画素値P17は、1画素遅延回路3739、画素選択回路820及び画素選択回路1820へ供給される。1画素遅延回路3739は、1画素遅延した画素値P07を出力する。画素値P07は、画素選択回路820及び画素選択回路1820へ供給される。1ライン遅延回路804は画素値PA6を出力する。画素値PA6は、1ライン遅延回路805、1画素遅延回路3740、画素選択回路820及び画素選択回路1820へ供給される。1画素遅延回路3740は、1画素遅延した画素値P96を出力する。画素値P96は、1画素遅延回路3741、画素選択回路820及び画素選択回路1820へ供給される。1画素遅延回路3741は、1画素遅延した画素値P86を出力する。画素値P86は、1画素遅延回路3742、画素選択回路820及び画素選択回路1820へ供給される。1画素遅延回路3742は、1画素遅延した画素値P76を出力する。画素値P76は、1画素遅延回路3743、画素選択回路820及び画素選択回路1820へ供給される。1画素遅延回路3743は、1画素遅延した画素値P66を出力する。画素値P66は、1画素遅延回路3744、画素選択回路820及び画素選択回路1820へ供給される。1画素遅延回路3744は、1画素遅延した画素値P56を出力する。画素値P56は、1画素遅延回路3745、画素選択回路820及び画素選択回路1820へ供給される。1画素遅延回路3745は、1画素遅延した画素値P46を出力する。画素値P46は、1画素遅延回路3746、画素選択回路820及び画素選択回路1820へ供給される。1画素遅延回路3746は、1画素遅延した画素値P36を出力する。画素値P36は、1画素遅延回路3747、画素選択回路820及び画素選択回路1820へ供給される。1画素遅延回路3747は、1画素遅延した画素値P26を出力する。画素値P26は、1画素遅延回路3748、画素選択回路820及び画素選択回路1820へ供給される。1画素遅延回路3748は、1画素遅延した画素値P16を出力する。画素値P16は、1画素遅延回路3749、画素選択回路820及び画素選択回路1820へ供給される。1画素遅延回路3749は、1画素遅延した画素値P06を出力する。画素値P06は、画素選択回路820及び画素選択回路1820へ供給される。1ライン遅延回路805は画素値PA5を出力する。画素値PA5は、1ライン遅延回路806、1画素遅延回路3750、画素選択回路820及び画素選択回路1820へ供給される。1画素遅延回路3750は、1画素遅延した画素値P95を出力する。画素値P95は、1画素遅延回路3751、画素選択回路820及び画素選択回路1820へ供給される。1画素遅延回路3751は、1画素遅延した画素値P85を出力する。画素値P85は、1画素遅延回路3752、画素選択回路820及び画素選択回路1820へ供給される。1画素遅延回路3752は、1画素遅延した画素値P75を出力する。画素値P75は、1画素遅延回路3753、画素選択回路820及び画素選択回路1820へ供給される。1画素遅延回路3753は、1画素遅延した画素値P65を出力する。画素値P65は、1画素遅延回路3754、画素選択回路820及び画素選択回路1820へ供給される。1画素遅延回路3754は、1画素遅延した画素値P55を出力する。画素値P55は、1画素遅延回路3755、画素選択回路820及び画素選択回路1820へ供給される。1画素遅延回路3755は、1画素遅延した画素値P45を出力する。画素値P45は、1画素遅延回路3756、画素選択回路820及び画素選択回路1820へ供給される。1画素遅延回路3756は、1画素遅延した画素値P35を出力する。画素値P35は、1画素遅延回路3757、画素選択回路820及び画素選択回路1820へ供給される。1画素遅延回路3757は、1画素遅延した画素値P25を出力する。画素値P25は、1画素遅延回路3758、画素選択回路820及び画素選択回路1820へ供給される。1画素遅延回路3758は、1画素遅延した画素値P15を出力する。画素値P15は、1画素遅延回路3759、画素選択回路820及び画素選択回路1820へ供給される。1画素遅延回路3759は、1画素遅延した画素値P05を出力する。画素値P05は、画素選択回路820及び画素選択回路1820へ供給される。1ライン遅延回路806は画素値PA4を出力する。画素値PA4は、1ライン遅延回路807、1画素遅延回路3760、画素選択回路820及び画素選択回路1820へ供給される。1画素遅延回路3760は、1画素遅延した画素値P94を出力する。画素値P94は、1画素遅延回路3761、画素選択回路820及び画素選択回路1820へ供給される。1画素遅延回路3761は、1画素遅延した画素値P84を出力する。画素値P84は、1画素遅延回路3762、画素選択回路820及び画素選択回路1820へ供給される。1画素遅延回路3762は、1画素遅延した画素値P74を出力する。画素値P74は、1画素遅延回路3763、画素選択回路820及び画素選択回路1820へ供給される。1画素遅延回路3763は、1画素遅延した画素値P64を出力する。画素値P64は、1画素遅延回路3764、画素選択回路820及び画素選択回路1820へ供給される。1画素遅延回路3764は、1画素遅延した画素値P54を出力する。画素値P54は、1画素遅延回路3765、画素選択回路820及び画素選択回路1820へ供給される。1画素遅延回路3765は、1画素遅延した画素値P44を出力する。画素値P44は、1画素遅延回路3766、画素選択回路820及び画素選択回路1820へ供給される。1画素遅延回路3766は、1画素遅延した画素値P34を出力する。画素値P34は、1画素遅延回路3767、画素選択回路820及び画素選択回路1820へ供給される。1画素遅延回路3767は、1画素遅延した画素値P24を出力する。画素値P24は、1画素遅延回路3768、画素選択回路820及び画素選択回路1820へ供給される。1画素遅延回路3768は、1画素遅延した画素値P14を出力する。画素値P14は、1画素遅延回路3769、画素選択回路820及び画素選択回路1820へ供給される。1画素遅延回路3769は、1画素遅延した画素値P04を出力する。画素値P04は、画素選択回路820及び画素選択回路1820へ供給される。1ライン遅延回路807は画素値PA3を出力する。画素値PA3は、1ライン遅延回路808、1画素遅延回路3770、画素選択回路820及び画素選択回路1820へ供給される。1画素遅延回路3770は、1画素遅延した画素値P93を出力する。画素値P93は、1画素遅延回路3771、画素選択回路820及び画素選択回路1820へ供給される。1画素遅延回路3771は、1画素遅延した画素値P83を出力する。画素値P83は、1画素遅延回路3772、画素選択回路820及び画素選択回路1820へ供給される。1画素遅延回路3772は、1画素遅延した画素値P73を出力する。画素値P73は、1画素遅延回路3773、画素選択回路820及び画素選択回路1820へ供給される。1画素遅延回路3773は、1画素遅延した画素値P63を出力する。画素値P63は、1画素遅延回路3774、画素選択回路820及び画素選択回路1820へ供給される。1画素遅延回路3774は、1画素遅延した画素値P53を出力する。画素値P53は、1画素遅延回路3775、画素選択回路820及び画素選択回路1820へ供給される。1画素遅延回路3775は、1画素遅延した画素値P43を出力する。画素値P43は、1画素遅延回路3776、画素選択回路820及び画素選択回路1820へ供給される。1画素遅延回路3776は、1画素遅延した画素値P33を出力する。画素値P33は、1画素遅延回路3777、画素選択回路820及び画素選択回路1820へ供給される。1画素遅延回路3777は、1画素遅延した画素値P23を出力する。画素値P23は、1画素遅延回路3778、画素選択回路820及び画素選択回路1820へ供給される。1画素遅延回路3778は、1画素遅延した画素値P13を出力する。画素値P13は、1画素遅延回路3779、画素選択回路820及び画素選択回路1820へ供給される。1画素遅延回路3779は、1画素遅延した画素値P03を出力する。画素値P03は、画素選択回路820及び画素選択回路1820へ供給される。1ライン遅延回路808は画素値PA2を出力する。画素値PA2は、1ライン遅延回路809、1画素遅延回路3780、画素選択回路820及び画素選択回路1820へ供給される。1画素遅延回路3780は、1画素遅延した画素値P92を出力する。画素値P92は、1画素遅延回路3781、画素選択回路820及び画素選択回路1820へ供給される。1画素遅延回路3781は、1画素遅延した画素値P82を出力する。画素値P82は、1画素遅延回路3782、画素選択回路820及び画素選択回路1820へ供給される。1画素遅延回路3782は、1画素遅延した画素値P72を出力する。画素値P72は、1画素遅延回路3783、画素選択回路820及び画素選択回路1820へ供給される。1画素遅延回路3783は、1画素遅延した画素値P62を出力する。画素値P62は、1画素遅延回路3784、画素選択回路820及び画素選択回路1820へ供給される。1画素遅延回路3784は、1画素遅延した画素値P52を出力する。画素値P52は、1画素遅延回路3785、画素選択回路820及び画素選択回路1820へ供給される。1画素遅延回路3785は、1画素遅延した画素値P42を出力する。画素値P42は、1画素遅延回路3786、画素選択回路820及び画素選択回路1820へ供給される。1画素遅延回路3786は、1画素遅延した画素値P32を出力する。画素値P32は、1画素遅延回路3787、画素選択回路820及び画素選択回路1820へ供給される。1画素遅延回路3787は、1画素遅延した画素値P22を出力する。画素値P22は、1画素遅延回路3788、画素選択回路820及び画素選択回路1820へ供給される。1画素遅延回路3788は、1画素遅延した画素値P12を出力する。画素値P12は、1画素遅延回路3789、画素選択回路820及び画素選択回路1820へ供給される。1画素遅延回路3789は、1画素遅延した画素値P02を出力する。画素値P02は、画素選択回路820及び画素選択回路1820へ供給される。1ライン遅延回路809は画素値PA1を出力する。画素値PA1は、1ライン遅延回路810、1画素遅延回路3790、画素選択回路820及び画素選択回路1820へ供給される。1画素遅延回路3790は、1画素遅延した画素値P91を出力する。画素値P91は、1画素遅延回路3791、画素選択回路820及び画素選択回路1820へ供給される。1画素遅延回路3791は、1画素遅延した画素値P81を出力する。画素値P81は、1画素遅延回路3792、画素選択回路820及び画素選択回路1820へ供給される。1画素遅延回路3792は、1画素遅延した画素値P71を出力する。画素値P71は、1画素遅延回路3793、画素選択回路820及び画素選択回路1820へ供給される。1画素遅延回路3793は、1画素遅延した画素値P61を出力する。画素値P61は、1画素遅延回路3794、画素選択回路820及び画素選択回路1820へ供給される。1画素遅延回路3794は、1画素遅延した画素値P51を出力する。画素値P51は、1画素遅延回路3795、画素選択回路820及び画素選択回路1820へ供給される。1画素遅延回路3795は、1画素遅延した画素値P41を出力する。画素値P41は、1画素遅延回路3796、画素選択回路820及び画素選択回路1820へ供給される。1画素遅延回路3796は、1画素遅延した画素値P31を出力する。画素値P31は、1画素遅延回路3797、画素選択回路820及び画素選択回路1820へ供給される。1画素遅延回路3797は、1画素遅延した画素値P21を出力する。画素値P21は、1画素遅延回路3798、画素選択回路820及び画素選択回路1820へ供給される。1画素遅延回路3798は、1画素遅延した画素値P11を出力する。画素値P11は、1画素遅延回路3799、画素選択回路820及び画素選択回路1820へ供給される。1画素遅延回路3799は、1画素遅延した画素値P01を出力する。画素値P01は、画素選択回路820及び画素選択回路1820へ供給される。1ライン遅延回路810は画素値PA0を出力する。画素値PA0は、1画素遅延回路1800、画素選択回路820及び画素選択回路1820へ供給される。1画素遅延回路1800は、1画素遅延した画素値P90を出力する。画素値P90は、1画素遅延回路1801、画素選択回路820及び画素選択回路1820へ供給される。1画素遅延回路1801は、1画素遅延した画素値P80を出力する。画素値P80は、1画素遅延回路1802、画素選択回路820及び画素選択回路1820へ供給される。1画素遅延回路1802は、1画素遅延した画素値P70を出力する。画素値P70は、1画素遅延回路1803、画素選択回路820及び画素選択回路1820へ供給される。1画素遅延回路1803は、1画素遅延した画素値P60を出力する。画素値P60は、1画素遅延回路1804、画素選択回路820及び画素選択回路1820へ供給される。1画素遅延回路1804は、1画素遅延した画素値P50を出力する。画素値P50は、1画素遅延回路1805、画素選択回路820及び画素選択回路1820へ供給される。1画素遅延回路1805は、1画素遅延した画素値P40を出力する。画素値P40は、1画素遅延回路1806、画素選択回路820及び画素選択回路1820へ供給される。1画素遅延回路1806は、1画素遅延した画素値P30を出力する。画素値P30は、1画素遅延回路1807、画素選択回路820及び画素選択回路1820へ供給される。1画素遅延回路1807は、1画素遅延した画素値P20を出力する。画素値P20は、1画素遅延回路1808、画素選択回路820及び画素選択回路1820へ供給される。1画素遅延回路1808は、1画素遅延した画素値P10を出力する。画素値P10は、1画素遅延回路1809、画素選択回路820及び画素選択回路1820へ供給される。1画素遅延回路1809は、1画素遅延した画素値P00を出力する。画素値P00は、画素選択回路820及び画素選択回路1820へ供給される。次に、第1副補助参照パターン検出部880及び第3副補助参照パターン検出部881の動作について説明する。同期信号発生回路18は、同期信号入力端子818を介して画素選択回路820へ水平同期信号HDと垂直同期信号VDを供給する。画素選択回路820は水平同期信号HDと垂直同期信号VDに基づいて注目フレーム画像の注目画素、あるいは隣接フレームの注目画素相当の画素位置を判断して、色フィルタ配列に対応する注目画素の画素位置を特定する。このとき、注目画素が、R画素かG画素かB画素かも特定できる。特定した画素位置に基づいて、加算パターンの画素領域に対応する差分演算器821~824各々へ、加算パターンを構成する画素値を供給する。最前方参照パターン検出部71において、前方参照パターン検出部72は画素領域入力端子811を介して画素選択回路820へ前方参照パターン検出部72の主前方参照パターン検出部780で選択した加算パターンを通知する。画素選択回路820は、前方参照パターン検出部72で判別された加算パターンに基づきフレーム画像間での画素領域の移動も考慮した加算パターンに従って画素を選択する。あるいは最後方参照パターン検出部75において、後方参照パターン検出部74は画素領域入力端子811を介して画素選択回路820へ後方参照パターン検出部74の主前方参照パターン検出部780で選択した加算パターンを通知する。画素選択回路820は、前方参照パターン検出部72で判別された加算パターンに基づきフレーム画像間での画素領域の移動も考慮した加算パターンに従って画素を選択する。前記加算パターンについて説明する。画素加算に使う画素として、注目画素と相関の高い画素を正しく選択することができれば、画素加算後の画像の解像度劣化は小さくすることができる。周辺画素の組み合わせから、候補となる複数の加算パターンが存在する。最前方参照パターン検出部71の第1副補助参照パターン検出部880は、前方参照パターン検出部72で判別された加算パターンの画素パターンPN2に対し、隣接フレームの4パターンの加算パターンの中から最も相関の高い加算パターンを判別する。最後方参照パターン検出部75の第3副補助参照パターン検出部881は、後方参照パターン検出部74で判別された加算パターンの画素パターンPN4に対し、隣接フレームの4パターンの加算パターンの中から最も相関の高い加算パターンを判別する。前方参照パターン検出部72が信号NR2Dの主領域の加算パターンの画素パターンPN2として図46の加算パターンを指定したときの信号NR1Dの補助領域の加算パターンSUB1aを図249~図252に長方形の点線で囲って示す。画素選択回路820は、図249のように画素値G164、G155を差分演算器821へ供給する。画素選択回路820は、図250のように画素値G153、G144を差分演算器822へ供給する。画素選択回路820は、図251のように画素値G144、G155を差分演算器823へ供給する。画素選択回路820は、図252のように画素値G153、G164を差分演算器824へ供給する。面内パターン検出部61は、注目画素値入力端子812を介して差分演算器821~824へ注目画素値PMを供給する。差分演算器821~824の各々は、画素選択回路820から入力される2画素の画素値と注目画素値PMの併せて3画素を比較して、3画素の中での最大画素値と最小画素値を求める。次に最大画素値と最小画素値の差分を相関評価値として求め、当該加算パターンの変化幅として最小値算出回路840へ供給する。最小値算出回路840は、差分演算器821~824から入力される4パターンN1~N4の画素間の変化幅DF1,DF2,DF3,DF4を比較して、最小の変化幅の加算パターンを求め、画素指定回路850へ通知する。画素指定回路850は、最小値算出回路840から通知された加算パターンSUB1aを構成する画素の画素位置を出力端子860から相関判別部79へ供給する。前方参照パターン検出部72が信号NR2Dの主領域の加算パターンPN2として図46の加算パターンを指定したときの補助領域の加算パターンSUB1aの候補となる4つの加算パターンを図249~図252の信号NR1Dの画素配置に長方形の点線で囲って示す。前方参照パターン検出部72が信号NR2Dの主領域の加算パターンPN2として図47の加算パターンを指定したときの補助領域の加算パターンSUB1aの候補となる4つの加算パターンを図253~図256の信号NR1Dに長方形の点線で囲って示す。前方参照パターン検出部72が信号NR2Dの主領域の加算パターンPN2として図48の加算パターンを指定したときの補助領域の加算パターンSUB1aの候補となる4つの加算パターンを図257~図260の信号NR1Dに長方形の点線で囲って示す。前方参照パターン検出部72が信号NR2Dの主領域の加算パターンPN2として図49の加算パターンを指定したときの補助領域の加算パターンSUB1aの候補となる4つの加算パターンを図261~図264の信号NR1Dに長方形の点線で囲って示す。前方参照パターン検出部72が信号NR2Dの主領域の加算パターンPN2として図50の加算パターンを指定したときの補助領域の加算パターンSUB1aの候補となる4つの加算パターンを図265~図268の信号NR1Dに長方形の点線で囲って示す。前方参照パターン検出部72が信号NR2Dの主領域の加算パターンPN2として図56の加算パターンを指定したときの補助領域の加算パターンSUB1aの候補となる4つの加算パターンを図289~図292の信号NR1Dに長方形の点線で囲って示す。前方参照パターン検出部72が信号NR2Dの主領域の加算パターンPN2として図57の加算パターンを指定したときの補助領域の加算パターンSUB1aの候補となる4つの加算パターンを図293~図296の信号NR1Dに長方形の点線で囲って示す。前方参照パターン検出部72が信号NR2Dの主領域の加算パターンPN2として図58の加算パターンを指定したときの補助領域の加算パターンSUB1aの候補となる4つの加算パターンを図297~図300の信号NR1Dに長方形の点線で囲って示す。前方参照パターン検出部72が信号NR2Dの主領域の加算パターンPN2として図59の加算パターンを指定したときの補助領域の加算パターンSUB1aの候補となる4つの加算パターンを図301~図304の信号NR1Dに長方形の点線で囲って示す。前方参照パターン検出部72が信号NR2Dの主領域の加算パターンPN2として図60の加算パターンを指定したときの補助領域の加算パターンSUB1aの候補となる4つの加算パターンを図305~図308の信号NR1Dに長方形の点線で囲って示す。前方参照パターン検出部72が信号NR2Dの主領域の加算パターンPN2として図66の加算パターンを指定したときの補助領域の加算パターンSUB1aの候補となる4つの加算パターンを図329~図332の信号NR1Dに長方形の点線で囲って示す。前方参照パターン検出部72が信号NR2Dの主領域の加算パターンPN2として図67の加算パターンを指定したときの補助領域の加算パターンSUB1aの候補となる4つの加算パターンを図333~図336の信号NR1Dに長方形の点線で囲って示す。前方参照パターン検出部72が信号NR2Dの主領域の加算パターンPN2として図68の加算パターンを指定したときの補助領域の加算パターンSUB1aの候補となる4つの加算パターンを図337~図340の信号NR1Dに長方形の点線で囲って示す。前方参照パターン検出部72が信号NR2Dの主領域の加算パターンPN2として図69の加算パターンを指定したときの補助領域の加算パターンSUB1aの候補となる4つの加算パターンを図341~図344の信号NR1Dに長方形の点線で囲って示す。前方参照パターン検出部72が信号NR2Dの主領域の加算パターンPN2として図70の加算パターンを指定したときの補助領域の加算パターンSUB1aの候補となる4つの加算パターンを図345~図348の信号NR1Dに長方形の点線で囲って示す。前方参照パターン検出部72が信号NR2Dの主領域の加算パターンPN2として図76の加算パターンを指定したときの補助領域の加算パターンSUB1aの候補となる4つの加算パターンを図369~図372の信号NR1Dに長方形の点線で囲って示す。前方参照パターン検出部72が信号NR2Dの主領域の加算パターンPN2として図77の加算パターンを指定したときの補助領域の加算パターンSUB1aの候補となる4つの加算パターンを図373~図376の信号NR1Dに長方形の点線で囲って示す。前方参照パターン検出部72が信号NR2Dの主領域の加算パターンPN2として図78の加算パターンを指定したときの補助領域の加算パターンSUB1aの候補となる4つの加算パターンを図377~図380の信号NR1Dに長方形の点線で囲って示す。前方参照パターン検出部72が信号NR2Dの主領域の加算パターンPN2として図79の加算パターンを指定したときの補助領域の加算パターンSUB1aの候補となる4つの加算パターンを図381~図384の信号NR1Dに長方形の点線で囲って示す。前方参照パターン検出部72が信号NR2Dの主領域の加算パターンPN2として図80の加算パターンを指定したときの補助領域の加算パターンSUB1aの候補となる4つの加算パターンを図385~図388の信号NR1Dに長方形の点線で囲って示す。前方参照パターン検出部72が信号NR2Dの主領域の加算パターンPN2として図86の加算パターンを指定したときの補助領域の加算パターンSUB1aの候補となる4つの加算パターンを図409~図412の信号NR1Dに長方形の点線で囲って示す。前方参照パターン検出部72が信号NR2Dの主領域の加算パターンPN2として図87の加算パターンを指定したときの補助領域の加算パターンSUB1aの候補となる4つの加算パターンを図413~図416の信号NR1Dに長方形の点線で囲って示す。前方参照パターン検出部72が信号NR2Dの主領域の加算パターンPN2として図88の加算パターンを指定したときの補助領域の加算パターンSUB1aの候補となる4つの加算パターンを図417~図420の信号NR1Dに長方形の点線で囲って示す。前方参照パターン検出部72が信号NR2Dの主領域の加算パターンPN2として図89の加算パターンを指定したときの補助領域の加算パターンSUB1aの候補となる4つの加算パターンを図421~図424の信号NR1Dに長方形の点線で囲って示す。前方参照パターン検出部72が信号NR2Dの主領域の加算パターンPN2として図90の加算パターンを指定したときの補助領域の加算パターンSUB1aの候補となる4つの加算パターンを図425~図428の信号NR1Dに長方形の点線で囲って示す。前方参照パターン検出部72が信号NR2Dの主領域の加算パターンPN2として図96の加算パターンを指定したときの補助領域の加算パターンSUB1aの候補となる4つの加算パターンを図449~図452の信号NR1Dに長方形の点線で囲って示す。前方参照パターン検出部72が信号NR2Dの主領域の加算パターンPN2として図97の加算パターンを指定したときの補助領域の加算パターンSUB1aの候補となる4つの加算パターンを図453~図456の信号NR1Dに長方形の点線で囲って示す。前方参照パターン検出部72が信号NR2Dの主領域の加算パターンPN2として図98の加算パターンを指定したときの補助領域の加算パターンSUB1aの候補となる4つの加算パターンを図457~図460の信号NR1Dに長方形の点線で囲って示す。前方参照パターン検出部72が信号NR2Dの主領域の加算パターンPN2として図99の加算パターンを指定したときの補助領域の加算パターンSUB1aの候補となる4つの加算パターンを図461~図464の信号NR1Dに長方形の点線で囲って示す。前方参照パターン検出部72が信号NR2Dの主領域の加算パターンPN2として図100の加算パターンを指定したときの補助領域の加算パターンSUB1aの候補となる4つの加算パターンを図465~図468の信号NR1Dに長方形の点線で囲って示す。前方参照パターン検出部72が信号NR2Dの主領域の加算パターンPN2として図106の加算パターンを指定したときの補助領域の加算パターンSUB1aの候補となる4つの加算パターンを図489~図492の信号NR1Dに長方形の点線で囲って示す。前方参照パターン検出部72が信号NR2Dの主領域の加算パターンPN2として図107の加算パターンを指定したときの補助領域の加算パターンSUB1aの候補となる4つの加算パターンを図493~図496の信号NR1Dに長方形の点線で囲って示す。前方参照パターン検出部72が信号NR2Dの主領域の加算パターンPN2として図108の加算パターンを指定したときの補助領域の加算パターンSUB1aの候補となる4つの加算パターンを図497~図500の信号NR1Dに長方形の点線で囲って示す。前方参照パターン検出部72が信号NR2Dの主領域の加算パターンPN2として図109の加算パターンを指定したときの補助領域の加算パターンSUB1aの候補となる4つの加算パターンを図501~図504の信号NR1Dに長方形の点線で囲って示す。前方参照パターン検出部72が信号NR2Dの主領域の加算パターンPN2として図110の加算パターンを指定したときの補助領域の加算パターンSUB1aの候補となる4つの加算パターンを図505~図508の信号NR1Dに長方形の点線で囲って示す。前方参照パターン検出部72が信号NR2Dの主領域の加算パターンPN2として図116の加算パターンを指定したときの補助領域の加算パターンSUB1aの候補となる4つの加算パターンを図529~図532の信号NR1Dに長方形の点線で囲って示す。前方参照パターン検出部72が信号NR2Dの主領域の加算パターンPN2として図117の加算パターンを指定したときの補助領域の加算パターンSUB1aの候補となる4つの加算パターンを図533~図536の信号NR1Dに長方形の点線で囲って示す。前方参照パターン検出部72が信号NR2Dの主領域の加算パターンPN2として図118の加算パターンを指定したときの補助領域の加算パターンSUB1aの候補となる4つの加算パターンを図537~図540の信号NR1Dに長方形の点線で囲って示す。前方参照パターン検出部72が信号NR2Dの主領域の加算パターンPN2として図119の加算パターンを指定したときの補助領域の加算パターンSUB1aの候補となる4つの加算パターンを図541~図544の信号NR1Dに長方形の点線で囲って示す。前方参照パターン検出部72が信号NR2Dの主領域の加算パターンPN2として図120の加算パターンを指定したときの補助領域の加算パターンSUB1aの候補となる4つの加算パターンを図545~図548の信号NR1Dに長方形の点線で囲って示す。前方参照パターン検出部72が信号NR2Dの主領域の加算パターンPN2として図126の加算パターンを指定したときの補助領域の加算パターンSUB1aの候補となる4つの加算パターンを図569~図572の信号NR1Dに長方形の点線で囲って示す。前方参照パターン検出部72が信号NR2Dの主領域の加算パターンPN2として図127の加算パターンを指定したときの補助領域の加算パターンSUB1aの候補となる4つの加算パターンを図573~図576の信号NR1Dに長方形の点線で囲って示す。前方参照パターン検出部72が信号NR2Dの主領域の加算パターンPN2として図128の加算パターンを指定したときの補助領域の加算パターンSUB1aの候補となる4つの加算パターンを図577~図580の信号NR1Dに長方形の点線で囲って示す。前方参照パターン検出部72が信号NR2Dの主領域の加算パターンPN2として図129の加算パターンを指定したときの補助領域の加算パターンSUB1aの候補となる4つの加算パターンを図581~図584の信号NR1Dに長方形の点線で囲って示す。前方参照パターン検出部72が信号NR2Dの主領域の加算パターンPN2として図130の加算パターンを指定したときの補助領域の加算パターンSUB1aの候補となる4つの加算パターンを図585~図588の信号NR1Dに長方形の点線で囲って示す。前方参照パターン検出部72が信号NR2Dの主領域の加算パターンPN2として図136の加算パターンを指定したときの補助領域の加算パターンSUB1aの候補となる4つの加算パターンを図609~図612の信号NR1Dに長方形の点線で囲って示す。前方参照パターン検出部72が信号NR2Dの主領域の加算パターンPN2として図137の加算パターンを指定したときの補助領域の加算パターンSUB1aの候補となる4つの加算パターンを図613~図616の信号NR1Dに長方形の点線で囲って示す。前方参照パターン検出部72が信号NR2Dの主領域の加算パターンPN2として図138の加算パターンを指定したときの補助領域の加算パターンSUB1aの候補となる4つの加算パターンを図617~図620の信号NR1Dに長方形の点線で囲って示す。前方参照パターン検出部72が信号NR2Dの主領域の加算パターンPN2として図139の加算パターンを指定したときの補助領域の加算パターンSUB1aの候補となる4つの加算パターンを図621~図624の信号NR1Dに長方形の点線で囲って示す。前方参照パターン検出部72が信号NR2Dの主領域の加算パターンPN2として図140の加算パターンを指定したときの補助領域の加算パターンSUB1aの候補となる4つの加算パターンを図625~図628の信号NR1Dに長方形の点線で囲って示す。前方参照パターン検出部72が信号NR2Dの主領域の加算パターンPN2として図146の加算パターンを指定したときの補助領域の加算パターンSUB1aの候補となる4つの加算パターンを図649~図652の信号NR1Dに長方形の点線で囲って示す。前方参照パターン検出部72が信号NR2Dの主領域の加算パターンPN2として図147の加算パターンを指定したときの補助領域の加算パターンSUB1aの候補となる4つの加算パターンを図653~図656の信号NR1Dに長方形の点線で囲って示す。前方参照パターン検出部72が信号NR2Dの主領域の加算パターンPN2として図148の加算パターンを指定したときの補助領域の加算パターンSUB1aの候補となる4つの加算パターンを図657~図660の信号NR1Dに長方形の点線で囲って示す。前方参照パターン検出部72が信号NR2Dの主領域の加算パターンPN2として図149の加算パターンを指定したときの補助領域の加算パターンSUB1aの候補となる4つの加算パターンを図661~図664の信号NR1Dに長方形の点線で囲って示す。前方参照パターン検出部72が信号NR2Dの主領域の加算パターンPN2として図150の加算パターンを指定したときの補助領域の加算パターンSUB1aの候補となる4つの加算パターンを図665~図668の信号NR1Dに長方形の点線で囲って示す。前方参照パターン検出部72が信号NR2Dの主領域の加算パターンPN2として図156の加算パターンを指定したときの補助領域の加算パターンSUB1aの候補となる4つの加算パターンを図689~図692の信号NR1Dに長方形の点線で囲って示す。前方参照パターン検出部72が信号NR2Dの主領域の加算パターンPN2として図157の加算パターンを指定したときの補助領域の加算パターンSUB1aの候補となる4つの加算パターンを図693~図696の信号NR1Dに長方形の点線で囲って示す。前方参照パターン検出部72が信号NR2Dの主領域の加算パターンPN2として図158の加算パターンを指定したときの補助領域の加算パターンSUB1aの候補となる4つの加算パターンを図697~図700の信号NR1Dに長方形の点線で囲って示す。前方参照パターン検出部72が信号NR2Dの主領域の加算パターンPN2として図159の加算パターンを指定したときの補助領域の加算パターンSUB1aの候補となる4つの加算パターンを図701~図704の信号NR1Dに長方形の点線で囲って示す。前方参照パターン検出部72が信号NR2Dの主領域の加算パターンPN2として図160の加算パターンを指定したときの補助領域の加算パターンSUB1aの候補となる4つの加算パターンを図705~図708の信号NR1Dに長方形の点線で囲って示す。前方参照パターン検出部72が信号NR2Dの主領域の加算パターンPN2として図166の加算パターンを指定したときの補助領域の加算パターンSUB1aの候補となる4つの加算パターンを図729~図732の信号NR1Dに長方形の点線で囲って示す。前方参照パターン検出部72が信号NR2Dの主領域の加算パターンPN2として図167の加算パターンを指定したときの補助領域の加算パターンSUB1aの候補となる4つの加算パターンを図733~図736の信号NR1Dに長方形の点線で囲って示す。前方参照パターン検出部72が信号NR2Dの主領域の加算パターンPN2として図168の加算パターンを指定したときの補助領域の加算パターンSUB1aの候補となる4つの加算パターンを図737~図740の信号NR1Dに長方形の点線で囲って示す。前方参照パターン検出部72が信号NR2Dの主領域の加算パターンPN2として図169の加算パターンを指定したときの補助領域の加算パターンSUB1aの候補となる4つの加算パターンを図741~図744の信号NR1Dに長方形の点線で囲って示す。前方参照パターン検出部72が信号NR2Dの主領域の加算パターンPN2として図170の加算パターンを指定したときの補助領域の加算パターンSUB1aの候補となる4つの加算パターンを図745~図748の信号NR1Dに長方形の点線で囲って示す。前方参照パターン検出部72が信号NR2Dの主領域の加算パターンPN2として図176の加算パターンを指定したときの補助領域の加算パターンSUB1aの候補となる4つの加算パターンを図769~図772の信号NR1Dに長方形の点線で囲って示す。前方参照パターン検出部72が信号NR2Dの主領域の加算パターンPN2として図177の加算パターンを指定したときの補助領域の加算パターンSUB1aの候補となる4つの加算パターンを図773~図776の信号NR1Dに長方形の点線で囲って示す。前方参照パターン検出部72が信号NR2Dの主領域の加算パターンPN2として図178の加算パターンを指定したときの補助領域の加算パターンSUB1aの候補となる4つの加算パターンを図777~図780の信号NR1Dに長方形の点線で囲って示す。前方参照パターン検出部72が信号NR2Dの主領域の加算パターンPN2として図179の加算パターンを指定したときの補助領域の加算パターンSUB1aの候補となる4つの加算パターンを図781~図784の信号NR1Dに長方形の点線で囲って示す。前方参照パターン検出部72が信号NR2Dの主領域の加算パターンPN2として図180の加算パターンを指定したときの補助領域の加算パターンSUB1aの候補となる4つの加算パターンを図785~図788の信号NR1Dに長方形の点線で囲って示す。前方参照パターン検出部72が信号NR2Dの主領域の加算パターンPN2として図186の加算パターンを指定したときの補助領域の加算パターンSUB1aの候補となる4つの加算パターンを図809~図812の信号NR1Dに長方形の点線で囲って示す。前方参照パターン検出部72が信号NR2Dの主領域の加算パターンPN2として図187の加算パターンを指定したときの補助領域の加算パターンSUB1aの候補となる4つの加算パターンを図813~図816の信号NR1Dに長方形の点線で囲って示す。前方参照パターン検出部72が信号NR2Dの主領域の加算パターンPN2として図188の加算パターンを指定したときの補助領域の加算パターンSUB1aの候補となる4つの加算パターンを図817~図820の信号NR1Dに長方形の点線で囲って示す。前方参照パターン検出部72が信号NR2Dの主領域の加算パターンPN2として図189の加算パターンを指定したときの補助領域の加算パターンSUB1aの候補となる4つの加算パターンを図821~図824の信号NR1Dに長方形の点線で囲って示す。前方参照パターン検出部72が信号NR2Dの主領域の加算パターンPN2として図190の加算パターンを指定したときの補助領域の加算パターンSUB1aの候補となる4つの加算パターンを図825~図828の信号NR1Dに長方形の点線で囲って示す。前方参照パターン検出部72が信号NR2Dの主領域の加算パターンPN2として図196の加算パターンを指定したときの補助領域の加算パターンSUB1aの候補となる4つの加算パターンを図849~図852の信号NR1Dに長方形の点線で囲って示す。前方参照パターン検出部72が信号NR2Dの主領域の加算パターンPN2として図197の加算パターンを指定したときの補助領域の加算パターンSUB1aの候補となる4つの加算パターンを図853~図856の信号NR1Dに長方形の点線で囲って示す。前方参照パターン検出部72が信号NR2Dの主領域の加算パターンPN2として図198の加算パターンを指定したときの補助領域の加算パターンSUB1aの候補となる4つの加算パターンを図857~図860の信号NR1Dに長方形の点線で囲って示す。前方参照パターン検出部72が信号NR2Dの主領域の加算パターンPN2として図199の加算パターンを指定したときの補助領域の加算パターンSUB1aの候補となる4つの加算パターンを図861~図864の信号NR1Dに長方形の点線で囲って示す。前方参照パターン検出部72が信号NR2Dの主領域の加算パターンPN2として図200の加算パターンを指定したときの補助領域の加算パターンSUB1aの候補となる4つの加算パターンを図865~図868の信号NR1Dに長方形の点線で囲って示す。前方参照パターン検出部72が信号NR2Dの主領域の加算パターンPN2として図206の加算パターンを指定したときの補助領域の加算パターンSUB1aの候補となる4つの加算パターンを図889~図892の信号NR1Dに長方形の点線で囲って示す。前方参照パターン検出部72が信号NR2Dの主領域の加算パターンPN2として図207の加算パターンを指定したときの補助領域の加算パターンSUB1aの候補となる4つの加算パターンを図893~図896の信号NR1Dに長方形の点線で囲って示す。前方参照パターン検出部72が信号NR2Dの主領域の加算パターンPN2として図208の加算パターンを指定したときの補助領域の加算パターンSUB1aの候補となる4つの加算パターンを図897~図900の信号NR1Dに長方形の点線で囲って示す。前方参照パターン検出部72が信号NR2Dの主領域の加算パターンPN2として図209の加算パターンを指定したときの補助領域の加算パターンSUB1aの候補となる4つの加算パターンを図901~図904の信号NR1Dに長方形の点線で囲って示す。前方参照パターン検出部72が信号NR2Dの主領域の加算パターンPN2として図210の加算パターンを指定したときの補助領域の加算パターンSUB1aの候補となる4つの加算パターンを図905~図908の信号NR1Dに長方形の点線で囲って示す。前方参照パターン検出部72が信号NR2Dの主領域の加算パターンPN2として図216の加算パターンを指定したときの補助領域の加算パターンSUB1aの候補となる4つの加算パターンを図929~図932の信号NR1Dに長方形の点線で囲って示す。前方参照パターン検出部72が信号NR2Dの主領域の加算パターンPN2として図217の加算パターンを指定したときの補助領域の加算パターンSUB1aの候補となる4つの加算パターンを図933~図936の信号NR1Dに長方形の点線で囲って示す。前方参照パターン検出部72が信号NR2Dの主領域の加算パターンPN2として図218の加算パターンを指定したときの補助領域の加算パターンSUB1aの候補となる4つの加算パターンを図937~図940の信号NR1Dに長方形の点線で囲って示す。前方参照パターン検出部72が信号NR2Dの主領域の加算パターンPN2として図219の加算パターンを指定したときの補助領域の加算パターンSUB1aの候補となる4つの加算パターンを図941~図944の信号NR1Dに長方形の点線で囲って示す。前方参照パターン検出部72が信号NR2Dの主領域の加算パターンPN2として図220の加算パターンを指定したときの補助領域の加算パターンSUB1aの候補となる4つの加算パターンを図945~図948の信号NR1Dに長方形の点線で囲って示す。前方参照パターン検出部72が信号NR2Dの主領域の加算パターンPN2として図226の加算パターンを指定したときの補助領域の加算パターンSUB1aの候補となる4つの加算パターンを図969~図972の信号NR1Dに長方形の点線で囲って示す。前方参照パターン検出部72が信号NR2Dの主領域の加算パターンPN2として図227の加算パターンを指定したときの補助領域の加算パターンSUB1aの候補となる4つの加算パターンを図973~図976の信号NR1Dに長方形の点線で囲って示す。前方参照パターン検出部72が信号NR2Dの主領域の加算パターンPN2として図228の加算パターンを指定したときの補助領域の加算パターンSUB1aの候補となる4つの加算パターンを図977~図980の信号NR1Dに長方形の点線で囲って示す。前方参照パターン検出部72が信号NR2Dの主領域の加算パターンPN2として図229の加算パターンを指定したときの補助領域の加算パターンSUB1aの候補となる4つの加算パターンを図981~図984の信号NR1Dに長方形の点線で囲って示す。前方参照パターン検出部72が信号NR2Dの主領域の加算パターンPN2として図230の加算パターンを指定したときの補助領域の加算パターンSUB1aの候補となる4つの加算パターンを図985~図988の信号NR1Dに長方形の点線で囲って示す。前方参照パターン検出部72が信号NR2Dの主領域の加算パターンPN2として図236の加算パターンを指定したときの補助領域の加算パターンSUB1aの候補となる4つの加算パターンを図1009~図1012の信号NR1Dに長方形の点線で囲って示す。前方参照パターン検出部72が信号NR2Dの主領域の加算パターンPN2として図237の加算パターンを指定したときの補助領域の加算パターンSUB1aの候補となる4つの加算パターンを図1013~図1016の信号NR1Dに長方形の点線で囲って示す。前方参照パターン検出部72が信号NR2Dの主領域の加算パターンPN2として図238の加算パターンを指定したときの補助領域の加算パターンSUB1aの候補となる4つの加算パターンを図1017~図1020の信号NR1Dに長方形の点線で囲って示す。前方参照パターン検出部72が信号NR2Dの主領域の加算パターンPN2として図239の加算パターンを指定したときの補助領域の加算パターンSUB1aの候補となる4つの加算パターンを図1021~図1024の信号NR1Dに長方形の点線で囲って示す。前方参照パターン検出部72が信号NR2Dの主領域の加算パターンPN2として図240の加算パターンを指定したときの補助領域の加算パターンSUB1aの候補となる4つの加算パターンを図1025~図1028の信号NR1Dに長方形の点線で囲って示す。前方参照パターン検出部72が図249~図1048の他の信号NR2Dの主領域の加算パターンを指定したときの画素選択回路820の動作も、図249等の信号NR2Dの主領域の加算パターンを指定したときの動作と同様であるため、その詳しい説明は省略する。次に、後方参照パターン検出部74が信号NR4Dの主領域の加算パターンPN4として図51の加算パターンを指定したときの信号NR5Dの補助領域の加算パターンSUB5aを図269~図272に長方形の点線で囲って示す。例えば、画素選択回路820は、図269の長方形の点線で囲まれる画素値G564、G555を差分演算器821へ供給する。画素選択回路820は、図270の長方形の点線で囲まれる画素値G553、G544を差分演算器822へ供給する。また、画素選択回路820は、図271の長方形の点線で囲まれる画素値G544、G555を差分演算器823へ供給する。さらに画素選択回路820は、図272の長方形の点線で囲まれる画素値G553、G564を差分演算器824へ供給する。面内パターン検出部61は、注目画素値入力端子812を介して差分演算器821~824へ注目画素値PMを供給する。差分演算器821~824は、画素選択回路820から入力される2画素の画素値と注目画素値PMの併せて3画素を比較して、3画素の中での最大画素値と最小画素値を求める。次に最大画素値と最小画素値の差分を相関評価値として求め、当該加算パターンの変化幅として最小値算出回路840へ供給する。最小値算出回路840は、差分演算器821~824から入力される4パターンN1~N4の画素間の変化幅DF1,DF2,DF3,DF4を比較して、最小の変化幅の加算パターンを求め、画素指定回路850へ通知する。画素指定回路850は、最小値算出回路840から通知された加算パターンSUB5aを構成する画素の画素位置を出力端子860から相関判別部79へ供給する。後方参照パターン検出部74が信号NR4Dの主領域の加算パターンPN4として図51の加算パターンを指定したときの補助領域の加算パターンSUB5aの候補となる4つの加算パターンを図269~図272の信号NR5Dに長方形の点線で囲って示す。後方参照パターン検出部74が信号NR4Dの主領域の加算パターンPN4として図52の加算パターンを指定したときの補助領域の加算パターンSUB5aの候補となる4つの加算パターンを図273~図276の信号NR5Dに長方形の点線で囲って示す。後方参照パターン検出部74が信号NR4Dの主領域の加算パターンPN4として図53の加算パターンを指定したときの補助領域の加算パターンSUB5aの候補となる4つの加算パターンを図277~図280の信号NR5Dに長方形の点線で囲って示す。後方参照パターン検出部74が信号NR4Dの主領域の加算パターンPN4として図54の加算パターンを指定したときの補助領域の加算パターンSUB5aの候補となる4つの加算パターンを図281~図284の信号NR5Dに長方形の点線で囲って示す。後方参照パターン検出部74が信号NR4Dの主領域の加算パターンPN4として図55の加算パターンを指定したときの補助領域の加算パターンSUB5aの候補となる4つの加算パターンを図285~図288の信号NR5Dに長方形の点線で囲って示す。後方参照パターン検出部74が信号NR4Dの主領域の加算パターンPN4として図61の加算パターンを指定したときの補助領域の加算パターンSUB5aの候補となる4つの加算パターンを図309~図312の信号NR5Dに長方形の点線で囲って示す。後方参照パターン検出部74が信号NR4Dの主領域の加算パターンPN4として図62の加算パターンを指定したときの補助領域の加算パターンSUB5aの候補となる4つの加算パターンを図313~図316の信号NR5Dに長方形の点線で囲って示す。後方参照パターン検出部74が信号NR4Dの主領域の加算パターンPN4として図63の加算パターンを指定したときの補助領域の加算パターンSUB5aの候補となる4つの加算パターンを図317~図320の信号NR5Dに長方形の点線で囲って示す。後方参照パターン検出部74が信号NR4Dの主領域の加算パターンPN4として図64の加算パターンを指定したときの補助領域の加算パターンSUB5aの候補となる4つの加算パターンを図321~図324の信号NR5Dに長方形の点線で囲って示す。後方参照パターン検出部74が信号NR4Dの主領域の加算パターンPN4として図65の加算パターンを指定したときの補助領域の加算パターンSUB5aの候補となる4つの加算パターンを図325~図328の信号NR5Dに長方形の点線で囲って示す。後方参照パターン検出部74が信号NR4Dの主領域の加算パターンPN4として図71の加算パターンを指定したときの補助領域の加算パターンSUB5aの候補となる4つの加算パターンを図349~図352の信号NR5Dに長方形の点線で囲って示す。後方参照パターン検出部74が信号NR4Dの主領域の加算パターンPN4として図72の加算パターンを指定したときの補助領域の加算パターンSUB5aの候補となる4つの加算パターンを図353~図356の信号NR5Dに長方形の点線で囲って示す。後方参照パターン検出部74が信号NR4Dの主領域の加算パターンPN4として図73の加算パターンを指定したときの補助領域の加算パターンSUB5aの候補となる4つの加算パターンを図357~図360の信号NR5Dに長方形の点線で囲って示す。後方参照パターン検出部74が信号NR4Dの主領域の加算パターンPN4として図74の加算パターンを指定したときの補助領域の加算パターンSUB5aの候補となる4つの加算パターンを図361~図364の信号NR5Dに長方形の点線で囲って示す。後方参照パターン検出部74が信号NR4Dの主領域の加算パターンPN4として図75の加算パターンを指定したときの補助領域の加算パターンSUB5aの候補となる4つの加算パターンを図365~図368の信号NR5Dに長方形の点線で囲って示す。後方参照パターン検出部74が信号NR4Dの主領域の加算パターンPN4として図81の加算パターンを指定したときの補助領域の加算パターンSUB5aの候補となる4つの加算パターンを図389~図392の信号NR5Dに長方形の点線で囲って示す。後方参照パターン検出部74が信号NR4Dの主領域の加算パターンPN4として図82の加算パターンを指定したときの補助領域の加算パターンSUB5aの候補となる4つの加算パターンを図393~図396の信号NR5Dに長方形の点線で囲って示す。後方参照パターン検出部74が信号NR4Dの主領域の加算パターンPN4として図83の加算パターンを指定したときの補助領域の加算パターンSUB5aの候補となる4つの加算パターンを図397~図400の信号NR5Dに長方形の点線で囲って示す。後方参照パターン検出部74が信号NR4Dの主領域の加算パターンPN4として図84の加算パターンを指定したときの補助領域の加算パターンSUB5aの候補となる4つの加算パターンを図401~図404の信号NR5Dに長方形の点線で囲って示す。後方参照パターン検出部74が信号NR4Dの主領域の加算パターンPN4として図85の加算パターンを指定したときの補助領域の加算パターンSUB5aの候補となる4つの加算パターンを図405~図408の信号NR5Dに長方形の点線で囲って示す。後方参照パターン検出部74が信号NR4Dの主領域の加算パターンPN4として図91の加算パターンを指定したときの補助領域の加算パターンSUB5aの候補となる4つの加算パターンを図429~図432の信号NR5Dに長方形の点線で囲って示す。後方参照パターン検出部74が信号NR4Dの主領域の加算パターンPN4として図92の加算パターンを指定したときの補助領域の加算パターンSUB5aの候補となる4つの加算パターンを図433~図436の信号NR5Dに長方形の点線で囲って示す。後方参照パターン検出部74が信号NR4Dの主領域の加算パターンPN4として図93の加算パターンを指定したときの補助領域の加算パターンSUB5aの候補となる4つの加算パターンを図437~図440の信号NR5Dに長方形の点線で囲って示す。後方参照パターン検出部74が信号NR4Dの主領域の加算パターンPN4として図94の加算パターンを指定したときの補助領域の加算パターンSUB5aの候補となる4つの加算パターンを図441~図444の信号NR5Dに長方形の点線で囲って示す。後方参照パターン検出部74が信号NR4Dの主領域の加算パターンPN4として図95の加算パターンを指定したときの補助領域の加算パターンSUB5aの候補となる4つの加算パターンを図445~図448の信号NR5Dに長方形の点線で囲って示す。後方参照パターン検出部74が信号NR4Dの主領域の加算パターンPN4として図101の加算パターンを指定したときの補助領域の加算パターンSUB5aの候補となる4つの加算パターンを図469~図472の信号NR5Dに長方形の点線で囲って示す。後方参照パターン検出部74が信号NR4Dの主領域の加算パターンPN4として図102の加算パターンを指定したときの補助領域の加算パターンSUB5aの候補となる4つの加算パターンを図473~図476の信号NR5Dに長方形の点線で囲って示す。後方参照パターン検出部74が信号NR4Dの主領域の加算パターンPN4として図103の加算パターンを指定したときの補助領域の加算パターンSUB5aの候補となる4つの加算パターンを図477~図480の信号NR5Dに長方形の点線で囲って示す。後方参照パターン検出部74が信号NR4Dの主領域の加算パターンPN4として図104の加算パターンを指定したときの補助領域の加算パターンSUB5aの候補となる4つの加算パターンを図481~図484の信号NR5Dに長方形の点線で囲って示す。後方参照パターン検出部74が信号NR4Dの主領域の加算パターンPN4として図105の加算パターンを指定したときの補助領域の加算パターンSUB5aの候補となる4つの加算パターンを図485~図488の信号NR5Dに長方形の点線で囲って示す。後方参照パターン検出部74が信号NR4Dの主領域の加算パターンPN4として図111の加算パターンを指定したときの補助領域の加算パターンSUB5aの候補となる4つの加算パターンを図509~図512の信号NR5Dに長方形の点線で囲って示す。後方参照パターン検出部74が信号NR4Dの主領域の加算パターンPN4として図112の加算パターンを指定したときの補助領域の加算パターンSUB5aの候補となる4つの加算パターンを図513~図516の信号NR5Dに長方形の点線で囲って示す。後方参照パターン検出部74が信号NR4Dの主領域の加算パターンPN4として図113の加算パターンを指定したときの補助領域の加算パターンSUB5aの候補となる4つの加算パターンを図517~図520の信号NR5Dに長方形の点線で囲って示す。後方参照パターン検出部74が信号NR4Dの主領域の加算パターンPN4として図114の加算パターンを指定したときの補助領域の加算パターンSUB5aの候補となる4つの加算パターンを図521~図524の信号NR5Dに長方形の点線で囲って示す。後方参照パターン検出部74が信号NR4Dの主領域の加算パターンPN4として図115の加算パターンを指定したときの補助領域の加算パターンSUB5aの候補となる4つの加算パターンを図525~図528の信号NR5Dに長方形の点線で囲って示す。後方参照パターン検出部74が信号NR4Dの主領域の加算パターンPN4として図121の加算パターンを指定したときの補助領域の加算パターンSUB5aの候補となる4つの加算パターンを図549~図552の信号NR5Dに長方形の点線で囲って示す。後方参照パターン検出部74が信号NR4Dの主領域の加算パターンPN4として図122の加算パターンを指定したときの補助領域の加算パターンSUB5aの候補となる4つの加算パターンを図553~図556の信号NR5Dに長方形の点線で囲って示す。後方参照パターン検出部74が信号NR4Dの主領域の加算パターンPN4として図123の加算パターンを指定したときの補助領域の加算パターンSUB5aの候補となる4つの加算パターンを図557~図560の信号NR5Dに長方形の点線で囲って示す。後方参照パターン検出部74が信号NR4Dの主領域の加算パターンPN4として図124の加算パターンを指定したときの補助領域の加算パターンSUB5aの候補となる4つの加算パターンを図561~図564の信号NR5Dに長方形の点線で囲って示す。後方参照パターン検出部74が信号NR4Dの主領域の加算パターンPN4として図125の加算パターンを指定したときの補助領域の加算パターンSUB5aの候補となる4つの加算パターンを図565~図568の信号NR5Dに長方形の点線で囲って示す。後方参照パターン検出部74が信号NR4Dの主領域の加算パターンPN4として図131の加算パターンを指定したときの補助領域の加算パターンSUB5aの候補となる4つの加算パターンを図589~図592の信号NR5Dに長方形の点線で囲って示す。後方参照パターン検出部74が信号NR4Dの主領域の加算パターンPN4として図132の加算パターンを指定したときの補助領域の加算パターンSUB5aの候補となる4つの加算パターンを図593~図596の信号NR5Dに長方形の点線で囲って示す。後方参照パターン検出部74が信号NR4Dの主領域の加算パターンPN4として図133の加算パターンを指定したときの補助領域の加算パターンSUB5aの候補となる4つの加算パターンを図597~図600の信号NR5Dに長方形の点線で囲って示す。後方参照パターン検出部74が信号NR4Dの主領域の加算パターンPN4として図134の加算パターンを指定したときの補助領域の加算パターンSUB5aの候補となる4つの加算パターンを図601~図604の信号NR5Dに長方形の点線で囲って示す。後方参照パターン検出部74が信号NR4Dの主領域の加算パターンPN4として図135の加算パターンを指定したときの補助領域の加算パターンSUB5aの候補となる4つの加算パターンを図605~図608の信号NR5Dに長方形の点線で囲って示す。後方参照パターン検出部74が信号NR4Dの主領域の加算パターンPN4として図141の加算パターンを指定したときの補助領域の加算パターンSUB5aの候補となる4つの加算パターンを図629~図632の信号NR5Dに長方形の点線で囲って示す。後方参照パターン検出部74が信号NR4Dの主領域の加算パターンPN4として図142の加算パターンを指定したときの補助領域の加算パターンSUB5aの候補となる4つの加算パターンを図633~図636の信号NR5Dに長方形の点線で囲って示す。後方参照パターン検出部74が信号NR4Dの主領域の加算パターンPN4として図143の加算パターンを指定したときの補助領域の加算パターンSUB5aの候補となる4つの加算パターンを図637~図640の信号NR5Dに長方形の点線で囲って示す。後方参照パターン検出部74が信号NR4Dの主領域の加算パターンPN4として図144の加算パターンを指定したときの補助領域の加算パターンSUB5aの候補となる4つの加算パターンを図641~図644の信号NR5Dに長方形の点線で囲って示す。後方参照パターン検出部74が信号NR4Dの主領域の加算パターンPN4として図145の加算パターンを指定したときの補助領域の加算パターンSUB5aの候補となる4つの加算パターンを図645~図648の信号NR5Dに長方形の点線で囲って示す。後方参照パターン検出部74が信号NR4Dの主領域の加算パターンPN4として図151の加算パターンを指定したときの補助領域の加算パターンSUB5aの候補となる4つの加算パターンを図669~図672の信号NR5Dに長方形の点線で囲って示す。後方参照パターン検出部74が信号NR4Dの主領域の加算パターンPN4として図152の加算パターンを指定したときの補助領域の加算パターンSUB5aの候補となる4つの加算パターンを図673~図676の信号NR5Dに長方形の点線で囲って示す。後方参照パターン検出部74が信号NR4Dの主領域の加算パターンPN4として図153の加算パターンを指定したときの補助領域の加算パターンSUB5aの候補となる4つの加算パターンを図677~図680の信号NR5Dに長方形の点線で囲って示す。後方参照パターン検出部74が信号NR4Dの主領域の加算パターンPN4として図154の加算パターンを指定したときの補助領域の加算パターンSUB5aの候補となる4つの加算パターンを図681~図684の信号NR5Dに長方形の点線で囲って示す。後方参照パターン検出部74が信号NR4Dの主領域の加算パターンPN4として図155の加算パターンを指定したときの補助領域の加算パターンSUB5aの候補となる4つの加算パターンを図685~図688の信号NR5Dに長方形の点線で囲って示す。後方参照パターン検出部74が信号NR4Dの主領域の加算パターンPN4として図161の加算パターンを指定したときの補助領域の加算パターンSUB5aの候補となる4つの加算パターンを図709~図712の信号NR5Dに長方形の点線で囲って示す。後方参照パターン検出部74が信号NR4Dの主領域の加算パターンPN4として図162の加算パターンを指定したときの補助領域の加算パターンSUB5aの候補となる4つの加算パターンを図713~図716の信号NR5Dに長方形の点線で囲って示す。後方参照パターン検出部74が信号NR4Dの主領域の加算パターンPN4として図163の加算パターンを指定したときの補助領域の加算パターンSUB5aの候補となる4つの加算パターンを図717~図720の信号NR5Dに長方形の点線で囲って示す。後方参照パターン検出部74が信号NR4Dの主領域の加算パターンPN4として図164の加算パターンを指定したときの補助領域の加算パターンSUB5aの候補となる4つの加算パターンを図721~図724の信号NR5Dに長方形の点線で囲って示す。後方参照パターン検出部74が信号NR4Dの主領域の加算パターンPN4として図165の加算パターンを指定したときの補助領域の加算パターンSUB5aの候補となる4つの加算パターンを図725~図728の信号NR5Dに長方形の点線で囲って示す。後方参照パターン検出部74が信号NR4Dの主領域の加算パターンPN4として図171の加算パターンを指定したときの補助領域の加算パターンSUB5aの候補となる4つの加算パターンを図749~図752の信号NR5Dに長方形の点線で囲って示す。後方参照パターン検出部74が信号NR4Dの主領域の加算パターンPN4として図172の加算パターンを指定したときの補助領域の加算パターンSUB5aの候補となる4つの加算パターンを図753~図756の信号NR5Dに長方形の点線で囲って示す。後方参照パターン検出部74が信号NR4Dの主領域の加算パターンPN4として図173の加算パターンを指定したときの補助領域の加算パターンSUB5aの候補となる4つの加算パターンを図757~図760の信号NR5Dに長方形の点線で囲って示す。後方参照パターン検出部74が信号NR4Dの主領域の加算パターンPN4として図174の加算パターンを指定したときの補助領域の加算パターンSUB5aの候補となる4つの加算パターンを図761~図764の信号NR5Dに長方形の点線で囲って示す。後方参照パターン検出部74が信号NR4Dの主領域の加算パターンPN4として図175の加算パターンを指定したときの補助領域の加算パターンSUB5aの候補となる4つの加算パターンを図765~図768の信号NR5Dに長方形の点線で囲って示す。後方参照パターン検出部74が信号NR4Dの主領域の加算パターンPN4として図181の加算パターンを指定したときの補助領域の加算パターンSUB5aの候補となる4つの加算パターンを図789~図792の信号NR5Dに長方形の点線で囲って示す。後方参照パターン検出部74が信号NR4Dの主領域の加算パターンPN4として図182の加算パターンを指定したときの補助領域の加算パターンSUB5aの候補となる4つの加算パターンを図793~図796の信号NR5Dに長方形の点線で囲って示す。後方参照パターン検出部74が信号NR4Dの主領域の加算パターンPN4として図183の加算パターンを指定したときの補助領域の加算パターンSUB5aの候補となる4つの加算パターンを図797~図800の信号NR5Dに長方形の点線で囲って示す。後方参照パターン検出部74が信号NR4Dの主領域の加算パターンPN4として図184の加算パターンを指定したときの補助領域の加算パターンSUB5aの候補となる4つの加算パターンを図801~図804の信号NR5Dに長方形の点線で囲って示す。後方参照パターン検出部74が信号NR4Dの主領域の加算パターンPN4として図185の加算パターンを指定したときの補助領域の加算パターンSUB5aの候補となる4つの加算パターンを図805~図808の信号NR5Dに長方形の点線で囲って示す。後方参照パターン検出部74が信号NR4Dの主領域の加算パターンPN4として図191の加算パターンを指定したときの補助領域の加算パターンSUB5aの候補となる4つの加算パターンを図829~図832の信号NR5Dに長方形の点線で囲って示す。後方参照パターン検出部74が信号NR4Dの主領域の加算パターンPN4として図192の加算パターンを指定したときの補助領域の加算パターンSUB5aの候補となる4つの加算パターンを図833~図836の信号NR5Dに長方形の点線で囲って示す。後方参照パターン検出部74が信号NR4Dの主領域の加算パターンPN4として図193の加算パターンを指定したときの補助領域の加算パターンSUB5aの候補となる4つの加算パターンを図837~図840の信号NR5Dに長方形の点線で囲って示す。後方参照パターン検出部74が信号NR4Dの主領域の加算パターンPN4として図194の加算パターンを指定したときの補助領域の加算パターンSUB5aの候補となる4つの加算パターンを図841~図844の信号NR5Dに長方形の点線で囲って示す。後方参照パターン検出部74が信号NR4Dの主領域の加算パターンPN4として図195の加算パターンを指定したときの補助領域の加算パターンSUB5aの候補となる4つの加算パターンを図845~図848の信号NR5Dに長方形の点線で囲って示す。後方参照パターン検出部74が信号NR4Dの主領域の加算パターンPN4として図201の加算パターンを指定したときの補助領域の加算パターンSUB5aの候補となる4つの加算パターンを図869~図872の信号NR5Dに長方形の点線で囲って示す。後方参照パターン検出部74が信号NR4Dの主領域の加算パターンPN4として図202の加算パターンを指定したときの補助領域の加算パターンSUB5aの候補となる4つの加算パターンを図873~図876の信号NR5Dに長方形の点線で囲って示す。後方参照パターン検出部74が信号NR4Dの主領域の加算パターンPN4として図203の加算パターンを指定したときの補助領域の加算パターンSUB5aの候補となる4つの加算パターンを図877~図880の信号NR5Dに長方形の点線で囲って示す。後方参照パターン検出部74が信号NR4Dの主領域の加算パターンPN4として図204の加算パターンを指定したときの補助領域の加算パターンSUB5aの候補となる4つの加算パターンを図881~図884の信号NR5Dに長方形の点線で囲って示す。後方参照パターン検出部74が信号NR4Dの主領域の加算パターンPN4として図205の加算パターンを指定したときの補助領域の加算パターンSUB5aの候補となる4つの加算パターンを図885~図888の信号NR5Dに長方形の点線で囲って示す。後方参照パターン検出部74が信号NR4Dの主領域の加算パターンPN4として図211の加算パターンを指定したときの補助領域の加算パターンSUB5aの候補となる4つの加算パターンを図909~図912の信号NR5Dに長方形の点線で囲って示す。後方参照パターン検出部74が信号NR4Dの主領域の加算パターンPN4として図212の加算パターンを指定したときの補助領域の加算パターンSUB5aの候補となる4つの加算パターンを図913~図916の信号NR5Dに長方形の点線で囲って示す。後方参照パターン検出部74が信号NR4Dの主領域の加算パターンPN4として図213の加算パターンを指定したときの補助領域の加算パターンSUB5aの候補となる4つの加算パターンを図917~図920の信号NR5Dに長方形の点線で囲って示す。後方参照パターン検出部74が信号NR4Dの主領域の加算パターンPN4として図214の加算パターンを指定したときの補助領域の加算パターンSUB5aの候補となる4つの加算パターンを図921~図924の信号NR5Dに長方形の点線で囲って示す。後方参照パターン検出部74が信号NR4Dの主領域の加算パターンPN4として図215の加算パターンを指定したときの補助領域の加算パターンSUB5aの候補となる4つの加算パターンを図925~図928の信号NR5Dに長方形の点線で囲って示す。後方参照パターン検出部74が信号NR4Dの主領域の加算パターンPN4として図221の加算パターンを指定したときの補助領域の加算パターンSUB5aの候補となる4つの加算パターンを図949~図952の信号NR5Dに長方形の点線で囲って示す。後方参照パターン検出部74が信号NR4Dの主領域の加算パターンPN4として図222の加算パターンを指定したときの補助領域の加算パターンSUB5aの候補となる4つの加算パターンを図953~図956の信号NR5Dに長方形の点線で囲って示す。後方参照パターン検出部74が信号NR4Dの主領域の加算パターンPN4として図223の加算パターンを指定したときの補助領域の加算パターンSUB5aの候補となる4つの加算パターンを図957~図960の信号NR5Dに長方形の点線で囲って示す。後方参照パターン検出部74が信号NR4Dの主領域の加算パターンPN4として図224の加算パターンを指定したときの補助領域の加算パターンSUB5aの候補となる4つの加算パターンを図961~図964の信号NR5Dに長方形の点線で囲って示す。後方参照パターン検出部74が信号NR4Dの主領域の加算パターンPN4として図225の加算パターンを指定したときの補助領域の加算パターンSUB5aの候補となる4つの加算パターンを図965~図968の信号NR5Dに長方形の点線で囲って示す。後方参照パターン検出部74が信号NR4Dの主領域の加算パターンPN4として図231の加算パターンを指定したときの補助領域の加算パターンSUB5aの候補となる4つの加算パターンを図989~図992の信号NR5Dに長方形の点線で囲って示す。後方参照パターン検出部74が信号NR4Dの主領域の加算パターンPN4として図232の加算パターンを指定したときの補助領域の加算パターンSUB5aの候補となる4つの加算パターンを図993~図996の信号NR5Dに長方形の点線で囲って示す。後方参照パターン検出部74が信号NR4Dの主領域の加算パターンPN4として図233の加算パターンを指定したときの補助領域の加算パターンSUB5aの候補となる4つの加算パターンを図997~図1000の信号NR5Dに長方形の点線で囲って示す。後方参照パターン検出部74が信号NR4Dの主領域の加算パターンPN4として図234の加算パターンを指定したときの補助領域の加算パターンSUB5aの候補となる4つの加算パターンを図1001~図1004の信号NR5Dに長方形の点線で囲って示す。後方参照パターン検出部74が信号NR4Dの主領域の加算パターンPN4として図235の加算パターンを指定したときの補助領域の加算パターンSUB5aの候補となる4つの加算パターンを図1005~図1008の信号NR5Dに長方形の点線で囲って示す。後方参照パターン検出部74が信号NR4Dの主領域の加算パターンPN4として図241の加算パターンを指定したときの補助領域の加算パターンSUB5aの候補となる4つの加算パターンを図1029~図1032の信号NR5Dに長方形の点線で囲って示す。後方参照パターン検出部74が信号NR4Dの主領域の加算パターンPN4として図242の加算パターンを指定したときの補助領域の加算パターンSUB5aの候補となる4つの加算パターンを図1033~図1036の信号NR5Dに長方形の点線で囲って示す。後方参照パターン検出部74が信号NR4Dの主領域の加算パターンPN4として図243の加算パターンを指定したときの補助領域の加算パターンSUB5aの候補となる4つの加算パターンを図1037~図1040の信号NR5Dに長方形の点線で囲って示す。後方参照パターン検出部74が信号NR4Dの主領域の加算パターンPN4として図244の加算パターンを指定したときの補助領域の加算パターンSUB5aの候補となる4つの加算パターンを図1041~図1044の信号NR5Dに長方形の点線で囲って示す。後方参照パターン検出部74が信号NR4Dの主領域の加算パターンPN4として図245の加算パターンを指定したときの補助領域の加算パターンSUB5aの候補となる4つの加算パターンを図1045~図1048の信号NR5Dに長方形の点線で囲って示す。後方参照パターン検出部74が図249~図1048の他の信号NR4Dの主領域の加算パターンを指定したときの画素選択回路820の動作も、図249等の信号NR4Dの主領域の加算パターンを指定したときの動作と同様であるので詳しい説明は省略する。次に、図248を参照しつつ、第2副補助参照パターン検出部1870及び第4副補助参照パターン検出部1871の動作について説明する。同期信号発生回路18は、図248の同期信号入力端子1818を介して画素選択回路1820へ水平同期信号HDと垂直同期信号VDを供給する。画素選択回路1820は水平同期信号HDと垂直同期信号VDに基づいて注目フレーム画像の注目画素、あるいは隣接フレームの注目画素相当の画素位置を判断して、色フィルタ配列に対応する注目画素の画素位置を特定する。このとき、注目画素が、R画素かG画素かB画素かも特定できる。特定した画素位置に基づいて、加算パターンの画素領域に対応する差分演算器1821~1823各々へ、加算パターンを構成する画素値を供給することができる。前記加算パターンについて説明する。画素加算に使う画素に、注目画素と相関の高い画素を正しく選択することができれば、画素加算後の画像の解像度劣化は小さくすることができる。周辺画素の組み合わせから、候補となる複数の加算パターンが存在する。最前方参照パターン検出部71の第2副補助参照パターン検出部1870は、画素指定回路850で指定した補助領域の加算パターンSUB1aに対し、周辺の3パターンあるいは2パターンの加算パターンの中から最も相関の高い加算パターンSUB1bを判別する。最後方参照パターン検出部75の第4副補助参照パターン検出部1871は、画素指定回路850で指定した補助領域の加算パターンSUB5aに対し、周辺の3パターンあるいは2パターン加算パターンの中から最も相関の高い加算パターンSUB5bを判別する。画素指定回路850が信号NR1Dの第1の補助領域の加算パターンSUB1aとして図249の加算パターンを指定したときの第2の補助領域の加算パターンSUB1bの候補となる加算パターンを図249の信号NR1Dに楕円形の点線で囲って示す。例えば、画素選択回路1820は、図249に示される画素値G144、G153を差分演算器1821へ供給する。また、画素選択回路1820は、図249に示される画素値G166、G175を差分演算器1822へ供給する。面内パターン検出部61は注目画素値入力端子1812を介して差分演算器1821~1823へ、注目画素値PMを供給する。差分演算器1821~1823は、画素選択回路1820から入力される2画素の画素値と、注目画素値PMの併せて3画素を比較して、3画素の中での最大画素値と最小画素値を求める。次に最大画素値と最小画素値の差分を求め、当該加算パターンの変化幅として最小値算出回路1840へ供給する。最小値算出回路1840は、差分演算器1821~1823から入力される3パターンの画素間の変化幅を比較して、最小の変化幅の加算パターンを求め、画素指定回路1850へ通知する。画素指定回路1850は、最小値算出回路1840から通知された加算パターンSUB1bを構成する画素の画素位置を出力端子1860から相関判別部79へ供給する。画素指定回路850が信号NR1Dの第1の補助領域の加算パターンSUB1aとして図250~図1045の他の加算パターンを指定したときの第2の補助領域の加算パターンSUB1bの候補となる加算パターンを各々の図の信号NR1Dに楕円形の点線で囲って示す。画素指定回路850が信号NR1Dの第1の補助領域の加算パターンSUB1aとして図249~図1045の他の加算パターンを指定したときの画素選択回路1820の動作も、図249の信号NR1Dの第1の補助領域の加算パターンSUB1aを指定したときの動作と同様であるので詳しい説明は省略する。画素指定回路850が信号NR5Dの第1の補助領域の加算パターンSUB5aとして図269の加算パターンを指定したときの信号NR5Dの第2の補助領域の加算パターンSUB5bを図269に楕円形の点線で囲って示す。例えば、画素選択回路1820は、図269に示される画素値G544、G553を差分演算器1821へ供給する。また、画素選択回路1820は、図269に示される画素値G566、G575を差分演算器1822へ供給する。面内パターン検出部61は注目画素値入力端子1812を介して差分演算器1821~1823へ、注目画素値PMを供給する。差分演算器1821~1823は、画素選択回路1820から入力される2画素の画素値と注目画素値PMの併せて3画素を比較して、3画素の中での最大画素値と最小画素値を求める。次に最大画素値と最小画素値の差分を相関評価値として求め、当該加算パターンの変化幅として最小値算出回路1840へ供給する。最小値算出回路1840は、差分演算器1821~1823から入力される3パターンO1~O3の画素間の変化幅DG1,DG2,DG3を比較して、最小の変化幅の加算パターンを求め、画素指定回路1850へ通知する。画素指定回路1850は、最小値算出回路1840から通知された加算パターンSUB5bを構成する画素の画素位置を出力端子1860から相関判別部79へ供給する。画素指定回路850が信号NR5Dの第1の補助領域の加算パターンSUB5aとして図273~図1045の他の加算パターンを指定したときの第2の補助領域の加算パターンSUB1bの候補となる加算パターンを各々の図の信号NR5Dに楕円形の点線で囲って示す。画素指定回路850が信号NR5Dの第1の補助領域の加算パターンSUB5aとして図249~図1045の他の加算パターンを指定したときの画素選択回路1820の動作も、図269の信号NR5Dの第1の補助領域の加算パターンSUB5aを指定した時と同様に動作するので詳しい説明は省略する。次に、図1049を参照しつつ相関判別部79の動作を説明する。図1049は、相関判別部79の構成を概略的に示すブロック図である。図1049に示されるように、相関判別部79は、入力端子901~909、判別回路911~914、判定回路920、画素指定回路930及び出力端子940を有している。入力端子901から補助領域の画素パターンSUB1aの画素値が入力され、入力端子902から補助領域の画素パターンSUB1bの画素値が入力され、入力端子903から補助領域の画素パターンSUB2の画素値が入力される。また、入力端子904から補助領域の画素パターンSUB3aの画素値が入力され、入力端子905から補助領域の画素パターンSUB3bの画素値が入力され、入力端子906から補助領域の画素パターンSUB4の画素値が入力される。入力端子907からは補助領域の画素パターンSUB5aの画素値が入力され、入力端子908からは補助領域の画素パターンSUB5bの画素値が入力される。そして、入力端子909からは注目画素の画素値PMが入力される。判別回路911は、各補助領域の画素パターンSUB3a、SUB1b、SUB5bの注目画素PMとの相関を判別する。3つの補助領域の中でSUB3aが相関最高か相関最低か、SUB1bが相関最低か、SUB5bが相関最低かなどを判別して判定回路920へ供給する。判別回路912は、各補助領域の画素パターンSUB3b、SUB1a、SUB5aの注目画素PMとの相関を判別する。3つの補助領域の中でSUB3bが相関最高か相関最低か、SUB1aが相関最低か、SUB5aが相関最低かなどを判別して判定回路920へ供給する。判別回路913は、各補助領域の画素パターンSUB1a、SUB2、SUB4の注目画素PMとの相関を判別する。3つの補助領域の中でSUB1aが相関最低か、相関最高なのはSUB1a、SUB2、SUB4のいずれか判別して判定回路920へ供給する。判別回路914は、各補助領域の画素パターンSUB5a、SUB2、SUB4の注目画素PMとの相関を判別する。3つの補助領域の中でSUB5aが相関最低か、相関最高なのはSUB5a、SUB2、SUB4のいずれか判別して判定回路920へ供給する。前記判別回路911~914は、各補助領域に注目画素をあわせた画素値群の変化幅を算出する差分演算器図示せずと、各補助領域に対応した変化幅の中から最小あるいは最大の変化幅を求める最小値算出回路図示せずと、変動幅が最小の補助領域を相関最高として判定回路920へ通知し、変動幅が最大の補助領域を相関最低として判定回路920へ通知する画素指定回路図示せずとを含む。判定回路920は、前記判別回路911~914の相関判別結果に基づいて注目画素の補助領域の加算パターンを判定する。相関判別結果に対する補助領域の加算パターン群を図1050の表ルックアップテーブルに基づいて説明する。なお、表中の補助画素パターンの欄の2は、各加算パターンに含まれる画素数を表している。図1050に示されるように、補助領域加算パターン群SPG1は、判別回路911でSUB3aが相関最低のとき、判別回路912~914の判別結果によらずに選択され、補助領域の画素パターンSUB1a、SUB1b、SUB5a、SUB5bを加算パターンとして含む。補助領域加算パターン群SPG2は、判別回路911でSUB3aが相関最高、かつ判別回路912でSUB3bが相関最高、かつ判別回路913でSUB1aが相関最高、かつ判別回路914でSUB5aが相関最高のときに選択され、補助領域の画素パターンSUB3a、SUB3b、SUB1a、SUB5aを加算パターンとして含む。補助領域加算パターン群SPG3は、判別回路911でSUB3aが相関最高、かつ判別回路912でSUB3bが相関最高、かつ判別回路913でSUB1aが相関最低、かつ判別回路914でSUB5aが相関最低のときに選択され、補助領域の画素パターンSUB3a、SUB3b、SUB2、SUB4を加算パターンとして含む。補助領域加算パターン群SPG4は、判別回路911でSUB3aが相関最高、かつ判別回路912でSUB5aが相関最低、かつ判別回路913でSUB2が相関最高のとき、判別回路914の判別結果によらずに選択され、補助領域の画素パターンSUB3a、SUB3b、SUB2、SUB1aを加算パターンとして含む。補助領域加算パターン群SPG5は、判別回路911でSUB3aが相関最高、かつ判別回路912でSUB5aが相関最低、かつ判別回路913でSUB4が相関最高のときに、判別回路914の判別結果によらずに選択され、補助領域の画素パターンSUB3a、SUB3b、SUB4、SUB1aを加算パターンとして含む。補助領域加算パターン群SPG6は、判別回路911でSUB3aが相関最高、かつ判別回路912でSUB5aが相関最低、かつ判別回路913でSUB1aが相関最高のときに、判別回路914の判別結果によらずに選択され、補助領域の画素パターンSUB3a、SUB3b、SUB1a、SUB1bを加算パターンとして含む。補助領域加算パターン群SPG7は、判別回路911でSUB3aが相関最高、かつ判別回路912でSUB1aが相関最低、かつ判別回路914でSUB2が相関最高のときに、判別回路913の判別結果によらずに選択され、補助領域の画素パターンSUB3a、SUB3b、SUB2、SUB5aを加算パターンとして含む。補助領域加算パターン群SPG8は、判別回路911でSUB3aが相関最高、かつ判別回路912でSUB1aが相関最低、かつ判別回路914でSUB4が相関最高のときに、判別回路913の判別結果によらずに選択され、補助領域の画素パターンSUB3a、SUB3b、SUB4、SUB5aを加算パターンとして含む。補助領域加算パターン群SPG9は、判別回路911でSUB3aが相関最高、かつ判別回路912でSUB1aが相関最低、かつ判別回路914でSUB5aが相関最高のときに、判別回路913の判別結果によらずに選択され、補助領域の画素パターンSUB3a、SUB3b、SUB5a、SUB5bを加算パターンとして含む。補助領域加算パターン群SPG10は、判別回路911でSUB1bが相関最低、かつ判別回路912でSUB3bが相関最低、かつ判別回路913でSUB2が相関最高のときに、判別回路914の判別結果によらずに選択され、補助領域の画素パターンSUB3a、SUB2、SUB5a、SUB5bを加算パターンとして含む。補助領域加算パターン群SPG11は、判別回路911でSUB1bが相関最低、かつ判別回路912でSUB3bが相関最低、かつ判別回路913でSUB4が相関最高のときに、判別回路914の判別結果によらずに選択され、補助領域の画素パターンSUB3a、SUB4、SUB5a、SUB5bを加算パターンとして含む。補助領域加算パターン群SPG12は、判別回路911でSUB1bが相関最低、かつ判別回路912でSUB3bが相関最低、かつ判別回路913でSUB1aが相関最高のときに、判別回路914の判別結果によらずに選択され、補助領域の画素パターンSUB3a、SUB1a、SUB5a、SUB5bを加算パターンとして含む。補助領域加算パターン群SPG13は、判別回路911でSUB5bが相関最低、かつ判別回路912でSUB3bが相関最低、かつ判別回路914でSUB2が相関最高のときに、判別回路913の判別結果によらずに選択され、補助領域の画素パターンSUB3a、SUB2、SUB1a、SUB1bを加算パターンとして含む。補助領域加算パターン群SPG14は、判別回路911でSUB5bが相関最低、かつ判別回路912でSUB3bが相関最低、かつ判別回路914でSUB4が相関最高のときに、判別回路913の判別結果によらずに選択され、補助領域の画素パターンSUB3a、SUB4、SUB1a、SUB1bを加算パターンとして含む。補助領域加算パターン群SPG15は、判別回路911でSUB5bが相関最低、かつ判別回路912でSUB3bが相関最低、かつ判別回路914でSUB5aが相関最高のときに、判別回路913の判別結果によらずに選択され、補助領域の画素パターンSUB3a、SUB1a、SUB1b、SUB5aを加算パターンとして含む。画素指定回路930は、判定回路920により選択された補助領域の画素パターンSPN1~SPN5を構成する画素の画素位置を出力端子940から選択回路51~55へ供給する。例えば、補助領域の画素パターンSUB1a、SUB1bが選択された場合は、画素指定回路930は、これら画素パターンSUB1a、SUB1bの画素位置を加算パターンSPN1の画素位置として選択回路51に指定する。補助領域の画素パターンSUB2が選択された場合は、画素指定回路930は、この画素パターンSUB2の画素位置を加算パターンSPN2の画素位置として選択回路52へ指定する。補助領域の画素パターンSUB3a、SUB3bが選択された場合は、画素指定回路930は、これら画素パターンSUB3a、SUB3bの画素位置を加算パターンSPN3の画素位置として選択回路53へ指定する。補助領域の画素パターンSUB4が選択された場合には、画素指定回路930は、この画素パターンSUB4の画素位置を加算パターンSPN4の画素位置として選択回路54へ指定する。そして、補助領域の画素パターンSUB5a、SUB5bが選択された場合は、画素指定回路930は、これら画素パターンSUB5a、SUB5bの画素位置を加算パターンSPN5の画素位置として選択回路55へ指定する。次に、図1051を参照しつつ、選択回路51~55の動作を説明する。選択回路51~55の回路構成は同一なので、個別での説明は省略する。図1051は、選択回路51~55のそれぞれと同じ構成を有する選択回路5zの構成を示す図である。図1051では、全ての構成要素を表記して煩雑となり分かりにくくならないように、同じ構成の繰返し部分が省略されている。図1051において、1ライン遅延回路5201~5210、1画素遅延回路5700~5809は、画素抽出部5270を構成する。画素抽出部5270は、入力信号FzDを所定の時間だけ遅延させて注目画素及びその周囲の周辺画素からなる11×11画素の画素値P00~PAAを並列且つ同時に画素選択回路5220に出力する。注目画素P55を中心とした水平11画素、垂直11画素の配置は、図19Bに示した画素配置と同じである。画素値PAAが入力端子5200に印加されたタイミングでの動作について説明する。画素抽出部5270の動作は以下の通りである。入力端子5200に印加された画素値PAAは、1ライン遅延回路5201、1画素遅延回路5700及び画素選択回路5220へそれぞれ供給される。1画素遅延回路5700は、1画素遅延した画素値P9Aを出力する。画素値P9Aは、1画素遅延回路5701と画素選択回路520とへ供給される。1画素遅延回路5701は、1画素遅延した画素値P8Aを出力する。画素値P8Aは、1画素遅延回路5702と画素選択回路5220とへ供給される。1画素遅延回路5702は、1画素遅延した画素値P7Aを出力する。画素値P7Aは、1画素遅延回路5703と画素選択回路520とへ供給される。1画素遅延回路5703は、1画素遅延した画素値P6Aを出力する。画素値P6Aは、1画素遅延回路5704と画素選択回路5220とへ供給される。1画素遅延回路5704は、1画素遅延した画素値P5Aを出力する。画素値P5Aは、1画素遅延回路5705と画素選択回路5220とへ供給される。1画素遅延回路5705は、1画素遅延した画素値P4Aを出力する。画素値P4Aは、1画素遅延回路5706と画素選択回路5220とへ供給される。1画素遅延回路5706は、1画素遅延した画素値P3Aを出力する。画素値P3Aは、1画素遅延回路5707と画素選択回路5220とへ供給される。1画素遅延回路5707は、1画素遅延した画素値P2Aを出力する。画素値P2Aは、1画素遅延回路5708と画素選択回路5220とへ供給される。1画素遅延回路5708は、1画素遅延した画素値P1Aを出力する。画素値P1Aは、1画素遅延回路5709と画素選択回路5220とへ供給される。1画素遅延回路5709は、1画素遅延した画素値P0Aを出力する。画素値P0Aは、画素選択回路5220へ供給される。1ライン遅延回路5201は画素値PA9を出力する。画素値PA9は、1ライン遅延回路5202、1画素遅延回路5710及び画素選択回路5220へそれぞれ供給される。1画素遅延回路5710は、1画素遅延した画素値P99を出力する。画素値P99は、1画素遅延回路5711と画素選択回路5220とへ供給される。1画素遅延回路5711は、1画素遅延した画素値P89を出力する。画素値P89は、1画素遅延回路5712と画素選択回路5220とへ供給される。1画素遅延回路5712は、1画素遅延した画素値P79を出力する。画素値P79は、1画素遅延回路5713と画素選択回路5220とへ供給される。1画素遅延回路5713は、1画素遅延した画素値P69を出力する。画素値P69は、1画素遅延回路5714と画素選択回路5220とへ供給される。1画素遅延回路5714は、1画素遅延した画素値P59を出力する。画素値P59は、1画素遅延回路5715と画素選択回路5220とへ供給される。1画素遅延回路5715は、1画素遅延した画素値P49を出力する。画素値P49は、1画素遅延回路5716と画素選択回路5220とへ供給される。1画素遅延回路5716は、1画素遅延した画素値P39を出力する。画素値P39は、1画素遅延回路5717と画素選択回路5220とへ供給される。1画素遅延回路5717は、1画素遅延した画素値P29を出力する。画素値P29は、1画素遅延回路5718と画素選択回路5220へ供給される。1画素遅延回路5718は、1画素遅延した画素値P19を出力する。画素値P19は、1画素遅延回路5719と画素選択回路5220へ供給される。1画素遅延回路5719は、1画素遅延した画素値P09を出力する。画素値P09は、画素選択回路5220へ供給される。1ライン遅延回路5202は画素値PA8を出力する。画素値PA8は、1ライン遅延回路5203、1画素遅延回路5720と画素選択回路5220とへ供給される。1画素遅延回路5720は、1画素遅延した画素値P98を出力する。画素値P98は、1画素遅延回路5721と画素選択回路5220とへ供給される。1画素遅延回路5721は、1画素遅延した画素値P88を出力する。画素値P88は、1画素遅延回路5722と画素選択回路5220とへ供給される。1画素遅延回路5722は、1画素遅延した画素値P78を出力する。画素値P78は、1画素遅延回路5723と画素選択回路5220とへ供給される。1画素遅延回路5723は、1画素遅延した画素値P68を出力する。画素値P68は、1画素遅延回路5724と画素選択回路5220とへ供給される。1画素遅延回路5724は、1画素遅延した画素値P58を出力する。画素値P58は、1画素遅延回路5725と画素選択回路5220とへ供給される。1画素遅延回路5725は、1画素遅延した画素値P48を出力する。画素値P48は、1画素遅延回路5726と画素選択回路5220とへ供給される。1画素遅延回路5726は、1画素遅延した画素値P38を出力する。画素値P38は、1画素遅延回路5727と画素選択回路5220とへ供給される。1画素遅延回路5727は、1画素遅延した画素値P28を出力する。画素値P28は、1画素遅延回路5728と画素選択回路5220とへ供給される。1画素遅延回路5728は、1画素遅延した画素値P18を出力する。画素値P18は、1画素遅延回路5729と画素選択回路5220とへ供給される。1画素遅延回路5729は、1画素遅延した画素値P08を出力する。画素値P08はと画素選択回路5220とへ供給される。1ライン遅延回路5203は画素値PA7を出力する。画素値PA7は、1ライン遅延回路5204、1画素遅延回路5730と画素選択回路5220とへ供給される。1画素遅延回路5730は、1画素遅延した画素値P97を出力する。画素値P97は、1画素遅延回路5731と画素選択回路5220とへ供給される。1画素遅延回路5731は、1画素遅延した画素値P87を出力する。画素値P87は、1画素遅延回路5732と画素選択回路5220とへ供給される。1画素遅延回路5732は、1画素遅延した画素値P77を出力する。画素値P77は、1画素遅延回路5733と画素選択回路5220とへ供給される。1画素遅延回路5733は、1画素遅延した画素値P67を出力する。画素値P67は、1画素遅延回路5734と画素選択回路5220とへ供給される。1画素遅延回路5734は、1画素遅延した画素値P57を出力する。画素値P57は、1画素遅延回路5735と画素選択回路5220とへ供給される。1画素遅延回路5735は、1画素遅延した画素値P47を出力する。画素値P47は、1画素遅延回路5736と画素選択回路5220とへ供給される。1画素遅延回路5736は、1画素遅延した画素値P37を出力する。画素値P37は、1画素遅延回路5737と画素選択回路5220とへ供給される。1画素遅延回路5737は、1画素遅延した画素値P27を出力する。画素値P27は、1画素遅延回路5738と画素選択回路5220とへ供給される。1画素遅延回路5738は、1画素遅延した画素値P17を出力する。画素値P17は、1画素遅延回路5739と画素選択回路5220とへ供給される。1画素遅延回路5739は、1画素遅延した画素値P07を出力する。画素値P07は、画素選択回路5220へ供給される。1ライン遅延回路5204は画素値PA6を出力する。画素値PA6は、1ライン遅延回路5205、1画素遅延回路5740及び画素選択回路5220へそれぞれ供給される。1画素遅延回路5740は、1画素遅延した画素値P96を出力する。画素値P96は、1画素遅延回路5741と画素選択回路5220とへ供給される。1画素遅延回路5741は、1画素遅延した画素値P86を出力する。画素値P86は、1画素遅延回路5742と画素選択回路5220とへ供給される。1画素遅延回路5742は、1画素遅延した画素値P76を出力する。画素値P76は、1画素遅延回路5743と画素選択回路5220とへ供給される。1画素遅延回路5743は、1画素遅延した画素値P66を出力する。画素値P66は、1画素遅延回路5744と画素選択回路5220とへ供給される。1画素遅延回路5744は、1画素遅延した画素値P56を出力する。画素値P56は、1画素遅延回路5745と画素選択回路5220とへ供給される。1画素遅延回路5745は、1画素遅延した画素値P46を出力する。画素値P46は、1画素遅延回路5746と画素選択回路5220とへ供給される。1画素遅延回路5746は、1画素遅延した画素値P36を出力する。画素値P36は、1画素遅延回路5747と画素選択回路5220とへ供給される。1画素遅延回路5747は、1画素遅延した画素値P26を出力する。画素値P26は、1画素遅延回路5748と画素選択回路5220とへ供給される。1画素遅延回路5748は、1画素遅延した画素値P16を出力する。画素値P16は、1画素遅延回路5749と画素選択回路5220とへ供給される。1画素遅延回路5749は、1画素遅延した画素値P06を出力する。画素値P06は、画素選択回路5220へ供給される。1ライン遅延回路5205は画素値PA5を出力する。画素値PA5は、1ライン遅延回路5206、1画素遅延回路5750及び画素選択回路5220へそれぞれ供給される。1画素遅延回路5750は、1画素遅延した画素値P95を出力する。画素値P95は、1画素遅延回路5751と画素選択回路5220とへ供給される。1画素遅延回路5751は、1画素遅延した画素値P85を出力する。画素値P85は、1画素遅延回路5752と画素選択回路5220とへ供給される。1画素遅延回路5752は、1画素遅延した画素値P75を出力する。画素値P75は、1画素遅延回路5753と画素選択回路5220とへ供給される。1画素遅延回路5753は、1画素遅延した画素値P65を出力する。画素値P65は、1画素遅延回路5754と画素選択回路5220とへ供給される。1画素遅延回路5754は、1画素遅延した画素値P55を出力する。画素値P55は、1画素遅延回路5755と画素選択回路5220とへ供給される。1画素遅延回路5755は、1画素遅延した画素値P45を出力する。画素値P45は、1画素遅延回路5756と画素選択回路5220とへ供給される。1画素遅延回路5756は、1画素遅延した画素値P35を出力する。画素値P35は、1画素遅延回路5757と画素選択回路5220とへ供給される。1画素遅延回路5757は、1画素遅延した画素値P25を出力する。画素値P25は、1画素遅延回路5758と画素選択回路5220とへ供給される。1画素遅延回路5758は、1画素遅延した画素値P15を出力する。画素値P15は、1画素遅延回路5759と画素選択回路5220とへ供給される。1画素遅延回路5759は、1画素遅延した画素値P05を出力する。画素値P05は、画素選択回路5220へ供給される。1ライン遅延回路5206は画素値PA4を出力する。画素値PA4は、1ライン遅延回路5207、1画素遅延回路5760及び画素選択回路5220へそれぞれ供給される。1画素遅延回路5760は、1画素遅延した画素値P94を出力する。画素値P94は、1画素遅延回路5761と画素選択回路5220とへ供給される。1画素遅延回路5761は、1画素遅延した画素値P84を出力する。画素値P84は、1画素遅延回路5762と画素選択回路5220とへ供給される。1画素遅延回路5762は、1画素遅延した画素値P74を出力する。画素値P74は、1画素遅延回路5763と画素選択回路5220とへ供給される。1画素遅延回路5763は、1画素遅延した画素値P64を出力する。画素値P64は、1画素遅延回路5764と画素選択回路5220とへ供給される。1画素遅延回路5764は、1画素遅延した画素値P54を出力する。画素値P54は、1画素遅延回路5765と画素選択回路5220とへ供給される。1画素遅延回路5765は、1画素遅延した画素値P44を出力する。画素値P44は、1画素遅延回路5766と画素選択回路5220とへ供給される。1画素遅延回路5766は、1画素遅延した画素値P34を出力する。画素値P34は、1画素遅延回路5767と画素選択回路5220とへ供給される。1画素遅延回路5767は、1画素遅延した画素値P24を出力する。画素値P24は、1画素遅延回路5768と画素選択回路5220とへ供給される。1画素遅延回路5768は、1画素遅延した画素値P14を出力する。画素値P14は、1画素遅延回路5769と画素選択回路5220とへ供給される。1画素遅延回路5769は、1画素遅延した画素値P04を出力する。画素値P04は、画素選択回路5220へ供給される。1ライン遅延回路5207は画素値PA3を出力する。画素値PA3は、1ライン遅延回路5208、1画素遅延回路5770及び画素選択回路5220へそれぞれ供給される。1画素遅延回路5770は、1画素遅延した画素値P93を出力する。画素値P93は、1画素遅延回路5771と画素選択回路5220とへ供給される。1画素遅延回路5771は、1画素遅延した画素値P83を出力する。画素値P83は、1画素遅延回路5772と画素選択回路5220とへ供給される。1画素遅延回路5772は、1画素遅延した画素値P73を出力する。画素値P73は、1画素遅延回路5773と画素選択回路5220とへ供給される。1画素遅延回路5773は、1画素遅延した画素値P63を出力する。画素値P63は、1画素遅延回路5774と画素選択回路5220とへ供給される。1画素遅延回路5774は、1画素遅延した画素値P53を出力する。画素値P53は、1画素遅延回路5775と画素選択回路5220とへ供給される。1画素遅延回路5775は、1画素遅延した画素値P43を出力する。画素値P43は、1画素遅延回路5776と画素選択回路5220とへ供給される。1画素遅延回路5776は、1画素遅延した画素値P33を出力する。画素値P33は、1画素遅延回路5777と画素選択回路5220とへ供給される。1画素遅延回路5777は、1画素遅延した画素値P23を出力する。画素値P23は、1画素遅延回路5778と画素選択回路5220とへ供給される。1画素遅延回路5778は、1画素遅延した画素値P13を出力する。画素値P13は、1画素遅延回路5779と画素選択回路5220とへ供給される。1画素遅延回路5779は、1画素遅延した画素値P03を出力する。画素値P03は、画素選択回路5220へ供給される。1ライン遅延回路5208は画素値PA2を出力する。画素値PA2は、1ライン遅延回路5209、1画素遅延回路5780及び画素選択回路5220へそれぞれ供給される。1画素遅延回路5780は、1画素遅延した画素値P92を出力する。画素値P92は、1画素遅延回路5781と画素選択回路5220とへ供給される。1画素遅延回路5781は、1画素遅延した画素値P82を出力する。画素値P82は、1画素遅延回路5782と画素選択回路5220とへ供給される。1画素遅延回路5782は、1画素遅延した画素値P72を出力する。画素値P72は、1画素遅延回路5783と画素選択回路5220とへ供給される。1画素遅延回路5783は、1画素遅延した画素値P62を出力する。画素値P62は、1画素遅延回路5784と画素選択回路5220とへ供給される。1画素遅延回路5784は、1画素遅延した画素値P52を出力する。画素値P52は、1画素遅延回路5785と画素選択回路5220とへ供給される。1画素遅延回路5785は、1画素遅延した画素値P42を出力する。画素値P42は、1画素遅延回路5786と画素選択回路5220とへ供給される。1画素遅延回路5786は、1画素遅延した画素値P32を出力する。画素値P32は、1画素遅延回路5787と画素選択回路5220とへ供給される。1画素遅延回路5787は、1画素遅延した画素値P22を出力する。画素値P22は、1画素遅延回路5788と画素選択回路5220とへ供給される。1画素遅延回路5788は、1画素遅延した画素値P12を出力する。画素値P12は、1画素遅延回路5789と画素選択回路5220とへ供給される。1画素遅延回路5789は、1画素遅延した画素値P02を出力する。画素値P02は、画素選択回路5220へ供給される。1ライン遅延回路5209は画素値PA1を出力する。画素値PA1は、1ライン遅延回路5210、1画素遅延回路5790及び画素選択回路5220へそれぞれ供給される。1画素遅延回路5790は、1画素遅延した画素値P91を出力する。画素値P91は、1画素遅延回路5791と画素選択回路5220とへ供給される。1画素遅延回路5791は、1画素遅延した画素値P81を出力する。画素値P81は、1画素遅延回路5792と画素選択回路5220とへ供給される。1画素遅延回路5792は、1画素遅延した画素値P71を出力する。画素値P71は、1画素遅延回路5793と画素選択回路5220とへ供給される。1画素遅延回路5793は、1画素遅延した画素値P61を出力する。画素値P61は、1画素遅延回路5794と画素選択回路5220とへ供給される。1画素遅延回路5794は、1画素遅延した画素値P51を出力する。画素値P51は、1画素遅延回路5795と画素選択回路5220とへ供給される。1画素遅延回路5795は、1画素遅延した画素値P41を出力する。画素値P41は、1画素遅延回路5796と画素選択回路5220とへ供給される。1画素遅延回路5796は、1画素遅延した画素値P31を出力する。画素値P31は、1画素遅延回路5797と画素選択回路5220とへ供給される。1画素遅延回路5797は、1画素遅延した画素値P21を出力する。画素値P21は、1画素遅延回路5798と画素選択回路5220とへ供給される。1画素遅延回路5798は、1画素遅延した画素値P11を出力する。画素値P11は、1画素遅延回路5799と画素選択回路5220とへ供給される。1画素遅延回路5799は、1画素遅延した画素値P01を出力する。画素値P01は、画素選択回路5220へ供給される。1ライン遅延回路5210は画素値PA0を出力する。画素値PA0は、1画素遅延回路5800と画素選択回路5220とへ供給される。1画素遅延回路5800は、1画素遅延した画素値P90を出力する。画素値P90は、1画素遅延回路5801と画素選択回路5220とへ供給される。1画素遅延回路5801は、1画素遅延した画素値P80を出力する。画素値P80は、1画素遅延回路5802と画素選択回路5220とへ供給される。1画素遅延回路5802は、1画素遅延した画素値P70を出力する。画素値P70は、1画素遅延回路5803と画素選択回路5220とへ供給される。1画素遅延回路5803は、1画素遅延した画素値P60を出力する。画素値P60は、1画素遅延回路5804と画素選択回路5220とへ供給される。1画素遅延回路5804は、1画素遅延した画素値P50を出力する。画素値P50は、1画素遅延回路5805と画素選択回路5220とへ供給される。1画素遅延回路5805は、1画素遅延した画素値P40を出力する。画素値P40は、1画素遅延回路5806と画素選択回路5220とへ供給される。1画素遅延回路5806は、1画素遅延した画素値P30を出力する。画素値P30は、1画素遅延回路5807と画素選択回路5220とへ供給される。1画素遅延回路5807は、1画素遅延した画素値P20を出力する。画素値P20は、1画素遅延回路5808と画素選択回路5220とへ供給される。1画素遅延回路5808は、1画素遅延した画素値P10を出力する。画素値P10は、1画素遅延回路5809と画素選択回路5220とへ供給される。1画素遅延回路5809は、1画素遅延した画素値P00を出力する。画素値P00は、画素選択回路5220へ供給される。同期信号発生回路18は、図1051の同期信号入力端子5218を介して画素選択回路5220へ水平同期信号HDと垂直同期信号VDを供給する。画素選択回路5220は水平同期信号HDと垂直同期信号VDに基づいて注目フレーム画像の注目画素、あるいは隣接フレームの注目画素相当の画素位置を判断して、色フィルタ配列に対応する注目画素の画素位置を特定する。このとき、注目画素が、R画素かG画素かB画素かも特定できる。面内パターン検出部61、前方参照パターン検出部72、後方参照パターン検出部74及び相関判別部79から指定された加算画素の画素位置も特定することができる。画素選択回路5220は、領域判別回路25、前方参照パターン検出部72、後方参照パターン検出部74及び相関判別部79から画素位置入力端子5219を介して指定画素位置の通知を受ける。画素選択回路5220は、当該指定画素位置の指定画素を選択して出力端子5240から加算演算回路56へ供給する。次に、図9を参照しつつ画素加算動作について説明する。選択回路51~55は、加算パターンPN2,PN4,PN4,SPN1~SPN5の画素の画素値を加算演算回路56へ供給する。制御回路19は、加算演算回路56に対して、例えば1倍から20倍の範囲内の増感倍率Lを設定することができる。加算演算回路56は、選択回路51~55から供給された合計20画素の画素値を設定された増感倍率Lとなるよう加算して図1の出力端子OUTaを介して映像信号処理回路15へ供給する。制御回路19は、増感倍率Lが1倍から12倍のときは、主領域のみの加算パターンを適用し、12倍から20倍のときは、主領域と補助領域との組み合わせの加算パターンを適用することができる。まず、増感倍率Lが1倍から12倍の範囲内の、主領域のみを使った加算動作について説明する。注目画素がG画素のときに、フレーム画像間で動きが無いときの動作例を図46と図51について説明する。注目フレーム画像で画像領域上側ブロックパターンが最も注目画素との相関が高く、前側フレーム画像で注目フレーム画像の画素配置と同じ画素配置が最も注目画素との相関が高く、後側フレーム画像で注目フレーム画像の画素配置と同じ画素配置が最も注目画素との相関が高い場合、加算演算回路56は、次式の演算を実行して画素値を算出する。G=G253G244G264G255G353G344G364G355G453G444G464G455×L/12注目画素がG画素の時に、フレーム画像間で動きが有るときの動作例を図47と図53について説明する。注目フレーム画像で画像領域上側ブロックパターンが最も注目画素との相関が高く、前側フレーム画像で注目フレーム画像の画素配置を左上シフトした画素配置が最も注目画素との相関が高く、後側フレーム画像で注目フレーム画像の画素配置を右下シフトした画素配置が最も注目画素との相関が高い場合、加算演算回路56は、次式の演算を実行して画素値を算出する。G=G253G244G264G255G353G344G364G355G453G444G464G455×L/12注目画素がR画素の時に、フレーム画像間で動きが無いときの動作例を図166と図171について説明する。注目フレーム画像で画像領域左上側ブロックパターンが最も注目画素との相関が高く、前側フレーム画像で注目フレーム画像の画素配置と同じ画素配置が最も注目画素との相関が高く、後側フレーム画像で注目フレーム画像の画素配置と同じ画素配置が最も注目画素との相関が高い場合、加算演算回路56は、次式の演算を実行して画素値を算出する。R=R233R253R235R255R333R353R335R355R433R453R435R455×L/12注目画素がR画素の時に、フレーム画像間で動きが有るときの動作例を図167と図173について説明する。注目フレーム画像で画像領域上側ブロックパターンが最も注目画素との相関が高く、前側フレーム画像で注目フレーム画像の画素配置を左シフトした画素配置が最も注目画素との相関が高く、後側フレーム画像で注目フレーム画像の画素配置を右シフトした画素配置が最も注目画素との相関が高い場合、加算演算回路56は、次式の演算を実行して画素値を算出する。R=R213R233R215R235R333R353R335R355R453R473R455R475×L/12注目画素がB画素の時に、フレーム画像間で動きが無いときの動作例を図206と図211について説明する。注目フレーム画像で画像領域左上側ブロックパターンが最も注目画素との相関が高く、前側フレーム画像で注目フレーム画像の画素配置と同じ画素配置が最も注目画素との相関が高く、後側フレーム画像で注目フレーム画像の画素配置と同じ画素配置が最も注目画素との相関が高い場合、加算演算回路56は、次式の演算を実行して画素値を算出する。B=B233B253B235B255B333B353B335B355B433B453B435B455×L/12注目画素がB画素の時に、フレーム画像間で動きが有るときの動作例を図207と図213について説明する。注目フレーム画像で画像領域上側ブロックパターンが最も注目画素との相関が高く、前側フレーム画像で注目フレーム画像の画素配置を左シフトした画素配置が最も注目画素との相関が高く、後側フレーム画像で注目フレーム画像の画素配置を右シフトした画素配置が最も注目画素との相関が高い場合、加算演算回路56は、次式の演算を実行して画素値を算出する。B=B213B233B215B235B333B353B335B355B453B473B455B475×L/12上記の例では、画素加算を、縦、横、斜めパターン、ブロックパターンなど、解像度の高い被写体画像を含むフレーム画像を想定した加算パターンを使うように構成したので、相関の高い画素同士を加算することができる。解像度の高い被写体画像を含むシーンの画素を加算した場合でも、高解像度部分がぼやけることを防ぐ効果がある。R画素とB画素の加算パターンも、G画素同様に、縦、横、斜めパターンも含めて相関を判定するように構成してもよい。R画素とB画素の場合は、G画素よりも加算対象の画素間の距離が長くなることから相関判定の誤判定の危険性が高まること、また回路規模が大きくなること、また人間の色の変化に対する感度が輝度よりも低いこと等を総合的に判断して加算パターンを決める。上記では、注目フレーム画像及び、前後の隣接フレームの各面内での加算画素数が4画素、3面あわせて合計12画素加算まで可能な場合について説明したが、加算パターンの設定次第で例えば、各面内での加算画素数が2画素、3面あわせて合計6画素加算とすることもできる。前記増感倍率Lは1~12倍まで設定できるが、増感倍率Lが7~12倍のときは、面内での加算画素数が4画素の加算パターンを使用し、増感倍率Lが1~6倍のときは、面内での加算画素数が2画素の加算パターンを使用することで、解像度の低下を最低限に抑えた高感度化が可能となる。図について面内での加算画素数が2画素の加算パターンについて説明する。図1052~図1075について注目フレーム画像の2画素の加算パターンを示す。図1052は、注目画素とその上側の周辺画素とを組合せた上側縦ラインパターンを示している。画素選択回路600は、画素値G53、G55を差分演算器601へ供給する。図1053は、注目画素とその下側の周辺画素とを組合せた下側縦ラインパターンを示している。画素選択回路600は、画素値G55、G57を差分演算器602へ供給する。図1054は、注目画素とその左側の周辺画素とを組合せた左側ブロックパターンを示している。画素選択回路600は、画素値G45、G55を差分演算器603へ供給する。図1055は、注目画素とその右側の周辺画素とを組合せた右側ブロックパターンを示す図である。画素選択回路600は、画素値G55、G75を差分演算器604へ供給する。図1056は、注目画素とその右上側の周辺画素とを組合せた右上側斜めラインパターンを示している。画素選択回路600は、画素値G64、G55を差分演算器605へ供給する。図1057は、注目画素とその右下側の周辺画素とを組合せた右下側斜めラインパターンを示している。画素選択回路600は、画素値G55、G66を差分演算器606へ供給する。図1058は、注目画素とその左下側の周辺画素とを組合せた左下側斜めラインパターンを示している。画素選択回路600は、画素値G55、G46を差分演算器607へ供給する。図1059は、注目画素とその左上側の周辺画素とを組合せた左上側斜めラインパターンを示している。画素選択回路600は、画素値G44、G55を差分演算器608へ供給する。図1060は、注目画素とその上側の周辺画素とを組合せた上側縦ラインパターンを示している。画素選択回路600は、画素値R53、R55を差分演算器601へ供給する。図1061は、注目画素とその下側の周辺画素とを組合せた下側縦ラインパターンを示している。画素選択回路600は、画素値R55、R57を差分演算器602へ供給する。図1062は、注目画素とその左側の周辺画素とを組合せた左側ブロックパターンを示す図である。画素選択回路600は、画素値R35、R55を差分演算器603へ供給する。図1063は、注目画素とその右側の周辺画素とを組合せた右側ブロックパターンを示す図である。画素選択回路600は、画素値R55、R75を差分演算器604へ供給する。図1064は、注目画素とその右上側の周辺画素とを組合せた右上側斜めラインパターンを示している。画素選択回路600は、画素値R73、R55を差分演算器605へ供給する。図1065は、注目画素とその右下側の周辺画素とを組合せた右下側斜めラインパターンを示している。画素選択回路600は、画素値R55、R77を差分演算器606へ供給する。図1066は、注目画素とその左下側の周辺画素とを組合せた左下側斜めラインパターンを示している。画素選択回路600は、画素値R55、R37を差分演算器607へ供給する。図1067は、注目画素とその左上側の周辺画素とを組合せた左上側斜めラインパターンを示している。画素選択回路600は、画素値R33、R55を差分演算器608へ供給する。図1068は、注目画素とその上側の周辺画素を組合せた上側縦ラインパターンを示している。画素選択回路600は、画素値B53、B55を差分演算器601へ供給する。図1069は、注目画素とその下側の周辺画素とを組合せた下側縦ラインパターンを示している。画素選択回路600は、画素値B55、B57を差分演算器602へ供給する。図1070は、注目画素とその左側の周辺画素とを組合せた左側ブロックパターンを示す図である。画素選択回路600は、画素値B35、B55を差分演算器603へ供給する。図1071は、注目画素とその右側の周辺画素とを組合せた右側ブロックパターンを示す図である。画素選択回路600は、画素値B55、B75を差分演算器604へ供給する。図1072は、注目画素とその右上側の周辺画素とを組合せた右上側斜めラインパターンを示している。画素選択回路600は、画素値B73、B55を差分演算器605へ供給する。図1073は、注目画素とその右下側の周辺画素とを組合せた右下側斜めラインパターンを示している。画素選択回路600は、画素値B55、B77を差分演算器606へ供給する。図1074は、注目画素とその左下側の周辺画素とを組合せた左下側斜めラインパターンを示している。画素選択回路600は、画素値B55、B37を差分演算器607へ供給する。図1075は、注目画素とその左上側の周辺画素とを組合せた左上側斜めラインパターンを示している。画素選択回路600は、画素値B33、B55を差分演算器608へ供給する。次に、図1076~図1251を参照しつつ隣接フレーム画像の2画素の加算パターンについて説明する。図1076~図1080は、画素加算回路14の注目画素がG画素で、図1052の第1の面内加算パターンが選択されたときの、前方参照パターン検出部72で検出される第1から第5の前側フレーム画像内加算パターンを示す図である。第1の面内加算パターンは、注目画素とその上側の周辺画素とを組合せた上側縦ラインパターンである。図1076は注目フレーム画像の画素配置と同じ画素配置の前側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値G253、G255を差分演算器721へ供給する。図1077は注目フレーム画像の画素配置を左上シフトした画素配置の前側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値G242、G244を差分演算器722へ供給する。図1078は注目フレーム画像の画素配置を左下シフトした画素配置の前側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値G244、G246を差分演算器723へ供給する。図1079は注目フレーム画像の画素配置を右上シフトした画素配置の前側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値G262、G264を差分演算器724へ供給する。図1080は注目フレーム画像の画素配置を右下シフトした画素配置の前側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値G264、G266を差分演算器725へ供給する。図1081~図1085は、画素加算回路14の注目画素がG画素で、図1052の第1の面内加算パターンが選択されたときの、前方参照パターン検出部72で検出される第1から第5の後側フレーム画像内加算パターンを示す図である。第1の面内加算パターンは、注目画素とその上側の周辺画素とを組合せた上側縦ラインパターンである。図1081は注目フレーム画像の画素配置と同じ画素配置の後側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値G453、G455を差分演算器721へ供給する。図1082は注目フレーム画像の画素配置を左上シフトした画素配置の後側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値G442、G444を差分演算器722へ供給する。図1083は注目フレーム画像の画素配置を左下シフトした画素配置の後側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値G444、G446を差分演算器723へ供給する。図1084は注目フレーム画像の画素配置を右上シフトした画素配置の後側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値G462、G464を差分演算器724へ供給する。図1085は注目フレーム画像の画素配置を右下シフトした画素配置の後側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値G464、366を差分演算器725へ供給する。図1086~図1090は、画素加算回路14の注目画素がG画素で、図1053の第2の面内加算パターンが選択されたときの、前方参照パターン検出部72で検出される第1から第5の前側フレーム画像内加算パターンを示す図である。第2の面内加算パターンは、注目画素とその下側の周辺画素とを組合せた下側縦ラインパターンである。図1086は注目フレーム画像の画素配置と同じ画素配置の前側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値G255、G257を差分演算器721へ供給する。図1087は注目フレーム画像の画素配置を左上シフトした画素配置の前側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値G244、G246を差分演算器722へ供給する。図1088は注目フレーム画像の画素配置を左下シフトした画素配置の前側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値G246、G248を差分演算器723へ供給する。図1089は注目フレーム画像の画素配置を右上シフトした画素配置の前側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値G264、G266を差分演算器724へ供給する。図1090は注目フレーム画像の画素配置を右下シフトした画素配置の前側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値G266、G268を差分演算器725へ供給する。図1091~図1095は、画素加算回路14の注目画素がG画素で、図1053の第2の面内加算パターンが選択されたときの、前方参照パターン検出部72で検出される第1から第5の後側フレーム画像内加算パターンを示す図である。第2の面内加算パターンは、注目画素とその下側の周辺画素とを組合せた下側縦ラインパターンである。図1091は注目フレーム画像の画素配置と同じ画素配置の後側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値G455、G457を差分演算器721へ供給する。図1092は注目フレーム画像の画素配置を左上シフトした画素配置の後側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値G444、G446を差分演算器722へ供給する。図1093は注目フレーム画像の画素配置を左下シフトした画素配置の後側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値G446、G448を差分演算器723へ供給する。図1094は注目フレーム画像の画素配置を右上シフトした画素配置の後側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値G464、G466を差分演算器724へ供給する。図1095は注目フレーム画像の画素配置を右下シフトした画素配置の後側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値G466、G468を差分演算器725へ供給する。図1096~図1100は、画素加算回路14の注目画素がG画素で、図1054の第3の面内加算パターンが選択されたときの、前方参照パターン検出部72で検出される第1から第5の前側フレーム画像内加算パターンを示す図である。第3の面内加算パターンは、注目画素とその左側の周辺画素とを組合せた左側横ラインパターンである。図1096は注目フレーム画像の画素配置と同じ画素配置の前側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値G235、G255を差分演算器721へ供給する。図1097は注目フレーム画像の画素配置を左上シフトした画素配置の前側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値G224、G244を差分演算器722へ供給する。図1098は注目フレーム画像の画素配置を右上シフトした画素配置の前側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値G244、G264を差分演算器723へ供給する。図1099は注目フレーム画像の画素配置を左下シフトした画素配置の前側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値G226、G246を差分演算器724へ供給する。図1100は注目フレーム画像の画素配置を右下シフトした画素配置の前側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値G246、G266を差分演算器725へ供給する。図1101~図1105は、画素加算回路14の注目画素がG画素で、図1054の第3の面内加算パターンが選択されたときの、前方参照パターン検出部72で検出される第1から第5の後側フレーム画像内加算パターンを示す図である。第3の面内加算パターンは、注目画素とその左側の周辺画素とを組合せた左側横ラインパターンである。図1101は注目フレーム画像の画素配置と同じ画素配置の後側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値G435、G455を差分演算器721へ供給する。図1102は注目フレーム画像の画素配置を左上シフトした画素配置の後側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値G424、G444を差分演算器722へ供給する。図1103は注目フレーム画像の画素配置を右上シフトした画素配置の後側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値G444、G464を差分演算器723へ供給する。図1104は注目フレーム画像の画素配置を左下シフトした画素配置の後側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値GG426、G446を差分演算器724へ供給する。図1105は注目フレーム画像の画素配置を右下シフトした画素配置の後側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値G446、G466を差分演算器725へ供給する。図1106~図1110は、画素加算回路14の注目画素がG画素で、図1055の第4の面内加算パターンが選択されたときの、前方参照パターン検出部72で検出される第1から第5の前側フレーム画像内加算パターンを示す図である。第4の面内加算パターンは、注目画素とその右側の周辺画素とを組合せた右側横ラインパターンである。図1106は注目フレーム画像の画素配置と同じ画素配置の前側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値G255、G275を差分演算器721へ供給する。図1107は注目フレーム画像の画素配置を左上シフトした画素配置の前側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値G244、G264を差分演算器722へ供給する。図1108は注目フレーム画像の画素配置を右上シフトした画素配置の前側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値G264、G284を差分演算器723へ供給する。図1109は注目フレーム画像の画素配置を左下シフトした画素配置の前側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値G246、G266を差分演算器724へ供給する。図1110は注目フレーム画像の画素配置を右下シフトした画素配置の前側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値G266、G286を差分演算器725へ供給する。図1111~図1115は、画素加算回路14の注目画素がG画素で、図1055の第4の面内加算パターンが選択されたときの、前方参照パターン検出部72で検出される第1から第5の後側フレーム画像内加算パターンを示す図である。第4の面内加算パターンは、注目画素とその右側の周辺画素とを組合せた右側横ラインパターンである。図1111は注目フレーム画像の画素配置と同じ画素配置の後側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値G455、G475を差分演算器721へ供給する。図1112は注目フレーム画像の画素配置を左上シフトした画素配置の後側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値G444、G464を差分演算器722へ供給する。図1113は注目フレーム画像の画素配置を右上シフトした画素配置の後側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値G464、G484を差分演算器723へ供給する。図1114は注目フレーム画像の画素配置を左下シフトした画素配置の後側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値G446、G466を差分演算器724へ供給する。図1115は注目フレーム画像の画素配置を右下シフトした画素配置の後側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値G466、G486を差分演算器725へ供給する。図1116~図1120は、画素加算回路14の注目画素がG画素で、図1056の第5の面内加算パターンが選択されたときの、前方参照パターン検出部72で検出される第1から第5の前側フレーム画像内加算パターンを示す図である。第5の面内加算パターンは、注目画素とその右上側の周辺画素とを組合せた右上側斜めラインパターンである。図1116は注目フレーム画像の画素配置と同じ画素配置の前側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値G264、G255を差分演算器721へ供給する。図1117は注目フレーム画像の画素配置を右上シフトした画素配置の前側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値G264、G273を差分演算器722へ供給する。図1118は注目フレーム画像の画素配置を左下シフトした画素配置の前側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値G255、G246を差分演算器723へ供給する。図1119は注目フレーム画像の画素配置を左上シフトした画素配置の前側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値G244、G253を差分演算器724へ供給する。図1120は注目フレーム画像の画素配置を右下シフトした画素配置の前側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値G266、G275を差分演算器725へ供給する。図1121~図1125は、画素加算回路14の注目画素がG画素で、図1056の第5の面内加算パターンが選択されたときの、前方参照パターン検出部72で検出される第1から第5の後側フレーム画像内加算パターンを示す図である。第5の面内加算パターンは、注目画素とその右上側の周辺画素とを組合せた右上側斜めラインパターンである。図1121は注目フレーム画像の画素配置と同じ画素配置の後側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値G464、G455を差分演算器721へ供給する。図1122は注目フレーム画像の画素配置を右上シフトした画素配置の後側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値G464、G473を差分演算器722へ供給する。図1123は注目フレーム画像の画素配置を右下シフトした画素配置の後側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値G446、G455を差分演算器723へ供給する。図1124は注目フレーム画像の画素配置を右上シフトした画素配置の後側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値G444、G453を差分演算器724へ供給する。図1125は注目フレーム画像の画素配置を右下シフトした画素配置の後側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値G466、G475を差分演算器725へ供給する。図1126~図1130は、画素加算回路14の注目画素がG画素で、図1057の第6の面内加算パターンが選択されたときの、前方参照パターン検出部72で検出される第1から第5の前側フレーム画像内加算パターンを示す図である。第6の面内加算パターンは、注目画素とその右下側の周辺画素とを組合せた右下側斜めラインパターンである。図1126は注目フレーム画像の画素配置と同じ画素配置の前側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値G255、G266を差分演算器721へ供給する。図1127は注目フレーム画像の画素配置を左上シフトした画素配置の前側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値G244、G255を差分演算器722へ供給する。図1128は注目フレーム画像の画素配置を右下シフトした画素配置の前側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値G266、G277を差分演算器723へ供給する。図1129は注目フレーム画像の画素配置を右上シフトした画素配置の前側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値G264、G275を差分演算器724へ供給する。図1130は注目フレーム画像の画素配置を左下シフトした画素配置の前側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値G246、G257を差分演算器725へ供給する。図1131~図1135は、画素加算回路14の注目画素がG画素で、図1057の第6の面内加算パターンが選択されたときの、前方参照パターン検出部72で検出される第1から第5の後側フレーム画像内加算パターンを示す図である。第6の面内加算パターンは、注目画素とその右下側の周辺画素とを組合せた右下側斜めラインパターンである。図1131は注目フレーム画像の画素配置と同じ画素配置の後側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値G455、G466を差分演算器721へ供給する。図1132は注目フレーム画像の画素配置を左上シフトした画素配置の後側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値G444、G455を差分演算器722へ供給する。図1133は注目フレーム画像の画素配置を右下シフトした画素配置の後側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値G466、G477を差分演算器723へ供給する。図1134は注目フレーム画像の画素配置を左下シフトした画素配置の後側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値G464、G475を差分演算器724へ供給する。図1135は注目フレーム画像の画素配置を左下シフトした画素配置の後側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値G446、G457を差分演算器725へ供給する。図1136~図1140は、画素加算回路14の注目画素がG画素で、図1058の第7の面内加算パターンが選択されたときの、前方参照パターン検出部72で検出される第1から第5の前側フレーム画像内加算パターンを示す図である。第7の面内加算パターンは、注目画素とその左下側の周辺画素とを組合せた左下側斜めラインパターンである。図1136は注目フレーム画像の画素配置と同じ画素配置の前側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値G246、G255を差分演算器721へ供給する。図1137は注目フレーム画像の画素配置を右上シフトした画素配置の前側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値G255、G264を差分演算器722へ供給する。図1138は注目フレーム画像の画素配置を左下シフトした画素配置の前側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値G237、G246を差分演算器723へ供給する。図1139は注目フレーム画像の画素配置を左上シフトした画素配置の前側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値G235、G244を差分演算器724へ供給する。図1140は注目フレーム画像の画素配置を右下シフトした画素配置の前側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値G257、G266を差分演算器725へ供給する。図1141~図1145は、画素加算回路14の注目画素がG画素で、図1058の第7の面内加算パターンが選択されたときの、前方参照パターン検出部72で検出される第1から第5の後側フレーム画像内加算パターンを示す図である。第7の面内加算パターンは、注目画素とその左下側の周辺画素とを組合せた左下側斜めラインパターンである。図1141は注目フレーム画像の画素配置と同じ画素配置の後側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値G446、G455を差分演算器721へ供給する。図1142は注目フレーム画像の画素配置を右上シフトした画素配置の後側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値G455、G464を差分演算器722へ供給する。図1143は注目フレーム画像の画素配置を左下シフトした画素配置の後側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値G437、G446を差分演算器723へ供給する。図1144は注目フレーム画像の画素配置を左上シフトした画素配置の後側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値G435、G444を差分演算器724へ供給する。図1145は注目フレーム画像の画素配置を右下シフトした画素配置の後側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値G457、G466を差分演算器725へ供給する。図1146~図1150は、画素加算回路14の注目画素がG画素で、図1059の第8の面内加算パターンが選択されたときの、前方参照パターン検出部72で検出される第1から第5の前側フレーム画像内加算パターンを示す図である。第8の面内加算パターンは、注目画素とその左上側の周辺画素とを組合せた左上側斜めラインパターンである。図1146は注目フレーム画像の画素配置と同じ画素配置の前側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値G244、G255を差分演算器721へ供給する。図1147は注目フレーム画像の画素配置を左上シフトした画素配置の前側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値G233、G244を差分演算器722へ供給する。図1148は注目フレーム画像の画素配置を右下シフトした画素配置の前側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値G255、G266を差分演算器723へ供給する。図1149は注目フレーム画像の画素配置を右上シフトした画素配置の前側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値G253、G264を差分演算器724へ供給する。図1150は注目フレーム画像の画素配置を左下シフトした画素配置の前側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値G235、G246を差分演算器725へ供給する。図1151~図1155は、画素加算回路14の注目画素がG画素で、図1059の第8の面内加算パターンが選択されたときの、前方参照パターン検出部72で検出される第1から第5の後側フレーム画像内加算パターンを示す図である。第8の面内加算パターンは、注目画素とその左上側の周辺画素とを組合せた左上側斜めラインパターンである。図1151は注目フレーム画像の画素配置と同じ画素配置の後側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値G444、G455を差分演算器721へ供給する。図1152は注目フレーム画像の画素配置を左上シフトした画素配置の後側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値G433、G444を差分演算器722へ供給する。図1153は注目フレーム画像の画素配置を右下シフトした画素配置の後側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値G455、G466を差分演算器723へ供給する。図1154は注目フレーム画像の画素配置を右上シフトした画素配置の後側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値G453、G464を差分演算器724へ供給する。図1155は注目フレーム画像の画素配置を左下シフトした画素配置の後側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値G435、G446を差分演算器725へ供給する。次に、図1156~図1158は、画素加算回路14の注目画素がR画素で、図1060の第1の面内加算パターンが選択されたときの、前方参照パターン検出部72で検出される第1から第5の前側フレーム画像内加算パターンを示す図である。第1の面内加算パターンは、注目画素とその上側の周辺画素とを組合せた上側ブロックパターンである。図1156は注目フレーム画像の画素配置と同じ画素配置の前側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値R253、R255を差分演算器721へ供給する。図1157は注目フレーム画像の画素配置を上シフトした画素配置の前側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値R251、R253を差分演算器722へ供給する。図1158は注目フレーム画像の画素配置を下シフトした画素配置の前側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値R255、R257を差分演算器723へ供給する。図1159~図1161は、画素加算回路14の注目画素がR画素で、図1060の第1の面内加算パターンが選択されたときの、前方参照パターン検出部72で検出される第1から第5の後側フレーム画像内加算パターンを示す図である。第1の面内加算パターンは、注目画素とその上側の周辺画素とを組合せた上側ブロックパターンである。図1159は注目フレーム画像の画素配置と同じ画素配置の後側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値R453、R455を差分演算器721へ供給する。図1160は注目フレーム画像の画素配置を上シフトした画素配置の後側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値R451、R453を差分演算器722へ供給する。図1161は注目フレーム画像の画素配置を下シフトした画素配置の後側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値R455、R457を差分演算器723へ供給する。図1162~図1164は、画素加算回路14の注目画素がR画素で、図1061の第2の面内加算パターンが選択されたときの、前方参照パターン検出部72で検出される第1から第5の前側フレーム画像内加算パターンを示す図である。第2の面内加算パターンは、注目画素とその下側の周辺画素とを組合せた下側ブロックパターンである。図1162は注目フレーム画像の画素配置と同じ画素配置の前側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値R255、R257を差分演算器721へ供給する。図1163は注目フレーム画像の画素配置を上シフトした画素配置の前側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値R253、R255を差分演算器722へ供給する。図1164は注目フレーム画像の画素配置を下シフトした画素配置の前側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値R257、R259を差分演算器723へ供給する。図1165~図1167は、画素加算回路14の注目画素がR画素で、図1061の第2の面内加算パターンが選択されたときの、前方参照パターン検出部72で検出される第1から第5の後側フレーム画像内加算パターンを示す図である。第2の面内加算パターンは、注目画素とその下側の周辺画素とを組合せた下側ブロックパターンである。図1165は注目フレーム画像の画素配置と同じ画素配置の後側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値R455、R457を差分演算器721へ供給する。図1166は注目フレーム画像の画素配置を上シフトした画素配置の後側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値R453、R455を差分演算器722へ供給する。図1167は注目フレーム画像の画素配置を下シフトした画素配置の後側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値R457、R459を差分演算器723へ供給する。図1168~図1170は、画素加算回路14の注目画素がR画素で、図1062の第3の面内加算パターンが選択されたときの、前方参照パターン検出部72で検出される第1から第5の前側フレーム画像内加算パターンを示す図である。第3の面内加算パターンは、注目画素とその左側の周辺画素とを組合せた左側ブロックパターンである。図1168は注目フレーム画像の画素配置と同じ画素配置の前側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値R235、R255を差分演算器721へ供給する。図1169は注目フレーム画像の画素配置を左シフトした画素配置の前側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値R215、R235を差分演算器722へ供給する。図1170は注目フレーム画像の画素配置を右シフトした画素配置の前側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値R255、R275を差分演算器723へ供給する。図1171~図1173は、画素加算回路14の注目画素がR画素で、図1062の第3の面内加算パターンが選択されたときの、前方参照パターン検出部72で検出される第1から第5の後側フレーム画像内加算パターンを示す図である。第3の面内加算パターンは、注目画素とその左側の周辺画素とを組合せた左側ブロックパターンである。図1171は注目フレーム画像の画素配置と同じ画素配置の後側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値R435、R455を差分演算器721へ供給する。図1172は注目フレーム画像の画素配置を左シフトした画素配置の後側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値R415、R435を差分演算器722へ供給する。図1173は注目フレーム画像の画素配置を右シフトした画素配置の後側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値R455、R475を差分演算器723へ供給する。図1174~図1176は、画素加算回路14の注目画素がR画素で、図1063の第4の面内加算パターンが選択されたときの、前方参照パターン検出部72で検出される第1から第5の前側フレーム画像内加算パターンを示す図である。第4の面内加算パターンは、注目画素とその右側の周辺画素とを組合せた右側ブロックパターンである。図1174は注目フレーム画像の画素配置と同じ画素配置の前側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値R255、R275を差分演算器721へ供給する。図1175は注目フレーム画像の画素配置を左シフトした画素配置の前側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値R235、R255を差分演算器722へ供給する。図1176は注目フレーム画像の画素配置を右シフトした画素配置の前側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値R275、R295を差分演算器723へ供給する。図1177~図1179は、画素加算回路14の注目画素がR画素で、図1063の第4の面内加算パターンが選択されたときの、前方参照パターン検出部72で検出される第1から第5の後側フレーム画像内加算パターンを示す図である。第4の面内加算パターンは、注目画素とその右側の周辺画素とを組合せた右側ブロックパターンである。図1177は注目フレーム画像の画素配置と同じ画素配置の後側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値R455、R475を差分演算器721へ供給する。図1178は注目フレーム画像の画素配置を左シフトした画素配置の後側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値R435、R455を差分演算器722へ供給する。図1179は注目フレーム画像の画素配置を右シフトした画素配置の後側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値R475、R495を差分演算器723へ供給する。図1180~図1182は、画素加算回路14の注目画素がR画素で、図1064の第5の面内加算パターンが選択されたときの、前方参照パターン検出部72で検出される第1から第5の前側フレーム画像内加算パターンを示す図である。第5の面内加算パターンは、注目画素とその右上側の周辺画素とを組合せた右上側ブロックパターンである。図1180は注目フレーム画像の画素配置と同じ画素配置の前側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値R255、R273を差分演算器721へ供給する。図1181は注目フレーム画像の画素配置を右上シフトした画素配置の前側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値R273、R291を差分演算器722へ供給する。図1182は注目フレーム画像の画素配置を左下シフトした画素配置の前側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値R237、R255を差分演算器723へ供給する。図1183~図1185は、画素加算回路14の注目画素がR画素で、図1064の第5の面内加算パターンが選択されたときの、前方参照パターン検出部72で検出される第1から第5の後側フレーム画像内加算パターンを示す図である。第5の面内加算パターンは、注目画素とその右上側の周辺画素とを組合せた右上側ブロックパターンである。図1183は注目フレーム画像の画素配置と同じ画素配置の後側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値R455、R473を差分演算器721へ供給する。図1184は注目フレーム画像の画素配置を右上シフトした画素配置の後側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値R473、R491を差分演算器722へ供給する。図1185は注目フレーム画像の画素配置を左下シフトした画素配置の後側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値R437、R455を差分演算器723へ供給する。図1186~図1188は、画素加算回路14の注目画素がR画素で、図1065の第6の面内加算パターンが選択されたときの、前方参照パターン検出部72で検出される第1から第5の前側フレーム画像内加算パターンを示す図である。第6の面内加算パターンは、注目画素とその右下側の周辺画素とを組合せた右下側ブロックパターンである。図1186は注目フレーム画像の画素配置と同じ画素配置の前側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値R255、R277を差分演算器721へ供給する。図1187は注目フレーム画像の画素配置を左上シフトした画素配置の前側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値R233、R255を差分演算器722へ供給する。図1188は注目フレーム画像の画素配置を右下シフトした画素配置の前側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値R277、R299を差分演算器723へ供給する。図1189~図1191は、画素加算回路14の注目画素がR画素で、図1065の第6の面内加算パターンが選択されたときの、前方参照パターン検出部72で検出される第1から第5の後側フレーム画像内加算パターンを示す図である。第6の面内加算パターンは、注目画素とその右下側の周辺画素とを組合せた右下側ブロックパターンである。図1189は注目フレーム画像の画素配置と同じ画素配置の後側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値R455、R477を差分演算器721へ供給する。図1190は注目フレーム画像の画素配置を左上シフトした画素配置の後側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値R433、R455を差分演算器722へ供給する。図1191は注目フレーム画像の画素配置を右下シフトした画素配置の後側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値R477、R499を差分演算器723へ供給する。図1192~図1194は、画素加算回路14の注目画素がR画素で、図1066の第7の面内加算パターンが選択されたときの、前方参照パターン検出部72で検出される第1から第5の前側フレーム画像内加算パターンを示す図である。第7の面内加算パターンは、注目画素とその左下側の周辺画素とを組合せた左下側ブロックパターンである。図1192は注目フレーム画像の画素配置と同じ画素配置の前側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値R255、R237を差分演算器721へ供給する。図1193は注目フレーム画像の画素配置を右上シフトした画素配置の前側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値R273、R255を差分演算器722へ供給する。図1194は注目フレーム画像の画素配置を左下シフトした画素配置の前側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値R237、R219を差分演算器723へ供給する。図1195~図1197は、画素加算回路14の注目画素がR画素で、図1066の第7の面内加算パターンが選択されたときの、前方参照パターン検出部72で検出される第1から第5の後側フレーム画像内加算パターンを示す図である。第7の面内加算パターンは、注目画素とその左下側の周辺画素とを組合せた左下側ブロックパターンである。図1195は注目フレーム画像の画素配置と同じ画素配置の後側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値R455、R437を差分演算器721へ供給する。図1196は注目フレーム画像の画素配置を右上シフトした画素配置の後側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値R473、R455を差分演算器722へ供給する。図1197は注目フレーム画像の画素配置を左下シフトした画素配置の後側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値R437、R419を差分演算器723へ供給する。図1198~図1200は、画素加算回路14の注目画素がR画素で、図1067の第8の面内加算パターンが選択されたときの、前方参照パターン検出部72で検出される第1から第5の前側フレーム画像内加算パターンを示す図である。第8の面内加算パターンは、注目画素とその左上側の周辺画素とを組合せた左上側ブロックパターンである。図1198は注目フレーム画像の画素配置と同じ画素配置の前側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値R255、R233を差分演算器721へ供給する。図1199は注目フレーム画像の画素配置を左上シフトした画素配置の前側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値R233、R211を差分演算器722へ供給する。図1200は注目フレーム画像の画素配置を右下シフトした画素配置の前側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値R255、R277を差分演算器723へ供給する。図1201~図1203は、画素加算回路14の注目画素がR画素で、図1067の第8の面内加算パターンが選択されたときの、前方参照パターン検出部72で検出される第1から第5の後側フレーム画像内加算パターンを示す図である。第8の面内加算パターンは、注目画素とその左上側の周辺画素とを組合せた左上側ブロックパターンである。図1201は注目フレーム画像の画素配置と同じ画素配置の後側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値R455、R433を差分演算器721へ供給する。図1202は注目フレーム画像の画素配置を左上シフトした画素配置の後側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値R411、R433を差分演算器722へ供給する。図1203は注目フレーム画像の画素配置を右下シフトした画素配置の後側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値R455、R477を差分演算器723へ供給する。次に、図1204~図1206は、画素加算回路14の注目画素がB画素で、図1068の第1の面内加算パターンが選択されたときの、前方参照パターン検出部72で検出される第1から第5の前側フレーム画像内加算パターンを示す図である。第1の面内加算パターンは、注目画素とその上側の周辺画素とを組合せた上側ブロックパターンである。図1204は注目フレーム画像の画素配置と同じ画素配置の前側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値B253、B255を差分演算器721へ供給する。図1205は注目フレーム画像の画素配置を上シフトした画素配置の前側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値B251、B253を差分演算器722へ供給する。図1206は注目フレーム画像の画素配置を下シフトした画素配置の前側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値B255、B257を差分演算器723へ供給する。図1207~図1209は、画素加算回路14の注目画素がB画素で、図1068の第1の面内加算パターンが選択されたときの、前方参照パターン検出部72で検出される第1から第5の後側フレーム画像内加算パターンを示す図である。第1の面内加算パターンは、注目画素とその上側の周辺画素とを組合せた上側ブロックパターンである。図1207は注目フレーム画像の画素配置と同じ画素配置の後側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値B453、B455を差分演算器721へ供給する。図1208は注目フレーム画像の画素配置を上シフトした画素配置の後側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値B451、B453を差分演算器722へ供給する。図1209は注目フレーム画像の画素配置を下シフトした画素配置の後側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値B455、B457を差分演算器723へ供給する。図1210~図1212は、画素加算回路14の注目画素がB画素で、図1069の第2の面内加算パターンが選択されたときの、前方参照パターン検出部72で検出される第1から第5の前側フレーム画像内加算パターンを示す図である。第2の面内加算パターンは、注目画素とその下側の周辺画素とを組合せた下側ブロックパターンである。図1210は注目フレーム画像の画素配置と同じ画素配置の前側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値B255、B257を差分演算器721へ供給する。図1211は注目フレーム画像の画素配置を上シフトした画素配置の前側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値B253、B255を差分演算器722へ供給する。図1212は注目フレーム画像の画素配置を下シフトした画素配置の前側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値B257、B259を差分演算器723へ供給する。図1213~図1215は、画素加算回路14の注目画素がB画素で、図1069の第2の面内加算パターンが選択されたときの、前方参照パターン検出部72で検出される第1から第5の後側フレーム画像内加算パターンを示す図である。第2の面内加算パターンは、注目画素とその下側の周辺画素とを組合せた下側ブロックパターンである。図1213は注目フレーム画像の画素配置と同じ画素配置の後側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値B455、B457を差分演算器721へ供給する。図1214は注目フレーム画像の画素配置を上シフトした画素配置の後側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値B453、B455を差分演算器722へ供給する。図1215は注目フレーム画像の画素配置を下シフトした画素配置の後側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値B457、B459を差分演算器723へ供給する。図1216~図1218は、画素加算回路14の注目画素がB画素で、図1070の第3の面内加算パターンが選択されたときの、前方参照パターン検出部72で検出される第1から第5の前側フレーム画像内加算パターンを示す図である。第3の面内加算パターンは、注目画素とその左側の周辺画素とを組合せた左側ブロックパターンである。図1216は注目フレーム画像の画素配置と同じ画素配置の前側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値B235、B255を差分演算器721へ供給する。図1217は注目フレーム画像の画素配置を左シフトした画素配置の前側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値B215、B235を差分演算器722へ供給する。図1218は注目フレーム画像の画素配置を右シフトした画素配置の前側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値B255、B275を差分演算器723へ供給する。図1219~図1221は、画素加算回路14の注目画素がB画素で、図1070の第3の面内加算パターンが選択されたときの、前方参照パターン検出部72で検出される第1から第5の後側フレーム画像内加算パターンを示す図である。第3の面内加算パターンは、注目画素とその左側の周辺画素とを組合せた左側ブロックパターンである。図1219は注目フレーム画像の画素配置と同じ画素配置の後側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値B435、B455を差分演算器721へ供給する。図1220は注目フレーム画像の画素配置を左シフトした画素配置の後側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値B415、B435を差分演算器722へ供給する。図1221は注目フレーム画像の画素配置を右シフトした画素配置の後側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値B455、B475を差分演算器723へ供給する。図1222~図1224は、画素加算回路14の注目画素がB画素で、図1071の第4の面内加算パターンが選択されたときの、前方参照パターン検出部72で検出される第1から第5の前側フレーム画像内加算パターンを示す図である。第4の面内加算パターンは、注目画素とその右側の周辺画素とを組合せた右側ブロックパターンである。図1222は注目フレーム画像の画素配置と同じ画素配置の前側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値B255、B275を差分演算器721へ供給する。図1223は注目フレーム画像の画素配置を左シフトした画素配置の前側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値B235、B255を差分演算器722へ供給する。図1224は注目フレーム画像の画素配置を右シフトした画素配置の前側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値B275、B295を差分演算器723へ供給する。図1225~図1227は、画素加算回路14の注目画素がB画素で、図1071の第4の面内加算パターンが選択されたときの、前方参照パターン検出部72で検出される第1から第5の後側フレーム画像内加算パターンを示す図である。第4の面内加算パターンは、注目画素とその右側の周辺画素とを組合せた右側ブロックパターンである。図1225は注目フレーム画像の画素配置と同じ画素配置の後側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値B455、B475を差分演算器721へ供給する。図1226は注目フレーム画像の画素配置を左シフトした画素配置の後側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値B435、B455を差分演算器722へ供給する。図1227は注目フレーム画像の画素配置を右シフトした画素配置の後側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値B475、B495を差分演算器723へ供給する。図1228~図1230は、画素加算回路14の注目画素がB画素で、図1072の第5の面内加算パターンが選択されたときの、前方参照パターン検出部72で検出される第1から第5の前側フレーム画像内加算パターンを示す図である。第5の面内加算パターンは、注目画素とその右上側の周辺画素とを組合せた右上側ブロックパターンである。図1228は注目フレーム画像の画素配置と同じ画素配置の前側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値B255、B273を差分演算器721へ供給する。図1229は注目フレーム画像の画素配置を右上シフトした画素配置の前側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値B273、B291を差分演算器722へ供給する。図1230は注目フレーム画像の画素配置を左下シフトした画素配置の前側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値B237、B255を差分演算器723へ供給する。図1231~図1233は、画素加算回路14の注目画素がB画素で、図1072の第5の面内加算パターンが選択されたときの、前方参照パターン検出部72で検出される第1から第5の後側フレーム画像内加算パターンを示す図である。第5の面内加算パターンは、注目画素とその右上側の周辺画素とを組合せた右上側ブロックパターンである。図1231は注目フレーム画像の画素配置と同じ画素配置の後側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値B455、B473を差分演算器721へ供給する。図1232は注目フレーム画像の画素配置を右上シフトした画素配置の後側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値B473、B491を差分演算器722へ供給する。図1233は注目フレーム画像の画素配置を左下シフトした画素配置の後側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値B437、B455を差分演算器723へ供給する。図1234~図1236は、画素加算回路14の注目画素がB画素で、図1073の第6の面内加算パターンが選択されたときの、前方参照パターン検出部72で検出される第1から第5の前側フレーム画像内加算パターンを示す図である。第6の面内加算パターンは、注目画素とその右下側の周辺画素とを組合せた右下側ブロックパターンである。図1234は注目フレーム画像の画素配置と同じ画素配置の前側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値B255、B277を差分演算器721へ供給する。図1235は注目フレーム画像の画素配置を左上シフトした画素配置の前側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値B233、B255を差分演算器722へ供給する。図1236は注目フレーム画像の画素配置を右下シフトした画素配置の前側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値B277、B299を差分演算器723へ供給する。図1237~図1239は、画素加算回路14の注目画素がB画素で、図1073の第6の面内加算パターンが選択されたときの、前方参照パターン検出部72で検出される第1から第5の後側フレーム画像内加算パターンを示す図である。第6の面内加算パターンは、注目画素とその右下側の周辺画素とを組合せた右下側ブロックパターンである。図1237は注目フレーム画像の画素配置と同じ画素配置の後側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値B455、B477を差分演算器721へ供給する。図1238は注目フレーム画像の画素配置を左上シフトした画素配置の後側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値B433、B455を差分演算器722へ供給する。図1239は注目フレーム画像の画素配置を右下シフトした画素配置の後側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値B477、B499を差分演算器723へ供給する。図1240~図1242は、画素加算回路14の注目画素がB画素で、図1074の第7の面内加算パターンが選択されたときの、前方参照パターン検出部72で検出される第1から第5の前側フレーム画像内加算パターンを示す図である。第7の面内加算パターンは、注目画素とその左下側の周辺画素とを組合せた左下側ブロックパターンである。図1240は注目フレーム画像の画素配置と同じ画素配置の前側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値B255、B237を差分演算器721へ供給する。図1241は注目フレーム画像の画素配置を右上シフトした画素配置の前側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値B273、B255を差分演算器722へ供給する。図1242は注目フレーム画像の画素配置を左下シフトした画素配置の前側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値B237、B219を差分演算器723へ供給する。図1243~図1245は、画素加算回路14の注目画素がB画素で、図1074の第7の面内加算パターンが選択されたときの、前方参照パターン検出部72で検出される第1から第5の後側フレーム画像内加算パターンを示す図である。第7の面内加算パターンは、注目画素とその左下側の周辺画素とを組合せた左下側ブロックパターンである。図1243は注目フレーム画像の画素配置と同じ画素配置の後側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値B455、B437を差分演算器721へ供給する。図1244は注目フレーム画像の画素配置を右上シフトした画素配置の後側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値B473、B455を差分演算器722へ供給する。図1245は注目フレーム画像の画素配置を左下シフトした画素配置の後側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値B437、B419を差分演算器723へ供給する。図1246~図1248は、画素加算回路14の注目画素がB画素で、図1075の第8の面内加算パターンが選択されたときの、前方参照パターン検出部72で検出される第1から第5の前側フレーム画像内加算パターンを示す図である。第8の面内加算パターンは、注目画素とその左上側の周辺画素とを組合せた左上側ブロックパターンである。図1246は注目フレーム画像の画素配置と同じ画素配置の前側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値B255、B233を差分演算器721へ供給する。図1247は注目フレーム画像の画素配置を左上シフトした画素配置の前側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値B233、B211を差分演算器722へ供給する。図1248は注目フレーム画像の画素配置を右下シフトした画素配置の前側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値B255、B277を差分演算器723へ供給する。図1249~図1251は、画素加算回路14の注目画素がB画素で、図1075の第8の面内加算パターンが選択されたときの、前方参照パターン検出部72で検出される第1から第5の後側フレーム画像内加算パターンを示す図である。第8の面内加算パターンは、注目画素とその左上側の周辺画素とを組合せた左上側ブロックパターンである。図1249は注目フレーム画像の画素配置と同じ画素配置の後側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値B455、B433を差分演算器721へ供給する。図1250は注目フレーム画像の画素配置を左上シフトした画素配置の後側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値B411、B433を差分演算器722へ供給する。図1251は注目フレーム画像の画素配置を右下シフトした画素配置の後側フレーム画像内加算パターンを示す図である。画素選択回路720は、画素値B455、B477を差分演算器723へ供給する。前記増感倍率Lは1~12倍まで設定できるが、増感倍率Lが1~6倍のときは、面内での加算画素数が2画素の加算パターンを使用し、増感倍率Lが7~12倍のときは、面内での加算画素数が4画素の加算パターンを使用することで、解像度の低下を最低限に抑えた高感度化が可能となる。前記の増感倍率Lの設定パターンの別パターンを説明する。増感倍率Lが1~6倍のときは、面内での加算画素数が2画素の加算パターンを使用して最大倍率の6倍を実現する。増感倍率Lが6~8倍のときは、注目フレーム画像内での加算画素数は4画素の加算パターンを使用し、隣接フレーム内での加算画素数は2画素の加算パターンを使用して最大倍率の8倍を実現する。増感倍率Lが8~12倍のときは、面内での加算画素数が4画素の加算パターンを使用して最大倍率の12倍を実現する。このように2画素の加算パターンと4画素の加算パターンとを組み合わせることで解像度の低下を最低限に抑えた高感度化が可能となる。上記の例では、隣接フレームを前後両方とも加算対象とした構成について説明したが、フレームメモリを含む回路規模の削減による低コスト化のために、隣接フレームをどちらか一方にしてフレームメモリを削減してもよい。加算画素数は減るものの本発明の解像度の劣化が少ない高感度化の効果は得られる。前記例では、フレームメモリを2フレーム分使った注目フレーム画像と隣接の2フレームの合計3フレームから加算する画素加算回路14の構成としたが、4フレーム以上の構成とすることで、より加算画素数を増やし高感度化することができる。次の隣接フレームの加算対象画素を空間判別回路で判別した画素領域の最大値画素と最小値画素を参照して探索することで順次フレーム数の拡張も可能である。次に、増感倍率Lが12倍から20倍のときの、主領域に補助領域を組合せたときの加算動作について説明する。相関判別部79で、例えば、補助領域加算パターン1が選択されたときは、注目画素を中心とした5フレームについて、各4画素ずつ相関の高い画素を抽出し、合計20画素を加算することができる。相関判別部79で、例えば、補助領域加算パターン3が選択されたときは、注目画素を中心とした3フレームについて、注目フレーム画像では8画素、隣接フレーム画像では各6画素ずつ相関の高い画素を抽出し、合計20画素を加算することができる。前記の例では、5フレーム画像を使った画素加算と、3フレーム画像を使った画素加算を注目画素との相関の高さに応じて切替えるので、動きぼけや、解像度の低下の少ない画素加算を行うことができる。色フィルタ配列に対応する画素配列については、RGBベイヤ配列の場合を説明したが、水平2画素、垂直2画素の4画素の同様な市松パターンを基本配列としていれば、いかなる色フィルタの組み合わせでも、同様に動作し、同様な効果が得られるものである。以上に説明したように、本実施の形態では、注目画素に最も相関の高い画素を使って画素加算を行うので画像解像度の劣化を最小限に抑えつつ感度向上とS/N比の向上とを実現することができる。また、上記したように、前後の隣接フレームの加算画素を注目フレーム画像の注目画素と最も相関の高い画素を使って画素加算を行うので動きによるぼやけを最小限に抑えつつ感度向上を実現することができる。また、まず注目フレーム画像で相関の高い画素を判別した上で、その加算パターンに絞って、前後の隣接フレームの加算画素を探索するので、全ての加算パターンについて探索する場合よりも回路規模を削減できる。また、まず注目画素の近傍の主領域について加算画素を判別した上で、さらに主領域の近傍の画素も補助領域として抽出して、補助領域の中で相関の高い画素を選択して画素加算を行うので、動きぼけや解像度劣化の少ない画素加算のリアルタイム処理を、全ての加算パターンについて探索する場合よりも少ない回路規模で実現できる。また、補助領域の8領域間の相関順位を求めるような判定処理数の多い構成としないで、限定された補助領域間の簡単な相関判定だけでフレームを超えて相関の高い補助領域の画素を選択できるように構成したので、補助領域の検出判別をリアルタイム処理で、かつ小回路規模で実現することができる。また、上述したように、映像信号処理回路15による映像信号処理の前であってフロントエンド部13から出力された直後の撮像信号について画素加算が行われることにより、映像信号処理の影響を受けずに、画素加算による高感度信号を生成できる。映像信号処理の後段で行う画素加算では、近傍画素を使った演算である色同時化処理や、フィルタ処理が施されているので、水平解像度や垂直解像度の低下が想定よりも大きい。また、小振幅信号のまま、映像信号処理が行われるので階調落ちの可能性がある。画素加算をCCD画像センサ12から出力された直後の撮像信号に対して行うことにより、画像情報が損なわれる前に、画素加算して信号振幅を回復することができるので、ユーザは、細部の画像情報を視認できるという効果がある。また、映像信号処理では、非線形なフィルタ処理や階調変換処理が行われているので、低振幅信号を入力した場合、信号振幅が失われている場合がある。このため、映像信号処理の出力信号を2画素加算しても、2倍振幅の画像信号にならない可能性がある。上記の例では、映像信号処理前に画素加算されているので、2画素加算したら、2倍振幅の画像信号を得ることができるという効果がある。上記例では、12倍までの増感倍率Lを設定した場合について説明したが、12倍以上に設定してもよい。12倍以上の増感倍率Lの設定は、階調落ちに注意して使う必要がある。また、上記実施の形態では、例えば図18の画素抽出部510などの画素抽出手段を示し、説明のわかりやすさのため遅延回路が冗長となる構成を有するように説明しているが、回路構成の工夫で遅延回路を削減してもよい。また、上述したように、同じフィルタ色の画素を加算するので、混色することなく高感度なカラー画像が得られる。ところで、低照度時の撮像画像をアナログアンプで増幅すると信号よりもノイズが大きくなる。またデジタルアンプで増幅すると階調落ちが発生する。本実施の形態では、周辺画素の画素加算で高感度化をはかるのでS/N比が向上する。例えば2画素加算すると信号成分は2倍になり、ノイズ成分は二乗根倍になり、相対的に純粋の信号成分が大きくなる。また、画像の性質として近傍に位置する画素同士は相関が高いことから、注目画素に最も近い位置の複数画素を加算することで実効性の高い感度向上が実現されている。実施の形態2.次に、本発明に係る実施の形態2について説明する。図1252は、実施の形態2の撮像装置2の概略構成を示すブロック図である。図1252において、実施の形態2の撮像装置2の構成は、画像検波回路81が付加されている点と図1の制御回路19の代わりにMPUからなる制御回路19Bが設けられている点を除き、実施の形態1の撮像装置1の構成と同様であり、実施の形態1と同様な効果を奏するものである。画像検波回路81は、同期信号発生回路18から供給される水平同期信号HDと垂直同期信号VDとに同期して動作し、画素加算回路14の出力信号すなわち、補正された撮像信号を検波する機能を有する。例えば、画像検波回路81は、垂直走査周期と同期して、画素加算回路14の出力信号に含まれる有効画素領域の補正画素値を所定数のフレーム分例えば、1フレーム分だけ積算して積算値Σpを算出する積分機能や、その積算値Σpを全有効画素数Npで除算して信号振幅の平均レベルASA=Σp/Npを算出検出する平均レベル検出機能を有している。積分値Σpや平均レベルASAは、制御回路19Bに与えられる。画像検波回路81は、画素加算回路14の出力信号から特定の空間周波数成分を抽出し、抽出された空間周波数成分を積算して積算値Σpの算出や平均レベルASAの検出を行うこともできる。なお、全有効画素数Npが2のn乗nは2以上の整数で与えられる場合には、積算値Σpを示すビット列にビットシフト演算を施すことで平均レベルASAを算出検出してもよい。また、画像検波回路81は、制御回路19Bにより指定された露光制御パラメータと積算値Σpとから被写体照度の換算値を逆算する機能を有する。露光制御パラメータとしては、例えば、開口絞り111の開口度を示す絞り値、プログラマブル利得増幅回路13Pの増幅利得、CCD画像センサ12の電荷蓄積時間、及び、増感倍率Lが挙げられる。被写体照度の換算値をLXで表すとき、例えば、次の式1を用いて被写体照度の換算値LXを逆算することができる。LX=Σp/K×Tc×G×L1上式1中、Kは、比例定数、Tcは、CCD画像センサ12の電荷蓄積時間、Gは、プログラマブル利得増幅回路13Pの増幅利得、Lは、画素加算回路14で使用される増感倍率である。本実施の形態の制御回路19Bは、実施の形態1の制御回路19の機能に加えて、映像信号レベルが目標とする信号レベルとなるように、画像検波回路81の出力に応じて露光制御パラメータを制御する機能を有している。具体的には、制御回路19Bは、画像検波回路81の出力に応じて撮像光学系11の開口絞り111の絞り値を制御することができる。また、タイミング発生回路17は、駆動タイミング信号DRTを駆動回路16に供給してCCD素子122の光電変換素子からの電荷読み出しタイミングや電荷強制排出タイミングを制御することができるので、制御回路19Bは、画像検波回路81の出力に応じてタイミング発生回路17の動作を制御することによりCCD画像センサ12の電荷蓄積時間Tcすなわち露光時間を制御することが可能である。また、制御回路19Bは、画像検波回路81の出力に応じて増幅利得Gと増感倍率Lとを個別に制御することができる。映像信号処理回路15は、垂直走査周期と同期して、画素加算回路14の出力に含まれるノイズ信号の信号レベルノイズレベルを検出する機能を有している。制御回路19Bは、映像信号処理回路15から供給されたノイズレベルに応じた露光制御を行うことができる。例えば、制御回路19Bは、当該ノイズレベルに応じて、係数可変設定回路495を制御して空間フィルタ41,42,43におけるフィルタ係数群を最適なものに設定することが可能である。これにより、ノイズが低減した画像を得ることができる。なお、上記の例では、信号振幅の平均レベルASAの算出及びノイズレベルの算出は、垂直走査周期と同期して行うものとして説明されていたが、画像検波回路81及び映像信号処理回路15のそれぞれの信号処理時間、並びに、画像検波回路81及び映像信号処理回路15から制御回路19Bへの信号伝送時間を考慮して、垂直走査周期の数回に1回の割合で平均レベルASAの算出及びノイズレベルの算出が行われてもよい。また、画像検波回路81は、画素加算回路14の出力信号に対してピーク検波と平均値検波とを実行する機能を有していてもよい。制御回路19Bは、画像検波回路81により検出されたピーク値及び平均値を用いて、着目する被写体画像の視認性が高くなるように露光制御を行うことができる。例えば、制御回路19Bは、被写体画像のハイライト部分を白く飽和させないようにピーク値を用いた露光制御を行うことができ、あるいは、ハイライト部分が白く飽和しても中間階調部分が明瞭に視認されるように平均値を用いた露光制御を行うことができる。次に、画素加算回路14の出力信号を用いた露光制御の一例を以下に説明する。以下に詳しく述べるように、制御回路19Bは、画素加算回路14の動作を制御することで露光制御の一環として感度制御を行うことができる。このため、照度環境が変動しても、常に最適な撮影条件で視認性の良好な被写体画像を得ることができるという効果がある。上述したように、画素加算回路14は、照度環境の変動に応じて増感倍率Lを変えることで画素の信号振幅を調整することができる。制御回路19Bは、上記被写体照度の換算値LXに応じて、画像検波回路81から得られる平均レベルASAの検出値が一定となるように自動露光制御を行うことができる。被写体照度の換算値LXが高く、明るい環境での撮像で画素の信号振幅が大きいときは、制御回路19Bは、撮像光学系11の開口絞り111を絞るように制御すなわち絞り値を制御してCCD画像センサ12への入射光量を減らしたり、タイミング発生回路17による電荷強制排出タイミングを調整することで、CCD画像センサ12の光電変換素子に蓄積される電荷を強制排出して露光時間電荷蓄積時間Tcを減らしたりすることができる。一方、被写体照度の換算値LXが低く、暗い環境での撮像で画素の信号振幅が小さくなってきたときは、制御回路19Bは、プログラマブル利得増幅回路13Pの増幅利得Gを増やすように制御して撮像信号を増幅することができる。このとき、増幅利得Gが大き過ぎると画像中のノイズが目立つようになり視認性の悪い画像となり得るので、増幅利得Gに上限を設けることが望ましい。制御回路19Bは、CCD画像センサ12の光電変換素子からの電荷読出しを垂直走査周期単位で間引くように制御することにより露光時間電荷蓄積時間Tcを延ばすこともできる。このとき、露光時間が長すぎると、動く被写体が残像となり視認性の悪い画像が撮像されるので、垂直走査周期単位で欠落する画像の補間フレーム補間を行う回路を設けることが望ましい。上記実施の形態1の場合と同様に、本実施の形態の制御回路19Bは、被写体照度の換算値LXに応じて、画素加算回路14に対して増感倍率Lを1倍から12倍の範囲内の値に設定することができる。増感倍率Lの設定即ち調整は、画像検波回路81の出力と露光制御パラメータとに基づいて行われる。上述したように、加算演算回路24は、注目画素の近傍領域内に位置する互いに相関の高い複数の画素例えば、12画素を加算して補間画素を生成し、その補間画素の画素値に増感倍率Lを乗算する。このため、感度向上を実現することができ、極めて暗い低照度環境での撮像でも撮像画像の視認性を大幅に改善することができる。また、フレーム周波数の低下を防止乃至抑制することができるので、動解像度、水平解像度及び垂直解像度の劣化を最小に抑えることができる。以下、図1253A~Eを参照しつつ、被写体照度の換算値LX以下、単に照度LXと呼ぶ。が変化したときの露光制御感度制御のための手順の一例を説明する。図1253A~Dは、照度LXと各種露光制御パラメータとの関係を示すグラフであり、図1253Eは、照度LXに対する平均レベルASAの一例を示すグラフである。図1253Aは、照度LXと開口絞り111の絞り値開口量との関係を示すグラフであり、図1253Bは、照度LXと増幅利得Gとの関係を示すグラフであり、図1253Cは、照度LXと増感倍率Lとの関係を示すグラフであり、図1253Dは、照度LXと露光時間との関係を示すグラフである。増感倍率Lは、1倍から12倍の範囲内で設定可能であるものとする。図1253Dの実線で示されるように露光時間が標準露光時間Trに維持される場合に、開口絞り111の絞り値を開放値とし、増幅利得Gを上限値UGLとし、増感倍率Lが1倍下限値としたときに、画素加算回路14の出力値が所定レベルとなる照度を高照度側基準値HLとする。また、この高照度基準値HLの1/12の照度、即ち、露光時間が標準露光時間Trに維持される場合に、開口絞り111の絞り値を開放値とし、増幅利得Gを上限値UGLとし、増感倍率Lが4倍としたときに、画素加算回路14の出力値が所定のレベルとなる照度を低照度側基準値LLとする。図1253A,B,Cに示されるように、照度LXが閾値ULを超えていて撮像条件が高照度環境のときには、制御回路19Bは、絞り値を上限値最大絞り値に、増幅利得Gを下限値LGLに、増感倍率Lを1倍にそれぞれ維持する。このとき、図1253Dの実線で示されるように露光時間は一定値標準露光時間Trに維持される。また、照度LXが閾値UL以下で閾値ML以上の範囲Sa内にある場合には、絞り値は、閾値ULから閾値MLに向かうにつれて上限値から全開値開放F値に連続的又は段階的に低減させられる。露光時間は一定である。このとき、増幅利得Gは下限値LGLに維持され、増感倍率Lは1倍に維持される。これにより、照度LXが範囲Sa内にある場合には、図1253Eに示されるように、平均レベルASAをほぼ一定の目標値に維持することができる。また、照度LXが閾値ML未満で高照度側基準値HL以上の範囲Sb内にあるときには、図1253A,Cに示されるように、絞り値は全開値に維持され、増感倍率Lは1倍に維持される。このとき、図1253Bに示されるように、増幅利得Gは、閾値MLから高照度側基準値HLに向かうにつれて下限値LGLから上限値UGLに連続的又は段階的に上昇させられる。露光時間は一定である。これにより、照度LXが範囲Sb内にある場合には、図1253Eに示されるように、平均レベルASAをほぼ一定の目標値に維持することができる。また、照度LXが高照度側基準値HL未満で低照度側基準値LL以上の範囲Sc内にあるときには、図1253A,Bに示されるように、絞り値は全開値に維持され、増幅利得Gは上限値UGLに維持される。このとき、図1253Cに示されるように、増感倍率Lは、高照度側基準値HLから低照度側基準値LLに向かうにつれて1倍から12倍に連続的又は段階的に上昇させられる。露光時間は一定である。これにより、照度LXが範囲Sc内にある場合には、図1253Eに示されるように、平均レベルASAをほぼ一定の目標値に維持することができる。そして、照度LXが低照度側基準値LL未満のときは、図1253A~Dに示されるように、絞り値は全開値に、増幅利得Gは上限値UGLに、増感倍率Lは12倍に、露光時間は一定値Trにそれぞれ維持される。図1253A~Dの対応関係は、メモリ図示せずに保持された設定値テーブルルックアップテーブルで実現されてもよいし、あるいは、1次関数などの関数を用いた演算で露光制御パラメータの値を算出する演算回路で実現されてもよい。制御回路19Bは、図1253A~Dの対応関係に基づいて信号振幅の平均レベルASAを所望の目標値に維持することが可能である。例えば、照度LXが徐々に暗くなり、信号振幅の平均レベルASAの検出値が下がってくると、制御回路19Bは、撮像光学系11の開口絞り111を開放方向に制御して図1253Aの範囲Sa、信号振幅の平均レベルASAを一定に維持することができる。また、撮像光学系11の開口絞り111の絞り値が全開値になった後は、制御回路19Bは、プログラマブル利得増幅回路13Pの増幅利得Gを増やすように制御して図1253Bの範囲Sb、信号振幅の平均レベルASAを一定に維持する。プログラマブル利得増幅回路13Pの増幅利得Gが大きくなり、増幅利得Gの所定の上限値UGLに達した後は、制御回路19Bは、画素加算回路14の増感倍率Lが大きくなるように制御して図1253Cの範囲Sc、信号振幅の平均レベルASAを一定に維持する。増感倍率Lの制御による平均レベルASAの維持は、増感倍率Lが最大値L=12となるまで可能である。増感倍率Lが最大値=12倍に達した後にさらに照度LXが低下すると、図1253Eの実線で示されるように、平均レベルASAは低下を開始する。また、照度LXが徐々に明るくなって、低照度側基準値LL以上となり、信号振幅の平均レベルの検出値ASAが上がろうとすると、画素加算回路14における増感倍率Lを減らすように制御して図1253Cの範囲Sc、信号振幅の平均レベルASAを一定に維持する。増感倍率Lが1倍まで小さくなると、制御回路19Bは、プログラマブル利得増幅回路13Pの増幅利得Gを減らすように制御して、信号振幅の平均レベルASAを一定に維持する。プログラマブル利得増幅回路13Pの増幅利得Gが減少し図1253Bの範囲Sb、所定の下限値LGLに達した後は、撮像光学系11の開口絞り111を遮光方向に制御して図1253Aの範囲Sa、信号振幅の平均レベルASAを一定に維持する図1253E。さらに照度LXが高くなると、図1253Eに示されるように、平均レベルASAは上昇する。以上の露光制御により、図1253Eの実線で示されるように、低照度側基準値LLから閾値ULUL>LLまでの照度範囲において、信号振幅の平均レベルASAを一定に保つことができる。上記の露光制御では、図1253Eの実線で示されるように、露光時間は一定とされたが、照度LXに応じて露光時間も可変制御してもよい。例えば、照度LXが低下して、増感倍率Lが最大値=12倍に到達してもなお、平均レベルASAが十分な値とならないときには、図1253Eの破線で示されるように、制御回路19Bは、低照度側基準値LL以下で閾値LLe以上の照度範囲Sd内で露光時間を長くしてもよい。逆に、照度LXが高くなり、開口絞り111を最大に絞ってもF値を最も高くしても、平均レベルASAが大きすぎる場合には、図1253Eの破線で示されるように、制御回路19Bは、閾値UL以上で閾値ULe以下の照度範囲Se内で露光時間を短くしてもよい。このような露光時間の制御を実行することにより、図1253Eの点線で示されるように、下限LLeから上限ULeまでの照度範囲において、信号振幅の平均レベルASAを一定に保つことができる。ところで、増幅利得Gの上限値UGLは、映像信号処理回路15で検出されるノイズレベルに基づいて適正な値に設定することができる。このとき、照度LXが低下し、これに伴いCCD画像センサ12の出力のS/N比が低下する場合に増幅利得Gを増加させる必要がある状況が考慮される。具体的には、平均レベルASAの検出値に対するノイズレベルの検出値の比率が、許容上限値である所定の割合以下第1の所定ノイズ割合と呼ぶ。に達したときのプログラマブル利得増幅回路13Pの増幅利得Gの値を上限値UGLとして設定することができる。第1の所定ノイズ割合は、例えば、1/50と定められる。ノイズレベルの検出値は、例えば、フィルタリング処理により画素加算回路14の出力からノイズ成分を抽出し、全有効画素範囲のノイズ成分の絶対値の総和を全有効画素数で除算することで算出される。フィルタリング処理では、まず、画素加算回路14の出力信号からノイズ成分を低減させたノイズ低減信号を生成し、次に、画素加算回路14の出力信号からノイズ低減信号を減算することで画素加算回路14の出力信号からノイズ成分を抽出することができる。用途によって被写体画像の視認にあたり許容できるノイズレベルは異なるため、第1の所定ノイズ割合は、S/N比を重視するか、画像解像度を重視するか等、撮像装置2の用途に応じて定められる。制御回路19Bは、プログラマブル利得増幅回路13Pに設定される増幅利得Gと、映像信号処理回路15から制御回路19Bへ供給されるノイズレベルの検出値とを監視しつつ増幅利得Gの上限値UGLをダイナミックに動的に決定してプログラマブル利得増幅回路13P及び画素加算回路14を制御してもよい。また、撮像装置2を工場から出荷する前に、平均レベルASAの検出値に対するノイズレベルの検出値の比率が第1の所定ノイズ割合に達したときの増幅利得Gの値を測定し、この測定値を上限値UGLとして参照可能な形でメモリ図示せずに書き込むことができる。これにより、制御回路19Bは、このメモリに記憶された上限値UGLを参照し利用することができる。なお、上限値UGLのデータが書き込まれるメモリは、撮像装置2の電源を切断してもその記憶内容を保持することができる不揮発性メモリやバッテリーバックアップ型メモリ内蔵電池でバックアップされた揮発性メモリであればよい。ところで、増幅利得Gの下限値LGLも、映像信号処理回路15で検出されるノイズレベルに基づいて適正な値に設定することができる。具体的には、平均レベルASAの検出値に対するノイズレベルの検出値の比率が所定の割合以下第2の所定ノイズ割合と呼ぶ。を下回ったときのプログラマブル利得増幅回路13Pの増幅利得Gの値を下限値LGLとして設定することができる。第2の所定ノイズ割合は、上記第1の所定ノイズ割合例えば、1/50と増感倍率Lの設定値例えば、12倍とに基づいて決めることができる。例えば、第2の所定ノイズ割合は、1/200={1/50×1/12}の値と定めることができる。用途によって被写体画像の視認にあたり許容できるノイズレベルは異なるため、第2の所定ノイズ割合は、S/N比を重視するか、画像解像度を重視するか等、撮像装置2の用途に応じて定められる。制御回路19Bは、プログラマブル利得増幅回路13Pに設定される増幅利得Gと、映像信号処理回路15から制御回路19Bへ供給されるノイズレベルの検出値とを監視しつつ増幅利得Gの下限値LGLをダイナミックに動的に決定してプログラマブル利得増幅回路13P及び画素加算回路14を制御してもよい。また、撮像装置2を工場から出荷する前に、平均レベルASAの検出値に対するノイズレベルの検出値の比率が第2の所定ノイズ割合に達したときの増幅利得Gの値を測定し、この測定値を下限値LGLとして参照可能なメモリ図示せずに書き込むことができる。これにより、制御回路19Bは、このメモリに記憶された下限値LGLを参照し利用することができる。なお、下限値LGLが書き込まれるメモリは、撮像装置2の電源を切断してもその記憶内容を保持することができる不揮発性メモリやバッテリーバックアップ型メモリであればよい。以上に説明したように実施の形態2では、制御回路19Bは、画素加算回路14の出力信号に基づいて、露光制御パラメータ開口絞り111の絞り値、増幅利得G、電荷蓄積時間Tc及び増感倍率Lを動的に設定することができるので、撮影環境が変化しても、視認性の良好な画像を含む映像信号を生成することができる。例えば、制御回路19Bは、画像検波回路81から供給される被写体照度LXや平均レベルASAの検出値に応じて露光制御パラメータを動的に設定することができる。上述の通り、画素加算回路14は、画像解像度の劣化を最小限に抑制しつつ感度向上とS/N比の向上とを実現する。このため、画素加算回路14の出力信号に基づいて適正な自動露光制御を行うことができる。また、上述の通り、画素加算回路14は、画素加算処理の過程で増感倍率Lを用いた増感処理乗算処理を行う機能を有している。制御回路19Bは、撮影環境の変化に合わせて、絞り値、増幅利得G及び電荷蓄積時間Tcに加えて増感倍率Lをも動的に設定することができる。このため、撮像装置2は、撮影環境が変化しても、細かいシームレスな露出制御を行うことができる。これにより、画像の明るさの急変などの画質劣化を伴うことなく、視認性の良好な画像を生成することが可能である。また、増感倍率Lは、整数値に限らず、小数を含む値に設定され得るので、極めて細かい露出制御を行うことができる。また、図1253A~Eに例示されるように、制御回路19Bは、画像検波回路81から出力される被写体照度の換算値LXに応じて、増感倍率Lを含む露光制御パラメータを制御するので、低照度環境下でも適正な露光制御を行うことができる。絞り値の制御、増幅利得Gの制御、増感倍率Lの制御及び露光時間の制御を順番に切替えることで、視認性の良好な最適な明るさの画像を出力することができるという効果がある。実施の形態3.次に、本発明に係る実施の形態3について説明する。図1254は、実施の形態3の撮像装置3の概略構成を示すブロック図である。図1254において、実施の形態3の撮像装置3の構成は、測光部82が付加されている点と制御回路19の代わりに制御回路19Cが設けられている点とを除き、実施の形態1の撮像装置1の構成と同様であり、実施の形態1と同様な効果を奏するものである。測光部82は、CCD画像センサ12の撮像面あるいは撮像光学系11への入射光を測光して被写体照度を検出する機能を有する。測光部82は、照度センサ図示せずを有しており、この照度センサの取り付け及びその位置決めは、撮像光学系11の光軸に基づいて決められる。制御回路19Cは、実施の形態1の制御回路19の機能に加えて、測光部82から供給される被写体照度の検出値以下、照度と呼ぶ。に応じて露光制御パラメータを制御する機能を有している。具体的には、制御回路19Cは、照度に応じて、撮像光学系11の開口絞り111の絞り値と増幅利得Gと増感倍率Lとを個別に制御することができる。また、制御回路19Bは、照度に応じてタイミング発生回路17の動作を制御することによりCCD画像センサ12の電荷蓄積時間Tcすなわち露光時間を制御することができる。また、制御回路19Cは、実施の形態2の制御回路19Bと同様に、映像信号処理回路15から供給されたノイズレベルに応じた露光制御を行うことができる。制御回路19Cは、例えば、メモリ図示せずに保持された設定値テーブルあるいは演算回路を用いて、照度に対応する露光制御パラメータ開口絞り111の絞り値、増幅利得G、電荷蓄積時間Tc及び増感倍率Lの値を取得し、取得した値を用いた露光制御を行う。設定値テーブルは、複数の照度値と露光制御パラメータの値との対応関係が記録されたルックアップテーブルである。設定値テーブルには、例えば、図1253A~Dの対応関係を記録することができる。この場合には、例えば、照度が範囲Sa内のときは、制御回路19Cは、CCD画像センサ12の露光時間をフレームレートに基づく標準露光時間Trに設定し、プログラマブル利得増幅回路13Pの増幅利得Gを下限値LGLに設定し、画素加算回路14の増感倍率Lを1倍に設定することができる。このときに照度が次第に上昇すると、図1253Aの対応関係に従って、制御回路19Cは、絞り値を連続的又は段階的に上昇させる。絞り値が上限値最大絞り値に到達した後に照度がさらに上昇するとき、図1253Dの点線で示されるように、制御回路19Cは、CCD画像センサ12の露光時間を標準露光時間Trから短く制御することができる図1253Dの範囲Se。一方、照度が範囲Sa内のときに照度が次第に暗くなると、制御回路19Cは、図1253Aの対応関係に従って、絞り値を連続的又は段階的に低下させる。絞り値が全開値開放値に達した後に照度がさらに低下すると、制御回路19Cは、プログラマブル利得増幅回路13Pの増幅利得Gを下限値LGLから増加させる図1253Bの範囲Sb。増幅利得Gが上記の上限値UGLに達した後に照度がさらに低下すると、制御回路19Cは、増感倍率Lを1倍から上昇させる図1253Cの範囲Sc。増感倍率Lが12倍上限値に到達した後に照度がさらに低下すると、図1253Dの点線で示されるように、制御回路19Cは、露光時間を標準露光時間Trを長くする図1253Dの範囲Sd。以上の露光制御により、図1253Eに示されるように、下限LLeから上限ULeまでの照度範囲において、信号振幅の平均レベルASAを一定に保つことができる。以上に説明したように実施の形態3では、実施の形態2の場合と同様に、制御回路19Cは、照度の測定値に基づいて、露光制御パラメータ開口絞り111の絞り値、増幅利得G、電荷蓄積時間Tc及び増感倍率Lを動的に設定することができるので、撮影環境が変化しても、視認性の良好な画像を含む映像信号を生成することができる。また、画素加算回路14の出力信号に基づいて、低照度環境下でも適正な自動露光制御を行うことができる。また、増感倍率Lは、整数値に限らず、小数を含む値に設定され得るので、極めて細かい露出制御を行うことが可能である。また、実施の形態2の場合と同様に、制御回路19Cは、撮影環境の変化に合わせて、絞り値、増幅利得G及び電荷蓄積時間Tcに加えて増感倍率Lをも動的に設定することができる。このため、撮像装置3は、撮影環境が変化しても、細かいシームレスな露出制御を行うことができる。さらに、絞り値の制御、増幅利得Gの制御、増感倍率Lの制御及び露光時間の制御を順番に切替えることで、視認性の良好な最適な明るさの画像を含む映像信号を生成することができる。なお、上記実施の形態2及び3について、増感倍率Lを最大にしても信号振幅Gが十分でない場合に露光時間を長くする旨説明したが、これはフレームレートが変わらないようにすることを優先した結果である。フレームレートよりも解像度を重視する場合には、露光時間を長くする制御を先に行い、露光時間を例えば所定の値まで長くしても信号振幅が十分でない場合に増感倍率Lを大きくすることとしてもよい。また、増感倍率Gを大きくする制御と露光時間を長くする制御とを並行して行ってもよい。実施の形態1~3の変形例.以上、図面を参照して本発明に係る種々の実施の形態について述べたが、これらは本発明の例示であり、上記以外の様々な形態を採用することもできる。例えば、上記実施の形態1~3は、固体撮像素子の一例としてCCD画像センサ12を使用しているが、これに限定されるものではない。2次元イメージセンサであれば、CMOS画像センサなどのCCD画像センサ12以外のいかなる固体撮像素子を使用してもよい。図1255は、実施の形態1の変形例である撮像装置4の概略構成を示すブロック図である。この撮像装置4は、上記CCD画像センサ12及びフロントエンド部13に代えて、色フィルタアレイ121C及びCMOS素子122CからなるCMOS画像センサ12Cを有している。また、CCD画像センサ12としては、インターライントランスファーCCD撮像素子に限らず、フレームトランスファーCCD撮像素子であってもよく、フレームインターライントランスファーCCD撮像素子であってもよい。また、上記実施の形態では、画素加算回路14は、入力された撮像信号のうち有効画素領域内の画素についてのみ処理してもよいし、あるいは、有効画素領域の外側にある画素を用いて処理を行ってもよい。例えば、注目画素が有効画素領域の端に位置するとき、画素加算回路14は、有効画素領域外の画素に代えて有効画素領域内の画素を使用してもよいし、有効画素領域外の画素が存在する場合には、その有効画素領域外の画素を使用してよい。また、上記画素加算回路14は、FPGAField-ProgrammableGateArrayやASICApplicationSpecificIntegratedCircuitなどのLSILargescaleintegratedcircuitにより実現され得る。また、上記画素加算回路14の機能の全部または一部は、ハードウェア構成で実現されてもよいし、あるいは、マイクロプロセッサにより実行されるコンピュータプログラムで実現されてもよい。図1256は、当該機能の全部または一部をコンピュータプログラムで実現する場合の画像処理ユニット5の構成を概略的に示す図である。図1256の画像処理ユニット5は、CPUcentralprocessingunitを含むプロセッサ91、入出力インタフェース92、RAMrandomaccessmemory93、不揮発性メモリ94、記録媒体95及びバス90を備えている。記録媒体95としては、例えば、ハードディスク磁気ディスク、光ディスクまたはフラッシュメモリが挙げられる。プロセッサ91は、不揮発性メモリ94または記録媒体95からコンピュータプログラムをロードし実行することによって画素加算回路14の機能を実現することができる。上記撮像装置1~4は、例えば、監視カメラや車載カメラに組み込むことができる。特に、比較的暗い場所を撮像する監視カメラとして上記撮像装置1~4が使用される場合には、暗所においても良好な視認性を得ることができ、高感度を実現することができる。近年、固体撮像素子の高画素数化に伴い、画素サイズの微細化が進んでおり、画素あたりの集光量が減少することによる感度の低下が課題となっているが、上記撮像装置1~4は、このような課題を解決し得る構成を有している。"