"複数の誘電体層が積層された積層体と、前記複数の誘電体層に設けられた複数の第1導電パターンが、前記積層体の積層方向に重畳して形成された第1インダクタと、前記複数の誘電体層に設けられた第2導電パターンが、前記積層方向に重畳して形成された第2インダクタと、前記複数の誘電体層に設けられた第3導電パターンが、前記積層方向に重畳して形成された第3インダクタと、を備え、前記第1インダクタは、前記第2インダクタに対し直列に接続され、前記第3インダクタは、前記第1インダクタ、前記第2インダクタの接続点と、グランド電位との間に接続され、前記第1導電パターン、前記第2導電パターン及び前記第3導電パターンは、それぞれ同一の前記複数の誘電体層に設けられている、フィルタ回路。前記第1導電パターン及び前記第2導電パターンは、同じ形状、かつ、同じパターン幅を有している、請求項1に記載のフィルタ回路。前記第1インダクタ、前記第2インダクタ及び前記第3インダクタは、磁束方向が同じとなるように形成されている、請求項1又は2に記載のフィルタ回路。しかしながら、各誘電体層を積層して積層体を製造する際に、誘電体層間に積みずれが生じることがあるため、特許文献1において、インダクタL11,L12,L13のインダクタンスがそれぞれ変化するおそれがある。例えば、積層体の上層部分にインダクタL11を形成し、下層部分にインダクタL12を形成するような場合、上層部分に積層ずれが生じると、インダクタL11のインダクタンスだけが変動する。このため、インダクタL11,L12、L13のインダクタンスの比率が変動し、所望のフィルタ特性から大きくずれるおそれがある。また、インダクタL11,L12、L13間の距離がずれることで相互インダクタンスが変動し、それがフィルタ特性に影響を及ぼすおそれがある。そこで、本発明の目的は、誘電体層間に積層ずれが生じた場合に及ぼすフィルタ特性への影響を抑制することができるフィルタ回路を提供することにある。本発明に係るフィルタ回路は、複数の誘電体層が積層された積層体と、前記複数の誘電体層に設けられた複数の第1導電パターンが、前記積層体の積層方向に重畳して形成された第1インダクタと、前記複数の誘電体層に設けられた第2導電パターンが、前記積層方向に重畳して形成された第2インダクタと、前記複数の誘電体層に設けられた第3導電パターンが、前記積層方向に重畳して形成された第3インダクタと、を備え、前記第1インダクタは、前記第2インダクタに対し直列に接続され、前記第3インダクタは、前記第1インダクタ、前記第2インダクタの接続点と、グランド電位との間に接続され、前記第1導電パターン、前記第2導電パターン及び前記第3導電パターンは、それぞれ同一の前記複数の誘電体層に設けられている。この構成では、T型に接続されている第1インダクタ、第2インダクタ及び第3インダクタそれぞれを形成する第1、第2及び第3導電パターンは、それぞれ同じ複数の誘電体層に設けられている。このため、誘電体層間に積層ずれが生じた場合、積層方向に重畳する第1、第2及び第3導電パターンはそれぞれ同じようにずれる。この結果、誘電体層間に積層ずれが生じた場合、第1インダクタ、第2インダクタ及び第3インダクタのインダクタンスは変動するが、それぞれ同じ割合で変動する。例えば、第1インダクタのインダクタンスが変動し、他の第2及び第3インダクタのインダクタンスが変動しない場合、T型のインダクタを含むフィルタ特性に及ぼす影響は大きいが、本発明のように、第1インダクタ、第2インダクタ及び第3インダクタのインダクタンスが同じ割合で変動する構成とすることで、フィルタ特性に及ぼす影響を抑制できる。また、第1インダクタ、第2インダクタ及び第3インダクタを同じ誘電体層に形成することで、各インダクタ間の距離がずれることがなく、相互インダクタンスが変動せず、回路特性に及ぼす影響を抑制できる。本発明に係るフィルタ回路において、前記第1導電パターン及び前記第2導電パターンは、同じ形状、かつ、同じパターン幅を有している構成が好ましい。この構成では、第1及び第2導電パターンを同じ形状等にすることで、積層ずれが生じた場合に、第1及び第2導電パターンそれぞれのずれ量を略同じにでき、その結果、第1インダクタ及び第2インダクタのインダクタンスを略同じ割合で変動するようにできる。本発明に係るフィルタ回路は、前記第1インダクタ、前記第2インダクタ及び前記第3インダクタは、磁束方向が同じとなるように形成されている。この構成では、第1、第2及び第3インダクタの磁束を同じ方向とすることで、互いの磁束が相殺することで磁束密度が減少し、第1、第2及び第3インダクタのインダクタンスに影響を及ぼすおそれを抑制できる。また、磁束方向を同じにすることで、各インダクタ間の結合によるインダクタンスの変動を防ぐことができる。本発明によれば、積層ずれが生じた場合でも、第1インダクタ、第2インダクタ及び第3インダクタのインダクタンスが同じ割合で変動するため、フィルタ回路のフィルタ特性に及ぼす影響を抑制できる。以下、本発明に係るフィルタ回路の好適な実施形態について図面を参照して説明する。以下に説明する実施形態では、本発明に係るフィルタ回路を、帯域通過特性を有するバンドパスフィルタ以下、BPFというとして説明する。図2は本実施形態に係るBPFの概略的な等価回路を示す図である。本実施形態に係るBPF1は、複数の誘電体層が積層されてなる積層体を有しており、誘電体層には電極パターン導電パターンが形成されている。以下に説明する入出力端子、グランド電位、インダクタ、キャパシタ及び信号ライン等は、この電極パターンにより形成されている。BPF1は、高周波信号を入出力する入力端子P1及び出力端子P2を備えている。入力端子P1及び出力端子P2間を接続する信号ラインには、キャパシタC1、インダクタL1第1インダクタ、インダクタL2第2インダクタ及びキャパシタC4が直列接続されている。キャパシタC1及びインダクタL1の接続点は、キャパシタC2を介してグランド電位に接続している。インダクタL1及びインダクタL2の接続点は、インダクタL3第3インダクタを介してグランド電位に接続している。また、インダクタL2及びキャパシタC4の接続点は、キャパシタC3を介してグランド電位に接続している。なお、キャパシタC1,C2,C3,C4のキャパシタンス及びインダクタL1,L2,L3のインダクタンスそれぞれは、BPF1が所望の周波数帯域を通過するよう設定されている。図3はBPF1を実現する積層体の誘電体層を示す図である。なお、図3では、図2のインダクタL1,L2,L3を形成する電極パターンのみを示し、図2に示すキャパシタ等の他の素子を構成する電極パターン、及び他の誘電体層等は省略している。また、インダクタL1,L2,L3で構成された回路をT型回路という。積層体の一の誘電体層PL1には、一の方向に沿って、略直線状の線状電極パターン101が形成されている。この線状電極パターン101の両端は、線状電極パターン101に対して略直角に折れ曲がり、さらに略直角に内側に折れ曲がった形状となっている。この折れ曲がった形状の電極パターン101A,101Bが、インダクタL1,L2それぞれの一部を構成している。また、線状電極パターン101の略中央には、電極パターン101Bと同様の形状となっている電極パターン101Cが形成されている。この電極パターン101CがインダクタL3の一部を構成している。なお、誘電体層PL1は、BPF1を形成する積層体の表面層であってもよいし、中間層であってもよい。誘電体層PL1に隣接する誘電体層PL2には、インダクタL1,L2,L3それぞれの一部を構成する開ループ状の電極パターン102A,102B,102Cが形成されている。電極パターン102Aと電極パターン102Bは互いに線対称の形状となっている。また、誘電体層PL2に隣接する誘電体層PL3には、インダクタL1,L2,L3それぞれの一部を構成する電極パターン103A,103B,103Cが形成されている。電極パターン103A,103Bは線対称となる形状となっている。さらに、電極パターン103Aは入力端子P1へ接続され、電極パターン103Bは出力端子P2へ接続され、電極パターン103Cはグランド電位GNDへ接続されている。電極パターン101A,102A,103Aは、ビアホール導体を介して導通しており、積層方向に重畳してインダクタL1を形成している。電極パターン101C,102C,103Cは、ビアホール導体を介して導通しており、積層方向に重畳してインダクタL2を形成している。電極パターン101B,102B,103Bは、ビアホール導体を介して導通しており、積層方向に重畳してインダクタL3を形成している。ここで、誘電体層PL3側から見て、インダクタL1は反時計まわりに旋回しながら、誘電体層PL1から誘電体層PL3まで進む螺旋形状をなし、インダクタL2,L3は時計回りに旋回しながら誘電体層PL1からPL3まで進む螺旋形状をなしている。このように形成されたインダクタL1,L2,L3においては、入力端子P1から高周波信号が入力された際、インダクタL1,L2,L3で発生する磁束の向きはそれぞれ同方向となっている。インダクタL1,L2,L3は互いに近傍に形成されていることから、磁束方向を同じにすることで、各インダクタL1,L2,L3の磁束が互いに相殺し合って磁束密度が小さくなることで生じるインダクタンスの変動を抑制できる。また、磁束方向を同じとすることで、電磁結合によるインダクタンスの変動を抑制できる。また、誘電体層PL1,PL2,PL3に設けられている電極パターン101A,102A,103Aと、電極パターン101B,102B,103Bとは、それぞれのパターン幅及びパターン長が同じとなるよう設けられている。より具体的には、電極パターン101Aと電極パターン101Bとは、互いに線対称となる開ループ状の図形を有し、パターン幅及びループ径が同じとなっている。同様に、電極パターン102Aと電極パターン102B、並びに、電極パターン103A及び電極パターン103Bそれぞれは、互いに線対称となる開ループ状の図形を有し、パターン幅及びループ径が同じとなっている。また、インダクタL1,L2,L3を形成する各電極パターンが、同じ誘電体層PL1,PL2,PL3に設けられていることから、誘電体層PL1,PL2,PL3間の積層ずれが生じた場合であっても、各インダクタL1,L2,L3のインダクタンスは、それぞれが同じ割合で変動するようになる。一方で、例えば、誘電体層PL1,PL2,PL3にインダクタL1が形成され、誘電体層PL1,PL2,PL3以外の誘電体層にインダクタL2,L3が形成されている場合、誘電体層PL1,PL2,PL3間のみに積層ずれが生じると、インダクタL1のインダクタンスのみが変動し、インダクタL2,L3のインダクタンスは変動しない。すなわち、インダクタL1,L2,L3のそれぞれのインダクタンスの比率が変動し、フィルタ特性の変動が大きくなる。従って、T型回路の各インダクタL1,L2,L3のインダクタンスの変動する割合を略同じにすることで、BPF1のフィルタ特性に与える影響を小さくすることができる。以下に、積層ずれとBPF1のフィルタ特性との関係について説明する。図4は、本実施形態に係るBPF1の周波数特性例を示す図である。図4Aは積層ずれがない場合、図4Bは積層ずれが生じ、各インダクタL1,L2,L3のインダクタンスが、積層ずれがない場合に比べ約20大きくなった場合、図4Cは積層ずれが生じ、各インダクタL1,L2,L3のインダクタンスが約20小さくなった場合の周波数特性をそれぞれ示す。また、図5は、図4との比較のための図であって、インダクタL1,L2,L3をそれぞれ異なる誘電体層に形成したBPFの周波数特性例を示す図である。図5のBPFの場合、誘電体層PL1,PL2、PL3にインダクタL1が形成され、誘電体層PL1,PL2、PL3とは異なる誘電体層にインダクタL2,L3が形成される。図5ではインダクタL1のインダクタンスが20大きくなり、インダクタL2,L3のインダクタンスが20小さくなった場合の周波数特性を示す。なお、図4及び図5では、積層ずれによる図2に示すキャパシタC1,C2,C3,C4のキャパシタンスの変動は考慮しないものとする。図4及び図5において、入力端子P1から入力された信号レベルに対する出力端子P2から出力される信号レベルの周波数特性周波数減衰特性を示す。図4Bおよび図4Cは図4Aと比較して、通過帯域の中心周波数が変動しても、周波数減衰特性の波形は同じ形状を維持している。すなわち、本実施形態に係るBPF1の場合、積層ずれが生じた場合であっても、帯域内外の減衰レベルは維持され、BPF1の周波数減衰特性に及ぼす影響が小さい。これは、各インダクタL1,L2,L3のインダクタンスがそれぞれ同じ割合で変動し、インダクタンスのバランスが保たれているためである。これに対し、図5は、図4と比較して、周波数減衰特性の波形の形状が大きく異なっている。特に通過帯域内の減衰レベルが大きくなっている。これは、異なる誘電体層にインダクタL1,L2,L3を形成した場合、各インダクタL1,L2,L3のインダクタンスがそれぞれ異なる割合で変動するため、インダクタンスの変動値が同じであっても、BPFの周波数特性に及ぼす影響が大きくなる。なお、本発明に係るフィルタ回路の具体的構成などは、適宜設計変更可能であり、上述の実施形態に記載された作用及び効果は、本発明から生じる最も好適な作用及び効果を列挙したに過ぎず、本発明による作用及び効果は、上述の実施形態に記載されたものに限定されるものではない。例えば、上述の実施形態では、BPFを例に挙げて説明しているが、本発明に係るフィルタ回路をローパスフィルタ又はハイパスフィルタとしてもよい。また、T型回路の各インダクタL1,L2,L3は、三つの誘電体層PL1,PL2,PL3に形成しているが、三つ以上の誘電体層に形成されてもよいし、二つ又は三つ以上の誘電体層に形成されてもよい。"