光電変換素子を含む複数の単位画素が行列状に2次元配置された画素アレイ部と、前記画素アレイ部の第1の列に属する単位画素から信号を読み出す第1の列信号線と、前記画素アレイ部の第2の列に属する単位画素から信号を読み出す第2の列信号線と、前記第1の列信号線と前記第2の列信号線を短絡するスイッチと、前記画素アレイ部の各単位画素を行毎に選択する行走査手段と、クロック信号に基づいて第1の参照信号および第2の参照信号を生成する参照信号生成回路と、前記行走査手段によって選択された行の前記第1の列に属する単位画素から前記第1の列信号線を介して出力される第1のアナログ信号と、前記第1の参照信号とを比較する第1の比較器と、前記第1の比較器の、比較開始から比較器の出力が反転するまでの時間をカウントする第1のカウンタと、前記行走査手段によって選択された行の前記第2の列に属する単位画素から前記第2の列信号線を介して出力される第2のアナログ信号と、前記第2の参照信号とを比較する第2の比較器と、前記第2の比較器の、比較開始から比較器の出力が反転するまでの時間をカウントする第2のカウンタとを備え、前記第1の参照信号と前記第2の参照信号とは、前記第1の比較器および前記第2の比較器の比較動作中における単位時間あたりの電圧変化量が実質的に同一であり、前記第1の比較器が比較を開始した後所定の時間が経過してから、前記第2の比較器が比較を開始することを特徴とする固体撮像装置。前記参照信号生成回路は、前記クロック信号に基づいて階段状または傾斜状に時間変化するランプ波を出力するランプ波発生回路と、前記ランプ波発生回路の出力に基づいて、前記第1の参照信号と、前記第1の参照信号を前記所定の時間分遅延させた前記第2の参照信号とを生成する遅延制御回路とを備えることを特徴とする請求項1に記載の固体撮像装置。前記第1のカウンタのカウント結果を保持する第1のデジタルメモリと、前記第2のカウンタのカウント結果を保持する第2のデジタルメモリと、前記第1のデジタルメモリおよび前記第2のデジタルメモリに接続された論理回路とを更に備え、前記第1のカウンタのカウント結果と前記第2のカウンタのカウント結果とは、前記論理回路において平均演算処理されることを特徴とする請求項2に記載の固体撮像装置。前記比較動作中において、前記スイッチはオンしており、前記第1の列信号線と前記第2の列信号線は短絡されていることを特徴とする請求項3に記載の固体撮像装置。前記遅延制御回路は、前記ランプ発生回路の出力と第1の容量素子を介して接続された第1のバッファ回路と、前記ランプ発生回路の出力と第2の容量素子を介して接続された第2のバッファ回路と、前記第1のバッファ回路の入力端子を所定の電圧で初期化するための第1の初期化回路と、前記第2のバッファ回路の入力端子を前記所定の電圧で初期化するための第2の初期化回路と、前記第2のバッファ回路の入力端子を前記所定の電圧に固定する時差制御回路とを備え、前記ランプ波発生回路が前記ランプ波を出力する前の定常状態において前記初期化回路が前記第1のバッファ回路および前記第2のバッファ回路の入力端子を所定の電圧で初期化し、前記ランプ波発生回路が前記ランプ波を出力開始してから、前記時差制御回路は、前記所定の時間だけ前記第2のバッファ回路の入力端子を前記所定の電圧に固定することを特徴とする請求項2に記載の固体撮像装置。前記遅延制御回路は、前記ランプ波発生回路の出力端子と、前記第1の初期化回路と、前記第1のバッファ回路の入力端子とに接続された第1の減衰器と、前記ランプ波発生回路の出力端子と、前記第2の初期化回路と、前記第2のバッファ回路の入力端子とに接続された第2の減衰器とを更に備えることを特徴とする請求項5に記載の固体撮像装置。前記第1の減衰器および第2の減衰器は、容量値の異なる2種類の容量素子を有することを特徴とする請求項6に記載の固体撮像装置。光電変換素子を含む複数の単位画素が行列状に2次元配置された画素アレイ部と、前記画素アレイ部の第1の列に属する単位画素から信号を読み出す第1の列信号線と、前記画素アレイ部の第2の列に属する単位画素から信号を読み出す第2の列信号線と、前記第1の列信号線と前記第2の列信号線を短絡するスイッチと、前記画素アレイ部の各単位画素を行毎に選択する行走査手段と、クロック信号に基づいて第1の参照信号および第2の参照信号を生成する参照信号生成回路と、前記行走査手段によって選択された行の前記第1の列に属する単位画素から前記第1の列信号線を介して出力される第1のアナログ信号と、前記第1の参照信号とを比較する第1の比較器と、前記第1の比較器の、比較開始から比較器の出力が反転するまでの時間をカウントする第1のカウンタと、前記行走査手段によって選択された行の前記第2の列に属する単位画素から前記第2の列信号線を介して出力される第2のアナログ信号と、前記第2の参照信号とを比較する第2の比較器と、前記第2の比較器の、比較開始から比較器の出力が反転するまでの時間をカウントする第2のカウンタとを備え、前記第1の参照信号と前記第2の参照信号とは、前記第1の比較器および前記第2の比較器の比較動作中における単位時間あたりの電圧変化量が実質的に同一な階段状または傾斜状に時間変化する信号であり、前記第1の参照信号が時間変化を開始した後所定の時間が経過してから、前記第2の参照信号が時間変化を開始することを特徴とする固体撮像装置。前記参照信号生成回路は、前記クロック信号に基づいて階段状または傾斜状に時間変化するランプ波を出力するランプ波発生回路と、前記ランプ波発生回路の出力に基づいて、前記第1の参照信号と、前記第1の参照信号を前記所定の時間分遅延させた前記第2の参照信号とを生成する遅延制御回路とを備えることを特徴とする請求項8に記載の固体撮像装置。前記第1のカウンタのカウント結果を保持する第1のデジタルメモリと、前記第2のカウンタのカウント結果を保持する第2のデジタルメモリと、前記第1のデジタルメモリおよび前記第2のデジタルメモリに接続された論理回路とを更に備え、前記第1のカウンタのカウント結果と前記第2のカウンタのカウント結果とは、前記論理回路において平均演算処理されることを特徴とする請求項9に記載の固体撮像装置。前記比較動作中において、前記スイッチはオンしており、前記第1の列信号線と前記第2の列信号線は短絡されていることを特徴とする請求項10に記載の固体撮像装置。前記遅延制御回路は、前記ランプ発生回路の出力と第1の容量素子を介して接続された第1のバッファ回路と、前記ランプ発生回路の出力と第2の容量素子を介して接続された第2のバッファ回路と、前記第1のバッファ回路の入力端子を所定の電圧で初期化するための第1の初期化回路と、前記第2のバッファ回路の入力端子を前記所定の電圧で初期化するための第2の初期化回路と、前記第2のバッファ回路の入力端子を前記所定の電圧に固定する時差制御回路とを備え、前記ランプ波発生回路が前記ランプ波を出力する前の定常状態において前記初期化回路が前記第1のバッファ回路および前記第2のバッファ回路の入力端子を所定の電圧で初期化し、前記ランプ波発生回路が前記ランプ波を出力開始してから、前記時差制御回路は、前記所定の時間だけ前記第2のバッファ回路の入力端子を前記所定の電圧に固定することを特徴とする請求項9に記載の固体撮像装置。前記遅延制御回路は、前記ランプ波発生回路の出力端子と、前記第1の初期化回路と、前記第1のバッファ回路の入力端子とに接続された第1の減衰器と、前記ランプ波発生回路の出力端子と、前記第2の初期化回路と、前記第2のバッファ回路の入力端子とに接続された第2の減衰器とを更に備えることを特徴とする請求項12に記載の固体撮像装置。前記第1の減衰器および第2の減衰器は、容量値の異なる2種類の容量素子を有することを特徴とする請求項13に記載の固体撮像装置。請求項1~請求項14のいずれかに記載の固体撮像装置を有するカメラ。ところで動画においては、1秒間に出画する枚数フレームレートや1枚あたりの画素数を多くするほど、動きの滑らかな精細な高速動画撮影が可能になるが、高画素の固体撮像装置においては例えば静止画撮像時の全画素のデータを高フレームレートで処理することは、後段の画像処理LSIの処理スピードの限界から現状では実現できていない。そこで、縦横に隣接した同色複数画素の読み出し信号の混合を行うことで、1フレームあたりのデータ量を軽くし高速動画撮影を実現する手段が一般的にとられている。複数画素混合を行う場合、例えば水平2画素、垂直2画素の4画素混合の場合、ランダムノイズについては正規分布に従って理論的に1/√4に削減される。しかし、実際の画像ノイズとしては、ランダムな横線ノイズが発生してしまう。これは、列並列ADC方式が、行単位の画素読み出し信号を同時に共通の参照信号と比較する動作を行うために、1ライン前のAD変換時の参照信号に乗っているノイズとの差分が垂直方向で平均化されないことによると考えられる。また、水平方向の画素混合に着目すると、参照信号のノイズは、列並列ADCの動作原理により時間的に相関を持っているため、水平方向の画素混合による参照信号のノイズ抑制効果は低いと考えられる。つまり水平方向の2画素混合ではランダムノイズは1/√2に削減されるが、参照信号のノイズは削減されず、相対的なノイズ量の差が画像の横線として見え易い状況となってしまう。ところが、特許文献1に記載の方法では、複数回のAD変換によるランダムノイズの削減効果は認められる一方、上記のような画素混合の場合のランダムノイズに関する横線ノイズ成分の抑制という観点においては、複数回のAD変換のそれぞれの分解能は1/2以下に落とされているため、AD変換の量子化ノイズは本来よりも大きくなっており、量子化ノイズよりも小さなランダムノイズ成分についての抑制効果は不十分であると考えられる。そのため、量子化ノイズを出来るだけ下げてランダムノイズを抑制する手段は横線ノイズ対策として必要である。そこで本発明は、動画撮像時におけるランダムノイズと横線ノイズとの相対的な差を軽減することを主たる目的としたもので、静止画、動画の両方において、横線ノイズを抑制した良好な画質を実現可能な固体撮像装置を提供するものである。上記課題を解決するため、本発明に係る固体撮像装置は、光電変換素子を含む複数の単位画素が行列状に2次元配置された画素アレイ部と、前記画素アレイ部の第1の列に属する単位画素から信号を読み出す第1の列信号線と、前記画素アレイ部の第2の列に属する単位画素から信号を読み出す第2の列信号線と、前記第1の列信号線と前記第2の列信号線を短絡するスイッチと、前記画素アレイ部の各単位画素を行毎に選択する行走査手段と、クロック信号に基づいて第1の参照信号および第2の参照信号を生成する参照信号生成回路と、前記行走査手段によって選択された行の前記第1の列に属する単位画素から前記第1の列信号線を介して出力される第1のアナログ信号と、前記第1の参照信号とを比較する第1の比較器と、前記第1の比較器の、比較開始から比較器の出力が反転するまでの時間をカウントする第1のカウンタと、前記行走査手段によって選択された行の前記第2の列に属する単位画素から前記第2の列信号線を介して出力される第2のアナログ信号と、前記第2の参照信号とを比較する第2の比較器と、前記第2の比較器の、比較開始から比較器の出力が反転するまでの時間をカウントする第2のカウンタとを備え、前記第1の参照信号と前記第2の参照信号とは、前記第1の比較器および前記第2の比較器の比較動作中における単位時間あたりの電圧変化量が実質的に同一であり、前記第1の比較器が比較を開始した後所定の時間が経過してから、前記第2の比較器が比較を開始することを特徴とする。または、本発明に係る固体撮像装置は、光電変換素子を含む複数の単位画素が行列状に2次元配置された画素アレイ部と、前記画素アレイ部の第1の列に属する単位画素から信号を読み出す第1の列信号線と、前記画素アレイ部の第2の列に属する単位画素から信号を読み出す第2の列信号線と、前記第1の列信号線と前記第2の列信号線を短絡するスイッチと、前記画素アレイ部の各単位画素を行毎に選択する行走査手段と、クロック信号に基づいて第1の参照信号および第2の参照信号を生成する参照信号生成回路と、前記行走査手段によって選択された行の前記第1の列に属する単位画素から前記第1の列信号線を介して出力される第1のアナログ信号と、前記第1の参照信号とを比較する第1の比較器と、前記第1の比較器の、比較開始から比較器の出力が反転するまでの時間をカウントする第1のカウンタと、前記行走査手段によって選択された行の前記第2の列に属する単位画素から前記第2の列信号線を介して出力される第2のアナログ信号と、前記第2の参照信号とを比較する第2の比較器と、前記第2の比較器の、比較開始から比較器の出力が反転するまでの時間をカウントする第2のカウンタとを備え、前記第1の参照信号と前記第2の参照信号とは、前記第1の比較器および前記第2の比較器の比較動作中における単位時間あたりの電圧変化量が実質的に同一であり、前記第1の比較器が比較を開始した後所定の時間が経過してから、前記第2の比較器が比較を開始することを特徴とする。また、好ましくは、前記参照信号生成回路は、前記クロック信号に基づいて階段状または傾斜状に時間変化するランプ波を出力するランプ波発生回路と、前記ランプ波発生回路の出力に基づいて、前記第1の参照信号と、前記第1の参照信号を前記所定の時間分遅延させた前記第2の参照信号とを生成する遅延制御回路とを備えることを特徴とする。また、好ましくは、前記第1のカウンタのカウント結果を保持する第1のデジタルメモリと、前記第2のカウンタのカウント結果を保持する第2のデジタルメモリと、前記第1のデジタルメモリおよび前記第2のデジタルメモリに接続された論理回路とを更に備え、前記第1のカウンタのカウント結果と前記第2のカウンタのカウント結果とは、前記論理回路において平均演算処理されることを特徴とする。また、好ましくは、前記比較動作中において、前記スイッチはオンしており、前記第1の列信号線と前記第2の列信号線は短絡されていることを特徴とする。また、好ましくは、前記遅延制御回路は、前記ランプ発生回路の出力と第1の容量素子を介して接続された第1のバッファ回路と、前記ランプ発生回路の出力と第2の容量素子を介して接続された第2のバッファ回路と、前記第1のバッファ回路の入力端子を所定の電圧で初期化するための第1の初期化回路と、前記第2のバッファ回路の入力端子を前記所定の電圧で初期化するための第2の初期化回路と、前記第2のバッファ回路の入力端子を前記所定の電圧に固定する時差制御回路とを備え、前記ランプ波発生回路が前記ランプ波を出力する前の定常状態において前記初期化回路が前記第1のバッファ回路および前記第2のバッファ回路の入力端子を所定の電圧で初期化し、前記ランプ波発生回路が前記ランプ波を出力開始してから、前記時差制御回路は、前記所定の時間だけ前記第2のバッファ回路の入力端子を前記所定の電圧に固定することを特徴とする。また、好ましくは、前記遅延制御回路は、前記ランプ波発生回路の出力端子と、前記第1の初期化回路と、前記第1のバッファ回路の入力端子とに接続された第1の減衰器と、前記ランプ波発生回路の出力端子と、前記第2の初期化回路と、前記第2のバッファ回路の入力端子とに接続された第2の減衰器とを更に備えることを特徴とする。また、好ましくは、前記第1の減衰器および第2の減衰器は、容量値の異なる2種類の容量素子を有することを特徴とする。本発明の固体撮像素子によれば、AD変換時間の大幅な延長やチップ面積の増大を伴うことなく、動画撮影時のランダムノイズと横線ノイズの相対的な差を減らすことができ、画像に現れる横線ノイズを低減する効果を奏する。第1の実施形態本発明の第1の実施形態に係る固体撮像装置は、光電変換素子を含む複数の単位画素が行列状に2次元配置された画素アレイ部と、前記画素アレイ部の第1の列に属する単位画素から信号を読み出す第1の列信号線と、前記画素アレイ部の第2の列に属する単位画素から信号を読み出す第2の列信号線と、前記第1の列信号線と前記第2の列信号線を短絡するスイッチと、前記画素アレイ部の各単位画素を行毎に選択する行走査手段と、クロック信号に基づいて第1の参照信号および第2の参照信号を生成する参照信号生成回路と、前記行走査手段によって選択された行の前記第1の列に属する単位画素から前記第1の列信号線を介して出力される第1のアナログ信号と、前記第1の参照信号とを比較する第1の比較器と、前記第1の比較器の、比較開始から比較器の出力が反転するまでの時間をカウントする第1のカウンタと、前記行走査手段によって選択された行の前記第2の列に属する単位画素から前記第2の列信号線を介して出力される第2のアナログ信号と、前記第2の参照信号とを比較する第2の比較器と、前記第2の比較器の、比較開始から比較器の出力が反転するまでの時間をカウントする第2のカウンタとを備え、前記第1の参照信号と前記第2の参照信号とは、前記第1の比較器および前記第2の比較器の比較動作中における単位時間あたりの電圧変化量が実質的に同一であり、前記第1の比較器が比較を開始した後所定の時間が経過してから、前記第2の比較器が比較を開始することを特徴とするものである。以下、図面を参照しながら、本発明の第1の実施形態に係る固体撮像装置およびその駆動方法について説明する。図1は、本発明の第1の実施形態に係る固体撮像装置を示した構造平面図である。固体撮像装置1は、複数の単位画素3が行および列に配列された画素アレイ2と、画素アレイ2の外部に設けられて、垂直列ごとに配置された比較器4、カウンタ5、デジタルメモリ6と、比較器4にAD変換用の参照信号R1、R2を供給する参照信号生成回路7と、論理回路8とを備えている。ここで、本発明の第1の実施形態に係る参照信号生成回路7は、ランプ波発生回路7aと、遅延制御回路7bとを備えている。また、列アドレスや列走査を制御する水平走査回路列走査回路ともいう9と、行アドレスや行走査を制御する垂直走査回路行走査回路ともいう10と、タイミング制御部11とを備えている。タイミング制御部11は、端子12aを介してマスタークロックMCLKを、端子12bを介して外部システム12からタイミング設定データを受け取り、種々の内部クロックを生成し水平走査回路9や垂直走査回路10などを制御する。図2は、単位画素3の回路構成の一例を示した図である。各単位画素3は、光電変換により入射光量に応じた電荷を発生するフォトダイオードPD1と、フォトダイオードPD1で発生した電荷を電荷蓄積部FDに転送する読み出しトランジスタT10と、電荷蓄積部FDをリセットするリセットトランジスタT11と、電荷蓄積部FDに蓄積された電荷量に応じた電圧を出力する増幅トランジスタT12と、増幅トランジスタから出力された信号を垂直信号線列信号線ともいうH1、H2、、Hnへと出力する選択トランジスタT13とを備えている。水平信号線行制御線ともいうV1~Vmのそれぞれは、リセット信号線ΦRSと、読み出し信号線ΦTRと、選択信号線ΦSELとを備えている。各単位画素3は、水平信号線V1~Vmからの信号を介して垂直走査回路10により制御され、画素信号を対応する列の比較器4に伝達する垂直信号線H1、H2、、Hnと接続される。各単位画素3からの画素信号は、対応する列の垂直信号線H1、H2、、Hnを経由して、比較器4に入力される。比較器4は、入力されたアナログの画素信号と参照信号生成回路7で生成される参照信号R1またはR2とを比較する。カウンタ5は比較器4の比較処理が完了するまでの時間をカウントし、デジタルメモリ6はカウンタ5のカウント結果を保持する。この一連の動作によりAD変換機能を実現している。比較器4の一方の入力端子には、他の比較器4の一方の入力端子と共通に、参照信号生成回路7で生成される階段状実際には配線負荷などによる鈍りで傾斜状となるものも含めるの参照信号R1またはR2が入力され、他方の入力端子には、それぞれ対応する垂直信号線H1、H2、Hnが接続され、画素アレイ2から画素信号電圧が個々に入力される。比較器4の出力信号はカウンタ5に供給される。カウンタ5では、比較器4が参照信号R1またはR2と画素信号電圧との比較を開始すると同時にクロックCLK1でのカウント計数を開始し、垂直信号線H1、H2、Hnを介して入力されたアナログの画素信号と参照信号R1またはR2との比較一致によって比較器4からパルス信号が得られるまでカウントすることでAD変換を行う。また、この際、AD変換とともに、垂直信号線H1、H2、Hnを介して入力されたアナログ電圧の画素信号に対して、画素リセット直後のリセット成分Vrstノイズを含むと真の受光光量に応じた信号成分を含むデータ成分リセット成分Vrst信号成分Vsigとの差分をとる処理を行う。例えば、リセット成分Vrstに対するカウントの際には、カウンタ5はダウンカウントを行いカウント後の値を保持する。続くデータ成分リセット成分Vrst信号成分Vsigに対するカウントの際には、カウンタ5は保持された値を基点としてアップカウントを行う。アップカウント終了時の値は信号成分Vsigに対応するものとなる。これによって、AD変換の列間の誤差要因となる各列のクロックスキューやカウンタディレイ等のばらつきを排除して、真の信号レベルVsigのみを取り出すことが可能になる。つまり、デジタルCDSが可能となる。このAD変換でデジタル化された画素データは、水平走査回路9からの水平選択信号によって順次転送され、論理回路8を経由して出力される。ここで、図1では画素のカラーフィルタ配列として、2行2列の4画素1組で繰り返すベイヤー配列、動画撮影時の混合画素数としては、縦横同色2画素混合の場合を示している。動画撮影時の画素混合では、同一行の同色画素の混合を行うために、本実施形態の固体撮像装置1は、1列おきに垂直信号線H1、H2、Hnを短絡するスイッチSW1、SW2を有している。垂直信号線H1と垂直信号線H3との接続を制御するSW1、垂直信号線H2と垂直信号線H4との接続を制御するSW2と同様のスイッチ接続が、H5~H8、H9~H12においても施されている図示しない。なお、3画素以上の混合についても一般化でき、混合画素数nに対しては、垂直信号線H1~H2nにおいて、H2m-1とH2m1間にSW2m-1を、H2mとH2m2間にSW2mを接続しただし1≦m<nの整数、H1~H2n間と同様のスイッチ接続が、H2n×k1~H2n×k1ただし1≦kの整数においても施されることになる。論理回路8は、前記スイッチSW1、SW2の制御と連動して内部の処理を切り替えるようになっており、例えば制御信号S5が画素混合を示す値の場合は、デジタルメモリから送られてくるAD変換結果に対して混合画素単位毎に同色同士の平均化演算を行い、制御信号S5が画素混合を示さない値の場合はそのままで順次出力する動作を行う。ここで、本実施形態の固体撮像装置1によるノイズ削減効果について説明する。参照信号R1とR2とは、比較動作中における単位時間あたりの電圧変化量が実質的に同一である階段状または傾斜状に時間変化するランプ波であり、画素混合を行なわない静止画撮像時の参照信号R1とR2とは同じ時間から変化を開始するランプ波である。これに対し、画素混合を行なう動画撮像時は、参照信号R1とR2とは所定の時差を持ったランプ波に切り替わり、水平方向に隣接する同色画素列例えばH1とH3に対応する比較器4が所定の時差を持った参照信号R1とR2を参照するように接続されている。この構成によって、動画撮像時に垂直信号線間例えばH1とH3間を短絡するスイッチSW1がオンすることによる水平方向の画素混合後の画素信号は、それぞれの垂直信号線に対応する2個の比較器4において参照信号R1またはR2との比較が所定の時差を持って行われることになる。前述の通り、画素混合によってランダムノイズは1/√2倍に低減される。更に、2個の比較器4より2回分のAD変換結果が得られるので、論理回路8による平均化処理によって参照信号のノイズを1/√2に抑制する効果も得られる。つまり、画素混合によって抑制されるランダムノイズと、2回分のAD変換結果により抑制される参照電圧のノイズとの相対的なレベル差が軽減され、動画において横線ノイズを目立たなくすることが可能になる。なお、以上に述べたノイズ抑制効果を得るためには、参照信号の分解能は、AD変換の分解能と同等以上でなければならない。本発明が課題としている横線ノイズ成分は、ランダムノイズよりも小信号であるため、分解能が粗いと横線ノイズ成分はAD変換の量子化ノイズに埋もれてしまい、AD変換結果の平均化効果が十分に得られないためである。したがって、高速化のために、参照電圧の分解能を下げてランプ波のスイープ時間を短縮する構成においては本発明の効果を得ることができない。図3は、本発明の第1の実施形態に係る参照信号生成回路7の具体的な回路構成例を説明するための図面である。前述の通り、参照信号生成回路7は、ランプ波発生回路7a、遅延制御回路7bを備える。ランプ波発生回路7aは、クロックCLK2に同期して所定の電圧ステップで階段状または傾斜状に時間変化するランプ波を出力する機能を有するものであり、一般的には、カウンタに上記クロックCLK2を入力し、カウンタの出力をデジタルアナログ変換器DACに入力し、DACの出力をランプ波とする構成や、上記クロックCLK2に同期したタイミングで一定電流を容量に充電してランプ波を出力する構成などがある。ランプ波発生回路7aの出力には、後段の遅延制御回路7bの入力インピーダンスに応じて適宜バッファなどを備える。遅延制御回路7bは、ランプ波発生回路7aの出力と出力バッファ7e1、7e2との間をそれぞれ接続する容量C2と、出力バッファ7e1、7e2の入力端子のフローティング電位を所定の電圧で初期化するための電圧源およびスイッチSW3a、SW3bと、ランプ出力のタイミング差を制御する時差制御回路7dとから構成される。時差制御回路7dは、基本的にサンプルホールド回路を構成しており、スイッチSW4a、SW4bをオンの状態で、出力バッファ7e1の入力端子電圧を増幅器でバッファした後、サンプリング容量C1にチャージし、次にスイッチSW4a、SW4bをオープン、スイッチSW5をオンしてC1に保持した電圧を増幅器でバッファして出力し、スイッチSW6がオン状態の時に、出力バッファ7e2の入力を強制的にC1に保持された電圧で固定する機能を有する。この動作を図6のタイミングチャートを用いて説明する。ランプ波発生回路7aが階段状または傾斜状に時間変化するランプ波を出力開始する前に、時刻t1で、制御信号S2をLowレベルとしてスイッチSW3a、SW3b、SW4a、SW4bをオンし、出力バッファ7e1、7e2の入力を所定の電圧で初期化し、サンプリング容量C1にチャージ開始する。時刻t2で、制御信号S2をHighレベルとしてスイッチSW3a、SW3b、SW4a、SW4bをオープンし、出力バッファ7e1、7e2の初期化およびサンプリング容量C1のチャージを終えるとともに、制御タイミング信号S3、遅延制御信号S4をLowレベルとしてスイッチSW5、SW6をオンしておく。時刻t3でランプ波発生回路7aがランプ波出力を開始すると、遅延制御回路7bは参照信号R1として同じ傾斜でランプ波を出力する。一方、遅延制御回路7bのスイッチSW6がオンしているので参照信号R2は初期化電圧に固定された状態を保っており、制御タイミング信号をHighレベルとしてスイッチSW6を任意の時間差ここでは時刻t4でオープンにした時点から、遅延制御回路7bは参照信号R1と同じ傾斜で参照信号R2を出力開始する。つまり、スイッチSW6のタイミング制御によって参照信号R1と参照信号R2の遅延差を制御することができる。時差制御回路7dでは、参照信号生成回路7およびカウンタ5に供給されるクロックCLK1、CLK2と共通のマスタークロックMCLKを元に発生された制御信号S2~S3、遅延制御信号S4でスイッチの開閉を制御するので、ランプ波のステップ数、カウンタ5のカウント値、スイッチ開閉との相互のタイミングの同期が容易に実現でき、ばらつきの影響を受け難い特性変動の少ない時差制御が可能で、参照信号R1に対する参照信号R2の遅延制御を高精度に行うことができるので、画像を確認しながら横線ノイズが最も軽減される最適な状態の時差に設定することができる。なお、本実施形態では2種類の参照電圧を発生する場合を示しているが、混合画素数に応じて容量と出力バッファの数を増設することで参照電圧の種類を任意に増やすことができ、平均化演算の母数を増すことでノイズ抑制効果を一層高めることもできる。次に、図8と図9は、本発明の第1の実施形態に係る固体撮像装置の駆動方法の一例を説明するためのタイミングチャートである。ここでは特に、動画撮影時の画素混合を行う場合の駆動方法について示す。図9に本発明の第1の実施形態に係るイメージセンサの数フレーム動作における参照信号R1またはR2を示す。列並列ADCは全ての行Vxの画素読み出し時に対して同時にデジタルCDSを実行している。ここで、第kフレームにおいて、1行目読み出しからm行目読み出しまで、各行の画素読み出しには、画素のリセット成分を読み出すためのダウンカウント期間と、画素のデータ成分を読み出すためのアップカウント期間を必要としている。このように、本発明の第1の実施形態に示されたイメージセンサでは、図9に示すように各行Vxの単位画素3の読み出し、つまり、AD変換期間はダウンカウント期間とアップカウント期間で構成され、上記AD変換期間を各行で実行することで1フレームの映像データを出力している。図8に、1水平走査期間における駆動方法を詳細に示す。まず、1回目の読み出しのため、タイミング制御部11は、カウンタ5のカウント値を設定された初期値にリセットさせるとともに、カウンタ5をダウンカウントモードに設定する。ここで、カウント値の初期値は0であっても、任意の値であってもよいものとする。次に、時刻t4において、選択信号線ΦSELをHighレベルとし、単位画素の選択トランジスタT13をオンさせ所定の画素行Vxを選択する。更に、読み出し信号線ΦTRをLowレベルに保ち読み出しトランジスタT10をオフした状態で、リセット信号線ΦRSをHighレベルとし、リセットトランジスタT11をオンさせ、各単位画素3のフローティング拡散ノードFDの電圧をリセットする。時刻t4から一定時間が過ぎてからフローティング拡散ノードFDの電圧がリセットされた状態で、リセット信号線ΦRSをLowレベルとしリセットトランジスタT11をオフする。これにより、各単位画素3のフローティング拡散ノードFDの電圧が増幅トランジスタT13によって増幅され、リセット成分Vrstが垂直信号線を介して読み出される。ここで、スイッチSW1、SW2は同色画素の混合を行なうためにオンしている。つまり、垂直信号線H1およびH3の双方を介して対応する画素列の混合信号が読み出され、同様に垂直信号線H2およびH4の双方を介して対応する画素列の混合信号が読み出される。リセット成分Vrstの垂直信号線の電位の読み出しはダウンカウントにより行う。ダウンカウント時には、タイミング制御部11は、参照信号生成回路7へ、参照信号R1およびR2生成用の制御信号S2~S3、遅延制御信号S4を供給する。これを受けて、参照信号生成回路7は、比較器4の一方の入力端子へ、階段状または傾斜状に時間変化する参照信号R1およびR2を入力する。時刻t8に比較器4はリセット信号を受けて初期化される。このとき、遅延制御回路7bにおいては制御信号S2、遅延制御信号S4によりスイッチSW3a、SW3b、SW4a、SW4b、SW6をオンして時差制御回路7dのサンプリング容量C1のチャージを行うとともに、参照信号R1をR2に一致させた状態にする。次に、時刻t10で比較器4のリセットが解除され、参照信号R1と垂直信号線H1~Hnに出力されている画素のリセット成分Vrstの電圧との比較を開始する。タイミング制御部11からは互いに同期したクロックCLK1、CLK2が、カウンタ5と参照信号生成回路7にそれぞれ供給される。カウンタ5は設定された初期値からダウンカウントを開始し、参照信号生成回路7から出力される参照信号R1は初期電圧から階段状または傾斜状の時間変化を開始する。それを受けて、参照信号R1を受ける比較器4は、参照信号R1と画素のリセット成分Vrstとの比較を開始する。この時、遅延制御信号S4はLowレベルであり遅延制御回路7bのスイッチSW6はオン状態を維持しているので、参照信号R2は初期電圧を保っている。時刻t11で、遅延制御信号S4をHighレベルに転じてSW6をオープンにすると、参照信号R2が初期電圧から階段状または傾斜状の時間変化を開始する。それを受けて、参照信号R2を受ける比較器4は、参照信号R2と画素のリセット成分Vrstとの比較を開始する。時刻t12において、参照信号R1と垂直信号線H1、H2等を介して入力されるVx行の画素リセット成分の電圧Vrstとが同じになると、参照信号R1を受けている比較器4はその出力をHighレベルからLowレベルへ反転させ、参照信号R1と画素のリセット成分Vrstとの比較を終了する。比較器4の出力がLowレベルに変化したことを受けて、その後段のカウンタ5はダウンカウントを停止する。つまり、リセット成分Vrstに応じた電圧と参照信号R1を比較して、リセット成分Vrstの大きさに対応した時間軸方向の大きさをクロックCLK1でカウント計数することで、リセット成分Vrstの大きさに対応したカウント値を得る。言い換えれば、カウンタ5は参照信号R1の時間変化の開始時点時刻t10をカウンタ5のダウンカウント開始時点として、比較器4の出力が反転するまで時刻t12までダウンカウントすることにより、リセット成分Vrstの大きさに対応したカウント値を得る。時刻t13において、参照信号R2と垂直信号線H3、H4等を介して入力されるVx行の画素リセット成分の電圧Vrstとが同じになると、参照信号R2を受けている比較器4はその出力をHighレベルからLowレベルへ反転させ、参照信号R2と画素のリセット成分Vrstとの比較を終了する。比較器4の出力がLowレベルに変化したことを受けて、その後段のカウンタ5はダウンカウントを停止する。カウンタ5は参照信号R1の時間変化の開始時点時刻t11をカウンタ5のダウンカウント開始時点として、比較器4の出力が反転するまで時刻t13までダウンカウントすることにより、リセット成分Vrstの大きさに対応したカウント値を得る。この時のカウント値は、参照信号R1を受けている列のカウント値に対して、遅延制御回路7bで設定されている時間差時刻t10からt11までの時間差だけ多くカウントした状態となる。時刻t14において、タイミング制御部11は、参照信号生成回路7とカウンタ5へのクロックCLK1、CLK2の供給を停止する。これにより、比較器4は、参照信号R1またはR2と画素リセット成分Vrstとの電圧との比較を停止する。参照信号生成回路7のランプ波発生回路7aの出力電圧は、ランプ波の変化開始電圧に戻る。この時、遅延制御回路7bの容量C2による電荷保存の働きにより、参照信号R2とR1の電圧差はダウンカウント期間中の任意時刻時刻t11から時刻t14までの任意時刻における電圧差のまま保たれている。画素リセット成分Vrstの読み出し動作が終了すると、続いてデータ成分の読み出し動作を開始する。ここで、データ成分とは、画素のリセット成分Vrstと画素の信号成分Vsigとを加算した成分である。画素リセット成分Vrstの読み出しと異なる点は、カウンタ5をアップカウントモードに設定する点と、遅延制御回路7bの全スイッチの開閉状態はダウンカウント終了時のまま維持されるため、参照信号R1とR2は同時に開始される点である。時刻t16で、読み出し信号ΦTRをHighレベルとし読み出しトランジスタT10をオンさせると、フォトダイオードPD1で発生した全ての光電荷は、フローティング拡散ノードFDに伝達される。所定の時間経過後に読み出し信号ΦTRをLowレベルとし読み出しトランジスタT10をオフする。この動作により、増幅トランジスタT12のデータ成分VrstVsigが垂直信号線H1~Hnへ出力される。時刻t20で、比較器4は、参照信号R1およびR2と垂直信号線H1~Hnに出力されている画素信号成分のデータ成分VrstVsigの電圧との比較を開始する。タイミング制御部11からは互いに同期したクロックCLK1、CLK2が、カウンタ5と参照信号生成回路7とにそれぞれ供給さる。カウンタ5はダウンカウントが停止したカウント値から、アップカウントを開始し、参照信号生成回路7から出力される参照信号R1およびR2は初期電圧から階段状または傾斜状の時間変化を開始する。時刻t22において、参照信号R1と垂直信号線H1、H2等を介して入力されるVx行のデータ成分の電圧VrstVsigとが同じになると、参照信号R1を受けている比較器4はその出力をHighレベルからLowレベルへ反転させ、参照信号R1とデータ成分の電圧VrstVsigとの比較を終了する。比較器4の出力がLowレベルに変化したことを受けて、その後段のカウンタ5はアップカウントを停止する。つまり、データ成分VrstVsigに応じた電圧信号と参照信号R1およびR2を比較して、データ成分VrstVsigの大きさに対応した時間軸方向の大きさをクロックCLK1でカウント計数することで、データ成分VrstVsigの大きさに対応したカウント値を得ることが出来る。言い換えれば、カウンタ5は、参照電圧の時間変化の開始時点時刻t20をカウンタ5のアップカウント開始時点として、比較器4の出力が反転するまで時刻t22までアップカウントすることにより、データ成分VrstVsigの大きさに対応したカウント値を得る。ここで、アップカウント開始時のカウント値は、初期値からリセット成分Vrstの大きさに対応したカウント値分ダウンカウントした値であったため、アップカウント停止時のカウント値は、画素の信号成分Vsigの大きさに対応したものとなる。時刻t23において、参照信号R2と垂直信号線H3、H4等を介して入力されるVx行のデータ成分の電圧VrstVsigとが同じになると、参照信号R2を受けている比較器4はその出力をHighレベルからLowレベルへ反転させ、参照信号R2とデータ成分の電圧VrstVsigとの比較を終了する。比較器4の出力がLowレベルに変化したことを受けて、その後段のカウンタ5はアップカウントを停止する。カウンタ5は参照信号R2の時間変化の開始時点時刻t20をカウンタ5のアップカウント開始時点として、比較器4の出力が反転するまで時刻t23までアップカウントすることにより、データ成分VrstVsigの大きさに対応したカウント値を得る。ここで、アップカウント開始時のカウント値は、初期値からリセット成分Vrstの大きさに対応したカウント値分ダウンカウントした値であったため、アップカウント停止時のカウント値は、画素の信号成分Vsigの大きさに対応したものとなる。このように、デジタルCDSは、例えば、カウンタ5の設定を、リセット成分Vrstを読み出すときにはダウンカウント、データ成分VrstVsigを読み出すときにはアップカウントとすることにより、カウンタ5内で自動的に減算が行われ、信号成分Vsigに相当するカウント値を得ることによって行っている。AD変換された画素の信号成分Vsigは、次行であるVx1行の画素のリセット成分Vrstのダウンカウント開始前に、カウンタ5から出力される。タイミング制御部11からのメモリ転送指示パルスに基づき、カウンタ5に保持された画素の信号成分Vsigのカウント結果を後段のデジタルメモリ6に転送する。その後、デジタルメモリ6に保持された画素の信号成分Vsigは水平走査回路9により読み出され、論理回路8においてノイズ抑制処理がなされる。例えば、垂直信号線H1を介して読み出されAD変換された信号成分Vsigと、垂直信号線H3を介して読み出されAD変換された信号成分Vsigとは、画素混合された同一の信号に対して時間差を持った2回のAD変換を行なった結果であり、これらのAD変換結果を論理回路8で平均化することにより、ノイズ抑制効果が得られる。以上のように、本発明の第1の実施形態に係る固体撮像装置は、電荷生成部としての受光素子が行列状に配された画素アレイ2からは、行ごとに各垂直列について画素信号が順次出力される。そして最終的に、受光素子が行列状に配された画素アレイ2に対する1枚分の画像すなわちフレーム画像が、画素単位の画像デジタルデータの羅列として出力される。本実施形態の駆動方法では、各行Vxの読み出し時の色信号として、Gr、Rのみを含む行と、Gb、Bのみを含む行の2種類であり、各行Vx毎の水平方向画素も2種類であるので、画素混合によるランダムノイズ低減は1√4となるのに対して、参照電圧のノイズは画素混合によって抑制効果は得られないものの、各行で時間差をもった2回のAD変換結果の平均化を行うことで水平方向の積分効果により、参照電圧のノイズを1/√2に抑制でき、横線ノイズが改善される。本実施形態を一般化して、M列の画素混合を行なうとすると、まず、動画撮像時に上記スイッチをオンすることにより、水平方向に混合する同色画素数M個の列読み出し線に繋がるM個の比較器M≧2の整数によって、共通のアナログ入力に対して所定の時間差でM回のAD変換が平行して行われる。つまり、時間的にずれたタイミングでM回のAD変換が行われ、デジタルメモリに保持された結果を論理回路で平均化処理することにより、参照電圧のノイズは1回のAD変換時のノイズに対して理論的には1/√Mに低減され、ランダムノイズと横線ノイズ成分とのレベル乖離が緩和される。また、混合画素数に等しい数の複数ランプ波に対し、水平方向に隣接する同色画素列に対応する比較器が互いに異なる参照電圧を参照するように接続されているので、動画撮像時の複数回のAD変換は当該複数の比較器による各1回のAD変換で等価的に実現され、静止画撮像時に使用する比較器との兼用が可能であるので、新たな比較器やカウンタ等の追加は不要であり、面積増加は最小で済むという効果もある。また、平均化回数に等しい数の複数ランプ波を任意の時間差を持たせて発生させ、時差並列的にAD変換を行うことによって、AD変換時間の延長は、複数ランプ波の時差分にとどめることができ、AD変換の分解能を保ったまま変換時間を大幅に増すことなく実現できる。また、複数のランプ波は、共通の参照信号生成回路の出力をもとにそれぞれ遅延されて生成されるので、1ステップ電圧または単位時間あたりの電圧変化量の相対的なばらつきは非常に小さいので、AD変換時の信号増幅率の差に起因するAD変換結果の誤差も小さく、デジタルメモリに保持されたAD変換結果を平均化処理する際の演算誤差への影響も小さい。また、出力バッファの入力の電圧を所定の電圧に固定した状態から開放するタイミングを、比較時間をカウントするクロックと同期させることにより、正確で高精度な時差制御が可能となる。横線ノイズの主要因は、参照電圧に含まれるランダムノイズであると考えられ、これによって横線ノイズ成分の抑制効果を増すことができる。第1の実施形態の変形例1図4は、本発明の第1の実施形態の変形例1に係る参照信号生成回路7の構成例を示した図面である。遅延制御回路7bは、ランプ波発生回路7aの出力と基準電圧との間に2種の容量C2、C3を直列に接続した減衰器7c1、7c2と、ランプ出力のタイミング差を制御する時差制御回路7dと、出力バッファ7e1、7e2の入力端子のフローティング電位を所定の電圧で初期化するための電圧源およびスイッチSW3a、SW3bと、ランプ出力のタイミング差を制御する時差制御回路7dとを備える。時差制御回路7dは、第1の実施形態と同じものであり、説明は割愛する。この参照信号生成回路7の動作を図7のタイミングチャートを用いて説明する。ランプ波発生回路7aが階段状または傾斜状に時間変化するランプ波を出力開始する前に、時刻t1で、制御信号S2をLowレベルとしてスイッチSW3a、SW3b、SW4a、SW4bをオンし、減衰器7c1、7c2の出力を所定の電圧で初期化し、サンプリング容量C1にチャージ開始する。時刻t2で、制御信号S2をHighレベルとしてスイッチSW3a、SW3b、SW4a、SW4bをオープンし、出力バッファ7e1、7e2の入力端子電圧の初期化およびサンプリング容量C1のチャージを終えるとともに、制御タイミング信号S3、遅延制御信号S4をLowレベルとしてスイッチSW5、SW6をオンしておく。時刻t3でランプ波発生回路7aがランプ波出力を開始すると、所定の減衰比本実施例ではC2/C2C3倍で振幅調整されたランプ波が参照信号R1として出力されるが、遅延制御回路7bのスイッチSW6がオンしているので、参照信号R2はランプ開始電圧に固定された状態を保っている。制御タイミング信号をHighレベルとしてスイッチSW6を任意の時間差ここでは時刻t4でオープンにした時点から、参照信号R2は参照信号R1と同じ傾斜でランプ波を出力開始する。つまり、スイッチSW6のタイミング制御によって参照信号R1と参照信号R2の遅延差を制御できる。図10は減衰器入出力のレベルダイヤグラムをS/Nの観点で示した図である。ランプ波発生回路7aの回路ノイズをVn、参照電圧振幅をVsとした場合、参照電圧のS/Nは図10aに示すようにVs/Vnとなる。次に、図10bのように減衰器の入力において、参照電圧振幅をVs×C2C3/C2と広くとり、図10cのようにC2/C2C3倍の減衰をかけると、参照電圧に含まれる回路ノイズをC2/C2C3倍に低減する効果が得られ、参照電圧のS/Nが改善する。すなわち、実施例1における2回AD変換結果の平均化による参照電圧のノイズ抑制効果に加えて、減衰器の利用により更なる参照電圧のノイズ抑制効果が得られる。なお、厳密には、時差制御回路のSW4a、SW6の寄生容量の影響によって時刻t3~t4の間とt4以降とで、減衰器7c1の出力および参照信号R1の傾きが変化するが、AD変換のゲイン誤差が許容範囲に収まる程度に、減衰器容量C2、C3を大きく設定している。上記のように、第1の実施形態の変形例1に係る参照信号生成回路7においては、減衰器の利用により参照電圧のS/Nを向上し、減衰器を容量分圧回路で構成することで時差制御回路による高精度な遅延制御を簡単な構成で実現している。言い換えれば、遅延回路として減衰器と時差制御回路とを組み合わせることにより、参照信号生成回路の出力レンジをAD変換に必要なレンジよりも十分広くとっておき、減衰器によって必要なADC入力レンジに合わせる構成をとることによって、参照電圧発生回路の回路ノイズを更に抑制でき、ランプ波のS/Nを向上させることができる。横線ノイズの主要因は、参照電圧に含まれるランダムノイズであると考えられ、これによって横線ノイズ成分の抑制効果を増すことができる。第1の実施形態の変形例2図5は、第1の実施形態の変形例2に係る参照信号生成回路7の構成例を示した図面である。第1の実施形態の変形例1と異なるのは、ランプ波発生回路7aと減衰器7c1、7c2の出力とを短絡するようにスイッチSW3a、SW3bを接続した点である。第1の実施形態および変形例1の構成では、出力バッファの入力端子電圧を初期化するための電圧源を設ける必要があるが、変形例2においては、ランプ波発生回路のランプ開始電圧を初期化電圧として利用することにより、電圧源を不要にすることができ、回路規模や面積的に更にメリットが得られる。なお、出力バッファ7e1、7e2は、差動増幅器を用いたユニティゲインバッファ回路や、ソースフォロワなど、電圧バッファ機能を有したものであればよい。また、参照信号R1、R2については、一定のステップ電圧で下降するランプ波以外にも、一定のステップ電圧で上昇するランプ波、あるいは双方のランプ波を差動型の参照電圧として用いる構成でも本発明の応用は可能である。第2の実施形態図11は、本発明の第2の実施形態に係る固体撮像装置を示した構造平面図である。なお、駆動方法や動作については第1の実施形態と同様であるため、ここでの説明は割愛する。高画素の固体撮像装置では画素サイズが縮小され、各列の比較器4、カウンタ5、デジタルメモリ6を1列分の幅に収めることが困難である。このような場合、画素2列分の幅のスペースに一つの比較器4、カウンタ5、デジタルメモリ6を収めて、画素アレイの上下両側に2画素列ピッチで配置し、各列の読み出し線を奇数列と偶数列で分けて上下の比較器4に接続する構成をとる場合がある。この構成の場合には、色フィルター配列における同色画素に対応した読み出し線例えば図のH1とH3が隣接する位置関係となり、スイッチSW1、SW2は互いに画素アレイの上下に交互に配置される。したがって、本実施形態においては、第1の実施形態に述べた効果に加えて、画素混合に関係する回路同色画素の垂直信号線間を短絡するSWとその配線による面積的なデメリットは少なく、また第1の実施形態に比べて、スイッチへの配線において他配線との交差や並走がなく可能になるため、画素混合する垂直信号線と他の垂直信号線間の寄生容量を介したクロストークなどの問題が排除されるという効果が得られる。なお、画素数が多い場合は、参照信号生成回路の出力につながる比較器の数が増えて負荷が大きくなるので、画素アレイの上側の比較器に供給する参照電圧は、図8のように下側の比較器に参照電圧を供給する参照信号生成回路と別に設けた参照信号生成回路から供給しても良いが、上下間の駆動タイミングを合わせるために、タイミング制御部も同じ回路を上側にも追加するか、共通のタイミング制御部から上下両側の参照信号生成回路を制御する必要がある。また当然ながら、参照信号生成回路の出力の駆動能力が負荷に対して十分な場合は、一つの参照信号生成回路から上下両方の比較器に共通に参照電圧を供給する構成にしてもよい。第3の実施形態図12は、本発明による固体撮像装置をカメラに応用する場合の構成例のブロック図である。外部からの光は、露出を制御するメカシャッタ101、撮影レンズ102、を通った後、絞り103により必要に応じて光量が制御され、固体撮像装置1の画素アレイ上に結像される。画素アレイで光電変換された画素信号はAD変換処理され、固体撮像装置1からデジタル信号として出力される。出力されるデジタル信号はさらに信号処理部104で各種の画像処理が施される。処理されたデジタル信号はメモリ部105に格納され、外部I/F部106を通して外部の機器に送られる。固体撮像装置1、信号処理部104はタイミング発生部107により制御される他、システム全体はシステム制御部108で制御される。記録媒体109に画像を記録するために、出力デジタル信号はシステム制御部108に制御される記録媒体制御I/F部110を通して記録される。なお、固体撮像装置1は、システム制御部108から制御信号DATAによって動画撮像時の画素混合の指示を受けると、画素アレイで光電変換された画素信号に対して、前述のように、同色複数画素信号の混合と複数の時差をもった参照電圧によるAD変換および平均化処理を行って、信号処理部104へデジタルの画像信号を出力する。