"複数の光電変換素子を有する光電変換素子アレイ部と、1つ以上の基準レベルのそれぞれに関して、前記複数の光電変換素子のうちの2つ以上の光電変換素子のうち、出力が当該基準レベル以上であるか又は当該基準レベル以下である光電変換素子の数をカウントするカウント部と、前記カウント部によりカウントされたカウント値に基づいて、前記出力が適正レベルであるか否かを判定する判定部と、を備えたことを特徴とするセンサ装置。今回の電荷蓄積動作による前記複数の光電変換素子の出力を増幅する増幅部を備え、前記カウント部は、前記1つ以上の基準レベルのそれぞれに関して、前記複数の光電変換素子のうちの前記2つ以上の光電変換素子のうち、前記増幅部により増幅された出力が当該基準レベル以上であるか又は当該基準レベル以下である光電変換素子の数をカウントし、前記判定部は、前記カウント部によりカウントされたカウント値に基づいて、前記増幅部により増幅された出力が適正レベルであるか否かを判定する、ことを特徴とする請求項1記載のセンサ装置。前記カウント値に基づいて、次回の電荷蓄積時間、あるいは、次回の電荷蓄積時間及び前記増幅部のゲインを設定する設定部と、前記判定部により適正レベルでないと判定された場合に、前記設定部により設定された電荷蓄積時間で次回の電荷蓄積動作を行うように前記光電変換素子アレイ部を制御する制御部と、を備えたことを特徴とする請求項1又は2記載のセンサ装置。前記2つ以上の光電変換素子の出力、あるいは、前記増幅部により増幅された前記2つ以上の光電変換素子の出力を、AD変換するAD変換部と、前記AD変換部によりAD変換された出力値を記憶する記憶部と、を備え、前記判定部は、前記カウント値に基づいて、前記記憶部に今回記憶された出力値が適正レベルであるか否かを判定する、ことを特徴とする請求項3記載のセンサ装置。前記判定部により適正レベルであると判定された場合にのみ、前記記憶部に今回記憶された出力値を出力する出力部を、備えたことを特徴とする請求項4記載のセンサ装置。複数の光電変換素子を有する光電変換素子アレイ部と、前記2つ以上の光電変換素子の出力をAD変換するAD変換部と、前記AD変換部によりAD変換された出力値を記憶する記憶部と、1つ以上の基準レベルのそれぞれに関して、前記複数の光電変換素子のうちの2つ以上の光電変換素子のうち、前記出力が当該基準レベル以上であるか又は当該基準レベル以下である光電変換素子の数をカウントするカウント部と、CPUにより構成された判定部であって、前記CPUに所定程度以上の余力がない場合に、前記カウント値に基づいて、前記記憶部に今回記憶された出力値が適正レベルであるか否かを判定するとともに、前記CPUに前記所定程度以上の余力がある場合に、前記記憶部に今回記憶された出力値のうちのピーク値に基づいて、前記記憶部に今回記憶された出力値が適正レベルであるか否かを判定する判定部と、前記CPUに前記所定程度以上の余力がない場合に、前記カウント部によりカウントされたカウント値に基づいて、次回の電荷蓄積時間を設定するとともに、前記CPUに前記所定程度以上の余力がある場合に、前記記憶部に今回記憶された出力値のうちのピーク値に基づいて、次回の電荷蓄積時間を設定する設定部と、前記判定部により適正レベルでないと判定された場合に、前記設定部により設定された電荷蓄積時間で次回の電荷蓄積動作を行うように前記光電変換素子アレイ部を制御する制御部と、前記CPUに前記所定程度以上の余力がない場合には、前記判定部により適正レベルであると判定された場合にのみ、前記記憶部に今回記憶された出力値を出力する出力部と、を備え、前記CPUは、前記判定部としての処理以外の所定処理も行うことを特徴とするセンサ装置。複数の光電変換素子を有する光電変換素子アレイ部と、今回の電荷蓄積動作による前記複数の光電変換素子の出力を増幅する増幅部と、前記増幅部により増幅された前記2つ以上の光電変換素子の出力をAD変換するAD変換部と、前記AD変換部によりAD変換された出力値を記憶する記憶部と、1つ以上の基準レベルのそれぞれに関して、前記複数の光電変換素子のうちの2つ以上の光電変換素子のうち、前記増幅部により増幅された出力が当該基準レベル以上であるか又は当該基準レベル以下である光電変換素子の数をカウントするカウント部と、CPUにより構成された判定部であって、前記CPUに所定程度以上の余力がない場合に、前記カウント値に基づいて、前記記憶部に今回記憶された出力値が適正レベルであるか否かを判定するとともに、前記CPUに前記所定程度以上の余力がある場合に、前記記憶部に今回記憶された出力値のうちのピーク値に基づいて、前記記憶部に今回記憶された出力値が適正レベルであるか否かを判定する判定部と、前記CPUに前記所定程度以上の余力がない場合に、前記カウント部によりカウントされたカウント値に基づいて、次回の電荷蓄積時間及び前記増幅部のゲインを設定するとともに、前記CPUに前記所定程度以上の余力がある場合に、前記記憶部に今回記憶された出力値のうちのピーク値に基づいて、次回の電荷蓄積時間及び前記増幅部のゲインを設定する設定部と、前記判定部により適正レベルでないと判定された場合に、前記設定部により設定された電荷蓄積時間で次回の電荷蓄積動作を行うように前記光電変換素子アレイ部を制御する制御部と、前記CPUに前記所定程度以上の余力がない場合には、前記判定部により適正レベルであると判定された場合にのみ、前記記憶部に今回記憶された出力値を出力する出力部と、を備え、前記CPUは、前記判定部としての処理以外の所定処理も行うことを特徴とするセンサ装置。前記光電変換素子アレイ部、前記カウント部、前記AD変換部、前記記憶部及び前記出力部が同一のチップに設けられるか、あるいは、前記光電変換素子アレイ部、前記増幅部、前記カウント部、前記AD変換部、前記記憶部及び前記出力部が同一のチップに設けられ、前記判定部及び前記設定部が前記チップの外部に設けられたことを特徴とする請求項5乃至7のいずれかに記載のセンサ装置。前記1つ以上の基準レベルが2つ以上の基準レベルであり、前記記憶部に記憶された前記出力値を、順次供給される前記2つ以上の基準レベルと順次比較する比較部を備え、前記カウント部は、前記比較部による比較結果に応じて前記数をカウントすることを特徴とする請求項4乃至8のいずれかに記載のセンサ装置。前記AD変換部によりAD変換された出力値を、前記記憶部に記憶される前に前記基準レベルと比較する比較部を備え、前記カウント部は、前記比較部による比較結果に応じて前記数をカウントすることを特徴とする請求項4乃至8のいずれかに記載のセンサ装置。前記2つ以上の光電変換素子のうちのいずれかの光電変換素子の出力、あるいは、前記2つ以上の光電変換素子のうちのいずれかの光電変換素子の前記増幅部による増幅後の出力が、飽和していることを検知する飽和検知部を備え、前記判定部は、前記飽和検知部により前記飽和が検知された場合に、前記記憶部に今回記憶された出力値が適正レベルでないと判定する、ことを特徴とする請求項4乃至10のいずれかに記載のセンサ装置。前記2つ以上の光電変換素子を、前記複数の光電変換素子のうちから可変に選択する手段を備えたことを特徴とする請求項1乃至11のいずれかに記載のセンサ装置。請求項1乃至12のいずれかに記載のセンサ装置を備えたことを特徴とする焦点検出装置。請求項1乃至12のいずれかに記載のセンサ装置を備えたことを特徴とするAE用検出装置。請求項13記載の焦点検出装置及び請求項14記載のAE用検出装置のうちの少なくとも一方を備えたことを特徴とするカメラ。しかしながら、前記従来の第1のセンサ装置では、モニタセンサの出力信号は光電変換素子アレイ部の各光電変換素子の出力信号を平均したものに相当するため、適正レベルの出力信号測光信号を得ることが困難であり、精度良く測光することができない。例えば、光電変換素子アレイ部の一部の光電変換素子のみへの入射光量が局所的に大きい場合には、モニタセンサの出力信号のレベルは低いままとなってしまうため、ピーク部分が飽和していても検出することが出来ず、適正レベルの出力信号を得ることができない。これに対し、前記従来の第2のセンサ装置では、光電変換素子アレイ部の複数の光電変換素子の増幅後の出力信号のうちのピーク値を検出し、そのピーク値に基づいて今回の増幅後の出力信号が適正レベルであるか否かを判定したり、そのピーク値に基づいて次回の電荷蓄積時間及び出力信号のゲインを設定したりするので、より適正なレベルの出力信号を得ることができる。ところが、前記ピーク値を検出するためには、全ての光電変換素子の出力信号同士を比較処理しなければならないため、前記ピーク値の検出には大きな処理量を要する。したがって、常に前記ピーク値の検出を行うとすれば、その処理を行うために例えばCPU等が占有されてしまい、他の処理に支障を来すおそれがある。本発明は、このような事情に鑑みてなされたもので、モニタセンサを用いる場合に比べてより適正なレベルの出力信号を得ることができるとともに、光電変換素子アレイ部の複数の光電変換素子の増幅後の出力信号が適正レベルであるか否かの判定に関する処理量を、少なくともその処理量として比較的大きな処理量が許容されないような場合には、ピーク値を利用する場合の処理量に比べて抑えることができる、センサ装置、並びに、これを用いた焦点検出装置、AE用検出装置及びカメラを提供することを目的とする。前記課題を解決するための手段として、以下の各態様を提示する。第1の態様によるセンサ装置は、複数の光電変換素子を有する光電変換素子アレイ部と、1つ以上の基準レベルのそれぞれに関して、前記複数の光電変換素子のうちの2つ以上の光電変換素子のうち、出力が当該基準レベル以上であるか又は当該基準レベル以下である光電変換素子の数をカウントするカウント部と、前記カウント部によりカウントされたカウント値に基づいて、前記出力が適正レベルであるか否かを判定する判定部と、を備えたものである。第2の態様によるセンサ装置は、前記第1の態様において、今回の電荷蓄積動作による前記複数の光電変換素子の出力を増幅する増幅部を備え、前記カウント部は、前記1つ以上の基準レベルのそれぞれに関して、前記複数の光電変換素子のうちの前記2つ以上の光電変換素子のうち、前記増幅部により増幅された出力が当該基準レベル以上であるか又は当該基準レベル以下である光電変換素子の数をカウントし、前記判定部は、前記カウント部によりカウントされたカウント値に基づいて、前記増幅部により増幅された出力が適正レベルであるか否かを判定するものである。第3の態様によるセンサ装置は、前記第1又は第2の態様において、前記カウント値に基づいて、次回の電荷蓄積時間、あるいは、次回の電荷蓄積時間及び前記増幅部のゲインを設定する設定部と、前記判定部により適正レベルでないと判定された場合に、前記設定部により設定された電荷蓄積時間で次回の電荷蓄積動作を行うように前記光電変換素子アレイ部を制御する制御部と、を備えたものである。第4の態様によるセンサ装置は、前記第3の態様において、前記2つ以上の光電変換素子の出力、あるいは、前記増幅部により増幅された前記2つ以上の光電変換素子の出力を、AD変換するAD変換部と、前記AD変換部によりAD変換された出力値を記憶する記憶部と、を備え、前記判定部は、前記カウント値に基づいて、前記記憶部に今回記憶された出力値が適正レベルであるか否かを判定するものである。第5の態様によるセンサ装置は、前記第4の態様において、前記判定部により適正レベルであると判定された場合にのみ、前記記憶部に今回記憶された出力値を出力する出力部を、備えたものである。第6の態様によるセンサ装置は、複数の光電変換素子を有する光電変換素子アレイ部と、前記2つ以上の光電変換素子の出力をAD変換するAD変換部と、前記AD変換部によりAD変換された出力値を記憶する記憶部と、1つ以上の基準レベルのそれぞれに関して、前記複数の光電変換素子のうちの2つ以上の光電変換素子のうち、前記出力が当該基準レベル以上であるか又は当該基準レベル以下である光電変換素子の数をカウントするカウント部と、CPUにより構成された判定部であって、前記CPUに所定程度以上の余力がない場合に、前記カウント値に基づいて、前記記憶部に今回記憶された出力値が適正レベルであるか否かを判定するとともに、前記CPUに前記所定程度以上の余力がある場合に、前記記憶部に今回記憶された出力値のうちのピーク値に基づいて、前記記憶部に今回記憶された出力値が適正レベルであるか否かを判定する判定部と、前記CPUに前記所定程度以上の余力がない場合に、前記カウント部によりカウントされたカウント値に基づいて、次回の電荷蓄積時間を設定するとともに、前記CPUに前記所定程度以上の余力がある場合に、前記記憶部に今回記憶された出力値のうちのピーク値に基づいて、次回の電荷蓄積時間を設定する設定部と、前記判定部により適正レベルでないと判定された場合に、前記設定部により設定された電荷蓄積時間で次回の電荷蓄積動作を行うように前記光電変換素子アレイ部を制御する制御部と、前記CPUに前記所定程度以上の余力がない場合には、前記判定部により適正レベルであると判定された場合にのみ、前記記憶部に今回記憶された出力値を出力する出力部と、を備え、前記CPUは、前記判定部としての処理以外の所定処理も行うものである。第7の態様によるセンサ装置は、複数の光電変換素子を有する光電変換素子アレイ部と、今回の電荷蓄積動作による前記複数の光電変換素子の出力を増幅する増幅部と、前記増幅部により増幅された前記2つ以上の光電変換素子の出力をAD変換するAD変換部と、前記AD変換部によりAD変換された出力値を記憶する記憶部と、1つ以上の基準レベルのそれぞれに関して、前記複数の光電変換素子のうちの2つ以上の光電変換素子のうち、前記増幅部により増幅された出力が当該基準レベル以上であるか又は当該基準レベル以下である光電変換素子の数をカウントするカウント部と、CPUにより構成された判定部であって、前記CPUに所定程度以上の余力がない場合に、前記カウント値に基づいて、前記記憶部に今回記憶された出力値が適正レベルであるか否かを判定するとともに、前記CPUに前記所定程度以上の余力がある場合に、前記記憶部に今回記憶された出力値のうちのピーク値に基づいて、前記記憶部に今回記憶された出力値が適正レベルであるか否かを判定する判定部と、前記CPUに前記所定程度以上の余力がない場合に、前記カウント部によりカウントされたカウント値に基づいて、次回の電荷蓄積時間及び前記増幅部のゲインを設定するとともに、前記CPUに前記所定程度以上の余力がある場合に、前記記憶部に今回記憶された出力値のうちのピーク値に基づいて、次回の電荷蓄積時間及び前記増幅部のゲインを設定する設定部と、前記判定部により適正レベルでないと判定された場合に、前記設定部により設定された電荷蓄積時間で次回の電荷蓄積動作を行うように前記光電変換素子アレイ部を制御する制御部と、前記CPUに前記所定程度以上の余力がない場合には、前記判定部により適正レベルであると判定された場合にのみ、前記記憶部に今回記憶された出力値を出力する出力部と、を備え、前記CPUは、前記判定部としての処理以外の所定処理も行うものである。第8の態様によるセンサ装置は、前記第5乃至第7のいずれかの態様において、前記光電変換素子アレイ部、前記カウント部、前記AD変換部、前記記憶部及び前記出力部が同一のチップに設けられるか、あるいは、前記光電変換素子アレイ部、前記増幅部、前記カウント部、前記AD変換部、前記記憶部及び前記出力部が同一のチップに設けられ、前記判定部及び前記設定部が前記チップの外部に設けられたものである。第9の態様によるセンサ装置は、前記第4乃至第8のいずれかの態様において、前記1つ以上の基準レベルが2つ以上の基準レベルであり、前記記憶部に記憶された前記出力値を、順次供給される前記2つ以上の基準レベルと順次比較する比較部を備え、前記カウント部は、前記比較部による比較結果に応じて前記数をカウントするものである。第10の態様によるセンサ装置は、前記第4乃至第8のいずれかの態様において、前記AD変換部によりAD変換された出力値を、前記記憶部に記憶される前に前記基準レベルと比較する比較部を備え、前記カウント部は、前記比較部による比較結果に応じて前記数をカウントするものである。第11の態様によるセンサ装置は、前記第4乃至第10のいずれかの態様において、前記2つ以上の光電変換素子のうちのいずれかの光電変換素子の出力、あるいは、前記2つ以上の光電変換素子のうちのいずれかの光電変換素子の前記増幅部による増幅後の出力が、飽和していることを検知する飽和検知部を備え、前記判定部は、前記飽和検知部により前記飽和が検知された場合に、前記記憶部に今回記憶された出力値が適正レベルでないと判定するものである。第12の態様によるセンサ装置は、前記第1乃至第11のいずれかの態様において、前記2つ以上の光電変換素子を、前記複数の光電変換素子のうちから可変に選択する手段を備えたものである。第13の態様による焦点検出装置は、前記第1乃至第12のいずれかの態様によるセンサ装置を備えたものである。第14の態様によるAE用検出装置は、前記第1乃至第12のいずれかの態様によるセンサ装置を備えたものである。第15の態様によるカメラは、前記第13の態様による焦点検出装置及び前記第14の態様によるAE用検出装置のうちの少なくとも一方を備えたものである。本発明によれば、モニタセンサを用いる場合に比べてより適正なレベルの出力信号を得ることができるとともに、光電変換素子アレイ部の複数の光電変換素子の増幅後の出力信号が適正レベルであるか否かの判定に関する処理量を、少なくともその処理量として比較的大きな処理量が許容されないような場合には、ピーク値を利用する場合の処理量に比べて抑えることができる、センサ装置、並びに、これを用いた焦点検出装置、AE用検出装置及びカメラを提供することができる。以下、本発明によるセンサ装置並びにこれを用いた焦点検出装置、AE用検出装置及びカメラについて、図面を参照して説明する。[第1の実施の形態]本発明の第1の実施の形態によるカメラ1を示す概略構成図である。本発明によるカメラは、一眼レフの電子カメラとして構成されている。もっとも、本発明は、デジタル一眼レフカメラに限らず、例えば、一眼レフ以外の電子カメラや、ビデオカメラや、フィルムカメラなどにも適用することができる。本実施の形態によるカメラ1では、カメラボディ2の前方には撮影光学系3が装着される。この撮影光学系3の光軸上には、メインミラー4及びサブミラー5が順に配置されている。メインミラー4の反射方向に沿ってマット面6およびペンタプリズム7が配置されている。ペンタプリズム7の後面側には、接眼レンズ8及びAE用検出部としての測光部9が配置されている。サブミラー5の反射方向には、焦点検出用光学系11及びAF用センサチップ12が配置されている。カメラボディ2内の後部側には、ミラー4,5が退避された時に撮影光学系3により結像される被写体像を撮像する撮像素子10が配置されている。カメラボディ2に設けられた操作部15図1では図示せず。後述の図2及び図3参照、測光部9およびAF用センサチップ12は、カメラボディ2内に配置されたCPU13に接続されている。また、CPU13には、撮影光学系3を前後に繰り出すモータ14が接続されている。図2は、図1中の焦点検出用光学系11、AF用センサチップ12及びCPU12等を示す概略構成図である。図2では、AF用センサチップ12の一部の要素のみを示している。AF用センサチップ12の他の要素については、後述する図3を参照されたい。焦点検出用光学系11は、位相差検出方式を実現するように構成され、視野マスク21と、フィールドレンズ22と、絞りマスク23と、一対の再結像レンズ24A,24Bとを有している。撮影光学系3の通過光束の一部は、サブミラー5図2では図示せず。図1参照。を介して、視野マスク21に到達する。視野マスク21は、撮影光学系3の結像面の付近に配置され、焦点検出エリアを決定する。この視野マスク21の後方には、フィールドレンズ22を介して絞りマスク23が配置されている。絞りマスク23には、一対の開口23A,23Bが設けられ、撮影光学系3の通過光束を瞳分割する。このように瞳分割された一対の分割光束は、一対の再結像レンズ24A,24Bを介してアオリ結像され、一対の光像を形成する。これらの一対の光像の結像面には、AF用センサチップ12の一対の光電変換素子アレイ部31A,31Bがそれぞれ配置されている。光電変換素子アレイ部31Aは一列に配列された複数の光電変換素子31aを有し、光電変換素子アレイ部31Bは一列に配列された複数の光電変換素子31bを有している。一対の光電変換素子アレイ部31A,31Bは、一対の光像をそれぞれ光電変換する。一対の光電変換素子アレイ部31A,31Bの各光電変換素子31a,31bの出力信号に基づいて、位相差検出方式に従って撮影光学系3の焦点調節状態例えば、デフォーカス量を演算することができる。図3は、図1及び図2中のAF用センサチップ12及びCPU13等を示す概略ブロック図である。AF用センサチップ12は、例えば、CMOSイメージセンサと同様に構成することができる。これに限らず、AF用センサチップ12は、例えば、CCDイメージセンサと同様に構成してもよい。本実施の形態では、AF用センサチップ12は、一対の光電変換素子アレイ部31A,31Bの他に、駆動読み出し回路32Aと、可変ゲイン増幅器33A,33Bと、AD変換器34A,34Bと、記憶部としてのメモリ35A,35Bと、基準レベル生成部36と、デジタル比較器37と、カウンタ38と、飽和検知部39と、出力部43と、各部に所要のタイミング制御信号を供給するタイミング制御部46と、備えている。タイミング制御部46は、光電変換素子アレイ部31A,31Bを設定された電荷蓄積時間で電荷蓄積させてその出力信号を読み出すことを示すCPU13からの制御信号を受けて、その電荷蓄積と出力信号の読み出しを実現するためのタイミング制御信号を、駆動読み出し回路32A,32Bにそれぞれ供給する。駆動読み出し回路32Aは、前記タイミング制御信号を受けて光電変換素子アレイ部31Aの各光電変換素子31aを前記電荷蓄積時間で電荷蓄積させて、各光電変換素子31aからの出力信号を順次出力させる。駆動読み出し回路32Bは、前記タイミング制御信号を受けて光電変換素子アレイ部31Bの各光電変換素子31bを前記電荷蓄積時間で電荷蓄積させて、各光電変換素子31aからの出力信号を順次出力させる。増幅器33A,33Bは、CPU13からのゲイン設定信号が示すゲインで、駆動読み出し回路32A,32Bからの出力信号をそれぞれ増幅する。AD変換器34A,34Bは、増幅器33A,33Bによりそれぞれ増幅された信号を、それぞれAD変換する。AD変換器34A,34BによりそれぞれAD変換された出力値増幅器33A,33Bによりそれぞれ増幅された光電変換素子アレイ部31A,31Bの各光電変換素子31a,31bの出力信号をそれぞれデジタル化したデータ値であり、以下、データ値と呼ぶ。が、メモリ35A,35Bにそれぞれ記憶される。本実施の形態では、光電変換素子アレイ部31Aの全ての光電変換素子31aの出力値がメモリ35Aに記憶され、光電変換素子アレイ部31Bの全ての光電変換素子31bの出力値がメモリ35Bに記憶される。なお、本実施の形態では、メモリ35A,35Bには、最新の電荷蓄積動作によるデータ値が上書きされるようになっている。前記データ値は、例えば、10~12ビットの値である。基準レベル生成部36は、基準レベルLをデジタル値として生成して出力する。基準レベルLは、飽和レベルLsよりも低い値に設定される。飽和レベルLsは、信号レベルが飽和したときのAD変換器34A,34Bからの出力値である。デジタル比較器37は、AD変換器34Aからのデータ値を基準レベルLと比較し、そのデータ値が基準レベルL以上逆に、基準レベルL以下でもよい。である場合にそのことを示す比較結果信号を出力する。カウンタ38は、タイミング制御部46から、光電変換素子アレイ部31Aの光電変換素子31aの出力信号が駆動読み出し回路32Aから出力される前に、そのカウント値をゼロにリセットするリセット信号を受ける。また、カウンタ38は、タイミング制御部46から、光電変換素子アレイ部31Aの各光電変換素子31aの出力信号に同期したパルス信号を受ける。そして、カウンタ38は、デジタル比較器37から、AD変換器34Aからのデータ値が基準レベルL以上であることを示す比較結果が得られている場合にのみ、前記パルス信号をカウントする。したがって、カウンタ38は、1つの基準レベルLに関して、光電変換素子アレイ部31Aの全ての光電変換素子31aのうち、データ値が当該基準レベルL以上である光電変換素子31aの数をカウントするカウント部を構成しており、カウンタ38のカウント値がその数を示す。本実施の形態では、出力部43は、出力選択部44と、出力回路45とから構成されている。出力選択部44は、CPU13からの出力選択信号に従って、メモリ35A,35Bに記憶されているデータ値及びカウンタ38のカウント値のうちの一方を選択し、選択したカウント値又はデータ値をデジタル信号として出力回路45に供給する。出力回路45は、出力選択部44により選択されたカウント値又はデータ値であるデジタル信号を所定の信号形式の信号に変換し、AF用センサチップ12の外部へ出力し、CPU13へ供給する。後の説明からわかるように、本実施の形態では、出力部43は、後述する判定部51により適正レベルであると判定された場合にのみ、メモリ35A,35Bに今回記憶されたデータ値を出力する。飽和検知部39は、光電変換素子アレイ部31Aの全ての光電変換素子31aのうちいずれかの光電変換素子31aの、増幅器33Aによる増幅後の出力が飽和していることを検知する。本実施の形態では、飽和検知部39は、飽和レベル生成部40と、デジタル比較器41と、カウンタ42とから構成されている。飽和レベル生成部40は、飽和レベルLsをデジタル値として生成して出力する。デジタル比較器41は、AD変換器34Aからのデータ値を飽和レベルLsと比較し、そのデータ値が飽和レベルLs以上である場合にそのことを示す比較結果信号を出力する。カウンタ42は、タイミング制御部46から、光電変換素子アレイ部31Aの光電変換素子31aの出力信号が駆動読み出し回路32Aから出力される前に、そのカウント値をゼロにリセットするリセット信号を受ける。また、カウンタ42は、タイミング制御部46から、光電変換素子アレイ部31Aの各光電変換素子31aの出力信号に同期したパルス信号を受ける。そして、カウンタ42は、デジタル比較器41から、AD変換器34Aからのデータ値が飽和レベルLs以上であることを示す比較結果が得られている場合にのみ、前記パルス信号をカウントする。したがって、カウンタ42の1以上のカウント値は、光電変換素子アレイ部31Aのいずれかの光電変換素子31aの、増幅器33Aによる増幅後の出力が飽和していることを示す飽和検知信号となる。この飽和検知信号は、CPU13に供給される。なお、飽和検知部39の構成が前述した構成に限らないことは、言うまでもない。図面には示していないが、CPU13には、ROM及びRAM等が接続されている。このROMに記憶されたプログラムに従って、CPU13は、iカウンタ38によりカウントされたカウント値に基づいて、増幅器33Aにより増幅された光電変換素子アレイ部31Aの光電変換素子31aの出力が適正レベルであるか否かを判定する判定部51としての機能と、iiカウンタ38によりカウントされたカウント値に基づいて、次回の電荷蓄積時間及び増幅器33Aのゲインを設定する設定部52としての機能と、iii判定部51により適正レベルでないと判定された場合に、設定部52により設定された電荷蓄積時間で次回の電荷蓄積動作を行うように光電変換素子アレイ部31Aを制御する制御部53としての機能と、iv判定部51により適正レベルであると判定されたデータ値に基づいて、焦点演算を行う位相差検出方式に従って焦点調節状態を演算する焦点演算部54としての機能とを、担う。また、CPU13は、これらの機能を実現する処理のみならず、操作部15の操作に応じた処理や、カメラ全体の制御に関する処理などの、他の種々の処理を行う。図4は、本実施の形態によるカメラ1のAFオートフォーカス動作を示す概略フローチャートである。AF動作を開始すると、まず、CPU13は、光電変換素子アレイ部31A,31Bの電荷蓄積時間、及び、増幅器33A,33Bのゲインを、所定の値に初期設定するステップS1。このとき、CPU13は、設定したゲインを示すゲイン設定信号を増幅器33A,33Bに供給することで、増幅器33A,33Bのゲインを初期設定値に設定する。増幅器33A,33Bのゲインは、再設定されるまで、現在の設定値を維持する。次に、CPU13は、タイミング制御部46に制御信号を供給してタイミング制御部46及び駆動読み出し回路32A,32Bを介して、現在設定されている電荷蓄積時間で電荷蓄積動作を行うように光電変換素子アレイ部31A,31Bを制御し、光電変換素子アレイ部31A,31Bの各光電変換素子31a,31bの出力信号を、駆動読み出し回路32A,32Bからそれぞれ順次出力させるステップS2。駆動読み出し回路32A,32Bからそれぞれ出力された出力信号は、現在設定されているゲインで増幅器33A,33Bによりそれぞれ増幅された後に、AD変換器34A,34BでそれぞれAD変換され、それぞれデータ値となる。AD変換器34A,34BでそれぞれAD変換されたデータ値はメモリ35A,35Bに書き込まれ、これと同時に、AD変換器34AでAD変換されたデータ値がデジタル比較器37によって基準レベル生成部36からの基準レベルLと比較されて、その比較結果に従って基準レベルL以上のデータ数がカウンタ38によりカウントされ、また、AD変換器34AでAD変換されたデータ値がデジタル比較器41によって飽和レベル生成部40からの飽和レベルLsと比較されて、その比較結果に従って飽和レベルLs以上のデータ数がカウンタ42によりカウントされるステップS3。カウンタ38のカウント値は、光電変換素子アレイ部31Aの全ての光電変換素子31aのうち、データ値が基準レベルL以上である光電変換素子31aの数を示す。カウンタ42のカウント値はデータ値が飽和レベルLsである光電変換素子31aの数を示し、カウンタ42の1以上のカウント値は、光電変換素子アレイ部31Aのいずれかの光電変換素子31aのデータ値が飽和していることを示す飽和検知信号となる。CPU13は、この飽和検知信号カウンタ42のカウント値を前記RAMに取り込む。次いで、CPU13は、カウンタ38のカウント値を選択して出力させる旨の出力選択信号を出力選択部44に供給し、カウンタ38のカウント値を出力回路45を介して読み出し、前記RAMに取り込むステップS4。このとき、メモリ35A,35Bのデータ値は、AF用センサチップ12の外部に出力されない。次に、CPU13は、ステップS3でRAMに取り込んだカウンタ42のカウント値飽和検知信号及びステップS4でRAMに取り込んだカウンタ38のカウント値に基づいて、今回の電荷蓄積動作によりメモリ35A内に記憶されたデータ値が適正レベルであるか否かを判定するステップS5。ステップS5で適正レベルでないと判定されると、CPU13は、ステップS4でRAMに取り込んだカウンタ38のカウント値と、現在設定されている電荷蓄積時間及びゲインとに基づいて、次回の電荷蓄積動作によって得られるデータ値が適正レベルに近づく又は適正レベルとなる値に、次回の電荷蓄積時間及び増幅器33Aのゲインを設定しステップS6、ステップS2へ戻る。ステップS5で適正レベルであると判定されるまで、ステップS6、S2~S5の動作が繰り返される。ステップS5で適正レベルであると判定されると、CPU13は、メモリ35A,35Bのデータ値を選択して出力させる旨の出力選択信号を出力選択部44に供給し、メモリ35A,35Bのデータ値を出力回路45を介して読み出し、前記RAMに取り込むステップS7。次に、CPU13は、ステップS7で読み出されたメモリ35A,35Bのデータ値に基づいて焦点演算位相差検出方式に従った焦点調節状態としてのデフォーカス量の算出を行うステップS8。その後、CPU13は、焦点調節信号をモータ14に供給して、ステップS8で求めたデフォーカス量に応じて合焦状態になるようにモータ14を作動させ、自動焦点調節を行うステップS9。これにより、AF動作が終了する。前記判定部51がステップS5に相当し、前記設定部52がステップS6に相当し、前記制御部53がステップS2に相当し、前記焦点演算部54がステップS8に相当している。CPU13の判定部51、設定部52及び制御部53としての機能とAF用センサチップ12とによって、本発明の一実施の形態によるセンサ装置が構成されている。これにCPU13の焦点演算部54としての機能を加えたものによって、本発明の一実施の形態による焦点検出装置が構成されている。ここで、ステップS5の適正判定とステップS6の再設定の具体例について、図5を参照して説明する。図5aは、光電変換素子アレイ部31Aの各光電変換素子31aの増幅後の出力信号の信号レベルの例を示す図であり、飽和レベルLs及び基準レベルLの例も併せて示している。図5aに示す例では、一部の光電変換素子31aの増幅後の出力信号が飽和している。信号レベルは最大で飽和レベルLsに制限されるため、実際には信号レベルは飽和レベルLsよりも大きくならないが、理解を容易にするため、図5aでは、理想的に飽和がないものとして信号レベルが飽和レベルLsよりも大きくなり得るものとしている。この点は、後述する図9aも同様である。図5bは、光電変換素子アレイ部31Aの各光電変換素子31aの増幅後の出力信号の各信号レベルに対する、その信号レベルの光電変換素子31aの度数の例を示す図であり、飽和レベルLs及び基準レベルLの例も併せて示している。本実施の形態では、ステップS5において、CPU13は、カウンタ42のカウント値が1以上の場合すなわち、飽和が検知された場合。例えば、図5b中のライン101の場合には、メモリ35Aに記憶されているデータ値が適正レベルではないと判定し、ステップS6へ移行する。これは、一部の光電変換素子31aの増幅後の出力信号が飽和していれば、そこで測光情報が失われているため、精度良く測光を行うためには、そのようなデータ値を用いないことが好ましいからである。この場合、ステップS6において、CPU13は、増幅器33Aのゲインを次回も現在のまま変えないものと仮定すると、光電変換素子アレイ部31Aの光電変換素子31aの全数に対するカウンタ38のカウント値すなわち、光電変換素子アレイ部31Aの全ての光電変換素子31aのうち、データ値が当該基準レベルL以上である光電変換素子31aの数の割合から、次回の電荷蓄積時間を算出して設定する。具体的には、例えば、基準レベルLが飽和レベルLsの1/2である場合、前記割合が50以上であれば次回の電荷蓄積時間を現在の電荷蓄積時間の1/4に設定し、前記割合が50未満であれば次回の電荷蓄積時間を現在の1/2に設定する。このように、前記割合に応じて、次回の電荷蓄積時間の設定を行うことで、少ない回数の電荷蓄積動作で出力信号の信号レベルを所望の適正レベルへ追い込むことが可能となる。ここでは、増幅器33Aのゲインを次回も現在のまま変えずに次回の電荷蓄積時間のみを変えるものと仮定して説明したが、それと同等の信号レベル調整効果が得られるように、次回の増幅器33Aのゲインのみを変えたり次回の増幅器33Aのゲイン及び次回の電荷蓄積時間の両方を変えたりしてもよい。もっとも、最終的に適正レベルのデータ値を得るまでの時間を短縮するためには、同等の信号レベル調整効果が得られる限り、電荷蓄積時間が極力短くなるように電荷蓄積時間及びゲインを設定することが好ましい。また、本実施の形態では、ステップS5において、CPU13は、カウンタ42のカウント値がゼロでありすなわち、飽和がなく、かつ、カウンタ38のカウント値が1以上であるすなわち、光電変換素子アレイ部31Aの光電変換素子31aのうちに、増幅後の出力信号の信号レベルが基準レベルL以上である光電変換素子31aが1つ以上ある場合例えば、図5b中のライン102の場合には、メモリ35Aに記憶されているデータ値が適正レベルであると判定し、ステップS7へ移行する。さらに、本実施の形態では、ステップS5において、CPU13は、カウンタ42のカウント値がゼロでありすなわち、飽和がなく、かつ、カウンタ38のカウント値がゼロであるすなわち、光電変換素子アレイ部31Aの光電変換素子31aのうちに、増幅後の出力信号の信号レベルが基準レベルL以上である光電変換素子31aが1つもない場合例えば、図5b中のライン103の場合には、メモリ35Aに記憶されているデータ値が適正レベルではないと判定し、ステップS6へ移行する。この場合、ステップS6において、CPU13は、増幅器33Aのゲインを次回も現在のまま変えないものと仮定すると、次回の電荷蓄積時間を現在の電荷蓄積時間よりも所定程度長く設定する。例えば、次回の電荷蓄積時間を、現在の電荷蓄積時間の2倍に設定する。ここでは、増幅器33Aのゲインを次回も現在のまま変えずに次回の電荷蓄積時間のみを変えるものと仮定して説明したが、それと同等の信号レベル調整効果が得られるように、次回の増幅器33Aのゲインのみを変えたり次回の増幅器33Aのゲイン及び次回の電荷蓄積時間の両方を変えたりしてもよい。本実施の形態によれば、カウンタ38のカウント値すなわち、光電変換素子アレイ部31Aの全ての光電変換素子31aのうち、データ値が当該基準レベルL以上である光電変換素子31aの数に基づいて、データ値が適正か否かを判定しステップS5、データ値が適正でない場合にはそのカウント値に基づいて次回の電荷蓄積動作の電荷蓄積時間及びゲインを設定しているステップS6。したがって、本実施の形態では、前記第1の従来のセンサ装置のように、モニタセンサの信号すなわち、光電変換素子アレイ部の各光電変換素子の出力信号を平均したものに相当する信号に基づいて、データ値が適正か否かを判定したり、データ値が適正でない場合にモニタセンサの信号に基づいて次回の電荷蓄積動作の電荷蓄積時間及びゲインを設定する場合に比べて、より適正レベルの出力信号を得ることができる。ここで、本実施の形態によるカメラ1と比較される比較例によるカメラについて説明する。この比較例が本実施の形態と異なる所は、AF用センサチップ12において、基準レベル生成部36、デジタル比較器37、カウンタ38及び飽和検知部39が取り除かれている点と、図4に示すAF動作に代えて図6に示すAF動作が行われ、CPU13が担う判定部51及び設定部52としての機能が異なる点である。図6は、この比較例によるカメラのAF動作を示す概略フローチャートである。この比較例では、AF動作を開始すると、図4中のステップS1,S2とそれぞれ同一のステップS11,S12の動作を行い、ステップS13へ移行する。ステップS13では、図4中のステップS3と同様に、AD変換器34A,34BでそれぞれAD変換されたデータ値はメモリ35A,35Bに書き込まれる。この比較例では、基準レベル生成部36、デジタル比較器37及びカウンタ38が取り除かれているので、基準レベルLとの比較及びその比較結果によるカウント動作は行わない。また、この比較例では、飽和検知部39が取り除かれているので、ステップS13では飽和検知部39による飽和検知動作は行わない。その後、図4中のステップS4に代えて、CPU13は、メモリ35A,35Bのデータ値を選択して出力させる旨の出力選択信号を出力選択部44に供給し、メモリ35A,35Bのデータ値を出力回路45を介して読み出し、前記RAMに取り込むステップS14。次に、CPU13は、ステップS14で前記RAMに取り込んだデータ値を互いに比較して、そのうちの最もレベルの高い値ピーク値を検出するステップS15。このピーク値は、光電変換素子アレイ部31Aの全ての光電変換素子31aの増幅後の出力信号の信号レベルのうち、最も高い信号レベルの値である。次に、CPU13は、ステップS15で検出したピーク値に基づいて、今回の電荷蓄積動作によりメモリ35A内に記憶されステップS14で読み出されたデータ値が適正レベルであるか否かを判定するステップS16。このとき、CPU13は、ステップS15で検出したピーク値に基づいて、飽和検知ここでは、当該ピーク値が飽和レベルLsである場合に増幅器33Aによる増幅後の出力が飽和していると検知する。も行う。ステップS16で適正レベルでないと判定されると、CPU13は、ステップS15で検出したピーク値と、現在設定されている電荷蓄積時間及びゲインとに基づいて、次回の電荷蓄積動作によって得られるデータ値が適正レベルに近づく又は適正レベルとなる値に、次回の電荷蓄積時間及び増幅器33Aのゲインを設定しステップS17、ステップS12へ戻る。ステップS16で適正レベルであると判定されるまで、ステップS17、S12~S15の動作が繰り返される。ステップS16で適正レベルであると判定されると、CPU13は、ステップS14で最新に前記RAMに取り込まれたメモリ35A,35Bのデータ値に基づいて焦点演算位相差検出方式に従った焦点調節状態としてのデフォーカス量の算出を行うステップS18。その後、CPU13は、焦点調節信号をモータ14に供給して、ステップS18で求めたデフォーカス量に応じて合焦状態になるようにモータ14を作動させ、自動焦点調節を行うステップS19。これにより、AF動作が終了する。ここで、ステップS16の適正判定とステップS17の再設定の具体例について、説明する。この比較例では、ステップS16において、CPU13は、ステップS15で検出したピーク値が飽和レベルLsである場合飽和状態の場合には、今回の電荷蓄積動作によりメモリ35A内に記憶されステップS14で読み出されたデータ値が適正レベルではないと判定し、ステップS17へ移行する。この場合、ステップS17において、CPU13は、増幅器33Aのゲインを次回も現在のまま変えないものと仮定すると、次回の電荷蓄積時間を現在の電荷蓄積時間よりも所定程度短く設定する。例えば、現在の電荷蓄積時間の1/2に設定する。ここでは、増幅器33Aのゲインを次回も現在のまま変えずに次回の電荷蓄積時間のみを変えるものと仮定して説明したが、それと同等の信号レベル調整効果が得られるように、次回の増幅器33Aのゲインのみを変えたり次回の増幅器33Aのゲイン及び次回の電荷蓄積時間の両方を変えたりしてもよい。また、この比較例では、ステップS16において、CPU13は、ステップS15で検出したピーク値が飽和レベルLsでなくすなわち、飽和がなく、かつ、ステップS15で検出したピーク値が所定値以上である場合には、今回の電荷蓄積動作によりメモリ35A内に記憶されステップS14で読み出されたデータ値が適正レベルであると判定し、ステップS18へ移行する。さらに、この比較例では、ステップS16において、CPU13は、ステップS15で検出したピーク値が前記所定値よりも小さい場合には、今回の電荷蓄積動作によりメモリ35A内に記憶されステップS14で読み出されたデータ値が適正レベルでないと判定し、ステップS17へ移行する。この場合、ステップS17において、CPU13は、次回の電荷蓄積時間を、ステップS15で検出したピーク値と目標信号量との比に応じて現在の電荷蓄積時間よりも長く設定する。例えば、次回の電荷蓄積時間を、現在の電荷蓄積時間に[目標ピーク値]×[飽和レベルLsに対するステップS15で検出したピーク値の割合の逆数]を乗算した値に設定する。ここでは、増幅器33Aのゲインを次回も現在のまま変えずに次回の電荷蓄積時間のみを変えるものと仮定して説明したが、それと同等の信号レベル調整効果が得られるように、次回の増幅器33Aのゲインのみを変えたり次回の増幅器33Aのゲイン及び次回の電荷蓄積時間の両方を変えたりしてもよい。この比較例では、電荷蓄積動作が行われる度に毎回、常に、ステップS14のデータ値の読み出しとステップS15のピーク値の検出が行われる。ステップS15のピーク値の検出のためには、大きな処理量を要する。これは、ステップS15のピーク値の検出のためには、全てのデータ値を互いに比較する必要があり、そのデータ値は例えば10~12bitであって比較処理するデータ量が大きいからである。したがって、この比較例では、電荷蓄積動作が行われる度に毎回、常に、ステップS15のピーク値の検出が行われることから、その処理を行うために、CPU13が占有されてしまい、CPU13が行うべき他の処理カメラ全体の制御やその他の処理に支障を来すおそれがある。また、ステップS14でメモリ35A内の全てのデータ値を出力回路45を介してCPU13へ転送する際、その各データ値は例えば10~12bitであるため、転送するデータ量が大きいことから、その転送に時間を要する。したがって、この比較例では、電荷蓄積動作が行われる度に毎回、常に、ステップS14のデータ値の読み出しデータ転送が行われることから、最終的に適正レベルのデータ値を得るまでの時間が長くなってしまう。これに対し、本実施の形態では、ピーク値の検出を行う代わりに、電荷蓄積動作が行われる度に毎回、カウンタ38のカウント値すなわち、光電変換素子アレイ部31Aの全ての光電変換素子31aのうち、データ値が当該基準レベルL以上である光電変換素子31aの数を求め、そのカウント値を、データ値の適正判定並びに次回の電荷蓄積時間及びゲインの設定に用いている。前記カウント値を得るに際しては、データ値を基準レベルLと比較し、全てのデータ値を互いに比較するものではないので、その処理量は、非常に小さい。しかも、本実施の形態では、カウンタ38のカウント値の取得は、AF用センサチップ12内で行われ、CPU13では行われない。したがって、本実施の形態によれば、CPU13が行うべき他の処理カメラ全体の制御やその他の処理に支障を来すおそれがない。なお、AF用センサチップ12内でデジタル比較器37による比較やカウンタ38のカウントが行われるため、この間CPU13は別の処理を行うことが可能となることは、言うまでもない。また、本実施の形態では、電荷蓄積動作が繰り返される場合ステップS16で1回以上不適正と判定される場合であっても、カウンタ38のカウント値が毎回出力回路45を介してCPU13へ転送されるステップS4参照だけであって、メモリ35A内の全てのデータ値は最後に1回のみ出力回路45を介してCPU13へ転送されるだけである。したがって、本実施の形態によれば、カウンタ38のカウント値最大でも光電変換素子アレイ部31Aの光電変換素子31aの全数である。のデータ量はメモリ35A内の全てのデータ値のデータ量よりもはるかに小さいことから、出力回路45を介したデータ転送に要するトータルの時間が短縮される。よって、本実施の形態によれば、前記比較例に比べて、最終的に適正レベルのデータ値を得るまでの時間が短くなる。なお、本実施の形態において、可変ゲイン増幅器33A,33Bの代わりにそれぞれ固定ゲイン増幅器を用いてもよいし、可変ゲイン増幅器33A,33Bを取り除いて駆動読み出し回路32A,32Bからの出力信号をAD変換器34A,34Bにそれぞれ直接入力させてもよい。これらの点は、後述する各実施の形態についても同様である。[第2の実施の形態]図7は、本発明の第2の実施の形態によるカメラのAF動作を示す概略フローチャートである。図7において、図4及び図6中のステップと同一又は対応するステップには同一符号を付し、その重複する説明は省略する。本実施の形態が前記第1の実施の形態と異なる所は、CPU13は、ステップS3の後に、CPU13に所定程度以上の余力があるか否かを判定しステップS21、余力がないと判定された場合にはステップS4へ移行する一方、余力があると判定された場合にはステップS14へ移行する。ステップS17の後には、ステップS2へ戻る。CPU13に所定程度以上の余力があるか否かの判定は、例えば、CPU13が命令待ちの状態にあるか否かや、CPU13の使用率が所定値以下であるか否かなどによって、行うことができる。本実施の形態によれば、CPU13に所定程度以上の余力がない場合には、前記第1の実施の形態と同様に、カウンタ38のカウント値に基づいて、データ値の適正判定及び電荷蓄積時間及びゲインの再設定が行われる一方で、CPU13に所定程度以上の余力がある場合には、前記比較例と同様に、前記ピーク値に基づいて、データ値の適正判定及び電荷蓄積時間及びゲインの再設定が行われる。したがって、本実施の形態によれば、CPU13に所定程度以上の余力がない場合には、前記第1の実施の形態と同様の利点が得られる一方で、CPU13に所定程度以上の余力がある場合には、前記第1の実施の形態に比べてより精度良く適正レベルのデータを得ることができる。本実施の形態では、前記ピーク値に基づいてデータ値の適正判定及び電荷蓄積時間及びゲインの再設定が行われるのは、CPU13に所定程度以上の余力がある場合であり、これは、光電変換素子アレイ部の複数の光電変換素子の増幅後の出力信号が適正レベルであるか否かの判定に関する処理量として、比較的大きな処理量が許容される場合である。したがって、本実施の形態によれば、前記比較例と異なり、CPU13が行うべき他の処理カメラ全体の制御やその他の処理に支障を来すおそれがない。[第3の実施の形態]図8は、本発明の第3の実施の形態によるカメラのAF用センサチップ12及びCPU13等を示す概略ブロック図であり、図3に対応している。図8において、図3中の要素と同一又は対応する要素には同一符号を付し、その重複する説明は省略する。本実施の形態が前記第1の実施の形態と異なる所は、前記第1の実施の形態では1つの基準レベルLを用いるように構成されているのに対し、本実施の形態では、2つの基準レベルL1,L2L2<L1<Lsを用いるように構成されている点である。すなわち、本実施の形態では、AF用センサチップ12において、図3中の基準レベル生成部36、デジタル比較器37及びカウンタ38の代わりに、それに相当するものが2組基準レベル生成部136、デジタル比較器137及びカウンタ138の組と、基準レベル生成部236、デジタル比較器237及びカウンタ238の組設けられている。基準レベル生成部136は基準レベルL1を生成し、基準レベル生成部236は基準レベルL2を生成する。カウンタ138,238は、2つの基準レベルL1,L2に関して、光電変換素子アレイ部31Aの全ての光電変換素子31aのうち、データ値が当該基準レベル以上である光電変換素子31aの数をカウントするカウント部を構成している。カウンタ138のカウント値は、光電変換素子アレイ部31Aの全ての光電変換素子31aのうち、データ値が基準レベルL1以上逆に、基準レベルL1以下でもよい。である光電変換素子31aの数を示す。カウンタ238のカウント値は、光電変換素子アレイ部31Aの全ての光電変換素子31aのうち、データ値が基準レベルL2以上逆に、基準レベルL2以下でもよい。である光電変換素子31aの数を示す。本実施の形態では、図4中のステップS3において、カウンタ38のカウント値に代えて、カウンタ138,238のカウント値を得る。図4中のステップS4において、カウンタ38のカウント値に代えて、カウンタ138,238のカウント値を読み出す。また、本実施の形態では、図4中のステップS5において、カウンタ38のカウント値に代えて、カウンタ138,238のカウント値に基づいて、今回の電荷蓄積動作によりメモリ35A内に記憶されたデータ値が適正レベルであるか否かを判定する。図4中のステップS6において、カウンタ38のカウント値に代えて、カウンタ138,238のカウント値に基づいて、次回の電荷蓄積動作によって得られるデータ値が適正レベルに近づく又は適正レベルとなる値に、次回の電荷蓄積時間及び増幅器33Aのゲインを設定する。図9aは、光電変換素子アレイ部31Aの各光電変換素子31aの増幅後の出力信号の信号レベルの例を示す図であり、飽和レベルLs及び基準レベルL1,L2の例も併せて示している。図9bは、光電変換素子アレイ部31Aの各光電変換素子31aの増幅後の出力信号の各信号レベルに対する、その信号レベルの光電変換素子31aの度数の例を示す図であり、飽和レベルLs及び基準レベルL1,L2の例も併せて示している。本実施の形態によれば、前記第1の実施の形態と同様の利点が得られる他、2つの基準レベルL1,L2が利用されるので、前記第1の実施の形態に比べて、図4中のステップS5におけるデータ値の適正レベル判定の精度を高めることができるとともに、図4中のステップS6における次回の電荷蓄積時間及びゲインの決定精度を高めることができるという利点が得られる。なお、図4中のステップS6における次回の電荷蓄積時間及びゲインの決定は、例えば、基準レベルL1以上のカウント値カウンタ138のカウント値と基準レベルL2以上のカウント値カウンタ238のカウント値との差に基づいて行ってもよいし、そのような差を用いることなく、基準レベルL1以上のカウント値カウンタ138のカウント値と基準レベルL2以上のカウント値カウンタ238のカウント値とに基づいて行ってもよい。なお、本発明では、2つの基準レベルを用いる代わりに、3つ以上の基準レベルを用いるように構成してもよい。また、前記第1の実施の形態を変形して本実施の形態を得たとの同様に、前記第2の実施の形態を2つ以上の基準レベルLを用いるように変形してもよい。[第4の実施の形態]図10は、本発明の第4の実施の形態によるカメラのAF用センサチップ12及びCPU13等を示す概略ブロック図であり、図8に対応している。図10において、図8中の要素と同一又は対応する要素には同一符号を付し、その重複する説明は省略する。本実施の形態が前記第3の実施の形態と異なる所は、デジタル比較器及びカウンタの数を低減しながら、前記第3の実施の形態と同様に2つの基準レベルL1,L2を用いるように構成されている点である。本実施の形態では、基準レベル生成部136,236に代えて、CPU13からの基準レベル設定信号に従って2つの基準レベルL1,L2のうちの1つを可変に出力する可変基準レベル生成部336が、設けられている。また、本実施の形態では、2つのデジタル比較器137,237に代えて、1つのデジタル比較器337が設けられている。また、本実施の形態では、2つのカウンタ138,238に代えて、1つのカウンタ338が設けられている。さらに、本実施の形態では、スイッチ301及びメモリ302が追加されている。スイッチ301は、タイミング制御部46からのタイミング制御信号に応じて、AD変換器34Aの出力とメモリ35Aの出力とを切り替えて、デジタル比較器37の一方の入力端子に接続する。AD変換器34Aから順次データ値が出力されそのデータ値がメモリ35Aに記憶されていく際には、可変基準レベル生成部336が基準レベルL1をデジタル比較器337に供給するとともに、スイッチ301がAD変換器34Aの出力をデジタル比較器337の入力端子に接続する。このとき、カウンタ338は、デジタル比較器337による基準レベルL1とAD変換器34Aの出力データ値との比較結果に応じてカウント動作を行い、光電変換素子アレイ部31Aの全ての光電変換素子31aのうち、データ値が基準レベルL1以上である光電変換素子31aの数をカウントし、その数を示すこのカウント値図8中のカウンタ138のカウント値と同一がメモリ302に記憶される。次に、可変基準レベル生成部336が基準レベルL2をデジタル比較器337に供給するとともに、スイッチ301がメモリ35Aの出力をデジタル比較器337の入力端子に接続する。このとき、メモリ35A内のデータ値が順次スイッチ301を介してデジタル比較器337の入力端子に供給され、カウンタ338は、デジタル比較器337による基準レベルL2とメモリ35A内のデータ値との比較結果に応じてカウント動作を行い、光電変換素子アレイ部31Aの全ての光電変換素子31aのうち、データ値が基準レベルL2以上である光電変換素子31aの数をカウントし、その数を示すこのカウント値図8中のカウンタ238のカウント値と同一がメモリ302に記憶される。そして、図4中のステップS14では、メモリ302に記憶されている前記2つのカウント値が、出力選択部44により選択されて、出力回路45を介して、CPU13に供給される。本実施の形態によっても、前記第3の実施の形態と同様の利点が得られる。また、本実施の形態によれば、前記第3の実施の形態に比べて、デジタル比較器及びカウンタの数を低減することができる。なお、スイッチ301を取り除いて、デジタル比較器337の入力端子に常にメモリ302の出力を接続しておいてもよい。この場合、基準レベルL2との比較及びその比較結果によるカウントも、AD変換器34Aの出力値がメモリ302内に記憶された後に行うようにすればよい。また、可変基準レベル生成部336を3つ以上の基準レベルのうちの1つを可変に出力するように構成し、デジタル比較器337及びカウンタ338が前記3つ以上の基準レベルの各々について比較カウントを行うようにすれば、3つ以上の基準レベルを用いることもできる。[他の変形例等]以上、本発明の各実施の形態及びその変形例について説明したが、本発明はそれらに限定されるものではない。例えば、前記各実施の形態では、AF用センサチップ12には一対の光電変換素子アレイ部31A,31Bが設けられているが、複数の対の光電変換素子アレイ部を設けてもよい。その例を図11に示す。図11aは視野マスクパターン測距視野VIW1~VIW4の他の例を模式的に示す図であり、図11bはその視野マスクパターンに応じた4対の光電変換素子アレイ部の例を模式的に示す図である。1対の光電変換素子アレイ部71A,71Bは測距視野VIW1に対応し、1対の光電変換素子アレイ部72A,72Bは測距視野VIW2に対応し、1対の光電変換素子アレイ部73A,73Bは測距視野VIW3に対応し、1対の光電変換素子アレイ部74A,74Bは測距視野VIW4に対応している。本発明は、このように複数対の光電変換素子アレイ部を有するものにも適用することができる。また、前記各実施の形態では、光電変換素子アレイ部31Aの全ての光電変換素子31aの出力信号を、焦点演算部54の焦点演算と判定部51の適正判定及び設定部52の電荷蓄積時間及びゲインの設定とに用いている。しかし、本発明では、焦点検出モード等によっては、CPU13が光電変換素子アレイ部31Aの一部の2つ以上の光電変換素子31aを選択して、その選択された一部の2つ以上の光電変換素子31aの出力信号を、焦点演算部54の焦点演算と判定部51の適正判定及び設定部52の電荷蓄積時間及びゲインの設定とに用いるようにしてもよい。例えば、所定の焦点検出モードでは、光電変換素子アレイ部31Aの図3中の上側半分の光電変換素子31a及び光電変換素子アレイ部31Bの図3中の上側半分の光電変換素子31bを選択して、上側半分の光電変換素子31aの出力信号及び上側半分の光電変換素子31bの出力信号を焦点演算部54の焦点演算に用いるとともに、上側半分の光電変換素子31aの出力信号を判定部51の適正判定及び設定部52の電荷蓄積時間及びゲインの設定とに用い、他の所定の焦点検出モードでは、光電変換素子アレイ部31Aの図3中の下側半分の光電変換素子31a及び光電変換素子アレイ部31Bの図3中の下側半分の光電変換素子31bを選択して、下側半分の光電変換素子31aの出力信号及び下側半分の光電変換素子31bの出力信号を焦点演算部54の焦点演算に用いるとともに、下側半分の光電変換素子31aの出力信号を判定部51の適正判定及び設定部52の電荷蓄積時間及びゲインの設定とに用いるようにしてもよい。この場合、例えば、前記所定の焦点検出モードでは、駆動読み出し回路32A,32Bが上側半分の光電変換素子31aの出力信号及び上側半分の光電変換素子31bの出力信号のみをそれぞれ順次読み出すようなタイミング制御信号をタイミング制御部46が発生するように、CPU13が制御信号をタイミング制御部46に供給し、前記他の所定の焦点検出モードでは、駆動読み出し回路32A,32Bが下側半分の光電変換素子31aの出力信号及び下側半分の光電変換素子31bの出力信号のみをそれぞれ順次読み出すようなタイミング制御信号をタイミング制御部46が発生するように、CPU13が制御信号をタイミング制御部46に供給すればよい。また、前記各実施の形態では、光電変換素子アレイ部31Aの光電変換素子31aの出力信号を、判定部51の適正判定及び設定部52の電荷蓄積時間及びゲインの設定に用いているが、光電変換素子アレイ部31Bの光電変換素子31bの出力信号は、判定部51の適正判定及び設定部52の電荷蓄積時間及びゲインの設定に用いていない。しかし、本発明では、光電変換素子アレイ部31Aの光電変換素子31aの出力信号のみならず、光電変換素子アレイ部31Bの光電変換素子31bの出力信号も、判定部51の適正判定及び設定部52の電荷蓄積時間及びゲインの設定に用いてもよい。この場合、例えば、図1において、AD変換器34Aの出力に対して設けられている各要素36~42に相当するものを、AD変換器34Bの出力に対して設け、前記第1の実施の形態におけるカウンタ38のカウント値の代わりに、カウンタ38のカウント値とカウンタ38に相当してAD変換器34B側に設けたカウンタのカウント値との合計値を用い、前記第1の実施の形態における飽和検知部39の飽和検知信号の代わりに、飽和検知部39の飽和検知信号と飽和検知部39に相当してAD変換器34B側に設けた飽和検知部の飽和検知信号とのオア信号を用いればよい。さらに、前記各実施の形態では、AD変換器34A,34B以降の要素例えば、図1では、要素34A,34B,35A,35B,36~46がAF用センサチップ12に設けられているが、これらの要素はAF用センサチップ12の外部に配置してもよい。さらにまた、前記各実施の形態は、本発明によるセンサ装置を焦点検出装置に用いた例である。しかし、本発明によるセンサ装置は、焦点検出装置に限らず、複数の光電変換素子を有する光電変換素子アレイ部を備えた種々のセンサ装置に適用することができる。例えば、本発明によるセンサ装置は、複数の光電変換素子を有する光電変換素子アレイ部を備えたAE自動露光用検出装置にも適用することができ、そのAE用検出装置を備えたカメラも本発明の範囲内である。以下に、そのカメラの一例として、本発明の第5の実施の形態によるカメラについて説明する。[第5の実施の形態]図12は、本発明の第5の実施の形態によるカメラのAE用センサチップ412及びCPU13等を示す概略ブロック図である。本実施の形態によるカメラは、前記第1の実施の形態によるカメラにおいて、AE用検出部をなす測光部9としてAE用センサチップ412が用いられるとともに、CPU13が後述する判定部451、設定部452及び制御部453としての機能も担うように構成されたものである。CPU13の判定部451、設定部452及び制御部453としての機能とAE用センサチップ412とによって、本発明の一実施の形態によるセンサ装置としてのAE用検出装置が構成されている。AE用センサチップ412は、図3中の各要素31A,32A,33A,34A,35A,36~45にそれぞれ対応する、光電変換素子アレイ部431,駆動読み出し回路432,可変ゲイン増幅器433,AD変換器434,メモリ435,基準レベル生成部436,デジタル比較器437,カウンタ438,飽和検知部439,飽和レベル生成部440,デジタル比較器441,カウンタ442,出力部443,出力選択部444,出力回路445,タイミング制御部446を有している。これらは、図3中の対応する要素と同様の動作を行うので、その説明は省略する。なお、光電変換素子アレイ部431は、図3中の光電変換素子アレイ部31の複数の光電変換素子31aに対応する複数の光電変換素子431aを有しているが、複数の光電変換素子431aは、撮像素子10の視野の全体又は一部に対応する領域に2次元に配置されている。また、本実施の形態では、CPU13は、図3中の判定部51、設定部52及び制御部53にそれぞれ対応する判定部451、設定部452及び制御部453としての機能も担う。これらの各部451~453は、図3中の対応する各部51~53と同様の動作を、AE用センサチップ412に関して行うので、その説明は省略する。なお、図4中のステップS7に対応するステップ図示せずで、適正レベルであるとしてメモリ435から読み出されるデータ値は、AE用測光データとして、公知の自動露光制御に用いられる。なお、本発明では、前記第1の実施の形態を変形して前記第1乃至第3の実施の形態やそれらの変形例を得たのと同様の変形を、本実施の形態におけるAE用センサチップ412に関して適宜適用してもよい。また、本発明では、本実施の形態において、AF用センサチップ12を用いる代わりに、公知のAF用センサを用いてもよい。"