入力信号をそれぞれ受ける一対の入力端子に接続される一対のキャパシタと、前記キャパシタを介して前記入力信号を受ける一対の入力ノードと、前記入力信号の電圧差を示す出力信号を出力する出力ノードとを有する少なくとも1つのコンパレータと、前記一対の入力ノードにコモン電圧を設定する第1制御回路と、前記出力ノードに接続される負荷の量を設定する第2制御回路と、前記コンパレータの閾値を補正する補正期間に、所定量の負荷が基準のコンパレータの出力ノードに接続されるときの閾値の変動量に対応する電圧差を有する第1電圧および第2電圧を前記一対の入力端子にそれぞれ供給する第3制御回路とを備え、前記第1制御回路は、前記補正期間に、前記所定量の負荷が前記出力ノードに接続された状態で、前記出力信号の論理が反転するまで前記コモン電圧を変更し、前記出力信号の論理が反転するときの前記コモン電圧を前記補正期間後の通常動作期間に使用することを特徴とするコンパレータシステム。前記第2制御回路は、前記補正期間の前の検出期間に、前記所定量の負荷を前記コンパレータの1つである前記基準のコンパレータの前記出力ノードに接続し、前記第3制御回路は、前記検出期間に、前記第1電圧および前記第2電圧の電圧差を変更し、前記出力信号の論理が反転するときの前記第1電圧および前記第2電圧の電圧差を、所定量の負荷が前記基準のコンパレータの出力ノードに接続されているときの閾値の変動量として検出し、前記出力信号の論理が反転するときの前記第1電圧および前記第2電圧を、前記補正期間において前記基準のコンパレータを除くコンパレータに使用することを特徴とする請求項1記載のコンパレータシステム。前記第1制御回路は、前記補正期間に、前記基準のコンパレータを除くコンパレータ毎に、前記出力信号の論理が反転するときの前記コモン電圧の値を求め、求めた前記コモン電圧を前記補正期間後の通常動作期間にそれぞれ使用することを特徴とする請求項2記載のコンパレータシステム。前記第1制御回路は、前記コンパレータ毎に前記コモン電圧を生成するコモン電圧生成回路を備えていることを特徴とする請求項3記載のコンパレータシステム。前記所定量の負荷は、前記出力ノードに接続可能な最大量の負荷であることを特徴とする請求項1ないし請求項4のいずれか1項に記載のコンパレータシステム。請求項1ないし請求項5のいずれか1項に記載のコンパレータシステムと、前記コンパレータシステムからの出力信号の論理に基づいて、前記入力信号の電圧差を示すデジタル値を生成するエンコーダとを備え、前記第2制御回路は、通常動作期間中に前記出力ノードにそれぞれ接続する負荷の量を、複数の前記コンパレータで互いに相違させることを特徴とするアナログデジタルコンバータ。入力信号をそれぞれ受ける一対の入力端子に一対のキャパシタを介してそれぞれ接続される一対の入力ノードと、前記入力信号の電圧差を示す出力信号を出力する出力ノードとを有するコンパレータの閾値調整方法であって、前記コンパレータの閾値を補正する補正期間に、前記出力ノードに所定量の負荷を接続し、前記所定量の負荷が基準のコンパレータの出力ノードに接続されるときの閾値の変動量に対応する電圧差を有する第1電圧および第2電圧を前記一対の入力端子にそれぞれ供給し、前記所定量の負荷が前記出力ノードに接続された状態で、前記出力信号の論理が反転するまで前記コモン電圧を変更し、前記出力信号の論理が反転するときの前記コモン電圧を前記補正期間後の通常動作期間に使用することを特徴とするコンパレータの閾値補正方法。前記補正期間の前の検出期間に、前記所定量の負荷を前記コンパレータの1つである基準のコンパレータの前記出力ノードに接続し、前記第1電圧および前記第2電圧の電圧差を変更し、前記出力信号の論理が反転するときの前記第1電圧および前記第2電圧の電圧差を、所定量の負荷が前記基準のコンパレータの出力ノードに接続されているときの閾値の変動量として検出し、前記出力信号の論理が反転するときの前記第1電圧および前記第2電圧を前記補正期間において前記基準のコンパレータを除くコンパレータに使用することを特徴とする請求項7記載のコンパレータの閾値補正方法。前記補正期間に、前記基準のコンパレータを除くコンパレータ毎に、前記出力信号の論理が反転するときの前記コモン電圧の値を求め、求めた前記コモン電圧を前記補正期間後の通常動作期間にそれぞれ使用することを特徴とする請求項8記載のコンパレータの閾値補正方法。コンパレータに形成されるトランジスタ等の製造条件の変動あるいは温度変動等によりコンパレータの電気的特性が変化すると、出力信号の論理が反転するときの入力信号の電圧差であるオフセット電圧やコンパレータの閾値は、標準値に対してずれてしまう。特に、出力ノードに接続される負荷の量に応じて閾値を変更可能なコンパレータシステムにおいて、製造条件の変動等による閾値のずれを補正する手法は提案されていない。本発明の目的は、閾値のずれを補正できるコンパレータシステムを提供することである。本発明の一形態におけるコンパレータシステムは、入力信号をそれぞれ受ける一対の入力端子に接続される一対のキャパシタと、キャパシタを介して入力信号を受ける一対の入力ノードと、入力信号の電圧差を示す出力信号を出力する出力ノードとを有する少なくとも1つのコンパレータと、一対の入力ノードにコモン電圧を設定する第1制御回路と、出力ノードに接続される負荷の量を設定する第2制御回路と、コンパレータの閾値を補正する補正期間に、所定量の負荷が基準のコンパレータの出力ノードに接続されるときの閾値の変動量に対応する電圧差を有する第1電圧および第2電圧を一対の入力端子にそれぞれ供給する第3制御回路とを備え、第1制御回路は、補正期間に、所定量の負荷が出力ノードに接続された状態で、出力信号の論理が反転するまでコモン電圧を変更し、出力信号の論理が反転するときのコモン電圧を補正期間後の通常動作期間に使用する。出力ノードに接続される負荷の量に応じて閾値を変更可能なコンパレータシステムにおいて、製造条件の変動等による閾値のずれを補正できる。以下、図面を用いて実施形態を説明する。信号が伝達される信号線には、信号名と同じ符号を使用する。図1は、一実施形態におけるコンパレータシステムCSYSの例を示している。コンパレータシステムCSYSは、コンパレータCOMPa、キャパシタCPa、CNaおよび制御回路CNT1、CNT2、CNT3を有している。コンパレータCOMPaの側の入力ノードVIPaは、キャパシタCPaを介して入力信号VIPを受ける入力端子VIPに接続されている。コンパレータCOMPaの-側の入力ノードVINaは、キャパシタCNaを介して入力信号VINを受ける入力端子VINに接続されている。コンパレータCOMPaの出力ノードOPaは、出力端子OUTaに接続され、入力信号VIP、VINの電圧差を示す出力信号OUTaを出力する。制御回路CNT1は、入力ノードVIPa、VINaにコモン電圧VCMaを設定する。入力信号VIP、VINの直流成分は、キャパシタCPa、CNaにより入力ノードVIPa、VINaに伝達されない。これにより、制御回路CNT1を用いて、入力ノードVIPa、VINaを任意のコモン電圧VCMaに初期設定できる。換言すれば、入力信号VIP、VINの電圧を、コンパレータCOMPaが正常に動作する入力電圧の範囲にシフトできる。なお、制御回路CNT1は、コンパレータシステムCSYSの外部例えば、コンパレータシステムCSYSが搭載されるチップの外部に配置されてもよい。制御回路CNT2は、出力ノードOPaに接続される負荷の量を設定する。この実施形態では、出力ノードOPaに接続される負荷の量に応じて、コンパレータCOMPaの閾値が切り換えられる。閾値は、出力ノードOPaの論理が論理0から論理1または論理1から論理0に変化するときの入力電圧VIP、VINの差VIP-VINである。ここで、論理1は、高い側の電圧ハイレベルを示し、論理0は、低い側の電圧ロウレベルを示す。なお、制御回路CNT2は、コンパレータCOMPaの内部に形成されてもよい。制御回路CNT2により閾値がゼロに設定されているとき、コンパレータCOMPaは、入力電圧VIPが入力電圧VINより高いときに出力ノードOPaに論理0を出力し、入力電圧VIPが入力電圧VINより低いときに出力ノードOPaに論理1を出力する。例えば、制御回路CNT2により閾値が100mVに設定されているとき、出力信号OUTaは、入力電圧VIPと入力電圧VINの差VIP-VINが100mV以上高いとき論理0になり、電圧差VIP-VINが100mVより低いとき論理1になる。制御回路CNT2により閾値が-100mVが設定されているとき、出力信号OUTaは、電圧差VIP-VINが-100mV以上のとき例えば、-80mVや20mV、論理0になり、電圧差VIP-VINが-100mVより低いとき例えば、-110mV、論理1になる。制御回路CNT3は、コンパレータCOMPaの閾値を補正する補正期間に、所定の電圧差を有する電圧VP、VNを入力端子VIP、VINにそれぞれ供給する。なお、電圧VP、VNは、通常動作期間に入力信号VIP、VINを生成する信号生成回路を用いて生成されてもよい。補正期間は、コンパレータCOMPaが入力信号VIP、VINの電圧の比較動作を実施する通常動作期間の前に設定される。電圧VP、VNの所定の電圧差は、所定量の負荷が基準のコンパレータの出力ノードに接続されているときの基準のコンパレータの閾値の変動量に対応する。例えば、基準のコンパレータは、コンパレータCOMPaと同じ回路であり、コンパレータシステムCSYS内に形成される別のコンパレータである。あるいは、基準のコンパレータは、電気的特性が標準のコンパレータである。標準のコンパレータに形成されるトランジスタの電気的特性閾値電圧等は、例えば標準値Typicalを示す。この場合、標準のコンパレータの閾値の変動量は、コンパレータシステムCSYSの設計時や製造時に予め求められてもよい。例えば、所定量の負荷を基準のコンパレータの出力ノードに接続する前と接続した後とで、基準のコンパレータの閾値が100mV変化するとき、制御回路CNT3は、100mVの電圧差を有する電圧VP、VNを入力端子VIP、VINに出力する。これにより、所定量の負荷の接続により変化する閾値の変動量を、所定の電圧差を有する電圧VP、VNにより相殺できる。換言すれば、所定量の負荷を出力ノードOPaに接続し、所定の電圧差を有する電圧VP、VNを入力端子VIP、VINに供給し、コモン電圧VCMaを変化させて出力信号OUTaの論理をモニタすることで、コンパレータCOMPと基準のコンパレータとの閾値のずれを検出できる。制御回路CNT1は、補正期間に、所定量の負荷が出力ノードOPaに接続された状態で、出力信号OUTaの論理が反転するまでコモン電圧VCMaを徐々に変更する。制御回路CNT1は、出力信号OUTaの論理が反転するときのコモン電圧VCMaと基準のコモン電圧との差を、コンパレータCOMPと基準のコンパレータとの閾値のずれとして検出する。換言すれば、出力信号OUTaの論理が反転するときのコモン電圧VCMaにより、閾値のずれが相殺され、閾値が基準のコンパレータの閾値と同じ値に補正される。そして、制御回路CNT1は、出力信号OUTaの論理が反転するときのコモン電圧VCMaを補正期間後の通常動作期間に使用する。閾値は、コンパレータCOMPaを形成するトランジスタや抵抗等の素子の電気的特性のばらつきに応じて変動する。素子の電気的特性は、コンパレータシステムCSYSの製造工程での製造条件のばらつきにより変動する。コンパレータシステムCSYSが複数のコンパレータCOMPaを有するときも、コンパレータCOMPaの閾値は互いにずれる場合がある。なお、コモン電圧VCMaを所定の範囲で変化させても出力信号OUTaの論理が反転しないとき、制御回路CNT1は、コンパレータCOMPaの閾値が基準のコンパレータの閾値に等しいと判断し、基準のコモン電圧VCMaを通常動作期間に使用する。例えば、基準のコモン電圧VCMaは、基準のコンパレータの閾値の変動量の評価時に使用したコモン電圧である。以上、この実施形態では、出力ノードOPaに接続される負荷の量に応じて閾値を変更可能なコンパレータシステムCSYSにおいて、制御回路CNT1によりコモン電圧VCMaの値を調整することで、コンパレータCOMPaの閾値のずれを基準のコンパレータの閾値に合わせて補正できる。この結果、入力電圧VIP、VINの差を高い精度で比較できるコンパレータシステムCSYSを提供できる。図2は、別の実施形態におけるコンパレータシステムCSYSの例を示している。上述した実施形態で説明した要素と同一の要素については、同一の符号を付し、これ等については、詳細な説明を省略する。この実施形態のコンパレータシステムCSYSは、コンパレータCOMPCOMPa、COMPb、制御回路CNT1、CNT2、CNT3およびキャパシタCPa、CNa、CPb、CNbを有している。コンパレータCOMPa、COMPbは、互いに同じ回路であり、例えば、図1のコンパレータCOMPaと同じ回路である。コンパレータCOMPbの入力ノードVIPbは、キャパシタCPbを介して入力端子VIPに接続されている。コンパレータCOMPbの入力ノードVINbは、キャパシタCNbを介して入力端子VINに接続されている。コンパレータCOMPbの出力ノードOPbは、出力端子OUTbに接続され、入力信号VIP、VINの電圧差を示す出力信号OUTbを出力する。コンパレータCOMPa、COMPbの動作は、図1のコンパレータCOMPaの動作と同じである。この実施形態では、コンパレータCOMPa、COMPbの一方の閾値が、閾値の変動量として補正期間の前の検出期間に求められ、コンパレータCOMPa、COMPbの他方の閾値が、検出期間に求められた閾値と同じ値に補正される。以下の説明では、検出期間にコンパレータCOMPa基準のコンパレータの閾値の変動量が求められ、補正期間に基準のコンパレータを除くコンパレータCOMPbの閾値が補正される例を述べる。制御回路CNT1は、入力ノードVIPb、VINbにコモン電圧VCMbを設定する機能を、図1の制御回路CNT1に追加している。なお、制御回路CNT1は、コンパレータシステムCSYSの外部例えば、コンパレータシステムCSYSが搭載されるチップの外部に配置されてもよい。制御回路CNT2は、コンパレータCOMPbの出力ノードOPbに接続される負荷の量を設定する機能を、図1の制御回路CNT2に追加している。制御回路CNT3は、検出期間に、所定量の負荷がコンパレータCOMPaの出力ノードOPaに接続されている状態で、電圧VP、VNの電圧差を徐々に変更する。そして、制御回路CNT3は、コンパレータCOMPaの出力信号OUTaの論理が反転するときの電圧VP、VNの電圧差を、制御回路CNT2により所定量の負荷がコンパレータCOMPaの出力ノードOPaに接続されたときの閾値の変動量として検出する。制御回路CNT3は、補正期間において、検出期間に検出された電圧差を有する電圧VP、VNを入力端子VIP、VINにそれぞれ供給する。なお、検出期間および補正期間に、電圧VP、VNは、通常動作期間に入力信号VIP、VINを生成する信号生成回路を用いて生成されてもよい。制御回路CNT2は、検出期間中にコンパレータCOMPaの出力ノードOPaに接続した所定量の負荷と同量の負荷をコンパレータCOMPbの出力ノードOPbに接続する。そして、制御回路1は、図1の動作と同様に、所定量の負荷が出力ノードOPbに接続された状態で、出力信号OUTbの論理が反転するまでコモン電圧VCMbを徐々に変更する。制御回路CNT1は、出力信号OUTbの論理が反転するときのコモン電圧VCMbと、検出期間に使用した基準のコモン電圧との差を、コンパレータCOMPbと基準のコンパレータCOMPaとの閾値のずれとして検出する。換言すれば、出力信号OUTbの論理が反転するときのコモン電圧VCMbにより、コンパレータCOMPa、COMPbの閾値のずれが相殺され、閾値は同じ値に設定される。制御回路CNT1は、補正期間後の通常動作期間に、補正期間に求めたコモン電圧VCMbをコンパレータCOMPbの入力ノードVIPb、VINbに設定し、基準のコモン電圧をコモン電圧VCMaとしてコンパレータCOMPaの入力ノードVIPa、VINaに使用する。なお、図1のコンパレータシステムCSYSと同様に、制御回路CNT3は、コンパレータシステムCSYSのコンパレータCOMPa、COMPb以外の基準のコンパレータに所定量の負荷が接続されるときの閾値の変動量予め求められているに対応する電圧差を有する電圧VP、VNを生成してもよい。この場合、上述した検出期間は不要であり、補正期間では、コンパレータCOMPa、COMPbの閾値は、基準のコンパレータの閾値に合わせられる。図2では、コンパレータシステムCSYSが2つのコンパレータCOMPCOMPa、COMPbを有する例について述べたが、コンパレータシステムCSYSは、3つ以上のコンパレータCOMPを有していてもよい。この場合、コンパレータCOMPの1つが基準のコンパレータとして扱われ、基準のコンパレータを除くコンパレータCOMPの閾値が基準のコンパレータの閾値に合わせられる。例えば、3個のコンパレータCOMPにより2ビットのフラッシュ型アナログデジタルコンバータを形成でき、15個のコンパレータCOMPにより4ビットのフラッシュ型アナログデジタルコンバータを形成できる。フラッシュ型アナログデジタルコンバータでは、複数のコンパレータCOMPの閾値は、制御回路CNT2により互いに異なる値に設定され、各コンパレータCOMPの出力信号の論理に応じて、入力信号VIP、VINの電圧差を示すデジタル値が生成される。以上、この実施形態においても、上述した実施形態と同様の効果を得ることができる。さらに、複数のコンパレータCOMPa、COMPbの出力ノードOPa、OPbに接続される負荷の量に応じて閾値をそれぞれ変更可能なコンパレータシステムCSYSにおいて、コンパレータCOMPa、COMPbの閾値を互いに合わせることができる。図3は、別の実施形態におけるコンパレータシステムCSYSの例を示している。上述した実施形態で説明した要素と同一の要素については、同一の符号を付し、これ等については、詳細な説明を省略する。この実施形態のコンパレータシステムCSYSは、コンパレータCOMPCOMPa、COMPb、COMPc、入力電圧生成回路VIGEN、コモン電圧生成回路VCMGEN、キャパシタCPa、CNa、CPb、CNb、CPc、CNc、スイッチ回路SW1、SW2、SW3および制御回路CNTを有している。コンパレータCOMPa、COMPb、COMPcは、互いに同じ回路であり、コンパレータCOMPa、COMPb、COMPcの動作は、図1のコンパレータCOMPaと同じである。各コンパレータCOMPは、出力ノードOPOPa、OPb、OPc、ONONa、ONb、ONcに所定量の負荷を接続する機能を含んでいる。すなわち、各コンパレータCOMPは、図1および図2に示した制御回路CNT2の機能の一部を含んでいる。各コンパレータCOMPは、所定量の負荷を接続する機能を含んでいる点、クロックCLKに同期して動作する点、および差動の出力ノードOPOPa、OPb、OPc、ONONa、ONb、ONcを有することを除き、図1に示したコンパレータCOMPaおよび図2に示したコンパレータCOMPbと同様の回路である。コンパレータCOMPcの入力ノードVIPcは、キャパシタCPcを介して入力端子VIPに接続されている。コンパレータCOMPcの入力ノードVINcは、キャパシタCNcを介して入力端子VINに接続されている。各コンパレータCOMPの出力ノードOP、ONは、設定されている閾値に応じて、入力信号VIP、VINの電圧差を示す相補の出力信号を出力する。入力電圧生成回路VIGENは、図2に示した制御回路CNT3の機能の一部を含んでいる。入力電圧生成回路VIGENは、制御回路CNTのレジスタREGに設定される制御信号VCNTの値に応じて、電圧VP、VNを生成する。なお、電圧VP、VNは、入力電圧生成回路VIGENを形成することなく、通常動作期間に入力信号VIP、VINを生成する信号生成回路を用いて生成されてもよい。コモン電圧生成回路VCMGENは、入力ノードVIPa、VINaに設定されるコモン電圧VCMaを制御信号CNT1aの値に応じて生成し、入力ノードVIPb、VINbに設定されるコモン電圧VCMbを制御信号CNT1bの値に応じて生成する。また、コモン電圧生成回路VCMGENは、入力ノードVIPc、VINcに設定されるコモン電圧VCMcを制御信号CNT1cの値に応じて生成する。例えば、コモン電圧生成回路VCMGENは、抵抗型デジタルアナログコンバータや容量型デジタルアナログコンバータを用いて形成される。なお、コモン電圧生成回路VCMGENは、コンパレータシステムCSYSの外部例えば、コンパレータシステムCSYSが搭載されるチップの外部に配置されてもよい。制御回路CNTは、制御信号VCNT、CNT1a、CNT1b、CNT1c、制御信号CPaCPa1-CPa16、CNaCNa1-CNa16、CPbCPb1-CPb16、CNbCNb1-CNb16、CPcCPc1-CPc16、CNcCNc1-CNc16として出力する値を保持するレジスタREGを有している。制御信号CPa、CNaは、コンパレータCOMPa内に形成される負荷生成回路の動作を制御する。制御信号CPb、CNbは、コンパレータCOMPb内に形成される負荷生成回路の動作を制御する。制御信号CPc、CNcは、コンパレータCOMPc内に形成される負荷生成回路の動作を制御する。また、制御回路CNTは、スイッチ制御信号SCNT1、SCNT2、SCNT3を出力する機能を有している。スイッチ回路SW1は、入力端子VIPをキャパシタCPa、CPb、CPcの一端であるノードVIP0a、VIP0b、VIP0cにそれぞれ接続するスイッチを有している。また、スイッチ回路SW1は、入力端子VINをキャパシタCNa、CNb、CNcの一端であるノードVIN0a、VIN0b、VIN0cにそれぞれ接続するスイッチとを有している。スイッチ回路SW1の各スイッチは、例えば、CMOSトランスミッションゲートにより形成されており、制御回路CNTにより生成されるスイッチ制御信号SCNT1によりオンまたはオフされる。スイッチ回路SW2は、ノードVIP0a、VIN0a、VIP0b、VIN0b、VIP0c、VIN0cを接地線VSSにそれぞれ接続するスイッチを有している。スイッチ回路SW2の各スイッチは、例えば、nMOSトランジスタにより形成されており、制御回路CNTにより生成されるスイッチ制御信号SCNT2によりオンまたはオフされる。スイッチ回路SW3は、入力ノードVIPa、VINaをコモン電圧線VCMaに接続するスイッチ、入力ノードVIPb、VINbをコモン電圧線VCMbに接続するスイッチ、および入力ノードVIPc、VINcをコモン電圧線VCMcに接続するスイッチを有している。スイッチ回路SW3の各スイッチは、例えば、CMOSトランスミッションゲートにより形成されており、制御回路CNTにより生成されるスイッチ制御信号SCNT3によりオンまたはオフされる。例えば、制御回路CNTは、クロックCLKに同期してスイッチ制御信号SCNT1、SCNT2、SCNT3を生成する。制御回路CNT、コモン電圧生成回路VCMGEN、スイッチ回路SW3は、コンパレータCOMPの一対の入力ノードVIPa、VINa等にコモン電圧VCMa等を設定する第1制御回路の一例である。制御回路CNT、入力電圧生成回路VIGENおよびスイッチ回路SW1は、電圧VP、VNを入力端子VIP、VINにそれぞれ供給する第3制御回路の一例である。図4は、図3に示したコンパレータCOMPaの例を示している。コンパレータCOMPb、COMPcは、図4に示す符号中のaがbまたはcに変わることを除き、コンパレータCOMPaと同じである。コンパレータCOMPaは、pMOSトランジスタP1、P2、nMOSトランジスタN1、N2、N3、N4、スイッチ回路SW4、SW5および負荷生成回路LDGEN-Pa、LDGEN-Naを有している。pMOSトランジスタP1およびnMOSトランジスタN1、N3は、電源線VDDとノードSSとの間に直列に接続されている。pMOSトランジスタP2およびnMOSトランジスタN2、N4は、電源線VDDとノードSSとの間に直列に接続されている。pMOSトランジスタP1、P2およびnMOSトランジスタN1、N2により、一方の入力が他方の出力に接続されたラッチ回路が形成されている。pMOSトランジスタP1およびnMOSトランジスタN1のドレインおよびpMOSトランジスタP2およびnMOSトランジスタN2のゲートは、出力ノードOPaに接続されている。pMOSトランジスタP2およびnMOSトランジスタN2のドレインおよびpMOSトランジスタP1およびnMOSトランジスタN1のゲートは、出力ノードOPbに接続されている。nMOSトランジスタN3は、ゲートを入力ノードVIPaに接続し、ドレインをノードDPを介してnMOSトランジスタN1のソースに接続している。nMOSトランジスタN4は、ゲートを入力ノードVINaに接続し、ドレインをノードDNを介してnMOSトランジスタN2のソースに接続している。スイッチ回路SW4は、クロックCLKのハイレベル期間にオンしてノードSSを接地線VSSに接続し、クロックCLKのロウレベル期間にオフするスイッチを有している。例えば、スイッチ回路SW4は、クロックCLKをゲートで受けるnMOSトランジスタにより形成されている。スイッチ回路SW5は、電源線VDDと出力ノードOPa、ONaおよびノードDP、DNとをそれぞれ接続するスイッチを有している。例えば、スイッチ回路SW5の各スイッチは、クロックCLKをゲートで受けるpMOSトランジスタにより形成されており、クロックCLKのロウレベル期間にオンし、クロックCLKのハイレベル期間にオフする。負荷生成回路LDGEN-Paは、出力ノードOPaに接続された16個のキャパシタCPと、各キャパシタCPと接地線VSSとの間に配置された16個のスイッチSPSP1、SP2、、SP16とを有している。各スイッチSPは、例えば、制御信号CPaCPa1、CPa2、、CPa16をゲートで受けるnMOSトランジスタにより形成されている。各スイッチSPは、対応する制御信号CPaが論理1のときにオンし、対応する制御信号CPaが論理0のときにオフする。キャパシタCPの容量値は、互いに同じに設計されている。負荷生成回路LDGEN-Paは、論理1に設定される制御信号CPaの数に応じて、出力ノードOPaに接続される負荷の量を変更する。負荷生成回路LDGEN-Naは、出力ノードONaに接続された16個のキャパシタCNと、各キャパシタCNと接地線VSSとの間に配置された16個のスイッチSNSN1、SN2、、SN16とを有している。各スイッチSNは、例えば、制御信号CNaCNa1、CNa2、、CNa16をゲートで受けるnMOSトランジスタにより形成されている。各スイッチSNは、対応する制御信号CNaが論理1のときにオンし、対応する制御信号CNaが論理0のときにオフする。キャパシタCNの容量値は、互いに同じに設計されており、キャパシタCPの容量値と同じである。負荷生成回路LDGEN-Naは、論理1の制御信号CNaの数に応じて、出力ノードONaに接続される負荷の量を変更する。図3に示した制御回路CNTおよび図4に示した負荷生成回路LDGEN-Pa、LDGEN-Naは、各コンパレータCOMPの出力ノードに接続される負荷の量を設定する第2制御回路の一例である。なお、負荷生成回路LDGEN-Pa、LDGEN-Naは、ノードDP、DNにそれぞれ接続されてもよい。あるいは、負荷生成回路LDGEN-Pa、LDGEN-Naは、各コンパレータCOMPの外部に形成されてもよい。また、スイッチSPの数およびスイッチSNの数は、16個に限定されない。例えば、各キャパシタCP、CNの容量値を半分にしてキャパシタCP、CNの数を2倍にし、スイッチSP、SNの数を2倍にしてもよい。また、負荷生成回路LDGEN-Paにおいて、各キャパシタCPは、スイッチSPと接地線VSSとの間に配置されてもよい。負荷生成回路LDGEN-Naにおいて、各キャパシタCNは、スイッチSNと接地線VSSとの間に配置されてもよい。さらに、負荷生成回路LDGEN-Paは、キャパシタCPの代わりに電流源を配置し、制御信号CPaの反転論理を各スイッチSP1-SP16で受けてもよい。この場合にも、制御信号CPaに応じて出力ノードONaに接続される負荷の量を変更できる。同様に、負荷生成回路LDGEN-Naは、キャパシタCNの代わりに電流源を配置し、制御信号CNaの反転論理を各スイッチSN1-SN16で受けてもよい。図5は、図4に示したコンパレータCOMPaの動作の例を示している。コンパレータCOMPb、COMPcの動作は、図5の符号OPa、ONaを、符号OPb、ONbまたは符号OPc、ONcに置き換えることで表される。コンパレータCOMPaは、入力電圧VIPが入力電圧VINより高いとき図5の符号の向き、出力ノードOPaに論理0を出力し、出力ノードONaに論理1を出力する。コンパレータCOMPaは、入力電圧VIPが入力電圧VINより低いとき図5の符号-の向き、出力ノードOPaに論理1を出力し、出力ノードONaに論理0を出力する。図6は、図4に示したコンパレータCOMPaにおいて、出力ノードOPa、ONaに接続される負荷の量と閾値の変動量との関係の例を示している。図6は、コモン電圧VCMaが600mVに設定されるときの特性の例を示している。コンパレータCOMPb、COMPcの特性も図6と同様である。図6において、fastの電気的特性を示すコンパレータCOMPaは、typの電気的特性を示すコンパレータCOMPaより動作電流が多い。slowの電気的特性を示すコンパレータCOMPaは、typの電気的特性を示すコンパレータCOMPaより動作電流が少ない。例えば、fastは、コンパレータCOMPa内のpMOSトランジスタ閾値電圧絶対値およびnMOSトランジスタの閾値電圧が相対的に低いときの特性、あるいは、動作温度が相対的に低いときの特性である。slowは、コンパレータCOMPa内のpMOSトランジスタ閾値電圧絶対値およびnMOSトランジスタの閾値電圧が相対的に高いときの特性、あるいは、動作温度が相対的に高いときの特性である。この実施形態では、スイッチSP1-SP16の少なくとも1つがオンされるとき、全てのスイッチSN1-SN16はオフされる。スイッチSN1-SN16の少なくとも1つがオンされるとき、全てのスイッチSP1-SP16はオフされる。図6では、スイッチSN1-SN16のオンの数を負の値で示している。オンされるスイッチSP1-SP16の数が増え、出力ノードOPaに接続される負荷の量が増えると、コンパレータCOMPaの閾値は増加する。一方、オンされるスイッチSN1-SN16の数が増え、出力ノードONaに接続される負荷の量が増えると、コンパレータCOMPaの閾値は減少し、負の値を示す。fastの特性では、オンされるスイッチSP、SNの数の変化に伴う閾値の変動量は、typでの閾値の変動量に比べて大きい。反対に、slowの特性では、オンされるスイッチSP、SNの数の変化に伴う閾値の変動量は、typでの閾値の変動量に比べて小さい。この実施形態では、例えば、コンパレータCOMPa、COMPb、COMPcの動作電流等の電気的特性がばらつき、閾値が互いに異なるときに、コンパレータCOMPa、COMPcの閾値をコンパレータCOMPbの閾値に合わせるために、図3に示したコモン電圧VCMb、VCMcが調整される。図7は、図4に示したコンパレータCOMPaにおいて、コモン電圧VCMaと閾値の変動量との関係の例を示している。図7では、コモン電圧VCMaの符号をVcmと表記している。コンパレータCOMPb、COMPcの特性も図7と同様である。図7中の菱形の記号は、図6と同様に、typの特性を示すコンパレータCOMPaにおいて、コモン電圧VCMaが600mVに設定されるときの特性を示している。菱形以外の記号は、特性がfastのコンパレータCOMPaにおいて、コモン電圧VCMaを変えたときの特性を示している。コンパレータCOMPaの閾値は、コモン電圧VCMaを下げることで低くなり、コモン電圧VCMaを上げることで高くなる。例えば、特性がfastのコンパレータCOMPaの閾値は、コモン電圧VCMが基準値600mVより低い545mVに設定されることで、特性がtypのコンパレータCOMPaの閾値に合わせられる。図8は、図4に示したコンパレータCOMPaにおいて、コモン電圧VCMaと閾値の変動量との関係の別の例を示している。図8では、コモン電圧VCMaの符号をVcmと表記している。コンパレータCOMPb、COMPcの特性も図8と同様である。図8中の菱形の記号は、図6と同様に、特性がtypのコンパレータCOMPaにおいて、コモン電圧VCMaが600mVに設定されるときの特性を示している。菱形以外の記号は、特性がslowのコンパレータCOMPaにおいて、コモン電圧VCMaを変えたときの特性を示している。図7と同様に、コンパレータCOMPaの閾値は、コモン電圧VCMaを下げることで低くなり、コモン電圧VCMaを上げることで高くなる。例えば、特性がslowのコンパレータCOMPaの閾値は、コモン電圧VCMaが基準値600mVより高い665mVに設定されることで、特性がtypのコンパレータCOMPaの閾値に合わせられる。図9は、図3に示したコンパレータシステムCSYSの動作の例を示している。例えば、コンパレータシステムCSYSは、パワーオン後に、検出期間および補正期間を含む初期化期間を経て通常動作期間に移行する。図9に示すステップS100-S300は、説明を分かりやすくするための便宜上の区分けであり、実際には、コンパレータシステムCSYSの回路により、図9に示す動作が連続的に実施される。なお、初期化期間は、例えば、通常動作期間中に温度が変化したときに実施されてもよく、通常動作期間中に所定の頻度で実施されてもよい。ステップS100は、検出期間に実施される。ステップS100では、複数のコンパレータCOMPのうちの1つ例えば、基準となるコンパレータCOMPbについて、所定量の負荷が出力ノードOPbに接続されたときの閾値の変動量が検出される。ステップS100の具体例は、図10および図11に示す。ステップS200は、補正期間に実施される。ステップS200では、検出期間に使用される基準のコンパレータを除くコンパレータ例えば、コンパレータCOMPa、COMPcの閾値をコンパレータCOMPbの閾値に合わせるために、コモン電圧VCM例えば、VCMa、VCMcが求められる。ステップS200の具体例は、図12から図14に示す。ステップS300では、各コンパレータCOMPa、COMPb、COMPcの負荷生成回路LDGENLDGEN-Pa、LDGEN-Na等を用いて、閾値が設定される。例えば、フラッシュ型アナログデジタルコンバータに内蔵されるコンパレータシステムCSYSでは、コンパレータCOMPa、COMPb、COMPcの閾値は、互いに異なる値に設定される。この後、コンパレータシステムCSYSは、通常動作期間に移行し、ステップS400において、コンパレータCOMPa、COMPb、COMPcを用いて、入力信号VIP、VINの電圧の比較動作を実施する。図10は、図9に示したステップS100の動作の例を示している。なお、図10では、説明を簡単にするために、図3に示したスイッチ回路SW1、SW2、SW3の動作説明は省略する。スイッチ回路SW1、SW2、SW3の動作は、図11で説明する。先ず、ステップS102において、図3に示した制御回路CNTは、コモン電圧生成回路VCMGENに制御信号CNT1bを出力し、コンパレータCOMPbの入力ノードVIPb、VINbに設定するコモン電圧VCMbを値V1に設定する。電圧値V1は、入力ノードVIPb、VINbの電圧差を正しく判定するための基準のコモン電圧例えば600mVであり、コンパレータCOMPa、COMPb、COMPcの電気的特性に応じて予め決められる。ステップS104において、制御回路CNTは、制御信号CPb1-CPb16を論理1に設定し、制御信号CNb1-CNb16を論理0に設定する。これにより、コンパレータCOMPbにおいて、負荷生成回路LDGEN-Pbの全てのスイッチCP図4はオンし、負荷生成回路LDGEN-Nbの全てのスイッチCN図4はオフする。コンパレータCOMPbは、出力ノードOPbに接続可能な最大量の負荷が接続された状態になり、図6に示したように、閾値は正側にシフトする。例えば、コンパレータCOMPbの電気的特性がtypのとき、閾値の変動量は160mVである。この状態では、出力ノードOPbは、入力ノードVIPb、VINbの電圧差VIPb-VINbが160mV以上のとき論理0になり、電圧差が160mVより小さいとき論理1になる。制御回路CNTは、入力電圧生成回路VIGENにより生成される電圧VP、VNを互いに等しくするために、制御信号VCNTを出力する。これにより、入力ノードVIPb、VINbの電圧は互いに等しくなり、出力ノードOPbは論理1になる。次に、ステップS106において、制御回路CNTは、電圧VPを1ステップ上げ、電圧VNを1ステップ下げるために、制御信号VCNTの値を変化する。例えば、1ステップは5mVである。ステップS108において、制御回路CNTは、出力ノードOPbが論理0に変化したか否かを判定する。制御回路CNTは、出力ノードOPbが論理1に保持されているとき、電圧VP、VNの差が、出力ノードOPbに接続された負荷による閾値の変動量に達していないと判断し、ステップS106に戻る。制御回路CNTは、出力ノードOPbが論理0に変化したとき、電圧VP、VNの差VP-VNが、出力ノードOPbに接続された負荷による閾値の変動量この例では、160mVと等しくなったと判断し、ステップS110に移行する。ステップS110では、現在の電圧VP、VNの値と、オンしているスイッチCPの数とが、レジスタREGに保持される。例えば、電圧VP、VNの値およびオンしているスイッチCPの数は、制御信号VCNTの値および制御信号CPb1-CPb16の値としてレジスタREGに保持される。レジスタREGに保持される電圧VP、VNの差は、負荷の接続により変化する閾値の変動量を相殺するための値である。なお、レジスタREGに設定されている値を用いて、オンするスイッチCPの数および電圧VP、VNの値が設定される場合、レジスタREGは、ステップS102、S106が実施されるときに、オンするスイッチCPの数および電圧VP、VNの値をそれぞれ保持する。この実施形態では、閾値の変動量に対応する電圧差VP-VNは、出力ノードOPbに接続可能な最大量の負荷が接続された状態のコンパレータCOMPbにより求められる。図6に示したように、閾値の変動量は、出力ノードに接続される負荷量が大きいほど大きくなる。求める電圧差VP-VNは、閾値の変動量に追従して大きくなる。このため、出力ノードOPbに最大量の負荷を接続することにより、閾値の変動量と、閾値の変動量に対応する電圧差VP-VNとの誤差を小さくできる。すなわち、出力ノードOPbに最大量の負荷を接続することにより、閾値の変動量を正確に求めることができる。なお、ステップS100の動作として、負荷生成回路LDGEN-Nbの全てのスイッチCNをオンし、負荷生成回路LDGEN-Pb全てのスイッチCPをオフしてもよい。この場合、コンパレータCOMPbの閾値は負側にシフトし、電圧VP、VNが互いに等しいとき、出力ノードOPbは論理0を出力する。そして、出力ノードOPbが論理1に変化するまで、電圧VPが順に下げられ、電圧VNが順に上げられる。制御回路CNTは、出力ノードOPbが論理1に変化したときに、電圧VP、VNの差が、出力ノードONbに接続された負荷による閾値の変動量この例では、-160mVと等しくなったと判断する。そして、このときの電圧VP、VNの値と、オンしているスイッチCNの数とがレジスタREGに保持される。図11は、図9に示したステップS100を実行するコンパレータシステムCSYSの動作波形の例を示している。制御回路CNTは、クロックCLKのハイレベル期間にスイッチ回路SW2、SW3のスイッチをオンするために、スイッチ制御信号SCNT2、SCNT3を論理1に設定する。スイッチ回路SW2のスイッチのオンにより、図3に示したノードVIP0b、VIN0bは、接地電圧VSSに設定される。スイッチ回路SW3のスイッチのオンにより、図3に示したキャパシタCPb、CNbにコモン電圧VCMbが充電され、入力ノードVIPb、VINbはコモン電圧VCMbに設定される。例えば、コモン電圧VCMbの値V1は、基準値600mVである。ステップS100の実行の開始時に、制御回路CNTは、制御信号CPb1-CPb16を論理1に設定し、制御信号CNb1-CNb16を論理0に設定する。この例では、入力ノードVIPb、VINbの初期電圧が互いに等しいため、出力ノードOPbは論理1に変化する。制御回路CNTは、クロックCLKのロウレベル期間にスイッチ回路SW1のスイッチをオンするために、スイッチ制御信号SCNT1を論理1に設定する。また、制御回路CNTは、クロックサイクル毎に、電圧VPを順に上げ、電圧VNを順に下げる。そして、各クロックサイクルにおいて、クロックCLKのハイレベル期間に入力ノードVIPb、VINbがコモン電圧VCMb=V1に設定され、クロックCLKのロウレベル期間に電圧VP、VNの差が、入力ノードVIPb、VINbの電圧差として現れる。この例では、入力ノードVIPb、VINbの電圧差が値VTになったとき、出力ノードOPbが論理1から論理0に変化する。電圧差VTは、出力ノードONbに接続された負荷による閾値の変動量と等しい。制御回路CNTは、出力ノードOPbが論理0に変化したときの電圧VP、VNの値を示す制御信号VCNTの値と、オンしているスイッチCPの数を示す制御信号CPb1-CPb16の値とをレジスタREGに保持する。図12は、図9に示したステップS200の動作の例を示している。図12は、コンパレータCOMPaの閾値をコンパレータCOMPbの閾値に合わせる動作を示している。コンパレータCOMPcの閾値をコンパレータCOMPbの閾値に合わせる動作は、コンパレータCOMPbの閾値に合わせる動作に続いて実施される。コンパレータCOMPcの閾値に合わせる動作は、図12に示す符号中のaをcに変えることにより実現される。スイッチ回路SW1、SW2、SW3の動作は、図13および図14で説明する。以降の説明を簡単にするために、コンパレータCOMPbの特性はtypであり、コンパレータCOMPaの特性は、fastであり、コンパレータCOMPcの特性は、slowであるとする。先ず、ステップS202において、制御回路CNTは、レジスタREGに保持している負荷生成回路LDGEN-PbのスイッチCPのオンの数と同じ数例えば16個を、負荷生成回路LDGEN-PaのスイッチCPのオンの数としてレジスタREGに設定する。また、制御回路CNTは、電圧VP、VNを設定するために、レジスタREGに保持している電圧VP、VNの値を示す制御信号VCNTを出力する。ステップS204において、制御回路CNTは、コモン電圧生成回路VCMGENに制御信号CNT1aを出力し、コンパレータCOMPaの入力ノードVIPa、VINaに設定するコモン電圧VCMaを基準値V1例えば、600mVに設定する。コンパレータCOMPaにおいて、スイッチCPのオンによる閾値の増加量は、増加量に対応する電圧VP、VNの印加により相殺される。換言すれば、コンパレータCOMPaは、入力ノードVIPa、VINaの電圧が等しいときと同じ状態になる。この例では、コンパレータCOMPaの特性はfastである。このため、スイッチCPがオンしているときのコンパレータCOMPaの閾値の変動量は、図7に正方形の記号で示したように、電気的特性がtypのコンパレータCOMPbの閾値に比べて高い側にシフトする。コンパレータCOMPaは、入力ノードVIPa、VINaの電圧が等しいときと同じ状態であるため、ステップS204の処理後に、閾値が相対的に高いコンパレータCOMPaの出力ノードOPaは、論理1になる。ステップS206において、出力ノードOPaが論理1のとき、処理はステップS208に移行し、出力ノードOPaが論理0のとき、処理はステップS212に移行する。ステップS208において、制御回路CNTは、コンパレータCOMPaの閾値をコンパレータCOMPbの閾値に近づけるために、制御信号CNT1aの値を変化し、コモン電圧VCMaを下げる。ステップS210において、制御回路CNTは、出力ノードOPaが論理0に変化したか否かを判定する。制御回路CNTは、出力ノードOPaが論理1を維持しているとき、コモン電圧VCMaの調整による閾値の補正が完了していないと判断し、ステップS208に戻る。制御回路CNTは、出力ノードOPaが論理0に変化したとき、コモン電圧VCMaの調整による閾値の補正が完了し、コンパレータCOMPaの閾値がコンパレータCOMPbの閾値と等しくなったと判断し、ステップS216に移行する。例えば、図7に示したように、コモン電圧VcmVCMaが545mVになったときに、ステップS210の判定はYesになる。そして、ステップS216において、制御回路CNTは、現在のコモン電圧VCMaを設定するための制御信号CNT1aの値をレジスタREGに保持する。一方、コンパレータCOMPaの電気的特性がslowのとき、コンパレータCOMPaの閾値は、図8に正方形の記号で示したように、電気的特性がtypのコンパレータCOMPbの閾値に比べて低い側にシフトする。コンパレータCOMPaは、入力ノードVIPa、VINaの電圧が等しいときと同じ状態であるため、ステップS204の処理後に、閾値が相対的に低いコンパレータCOMPaの出力ノードOPaは、論理0になり、ステップS212、S214が実行される。なお、ステップS214、S216の処理は、電気的特性がslowのコンパレータCOMPcのコモン電圧VCMcを設定するための処理も示している。ステップS212において、制御回路CNTは、コンパレータCOMPaの閾値をコンパレータCOMPbの閾値に近づけるために、制御信号CNT1aの値を変化し、コモン電圧VCMaを上げる。ステップS214において、制御回路CNTは、出力ノードOPaが論理1に変化したか否かを判定する。制御回路CNTは、出力ノードOPaが論理0を維持しているとき、コモン電圧VCMaの調整による閾値の補正が完了していないと判断し、ステップS212に戻る。制御回路CNTは、出力ノードOPaが論理1に変化したとき、コモン電圧VCMaの調整による閾値の補正が完了し、コンパレータCOMPaの閾値がコンパレータCOMPbの閾値と等しくなったと判断し、ステップS216に移行する。例えば、図8に示したように、コモン電圧VcmVCMaが665mVになったときに、ステップS214の判定はYesになる。図13は、図9に示したステップS200を実行するコンパレータシステムCSYSの動作波形の例を示している。図13は、電気的特性がfastのコンパレータCOMPaのコモン電圧VCMaを設定するための動作波形を示している。すなわち、図13は、図12に示したステップS202-S210、S216の動作を示している。図11と同じ動作については、詳細な説明は省略する。スイッチ制御信号SCNT1、SCNT2、SCNT3の波形は、図11と同じである。先ず、制御回路CNTは、制御信号CPa1-CPa16を論理1に設定し、制御信号CNa1-CNa16を論理0に設定する。制御回路CNTは、コンパレータCOMPaの入力ノードVIPa、VINaに設定するコモン電圧VCMaを基準値V1例えば、600mVに設定するために、制御信号CNT1aを出力する。この例では、入力ノードVIPa、VINaの初期電圧は互いに等しいため、出力ノードOPaは論理1に設定される。次に、制御回路CNTは、最初のクロックサイクルにおいて、図10のステップS110でレジスタREGに保持した制御信号VCNTの値を出力する。入力電圧生成回路VIGENは、制御信号VCNTに応じて電圧VPを上げ、電圧VNを下げ、電圧差VT例えば、160mVを有する電圧VP、VNを生成する。電圧VP、VNの電圧差は、スイッチ制御信号SCNT1のハイレベル期間に入力ノードVIPa、VINaに伝達される。コンパレータCOMPaの特性は、fastのため、最初のクロックサイクルにおいて、出力ノードOPaは論理1を維持する。この後、制御回路CNTは、出力ノードOPaの論理が反転するまで、クロックサイクル毎にコモン電圧VCMaを順に下げる。例えば、制御回路CNTは、クロックCLKの立ち上がりエッジに同期して出力ノードOPaの論理を判定する。そして、制御回路CNTは、出力ノードOPaが論理0に変化したときのコモン電圧VCMaの値VSETaを示す制御信号CNT1aの値をレジスタREGに保持する。保持したコモン電圧VSETaは、図9に示した初期化期間後の通常動作期間に使用される。図14は、図9に示したステップS200を実行するコンパレータシステムCSYSの動作波形の別の例を示している。図14は、電気的特性がslowのコンパレータCOMPcのコモン電圧VCMcを設定するための動作波形を示している。すなわち、図14は、図12に示したステップS202-S206、S212-S216の動作を示している。図11および図13と同じ動作については、詳細な説明は省略する。スイッチ制御信号SCNT1、SCNT2、SCNT3の波形は、図11と同じである。先ず、制御回路CNTは、図12と同様に、制御信号CPc1-CPc16を論理1に設定し、制御信号CNc1-CNc16を論理0に設定する。制御回路CNTは、コンパレータCOMPcの入力ノードVIPc、VINcに設定するコモン電圧VCMcを基準値V1例えば、600mVに設定するために、制御信号CNT1cを出力する。この例では、入力ノードVIPc、VINcの初期電圧が互いに等しいため、出力ノードOPcは論理1に設定される。次に、制御回路CNTは、図13と同様に、電圧差VT例えば、160mVを有する電圧VP、VNを生成するために、最初のクロックサイクルにおいて、図10のステップS110でレジスタREGに保持した制御信号VCNTの値を出力する。電圧VP、VNの電圧差は、スイッチ制御信号SCNT1のハイレベル期間に入力ノードVIPc、VINcに伝達される。コンパレータCOMPcの電気的特性は、slowのため、最初のクロックサイクルにおいて、出力ノードOPcは論理0に変化する。この後、制御回路CNTは、出力ノードOPcの論理が反転するまで、クロックサイクル毎にコモン電圧VCMcを順に上げる。例えば、制御回路CNTは、クロックCLKの立ち上がりエッジに同期して出力ノードOPcの論理を判定する。そして、制御回路CNTは、出力ノードOPcが論理1に変化したときのコモン電圧VCMcの値VSETcを示す制御信号CNT1cの値をレジスタREGに保持する。図15は、図3に示したコンパレータシステムCSYSを応用したアナログデジタルコンバータADCの例を示している。例えば、アナログデジタルコンバータADCは、4ビットのフラッシュ型アナログデジタルコンバータであり、コンパレータシステムCSYSおよびエンコーダENCを有している。例えば、コンパレータシステムCSYSは、15個のコンパレータCOMPCOMPa-COMPoを有しており、増加したコンパレータCOMPに対応する回路および信号線が、図3に比べて増えている。各スイッチ回路SW1、SW2、SW3は、図3と同様に、コンパレータCOMPa-COMPoに対応するスイッチを有している。スイッチ回路SW1、SW2、SW3の他の要素との接続関係は、図3と同様である。入力電圧生成回路VIGENは、レジスタREGに設定される制御信号VCNTの値に応じて、電圧VP、VNを生成する。コモン電圧生成回路VCMGENは、コンパレータCOMPa-COMPoにそれぞれ対応する制御信号CNT1a-CNT1oに応じて、15種類のコモン電圧VCMa-VCMoを生成する。制御信号CNT1a-CNT1oの値は、レジスタREGに保持される。生成されたコモン電圧VCMa、VCMb、VCMc、、VCMoは、スイッチ回路SW3を介して入力ノードVIPa/VINa、VIPb/VINb、VIPc/VINc、、VIPo/VINoにそれぞれ伝達される。各コンパレータCOMPa-COMPoは、図4と同様に、一対の負荷生成回路LDGEN-Pa、LDGEN-Naを有している。各コンパレータCOMPa-COMPoの負荷生成回路LDGEN-PaのスイッチSP1-SP16を制御する制御信号CPa1-CPa16等の値は、レジスタREGに保持される。各コンパレータCOMPa-COMPoの負荷生成回路LDGEN-NaのスイッチSN1-SN16を制御する制御信号CNa1-CNa16等の値は、レジスタREGに保持される。そして、レジスタREGに保持されている値に応じてスイッチSP、SNのオン/オフを制御する制御信号CPa1-CPa16、CNa1-CNa16等が出力される。制御回路CNTは、図3と同様に、スイッチ回路SW1、SW2、SW3をそれぞれ制御するスイッチ制御信号SCNT1、SCNT2、SCNT3をクロックCLKに同期して生成する。制御回路CNTは、各コンパレータCOMPa-COMPoの閾値を判定するために、図7に示したステップS100、S200の処理中に、各コンパレータCOMPa-COMPoの出力信号OPa、OPb、OPc、、OPoを受ける。図15に示すコンパレータシステムCSYSでは、図7に示したステップS100を実施することにより、コンパレータCOMPa-COMPoの1つである基準のコンパレータCOMPの出力ノードに所定量の負荷を接続したときの閾値の変動量が、電圧VP、VNの差として求められる。次に、図7に示したS200を基準のコンパレータCOMPを除くコンパレータCOMP毎に実施することにより、各コンパレータCOMPa-COMPoの閾値を互いに等しくするためのコモン電圧VCM基準のコンパレータCOMPの顧問電圧を除くが求められる。この後、図7に示したステップS300を実施することにより、負荷生成回路LDGEN-Pa、LDGEN-Naを用いて、コンパレータCOMPa-COMPoの閾値が所定の値に切り換えられる。そして、通常動作期間中に、ステップS200で求められたコモン電圧VCMa-VCMoを用いてステップS400が実施される。各コンパレータCOMPa-COMPoは、入力信号VIP、VINの電圧差に応じて、論理0または論理1の出力信号OPOPa、OPb、OPc、、OPo、ONONa、ONb、ONc、、ONoを出力する。例えば、エンコーダENCは、出力ノードONa、ONb、ONc、、ONoの論理を出力値VO15、VO14、VO13、、VO1として受け、入力信号VIP、VINの電圧差を示すデジタル値D3-D0を出力する。図16は、図15に示したコンパレータCOMPa-COMPoの通常動作時の閾値の設定例を示している。図16に示した閾値の設定は、図9に示したステップS300により実施される。例えば、コンパレータCOMPa-COMPgでは、オンするスイッチSP1-SP16図4の数が順に減らされ、コンパレータCOMPi-COMPoでは、オンするスイッチSN1-SN16図4の数が順に増やされる。コンパレータCOMPa-COMPhでは、全てのスイッチSN1-SN16はオフされ、コンパレータCOMPh-COMPoでは、全てのスイッチSP1-SP16はオフされる。これにより、図6に示した特性にしたがって、コンパレータCOMPa1-COMPoの閾値は、図16の下から上に向けて順に高くなる。コンパレータCOMPa-COMPgの閾値は正になり、コンパレータCOMPi-COMPoの閾値は負になる。なお、図16では、オンするスイッチSP、SNの数を2個ずつ変化しているが、コンパレータCOMPhを中心として、1個ずつ変化させてもよい。このとき、コンパレータCOMPa内でオンするスイッチSPの数およびコンパレータCOMPo内でオンするスイッチSNの数は、それぞれ7個になる。図17は、図15に示したアナログデジタルコンバータADCの動作の例を示している。例えば、コンパレータCOMPa-COMPoの閾値は、図16に示す状態に設定されている。アナログデジタルコンバータADCは、通常動作期間に差動の入力信号VIP、VINを受ける。入力信号VIP、VINの電圧差VIP-VINが大きいほど、コンパレータCOMPa1-COMPoの出力ノードONa-ONoから出力される論理1の数は増える。一方、入力信号VIP、VINの電圧差VIP-VINが小さいほど、コンパレータCOMPa1-COMPoの出力ノードONa-ONoから出力される論理0の数は増える。エンコーダENCは、論理0と論理1を出力する出力ノードONの境界に基づいてデジタル値D3-D0を求め、求めた値を出力する。但し、エンコーダENCは、全ての出力ノードONa-ONoが論理0のとき、デジタル値D3-D0=0を出力し、全ての出力ノードONa-ONoが論理1のとき、デジタル値D3-D0=15を出力する。デジタル値D3-D0は、電圧差VIP-VINが小さいほど小さくなり、電圧差VIP-VINが大きいほど大きくなる。0から7のデジタル値D3-D0は、電圧差VIP-VINが負のときに出力される。8から15のデジタル値D3-D0は、電圧差VIP-VINが正のときに出力される。このようにして、入力信号VIP、VINの電圧差VIP-VINは、4ビットのデジタル値D4-D0に変換される。なお、図15に示したアナログデジタルコンバータADCにおいて、入力端子VINで基準電圧を受け、入力端子VIPで基準電圧に対して正および負に変化する信号を受けてもよい。また、図15に示したコンパレータシステムCSYSに31個のコンパレータCOMPを形成し、通常動作期間に、31個のコンパレータCOMP内のオンするスイッチSP、SNの数を1個ずつ変えることで、入力信号VIP、VINの電圧差VIP-VINを5ビットのデジタル値D4-D0に変換できる。以上、この実施形態においても、上述した実施形態と同様の効果を得ることができる。さらに、図12に示したステップS200の処理をコンパレータシステムCSYS内に形成されるコンパレータCOMPa1-COMPc毎に実施することで、コンパレータCOMPa1-COMPcの閾値を互いに合わせることができる。コモン電圧生成回路VCMGENにより、コンパレータCOMP毎にコモン電圧VCMを生成することで、補正期間に閾値を補正するためのコモン電圧VCMをコンパレータCOMP毎に求めることができ、互いに異なるコモン電圧VCMを用いてコンパレータCOMPa1-COMPcの閾値を互いに合わせることができる。検出期間において、出力ノードOPbに最大量の負荷を接続することにより、閾値の変動量と、閾値の変動量に対応する電圧差VP-VNとの誤差を小さくでき、閾値の変動量を正確に求めることができる。以上の実施形態において説明した発明を整理して、付記として開示する。付記1入力信号をそれぞれ受ける一対の入力端子に接続される一対のキャパシタと、前記キャパシタを介して前記入力信号を受ける一対の入力ノードと、前記入力信号の電圧差を示す出力信号を出力する出力ノードとを有する少なくとも1つのコンパレータと、前記一対の入力ノードにコモン電圧を設定する第1制御回路と、前記出力ノードに接続される負荷の量を設定する第2制御回路と、前記コンパレータの閾値を補正する補正期間に、所定量の負荷が基準のコンパレータの出力ノードに接続されるときの閾値の変動量に対応する電圧差を有する第1電圧および第2電圧を前記一対の入力端子にそれぞれ供給する第3制御回路とを備え、前記第1制御回路は、前記補正期間に、前記所定量の負荷が前記出力ノードに接続された状態で、前記出力信号の論理が反転するまで前記コモン電圧を変更し、前記出力信号の論理が反転するときの前記コモン電圧を前記補正期間後の通常動作期間に使用することを特徴とするコンパレータシステム。付記2前記第2制御回路は、前記補正期間の前の検出期間に、前記所定量の負荷を前記コンパレータの1つである前記基準のコンパレータの前記出力ノードに接続し、前記第3制御回路は、前記検出期間に、前記第1電圧および前記第2電圧の電圧差を変更し、前記出力信号の論理が反転するときの前記第1電圧および前記第2電圧の電圧差を、所定量の負荷が前記基準のコンパレータの出力ノードに接続されているときの閾値の変動量として検出し、前記出力信号の論理が反転するときの前記第1電圧および前記第2電圧を、前記補正期間において前記基準のコンパレータを除くコンパレータに使用することを特徴とする付記1記載のコンパレータシステム。付記3前記第1制御回路は、前記補正期間に、前記基準のコンパレータを除くコンパレータ毎に、前記出力信号の論理が反転するときの前記コモン電圧の値を求め、求めた前記コモン電圧を前記補正期間後の通常動作期間にそれぞれ使用することを特徴とする付記2記載のコンパレータシステム。付記4前記第1制御回路は、前記コンパレータ毎に前記コモン電圧を生成するコモン電圧生成回路を備えていることを特徴とする付記3記載のコンパレータシステム。付記5前記所定量の負荷は、前記出力ノードに接続可能な最大量の負荷であることを特徴とする付記1ないし付記4のいずれか1項に記載のコンパレータシステム。付記6前記入力端子と前記キャパシタとの間の第1ノードにそれぞれ配置され、前記入力信号を前記入力ノードに供給するときにオンされる第1スイッチと、前記第1ノードと接地線との間にそれぞれ配置され、前記入力ノードを前記コモン電圧に設定するときにオンされる第2スイッチと、前記入力ノードと前記第1制御回路との間にそれぞれ配置され、前記入力ノードを前記コモン電圧に設定するときにオンされる第3スイッチとを備えていることを特徴とする付記1ないし付記5のいずれか1項に記載のコンパレータシステム。付記7前記第2制御回路は、前記出力ノードに接続される可変容量回路を含むことを特徴とする付記1ないし付記6のいずれか1項に記載のコンパレータシステム。付記8付記1ないし付記7のいずれか1項に記載のコンパレータシステムと、前記コンパレータシステムからの出力信号の論理に基づいて、前記入力信号の電圧差を示すデジタル値を生成するエンコーダとを備え、前記第2制御回路は、通常動作期間中に前記出力ノードにそれぞれ接続する負荷の量を、複数の前記コンパレータで互いに相違させることを特徴とするアナログデジタルコンバータ。付記9入力信号をそれぞれ受ける一対の入力端子に一対のキャパシタを介してそれぞれ接続される一対の入力ノードと、前記入力信号の電圧差を示す出力信号を出力する出力ノードとを有するコンパレータの閾値調整方法であって、前記コンパレータの閾値を補正する補正期間に、前記出力ノードに所定量の負荷を接続し、前記所定量の負荷が基準のコンパレータの出力ノードに接続されるときの閾値の変動量に対応する電圧差を有する第1電圧および第2電圧を前記一対の入力端子にそれぞれ供給し、前記所定量の負荷が前記出力ノードに接続された状態で、前記出力信号の論理が反転するまで前記コモン電圧を変更し、前記出力信号の論理が反転するときの前記コモン電圧を前記補正期間後の通常動作期間に使用することを特徴とするコンパレータの閾値補正方法。付記10前記補正期間の前の検出期間に、前記所定量の負荷を前記コンパレータの1つである基準のコンパレータの前記出力ノードに接続し、前記第1電圧および前記第2電圧の電圧差を変更し、前記出力信号の論理が反転するときの前記第1電圧および前記第2電圧の電圧差を、所定量の負荷が前記基準のコンパレータの出力ノードに接続されているときの閾値の変動量として検出し、前記出力信号の論理が反転するときの前記第1電圧および前記第2電圧を前記補正期間において前記基準のコンパレータを除くコンパレータに使用することを特徴とする付記9記載のコンパレータの閾値補正方法。付記11前記補正期間に、前記基準のコンパレータを除くコンパレータ毎に、前記出力信号の論理が反転するときの前記コモン電圧の値を求め、求めた前記コモン電圧を前記補正期間後の通常動作期間にそれぞれ使用することを特徴とする付記10記載のコンパレータの閾値補正方法。以上の詳細な説明により、実施形態の特徴点および利点は明らかになるであろう。これは、特許請求の範囲がその精神および権利範囲を逸脱しない範囲で前述のような実施形態の特徴点および利点にまで及ぶことを意図するものである。また、当該技術分野において通常の知識を有する者であれば、あらゆる改良および変更に容易に想到できるはずであり、発明性を有する実施形態の範囲を前述したものに限定する意図はなく、実施形態に開示された範囲に含まれる適当な改良物および均等物に拠ることも可能である。