"メディアに書かれたデータを読み出すリード手段と、このデータの繰り返し復号を行う復号手段と、このデータの到着を待たずに早期にリード可否を予測する予測手段と、この予測手段がリード可と予測した場合に続けてシークを開始するシーク手段とを備えたチャネル回路。前記予測手段は、前記繰り返し復号の終了前にリード可否を予測する請求項1に記載のチャネル回路。前記リード可の予測は、早期判定フラグに基づくものである請求項1に記載のチャネル回路。前記リード可の予測は、シンドロームに基づくものである請求項1に記載のチャネル回路。前記リード可の予測は、パリティ検査に基づくものである請求項1に記載のチャネル回路。メディアに書かれたデータを読み出すリード工程と、このデータの繰り返し復号を行う復号工程と、このデータの到着を待たずに早期にリード可否を予測する予測工程と、この予測手段がリード可と予測した場合に続けてシークを開始するシーク工程とを含むシーク方法。本発明の実施の形態は、早期シークによりランダムリード性能を改善することができる技術を提供することを目的とする。上記課題を解決するために、実施形態によればチャネル回路は、メディアに書かれたデータを読み出すリード手段と、このデータの繰り返し復号を行う復号手段と、このデータの到着を待たずに早期にリード可否を予測する予測手段と、この予測手段がリード可と予測した場合に続けてシークを開始するシーク手段とを備える。以下、一実施形態を図1乃至図6を参照して説明する。図1は第1の実施形態の磁気ディスク装置を備えた電子機器の典型的な構成を示すブロック図である。図1において、電子機器は、磁気ディスク装置HDD10及びホストホストシステム20を備えている。電子機器は、例えば、パーソナルコンピュータ、ビデオカメラ、音楽プレーヤー、携帯端末、或いは携帯電話機である。ホスト20はHDD10を当該ホスト20の記憶装置として利用する。HDD10は、ヘッドディスクアセンブリ部HDA部100と、制御ボード部200とを備えている。HDA部100は、例えば2枚のディスク磁気ディスク1101及び1102と、スピンドルモータSPM130と、アクチュエータ140と、ヘッドIC150とを備えている。ディスク1101及び1102の各々は上側と下側の2つの記録面を備えている。ディスク1101及び1102はSPM130により高速に回転させられる。ディスク110ii=1,2はCDRconstantdensityrecordingと呼ばれる周知の記録フォーマットを適用している。このためディスク110iの各記録面は、当該ディスク11iの半径方向に複数のゾーンに区分して管理される。つまり、ディスク110iの各記録面は、複数のゾーンを備えている。アクチュエータ140はディスク1101のそれぞれの記録面に対応して配置されるヘッドアームの先端にヘッド磁気ヘッド1200及び1201を備えている。アクチュエータ140は更に、ディスク1102のそれぞれの記録面に対応して配置されるヘッドアームの先端にヘッド1202及び1203を有する。ヘッド1200及び1201は、ディスク1101へ/からのデータの書き込み/読み出しに用いられ、ヘッド1202及び1203は、ディスク1102へ/からのデータの書き込み/読み出しに用いられる。アクチュエータ140はボイスコイルモータVCM141を備えている。アクチュエータ140はVCM141によって駆動され、ヘッド1200乃至1203をディスク1101及び1102の半径方向に移動させる。SPM130及びVCM141は、後述するモータドライバIC210からそれぞれ供給される駆動電流SPM電流及びVCM電流により駆動される。ヘッドIC150は、ヘッド120jj=0,1,2,3により読み出された信号リード信号を増幅する。ヘッドIC150はまた、後述するリード/ライトチャネル230から転送されるライトデータをライト電流に変換してヘッド120jに出力する。制御ボード部200は、モータドライバIC210及びシステムLSI220の2つのLSIを備えている。モータドライバIC210は、SPM130を一定の回転速度で駆動する。モータドライバIC210はまた、CPU270から指定されたVCM操作量に相当する値の電流VCM電流をVCM141に供給することで、アクチュエータ140を駆動する。システムLSI220は、リード/ライトチャネルR/Wチャネル230、ディスクコントローラHDC240、バッファRAM250、フラッシュメモリ260、プログラムROM270、CPU280及びRAM290が単一チップに集積されたSOCSystemonChipと呼ばれるLSIである。後述するラインキャッシュ領域は、例えばこのCPU280またはRAM290内のキャッシュメモリ上で実現可能である。R/Wチャネル230は、リード/ライトに関連する信号処理を行う信号処理デバイスである。R/Wチャネル230は、リード信号をデジタルデータに変換し、このデジタルデータからリードデータを復号する。R/Wチャネル230はまた、上記デジタルデータからヘッド120jの位置決めに必要なサーボデータを抽出する。R/Wチャネル230はまた、ライトデータを符号化する。HDC240は、ホスト20とホストインタフェース21を介して接続されている。HDC240は、ホスト20から転送されるコマンドライトコマンド、リードコマンド等を受信する。HDC240は、ホスト20と当該HDC240との間のデータ転送を制御する。HDC240は、R/Wチャネル230を介して行われるディスク110ii=1,2と当該HDC240との間のデータ転送を制御する。バッファRAM250は、ディスク110iに書き込まれるべきデータ及びディスク110iからヘッドIC150及びR/Wチャネル230を介して読み出されたデータを一時格納するのに用いられる。フラッシュメモリ260は、書き換え可能な不揮発性メモリである。フラッシュメモリ260は、例えばホストから受信するライトコマンドの端数セクタのデータを一時的に格納するのに用いられる。フラグテーブル264はフラッシュメモリ260内にある汎用のテーブルである。プログラムROM270は、制御プログラムファームウェアプログラムを予め格納する。なお、制御プログラムがフラッシュメモリ260の一部の領域に格納されていても構わない。CPU280は、HDD10の主コントローラとして機能する。CPU280はプログラムROM270に格納されている制御プログラムに従ってHDD10内の他の少なくとも一部の要素を制御する。RAM290の一部の領域は、CPU280の作業領域として用いられる。この作業領域には、HDD10のパワーオン時に、フラッシュメモリ260に格納されている一部のデータがロードされる。さて、実施形態の目的に関して、説明する。一般にLDPCLowDensityParityCheck符号に代表される繰り返し復号方式では、目的のセクタをリードしてからリードチャネルがHDCにデータを出すまでに数セクタ~数十セクタの復号遅延が発生する。このため、異なるゾーン、シリンダにあるデータを続けてリードする際、コントローラは次の目的位置へのシークを開始するまで復号遅延分の待機が必要となる。これによって、ランダムリード性能の低下が懸念される。この方法は、待機をせずに早期にシークを行うことでシリンダをまたいでリードする際のパフォーマンスを改善する方法である。一方、アンコレクタブル発生等によりリトライが必要となった場合、前の位置にシークしなおさないといけないので、早期シークによってパフォーマンスのダウンが発生することが考えられるが、リードチャネルの復号品質情報を利用して早期シークを行うか選択する機構を備え、これを防止する。実施形態の構成図2は、実施形態の要部の概略を示すブロック構成図である。HDC6はHDC240の機能に相当し、他はR/Wチャネル230内の機能としてある。即ち、アナログフロントエンド1、ADコンバータ2、FIRフィルタ3、SOVA検出器及び繰り返し復号器4およびチャネル品質判定器早期判定器5の構成である。図2に示される本実施形態の構成は、従来の構成にチャネル品質判定器5を加とその出力をHDC6に接続した構成となっている。ヘッドから出力された信号はアナログフロントエンド1で示されるアナログ回路で処理され、ADコンバータ2により量子化されたサンプル値がFIRフィルタ3によって等化される。等化後サンプルはSOVA検出器及び繰り返し復号器4による繰り返し復号により、誤り訂正が行われる。チャネル品質判定器5は、リードチャネル各部のモニタ信号が入力され、HDCの6へ早期判定結果を出力する。図3は早期判定器5の機能構成を示している。早期判定器5はリードチャネルの各部から得られるモニタ値と判定結果をメモリ内に保存する1回目の復号のパリティ違反数、検出器の尤度情報、FIR出力の等化誤差、シンクマーク未検出、ADCの量子化エラー、PLL、アナログ部分のエラー信号、ディフェクト検出、最終パリティチェック結果等。この判定結果はHDC6からアクセスすることができ、早期シークを行うか否かを決定する。リードチャネルの各部から、モニタ値もしくはエラー信号が入力される。判定器はのような記憶領域を持ち、処理中の数セクタ分にわたって情報を保持することができる。リードチャネルがHDCへ読みだしたユーザデータを出力、つまり処理が完了したセクタから順次内容はクリアされる。なお、AFEErrorは電圧の異常などであり、またADErrorはオーバーフローなどである。またEQErrorはフィルタの等化誤差などで、DefectDetectは振幅異常などである。またDetectorErrorは発散など、Syndromeはパリティ違反などである。この判定器はの早期判定フラグ、のシンドロームフラグ、の最終パリティ検査結果フラグの3つのフラグ判定を行う。は主にで示されるアナログ部から得られる情報から判定を行い、現在処理中のセクタのリード可否予測を保存する。はLDPC復号の1回目のシンドロームからリード可否予測を保存する。はLDPC復号の最終結果によるパリティ違反の有無から判定をし、その結果を保持する。図4は、実施形態の符号器と復号器のブロック図である。SOVA検出器及び繰り返し復号器4の詳細である。主に扱い対象セクタが、再生可能かどうかの判定信号がこのIterativeデコーダ26から出力されるよう構成されている。後述の図6のステップに必要な信号群は、図示しないが各構成要素から得られるものとする。図4では本実施形態で必須ではないが、パリティをデータと同じ周期となるように並び替えを行う機能が備わっている。1と0の数が同数でない場合、余ったビットは例えばデータの最後に並べておく。例えば、0の数が多く、1の数が少ない例では1がパディングされる。データとパリティを結合するときパリティビットの1と0が同数でない時は、並び替えられたパリティに余分なパッドビットを挿入し、データと同じ周期となるようにマルチプレクスする。メディアにライトした信号を再生するときこの信号は図示せぬ等化器でアナログ信号処理され、一方は、ディフェクトスキャン回路で信号振幅の落ち込みなどを検出する。もう一方は、Iterativeデコーダ26に入力される。まず、SOVA復号器31を通り、デマルチプレクサ32により、データとパリティと余分なパッドビットに分離される。余分なパッドビットは破棄される。パリティは元に戻す並び替えを行い、データと共にLDPC復号器35に入力し、LDPCによる復号が行われる。さらに、マルチプレクサ36により、データと並び替えを行ったパリティと余分なパッドビットを結合し、SOVA復号器31に入力する。このように反復復号を行い、最終的にそのセクタが、再生可能かどうかの判定信号がコントローラに送られる。コントローラは、上記ディフェクトスキャン回路とIterativeデコーダ26との2つの手段の結果から、欠陥の検出を行う。従来の構成による動作ここでは、Sector0~Sector4のデータを読み出す場合を想定している。ただし、Sector0123とSector4は別々のシリンダに存在しており、間にシーク動作が必要となる。各セクタのアナログ信号、SOVA検出器の動作タイミング、LDPC復号器の動作タイミング、LDPC復号のパリティ検査結果、読み出したユーザデータの出力がキーとなる。通常、HDCがSector3までデータを受け取ってから、Sector4のシリンダへのシークが行われる。繰り返し復号化方式では、1回目の復号が収束しなかった場合、2回目3回目...n回目と、繰り返し復号が行われる。例えばSector0が3回の繰り返し復号が必要となった場合である。Sector0は1回目のパリティ検査でNGとなっており、2ndSOVAと2ndLDPC復号が行われ、さらに3回目の復号が行われるとする。ただし、動作タイミングは復号器の構成に依存する。この間、Sector1~Sector3はそれぞれ1回目で収束しているため、ユーザデータはリードチャネル内で送信待ちとなっている。この場合、Sector0の復号収束の終了後、リードチャネルはSector0~3のユーザデータを順次出力し、完了後のタイミングでシークが開始される。このように、繰り返し復号化方式では、アナログ入力終了後からデータ出力までの間には一定ではない遅延が生じ、特にシークを伴うリード時にパフォーマンスが落ちることが考えられる。実施形態の動作図5は、実施形態に用いられる早期判定後の早期判定器5を主体とする処理を示すフローチャートである。もし、Sector0123の早期判定フラグの異常を確認しステップS51、がすべてOKだった場合、後で示されるSector3のアナログ信号終端で即時にシークを開始できるステップS52。また、早期判定フラグではNGだったものの、シンドロームの異常を確認しステップS53この判定結果、リード可と判断できる場合、後で図6に示されるタイミングでシークを開始できるステップS52。そして、これらでNGとなっている場合でも、処理中のセクタすべてのパリティ検査の異常を確認しステップS54判定が可となっていれば、後で図6に示されるタイミングでシークを開始するステップS52。この場合は、ユーザデータをリードチャネルから送信する時間分、早期にシークができる。他のケースでは従来タイミングでシークを開始するステップS55。図6は実施例の動作タイミングを示している。ここでは上記従来例と同様の、1回目の復号が収束しなかったケースも想定している。で示される早期判定は各セクタの1回目のSOVA検出が完了した時点で行われる。で示される各モニタ値のしきい値判定、もしくは各部のエラーの有無から処理中のセクタに対する早期判定フラグをへ保持する。で示されるシンドローム判定はで示されるLDPC復号の1回目でのシンドロームを利用してフラグを生成、へ保持する。で示される最終パリティ検査フラグはに対応し、各LDPC復号の終了時に復号器からの情報によりフラグを生成、保持する。もし、Sector0123の早期判定フラグがすべてOKだった場合、で示されるSector3のアナログ信号終端で即時にシークを開始できる。また、早期判定フラグではNGだったものの、シンドローム判定の結果、リード可と判断できる場合、で示されるタイミングでシークを開始できる。そして、でNGとなっている場合でも、処理中のセクタすべてのパリティ検査判定が可となっていれば、のタイミングでシークを開始する。この場合は、ユーザデータをリードチャネルから送信する時間分、早期にシークができる。以上のように早期にシークを開始することによって、従来方法よりも早くSector4のリードに移れるため、ランダムリードのような、シークを伴うリード動作のパフォーマンスを改善することができる。上記のように、本実施形態では繰り返し復号器による復号遅延時間をシークに利用し、パフォーマンス改善を狙う方法を採る。1データを待たずに早期にリード成否を予測し、即時にシークを開始する方法2繰り返し復号の終了前に早期にリードの成否を予測する方法これらの効果として、早期に次のセクタの読み出し位置にシークを行うことにより、従来に比べ、早く次のセクタの読み出しを行うことができる。これにより、連続リードで異なるシリンダにあるセクタを読む場合の復号遅延に起因するパフォーマンスダウンを改善する。また、早期にリードの成否を予測することにより、リトライが発生すると予想される場合には早期シークを行わず、シークのやり直しが生じないようにすることができる。本実施形態はリードによるアナ口グ入力終了時点で早期シークを行う方法である。また、エラー予測により早期シークを行う。この方法は、待機をせずに早期にシークを行うことでシリンダをまたいでリードする際のパフォーマンスを改善する方法である。一方、アンコレ等によりリトライが必要となった場合、前の位置に再びシークする必要があり、早期シークによってパフォーマンスのダウンが発生することが考えられるが、リードチャネルの復号品質情報を利用して早期シークを行うか選択する機構を備え、これを防止する。なお、この発明は上記実施形態に限定されるものではなく、この外その要旨を逸脱しない範囲で種々変形して実施することができる。また、上記した実施の形態に開示されている複数の構成要素を適宜に組み合わせることにより、種々の発明を形成することができる。例えば、実施の形態に示される全構成要素から幾つかの構成要素を削除しても良いものである。さらに、異なる実施の形態に係わる構成要素を適宜組み合わせても良いものである。"