入力トランジスタと、第1端が前記入力トランジスタのゲートに接続され、第2端がバイアス電圧に接続される抵抗素子と、前記入力トランジスタのゲートに接続され、前記入力トランジスタのゲートへの入力を、前記バイアス電圧を基準とする調整可能な上限電圧および下限電圧の範囲内に制限する保護回路と、を備える、増幅回路。前記保護回路は、ダイオード接続された第1のMOSトランジスタと、前記第1のMOSトランジスタと並列に配置され、前記第1のMOSトランジスタと逆方向にダイオード接続された第2のMOSトランジスタと、を備える、請求項1に記載の増幅回路。前記第1のMOSトランジスタのソース、および前記第2のMOSトランジスタのドレインには可変バイアス電圧が接続される、請求項2に記載の増幅回路。前記第1のMOSトランジスタのソースおよび前記第2のMOSトランジスタのドレインには前記バイアス電圧が接続され、前記第1のMOSトランジスタのボディー端子、および前記第2のMOSトランジスタのボディー端子には可変バイアス電圧が接続される、請求項2に記載の増幅回路。前記保護回路は、直列に配置された複数のMOSトランジスタを含み、各MOSトランジスタが同一方向にダイオード接続された第1のMOSトランジスタ群と、前記第1のMOSトランジスタ群と並列に配置され、直列に配置された複数のMOSトランジスタを含み、各MOSトランジスタが前記第1のMOSトランジスタ群に含まれる各MOSトランジスタと逆方向にダイオード接続された第2のMOSトランジスタ群と、前記第1のMOSトランジスタ群および第2のMOSトランジスタ群に含まれる各MOSトランジスタのソースとドレインの短絡を制御する接続制御部と、を備える、請求項1に記載の増幅回路。前記保護回路は、ドレインが所定電圧に接続される第3のトランジスタを含む第1のソースフォロワ回路と、ドレインが前記所定電圧に接続される第4のトランジスタを含む第2のソースフォロワ回路と、をさらに備え、前記第3のMOSトランジスタのドレインは前記第1のMOSトランジスタのゲートに接続され、前記第4のMOSトランジスタのドレインは前記第2のMOSトランジスタのゲートに接続され、前記第3のMOSトランジスタおよび前記第4のMOSトランジスタのゲートは可変バイアス電圧に接続される、請求項2に記載の増幅回路。しかし、LNAの入力に耐圧性の高いMOSトランジスタを用いる方法では、MOSトランジスタのゲート長および酸化膜厚が大きくなる。このため、MOSトランジスタのカットオフ周波数が劣化し、結果、LNAの重要特性であるノイズフィギュアNFが劣化してしまう。また、特許文献1に記載の保護回路では、相補ダイオードの一端がGNDに接続されており、入力の上限電圧や下限電圧の調整機能もない。そこで、本発明は、上記問題に鑑みてなされたものであり、本発明の目的とするところは、ノイズフィギュアの劣化を抑制しつつ、過入力信号を調整可能な上限電圧および下限電圧の範囲内に制限することが可能な、新規かつ改良された増幅回路を提供することにある。上記課題を解決するために、本発明のある観点によれば、入力トランジスタと、第1端が前記入力トランジスタのゲートに接続され、第2端がバイアス電圧に接続される抵抗素子と、前記入力トランジスタのゲートに接続され、前記入力トランジスタのゲートへの入力を、前記バイアス電圧を基準とする調整可能な上限電圧および下限電圧の範囲内に制限する保護回路と、を備える増幅回路が提供される。かかる構成によれば、上限電圧および下限電圧を調整することにより、過入力信号から入力トランジスタを適切に保護することが可能となる。前記保護回路は、ダイオード接続された第1のMOSトランジスタと、前記第1のMOSトランジスタと並列に配置され、前記第1のMOSトランジスタと逆方向にダイオード接続された第2のMOSトランジスタと、を備えてもよい。かかる構成によれば、入力が上限電圧を上回る場合に第1のMOSトランジスタまたは第2のMOSトランジスタが導通するので、入力を上限電圧と下限電圧の範囲内に制限することが可能となる。前記第1のMOSトランジスタのソース、および前記第2のMOSトランジスタのドレインには可変バイアス電圧が接続されてもよい。かかる構成によれば、可変バイアス電圧を変更することにより第1のMOSトランジスタおよび第2のMOSトランジスタの閾値電圧が変更されるので、第1のMOSトランジスタおよび第2のMOSトランジスタの閾値電圧に依存する上限電圧および下限電圧を適切に調整することが可能となる。前記第1のMOSトランジスタのソースおよび前記第2のMOSトランジスタのドレインには前記バイアス電圧が接続され、前記第1のMOSトランジスタのボディー端子、および前記第2のMOSトランジスタのボディー端子には可変バイアス電圧が接続されてもよい。かかる構成によれば、可変バイアス電圧を変更することにより第1のMOSトランジスタおよび第2のMOSトランジスタの閾値電圧が変更されるので、第1のMOSトランジスタおよび第2のMOSトランジスタの閾値電圧に依存する上限電圧および下限電圧を適切に調整することが可能となる。前記保護回路は、直列に配置された複数のMOSトランジスタを含み、各MOSトランジスタが同一方向にダイオード接続された第1のMOSトランジスタ群と、前記第1のMOSトランジスタ群と並列に配置され、直列に配置された複数のMOSトランジスタを含み、各MOSトランジスタが前記第1のMOSトランジスタ群に含まれる各MOSトランジスタと逆方向にダイオード接続された第2のMOSトランジスタ群と、前記第1のMOSトランジスタ群および第2のMOSトランジスタ群に含まれる各MOSトランジスタのソースとドレインの短絡を制御する接続制御部と、をさらに備えてもよい。かかる構成によれば、第1のMOSトランジスタ群および第2のMOSトランジスタ群に含まれる各MOSトランジスタのソースとドレインの短絡を制御して上限電圧および下限電圧を調整できるので、過入力信号から入力トランジスタを適切に保護することが可能となる。前記保護回路は、ドレインが所定電圧に接続される第3のトランジスタを含む第1のソースフォロワ回路と、ドレインが前記所定電圧に接続される第4のトランジスタを含む第2のソースフォロワ回路と、をさらに備え、前記第3のMOSトランジスタのドレインは前記第1のMOSトランジスタのゲートに接続され、前記第4のMOSトランジスタのドレインは前記第2のMOSトランジスタのゲートに接続され、前記第3のMOSトランジスタおよび前記第4のMOSトランジスタのゲートは可変バイアス電圧に接続されてもよい。かかる構成によれば、第1のソースフォロワ回路および第2のソースフォロワ回路に接続する可変バイアス電圧により上限電圧および下限電圧を調整できるので、過入力信号から入力トランジスタを適切に保護することが可能となる。以上説明したように本発明によれば、ノイズフィギュアの劣化を抑制しつつ、過入力信号を調整可能な上限電圧および下限電圧の範囲内に制限することが可能である。以下に添付図面を参照しながら、本発明の実施の形態について詳細に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。また、本発明の実施形態は、無線通信装置の受信回路に用いられるローノイズアンプLNAに関する。そこで、以下では、無線通信装置の受信回路の構成を説明した後に、LNAの第1の実施形態~第5の実施形態について順次詳細に説明する。<1.無線通信装置の構成例>図1は、本発明の一実施形態にかかる無線通信装置10の構成例を示す説明図である。図1に示したように、本発明の一実施形態にかかる無線通信装置10は、アンテナ11と、伝送線路12と、インピーダンス整合回路13と、LNA14と、ミキサ15と、局部発振器16と、フィルタ17と、増幅器18と、AD変換器19と、デジタル復調器20と、を備える。アンテナ11は、電波を送信及び受信するものである。本実施形態では、無線通信装置10は、GHz帯の高周波信号、特に5GHz帯の高周波信号を送受信する。アンテナ11で受信された高周波信号は、伝送線路12を通じてインピーダンス整合回路13に送られる。インピーダンス整合回路13は、伝送線路12への高周波信号の反射が最小となるようなインピーダンスマッチングを行う回路である。アンテナ11で受信された高周波信号は、伝送線路12を通じてインピーダンス整合回路13に送られた後にLNA14に送られる。LNA14は、インピーダンス整合回路13から送られてくる高周波信号を増幅する。上述したように、LNA14は、回路自身が発生するノイズを出来る限り小さくして信号を増幅する回路である。そして本実施形態では、LNA14はCMOSで実現される。LNA14で増幅された高周波信号はミキサ15に送られる。ミキサ15は、LNA14で増幅された高周波信号と、局部発振器16が出力する高周波信号とを乗算するものである。ミキサ15で、LNA14で増幅された高周波信号と、局部発振器16が出力する高周波信号とが乗算されることで、GHz帯の高周波信号はMHz帯の信号に変換される。ミキサ15は、MHz帯の信号をフィルタ17に出力する。局部発振器16は、所定の周波数の高周波信号を出力する。局部発振器16が出力する高周波信号はミキサ15に送られる。上述したように、ミキサ15で、LNA14で増幅された高周波信号と、局部発振器16が出力する高周波信号とが乗算されることで、GHz帯の高周波信号はMHz帯の信号に変換される。フィルタ17は、ミキサ15から出力される信号の内、所定の周波数領域のみを通過させる。フィルタ17を通過した信号は増幅器18に送られる。増幅器18は、フィルタ17を通過した信号を増幅させる。増幅器18によって増幅された信号はAD変換器19に送られる。AD変換器19は、増幅器18から送られるアナログ信号をデジタル信号に変換する。AD変換器19によって変換されたデジタル信号はデジタル復調器20に送られる。デジタル復調器20は、AD変換器19によって変換されたデジタル信号を復調する。デジタル復調器20がデジタル信号を復調することで、無線通信装置10は受信した高周波信号の内容を把握することができる。背景以上、図1を用いて、本発明の一実施形態にかかる無線通信装置10の構成例について説明した。上述したような無線通信装置は、送信機の直近に存在する場合も想定されるので、LNAに過入力信号が発生し得る。しかし、LNAの入力トランジスタのゲート酸化膜は、過入力信号によって劣化または破壊されるので、過入力信号の対策を施すことは重要である。過入力信号対策の一例として、LNAの入力に耐圧性の高いMOSトランジスタを用いる方法が挙げられる。しかし、LNAの入力に耐圧性の高いMOSトランジスタを用いる方法では、MOSトランジスタのゲート長および酸化膜厚が大きくなる。このため、MOSトランジスタのカットオフ周波数が劣化し、結果、LNAの重要特性であるノイズフィギュアNFが劣化してしまう。また、保護回路をLNAの入力トランジスタの前段に配置することによりサージ電圧への耐性を高める方法も提案されている。以下、この点について図2を参照してより具体的に説明する。図2は、比較例によるLNAの構成を示した説明図である。図2に示したように、比較例によるLNAは、入力端子71と、ソースが接地電圧に接続され、ドレインが電源電圧に接続された入力トランジスタ73と、ダイオード接続されたNMOSトランジスタ721および722からなる保護回路72と、を有する。ここで、NMOSトランジスタ721および722は、逆向きかつ並列に接続された相補ダイオードであって、一端が接地電圧に接続され、他端が入力端子71および入力トランジスタ73のゲートに接続される。このような比較例によるLNAでは、正のサージ電圧が入力端子71に入力された場合にNMOSトランジスタ722が導通し、負のサージ電圧が入力端子71に入力された場合にNMOSトランジスタ722が導通する。このため、入力トランジスタ73のゲートに印加される電圧を抑制し、入力トランジスタ73を保護することができる。しかし、上述した比較例によるLNAの保護回路72は、過入力信号に対しての対策でなく、また、入力の制限幅の調整機能もない。そこで、上記事情を一着眼点にして本実施形態を創作するに至った。本発明の各実施形態によるLNA14は、ノイズフィギュアの劣化を抑制しつつ、過入力信号から回路を適切に保護することが可能である。さらに、本発明の第2~第5の実施形態によれば、入力信号を制限する上限電圧および下限電圧を調整することにより、回路をより適切に保護することが可能となる。以下、このような本発明の各実施形態について順次詳細に説明する。<2.第1の実施形態>第1の実施形態によるLNAの構成図3は、第1の実施形態によるLNA14-1の回路構成を示した説明図である。図3に示したように、第1の実施形態によるLNA14-1は、入力端子101と、インダクタ102と、保護回路103-1と、抵抗素子104と、増幅回路105と、出力端子106と、備える。増幅回路105は、インダクタ111と、コンデンサ112と、MOSトランジスタ113と、入力トランジスタ114と、インダクタ115と、を有する。また、保護回路103-1は、MOSトランジスタ121と、MOSトランジスタ122と、を有する。入力端子101は、インピーダンス整合回路13から送られてくる高周波信号が到達する端子である。入力端子101は、増幅回路105に含まれる入力トランジスタ114のゲートに、インダクタ102を介して接続される。増幅回路105は、入力端子101が受けた高周波信号を増幅して、出力端子106へ出力する。図2に示したように、入力トランジスタ114は、ドレインがMOSトランジスタ113およびインダクタ111を介して電源電圧VDDに、ゲートが入力端子101に、ソースがインダクタ115の一端に、それぞれ接続される。なお、MOSトランジスタ113は、受信時以外など、LNA14-1を動作させる必要が無い時に電源電圧VDDと入力トランジスタ114との接続を遮断するためのスイッチである。保護回路103-1は、増幅回路105に大信号が入力されるのを防ぐための回路であり、抵抗素子104と並列に増幅回路105とインダクタ102との間に配置される。また、保護回路103-1を構成するMOSトランジスタ121およびMOSトランジスタ122は、並列に配置され、かつ、各々逆方向にダイオード接続される。具体的には、MOSトランジスタ121のドレインおよびゲートが入力トランジスタ114のゲートに接続され、ソースがバイアス電圧に接続される。一方、MOSトランジスタ122は、MOSトランジスタ121と逆方向に、ソースが入力トランジスタ114のゲートに接続され、ドレインおよびゲートがバイアス電圧に接続される。第1の実施形態によるLNAの動作以上、第1の実施形態によるLNA14-1の構成を説明した。続いて、第1の実施形態によるLNA14-1の動作を説明する。入力端子101に上限電圧バイアス電圧MOSトランジスタ121の閾値電圧Vthを上回る信号が入力されると、MOSトランジスタ121が導通するので、信号値は上限電圧に制限される。同様に、入力端子101に下限電圧バイアス電圧-MOSトランジスタ122の閾値電圧Vthを下回る信号が入力されると、MOSトランジスタ122が導通するので、信号値は下限電圧に制限される。このため、図4に示すように、振幅の小さい信号が入力されているときは、MOSトランジスタ121および122が作用しないので、入力信号はそのまま増幅回路105に入力される。一方、振幅の大きい信号が入力されると、バイアス電圧から上側に閾値電圧Vthだけ離れた上限電圧、および下側に閾値電圧Vthだけ離れた下限電圧でリミットがかかり、増幅回路105に入力される電圧振幅が制限される。第1の実施形態の効果以上説明したように、第1の実施形態によれば、MOSダイオードを用いる簡易な保護回路103-1により、バイアス電圧を基準とする過入力信号から入力トランジスタ114を保護することが可能である。<3.第2の実施形態>第2の実施形態によるLNAの構成図5は、第2の実施形態によるLNA14-2の回路構成を示した説明図である。図5に示したように、第2の実施形態によるLNA14-2は、入力端子101と、インダクタ102と、保護回路103-2と、抵抗素子104と、増幅回路105と、出力端子106と、備える。保護回路103-2以外の構成は第1の実施形態で説明した通りであるので、ここでの詳細な説明を省略する。保護回路103-2は、第1の実施形態による保護回路103-1と同様に、増幅回路105に大信号が入力されるのを防ぐための回路であり、抵抗素子104と並列に増幅回路105とインダクタ102との間に配置される。また、保護回路103-2は、並列に配置され、かつ、各々逆方向にダイオード接続されたMOSトランジスタ121およびMOSトランジスタ122を含む。具体的には、MOSトランジスタ121のドレインおよびゲートが入力トランジスタ114のゲートに接続され、MOSトランジスタ122のソースが入力トランジスタ114のゲートに接続される。ここで、MOSトランジスタ121およびMOSトランジスタ122は、第1の実施形態と異なり、一端が可変バイアス電圧に接続される。例えば、図5に示したように、MOSトランジスタ121のソースに可変バイアス電圧1が接続され、MOSトランジスタ121のドレインおよびゲートに可変バイアス電圧2が接続される。第2の実施形態によるLNAの動作以上、第2の実施形態によるLNA14-2の構成を説明した。続いて、第2の実施形態によるLNA14-2の動作を説明する。入力端子101に上限電圧可変バイアス電圧1MOSトランジスタ121の閾値電圧Vthを上回る信号が入力されると、MOSトランジスタ121が導通するので、信号値は上限電圧に制限される。同様に、入力端子101に下限電圧可変バイアス電圧2-MOSトランジスタ122の閾値電圧Vthを下回る信号が入力されると、MOSトランジスタ122が導通するので、信号値は下限電圧に制限される。このため、図6に示すように、振幅の小さい信号が入力されているときは、MOSトランジスタ121および122が作用しないので、入力信号はそのまま増幅回路105に入力される。一方、振幅の大きい信号が入力されると、可変バイアス電圧1から上側に閾値電圧Vthだけ離れた上限電圧、および可変バイアス電圧2から下側に閾値電圧Vthだけ離れた下限電圧でリミットがかかり、増幅回路105に入力される電圧振幅が制限される。第2の実施形態の効果以上説明したように、第2の実施形態によれば、MOSトランジスタ121およびMOSトランジスタ122が可変バイアス電圧に接続されるので、可変バイアス電圧を変更して上限電圧および下限電圧を調整することにより、過入力信号から入力トランジスタ114をより適切に保護することが可能となる。<4.第3の実施形態>第3の実施形態によるLNAの構成図7は、第3の実施形態によるLNA14-3の回路構成を示した説明図である。図7に示したように、第3の実施形態によるLNA14-3は、入力端子101と、インダクタ102と、保護回路103-3と、抵抗素子104と、増幅回路105と、出力端子106と、備える。保護回路103-3以外の構成は第1の実施形態で説明した通りであるので、ここでの詳細な説明を省略する。保護回路103-3は、増幅回路105に大信号が入力されるのを防ぐための回路であり、抵抗素子104と並列に増幅回路105とインダクタ102との間に配置される。また、保護回路103-3を構成するMOSトランジスタ121およびMOSトランジスタ122は、並列に配置され、かつ、各々逆方向にダイオード接続される。具体的には、MOSトランジスタ121のドレインおよびゲートが入力トランジスタ114のゲートに接続され、ソースがバイアス電圧に接続される。一方、MOSトランジスタ122は、MOSトランジスタ121と逆方向に、ソースが入力トランジスタ114のゲートに接続され、ドレインおよびゲートがバイアス電圧に接続される。さらに、本実施形態においては、MOSトランジスタ121およびMOSトランジスタ122のボディー端子には可変バイアス電圧が接続される。例えば、図7に示したように、MOSトランジスタ121のボディー端子に可変バイアス電圧3が接続され、MOSトランジスタ122のボディー端子に可変バイアス電圧4が接続される。第3の実施形態によるLNAの動作以上、第3の実施形態によるLNA14-3の構成を説明した。続いて、第2の実施形態によるLNA14-3の動作を説明する。MOSトランジスタ121およびMOSトランジスタ122の閾値電圧Vthは、ボディー端子に印加される電圧によって変化する。このため、本実施形態においては、可変バイアス電圧3によるMOSトランジスタ121の閾値電圧の変動分ΔV1と、MOSトランジスタ121の本来の閾値電圧Vthと、バイアス電圧との加算値が上限電圧となる。同様に、可変バイアス電圧4によるMOSトランジスタ122の閾値電圧の変動分ΔV2、およびMOSトランジスタ121の本来の閾値電圧Vthをバイアス電圧から減算した値が下限電圧となる。上記の上限電圧バイアス電圧VthΔV1を上回る信号が入力されると、MOSトランジスタ121が導通するので、信号値は上限電圧に制限される。同様に、入力端子101に下限電圧バイアス電圧-Vth-ΔV2を下回る信号が入力されると、MOSトランジスタ122が導通するので、信号値は下限電圧に制限される。このため、図8に示すように、振幅の小さい信号が入力されているときは、MOSトランジスタ121および122が作用しないので、入力信号はそのまま増幅回路105に入力される。一方、振幅の大きい信号が入力されると、上限電圧および下限電圧でリミットがかかり、増幅回路105に入力される電圧振幅が制限される。第3の実施形態の効果以上説明したように、第3の実施形態によれば、MOSトランジスタ121およびMOSトランジスタ122のボディー端子が可変バイアス電圧に接続されるので、可変バイアス電圧を変更して上限電圧および下限電圧を調整することにより、過入力信号から入力トランジスタ114をより適切に保護することが可能となる。<5.第4の実施形態>第4の実施形態によるLNAの構成図9は、第4の実施形態によるLNA14-4の回路構成を示した説明図である。図9に示したように、第4の実施形態によるLNA14-4は、入力端子101と、インダクタ102と、保護回路103-4と、抵抗素子104と、増幅回路105と、出力端子106と、備える。保護回路103-4以外の構成は第1の実施形態で説明した通りであるので、ここでの詳細な説明を省略する。保護回路103-4は、増幅回路105に大信号が入力されるのを防ぐための回路であり、抵抗素子104と並列に増幅回路105とインダクタ102との間に配置される。具体的には、保護回路103-4は、第1のMOSトランジスタ群130と、第1のMOSトランジスタ群に並列に配置された第2のMOSトランジスタ群140と、スイッチ用トランジスタ151~153と、スイッチ用トランジスタ161~163と、接続制御部170と、を有する。第1のMOSトランジスタ群130は、直列に配置された複数のMOSトランジスタ131~133を含み、MOSトランジスタ131~133の各々は同一方向にダイオード接続される。なお、図9においては3つのMOSトランジスタ131~133が第1のMOSトランジスタ群130を構成する例を示しているが、第1のMOSトランジスタ群130を構成するMOSトランジスタの数は特に限定されない。また、MOSトランジスタ131~133の閾値特性は同一であってもよいし、異なってもよい。第2のMOSトランジスタ群140は、直列に配置された複数のMOSトランジスタ141~143を含み、MOSトランジスタ141~143の各々は、MOSトランジスタ131~133と逆方向にダイオード接続される。なお、図9においては3つのMOSトランジスタ141~143が第2のMOSトランジスタ群140を構成する例を示しているが、第2のMOSトランジスタ群140を構成するMOSトランジスタの数は特に限定されない。また、MOSトランジスタ141~143の閾値特性は同一であってもよいし、異なってもよい。スイッチ用トランジスタ151~153は、接続制御部170による制御に従い、MOSトランジスタ131~133の各々のソースとドレインを短絡させる。例えば、スイッチ用トランジスタ151のゲートに接続制御部170により制御電圧が印加されると、スイッチ用トランジスタ151が導通し、MOSトランジスタ131のソースとドレインが短絡する。同様に、スイッチ用トランジスタ161~163は、接続制御部170による制御に従い、MOSトランジスタ141~143の各々のソースとドレインを短絡させる。例えば、スイッチ用トランジスタ161のゲートに接続制御部170により制御電圧が印加されると、スイッチ用トランジスタ161が導通し、MOSトランジスタ141のソースとドレインが短絡する。接続制御部170は、スイッチ用トランジスタ151~153およびスイッチ用トランジスタ161~163のゲートに制御電圧を印加することにより、第1のMOSトランジスタ群130および第1のMOSトランジスタ群140を構成する各MOSトランジスタのソースとドレインの短絡を制御する。第4の実施形態によるLNAの動作以上、第4の実施形態によるLNA14-4の構成を説明した。続いて、第2の実施形態によるLNA14-4の動作を説明する。本実施形態においては、第1のMOSトランジスタ群130のうちでソースとドレインが短絡されていないMOSトランジスタの閾値電圧の合計値と、バイアス電圧との加算値が上限電圧となる。すなわち、ソースとドレインが短絡されていないMOSトランジスタの数をN1とし、各MOSトランジスタの閾値電圧Vthが同一であるとすると、上限電圧は、バイアス電圧N1Vthと表現される。また、第1のMOSトランジスタ群140のうちでソースとドレインが短絡されていないMOSトランジスタの閾値電圧の合計値を、バイアス電圧から減算した値が下限電圧となる。すなわち、ソースとドレインが短絡されていないMOSトランジスタの数をN2とし、各MOSトランジスタの閾値電圧Vthが同一であるとすると、下限電圧は、バイアス電圧-N2Vthと表現される。上記の上限電圧バイアス電圧N1Vthを上回る信号が入力されると、第1のMOSトランジスタ群130のうちでソースとドレインが短絡されていないMOSトランジスタが導通するので、信号値は上限電圧に制限される。同様に、入力端子101に下限電圧バイアス電圧-N2Vthを下回る信号が入力されると、第2のMOSトランジスタ群140のうちでソースとドレインが短絡されていないMOSトランジスタが導通するので、信号値は下限電圧に制限される。このため、図10に示すように、振幅の小さい信号が入力されているときは、第1のMOSトランジスタ群130および第2のMOSトランジスタ群140が作用しないので、入力信号はそのまま増幅回路105に入力される。一方、振幅の大きい信号が入力されると、上限電圧、および下限電圧でリミットがかかり、増幅回路105に入力される電圧振幅が制限される。第4の実施形態の効果以上説明したように、第4の実施形態によれば、各MOSトランジスタのソースとドレインの短絡を制御して上限電圧および下限電圧を調整できるので、過入力信号から入力トランジスタ114をより適切に保護することが可能となる。また、第1のMOSトランジスタ群130の各々を閾値電圧の異なるMOSトランジスタで構成すれば、ソースとドレインを短絡させるMOSトランジスタの組合せにより、多様な上限電圧を設定することが可能となる。同様に、第2のMOSトランジスタ群140の各々を閾値電圧の異なるMOSトランジスタで構成すれば、ソースとドレインを短絡させるMOSトランジスタの組合せにより、多様な下限電圧を設定することが可能となる<6.第5の実施形態>第5の実施形態によるLNAの構成図11は、第5の実施形態によるLNA14-5の回路構成を示した説明図である。図11に示したように、第5の実施形態によるLNA14-5は、入力端子101と、インダクタ102と、保護回路103-5と、抵抗素子104と、増幅回路105と、出力端子106と、備える。保護回路103-5以外の構成は第1の実施形態で説明した通りであるので、ここでの詳細な説明を省略する。保護回路103-4は、増幅回路105に大信号が入力されるのを防ぐための回路であり、抵抗素子104と並列に増幅回路105とインダクタ102との間に配置される。具体的には、保護回路103-4は、MOSトランジスタ121と、MOSトランジスタ122と、ソースフォロワ回路1と、ソースフォロワ回路2と、を有する。MOSトランジスタ121は、ドレインが入力トランジスタ114のゲートに接続され、ソースがバイアス電圧に接続される。また、MOSトランジスタ122は、ソースが入力トランジスタ114のゲートに接続され、ドレインがバイアス電圧に接続される。ソースフォロワ回路1は、MOSトランジスタ123第3のトランジスタおよびMOSトランジスタ124を含む。MOSトランジスタ124は、ゲートがMOSトランジスタ121のドレインと接続され、ドレインが電源電圧VDDと接続され、ソースがMOSトランジスタ123と接続される。一方、MOSトランジスタ123は、ドレインがMOSトランジスタ121のゲートと接続され、ゲートが可変バイアス電圧5に接続される。また、ソースフォロワ回路2は、MOSトランジスタ125第4のトランジスタおよびMOSトランジスタ126を含む。MOSトランジスタ126は、ゲートがMOSトランジスタ122のドレインと接続され、ドレインが電源電圧VDDと接続され、ソースがMOSトランジスタ125と接続される。一方、MOSトランジスタ125は、ドレインがMOSトランジスタ122のゲートと接続され、ゲートが可変バイアス電圧6に接続される。第5の実施形態によるLNAの動作以上、第5の実施形態によるLNA14-5の構成を説明した。続いて、第5の実施形態によるLNA14-5の動作を説明する。本実施形態においては、バイアス電圧と、MOSトランジスタ121の閾値電圧VthおよびΔV3の合計値が上限電圧となる。ここで、ΔV3は、ソースフォロワ回路1によって生じる入出力間の電圧の変動分であり、可変バイアス電圧5によって調整される。また、MOSトランジスタ122の閾値電圧VthおよびΔV4をバイアス電圧から減算した値が下限電圧となる。ここで、ΔV4は、ソースフォロワ回路2によって生じる入出力間の電圧の変動分であり、可変バイアス電圧6によって調整される。このため、図12に示すように、振幅の小さい信号が入力されているときは、MOSトランジスタ121および122が作用しないので、入力信号はそのまま増幅回路105に入力される。一方、振幅の大きい信号が入力されると、上限電圧および下限電圧でリミットがかかり、増幅回路105に入力される電圧振幅が制限される。第5の実施形態の効果以上説明したように、第5の実施形態によれば、ソースフォロワ回路に接続する可変バイアス電圧により上限電圧および下限電圧を調整できるので、過入力信号から入力トランジスタ114をより適切に保護することが可能となる。<7.むすび>以上説明したように、本発明の各実施形態によるLNA14は、ノイズフィギュアの劣化を抑制しつつ、過入力信号から回路を適切に保護することが可能である。さらに、本発明の第2~第5の実施形態によれば、入力信号を制限する上限電圧および下限電圧を調整することにより、LNA14の入力トランジスタ114をより適切に保護することが可能となる。なお、添付図面を参照しながら本発明の好適な実施形態について詳細に説明したが、本発明はかかる例に限定されない。本発明の属する技術の分野における通常の知識を有する者であれば、特許請求の範囲に記載された技術的思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、これらについても、当然に本発明の技術的範囲に属するものと了解される。