第1及び第2基板と、前記第1基板上のゲートラインと、前記ゲートライン及びゲート絶縁膜を間に置いて交差され画素領域を定義するデータラインと、前記画素領域で前記ゲート絶縁膜を貫通する画素ホールに透明導電膜で形成された画素電極と、ゲート電極、ソース電極、ドレイン電極、及び該ソース電極と該ドレイン電極との間にチャネルを定義する半導体層を含む薄膜トランジスタと、前記ゲートラインと接続されたゲートパッドと及び前記データラインと接続されたデータパッドとを含み、前記ゲートパッドは前記第1基板上のゲートパッド下部電極と、前記ゲート絶縁膜を貫通して前記ゲートパッド下部電極を露出させる第1コンタクトホール及び前記第1コンタクトホール内でだけ前記ゲートパッド下部電極と接続されたゲートパッド上部電極を含み、前記データパッドは前記ゲート絶縁膜を貫通して前記第1基板を露出させる第2コンタクトホールを含み、前記半導体層は、前記データラインと、前記ソース電極及びドレイン電極を含むソースドレイン金属パターンとが重畳され、前記ドレイン電極は、前記半導体層から前記画素電極の内側に突出され前記画素電極と接続されることを特徴とする液晶表示装置。前記画素電極と接続されたストレージ電極を更に含み、前記ストレージ電極が前記ゲート絶縁膜を備えたゲートラインと重畳されストレージキャパシタを形成することを特徴とする請求項1に記載の液晶表示装置。前記半導体層は、前記ストレージ電極と前記ゲート絶縁膜とが重畳され、前記ストレージ電極は前記半導体層から前記画素ホール側に突出され前記画素電極と接続されることを特徴とする請求項2に記載の液晶表示装置。前記ドレイン電極及びストレージ電極は前記画素電極上で互いに接続されることを特徴とする請求項3に記載の液晶表示装置。前記ゲートパッド下部電極は前記ゲートラインと接続されることを特徴とする請求項1に記載の液晶表示装置。前記データパッドは前記第1基板上のデータパッド下部電極と、前記第2コンタクトホール内でだけ前記データパッド下部電極と接続されたデータパッド上部電極を含み、前記第2コンタクトホール内で前記データパッド下部電極から伸張され、前記データラインと重畳されるデータリンク及び、前記データリンクを前記データラインと接続させるコンタクト電極を更に含むことを特徴とする請求項1に記載の液晶表示装置。前記画素電極と、前記データパッド上部電極及びコンタクト電極を含む透明導電パターンは、前記画素ホール及び前記第2コンタクトホールを包むゲート絶縁膜と境界を成すことを特徴とする請求項6に記載の液晶表示装置。前記データラインが前記コンタクト電極と接触する領域は、前記第1基板と前記第2基板との合着の際、シーラントによって密封される領域内に位置することを特徴とする請求項6に記載の液晶表示装置。前記薄膜トランジスタのチャネルは、プラズマ表面処理によって酸化された表面層を含むことを特徴とする請求項1に記載の液晶表示装置。前記半導体層と前記ソースドレイン金属パターンは形状を有することを特徴とする請求項1に記載の液晶表示装置。前記ゲートパッド及びデータパッドが形成されたパッド領域からオープンされた前記第1基板上の保護膜を更に含むことを特徴とする請求項4に記載の液晶表示装置。前記保護膜上の配向膜を更に含むことを特徴とする請求項11に記載の液晶表示装置。前記保護膜は、前記配向膜と同様のパターンで形成されることを特徴とする請求項12に記載の液晶表示装置。前記第1基板と前記第2基板との間の液晶層を更に含むことを特徴とする請求項1に記載の液晶表示装置。従って、本発明は従来技術の限界及び問題点による一つ以上の問題点を実質的に明らかにする液晶表示装置及びその製造方法に関する。本発明の目的は、工程を単純化することのできる液晶表示装置及びその製造方法を提供することである。本発明の他の特徴及び利点は後述するが、部分的には前述から明らかになるのであるか、又は本発明の実施形態の説明の中で示すこととなる。本発明の目的及び他の利点は、特に添付された図面の外にも、記載された叙述及び本発明の請求範囲に示唆された構造によって実現及び達成される。実施されて幅広く説明されたような本発明の目的にしたがう前記及び他の利点を達成するために、本発明による液晶表示装置は、第1及び第2基板と、第1基板上のゲートラインと、このゲートライン及びゲート絶縁膜を間に置いて交差され画素領域を定義するデータラインと、この画素領域でゲート絶縁膜を貫通する画素ホールに透明導電膜で形成された画素電極と、ゲート電極、ソース電極、ドレイン電極、及びソース電極とドレイン電極との間にチャネルを定義する半導体層を含む薄膜トランジスタとを含み、この半導体層は、データラインと、ソース電極及びドレイン電極を含むソースドレイン金属パターンとが重畳され、ドレイン電極は半導体層から上記画素電極の内側に突出されこの画素電極と接続される。本発明の他の様相として、本発明による液晶表示装置の製造方法は、第1及び第2基板を提供する段階と、ゲートライン及びこのゲートラインと接続されたゲート電極を第1基板上に形成する第1マスク工程と、ゲートライン及びゲート電極上にゲート絶縁膜を形成して半導体層を形成した後、画素領域でこのゲート絶縁膜及び半導体層を貫通する画素ホールを定義し、画素ホールに画素電極を形成する第2マスク工程と、画素領域、ソース電極、及びドレイン電極を第1基板上に定義するようにゲートラインと交差するデータラインを備えたソースドレイン金属パターンを形成し、ソース電極とドレイン電極との間のチャンネルを定義するように半導体パターンの活性層を露出させる第3マスク工程とを含む。前述のように、本発明による液晶表示装置及びその製造方法は、一つのマスク工程で半導体層及びゲート絶縁膜を同時にパターニングしてゲート絶縁膜まで貫通する複数のホールを形成し、そのマスク工程において利用されたフォトレジストパターンのリフトオフ工程で複数のホール内に透明導電パターンを形成する。そして、本発明による液晶表示装置及びその製造方法は、ゲート絶縁膜と同様にパターニングされた半導体層をソースドレイン金属パターンの形成の際にまたパターニングして露出部分を除去させるし、ソース電極及びドレイン電極間の活性層を露出させて薄膜トランジスタのチャンネルを形成する。従って、半導体層は薄膜トランジスタのチャンネルと、ソースドレインパターンとゲート絶縁膜との重畳部だけに存在するようになる。また、本発明による液晶表示装置及びその製造方法は、パッド領域がオープンされた保護膜を、プリンティング方法、第4マスク工程、配向膜をマスクでしたエッチング工程、カラーフィルター基板をマスクでしたエッチング工程等を通じて更に形成する。従って、本発明の液晶表示装置及びその製造方法は、3マスク工程または4マスク工程で工程を単純化させることによって、材料費及び設備投資費等を節減させると共に収率の向上が可能になる。以下、本発明の好ましい実施形態を図2乃至図17Bを参照して詳しく説明する。図2は、本発明の第1実施形態における薄膜トランジスタ基板を示した平面図であり、図3は、図2に示された薄膜トランジスタ基板をII-II’、III-III’、IVIV’線に沿って切断した断面図を示している。図2及び図3に示された薄膜トランジスタ基板は、下部基板142の上にゲート絶縁膜144を間に置いて、交差して形成されたゲートライン102及びデータライン104と、その交差部に接続された薄膜トランジスタ106と、その交差構造により定義された画素領域に形成された画素電極118とを備える。そして、薄膜トランジスタ基板は、画素電極118と接続されたストレージ電極122とゲートライン102との重畳で形成されたストレージキャパシタ120と、ゲートライン102と接続されたゲートパッド126と、データライン104と接続されたデータパッド134とを更に備える。薄膜トランジスタ106は、ゲートライン102に供給されるスキャン信号に応じてデータライン104に供給される画素信号が画素電極118に充電され維持されるように機能する。このため、薄膜トランジスタ106はゲートライン102と接続されたゲート電極108、データライン104と接続されたソース電極110、ソース電極110と対向して画素電極118と接続されたドレイン電極112、ゲート絶縁膜144を間に置いてゲート電極108と重畳されソース電極110とドレイン電極112との間にチャネルを形成する活性層114、ソース電極110及びドレイン電極112とのオーミック接触のため、チャネルを除いた活性層114の上に形成されたオーミック接触層116を備える。そして、活性層114及びオーミック接触層116を含む半導体層115はデータライン104に重畳される。ゲートライン102とデータライン104との交差で定義された画素領域には、ゲート絶縁膜144を貫通する画素ホール170が形成される。画素電極118は、画素ホール170内でゲート絶縁膜144のエッジ部と境界を成しながら基板142上に形成されて露出され、薄膜トランジスタ106から画素ホール170内に突出されたドレイン電極112と接続される。このような画素電極118は薄膜トランジスタ106から供給された画素信号を充電してカラーフィルター基板に形成される共通電極図示せずと電位差を発生させる。この電位差によって薄膜トランジスタ基板とカラーフィルター基板に位置する液晶が誘電異方性によって回転され、図示してない光源から画素電極118を経由して入射される光量を調節してカラーフィルター基板側に透過させる。ストレージキャパシタ120は、画素電極118と接続されたストレージ上部電極122がゲート絶縁膜144を間に置いて前段ゲートライン102の一部と重畳され形成される。このため、ストレージ上部電極122は、前段ゲートライン102の一部と重畳され、画素ホール170内に突出され画素電極118と接続される。そして、ストレージ上部電極122とゲート絶縁膜144との重畳部には、活性層114と、オーミック接触層116が積層された半導体層115とが更に形成される。このようなストレージキャパシタ120は画素電極118に充電された画素信号を安定的に維持させる。ゲートライン102は、ゲートパッド126を通じてゲートドライバーからのスキャン信号の供給を受ける。ゲートパッド126は、ゲートライン102から延長されたゲートパッド下部電極128と、ゲート絶縁膜144を貫通する第1コンタクトホール130内に形成されてゲートパッド下部電極128と接続されたゲートパッド上部電極132とで構成される。ここで、ゲートパッド上部電極132は、画素電極118と共に透明導電層に形成され、第1コンタクトホール130を包むゲート絶縁膜144のエッジ部と境界を成す。データライン104は、データパッド134を通じてデータドライバーからの画素信号の供給を受ける。データパッド134は、ゲート絶縁膜144を貫通する第2コンタクトホール138内にゲートパッド上部電極132と共に透明導電層で形成される。そして、データパッド134が形成された第2コンタクトホール138がデータライン104の一部分と重畳されるように伸張される。従って、データライン104は、半導体層115との重畳部から第2コンタクトホール138内に突出されて、データパッド134の伸張部と接続されるようになる。ここで、データライン104は保護膜の不在によって露出される。このようなデータライン104が外部に露出され酸化されることを防ぐために、図4に示されたようにデータパッド134の伸張部とデータライン104との接続部がシーラント320によって密封された領域内にデータライン104を位置させる。従って、密封領域に位置するデータライン104は、その上に塗布されている下部配向膜312によって保護される。図4を参照すると、下部配向膜312が塗布された薄膜トランジスタ基板と、上部配向膜310が塗布されたカラーフィルター基板300はシーラント320によって合着され、シーラント320によって密封された両基板間のセルギャップは液晶で満たされる。上下部配向膜310、312は有機絶縁物質で両基板の画像表示領域に各々塗布される。シーラント320は接着力の強化のために上下部配向膜310、312と接触させないように離隔し塗布される。従って、薄膜トランジスタ基板に形成されたデータライン104は、ソース電極110及びドレイン電極112と共にシーラント320によって密封される領域に位置して、その上に塗布される下部配向膜312だけでなく、密封領域に満たされた液晶によっても十分に保護される。このように、本発明による薄膜トランジスタ基板で、画素電極118、ゲートパッド上部電極132、データパッド140を含む透明導電パターンは、ゲート絶縁膜144を貫通する画素ホール170及びコンタクトホール130、138の形成の際に利用したフォトレジストパターンのリフトオフ工程で形成される。従って、透明導電パターンは相当するホールを包むゲート絶縁膜144のエッジ部と境界を成しながら基板142上に形成される。また、半導体層115はゲート絶縁膜144と同様にパターニングされた後、データライン104、ソース電極110、ドレイン電極112、及びストレージ上部電極122を含むソースドレイン金属パターンの形成の際に露出部分が除去される。そして、ソースドレイン金属パターンの形成の際に活性層114が露出され、薄膜トランジスタ106のチャネルが形成される。従って、半導体層115はソース電極110及びドレイン電極112の間のチャネル部と、ソースドレインパターンとゲート絶縁膜144との重畳部だけに形成される構造を有する。また、露出された活性層114の表面層124をプラズマで表面処理することによって、チャネル部の活性層114は、SiO2に酸化された表面層124によって保護される。このような本発明の第1実施形態の薄膜トランジスタ基板は、次のように3マスク工程で形成される。図5A及び図5Bは、本発明の実施形態の薄膜トランジスタ基板の製造方法における第1マスク工程を説明するための平面図及び断面図を示している。第1マスク工程で下部基板142上に、ゲートライン102、ゲートライン102と接続されたゲート電極108及びゲートパッド下部電極128を含むゲート金属パターンが形成される。具体的に言うと、下部基板142上にスパッタリング方法等の増着方法を通じてゲート金属層が形成される。ゲート金属層としては、Mo、Ti、Cu、AlNd、Al、Cr、Mo合金、Cu合金、Al合金等のように金属物質の単一層による構造が利用される場合や、AlCr、AlMo、AlAl、AlCr、MoAlMo、CuMo、TiAlTi、MoAl、MoTiAl、Cu合金Mo、Cu合金Al、Cu合金Mo合金、Cu合金Al合金、AlMo合金、Mo合金Al、Al合金Mo合金、Mo合金Al合金、MoAl合金、CuMo合金、CuMo等のように2重層以上が積層された構造に利用される場合がある。続いて、第1マスクを利用したフォトリソグラフィ工程及びエッチング工程でゲート金属層がパターニングされることによって、ゲートライン102、ゲート電極108、ゲートパッド下部電極128を含むゲート金属パターンが形成される。図6A及び図6Bは、本発明の実施形態の薄膜トランジスタ基板の製造方法における第2マスク工程を説明するための平面図及び断面図を示しており、図7A乃至図7Cは、第2マスク工程を具体的に説明するための断面図を示している。ゲート金属パターンが形成された下部基板142上にゲート絶縁膜144、活性層114及びオーミック接触層116が積層され、第2マスク工程でゲート絶縁膜144まで貫通する画素ホール170と、第1及び第2コンタクトホール130、138が形成されると共に、画素電極118とゲートパッド上部電極132及びデータパッド134を含む透明導電パターンが相当するホール内に形成される。図7Aを参照すると、金属パターンが形成された下部基板142上に、PECVD等の増着方法を通じてゲート絶縁膜114と、活性層114及びオーミック接触層116を含む半導体層115が順次積層される。ここで、ゲート絶縁膜144としては、シリコン酸化物SiOx、シリコン窒化物SiNx等の無機絶縁物質が、活性層114及びオーミック接触層116としては、非晶質シリコンと、不純物nまたはpドーピングされた非晶質シリコンが、各々利用される。そして、第2マスクを利用したフォトリソグラフィ工程でオーミック接触層116の上に第1フォトレジストパターン200が形成され、第1フォトレジストパターン200をマスクでしたエッチング工程で画素ホール170と第1乃及び2コンタクトホール130、138とが形成される。このような画素ホール170と第1及び第2コンタクトホール130、138はオーミック接触層116からゲート絶縁膜144まで貫通するように形成される。この際、画素ホール170と第1及び第2コンタクトホール130、138とのエッジ部が第1フォトレジストパターン200のエッジ部より内側に位置されるように半導体層115及びゲート絶縁膜144が過エッチングされることによってアンダーカッティングUnderCutting構造を有する。ここで、画素ホール170と第2コンタクトホール138は基板142を露出させる反面、第1コンタクトホール130はゲートパッド下部電極128と共にその周りの基板142を露出させる。但し、第1コンタクトホール130はゲートパッド下部電極128だけを露出させるように形成される。図7Bを参照すると、第1フォトレジストパターン200が形成された基板142上に透明導電層117がスパッタリング等の増着方法により全面形成される。透明導電膜117としては、ITO、TO、IZO、ITZO等を用いる。従って、画素ホール170内には画素電極118が、第1コンタクトホール130内にはゲートパッド上部電極132が、第2コンタクトホール138内にはデータパッド134が形成される。このような透明導電パターンは、画素ホール170と第1及び第2コンタクトホール130、138のエッジ部と、第1フォトレジストパターン200のエッジ部との離隔距離によって、第1フォトレジストパターン200の上に増着された透明導電膜117とオープンされた構造を有する。また、透明導電パターンは画素ホール170と第1及び第2コンタクトホール130、138とのエッジ部にしたがって形成され、相当するホールを包むゲート絶縁膜144と境界をなす。従って、透明導電膜117が塗布された第1フォトレジストパターン200を除去するリフトオフ工程において、第1フォトレジストパターン200とオーミック接触層116との間へのストリッパーの浸透を容易にさせることによって、リフトオフ効率を向上させる。図7Cを参照すると、リフトオフ工程で図7Bに示された透明導電膜117が塗布された第1フォトレジストパターン200が除去される。図8A及び図8Bは、本発明の実施形態の薄膜トランジスタ基板の製造方法における第3マスク工程を説明するための平面図及び断面図を示しており、図9A乃至図9Dは、第3マスク工程を具体的に説明するための断面図を示している。半導体層115及び透明導電パターンが形成された下部基板142上に、第3マスク工程において、データライン104、ソース電極110、ドレイン電極112、ストレージ電極122を含むソースドレイン金属パターンが形成される。そして、ソースドレインパターンと非重畳された半導体層115が除去され、ソース電極110及びドレイン電極112との間の活性層114が露出されて薄膜トランジスタ106のチャネルが形成される。このようなソースドレインパターンと薄膜トランジスタ106のチャネルは回折露光マスクまたはハフトーンマスク等の部分透過マスクを利用した一つのマスク工程で形成される。図9Aを参照すると、半導体層115及び透明導電パターンが形成された下部基板142上にソースドレイン金属層がスパッタリング等の増着方法により形成される。ソースドレイン金属層としては、Mo、Ti、Cu、AlNd、Al、Cr、Mo合金、Cu合金、Al合金等の金属物質を単一層の構造に利用される場合や、AlCr、AlMo、AlAl、AlCr、MoAlMo、CuMo、TiAlTi、MoAl、MoTiAl、Cu合金Mo、Cu合金Al、Cu合金Mo合金、Cu合金Al合金、AlMo合金、Mo合金Al、Al合金Mo合金、Mo合金Al合金、MoAl合金、CuMo合金、CuMo等の2重層以上が積層された構造に利用されたりする場合がある。続いて、部分透過マスクを利用したフォトリソグラフィ工程で、ソースドレイン金属層の上に互いに異なる厚さを有する第2A及び第2Bフォトレジストパターン210A、210Bを含む第2フォトレジストパターン210が形成される。部分透過マスクは、紫外線を遮断する遮断部、スリットパターンを利用して紫外線を回折させたり位相シフト物質を利用して紫外線を部分透過させたりする部分透過部、両方を透過させるフル透過部を備える。このような部分透過マスクを利用したフォトリソグラフィ工程において、互いに異なる厚さの第2A及び第2Bフォトレジストパターン210A、210Bと、開口部を有する第2フォトレジストパターン210とが形成される。この際、相対的に厚い第2Aフォトレジストパターン210Aは部分透過マスクの遮断部と重畳された遮断領域P1に、第2Aフォトレジストパターン210Aより薄い第2Bフォトレジストパターン210Bは部分透過部と重畳された部分露光領域P2、即ち、チャネルが形成される領域に、開口部はフル透過部と重畳されたフル露光領域P3に、それぞれ形成される。そして、第2フォトレジストパターン210を利用したエッチング工程でソースドレイン金属層がパターニングされることによって、データライン104、ソース電極110と一体化されたドレイン電極112、ストレージ電極122を含むソースドレイン金属パターンが形成される。例えば、ソースドレイン金属層がウェットエッチング工程でパターニングされることによって、ソースドレイン金属パターンは第2フォトレジストパターン210より過エッチングされた構造を有する。このようなソースドレイン金属パターンのうち、ドレイン電極112及びストレージ下部電極122は、半導体層115及びゲート絶縁膜144との重畳部から画素ホール170内に突出され画素電極118と接続される。ここで、ストレージ下部電極122は、半導体層115及びゲート絶縁膜144を間に置いて前段ゲートライン102の一部と重畳されることによって、ストレージキャパシタ120を形成する。データライン104も、半導体層115及びゲート絶縁膜144との重畳部から第2コンタクトホール138内に突出され、データパッド134と接続される。図9Bに示したように、第2フォトレジストパターン210を通じて露出された半導体層115がエッチングされることによって、半導体層115が第2フォトレジストパターン210と重畳された部分だけに存在している。例えば、第2フォトレジストパターン210をマスクに利用して直進性を有するドライエッチング工程で露出された半導体層115がエッチングされる。従って、半導体層115は、ソースドレイン金属パターンの形成の際に利用された第2フォトレジストパターン210との重畳部だけに存在することによってソースドレイン金属パターンと重畳され、半導体層115のエッジ部がソースドレイン金属パターンのエッジ部より突出された構造を有する。その結果、ソースドレイン金属パターンと半導体層115は階段形の段差を有する。図9Cを参照すると、酸素O2プラズマを利用したアッシング工程で第2Aフォトレジストパターン210Aの厚さは薄くなり、図9Bに示された第2Bフォトレジストパターン210Bは除去される。このようなアッシング工程は、露出された半導体層115をエッチングするドライ工程と統合され、同様の範囲内で行われる。そして、アッシングされた第2Aフォトレジストパターン210Aを利用したエッチング工程で露出されたソースドレイン金属パターン及びオーミック接触層116が除去される。従って、ソース電極110及びドレイン電極112が分離され、その間に活性層114が露出されたチャネルを有する薄膜トランジスタ106が完成される。また、酸素O2プラズマを利用した表面処理工程で露出された活性層114の表面をSiO2によって酸化させる。従って、薄膜トランジスタ106のチャンネルを形成する活性層114は、SiO2により酸化された表面層124によって保護される。図9Dに示したように、図9Cに示された第2Aフォトレジストパターン210Aはストリップ工程で除去される。このように、本発明の実施形態の水平電解薄膜トランジスタ基板の製造方法は、3マスク工程により工程数を減少させることができる。図10は、本発明の第2実施形態の薄膜トランジスタ基板を部分的に示した平面図であり、図11は、図10に示した薄膜トランジスタ基板をII-II’、III-III’、IVIV’線に沿って切断して示した断面図である。図10及び図11に示した薄膜トランジスタ基板は、図2及び図3に示した薄膜トランジスタ基板に比べてデータパッド234がゲートパッド126と同様の垂直構造で形成され、データパッド234から伸張されたデータリンク250と、データライン104と接続させるコンタクト電極252とを更に備えることを除いては、同様の構成要素を備える。従って、重複した構成要素に対する説明は省略する。図10及び図11に示したデータパッド234は、ゲートパッド126のように基板142上に形成されたデータパッド下部電極236と、ゲート絶縁膜144を貫通してデータパッド下部電極236を露出させる第2コンタクトホール238内に形成され、データパッド下部電極236と接続されたデータパッド上部電極240とを備える。このようなデータパッド234の下部電極236から伸張されたデータリンク250は、データライン104と重畳されるように伸張され、ゲート絶縁膜144を貫通する第3コンタクトホール254を通じて露出される。このようなデータリンク250は、第3コンタクトホール254内に形成されたコンタクト電極252を通じてデータライン104と接続される。ここで、データパッド下部電極236及びデータリンク250は、ゲートパッド下部電極128と共に第1マスク工程で形成される。第2及び第3コンタクトホール238、254は、第1コンタクトホール130と共に第2マスク工程で形成される。その工程において、データパッド上部電極240及びコンタクト電極252は、ゲートパッド上部電極132と共に第2及び第3コンタクトホール238、254内に形成される。この場合、データパッド上部電極240及びコンタクト電極252は、第2及び第3コンタクトホール238、254の各々を包むゲート絶縁膜144のエッジ部と境界を成す。また、データライン104がシーラントによって密封される領域内に位置し、その上に塗布された配向膜、または密封領域に満たされた液晶によって保護される。このため、データライン104とデータリンク250とを接続させるコンタクト電極252を密封領域内に位置させる。図12は、本発明の第3実施形態の薄膜トランジスタ基板を部分的に示した平面図であり、図13は、図12に示された薄膜トランジスタ基板をII-II’、III-III’、IVIV’線に沿って切断した断面図を示している。図12及び図13に示された薄膜トランジスタ基板は、図10及び図11に示された薄膜トランジスタ基板に比べて、データリンク250に従って延長された第2コンタクトホール238内にデータパッド上部電極240とコンタクト電極252とが一体化されて形成されていることを除いては、同様の構成要素を備える。従って、重複した構成要素に対する説明は省略する。図12及び図13に示されたデータパッド234の第2コンタクトホール238は、データライン104と重畳されるようにデータリンク250に従って延長される。従って、第2コンタクトホール238内にデータパッド上部電極240及びコンタクト電極252を一体化させた構造で形成され、データライン104と接続される。このようなデータパッド上部電極240及びコンタクト電極252は、第2コンタクトホール238を包むゲート絶縁膜144のエッジ部と境界を成す。図14は、本発明の第4実施形態の薄膜トランジスタ基板を部分的に示した平面図であり、図15は、図14に示された薄膜トランジスタ基板をII-II’、III-III’、IVIV’線に沿って切断した断面図を示している。図14及び図15に示された薄膜トランジスタ基板は、図12及び図13に示された薄膜トランジスタ基板に比べて、ゲートパッド126及びデータパッド234が位置するパッド領域を除いた残りのアレイ領域に形成された保護膜150を更に備えることを除いては、同様の構成要素を備える。従って、重複した構成要素に対する説明は省略する。図14及び図15に示された保護膜150は、ソースドレイン金属パターンが形成された基板142上に、ゲートパッド126及びデータパッド134が形成されたパッド領域からオープンされるように形成される。保護膜150としては、ゲート絶縁膜144のように無機絶縁物質が用いられる。また、保護膜150としては、アクリル系の有機化合物や、BCBまたはPFCB等の有機絶縁物質が用いられる。このような保護膜150は、第4マスク工程において形成されるか、又は、最上部層に形成される配向膜のようにロッバースタンププリンティング方式で印刷して形成される。また、保護膜150は、基板142上に全面形成された後に配向膜をマスクとして使用したエッチング工程によって、または、カラーフィルター基板との合着後にカラーフィルター基板をマスクとして使用したエッチング工程によって、パッド領域からオープンされる。第一に、第4マスク工程を利用する場合、保護膜150はソースドレイン金属パターンが形成された基板142上に全面形成される。この際、保護膜150は、PECVD、スピンコーティング、スピンレスコーティング等の方法を通じて形成される。そして、第4マスクを利用したフォトリソグラフィ工程及びエッチング工程で保護膜150をパターニングすることによってパッド領域からオープンされる。第二に、保護膜150は、その上に形成される配向膜の形成方法であるロッバースタンププリンティング方式で、パッド領域を除いた残りのアレイ領域のみに印刷されることによってパッド領域からオープンされる。換言すると、保護膜150は、ゴムマスクをソースドレイン金属パターンが形成された基板142上に整列した後、ロッバースタンププリンティング方式で絶縁物質をパッド領域を除いたアレイ領域だけに印刷することによって形成される。第三に、保護膜150はその上に形成された配向膜をマスクとして利用したエッチング工程でパッド領域からオープンされる。具体的にいうと、図16Aに示したように、保護膜150は基板142上に全面形成され、その保護膜150の上に配向膜152がロッバースタンププリンティング方式で形成される。続いて、図16Bに示したように、配向膜152をマスクとして利用したエッチング工程で、保護膜150はパッド領域からオープンされる。第四に、保護膜150はカラーフィルター基板をマスクとして利用したエッチング工程でパッド領域からオープンされる。具体的にいうと、図17Aに示したように、保護膜150とその上に下部配向膜312とが形成された薄膜トランジスタ基板が、シーラント320を通じて上部配向膜310が形成されたカラーフィルター基板300と合着される。続いて、図17Bに示したように、カラーフィルター基板300をマスクとして利用したエッチング工程で、保護膜150はパッド領域からオープンされる。この際、保護膜150は、プラズマを利用したドライエッチング工程でパッド領域からオープンされるか、又は、エッチング液が満たされたエッチング槽に薄膜トランジスタ基板及びカラーフィルター基板300が合着された液晶パネルを漬けるディッピング方式によってパッド領域からオープンされる。上述したように、本発明を適用した液晶表示装置及びその製造方法は、一つのマスク工程で半導体層及びゲート絶縁膜を同時にパターニングしてゲート絶縁膜まで貫通する複数のホールを形成し、そのマスク工程において利用されたフォトレジストパターンのリフトオフ工程で複数のホール内に透明導電パターンを形成する。そして、本発明を適用した液晶表示装置及びその製造方法は、ゲート絶縁膜と同様にパターニングされた半導体層をソースドレイン金属パターンの形成の際にまたパターニングして露出部分を除去し、ソース電極及びドレイン電極間の活性層を露出させて薄膜トランジスタのチャネルを形成する。従って、半導体層は、薄膜トランジスタのチャンネルと、ソースドレインパターンとゲート絶縁膜との重畳部のみに存在する。また、本発明を適用した液晶表示装置及びその製造方法は、パッド領域がオープンされた保護膜を、プリンティング方法、第4マスク工程、配向膜をマスクでしたエッチング工程、カラーフィルター基板をマスクでしたエッチング工程等を通じて更に形成する。従って、本発明の液晶表示装置及びその製造方法は、3マスク工程または4マスク工程で工程を単純化させることによって、材料費及び設備投資費等の節減と共に収率の向上が可能になる。以上、説明した内容を通じて、当業者なら本発明の技術思想を逸脱しない範囲内に、多様な変更及び修正ができることが分かる。従って、本発明の技術的範囲は明細書の詳しい説明に記載された内容に限られるのでなく、特許請求の範囲によって決められるはずである。