複数の送受信アンテナを用いて複数の伝搬路を形成するMIMO-OFDM方式の無線通信に用いられるMIMO検出装置であって、前記MIMO検出装置は、無線通信の受信機側に設けられており、前記MIMO検出装置は、前記受信機にて受信した信号に基づく伝搬路の行列に対して、その逆行列を計算する逆行列計算手段と、伝搬路の時間変動を推定する推定手段と、前記推定手段により推定した伝搬路の時間変動に応じて、前記逆行列計算手段による逆行列の計算に要する処理時間を可変に制御する可変制御手段とを備える、MIMO検出装置。前記逆行列計算手段は、逆行列を計算する逆行列計算回路であって、前記可変制御手段は、前記逆行列計算回路へ供給するクロック周波数および電圧を可変に制御することにより、逆行列の計算に要する処理時間を可変に制御する、請求項1に記載のMIMO検出装置。前記受信機は、データを複数のパケットに分割して受信し、前記可変制御手段は、前記推定手段により伝搬路の時間変動が大きいと推定されると、逆行列の計算に要する処理時間を1パケットのガードインターバル時間になるよう、クロック周波数および電圧を制御する、請求項2に記載のMIMO検出装置。前記可変制御手段は、前記推定手段により伝搬路の時間変動が小さいと推定されると、逆行列の計算に要する処理時間を1パケット分または複数パケット分の時間になるよう、クロック周波数および電圧を制御する、請求項3に記載のMIMO検出装置。前記推定手段は、ドップラーシフトを推定する、請求項1~4のいずれかに記載のMIMO検出装置。ここで、MIMO-OFDM方式に用いられる受信機において、現在のIEEE802.11n無線LAN規格では、1パケットにトレーニング信号とデータ信号とが含まれている。そして、特許文献1に開示されているように、既知信号であるトレーニング信号に基づいて伝搬路の行列を推定し、推定した伝搬路の行列に対して、その逆行列を導出する。なお、このような処理をMIMO検出処理と呼ぶ。そして、MIMO検出処理後、導出した逆行列にデータ信号を乗算して、送信信号のみを分離して取り出し、データを復元することとしている。そして、従来では、MIMO検出処理を一定して毎パケット行うこととしている。しかしながら、伝搬路の行列は、送信機および受信機の双方のアンテナの数データストリーム数によって規定されるため、アンテナの数が増加すると、逆行列の計算量も膨大になる。アンテナの数をNとするとN3に比例して、例えば、2×2MIMO構成の場合と、4×4MIMO構成の場合とでは、8倍の計算量の差がある。このような場合、MIMO検出処理を一定して毎パケット行うと、消費電力が大きくなってしまう。この発明の目的は、消費電力を抑えることができるMIMO検出装置を提供することである。この発明に係るMIMO検出装置は、複数の送受信アンテナを用いて複数の伝搬路を形成するMIMO-OFDM方式の無線通信に用いられる。MIMO検出装置は、無線通信の受信機側に設けられている。MIMO検出装置は、受信機にて受信した信号に基づく伝搬路の行列に対して、その逆行列を計算する逆行列計算手段と、伝搬路の時間変動を推定する推定手段と、推定手段により推定した伝搬路の時間変動に応じて、逆行列計算手段による逆行列の計算に要する処理時間を可変に制御する可変制御手段とを備える。こうすることにより、伝搬路の時間変動に応じて、逆行列の計算に要する処理時間を可変にすることができる。すなわち、逆行列計算の処理時間を、伝搬路の時間変動に応じて変化させることができる。したがって、例えば伝搬路の時間変動が小さい場合、逆行列の計算を複数パケット毎に行うよう制御することができる。その結果、消費電力を抑えることができる。好ましくは、逆行列計算手段は、逆行列を計算する逆行列計算回路であって、可変制御手段は、逆行列計算回路へ供給するクロック周波数および電圧を可変に制御することにより、逆行列の計算に要する処理時間を可変に制御する。こうすることにより、簡易な構成で、消費電力を抑えることができる。さらに好ましくは、受信機は、データを複数のパケットに分割して受信し、可変制御手段は、推定手段により伝搬路の時間変動が大きいと推定されると、逆行列の計算に要する処理時間を1パケットのガードインターバル時間になるよう、クロック周波数および電圧を制御する。さらに好ましくは、可変制御手段は、推定手段により伝搬路の時間変動が小さいと推定されると、逆行列の計算に要する処理時間を1パケット分または複数パケット分の時間になるよう、クロック周波数および電圧を制御する。さらに好ましくは、推定手段は、ドップラーシフトを推定する。この発明によると、伝搬路の時間変動に応じて、逆行列の計算に要する処理時間を可変にすることができる。すなわち、逆行列計算の処理時間を、伝搬路の時間変動に応じて変化させることができる。したがって、例えば伝搬路の時間変動が小さい場合、逆行列の計算を複数パケット毎に行うよう制御することができる。その結果、消費電力を抑えることができる。以下、図面を参照して、この発明の一実施形態に係るMIMO検出装置について説明する。図1は、MIMO-OFDM方式の無線通信に利用される受信機10の構成を示すブロック図である。MIMO-OFDM方式では、複数の送受信アンテナ間で複数の伝搬路を形成し無線通信する。図1においては、4個の受信アンテナを備える場合を示している。図1を参照して、受信機10は、図示しない4個の送信アンテナを備える送信機からデータを受信する。受信機10は、送信機と受信機10との間でデータの同期を取る同期処理部12と、OFDM信号を複数のサブキャリアに変換しチャネル等化するフーリエ変換FFT部13と、MIMO検出処理後、導出した逆行列にフーリエ変換部13から出力されたデータ信号を乗算して送信信号のみを分離して取り出すMIMO信号分離を行うMIMO等化部14と、サブキャリアの位相と振幅の情報をビット列に置き換えるデマッパー部15と、通信時に発生したデータの誤りを訂正する誤り訂正部16と、送信時に符号化されたデータをビタビアルゴリズムに基づいて復号するビタビViterbi復号部17と、送信時にランダムに変換されたデータ列を元に戻すデスクランブラー部18と、この発明の一実施形態であるMIMO検出処理を行うMIMO検出装置11とを備える。受信機10を構成する各部は、受信アンテナの個数に応じてそれぞれ4個並列に並べて具備されている。図2は、図1に示すMIMO検出装置11の構成を示すブロック図である。図2を参照して、MIMO検出装置11は、検出速度制御器20と、位相同期回路21と、レギュレータ22と、逆行列計算回路である逆行列計算器23とを備える。検出速度制御器20は、例えば、非特許文献TKurodaandKSuzukietalVariableSupplyVoltageSchemeforLowPowerHighSpeedCMOSDigitalDesignIEEEJSolidStateCircuitsvol33pp454462Mar1998に記載されているダイナミック電圧周波数スケーリングDVFS:DynamicVoltageandFrequencyScalingである。検出速度制御器20は、送受信アンテナ間の伝搬路の時間変動を推定し、逆行列計算器23が逆行列計算を行う速度を決定する。位相同期回路21は、基準クロックを入力されると、所定のクロック周波数に制御して、逆行列計算器23に供給する。レギュレータ22は、基準電圧を入力されると、所定の電圧に制御して、逆行列計算器23に供給する。これにより、逆行列計算器23による逆行列の計算に要する処理時間が可変になる。逆行列計算器23は、位相同期回路21により制御されたクロック周波数とレギュレータ22により制御された電圧とに基づいて、逆行列を計算する。逆行列計算器23は、クロック周波数に応じて動作速度が決定される。また、クロック周波数に応じて動作電圧が決定される。したがって、クロック周波数が低下すると、動作電圧も低下する。図3は、MIMO検出装置11に入力されるデータの一例を示す図である。受信機10は、データを複数のパケットに分割して受信する。したがって、MIMO検出装置11では、先頭のパケットから第一のパケット31、第二のパケット32第nのパケットのように順次受信する。また、各パケットをパケット間間隔30を空けて受信する。図3を参照して、1パケットは、送信機と受信機10との間でデータの同期を取るための第一のショートプリアンブルSP126a、および第二のショートプリアンブルSP226bと、送受信アンテナ間の伝搬路の行列の推定に用いる第一のロングプリアンブルLP127a、および第二のロングプリアンブルLP227bと、ガードインターバルGI28aと、データ信号DATA29aとを含む。第一のショートプリアンブルSP126aから第二のロングプリアンブルLP227bまでがトレーニング信号である。MIMO検出装置11は、第一のショートプリアンブル26aを先頭に順次受信する。なお、第一のショートプリアンブル26a、および第二のショートプリアンブル26bの時間時間長は、例えば各々4μsであり、第一のロングプリアンブル27a、および第二のロングプリアンブル27bの時間は、例えば各々10μsであり、ガードインターバル28aの時間は、例えば0.8μsであり、データ信号29aの時間は、例えば60μsである。なお、図3においては、第一のショートプリアンブル26aの時間のみ単位を付して示している。MIMO検出装置11は、第一のロングプリアンブル27a、および第二のロングプリアンブル27bに基づいて伝搬路の行列を推定し、推定した伝搬路の行列に対して、位相同期回路21により制御されたクロック周波数とレギュレータ22により制御された電圧とに基づいて、逆行列を計算する。ここで、MIMO検出装置11の動作について詳細に説明する。図4は、検出速度制御器20の動作を示すフローチャートである。図5は、逆行列計算器23の動作を示すフローチャートである。また、図6は、MIMO等化部14等の動作を示すフローチャートである。図4~図6を参照して説明する。まず、MIMO検出装置11は、図3に示すように、順次パケットの入力を受付ける。このとき、第一のパケット31において、第一のロングプリアンブルを受信すると、第二のロングプリアンブルを受信している間、すなわち、10μsの間に、検出速度制御器20が図4に示す処理を行う。図4を参照して、検出速度制御器20は、伝搬路の時間変動を推定するため、第一のロングプリアンブルに基づいて、ドップラーシフトの推定を行う図4において、ステップS11、以下ステップを省略する。ここで、検出速度制御器20は、推定手段として作動する。具体的には、まず、チャネル毎にドップラーシフトを算出する。そして、チャネル毎のドップラーシフトの平均値を求める。このようにして、ドップラーシフトを推定する。なお、チャネル毎のドップラーシフトの算出は、公知の方法を用いることができる。例えば、非特許文献として、高畑文雄、ディジタル無線通信入門培風館2002年や、奥村善久、進士昌明、移動通信の基礎電子情報通信学会1986年を参考に用いることができる。例えば、無線伝搬路がレイリーフェージングでモデル化されたとき、その信号の時間自己相関はドップラーシフトを変数としたベッセル関数で近似できることが知られている。この関係を利用して、受信した信号の時間自己相関係数とベッセル関数の逆関数からドップラーシフトを算出する。例えば、通信環境を予め定めておき、ドップラー周波数が0Hzの場合のチャネルの特性を仮定し、この仮定したチャネルの特性と、実際に観測したチャネルの特性との差異をドップラー特性と見なし、この差異に基づいて、ドップラーシフトを算出する。そうすると、推定したドップラーシフトに応じて、逆行列の計算に要する処理時間、すなわち、逆行列計算を行う処理時間を決定するS12。例えば、ガードインターバル時間で逆行列計算を行うか、1パケット分の時間で逆行列計算を行うか、複数パケット分の時間で逆行列計算を行うかを決定する。このとき、通信品質を劣化させない程度、例えば、所定のビット誤り率以下や所定のパケット誤り率以下になるように決定する。また、推定したドップラーシフトに応じて、パケットスキップ数を決定するS12。ここで、パケットスキップ数とは、MIMO等化部14において、MIMO検出装置11において逆行列を計算した結果である逆行列計算結果とフーリエ変換部13からのデータ信号とを乗算する際に、逆行列計算結果を利用するパケット先を示すものである。パケットスキップ数は、処理時間に要するパケット数以上の値となる。例えば、1パケットスキップの場合には、第一のパケットにおいて逆行列計算を行うと、その逆行列計算結果は、処理時間が1パケット分の時間の場合、第二のパケットのデータ信号に用いることとなる。また、2パケットスキップの場合には、第一のパケットにおいて逆行列計算を行うと、その逆行列計算結果は、処理時間が1パケット分の時間の場合、第二のパケット、および第三のパケットのデータ信号に用いることとなる。すなわち、パケットスキップ数が1以上の場合には、逆行列計算を行う第一および第二のロングプリアンブルの属するパケットと、データ信号の属するパケットとが異なることとなる。そして、検出速度制御器20は、処理時間に応じて、逆行列計算器23に供給するクロック周波数と電圧とを決定するS13。ここで、位相同期回路21およびレギュレータ22は、可変制御手段として作動する。ここで、S12~S13における処理時間と、パケットスキップ数と、クロック周波数と、電圧とは、例えば、ドップラーシフトに対応するテーブルを予め記憶しておくことにより、テーブルを参照して決定する。テーブルは、例えば後述する図8、図10、および図12に示す表である。そして、位相同期回路21およびレギュレータ22が、S13において決定したクロック周波数と電圧とに制御して、逆行列計算器23に供給するS14。そして、図5を参照して、逆行列計算器23が、第一および第二のロングプリアンブルに基づいて伝搬路行列を推定しS21、S14において供給されたクロック周波数と電圧とで、推定した伝搬路行列に対して逆行列計算を行うS22。ここで、逆行列計算器23は、逆行列計算手段として作動する。そして、図6を参照して、MIMO等化部14が、逆行列計算器23にて計算を行った逆行列にデータ信号を乗算して、送信信号のみを分離して取り出すS31。そして、デマッパー部15等を介して、データを復元するS32。このようにして、MIMO検出装置11は、ドップラーシフトに基づいて、クロック周波数と電圧とを変化させて、逆行列計算を行う。ここで、具体的に、S11においてドップラーシフトを推定した結果、ドップラーシフトが20Hzより大きい場合について説明する。ドップラーシフトが20Hzより大きい場合とは、伝搬路の時間変動が大きい場合である。すなわち、複数パケット間で伝搬路が大きく変動する場合である。このような場合には、逆行列計算を行う基となるパケットとデータ信号のパケットとが異なると、データの復元が適切に行えなく虞がある。したがって、S12において、逆行列計算を行う処理時間は、ガードインターバル時間と決定され、パケットスキップ数はなしと決定される。したがって、逆行列計算を行う基となるパケットとデータ信号のパケットとが同じになる。図7は、伝搬路の時間変動が大きい場合における図4~図6に示した処理を行うタイミングを示す図である。図7を参照して、伝搬路の時間変動が大きい場合には、第一のパケット31において、第二のロングプリアンブルを受信している間に、ドップラーシフトから伝搬路の時間変動が大きいと判断し、ガードインターバル時間、すなわち、0.8μsの間で逆行列計算を行えるようなクロック周波数と電圧とが決定される図4のS11~S14。そして、第一のパケット31のガードインターバル時間で逆行列計算を行い図5のS21~S22、ガードインターバル後、第一のパケット31のデータ信号に対して、逆行列計算結果を用いて、データを復元する図6のS31~S32。このように、伝搬路の時間変動が大きい場合には、逆行列計算を高速動作させる。なお、この場合の逆行列計算の処理時間P0は、ガードインターバル時間をTFとすると、P0=TFとなる。図8は、伝搬路の時間変動が大きい場合におけるドップラーシフトと、パケットスキップ数、クロック周波数、および電圧との対応関係を示す表である。図8を参照して、ドップラーシフトが20Hzより大きいため、1パケットのガードインターバル時間で逆行列計算を行い、逆行列計算結果は、同じパケットのデータ信号を復元する際に用いられる。そして、S13におけるクロック周波数と電圧とは、位相同期回路21およびレギュレータ22により、クロック周波数が240MHzとなるように、電圧が1.1Vとなるように制御される。このときの消費電力は、VoltageScalingなしで、846.5445mWである。一方、S11においてドップラーシフトを推定した結果、ドップラーシフトが20Hz以下の場合について説明する。ドップラーシフトが20Hz以下の場合とは、伝搬路の時間変動が小さい場合である。すなわち、複数パケット間で伝搬路がほとんど変動しない場合である。このような場合には、逆行列計算を行う基となるパケットとデータ信号のパケットとが異なってもデータの復元が適切に行える。したがって、この実施例では、S12において、逆行列計算を行う処理時間は、1パケット分の時間と決定される。また、パケットスキップ数は、例えば4パケットと決定される。図9は、伝搬路の時間変動が小さい場合における図4~図6に示した処理を行うタイミングを示す図である。なお、図9においては、図3に示したパケットの詳細な構成を省略して示している。また、図7にて示した処理のフロー図においても省略して示している。図9を参照して、伝搬路の時間変動が小さい場合には、第一のパケット31において、第二のロングプリアンブルを受信している間に、ドップラーシフトから伝搬路の時間変動が小さいと判断し、第一のパケット31におけるガードインターバルから第二のパケット32における第二のロングプリアンブルまでの間に逆行列計算を行えるようなクロック周波数と電圧とが決定される図4のS11~S14。すなわち、この実施例では、1パケット分の時間で逆行列計算を行えるようなクロック周波数と電圧とが決定される。そして、第一のパケット31におけるガードインターバルから第二のパケット32における第二のロングプリアンブルまでの1パケット分の時間で逆行列計算を行い図5のS21~S22、第二のパケット32の第二のロングプリアンブル後、第二~第五のパケット35のデータ信号に対して、逆行列計算結果を用いて、データを復元する図6のS31~S32。同様に、パケットスキップ数が経過した第五のパケット35から第六のパケット36において、再度1パケット分の時間で逆行列計算を行う。なお、パケットスキップ数を、例えば1パケットと決定された場合には、1パケット分の時間で逆行列計算を行うと、第二のパケット32の第二のロングプリアンブル後、第二のパケット32のみのデータ信号に対して、逆行列計算結果を用いて、データを復元する。このように、伝搬路の時間変動が小さい場合には、1パケット分の時間で逆行列計算を行う。この場合、逆行列計算を低速動作させる。そして、パケットスキップ数に応じて、この逆行列計算結果を用いてデータを復元するパケットの数を異ならせる。なお、1パケット分の時間で逆行列計算を行う場合を検出遅延小モードと言う。なお、この場合の逆行列計算の処理時間P1は、ガードインターバル時間をTFとし、データ信号の時間をTDとし、パケット間間隔をTIとし、第一のショートプリアンブルから第二のロングプリアンブルまでの時間をTLとすると、P1=TFTDTITLとなる。図10は、伝搬路の時間変動が小さい場合におけるドップラーシフトと、パケットスキップ数、クロック周波数、および電圧との対応関係を示す表である。図10を参照して、ドップラーシフトが20Hz以下であるため、1パケット分の時間で逆行列計算を行う。そして、この逆行列計算結果を用いて、パケットスキップ数に応じて、逆行列計算を行う基となったパケットより後のパケットのデータ信号に対して復元を行う。そして、この場合、S13におけるクロック周波数と電圧とは、位相同期回路21およびレギュレータ22により、クロック周波数が13.8857MHzとなるように、電圧が0.45Vとなるように制御される。このときの消費電力は、VoltageScalingなしの場合には、81.4979mWであり、VoltageScalingありの場合には、26.1362mWである。なお、この場合、逆行列計算を行う処理時間は1パケット分の時間であるため、パケットスキップ数が16や8に変化しても、消費電力に変化はない。そして、このような検出遅延小モードの場合、ドップラーシフトに応じて、パケットスキップ数を変えることができる。さらに、S11においてドップラーシフトを推定した結果、ドップラーシフトが20Hz以下の場合の他の実施例について説明する。ドップラーシフトが20Hz以下の場合とは、上記したように、伝搬路の時間変動が小さい場合である。この実施例では、逆行列計算を行う処理時間は、複数パケット分の時間と決定される。例えば、4パケット分の時間と決定される。また、パケットスキップ数は、例えば4パケットと決定される。図11は、伝搬路の時間変動が小さい場合における図4~図6に示した処理を行うタイミングを示す図である。なお、図11においては、図3に示したパケットの詳細な構成を省略して示している。また、図7にて示した処理のフロー図においても省略して示している。図11を参照して、伝搬路の時間変動が小さい場合には、第一のパケット31において、第二のロングプリアンブルを受信している間に、ドップラーシフトから伝搬路の時間変動が小さいと判断し、第一のパケット31におけるガードインターバルから第五のパケット35における第二のロングプリアンブルまでの間に逆行列計算を行えるようなクロック周波数と電圧とが決定される図4のS11~S14。すなわち、この実施例では、4パケット分の時間で逆行列計算を行えるようなクロック周波数と電圧とが決定される。そして、第一のパケット31におけるガードインターバルから第五のパケット35における第二のロングプリアンブルまでの4パケット分の時間で逆行列計算を行い図5のS21~S22、第五のパケット35の第二のロングプリアンブル後、第五~第八のパケット38のデータ信号に対して、逆行列計算結果を用いて、データを復元する図6のS31~S32。同様に、パケットスキップ数が経過した第五のパケット35以降において、再度4パケット分の時間で逆行列計算を行う。このように、伝搬路の時間変動が小さい場合には、複数パケット分の時間で逆行列計算を行う。この場合、逆行列計算を低速動作させる。そして、パケットスキップ数に応じて、この逆行列計算結果を用いてデータを復元するパケット数を異ならせる。なお、複数パケット分の時間で逆行列計算を行う場合を検出遅延大モードと言う。なお、この場合の処理時間P2は、P2=TFTDTITL×パケット数となる。図12は、伝搬路の時間変動が小さい場合におけるドップラーシフトと、パケットスキップ数、クロック周波数、および電圧との対応関係を示す表である。図12を参照して、ドップラーシフトが20Hz以下であるため、2以上のパケット分、例えば16パケット分の時間で逆行列計算を行う。そして、この逆行列計算結果を用いて、パケットスキップ数に応じて、逆行列計算を行う基となったパケットより後のパケットのデータ信号に対して復元を行う。そして、この場合、S13におけるクロック周波数と電圧とは、位相同期回路21およびレギュレータ22により、クロック周波数が0.917MHzとなるように、電圧が0.33Vとなるように制御される。このときの消費電力は、VoltageScalingなしの場合には、43.1850mWであり、VoltageScalingありの場合には、13.6518mWである。この場合、逆行列計算を行う処理時間が長くなるほど消費電力が小さくなる。そして、このような検出遅延大モードの場合、逆行列計算に要するパケットの数と、パケットスキップ数とは、同じ数であり、ドップラーシフトに応じて、逆行列計算に要するパケットの数と、パケットスキップ数とを変えることができる。このように、本願発明によれば、伝搬路の時間変動に応じて、逆行列の計算に要する処理時間を可変にすることができる。すなわち、逆行列計算の処理時間を、伝搬路の時間変動に応じて変化させることができる。したがって、例えば伝搬路の時間変動が小さい場合、逆行列の計算を複数パケット毎に行うよう制御することができる。その結果、消費電力を抑えることができる。また、この場合、伝搬路の時間変動が大きい場合には、逆行列計算を行う基となるパケットとデータ信号のパケットとが異なると、データの復元が適切に行えなく虞があるため、逆行列計算を行う処理時間は、ガードインターバル時間とする。また、伝搬路の時間変動が小さい場合には、逆行列計算を行う基となるパケットとデータ信号のパケットとが異なってもデータの復元が適切に行えるため、逆行列計算を行う処理時間は、1パケット分の時間や複数パケット分の時間とする。したがって、伝搬路の時間変動に応じて逆行列計算を行う処理時間を変更する場合でも、通信品質を劣化させることがない。表1は、図8、図10、および図12に示す消費電力と処理時間との関係を示す表である。表1を参照して、上記したように、逆行列計算をガードインターバル時間で行う場合の消費電力846.5445mWと、1パケット分の時間で行う場合VoltageScalingなしの消費電力81.4979mWとを比較すると、約1/10である。また、逆行列計算をガードインターバル時間で行う場合の消費電力846.5445mWと、複数パケット分、例えば16パケット分の時間で行う場合VoltageScalingなしの消費電力43.1850mWとを比較すると、約1/20である。さらに、逆行列計算をガードインターバル時間で行う場合の消費電力846.5445mWと、16パケット分の時間で行う場合VoltageScalingありの消費電力13.6518mWとを比較すると、約1/60である。したがって、消費電力が削減されていることがわかる。ここで、クロック周波数の算出方法について説明する。クロック周波数は、図7で示したガードインターバル時間で逆行列計算を行う処理時間P0を分子とし、1パケット分の時間で逆行列計算を行う検出遅延小モード処理時間P1、または複数パケット分の時間で逆行列計算を行う検出遅延大モード処理時間P2を分母として、速度比を算出し、算出した速度比と最大クロック周波数fsとの積で求める。なお、最大クロック周波数fsとは、ガードインターバル時間で逆行列計算を行うという高速動作時に応じた値である。したがって、クロック周波数fは、ガードインターバル時間で逆行列計算を行う高速動作時には、f=fsとなり、検出遅延小モードの場合には、f=P0/P1fsとなり、検出遅延大モードの場合には、f=P0/P2fsとなる。また、電圧はクロック周波数から求める。クロック周波数と電圧との関係は、非特許文献DSenguptaandRSalehPowerDelayMetricsRevisitedfor90nmCMOSTechnologyIEEEInternationalSymposiumonQualityofElectronicDesignMarch21232005pp291296で示す以下の式1で表すことができる。なお、fはクロック周波数、VDDは電圧、k1、k2は回路プロセスに依存した定数値、Nは回路のトランジスタ総数、VTはCMOSComplementaryMetalOxideSemiconductorトランジスタの閾値電圧である。この式1に基づいて、クロック周波数から電圧を求める。なお、CMOS回路の動的電力に対する電力式は、以下の式2で表すことができる。なお、Powerは、電力であり、Cは、回路におけるキャパシタ容量である。したがって、2式を参照すると、電力はクロック周波数に比例し電圧の2乗に比例するため、クロック周波数と電圧とを下げることにより消費電力を削減することができる。なお、上記した図8、図10、および図12に示すドップラーシフトとパケットスキップ数との関係は、以下に示すシミュレーション結果に基づくものである。図13は、シミュレーションに用いたMIMO検出装置50の構成を示す図である。図2に示したMIMO検出装置11のうち、位相同期回路21にはPLLPhaseLockedLoop51を用い、レギュレータ22にはDC/DCコンバータ52を用いた。なお、PLL51およびDC/DCコンバータ52においては、非特許文献石川、他、低電力90-nmCMOS動きベクトル検出プロセッサの開発、信学技報、ICD2006-201、pp.25-30、2007年2月28日や益田、他、小面積低電力PLL回路の設計、電子情報通信学会総合大会講演論文集、2009年エレクトロニクス2、p.133、2009年3月4日を参考にした。また、シミュレーションの条件は、以下の表2に示す通りである。表2の条件に基づいて、ドップラーシフトが2Hz~20Hzの間で、SNRSignalNoiseRatio-BERBitErrorRate特性を算出した。図14は、ドップラーシフトが10Hzの場合のSNR-BER特性を示すグラフである。そして、SNR-BER特性に基づいて、検出遅延大モードの場合、パケットスキップ数が16、および8の場合をNGとし、パケットスキップ数が4以下の場合をOKとした。したがって、図12を参照すると、ドップラーシフトが10Hzの場合、パケットスキップ数が4となっている。また、検出遅延小モードの場合、パケットスキップ数が16の場合をNGとし、パケットスキップ数が8以下の場合をOKとした。したがって、図10を参照すると、ドップラーシフトが10Hzの場合、パケットスキップ数が8となっている。このように、図8、図10、および図12に示す各ドップラーシフトにおいて、SNR-BER特性に基づいて、パケットスキップ数がOKの値を決定した。なお、上記の実施の形態においては、テーブルを参照して、クロック周波数と電圧とを決定する例について説明したが、これに限ることなく、上記した1式を用いて、クロック周波数から電圧を算出してもよい。また、上記の実施の形態においては、逆行列計算器23に対して、位相同期回路21とレギュレータ22とによりクロック周波数と電圧とを制御されて供給される例について説明したが、位相同期回路21とレギュレータ22とは、逆行列計算器23のLSI大規模集積回路チップの外部に接続してもよいし、同じLSIチップ内で集積してもよい。また、上記の実施の形態においては、ドップラーシフトを推定して、伝搬路の時間変動を推定する例について説明したが、これに限ることなく、他の方法を用いて、伝搬路の時間変動を推定してもよい。また、上記の実施の形態においては、検出遅延大モードの場合、逆行列計算に要するパケットの数と、パケットスキップ数とは、同じ数である例について説明したが、これに限ることなく、異なる数であってもよい。以上、図面を参照してこの発明の実施形態を説明したが、この発明は、図示した実施形態のものに限定されない。図示された実施形態に対して、この発明と同一の範囲内において、あるいは均等の範囲内において、種々の修正や変形を加えることが可能である。