第1クラッド層と、第2クラッド層と、前記第1クラッド層と前記第2クラッド層に挟まれた光導波層とを有し、前記光導波層は、第1半導体層と、前記第1半導体層上に設けられ一方向に延在する第2半導体層と、前記第2半導体層の上面を覆う第3半導体層とを有し、前記第1半導体層は、前記第2半導体層の片側に設けられたn型領域と、前記第2半導体層の反対側に設けられたp型領域と、前記n型領域と前記p型領域の間に設けられたi型領域とを有し、前記第2半導体層は、前記第1半導体層および第3半導体層より狭いバンドギャップを有する半導体光素子。請求項1に記載の半導体光素子において、前記第3半導体層は、更に前記第2半導体層の側面を覆うことを特徴とする半導体装置。請求項1または2に記載の半導体光素子において、前記第2半導体層のバンドギャップは、前記第2半導体層、前記第3半導体層、および前記第2半導体層の下側の前記第1半導体層を有する三層リブ部へのキャリア注入による当該リブ部の等価屈折率の変化量の絶対値が、前記第2の半導体層と前記第2半導体層の下側の前記第1半導体層とを有し前記三層リブ部と同じサイズを有する二層リブ部へのキャリア注入による当該二層リブ部の等価屈折率の変化量の絶対値より大きくなるように設定されていることを特徴とする半導体光素子。請求項1乃至3のいずれか1項に記載の半導体光素子において、更に、前記i型領域に設けられた溝を有し、前記第2半導体層は、前記溝に設けられ、少なくてもその側面の一部が前記i型領域に接していることを特徴とする半導体光素子。請求項1乃至4のいずれか1項に記載の半導体光素子において、前記第1半導体層は、前記第2半導体層の両側で前記第2半導体層に接する領域より薄くなっていることを特徴とする半導体光素子。請求項1乃至5のいずれか1項に記載の半導体光素子において、前記第1半導体層および前記第3半導体層は、単結晶シリコン層であり前記第2半導体層は、単結晶シリコンゲルマニウム層であることを特徴とする半導体光素子。請求項6に記載の半導体光素子において、前記第2半導体層のゲルマニウムの組成比が、0より大きく035以下であることを特徴とする半導体光素子。請求項6または7に記載の半導体光素子において、前記第1半導体層、第2半導体層、および第3半導体層は、110面方位を有することを特徴とする半導体光素子。第1クラッド層と、第2クラッド層と、前記第1クラッド層と前記第2クラッド層に挟まれた光導波層とを有し、前記光導波層は、第1半導体層と、前記第1半導体層上に設けられ一方向に延在する第2半導体層と、前記第2半導体層の上面を覆う第3半導体層とを有し、前記第1半導体層は、n型領域と、前記n型領域に接し前記n型領域との境界が前記一方向に延在するp型領域を有し、前記第2半導体層は、前記境界上に設けられ、前記第1半導体層および前記第3半導体層より狭いバンドギャップを有する半導体光素子。請求項9に記載の半導体光素子において、前記第1半導体層および前記第3半導体層は、単結晶シリコン層であり前記第2半導体層は、単結晶シリコンゲルマニウム層であることを特徴とする半導体光素子。請求項9に記載の半導体光素子において、前記第1半導体層、第2半導体層および第3半導体層は、110面方位を有することを特徴とする半導体光素子。ホモ接合型光導波路素子のp型スラブ部とn型スラブ部の間に電圧が印加されると、i型コアにキャリアが注入される。すると、コアの屈折率および損失係数が変化する。従って、p型スラブ部とn型スラブ部の間に印加される電圧を変化させることで、コアを伝搬する光以下、伝搬光と呼ぶの位相および強度を変化させることができる。しかし、pinホモ接合には、注入されたキャリアを接合部に留めおく障壁が存在しない。このため、接合部のキャリア密度は高くなり難くい。そこで、ホモ接合型光導波路素子では、大量の電流をpinホモ接合に注入することで、伝搬光の位相または強度を所望の値に変化させる。或いは、素子長を長くして、伝搬光の位相または強度を所望の値に変化させる。このため、ホモ接合型光導波路素子には、消費電力が大きいか又は素子長が長いという問題がある。そこで、本発明の目的は、このような問題を解決することである。上記の目的を達成するために、本素子の一観点によれば、第1クラッド層と第2クラッド層と前記第1クラッド層と前記第2クラッド層に挟まれた光導波層とを有し、前記光導波層は第1半導体層と前記第1半導体層上に設けられ一方向に延在する第2半導体層と前記第2半導体層の上面を覆う第3半導体層とを有し、前記第1半導体層は前記第2半導体層の片側に設けられたn型領域と前記第2半導体層の反対側に設けられたp型領域と前記n型領域と前記p型領域の間に設けられたi型領域とを有し、前記第2半導体層は前記第1半導体層および前記第3半導体層より狭いバンドギャップを有する半導体光素子が提供される。本素子の別の観点によれば、第1クラッド層と第2クラッド層と前記第1クラッド層と前記第2クラッド層に挟まれた光導波層とを有し、前記光導波層は第1半導体層と前記第1半導体層上に設けられ一方向に延在する第2半導体層と前記第2半導体層の上面を覆う第3半導体層とを有し、前記第1半導体層はn型領域と前記n型領域に接し前記n型領域との境界が前記一方向に延在するp型領域を有し、前記第2半導体層は前記境界上に設けられ前記第1半導体層および前記第3半導体層より狭いバンドギャップを有する半導体光素子が提供される。本実施の形態の半導体光素子によれば、その消費電力を小さくしまたは素子長を短くすることができる。以下、図面にしたがって本発明の実施の形態について説明する。但し、本発明の技術的範囲はこれらの実施の形態に限定されず、特許請求の範囲に記載された事項とその均等物まで及ぶものである。尚、図面が異なっても対応する部分には同一の符号を付し、その説明を省略する。実施の形態1本実施の形態の半導体光素子は、マッハツエンダー光スイッチ以下、MZ光スイッチと呼ぶである。1位相シフタ部図1は、本実施の形態のMZ光スイッチの位相シフタ部2の平面図である。図2は、図1のIIII線に沿った断面図である。位相シフタ部2は、図2に示すように、基板例えば、SOI基板のSi基板3上に設けられた第1クラッド層例えば、SOI基板のSiO2層4と、第2クラッド層例えば、SiO2層6を有している。尚、第1クラッド層および第2クラッド層46は、絶縁体である。更に、位相シフタ部2は、第1クラッド層4と第2クラッド層6に挟まれた光導波層8を有している。光導波層8は、第1半導体層例えば、SOI基板の単結晶シリコン層10と、第1半導体層10上に設けられ一方向11に延在するi型の第2半導体層例えば、単結晶シリコンゲルマニウム層12を有している。光導波層8は、更に、第2半導体層12の上面第1半導体層10側の面に対向する面15を覆う第3半導体層例えば、単結晶シリコン層13を有している。第1半導体層10は、第2半導体層12の片側に設けられたn型領域14と、第2半導体層12の反対側に第2半導体層12を間にしてn型領域14に向かい合って設けられたp型領域16とを有している。第1半導体層10は、更にn型領域14とp型領域16の間に設けられたi型領域18とを有している。i型領域18は、キャリア濃度不純物濃度がn型領域14およびp型領域16より小さい領域である。n型領域14、p型領域16、およびi型領域18は、pinホモ接合を形成する。そして、第2半導体層例えば、SiGe層12は、第1半導体層例えば、Si層10および第3半導体層例えば、Si層13より狭いバンドギャップを有する半導体層である。第1クラッド層4、第2クラッド層6、および光導波層8は、動作波長例えば、155μmにおいて透明である。光導波層8の屈折率は、第1クラッド層4および第2クラッド層6より高くなっている。従って、位相シフタ部2に入射した光は、光導波層8を伝搬する。光導波層8は、図2に示すように、第3半導体層13、第2半導体層12、および第2半導体層12の下側の第1半導体層10とを有するコア19を備えている。光導波層8を伝搬する光伝搬光は、このコア19を伝搬する。ところで、半導体の屈折率は、バンドギャップが狭くなるほど、高くなる傾向がある。例えば、Si、Si0.9Ge0.1、およびSi0.7Ge0.3のバンドギャップは、それぞれ1.12eV、1.02eV、0.888eVである。これらのバンドギャップに対して、Si、Si0.9Ge0.1、およびSi0.7Ge0.3の屈折率は、それぞれ3.36、3.42、3.55ある。従って、伝搬光は、コア19のうちの最もバンドギャップの狭い第2半導体層12を主に伝搬する。また、位相シフタ部2は、図2に示すように、第2クラッド層6の上に設けられた第1外部電極22aと、第1外部電極22aとn型領域14を接続する第1接続導体24aとを有している。同様に、位相シフタ部2は、第2クラッド層6の上に設けられた第2外部電極22bと、第2外部電極22bとp型領域16を接続する第2接続導体24bとを有している。ところで、図2に示すように、第2半導体12とn型領域14の間には隙間が設けられる。同様に、第2半導体12とp型領域16の間にも隙間が設けられる。これらの隙間により、n型領域14およびp型領域16への伝搬光の侵入が抑制され、伝搬光の損失が低くなる。―バンド構造―図3は、シリコンコアを用いる位相シフタ部以下、ホモ接合型位相シフタ部と呼ぶ2aの断面図である。図3に示すように、ホモ接合型位相シフタ部2aの光導波層8aは、一層の半導体例えば、Si層により形成されている。光導波層8aの中央部には、n型領域14とp型領域16に挟まれたi型領域18aが設けられている。このi型領域18aの中央は、周囲の領域スラブ部より厚いコア19aになっている。図4は、図3のIVIV線に沿ったエネルギーバンド図である。図5は、図2のVV線に沿ったエネルギーバンド図である。図4及び5のEcは、伝導帯端のエネルギーを示している。Evは、価電子帯端のエネルギーを示している。また、図4及び5の上部の符号は、それぞれ領域に対応する半導体層の符号を示している。ホモ接合型位相シフタ部2aは、図3のA-A線に沿ったpinホモ接合を有している。このpinホモ接合に順方向電圧が印加されると、図4に示すように、キャリア電子26およびホール28がi型のコア19aに供給される。このキャリアによりコア19aの屈折率が変化して、伝搬光の位相が変化する。コア19aの屈折率変化は、キャリアのプラズマ効果により生じる。ホモ接合型位相シフタ部2aでは、図4に示すように、コア19aのバンド構造は平坦である。したがって、ホモ接合型位相シフタ部2aのコアには、供給されたキャリアを留めおく障壁が存在しない。このため、ホモ接合型位相シフタ部2aで所望の位相変化を得るためには、大量のキャリアがpin接合に注入される。或いは、位相シフタ部を長くすることで、所望の位相変化を得ている。従って、ホモ接合型位相シフタ部2aを有するMZ光スイッチ以下、ホモ接合型MZ光スイッチと呼ぶには、消費電力が大きいか又は素子長が長いという問題がある。本実施の形態の位相シフタ部2では、図5に示すように、第2半導体層12のバンドギャップが、第1半導体層10のバンドギャップより狭くなっている。このため位相シフタ部2では、第2半導体層12の伝導帯端Ecが第1半導体層10の伝導帯端Ecより低くなっている。同様に、第2半導体層12の価電子帯端Evは、第1半導体層10の価電子帯端Evより高くなっている。したがって、位相シフタ部2では、第2半導体層12と第1半導体層10の間に、伝導帯端のエネルギー差ΔEcおよび価電子帯端のエネルギー差ΔEvが発生している。位相シフタ部2では、n型領域14からコア19に供給された電子26は、まず第1半導体層8のi型領域18に移動する。次に、この電子は、i型領域18から第2半導体層12に拡散する。第2半導体層12に拡散した電子は、ΔEcによりi形領域18への逆拡散が抑制される。このため第2半導体層12に電子が蓄積されて、第2半導体層12の電子密度が高くなる。同様に、コア19に供給されたホール28は第2半導体層12に蓄積され、第2半導体層12のホール密度が高くなる。従って、本実施の形態のMZ光スイッチによれば、ホモ接合型MZ光スイッチより、所望の位相変化を得るための消費電力=電流×電圧が小さくなる。或いは、消費電力ではなく素子長により伝搬光の位相変化を調整する場合、本実施の形態のMZ光スイッチによれば、ホモ接合型MZ光スイッチより、所望の位相変化を得るための素子長が短くなる。図6は、位相シフタ部2の消費電力密度と第2半導体層12のキャリア密度の関係を示す図である。横軸は、消費電力密度=電流×電圧位相シフタ部の長さである。縦軸は、コア19の主要部である第2半導体層12のキャリア密度=電子密度ホール密度である。キャリア密度は、半導体素子内のキャリア伝導を解析するシミュレーションプログラムにより求められる。解析対象のシミュレーションモデルにおける第1半導体層10は、厚さ50nmのSiシリコン層である。第2半導体層12は、厚さ150nm、幅480nmのSiGeシリコンゲルマニウム層である。第3半導体層13は、厚さ50nm、幅480nmのSiシリコン層である。n型領域14およびp型領域16のキャリア濃度は、1×1019cm-3である。少数キャリアライフタイムは、1nsである。第1半導体層10、第2半導体層12、および第3半導体層13の面方位は100である。第2半導体12とn型領域14の間隔は、0.275μmである。また、第2半導体12とp型領域16の間隔は、同じく0.275μmである。図6の第1曲線30および第2曲線32は、それぞれ第2半導体層12がSi0.7Ge0.3層およびSi0.9Ge0.1層である場合の関係である。一方、曲線34は、ホモ接合型位相シフタ部2aに対する消費電力密度とコアのキャリア密度の関係である。ホモ接合型位相シフタ部2aのパラメータコアのサイズ、第1半導体層10のサイズ、n型およびp型領域のキャリア濃度等は、位相シフタ部2と同じである。第2半導体層12がSi0.9Ge0.1層である場合、ΔEcおよびΔEvは、それぞれ002eVおよび0083eVである。また、第2半導体層12がSi0.7Ge0.3層である場合、ΔEcおよびΔEvは、それぞれ003eVおよび0203eVである。図6に示すように、位相シフタ部2の第2半導体層12コア19の主要部のキャリア密度3032は、ホモ接合型位相シフタ部2aのコア19aのキャリア密度34より大幅に高い。第2半導体層12がSi0.9Ge0.1層の場合、そのキャリア密度は、消費電流密度が50~100mWmmの領域で、ホモ接合型位相シフタ部2aのコアのキャリア密度の約3倍になる。また、第2半導体層12がSi0.7Ge0.3層である場合には、第2半導体層12のキャリア密度は、消費電流密度が50~100mWmmの領域で、ホモ接合型位相シフタ部2aのコアのキャリア密度の約5倍になる。このため、位相シフタ部2の出力ポート50における伝搬光の位相変化は、ホモ接合型位相シフタ部2aの出力ポートにおける伝搬光の位相変化より大幅に大きくなる。ところで、第1半導体層10上の凸部21第2半導体層12と第3半導体層13の積層構造の高さ及び幅が所定の範囲内にある場合に、伝搬光は単一モードになる。そこで、第1半導体層10上の凸部の高さ及び幅は、この範囲内の所定の値に設定される。このため、第2半導体層12の上面に第3半導体層13を設けると、第2半導体層12は薄くなる。第2半導体層12のバンドギャップは、上述したように第3半導体層13のバンドギャップより狭い。したがって、コア19に供給された電子およびホールは、第3半導体層13の分薄くなった第2半導体層に蓄積される。このため、第2半導体層12のキャリア密度は、第3半導体13が設けられない場合のキャリア密度より高くなる。その結果、第2半導体層12の屈折率変化が大きくなり、MZ光スイッチの消費電力出力光を消灯させる電力が第3半導体13を有さない位相シフタ部の消費電力より小さくなる。2全体構造図7は、本実施の形態のMZ光スイッチ36の平面図である。MZ光スイッチ36は、図7に示すように、第1入力ポート38aと、第2入力ポート38bと、第1入力ポート38aに入射した光を第1分岐光と第2分岐光に分岐する光分岐器40を有している。光分岐器40は、例えば2入力2出力の多モード干渉導波路である。また、MZ光スイッチ36は、第1分岐光が入射する第1位相シフタ部41aと、第2分岐光が入射する第2位相シフタ部41bを有している。第1位相シフタ部41aと第2位相シフタ部41bの長さは、略同じである。第1位相シフタ部41aおよび第2位相シフタ部41bは、図2を参照して説明した位相シフタ部2である。すなわち、第1位相シフタ部41aおよび第2位相シフタ部41bは、略同じ構造および略同じサイズを有している。他の実施の形態でも、同様である。また、MZ光スイッチ36は、第1位相シフタ部41aから出射する第1分岐光と、第2位相シフタ部41bから出射する第2分岐光とを結合して、第1結合光および第2結合光を生成する光結合器42を有している。光結合器42は、例えば2入力2出力の多モード干渉導波路である。また、MZ光スイッチ36は、第1結合光を出力する第1出力ポート44aおよび第2結合光を出力する第2出力ポート44bを有している。更に、MZ光スイッチ36は、光分岐器等の光学部材光分岐器、位相シフタ部、光結合器の間またはこれら光学部材と入力ポートまたは出力ポートの間を接続する光導波路46a~46hを有している。位相シフタ部以外の光学部材光分岐器、光結合器、光導波路の断面構造も、図2を参照して説明した位相シフタ部2と略同じである。但し、これらの光学部材は、n型領域14、p型領域16、第1外部電極22a、第2外部電極22b、第1接続導体24a、および第2接続導体24bは有していない。また、各光学部材の第1半導体層10上の凸部は、各光学部材の機能に応じた幅を有している。第1位相シフタ部41aおよび第2位相シフタ部41bの素子長は、例えば、01mmである。3動作次に、MZ光スイッチ36の動作を説明する。まず、第1入力ポート38aに光が入射し、その後光導波路46aを伝搬して光分岐器40に到達する。光分岐器40に到達した光は、第1分岐光と第2分岐光に分岐される。第1分岐光および第2分岐光は、それぞれ光導波路46b46cを伝搬して、第1位相シフタ部41aおよび第2位相シフタ部41bの入力ポートに到達する。第1分岐光は、第1位相シフタ部41aにより位相が変化させられ、第1位相シフタ部41aの出力ポートから出射する。第1分岐光の位相は、p型領域16とn型領域14の間に印加される入力信号電気信号に応じて変化させられる。一方、第2分岐光は、第2位相シフタ部41bにより一定の位相変化が与えられ、第2位相シフタ部41bの出力ポートから出射する。入力信号に応じて位相が変化させられた第1分岐光および一定の位相変化が与えられた第2分岐光は、それぞれ光導波路46dおよび光導波路46eを伝搬して、光結合器42に到達する。光結合器42に到達した、第1分岐光および第2分岐光は結合されて、第1結合光および第2結合光になる。第1結合光は、光導波路46fを伝搬して、第1出力ポート44aから出射する。一方、第2結合光は、光導波路46gを伝搬して、第2出力ポート44bから出射する。第1位相シフタ部41aのp型領域16とn型領域14の間に入力信号電気信号が印加されると、この入力信号の変化に応答して、コア19のキャリア密度が変化する。その結果、コア19の屈折率がプラズマ効果により変化して、第1分岐光の位相が入力信号に応じて変化する。一方、第2位相シフタ部41bのp型領域16とn型領域14の間に一定の電圧が印加されると、この電圧に応じてコア19に一定の密度のキャリアが蓄積される。その結果、コア19の屈折率がプラズマ効果により変化して、第2分岐光に一定の位相変化が与えられる。この位相変化により、第1分岐光の伝搬経路第1位相シフタ部41aに入力信号が印加されない時の伝搬経路の光学長と第2分岐光の伝搬経路の光学長の差が、略0または、伝搬光の波長の整数倍に略一致する。したがって、第1結合光および第2結合光は、第1位相シフタ部41aに印加される電気信号の変化に応答して点滅ON/OFFする。光結合器42に入射する際の第1分岐光と第2分岐光の位相差が0radの場合、第1結合光が点灯する。第1分岐光と第2分岐光の位相差がπradの場合には、第2結合光が点灯する。すなわち、第1入力ポート38aに入射した光は、第1位相シフタ部41aに印加される入力信号に応答して、第1出力ポート44aまたは第2出力ポート44bから出力される。上述したように、第1位相シフタ部41aおよび第2位相シフタ部41bのキャリア密度は、ホモ接合型位相シフタ部2aのキャリア密度より大幅に高い。したがって、本実施の形態のMZ光スイッチ36の消費電力は、ホモ接合型MZ光スイッチの消費電力より大幅に小さい。或いは、消費電力ではなく位相シフタ部の長さにより伝搬光の位相変化を調整する場合には、所望の位相差を得るための素子長が短くなる。図8は、第1位相シフタ部41aおよび第2位相シフタ部41bの長さLと、出力光例えば、第1結合光を消灯OFFさせる消費電力の関係を示す図である。横軸は、第1位相シフタ部41aの長さLである。縦軸は、出力光を消灯させる消費電力である。図8のデータは、図6のシミュレーションで得られるキャリア密度と式1に基づいて求められる。ここで、Δnはプラズマ効果による屈折率の変化量である。ΔNe及びΔNpは、それぞれ電子密度およびホール密度である。eは、素電荷である。cは、光速である。ε0は、真空の誘電率である。λは、波長である。nは、屈折率である。mceおよびmchは、それぞれ電子およびホールの有効質量である。図8の第1曲線52および第2曲線54は、それぞれ第2半導体層12がSi0.7Ge0.3層およびSi0.9Ge0.1層である場合の関係である。一方、第3曲線56は、ホモ接合型MZ光スイッチに対する関係である。図8に示すように、第1位相シフタ部41aの長さLが同じ場合、本実施の形態のMZ光スイッチ36の消費電力は、ホモ接合型MZ光スイッチより大幅に小さくなる。例えば、第1位相シフタ部41aの長さが0.1mmの場合、シリコンコアを用いるホモ接合型MZ光スイッチの消費電力は68mWである。一方、第2半導体層12がSi0.7Ge0.3層であるMZ光スイッチ36の消費電力は0.9mWである。すなわち、本実施の形態のMZ光スイッチ36によれば、消費電力が85減少する。第2半導体層12がSi0.9Ge0.1層で形成されたMZ光スイッチ36の消費電力も、ホモ接合型素子より減少する。図8に示すように、ホモ接合型MZ光スイッチでは、位相シフタ部の長さLが02mm以下になると消費電力が急激に増加する。従って、ホモ接合型MZ光スイッチでは、位相シフタ部の長さLを02mm以下にすることは好ましくない。一方、本実施の形態のMZ光スイッチ36では、図8に示すように、位相シフタ部の長さLが0.02~004mm程度まで減少しても消費電力は略一定である。従って、本実施の形態によれば、MZ光スイッチの素子長を短くすることができる。図9は、本実施の形態の変形例を示す図である。図7のMZ光スイッチ36は、位相シフタ部を2つ有している。しかし、図9に示すように、第2位相シフタ部41bを省略して、第2分岐光の光路として光導波路46iを設けてもよい。この素子では、第1位相シフタ部41aに印加する入力信号に一定の電圧を重畳することで、第1分岐光と第2分岐光の伝搬経路の光学長の差を略0または、伝搬光の波長の整数倍にする。ところで、位相シフタ部2で最もバンドギャプが狭い領域は、第2半導体層12である。従って、位相シフタ部2の動作波長の下限は、第2半導体層12のバンドギャップに対応する波長である。図10は、Si基板上に成長したSi1-xGex層の入射光エネルギーと光吸収係数の関係を示す図である非特許文献1。横軸は、入射光エネルギーフォトンエネルギーである。縦軸は、光吸収係数である。図10中のパラメータxは、Geの組成比である。本実施の形態のMZ光スイッチ36は、例えば、光通信の送信機または受信機に応用できる。光通信で用いられる波長の上限は1620nmLバンドの上限波長である。図10に示すように、Si1-xGexの吸収端は、Geの組成比xが035以下の場合に、この上限波長1620nm075eVより短くなる。従って、本実施の形態の光スイッチを光通信に用いる場合、第2半導体層12のGeの組成比xは、0より大きく035以下であることが好ましい。以下の実施の形態でも同じである。図10のSiGe層のように、Si層上に成長したSiGe層は、圧縮応力を受けて歪んでいる。このようなSiGe層のバンドギャップは、Si層の面方位により変化する。但し、その変化量は僅かであり、図10の関係は、Si層の面方位によらず略一定である。したがって、第2半導体層12のGe組成比xの範囲は、第1半導体層10の面方位によらず、0より大きく035以下が好ましい。但し、位相シフタ部2の消費電力は、第1半導体層10の面方位によって変化する。SiGe層を110Si層にエピタキシャル成長すると、伝導帯側のバンドオフセットΔEcが増加する。例えば、Si層とSi0.7Ge0.3層のΔEcは、Si層およびSiGe層の面方位が100の場合には、003eVである。しかし、Si層の面方位が110の場合、ΔEcは007eVである。このように、Si層の面方位を100から110に変えることで、ΔEcは約0.04eV増加する。その結果、第2半導体層12のキャリア密度が増加し、位相シフタ部2の消費電力は減少する。尚、このような位相シフタ部2の第2半導体層SiGe層12は、第1半導体層Si層10にエピタキシャル成長した半導体層である。したがって、第1半導体10および第2半導体層12の両方が、110面方位を有している。第3半導体層13についても、同様である。3製造方法図11乃至13は、本実施の形態のMZ光スイッチ36の製造方法を説明する工程断面図である。まず、図11aに示すように、ウエハ状のSOISilicononInsulator基板58を準備する。次に、図11bに示すように、SOI基板58のSi層60を覆う自然酸化膜62を除去する。このSi層60の上に、図11cに示すように、SiGe層64およびSi層66を、例えばMOVPEmetalorganicvaporepitaxialgrowthによりエピタキシャル成長する。このエピタキシャル成長により、Si層60、SiGe層64、およびSi層66を有する積層膜65が形成される。この積層膜65のSi層60は、第1半導体層10になる。SiGe層64は、第2半導体層12になる。Si層66は、第3半導体層13になる。次に、図12aに示すように、各光学部材光分岐器40、位相シフタ部41a41b、光結合器42、光導波路46a~46hの突出部に対応するフォトレジスト膜68aを、Si層66の上に形成する。その後、図12bに示すように、フォトレジスト膜68aをマスクをとして、Si層66およびSiGe層64をドライエッチングする。このドライエッチングにより、ストライプ状の第3半導体層13Si層およびストライプ状の第2半導体層12SiGe層が形成される。次に、図12cに示すように、n型領域14の形成位置に開口部を有するフォトレジスト膜68bを形成する。その後、このフォトレジスト膜68bをマスクとして、Si層60にn型ドーパント例えば、燐をイオン注入する。次に、フォトレジスト膜68bを除去し、図13aに示すように、p型領域16の形成位置に開口部を有するフォトレジスト膜68cを形成する。このフォトレジスト膜68cをマスクとして、Si層60にp型ドーパント例えば、ボロンをイオン注入する。その後、フォトレジスト膜68cを除去し、不純物を活性化する熱処理を行う。この熱処理によりイオン注入された不純物が活性化される。これにより、n型領域14およびp型領域16が形成される。次に、第1半導体層10、第2半導体層12、および第3半導体層13を有す光導波層8の表面に、例えばCVDChemicalVaporDeposition法によりSiO2膜70を堆積する。SiO2膜70は、第2クラッド層6になる。次に、接続導体24a24bの形成位置でSiO2膜70をエッチングして、コンタクトホールを形成する。このSiO2膜70上に導体膜例えば、金属膜を堆積し、その後コンタクトホールの外側の導体膜を除去する。これにより、接続導体24a24bが形成される。このSiO2膜70上に更に導体膜を堆積し、図13cに示すように第1外部電極22aおよび第2外部電極22bを形成する。その後、SOI基板58を分割して、チップ状のMZ光スイッチ36を形成する。ところで、以上の製造方法では、図12bに示すように、SiGe層64のエッチング終了後直ちにドライエッチングを停止する。しかし、エッチングむらが生じないように、SiGe層64のエッチング終了後、暫くの間エッチングを継続してもよい。図14は、このようなオーバエッチングにより形成される位相シフタ部2bの断面図である。この位相シフタ部2bでは、図14に示すように、第1半導体層10Si層が、第2半導体層SiGe層12の両側で第2半導体層12に接する領域より薄くなっている。このような構造でも、図2の位相シフタ部2と同様、第2半導体層12にキャリアが閉じ込められるので、MZ光スイッチの消費電力が小さくなる。4位相シフタ部の変形例図15は、位相シフタ部2の変形例2dを説明する断面図である。この位相シフタ部2dは、光導波層8aのi型領域18aに設けられた溝72を有している。この溝72に第2半導体層12が設けられ、少なくとも第2半導体層12の側面の一部がi型領域18aに接している。n型領域14およびp型領域16から供給されるキャリアは、第2半導体層12の側面からも注入される。このため、図2を参照して説明した位相シフタ部2より多くのキャリアが第2半導体層12に蓄積される。したがって、図15の位相シフタ部2dによれば、MZ光スイッチ36の消費電力を更に小さくすることができる。或いは、MZ光スイッチ36を、更に短くすることができる。この位相シフタ部2dは、SOI基板のSi層に溝72を予め形成しておくことで製造できる。このような基板を用いる点を除き、位相シフタ部2dの製造方法は、図11乃至13を参照して説明した製造方法と略同じである。尚、第2半導体層12の両側の第1半導体層10を厚くして、第2半導体層12の側面全体が、第1半導体層10に接するようにしてもよい。このようにしても、第2半導体層12は、第1半導体層10より高い屈折率を有するので、入射光は第2半導体層12を伝搬する。ところで、位相シフタ部2では、図2に示すように、第2半導体層12が、n型領域14およびp領域16側から僅かに隔てられている。これにより、n型領域14およびp領域16のキャリアによる伝搬光の減衰が抑制される。但し、このような減衰が問題にならない場合には、第2半導体層12とn型領域14は接していてもよい。同様に、第2半導体層12とp型領域16も接していてもよい。図6及び8のシミュレーションに用いたn型領域14およびp型領域16のキャリア密度は1×1019cm-3である。しかし、n型領域14およびp型領域16のキャリア密度は、このような値に限られない。例えば、n型領域14およびp型領域16のキャリア密度は、1×1018cm-3乃至1×1021cm-3であってもよい。或いは、n型領域14およびp型領域16のキャリア密度は、1×1019cm-3乃至1×1020cm-3であってもよい。また、図6及び8のシミュレーションでは、i型領域18のキャリア密度は、真性キャリア密度であると仮定される。しかし、i型領域18は、伝搬光の減衰が問題にならない程度のキャリア密度を有していてもよい。例えば、i型領域18のキャリア密度は、1×1010cm-3乃至1×1017cm-3であってもよい。或いは、i型領域18のキャリア密度は、1×1012cm-3乃至1×1015cm-3であってもよい。また、図6及び8のシミュレーションに用いた各半導体層のサイズは、一例である。したがって、各半導体層のサイズは、シミュレーションに用いたサイズと異なっていてもよい。素子長についても、同様である。但し、第2半導体層12の厚さは、臨界膜厚以下であることが好ましい。臨界膜厚とはヘテロエピタキシャル成長を行う場合に、成長層に不整合転位が発生する膜厚をいい、臨界膜厚以下の膜厚では、不整合転位が発生する可能性は低くなる。例えば、第1半導体層10がSi層で第2半導体層12がSi1-xGex層0<x≦03の場合、第2半導体層12の厚さは400nm以下が好ましい。実施の形態2本実施の形態の半導体光素子は、ゲート光スイッチである。1構造本実施の形態のゲート光スイッチの構造は、素子長が長いこと以外は実施の形態1の位相シフタ部2と略同じである。実施の形態1の位相シフタ部2の素子長は、例えば01mmである。一方、本実施の形態のゲート光スイッチの素子長は、例えば1mmである。本実施の形態2のゲート光スイッチの平面図および断面図は、それぞれ図1および図2と略同じである。図16は、本実施の形態のゲート光スイッチの消費電力密度とコア19の損失係数αの関係を示す図である。横軸は消費電力密度である。縦軸は、コアの損失係数である。損失係数αは、図6のシミュレーションで得られる各半導体層のキャリア密度と式2に基づいて求められる。ここで、Δαはプラズマ効果による損失係数の増加分である。ΔNeは、キャリア注入による電子密度の増分である。ΔNpは、キャリア注入によるホール密度の増分である。λは、波長である。nは、屈折率である。eは、素電荷である。cは、光速度である。ε0は、真空の誘電率である。mceおよびmchは、それぞれ電子およびホールの有効質量である。μeは、電子の移動度である。μhは、ホールの移動度である。本実施の形態のゲート光スイッチの導波路散乱損失は、高々数cm-1である。従って、図16のシミュレーションでは、導波路散乱損失は無視されている。図16には、第2半導体層12のGe組成が0.3のゲート光スイッチの損失係数第1曲線74aおよび第2半導体層12のGe組成が0.1のゲート光スイッチの損失係数第2曲線74bが示されている。また、図16には、シリコンコアを用いるゲート光スイッチ以下、ホモ接合型ゲート光スイッチと呼ぶの損失係数曲線76も示されている。図16のシミュレーションに用いたモデルの寸法等は、素子長以外は図6のシミュレーションに用いたモデルの寸法等と同じである。図16に示すように、本実施の形態のゲート光スイッチによれば、ホモ接合型ゲート光スイッチより、消費電力が大幅に低減する。例えば損失係数αが15cm-1になる消費電力は、ホモ接合型ゲート光スイッチでは75mWである曲線76参照。一方、本実施の形態のゲート光スイッチでは10mW程度である第1曲線74aおよび第2曲線74b参照。すなわち、本実施の形態によれば、消費電力が87程度低くなる。このように、本実施の形態のゲート光スイッチの消費電力は、ホモ接合型ゲート光スイッチより大幅に小さい。或いは、消費電力ではなくゲート光スイッチの長さにより伝搬光の減衰量を調整する場合には、所望の位相差を得るための素子長が短くなる。2動作次に、本実施の形態のゲート光スイッチの動作を説明する。まず、信号光情報に応じて変調された光が入力ポート48に入射し、コア19を伝搬する図1及び2参照。この状態で入力信号電気信号が、外部電極22a、22bを介して、n型領域14、i型領域18、およびp型領域16を有するpin接合に印加される。これにより、n型領域14およびp型領域16からコア19にキャリアが供給される。供給されたキャリアは第2半導体層12に蓄積され、プラズマ効果により伝搬光を吸収する。従って、入力信号がONの期間は、信号光は出力ポート50から殆ど出射されない。一方、入力信号がOFFの期間は、信号光は殆ど減衰されずに出力ポート50から出射する。すなわち、電気信号に応答して、ゲート光スイッチは信号光をON/OFFする。本実施の形態のゲート光スイッチは、信号光を通過させ又は遮断する半導体光素子である。しかし、本実施の形態のゲート光スイッチは、別の半導体光素子としても用いることができる。例えば、このゲート光スイッチに光強度が一定の光を入力し、所望の情報に対応する電気信号をp型領域16とn型領域14の間に印加する。すると、入力光の強度がこの電気信号に応答して変化する。すなわち、本実施の形態のゲート光スイッチは、光変調器としても用いることができる。或いは、本実施の形態のゲート光スイッチは、可変光減衰器として用いることもできる。他の実施の形態実施の形態1も含むの光スイッチについても、同様である。実施の形態3本実施の形態の半導体光素子は、実施の形態1のMZ光スイッチと略同じ構造を有している。但し、本実施の形態の半導体光素子は、第2半導体層12のバンドギャップおよび第3半導体層13の厚さが好ましい値に設定されている。尚、実施の形態1と共通する部分については、説明を省略する。1第2半導体層のバンドギャップまず、第3半導体13が、MZ光スイッチの特性に与える影響を説明する。図17は、本実施の形態の位相シフタ部以下、Si/SiGe位相シフタ部と呼ぶ2の消費電力密度と第2半導体層12のキャリア密度の関係第1曲線78を示す図である。横軸は、消費電力密度である。縦軸は、キャリア密度である。第1曲線78のシミュレーションに用いたSi/SiGe位相シフタ部のモデルは、図6のシミュレーションに用いたモデルと略同じ構造を有している。第2半導体層12のGe組成は03である。図17には、第3半導体層13を有さない位相シフタ部以下、SiGe位相シフタ部と呼ぶの消費電力密度とSiGe層のキャリア密度の関係第2曲線80も示されている。このSiGe位相シフタ部のモデルのSiGe層は、Si/SiGe位相シフタ部のモデルが有する凸部第2半導体12と第3半導体層13の積層構造と同じサイズを有している。凸部以外は、SiGe位相シフタ部のモデルの構造とSi/SiGe位相シフタ部のモデルの構造は同じである。図17に示すように、Si/SiGe位相シフタ部2のキャリア密度78第2半導体層12のキャリア密度は、SiGe位相シフタ部のキャリア密度80SiGe層のキャリア密度の約1.3倍である。Si/SiGe位相シフタ部2の第2半導体層SiGe層12は、第3半導体層13の分、SiGe位相シフタ部のSiGe層より薄い。この薄い第2半導体層12にキャリアが集中して、第2半導体層12のキャリア密度が高くなる。その結果、Si/SiGe位相シフタ部のキャリア密度78第2半導体層12のキャリア密度は、図17に示すように、SiGe位相シフタ部のキャリア密度80SiGe層のキャリア密度より高くなる。図18は、位相シフタ部の長さLと、MZ光スイッチの出力光を消灯させる消費電力の関係を示す図である。横軸は、位相シフタ部の長さLである。縦軸は、MZ光スイッチの出力光を消灯させる消費電力である。第1曲線82は、Si/SiGe位相シフタ部2の長さLと、Si/SiGe位相シフタ部を有するMZ光スイッチ以下、Si/SiGe光スイッチと呼ぶの出力光を消灯させる消費電力の関係を示している。図18には、SiGe位相シフタ部の長さLと、SiGe位相シフタ部を有するMZ光スイッチ以下、SiGe光スイッチと呼ぶの出力光を消灯させる消費電力の関係を示す曲線84も示されている。シミュレーションモデルは、図17のモデルと同じである。図18に示すように、Si/SiGe光スイッチの消費電力82は、SiGe光スイッチの消費電力84より10程度低い。これは、図17に示すように、Si/SiGe位相シフタ部2のキャリア密度が、SiGe位相シフタ部のキャリア密度より高いためである。位相シフタ部のコアにキャリアが注入されると、コアに蓄積したキャリアによりコアの等価屈折率が変化する。この等価屈折率の変化量以下、等価屈折率変化量と呼ぶが所定の値に達した時に、MZ光スイッチの出力光は消灯する。図17に示すように、Si/SiGe位相シフタ部2に蓄積されるキャリアの密度78は、SiGe位相シフタ部に蓄積されるキャリアの密度80より高い。このため、Si/SiGe位相シフタ部2の等価屈折率変化量<0の絶対値も、SiGe位相シフタ部の等価屈折率変化量の絶対値より大きくなる。したがって、Si/SiGe光スイッチを消灯させる消費電力は、SiGe光スイッチを消灯させる消費電力より小さくなる。しかし、第2半導体層12にキャリアが十分に蓄積されない場合、Si/SiGe光スイッチを消灯させる消費電力が、第3半導体層13を設けることで増加してしまうことがある。位相シフタ部2のコア19の等価屈折率neqは、式3で近似される。ここで、nSiは、第1半導体層Si層10および第3半導体層Si層13の屈折率である。ΓSiは、第1半導体層10および第3半導体層13の光閉じ込め係数の和である。nSiGeは、第2半導体層SiGe層12の屈折率である。ΓSiGeは、第2半導体層12の光閉じ込め係数である。式3から明らかなように、キャリア注入電流注入による等価屈折率変化量Δneqは、式4で表される。ここで、ΔnSi<0は、キャリア注入による第1及び第3半導体層の屈折率の変化量である。ΔnSiGe<0は、キャリア注入による第2半導体層12の屈折率の変化量である。ところで、図17に示すように、第2半導体層SiGe層12のキャリアの密度は電流注入により、真正キャリア密度1010cm-3程度から1017~1019cm-3に増加する。この時、第1及び第3半導体層Si層1013のキャリア密度は、1016~1017cm-3に増加する。すなわち、第1半導体層Si層10及び第3半導体層Si層13の電流注入によるキャリア密度の変化量は、第2半導体層SiGe層12のキャリア密度の変化量より一桁以上小さい。したがって、等価屈折率変化量Δneqは式5で近似される。同様に、SiGe位相シフタ部の等価屈折率変化量も式5で表される。図17を参照して説明したように、第3半導体層13を設けると第2半導体層12のキャリア密度は増加する。これにより、第3半導体層13を設けることで第2半導体層12の屈折率変化量ΔnSiGe<0の絶対値は増加する。一方、第3半導体層13を設けると、第2半導体層12が薄くなった分、第2半導体層12の光閉じ込め係数ΓSiGeは小さくなる。このように第2半導体層12の屈折率変化量ΔnSiGeと第2半導体層12の光閉じ込め係数ΓSiGeは、トレードオフの関係になる。第1半導体層10と第2半導体層12のバンドギャップ差が十分に大きい場合には、第2半導体層12にキャリアが十分に蓄積される。このため屈折率変化量ΔnSiGeが光閉じ込め係数ΓSiGeの減少に勝って、Si/SiGe位相シフタ部2の等価屈折率の変化量絶対値変化量の絶対値が、SiGe位相シフタ部の等価屈折率の変化量絶対値より大きくなる。しかし、第1半導体層10のバンドギャップと第2半導体層12のバンドギャップが接近している場合には、第3半導体層13を設けることで逆に等価屈折率の変化量絶対値-Δneqが小さくなることがある。例えば、第2半導体層12がSi0.1Ge0.9層の場合、Si/SiGe位相シフタ部2の等価屈折率の変化量絶対値は、SiGe位相シフタ部の等価屈折率の変化量絶対値より小さくなる。そこで、本実施の形態では、第2半導体層12のGe組成を03にして、第2半導体層12と第1半導体層10のバンドギャップ差を大きくしている。すなわち、第2半導体層12のバンドギャップは、キャリ注入によるコア19の等価屈折率の変化量絶対値が、キャリア注入によるSiGe位相シフタ部コアの等価屈折率の変化量絶対値より大きくなるように設定される。以下の実施の形態でも、同じである。ここで、コア19は、図2に示すように第2半導体層12、第3半導体層13、および第2半導体層12の下側の第1半導体層10を有するリブ部以下、三層リブ部と呼ぶである。一方、SiGe位相シフタ部コアは、第2の半導体層12と第2半導体層12の下側の第1半導体層10とを有し三層リブ部と同じサイズを有するリブ部以下、二層リブ部と呼ぶである。尚、三層リブ部と二層リブ部の第1半導体層10の厚さは同じである。具体的には、第2半導体層SiGe層12のバンドギャップは、Si0.83Ge0.17のバンドギャップ以下に設定される。すなわち、第2半導体層SiGe層12のGe組成は、017以上に設定される。但し、第1及び第3半導体層はSi層とする。実施の形態1で説明したように、動作波長に基づく制約により、第2半導体層12のGe組成は035以下が好ましい。したがって、本実施の形態では、第2半導体層12のGe組成は017以上035以下に設定される。尚、第2半導体層12のGe組成を大きくすることで、光閉じ込め係数ΓSiGeも大きくなる。このΓSiGeの増加も、コア19における等価屈折率の変化量絶対値の増加に寄与している。2第3半導体層の厚さ図19は、Si/SiGe位相シフタ部2の消費電力と規格化されたコア19の等価屈折率以下、規格化等価屈折率と呼ぶの変化量絶対値-Δneq/neqの関係を示す図である。横軸は消費電力である。縦軸は、規格化等価屈折率の変化量絶対値である。図19には、第3半導体層13の厚さH図2参照が異なる複数のコア19に対する規格等価屈折率の変化量絶対値が示されている。但し、コア19のサイズ厚さおよび幅は一定である。シミュレーションモデルの構造は、第3半導体層13の厚さH以外は、図17及び19のSiSiGe位相シフタ部のモデルと同じである。図19に示すように、第3半導体層の厚さHが30~100nmの範囲内にある場合、規格化等価屈折率の変化量絶対値は、Hが0nmの場合の規格化等価屈折率の変化量絶対値より10程度大きくなる。この変化量絶対値の増加率は、図19に示すように、第3半導体層13の厚さHが10~100nmの間で変化してもあまり変わらない。これは、第3半導体層13の厚さHの増加による第2半導体層12の等価屈折率変化量ΔnSiGeが、光閉じ込め係数ΓSiGeの減少により相殺されるためである。図19に示す、0nm以外の第3半導体層13の厚さH=10~100nmは、第2半導体層12の厚さと第3半導体層13の厚さの和200nmに対して、15~50の範囲内にある。この範囲内であれば、図19に示すように、規格化等価屈折率の変化量絶対値は10程度増加する。したがって、第3半導体13の厚さは、第2半導体層12と第3半導体層13を有する凸部21の厚さの15~50が好ましい。この範囲を外れると、等価屈折率の変化量絶対値は除々に減少する。凸部21全体の厚さとしては、基本モードの光が伝搬しやすい100nm~300nmが好ましく、150~250nmが更に好ましい。ところで、第2半導体層12の上面ではなく、第1半導体層10と第2半導体層12の間に第3半導体層13を設けることも考えられる。しかし、このような構造は、第2半導体層12の光閉じ込め係数ΓSiGeが小さくなるので好ましくない。本実施の形態では、位相シフタ部2が有する第2半導体層12のバンドギャップおよび厚さとして好ましい範囲を説明した。しかし、ゲート光スイッチの第2半導体層のバンドギャップとしても、同じ範囲が好ましい。実施の形態4本実施の形態の半導体光素子は、実施の形態1と同様、MZ光スイッチである。したがって、実施の形態1と共通する部分の説明は省略する。1構造および特性図20は、本実施の形態のMZ光スイッチの位相シフタ部2eの断面図である。図20に示すように、本実施の形態の位相シフタ部2eは、実施の形態1の位相シフタ部2と略同じ構造を有している。但し、第3半導体層13aが、第2半導体12の側面を覆っている。このため、第2半導体層12のキャリア密度が実施の形態1より高くなり、その結果MZ光スイッチの消費電力が実施の形態1のMZ光スイッチより小さくなる。図21は、位相シフタ部2eの消費電力密度と第2半導体層12のキャリア密度の関係を示す図である。横軸は、消費電力密度=電流×電圧素子長である。縦軸は、第2半導体層12のキャリア密度=電子密度ホール密度である。図21のキャリア密度は、図6のキャリア密度と同様、シミュレーションにより求められる。シミュレーションに用いたモデルは、図6のモデルと略同じである。但し、第2半導体層12の幅は、400nmである。第3半導体層13を含むコア部19bの幅は、実施の形態1のコア19の幅480nmと同じである。したがって、第2半導体層12の側面を覆う第3半導体層13の厚さは、40nmである。少数キャリアのライフタイムは、実施の形態1より長い2nsである。この値2nsは、キャリアライフタイムの実測値に基づいている。図21の第1曲線86および第2曲線88は、それぞれ第2半導体層12がSi0.7Ge0.3層およびSi0.9Ge0.1層である場合の関係である。第3曲線90は、ホモ接合型位相シフタ部における消費電力密度とコアのキャリア密度の関係である。ホモ接合型位相シフタ部の構造パラメータコアの寸法、n型及びp型領域の不純物濃度等は、位相シフタ部2eと同じである。図21に示すように、位相シフタ部2eのキャリア密度8688は、ホモ接合型位相シフタ部のキャリア密度90より大幅に高い。例えば、第2半導体層12がSi0.7Ge0.3層である場合、位相シフタ部2eのキャリア密度は、消費電流密度が40mWmmの時、ホモ接合型位相シフタ部のキャリア密度の約9倍になる。上述したように、実施の形態1によるキャリア密度の増加率は5倍程度である。このように本実施の形態によれば、実施の形態1より第2半導体層12のキャリア密度が増加する。これは、第3半導体層13の分、第2半導体層12の幅W2がコア19の幅W1より狭くなるためである。尚、ホモ接合型位相シフタ部のキャリア密度第3曲線90は、図6のホモ接合型位相シフタ部のキャリア密度第3曲線34と僅かに異なっている。この相違は、シミュレーションに用いた少数キャリアライフタイムの違いに起因する。以下の説明においても、同じである。図22は、位相シフタ部2eの長さLと、MZ光スイッチの出力光を消灯OFFさせる消費電力の関係を示す図である。横軸は、位相シフタ部2eの長さLである。縦軸は、出力光を消灯させる消費電力である。シミュレーションに用いたモデルは、図21のモデルと同じである。図22の第1曲線92および第2曲線94は、それぞれ第2半導体層12がSi0.7Ge0.3層およびSi0.9Ge0.1層である場合の関係である。一方、第3曲線96は、ホモ接合型MZ光スイッチの第1位相シフタ部の長さLと、出力光が消灯する消費電力の関係である。図22に示すように、位相シフタ部2eの長さLが同じ場合、本実施の形態のMZ光スイッチの消費電力9294は、ホモ接合型MZ光スイッチの消費電力96より大幅に小さくなる。例えば、位相シフタ部2eの長さが0.1mmの場合、ホモ接合型MZ光スイッチの消費電力96は68mWであるが、第2半導体層12がSi0.7Ge0.3層であるMZ光スイッチの消費電力92は0.8mWである。すなわち、本実施の形態のMZ光スイッチによれば、消費電力は88減少する。第2半導体層12がSi0.9Ge0.1層であるMZ光スイッチの消費電力も、ホモ接合を有するMZ光スイッチより小さくなる。同じ条件で比較した場合、実施の形態1のMZ光スイッチの消費電力の減少幅は85である。この減少率は、本実施の形態の減少率88には及ばない。すなわち、本実施の形態によれば、実施の形態1よりMZ光スイッチの消費電力が小さくなる。或いは、消費電力を変えずに、MZ光スイッチの素子長を短くすることができる。図23は、位相シフタ部2eの消費電力とそのコアの規格化等価屈折率の変化量絶対値-Δneq/neqの関係を示す図である。横軸は消費電力である。縦軸は、規格化等価屈折率の変化量絶対値である。図23の第1曲線98は、本実施の形態の位相シフタ部2eの規格化等価屈折率の変化量絶対値である。第2曲線100は、実施の形態3で説明したSi/SiGe位相シフタ部の規格化等価屈折率の変化量絶対値である。第3曲線102は、実施の形態3で説明したSiGe位相シフタ部の規格化等価屈折率の変化量絶対値である。Si/SiGe位相シフタ部およびSiGe位相シフタ部のモデルは、実施の形態3のモデルと同じであるすなわち、コアのサイズ等は、位相シフタ部2eと同じである。。但し、少数キャリアライフは、位相シフタ部2eと同じ2nsである。図23に示すように、消費電力40mW/mmの近傍における位相シフタ部2eの規格化等価屈折率の変化量絶対値98は、Si/SiGe位相シフタ部およびSiGe位相シフタ部の規格化等価屈折率の変化量絶対値より約15大きい。したがって、位相シフタ部2eの消費電力は、Si/SiGe位相シフタ部およびSiGe位相シフタ部の消費電力より小さくなる。これは、第3半導体層13の分第2半導体層12の幅W2が狭くなり、第2半導体層12のキャリア濃度が高くなるためである。尚、第2半導体層12のGe組成として好ましい範囲は、実施の形態3と同様、017以上035以下である。また、第2半導体層12は、実施の形態1と同様、第1半導体層10のi型領域に形成された溝に設けられてよい。2製造方法図24は、本実施の形態のMZ光スイッチの製造方法を説明する工程断面図である。まず図24aに示すように、SOI基板58の表面に、SiGe層第2半導体層12とこのSiGe層12の上面を覆うSi層104とを有するストライプ状の凸部106を形成する。凸部106の形成手順は、図11a乃至図12bを参照して説明した実施の形態1の手順と同じである。次に、SOI基板58の表面にSi層108を成長する。この時、Si層108は、凸部106の上面、凸部106の側面、およびSIO基板58の表面に成長する図24b参照。Si層108のうちの凸部106の上面および側面に成長した部分は、SiGe層12の上面を覆うSi層104と一体化して、SiGe層12の周囲を覆う第3半導体層13になる。一方、Si層108のうちのSIO基板58の表面に成長した部分は、SIO基板のSi層60と一体化して第1半導体層10になる。その後、図12c乃至図13cを参照して説明した手順と略同じ工程にしたがって、MZ光スイッチを形成する。図25は、本実施の形態のMZ光スイッチの変形例を説明する断面図である。図25に示すように、実施の形態1と同様、第2半導体層12と第3半導体層13aを有する凸部108の両側すなわち、第2半導体層12の両側の第1半導体層10が、第2半導体層12に接する領域より薄くなっている。実施の形態5本実施の形態の半導体光素子は、実施の形態2と同様、ゲート光スイッチである。したがって、実施の形態2と共通する部分の説明は省略する。1構造および特性本実施の形態のゲート光スイッチの構造は、素子長が長いこと以外は実施の形態4の位相シフタ部2eの構造と略同じである。実施の形態4の位相シフタ部2eの素子長は、例えば01mmである。一方、本実施の形態のゲート光スイッチの素子長は、例えば1mmである。本実施の形態のゲート光スイッチの平面図および断面図は、それぞれ図1および図20と略同じである。図26は、本実施の形態のゲート光スイッチの消費電力密度とコア19の損失係数αの関係を示す図である。横軸は消費電力密度である。縦軸は、コアの損失係数である。シミュレーションに用いたモデルは、図21のシミュレーションに用いたモデルと同じである。図26には、第2半導体層12のGe組成が0.3のゲート光スイッチの損失係数第1曲線112および第2半導体層12のGe組成が0.1のゲート光スイッチの損失係数第2曲線114が示されている。また、図26には、シリコンコアを用いるホモ接合型ゲート光スイッチの損失係数第3曲線116も示されている。図26に示すように、本実施の形態のゲート光スイッチによれば、ホモ接合型ゲート光スイッチより、消費電力が大幅に減少する。例えば損失係数αが13cm-1になる消費電力は、ホモ接合型ゲート光スイッチでは60mWである第3曲線116参照。一方、本実施の形態のゲート光スイッチで損失係数αが13cm-1になる消費電力は、第2半導体層12のGe組成が03の場合、4mW程度である。すなわち、本実施の形態のゲート光スイッチによれば、消費電力112が、ホモ接合型ゲート光スイッチの消費電力116より93程度低くなる。この消費電力の減少率は、実施の形態2の消費電力の減少率より大きい。実施の形態6本実施の形態の半導体光素子は、実施の形態1と同様、MZ光スイッチである。したがって、実施の形態1と共通する部分の説明は省略する。図27は、本実施の形態のMZ光スイッチの位相シフタ部2fの断面図である。位相シフタ部2fは、実施の形態1の位相シフタ部2と同様に、第1クラッド層例えば、SOI基板58のSiO2層4と、第2クラッド層例えば、SiO2層6を有している。更に、位相シフタ部2fは、第1クラッド層4と第2クラッド層6に挟まれた光導波層8aを有している。光導波層8aは、図27に示すように、第1半導体層例えば、単結晶シリコン層10aと、第1半導体層10a上に設けられ一方向に延在するi型の第2半導体層例えば、単結晶SiGe層12を有している。光導波層8aは、更に、第2半導体層12の上面第1半導体層10a側の面に対向する面15を覆う第3半導体層13例えば、単結晶Si層を有している。第3半導体層13は、実施の形態4と同様、第2半導体層12の側面を覆ってもよい。第1半導体層10aは、n型領域14aと、n型領域14aに接しn型領域14aとの境界110が一方向に延在するp型領域16aを有している。n型領域14aとp型領域16aは、pn接合を形成している。図28は、光導波層8aの平面図である。第2半導体層12は、図28に示すように境界110上に設けられ、第1半導体層10aおよび第3半導体層13より狭いバンドギャップを有している。図29は、図27のXXX線に沿ったバンド図である。図30は、図27のXXXI線に沿ったバンド図である。図29および図30には、p型領域16aとn型領域14aの間のpn接合に順方向電圧が印加された状態が示されている。このpn接合に順方向電圧が印加されると、図29に示すように、n型領域14aにホール28が供給され、第2半導体層12に拡散する。第2半導体層12に拡散したホール28aはΔEvにより、第2半導体層12に蓄積される。このため、第2半導体層12のホール密度は高くなる。更に、p型領域16aとn型領域14aの間のpn接合に順方向電圧が印加されると、図30に示すように示すように、p型領域16aに電子26が供給される。この電子26は第2半導体層12に拡散し、ΔEcにより第2半導体層12に蓄積される。このため、第2半導体層12の電子密度は高くなる。このように、本実施の形態の位相シフタ部2fによれば、第2半導体層12のキャリア密度が高くなる。その結果、MZ光スイッチを消灯させる消費電力が小さくなる。或いは、消費電力を変えない場合には、MZ光スイッチの素子長が短くなる。尚、本実施の形態の位相シフタ部2fでは、第2半導体層12がn型領域14aおよびp型領域16aの上に設けられるので、これらの領域に元々存在するキャリアによって伝搬光は、ある程度減衰させられる。従って、位相シフタ部2fは、このような減衰が問題にならない用途に用いることが好ましい。以上の実施の形態では、第1半導体層10および第3半導体層13は単結晶Si層である。しかし、第1半導体層10および第3半導体層13は、他の半導体層、例えば、単結晶GaAs層や単結晶InP層であってもよい。同様に、第2半導体層12は、単結晶SiGe層以外の半導体層、例えば単結晶InGaAsや単結晶InGaAsP層であってもよい。また、以上の実施の形態では、第1半導体層10は、SOI基板のシリコン層である。しかし、第1半導体層10は、他の半導体層、例えば石英基板の表面に設けられたシリコン層であってもよい。また、以上の実施の形態では、第1のクラッド層4および第2のクラッド層6は、SiO2である。しかし、第1のクラッド層4および第2のクラッド層6は、他の絶縁体層、例えば酸化窒化シリコン層SiNO層や窒化シリコン層SiN層であってもよい。また、以上の実施の形態では、SOI基板には、光学部材だけが設けられている。しかし、SOI基板には、電子回路例えば、光スイッチの駆動回路等が設けられてもよい。