第1電圧を生成する第1電源部と、第2電圧を生成し且つ前記第1電源部よりも駆動電流が小さい第2電源部と、を有する電源装置であって、前記第2電圧を前記第1電圧の電圧値に近づけるような電圧調整信号を出力可能な電圧調整信号生成手段を更に備え、前記第2電源部は、前記電圧調整信号に応じて前記第2電圧の電圧値を調整することを特徴とする電源装置。前記電圧調整信号生成手段は、前記第1電圧と前記第2電圧との電圧値の差、又は前記第1電圧と前記第2電圧との大小比較結果に基づいて前記電圧調整信号を生成することを特徴とする請求項1記載の電源装置。前記第1電源部は、第1基準電圧を生成する第1基準電圧生成回路と、前記第1基準電圧と同一電圧値になるような電圧を第1電源電圧として生成して第1電源ライン上に送出する第1出力アンプと、を含み、前記第2電源部は、第2基準電圧を生成する第2基準電圧生成回路と、前記第2基準電圧と同一電圧値になるような電圧を第2電源電圧として生成して第2電源ライン上に送出する第2出力アンプと、を含み、前記第1電圧は前記第1基準電圧又は前記第1電源電圧であり、前記第2電圧は前記第2基準電圧又は前記第2電源電圧であり、前記第2基準電圧生成回路は、前記電圧調整信号に応じて前記第2基準電圧の電圧値を調整することを特徴とする請求項1又は2記載の電源装置。前記第1基準電圧生成回路は負帰還増幅回路を含み、当該負帰還増幅回路の出力電圧を前記第1基準電圧として前記第1出力アンプに供給し、前記第2基準電圧生成回路は、出力ライン及び接地ライン間に直列に接続された複数のトランジスタと、前記出力ラインを介して前記複数のトランジスタに電流を送出する電流源とを含み、前記出力ライン上の電圧を前記第2基準電圧として前記第2出力アンプに供給することを特徴とする請求項3記載の電源装置。前記第1電源ライン及び前記第2電源ライン同士を接続又は遮断するスイッチを更に備え、前記第1電源部は、活性信号に応じて前記第1電源電圧の生成を行う活性状態及び前記第1電源電圧の生成を停止する非活性状態の内のいずれか一方の状態に切り替え可能であることを特徴とする請求項1~4のいずれか1に記載の電源装置。前記電圧調整信号を保持する保持回路を更に備え、前記第2基準電圧生成回路は、前記保持回路によって保持された電圧調整信号に応じて前記第2電圧の電圧値を調整することを特徴とする請求項3~5のいずれか1に記載の電源装置。前記保持回路は、前記第2電源電圧の給電を受けることにより駆動状態となることを特徴とする請求項6に記載の電源装置。前記第1電圧は前記第1電源電圧であり、前記第2電圧は前記第2基準電圧であることを特徴とする請求項3~7のいずれか1に記載の電源装置。前記第1電圧は前記第1基準電圧であり、前記第2電圧は前記第2電源電圧であることを特徴とする請求項3~7のいずれか1に記載の電源装置。前記電圧調整信号生成手段は、前記第1基準電圧と、前記第2出力アンプで生じるオフセット分を前記第2基準電圧に加算したオフセット加算電圧との差、又は前記第1基準電圧と前記オフセット加算電圧との大小比較結果に基づいて前記電圧調整信号を生成することを特徴とする請求項3~7のいずれか1に記載の電源装置。前記電圧調整信号生成手段は、前記第2基準電圧と、前記第1出力アンプで生じるオフセット分を前記第1基準電圧に加算したオフセット加算電圧との差、又は前記第2基準電圧と前記オフセット加算電圧との大小比較結果に基づいて前記電圧調整信号を生成することを特徴とする請求項3~7のいずれか1に記載の電源装置。第1電圧を生成可能な第1電源部と、第2電圧を生成可能であり且つ前記第1電源部よりも駆動電流が小さい第2電源部と、を備えた電源装置の制御方法であって、前記第2電圧の電圧値は、前記第1電圧の電圧値に近づくように調整されることを特徴とする電源装置の制御方法。前記第1電源部は、第1負荷に給電可能であり、当該第1負荷が動作状態となるアクティブモード時に活性状態を維持して前記第1電圧を生成し、第1負荷が停止状態とするスリープモード時に前記第1電圧生成の停止状態を維持する機能を備えていることを特徴とする請求項12に記載の電源装置の制御方法。前記第2電圧の電圧値は、前記アクティブモード時に調整されることを特徴とする請求項13に記載の電源装置の制御方法。前記第2電圧の電圧値の調整は、前記第1電源部が活性状態となった後であって前記アクティブモードの直前に行うことを特徴とする請求項13記載の電源装置の制御方法。前記アクティブモードは電波信号の送受信動作、及び当該送受信動作に係わる設定動作を行うモードであり、前記スリープモードは前記送受信動作を停止するモードであり、前記第2電圧の電圧値の調整は、前記第1電源部が活性状態である場合であって、前記送受信動作が行われている期間を避けて行うことを特徴とする請求項13に記載の電源装置の制御方法。第1負荷が動作状態となるアクティブモードと、前記第1負荷が停止状態となるスリープモードと、を備え、前記アクティブモード時に活性状態を維持して第1電圧を生成して前記第1負荷に給電を行い、前記スリープモード時に前記第1電圧の生成を停止状態として前記第1負荷への給電を停止状態とする第1電源部と、第2電圧を生成して第2の負荷に給電を行う前記第1電源電圧部よりも駆動電流が小さい第2電源部と、を有する電子機器であって、前記第2電圧を前記第1電圧の電圧値に近づけるような電圧調整信号を出力可能な電圧調整信号生成手段を備え、前記第2電源部は、前記電圧調整信号に応じて前記第2電圧の電圧値を調整することを特徴とする電子機器。前記アクティブモード時に電波信号の送受信制御を行う送受信部を備え、前記第1電源部は、第1基準電圧を生成する第1基準電圧生成回路と、前記第1基準電圧と同一電圧値になるような第1電源電圧として生成して第1電源ラインを介して前記送受信部に供給する第1出力アンプと、を含み、前記第2電源部は、第2基準電圧を生成する第2基準電圧生成回路と、前記第2基準電圧と同一電圧値になるような第2電源電圧を生成して第2電源ラインを介して前記第2負荷に供給する第2出力アンプと、を含み、前記第1電圧は前記第1基準電圧又は前記第1電源電圧であり、前記第2電圧は前記第2基準電圧であることを特徴とする請求項17に記載の電子機器。本発明は、低消費電力であり且つ高精度な電源電圧を生成することが可能な電源装置、電源装置の制御方法及びこの電源装置を搭載した電子機器を提供することを目的とする。本発明に係る電源装置は、第1電圧を生成する第1電源部と、第2電圧を生成し且つ前記第1電源部よりも駆動電流が小さい第2電源部と、を有する電源装置であって、前記第2電圧を前記第1電圧の電圧値に近づけるような電圧調整信号を出力可能な電圧調整信号生成手段を更に備え、前記第2電源部は、前記電圧調整信号に応じて前記第2電圧の電圧値を調整する。また、本発明に係る電源装置の制御方法は、第1電圧を生成可能な第1電源部と、第2電圧を生成可能であり且つ前記第1電源部よりも駆動電流が小さい第2電源部と、を備えた電源装置の制御方法であって、前記第2電圧の電圧値は、前記第1電圧の電圧値に近づくように調整される。また、本発明に係る電子機器は、第1負荷が動作状態となるアクティブモードと、前記第1負荷が停止状態となるスリープモードと、を備え、前記アクティブモード時に活性状態を維持して第1電圧を生成して前記第1負荷に給電を行い、前記スリープモード時に前記第1電圧の生成を停止状態として前記第1負荷への給電を停止状態とする第1電源部と、第2電圧を生成して第2の負荷に給電を行う前記第1電源電圧部よりも駆動電流が小さい第2電源部と、を有する電子機器であって、前記第2電圧を前記第1電圧の電圧値に近づけるような電圧調整信号を出力可能な電圧調整信号生成手段を備え、前記第2電源部は、前記電圧調整信号に応じて前記第2電圧の電圧値を調整する。本発明による電源装置は、第1電源部で生成された第1電圧と、この第1電源部よりも駆動電流が小なる第2電源部で生成された第2電圧とを等しくさせるべき電圧調整を、この第2電圧に対して施すようにしている。よって、第2電源部の駆動電流を抑えたが故に、製造上のバラツキ、或いは温度又はバッテリ電圧の変動に起因する電圧変動が第2電圧に生じてしまっても、この第2電圧の電圧値を、比較的電圧変動が生じにくい第1電源部で生成された第1電圧に近づけることができる。従って、本発明によれば、低消費電力であり且つ電圧変動が生じにくい高精度なスリープモード用の電源電圧を生成することが可能となる。本発明は、第1電源部10と、この第1電源部よりも駆動電流が小さい第2電源部20と、を有する電源装置において、第2電源部で生成された第2電圧VLPRE、LPREGを、第1電源部で生成された第1電圧VREG、REGの電圧値に近づけるべき電圧調整信号TO、TRを生成し、当該電圧調整信号に応じて第2電圧の電圧値を調整する。図1は、本発明に係る電源装置が搭載されているバッテリ駆動型の電子機器の内部構成の一例を示すブロック図である。図1において、操作部1は、使用者からの各種操作を受け付けその操作に対応した各種操作信号を電源管理制御部2及び第1負荷3に夫々供給する。尚、第1負荷3とは、この電子機器がアクティブモード時に動作する、本電子機器の主回路である。例えば、電子機器が携帯電話機又はスマートフォンの如き携帯通信機器である場合には、第1負荷3は、無線通信を司る送受信回路である。電源管理制御部2は、図2に示す如くスリープモード、トリムモード及びアクティブモードが周期的に繰り返される電源モードシーケンスに沿って、アクティブレギュレータ活性信号REGON、電源ライン結合信号PSWON、電圧調整実行信号TRIMON、及びスリープレギュレータ活性信号LPREGONの如き各種電源制御信号を生成する。この際、図2に示す如くREGON、PSWON及びTRIMONが論理レベル0、且つLPREGONが論理レベル1である期間に亘り携帯電話機はスリープモードで動作し、REGON及びPSWONが論理レベル1、且つTRIMON及びLPREGONが論理レベル0である期間に亘り携帯電話機はアクティブモードで動作する。また、REGON、PSWON及びTRIMONが論理レベル1、且つLPREGONが論理レベル0となる間は、定電圧電源部4の電圧調整を行うトリムモードで動作する。また、電源管理制御部2は、操作部1から操作信号が供給された場合、又はその操作信号が示す操作内容に基づき、上記した如き電源制御信号を生成する。電源管理制御部2は、生成した各種電源制御信号REGON、PSWON、TRIMON、LPREGONを定電圧電源部4に供給する。定電圧電源部4は、第1負荷3及び第2負荷5に対して以下の如く給電を行う。すなわち、定電圧電源部4は、上記電源制御信号に応じて、バッテリ図示せぬから供給されたバッテリ電圧VDDに基づき、バッテリ電圧VDDよりも低電圧の第1電源電圧REGと、この第1電源電圧REGと同一又は略一致した電圧値、つまり第1電源電圧REGと同一となるような電圧値を有する第2電源電圧LPREGとを生成する。定電圧電源部4は、かかる第1電源電圧REGを第1電源ラインL1を介して第1負荷3に供給する。この際、第1負荷3は、第1電源電圧REGの供給に応じて、本電子機器の主回路としての動作が可能な状態となり、操作部1から供給された操作信号に応じた各種動作を行う。尚、定電圧電源部4は、スリープモード時には、上記した如き第1負荷3に対する給電を停止する。また、定電圧電源部4は、電源ライン結合信号PSWONに応じて、上記第1電源電圧REG及び第2電源電圧LPREGの内の一方を第2電源ラインL2を介して第2負荷5に供給する。第2負荷5は、スリープモード時であっても給電を継続させておくべき回路であり、例えば時刻計時用のタイマ、及びメールの着信処理回路等からなる。第2負荷5は、第1電源電圧REG又は第2電源電圧LPREGの供給に応じて動作可能な状態となる。かかる構成により、定電圧電源部4は、アクティブモードでは上記した第1電源電圧REGを第1負荷3及び第2負荷5の双方に対して給電する一方、スリープモードでは上記した第2電源電圧LPREGを第2負荷5に供給する。この際、スリープモードでは、定電圧電源部4による第1負荷3に対する給電は一切為されない。図3は、定電圧電源部4の内部構成の一例を示すブロック図である。図3に示す定電圧電源部4は、アクティブレギュレータ10、スリープレギュレータ20、スイッチ30、コンパレータ40、電圧調整信号生成回路50、及び保持回路60を含む。第1電源部としてのアクティブレギュレータ10は、第1負荷3及び第2負荷5を駆動する為の第1電源電圧REGを生成するものであり、比較的大なる出力電流容量を有するものである。アクティブレギュレータ10は、基準電圧生成回路11及びオペアンプ12を含む。基準電圧生成回路11は、アクティブレギュレータ活性信号REGONが論理レベル1にある間に亘り活性状態となり、バッテリ電圧VDDに基づいて基準電圧を生成し、これを第1基準電圧VREGVDD>VREGとしてオペアンプ12の非反転入力端子及びコンパレータ40に供給する。尚、基準電圧生成回路11は、アクティブレギュレータ活性信号REGONが論理レベル0にある間は非活性状態となり、上記した如き基準電圧の生成動作を停止する。図4は、基準電圧生成回路11の一例を示す回路図である。図4に示すように、かかる基準電圧生成回路11は、互いに異なるエミッタ面積を有するバイポーラ型のトランジスタQ1及びQ2、抵抗R1~R3、及びオペアンプAPを有する。この際、トランジスタQ1のコレクタ端子及びベース端子には接地電位GNDが印加されており、エミッタ端子はオペアンプAPの非反転入力端子及び抵抗R1の一端に接続されている。この抵抗R1の他端はオペアンプAPの出力端子に接続されている。トランジスタQ2のコレクタ端子及びベース端子には接地電位GNDが印加されており、エミッタ端子は抵抗R3の一端に接続されている。抵抗R3の他端にはオペアンプAPの反転入力端子及び抵抗R2の一端が接続されており、抵抗R2の他端はオペアンプAPの出力端子に接続されている。このような負帰還回路により、基準電圧生成回路11は、温度に依存しない一定の電圧値を有する第1基準電圧VREGを生成しこれを出力端子を介してオペアンプ12の非反転入力端子及びコンパレータ40に供給する。尚、オペアンプAPは、アクティブレギュレータ活性信号REGONが論理レベル1にある間は活性状態となって上記した第1基準電圧VREGの生成を行うが、アクティブレギュレータ活性信号REGONが論理レベル0にある間は非活性状態となり、第1基準電圧VREGの生成動作を停止する。アクティブレギュレータ10の出力アンプとしてのオペアンプ12は、その出力端子と反転入力端子とが互いに接続されている、いわゆるボルテージフォロワ構成となっている。かかる構成により、オペアンプ12は、その非反転入力端子に供給された第1基準電圧VREGと同一又は略一致した電圧値、つまり第1基準電圧VREGと同一電圧値となるような定電圧の第1電源電圧REGを生成しこれを第1電源ラインL1上に送出する。尚、オペアンプ12は、アクティブレギュレータ活性信号REGONが論理レベル1にある間は活性状態となって上記した第1電源電圧REGの生成を行うが、アクティブレギュレータ活性信号REGONが論理レベル0にある間は非活性状態となり、第1電源電圧REGの生成動作を停止する。このように、アクティブレギュレータ10では、図4に示す如き構成を有する基準電圧生成回路11によってバッテリ電圧VDDよりも低い基準電圧値VREGを生成し、この基準電圧値に基づき、アクティブモード時に第1負荷3に給電する第1電源電圧REGを生成するのである。この際、基準電圧生成回路11は、図4に示す如き負帰還を施したオペアンプAPによって基準電圧値VREGを生成する構成を採用しているので、温度変化、製造上のバラツキ、又はバッテリ電圧VDDの変動に拘わらず一定の電圧値を有する第1電源電圧REGを生成することができる。一方、第2電源部としてのスリープレギュレータ20は、スリープモード時に最低限動作させておく第2負荷5を駆動する為の第2電源電圧LPREGを生成するものであり、低消費電力化を図るべく、上記アクティブレギュレータ10よりも駆動電流を抑えた為に出力電流容量が小さくなる。スリープレギュレータ20は、基準電圧生成回路21及びオペアンプ22を有する。基準電圧生成回路21は、バッテリ電圧VDDに基づいて基準電圧を生成し、これを第2基準電圧VLPREVDD>VLPREとしてオペアンプ22の非反転入力端子及びコンパレータ40に供給する。尚、第2基準電圧VLPREは、上記したアクティブレギュレータ10の基準電圧生成回路11で生成された第1基準電圧VREGと同一となるような電圧値を有する。尚、基準電圧生成回路21は、保持回路60後述するから供給された電圧調整信号TR後述するに応じて、上記した第2基準電圧VLPREの電圧値を調整する。図5は、基準電圧生成回路21の一例を示す回路図である。図5に示すように、かかる基準電圧生成回路21は、電流源AG1~AGnnは2以上の整数、スイッチアレイSA、pチャネルMOSMetalOxideSemiconductor型のトランジスタQP1~QPkkは2以上の整数、及びnチャネルMOS型のトランジスタQN1~QNkを有する。電流源AG1~AGnは、夫々がバッテリ電圧VDDに基づいて一定電流を生成してスイッチアレイSAに送出する。スイッチアレイSAは、電流源AG1~AGnの各々と出力ラインLOとを個別に接続するn個のスイッチ素子SW1~SWnを備えている。尚、スイッチアレイSAでは、電圧調整信号TRに応じて、これらn個のスイッチ素子SW1~SWnの内でオン状態に設定するスイッチ素子の数が変更される。これにより、オン状態に設定されたスイッチ素子の数が多いほど、出力ラインLOを介してトランジスタQP1~QPk及びQN1~QNkに流れ込む電流量が大きくなり、それに伴い出力ラインLO上の電圧が上昇する。つまり、スイッチアレイSA内でオン状態に設定するスイッチ素子の数を電圧調整信号TRに応じて変更することにより、後述するが如く出力ラインLO上の電圧を調整するのである。出力ラインLOにはトランジスタQP1のソース端子が接続されている。更に、図5に示すように、トランジスタQP1のドレイン端子にはトランジスタQP2のソース端子が接続されており、以下、同様な形態で直列に接続されたトランジスタQP3~QPkがトランジスタQP2に接続されている。尚、トランジスタQP1~QPk各々のゲート端子、及びQPkのドレイン端子が互いに接続されている。また、このトランジスタQPkのドレイン端子にはトランジスタQN1のドレイン端子が接続されている。更に、トランジスタQN1のソース端子にはトランジスタQN2のドレイン端子が接続されており、以下、同様な形態で直列に接続されたトランジスタQN3~QNkがトランジスタQN2に接続されている。尚、トランジスタQN1~QNk各々のゲート端子及びQN1のドレイン端子が互いに接続されており、トランジスタQNkのドレイン端子には電位GNDが印加されている。かかる構成により、電流源AG1~AGnからスイッチアレイSA、及び出力ラインLOを介してトランジスタQP1~QPk及びQN1~QNkに流れ込む電流に対応した電圧が第2基準電圧VLPREとして出力ラインLO上に生成される。この際、図5に示す基準電圧生成回路21では、電圧調整信号TRに応じて上記した出力ラインLOに送出する電流量を変更することにより、第2基準電圧VLPREの電圧値が調整可能となっている。スリープレギュレータ20の出力アンプとしてのオペアンプ22は、その出力端子と反転入力端子とが互いに接続されている、いわゆるボルテージフォロワ構成となっている。かかる構成により、オペアンプ22は、その非反転入力端子に供給された第2基準電圧VLPREと同一電圧値となるような定電圧の第2電源電圧LPREGを生成しこれを第2電源ラインL2上に送出する。尚、オペアンプ22は、スリープレギュレータ活性信号LPREGONが論理レベル1にある間は活性状態となって上記した第2電源電圧LPREGの生成を行うが、スリープレギュレータ活性信号LPREGONが論理レベル0にある間は非活性状態となり、第2電源電圧LPREGの生成動作を停止する。また、オペアンプ22は、アクティブレギュレータ10のオペアンプ12に比して駆動電流を抑えたが故に出力電流容量が小であるものの、その分だけ電力消費量が小である。このように、スリープレギュレータ20は、図5に示す如き構成を有する基準電圧生成回路21によってバッテリ電圧VDDよりも低い基準電圧値VLPREを生成し、この基準電圧値に基づき、スリープモード時に第2負荷5に給電する第2電源電圧LPREGを生成するのである。この際、基準電圧生成回路21は、図5に示す如き直列に接続されたトランジスタ群QP1~QPk、QN1~QNkによる高い抵抗によって基準電圧値VLPREを生成する構成を採用している。よって、図4に示す如き構成を有する基準電圧生成回路11に比して電力消費量が極めて小となるが、温度変化、製造上のバラツキ、又はバッテリ電圧VDDの変動に伴う電圧変動が比較的大きくなる。図3に示すスイッチ30は、上記したアクティブレギュレータ10によって生成された第1電源電圧REGが送出される第1電源ラインL1と、スリープレギュレータ20によって生成された第2電源電圧LPREGが送出される第2電源ラインL2と、を上記した電源ライン結合信号PSWONに応じて接続する。すなわち、図2に示すように、電源ライン結合信号PSWONが論理レベル0にある間は、スイッチ30はオフ状態となる。これにより、第1電源ラインL1は第1電源電圧REG専用の伝送ラインとなり、第2電源ラインL2は第2電源電圧LPREG専用の伝送ラインとなる。一方、電源ライン結合信号PSWONが論理レベル1にある間は、スイッチ30はオン状態となり、第1電源ラインL1及び第2電源ラインL2を互いに接続する。これにより、第1電源電圧REGが第1電源ラインL1を介して第1負荷3に供給されると共に、この第1電源電圧REGが第2電源ラインL2を介して第2負荷5にも供給される。コンパレータ40は、電圧調整実行信号TRIMONが電圧調整動作を実行させることを示す論理レベル1にある間にだけ以下の如き比較処理を行う。すなわち、コンパレータ40は、アクティブレギュレータ10の基準電圧生成回路11で生成された第1基準電圧VREGと、スリープレギュレータ20の基準電圧生成回路21で生成された第2基準電圧VLPREとの電圧値を大小比較し、その比較結果を示す比較結果信号COを電圧調整信号生成回路50に供給する。例えば、コンパレータ40は、第2基準電圧VLPREが第1基準電圧VREGよりも大なる場合にはレベル[10]、第2基準電圧VLPREが第1基準電圧VREGよりも小なる場合にはレベル[01]、第2基準電圧VLPREが第1基準電圧VREGと等しい場合にはレベル[00]を有する比較結果信号COを電圧調整信号生成回路50に供給する。電圧調整信号生成回路50は、電圧調整実行信号TRIMONが論理レベル1にある間だけ、上記比較結果信号COに基づき第2基準電圧VLPREの電圧値を増加させるか、或いは低下させるのかを示す電圧調整信号TOを生成し、これを保持回路60に供給する。すなわち、電圧調整信号生成回路50は、比較結果信号COがレベル[10]、つまり第2基準電圧VLPREが第1基準電圧VREGよりも大なる場合には、電圧値を低下させることを示す電圧調整信号TOを保持回路60に供給する。また、比較結果信号COがレベル[01]、つまり第2基準電圧VLPREが第1基準電圧VREGよりも小なる場合には、電圧値を増加させることを示す電圧調整信号TOを保持回路60に供給する。また、比較結果信号COがレベル[00]、つまり第2基準電圧VLPREが第1基準電圧VREGと等しい場合には、現時点での調整設定を維持させることを示す電圧調整信号TOを保持回路60に供給する。要するに、電圧調整信号生成回路50は、第2基準電圧VLPREの電圧値を、第1基準電圧VREGの電圧値に近づけるべき電圧調整信号TOを生成するのである。保持回路60は、電圧調整信号生成回路50から電圧調整信号TOが供給される度にこの電圧調整信号TOを取り込んで上書き保持しつつ、保持された電圧調整信号TOを電圧調整信号TRとしてスリープレギュレータ20の基準電圧生成回路21に供給する。尚、保持回路60は、スリープレギュレータ20によって生成された上記第2電源電圧LPREGが給電されることにより駆動状態となる。これにより、保持回路60には、バッテリ電圧VDDよりも電圧変動の少ない安定した低い電源電圧が供給される。また、保持回路60は、低い電圧で動作させることにより、レイアウト面積を小さくすることが可能となる。この際、基準電圧生成回路21は、電圧調整信号TRに応じて第2基準電圧VLPREの電圧値を調整する。すなわち、基準電圧生成回路21は、電圧値を低下させることを示す電圧調整信号TRが供給された場合には、第2基準電圧VLPREの電圧値を1段階、つまり所定の一定値だけ低下させる。例えば、図5に示すスイッチアレイSAに形成されているn個のスイッチ素子SW1~SWnの内で、既にオン状態に設定されているスイッチ素子の1つをオフ状態に遷移させる。また、電圧値を増加させることを示す電圧調整信号TRが供給された場合には、基準電圧生成回路21は、第2基準電圧VLPREの電圧値を1段階、つまり所定の一定値だけ増加させる。例えば、図5に示すスイッチアレイSAに形成されているn個のスイッチ素子の内で、オフ状態に設定されているスイッチ素子の1つをオン状態に遷移させる。また、現時点での調整設定を維持させることを示す電圧調整信号TRが供給された場合には、基準電圧生成回路21は、例えば図5に示すスイッチアレイSAのスイッチ素子SW1~SWn各々のオンオフ設定状態を固定することにより、現時点での電圧調整状態を維持する。上記した如き基準電圧生成回路21の電圧調整動作によれば、第2基準電圧VLPREの電圧値が、アクティブレギュレータ10の基準電圧生成回路11で生成された第1基準電圧VREGの電圧値と等しくなるように調整される。以下に、電源管理制御部2による定電圧電源部4の制御動作について説明する。先ず、電源管理制御部2は、図2に示す如く夫々が論理レベル0のアクティブレギュレータ活性信号REGON、電源ライン結合信号PSWON及び電圧調整実行信号TRIMON、論理レベル1のスリープレギュレータ活性信号LPREGONを定電圧電源部4に供給するスリープモード。かかるスリープモードでは、アクティブレギュレータ10が非活性状態、スイッチ30がオフ状態、スリープレギュレータ20が活性状態となる。これにより、第2負荷5は、スリープレギュレータ20から供給された第2電源電圧LPREGによって動作可能状態となる。一方、第1負荷3にはアクティブレギュレータ10からの第1電源電圧REGの供給が為されないので、第1負荷3は動作停止状態となる。このスリープモードが終了する度に、電源管理制御部2はトリムモードに移行する。図6は、かかるトリムモードで電源管理制御部2が実施する電圧調整ルーチンを示すフローチャートである。図6において、先ず、電源管理制御部2は、夫々が論理レベル1を有するアクティブレギュレータ活性信号REGON、電源ライン結合信号PSWON及び電圧調整実行信号TRIMONを定電圧電源部4に供給すると共に、論理レベル0を有するスリープレギュレータ活性信号LPREGONを定電圧電源部4に供給するステップS1。かかるステップS1の実行により、アクティブレギュレータ10で生成された第1電源電圧REGが第1電源ラインL1を介して第1負荷3に供給されると共に、この第1電源電圧REGが第2電源ラインL2を介して第2負荷5に供給される。すなわち、第1負荷3及び第2負荷5が共に第1電源電圧REGの供給を受けることにより、動作可能状態となる。また、ステップS1の実行により、スリープレギュレータ20のオペアンプ22が非活性状態となる。この間、スリープレギュレータ20では第2電源電圧LPREGの生成は為されないが、スリープレギュレータ20の基準電圧生成回路21では第2基準電圧VLPREの生成が継続して為されている。更に、ステップS1の実行により、コンパレータ40は、電圧調整動作を実行させるべき論理レベル1の電圧調整実行信号TRIMONに応じて、アクティブレギュレータ10の基準電圧生成回路11で生成された第1基準電圧VREGと、第2基準電圧VLPREとの電圧値の大小比較を行い、その比較結果を示す比較結果信号COを生成する。上記ステップS1の実行後、電源管理制御部2は、比較結果信号COがレベル[00]、つまり第2基準電圧VLPREが第1基準電圧VREGと等しいか否かの判定を、この比較結果信号COがレベル[00]を示すと判定されるまで繰り返し実行するステップS2。この間、比較結果信号COがレベル[00]以外、つまりレベル[01]又は[10]を示す場合には、電圧調整信号生成回路50及び保持回路60が第2基準電圧VLPREの電圧値を第1基準電圧VREGの電圧値と等しくさせるべき電圧調整信号TRを生成する。そして、この電圧調整信号TRに応じて、基準電圧生成回路21が、第2基準電圧VLPREの電圧値を第1基準電圧VREGの電圧値と等しくさせるべき調整をこの第2基準電圧VLPREに対して施すのである。上記ステップS2において比較結果信号COがレベル[00]を示すと判定された場合、つまり第2基準電圧VLPREの電圧値が第1基準電圧VREGの電圧値と等しくなった場合、電源管理制御部2は、電圧調整動作を停止させるべき論理レベル0の電圧調整実行信号TRIMONを定電圧電源部4に供給するステップS3。かかるステップS3の実行により、コンパレータ40、電圧調整信号生成回路50及び基準電圧生成回路21による電圧調整動作が終了する。ステップS3の実行後、電源管理制御部2は、図6に示す如き電圧調整ルーチンを抜けてアクティブモードに移行する。アクティブモードでは、アクティブレギュレータ10によって生成された第1電源電圧REGが第1負荷3及び第2負荷5の双方に供給される。以上の如く、定電圧電源部4では、上記したトリムモードにて、第2基準電圧VLPREと第1基準電圧VREGとの大小比較結果に基づき、第2基準電圧VLPREの電圧値を第1基準電圧VREGの電圧値と等しくさせるべき電圧調整を第2基準電圧VLPREに施すようにしている。これにより、基準電圧生成回路21の駆動電流が小なるが故に、製造上のバラツキ、或いは温度又はバッテリ電圧の変動に起因する電圧変動が第2基準電圧VLPREに生じても、このVLPREの電圧値は、電圧変動が生じにくい基準電圧生成回路11で生成された第1基準電圧VREGの電圧値と等しくなるような電圧値に調整される。よって、スリープレギュレータ20は、製造上のバラツキ、或いは温度又はバッテリ電圧の変動に拘わらず、アクティブレギュレータ10で生成される第1電源電圧REGと同一となるような電圧値を有する第2電源電圧LPREGを生成することが可能となる。従って、本発明によれば、低消費電力であり且つ高精度なスリープモード用の電源電圧LPREGを生成することが可能となる。更に、図3に示す構成では、その出力端子が電源ラインL1、L2に接続されているオペアンプ12、22の前段の電圧、つまり基準電圧VREG、VLPRE同士の大小比較結果に基づいて電圧調整を行うようにしている為、電源ラインに接続されている負荷3、5変動の影響を排除した精度の高い調整が為される。また、図3に示す構成によれば、オペアンプ12、22の出力、つまり電源電圧REG、LPREGをコンパレータ40での大小比較の対象とする場合に比して、このオペアンプの処理時間を待つことなく大小比較結果を得ることができるので、トリムモードの実行時間を短縮させることが可能となる。また、図2に示すように、上記した如き電圧調整を行う為のトリムモードをアクティブモードと連続して実行するようにしているので、かかる一連の処理の間にアクティブレギュレータ10の駆動を開始させる機会は1度だけで良い。よって、トリムモードとアクティブモードとの間にスリープモードを実行する場合に比して、アクティブレギュレータ10の駆動を開始させる機会が少なくなるので、消費電力を抑えることが可能となる。更に、アクティブモードの直前にトリムモードを実行することにより、アクティブレギュレータ10の給電対象となる第1負荷3が実際の動作を開始する前に、電圧調整を終了させておくことが可能となる。この際、第1負荷3が動作を開始する前は動作後に比して基準電圧生成回路11の動作が安定しているので、この電圧調整をより高精度に行うことができるようになる。尚、上記実施例では、ステップS2において比較結果信号COがレベル[00]を示すか否か、つまり第2基準電圧VLPREの電圧値が第1基準電圧VREGの電圧値と一致しているか否かを判定しているが、両者VLPRE、VREGの完全一致を判定する必要は無い。例えば、第2基準電圧VLPREの電圧値が第1基準電圧VREGの電圧値よりも高くなり、その直後に低くなった場合、或いは第2基準電圧VLPREの電圧値が第1基準電圧VREGの電圧値よりも低くなり、その直後に高くなった場合に次のステップS3に移行するようにしても良い。要するに、ステップS2において第2基準電圧VLPREの電圧値が第1基準電圧VREGの電圧値と一致、又は第1基準電圧VREGの電圧値を含む所定範囲内にあると判定された場合に、次のステップS3に移行すれば良いのである。また、図3に示す実施例では、コンパレータ40、電圧調整信号生成回路50及び保持回路60によって生成された電圧調整信号TRに応じて第2基準電圧VLPREの電圧値を調整するようにしているが、これらコンパレータ40、電圧調整信号生成回路50及び保持回路60の機能を電源管理制御部2によるソフトウェア処理で実現しても良い。図7は、かかる点に鑑みて為された電圧調整ルーチンの他の一例を示すフローチャートである。図7において、先ず、電源管理制御部2は、夫々が論理レベル1を有するアクティブレギュレータ活性信号REGON及び電源ライン結合信号PSWON、並びに論理レベル0を有するスリープレギュレータ活性信号LPREGONを定電圧電源部4に供給するステップS11。かかるステップS11の実行により、アクティブレギュレータ10で生成された第1電源電圧REGが第1電源ラインL1を介して第1負荷3に供給されると共に、この第1電源電圧REGが第2電源ラインL2を介して第2負荷5に供給される。すなわち、第1負荷3及び第2負荷5が共に第1電源電圧REGの供給を受けることにより動作可能状態となる。また、ステップS11の実行により、スリープレギュレータ20のオペアンプ22が非活性状態となる。次に、電源管理制御部2は、基準電圧生成回路11で生成された第1基準電圧VREG及び基準電圧生成回路21で生成された第2基準電圧VLPREを取り込むステップS12。次に、電源管理制御部2は、第2基準電圧VLPREの電圧値が第1基準電圧VREGの電圧値と等しいか否かを判定するステップS13。ステップS13において、第2基準電圧VLPREの電圧値が第1基準電圧VREGの電圧値とは異なると判定された場合、電源管理制御部2は、第2基準電圧VLPREが第1基準電圧VREGよりも大であるか否かを判定するステップS14。ステップS14において、第2基準電圧VLPREが第1基準電圧VREGよりも大であると判定された場合、電源管理制御部2は、電圧値を低下させることを示す電圧調整信号TRを基準電圧生成回路21に供給するステップS15。ステップS15の実行により、基準電圧生成回路21は、第2基準電圧VLPREの電圧値を1段階、つまり所定の一定値だけ低下させる。また、上記ステップS14において第2基準電圧VLPREが第1基準電圧VREGよりも小であると判定された場合、電源管理制御部2は、電圧値を増加させることを示す電圧調整信号TRを基準電圧生成回路21に供給するステップS16。ステップS16の実行により、基準電圧生成回路21は、第2基準電圧VLPREの電圧値を1段階、つまり所定の一定値だけ増加させる。上記ステップS15又はS16の実行後、電源管理制御部2は、上記ステップS12の実行に戻って前述した如き動作を繰り返し実行する。すなわち、ステップS13において第2基準電圧VLPREの電圧値が第1基準電圧VREGの電圧値と等しいと判定されるまで、ステップS15又はS16による電圧低下又は増加調整動作を繰り返し実行するのである。ここで、ステップS13において第2基準電圧VLPREの電圧値が第1基準電圧VREGの電圧値と等しいと判定されたら、電源管理制御部2は、図7に示す電圧調整ルーチンを抜けてアクティブモードに移行する。また、上記実施例において、電源管理制御部2は、スリープモードが終了する度に、図6又は図7に示す如き電圧調整ルーチンを実行することにより第2基準電圧VLPREの電圧を調整しているが、必ずしもスリープモードが終了する度に実行する必要はない。例えば、N回Nは2以上の整数分のスリープモード毎に、1つのスリープモードの終了後に上記した如き電圧調整を行うようにしても良い。又、所定期間内に実施されたトリムモードの頻度に応じて、スリープモード終了後に電圧調整を実行する場合と実行しない場合とを区分けしても良い。つまり、トリムモードの頻度が低い場合にはスリープモード終了後に電圧調整を実行し、トリムモードの頻度が高い場合には実行しないようにする。又、上記実施例では、電圧調整開始時における基準電圧生成回路21の電圧調整状態例えば、図5に示すスイッチ素子SW1~SWn各々のオンオフ状態としては、前回の電圧調整時における最終的な状態をそのまま維持するようにしているが、電圧調整が開始される度に所定の初期状態にリセットするようにしても良い。例えば、電圧調整の開始毎に、図5に示す如きn個のスイッチ素子SW1~SWnの内のn/2個がオン状態、残りのn/2個がオフ状態となるような初期状態に設定するのである。又、図2に示す実施例では、アクティブモード及びトリムモード時には、電源管理制御部2が論理レベル0のスリープレギュレータ活性信号LPREGONを定電圧電源部4に供給することによりスリープレギュレータ20を非活性状態にしている。しかしながら、アクティブレギュレータ10と同時にスリープレギュレータ20を活性状態に設定しても不具合が生じないのであれば、アクティブモード及びトリムモード時においてアクティブレギュレータ10と共にスリープレギュレータ20を活性状態にするようにしても良い。この際、電源管理制御部2は、論理レベル0の電源ライン結合信号PSWONを定電圧電源部4に供給することにより、第1電源ラインL1及び第2電源ラインL2同士の接続を遮断するようにしても良い。また、アクティブモード時に、スリープレギュレータ20からの給電だけで第2負荷5が正常に動作するならば、第1電源ラインL1及び第2電源ラインL2同士の接続を遮断した状態でスリープレギュレータ20を活性状態に設定し、このスリープレギュレータ20で生成された第2電源電圧LPREGを第2負荷5に給電するようにしても良い。又、図1に示す構成において、定電圧電源部4は、2つの独立した電源ラインL1、L2によって夫々個別に第1負荷3及び第2負荷5に対して給電を行っているが、単一の電源ラインによって第1負荷3及び第2負荷5各々に給電を行うようにしても良い。図8は、かかる点に鑑みて為された、図1に示す如きシステム構成の変形例の一例を示すブロック図である。尚、図8に示す構成では、定電圧電源部4に代えて定電圧電源部4aを採用し、かかる定電圧電源部4aで生成された電源電圧REG、LPREGを単一の電源ラインLLを介して第1負荷3及び第2負荷5の双方に給電するようにした点を除く他の構成は、図1に示されるものと同一である。図9は、上記定電圧電源部4aの内部構成の一例を示すブロック図である。尚、図9に示す構成では、スイッチ30を省くと共に、オペアンプ12及び22の出力端子同士を単一の電源ラインLLで接続するようにした点を除く他の構成は、図3に示されるものと同一である。図8及び図9に示す構成によれば、電源ライン結合信号PSWON及びスイッチ30が不要となる分だけシステム全体の規模が縮小化される。また、図3に示される定電圧電源部4では、スリープレギュレータ活性信号LPREGONに応じてスリープレギュレータ20のオペアンプ22に対してのみ活性化/非活性化制御を施すようにしているが、スリープレギュレータ20の基準電圧生成回路21、及び保持回路60に対しても、活性化/非活性化制御を施すようにしても良い。図10は、かかる点に鑑みて為された、図3に示される定電圧電源部4の変形例を示すブロック図である。尚、図10に示す構成では、基準電圧生成回路21に代えて基準電圧生成回路21a、保持回路60に代えて保持回路60aを採用した点を除く他の構成は、図3に示されるものと同一である。図10において、基準電圧生成回路21aは、スリープレギュレータ活性信号LPREGONが論理レベル1にある間は活性状態となって、基準電圧生成回路21と同様に第2基準電圧VLPREの生成を行う。一方、スリープレギュレータ活性信号LPREGONが論理レベル0にある間は、基準電圧生成回路21aは非活性状態となり、第2基準電圧VLPREの生成動作を停止する。保持回路60aは、スリープレギュレータ活性信号LPREGONが論理レベル1にある間は活性状態となって、電圧調整信号生成回路50から供給された電圧調整信号TOを取り込んで上書き保持しつつ、保持された電圧調整信号TOを電圧調整信号TRとして基準電圧生成回路21aに供給する。一方、スリープレギュレータ活性信号LPREGONが論理レベル0にある間は、保持回路60aは非活性状態となり、上記した電圧調整信号TOの取り込み動作を停止する。ここで、トリムモードでは基準電圧生成回路21aで生成された第2基準電圧VLPREをコンパレータ40に供給する必要があることから、定電圧電源部4として図10に示す構成を採用した場合、電源管理制御部2は、図11に示す如く、トリムモードではスリープレギュレータ活性信号LPREGONを論理レベル1にする。よって、トリムモードでは論理レベル1のスリープレギュレータ活性信号LPREGONに応じて、スリープレギュレータ20が第2電源電圧LPREGを第2電源ラインL2に送出することになる。そのため、スイッチ30がON状態にあると、第1電源ラインL1上に第1電源電圧REG及び第2電源電圧LPREGが重畳されることになり、REGの電圧が変動する可能性がある。そこで、図11に示すように、トリムモードでは、電源管理制御部2は、論理レベル0の電源ライン結合信号PSWONを供給することによりスイッチ30をオフ状態に設定する。尚、スリープレギュレータ20の出力電流容量がアクティブレギュレータ10の出力電流容量に比して極めて小さい場合には、実質的にアクティブレギュレータ10のみが給電しているのと変わらないので、スイッチ30をオン状態に設定しても構わない。また、定電源電圧部4として図3に示す如き構成を採用するにあたり、第2負荷5が電源変動に強い場合には、スリープレギュレータ20を常時活性状態にしておくようにしても良い。図12は、かかる点に鑑みて為された、図3に示される定電圧電源部4の変形例を示すブロック図である。尚、図12に示す構成では、スリープレギュレータ20のオペアンプ22aは、活性/非活性制御を施す為のスリープレギュレータ活性信号LPREGONによる制御を受けない点を除く他の構成は、図3に示されるものと同一である。定電圧電源部4として図12に示す如き構成を採用した場合、スリープレギュレータ20は常時活性状態となるので、アクティブモード及びトリムモードにおいて、第1電源ラインL1及び第2電源ラインL2上に第1電源電圧REG及び第2電源電圧LPREGが重畳されることになる。そこで、アクティブモード及びトリムモードでは、電源管理制御部2は、論理レベル0の電源ライン結合信号PSWONを図12に示す如き構成を有する定電圧電源部4に供給する。これにより、スイッチ30がオフ状態となり、アクティブレギュレータ10の電源供給経路L1とスリープレギュレータ20の電源供給経路L2とが分離する。ところで、スリープレギュレータ20の出力電流容量がアクティブレギュレータ10の出力電流容量に比して極めて小さい場合には、実質的にアクティブレギュレータ10のみが給電しているのと変わらない状態になる。よって、このような場合には、スイッチ30をオン状態に設定しても良い。また、アクティブモード時において、スリープレギュレータ20からの給電だけで第2負荷5が正常に動作するならば、スイッチ30をオフ状態固定にしても良く、或いは図13に示す如くスイッチ30を省いて、第1電源ラインL1及び第2電源ラインL2各々を常時、独立した状態にしておいても良い。また、図3、図9、図10、図12、又は図13に示す構成では、コンパレータ40によって第1基準電圧VREG及び第2基準電圧VLPREの大小を比較しているが、この大小比較の対象となる電圧は、第1基準電圧VREG及び第2基準電圧VLPREに限定されない。図14は、かかる点に鑑みて為された定電圧電源部4の内部構成の他の一例を示すブロック図である。尚、図14に示す構成では、第1基準電圧VREG及び第2基準電圧VLPREに代えて、第1電源電圧REG及び第2電源電圧LPREG同士の大小比較をコンパレータ40で行うようにした点を除く他の構成は、図3に示されるものと同一である。すなわち、図14において、コンパレータ40は、電圧調整実行信号TRIMONが電圧調整動作を実行させることを示す論理レベル1にある間にだけ以下の如き比較処理を行う。つまり、コンパレータ40は、アクティブレギュレータ10から送出された第1電源電圧REGと、スリープレギュレータ20から送出された第2電源電圧LPREGとの電圧値を大小比較し、その比較結果を示す比較結果信号COを電圧調整信号生成回路50に供給する。例えば、コンパレータ40は、第2電源電圧LPREGが第1電源電圧REGよりも大なる場合にはレベル[10]、第2電源電圧LPREGが第1電源電圧REGよりも小なる場合にはレベル[01]、第2電源電圧LPREGが第1電源電圧REGと等しい場合にはレベル[00]を有する比較結果信号COを電圧調整信号生成回路50に供給する。定電圧電源部4として図14に示す構成を採用した場合、電源管理制御部2は、図11に示す如く、スリープモードでは、夫々が論理レベル0のアクティブレギュレータ活性信号REGON、電源ライン結合信号PSWON及び電圧調整実行信号TRIMON、並びに論理レベル1のスリープレギュレータ活性信号LPREGONを定電圧電源部4に供給する。これにより、スリープモードではスリープレギュレータ20で生成された第2電源電圧LPREGが第2電源ラインL2を介して第2負荷5に供給される。尚、スリープモードでは、アクティブレギュレータ10が非活性状態となるので、第1負荷3に対する給電は一切為されない。このスリープモードが終了すると、電源管理制御部2は、以下の如きトリムモードに移行する。トリムモードにおいて、電源管理制御部2は、先ず、図11に示す如く、論理レベル1のREGON、論理レベル0のPSWON、論理レベル1のTRIMON、論理レベル1のLPREGONを定電圧電源部4に供給する。これにより、トリムモードでは、アクティブレギュレータ10が活性状態となり、このアクティブレギュレータ10で生成された第1電源電圧REGが第1電源ラインL1を介して第1負荷3に供給される。更に、トリムモードでは、スリープレギュレータ20で生成された第2電源電圧LPREGが第2電源ラインL2を介して第2負荷5に供給される。これにより、コンパレータ40は、第2電源電圧LPREGと第1電源電圧REGとの大小比較を行い、その大小比較結果に対応した比較結果信号COを電圧調整信号生成回路50に供給する。よって、かかる比較結果信号COに基づいて電圧を低下させるか或いは増加させるかを示す電圧調整信号TO、TRが、電圧調整信号生成回路50及び保持回路60によって生成される。そして、この電圧調整信号に応じて、基準電圧生成回路21が第2基準電圧VLPREの電圧値を調整する。要するに、トリムモードでは、第2電源電圧LPREGと第1電源電圧REGとの大小比較結果に基づき、第2電源電圧LPREGの電圧値を第1電源電圧REGの電圧値と等しくさせるべき電圧調整を第2基準電圧VLPREに対して施すのである。ここで、上記比較結果信号COが第2電源電圧LPREGと第1電源電圧REGとの一致、或いは略一致を示す場合、電源管理制御部2は、図11に示すように、電源ライン結合信号PSWONを論理レベル0から論理レベル1に遷移させると共に、電圧調整実行信号TRIMON及びスリープレギュレータ活性信号LPREGONを論理レベル1から論理レベル0に遷移させる。これにより、スイッチ30がオン状態となって第1電源ラインL1及び第2電源ラインL2同士が接続され、オペアンプ22、コンパレータ40及び電圧調整信号生成回路50が非活性状態となる。よって、電圧調整の為のトリムモードが終了し、アクティブモードに移行する。アクティブモードでは、アクティブレギュレータ10によって生成された第1電源電圧REGが第1負荷3及び第2負荷5の双方に供給される。以上の如く、図14に示す構成では、トリムモードにおいて、第2電源電圧LPREGと第1電源電圧REGとの大小比較結果に基づき、第2電源電圧LPREGの電圧値を第1電源電圧REGの電圧値と等しくさせるべき電圧調整を第2基準電圧VLPREに対して施すようにしている。これにより、基準電圧生成回路21として駆動電流が小なるものを採用したが故に製造上のバラツキ、或いは温度又はバッテリ電圧の変動に起因する電圧変動が第2電源電圧LPREGに生じていても、LPREGの電圧値は、第1電源電圧REGの電圧値と等しくなるような電圧値に調整される。よって、スリープレギュレータ20は、製造上のバラツキ、或いは温度又はバッテリ電圧の変動に拘わらず、アクティブレギュレータ10で生成される第1電源電圧REGと同一になるような電圧値を有する第2電源電圧LPREGを生成することが可能となる。従って、定電圧電源部4として図14に示す構成を採用した場合には、図3に示す構成を採用した場合と同様に、低消費電力であり且つ高精度なスリープモード用の電源電圧LPREGを生成することが可能となる。更に、図14に示す構成では、各レギュレータ10、20のオペアンプ12、22各々の出力、つまり電源電圧REG、LPREG同士の大小比較結果に基づいてスリープレギュレータ20で電圧調整を行うようにしている為、オペアンプで生じるオフセット分を含めた調整が可能となる。よって、オペアンプ12、22の前段の電圧、つまり基準電圧VREG、VLPRE同士の大小比較結果に基づいてスリープレギュレータ20の電圧調整を行う場合に比べて、各オペアンプのオフセット誤差をも考慮した精度の高い電圧調整が為されるようになる。尚、図14に示す構成では、アクティブモード時には電源管理制御部2が論理レベル0のスリープレギュレータ活性信号LPREGONを定電圧電源部4に供給することによりスリープレギュレータ20を非活性状態にしている。しかしながら、アクティブレギュレータ10と同時にスリープレギュレータ20を活性状態に設定しても不具合が生じないのであれば、アクティブモード及びトリムモード時においてアクティブレギュレータ10と共にスリープレギュレータ20を活性状態にするようにしても良い。この際、電源管理制御部2は、論理レベル0の電源ライン結合信号PSWONを定電圧電源部4に供給することにより、第1電源ラインL1及び第2電源ラインL2同士の接続を遮断するようにしても良い。また、アクティブモード時に、第1電源ラインL1及び第2電源ラインL2同士の接続を遮断した状態でスリープレギュレータ20を活性状態に設定し、このスリープレギュレータ20で生成された第2電源電圧LPREGを第2負荷5に給電するようにしても良い。また、図14に示す定電圧電源部4では、スリープレギュレータ活性信号LPREGONに応じてスリープレギュレータ20のオペアンプ22に対してのみ活性化/非活性化制御を施すようにしているが、スリープレギュレータ20の基準電圧生成回路21及び保持回路60に対しても、活性化/非活性化制御を施すようにしても良い。図15は、かかる点に鑑みて為された、図14に示される定電圧電源部4の変形例を示すブロック図である。尚、図15に示す構成では、基準電圧生成回路21に代えて基準電圧生成回路21a、保持回路60に代えて保持回路60aを採用した点を除く他の構成は、図14に示されるものと同一である。図15において、基準電圧生成回路21aは、スリープレギュレータ活性信号LPREGONが論理レベル1にある間は活性状態となって、基準電圧生成回路21と同様に第2基準電圧VLPREの生成を行う。一方、スリープレギュレータ活性信号LPREGONが論理レベル0にある間は、基準電圧生成回路21aは非活性状態となり、第2基準電圧VLPREの生成動作を停止する。保持回路60aは、スリープレギュレータ活性信号LPREGONが論理レベル1にある間は活性状態となって、電圧調整信号生成回路50から供給された電圧調整信号TOを取り込んで上書き保持しつつ、保持された電圧調整信号TOを電圧調整信号TRとして基準電圧生成回路21aに供給する。一方、スリープレギュレータ活性信号LPREGONが論理レベル0にある間は、保持回路60aは非活性状態となり、上記した電圧調整信号TOの取り込み動作を停止する。また、定電源電圧部4として図14に示す如き構成を採用するにあたり、スリープモード時に給電対象となる第2負荷5が電源変動に強い場合には、スリープレギュレータ20を常時活性状態にしておくようにしても良い。図16は、かかる点に鑑みて為された、図14に示される定電圧電源部4の変形例を示すブロック図である。尚、図16に示す構成では、スリープレギュレータ20のオペアンプ22aは、活性/非活性制御を施す為のスリープレギュレータ活性信号LPREGONによる制御を受けない点を除く他の構成は、図14に示されるものと同一である。定電圧電源部4として図16に示す如き構成を採用した場合、スリープレギュレータ20は常時活性状態となるので、図11に示すアクティブモードにおいて、第1電源ラインL1及び第2電源ラインL2上に第1電源電圧REG及び第2電源電圧LPREGが重畳されることになる。トリムモードでは、電源管理制御部2は、図11に示す如く論理レベル0の電源ライン結合信号PSWONを定電圧電源部4に供給するので、スイッチ30がオフ状態となり、アクティブレギュレータ10の電源供給経路L1とスリープレギュレータ20の電源供給経路L2とが分離する。この際、アクティブモードでは、スイッチ30をオン状態に設定して、電源供給経路L1と電源供給経路L2とを短絡させても良い。また、アクティブモード時において、スリープレギュレータ20からの給電だけで第2負荷5が正常に動作するならば、スイッチ30をオフ状態固定にしても良く、或いは図17に示す如くスイッチ30を省いて、第1電源ラインL1及び第2電源ラインL2各々を常時、独立した状態にしておいても良い。又、図14~図17に示す構成では、コンパレータ40で大小比較の対象となる電圧を、第1電源電圧REG及び第2電源電圧LPREGにしているが、第1電源電圧REG及び第2基準電圧VLPRE、或いは第1基準電圧VREG及び第2電源電圧LPREGにしても良い。図18は、かかる点に鑑みて為された、図14に示される定電圧電源部4の変形例を示すブロック図である。尚、図18に示す構成では、コンパレータ40が大小比較の対象とするスリープレギュレータ側の電圧として、第2電源電圧LPREGに代えて第2基準電圧VLPREを用いた点を除く他の構成は、図14に示されるものと同一である。ただし、電源管理制御部2は、図18に示す構成を有する定電圧電源部4に対しては、図2に示す電源モードシーケンスに沿って、アクティブレギュレータ活性信号REGON、電源ライン結合信号PSWON、電圧調整実行信号TRIMON、及びスリープレギュレータ活性信号LPREGONを供給する。これにより、スリープモードでは、スリープレギュレータ20で生成された第2電源電圧LPREGが第2電源ラインL2を介して第2負荷5に供給される。尚、スリープモードでは、アクティブレギュレータ10が非活性状態となるので、第1負荷3に対する給電は一切為されない。このスリープモードが終了すると、電源管理制御部2は、以下の如きトリムモードに移行する。トリムモードにおいて、電源管理制御部2は、先ず、図2に示す如く、夫々論理レベル1のREGON、PSWON及びTRIMON、並びに論理レベル0のLPREGONを定電圧電源部4に供給する。これにより、トリムモードでは、アクティブレギュレータ10が活性状態となり、このアクティブレギュレータ10で生成された第1電源電圧REGが第1電源ラインL1及び第2電源ラインL2上に送出される。尚、トリムモードではスリープレギュレータ20のオペアンプ22が非活性状態になるものの、スリープレギュレータ20の基準電圧生成回路21は第2基準電圧VLPREの生成動作を継続している。これにより、コンパレータ40は、第2基準電圧VLPREと第1電源電圧REGとの大小比較を行い、その大小比較結果に対応した比較結果信号COを電圧調整信号生成回路50に供給する。よって、かかる比較結果信号COに基づき、電圧を低下させるか或いは増加させるかを示す電圧調整信号TO、TRが、電圧調整信号生成回路50及び保持回路60によって生成される。そして、この電圧調整信号に応じて、基準電圧生成回路21が第2基準電圧VLPREの電圧値を調整する。要するに、トリムモードでは、第2基準電圧VLPREと第1電源電圧REGとの大小比較結果に基づき、第2電源電圧LPREGの電圧値を第1電源電圧REGの電圧値と等しくさせるべき電圧調整を第2基準電圧VLPREに対して施すのである。ここで、上記比較結果信号COが第2基準電圧VLPREと第1電源電圧REGとの一致、或いは略一致を示す場合、電源管理制御部2は、図2に示すように、電圧調整実行信号TRIMONを論理レベル1から論理レベル0に遷移させる。これにより、電圧調整の為のトリムモードが終了し、アクティブモードに移行する。アクティブモードでは、アクティブレギュレータ10によって生成された第1電源電圧REGが第1負荷3及び第2負荷5の双方に供給される。以上の如く、図18に示す構成では、トリムモードにおいて、基準電圧生成回路21で生成された第2基準電圧VLPREと第1電源電圧REGとの大小比較結果に基づき、第2電源電圧LPREGの電圧値を第1電源電圧REGの電圧値と等しくさせるべき電圧調整を第2基準電圧VLPREに対して施すようにしている。これにより、基準電圧生成回路21として駆動電流が小なるものを採用したが故に製造上のバラツキ、或いは温度又はバッテリ電圧の変動に起因する電圧変動が第2基準電圧VLPREに生じても、VLPREの電圧値は、第1電源電圧REGの電圧値と等しくなるような電圧値に調整される。よって、スリープレギュレータ20は、製造上のバラツキ、或いは温度又はバッテリ電圧の変動に拘わらず、アクティブレギュレータ10で生成される第1電源電圧REGと同一となるような電圧値を有する第2電源電圧LPREGを生成することが可能となる。従って、定電圧電源部4として図18に示す構成を採用した場合には、図14に示す構成を採用した場合と同様に、低消費電力であり且つ高精度なスリープモード用の電源電圧LPREGを生成することが可能となる。更に、図18に示す構成では、コンパレータ40によって、アクティブレギュレータ10で生成された電圧と、スリープレギュレータ20で生成された電圧との大小比較を行うにあたり、スリープレギュレータ20側で生成された電圧として、基準電圧生成回路21で生成された第2基準電圧VLPREを用いるようにしている。これにより、出力電流容量が小であるが故に調整実施時の電圧収束時間が比較的長くなってしまうオペアンプ22を介さずに、コンパレータ40で大小比較処理が為されるので、図14に示す構成を採用した場合に比してトリムモードの実行時間を短縮させることが可能となる。また、図18に示す構成では、コンパレータ40によって各レギュレータ10、20で生成された電圧同士の大小比較を行うにあたり、アクティブレギュレータ10側で生成された電圧として、オペアンプ12で生成された第1電源電圧REGを用いるようにしている。これにより、オペアンプ12のオフセット誤差をも考慮した電圧調整が為されるようになる。図19は、図18に示す定電圧電源部4の変形例を示すブロック図である。図19に示す構成では、コンパレータ40で大小比較の対象となる電圧を、アクティブレギュレータ10の基準電圧生成回路11で生成された第1基準電圧VREGと、スリープレギュレータ20のオペアンプ22から出力された第2電源電圧LPREGとした点を除く他の構成は、図18に示すものと同一である。ここで、第1電源電圧REGの給電対象となる第1負荷3には比較的多くのノイズが生じ、このノイズが電源ラインL1に重畳される場合がある。しかしながら、図19に示す構成では、かかる電源ラインL1を介してコンパレータ40にそのノイズが回り込むことが無いので、図18に示す構成に比して耐ノイズ性能が高い。また、図18又は図19に示す構成では、スイッチ30を介して第1電源ラインL1及び第2電源ラインL2同士を接続するようにしているが、例えば図20に示すように、このスイッチ30を省いて第1電源ラインL1及び第2電源ラインL2同士を短絡するようにしても良い。かかる構成によれば、図18又は図19に示す構成に比して、スリープレギュレータ活性信号LPREGON及びスイッチ30が含まれていない分だけ構成が簡略化される。また、図18又は図19に示される定電圧電源部4では、スリープレギュレータ活性信号LPREGONに応じてスリープレギュレータ20のオペアンプ22に対してのみ活性化/非活性化制御を施すようにしているが、スリープレギュレータ20の基準電圧生成回路21、及び保持回路60に対しても、活性化/非活性化制御を施すようにしても良い。図21は、かかる点に鑑みて為された、図18に示される定電圧電源部4の変形例を示すブロック図である。尚、図21に示す構成では、基準電圧生成回路21に代えて基準電圧生成回路21a、保持回路60に代えて保持回路60aを採用した点を除く他の構成は、図18に示されるものと同一である。図21において、基準電圧生成回路21aは、スリープレギュレータ活性信号LPREGONが論理レベル1にある間は活性状態となって、基準電圧生成回路21と同様に第2基準電圧VLPREの生成を行う。一方、スリープレギュレータ活性信号LPREGONが論理レベル0にある間は、基準電圧生成回路21aは非活性状態となり、第2基準電圧VLPREの生成動作を停止する。保持回路60aは、スリープレギュレータ活性信号LPREGONが論理レベル1にある間は活性状態となって、電圧調整信号生成回路50から供給された電圧調整信号TOを取り込んで上書き保持しつつ、保持された電圧調整信号TOを電圧調整信号TRとして基準電圧生成回路21aに供給する。一方、スリープレギュレータ活性信号LPREGONが論理レベル0にある間は、保持回路60aは非活性状態となり、上記した電圧調整信号TOの取り込み動作を停止する。ここで、トリムモードでは基準電圧生成回路21aで生成された第2基準電圧VLPREをコンパレータ40に供給する必要があることから、定電圧電源部4として図21に示す構成を採用した場合、電源管理制御部2は、図11に示す如く、トリムモードではスリープレギュレータ活性信号LPREGONを論理レベル1にする。よって、トリムモードでは論理レベル1のスリープレギュレータ活性信号LPREGONに応じて、スリープレギュレータ20が第2電源電圧LPREGを第2電源ラインL2に送出することになる。そのため、スイッチ30がON状態にあると、第1電源ラインL1上に第1電源電圧REG及び第2電源電圧LPREGが重畳されることになり、REGの電圧が変動する可能性がある。そこで、図11に示すように、トリムモードでは、電源管理制御部2は、論理レベル0の電源ライン結合信号PSWONを供給することによりスイッチ30をオフ状態に設定する。尚、スリープレギュレータ20の出力電流容量がアクティブレギュレータ10の出力電流容量に比して極めて小さい場合には、実質的にアクティブレギュレータ10のみが給電しているのと変わらないので、スイッチ30をオン状態に設定しても構わない。また、定電源電圧部4として図18又は図19に示す如き構成を採用するにあたり、スリープモード時に、給電対象となる第2負荷5が電源変動に強い場合には、スリープレギュレータ20を常時活性状態にしておくようにしても良い。図22は、かかる点に鑑みて為された、図18に示される定電圧電源部4の変形例を示すブロック図である。尚、図22に示す構成では、スリープレギュレータ20のオペアンプ22aは、活性/非活性制御を施す為のスリープレギュレータ活性信号LPREGONによる制御を受けない点を除く他の構成は、図18に示されるものと同一である。定電圧電源部4として図22に示す如き構成を採用した場合、スリープレギュレータ20は常時活性状態となるので、アクティブモード及びトリムモードにおいて、第1電源ラインL1及び第2電源ラインL2上に第1電源電圧REG及び第2電源電圧LPREGが重畳されることになる。そこで、アクティブモード及びトリムモードでは、電源管理制御部2は、論理レベル0の電源ライン結合信号PSWONを図22に示す如き構成を有する定電圧電源部4に供給する。これにより、スイッチ30がオフ状態となり、アクティブレギュレータ10の電源供給経路L1とスリープレギュレータ20の電源供給経路L2とが分離する。ところで、スリープレギュレータ20の出力電流容量がアクティブレギュレータ10の出力電流容量に比して極めて小さい場合には、実質的にアクティブレギュレータ10のみが給電しているのと変わらない状態になる。よって、このような場合には、スイッチ30をオン状態に設定しても良い。また、アクティブモード時において、スリープレギュレータ20からの給電だけで第2負荷5が正常に動作するならば、スイッチ30をオフ状態固定にしても良く、或いは図23に示す如くスイッチ30を省いて、第1電源ラインL1及び第2電源ラインL2各々を常時、独立した状態にしておいても良い。また、図18~図23に示される構成では、コンパレータ40で比較対象とするアクティブレギュレータ10側の電圧及びスリープレギュレータ20側の電圧の内の一方を、基準電圧VREG、VLPREとしている。しかしながら、各レギュレータ10、20に搭載されている出力アンプ12、22、22aで生じるオフセット分を考慮した比較処理をコンパレータ40で行うようにすれば、コンパレータ40に入力すべきアクティブレギュレータ10側の電圧及びスリープレギュレータ20側の電圧を共に基準電圧VREG、VLPREにすることも可能である。例えば、コンパレータ40は、第1基準電圧VREGの電圧値と、オペアンプ2222aで生じるオフセット分を第2基準電圧VLPREに加算した電圧値との大小比較又は差分を求め、その結果を示す比較結果信号COを生成するのである。また、コンパレータ40は、第2基準電圧VLPREの電圧値と、オペアンプ12で生じるオフセット分を第1基準電圧VREGに加算した電圧値との大小比較又は差分を求め、その結果を示す比較結果信号COを生成する。かかる構成によっても図18~図23に示される構成と同様に、レギュレータ10、20の出力アンプ12、22、22aで生じるオフセット分を排除しつつも高速な調整処理が為されるようになる。また、図14~図18及び図20~図23に示されるように、コンパレータ40で比較対象となるアクティブレギュレータ10側の電圧が第1電源電圧REGである場合には、アクティブレギュレータ10に代えて、図24に示す如き内部構成を有するアクティブレギュレータ10aを用いるようにしても良い。図24に示されるアクティブレギュレータ10aは、基準電圧生成回路13及び昇圧回路14を有する。基準電圧生成回路13は、アクティブレギュレータ活性信号REGONが論理レベル1にある間に亘り活性状態となり、バッテリ電圧VDDに基づいて、上記第1基準電圧VREGよりも所定電圧値だけ小なる基準電圧を生成し、これを第1基準電圧VREとして昇圧回路14のオペアンプOPの非反転入力端子に供給する。昇圧回路14は、このオペアンプOP、pチャネルMOS型のトランジスタQ3及びQ4、抵抗R4及びR5、nチャネルMOS型のトランジスタQ5からなる。オペアンプOPの出力端子はトランジスタQ3のドレイン端子及びトランジスタQ4のゲート端子に接続されている。トランジスタQ3のソース端子にはバッテリ電圧VDDが印加されており、そのゲート端子にはアクティブレギュレータ活性信号REGONが供給されている。トランジスタQ4のソース端子にはバッテリ電圧VDDが印加されており、そのドレイン端子には第1電源ラインL1及び抵抗R4の一端が接続されている。抵抗R4の他端には抵抗R5の一端、及びオペアンプOPの反転入力端子が接続されている。抵抗R5の他端にはトランジスタQ5のドレイン端子が接続されている。トランジスタQ5のソース端子には接地電位GNDが印加されており、そのゲート端子にはアクティブレギュレータ活性信号REGONが供給されている。かかる構成により、論理レベル1のアクティブレギュレータ活性信号REGONが供給されると、オペアンプOPが活性状態になると共にトランジスタQ5がオン状態となり、抵抗R4及びR5同士の接続点に生じた負帰還電圧VMがオペアンプOPの反転入力端子に供給される。これにより昇圧回路14は、基準電圧生成回路13から供給された第1基準電圧VREの電圧を所定電圧値だけ昇圧し、これを第1電源電圧REGとして第1電源ラインL1上に送出する。このように、図24に示す如き、出力段が帰還型の昇圧回路14となっているアクティブレギュレータ10aを採用することにより、出力段がボルテージフォロワとなっているアクティブレギュレータ10に比べて安定した給電を行うことが可能となる。尚、アクティブレギュレータとして図24に示す如きアクティブレギュレータ10aを採用するにあたり、その基準電圧生成回路13から送出された第1基準電圧VREをコンパレータ40で比較対象とすることも可能である。この際、第1基準電圧VREの電圧値と、第1電源電圧REGの電圧値とは互いに異なる為、VREを直接、コンパレータ40に供給することは出来ない。そこで、第1基準電圧VREを上記昇圧回路14と同一量だけ昇圧する昇圧回路を、基準電圧生成回路13及びコンパレータ40の間に設けるようにする。図25は、かかる点に鑑みて為された、図23に示される定電圧電源部4の構成の変形例を示す図である。図25に示す定電圧電源部4においては、アクティブレギュレータ10に代えて図24に示すアクティブレギュレータ10aを採用し、更に、基準電圧生成回路13から送出された第1基準電圧VREを昇圧回路15を介してコンパレータ40に供給する点を除く他の構成は、図23に示されるものと同一である。図25において、昇圧回路15は、オペアンプOP、抵抗R6及び抵抗R7からなる非反転増幅回路であり、基準電圧生成回路13から送出された第1基準電圧VREを昇圧回路14と同一の増幅率で昇圧した電圧を第1基準電圧VREOとしてコンパレータ40に供給する。この際、昇圧回路14の抵抗R4及びR5、並びに昇圧回路15の抵抗R6及びR7は、R4/R5=R7/R6を満たすように設定される。尚、上記したアクティブレギュレータ10a及び昇圧回路15を用いた構成は、図23のみならず、図18、図20、図21又は図22に示される定電圧電源部4のいずれにも適用可能である。また、上記実施例では、低消費電力化を図るべく駆動電流を抑えるようにした基準電圧生成回路21として、図5に示す如き構成を有するものを採用しているが、かかる構成に限定されるものではない。図26は、基準電圧生成回路21の他の一例を示す回路図である。図26において、電流源AGは、バッテリ電圧VDDに基づいて一定電流を生成し、これを出力ラインLOに送出する。出力ラインLO及びスイッチアレイSAA間には、図5に示す如き形態でnチャネルMOS型のトランジスタ及びpチャネルMOS型のトランジスタが直列に接続されてなる電流路C1~CPPは2以上の整数が並列に設けられている。電流路C1~CPは、夫々直列に接続されているトランジスタの段数が異なり、各電流路における電気抵抗が異なっている。スイッチアレイSAAは、接地ラインと電流路C1~CP各々とを個別に接続するスイッチ素子SW1~SWPを備えている。スイッチアレイSAは、スイッチ素子SW1~SWPの内で電圧調整信号TRに応じた1のスイッチ素子SWをオン状態、他のスイッチ素子SWを全てオフ状態に設定する。すなわち、スイッチアレイSAは、電圧調整信号TRに応じて電流路C1~CPの内から実際に電流を流す電流路を選択する。この際、電流路C1~CPは、夫々電気抵抗が異なっているので、選択された電流路によって出力ラインLOに生じる電圧値が変化する。この出力ラインLOに生じた電圧が第2基準電圧VLPREとして送出される。また、上記実施例では、図2又は図11に示すように、スリープモードからアクティブモードに切り替わる際に、トリミングモードでスリープレギュレータ20の電圧を調整するようにしているが、ユーザによる操作部1の操作に応じて任意のタイミングでトリミングモードを実行させるようにしても良い。また、図27に示すように、周囲温度を検出する温度センサ6を設け、電源管理制御部2によってその温度が所定の温度変化幅よりも大きく変化したと判定された場合、つまりスリープレギュレータ20において温度変動が生じ易い環境下では、トリミングモードを強制的に実行させるようにしても良い。また、温度センサ6に代えて図28に示す如きバッテリモニタ6aを設けるような構成を採用しても良い。バッテリモニタ6aは、バッテリ電圧が所定の変化幅よりも大きく変化した場合にバッテリ異常検知信号を電源管理制御部2に供給する。この際、電源管理制御部2は、かかるバッテリ異常検知信号に応じてトリミングモードの実行に切り替える。尚、上記実施例では、アクティブレギュレータ10で生成された電圧VREG、REGと、スリープレギュレータ20で生成された電圧VLPRE、LPREGとの大小比較結果COに基づいて、電圧値を増加又は低下させることを示す電圧調整信号TO、TRを生成するようにしているが、かかる構成に限定されない。例えば、トリムモード時に、アクティブレギュレータ10で生成された電圧VREG、REGと、スリープレギュレータ20で生成された電圧VLPRE、LPREGとの電圧値の差を求め、この電圧値の差に対応した電圧調整値の分だけ第2基準電圧VLPREを低下又は増加させることを示す電圧調整信号TO、TRを生成する。この際、基準電圧生成回路21は、この電圧調整信号にて示される値が負極性である場合には第2基準電圧VLPREをその電圧調整値の分だけ増加させる一方、かかる電圧調整値が正極性である場合には第2基準電圧VLPREをその電圧調整値の分だけ低下させるべき調整を行う。尚、かかる電圧調整信号を保持回路60で保持しておくことにより、基準電圧生成回路21は、スリープモード時に、その保持された電圧調整値に基づいて調整された第2基準電圧VLPREを生成する。図29は、本発明に係る電源装置が搭載されている電子機器が、携帯電話機又はスマートフォンの如き通信装置である場合の内部構成を示すブロック図である。尚、図29においては、前述した如き第1負荷3が送受信部3aとなり、第2負荷5がシステム維持管理部5aとなる点を除く他の構成は図1に示すものと同一である。この際、定電圧電源部4は、図3、図10、図12~図19、図21~図23又は図25に示す如き内部構成を有し、アクティブモード時において、前述した如く生成した第1電源電圧REGを第1電源ラインL1を介して送受信部3aに供給する。この際、送受信部3aは、第1電源電圧REGの供給に応じて電波信号に対する送受信動作及びこの送受信動作に係わる各種設定動作が可能な状態となり、操作部1から供給された操作信号に応じた各種無線送受信動作を行う。尚、定電圧電源部4は、送受信部3が送受信動作を停止するスリープモード時には、上記した如き送受信部3に対する給電を停止する。また、定電圧電源部4は、電源ライン結合信号PSWONに応じて、上記第1電源電圧REG及び第2電源電圧LPREGの内の一方を第2電源ラインL2を介してシステム維持管理部5に供給する。システム維持管理部5は、スリープモード時においてもその動作を維持させておくべき、例えば時刻計時用のタイマ、及びメールの着信処理回路等からなる。システム維持管理部5は、第1電源電圧REG又は第2電源電圧LPREGの供給に応じて動作可能な状態となる。かかる構成により、定電圧電源部4は、アクティブモードでは上記した第1電源電圧REGを送受信部3及びシステム維持管理部5の双方に対して給電する一方、スリープモードでは上記した第2電源電圧LPREGをシステム維持管理部5に供給する。この際、スリープモードでは、定電圧電源部4による送受信部3に対する給電は一切為されない。