"1種以上のアモルファス金属酸化物を含有し、前記金属酸化物の少なくとも一部の金属原子にOH基が結合している半導体薄膜。In及びZnの群から選ばれる少なくとも1種以上の金属を含有する請求項1に記載の半導体薄膜。少なくともInを含有する請求項2に記載の半導体薄膜。In及びZnを含有する請求項2に記載の半導体薄膜。In、Zn及び第三元素を含有し、前記第三元素がSn,Ga,Hf,Zr,Ti,Al,Mg,Ge,Sm,Nd,Laから選ばれる少なくとも1種以上の金属元素である請求項2に記載の半導体薄膜。前記第三元素がSnである請求項5に記載の半導体薄膜。In,Sn及びZnを以下の原子数比で含有する請求項6に記載の半導体薄膜。0.2<[In]/[In][Sn][Zn]<0.80<[Sn]/[In][Sn][Zn]<0.20.2<[Zn]/[In][Sn][Zn]<0.8式中、[In]は薄膜中のインジウム元素の原子数であり、[Sn]は薄膜中のスズ元素の原子数であり、[Zn]は薄膜中の亜鉛元素の原子数である。前記第三元素がGaである請求項5に記載の半導体薄膜。In,Ga及びZnを以下の原子数比で含有する請求項8に記載の半導体薄膜。0.5≦[In]/[In][Ga]<10.2≦[Zn]/[In][Ga][Zn]≦0.8式中、[In]は薄膜中のインジウム元素の原子数であり、[Ga]は薄膜中のガリウム元素の原子数であり、[Zn]は薄膜中の亜鉛元素の原子数である。前記第三元素が、Hfである請求項5に記載の半導体薄膜。In,Hf及びZnを以下の原子数比で含有する請求項10に記載の半導体薄膜。0.3<[In]/[In][Hf][Zn]<0.80.01<[Hf]/[In][Hf][Zn]<0.10.1<[Zn]/[In][Hf][Zn]<0.69式中、[In]は薄膜中のインジウム元素の原子数であり、[Hf]は薄膜中のハフニウム元素の原子数であり、[Zn]は薄膜中の亜鉛元素の原子数である。前記第三元素が、Zrである請求項5に記載の半導体薄膜。In,Zr及びZnを以下の原子数比で含有する請求項12に記載の半導体薄膜。0.3<[In]/[In][Zr][Zn]<0.80.01<[Zr]/[In][Zr][Zn]<0.10.1<[Zn]/[In][Zr][Zn]<0.69式中、[In]は薄膜中のインジウム元素の原子数であり、[Zr]は薄膜中のジルコニウム元素の原子数であり、[Zn]は薄膜中の亜鉛元素の原子数である。以下の1a~1cのいずれかの工程を含む半導体薄膜の製造方法。1a水を含む希ガス雰囲気下において、金属酸化物からなるターゲットをスパッタリングする工程1b少なくとも希ガス原子、酸素原子、水素原子を含む気体雰囲気下において、金属酸化物からなるターゲットをスパッタリングする工程1c金属酸化物からなるターゲットをスパッタリングして半導体薄膜を成膜し、成膜した半導体薄膜を水蒸気雰囲気下でアニールする工程ゲート電極、請求項1~13のいずれかに記載の半導体薄膜からなるチャネル層、及び少なくともSiNxを含有する保護膜をこの順に備え、前記保護膜は前記チャネル層と隣接している薄膜トランジスタ。以下の1a~1cのいずれかの工程によってチャネル層を製造し:1a水を含む希ガス雰囲気下において、金属酸化物からなるターゲットをスパッタリングする工程;1b少なくとも希ガス原子、酸素原子、水素原子を含む気体雰囲気下において、金属酸化物からなるターゲットをスパッタリングする工程;1c金属酸化物からなるターゲットをスパッタリングしてチャネル層を成膜し、成膜したチャネル層を水蒸気雰囲気下でアニールする工程;Ti,Al,Mo,Cu,Auからなる群から選ばれる少なくとも1種以上の金属又は金属酸化物を含有する導電体層を前記チャネル層に隣接して成膜し、前記導電体層をパターニングすることでソース電極及びドレイン電極を形成し、前記ソース電極、ドレイン電極及びチャネル層の上にSiNxからなる保護膜を成膜する薄膜トランジスタの製造方法。前記導電体層が、Ti,Al,Mo,Cu,Auからなる群から選ばれる少なくとも1種以上の金属又は金属酸化物からなる請求項16に記載の薄膜トランジスタの製造方法。本発明の目的は、耐還元性に優れた半導体薄膜及びその製造方法を提供することである。本発明の他の目的は、チャネル層上に酸素透過性膜等のバッファー層を設けなくても安定したTFT特性が得られる薄膜トランジスタ及びその製造方法を提供することである。本発明によれば、以下の半導体薄膜及び薄膜トランジスタ等が提供される。1.1種以上のアモルファス金属酸化物を含有し、前記金属酸化物の少なくとも一部の金属原子にOH基が結合している半導体薄膜。2.In及びZnの群から選ばれる少なくとも1種以上の金属を含有する1に記載の半導体薄膜。3.少なくともInを含有する2に記載の半導体薄膜。4.In及びZnを含有する2に記載の半導体薄膜。5.In、Zn及び第三元素を含有し、前記第三元素がSn,Ga,Hf,Zr,Ti,Al,Mg,Ge,Sm,Nd,Laから選ばれる少なくとも1種以上の金属元素である2に記載の半導体薄膜。6.前記第三元素がSnである5に記載の半導体薄膜。7.In,Sn及びZnを以下の原子数比で含有する6に記載の半導体薄膜。0.2<[In]/[In][Sn][Zn]<0.80<[Sn]/[In][Sn][Zn]<0.20.2<[Zn]/[In][Sn][Zn]<0.8式中、[In]は薄膜中のインジウム元素の原子数であり、[Sn]は薄膜中のスズ元素の原子数であり、[Zn]は薄膜中の亜鉛元素の原子数である。8.前記第三元素がGaである5に記載の半導体薄膜。9.In,Ga及びZnを以下の原子数比で含有する8に記載の半導体薄膜。0.5≦[In]/[In][Ga]<10.2≦[Zn]/[In][Ga][Zn]≦0.8式中、[In]は薄膜中のインジウム元素の原子数であり、[Ga]は薄膜中のガリウム元素の原子数であり、[Zn]は薄膜中の亜鉛元素の原子数である。10.前記第三元素が、Hfである5に記載の半導体薄膜。11.In,Hf及びZnを以下の原子数比で含有する10に記載の半導体薄膜。0.3<[In]/[In][Hf][Zn]<0.80.01<[Hf]/[In][Hf][Zn]<0.10.1<[Zn]/[In][Hf][Zn]<0.69式中、[In]は薄膜中のインジウム元素の原子数であり、[Hf]は薄膜中のハフニウム元素の原子数であり、[Zn]は薄膜中の亜鉛元素の原子数である。12.前記第三元素が、Zrである5に記載の半導体薄膜。13.In,Zr及びZnを以下の原子数比で含有する12に記載の半導体薄膜。0.3<[In]/[In][Zr][Zn]<0.80.01<[Zr]/[In][Zr][Zn]<0.10.1<[Zn]/[In][Zr][Zn]<0.69式中、[In]は薄膜中のインジウム元素の原子数であり、[Zr]は薄膜中のジルコニウム元素の原子数であり、[Zn]は薄膜中の亜鉛元素の原子数である。14.以下の1a~1cのいずれかの工程を含む半導体薄膜の製造方法。1a水を含む希ガス雰囲気下において、金属酸化物からなるターゲットをスパッタリングする工程1b少なくとも希ガス原子、酸素原子、水素原子を含む気体雰囲気下において、金属酸化物からなるターゲットをスパッタリングする工程1c金属酸化物からなるターゲットをスパッタリングして半導体薄膜を成膜し、成膜した半導体薄膜を水蒸気雰囲気下でアニールする工程15.ゲート電極、1~13のいずれかに記載の半導体薄膜からなるチャネル層、及び少なくともSiNxを含有する保護膜をこの順に備え、前記保護膜は前記チャネル層と隣接している薄膜トランジスタ。16.以下の1a~1cのいずれかの工程によってチャネル層を製造し:1a水を含む希ガス雰囲気下において、金属酸化物からなるターゲットをスパッタリングする工程;1b少なくとも希ガス原子、酸素原子、水素原子を含む気体雰囲気下において、金属酸化物からなるターゲットをスパッタリングする工程;1c金属酸化物からなるターゲットをスパッタリングしてチャネル層を成膜し、成膜したチャネル層を水蒸気雰囲気下でアニールする工程;Ti,Al,Mo,Cu,Auからなる群から選ばれる少なくとも1種以上の金属又は金属酸化物を含有する導電体層を前記チャネル層に隣接して成膜し、前記導電体層をパターニングすることでソース電極及びドレイン電極を形成し、前記ソース電極、ドレイン電極及びチャネル層の上にSiNxからなる保護膜を成膜する薄膜トランジスタの製造方法。17.前記導電体層が、Ti,Al,Mo,Cu,Auからなる群から選ばれる少なくとも1種以上の金属又は金属酸化物からなる16に記載の薄膜トランジスタの製造方法。本発明によれば、耐還元性に優れた半導体薄膜及びその製造方法が提供できる。また、本発明によれば、チャネル層上に酸素透過性膜等のバッファー層を設けなくても安定したTFT特性が得られる薄膜トランジスタ及びその製造方法が提供できる。1.半導体薄膜本発明の第1の半導体薄膜は、1種以上のアモルファス金属酸化物を含有し、金属酸化物の少なくとも一部の金属原子にOH基が結合している。金属原子にOH基が結合していることは、フーリエ変換赤外線吸収分光測定FT-IR又は昇温脱離測定で確認できる。本発明の半導体薄膜は、一部又は全部の金属原子にOH基が結合する。いずれの場合も、FT-IR等でOH基の結合が確認できればよい。具体的には、半導体薄膜のフーリエ変換赤外分光測定において、1100cm-1付近1000~1300cm-1と3000cm-1付近2600~3500cm-1にピーク好ましくは最大ピーク高さの5以上又は10以上の高さの、山又はショルダーが観測されることで確認できる。また、昇温脱離測定において、好ましくは350~600°Cにおいて5.0×10-10以上、より好ましくは8.0×10-10以上のピークが観察されることで確認できる。フーリエ変換赤外分光法による赤外線吸収分光測定、昇温脱離測定は、実施例に記載の方法で行うことができる。本発明において半導体とは薄膜のキャリア濃度が1×1019/cm3未満の状態をいう。キャリア濃度は株式会社東陽テクニカ製の高抵抗ホール測定装置ResiTest8300により求める。上記薄膜は1種以上のアモルファス金属酸化物を含有する。好ましくは、実質的に1種以上のアモルファス金属酸化物のみからなる。尚、実質的にとは、本発明の効果を損なわない範囲で他に不可避不純物を含んでいてもよいことを意味する。アモルファス酸化物であると、大面積での均一性に優れ、システムオングラスSOG等の周辺回路や有機ELディスプレイの電流駆動を行うスイッチング素子に適している。アモルファス酸化物とは、X線回折で明確なピークが確認できないものをいう。上記薄膜は、好ましくはIn及びZnの群から選ばれる少なくとも1種以上の金属の酸化物を含有する。より好ましくは、少なくともInを含有し、さらに好ましくはIn及びZnを含有する。薄膜中の全元素中のインジウム元素の含有量は、好ましくは下記原子比を満たす。0.2≦[In]/全金属原子≦0.8式中、[In]は薄膜中に含まれるインジウム元素の原子数である。全金属原子とは、薄膜中に含まれる全ての金属原子の原子数である。好ましくは、0.25≦[In]/全金属原子≦0.75であり、さらに好ましくは0.3≦[In]/全金属原子≦0.7である。[In]/全金属原子原子比が0.2未満の場合、得られた薄膜のキャリア濃度が半導体領域よりも低くなってしまい、絶縁体となってしまうおそれがある。一方、[In]/全金属原子原子比が0.8超の場合、薄膜が結晶化しやすくなり、大面積に成膜した場合に、面内の電気特性が不均一になるおそれがある。また、上記薄膜は、好ましくはIn及びZnの他に第三元素を含有し、第三元素としてSn,Ga,Hf,Zr,Ti,Al,Mg,Ge,Sm,Nd,Laから選ばれる少なくとも1種以上の金属元素を選択することができる。第三元素としてSnを含有する場合、耐薬品性が向上するため、チャンネルエッチ型でTFTを積層する際、エッチストッパーを設ける必要がない。また、スパッタリングターゲットを製造した際にSnが焼結助剤の効果を果たすため、低密度なスパッタリングターゲットを容易に作製することが可能である。さらに水分圧の変化に対する電界効果移動度の変動変化が第三元素としてGaを含有する場合と比較して小さいため、より好適に用いることができる。第三元素としてGa、Hf、Zr、Ti、Al、Ge、Sm、Nd又はLaを含有する場合、半導体として適切な量にキャリア濃度を低減できることが期待される。また、特定のエッチャントに耐薬品性を有するため、エッチャントを選択することによりエッチストッパーを設ける必要がない。さらにドライエッチ、リフトオフの場合はエッチストッパーを設ける必要がない。上記第三元素は好ましくはSnである。この場合、上記薄膜はIn,Sn及びZnを以下の原子数比で含有することが好ましい。0.2<[In]/[In][Sn][Zn]<0.80<[Sn]/[In][Sn][Zn]<0.20.2<[Zn]/[In][Sn][Zn]<0.8式中、[In]は薄膜中のインジウム元素の原子数であり、[Sn]は薄膜中のスズ元素の原子数であり、[Zn]は薄膜中の亜鉛元素の原子数である。好ましくは下記原子比を満たす。0.2<[In]/[In][Sn][Zn]<0.60<[Sn]/[In][Sn][Zn]<0.150.4<[Zn]/[In][Sn][Zn]<0.8[Sn]/[In][Sn][Zn]≧0.2の場合、本発明の薄膜をTFTに用いる場合、エッチャントに不溶となるためチャネル層のパターニングが困難となる恐れがある。また成膜時に使用するスパッタリングターゲットの抵抗が高くなり、DCスパッタリングができなくなる恐れがある。また、[In]/[In][Sn][Zn]≦0.2の場合、得られた薄膜のキャリア濃度が低くなりすぎてしまい、半導体として機能しなくなるおそれがある。[In]/[In][Sn][Zn]≧0.8の場合は、得られたキャリア密度が増大化し、半導体特性が損なわれるおそれがある。また、上記第三元素は好ましくはGaである。この場合、上記薄膜はIn,Ga及びZnを以下の原子数比で含有することが好ましい。0.5≦[In]/[In][Ga]<10.2≦[Zn]/[In][Ga][Zn]≦0.8式中、[In]は薄膜中のインジウム元素の原子数であり、[Ga]は薄膜中のガリウム元素の原子数であり、[Zn]は薄膜中の亜鉛元素の原子数である。好ましくは下記原子比を満たす。0.5≦[In]/[In][Ga]<10.2≦[Zn]/[In][Ga][Zn]≦0.5[In]/[In][Ga]が0.5よりも小さい場合、さらには0.3よりも小さい場合、本発明の薄膜を用いて得られたTFT素子の移動度が低くなる恐れがある。一方、[Zn]/[In][Ga][Zn]<0.2又は[Zn]/[In][Ga][Zn]>0.8である場合、得られる薄膜が結晶化しやすくなり、大面積に成膜した場合に面内の電気特性が不均一になるおそれがある。また、上記第三元素は好ましくはHfである。この場合、上記薄膜はIn,Hf及びZnを以下の原子数比で含有することが好ましい。0.3<[In]/[In][Hf][Zn]<0.80.01<[Hf]/[In][Hf][Zn]<0.10.1<[Zn]/[In][Hf][Zn]<0.69式中、[In]は薄膜中のインジウム元素の原子数であり、[Hf]は薄膜中のハフニウム元素の原子数であり、[Zn]は薄膜中の亜鉛元素の原子数である。また、上記第三元素は好ましくはZrである。この場合、上記薄膜はIn,Zr及びZnを以下の原子数比で含有することが好ましい。0.3<[In]/[In][Zr][Zn]<0.80.01<[Zr]/[In][Zr][Zn]<0.10.1<[Zn]/[In][Zr][Zn]<0.69式中、[In]は薄膜中のインジウム元素の原子数であり、[Zr]は薄膜中のジルコニウム元素の原子数であり、[Zn]は薄膜中の亜鉛元素の原子数である。またこの場合、スパッタリング成膜時に使用するスパッタリングターゲットを高密度化させるために、上記薄膜はIn,Zr及びZnに加えてSnを含むとより好ましい。このとき、Snを以下の原子比で含むと好ましい。0.1<[Sn]/[In][Zr][Zn][Sn]<0.2上記第三元素がZr又はHfであると、熱安定性、耐熱性、耐薬品性が向上し、S値やオフ電流を低減でき、また光電流を低減できるため好ましい。上記の半導体薄膜は、後述する水又は酸素原子と水素原子を含む雰囲気で形成するため、耐真空性、耐還元性を有するため、CVD等の製造プロセスを通しても酸素欠損ができにくく、TFTに用いた場合、TFT特性の劣化が起こらない。そのため、TFTの特性の回復を担う酸素透過膜のようなバッファー層が不必要であり、簡便なプロセスにてTFTを作製することが可能である。上記の半導体薄膜は、後述する薄膜トランジスタのチャネル層の製造方法1a~1cと同様の方法により作製することができる。1a、1b又は1cの方法を用いることで、効果的に半導体薄膜の酸素欠陥が抑制され、安定なメタル-酸素の結合を形成することができる。そのため還元性雰囲気にさらされても薄膜のキャリア濃度の上昇を抑えることができる。さらに、1a、1b又は1cの方法によって作製された半導体薄膜は、金属酸化物からなるターゲットを酸素と希ガス雰囲気下でスパッタリングして作製した半導体薄膜よりもバンドギャップを広くすることが可能である。そのため光照射時でも良好な信頼性を得ることができる。本発明の第2の半導体薄膜は、1a、1b又は1cの方法により製造された膜である。この半導体薄膜は、アモルファス金属酸化物を含み、金属酸化物の好適な元素の組成は、第1の半導体薄膜と同じである。2.薄膜トランジスタ薄膜トランジスタは、通常、ゲート電極、ゲート絶縁膜、チャネル層、ソース電極及びドレイン電極、及び保護膜を備える。本発明の薄膜トランジスタでは、バッファー層が不要であり、チャネル層に直接保護膜を設けることができる。このため、製造工程を簡略化させることができる。チャネル層はアモルファス金属酸化物を含み、金属酸化物の好適な元素の組成は、第1の半導体薄膜と同じである。チャネル層として、第1又は第2の半導体薄膜を用いることができる。上記の保護膜としては、少なくともSiNx窒化ケイ素を含有するものを好適に用いることができる。SiNxはSiO2と比較して緻密な膜を形成できるため、TFTの劣化抑制効果が高いという利点を有する。上記保護膜は、SiNxの他に例えばSiO2,SiNx,Al2O3,Ta2O5,TiO2,MgO,ZrO2,CeO2,K2O,Li2O,Na2O,Rb2O,Sc2O3,Y2O3,Hf2O3,CaHfO3,PbTi3,BaTa2O6,SrTiO3又はAlN等の酸化物等を含むことができるが、好ましくは、実質的にSiNxのみからなる。本発明の薄膜トランジスタの一実施形態を図1に示す。薄膜トランジスタ1は、ゲート電極基板10上に絶縁膜20を有し、絶縁膜20上にチャネル層30、及び間隔をあけてソース電極40及びドレイン電極50を有する。ソース電極40及びドレイン電極50の間にチャネル層30が形成されている。基板10がゲート電極を兼ねており、基板10に印加される電圧によってソース電極40とドレイン電極50の間のチャネル層30に流れる電流が制御されることで、薄膜トランジスタ1がオン/オフ動作する。チャネル層30、ソース電極40及びドレイン電極50を覆うように保護膜60が設けられている。ドレイン電極、ソース電極及びゲート電極の各電極を形成する材料に特に制限はなく、一般に用いられている材料を任意に選択することができる。例えば、ITO,IZO,ZnO,SnO2等の透明電極や、Al,Ag,Cu,Cr,Ni,Mo,Au,Ti,Ta等の金属電極、又はこれらを含む合金の金属電極を用いることができる。ドレイン電極、ソース電極及びゲート電極の各電極は、異なる2層以上の導電層を積層した多層構造とすることもできる。特にソースドレイン電極は低抵抗配線への要求が強いため、AlやCu等の良導体をTiやMo等の密着性に優れた金属でサンドイッチして使う場合がある。ゲート絶縁膜を形成する材料は特に制限はなく、一般に用いられている材料を任意に選択できる。ゲート絶縁膜の材料としては、例えばSiO2,SiNx,Al2O3,Ta2O5,TiO2,MgO,ZrO2,CeO2,K2O,Li2O,Na2O,Rb2O,Sc2O3,Y2O3,HfO3,CaHfO3,PbTi3,BaTa2O6,SrTiO3,AlN等の化合物を用いることができる。これらのなかでも、好ましくはSiO2,SiNx,Al2O3,Y2O3,HfO3,CaHfO3であり、より好ましくはSiO2,SiNx,Y2O3,HfO3,CaHfO3である。尚、上記の酸化物の酸素数は、必ずしも化学量論比と一致していなくともよい例えば、SiO2でもSiOxでもよい。ゲート絶縁膜は、異なる2層以上の絶縁膜を積層した構造でもよい。また、ゲート絶縁膜は結晶質、多結晶質、非晶質のいずれであってもよいが、工業的に製造しやすい多結晶質又は非晶質であることが好ましい。チャネル層は、後述する製造方法1a~1cのいずれかの方法により形成することができる。製造方法1a~1cにおけるスパッタリングの方法は特に限定されず、プラズマ活性の低いDCスパッタリング及び周波数10MHz以下の高周波スパッタリングのいずれでもよい。また、スパッタリングはパルススパッタリングでもよい。ここでDCスパッタリングとは、直流電源を印加して行うスパッタ方法直流スパッタをいい、高周波スパッタRFスパッタリングとは、交流電源交流スパッタを印加して行うスパッタリングをいう。また、パルススパッタリングとは、パルス電圧を印加して行うスパッタリングをいう。RFスパッタリングは、DCスパッタリングに比べてプラズマ密度が高く、放電電圧が下がるため、格子の乱れ等が減少し、キャリア移動度を高めることができる。また、一般的にRFスパッタリングの方が面内均一性が良好な膜が得られやすい。そのため、RFスパッタリングより得られる膜は、TFT素子としたときの電界効果移動度も高くなることが期待される。しかし、一般的にRFスパッタリングは、DCスパッタリングよりも成膜速度が遅いため、工業的にはDCスパッタリングが採用されている。スパッタ成膜時のターゲットに印加するパワー密度は、好ましくは1~5W/cm2であり、さらに好ましくは2~5W/cm2である。特に好ましくは2.5~5W/cm2である。パワー密度が1W/cm2未満の場合、成膜速度が遅くなり、生産性が悪くなるおそれがある。一方、スパッタパワー密度が5W/cm2超の場合、成膜速度が速くなりすぎて、膜厚の制御性が悪くなるおそれがある。スパッタリングの成膜速度は、基板の成膜面に対して垂直方向に通常は1~200nm、好ましくは1~100nm/minであり、さらに好ましくは10~80nm/minであり、特に好ましくは30~60nm/minである。成膜速度が1nm/min未満の場合、成膜速度が遅いため生産性が悪くなるおそれがある。一方、成膜速度が200nm/min超の場合、成膜速度が速くなりすぎて、膜厚の制御性が悪くなるおそれがある。ターゲット及び基板間の距離は、基板の成膜面に対して垂直方向に好ましくは1~15cmであり、さらに好ましくは4~8cmである。この距離が1cm未満の場合、基板に到達するターゲット構成元素の粒子の運動エネルギーが大きくなり、良好な膜特性を得ることができないおそれがあるうえ、膜厚及び電気特性の面内分布が生じてしまうおそれがある。一方、ターゲットと基板との間隔が15cmを越える場合、基板に到達するターゲット構成元素の粒子の運動エネルギーが小さくなりすぎて、緻密な膜を得ることができず、良好な膜特性を得ることができないおそれがある。磁場強度が300~1000ガウスの雰囲気下でスパッタリングすることが望ましい。磁場強度が300ガウス未満の場合、プラズマ密度が低くなるため高抵抗のスパッタリングターゲットの場合スパッタリングできなくなるおそれがある。一方、1000ガウス超の場合、膜厚及び膜中の電気特性の制御性が悪くなるおそれがある。気体雰囲気の圧力スパッタ圧力は、プラズマが安定して放電できる範囲であれば特に限定されないが、好ましくは0.1~5.0Paである。尚、スパッタ圧力とは、アルゴン、酸素等を導入した後のスパッタ開始時の系内の全圧をいう。本発明の薄膜トランジスタの製造方法は、以下の工程を含む。1a水を含む希ガス雰囲気下において、金属酸化物からなるターゲットをスパッタリングして、アモルファス金属酸化物からなるチャネル層を成膜する工程。2Ti,Al,Mo,Cu,Auからなる群から選ばれる少なくとも1種以上の金属又は金属酸化物を含有する導電体層を上記チャネル層に隣接して成膜する工程。好ましくは、上記導電体層はTi,Al,Mo,Cu,Auからなる群から選ばれる少なくとも1種以上の金属又は金属酸化物のみからなる。3上記導電体層をパターニングすることでソース電極及びドレイン電極を形成する工程。4上記ソース電極、ドレイン電極及びチャネル層の上にSiNxからなる保護膜を成膜する工程。工程1aの成膜方法を用いることで、効果的にチャネル層の酸素欠陥が抑制され、安定なメタル-酸素の結合を形成することができる。そのため還元性雰囲気にさらされても薄膜のキャリア濃度の上昇を抑えることができる。水分子の希ガス原子に対する分圧比は、[H2O]/[H2O][希ガス原子]で表される。[H2O]は気体雰囲気中の水分子の分圧であり、[希ガス原子]は気体雰囲気中の希ガス原子の分圧である。この分圧比は好ましくは0.1~10、より好ましくは0.5~7.0、さらに好ましくは1.0~5.0、特に好ましくは1.0~3.0である。水分子の含有量が希ガス原子に対して分圧比で0.1未満の場合、酸素欠損の生成抑制効果が得られず、膜中のキャリア濃度を低下させるおそれがある。一方、水分子の含有量が希ガス原子に対して分圧比で10超の場合、得られるTFT素子の移動度が低下するおそれがある。尚、希ガス原子は特に制限されないが、好ましくはアルゴン原子である。また、希ガス及び水以外に、TFT素子に影響を及ぼさない範囲で酸素及び窒素を含んでもよい。上記工程1aの代わりに、以下の工程1bによってチャネル層を形成してもよい。1b酸素原子及び水素原子を含む希ガス雰囲気下において、金属酸化物からなるターゲットをスパッタリングすることによってアモルファス金属酸化物からなるチャネル層を成膜する工程。工程1bにおいて、スパッタリング中の気体雰囲気は酸素原子に対してモル比で2倍以上の水素原子を含むことが好ましい。そうすることにより気体雰囲気中に水を導入したものと同等の効果を得ることができる。工程1a及び1bにおいて、成膜したチャネル層は、好ましくは200~400°Cで5~120分間アニール処理する。アニール処理することにより、得られる酸化物半導体の半導体特性の安定性が向上し、さらに成膜後のプロセスによる劣化を抑制することができる。アニール温度が200°C未満の場合、又は成膜時間が5分未満の場合、効果を得ることが難しく、アニール温度が400°C超の場合、又は成膜時間が120分超の場合、結晶化が進行してしまうおそれがある。上記アニール処理は、200°C~400°Cの温度範囲であれば特に雰囲気に制限を受けないが、少なくも酸素を含有する雰囲気下で行なうことが好ましい。酸素を含有する雰囲気下で行なうことにより、アニール処理した薄膜をTFTとしたときの特性のばらつきを抑制することができる。上記工程1a又は1bの代わりに、以下の工程1cによってチャネル層を形成してもよい。1c金属酸化物からなるターゲットをスパッタリングすることによってチャネル層を成膜し、成膜したチャネル層を高圧水蒸気雰囲気下でアニールする工程。アニール処理は高圧水蒸気アニール炉を用いて、1~3MPaで200°C~400°C、5~120分間アニール処理をする。チャネル層の膜厚は、チャネル層の比抵抗に応じて適宜最適な値が選定され、均一性の観点からは膜厚が厚い方が好ましく、成膜時間工程のタクトタイムの観点からは膜厚が薄い方が好ましい。チャネル層の膜厚は、通常20~500nm、好ましくは40~150nm、より好ましくは50~140nm、さらに好ましくは60~130nm、特に好ましくは70~110nmである。チャネル層の膜厚が20nm未満の場合、大面積に成膜した際の膜厚の不均一性により、作製したTFTの特性が不均一になるおそれがある。一方、膜厚が500nm超の場合、成膜時間が長くなり工業的に採用できないおそれがある。本発明の薄膜トランジスタは、電界効果移動度及びon-off比が高く、ノーマリーオフを示すとともに、ピンチオフが明瞭なトランジスタである。また、本発明の薄膜トランジスタは、金属酸化物を低温で成膜できるので、無アルカリガラス等の耐熱温度に限界のある基板上に構成することが可能である。本発明に用いるチャネル層は、通常、n型領域で用いられるが、P型Si系半導体、P型酸化物半導体、P型有機半導体等の種々のP型半導体と組合せてPN接合型トランジスタ等の各種の半導体デバイスに利用することができる。また、本発明のTFTは電界効果型トランジスタ、論理回路、メモリ回路、差動増幅回路等各種の集積回路にも適用できる。さらに、電界効果型トランジスタ以外にも静電誘起型トランジスタ、ショットキー障壁型トランジスタ、ショットキーダイオード、抵抗素子に適応できる。薄膜トランジスタの構成は、ボトムゲート、ボトムコンタクト、トップコンタクト等公知の構成を制限なく利用することができる。特にボトムゲート構成が、アモルファスシリコンやZnOのTFTに比べ高い性能が得られるので有利である。ボトムゲート構成は、製造時のマスク枚数を削減しやすく、大型ディスプレイ等の用途の製造コストを低減しやすいため好ましい。大面積のディスプレイ用としては、チャンネルエッチ型のボトムゲート構成の薄膜トランジスタが特に好ましい。チャンネルエッチ型のボトムゲート構成の薄膜トランジスタは、フォトリソ工程時のフォトマスクの数が少なく低コストでディスプレイ用パネルを製造できる。中でも、チャンネルエッチ型のボトムゲート構成トップコンタクト構成の薄膜トランジスタが移動度等の特性が良好で工業化しやすいため特に好ましい。薄膜トランジスタの電界効果移動度は、通常1cm2/Vs以上であり、好ましくは5cm2/Vs以上、より好ましくは18cm2/Vs以上、さらに好ましくは30cm2/Vs以上、特に好ましくは50cm2/Vs以上である。電界効果移動度が1cm2/Vs未満の場合、スイッチング速度が遅くなるおそれがある。薄膜トランジスタのon-off比は、通常103以上であり、好ましくは104以上、より好ましく105以上、さらに好ましくは106以上であり、特に好ましくは107以上である。また、薄膜トランジスタは、低消費電力の観点からは閾値電圧Vthがプラスでノーマリーオフとなることが好ましい。閾値電圧Vthがマイナスでノーマリーオンとなると、消費電力が大きくなるおそれがある。実施例11薄膜トランジスタの作製基板に膜厚100nmの熱酸化膜付きの導電性シリコン基板を使用した。熱酸化膜がゲート絶縁膜として機能し、導電性シリコン部がゲート電極として機能する。ゲート絶縁膜上にIn2O3-SnO2-ZnOITZOターゲットを用いて、表1に示す条件でスパッタ成膜した。レジストとしてOFPR♯800東京応化工業株式会社製を使用し、塗布、プレベーク80°C、5分、露光した。現像後、ポストベーク120°C、5分し、シュウ酸にてエッチングし、所望の形状にパターニングした。その後熱風加熱炉内にて300°Cで1時間アニール処理を行った。得られた膜は、X線回折測定XRDにより、ハローパターンが観測され、明確なピークは確認できなかったため、非晶質であると判断した。その後Mo200nmをスパッタ成膜により成膜した。チャンネルエッチによりソース/ドレイン電極を所望の形状にパターニングした。その後プラズマCVD法PECVDにてSiNxを成膜して保護膜とした。フッ酸を用いてコンタクトホールを開口し、薄膜トランジスタを作製した。2評価作製した薄膜トランジスタについて、オン電流、オフ電流、電界効果移動度μ、S値及び閾値電圧Vthを評価した。これらは、半導体パラメーターアナライザーケースレーインスツルメンツ株式会社製4200SCSを用い、室温、遮光環境下シールドボックス内で測定した。尚、ドレイン電圧Vdは10Vとした。結果を表1に示す。3酸化物半導体単層膜の評価3-1バンドギャップ測定石英基板上に、表1に示すIn2O3-SnO2-ZnOITZOターゲットを用いて、表1に示すスパッタ条件で酸化物薄膜をスパッタ成膜した。この薄膜を300°Cで1時間加熱処理を行った。得られた薄膜について、以下のようにバンドギャップを測定した。多入射角分光エリプソメトリージェーエーウーラムジャパン株式会社製を用いて、光の入射角度50~70°、波長領域192.3~1689nmにてΨ及びΔを測定した。薄膜を均一膜と仮定してT-Lmodel、Gaussian、Drudemodelを用いてフィッティングを行い、消衰係数k及び屈折率nを求めた。求めたn及びkから吸光係数αを算出し、直接遷移型と仮定してバンドギャップを読み取った。結果を表1に示す。3-2FT-IR測定金50nmを成膜したガラス基板上に、表1に示すITZOターゲットを用いて、表1に示すスパッタ条件で200nmの酸化物薄膜をスパッタ成膜した。この薄膜を300°Cで1時間加熱処理を行った。FT-IR測定装置Bio-Rad社製を用いて、1回反射のATR減衰全反射法クリスタルGe、入射角度45°により、積算回数100回でIR測定を行った。結果を図2に示す。図2から分かるように、1100cm-1付近と3000cm-1付近にピークが観測された。3-3昇温脱離TPD測定Siウエハ上に、表1に示すITZOターゲットを用いて、表1に示すスパッタ条件で100nmの酸化物薄膜をスパッタ成膜した。この薄膜を300°Cで1時間加熱処理を行った。TDS-MS電子科学株式会社製を用いて、測定温度50~600°C、昇温測定30°C/minにてTPDを行った。結果を図3に示す。図3はm/z=18のTPDスペクトルを示しており、実施例1,4において、350°C以降から金属に結合したOH基がH2Oとして脱離していることが明らかとなった。このことから、実施例1,4の酸化物薄膜の金属原子にOH基が結合していることが分かる。実施例2実施例1において、ターゲットとしてIn2O3-Ga2O3-ZnOIGZOを用いてチャネル層を形成し、ソース/ドレイン電極は、Ti50nm/Au100nm/Ti50nmを用いてスパッタ成膜し、リフトオフによりパターニングを行って作製した。この他は実施例1と同様にして薄膜トランジスタを作製し、評価した。結果を表1に示す。また、ターゲットを表1のように変更した他は実施例1と同様にして単層膜を成膜し、バンドギャップ測定及びFT-IR測定を行った。FT-IR測定において、1100cm-1付近と3000cm-1付近にピークが観測された。実施例3ターゲットとしてIn2O3-SnO2-ZnO-ZrO2ITZZOを用いてチャネル層を形成した他は実施例1と同様にして薄膜トランジスタを作製し、評価した。結果を表1に示す。また、ターゲットを表1のように変更した他は実施例1と同様にして単層膜を成膜し、バンドギャップ測定及びFT-IR測定を行った。FT-IR測定において、1100cm-1付近と3000cm-1付近にピークが観測された。実施例4チャネル層のスパッタ条件を表1のように変更した他は実施例1と同様にして薄膜トランジスタを作製し、評価した。結果を表1に示す。また、ターゲット及びスパッタ条件を表1のように変更した他は実施例1と同様にして単層膜を成膜し、バンドギャップ測定、FT-IR測定及びTPD測定を行った。FT-IR測定において、1100cm-1付近と3000cm-1付近にピークが観測された。FT-IR測定の結果を図2に、昇温脱離測定の結果を図3に示す。実施例5チャネル層のスパッタ条件及びアニール条件を表1のように変更した他は実施例1と同様にして薄膜トランジスタを作製し、評価した。結果を表1に示す。また、スパッタ条件及びアニール条件を表1のように変更した他は実施例1と同様にして単層膜を成膜し、バンドギャップ測定及びFT-IR測定を行った。FT-IR測定において、1100cm-1付近と3000cm-1付近にピークが観測された。実施例6ターゲットとしてIGZOを用い、チャネル層のスパッタ条件を表1のように変更した他は実施例2と同様にして薄膜トランジスタを作製し、評価した。結果を表1に示す。また、ターゲット及びスパッタ条件を表1のように変更した他は実施例1と同様にして単層膜を成膜し、バンドギャップ測定及びFT-IR測定を行った。FT-IR測定において、1100cm-1付近と3000cm-1付近にピークが観測された。実施例7ターゲットとしてIGZOを用い、チャネル層のスパッタ条件を表1のように変更した他は実施例2と同様にして薄膜トランジスタを作製し、評価した。結果を表1に示す。また、ターゲット及びスパッタ条件を表1のように変更した他は実施例1と同様にして単層膜を成膜し、バンドギャップ測定及びFT-IR測定を行った。FT-IR測定において、1100cm-1付近と3000cm-1付近にピークが観測された。実施例8ターゲットとしてIGZOを用い、チャネル層のスパッタ条件を表1のように変更した他は実施例2と同様にして薄膜トランジスタを作製し、評価した。結果を表1に示す。また、ターゲット及びスパッタ条件を表1のように変更した他は実施例1と同様にして単層膜を成膜し、バンドギャップ測定及びFT-IR測定を行った。FT-IR測定において、1100cm-1付近と3000cm-1付近にピークが観測された。実施例9ターゲットの組成、チャネル層のスパッタ条件を表1のように変更した他は実施例1と同様にして薄膜トランジスタを作製し、評価した。結果を表1に示す。また、ターゲット及びスパッタ条件を表1のように変更した他は実施例1と同様にして単層膜を成膜し、バンドギャップ測定及びFT-IR測定を行った。FT-IR測定において、1100cm-1付近と3000cm-1付近にピークが観測された。実施例10ターゲットとしてIGZOを用い、チャネル層のスパッタ条件を表1のように変更した他は実施例1と同様にして薄膜トランジスタを作製し、評価した。結果を表1に示す。また、ターゲット及びスパッタ条件を表1のように変更した他は実施例1と同様にして単層膜を成膜し、バンドギャップ測定及びFT-IR測定を行った。FT-IR測定において、1100cm-1付近と3000cm-1付近にピークが観測された。比較例1ターゲットの組成及びチャネル層のスパッタ条件を表2のように変更した他は実施例1と同様にして薄膜トランジスタを作製し、評価した。結果を表2に示す。また、ターゲットの組成及びスパッタ条件を表2のように変更した他は実施例1と同様にして単層膜を成膜し、バンドギャップ測定、FT-IR測定、及び昇温脱離測定を行った。FT-IR測定において、1100cm-1付近と3000cm-1付近にはピークが観測されなかった。FT-IR測定の結果を図2に、昇温脱離測定の結果を図3に示す。比較例2チャネル層のスパッタ条件を表2のように変更した他は実施例2と同様にして薄膜トランジスタを作製し、評価した。結果を表2に示す。また、スパッタ条件を表2のように変更した他は実施例2と同様にして単層膜を成膜し、バンドギャップ測定及びFT-IR測定を行った。FT-IR測定において、1100cm-1付近と3000cm-1付近にはピークが観測されなかった。"