"基板と、前記基板上に設けられ、屈折率の異なる材料が積層された多重積層反射膜と、前記多重積層反射膜上に設けられ、導電材料からなり、前記基板の対向面と反対側の面が平坦化処理された平坦化層と、発光素子を含み、前記平坦化層上に貼り付けられた半導体薄膜とを有し、前記平坦化層の、前記基板の反対面の面の平坦性は5nm以下であり、前記多重積層反射膜は誘電体膜を含むことを特徴とする半導体装置。前記多重積層反射膜は、Si/SiO2積層膜であることを特徴とする請求項1記載の半導体装置。前記多重積層反射膜は、SiO2/TiO2積層膜であることを特徴とする請求項1記載の半導体装置。前記多重積層反射膜は、低屈折率材料/高屈折率材料の積層膜であることを特徴とする請求項1記載の半導体装置。前記低屈折率材料は、SiO2、CaF2、LiF、MgF2の何れかであることを特徴とする請求項4記載の半導体装置。前記高屈折率材料は、TiO2、CeO2、CdS、ZnSの何れかであることを特徴とする請求項4記載の半導体装置。前記導電材料は、有機導電性材料からなることを特徴とする請求項1記載の半導体装置。前記導電材料は、透明導電性材料からなることを特徴とする請求項1記載の半導体装置。基板と、前記基板上に設けられ、屈折率の異なる材料が積層された多重積層反射膜と、前記多重積層反射膜上に設けられ、導電材料からなり、前記基板の対向面と反対側の面が平坦化処理された平坦化層と、発光素子を含み、前記平坦化層上に貼り付けられたLED薄膜とを有し、前記平坦化層の、前記基板の反対面の面の平坦性は5nm以下であり、前記多重積層反射膜は誘電体膜を含むことを特徴とするLED装置。請求項9記載のLED装置と、前記LED薄膜が発光する光を導く光学系とを有することを特徴とするLEDヘッド。搬送手段により搬送される記録媒体に記録材による画像を形成する画像形成部を有する画像形成装置において、前記画像形成部が、像担持体と、前記像担持体の表面を帯電する帯電手段と、帯電された前記表面に選択的に光を照射して静電潜像を形成する露光手段と、前記静電潜像を現像する現像手段とを有し、前記露光手段として、請求項10記載のLEDヘッドを用いたことを特徴とする画像形成装置。しかしながら、図33及び図34に示されたLEDプリントヘッド500では、LEDアレイチップ502と駆動ICチップ504とをボンディングワイヤ506によって接続していたので、LEDアレイチップ502と駆動ICチップ504のそれぞれにワイヤボンド用の大きな例えば、100μm×100μm電極パッド503及び505を設ける必要があった。このため、LEDアレイチップ502及び駆動ICチップ504の面積を小さくすることが困難であり、その結果、材料コストを削減することが困難であった。また、LEDアレイチップ502において、発光部507として機能する領域は、表面から5μm程度の深さの領域である。しかし、図33及び図34に示されたLEDプリントヘッド500では、安定したワイヤボンドの歩留りを確保するためには、ワイヤがICチップ端部やLEDアレイチップ端部に接触する可能性があるため、LEDアレイチップ502の厚さは駆動ICチップ504の厚さ例えば、250μm~300μmと同程度にする必要があった。また、ワイヤボンドの際の衝撃が大きいため、ワイヤボンド用のパッドを設けたLEDチップの厚さを薄膜化することは困難であった。このため、上記したLEDプリントヘッド500においては、LEDアレイチップ502の材料コストを削減することが困難であった。そこで、ワイヤボンドによる接続を回避するために、上記特許文献1のように、配線を設けた基板にフリップチップボンディング法によって、導電性ペーストを使って、発光素子上のパッドと基板上のパッドを接続した形態が考えられる。しかし、この場合であっても、発光素子上にボンディング用パッドを設ける必要があること、低抵抗のコンタクト抵抗を得るためにはある程度大きい接着面積が必要であることすなわち、ある程度大きいボンディング用パッドが必要であること、から、ペーストを使ったフリップチップボンシング法を適用した場合においても、材料コストの削減には限界があった。一方、フリップチップボンディング法などによる接続用パッド/接続用パッド間接続を行わずに、薄膜化した発光素子などの半導体薄膜を直接基板に貼り付ける形態が考えられる。この形態では、ある程度大きな面積を必要とする接続用パッドを必ずしも設ける必要がなくなる。しかし、薄膜化した半導体薄膜を直接基板に貼り付ける場合に、ペーストなどの接着剤を用いない場合には、薄膜化した半導体薄膜と基板上の貼り付け領域との間の貼り付け強度は、貼り付け領域の平坦性に強く依存していた。本発明の目的は、これ等の問題点を解決し、薄型の半導体薄膜を基板に貼り付けて、該半導体薄膜と基板上の所定の配線ないし基板上に設けられた他の素子群との間に配線構造を設ける形態において、薄型の半導体薄膜と基板間で必要な接着強度が得られる形態、さらに、薄型の半導体薄膜の接着面で必要な接着強度と共に導通コンタクトを形成できる半導体装置、LED装置、LEDヘッド、及び画像形成装置を提供することにある。なお、本発明において、LEDは、発光ダイオードLightEmittingDiodeを意味する。本発明の半導体装置は、基板と、前記基板上に設けられ、屈折率の異なる材料が積層された多重積層反射膜と、前記多重積層反射膜上に設けられ、導電材料からなり、前記基板の対向面と反対側の面が平坦化処理された平坦化層と、発光素子を含み、前記平坦化層上に貼り付けられた半導体薄膜とを有し、前記平坦化層の、前記基板の反対面の面の平坦性は5nm以下であり、前記多重積層反射膜は誘電体膜を含むことを特徴とする。また、本発明のLED装置は、基板と、前記基板上に設けられ、屈折率の異なる材料が積層された多重積層反射膜と、前記多重積層反射膜上に設けられ、導電材料からなり、前記基板の対向面と反対側の面が平坦化処理された平坦化層と、発光素子を含み、前記平坦化層上に貼り付けられたLED薄膜とを有し、前記平坦化層の、前記基板の反対面の面の平坦性は5nm以下であり、前記多重積層反射膜は誘電体膜を含むことを特徴とする。また、本発明によるLEDヘッドは、上記したLED装置と、前記LED薄膜が発光する光を導く光学系とを有することを特徴とする。更に、本発明による画像形成装置は、搬送手段により搬送される記録媒体に記録材による画像を形成する画像形成部を有する画像形成装置であって、前記画像形成部が、像担持体と、前記像担持体の表面を帯電する帯電手段と、帯電された前記表面に選択的に光を照射して静電潜像を形成する露光手段と、前記静電潜像を現像する現像手段とを有し、前記露光手段として、上記LEDヘッドを用いたことを特徴とする。本発明の半導体装置によれば、基板上に半導体薄膜層をボンディングして半導体装置を形成する際に、相互間を強固に接着することが可能である。また、本発明の別の形態によれば、基板と半導体薄膜間のボンディング強度を強固にすることができると共に、反射薄膜で反射した反射光も光放出面から放出することが可能である。実施の形態1.図1は、本発明による実施の形態1の半導体複合装置の積層構造を模式的に示す要部構成図である。同図に示すように半導体複合装置1は、その最下層に第1の基板として例えば半導体基板であるSi基板2を配し、その上には、Si基板2の表面を平坦化する役目を担う平坦化層3が形成されている。表面が所定の平坦特性を備えた平坦化層3の上には、半導体薄膜層4、例えば化合物半導体エピタキシャル層が直接貼り付けられている。この化合物半導体エピタキシャル層は、例えば発光ダイオード以下、LEDと称す等の発光素子を含むLED薄膜層とすることができ、この場合半導体複合装置1はLED装置に相当する。図2は、化合物半導体エピタキシャル半導体薄膜層4を、LEDを含む半導体層で構成した場合の一構成例を模式的に示す要部構成図である。同図に示すように、半導体薄膜層4は、最下層から順に、第1導電型のコンタクト層で例えばn-GaAs層4a、第1導電型のクラッド層で例えばn-AlxGa1-xAs層4b、第1導電型の活性層で例えばn-AlyGa1-yAs層4c、第2導電型のクラッド層で例えばp-AlzGa1-zAs層4d、そして第2のコンタクト層で例えばp-GaAs層4eが積層したエピタキシャル層構造を有する。この例では、例えばy<x,zとすることによって高発光効率のLEDを形成することができる。図1において、層間絶縁膜7は、平坦化層3及び半導体薄膜層4を覆うように形成され、例えばSixNy膜、AlxOy膜、SixOy膜、PSG膜Pを含む酸化珪素膜、BSG膜Bを含む酸化珪素膜、及びSixOyNz膜などの単層の薄膜、或いは積層膜である。接続配線5,6は、それぞれ層間絶縁膜7上に形成され、層間絶縁膜7に形成された開口部7a,7bを介して半導体薄膜層4の第1導電型領域及び第2導電型領域の各接合部とコンタクトを持つ。即ち、例えば半導体薄膜層4が図2に示す構造の場合には、接続配線5、6は、それぞれ、半導体薄膜の第1導電型層4a上、半導体薄膜の第2導電型層4e上、でオーミックコンタクトを持つ。この半導体複合装置1を形成する過程で、半導体薄膜層4は、第1の基板であるSi基板2とは異なる図示しない第2の基板上に形成される。例えば、第2の基板をGaAs基板とし、その上に例えばLEDを含む半導体薄膜層、n-GaAs/n-AlxGa1-xAs/n-AlyGa1-yAs/p-AlzGa1-zAs/p-GaAsを設ける。この時、GaAs基板と生成した半導体薄膜層4の間に、剥離層として、例えばAlAs層を設ける。このようにして第2の基板上に、剥離層を介して半導体薄膜層4を生成した後、この剥離層を、例えば希釈した弗酸、塩酸などで選択的にエッチング除去し、生成した半導体薄膜層4を第2の基板GaAs基板から剥離する。本実施の形態の半導体複合装置1は、このようにして別途形成された半導体薄膜層4を、接着剤や、共晶を形成するような半田などの接合材料を介さずに、直接平坦化層3に貼り付けた構造とするものである。平坦化層3は、例えば塗布膜層、酸化物、窒化物或いはPSG膜Pを含む酸化珪素膜の薄膜で形成することができる。塗布膜層とした場合の具体例としては、SOG膜スピンオングラス膜、ポリイミド膜、その他加熱処理によって溶剤を揮発させ、また加熱や光照射により架橋反応をおこさせて安定な薄膜層或いは厚膜層を形成する有機物膜がある。例えば、上層が化合物半導体材料のようにイオン結合性の材料の場合には、より極性を具えている有機物材料、上記化合物半導体材料がその構成材料として含む材料と同じ材料、或いは化学的に同等例えば酸化反応の活性化エネルギーが同等の酸化物を含む材料がより好適と考えられる。一方、上層がSi、Ge、SiGe、SiCのように共有結合性の材料の場合には、半導体材料が構成材料として含む材料と同じ材料、化学的に同等例えば酸化反応の活性化エネルギーが同等の酸化物や窒化物を含む材料SiではSixOyやSixNy例えばx=3、y=4、或いは共有結合性の化学的性質を有する有機材料が好適と考えられる。また、平坦化層3として使用する有機材料は、例えば感光性を付与されたポリマーでもよく、例えば、これら有機材料において、ヘテロ原子に隣接するカルボニル基を有するポリマーでもよい。例えば、ポリイミド、ポリカーボネート、ポリエーテルイミド、ポリアリレート、ポリウレタン、ポリアミド、ポリアミドイミドを含むポリマーに感光性が付与された材料であってもよい。また、平坦化層3は、その表面の平坦性Eが5nm以下であることが望ましい。この表面の平坦性は、例えばAFMAtomicForceMicroscope:原子間力顕微鏡や、SPMScanningProbeMicroscope:走査プローブ顕微鏡などの表面の粗さをナノメートルのオーダーで評価測定できる手段を使用して得られる。表面の平坦性は、半導体薄膜層4を平坦化層3上に貼り付ける前の段階における平坦性で、その測定領域の平均的な頂上/谷の最大の高低差を示している。ここで、平均的な頂上/谷の最大の高低差は、例えば、表面にのったパーティクルなどの特異的なピークを除いた表面の頂上/谷の最大高低差を意味する。この平坦性の測定については、以下の方法も有効である。即ち、半導体薄膜層4を貼り付けた後の状態においては半導体薄膜層4を貼り付けた領域、半導体薄膜層4を貼り付けた領域が半導体薄膜層4を貼り付けたこと及び後の処理によって貼り付け界面の状態が変化している状況においては、平坦化層3の表面状態が半導体薄膜層4を貼り付ける前の状態が保持されていると考えられる領域、例えば層間絶縁膜7の下の領域、の各断面のTEMtransmissionElectronMicroscopy:透過電子顕微鏡像によって判断してもよい。発明者らの系統的な実験によれば、平坦化層3の平坦性Eが、20nm<Eの場合には、半導体薄膜層4を平坦化層3に貼り付けることは困難であり、10nm<E≦20nmの場合には、半導体薄膜層4を部分的に平坦化層3に貼り付けることが可能な状態となり、5nm<E≦10nmの場合には、半導体薄膜層4を平坦化層3に貼り付けることができるが、貼り付け強度が弱く、2nm<E≦5nmの場合には、半導体薄膜層4を平坦化層3に貼り付けることができ、その貼り付け強度も高い結果を得、更にE≦2nmの場合には、半導体薄膜層4を平坦化層3に貼り付けたときの貼り付け強度が安定して高い結果を得た。発明者らの系統的な実験結果に基づく、平坦化層3の厚さに関しての好適な例は、以下の通りである。平坦化層3を厚く設けられない場合、例えば、平坦化層3の厚さが3μm以下の場合、Si基板2の表面の平坦性平坦性の定義は上述と同様を50nm以下とすることが望ましい。また、Si基板2の表面の平坦性が10nmを超えた場合、平坦化層3の厚さを10nmより厚くすることが望ましい。尚、ここでのSi基板2の表面の平坦性とは、Si基板2上に薄膜などが設けられている場合にはこの薄膜などの構造を含め、平坦化層3の下面が直接接する表面を意味する。尚、平坦化層3は、形成時にその表面が半導体薄膜を貼るのに十分な平坦性を備えていることが望ましいが、化学的な表面処理例えばエッチング、または機械的な表面処理例えば研磨、またはメカノケミカル表面処理化学的な表面処理と機械的な表面処理の両方を備えた処理によって、平坦化層を構成する材料層を形成した後にその表面に半導体薄膜を貼るのに十分な平坦性を付与してもよい。図3は、図1に示すように平坦化層3上に半導体薄膜層4を貼り付けて形成した半導体複合装置の別の形成例を概念的に示す平面図である。尚、同図では簡単のため、層間絶縁膜などを省略している。同図中、Si基板12上には、複数の平坦化層13a,13b,13cを設け、各平坦化層上に、第1の基板であるSi基板12とは別の第2の基板で形成した半導体薄膜層14a,14b,14cをそれぞれ貼り付けている。このため、これ等の半導体薄膜層は、素子形態に従って別々の半導体薄膜層で構成することができ、例えば発光素子、受光素子、発信素子、或いは受信素子などの複数の素子を含んでいる。図3の半導体複合装置11では、例えば、発光素子群を半導体薄膜層14aに、受光素子群を半導体薄膜層14bに、そして受信発信素子群を半導体薄膜層14cにそれぞれ分離して設けている。以上のように、各平坦化層13a,13b,13cに貼り付けられた半導体薄膜層14a,14b,14cは、それぞれ別の基板上で形成されるため、例えば発光素子用の半導体薄膜層14aは、図2で示した積層構造とし、他の半導体薄膜層14b、14cは、それぞれこれとは別の積層構造とすることができる。Si基板12には、更に、各素子を制御するための集積回路15、各素子領域への電源供給や信号入力、信号出力のためのパッド16、及び各素子間を接続するための配線17等が形成されている。このような機能集積素子チップを、例えばウエハ上で一括形成することができる。尚、半導体薄膜層については、前記したように別の基板上に成長させた半導体層を化学的に剥離してから所定の基板に貼り付けてもよいし、貼り付けた後に化学的に基板を剥がしてもよいし、貼り付けた後に化学的或いは機械的研磨によって基板を除去してもよく、その形成方法は問わない。また、本実施の形態では、第1の基板としてSi基板を採用した例を示したが、これに限定されるものではなく、例えば、セラミック、メタル、ガラス、石英、サファイヤ、有機材料など種々の材料を基板として採用することができる。また、前記した実施例では、平坦化層上に半導体薄膜層を貼り付けた例を示したが、これに限定されるものではなく、別の材料、或いは構造の材料層を貼り付ける構成としてもよい。更に、図3での説明では、平坦化層13a,13b,13cを分割して形成し、各平坦化層の所定領域に半導体薄膜層14a,14b,14cを貼り付けた例を示したが、これに限定されるものではなく、例えば分割して形成したこれ等の平坦化層13a,13b,13cを連続した1つの平坦化層として形成してもよいなど、種々の態様を取り得るものである。以上のように、本実施の形態の半導体複合装置によれば、基板上に平坦化層を設け、この平坦化層上に半導体薄膜層を貼り付けるようにしたので、半導体薄膜層が平坦化層を介して強固に基板に固定されるため、品質、信頼性が高い半導体複合装置を提供できる。実施の形態2.図4は、本発明による実施の形態2の半導体複合装置21の要部構成を概略的に示す平面図であり、図5は、図4に示す半導体複合装置21をA-A線で切る断面を概略的に示す要部断面図である。尚、図4は、簡単のため、各配線相互、配線と導電層間などのショートを防止するための層間絶縁膜35図5を省略し、更に説明のため、後述する個別電極コンタクト30の一部を欠いた状態で示している。図5の断面図に示すように、半導体複合装置21は、その最下層に第1の基板として例えば半導体基板であるSi基板22を配し、このSi基板22の上には多層絶縁膜領域23が形成されている。これらSi基板22と多層絶縁膜領域23の所定領域には、後述する発光素子を駆動するための、Siを使ったFETや抵抗等を含む単位素子と各単位素子を多層配線を使って接続した駆動集積回路が形成された駆動集積回路領域24が設けられている。多層絶縁膜領域23は、例えばこの駆動集積回路領域24と同等の層間絶縁膜積層構造を有する領域である。多層絶縁膜領域23の上には、例えば有機物薄膜層からなる平坦化層25が形成され、この平坦化層25の上には半導体薄膜層28が形成されている。半導体複合装置21を形成する過程で、半導体薄膜層28は、第1の基板であるSi基板22とは異なる図示しない第2の基板上にエピタキシャル積層を成長させて形成したものである。例えば、第2の基板をGaAs基板とし、その上に、n-GaAs/n-AlxGa1-xAs/n-AlyGa1-yAs/p-AlzGa1-zAs/p-GaAsを設ける。この時、GaAs基板と生成した半導体薄膜層28の間に、剥離層として、例えばAlAs層を設ける。このようにして第2の基板上に、剥離層を介して半導体薄膜層28n-GaAs/n-AlxGa1-xAs/n-AlyGa1-yAs/p-AlzGa1-zAs/p-GaAsを生成した後、この剥離層を、例えば希釈した弗酸、塩酸などで選択的にエッチング除去し、生成した半導体薄膜層28を第2の基板GaAs基板から剥離して、図5に示すように平坦化層25上に貼り付ける。更に半導体薄膜層28は、少なくとも、pn接合が素子分離されるように一部がエッチング除去され、後述するように、下部領域26と、その上の上部領域を素子分離して形成した個別素子領域である複数の上部構造27を有する。ここで下部領域26は、例えば第1導電型コンタクト層で例えばn-GaAs層であり、上部構造27は、第1導電型のクラッド層27aで例えばn-AlxGa1-xAs層、第1導電型の活性層27bで例えばn-AlyGa1-yAs層、第2導電型のクラッド層27cで例えばp-AlzGa1-zAs層、及び第2導電型のコンタクト層27dで例えばp-GaAs層で構成される。そして例えば、y<x,zとすることによって、上部構造27を発光部とする高発光効率のLEDとすることができる。以上のように半導体薄膜層28は、半導体複合装置21を形成する過程で、上部領域に、エッチングにより素子分離された複数の上部構造27が形成される。個別電極コンタクト30は、層間絶縁膜35上で上部構造27を覆うように形成され、上部構造27上に形成された層間絶縁膜35の開口部35aを介して第2導電型のコンタクト層27dに電気的に接続されている。更に個別電極コンタクト30は透明導電膜であり、例えばインジウム錫酸化物ITO膜や酸化亜鉛膜ZnOなどの無機材料酸化物薄膜や有機導電膜である。メタル配線31は、層間絶縁膜35上に形成され、この個別電極コンタクト30とLEDを駆動するための駆動集積回路の出力端子32とを、この出力端子32上に形成された層間絶縁膜35の開口部35bを介して電気的に接続している。共通電極コンタクト33は、層間絶縁膜35上の、半導体薄膜層28の下部領域26に対向する位置下部領域26のコンタクト層上に形成され、層間絶縁膜35に形成された開口部35cを介して、この下部領域26に接続されたメタルコンタクトである。一方、図4に示すように、平坦化層25、半導体薄膜層28の下部領域26、及び共通電極コンタクト33は、それぞれ半導体複合装置21の長手方向に延在し、LEDの発光部に相当する素子分離された上部構造27は、半導体複合装置21の長手方向に略一列に複数配置されている。前記した駆動集積回路の出力端子32も、それぞれ対応する発光部の近傍に整列して形成され、これ等の間を透明の個別電極コンタクト30及びメタル配線31で電気的に接続している。接続用パッド34は、層間絶縁膜35図5上の共通電極コンタクト33に沿った位置に所定の間隔で配設され、共通電位を、外部から半導体薄膜層28の下部領域26に印加すべく、それぞれが共通電極コンタクト33と電気的に接続している。ここで、接続用パッド34は必ずしも所定の間隔で配設する必要はなく、また、必ずしも複数の接続用パッドを設けなくともよい。入力パッド36は、駆動集積回路領域24図5に形成された集積回路への電源や駆動信号を供給するための外部接続部で、集積回路の所定部と電気的につながっている。本実施の形態における平坦化層25は、具体的にはポリイミド層、その他の有機物層であってもよい。また、有機材料の他、酸化物層、例えばSiO2膜などの塗布膜であってもよい。更にSiOx,SiN,SiON,ITO,ZnO,などの膜であってもよい。ここで、SiOxは例えばスパッタ法、CVD法、p-CVD法、塗布法によって形成することができ、SiN、SiON膜は例えばp-CVD法で形成することができ、ITOは例えばスパッタ法で形成することができ、ZnOは例えばスパッタ法、イオンプレーティング法で形成することができ、Al2O3膜は例えばスパッタ法によって形成することができる。更に、平坦化層25は、例えば、有機材料層で形成してもよい。有機材料層は、蒸着法や印刷法ないし塗布法によって形成してもよい。有機材料としては、例えば、ポリアセチレン、ポリピロール、ポリチオフェン、ポリパラフェニレン、ポリp-フェニレンビニレン、ポリナフチレンビニレン、ポリアニリン、ポリエチレンテレフタレートなどを使うことができる。その他に、ポリメチルメタクリレート、ポリプロピレン、ポリカーボネート、メチルメタクリレートスチレン、ポリビニルカーボネート、ポリメチルペンテン、ポリスチレン、脂環式ポリオレフィン樹脂などの透明な有機材料であってもよい。例えば、これらの有機材料に側鎖を導入して溶媒に可溶とし、溶媒に溶融した形態で塗布などの方法で有機材料層を形成してもよい。また、本実施の形態における、半導体薄膜層28を平坦下層25に貼り付けた際の貼り付け強度は、少なくとも層間絶縁膜形成、層間絶縁膜への開口部形成、配線形成などの必要な作製プロセスにおいて、半導体薄膜が剥離などの素子の特性、歩留、信頼性に影響を及ぼす欠陥が発生しない強度が必要である。半導体薄膜の貼り付け強度は、例えば、エッチングテストやテープテストによって簡易的に評価することができる。必要な貼り付け強度を得るための平坦化層25の平坦性Eは、5nm以下が望ましく、更に2nm以下とすることによって、安定して高い貼り付け強度を得ることができる。尚、平坦性Eの定義は、実施の形態1で説明した通りであるため、ここでの説明は省略する。尚、本実施の形態では、半導体薄膜層28の少なくとも活性層までメサエッチングすることによって、素子分離した個別の上部構造27発光部を形成したが、例えば第1導電型の半導体エピタキシャル層に、選択的に第2導電型不純物をドーピングする構造であってもよい。また、発光部である各上部構造27の分割の方法、更には共通電極の分割の方法は適宜変形が可能である。また、発光素子群の駆動方式もマトリクス駆動方式が可能な配線形態であってもよい。図6は、実施の形態2の変形例を示す図である。同図aに示すように透明な個別電極コンタクト30図5を省いて、接続用パッド36が発光部上部構造27に相当領域の一部を被覆するように上部構造27のコンタクト層27dに電気的に接続するように構成してもよい。また、図6b、図6c、図6d、図6eは、それぞれ発光部上部構造27に相当領域と接続用パッドの別の接続例を示す部分上面図である。同図bは接続用パッド36が発光部領域の途中まで形成された構成例を示し、同図cは接続用パッド36が発光部領域の近接する端部領域を覆うように形成され構成例を示している。また同図dは、例えば上部構造27に発光領域27fから延在する導通層領域27gを設け、この導通層領域27gに接続用パッド36を接続した構成例を示し、図6eは接続用パッド36が発光部領域を貫通するように形成された構成例を示している。更に、ここに示した例に限定されず、接続用パッド36の形状は種々の変形ができる。例えば、発光部の周囲を囲う形態であってもよいし、横方向配線36の垂直方向にも伸びた形態であってもよい。このように、透明な個別電極コンタクト30を用いずに、発光領域から出力される光をあまり妨げることなく、或いは全く妨げることなく、電気的な配線を形成することもできる。以上のように、本実施の形態2の半導体複合装置によれば、平坦な平坦化層上に半導体薄膜層を貼り付けて発光部を有する発光素子アレイを形成しているので、強固な貼り付け強度が得られ、信頼性が高く、特性にバラツキが少ない発光素子アレイを得ることができる。実施の形態3.図7は、本発明による実施の形態3の半導体複合装置の積層構造を模式的に示す要部構成図である。この半導体複合装置41が、前記した図1に示す実施の形態1の半導体複合装置1と主に異なる点は、平坦化層42の下に反射層43を設けた点である。従って、この半導体複合装置41が前記した実施の形態1の半導体複合装置1と共通する部分には同符号を付してここでの説明を省略し、異なる点を重点的に説明する。平坦化層42の下に設けた反射層43は、例えばメタル層であり、Ti、Au、Geの中のいずれかの元素の、単層、積層、複合又は合金、Ti、Pt、又はAuを含む積層膜、又はCr、Ni、Pd、又はAlを含む層である。特に平坦化層42が有機物層である時、反射層43の最上層は、Ti、Au、Cr、Ni、又はAlであることが望ましい。また、Si基板が集積回路を含み、集積回路を作製する作製工程内でメタルの反射層を形成する場合には、Au系の材料を含まないメタル材料を使用することが望ましい。また、反射層43はメタル層でなくてもよく、例えば半導体/絶縁膜、或いは半導体/半導体層等の積層材料層であってもよい。半導体/絶縁膜では、例えばSi/SiO2積層膜や、SiO2/TiO2積層膜とすることができる。その他、低屈折率材料/高屈折率材料の積層膜としてもよい。低屈折率材料としては、SiO2、CaF2、LiF、MgF2などの材料とすることができ、高屈折材料としては、TiO2、CeO2、CdS、ZnSなどとすることができる。その他、金属/半導体の積層膜であってもよい。反射層43の表面の平坦性は、50nm以下がよく、更に望ましくは15nm以下がよい。反射層43の表面の平坦性を以上のようにすれば、上に設ける平坦化層42での所望の平坦化が可能となる。図8aは例えば、平坦化層として塗布膜を用いた場合の平坦化層の平坦化効果を示した図である。図示したように、平坦化層の下に位置する下地図7で言えば、反射層43の平坦性=50nmに対して平坦化層上の平坦性は5nmと約1桁平坦性が向上している。尚、平坦性の定義は、実施の形態1で説明した通りであるため、ここでの説明は省略する。また、反射層43は、基板上の全面にわたり形成したものでなくとも、基板上にパターン形成したものであってもよい。このようにパターン形成することによって、反射層43上に、例えば有機材料薄膜で形成した平坦化層42をより密着性よく設けることができる。更に、反射層43は、例えばメタル層とすることによって、反射層としての機能の他に、平坦化層42の上に貼り付ける材料の裏面側下方に設けた導通層、配線層としての機能を果たすこともできる。また、半導体複合装置41の変形例として図8bに示すように、基板2と反射層43の間には別の層、例えば、SiN膜、SiO2膜などの誘電体膜48があってもよい。図9は、図7に示すように平坦化層42上に半導体薄膜層4を貼り付けて形成した半導体複合装置の別の形成例を概念的に示す平面図である。尚、同図では簡単のため、層間絶縁膜などを省略し、更に説明のため、平坦化層13a及び半導体薄膜層14aの一部を欠いた状態で示している。また図9に示す半導体複合装置45が、実施の形態1で説明した図3に示す半導体複合装置11に対して異なる点は、平坦化層13aの下層に反射層46を設けた点である。従って、この半導体複合装置45が前記した図3に示す半導体複合装置11と共通する部分には同符号を付してここでの説明を省略し、異なる点を重点的に説明する。同図中、半導体薄膜層14aは発光素子例えばLED、LEDを1次元又は2次元に配列するLEDアレイ、レーザーダイオード、レーザーダイオードを1次元又は2次元に配設したレーザーダイオードアレーを備え、この半導体薄膜層14aの下層には平坦化層13aが形成され、更にその下層には反射層46が形成されている。この半導体薄膜層14aは、例えば前記した実施の形態2で説明した半導体薄膜層28と同じ構成とすることができる。このように構成することによって、半導体薄膜層14aに設けた発光素子から裏面方向半導体薄膜層14aより下層方向に出射した光は、反射層46で反射されて半導体薄膜層14aの上面から取り出すことができるため、実質的な発光効率を向上することができる。以上のように、半導体薄膜層14aの裏面方向へ出射した光を、反射層46で反射して上面から取り出す場合、反射層46上に設けた平坦化層13aでの光吸収をできるだけ最小に抑えるため、平坦化層13aの層の厚さ膜厚を薄くする。特に平坦化層13aとして有機材料膜を使用した場合には、1μm以下とすることが望ましい。例えば、平坦化層13aにポリイミドなどの有機材料膜材料を使った場合、発明者らは、その膜厚を1μm以下とすることによって得られる裏面方向からの光反射によって、半導体薄膜層14aの上面から取り出される光量が実質的にほぼ2倍になることを実験的に確認した。反射層46は、導電性の液状材料を、塗布又は印刷によって形成したものであってもよい。例えばメタル材料を含む塗布材料を塗布した場合、この塗布材料は塗布後アニールすることによって硬化し、実質的にメタル層、或いは導電性材料層とすることができる。以上のように、本実施の形態の半導体複合装置によれば、平坦化層の下に反射層を設けたので、半導体薄膜層が平坦化層を介して強固に基板に固定すると共に、発光部を有する半導体薄膜層からその裏面方向下層方向へ出射した光を反射して表面から取り出すことができるため、実質的な発光効率を向上することができる。また、反射層をメタル層で構成すれば、半導体薄膜層の下層側での導通層として利用することができる。実施の形態4.図10は、本発明による実施の形態4の半導体複合装置51の要部構成を概略的に示す平面図であり、図11は、図10に示す半導体複合装置21をA-A線で切る断面を概略的に示す要部断面図である。尚、図10は、簡単のため、各配線相互、配線と導電層間などのショートを防止するための層間絶縁膜35図5を省略し、更に説明のため、後述する個別電極コンタクト30及び平坦化層25の一部を欠いた状態で示している。この半導体複合装置51が、前記した図5に示す半導体複合装置21と主に異なる点は、平坦化層25の下に反射層52を設けた点である。従って、この半導体複合装置51が前記した実施の形態1の半導体複合装置21と共通する部分には同符号を付してここでの説明を省略し、異なる点を重点的に説明する。尚、図11では反射層52を多層絶縁膜領域23上に設けているが、必要に応じて反射層は、基板22に接するように設けてもよいし、多層膜ではなく、基板22上に設けた単層膜上に設けてもよい。平坦化層25の下に設けた反射層52は、例えばメタル層であり、Ti、Au、Geの中のいずれかの元素の、単層、積層、複合又は合金、Ti、Pt、又はAuを含む積層膜、又はCr、Ni、Pd、又はAlを含む層である。特に平坦化層25が有機物層である時、反射層52の最上層は、Ti、Au、Cr、Ni、又はAlであることが望ましい。尚、Si基板が集積回路を含み、集積回路を作製する作製工程内でメタルの反射層を形成する場合には、Au系の材料を含まないメタル材料例えば、Ni,Pt,Ti,Alなどを含む材料を使用することが望ましい。また、反射層52はメタル層でなくてもよく、例えば半導体/絶縁膜、或いは半導体/半導体層等の積層材料層であってもよい。半導体/絶縁膜では、例えばSi/SiO2積層膜や、SiO2/TiO2積層膜とすることができる。その他、低屈折率材料/高屈折率材料の積層膜としてもよい。低屈折率材料としては、SiO2、CaF2、LiF、MgF2などの材料とすることができ、高屈折材料としては、TiO、CeO2、CdS、ZnSなどとすることができる。その他、金属/半導体の積層膜であってもよい。反射層52の表面の平坦性は、50nm以下がよく、更に望ましくは15nm以下がよい。反射層52の表面の平坦性を以上のようにすれば、上に設ける平坦化層25での所望の平坦化が可能となる。尚、平坦性の定義は、実施の形態1で説明した通りであるため、ここでの説明は省略する。また、反射層52は、基板上にパターン形成したものであってもよい。このようにパターン形成することによって、反射層52上に、例えば有機材料薄膜で形成した平坦化層25を密着性よく設けることができる。更に、反射層52は、例えばメタル層とすることによって、反射層としての機能の他に、平坦化層25の上に貼り付ける材料の裏面側下方に設けた導通層としての機能を果たすこともできる。以上のように、本実施の形態4の半導体複合装置によれば、平坦な平坦化層上に半導体薄膜層を貼り付けて発光部を有する発光素子アレイを形成しているので、強固な貼り付け強度が得られ、信頼性が高く、特性にバラツキが少ない発光素子アレイを得ることができる。また、平坦化層の下に反射層、例えばメタル層を設けたので、発光効率が高い発光素子アレイを得ることができる。実施の形態5.図12は、本発明による実施の形態5の半導体複合装置55の要部構成を概略的に示す断面図である。この半導体複合装置55が、前記した図11に示す実施の形態4の半導体複合装置51と主に異なる点は、反射層52と平坦化層25の間に無機材料層中間層を設けた点である。従って、この半導体複合装置55が前記した実施の形態4の半導体複合装置51と共通する部分には同符号を付して、或いは図面を省いてここでの説明を省略し、異なる点を重点的に説明する。尚、この断面図12に示す断面は、前記した実施の形態4の半導体複合装置51における図10の平面図に示すA-A線で切る断面、即ち半導体複合装置55の上部領域27が形成されている部分での断面に相当する。図12に示すように、反射層52と平坦化層25の間には、中間層としての無機材料層56が形成されている。反射層52として好適な材料は、前記した実施の形態3,4で説明した通りであり、又平坦化層25として好適な材料は、前記した実施の形態1乃至4で説明した通りであるので、ここでの説明は省略する。中間層56は酸化物膜や窒化物膜、例えばSiOx例えばx=2、SixOyNz、SixNy、Al2O3とすることができる。以上のように、本実施の形態5の半導体複合装置によれば、中間層としての無機材料層56を設けることによって、反射層52上に設ける、例えば有機材料層とした平坦化層25を、より密着性よく設けることができる。本実施の形態5においても、実施の形態2図6で述べたような電極形態の変形が可能である。実施の形態6.図13は、本発明による実施の形態6の半導体複合装置101の要部構成を概略的に示す平面図であり、図14は、図13に示す半導体複合装置101をA-A線で切る断面を概略的に示す要部断面図である。図14の断面図に示すように、半導体複合装置101は、その最下層に第1の基板として例えば半導体基板であるSi基板110を配し、その上には半導体素子形成領域111が形成されている。この半導体素子形成領域111には、絶縁領域、不純物ドープ領域、又は接合領域が形成されて、ダイオード、トランジスタ、又は抵抗、容量などの各素子が構成され、例えば、デジタル又はアナログの集積回路が形成される。その上の配線領域112は、半導体素子形成領域111の構成部品領域間を、2次元的或いは3次元的な配線によって結線する配線領域や、外部回路との接続のための配線パッド領域を有する回路配線領域112aを含む。第2配線領域112bは、例えば配線領域112と同時に形成されて、膜構造などが配線領域112と同等の構成部分を備えた領域である。導通層114は、第2配線領域112b上に設けられた例えばメタル層で、Au、Ni、Ge、Pt、Ti、In、Alの中の何れかの元素を含む、単層、積層、複合または合金材料で形成されている。導通層114は第2配線領域112bに設けられた配線接続パッドで駆動集積回路などの半導体複合装置を構成する素子または素子群と接続されている。或いは導通層114は、半導体装置外部との接続用のパッドに、図示しない配線によって接続されている。この導通層114の上には表面が、半導体薄膜を貼るのに十分良好な平坦性を備えた平坦化導電層115が形成されている。平坦化導電層115は、例えば、塗布法又は蒸着法又は印刷法などによって形成した、有機導電性材料層である。有機導電性材料は、例えば、ポリアセチレン、ポリピロール、ポリチオフェン、ポリパラフェニレン、ポリp-フェニレンビニレン、ポリナフチレンビニレン、ポリアニリン、ポリエチレンテレフタレートなどを使うことができる。これらの材料に、適当なドーピングを行ったものを使うことができる。ドーパントとしては、例えば、沃素や臭素などのハロゲン、FeCl3、AsF5などのルイス酸、HNO3、H2SO4、HClO4などのプロトン酸、FeCl3、MoCl5等の遷移金属ハライド、LI、Na、Kなどのアルカリ金属、テトラエチルアンモニウム等のアルキルアンモニウムインを使うことができる。有機材料層、特に高分子材料層では形成時に良好な表面平坦性を備えていることが期待できる。平坦化導電層115の別の例では、透明導電性材料層、金属層であってもよい。透明導電性材料層は、例えばインジウム錫酸化物ITO:IndiumTinOxide、または酸化亜鉛ZnO、または、Cu、Sr、Bi、Ca、Y、Rbなどの元素を含む、導電性金属酸化物であってもよい。金属層は、例えば、Ti、Ni、Cr、Ge、Pdで形成される。尚、平坦化導電層115は、電流を流すことができる材料であって、形成時にその表面が半導体薄膜を貼るのに十分な平坦性を備えていることが望ましいが、化学的な表面処理例えばエッチング、又は機械的な表面処理例えば研磨、又はメカノケミカル表面処理によって、平坦化層を構成する材料層を形成した後にその表面に半導体薄膜を貼るのに十分な平坦性を付与してもよい。この平坦化導電層115の上には半導体薄膜層116が配置される。この半導体薄膜層116は、例えば、GaAs,AlGaAs,AlGaInP,InP,GaP,GaInP,GaN,AlGaN,InGaN,AlGaInAs、の単層、或いはこれ等の材料の種々の混晶比からなる積層構造をもつ。ここでの例では、pn接合を有する、n-GaAs/n-AlxGa1-xAs/n-AlyGa1-yAs/p-AlzGa1-zAs/p-GaAsである。但し、0≦x,y,z≦1で、例えば、y<x,zである。ここで、半導体薄膜層116は、少なくとも、pn接合が素子分離されるように一部をエッチング除去した構造を有し、後述するように、下部領域116aと、上部領域116bを素子分離して形成した個別素子領域である複数の上部構造116cを有する。下部領域116aは、例えばn-GaAs/n-AlxGa1-xAsであり、上部構造116bは、少なくともpn接続領域を含み、例えばn-AlyGa1-yAs層/p-AlzGa1-zAs/p-GaAs層である。下部領域116a、上部領域116bの構成は適宜変形が可能で、例えば、下部領域116aをn-GaAs、上部領域116bをn-AlxGa1-xAs/n-AlyGa1-yAs層/p-AlzGa1-zAs/p-GaAs層としてもよいし、下部領域116aをn-GaAs/n-AlxGa1-xAs、上部領域116bをn-AlxGa1-xAs/n-AlyGa1-yAs層/p-AlzGa1-zAs/p-GaAs層としてもよい。また、半導体材料は、AlGaAs系の材料の他、AlGaInP系、AlGaAsP系、AlGaN、GaN、AlInN、InGaNを含む窒化物系であってもよい。窒化物系半導体は、その他、GaAsN、GaPN、InAsN、InPN、InGaAsN、InPAsN、GaPAsNなどのIII-V-N型の半導体材料であってもよい。また、ZnSe系などのI-VI族の化合物半導体材料であっても良い。個別電極117は、層間絶縁膜113上に形成され、pn接合素子領域である半導体薄膜層116の上部構造116cと回路配線領域112aの所定の出力端子領域である出力パッド122とを、層間絶縁膜113に形成された開口部113a、113bを介して個別に結線する金属配線金属材料の薄膜で形成した配線である。この個別電極117の素材は、例えば、Ti/Pt/Au、AuGe/Ni/Au、Ti/Pt/Al、Ni/Al、AlSiCu、TiNなどである。尚、半導体薄膜層116において、下部領域116aと、上部領域116bを素子分離して形成した上部構造116cとの組み合せた部分が、本実施の形態6において半導体素子を形成する。導通層114は、例えば、半導体薄膜層116に形成された各半導体素子に対して、共通電位、例えば接地電位を与える。このため、この導通層114へは、図示しない基板上の電極パッド、或いは集積回路の接地電位ラインを経由して、接地電位が供給される。一方、図13に示すように、回路配線領域112a、及び第2配線領域112bは、それぞれ半導体複合装置101の長手方向に延在する。この第2配線領域112b上には導通層114が、またこの導通層114の上には平坦化導電層115が、更に平坦化導電層15の上には半導体薄膜層116がそれぞれ半導体複合装置101の長手方向に延在している。半導体薄膜層116の下部領域116aは、例えば少なくともpn接合面よりも下の領域であり、上部領域116bは、下部領域116aの上に位置してその領域に少なくともpn接合面を含み、エッチング除去によって個別素子領域である複数の上部構造116cに素子分離されている。図13では下部領域116aを複数の個別素子領域116cに共通の領域として描いているが、下部領域116aもエッチングによって各個別領域に分離されている形態であってもよい。また図13に図示したような、全個別素子に対して共通電極を備え、スタティック方式で駆動する形態の他、共通電極を複数に分割し共通電極と個別電極をマトリクス配線としマトリクス方式で駆動する形態であってもよい。また、個別電極117は金属薄膜の他、透明導電薄膜で形成してもよい。また個別電極117は図12のごとく、透明導電薄膜と金属薄膜を組み合わせて形成してもよい。更に、本実施の形態では半導体素子がLEDであり、その発光部に相当する上部構造116cは、半導体複合装置101の長手方向に概略一列に複数配列されている。回路配線領域112aの、複数の上部構造116cに相対する各位置には、LEDを駆動するための集積回路の出力パッド122が形成されている。同じく回路配線領域112aの所定の位置には、外部からの信号、電源などを入力するための入力パッド121が形成されている。複数の上部構造116cとこれに相対して形成された出力パッド122間には、それぞれを個別に結線する個別電極117が形成されている。尚、この図13には、簡単のため、各配線相互、配線と導電層間などのショートを防止するための層間絶縁膜113図14が省略されている。次に、以上のように構成された半導体複合装置101の動作について説明する。半導体複合装置101は、入力パッド121図13から、半導体薄膜層116に形成されたLEDを駆動制御するための電源や信号を入力することにより、集積回路の出力パッド122から、半導体薄膜層116においてLEDの発光部を形成する複数の上部構造116cに個別の電流が供給され各LEDが点灯制御される。また、各LEDの共通電位は、導通層114、平坦化導電層115を経由して半導体薄膜層116の下部領域116aに供給される。次に、以上のように構成された半導体複合装置101の製造方法について説明する。半導体薄膜層116は、図示しない第2の基板上にエピタキシャル積層を成長させて形成したものである。例えば、第2の基板をGaAs基板とし、その上に例えば、n-GaAs/n-AlxGa1-xAs/n-AlyGa1-yAs/p-AlzGa1-zAs/p-GaAsを設ける。この時、GaAs基板と生成した半導体薄膜層116n-GaAs/n-AlxGa1-xAs/n-AlyGa1-yAs/p-AlzGa1-zAs/p-GaAsの間に、剥離層として、例えばAlAs層を設ける。このようにして第2の基板上に、剥離層を介して上記半導体薄膜層116を生成した後、この剥離層を、例えば希釈した弗酸、塩酸などで選択的にエッチング除去し、半導体薄膜層116を第2の基板GaAs基板から剥離する。この際、生成した半導体薄膜層116を保護するための支持体を適宜設けることができる。一方、Si基板110図13上には発光素子を駆動制御するための集積回路が形成される半導体素子形成領域111及び配線領域112。集積回路の上には集積回路を構成する多層配線領域である回路配線領域112a、第2配線領域112bが形成される。第2配線領域112b上には、導通層114が形成され、平坦化導電層115が形成される。平坦化層115を、有機導電体材料で形成する場合、低分子有機材料の場合には蒸着法が、高分子有機材料の場合には塗布法スピンコート法、印刷法スクリーン印刷法やインクジェット法、ドクターブレード法などによって形成することができる。平坦化導電層115を、ITO、ZnOなどの金属酸化物で形成する場合には、例えばスパッタ法、イオンプレーティング法などによって形成することができる。また平坦化導電層115を、Cu,Sr,Bi,Ca,Y,Rbなどの元素を含む導電性金属酸化物で形成する場合には、スパッタ法などによって形成することができる。また平坦化導電層115を、金属層で形成する場合には、例えば抵抗加熱法、スパッタ法、又は電子ビーム蒸着法によって形成することができる。平坦化導電層115の膜厚を例えば50nm-5μmとすることができる。平坦化導電層115の抵抗については、例えば比抵抗を、5×10-3Ωcm以下とすることが望ましい。平坦化導電層115で例えば、厚さ=1μm、幅=50μm、長さ=50μmに電流=1mAが流れた場合の電圧降下は0.05Vであり、LEDを駆動する際の電圧駆動電圧:Vfに大きな影響を与えることがない。平坦化導電層115の、薄い場合或いは厚い場合のメリット/デメリットについては、膜厚が薄い場合には抵抗が高くなり順方向Vfが高くなり、膜厚が厚い場合には、抵抗は低減できるが、応力が大きくなる。個別電極117の電極パターンは、標準的なリフトオフ法または、フォトリソ/エッチング法によって形成する。エッチングによってパターン形成する場合、ITOの場合には、例えば塩酸系のエッチング液を使用でき、ZnOの場合には、例えば弗酸系のエッチング液を使用できる。Cu,Sr,Bi,Ca,Y,Rbなどの元素を含む、導電性金属酸化物で形成する場合には、弗酸系や塩酸系のエッチング液を使ったフォトリソ/エッチングやリフトオフ法によって形成できる。なお、平坦化導電層115は、薄膜形成した段階で所望の平坦性が得られるように薄膜形成条件を最適化することが好適な方法である。このようにして平坦化導電層115を形成した後、シンターを行って電気的なコンタクト抵抗の低減を図る。平坦化導電層115が金属酸化物で形成される場合、シンターによって平坦化導電層115の低効率の低減を図る。このときシンターは、シンター温度を、例えば導通層114や半導体素子形成領域111の素子および平坦化層電層115にダメージを与えない温度範囲で行う。平坦化薄膜が有機導電性材料の場合には材料の特性によって温度を設定し、例えば300°C以下とする。金属酸化物材料の場合、500°C以下に設定する。このようにして一例として示した透明導電膜による平坦化導電層115上に、前記したように図示しない第2の基板GaAs基板上に形成されて、第2の基板から剥離した半導体薄膜層116をボンディングし、例えば、100~400°Cまでの温度で、1~3時間程度シンターし、半導体薄膜層116と平坦化導電層115の間で、必要なボンディング強度及び電気的コンタクトを得る。その後、前記したように、エッチング除去により上部領域116bを素子分離し、個別素子領域である複数の上部構造116cを形成する。本実施の形態では、この上部構造116cは、前記したように半導体素子であるLEDの発光部に相当する。実施の形態6の半導体複合装置101は、その第1変形例として図15に示すように、導通層114と配線領域112の間に接続用開口部118aを備えた、ポリイミドなどの有機物材料や酸化物又は窒化物の誘電体薄膜などによる別の平坦化層118を設けることもできる。この場合導通層114は、接続用開口部118aを介して第2配線領域112bと電気的に接続する。また実施の形態6の半導体複合装置101は、その第2変形例として図16に示すように、導通層114を省略し、平坦化導電層115を配線領域112bの接続領域まで延在させて配線接続してもよい。また実施の形態6の半導体複合装置101は、その第3変形例として図17に示すように、導通層114と平坦化導電層115の間に接続用開口部118aを備えた、ポリイミドなどの有機物材料や酸化物または窒化物の誘電体薄膜など別の平坦化層118を設けることもできる。この場合平坦化導電層115は、接続用開口部118aを介して導通層114と電気的に接続する。更に実施の形態6の半導体複合装置101は、その第4変形例として図18に示すように、半導体薄膜層116と平坦化導電層115の間にメタル層119を設けることもできる。この場合には、例えばAlGaAs系の半導体薄膜層の裏面コンタクト層として機能するGaAs層に金属薄膜、例えばAuGe/Ni/AuやTi/Pt/Auを設け、平坦化導電層115上に貼る、又は平坦化導電層115上に金属層を設けてその上に半導体薄膜層を貼ることができる。半導体薄膜層116としてGaN系の半導体薄膜を使う場合、金属薄膜層119として、p型の層が接する場合には、アルミニウム又はチタン/アルミニウムなどの金属層、n型の層が接する場合には、金、白金、ニッケルなどの金属層を設けることができる。これらの金属層厚を薄く形成し半透明の状態で形成してもよい。更に、例えば図18で、導通層114に代えて平坦化導電層115で配線接続する、半導体素子形成領域111、第2配線領域112bを省略し導通層114を基板110上に設けるなど、図15~図18に示した半導体薄膜層116の下方の薄膜構造を、適宜取捨選択して形成することができる。以上のような実施の形態6の半導体複合装置によれば、以下のような効果を得ることができる。平坦性に優れた導電性薄膜層上に半導体薄膜を貼り付けるので、強固に半導体薄膜を貼り付けることができるとともに、半導体薄膜の裏面でオーミック性のコンタクトを形成できるので、素子の配線構造を簡素化できるとともに、半導体薄膜のサイズを小さくすることができる。また、平坦化導電層を特に有機物導電層とすることによりさらに以下の効果が得られる。有機物薄膜材料、特に高分子系の材料においては下地の表面構造によく追随してその表面粗さを低減する効果があり、貼り付け強度を高める効果が得られる。また、例えば、LEDから放射される光のエネルギーに対して、平坦化層として使う材料の禁止帯幅HOMO最高被占準位-LUMO最低空準位が大きい材料とするなど、光の吸収がない又は吸収が小さい材料を選択することにより、発光素子から出射した光の透過率を高くすることができる。従って、平坦化導通層の下に設けた導通層が金属などの反射率が高い層によって反射され、高い発光効率の半導体複合装置が得られる。また、平坦化導電層を特に透明酸化物層とすることにより更に以下の効果が得られる。先ず、平坦化導電層表面が酸化物層であるためその表面に親水性が得られ、水分を介在することにより強度の高い接着力が得られる。また、平坦化導電層が透明であるため、半導体薄膜層で発光し光放出面と反対側に放射した光が平坦化導電層を透過し、金属からなる導通層表面で反射して光放出面から放出されるため、発光強度を減ずることなく接着強度を高くすることができ、高い発光強度の半導体複合装置が得られる。尚、平坦化導電層が金属である場合には、光の散乱の少ない鏡面の金属層表面で高い反射率で反射が行なわれるので、高い発光強度の半導体複合装置が得られる。また、本実施の形態では、平坦化導電層115の下に導通層114を設け、この導通層114に、図示しない基板上の電極パッド、或いは集積回路の接地電位ラインを経由して、共通電位を供給する構成としているが、これに限定されるものではなく、導通層114を設けずに、直接平坦化導電層115に共通電位を供給するように構成しても良い。この場合、導通層114を省くことができる。また、この場合、平坦化導電層115が透明層であれば、その下層に直接反射層を設けることによって高い発光強度を維持することができる。実施の形態7.図19aは、本発明による実施の形態7の半導体複合装置131の要部構成を概略的に示す平面図であり、図19bは、図19aに示す半導体複合装置131をB-B線で切る断面を概略的に示す要部断面図である。本実施の形態の半導体複合装置131が、前記した図13に示す実施の形態6の半導体複合装置101と主に異なる点は、半導体薄膜層135に形成された半導体素子例えばLEDを駆動するための集積回路が形成される半導体素子形成領域111図14及びこの集積回路の配線等が形成される配線領域112図14が除かれ、これに伴って、新たに電極パッド139や電極コンタクト136等が設けられている点である。以下に本実施の形態の半導体複合装置131の構成について説明する。図19bの断面図に示すように、半導体複合装置131は、第1の基板として例えば半導体基板であるSi基板132の上に導通層133が形成されている。この導通層133は、例えばメタル層で、Au,Ni,Ge,Pt,Ti,In,Alの中のいずれかの元素を含む、単層、積層、複合または合金材料で形成されている。この導通層133の上には、平坦化導電層134が形成されている。平坦化導電層134は、例えば、塗布法または蒸着法または印刷法などによって形成した、有機導電性材料層である。有機導電性材料は、例えば、実施の形態6の説明の中で説明した材料で形成される。有機材料層、特に高分子材料層では形成時に良好な表面平坦性を備えていることが期待できる。平坦化導電層134の別の例では、透明導電性材料層、金属層であってもよい。透明導電性材料層は、例えばインジウム錫酸化物ITO、または酸化亜鉛ZnO、または、Cu、Sr、Bi、Ca、Y、Rbなどの元素を含む、導電性金属酸化物であってもよい。金属層は、例えば、Ti、Ni、Cr、Ge、で形成される。尚、平坦化導電層134は、電流を流すことができる材料であって、形成時にその表面が半導体薄膜を貼るのに十分な平坦性を備えていることが望ましいが、化学的な表面処理例えばエッチング、又は機械的な表面処理例えば研磨、又はメカノケミカル表面処理によって、平坦化層を構成する材料層を形成した後にその表面に半導体薄膜を貼るのに十分な平坦性を付与してもよい。平坦化導通層134の上には半導体薄膜層135が配置されている。この半導体薄膜層135は、例えば前記した実施の形態6の半導体薄膜層116と全く同じ構成のもので、少なくとも、pn接合が素子分離されるように一部をエッチング除去した構造を有し、前記したように、下部領域135a実施の形態6での下部領域116aに相等と、上部領域135b実施の形態6での下部領域116bに相等を素子分離して形成した個別素子領域である複数の上部構造135c実施の形態6での上部構造116cに相等を有する。また、半導体薄膜層135の製造方法、及び半導体薄膜層135を平坦化導電層134の上にボンディングする方法、及び平坦化導電層134を平坦化する方法等は、前記した実施の形態6で説明した方法で行われるものとし、ここでの説明は省略する。また、Si基板132の下部面には共通電極137が形成されている。この共通電極137と導通層133とは、第1の基板132の基板表面でオーミックコンタクトを備えていることが望ましい。これ等の各層の上面には層間絶縁膜138図19bが形成され図19aでは省略されている、第1基板132の上面には、層間絶縁膜138を介して、図19aに示すように複数の電極パッド139が形成されている。互いに素子分離された複数の上部構成135cは、それぞれその上部に層間絶縁膜138の開口部138aが形成され、この開口部138aを介して電気的に接続する電極コンタクト136によって、対応する電極パッド139に電気的に接続されている。この電極パッド139は、外部駆動回路との接続のための接続用パッドワイヤボンディングパッドである。尚、本実施の形態では、導電性のSi基板132上に導通層133を形成し、その上に平坦化導電層134を設けたが、Si基板132上に直接設けるようにしてもよい。また、平坦化導電層134は、少なくとも半導体薄膜層135、或いは半導体薄膜層135が含む半導体素子、例えばLEDの下にあればよく、その形成エリアについては種々変形が可能である。また、導通層、平坦化導電層は例えば集積回路上に、層間絶縁膜や別の平坦化層を介して形成されてもよい。配線のための開口部を、層間絶縁膜や平坦化層に適宜もうけることができる。また、半導体薄膜層135と平坦化導電層134の間に金属薄膜層などの導通層を設けてもよい。更に、導電性のSi基板132は、Si基板の他、化合物半導体基板、金属基板、導電性有機物基板、導電性ガラスなどの基板であってもよい。以上のように、実施の形態7の半導体複合装置によれば、前記した実施の形態6と同様の効果を得ることができる他に、外部接続用の電極パッドを設けることによって、装置内に集積回路を備えない場合においても対応することができる。実施の形態8.図20は、本発明による実施の形態8の半導体複合装置141の要部構成を概略的に示す平面図であり、図21は、図20に示す半導体複合装置141をC-C線で切る面を概略的に示す要部断面図であり、図24は、図20に示す半導体複合装置141をD-D線で切る面を概略的に示す要部断面図である。尚、図20には、簡単のため、各配線相互、配線と導電層間などのショートを防止するための層間絶縁膜113図21が省略されている。この半導体複合装置141が、前記した図13に示す実施の形態6の半導体複合装置101と主に異なる点は、導通配線層143を介して導通層114に電気的に接続される電極パッド142を複数箇所に設ける点である。従って、この半導体複合装置141が前記した実施の形態6の半導体複合装置101と共通する部分には同符号を付してここでの説明を省略し、異なる点を重点的に説明する。半導体複合装置141の上部構造116cが形成されている部分での断面図20に示す半導体複合装置141をD-D線で切る面は、図24に示すように、前記した実施の形態6における半導体複合装置101の同位置での断面と略同じ積層構造である。一方、図21の断面図は、半導体複合装置141の導通配線層143が形成されている部分での断面図20に示す半導体複合装置141をC-C線で切る面である。同図に示すように、配線領域112の上には、導体複合装置141の長手方向と直交する幅方向において、上部構造116cが配列されている側と反対側に電極パッド142が形成されている。この電極パッド142からは、半導体複合装置141の幅方向に沿って上部構造116cが配列されている側に向って延在する導電配線層143が形成されている。そしてこの導電配線層143の先端部は、半導体薄膜層116下に形成された導通層114から延在する配線層144図21に電気的に接続されている。これらの導電配線層143及び配線層144は、例えば金属層で形成されている。以上のように形成された導通配線層143は、電極パッド142と対になって、図20に示すように、所定の間隔をあけて、半導体複合装置141の長手方向に複数配置されている。これ等の各電極パッド142には、所定の電位、例えば接地電位が外部から供給される。以上のように構成された半導体複合装置141において、例えばLEDの発光部として形成される半導体薄膜層116中の複数の上部構造116cへの電流供給方法は前記した実施の形態6の方法と同じであるため、ここでの説明は省略する。また、導通層114には、所定の間隔を介して複数箇所で接続された電極パッド142及び導通配線層143を介して所定の共通電位、例えば接地電位が外部から供給される。このため、半導体薄膜層116のボンディング面において、導通層114内での電圧降下による電位差分布が発生するのを抑制することができる。次に、以上のように構成された半導体複合装置141の製造方法について説明する。尚、半導体薄膜層116の製造方法については、前記した実施形態第6で説明した方法と同等とすることができるので、ここでの説明を省略する。平坦化導電層115は、例えば、塗布法または蒸着法または印刷法などによって形成した、有機導電性材料層である。有機導電性材料は、例えば、実施の形態6の説明の中で説明した材料で形成される。有機材料層、特に高分子材料層では形成時に良好な表面平坦性を備えていることが期待できる。平坦化導電層の別の例では、透明導電性材料層、金属層であってもよい。透明導電性材料層は、例えばインジウム錫酸化物ITO、または酸化亜鉛ZnO、または、Cu、Sr、Bi、Ca、Y、Rbなどの元素を含む、導電性金属酸化物であってもよい。金属層は、例えば、Ti、Ni、Cr、Ge、で形成される。尚、平坦化導電層115は、電流を流すことができる材料であって、形成時にその表面が半導体薄膜を貼るのに十分な平坦性を備えていることが望ましいが、化学的な表面処理例えばエッチング、または機械的な表面処理例えば研磨、またはメカノケミカル表面処理によって、平坦化層を構成する材料層を形成した後にその表面に半導体薄膜を貼るのに十分な平坦性を付与してもよい。また、平坦化導電層115を酸化亜鉛ZnOとする場合、ZnO膜はイオンプレーティング法によって形成することができる。平坦化導電層115は、例えば透明導電膜として、金属酸化物である酸化亜鉛ZnO膜とすることができる。この場合、ZnO膜はイオンプレーティング法によって形成することができる。ZnO膜を形成する際には、できるだけ低温、例えば、室温で形成することが望ましい。室温で成膜することによって、導通層114や半導体素子形成領域111の素子へのタメージを除くことができる。ZnO膜層のパターンの形成は、ZnO膜を形成した後、標準的なフォトリソグラフィ/エッチング工程によってパターン形成することができる。エッチング液は、例えば、バッファード弗酸を使用することができる。尚、実施の形態6と同様に、リフトオフ法によって、ZnO膜パターンを形成することもできる。平坦化導電層115であるZnO膜上に、前記した実施の形態6の場合と同様に、別途形成した半導体薄膜層116をボンディングした後、例えば、500°C以下でシンターする。より具体的には、例えば、100~400°Cまでの温度で、1~3時間程度シンターして、半導体薄膜層116と平坦化導電層115の間で、必要なボンディング強度及び電気的なコンタクトを得る。その後、エッチング除去により上部領域116bを素子分離し、個別素子領域である複数の上部構造116cを形成する。本実施の形態では、この上部構造116cは、前記したように半導体素子であるLEDの発光部に相当する。尚、本実施の形態では、上部構造116cと集積回路の出力パッド122を個別電極117で接続する例を示したが、半導体複合装置141が集積回路を含まない場合には、前記した実施の形態7のように、外部駆動回路との接続のための接続用パッドを設け、上部構造116cと接続用パッドとを接続するように構成することもできる。また、実施の形態8の半導体複合装置141は、その第1変形例として図22に示すように、導通層114の下に、別の平坦化層145を設けてもよい。この別の平坦化層145は、例えばポリイミドなどの有機物材料や、Al2O3やSiO2などの酸化物やSixNyなどの窒化物などの誘電体膜で形成することができる。更に、実施の形態8の半導体複合装置141は、その第2変形例として図23に示すように、半導体薄膜116と平坦化導電層115の間に金属薄膜などの導通層146を設けても良い。また、導通層114の代わりに平坦化導電層115を直接配線143に接続してもよい。以上のような実施の形態8の半導体複合装置によれば、導通層114に複数の場所で所定の共通電位、例えば接地電位を供給できる構造としたので、平坦化導電層115の厚さを薄くしても、また、平坦化導電層115のシート抵抗が比較的高い場合であっても、半導体薄膜層116の下部領域116a共通電位領域において電位差分布が発生するのを抑制することができる。このため各発光部での光量バラツキの小さい良好な発光動作を得ることができる。更に、平坦化導電層115をZnO膜で形成した場合、ZnOは室温で形成できるため、導通層114や半導体素子形成領域111の素子などに、加熱によるダメージが発生するのを防止できる。実施の形態9.図25は、本発明による実施の形態9の半導体複合装置151の要部構成を概略的に示す平面図であり、図26は、図25に示す半導体複合装置151をE-E線で切る断面を概略的に示す要部断面図であり、図27は、図25に示す半導体複合装置151をF-F線で切る断面を概略的に示す要部断面図である。尚、図25は、簡単のため、各配線相互、配線と導電層間などのショートを防止するための層間絶縁膜155図26を省略し、また説明のため、後述する透明導電膜層156を一部欠いた状態で示している。更に、図26、図27において、符号116,116a,116bは、後述するようにそれぞれの半導体素子154が素子分離される前の半導体薄膜層、及びその下部領域、上部領域を示す符号である。この半導体複合装置151が、前記した図13に示す実施の形態6の半導体複合装置101と主に異なる点は、半導体薄膜層116の上部領域116bだけでなく、下部領域116a、第1の平坦化導電層図13に示す実施の形態6では、平坦化導電層115が相当する153、及び個別導通層図13に示す実施の形態6では、導通層114が相当する152まで素子分離され、これに伴って、各個別領域への給電経路が異なっている点である。従って、この半導体複合装置151が前記した実施の形態6の半導体複合装置101と共通する部分には同符号を付してここでの説明を省略し、異なる点を重点的に説明する。図26の断面図は、半導体複合装置151の個別半導体領域159が形成されている部分での断面図25に示す半導体複合装置151をE-E線で切る面を示している。同図に示すように、個別半導体領域159は、配線領域112の上部に形成されたメタル層の個別導通層152を最下層とし、その上に第1の平坦化導電膜層153が形成され、その上に半導体素子154が形成されている。個別導通層152は、この個別半導体領域159の半導体素子154を駆動するために回路配線領域112a内に形成された出力パッド157に電気的に接続する接続凸部を有する。第1の平坦化導電層153は、例えば、塗布法または蒸着法または印刷法などによって形成した、有機導電性材料層である。有機導電性材料は、例えば、実施の形態6の説明の中で説明した材料で形成される。有機材料層、特に高分子材料層では形成時に良好な表面平坦性を備えていることが期待できる。平坦化導電層153の別の例では、透明導電性材料層、金属層であってもよい。透明導電性材料層は、例えばインジウム錫酸化物ITO:IndiumTinOxide、または酸化亜鉛ZnO、または、Cu、Sr、Bi、Ca、Y、Rbなどの元素を含む、導電性金属酸化物であってもよい。金属層は、例えば、Ti、Ni、Cr、Ge、Pdで形成される。尚、平坦化導電層153は、電流を流すことができる材料であって、形成時にその表面が半導体薄膜を貼るのに十分な平坦性を備えていることが望ましいが、化学的な表面処理例えばエッチング、または機械的な表面処理例えば研磨、またはメカノケミカル表面処理によって、平坦化層を構成する材料層を形成した後にその表面に半導体薄膜を貼るのに十分な平坦性を付与してもよい。半導体素子154は、半導体薄膜層116の下部領域116aと上部領域116bが、共にエッチング除去によって複数の下部構造154aと上部構造154bに素子分離されて形成される。本実施の形態における半導体素子54は、以上のように共に素子分離された一対の下部構造154aと上部構造154bとによって構成されている。尚、本実施の形態では、この半導体素子154を例えばLEDとして構成しているものとする。以上のように構成された個別半導体領域159は、図25に示すように、半導体複合装置151の長手方向に沿って所定の間隔で複数形成され、後述する所定箇所を除いて、他の領域と共に層間絶縁膜155図27で覆われる。尚、図25は、簡単のため、各配線相互、配線と導電層間などのショートを防止するための層間絶縁膜155図27を省略しているが、後述する貫通孔155a,155bのみを点線で示す。図26及び図27に示すように、層間絶縁膜155の、各個別半導体領域159の半導体素子154上のコンタクト領域に対応する部分には、貫通孔155aが形成されている。また図25に示すように、回路配線領域112a内には、この領域に形成された駆動集積回路の基準電位、例えば接地電位用の共通電位パッド158が、各個別半導体領域159の近傍に対応して配置されている。層間絶縁膜155は、各々の共通電位パッド158上の所定の領域においても、貫通孔155bを有する。この層間絶縁膜155の上には、例えばインジウム錫酸化物ITOや酸化亜鉛ZnOなどの膜で形成された透明導電膜層156が形成されている。この透明導電膜層156は、図25に示すように、全ての個別半導体領域159と共通電位パッド158を覆うように形成され、各個別半導体領域159のコンタクト領域に貫通孔155aを介して、更に各共通電位パッド158上の所定の領域に貫通孔155bを介してそれぞれ電気的に接続されている。以上のように構成されることにより、透明導電膜層156は、各個別半導体領域159に形成された半導体素子154ここではLEDの共通電極に相当し、前記した個別導通層152は、各LEDを個別に駆動するための個別電極に相当する。また、各LEDの動作時における透明導電膜層156内での電圧降下によって、共通電極の電位が変動しないように、透明導電膜層156は、複数箇所で駆動集積回路の共通電位パッド158と接続している。尚、上記した本実施の形態の半導体複合装置151では、透明導電膜層156を連続した薄膜としたが、適宜分割することもできる。この場合、各々が個別半導体領域159を含む領域に分割することで、透明導電膜層156を個別電極として集積回路の出力パッド157に接続し、各個別領域の個別導通層152を共通電極として集積回路の共通電位パッド158にそれぞれ接続するように構成することもできる。更に、本実施の形態では、個別導通層152と集積回路の出力パッド157を接続する例を示したが、半導体複合装置151が集積回路を含まない場合には、前記した実施の形態7のように、外部駆動回路との接続のための接続用パッドを設け、この接続用パッドと個別導通層152とを接続するように構成することもできる。以上のように構成された実施の形態9の半導体複合装置151によれば、各個別半導体領域159に形成された半導体素子154、例えばLEDの光取り出し面に設ける、LEDの一部または全部を覆う電極を透明電極透明導電膜層156としたので、光取り出し効率が向上する。また、個別電極をメタル層である個別導通層152側とすることによって、LEDの全面により効率よく電流が広がり、発光効率を向上することができる。また、個別電極用の配線層である個別導通層152メタル層は、半導体薄膜層116の下側に配置されるため、この個別導通層152の下層は段差が少ない構成となる。従って、個別導通層152の幅が狭くなっても配線切れが生じにくくなり、集積回路としての歩留まりが向上する。実施の形態10.図28は、本発明による実施の形態10の半導体複合装置161の要部構成を概略的に示す断面図である。この半導体複合装置161が、前記した図26に示す実施の形態9の半導体複合装置151と主に異なる点は、第1の平坦化導電膜層153と出力パッド157を接続するメタル層の構成が異なる点である。従って、この半導体複合装置161が前記した実施の形態9の半導体複合装置151と共通する部分には同符号を付して、或いは図面を省いてここでの説明を省略し、異なる点を重点的に説明する。尚、この断面図28に示す断面は、前記した実施の形態9の半導体複合装置151における図25の平面図に示すE-E線で切る断面、即ち半導体複合装置161の個別半導体領域159が形成されている部分での断面に相当する。図28に示すように、半導体複合装置161における個別導通層162は、第1の平坦化導電膜層153の上面端部を覆ってこれと電気的に接続すると共に、その側部から集積回路の出力パッド157の方に向って延在し、この出力パッド157と電気的に接続するように構成されたメタル層となっている。以上のように構成された実施の形態10の半導体複合装置161によれば、第1の平坦化導電膜層153の直下にメタル層を設けずに、第1の平坦化導電膜層153の上面端部から別領域に延在するメタル層を設けるようにしたので、第1の平坦化導電膜層153のシンター温度を高くしても、メタル層にダメージを与えることがなく、より低抵抗でより品質の良い透明導電膜層を準備することができる。実施の形態11.図29は、本発明による実施の形態11の半導体複合装置171の要部構成を概略的に示す断面図である。この半導体複合装置171が、前記した図28に示す実施の形態10の半導体複合装置161と主に異なる点は、第1の平坦化導電膜層153と配線領域112の間に誘電体膜の多重積層反射膜層172を設けた点である。従って、この半導体複合装置171が前記した実施の形態10の半導体複合装置161と共通する部分には同符号を付して、或いは図面を省いてここでの説明を省略し、異なる点を重点的に説明する。尚、この断面図28に示す断面は、前記した実施の形態9の半導体複合装置151における図25の平面図に示すE-E線で切る断面、即ち半導体複合装置171の個別半導体領域159が形成されている部分での断面に相当する。図29に示す多重積層反射膜層172は、例えば屈折率の異なる材料を積層することによって反射層を形成した誘電体膜の多重積層反射膜である。この多重積層反射膜は、例えばSi/SiO2積層膜や、SiO2/TiO2積層膜とすることができる。その他、低屈折率材料/高屈折率材料の積層膜としてもよい。低屈折率材料としては、SiO2、CaF2、LiF、MgF2などの材料とすることができ、高屈折材料としては、TiO2、CeO2、CdS、ZnSなどとすることができる。その他、金属/半導体の積層膜であってもよい。また、この多重積層反射膜層172は、例えばスパッタ法によって形成することができ、その上には第1の平坦化導電膜層153が形成され、その上には半導体薄膜116がボンディングされている。尚、誘電体のみの多重積層反射膜層172に替えて、誘電体膜と金属薄膜の多重積層反射膜層を設けてもよい。また、実施の形態6の半導体複合装置101においても、導通層114を平坦化導電層115の上面端部から他の領域に延在するように形成することにより、透明導電膜層で形成された平坦化導電層115の直下に、多重積層反射膜層172を設けることができる。以上のように構成された実施の形態11の半導体複合装置171によれば、第1の平坦化導電膜層153の下に誘電体の多重積層反射膜層172を設けたので、多重積層反射膜層172で反射するLEDの反射光も光放出面から得られると共に、半導体薄膜裏面で導通コンタクトが得られる。更に、第1の平坦化導電膜層153の直下にメタル層を設けずに誘電体多層積層膜を設けたので、前記した実施の形態9図26参照のように第1の平坦化導電膜層153の直下にメタル層を設けた場合と比較して、シンターなどの熱処理による反射率変化の可能性がなく良好な反射率を得ることができる。実施の形態12.図30は、本発明のLEDヘッドに基づく実施の形態12のLEDプリントヘッド200を示す図である。同図に示すように、ベース部材201上には、LEDユニット202が搭載されている。このLEDユニット202は、実施の形態1乃至11の何れかの半導体複合装置が実装基板上に搭載されたものである。図31は、このLEDユニット202の一構成例を示す平面配置図で、実装基板202e上には、前記した各実施の形態で説明した、発光部と駆動部を複合した半導体複合装置が、発光部ユニット202aとして長手方向に沿って複数配設されている。実装基板202e上には、その他に、電子部品が配置されて配線が形成されている電子部品実装エリア202b、202c、及び外部から制御信号や電源などを供給するためのコネクタ202d等が設けられている。発光部ユニット202aの発光部の上方には、発部から出射された光を集光する光学素子としてのロッドレンズアレイ203が配設されている。このロッドレンズアレイ203は、柱状の光学レンズを発光部ユニット202aの直線状に配列された発光部例えば、図13における個別素子領域116cの配列に沿って多数配列したもので、光学素子ホルダに相当するレンズホルダ204によって所定位置に保持されている。このレンズホルダ204は、同図に示すように、ベース部材201及びLEDユニット202を覆うように形成されている。そして、ベース部材201、LEDユニット202、及びレンズホルダ204は、ベース部材201及びレンズホルダ204に形成された開口部201a,204aを介して配設されるクランパ205によって一体的に挟持されている。従って、LEDユニット202で発生した光はロッドレンズアレイ203を通して、所定の外部部材に照射される、このLEDプリントヘッド200は、例えば電子写真プリンタや電子写真コビー装置等の露光装置として用いられる。以上のように、本実施の形態のLEDヘッドによれば、LEDユニット202として、前記した実施形態1乃至11の各実施の形態で示した半導体複合装置の何れかが使用されるため、高品質で信頼性の高いLEDヘッドを提供することができる。実施の形態13.図32は、本発明の画像形成装置に基づく実施の形態13の画像形成装置300の要部構成を模式的に示す要部構成図である。同図に示すように、画像形成装置300内には、イエロー、マゼンダ、シアン、ブラックの各色の画像を、各々に形成する四つのプロセスユニット301~304が記録媒体305の搬送経路320に沿ってその上流側から順に配置されている。これらのプロセスユニット301~304の内部構成は共通しているため、例えばシアンのプロセスユニット303を例にとり、これらの内部構成を説明する。プロセスユニット303には、像担持体として感光ドラム303aが矢印方向に回転可能に配置され、この感光体ドラム303aの周囲にはその回転方向上流側から順に、感光ドラム303aの表面に電気供給して帯電させる帯電装置303b、帯電された感光体ドラム303aの表面に選択的に光を照射して静電潜像を形成する露光装置303cが配設される。更に、静電潜像が形成された感光体ドラム303aの表面に、所定色シアンのトナーを付着させて顕像を発生させる現像装置303d、及び感光体ドラム303aの表面に残留したトナーを除去するクリーニング装置303eが配設される。尚、これら各装置に用いられているドラム又はローラは、図示しない駆動源及びギアによって回転させられる。また、画像形成装置300は、その下部に、紙等の記録媒体305を堆積した状態で収納する用紙カセット306を装着し、その上方には記録媒体305を1枚ずつ分離させて搬送するためのホッピングローラ307を配設している。更に、記録媒体305の搬送方向における、このホッピングローラ307の下流側には、ピンチローラ308,309と共に記録媒体305を挟持することによって、記録媒体305の斜行を修正し、プロセスユニット301~304に搬送するレジストローラ310,311を配設している。これ等のホッピングローラ307及びレジストローラ310,311は、図示しない駆動源及びギアによって連動回転する。プロセスユニット301~304の各感光体ドラムに対向する位置には、それぞれ半導電性のゴム等によって形成された転写ローラ312が配設されている。そして、感光体ドラム301a~304a上のトナーを記録媒体305に付着させるために、感光体ドラム301a~304aの表面とこれらの各転写ローラ312の表面との間に所定の電位差が生じるように構成されている。定着装置313は、加熱ローラとバックアップローラとを有し、記録媒体305上に転写されたトナーを加圧、加熱することによって定着させる。また、排出ローラ314,315は、定着装置313から排出された記録媒体305を、排出部のピンチローラ316,317と共に挟持し、記録媒体スタッカ部318に搬送する。尚、排出ローラ314,315は、図示されない駆動源及びギアによって連動回転する。ここで使用される露光装置303cとしては、実施形態12で説明したLEDプリントヘッド200が用いられる。次に、前記構成の画像形成装置の動作について説明する。まず、用紙カセット306に堆積した状態で収納されている記録媒体305がホッピングローラ307によって、上から1枚ずつ分離されて搬送される。続いて、この記録媒体305は、レジストローラ310,311及びピンチローラ308,309に挟持されて、プロセスユニット301の感光ドラム301a及び転写ローラ312に搬送される。その後、記録媒体305は、感光体ドラム301a及び転写ローラ212に挟持され、その記録画面にトナー画像が転写されると同時に感光体ドラム301aの回転によって搬送される。同様にして、記録媒体305は、順次プロセスユニット302~304を通過し、その通過過程で、各露光装置301c~304cにより形成された静電潜像を、現像装置301d~304dによって現像した各色のトナー像がその記録画面に順次転写され重ね合わせられる。そして、その記録面上に各色のトナー像が重ね合わせられた後、定着装置313によってトナー像が定着された記録媒体305は、排出ローラ314,315及びピンチローラ316,317に挟持されて、画像形成装置300の外部の記録媒体スタッカ部318に排出される。以上の過程を経て、カラー画像が記録媒体305上に形成される。以上のように、本実施の形態の画像形成装置によれば、前記した実施の形態12で説明したLEDプリントヘッドを採用するため、高品質で、信頼性の高い画像形成装置を提供することができる。尚、前記した実施の形態6~11まででは、半導体複合装置の半導体薄膜層に形成される半導体素子として、発光素子LEDを形成した例について説明したが、これに限定されるものではなく、この発光素子に代えて受光素子を形成する、或いはこれ等の光素子だけでなく、その他の半導体素子を形成してもよいなど、種々の態様を取り得るものである。また、前記した特許請求の範囲、及び実施の形態の説明において、上、下といった言葉を使用したが、これらは便宜上であって、各装置を配置する状態における絶対的な位置関係を限定するものではない。"