"離散時間積分器と、該離散時間積分器に直列に接続される量子化器と、該量子化器の出力側から離散時間積分器の入力側へ接続される係数器を含む帰還回路を具備することを特徴とする負のβ写像に基づくデータコンバート方式。請求項2から5の何れか一項記載の負のβ写像に基づくデータコンバート方式において、前記A/D変換器をスイッチトキャパシタ積分回路を用いて回路化することを特徴とする負のβ写像に基づくデータコンバート方式。請求項2から5の何れか一項記載の負のβ写像に基づくデータコンバート方式において、前記A/D変換器のビット長Lを無限大にすることにより、カオス発生回路としたことを特徴とする負のβ写像に基づくデータコンバート方式。請求項7記載の負のβ写像に基づくデータコンバート方式において、負のβ写像Rに基づくA/D変換器を、離散時間t1で入力信号xinputをサンプルし、写像をL回繰り返す操作によりビット長がLの変換ビット列BSxinputを得る操作を行い、該操作においてビット長を無限大L=∞にすることにより、初期値をxinputとするカオス時系列を得ることを特徴とする負のβ写像に基づくデータコンバート方式。請求項8記載の負のβ写像に基づくデータコンバート方式において、初期値を設定する必要がない場合は、離散時刻tnで-∞<n<∞とし、この場合には、入力信号をサンプルする回路を不要とし、小型のカオス発生回路を構成することを特徴とする負のβ写像に基づくデータコンバート方式。上記したように、従来の負のβ写像に基づくA/D変換器では、集積回路による実装に適さないといった問題があった。また、これまでに、一様な不変測度分布を持つカオスを発生させる回路として、ベルヌーイ写像やテント写像を用いたカオス発生回路が提案されている。しかしながら、これらの回路では、解軌道が定義域の端に接すると、回路の非理想特性やノイズなどにより解軌道が発散し、回路が安定に動作しないという問題点があった。本発明は、上記状況に鑑みて、集積回路による実装に適合し、カオス発生回路にも好適な、離散時間積分器を用いて構成した負のβ写像に基づくデータコンバート方式を提供することを目的とする。その具体的な実装構成として、スイッチトキャパシタSC回路を用いた負のβ写像に基づくA/Dコンバータ回路を提供する。また、負のβ写像は最終的に解軌道が有限な不変部分区間内に閉じ込められるため、上記した負のβ写像に基づくA/Dコンバータのビット長を無限大にすることにより、回路素子のミスマッチやノイズにロバストで、軌道が発散せず安定に動作するカオス発生回路を提案する。提案するカオス発生回路は、回路パラメータを変更するだけで、異なったカオスアトラクタを容易に実現できる。さらに、理想的な回路素子を用いたSPICESimulationProgramwithIntegratedCircuitEmphasis回路シミュレーションにより、上記した負のβ写像に基づくA/Dコンバータ回路及びこれを応用したカオス発生回路の動作を確認し、その有効性を示す。本発明は、上記目的を達成するために、1負のβ写像に基づくデータコンバート方式において、離散時間積分器と、この離散時間積分器に直列に接続される量子化器と、この量子化器の出力側から離散時間積分器の入力側へ接続される係数器を含む帰還回路を具備することを特徴とする。6上記2から5の何れか一項記載の負のβ写像に基づくデータコンバート方式において、前記A/D変換器をスイッチトキャパシタ積分回路を用いて回路化することを特徴とする。7上記2から5の何れか一項記載の負のβ写像に基づくデータコンバート方式において、前記A/D変換器のビット長Lを無限大にすることにより、カオス発生回路としたことを特徴とする。8上記7記載の負のβ写像に基づくデータコンバート方式において、負のβ写像Rに基づくA/D変換器を、離散時間t1で入力信号xinputをサンプルし、写像をL回繰り返す操作によりビット長がLの変換ビット列BSxinputを得る操作を行い、この操作においてビット長を無限大L=∞にすることにより、初期値をxinputとするカオス時系列を得ることを特徴とする。9上記8記載の負のβ写像に基づくデータコンバート方式において、初期値を設定する必要がない場合は、離散時刻tnで-∞<n<∞とし、この場合には、入力信号をサンプルする回路を不要とし、小型のカオス発生回路を構成することを特徴とする。本発明によれば、次のような効果を奏することができる。1アナログ集積回路技術の中核をなす回路要素であり、集積回路中では最も良く利用される離散時間積分器を用いて負のβ写像に基づくA/D変換器を構成した。したがって、本発明のA/D変換器は集積回路化に適している。2負のβ写像に基づくデータコンバート方式のA/D変換器を、カオス発生回路として構成した。負のβ写像の解軌道は、最終的には有限な不変部分区間内に閉じ込められるため、本発明のカオス発生回路は、回路素子の非理想特性やノイズに対しロバストであり、安定に動作する。本発明の負のβ写像を用いたデータコンバート方式は、離散時間積分器と、この離散時間積分器に直列に接続される量子化器と、この量子化器の出力側から離散時間積分器の入力側へ接続される係数器を含む帰還回路を具備する。以下、本発明の実施の形態について詳細に説明する。本発明の負のβ写像に基づくデータコンバート方式について、離散時間積分器を用いて構成した負のβ写像を用いたA/D変換器を説明する。アナログ集積回路の主要な構成要素としては離散時間積分器が多く用いられる。その理由として、素子の非理想特性やミスマッチ、寄生素子、ノイズなどの影響を受けにくい回路構成が利用可能なことや、完全差動回路によりさらに回路性能を向上させることが可能なことなどが挙げられる。また、離散時間積分回路を実装する集積回路技術として、スイッチトキャパシタSC回路やスイッチトカレントSI回路などが提案されており、これらの回路についてはこれまでに多くの知見が得られている。それらの有用なデータが利用できることも離散時間積分器が用いられる理由の一つである。そこで、負のβ写像を用いたA/D変換器を離散時間積分器を用いて構成する、負のβ写像に基づくデータコンバート方式を提案する。まず、上記式5に基づいたA/D変換器の構成を説明する。上記式5をZ変換すると、であるので、を得ることができる。これより、となり、結局、を得ることができる。図1は本発明の実施例を示す負のβ写像に基づくA/D変換器の構成図である。この図において、1は離散時間積分器、2は離散時間積分器1に直列に接続される量子化器であり、この量子化器2の出力側には、離散時間積分器1の入力側に接続されるβ倍の係数器3及び論理インバータ4が接続される。また、5はβ倍の係数器3及び論理インバータ4に接続される加算器である。と定義すると、上記式18は、と書き直せる。この場合には、負のβ写像を用いたA/D変換器は、図2に示すように構成される。である。次に、上記式6に基づいたA/D変換器の構成について説明する。上記式6をZ変換すると、を得る。これより、1βz1Xz=s{β-1QXz1}z1...23となり、結局、を得ることができる。したがって、この様式で記述した負のβ写像を用いたA/D変換器は、図3に示すように構成される。さらに、ここで上記式19の量子化器を導入すると、上記式24は、となる。このように記述した負のβ写像を用いたA/D変換器は、図4に示すように構成される。次いで、負のβ写像に基づくデータコンバート方式によるカオス発生回路について説明する。上記したように、これまでに提案されているベルヌーイ写像やテント写像を用いたカオス発生回路は、解軌道が定義域の端に接すると、回路の非理想特性やノイズなどにより解軌道が発散し、回路が安定に動作しないという問題点があった。そこで、負のβ写像Rが、その解軌道が最終的に有限な不変部分区間内に閉じ込められる写像である点を活用して、安定に動作するカオス発生回路を提案する。負のβ写像Rの解軌道は、過渡状態の後、図16にDで示す不変部分区間[LB,UBの中にトラップされる。したがって、回路素子の非理想特性やノイズによる軌道のずれ幅をδdeviationとすると、LBδdeviation<xtn<UB-δdeviationとなるようなνの値を選択すれば、解軌道がxtnの定義域の端0とsに接することがない。そのため、回路の非理想特性やノイズの影響により解軌道が発散することはなく、カオス発生回路は安定に動作する。さらに、負のβ写像Rによって実現されるカオス軌道の不変部分区間内での不変測度は一様分布となるので、得られるカオス時系列は、乱数発生、暗号化などへの応用が行い易いと考えられる。具体的に負のβ写像Rによりカオス発生回路を構成する方法について説明する。上述した負のβ写像Rに基づくA/D変換器では、離散時間t1で入力信号xinputをサンプルし、写像をL回繰り返す操作により、ビット長がLの変換ビット列BSxinputを得ていた。この操作において、ビット長を無限大L=∞にすることで、初期値をxinputとするカオス時系列を得ることができる。これにより、上述した離散時間積分器による負のβ写像を用いたA/D変換器を、そのままカオス発生回路として応用することが可能である。また、初期値を設定する必要がない場合は、離散時間tnで-∞<n<∞とすればよい。このときには、上述した離散時間積分器による負のβ写像に基づくA/D変換器において、入力信号をサンプルする部分が不要となり、より小型のカオス発生回路が実現できる。次に、本発明の実施例として、スイッチトキャパシタSC回路による負のβ写像に基づくA/D変換器の回路実現例を説明する。主な離散時間アナログ回路サンプルドデータ回路技術として、SC回路とSIスイッチトカレント回路がある。ここでは、SC回路によりβ写像に基づくA/Dコンバータの回路を実現する手法を説明する。ただし、SI回路を用いても同様な手法で回路実現可能である。具体的には、上記式18と図1、上記式20と図2、あるいは、上記式24と図3、さらには、上記式25と図4で与えられる負のβ写像を用いたA/D変換器を、SC積分回路を用いて回路化する手法を示す。1SC回路による実装例1:上記式18と図1を用いる場合図5は一般的なスイッチトキャパシタSC積分回路を示す図である。この回路のZ領域での伝達特性は、で与えられる。ただし、Voz,Vi0z及びVi1zは、それぞれ、υotn,υi0tnとυi1tnのZ領域での変数である。ここで、上記式18と式26とを比較すると、Voz=Xz...27Cf0/Ci=sβ...30Cf1/Ci=s...31Ck/Ci=β1...32とすれば、上記式18が図5に示す回路を基に実現できることがわかる。図6は本発明のスイッチトキャパシタ積分回路を用いた第1の負のβ写像に基づくA/D変換器の構成図である。さらに、図6,8~12に示す回路を駆動するクロックφA,φBと、入力信号をサンプルし、これと同時にCiの初期電荷をリセットするためのクロックφCを図7に示す。図7においてLはビット長であり、また、出力ビット列bnは、φBの立ち下がり、すなわち、tn12でサンプルする。ここで、入力信号のサンプルを上記式8に従って行うとすると、出力の最下位ビットb1は、となる。一方、図6に示す回路で、図7に示したt1で入力信号をサンプルし、b1をt112で出力すると、この時の回路の伝達関数は、である。上記式33と式34を比較すると、入力信号のサンプルを上記式8に従って行う場合には、図6に示す回路において、Cs/Ci=1...35とすればよいことがわかる。2SC回路による実装例2:上記式20と図2を用いる場合図6に示す回路では、上記式30に示すように、Cf0がsとβの積に依存してしまう。そこで、回路パラメータがsあるいはβだけで決まるようにするため、上記式20を用いて図6に示す回路を改良する。上記式20と式26を比較すると、Voz=Xz...36Cf0/Ci=β...39Cf1/Ci=1...40Ck/Ci=β1...41を得ることができる。これに基づき構成したSC回路を図8に示す。図8は本発明のスイッチトキャパシタ積分回路を用いた第2の負のβ写像に基づくA/D変換器の構成図である。この図において、入力信号xinputをサンプルするためには、図6と同様に、上記式35で与えられるCsを付加する必要がある。しかし、上記式35と式40より、Cf1=Csであるため、図8に示すように、Cf1とCsを共有することが可能である。図9は本発明のスイッチトキャパシタ積分回路を用いた第2の負のβ写像に基づくA/D変換器の変形例を示す構成図である。VS=sV...42である。また、図9中でスイッチを制御する信号FとGは、G=bnφA...443SC回路による実装例3:上記式24と図3を用いる場合上記式24と上記式26を比較すると、Voz=Xz...45Vi1z=1...47Cf0/Ci=sβ-1...48Cf1/Ci=s...49Ck/Ci=β1...50とすれば、図5に示すSC積分回路で上記式24が実現できることがわかる。入力信号をサンプルするスイッチトキャパシタ回路Csを含めた回路を図10に示す。図10は本発明のスイッチトキャパシタ積分回路を用いた第3の負のβ写像に基づくA/D変換器の構成図である。Cs/Ci=1...51VU=1V...52である。なお、一点鎖線で囲った部分は、初期値の設定を必要としないカオス発生回路に応用する際には不要となり、このときは、φP=φAでよい。4SC回路による実装例4:上記式25と図4を用いる場合図10に示す回路では、上記式48に示すように、Cf0の値がsとβの両方に依存してしまうため、回路設計の自由度が制限される。そこで、上記式25を用いることにより、回路パラメータがsあるいはβのみに依存する回路構成を提案する。上記式25と上記式26を比較すると、Voz=Xz...53Vi1z=s...55Cf0/Ci=β-1...56Cf1/Ci=1...57Ck/Ci=β1...58とすれば、図5に示すSC積分回路で上記式25が実現できることがわかる。全体の回路を図11に示す。図11は本発明のスイッチトキャパシタ積分回路を用いた第4の負のβ写像に基づくA/D変換器の構成図である。VS=sV...59である。さらに、入力信号をサンプルするキャパシタをCsとすると、その大きさはCs/Ci=1であるので、上記式57より、図11に示すように、これをCf1と共有して省くことができる。なお、一点鎖線で囲った部分は、初期値の設定を必要としないカオス発生回路に応用する際には不要となり、このときは、φP=φAとする。図12は本発明のスイッチトキャパシタ積分回路を用いた第4の負のβ写像に基づくA/D変換器の変形例を示す構成図である。VS=sV...60である。また、図12中でスイッチを制御する信号JとKは、K=bnφA...62である。また、Cf0,Cf1,Ckは、それぞれ、上記式56,上記式57及び式58で与えられる。なお、一点鎖線で囲った部分は、初期値の設定を必要としないカオス発生回路に応用する際には不要となり、このときは、J=φAとすればよい。以上で提案した全ての負のβ写像に基づくA/D変換回路は、上述したように、ビット長Lを無限大にすることで、そのままの構成でカオス発生回路として使用できる。すなわち、図7中のφCの周期を無限大φCを単発パルスとするとすればよい。さらに、カオス時系列の初期値の設定を必要としない場合には、図6,図8~12に示す回路で入力信号をサンプルするための回路各図中で一点鎖線で囲った部分とクロックφCは不要となる。次に、本発明の負のβ写像に基づくA/Dコンバータ回路の妥当性を確認するため、理想回路素子を用いたSPICE回路シミュレーションを行う。図6,図8~12の全ての回路についてSPICEシミュレーションを行い動作を確認したが、図12に示す回路は回路パラメータを調整することで他の回路と等価になるため、以下では図12に示す回路から得られた結果を示す。また、通常はβの値を変換後のビット列より推定するが特許文献1,2,非特許文献1~4、理想状態での動作を確認するのが目的であるため、βの値は既知であるとした。なお、以下のシミュレーションでは、β=5/3,s=3とした。まず最初に、回路から出力されるビット列BSxinputが、理論値と同じであるか検証する。表2は、図12に示す回路のSPICEシミュレーションと、上述の理論式から得られた、入力信号xinputに対するA/D変換出力ビット列の比較である。なお、ビット長はL=8としている。表2より、本発明の回路が負のβ写像に基づくA/D変換を正確に行っていることが確認できる。次いで、図12に示す回路のSPICEシミュレーションによって得られた出力ビット列のデコード値の変換誤差を評価する。変換ビット長がLの時、量子化誤差の上界は、で与えられる特許文献1,非特許文献1,2。これを用いて、εLx≦29となるようにビット長をL=13とした。各入力信号xinputについて、異なる量子化閾値θに対する変換誤差を評価した結果を図13に示す。さらに、θを変化させた場合の変換誤差を、異なる入力信号xinputに対して求めた結果を図14に示す。これらの結果より、本発明の回路は、量子化閾値θが変動しているにも関わらず、入力信号xinputを、設定した変換精度以上で正しくA/D変換していることが確認された。すなわち、本発明の回路は負のβ写像に基づくA/D変換の特徴である、θの変動に対してロバストであることが確認できた。さらに、図12に示す回路において、ビット長L=∞としてカオス発生回路を実現した。図15は、θ=1.5の時にSPICEシミュレーションから得られたカオスアトラクタの例である。表1より、この場合の不変部分区間は、[LB=s-ν=0.5,UB=βs-ν=2.5である。図15に示すように、カオスアトラクタは不変部分区間内に留まっていることがわかる。上記したように本発明では、負のβ写像に基づくデータコンバート方式によるA/D変換器を、離散時間積分器を用いて実現する手法を提案した。離散時間積分器は、アナログ集積回路技術の中核をなす回路要素であり、集積回路中では最も良く用いられる。したがって、本発明の負のβ写像に基づくA/Dコンバータ回路は集積回路化に適していると考えられる。また、例としてスイッチトキャパシタ回路を用いて具体的な回路を複数種類実現した。本発明の負のβ写像に基づくA/D変換器は、正のβ写像に基づくA/D変換器に比べ、閾値の許容範囲の端で不変部分区間が拡大するため、閾値が許容範囲の端に近付いても変換精度の劣化が少ない。さらに、負のβ写像に基づくデータコンバート方式によるA/D変換器を、カオス発生回路として応用する手法を提案した。負のβ写像の解軌道は、最終的には有限な不変部分区間内に閉じ込められるため、本発明に係るカオス発生回路は、回路素子の非理想特性やノイズに対しロバストであり、安定に動作する。最後に、理想回路素子を用いたSPICE回路シミュレーションにより、本発明の負のβ写像に基づくデータコンバート方式によるA/Dコンバータ回路の動作を確認し、その妥当性を検証した。本発明の負のβ写像に基づくA/D変換器は、回路素子の非理想特性などによる回路特性の変化やノイズに対してロバストであり、小型で低消費電力、また、安価で高性能なA/Dコンバータ回路やカオス発生回路の実現、特に、集積回路化に貢献できる。さらに集積回路化においては、回路素子のマッチングや素子特性が悪いため、アナログ回路の集積化には適さないサブミクロン以下の半導体プロセスなどでも、本発明の負のβ写像に基づくA/D変換回路やカオス発生回路は適している。また、本発明の負のβ写像に基づくA/D変換器は、使用環境が大きく変動するシステムに用いられる各種回路、例えば、大規模なセンサーネットワーク用回路やセンサーダスト用のセンサーノード回路、大規模災害時の緊急通信ノード回路、宇宙空間に用いる各種回路、車載回路、移動ロボット用回路、無線通信端末用回路など、非常に広範囲な回路やシステムに応用可能である。さらに、このA/D変換器を応用したカオス発生回路は、暗号、カオス通信、乱数発生、カオスを用いた情報処理の分野で広く利用可能である。なお、本発明は上記実施例に限定されるものではなく、本発明の趣旨に基づき種々の変形が可能であり、これらを本発明の範囲から排除するものではない。"