"テスト内容を実行する検知対象回路部を有する半導体集積回路に生じる劣化を検知することが可能な半導体装置であって、前記検知対象回路部の温度及び電圧を測定する測定手段と、各テスト動作周波数において前記検知対象回路部に対して前記テスト内容が許容テストタイミング内に実行されるか否かを判別し、実行される最大のテスト動作周波数を最大テスト動作周波数として決定する決定手段と、前記決定手段が決定した前記最大テスト動作周波数を、前記測定手段が測定した温度及び電圧の値を用いて、基準温度及び基準電圧における最大テスト動作周波数に換算するとともに、当該換算された最大テスト動作周波数に基づき劣化の状態を表す劣化量も算出する算出手段とを備え、前記半導体集積回路は、前記測定手段が前記温度及び電圧の値を測定するための値をモニタするモニタブロック回路を有し、前記測定手段は、テストが行われる毎に、前記検知対象回路部の温度及び電圧の下で動作した前記モニタブロック回路がモニタした値から前記検知対象回路部の温度及び電圧の値を推定する推定手段を有し、前記算出手段は、前記推定手段が推定した温度及び電圧の値を、前記測定手段が測定した温度及び電圧の値として用いて、前記決定手段が決定した前記最大テスト動作周波数を前記基準温度及び基準電圧における最大テスト動作周波数に換算する、半導体装置。前記半導体集積回路は、n個nは、2以上の整数の前記モニタブロック回路を備え、前記測定手段は、各モニタブロック回路における所定の時間内での発振回数として得られる測定周波数Fiiは、n以下の自然数を測定し、前記推定手段は、式の係数αi、β、α’i及びβ’を計算することにより、前記検知対象回路部の温度T及び電圧Vの値を推定する、請求項1記載の半導体装置。前記推定手段は、温度範囲若しくは電圧範囲を複数に区分して当該区分ごとに式の前記係数αi、β、α’i及びβ’を計算して、又は、温度範囲を複数に区分して当該区分ごとに式の前記係数αi及びβを計算すると共に電圧範囲を複数に区分して当該区分ごとに式の前記係数α’i及びβ’を計算することにより、前記検知対象回路部の温度T及び電圧Vの値を推定する、請求項2記載の半導体装置。前記推定手段は、式の前記測定周波数Fiに代えて、前記測定周波数Fiと初回の測定周波数Fi0との差分である差分周波数ΔFiを用いて、前記検知対象回路部の温度T及び電圧Vの値を推定する、請求項2又は3記載の半導体装置。前記測定手段が測定した測定値及び前記決定手段が決定した最大テスト動作周波数の組み合わせを記憶する記憶手段をさらに備え、前記算出手段は、前記記憶手段が記憶した測定値及び最大テスト動作周波数を用いる、請求項1から4のいずれかに記載の半導体装置。前記最大テスト動作周波数は、前記記憶手段が記憶した異なるテスト時の複数の最大テスト動作周波数からランダムノイズを除去する演算が行われて決定される、請求項5記載の半導体装置。前記測定手段は所定のテスト動作周波数におけるテスト時の初期温度及び初期電圧を測定し、前記決定手段は、前記基準温度及び前記基準電圧と前回の最大テスト動作周波数とを用いながら前記初期温度及び前記初期電圧における最大テスト動作周波数候補を定め、周波数を増加後に減少させて又は増加のみ若しくは減少のみさせて、実行される最大のテスト動作周波数を最大テスト動作周波数に決定する、請求項1から6のいずれかに記載の半導体装置。テストされるパスの長さ毎に異なるテスト内容を用意することを特徴とする、請求項1から7のいずれかに記載の半導体装置。許容テストタイミング及び又は前記劣化量の値に応じてテスト内容及び又はテスト順序を変更可能とする、請求項1から8のいずれかに記載の半導体装置。テスト内容を実行する同種の複数の半導体集積回路に生じるバラツキを検知することが可能な半導体装置であって、前記検知対象回路部の温度及び電圧を測定する測定手段と、各テスト動作周波数において前記検知対象回路部に対して前記テスト内容が許容テストタイミング内に実行されるか否かを判別し、実行される最大のテスト動作周波数を最大テスト動作周波数として決定する決定手段と、前記決定手段が決定した前記最大テスト動作周波数を、前記測定手段が測定した温度及び電圧の値を用いて、基準温度及び基準電圧における最大テスト動作周波数に換算するとともに、当該換算された最大テスト動作周波数に基づきバラツキの度合を表す相違量も算出する算出手段とを備え、前記半導体集積回路は、前記測定手段が前記温度及び電圧の値を測定するための値をモニタするモニタブロック回路を有し、前記測定手段は、テストが行われる毎に、前記検知対象回路部の温度及び電圧の下で動作した前記モニタブロック回路がモニタした値から前記検知対象回路部の温度及び電圧の値を推定する推定手段を有し、前記算出手段は、前記推定手段が推定した温度及び電圧の値を、前記測定手段が測定した温度及び電圧の値として用いて、前記決定手段が決定した前記最大テスト動作周波数を前記基準温度及び基準電圧における最大テスト動作周波数に換算する、半導体装置。同一の半導体集積回路に生じる劣化又は同種の複数の半導体集積回路に生じるバラツキを検知することが可能な検知方法であって、前記半導体集積回路の検知対象回路部における動作周波数と温度及び電圧との関係の特性が近似式により近似されており、測定手段が温度及び電圧の値を測定するステップと、決定手段が、前記半導体集積回路の検知対象回路部においてテスト内容が許容テストタイミング内に実行される最大のテスト動作周波数として最大テスト動作周波数を決定するステップと、算出手段が、前記温度及び電圧の値並びに前記最大テスト動作周波数を用いて、前記近似式に従って基準温度及び基準電圧における最大テスト動作周波数を算出するとともに、当該算出された最大テスト動作周波数に基づき劣化の状態を表す劣化量又はバラツキの度合を表す相違量も算出するステップを含む、検知方法。前記半導体集積回路は、前記測定手段が前記温度及び電圧の値を測定するための値をモニタするn個nは、2以上の整数のモニタブロック回路を備え、前記測定するステップは、前記測定手段が、各モニタブロック回路における所定の時間内での発振回数として得られる測定周波数Fiiは、n以下の自然数を測定する周波数測定ステップと、式の係数αi、β、α’i及びβ’を計算することにより、前記検知対象回路部の温度T及び電圧Vの値を推定する推定ステップとを含む、請求項11記載の検知方法。コンピュータに請求項11又は12に記載の検知方法を実行させるためのプログラム。従来のテストは、テストの時点での半導体集積回路の動作性能のみを重視するものである。そのため、従来のテストは、基本的に、温度等が制御された同一の環境下でテストするものであった。このように、従来のテストは、基本的に、半導体集積回路の動作環境を、テストの内容に合わせることにより、テストの精度を確保しようとするものであった。しかしながら、半導体集積回路の生産使用は、様々な環境下で行われるものであって、必ずしも温度等が制御できるとは限らない。特に、フィールドでのテストは、半導体集積回路が使用された状態であり、温度等のテスト環境の制御は困難である。特許文献2に記載の技術は、出荷後に半導体集積回路をテストする際、電圧等のテスト環境を制御するものである。しかし、テスト環境を制御するための特別な装置を必要とし、大がかりな装置とならざるを得ない。テストを必要とする全ての半導体集積回路についてこのような装置を適用できるとは限らない。このように温度等のテスト環境を制御できない場合、テスト環境が半導体集積回路のテスト結果に影響を及ぼしていた。例えば、発明者らのシミュレーションによれば、1°Cの変動で17ps/サイクルの遅延変動が生じる場合がある。1GHzの動作環境であれば、1サイクルは1nsに対応するため、これらの環境変動に由来する遅延変動は無視できる微差ではない。このように、温度の変化だけでも、精確な判断を行うことが困難となる。そのため、従来のテストでは、そのままの状態では、生産時のテストでも、使用時のテストでも、環境が変化する場合に精度を維持しつつ対応することは困難であった。ゆえに、本発明は、テスト環境が変動する場合にも、より高精度に、半導体集積回路の動作性能を判断可能な半導体装置等を提供することを目的とする。本願発明の第1の観点は、テスト内容を実行する検知対象回路部を有する半導体集積回路に生じる劣化を検知することが可能な半導体装置であって、前記検知対象回路部の温度及び電圧を測定する測定手段と、各テスト動作周波数において前記検知対象回路部に対して前記テスト内容が許容テストタイミング内に実行されるか否かを判別し、実行される最大のテスト動作周波数を最大テスト動作周波数として決定する決定手段と、前記決定手段が決定した前記最大テスト動作周波数を、前記測定手段が測定した温度及び電圧の値を用いて、基準温度及び基準電圧における最大テスト動作周波数に換算するとともに、当該換算された最大テスト動作周波数に基づき劣化の状態を表す劣化量も算出する算出手段とを備え、前記半導体集積回路は、前記測定手段が前記温度及び電圧の値を測定するための値をモニタするモニタブロック回路を有し、前記測定手段は、テストが行われる毎に、前記検知対象回路部の温度及び電圧の下で動作した前記モニタブロック回路がモニタした値から前記検知対象回路部の温度及び電圧の値を推定する推定手段を有し、前記算出手段は、前記推定手段が推定した温度及び電圧の値を、前記測定手段が測定した温度及び電圧の値として用いて、前記決定手段が決定した前記最大テスト動作周波数を前記基準温度及び基準電圧における最大テスト動作周波数に換算する。本願発明の第2の観点は、第1の観点の半導体装置であって、前記半導体集積回路は、n個nは、2以上の整数の前記モニタブロック回路を備え、前記測定手段は、各モニタブロック回路における所定の時間内での発振回数として得られる測定周波数Fiiは、n以下の自然数を測定し、前記推定手段は、式の係数αi、β、α’i及びβ’を計算することにより、前記検知対象回路部の温度T及び電圧Vの値を推定する。本願発明の第3の観点は、第2の観点の半導体装置であって、前記推定手段は、温度範囲若しくは電圧範囲を複数に区分して当該区分ごとに式の前記係数αi、β、α’i及びβ’を計算して、又は、温度範囲を複数に区分して当該区分ごとに式の前記係数αi及びβを計算すると共に電圧範囲を複数に区分して当該区分ごとに式の前記係数α’i及びβ’を計算することにより、前記検知対象回路部の温度T及び電圧Vの値を推定する。本願発明の第4の観点は、第2又は3の観点の半導体装置であって、前記推定手段は、式の前記測定周波数Fiに代えて、前記測定周波数Fiと初回の測定周波数Fi0との差分である差分周波数ΔFiを用いて、前記検知対象回路部の温度T及び電圧Vの値を推定する。本願発明の第5の観点は、第1から4のいずれかの観点の半導体装置であって、前記測定手段が測定した測定値及び前記決定手段が決定した最大テスト動作周波数の組み合わせを記憶する記憶手段をさらに備え、前記算出手段は、前記記憶手段が記憶した測定値及び最大テスト動作周波数を用いる。本願発明の第6の観点は、第5の観点の半導体装置であって、前記最大テスト動作周波数は、前記記憶手段が記憶した異なるテスト時の複数の最大テスト動作周波数からランダムノイズを除去する演算が行われて決定される。本願発明の第7の観点は、第1から6のいずれかの観点の半導体装置であって、前記測定手段は所定のテスト動作周波数におけるテスト時の初期温度及び初期電圧を測定し、前記決定手段は、前記基準温度及び前記基準電圧と前回の最大テスト動作周波数とを用いながら前記初期温度及び前記初期電圧における最大テスト動作周波数候補を定め、周波数を増加後に減少させて又は増加のみ若しくは減少のみさせて、実行される最大のテスト動作周波数を最大テスト動作周波数に決定する。本願発明の第8の観点は、第1から7のいずれかの観点の半導体装置であって、テストされるパスの長さ毎に異なるテスト内容を用意することを特徴とする。本願発明の第9の観点は、第1から8のいずれかの観点の半導体装置であって、許容テストタイミング及び又は前記劣化量の値に応じてテスト内容及び又はテスト順序を変更可能とする。本願発明の第10の観点は、テスト内容を実行する同種の複数の半導体集積回路に生じるバラツキを検知することが可能な半導体装置であって、前記検知対象回路部の温度及び電圧を測定する測定手段と、各テスト動作周波数において前記検知対象回路部に対して前記テスト内容が許容テストタイミング内に実行されるか否かを判別し、実行される最大のテスト動作周波数を最大テスト動作周波数として決定する決定手段と、前記決定手段が決定した前記最大テスト動作周波数を、前記測定手段が測定した温度及び電圧の値を用いて、基準温度及び基準電圧における最大テスト動作周波数に換算するとともに、当該換算された最大テスト動作周波数に基づきバラツキの度合を表す相違量も算出する算出手段とを備え、前記半導体集積回路は、前記測定手段が前記温度及び電圧の値を測定するための値をモニタするモニタブロック回路を有し、前記測定手段は、テストが行われる毎に、前記検知対象回路部の温度及び電圧の下で動作した前記モニタブロック回路がモニタした値から前記検知対象回路部の温度及び電圧の値を推定する推定手段を有し、前記算出手段は、前記推定手段が推定した温度及び電圧の値を、前記測定手段が測定した温度及び電圧の値として用いて、前記決定手段が決定した前記最大テスト動作周波数を前記基準温度及び基準電圧における最大テスト動作周波数に換算する。本願発明の第11の観点は、同一の半導体集積回路に生じる劣化又は同種の複数の半導体集積回路に生じるバラツキを検知することが可能な検知方法であって、前記半導体集積回路の検知対象回路部における動作周波数と温度及び電圧との関係の特性が近似式により近似されており、測定手段が温度及び電圧の値を測定するステップと、決定手段が、前記半導体集積回路の検知対象回路部においてテスト内容が許容テストタイミング内に実行される最大のテスト動作周波数として最大テスト動作周波数を決定するステップと、算出手段が、前記温度及び電圧の値並びに前記最大テスト動作周波数を用いて、前記近似式に従って基準温度及び基準電圧における最大テスト動作周波数を算出するとともに、当該算出された最大テスト動作周波数に基づき劣化の状態を表す劣化量又はバラツキの度合を表す相違量も算出するステップを含む。本願発明の第12の観点は、第11の観点の検知方法であって、前記半導体集積回路は、前記測定手段が前記温度及び電圧の値を測定するための値をモニタするn個nは、2以上の整数のモニタブロック回路を備え、前記測定するステップは、前記測定手段が、各モニタブロック回路における所定の時間内での発振回数として得られる測定周波数Fiiは、n以下の自然数を測定する周波数測定ステップと、式の係数αi、β、α’i及びβ’を計算することにより、前記検知対象回路部の温度T及び電圧Vの値を推定する推定ステップとを含む。本願発明の第13の観点は、コンピュータに第11又は12の観点の検知方法を実行させるためのプログラムである。なお、本願発明を、プログラムを記録するコンピュータ読み取り可能な記録媒体として捉えてもよい。また、許容テストタイミングは、テスト動作周波数の逆数である。そのため、許容テストタイミングとテスト動作周波数のどちらを用いても等価な処理を行うことが可能である。したがって、本願発明において、決定手段が、テスト内容が許容テストタイミング内に実行されるか否かを判別することには、テスト動作周波数に基づいて判別することも含まれる。本願発明の各観点によれば、半導体装置において、最大テスト動作周波数並びに測定された温度及び電圧の測定値から、基準温度及び基準電圧における最大テスト動作周波数を算出することが可能となる。これにより、様々な環境下での半導体集積回路の動作性能を統一的に評価することが可能となる。すなわち、テスト環境を制御することなく、より高精度かつ定量的に、半導体集積回路の動作性能を判断することが可能となる。特に、半導体集積回路が備えるモニタブロック回路が温度及び電圧を測定するための値をモニタすることにより、別途センサーを用いることなく基準温度及び基準電圧への換算が可能となる。特に、従来のテストは、基本的に、所定の条件をクリアする半導体集積回路を正常と判断するものであり、所定の条件を満たさなくなって、初めてテストで異常が検出されていた。そのため、従来のテストでは、半導体集積回路の正常の度合を定量的に判断して、例えば、出荷後のフィールドにおいて、高い精度で半導体集積回路の故障を予知する等の処理を行うことが困難であった。結果として、半導体集積回路は、例えば、回路素子を複数並列に設けて比較して故障を判断したり、バックアップ回路のような故障に備えた回路を備えたりするなど、極限的な微細化に反して回路サイズが増大する一因となっていた。本願発明の各観点により、特に、フィールドにおける半導体集積回路に生じる劣化の状態を統一的にかつ定量的に検知することが可能となることから、劣化障害を事前に予知することが可能となる。劣化障害を事前に予知することにより、正常に動作する状態のうちに半導体集積回路を利用し又は半導体集積回路を交換等して故障への対策が可能となり、故障時のバックアップ回路を必要最小限とすることができるため、回路サイズを小さくすることができる。また、本願発明の第2の観点によれば、複数のモニタブロック回路から得られる複数の測定周波数を用いて式eq1に基づき温度及び電圧を推定する。これにより、1つのモニタブロック回路から得られる測定周波数を用いて推定する場合と比べて、推定の精度が向上する。しかも、一次式による推定が可能であることにより、極めて簡易な処理を行うプログラムや回路の設計が可能となる。したがって、異なる温度及び電圧環境に置かれた同一の半導体集積回路の性能を、同一の基準で比較することがさらに容易となる。さらに、本願発明の第3の観点によれば、温度範囲又は電圧範囲を複数の区分に分けて、各区分ごとに式eq1の係数を算出する。これにより、区分ごとにより高精度な式を用いて温度又は電圧を推定することが可能となる。さらに、本願発明の第4の観点によれば、各回の測定周波数と初回の測定周波数との差分を式eq1における測定周波数のパラメータとして用いる。これにより、製造バラツキによるモニタブロック回路から得られる測定周波数の変動分をキャンセルし、この変動分が式eq1の中にして推定精度を悪化させることを防ぎ、さらに高精度に温度及び電圧を推定することが可能となる。さらに、本願発明の第5の観点によれば、記憶手段がテスト環境と最大テスト動作周波数との組合せを記憶する。したがって、このような履歴を用いることにより、異なる環境下で行われた複数回のテスト結果を自動的に比較することが可能となる。さらに、本願発明の第6の観点によれば、例えば複数回のテスト結果の平均をとることにより、最大テスト動作周波数からランダムノイズを除去することが可能となる。したがって、半導体集積回路の動作性能をさらに高精度に検知することが容易となる。さらに、本願発明の第7の観点によれば、テスト当初に前回テストに基づいて今回テストの最大テスト動作周波数を予測する。また、予測した最大テスト動作周波数を増減又は減少してテスト動作周波数を決定してテストを行うことにより、今回のテストにおける最大テスト動作周波数を決定する。これにより、高い精度で、テスト動作周波数の初期値を決定することが可能となり、テストの回数を減らすことができ、テスト時間を減少することができるだけでなく、テストを実行することにより半導体集積回路が受ける影響を軽減することが可能となる。なお、テスト時間は、テスト全体に要する時間を指す。以下、同様である。さらに、本願発明の第8の観点によれば、テストされるパスの長さ毎に異なるテスト内容を実施することが可能となる。遅延テスト等では、基本的に、最大のパスの長さ以外の短いパスのテストは検出が困難である。一方、劣化には、TDDBTimeDependentDielectricBreakdownのような酸化膜に発生する劣化のように、一定の劣化量に達するとトランジスタ動作破壊をおこすものもある。これは長いパスに発生するとは限らない。パスの長さ毎にテストを行うことにより、短いパスの劣化量測定が可能となる。しかも、テストの効率を向上させることが可能となる。これは、特に、許容テストタイミングが空き時間に制約されている出荷後の半導体集積回路において、短時間のテストで効果的な判断を行う場合に有効である。さらに、本願発明の第9の観点によれば、劣化が進んでいると判定されたテスト内容を高い頻度で実行することが可能となる。これにより、特に、許容テストタイミングが空き時間に制約されている出荷後の半導体集積回路において、効率よく劣化を予知することがさらに容易となる。また、本願発明の第10又は11の観点によれば、同種の複数の半導体集積回路の性能を、テスト環境を統一することなく同一の基準で比較することが可能となる。以下、図面を参照して、本願発明の実施例について述べる。なお、本願発明は、以下の実施例に限定されるものではない。図1は、本願発明の実施例に係る半導体装置1の概要を示すブロック図である。以下、図1の半導体装置1の概要を説明する。半導体装置1は、テスト対象回路2本願請求項の半導体集積回路の一例に生じる劣化を検知することが可能な半導体装置である。半導体装置1は、テスト対象回路2へのテストを制御する制御回路3を備える。後述するように、半導体装置1は、テスト対象回路2を備えるものであってもよいが、本実施例ではテスト対象回路2と制御回路3とが別の構成であるとした。一般に、半導体論理回路は主に順序回路である。順序回路は、アンドANDゲート、ナンドNANDゲート、オアORゲート、ノアNORゲート等の論理素子からなる組合せ回路部17と、回路の内部状態を記憶するフリップフロップFFとよりなる。テスト対象回路2は、テストの単位となる回路であるテスト単位回路15を備える。テスト単位回路15は、組合せ回路部17と、複数のフリップフロップ191及び192と、周波数を測定する複数のモニタブロック回路211及び212本願請求項のモニタブロック回路の一例とを備える。テスト単位回路15は、例えばブロックやモジュールと呼ばれる論理設計で扱う論理の単位ブロックやモジュールでもよいし、まとまった機能を持つ論理的な単位コアでもよい。コアの例としては、算術演算部、データパス部、IO制御部、等が考えられる。制御回路3は、半導体装置1全体を制御する全体制御部5と、テストを制御するテスト制御部7と、テストが行われる毎に、テスト動作周波数を変化させながら温度及び電圧の測定を制御する温度電圧測定部9本願請求項の測定手段の一例と、各種情報を記憶する記憶部11本願請求項の記憶手段の一例と、クロックを生成するクロック生成回路13とを備える。制御回路3は、全体制御部5、テスト制御部7、温度電圧測定部9などの制御ブロック構造として実現され、下記に説明するように、各制御ブロックは、階層的なものとして実現する。全体制御部5は、全体を制御する主制御部23と、ログを読み出すログ読出部25と、ログに書き出すログ書出部27と、ログを圧縮するログ圧縮部29と、所定の温度及び電圧条件におけるテスト動作周波数を異なる温度及び電圧条件におけるテスト動作周波数に換算するテスト動作周波数換算部31と、劣化量を計算する劣化量計算部33と、劣化の判定を行う劣化判定部35とを備える。テスト動作周波数換算部31と劣化量計算部33を併せたものが、本願請求項の算出手段の一例である。テスト動作周波数換算部31は、例えば後述する近似式1に従って、温度及び電圧の測定値並びにテスト制御部7が決定した最大テスト動作周波数も用いながら基準温度及び基準電圧における最大テスト動作周波数を算出する。劣化量計算部33は、基準温度及び基準電圧における最大テスト動作周波数としてテスト動作周波数換算部31が算出した値に基づき劣化の状態を表す劣化量を算出する。テスト制御部7は、テスト単位回路15に対するテスト内容を決定するテスト内容決定部37と、テストを行うテスト部39と、各テスト動作周波数においてテスト単位回路15に対してテスト内容が許容テストタイミング内に実行されるか否かを判別するテスト判別部41と、テスト内容が許容テストタイミング内に実行される最大のテスト動作周波数を最大テスト動作周波数に決定する最大テスト動作周波数決定部43とを備える。テスト判別部41と最大テスト動作周波数決定部43を併せたものが、本願請求項の決定手段の一例である。温度電圧測定部9は、テスト単位回路15の周波数の測定を制御するモニタ測定制御部45と、測定された周波数から温度及び電圧を計算により推定する温度電圧計算部47本願請求項の推定手段の一例とを備える。なお、特に断らない限り、温度及び電圧の測定とは、測定されたテスト動作周波数を元に、温度電圧計算部47が温度及び電圧を算出することを指すものとする。同様に、温度及び電圧の測定値とは、そのように算出された値を指すものとする。記憶部11は、ログを記憶するログ記憶部49と、論理パス特性を記憶する論理パス特性記憶部51と、テスト情報を記憶するテスト情報記憶部53と、テスト動作周波数の補正値を記憶するテスト動作周波数補正値記憶部55とを備える。続いて、半導体装置1における情報の伝達について説明する。全体制御部5は、テスト制御部7に対して、例えば、テスト開始指示、前回テスト内容、テスト動作周波数Fcの初期値又は今回最大テスト動作周波数補正値を伝達する。一方、テスト制御部7は、全体制御部5に対して、例えば、テスト単位名、設計段階で定められたマシンサイクルでのテスト結果、今回最大テスト動作周波数FMAX、今回テスト内容、温度又は電圧の測定値を伝達する。さらに、全体制御部5は、記憶部11との間でログ情報をお互いに伝達する。また、テスト制御部7は、温度電圧測定部9に対して、例えば温度又は電圧測定の開始又は終了の指示を伝達する。一方、温度電圧測定部9は、テスト制御部7に対して、温度又は電圧の測定値を伝達する。さらに、テスト制御部7は、記憶部11に対して、例えばテスト順又は最終FMAX補正値を伝達する。一方、記憶部11は、テスト制御部7に対して、例えばテスト情報を伝達する。さらに、テスト制御部7は、クロック生成回路13を制御してFcを発生させ、クロック生成回路13は、テストクロックでFF191及び192への書き込みを行い、その後、テスト動作周波数FcまたはFcの逆数であるテストタイミング本願請求項の許容テストタイミングの一例で発生されるクロックで、組合せ回路部17を伝達したテストパターンをFF191又は192に取り込む。取り込まれたテスト応答は、FF191又は192からテストクロックで読み出され、テスト制御部7へ伝達される。さらに、テスト制御部7は、テスト対象回路2に対して、テストパターンを伝達する。一方、テスト対象回路2は、テスト制御部7に対してテスト応答を伝達する。また、温度電圧測定部9は、モニタブロック回路211及び212に対して、周波数測定の開始又は終了の指示を伝達する。一方、モニタブロック回路211及び212は、温度電圧測定部9に対して、測定された周波数を伝達する。以下、図2及び図3を参照して、半導体装置1を用いたテスト対象回路2のテストフローについて説明する。図2は、半導体装置1を用いたテスト対象回路2の設計フローの概要を示すフロー図である。図2の設計フローは、チップの出荷までの処理ステップST001~ST009と、システムの出荷までの処理ステップST010及びST011と、システム出荷後の処理ステップST012に分かれる。各処理では、製造テストステップST008、ボード/システムテストステップST010及びフィールドテストステップST012が行われる。図2を参照して、まず、チップの出荷までの処理について説明する。テスト対象回路2の論理設計を行いステップST001、テスト容易化設計DesignForTestability:DFTを行い、制御回路3並びにモニタブロック回路211及び212を付加するステップST002。続いて、レイアウト設計を行いステップST003、自動テスト生成処理AutomaticTestPatternGenerationATPGを行い、BISTの種パターンテストシードを生成するステップST004。続いて、論理パス特性を取得するステップST005。具体的には、テスト単位毎にテストされる最長論理パスの温度T、電圧V特性のシミュレーション計算を行う。ここで、テスト動作周波数と温度及び電圧との関係の特性を近似する近似式の係数を求める。例えば、発明者は、LSIの使用温度範囲において周波数の温度及び電圧に対する線形性が良いことを見出した。そこで、温度Tと電圧Vを変数とする式1で表される近似式の係数a、b、c、d、eを求める。又は式1から導き出される後述の式を用いる。続いて、マスクを生成しステップST006、チップを製造するステップST007。続いて、製造テストを行うステップST008。続いて、チップを出荷するステップST009。出荷されたチップは、他のチップと組み合わされて、ボードやシステムとしてテストが行われるステップST010。ここで、テスト部39が初回のテストを実施して最初劣化前のFMAX値を求め、ログ書出部27が記憶部11にFMAX値を書き込む。続いて、システムを出荷するステップST011。システムの出荷後には、フィールドでのテストが、空き時間例えば、システムが動作する時間以外の時間などを利用して行われるステップST012。このフィールドテストは、一般的に、テスト単位回路15ごとに行われる。テスト単位回路15によって周波数が異なることや、診断分解能を維持するためである。続いて、図3を用いて、図2におけるステップST012のフィールドテストの具体例について説明する。なお、システムの空き時間を利用する代表的な例として、システム起動/終了時に行うパワーオン/オフテストについて説明する。図3を参照して、パワーオン/オフテスト開始すると、ログ読出部25が前回テスト内容をログ記憶部49より読み出す。全体制御部5は、テスト制御部7に前回テスト内容を伝達し、テスト内容決定部37が前回パワーオン/オフテスト時に決められたテスト内容を今回のテスト内容として決定するステップST101。続いて、テスト部39が、動作が保証されている、設計段階で定められたマシンサイクルForgδでテストを行う。また、温度電圧測定部9がモニタブロック回路211及び212にテスト時の初期温度T0及び初期電圧V0を測定させる。ここで、δは最低動作マージンであるステップST102。続いて、Forgδでのテストをパスするか否かの判別をテスト判別部41が行うステップST103。もし、この段階のテストで動かなければ、テスト部39はエラー処理を行いステップST104、フローを終了する。テストをパスすれば、続いて、ログ読出部25が基準温度TTYP及び基準電圧VTYPにおける前回FMAXをログから読み出す。また、テスト動作周波数換算部31が今回の条件であるT0及びV0における前回FMAXに対する補正値を計算し、テスト動作周波数Fcを得るステップST105。このFcが今回テストにおける最初の最大テスト動作周波数候補である。ここで、前回FMAXから出発することで、テスト回数を減らすことを目的としている。また、今回テストの温度条件及び電圧条件は、前回テストとは異なる可能性があるため、補正値を計算している。今回テストの温度条件及び電圧条件が前回テストと同じであれば、ステップST105において補正値を計算する必要はない。続いて、得られたテスト動作周波数Fcでテスト部39がテストを行い、温度電圧測定部9がモニタブロック回路211及び212にテスト時の温度Tc及び電圧Vcを測定させるステップST106。続いて、テスト判別部41が、Fcでのテストをパスするか否かの判別を行うステップST107。ここでのテストにパスすれば、続いて、テスト部39がテスト動作周波数Fcを増加してFcΔF1を新たなFcとしステップST108、ステップST106に戻って再度Fcでテストを行う。これをテストにパスしなくなるまで繰り返す。前回テスト時よりも性能が向上することは考えにくいため、前回テスト時よりも高いテスト動作周波数でパスするのは、測定誤差が主な原因である。ここでの繰り返しが行われるとしても、繰り返しが1回程度で済むように誤差ΔF1を設計しておく。ステップST107においてテストにパスしなければ、ステップST109に進む。続いて、ステップST109において、最大テスト動作周波数の劣化による低下を求める。テスト部39がFc-ΔF2を新たなFcとしてテストを行う。また、温度電圧測定部9がモニタブロック回路211及び212にテスト時の温度Tc及び電圧Vcを測定させる。続いて、テスト判別部41が、Fcでのテストをパスするか否かの判別を行うステップST110。ここでのテストにパスしなければ、ステップST109に戻って再度Fc-ΔF2を新たなFcとし、テストにパスするまで繰り返す。テストにパスすれば、ステップST111に進む。続いて、ステップST111において、最大テスト動作周波数決定部43がFcを今回FMAXに決定し、テスト制御部7が今回FMAXや今回テスト内容とを全体制御部5に伝達する。また、ログ書出部27が今回のテストのTc及びVcにおけるFMAXをログに書き出す。また、テスト動作周波数換算部31がFMAXを基準温度TTYP及び基準電圧VTYPにおけるテスト動作周波数FMAXTTYP、VTYPに換算し、ログ書出部27がログに書き出す。続いて、劣化量計算部33がログの過去の履歴に照らして今回の劣化量の計算を行い、算出された劣化量から許容される劣化量の閾値を差し引く計算を行うステップST112。続いて、テスト判別部41が、得られた値が正であるか否かを判別するステップST113。得られた値が正の値でなければ、ログ圧縮部29がログを圧縮しステップST114、フローを終了する。一方、得られた値が正の値であれば、テスト部39がエラー処理をしステップST115、フローを終了する。1回のエラーで劣化判定部35が劣化と判定するか、数回のフィールドテストで連続してエラーが続いた場合に劣化と判定するかは、システムに応じて決定すればよい。数回のフィールドテストを行う場合は、テスト部39が次回テストに備えた処理を行う。具体的には、次回テスト内容の決定、テストパターンの記憶部11からの読み出しなどを行う。以下では、図4を参照して、ログ情報の構成について述べる。図4は、ログ記憶部49が記憶するログ情報の構成の一例を示す図である。ログは、測定値などの履歴として、効率的に最大周波数を測定するために用いられる。また、劣化判定を行う複数のテスト各回における最大テスト動作周波数から測定のランダムノイズを統計的に分析して除去する演算を行うためにも過去履歴として用いられる。ここでいうランダムノイズとは、例えば測定時に伴う丸め誤差などを指す。さらに、ログは、フィールドでの劣化履歴を設計や製造へフィードバックして利用するためにも用いられる。ログの情報としては、例えば、測定生データ、毎回の処理のオーバヘッド低減のための加工情報が含まれる。具体的には、例えば図4に示すように、テスト時刻、テスト単位コア名等、テスト内容、最高テスト動作周波数FMAX、テスト時の温度Tc、テスト時の電圧Vc、基準温度及び基準電圧に換算された最大テスト動作周波数FMAXTTYP、VTYPなどが含まれる。今回テスト動作周波数FcTc、Vcが含まれてもよい。ここで、ログ情報にテスト内容を含めることで、毎回異なるテスト内容としても対応可能となる。テスト時刻は、主に解析目的のために含まれており、本願発明の実施例に係る劣化検知フローに必須の情報ではない。また、最大テスト周波数を基準温度及び基準電圧に換算するのは、各回テストの比較処理のためである。基準温度としては、例えば27°Cなどとすればよい。なお、テスト時間に余裕がある場合は、ログにFMAXTTYP、VTYPを入れる代わりに、毎回のテストにおいて前回FMAXからFMAXTTYP、VTYPを算出してもよい。過去のログが多くなってきた場合、情報の圧縮を行うためにログ圧縮部29がログを圧縮する。ここで、出荷時情報を除いて古い情報は、劣化判定には不要となるので削除することが可能である。そのため、例えば、FMAXTTYP、VTYPが前回テストと同じであれば蓄積せず、変化が生じた場合にのみログを蓄積するようにしてもよい。変化がない場合には、変化がないことのみ書き込むことでデータ量を減らすことが可能である。クロック生成回路13は、参照外部クロックのクロックを保ったまま、テストクロックの特定のクロックを指定幅だけずらし、テストタイミングを圧縮することが可能である。続いて、図5を参照して、モニタブロック回路211及び212の周波数測定について述べる。図5は、モニタブロック回路211及び212の回路図の一例を示す図である。図5を参照して、モニタブロック回路211は、値を保持するFF57と、温度及び電圧に応じて発振するリングオシレータRO59と、RO59の発振回数を計測するカウンタ61とを備える。モニタブロック回路211は、測定開始終了指示を受けて、指定された時間Forgのクロックの整数倍内での発振回数を計測し、カウンタ61が測定した測定周波数をアウトプットする。測定周波数のバラツキを低減するために、テスト単位回路15に、モニタブロック回路211だけでなく、同様の構成のモニタブロック回路212を搭載し、各モニタブロック回路211及び212が備えるRO59の段数を大きくするとよい。なお、RO59の回路は、NAND回路やNOT回路に限られない。さらに、図5に示すように、未使用時に電源をカットする電源カット回路63をモニタブロック回路211及び212ごとに付加することで、モニタブロック回路211及び212が未使用の時にRO59の劣化を防ぐことが可能である。それでもなお、モニタブロック回路から得られる測定周波数は、製造バラツキによる変動分δFiを含んでいる。そこで、温度電圧測定部9は、測定周波数Fiに代えて、測定周波数と初回の測定周波数との差分である差分周波数ΔFi=FiδFi―Fi0δFi0=Fi―Fi0δFi―δFi0を用いて、前記検知対象回路部の温度T及び電圧Vの値を推定する。これにより、製造バラツキによる変動分δFiの影響を低減し、さらに高精度に温度及び電圧を推定することが可能となる。以下では、図6を用いてテスト時におけるRO59を用いた温度及び電圧の測定について述べる。図6は、RO59の温度に対する周波数特性の一例を示す図である。図6を参照して、3種類のリングオシレータRO1、RO2及びRO3は、それぞれ、周波数の温度や電圧の変化に対する変化率が異なる。このような複数のROを用いて測定を行うことで、温度及び電圧の推定を行うことが可能である。そこで、近似式1と同様に、複数のRO59の周波数測定値より例えば次の式2を用いて温度T及び電圧Vを推定する。ここで、a1、b1、c1、d1、e1等は、各ROに定まる既知のパラメータであり、図2のステップST005において、例えば重回帰分析のような手法を用いてシミュレーションで求められている。F1、F2、F3は、各ROにおいて測定された周波数である。したがって、テスト時における温度Tc及び電圧Vcを式2から求めることが可能である。なお、式1及び式2は、近似の精度を高めるために、例えば、区分的関数とするすなわち、温度及び電圧の範囲を区分して係数を決定することにより、近似の精度を高めるようにしてもよい。ここで、式2のF1及びF2の式より、式2-1を得る。同じく、式2のF2及びF3の式より、式2-2を得る。すなわち、式2-3のように表現可能である。さらに、異なる特性のROを用いているため、式2-4が実現できる。結局、温度T及び電圧Vは、式2-5で表される。すなわち、温度T及び電圧Vを測定周波数Fiの1次式で近似している。式2-5を一般式で表したものが式eq1である。本願発明の発明者は、複数のRO59を用いることにより、温度及び電圧の近似の精度が高まることをシミュレーションにより確認した。表1は、複数のRO59を用いて係数を決定したシミュレーション結果である。表1aは、ROを1個用いた場合のシミュレーション結果である。表1bは、ROを2個用いた場合のシミュレーション結果である。表1cは、ROを3個用いた場合のシミュレーション結果である。表内の数字は、推定される温度又は電圧の値のずれの最大値Max、最小値Min、及び標準偏差StdDevを示している。ROを1個しか用いない場合と比べてROを2個用いた場合、ずれが格段に小さいことが分かる。例えば、RO1個の場合の温度のずれの標準偏差が24.43であるのに対し、RO2個の場合の温度のずれの標準偏差は、最小で9.89となっている。また、ROを3個用いた場合は、さらにずれが小さくなることも示されている。さらに、本願発明の発明者は、区分的関数を用いることにより温度及び電圧の近似の精度が高まることをシミュレーションにより確認した。シミュレーション結果を表2に示す。表2は、温度及び電圧のそれぞれについて温度範囲を区分して推定式の係数を決定したシミュレーション結果である。温度範囲を複数の範囲に分割して温度及び電圧をそれぞれ推定した場合の方が、区分しない場合と比べて推定誤差が格段に小さくなることが分かる。例えば、温度の推定値の平均値のずれは、8.3°Cから1.8°Cと1/4以下となった。また、電圧の推定値の平均値のずれは、15.0mVから3分割した場合には5.2mVへと約1/3となった。このように、温度の推定式について温度範囲又は電圧範囲を区分することにより、推定誤差を縮小することが可能となる。電圧の推定式についても、温度範囲又は電圧範囲を区分することにより、推定誤差を縮小することが可能となる。なお、表1にも、温度をマイナス60°Cから130°Cの範囲で3つに分割した場合のシミュレーション結果を示す。続いて、テスト時の温度及び電圧における最大テスト周波数FMAXTc,Vcを、比較のために基準温度及び基準電圧における最大テスト周波数FMAXTTYP,VTYPに換算する。まず、FMAXTc,Vcは、次の式3で表される。続いて、FMAXTTYP,VTYPは、式4~6で次のように表される。ここで、式1を用いて式4から式5の式変形を行い、式3を用いて式5から式6の式変形を行った。式6の第1項は計測値FMAXTC,VCであり、第2項、第3項及び第4項を計算することにより、FMAXTTYP,VTYPを求めることができる。通常、6式の第2項は無視できるほど小さい。結局、6-2式に示すように、テスト時の温度及び電圧における最大テスト周波数は、温度と電圧の増分の一次式で表される。したがって、極めて簡易な処理を行うプログラムや回路の設計により、精度の高い換算が可能となる。続いて、図3のステップST112における劣化量計算について述べる。劣化量は、同一のテスト単位回路15かつ同一のテスト内容に基づいて算出する。毎回の測定された劣化量は、ランダムな測定誤差測定分解能εの1/2を含むので補正を要する。ここでは、補正方法の例として、2つの方法について述べる。1つ目の補正方法として、過去のN回について平均をとることで、平均誤差をε/√Nに低減することが可能である。劣化速度が大きい場合、現時点の重みが少ないため、劣化評価が過少となる可能性がある。しかし、テスト対象回路2の経年劣化は極めて緩やかであり、このような補正方法が十分に有効である。例えば、N=5以上とすることで劣化量の増減が小さく抑えられ、確度の高い劣化判断が可能である。2つ目の補正方法として、過去のテストに遡り、その前後N回について平均をとることによっても、平均誤差をε/√Nに低減することが可能である。現在の劣化量を1つ目の補正方法で補正し、かつ、2つ目の補正方法を用いることで、さらに確度の高い劣化判断が可能となる。以下では、図3のフローにおける劣化判定方法について3つの方法を述べる。1つ目の劣化判定方法として、次の式7に示すように、遅延劣化により設計動作マージンが限界値まで低下したことをもって劣化と判定する。2つ目の劣化判定方法として、遅延劣化量がある閾値以上となったことをもって劣化と判定してもよい。3つ目の劣化判定方法として、不特定原因によるシステム速度/システム速度―αでの誤動作を式7で判定してもよい。以下では、遅延劣化量を網羅的に観測するためのテストパターンの用意について述べる。一般に、論理素子を多数含む長いパスを対象としたテストは、時間がかかるが、一度のテストで多数の論理素子についてテストが可能となる。また、期待とは異なる信号が出力される遷移故障については、長いパスで用いられなかった論理素子に対して、長いパスのテストと同時に短いパスのテストを行って検出することも可能である。しかし、遅延劣化については、1回のテスト内容では、律速となる最長のパスの遅延しか観測されず、同時にテストの対象とした短いパスの遅延を観測するのが困難である。ここで、パスの遅延について以下のことが成り立つ。1回のテストでテストされるパスの遅延を、Tpd1,...,Tpdnとする。劣化前は、maxTpd1,...,Tpdnが観測可能である。劣化後は、劣化量をΔiとすると、maxTpd1Δ1,...,TpdnΔnが観測可能である。パスの遅延値Δiは、パスごとに異なるため、次の式8から式11が成り立つ。式11の第1項は測定値の差で観測可能である。したがって、第2項であるテスト内容内のパス遅延値差を少なくすれば、高精度にmaxΔ値が推定可能である。そこで、複数のテスト内容を、テストされるパスの長さ毎に複数レベルに揃える。例えば、1回目のテストを、遅延が大きいパスパス遅延TpdiがTsys-δ1≦Tpdi≦Tsysとなるような長さのパスのグループに対して行う。ここで、Tsysはシステム速度である。続いて、2回目のテストを、遅延が次に大きいパスパス遅延がTsys-δ2≦Tpdi≦Tsys―δ1となるような長さのパスのグループに対して行う。同様に、3回目のテストを、遅延がさらに次に大きいパスパス遅延がTsys-δ3≦Tpdi≦Tsys―δ2となるような長さのパスのグループに対して行う。このように、およそパスの長さが揃ったグループ毎にテストを行うことで、短いパスの遅延劣化も含めて遅延劣化量を網羅的に観測することが可能となる。ゲート酸化膜の劣化として代表的なTDDBTimeDependentDielectricBreakdownとして、遅延量がある程度増加した後に、ゲート酸化膜が破壊されてしまうことが知られている。このような場合、長いパス上の回路でなくとも、論理動作が壊れてしまう。したがって、短いパスの遅延増加も含めて事前に観測することが重要となる。また、フィールドテストでは、テスト時間が限られている。このような限られたテスト時間に応じて、テスト内容を決定しなければならない。ここで、前述のTDDB以外の不具合であるシステム的なエラー等は、長いパスにおいて生じやすい。そこで、例えばパスの長さを利用して、確保したテスト時間が小さい場合には、パスの長さが長いものを対象としてテストを行うことにより、重要な素子に限定してテストを行うとすればよい。一方、確保したテスト時間が大きい場合には、パスの長さが短いものも対象としてテストを行うことにより、素子を網羅的にテストを行うことができる。このように、適切な長さのパスごとのグループを対象としてテストを実行することにより、限られたテスト時間を効率的に用いることがさらに容易となる。このような効率化は、プロセスの出来具合でTDDBが起こりにくいと判断可能である場合に、特に有効である。さらに、ログを用いることで、履歴を元に劣化が進行している個所のテスト実行頻度を上げることも可能である。フィールドテストのテスト時間は、ユーザが使用していない空き時間に限られている。したがって、許容テストタイミング及び/又は劣化量の値に応じてテスト内容及び/又はテスト順序が変更することは、前述の短時間のテストが可能となることと相まって、効率的に劣化による障害発生を未然に防止する上で非常に有効となる。以下では、ログの履歴を元に劣化進行個所のテスト頻度を上げる方式について、図7を参照して述べる。図7は、ログの履歴を用いるテスト順変更方式の一例を示す概略図である。図7を参照して、まず全体のテスト集合を複数のテストセットTS1、TS2、...に分割する。フィールドテスト開始時には、テストリストの実行の順番が予め用意した初期テスト順リストとして決定されており、初期テスト順リストに従ってリスト順に巡回しながらテストを実行する。テスト実行頻度は、劣化の進み具合に応じてタイマーで管理されている。例えば、8種類のテストセットがあり、一回のテスト当たり3つのテストセットが実行される場合、初期テスト順リストに従って、1回目のテストでは、TS1、TS2及びTS3が実行され、2回目のテストではTS4、TS5及びTS6が実行され、3回目のテストでは、TS7、TS8及びTS1が実行され、4回目のテストでは、TS2、TS3及びTS4が実行される。このように、リスト順に巡回して実行される。ここで例えば、TS1及びTS4において、劣化傾向が発見され、特にTS1の劣化が進行していたとする。そうすると、ログの履歴を元に危険リストにTS1及びTS4が記録され更新される。危険リストは複数存在し、各危険リストは、テスト実行頻度をタイマーで管理されている。タイマーは、危険度が高いテストセットが記録される危険リストほど短い時間間隔でのテスト実行頻度となるように調整されている。フィールドテスト実行時には、危険リストに記録されたTS1及びTS4は、タイマーで管理された許容テストタイミング毎に、初期テスト順リストに割り込みをかけて優先的に実行される。特に、TS1は、劣化が進行しているため、TS4に比べてテスト実行頻度がさらに高められる。その結果、例えば、変更後には、1回目のテストでは、TS1、TS4及びTS2が実行され、2回目のテストではTS1、TS3及びTS5が実行され、3回目のテストでは、TS1、TS4及びTS6が実行され、4回目のテストでは、TS1、TS7及びTS8が実行される。このように、リスト順に巡回して実行される。このように、劣化の進行度合いに応じてテスト順を変更することにより、限られたフィールドテスト時間内に効率的にテストを実行して劣化による障害発生を未然に防ぐことが可能である。なお、図3のステップST103又はステップST113のテストの閾値としては、複数の値を用いてもよい。例えば、警告レベルの判定とエラーレベルの判定のために2つの判定値を設けるとしてもよい。複数の基準を設けることで、履歴情報が少ない場合も、ある程度実用的な運用が可能となる。また、図3のステップST113において、閾値判定以外の判定方法を用いてエラーを出力するとしてもよい。さらに、図3のフロー図における処理の一部を、図8に示す処理のようにしてもよい。図8は、図3のフローを一部変更した、フィールドテストの他の一例の概要を示すフロー図である。図8を参照して、図3のフロー図におけるステップST107からステップST112の処理を、図8に示すステップST207からステップST215の処理のようにしてもよい。まず、ステップST107に対応するステップST207において、テスト判別部41が、Fcでのテストをパスするか否かの判別を行う。ステップST207でのテストにパスすれば、続いて、テスト部39がテスト動作周波数Fcを増加してFcΔF1を新たなFcとし、テストを行う。また、温度電圧測定部9がモニタブロック回路211及び212にこのテスト時の温度Tc及び電圧Vcを測定させるステップST208。続いて、テスト判別部41が、Fcでのテストをパスするか否かの判別を行うステップST209。ここでのテストにパスしなければ、最大テスト動作周波数決定部43がFc-ΔF1を今回FMAXに決定する。これに合わせて、今回FMAXのTc及びVcもFc-ΔF1におけるTc及びVcとしステップST210、ステップST214へと進む。ステップST209でのテストにパスすれば、ステップST208に戻って、ステップST209でのテストにパスしなくなるまでこれを繰り返す。ステップST207でのテストにパスしなければ、続いて、テスト部39がテスト動作周波数Fcを減少させてFc-ΔF2を新たなFcとし、テストを行う。また、温度電圧測定部9がモニタブロック回路211及び212にこのテスト時のTc及びVcを測定させるステップST211。続いて、テスト判別部41が、Fcでのテストをパスするか否かの判別を行うステップST212。ここでのテストにパスすれば、最大テスト動作周波数決定部43がFcを今回FMAXに決定しステップST213、ステップST214へと進む。ステップST212でのテストにパスしなければ、ステップST211に戻って、ステップST212でのテストにパスするまでこれを繰り返す。続いて、今回FMAXや今回テスト内容とがテスト制御部7から全体制御部5に伝達される。ログ書出部27が伝達された今回のテストのTc及びVcにおけるFMAXをログに書き出す。また、テスト動作周波数換算部31がFMAXを基準温度TTYP及び基準電圧VTYPにおけるテスト動作周波数FMAXTTYP、VTYPに換算し、ログ書出部27がログに書き出すステップST214。続いて、ステップST112に対応するステップST215において、劣化量計算部33がログの過去の履歴に照らして今回の劣化量の計算を行い、算出された劣化量から許容される劣化量の閾値を差し引く計算を行う。以下、ステップST216からステップST218の処理は、図3のフローにおけるステップST113からステップST115の処理と同様に行う。図8のフローを用いることにより、テスト周波数を増加し且つ減少させる代わりに、増加のみ又は減少のみさせることとなる。したがって、図3のフローに比べてテスト数を減らしてフィールドテストに要する時間を短縮することが可能となる。さらに、今回FMAXを求めるために、前回FMAXから周波数を減少後に増加させるとしてもよい。例えば、図8のステップST212とステップST213の間に、ΔF2をよりも小さな値であるΔF3ずつ小刻みにFcを増加させることにより、今回FMAXを求めるとしてもよい。さらに、モニタブロック回路211において、RO59の制御とカウンタ61の制御を別にしてもよい。このようにすることで、RO59を動かし続けつつカウンタ61を止めることが可能となる。RO59の発振を止めると、発熱が停止し、モニタ対象回路に影響を及ぼしてしまう。このような影響を及ぼさずに、カウンタ61を止めることにより、ビット数増加による回路増を防ぐことができる。さらに、図2のフローにおけるステップST010のボード/システムテストではなく、ステップST008の製造テストにおいて、初回のテストを実施して最初劣化前のFMAX値を求め、テスタが有する記憶部に記憶されるとしてもよい。さらに、テスト対象回路2と制御回路3とは、図1に示すように別チップでもよいし、図1の半導体装置1がテスト対象回路2を備え、テスト対象回路2及び制御回路3が一体のものとして実現されるものであってもよい。また、制御回路3は、マイコンやFPGAFieldProgrammableGateArrayで実現されるものであってもよい。特に、テスト対象回路2が記憶部11を備える場合、図2のフローにおけるステップST010のボード/システムテストではなくステップST008の製造テストにおいて、初回のテストを実施して最初劣化前のFMAX値を求め、記憶部11にFMAX値を書き込むとしてもよい。さらに、RO59の代わりに、論理素子を組み合わせて結果としてROとして機能する回路を用いてもよい。また、高精度の測定が求められる場合は、RO59を用いた熱計測及び電圧計測を行う代わりに、熱センサーや電圧センサーを用いてもよい。ただし、一般のセンサーは、測定のためにレファレンス値を必要とする。また、測定前のキャリブレーション及び測定後のデジタル変換処理を要する。この点、RO59は、測定のためにレファレンス値を要しない。また、測定前のキャリブレーションも不要である。さらに、標準的なデジタル設計の範囲内で処理できるため、特別にデジタル変換処理を組み込む必要もない。そのため、RO59を用いることは有利といえる。さらに、本願発明に係る半導体装置1は、同一のテスト対象回路2の劣化を検知する代わりに、同種の複数のテスト対象回路2に生じるバラツキを検知するために用いることも可能である。この場合、全体制御部5は、劣化量計算部33の代わりにバラツキの度合を表す相違量計算部を備えるとすればよい。相違量計算部は、テスト動作周波数換算部31が算出した、基準温度及び基準電圧における同種の複数のテスト対象回路2について得られた各最大テスト動作周波数に基づいて相違量を計算する。"