半導体基板内に複数のスイッチング素子が形成されており、一部のスイッチング素子群に共通するとともに、基準電位に接続されて用いられるメイン電極と、残部のスイッチング素子群に共通するとともに、電流検出装置を介して、基準電位に接続されて用いられるセンサ電極と、メイン電極とセンサ電極の間に形成されており、メイン電極とセンサ電極の間に所定の電位差が形成されたときに両者間を導通する保護素子と、を備えていることを特徴とする半導体装置。前記保護素子が、メイン電極とセンサ電極の間に双方向に配置されている複数のダイオードで構成されていることを特徴とする請求項1の半導体装置。前記保護素子が、メイン電極からセンサ電極にまで伸びている半導体層で構成されており、前記半導体層は、直列に配置されている第1半導体領域、第2半導体領域、及び第3半導体領域を備えており、第1半導体領域は、メイン電極に電気的に接続されているとともに、第1導電型の不純物を含有しており、第2半導体領域は、第2導電型の不純物を含有しており、第3半導体領域は、センサ電極に電気的に接続されているとともに、第1導電型の不純物を含有していることを特徴とする請求項2の半導体装置。前記保護素子の耐圧が、メイン電極と、そのメイン電極を主電極とするスイッチング素子のゲート電極の間の最大定格電圧よりも大きい値であり、ゲート絶縁膜の破壊耐圧よりも小さいことを特徴とする請求項2又は3の半導体装置。しかしながら、センサ電極とゲート電極の間にツェナーダイオードが設けられていると、ツェナーダイオードを介してツェナーリーク電流が不可避的に流れてしまう。このために、半導体装置をオンさせたときに、ゲート駆動損失が増加するという問題がある。本発明の目的は、センサ電極とゲート電極の間に、ESD等に起因する過電圧が作用しても半導体装置が破壊しないように保護する保護素子を設けるとともに、その保護素子によってゲート駆動損失が増加することを防止する半導体装置を提供することである。本発明は、メイン電極とセンサ電極の間に、電荷を放電するための保護素子が設けられていることを特徴としている。保護素子は、センサ電極とゲート電極の間にESD等の過電圧が印加された場合に、センサ電極からメイン電極に向けて電荷を放電する。これにより、センサスイッチング素子群のゲート絶縁膜が破壊されることを防止することができる。なお、メイン電極に電荷を放電したとしても、メインスイッチング素子群のゲート入力容量は大きいことから、メインスイッチング素子群のゲート絶縁膜が破壊されることはない。さらに、本発明の保護素子は、メイン電極とセンサ電極の間に設けられているので、両者間にリーク電流が流れたとしても、ゲート駆動損失を増加させるものではない。本発明は、センサ電極とゲート電極の間に、ESD等に起因する過電圧が作用しても半導体装置が破壊しないように保護する保護素子を備えている。その保護素子は、センサ電極とメイン電極の間に設けられているので、ゲート駆動損失を増大させることがない。本発明は、半導体基板内に複数のスイッチング素子が形成されている半導体装置に具現化される。本発明の半導体装置は、一部のスイッチング素子群に共通するとともに、基準電位に接続されて用いられるメイン電極を備えている。本発明の半導体装置は、残部のスイッチング素子群に共通するとともに、電流検出装置を介して、基準電位に接続されて用いられるセンサ電極を備えている。本発明の半導体装置はさらに、メイン電極とセンサ電極の間に形成されており、メイン電極とセンサ電極の間に所定の電位差が形成されたときに両者間を導通する保護素子を備えていることを特徴としている。本発明の半導体装置によると、センサスイッチング素子群のセンサ電極とゲート電極の間にESD等の過電圧が印加された場合は、保護素子を介してセンサ電極からメインスイッチング素子群のメイン電極に向けて電荷を放電することができる。これにより、センサスイッチング素子群のゲート絶縁膜が破壊されることを防止することができる。さらに、本発明の保護素子は、センサ電極とメイン電極の間に設けられているので、両者間にリーク電流が流れたとしても、ゲート駆動損失を増加させるものではない。保護素子が、メイン電極とセンサ電極の間に双方向に配置されている複数のダイオードで構成されていることが好ましい。ダイオードを双方向に配置させることによって、ダイオードの降伏電圧を超えない範囲において、メイン電極とセンサ電極の間を非導通の状態に維持することができる。このため、ダイオードの降伏電圧を超えない範囲において、メイン電極とセンサ電極を流れる電流を確実に分流させることができる。また、ダイオードの降伏電圧を超えたときに、メイン電極とセンサ電極の間を導通の状態にすることができる。したがって、ダイオードの降伏電圧を利用することによって、メイン電極とセンサ電極の間の導通非導通の状態を切換えることができる。保護素子は、メイン電極からセンサ電極にまで伸びている半導体層で構成することができる。この場合の半導体層は、第1半導体領域、第2半導体領域、及び第3半導体領域を備えている。第1半導体領域、第2半導体領域、及び第3半導体領域は、メイン電極とセンサ電極の間に直列に配置されている。第1半導体領域は、メイン電極に電気的に接続されているとともに、第1導電型の不純物を含有している。第2半導体領域は、第2導電型の不純物を含有している。第3半導体領域は、センサ電極に電気的に接続されているとともに、第1導電型の不純物を含有している。この保護素子によると、第1半導体領域と第2半導体領域の間、及び第2半導体領域と第3半導体領域の間にpn接合が形成され、それぞれのpn接合の方向が逆方向になる。これにより、メイン電極とセンサ電極の間に双方向に配置されている複数のダイオードを得ることができる。保護素子の耐圧は、メイン電極と、そのメイン電極を主電極とするスイッチング素子のゲート電極の間の最大定格電圧よりも大きい値であることが好ましい。さらに、保護素子の耐圧は、ゲート絶縁膜の破壊耐圧よりも小さいことが好ましい。保護素子の耐圧が、メイン電極とゲート電極の間の最大定格電圧よりも大きいと、ゲート電極に印加される制御信号によって保護素子が不用意にオンすることが防止される。保護素子の耐圧が、ゲート絶縁膜の破壊耐圧よりも小さいと、ゲート絶縁膜が破壊されるよりも先に、保護素子をオンさせることができる。本発明によると、センサスイッチング素子群のセンサ電極とゲート電極の間にESD等の過電圧が印加された場合は、保護素子を介してセンサ電極からメインスイッチング素子群のメイン電極に向けて電荷を放電することができる。これにより、センサスイッチング素子群のゲート絶縁膜が破壊されることを防止することができる。さらに、本発明の保護素子は、メイン電極とセンサ電極の間に設けられているので、両者間にリーク電流が流れたとしても、ゲート駆動損失を増加させるものではない。本発明は、センサスイッチング素子群のセンサ電極とゲート電極の間において、その間のESD等の過電圧に対する対策を講じながらも、ゲート駆動損失が低く抑えられた半導体装置を提供することができる。本発明の特徴を以下に記載する。第1形態保護素子には、pnp、npn、pnpnp又はnpnpnの構造を有するものを好適に利用することができる。第2形態本発明の半導体装置では、半導体装置全体を流れる電流に対して、センサスイッチング素子領域を流れる電流の割合電流センス比というが0.01以下であることが望ましい。具体的には、スイッチング素子の個数に占めるセンサスイッチング素子の個数の割合が0.01以下であることが望ましい。第3形態本発明の半導体装置は、メインスイッチング素子のゲート入力容量が、マシンモードと呼ばれるESD耐量試験で各電極間各端子間に供給される電荷量をゲート絶縁膜の破壊耐圧で除した値よりも大きいときに特に有用である。以下に、図面を参照して実施例を詳細に説明する。図1に、半導体装置10の概略的な回路図を示す。図2に、半導体装置10の要部断面図を模式的に示す。図1と図2に共通する符号は、共通の構成要素を示す。半導体装置10は、電気自動車、ハイブリッド車又は燃料電池車等に搭載されているモータをインバータ制御する際に用いられる電力用半導体装置である。なお、図1では、半導体装置10の他に、半導体装置10に接続されて用いられる電力供給源92、モータ94、ゲート駆動装置95及び電流検出装置96も併せて図示されている。図1に示すように、半導体装置10は、電流のオンオフを経時的に切換えるスイッチング部20と、保護素子30を備えている。スイッチング部20は、IGBTInsulatedGateBipolarTransistorを基本構造とする複数のスイッチング素子を備えている。スイッチング部20は、コレクタ電極22と、ゲート電極23と、メイン電極24と、センサ電極25を備えている。メイン電極24とセンサ電極25は、エミッタ電極が2グループに区分された電極である。コレクタ電極22は複数のスイッチング素子に共通している。ゲート電極23も複数のスイッチング素子に共通している。メイン電極24は、大部分のスイッチング素子に共通している。センサ電極25は、メイン電極24から電気的に区分されており、残部のスイッチング素子に共通している。メイン電極24に接続されているスイッチング素子をメインスイッチング素子という。センサ電極25に接続されているスイッチング素子をセンサスイッチング素子という。コレクタ電極22は、コレクタ端子41に電気的に接続されている。コレクタ端子41は、モータ94が接続されて用いられる。そのモータ94には電力供給源92が接続されている。ゲート電極23は、ゲート端子42に電気的に接続されている。ゲート端子42は、ゲート駆動装置95が接続されて用いられる。メイン電極24は、メイン端子43に電気的に接続されている。メイン端子43は、接地電位基準電位の一例に接続されて用いられる。センサ電極25は、センサ端子44に電気的に接続されている。センサ端子44は、電流検出装置96を介して、接地電位に接続されて用いられる。保護素子30は、メイン電極24に電気的に接続されている第1接続点36と、センサ電極25に電気的に接続されている第2接続点31の間に設けられている複数のダイオード32、33、34、35を備えている。次に、図2を参照して、半導体装置10の構造を説明する。半導体装置10は、メイン電極24が形成されている範囲に対応するメインスイッチング素子領域26と、センサ電極25が形成されている範囲に対応するセンサスイッチング素子領域27に区画されている。メインスイッチング素子領域26とセンサスイッチング素子領域27には、共通した構造のスイッチング素子98が繰り返し形成されている。なお、実際の半導体装置10は、スイッチング素子98が紙面左右にさらに繰返し形成されている。図2は、その一部を表していることに留意されたい。半導体装置10は、コレクタ電極22と、コレクタ電極22上に形成されているp型のコレクタ領域61と、コレクタ領域61上に形成されているn型のフィールドストップ領域62と、フィールドストップ領域62上に形成されているn-型のドリフト領域63を備えている。ドリフト領域63の表面部に、p型のボディ領域64が形成されている。そのボディ領域64内に、複数のn型のエミッタ領域66が選択的に形成されている。ドリフト領域63とエミッタ領域66は、ボディ領域64によって隔てられている。エミッタ領域66とドリフト領域63を隔てているボディ領域64に、ゲート絶縁膜65を介してゲート電極23が対向している。ゲート電極23はトレンチタイプであり、ボディ領域64を貫通してドリフト領域63にまで達している。ゲート電極23は、層間絶縁膜81によってメイン電極24及びセンサ電極25から隔てられている。メインスイッチング素子領域26とセンサスイッチング素子領域27の間に、p型の不純物濃度が濃く調整された半導体拡散領域67が形成されている。半導体拡散領域67は、メインスイッチング素子領域26とセンサスイッチング素子領域27の間の電気的な絶縁性を向上させることができる。メインスイッチング素子領域26のエミッタ領域66群は、メイン電極24に電気的に接続されている。センサスイッチング素子領域27のエミッタ領域66群は、センサ電極25に電気的に接続されている。上記した各半導体領域は、扁平な半導体基板60内に作り込まれている。ここで、本明細書でいうスイッチング素子98に関して説明する。コレクタ領域61、フィールドストップ領域62、ドリフト領域63及びボディ領域64は、各スイッチング素子間に亘って形成されている。したがって、個々のスイッチング素子は、ゲート電極23、ゲート絶縁膜65及びエミッタ領域66の組合せのゲート構造によって識別される。即ち、一つのゲート構造が、一つのスイッチング素子の単位構造として識別される。メインスイッチング素子領域26のメイン電極24とセンサスイッチング素子領域27のセンサ電極25は、空間的に分離されており、電気的に絶縁されている。メインスイッチング素子領域26とセンサスイッチング素子領域27のコレクタ電極22は共通しており、ゲート電極23には共通の制御信号が印加される。したがって、メイン電極24とセンサ電極25を電気的に分離することによって、メインスイッチング素子領域26とセンサスイッチング素子領域27を流れる電流を分流させることができる。センサスイッチング素子領域27を流れる電流を、電流検出装置96を用いて検出することによって、センサスイッチング素子領域27を流れる電流量から半導体装置10又はメインスイッチング素子領域26を流れる電流量を算出することができる。例えば、半導体装置10を流れる電流量を監視することによって、半導体装置10に接続されているモータ94等が短絡したときに流れる電流量の異常値を検知することができる。これにより、モータ94等が短絡した場合、半導体装置10を強制的にオフさせることによって、半導体装置10に過電流が流れることを防止することができる。図2に示すように、半導体装置10は、半導体基板60の表面に形成されている保護素子30を備えている。保護素子30は、多結晶シリコンからなる半導体層70と、その半導体層70を被覆しており、酸化シリコンからなる絶縁膜82、84、86、88を備えている。半導体層70は、メイン電極24からセンサ電極25にまで伸びている。絶縁膜82、84、86、88は、半導体層70の下面を被覆している下面絶縁膜82と、半導体層70の側面を被覆している側面絶縁膜84、88と、半導体層70の上面を被覆している上面絶縁膜86を備えている。下面絶縁膜82は、層間絶縁膜81と共通の製造プロセスで形成することができる。上面絶縁膜86の一部に2つの開口が形成されており、一方の開口図1の第1接続点36に対応するを介して半導体層70の一部がメイン電極24に接しており、他方の開口図1の第2接続点31に対応するを介して半導体層70の他の一部がセンサ電極25に接している。半導体層70は、第1半導体領域71、第2半導体領域72、第3半導体領域73、第4半導体領域74、及び第5半導体領域75を備えている。第1半導体領域71、第2半導体領域72、第3半導体領域73、第4半導体領域74、及び第5半導体領域75は、メイン電極24とセンサ電極25の間に直列に配置されている。第1半導体領域71は、メイン電極24に第1接続点36を介して電気的に接続されており、n型の不純物を含有している。第2半導体領域72は、第1半導体領域71に接しており、第1半導体領域71によってメイン電極24から隔てられており、p型の不純物を含有している。第3半導体領域73は、第2半導体領域72に接しており、第2半導体領域72によって第1半導体領域71から隔てられており、n型の不純物を含有している。第4半導体領域74は、第3半導体領域73に接しており、第3半導体領域73によって第2半導体領域72から隔てられており、p型の不純物を含有している。第5半導体領域75は、第4半導体領域74に接しており、第4半導体領域74によって第3半導体領域73から隔てられており、n型の不純物を含有している。第5半導体領域75はさらに、第2接続点31を介してセンサ電極25に電気的に接続されている。図1に示すように、第1半導体領域71と第2半導体領域72の間のpn接合によって、第1ダイオード32が形成されている。第2半導体領域72と第3半導体領域73の間のpn接合によって、第2ダイオード33が形成されている。第3半導体領域73と第4半導体領域74の間のpn接合によって、第3ダイオード34が形成されている。第4半導体領域74と第5半導体領域75の間のpn接合によって、第4ダイオード35が形成されている。第1ダイオード32と第3ダイオード34は、メイン電極24からセンサ電極25に向かう方向が順方向である。第2ダイオード33と第4ダイオード35は、センサ電極25からメイン電極24に向かう方向が順方向である。次に、保護素子30の作用を説明する。半導体装置10の製造工程では、様々な要因から半導体装置10にESDが印加されることがある。一般的に、電流検出用にセンサスイッチング素子領域を備えている半導体装置では、センサスイッチング素子領域のゲート絶縁膜が破壊され易いという問題がある。これは以下の理由による。センサスイッチング素子領域27に形成されているスイッチング素子の個数は、スイッチング素子の全体個数に比して少数である。このため、センサスイッチング素子領域27のセンサ電極25とゲート電極23の間のゲート入力容量ゲート絶縁膜65の面積によって決められるは、メインスイッチング素子領域26のゲート入力容量に比して小さい。メインスイッチング素子領域26のゲート入力容量は大きいので、メインスイッチング素子領域26のメイン電極24とゲート電極23の間のESD耐量は高い。一方、センサスイッチング素子領域27のゲート入力容量は小さいので、センサスイッチング素子領域27のセンサ電極25とゲート電極23の間のESD耐量は、一般的には小さくなってしまう。このため、センサ電極25とゲート電極23の間にESDが印加されると、何の対策も講じられていなければ、センサスイッチング素子領域27のゲート絶縁膜65が破壊されるという事態が発生してしまう。しかし、本実施例の半導体装置10には、保護素子30が設けられている。保護素子30は、センサスイッチング素子領域27のセンサ電極25とゲート電極23の間にESDが印加された場合に、センサ電極25からメインスイッチング素子領域24のメイン電極24に向けて電荷を放電することができる。即ち、印加されたESDに基づいて、センサ電極25とメイン電極24の間に所定の電位差が形成されると、その電位差がダイオード32、33、34、35の合計の降伏電圧を超えたきに、ダイオード32、33、34、35がオンすることによって両者間を導通する。これにより、センサスイッチング素子領域27のゲート絶縁膜65が破壊されることを防止することができる。なお、メインスイッチング素子領域26のメイン電極24に電荷を放電したとしても、メインスイッチング素子領域26のゲート入力容量は大きいことから、メインスイッチング素子領域26のゲート絶縁膜65が破壊されることはない。半導体装置10の製造工程では、半導体装置10のESDに対する耐量を評価するために、半導体装置10の各端子間に強制的に電荷を印加する試験、例えば、マンモード及びマシンモードと呼ばれるESD耐量試験が実施される。半導体装置10は、保護素子30が設けられていることによって、標準的なマンモード及びマシンモードと呼ばれるESD耐量試験の評価基準を実施しても、ゲート絶縁膜65等が破損することが回避される。保護素子30では、第1ダイオード32及び第3ダイオード34の順方向と、第2ダイオード33及び第4ダイオード35の順方向が逆向きに配置されている。センサ電極25からメイン電極24への電荷の放電は、第1ダイオード32及び第3ダイオード34の合計の降伏電圧を超えないと発生しない。メイン電極24からセンサ電極25への電荷の放電は、第2ダイオード33及び第4ダイオード35の合計の降伏電圧を超えないと発生しない。したがって、保護素子30は、ダイオード32、33、34、35の合計の降伏電圧を超えない範囲において、メイン電極24とセンサ電極25の間を非導通の状態に保つことができる。これにより、ダイオード32、33、34、35の合計の降伏電圧を超えない範囲において、メイン電極24を流れる電流とセンサ電極25を流れる電流を確実に分流させることができる。通常の状態では、メイン電極24を流れる電流とセンサ電極25を流れる電流を分流させることによって、電流検出装置96によって得られる検出値の精度を向上させることができる。また、保護素子30は、ダイオード32、33、34、35の合計の降伏電圧を超えたときに、メイン電極24とセンサ電極25の間を導通の状態にすることができる。したがって、保護素子30は、ダイオード32、33、34、35の降伏電圧を利用することによって、メイン電極24とセンサ電極25の間の導通非導通の状態を切換えることができる。なお、メイン電極24とセンサ電極25の間の導通非導通を切換えるのに要する電位差は、保護素子30に設けられるダイオードの個数を調整することによって調整することができる。また、背景技術で説明したように、センサスイッチング素子領域のエミッタ電極とゲート電極の間のESD耐量を向上させるために、センサスイッチング素子領域のエミッタ電極とゲート電極の間にツェナーダイオードを設ける技術が知られている。しかしながら、ツェナーダイオードが設けられていると、ツェナーダイオードを介してツェナーリーク電流が不可避的に発生してしまう。このため、実質的なゲートリーク電流が増大し、ひいては半導体装置のゲート駆動損失が増加するという問題がある。一方、半導体装置10の場合、保護素子30がメイン電極24とセンサ電極25の間に設けられている。したがって、メイン電極24とセンサ電極25の間にリーク電流が流れたとしても、ゲートリーク電流が増大するものではない。図3に、ツェナーダイオードを利用する従来の半導体装置と、本実施例の半導体装置10のゲートリーク電流量を示す。図3aは、半導体装置の温度が25°Cの場合であり、図3bは半導体装置の温度が150°Cの場合である。いずれの温度の場合でも、本実施例の半導体装置10は、ゲートリーク電流量が顕著に低減されていることが分かる。さらに、従来の半導体装置は、温度変化によってゲートリーク電流量も変化している。一方、本実施例の半導体装置10は、温度変化があったとしても、ゲートリーク電流の変化が小さい。半導体装置10は、温度変化に対して特性が安定している。本実施例の半導体装置10は、ゲートリーク電流が小さいので、ゲート駆動損失も小さく抑えられる。本実施例の半導体装置10によれば、センサスイッチング素子領域27のセンサ電極25とゲート電極23の間において、その間のESDに対する対策を講じながらも、ゲート駆動損失を低く抑えることができる。なお、半導体装置10がオンしているときに、保護素子30を介してメイン電極24とセンサ電極25の間にリーク電流が流れたとしても、そのリーク電流量は半導体装置10を流れる電流量に比して極めて小さい。したがって、センサスイッチング素子領域27を利用して検出する電流量の検出感度を悪化させるものではない。以下に、本実施例の半導体装置10の他の特徴を記載する。1半導体装置10の全体を流れる電流に対して、センサスイッチング素子領域27を流れる電流の割合電流センス比というが0.01以下であることが望ましい。具体的には、半導体装置10に形成されているスイッチング素子の全体個数に占めるセンサスイッチング素子領域27に形成されているスイッチング素子の個数の割合が0.01以下であることが好ましい。センサスイッチング素子領域27に形成されているスイッチング素子の個数の割合が小さいほど、半導体装置10を流れる電流値の検出感度を向上させることができる。この数値を満たすようになると、センサスイッチング素子領域27のゲート入力容量がメインスイッチング素子領域26のゲート入力容量に比して小さくなり、一般的にはセンサスイッチング素子領域27のESD耐量が小さくなってしまう。このような場合に、半導体装置10のように、保護素子30が設けられていると、センサスイッチング素子領域27のセンサ電極25とゲート電極23の間のESD耐量を向上させることができる。電流量の検出感度を向上させながら、ESD耐量も向上させることができる。2センサスイッチング素子領域のエミッタ電極とゲート電極の間にツェナーダイオードが設けられている従来の半導体装置は、ゲートスクリーニング試験を実施する際に不具合が生じるという問題もある。ゲートスクリーニング試験とは、半導体装置のゲート端子以外の端子を接地するとともに、ゲート端子に所定電圧を印加することによって、ゲート構造典型的には、ゲート絶縁膜の不良品をスクリーニングする試験をいう。ゲート端子に印加する所定電圧は、ゲート絶縁膜に要求される破壊電圧の70-80の電圧を用いることが多い。しかしながら、従来技術のように、センサスイッチング素子領域のエミッタ電極とゲート電極の間にツェナーダイオードを設けられていると、センサスイッチング素子領域のゲート端子に、ツェナーダイオードの降伏電圧を超えた電圧を印加することができない。このため、ゲートスクリーニング試験によって不良品を除くことができない場合がある。一方、半導体装置10の場合、ゲート端子42と他の端子は絶縁されているので、ゲート端子42に十分な電圧を印加することが可能である。したがって、ゲート端子42にゲートスクリーニング試験に必要とされる電圧を印加することができる。ゲート絶縁膜65の不良品をスクリーニングすることができる。3一般的に、半導体装置10のESDに対する耐量を評価するために、半導体装置10の各端子間に強制的に電荷を印加するマシンモードと呼ばれるESD耐量試験が実施される。半導体装置10のメインスイッチング素子領域26のゲート入力容量は、マシンモードと呼ばれるESD耐量試験で各端子間に供給される電荷量をゲート絶縁膜の破壊耐圧で除した値よりも大きいことが望ましい。メインスイッチング素子領域26のゲート入力容量を大きくするには、メインスイッチング素子領域26に形成されているスイッチング素子の個数を多くする等が有効である。上記の関係を満たしていれば、マシンモードと呼ばれるESD耐量試験を実施したとしても、メインスイッチング素子領域26のゲート絶縁膜65が破壊されることが防止される。標準的なマシンモードと呼ばれるESD耐量試験では、電荷を供給する際に利用される電圧源に200Vのものが利用され、電荷を蓄積するコンデンサに200pFのものが利用されることが多い。したがって、メインスイッチング素子領域26のゲート入力容量は、200V×200pF/ゲート絶縁膜65の破壊耐圧よりも大きく調整されるのが望ましい。また、一般的なゲート絶縁膜65の破壊耐圧は約80Vであることが多い。したがって、上記式からメインスイッチング素子領域26のゲート入力容量は500pFよりも大きく調整されているのが好ましい。図4に、メインスイッチング素子領域26のゲート入力容量と半導体装置10の静電耐量の関係を示す。図4に示すように、ゲート入力容量が500pFよりも大きくなると、半導体装置10の静電耐量は顕著に大きくなることが分かる。前記したように、ゲート入力容量が500pFよりも大きくなると、メインスイッチング素子領域26のゲート絶縁膜65の破壊が防止される。半導体装置10では、保護素子30を利用して、センサスイッチング素子領域27のゲート絶縁膜65の破壊も防止されている。保護素子30を介して、センサスイッチング素子領域27のセンサ電極25からメインスイッチング素子領域26のメイン電極24に電荷が放電されたとしても、メインスイッチング素子領域26のゲート絶縁膜65が破壊されることが防止されている。したがって、メインスイッチング素子領域26及びセンサスイッチング素子領域27のいずれのゲート絶縁膜65も破壊されることが防止されている。このため、ゲート入力容量が500pFよりも大きくなると、半導体装置10の静電耐量は顕著に大きくなるのである。4保護素子30は、半導体基板60の表面に、半導体装置10を製造する際のプロセスを利用して形成することができる。保護素子30を製造することによるコストの大幅な増加はない。また、保護素子30は、半導体装置10と一体で形成されており、サイズの増加もない。5保護素子30はさらに、ダイオード32、33、34、35に対して直列に配置された抵抗を備えていてもよい。この抵抗は、半導体装置10の製造する際の製造プロセスを利用して形成できるものが好ましい。例えば、抵抗は、保護素子30の半導体層70に接して形成されており、不純物濃度が調整された領域を形成することによって得ることができる。この種の抵抗が設けられていると、保護素子30を流れる電流量を制限することができる。これにより、保護素子30に設けられているダイオード32、33、34、35のpn接合面積が十分に確保できない場合でも、センサスイッチング素子領域27のセンサ電極25とゲート電極23の間のESD耐量を向上させることができる。あるいは、抵抗を設けることによって、ダイオード32、33、34、35のpn接合面積を小さくすることができ、半導体装置10の小型化を実現できるとも言える。6メインスイッチング素子領域26とセンサスイッチング素子領域27の間のDC耐圧は、設計によって大きく異なっており、概ね数V~数十V程度が観測されることが多い。したがって、直感的には、メインスイッチング素子領域26とセンサスイッチング素子領域27の間に上記耐圧のバルクダイオードを内蔵していると評価することができ得る。このため、メインスイッチング素子領域26とセンサスイッチング素子領域27の間の耐圧がバルクダイオードの耐圧よりも低ければ、バルクダイオードの方で保護がかかるように思われる。しかしながら、この現象は生じない。実際には、メインスイッチング素子領域26とセンサスイッチング素子領域27の間のバルクダイオードの耐圧は、数百Vである。したがって、このバルクダイオードがESDに対する保護素子として働くことは期待できない。したがって、メインスイッチング素子領域26とセンサスイッチング素子領域27の間の耐圧よりも高い保護素子を用いたとしても、保護素子の耐圧がゲート絶縁膜の耐圧以下であれば、ゲート絶縁膜のESD破壊に対して効果を有する。以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。