長辺及び短辺を有する矩形平板状の基板と、前記基板上のアクティブエリアに形成されその周辺エリアに引き出されたゲート配線及びソース配線と、前記基板上の周辺エリアのうち、前記長辺の一端側に形成された複数のパッドからなる第1パッド群、前記長辺の他端側に形成された複数のパッドからなる第2パッド群、及び、前記長辺に沿った前記第1パッド群と前記第2パッド群との間に形成された複数のパッドからなる第3パッド群と、前記基板上の周辺エリアのうち、前記第1パッド群と前記第3パッド群との間、及び、前記第2パッド群と前記第3パッド群との間にそれぞれ実装され、前記ソース配線に映像信号を出力する複数のソースICチップと、前記第1パッド群、前記第2パッド群、及び、前記第3パッド群のそれぞれの前記パッドと前記ソースICチップとを各々接続する複数の接続配線と、を備え、前記第1パッド群、前記第2パッド群、及び、前記第3パッド群は、前記ソースICチップ側に、外部回路基板と接続される電源用パッドを含むことを特徴とする平面表示装置。前記接続配線は、同一材料によって形成された信号系配線と電源系配線とを含むことを特徴とする請求項1に記載の平面表示装置。前記電源系配線の配線長は、前記信号系配線の配線長よりも短いことを特徴とする請求項1または2に記載の平面表示装置。さらに、前記基板上の周辺エリアのうち、前記長辺の他端側で交差する前記短辺に沿った位置に実装され、前記ゲート配線に制御信号を出力するゲートICチップを備えたことを特徴とする請求項1乃至3のいずれか1項に記載の平面表示装置。さらに、前記第1パッド群、前記第2パッド群、及び、前記第3パッド群のそれぞれの前記パッドと接続された三又の外部回路基板を備えたことを特徴とする請求項1乃至4のいずれか1項に記載の平面表示装置。本実施形態の目的は、製造歩留まりを向上することが可能な平面表示装置を提供することにある。本実施形態によれば、長辺及び短辺を有する矩形平板状の基板と、前記基板上のアクティブエリアに形成されその周辺エリアに引き出されたゲート配線及びソース配線と、前記基板上の周辺エリアのうち、前記長辺の一端側に形成された複数のパッドからなる第1パッド群、前記長辺の他端側に形成された複数のパッドからなる第2パッド群、及び、前記長辺に沿った前記第1パッド群と前記第2パッド群との間に形成された複数のパッドからなる第3パッド群と、前記基板上の周辺エリアのうち、前記第1パッド群と前記第3パッド群との間、及び、前記第2パッド群と前記第3パッド群との間にそれぞれ実装され、前記ソース配線に映像信号を出力する複数のソースICチップと、前記第1パッド群、前記第2パッド群、及び、前記第3パッド群のそれぞれの前記パッドと前記ソースICチップとを各々接続する複数の接続配線と、を備え、前記第1パッド群、前記第2パッド群、及び、前記第3パッド群は、前記ソースICチップ側に、外部回路基板と接続される電源用パッドを含むことを特徴とする平面表示装置が提供される。以下、本実施形態について、図面を参照しながら詳細に説明する。なお、各図において、同一又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する説明は省略する。本実施形態の平面表示装置は、液晶表示装置や有機エレクトロルミネッセンス表示装置などに相当するが、以下では、液晶表示装置を例に説明する。図1は、本実施形態における液晶表示装置の構成を概略的に示す図である。すなわち、液晶表示装置は、アクティブマトリクスタイプの液晶表示パネルLPNを備えている。液晶表示パネルLPNは、略矩形平板状であり、アレイ基板ARと、アレイ基板ARに対向して配置された対向基板CTと、これらのアレイ基板ARと対向基板CTとの間に保持された液晶層LQと、を備えている。アレイ基板AR及び対向基板CTは、例えばガラス基板等の光透過性を有する絶縁基板を用いて形成されている。これらのアレイ基板AR及び対向基板CTは、例えば、第1方向Xに沿った長さがこの第1方向Xに直交する第2方向Yに沿った長さよりも長い長方形状である。つまり、アレイ基板ARは、第1方向Xに沿った一対の長辺L1及びL2と、第2方向Yに沿った一対の短辺S1及びS2とを有する矩形平板状である。このような液晶表示パネルLPNは、画像を表示するアクティブエリアACTを備えている。このアクティブエリアACTは、例えば四角形状特に長方形状に形成され、m×n個のマトリクス状に配置された複数の画素PXによって構成されている但し、m及びnは正の整数である。液晶表示パネルLPNは、アクティブエリアACTにおいて、複数のゲート配線GG1~Gn、複数のソース配線SS1~Smなどを備えている。各ゲート配線Gは、アクティブエリアACTの外側に引き出され、ゲートICチップGDに接続されている。各ソース配線Sは、アクティブエリアACTの外側に引き出され、ソースICチップSDSD1~SD3に接続されている。ゲートICチップGDは、アクティブエリアACTの各ゲート配線Gに駆動信号走査信号を出力する。ソースICチップSDは、アクティブエリアACTの各ソース配線Sに駆動信号映像信号を出力する。アクティブエリアACTの各画素PXは、スイッチング素子SW、画素電極PE、共通電極CEなどを備えている。スイッチング素子SW及び画素電極PEは、アレイ基板ARに備えられている。スイッチング素子SWは、例えば、ゲート配線G及びソース配線Sと電気的に接続された薄膜トランジスタTFTによって構成されている。画素電極PEは、各画素PXに配置され、スイッチング素子SWに電気的に接続されている。共通電極CEは、アレイ基板ARに備えられていても良いし、対向基板CTに備えられていても良い。この共通電極CEは、複数の画素PXの画素電極PEに対して共通に配置されている。保持容量CSは、画素電極PEと共通電極CEとの間の液晶容量に対して並列に形成される。本実施形態においては、液晶モードについて特に制限はなく、TNTwistedNematicモード、OCBOpticallyCompensatedBirefringenceモード、VAVerticalAlignedモード、IPSIn-PlaneSwitchingモード、FFSFringeFieldSwitchingモードなどが適用可能である。図1に示した例では、アレイ基板ARは、アクティブエリアACTの外側に位置する周辺エリアPRにおいて、1つの長辺L1及び1つの短辺S1に沿って対向基板CTの端部CTEより外方に延在した延在部AREを有している。ゲートICチップGD及びソースICチップSDは、アレイ基板ARの延在部AREに実装されている。より具体的に説明すると、3つのソースICチップSD1、SD2、SD3は、アレイ基板ARの延在部AREにおいて、長辺L1に沿ってあるいは第1方向Xに沿って間隔を開けて略一直線上に実装されている。ソースICチップSD1は、アクティブエリアACTにおける第1エリアA1の画素PXに対応して配置されたソース配線Sに映像信号を出力する。ソースICチップSD2は、アクティブエリアACTにおいて第1エリアA1に隣接する第2エリアA2の画素PXに対応して配置されたソース配線Sに映像信号を出力する。ソースICチップSD3は、アクティブエリアACTにおいて第2エリアA2に隣接する第3エリアA3の画素PXに対応して配置されたソース配線Sに映像信号を出力する。ゲートICチップGDは、延在部AREにおいて、短辺S1に沿った位置に実装されている。このゲートICチップGDは、アクティブエリアACTにおけるn本のゲート配線G1~Gnに制御信号を出力する。アレイ基板AR上の周辺エリアPRに位置する延在部AREのうち、長辺L1の一端側つまり、長辺L1と短辺S2とが交差する側には第1パッド群PG1が形成され、長辺L1の他端側つまり、長辺L1と短辺S1とが交差する側には第2パッド群PG2が形成され、長辺L1の沿った第1パッド群PG1と第2パッド群PG2との間には第3パッド群PG3が形成されている。これらの第1パッド群PG1、第3パッド群GP3、及び、第2パッド群PG2は、長辺L1に沿ってあるいは第1方向Xに沿ってこの順に並んでいる。このような周辺エリアPRの延在部AREにおいては、第1パッド群PG1と第3パッド群PG3との間、及び、第2パッド群PG2と第3パッド群PG3との間にはそれぞれソースICチップSDが実装されている。図示した例では、第1パッド群PG1と第3パッド群PG3との間には2個のソースICチップSD1及びSD2が実装されており、第2パッド群PG2と第3パッド群PG3との間には1個のソースICチップSD3が実装されている。ゲートICチップGDは、第2パッド群PG2の近傍に実装されている。第1パッド群PG1、ソースICチップSD1、ソースICチップSD2、第3パッド群PG3、ソースICチップSD3、及び、第2パッド群PG2は、第1方向Xに沿ってこの順に並んでおり、しかも、略同一直線上に並んでいる。図2は、図1に示した液晶表示装置における周辺エリアPRの構成を概略的に示す図である。第1パッド群PG1、第2パッド群GP2、及び、第3パッド群PG3は、それぞれ第1方向Xに並んだ複数のパッドPDからなるものである。すなわち、第1パッド群PG1は、複数のパッドPD1を備えている。同様に、第2パッド群PG2は複数のパッドPD2を備え、第3パッド群PG3は、複数のパッドPD3を備えている。また、延在部AREにおいては、第1パッド群PG1、第2パッド群PG2、及び、第3パッド群PG3のそれぞれのパッドPDとソースICチップSDとを各々接続する複数の接続配線Wが形成されている。図示した例では、第1パッド群PG1を構成するパッドPD1とこの第1パッド群PG1の右側に隣接する位置に実装されたソースICチップSD1とを接続する接続配線W1、第2パッド群PG2を構成するパッドPD2とこの第2パッド群PG2の左側に隣接する位置に実装されたソースICチップSD3とを接続する接続配線W2、第3パッド群PG3を構成するパッドPD3とこの第3パッド群PG3の左側に隣接する位置に実装されたソースICチップSD2とを接続する接続配線W3、第3パッド群PG3を構成するパッドPD3とこの第3パッド群PG3の右側に隣接する位置に実装されたソースICチップSD3とを接続する接続配線W4などが形成されている。さらに、ソースICチップSD1とソースICチップSD2とを接続する接続配線W5が形成されている場合もある。また、この延在部AREにおいては、第2パッド群PG2のパッドPD2とゲートICチップGDとを各々接続する複数の接続配線W6が形成されている。ところで、延在部AREに形成された第1パッド群PG1、第2パッド群PG2、及び、第3パッド群PG3のそれぞれのパッドPDには、破線で図示したような外部回路基板例えば、FPCと称されるフレキシブル配線基板20が接続される。このような外部回路基板20は、ソースICチップSD1~SD3と略一直線上に並んだ第1パッド群PG1、第2パッド群PG2、及び、第3パッド群PG3の各パッドPDと接続される一方で、ソースICチップSD1~SD3とは重ならないような三又の形状を有している。この外部回路基板20は、三又に分岐した分岐部において、異方性導電膜などを介して、それぞれアレイ基板側のパッドPDと接続される。すなわち、外部回路基板20は、電源や各種信号を供給するコントローラICなどを備えている。外部回路基板20の各分岐部は、コントローラICからアレイ基板側のパッドに電源を供給するための電源供給配線PWWや、コントローラICからアレイ基板側のパッドに各種信号を供給するための信号供給配線SGWなどを備えている。第1パッド群PG1、第2パッド群PG2、及び、第3パッド群PG3は、それぞれ複数のパッドPDを備えているが、特に、ソースICチップ側には、外部回路基板20の電源供給配線PWWと接続される電源用パッドPPDと、外部回路基板20の信号供給配線SGWと接続される信号用パッドSPDと、を含んでいる。すなわち、第1パッド群PG1を構成するパッドPD1のうち、ソースICチップSD1の側つまり、第1パッド群PG1のうちの右側に位置するパッドPD1は、電源用パッドPPDとして機能し、外部回路基板20の電源供給配線PWWと電気的に接続される。このような電源用パッドPPDは、ソースICチップSD1に電源を供給するために設けられたものである。なお、電源用パッドPPDとして機能するパッドPD1は1個に限らず、複数個であっても良い。また、パッドPD1のうち、電源用パッドPPD以外のパッドPD1例えば、電源用パッドPPDよりもソースICチップSD1から遠ざかる側に位置するパッドPD1には、信号用パッドSPDとして機能するものが含まれる。信号用パッドSPDは、外部回路基板20の信号供給配線SGWと電気的に接続される。このような信号用パッドSPDは、ソースICチップSD1に各種信号を供給するために設けられたものである。ソースICチップSD1とパッドPD1とを接続する接続配線W1には、ソースICチップSD1と電源用パッドPPDとを接続する電源系配線WP1と、ソースICチップSD1と信号用パッドSPDとを接続する信号系配線WS1と、が含まれる。これらの電源系配線WP1及び信号系配線WS1は、例えば、同一平面上において同一材料によって形成されている。電源系配線WP1は、信号系配線WS1と交差することなく信号系配線WS1よりも内側に形成されている。このため、電源系配線WP1の配線長は、信号系配線WS1の配線長よりも長い。このような接続配線W1は、その配線抵抗をできるだけ低減する構成とすることが望ましい。特に、電源系配線WP1の配線抵抗を低減することが望ましく、電源系配線WP1の配線長は短いことが望ましい。このため、ソースICチップSD1と接続配線W1を介して接続されるパッドPD1のうち、電源用パッドPPDは、できるだけソースICチップSD1に近接する側に位置しているパッドであることが望ましい。これにより、電源用パッドPPDとソースICチップSD1とを接続する電源系配線WP1の配線長を比較的短くすることが可能となる。ここでは、第1パッド群PG1とその接続関係について詳しく説明したが、第2パッド群PG2及び第3パッド群PG3についても同様の接続がなされており、以下に簡単に説明する。第3パッド群PG3を構成するパッドPD3のうち、ソースICチップSD2の側つまり、第3パッド群PG3のうちの左側に位置するパッドPD3は、ソースICチップSD2に電源を供給するための電源用パッドPPDとして機能し、外部回路基板20の電源供給配線PWWと電気的に接続される。また、パッドPD3のうち、ソースICチップSD3の側つまり、第3パッド群PG3のうちの右側に位置するパッドPD3は、ソースICチップSD3に電源を供給するための電源用パッドPPDとして機能し、外部回路基板20の電源供給配線PWWと電気的に接続される。つまり、第3パッド群PG3においては、その両端部付近に位置するパッドPD3が電源用パッドPPDとして機能する。また、パッドPD3のうち、電源用パッドPPD以外のパッドPD3例えば、第3パッド群PG3における略中央部に位置するパッドPD3には、信号用パッドSPDとして機能するものが含まれる。信号用パッドSPDは、外部回路基板20の信号供給配線SGWと電気的に接続される。このような信号用パッドSPDは、ソースICチップSD2及びソースICチップSD3に各種信号を供給するために設けられたものである。ソースICチップSD2とパッドPD3とを接続する接続配線W3には、ソースICチップSD2と電源用パッドPPDとを接続する電源系配線WP3と、ソースICチップSD2と信号用パッドSPDとを接続する信号系配線WS3と、が含まれる。ここで、パッドPD3のうち、ソースICチップSD2用の電源用パッドPPDは、できるだけソースICチップSD2に近接する側に位置しているパッドであることが望ましい。これにより、電源用パッドPPDとソースICチップSD2とを接続する電源系配線WP3の配線長を比較的短く形成することが可能となる。ソースICチップSD3とパッドPD3とを接続する接続配線W4には、ソースICチップSD3と電源用パッドPPDとを接続する電源系配線WP4と、ソースICチップSD3と信号用パッドSPDとを接続する信号系配線WS4と、が含まれる。ここで、パッドPD3のうち、ソースICチップSD3用の電源用パッドPPDは、できるだけソースICチップSD3に近接する側に位置しているパッドであることが望ましい。これにより、電源用パッドPPDとソースICチップSD3とを接続する電源系配線WP4の配線長を比較的短く形成することが可能となる。第2パッド群PG2を構成するパッドPD2のうち、ソースICチップSD3の側つまり、第2パッド群PG2のうちの左側に位置するパッドPD2は、ソースICチップSD3に電源を供給するための電源用パッドPPDとして機能し、外部回路基板20の電源供給配線PWWと電気的に接続される。また、パッドPD2のうち、ゲートICチップGDの側つまり、第2パッド群PG2のうちの右側に位置するパッドPD2は、ゲートICチップGDに電源を供給するための電源用パッドPPDとして機能し、外部回路基板20の電源供給配線PWWと電気的に接続される。つまり、第2パッド群PG2においては、その両端部付近に位置するパッドPD2が電源用パッドPPDとして機能する。また、パッドPD2のうち、電源用パッドPPD以外のパッドPD2例えば、第2パッド群PG2における略中央部に位置するパッドPD2には、信号用パッドSPDとして機能するものが含まれる。信号用パッドSPDは、外部回路基板20の信号供給配線SGWと電気的に接続される。このような信号用パッドSPDは、ソースICチップSD3及びゲートICチップGDに各種信号を供給するために設けられたものである。ソースICチップSD3とパッドPD2とを接続する接続配線W2には、ソースICチップSD3と電源用パッドPPDとを接続する電源系配線WP2と、ソースICチップSD3と信号用パッドSPDとを接続する信号系配線WS2と、が含まれる。ここで、パッドPD2のうち、ソースICチップSD3用の電源用パッドPPDは、できるだけソースICチップSD3に近接する側に位置しているパッドであることが望ましい。これにより、電源用パッドPPDとソースICチップSD3とを接続する電源系配線WP2の配線長を比較的短く形成することが可能となる。ゲートICチップGDとパッドPD2とを接続する接続配線W6には、ゲートICチップGDと電源用パッドPPDとを接続する電源系配線WP6と、ゲートICチップGDと信号用パッドSPDとを接続する信号系配線WS6と、が含まれる。ここで、パッドPD2のうち、ゲートICチップGD用の電源用パッドPPDは、できるだけゲートICチップGDに近接する側に位置しているパッドであることが望ましい。これにより、電源用パッドPPDとゲートICチップGDとを接続する電源系配線WP6の配線長を比較的短く形成することが可能となる。このような構成の本実施形態によれば、ソースICチップSD及びゲートICチップGDに隣接する位置に複数のパッドPDからなるパッド群を備えている。これらのソースICチップSD及びゲートICチップGDにおいて、電源端子は、端子の並び方向の両端付近に位置しており、この位置を変更することはできない。このような電源端子と電源用パッドPPDとを接続する接続配線つまり電源系配線については、ソースICチップSDやゲートICチップGDを正常に動作させるために、配線抵抗値の上限値が厳しく設定されている。このような配線抵抗値の制約に対して、ソースICチップSD及びゲートICチップGDに隣接する位置にパッド群を形成し、しかも、ソースICチップSD及びゲートICチップGDに近接する位置に電源用パッドPPDを設けたことにより、電源系配線の配線長を比較的短くすることが可能となる。このため、接続配線を形成するための配線材料にかかわらず、レイアウトの変更を伴うことなく、許容される配線抵抗値の電源系配線を形成することが可能となる。したがって、製造歩留まりを向上することが可能となる。接続配線のうちの信号系配線についても、ソースICチップSD及びゲートICチップGDに隣接する位置に形成した信号用パッドSPDを設けたことにより、信号系配線の配線長を比較的短くすることが可能となり、許容される配線抵抗値の信号系配線を形成することが可能となる。接続配線において、電源系配線と信号系配線とで許容される配線抵抗値を比較した場合、電源系配線についての配線抵抗値の上限値の方が信号系配線についての配線抵抗値の上限値よりも低く設定される場合が多い。このため、電源系配線は、信号系配線よりも内側に形成され、信号系配線よりも短い配線長で形成することが望ましい。また、これに伴い、各パッド群においては、電源用パッドは、信号用パッドよりも外側に位置し、接続配線を介して接続されるICチップに近接していることが望ましい。これにより、電源系配線の配線抵抗値を低減することが可能となる。本実施形態においては、第1パッド群PG1、第2パッド群PG2、及び、第3パッド群PG3に対応して、三又の外部回路基板20が適用可能である。このような外部回路基板20において、3つに分岐した分岐部の間の切欠は、アレイ基板ARの長辺L1よりも外方まで延在している。このため、3つの分岐部を折り曲げることで、外部回路基板20を液晶表示装置の背面側に配置することができ、折り曲げの際の外部回路基板20に与える負荷を軽減することが可能となる。以上説明したように、本実施形態によれば、製造歩留まりを向上することが可能な平面表示装置を提供することができる。なお、この発明は、上記実施形態そのものに限定されるものではなく、その実施の段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。更に、異なる実施形態に亘る構成要素を適宜組み合せてもよい。