"所定のPWM信号に基づいて、スイッチング回路を用いて入力電圧をスイッチングすることにより、上記入力電圧よりも低い出力電圧を出力するDCDCコンバータ回路において、所定の基準電圧制御信号に基づいて基準電圧を生成する基準電圧生成手段と、所定の振幅の三角波信号を生成する三角波信号生成手段と、上記基準電圧生成手段により生成された基準電圧と、DCDCコンバータ回路の出力電圧に対応する電圧であるフィードバック電圧との誤差電圧を増幅して、増幅後の誤差電圧を出力する誤差増幅手段と、上記三角波信号生成手段により生成された三角波信号と、上記誤差増幅手段から出力された増幅後の誤差電圧とに基づいて、上記出力電圧のハイ期間とロー期間とのデューティー比を変化させるPWM信号を生成して上記入力電圧をスイッチングするPWM信号生成手段と、所定の基準電圧値設定信号に応じて上記基準電圧の大きさを制御する基準電圧制御信号を生成して上記基準電圧生成手段に出力する基準電圧制御手段とを備え、上記基準電圧制御手段は、上記基準電圧を、上記出力電圧において上記入力電圧より大きな電圧が出力される電圧値に設定して上昇させることで、上記出力電圧を常時ハイ期間とするときに、上記基準電圧を徐々に上昇させることを特徴とするDCDCコンバータ回路。上記基準電圧生成手段は、デジタル値の基準電圧制御信号をアナログ値の基準電圧にDA変換するDAコンバータであり、上記基準電圧制御手段は、上記基準電圧制御信号のデジタル値を、当該DCDCコンバータ回路の動作クロックの所定周期につき所定数だけ上昇させることを特徴とする請求項1記載のDCDCコンバータ回路。上記基準電圧制御手段は、上記基準電圧制御信号のデジタル値を、当該DCDCコンバータ回路の動作クロックの1周期につき1最下位ビットだけ上昇させることを特徴とする請求項2記載のDCDCコンバータ回路。請求項1~3のうちのいずれかに記載のDCDCコンバータ回路を備えたことを特徴とする電子機器。しかし、従来例に係るDCDCコンバータ回路において、従来のスルーモードを実現する方法では、当該DCDCコンバータの通常動作からスルーモードに遷移する際にオーバーシュートが発生する。そのため、スルーモードに遷移すると、意図した以上の電圧を後段のデバイスに与えてしまう問題があった。このオーバーシュートはDCDCコンバータのPチャネルトランジスタを常時オンするとき、回路の2次遅れ要素によって不足制動が起こるため発生する。以下にオーバーシュートが起こるメカニズムの詳細を示す。図3は、従来例に係るDCDCコンバータ回路の出力段のスイッチング回路25及びそれに接続された負荷回路を示す等価回路図である。ここで、当該スイッチング回路25は、PチャネルトランジスタQ1と、NチャネルトランジスタQ2との直列回路からなり、図3は、PチャネルトランジスタQ1が常時オン状態のときの簡易的な等価回路を示す。図3において、PチャネルトランジスタQ1がオン状態で、NチャネルトランジスタオフQ2が状態のため、入力電圧VinがチョークコイルLにより短絡された回路と等価になる。図3の回路において、sをラプラス演算子、ILをチョークコイルLに流れる電流、Voutを出力電圧、RLを負荷抵抗、Ioutを出力電流とすると、入力電圧Vin及び出力電圧Voutは次式で表される。式1,2より、回路の伝達関数Gsは次式で表される。式3から回路の伝達関数Gsは二次遅れ要素であることが分かる。ここで、二次振動形Gvsの一般式は固有振動各周波数をωn,減衰係数ζnとすると次式で表される。3式を二次振動形に変形すると、次式となる。式4,5より、この回路の固有振動角周波数をωn,及び減衰係数ζはそれぞれ次式で表される。ここで、Gsは二次遅れ要素であるため、単位ステップ信号を与えたとき、の条件で回路は不足制動を起こす。図3の回路より、負荷抵抗RLは出力電圧Voutと出力電流Ioutで決定され、次式で表される。式7,8,9より、この回路に単位ステップ信号を与えると次式の条件で出力電圧Voutは不足制動を起こしてオーバーシュートする。例えば、DCDCコンバータ回路において、L=1[μH],C=1[μF]を使用し、Vout=3.0[V]とすると、式10より、不足制動が起こる条件は次式で表される。以上より、従来のPチャネルトランジスタQ1を常時オン状態にする方法を用いると、回路の2次遅れによる不足制動が起こってオーバーシュートが発生することが分かる。上述の特許文献1では、Pチャネルトランジスタを常時オン状態にする制御法を用いているが、出力電圧Voutにオーバーシュートが発生するという問題があった。本発明の目的は以上の問題点を解決し、例えばPWM型DCDCコンバータにおいて、オーバーシュートを抑制しつつ入力電圧をそのまま出力端子に出力することができるDCDCコンバータ回路及びこれを用いた電子機器を提供することにある。第1の発明に係るDCDCコンバータ回路は、所定のPWM信号に基づいて、スイッチング回路を用いて入力電圧をスイッチングすることにより、上記入力電圧よりも低い出力電圧を出力するDCDCコンバータ回路において、所定の基準電圧制御信号に基づいて基準電圧を生成する基準電圧生成手段と、所定の振幅の三角波信号を生成する三角波信号生成手段と、上記基準電圧生成手段により生成された基準電圧と、DCDCコンバータ回路の出力電圧に対応する電圧であるフィードバック電圧との誤差電圧を増幅して、増幅後の誤差電圧を出力する誤差増幅手段と、上記三角波信号生成手段により生成された三角波信号と、上記誤差増幅手段から出力された増幅後の誤差電圧とに基づいて、上記出力電圧のハイ期間とロー期間とのデューティー比を変化させるPWM信号を生成して上記入力電圧をスイッチングするPWM信号生成手段と、所定の基準電圧値設定信号に応じて上記基準電圧の大きさを制御する基準電圧制御信号を生成して上記基準電圧生成手段に出力する基準電圧制御手段とを備え、上記基準電圧制御手段は、上記基準電圧を、上記出力電圧において上記入力電圧より大きな電圧が出力される電圧値に設定して上昇させることで、上記出力電圧を常時ハイ期間とするときに、上記基準電圧を徐々に上昇させることを特徴とする。また、第2の発明に係る電子機器は、上記DCDCコンバータ回路を備えたことを特徴とする。従って、本発明によれば、PWM型降圧DCDCコンバータにおいて基準電圧を出力電圧に入力電圧より大きな電圧が出力される電圧値に上昇させる制御を行う。これにより、PWMコンパレータに入力されている三角波の電圧が常に誤差増幅器の出力電圧より低い状態になるので、PWMコンパレータが常にローレベルの制御信号を出力し、例えばPチャネルトランジスタであるスイッチ素子が常時オン状態になって入力電圧がそのまま出力端子に出力される。さらに、出力電圧を上昇させるとき、基準電圧を徐々に上昇させる制御を行う。これにより、緩やかに出力電圧が上昇するため、結果として出力電圧のオーバーシュートを抑制できる。また、出力電圧が緩やかに変化するため、後段のデバイスが動作した状態で通常動作からスルーモードに遷移できる。これにより、DCDCコンバータの入力電圧範囲の下限が低くなり、電源に電池などの使用を継続すると電圧が下がるものを使用した場合、使用時間が延長できる。以下、本発明に係る実施形態について図面を参照して説明する。なお、以下の各実施形態において、同様の構成要素については同一の符号を付している。図1は本発明の実施形態に係るDCDCコンバータ回路1の構成を示す回路図であり、図2は図1のDCDCコンバータ制御回路部20の詳細構成を示す回路図である。図1において、DCDCコンバータ回路1は、DCDCコンバータ制御回路部20と、チョークコイル40及び平滑コンデンサ50からなる平滑回路と、分圧抵抗61,62からなる帰還回路とを備えて構成される。また、DCDCコンバータ回路1の周辺回路として、当該回路1を含む装置の動作を制御するコントローラ70と、電源電圧を供給する電源部10と、コントローラ70からの基準電圧値設定信号及びスルーモードイネーブル信号に基づいて基準電圧Vrefの大きさを制御する基準電圧制御信号を生成して出力する基準電圧制御回路30とが設けられる。ここで、DCDCコンバータ回路1は、基準電圧制御回路30からの基準電圧制御信号に対応する基準電圧と、分圧抵抗61,62からなる帰還回路からのフィードバック電圧VFBとの誤差を増幅して、これと所定の三角波とに基づいてDCDCコンバータ回路のスイッチング回路25の1対のスイッチング素子図2に示すように、ハイサイドのスイッチ素子であるPチャネルトランジスタQ1と、ローサイドのスイッチ素子であるNチャネルトランジスタQ2とから構成されるを制御するための制御信号を生成し、当該制御信号に基づいて1対のスイッチング素子を制御して、スイッチング後の電圧を得て負荷回路に出力する。なお、DCDCコンバータ回路1の後段のデバイスの入力電圧範囲は好ましくは、3.0[V]~4.0[V]に設定されている。以下、DCDCコンバータ回路1とその周辺回路の構成及び動作について詳細説明する。図1において、電源部10は好ましくはリチウムイオン蓄電池であり、初期電圧は5.0[V]に設定されているが、使用を継続すると電圧が低下していく。電源部10はDCコンバータ制御回路部20に接続され、その内部アナログ回路を動作させる電源電圧Vinを供給する。また、電源部10は、DCDCコンバータ制御回路部20のスイッチング回路25のPチャネルトランジスタQ1に接続されていて、電源電圧Vinを供給する。また、基準電圧制御回路30はデジタル論理回路であって、詳細後述するように、基準電圧値設定信号及びスルーモードイネーブル信号に基づいて基準電圧制御信号を生成して出力する。さらに、DCDCコンバータ回路1は通常動作では電源部10から後段のデバイスで必要な3.0[V]を生成する。ここで、通常動作では、3.0[V]を出力するためのDCDCコンバータ回路1の入力電圧範囲は好ましくは4.0[V]~5.0[V]に設定されている。また、基準電圧制御回路30はDCDCコンバータ制御回路部20内のPチャネルトランジスタQ1を常にオンにして上記入力電圧Vinをそのまま出力させる制御手段である。図2において、DCDCコンバータ制御回路部20は、基準電圧源21と、三角波発生器22と、誤差増幅器23と、PWMコンパレータ24と、PチャネルトランジスタQ1及びNチャネルトランジスタQ2からなるスイッチング回路25とを備えて構成される。ここで、基準電圧源21はDAコンバータで構成され、基準電圧制御回路30からの基準電圧制御信号をDA変換により基準電圧Vrefを発生して誤差増幅器23に出力する。一方、三角波発生器22は、入力電圧Vinのスイッチング制御に必要な所定振幅の三角波信号を生成してPWMコンパレータ24に出力する。誤差増幅器23は、フィードバック電圧VFBと基準電圧Vrefとの誤差電圧を発生しかつ増幅して増幅後の誤差電圧をPWMコンパレータ24に出力する。PWMコンパレータ24は、三角波発生器22からの三角波信号と、誤差増幅器23からの増幅後の誤差電圧とから、スイッチング回路25をスイッチング制御するPWM信号を生成する。スイッチング回路25は、ハイサイドのスイッチドライバであるPチャネルトランジスタQ1と、ローサイドのスイッチ素子であるNチャネルトランジスタQ2とを備えて構成され、入力電圧Vinをスイッチングして、スイッチング後の電圧を得て、平滑回路、帰還回路及び負荷回路に出力する。以上のように構成されたDCDCコンバータ回路1の通常動作において、入力電圧Vinが4.0[V]<Vin≦5.0[V]のとき、DCDCコンバータ回路1は3.0[V]を出力する。ここで、基準電圧制御回路部30には、コントローラ70からLレベルのスルーモードイネーブル信号が入力され、出力電圧=3.0[V]に対応する基準電圧値設定信号が入力されている。このとき、電源部10は、DCDCコンバータ回路1に電源電圧の入力電圧Vinを供給する。これに応答して、DCDCコンバータ回路1は上記スイッチング動作を行い、スイッチング後の電圧が、チョークコイル40及び平滑コンデンサ50にてなる平滑回路により平滑されて、設定された出力電圧Vout=3.0[V]が生成され、後段のデバイスに供給される。そして、これによって後段のデバイスは動作する。DCDCコンバータ制御回路部20では、帰還回路からのフィードバック電圧VFBと、基準電圧源21が生成した出力電圧=3.0[V]に対応する基準電圧Vrefとを、誤差増幅器23が比較し、この比較した結果の誤差電圧を発生しかつ増幅して、増幅後の誤差電圧をPWMコンパレータ24に出力する。次いで、PWMコンパレータ24は、三角波発生器22からの三角波信号と、誤差増幅器23からの増幅後の誤差電圧とによって、スイッチング回路25をスイッチング駆動するPWM信号を生成して出力する。ここで、フィードバック電圧VFBが基準電圧Vrefよりも高いと、出力電圧Voutが3.0[V]よりも高いので、スイッチング回路25のハイ期間PチャネルトランジスタQ1がオンでNチャネルトランジスタQ2がオフである期間であって、回路20の出力電圧がハイレベル実質的に入力電圧Vinと同様の電圧レベルになる期間を短くするようなPWM信号を生成し、スイッチング回路25を駆動する。逆に、フィードバック電圧VFBが基準電圧Vrefよりも低いと、出力電圧Voutが3.0[V]よりも低いので、スイッチング回路25のロー期間PチャネルトランジスタQ1がオフでNチャネルトランジスタQ2がオンである期間であって、回路20の出力電圧がローレベルベル実質的に接地電位と同様の電圧レベルになる期間を短くするようなPWM信号を生成し、スイッチング回路25を駆動する。以上のように、フィードバック電圧VFBと基準電圧Vrefとを比較し、この比較結果に応じて、PWM信号のハイ期間とロー期間とのデューティー比を変更する。次いで、DCDCコンバータ回路1の動作が3.0[V]の出力動作からスルーモードへの遷移入力電圧Vin≦4.0[V]のときする場合について以下に説明する。当該装置の使用を継続すると、電源部10はリチウムイオン蓄電池であるため、電圧が低下する。電源部10の電圧がDCDCコンバータ入力電圧の最低電圧である4.0[V]まで下がったとき、当該装置のコントローラ70はそれを検知して基準電圧制御回路30に対してHレベルのスルーモードイネーブル信号を出力する。基準電圧制御回路部30は、好ましくは、Hレベルのスルーモードイネーブル信号に応答して、DCDCコンバータ制御回路部20の動作クロック1周期につき、基準電圧Vrefのデジタル値DA変換前のデジタル値において1LSB最下位ビットずつ基準電圧Vrefを所定の期間にわたって徐々に上昇させる信号を基準電圧源21に入力していく。なお、この場合において、基準電圧制御回路部30は、DCDCコンバータ制御回路部20の動作クロック所定周期所定周期は自然数周期、もしくは、0を超える自然数でない所定数の周期、例えば、0.5、1.5などの周期であってもよい。につき、基準電圧Vrefのデジタル値DA変換前のデジタル値において所定数ビット所定数は1以上の自然数である。のLSB最下位ビットずつ基準電圧Vrefを所定の期間にわたって徐々に上昇させる信号を基準電圧源21に入力してもよい。この徐々に基準電圧Vrefを上昇させる制御により、出力電圧Voutは緩やかに上昇していく。基準電圧制御回路部30は例えば基準電圧Vrefが出力電圧4.0[V]に対応する電圧より大きくなるまで基準電圧Vrefを上昇させる。基準電圧Vrefが出力電圧4.0[V]に対応する電圧より大きな電圧になったとき、PWMコンパレータ24では、誤差増幅器23からの出力電圧増幅後の誤差電圧が常に三角波生成回路22の出力電圧より高い状態になって、常時ローレベルベルの制御信号が出力される。つまり、スイッチング回路25の入力電圧が常にローレベルベルとなるため、NチャネルトランジスタQ2がオフ状態になり、PチャネルトランジスタQ1が常時オン状態になる。これにより、入力電圧Vinが出力端子にそのまま出力される。また、基準電圧Vrefを徐々に上昇させる制御によって、出力電圧Voutは緩やかに上昇するため、スルーモード遷移時の出力電圧Voutのオーバーシュートを抑制できる。以上説明したように、本実施形態によれば、PWM型降圧DCDCコンバータ回路1において、基準電圧Vrefを入力電圧Vinより大きな電圧が出力される電圧値に上昇させる制御を行う。これにより、PWMコンパレータ24に入力されている三角波の電圧が常に誤差増幅器23の出力電圧増幅後の誤差電圧より低い状態になるので、PWMコンパレータ24が常にローレベルの制御信号を出力し、PチャネルトランジスタQ1が常時オン状態になって入力電圧Vinがそのまま出力端子に出力される。さらに、出力電圧Voutを上昇させるとき、基準電圧Vrefを徐々に上昇させる制御を行う。これにより、緩やかに出力電圧Voutが上昇するため、結果として出力電圧Voutのオーバーシュートを抑制できる。以上の実施形態においては、基準電圧源21をDAコンバータで構成し、基準電圧制御回路部30をデジタル論理回路で構成しているが、本発明はこれに限らず、基準電圧Vrefを徐々に上昇させる制御ができれば、他のアナログ回路又は他のデジタル回路で構成してもよい。以上の実施形態においては、基準電圧制御回路部30は、Hレベルのスルーモードイネーブル信号に応答して、動作クロック1周期につき、1LSB最下位ビットずつ基準電圧Vrefを徐々に上昇させる信号を基準電圧源21に入力しているが、本発明はこれに限らず、Hレベルのスルーモードイネーブル信号に応答して、基準電圧Vrefを所定の期間にわたって徐々に上昇させる信号を基準電圧源21に入力するように構成すればよい。以上の実施形態に係るDCDCコンバータ回路は、例えば携帯電話、デジタルカメラなどの電子機器に備えてもよい。"