初期値を用いて擬似乱数を生成する擬似乱数生成部と、外部から入力される外部データおよび前記擬似乱数生成部から出力される擬似乱数を論理演算して得られる値を、前記初期値として前記擬似乱数生成部に対して出力する初期値制御部と、を備えた擬似乱数生成装置。前記擬似乱数生成部は、直列に接続された複数の擬似乱数生成回路を有し、前記複数の擬似乱数生成回路から出力される擬似乱数のいずれか1つを選択して自装置の出力値とする擬似乱数制御部をさらに備え、前記初期値制御部は、前記複数の擬似乱数生成回路のそれぞれから出力される擬似乱数および前記外部データを論理演算して得られる値を、前記複数の擬似乱数生成回路のうち1段目の擬似乱数生成回路に前記初期値として出力し、2段目以降の前記各擬似乱数生成回路は、前段の擬似乱数生成回路から出力される擬似乱数を初期値として擬似乱数を生成することを特徴とする請求項1に記載の擬似乱数生成装置。前記各擬似乱数生成回路は、前記初期値として入力される値を用いて、自回路から出力する擬似乱数を非線形変換して次の出力値とすることを特徴とする請求項2に記載の擬似乱数生成装置。前記擬似乱数制御部は、前記複数の擬似乱数生成回路の各出力値に基づいて、前記擬似乱数生成回路の個数分の異なる値をとりうる選択信号を生成し、生成した選択信号に基づいて前記複数の擬似乱数生成回路の各出力値のいずれかを選択して出力することを特徴とする請求項2または請求項3に記載の擬似乱数生成装置。前記初期値制御部は、前記外部データおよび前記擬似乱数生成部の出力値の排他的論理和を前記初期値として出力することを特徴とする請求項1から請求項4のいずれか1項に記載の擬似乱数生成装置。初期値を用いて擬似乱数を生成する擬似乱数生成方法であって、生成した擬似乱数をフィードバックデータとして、該擬似乱数および外部から入力される外部データを論理演算して得られる値を初期値として次の擬似乱数を生成する、擬似乱数生成方法。前記擬似乱数を第1の擬似乱数として、第iiは1以上の整数の擬似乱数を初期値として、第i1の擬似乱数を生成し、前記第1から第nnは2以上の整数までのn個の擬似乱数のうち1つを選択して出力し、前記n個の擬似乱数を前記フィードバックデータとして、該n個の擬似乱数および前記外部データを論理演算して得られる値を、次の第1の擬似乱数の生成処理における初期値として用いることを特徴とする請求項6に記載の擬似乱数生成方法。特許文献1に記載された擬似乱数生成装置は、複数のカウンタを用いて初期値の生成を行っている。ここで、カウンタの出力値は、オーバーフローすることにより0に戻る。つまり、カウンタの出力値には周期性がある。このため、カウンタを用いて初期値を生成すると、一定の周期で同一の初期値が生成される可能性がある。したがって、このような擬似乱数生成装置では、初期値の周期を長くしてその予測可能性を低減することが求められる。しかしながら、このような擬似乱数生成装置の構成では、初期値の周期を長くするには、カウンタサイズの増加が必要である。カウンタサイズの増加は、回路規模および消費電力の増大を招く。また、このような擬似乱数生成装置では、カウンタにクロックが供給されない等の要因によりカウンタ動作が停止すると、初期値が固定値となる。このような場合、初期値の予測可能性が高くなってしまうという問題もある。また、特許文献2に記載された擬似乱数生成装置は、ランダムな初期値として、電子機器の電源投入後からの経過時間に基づく値を演算している。しかしながら、この擬似乱数生成装置は、経過時間の測定にカウンタを使用している。このような経過時間そのものはランダムな値であっても、その測定にカウンタを用いると、測定値の範囲は、カウンタサイズに依存する上限値までとなってしまう。したがって、このような擬似乱数生成装置においても、測定値の上限値を大きくして初期値の予測可能性を低減することが求められる。しかしながら、特許文献1に記載のものと同様、このような擬似乱数生成装置の構成では、測定値の上限値を大きくするには、カウンタサイズの増加が必要である。カウンタサイズの増加は、回路規模および消費電力の増大を招く。また、この擬似乱数生成装置においても、電子機器の電源投入後からの経過時間を計測する機能が外因により停止すると初期値が固定値となる。このような場合、初期値の予測可能性が高くなってしまうという問題もある。本発明は、上述の課題を解決するためになされたもので、回路規模を増大させることなく、擬似乱数生成において用いられる初期値の乱数性を高めて擬似乱数の乱数性を向上させる擬似乱数生成装置を提供することを目的とする。本発明の擬似乱数生成装置は、初期値を用いて擬似乱数を生成する擬似乱数生成部と、外部から入力される外部データおよび前記擬似乱数生成部から出力される擬似乱数を論理演算して得られる値を、前記初期値として前記擬似乱数生成部に対して出力する初期値制御部と、を備える。また、本発明の擬似乱数生成方法は、初期値を用いて擬似乱数を生成する擬似乱数生成方法であって、生成した擬似乱数をフィードバックデータとして、該擬似乱数および外部から入力される外部データを論理演算して得られる値を初期値として次の擬似乱数を生成する。回路規模を増大させることなく、擬似乱数生成処理において用いられる初期値の乱数性を高めることにより擬似乱数の乱数性を向上させる擬似乱数生成装置を提供することができる。以下、本発明の実施の形態について、図面を参照して詳細に説明する。第1の実施の形態本発明の第1の実施の形態としての擬似乱数生成装置1の構成を図1に示す。図1において、擬似乱数生成装置1は、初期値制御部11と、擬似乱数生成部12とを備える。初期値制御部11には、擬似乱数生成部12からのフィードバックデータ、および、外部データが入力される。この外部データは、デジタルデータである。また、外部データは、固定値でないものが望ましい。例えば、外部データは、擬似乱数生成装置1を搭載する電子機器に内蔵されているデジタル時計機能から取得される時刻データであってもよい。また、外部データは、ランダムなアナログデータがデジタル変換されたデータであってもよい。例えば、外部データは、擬似乱数生成装置1を搭載する電子機器の外部に接続されたアナログデータ測定機器例えば、湿度計震度計光度計風速計騒音計などから取得されるアナログデータがデジタル変換されたものであってもよい。また、初期値制御部11は、フィードバックデータおよび外部データを論理演算して得られる値論理演算値を、擬似乱数生成部12に出力する。例えば、初期値制御部11は、フィードバックデータおよび外部データの排他的論理和を擬似乱数生成部12に出力してもよい。擬似乱数生成部12は、初期値制御部11から出力される値を初期値とする擬似乱数生成処理を実行し、擬似乱数を生成する。擬似乱数生成部12には、初期値を用いて擬似乱数を生成する公知の技術を適用可能である。例えば、擬似乱数生成部12は、初期値を用いて自回路の出力値を非線形変換することにより次の出力値とする非線形フィードバックレジスタによって構成されてもよい。以上のように構成される擬似乱数生成装置1の動作について説明する。まず、初期値制御部11に、外部データおよび擬似乱数生成部12からのフィードバックデータが入力される。なお、初期値制御部11には、電源投入直後は、擬似乱数生成部12からのフィードバックデータとして乱数性の低いデータが入力される。しかしながら、下記に述べるように一旦動作した後は、初期値制御部11には、フィードバックデータとして乱数性の高い擬似乱数が入力されるようになる。次に、初期値制御部11は、入力された外部データおよびフィードバックデータの論理演算値例えば排他的論理和を、擬似乱数生成部12に出力する。次に、擬似乱数生成部12は、初期値制御部11から入力された値を初期値として擬似乱数生成処理を行い、擬似乱数を生成する。生成された擬似乱数は、フィードバックデータとして初期値制御部11に入力されるとともに、擬似乱数生成装置1の出力値として出力される。以上で、擬似乱数生成装置1の動作の説明を終了する。次に、本発明の実施の形態の効果について述べる。本発明の第1の実施の形態としての擬似乱数生成装置は、回路規模を増大させることなく、擬似乱数生成において用いられる初期値の乱数性を高めて擬似乱数の乱数性を向上させることができる。その理由は、初期値制御部が、外部データおよび擬似乱数生成部からのフィードバックデータの論理演算値を、擬似乱数生成処理で用いられる初期値として擬似乱数生成部に出力するからである。これにより、本実施の形態としての擬似乱数生成装置は、外部データに周期性が存在したとしても、外部データおよび擬似乱数生成回路からのフィードバックデータの論理演算値を初期値とすることにより、初期値の周期性を乱すことができる。また、本実施の形態としての擬似乱数生成装置は、擬似乱数生成処理の初期値として擬似乱数生成部からのフィードバックデータのみを用いる場合と比べて、フィードバックデータおよび外部データの論理演算値を初期値とすることにより、擬似乱数の乱数性を上げることになる。また、本実施の形態としての擬似乱数生成装置は、外因により外部データが固定値となった場合でも、外部データおよび擬似乱数生成回路からのフィードバックデータの論理演算値を初期値とするため、固定値を初期値として用いることがない。その結果、本実施の形態としての擬似乱数生成装置は、出力される擬似乱数の解析をより困難にすることができる。しかも、このような乱数性の高い初期値を生成する本実施の形態の初期値制御部は、膨大なビット数のカウンタを有した初期値生成回路や、そのカウンタが同じ値とならないようにクロックを生成する回路を不要とし、論理演算回路のみを用いて実現可能である。これにより、本実施の形態としての擬似乱数生成装置は、初期値の乱数性向上のために回路規模および消費電力を増加させることがない。第2の実施の形態次に、本発明の第2の実施の形態について図面を参照して詳細に説明する。まず、本発明の第2の実施の形態としての擬似乱数生成装置2の構成を図2に示す。図2において、擬似乱数生成装置2は、初期値制御部21と、擬似乱数生成部22と、擬似乱数制御部23とを備える。また、擬似乱数生成部22は、擬似乱数生成回路24a~24d以降、総称して擬似乱数生成回路24ともいうを有する。なお、図2には、4つの擬似乱数生成回路24を示したが、本発明の擬似乱数生成部が有する擬似乱数生成回路の数を限定するものではない。初期値制御部21には、外部データDDおよび擬似乱数DOa~DOdが入力される。この擬似乱数DOa~DOdは、擬似乱数生成回路24a~24dからの各出力値フィードバックデータである。初期値制御部21の回路構成例を図3に示す。図3において、初期値制御部21は、EXOR回路201~204を有する。初期値制御部21は、これらの回路を用いて、外部データDDおよび擬似乱数DOa~DOdに基づく信号DIを出力する。擬似乱数生成回路24は、初期値DIを用いて擬似乱数生成処理を行い、生成した擬似乱数DOを出力する回路である。図2に示したように、これらの擬似乱数生成回路24は、直列に接続される。すなわち、擬似乱数生成回路24aには、初期値制御部21からの出力値DIが、初期値DIaとして入力される。また、擬似乱数生成回路24bには、擬似乱数生成回路24aから出力される擬似乱数DOaが、擬似乱数生成の初期値DIbとして入力される。また、擬似乱数生成回路24cには、擬似乱数生成回路24bから出力される擬似乱数DObが、擬似乱数生成の初期値DIcとして入力される。また、擬似乱数生成回路24dには、擬似乱数生成回路24cから出力される擬似乱数DOcが、擬似乱数生成の初期値DIdとして入力される。各擬似乱数生成回路24から出力される擬似乱数DOa~DOdは、前述のように、初期値制御部21に入力される。また、擬似乱数生成回路24は、非線形フィードバックシフトレジスタNLFSRと同等の機能を有するものである。このような擬似乱数生成回路24の回路構成例を図4に示す。図4において、擬似乱数生成回路24は、シフトレジスタ205と、非線形変換部206とを備える。シフトレジスタ205は、N個のフリップフロップ207から構成される。Nは2以上の整数であり、たとえば16である。シフトレジスタ205には、Nビットのデータがパラレルに入力される。また、シフトレジスタ205からは、Nビットのデータがパラレルに出力される。この出力データが、DO擬似乱数となる。また、クロック信号CLKは、N個の各フリップフロップ207に供給される。シフトレジスタ205は、クロック信号CLKに基づいて動作する。つまり、シフトレジスタ205は、クロック信号CLKに同期して入力データの値を取り込む。そして、シフトレジスタ205は、次のクロック信号CLKの立ち上がりエッジまで、取り込んだ値を保持して出力している。すなわち、シフトレジスタ205のデータ値は、クロック信号CLKに同期して更新される。非線形変換部206は、排他的論理和を演算するEXOR回路208、210と、論理積を演算するAND回路209と、置換回路211とを有する。非線形変換部206は、これらの回路を用いて、シフトレジスタ205からの出力データを、初期値DIを用いて非線形変換し、シフトレジスタ205に入力する。非線形変換されたデータは、次のクロック信号CLKに同期してシフトレジスタ205に取り込まれることになる。具体的には、非線形変換部206は、シフトレジスタ205からの出力データおよび初期値DIの排他的論理和と、シフトレジスタ205からの出力データおよび初期値DIの論理積とを演算し、ビットの入れ替え行うことにより、非線形化を実現している。擬似乱数制御部23は、擬似乱数生成回路24a~24dから出力される各擬似乱数DOa~DOdの中から1つを選択して出力する。このような擬似乱数制御部23の回路構成例を図5に示す。擬似乱数制御部23は、EXOR回路212~217と、セレクタ218とを有する。擬似乱数制御部23は、これらの回路を用いて、擬似乱数DOa~DOdに基づく選択信号を生成し、選択信号に基づいて擬似乱数DOa~DOdの1つを選択する。ここで、選択信号は、擬似乱数生成回路24の個数分の異なる値をとりうる信号である。本実施形態では、擬似乱数生成回路24の個数は4なので、選択信号は2ビットの信号である。以上のように構成された擬似乱数生成装置2の動作について、図3~図5を参照して説明する。まず、図3の初期値制御部21に、外部データDDと、擬似乱数制御回路24a~24dからのフィードバックデータDOa~DOdが入力される。前述のように、外部データDDは、擬似乱数生成装置2の外部から入力されるデジタルデータである。前述のように、外部データDDは、固定値でないことが望ましい。ここでは、外部データDDは、擬似乱数生成装置2を搭載する電子機器に内蔵されているデジタル計時装置から取得された時刻データであるものとする。なお、外部データDDは、時刻データに限らない。なお、初期値制御部21には、電源投入直後には、擬似乱数制御回路24a~24dからのフィードバックデータDOa~DOdとしてシフトレジスタ205の初期値が入力される。そして、下記に述べるような動作を数回繰り返した後、初期値制御部21には、フィードバックデータDOa~DOdとして擬似乱数が入力されるようになる。次に、初期値制御部21において、EXOR回路201は、信号DOaおよびDObの排他的論理和をとる。EXOR回路202は、信号DOcおよび信号DOdの排他的論理和をとる。EXOR回路203は、EXOR回路201およびEXOR回路202の各出力の排他的論理和をとる。EXOR回路204は、外部データDDおよびEXOR回路203の各出力の排他的論理和をとる。EXOR回路204の出力DIが、擬似乱数生成回路24aに出力される。次に、図4の擬似乱数生成回路24aにおいて、EXOR回路208は、初期値DIaと、シフトレジスタ205から出力される擬似乱数DOaとの排他的論理和をとり、信号aとして出力する。AND回路209は、初期値DIaと、シフトレジスタ205から出力される擬似乱数DOaとの論理積をとり、信号bとして出力する。EXOR回路210は、信号bの各ビットの排他的論理和をとり、1ビットの信号cとして出力する。置換回路211は、信号aのうち最上位を除くN-1ビットを、上位N-1ビットとし、信号cを最下位ビットとする置換データを出力する。この置換データは、シフトレジスタ205にパラレルに入力される。シフトレジスタ205は、入力される置換データを、クロックCLKに同期して取り込む。取り込まれたNビットのデータは、擬似乱数DOaとして出力される。また、擬似乱数生成回路24bには、擬似乱数生成回路24aによって生成された擬似乱数DOaが初期値DIbとして入力されている。そして、擬似乱数生成回路24bは、擬似乱数生成回路24aと同様に動作することにより、擬似乱数DObを出力する。また、擬似乱数生成回路24cには、擬似乱数生成回路24bによって生成された擬似乱数DObが初期値DIcとして入力されている。そして、擬似乱数生成回路24cは、擬似乱数生成回路24aと同様に動作することにより、擬似乱数DOcを出力する。また、擬似乱数生成回路24dには、擬似乱数生成回路24cによって生成された擬似乱数DOcが初期値DIdとして入力されている。そして、擬似乱数生成回路24dは、擬似乱数生成回路24aと同様に動作することにより、擬似乱数DOdを出力する。ここで、擬似乱数生成回路24b~24dによって生成された各擬似乱数の乱数周期は前段の擬似乱数生成回路によって生成された各擬似乱数の乱数周期の2乗となる。したがって、擬似乱数生成回路24a~24dは、異なる周期の擬似乱数を出力することになる。また、擬似乱数生成回路24a~24dによって生成される擬似乱数DOa~DOdは、同じクロック信号CLKに同期して値が更新されるため、同じ値となる可能性は極めて低い。次に、擬似乱数生成回路24a~24dから出力される擬似乱数DOa~DOdは、擬似乱数制御部23に入力される。図5の擬似乱数制御部23において、EXOR回路212は、擬似乱数DOdの各ビットの排他的論理和をとった1ビットの信号eを出力する。同様に、EXOR回路213~215は、擬似乱数DOc~DOaの各ビットの排他的論理和をとった1ビットの信号f~hを出力する。そして、EXOR回路216は、信号eおよび信号fの排他的論理和をとった信号iを出力する。また、EXOR回路217は、信号gおよび信号hの排他的論理和をとった信号jを出力する。次に、セレクタ218は、信号iおよび信号jのとりうる4通りの値を選択信号とみなして、擬似乱数DOa~DObのいずれかを選択して出力する。例えば、信号iおよびj値がともに0の場合、擬似乱数DOaを選択出力し、信号iが0および信号jが1の場合、擬似乱数DObを選択出力するようにしてもよい。このように、乱数強度の異なる各擬似乱数DOa~DOdによって生成される選択信号は、ランダム性を有する。すなわち、擬似乱数制御部23は、ランダムな選択信号に基づいて、擬似乱数DOa~DOdのいずれか1つを選択し、出力する。以上で、擬似乱数生成装置2の動作の説明を終了する。次に、本発明の第2の実施の形態の効果について述べる。本発明の第2の実施の形態としての擬似乱数生成装置は、回路規模を増大させることなく、擬似乱数生成において用いられる初期値の乱数性をさらに高めることができ、その結果、擬似乱数の乱数性をさらに向上させることができる。その理由は、複数の擬似乱数生成回路を直列に接続することによって擬似乱数生成部を構成し、1段目の擬似乱数生成回路は、乱数生成の初期値として、各擬似乱数生成回路からの出力値および外部データの排他的論理和をとった値を用いるからである。そして、2段目以降の擬似乱数生成回路は、前段の擬似乱数生成回路からの出力値を乱数生成の初期値として用いるからである。これにより、各擬似乱数生成回路からの出力値の乱数周期は、前段の2乗となる。また、各擬似乱数生成回路からの出力値は、同一のクロックに同期して値が更新されるため、同じ値となる可能性は極めて低い。このように、乱数周期が異なる複数の擬似乱数および外部データの排他的論理和を、1段目の乱数生成回路の初期値として生成することにより、本実施の形態の乱数生成装置は、乱数生成における初期値の乱数性をさらに高めることになる。さらに、擬似乱数制御部は、各擬似乱数生成回路からの出力値に基づき選択信号を生成する。このような選択信号は、前述のように乱数周期の異なる複数の擬似乱数に基づいて生成されるため、乱数性の高いものとなる。したがって、本実施の形態の乱数生成装置は、そのような乱数性の高い選択信号に基づいて、各擬似乱数生成回路からの出力値のいずれかを自装置から出力する。その結果、本実施の形態の乱数生成装置が生成する擬似乱数はより乱数性の高いものとなる。また、本実施の形態の乱数生成装置は、外部データDDと、各擬似乱数生成回路からのフィードバックデータとの排他的論理和を1段目の擬似乱数生成回路の初期値とするので、外部データDDが固定値であっても、初期値を固定値とすることがない。このため、本実施の形態の乱数生成装置は、外因により外部データDDが固定値となった場合でも、初期値の予測可能性を低減させない。その結果、本実施の形態の乱数生成装置は、生成する擬似乱数の乱数性の高さを維持可能となる。そして、本実施の形態としての乱数生成装置は、上述のような乱数性の高い初期値を生成する初期値制御部を、排他的論理和回路の組み合わせで実現している。したがって、本実施の形態としての乱数生成装置は、初期値の乱数性向上のために回路規模を増大させることがない。なお、本発明の実施の形態において、擬似乱数生成部が4つの擬似乱数生成回路を備えるものとして説明したが、本発明の擬似乱数生成部が備える擬似乱数生成回路の数を限定するものではない。擬似乱数生成部がMMは2以上の整数個の直列に接続された擬似乱数生成回路を備える場合、本実施の形態の初期値制御部は、M個の擬似乱数生成回路からの各出力値および外部データの排他的論理和を2つずつとっていくことにより初期値DIを生成すればよい。あるいは、初期値制御部は、M個の擬似乱数生成回路からの各出力値および外部データを論理演算することにより初期値DIを生成するのであれば、その他の論理回路の組み合わせにより実現されてもよい。また、擬似乱数生成部がM個の直列に接続された擬似乱数生成回路を備える場合、本実施の形態の擬似乱数制御部は、M個の擬似乱数生成回路からの各出力値の各ビットの排他的論理和をとってそれぞれ1ビットの信号をM個生成すればよい。そして、本実施の形態の擬似乱数制御部は、生成したM個の信号に基づいて、M通りの値をとりうるmビットの選択信号を生成すればよい。あるいは、擬似乱数制御部は、M個の擬似乱数生成回路からの各出力値に基づいてM通りの値をとりうるmビットの選択信号を生成するのであれば、その他の構成であってもよい。また、上述した各実施の形態は、適宜組み合わせて実施されることが可能である。また、本発明は、上述した各実施の形態に限定されず、様々な態様で実施されることが可能である。