第1の入力端子と、前記第1の入力端子に入力される信号と異なる信号が入力される第2の入力端子と、前記第1の入力端子と極性が同じである第1の出力端子と、前記第1の入力端子と極性が逆である第2の出力端子と、を備える全差動型の演算増幅器と、前記第1の入力端子に一端が接続される入力インピーダンス素子と、前記入力インピーダンス素子の他端に一端が接続され、前記第1の出力端子に他端が接続される正帰還インピーダンス素子と、を含むことを特徴とする増幅回路。前記第1の入力端子と前記第2の出力端子との間に接続される負帰還インピーダンス素子をさらに含み、前記入力インピーダンス素子のインピーダンス値Z1と、前記負帰還インピーダンス素子のインピーダンス値Z2と、前記正帰還インピーダンス素子のインピーダンス値Z3と、の間に、Z3≧Z2-Z1の関係があることを特徴とする請求項1に記載の増幅回路。前記第1の入力端子と前記第2の出力端子との間に接続される負帰還インピーダンス素子をさらに含み、前記入力インピーダンス素子のインピーダンス値Z1と、前記負帰還インピーダンス素子のインピーダンス値Z2と、前記正帰還インピーダンス素子のインピーダンス値Z3と、の間に、Z3≧Z2Z1×Z2-2×Z1÷Z22×Z1の関係があることを特徴とする請求項1に記載の増幅回路。第1の入力端子と、第2の入力端子と、前記第1の入力端子と極性が同じである第1の出力端子と、前記第1の入力端子と極性が逆である第2の出力端子と、を備える全差動型の演算増幅器と、入力信号が一端に入力され、前記演算増幅器の前記第1の入力端子が他端に接続される第1の入力インピーダンス素子と、前記入力信号と異なる入力信号が一端に入力され、前記演算増幅器の前記第2の入力端子が他端に接続される第2の入力インピーダンス素子と、前記第1の入力端子に一端が接続され、前記第2の出力端子に他端が接続される第1の負帰還インピーダンス素子と、前記第2の入力端子に一端が接続され、前記第1の出力端子に他端が接続される第2の負帰還インピーダンス素子と、前記第1の出力端子に一端が接続され、前記第1の入力インピーダンス素子の一端に他端が接続される第1の正帰還インピーダンス素子と、前記第2の出力端子に一端が接続され、前記第2の入力インピーダンス素子の一端に他端が接続される第2の正帰還インピーダンス素子と、を含むことを特徴とする増幅回路。前記第1の入力インピーダンス素子と前記第2の入力インピーダンス素子のインピーダンス値とが等しく、前記第1の負帰還インピーダンス素子と前記第2の負帰還インピーダンス素子のインピーダンス値とが等しく、前記第1の正帰還インピーダンス素子と前記第2の正帰還インピーダンス素子のインピーダンス値とが等しいことを特徴とする請求項4に記載の増幅回路。前記第1の入力インピーダンス素子、前記第2の入力インピーダンス素子のインピーダンス値Z1、前記第1の負帰還インピーダンス素子、前記第2の負帰還インピーダンス素子のインピーダンス値Z2、前記第1の正帰還インピーダンス素子、前記第2の正帰還インピーダンス素子のインピーダンス値Z3、の間に、Z3≧Z2-Z1の関係があることを特徴とする請求項5に記載の増幅回路。第1の入力端子と、第2の入力端子と、前記第1の入力端子と極性が同じである第1の出力端子と、前記第1の入力端子と極性が逆である第2出力端子と、を備える全差動型の演算増幅器と、入力信号が一端に入力され、前記演算増幅器の前記第1の入力端子が他端に接続される第1の入力インピーダンス素子と、基準電圧が一端に入力され、前記演算増幅器の前記第2の入力端子が他端に接続される第2の入力インピーダンス素子と、前記第1の入力端子に一端が接続され、前記第2の出力端子に他端が接続される第1の負帰還インピーダンス素子と、前記第2の入力端子に一端が接続され、前記第1の出力端子に他端が接続される第2の負帰還インピーダンス素子と、前記第1の出力端子に一端が接続され、前記第1の入力インピーダンス素子の一端に他端が接続される正帰還インピーダンス素子と、を含むことを特徴とする増幅回路。第1の入力端子と、第2の入力端子と、前記第1の入力端子と極性が同じである第1の出力端子と、前記第1の入力端子と極性が逆である第2の出力端子と、を備える全差動型の演算増幅器と、入力信号が一端に入力され、前記演算増幅器の前記第1の入力端子が他端に接続される第1の入力インピーダンス素子と、基準電圧が一端に入力され、前記演算増幅器の前記第2の入力端子が他端に接続される第2の入力インピーダンス素子と、前記第1の入力端子に一端が接続され、前記第2の出力端子に他端が接続される第1の負帰還インピーダンス素子と、前記第2の入力端子に一端が接続され、前記第1の出力端子に他端が接続される第2の負帰還インピーダンス素子と、前記第2の出力端子に一端が接続され、前記第2の入力インピーダンス素子の一端に他端が接続される正帰還インピーダンス素子と、を含むことを特徴とする増幅回路。前記第1の入力インピーダンス素子と前記第2の入力インピーダンス素子のインピーダンス値とが等しく、前記第1の負帰還インピーダンス素子と前記第2の負帰還インピーダンス素子のインピーダンス値とが等しいことを特徴とする請求項7または8に記載の増幅回路。前記第1の入力インピーダンス素子、前記第2の入力インピーダンス素子のインピーダンス値Z1、前記第1の負帰還インピーダンス素子、前記第2の負帰還インピーダンス素子のインピーダンス値Z2、前記正帰還インピーダンス素子のインピーダンス値Z3、の間に、Z3≧Z2Z1×Z2-2×Z1÷Z22×Z1の関係があることを特徴とする請求項7または8に記載の増幅回路。前記したように、増幅回路の前段に設けられた回路の負荷を充分軽減するためには、図5に示した信号入力端子106、107に入力される、互いに180度ずれた位相を有する電流Iip、Iinを約0にまで小さくする必要がある。しかしながら、図6に示した従来技術は、帰還インピーダンス410、411に流れる電流i1を小さくするためのものであって、電流Iip、Iinを小さくすることを考慮したものではない。また、増幅回路のノイズを低減するためには、図5に示した入力インピーダンス素子101、負帰還インピーダンス素子102のインピーダンス値Z1、Z2を小さくすることが必要である。しかし、図6に示した従来技術では、インピーダンス素子のインピーダンス値の大きさについても考慮するものではなかった。したがって、従来技術では、前段の回路の負荷を低減し、しかもノイズが小さい増幅回路を提供することができなかった。本発明は、このような点に鑑みてなされたものであって、入力インピーダンスを高めることによって前段の回路の負荷を低減し、しかもノイズが少ない増幅回路を提供することを目的とする。以上の課題を解決するため、本発明の一態様の増幅回路は、第1の入力端子例えば図1に示した反転入力端子104aと、第1の入力端子に入力される信号と異なる信号が入力される第2の入力端子例えば図1に示した非反転入力端子104cと、第1の入力端子と極性が同じである第1の出力端子例えば図1に示した反転出力端子104dと、第1の入力端子と極性が逆である第2の出力端子例えば図1に示した非反転出力端子104bと、を備える全差動型の演算増幅器例えば図1に示した演算増幅器104と、第1の入力端子に一端が接続される入力インピーダンス素子例えば図1に示した入力インピーダンス素子101aまたは101bと、入力インピーダンス素子の他端に一端が接続され、第1の出力端子に他端が接続される正帰還インピーダンス素子例えば図1に示した正帰還インピーダンス素子103aまたは103bを含むことを特徴とする。また、本発明は、上記した発明において、第1の入力端子と第2の出力端子との間に接続される負帰還インピーダンス素子例えば図1に示した負帰還インピーダンス素子102aまたは102bをさらに含み、第1入力インピーダンス素子のインピーダンス値Z1と、負帰還インピーダンス素子のインピーダンス値Z2と、正帰還インピーダンス素子のインピーダンス値Z3と、の間に、Z3≧Z2-Z1の関係があることが好ましい。また、本発明は、上記した発明において、第1の入力端子と第2の出力端子との間に接続される負帰還インピーダンス素子例えば図1に示した負帰還インピーダンス素子102aまたは102bをさらに含み、入力インピーダンス素子のインピーダンス値Z1と、負帰還インピーダンス素子のインピーダンス値Z2と、正帰還インピーダンス素子のインピーダンス値Z3と、の間に、Z3≧Z2Z1×Z2-2×Z1÷Z22×Z1の関係があることが好ましい。また、本発明の一態様の増幅回路は、第1の入力端子例えば図1に示した反転入力端子104aと、第2の入力端子例えば図1に示した非反転入力端子104cと、第1の入力端子と極性が同じである第1の出力端子例えば図1に示した反転出力端子104dと、第1の入力端子と極性が逆である第2の出力端子例えば図1に示した非反転出力端子104bと、を備える全差動型の演算増幅器例えば図1に示した演算増幅器104と、入力信号が一端に入力され、演算増幅器の第1の入力端子が他端に接続される第1の入力インピーダンス素子例えば図1に示した入力インピーダンス素子101aと、入力信号と異なる入力信号が一端に入力され、演算増幅器の第2の入力端子が他端に接続される第2の入力インピーダンス素子例えば図1に示した入力インピーダンス素子101bと、第1の入力端子に一端が接続され、第2の出力端子に他端が接続される第1の負帰還インピーダンス素子例えば図1に示した負帰還インピーダンス素子102aと、第2の入力端子に一端が接続され、第1の出力端子に他端が接続される第2の負帰還インピーダンス素子例えば図1に示した負帰還インピーダンス素子102bと、第1の出力端子に一端が接続され、第1の入力インピーダンス素子の一端に他端が接続される第1の正帰還インピーダンス素子例えば図1に示した正帰還インピーダンス素子103bと、第2の出力端子に一端が接続され、第2の入力インピーダンス素子の一端に他端が接続される第2の正帰還インピーダンス素子例えば図1に示した正帰還インピーダンス素子103aと、を含むことを特徴とする。また、本発明の一態様の増幅回路は、上記した発明において、第1の入力インピーダンス素子と第2の入力インピーダンス素子のインピーダンス値とが等しく、第1の負帰還インピーダンス素子と第2の負帰還インピーダンス素子のインピーダンス値とが等しく、第1の正帰還インピーダンス素子と第2の正帰還インピーダンス素子のインピーダンス値とが等しいことが好ましい。また、本発明の一態様の増幅回路は、上記した発明において、第1の入力インピーダンス素子、第2の入力インピーダンス素子のインピーダンス値Z1、第1の負帰還インピーダンス素子、第2の負帰還インピーダンス素子のインピーダンス値Z2、第1の正帰還インピーダンス素子、第2の正帰還インピーダンス素子のインピーダンス値Z3、の間に、Z3≧Z2-Z1の関係があることが好ましい。本発明の一態様の増幅回路は、第1の入力端子例えば図3に示した反転入力端子104aと、第2の入力端子例えば図3に示した非反転入力端子104cと、第1の入力端子と極性が同じである第1の出力端子例えば図3に示した反転出力端子104dと、第1の入力端子と極性が逆である第2の出力端子例えば図3に示した非反転出力端子104bと、を備える全差動型の演算増幅器例えば図3に示した演算増幅器104と、入力信号が一端に入力され、演算増幅器の第1の入力端子が他端に接続される第1の入力インピーダンス素子例えば図3に示した入力インピーダンス素子101aと、基準電圧が一端に入力され、演算増幅器の第2の入力端子が他端に接続される第2の入力インピーダンス素子例えば図3に示した入力インピーダンス素子101bと、第1の入力端子に一端が接続され、第2の出力端子に他端が接続される第1の負帰還インピーダンス素子例えば図3に示した負帰還インピーダンス素子102aと、第2の入力端子に一端が接続され、第1の出力端子に他端が接続される第2の負帰還インピーダンス素子例えば図3に示した負帰還インピーダンス素子102bと、第1の出力端子に一端が接続され、第1の入力インピーダンス素子の一端に他端が接続される正帰還インピーダンス素子例えば図3に示した正帰還インピーダンス素子103bと、を含むことを特徴とする。本発明の一態様の増幅回路は、第1の入力端子例えば図4に示した反転入力端子104aと、第2の入力端子例えば図4に示した非反転入力端子104cと、第1の入力端子と極性が同じである第1の出力端子例えば図4に示した反転出力端子104dと、第1の入力端子と極性が逆である第2の出力端子例えば図4に示した非反転出力端子104bと、を備える全差動型の演算増幅器例えば図4に示した演算増幅器104と、入力信号が一端に入力され、演算増幅器の第1の入力端子が他端に接続される第1の入力インピーダンス素子例えば図4に示した入力インピーダンス素子101aと、基準電圧が一端に入力され、演算増幅器の第2の入力端子が他端に接続される第2の入力インピーダンス素子例えば図4に示した入力インピーダンス素子101bと、第1の入力端子に一端が接続され、第2の出力端子に他端が接続される第1の負帰還インピーダンス素子例えば図4に示した負帰還インピーダンス素子102aと、第2の入力端子に一端が接続され、第1の出力端子に他端が接続される第2の負帰還インピーダンス素子例えば図4に示した負帰還インピーダンス素子102bと、第2の出力端子に一端が接続され、第2の入力インピーダンス素子の一端に他端が接続される正帰還インピーダンス素子例えば図4に示した正帰還インピーダンス素子103aと、を含むことを特徴とする。また、本発明の一態様の増幅回路は、上記した発明において、第1の入力インピーダンス素子と第2の入力インピーダンス素子のインピーダンス値とが等しく、第1の負帰還インピーダンス素子と第2の負帰還インピーダンス素子のインピーダンス値とが等しいことが好ましい。また、本発明の一態様の増幅回路は、上記した発明において、第1の入力インピーダンス素子、第2の入力インピーダンス素子のインピーダンス値Z1、第1の負帰還インピーダンス素子、第2の負帰還インピーダンス素子のインピーダンス値Z2、正帰還インピーダンス素子のインピーダンス値Z3、の間に、Z3≧Z2Z1×Z2-2×Z1÷Z22×Z1の関係があることが好ましい。以上説明した態様の増幅回路によれば、演算増幅器の入力端子と、この入力端子から入力される信号と同相の信号を出力する出力端子との間に、入力端子に接続された入力インピーダンス素子を介して正帰還インピーダンス素子を設けることにより、入力インピーダンス素子のインピーダンス値を大きくすることなく増幅回路の入力インピーダンスを高めることができる。このため、増幅回路内で生じるノイズを抑えながら高入力インピーダンスの増幅回路を提供することができる。以下、図を参照して本発明に係る実施形態1、実施形態2を説明する。実施形態1/Z22Z1の関係になるように設定すれば、増幅回路を発振させることなく、入力インピーダンス値Zip、Zinが高い増幅回路を実現することが可能になる。ここで、Z3=/Z22Z1とすれば、入力インピーダンスを無限大とすることができるが、増幅回路の発振を避けるためにはインピーダンス値Z3を、インピーダンス値/Z22Z1よりもわずかに大きく設定することが現実的である。このため、実施形態2のZ3は、その最小値を/Z22Z1とする、Z3≧/Z22Z1となる。以上説明した実施形態2では、入力インピーダンス素子101aの他端に正帰還インピーダンス素子103bの一端が接続され、反転出力端子104dに、正帰還インピーダンス素子103bの他端が接続されている。しかし、実施形態2は、このような構成に限定されるものでない。例えば、図4に示すように、入力インピーダンス素子101bの他端に正帰還インピーダンス素子103aの一端が接続され、非反転出力端子104bに正帰還インピーダンス素子103aの他端が接続されるものであってもよい。