"導体層と絶縁層とが積層されて形成された積層基板と、弾性波フィルタが形成され、前記積層基板に内蔵されたフィルタチップと、前記フィルタチップを前記積層基板の厚さ方向に投影して形成される投影領域と少なくとも一部が重なるように前記積層基板の表面に設けられ、かつ前記フィルタチップと接続されたチップ部品と、を具備することを特徴とする回路基板。前記チップ部品の全体が前記投影領域の内側に位置することを特徴とする請求項1記載の回路基板。複数の前記チップ部品の全体が前記投影領域の内側に位置することを特徴とする請求項1又は2記載の回路基板。前記フィルタチップと前記チップ部品とは、別のチップ部品を介さず直接接続されていることを特徴とする請求項1から3いずれか一項記載の回路基板。複数の前記フィルタチップは送信フィルタが形成された送信フィルタチップ、及び受信フィルタが形成された受信フィルタチップを含むことを特徴とする請求項1から4いずれか一項記載の回路基板。前記送信フィルタチップは送信ノードと共通ノードとの間に接続され、前記受信フィルタチップは受信ノードと前記共通ノードとの間に接続され、複数の前記チップ部品は、前記共通ノードとアンテナとの間に接続される第1チップ部品、前記送信ノードと電子部品との間に接続される第2チップ部品、前記受信ノードと前記電子部品との間に接続される第3チップ部品を含み、前記第1チップ部品は、前記送信フィルタチップを前記積層基板の厚さ方向に投影して形成される第1投影領域、又は前記受信フィルタチップを前記積層基板の厚さ方向に投影して形成される第2投影領域と重なり、前記第2チップ部品は前記第1投影領域と重なり、前記第3チップ部品は前記第2投影領域と重なることを特徴とする請求項5記載の回路基板。前記フィルタチップと前記チップ部品とを接続する配線のうち、前記積層基板の面方向に延びる第1配線は、前記積層基板の厚さ方向に延びる第2配線より短いことを特徴とする請求項1から6いずれか一項記載の回路基板。前記積層基板は金属からなるコアを含み、前記フィルタチップは前記コアに形成された開口部に内蔵されていることを特徴とする請求項1から7いずれか一項記載の回路基板。しかし、従来の技術では、弾性波フィルタと電子部品とを接続する配線が長くなる。この結果、インピーダンス整合が困難になり、またノイズの影響が増大する。この結果、弾性波フィルタの高周波特性が悪化することがあった。さらに回路基板を十分に小型化することも難しかった。本発明は上記課題に鑑み、良好な高周波特性を得ることができ、かつ小型化可能な回路基板を提供することを目的とする。本発明は、導体層と絶縁層とが積層されて形成された積層基板と、弾性波フィルタが形成され、前記積層基板に内蔵されたフィルタチップと、前記フィルタチップを前記積層基板の厚さ方向に投影して形成される投影領域と少なくとも一部が重なるように前記積層基板の表面に設けられ、かつ前記フィルタチップと接続されたチップ部品と、を具備する回路基板である。上記構成において、前記チップ部品の全体が前記投影領域の内側に位置する構成とすることができる。上記構成において、複数の前記チップ部品の全体が前記投影領域の内側に位置する構成とすることができる。上記構成において、前記フィルタチップと前記チップ部品とは、別のチップ部品を介さず直接接続されている構成とすることができる。上記構成において、複数の前記フィルタチップは送信フィルタが形成された送信フィルタチップ、及び受信フィルタが形成された受信フィルタチップを含む構成とすることができる。上記構成において、前記送信フィルタチップは送信ノードと共通ノードとの間に接続され、前記受信フィルタチップは受信ノードと前記共通ノードとの間に接続され、複数の前記チップ部品は、前記共通ノードと、アンテナとの間に接続される第1チップ部品、前記送信ノードと電子部品との間に接続される第2チップ部品、前記受信ノードと前記電子部品との間に接続される第3チップ部品を含み、前記第1チップ部品は、前記送信フィルタチップを前記積層基板の厚さ方向に投影して形成される第1投影領域、又は前記受信フィルタチップを前記積層基板の厚さ方向に投影して形成される第2投影領域と重なり、前記第2チップ部品は前記第1投影領域と重なり、前記第3チップ部品は前記第2投影領域と重なる構成とすることができる。上記構成において、前記フィルタチップと前記チップ部品とを接続する配線のうち、前記積層基板の面方向に延びる第1配線は、前記積層基板の厚さ方向に延びる第2配線より短い構成とすることができる。上記構成において、前記積層基板は金属からなるコアを含み、前記フィルタチップは前記コアに形成された開口部に内蔵されている構成とすることができる。本発明によれば、良好な高周波特性を得ることができ、かつ小型化可能な回路基板を提供することができる。まず弾性波フィルタを含むモジュールについて説明する。図1aは弾性波フィルタを含むモジュールを例示する模式図である。図1aに示すように、分波器10は、例えばSAWフィルタである送信フィルタ10Tx及び受信フィルタ10Rxを含む。送信フィルタ10Txは、アンテナノードAnt1共通ノードと送信ノードTx1との間に接続されている。受信フィルタ10Rxは、アンテナノードAnt1と受信ノードRx1との間に接続されている。なお送信フィルタ10Tx及び受信フィルタ10Rxは不図示の接地端子に接続されている。マッチング回路12とスイッチ20との間にアンテナノードAnt2、マッチング回路14とRFICRadioFrequencyIntegratedCircuit24電子部品との間に受信ノードRx2、及びPA18とRFIC24との間に送信ノードTx2が設けられている。BBICBaseBandIntegratedCircuit26からRFIC24にベースバンドの送信信号が入力される。RFIC24は送信信号をベースバンドから高周波数にアップコンバートする。送信信号はパワーアンプPowerAmp:PA18において増幅され、マッチング回路16を通じて送信フィルタ10Txに入力される。送信フィルタ10Txは、送信信号のうち送信フィルタ10Txの通過帯域内の周波数を有する信号を通過させ、通過帯域外の周波数を有する信号を抑圧する。図1aでは図示を省略しているが、スイッチ20には、分波器10、マッチング回路12、14及び16、PA18、RFIC24及びBBIC26を含む複数のシステムが接続されている。例えば通信帯域バンドに応じて、スイッチ20は複数のシステムから1つを選択し、アンテナ22と接続する。送信信号はマッチング回路12及びスイッチ20を通じてアンテナ22に入力され、アンテナ22から送信される。アンテナ22が受信した受信信号はスイッチ20及びマッチング回路12を通じて受信フィルタ10Rxに入力される。受信フィルタ10Rxは、受信信号のうち受信フィルタ10Rxの通過帯域内の周波数を有する信号を通過させ、通過帯域外の周波数を有する信号を抑圧する。受信信号はマッチング回路14を通じてRFIC24に入力され、RFIC24に含まれるローノイズアンプにより増幅される。RFIC24は受信信号をベースバンドにダウンコンバートする。BBIC26はベースバンドの受信信号を処理する。マッチング回路12、14及び16は例えばインダクタ及びキャパシタ等のチップ部品により形成され、分波器10、PA18、スイッチ20、アンテナ22、RFIC24及びBBIC26間のインピーダンスを整合する機能を有する。適切なインピーダンス整合を得るためには、マッチング回路12、14及び16を、分波器10の近くに設け、マッチング回路12、14及び16と分波器10とを接続する配線を短くすることが好ましい。送信フィルタ10Tx及び受信フィルタ10Rxには例えばラダー型フィルタが採用される。図1bはラダー型フィルタを例示する回路図である。入力端子Inと出力端子Outとの間に直列共振子S1~S3が直列接続されている。直列共振子S1~S2間に並列共振子P1が接続され、直列共振子S2~S3間に並列共振子P2が接続されている。並列共振子P1及びP2は接地端子に接続されている。送信フィルタ10Txの入力端子Inは図1aの送信ノードTx1と接続され、出力端子OutはアンテナノードAnt1と接続されている。受信フィルタ10Rxの入力端子InはアンテナノードAnt1と接続され、出力端子Outは受信ノードRx1と接続されている。送信フィルタ10Tx及び受信フィルタ10Rxとして、ラダー型フィルタ以外に例えば多重モードフィルタ等を用いてもよい。次に比較例として、モジュールのうち四角Aで囲んだ構成を1つの回路基板に組み込む例について説明する。図2aは比較例に係る回路基板100Rを例示する上面図である。図2bは図2aのB-Bに沿った断面図である。図2aではソルダーレジスト129及び導体層140の図示は省略した。図2bでは複数のビア配線152のうち一部のみに符号を付した。図2a及び図2bに示すように、絶縁層130、132,134、136及び138、並びに導体層140、142、144、146、148及び150が積層されている。各導体層間は、絶縁層130、132,134、136及び138を貫通するビア配線152により接続されている。導体層150は、積層基板128と、アンテナ22、RFIC24及びBBIC26といった外部の部品とを接続するためのフットパッドとして機能する。図2bに示した導体層150のアンテナ端子150bは図1aのアンテナノードAnt2に対応し、受信端子150cは受信ノードRx2に対応する。図1aの送信ノードTx2に対応する送信端子の図示は省略した。送信フィルタチップ110aは例えば図1aの送信フィルタ10Txが形成されたSAWフィルタチップであり、受信フィルタチップ110bは例えば受信フィルタ10Rxが形成されたSAWフィルタチップである。図1aのマッチング回路12はチップ部品112aを含み、マッチング回路14はチップ部品114a及び114bを含み、マッチング回路16はチップ部品116aを含む。能動部品118aはPA18を含む。送信フィルタチップ110a及び受信フィルタチップ110bは、積層基板128の上面に設けられた導体層140にフリップチップ実装されている。チップ部品112a、114a、114b、及び116aは、半田115により導体層140に実装されている。送信フィルタチップ110aの接地端子GND1と受信フィルタチップ110bの接地端子GND2とは、接地端子150aに共通して接続されている。送信フィルタチップ110aの出力端子Out1、及び受信フィルタチップ110bの入力端子In2は、導体層140に含まれる配線を通じて、チップ部品112aと接続されている。チップ部品112aは導体層150に含まれるアンテナ端子150bを介してアンテナ22図1a参照に接続される。送信フィルタチップ110aの入力端子In1は、導体層140に含まれる配線を通じてチップ部品116a図2a参照と接続されている。チップ部品116aは能動部品118a図2a参照と接続され、能動部品118aはRFIC24図1参照と接続される。受信フィルタチップ110bの出力端子Out2は導体層140に含まれる配線を通じてチップ部品114a及び114bと接続されている。チップ部品114a及び114bは受信端子150cを介してRFIC24図1a参照と接続される。フィルタチップ送信フィルタチップ110a及び受信フィルタチップ110b、チップ部品112a、114a、114b及び116a、及び能動部品118aが積層基板128の上面に設けられているため、積層基板128が大型化する。また導体層140に含まれる配線のように、積層基板128の面方向に延びる配線は長くなり、例えば150μm以上の長さを有する。このため、フィルタチップとチップ部品112a及び114aとの間においてインピーダンス整合が取りにくくなる。また配線を流れる高周波信号は電気的なノイズの影響を受けやすくなる。この結果、回路基板100Rの高周波特性が劣化する。またフィルタチップ、チップ部品112a、114a、114b及び116a、並びに能動部品118aの配置、並びに配線の経路が制約される。このため、配線がより長くなり、高周波特性が大きく劣化することもある。またフィルタチップと各チップ部品とを、共に積層基板128内に内蔵した場合も、面方向の配線により接続を行うため、配線が長くなってしまう。また一度内蔵されたフィルタチップ及び各チップ部品の位置、及び回路定数抵抗値、容量、インダクタンスを変更することは困難であるため、位置を調整しながら、インピーダンスを正確に整合させることは難しくなる。次に実施例1について説明する。実施例1はフィルタチップが積層基板に内蔵され、チップ部品は積層基板の上面表面に実装された例である。図3aは実施例1に係る回路基板100を例示する上面図である。図3bは図3aのB-Bに沿った断面図である。図3a及び図3bに示すように、送信フィルタチップ10a及び受信フィルタチップ10bは、例えばタンタル酸リチウムLiTaO3又はニオブ酸リチウムLiNbO3等の圧電体からなる圧電基板上にIDTInterdigitalTransducerが形成されたSAWフィルタチップであり、積層基板28に内蔵されている。弾性波を励振するIDTは不図示であるが、各フィルタチップの上面に設けられている。チップ部品12a、14a、14b及び16aは、半田15により積層基板28の上面に実装されている。チップ部品12a第1チップ部品の全体は、送信フィルタチップ10aを積層基板28の厚さ方向図3bの上下方向に投影して形成される投影領域10c第1投影領域、図中の破線参照と重なる。チップ部品14a第3チップ部品の全体は、受信フィルタチップ10bを積層基板28の厚さ方向に投影して形成される投影領域10d第2投影領域、図中の破線参照と重なる。このため、比較例に比べ、積層基板28の面積を小さくすることができる。従って回路基板100の小型化が可能である。図3bに示すように、送信フィルタチップ10aの出力端子Out1、及び受信フィルタチップ10bの入力端子In2は、ビア配線52、導体層40及び42を介してチップ部品12aと接続されている。チップ部品12aは、導体層50に含まれるアンテナ端子不図示と接続されている。アンテナ端子は、図1aのアンテナノードAnt2に対応し、スイッチ20及びアンテナ22と接続される。送信フィルタチップ10aの入力端子不図示は、チップ部品16a第2チップ部品、図3a参照と接続されている。チップ部品16aは、能動部品18a図3a参照を介して、導体層50に含まれる送信端子不図示と接続されている。導体層50の送信端子は、図1aの送信ノードTx2に対応し、RFIC24と接続される。送信フィルタチップ10aの接地端子GND1は、導体層42、44、46及び48を介して、導体層50に含まれる接地端子50aと接続されている。受信フィルタチップ10bの出力端子Out2は、ビア配線52、及び導体層40を介してチップ部品14aと接続されている。チップ部品14aは、チップ部品14b及びビア配線52を介して、導体層50に含まれる受信端子50cと接続されている。受信端子50cは図1aの受信ノードRx2に対応し、RFIC24と接続される。送信フィルタチップ10aと接続されているチップ部品12aが投影領域10cと重なるため、送信フィルタチップ10aとチップ部品12aとを接続する配線は面方向に延びる配線を含まず、ビア配線52により構成される。受信フィルタチップ10bとチップ部品14aとを接続する配線もビア配線52により構成される。絶縁層30及び32それぞれの厚さは例えば30μm程度であり、受信フィルタチップ10bとチップ部品14aとを接続するビア配線52の長さL1は例えば60μm程度である。このように、実施例1においては比較例に比べ、フィルタチップとチップ部品12a及び14aとを接続する配線が短くなる。この結果、インピーダンス整合が容易になり、かつノイズの影響を低減することができる。さらに配線の寄生容量、及び寄生インダクタンス等の寄生成分も低減される。従って、回路基板100の高周波特性が改善する。高周波特性を効果的に改善するために、送信フィルタチップ10aとチップ部品12a、及び受信フィルタチップ10bとチップ部品14aとは、それぞれ他のチップ部品を介さず直接接続されていることが好ましい。チップ部品12a、14a、14b及び16aが積層基板28の上面に実装されているため、これらの位置及び回路定数を調整しながら、正確かつ容易にインピーダンスを整合させることができる。フィルタチップが内蔵されているため、能動部品18a、チップ部品12a、14a、14b及び16aの配置、並びに配線の経路の自由度が高まる。この結果、回路基板100を小型化し、かつ面方向に伸びる配線をより短くすることができる。図3cはチップ部品12aを例示する斜視図である。チップ部品12aの幅Wは例えば0.4mm、0.6mm又は1mm、長さL2は例えば0.2mm、0.3mm又は0.5mm、高さHは例えば0.3mmである。チップ部品12a、14a、14b及び16aは、互いに同じサイズを有してもよいし、異なるサイズを有してもよい。各チップ部品のサイズ及びチップ部品の数は、積層基板28上面のレイアウトに応じて変更可能である。フィルタチップの厚さは例えば250μmであるが、変更可能である。積層基板28に含まれる絶縁層の数及び導体層の数は変更可能である。回路基板100は、図1aの四角Aで囲んだ回路要素以外に、スイッチ20、アンテナ22、BBIC26及びRFIC24の少なくとも1つを含んでもよいし、全てを含んでもよい絶縁層30、32、34、36及び38は、例えばガラスエポキシ樹脂等の樹脂又はセラミックス等からなる。各絶縁層が樹脂からなることにより、フィルタチップの内蔵が容易になる。フィルタチップの各端子、導体層42、44、46、48及び50は、例えば銅Cu、アルミニウムAl等の金属、又はこれらの金属を含む合金からなる。半田15は例えば錫銀Sn-Agを含む。図3bに示したソルダーレジスト29は、半田15が積層基板28及び導体層40の不要な箇所に付着することを抑制する。実施例2は複数のチップ部品が1つの投影領域内に設けられている例である。図4aは実施例2に係る回路基板200を例示する上面図である。図4bは図4aのB-Bに沿った断面図である。図4a及び図4bに示すように、チップ部品12a及び16aの全体は投影領域10cの内側に位置し、チップ部品14a及び14bの全体は投影領域10dの内側に位置する。このため、回路基板200をより小さくすることができる。また実施例1と同様に配線が短くなるため、高周波特性が改善する。チップ部品12aは送信フィルタチップ10aとも直接接続されているため、投影領域10cの内側に位置してもよい。実施例3はチップ部品の一部が投影領域内に設けられている例である。図5aは実施例3に係る回路基板300を例示する上面図である。図5bは図5aのB-Bに沿った断面図である。図5a及び図5bに示すように、チップ部品14aの一部は投影領域10dの内側に位置し、別の一部は投影領域10dの外側に位置する。実施例3によれば、回路基板300を小さくでき、また高周波特性が改善する。なお、チップ部品12a、14a、14b及び16aのいずれか1つの少なくとも一部が、投影領域10c又は10dの内側に位置すればよい。図5cは実施例3の変形例に係る回路基板300aを例示する断面図である。図5cに示すように、受信フィルタチップ10bとチップ部品14aとは、導体層40に含まれる配線40a第1配線、図5cの格子斜線参照とビア配線52a第2配線とにより接続されている。配線40aの長さL3は例えば30μmである。ビア配線52aの長さL1は例えば60μmである。ビア配線52aがチップ部品14aと重なる位置に設けられていなくても、面方向に延びる配線40aがビア配線52aより短いため、高周波特性は改善する。配線40aの長さは、積層基板28の上面のレイアウトに応じて変更可能であるが、ビア配線52aより短いことが好ましい。実施例4はコアを用いる例である。図6は実施例4に係る回路基板400を例示する断面図である。図6に示すように、積層基板28は、コア54、及び絶縁層36と絶縁層38との間に位置する絶縁層37を含む。コア54は、例えば250μm程度の厚さを有し、Cu等の金属からなる。コア54は、接地電位を有し、チップ部品14b及び導体層50に含まれる接地端子50dと接続されている。コア54に形成された開口部54aには、送信フィルタチップ10a及び受信フィルタチップ10bが内蔵されている。開口部54bには、導体層42と導体層48間を接続するビア配線52が貫通する。コア54により、コア54より上側の導体層40及び42と、下側の導体層48及び50との間における信号の干渉は抑制される。この結果、高周波特性がより改善する。コア54は金属からなり、かつ他の導体層より厚いため、回路基板400の強度及び放熱性が向上する。実施例1~4において、フィルタチップのIDT、及び端子は、フィルタチップの上面に設けられてもよいし、下面に設けられてもよい。フィルタチップはSAWフィルタチップ以外に、例えば弾性境界波フィルタチップ、FBARフィルタチップ等、他の弾性波フィルタチップでもよい。送信フィルタと受信フィルタとを1つのチップに設けた分波器チップを積層基板28に内蔵してもよい。このとき分波器チップを積層基板28の厚さ方向に投影した投影領域と重なるようにチップ部品を設ける。また実施例1~4は分波器ではなく、フィルタ単体が積層基板28に内蔵される例にも適用可能である。以上、本発明の実施例について詳述したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形変更が可能である。"