"パルス幅についての情報を受信する段階と、前記受信されたパルス幅についての情報に基づいて、複数のパルス幅変調信号を出力する段階と、を含み、前記出力する段階は、出力周期と前記パルス幅との差に対応する位相差を有する少なくとも1対のパルス幅変調信号を出力する段階を含むことを特徴とするマルチチャネルパルス幅変調信号の生成方法。前記出力する段階は、前記1対のパルス幅変調信号及び他の1対のパルス幅変調信号を、それぞれ互いに異なる基準時点で出力する段階を含むことを特徴とする請求項1に記載のマルチチャネルパルス幅変調信号の生成方法。前記出力する段階は、第1基準時点から、前記パルス幅に対応する区間の間イネーブルされる第1パルス幅変調信号を出力する段階と、前記第1パルス幅変調信号に対して前記位相差を有する第2パルス幅変調信号を出力する段階と、を含むことを特徴とする請求項1に記載のマルチチャネルパルス幅変調信号の生成方法。前記出力する段階は、前記第1基準時点と異なる第2基準時点から、前記パルス幅に対応する区間の間イネーブルされる第3パルス幅変調信号を出力する段階をさらに含むことを特徴とする請求項3に記載のマルチチャネルパルス幅変調信号の生成方法。前記出力する段階は、前記複数のパルス幅変調信号の個数に基づいて、前記第2基準時点を決定する段階をさらに含むことを特徴とする請求項4に記載のマルチチャネルパルス幅変調信号の生成方法。前記出力する段階は、前記パルス幅に基づいて、前記第2基準時点を決定する段階をさらに含むことを特徴とする請求項4に記載のマルチチャネルパルス幅変調信号の生成方法。前記第1基準時点と前記第2基準時点との時間差は、前記パルス幅が臨界値より小さいか、あるいは同じである場合には、前記パルス幅の2倍に対応し、前記パルス幅が前記臨界値より大きい場合には、前記パルス幅に対応し、前記臨界値は、前記出力周期を、前記複数のパルス幅変調信号の個数で割った値であることを特徴とする請求項6に記載のマルチチャネルパルス幅変調信号の生成方法。前記出力する段階は、前記第3パルス幅変調信号に対して前記位相差を有する第4パルス幅変調信号を出力する段階をさらに含むことを特徴とする請求項6に記載のマルチチャネルパルス幅変調信号の生成方法。パルス幅についての情報を受信するセッティング部と、前記受信されたパルス幅についての情報に基づいて、複数のパルス幅変調信号を出力する信号生成部と、を含み、前記信号生成部は、出力周期と前記パルス幅との差に対応する位相差を有する少なくとも1対のパルス幅変調信号を出力することを特徴とするマルチチャネルパルス幅変調信号生成装置。複数のLEDが直列連結されて構成される複数のLEDストリングと、前記複数のLEDストリングに電力を供給する電源部と、前記複数のLEDストリングへの電流フローを制御するLED駆動部と、を含み、前記LED駆動部は、前記電源部の出力電圧を制御するスイッチング制御部と、前記複数のLEDストリングへの電流フローを断続する複数のスイッチと、前記複数のスイッチのオン/オフを制御するための複数のパルス幅変調信号を生成する信号変調部と、を含み、前記信号変調部は、パルス幅についての情報を受信するセッティング部と、前記受信されたパルス幅についての情報に基づいて、複数のパルス幅変調信号を出力する信号生成部と、を含み、前記信号生成部は、出力周期と前記パルス幅との差に対応する位相差を有する少なくとも1対のパルス幅変調信号を出力することを特徴とするLEDシステム。本発明は、複数の負荷をPWM方式で駆動するにあたり、前記負荷のターンオンタイミングを分散させて駆動するための複数のPWM信号を生成するマルチチャネル信号生成装置及び方法、並びにこれを具備するLEDシステムを提供することを目的とする。前記目的を達成するために、本発明の一実施形態によるマルチチャネルPWM信号の生成方法は、パルス幅についての情報を受信する段階、及び前記受信されたパルス幅についての情報に基づいて、複数のPWM信号を出力する段階を含み、前記出力する段階は、出力周期と前記パルス幅との差に対応する位相差を有する少なくとも1対のPWM信号を出力する段階を含むことを特徴とする。前記出力する段階は、前記1対のPWM信号及び他の1対のPWM信号を、それぞれ互いに異なる基準時点で出力する段階を含んでもよい。前記出力する段階は、第1基準時点から、前記パルス幅に対応する区間の間イネーブルされる第1PWM信号を出力する段階、及び前記第1PWM信号に対して前記位相差を有する第2PWM信号を出力する段階を含んでもよい。前記出力する段階は、前記第1基準時点と異なる第2基準時点から、前記パルス幅に対応する区間の間イネーブルされる第3PWM信号を出力する段階を含んでもよい。前記出力する段階は、前記複数のPWM信号の個数に基づいて、前記第2基準時点を決定する段階をさらに含んでもよい。前記出力する段階は、前記パルス幅に基づいて、前記第2基準時点を決定する段階をさらに含んでもよい。前記第1基準時点と前記第2基準時点との時間差は、前記パルス幅が臨界値より小さいか、あるいは同じである場合には、前記パルス幅の2倍に対応し、前記パルス幅が前記臨界値より大きい場合には、前記パルス幅に対応しうる。前記臨界値は、前記出力周期を、前記複数のPWM信号の個数で割った値であってもよい。前記出力する段階は、前記第3PWM信号に対して前記位相差を有する第4PWM信号を出力する段階を含んでもよい。前記マルチチャネルPWM信号の生成方法は、前記出力周期についての情報を受信する段階をさらに含んでもよい。前記目的を達成するために、本発明の他の実施例によるマルチチャネルPWM信号生成装置は、パルス幅についての情報を受信するセッティング部、及び前記受信されたパルス幅についての情報に基づいて、複数のPWM信号を出力する信号生成部を含み、前記信号生成部は、出力周期と前記パルス幅との差に対応する位相差を有する少なくとも1対のPWM信号を出力することを特徴とする。前記信号生成部は、前記1対のPWM信号及び他の1対のPWM信号を、それぞれ互いに異なる基準時点で出力することができる。前記信号生成部は、少なくとも1つの基準時点を決定するイネーブル信号生成部、及び第1基準時点で、前記パルス幅に対応する区間の間イネーブルされる第1PWM信号、及び前記第1PWM信号に対して前記位相差を有する第2PWM信号を出力するチャネル駆動部を含んでもよい。前記チャネル駆動部は、前記第1基準時点と異なる第2基準時点から、前記パルス幅に対応する区間の間イネーブルされる第3PWM信号を出力することができる。前記イネーブル信号生成部は、前記複数のPWM信号の個数に基づいて、前記第2基準時点を決定することができる。前記イネーブル信号生成部は、前記パルス幅に基づいて、前記第2基準時点を決定することができる。前記第1基準時点と前記第2基準時点との時間差は、前記パルス幅が臨界値より小さいか、あるいは同じである場合には、前記パルス幅の2倍に対応し、前記パルス幅が前記臨界値より大きい場合には、前記パルス幅に対応しうる。前記臨界値は、前記出力周期を、前記複数のPWM信号の個数で割った値であってもよい。前記チャネル駆動部は、前記第3PWM信号に対して前記位相差を有する第4PWM信号を出力することができる。前記目的を達成するために、本発明の一実施形態によるLEDシステムは、複数のLEDが直列連結されて構成される複数のLEDストリング、前記複数のLEDストリングに電力を供給する電源部、及び前記複数のLEDストリングへの電流フローを制御するLED駆動部を含む。前記LED駆動部は、前記電源部の出力電圧を制御するスイッチング制御部、前記複数のLEDストリングへの電流フローを断続する複数のスイッチ、及び前記複数のスイッチのオン/オフを制御するための複数のPWM信号を出力する信号変調部を含む。前記信号変調部は、パルス幅についての情報を受信するセッティング部、及び前記受信されたパルス幅についての情報に基づいて、複数のPWM信号を出力する信号生成部を含み、前記信号生成部は、周期と前記パルス幅との差に対応する位相差を有する少なくとも1対のPWM信号を出力することを特徴とする。本発明によるマルチチャネルPWM信号生成装置及び方法は、複数の負荷のターンオンタイミングを分散させる複数のPWM信号を提供することができる。該複数のPWM信号によって、複数の負荷に印加される電圧レベルがさらに安定化される。また、本発明によるLEDシステムは、PWM方式で駆動になる複数のLEDのターンオンタイミングを分散させることができるマルチチャネルPWM信号生成装置を具備する。従って、負荷の変動が最小化されて電源部の出力電圧が安定化され、均一な輝度を提供することができる。本発明、本発明の動作上の利点及び本発明の実施によって達成される目的を十分に理解するためには、本発明の望ましい実施形態を例示する添付図面及び図面に記載された内容を参照せねばならない。本発明の実施形態は、当技術分野で当業者に、本発明についてさらに完全に説明するために提供されるものであり、以下の実施形態は、さまざまな異なる形態に変形され、本発明の範囲が、以下の実施形態に限定されるものではない。むしろ、それら実施形態は、本開示をさらに忠実であって完全なものにし、本発明が属する技術分野の当業者に、本発明の思想を完全に伝達するために提供されるものである。本明細書で使われた用語は、特定実施形態について説明するために使われ、本発明を制限するためのものではない。本明細書で使われているように、単数形態は、文脈上異なる場合を明確に指すものではないならば、複数の形態を含んでもよい。また、本明細書で使われる場合、含むcomprise及び/または含むところのcomprisingは、言及した形状、数字、段階、動作、部材、要素及び/またはそれらグループの存在を特定するものであり、一つ以上の他の形状、数字、動作、部材、要素及び/またはグループの存在または付加を排除するものではない。本明細書で使われているように、用語及び/またはは、当該列挙された項目のうちいずれか一つ、及び一つ以上のあらゆる組み合わせを含む。本明細書で、第1、第2などの用語が、多様な部材、領域、層、部位及び/または構成要素について説明するために使われるが、それら部材、部品、領域、層、部位及び/または構成要素は、それら用語によって限定されるものではないということは自明である。それら用語は、特定順序や上下、または優劣を意味するものではなく、1つの部材領域部位構成要素を、他の部材領域部位構成要素と区別するためにのみ使われる。従って、以下で述べる第1部材領域部位構成要素は、本発明の教示からはずれずに、第2部材領域部位構成要素を指すことができる。例えば、本発明の権利範囲から離脱せずに、第1構成要素は、第2構成要素と命名され、同様に、第2構成要素も、第1構成要素と命名されてもよい。ある構成要素が他の構成要素に連結されていたり、接続されていると言及されたときには、該他の構成要素に直接に連結されていたり、または接続されていてもよいし、中間に他の構成要素が存在してもよいということを理解せねばならない。一方、ある構成要素が他の構成要素に直接連結されていたり、あるいは直接接続されていると言及されたときには、中間に他の構成要素が存在するものではないと理解せねばならない。構成要素間の関係について説明する他の表現、すなわち、~間に及び直ちに~間に、または~隣接する及び~に直接隣接するなども、同様に解釈されねばならない。本出願で使用した用語は、単に特定の実施形態について説明するために使われたものであり、本発明を限定しようという意図ではない。単数の表現は、文脈上明白に異なって意味しない限り、複数の表現を含む。本出願で、含むまたは有するなどの用語は、説示された特徴、数字、段階、動作、構成要素、部分品またはそれらを組み合わせたものが存在するということを指定しようとするものであり、一つまたはそれ以上の他の特徴や数字、段階、動作、構成要素、部分品またはそれらを組み合わせたものの存在または付加の可能性をあらかじめ排除するものではないと理解せねばならない。一方、ある実施形態が異なって具現可能である場合に、特定ブロック内に明記された機能または動作が、フローチャートに明記されたた順序と異なって生じることもある。例えば、連続する2つのブロックが、実際には実質的に同時に遂行されることもあり、関連した機能または動作によっては、前記ブロックが逆に遂行されることもある。以下、本発明の実施形態は、本発明の理想的な実施形態を概略的に図示する図面を参照して説明する。図面において、例えば、製造技術及び/または公差によって、図示された形状の変形が予想されることもある。従って、本発明の実施形態は、本明細書に図示された領域の特定形状に制限されるものであると解釈されるものではなく、例えば、製造上もたらされる形状の変化を含むものである。以下、添付された図面を参照しつつ、本発明の実施形態について説明することによって、本発明について詳細に説明する。図1は、複数の負荷loadをパルス幅変調PWM:pulsewidthmodulation方式で駆動するためのシステムを示すブロック図である。図1を参照すれば、システム100は、電源部110、制御部120、複数の負荷Load1ないしLoadK、及び複数のスイッチSW1ないしSWKを含んでもよい。前記電源部110は、出力電圧Voutを、前記複数の負荷Load1ないしLoadKに供給することができる。前記出力電圧Voutは、DCdirectcurrent電圧であってもよい。前記複数の負荷Load1ないしLoadKは、互いに並列連結されており、前記電源部110の出力電圧Voutが、前記各負荷に同一に印加される。また、前記電源部110の出力電流Ioutは、各負荷に供給される電流I1ないしIKの総合であってもよい。前記複数の負荷Load1ないしLoadKは、LEDlightemittingdiodeまたはモータなどであってもよい。前記複数のスイッチSW1ないしSWKは、複数のPWM信号PWM1ないしPWMKに応答し、周期的にオン/オフされる。前記各スイッチは、対応する前記負荷の一端を接地に連結させ、電流経路を形成することができる。対応するスイッチがターンオンされれば、対応する負荷は、ターンオンまたは作動され、電力を消費する。前記制御部120は、前記複数の負荷Load1ないしLoadKの電流経路を形成したり遮断するスイッチSW1ないしSWKを制御するための複数のPWM信号を生成して出力することができる。前記複数のPWM信号PWM1ないしPWMKは、前記複数のスイッチSW1ないしSWKのオン/オフタイミングを制御することができる。前記複数の負荷Load1ないしLoadKを駆動する方法のうち一つは、前記複数の負荷Load1ないしLoadKを同じタイミングで作動させることである。このような同時駆動の場合には、各負荷が同時にターンオンされて電力を消費するので、電源部110は、瞬間的に大容量の電流Ioutを供給しなければならない。電流の瞬間的な変化量が大きいほど、前記各負荷に供給されるDC電圧Voutが安定して維持され難い。従って、同時駆動の場合には、一定のレベルの定電圧を供給されて動作する前記システム100の不安定性を増大させてしまう。前記複数の負荷Load1ないしLoadKを駆動する方法のうち他の一つは、前記複数の負荷Load1ないしLoadKのターンオンタイミングまたは作動タイミングを分散させて駆動することである。かような時間差timedifference駆動によれば、前述の同時駆動の場合に比べて、可能な限り各負荷の作動時点またはターンオン時点を異ならせることによって、瞬間的に大容量の電流を供給しなければならない電源部110の負担を減らすことができる。本願発明は、前記複数の負荷Load1ないしLoadKを、時差をおいて作動させる駆動方法を提案する。以下、図2ないし図9を参照しつつ、図1のシステムに同時駆動方法を適用した場合と、本発明による駆動方法を適用した場合とを比較して説明する。図2a及びbは、2個の負荷を1/5のデューティ比W1/Tを有するPWM信号で駆動する場合の波形図である。図2aは、同時駆動方法を適用した場合であり、図2bは、本発明による駆動方法を適用した場合である。以下、説明の便宜上、第1負荷Load1及び第2負荷Load2がターンオンまたは作動されるときに流れる電流I1及びI2を、それぞれ10mAと仮定する。まず、図2aを参照すれば、制御部120から出力される第1PWM信号PWM1及び第2PWM信号PWM2は、出力周期T及びパルス幅W1を有する。また、前記第1PWM信号PWM1と、第2PWM信号PWM2との間には、位相差がない。第1負荷Load1及び第2負荷Load2をそれぞれターンオンさせる制御信号第1PWM信号PWM1及び第2PWM信号PWM2の波形が互いに同一であるので、第1負荷Load1及び第2負荷Load2に流れる電流I1及びI2の波形も、互いに同一である。具体的には、第1負荷Load1及び第2負荷Load2に流れる電流I1及びI2は、それぞれt1-t2区間で10mAであり、t2-t4区間で0mAである。従って、電源部110の出力電流Ioutは、t1-t2区間で20mAであり、t2-t4区間で0mAである。1つの出力周期Tの間、前記出力電流Ioutの変化量は、t1で20mAであり、t2で-20mAである。結局、1つの出力周期Tの間、前記出力電流Ioutの変化量の最大の大きさは、20mAである。次に、図2bを参照すれば、制御部120から出力される第1PWM信号PWM1及び第2PWM信号PWM2は、出力周期T及びパルス幅W1を有する。前記第1PWM信号PWM1及び第2PWM信号PWM2は、互いにT-W1、すなわち、出力周期Tとパルス幅W1との差に対応する位相差を有する。第1負荷Load1及び第2負荷Load2をそれぞれターンオンさせる制御信号第1PWM信号PWM1及び第2PWM信号PWM2の波形が、T-W1に対応する位相差を有するので、第1負荷Load1及び第2負荷Load2に流れる電流I1及びI2の波形も、T-W1に対応する位相差を有する。具体的には、第1負荷Load1に流れる電流I1は、t1-t2区間で10mAであり、t2-t4区間で0mAである。第2負荷Load2に流れる電流I2は、t1-t3区間で0mAであり、t3-t4区間で10mAである。前記t1-t2区間及び前記t3-t4区間は、それぞれ前記パルス幅W1に対応する。電源部110の出力電流Ioutは、t1-t2区間で10mA、t2-t3区間で0mA、t3-t4区間で10mAである。従って、t1-t4区間で、電源部110の出力電流Ioutの変化量は、t1及びt3で10mAであり、t2で-10mAである。結局、1つの出力周期Tの間、電源部110の出力電流Ioutの最大変化量は、10mAである。これは、図2aの同時駆動方法を適用した場合に比べて、出力電流Ioutの最大変化量が50低減したものである。前記t1は、第1基準時点であり、第1PWM信号PWM1及び第2PWM信号PWM2を生成するための基準時点またはスタート時点になってもよい。すなわち、前記第1PWM信号PWM1は、前記第1基準時点t1でイネーブルされ、前記第2PWM信号PWM2は、前記第1基準時点t1から、T-W1だけ遅延されてイネーブルされてもよい。前記第2PWM信号PWM2は、結局、前記第1PWM信号PWM1より、T-W1だけ遅延された信号であってもよい。図3a及びbは、2個の負荷を3/5のデューティ比W2/Tを有するPWM信号で駆動する場合の波形図である。図3aは、同時駆動方法を適用した場合であり、図3bは、本発明による駆動方法を適用した場合である。以下、説明の便宜上、第1負荷Load1及び第2負荷Load2がターンオンまたは作動されるときに流れる電流I1及びI2を、それぞれ10mAと仮定する。まず、図3aを参照すれば、制御部120から出力される第1PWM信号PWM1及び第2PWM信号PWM2は、出力周期T及びパルス幅W2を有する。また、前記第1PWM信号PWM1と、第2PWM信号PWM2との間には、位相差がない。第1負荷Load1及び第2負荷Load2をそれぞれターンオンさせる制御信号第1PWM信号PWM1及び第2PWM信号PWM2の波形が互いに同一であるので、第1負荷Load1及び第2負荷Load2に流れる電流I1及びI2の波形も、互いに同一である。具体的には、第1負荷Load1及び第2負荷Load2に流れる電流I1及びI2は、それぞれt1-t3区間で10mAであり、t3-t4区間で0mAである。従って、電源部110の出力電流Ioutは、t1-t3区間で20mA、t3-t4区間で0mAとなる。t1-t4区間で、前記出力電流Ioutの変化量は、t1で20mAであり、t3で-20mAである。結局、1つの出力周期Tの間、前記出力電流Ioutの変化量の最大の大きさは、20mAである。次に、図3bを参照すれば、制御部120から出力される第1PWM信号PWM1及び第2PWM信号PWM2は、出力周期T及びパルス幅W2を有する。前記第1PWM信号PWM1及び第2PWM信号PWM2は、互いにT-W2、すなわち、出力周期Tとパルス幅W2との差に対応する位相差を有する。第1負荷Load1及び第2負荷Load2をそれぞれターンオンさせる制御信号第1PWM信号PWM1及び第2PWM信号PWM2の波形が、T-W2に対応する位相差を有するので、第1負荷Load1及び第2負荷Load2に流れる電流I1及びI2の波形も、T-W2に対応する位相差を有する。具体的には、第1負荷Load1に流れる電流I1は、t1-t3区間で10mAであり、t3-t4区間で0mAである。第2負荷Load2に流れる電流I2は、t1-t2区間で0mAであり、t2-t4区間で10mAである。前記t1-t3区間及び前記t2-t4区間は、それぞれ前記パルス幅W2に対応する。電源部110の出力電流Ioutは、t1-t2区間で10mA、t2-t3区間で20mA、t3-t4区間で10mAである。従って、t1-t4区間で、電源部110の出力電流Ioutの変化量は、t1及びt2で10mAであり、t3で-10mAである。結局、1つの出力周期Tの間、電源部110の出力電流Ioutの変化量の最大の大きさは、10mAである。これは、図3aの同時駆動方法を適用した場合に比べて、出力電流Ioutの最大変化量が50低減したものである。前記t1は、第1基準時点であり、第1PWM信号PWM1及び第2PWM信号PWM2を生成するための基準時点またはスタート時点になってもよい。すなわち、前記第1PWM信号PWM1は、前記第1基準時点t1でイネーブルされ、前記第2PWM信号PWM2は、前記第1基準時点t1から、T-W2だけ遅延されてイネーブルされてもよい。前記第2PWM信号PWM2は、結局、前記第1PWM信号PWM1より、T-W2だけ遅延された信号であってもよい。図4a及びbは、4個の負荷を1/5のデューティ比W1/Tを有するPWM信号で駆動する場合の波形図である。図4aは、同時駆動方法を適用した場合であり、図4bは、本発明による一駆動方法を適用した場合である。以下、説明の便宜上、第1負荷Load1ないし第4負荷Load4がターンオンまたは作動されるときに流れる電流I1ないしI4を、それぞれ10mAと仮定する。まず、図4aを参照すれば、制御部120から出力される第1PWM信号PWM1ないし第4PWM信号PWM4は、出力周期T及びパルス幅W1を有する。また、前記第1PWM信号PWM1ないし第4PWM信号PWM4間には、位相差がない。第1負荷Load1ないし第4負荷Load4をそれぞれターンオンさせる制御信号第1PWM信号PWM1ないし第4PWM信号PWM4の波形が互いに同一であるので、第1負荷Load1ないし第4負荷Load4に流れる電流I1ないしI4の波形も、互いに同一である。具体的には、第1負荷Load1ないし第4負荷Load4に流れる電流I1ないしI4は、それぞれt1-t2区間で10mAであり、t2-t6区間で0mAである。電源部110の出力電流Ioutは、t1-t2区間で40mA、t2-t6区間で0mAである。従って、t1-t6区間で、前記出力電流Ioutの変化量は、t1で40mAであり、t2で-40mAである。結局、1つの出力周期Tの間、前記出力電流Ioutの変化量の最大の大きさは、40mAである。次に、図4bを参照すれば、制御部120から出力される第1PWM信号PWM1ないし第4PWM信号PWM4は、出力周期T及びパルス幅W1を有する。前記第1PWM信号PWM1ないし第4PWM信号PWM4は、互いに異なる時点でイネーブルされる。従って、前記第1PWM信号PWM1ないし第4PWM信号PWM4は、位相が互いに異なる。まず、前記第1PWM信号PWM1及び第2PWM信号PWM2は、互いに出力周期Tとパルス幅W1との差に対応する位相差を有する。第1負荷Load1及び第2負荷Load2をそれぞれターンオンさせる制御信号第1PWM信号PWM1及び第2PWM信号PWM2の波形が、互いにT-W1の位相差を有するので、第1負荷Load1及び第2負荷Load2に流れる電流I1及びI2の波形も、互いにT-W1の位相差を有する。具体的には、第1負荷Load1に流れる電流I1は、t1-t2区間で10mAであり、t2-t6区間で0mAである。また、第2負荷Load2に流れる電流I2は、t1-t5区間で0mAであり、t5-t6区間で10mAである。前記t1-t2区間及び前記t5-t6区間は、それぞれ前記パルス幅W1に対応する。一方、第3PWM信号PWM3及び第4PWM信号PWM4間でも、出力周期Tとパルス幅W1との差に対応する位相差を有する。第3負荷Load3及び第4負荷Load4をそれぞれターンオンさせる制御信号第3PWM信号PWM3及び第4PWM信号PWM4の波形が、互いにT-W1の位相差を有するので、第3負荷Load3及び第4負荷Load4に流れる電流I3及びI4の波形も、互いにT-W1の位相差を有する。具体的には、第3負荷Load3に流れる電流I3は、t3-t4区間で10mAであり、t4-t9区間で0mAである。また、第4負荷Load4に流れる電流I4は、t3-t8区間で0mAであり、t8-t9区間で10mAである。前記t3-t4区間及び前記t8-t9区間は、それぞれ前記パルス幅W1に対応する。電源部110の出力電流Ioutは、t1-t2区間で10mA、t2-t3区間で0mA、t3-t4区間で10mA、t4-t5区間で0mA、t5-t7区間で10mA、t7-t8区間で0mAそしてt8-t9区間で10mAとなる。従って、t3-t9区間の間、電源部110の出力電流Ioutの変化量は、t3、t5及びt8で10mAであり、t4及びt7で-10mAである。結局、1つの出力周期Tの間、電源部110の出力電流Ioutの変化量の最大の大きさは、10mAである。これは、図4aの同時駆動方法を適用した場合に比べて、出力電流Ioutの最大変化量が75低減したものである。前記t1は、第1基準時点であり、第1PWM信号PWM1及び第2PWM信号PWM2を生成するための基準時点またはスタート時点になってもよい。従って、前記第1PWM信号PWM1は、前記第1基準時点t1でイネーブルされ、前記第2PWM信号PWM2は、前記第1基準時点t1から、T-W1だけ遅延されてイネーブルされてもよい。すなわち、前記第2PWM信号PWM2は、前記第1PWM信号PWM1より、T-W1だけ遅延された信号であってもよい。また、前記t3は、第2基準時点であり、第3PWM信号PWM3及び第4PWM信号PWM4を生成するための基準時点またはスタート時点になってもよい。従って、前記第3PWM信号PWM3は、前記第2基準時点t3でイネーブルされ、前記第4PWM信号PWM4は、前記第2基準時点t3からT-W1だけ遅延されてイネーブルされてもよい。すなわち、前記第4PWM信号PWM4は、前記第3PWM信号PWM3より、T-W1だけ遅延された信号であってもよい。一方、前記第1基準時点t1と前記第2基準時点t3との差は、任意に決定されてもよい。図4bは、前記第1基準時点t1と前記第2基準時点t3との差が半周期T/2である場合を示している。すなわち、前記第2基準時点t3は、前記第1基準時点t1より、T/2だけ遅延された時点である。図5a及びbは、4個の負荷を3/5のデューティ比W2/Tを有するPWM信号で駆動する場合の波形図である。図5aは、同時駆動方法を適用した場合であり、図5bは、本発明による一駆動方法を適用した場合である。以下、説明の便宜上、第1負荷Load1ないし第4負荷Load4がターンオンまたは作動されるときに流れる電流I1ないしI4を、それぞれ10mAと仮定する。まず、図5aを参照すれば、制御部120から出力される第1PWM信号PWM1ないし第4PWM信号PWM4は、出力周期T及びパルス幅W2を有する。また、前記第1PWM信号PWM1ないし第4PWM信号PWM4間には、位相差がない。第1負荷Load1ないし第4負荷Load4をそれぞれターンオンさせる制御信号第1PWM信号PWM1ないし第4PWM信号PWM4の波形が互いに同一であるので、第1負荷Load1ないし第4負荷Load4に流れる電流I1ないしI4の波形も、互いに同一である。具体的には、第1負荷Load1ないし第4負荷Load4に流れる電流I1ないしI4は、それぞれt1-t4区間で10mAであり、t4-t6区間で0mAである。電源部110の出力電流Ioutは、t1-t4区間で40mAであり、t4-t6区間で0mAである。従って、t1-t6区間で、前記出力電流Ioutの変化量は、t1で40mAであり、t4で-40mAである。結局、1つの出力周期Tの間、前記出力電流Ioutの変化量の最大の大きさは、40mAである。次に、図5bを参照すれば、制御部120から出力される第1PWM信号PWM1ないし第4PWM信号PWM4は、出力周期T及びパルス幅W2を有する。前記第1PWM信号PWM1ないし第4PWM信号PWM4は、互いに異なる時点でイネーブルされる。従って、前記第1PWM信号PWM1ないし第4PWM信号PWM4は、位相が互いに異なる。まず、前記第1PWM信号PWM1及び第2PWM信号PWM2は、互いにT-W2、すなわち、出力周期Tとパルス幅W2との差に対応する位相差を有する。第1負荷Load1及び第2負荷Load2をそれぞれターンオンさせる制御信号第1PWM信号PWM1及び第2PWM信号PWM2の波形が、互いにT-W2に対応する位相差を有するので、第1負荷Load1及び第2負荷Load2に流れる電流I1及びI2の波形も、互いにT-W2に対応する位相差を有する。具体的には、第1負荷Load1に流れる電流I1は、t1-t4区間で10mAであり、t4-t6区間で0mAである。また、第2負荷Load2に流れる電流I2は、t1-t2区間で0mAであり、t2-t6区間で10mAである。前記t1-t4区間及び前記t2-t6区間は、それぞれ前記パルス幅W2に対応する。一方、第3PWM信号PWM3及び第4PWM信号PWM4間でも、T-W2、すなわち、出力周期Tとパルス幅W2との差に対応する位相差を有する。第3負荷Load3及び第4負荷Load4をそれぞれターンオンさせる制御信号第3PWM信号PWM3及び第4PWM信号PWM4の波形が、互いにT-W2に対応する位相差を有するので、第3負荷Load3及び第4負荷Load4に流れる電流I3及びI4の波形も、互いにT-W2に対応する位相差を有する。具体的には、第3負荷Load3に流れる電流I3は、t3-t7区間で10mAであり、t7-t9区間で0mAである。また、第4負荷Load4に流れる電流I4は、t3-t5区間で0mAであり、t5-t9区間で10mAである。前記t3-t7区間及び前記t5-t9区間は、それぞれ前記パルス幅W2に対応する。電源部110の出力電流Ioutは、t1-t2区間で10mA、t2-t3区間で20mA、t3-t4区間で30mA、t4-t5区間で20mA、t5-t7区間で30mA、t7-t8区間で20mA、t8-t10区間で30mAそしてt10-t11区間で20mAとなる。従って、t1-t11区間で、電源部110の出力電流Ioutの変化量は、t1、t2、t3、t5及びt8で10mAであり、t4、t7及びt10で-10mAである。結局、1つの出力周期Tの間、電源部110の出力電流Ioutの変化量の最大の大きさは、10mAである。これは、図4aの同時駆動方法を適用した場合に比べて、出力電流Ioutの最大変化量が75低減したものである。前記t1は、第1基準時点であり、第1PWM信号PWM1及び第2PWM信号PWM2を生成するための基準時点またはスタート時点になってもよい。すなわち、前記第1PWM信号PWM1は、前記第1基準時点t1でイネーブルされ、前記第2PWM信号PWM2は、前記第1基準時点t1から、T-W2だけ遅延されてイネーブルされてもよい。すなわち、前記第2PWM信号PWM2は、前記第1PWM信号PWM1より、T-W2だけ遅延された信号であってもよい。また、前記t3は、第2基準時点であり、第3PWM信号PWM3及び第4PWM信号PWM4を生成するための基準時点またはスタート時点になってもよい。すなわち、前記第3PWM信号PWM3は、前記第2基準時点t3でイネーブルされ、前記第4PWM信号PWM4は、前記第2基準時点t3から、T-W2だけ遅延されてイネーブルされてもよい。すなわち、前記第4PWM信号PWM4は、前記第3PWM信号PWM3より、T-W2だけ遅延された信号であってもよい。一方、前記第1基準時点t1と前記第2基準時点t3との差は、任意に決定されてもよい。具体的には、前記第1基準時点t1と前記第2基準時点t3との差は、前記複数個のPWM信号の個数Kに基づいて決定されてもよい。さらに詳細には、前記複数個のPWM信号の個数Kが偶数である場合、前記第1基準時点t1と前記第2基準時点t3との差は、出力周期Tの2倍を、前記PWM信号の個数Kで割った値でもって決定されてもよい。一方、前記複数個のPWM信号の個数Kが奇数である場合、前記第1基準時点t1と前記第2基準時点t3との差は、出力周期Tの2倍を、前記個数に1を加えた値K1で割った値でもって決定されてもよい。図5bは、出力するPWM信号の個数Kが4であるので、前記第1基準時点t1と前記第2基準時点t3との差が、半周期T/2である場合を示している。すなわち、前記第2基準時点t3は、前記第1基準時点t1より、T/2だけ遅延された時点である。前記第2基準時点t3は、パルス幅W2に関係なく一定である。図6a及びbは、4個の負荷を1/5のデューティ比W1/Tを有するPWM信号で駆動する場合の波形図である。図6aは、同時駆動方法を適用した場合であり、図6bは、本発明による他の駆動方法を適用した場合である。以下、説明の便宜上、第1負荷Load1ないし第4負荷Load4がターンオンまたは作動されるときに流れる電流I1ないしI4を、それぞれ10mAと仮定する。まず、図6aを参照すれば、制御部120から出力される第1PWM信号PWM1ないし第4PWM信号PWM4は、出力周期T及びパルス幅W1を有する。また、前記第1PWM信号PWM1ないし第4PWM信号PWM4間には、位相差がない。第1負荷Load1ないし第4負荷Load4をそれぞれターンオンさせる制御信号第1PWM信号PWM1ないし第4PWM信号PWM4の波形が互いに同一であるので、第1負荷Load1ないし第4負荷Load4に流れる電流I1ないしI4の波形も、互いに同一である。具体的には、第1負荷Load1ないし第4負荷Load4に流れる電流I1ないしI4は、それぞれt1-t2区間で10mAになって、t2-t6区間で0mAとなる。電源部110の出力電流Ioutは、t1-t2区間で40mA、t2-t6区間で0mAとなる。従って、t1-t6区間で、前記出力電流Ioutの変化量は、t1で40mAであり、t2で-40mAである。結局、1つの出力周期Tの間、前記出力電流Ioutの変化量の最大の大きさは、40mAである。次に、図6bを参照すれば、制御部120から出力される第1PWM信号PWM1ないし第4PWM信号PWM4は、出力周期T及びパルス幅W1を有する。前記第1PWM信号PWM1ないし第4PWM信号PWM4は、互いに異なる時点でイネーブルされる。従って、前記第1PWM信号PWM1ないし第4PWM信号PWM4は、位相が互いに異なる。まず、前記第1PWM信号PWM1及び第2PWM信号PWM2は、互いに出力周期Tとパルス幅W1との差に対応する位相差を有する。第1負荷Load1及び第2負荷Load2をそれぞれターンオンさせる制御信号第1PWM信号PWM1及び第2PWM信号PWM2の波形が、互いにT-W1の位相差を有するので、第1負荷Load1及び第2負荷Load2に流れる電流I1及びI2の波形も、互いにT-W1の位相差を有する。具体的には、第1負荷Load1に流れる電流I1は、t1-t2区間で10mAであり、t2-t6区間で0mAである。第2負荷Load2に流れる電流I2は、t1-t5区間で0mAであり、t5-t6区間で10mAである。前記t1-t2区間及び前記t5-t6区間は、それぞれ前記パルス幅W1に対応する。一方、第3PWM信号PWM3及び第4PWM信号PWM4間でも、出力周期Tとパルス幅W1との差に対応する位相差を有する。第3負荷Load3及び第4負荷Load4をそれぞれターンオンさせる制御信号第3PWM信号PWM3及び第4PWM信号PWM4の波形が、互いにT-W1の位相差を有するので、第3負荷Load3及び第4負荷Load4に流れる電流I3及びI4の波形も、互いにT-W1の位相差を有する。具体的には、第3負荷Load3に流れる電流I3は、t3-t4区間で10mAであり、t4-t8区間で0mAである。第4負荷Load4に流れる電流I4は、t3-t7区間で0mAであり、t7-t8区間で10mAである。前記t3-t4区間及び前記t7-t8区間は、それぞれ前記パルス幅W1に対応する。電源部110の出力電流Ioutは、t1-t2区間で10mA、t2-t3区間で0mA、t3-t4区間で10mA、t4-t5区間で0mA、t5-t9区間で10mA、t9-t10で0mA、そしてt10-t11で10mAとなる。従って、電源部110の出力電流Ioutの変化量は、t1、t3、t5及びt10で10mAであり、t2、t4及びt9で-10mAである。結局、1つの出力周期Tの間、電源部110の出力電流Ioutの変化量の最大の大きさは、10mAである。これは、図6aの同時駆動方法を適用した場合に比べて、出力電流Ioutの最大変化量が75低減したものである。前記t1は、第1基準時点であり、第1PWM信号PWM1及び第2PWM信号PWM2を生成するための基準時点またはスタート時点になってもよい。すなわち、前記第1PWM信号PWM1は、前記第1基準時点t1でイネーブルされ、前記第2PWM信号PWM2は、前記第1基準時点t1から、T-W1だけ遅延されてイネーブルされてもよい。すなわち、前記第2PWM信号PWM2は、前記第1PWM信号PWM1より、T-W1だけ遅延された信号であってもよい。また、前記t3は、第2基準時点であり、第3PWM信号PWM3及び第4PWM信号PWM4を生成する基準時点またはスタート時点になってもよい。すなわち、前記第3PWM信号PWM3は、前記第2基準時点t3でイネーブルされ、前記第4PWM信号PWM4は、前記第2基準時点t3から、T-W1だけ遅延されてイネーブルされてもよい。すなわち、前記第4PWM信号PWM4は、前記第3PWM信号PWM3より、T-W1だけ遅延された信号であってもよい。一方、前記第1基準時点t1と前記第2基準時点t3との差は、前記パルス幅W1に基づいて決定されてもよい。具体的には、前記第1基準時点t1と前記第2基準時点t3との差は、前記パルス幅W1と臨界値Aとを比較して決定することができる。前記パルス幅W1が、前記臨界値Aより小さいか、あるいは同じであるならば、前記第1基準時点t1と前記第2基準時点t3との差は、前記パルス幅W1の2倍に対応しうる。すなわち、前記第2基準時点t3は、前記第1基準時点t1より、2W1だけ遅延された時点として決定されてもよい。前記パルス幅W1が前記臨界値Aより大きければ、前記第1基準時点t1と前記第2基準時点t3との差は、前記パルス幅W1に対応しうる。すなわち、前記第2基準時点t3は、前記第1基準時点t1より、前記W1だけ遅延された時点として決定されてもよい。前記臨界値Aは、出力周期Tとチャネル個数Kとによって決定されてもよい。具体的には、前記臨界値Aは、出力周期Tの2倍を、チャネル個数Kで割った値2T/Kでもって設定されてもよい。図6bの場合、チャネル個数Kは、4であるから、前記臨界値Aは、T/2になる。またデューティ比W1/Tが1/5であるから、パルス幅W1は、T/5となる。従って、パルス幅W1が前記臨界値Aより小さいので、前記第1基準時点t1と前記第2基準時点t3との差は、前記パルス幅W1の2倍と決定されてもよい。すなわち、前記第2基準時点t3は、前記第1基準時点t1より、パルス幅W1の2倍に該当する2T/5だけ遅延された時点として決定されてもよい。言い換えれば、前記第3PWM信号PWM3は、前記第1PWM信号PWM1より、パルス幅2T/5だけ遅延された信号であってもよい。要約すれば、第1PWM信号PWM1ないし第4PWM信号PWM4は、出力周期T及びパルス幅W1は同一であるが、位相差を有して互いに異なる時点でイネーブルされる。具体的には、第1PWM信号PWM1及び第2PWM信号PWM2は、互いに前記出力周期Tと前記パルス幅W1との差T-W1に対応する位相差を有することができる。同様に、第1PWM信号PWM1及び第2PWM信号PWM2は、互いに前記出力周期Tと前記パルス幅W1との差T-W1に対応する位相差を有することができる。第1PWM信号PWM1及び第3PWM信号PWM3は、パルス幅W1によって可変的な位相差を有することができる。図7a及びbは、4個の負荷を3/5のデューティ比W2/Tを有するPWM信号で駆動する場合の波形図である。図7aは、同時駆動方法を適用した場合であり、図7bは、本発明による他の駆動方法を適用した場合である。以下、説明の便宜上、第1負荷Load1ないし第4負荷Load4がターンオンまたは作動されるときに流れる電流I1ないしI4を、それぞれ10mAと仮定する。まず、図7aを参照すれば、制御部120から出力される第1PWM信号PWM1ないし第4PWM信号PWM4は、出力周期T及びパルス幅W2を有する。また、前記第1PWM信号PWM1ないし第4PWM信号PWM4間には、位相差がない。第1負荷Load1ないし第4負荷Load4をそれぞれターンオンさせる制御信号第1PWM信号PWM1ないし第4PWM信号PWM4の波形が互いに同一であるので、第1負荷Load1ないし第4負荷Load4に流れる電流I1ないしI4の波形も、互いに同一である。具体的には、第1負荷Load1ないし第4負荷Load4に流れる電流I1ないしI4は、それぞれt1-t3区間で10mAになって、t3-t4区間で0mAとなる。電源部110の出力電流Ioutは、t1-t3区間で40mA、t3-t4区間で0mAとなる。従って、t1-t4区間で、前記出力電流Ioutの変化量は、t1で40mAであり、t3で-40mAである。結局、1つの出力周期Tの間、前記出力電流Ioutの変化量の最大の大きさは、40mAである。次に、図7bを参照すれば、制御部120から出力される第1PWM信号PWM1ないし第4PWM信号PWM4は、出力周期T及びパルス幅W2を有する。前記第1PWM信号PWM1ないし第4PWM信号PWM4は、互いに異なる時点でイネーブルされる。従って、前記第1PWM信号PWM1ないし第4PWM信号PWM4は、位相が互いに異なる。まず、前記第1PWM信号PWM1及び第2PWM信号PWM2は、互いにT-W2、すなわち、出力周期Tとパルス幅W2との差に対応する位相差を有する。第1負荷Load1及び第2負荷Load2をそれぞれターンオンさせる制御信号第1PWM信号PWM1及び第2PWM信号PWM2の波形が、T-W2に対応する位相差を有するので、第1負荷Load1及び第2負荷Load2に流れる電流I1及びI2の波形も、T-W2に対応する位相差を有する。具体的には、第1負荷Load1に流れる電流I1は、t1-t3区間で10mAであり、t3-t4区間で0mAである。第2負荷Load2に流れる電流I2は、t1-t2区間で0mAであり、t2-t4区間で10mAである。前記t1-t3区間及び前記t2-t4区間は、それぞれ前記パルス幅W2に対応する。一方、第3PWM信号PWM3及び第4PWM信号PWM4間でも、T-W2、すなわち、出力周期Tとパルス幅W2との差に対応する位相差を有する。第3負荷Load3及び第4負荷Load4をそれぞれターンオンさせる制御信号第3PWM信号PWM3及び第4PWM信号PWM4の波形が、T-W2に対応する位相差を有するので、第3負荷Load3及び第4負荷Load4に流れる電流I3及びI4の波形も、T-W2に対応する位相差を有する。具体的には、第3負荷Load3に流れる電流I3は、t3-t5区間で10mAであり、t5-t7区間で0mAである。第4負荷Load4に流れる電流I4は、t3-t4区間で0mAであり、t4-t7区間で10mAである。前記t3-t5区間及び前記t4-t7区間は、それぞれ前記パルス幅W2に対応する。電源部110の出力電流Ioutは、t1-t2区間で10mA、t2-t4区間で20mA、t4-t5区間で30mA、t5-t6区間で20mA、t6-t7区間で30mA、そしてt7-t8区間で20mAとなる。従って、t1-t8区間で、電源部110の出力電流Ioutの変化量は、t1、t2、t4及びt6で10mAであり、t5及びt7で-10mAである。結局、1つの出力周期Tの間、電源部110の出力電流Ioutの変化量の最大の大きさは、10mAである。これは、図7aの同時駆動方法を適用した場合に比べて、出力電流Ioutの最大変化量が75低減したものである。前記t1は、第1基準時点であり、第1PWM信号PWM1及び第2PWM信号PWM2を生成するための基準時点またはスタート時点になってもよい。すなわち、前記第1PWM信号PWM1は、前記第1基準時点t1でイネーブルされ、前記第2PWM信号PWM2は、前記第1基準時点t1から、T-W2だけ遅延されてイネーブルされてもよい。すなわち、前記第2PWM信号PWM2は、前記第1PWM信号PWM1より、T-W2だけ遅延された信号であってもよい。また、前記t3は、第2基準時点であり、第3PWM信号PWM3及び第4PWM信号PWM4を生成するための基準時点またはスタート時点になってもよい。すなわち、前記第3PWM信号PWM3は、前記第2基準時点t3でイネーブルされ、前記第4PWM信号PWM4は、前記第2基準時点t3から、T-W2だけ遅延されてイネーブルされてもよい。すなわち、前記第4PWM信号PWM4は、前記第3PWM信号PWM3より、T-W2だけ遅延された信号であってもよい。一方、前記第1基準時点t1と前記第2基準時点t3との差は、前記パルス幅W2に基づいて決定されてもよい。具体的には、前記第1基準時点t1と前記第2基準時点t3との差は、前記パルス幅W2と臨界値Aとを比較して決定されてもよい。前記パルス幅W2が前記臨界値Aより小さいか、あるいは同じであるならば、前記第1基準時点t1と前記第2基準時点t3との差は、前記パルス幅W2の2倍に対応しうる。すなわち、前記第2基準時点t3は、前記第1基準時点t1より2W2だけ遅延された時点として決定されてもよい。前記パルス幅W2が前記臨界値Aより大きければ、前記第1基準時点t1と前記第2基準時点t3との差は、前記パルス幅W2に対応しうる。すなわち、前記第2基準時点t3は、前記第1基準時点t1より、前記W2だけ遅延された時点として決定されてもよい。前記臨界値Aは、出力周期Tとチャネル個数Kとに基づいて決定されてもよい。具体的には、前記臨界値Aは、出力周期Tの2倍を、チャネル個数Kで割った値2T/Kでもって設定されてもよい。図7bの場合、チャネル個数Kは4であるので、前記臨界値Aは、T/2になる。また、デューティ比W2/Tが3/5であるので、パルス幅W2は、3T/5となる。従って、パルス幅W2が前記臨界値Aより大きいので、前記第1基準時点t1と前記第2基準時点t3との差は、前記パルス幅W2に対応する値でもって決定されてもよい。すなわち、前記第2基準時点t3は、前記第1基準時点t1より、パルス幅W2に該当する3T/5だけ遅延された時点として決定されてもよい。言い換えれば、前記第3PWM信号PWM3は、前記第1PWM信号PWM1より、パルス幅3T/5だけ遅延された信号であってもよい。要約すれば、第1PWM信号PWM1ないし第4PWM信号PWM4は、出力周期T及びパルス幅W2は同一であるが、位相差を有して互いに異なる時点でイネーブルされる。具体的には、第1PWM信号PWM1及び第2PWM信号PWM2は、互いに前記出力周期Tと前記パルス幅W2との差T-W2に対応する位相差を有する。同様に、第3PWM信号PWM3及び第4PWM信号PWM4も、互いに前記出力周期Tと前記パルス幅W2との差T-W2に対応する位相差を有する。第1PWM信号PWM1及び第3PWM信号PWM3は、パルス幅W2によって可変的な位相差を有する。図8a及びbは、2個の負荷を駆動するためのPWM信号のデューティ比が、1/5から3/5に変わる場合の波形図である。図8aは、同時駆動方法を適用した場合であり、図8bは、本発明による駆動方法を適用した場合である。以下、説明の便宜上、第1負荷Load1及び第2負荷Load2がターンオンまたは作動されるときに流れる電流I1及びI2を、それぞれ10mAと仮定する。まず、図8aを参照すれば、制御部120から出力される第1PWM信号PWM1及び第2PWM信号PWM2は、t1-t4区間では、出力周期T及びパルス幅W1を有し、t4-t7区間では、出力周期T及びパルス幅W2を有する。具体的には、t1-t4区間では、パルス幅W1がT/5であり、t4-t7区間では、パルス幅W2が3T/5である。出力周期Tは変わらないが、パルス幅Wは、t4で変わる場合である。第1PWM信号PWM1と、第2PWM信号PWM2との間には、位相差がない。第1負荷Load1及び第2負荷Load2をそれぞれターンオンさせる制御信号第1PWM信号PWM1及び第2PWM信号PWM2の波形と、第1負荷Load1及び第2負荷Load2に流れる電流I1及びI2の波形は、互いに同一である。一方、パルス幅がT/5であるt1-t4区間は、図2aの波形と類似しており、パルス幅が3T/5であるt4-t7区間は、図3aの波形と類似している。従って、図8aの波形についての具体的な説明は、図2a及び図3aについての説明で十分であると言えるので、繰り返して説明しない。次に、図8bを参照すれば、制御部120から出力される第1PWM信号PWM1及び第2PWM信号PWM2は、t1-t4区間では、出力周期T及びパルス幅W1を有し、t4-t7区間では、出力周期T及びパルス幅W2を有する。具体的には、t1-t4区間では、パルス幅W1がT/5であり、t4-t7区間では、パルス幅W2が3T/5である。出力周期Tは変わらないが、パルス幅Wは、t4で変わる場合である。前記第1PWM信号PWM1及び第2PWM信号PWM2は、t1-t4区間で、互いにT-W1、すなわち、出力周期Tとパルス幅W1との差に対応する位相差を有し、t4-t7区間で、互いにT-W2、すなわち、出力周期Tとパルス幅W2との差に対応する位相差を有する。結果として、パルス幅がT/5であるt1-t4区間の波形は、図2bの波形と類似しており、パルス幅が3T/5であるt4-t7区間の波形は、図3bの波形と類似している。従って、図8bの波形についての具体的な説明は図2b及び図3bについての説明で十分であると言えるので、繰り返して説明しない。図9a及びbは、4個の負荷を駆動するためのPWM信号のデューティ比が、1/5から3/5に変わる場合の波形図である。図9aは、同時駆動方法を適用した場合であり、図9bは、本発明による駆動方法を適用した場合である。第1負荷Load1ないし第4負荷Load4に流れる電流I1ないしI4の波形と、第1PWM信号PWM1ないし第4PWM信号PWM4の波形は、同一である。以下、説明の便宜上、第1負荷Load1ないし第4負荷Load4がターンオンまたは作動されるときに流れる電流I1ないしI4を、それぞれ10mAと仮定する。まず、図9aを参照すれば、制御部120から出力される第1PWM信号PWM1ないし第4PWM信号PWM4は、t1-t6区間では、出力周期T及びパルス幅W1を有し、t6-t10区間では、出力周期T及びパルス幅W2を有する。具体的には、t1-t6区間では、パルス幅がT/5であり、t6-t10区間では、パルス幅が3T/5である。出力周期Tは変わらないが、パルス幅Wは、t6で変わる場合である。第1PWM信号PWM1ないし第4PWM信号PWM4間には、位相差がない。結果として、パルス幅がT/5であるt1-t6区間の波形は、図6aの波形と類似しており、パルス幅が3T/5であるt6-t10区間の波形は、図7aの波形と類似している。従って、図9aの波形についての具体的な説明は、図6a及び図7aについての説明で十分であると言えるので、反復して説明しない。次に、図9bを参照すれば、制御部120から出力される第1PWM信号PWM1ないし第4PWM信号PWM4は、t1-t6区間では、出力周期T及びパルス幅W1を有し、t6-t10区間では、出力周期T及びパルス幅W2を有する。具体的には、t1-t6区間では、パルス幅W1がT/5であり、t6-t10区間では、パルス幅W2が3T/5である。出力周期Tは変わらないが、パルス幅Wは、t6で変わる場合である。第1PWM信号PWM1及び第2PWM信号PWM2は、パルス幅W1がT/5であるt1-t6区間では、互いにT-W1、すなわち、出力周期Tとパルス幅W1との差に対応する位相差を有し、パルス幅W2が3T/5であるt6-t10区間では、互いにT-W2、すなわち、出力周期Tとパルス幅W2との差に対応する位相差を有する。同様に、第3PWM信号PWM3及び第4PWM信号PWM4も、パルス幅W1がT/5であるt1-t6区間では、互いにT-W1、すなわち、出力周期Tとパルス幅W1との差に対応する位相差を有し、パルス幅W2が3T/5であるt6-t10区間では、互いにT-W2、すなわち、出力周期Tとパルス幅W2との差に対応する位相差を有する。第1PWM信号PWM1及び第3PWM信号PWM3は、パルス幅W1がT/5であるt1-t6区間では、互いに2W1、すなわち、パルス幅W1の2倍に対応する位相差を有し、パルス幅W2が3T/5であるt6-t10区間では、互いにW2、すなわち、パルス幅W2に対応する位相差を有する。結果として、パルス幅がT/5であるt1-t6区間は、図6bの波形と類似しており、パルス幅が3T/5であるt6-t10区間は、図7bの波形と類似している。ただし、第4PWM信号PWM4の場合は、図7bでの波形と異なり、t7-t8区間で、パルス幅W1に対応するハイパルスが示される。これは、図7bでは考慮されていない第3PWM信号PWM3のt3-t4区間でのパルス幅W1に対応するハイパルスに起因するものである。これを除いた残りの部分は、図9bの波形についての具体的な説明は、図6b及び図7bについての説明で十分であると言えるので、繰り返して説明しない。以上で述べた図2a及びbないし図9a及びbには、出力周期Tが変更される場合が図示されていないが、本発明によって生成される複数のPWM信号の出力周期Tも、任意に変更可能であると言えるのである。図10は、本発明の一実施形態によるマルチチャネルPWM信号の生成方法を示すフローチャートである。図10を参照すれば、本発明の一実施形態によるマルチチャネルPWM信号の生成方法は、パルス幅Wについての情報を受信する段階S1010、及び前記受信されたパルス幅Wについての情報に基づいて、複数のPWM信号を出力する段階S1020を含んでもよい。前記複数のPWM信号を出力する段階S1020は、出力周期Tと前記パルス幅Wとの差に対応する位相差を有する少なくとも1対のPWM信号を出力する段階を含んでもよい。例えば、出力周期T及びパルス幅Wを有する2個のPWM信号第1PWM信号PWM1及び第2PWM信号PWM2を生成する場合、第1チャネル及び第2チャネルの出力信号第1PWM信号PWM1及び第2PWM信号PWM2は、互いにT-Wの位相差を有することができる。出力周期T及びパルス幅Wを有する4個のPWM信号第1PWM信号PWM1ないし第4PWM信号PWM4を生成する場合には、第1チャネル及び第2チャネルの出力信号第1PWM信号PWM1及び第2PWM信号PWM2以外にさらに、第3チャネル及び第4チャネルの出力信号第3PWM信号PWM3及び第4PWM信号PWM4も、互いにT-Wの位相差を有することができる。図11は、本発明の他の実施形態によるマルチチャネルPWM信号の生成方法を示すフローチャートである。図11を参照すれば、本発明の他の実施形態によるマルチチャネルPWM信号の生成方法は、出力周期Tについての情報を受信する段階S1110、パルス幅Wについての情報を受信する段階S1120、及び前記受信された出力周期T及びパルス幅Wについての情報に基づいて、複数のPWM信号を出力する段階S1130を含んでもよい。前記複数のPWM信号を出力する段階S1130は、前記出力周期Tと前記パルス幅Wとの差に対応する位相差を有する少なくとも1対のPWM信号を出力する段階を含んでもよい。図11の実施形態とは異なり、前記出力周期Tについての情報を受信する段階をさらに具備する。従って、前記出力周期Tは、ユーザによって変更されてもよい。図12は、図10及び図11の複数のPWM信号を出力する段階S1020,S1130の一実施形態を示すフローチャートである。図12を参照すれば、本発明の一実施形態による複数のPWM信号を出力する段階S1020,S1130は、出力周期Tとパルス幅Wとの差T-Wを計算する段階S1221、第1基準時点で、第1PWM信号を出力する段階S1222、及び第2PWM信号を出力する段階S1223を含んでもよい。前記第1PWM信号は、前記第1基準時点から、前記パルス幅Wに対応する区間の間イネーブルされてもよい。前記第2PWM信号は、前記第1PWM信号と、T-Wの位相差を有することができる。例えば、前記第2PWM信号は、前記第1PWM信号より、T-Wだけ遅延された信号であってもよい。図13は、図10及び図11の複数のPWM信号を出力する段階S1020,S1130の他の実施形態を示すフローチャートである。図13を参照すれば、本発明の他の実施形態による複数のPWM信号を出力する段階S1020,S1130は、出力周期Tと前記パルス幅Wとの差T-Wを計算する段階S1321、第1基準時点より遅延された第2基準時点を決定する段階S1322、前記第1基準時点で、第1PWM信号PWM1を出力する段階S1323、第2PWM信号PWM2を出力する段階S1324、前記第2基準時点で、第3PWM信号PWM3を出力する段階S1325、及び第4PWM信号PWM4を出力する段階S1326を含んでもよい。前記第1基準時点は、前記第1PWM信号PWM1及び第2PWM信号PWM2を生成するための基準時点になってもよい。前記第1基準時点は、設計スペックによってあらかじめ決められてもよい。前記第1PWM信号PWM1は、前記第1基準時点から、前記パルス幅Wに対応する区間の間イネーブルされてもよい。前記第2PWM信号PWM2は、前記第1PWM信号PWM1と、T-Wの位相差を有することができる。前記第2基準時点は、前記第3PWM信号PWM3及び第4PWM信号PWM4を生成するための基準時点になってもよい。前記第2基準時点は、前記第1基準時点より遅延された時点であってもよい。前記第3PWM信号PWM3は、前記第2基準時点から、前記パルス幅Wに対応する区間の間イネーブルされてもよい。前記第4PWM信号PWM4は、前記第3PWM信号PWM3と、T-Wの位相差を有することができる。図14は、図13の第2基準時点決定段階S1322の一実施形態を示すフローチャートである。具体的には、図14は、前記第2基準時点を、チャネルの個数Kによって決定する方法を示す。従って、第1PWM信号PWM1及び第3PWM信号PWM3は、パルス幅Wと関係なしに、出力しようとするPWM信号の個数Kによって決定される位相差を有することができる。図14を参照すれば、図13の第2基準時点を決定する段階S1322は、チャネルの個数Kが偶数であるか否かをチェックする段階S1410、前記チャネルの個数Kが偶数である場合、前記第2基準時点を決定する段階S1420、及び前記チャネルの個数Kが奇数である場合、前記第2基準時点を決定する段階S1430を含んでもよい。前記第2基準時点を決定する段階S1420は、前記第2基準時点を、前記第1基準時点より2T/Kだけ遅延された時点として決定することができる。例えば、チャネルの個数Kが4である場合、第1基準時点より、T/2だけ遅延された時点として決定することができる。チャネルの個数Kが6である場合、第1基準時点より、T/3だけ遅延された時点として決定することができる。一方、前記第2基準時点を決定する段階S1430は、前記第2基準時点を、前記第1基準時点より2T/K1だけ遅延された時点として決定することができる。例えば、チャネルの個数Kが3である場合、第2基準時点は、第1基準時点より、T/2だけ遅延された時点として決定されてもよい。チャネルの個数Kが5である場合、第2基準時点は、第1基準時点よりT/3だけ遅延された時点として決定されてもよい。図15は、図13の第2基準時点決定段階S1322の他の実施形態を示すフローチャートである。具体的には、図15は、第2基準時点を、パルス幅またはデューティ比によって決定する方法を示している。従って、第1PWM信号PWM1及び第3PWM信号PWM3は、パルス幅またはデューティ比によって可変的な位相差を有することができる。図15を参照すれば、図13の第2基準時点を決定する段階S1322は、パルス幅Wと臨界値Aとを比較する段階S1510、前記パルス幅Wが前記臨界値Aより小さいか、あるいは同じである場合、前記第2基準時点を決定する段階S1520、及び前記パルス幅Wが前記臨界値Aより大きい場合、前記第2基準時点を決定する段階S1530を含んでもよい。前記臨界値Aは、チャネルの個数Kによって決定されてもよい。具体的には、前記臨界値Aは、出力周期Tをチャネルの個数Kで割った値であってもよい。例えば、チャネルの個数Kが4であるならば、前記臨界値Aは、T/4であり、チャネルの個数Kが6であるならば、前記臨界値Aは、T/6であってもよい。前記第2基準時点を決定する段階S1520は、前記パルス幅Wが前記臨界値Aより小さいか、あるいは同じである場合、前記第2基準時点を、前記第1基準時点から、前記パルス幅Wの2倍だけ遅延された時点として決定することができる。例えば、チャネルの個数Kが4であり、前記パルス幅WがT/5である場合、前記パルス幅Wは、前記臨界値Aより小さい。従って、前記第2基準時点を決定する段階S1520は、前記第2基準時点を、前記第1基準時点から2T/5だけ遅延された時点として決定することができる。前記第2基準時点を決定する段階S1530は、前記パルス幅Wが前記臨界値Aより大きい場合、前記第2基準時点t3を、前記第1基準時点から、前記パルス幅Wだけ遅延された時点として決定することができる。例えば、チャネルの個数Kが4であり、前記パルス幅Wが3T/5である場合、前記パルス幅Wは、前記臨界値Aより大きい。従って、前記第2基準時点を決定する段階S1530は、前記第2基準時点を、前記第1基準時点から、T/5だけ遅延された時点として決定することができる。前記の通り、本発明によるマルチチャネルPWM信号の生成方法は、多数の負荷を駆動する場合、前記負荷を、対をなして多数のグループに分け、各グループ内での時差駆動と共に、グループ間時差駆動を介して、電源部の出力電圧及び出力電流のレベルを安定化させることができる。その結果、素子の寿命を短縮させて異常動作を誘発させることのある前記電源部の出力電圧及び電流の不安定性を除去し、システムの安定した動作を可能にする。図16は、本発明の一実施形態によるマルチチャネルPWM信号生成装置を示すブロック図である。図16を参照すれば、マルチチャネルPWM信号生成装置1600は、セッティング部1610及び信号生成部1620を含んでもよい。前記セッティング部1610は、基準クロックCLK及びインターフェース信号INFOを受信することができる。前記インターフェース信号INFOは、パルス幅Wについての情報を含んでもよい。前記セッティング部1610は、インターフェース信号INFOに含まれた前記パルス幅Wについての情報を抽出し、これを保存することができる。前記セッティング部1610は、前記受信されたパルス幅Wについての情報を、前記信号生成部1620に提供することができる。前記パルス幅Wについての情報は、出力周期Tごとに更新されてもよい。前記セッティング部1610は、出力周期Tについての情報をさらに受信することができる。例えば、前記インターフェース信号INFOは、出力周期Tについての情報をさらに含んでもよい。前記セッティング部1610は、前記インターフェース信号INFOに含まれた前記出力周期Wについての情報を抽出し、これを保存することができる。前記セッティング部1610は、前記出力周期Tと前記パルス幅Wとの差値T-Wを計算して保存することができる。前記セッティング部1610は、レジスタを具備することができる。前記信号生成部1620は、前記セッティング部1610からパルス幅Wについての情報を受信し、複数のPWM信号PWM1ないしPWMKを生成及び出力することができる。前記信号生成部1620は、前記セッティング部1610から、出力周期Tについての情報をさらに受信することもできる。前記信号生成部1620は、前記出力周期Tと前記パルス幅Wとの差についての情報T-Wを、前記セッティング部1610から提供されてもよい。前記信号生成部1620が出力する複数のPWM信号PWM1ないしPWMKのうち少なくとも1対は、前記出力周期Tと前記パルス幅Wとの差に対応する位相差を有することができる。前記位相差は、T-Wであってもよい。一方、前記セッティング部1610は、前記出力周期T及び前記パルス幅Wのみを前記信号生成部1620に提供することができる。この場合、前記信号生成部1620は、前記セッティング部1610から受信された出力周期T及びパルス幅Wについての情報を利用し、出力周期Tと前記パルス幅Wとの差についての情報T-Wを直接計算することもできる。すなわち、前記出力周期Tと前記パルス幅Wとの差についての情報T-Wは、セッティング部1610で計算されてもよく、前記信号生成部1620で計算されてもよい。図17は、図16の信号生成部の一実施形態を示すブロック図である。図17を参照すれば、前記信号生成部1620は、イネーブル信号生成部1622及びチャネル駆動部1624を含んでもよい。前記イネーブル信号生成部1622は、図16のセッティング部1610から、前記パルス幅Wについての情報を提供され、前記出力周期Tと前記パルス幅Wとの差についての情報T-Wを計算し、複数のPWM信号PWM1ないしPWMKを生成するための複数の基準時点を決定し、各基準時点で対応するチャネルグループを作動させるためのイネーブル信号EN1ないしENK-1を出力することができる。この場合、前記出力周期Tは、設計スペックによってあらかじめ決められてもよい。これと異なり、前記イネーブル信号生成部1620は、図16のセッティング部1610から、前記出力周期Tについての情報及び前記パルス幅Wについての情報を提供され、前記出力周期Tと前記パルス幅Wとの差についての情報T-Wを計算し、複数のPWM信号PWM1ないしPWMKを生成するための複数の基準時点を決定し、各基準時点で、対応するチャネルグループを作動させるためのイネーブル信号EN1ないしENK-1を出力することができる。この場合、前記出力周期Tは、任意に変更されてもよい。複数のPWM信号PWM1ないしPWMKのうち1つのPWM信号と、他の1つのPWM信号は、互いに対をなし、同じ基準時点で生成及び出力されてもよい。例えば、4個のPWM信号を出力しようとする場合には、複数のPWM信号PWM1ないしPWMKを、2個ずつ対をなして2個のチャネルグループG1,G3に区分でき、前記2個のチャネルグループG1及びG3を作動させるためのイネーブル信号EN1及びEN3を出力することができる。5個のPWM信号を出力しようとする場合には、2個ずつペアを組んで形成される2個のチャネルグループ第PWM信号PWM1ないし第4PWM信号PWM4と、1つの信号第5PWM信号PWM5のみを出力する1個のチャネルグループ、すなわち、総3個のチャネルグループG1,G3及びG5に区分することができ、前記3個のチャネルグループG1,G3及びG5を作動させるためのイネーブル信号EN1,EN3,EN5を出力することができる。イネーブル信号生成部1622は、複数の基準時点間の位相差、例えば、前記第1基準時点と前記第2基準時点との時間差を、前記パルス幅Wに関係なしに、一定の値でもって決定される。具体的には、前記イネーブル信号生成部1622は、前記複数の基準時点の差を、出力チャネルの個数Kに基づいて決定することができる。前記イネーブル信号生成部1622は、前記出力チャネルの個数Kが偶数である場合、前記第2基準時点を、第1基準時点との時間差が2T/Kになるように決定することができる。前記イネーブル信号生成部1622は、前記出力チャネルの個数Kが奇数である場合、前記第2基準時点を、第1基準時点との時間差が2T/K1になるように決定することができる。前記イネーブル信号生成部1622は、複数の基準時点間の位相差、例えば、前記第1基準時点と前記第2基準時点との時間差を、前記パルス幅Wによって可変されるように決定することができる。具体的には、前記第1基準時点と前記第2基準時点との時間差は、前記パルス幅Wと臨界値Aとを比較して決定することができる。前記パルス幅Wが、前記臨界値Aより小さいか、あるいは同じであるならば、前記第1基準時点と前記第2基準時点との時間差は、前記パルス幅Wの2倍になってもよい。すなわち、前記イネーブル信号生成部1622は、前記第2基準時点を、前記第1基準時点より2Wだけ遅延された時点として決定することができる。これと異なり、前記パルス幅Wが前記臨界値Aより大きければ、前記第1基準時点と前記第2基準時点との時間差は、前記パルス幅Wと同一になってもよい。すなわち、前記イネーブル信号生成部1622は、前記第2基準時点を、前記第1基準時点より、前記パルス幅Wだけ遅延された時点として決定することができる。前記イネーブル信号生成部1622は、前記臨界値Aを、周期Tとチャネル個数Kとに基づいて決定することができる。具体的には、前記臨界値Aは、周期Tをチャネル個数Kで割った値T/Kに決定されてもよい。例えば、チャネル個数Kが4である場合、前記臨界値Aは、T/4になる。またデューティ比W/Tが3/5である場合、パルス幅Wは、3T/5となる。従って、前記イネーブル信号生成部1622は、パルス幅Wが前記臨界値Aより大きいので、前記第1基準時点と前記第2基準時点との時間差を、前記パルス幅Wと同一に決定することができる。すなわち、前記イネーブル信号生成部1622は、前記第2基準時点を、前記第1基準時点より、パルス幅W2に該当する3T/5だけ遅延された時点として決定することができる。一方、チャネル個数Kが4である場合、前記臨界値Aは、T/4になる。またデューティ比W/Tが1/5である場合、パルス幅Wは、T/5となる。従って、前記イネーブル信号生成部1622は、パルス幅Wが前記臨界値Aより小さいので、前記第1基準時点と前記第2基準時点との時間差を、前記パルス幅Wの2倍と決定することができる。すなわち、前記イネーブル信号生成部1622は、前記第2基準時点を、前記第1基準時点より、パルス幅Wの2倍に該当する2T/5だけ遅延された時点として決定することができる。前記チャネル駆動部1624は、複数のグループ出力部G1,G3...GK-1を具備することができる。各グループの出力部G1,G3...GK-1は、1対のPWM信号PWMK-1及びPWMKを生成して出力することができる。以下、前記信号生成部1622が4個のPWM信号第1PWM信号PWM1ないし第4PWM信号PWM4を生成及び出力する場合を例に挙げて説明する。前記チャネル駆動部1622は、第1グループ出力部G1及び第2グループ出力部G3を含んでもよい。第1グループ出力部G1は、第1チャネル及び第2チャネル出力信号第1PWM信号PWM1及び第2PWM信号PWM2を生成して出力することができる。前記第1チャネル出力信号第1PWM信号PWM1は、前記第1基準時点でイネーブルまたは作動され、前記第2チャネル出力信号第2PWM信号PWM2は、前記第1基準時点から、T-W1だけ遅延されてイネーブルまたは作動されてもよい。また、第2グループ出力部G2は、第3チャネル及び第4チャネル出力信号第3PWM信号PWM3及び第4PWM信号PWM4を生成して出力することができる。前記第3チャネル出力信号第3PWM信号PWM3は、前記第2基準時点でイネーブルまたは作動され、前記第4チャネル出力信号第4PWM信号PWM4は、前記第2基準時点から、-W1だけ遅延されてイネーブルまたは作動されてもよい。結論として、前記信号生成部1622で生成及び出力される第1チャネル出力信号ないし第4チャネル出力信号第1PWM信号PWM1ないし第4PWM信号PWM4は、出力周期T及びパルス幅W1は同一であるが、位相差を有し、互いに異なる時点で作動されてもよい。具体的には、第1チャネル出力信号及び第2チャネル出力信号第1PWM信号PWM1及び第2PWM信号PWM2は、互いに前記出力周期Tと前記パルス幅W1との差T-W1に対応する位相差を有することができる。同様に、第3チャネル出力信号及び第4チャネル出力信号第3PWM信号PWM3及び第4PWM信号PWM4も、互いに前記出力周期Tと前記パルス幅W1との差T-W1に対応する位相差を有することができる。第1チャネル出力信号及び第3チャネル出力信号第1PWM信号PWM1及び第3PWM信号PWM3は、チャネル個数Kに基づいて決定される固定位相差を有したり、またはパルス幅W1に基づいて決定される可変位相差を有することができる。前記信号生成部1622は、4個のチャネルCH1ないしCH4で、4個のPWM信号第1PWM信号PWM1ないし第4PWM信号PWM4を生成及び出力する場合を例に挙げて説明したが、チャネル数は、前記例に限定されるものではなく、任意のチャネル数について適用可能である。図18は、本発明の一実施形態によるLEDシステムを示すブロック図である。図18を参照すれば、LEDシステム1800は、電源部1810、LED駆動部1820及び複数のLEDチャネルLED1ないしLEDKを含んでもよい。前記電源部1810は、トランジスタ1812、スイッチング制御部1814、入力キャパシタC1、インダクタL、ダイオードSBD:Schottkybarrierdiode、抵抗R1及びR2、及び出力キャパシタC2を具備することができる。前記電源部1810は、前記複数のLEDチャネルLED1ないしLEDKに、DC電圧Voutを供給することができる。前記電源部1810は、入力電圧VDDを出力電圧Voutに変換するDC-DCコンバータであってもよい。出力電圧Voutは、入力電圧VDDより高いレベルを有することができる。前記スイッチング制御部1814は、前記トランジスタ1812のオン/オフを制御することができる。前記スイッチング制御部1814から出力される信号は、PWM信号であってもよい。前記複数のLEDチャネルLED1ないしLEDKは、それぞれ複数個の直列連結、または直列-並列混合連結をなされたLEDを含むことができるが、前記各LEDチャネルに流れる電流の均一度を高めるためには、同一特性を有するLEDを同一個数含み、同一構成を有することが望ましい。前記LEDは、白色のLEDであっても、赤色R緑色G青色Bの各LEDがパッケージングされたものであってもよい。白色のLEDのみを使用する場合とは異なり、RGB三色のLEDを利用する場合には、各LED間に輝度特性が異なるので、色相別にLED駆動部も、別個に具備して動作させる必要がある。前記複数のスイッチSW1ないしSWKは、複数のPWM信号PWM1ないしPWMKに応答し、周期的にオン/オフされてもよい。前記複数のLEDチャネルLED1ないしLEDKそれぞれの輝度は、対応するスイッチのターンオン時間に比例する。前記複数のスイッチSW1ないしSWKは、高電力スイッチであり、例えば、LDMOSlateraldoublediffusedmetaloxidesemiconductorトランジスタであってもよい。前記LED駆動部1820は、前記複数のLEDチャネルLED1ないしLEDKを、PWM方式で駆動することができる。前記LED駆動部1820のPWM方式は、矩形波のパルス幅またはデューティ比を調節し、各LEDチャネルの輝度を調節するのである。LEDチャネルに流れる電流パルスのデューティ比、すなわち、電流パルスの幅によって、平均電流量が変わってもよい。前記電流パルスの幅は、結局、前記LEDチャネルに電流が流れる時間を指す。前記LED駆動部1820は、LEDチャネルの輝度を調節するために、複数のPWM信号のパルス幅またはデューティ比を変化させることができる。PWM信号のデューティ比は、PWM信号の出力周期Tに対するターンオン時間、すなわち、パルス幅Wの比として定義される。LEDは、他の光素子より早く、オン/オフスイッチング動作を行うことができるために、LEDの輝度制御を、パルス幅またはデューティ比を調節する方式とすることができる。LEDの輝度は、LEDに流れる電流と直接的な関連性があるので、PWM輝度制御は、LEDに流れる平均電流を調節することによってなされる。すなわち、PWM信号のパルス幅またはデューティ比が大きいほど、LEDに電流が流れる時間が長くなり、結局、平均電流が増加してLEDの輝度が高まる。反対に、PWM信号のパルス幅またはデューティ比が小さいほど、LEDに電流が流れる時間が短くなり、結局、LEDの平均電流が低減してLEDの輝度が低くなる。前記LED駆動部1820は、信号変調部1822、及び複数のスイッチSW1ないしSWKを含んでもよい。前記信号変調部1822は、複数のチャネルCH1ないしCHKで、複数のPWM信号PWM1ないしPWMKを生成して出力することができる。前記複数のスイッチSW1ないしSWKは、前記信号変調部1822から出力される前記複数のPWM信号PWM1ないしPWMKに応答してオン/オフされてもよい。前記信号変調部1822は、輝度情報を伝達され、前記複数のPWM信号PWM1ないしPWMKを生成して出力することができる。前記輝度情報は、生成しようというPWM信号PWM1ないしPWMKのパルス幅Wについての情報を含んでもよい。また、前記輝度情報は、出力PWM信号の出力周期Tについての情報を含んでもよい。前記輝度情報は、PWMIpulsewidthmodulationinterface図示せずを介して受信することができる。この場合、前記信号変調部1822は、基準クロックを利用し、入力PWM信号の周期及びパルス幅を検出して保存することができる。前記信号変調部1822は、前記スイッチSW1ないしSWKのターンオンタイミングを適切に分散させ、前記電源部1810の出力電流Ioutの急激な変化を防止することができる。前記信号変調部1822は、図16の実施形態であってもよい。前記複数のスイッチSW1ないしSWKは、出力周期T及びパルス幅Wを有する複数のPWM信号PWM1ないしPWMKに応答し、周期的にオン/オフされる。前記LEDチャネルLED1ないしLEDKの輝度は、平均電流によって決定され、前記平均電流は、前記複数のPWM信号PWM1ないしPWMKのパルス幅またはデューティ比によって調節されてもよい。図18には、スイッチング制御部1814が電源部1810に含まれると図示されているが、前記LED駆動部1820が、前記スイッチング制御部1814を含んで1つの半導体チップとして具現されてもよい。本発明によるLEDシステム1800は、複数のLEDチャネルLED1ないしLEDKに流れる電流の均一度が高く、均一な光量を得ることができる。また、PWMIインターフェースを適用する場合、輝度情報を1つのラインPWMIを介して受信するので、配線が簡単になり、EMIelectromagneticinterferenceなどの影響を最小化することができる。矩形波形態のPWM信号を利用し輝度情報を伝達されるので、回路構成が簡単になり、製造工程が容易であって体積が小さく、製造コストが節減される。本発明の一実施形態によるマルチチャネル時差駆動の場合について、便宜上、一部のチャネル及びデューティ比について説明したが、適用可能なチャネル数及びデューティ比は、前記例に限定されるものではなく、任意のチャネル数及びデューティ比について、いずれも適用することができる。また、本発明の一実施形態によるマルチチャネル時差駆動の場合、チャネル間の位相差は、チャネル数に関係なしに、受信された輝度情報によって、周期ごとに変わってもよい。各チャネルの出力は、受信された輝度情報を参照して決定される。前記輝度情報は、PWMIに伝えられてもよい。この場合、前記入力PWM信号は、周期ごとにパルス幅またはデューティ比が変わってもよいので、チャネル間位相差も、周期ごとに変わることが可能である。図19は、本発明の一実施形態による液晶表示LCD装置を示すブロック図である。図19を参照すれば、本発明の一実施形態による液晶表示装置1900は、液晶パネル1910、データライン駆動部1920、スキャンライン駆動部1930、タイミングコントローラ1940及びLEDバックライトユニット1950を具備することができる。前記データライン駆動部1920は、複数のデータドライバICintegratedcircuit図示せずを含んでもよい。前記スキャンライン駆動部1930は、複数のスキャンドライバIC図示せずを含んでもよい。液晶表示装置1900は、自体発光せず、ただ光の透過率を調節して画像を表示するものであり、別途の光源を必要とする。前記液晶表示装置1900は、光源として、LEDバックライトユニット1950を具備することができる。従って、前記液晶表示装置1900は、液晶パネル1910の背面に、LEDバックライトユニット1950を配し、LEDバックライトユニット1950から発光される光を液晶パネル1910に入射させ、液晶の配列によって、透過される光の量を調節することによって、画像を表示することができる。LEDバックライトユニット1950は、環境保全的であり、応答速度が数ナノ秒と速応答が可能であり、インパルシブimpulsive駆動が可能である。前記LEDバックライトユニット1950は、図18に図示されたLEDシステムであってもよい。液晶パネル1910は、一方向に延長された複数のスキャンラインSL1ないしSLN、及びこれと直交する方向に延長した複数のデータラインDL1ないしDLMを含み、スキャンラインSLとデータラインDLとの交差領域に設けられた画素領域1912を含んでもよい。画素領域1912には、薄膜トランジスタTFT、液晶キャパシタCLC及びストレージキャパシタCstなどを含む単位画素が設けられてもよい。これを介して、薄膜トランジスタTFTは、スキャンラインSLに印加される駆動信号により、オン/オフされ、データラインDLを介して供給されるアナログ階調信号を画素電極に供給し、液晶キャパシタCLC両端の電界を変化させることができる。これを介して、液晶図示せずの配列を変化させ、前記LEDバックライトユニット1950から供給された光の透過率を調整することができる。タイミングコントローラ1940は、外部のグラフィック制御器図示せずから入力される画像信号、すなわち、画素データ及び制御信号例えば、水平同期信号Hsync、垂直同期信号Vsync、メインクロックCLK、データイネーブル信号DEなどを提供されてもよい。また、タイミングコントローラ1940は、画素データR,G,Bを液晶パネル1910の動作条件に合うように処理し、スキャンライン駆動部1930用制御信号、及びデータライン駆動部1920用制御信号を生成し、それぞれスキャンライン駆動部1930及びデータライン駆動部1920に伝送することができる。ここで、スキャンライン駆動部1930用制御信号は、ゲートターンオン電圧Vonの出力開始を指示する垂直開始信号STV、ゲートクロック信号GCLK及びゲートターンオン電圧Vonの持続時間を制御する出力イネーブル信号OEなどを含んでもよい。また、データライン駆動部1920用制御信号は、画素データDATAの伝送開始を知らせる水平開始信号DIO、当該データラインDLにアナログ階調信号を印加せよという出力制御信号CLK1、及びクロック信号HCLKを含んでもよい。駆動電圧生成部図示せずは、外部電源装置から入力される外部電源を利用し、液晶パネル1910の駆動に必要な多様な駆動電圧を生成する。駆動電圧生成部図示せずは、外部から第1電源を入力され、データライン駆動部1920に提供される第2電源、スキャンライン駆動部1930に提供されるゲートターンオン電圧Gon、ゲートターンオフ電圧Goff、及び液晶パネル1910に提供される共通電圧Vcomなどを生成できる。スキャンライン駆動部1930は、タイミングコントローラ1940からの垂直開始信号STV、ゲートクロック信号VCLK及び出力イネーブル信号OEに応答し、駆動電圧生成部図示せずのゲートオン/オフ電圧Gon/Goffを、対応するスキャンラインSLに印加することができる。これを介して、データライン駆動部1920から出力されるアナログ階調電圧が当該画素に印加されるように、当該薄膜トランジスタTFTをターンオンさせることができる。データライン駆動部1920は、タイミングコントローラ1940からのデータライン駆動部用制御信号に応答し、デジタル画像データに相応するアナログ階調信号を生成し、液晶パネル1910のデータラインDLに印加することができる。本発明の一実施形態による液晶表示装置1900は、LEDバックライトユニット1950を具備することによって、色再現性が高く、軽薄短小化が可能である。また、既存光源に比べ、エネルギー節減効果にすぐれ、ほぼ半永久的に使用することができるという長所がある。以上、図面と明細書とで好適な実施形態について開示した。ここで、特定の用語が使われたが、それらは、単に本発明について説明するための目的で使われたものであり、意味限定や特許請求の範囲に記載された本発明の範囲を限定するために使われたものではない。従って、本技術分野の当業者であるならば、それらから多様な変形及び均等な他実施形態が可能であるという点を理解することができるであろう。よって、本発明の真の技術的保護範囲は、特許請求の範囲の技術的思想によって決まるものである。"