"遊技者の動作に関連する所定の入賞状態が発生すると、これに起因する当否抽選に基づいて遊技者に有利な遊技状態を発生させる遊技機であって、前記当否抽選を含んで遊技動作を統括的に制御する主制御部と、前記主制御部からの制御コマンドに基づいて個別的な制御動作を実現するサブ制御部とを備えて構成され、Nビットのコモンデータと、Mビットの点灯データとをランプに出力することで、合計NM個のランプを点灯駆動する駆動部は、前記主制御部又はサブ制御部が出力する前記点灯データ及び前記コモンデータを含んだシリアル信号を受けるデータ受信回路と、前記データ受信回路が受信したシリアル信号を出力する時、出力データの異常を検知する異常検出回路と、前記異常検出回路の出力信号に基づいて前記データ受信回路を制御して、前記NM個のランプを非点灯状態にする動作禁止回路と、を有して構成されていることを特徴とする遊技機。前記異常検出回路は、前記データ受信回路から出力される前記コモンデータに基づいて、出力データの異常を検知する請求項1に記載の遊技機。前記異常検出回路は、前記データ受信回路から出力される前記コモンデータ及び前記点灯データ以外の出力データに基づいて、出力データの異常を検知する請求項1に記載の遊技機。前記データ受信回路と、前記主制御部又はサブ制御部とを接続する信号線は、前記点灯データ及びコモンデータを含んだシリアル信号と、前記シリアル信号の出力タイミングと同期したクロック信号と、前記シリアル信号を内部レジスタに保持することを前記データ受信回路に指示するラッチ信号と、前記レジスタに保持されたデータを出力することを前記データ受信回路に指示する制御信号と、を伝送する4本で構成されている請求項1~3の何れかに記載の遊技機。前記データ受信回路は、シフトレジスタとラッチレジスタとを内蔵するICを、複数個直列に接続して構成され、前記異常検出回路は、Nビットのコモンデータを出力するべきICの出力信号を受けて動作している請求項1~4の何れかに記載の遊技機。前記異常検出回路は、前記Nビットのコモンデータのうち、その複数ビットが、ランプを点灯可能にするレベルである場合に異常判定するAND回路で構成されている請求項5に記載の遊技機。前記データ受信回路は、シフトレジスタとラッチレジスタとを内蔵するICを、複数個直列に接続して構成され、前記動作禁止回路は、Nビットのコモンデータを出力するべきICの出力動作を禁止するよう構成されている請求項1~6の何れかに記載の遊技機。前記データ受信回路は、シフトレジスタとラッチレジスタとを内蔵するICを、複数個直列に接続して構成され、前記動作禁止回路は、Mビットの点灯データを出力するべきICの出力動作を禁止するよう構成されている請求項1~6の何れかに記載の遊技機。前記データ受信回路は、オープンコレクタ型の出力回路を有して構成されている請求項1~8の何れかに記載の遊技機。前記データ受信回路は、3ステイト型の出力回路を有して構成されている請求項1~8の何れかに記載の遊技機。遊技者の動作に関連する所定の入賞状態が発生すると、これに起因する当否抽選に基づいて遊技者に有利な遊技状態を発生させる遊技機であって、前記当否抽選を含んで遊技動作を統括的に制御する主制御部と、前記主制御部からの制御コマンドに基づいて個別的な制御動作を実現するサブ制御部とを備えて構成され、前記主制御部又はサブ制御部は、Nビットのコモンデータと、Mビットの点灯データと、第1レベルに設定したKビットの検査データとを含んだシリアル信号を出力するよう構成され、Mビットの点灯データと、Nビットのコモンデータとをランプに出力することで、合計NM個のランプを点灯駆動する駆動部は、前記シリアル信号を全て受け取るシフトレジスタと、前記シフトレジスタからデータ転送を受けて前記シリアル信号を保持するラッチレジスタとを有して構成され、前記ラッチレジスタが保持データを出力する際に、前記検査データの全部又は一部が、第1レベルでないことを判定して、通信異常の発生を把握するよう構成された遊技機。ところで、遊技機は、かなり劣悪なノイズ環境下にあるので、特に、シリアル信号の伝送経路が長い場合や、シリアル信号の伝送速度が速い場合には、ドライバICに伝送されるシリアル信号がビット化けすることがある。そして、かかる異常時には、たとえ一時的であるとしても、本来意図しない無意味なランプ演出が実行されるので、遊技者に不信感を与えることになる。そこで、かかる事態に対処するためには、NM個のランプを、高速度で繰り返し駆動することが考えられる。例えば、NM個のランプで構成されたドットマトリクスの画面を、1秒間に60回描画するためには、1/N60秒の周期で、Nビットのコモンデータと、Mビットの点灯データとを含むシリアル信号を、ドライバICに送信する必要がある。例えば、N=8ビットであれば、データの送信周期が2mS程度となり、各ランプは、1秒間に60回、2N[mS]の周期で同一状態に駆動される。したがって、その描画データの一部がビット化けしても、人間の視覚とランプ点灯周期との関係から全体として何ら問題にならないことになる。しかしながら、制御装置は、ドライバICに対して、コモンデータ及び点灯データをシリアル信号として送信する必要があるので、点灯駆動すべきランプ数が増加すると、制御装置の送信処理負担が増加するという問題がある。すなわち、制御装置は、1/N60秒の周期で、繰り返しシリアルデータの送信処理を実行する必要があるので、ランプ数=NMが増加すると、その負担は軽くない。なお、シリアルデータの送信速度を速くすることは可能であるが、むやみに送信速度を速くすると、耐ノイズが更に悪化する。本発明は、上記の課題に鑑みてなされたものであって、駆動すべきランプ数が増加しても、制御装置の制御負担を増加させることなく、ランプ駆動の誤動作を防止できる遊技機を提供することを課題とする。上記の目的を達成するため、請求項1に係る発明は、遊技者の動作に関連する所定の入賞状態が発生すると、これに起因する当否抽選に基づいて遊技者に有利な遊技状態を発生させる遊技機であって、前記当否抽選を含んで遊技動作を統括的に制御する主制御部と、前記主制御部からの制御コマンドに基づいて個別的な制御動作を実現するサブ制御部とを備えて構成され、Mビットの点灯データと、Nビットのコモンデータとをランプに出力することで、合計NM個のランプを点灯駆動する駆動部は、前記主制御部又はサブ制御部が出力する前記点灯データ及び前記コモンデータを含んだシリアル信号を受けるデータ受信回路と、前記データ受信回路が受信したシリアル信号を出力する時、出力データの異常を検知する異常検出回路と、前記異常検出回路の出力信号に基づいて前記データ受信回路を制御して、前記NM個のランプを非点灯状態にする動作禁止回路と、を有して構成されている。本発明では、シリアル信号のビット化けを駆動部が判定し、異常時にはランプを点灯させないので、主制御部やサブ制御部としては、シリアル信号の送信周期を長くとることができ、その分だけ制御負担が軽減される。また、送信周期が長い分だけ、シリアル信号の送信速度を遅くできるので、その分だけ耐ノイズ性が高まる。すなわち、パルス幅が広いシリアルデータの方が、パルス幅が狭いより、スパイクノイズなどに対する耐性が高まる。なお、コモンデータ数が同じであれば、ダイナミック点灯される各ランプの平均輝度は、送信周期に関係しない。本発明のランプとしては、LEDランプや白熱ランプなどの電飾ランプが典型的であるが、ドットマトリクスのような発光体を構成するランプも含まれる。本発明の異常検出回路は、前記データ受信回路から出力される前記コモンデータに基づいて、出力データの異常を検知しても良いし、前記データ受信回路から出力される前記コモンデータ以外の出力データに基づいて、出力データの異常を検知しても良い。また、前記データ受信回路と、前記主制御部又はサブ制御部とを接続する信号線は、前記点灯データ及びコモンデータを含んだシリアル信号と、前記シリアル信号の出力タイミングと同期したクロック信号と、前記シリアル信号を内部レジスタに保持することを前記データ受信回路に指示するラッチ信号と、前記レジスタに保持されたデータを出力することを前記データ受信回路に指示する制御信号と、を伝送する4本で構成されている。このような配線数が少ない構成を採ると、制御部との距離が長い場合でも、占有空間が多くない点で好ましい。なお、配線距離が長い分だけノイズの影響を受けやすいが、万一、ビット化けが生じても、本発明では、動作禁止回路が機能するので、遊技者に違和感を与えることがない。また、ビット化けによって全ランプが誤点灯するような事態も発生しないので、データ受信回路の意味もなく劣化することが防止される。前記データ受信回路は、典型的には、シフトレジスタとラッチレジスタとを内蔵するICを、複数個直列に接続して構成される。そして、異常検出回路は、Nビットのコモンデータを出力するべきICの出力信号を受けて動作するのが好適である。この場合、異常検出回路は、前記Nビットのコモンデータのうち、複数ビットが、ランプを点灯可能にするレベルである場合に異常判定するAND回路で構成されるのが典型的である。なお、AND回路の入出力は、正論理で構成しても負論理で構成しても良い。一方、動作禁止回路は、Nビットのコモンデータを出力するべきICの出力動作を禁止するよう構成するか、Mビットの点灯データを出力するべきICの出力動作を禁止するよう構成するのが好ましい。なお、データ受信回路は、オープンコレクタ型の出力回路を有して構成されるか、3ステイト型の出力回路を有して構成されていると、出力動作を禁止する制御が容易である。また、請求項11に係る発明は、遊技者の動作に関連する所定の入賞状態が発生すると、これに起因する当否抽選に基づいて遊技者に有利な遊技状態を発生させる遊技機であって、前記当否抽選を含んで遊技動作を統括的に制御する主制御部と、前記主制御部からの制御コマンドに基づいて個別的な制御動作を実現するサブ制御部とを備えて構成され、前記主制御部又はサブ制御部は、Nビットのコモンデータと、Mビットの点灯データと、第1レベルに設定したKビットの検査データとを含んだシリアル信号を出力するよう構成され、Mビットの点灯データと、Nビットのコモンデータと、をランプに出力することで、合計NM個のランプを点灯駆動する駆動部は、前記シリアル信号を全て受け取るシフトレジスタと、前記シフトレジスタからデータ転送を受けて前記シリアル信号を保持するラッチレジスタとを有して構成され、前記ラッチレジスタが保持データを出力する際に、前記検査データの全部又は一部が、第1レベルでないことを判定して、通信異常の発生を把握するよう構成されている。上記した本発明によれば、駆動すべきランプ数が増加しても、制御装置の制御負担を増加させることなく、ランプ駆動回路の誤動作を防止することができる。以下、本発明の実施形態について詳細に説明する。図1は、本実施形態のパチンコ機GMを示す斜視図である。このパチンコ機GMは、島構造体に着脱可能に装着される矩形枠状の木製外枠1と、外枠1に固着されたヒンジ2を介して開閉可能に枢着される前枠3とで構成されている。この前枠3には、遊技盤5が、裏側からではなく、表側から着脱自在に装着され、その前側には、ガラス扉6と前面板7とが夫々開閉自在に枢着されている。なお、遊技盤5を除く部分が本発明の本体枠に該当する。ガラス扉6の外周には、LEDランプなどによる多数の電飾ランプが、略C字状に配置されている。前面板7には発射用の遊技球を貯留する上皿8が装着され、前枠3の下部には、上皿8から溢れ出し又は抜き取った遊技球を貯留する下皿9と、発射ハンドル10とが設けられている。発射ハンドル10は発射モータと連動しており、発射ハンドル10の回動角度に応じて動作する打撃槌によって遊技球が発射される。上皿8の外周面には、チャンスボタン11が設けられている。このチャンスボタン11は、遊技者の左手で操作できる位置に設けられており、遊技者は、発射ハンドル10から右手を離すことなくチャンスボタン11を操作できる。このチャンスボタン11は、通常時には機能していないが、ゲーム状態がボタンチャンス状態となると内蔵ランプが点灯されて操作可能となる。なお、ボタンチャンス状態は、必要に応じて設けられるゲーム状態である。上皿8の右部には、カード式球貸し機に対する球貸し操作用の操作パネル12が設けられ、カード残額を3桁の数字で表示する度数表示部と、所定金額分の遊技球の球貸しを指示する球貸しスイッチと、ゲーム終了時にカードの返却を指令する返却スイッチとが設けられている。図2に示すように、遊技盤5には、金属製の外レールと内レールとからなるガイドレール13が環状に設けられ、その内側の遊技領域5aの略中央には、液晶カラーディスプレイDISPが配置されている。また、遊技領域5aの適所には、図柄始動口15、大入賞口16、複数個の普通入賞口17大入賞口16の左右に4つ、2つの通過口であるゲート18が配設されている。これらの入賞口15~18は、それぞれ内部に検出スイッチを有しており、遊技球の通過を検出できるようになっている。液晶ディスプレイDISPは、大当り状態に係わる特定図柄を変動表示すると共に背景画像や各種のキャラクタなどをアニメーション的に表示する装置である。この液晶ディスプレイDISPは、中央部に特別図柄表示部Da~Dcと右上部に普通図柄表示部19を有している。そして、特別図柄表示部Da~Dcでは、大当り状態の招来を期待させるリーチ演出が実行されたり、特別図柄表示部Da~Dc及びその周りでは、当否結果を不確定に報知する予告演出などが実行される。普通図柄表示部19は普通図柄を表示するものであり、ゲート18を通過した遊技球が検出されると、普通図柄が所定時間だけ変動し、遊技球のゲート18の通過時点において抽出された抽選用乱数値により決定される停止図柄を表示して停止するようになっている。図柄始動口15は、左右一対の開閉爪15aを備えた電動式チューリップで開閉されるよう例えば構成され、普通図柄表示部19の変動後の停止図柄が当り図柄を表示した場合には、開閉爪15aが所定時間だけ、若しくは、所定個数の遊技球を検出するまで開放されるようになっている。図柄始動口15に遊技球が入賞すると、特別図柄表示部Da~Dcの表示図柄が所定時間だけ変動し、図柄始動口15への遊技球の入賞タイミングに応じた抽選結果に基づいて決定される停止図柄で停止する。なお、特別図柄表示部Da~Dc及びその周りでは、一連の図柄演出の間に、予告演出が実行される場合がある。大入賞口16は、例えば前方に開放可能な開閉板16aで開閉制御されるが、特別図柄表示部Da~Dcの図柄変動後の停止図柄が777などの大当り図柄のとき、大当りゲームと称する特別遊技が開始され、開閉板16aが開放されるようになっている。大入賞口16の開閉板16aが開放された後、所定時間が経過し、又は所定数例えば10個の遊技球が入賞すると開閉板16aが閉じる。このような動作は、最大で例えば15回まで特別遊技が継続され、遊技者に有利な状態に制御される。なお、特別図柄表示部Da~Dcの変動後の停止図柄が特別図柄のうちの特定図柄であった場合には、特別遊技の終了後のゲームが高確率状態となるという特典が付与される。図3は、本実施形態のパチンコ機GMの全体回路構成を示すブロック図である。図中の一点破線矢印は、主に、直流電圧ラインを示している。図示の通り、このパチンコ機GMは、AC24Vを受けて各種の直流電圧やシステムリセット信号SYSなどを出力する電源基板20と、遊技制御動作を中心統括的に担う主制御基板21と、主制御基板21から受けた制御コマンドCMDに基づいてランプ演出及び音声演出を実行する演出制御基板22と、演出制御基板22から受けた制御コマンドCMD’に基づいて液晶ディスプレイDISPを駆動する液晶制御基板23と、主制御基板21から受けた制御コマンドCMDに基づいて払出モータMを制御して遊技球を払い出す払出制御基板24と、遊技者の操作に応答して遊技球を発射させる発射制御基板25と、を中心に構成されている。但し、この実施形態では、主制御基板21が出力する制御コマンドCMDは、コマンド中継基板26と演出インターフェイス基板27を経由して、演出制御基板22に伝送される。また、演出制御基板22が出力する制御コマンドCMD’は、演出インターフェイス基板27を経由して、液晶制御基板23に伝送され、主制御基板21が出力する制御コマンドCMDは、主基板中継基板28を経由して、払出制御基板24に伝送される。なお、演出インターフェイス基板27と演出制御基板22とは、ケーブルを使用することなくコネクタによって直結されている。これら主制御基板21、演出制御基板22、液晶制御基板23、及び払出制御基板24には、ワンチップマイコンを備えるコンピュータ回路がそれぞれ搭載されている。そこで、これらの制御基板21~24に搭載された回路、及びその回路によって実現される動作を機能的に総称して、本明細書では、主制御部21、演出制御部22、液晶制御部23、及び払出制御部24と言うことがある。なお、演出制御部22、液晶制御部23、及び払出制御部24の全部又は一部がサブ制御部である。ところで、このパチンコ機GMは、図3の破線で囲む枠側部材GM1と、遊技盤5の背面に固定された盤側部材GM2とに大別されている。枠側部材GM1には、ガラス扉6や前面板7が枢着された前枠3と、その外側の木製外枠1とが含まれており、機種の変更に拘わらず、長期間にわたって遊技ホールに固定的に設置される。一方、盤側部材GM2は、機種変更に対応して交換され、新たな盤側部材GM2が、元の盤側部材の代わりに枠側部材GM1に取り付けられる。なお、枠側部材GM1を除く全てが、盤側部材GM2である。図3の破線枠に示す通り、枠側部材GM1には、電源基板20と、払出制御基板24と、発射制御基板25と、枠中継基板32と、外部端子基板OTと、球貸機UTとのインターフェイス基板IFとが含まれており、これらの回路基板が、前枠3の適所に各々固定されている。一方、遊技盤5の背面には、主制御基板21、演出制御基板22、液晶制御基板23が、液晶ディスプレイDISPやその他の回路基板と共に固定されている。そして、枠側部材GM1と盤側部材GM2とは、一箇所に集中配置された接続コネクタCN1~CN4によって電気的に接続されている。図3に示す通り、電源基板20は、接続コネクタCN2を通して、主基板中継基板28に接続され、接続コネクタCN3を通して、電源中継基板30に接続されている。そして、主基板中継基板28は、電源基板20から受けたシステムリセット信号SYS、RAMクリア信号、電圧降下信号、バックアップ電源、DC12V、DC32Vを、そのまま主制御部21に出力している。同様に、電源中継基板30も、電源基板20から受けたシステムリセット信号SYSや、交流及び直流の電源電圧を、そのまま演出インターフェイス基板27に出力している。なお、演出インターフェイス基板27は、受けたシステムリセット信号SYSを、そのまま演出制御部22と液晶制御部23に出力している。一方、払出制御基板24は、中継基板を介することなく、電源基板20に直結されており、主制御部21が受けると同様の、システムリセット信号SYS、RAMクリア信号、電圧降下信号、バックアップ電源を、その他の電源電圧と共に直接的に受けている。ここで、電源基板20が出力するシステムリセット信号SYSは、電源基板20に交流電源24Vが投入されたことを示す信号であり、この信号によって各制御部21~24のワンチップマイコンその他のIC素子が電源リセットされるようになっている。主制御部21及び払出制御部24が、電源基板20から受けるRAMクリア信号は、各制御部21,24のワンチップマイコンの内蔵RAMの全領域を初期設定するか否かを決定する信号であって、係員が操作する初期化スイッチのON/OFF状態に対応した値を有している。主制御部21及び払出制御部24が、電源基板20から受ける電圧降下信号は、交流電源24Vが降下し始めたことを示す信号であり、この電圧降下信号を受けることによって、各制御部21、24では、停電や営業終了に先立って、必要な終了処理を開始するようになっている。また、バックアップ電源は、営業終了や停電により交流電源24Vが遮断された後も、主制御部21と払出制御部24のワンチップマイコンの内蔵RAMのデータを保持するDC5Vの直流電源である。したがって、主制御部21と払出制御部24は、電源遮断前の遊技動作を電源投入後に再開できることになる電源バックアップ機能。このパチンコ機では少なくとも数日は、各ワンチップマイコンのRAMの記憶内容が保持されるよう設計されている。一方、演出制御部22と液晶制御部23には、上記した電源バックアップ機能が設けられていない。しかし、演出制御部22と液晶制御部23には、システムリセット信号SYSが共通して供給されており、他の制御部21,24と、ほぼ同期したタイミングで電源リセット動作が実現される。図3及び図4に示す通り、演出インターフェイス基板27は、コマンド中継基板26と、電源中継基板30と、枠中継基板31と、演出制御基板22と、ランプ接続基板34と、液晶制御基板23と、インバータ基板33とに接続されている。図4に示すように、演出制御部22は、音声演出ランプ演出データ転送などの処理を実行するワンチップマイコン40と、ワンチップマイコン40の制御プログラムなどを記憶するEPROM41と、ワンチップマイコン40からの指示に基づいて音声信号を生成する音声再生LSI42と、生成される音声信号の元データである圧縮音声データを記憶する音声用メモリフレーズROM43と、ウォッチドッグタイマWDTとを備えて構成されている。ワンチップマイコン40には、シリアル通信回路SIOと、パラレルポートPIOとが内蔵されている。そして、この実施例では、シリアル通信回路SIOからは、シリアルデータDATA及びシフトクロックCLOCKが出力され、パラレルポートPIOからは、ラッチ信号LATCH及び動作制御信号ENABLEが出力されるよう構成されている。また、パラレルポートPIOからは、制御コマンドCMD’及びストローブ信号STB’も出力される。ウォッチドッグタイマWDTは、ワンチップマイコン40から定期的に供給されるクリアパルスでリセットされるが、プログラムの暴走などによって、このクリアパルスが途絶えると、リセット信号RESETを出力するようになっている。その結果、ワンチップマイコン40は、初期状態に強制的にリセットされ、プログラムの暴走状態などが解消される。図4に示す通り、演出制御基板22のワンチップマイコン40には、主制御基板21から出力された制御コマンドCMDとストローブ信号割込み信号STBとが、演出インターフェイス基板27のバッファ48を経由して供給されている。そして、ストローブ信号STBによって起動される受信割込み処理によって、演出制御部22は、制御コマンドCMDを取得することになる。演出制御部22が取得する制御コマンドCMDには、エラー報知その他の報知用制御コマンドなどの他に、図柄始動口への入賞に起因する各種演出動作の概要を特定する制御コマンド変動パターンコマンドが含まれている。ここで、変動パターンコマンドで特定される演出動作の概要には、演出開始から演出終了までの演出総時間と、大当り抽選における当否結果とが含まれている。なお、これらに加えて、リーチ演出や予告演出の有無などを含めて変動パターンコマンドで特定してもよいが、この場合でも、演出内容の具体的な内容は特定されていない。そのため、演出制御部22では、変動パターンコマンドCMDを取得すると、これに続いて演出抽選を行い、取得した変動パターンコマンドで特定される演出概要を更に具体化している。例えば、リーチ演出や予告演出について、その具体的な内容が決定される。そして、決定された具体的な遊技内容にしたがい、LEDランプ群などの点滅によるランプ演出や、スピーカによる音声演出の準備動作を行うと共に、液晶制御部23に対して、ランプやスピーカによる演出動作に同期した図柄演出に関する制御コマンドCMD’を出力する。この場合、演出制御部22は、液晶制御部23に対するストローブ信号割込み信号STB’と共に、制御コマンドCMD’を演出インターフェイス基板27に向けて出力する。なお、演出制御部22は、液晶ディスプレイに関連する報知用制御コマンドその他の制御コマンドを受信した場合は、その制御コマンドを、そのまま割込み信号STB’と共に演出インターフェイス基板27に向けて出力する。このような演出制御基板22の構成に対応して、演出インターフェイス基板27は、8ビット長の制御コマンドCMD’と1ビット長の割込み信号STB’を受けるよう構成されている。そして、これらのデータCMD’,STB’は、バッファ回路45を経由して、そのまま液晶制御基板23に出力される。また、演出インターフェイス基板27は、演出制御部22から出力されるランプ駆動用の制御信号DATA,CLOCK,ENABLE,LATCHを受けて、バッファ回路46を経由して出力する。演出インターフェイス基板27から出力されたランプ駆動制御信号は、ランプ接続基板34を経由してLEDランプ群に供給され、その結果、主制御部21が出力した制御コマンドCMDに対応するランプ演出が実現される。図5は、ランプ接続基板34に搭載されたランプ駆動回路LAMPと、LEDランプ群との接続関係を示す回路図である。ランプ駆動回路LAMPは、演出制御部22のワンチップマイコン40から、シリアル信号DATAと、ラッチ信号LATCHと、シリアルクロックCLOCKと、動作制御信号ENABLEとを受けて機能している。また、ランプ制御回路LAMPは、シフトレジスタとラッチレジスタとを内蔵するドライバDr1,Dr2と、ドライバDr1の出力信号を電流増幅するトランジスタアレイARYと、ドライバDr1の出力レベルの異常を検出する第1ゲートG1と、第1ゲートG1の出力に応じてドライバDr1,Dr2の出力動作を禁止する第2ゲートG2とで構成されている。トランジスタアレイARYは、この実施例では、4つのトランジスタQ1~Q4と、各トランジスタQ1~Q4のベース電位を規定する4組の分圧抵抗r1,r2とで構成されている。各トランジスタQ1~Q4は、エミッタ端子が電源電圧Vccに接続されており、分圧抵抗r2に、グランドレベルの入力信号を受けるとON動作する。なお、トランジスタQ1~Q4のON動作時には、コレクタ端子からLEDランプ群に向けて駆動電流が流出される。この実施例では、2つのドライバDr1,Dr2を使用して、NM=410個のLEDランプを点灯駆動している。NM個のLEDランプは、列方向のコモンデータCOM1~COMnと、行方向の点灯データP1~Pmとで駆動されるよう接続されているここでは、n=4,m=10。具体的には、第i列のコモンデータCOMiは、行方向の10個のLEDランプのアノード端子に共通して接続されている。そして、この10個のLEDランプのカソード端子は、10個の電流制限抵抗RRを経由して、ドライバDr2の出力端子10ビットに接続されている。一方、電流制限抵抗Rの他方側右側は、列方向の4個のLEDランプのカソード端子に共通して接続されている。そして、この4個のLEDランプのアノード端子は、トランジスタ電流増幅素子Q1~Q4を経由して、ドライバDr1の出力端子4ビットに接続されている。図6は、ドライバDr1,Dr2の内部回路を図示したものである。この実施例では、ROHM社の16ビット定電流LEDドライバであるBD7851FPを使用している。図示の通り、演出制御部22のワンチップマイコン40から受けたシリアル信号DATAは、S_IN端子を経由して、16ビット長のシフトレジスタに供給され、シフトクロックCLOCKに同期してシフトされる。そして、シフトレジスタを経由したシリアル信号は、S_OUT端子から出力される。シフトレジスタに入力されたシリアル信号DATAは、ラッチ信号LATCHがHレベルに立上ったタイミングで、16ビット長のラッチレジスタに取得され、ラッチ信号LATCHがLレベルに戻ると、ラッチレジスタの取得値が保持される。ラッチレジスタの取得値は、動作制御信号ENABLEがLレベルであれば、そのまま出力端子OUT1~OUT16から出力される。但し、動作制御信号ENABLEがHレベルであれば、オープンコレクタ型の出力ゲート列が全て解放状態となる。なお、このICには、電流制限端子RIrefが設けられており、この端子RIrefに接続する外付け抵抗によって出力電流値を制限できるようになっている。したがって、このICでは、内部回路を破損させるような過電流は流れないが、コモンデータや点灯データのビット化けによって、意図しないランプ演出が実行されたり、設計値以上の電流が流れることは、この機能では防止できない。図5に示す2つのドライバDr1,Dr2は、シリアル信号DATAが直列接続されており、上流側のドライバDr1のS_OUT端子と、下流側のドライバDr2のS_IN端子とが接続されている。一方、ラッチ信号LATCHと、シリアルクロックCLOCKとは、2つのドライバDr1,Dr2に並列的に接続されており、互いに同期した動作を実現している。図5に示すランプ駆動回路LAMPの説明を続けると、ドライバDr1の4ビット出力端子OUT1~OUT4は、トランジスタアレイARYに接続されている。なお、他の出力端子OUT5~OUT16は未使用である。先に説明した通り、ドライバの出力部は、オープンコレクタ型であるが、例えば出力データOUTiがLレベルであれば、該当するトランジスタQiがON動作することで、コモンデータCOMiがHレベルとなる。そして、コモンデータCOMiがHレベルとなると、第i列に配置された10個のLEDランプが点灯可能な状態となる。一方、ドライバDr2の10ビット出力OUT1~OUT10は、点灯データとして、各々、4個のLEDランプのカソード端子に共通して供給されている。したがって、第i列の10個のLEDランプは、ドライバDr2の出力端子OUT1~OUT10から出力される点灯データP1~P10に基づいて、点灯又は消灯される。例えば、点灯データPjがLレベルであれば、j行i列に位置するLEDランプが点灯し、点灯データPkがHレベルであれば、k行i列に位置するLEDランプが消灯する。ところで、第1ゲートG1は、ドライバDr1の2つの出力データOUT1,OUT2を受けるNORゲートである。そして、この2つの出力データOUT1~OUT2が共にLレベルの場合には、Hレベルの異常信号ERを出力する異常検出回路として機能する。言い換えると、この異常検出回路は、負論理入力、正論理出力のANDゲートで構成されている。一方、第2ゲートG2は、第1ゲートG1の出力と、ワンチップマイコン40が出力する動作制御信号ENABLEとを受けるORゲートである。そのため、第2ゲートG2の入力信号の何れかがHレベルの場合には、第2ゲートG2の出力がHレベルとなる。この第2ゲートG2のHレベル出力は、ドライバDr2のENABLE端子に供給されているので、第2ゲートG2の出力がHレベルである場合には、ドライバDr2の出力ゲート列が全て解放状態となる。したがって、第2ゲートG2は、ドライバDr2の出力動作を禁止する動作禁止回路として機能する。すなわち、第2ゲートの出力がHレベルとなると、全てのLEDランプは、強制的に消灯状態となる。図8aは、演出制御部22が実行するランプ駆動処理を説明するフローチャートであり、ワンチップマイコン40によって実行される。なお、演出制御部22の動作は、CPUがリセットされると開始されるメイン処理不図示と、主制御部21から制御コマンドCMDを受信した際に起動される受信割込み処理不図示と、図8aに示すタイマ割込み処理と、図8bに示す送信完了割込みとを中心に構成されている。タイマ割込み処理図8aは、この実施例では、20mS毎に起動されて、シリアル通信回路SIOを動作させることで、一連のシリアル信号をランプ駆動回路LAMPに送信している。一方、送信完了割込み図8bは、シリアル通信回路SIOが、一連のシリアル信号の送信処理を終えた段階で起動される。この実施例では、タイマ割込み処理と送信完了割込み処理とで、ランプ駆動処理が実現されている。そして、タイマ割込みが20mS毎に起動されるので、例えば、410個のLEDランプを駆動するために、コモンデータ4ビットと、点灯データ10ビットとが、20mS毎に伝送されることになり、各LEDランプは、204=80mS毎に駆動される。したがって、例えば、410個のLEDランプによるドットマトリクスを想定すると、そのドットマトリクス面は、1秒間に12.5回の頻度で描画される。後述するように、本実施例では、ビット化け検出時に点灯動作を禁止しているので、従来例に比較して、上記のように相当に遅い描画速度を採用することができ、演出制御部22の制御負担が大幅に軽減される。その結果、演出制御部22は、ランプ演出以外の制御動作を豊富化することができ、より高度な演出動作が可能となる。また、本実施例では、描画速度が遅い分だけ、シリアル通信の通信速度を低減することができるので、シリアルデータのパルス幅が広い分だけ耐ノイズ性にも優れている。すなわち、パルス幅の狭いシリアルデータが、スパイクノイズに埋没するような状況でも、シリアルデータのパルス幅が広い分だけ救われる可能性がある。ところで、図8cは、ランプの点灯パターンを規定する点灯パターンテーブルTBLである。点灯パターンテーブルTBLは、複数群に区分されており、各群の点灯パターンとして、ここでは、0001001001001000のコモンデータCOM1~COM4に対応して、点灯データP1~P10が4組用意されている。但し、各群のデータは、必ずしもコモンデータCOM1~COM4に対応した4組である必要はなく、点灯パターンの繰り返し周期に応じて、4の整数倍であっても良い。なお、変則的なランプ演出を実行するときには、必ずしも、コモンデータCOM1~COM4の整数倍にする必要もない。何れにしても、複数群に区分された何れの群に属するデータを使用するかは、演出制御部22が主制御部21から受ける制御コマンドCMDに基づいて決定される。先に説明した通り、ドライバDr1,Dr2は、16ビット長のシフトレジスタと、16ビット長のラッチレジスタとを内蔵しているので、点灯パターンテーブルTBLには、162=32ビットのパターンデータが記憶されている。なお、この実施例では、4ビットのコモンデータCOM1~COM4と、10ビットの点灯データP1~P10だけが使用されるので、未使用のビットには、0が割り当てられている。もっとも、これら未使用のビットデータは、図5に示す実施例では、各ドライバDr1,Dr2において利用されないので1であっても良い。一方、図9に示す実施例では、ドライバDr1において、未使用のビットデータOUT5などが活用されるので、0でなくてはならない。図8cに示す通り、ここでは、各群のパターンデータは、そのコモンデータCOM4~COM1が0001、0010、0100、1000であり、その点灯データP10~P1も4組である。このように、4ビットのコモンデータCOM4~COM1は、その何れか1ビットだけが1であるので、図5に示す第1列から第4列のLEDランプ群は、本来は、いずれか一列の10個のLEDランプだけが点灯駆動される。以上を踏まえてランプ駆動処理を説明する。図8aに示す通り、タイマ割込みが発生すると、先ず、点灯パターンテーブルTBLから出力すべき32ビットのデータが選択されるST1。複数群のうち、何れの群に属するパターンデータを使用するかは、主制御部21が出力する制御コマンドCMDに基づいて既に決定されているので、ステップST1の処理では、選択済みの群に属する何行目のパターンデータを出力するかを決定することになる。なお、選択されている群に、4行のパターンデータしか存在しない図示例のような場合には、この4行のパターンデータが繰り返し出力される。ステップST1の処理が終われば、次に、ワンチップマイコン40は、32ビット長のシリアルデータDATAを指定した状態で、シリアル通信回路SIOを起動してタイマ割込み処理を終えるST2。なお、シリアル通信回路SIOは、8ビット毎にシリアルデータを送信するので、ステップST2の処理は、実際には、かなり複雑であり制御負担は軽くない。但し、ここでは、説明の都合上、10ビットの点灯データP1~P10と、4ビットのコモンデータCOM1~COM4とを含んだ32ビットのシリアル信号DATAが、シリアル通信回路SIOからドライバDr1,Dr2ランプ駆動回路LAMPに自動的に送信されることにする。したがって、シリアル通信回路SIOは、ワンチップマイコン40から指示された32ビット長のシリアルデータDATAを、シフトクロックCLOCKに同期して、ランプ駆動回路LAMPに送信し、この送信処理が完了すると、ワンチップマイコン40に送信完了割込みを発生させることになる。そして、送信完了割込みがかかると、図8bに示す送信完了割込み処理が実行される。ここでは、ワンチップマイコン40は、先ず、動作制御信号ENABLEをHレベルに立上げるST3。その結果、ランプ駆動回路LAMPのドライバDr1,Dr2は、オープンコレクタ型の出力端子が開放状態となって、全てのLEDランプが非点灯状態となる。次に、ワンチップマイコン40は、LATCHパルスを出力するST4。具体的には、LATCH信号をHレベルに立上げた後にLレベルに戻す。その結果、ドライバDr1,Dr2では、内蔵された16ビットシフトレジスタのデータが、ラッチレジスタに転送される。但し、このタイミングでは、動作制御信号ENABLEがHレベルであるから、全てのLEDランプは非点灯状態のままである。次に、ワンチップマイコン40は、動作制御信号ENABLEをLレベルに立下げて、送信完了割込み処理を終えるST5。その動作の結果、ステップST2の処理後に、シリアル通信回路SIOからドライバDr1,Dr2にシリアル転送された32ビットのデータが、LEDランプに向けて出力される。但し、図5の回路構成に基づき、実際に出力されるのは、4ビットのコモンデータCOM1~COM4と、10ビットの点灯データP1~P10だけである。そして、LレベルのコモンデータCOMiで選択される第i列に属する10個のLEDランプが、点灯データP1~P10に基づいて、点灯又は消灯される。正常な動作状態では、上記の通りに機能する。しかし、劣悪なノイズ環境下、シリアル信号がビット化けしている可能性もある。図5bは、かかる異常時の動作を図示したものであり、択一的に有意レベルとなる筈の出力信号OUT1~OUT4のうち、ビット化けによって、出力信号OUT1及びOUT2が共にLレベルとなった場合を想定している。このような場合、列方向の2個のLEDランプが全てON動作可能状態となるが、2個のLEDランプのON電流の総和は、電源電圧Vccと電流制限抵抗Rとで規定されるVcc-Vf/Rであるので、この意味では、特段の問題が生じない。なお、Vfは、LEDランプ発光ダイオードの順方向電圧降下であり、LEDランプの本来のON電流[=Vcc-Vf/R]は、100mA程度に設定されている。一方、ドライバDr1の出力OUT1及びOUT2が、共にLレベルとなるような異常時には、点灯データP1~P10についても、当然にビット化けしていると懸念される。そして、点灯データPjのビット化けによって、意味のないランプ演出が実行されると、遊技者に少なからず不信感を与える。また、例えば、OUT1~OUT4全てがLレベルとなった場合には、ドライバDr2の出力トランジスタオープンコレクタ型の出力部には、各々、100mA程度のコレクタ電流が流れるので、全体として、かなりの大電流となってドライバDr2を少なからず劣化させる。そして、このような異常が相当の頻度で繰り返されると、遊技者の不信感が募るだけでなく、意味のない発熱によってドライバDr2の劣化が促進される。しかし、本実施例では、コモンデータCOM1,COM2が共にLレベルにビット化けした場合には、第1ゲートG1の出力がHレベルに変化するので、このHレベル出力が、第2ゲートG2を通過して、ドライバDr2のENABLE端子に供給される。そして、ENABLE端子がHレベルに変化すると、ドライバDr2の出力トランジスタオープンコレクタ型が全て解放状態になるので、ドライバDr2への流入電流が阻止され、全てのLEDランプも消灯するので、上記した弊害が一挙に解消される。なお、Hレベルの異常信号ERは、次回のタイマ割込み処理において、正常データが出力されることでLレベルに復帰する。ところで、4ビットのコモンデータCOM1~COM4のうち、任意の3ビットや2ビットがビット化けした場合にも、ドライバDr1,Dr2の出力トランジスタを全て解放状態にするよう、第1ゲートG1の回路構成を変更しても良い。すなわち、単一のNORゲートG1に代えて、4ビットの出力端子OUT1~OUT4のうち、任意の2ビットや、任意の3ビットがLレベルのなった場合に、Hレベルの異常信号ERを出力する論理回路を設けても良いのは勿論である。図9aは、第2実施例のランプ駆動回路LAMPを示す回路図である。ここでは、インバータNOT動作をするトランジスタQと、検出抵抗RLとで、異常検出回路G1を構成している。図示の通り、ドライバDr1の出力端子OUT5の出力信号が、抵抗r2を経由して、トランジスタQのベース端子に供給されている。この第2実施例でも、図8bに示す点灯パターンテーブルTBLが使用されるので、本来、出力端子OUT5からは、Hレベルの信号が出力される筈である。しかし、コモンデータCOM1~COM4や、点灯データP1~P10がビット化けするような異常時には、出力端子OUT5からもビット化けしたLレベルの信号が出力される可能性がある。そして、かかる異常時には、異常検出回路G1がHレベルの異常信号ERを出力し、これが、第2ゲートG2を経由してドライバDr2のENABLE端子に供給されるので、ドライバDr2の出力トランジスタは開放状態となり、ドライバDr2への流入電流が阻止されて、全てのLEDランプが消灯される。なお、過敏な異常検出動作を回避するためには、図9bの変形回路例に示すように、ドライバDr1の出力端子OUT1~OUT6のうち、例えば、出力端子OUT2~OUT5から、コモンデータCOM1~COM4を出力する一方、出力端子OUT1,OUT6の出力信号のNOR出力を、異常信号ERとしても良い。この場合には、ドライバDr1の出力端子OUT1~出力端子OUT6から出力される一連のシリアル信号について、その最初と最後がビット化けしているので、コモンデータCOM1~COM4や、点灯データP1~P10についても、致命的にビット化けしていると予想して、全てのLEDランプを消灯させるのである。ところで、図5や図9では、2つのドライバDr1,Dr2を直列接続する実施例を説明したが、図10に示すように3つ以上のドライバを直列接続しても良いのは勿論である。この第3実施例の場合には点灯データPiを増加させることで、ランプ演出の演出内容を豊富化することができる。なお、図10の構成では、コモンデータCOMjを、最大16ビットまで増加させることができるので、駆動可能なランプ数は、最大16163=768個である。このような構成は、ドットマトリクスを構成する上で好適である。図11は、コモンデータCOM1~COM4を出力する最上流のドライバDr1として、別のドライバIC例えばTOSHIBA製TC74HC595APを使用したランプ駆動回路LAMPを示す回路図である。このドライバICの内部構成は、図7に示す通りであり、演出制御部22のワンチップマイコン40から受けたシリアル信号DATAは、SI端子を経由して、8ビット長のシフトレジスタに供給され、シフトクロックSCKに同期してシフトされる。そして、シフトレジスタを経由したシリアル信号は、QH’端子から出力される。シフトレジスタに入力されたシリアル信号DATAは、ラッチクロック信号RCKがHレベルに立上ったタイミングで、8ビット長のラッチレジスタに取得され、ラッチクロック信号RCKがLレベルに戻ると、ラッチレジスタの取得値が保持される。ラッチレジスタの取得値は、動作制御信号GバーがLレベルであれば、そのまま出力端子QA~AHから出力される。但し、動作制御信号GバーがHレベルであれば、3ステイト型の出力ゲート列が全て高インピーダンス状態となる。また、このドライバICには、クリア端子SCLRが設けられており、ここにLレベルの電圧を加えると、8ビットのシフトレジスタの出力が全てLレベルとなる。そして、このクリアデータは、ラッチクロック信号RCKがHレベルに立上ったタイミングで、8ビット長のラッチレジスタに取得され、このタイミングで、動作制御信号GバーがLレベルであれば、そのまま出力端子QA~AHから出力される。異常検出回路としては、ここでは、ドライバDr1の出力端子QA及びQBが、共にHレベルの場合に、Lレベルの異常信号ERを出力するNANDゲートGTが使用される。また、トランジスタアレイARYの前段には、4個のインバータ回路を配置している。インバータ回路は、論理記号で示されているが、具体的には、例えば、NPN型のトランジスタによるスイッチング回路が採用される。何れにしても、この回路では、ドライバDr1の出力端子QA~QDがHレベルであれば、各トランジスタQ1~Q4がON状態となり、逆に、出力端子QA~QDの出力がLレベルであれば、各トランジスタQ1~Q4がOFF状態となる。なお、ドライバDr1の出力端子QA~QDが、高インピーダンス状態でも、各トランジスタQ1~Q4はOFF状態である。以上の通り、図11の回路では、ドライバDr1の内部構成図7参照に対応して、インバータ回路によって動作ロジックを逆転させている。そのため、図12bの点灯パターンテーブルTBLについては、コモンデータCOMが8ビット長であることを除き、図8cの構成と同じである。図12aは、図11のランプ駆動回路LAMPに対する演出制御部22の処理内容を説明するフローチャートである。ステップST11~ST12、及びステップST13~ST15の処理は、図8のステップST1~ST5の処理と実質的に同じである。但し、この第4実施例では、ステップST15に続いて、ラッチクロック信号RCKを再出力しているST16。そのため、ドライバDr1~Dr4のラッチレジスタの内容が、ラッチクロック信号RCKに同期して連続して2回出力されることになる。但し、ステップST14からステップST16の間に、ラッチレジスタの内容に変化がなければ、ドライバDr1~Dr4からの出力値に、何ら変化が生じない。すなわち、動作制御信号Gバー出力やENABLE出力を、HレベルからLレベルに戻してST15、ドライバDr1~Dr4から内部データを出力した後に、ドライバDr1~Dr4の内部回路に変化がなければ、ステップST16は何の意味も持たない。ところが、ノイズなどの影響で、ドライバDr1の出力端子QA及びQBの出力が共にHレベルであった場合には、動作制御信号GバーのLレベルへの立下りタイミングでST15、NANDゲートGTの出力がLレベルになる。このNANDゲートGTの出力は、ドライバDr1のクリア端子SCLRに供給されるので、ステップST15のタイミングで、ドライバDr1に内蔵されたシフトレジスタのデータが全てクリアされてLレベルとなる。そして、このクリアデータは、次の、ラッチクロック信号RCKに同期して出力されるのでST16、異常なコモンデータCOM1~COM4の出力が未然に防止される。なお、図12の回路においても、図9に示すように、未使用ビットを使用して異常信号ERを出力する構成を採っても良い。未使用ビットは本来Lレベルの筈であるから、ここからHレベルの信号が出力される場合は、ビット化け状態であり、そうである以上、他の出力端子についてもビット化けが予想されることは先に説明した通りである。以上、本発明の実施形態について具体的に説明したが、具体的な記載内容は特に本発明を限定するものではない。例えば、主制御部21→演出制御部22の経路で制御コマンドが伝送され、演出制御部22が、LEDランプ群を制御する構成に限定されないのは勿論である。特に、複数の発光体によってドットマトリクスを構成する場合には、専用のCPU回路ドット制御回路を配置してランプ制御動作を実行するのが好適である。この場合には、ドット制御回路は、演出制御部の下流側に配置されるのが典型的である。何れにしても、ドットマトリクスを点灯駆動する構成を採った場合には、単なる装飾ランプの場合より、遊技者の注目度合いが高いので本発明が好適である。しかも、主制御部21や演出制御部22の制御負担を増加させることなく、ドットマトリクスによる複雑高度なランプ演出が可能となる。"