回路保護システムであって、論理部108と、第1ノード10及び第2ノード20を有する電流感知装置102と、前記第1ノード10及び前記第2ノード20に接続され、前記電流感知装置102が感知した電流を示す電圧を前記論理部108に出力するように動作する電流感知回路120と、前記第1ノード10、前記第2ノード20、及び前記論理部108に接続され、前記電流感知装置102を通る電流を誘発するように動作する接続確認部130と、を備える回路保護システム。前記接続確認部130が、前記第2ノード20に接続された第2ダイオード116と、前記第2ダイオード116に接続され、前記論理部108に通信可能に接続された第2抵抗118とを更に含む、請求項1に記載のシステム。前記接続確認部130が、第1抵抗112に接続された電圧源110と、前記第1抵抗112及び前記第1ノード10に接続された第1ダイオード114とを含む、請求項2に記載のシステム。前記接続確認部130が、前記第1ノード10及び前記論理部108に通信可能に接続されたスイッチング装置202に通信可能に接続された電圧源を含む、請求項2に記載のシステム。前記接続確認部130が、電圧源及び第3ノード201に接続された第3抵抗214と、前記第3ノード201及び前記論理部108に通信可能に接続された第4抵抗216と、前記第3ノード201に接続されたソース端子と、前記論理部108に接続されたゲート端子と、前記第1ノード10に接続された第4ダイオード214に接続されたドレイン端子と、を有するスイッチング装置202と、を含む請求項2に記載のシステム。前記接続確認部が、電圧源及び第3ノード201に接続された第3抵抗214と、前記第3ノード201及び前記論理部108に通信可能に接続された第4抵抗216と、前記第3ノード201と、前記第1ノード10に接続された第4ダイオード214とに接続され、前記論理部108からの信号受信に応答して開閉動作が可能なスイッチング装置202とを含む、請求項2に記載のシステム。前記電流感知回路が、前記第1ノード10及び前記第2ノード20に接続されたブリッジ整流部106と、前記ブリッジ整流部106に接続された信号調整部122と、前記信号調整部122に接続されたアナログ-デジタル変換部112と、を含む請求項1に記載のシステム。前記論理部108がインジケータ装置124に通信可能に接続されており、前記論理部108は、前記電流感知装置102が前記第1ノード10と前記第2ノード20との間に接続されていないと判定された場合、これに応答してその旨の表示をユーザーに出力するように動作する、請求項1に記載のシステム。前記システムが、第4ノード10及び第5ノード20を有する第2電流感知装置102と、前記第4ノード10及び前記第5ノード20に接続され、前記第2電流感知装置によって感知された電流を示す電圧を前記論理部108に出力するように動作する第2電流感知回路と、前記第4ノード10、前記第5ノード20、及び前記論理部108に接続され、前記第2電流感知装置102を通る電流を誘発するように動作する第2接続確認部230と、を更に含む請求項1に記載のシステム。前記電流感知装置102がトランスを含む、請求項1に記載のシステム。電流測定回路内の部品が、例えば電気装置の設置不良又は寿命による摩耗によって遮断されると、装置内の電流を誤って測定したり測定できないことがある。本発明の一態様によると、回路保護システムは、プロセッサと、第1ノード及び第2ノードを有する電流感知装置と、第1ノード及び第2ノードに接続され、電気装置が感知した電流を示す電圧をプロセッサに出力するように動作する電流感知回路と、第1ノード、第2ノード、及びプロセッサに接続され、電流感知装置を通して電流を誘発するように動作する接続確認部と、を含む。本発明の別の態様によると、回路保護システムを動作する方法は、電流感知装置を通して試験信号を送信するステップと、試験信号が受信されたかどうかを判定するステップと、試験信号が受信されていない場合はこれに応答してその旨の表示をユーザーに出力するステップと、を含む。図面に関連する下記の記述から、上記及びその他の利点及び特徴の理解が深まるであろう。本明細書の結びの特許請求の範囲において、本発明とみなされる主題が具体的に指摘され、明確にクレームされている。本発明の上記その他の特徴及び利点は、添付図面に関連する下記の詳細な説明から明らかとなる。発明を実施するための形態では、添付図面を参照しながら、例示目的において本発明の実施形態をその利点及び特徴と併せて説明する。図1は、回路保護システム100の実施例の回路図を示す。システム100は、近接する線又は電流経路内の電流を感知するように動作する、例えば変流器、変圧器、又はロゴスキーコイル装置を含む感知装置102を含む。感知装置102は、電圧源VL150からの電圧を受ける、負荷103に接続された線101の近傍に配置される。図示の実施形態では、VL150と負荷103との間にスイッチング装置105が配置されている。スイッチング装置105は、このスイッチング装置105を開くように動作するアクチュエータ104によって動作可能である。システム100は、ノード10及び20に接続された感知装置102と、ノード10及び20に接続されたブリッジ整流部106とを含む、電流感知部120を含む。ブリッジ整流部は、抵抗110及び信号調整及びアナログ-デジタル変換部ADC112を介して論理部又はプロセッサ装置108に接続される。論理又はプロセッサ部プロセッサ108は、例えばレベル検知及びフィルタリング部を有するデジタル又はアナログ回路、又は論理機能を実行可能な集積回路プロセッサを含む。信号調整部は、例えば、フィルタ、キャパシタ、及び線101内で測定される、感知装置102が感知した電流を示す信号を出力する論理集積回路の配置を含む。調整されたアナログ信号は、ADC112によってデジタル信号に変換され、プロセッサ108に出力される。動作時には、プロセッサ108で、線101内で感知される電流を監視し、例えば感知される電流が閾値を超える場合は、論理回路を使用してスイッチング装置105を開くようにできる。動作時は、感知装置102をブリッジ整流部106を介してプロセッサ108に適切に、確実に接続することが望ましい。このとき、システム100は接続確認部CVP130を含む。CVP130は、抵抗112及びダイオード114を介してノード10に接続された電圧源Vcc110と、信号調整部122を介してプロセッサ108に接続されたダイオード116及び抵抗118とを含む。信号調整部122は、プロセッサ108が受信する信号のノイズを低減するとともに信号を調整するフィルタを含む。動作時には、Vcc110からの電流がノード10、感知装置102、ノード20、及び信号調整部112を経てプロセッサ108に至る流路を流れる。プロセッサ108は、CVP130の流路が接続されていることを示す電圧を受けることによって、感知装置102がノード10及び20に接続されていることを論理的に判定可能である。感知装置102がノード10及び20に接続されていないことをプロセッサ108が判定すると、幾つかの実施形態では、プロセッサがスイッチング装置105を開く。プロセッサ108は、インジケータ装置124を介して、接続が欠如している旨の表示を出力可能である。インジケータ装置には、例えばディスプレイ上のテキストインジケータ、ディスプレイ上のノンテキストインジケータ、光等の視覚インジケータ、又は可聴音声又はアラーム等の非視覚インジケータが含まれる。図2は、回路保護システム200の代替実施例を示す。システム200は、上記のシステム100と同様であり、例えば線101の近傍に配置される感知装置102が、電流感知部120及びプロセッサ108を含む。接続確認部CVP230は、電圧源Vcc110と、例えば、ノード201に接続されたソース端子と、ダイオード214を介してノード10に接続されたドレイン端子と、プロセッサ108に接続されたゲート端子とを設けて配置された電界効果トランジスタを含むスイッチング装置202とを含む。或いは、スイッチング装置202は、電気/機械式リレー装置、又はプロセッサ108によって開閉を切り換えるように動作する別のタイプのスイッチング装置を含む。抵抗212及び216はCVP230内に配置され、スイッチング装置202に接続される。動作時、スイッチング装置202はプロセッサ108により制御される。スイッチング装置202の閉成又は起動によって、電圧源110からの電圧が制御され、オンサイクルが開始される。こうして、プロセッサ108は、ノード10、感知装置102、及びノード20によって画成される流路を通る信号を制御可能である。信号は、例えば定電圧、パルス、又は方形波を含むが、代替実施形態では、いずれのタイプの信号も含み得る。図3は、多相回路保護システム300の実施例を示す。図示の実施形態は2つの相A及びBを含むが、システム内の相が幾つであっても同様の配置を使用できる。説明目的のため、アクチュエータ104及びスイッチング装置105の配置は図示しないが、実施形態にアクチュエータ104とスイッチング装置105とを含めてもよい。システム300は、電圧源VLA150aの近傍に配置された感知装置102を有する電流感知部120aと、電流源VLB150bの近傍に配置された感知装置102を有する電流感知部120bとを含む。CPV230aと230bは、図2で前述したものと同様に配置される。プロセッサ108は、電流感知部120a及び120bと、CPV230a及び230bとに接続される。図示の配置により、プロセッサ108は、感知装置102間に短絡305が存在するかどうかを判定できる。例示的な動作では、プロセッサはCPV230bの装置202がインアクティブに留まっている間にCPV230aの装置202を起動することによって接続性試験を開始する。短絡305が存在する場合は、CPV230aからの信号が短絡部305を通って伝搬し、プロセッサ108によってノード20bで検知される。このように、プロセッサ108は、各相のCPV230を順次起動させたり停止させたりすることによって、相AとBとの間の短絡を検知及び特定可能である。図4は、上述のシステムを動作させる例示的方法を含むブロック図を示す。このとき、ブロック402で、プロセッサ108内に位置するタイマAが始動する。タイマAがブロック404で満了すると、ブロック406で試験信号がセンサを通して送信される。例えば、プロセッサ108は図3のCPV230aの装置202を起動する。ブロック408で、プロセッサ108は、ブロック内の関連付けられていない回路から試験信号が受信されたかどうか例えば、試験信号がCPV230bの部分を通過することが感知されたかどうかを判定し、そうである場合は、短絡が存在する可能性があるので、ブロック410でエラー表示が出力される。ブロック412で、プロセッサ108は、関連付けられたCPV230aの回路から信号が受信されたかどうかを判定する。そうである場合は、ブロック414でタイマA及びBがリセットされ、CPV230aの装置202の動作が停止され、ブロック416で試験信号が停止され、且つブロック402でタイマAが始動される。ブロック412で関連付けられた回路から試験信号が受信されない場合は、ブロック418でプロセッサ108内に位置するタイマBが始動する。ブロック420は、タイマBが満了したかどうかを判定する。そうである場合は、ブロック422で接続エラー表示が出力される。そうではない場合は、ブロック424は、関連付けられた回路から試験信号が受信されたかどうかを判定し、そうである場合は、ブロック426でタイマAとタイマBがリセットされ、ブロック416で試験信号が停止する。タイマBを使用して、ブロック422で接続エラーの出力を遅延させてもよい。所望の遅延時間をセットするにあたり、ゼロを含む任意の値にタイマ満了の閾値をセットできる。ブロック422での接続エラー表示の出力には、例えばディスプレイ上のテキストインジケータ、ディスプレイ上のノンテキストインジケータ、光等の視覚インジケータ、又は可聴音声又はアラーム等の非視覚インジケータが含まれる。必要に応じて、エラー表示の受信を利用して、遮断器又は図2のスイッチング装置105を論理的に開くこともできる。限られた数の実施形態に関してのみ本発明を詳説したが、明らかなように、本発明がこれらの開示の実施形態に限定されることはない。むしろ、本発明を修正して、上記しなかった変形、改変、置換、又は等価の措置を幾つ組み込んでも、本発明の概念及び範囲に含まれる。また、本発明の様々な実施形態について記述したが、本発明の態様には、記述した実施形態の一部を含むのみでもよいことを理解されたい。したがって、本発明は、上記の説明によって限定されず、添付の特許請求の範囲によってのみ限定されるとみなされるべきである。