"半導体基板と、前記半導体基板上に形成された層間絶縁膜と、前記層間絶縁膜に形成されたプラグと、前記層間絶縁膜上および前記プラグ上に形成され、且つ、前記層間絶縁膜および前記プラグ界面層と接するように形成された界面層と、前記界面層上に形成され、且つ、前記界面層と接するように形成された相変化材料層と、前記相変化材料層上に形成された上部電極と、を有し、前記界面層は、Ti酸化膜、Zr酸化膜、Hf酸化膜、Ta酸化膜、Nb酸化膜、Cr酸化膜、Mo酸化膜、W酸化膜またはA1酸化膜からなることを特徴とする半導体装置。請求項1に記載の半導体装置において、前記界面層の膜厚は、0.5nm以上であって5nm以下であることを特徴とする半導体装置。請求項1または2の何れか1項に記載の半導体装置において、前記界面層の膜厚は、前記界面層中をトンネル電流が流れる膜厚よりも薄いことを特徴とする半導体装置。請求項1~3の何れか1項に記載の半導体装置において、前記相変化材料膜は、Ge、SbおよびTeを有することを特徴とする半導体装置。a半導体基板上に層間絶縁膜を形成する工程と、b前記層間絶縁膜にプラグを形成する工程と、c前記層間絶縁膜上および前記プラグ上に、前記層間絶縁膜および前記プラグ界面層と接するように界面層を形成する工程と、d前記界面層上に、前記界面層と接するように相変化材料層を形成する工程と、e前記相変化材料層上に上部電極を形成する工程と、を有し、前記界面層は、Ti酸化膜、Zr酸化膜、Hf酸化膜、Ta酸化膜、Nb酸化膜、Cr酸化膜、Mo酸化膜、W酸化膜またはA1酸化膜からなることを特徴とする半導体装置の製造方法。請求項5に記載の半導体装置の製造方法において、前記c工程は、c1スパッタリング法によって金属膜を形成する工程と、c2酸素ラジカルや酸素プラズマによる酸化性雰囲気中で、前記金属膜を酸化することで、前記界面層を形成する工程と、を含むことを特徴とする半導体装置の製造方法。請求項5または6の何れか1項に記載の半導体装置の製造方法において、前記界面層の膜厚は、0.5nm以上であって5nm以下であることを特徴とする半導体装置の製造方法。請求項5~7の何れか1項に記載の半導体装置の製造方法において、前記界面層の膜厚は、前記界面層中をトンネル電流が流れる膜厚よりも薄いことを特徴とする半導体装置の製造方法。請求項5~8の何れか1項に記載の半導体装置の製造方法において、前記相変化材料膜は、Ge、SbおよびTeを有することを特徴とする半導体装置の製造方法。本発明は、相変化メモリの製造工程における課題と、書き換え動作における課題をそれぞれ明らかにし、これらの課題を同時に解決できる手段を提供するものである。以下、解決すべき2つの課題を順に説明する。1つめの課題は、カルコゲナイド材料は接着性が低いため、相変化メモリの製造工程中に膜が基板から剥離しやすいことである。特に、カルコゲナイド材料はシリコン酸化膜との接着性が低いことから、カルコゲナイド材料層と層間絶縁膜との間に接着層を設ける必要がある。相変化メモリにおいて、カルコゲナイド材料層の剥離防止には接着層の挿入が有効であることは既に知られている。公知例としては、例えば、特開2003-174144号公報特許文献1、米国特許US2004/0026731号明細書特許文献2、米国特許US2003/0047727号明細書特許文献3などが挙げられる。いずれの公知例においても、具体的な接着層材料として、例えばTiのような導電体が用いられている。プラグ上と層間絶縁膜上に導電体からなる接着層を形成した場合のメモリセルの断面構造を図6に示す。カルコゲナイド材料層3と層間絶縁膜1との界面全面に導電体接着層8が設けられているため、カルコゲナイド材料層の剥離を防止することができる。しかし、この構造では、相変化メモリの書き換え動作時にプラグ2から電圧を印加すると、導電体接着層8はカルコゲナイド材料層3よりも抵抗率が低いため、電流は主に接着層8の横方向基板面と平行方向に流れる。この場合、カルコゲナイド材料層がジュール熱によって加熱される領域は、接着層8と接している部分全面に広がるため、カルコゲナイド材料層を結晶化または非晶質化するためには非常に大きな電流が必要になってしまう。上記の問題は、図7に示すように、導電体接着層8をプラグ2と接しない領域に限って形成すれば解決できる。この場合、カルコゲナイド材料層3がジュール熱によって加熱される領域は、プラグ2と接している部分に絞られるため、カルコゲナイド材料層3を結晶化または非晶質化するために必要な電流は図6の場合に比べると小さくなる。しかし、カルコゲナイド材料層3と層間絶縁膜1との界面に接着層が設けられていない領域が存在することになるので、カルコゲナイド材料層の剥離を完全に防止することはできない。また、層間絶縁膜1上とプラグ2上を含めた基板全面に導電体接着層8を形成した後、プラグ2上の導電体接着層を除去する工程が追加で必要となる。この場合、マスク枚数が増えて製造コストが高くなるとともに、メモリセルを微細化するとあわせ余裕が少なくなって歩留まりや信頼性が低下するという問題が生じる。このため、相変化メモリの書き換え特性に悪影響を及ぼすことなく、カルコゲナイド材料層の剥離を防止できる手段が求められていた。2つめの課題は、例えばタングステンなどの低抵抗材料をプラグに用いると、カルコゲナイド材料層からプラグを介して熱が逃げやすくなるため、ジュール熱でカルコゲナイド材料層を加熱するのに非常に大きい電流が必要となることである。これは、抵抗率が低い材料は、一般的に熱伝導率が高いことに起因する。特にリセット時非晶質化はカルコゲナイド材料層を融点以上に加熱しなければならないため、プラグからの熱拡散は大きな問題となる。例えば、ロジック回路と混載するためには、少なくともMOSトランジスタで動作可能な程度まで書き換えに必要な電流を低減しなければならない。低電流での書き換えを可能にするためには、プラグからの熱拡散を抑制し、カルコゲナイド材料層を効率的に加熱できる構造を用いる必要がある。なお、光ディスクの場合は、レーザーで書き込み読み出しを行うので、カルコゲナイド材料層と電気的に接続する部分は必要ない。このため、熱伝導率の高い材料と接触することはない。つまり、熱伝導率の高い材料を介しての熱拡散は、電気的パルスで書き込み読み出しを行う相変化メモリに特有な課題である。プラグからの熱拡散を抑制するためには、抵抗率の高い、つまり熱伝導率の低い材料をプラグに用いる手段が提案されている。プラグに高抵抗材料を適用した公知例としては、例えば、特開2003-174144号公報特許文献1が挙げられる。具体的な高抵抗プラグ材料として、TiSiN、TiAlN、TiSiCが用いられている。この場合、従来のロジック回路には用いられていない新規材料を導入しなければならないため、製造コストが高くなるとともに、歩留まりや信頼性が低下するという問題が生じる。このため、従来の低抵抗材料のプラグを用いても熱拡散を抑制できる手段が求められていた。そうすれば、カルコゲナイド材料を効率的に加熱できるため、相変化メモリの書き換えの低電流化が可能となる。本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。まず第1に、半導体基板と、半導体基板上に形成された層間絶縁膜と、層間絶縁膜に形成されたプラグと、層間絶縁膜上および前記プラグ上に形成され、且つ、層間絶縁膜およびプラグ界面層と接するように形成された界面層と、界面層上に形成され、且つ、界面層と接するように形成された相変化材料層と、相変化材料層上に形成された上部電極と、を有し、界面層は、Ti酸化膜、Zr酸化膜、Hf酸化膜、Ta酸化膜、Nb酸化膜、Cr酸化膜、Mo酸化膜、W酸化膜またはA1酸化膜からなることを特徴とする半導体装置。第2に、a半導体基板上に層間絶縁膜を形成する工程と、b層間絶縁膜にプラグを形成する工程と、c層間絶縁膜上および前記プラグ上に、層間絶縁膜およびプラグ界面層と接するように界面層を形成する工程と、d界面層上に、界面層と接するように相変化材料層を形成する工程と、e相変化材料層上に上部電極を形成する工程と、を有し、界面層は、Ti酸化膜、Zr酸化膜、Hf酸化膜、Ta酸化膜、Nb酸化膜、Cr酸化膜、Mo酸化膜、W酸化膜またはA1酸化膜からなることを特徴とする半導体装置の製造方法。本発明によれば、カルコゲナイド材料層が製造工程中に剥離するのを抑制することができる。また、相変化メモリの書き換え動作時に、ジュール熱で加熱したカルコゲナイド材料層から、熱伝導率の高いプラグを介して熱が逃げるのを抑制することができる。その結果、相変化メモリの製造工程に起因した電気特性の不均一性や信頼性の劣化を抑制でき、さらに発熱の高効率化によってMOSトランジスタで動作可能な程度まで書き換えを低電流化できる。以下、本発明の実施例を図面に基づいて詳細に説明する。なお、実施例を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、以下の説明では、上記2つの課題を同時に解決するための代表的な手段を以下に説明し、その後より具体的な例について説明する。本発明の第1の手段は、カルコゲナイド材料層の下面と層間絶縁膜及びプラグの上面との間に、絶縁体からなる連続した界面層を形成することである。従来は、接着層としてTiやAlなどの導電体材料が用いられていた。これは、一般的には、導電体材料はカルコゲナイド材料と反応しやすいため、界面の結合力が強くなって剥離耐性が向上するためである。しかし、我々は、導電体材料だけではなく、絶縁体材料を接着層に用いてもカルコゲナイド材料層の剥離を抑制できることを見出した。これは、絶縁体材料でもカルコゲナイド材料と若干反応するので結合力が強くなることに加えて、絶縁体材料はドライエッチング工程に対する耐性が高いためである。以下、実験結果を詳細に説明する。界面剥離強度の分子動力学計算を行った結果を図8から11に示す。カルコゲナイド材料としてGeSbTe以下、GSTと表記を仮定し、接着する下地材料との界面でGST膜を引き剥がすのに必要なエネルギーを計算した。これを剥離エネルギーと定義する。下地材料が結晶の場合は、一般的に配向しやすい結晶面を仮定した。例えば、Tiは001面が基板面と平行方向に成長しやすいため、GSTとTi001界面の剥離エネルギーを求めた。相変化メモリの製造工程中では、例えば図4で示した構造のように、ドライエッチング法でカルコゲナイド材料層を加工した時に剥離する確率が高い。ドライエッチング法はClやFを含む雰囲気で行われることが多いため、GSTと下地材料との界面にClやFが拡散すると考えられる。そこで、GSTと下地材料との界面にClやFが1原子at.拡散したと仮定した場合の剥離エネルギーも計算によって求めた。まず、図8の結果について説明する。下地材料がTi001、TiN111、Al111の場合に比べて、非晶質のSiO2a-SiO2では剥離エネルギーが非常に小さいことがわかる。これは、GSTとa-SiO2との界面は剥離しやすいことを裏付ける結果である。また、GSTとa-SiO2との界面にClやFが介在すると、剥離エネルギーはさらに低下することがわかる。このことから、図4のようにドライエッチング法でGSTを加工すると、GSTと層間絶縁膜との界面にClやFが拡散することによってGSTが剥離しやすくなると考えられる。次に、図9の結果について説明する。GSTとTi001との界面及びGSTとTa110との界面は剥離エネルギーが比較的大きく、剥離しにくいと考えられる。しかし、界面にClやFが介在すると剥離エネルギーの低下が著しいことがわかる。ただし、ClやFが拡散して剥離エネルギーが低下しても、図8に示したa-SiO2との界面に比べれば剥離エネルギーはまだ大きいため、接着層としては機能すると考えられる。しかし、TiやTaなどの導電体を接着層に用いると、前述したように、カルコゲナイド材料層を書き換えるためには非常に大きな電流が必要になってしまう。次に、図10の結果について説明する。GSTとAl2O3との界面及びGSTとTiO2との界面の剥離エネルギーは、図9に示したTiやTaなどの導電体に比べると小さいが、図8に示したGSTa-SiO2との界面に比べれば大きいことがわかる。また、図8に示したGSTa-SiO2に比べると、ClやFが界面に介在した時の剥離エネルギーの低下は小さい。この結果は、Al2O3やTiO2などの絶縁体材料はドライエッチング工程に対する耐性が高いことを示しており、接着層として望ましいと考えられる。次に、図11の結果について説明する。GSTとTa2O5との界面及びGSTとCr2O3との界面の剥離エネルギーは、図10に示したAl2O3やTiO2と比べて大きい。また、ClやFが界面に介在した時の剥離エネルギーは、図9に示したTiやTaなどの導電体と比べても大きい。この結果は、Ta2O5やCr2O3は接着層として非常に望ましいことを示す。今回検討した材料の中では、絶縁体の接着層として最も望ましいのはCr2O3、次がTa2O5であり、以下、TiO2、Al2O3の順であった。本発明を用いた製造工程の一例を図1で説明する。従来の技術と同様の方法で層間絶縁膜1とプラグ2を形成する。次いで、例えばタンタル酸化膜からなる絶縁体界面層7、例えばGeSbTeからなるカルコゲナイド材料層3、例えばタングステンからなる上部電極4、例えばシリコン酸化膜からなるハードマスク5を順に堆積する。次いで、周知のリソグラフィ法及びドライエッチング法により、ハードマスク5、上部電極4、カルコゲナイド材料層3、絶縁体界面層7を加工する。次いで、層間絶縁膜6を堆積すると、図1のようになる。この手段によれば、カルコゲナイド材料層の下部全面に絶縁体からなる接着層が形成されるため、剥離強度が高くなり、製造工程中の剥離を抑制することができる。また、本発明によれば、プラグ上に絶縁体からなる界面層が形成されることにより、低抵抗プラグから熱が拡散するのを抑制することができる。これは、絶縁体材料は導電体材料に比べて熱伝導率が小さいためである。例えば、導電体であるタングステンの熱伝導率は1.74W/cmK27°Cであるのに対し、絶縁体であるチタン酸化物の熱伝導率は6.5×10-2W/cmK100°Cと2桁程度小さい。このため、カルコゲナイド材料層とプラグとの間に絶縁体からなる界面層を挿入すれば、カルコゲナイド材料層からプラグを介して熱が逃げるのを抑制できる。この結果、カルコゲナイド材料を効率的に加熱することができるため、相変化メモリの書き換えの低電流化が可能となる。以上の説明から明らかなように、本発明を用いれば、カルコゲナイド材料層は接着性が低いため、相変化メモリの製造工程中に膜が基板から剥離しやすいという課題と、カルコゲナイド材料層からプラグを介して熱が逃げやすいため、ジュール熱でカルコゲナイド材料層を加熱するのに非常に大きい電流が必要となるという課題を同時に解決することができる。絶縁体からなる界面層の膜厚は、少なくとも膜が連続になる膜厚より厚くする必要がある。連続膜ではなく島状膜になってしまうと、層間絶縁膜上において接着層として機能せず、プラグ上においても熱抵抗層として機能しないためである。界面層の材料にもよるが、連続膜にするためには、膜厚は0.5nm以上とするのが望ましい。絶縁体からなる界面層は、非晶質でも多結晶でもよい。例えば多結晶は膜中に結晶粒界が存在するが、本発明の趣旨に照らせば、この場合も連続膜とみなすことができる。また、絶縁体からなる界面層の膜厚は、絶縁膜中をトンネル電流が流れる膜厚よりも薄くする必要がある。ジュール熱によってカルコゲナイド材料層を融点以上に加熱するためには、プラグからカルコゲナイド材料層に必要な電流が流れなければならない。絶縁体からなる界面層の膜厚が厚くなれば電気抵抗が大きくなって電流量が減少してしまうので、絶縁体界面層はできるだけ薄くする必要がある。一般的に、絶縁体膜の直列抵抗は膜厚に対して指数関数的に増大する。カルコゲナイド材料層を融点以上に加熱するためには、100μA~1mA程度の電流が必要であることが知られている。例えば、電圧3Vで電流100μAを発生させるためには、界面層の抵抗は少なくとも30kΩ以下にする必要がある。絶縁体膜を用いて30kΩ以下の直列抵抗を実現するためには、トンネル電流が支配的となる領域まで膜厚を薄くしなければならない。このためには、膜厚は少なくとも5nm以下とする必要があり、十分に大きな電流を得るためには、膜厚は3nm以下とするのが望ましい。絶縁体からなる界面層の材料は、層間絶縁膜材料例えばシリコン酸化膜よりもカルコゲナイド材料層との接着性が高く、プラグ材料例えばタングステンよりも熱伝導率が小さい材料であればよい。例えば、Ti酸化膜、Zr酸化膜、Hf酸化膜、Ta酸化膜、Nb酸化膜、Cr酸化膜、Mo酸化膜、W酸化膜、Al酸化膜が挙げられる。本発明の第2の手段は、カルコゲナイド材料層の下面と層間絶縁膜及びプラグの上面との間に、連続した半導体からなる界面層を形成することである。我々は、半導体材料を接着層に用いてもカルコゲナイド材料層の剥離を抑制できることを見出した。これは、接着層として例えばSiを用い、カルコゲナイド材料層として例えばGeSbTeを用いれば、SiとGeは置換反応しやすいので結合力が非常に強くなるためである。本発明を用いた製造工程の一例を図12で説明する。従来の技術と同様の方法で層間絶縁膜1とプラグ2を形成する。次いで、例えば非晶質シリコンからなる半導体界面層9、例えばGeSbTeからなるカルコゲナイド材料層3、例えばタングステンからなる上部電極4、例えばシリコン酸化膜からなるハードマスク5を順に堆積する。次いで、周知のリソグラフィ法及びドライエッチング法により、ハードマスク5、上部電極4、カルコゲナイド材料層3、半導体界面層9を加工する。次いで、層間絶縁膜6を堆積すると、図12のようになる。この手段によれば、カルコゲナイド材料層の下部全面に半導体からなる接着層が形成されるため、剥離強度が高くなり、製造工程中の剥離を抑制することができる。また、本発明によれば、プラグ上に半導体からなる界面層が形成されることにより、低抵抗のプラグから熱が拡散するのを抑制することができる。これは、半導体材料は導電体材料に比べて熱伝導率が小さいためである。例えば、GeSbTeの融点程度である1000Kで比較すると、導電体であるタングステンの熱伝導率は1.18W/cmKであるのに対し、半導体であるシリコンの熱伝導率は0.312W/cmKと1/4程度である。このため、カルコゲナイド材料層とプラグとの間に半導体からなる界面層を挿入すれば、カルコゲナイド材料層からプラグを介して熱が逃げるのを抑制できる。この結果、カルコゲナイド材料を効率的に加熱できるため、相変化メモリの書き換えの低電流化が可能となる。以上の説明から明らかなように、本発明を用いれば、カルコゲナイド材料層は接着性が低いため、相変化メモリの製造工程中に膜が基板から剥離しやすいという課題と、カルコゲナイド材料層からプラグを介して熱が逃げやすいため、ジュール熱でカルコゲナイド材料層を加熱するのに非常に大きい電流が必要となるという課題を同時に解決することができる。半導体からなる界面層の膜厚は、少なくとも膜が連続になる膜厚より厚くする必要がある。連続膜ではなく島状膜になってしまうと、層間絶縁膜上において接着層として機能せず、プラグ上においても熱抵抗層として機能しないためである。界面層の材料にもよるが、連続膜にするためには、膜厚は0.5nm以上とするのが望ましい。半導体からなる界面層は、非晶質でも多結晶でもよい。例えば多結晶は膜中に結晶粒界が存在するが、本発明の趣旨に照らせば、この場合も連続膜とみなすことができる。ただし、多結晶は非晶質よりも抵抗が低いため、相変化メモリの書き換え動作時にプラグから電圧を印加すると、電流が接着層の横方向基板面と平行方向に流れやすくなる。すると、カルコゲナイド材料層がジュール熱によって加熱される領域が広がるため、カルコゲナイド材料層を結晶化または非晶質化するためにより大きな電流が必要になってしまう。このため、半導体からなる界面層は、多結晶よりも非晶質の方が望ましい。また、半導体からなる界面層には不純物は加えない方が望ましい。例えば、シリコン中にPリン、As砒素、Sbアンチモン、Bボロンなどの不純物を添加すると電気伝導性が高くなることが知られている。この場合、界面層の抵抗が低くなり、カルコゲナイド材料層を書き換えるのにより大きな電流が必要となってしまう。ただし、不純物を活性化しなければ抵抗の低下は小さいので、非晶質の半導体界面層を用いる場合は不純物添加の影響は小さい。また、半導体からなる界面層の膜厚は、縦方向基板面と垂直方向の抵抗が横方向基板面と平行方向の抵抗よりも十分低くなるような膜厚にする必要がある。もし、横方向基板面と平行方向の抵抗が低いと、相変化メモリの書き換え動作時にプラグから電圧を印加した時に、電流は主に界面層を通じて横方向に流れる。この場合、カルコゲナイド材料層がジュール熱によって加熱される領域は、界面層と接している部分全面に広がるため、カルコゲナイド材料層を書き換えるためには非常に大きな電流が必要になってしまう。半導体界面層の膜厚をできるだけ薄くして縦方向基板面と垂直方向の抵抗を低くすれば、電流はプラグから半導体界面層を介して縦方向に流れやすくなるため、電流が横方向に広がることはない。そうすれば、カルコゲナイド材料層がジュール熱によって加熱される領域は、プラグの近傍に絞られるため、カルコゲナイド材料層を書き換えるために必要な電流を小さくすることができる。半導体界面層の膜厚は少なくとも5nm以下とする必要があり、十分に大きな電流を得るためには、膜厚は3nm以下とするのが望ましい。半導体からなる界面層の材料は、層間絶縁膜材料例えばシリコン酸化膜よりもカルコゲナイド材料層との接着性が高く、プラグ材料例えばタングステンよりも熱伝導率が小さい材料であればよい。例えば、Si、Ge、SiCなどが挙げられる。この中では、GeSbTeとの反応性が高く、従来技術との親和性が高いことから、Siが最も望ましい材料である。半導体材料の界面層を用いると、相変化メモリの製造工程中に界面層材料とプラグ材料が反応する場合がある。この時の製造工程の一例を図13で説明する。従来の技術と同様の方法で層間絶縁膜1と、例えばタングステンからなるプラグ2を形成する。次いで、例えば非晶質シリコンからなる半導体界面層9、例えばGeSbTeからなるカルコゲナイド材料層3、例えばタングステンからなる上部電極4、例えばシリコン酸化膜からなるハードマスク5を順に堆積する。シリコン酸化膜からなるハードマスク5を堆積する時の温度を高くすれば、タングステンプラグ2と非晶質シリコン界面層が反応して、タングステンシリサイドからなるシリサイド界面層10が形成される。次いで、周知のリソグラフィ法及びドライエッチング法により、ハードマスク5、上部電極4、カルコゲナイド材料層3、半導体界面層9を加工する。次いで、層間絶縁膜6を堆積すると、図13のようになる。この手段によれば、カルコゲナイド材料層の下部全面に半導体からなる接着層が形成されるため、剥離強度が高くなり、製造工程中の剥離を抑制することができる。また、本発明によれば、プラグ上にシリサイドからなる界面層が形成されることにより、低抵抗のプラグから熱が拡散するのを抑制することができる。この結果、カルコゲナイド材料を効率的に加熱することができるため、相変化メモリの書き換えの低電流化が可能となる。以上の説明から明らかなように、界面層として半導体材料を用いれば、半導体材料が製造工程中にプラグ材料と反応したとしても、相変化メモリの製造工程中に膜が基板から剥離しやすいという課題と、カルコゲナイド材料層からプラグを介して熱が逃げやすいという課題を同時に解決することができる。ここで、本発明の第1の手段である、カルコゲナイド材料層の下面と層間絶縁膜及びプラグの上面との間に、絶縁体からなる連続した界面層を形成するための望ましい工程について具体的に説明しておく。第1の手段のようにカルコゲナイド材料層の下面と層間絶縁膜及び上面との間に、絶縁体からなる連続した界面層を形成した場合、上記絶縁体は、トンネル電流が流れる程度まで薄くする必要がある。また、絶縁体を介して電流が流れるためその膜厚が異なると素子特性が大きく変わってしまうため、膜厚を均一にする必要がある。例えば、界面層材料としてタンタル酸化膜を形成する場合、一般的には、タンタル金属ターゲットを用いて酸化性雰囲気中でスパッタリングする方法が用いられる。この方法は、タンタル金属ターゲットの表面が気相中の酸素と反応して酸化されることによってタンタル酸化物が形成されため、反応性スパッタリング法と呼ばれている。一般的な反応性スパッタリング法によれば、タンタル酸化物の膜厚の面内分布は1σで5程度である。絶縁体の直列抵抗は膜厚に対して指数関数的に変化するため、5の膜厚ばらつきは1桁以上の抵抗ばらつきの要因となる。また、反応性スパッタリング法を用いると、プラグ表面の酸化も問題となる。これを図17で説明する。周知の製造方法を用いて、例えばシリコン酸化膜からなる層間絶縁膜1を堆積し、例えばタングステンからなるプラグ11を層間絶縁膜1内に形成する[図17а]。このプラグは、下部の選択トランジスタと上部の相変化材料層を電気的に接続する役割を果たす。次いで、従来技術の反応性スパッタリング法を用いて、例えばタンタル酸化膜からなる界面層12を堆積すると、タングステンプラグの表面がスパッタリング雰囲気中の酸素プラズマによって酸化されてタングステン酸化膜13が形成される[図17b]。この結果、タングステンプラグ上の界面層は、タンタル酸化膜12とタングステン酸化膜13の積層構造となる。タングステン酸化膜はその膜質によって抵抗が大きく変化することが知られており、抵抗ばらつきの要因となる。つまり、カルコゲナイド材料層の下面と層間絶縁膜及びプラグの上面との間に絶縁体からなる連続した界面層を形成する時に、一般的な反応性スパッタリング法を用いて絶縁膜を形成すると、抵抗の面内ばらつきが大きくなるという新たな課題が生じる恐れがある。そこで本発明では、絶縁体界面層の形成方法として、金属ターゲットを用いてスパッタリングすることによって金属膜を形成した後、酸素ラジカルや酸素プラズマ等の酸化性雰囲気中で金属膜を酸化する手段を用いる。これを図18で説明する。図17と同様の手段で、例えばタングステンからなるプラグ11を層間絶縁膜1内に形成する。次いで、周知のスパッタリング法を用いて、例えばタンタル金属膜14を堆積する[図18а]。次いで、酸素ラジカルでタンタル金属膜14を酸化することによって、タンタル酸化膜12を形成する[図18b]。この手段を用いれば、ラジカル酸化時間を最適化することにより、タングステンプラグの表面を酸化させることなく、タンタル酸化膜からなる界面層を形成できる。つまり、抵抗ばらつきの要因となるタングステン酸化膜の形成を防ぐことができる。また、スパッタリング法では、酸化膜を堆積するよりも金属膜を堆積する方が膜厚の面内均一性を高くすることができる。このため、反応性スパッタリング法でタンタル酸化膜を形成するよりも、タンタル金属膜を後酸化してタンタル酸化膜を形成する方が膜厚の均一性は向上する。つまり、抵抗ばらつきの要因となるタンタル酸化膜の膜厚のばらつきを低減することができる。以上の説明から明らかなように、絶縁体界面層の形成方法として、金属ターゲットを用いてスパッタリングすることによって金属膜を形成した後、酸素ラジカルや酸素プラズマ等の酸化性雰囲気中で金属膜を酸化する手段を用いることにより、酸化膜厚の面内均一性を向上させることができる。具体的には、タンタル酸化膜の厚さの面内分布は1σで1以下となる。この結果、抵抗の面内ばらつきは少なくとも1桁以下に抑制できる。絶縁体界面層の膜厚の面内均一性をさらに高めるためには、まず、金属膜を均一に形成する工夫を施す必要がある。そのために望ましい手段を列記しておく。なお、必ずしも全ての手段が必要な訳ではなく、必要な仕様とコストを勘案して任意に選択すればよい。一つめは、スパッタ室の到達真空度が高いことである。10-6Pa以下の超高真空が得られるのが望ましい。二つめは、放電圧力が低いことである。0.1Pa以下で放電させるのが望ましい。三つめは、ターゲットと基板との距離が長いことである。15cm以上離しておくのが望ましい。四つめは基板を回転させながら成膜を行うことである。次に、金属膜を均一に酸化する工夫を施す必要がある。そのためには、制御可能な酸化速度が得られる酸化剤や酸化温度を選択しなければならない。一般的には、酸素ラジカルを用いて室温で酸化するのが望ましい。もちろん、金属膜の材料によっては、酸素や酸素プラズマを酸化剤に用いる方が望ましい場合もあるし、加熱しながら酸化処理する方が望ましい場合もある。また、金属膜を形成する工程の後に基板を真空中で搬送することにより、金属膜を酸化する工程を大気に曝さずに連続して行うのが望ましい。これらの手段を必要に応じて採用することにより、具体的には、タンタル酸化膜の厚さの面内分布を1σで0.5以下に抑制することができる。<実施例1>本発明の実施例1を図14で説明する。この実施例は、カルコゲナイド材料層の下面と層間絶縁膜及びプラグの上面との間に、絶縁体からなる連続した界面層を形成するもので、上記発明の半導体記憶装置において、相変化メモリセルを形成する第1の手段を具体的に示した例である。始めに、半導体基板101を用意して、選択トランジスタとして用いられるMOSトランジスタを作る。そのために、まず半導体基板101の表面に、MOSトランジスタを分離するための素子間分離酸化膜102を、周知の選択酸化法や浅溝分離法を用いて形成する。本実施の形態では、表面を平坦化できる浅溝分離法を用いた。まず周知のドライエッチング法を用いて基板に分離溝を形成し、溝側壁や底面のドライエッチング起因損傷を取り除いた後に、周知のCVD法を用いて酸化膜を堆積し、溝ではない部分にある酸化膜を、これも周知のCMP法で選択的に研磨し、溝に埋まっている素子間分離酸化膜102だけを残した。次に、図には描いていないが、高エネルギー不純物打ち込みにより、相異なる2種類の導電型のウェルを形成した。次に、半導体基板の表面を洗浄した後に、MOSトランジスタのゲート酸化膜103を周知の熱酸化法で成長させた。このゲート酸化膜103の表面に、多結晶シリコンからなるゲート電極104とシリコン窒化膜105を堆積した。続いて、リソグラフィ工程及びドライエッチング工程によりゲートを加工した後、ゲート電極及びレジストをマスクにして不純物を打ち込み、拡散層106を形成した。本実施例では、ゲート電極104として多結晶ポリシリコンゲートを用いたが、低抵抗ゲートとして、金属/バリアメタル/多結晶シリコンの積層構造であるポリメタルゲートを用いることも可能である。次に、自己整合コンタクト適用のために、シリコン窒化膜107をCVD法により堆積した。次に、表面全体にシリコン酸化膜からなる層間絶縁膜108を堆積し、これを周知のCMP法ケミカルメカニカルポリッシング法を用いて、ゲート電極104に起因する表面凹凸を平坦化した。続いて、リソグラフィ工程及びドライエッチング工程により、プラグコンタクト孔を開口した。この時、ゲート電極の露出をさけるために、いわゆる自己整合の条件、即ち、シリコン窒化膜に対してシリコン酸化膜が高選択となる条件で層間絶縁膜108を加工した。なお、プラグコンタクト孔の拡散層106に対する目外れ対策として、まず、シリコン窒化膜に対してシリコン酸化膜が高選択となる条件で層間絶縁膜108をドライエッチングすることによって拡散層106の上面のシリコン窒化膜が残るようにし、続いて、シリコン酸化膜に対してシリコン窒化膜が高選択となる条件でドライエッチングすることによって拡散層106の上面のシリコン窒化膜を除去する工程を用いることもできる。続いて,プラグコンタクト孔内にタングステンを埋め込み、周知のCMP法によりタングステンプラグ109を形成した。次に、膜厚が100nmのタングステンをスパッタリング法で堆積し、リソグラフィ工程及びドライエッチング工程によりタングステンを加工して第一の配線層110を形成した。続いて、表面全体にシリコン酸化膜からなる層間絶縁膜111を堆積し、これを周知のCMP法を用いて、第一の配線層に起因する表面凹凸を平坦化した。続いて、リソグラフィ工程及びドライエッチング工程により、プラグコンタクト孔を開口した。続いて,プラグコンタクト孔内にタングステンを埋め込み、周知のCMP法によりタングステンプラグ112を形成した。次に、膜厚が2nmのタンタル酸化膜からなる絶縁体界面層113、膜厚が100nmのGeSbTeからなるカルコゲナイド材料層114、膜厚が50nmのタングステンからなる上部電極115を、周知のスパッタリング法によって順に堆積した。続いて、周知のCVD法によってシリコン酸化膜116を堆積した。続いて、周知のリソグラフィ工程及びドライエッチング工程により、シリコン酸化膜116、上部電極115、カルコゲナイド材料層114、絶縁体界面層113を順に加工した。次に、表面全体にシリコン酸化膜からなる層間絶縁膜117を堆積し、これを周知のCMP法を用いて表面凹凸を平坦化した。続いて、リソグラフィ工程及びドライエッチング工程により、プラグコンタクト孔を開口した。続いて、プラグコンタクト孔内にタングステンを埋め込み、周知のCMP法によりタングステンプラグ118を形成した。続いて、膜厚200nmのアルミニウムを堆積し、配線層として加工して第二の配線層119を形成した。勿論、アルミニウムの代わりに抵抗の低い銅を用いることも可能である。以上の工程により、図14に示した本実施例の相変化メモリセルが略完成する。本実施例1によれば、カルコゲナイド材料層の下部全面に絶縁体からなる接着層が形成されるため、剥離強度が高くなり、製造工程中の剥離を抑制することができる。これに加えて、プラグ上に絶縁体からなる界面層が形成されることにより、低抵抗材料のプラグからの熱拡散が抑制されてカルコゲナイド材料が効率的に加熱されるため、相変化メモリの書き換えの低電流化が可能となる。上述した例では、絶縁体界面層としてタンタル酸化膜を用いたが、これに限らず、チタン酸化膜、ジルコニウム酸化膜、ハフニウム酸化膜、ニオブ酸化膜、クロム酸化膜、モリブデン酸化膜、タングステン酸化膜、アルミニウム酸化膜などの絶縁性の膜を用いることができる。また、絶縁体界面層の形成方法としては、酸化物ターゲットを用いてスパッタリングすることによって酸化膜を形成してもよいし、金属ターゲットを用いて酸化性雰囲気でスパッタリングすることによって酸化膜を形成してもよい。また、金属ターゲットを用いてスパッタリングすることによって金属膜を形成した後、酸素ラジカルや酸素プラズマ等の酸化性雰囲気中で金属膜を酸化することによって酸化膜を形成してもよい。酸化膜の組成は、いわゆる化学量論組成ではなく、酸素過剰組成や酸素欠損組成であっても構わない。例えば、タンタル酸化膜の場合を説明すると、化学量論組成はTa2O5であるが、タンタルに対する酸素の組成比が5/2より小さくても大きくても同様の効果を得ることができる。また、酸素の組成比が5/2より小さい、すなわち、酸素欠損組成では、化学量論組成のタンタル酸化膜を用いる場合よりもカルコゲナイド材料層との反応性が高くなるため、接着層としてはより望ましい。上述した例では、カルコゲナイド材料層としてGeSbTeを用いたが、これに限らず、Ge、Sb、Teから選ばれた少なくとも2元素以上を含むカルコゲナイド材料を用いてもよい。また、Ge、Sb、Teから選ばれた少なくとも2元素以上と、周期律表の2b族、1b族、3aから7a族、および8族元素から選ばれた少なくとも1元素を含むカルコゲナイド材料を用いてもよい。なお、本発明によれば、上述の実施例に限らず、先にあげた各種手段がそれぞれ適用可能であることはいうまでもない。<実施例2>本発明の実施例2を図15で説明する。この実施例は、カルコゲナイド材料層の下面と層間絶縁膜及びプラグの上面との間に、半導体からなる連続した界面層を形成するもので、上記発明の半導体記憶装置において、相変化メモリセルを形成する第2の手段の前半部分を具体的に示した例である。タングステンプラグ112を形成する工程までは本実施例1と同様であるため、説明は省略する。層間絶縁膜111及びタングステンプラグ112上に、周知のCVD法によって膜厚が2nmの非晶質シリコンからなる半導体界面層120を堆積した。次に、膜厚が100nmのGeSbTeからなるカルコゲナイド材料層114、膜厚が50nmのタングステンからなる上部電極115を、周知のスパッタリング法によって順に堆積した。続いて、周知のCVD法によってシリコン酸化膜116を堆積した。続いて、周知のリソグラフィ工程及びドライエッチング工程により、シリコン酸化膜116、上部電極115、カルコゲナイド材料層114、半導体界面層120を順に加工した。この後の工程は、本実施例1と同様であるため、説明は省略する。以上の工程により、図15に示した本実施例の相変化メモリセルが略完成する。本実施例2によれば、カルコゲナイド材料層の下部全面に半導体からなる接着層が形成されるため、剥離強度が高くなり、製造工程中の剥離を抑制することができる。これに加えて、プラグ上に半導体からなる界面層が形成されることにより、低抵抗材料のプラグからの熱拡散が抑制されてカルコゲナイド材料が効率的に加熱されるため、相変化メモリの書き換えの低電流化が可能となる。上述した例では、半導体界面層として非晶質シリコンを用いたが、これに限らず、多結晶シリコン、ゲルマニウム、シリコンカーバイドなどの半導体膜を用いることができる。上述した例では、カルコゲナイド材料層としてGeSbTeを用いたが、これに限らず、Ge、Sb、Teから選ばれた少なくとも2元素以上を含むカルコゲナイド材料を用いてもよい。また、Ge、Sb、Teから選ばれた少なくとも2元素以上と、周期律表の2b族、1b族、3aから7a族、および8族元素から選ばれた少なくとも1元素を含むカルコゲナイド材料を用いてもよい。なお、本発明によれば、上述の実施例に限らず、先にあげた各種手段がそれぞれ適用可能であることはいうまでもない。<実施例3>本発明の実施例3を図16で説明する。この実施例は、カルコゲナイド材料層の下面と層間絶縁膜及びプラグの上面との間に、半導体からなる連続した界面層を形成し、相変化メモリの製造工程中に界面層材料とプラグ材料が反応した場合についてのもので、上記発明の半導体記憶装置において、相変化メモリセルを形成する第2の手段の後半部分を具体的に示した例である。タングステンプラグ112を形成する工程までは本実施例1と同様であるため、説明は省略する。層間絶縁膜111及びタングステンプラグ112上に、周知のCVD法によって膜厚が2nmの非晶質シリコンからなる半導体界面層120を堆積した。次に、膜厚が100nmのGeSbTeからなるカルコゲナイド材料層114、膜厚が50nmのタングステンからなる上部電極115を、周知のスパッタリング法によって順に堆積した。続いて、周知のCVD法によってシリコン酸化膜116を堆積した。シリコン酸化膜116を堆積する時の温度を400°Cに設定し、タングステンプラグ112と非晶質シリコンからなる半導体界面層120を反応させて、タングステンシリサイドからなるシリサイド界面層121を形成した。続いて、周知のリソグラフィ工程及びドライエッチング工程により、シリコン酸化膜116、上部電極115、カルコゲナイド材料層114、半導体界面層120を順に加工した。この後の工程は、本実施例1と同様であるため、説明は省略する。以上の工程により、図16に示した本実施例の相変化メモリセルが略完成する。本実施例3によれば、カルコゲナイド材料層と層間絶縁膜との界面全面に半導体からなる接着層が形成されるため、剥離強度が高くなり、製造工程中の剥離を抑制することができる。これに加えて、カルコゲナイド材料層とプラグとの界面にシリサイドからなる界面層が形成されることにより、低抵抗プラグからの熱拡散が抑制されてカルコゲナイド材料が効率的に加熱されるため、相変化メモリの書き換えの低電流化が可能となる。なお、本発明によれば、上述の実施例に限らず、本願明細書の先にあげた各種手段がそれぞれ適用可能であることはいうまでもない。<実施例4>本発明の実施例4を図19で説明する。この実施例は、カルコゲナイド材料層の下面と層間絶縁膜及びプラグの上面との間に、絶縁体からなる連続した界面層を形成するものであり、絶縁体界面層の形成方法として、金属ターゲットを用いてスパッタリングすることによって金属膜を形成した後、酸素ラジカルや酸素プラズマ等の酸化性雰囲気中で金属膜を酸化する手段を用いるものである。タングステンプラグ112を形成する工程までは本実施例1と同様であるため、説明は省略する。層間絶縁膜111及びタングステンプラグ112上に、タンタル金属ターゲットを用いてアルゴン雰囲気中でスパッタリングすることによって膜厚が1nmのタンタル金属膜を堆積した。次に、基板を真空中で搬送して大気に曝さないようにして、タンタル金属膜をラジカル酸化することによって、タンタル酸化膜界面層122を形成した。なお、タンタル金属を酸化すると膜厚は約2倍に増大するため、タンタル酸化膜界面層の膜厚は約2nmとなる。つまり、タンタル金属膜の厚さは、所望のタンタル酸化膜厚の半分にしておけばよい。また、タンタル金属膜を形成してラジカル酸化する工程を複数回繰り返すことによって、所望の厚さのタンタル酸化膜を得てもよい。次に、膜厚が100nmのGeSbTeからなるカルコゲナイド材料層114、膜厚が50nmのタングステンからなる上部電極115を、周知のスパッタリング法によって順に堆積した。続いて、周知のCVD法によってシリコン酸化膜116を堆積した。続いて、周知のリソグラフィ工程及びドライエッチング工程により、シリコン酸化膜116、上部電極115、カルコゲナイド材料層114、タンタル酸化膜界面層122を順に加工した。この後の工程は、本実施例1と同様であるため、説明は省略する。以上の工程により、図19に示した本実施例の相変化メモリセルが略完成する。本実施例4によれば、カルコゲナイド材料層の下部全面に絶縁体からなる接着層が形成されるため、剥離強度が高くなり、製造工程中の剥離を抑制することができる。これに加えて、プラグ上に絶縁体からなる界面層が形成されることにより、低抵抗材料のプラグからの熱拡散が抑制されてカルコゲナイド材料が効率的に加熱されるため、相変化メモリの書き換えの低電流化が可能となる。また、絶縁体界面層の形成方法として、タンタル金属ターゲットを用いてスパッタリングすることによってタンタル金属膜を形成した後、酸素ラジカル中でタンタル金属膜を酸化する手段を用いることにより、タンタル酸化膜界面層の膜厚の面内均一性を向上させることができる。従来技術と本発明を用いて試作した相変化メモリのセット抵抗とリセット抵抗のウエハ面内分布を図20に示す。タンタル酸化膜界面層の形成方法として、従来技術である反応性スパッタリング法を用いた場合は[図20а]、タンタル酸化膜界面層の膜厚のばらつきが大きく、タングステンプラグ表面の酸化が避けられないために、セット抵抗とリセット抵抗のウエハ面内分布は極めて大きい。一方、本発明の手段を用いた場合はb、タンタル酸化膜界面層の膜厚のばらつきは小さく、タングステンプラグ表面の酸化を抑制できるために、セット抵抗とリセット抵抗のウエハ面内分布は1桁以内に抑制できることがわかる。上述した例では、絶縁体界面層としてタンタル酸化膜を用いたが、これに限らず、チタン酸化膜、ジルコニウム酸化膜、ハフニウム酸化膜、ニオブ酸化膜、クロム酸化膜、モリブデン酸化膜、タングステン酸化膜、アルミニウム酸化膜などの絶縁性の膜を用いることができる。上述した例では、カルコゲナイド材料層としてGeSbTeを用いたが、これに限らず、Ge、Sb、Teから選ばれた少なくとも2元素以上を含むカルコゲナイド材料を用いてもよい。また、Ge、Sb、Teから選ばれた少なくとも2元素以上と、周期律表の2b族、1b族、3aから7a族、および8族元素から選ばれた少なくとも1元素を含むカルコゲナイド材料を用いてもよい。また、所望の膜厚、例えばタンタル酸化膜界面層を4nmとする場合、タンタル金属膜を1nm堆積し、第1の酸化を行い膜厚は、2nmとなる、その後更にタンタル金属膜を1nm堆積し、第2の酸化を行ってもよい。最初に堆積するタンタル金属膜の膜厚によっては、このように繰り返し行ったほうが早く形成することができる場合もある。なお、本発明によれば、上述の実施例に限らず、先に説明した各種手段がそれぞれ適用可能であることはいうまでもない。以上、本発明者によってなされた発明を、その実施例に基づき具体的に説明したが、本発明は前記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。"