"以下の工程を含む半導体集積回路装置の製造方法:aテストボード上に電池および、これを電源とするバッテリ電源供給回路部を搭載したテスト装置を準備する工程;b前記テスト装置の被検査デバイス載置部に被検査デバイスを載置する工程;c前記被検査デバイスが前記被検査デバイス載置部に載置された状態で、前記被検査デバイスの電源端子に、テスト端子を介して、前記バッテリ電源供給回路部からの電源を供給しながら、電気的テストを実行する工程。前記1項の半導体集積回路装置の製造方法において、前記バッテリ電源供給回路部は、前記電池の電圧をスイッチング制御して出力する電源駆動部を有する。前記2項の半導体集積回路装置の製造方法において、前記バッテリ電源供給回路部は、前記電源駆動部を制御する電源制御部を有する。前記3項の半導体集積回路装置の製造方法において、前記電池は、2次電池である。前記4項の半導体集積回路装置の製造方法において、前記電池は、電源を供給していない状態において、充電可能とされている。前記5項の半導体集積回路装置の製造方法において、前記電源駆動部は、DC-DCダウンコンバータとして作用する。前記6項の半導体集積回路装置の製造方法において、前記電気的テストは、高速スキャンテスト、または高速メモリテストを含む。前記7項の半導体集積回路装置の製造方法において、前記被検査デバイスは、マルチコア型LSIまたは並列処理用LSIである。前記8項の半導体集積回路装置の製造方法において、前記電池は、リチウムポリマ電池である。前記8項の半導体集積回路装置の製造方法において、前記電池は、リチウムフェライト電池である。半導体集積回路装置の電気的テストウエハテスト、またはパッケージテストにおいて、テストヘッド内の電源からプローブプローブ針等に至る比較的長い経路を介して供給される電源電圧の変動を防止するために、通常、テストボード上等に、電解コンデンサ等の大容量のバイパスコンデンサを設置している。しかし、半導体製造装置の電源供給を補うためにバイパスコンデンサの大容量化を行うと充電時間の増加、電源の発振を引き起こす可能性がある。また100ナノ秒を超えるような比較的長い時間の電源供給不足はバイパスコンデンサでは補うことが出来ない。一方、個別の被テスト製品に対応した電源モジュールをテストボード上に設置して、当該製品に合わせて電源電流を制御する方法も提案されている。しかし、この電源モジュール方式は、個々の製品に特化したシステムとなるため、汎用性がなく、テストコストの上昇を招く恐れがある。本願発明は、これらの課題を解決するためになされたものである。本発明の目的は、信頼性の高い半導体集積回路装置の製造プロセスを提供することにある。本発明の前記並びにその他の目的と新規な特徴は本明細書の記述及び添付図面から明らかになるであろう。本願において開示される発明のうち代表的なものの概要を簡単に説明すれば下記の通りである。すなわち、本願の一つの発明は、半導体集積回路装置の製造工程中において、半導体集積回路装置の電気的テストを実行するに当たり、電源電圧をテストボード上に設けられた電池から供給するものである。本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。すなわち、半導体集積回路装置の製造工程中において、半導体集積回路装置の電気的テストを実行するに当たり、電源電圧をテストボード上に設けられた電池から供給することにより、比較的長周期の電源電圧変動を吸収させることができる結果、テスト精度の向上を図ることができる。実施の形態の概要先ず、本願において開示される発明の代表的な実施の形態について概要を説明する。1.以下の工程を含む半導体集積回路装置の製造方法:aテストボード上に電池および、これを電源とするバッテリ電源供給回路部を搭載したテスト装置を準備する工程;b前記テスト装置の被検査デバイス載置部に被検査デバイスを載置する工程;c前記被検査デバイスが前記被検査デバイス載置部に載置された状態で、前記被検査デバイスの電源端子に、テスト端子を介して、前記バッテリ電源供給回路部からの電源を供給しながら、電気的テストを実行する工程。2.前記1項の半導体集積回路装置の製造方法において、前記バッテリ電源供給回路部は、前記電池の電圧をスイッチング制御して出力する電源駆動部を有する。3.前記2項の半導体集積回路装置の製造方法において、前記バッテリ電源供給回路部は、前記電源駆動部を制御する電源制御部を有する。4.前記1から3項のいずれか一つの半導体集積回路装置の製造方法において、前記電池は、2次電池である。5.前記1から4項のいずれか一つの半導体集積回路装置の製造方法において、前記電池は、電源を供給していない状態において、充電可能とされている。6.前記2から5項のいずれか一つの半導体集積回路装置の製造方法において、前記電源駆動部は、DC-DCダウンコンバータとして作用する。7.前記1から6項のいずれか一つの半導体集積回路装置の製造方法において、前記電気的テストは、高速スキャンテスト、または高速メモリテストを含む。8.前記1から7項のいずれか一つの半導体集積回路装置の製造方法において、前記被検査デバイスは、マルチコア型LSIまたは並列処理用LSIである。9.前記1から8項のいずれか一つの半導体集積回路装置の製造方法において、前記電池は、リチウムポリマ電池である。10.前記1から8項のいずれか一つの半導体集積回路装置の製造方法において、前記電池は、リチウムフェライト電池である。本願における記載形式、基本的用語、用法の説明1.本願において、実施の態様の記載は、必要に応じて、便宜上複数のセクションに分けて記載する場合もあるが、特にそうでない旨明示した場合を除き、これらは相互に独立別個のものではなく、単一の例の各部分、一方が他方の一部詳細または一部または全部の変形例等である。また、原則として、同様の部分は繰り返しを省略する。また、実施の態様における各構成要素は、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、必須のものではない。更に、本願において、半導体装置または半導体集積回路装置というときは、主に、各種トランジスタ能動素子単体、および、それらを中心に、抵抗、コンデンサ等を半導体チップ等たとえば単結晶シリコン基板上に集積したものをいう。ここで、各種トランジスタの代表的なものとしては、MOSFETMetalOxideSemiconductorFieldEffectTransistorに代表されるMISFETMetalInsulatorSemiconductorFieldEffectTransistorを例示することができる。このとき、集積回路構成の代表的なものとしては、Nチャネル型MISFETとPチャネル型MISFETを組み合わせたCMOSComplemetaryMetalOxideSemiconductor型集積回路に代表されるCMISComplemetaryMetalInsulatorSemiconductor型集積回路を例示することができる。2.同様に実施の態様等の記載において、材料、組成等について、AからなるX等といっても、特にそうでない旨明示した場合および文脈から明らかに、そうでない場合を除き、A以外の要素を主要な構成要素のひとつとするものを排除するものではない。たとえば、成分についていえば、Aを主要な成分として含むX等の意味である。たとえば、シリコン部材等といっても、純粋なシリコンに限定されるものではなく、SiGe合金やその他シリコンを主要な成分とする多元合金、その他の添加物等を含む部材も含むものであることはいうまでもない。3.同様に、図形、位置、属性等に関して、好適な例示をするが、特にそうでない旨明示した場合および文脈から明らかにそうでない場合を除き、厳密にそれに限定されるものではないことは言うまでもない。4.さらに、特定の数値、数量に言及したときも、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、その特定の数値を超える数値であってもよいし、その特定の数値未満の数値でもよい。5.ウエハというときは、通常は半導体集積回路装置半導体装置、電子装置も同じをその上に形成する単結晶シリコンウエハを指すが、エピタキシャルウエハ、SOI基板、LCDガラス基板等の絶縁基板と半導体層等の複合ウエハ等も含むことは言うまでもない。6.半導体集積回路装置、半導体装置等の電気的試験は、ウエハ状態で試験を実行するウエハプローブテストと、チップに分離した状態またはパッケージされた状態で試験を実行するパッケージテストに分類できる。ウエハプローブテスト、およびパッケージテストの分類は被測定対象の形状によるものであり、物理的に不可能でない限りテスト内容を区分けするものではない。ウエハプローブテストはいわゆるプローブテスト、パッケージテストは、いわゆる選別テスト、最終テストであり、DCパラメトリックテスト、スクリーニングテスト、バーンインテスト、テストバーンイン等が含まれる。また、テストボードというときは、特に、そうでない旨、明記した場合、または、明らかに、そうでないことが明白な場合を除き、パッケージテストにおいて、被検査デバイス用テストソケットを搭載した主要な配線基板を指し、ウエハプローブテストにおいては、プローブカードの主要部を構成する配線基板を指すものとする。更に、テスト端子というときは、特に、そうでない旨、明記した場合、または、明らかに、そうでないことが明白な場合を除き、パッケージテストにおいて、被検査デバイス用テストソケットのテスト端子を指し、ウエハプローブテストにおいては、プローブカードに取り付けられたプローブ針を指すものとする。これに対して、半導体チップ、半導体パッケージ等被検査デバイス側において、テスト時に使用するために被検査デバイスに設けられた特別な端子等は、テスト用端子という。また、本願において、バッテリ電池とは、エネルギーを化学反応などで電気的エネルギーに変換する電力機器のことを言う。主に、2次電池のことを言うが、適用可能性としては、1次電池であっても良い。一方、コンデンサとは、外部から電位差を付与された場合に、外部の電位が高い場合に電荷を蓄え、外部の電位が低い場合に蓄積した電荷を瞬時に放出する受動素子を言う。なお、電気的テストに関して、高速、低速とは、テスト項目の同一カテゴリに属する複数の項目が、動作速度が異なるとき、それらの平均動作速度よりも速いものを高速と呼び、平均動作速度よりも遅いものを低速と呼ぶ。実施の形態の詳細実施の形態について更に詳述する。各図中において、同一または同様の部分は同一または類似の記号または参照番号で示し、説明は原則として繰り返さない。また、添付図面においては、却って、煩雑になる場合または空隙との区別が明確である場合には、断面であってもハッチング等を省略する場合がある。これに関連して、説明等から明らかである場合等には、平面的に閉じた孔であっても、背景の輪郭線を省略する場合がある。更に、断面でなくとも、空隙でないことを明示するために、ハッチングを付すことがある。1.本願の一実施の形態の半導体集積回路装置の製造方法における対象デバイスの一例であるCMOS集積回路チップのレイアウトの概要等の説明主に図1ここでは、本願の一実施の形態をテスト工程に適用して、特に有効な被検査デバイスとして、マルチコアプロセッサMultipleCoreProcessorを例にとり、具体的に説明するが、マルチコアプロセッサチップに限らず、DSPDigitalSignalProcessorその他、高速演算を並列処理する論理デバイス等に広く適用できる。図1は本願の一実施の形態の半導体集積回路装置の製造方法における対象デバイスの一例であるCMOS集積回路チップのレイアウトの概要を示すチップ上面図である。これに基づいて、本願の一実施の形態の半導体集積回路装置の製造方法における対象デバイスの一例であるCMOS集積回路チップのレイアウトの概要等を説明する。図1に、マルチコアプロセッサチップ2のレイアウトの概要を示す。図1に示すように、半導体チップ2の上面2aデバイス面または第1の主面の周辺部のパッド配置領域4には、外部電源電極Vdd電源パッド、電源端子、接地電極Gnd接地パッド、接地端子、複数の入出力パッドIO等のボンディングパッド20が設けられており、その内側には、内部領域の各回路に電源を供給する電源幹配線5が設けられている。チップ2の上面2aの内部領域には、たとえば、CPUを中心としたコアロジック領域CL1,CL2、各回路へクロックを供給するPLL回路部PLL、メモリ回路部RAM、DDRDoubleDateRate外部メモリ等とのインターフェースを構成する高速インターフェース回路部DDR、ビルトインセルフテスト回路部BIST等が設けられている。2.本願の前記一実施の形態の半導体集積回路装置の製造方法の要部プロセスである電気的テスト工程における電源ノイズ等の説明主に図2ここでは、本願の前記一実施の形態で使用するボード上バッテリ電源部9バッテリ電源供給回路部等が必要な理由を、電源ノイズの分類を通して説明する。図2は本願の前記一実施の形態の半導体集積回路装置の製造方法の要部プロセスである電気的テスト工程における電源ノイズ等を説明するノイズ分類説明図である。これに基づいて、本願の前記一実施の形態の半導体集積回路装置の製造方法の要部プロセスである電気的テスト工程における電源ノイズ等を説明する。図2の2段目には、定常的な高周波電源ノイズの波形の例が示されている。このような高周波電源ノイズは、10n秒未満程度の周波数成分を主要な成分とするもので、1マイクロファラド程度未満の低容量コンデンサたとえば、積層セラミックコンデンサをテスト端子の近傍と接地電位間にデカップリングコンデンサとして挿入することによって低減することができる。次に、図2の3段目には、瞬間的な電源ドロップに起因する中間周期電源ノイズの波形の例が示されている。このノイズの発生タイミングは、図2の最終段に示すように、内部クロックの変化タイミングとほぼ一致している。このような中間周期電源ノイズは、数十n秒未満程度の周波数成分を主要な成分とするもので、100マイクロファラド程度以上の大容量コンデンサたとえば、電解コンデンサをテスト端子の近傍と接地電位間にデカップリングコンデンサとして挿入することによって低減することができる。図2の最上段には、定常的な電源不足に起因する長周期電源ノイズ持続時間は百n秒から数百n秒程度の波形の例が示されている。このノイズの発生タイミングも、図2の最終段に示すように、内部クロックの変化タイミングとほぼ一致している。この場合、100マイクロファラド程度以上の大容量コンデンサたとえば、電解コンデンサをテスト端子の近傍と接地電位間にデカップリングコンデンサとして挿入しても、ノイズの十分な低減は達成できない中間周期成分を吸収する効果はある。これは、コンデンサは、瞬時の電力不足を補うことはできるが、定常的な電力不足を補うことは不可能だからである。また、あまり大きなコンデンサを挿入すると、被測定回路系が発振する恐れがある。この種の長周期電源ノイズは、高速動作する回路のテストにおいて、計測波形をひずませる結果、高精度の測定を困難にさせる問題がある。従って、このような長周期電源ノイズを除去するためには、近接配置のデカップリングコンデンサのほかの対策を必要とする。この対策を以下のセクション等に説明する。3.本願の一実施の形態の半導体集積回路装置の製造方法の電気的テスト工程に使用するテストボード上におけるバッテリ電源供給回路部等の概要説明主に図3から図6後に説明するように、通常、被検査デバイスへ供給する電源は、テスタ本体またはテスタヘッドの電源供給回路部から比較的長いケーブル、ポゴピン、テストボードテストボード上の配線等を経て行われる。従って、その経路電源供給経路のインピーダンスは、比較的大きく、たとえば、一斉にある部分の回路が動作した場合等には、電源供給が応答できず、長周期の電源不足が発生する。これを防ぐには、電源供給経路のインピーダンスを低減することがもっとも直接的な方法であり、このためには、電源供給源をテスト端子の直近であるテストボード上に配置することが有効である。これについて以下説明する。図3は本願の一実施の形態の半導体集積回路装置の製造方法の電気的テスト工程に使用するテストボード上における電源系の構成のアウトラインを説明する模式回路図である。図4は図3のバッテリ電源供給回路部内の電源駆動部の構成を説明する部分回路図である。図5は図4のノードP1における電圧波形を表す波形図である。図6は図4のノードP2における電圧波形を表す波形図である。これらに基づいて、本願の一実施の形態の半導体集積回路装置の製造方法の電気的テスト工程に使用するテストボード上におけるバッテリ電源供給回路部等の概要等を説明する。図3に示すように、パッケージテストにおけるテストボード14ウエハプローブテストの場合は、プローブカード24上の被検査デバイス6への電源配線に着目すると、同電源配線と接地電位の間には、各種のデカップリングコンデンサ、すなわち、大容量デカップリングコンデンサCDL、小容量デカップリングコンデンサCDS等が、それぞれ必要に応じて、テスト信号テスタから供給される信号によって制御されたリレー12d,12eを介して接続されているなお、常時接続でよい場合は、リレーを挿入する必要はない。また、テスト項目によって、電源供給方法を変更できるように、同電源配線には、それぞれ必要に応じて、テスト信号テスタから供給される信号によって制御されたリレー12b,12cを介して、テスタ本体51またはテスタヘッド52に設けられた通常テスタ電源TV、および、テストボード14ウエハプローブテストの場合は、プローブカード24の上面14a等下面でも、中間でも良いに設けられたボード上バッテリ電源部9バッテリ電源供給回路部が接続されており、必要に応じて、テスト信号によって択一的に選択できるようになっている。また、電源配線のセンス線は、供給されている電圧をモニタまたは帰還できるように、電圧フィードバック端子FBに接続されているたとえばバッテリ電源供給回路部9または通常テスタ電源TVのフィードバック端子を含む。次に図4に示すように、バッテリ電源供給回路部9内の電源駆動部8には、電源である2次電池Bテストボード上バッテリ、その出力を制御パルスφ後に説明する電源制御部7から供給される。たとえば、図7参照によってスイッチング制御するスイッチング用パワーMOSFET11、これらの出力を平滑する平滑回路等から構成されている。この平滑回路は、電流保持素子として作用するインダクタンス素子Lたとえばチョークコイルと、電圧保持素子としての平滑コンデンサCたとえば、比較的大容量の電解コンデンサから構成されている。なお、スイッチング用パワーMOSFET11がオフのとき、慣性電流を流すためフリーホイールダイオードDを設ける。ダイオードはスイッチング速度の速いファストリカバリダイオード等を用いる。電源出力はテスト端子の電源端子Vdd接地電位は、テスト端子の接地端子Gndから供給されるから被検査デバイス6に供給される。ここで、平滑回路の動作は、図5及び図6に簡潔に説明されている。すなわち、整流前のノードP1における電圧波形は、図5のように波立っているが、平滑回路の作用によって、整流後のノードでは、図6に示すように、比較的平坦になっている。なお、通常テスタ電源TVは0から15ボルト程度の電源供給が可能であり、具体的には、通常の多電源系のLSILargeScaleIntegrationデバイスに対して、5ボルト系電源、3ボルト系電源3.3ボルト、1ボルト系電源1.2ボルト等を供給する。同様にテストボード上のバッテリ電源部9バッテリ電源供給回路部は、LSIに供給する電圧を可変としている。また、図1に示す電源端子Vddは、単一電源系のデバイスであれば、単一であるが、多電源系のデバイスであれば、複数ある。更に、単一電源系のデバイスであっても、内部に降圧回路や昇圧回路を有し、内部多電源系として動いている場合もある。このようにバッテリ電源供給回路部9は、DC-DCダウンコンバータとして作用している。4.本願の一実施の形態の半導体集積回路装置の製造方法の電気的テスト工程に使用するテストボード上におけるバッテリ電源供給回路部等の詳細説明主に図7から図11ここでは、図4のボード上バッテリ電源部9バッテリ電源供給回路部の全体構成及びその周辺の構成および、その動作を含めて説明する。なお、パルスφの電圧波形は、インバータを通過するごとに、そのプラスマイナスが反転するので、特に断らない限り、スイッチング用パワーMOSFET11図4又は図7等を参照のゲートに入力される時点で表示する図8から図11。図7は図3のバッテリ電源供給回路部及びその周辺の構成を説明する全体回路図電源供給状態である。図8は図7の電源制御部等の動作を説明するための電圧波形図である。図9は図7のバッテリ電源供給回路部等の動作を説明するための電圧波形図安定状態である。図10は図7のバッテリ電源供給回路部等の動作を説明するための電圧波形図電圧上昇中である。図11は図7のバッテリ電源供給回路部等の動作を説明するための電圧波形図電圧降下中である。これらに基づいて、本願の一実施の形態の半導体集積回路装置の製造方法の電気的テスト工程に使用するテストボード上におけるバッテリ電源供給回路部等の詳細を説明する。図7に示すように、テストボード14またはプローブカード24上のバッテリ電源部9バッテリ電源供給回路部の電源駆動部8は、図4とほぼ同様の構造であるが、より具体的に記載したので、若干異なる部分付加された部分がある。すなわち、スイッチング用パワーMOSFET11へのパルス信号がバッファ10インバータを介して供給されるようになっており、テストボード上バッテリBとスイッチング用パワーMOSFET11の間に、リレー12aが挿入され、電源非供給時には、通常テスタ電源TVテスタ本体51またはテスタヘッド52に内蔵された通常電源により、充電可能とされている。一方、テストボード14またはプローブカード24上のバッテリ電源部9バッテリ電源供給回路部の電源制御部7は、テスタ50からの基準電圧信号Vrとテスト端子の電源端子Vddからのフィードバック信号FB実際に供給された電圧との差分をパルス変調部7bに出力する電圧比較演算部7a、および、差分出力を受けて、この差分出力に対応したパルス変調を実行して電源駆動部8へ出力するパルス変調部7bから構成されている。次に、図8から図11に従って、バッテリ電源供給回路部9の動作を説明する。図8に示すように、パルス変調部7bは、差分信号に従って、パルス幅ハイの区間の長さを調整する。すなわち、フィードバック信号FBが基準電圧信号Vrよりも高い場合差分がプラスは、スイッチング用パワーMOSFET11のゲートに印加される制御パルスφのパルス幅を短くする。一方、フィードバック信号FBが基準電圧信号Vrよりも低い場合差分がマイナスは、スイッチング用パワーMOSFET11のゲートに印加される制御パルスφのパルス幅を短くする。このような状態を制御パルスφと整流前のノードP1における電圧波形を並べて表示したのが、図9から図11である。このうち、図9は差分が0、すなわち、フィードバック信号FBと基準電圧信号Vrが一致している場合であり、図10は差分がマイナスの場合であり、図11は差分がプラスの場合である。5.本願の一実施の形態の半導体集積回路装置の製造方法の電気的テスト工程に使用するテストボード上におけるバッテリ電源供給回路部等の充電機構の説明主に図12このセクションでは、セクション4で簡単に触れたテストボード上バッテリBの充電について更に説明する。図12は本願の一実施の形態の半導体集積回路装置の製造方法の電気的テスト工程に使用するテストボード上におけるバッテリ電源供給回路部等の充電機構を説明する全体回路図バッテリ充電状態である。これに基づいて、本願の一実施の形態の半導体集積回路装置の製造方法の電気的テスト工程に使用するテストボード上におけるバッテリ電源供給回路部等の充電機構等を説明する。図12に示すバッテリ充電状態の回路図は、図7バッテリから電源供給している状態とほぼ同じであるが、バッテリ充電状態に対応して、リレー12aが切り替えられているほか、充電回路部が図7よりも詳細に表示され、リレー12aとテストボード上バッテリBの間に、過電流防止用のヒューズHが挿入されている。なお、充電時には、充電するバッテリBに適合した電圧が、テスタ本体51またはテスタヘッド52に設けられた通常テスタ電源TV等の可変電圧直流電源から供給される。6.本願の一実施の形態の半導体集積回路装置の製造方法の電気的テスト工程パッケージテスト工程に使用するテスト装置ハンドラ、LSIテスタ等を含むの基本的概要説明主に図13および図14このセクションでは、図4、図7、図12等に説明したバッテリ電源供給回路部9、バッテリB、通常テスタ電源TV等のパッケージテスタ50テスト装置内における配置等に関して、その一例を説明する。図13は本願の一実施の形態の半導体集積回路装置の製造方法の電気的テスト工程パッケージテスト工程に使用するテスト装置ハンドラ、LSIテスタ等を含むの基本的概要を説明するためのハンドラ上面模式図である。図14は図13のX-X’断面に対応する装置模式断面図である。これらに基づいて、本願の一実施の形態の半導体集積回路装置の製造方法の電気的テスト工程パッケージテスト工程に使用するテスト装置ハンドラ、LSIテスタ等を含むの基本的概要等を説明する。図13及び図14に示すように、テスト装置50のテスタヘッド52の上面に、パフォーマンスボード18等の補助ボード、ポゴピン群17等を介して、テストボード14が設置されている。テストボード14の上面14aには、テストソケット15が取り付けられており、このテストソケット15内のソケット端子28テスト端子に被検査デバイス6たとえば、BGA等の半導体パッケージ3のバンプ電極19すなわち、外部端子であり、QFP等の場合は、外部リードをコンタクトさせた状態で電気的試験を実行する。電気的試験の際の通常電源やテスト信号は、テスト装置50のテスタ本体51に設けられた通常テスタ電源TVおよびテスト回路部54から電源信号ケーブル53たとえば数千本のケーブルの束からなるを介し、更にテスタヘッド52内、パフォーマンスボード18、ポゴピン群17、テストボード14のポゴピンによる接続部16、テストボード14内の配線、テストソケット15、ソケット端子28テスト端子等を介して、被検査デバイス6に供給される計測はこの逆経路である。ここで、テストボード14の上面14aのテストソケット15の直近には、バッテリBおよびバッテリ電源供給回路部9が設けられている。7.本願の一実施の形態の半導体集積回路装置の製造方法の電気的テスト工程パッケージテスト工程に使用するテスト装置ハンドラ、LSIテスタ等を含むの一変形例の概要説明主に図15および図16このセクションでは、セクション6で説明したパッケージテストに使用するテスト装置50の変形例について説明する。図15は本願の一実施の形態の半導体集積回路装置の製造方法の電気的テスト工程パッケージテスト工程に使用するテスト装置ハンドラ、LSIテスタ等を含むの一変形例の概要を説明するためのハンドラ上面模式図である。図16は図15のX-X’断面に対応する装置模式断面図である。これらに基づいて、本願の一実施の形態の半導体集積回路装置の製造方法の電気的テスト工程パッケージテスト工程に使用するテスト装置ハンドラ、LSIテスタ等を含むの一変形例の概要等を説明する。図15及び図16からわかるように、この変形例のテスト装置50では、通常テスタ電源TVをテストボード14により近いテスタヘッド52内に設けているので、通常テスタ電源TVと被検査デバイス6との間のインピーダンスを低減できるので、通常テスタ電源TVより電源供給可能な範囲テスト項目や製品の種類を広げることができる。なお、その他の構成は、図13及び図14に示したものと同じである。8.本願の一実施の形態の半導体集積回路装置の製造方法の電気的テスト工程ウエハプローブテスト工程に使用するプローバテスト装置の基本的概要および変形例の概要説明主に図17および図18このセクションでは、セクション6及び7に対応するウエハプローブテストの際に使用するテスト装置ウエハプローバ、LSIテスタ等を含むについて説明する。図17は本願の一実施の形態の半導体集積回路装置の製造方法の電気的テスト工程ウエハプローブテスト工程に使用するプローバテスト装置の基本的概要を説明するためのウエハプローバの上面模式図である。図18は本願の一実施の形態の半導体集積回路装置の製造方法の電気的テスト工程ウエハプローブテスト工程に使用するプローバテスト装置の変形例の概要を説明するためのウエハプローバの上面模式図である。これらに基づいて、本願の一実施の形態の半導体集積回路装置の製造方法の電気的テスト工程ウエハプローブテスト工程に使用するプローバテスト装置の基本的概要および変形例の概要等を説明する。1テスタ本体に通常テスタ電源を設けた例主に図17:図17に示すように、ウエハプローバ60のプローバ基台25の上面には、ウエハステージ26を介して、被検査デバイスであるウエハ1が設置されており、その上方のテスタヘッド52の下面には、パフォーマンスボード18等の補助ボード、ポゴピン群17等を介して、プローブカード24テストボードが設置されている。プローブカード24テストボードの下面14には、プローブ針27テスト端子が取り付けられており、このプローブ針27テスト端子にウエハ1被検査デバイス上のボンディングパッド20等の外部端子をコンタクトさせた状態で電気的試験を実行する。電気的試験の際の通常電源やテスト信号は、テスト装置50のテスタ本体51に設けられた通常テスタ電源TVおよびテスト回路部54から電源信号ケーブル53たとえば数千本のケーブルの束からなるを介し、更にテスタヘッド52内、パフォーマンスボード18、ポゴピン群17、テストボード14、テストボード14内の配線、プローブ針27テスト端子等を介して、ウエハ1被検査デバイスに供給される計測はこの逆経路である。ここで、プローブカード24テストボードの上面14aであってプローブ針27テスト端子が取り付け部の直近には、バッテリBおよびバッテリ電源供給回路部9が設けられている。2テスタヘッドに通常テスタ電源を設けた例主に図18:図18に示すように、この例は、前記セクション8の1のテスト装置50の変形例で、図17に示すものとの相違は、通常テスタ電源TVをプローブカード24テストボードにより近いテスタヘッド52内に設けているので、通常テスタ電源TVとウエハ1被検査デバイス6との間のインピーダンスを低減できるので、通常テスタ電源TVより電源供給可能な範囲テスト項目や製品の種類を広げることができる。なお、その他の構成は、図17に示したものと同じである。9.本願の一実施の形態の半導体集積回路装置の製造方法の電気的テスト工程における具体的テスト項目に関する考察主に図1を参照このセクションでは、電気的テストの内容を構成する主要項目と、それらへのテストボード上のバッテリ電源部9バッテリ電源供給回路部すなわち、近接配置バッテリ駆動電源の適用適合性について説明する。1特に適合したテスト項目:特に適合したテスト項目は、高速スキャンテスト、高速メモリテスト、モジュールテストCPU,DSP等の高速機能テストHighSpeedFunctionTestである。高速スキャンテストは、被検査デバイス半導体パッケージすなわち、半導体チップを有するパッケージ化されたLSIまたは、ウエハ上の単一又は複数のチップ領域の論理回路の機能をテストするために、チップ内に組み込まれたビルトインセルフテスト回路部等を通して、外部端子から信号を与えて、期待通りの論理動作をするか否かを高速動作させて確認するものである。高速メモリテストは、被検査デバイスのRAM等のメモリ回路の機能をテストするために、チップ内に組み込まれたビルトインセルフテスト回路部等を通して、外部端子から書き込み信号を与えて、期待通り読み出せるか否かを高速動作させて確認するものである。モジュールテストは、被検査デバイス内の特定の論理機能でまとまったブロックを、チップ内に組み込まれたビルトインセルフテスト回路部等を通して、外部から信号を与えて、期待通りの論理動作をするか否かを高速動作させて確認するものである。2適合したテスト項目:前記1ほどではないが、適合したテスト項目は、IvFunctionテスト、スクリーニングテスト、低速スキャンテスト、低速メモリテスト等の比較的低速のテストである。IvFunctionテストは、標準より低い電源電圧をLSIに供給している状態で、外部端子から信号を与えて、期待通りの論理動作をするか否かを確認するものである。スクリーニングテストは、標準より高い電源電圧をLSIに供給している状態で、外部端子から信号を与えて、論理動作等をさせながら回路にストレスを与えて、製造欠陥等を加速させるものである。低速スキャンテストは、被検査デバイスの論理回路の機能をテストするために、チップ内に組み込まれたビルトインセルフテスト回路部等を通して、外部端子から信号を与えて、期待通りの論理動作をするか否かを比較的低速動作させて確認するものである。低速メモリテストは、被検査デバイスのRAM等のメモリ回路の機能をテストするために、チップ内に組み込まれたビルトインセルフテスト回路部等を通して、外部端子から書き込み信号を与えて、期待通り読み出せるか否かを比較的低速動作させて確認するものである。3適合しないテスト項目:適合しないテスト項目は、iddsテスト、DCテスト、iddテスト、Multi-iddsテストiddqテスト等のテストである。iddsテストは、LSIの論理回路、IO端子を論理的に電源電流が流れない条件に設定し、LSI動作を静止させた状態で流れる電流を測定し製造不良を検出するものである。DCテストは、LSIの論理動作を特定条件で保持し、主に外部端子の電圧および電流を測定するものである。iddテストは、LSI動作時の電源電流消費電流を確認するテストである。Multi-iddsテストiddqテストは、LSIの論理回路を論理的に電源電流が流れない条件に設定し、LSI動作を静止させた状態で流れる電流を測定し、製造不良を確認するものであり、LSIを複数の異なる条件で静止させた状態で測定を繰り返し、電流値の変化を確認するものである。10.本願の一実施の形態の半導体集積回路装置の製造方法の電気的テスト工程に使用する2次電池についての補足的な説明主に図4、図7および図12を参照前記実施の形態等に適合した2次電池に関する補足的説明を行う。以下では、2種類の代表的2次電池について説明するが、その他の2次電池でもよいことはいうまでもない。また、状況により、1次電池を使用してもよい。1リチウムイオンポリマー電池:リチウムイオンポリマー電池は、単位セルあたり、3.7ボルト程度であり、外部電源電圧として、1.2ボルトを供給するのであれば、たとえばテストボード上バッテリBを2セルで7.4ボルトとする。また、3.3ボルトや5ボルトを供給するのであれば、たとえばテストボード上バッテリBを4セルで14.8ボルトとする。リチウムイオンポリマー電池は、35アンペア級の高電流が取り出せる内部抵抗が低いメリットがある反面、発火性が高いという欠点を有する。2リチウムフェライト電池:リチウムフェライト電池は、単位セルあたり、3.2ボルト程度であり、外部電源電圧として、1.2ボルトを供給するのであれば、たとえばテストボード上バッテリBを2セルで6.4ボルトとする。また、3.3ボルトや5ボルトを供給するのであれば、たとえばテストボード上バッテリBを4セルで12.8ボルトとする。リチウムフェライト電池は、15アンペア級の比較的高電流が取り出せるメリットがあるほか、発火性が低いというメリットを有する。ただし、高電流特性に関しては、リチウムイオンポリマー電池の方が有利である。11.サマリ以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。例えば、前記実施の形態では、パッケージテストについては、被検査デバイスとして、BGABallGridArrayを例に取り具体的に説明したが、本願発明はそれに限定されるものではなく、QFPQuadFlatPackage等にも適用できることは言うまでもない。"