エレベータの安全装置に関わる機器に対する制御信号をソフトウエアに基づいて出力する処理手段と、前記処理手段の機能及び前記機器の機能に関する定期点検が一定期間実施されていない場合又は前記ソフトウエアが改ざんされた場合に、前記機器の動作が安全側故障時の動作となるように前記制御信号の出力状態を制御する制御手段と、安全側故障時の動作となるように前記制御信号の出力状態を制御する前記制御手段を監視する監視手段と、を備えたことを特徴とするエレベータの安全保護装置。前記処理手段は、前記ソフトウエアが消去された場合に前記機器の動作が安全側故障時の動作となる制御信号を前記機器に対して出力するように設けられ、前記監視手段は、前記点検が一定期間継続して実施されていない場合に、前記ソフトウエアを消去することを特徴とする請求項1記載のエレベータの安全保護装置。前記処理手段に電力を供給する電源、を備え、前記処理手段は、前記電源から切り離された場合に前記機器の動作が安全側故障時の動作となる制御信号を前記機器に対して出力するように設けられ、前記監視手段は、前記点検が一定期間継続して実施されていない場合又は前記ソフトウエアが改ざんされた場合に、前記電源から前記処理手段を切り離すことを特徴とする請求項1記載のエレベータの安全保護装置。前記処理手段に電力を供給する電源と、前記処理手段と前記電源とが搭載された基板と、を備え、前記処理手段は、前記基板を破壊した場合に前記機器の動作が安全側故障時の動作となる制御信号を前記機器に対して出力するように設けられ、前記監視手段は、前記点検が一定期間継続して実施されていない場合又は前記ソフトウエアが改ざんされた場合に、前記電源の出力を前記基板に短絡して前記基板を破壊することを特徴とする請求項1記載のエレベータの安全保護装置。前記処理手段は、破壊した場合に前記機器の動作が安全側故障時の動作となる制御信号を前記機器に対して出力するように設けられ、前記監視手段は、前記機器の機能に関する点検が一定期間継続して実施されていない場合又は前記ソフトウエアが改ざんされた場合に、前記処理手段を破壊することを特徴とする請求項1記載のエレベータの安全保護装置。前記制御信号の出力状態に影響を及ぼすデバイス、を備え、前記処理手段は、前記デバイスを破壊した場合に前記機器の動作が安全側故障時の動作となる制御信号を前記機器に対して出力するように設けられ、前記監視手段は、前記機器の機能に関する点検が一定期間継続して実施されていない場合又は前記ソフトウエアが改ざんされた場合に、前記デバイスを破壊することを特徴とする請求項1記載のエレベータの安全保護装置。前記処理手段は、二重系の相互監視を行うように設けられたことを特徴とする請求項1~請求項6のいずれかに記載のエレベータの安全保護装置。しかしながら、定期的な点検を怠ると、特に電子安全装置においては、エレベータに対する安全性及び信頼性が低下する。この発明は、上述のような課題を解決するためになされたもので、その目的は、エレベータに対する安全性及び信頼性を確実に維持することができるエレベータの安全保護装置を提供することである。この発明に係るエレベータの安全保護装置は、エレベータの安全装置に関わる機器に対する制御信号をソフトウエアに基づいて出力する処理手段と、前記処理手段の機能及び前記機器の機能に関する定期点検が一定期間実施されていない場合又は前記ソフトウエアが改ざんされた場合に、前記機器の動作が安全側故障時の動作となるように前記制御信号の出力状態を制御する制御手段と、安全側故障時の動作となるように前記制御信号の出力状態を制御する前記制御手段を監視する監視手段と、を備えたものである。この発明によれば、エレベータに対する安全性及び信頼性を確実に維持することができる。この発明を実施するための形態について添付の図面に従って説明する。なお、各図中、同一又は相当する部分には同一の符号を付しており、その重複説明は適宜に簡略化ないし省略する。実施の形態1.図1はこの発明の実施の形態1におけるエレベータの安全保護装置の構成図である。エレベータには、安全保護装置を含んだ電子安全装置が設けられる。電子安全装置は、入力部1、メインCPU2、出力部3、監視CPU4を備える。入力部1には、エレベータの各センサからのセンサ信号等の各種外部信号が入力される。メインCPU2は、処理手段として、ソフトウエアを用いて、各種外部信号に基づいて、エレベータの機器図示せずに対する制御信号を生成する。出力部3は、制御信号をエレベータの機器に対して出力する。本実施の形態においては、電子安全装置の安全度水準維持や機能維持に関する点検が正しく実施された場合、メインCPU2の内部又は外部のメモリ図示せずに、正しく点検されたという保守情報が時刻とともに記憶される。メインCPU2は、通信ラインやデュアルポートRAM等を介して監視CPU4に保守情報を出力する。監視CPU4は、監視手段として、保守情報とソフトウエアのCRC情報を常時監視する。監視CPU4は、前回の点検時から今回の点検時までの期間データ及びCRC情報を内部で蓄積する。この際、監視CPU4は、前回の点検から一定期間継続して保守情報が入力されない場合や異なったCRC情報を受信した場合は、強制的にメインCPU2のソフトウエアを消去する。この場合、メインCPU2は、外部ウォッチドッグタイマIC図示せず等のリセットICにより継続的にリセット状態が保持される。このため、メインCPU2は、出力部3に制御信号を出力しない。ここで、電子安全装置は、フェールセーフの考え方で設計される。このため、出力部3から制御信号が出力されていない場合、対応した機器は、安全側故障として動作する。このため、エレベータは、安全状態を維持する。以上で説明した実施の形態1によれば、なんらかの理由で、電子安全装置の機能等に関する定期点検が一定期間実施されていない場合や保守契約を結んでいない場合に、制御信号を生成する際に利用されるソフトウエアが消去される。これにより、制御信号が出力されなくなる。このため、対応した機器の動作は安全側故障時の動作となる。すなわち、万が一、正しく定期点検が実施されなかったとしても、エレベータが不安全状態に至ることはない。これにより、エレベータに対する安全性及び信頼性を維持することができる。実施の形態2.図2はこの発明の実施の形態2におけるエレベータの安全保護装置の構成図である。なお、実施の形態1と同一又は相当部分には同一符号を付して説明を省略する。図2において、電子安全装置は、基板図示せず上に設けられる。5はメモリである。メモリ5は、メインCPU2の各種データを保存する機能を備える。メモリ5は、バスライン6を介してメインCPU2に接続される。7は絶縁型バッファである。絶縁型バッファ7は、メインCPU2との間で信号を絶縁して送受信する機能を備える。8はFPGAField-ProgrammableGateArrayである。FPGA8は、カスタムICとして、絶縁型バッファ7を介してメインCPU2と通信する機能を備える。9は電源である。電源9の出力の一つは、FPGA8に接続される。10はレギュレータ10である。レギュレータ10の入力は、電源9の出力の一つと接続される。レギュレータ10の出力の一方は、メインCPU2に接続される。レギュレータ10の出力の他方は、メモリ5に接続される。11はトランジスタである。トランジスタ11は、電源9とレギュレータ10との間に接続される。トランジスタ11の制御端子は、FPGA8の出力に接続される。12はリレーコイルである。リレーコイル12の一端は、レギュレータ10とトランジスタ11との間の配線に接続される。リレーコイル12の他端は、基板のグランド13に接続される。14はリレーコイル12のメーク接点である。メーク接点14は、電源9の出力と基板のグランド15との間に接続される。16はトランジスタである。トランジスタ16は、リレーコイル12と基板のグランド13との間に接続される。本実施の形態においては、定期的な機能点検が正しく実施された場合、メインCPU2から点検実施に関する情報がFPGA8に送信される。当該情報は、FPGA8内部又は外部メモリ図示せずに記録される。この後、FPGA8は、当該情報に基づいて機能点検の実施状況を内部で判断する。万が一、定期的な機能点検が実施されなかった場合は、FPGA8は、トランジスタ11へOFF指令を出力する。このOFF指令により、トランジスタ11がOFF状態となる。これにより、電源9とレギュレータ10とが切り離される。これにより、レギュレータ10への電力供給が遮断される。この遮断により、レギュレータ10からメインCPU2への電力供給が遮断される。これにより、出力部3からの制御信号の出力が遮断される。これにより、実施の形態1と同様に、対応した機器は、安全側故障として動作する。このため、エレベータは、安全状態を維持する。次に、違法な流用品や模造品等が電子安全装置に接続された場合を考える。この場合、模造品等は、基板の認証IC図示せずやIDデータの通信図示せず等で検出される。この検出結果は、メインCPU2からFPGA8に送信される。このとき、FPGA8は、トランジスタ16へON指令を出力する。このON指令により、トランジスタ16がON状態となる。これにより、リレーコイル12が励磁される。この励磁により、メーク接点14がONとなる。これにより、電源9の出力が短絡する。この短絡により、基板が破壊される。この破壊により、基板は物理的に使用できない状態となる。以上で説明した実施の形態2によれば、電子安全装置の機能点検が一定期間継続して実施されていない場合に、メインCPU2への電力供給が遮断される。この遮断により、制御信号が出力されなくなる。これにより、機器の動作は安全側故障時の動作となる。このため、エレベータに対する安全性及び信頼性を維持することができる。また、模造品等が電子安全装置に接続された場合は、基板が破壊される。これにより、基板は二度と使えなくなる。このため、悪質な模造品対策にもなり得る。また、カスタムICの処理によって、エレベータに対する安全性及び信頼性が維持される。このため、万が一、カスタムICが模造された場合、エレベータに対する安全性及び信頼性を維持する機能も模造される。すなわち、模造品においても、正規品と同等に、エレベータに対する安全性及び信頼性を維持することができる。なお、カスタムICをFPGA8に限定する必要はない。例えば、カスタムICとして、ASICApplicationSpecificIntegratedCircuitやCPLDComlexProgrammableLogicDeviceを利用してもよい。実施の形態3.図3はこの発明の実施の形態3におけるエレベータの安全保護装置の構成図である。なお、実施の形態1又は2と同一又は相当部分には同一符号を付して説明を省略する。図3において、17a、17bは過電圧保護用のダイオードである。ダイオード17aは、電源とCPU2との間に接続される。ダイオード17bは、電源とメモリ5との間に接続される。18はCPLDComlexProgrammableLogicDeviceである。CPLD18は、フォトカプラ19を介してメインCPU2からの信号を受信する機能を備える。20はリレーコイルである。リレーコイル20は、電源21と基板のグランド22との間に接続される。23はFETFieldEffectTransistorである。FET23は、リレーコイル20とグランド22との間に接続される。FET23の制御端子は、CPLD18に接続される。24はセーフティリレーである。セーフティリレー24は、電源21と基板のグランド25との間に接続される。26はFETFieldEffectTransistorである。FET26は、セーフティリレー24とグランド25との間に接続される。FET26の制御端子は、CPLD18に接続される。27はリレーコイル20の接点である。接点27の一方は、セーフティリレー24と並列に接続される。接点27の他方は、接点27の一方よりもメインCPU2とメモリ5側で、電源21とメインCPU2及びメモリ5とを接続する配線上に設けられる。28はセーフティリレー24の接点である。これらの接点28においては、メーク接点とクローズ接点とが強制ガイドで接続される。29はフォトカプラである。フォトカプラ29の一側には、発光ダイオードが配置される。発光ダイオードは、両接点28間に接続される。フォトカプラ29は、メインCPU2から出力部3をドライブするための信号を絶縁する機能を備える。本実施の形態においては、正常時は、セーフティリレー24は無励磁である。このため、接点28のブレーク接点は閉じている。これに対し、接点28のメーク接点は開いている。このため、図3に示すように、フォトカプラ29の発光ダイオードにアノード側には、電源が接続される。これに対し、フォトカプラ29の発光ダイオードのカソード側には、メインCPU2からのドライブ信号線が接続される。一方、電子安全装置に関する定期的な機能点検が実施されなかった場合や模造品等が本電子安全装置に接続された場合は、基板の認証IC図示せずやIDデータの通信図示せず等により検出される。また、ソフトウエアの改ざんが検出される場合もある。これらの場合、メインCPU2は、フォトカプラ19を介してCPLD18に通信信号を出力する。この場合、CPLD18は、FET26にON指令を出力する。このON指令により、FET26がON状態となる。これにより、セーフティリレー24が励磁される。この励磁により、接点28が動作する。この際、接点28は、強制ガイドにより連動する。この連動により、接点28のブレーク接点は開く。これに対し、接点28のメーク接点は閉じる。その結果、フォトカプラ29のダイオードのカソード側は、メインCPU2のドライブ信号から切り離され、電源に接続される。これに対し、フォトカプラ29のアノード側は、電源から切り離され、グランドと接続される。このため、フォトカプラ29のダイオードに強制的に過剰な逆電圧がかかる。この逆電圧により、フォトカプラ29のダイオードが破壊する。この破壊により、フォトカプラ19は、メインCPU2からドライブすることができなくなる。すなわち、出力部3は、制御信号を出力しなくなる。このため、エレベータは、安全状態を維持する。なお、セーフティリレー24への励磁は、継続的にする必要はない。すなわち、セーフティリレー24は、一瞬励磁された後すぐに無励磁状態に戻される。一方、CPLD18がFET23にON指令を出力した場合は、FET23がON状態となる。これにより、リレーコイル20が励磁される。この励磁により、接点27が閉じる。これにより、メインCPU2やメモリ5の電源ピンにのみ、過電圧であるコイル励磁用の電源21が接続される。この接続により、メインCPU2やメモリ5が破壊される。この破壊により、出力部3には、制御信号が出力されなくなる。この場合も、エレベータは、安全状態を維持する。この状態で、CPLD18がFET26をONにすれば、強制的に電源21が短絡する。この短絡により、基板全体が破壊される。以上で説明した実施の形態3によれば、電子安全装置の機能点検が一定期間継続して実施されていない場合等に、メインCPU2等、特定のデバイスのみが破壊される。これにより、制御信号が出力されなくなる。このため、機器の動作は安全側故障時の動作となる。このため、エレベータに対する安全性及び信頼性を維持することができる。なお、実施の形態1~3においては、メインCPU2は単一系であった。しかしながら、メインCPU2を二重系で相互監視するようにしてもよい。この場合、エレベータに対する安全性及び信頼性をより確実に維持することができる。