"電源と負荷とを接続する負荷回路に、複数の半導体スイッチを並列に配置し、各半導体スイッチのオン、オフを切り替えることにより、前記負荷の駆動、停止を制御する負荷回路の制御装置において、前記各半導体スイッチにそれぞれ設けられ、各半導体スイッチに流れる電流を検出する電流検出手段と、駆動指令信号が入力された際に、前記各半導体スイッチ毎にそれぞれ異なるオン時間帯、及びオフ時間帯となるように各半導体スイッチに制御信号を出力する制御を行い、且つ、前記電流検出手段により検出される電流に基づいて、前記各半導体スイッチを遮断する制御を行う制御手段と、を有することを特徴とする負荷回路の制御装置。前記電流検出手段は、オペアンプを用いて前記半導体スイッチに流れる電流に比例した参照電流を発生させ、該参照電流に基づいて、前記半導体スイッチに流れる電流を検出することを特徴とする請求項1に記載の負荷回路の制御装置。前記制御手段は、前記各半導体スイッチのうちのいずれか一つがオンとなるように、各半導体スイッチのオン時間帯、及びオフ時間帯を設定することを特徴とする請求項1または請求項2のいずれかに記載の負荷回路の制御装置。前記制御手段は、前記各半導体スイッチに対して順次オン時間帯を設定すると共に、今回オンとする半導体スイッチのオン時間帯と、次回オンとする半導体スイッチのオン時間帯が若干重複するように、各半導体スイッチのオン時間帯、及びオフ時間帯を設定することを特徴とする請求項1または請求項2のいずれかに記載の負荷回路の制御装置。しかしながら、上述した特許文献1に開示された従来例では、半導体スイッチを構成する各素子のばらつきにより、各半導体スイッチに流れる電流に偏りが発生し、特定の半導体スイッチの発熱量が大きくなるという問題が発生する。本発明は、このような従来の課題を解決するためになされたものであり、その目的とするところは、並列に接続した半導体スイッチの発熱を均一化することが可能な負荷回路の制御装置を提供することにある。上記目的を達成するため、本願請求項1に記載の発明は、電源VBと負荷RLとを接続する負荷回路に、複数の半導体スイッチMOSFETQ1,Q2を並列に配置し、各半導体スイッチのオン、オフを切り替えることにより、前記負荷の駆動、停止を制御する負荷回路の制御装置において、前記各半導体スイッチにそれぞれ設けられ、各半導体スイッチに流れる電流を検出する電流検出手段電流センサ12,22と、駆動指令信号が入力された際に、前記各半導体スイッチ毎にそれぞれ異なるオン時間帯、及びオフ時間帯となるように各半導体スイッチに制御信号を出力する制御を行い、且つ、前記電流検出手段により検出される電流に基づいて、前記各半導体スイッチを遮断する制御を行う制御手段制御部31と、を有することを特徴とする。請求項2に記載の発明は、前記電流検出手段は、オペアンプを用いて前記半導体スイッチに流れる電流に比例した参照電流を発生させ、該参照電流に基づいて、前記半導体スイッチに流れる電流を検出することを特徴とする。請求項3に記載の発明は、前記制御手段は、前記各半導体スイッチのうちのいずれか一つがオンとなるように、各半導体スイッチのオン時間帯、及びオフ時間帯を設定することを特徴とする。請求項4に記載の発明は、前記制御手段は、前記各半導体スイッチに対して順次オン時間帯を設定すると共に、今回オンとする半導体スイッチのオン時間帯と、次回オンとする半導体スイッチのオン時間帯が若干重複するように、各半導体スイッチのオン時間帯、及びオフ時間帯を設定することを特徴とする。請求項1の発明では、負荷回路に複数の半導体スイッチの並列接続を配置し、各半導体のオン時間帯、及びオフ時間帯をそれぞれ設定するので、電流検出手段に存在するオフセット誤差による影響を軽減することができ、高精度な電流検出が可能となる。その結果、負荷回路に過電流が流れた場合には即時にこれを検出して負荷回路を遮断することが可能となる。請求項2の発明では、電流検出手段がオペアンプを備えており、オペアンプを用いて半導体スイッチに流れる電流に比例した参照電流を発生させ、この参照電流に基づいて半導体スイッチに流れる電流を検出するので、電流検出の精度を向上させることができる。請求項3の発明では、複数の半導体スイッチのうちいずれか一つがオンとなるように制御されるので、電流検出手段に存在するオフセット誤差による影響を低減でき、電流検出を高精度に行うことが可能となる。請求項4の発明では、今回オンとなる半導体スイッチがオフとなる前に、次回オンとなる半導体スイッチがオンとなるので、オンとする半導体スイッチが切り替わる際に、若干の重複時間が存在し、ノイズの発生を低減することが可能となる。以下、本発明の実施形態を図面に基づいて説明する。図1は、本発明の一実施形態に係る制御装置が接続された負荷回路示す回路図である。図1に示すように、本実施形態に係る制御装置100は、バッテリVBと負荷RLとの間に設置され、負荷RLのオン、オフを制御するものであり、互いに並列に接続された2つの半導体スイッチ回路11,21と、制御部31と、加算回路32を備えている。半導体スイッチ回路11は、一つの半導体チップで構成されており、MOSFETQ1;半導体スイッチと、該MOSFETQ1に流れる電流を検出する電流センサ電流検出手段12を備えている。そして、MOSFETQ1のドレインは端子TB11を介してバッテリVBに接続され、ソースは端子TB12を介してモータやランプ等の負荷RLに接続されている。更に、MOSFETQ1のゲートは、端子TB13を介して制御部31に接続され図ではTB13~Q1間の接続線を省略、電流センサ12は端子TB14を介して加算回路32に接続されている。半導体スイッチ回路21についても同様に、一つの半導体チップで構成されており、MOSFETQ2と、該MOSFETQ2に流れる電流を検出する電流センサ22を備えている。そして、MOSFETQ2のドレインは端子TB21を介してバッテリVBに接続され、ソースは端子T22を介して負荷RLに接続されている。更に、MOSFETQ2のゲートは、端子TB23を介して制御部31に接続され図ではTB23~Q2間の接続線を省略、電流センサ22は端子TB14を介して加算回路32に接続されている。そして、加算回路32の出力端子は制御部31に接続されている。図2は、図1に示した制御装置100に存在する配線抵抗、及び半導体素子の抵抗を等価的に示す回路であり、バッテリVBと半導体スイッチ回路11とを接続する配線図1のVB~TB11間の配線には抵抗Ra1が存在し、半導体スイッチ回路11と負荷RLとの間図1のTB12~RL間の配線には抵抗Ra2が存在し、MOSFETQ1にはオン抵抗Rafetが存在する。同様に、バッテリVBと半導体スイッチ回路21とを接続する配線図1のVB~TB21間の配線には抵抗Rb1が存在し、半導体スイッチ回路21と負荷RLとの間図1のTB22~RL間の配線には抵抗Rb2が存在し、MOSFETQ2にはオン抵抗Rbfetが存在する。次に、電流センサ12,22、及び加算回路32の詳細な構成について、図6に示す回路図を参照して説明する。図6に示すように、MOSFETQ1は、メインFETQ1aとサブFETQ1bから成るマルチソースFETを構成しており、メインFETQ1aのソースは2系統に分岐され、一つ目の分岐線は図1に示した端子TB12を介して負荷RLに接続され、二つ目の分岐線はアンプAMP11の一方の入力端子に接続されている。また、サブFETQ1bのソースは2系統に分岐され、一つ目の分岐線はP型のMOSFETQ11のソースに接続され、二つ目の分岐線はアンプAMP11の他方の入力端子に接続されている。更に、アンプAMP11の出力端子は、MOSFETQ11のゲートに接続され、該MOSFETQ11のドレインはセンス抵抗Rsを介してグランドに接地されている。従って、アンプAMP11は、メインFETQ1aのソース電圧とサブFETQ1bのソース電圧が等しくなるように、MOSFETQ11のゲートに制御信号を出力するので、MOSFETQ11にはMOSFETQ1に流れる電流に比例した大きさの電流が流れることになる。MOSFETQ2についても同様に、メインFETQ2aとサブFETQ2bから成るマルチソースFETを構成しており、メインFETQ2aのソースはアンプAMP21の一方の入力端子に接続され、サブFETQ2bのソースはアンプAMP21の他方の入力端子に接続されている。更にアンプAMP21の出力端子は、P型のMOSFETQ21のゲートに接続され、該MOSFETQ21のソースはサブFETQ2bに接続され、ドレインはセンス抵抗Rsを介してグランドに接地されている。従って、アンプAMP21は、メインFETQ2aのソース電圧とサブFETQ2bのソース電圧が等しくなるように、MOSFETQ21のゲートに制御信号を出力するので、MOSFETQ21にはMOSFETQ2に流れる電流に比例した大きさの電流が流れることになる。また、各MOSFETQ11,Q21に流れる電流参照電流を加算した電流がセンス抵抗Rsに流れるので、該センス抵抗Rsの両端電圧を測定することにより、負荷RLに流れる電流を測定することができる。即ち、電流センサ12,22電流検出手段は、オペアンプを用いてMOSFETQ1,Q2;半導体スイッチに流れる電流に比例した参照電流を発生させ、該参照電流に基づいて、MOSFETQ1,Q2に流れる電流を検出する。また、センス抵抗Rsが、図1に示した加算回路32に相当する。更に、図1に示した制御部31は、MOSFETQ1に流れる電流Iaと、MOSFETQ2に流れる電流Ibを加算した電流Icに基づき、電流Icが予め設定した閾値を上回った場合には、各MOSFETQ1,Q2をオフとして負荷回路を遮断し、回路全体を保護する制御を行う。或いは、電流Icに基づいて負荷回路の電線温度を推定し、推定温度が閾値を上回った場合には負荷回路を遮断して、回路全体を過熱から保護する制御を行う。そして、本実施形態では、各MOSFETQ1,Q2のオン、オフを交互に切り替えることにより、各MOSFETQ1,Q2のうちの一方をオン、他方をオフとして、各MOSFETQ1,Q2に流れる電流の偏りを抑制する。以下、各MOSFETQ1,Q2を同時にオンとして負荷RLを駆動する場合従来の方式と、各MOSFETQ1,Q2を交互に切り替えて負荷RLを駆動する場合本発明の方式の双方における、電流の偏りについて説明する。[Q1,Q2を同時にオンとする場合]初めに、2つの半導体スイッチ回路11,21を共にオンすることにより、負荷RLに流れる電流を、2つの半導体スイッチ回路11,21に分散する場合の動作について説明する。図2に示した等価回路によると、半導体スイッチ回路11を経由する回路の抵抗これを、Raとするは、次の1式で示すことができる。Ra=Ra1RafetRa2...1同様に、半導体スイッチ回路21を経由する回路の抵抗これを、Rbとするは、次の2式で示すことができる。Rb=Rb1RbfetRb2...2従って、図3に示すように、2つのMOSFETQ1,Q2を共にオンとした場合には、半導体スイッチ回路11に電流Iaが流れ、半導体スイッチ回路21に電流Ibが流れることになり、電流Iaと電流Ibの比率Ia/Ibは、抵抗の逆比に等しいのでIa/Ib=Rb/Raとなる。この際、図6に示した電流センサ12,22では、仮にアンプAMP11,AMP21にオフセット誤差が存在しなければ、MOSFETQ1の両端電圧Vafetを、Vafet=RafetIaとして検出し、MOSFETQ2の両端電圧Vbfetを、Vbfet=RbfetIbとして検出することになる。しかし、実際にはアンプAMP11,AMP21にはオフセット誤差Vaoffset,Vboffsetが存在するので、各電圧Vafet,Vbfetを以下に示す3式、4式のように検出してしまう。Vafet=RafetIaVaoffset...3Vbfet=RbfetIbVboffset...4従って、電流Ia,Ibの測定値Iasens,Ibsensは、次の5式、6式として検出されることになる。Iasens=Vafet/Rafet=IaVaoffset/Rafet...5Ibsens=Vbfet/Rbfet=IbVboffset/Rbfet...6負荷RLに流れる電流をIcとすると、その測定値Icsensは5式と6式を加算するので、下記の7式として検出される。Icsens=IcVaoffset/RafetVboffset/Rbfet...77式から理解されるように、MOSFETQ1,Q2を共にオンとして負荷RLに電流を流すと、本来測定しようとする電流Icに対して2つの電流センサ12,22のオフセット誤差の成分が加算されてしまう。更に7式より、抵抗Rafet、Rbfetが小さい程、その影響Icに対する割合が大きくなるので、MOSFETQ1,Q2の発熱、即ち、ジュール熱RafetIa2RbfetIb2を抑えるために抵抗Rafet、Rbfetを小さくすると、より誤差の影響を助長することになる。[Q1,Q2を交互にオンとする場合]次に、MOSFETQ1,Q2を交互にオンとして負荷RLに電流を供給する場合の動作について説明する。この場合には、図7に示すように、MOSFETQ1がオン時間帯のときに、MOSFETQ2をオフ時間帯とし、MOSFETQ1がオフ時間帯のときに、MOSFETQ2をオン時間帯とするように、各MOSFETQ1,Q2を制御する。そして、負荷RLに流れる電流Icの測定値Icsensは、MOSFETQ1がオンのとき図5参照には下記の8式で示され、MOSFETQ2がオンのとき図4参照には、下記の9式で示されることになる。Icsens=IcVaoffset/Rafet...8Icsens=IcVboffset/Rbfet...98,9式より、MOSFETQ1,Q2を交互に動作させる場合には、一方の電流センサの誤差のみが発生することとなる。このように、いずれか一方のMOSFETのみをオンとすることにより、アンプが有するオフセット誤差の影響を低減することができることが理解される。また、2つのMOSFETQ1,Q2は、オン抵抗が同一であるとは限らないので、各MOSFETQ1,Q2のオン時間帯、及びオフ時間帯を均一に設定すると、各MOSFETの発熱量に偏りが発生する場合があり、一方のMOSFETの温度上昇が大きくなるという問題が生じる。本実施形態では、MOSFETの温度の上昇し易さに応じて、オン時間帯、及びオフ時間帯を調整し、各MOSFETQ1,Q2の温度が均一となるようにする。具体的には、温度が上昇し易いMOSFETについてはオン時間帯を短く設定し、反対に、温度が上昇し難いMOSFETについてはオン時間帯を長く設定する。温度が上昇し易いか否かの判断は、MOSFETの電気抵抗、熱抵抗の理論値を用いる方法、基板設計後にサンプルの実測値を取得し、この実測値に基づいて判断する方法、或いは、出荷前の検査時に各製品毎に温度上昇の度合いを測定する方法等を用いることができる。例えば、図8に示すように、一定時間の通電によりMOSFETQ1の温度がT1となり、MOSFETQ2の温度がT1よりも高いT2となる場合には、図9a,bに示すように、MOSFETQ1のオン時間をt1とし、MOSFETQ2のオン時間をt2<t1とすることにより、各MOSFETQ1,Q2の温度を均一化させる。具体的には、図9cに示すように、MOSFETQ1の温度は曲線p1に示すように上昇、下降を繰り返して変化し、MOSFETQ2の温度は曲線p2に示すように上昇、下降を繰り返して変化する。その結果、温度T1とT2の平均値に収束することになり、各MOSFETQ1,Q2の温度を均一化することができる。このようにして、本実施形態に係る負荷回路の制御装置100では、2つのMOSFETQ1,Q2を並列に配置し、いずれか一方をオンとするように制御するので、電流センサ12,22のアンプAMP11,AMP21にオフセット誤差が存在する場合であっても、このオフセット誤差の影響を低減することができ、高精度な電流検出が可能となる。従って、検出した電流値に基づいて半導体スイッチ回路11,21を遮断する制御を実行する場合には、高精度な遮断制御が可能となる。また、各MOSFETQ1,Q2のオン抵抗にばらつきが存在する場合であっても、各MOSFETQ1,Q2のオン時間帯、及びオフ時間帯を適宜設定することにより、全体の温度を均一化することが可能となる。[変形例の説明]次に、上述した実施形態の変形例について説明する。上述した実施形態では、図7に示したように、一方のMOSFETがオンの時には他方のMOSFETがオフとなるように制御したが、変形例では図10a,bに示すように、MOSFETQ2がオンからオフに切り替わるタイミングよりも、MOSFETQ1がオフからオンに切り替わるタイミングの方が若干時間Δtだけ早くなるように制御する。即ち、双方のMOSFETのオン時間帯に若干の重複時間を設けている。このような構成によれば、各MOSFETのオン、オフ切替時におけるノイズを低減することができる。以上、本発明の負荷回路の制御装置を図示の実施形態に基づいて説明したが、本発明はこれに限定されるものではなく、各部の構成は、同様の機能を有する任意の構成のものに置き換えることができる。例えば、上述した本実施形態では、2つの半導体スイッチ回路11,21を並列に接続し、各MOSFETQ1,Q2を交互にオンとするように制御する例について説明したが、本発明はこれに限定されるものではなく、3個以上の半導体スイッチ回路を設け、各半導体スイッチ回路を順繰りにオンとすることで、上述と同様の効果を達成することが可能となる。"