"マイコンまたは半導体集積回路装置の使用クロックの周波数を測定する周波数測定装置において、測定対象となる前記使用クロックを分周する分周部と、測定開始タイミングから時間の計数を開始し、前記使用クロックの周波数に応じた時間を遅延した遅延信号を出力する遅延部と、前記遅延部の遅延信号を出力するまで前記使用クロックをカウントする計数部と、前記計数部のカウント値に応じて前記使用クロックの周波数を測定する測定部と、を備えたことを特徴とする周波数測定装置。前記遅延部は、動作電源による通電電流を前記測定開始タイミングから充電する充電回路と、前記充電回路の動作電源と同一電源を使用して動作し、前記使用クロックの周波数に応じた直流電圧を出力する周波数電圧変換回路と、前記充電回路の充電電圧と前記周波数電圧変換回路の出力直流電圧とを比較する比較回路と、を備え、前記比較回路の比較結果に応じて遅延信号を出力することを特徴とする請求項1記載の周波数測定装置。前記遅延部の充電回路は、前記使用クロックが与えられるとスイッチトキャパシタが充放電することで前記使用クロックの周波数に応じて等価抵抗値が変化する第1等価抵抗回路を用いて構成されていることを特徴とする請求項2記載の周波数測定装置。前記周波数電圧変換回路は、前記使用クロックが与えられるとスイッチトキャパシタが充放電することで前記使用クロックの周波数に応じて等価抵抗値が変化する第2等価抵抗回路を用いて構成されていることを特徴とする請求項2または3記載の周波数測定装置。前記第1等価抵抗回路と前記第2等価抵抗回路は、それぞれのスイッチトキャパシタが同一の半導体集積回路装置内に構成されていることを特徴とする請求項4記載の周波数測定装置。前記充電回路はコンデンサを用いて構成され、前記第1等価抵抗回路を構成するキャパシタと、前記充電回路のコンデンサは、同一の半導体集積回路装置内に構成されていることを特徴とする請求項3または5記載の周波数測定装置。前記充電回路はコンデンサを用いて構成され、前記第2等価抵抗回路を構成するキャパシタと、前記充電回路のコンデンサとは、同一の半導体集積回路装置内に構成されていることを特徴とする請求項4ないし6の何れかに記載の周波数測定装置。前記マイコンまたは前記半導体集積回路装置が前記使用クロックを用いて動作している最中に、前記分周部、前記遅延部、前記計数部および前記測定部による前記使用クロックの周波数の測定を並行して行うことを特徴とする請求項1ないし7の何れかに記載の周波数測定装置。前記計数部は、前記使用クロックの立上りタイミングおよび立下りタイミングを共に計数することを特徴とする請求項1ないし8の何れかに記載の周波数測定装置。前記計数部は、前記使用クロックを逓倍した逓倍信号の立上りタイミングまたは/および立下りタイミングを計数することを特徴とする請求項1ないし9の何れかに記載の周波数測定装置。フィルタ方式を採用すると検出精度が低く、F/V変換方式、F/I変換方式を採用すると、検出精度が電源電圧変動に応じて悪化しやすい。また、パルスカウント方式を採用した場合、基準周波数のクロック信号を利用して測定対象クロックの周波数を測定するが、基準周波数クロックを生成するための生成回路を必要とする。この生成回路は発振異常を生じる可能性もあるため周波数の測定精度の保証も困難となる。本発明は、上記事情に鑑みてなされたもので、その第1の目的は、クロック受信側に基準周波数クロック生成回路を不必要としながら周波数を精度よく測定できるようにすることにあり、第2の目的は、電源電圧変動に影響されることなく周波数を精度よく測定できるようにした、周波数測定装置を提供することにある。請求項1記載の発明は、マイコンまたは半導体集積回路装置の使用クロックの周波数を測定する周波数測定装置を対象としている。この発明によれば、遅延部が遅延信号を出力するまで計数部が使用クロックをカウントし、測定部は計数部のカウント値に応じて使用クロックの周波数を測定する。このため、使用クロック自身を用いて使用クロックの周波数を精度よく測定でき、クロック受信側に基準周波数クロック生成回路を要することはない。請求項2記載の発明によれば、充電回路は測定開始タイミングから動作電源による通電電流を充電開始するが、周波数電圧変換回路はこの充電回路の動作電源と同一電源を用いて動作するため、充電回路の充電電圧と周波数電圧変換回路の出力直流電圧は動作電源変動に依存して互いに同方向に変化する。このため、電源電圧変動に影響することなくクロック周波数を測定でき、自動車などの過酷な環境下に搭載したことに応じて動作電源電圧が変動したとしても、比較回路の比較結果に影響する虞を極力抑制できる。請求項3記載の発明のようにスイッチトキャパシタを用いて遅延部の充電回路を構成しても良いし、請求項4記載の発明のようにスイッチトキャパシタを用いて周波数電圧変換回路を構成しても良い。すると、例えば半導体集積回路装置に組込むには都合が良い。請求項5記載の発明によれば、第1等価抵抗回路と第2等価抵抗回路を構成するスイッチトキャパシタを同一の半導体集積回路装置内に構成している。また、請求項6記載の発明によれば、第1等価抵抗回路のキャパシタと充電回路のコンデンサを同一の半導体集積回路装置内に構成している。請求項7記載の発明によれば、第2等価抵抗回路のキャパシタと充電回路のコンデンサを同一の半導体集積回路装置内に構成している。これらの請求項5ないし7記載の発明によれば、半導体集積回路装置内にキャパシタ、コンデンサを複数組み込んでいるため、当該コンデンサの諸特性を合わせやすくなる。請求項8記載の発明によれば、マイコンまたは半導体集積回路装置が使用クロックを用いて動作している最中に、分周部、遅延部、計数部および測定部による使用クロックの周波数の測定を並行して行っているため、使用クロックの周波数の測定結果を常に更新することができ、この周波数を常時監視できる。これにより、周波数測定用のテストモードを別途設ける必要がなくなる。請求項9記載の発明によれば、計数部は使用クロックの立上りタイミングおよび立下りタイミングを共に計数するため、立上りタイミングまたは立下りタイミングのみを計数するのに比較して周波数を2倍にでき周波数測定精度を向上できる。請求項10記載の発明によれば、計数部は使用クロックを逓倍した逓倍信号の立上りタイミングまたは/および立下りタイミングを計数するため、計数カウント値を増やすことができ周波数測定精度を向上できる。第1実施形態以下、車両に搭載される周波数測定装置の第1実施形態について図1ないし図6を参照しながら説明する。図2は、半導体チップ内の半導体集積回路装置の電気的構成を概略的なブロック図によって示している。図2に示すように、半導体集積回路装置1は、外部接続された発振子2の発振信号を入力し、この発振信号に応じて内部でデジタル処理等の各種処理を行う。半導体集積回路装置1は、当該装置内の各種機能を実現するための機能回路マイコン等3を備えると共に、発振信号の入力段にPLL回路4を備え、さらに、このPLL回路4の出力クロック信号の周波数を測定し所定の周波数範囲内のクロック信号であるか否かを判定する周波数判定回路周波数測定装置に相当5を備える。PLL回路4は、発振子2の発振信号を分周したり逓倍したりしてデジタルクロック信号を出力する回路であり、クロック信号を機能回路3に供給する。機能回路3は与えられたクロック信号に応じてデジタル処理することで各種処理を実現する。周波数判定回路5は、機能回路3が各種処理を行っている間、例えば定期的にクロック信号のクロック周波数Fが適切な周波数範囲に入っているか否かを判定する。このとき、周波数判定回路5は、この判定結果を機能回路3に送信し、機能回路3はこの判定結果について揮発的または不揮発的にメモリに記憶保持する。その後、機能回路3は、定期的にこの記憶保持内容を確認し、所定の条件例:連続複数M回の異常発生を満足すると、リセット回路6にリセット信号を送信し、リセット回路6がリセット処理を行うことで初期状態に戻り正常に復帰する。以下、周波数判定回路5の電気的構成について説明する。周波数判定回路5は、分周部7、遅延部8、カウント部9、および周波数判定部10、を含む機能ブロックに分けられる。分周部7は、PLL回路4のクロック信号を所定の分周比で分周し、遅延部8およびカウント部9に分周信号を出力する。この分周部7による分周信号の立下り信号は、周波数判定回路5による周波数判定処理のスタート信号となる。カウント部9は、分周部7から分周信号の立下り信号スタート信号が与えられたタイミング後に、カウント動作を開始し、遅延部8からのエンド信号が入力されるとカウント動作を停止する。カウント部9にはPLL回路4のクロック信号が入力されており、カウント部9がカウントを開始するとPLL回路4のクロック信号の立下りエッジをカウントする。このとき、立下りタイミングでなく立上りタイミングをカウントしても良く、また、立下り/立上りの両タイミングをカウントしても良い。両タイミングをカウントすると後述するように周波数測定精度を向上できる。他方、遅延部8は、分周部7の分周信号およびPLL回路4のクロック信号が入力されており、PLL回路4のクロック信号に基づいて遅延時間に応じた遅延信号エンド信号を生成し、分周部7による分周信号の立下り信号スタート信号が与えられたタイミングから遅延時間経過したタイミングで遅延信号エンド信号をカウント部9および周波数判定部10に出力する。周波数判定部10は、遅延信号の入力時点のカウント部9のカウンタ値に基づいて周波数が所定周波数範囲に入っているか否かを判定する。これにより、周波数判定回路5は、クロック信号の周波数が適切な周波数範囲内であるか否かを判定できる。図1は、遅延部8の電気的構成例を示している。この図1に示すように、遅延部8は、コンパレータ比較回路に相当11、充放電回路充電回路に相当12、F/V変換回路周波数電圧変換回路に相当13を組み合わせて構成されている。特に充放電回路12、F/V変換回路13には、それぞれ電源電圧VBが動作電源として供給されている。コンパレータ11の反転入力端子には充放電回路12が接続されている。この充放電回路12は、スイッチトキャパシタを含んで構成された等価抵抗回路R1と、コンデンサC0および制御スイッチSWとを動作電源-グランド間に直列接続して構成され、等価抵抗回路R1とコンデンサC0の共通接続点をコンパレータ11の反転入力端子に接続して構成されている。充放電回路12は、その充電速度がPLL回路4の出力クロック信号の周波数に応じて変更可能な回路となっている。コンパレータ11の非反転入力端子にはF/V変換回路13が接続されている。このF/V変換回路13は、スイッチトキャパシタを含んで構成された等価抵抗回路R2および抵抗R3を動作電源-グランド間に直列接続して構成され、この共通接続点をコンパレータ11の非反転入力端子に接続して構成されている。このF/V変換回路13は、その分圧比がPLL回路4の出力クロック信号に応じて変更可能な回路となっている。図3は、等価抵抗回路R1を構成するスイッチトキャパシタの基本的な電気的構成例を示している。図3に示すように、等価抵抗回路R1は、2端子回路の両端に2つの制御スイッチSW1,SW2を直列接続すると共に、当該制御スイッチSW1,SW2の共通接続ノードとグランドとの間にコンデンサCを接続し、PLL回路4の出力クロック信号が制御スイッチSW1,SW2の制御端子に相補的に与えられるように接続されている2相クロックΦ1,Φ2。充電側のスイッチSW1がオン、放電側のスイッチSW2がオフすると、充電作用によりコンデンサCの電圧が上昇する。そして、充電側のスイッチSW1がオフ、放電側のスイッチSW2がオンすると、放電作用によってコンデンサCの電圧が低下する。スイッチSW1,SW2のスイッチングの影響を考慮しなければ、原理的には入力電圧より出力電圧を低くでき等価的な抵抗とみなすことができる。コンデンサCの蓄積電荷Qは、であり、等価抵抗値Rは、で求められる。したがって制御信号の周期T、周波数Fとすれば、となる。これにより、等価抵抗値Rは周波数Fに応じて変化し、充放電回路12はPLL回路4の出力クロック信号の周波数に応じて充電速度が変化する。等価抵抗回路R1の電気的構成例を示したが、等価抵抗回路R2の電気的構成も同様の構成としている。したがって、F/V変換回路13はPLL回路4の出力クロック信号の周波数に応じて分圧比が変化する。また、抵抗R1およびR2をコンデンサCで等価的に構成すれば半導体集積回路装置に組込むには都合が良い。ここではスイッチトキャパシタの基本構成例を説明したが、その他周知のスイッチトキャパシタ構成を用いても良い。遅延部8は、このような回路によりコンパレータ11の出力信号を作成し、コンパレータ11の立下り信号を遅延信号として出力する。図4は、カウント部と周波数判定部のハードウェア構成例を示している。この図4には周波数判定部をハードウェアで構成した例を示しているがソフトウェアで構成しても良い。図4に示すように、カウント部9は、ANDゲート14、所定段図4は4段のTフリップフロップ15~18、およびNOTゲート19を組み合わせて構成されている。図4のカウント部9は4ビットカウンタを示している。カウント部9はエンド信号がHイネーブルになっている間、PLL回路4のクロック信号がANDゲート14に入力されると、このクロックエッジに合わせてTフリップフロップ15~18のQ出力Q0~Q3が順次変化しカウントされる。図4に示すように、周波数判定部10は、ORゲート20、NANDゲート21、ANDゲート22、Dフリップフロップ23、遅延ゲート24などを用いて構成され、カウント部9のQ出力Q0~Q3に応じたカウント値Nが所定範囲に入っているときには、Dフリップフロップ23のD入力にH信号を入力させ、カウント部9のQQ0~Q3出力に応じたカウント値Nが所定範囲に入っていないときには、Dフリップフロップ23のD入力にL信号を入力させる。ここで、この所定範囲とは、クロック周波数Fの許容周波数範囲に対応したカウント値Nの範囲を示しており、クロック周波数Fの下限周波数F1~上限周波数F2に対応した範囲を示す。すなわち、クロック周波数Fが低ければカウント値は低くなり、クロック周波数が高ければカウント値Nは高くなるため、クロック周波数Fとカウント値Nは対応した値を示す。図5aの対応表に示すように、クロック周波数Fの下限周波数F1と下限カウント値N1とを対応付けて予め算出すると共に、クロック周波数Fの上限周波数F2と上限カウント値N2とを対応付けて予め算出し、カウント値Nがこの下限カウント値N1と上限カウント値N2の間であるか否かを判定することで、クロック周波数Fが下限周波数F1と上限周波数F2の間であるか否かを判定できる。周波数判定部10のクロック入力端子には、エンド信号がカウント部9およびゲート回路14~22の信号遅延時間分の遅延ゲート24を介して与えられるため、Dフリップフロップ23はエンド信号の発生タイミングに合わせたD入力をQ出力できる。したがってカウント値Nが所定範囲に入っているときには、周波数判定部10はH信号をQ出力することで正常範囲であることを出力し、逆に、カウント値Nが所定範囲に入っていないときには、周波数判定部10はL信号をQ出力することで正常範囲ではないことを出力する。図5bは、カウント値に応じた正常/異常判定例の真理値対応表を示している。この図5bでは、カウント値Nが8~12の範囲の値となる場合を正常とし、カウント値Nがそれ以外の値となる場合を異常とした例を示している。この正常範囲/異常範囲を満たす回路実現方法として、図4に示す回路構成ゲート回路20~22による組合せ論理回路を採用している。図5bに示すN1=8、N2=12の場合、Q3,Q2,Q1,Q0=1000~1100の範囲が正常範囲となる。正常範囲および異常範囲を変更するためにはゲート回路20~22による論理回路構成を変更し適切な論理回路を構成すれば良い。図6は、各回路の動作をタイミングチャートによって示している。この図6に示すように、PLL回路4が測定対象となるクロック信号を出力すると、分周部7がこのクロック信号を分周する。分周部7の分周信号の立下り信号がスタート信号としてカウント部9に与えられると、カウント部9はそのTフリップフロップ15~18のクリア端子/CLRにクリア解除信号が与えられることになり、このタイミングからカウントを開始する。クロック信号が与えられる間、カウント部9のTフリップフロップ15~18はクロック信号のポジティブエッジトリガを検出し、カウント値Nをインクリメントする図6のA~Bの期間。他方、図6のA時点において、分周部7の分周信号の立下り信号がスタート信号として制御スイッチSWに与えられると、制御スイッチSWはオン短絡状態からオフ開放状態になる。したがって、コンパレータ11の反転入力端子電圧V-電圧は、等価抵抗回路R1を通じてコンデンサC0に充電されることに伴い上昇する図6のA~Bの期間。この場合の、反転入力端子電圧V-t,Fは、となり時間経過に伴い上昇する。またコンパレータ11の非反転入力端子電圧V電圧は、等価抵抗回路R2および抵抗R3による分圧電圧となるため、周波数測定期間内でクロック周波数が一定であれば分圧電圧も一定となる。この分圧電圧は、となる。コンパレータ11はこれらの両入力端子間電圧を比較し、V-t,FがVFを上回るタイミングで立下り信号をエンド信号として出力する図6のB時点のタイミング。このタイミングは、4式と5式のVF=V-t,Fを満たすタイミングtであり、と求められる。このタイミングtをカウント値Nに対応させると、に対応付けることができる。7式を用いると、クロック周波数Fは、として、カウント値Nに依存する値で求めることができる。したがって、スタート信号を入力するタイミングから、遅延部8がエンド信号を出力するまでの間、カウント部9がクロック信号の立下りエッジに応じてカウントしたカウント値Nを出力することで、当該カウント値Nに対応したクロック周波数Fを算出できる。前述の図4の説明では、周波数判定部10をハードウェアで構成した例を挙げているが、例えば周波数判定部10をソフトウェアで構成した場合には、遅延部8がエンド信号を出力したときにカウント値Nのカウントを停止し、この後、周波数判定部10はカウント値Nが所定範囲に入っているか否かに応じて正常であるか異常であるかを判定できる図6のB~Cの期間:周波数判定部ソフトウェアで構成を参照。その後、分周部7の分周信号が立上がると、この立上り信号がスイッチSWの制御端子に出力され図6のDのタイミング、この信号がスイッチSWの制御信号として与えられると、スイッチSWはオフ開放状態からオン状態になる。すると、コンデンサC0に蓄積された電荷はスイッチSWを通じて放電されることになり、コンバレータ11の反転入力端子電圧V-電圧は急速に低下する。したがって、分周部7の分周信号が再度立下るスタート信号発生前にコンデンサC0の蓄積電荷を十分に放電することができる図6のEのタイミング。このようにして前述動作が定期的に繰り返されることになる。<周波数測定精度について>8式に示すように、クロック周波数Fの測定精度は、カウント値N、容量比C/C0、スイッチトキャパシタの容量値と抵抗値の乗算値CR3に依存する。カウント値Nはできる限り多数となるように設定すれば周波数測定精度を向上できるが、逓倍回路を別途設けPLL回路4のクロック信号をさらに逓倍すると周波数測定精度を向上できるため望ましい。また前述したように、立上り/立下りエッジの両エッジタイミングをカウントすることでカウント値Nを2倍にできるため周波数測定精度を向上できる。容量比C/C0は、スイッチトキャパシタCとコンデンサC0を同一の半導体集積回路装置に組込むことによって、温度等の環境変化があったとしてもこれに伴い容量性が同様に変化する。特に、4式に示したようにV-t,F∝C/C0の温度依存性を少なくできる。容量比をほぼ同一値にすることができれば相対精度を高くできる。また、スイッチトキャパシタCと抵抗R3にはそれぞれ高精度の抵抗、コンデンサを用いることで周波数測定精度を高くできる。これらの素子を同一の半導体チップに組み込めば、温度特性も近くなり周波数測定精度の温度依存性も少なくなる。また、遅延部8を構成するコンパレータ11の比較対象電圧VF、V-t,Fは、同一の電源電圧VBを用いて電圧を発生させており、4式、5式にそれぞれ示したように、コンパレータ11の各端子電圧は、電源電圧VBに比例するため、電源電圧VBの変動の影響は打ち消されることになり、電源電圧VBが変動したとしてもクロック周波数Fの測定値には影響しない。<実施形態のまとめ>本実施形態によれば、スタート信号を受付けてから遅延部8がエンド信号を出力するまで、カウンタ部9が測定対象となるPLL回路4のクロック信号をカウントする。周波数判定部10は、このカウンタ部9のカウント値Nに応じてクロック信号の周波数を測定し、当該クロック周波数Fが正常範囲であるか否か判定している。このため、PLL回路4の出力クロック信号それ自体を用いてクロック周波数Fを測定できる。これにより、半導体集積回路装置1内に、基準周波数クロックを生成するための生成回路を別途構成する必要がなくなる。遅延部8を構成する等価抵抗回路R1、R2は、PLL回路4の出力クロック信号に応じてスイッチトキャパシタが充放電することで等価抵抗値を変化させている。充放電回路12は、スタート信号が与えられるとスイッチSWをオフすることで充電を開始するが、F/V変換回路13は充放電回路12の動作電源と同一のバッテリ電源電圧VBを用いて動作している。したがって、充放電回路12の充電電圧とF/V変換回路13の出力直流電圧は動作電源変動に依存して互いに同方向に変化する4式、5式参照。このため、電源電圧VBの変動にほぼ影響することなくクロック周波数Fを測定できる。この半導体集積回路装置1を車両特に自動車などの過酷な環境下に搭載したことに応じて電源電圧VBが変動したとしても、コンパレータ11の比較結果に影響する虞を極力抑制できる。特に本実施形態の回路構成を用いると、8式によりクロック信号の周波数Fを求めることができ、電源電圧VBの変動の影響が測定精度に影響することがなくなる。等価抵抗回路R1、R2を構成するキャパシタスイッチトキャパシタ、充放電回路12のコンデンサC0を半導体集積回路装置1内に構成しているため当該コンデンサ間の諸特性を合わせやすい。機能回路3が所定の機能処理を行っている最中に、定期的に、周波数判定部10による測定および判定が並行して行われているため、クロック周波数Fの測定結果を常時更新することができ、クロック周波数Fを常時監視できる。これにより、周波数測定用のテストモードを別途設ける必要がなくなる。第2実施形態図7は、第2実施形態を示すもので、前述実施形態と異なるところは、F/V変換回路の構成を変更したところにある。前述実施形態と同一または類似部分については同一または類似符号を付して説明を省略し、以下、異なる部分について説明する。図7に示すように、F/V変換回路13aは抵抗R3と等価抵抗回路R2をこの順で電源-グランド間に直列接続し、この共通接続点をコンパレータ11の非反転入力端子に接続している。コンパレータ11の非反転入力端子電圧VFは、で表される。4式と9式のV-t,F=VFを満たすタイミングtは、と求められる。このタイミングtをカウント値Nに対応させると、であり、この11式を用いると、クロック周波数Fは、と求められる。すなわち、本実施形態のように等価抵抗回路R2と抵抗R3を互いに入れ替えた回路を採用したとしても、クロック周波数Fは動作用の電源電圧VBに依存しないため、前述実施形態に示した作用効果と同様の作用効果が得られることを確認できる。他の実施形態本発明は、上記実施形態に限定されるものではなく、例えば、以下に示す変形または拡張が可能である。前述実施形態では、F/V変換回路13、13aについてスイッチトキャパシタによる等価抵抗回路R2と抵抗R3を組み合わせて構成したが、これに限定されるものではなく、例えばダイオードおよびコンデンサを組み合わせたチャージポンプ回路を用いて周波数電圧変換回路を構成しても良い。前述実施形態では、充放電回路12をRC直列回路により構成したが、動作電源電圧VBを充放電可能な回路であればこの構成に限られない。コンパレータ11についても電圧を比較できれば回路構成はこれに限定されるものではない。クロック周波数Fが正常であるか異常であるか判定し、その後必要に応じて、半導体集積回路装置1をリセットする実施形態を示したが、周波数測定結果、判定結果を導出できれば、その結果の利用方法は問わない。前述実施形態では、周波数判定部10がクロック周波数Fを定期的に測定し適切な周波数範囲内に入っているか判定する実施形態を示しているが、機能回路3マイコンなどの要求に応じて一時的に行っても良い。前述実施形態では、クロック周波数Fが適切な周波数範囲内に入っているか判定する実施形態を示しているが、周波数範囲の判定ではなく、具体的な周波数の値を求めることも可能である。"