半導体基板の裏面に、開口部分を有するレジストにより貫通穴を形成し、前記レジストの前記開口部分にビアホールを形成し、前記半導体基板の裏面上に絶縁膜を形成し、前記絶縁膜上に配線パターン用レジストを形成し、前記配線パターン用レジスト、及び、前記絶縁膜の前記配線パターン用レジストで覆われていない部分に、バリア膜を形成し、前記バリア膜上にシード膜を形成し、前記配線パターン用レジストを前記絶縁膜から剥離し、前記絶縁膜上にメッキマスクレジストを形成し、前記メッキマスクレジストで覆われていない部分に、メッキ処理により配線Cu膜を形成し、前記メッキマスクレジストをメッキマスクレジストから剥離する、半導体基板の製造方法。前記半導体基板はシリコンウエハであり、前記ビアホールの形成にはドライエッチングを使用し、前記絶縁膜としてSiO2又はSiNを使用し、前記バリア膜としてTi、TiN、Ta、又は、TaNを使用し、前記シード膜としてCu又はAlを使用する、請求項1に記載の半導体基板の製造方法。前記半導体基板の配線パターンが形成されていない表面側からメッキ電流を印加して、前記配線Cu膜を形成する、請求項1又は2に記載の半導体基板の製造方法。前記半導体基板上に形成する前記配線Cu配線の断面形状に応じて、前記メッキマスクレジストの形成を複数回行う、請求項1~3のいずれか1つに記載の半導体基板の製造方法。しかしながら、特許文献1に示す工程におけるウエットエッチングによるメタル膜除去は、安定化が困難である。安定化が困難な理由は、主にスパッタ装置で形成されるメタル膜の形成量又は形成される膜質が、基板面内でバラつくためである。メタル膜除去が不安定になると、ウエットエッチングでも、液温又は浴槽攪拌等の条件により面内でエッチングレートに差が生じ、結果として、サイドエッチと呼ばれる現象が発生する。図6にサイドエッチ発生部の図を示す。基板面内でのエッチングに差が生じた結果、シード膜57上のメッキCu膜60の下部では、サイドエッチが進行する箇所が発生する。サイドエッチが進行する箇所が発生した結果として、配線細化が生じる。シード膜57上のメッキCu膜60の下部のシード膜57が横方向にエッチングが進行するサイドエッチが進行と、配線層の断面形状は下部がへこんだキノコ型となる。この断面形状は、上部分メッキCu膜60等が重く、下部分シード膜57やバリア膜56等が細いため、バランスが悪い。そのため、多少の外部荷重で、図7に示すように配線層メッキCu膜60が倒れてしまう場合がある。また、外部荷重がなくとも、サイドエッチの進行が激しくなると配線層が自立できなくなる場合がある。本発明は、これらの課題を解決し、サイドエッチ発生の可能性を軽減させた半導体基板の製造方法を提供することを目的とする。上記目的を達成するために、本発明の半導体基板の製造方法は、半導体基板の裏面に、開口部分を有するレジストにより貫通穴を形成し、前記レジストの前記開口部分にビアホールを形成し、前記半導体基板の裏面上に絶縁膜を形成し、前記絶縁膜上に配線パターン用レジストを形成し、前記配線パターン用レジスト、及び、前記絶縁膜の前記配線パターン用レジストで覆われていない部分に、バリア膜を形成し、前記バリア膜上にシード膜を形成し、前記配線パターン用レジストを前記絶縁膜から剥離し、前記絶縁膜上にメッキマスクレジストを形成し、前記メッキマスクレジストで覆われていない部分に、メッキ処理により配線Cu膜を形成し、前記メッキマスクレジストをメッキマスクレジストから剥離することを特徴とする。本発明によれば、サイドエッチ発生の可能性を軽減させた半導体基板の製造方法を提供することができる。以下、本発明の半導体基板の製造方法について、図面を参照しながら説明する。なお、以下の説明において、同じ構成については、同一符号を用いて詳しい説明は省略する。図1は、本発明の第一実施形態における三次元実装に用いる半導体基板の製造方法を示した図である。まず、シリコンウエハ等の半導体基板1の裏面図1aの上面側上に、ビアパターンレジスト2による貫通穴パターンの形成を行う図1a参照。ビアパターンレジスト2の貫通穴パターンは、レジスト開口部分3を有している。次いで、ビアパターンレジスト2のレジスト開口部分3を利用して、ドライエッチング等の加工により、ビアホール4を半導体基板1に形成する図1b参照。このとき、ビアホール4の底面に、半導体基板1の表面側図1bの下面側の電極パッド13が露出するようにする。次いで、配線層を流れる電流が半導体基板1へ拡散することを防止するため、SiO2又はSiN等からなる絶縁膜5を、ビアホール4の側壁及び半導体基板1の裏面上に形成する図1c参照。ここまでは、従来の方法と同様であるが、本発明の第一実施形態では、以後の工程において、ウエットエッチング工程を削除している。具体的には、本発明の第一実施形態では、半導体基板1の配線パターン以外の部分配線パターンを形成しない部分に、バリア膜6及びシード膜7の金属製の膜を付着させないことで、ウエットエッチング工程を削除している。ウエットエッチング工程を削除した、本発明の第一実施形態の方法について説明する。まず、半導体基板1上の絶縁膜5の裏面の所定部分配線パターンを形成しない部分に配線パターン用レジスト8を形成する図1d参照。配線パターン用レジスト8の配線パターンは、ビアホール4の開口部分を含む配線パターン用レジスト開口部9を有している。次いで、拡散防止用のバリア膜6及びシード膜7を、配線パターン用レジスト開口部9に露出した絶縁膜5上に順次形成する図1e参照。このとき、ビアホール4の側壁及び底面にもバリア膜6及びシード膜7が形成される。バリア膜6及びシード膜7は、主に、スパッタリング法を用いて形成される。スパッタリング法を用いることで、半導体基板1の絶縁膜5の表面全面及びビアホール4にスパッタ膜が飛散する。そのため、バリア膜6及びシード膜7は、配線パターン用レジスト8の表面、及び、配線パターン用レジスト開口部9の表面、及び、ビアホール4の側壁及び底面に形成される。ここで、配線パターン用レジスト開口部9の表面とは、配線として残したい部分である。また、ビアホール4の底面とは、ビアホール4の底面に露出した電極パッド13の表面である。次に、絶縁膜5から配線パターン用レジスト8の剥離を行うことで、配線パターン用レジスト8の上部にあるバリア膜6及びシード膜7は、配線パターン用レジスト8と共に半導体基板1上から消失する図1f参照。この方法により、まず、半導体基板1上に、バリア膜6及びシード膜7で構成される配線パターン15を形成することができる。次いで、配線Cu膜配線層の一例としてのメッキCu膜10が不必要部分に成長することを防止するため、メッキマスクレジスト12を、絶縁膜5上に形成する図1g参照。次いで、電気信号伝達用の電極パッド13よりメッキ電流を印加して、メッキCu膜10をビアホール4内で成長させて、ビアホール4内及びビアホール4の上方のメッキマスクレジスト12間の開口部バリア膜6及びシード膜7が形成されている部分にメッキCu膜10を形成する図1h参照。電気信号伝達用の電極パッド13は、半導体基板1の表面側図1hの下面側、すなわち、ビアホール4の下部に設置されている。次いで、絶縁膜5からメッキマスクレジスト12を剥離して完成となる図1i参照。メッキ工程に関しては、半導体基板1の裏面に形成された配線パターン15が独立して配置されていない場合には、半導体基板1の裏面内の任意の1箇所に電極を設置すると、全ての配線に電流が流れる。このような場合においては、メッキ用電極14を半導体基板1の裏面に設置すればよい。一方、配線パターン15が独立して配置されている場合には、メッキ用電極14は半導体基板1の裏面の複数個所に設置しなければならない。しかし、メッキ用電極14の複数箇所への設置は、電極用配線等がメッキ浴槽内でメッキ液の対流を妨害し、メッキCu膜10のメッキ成長にムラができる。そのため、メッキ用電極14の複数箇所への設置は、現実的には困難である。そこで、第一実施形態では、以下のように、メッキ液の対流を妨害しないように、半導体基板1の表面より各配線パターン15にメッキ電流を印加することのできるメッキ用電極14を構成している。第一実施形態における半導体基板の製造方法を用いる場合のメッキ用電極14の配置を図2に示す。三次元実装に用いる半導体基板1のため、ビアホール4の下部には電気信号伝達用の電極パッド13が設置されている。この電極パッド13にメッキ用電極14が半導体基板1の表面側図2の下側から接触できるよう、メッキ用電極14には、図2の示すように、電極パッド13のパターンと逆の突起14aを設ける。すなわち、電極パッド13は半導体基板1の表面側の凹部の底面に配置されているのに対して、メッキ用電極14は半導体基板1の表面側の凹部内に挿入して電極パッド13と電気的に接触可能な突起14aを有している。このメッキ用電極14を半導体基板1の表面にセットし図2参照、メッキ時の電流印加を半導体基板1の表面側から行う。このメッキ用電極14を用いた場合の効果は、半導体基板1の裏面側より電流印加した場合と比較して、ビアホール4の内部のメッキCu膜10のメッキ成長が確実となり、デバイスの歩留が向上することである。デバイスの歩留が向上する理由としては、メッキ成長用のシード膜7を形成するためのスパッタ粒子は直線的に飛散することで、ビアホール4の内部の側壁はスパッタ粒子の付着確率が低くなるためである。スパッタ粒子の付着確率が低くなることで、ビアホール4の側壁のメッキ成長用のシード膜7の膜厚が薄くなると共に、ビアホール4の側壁のメッキ成長用のシード膜7の膜質も、半導体基板1の裏面に形成されたメッキ成長用のシード膜7の膜質と比較して、緻密性が低下する。これにより、ビアホール4の側壁のシード膜7はメッキ電流が流れにくくなり、シード膜7にメッキ電流が流れている途中で、シード膜7の抵抗増加又は断線が発生し、半導体基板1の裏面からのメッキ電流印加では、メッキCu膜10のメッキ成長がビアホール4途中で停止し、ビアホール4の底までメッキCu膜10が形成できなくなる可能性がある。これに対して、本発明の第一実施形態のように、半導体基板1の表面側よりメッキ電流を印加することで、メッキCu膜10は、ビアホール4の底電極パッド13の表面から成長し、たとえ途中でシード膜7が断線していても、ビアホール4の底からのメッキCu膜10のボトムアップにより、ビアホール4の底の電極パッド13と、半導体基板1の裏面に形成されたシード膜7とが、メッキCu膜10で電気的に繋がる。このため、ビアホール4の内部でのメッキ未形成によるデバイス不良を防止することができる。メッキCu膜10が不必要な部分に成長することを防止するために、メッキマスクレジスト12の裏面側の配線パターン15の配線の寸法又は断面形状に制約を受けない場合は、必ずしもメッキマスクレジスト12の形成は必要でない。しかし、配線パターン15の配線の断面形状に制約がある場合は、任意の断面形状に応じたメッキマスクレジスト12を形成することで、必要な配線の断面形状を得ることができる。必要な配線の断面形状とは、例えば、左右からの荷重に耐えるために、配線下部の土台部分基礎部分が大きく、安定した断面形状例えば、台形断面形状などである。配線下部の土台部分基礎部分が大きく安定した形状を形成する工程の一例として、第一実施形態におけるメッキマスクレジスト形成工程からメッキマスクレジスト剥離工程までの拡大図を図3a~cに示す。始めに、メッキマスクレジスト形成工程では、露出している絶縁膜5の表面のみならず、スパッタにより形成したシード膜7の外側を覆うように、メッキマスクレジスト12を形成する。具体的には、露出している絶縁膜5の表面及びシード膜7の一部ビアホール4よりも遠い外側の部分の表面にメッキマスクレジスト12を形成する図3a参照。次いで、メッキ工程では、メッキマスクレジスト12で覆われていない部分シード膜7の残りの部分などにメッキCu膜10を形成する図3b参照。その後、メッキマスクレジスト剥離工程では、メッキマスクレジスト12を絶縁膜5の表面及びシード膜7の一部の表面から剥離する図3c参照。この工程により、シード膜7の内側の部分ビアホール4の近傍部分を覆うと共に、下部の土台部分基礎部分がビアホール4の直径より外向きに突出し、ビアホール4の直径より大きな径を有するメッキCu膜10を形成することができる。また、従来の工程で発生するサイドエッチによる配線の断面形状のキノコ型配線の断面形状の下部がへこんだ形状を防止するため、シード膜7の幅以上にメッキCu膜10を成長させないことができる。これにより、メッキCu膜10を、シード膜7の幅と同等又はそれ以下の寸法に形成できるため、配線の断面形状の土台部分が大きくなり、安定した断面形状を有する配線を形成することができる。また、この方法を用いれば、メッキマスクレジスト12の形成状態次第で、様々な配線の断面形状を得ることが出来る。例えば、メッキCu膜10を階段状に形成させたい場合は、メッキマスクレジスト12の形成を複数回行い、メッキマスクレジスト12を階段状に形成しておけば良い。この場合、メッキCu膜10は、メッキマスクレジスト12に沿って成長するため、最終的なメッキCu膜10の仕上がりは階段状になる。これにより、メッキCu膜10の任意の断面形状を得ることができる。さらに、横方向からの荷重に対し、配線が倒れにくいよう、より安定した断面形状を得たい場合は、段数を増やすことで、配線上部を小さくすることが可能である。また、配線容量を得るために、太い配線を形成したい場合は、配線の断面形状を正方形に近い形にするために、段数を少なくするなど、用途に応じた配線の断面形状を得ることができる。以上が、本第一実施形態における半導体基板の製造方法である。本第一実施形態の形成手順図1a~i参照と従来例の形成手順図5a~j参照との違いを示した図を図4に示す。各工程において、上記本第一実施形態を用いることにより、工程順序の入れ替えが可能となり、従来例におけるウエットエッチング工程図4左側のiウエットエッチングを削除することができる。なお、上記様々な変形例のうちの任意の変形例を適宜組み合わせることにより、それぞれの有する効果を奏するようにすることも可能である。