"第1出力端子及び第2出力端子を有し、交流入力電圧を整流して前記第1出力端子及び前記第2出力端子から出力する整流回路と、前記第1出力端子及び前記第2出力端子に対して並列に接続された第1入力コンデンサと、第1ノード及び前記第2出力端子間に直列に接続された第2入力コンデンサと、前記第1出力端子及び第2ノード間に直列に接続されたインダクタと、前記第1ノード及び前記第2ノード間に直列に接続され、第1制御信号によりオン/オフ動作する第1スイッチング素子と、前記第2ノード及び前記第2出力端子間に直列に接続され、第2制御信号によりオン/オフ動作する第2スイッチング素子と、前記第1ノード及び前記第2ノードに対して並列に接続された周波数制御可能な周波数可変回路と、前記周波数可変回路の出力電圧を整流及び平滑して直流出力電圧を出力する整流平滑回路と、所定の電圧及び前記直流出力電圧に基づき、パルスからなる前記第2制御信号を生成して前記第2スイッチング素子に与えると共に、前記第2制御信号の立ち下がり及び立ち上がりエッジに対してそれぞれ所定のデッドタイムを有する相補的なパルスからなる前記第1制御信号を生成して前記第1スイッチング素子に与える制御部と、を備えたことを特徴とするスイッチング電源装置。前記周波数可変回路は、1次巻線及び2次巻線を有する変圧器と、共振用コンデンサと、を備え、前記1次巻線と前記共振用コンデンサとが直列に接続された共振回路により構成されていることを特徴とする請求項1記載のスイッチング電源装置。前記共振回路は、前記変圧器と、前記変圧器の励磁インダクタンスと、共振用チョークコイルと、前記共振用コンデンサと、を備え、前記1次巻線と前記共振用チョークコイルと前記共振用コンデンサとが直列に接続され、前記励磁インダクタンスが前記1次巻線に並列に接続されたLLC共振回路により構成されていることを特徴とする請求項2記載のスイッチング電源装置。前記所定の電圧は、前記第1ノードの電圧であり、前記制御部は、第1基準電圧に対して前記第1ノードの電圧の変動量に反比例する第1変動抑制量を求める第1演算手段と、第2基準電圧に対して前記直流出力電圧の変動量に比例する第2変動抑制量を求める第2演算手段と、前記第2変動抑制量に比例した周波数の三角波の電圧を発生する三角波発生手段と、前記第1変動抑制量と前記三角波の電圧とを比較してこの比較結果に応じたパルス幅の前記第2制御信号を生成する比較手段と、前記第2制御信号に対して前記所定のデッドタイムを有する相補的な前記第1制御信号を生成するパルス生成手段と、を有することを特徴とする請求項1~3のいずれか1項に記載のスイッチング電源装置。前記制御部は、基準電圧に対して前記直流出力電圧の変動量に比例する変動抑制量を求める演算手段と、前記変動抑制量に比例した周波数の三角波の電圧を発生する三角波発生手段と、前記所定の電圧と前記三角波の電圧とを比較してこの比較結果に応じたパルス幅の前記第2制御信号を生成する比較手段と、前記第2制御信号に対して前記所定のデッドタイムを有する相補的な前記第1制御信号を生成するパルス生成手段と、を有することを特徴とする請求項1~3のいずれか1項に記載のスイッチング電源装置。前記所定の電圧は、前記第1ノードの電圧であり、前記制御部は、第1基準電圧に対して前記第1ノードの電圧の変動量を積分して積分電圧値を求める積分手段と、前記積分電圧値と前記第1出力端子の電圧とを乗算してこの乗算結果に応じた電流の乗算値を求める乗算手段と、前記乗算値と前記インダクタ4に流れる電流値とを比較してこの比較結果に応じた電圧の第1変動抑制量を求める第1比較手段と、第2基準電圧に対して前記直流出力電圧の変動量に比例する第2変動抑制量を求める演算手段と、前記第2変動抑制量に比例した周波数の三角波の電圧を発生する三角波発生手段と、前記第1変動抑制量と前記三角波の電圧とを比較してこの比較結果に応じたパルス幅の前記第2制御信号を生成する第2比較手段と、前記第2制御信号に対して前記所定のデッドタイムを有する相補的な前記第1制御信号を生成するパルス生成手段と、を有することを特徴とする請求項1~3のいずれか1項に記載のスイッチング電源装置。前記第1スイッチング素子及び前記第2スイッチング素子は、それぞれ電界効果トランジスタにより構成されていることを特徴とする請求項1~6のいずれか1項に記載のスイッチング電源装置。しかしながら、従来のスイッチング電源装置では、PFC回路をスイッチング制御するためのPFC制御部と、DC/DCコンバータをスイッチング制御するためのDC/DC制御部と、が各々必要になるので、回路構成が複雑であって部品点数が多く、小型化及び低コスト化には適さない等の課題があった。本発明のスイッチング電源装置は、第1出力端子及び第2出力端子を有し、交流以下ACという。入力電圧を整流して前記第1出力端子及び前記第2出力端子から出力する整流回路と、前記第1出力端子及び前記第2出力端子に対して並列に接続された第1入力コンデンサと、第1ノード及び前記第2出力端子間に直列に接続された第2入力コンデンサと、前記第1出力端子及び第2ノード間に直列に接続されたインダクタと、前記第1ノード及び前記第2ノード間に直列に接続され、第1制御信号によりオン/オフ動作する第1スイッチング素子と、前記第2ノード及び前記第2出力端子間に直列に接続され、第2制御信号によりオン/オフ動作する第2スイッチング素子と、前記第1ノード及び前記第2ノードに対して並列に接続された周波数制御可能な周波数可変回路と、前記周波数可変回路の出力電圧を整流及び平滑してDC出力電圧を出力する整流平滑回路と、所定の電圧及び前記DC出力電圧に基づき、パルスからなる前記第2制御信号を生成して前記第2スイッチング素子に与えると共に、前記第2制御信号の立ち下がり及び立ち上がりエッジに対してそれぞれ所定のデッドタイムを有する相補的なパルスからなる前記第1制御信号を生成して前記第1スイッチング素子に与える制御部と、を備えたことを特徴とする。本発明のスイッチング電源装置によれば、共通の制御部によって第1スイッチング素子及び第2スイッチング素子をスイッチングし、周波数可変回路の周波数制御とPFCのPWM制御とを行うようにしたので、回路構成が簡単になって部品点数を削減でき、スイッチング電源装置を小型化できると共に、低コストが可能になる。更に、第1ノードの電圧を一定に制御できるので、AC入力電圧を例えばAC100V系でも、あるいはAC200V系でも動作するオールラウンド化が可能になる。本発明を実施するための形態は、以下の好ましい実施例の説明を添付図面と照らし合わせて読むと、明らかになるであろう。但し、図面はもっぱら解説のためのものであって、本発明の範囲を限定するものではない。実施例1の構成図1は、本発明の実施例1におけるスイッチング電源装置の構成を示す概略の回路図である。このスイッチング電源装置は、例えば、PFC機能付き非対称HBLLCコンバータであり、AC100V又はAC200VのAC入力電圧Vacを整流する整流回路1を有している。整流回路1の第1出力端子例えば、出力端子1a及び第2出力端子例えば、-出力端子1bには、第1入力コンデンサ2が並列に接続されている。出力端子1aには、電圧V2が現れる。-出力端子1bには、接続点であるノードND1が接続されている。ノードND1と、電圧V3が現れる第1ノードND2との間には、第2入力コンデンサ4が直列に接続されている。出力端子1aには、電流I4が流れるインダクタ4を介して、第2ノードND3が直列に接続されている。第2ノードND3には、電圧V4が現れる。第1ノードND2及び第2ノードND3間には、可変のパルスからなる第1制御信号S1によりオン/オフ動作する第1スイッチ素子例えば、電界効果トランジスタであるNチャネル型のパワーMOSトランジスタ、以下NMOSという。5が直列に接続されている。NMOS5に電流I5が流れると、そのドレインに電圧V5が現れる。更に、第2ノードND3とノードND1との間にも、可変のパルスからなる第2制御信号S2によりオン/オフ動作する第2スイッチング素子例えば、電界効果トランジスタであるNMOS6が直列に接続されている。NMOS6に電流I6が流れると、そのドレインに電圧V6が現れる。第2制御信号S2は、高レベル以下Hレベルという。と低レベル以下Lレベルという。に遷移するパルスからなる信号である。第1制御信号S1は、第2制御信号S2のパルスの立ち上がりエッジ及び立ち下がりエッジに対してそれぞれ所定のデッドタイムを有する相補的なパルスである。デッドタイムとは、NMOS5,6が共にオフ状態になる時間のことである。NMOS5のドレインソース間には、逆極性の寄生ダイオード5aと寄生容量5bとが、並列に接続されている。同様に、NMOS6のドレインソース間にも、逆極性の寄生ダイオード6aと寄生容量6bとが、並列に接続されている。ノードND2及びND3に対して並列に、周波数制御可能な周波数可変回路例えば、トランスの1次巻線と共振用コンデンサとが直列に接続された共振回路の1つであるLLC共振回路10が接続されている。LLC共振回路10は、トランス11、励磁電流I12が流れるトランス11の励磁インダクタンス12、共振用チョークコイル以下単に共振チョークという。13、及び電流I14が流れる共振用コンデンサ14により構成されている。トランス11は、巻数N1の1次巻線11aと、巻数N2の2次巻線11bとを有し、その1次巻線11aの巻き始め11a1及び巻き終わり11a2に対して並列に接続された励磁インダクタンス12に励磁電流I12が流れると、その巻き始め11a1に電圧V11aが現れる。トランス11の巻数比nは、巻数N1/巻数N2である。2次巻線11bの巻き始め11b1及び巻き終わり11b2には、整流回路15が並列に接続されている。整流回路15は、2次巻線11bに生じるAC電流をDC電流に整流する回路であり、2次巻線11bの巻き始め11b1に対して順方向に接続された整流用ダイオード15aと、2次巻線11bの巻き終わり11b2に対して順方向に接続された整流用ダイオード15bと、により構成されている。ダイオード15aのカソードと、2次巻線11bの中間タップとの間には、電流I16が流れる平滑用コンデンサ16が接続されている。整流回路15及び平滑用コンデンサ16により、整流平滑回路が構成されている。平滑用コンデンサ16により平滑されたDC出力電流Io及びDC出力電圧Voは、出力端子17a,17bから出力されて負荷RLへ供給される。このスイッチング電源装置は、第1制御信号S1及び第2制御信号S2を生成するための制御部20を備えている。なお、図1に示す制御部20では、説明を簡単にするために、電流不連続型PFCに対応した回路構成が図示されている。制御部20は、所定の電圧例えば、第1ノードND2の電圧V3及びDC出力電圧Voに基づき、第2制御信号S2及び第1制御信号S1を生成する回路である。制御部20は、第1演算手段例えば、演算増幅器であるオペアンプにより構成された反転増幅器21と、第2演算手段例えば、オペアンプにより構成された正相増幅器22とを有している。反転増幅器21は、入力端子に第1基準電圧Vref1が入力され、-入力端子に電圧V3が入力され、その電圧V3が上昇すると、出力端子から出力される第1変動抑制量例えば、出力電圧V21が下降し、電圧V3が下降すると、出力電圧V21が上昇する回路である。正相増幅器22は、-入力端子に第2基準電圧Vref2が入力され、入力端子に出力電圧Voが入力され、その出力電圧Voが上昇すると、出力端子から出力される第2変動抑制量例えば、出力電圧V22も上昇し、出力電圧Voが下降すると、出力電圧V22も下降する回路である。正相増幅器22の出力端子には、三角波発生手段例えば、三角波発生回路23が接続されている。三角波発生回路23は、定電流源23a、電圧比較器23b、NPNトランジスタ23c、及びコンデンサ23dを有している。定電流源23aは、電源電圧VCCが印加されるVCC電源とノードND11との間に接続され、入力される出力電圧V22が上昇すると、電流値が増加し、出力電圧V22が下降すると、電流値が減少する回路である。電圧比較器23bは、-入力端子に入力される基準電圧Vref3と入力端子に入力されるノードND11の電圧とを比較し、ノードND11の電圧≧基準電圧Vrer2の時には出力端子の電圧がHレベルになり、ノードND11の電圧<基準電圧Vrer2の時には出力端子の電圧がLレベルになる回路であり、この出力端子に、トランジスタ23cのベースが接続されている。トランジスタ23cは、コレクタがノードND11に接続され、エミッタがグランドGNDに接続され、ベースの電圧がHレベルの時にコレクタエミッタ間がオン状態になり、ベースの電圧がLレベルの時にコレクタエミッタ間がオフ状態になる素子である。トランジスタ23cのコレクタ及びエミッタには、コンデンサ23dが並列に接続されている。ノードND11と反転増幅器21の出力端子とには、比較手段例えば、電圧比較器24が接続されている。電圧比較器24は、-入力端子に入力されるノードND11の電圧と、入力端子に入力される出力電圧V21とを比較し、出力電圧V21≧ノードND11の電圧の時に出力端子の電圧即ち、第2制御信号S2をHレベルにし、出力電圧V21<ノードND11の電圧の時に出力端子の電圧即ち、第2制御信号S2をLレベルにする回路である。電圧比較器24の出力端子には、パルス生成手段例えば、パルス生成回路25が接続されている。パルス生成回路25は、電圧比較器24から出力される第2制御信号S2に対して所定のデッドタイムを有する相補的なパルスの第1制御信号S1を出力する回路であり、インバータ及びフリップフロップ回路等により構成されている。制御部の動作図2a、b、cは、図1中の制御部20の動作を示す概略の波形図であり、同図aは定常時の波形図、同図bは出力電圧Voが上昇した場合の波形図、及び、同図cはノードND2の電圧V3が上昇した場合の波形図である。なお、図2a~cでは、説明を簡単にするために、制御信号S1,S2の波形が、実線で示されるように、デッドタイムを無視して図示されている。但し、図2aでは、参考のために、デッドタイムを考慮した制御信号S1の波形が、破線にて付加されている。図2aに示すように、定常時の場合、三角波発生回路23では、トランジスタ23cがオフ状態の間、定電流源23aから供給される電流によりコンデンサ23dが充電され、ノードND11の電圧が上昇して行く。ノードND11の電圧が基準電圧Vrer3を超えると、電圧比較器23bの出力端子がHレベルになり、トランジスタ23cがオン状態になる。トランジスタ23cがオン状態になると、コンデンサ23dに蓄積された電荷がそのトランジスタ23cを介して放電され、ノードND11の電圧が降下して行く。この結果、ノードND11に、三角波の電圧が発生する。三角波の電圧の上昇時において、この三角波の電圧が、反転増幅器21の出力電圧V21を超えると、電圧比較器24から出力される第2制御信号S2がLレベルに立ち下がる。その後、三角波の電圧の下降時において、この三角波の電圧が、反転増幅器21の出力電圧V21よりも低下すると、電圧比較器24から出力される第2制御信号S2がHレベルに立ち上がる。第2制御信号S2がLレベルに立ち下がると、パルス生成回路25により、所定のデッドタイムをおいてそのLレベルが反転され、そのパルス生成回路25から出力される第1制御信号S1がHレベルに立ち上がる。その後、第2制御信号S2がHレベルに立ち上がる時刻の所定のデッドタイム前に、パルス生成回路25により、そのHレベルが反転され、そのパルス生成回路25から出力される第1制御信号S1がLレベルに立ち下がる。図2bに示すように、スイッチング電源装置の出力電圧Voが上昇した場合、正相増幅器22を介して定電流源23aの電流値が増加し、ノードND11から出力される三角波の電圧の周波数が高くなり、第1制御信号S1及び第2制御信号S2の周波数が高くなる。その結果、NMOS5,6のスイッチング周波数が高くなり、後述するように、出力電圧Voの上昇が抑制される。又、図2cに示すように、ノードND2の電圧V3が上昇した場合、反転増幅器21の出力電圧V21が下がり、PWM制御により、電圧比較器24から出力される第2制御信号S2におけるHレベルのパルス幅が狭くなると共に、パルス生成回路25から出力される第1制御信号S1のLレベルのパルス幅が狭くなる。その結果、NMOS6のオン時間が短くなると共に、NMOS5のオフ時間が短くなり、後述するように、ノードND2の電圧V3の上昇が抑制される。なお、以上説明した制御部20の動作は、図1に示す電流不連続型PFCに対応した動作であるが、後述する実施例2の電流連続型PFCに対応した制御部の構成では、略同様の動作が連続的に行われることになる。スイッチング電源装置の周波数制御動作図3は、図1のスイッチング電源装置の周波数制御動作を示す波形図である。図3において、tonはNMOS6のオン期間、toffは入力コンデンサ3の充電期間、I4pはインダクタ4に流れる電流I4の最大値、I14pは共振用コンデンサ14に流れる電流I14の最大値、及び、nVoのnはトランス11の巻数比=N1/N2である。この図3を参照しつつ、共振チョーク13とNMOS5,6に存在する寄生ダイオード5a,6a及び寄生容量5b,6bとを考慮したスイッチング電源装置の周波数制御動作を説明する。スイッチング電源装置において、DC出力電圧Voの制御は、NMOS5,6のスイッチング周波数を制御することにより行われる。即ち、スイッチング周波数を上げると出力電圧Voが下がり、スイッチング周波数を下げると、出力電圧Voが上がる。この周波数制御動作は、以下の4つの動作期間M1~M4に分けることができ、NMOS5,6はソフトスイッチングとなる。1動作期間M1時刻t0’~t1の期間、NMOS6はオン、NMOS5はオフ図3の時刻t0’において、NMOS6がオン、NMOS5がオフすると、入力側とコンバータ側の電流ルートが夫々発生する。入力側において、インダクタ4に流れる電流I4は、コンデンサ2→インダクタ4→NMOS6→コンデンサ2というルートで流れ、この電流I4が増加して行く。この際、インダクタ4に印加される電圧は、V2t=Vact、但し、tは時間となる。そのため、時刻t0’,t0,t1’経過後の時刻t1における電流I4のピーク値I4pは、I4p={V2t×ton}/L但し、L:インダクタ4のインダクタンス値コンバータ側において、共振チョーク13に流れる電流は、入力コンデンサ3→共振チョーク13→トランス11の1次巻線1a及び励磁インダクタンス12→共振用コンデンサ14→NMOS6→入力コンデンサ3というルートで流れる。この際、共振用コンデンサ14には、負に変化する電流I14が流れる。又、NMOS6に流れる電流I6は、インダクタ4に流れる電流I4と、共振用コンデンサ14に流れる電流I14と、の合成された正に変化する電流波形となる。トランス11の1次巻線11aに電流が流れると、2次巻線11bに誘起され、2次巻線11b→整流用ダイオード15a→平滑用コンデンサ16及び負荷RL→2次巻線11bというルートで電流が流れる。そのため、トランス11の1次巻線11aには、一定の正の電圧V11a=nVo、但し、n=1次巻数N1/2次巻数N2、Voは出力電圧が発生する。これにより、トランス11の励磁インダクタンス12には、負から正へ増加する励磁電流I12が流れる。又、平滑用コンデンサ16には、正に変化する電流I16が流れ、図3中の斜線部が平滑用コンデンサ16への充電電流となる。この平均値がDC出力電流Ioとなるため、この出力電流Ioを中心に充放電が繰り返される。NMOS6がターンオンする時に、このNMOS6の寄生ダイオード6aが導通している状態でターンオンされるため、零電圧スイッチング以下ZVSという。、及び零電流スイッチング以下ZCSという。動作となる。2動作期間M2時刻t1~t2’の期間、NMOS6及びNMOS5はオフ時刻t1において、NMOS6がターンオフNMOS5もオフ状態すると、インダクタ4等の作用により、NMOS6の寄生容量6bは、0Vから電圧V3まで充電されると共に、NMOS5の寄生容量5bが、電圧V3から0Vまで放電される。NMOS6がターンオフする瞬間は、このNMOS6の寄生容量6bの電圧が、0Vから傾斜を持って充電されるため、ZVS動作となる。入力側のインダクタ4に蓄えられたエネルギーは、NMOS6及びNMOS5の寄生容量6b,5bの充放電が終了すると、インダクタ4→NMOS5の寄生ダイオード5a→入力コンデンサ3→入力コンデンサ2というルートで回生され続ける。又、コンバータ側の共振チョーク13やトランス11の励磁インダクタンス12に蓄積されたエネルギーは、共振チョーク13→トランス11の1次巻線11a及び励磁インダクタンス12→共振用コンデンサ14→NMOS5の寄生ダイオード5a→共振チョーク13というルートで回生される。この時、共振チョーク13に蓄積されたエネルギーは、前記のトランス11の1次巻線11aを通して電流が流れるため、このトランス11の磁気作用により、トランス11の2次巻線11b→整流用ダイオード15a→平滑用コンデンサ16及び負荷RL→2次巻線11bというルートで負荷RL側へ供給される。しかし、図3中の電流I16波形から分かるように、共振チョーク13から負荷RL側へ供給される電流は、出力電流Ioよりも低いため、残りは、平滑用コンデンサ16からの放電電流I16となる。3動作期間M3時刻t2’~t4の期間、NMOS6はオフ、NMOS5はオン時刻t2’において、NMOS5がターンオンするが、動作期間M2でインダクタ4及び共振チョーク13等の回生エネルギーが残っているため、NMOS5に流れる電流は、負側より流れる。時刻t3において、入力側のインダクタ4の回生電流I4は0Aとなり、コンバータ側の共振電流I14が流れる。共振用コンデンサ14が図1の回路図に示した方向に入力コンデンサ3の電圧V3×1/2が充電されているため、NMOS5がターンオンして時刻t3に達すると、前記共振電流I14は、共振用コンデンサ14→トランス11の1次巻線11a及び励磁インダクタンス12→共振チョーク13→NMOS5→共振用コンデンサ14というルートで流れる。そのため、トランス11の磁気作用により、2次側には、2次巻線11bの巻き終わり11b2→整流用ダイオード15b→平滑用コンデンサ16及び負荷RL→2次巻線11bの巻き始め11b1というルートで電流が流れ、負荷RL側にエネルギーが伝達される。4動作期間M4時刻t4~t5’の期間、NMOS6はオフ、NMOS5はオフ時刻t4において、NMOS5がターンオフすると、共振チョーク13や励磁インダクタンス12に蓄積された電流で、NMOS5の寄生容量5bを0Vから電圧V3まで充電すると共に、NMOS6の寄生容量6bを電圧V3から0Vへ放電し、時刻t5で動作を完了する。この期間、負荷RLには、平滑用コンデンサ16より出力電流Ioが供給される。以上のように、スイッチング周期の主な4つの動作期間M1~M4について説明をした。入力側のインダクタ4に流れるピーク電流I4pは、図3に示すように、商用のAC入力電圧Vacの瞬時値に比例して三角波の電流I4が流れるため、入力コンデンサ2でフィルタ処理されて平均値にされると、AC入力電流はAC入力電圧Vacと相似な電流波形となり、力率及び高調波電流が改善されることになる。スイッチング電源装置のPFC動作図4a、bは、図1のスイッチング電源装置のPFC動作を示す概略の波形図であり、同図aは定常時の波形図、及び、同図bはノードND2の電圧V3の上昇時における波形図である。なお、図4a、bでは、説明を簡単にするために、制御信号S1,S2の波形が、デッドタイムを無視して図示されている。図4aに示すように、定常時の場合、制御部20内の反転増幅器21は、ノードND2の電圧V3と基準電圧Vref1とを比較し、所定の出力電圧V21を電圧比較器24の入力端子へ出力する。電圧比較器24は、三角波発生回路23のノードND11から出力された三角波の電圧と、出力電圧V21とを比較し、所定のHレベルのパルス幅の第2制御信号S2を出力する。第2制御信号S2は、パルス生成回路25により、所定のデッドタイムをおいて反転され、そのパルス生成回路25から所定のLレベルのパルス幅の第1制御信号S1が出力される。第2制御信号S2がHレベル、及び第1制御信号S1がLレベルになる動作期間M1の場合、第2制御信号S2のHレベルによってNMOS6がオンし、第1制御信号S1のLレベルによってNMOS5がオフする。すると、前述したように、入力コンデンサ2→インダクタ4→NMOS6→入力コンデンサ2という電流ルートと、入力コンデンサ3→共振チョーク13→トランス11の1次巻線11a及び励磁インダクタンス12→共振用コンデンサ14→NMOS6→入力コンデンサ3という電流ルートと、に電流が流れる。そのため、インダクタ4を流れる電流I4が増加して行くと共に、NMOS6を流れる電流I6も増加して行く。この際、NMOS5には電流I5が流れない。第2制御信号S2がLレベル、及び第1制御信号S1がHレベルになる動作期間M3の場合、第2制御信号S2のLレベルによってNMOS6がオフし、第1制御信号S1のHレベルによってNMOS5がオンする。すると、インダクタ4に流れる電流I4が0Aへと減少して行く。この際、NMOS5がオンすることで、このNMOS5を流れる電流I5が、負電流値から正電流値へと増加していく。図4bに示すように、ノードND2の電圧V3が上昇した場合、制御部20内の反転増幅器21の出力電圧V21が下がり、電圧比較器24から出力される第2制御信号S2におけるHレベルのパルス幅が狭くなると共に、パルス生成回路25から出力される第1制御信号S1のLレベルのパルス幅が狭くなる。その結果、NMOS6のオン時間が短くなると共に、NMOS5のオフ時間が短くなり、ノードND2の電圧V3の上昇が抑制される。これに対し、ノードND2の電圧V3が下降した場合、制御部20内の反転増幅器21の出力電圧V21が上がり、電圧比較器24から出力される第2制御信号S2におけるHレベルのパルス幅が広くなると共に、パルス生成回路25から出力される第1制御信号S1のLレベルのパルス幅が広くなる。その結果、NMOS6のオン時間が長くなると共に、NMOS5のオフ時間が長くなり、ノードND2の電圧V3の下降が抑制される。以上のようなPWM制御により、ノードND2の電圧V3と、入力コンデンサ3を流れる電流I3の力率が改善される。実施例1の効果本実施例1のスイッチング電源装置によれば、共通の制御部20によってNMOS5,6をスイッチングし、LLC共振回路10の周波数制御とPFCのPWM制御とを行うようにしたので、回路構成が簡単になって部品点数を削減でき、スイッチング電源装置を小型化できると共に、低コストが可能になる。更に、入力コンデンサ3の電圧を一定に制御できるので、AC入力電圧Vacを例えば商用のAC100V系でも、あるいはAC200V系でも動作するオールラウンド化が可能になる。実施例1の変形例図5は、図1中の制御部の変形例を示す概略の回路図であり、図1中の要素と共通の要素には共通の符号が付されている。この変形例の制御部20Aでは、図1中の制御部20における反転増幅器21が省略され、所定の電圧Vrefが電圧比較器24の入力端子に入力される構成になっている。変動が小さな負荷RLに対してDC出力電圧Vo及びDC出力電流Ioを供給するスイッチング電源装置では、ノードND2の電圧V3の変動も小さい。そのため、反転増幅器21を省略し、予め設定された所定の電圧Vrerを電圧比較器24の入力端子に入力するような構成に変形しても、実際の運用上において支障がなく、従来よりも力率及び高調波電流を改善できる。しかも、反転増幅器21の省略により、制御部20Aの回路構成を簡略化できる。制御部の構成図6は、本発明の実施例2における制御部を示す概略の回路図であり、実施例1を示す図1中の要素と共通の要素には共通の符号が付されている。本実施例2の制御部20Bは、電流連続型PFCに対応したものであり、実施例1の制御部20内の反転増幅器21に代えて、積分手段例えば、積分回路26、乗算手段例えば、乗算器27、及び第1比較手段例えば、電流比較器28が設けられている。積分回路26は、第1基準電圧Vrer1に対して第1ノードND2の電圧V3の変動量を積分して積分電圧値例えば、出力電圧V26を求める回路であり、オペアンプ26a及びコンデンサ26bにより構成されている。オペアンプ26aおいて、入力端子には第1基準電圧Vref1が入力されると共に、-入力端子には電圧V3が入力される。オペアンプ26aの-入力端子と出力端子との間には、コンデンサ26bが接続され、更に、その出力端子に、乗算器27が接続されている。乗算器27は、出力電圧V26と整流回路1における出力端子1aの電圧V2とを乗算して、この乗算結果に応じた電流の乗算値例えば、出力電流I27を求める回路であり、この出力側に、電流比較器28の-入力端子が接続されている。電流比較器28は、-入力端子に入力される出力電流I27と、インダクタ4に流れる電流I4と、を比較してこの比較結果に応じた電圧の第1変動抑制量例えば、出力電圧V28を求める回路であり、この出力側に、第2比較手段としての電圧比較器24の入力端子が接続されている。電圧比較器24の-入力端子には、実施例1と同様に、三角波発生回路23のノードND11が接続されている。その他の構成は、実施例1の制御部20と同様である。制御部の動作制御部20Bの動作を、実施例1における制御部20の動作波形である図2a~cを参照しつつ説明する。なお、図2a~cにおいて、実施例1の出力電圧V21は、本実施例2の出力電圧V28に相当する。図2aに示すように、定常時の場合、実施例1と同様に、三角波発生回路23のノードND11に、三角波の電圧が発生する。三角波の電圧の上昇時において、この三角波の電圧が、電流比較器28の出力電圧V28実施例1の反転増幅器21の出力電圧V21に相当を超えると、実施例1と同様に、電圧比較器24から出力される第2制御信号S2がLレベルに立ち下がる。その後、三角波の電圧の下降時において、この三角波の電圧が、電流比較器28の出力電圧V28よりも低下すると、電圧比較器24から出力される第2制御信号S2がHレベルに立ち上がる。実施例1と同様に、第2制御信号S2がLレベルに立ち下がると、パルス生成回路25から出力される第1制御信号S1がHレベルに立ち上がる。その後、第2制御信号S2がHレベルに立ち上がる時刻の所定のデッドタイム前に、パルス生成回路25から出力される第1制御信号S1がLレベルに立ち下がる。図2bに示すように、スイッチング電源装置のDC出力電圧Voが上昇した場合、実施例1と同様に、ノードND11から出力される三角波の電圧の周波数が高くなり、第1制御信号S1及び第2制御信号S2の周波数が高くなる。その結果、NMOS5,6のスイッチング周波数が高くなり、出力電圧Voの上昇が抑制される。又、図2cに示すように、ノードND2の電圧V3が上昇した場合、この上昇分が積分回路26にて反転されて積分され、この出力電圧V26が乗算器27へ入力される。乗算器27において、入力された出力電圧V26と、整流回路1の出力端子1aにおける電圧V2と、が乗算され、この出力電流I27が電流比較器28の-入力端子に入力される。電流比較器28において、-入力端子に入力された出力電流I27と、入力端子に入力されたインダクタ4の電流I4と、が比較され、この比較結果に応じた出力電圧V28が低下し、電圧比較器24の入力端子に入力される。すると、PWM制御により、電圧比較器24から出力される第2制御信号S2におけるHレベルのパルス幅が狭くなると共に、パルス生成回路25から出力される第1制御信号S1のLレベルのパルス幅が狭くなる。その結果、NMOS6のオン時間が短くなると共に、NMOS5のオフ時間が短くなり、ノードND2の電圧V3の上昇が抑制される。このような動作が連続的に行われ、NMOS5,6のオン/オフ時間が制御されて、出力電圧Vo及びノードND2の電圧V3が一定値に保持される。実施例2の効果本実施例2によれば、共通の制御部20BによってNMOS5,6をスイッチングし、LLC共振回路10の周波数制御とPFCのPWM制御とを行うようにしたので、実施例1と略同様の効果がある。実施例1、2の他の変形例本発明は、上記実施例1、2やその変形例に限定されず、更に他の利用形態や変形が可能である。この利用形態や変形例としては、例えば、次のa~eのようなものがある。a図1において、NMOS5,6の寄生容量5b,6bだけでソフトスイッチングすることが難しい場合には、NMOS5,6に対して並列に小容量のコンデンサを接続すれば良い。又、NMOS5,6は、他のトランジスタからなるスイッチング素子により構成しても良い。bLLC共振回路10は、これに代えて、1次巻線11a及び2次巻線11bを有するトランス11と、共振用コンデンサ14と、を備え、その1次巻線11aと共振用コンデンサ14とが直列に接続された共振回路を設けたり、あるいは、周波数制可能な他の周波数可変回路を設けても良い。励磁インダクタンス12及び共振チョーク13は、外付けしても良い。又、共振チョーク13は、トランス11の漏れインダクタンスで構成しても良い。c図1中の制御部20は、第1演算手段である反転増幅器21、第2演算手段である正相増幅器22、三角波発生手段である三角波発生回路23、比較手段である電圧比較器24、及びパルス発生手段であるパルス生成回路25により構成されているが、それらの第1演算手段、第2演算手段、三角波発生手段、比較手段、及びパルス生成手段は、中央処理装置以下CPUという。を用いたプログラム制御により実現する構成にしても良い。d図5の制御部20Aは、演算手段である正相増幅器22、三角波発生手段である三角波発生回路23、比較手段である電圧比較器24、及びパルス生成手段であるパルス生成回路25により構成されているが、それらの演算手段、三角波発生手段、比較手段、及びパルス生成手段は、CPUを用いたプログラム制御により実現する構成にしても良い。e図6の制御部20Bは、積分手段である積分回路26、乗算手段である乗算器27、第1比較手段である電流比較器28、演算手段である正相増幅器22、三角波発生手段である三角波発生回路23、第2比較手段である電圧比較器24、及びパルス生成手段であるパルス生成回路25により構成されているが、それらの積分手段、乗算手段、第1比較手段、演算手段、三角波発生手段、第2比較手段、及びパルス生成手段は、CPUを用いたプログラム制御により実現する構成にしても良い。"