融解閾値を超えるレベルを持つ電流を相変化メモリセルに印加する工程と、相変化メモリセル内において特定の状態を生み出すように、相変化メモリセルに結合された容量素子の放電を制御する工程とを具備することを特徴とする方法。前記電流を印加する工程は、相変化メモリセルに結合された容量素子から融解閾値を超える電流パルスを描く工程を含むことを特徴とする請求項1に記載の方法。前記相変化メモリセルに結合された容量素子は、寄生容量から構成されることを特徴とする請求項1に記載の方法。前記相変化メモリセルに結合された容量素子は、明示的に設計されたキャパシタから構成されることを特徴とする請求項1に記載の方法。前記特定の状態は、実質的にアモルファス状態であり、かつ、前記容量素子の放電を制御する工程は、実質的にアモルファス状態を生み出すように、比較的短いクエンチ期間にわたって容量素子を放電する工程を実質的に含むことを特徴とする請求項1に記載の方法。前記特定の状態は、実質的にアモルファス状態であり、かつ、前記容量素子の放電を制御する工程は、少なくとも一部において、相変化メモリから容量素子を分離することによって実質的にアモルファス状態を生み出すように、比較的短いクエンチ期間にわたって相変化メモリセルに印加された電流を除去する工程を実質的に含むことを特徴とする請求項1に記載の方法。前記特定の状態は、実質的に結晶状態であり、かつ、前記容量素子の放電を制御する工程は、実質的に結晶状態を生み出すように、比較的長いクエンチ期間にわたって容量素子を放電する工程から実質的に含むことを特徴とする請求項1に記載の方法。前記クエンチ期間にわたって容量素子を放電する工程は、相変化メモリセルを通る放電電流を融解閾値未満レベルに制限する工程を含むことを特徴とする請求項7に記載の方法。前記相変化メモリセルを通る放電電流を制限する工程は、ワード線デコーダパスに結合された電流制限回路を結合させる工程を含むことを特徴とする請求項8に記載の方法。融解閾値を超えるレベルを持つ電流を相変化メモリセルに印加する容量素子と、相変化メモリセル内において特定の状態を生み出すように、相変化メモリセルに結合された容量素子の放電を制御する制御回路とを具備することを特徴とする装置。前記印加された電流は、相変化メモリセルに印加された融解閾値を超える電流パルスを含むことを特徴とする請求項10に記載の装置。前記相変化メモリセルに結合された容量素子は、寄生容量から構成されることを特徴とする請求項10に記載の装置。前記相変化メモリセルに結合された容量素子は、明示的に設計されたキャパシタから構成されることを特徴とする請求項10に記載の装置。前記特定の状態は、実質的にアモルファス状態から構成され、前記制御回路は、実質的にアモルファス状態を生み出すように、少なくとも一部において、比較的短いクエンチ期間にわたって容量素子を実質的に完全に放電することによって容量素子の放電を制御することを特徴とする請求項10に記載の装置。前記特定の状態は、実質的に結晶状態であり、前記制御回路は、実質的に結晶状態を生み出すように、少なくとも一部において、比較的長いクエンチ期間にわたって容量素子を放電することによって前記容量素子の放電を制御することを特徴とする請求項10に記載の装置。前記制御回路は、前記相変化メモリセルを通る放電電流を融解閾値未満レベルに制限する電流リミッタを含むことを特徴とする請求項15に記載の装置。プロセッサと、前記プロセッサに結合された不揮発性メモリデバイスとを具備してなり、該不揮発性メモリデバイスは、融解閾値を超えるレベルを持つ電流を相変化メモリセルに印加する容量素子と、相変化メモリセル内において特定の状態を生み出すように、相変化メモリセルに結合された容量素子の放電を制御する制御回路とを具備することを特徴とするシステム。前記印加された電流は、相変化メモリセルに印加された融解閾値を超える電流パルスを含むことを特徴とする請求項17に記載のシステム。前記特定の状態は、実質的にアモルファス状態から構成され、前記制御回路は、実質的にアモルファス状態を生み出すように、少なくとも一部において、比較的短いクエンチ期間にわたって容量素子を実質的に完全に放電することによって容量素子の放電を制御することを特徴とする請求項17に記載のシステム。前記特定の状態は、実質的に結晶状態であり、前記制御回路は、実質的に結晶状態を生み出すように、少なくとも一部において、比較的長いクエンチ期間にわたって容量素子を放電することによって前記容量素子の放電を制御することを特徴とする請求項17に記載のシステム。以下の詳細な記載において、その一部を形成する添付の図面に対して参照され、類似の参照番号は、関連する要素または相似の要素を示すように全体を通して類似部分を指定する。説明の簡潔性及び/または明瞭性のために、図面において説明された要素は、必ずしも一定の比率に拡大縮小して描かれたものではないことが認識されよう。例えば、いくつかの要素の寸法は、明瞭性のために、他の要素に対して相対的に強調されてもよい。更に、他の実施形態が利用されてもことは理解されるべきである。更にまた、請求項の要旨の範囲から逸脱することなく構造的または論理的な変化が形成されてもよい。例えば、上に、下に、上部、下部などの方向または参照は、図面の議論を容易にするために用いられてもよく、請求項の要旨の適用を制限するために関連的ではない。従って、以下の詳細な記載は、請求項の要旨の範囲またはそれらの等価物を限定するために引用されるものではない。以下の詳細な記載において、多数の具体的な詳細が、請求項の要旨の包括的な理解を提供するために述べられる。しかしながら、請求項の要旨は、これらの具体的な詳細なしに実行されてもよいことは当業者によって理解されよう。他の実例において、請求項の要旨を不明瞭にしないために、当業者に公知な方法、装置、またはシステムについては詳細に記載されていない。上で議論したように、不揮発性メモリデバイス等の集積回路デバイスは、例えば、広範囲の電子機器において見出されることができる。例えば、相変化メモリPCMまたはセレクタ付相変化メモリPCMS不揮発性メモリデバイスは、コンピューター、デジタルカメラ、携帯電話機、携帯情報端末、その他に用いられてもよい。PCMまたはPCMSメモリデバイスには、例えば以下に議論するように、特定のメモリセルの状態がメモリセル材料の相に依存してもよい。PCMSメモリデバイスは、1つまたは複数の実施形態において、メモリセル材料と類似の材料から製造されたスイッチのアレイによって、PCMメモリデバイスとは異なって作られてもよい。このようなスイッチは、一実施形態において、セレクタを指すことがある。セレクタアレイは、メモリセルアレイ内において個々のメモリセルを分離するように役立つことがある。対照的に、PCMメモリデバイスは、CMOS層内に形成されたバイポーラデバイスから構成されるスイッチまたはセレクタを含んでもよい。また、PCM及びPCMSメモリデバイスには、一実施形態において、メモリセルは、カルコゲニドガラスから構成されてもよい。PCMまたはPCMSメモリセルは、十分な熱を当てることで異なる状態間をスイッチするように形成されてもよい。例えば、セット状態は、一実施形態においてバイナリ値の‘1’を表すが、メモリセル材料に対して、実質的結晶状態の実質的導電状態に相当してもよい。リセット状態は他方で、一実施形態においてバイナリ値の‘0’を表すが、実質的アモルファス状態の比較的抵抗性なメモリセル状態に相当してもよい。PCMまたはPCMSメモリにおいて、メモリセルの相を変化させるのに十分な熱は、電流パルスをメモリセルに印加することによって実現されてもよい。印加された電流パルスの特性は、どの特定の状態がメモリセル内に反映されるかを決定してもよい。本明細書に使用したように、用語実質的アモルファス状態は、少なくとも一部において、比較的高抵抗性によって特徴付けられたメモリセル材料の状態を指す。また、本明細書に使用したように、用語実質的結晶状態は、少なくとも一部において、比較的高導電性によって特徴付けられたメモリセル材料の状態を指す。一実施形態において、実質的結晶状態のメモリセルの導電性レベルは、少なくとも、実質的アモルファス状態のメモリセルの導電性レベルよりも桁が大きくてもよい。しかしながら、請求項の要旨は、この点に限定されるものではない。一実施形態において、PCMSメモリセルへの書き込み動作は、メモリセル材料を融解させるのに十分大きい電流レベルも利用してもよい。先に述べたように、一実施形態には、PCMSメモリセルは、カルコゲニドガラスから構成されてもよい。書き込み動作において、メモリセル材料を融解させるのに十分な電流が印加されてもよく、セル材料が固体まで冷却される速度は、書き込み動作がメモリセルに対してセット状態またはリセット状態のどちらになるかを決定してもよい。冷却速度は、少なくとも一部において、メモリセルに印加された電流パルスの大きさ及び形状に依存してもよい。セットパルス及びリセットパルスは、例えば図3及び図4に関連して、以下でより十分に議論される。図1は、PCMSメモリデバイス120の実施形態例を含むシステム100の実施形態例を示す概略的なブロック図である。一実施形態において、PCMS120は、本明細書に開示された1つまたは複数の実施形態によって実装され得るメモリセルアレイ122から構成されてもよい。PCMS120は、一実施形態において、相互接続115によってプロセッサ110に結合されてもよい。システム100は、少なくとも一部において、相変化メモリに1つの可能性のあるコンテキストを提供するために図1に示されるとともに、請求項の要旨に従う実施形態は、図1に示した実施例に限定されるものではない。一実施形態におけるPCMS120は、制御ユニット126と同時にメモリアレイ122から構成される。一実施形態のためのメモリアレイ122は、PCMSメモリセルアレイから構成されてもよい。更に、アレイ122は、一実施形態において、PCMSメモリセルのクロスポイントcross‐pointアレイとして実装されてもよい。また、一実施形態において、メモリアレイ122は、プロセッサ110によって実行される1つまたは複数のアプリケーションを含み得る命令124を記憶してもよい。一実施形態において、プロセッサ110はメモリアクセスコマンドをPCMS120に送信してもよい。制御ユニット126は、一実施形態には、少なくとも一部において、プロセッサ110からのメモリアクセスコマンドの受信に応答して、メモリアレイ122の1つまたは複数のメモリセルにアクセスしてもよい。一実施形態において、メモリアクセスコマンドは、メモリ書き込みコマンドから構成されてもよい。メモリ書き込みコマンドの一例は、メモリアレイ122の1つまたは複数のメモリセルをセットすることまたはリセットすることから構成されてもよい。以下のより十分に記載される実施形態例は、一実施形態において、プロセッサ110によってPCMS120に送信されるメモリ書き込みコマンドに従って、特定のメモリセルに対して特定の状態に影響を与えるように利用されてもよい。一実施形態において、システム100はコンピューティングプラットフォームから構成されてもよい。コンピューティングプラットフォームは、信号形式のデータを処理または記憶する性能を含むシステムまたはデバイスから構成されてもよい。それゆえ、コンピューティングプラットフォームは、このコンテキストにおいて、ハードウェア、ソフトウェア、ファームウェア、またはこれらの任意の組み合わせから構成されてもよい。コンピューティングプラットフォーム100は、図1に示したように、単に1つのそのような例であって、請求項の要旨は、これらの点に制限されるものではない。1つまたは複数の実施形態には、コンピューティングプラットフォームは、制限されるものではないが、パーソナルデスクトップコンピュータまたはノートブックコンピュータ、高解像度テレビ、デジタルバーサタイルディスクDVDプレーヤーまたはDVDレコーダー、ゲーム機、衛星テレビ放送受信機、携帯電話機、携帯情報端末、モバイルオーディオまたはビデオ再生または録音録画デバイス、及びその他を含む任意の広範囲なデジタル電子機器から構成されてもよい。更に特に断りのない限り、本明細書に記載されたような処理は、フローチャートまたはその他を参照して、全体または一部において、コンピュータープラットフォームによって実行または制御されてもよい。図2は、PCMS120用メモリアレイ122の実施形態例の断面図を示す図である。本実施形態には、PCMSアレイ122は、クロスポイントメモリアレイとして実装されてもよい。PCMSクロスポイントメモリアレイにおいて、二層の直交導電配線が形成されてもよく、一層の直交導電配線はメモリスタックの下部に形成され、直交に走るもう一層の直交導電配線は、メモリスタックの上部に形成される。一実施形態において、導電配線の下部層は、第1電極FE層240と呼ばれてもよく、導電配線の上部層は、第2電極SE層210と呼ばれてもよい。また一実施形態には、図2に示したように、PCMメモリセル層230及びセレクタデバイス層SEL220は、層FE140及び層SE110間にPCMSメモリアレイを形成するように配置されてもよい。しかしながら、図2に示したPCMSアレイ122は、単に例示であって、請求項の要旨はこれらの点における範囲に限定されるものではない。更に、例えば、上に、下に、上部、下部などの方向または参照は、図面の議論を容易にするために用いられてもよく、請求項の要旨の適用を制限するために意関連的ではない。図3は、相変化メモリセル内にリセット状態を生み出す相変化メモリセルの実施形態例に印加され得る電流パルスを表す波形例300を示す図である。一実施形態において、メモリセル材料を融解させるために、融解閾値330を超える初期パルス310が印加されてもよく、メモリセル材料を通じて流れてもよい。本明細書に使用したように、用語融解閾値は、液体状態を実現するために相変化メモリセル材料を融解させるのに十分なほぼ最小レベルの電流を指す。一実施形態例において、融解閾値330は、約1.2mAの値から構成されてもよい。また、一実施形態には、初期パルス310は、約2.0mAレベルであってもよい。更に、初期パルス310は、約6.0ns持続してもよく、クエンチ期間320は、約2.0ns持続してもよい。しかしながら、これらは単に、メモリセル内でアモルファス状態になる電流レベルまたは持続時間の例であって、請求項の要旨はこれらの点に制限されるものではない。本明細書に使用したように、用語クエンチ期間は、メモリセルを通じて流れる電流レベルが、融解閾値から実質的に電流が流れないレベルまで低下する時間量を指してもよい。リセットパルス300には、メモリセル材料を融解させるのに十分な電流が初期パルス310の間にメモリセルに印加されてもよく、その後、比較的短いクエンチ期間320を生み出すように電流レベルが比較的急峻に低下する。例えば、印加された電流パルスは、方形パルスに近い形状を描いてもよい。比較的方形な波形は、一実施形態において、リセットパルスの特徴であり得る。一実施形態において、リセットパルスは、少なくとも一部において、メモリセル材料を融解させるために十分な大きさ及び持続時間の初期電流パルスによって特徴付けられてもよく、続いてメモリセル材料を比較的急速に冷却させるように電流レベルが比較的急峻に低下する。メモリセル材料の比較的急速な冷却は、メモリセル材料内における結晶状態を実質的に形成させず、むしろメモリセル材料のアモルファス状態になってもよい。先に述べたように、一実施形態例において、メモリセルのアモルファス状態は、‘0’のバイナリ値を表してもよいが、請求項の要旨はこの点に限定されるものではない。本明細書に使用したように、用語比較的短いクエンチ期間とは、メモリセル材料が比較的急速に冷却されるとともに、メモリセル材料において実質的にアモルファス状態になるような比較的急峻な電流レベルの低下を指す。図4は、相変化メモリセル内にセット状態を生み出す相変化メモリセルの実施形態例に印加された電流を表す波形例400を示す図である。一実施形態において、メモリセル材料を融解させるために、融解閾値430を超える初期パルス410が印加されてもよく、メモリセル材料を通じて流れてもよい。一実施形態例において、融解閾値430は、約1.2mAの値から構成されてもよい。また、一実施形態には、初期パルス410は、約2.0mAレベルであってもよい。更に、初期パルス410は、約6.0ns持続してもよく、クエンチ期間420は、約200.0ns持続してもよい。しかしながら、これらは単に、電流レベル及び持続時間の例であって、請求項の要旨はこれらの点に制限されるものではない。一実施形態において、セットパルス400には、メモリセル材料を融解させるのに十分な電流が初期パルス410の間にメモリセルに印加されてもよく、その後、クエンチ期間420に電流レベルが比較的長期間で低下する。一実施形態において、セットパルスは、少なくとも一部において、メモリセル材料を融解させるために十分な大きさ及び持続時間の初期電流パルスによって特徴付けられてもよく、続いてメモリセル材料を比較的緩やかに冷却させるように電流レベルが比較的緩やかに低下する。一実施形態において、クエンチ期間420の間に、メモリセルを通って流れる電流は、例えば約825.0μAのレベルであってもよいが、請求項の要旨はこの点に限定されるものではない。メモリセル材料の比較的緩やかな冷却は、メモリセル材料内における結晶状態を実質的に形成させ、メモリセル材料の実質的結晶状態になってもよい。先に述べたように、一実施形態例において、メモリセルの結晶状態は、‘1’のバイナリ値を表してもよいが、請求項の要旨はこの点に限定されるものではない。図5は、相変化メモリセル530及び関連回路500を含む相変化メモリの実施形態例の概略図である。図5の例には、単一のメモリセル530が示され、電源510に接続されている。一実施形態において、少なくとも一部において、メモリセル530の書き込みコマンドに応答して、キャパシタ520が充電されてもよい。キャパシタ520は、明示的に設計または実装されたキャパシタから構成されてもよく、または、例えば、寄生容量から構成されてもよい。キャパシタ520を充電するために、電圧または電流は、充電前の期間中に電源510によって印加されてもよい。スイッチ511は、メモリセル530を選択するようにターンオンされてもよく、キャパシタ520から放電された電流は、メモリセルを融解させるようにメモリセル530を通る方向に向けられてもよい。電流パルスの終端部フェーズの制御は、広範囲の技術を介して達成されてもよい。一実施形態において、電流は、グローバルなビット線531から、複数のワード線552及びビット線551から構成されるクロスポイントアレイ550を通して、かつ、メモリセル530を通して、接地ノード556に流れてもよい。選択されたビット線553及び選択されたワード線554が示されている。一実施形態において、選択されたビット線553及び選択されたワード線554は、接地ノード556にメモリセル530を通して導電パスを提供してもよい。キャパシタ520が放電される速度は、少なくとも一部において、キャパシタ520の特性に依存してもよく、または他の容量コンポーネントに依存してもよい。例えば、寄生容量は、回路500内の1つまたは複数の場所に存在してもよい。寄生容量の一例は、選択されたワード線554及び選択されたビット線553間に示され、寄生容量555として表示されている。キャパシタ560はまた、グローバルなビット線531上に示されている。キャパシタ560は、一実施形態において明示的に設計または実装されたキャパシタから構成されてもよく、または、他の実施形態において寄生容量から構成されてもよい。更に他の実施形態において、キャパシタ560は、明示的に設計されたキャパシタ及び寄生容量の組み合わせから構成されてもよい。一実施形態において、回路500は、例えばキャパシタ560から構成される固定容量コンポーネントと、寄生容量555とから構成されてもよい。固定容量コンポーネントは、少なくとも一部において、メモリセル520を通るキャパシタ520の放電速度を決定してもよい。固定容量コンポーネントに加え、回路500は、メモリセル530に選択的に結合され得る回路制御キャパシタ540から構成されてもよい。一実施形態において、追加キャパシタを適用することによって、キャパシタ520の放電速度は、追加キャパシタの無い場合に比べて遅くなってもよい。この方式において、所望の電流パルス形状は、メモリセル530内において所望の状態を生み出すように得られてもよい。例えば、もし書き込みコマンドが、メモリセル530に‘0’の値が書き込まれることを示す場合、キャパシタ540は、メモリセル530に適用されなくてもよく、または比較的短期間に適用されてもよく、それによって、キャパシタ520はメモリセル530を通じて接地ノード556に放電されてもよい。キャパシタ540が回路に結合されていない場合、クエンチ期間は比較的短くなってもよい。先に議論したように、比較的短いクエンチ期間は、メモリセル530内に形成される実質的結晶状態を可能にせず、実質的アモルファス状態になってもよい。また先に言及したように、メモリセル内のアモルファス状態は‘0’の値を示してもよいが、請求項の要旨はこの点に限定されるものではない。もし書き込みコマンドが、メモリセル530に‘1’の値が書き込まれることを示す場合、キャパシタ540は、メモリセル530に適用されてもよい。キャパシタ540のタイミングパラメータまたは他の特徴は、一実施形態において、所望の電流パルスが実現され得るようにプログラム可能である。キャパシタ540によって与えられる容量は、一実施形態例において恐らく約200.0nsの比較的長いクエンチ期間を可能にするが、請求項の要旨はこの点に限定されるものではない。先に述べたように、比較的長いクエンチ期間は、メモリセル530内に実質的結晶状態を形成することを可能にする。また先に言及したように、結晶状態は‘1’の値を示してもよいが、また、請求項の要旨はこの点に限定されるものではない。図6は、PCMメモリセル630を含む回路例600を示す概略図である。一実施形態において、メモリセル630を通るキャパシタからの放電電流は、例えば、ワード線デコーダパス内の電流ミラー制限回路または他の電流制限回路656を通して制御されてもよい。図6において、クロスポイントアレイ650の選択されたビット線653及び選択されたワード線654は、一実施形態において、電流制限回路656をメモリセル630に結合してもよい。また、一実施形態において、キャパシタ640は、スイッチ611によるメモリセル630の選択時に充電されてもよい。キャパシタ640は、一実施形態において、明示的に設計または実装されたキャパシタから構成されてもよく、あるいは、寄生容量または1つまたは複数の回路特性に固有の他の容量から構成されてもよい。キャパシタ640の放電は、上記のように、一実施形態において電流制限回路656によって制御されてもよい。他の実施例には、キャパシタ640の放電は、セットパルスの場合において長いクエンチ期間を実現するために、キャパシタ660によって図6に示されたメモリ回路600に固有の抵抗特性または容量特性に従って引き起こすことが可能になる場合がある。より急峻なパルスの終端部が所望され得るリセットパルスには、メモリセル630は、電源610からメモリセル630への電流を鋭く切断するようにスイッチ611で選択解除されてもよい。上記のような実施形態例は、相変化メモリセルにセットパルスまたはリセットパルスを与える比較的簡単な回路を提供してもよい。請求項の要旨に従うこのような実施形態は、少なくとも一部において、比較的簡単な実装のために電力量の消費が低減されてもよい。その上、電力消費の低減は、並行書き込みパルス量を増加させることが可能になり、それによって性能が改善される可能性がある。勿論、これらは単に可能性のある利点の例示であって、請求項の要旨はこの点に限定されるものではない。図7は、相変化メモリセルを通して電流の放電を制御する処理の実施形態例を説明するためのフローチャートである。ブロック710において、融解閾値を超えるレベルを持つ電流が、相変化メモリセルに印加されてもよい。ブロック720において、相変化メモリセルに結合された容量素子の放電は、相変化メモリセル内において特定の状態を生み出すように制御されてもよい。先に記載したように、メモリセルが特定の状態になるように容量素子の放電を制御する実施形態例は、1つまたは複数の実施形態において、電流制限技術を含んでもよい。他の実施形態は、適切な電流パルスを生み出すためにキャパシタの放電を制御するように回路制御キャパシタを利用してもよい。一般的には、PCMメモリセルにおいてセット状態を生み出すために、メモリセルを通る電流パルスのクエンチ期間は、リセット状態を生む出すために適切な電流パルスのクエンチ期間に比べて相対的に長くてもよい。セットパルスには、比較的長いクエンチ期間が、メモリセルにおいて実質的結晶の導電状態を形成させることができる。リセットパルスには、比較的急峻なクエンチ期間が、メモリセルにおいて結晶状態を形成させることができず、アモルファスの比較的非導電状態がメモリセルに形成されてもよい。請求項に記載された内容に従う実施形態は、ブロック710~720の全部、ブロック710~720より多く、またはブロック710~720より少なく含んでもよい。更に、ブロック710~720の順番は、単に順番例である。また、相変化メモリにおける特定のセット状態またはリセット状態の形成に適切な電流パルスを生み出すように容量素子の放電を制御する特定の実施形態が記載されたが、請求項の要旨はこれらの点に限定されるものではない。本明細書の全体を通して一実施形態またはある実施形態という言及は、実施形態に関連して記載された特定の特徴、構造、または特性は、本発明に包含された少なくとも一手段に含まれることを意味する。それゆえ、一実施形態またはある実施形態においてという表現方法は、必ずしも同一の実施形態に言及するものではない。さらに、記載された特定の特徴、構造、または特性は、1つまたは複数の実施形態において様々な方法で組み合わされてよいと理解されるべきである。一般的には勿論、これらの論点または他の論点は、特定の使用における文脈によって変化してもよい。従って、特定の記載の文脈またはこれらの用語の使用は、その文脈に引用される参照に関して役立つ指針を提供し得る。同様に、本明細書に使用されたように用語及び及びまたはは、少なくとも一部において、そのような用語が使用される文脈に応じてまた期待される様々な意味を含み得る。一般に、A、B、またはCのように、リストに関連するように使用された場合のまたはは、ここで排他的な意味に使用されたA、B、またはCと同様に、ここで包括的な意味に使用されたA、B、及びCを意味するように意図されてもよい。更に、本明細書に使用されたように用語1つまたは複数は、任意の特徴、構造、または特性を単一に記載するために使用されてもよく、または、特徴、構造、または特性のいくつかの組み合わせを記載するために使用されてもよい。しかし、これは単に説明的な例示であって、請求項の要旨はこの例示に限定されるものではないと述べられるべきである。上記において、請求項の要旨の様々な観点について記載された。説明する目的のために、システムまたは構成が、請求項の要旨の理解を提供するために述べられた。しかしながら、請求項の要旨は、これらの具体的な詳細なしに実行されてもよい。他の実例において公知の特徴は、請求項の要旨を不明瞭にしないように除外または簡略化された。所定の特徴が本明細書に説明され、または記載されたが、多くの変形、置換、変更、または均等物が当業者によって考えられよう。それゆえ、添付の特許請求の範囲は、請求項の要旨の真の原理に該当する全ての変形または変更を包含するように意図されることが理解されるべきである。