"任意の正の整数の数の極またはゼロを含んで成るフィルタであって、該フィルタが、直列に接続された複数のバイカッドおよび/または双線形フィルタに等価であり、該フィルタが、サンプリング期間により特徴付けされるサンプリングレートで一連の信号値を受信し、各受信信号値を受信するとフィルタリングされた値を生成するデジタルプロセッサで実施され、該フィルタが、前記サンプリング期間より短い待ち時間を有するフィルタ。前記フィルタが多数のパラメータにより特徴付けされ、前記待ち時間が、前記多数のパラメータとは無関係である、請求項1に記載のフィルタ。前記プロセッサが、受信信号値に1つの項を加算し、該和を前記パラメータが表す定数に依存するゲイン定数により乗算することにより各フィルタリングされた信号を生成し、前記項は、前記受信信号値に依存しない、請求項1に記載のフィルタ。前記項が、前に受信された信号値と、前記直列接続バイカッドフィルタを特徴付ける定数とに依存する、請求項3に記載のフィルタ前記複数のバイカッドフィルタが、ゲイン段が後続する複数のユニット直接フィードスルーゲインバイカッドフィルタを含んで成る、請求項5に記載のフィルタ。複数の前記ユニット直接フィードスルーゲインバイカッドフィルタが、双線形フィルタを実施している、請求項5に記載のフィルタ。前記プロセッサが、次の信号値を受信する前に次のフィルタリングされた値を計算するために利用する前記項を生成する、請求項3に記載のフィルタ。前記プロセッサが、前記項を計算するために固定小数点演算を利用する、請求項3に記載のフィルタ。前記バイカッドフィルタが、所定の周波数で周波数ノッチまたは共振を提供するフィルタを含んで成り、前記サンプリングレートが、前記所定の周波数に比して高く、前記項が、前記項を計算する前に前記定数のうちの1つを、スケーリング係数により乗算することにより計算され、前記スケーリング係数が、前記項における丸め誤差を減じるように選択される、請求項8に記載のフィルタ。前記フィルタが、状態空間形式を使用して実施される、請求項1に記載のフィルタ。前記フィルタが、伝達関数形式を使用して実施される、請求項1に記載のフィルタ。前記バイカッドフィルタが、所望の周波数範囲内で周波数応答の整形を提供するフィルタを含んで成り、前記サンプリングレートが、前記所望の周波数範囲に比して高く、前記項が、前記項を計算する前に前記定数のうちの1つをスケーリング係数により乗算することにより計算され、前記スケーリング係数が、前記項における丸め誤差を減じるように選択される、請求項8に記載のフィルタ。信号をフィルタリングするための方法であって、直列接続された一連のバイカッドまたは双線形フィルタにより前記信号をフィルタリングした結果を近似するフィルタリングされた信号を生成するために前記信号をフィルタリングする方法であって、前記方法が、サンプリング期間により特徴付けされたサンプリングレートで一連の信号値を受信するステップと、各受信信号に対応するフィルタリングされた信号を生成するステップであって、前記受信信号値に1つの項を加算し、その結果をスケーリングして、前記フィルタリングされた信号を提供し、前記項が、前記対応する受信信号値とは無関係である、フィルタリングされた信号を生成するステップと、前記フィルタリングされた信号を出力するステップと、前記次の信号値を受信する前に前記次の信号値に対応する前記項を生成するステップとを含んで成る方法。前記項が、前に受信された信号値と、前記直列接続バイカッドフィルタを特徴付ける定数とに依存する、請求項13に記載の方法。前記項を生成するステップが、固定小数点演算でも算術演算のみを含んで成る、請求項13に記載の方法。前記バイカッドフィルタが、所定の周波数で周波数ノッチまたは共振を提供するフィルタを含んで成り、前記サンプリングレートが、前記所定の周波数に比して高く、前記項が、前記項を計算する前に前記定数のうちの1つをスケーリング係数により乗算することにより計算され、前記スケーリング係数が、前記項における丸め誤差を減じるように選択される、請求項15に記載の方法。前記バイカッドフィルタが、所望の周波数範囲内で周波数応答の整形を提供するフィルタを含んで成り、前記サンプリングレートは、前記所望の周波数範囲に比して高く、前記項が、前記項を計算する前に前記定数のうちの1つをスケーリング係数により乗算することにより計算され、前記スケーリング係数が、前記項における丸め誤差を減じるように選択される、請求項15に記載の方法。複数のユニット直接フィードスルーゲインバイカッドフィルタが、双線形フィルタを実施する、請求項13に記載のフィルタ。前記フィルタが、状態空間形式を使用して実施される、請求項13に記載の方法。前記フィルタが、伝達関数形式を使用して実施される、請求項13に記載の方法。本発明がその利点を提供する仕方は、図1を参照するとより容易に理解できる。図1は、バイカッドフィルタの計算のフローを示す。フィルタ20は一連のデジタル信号値ukを受信し、一連のフィルタリングされたデジタル値ykを生成する。フィルタリングされた値を生成するのに関わる数学的計算は、次のように要約することができる。ただし、b0は直接フィードスルーゲインと呼ばれ、出力ykで遅延なしに現れる入力ukのスケーリングを示す。代替的に式2は次式により置換することができる。パラメータa1、a2、b1、b2はデジタルフィルタの所望の極およびゼロにより決定され、このように決定されたこれらのパラメータは、中心周波数などの特性を提供する。1つの実施例ではフィルタは、システムダイナミクスにおける1つの共振/反共振対を等化補償する1つ反共振/共振対となるように特定することができる。別の実施例ではフィルタは、単一リード/ラグフィルタまたは二重リード/ラグフィルタに設定することができる。さらなる実施例ではフィルタは、バンドパスまたはバンドストップフィルタに形成できる。これらのパラメータを選択する仕方は、以下により詳細に論じられる。量-a1dk-1-a2dk-2は、uk-1を受信するとすぐに計算でき、したがってdkを計算する際の待ち時間は、1つの加算を行う時間である。同様には、uk-1を受信するとすぐに計算することができ、はuk-1を受信するとすぐに計算することができる。したがって式2a、2bおよび3から、ykを計算する際の全待ち時間は、1つの加算と1つの乗算のための時間であることが分かる。本発明の計算法がその利点を提供する仕方は、一連の遅延ベクトルを定義することによりより容易に理解できる。単一バイカッドフィルタにおいては、要素がにより与えられる一連のベクトルを定義する。これらのベクトルは、以下の議論においてDベクトルと呼ばれる。新信号値ukを受信するごとにDベクトルは次式6のように更新され、さらに、フィルタリングされた値が次式7にしたがって計算される。次式8および9により積が定義され、上記式8および9により定義される積は、uk-1を受信するとすぐに計算することができ、したがって待ち時間は、ykを得るための1つのスカラー加算と最後の乗算とのために必要な時間である。複数のスカラー加算は並列で行うことができ、したがってフィルタ待ち時間を増やさずに行える。単一バイカッドフィルタは、1つの共振/反共振対のためのフィルタリングを提供する。複数の対をフィルタリングするためにまたはより高次の伝達関数を実施するために、図2Aに示すように一連のバイカッドフィルタをカスケードすることができる。この例ではN個のバイカッドフィルタがあり、例示のフィルタは、41~43に示されている。第iフィルタへの入力は、第i-1フィルタの出力である。第1フィルタへの入力は入力ストリームであり、第Nフィルタの出力は、カスケードからのフィルタリングされた出力である。単一バイカッドは伝達関数により次式10で表す。Nz=b0b1z-1b2z-2/1a1z-1a2z-210上記式10は、前述のように時間領域では次のように実施できる。dk=-a1dk-1-a2dk-2uk11yk=b0dkb1dk-1b2dk-2121つの実施例ではb0はくくり出され、したがって10は次式13になる。この場合、次式が成り立つ。次の議論において、次式で表す伝達関数を有するフィルタがユニット直接フィードスルーゲインバイカッドフィルタと呼ばれる、何故ならば直接フィードスルーゲインb0におけるその値が1に設定されているからである。図2Bは、バイカッドのチェーンとして実施されている本発明に係わるフィルタを示す。フィルタ70は、71~73に示されているN個のユニット直接フィードスルーゲインバイカッドから構築されている。最後のバイカッドの出力は、所望の全ゲインを提供するために出力を調整するゲイン段74により増幅される。式10の分子は、ノッチに対応する周波数帯内の信号を減衰する。分子は、第2の周波数帯内のゲインを提供する。係数aiおよびbiはこれらのこれらの周波数帯の特性に関連する。b0係数は定義により、バイカッドの直接フィードスルーゲインである。b0項をくくり出すことにより、同一のユニット直接フィードスルーゲインを有するバイカッドのカスケードを実施でき、このゲインには単一のゲイン段が続く。これは、ユーザが各バイカッドのパラメータおよびシステムの全ゲインを入力するのに応じてカスケードを実施する一般のフィルタプロセッサが提供されている実施形態の実施を容易にする。次の議論を簡単にするために、バイカッドのチェーンにおいて、特別な下付き添字が、個々のバイカッドに関連する量を示すために使用される。関心の量は次のように表される。各dikにおいて、2つの要素di,1kおよびdi,2kは次のようになる。係数ai,1、ai,2、bi,1、bi,2およびbi,0は、所望のフィルタ特性か次のように決定される。第1に第iのフィルタにおいて、次の表に示す記号が使用される。問題のパラメータと、これらのフィルタパラメータとの関係は、次式により表される。本発明がその利点を提供する仕方は、次式が表すベクトルによりより容易に理解することができる。上記の定義から次式が得られる。したがって、MDはマトリクスであり、CDは定数ベクトルである。例えば3つのバイカッドがカスケードされている場合、次式28aのようになる。マトリクスの積MDDk-1は、uk-1を受信するとただちに形成することができる。したがって上記の式では、バイカッドのカスケードに関連する待ち時間の増加が回避される。同様に次のベクトルを定義する。すると次式が成り立つ。Yk=MYDk-1ukCY29ここで、MYはマトリクス、CYは定数ベクトルである。例えば、3つのバイカッドがカスケードされている場合、次式30が得られる。マトリクスの積MYDk-1は、Dk-1の値が分かるとただちに計算上記式29においてできる。上記のようにDk-1は、uk-1を受信するとただちに計算上記式29においてできる。計算が、サンプルを受信する速度より大幅に早いサイクル時間を有するコンピュータで実行されると仮定すると、計算は、順次のサンプル間の時間差より短い時間で終わらせられる。このようにしてフィルタの前もって計算された部分は準備完了であり、最も最近のサンプルに応答する時間は単に、1つの加算と1つ乗算のための時間である。これに関して、マトリクス乗算および加算は、複数のプロセッサを有するマシーンでまたはフィールドプログラマブルゲートアレイFPGAなどのプログラマブルロジックで並列に実行できることに留意されたい。フィルタ出力はすなわちのみに依存し、したがって出力は、入力シーケンスの値であって前に受信された値にのみ依存する1つの項をukに加算し、次いで結果をスケーリングして出力を提供することにより計算できることに留意されたい。実際の数値計算は、各バイカッドにおける2つの量は、マトリクスの積において多数回繰り返され、したがってこれらの量は、マトリクスの積を計算するのに一回だけ計算すれば後は得られた結果を使用することができる。特に次式は、マトリクスDベクトル積をこれらの量の和および差として書けるので計算の複雑さを減じるのに有用である。例えば3つのカスケードされたバイカッドは次のように表すことができる。これらの前もって計算された量を使用しての図2Bに示したフィルタの実施形態が、図2Cに示されている。サンプルレートが、ノッチ/共振対などのフィルタリングするダイナミクスの周波数に比して高く、計算が固定小数点演算で実行される場合、上述の和および差は、次の式が成り立つので丸め誤差を伴う。この議論のためにサンプリングレートは、サンプリングレートが最低周波数ノッチの周波数より10倍大きい場合、フィルタリングするダイナミクスの周波数に比して高いと言うこととする。上記式30に現れる次の項を考える。この項は、ほとんど等しい2つの量の差に関する。したがって固定小数点演算での差は、問題の量が10または12ビットを有する数により表される場合でさえも2~3ビットの精度を有する数である。本発明の1つの態様では丸め誤差問題を、次の4つの等式による置換により大幅に軽減する。上述の前もって計算された量において、の次の式により表される新しい形は、これらの係数を利用している。ここで、上記式においては、より正確な乗算のために次の式に示されているようにスケーリングされた係数を用いる。次いでスケーリングは、に加算する前に除去され、次の式のようになる。上記式において係数Eiは、乗算が所望の精度を有するように選択される。さらに、上記式において各係数に対して異なる値のEiを選択することもできる。同様に次の式が成り立つ。図3は、本発明に係わるフィルタの実施形態を示す。フィルタ50は、ソース55からの電気信号または光学信号を処理する。ソース55がアナログ信号を供給する場合、アナログ信号はA/D54によりデジタル化される。ソースがすでにデジタル信号を生成するのであればA/D54は省くことができる。プロセッサ51は、メモリ52に格納されたフィルタ係数から、フィルタリングされた信号を計算する。プロセッサ51は、専用信号処理ハードウェア内で実施することもでき、あるいは従来の計算エンジンとして実施することもできる。新信号値がプロセッサ51に入力される毎にプロセッサ51は、デジタル出力信号を生成する。フィルタ50の所望の出力がアナログ信号の場合、D/A変換器53をフィルタ52に含むこともできる。図4は、本発明のプロセスアルゴリズムの実施形態のフローチャートである。最初にプロセスは、61に示すように次の入力値ukを待ってループする。新値ukを受信するとプロセッサは、62に示すように最後の処理サイクルの終りに生成された計算されたベクトルを読み込み、63に示すように新出力値ykを生成する。次いで新入力値が、64に示すように次の入力値を処理するために必要なベクトルを計算するのに使用される。次いでこれらの値は格納され、プロセッサは、次の入力値を待つ状態に戻る。予め計算されているべきベクトルを計算するための処理時間は、サンプル間の時間より短くなければならない。上述のようにFPGAなどの専用ハードウェアを利用して、並列処理配置を利用して処理時間を減じることができる。本発明の上述の実施例は、ノッチおよび共振を有するフィルタに関し、本発明の方法は、一連のバイカッドフィルタに等価のいかなるフィルタの計算にも利用できる。同様に、いかなるバイカッドでもa1,2およびを0に設定することにより1つの極と1つのゼロを有する双線形フィルタを実施するのに使用することができる。この場合、次の表のように定めることにより、次の係数値が得られる。このようにして、前述のものと同一のフィルタ構造を検査できる。しかしながら、精度改善のため、Δ係数の計算を変えることもできる。フィルタリングするダイナミクスに比して高いサンプルレートにおいて次の近似等式が成り立つ。上記近似等式は、次のように計算することにより精度を高めることができることを意味する。このバイカッドセクションにおいて次の式が成り立つ。ここにおいてEiは、乗算が所望の精度を有するように選択される。同様に次の式が成り立つ。この場合にも、式中の各係数に対して異なる値Eiを選択することができる。前述の実施例は、単一入力単一出力SISOフィルタを論じているが、この発明は、複数の入力MIを有するフィルタ、複数の出力MOを有するフィルタまたは両方MIMOを有するフィルタにも適用することができる。本発明を実施するのに使用されるソフトウェアまたは論理ブロックは、状態空間実施例えば、式28~30など、または伝達関数形式実施例えば、式17~24など、またはその中間のもの例えば、式31~32などのために最適化することができる。上述の議論から、これらの計算が、これらのうちのいずれによってもまたはその他の同様の形式によっても実施できることが明らかである。本発明の上述の実施例は、本発明の種々の態様を説明するために提供された。しかしながら、異なる特定の実施例に示された本発明の異なる態様を、本発明の別の実施例を提供するために組み合わせることができると理解されるものとする。加えて、本発明への種々の変更が、前述の説明または添付図面から明らかになる。したがって本発明は、次の請求の範囲のみに制限されるものとする。"