"半導体チップを内部に封止しており、第1主面と前記第1主面と対向する第2主面とを有するユニットパッケージを含む半導体装置において、前記ユニットパッケージ内に、前記第1主面側に設けられた第1部分、前記第2主面から露出した円弧部を含む第2部分が設けられた電極を有するリードフレームを備え、前記電極は、前記半導体チップの電極と電気的に接続されることを特徴とする半導体装置。前記リードフレームは、前記半導体チップの電極とワイヤを介して接続されるボンディング部と、前記ボンディング部と前記電極を接続する配線とをさらに有し、前記ユニットパッケージは、少なくとも前記配線下に樹脂が設けられた樹脂保持部をさらに有し、前記樹脂保持部は、前記第1主面側に露出していることを特徴とする請求項1記載の半導体装置。前記第1樹脂保持部に、前記配線を支持する支持部を設けることを特徴とする請求項2記載の半導体装置。前記リードフレームのうち、前記ユニットパッケージを構成しない領域に樹脂溜りをさらに設け、前記樹脂保持部と前記樹脂溜りとは流路を介して接続されることを特徴とする請求項2又は請求項3記載の半導体装置。前記ユニットパッケージは、複数の半導体チップを内部に有しており、前記複数の半導体チップを複数のグループに分割して、前記グループごとに独立して動作することを特徴とする請求項1乃至請求項4記載の半導体装置。実施形態は、製造ばらつきが生じても、電極を安定的に露出できる半導体装置を提供する。本実施形態の半導体装置によれば、半導体チップを内部に封止しており、第1主面と前記第1主面と対向する第2主面とを有するユニットパッケージを含む半導体装置において、前記ユニットパッケージ内に、前記第1主面側に設けられた第1部分、前記第2主面から露出した円弧部を含む第2部分が設けられた電極を有するリードフレームを備え、前記電極は、前記半導体チップの電極と電気的に接続されることを特徴とする。第1の実施形態次に、第1の実施形態について図面を参照しながら説明する。この説明に際し、全図にわたり、共通する部分には共通する参照符号を付す。また、図面の寸法比率は、図示の比率に限定されるものではない。[半導体装置の構成]第1の実施形態に係る半導体装置について、図1を用いて説明する。図1に示すように、例えばBGA型の半導体装置100は、ガラエポ基板10と、半田ボール20と、複数のユニットパッケージと30a~30dとを有する。図1に示すように、例えば、この複数のユニットパッケージ30a~30dは、ガラエポ基板10上に垂直方向に積層される。<ガラエポ基板>ガラエポ基板10は表面に、複数の電極図示略を有する。この電極は、ユニットパッケージ30aの電極と電気的に接続する。ガラエポ基板10内部に、ガラエポ基板10の電極と半田ボール20とを電気的に接続する配線を有する。<ユニットパッケージ>本実施形態のユニットパッケージ30a~30dの構成及び接続関係について、図1及び図2を用いて説明する。図2aは、図1の例えばユニットパッケージ30aのみを示す断面図であり、図2bは、図2aのX-X断面を示す断面図である。図1及び図2に示すように、ユニットパッケージ30a~30dは、リードフレーム31配線31a、電極の第1部分31b、電極の第2部分31c、ボンディング部分31d、複数の半導体チップ32a~32h説明の便宜上、半導体チップを一般的に示す場合には、半導体チップ32と記載すると、ボンディングワイヤ33と、モールド樹脂34を備える。図1に示すように、リードフレーム31は、配線31aと、電極の第1部分P131bと、電極の第2部分P231cと、ボンディング部分31dとを有する。配線31aは、例えば複数の半導体チップ32の下方に配置される。電極の第1部分31bは、配線31aの一方の端に接続される。電極の第2部分P231cは、第1部分31bと共通に配線31aの一方の端に接続される。他方、ボンディング部分31dは、配線31aの他方の端に接続される。配線31aは、第1部分31b、第2部分31c、ボンディング部分31dとともに一体的な構成となる。また、配線31aは、図2aにおけるX方向に延在しており、図2bに示すようにY方向に所望のピッチで離間される。また、この配線31a、ボンディング部分31dは、ユニットパッケージ30a~30dの第1主面から所望の距離上方に形成される。配線31a、ボンディング部分31dの第2主面側の面とリードフレーム31bの第2主面側の面は面一に形成される。第1部分31bとボンディング部分31dは、図1のY方向に列をなす。例えば、図2では、ボンディング31dに対して奥行き方向Y方向正の向きに第1部分31bが配置される。なお、図2では、図示を明瞭にするために、ボンディング31d直下のモールド樹脂を省略した。配線31a、ボンディング部分31dとユニットパッケージ30a~30dの第1主面との間にモールド樹脂が形成される図2aにおける第1樹脂保持部36。モールド樹脂を形成する前にリードフレーム31をモールド金型詳細は後述に載置すると、空間が形成される。モールド樹脂を形成する工程で、この空間にモールド樹脂が流入されて、樹脂保持部36となる。第1部分31bは、ユニットパッケージ30a~30dそれぞれの第1主面側に形成されて、外部に露出する。また、第2部分31c、第2主面から露出する円弧部を有し、Z方向及びX方向に延在する。すなわち、第2部分31cは、ユニットパッケージ30a~30dの第1主面側から第2主面側に延びる際にX方向にも延びており、第1部分31b又はボンディング部分31dに対して傾斜をもって形成される。この傾斜と、第1部分31b又はボンディング部分31dのなす角を45度以下とすることが好ましい。第1部分31b又はボンディング部分31dと第2部分31cのなす角が45度以下であることで、モールド樹脂を形成する工程で第2部分31cとモールド金型とが接触したとき、第2部分31cの円弧部がモールド金型の接触面を滑って、第2部分31cの曲げ高さバラツキ、モールド金型面の停止位置バラツキを低減しやすい。なお、これに限定されることなく、第2部分31cの傾斜は、なだらかに第2主面側に延びればいかなる形態でもよい。上述したとおり、第2部分31cは、ユニットパッケージ30a~30dそれぞれの第2主面から露出した円弧部を有する。図2aにおける第2部分31cと第1部分31bを含む部分35について、図3を用いて具体的な構成を説明する。図3bは、図3aの側面図と対応して示した部分35を上から眺めたときの上面図である。図3bに示すように、第1部分31bと第2部分31cは、Y方向に交互に配置される。この第1部分31bと第2部分31cは、配線31aの一方の端と接続される。なお、ボンディング部31dは、第1部分31b、第2部分31cとは異なる部分に配置される。ボンディング部分31dは、図1に示すように、複数の半導体チップ32の電極とワイヤを介して接続される。ボンディング部31dは、配線31aを介して第1部分31bに接続される。その結果、半田ボール20まで半導体チップ32の各電極は電気的に接続される。ユニットパッケージ30aの第2部分31cは、ユニットパッケージ30bの第1部分31bと接続される。同様に、ユニットパッケージ30b、30cそれぞれの第2部分31cは、ユニットパッケージ30c、30dそれぞれの第1部分31bと接続される。なお、図1に示すように、ユニットパッケージ30dには、電極のうち第2部分はない。図1では省略したが、ユニットパッケージ30a~30dそれぞれは、第1部分と同形の第3部分と、第2部分と同形の第4部分とを含む電極も備える。第3部分と第4部分を含む電極は、配線31aに接続されていない点で、第1部分と第2部分とを含む電極とは異なる。ユニットパッケージ30a~30d内の半導体チップ32を複数のグループに区分けして、それぞれのグループごとに独立して動作させる場合には、あるグループのチップイネーブル信号CE、レディー/ビジー信号R/B等は、他のグループのチップイネーブル信号CE、レディー/ビジー信号R/B等と異なる。グループ毎に異なる信号を入力するため、別々の半田ボール20に接続する必要がある。例えばユニットパッケージ30cにおける第3部分と第4部分を含む電極は、このユニットパッケージ30cよりも上層のユニットパッケージ30dのチップイネーブル信号CE、レディー/ビジー信号R/Bを、ユニットパッケージ30cよりも下層のユニットパッケージ30bに中継する機能を有する。例えばユニットパッケージ30dのチップイネーブル信号CEは、ある半田ボール20から入力される。チップイネーブル信号CEは、ガラエポ基板10を介して、この半田ボール20に電気的に接続されたユニットパッケージ30aの第4部分と第3部分を含む電極、この電極に電気的に接続されたユニットパッケージ30bの第4部分と第3部分を含む電極、この電極に電気的に接続されたユニットパッケージ30cの第4部分と第3部分を含む電極、ユニットパッケージ30dの第1部分31bを含む電極を経由してユニットパッケージ30dに入力される。<<半導体チップ>>次に、本実施形態の半導体チップ32について、NAND型フラッシュメモリを例として図4のブロック図を用いて説明する。図4に示すようにNAND型フラッシュメモリ32は、メモリセルアレイ1000、ロウデータ2000、ドライバ回路3000、電圧発生回路4000、データ入出力回路5000、制御部6000、ソース線ドライバ回路7000、センスアンプ8000を有する。4-1.メモリセルアレイ1000の構成例についてメモリセルアレイ1000は、複数の不揮発性のメモリセルトランジスタMTを含んだブロックBLK0乃至BLKsを備えるsは自然数。ブロックBLK0乃至BLKsの各々は、不揮発性のメモリセルトランジスタMTが直列接続された複数のNANDストリング1001を備えている。NANDストリング1001の各々は、例えば64個のメモリセルトランジスタMTと、選択トランジスタST1、ST2とを含んでいる。メモリセルトランジスタMTは、2値以上のデータを保持可能とする。このメモリセルトランジスタMTの構造は、p型半導体基板上にゲート絶縁膜を介在して形成された浮遊ゲート電荷導電層と、浮遊ゲート上にゲート間絶縁膜を介在して形成された制御ゲートとを含んだFG構造である。なお、メモリセルトランジスタMTの構造は、MONOS型であっても良い。MONOS型とは、半導体基板上にゲート絶縁膜を介在して形成された電荷蓄積層例えば絶縁膜と、電荷蓄積層上に形成され、電荷蓄積層より誘電率の高い絶縁膜以下、ブロック層と呼ぶと、更にブロック層上に形成された制御ゲートとを有した構造である。メモリセルトランジスタMTの制御ゲートはワード線WLに電気的に接続され、ドレインはビット線BLに電気的に接続され、ソースはソース線SLに電気的に接続されている。またメモリセルトランジスタMTは、nチャネルMOSトランジスタである。なお、メモリセルトランジスタMTの個数は64個に限られず、128個や256個、512個等であってもよく、その数は限定されるものではない。またメモリセルトランジスタMTは、隣接するもの同士でソース、ドレインを共有している。そして、選択トランジスタST1、ST2間に、その電流経路が直列接続されるようにして配置されている。直列接続されたメモリセルトランジスタMTの一端側のドレイン領域は選択トランジスタST1のソース領域に接続され、他端側のソース領域は選択トランジスタST2のドレイン領域に接続されている。同一行にあるメモリセルトランジスタMTの制御ゲートはワード線WL0~WL63のいずれかに共通接続され、同一行にあるメモリセルトランジスタMTの選択トランジスタST1、ST2のゲート電極は、それぞれセレクトゲート線SGD1、SGS1に共通接続されている。なお説明の簡単化のため、以下ではワード線WL0~WL63を区別しない場合には、単にワード線WLと呼ぶことがある。また、メモリセルアレイ1において同一列にある選択トランジスタST1のドレインは、いずれかのビット線BL1~BLn1に共通接続される。以下、ビット線BL1~BLn1についても、これらを区別しない場合には一括してビット線BLと呼ぶn:自然数。選択トランジスタST2のソースはソース線SLに共通接続される。また、同一のワード線WLに接続された複数のメモリセルトランジスタMTには一括してデータが書き込まれ、この単位をページと呼ぶ。更に、複数のメモリセルトランジスタMTはブロックBLK単位で一括してデータが消去される。4-2.メモリセルトランジスタMTの閾値分布について図5を用いて上記メモリセルトランジスタMTの閾値分布について説明する。図5は、横軸に閾値分布電圧をとり、縦軸にメモリセルトランジスタMTの数を示したグラフである。図示するように、各々のメモリセルトランジスタMTは、例えば2値2levelsのデータ1ビットデータを保持できる。すなわち、メモリセルトランジスタMTは、閾値電圧Vthの低い順に1、及び0の2種のデータを保持できる。メモリセルトランジスタMTにおける1データの閾値電圧Vth0は、Vth0<V01である。0データの閾値電圧Vth1は、V01<Vth1である。このようにメモリセルトランジスタMTは、閾値に応じて0データ、及び1データの1ビットデータを保持可能とされている。メモリセルトランジスタMTは、消去状態において、1データ例えば負電圧に設定され、データを書き込み、電荷蓄積層に電荷を注入することによって正の閾値電圧に設定される。4-3.ロウデコーダ2000について図4に戻ってロウデコーダ2000について説明する。ロウデコーダ2000は、ブロックデコーダ2004、及び転送トランジスタNチャネルMOSトランジスタ2001乃至2003を備える。ブロックデコーダ2004は、データの書き込み動作時、読み出し動作時、及び消去時において、制御部6000から与えられたブロックアドレスをデコードし、その結果に基づいてブロックBLKを選択する。ブロックデコーダ2004からブロック選択信号が転送トランジスタ2001乃至2003に転送される。これにより、転送トランジスタ2001乃至2003はオン状態となる。これにより、ブロックデコーダ2004から与えられるブロック選択信号に基づいて、ロウデコーダ2000はセレクトゲート線SGD1、SGS1、及びワード線WL0~WL63に対し、ドライバ回路3から与えられた電圧をそれぞれ転送する。4-4.ドライバ回路3000についてドライバ回路3000は、セレクトゲート線SGD1、SGS1毎に設けられたセレクトゲート線ドライバ3001、3002、及びワード線WL毎に設けられたワード線ドライバ3003を備える。本実施形態では、ワード線ドライバ3003、セレクトゲート線ドライバ3001、3002は、ブロックBLK0乃至ブロックBLKsに設けられる。セレクトゲート線ドライバ3001は、データの書き込み時、読み出し時、消去時、更にはデータのベリファイ時に、セレクトゲート線SGD1を介して、例えば信号sgdを選択トランジスタST1のゲートに転送する。なお、信号sgdは、その信号がLレベルであった場合、0Vとされ、Hレベルであった場合電圧VDD例えば、1.8Vする。また、セレクトゲート線ドライバ3001と同様にセレクトゲート線ドライバ3002は、選択ブロックBLKのセレクトゲート線SGS1を介し、データの書き込み時、読み出し時、データのベリファイ時に、セレクトゲート線SGS1を介して、例えば信号sgsを選択トランジスタST2のゲートに転送する。なお、信号sgsは、その信号がLレベルであった場合0Vとされ、Hレベルであった場合電圧VDDとする。4-4.電圧発生回路4000について電圧発生回路4000は、外部から与えられる電圧を昇圧または降圧することにより、データのプログラム、読み出し、及び消去に必要な電圧を発生する。そして発生した電圧を、ドライバ回路3000に供給する。4-5.データ入出力回路5000についてデータ入出力回路5000は、図示せぬ電極を介して、NAND型フラッシュメモリ32外部の例えばホストから供給されたアドレスロウアドレス、カラムアドレス、ブロックアドレス;ロウアドレスとカラムアドレスを合わせてページアドレスとも呼ぶ及びコマンドを制御部6000に出力する。また、データ入出力回路5000は、書き込みデータを、データ線Dlineを介してセンスアンプ8000に出力する。また、メモリセルアレイ1000から読み出されたデータをNAND型フラッシュメモリ32外部に出力する際、データ入出力回路5000は、制御部6000の制御に基づき、センスアンプ8000によって増幅されたデータを、データ線Dlineを介して受け取った後、電極を介してNAND型フラッシュメモリ32外部に出力する。4-6.制御部6000について制御部6000は、NAND型フラッシュメモリ32全体の動作を制御する。すなわち、データ入出力回路5000を介して、NAND型フラッシュメモリ32外部から与えられた上記アドレス、及びコマンドに基づいて、データの書き込み動作、読み出し動作、及び消去動作における動作シーケンスを実行する。制御部6000はアドレス、及び動作シーケンスに基づき、ブロック選択信号、カラム選択信号、及びロウ選択信号を生成する。制御部6000は、前述したブロック選択信号、ロウ選択信号をロウデコーダ2000に出力する。また、制御部6000はカラム選択信号をカラムデコーダ図示略に出力する。カラム選択信号とは、センスアンプ8000のカラム方向を選択する信号である。また、制御部6000には、NAND型フラッシュメモリ32外部に接続されたメモリコントローラから供給された制御信号が与えられる。制御部6000は供給された制御信号により、電極を介してNAND型フラッシュメモリ32外部からデータ入出力回路5に供給された信号がアドレスであるのか、データであるのかを区別する。4-7.センスアンプ8000についてセンスアンプ8000は、データの読み出し時にメモリセルトランジスタMTからビット線BLに読み出されたデータをセンスして増幅する。具体的には、ビット線BLを所定の電圧にプリチャージした後、ロウデコーダ2000により選択されたNANDストリング11によってビット線BLを放電させ、そのビット線BLの放電状態をセンスする。つまり、センスアンプ8000でビット線BLの電圧を増幅してメモリセルトランジスタMTの有するデータをセンスする。また、データの書き込み時には、対応するビット線BLに書き込みデータを転送する。4-8.カラムデコーダついてカラムデコーダ図示略は、制御部6000から与えられたカラムアドレスをデコードして、カラム選択信号をセンスアンプ8000に出力する。このカラム選択信号に基づいて、センスアンプ8000内の所望のラッチ回路を選択する。<<モールド樹脂>>モールド樹脂34は、例えばエポキシ樹脂を硬化させたものである。モールド樹脂はエポキシ樹脂により構成されているため、例えば、ヒドロキシル基、アルデヒド基、メチル基といった官能基が含まれる。[半導体装置の製造方法]次に、本実施形態の半導体装置の製造方法について、図6乃至図10を用いて説明する。図6aは第1実施形態のリードフレームを示す上面図であり、図6bは第1実施形態のリードフレームを示すは下面図である。1まず、図6に示すようなリードフレーム31を用意する。図6aでは、4個のユニットパッケージ30を形成する場合を例として図示した。なお、ユニットパッケージ30を4個形成する場合に限定されず、例えば8個、16個、32個同時に形成してもよい。図6aに示すように、このリードフレーム31は、複数の半導体チップ32が載置される領域37a、領域37aの外側で、ユニットパッケージ30に用いられる領域37b、領域37bの外側の領域37cを有する。図6に示すように、例えば、配線31aは領域37aに配置する。また、ユニットパッケージ30の電極第1部分31b、第2部分31c、ボンディング部分31dは領域37bに配置する。さらに、図6bに示すように、このリードフレーム31の裏面には、領域37cにモールド樹脂の充填後に樹脂溜り41となる空間を有する。この空間は、図6bの斜線部分で示した。この樹脂溜り41に該当する部分は、モールド樹脂を形成する前にリードフレーム31を載置すると、空間となる。モールド樹脂を形成する工程で、この空間にモールド樹脂が充填すると、樹脂溜り41となる。樹脂溜り41となる空間は、流路42を介して樹脂保持部36と接続する。すなわち、モールド樹脂を形成する前にリードフレーム31を載置すると、樹脂保持部36、樹脂溜り41、及び流路42となる空間が、一体的に形成される。モールド樹脂を形成するときには、樹脂保持部36となる空間に充填されたモールド樹脂は、樹脂保持部36となる空間がモールド樹脂で溢れたとき、流路42に流れ込む。その結果として、最終的にモールド樹脂は、樹脂溜り41となる空間に流入される。この樹脂溜り41は、領域37cに形成されており、ユニットパッケージ30となる部分ではない。モールド樹脂を形成する工程で、樹脂保持部36に集まったモールド金型内の空気は、モールド樹脂とともに、流路42を介して樹脂溜り41へと排出できる。その結果、ユニットパッケージ30の構成となる樹脂保持部36には、空気が入り込まず、形状の歪みなどが形成されない。したがって、本実施形態のユニットパッケージ30の信頼性を向上できる。リードフレーム31の形状の形成方法について、簡単に説明する。一般的に、リードフレームはプレス加工またはエッチング加工で製造されるが、図6の様に、他のリードよりも薄く加工した31a部、31d部を持つリードフレーム31は、プレス加工では製造できず、エッチング加工で製造される。リードフレーム素材の第2主面側には、リード31a、31b、31c、31dのパターンを転写したフォトレジストが形成される。他方、第1主面側には、リード31b、31cのパターンのみが転写される。他のリードよりも薄い31a、31dについては、第1主面側にはリードパターンは転写されず、31a、31dのエリア全体がフォトレジストの大きな開口となる。リードパターンが、本実施例ほど細かくなければ、他のリードよりも薄いリード31a、31dを含め、リードパターン全て31a、31b、31c、31dを、1回のエッチング加工で形成する事が可能である。しかし、本実施例の場合は、31a、31dエリアの第1主面側全体を薄くエッチングする間に、リード31a、31dが細くなってしまうので、エッチング加工を2回に分けて行う。まず、第2主面側に保護シートを貼り付け、第1主面側の31a、31dの開口エリア全体と、31b、31cを素材厚さの1/4程度エッチング加工する。その後、保護シートを剥がし、第1主面側、第2主面側の両面からエッチング加工する。フォトレジストを剥がして本実施例用リードフレーム31が完成する。2次に、図7に示すように、所望の形状をしたリードフレーム31の配線31a上に複数の半導体チップ32を載置する。なお、図7aは第1実施形態のリードフレームに半導体チップ載置した状態を示す上面図であり、図7bは第1実施形態のリードフレームに半導体チップ載置した状態を示す下面図である。例えば図7aに示すように、半導体チップ32a~32hそれぞれの電極が露出するように、接着剤を介して、複数の半導体チップ32a~32hをずらして積層する。複数の半導体チップ32a~32hを積層したのちに、半導体チップ32a~32hそれぞれの電極をリードフレーム31のうち対応するボンディング部分31dに接続する。3そして、図8に示すように、複数の半導体チップ32a~32hが載置されたリードフレーム31をモールド金型51~53にセットする。なお、図8は、第1実施形態の半導体装置の製造方法を示す図である。なお、図8では、圧縮モールド用金型を例として説明する。これに限定されず、例えばトランスファーモールド用金型を用いてもよい。モールド金型51は固定されており、モールド金型52、53が移動することでモールド樹脂を形成する。複数の半導体チップ32a~32hが載置されたリードフレーム31をバッキューム孔54で吸着される。モールド金型52、53がモールド金型51と十分離れた状態図8では、モールド金型52,53が下降した状態で、モールド樹脂を投入する。そののち、モールド金型52,53がモールド金型51に向かって上昇し、モールド金型51、53とでリードフレーム31をクランプする。モールド金型53は、リードフレーム31に到達すると停止する。そののち、モールド金型52はさらに上昇し、モールド樹脂がモールド金型51~53で囲まれた空間で充満したときモールド金型52は停止する。このモールド金型52が停止するとき、モールド金型52の内表面に第2部分31cが接触するように、第2部分31cの高さは制御されている。すなわち、モールド金型52が停止する位置にばらつきがあっても、第2部分31cがモールド金型52の内表面に接触するような高さに第2部分31cを設定する。したがって、モールド金型52が停止するとき、モールド金型52の内表面に第2部分31cは接触する。そして、モールドキュアを施し、モールド樹脂を硬化する。そののち、モールド金型52,53を下降して、バッキューム孔54の吸着を停止することでユニットパッケージ30を取り出す。4したがって、図9に示すように、連結された複数のユニットパッケージが形成される。連結された複数のユニットパッケージの第1主面には、電極P1が露出して形成されており、図9bに示すように、第2主面には、電極P2が形成される。この連結された複数のユニットパッケージに対して、ダイシング工程を施し、個々のユニットパッケージ30a~30dに分離する。5ガラエポ基板10上にユニットパッケージ30a~30dを積層する。また、ガラエポ基板10の下ユニットパッケージ30a~30dを積層する面と対向する面に半田ボール20を形成する。[第1実施形態の効果]以上より、実施形態は、製造ばらつきが生じても、電極を安定的に露出できる半導体装置を提供できる。以下、具体的に説明する。本実施形態の半導体装置を、複数の外部接続端子が端子上部と端子中間部と端子下部とを一体に形成し、かつ少なくとも端子上部で一方の主面に露出し、端子中間部が一方の主面に対して傾斜し、端子上部と端子下部が端子中間部の両端で屈曲して一方の主面と実質的に平行をなす電子部品装置比較例と比較する。比較例の電子部品装置では、端子上部は主面と実質的に平行に形成する。本実施形態の図8に示すような樹脂をモールドする工程では、一方のモールド金型52,53が他方のモールド金型51に近づく距離は製造ばらつきを有する。特にモールド金型52は、モールド金型内に投入されたモールド樹脂量によって停止位置が変わるので、製造バラツキが大きくなる。また、第2部分の高さや曲げの程度についても同様に製造ばらつきを有する。そのため、このモールドする工程を比較例1の電子部品装置の製造工程に行う際、これらの製造ばらつきによって、近づいてきたモールド金型52が端子上部と接触しないまま止まり、端子上部もモールド樹脂で覆われる場合や、電子部品装置における端子下部から端子上部までの距離よりもモールド金型52と端子下部までの距離が小さくなるまでモールド金型を近づけたとき、端子上部が樹脂の表面に対して傾く場合がある。その結果、端子上部のほとんどが露出されず、製造ばらつきに対して、安定的に電極を露出できない。しかしながら、本実施形態では、モールド金型52と第2部分31cの接触する部分が円弧部であるため、モールド金型52と第2部分31cが接触すると、第2部分31cは図2のX方向にすべる。X方向にすべる量によって、第2部分の、ユニットパッケージに対する露出位置は相違するが、露出するのは常に円弧部であるため、露出面積は、ほとんど変わらない。第2部分を確実に露出できる。その結果、第2部分31cを安定的に露出することができる。なお、円弧部の露出位置バラツキを考慮して、円弧部と半田接合される第1部分31bを、あらかじめ長方形にしてあるので第2部分の露出位置ズレは。パッケージ積層に影響しない。したがって、本実施形態は、製造ばらつきが生じても、電極を安定的に露出できる半導体装置を提供できる。また、モールド金型へのモールド樹脂投入量を少なめに調整、モールド金型52の停止位置を上げれば、第2部分31cとモールド金型52、離型フィルム55との当りが強くなる。第2部分31cは、より離型フィルム55に食い込む様になる。離型フィルム55に食い込み量を大きくする事により、第2部分31cの露出高さ、露出面積を増やす事ができる。したがって、比較例1では、電子部品装置における端子下部から端子上部までの距離と等しくなるようにモールド金型52と端子下部までの距離を制御しなければならないが、本実施形態では、そこまで制御する必要はない。その結果、モールド工程の制御性も向上できる。さらに、本実施形態では、第1樹脂保持部36、第2樹脂保持部41、流路42が形成されている。その結果、モールド樹脂を形成する工程で、複数の半導体チップ32を覆ったのちに、モールド樹脂を第1樹脂保持部36に当たる空間に充填される。本実施形態では、モールド金型51~53のキャビティ内の空気が、第1樹脂保持部36に当たる空間に集まったとしても、樹脂溜り41、流路42が形成されているため、空気を十分に逃がすことができる。したがって、ユニットパッケージ30a~30dの裏面が凹むなどの外観不良を防止できる。変形例1次に、変形例1の半導体装置について、図10の上面図を用いて説明する。本変形例1では、図10に示すように、隣接するユニットパッケージ30ごとに部分35の配置を変更する点で第1実施形態と相違し、その他は第1実施形態と同様である。図10に示すように、例えばユニットパッケージ30a及び30cの部分35の配置では、左から第2部分31c、第1部分31b、第2部分31c、第1部分31b、第2部分31c、第1部分31bと順に並んでいる。他方、例えばユニットパッケージ30bの部分35の配置では、左から第1部分31b、第2部分31c、第1部分31b、第2部分31c、第1部分31b、第2部分31cと順に並んでいる。ユニットパッケージ30dの第2主面側に、31cを露出させる必要は無いので、30dについては、30bと同様、左から第1部分31b、第2部分31c、第1部分31b、第2部分31c、第1部分31b、第2部分31cと順に並べ、31cの曲げ加工のみを行わないか、31bのみが、30bと同じ位置に配置される。その結果、ユニットパッケージ30aとユニットパッケージ30bを積層すると、ユニットパッケージ30aの第2部分31cはユニットパッケージ30bの第1部分31bと接続される。また、ユニットパッケージ30bの第2部分31cはユニットパッケージ30cの第1部分31bと接続される。ユニットパッケージ30c、30dも同様に接続される。したがって、例えば、全てのユニットパッケージ30a~30dにおける部分35の配置を同一として、ユニットパッケージ30a~30dを積層すると、例えばユニットパッケージ30bは、ユニットパッケージ30aに対して第1部分31bと第2部分31cの間隔分オフセットする必要がある。同様に、ユニットパッケージ30c、30dそれぞれは、ユニットパッケージ30b、30cに対して第1部分31bと第2部分31cの間隔分オフセットする必要がある。そのため、ユニットパッケージの積層数だけオフセットすることなり、半導体装置の面積は増大する。しかし、変形例1のユニットパッケージ30a~30dでは、隣接するユニットパッケージ30a~30dの部分35の配置が対称であるため、ユニットパッケージ30aから30dを第1部分31bと第2部分31cの間隔分オフセットすることなく、直上に形成できる。その結果、半導体装置の面積の増大を防止できる。なお、変形例1であっても、第1実施形態の効果は同様に奏する。変形例2次に、変形例2の半導体装置について、図11を用いて説明する。本変形例2は、第1実施形態の例えば樹脂保持部36に支持体支持部60を形成した点が異なり、その他は第1実施形態と同様である。図11に示すように、支持体60は、例えば配線31aの下に設ける。この支持体60は配線31aと一体的に形成される。この支持体60は、リードフレーム31の裏面にフォトレジストを塗布して光リソグラフィー技術により所望のパターンを形成するときに、支持体60を含めたパターンで形成すればよい。支持体60を配線31aと同工程で形成しない場合と比較して、工程を削減できるだけでなく、支持体60の高さなど製造ばらつきを低減できる。第1実施形態では、図8のモールド樹脂を形成する工程で、モールド金型52をモールド金型51に近づけると、モールド樹脂から複数の半導体チップ32に圧力がかかる図8の矢印方向に圧力がかかる。このため、樹脂保持部36がその圧力により狭くなったり、寸断されたり場合がある。しかしながら、変形例2では、支持体60が形成されているため、樹脂保持部36がその圧力により狭くなったり、寸断されたり可能性を低減できる。その結果、モールド樹脂を十分に充填でき、ユニットパッケージ30a~30d内にボイドが残ることを防止できる。なお、変形例2であっても、第1実施形態の効果は同様に奏する。変形例1と変形例2を組み合わせてもよい。変形例3次に、変形例3の半導体装置について、図12を用いて説明する。本変形例3は、第1実施形態のユニットパッケージ30a~30d内の複数の半導体チップ32a~32hをグルーピングして用いる場合を示す。ユニットパッケージ30a~30dそれぞれに、8個の半導体チップ32a~32hを有する例を、図12を用いて説明する。なお、図12は、半導体チップ32a~32hの電極とボンディング部分31dに印加する電圧との対応関係を示す図である。説明の便宜上、ボンディング部分31dを図12に示すように、31d1~31d11を用いて説明する。図12に示すように、半導体チップ32a,32b,32e,32fの電極CADD1は、ボンディング部分31d1に共通接続される。また、半導体チップ32a,32c,32e,32gの電極CADD0は、ボンディング部分31d2に共通接続される。半導体チップ32a~32hの電極VCC、電極REそれぞれは、全半導体チップ32a~32hで共通で、ボンディング部分31d2、31d7に接続される。半導体チップ32a~32hの電極RB、CEそれぞれは、半導体チップG132a,32b、G232c,32d、G332e,32f、G432g,32hごとに共通して、ボンディング部分31dに接続する。具体的には、半導体チップG1の電極RBは、ボンディング部316に共通に接続される。半導体チップG2の電極RBは、ボンディング部315に共通に接続される。半導体チップG3の電極RB、ボンディング部314に共通に接続される。半導体チップG4の電極RB、は、ボンディング部313に共通に接続される。また、半導体チップG1の電極CEは、ボンディング部318に共通に接続される。半導体チップG2の電極CEは、ボンディング部319に共通に接続される。半導体チップG3の電極CE、ボンディング部3110に共通に接続される。半導体チップG4の電極CE、は、ボンディング部3111に共通に接続される。例えば、2つの半導体チップ32ごとに分けてグルーピングする場合図12のCase1では、ボンディング部31d1には、VssNC;接続されていないが供給されて、ボンディング部31d2には、VCCが供給される。その結果、ボンディング部31d1に接続された電極CADD1には、VssNCが供給されて、ボンディング部31d2に接続された電極CADD0には、VCCが供給される。その結果、各半導体チップ32において、電極CADD0がVss、VCCのいずれかであるかでグループ内半導体チップを識別できる図13参照。4つの半導体チップ32ごとに分けてグルーピングする場合図12のCase2では、ボンディング部31d1には、VCCが供給されて、ボンディング部31d2にも、VCCが供給される。その結果、ボンディング部31d1に接続された電極CADD1には、VCCが供給されて、ボンディング部31d2に接続された電極CADD0にも、VCCが供給される。その結果、各半導体チップ32において、電極CADD1及び電極CADD0がVss、VCCのいずれかであるかでグループ内半導体チップを識別できる図13参照。アドレスが、データ入出力回路5000を介して制御部6000に入力される。このアドレスとグループ内の半導体チップ32とを対応づけて、ユニットパッケージ30a~30d内の半導体チップ32を選択する。あるグループの半導体チップ32において、データの読み出し動作または書き込み動作をしている間に、他のグループの半導体チップ32に対して、データの読み出し動作や書き込み動作の準備が出来る。その結果、グループ数が多ければ多いほど、読み出し動作や書き込み動作を高速化できる。グループ数が少なければ少ないほど、制御部6000は制御性が向上する。使用者などの要求に応じてグループ数を適宜変更できるため、本変形例3の半導体装置は、使用者、製造者の利便性が向上する。なお、変形例3であっても、第1実施形態の効果は同様に奏する。変形例1乃至変形例3を組み合わせてもよい。変形例4次に、変形例4の半導体装置について、図14を用いて説明する。第1実施形態、変形例1乃至変形例3に対して、リードフレーム31をプレス加工で形成する点で相違する。その他の構成は、第1実施形態と同様である。樹脂保持部36となる空間を形成するため、リードフレーム31の一部を主面側に押し出した形状となる。図14に示すように、支持体60もプレス加工を行うことで、リードフレーム31と一体的に形成する。なお、本願発明は上記実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。更に、上記実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出されうる。例えば、実施形態に示される全構成要件からいくつかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題が解決でき、発明の効果の欄で述べられている効果が得られる場合には、この構成要件が削除された構成が発明として抽出されうる。"