"成長用基板の上にリフトオフ層を介して半導体層を形成する工程と、該半導体層の一部を除去して、前記成長用基板または前記リフトオフ層の一部が露出する溝を形成することで半導体構造部を複数個形成する工程と、前記溝を充填材で塞ぐ工程と、前記半導体構造部および前記充填材の上にメッキシード層を形成するシード形成工程と、該シード形成工程後に、前記溝の上方に、網目状のレジストを形成する工程と、前記レジストに覆われず露出した前記メッキシード層からメッキ層を成膜して、複数個の前記半導体構造部を一体支持する導電性サポート体を形成する工程であって、前記導電性サポート体が前記レジストの上に凹みを有し、かつ、前記レジストの交差部位上に孔を有するように前記メッキ層を成膜する工程と、前記充填材および前記レジストの、少なくとも一部を除去して、前記孔から前記リフトオフ層に通じる空隙を形成する工程と、ケミカルリフトオフ法を用いて、前記孔を介して前記空隙に供給するエッチング液により前記リフトオフ層を除去する工程と、前記半導体構造部間で前記凹みに沿って前記導電性サポート体を切断することにより、各々が導電性サポート体に支持された前記半導体構造部を有する複数個の半導体素子に個片化する工程と、を有する半導体素子の製造方法。前記メッキ層を成膜した後の、前記凹み位置での前記導電性サポート体の厚みが120μm以下である請求項1に記載の半導体素子の製造方法。前記メッキ層を成膜した後の、前記半導体構造部の上での前記導電性サポート体の厚みが80μm以上である請求項1または2に記載の半導体素子の製造方法。前記網目状のレジストを形成する工程と、前記導電性サポート体を形成する工程とを複数回くり返す請求項1~3のいずれか1項に記載の半導体素子の製造方法。前記溝により、横断面形状が四角形の前記半導体構造部が縦横に整列して複数個形成され、前記シード形成工程後に、前記溝の上方に、格子状のレジストを形成する請求項1~4のいずれか1項に記載の半導体素子の製造方法。導電性サポート体と、該導電性サポート体上に設けられた半導体構造部と、を有し、前記導電性サポートは、前記半導体構造部とは反対側の面の外周部に丸みを有することを特徴とする半導体素子。導電性サポート体と、該導電性サポート体上に設けられた半導体構造部と、を有し、前記導電性サポート体の側面は切断面と非切断面とからなり、前記切断面での前記導電性サポート体の最大厚みが、前記半導体構造部上での前記導電性サポート体の厚みの20~80であることを特徴とする半導体素子。成長用基板と、該成長用基板上のリフトオフ層と、該リフトオフ層上で溝を介して互いに独立した複数の半導体構造部と、前記複数個の半導体構造部を一体支持する導電性サポート体と、を有し、該導電性サポート体は、前記溝の上方の位置に、凹みおよび前記溝に通じる孔を有することを特徴とする半導体素子結合体。このように、図7C~Eに示すように、特許文献1では、貫通孔とする部位に予め厚膜レジストでピラーを形成し、メッキ後にピラーを除去する方法で、導電性サポート体に貫通孔を形成している。しかしながら、例えば、除去後に残渣が残るなど、厚膜レジストを完全に除去することが困難な場合が多い。また、柱状の背の高いピラーの形成には、レジストを複数回塗布する必要があるなど、手間がかかる。そのため、リフトオフ層を除去するためのエッチング液を半導体構造部の周囲に供給するための貫通孔を容易に形成する方法が望まれている。また、導電性サポート体は、貫通孔の位置を除いてほぼ同一の厚みを有している。ここで、図7Gに示す個片化の工程では、導電性サポート体の内部に連続してレーザー光を集光することにより導電性サポート体を割断するダイシング装置以下、レーザーダイシング装置と称するや、回転するブレードを用いて導電性サポート体を切断するダイシング装置以下、ブレードダイシング装置と称するを用いる。レーザーダイシング装置は、導電性サポート体を固定したテーブルを移動させながら、導電性サポート体にレーザー光を照射することにより切断する。これらの装置は、1回の走査で通常60μm程度の深さの細溝を形成可能であるため、60μmよりも厚みのある導電性サポート体の場合、切断するためには複数回の走査が必要である。なお、導電性サポート体は、通常、分離後も個々の素子がバラバラにならない程度に固定できる粘着力を有する支持テープにより、支持された状態でダイシングされる。このとき、導電性サポート体が80μm未満の厚みでは、半導体構造部を支持する部分の剛性が弱く、半導体素子として使用する際に内部応力により、導電性サポート体が屈曲してしまう。このことから、従来は、導電性サポート体を80μm以上の厚みで製造し、複数回のレーザーダイシング装置の走査により切断を行っていた。しかしながら、切断箇所では導電性サポート体が加熱されるため、走査を複数回行えば、半導体素子への熱衝撃がその分多くなる。また、導電性サポート体と支持テープとが密接しているため、導電性サポート体の最終端切断時に生じる熱により、支持テープが焼ける結果、テープ材料が素子に付着したり、支持テープが導電性サポート体に焼きついたりする可能性がある。これにより、導電性サポート体や半導体構造部に汚れや傷をつけてしまうおそれもある。また、ブレードダイシング装置で切断する場合でも、切断箇所は摩擦熱により導電性サポート体が加熱され、導電性サポート体の最終端切断時はブレードが支持テープを接触することから、レーザーダイシング装置と同様に導電性サポート体や半導体構造部に汚れや傷をつけてしまうおそれもある。以上のことから、導電性サポート体をより少ない走査回数、例えば2回以下の走査で容易に切断可能とすることとともに、切断部での支持テープの過度の加熱を防止することが望まれている。これらの課題は、III族窒化物半導体縦型構造LEDチップにかかわらず、ケミカルリフトオフ法により成長用基板を剥離した後、導電性サポート体を個片化して作製するあらゆる半導体素子の量産化においても、解決すべき重要な課題である。そこで本発明は、上記課題に鑑み、ケミカルリフトオフ法に用いるエッチング液を供給する孔を導電性サポート体に容易に形成することができ、かつ、個片化する際に導電性サポート体を容易に切断することができる半導体素子の製造方法を提供することを目的とする。上記目的を達成するため、本発明の要旨構成は以下のとおりである。1成長用基板の上にリフトオフ層を介して半導体層を形成する工程と、該半導体層の一部を除去して、前記成長用基板または前記リフトオフ層の一部が露出する溝を形成することで半導体構造部を複数個形成する工程と、前記溝を充填材で塞ぐ工程と、前記半導体構造部および前記充填材の上にメッキシード層を形成するシード形成工程と、該シード形成工程後に、前記溝の上方に、網目状のレジストを形成する工程と、前記レジストに覆われず露出した前記メッキシード層からメッキ層を成膜して、複数個の前記半導体構造部を一体支持する導電性サポート体を形成する工程であって、前記導電性サポート体が前記レジストの上に凹みを有し、かつ、前記レジストの交差部位上に孔を有するように前記メッキ層を成膜する工程と、前記充填材および前記レジストの、少なくとも一部を除去して、前記孔から前記リフトオフ層に通じる空隙を形成する工程と、ケミカルリフトオフ法を用いて、前記孔を介して前記空隙に供給するエッチング液により前記リフトオフ層を除去する工程と、前記半導体構造部間で前記凹みに沿って前記導電性サポート体を切断することにより、各々が導電性サポート体に支持された前記半導体構造部を有する複数個の半導体素子に個片化する工程と、を有する半導体素子の製造方法。2前記メッキ層を成膜した後の、前記凹み位置での前記導電性サポート体の厚みが120μm以下である上記1に記載の半導体素子の製造方法。3前記メッキ層を成膜した後の、前記半導体構造部の上での前記導電性サポート体の厚みが80μm以上である上記1または2に記載の半導体素子の製造方法。4前記網目状のレジストを形成する工程と、前記導電性サポート体を形成する工程とを複数回くり返す上記1~3のいずれか1に記載の半導体素子の製造方法。5前記溝により、横断面形状が四角形の前記半導体構造部が縦横に整列して複数個形成され、前記シード形成工程後に、前記溝の上方に、格子状のレジストを形成する上記1~4のいずれか1に記載の半導体素子の製造方法。6導電性サポート体と、該導電性サポート体上に設けられた半導体構造部と、を有し、前記導電性サポートは、前記半導体構造部とは反対側の面の外周部に丸みを有することを特徴とする半導体素子。7導電性サポート体と、該導電性サポート体上に設けられた半導体構造部と、を有し、前記導電性サポート体の側面は切断面と非切断面とからなり、前記切断面での前記導電性サポート体の最大厚みが、前記半導体構造部上での前記導電性サポート体の厚みの20~80であることを特徴とする半導体素子。8成長用基板と、該成長用基板上のリフトオフ層と、該リフトオフ層上で溝を介して互いに互いに独立した複数の半導体構造部と、前記複数個の半導体構造部を一体支持する導電性サポート体と、を有し、該導電性サポート体は、前記溝の上方の位置に、凹みおよび前記溝に通じる孔を有することを特徴とする半導体素子結合体。本発明によれば、網目状のレジストに覆われず露出したメッキシード層からメッキ層を成膜させることにより、レジストの上に凹みを有し、かつ、レジストの交差部位上に孔を有する導電性サポート体を形成することができる。その結果、従来法よりも簡易な方法により、ケミカルリフトオフ法に用いるエッチング液を供給する孔を導電性サポート体に容易に形成することができ、かつ、個片化する際に凹みに沿って導電性サポート体を容易に切断することが可能となった。以下、図面を参照しつつ本発明をより詳細に説明する。なお、半導体素子の模式断面図においては、説明の便宜上、リフトオフ層および半導体積層体を実状とは異なる比率で誇張して示す。本発明の一実施形態にかかる半導体素子100の製造方法を、図1および図2により説明する。まず、図1と図2との対応関係を先に説明する。図2Aは、図1Bに示した状態の模式上面図であり、図2AのI-I断面が図1Bに相当する。なお、図1B以外の図1の断面図も同様の位置でのものである。図2Bは、図1Cに示した状態の上面図である。図2Cは、図1Eに示した状態の上面図である。図2Dは、図1Fに示した状態の横断面図である。まず、図1Aに示すように、成長用基板102の上にリフトオフ層104を介して、半導体層106を形成する。次に、図1Bおよび図2Aに示すように、半導体層106の一部を除去して、成長用基板102の一部が底部で露出する溝108を網目状、本実施形態では格子状に形成することで、横断面形状が四角形の縦横に整列した半導体構造部110を複数個形成する。次に、図1Cおよび図2Bに示すように、全ての溝108を充填材としての第1レジスト112で塞ぐ。次に、図1Dに示すように、半導体構造部110および第1レジスト112の上にメッキシード層114を形成する。次に、図1Eおよび図2Cに示すように、溝108の上方かつメッキシード層114上に、格子状の薄膜の第2レジスト116を形成する。ここで、第2レジスト116に覆われず露出した部位118が形成される。次に、図1Fおよび図2Dに示すように、露出部位118からメッキ層を成膜させる。これにより、複数個の半導体構造部110を一体支持する導電性サポート体122を形成する。ここで、メッキ層は、第2レジスト116の上に凹み120を有し、かつ、第2レジスト116の交差部位上に孔124を有するように成膜させるが、詳細は後述する。次に、図1Gに示すように、第2レジスト116および第1レジスト112を除去して、孔からリフトオフ層に通じる空隙126を形成する。具体的には、アセトンなどのレジストを溶解する液体を孔124から供給することにより、第2レジスト116を溶解する。本実施形態では、メッキシード層114のうち第2レジスト116と第1レジスト112に挟まれた部位は、第2レジスト116の除去の後に続いて、機械的または化学的に除去される。その後、充填材112にもアセトンなどの液体が達することにより、第1レジスト112も除去できる。次に、エッチング液を孔124および空隙126を介して供給することにより、リフトオフ層104をエッチングにより除去する。この結果、成長用基板102は半導体構造部110から剥離される図1H。最後に、図1Iに示すように、半導体構造部110の間で凹み120に沿って導電性サポート体122を切断することにより、各々が切断された導電性サポート体122Aに支持された半導体構造部110を有する複数個の半導体素子100に個片化する。図1Dの破線が切断ラインであり、凹み120に沿っていることがわかる。また、上部電極128を半導体構造部110の剥離面側に形成する。下部電極は導電性サポート体111Aが兼ねる。本発明者らは、従来方法における柱状のピラー416図7Cではなく、薄い層状のレジスト116を形成することにより、ケミカルリフトオフ法に用いるエッチング液を供給する孔124を導電性サポート体122に容易に形成することができると同時に溝108上の導電性サポート体122の厚みを小さくすることができることを見出した。そして、図1Iのように溝108上の厚みが小さい部位に沿って導電性サポート体122を切断するにより、図7Gのように位置によらず均一な厚みを有する導電性サポート体を切断するよりも、容易に切断できる。具体的には、ダイシング装置による走査回数を減少させることができ、支持テープが焼けてしまう可能性も低減する。以下、本発明の技術的意義を作用効果とともに説明する。露出部位118から成膜するメッキ層は、まず、第2レジスト116の壁に阻まれ、縦方向にのみ伸張する。第2レジストの上面に達した後には縦方向および横方向に伸張する。さらにメッキを続けると、第2レジスト116上で隣接して成膜するメッキ層が結合する。これにより、複数の半導体構造部110を導電性サポート体112が一体支持することが可能となる。その際、第2レジスト116の上にて成膜するメッキ層の縦方向への伸長は、半導体構造部110上にて成膜するメッキ層の縦方向への伸長よりも遅く、第2レジスト116の中央部ほど遅れる。そのため、第2レジスト116上における厚みが半導体構造部110上における厚みよりも小さくなり、図1Fのような凹み120が形成される。ダイシング装置により凹み120に沿って切断することにより、凹みを有しない導電性サポート体よりも容易に切断することができる。また、第2レジスト116は、格子状に形成している図2C参照。ここで、第2レジスト116の直線部位上に成膜するメッキ層の伸長よりも、第2レジスト116の交差部位上に成膜するメッキ層の伸長はさらに遅れが生じる。このため、直線部位上ではメッキ層が結合しているが、交差部位上ではメッキ層が結合していない状態が形成できる。その状態でメッキ層の成膜を止めることにより、第2レジスト116の交差部位上に孔124を形成することができる。従来方法では、柱状のピラー416図7Cを除去しなければ貫通孔424を形成できなかったのに対し、本発明では、メッキ層を成膜させるのみで孔124を形成することができる。また、第2レジスト116は薄いため、厚膜レジストによるピラー416よりも製造が簡単であり、残渣が残ることもなく確実に除去可能である。なお、メッキ層の伸張速度および形状は、メッキ浴の種類、温度、電流により制御できる。なお、第2レジスト116は網目状に形成すれば、その塗布態様は特に限定されない。図3A~Dは、第2レジスト116の塗布態様を変更した以外は図2と同様の模式上面図である。メッキシードの露出部位の形状は、図2Cのように正方形ではなく、図3Cに示すように正方形の角部に丸みや面取り、へこみ等がついていてもよい。この場合、図3Dに示すように、メッキ後の孔124の径を図2Dよりも大きくすることができる。図4は、上記製造方法で得ることができる、本発明に従う半導体素子100の模式斜視図である。半導体素子100は、導電性サポート体122Aと、導電性サポート体122A上に設けられた半導体構造部110と、を有する。なお、半導体構造部110と導電性サポート体122Aとの間には、メッキシード層114が存在する。半導体素子100において、導電性サポート体122Aは、横断面形状がコーナー122Bに丸みを有する四角形であり、かつ、前記半導体構造部110とは反対側の面の外周部122Cも丸みを有することを特徴とする。導電性サポート体122Aの側面は切断面と非切断面とからなる。半導体素子への個片化前に各々の導電性サポート体122Aが結合していた部分が平面の切断面であり、メッキ層成膜後の形状のまま丸みを有する箇所が非切断面である。切断面での前記導電性サポート体122Aの最大厚みが、半導体構造部110上での導電性サポート体122Aの厚みの20~80であることが好ましい。導電性サポート体122Aの各部位の厚みは、メッキ層形成工程で形成された、凹み位置での導電性サポート体の厚みおよび半導体構造部上での導電性サポート体の厚みによって定まる。半導体素子100では、導電性サポート体122Aが下部電極として働き、半導体構造部110上に設けられた上部電極128と対になる。図5は、上記製造方法で得ることができる、本発明に従う半導体素子結合体200の模式斜視図である。半導体素子結合体200は、成長用基板102と、該成長用基板102上のリフトオフ層104と、該リフトオフ層104で溝108を介して互いに独立した複数の半導体構造部110と、前記複数個の半導体構造部110を一体支持する導電性サポート体122と、を有し、該導電性サポート体122は、溝108の上方の位置に凹み120を有し、溝108の交差部位上に、溝108に通じる孔124を有することを特徴とする。なお、半導体構造部100上にはメッキシード層144がある。半導体素子結合体200は、図1Gに示す状態のウェハである。すなわち、本明細書において半導体素子結合体とは、複数の半導体構造部が成長用基板と導電性サポート体で挟まれかつ一体支持された、リフトオフ前の状態のウェハを意味する。半導体素子結合体200では、孔124を介して溝108にエッチング液を供給して、リフトオフ層104を除去することができる。また、凹み120に沿ってより容易にサポート体122を切断することができる。半導体層形成工程成長用基板102は、サファイア基板またはサファイア基板上にAIN膜を形成したAINテンプレート基板を用いるのが好ましい。形成するリフトオフ層の種類やIII族窒化物半導体からなる半導体積層体のAl、Ga、Inの組成、LEDチップの品質、コストなどにより適宜選択すればよい。リフトオフ層104は、ケミカルリフトオフ法ではCrNやScNなどのIII族以外の金属や金属窒化物バッファ層が化学選択エッチングで溶解できるので好ましい。スパッタリング法、真空蒸着法、イオンプレーティング法やMOCVD法で成膜するのが好ましい。通常、リフトオフ層104の膜厚は2~100nm程度とする。半導体層106は、ケミカルリフトオフ法により製造する半導体素子であれば、半導体構造部の材料や層構成は特に限定されず、1層でもよいし、2層以上であってもよい。半導体構造部が発光層を含めばLEDとなり、含まない場合は他の半導体素子となる。半導体層106は、例えばMOCVD法によりリフトオフ層102上にエピタキシャル成長させることができる。通常、半導体層106の膜厚は0.5~20μm程度とする。例えば、リフトオフ層102上に、第1伝導型のIII族窒化物半導体層、発光層および第1伝導型とは異なる第2伝導型のIII族窒化物半導体層を順次積層して半導体層として、本発明の半導体素子をIII族窒化物半導体縦型構造LEDチップとすることができる。この場合、第1伝導型をn型とし、第2伝導型をp型としてもよいし、この逆であってもよい。また、半導体層106は、例えば、AlInGaN系、AlInGaPAs系のIII-V族や、ZnOなどのII-VI族としてもよい。溝形成工程半導体層106の一部の除去には、ドライエッチング法を用いるのが好ましい。これは、半導体層106のエッチングの終点を再現性良く制御できるからである。また、半導体層106が繋がった状態であると、後工程においてエッチング液でリフトオフ層104をエッチングすることができないため、この除去は、少なくとも成長用基板またはリフトオフ層が露出するまで行うものとする。上記の本実施形態では、溝108の底部ではリフトオフ層104は除去され、成長用基板102が完全に露出する例を示した。本実施形態において半導体構造部110の横断面形状は四角形で示したが、半導体構造部110の横断面形状は特に限定されず、円形でも、三角形や六角形などの多角形でもよい。半導体構造部110の横断面形状を多角形とする場合は、多角形の半導体構造部110の周囲の溝108に沿って網目状にレジスト116を形成することにより、レジスト116の交差部位上に、溝108に通じる孔124を形成するとともに、溝108の上方の位置の導電性サポート体122に凹み120を形成することができる。なお、半導体素子を個片化する工程において、レーザーダイシング装置により溝108を直線で切断しやすいように、半導体構造部110は整列していることが好ましい。半導体構造部110の横断面が四角形の場合、1辺は通常250~3000μmとする。また、溝108の直線部位における幅は、40~200μmの範囲内とすることが好ましく、60~100μmとすることがより好ましい。40μm以上とすることにより、溝108へのエッチング液の供給を十分に円滑に行うことができ、200μm以下とすることにより、発光面積のロスを最小限に抑えることができるからである。溝部充填メッキシード層形成工程図1の実施形態では、溝108の充填剤として第1レジスト112を用い、その後全ての第1レジスト112を格子状のレジスト116とともに除去して空隙126を形成したが、本発明はこれに限らず、充填剤の一部を除去して、エッチング供給用の空隙を形成するものでもよい。例えば、半導体構造部110の横断面の形状が四角形の場合、PCT/JP2011/005485に記載するように、各半導体構造部110の1つの側面のみを充填剤としてのレジストによって塞ぎ、残りの3つの側面は充填剤としての金属をメッキで塞ぐことができる。そして、充填剤除去工程では、金属は除去せずレジストのみを除去し、レジストで埋められた溝のみにエッチング供給用の空隙を形成することができる。この場合、図1Hのリフトオフ工程では、レジストで塞いだ溝側からその反対側の溝側に向かってエッチングが進行する。溝108の充填剤としては、第1レジスト112などのレジストに替えて、任意の材料を用いてもよい。例えば、導電性サポート体122やメッキシード層114に使用されない金属、またはSiO2などの絶縁物を用いることができる。充填剤を除去する場合は、材料に応じたエッチング液を選択すればよい。メッキシード層114は必ずしも全面に形成しなくても良いが、電気的に孤立しないように形成する必要がある。レジスト形成メッキ形成工程レジストの交差部位上には、メッキ形成工程において孔が形成される。図1および図2の実施形態では、溝108の交差部位上にレジスト116の交差部位が位置する例を示したが、本発明はそれに限定されない。例えば、溝108に部分的に幅広の部位を設けることによって、溝108の辺上にレジスト116の交差部位を設けてもよい。この場合、溝108の辺上に孔124が形成される。すなわち、本明細書においてレジストの交差部位とは、溝108の交差部位上でのレジスト116の交差部位に限らず、その他の溝108上でのレジスト116の交差部位をも意味する。導電性サポート体122は、下部電極を兼ねることができる。導電性サポート体122は、湿式メッキまたは乾式メッキのようなメッキ法により形成することができる。たとえばCuまたはAuの電気メッキでは、メッキシード層114の表面導電性サポート体122側としてCu,Ni,Auなどを用いることができる。この場合、メッキシード層114の成長用基板側半導体構造部側は、半導体構造部110との密着性が十分な金属、例えばTiまたはNiを用いるのが好ましい。半導体構造部110上の導電性サポート体122の厚さは、必要に応じて適宜調整可能であるが、通常80~300μm程度である。80μm以上とすれば、個片化前の段階で導電性サポート体112の剛性を十分に確保することができ、支持基板として扱うことができる。ここで、網目状のレジストを形成する工程と、導電性サポート体を形成する工程とを複数回繰り返す多段階メッキ工程を採用してもよい。1段階のメッキで凹みと孔を形成しつつ半導体構造部上での導電性サポート体の厚みを最低限確保しようとすると、第2レジスト116の幅を比較的広くしなければならない。例えば2段階のメッキ工程によれば、第2レジスト116の幅を狭くしても、導電性サポート体の厚みを最低限確保することができる。また、溝108の幅を狭くすることにより、半導体構造部110の有効面積を向上させることができる。以下に、本発明の一実施形態にかかる2段階メッキによる半導体素子100の製造方法を、図6を用いて説明する。まず、図6A~Fの1回目のメッキ工程までは、図1の場合よりも溝108の幅および第2レジスト116の幅を狭くし、凹み120位置での第1の導電性サポート体122の厚みを薄くした段階でメッキを終了する以外は、1段階メッキの図1A~Fの工程と同じである。具体的には、1回のメッキで半導体構造部110上の導電性サポート体122の厚みを150μm、凹み120の厚みを80μmに仕上げる場合には、第2レジスト116の幅を120~140μmにする必要がある。一方、2回のメッキで半導体構造部110上の導電性サポート体の厚みを同程度にする場合は、1回目のメッキ工程図6A~Fにおいて、導電性サポート体122上のメッキ層厚みが100μm程度で凹み120の厚みが50~70μmになる段階で終了するように行うため、第2レジスト116の幅を60~80μmとすることができる。次に、図6Gに示すように、凹み120および孔124を覆うように第3レジスト117により再度格子状のレジストパターンを形成する。次に、図6Hに示すように、露出した第1の導電性サポート体122から引き続きメッキを行い、第2の導電性サポート体123を形成する。このとき、半導体構造部110上の第2の導電性サポート体123の厚みを50μmにすると、第3のレジスト117の幅が第2のレジスト116の幅と同じ場合には第2の導電性サポート体123の第2の凹み125のメッキ層厚みを5~15μmとすることができ、1回目に形成したメッキ層の厚みと2回目に形成したメッキ層の厚みの合計を80μm程度にすることができる。なおこの場合、第1の導電性サポート体112の表面部分が、第2の導電性サポート体123のメッキシードの役割を果たす。そして、第2の導電性サポート体123も、第3レジスト117の上に凹み125を有し、かつ、第3レジスト117の交差部位上に孔124を有する。その後、第3レジスト117、第2レジスト116および第1レジスト112を除去して、空隙126を形成する。その具体的方法は1段階メッキ方法で溝108を空隙126とする場合と同じである。それぞれのメッキ層厚みの配分、レジスト幅、レジスト交差部の形状を調整することで、導電性サポート体の厚み、凹み部分の厚み、孔の形状制御が可能である。一例として、図10に2段階メッキを行って製造した半導体素子結合体のSEM画像を示す。この後の図6I、Jの工程は、1段階メッキの図1H、Iの工程と同様である。なお、上記の第1の導電性サポート体122と第2の導電性サポート体123の両方またはいずれか一方においてメッキ層が結合して個々の素子が連結されればよく、その結合部分は図6Jの工程で分離すればよい。このため、2段階メッキは1段階メッキに比べて設計の自由度が高い。例えば、第1の導電性サポート体122において結合部分を十分な厚みで形成した場合は第2の導電性サポート体123のメッキ層は第3レジスト117上で結合させなくてもよい。以上が2段階メッキによる半導体素子100の製造方法の一例である。この方法によれば、溝108の幅および第2レジスト116の幅を狭くしても、凹み孔発光構造部上での厚みが最適な導電性サポート体122Aを形成することができる。なお、1回目の孔を有するメッキ層は、孔部に相当する箇所のレジスト幅を広く取る、あるいは図7A~Dに示すようにレジストピラーを形成する従来法で形成し、その1回目のメッキ層の上に網目状のレジストを形成した後に2回目のメッキをすることもでき、組み合わせは適宜選択すればよい。レジスト幅を広く取る場合や、レジストピラーを形成する場合は、レジストを形成する位置は溝108上であればどの位置でもよい。このようにメッキ工程を複数回行うことにより、本発明の効果を失わない範囲で、幅や厚さを自由に設計することができる。孔124の寸法および形状は、特に限定されない。エッチング液が空隙126まで通過できればよい。凹み120位置での導電性サポート体122の厚みは特に限定されないが、ダイシング装置により切断し易い厚みであることが好ましい。すなわち、凹み120位置以外の厚みよりも凹み120位置での厚みが支持テープに触れない程度に十分に薄くなっていればダイシング装置により切断し易くなる。また、レーザーダイシング装置により切断する際に、凹みが無い場合よりも走査回数を減らすことができる厚みであることがより好ましい。ダイシング装置の性能にも拠るが、例えば、二度の走査で切断できる厚みにするために、凹み120位置での導電性サポート体122の厚みを120μm以下とすることが好ましく、一度の走査で切断できる厚みにするには、60μm以下とすることが好ましい。また、凹み120位置での導電性サポート体122の厚みが30μm以上であることが好ましい。凹み120が30μm未満の場合、導電性サポート体122が凹み120位置で非常に脆弱となり、半導体構造部が一体支持されているべき工程である電極を形成する工程などで、意図せず個片化してしまう恐れがあるからである。ここで、凹み位置での厚みは、レジストの幅X、レジスト厚みT、および半導体構造部上に形成するメッキ層厚みYに依存する。すなわち、ある一定値のレジストの幅Xの場合において、Yが小さい段階では、レジストに隣接して成膜するメッキ層が結合せずそもそも凹みが形成されない。Yがある閾値を越えるとメッキ層が結合し、凹みが形成される。さらに、Yを大きくしていくにつれ、凹み位置での厚みが増大する。しかし、さらにYを大きくすれば、ついには凹みが消失する。逆にYを一定にして考えると、Xがある閾値以下の場合にメッキ層が結合し、凹みが形成される。したがって、所望のXおよび所望の凹み位置での厚みを考慮して、レジストの幅Xを設定すればよい。例えば、凹み位置での導電性サポート体の厚みを60μm以下に形成したい場合、レジスト厚みTが比較的容易に形成できる10μm程度の場合には、レジストの幅Xは20~300μm、メッキ層厚みYを80~200μmとすればよい。また、2段階など複数段階にメッキを分けて実施する場合には、X,T,Yを上記の範囲で所望の数値に設定すればよい。例えば、Xをできるだけ小さくすることによりレジストの幅はできるだけ狭くして半導体構造部の幅を広くさせたり、Yを大きくして半導体素子の剛性を上げたりすることができる。また、孔の寸法も第2レジストの幅X、厚みTおよび半導体構造部上に形成するメッキ層厚みYに依存する。すなわち、ある一定値の第2レジストの幅Xの場合において、第2レジストに隣接して成膜するメッキ層が結合した段階で孔が形成される。その後、Yを大きくしていくにつれ、孔の寸法は小さくなり、さらにYを大きくすれば、ついには孔が消失する。逆にYを一定にして考えると、X、Tがある閾値以下の場合にメッキ層が結合し、孔が形成される。したがって、所望のXおよび孔の寸法をも考慮して、第2レジストの幅Xを設定すればよい。また、孔の寸法は第2レジストの交差部位における形状にも依存する。既述の図3Cのようにすれば、図2Cの場合よりも孔を大きく形成することができる。換言すれば、例えば、同じ寸法の孔を形成するために必要な溝108の幅は、図3の場合のほうが図2の場合よりも狭い点でも有利である。このように、凹み位置120での導電性サポート体122の厚み、半導体構造部110上の導電性サポート体122の厚み、および孔124の寸法の全てを考慮して、適切な第2レジストの幅X、厚みTおよび交差部位における形状を設定すればよい。なお、本実施形態では、メッキシード層114の上に第2レジスト116を形成した。しかし、孔を形成する位置にあたるメッキシード層は予め除去し、第1レジスト112に接して第2レジスト116を形成してもよい。図には示されないが、複数個の半導体構造部110の主表面とメッキシード層114との間に、複数個の半導体層106の各々と接するオーミック電極層を形成するのが好ましい。また、本発明をLEDチップの製造に使用する場合には、オーミック電極層とメッキシード層114との間にさらに反射層を形成するか、オーミック電極層が反射層の機能を兼ねることがより好ましい。これらの層形成には、真空蒸着法、イオンプレーティング法、スパッタリング法などの乾式成膜法を用いることができる。上記オーミック電極層は、仕事関数の大きな金属、例えばPd,Pt,Rh,Au,Agなどの貴金属やCo,Niにより形成することができる。また、反射層としては、Rh等の反射率が高いため、上記オーミック電極層との兼用も可能だが、発光領域が可視光の場合にはAgやAl層等を、紫外線領域の場合にはRhやRu層等を用いるのがより好ましい。レジスト除去工程レジストの除去は、例えばアセトン、レジスト剥離液など、レジストの種類に合わせて溶解可能な液体により行う。なお、孔124の下のレジスト116と第1レジスト112との間のメッキシード層は、薄膜のため、機械的に除去しても、エッチング液を用いて化学的に除去してもよい。これらにより、孔114と空隙115が連通する。リフトオフ工程本発明におけるケミカルリフトオフ法に使用可能なエッチング液としては、リフトオフ層がCrNの場合、硝酸第二セリウムアンモン溶液やフェリシアンカリウム系の溶液など、リフトオフ層がScNの場合、塩酸、硝酸、有機酸など選択性のある公知のエッチング液を挙げることができる。また、リフトオフ後に露呈した半導体構造部110の面は、ウエット洗浄で清浄化されるのが好ましい。次いで、ドライエッチングおよび/またはウエットエッチングで所定量削ることができる。さらに、レジストをマスクとしたリフトオフ法により上部電極としてのn型オーミック電極およびボンディングパッド電極を形成する。電極材としてはAl、Cr、Ti、Ni、Pt、Auなどが用いられ、オーミック電極、ボンディングパッドにはTi、Pt、Auなどをカバー層として成膜して、配線抵抗の低減とワイヤーボンドの密着性を向上させる。なお、半導体構造部110の露出している側面ならびに表面ボンディングパッド表面を除くには、SiO2やSiNなどの保護膜絶縁膜を付与しても良い。個片化工程個片化工程では、半導体構造部110間を例えばブレードダイサーやレーザーダイシング装置を用いて切断する。以上は代表的な実施形態の例を示したものであって、本発明はこの実施形態に限定されるものではなく、請求の範囲を逸脱しない範囲において適宜変更が可能である。実施例1図1および図2に示す製造方法で、図4に示す半導体素子を作製した。具体的には、まず、サファイア基板上に、スパッタ法により金属Cr層を形成しアンモニア雰囲気中で熱処理することによりリフトオフ層CrN層、厚さ:18nmを形成後、半導体層として、厚さ7μmのGaN系LED構造層を形成し、その後、サファイア基板の一部が露出するよう、半導体層の一部をドライエッチングにより除去して格子状の溝を形成することで、横断面の形状が正方形の島状に独立した複数個の半導体構造部を形成した。半導体構造部の幅Wは1350μmであり、個々の素子の配置は碁盤の目状とした。素子間のピッチは1500μm、すなわち溝幅は150μmである。まず、半導体構造部の上に、EB蒸着法によりオーミック電極層Ag、厚さ:0.1μmを形成した。次に、図1Cおよび図2Bに示すように、全ての溝を第1レジストフォトレジストで塞ぎ、個々の半導体構造部上の領域は開口させた。その後、スパッタ法により、半導体構造部の表面、p-オーミック電極層上および第1レジストの表面にメッキシード層Ti/Ni/Cu、各厚さ:0.02μm/0.2μm/0.6μmを形成した。次に、高さ10μm、幅160μmの、図2Cに示すような格子状の第2レジストフォトレジストを形成した。その後、メッキにより露出したメッキシード層上からCu半導体構造部上の厚さ:140μmを成膜し、導電性サポート体とした。メッキは硫酸銅系の電解液を用いた電気メッキであり、液温は25~30°Cの範囲で、析出速度は35μm/hrであった。このとき、メッキ層はレジスト上で結合し、導電性サポート体は複数の半導体構造部を一体支持する状態となった。図9Aに導電性サポート体の断面の斜視画像を、図9Bに導電性サポート体の上面画像を示す。凹みの最も薄い部位の厚みは30~50μm、すなわち孔近傍の位置で約30μm、孔から離れた最も厚い位置で約50μmとなった。孔の形状は図示のとおりであり、孔の寸法は、対向する頂点間の距離が約77μmとなった。このように、メッキ層を成膜するのみでエッチング液を供給するための孔を容易に形成することができた。次に、孔内にアセトンを供給して、レジストを除去した。この際、孔直下のメッキシード層は塩化第2鉄の希薄溶液、Ni選択エッチング液で溶解除去した。そして、孔を介して、引き続きアセトンにより溝に充填していたレジストを取り除き、空隙を形成した。このとき、レジストの残渣が残るようなことはなかった。次に、CrN選択エッチング液を用いて、ケミカルリフトオフ法によりリフトオフ層を除去し、サファイア基板を剥離した。導電性サポート体の裏面側に支持テープ紫外線硬化テープを貼り付けて、導電性サポート体をレーザーダイシング装置のテーブルに固定し、凹みに沿って導電性サポート体を半導体構造部側からレーザー切断し、半導体素子を得た。各素子の結合部分となる凹み位置での厚みが30~50μmであったため、全ての溝は各々一度の走査で切断できた。また、凹みにより切断箇所と支持テープとは約70μm以上の空間を隔てており、切断部直下の支持テープの変化は無かった。そして、個片化後の半導体素子の導電性サポート体の側面は、切断面と非切断面とを有し、切断面での導電性サポート体の最大厚みは50μmであり、半導体構造部上での導電性サポート体の厚みに対して36の厚みであった。また、半導体構造部とは反対側の面の外周部に丸みを有していた。また、切断後の導電性サポート体の、半導体構造部とは反対側の面のコーナーには、孔の形状に対応した丸みがあった。実施例2図6に示す製造方法で、半導体素子を作製した。具体的には、1回目のメッキ層成膜工程までは、以下の点を除いて実施例1と同様に行った。まず、溝幅は80μmに変更した。また、第2レジストの幅も100μmに変更した。そして、Cuのメッキは、半導体構造部上の厚さが120μmになる時点で止めた。このときにも、Cuメッキ層は第2レジスト上で結合し、複数の半導体構造部一体支持する第1の導電性サポータ体となった。また、第2レジストの交差部位上に孔も観察された。次に、Cuメッキ層の表面の凹みおよび孔を覆うように、高さ10μm、幅100μmの、図6Gに示すような格子状の第3レジストフォトレジストを形成した。その後、実施例1のメッキ層成膜条件にてメッキにより、露出したCuメッキ層上からさらにCu半導体構造部上の厚さ:30μmを成膜させ、第2の導電性サポート体とした。メッキ層はレジスト上で結合しない状態にした。図10に導電性サポート体の上面斜視画像を示す。第1および第2の導電性サポート体全体として、半導体構造部上での厚みは150μm、孔に近い凹みの最も薄い部位の厚みが45μm、孔から離れた最も厚い位置での厚みが70μmとなった。孔の形状は図10のとおりであり、孔の寸法は、対向する頂点間の距離が約80μmとなった。このように、2段階でメッキ層を成膜させるのみでエッチング液を供給するための孔を容易に形成することができ、また、溝の幅および第2レジストの幅を狭くしても、凹み孔発光構造部上での厚みが最適な導電性サポート体122Aを形成することができた。次に、孔内にアセトンを供給して、レジストを除去した。空隙の形成方法は実施例1と同じ方法で行った。このとき、レジストの残渣が残るようなことはなかった。次に、CrN選択エッチング液を用いて、ケミカルリフトオフ法によりリフトオフ層を除去し、サファイア基板を剥離した。導電性サポート体の裏面側に支持テープ紫外線硬化テープを貼り付けて、導電性サポート体をレーザーダイシング装置のテーブルに固定し、凹みに沿って導電性サポート体を半導体構造部側からレーザー切断し、半導体素子を得た。各素子の結合部分となる凹み位置厚みが、第1の導電性サポート体および第2の導電性サポート体の合計でいずれも70μm以下であったため、全ての溝は各々2回の走査で切断できた。また、凹みにより切断箇所と支持テープとは約70μm以上の空間を隔てており、切断部直下の支持テープの変化は無かった。そして、個片化後の半導体素子の導電性サポート体の側面は、切断面と非切断面を有し、切断面での導電性サポート体の最大厚みは70μmであり、半導体構造部上での導電性サポート体の厚みに対して47の厚みであった。また、半導体構造部とは反対側の面の外周部に丸みを有していた。また、切断後の導電性サポート体の、半導体構造部とは反対側の面のコーナーには、孔の形状に対応した丸みがあった。比較例図7および図8に示す従来の製造方法で半導体素子を作製した。具体的には、まず、サファイア基板上に、リフトオフ層CrN層、厚さ:18nmを形成後、半導体層として、厚さ7μmのGaN系LED構造層を形成しその後、サファイア基板の一部が露出するよう、半導体層の一部をドライエッチングにより除去して溝を形成することで、横断面の形状が直径1000μmの円形の島状に独立した複数個の半導体構造部を形成した。半導体構造部の素子間のピッチは1250μmである。半導体構造部の上に実施例と同様のオーミック電極層を形成し、次いで全ての溝にフォトレジストを埋め込むとともに個々の半導体構造部のp-オーミック電極層の部分は開口して、サポート体と接続するためのメッキシード層を形成した。次いで、後述のCuメッキの際に成膜を防止するため、厚膜レジストによるピラーの形成を行った。形成位置は図8Aのように互いに隣接する4つの半導体構造部間の中央部分とした。なお、ピラー形成位置のメッキシード層はエッチングにより予め除去した。厚膜レジストの形成は1回当たり30~40μmのスピン塗布を行い、3回の重ね塗りによって行った。この場合、レジストの粘度が高いため基板外周部のレジストの盛り上がりが多く、また、基板面内のレジストの厚さムラが大きく、レジストの厚みは90~120μmとなった。次いで、硫酸銅系の電解液を用いて、レジストピラーが埋め込まれない厚み85μmの第1回目のCu電気メッキを行った。次いで、前述と同様にしてレジストピラー上に再度レジストピラーを形成して、第2回目のCu電気メッキを行い、合計170μm電気メッキし、導電性サポート体を形成した。Cuメッキ液温は25~30°Cの範囲で、析出速度は25μm/hrであった。次いで、厚膜レジストによるピラーおよび溝に埋め込んだレジストをアセトンにより除去し、サポート体の上下に貫通する貫通孔を形成した。なお、図8Aに示す貫通孔は、四角柱状としその辺の長さは410μmとした。このとき、貫通孔側面部および孔の底部にレジスト残渣が残る部分があり、エッチング液の供給が阻害された。なお、レジスト塗布時の厚さムラのため、電気メッキも複数回実施する必要があった。その後、CrN選択エッチング液を用いて、ケミカルリフトオフ法によりリフトオフ層を除去してサファイア基板を剥離した。導電性サポート体の裏面側に支持テープ紫外線硬化テープを貼り付けて導電性サポート体をテーブルに固定し、最後に、レーザーダイシング装置によって導電性サポート体を切断し、半導体素子を得た。導電性サポート体の厚みが170μmであったため、全ての溝は、各々1回の走査では切断できず、切断には3回の走査を要した。また、切断箇所と支持テープとは密着しており、切断部直下の支持テープは一部黒く焦げていた。そして、個片化後の半導体素子の導電性サポート体の側面全面が切断面であった。また、切断後の導電性サポート体は、横断面形状のコーナーは貫通孔形状に対応した面取形状を有していた。"