第1導電型の第1の半導体領域の上に、第1のゲート絶縁膜を介在させて形成された第1のゲート電極と、前記第1の半導体領域における前記第1のゲート電極の両側方の領域に形成された第2導電型の第1のソースドレイン領域と、前記第1の半導体領域の上に形成され、前記第1のゲート電極及び第1のソースドレイン領域を覆うように形成された第1の絶縁膜とを備え、前記第1の絶縁膜は、第1の窒化シリコンからなり、前記第2導電型がn型である場合に、前記第1の窒化シリコンを構成するシリコンは、その同位体29Si又は30Siの比率が50以上であり、前記第2導電型がp型である場合に、前記第1の窒化シリコンは水素を含み、該水素の同位体である重水素2Hの比率は50以上であることを特徴とする半導体装置。前記第1の半導体領域と素子分離領域により分離された第2導電型の第2の半導体領域の上に、第2のゲート絶縁膜を介在させて形成された第2のゲート電極と、前記第2の半導体領域における前記第2のゲート電極の両側方の領域に形成された第1導電型の第2のソースドレイン領域と、前記第2の半導体領域の上に形成され、前記第2のゲート電極及び第2のソースドレイン領域を覆うように形成された第2の絶縁膜とをさらに備え、前記第2の絶縁膜は、第2の窒化シリコンからなり、前記第1導電型がp型である場合に、前記第2の窒化シリコンは水素を含み、該水素の同位体である重水素2Hの比率は50以上であり、前記第1導電型がn型である場合に、前記第2の窒化シリコンを構成するシリコンは、その同位体29Si又は30Siの比率が50以上であることを特徴とする請求項1に記載の半導体装置。前記第2導電型がn型である場合に、前記第1の窒化シリコンを構成するシリコンは、その同位体29Si又は30Siの比率が95以上であることを特徴とする請求項1に記載の半導体装置。前記第1導電型がn型である場合に、前記第2の窒化シリコンを構成するシリコンは、その同位体29Si又は30Siの比率が95以上であることを特徴とする請求項2に記載の半導体装置。前記第2導電型がn型である場合に、前記第1の窒化シリコンを構成する窒素は、その同位体15Nの比率が50以上であることを特徴とする請求項1又は3に記載の半導体装置。前記第1導電型がn型である場合に、前記第2の窒化シリコンを構成する窒素は、その同位体15Nの比率が50以上であることを特徴とする請求項2又は4に記載の半導体装置。前記第2導電型がp型である場合に、前記第1の窒化シリコンに含まれる重水素2Hの比率は95以上であることを特徴とする請求項1、4及び6のいずれか1項に記載の半導体装置。前記第1導電型がp型である場合に、前記第2の窒化シリコンに含まれる重水素2Hの比率は95以上であることを特徴とする請求項2、3及び5のいずれか1項に記載の半導体装置。p型シリコンを主成分とする半導体領域の上に、ゲート絶縁膜を介在させたゲート電極を形成する工程と、前記半導体領域における前記ゲート電極の両側方の領域にn型のソースドレイン領域を形成する工程と、前記半導体領域の上に、前記ゲート電極及びソースドレイン領域を覆うように、窒化シリコンからなる絶縁膜を形成する工程とを備え、前記絶縁膜を形成する工程において、前記窒化シリコンは、シリコンソースにおけるシリコン原子に、28Siよりも質量数が大きい同位体29Si又は30Siを用い、且つ該同位体29Si又は30Siの比率を50以上とすることを特徴とする半導体装置の製造方法。前記シリコンソースは、シラン、テトラメチルシラン、トリメチルシラン、ジメチルジメトキシシラン、ヘキサメチルジシロキサン、オクタメチルトリシロキサン、テトラメチルシクロテトラシロキサン又はオクタメチルシクロテトラシロキサンであることを特徴とする請求項9に記載の半導体装置の製造方法。p型シリコンを主成分とする半導体領域の上に、ゲート絶縁膜を介在させたゲート電極を形成する工程と、前記半導体領域における前記ゲート電極の両側方の領域にn型のソースドレイン領域を形成する工程と、前記半導体領域の上に、前記ゲート電極及びソースドレイン領域を覆うように、窒化シリコンからなる絶縁膜を形成する工程とを備え、前記絶縁膜を形成する工程において、前記窒化シリコンは、窒素ソースにおける窒素原子に、14Nよりも質量数が大きい同位体15Nを用い、且つ該同位体15Nの比率を50以上とすることを特徴とする半導体装置の製造方法。n型シリコンを主成分とする半導体領域の上に、ゲート絶縁膜を介在させたゲート電極を形成する工程と、前記半導体領域における前記ゲート電極の両側方の領域にp型のソースドレイン領域を形成する工程と、前記半導体領域の上に、前記ゲート電極及びソースドレイン領域を覆うように、窒化シリコンからなる絶縁膜を形成する工程とを備え、前記絶縁膜を形成する工程において、前記窒化シリコンは、シリコンソースであるシランを構成する水素原子に、1Hよりも質量数が大きい同位体2Hを少なくとも1個配位し、且つ該同位体2Hの比率を50以上とすることを特徴とする半導体装置の製造方法。n型シリコンを主成分とする半導体領域の上に、ゲート絶縁膜を介在させたゲート電極を形成する工程と、前記半導体領域における前記ゲート電極の両側方の領域にp型のソースドレイン領域を形成する工程と、前記半導体領域の上に、前記ゲート電極及びソースドレイン領域を覆うように、窒化シリコンからなる絶縁膜を形成する工程とを備え、前記絶縁膜を形成する工程において、前記窒化シリコンは、窒素ソースであるアンモニアを構成する水素原子に、1Hよりも質量数が大きい同位体2Hを少なくとも1個配位し、且つ該同位体2Hの比率を50以上とすることを特徴とする半導体装置の製造方法。NMOSトランジスタの動作をより高速化するために、チャネルに付与する引っ張り歪みを増大させるには、シリコン窒化膜に対する紫外線の照射時間を延長することが効果的である。しかしながら、紫外線の照射時間を延長しても、シリコン窒化膜の膜収縮はほぼ線形に収縮するものの、シリコン窒化膜の内部応力は飽和するため、紫外線の照射時間を単純に延長することは、生産性の観点からも有益ではない。一方、PMOSトランジスタの動作をより高速化するには、シリコン窒化膜中の水素含有量を増加させることが効果的であるが、シリコンと窒素との結合に関与しない水素を過度に含有させても、その後のコンタクト形成工程及び配線層形成工程において水素が脱離して、チャネル下の歪みが緩和してしまう。また、チャネルへの歪みは、シリコン窒化膜の内部応力とシリコン窒化膜の膜厚との積に依存して増加するため、シリコン窒化膜の膜厚を厚膜化することも効果的である。しかし、シリコン窒化膜は、強い内部応力を持つため、サイドウォール上に形成される部分でクラックを生じ、チャネルへの歪みが緩和してしまう。また、シリコン窒化膜の膜厚は互いに隣り合うゲート同士の間隔によって制限されるため、高集積化を要求される先端の半導体デバイスにおいては、シリコン窒化膜を厚膜化することは困難である。ところで、コンタクトエッチストッパとして機能するシリコン窒化膜の内部応力を応用したトランジスタの駆動能力を向上させる方法は、技術的に容易であることから、先端の半導体デバイスに広く用いられている。従って、窒化シリコンからなるコンタクトエッチストッパの内部応力を増大させようとする要求は強い。本発明は、前記の問題に鑑み、トランジスタを覆うシリコン窒化膜を用いて、該トランジスタの駆動能力をより一層向上できるようにすることを目的とする。前記の目的を達成するため、本発明は、半導体装置を、NMOSトランジスタにおいては、チャネルに引っ張り歪みを加える構造として、該トランジスタを覆うシリコン窒化膜中のシリコンの同位体比を自然界の同位体比と異ならせ、PMOSトランジスタにおいては、チャネルに圧縮歪みを加える構造として、該トランジスタを覆うシリコン窒化膜中の水素の同位体比を自然界の同位体比と異ならせる構成とする。特に、NMOSトランジスタを覆うシリコン窒化膜は、質量数が29又は30であるシリコンの比率を増大することによりシリコンと窒素との共有結合を強化し、また、シリコンと窒素との結合距離を短縮して、シリコン窒化膜の全体が収縮することにより、NMOSトランジスタのチャネルに加わる引っ張り歪みを増大する。一方、PMOSトランジスタを覆うシリコン窒化膜は、原料ガスであるシラン又はアンモニアの軽水素を質量数2である重水素に置換した原料ガスを用い、軽水素と重水素との反応及び開裂速度の違いを利用して、シリコン窒化膜中のSi-N結合を低減し、Si-2H結合及びN-2H結合を増加することによりシリコン窒化膜を膨張させ、PMOSトランジスタのチャネルに加わる圧縮歪みを増大する。具体的に、本発明に係る半導体装置は、第1導電型の第1の半導体領域の上に、第1のゲート絶縁膜を介在させて形成された第1のゲート電極と、第1の半導体領域における第1のゲート電極の両側方の領域に形成された第2導電型の第1のソースドレイン領域と、第1の半導体領域の上に形成され、第1のゲート電極及び第1のソースドレイン領域を覆うように形成された第1の絶縁膜とを備え、第1の絶縁膜は、第1の窒化シリコンからなり、第2導電型がn型である場合に、第1の窒化シリコンを構成するシリコンは、その同位体29Si又は30Siの比率が50以上であり、第2導電型がp型である場合に、第1の窒化シリコンは水素を含み、該水素の同位体である重水素2Hの比率は50以上である。なお、本願明細書において、同位体の比率を表すは、いずれも原子である。本発明の半導体装置によると、第1の絶縁膜は、第1の窒化シリコンからなり、第2導電型がn型である場合に、第1の窒化シリコンを構成するシリコンは、その同位体29Si又は30Siの比率が50以上であり、第2導電型がp型である場合に、第1の窒化シリコンは水素を含み、該水素の同位体である重水素2Hの比率は50以上である。従って、n型トランジスタの場合は、シリコンと窒素との共有結合が強化され、またシリコンと窒素との結合距離が短縮されて、シリコン窒化膜の全体が収縮することにより、チャネルに加わる引っ張り歪みが増大する。また、p型トランジスタの場合は、シリコン窒化膜中のSi-N結合が低減し、Si-2H結合及びN-2H結合を増やすことによりシリコン窒化膜を膨張させ、チャネルに加わる圧縮歪みが増大する。本発明の半導体装置は、第1の半導体領域と素子分離領域により分離された第2導電型の第2の半導体領域の上に、第2のゲート絶縁膜を介在させて形成された第2のゲート電極と、第2の半導体領域における第2のゲート電極の両側方の領域に形成された第1導電型の第2のソースドレイン領域と、第2の半導体領域の上に形成され、第2のゲート電極及び第2のソースドレイン領域を覆うように形成された第2の絶縁膜とをさらに備え、第2の絶縁膜は、第2の窒化シリコンからなり、第1導電型がp型である場合に、第2の窒化シリコンは水素を含み、該水素の同位体である重水素2Hの比率は50以上であり、第1導電型がn型である場合に、第2の窒化シリコンを構成するシリコンは、その同位体29Si又は30Siの比率が50以上であることが好ましい。このようにすると、NMOS及びPMOSの各トランジスタのチャネルにそれぞれ適切な歪みを付与することができる。本発明の半導体装置において、第2導電型がn型である場合に、第1の窒化シリコンを構成するシリコンは、その同位体29Si又は30Siの比率が95以上であってもよい。また、本発明の半導体装置において、第1導電型がn型である場合に、第2の窒化シリコンを構成するシリコンは、その同位体29Si又は30Siの比率が95以上であってもよい。また、本発明の半導体装置において、第2導電型がn型である場合に、第1の窒化シリコンを構成する窒素は、その同位体15Nの比率が50以上であってもよい。また、本発明の半導体装置において、第1導電型がn型である場合に、第2の窒化シリコンを構成する窒素は、その同位体15Nの比率が50以上であってもよい。また、本発明の半導体装置において、第2導電型がp型である場合に、第1の窒化シリコンに含まれる重水素2Hの比率は95以上であってもよい。また、本発明の半導体装置において、第1導電型がp型である場合に、第2の窒化シリコンに含まれる重水素2Hの比率は95以上であってもよい。本発明の第1の半導体装置の製造方法は、p型シリコンを主成分とする半導体領域の上に、ゲート絶縁膜を介在させたゲート電極を形成する工程と、半導体領域におけるゲート電極の両側方の領域にn型のソースドレイン領域を形成する工程と、半導体領域の上に、ゲート電極及びソースドレイン領域を覆うように、窒化シリコンからなる絶縁膜を形成する工程とを備え、絶縁膜を形成する工程において、窒化シリコンは、シリコンソースにおけるシリコン原子に、28Siよりも質量数が大きい同位体29Si又は30Siを用い、且つ該同位体29Si又は30Siの比率を50以上とする。本発明の第1の半導体装置の製造方法において、シリコンソースは、シラン、テトラメチルシラン、トリメチルシラン、ジメチルジメトキシシラン、ヘキサメチルジシロキサン、オクタメチルトリシロキサン、テトラメチルシクロテトラシロキサン又はオクタメチルシクロテトラシロキサンであってもよい。本発明の第2の半導体装置の製造方法は、p型シリコンを主成分とする半導体領域の上に、ゲート絶縁膜を介在させたゲート電極を形成する工程と、半導体領域におけるゲート電極の両側方の領域にn型のソースドレイン領域を形成する工程と、半導体領域の上に、ゲート電極及びソースドレイン領域を覆うように、窒化シリコンからなる絶縁膜を形成する工程とを備え、絶縁膜を形成する工程において、窒化シリコンは、窒素ソースにおける窒素原子に、14Nよりも質量数が大きい同位体15Nを用い、且つ該同位体15Nの比率を50以上とする。本発明の第3の半導体装置の製造方法は、n型シリコンを主成分とする半導体領域の上に、ゲート絶縁膜を介在させたゲート電極を形成する工程と、半導体領域におけるゲート電極の両側方の領域にp型のソースドレイン領域を形成する工程と、半導体領域の上に、ゲート電極及びソースドレイン領域を覆うように、窒化シリコンからなる絶縁膜を形成する工程とを備え、絶縁膜を形成する工程において、窒化シリコンは、シリコンソースであるシランを構成する水素原子に、1Hよりも質量数が大きい同位体2Hを少なくとも1個配位し、且つ該同位体2Hの比率を50以上とする。本発明の第4の半導体装置の製造方法は、n型シリコンを主成分とする半導体領域の上に、ゲート絶縁膜を介在させたゲート電極を形成する工程と、半導体領域におけるゲート電極の両側方の領域にp型のソースドレイン領域を形成する工程と、半導体領域の上に、ゲート電極及びソースドレイン領域を覆うように、窒化シリコンからなる絶縁膜を形成する工程とを備え、絶縁膜を形成する工程において、窒化シリコンは、窒素ソースであるアンモニアを構成する水素原子に、1Hよりも質量数が大きい同位体2Hを少なくとも1個配位し、且つ該同位体2Hの比率を50以上とする。本発明に係る半導体装置及びその製造方法によると、トランジスタを覆うシリコン窒化膜を用いて、該トランジスタの駆動能力をより一層向上することができるようになる。第1の実施形態本発明の第1の実施形態について図1を参照しながら説明する。図1に示すように、例えば、シリコンSiからなる半導体基板100には、NMOSトランジスタ116とPMOSトランジスタ117とが酸化シリコンSiO2からなる素子分離膜101により絶縁分離されて形成されている。NMOSトランジスタ116は、半導体基板100に形成されたPウェル102を有しており、該Pウェル102の上には、シリコン酸化膜又はHigh-k膜であるNMOSゲート絶縁膜104を介在させたポリシリコンからなるNMOSゲート電極106が選択的に形成されている。NMOSゲート絶縁膜104及びNMOSゲート電極106のゲート長方向チャネル長方向の両側面上には、絶縁膜からなるオフセットスペーサ108と、酸化シリコンからなる断面L字状のサイドウォール111が形成されている。Pウェル102の上部におけるオフセットスペーサ108の外側の領域には、接合面が浅いn型エクステンション注入部109が選択的に形成されている。さらに、半導体基板100の上部におけるn型エクステンション注入部109の下側部分と接続されると共に、その外側にn型エクステンション注入部109よりも接合面が深いn型ソースドレイン領域112が形成されている。また、NMOSゲート電極106及びn型ソースドレイン領域112の上部には、金属シリサイドからなるNMOSシリサイド領域114がそれぞれ形成されている。同様に、PMOSトランジスタ117は、半導体基板100に形成されたNウェル103を有しており、該Nウェル102の上には、シリコン酸化膜又はHigh-k膜であるPMOSゲート絶縁膜105を介在させたポリシリコンからなるPMOSゲート電極107が選択的に形成されている。PMOSゲート絶縁膜105及びPMOSゲート電極107のゲート長方向チャネル長方向の両側面上には、絶縁膜からなるオフセットスペーサ108と、酸化シリコンからなる断面L字状のサイドウォール111が形成されている。Nウェル103の上部におけるオフセットスペーサ108の外側の領域には、p型エクステンション注入部110が選択的に形成されている。さらに、半導体基板100の上部におけるp型エクステンション注入部110の下側部分と接続されると共に、その外側にp型エクステンション注入部110よりも接合面が深いp型ソースドレイン領域113が形成されている。また、PMOSゲート電極107及びp型ソースドレイン領域113の上部には、金属シリサイドからなるPMOSシリサイド領域115がそれぞれ形成されている。半導体基板100の上には、NMOSトランジスタ116及びPMOSトランジスタ117を覆うように、すなわち、素子分離膜101を含め、n型ソースドレイン領域112及びNMOSゲート電極106、並びにp型ソースドレイン領域113及びPMOSゲート電極107を覆うように、膜厚が20nm~100nm程度のシリコン窒化膜118が形成されている。NMOSトランジスタ116は、NMOSゲート電極106に所望のゲート電圧が印加されると、n型ソースドレイン領域112同士の間にn型チャネル反転層が形成され、形成されたチャネルを通じてn型ソースドレイン領域112同士の間に電子が流れる。NMOSトランジスタのキャリアは電子であり、チャネルに引っ張り歪みを加えることにより、電子の有効質量が小さくなって電子の移動度が増大し、NMOSトランジスタ116の駆動電流が増大する。PMOSトランジスタ117は、PMOSゲート電極107に所望のゲート電圧が印加されると、p型ソースドレイン領域113同士の間にp型チャネル反転層が形成され、形成されたチャネルを通じてp型ソースドレイン領域113同士の間に正孔が流れる。PMOSトランジスタのキャリアは正孔であり、チャネルに圧縮歪みを加えることにより、正孔の有効質量が小さくなって正孔の移動度が増大し、PMOSトランジスタ117の駆動電流が増大する。第1の実施形態の特徴として、シリコン窒化膜118は、該シリコン窒化膜118を構成するシリコンSiに、天然の同位体比と異なる同位体比、例えば30Siを50以上含むシリコンを用いて形成している。これにより、シリコン窒化膜118の内部応力が大きくなり、NMOSトランジスタ116のチャネルに与える引っ張り歪みが増大して、該NMOSトランジスタ116の駆動電流を増大することが可能となる。以下、前記のように構成された半導体装置の製造方法及び通常と同位体比が異なるシリコンを含むシリコン窒化膜118の効果を図面を参照しながら説明する。まず、図2aに示すように、半導体基板100の上部に、例えばSTIShallowTrenchIsolation構造を有する素子分離膜101を形成する。STI構造は、半導体基板100の上部にトレンチ溝を選択的に形成し、形成されたトレンチの内部に、例えば酸化シリコンを埋め込むことにより形成される。続いて、ゲート絶縁膜形成膜及びゲート電極形成膜を積層し、リソグラフィ法により、積層膜の上に所望のパターンを形成する。その後、異方性ドライエッチングにより、積層膜からNMOSゲート絶縁膜104及びNMOSゲート電極106と、PMOSゲート絶縁膜105及びPMOSゲート電極107とからなるゲートパターンゲート構造を形成する。続いて、各ゲート電極106、107及び各ゲート絶縁膜104、105の両側面上に、絶縁膜からなるオフセットスペーサ108を形成する。その後、NMOSトランジスタ116においては、NMOSゲート電極106とオフセットスペーサ108とをマスクとして、Pウェル102の上部に接合面が浅いn型エクステンション注入部109を形成する。その後、PMOSトランジスタ117においては、PMOSゲート電極107とオフセットスペーサ108とをマスクとして、Nウェル103の上部に接合面が浅いp型エクステンション注入部110を形成する。なお、エクステンション注入部109、110の形成順序は特に問われない。続いて、各オフセットスペーサ108の外側の側面上に、酸化シリコンからなるサイドウォール111と、その外側に窒化シリコンからなる犠牲膜サイドウォール図示せずを順次形成する。その後、NMOSトランジスタ116においては、NMOSゲート電極106、オフセットスペーサ108、サイドウォール111及び犠牲膜サイドウォールをマスクとして、Pウェル102の上部に接合面が深いn型ソースドレイン領域112を形成する。続いて、PMOSトランジスタ117においては、PMOSゲート電極107、オフセットスペーサ108、サイドウォール111及び犠牲膜サイドウォールをマスクとして、Nウェル103の上部に接合面が深いp型ソースドレイン領域113を形成する。なお、ソースドレイン領域112、113の形成順序も特に問われない。その後、熱燐酸により、犠牲膜サイドウォールを選択的に除去する。続いて、真空蒸着法又はスパッタ法等により、半導体基板100の全面に金属膜、例えばニッケルNi膜を形成し、形成した金属膜に対して熱処理を行う。この熱処理により、金属膜が各ゲート電極106、107及び各ソースドレイン領域112、113と接する部分において金属とシリコンとが反応し、その部分に金属とシリコンとの化合物膜、すなわち金属シリサイドからなるNMOSシリサイド領域膜114及びPMOSシリサイド領域115がそれぞれ形成される。その後、シリコンと未反応の金属膜を酸性の溶液によって除去する。以上説明した工程を経て、図2aに示すように、半導体基板100に、NMOSトランジスタ116及びPMOSトランジスタ117が形成される。次に、図2bに示すように、半導体基板100の上に、各トランジスタ116、117を覆うように、コンタクトエッチストッパとして機能するシリコン窒化膜118を形成する。続いて、コンタクトエッチストッパであるシリコン窒化膜を形成した後の工程について簡単に説明する。例えば、準常圧化学気相堆積semiatmosphericchemicalvapordeposition:SACVD法を用いて、半導体基板100の全面を覆うように、膜厚が500nm程度の酸化シリコンからなる層間絶縁膜を成膜する。その後、化学機械研磨CMP法によって、層間絶縁膜を平坦化し、さらに、リソグラフィ法及びドライエッチング法により、層間絶縁膜にコンタクトホールを選択的に形成する。ここで、ドライエッチングは、層間絶縁膜であるシリコン酸化膜をエッチングする第1のステップと、コンタクトエッチングストッパであるシリコン窒化膜118をエッチングする第2のステップとを含む。この後は、層間絶縁膜及びシリコン窒化膜118に形成されたコンタクトホールに、金属からなるコンタクトプラグを形成し、さらに層間絶縁膜の上に所定の配線層を形成する。一般に、シリコン窒化膜118の形成方法には、シランSiH4ガスとアンモニアNH3ガスとを含むガス雰囲気中に高周波電力を印加してプラズマを生じさせることにより、ウェハ上にシリコン窒化膜を形成するプラズマCVD法が用いられる。シリコン窒化膜118は、成膜条件により、チャネルに対して圧縮応力を作用させる内部応力を持たせるか、又はチャネルに対して引っ張り応力を作用させる内部応力を持たせるかを調整することができる。NMOSトランジスタ116においては、チャネルに対してチャネル長方向ソース領域とドレイン領域とを結ぶ方向の引っ張り応力が作用すると、キャリア電子の移動度が増大する。この引っ張り応力をチャネルに対して作用させるシリコン窒化膜118を形成するには、水素Hを含む原料ガスを用いたプラズマCVD法により、水素を多く含むシリコン窒化膜を形成し、その後、形成されたシリコン窒化膜に対して紫外線を照射することにより、膜中から水素を脱離させる。例えば、シランSiH4とアンモニアNH3とからシリコン窒化膜SiNを形成すると、形成されたシリコン窒化膜中には、Si-H結合及びN-H結合が残留する。Si-H結合における結合エネルギーは約3.3eVであり、波長が380nmよりも短い紫外線を照射することにより、Si-H結合の水素が脱離する。また、N-H結合における結合エネルギーは約4.0eVであり、波長が310nmよりも短い紫外線を照射することにより、N-H結合の水素が脱離する。図3は紫外線を照射する中圧水銀ランプの波長域を示しており、波長が310nm付近と360nm付近とに高い強度を持つ紫外線が出力されており、Si-H結合及びN-H結合の切断に寄与することが分かる。図4a及び図4bは、Si-H結合及びN-H結合における各水素がシリコン窒化膜中から脱離した後に、Si-N結合を形成する様子を模式的に表している。図4bに示すように、水素の脱離により形成されたSi-とN-との間に共有結合が形成されることにより、Si-Nネットワークが構築される。その結果、シリコン窒化膜に膜収縮が起こり、チャネルに対して引っ張り歪みを与えることができる。なお、成膜後のシリコン窒化膜に紫外線を照射する際には、ウェハをヒータによって加熱する方が効率的に歪み量を増大することができる。この場合、より高い温度で過熱する程、高い歪み量を得ることができる。これは、ヒータが高温になるほど、Si-及びN-の格子振動が激しくなって、Si-とN-とが混成軌道を形成する確率が高まるからである。しかし、ウェハを過熱する際のヒータ温度は、コンタクトエッチストッパシリコン窒化膜の形成工程において許容される温度域に制限される。例えば、各ソースドレイン領域112、113上及び各ゲート電極106、107上に、例えばニッケルシリサイドからなるシリサイド領域114、115が設けられている場合は、その許容温度域は350°C~450°C程度であり、これ以上、ヒータ温度を上げることは好ましくない。図5は、ヒータ温度が400°Cで、大気圧且つ窒素雰囲気下での紫外線を照射する時間を延長した場合の、シリコン窒化膜における膜応力◆と膜収縮率□とを表している。膜応力は、紫外線の照射時間が7分程度から飽和し始め、15分まで延長しても1.7GPa程度で飽和する。ところが、膜収縮率は、7分で飽和することなく、15分まで増加し続ける。つまり、応力に寄与するSi-Nネットワークは、7分程度で完成しており、それ以上は紫外線を照射しても応力は増大せず、結合が生じない収縮が起こっているだけであり、チャネルに対する引っ張り歪みは増大しない。そこで、本願発明者は、紫外線が照射されたシリコン窒化膜中のSi-N結合エネルギーを増加することにより、シリコン窒化膜の内部応力、及びチャネルへの引っ張り歪み量を増大できることを見出した。一般に、化合物中の原子を同位体に置換すると、元の原子との質量の違いにより結合エネルギーが変化し、同位体が元の原子と比較して重い場合は、結合エネルギーは大きくなる。このため、その結合が切断される反応は遅くなる。これを一次の同位体効果という。シリコンSiと窒素Nとの場合、シリコンの最外殻の電子雲sp3混成軌道と、窒素の最外殻の電子雲sp3混成軌道との重なりによって共有結合が形成される。原子同士の結合距離、角度は硬く固定されているわけではなく、ばねでつながれているように結合している。その様子は、赤外吸収スペクトルFT-IR法を用いて、原子同士の結合に赤外域のエネルギーを与え、結合の振動エネルギーに一致すると振動が共鳴することにより観察が可能である。このとき吸収された赤外線のエネルギー量を測定することによって、その結合の種類及び結合の変化を理解することができる。減圧CVDLP-CVD法により形成されるSi-N結合のピークは860cm-1付近に観察でき、そのときのSi-N結合は、伸縮方向に振動している。しかし、上述したように、紫外線の照射によって膜収縮させたシリコン窒化膜は、図6aの従来記号□に示すように、830cm-1付近にピークを持つ。低波数側に30cm-1程度ピークがシフトしているのは、Si-Nの結合エネルギーが減少していることを示し、例えば、フッ酸に対するエッチング速度が速くなる傾向にある。ここで、シリコン窒化膜中のシリコン原子を質量数が大きい同位体に置換した場合、1次の同位体効果により、結合エネルギーが大きくなり、図6aの本発明記号■に示すように、Si-Nの伸縮結合のピークは、高波数側に約20cm-1だけシフトして、850cm-1を示す。シリコン窒化膜は、図6bに示すように、1つのシリコンSi原子の4つのばねに、3つのばねを持った窒素N原子が結合した調和振動子により構成された多体系として考えることができる。1つのSi原子と1つのN原子とが単結合した振動子に注目すると、振動の中心は、Si原子とN原子との重心位置図6bにおける記号●に存在し、すなわち、Si側に存在する。そこで、例えば、図6cに示すように、Si原子を質量数が大きい同位体と置換すると、振動の中心は、さらにSi原子側に近づく。振動の中心から遠いN原子はより強い力フックの法則:F=-kxで引っ張られることになり、この影響でSi-Nの伸縮結合のピークが高波数側にシフトしたと考えられる。同時に、原子間の弾性的な性質も変化するため、シリコン窒化膜における内部応力が変化すると考えられる。シリコンは、28Si、29Si及び30Siの3種類の安定同位体元素により構成されている。ここで、28Siは質量数が28のシリコンであり、29Siは質量数が29のシリコンであり、30Siは質量数が30のシリコンである。天然におけるシリコンの同位体の存在比は、28Siが92.2、29Siが4.7、及び30Siが3.1である。通常、シリコンソースとして用いられるシランSiH4中の同位体の比率も天然の同位体の存在比と同等である。近年、レーザによる同位体分離法、ガス遠心分離法又は置換クロマトグラフィ法等の同位体を分離する技術が進展し、例えば、28Siを99.99にまで精製することも可能である。同様に、これらの手法を用いて、30Siが99以上の比率で含まれるシランを生成することも可能である。図7は、従来のシリコン窒化膜記号×と、30Siを50以上の比率で含むシランによって形成されたシリコン窒化膜記号□とを二次イオン質量分析SecondaryIonMassSpectrometry:SIMS法により測定した結果を示す。図7から、30Siを分析すると、従来のシリコン窒化膜は、該シリコン窒化膜とシリコン基板とで同等の2次イオンが検出されており、天然同位体比と同等の30Siが含まれていることが分かる。これに対し、30Siを50以上の比率で含むシランにより形成されたシリコン窒化膜は、該シリコン窒化膜中で高い30Siの2次イオン強度を持つことが分かる。なお、図7においては、シリコン基板中にまで30Siがテールを引いているが、該シリコン基板は従来と同一組成の基板を用いているため、30Siが含まれている訳ではなく、SIMSにおける評価上の問題である。また、図8に示す記号□は、従来の天然同位体比を持つシランを用いてシリコン窒化膜を形成し、紫外線を7分間照射させた場合のウェハ面内の膜厚と膜応力との相関を示す。図8から分かるように、従来のシリコン窒化膜における膜応力の平均値は1.7GPaである。これに対し、図8に示す記号◆は、30Siを50以上の比率で含むシランを用いて形成した場合の、本実施形態に係るシリコン窒化膜における膜厚と膜応力との相関を示している。図8から分かるように、本実施形態の場合の膜応力の平均値は1.8GPaであり、1.9GPa以上を示すグラフも存在している。このように、本願発明者は、シリコン窒化膜における物性を詳細に調べ、シリコンの同位体の質量数が大きいシリコンによってシリコン窒化膜を形成することにより、シリコン窒化膜の内部応力を増大することができることを見出した。また、シリコンの他の同位体29Si、さらには窒素Nの同位体15Nを用いても、同様の同位体効果は得られると考えられる。本発明は、この知見に基づいてなされたものであり、従来技術の範疇とは全く異なる特徴及び効果を示す。図9は、30Siを50程度の比率で含むシランを用いて形成したシリコン窒化膜をコンタクトエッチストッパに用いた場合本発明と、天然の同位体比を持つシランを用いた場合従来例1、2の各トランジスタの駆動能力の違いを示している。本発明に係るトランジスタの場合は、天然同位体比のシランで形成したシリコン窒化膜従来例2と比較して、同一のオフ電流値200pAの条件下で、オン電流値が668μA/μmから697μA/μmへと4.2程度向上していることが分かる。このように、天然の同位体比と異なる同位体比、例えば30Siを50以上、好ましくは95以上の比率で含むシリコンソースを用いてNMOSトランジスタ116上の、例えばコンタクトエッチストッパとなるシリコン窒化膜118を形成することにより、該シリコン窒化膜118の内部応力が大きくなる。このため、NMOSトランジスタ116におけるチャネルに与える引っ張り歪みが増大して、該NMOSトランジスタ116の駆動電流を増加することが可能となる。また、シリコンソースには、シランモノシランを用いたが、これに限られず、テトラメチルシラン、トリメチルシラン、ジメチルジメトキシシラン、ヘキサメチルジシロキサン、オクタメチルトリシロキサン、テトラメチルシクロテトラシロキサン又はオクタメチルシクロテトラシロキサンを用いることができる。これは、第2の実施形態においても同様である。第2の実施形態以下、本発明の第2の実施形態に係る半導体装置について図10を参照しながら説明する。前述したとおり、NMOSトランジスタのチャネルには引っ張り歪みを付与し、PMOSトランジスタのチャネルには圧縮歪みを加えると、各トランジスタの駆動能力は向上する。しかしながら、第1の実施形態のように、コンタクトエッチストッパであるシリコン窒化膜が引っ張り又は圧縮のいずれか一方の内部応力を持っている場合は、有効な内部応力が印加されないトランジスタの駆動能力は犠牲にすることになる。そこで、シリコンウェハの結晶面における面方位を110面から100面に変更し、PMOSトランジスタのチャネルに引っ張り歪みが加わっても、該PMOSトランジスタの駆動能力が低下しないような工夫をしたり、NMOSトランジスタ上にはチャネルに引っ張り歪みを印加するNMOS用シリコン窒化膜を形成し、PMOSトランジスタ上にはチャネルに圧縮歪みを印加するPMOS用シリコン窒化膜を形成するDSLDualStressLiner技術が採用されたりしている。図10に示すように、第2の実施形態においては、NMOSトランジスタ116において、チャネルに引っ張り歪みを与えるシリコン窒化膜118以下、NMOS用シリコン窒化膜118と呼ぶ。の上に、NMOS用シリコン窒化膜118と同一方向の応力又は100MPa以下の小さい内部応力を持つ第1のシリコン酸化膜119を形成する。これに対し、PMOSトランジスタ117の上には、チャネルに圧縮歪みを印加できる内部応力を持つPMOS用シリコン窒化膜120を形成する。PMOSトランジスタ117のチャネルに圧縮歪みを印加するには、PMOS用シリコン窒化膜120は膨張する必要があり、具体的には、該シリコン窒化膜120中の水素濃度を高めることにより、圧縮歪みを印加する内部応力を増大している。ここで、第2の実施形態の特徴として、PMOS用シリコン窒化膜120は、該シリコン窒化膜120が含有する水素Hに、天然の同位体比と異なる同位体比、例えば重水素2Hを50以上含む水素を用いて形成している。これにより、PMOS用シリコン窒化膜120の内部応力が大きくなり、PMOSトランジスタ117のチャネルに与える圧縮歪みが増大して、該PMOSトランジスタ117の駆動電流を増大することが可能となる。図11はシリコン窒化膜の内部応力に対する膜中の水素濃度を表しており、圧縮歪みを印加する、すなわちシリコン窒化膜が膨張する場合には、該シリコン窒化膜中の水素濃度を増大させることが有効であり、逆に、引っ張り歪みを印加する、すなわちシリコン窒化膜が収縮する場合には、該シリコン窒化膜中の水素濃度を低減させることが有効であることが分かる。シリコン窒化膜中に存在する水素は、Si-H又はN-Hとして存在している。水素を最も多く含有できるシリコン窒化膜の膜構造は、-SiH3、=SiH2及び-NH2により、可能な限りSi-N結合を低減させた鎖状のネットワークが適する。しかし、実際には、Si-Nが網目状に結合したシリコン窒化膜構造が形成される。ところで、天然の水素の安定同位体の比率は、軽水素1Hが99.985であり、重水素2Hが0.015である。従って、シリコン窒化膜中に含まれる水素は、天然の同位体比率と同等であって、ほとんどが軽水素1Hである。シランSiH4又はアンモニアNH3中の軽水素を重水素に置き換えた場合は、水素の質量が2倍となるため、化学結合の形成及び開裂の反応に大きな影響を与える。これは速度論的同位体効果と呼ばれる。例えば、シリコン-軽水素Si1H結合の開裂反応の速度と、シリコン-重水素Si2H結合の開裂反応の速度とを比べると、シリコン原子と水素原子と間の結合の振動数νを調和振動子で近似して[数1]で表される。ここで、πは円周率であり、κは結合のばね定数であり、μはシリコン-水素系の換算質量であり、[数2]で表される。ここで、mSiはシリコンの質量であり、mHは水素の質量である。また、零点エネルギーE0は、[数3]で表される。零点エネルギーE0は、[数1]及び[数2]から、換算質量が増加すると減少する。零点エネルギーが減少するということは、結合を開裂させるのに必要なエネルギーが増加することを意味する。Si1H結合をSi2H結合に置き換えた場合の零点エネルギーの変化は、結合のばね定数は変化せず、換算質量にのみ寄与する。このため、Si1H結合を開裂させる場合よりもSi2H結合を開裂させるエネルギーは1.39倍必要であることが分かる。言い換えれば、シラン中の4個の水素に対して、1個~3個の重水素に置換したシランを用いて、Si2H結合は開裂せず、且つSi1H結合のみが開裂するという成膜条件を設定することにより、シリコン窒化膜中のSi-Hに起因する水素濃度を最大化することが可能となる。また、これと同様に、アンモニアに対しても、アンモニア中の3個の水素に対して1個~2個の重水素に置換したアンモニアでは、窒素-重水素N-2H結合は開裂しにくく、Si1H結合のみを開裂させることができるため、シリコン窒化膜中のN-Hに起因する水素濃度を最大化することが可能となる。以下、前記のように構成された半導体装置の要部の製造方法について図12を参照しながら説明する。まず、第1の実施形態における図2bで示す工程において、CVD法により、半導体基板100の上の全面に、すなわちチャネルに引っ張り歪みを与える方向の応力を持つNMOS用シリコン窒化膜118の上に、同一方向の応力又は100MPa以下の小さい内部応力を持ち、膜厚が2nm~20nm程度の第1のシリコン酸化膜119を堆積する。続いて、リソグラフィ法及びエッチング法により、第1のシリコン酸化膜119におけるNMOSトランジスタ116に含まれる領域をマスクして異方性エッチングを行う。これにより、第1のシリコン酸化膜119及びNMOS用シリコン窒化膜118におけるPMOSトランジスタ領域117に含まれる領域が除去されて、図12aの状態を得る。次に、図12bに示すように、半導体基板100の上の全面に、膜厚が20nm~100nm程度のチャネルに圧縮歪みを印加するPMOS用シリコン窒化膜120を成膜する。具体的には、半導体基板100を平行平板プラズマCVD装置のチャンバに投入する。その後、シラン分子のシリコンと結合している4個の軽水素1Hのうち1個~3個の重水素2Hに置換した重水素シランを50ml/min0°C、1気圧、及びアンモニア分子の窒素と結合している3個の水素のうち1個~2個を重水素2Hに置換した重水素アンモニアを150ml/min0°C、1気圧、及びキャリアガスとして、1000ml/min0°C、1気圧の重水素2Hと、3000ml/min0°C、1気圧のアルゴンArとをチャンバに導入する。ここで、半導体基板100は、ヒータにより300°C~400°Cの温度に加熱する。チャンバ内の圧力は0.5×133.3Pa~3.0×133.3Paである。RFパワーは、半導体基板100であるウェハの径によって変わるが、径が200mmのウェハで40W~60Wに保持され、径が300mmのウェハで60W~80Wに保持される。続いて、CVD法により、半導体基板100の上の全面に、膜厚が2nm~10nmの第2のシリコン酸化膜121を形成して、図12bの状態を得る。次に、図12cに示すように、リソグラフィ法及びエッチング法により、第2のシリコン酸化膜121におけるPMOSトランジスタ117に含まれる領域をマスクして異方性エッチングを行う。これにより、第2のシリコン酸化膜121及びPMOS用シリコン窒化膜120におけるNMOSトランジスタ116に含まれる領域が除去される。このとき、第1のシリコン酸化膜119はエッチングストッパ膜として機能する。続いて、準常圧CVD法により、半導体基板100の上の全面に、膜厚が300nm~500nmの酸化シリコンからなる層間絶縁膜122を堆積し、その後、堆積した層間絶縁膜122に所定のコンタクトホール図示せずを形成する。図13に示す記号△は、天然の同位体比率の水素からなるシランSiH4とアンモニアNH3とを用いてシリコン窒化膜を形成した場合の、ウェハ面内の膜厚と膜応力との相関を示している。この場合の膜応力の平均値は-3.0GPaである。これに対して、図13に示す記号▲は、4個の水素のうち重水素2Hを1個~3個配位させたシランと、3個の水素のうち重水素2Hを1個~2個配位させたアンモニアとを用いてシリコン窒化膜を形成した場合の、ウェハ面内の膜厚と膜応力との相関を示している。この場合の膜応力の平均値は-3.3GPaであり、さらに-3.6GPa以上を示すグラフも存在する。このように、本願発明者は、シリコン窒化膜における物性を詳細に調べ、重水素を意図的に含有させたシリコン窒化膜を用いることにより、シリコン窒化膜の内部応力及びチャネルへの圧縮歪みを増大することができることを見出した。また、シランを構成する4個の水素を重水素に置換したシランや、アンモニアを構成する3個の水素を重水素に置換したアンモニアでも、シリコン窒化膜中の水素濃度を増大でき、PMOSトランジスタにおける駆動能力を向上する効果は得られる。従って、シリコン窒化膜には、天然の同位体比と異なる同位体比、例えば重水素2Hを50以上、より好ましくは95以上含む水素を用いてもよい。本発明は、この知見に基づいてなされたものであり、従来技術の範疇とは全く異なる特徴及び効果を示す。