"過入力保護を行う複数段のアンチパラレルダイオードと、前記各段のアンチパラレルダイオードと接地間にそれぞれ設けられ、前記各段のアンチパラレルダイオードを前記高周波伝送ラインに接続し又は前記各段のアンチパラレルダイオードを前記高周波伝送ラインから切り離すスイッチング素子とを備え、前記各段のアンチパラレルダイオードにおいて障害が生じると、当該障害が生じた段のアンチパラレルダイオードを前記高周波伝送ラインから切り離し、次段のアンチパラレルダイオードを前記高周波伝送ラインに接続するように前記スイッチング素子を制御することを特徴とする過入力保護回路。更に、前記スイッチング素子の出力電圧と所定電圧とを比較する差動増幅手段を有し、前記複数段のアンチパラレルダイオードのうちの1つの段のアンチパラレルダイオードに障害が生じ、前記障害が生じた段のスイッチング素子の出力電圧が接地レベルになると、前記差動増幅手段の比較出力が前記所定電圧になり、前記差動増幅手段の比較出力により前記障害が生じた段のスイッチング素子を高インピーダンスにし、前記障害が生じた段のアンチパラレルダイオードを前記高周波ラインから切り離すことを特徴とする請求項1に記載の過入力保護回路。前記複数段のスイッチング素子は、次段のスイッチング素子にそれぞれ接続されており、前記複数段のアンチパラレルダイオードのうちの1つの段のアンチパラレルダイオードに障害が生じ、前記障害が生じた段のスイッチング素子の出力が接地レベルになると、前記障害が生じた段のスイッチング素子の出力により、前記障害が生じた段の次段のスイッチング素子を低インピーダンスにし、前記障害が生じた段の次段のアンチパラレルダイオードを前記高周波ラインに接続させることを特徴とする請求項1又は2に記載の過入力保護回路。過入力保護を行うアンチパラレルダイオードを複数段配置し、前記各段のアンチパラレルダイオードにおいて障害が生じると、当該障害が生じた段のアンチパラレルダイオードを高周波伝送ラインから切り離し、次段のアンチパラレルダイオードを前記高周波伝送ラインに接続することを特徴とする過入力保護方法。上述のように、図8に示す関連するアンチパラレルダイオードを用いた過入力保護回路では、高周波入力端子504から過入力信号が入力されると、アンチパラレルダイオード501のインピーダンスが低下し、過入力信号を接地に流して、増幅器505に過入力が入力されることを阻止している。しかしながら、このような構成では、入力される信号レベルが大きすぎると、アンチパラレルダイオード501自体が焼損してしまう可能性がある。アンチパラレルダイオード501自体が焼損してしまうと、ダイオードは短絡の状態になることから、MMIC自体の高周波特性も大きく劣化することになる。つまり、図8に示す関連するアンチパラレルダイオードを用いた過入力保護回路では、アンチパラレルダイオード501自体が損傷してしまうと、MMICの高周波特性が大きく損なわれ、無線通信装置自体の改修が必要となる。なお、特許文献1に示される過入力保護回路では、入力信号の信号レベルを検波器や、この検波出力と基準レベルとを比較する比較器や、この比較出力により電源を制御する制御回路が必要となり、MMICに組み込む場合には、回路規模が大きくなるという問題が生じてくる。上述の課題を鑑み、本発明は、過入力により保護回路が損傷しても、高周波特性を悪化させることなく、回路を保護できる過入力保護回路及び過入力保護方法を提供することを目的とする。上述の課題を解決するために、本発明に係る過入力保護回路は、過入力保護を行う複数段のアンチパラレルダイオードと、各段のアンチパラレルダイオードと接地間にそれぞれ設けられ、各段のアンチパラレルダイオードを高周波伝送ラインに接続し又は各段のアンチパラレルダイオードを高周波伝送ラインから切り離すスイッチング素子とを備え、各段のアンチパラレルダイオードにおいて障害が生じると、当該障害が生じた段のアンチパラレルダイオードを高周波伝送ラインから切り離し、次段のアンチパラレルダイオードを高周波伝送ラインに接続するようにスイッチング素子を制御することを特徴とする。本発明に係る過入力保護方法は、過入力保護を行うアンチパラレルダイオードを複数段配置し、各段のアンチパラレルダイオードにおいて障害が生じると、当該障害が生じた段のアンチパラレルダイオードを高周波伝送ラインから切り離し、次段のアンチパラレルダイオードを高周波伝送ラインに接続することを特徴とする。本発明によれば、過入力に対する保護回路が多段構成されているので、過入力によりその初段部の保護回路が故障しても、次段に構成された保護回路により、内部の回路を保護できる。また、本発明によれば、過入力により保護回路が壊れても、その回路を電気的に高周波伝送ラインから切り離すことが可能なので、高周波特性そのものを悪化させることがない。また、本発明によれば、保護回路の故障と同時に故障回路の切り離しを行ない、更に次段の保護回路のスイッチを自動で行うことができるので、無線通信装置の改修作業を不要とすることができる。以下、本発明の実施の形態について図面を参照しながら説明する。図1は、本発明の第1の実施形態に係る過入力保護回路機能付きモノリシックマイクロ波集積回路MMICの接続図である。図1に示すように、本発明の第1の実施形態に係るMMICは、増幅器10の前段に、過入力保護回路11を設けた構成とされている。増幅器10は、マイクロ波ミリ波帯の増幅器で、LNAのような比較的ゲート幅の小さい増幅器である。高周波入力信号は、高周波入力端子12から高周波伝送ライン13を介して、増幅器10に送られ、増幅器10で増幅された後、高周波出力端子16から出力される。ここで増幅器10と過入力保護回路11とは、コンデンサ18で直流的に分離されている。また、高周波伝送ライン13は、インダクタ15を介して接地されている。このインダクタ15は、直流に対するインピーダンスは小さいが、高周波に対して十分大きなインピーダンスとなる。よって、高周波伝送ライン13は、直流的には接地状態となっている。過入力保護回路11は、2段のアンチパラレルダイオード21a及び21bと、各段のFET22a及び22bとを含んでいる。アンチパラレルダイオード21a及び21bは、過入力保護素子として動作する。FET22a及び22bは、各段のアンチパラレルダイオード21a及び21bを、高周波伝送ライン13に接続する又は高周波伝送ライン13から切り離すスイッチング素子として動作する。ここで、アンチパラレルダイオード21a及び21bは、図2に示すように、高周波伝送ライン13から接地方向を順方向として直列に接続された5つのダイオード41a、41b、41c、41d、41eと、接地方向から高周波伝送ライン13への方向を順方向とするダイオード42とからなる。各段のアンチパラレルダイオード21a及び21bの一端は、高周波伝送ライン13にそれぞれ接続され、各段のアンチパラレルダイオード21a及び21bの他端は、各段のFET22a及び22bのドレインにそれぞれ接続される。各段のFET22a及び22bのソースは、接地される。初段のアンチパラレルダイオード21aとFET22aのドレインとの接続点は、ライン23aを介して、2段目のFET22bのゲートに接続される。ライン23aには、電源24aが設けられている。電源24aは、-2VfVここでVfVは、ダイオードの順方向降下電圧の電源である。また、ライン23aには、インダクタ25aとインダクタ25bとが設けられる。インダクタ25aは、電源24aと、FET22aのドレインとの間に配置され、インダクタ25bは、電源24aとFET22bのゲートとの間に配置される。インダクタ25a及び25bは、直流に対するインピーダンスは小さいが、高周波に対して十分大きなインピーダンスとなる。2段目のアンチパラレルダイオード21bとFET22bのドレインとの接続点は、ライン23bに接続される。ライン23bには、電源24bが設けられている。電源24bは、-2VfVの電源である。また、電源24bと、アンチパラレルダイオード21bとの間には、インダクタ25cが配置される。インダクタ25cは、直流に対するインピーダンスは小さいが、高周波に対して十分大きなインピーダンスとなる。また、初段のFET22aのゲートからは、入力端子28が導出される。また、初段のFET22aのドレインと、2段目のFET22bのゲートとを接続するライン23aからは、出力端子29が導出される。差動増幅回路14は、MMICの外部に設けられており、ライン23aの電圧と基準電圧とを比較し、この比較出力に基づいて、初段のFET22aを制御している。差動増幅回路14は、演算増幅器31と、抵抗32~35から構成されている。演算増幅器31の反転入力端子は、抵抗32を介して、入力端子36に接続される。また、演算増幅器31の反転入力端子とその出力端子との間に、抵抗33が接続される。演算増幅器31の出力端子は、出力端子37に接続される。演算増幅器31の非反転入力端子は、抵抗34を介して、電源38に接続される。また、演算増幅器31の非反転入力端子は、抵抗35を介して接地される。電源38は、-2VfVの電源である。差動増幅回路14からは、入力端子36と出力端子37とが導出される。入力端子36は、MMICの出力端子29に接続される。出力端子37は、MMICの入力端子28に接続される。このような構成では、抵抗32~抵抗35の抵抗値を全て等しくすると、演算増幅器31により、減算回路が構成される。次に、本発明の第1の実施形態に係るMMICの動作について説明する。図1に示すように、初段のアンチパラレルダイオード21aに接続されているFET22aのソースは接地されており、FET22aのドレインには、電源24aからライン23aを介して、-2VfVの電圧が印加されている。ライン23aの電圧は、出力端子29から出力される。また、2段目のFET22bのゲートには、-2VfVが印加される。なお、FET22aのドレインと電源24aとの間にはインダクタ25aがあり、高周波に対しては、十分大きなインピーダンスとなっている。同様に、FET22bのゲートと電源24aとの間にはインダクタ25bがあり、高周波に対しては、十分大きなインピーダンスとなっている。MMICの出力端子29は、差動増幅回路14の入力端子36に接続されている。このため、ライン23aの電圧は、差動増幅回路14の入力端子36から入力される。差動増幅回路14では、抵抗32~抵抗35の抵抗値を全て等しくすると、演算増幅器31により、減算回路が構成される。したがって、演算増幅器31からは、電源38からの電圧と、入力端子36からの電圧との差電圧が出力される。電源38の電圧は-2VfVであり、ライン23aに印加されている電圧は-2VfVであるから、演算増幅器31の非反転入力端子と反転入力端子に同電位になり、演算増幅器31の出力電圧は0V接地レベルとなる。よって、差動増幅回路14の出力端子37の出力電圧は0Vとなる。差動増幅回路14の出力端子37は、MMICの入力端子28に接続されている。したがって、このときには、初段のFET22aのゲートに0Vが印加されることになる。図3は、FET22a及びFET22bの特性を示すグラフである。図3において、横軸はドレインソース間電圧を示し、縦軸はドレイン電流を示す。上述のように、初段のFET22aのゲートに0Vが印加される。このため、初段のFET22aは、図3における特性A1のような状態となり、FET22aのインピーダンスは小さくなる。したがって、高周波伝送ライン13と接地間に、アンチパラレルダイオード21aが接続されたことになり、これにより、過入力が阻止される。このとき、直流的には、図2に示すように、アンチパラレルダイオード21aと接地レベルとの間に、-2VfVの電位が挿入される。したがって、アンチパラレルダイオード21aとして、高周波伝送ライン13から接地方向を順方向として5つのダイオード41a~41eと、接地方向から高周波伝送ライン13への方向を順方向とするダイオード42とからなるものを用いた場合には、図4に示すように、3VfVで動作するアンチパラレルダイオードの保護回路素子として機能することになる。すなわち、高周波入力端子12から供給される高周波信号が3Vf以下の通常のレベルの信号の場合には、アンチパラレルダイオード21aは高インピーダンスとなり、高周波信号は、高周波伝送ライン13を介して、そのまま増幅器10に供給される。高周波入力端子12から供給される高周波信号が3Vf以上の過入力場合には、アンチパラレルダイオード21aは低インピーダンスとなり、高周波信号は、アンチパラレルダイオード21a、FET22aを介して接地へ流れ、過入力が増幅器10に入力されることが阻止される。また、このとき、2段目のFET22bのゲートには、電源24aからライン23aを介して、-2VfVが印加されている。また、FET22bのドレインには、インダクタ25cを介して電源24bから-2VfVの負電圧が印加されている。このため、2段目のFET22bは、図3における特性A2のような状態となり、FET22bのインピーダンスは大きくなる。したがって、2段目のアンチパラレルダイオード21bは、高周波伝送ライン13から切り離された状態となっている。このように、アンチパラレルダイオード21aに損傷がないときには、FET22aが低インピーダンス、FET22bが高インピーダンスの状態となっており、アンチパラレルダイオード21aのみが過入力保護素子として機能することになる。次に、アンチパラレルダイオード21aが損傷したときについて説明する。例えば、高周波入力端子12からアンチパラレルダイオード21aの許容電力以上の信号レベルが入力され、アンチパラレルダイオード21aが損傷し、短絡したとする。アンチパラレルダイオード21aが短絡すると、ライン23aは、インダクタ15を介して0V接地レベルとなり、MMICの出力端子29は、0Vとなる。MMICの出力端子29は、差動増幅回路14の入力端子36に接続されており、ライン23aの電圧は、差動増幅回路14の入力端子36から入力される。演算増幅器31からは、電源38からの電圧と、入力端子36からの電圧との差電圧が出力される。電源38の電圧は-2VfVであり、ライン23aの電圧は0Vであるから、演算増幅器31の出力電圧は-2VfVとなる。よって、差動増幅回路14の出力端子37の出力電圧は-2VfVとなる。差動増幅回路14の出力端子37は、MMICの入力端子28に接続されており、初段のFET22aのゲートには、-2VfVが印加される。初段のFET22bのゲートに-2VfVが印加されると、図3における特性A2のような状態となり、FET22aのインピーダンスは大きくなる。したがって、初段のアンチパラレルダイオード21aは、高周波伝送ライン13と接地間から切り離された状態となる。一方、このとき、アンチパラレルダイオード21aの短絡とともに、ライン23aの電圧が0Vになり、2段目のFET22bのゲートに0Vが印加される。これにより、図3における特性A1の状態となり、FET22bのインピーダンスが小さくなる。したがって、高周波伝送ライン13と接地間に、アンチパラレルダイオード21bが接続されたことになり、これにより、過入力が阻止される。このように、初段のアンチパラレルダイオード21aが損傷すると、FET22aが高インピーダンス、FET22bが低インピーダンスの状態となり、初段のアンチパラレルダイオード21aに代わり、2段目のアンチパラレルダイオード21bが過入力保護素子として機能する。以上説明したように、本発明の第1の実施形態では、過入力により保護回路が壊れても、その回路を電気的に高周波伝送ラインから切り離すことが可能なので、MMICの高周波特性そのものを悪化することがない。また、過入力に対する保護回路が多段構成されているので、過入力によりその初段部の保護回路が故障しても、次段に構成された保護回路により、IC内部の回路を保護できる。また、保護回路の故障と同時に故障回路の切り離しを行ない、更に次段の保護回路のスイッチを自動で行うことができるので、無線通信装置の改修作業を不要とすることができる。次に、本発明の第2の実施形態について説明する。図5は、本発明の第2の実施形態に係る過入力保護回路機能付きMMICを示す接続図である。前述の第1の実施形態では、2段構成の過入力保護回路を示したが、この実施形態は、3段構成の過入力保護回路としている。図5に示す実施形態では、図1に示した第1の実施形態に対して、更に、3段目のアンチパラレルダイオード21cと、スイッチング素子としてのFET22cとが追加されている。3段目のアンチパラレルダイオード21cの一端は、高周波伝送ライン13に接続され、アンチパラレルダイオード21cの他端は、FET22cのドレインに接続される。FET22cのソースは接地される。また、FET22cのゲートがインダクタ25dを介して電源24bに接続される。アンチパラレルダイオード21cの他端とFET22cのドレインは、インダクタ25eを介して、電源24cに接続される。電源24cは、-2VfVの電源である。更に、高周波伝送ライン13において、2段目のアンチパラレルダイオード21bと3段目もアンチパラレルダイオード21cとの間には、インダクタ15bが設けられる。他の構成は、前述の第1の実施形態と同様であり、同一部分には同一符号を付し、その説明を省略する。前述の第1の実施形態では、アンチパラレルダイオード21aに損傷がないときには、アンチパラレルダイオード21aのみが過入力保護素子として機能し、初段のアンチパラレルダイオード21aが損傷すると、アンチパラレルダイオード21aに代わり、アンチパラレルダイオード21bが過入力保護素子として機能する。ここまでの動作は、前述の第1の実施形態と同様である。本発明の第2の実施形態では、更に、2段目のアンチパラレルダイオード21bが損傷すると、2段目のアンチパラレルダイオード21bに代わり、3段目のアンチパラレルダイオード21cが過入力保護素子として機能する。つまり、アンチパラレルダイオード21aに代わり、アンチパラレルダイオード21bが過入力保護素子として機能しているときには、前述したように、2段目のFET22bのインピーダンスが低くなる。このとき、3段目もFET22cのゲートには、電源24bから-2VfVが印加される。また、FET22cのドレインには、電源24cから-2VfVが印加される。このため、FET22cのインピーダンスは高くなり、3段目のアンチパラレルダイオード21cは、高周波伝送ライン13から切り離された状態となっている。ここで、2段目のアンチパラレルダイオード21bが損傷して短絡すると、ライン23bが0Vとなり、3段目のFET22cのゲートに0Vが印加され、FET22cのインピーダンスは低くなる。これにより、2段目のアンチパラレルダイオード21bに代わり、3段目のアンチパラレルダイオード21cが過入力保護素子として機能することになる。次に、本発明の第3の実施形態について説明する。図6は、本発明の第3の実施形態に係る過入力保護回路機能付きモノリシックマイクロ波集積回路の構成を示す接続図である。この実施形態は、過入力保護素子として用いるアンチパラレルダイオードの許容電力を上げるようにしたものである。前述の第1の実施形態では、アンチパラレルダイオード21a及び21bとして、高周波伝送ライン13から接地方向を順方向として直列に接続された5つのダイオードと、接地方向から高周波伝送ライン13への方向を順方向とする1つのダイオードからなるものを用いている。これに対して、この実施形態では、アンチパラレルダイオード21a及び21bとして、高周波伝送ライン13から接地方向をに接続された7つのダイオードと、接地方向から高周波伝送ライン13方向に接続されて2つのダイオードからなるものを用いている。このように、アンチパラレルダイオードを構成するダイオードの数量を増やし、見かけ上の順方向降下電圧を変えることで、過入力の許容電力を上げることができる。なお、他の構成については,前述の第1の実施形態と同様である。次に、本発明の第4の実施形態について説明する。図7は、本発明の第4の実施形態に係る過入力保護回路機能付きモノリシックマイクロ波集積回路の構成を示す接続図である。この実施形態は、図1で示したインダクタを、高周波帯域の1/4波長のショートスタブで構成したものである。図7に示すように、この実施形態では、図1に示した第1の実施形態におけるインダクタ15を、高周波帯域の1/4波長のショートスタブ51に変更したものである。このようなショートスタブ51を用いても、インダクタ15と同様の効果が得られる。本発明は、上述した実施形態に限定されるものではなく、この発明の要旨を逸脱しない範囲内で様々な変形や応用が可能である。例えば、上述の実施形態では、スイッチング素子としてFETを使用しているが、スイッチング素子としてバイポーラトランジスタを用いても良い。"