"第1のメモリダイエレメントを含む1又は複数のメモリダイエレメントを有するメモリ積層体と、前記メモリ積層体に連結されたシステムエレメントとを備えるメモリデバイスであって、前記第1のメモリダイエレメントは、複数のデータシリコン貫通ビア複数のデータTSVと1又は複数のスペアのTSVとを含む複数のTSVと、前記複数のデータTSVのうち欠陥をもつTSVの処理を修復するための自己修復論理とを含み、前記欠陥をもつTSVの前記処理の修復は、前記1又は複数のスペアのTSVの利用を含む、メモリデバイス。前記自己修復論理は、前記複数のデータTSVのためのデータに基づいて誤り訂正コードを生成する誤り訂正コード生成器を含み、前記誤り訂正コードは、前記1又は複数のスペアのTSVを介して転送される、請求項1に記載のメモリデバイス。前記自己修復論理は、更に、前記欠陥をもつTSVのための訂正されたデータを生成する誤り訂正論理を含む、請求項2に記載のメモリデバイス。前記自己修復論理は、前記欠陥をもつTSVを検出するための検出エレメントを含む、請求項1に記載のメモリデバイス。前記自己修復論理は、前記欠陥をもつTSVを宛先とするデータを、第1のスペアのTSVに送るマルチプレクサエレメントを含む、請求項4に記載のメモリデバイス。前記自己修復論理は、更に、前記第1のスペアのTSVで受け取ったデータを、前記欠陥をもつTSVのための接続に送るデマルチプレクサエレメントを含む、請求項5に記載のメモリデバイス。前記自己修復論理は、前記メモリデバイスの製造中に、欠陥をもつTSVの処理の静的な修復を提供する、請求項1から6の何れか1項に記載のメモリデバイス。前記自己修復論理は、前記メモリデバイスの処理中に、欠陥をもつTSVの処理の動的な修復を提供する、請求項1から7の何れか1項に記載のメモリデバイス。前記メモリデバイスはWideIO対応デバイスである、請求項1から8の何れか1項に記載のメモリデバイス。1又は複数のメモリダイエレメントを含むメモリ積層体と、前記メモリ積層体に連結されたシステムエレメントと、複数のシリコン貫通ビア複数のTSVとを含む積層メモリデバイスの試験を実行する段階と、前記複数のTSVのうち1又は複数の欠陥をもつTSVを検出する段階と、前記1又は複数の欠陥をもつTSVの処理を修復する段階とを備え、前記処理の修復には、前記複数のTSVのうちの1又は複数のスペアのTSVの利用が含まれる、方法。前記1又は複数の欠陥をもつTSVの前記処理を修復する段階は、前記複数のTSVのうちの複数のデータTSVのためのデータに基づいて誤り訂正コードを生成する段階を有する、請求項10に記載の方法。前記1又は複数のスペアのTSVを介して前記誤り訂正コードを転送する段階を更に備える、請求項11に記載の方法。前記1又は複数の欠陥をもつTSVのための訂正されたデータを生成する段階を更に備える、請求項10から12の何れか1項に記載の方法。前記1又は複数の欠陥をもつTSVの前記処理を修復する段階は、第1の欠陥をもつTSVを宛先とするデータを、第1のスペアのTSVに送る段階を有する、請求項10に記載の方法。前記1又は複数の欠陥をもつTSVの前記処理を修復する段階は、前記第1のスペアのTSVで受け取ったデータを、前記第1の欠陥をもつTSVのための接続に送る段階を更に有する、請求項14に記載の方法。前記1又は複数の欠陥をもつTSVの前記処理を修復する段階は、前記積層メモリデバイスの製造中に静的な修復を行う段階を有する、請求項10から15の何れか1項に記載の方法。前記1又は複数の欠陥をもつTSVの前記処理を修復する段階は、前記メモリデバイスの処理中に動的な修復を行う段階を有する、請求項10から16の何れか1項に記載の方法。システムのデータを処理するプロセッサと、データの送信、データの受信、又は両方のために、無指向性アンテナに連結されたトランスミッタ、レシーバ、または両方と、積層メモリデバイスを有し、データを格納するメモリとを備えるシステムであって、前記積層メモリデバイスは、第1のメモリダイエレメントを含む1又は複数のメモリダイエレメントを有するメモリ積層体と、前記メモリ積層体に連結されたシステムエレメントとを含み、前記第1のメモリダイエレメントは、複数のデータシリコン貫通ビア複数のデータTSVと1または複数のスペアのTSVとを含む複数のTSVと、前記複数のデータTSVのうち欠陥をもつTSVの処理を修復するための自己修復論理とを含み、前記修復は、前記1又は複数のスペアのTSVの利用を含む、システム。前記自己修復論理は、前記複数のデータTSVのためのデータに基づいて誤り訂正コードを生成する誤り訂正コード生成器を含み、前記誤り訂正コードは、前記1又は複数のスペアのTSVを介して転送される、請求項18に記載のシステム。前記自己修復論理は、更に、前記欠陥をもつTSVのための訂正されたデータを生成する誤り訂正論理を含む、請求項19に記載のシステム。前記自己修復論理は、前記欠陥をもつTSVを検出するための検出エレメントを含む、請求項18に記載のシステム。前記自己修復論理は、前記欠陥をもつTSVを宛先とするデータを、第1のスペアのTSVに送るマルチプレクサエレメントを含む、請求項21に記載のシステム。前記自己修復論理は、更に、前記第1のスペアのTSVで受け取ったデータを、前記欠陥をもつTSVのための接続に送るデマルチプレクサエレメントを含む、請求項22に記載のシステム。前記システムはモバイルデバイスである、請求項18から23の何れか1項に記載のシステム。前記モバイルデバイスはタブレットコンピュータである、請求項24に記載のシステム。本発明の実施形態は、概して、積層メモリアーキテクチャのための自己修復論理に関している。ここでは以下が利用される。3D積層メモリ3Dは、三次元を示す又は積層メモリは、1又は複数の連結されたメモリダイ層、メモリパッケージ、又はその他のメモリエレメントを含むコンピュータメモリを意味する。メモリは、垂直積層又は水平隣りに並べられる等積層されてよく、又は、互いに連結されたメモリエレメントを含んでもよい。特に、積層メモリDRAMデバイス又はシステムは、複数のDRAMダイ層を含むメモリデバイスを含んでよい。積層メモリデバイスは更に、デバイス内にシステムエレメントを含んでよく、これはここでは、システム層またはエレメントと称され、システム層は、CPU中央処理装置、メモリコントローラ、及びその他の関連するシステムエレメント等のエレメントを含んでよい。システム層は、システムオンチップSoCを含んでよい。幾つかの実施形態では、論理チップが、アプリケーションプロセッサ又はグラフィクス処理ユニットGPUであってよい。積層DRAM規格WideIO規格等が設立されてから、DRAMウェハは、メモリ積層体と同じパッケージに、システムオンチップSoCウェハ等のシステムエレメントとともに積層されてよくなった。積層メモリは、シリコン貫通ビアTSV製造技術を利用してよく、この技術により、ビアがシリコンダイを貫通して生成されることで、メモリ積層体に信号経路が提供される。TSV製造技術は、積層シリコンチップ間を、直接接触によって相互接続するために利用される。しかし、この技術は、TSVが欠陥をもつ場合には、顕著な歩留り損失を引き起こす場合がある。積層メモリ組み立てプロセス及びTSV製造は、潜在的に、積層メモリデバイスに欠陥を生じさせる場合がある。この結果、製造及び試験コストが上昇し、製造における歩留りに関する問題が生じる場合がある。欠陥をもつTSVが存在すると、製造歩留りに直に影響を与えるために、欠陥をもつTSVは積層メモリ製造において重大な要素である。欠陥をもつTSVを有する各デバイスを破棄する場合には、コストは、従来のシングルダイメモリにおける欠陥と比較してかなり大きくなる。これは、積層メモリでは、積層DRAMパッケージ及びSoCの両方が失われることになるからである。従来のメモリでは、修復プロセスは、行列全体を、余剰の行列で置き換えることを含むが、これでは、接続されるTSVが欠陥をもつ状況の助けにはならない。幾つかの実施形態では、装置、システム、又は方法が、スペアのTSVを利用して欠陥をもつTSVの修復プロセスを動的に実行する自己修復論理を含む。幾つかの実施形態では、信頼性を高め、コストを低減し、製造歩留りを向上させるために、積層メモリデバイスにおけるTSVのなかにスぺアのTSVを含めることで、欠陥をもつTSVの修復を可能とする。しかし、積層メモリデバイスのハードウェアオーバヘッドが過剰になるケースを低減させたり防いだりするためには、積層メモリにおける修復論理を最小限に抑える必要がある。幾つかの実施形態では、自己修復論理、例えば、誤り訂正コードECC及びデータのリダイレクトを、スペアのTSVの利用による、欠陥をもつTSVの処理の修復用に採用することができる。幾つかの実施形態では、TSV修復技術によって、欠陥をもつTSVの処理を置き換えることにより欠陥をもつTSVの動的な修復を行うことができるので、TSV欠陥をもつ積層メモリデバイスの処理全体を行うことができるようにすることによって、デバイスの製造歩留り及び信頼性が向上する。幾つかの実施形態では、自己修復技術は、欠陥をもつTSVを置き換えるために、デバイスの再ルーティング又は異なるエレメントへのシフト処理を必要としない。幾つかの実施形態では、欠陥をもつTSVを特定するための試験及び欠陥をもつTSVの処理の自己修復は、様々な時点で行われてよく、及び、メモリデバイスの寿命の間には複数回実行されてよい。試験及び自己修復は、初期試験では静的であってよく、処理中には動的であってよい。例えば、TSVの処理の試験及び自己修復は、積層メモリデバイスの製造中に行われてもよいし、積層メモリを含む装置又はシステムの製造中に行われてもよい。更に、試験及び自己修復は、これら装置又はシステムの処理中に行われてもよい。例としては、試験及び自己修復が、装置又はシステムの各電力投入サイクルで行われてよい。幾つかの実施形態では、装置、システム、又は方法が、メモリデバイスのTSVが転送するデータの誤り訂正を提供する。幾つかの実施形態では、積層メモリデバイスが、誤り訂正コードを利用する自己修復論理を含む。この手法では、送信側において、チェックビット又は他の誤り訂正コードが、複数のTSVが転送するデータに基づいて生成される。例えば、チェックビットの生成において、各データバイトが全て利用されてよい。データはTSVを経由して転送され、チェックビットはスペアのTSVを経由して転送される。受信側では、データ生データ及びチェックビットがデコードされ、破損したデータが訂正されることによって、欠陥をもつTSVチャネルであるかに関わらず、正しいデータが積層メモリデバイスによって提供されるようにする。したがって、欠陥をもつTSVが存在していようとも、誤り訂正論理は、チャネルからの破損したデータを訂正することができ、したがって、TSVの処理の置き換えを提供することができる。特定の実装例では、特定の誤りが検出され訂正されてよく、又は、過剰な数の欠陥をもつTSVが存在している状況等の場合には、特定の誤りが、訂正されなくても検出はされる。例えば、論理は、SEC-DEDsingleerrorcorrectionanddoubleerrordetection、SEC-DAECsingleerrorcorrectionanddoubleadjacenterrorcorrection、及び、その他の訂正及び検出処理を提供してよい。一例としては、SEC-DAECがTSVの処理において特に有用である。これは、デバイスにおける欠陥が、互いに隣接するTSV間の問題を生じさせる場合があり、したがい、二重の隣接している誤りを訂正することに特定の価値がありうるからである。誤り訂正コード及び誤り検出コードが一般的な例である複数の異なる種類の自己修復論理が、装置、システム、又は方法の実施形態で利用されてよい。例えばシングルビットの誤り訂正コードにおいては、データワードを利用してチェックビットが生成される。データワードのサイズがDであり、SEC-DEC機能を有することが要求されるチェックビットの数がCである場合には、D及びCが式1の要件を満たしているときにCが決定される。したがって、データワードが32ビット、64ビット、及び128ビットである場合には、単一の誤り訂正を実行するためには、それぞれ、チェックビットが6、7、及び8ビット必要である。従って各32TSV、64TSV,又は128TSVは全て、誤り訂正コードを利用して修復プロセスを実行するために、6、7、又は8個のスペアのTSVを有してよい。幾つかの実施形態では、装置、システム、又は方法が、欠陥をもつTSVからスペアのTSVへのデータのリダイレクトを利用して、TSVの処理の修復を提供する。幾つかの実施形態では、ハードウェアマッピングプロセスが、自己修復プロセスを実行するべく、欠陥をもつTSVチャネルをスペアのチャネルにマッピングする。この手法では、送信側で、マッピングマルチプレクサが利用されてよく、マルチプレクサのための選択ビットが動的又は静的に生成されてよい。幾つかの実施形態では、受信側にデマルチプレクサ論理が実装されており、選択ビットが同じようにして生成されてよい。動的な手法では、1又は複数の欠陥をもつTSVを特定するために、自己診断回路BIST:BuiltinSelfTest論理が実行されてよい。幾つかの実施形態では、送信側及び受信側でハードウェアマッピング論理を利用することにより、静的及び動的な修復が実行される。幾つかの実施形態では、静的及び動的な修復プロセスが、欠陥をもつTSVをスペアのTSVにルーティングするために、マルチプレクサ/デマルチプレクサ論理又はその他の類似した論理を利用する。幾つかの実施形態では、メモリデバイスが、第1のメモリダイエレメントを含む1又は複数のメモリダイエレメントを有するメモリ積層体と、メモリ積層体に連結されたシステムエレメントとを含む。第1のメモリダイエレメントは、複数のTSVを含み、該TSVは、データTSVと、1又は複数のスペアのTSVと、複数のデータTSVのうち欠陥をもつTSVの処理を修復する自己修復論理とを含み、欠陥をもつTSVの処理の修復には、1又は複数のスペアのTSVの利用が含まれる。幾つかの実施形態では、方法は、積層メモリデバイスの試験を行うことを含み、積層メモリデバイスは、1又は複数のメモリダイエレメントを含むメモリ積層体と、前記メモリ積層体に連結されたシステムエレメントと、複数のシリコン貫通ビアTSVとを含み、方法は、複数のTSVのうち1又は複数の欠陥をもつTSVを検出することと、1又は複数の欠陥をもつTSVの処理を修復することとを含み、処理の修復には、1又は複数のスペアのTSVの利用が含まれる。幾つかの実施形態では、システムが、システムのデータを処理するプロセッサと、データを送信したり、データを受信したり、又は両方を行うための無指向性アンテナが連結されたトランスミッタ、レシーバ、又は両方と、データを格納するためのメモリとを備え、メモリは積層メモリデバイスを含む。幾つかの実施形態では、積層メモリデバイスは、第1のメモリダイエレメントを含む1又は複数のメモリダイエレメントを有するメモリ積層体と、メモリ積層体に連結されたシステムエレメントとを含み、第1のメモリダイエレメントは、複数のTSVを含み、複数のTSVは複数のデータTSVと1又は複数のスペアのTSVと、複数のデータTSVのうち欠陥をもつTSVの処理を修復する自己修復論理とを含み、修復には、1又は複数のスペアのTSVの利用が含まれる。図1は、3D積層メモリの実施形態を示す。図では、WideIOメモリデバイス等の3D積層メモリデバイス100が、ここではメモリ積層体と称されることもある1又は複数のDRAMメモリダイ層120に連結されたシステムエレメント110を含む。幾つかの実施形態では、システムエレメントは、システムオンチップSoC又はその他の類似したエレメントであってよい。この図では、DRAMメモリダイ層が、第1のメモリダイ層130、第2のメモリダイ層140、第3のメモリダイ層150、及び、第4のメモリダイ層160である4つのメモリダイ層を含む。しかし実施形態において、メモリ積層体120内のメモリダイ層の数には特に制限はなく、メモリダイ層の数はこれより多くても少なくてもよい。各ダイ層は、1又は複数のスライス又は部分を含んでよく、及び、1又は複数の異なるチャネルを有してよい。各ダイ層は、熱問題を解決するためのTCSR温度補償された自己リフレッシュ:temperaturecompensatedselfrefresh回路を含んでよく、TCSR及びモードレジスタMRは、デバイスの管理論理の一部であってよく、MCは、TCSRによりリフレッシュレートを調節するために熱オフセットビットを含んでよい。ダイ層及びシステムエレメントは、互いに熱的に結合されていてよい。他のエレメントのなかで、システムエレメント110は、メモリ積層体120のための、WideIOメモリコントローラ等のメモリコントローラ112を含んでよい。幾つかの実施形態では、各メモリダイ層がこの図の第4のメモリダイ層160等の最上部又は最外部メモリダイ層などは除く場合もあるだろうが、メモリダイ層内に経路を提供するために、複数のシリコン貫通ビアTSV105と、1又は複数のスペアのTSV107とを含む。幾つかの実施形態では、積層メモリデバイス100は、スペアのTSV107を利用してTSVの処理の自己修復を提供する。幾つかの実施形態では、メモリダイ層120の1又は複数が、欠陥をもつTSVを検出するために、検出論理を含む。検出論理は、メモリダイ層のBISTエレメントを含んでよい。幾つかの実施形態では、メモリダイ層120の1又は複数が、欠陥をもつTSVのためのTSVの処理の修復を提供するために、スペアのTSV自己修復論理例えば、第1のメモリダイ層130内に示されている自己修復論理132を含む。幾つかの実施形態では、自己修復論理132は、スペアのTSVを利用する誤り訂正論理を含んでよく、この誤り訂正論理は、1又は複数の欠陥をもつTSVが生じる誤りを訂正する。幾つかの実施形態では、スペアのTSV論理は、欠陥をもつTSVのデータをスペアのTSV内に再ルーティングさせるべく、マルチプレクス及びデマルチプレクス処理を含んでよい。図2は、誤り訂正コードの生成を利用して、欠陥をもつTSVの処理の置き換えを提供する自己修復装置またはシステムの実施形態を示す。図2は、受信されたデータワードに基づいてチェックビットを生成するハードウェアアーキテクチャの実施形態を示す。しかし、実施形態は、いずれかの特定の誤り訂正構造に限定はされない。幾つかの実施形態では、欠陥をもつTSVの位置に関わらず、破損したデータがECCスキームによって復元されてよい。この図では、メモリ装置又はシステム200が、複数のTSV210を含み、複数のTSV210は1又は複数のスペアのTSV215を含む。データを受信することが意図されている、スペアではないTSVは、ここではデータTSVと称されてよい。図示されているように、いずれかの時点で、TSV220が欠陥になる。図示されているように、複数のTSV210のうちのデータTSVへの入力は、チェックビット生成器225又は他の誤り訂正コード生成器、図3の誤り訂正コード生成器300を含むにも接続されている。幾つかの実施形態では、チェックビット生成器225は、スペアのTSV215を介した送信のためにチェックビットを生成し、チェックビットは、欠陥をもつTSV220によって破損したデータの訂正に利用される。図3は、装置又はシステムの実施形態における誤り訂正コードの生成を示す。幾つかの実施形態では、誤り訂正コード生成器300例えば図2に示すチェックビット生成器225が、複数のTSVを宛先とする各データビット入力305例えば図2に示す複数のTSV210のうちのデータTSVを受け取る。この特定の実装例においては、誤り訂正コード生成器300が、TSVのための自己修復プロセスで利用するためのチェックビット350を生成するための、複数の排他的論理和エレメントXOR320、325、330、及び335を含む。しかし、メモリ装置またはシステムの実施形態は、いずれか特定の誤り訂正コード生成器の実装例に限定はされない。図4は、欠陥をもつTSVの処理の自己修復を提供する装置またはシステムのための誤り訂正エレメントの実施形態を示す。幾つかの実施形態では、メモリ装置又はシステム400は、欠陥をもつTSVの処理の自己修復を提供する誤り訂正論理450を含む。幾つかの実施形態では、訂正論理は、接続425に連結された複数のTSV410からデータを受信して、該TSVはスペアのTSV415を含み、スペアのTSVは、スペアではないTSVを介して送信されるデータに基づいて生成された誤り訂正コードを提供するために利用される。この例では、TSVは、欠陥をもつTSV420等の1又は複数の欠陥をもつTSVを含む。幾つかの実施形態では、メモリ装置又はシステムは、欠陥をもつTSVが生じる誤りの訂正を提供することによって、欠陥をもつTSV420の処理の自己修復を提供するための誤り訂正論理を利用する。図5は、欠陥をもつTSVの、スペアのTSVでの代替を利用して、TSVの処理の自己修復を提供する装置及びシステムを示す。幾つかの実施形態では、静的及び動的な修復に利用されてよいハードウェアマッピングプロセスが、欠陥をもつTSVを宛先とするデータをスペアのTSVにルーティングするマルチプレクサ/デマルチプレクサ論理を利用する。幾つかの実施形態では、メモリ装置又はシステム500は、TSV510のセットを宛先とする複数の関数値505を受信し、装置又はシステム500のTSVは、更に、1又は複数のスペアのTSV515も含んでいる。幾つかの実施形態では、装置又はシステムは、マルチプレクサ530を含み、マルチプレクサ530は、欠陥をもつTSVのためのデータをスペアのTSVにルーティングするべく、欠陥をもつTSVが存在するデータラインを選択するために利用される。幾つかの実施形態では、スペアのTSVを介してデータを送信することによって、関連するデータを送信する際に、欠陥をもつTSVの処理を自己修復することができる。図5は、スペアのチャネルにデータを再ルーティングするためにマルチプレクサエレメントが利用される特定の実装例を示している。しかし、実施形態はこの特定の実装例に限定はされず、スペアのTSVを利用した送信のために欠陥をもつTSVのためのデータの選択を提供する任意のエレメントを利用してよい。例えば、マルチプレクサ論理は、標準的なセル、パストランジスタ、又は、原始的な論理ゲートを利用して実装されてよい。或る実施形態でパストランジスタ論理の実装が選択された場合には、パストランジスタ論理は、遅延均衡化delaybalancingのためにメモリデバイスの全てのチャネルに追加されてよい。特定の例において、複数のTSVのうちの第3のTSVが欠陥であると判断されると例えば図5に示すように、静的処理のためにヒューズによって欠陥の位置が特定されてよく、ヒューズ540は、各送信TSVについて図示されている。ヒューズは、図5では1又は0として表されている1は、欠陥の位置を示し、0は、欠陥をもたない位置を示す。この実装例では、欠陥の位置のビットを、マルチプレクス/デマルチプレクス選択ビットとして利用している。しかし実施形態は、マルチプレクサ及びデマルチプレクサ処理のための選択データのこの特定の実装例に限定はされない。図6は、欠陥をもつTSVからのデータを代替するためにスペアのTSVのデータの利用を提供する装置又はシステムの実施形態を示す。幾つかの実施形態では、メモリ装置又はシステム600が、関数値605を転送するために複数のTSV610を含み、該TSVは、欠陥をもつTSVの処理の自己修復に利用するための1又は複数のスペアのTSV615を含む。この図では、TSV620に欠陥があり、その結果、このTSVを宛先とするデータは、1又は複数のスペアのTSV615のうちの代替TSVによって送信されたものである。幾つかの実施形態では、装置又はシステム600は、スペアのTSV615が受信したデータを、欠陥をもつTSV620の正しい位置へ送るときに利用されるデマルチプレクサ650を含む。この図には含まれていないが、デマルチプレクサの選択は、図5に示すようなヒューズを含んでよい。図7は、デバイス又はシステムにおける欠陥をもつTSVの特定を示す。この図では、複数のTSV710が、1又は複数の欠陥をもつTSV720を含んでよい。ある時点で、TSVの試験を行ってよく、この試験には、システムの装置のメモリダイエレメントにおいてBIST回路を利用することが含まれてよい。この図では、試験シーケンスが、全て1を含む、様々な入力705の入力を含んでよい。この図では、欠陥をもつTSV720は、誤った0値を出力735に提供する。幾つかの実施形態では、装置又はシステムは、TSV720が欠陥であると特定するべく、及び、この情報を利用してTSVの処理の自己修復を提供するべく動作する。幾つかの実施形態では、動的な修復のために、BISTエンジンが、初期ファームウェア起動/リセットシーケンスの一部として実行されてよい。幾つかの実施形態では、ハードウェアは、欠陥をもつfailingチャネルを動的に検出するべく実装されてよい。例えば、ハードウェア実装には、読み出された不整合の数を記録しておくためのカウンタが含まれてよく、予想される読み出し数を、読み出された不整合の総数と比較するコンパレータが実装される。不整合の数が、予想される読み出し数に等しい場合には、欠陥をもつTSVチャネルを特定することができる。一例として、DRAMは4つのエントリを有してよく、各エントリが32の幅を有する。この例では、BISTエンジンが、全て1を各エントリに書き込み、4つのエントリの各エントリを読み出す。読み出された不整合が4に等しい場合、且つ、不整合の全てが同じ欠陥ビットを示している場合には例えばデータビット25、データビット25に対応しているTSVチャネルが欠陥であり、置き換えが必要である。幾つかの実施形態では、欠陥をもつチャネルの位置が特定されると、ファームウェア、uCode、又は任意の他のデータビットプログラミング方法等の複数の異なる方法のいずれかで、マルチプレクス/デマルチプレクス選択ビットがプログラミングされてよい。図8は、欠陥をもつTSVの処理を修復するために、積層メモリデバイスにおいてスペアのTSVを利用するプロセスの実施形態を示すフローチャートである。この図では、積層メモリデバイスのための試験が実行されてよくステップ805、積層メモリデバイスは、スペアのTSVと、欠陥をもつTSVの処理の自己修復を提供する論理とを含んでいる。幾つかの実施形態では、1又は複数の欠陥をもつTSVが積層メモリデバイスから特定されたかを判断するための試験があってよいステップ810。欠陥をもつTSVが特定されなかった場合には、通常の処理を開始し、又は、続け815、実装によっては、この後に、メモリデバイスを含む装置又はシステムの起動の試験等の、メモリデバイスの再テスト期間ステップ805が続いて良い。幾つかの実施形態では、TSVの試験は、自己修復の実装に応じて変更されてよい。幾つかの実施形態では、試験は、1又は複数のスペアのTSVを介した送信のための誤り訂正ビットの生成を含んでよい。幾つかの実施形態では、試験は、メモリデバイスのBIST回路を利用する試験を含んでよい。幾つかの実施形態では、1又は複数の欠陥をもつTSVが特定されると810、1又は複数のスペアのTSVを利用して欠陥をもつTSVの処理の自己修復を提供するための処理が実行される820。幾つかの実施形態プロセスAに示すようなでは、自己修復が、スペアのTSVを介して送信された、生成された誤り訂正ビットを受信することを含む825。幾つかの実施形態では、欠陥をもつTSVのための訂正されたデータが、誤り訂正論理を利用して生成され830、訂正されたデータは、受信したデータ及び誤り訂正データに基づいている。メモリデバイス処理は、次に、訂正されたデータを利用して続けられ835、メモリデバイスの通常の処理の開始、又は継続が可能となる815。幾つかの実施形態プロセスBに示すようなでは、自己修復が、各欠陥をもつTSVのためのスペアのTSVを特定すること850を含み、スペアのTSVに、欠陥をもつTSVを宛先とするデータを送るべくマルチプレクサ又はその他の論理エレメントを設定すること855を含む。幾つかの実施形態では、特定されたスペアのTSVから、1又は複数の欠陥をもつTSVのための適切なデータ接続にデータを送るべくデマルチプレクサが設定される860。次にメモリデバイス処理は、スペアのTSVデータ経路を利用して続けられ865、メモリデバイスの通常の処理の開始、又は継続が可能となる815。図9は、スペアのTSVを利用した欠陥をもつTSVの処理の修復のためのエレメントを含む装置又はシステムの実施形態を示す。コンピューティングデバイス900はコンピューティングデバイスを表し、これは、モバイルコンピューティングデバイス、例えば、ラップトップコンピュータ、タブレットコンピュータ別個のキーボードがないが、タッチスクリーンをもつデバイス、タッチスクリーン及びキーボードの両方をもつデバイス、迅速に開始する機能をもつデバイス迅速にON処理instantonoperationと称される、及び、一般的に処理においてネットワークに接続されるデバイス常に接続alwaysconnectedと称される、モバイルフォンもしくはスマートフォン、無線利用可能なe-リーダwirelessenabledereader、又はその他の無線モバイルデバイスを含む。特定のコンポーネントは一般的に示されており、デバイス900にはこれらデバイスの全てのコンポーネントは示されていないことを理解されたい。コンポーネントは、1又は複数のバスまたはその他の接続905によって接続されてよい。デバイス900は、デバイス900の一次的プロセシング処理を実行するプロセッサ910を含む。プロセッサ910は、1又は複数の物理的デバイスを含むことができ、これは、マイクロプロセッサ、アプリケーションプロセッサ、マイクロコントローラ、プログラム可能論理デバイス、又はその他の処理手段等である。プロセッサ910が実行するプロセシング処理は、アプリケーション、デバイス機能、又はこれら両方が実行されるオペレーティングプラットフォーム又はオペレーティングシステムの実行を含む。プロセシング処理は、人間のユーザ又はその他のデバイスに対するI/O入力/出力に関する処理、電力管理に関する処理、又は、別のデバイスにデバイス900を接続することにする処理を含む。プロセシング処理は更に、オーディオI/O、表示I/O、又は両方に関する処理を含んでよい。一実施形態では、デバイス900は、オーディオサブシステム920を含み、これは、オーディオ機能をコンピューティングデバイスに提供することに関するハードウェアオーディオハードウェア及びオーディオ回路等及びソフトウェアドライバ及びコーデック等コンポーネントを表す。オーディオ機能は、スピーカ、ヘッドフォン、又は、これらオーディオ出力及びマイクロホン入力の両方を含むことができる。これら機能のためのデバイスは、デバイス900内に集積することもでき、又は、デバイス900に接続させることもできる。一実施形態では、ユーザは、プロセッサ910により受信されて処理されるオーディオコマンドを提供することによって、デバイス900と相互伝達する。表示サブシステム930は、コンピューティングデバイスと相互伝達させるべくユーザに対して視覚、接触、又は両方のエレメントをもつ表示を提供するハードウェア例えば表示デバイス及びソフトウェア例えばドライバコンポーネントを表す。表示サブシステム930は、ユーザに対して表示を提供するために利用される特定のスクリーン又はハードウェアデバイスを含む表示インタフェース932を含む。一実施形態では、表示インタフェース932は、表示に関連した少なくともいくつかの処理を実行するために、プロセッサ910とは別の論理を含む。一実施形態では、表示サブシステム930は、出力及び入力を両方ともユーザに提供するタッチスクリーンデバイスを含む。I/Oコントローラ940は、ユーザとの相互伝達に関するハードウェアデバイス及びソフトウェアコンポーネントを表す。I/Oコントローラ940は、オーディオサブシステム920、表示サブシステム930、又はこれらサブシステムの両方の一部であるハードウェアを管理するべく動作することができる。加えて、I/Oコントローラ940は、デバイス900に接続する更なるデバイスのための接続点を示し、これを介してユーザがシステムと相互伝達することができる。例えば、デバイス900に接続することができるデバイスは、マイクロホンデバイス、スピーカ、又はステレオシステム、ビデオシステム、又は、他の表示デバイス、キーボードもしくはキーパッドデバイス、又は、カードリーダ又はその他のデバイス等の特定のアプリケーションとともに利用される他のI/Oデバイスを含んでよい。上述したように、I/Oコントローラ940は、オーディオサブシステム920、表示サブシステム930、又はこれらサブシステムの両方と相互伝達してよい。例えば、マイクロホン又は他のオーディオデバイスを介した入力は、デバイス900の1又は複数のアプリケーションまたは機能についての入力又はコマンドを提供することができる。加えて、オーディオ出力を、表示出力の代わりに、またはこれに加えて提供することができる。別の例では、表示サブシステムがタッチスクリーンを含む場合、表示デバイスは、更に、入力デバイスとしても動作して、これは、少なくとも部分的にI/Oコントローラ940により管理可能である。更に、I/Oコントローラ940が管理するI/O機能を提供するために更なるボタン又はスイッチがデバイス900上に存在していてもよい。一実施形態では、I/Oコントローラ940は、加速度計、カメラ、光センサ、もしくは他の環境センサ、又は、デバイス900に含めることができる他のハードウェア等のデバイスを管理する。入力は、直接ユーザ相互伝達、及び、環境入力をシステムに提供してその処理に影響を与えること例えば、雑音のフィルタリング、輝度brightness検出のためにディスプレイを調節すること、フラッシュをカメラで利用すること、又はその他の特徴、の一部であってもよい。一実施形態では、デバイス900は、バッテリ電力利用、バッテリの充電、及び、節電処理に関する特徴を管理する電力管理950を含む。幾つかの実施形態では、メモリサブシステム960は、デバイス900に情報を格納するためのメモリデバイスを含む。プロセッサ910は、メモリサブシステム960のエレメントからデータを読み出したり、該エレメントにデータを書き込んだりしてよい。メモリは、不揮発性メモリデバイスへの電力が中断された場合に状態が変更されないメモリデバイス、揮発性メモリデバイスへの電力が中断された場合に不定indeterminate状態をもつメモリデバイス、又はこれらメモリ両方を含むことができる。メモリは、アプリケーションデータ、ユーザデータ、音楽、写真、ドキュメント、又はその他のデータ、及び、デバイス900のアプリケーション及び機能の実行に関連したシステムデータ長期的であっても一時的であってもよいを格納することができる。幾つかの実施形態では、メモリサブシステム960は、積層メモリデバイス962を含んでよく、積層メモリデバイス962は、1又は複数のメモリダイ層とシステムエレメントとを含む。幾つかの実施形態では、積層メモリデバイス962は、スペアのTSV自己修復論理964を含み、自己修復論理964は、積層メモリデバイスのスペアのTSVを利用して、欠陥をもつTSVの処理の置き換えを提供する。接続970は、ハードウェアデバイス例えば、無線通信、有線通信、または両方のためのコネクタ及び通信ハードウェア及びソフトウェアコンポーネント例えばドライバ、プロトコルスタックを含み、デバイス900に、外部デバイスと通信させる。デバイスは、別個のデバイスであってもよく、例えば、他のコンピューティングデバイス、無線アクセスポイント又は基地局、及び、ヘッドセット、プリンタ、又はその他のデバイス等の周辺機器であってもよい。接続970は、複数の異なるタイプの接続を含むことができる。一般的にいうと、デバイス900は、セルラー接続972及び無線接続974を含むものとして示されている。セルラー接続972は、一般的に、無線通信事業者が提供するセルラーネットワーク接続のことであり、例えば、4G/LTELongTermEvolution、GSM登録商標globalsystemformobilecommunications又はこれらの変更バージョンもしくは派生バージョン、CDMA符号分割多元接続又はこれらの変更バージョンもしくは派生バージョン、TDM時分割多重又はこれらの変更バージョンもしくは派生バージョン、又は、他のセルラーサービス規格により提供される。無線接続974は、セルラー方式ではない無線接続のことであり、パーソナルエリアネットワークBluetooth登録商標等、ローカルエリアネットワークWiFi等、ワイドエリアネットワークWiMax等、及び、他の無線通信を含むことができる。接続は、1又は複数の無指向性又は指向性アンテナ976を含んでよい。周辺接続980は、周辺接続を行うための、ハードウェアインタフェース及びコネクタ、並びに、ソフトウェアコンポーネント例えばドライバ、プロトコルスタックを含む。デバイス900は、他のコンピューティングデバイスへの周辺デバイスへ982であってもよいし、及び、周辺デバイスが接続されていてもよいから984。デバイス900は、通常、デバイス900上のコンテンツを管理する例えばダウンロード、アップロード、変更、又は同期する等のために、他のコンピューティングデバイスに接続するドッキングコネクタを有する。加えて、ドッキングコネクタは、デバイス900に、例えば、オーディオビジュアル又はその他のシステムへのコンテンツ出力を制御させる、特定の周辺機器に接続することをデバイス900に可能とする。専用のproprietaryドッキングコネクタ又はその他の専用の接続ハードウェアに加えて、デバイス900は、共通の又は標準に基づくstandardsbasedコネクタを介して周辺接続980を行うことができる。共通のタイプには、ユニバーサルシリアルバスUSBコネクタ複数の異なるハードウェアインタフェースのいずれかを含むことができる、MiniDisplayPortMDPを含むDisplayPort、高品位マルチメディアインタフェースHDMI登録商標、Firewire登録商標、又はその他のタイプを含むことができる。図10は、スペアのTSVを利用して欠陥をもつTSVの処理を修復するためのエレメントを有する積層メモリを含むコンピューティングシステムの実施形態を示す。コンピューティングシステムは、コンピュータ、サーバ、ゲームコンソール、又はその他のコンピューティング装置を含んでよい。この図では、本記載にとって密接な関係がない特定の標準的かつ公知のコンポーネントは、示されていない。幾つかの実施形態では、コンピューティングシステム1000は、データの送信のための、相互接続もしくはクロスバー1005又は他の通信手段を含む。コンピューティングシステム1000は、情報を処理するべく、相互接続1005に連結された1又は複数のプロセッサ1010等の処理手段を含んでよい。プロセッサ1010は、1又は複数の物理的プロセッサ及び1又は複数の論理的プロセッサを含んでよい。相互接続1005は、簡略化を期して単一の相互接続として示されているが、複数の異なる相互接続又はバスを表してもよく、これら相互接続に対するコンポーネント接続は様々であってよい。図10に示されている相互接続1005は、1又は複数の別個の物理的バス、ポイントツーポイント接続のいずれか、又は、これら両方であって、適切なブリッジ、アダプタ、又はコントローラによって接続されているものを表す、抽象的概念である。幾つかの実施形態では、コンピューティングシステム1000は、更に、プロセッサ1010が実行する情報及び命令を格納するために、メインメモリ1012として、ランダムアクセスメモリRAM又は他のダイナミックストレージデバイス又はエレメントを含む。RAMメモリは、メモリコンテンツのリフレッシュを必要とするダイナミックランダムアクセスメモリDRAM、及び、コンテンツのリフレッシュを必要としないが、コストが高いスタティックランダムアクセスメモリSRAMとを含む。幾つかの実施形態では、メインメモリは、コンピューティングシステムのユーザによるネットワーク閲覧に利用されるブラウザアプリケーションを含むアプリケーションの有効容量activestorageを含んでよい。DRAMメモリは、信号を制御するためのクロック信号を含む、同期型ダイナミックランダムアクセスメモリSDRAM、及び、EDODRAMextendeddataoutdynamicrandomaccessmemoryを含んでよい。幾つかの実施形態では、システムのメモリは、特定のレジスタ又は他の特定用途向けメモリを含んでよい。幾つかの実施形態では、メインメモリ1012は積層メモリ1014を含み、積層メモリ1014は、スペアのTSV自己修復論理1015を含む。コンピューティングシステム1000は更に、プロセッサ1010のための静的情報及び命令を格納するための、読み出し専用メモリROM1016又は他の静的ストレージデバイスを含んでよい。コンピューティングシステム1000は、特定のエレメントの格納のために1又は複数の不揮発性メモリエレメント1018を含んでよい。幾つかの実施形態では、コンピューティングシステム1000は、1又は複数の入力デバイス1030を含み、入力デバイス1030は、キーボード、マウス、タッチパッド、音声コマンド認識、ジェスチャー認識、又は、コンピューティングシステムに入力を提供するための他のデバイスのうち1又は複数を含む。コンピューティングシステム1000は、更に、相互接続1005を介して出力ディスプレイ1040に連結されてよい。幾つかの実施形態では、ディスプレイ1040は、情報又はコンテンツをユーザに対して表示するための、液晶ディスプレイLCD、又は他のディスプレイ技術を含んでよい。幾つかの環境においては、ディスプレイ1040が、入力デバイスの少なくとも一部としても利用されるタッチスクリーンを含んでよい。幾つかの環境においては、ディスプレイ1040は、オーディオ情報を提供するためのスピーカ等のオーディオデバイスであってもよいし、該オーディオデバイスを含んでもよい。1又は複数のトランスミッタ又はレシーバ1045が、相互接続1005に連結されてもよい。幾つかの実施形態では、コンピューティングシステム1000は、データの受信または送信のために1又は複数のポート1050を含んでよい。コンピューティングシステム1000は、更に、無線信号を介してデータを受信するために、1又は複数の無指向性又は指向性アンテナ1055を含んでよい。コンピューティングシステム1000は、電力デバイス又はシステム1060を含んでもよく、これには、電源、バッテリ、太陽電池、燃料電池、又は電力を提供または生成するための他のシステム又はデバイスが含まれてよい。電力デバイス又はシステム1060が提供する電力は、コンピューティングシステム1000のエレメントに適宜配電されてよい。上の記載は、説明を意図したものであり、本発明の完全な理解を提供するために複数の具体的な詳細を述べている。しかし当業者には、本発明がこれらの具体的な詳細がなくても実施可能であることが明らかである。他の例では、公知の構造及びデバイスはブロック図の形態で示している場合がある。例示されているコンポーネントの間の中間的な構造が存在する場合がある。ここで記載又は図示するコンポーネントは、記載又は図示されていない更なる入力又は出力を有してよい。様々な実施形態は、様々なプロセスを含んでよい。これらのプロセスは、ハードウェアコンポーネントにより実行されてもよいし、コンピュータプログラム又はマシン実行可能な命令によって具現化されてもよく、該命令をプログラミングされた汎用又は専用プロセッサ又は論理回路に、該プロセスを実行させるために利用されてよい。あるいは、プロセスは、ハードウェアとソフトウェアとの組み合わせによって実行されてもよい。様々な実施形態の各部分は、コンピュータプログラムプロダクトとして提供されてもよく、コンピュータプログラムプロダクトは、コンピュータプログラム命令が格納された非一時的なコンピュータ可読記憶媒体を含んでよく、これは、具体的な実施形態におけるプロセスを実行するための1又は複数のプロセッサによって実行されるべくコンピュータ又は他の電子デバイスをプログラミングするために利用されてよい。コンピュータ可読媒体は、これらに限定はされないが、フロッピー登録商標ディスク、光学ディスク、コンパクトディスク読み出し専用メモリCD-ROM、及び光磁気ディスク、読み出し専用メモリROM、ランダムアクセスメモリRAM、消去可能かつプログラム可能な読み出し専用メモリEPROM、電気的に消去可能かつプログラム可能な読み出し専用メモリEEPROM、磁気又は光学カード、フラッシュメモリ、又は、電子命令を格納するために適した他のタイプのコンピュータ可読媒体を含んでよい。更に、実施形態は更に、コンピュータプログラムプロダクトとしてダウンロードされてもよく、プログラムが、遠隔のコンピュータから要求を発しているコンピュータに転送されてよい。方法の多くは、最も基本的な形で記載されているが、本発明の範囲の基本的な範囲から逸脱せずに、方法のいずれかにプロセスを追加したり、いずれかからプロセスを削除したりすることができ、記載されたメッセージのいずれかに情報を追加したり、いずれかから情報を削除したりすることもできる。当業者には、多くの更なる変形例及び適合例が可能であることが明らかである。特定の実施形態は、本発明を限定するためではなく、本発明を例示するために提供されている。本発明の実施形態の範囲は、上述した特定の例によってではなく以下の請求項によってのみ判断されるべきである。エレメントAがエレメントBと、またはこれに連結されているという場合、エレメントAはエレメントBに直接連結されていてもよいし、例えばエレメントCを介して間接的にエレメントBに連結されていてもよい。明細書又は請求項で、コンポーネント、特徴、構造、プロセス、又は特性Aが、コンポーネント、特徴、構造、プロセス、又は特性Bを生じさせると書かれている場合には、Aが、Bの少なくとも部分的な原因であることを意味するが、Bを生じさせるのを助けた少なくとも1つの他のコンポーネント、特徴、構造、プロセス、又は特性が存在している可能性もある。明細書で、コンポーネント、特徴、構造、プロセス、又は特性が、含まれてもよいmay、てよいかもしれないmight又はることがあるかもしれないcouldなどと示している場合には、この特定のコンポーネント、特徴、構造、プロセス、又は特性は、含まれることが必須ではない。明細書又は請求項が、或る、又は、1つのaanエレメントと述べている場合、これは、記載されているエレメントが1つだけあることを意味するわけではない。実施形態は、本発明の実装例又は例示である。明細書におけるある実施形態、一実施形態、幾つかの実施形態、又は他の実施形態といった言及は、実施形態と関連させて記載されている特定の特徴、構造又は特性が、少なくとも幾つかの実施形態に含まれることを意味しているが、必ずしも全ての実施形態に含まれることを意味しているわけではない。ある実施形態、一実施形態、又は幾つかの実施形態が幾つか記載されていても、必ずしもこれらが全て同じ実施形態を言及しているわけではない。本発明の例示的な実施形態の前述した記載では、開示をまとめるため、及び、様々な発明の思想の1又は複数の理解を助けるために、様々な特徴が単一の実施形態、図、又は記載にまとめられている場合があることが理解されるだろう。しかしこの開示方法は、請求されている発明が、各請求項に明示されている特徴以外の特徴を必要としているという意図を反映したものと解釈されるべきではない。むしろ、以下の請求項に反映されているように、発明の側面は、単一の前述した開示実施形態の全ての特徴未満に存在している。従って請求項が本記載に明示的に組み込まれており、各請求項がそれ自身が本発明の別個の実施形態として成り立つことをここに示す。"