"外部の電源部からドレインに供給される電力をソースから負荷部に出力するN型の電界効果トランジスタを備え、前記ドレイン及び前記ソース間における通電のオン状態及びオフ状態の切り換えによって、前記負荷部の負荷状態に応じた電力を前記ソースから出力する電源回路であって、前記電源部からの電力を前記N型電界効果トランジスタのゲートに供給する駆動ラインと、前記ソースから前記負荷部に電力を出力する出力ラインと、前記駆動ラインに一方の端部が接続されると共に、前記出力ラインに他方の端部が接続され、前記駆動ライン及び前記出力ライン間の電位差によって電力を充電する充電手段と、前記駆動ラインに設けられ、前記電源部から供給される電力及び前記充電手段に充電された電力によって、前記ゲートに前記ソースよりも高電位の電圧を印加することにより、当該N型電界効果トランジスタの前記ドレイン及び前記ソース間の通電をオン状態にする駆動手段と、前記出力ラインに接続され、前記N型電界効果トランジスタの通電がオフ状態のときに、前記出力ラインの電圧を降下させる降圧手段と、前記出力ラインにおいて前記降圧手段及び前記充電手段の接続される部分よりも前記負荷部側に設けられ、前記負荷部から前記降圧手段に向かう電流の流れを規制する電流規制手段と、を備えることを特徴とする電源回路。前記降圧手段は、一方の端部が前記出力ラインに接続され、他方の端部が接地される接地ラインと、前記接地ラインに設けられる電気抵抗部と、を有することを特徴とする請求項1に記載の電源回路。前記降圧手段は、一方の端部が前記出力ラインに接続され、他方の端部が接地される接地ラインと、前記接地ラインに設けられ、当該接地ラインの導通のオン状態及びオフ状態を切り換える降圧スイッチ部と、前記N型電界効果トランジスタの通電がオフ状態のときに、前記降圧スイッチ部をオン状態にする降圧スイッチ制御部と、を有することを特徴とする請求項1又は2に記載の電源回路。前記電流規制手段は、前記出力ラインに設けられ、前記ソースから前記負荷部に向かう電流の流れを許容すると共に、前記出力ラインにおいて前記降圧手段の接続される部分に前記負荷部から向かう電流の流れを規制するダイオード、を有することを特徴とする請求項1~3のいずれか一項に記載の電源回路。前記電流規制手段は、前記出力ラインに設けられ、当該出力ラインの導通のオン状態及びオフ状態を切り換える規制スイッチ部と、前記N型電界効果トランジスタの通電がオフ状態のときに、前記規制スイッチ部をオフ状態にすることにより、前記負荷部から前記降圧手段に向かう電流の流れを規制する規制スイッチ制御部と、を有することを特徴とする請求項1~4のいずれか一項に記載の電源回路。前記駆動手段は、前記出力ラインにおいて前記電流規制手段よりも前記負荷部側の電圧が予め設定された閾値を下回ることにより、前記N型電界効果トランジスタの前記ドレイン及び前記ソース間の通電をオン状態にすることを特徴とする請求項1~5のいずれか一項に記載の電源回路。さて、特許文献1のようなPWM用FETに換えて、P型電界効果トランジスタよりも低コスト且つ小型であるN型電界効果トランジスタを備える電源回路も、一般に広く知られている。N型電界効果トランジスタを備える電源回路は、N型電界効果トランジスタのドレインに供給される電力をソースから負荷部に出力する。このN型電界効果トランジスタでは、ゲートにソースよりも高電位の電圧が印加されることにより、ドレイン及びソース間の通電は、オン状態になる。このように、N型電界効果トランジスタを備える電源回路は、外部からの電力をゲートに供給する駆動ラインに一方の端部が接続されると共に、ソースから負荷部に電力を出力する出力ラインとに他方の端部が接続されるコンデンサを備えている場合がある。N型電界効果トランジスタの通電がオフ状態のとき、負荷部によって電力の消費される出力ラインの電圧は、駆動ラインの電圧よりも降下する。故に、コンデンサは、駆動ライン及び出力ライン間の電位差によって電力を充電できる。制御用トランジスタ等の駆動手段は、外部から供給される電力及びコンデンサに充電された電力によって、ソースよりも高電位の電圧をゲートに印加する。以上により、N型電界効果トランジスタの通電は、オン状態になる。しかし、負荷部の負荷状態が軽い場合、負荷部によって消費される電力量は少ない。故に、N型電界効果トランジスタの通電がオフ状態であっても、出力ラインの電圧は、降下し難い。このときさらに、外部のバッテリ等の電源部から供給される電力の電圧が、何らかの要因で低下することがある。すると、駆動ライン及び出力ライン間の電位差が確保されなくなるので、コンデンサは、電力を充電できない。これにより、駆動手段は、N型電界効果トランジスタのゲートに、ソースよりも高電位の電圧を印加させられなくなるので、ドレイン及びソース間の通電をオン状態にできない。以上により、電源回路は、ソースから負荷部に電力を継続的に出力することができなくなってしまう。本発明は、上記問題点に鑑みてなされてものであって、その目的は、負荷部の負荷状態が軽い状態下において電源部の電圧が低下した場合であっても、当該負荷部の負荷状態に応じた電力を継続的に出力することのできる電源回路を提供することである。上記目的を達成するために、請求項1に記載の発明では、外部の電源部からドレインに供給される電力をソースから負荷部に出力するN型の電界効果トランジスタを備え、ドレイン及びソース間における通電のオン状態及びオフ状態の切り換えによって、負荷部の負荷状態に応じた電力をソースから出力する電源回路であって、電源部からの電力をN型電界効果トランジスタのゲートに供給する駆動ラインと、ソースから負荷部に電力を出力する出力ラインと、駆動ラインに一方の端部が接続されると共に、出力ラインに他方の端部が接続され、駆動ライン及び出力ライン間の電位差によって電力を充電する充電手段と、駆動ラインに設けられ、電源部から供給される電力及び充電手段に充電された電力によって、ゲートにソースよりも高電位の電圧を印加することにより、当該N型電界効果トランジスタのドレイン及びソース間の通電をオン状態にする駆動手段と、出力ラインに接続され、N型電界効果トランジスタの通電がオフ状態のときに、出力ラインの電圧を降下させる降圧手段と、出力ラインにおいて降圧手段及び充電手段の接続される部分よりも負荷部側に設けられ、負荷部から降圧手段に向かう電流の流れを規制する電流規制手段と、を備える。この発明によれば、N型電界効果トランジスタの通電がオフ状態のときに、ソースから負荷部に電力を出力する出力ラインに接続された降圧手段は、当該出力ラインにおいて降圧手段及び充電手段の接続される部分の電圧を降下させる。故に、負荷部の負荷状態が軽く、且つ外部の電源部から供給される電力の電圧降下に伴ってN型電界効果トランジスタのゲートに電力を供給する駆動ラインの電圧が降下した場合でも、駆動ライン及び出力ライン間の電位差は、確保され得る。よって、充電手段は、駆動ライン及び出力ライン間の電位差によって電力を充電できる。以上により、駆動ラインに設けられる駆動手段は、外部から供給される電力に充電手段に充電された電力を加えることにより、N型電界効果トランジスタのゲートにソースよりも高電位の電圧を印加させて、ドレイン及びソース間の通電をオン状態にできる。加えて、出力ラインの電圧を降圧手段が降下させているときでも、負荷部から降圧手段に向かう電流の流れは、出力ラインにおいて降圧手段及び充電手段の接続される部分よりも負荷部側に設けられる電流規制手段によって、規制される。故に、N型電界効果トランジスタの通電がオン状態のときにソースから負荷部に出力ラインを通じて出力された電力は、出力ラインにおいて降圧手段の降圧作用によって電圧の降下させられる部分に戻されること無く、負荷部に確実に供給され得る。したがって、負荷部の負荷状態が軽い状態下において電源部の電圧が降下した場合であっても、電源回路は、当該負荷部の負荷状態に応じた電力を継続的に出力することができる。請求項2に記載の発明では、降圧手段は、一方の端部が出力ラインに接続され、他方の端部が接地される接地ラインと、接地ラインに設けられる電気抵抗部と、を有することを特徴とする。この発明によれば、N型電界効果トランジスタの通電がオフ状態のとき、出力ラインに接続される接地ラインの一方の端部から、接地ラインの接地された他方の端部に電流が流れる。故に、降圧手段は、一方の端部の接続される出力ラインの電圧を確実に降下させることにより、駆動ラインに供給される電力の電圧が降下した場合でも、出力ライン及び駆動ライン間に電位差を生じさせられる。以上によって、充電手段の充電が可能になるので、駆動手段は、充電手段に充電された電力を、駆動ラインを通じて供給される電力に加えることにより、ドレイン及びソース間の通電をオン状態にできる。さらに、接地ラインに設けられる電気抵抗部によって、接地ラインを接続したことに起因する出力ラインの短絡は、防がれ得る。故に、N型電界効果トランジスタの通電がオン状態のときには、電力は、出力ラインを通じてソースから負荷部に確実に出力され得る。以上のような降圧手段を備える電源回路は、簡素な構成でありながら、負荷部の負荷状態が軽い状態下において電源部の電圧が降下した場合であっても、当該負荷部の負荷状態に応じた電力を継続的に出力できる。請求項3に記載の発明では、降圧手段は、一方の端部が出力ラインに接続され、他方の端部が接地される接地ラインと、接地ラインに設けられ、当該接地ラインの導通のオン状態及びオフ状態を切り換える降圧スイッチ部と、N型電界効果トランジスタの通電がオフ状態のときに、降圧スイッチ部をオン状態にする降圧スイッチ制御部と、を有することを特徴とする。この発明によれば、N型電界効果トランジスタの通電がオフ状態のときに、降圧スイッチ制御部は、降圧スイッチ部をオン状態にする。すると、出力ラインに接続される接地ラインの一方の端部から、接地ラインの接地された他方の端部に電流が流れる。故に、降圧手段は、一方の端部の接続される出力ラインの電圧を確実に降下させることにより、駆動ラインに供給される電力の電圧が降下した場合でも、出力ライン及び駆動ライン間に電位差を生じさせられる。以上によって、充電手段の充電が可能になるので、駆動手段は、充電手段に充電された電力を、駆動ラインを通じて供給される電力に加えることにより、ドレイン及びソース間の通電をオン状態にできる。さらに、N型電界効果トランジスタの通電がオン状態のときに、降圧スイッチ制御部は、降圧スイッチ部をオフ状態にすることにより、接地ラインを非導通にする。故に、N型電界効果トランジスタの通電がオン状態のときには、電力は、接地ラインに出力されることなく、出力ラインを通じてソースから負荷部に確実に出力され得る。以上のような降圧スイッチ部及び降圧スイッチ制御部を降圧手段に有する電源回路は、負荷部の負荷状態が軽い状態下において電源部の電圧が降下した場合であっても、当該負荷部の負荷状態に応じた継続的な電力の出力を確実に行うことができる。請求項4に記載の発明では、電流規制手段は、出力ラインに設けられ、ソースから負荷部に向かう電流の流れを許容すると共に、出力ラインにおいて降圧手段の接続される部分に負荷部から向かう電流の流れを規制するダイオード、を有することを特徴とする。この発明によれば、N型電界効果トランジスタの通電がオン状態のとき、ソースから負荷部に向かう電流の流れを、ダイオードは許容する。故に、通電がオン状態のとき、電力は、出力ラインを通じてソースから負荷部に確実に出力され得る。一方で、N型電界効果トランジスタの通電がオフ状態のとき、降圧手段は、出力ラインの電圧を降下させる。故に、電流は、負荷部から、出力ラインにおいて降圧手段の接続される部分に向かって流れようとする。しかし、出力ラインにおいて負荷部から降圧手段に向かう電流の流れは、ダイオードによって規制される。以上により、N型電界効果トランジスタの通電がオン状態のときにソースから負荷部に出力された電力は、通電がオフ状態のときに降圧手段に戻されてしまうことなく、負荷部に確実に供給され得る。したがって、電流規制手段にダイオードを有する電源回路は、簡素な構成を維持しつつ、負荷部の負荷状態に応じた電力をソースから継続的に出力することができる。請求項5に記載の発明では、電流規制手段は、出力ラインに設けられ、当該出力ラインの導通のオン状態及びオフ状態を切り換える規制スイッチ部と、N型電界効果トランジスタの通電がオフ状態のときに、規制スイッチ部をオフ状態にすることにより、負荷部から降圧手段に向かう電流の流れを規制する規制スイッチ制御部と、を有することを特徴とする。この発明によれば、N型電界効果トランジスタの通電がオン状態のとき、規制スイッチ制御部は、規制スイッチ部をオン状態にする。故に、通電がオン状態のとき、電力は、出力ラインを通じてソースから負荷部に確実に出力され得る。一方で、N型電界効果トランジスタの通電がオフ状態のとき、降圧手段は、出力ラインの電圧を降下させる。このとき、規制スイッチ制御部が規制スイッチ部をオフ状態にすることにより、出力ラインにおいて降圧手段の接続される部分に向かおうとする電流の流れは、規制スイッチ部によって規制される。以上により、N型電界効果トランジスタの通電がオン状態のときにソースから負荷部に出力された電力は、通電がオフ状態のときに降圧手段に戻されてしまうことなく、負荷部に供給され得る。したがって、規制スイッチ部及び規制スイッチ制御部を電流規制手段に有する電源回路は、負荷部の負荷状態に応じた継続的な電力の出力を確実に行うことができる。請求項6に記載の発明では、駆動手段は、出力ラインにおいて電流規制手段よりも負荷部側の電圧が予め設定された閾値を下回ることにより、N型電界効果トランジスタのドレイン及びソース間の通電をオン状態にすることを特徴とする。上述したように、負荷部が軽い負荷状態であって負荷部によって消費される電力量が少ない場合には、出力ラインの電圧の降下は、緩やかになる。故に、この発明のように、出力ラインにおいて電流規制手段よりも負荷部側の電圧が予め設定された閾値を下回ることにより、ドレイン及びソース間の通電を駆動手段によってオン状態にすれば、出力ラインの電圧は所定の範囲内に維持され得る。以上のような作動を駆動手段に繰り返させることによって、電源回路は、負荷部の軽い負荷状態に応じた電力を継続的に出力する。以上のような電源回路の出力ラインに降圧手段が接続された場合でも、降圧手段は、出力ラインの電圧を降下させ、駆動ライン及び出力ライン間の電位差を確保する作用を発揮できる。故に、駆動ラインに供給される電力の電圧が降下した場合でも、駆動手段は、充電手段に充電された電力に、駆動ラインを通じて電源部から供給される電力を加えて、ドレイン及びソース間の通電を確実にオン状態にできるようになる。したがって、閾値を下回ることにより通電をオン状態にする駆動手段と、出力ラインの電圧を降下させる降圧手段とを組み合わせることにより、負荷部の軽い負荷状態に応じた電力を継続的且つ確実に出力できる電源回路が実現される。以下、本発明の複数の実施形態を図面に基づいて説明する。尚、各実施形態において対応する構成要素には同一の符号を付すことにより、重複する説明を省略する場合がある。各実施形態において構成の一部分のみを説明している場合、当該構成の他の部分については、先行して説明した他の実施形態の構成を適用することができる。また、各実施形態の説明において明示している構成の組み合わせばかりではなく、特に組み合わせに支障が生じなければ、明示していなくても複数の実施形態の構成同士を部分的に組み合せることができる。第一実施形態図1は、本発明の第一実施形態による電源回路100を備えたコンビネーションメータ10の構成を概略的に示す図である。コンビネーションメータ10は、上述した電源回路100、及び電源回路100と出力ライン33によって接続されている表示制御用のマイクロプロセッサMPU:MicroProcessingUnit70を備えている。電源回路100は、電源ライン31を通じて電源入力部20に接続されている。電源入力部20には、例えば車両に搭載されたバッテリ等、コンビネーションメータの外部の電源部から、電力が供給される。電源回路100は、電源入力部20及び電源ライン31を通じて供給される電力を用いて、表示制御用MPU70の負荷状態に応じた電力を生成する。電源回路100は、生成した電力を出力ライン33を通じて表示制御用MPU70に出力する。表示用制御MPU70は、電源回路100から供給される電力を消費する負荷部である。表示制御用MPU70は、車両に搭載された種々の制御装置から出力された車両情報を、車内の通信ネットワークを通じて取得する。そして、表示制御用MPU70は、コンビネーションメータ10の表示にかかわる種々の演算を実行し、取得した車両情報を、車両の使用者に向けて表示させる。図2は、電源回路100の構成を示す回路図である。電源回路100は、スイッチング電源IC40、コンデンサ61、及び平滑回路50を備えている。スイッチング電源IC40は、電界効果トランジスタFET:Fieldeffecttransistor41、ドライバ43、LowDropOutLDOレギュレータ45、及びドライバ制御部47を有している。FET41は、N型のMetalOxideSemiconductorMOSFETである。FET41は、電源回路100から出力される電力を、パルス幅変調制御するためのスイッチング素子として作動する。FET41は、ドレイン41d、ソース41s、及びゲート41gを有する。ドレイン41dは、電源ライン31に接続されている。ドレイン41dには、電源ライン31を通じて、バッテリ等の電力が供給される。ソース41sは、出力ライン33に接続されている。出力ライン33を通じてソース41sから表示制御用MPU70に、電力が供給される。ゲート41gは、スイッチング電源IC40内において電源ライン31と分岐された駆動ライン32と接続されている。ゲート41gには、駆動ライン32を通じて、バッテリ等の電力が供給される。FET41は、ゲート41gにソース41sよりも高電位の電圧が印加されることにより、ドレイン41d及びソース41s間の通電をオン状態にする。ドライバ43は、駆動ライン32に設けられている。ドライバ43は、ドライバ制御部47と接続されている。ドライバ43は、ドライバ制御部47からの指令に基づいて、FET41のゲート41gに電圧を印加することによって、FET41のドレイン41d及びソース41s間の通電のオン状態及びオフ状態を切り換える。具体的に、ドライバ43によって、ゲート41gにソース41sよりも高電位の電圧が印加されることにより、FET41のドレイン41d及びソース41s間の通電は、オン状態になる。LDOレギュレータ45は、駆動ライン32において、電源ライン31と接続されている端部と、ドライバ43との間に設けられている。LDOレギュレータ45は、電源入力部20及び電源ライン31を通じて供給される電力の電圧を予め設定された所定の電圧に変圧させて、ドライバ43に供給する。ドライバ制御部47は、監視ライン34を通じて、出力ライン33に接続されている。監視ライン34は、平滑回路50及び表示制御用MPU70間の出力ライン33に接続されている。ドライバ制御部47は、監視ライン34を通じて、平滑回路50及び表示制御用MPU70間の出力ライン33の電圧を検知することにより、表示制御用MPU70の負荷状態を監視する。ドライバ制御部47は、表示制御用MPU70の負荷状態に応じて、FET41の通電がオン状態の時間とオフ状態の時間との比、所謂オンデューティ比を決定する。ドライバ制御部47は、決定したオンデューティ比に基づいて、ドライバ43によるFET41の通電のオン状態及びオフ状態の切り換えを制御する。コンデンサ61は、所定の静電容量を備え、電荷の蓄積及び放出が可能な受電素子である。コンデンサ61は、両端部の電位差に応じた電荷を蓄積することにより、電力を充電することができる。コンデンサ61の両端部のうち、一方の端部は、駆動ライン接続部61aである。駆動ライン接続部61aは、駆動ライン32においてLDOレギュレータ45とドライバ43との間の部分に接続されている。コンデンサ61の両端部のうち、他方の端部は、出力ライン接続部61bである。出力ライン接続部61bは、出力ライン33においてスイッチング電源IC40と平滑回路50との間に接続されている。以上の接続により、コンデンサ61は、駆動ライン32及び出力ライン33間の電位差によって電力を充電する。平滑回路50は、出力ライン33に設けられている。平滑回路50は、スイッチング電源IC40から出力される電力の矩形派状である電圧の変動を、整流及び平滑化する。平滑回路50は、インダクタ51、ダイオード53、及びコンデンサ55を有している。インダクタ51は、出力ライン33に設けられている。ダイオード53は、出力ライン33においてインダクタ51のスイッチング電源IC40側の部分と、グラウンドとを接続する配線に設けられている。コンデンサ55は、出力ライン33においてインダクタ51の表示制御用MPU70側の部分と、グラウンドとを接続する配線に設けられている。これらインダクタ51、ダイオード53、及びコンデンサ55の協働によって、平滑回路50は、スイッチング電源IC40から出力される電力の電圧を、予め規定された電圧5ボルト程度に降下させつつ、安定化させて、表示制御用MPU70に出力する。ここまで説明した電源回路100は、表示制御用MPU70の負荷状態に応じて、電力を出力するための動作を変更する。これにより、電源回路100から表示制御用MPU70に出力される電力において、表示制御用MPU70の動作可能な電圧例えば、4.5ボルト以上図5参照が維持される。具体的には、表示制御用MPU70が高い負荷状態にある場合、電源回路100は、通常負荷モードにて動作を行うことにより、表示制御用MPU70に電力を出力する。この通常負荷モード時において、電源回路100から表示制御用MPU70に供給される電流は、数十ミリアンペアから数アンペア程度である。通常負荷モードにて電源回路100が動作するのは、車両のアクセサリーACC電源が運転者等の操作によってオン状態にされたときである。一方、表示制御用MPU70が軽い負荷状態にある場合、電源回路100は、軽負荷モードにて動作を行うことにより、表示制御用MPU70に電力を出力する。この軽負荷モード時においては、電源回路100から表示制御用MPU70に供給される電流は、数十マイクロアンペアから数百マイクロアンペア程度である。軽負荷モードにて電源回路100が動作するのは、車両のACC電源が運転者等の操作によってオフ状態にされたときである。まず、通常負荷モードにおける電源回路100の動作を、図2及び図3に基づいて説明する。図3aに示されるのは、図2のポイントAにおける電圧の変化である。また、図3bに示されるのは、図2のポイントBにおける電圧の変化であり、図3cに示されるのは、図2のポイントCにおける電圧の変化である。通常負荷モードでは、電源回路100は、表示制御用MPU70に供給する電力量を、パルス幅変調制御によって調整する。そのために、ドライバ制御部47は、表示制御用MPU70の負荷状態を監視して、FET41のオンデューティ比を決定する。パルス幅変調制御の実施時において、FET41のドレイン41d及びソース41s間の通電がオフ状態のとき図3T1参照に、コンデンサ61は、電力を充電する。このFET41の通電がオフ状態のとき、表示制御用MPU70によって電力の消費される出力ライン33の電圧ポイントB,図3b参照は、駆動ライン接続部61aのポイントAの電圧図3a参照よりも降下する。故に、コンデンサ61は、駆動ライン接続部61aと出力ライン接続部61bとの間に電位差によって、電力を充電できる。ドライバ43は、ドライバ制御部47からの指令に基づいて、駆動ライン32を通じて供給される電力及びコンデンサ61に充電された電力によって、ソース41sよりも高電位の電圧をゲート41gに印加することにより、FET41の通電をオン状態にする。また、ドライバ43は、ドライバ制御部47からの指令に基づいて、ゲート41gへの電圧の印加を停止することにより、FET41の通電をオフ状態にする。以上の作動が繰り返されることにより、出力ライン33において平滑回路50及び表示制御用MPU70間の部分ポイントCの電圧は、予め設定された値の近傍に維持され得る図3c参照。次に、軽負荷モードにおける電源回路100の動作を、図2及び図4に基づいて説明する。図4aに示されるのは、図2のポイントAにおける電圧の変化である。また、図4bに示されるのは、図2のポイントBにおける電圧の変化であり、図4cに示されるのは、図2のポイントCにおける電圧の変化である。軽負荷モードでは、電源回路100は、表示制御用MPU70に供給する電力量を、ヒステリシス制御によって調整する。そのために、ドライバ制御部47は、監視ライン34を通じて、平滑回路50及び表示制御用MPU70間の出力ライン33の電圧を検知する。ドライバ制御部47は、監視ライン34を通じて検知する出力ライン33の電圧が予め設定された下限の閾値を下回ることにより、ドライバ43を制御して、FET41のドレイン41d及びソース41s間の通電をオン状態にする。これにより、出力ライン33の電圧は回復する。ドライバ制御部47は、監視ライン34を通じて検知する出力ライン33の電圧が予め設定された上限の閾値まで回復したことに基づいて、ドライバ43を制御し、FET41のドレイン41d及びソース41s間の通電をオフ状態にする。以上の作動が繰り返されることにより、表示制御用MPU70の軽い負荷状態に応じた電力が、継続的に出力される。したがって、出力ライン33において平滑回路50及び表示制御用MPU70間の部分ポイントCの電圧は、予め規定された値の近傍に維持され得る図4c参照。尚、ドライバ制御部47は、FET41の通電がオン状態にされた後、予め規定された時間が経過すると、ドライバ43を制御して、FET41のドレイン41d及びソース41s間の通電をオフ状態にしてもよい。また、ドライバ制御部47によって検知される出力ライン33の電圧の変化は、ごく僅かであるため、図4cには示されない。以上のようなヒステリシス制御の実施時においても、FET41のドレイン41d及びソース41s間の通電がオフ状態のときに、コンデンサ61は、電力を充電する必要がある。しかし、軽負荷モードでの動作時には、表示制御用MPU70の電力消費が少ないことにより、出力ライン33の電圧は、降下し難い。故に、例えば、FET41の通電のオン状態及びオフ状態の切り換えによって出力ライン33に生じる電圧の振動が、コンデンサ61の充電時に利用される。通電がオフ状態にされた後に、出力ライン33の電圧ポイントB,図4b参照は、降下して、駆動ライン接続部61aのポイントAの電圧図4a参照を一時的に下回る。この出力ライン33の電圧が一時的に降下した時間図4T2参照に、コンデンサ61は、駆動ライン32との間の電圧差によって、電力を充電する。これにより、ドライバ43は、ドライバ制御部47の指令に基づいて、FET41の通電をオン状態にできるようになる。特徴部分次に、電源回路100の特徴部分について説明する。電源回路100は、降圧部64及びダイオード67をさらに備えている。降圧部64は、接地ライン63及び抵抗器65を有している。接地ライン63の両端部のうち、一方の端部は、出力ライン接続部63aである。出力ライン接続部63aは、出力ライン33においてスイッチング電源IC40と平滑回路50との間の部分に接続されている。接地ライン63の両端部のうち、他方の端部は、接地部63bである。接地部63bは、グラウンドに接続されている。抵抗器65は、所定の電気抵抗値を有する受動素子であって、接地ライン63に設けられている。以上の降圧部64は、FET41の通電がオフ状態のときに、出力ライン33の電圧を降下させる作用を発揮する。ダイオード67は、出力ライン33において、接地ライン63及びコンデンサ61の接続されている部分よりも、平滑回路50及び表示制御用MPU70側に設けられている。ダイオード67は、FET41のソース41sから表示制御用MPU70に向かう電流の流れを許容する。一方で、ダイオード67は、出力ライン33において接地ライン63の接続される部分に、表示制御用MPU70から向かう電流の流れを規制する。以上により、出力ライン33の電圧が降圧部64によって降下させられたときに、ダイオード67は、平滑回路50からFET41に向かう電流の逆流を抑制する。上述した降圧部64を備えない電源回路において、電源入力部20から供給される電力の電圧が低下した場合、図5に示されるように、表示制御用MPU70への電力の出力は、中断される。以下にその理由を説明する。表示制御用MPU70によって消費される電力量の少ない低負荷時では、FET41の通電がオフ状態であっても、出力ライン33の電圧は、降下し難い。このときさらに、バッテリ等から電源入力部20に供給される電力の電圧が、何らかの要因で低下すると、駆動ライン32に供給される電圧も降下する。これにより、LDOレギュレータ45は、ドライバ43に電力を出力できなくなる。以上により、駆動ライン32と出力ライン33間の電位差は、確保されなくなる。故に、コンデンサ61が電力を充電できなくなるので、ドライバ43は、FET41の通電をオン状態にできない。したがって、電源回路100は、ソース41sから表示制御用MPU70に電力を出力することができなくなってしまうのである。これに対して、降圧部64を備える第一実施形態の電源回路100では、FET41の通電がオフ状態のときに、降圧部64は、出力ライン33においてコンデンサ61の出力ライン接続部61bが接続されている部分の電圧を降下させる。このような降圧部64の降圧作用によって、表示制御用MPU70の負荷状態が軽く且つ電源入力部20に供給される電力の電圧降下に伴って駆動ライン32の電圧が降下した場合でも、駆動ライン32と出力ライン33との間の電位差は、確保され得る。故に、FET41の通電がオフ状態のときに、コンデンサ61は、駆動ライン32及び出力ライン33間の電位差によって電力を充電できる。ドライバ43は、LDOレギュレータ45から供給される電力に、コンデンサ61に充電された電力を加えることにより、FET41のゲート41gにソース41sよりも高電位の電圧を印加させて、ドレイン41d及びソース41s間の通電をオン状態にできる。加えて、出力ライン33の電圧を降圧部64が降下させているときでも、表示制御用MPU70から接地ライン63に向かう電流の流れは、ダイオード67によって規制される。故に、FET41の通電がオン状態のときにソース41sから表示制御用MPU70に出力ライン33を通じて出力された電力は、降圧部64の作用によって電圧の降下させられた部分に戻されること無く、表示制御用MPU70に供給され得る。したがって、表示制御用MPU70の負荷状態が軽い状態下において電源入力部20を通じて供給される電力の電圧が降下した場合であっても、電源回路100は、表示制御用MPU70の負荷状態に応じた電力を継続的に出力することができる図5参照。加えて第一実施形態では、FET41の通電がオフ状態のとき、出力ライン33に接続される接地ライン63の出力ライン接続部63aから、接地部63bに電流が流れる。故に、駆動ライン32に供給される電力の電圧が降下した場合でも、降圧部64は、出力ライン33の電圧を確実に降下させることにより、出力ライン33及び駆動ライン32間に電位差を生じさせられる。以上によって、コンデンサ61の充電が可能になるので、ドライバ43は、コンデンサ61に充電された電力を、駆動ライン32を通じて供給される電力に加えることにより、ドレイン41d及びソース41s間の通電をオン状態にできる。また、接地ライン63に設けられる抵抗器65によって、接地ライン63を接続したことに起因する出力ライン33の短絡は、防がれ得る。故に、FET41の通電がオン状態のときには、電力は、出力ライン33を通じてソース41sから表示制御用MPU70に確実に出力され得る。また第一実施形態では、FET41の通電がオン状態のとき、ソース41sから表示制御用MPU70に向かう電流の流れを、ダイオード67は許容する。故に、FET41の通電がオン状態のとき、電力は、出力ライン33を通じてソース41sから表示制御用MPU70に確実に出力され得る。一方で、出力ライン33において表示制御用MPU70から接地ライン63に向かう電流の流れは、ダイオード67によって規制される。故に、FET41の通電がオン状態のときにソース41sから表示制御用MPU70に出力された電力は、通電がオフ状態のときに降圧部64に戻されてしまうことなく、表示制御用MPU70に確実に供給され得る。これらのように、降圧部64によって出力ライン33の電圧を降下させると共に、ダイオード67によって電流の逆流を規制する電源回路100は、簡素な構成を維持しつつ、表示制御用MPU70の負荷状態に応じた電力を継続的に出力することができる。さらに第一実施形態では、ヒステリシス制御によって出力される電力が制御されている場合において、降圧部64は、出力ライン33の電圧を降下させ、駆動ライン32及び出力ライン33間の電位差を確保する作用を発揮する。これにより、コンデンサ61の充電が可能になるので、ドライバ43は、コンデンサ61に充電された電力に、駆動ライン32を通じてバッテリ等から供給される電力を加えて、FET41の通電を確実にオン状態にできるようになる。以上のように、ヒステリシス制御を行うドライバ43と、出力ライン33の電圧を降下させる降圧部64とを組み合わせることにより、表示制御用MPU70の軽い負荷状態に応じた電力を継続的且つ確実に出力できる電源回路100が実現される。尚、第一実施形態において、バッテリが特許請求の範囲に記載の電源部に相当し、FET41が特許請求の範囲に記載のN型の電界効果トランジスタに相当し、ドライバ43が特許請求の範囲に記載の駆動手段に相当し、コンデンサ61が特許請求の範囲に記載の充電手段に相当し、駆動ライン接続部61aが特許請求の範囲に記載の駆動手段の一方の端部に相当し、出力ライン接続部61bが特許請求の範囲に記載の駆動手段の他方の端部に相当し、降圧部64が特許請求の範囲に記載の降圧手段に相当し、抵抗器65が特許請求の範囲に記載の電気抵抗部に相当し、出力ライン接続部63aが特許請求の範囲に記載の接地ラインの一方の端部に相当し、接地部63bが特許請求の範囲に記載の接地ラインの他方の端部に相当し、ダイオード67が特許請求の範囲に記載の電流規制手段に相当し、表示制御用MPU70が特許請求の範囲に記載の負荷部に相当する。第二実施形態図6及び図7に示される本発明の第二実施形態は、第一実施形態の変形例である。第二実施形態による電源回路200は、第一実施形態の抵抗器65図2参照に換えて降圧スイッチ265を有している。加えて、電源回路200は、第一実施形態のダイオード67図2参照に換えて規制スイッチ267を有している。さらに、電源回路200は、降圧スイッチ265及び規制スイッチ267を制御するスイッチ制御部269を有している。以下、図6に基づいて、第二実施形態による電源回路200について詳細に説明する。第二実施形態の降圧部264は、第一実施形態の接地ライン63図2参照と実質的に同一の接地ライン263、及び上述した降圧スイッチ265及びスイッチ制御部269等によって構成されている。降圧スイッチ265は、接地ライン263に設けられ、当該接地ライン263の導通のオン状態及びオフ状態を切り換える。降圧スイッチ265は、例えばNPN接合のバイポーラトランジスタ等のスイッチング素子である。降圧スイッチ265のコレクタは、出力ライン接続部263aを通じて出力ライン33に接続されている。降圧スイッチ265のベースは、スイッチ制御部269に接続されている。降圧スイッチ265のエミッタは、接地部263bを通じてグラウンドに接続されている。スイッチ制御部269は、駆動信号検知ライン235を通じて、ドライバ43及びFET41のゲート41g間の駆動ライン32に接続されている。スイッチ制御部269は、駆動信号検知ライン235を通じて、FET41の通電のオン状態及びオフ状態を検知する。スイッチ制御部269が降圧スイッチ265のベースに電流を印加することにより、降圧スイッチ265のコレクタ及びエミッタ間は通電状態になる。規制スイッチ267は、出力ライン33に設けられ、当該出力ライン33の導通のオン状態及びオフ状態を切り換える。規制スイッチ267は、例えばNPN接合のバイポーラトランジスタ等のスイッチング素子である。降圧スイッチ規制スイッチ267のコレクタは、出力ライン33を通じてスイッチング電源IC40と接続されている。規制スイッチ267のベースは、スイッチ制御部269に接続されている。規制スイッチ267のエミッタは、出力ライン33を通じて平滑回路50に接続されている。図7に示されるように、スイッチ制御部269は、FET41の通電がオフ状態のとき図7T3参照に、降圧スイッチ265がオン状態になるように、コレクタ及びエミッタ間を通電させるための電流を、ベースに印加する図7b参照。以上により、降圧部264は、FET41の通電がオフ状態のときに、出力ライン33の電圧を降下させる作用を発揮する。一方で、スイッチ制御部269は、FET41の通電がオン状態のとき図7T4参照、ベースへの電流の印加を停止することで、降圧スイッチ265をオフ状態にする。加えて、スイッチ制御部269は、FET41の通電がオン状態のとき図7T3参照に、規制スイッチ267がオン状態になるように、コレクタ及びエミッタ間を通電させるための電流を、ベースに印加する図7c参照。一方で、スイッチ制御部269は、FET41の通電がオフ状態のとき図7T4参照、ベースへの電流の印加を停止することにより、規制スイッチ267をオフ状態にする。以上により、規制スイッチ267及びスイッチ制御部269は、表示制御用MPU70及び平滑回路50から降圧部264に向かう電流の流れを規制する作用を、協働で発揮する。ここまで説明した第二実施形態でも、FET41の通電がオフ状態のときに、降圧部264は、出力ライン33においてコンデンサ61の出力ライン接続部61bが接続されている部分の電圧を降下させる。このような降圧部264の降圧作用によって、表示制御用MPU70の負荷状態が軽く且つ電源入力部20に供給される電力の電圧降下に伴って駆動ライン32の電圧が降下した場合でも、駆動ライン32と出力ライン33との間の電位差は、確保され得る。故に、コンデンサ61は、FET41の通電がオフ状態のときに、駆動ライン32及び出力ライン33間の電位差によって電力を充電できる。以上により、ドライバ43は、LDOレギュレータ45から供給される電力に、コンデンサ61に充電された電力を加えることにより、FET41のゲート41gにソース41sよりも高電位の電圧を印加させて、ドレイン41d及びソース41s間の通電をオン状態にできる。加えて、出力ライン33の電圧を降圧部264が降下させているときでも、表示制御用MPU70から接地ライン263に向かう電流の流れは、規制スイッチ267によって規制される。故に、FET41の通電がオン状態のときにソース41sから表示制御用MPU70に出力ライン33を通じて出力された電力は、降圧部264の降圧作用によって電圧の降下させられた部分に戻されること無く、表示制御用MPU70に確実に供給され得る。したがって、表示制御用MPU70の負荷状態が軽い状態下において電源入力部20を通じて供給される電力の電圧が降下した場合であっても、電源回路200は、表示制御用MPU70の負荷状態に応じた電力を継続的に出力することができる。加えて第二実施形態では、FET41の通電がオフ状態のときに、スイッチ制御部269が降圧スイッチ265をオン状態にすることにより、出力ライン33に接続される出力ライン接続部263aから、接地部263bに電流が流れる。故に、駆動ライン32に供給される電力の電圧が降下した場合でも、降圧部264は、出力ライン33の電圧を確実に降下させることにより、出力ライン33及び駆動ライン32間に電位差を生じさせられる。以上によって、コンデンサ61の充電が可能になるので、ドライバ43は、コンデンサ61に充電された電力を、駆動ライン32を通じて供給される電力に加えることにより、ドレイン41d及びソース41s間の通電をオン状態にできる。さらに、FET41の通電がオン状態のときに、スイッチ制御部269は、規制スイッチ267をオフ状態にすることにより、接地ライン263を非導通にする。故に、FET41の通電がオン状態のときには、電力は、接地ライン263に出力されることなく、出力ライン33を通じてソース41sから表示制御用MPU70に確実に出力され得る。また第二実施形態では、FET41の通電がオン状態のとき、スイッチ制御部269は、規制スイッチ267をオン状態にする。故に、FET41の通電がオン状態のとき、電力は、出力ライン33を通じてソース41sから表示制御用MPU70に確実に出力され得る。一方で、FET41の通電がオフ状態のとき、降圧部264は、出力ライン33の電圧を降下させる。このとき、スイッチ制御部269が規制スイッチ267をオフ状態にすることにより、出力ラインにおいて接地ライン263の接続される部分に向かおうとする電流の流れは、規制スイッチ267によって規制される。以上により、FET41の通電がオン状態のときにソース41sから表示制御用MPU70に出力された電力は、通電がオフ状態のとき降圧部264に戻されてしまうことなく、表示制御用MPU70に供給され得る。以上のように、表示制御用MPU70の負荷状態が軽い状態下において供給される電力の電圧が降下した場合であっても、電源回路200は、当該表示制御用MPU70の負荷状態に応じた継続的な電力の出力を確実に行うことができる。尚、第二実施形態において、降圧部264が特許請求の範囲に記載の降圧手段に相当し、降圧スイッチ265が特許請求の範囲に記載の降圧スイッチ部に相当し、規制スイッチ267が特許請求の範囲に記載の規制スイッチ部に相当し、スイッチ制御部269が特許請求の範囲に記載の降圧スイッチ制御部及び規制スイッチ制御部に相当し、出力ライン接続部263aが特許請求の範囲に記載の接地ラインの一方の端部に相当し、接地部263bが特許請求の範囲に記載の接地ラインの他方の端部に相当し、規制スイッチ267及びスイッチ制御部269が特許請求の範囲に記載の電流規制手段に相当する。他の実施形態以上、本発明による複数の実施形態について説明したが、本発明は、上記実施形態に限定して解釈されるものではなく、本発明の要旨を逸脱しない範囲内において種々の実施形態及び組み合わせに適用することができる。上記実施形態において、電源回路100は、N型の電界効果トランジスタとして、MOSFETを備えていた。しかし、電界効果トランジスタは、MOSFETに限定されない。電源回路は、例えば、接合型の電界効果トランジスタJunctionFET、及び金属半導体型の電界効果トランジスタMetalSemiconductorFET等を、MOSFETに換えて、備えていてもよい。さらには、電圧の印加によって通電のオン状態及びオフ状態が切り換えられるトランジスタであれば、例えば絶縁ゲートバイポーラトランジスタIGBT:Insulatedgatebipolartransistorが、電源回路に設けられていてもよい。尚、IGBTを備える構成では、エミッタが、ソースに相当する。上記第二実施形態において、降圧スイッチ部及び規制スイッチ部として、NPN接合のバイポーラトランジスタが用いられていた。しかし、降圧スイッチ部及び規制スイッチ部として用いられる構成は、接地ライン及び出力ラインの導通のオン状態及びオフ状態を切り換えるスイッチング素子であれば、バイポーラトランジスタに限定されない。例えば、FET41のような電界効果トランジスタが、降圧スイッチ部及び規制スイッチ部として、接地ライン及び出力ラインに、それぞれ設けられていてもよい。上記第二実施形態において、スイッチ制御部269が、降圧スイッチ制御部及び規制スイッチ制御部として、降圧スイッチ265及び規制スイッチ267を制御していた。しかし、降圧スイッチ制御部及び規制スイッチ制御部に相当する制御回路は、個々に設けられていてもよい。このような形態では、降圧スイッチ部及び規制スイッチ部の導通状態が、互いに排他となるようであれば、これらの制御方法は限定されない。例えば、規制スイッチ制御部は、接地ラインの導通を検知することにより、降圧スイッチ部がオン状態のときに規制スイッチ部をオフ状態にし、降圧スイッチ部がオフ状態のときに規制スイッチ部をオン状態にするよう、制御を実施してもよい。上記実施形態において、降圧部は、表示制御用MPUに出力される電力がヒステリシス制御によって調整されているときに、コンデンサの接続されている出力ラインの電圧を降下させるための構成であった。しかし、表示制御用MPUに出力される電力がパルス幅変調制御によって調整されているときであっても、降圧部は、出力ラインの電圧を降下する降圧作用を発揮することができる。上記第一実施形態において、接地ラインに設けられる抵抗器の電気抵抗値は、適宜調整されてよい。この抵抗器の電気抵抗値を大きくすると、FETの通電時において接地ラインに流れる暗電流は、小さくなる。対して、この抵抗器の電気抵抗値を小さくすると、接地ラインに流れる電流が大きくなるので、降圧部の降圧作用は、より確実に発揮されるようになる。上記第二実施形態において、接地ラインには、降圧スイッチのみが設けられていた。しかし、接地ラインには、さらに抵抗器が設けられていてもよい。また、上記実施形態において、ダイオード及び規制スイッチが、電流の逆流を規制する構成として、出力ラインに設けられていた。しかし、出力ラインにおいて、コンデンサの接続されている部分と、平滑回路の設けられている部分とを切り分けることができれば、ダイオード及び規制スイッチ以外の構成が、電流規制手段として設けられていてもよい。以上、本発明を、コンビネーションメータの電源回路に適用した例を説明したが、本発明の適用対象は、コンビネーションメータの電源回路に限られない。種々の装置に組み込まれる電源回路であって、入力される電力から負荷部の負荷状態に応じた電力を生成する電源回路に、本発明は適用可能である。"