基板上に少なくとも第1型半導体層、活性化層、第2型半導体層及び導電膜がこの順に積層されてなる半導体素子における欠陥を修復する半導体素子の修復方法において、上記欠陥を検出する欠陥検出工程と、上記欠陥の上面に位置する導電膜、第2型半導体層、活性化層及び第1型半導体層を上側から除去加工する除去加工工程とを含むと共に、上記除去加工工程においては、導電膜の残渣の垂下長さが上記第2型半導体層と活性化層との合計膜厚よりも短くなるように導電膜が除去加工されることを特徴とする半導体素子の修復方法。前記除去加工工程は、前記半導体素子の最上面にレジスト膜を形成するレジスト成膜工程と、前記レジスト膜における、欠陥の上面領域にレーザ光を照射し、該欠陥の上面領域のレジスト膜を除去するレジスト膜除去工程と、上記レジスト膜をマスクとして前記導電膜を除去加工する導電膜除去加工工程と、上記レジスト膜をマスクとして前記第2型半導体層、活性化層及び第1型半導体層を除去加工する半導体層除去加工工程とからなることを特徴とする請求項1記載の半導体素子の修復方法。前記導電膜除去加工工程では、前記導電膜の除去加工をウェットエッチングにより行うと共に、前記半導体層除去加工工程では、前記第2型半導体層、活性化層及び第1型半導体層の除去加工をドライエッチングにより行うことを特徴とする請求項2記載の半導体素子の修復方法。前記導電膜除去加工工程において前記導電膜を除去加工するときの除去加工孔の径が、前記半導体層除去加工工程において第2型半導体層、活性化層及び第1型半導体層を除去加工するときの除去加工孔の径よりも大きいことを特徴とする請求項2又は3記載の半導体素子の修復方法。しかしながら、上記従来の半導体素子の欠陥を一括して処理する半導体素子の修復方法では、n型層とp型層とに跨って生じているピットに対しては、p型層が積層された時点で既にn型層とp型層との両方で短絡が発生しているため、有効でないという問題点を有している。また、この方法は、基板上の全ての欠陥を確実に除去できる方法ではないため、歩留まり向上に対して必ずしも有効ではない。一方、欠陥を検出した上でその部分に処理を行うべくパルスレーザ照射によりレジスト膜をパターニングする方法では、レーザ照射後の導電膜等の残渣と下層の半導体層との接触に起因した加工面の短絡が発生し、修復率が低くなるという問題点を有している。詳細には、例えば、前記図11abに示す窒化ガリウムGaN系化合物半導体発光素子100に対して、透明導電膜108の上面からレーザを照射し、透明導電膜108と半導体層であるp型窒化ガリウムp-GaN層105及びn型窒化ガリウムn-GaN層103を一括してパターニング加工したとする。この場合、図14aに示すように、レーザ照射後に透明導電膜8の残渣Rが加工面の端部に残ってしまう。この状態は側面からみると、図14bに示すように、加工後、残渣Rは加工面に沿って図14bにおける矢印Dの方向加工穴内部に接触するため、結果的に、透明導電膜108がn型窒化ガリウムn-GaN層103の半導体層と接触し、図14bにおいて矢印Eにて示すような新たな短絡が発生してしまう。このような課題は、上面に位置するある極性例えばp型の導電膜等と、逆極性の半導体層例えばn型との間に形成される層の膜厚が小さい場合に特に大きな問題となる。本発明は、上記問題点に鑑みてなされたものであり、その目的は、欠陥修復後に新たな短絡が発生するのを防止し得る半導体素子の修復方法を提供することにある。本発明の半導体素子の修復方法は、上記課題を解決するために、基板上に少なくとも第1型半導体層、活性化層、第2型半導体層及び導電膜がこの順に積層されてなる半導体素子における欠陥を修復する半導体素子の修復方法において、上記欠陥を検出する欠陥検出工程と、上記欠陥の上面に位置する導電膜、第2型半導体層、活性化層及び第1型半導体層を上側から除去加工する除去加工工程とを含むと共に、上記除去加工工程においては、導電膜の残渣の垂下長さが上記第2型半導体層と活性化層との合計膜厚よりも短くなるように導電膜が除去加工されることを特徴としている。上記の発明によれば、半導体素子の欠陥を修復する場合には、まず、欠陥検出工程にて欠陥を検出する。この検出は、例えば、欠陥画像検出装置等にて行う。次いで、除去加工工程において、欠陥の上面に位置する導電膜、第2型半導体層、活性化層及び第1型半導体層を上側から例えばレーザ照射して除去加工する。ここで、このようにして半導体素子の修復する場合においては、導電膜をレーザ照射にて除去加工したときに、導電膜の残渣が発生する場合がある。この第2型半導体層に接合されている導電膜の残渣が、垂下して第1型半導体層に接触すると、第2型半導体層と第1型半導体層とが短絡するので、修復したことにはならない。そこで、本発明では、除去加工工程においては、導電膜の残渣の垂下長さが上記第2型半導体層と活性化層との合計膜厚よりも短くなるように導電膜が除去加工される。これにより、導電膜の残渣が発生し、その残渣が垂下しても第1型半導体層に接触することはない。したがって、欠陥修復後に新たな短絡が発生するのを防止し得る半導体素子の修復方法を提供することができる。本発明の半導体素子の修復方法では、前記除去加工工程は、前記半導体素子の最上面にレジスト膜を形成するレジスト成膜工程と、前記レジスト膜における、欠陥の上面領域にレーザ光を照射し、該欠陥の上面領域のレジスト膜を除去するレジスト膜除去工程と、上記レジスト膜をマスクとして前記導電膜を除去加工する導電膜除去加工工程と、上記レジスト膜をマスクとして前記第2型半導体層、活性化層及び第1型半導体層を除去加工する半導体層除去加工工程とからなるとすることができる。すなわち、本発明では、レジスト成膜工程において半導体素子の最上面にレジスト膜を形成し、その後、レジスト膜除去工程においてレジスト膜における、欠陥の上面領域にレーザ光を照射し、該欠陥の上面領域のレジスト膜を除去する。次いで、導電膜除去加工工程において、レジスト膜をマスクとして前記導電膜を除去加工した後、レジスト膜をマスクとして第2型半導体層、活性化層及び第1型半導体層を除去加工する。このように、本発明では、レジスト膜をマスクとして導電膜、並びに第2型半導体層、活性化層及び第1型半導体層を除去加工する。このため、欠陥が生じていない部分にダメージを与えることがない。この結果、高い修復率で半導体素子の欠陥を修復することができる。本発明の半導体素子の修復方法では、前記導電膜除去加工工程では、前記導電膜の除去加工をウェットエッチングにより行うと共に、前記半導体層除去加工工程では、前記第2型半導体層、活性化層及び第1型半導体層の除去加工をドライエッチングにより行うことが可能である。これにより、導電膜除去加工工程では、導電膜の除去加工をウェットエッチングにより行うので、導電膜の除去加工において、ウェットエッチング時間を長くすることによって、導電膜の除去加工領域を広くすることができる。そして、導電膜の除去加工において広い除去加工領域を確保した状態で、半導体層除去加工工程において、第2型半導体層、活性化層及び第1型半導体層の除去加工を狭い範囲でドライエッチングにより行う。すなわち、ドライエッチングはガスにて行うので、深さ方向に除去加工するのに優れており、横方向にはあまり広がらない。この結果、後述するように、導電膜除去加工工程において導電膜を除去加工するときの除去加工孔の径が、前記半導体層除去加工工程において第2型半導体層、活性化層及び第1型半導体層を除去加工するときの除去加工孔の径よりも大きくなる。このため、本発明では、除去加工工程においては、導電膜の残渣の長さが第2型半導体層と活性化層との合計膜厚よりも短くなるように除去加工される。これにより、導電膜の残渣が発生しても、導電膜の残渣が第1型半導体層に接触することはない。したがって、欠陥修復後に新たな短絡が発生するのを防止し得る半導体素子の修復方法を提供することができる。本発明の半導体素子の修復方法では、前記導電膜除去加工工程において前記導電膜を除去加工するときの除去加工孔の径が、前記半導体層除去加工工程において第2型半導体層、活性化層及び第1型半導体層を除去加工するときの除去加工孔の径よりも大きいことが好ましい。これにより、導電膜の除去加工孔の径が、第2型半導体層等の除去加工孔の径よりも大きいので、除去加工工程において導電膜の残渣が発生したとしても、導電膜の残渣は垂下しないか又は垂下しても垂下長さは小さい。したがって、導電膜の残渣が第1型半導体層に接触することはない。したがって、欠陥修復後に新たな短絡が発生するのを防止し得る半導体素子の修復方法を提供することができる。本発明の半導体素子の修復方法は、以上のように、欠陥を検出する欠陥検出工程と、上記欠陥の上面に位置する導電膜、第2型半導体層、活性化層及び第1型半導体層を上側から除去加工する除去加工工程とを含むと共に、上記除去加工工程においては、導電膜の残渣の垂下長さが上記第2型半導体層と活性化層との合計膜厚よりも短くなるように導電膜が除去加工される方法である。それゆえ、欠陥修復後に新たな短絡が発生するのを防止し得る半導体素子の修復方法を提供するという効果を奏する。本発明の一実施形態について図1~図10に基づいて説明すれば、以下のとおりである。窒化ガリウムGaN系化合物半導体発光素子の構成最初に、本発明の半導体素子の修復方法が適用される本実施の形態の半導体素子としての窒化ガリウムGaN系化合物半導体発光素子の構成について、図2abに基づいて説明する。図2aは上記窒化ガリウムGaN系化合物半導体発光素子の構成を示す平面図であり、図2bは、図2aの素子をY-Y’線断面図である。本実施の形態の半導体素子としての窒化ガリウムGaN系化合物半導体発光素子10以下、GaN系発光素子10と略記する。は、図2abに示すように、基板としてのサファイア基板1上に、バッファ層2、第1型半導体層としてのn型窒化ガリウムn-GaN層3、活性化層4、及び第2型半導体層としてのp型窒化ガリウムp-GaN層5が積層されてなっている。また、n型窒化ガリウムn-GaN層3の上層には導電膜としての透明導電膜8を介してn型電極6が積層され、p型窒化ガリウムp-GaN層5の上層にはp型電極7が積層されている。活性化層4には、バリア層によって挟まれた多数のウエル層からなる多重量子井戸MQW:Multiquantumwell構造が形成されている。尚、本実施の形態では、第1型半導体層としてのn型窒化ガリウムn-GaN層3とし、第2型半導体層としてのp型窒化ガリウムp-GaN層5としている。しかし、本発明においては、必ずしもこれに限らず、第2型半導体層としてのn型窒化ガリウムn-GaN層3とし、第1型半導体層としてのp型窒化ガリウムp-GaN層5とし、p型窒化ガリウムp-GaN層5、活性化層4、n型窒化ガリウムn-GaN層3及び透明導電膜8がこの順に積層されているとすることも可能である。上述したGaN系発光素子10は、有機金属気相成長法MOCVD法等を用いたエピタキシャル成長法によって、サファイア基板1上にバッファ層2、n型窒化ガリウムn-GaN層3、活性化層4、及びp型窒化ガリウムp-GaN層5を順次形成した後、通常のCVD法及びフォトリソグラフィ法を用いてパターニングすることによってn型電極6及びp型電極7、並びに透明導電膜8を順次形成することにより製造することが可能である。窒化ガリウムGaN系化合物半導体発光素子の製造方法上述したGaN系発光素子10は、有機金属気相成長法MOCVD法等を用いたエピタキシャル成長法によって、サファイア基板1上にバッファ層2、n型窒化ガリウムn-GaN層3、活性化層4、及びp型窒化ガリウムp-GaN層5を順次形成した後、通常のCVD法及びフォトリソグラフィ法を用いてパターニングすることによってn型電極6及びp型電極7、並びに透明導電膜8を順次形成することにより製造することが可能である。上記構成のGaN系発光素子10についての製造方法について、より詳細に、図3及び図4abcに基づいて説明する。図3はGaN系発光素子10の製造工程を示すフローチャートであり、図4abcはGaN系発光素子10の製造途中の構成を示す断面図である。上記GaN系発光素子10を製造する場合には、図3に示すように、まず、基板表面処理工程S1として、サファイア基板1上にバッファ層2を形成した後、GaN層形成工程S2にてMOCVD法によりn型窒化ガリウムn-GaN層3、活性化層4、及びp型窒化ガリウムp-GaN層5を形成した後、TCO工程S3として透明導電膜8を形成する。これにより、図4aに示す層構成を形成する。次に、レジストパターン工程S4として、前記層構成の最上面にレジスト膜9を形成し、通常のフォト工程の方法にて、図4bに示すように、n電極取り出し位置にレジスト開口部9aを有するレジストパターンを形成する。次に、エッチング工程S5として、上記レジストパターンに沿って、透明導電膜8、並びにp型窒化ガリウムp-GaN層5及びn型窒化ガリウムn-GaN層3等の導体層を順次エッチングした後、図4cに示すように、レジスト膜9を剥離する。その後、電極パターン形成工程S6を行うことによって、図2abに示すように、GaN系発光素子10を得ることができる。半導体素子の欠陥の修復方法上記GaN系発光素子10の製造中には、n型窒化ガリウムn-GaN層3又はp型窒化ガリウムp-GaN層5に欠陥が発生することがある。そこで、上記半導体素子の修復方法の基本的な流れについて、図5に基づいて詳細に説明する。図5は半導体素子の修復方法の基本的な流れを示すフローチャートである。本実施の形態の半導体素子の修復方法は、図5に示すように、欠陥を検出する工程欠陥検出工程S11と、GaN系発光素子10の最上面にレジスト膜を形成する工程レジスト製膜工程S12と、レジスト膜の所定位置にレーザ光を照射し、該領域のレジスト膜を除去する工程欠陥レジストパターン形成工程S13と、レジスト膜を用いて透明導電膜8、並びにp型窒化ガリウムp-GaN層5及びn型窒化ガリウムn-GaN層3等の半導体層を各々エッチングする工程欠陥エッチング工程S14とを含んでいる。すなわち、GaN系発光素子10等の半導体素子に欠陥が発生した場合、その欠陥は、例えば図示しない画像検出装置にて検出され、該欠陥を有する部分に処理を行うべく、レーザ照射によってマスクとなるレジストを加工した上で、図示しないレーザ照射装置にて、該欠陥を有する部分に向けてパルスレーザを照射して、選択的に処理すべくパターニングする。そして、透明導電膜8とp型窒化ガリウムp-GaN層5及びn型窒化ガリウムn-GaN層3等の半導体層とを別のエッチング工程で順次除去する。これにより、欠陥が修復される。ここで、本実施の形態では、半導体素子の修復方法として、半導体素子を形成した後に該欠陥を修復する場合と、半導体素子の製造中に該欠陥を修復する場合とのいずれにおいても適用が可能である。以下に、半導体素子としてのGaN系発光素子10を形成した後に該GaN系発光素子10を修復する場合と、GaN系発光素子10の製造中に該GaN系発光素子10を修復する方法について順に説明する。GaN系発光素子の形成後に該GaN系発光素子の欠陥を修復する方法最初に、GaN系発光素子10を形成した後に、該GaN系発光素子10の欠陥を修復する方法について図6に基づいて説明する。図6は、GaN系発光素子の形成後に該GaN系発光素子の欠陥を修復する方法を示すフローチャートである。この場合には、図6に示すように、GaN系発光素子10を形成した後に、半導体層に高電圧を印加して欠陥個所を特定した上で、当該領域の半導体をパターニングすることによって、半導体素子を修復する。具体的には、GaN系発光素子10におけるn型窒化ガリウムn-GaN層3及びp型窒化ガリウムp-GaN層5等の半導体層に高電圧を印加する工程電圧印加工程S10と、電圧印加工程で発生した短絡個所を特定する工程欠陥検出工程S11と、最上面にレジスト膜を形成する工程レジスト製膜工程S12と、所定位置のレジストを除去し開口部を形成する工程欠陥レジストパターン形成工程S13と、エッチングにより前記開口部に位置する下層を除去し、半導体層のパターンを形成する工程欠陥エッチング工程S14とから構成され、この順に行うことによって、GaN系発光素子10の欠陥を修復する。各工程の詳細については、以下の如くとなる。<電圧印加工程S10>電圧印加工程では、p-n接合のp側とn側との電位差が500Vとなるように電圧を印加する。p-n接合間に短絡が存在すると、過剰に電流が流れ、接合破壊が生じる。これにより、p-n接合の短絡個所を特定することが可能となる。<欠陥検出工程S11>欠陥検出工程では、電圧印加工程で生じた接合破壊の位置を特定し、半導体のパターニング位置を決定する。接合破壊痕のサイズは、φ2~10μmであるため、汎用の画像検出装置を用いて検出することが可能である。<レジスト製膜工程S12>レジスト工程では、p型窒化ガリウムp-GaN層5の上面にレジスト膜を形成する。ここで、レジスト材料はポジ型又はネガ型のいずれでもよい。本実施の形態の半導体素子の修復方法では、レジスト膜に必要な項目は、後工程のエッチング工程における薬液等に対する耐性であり、感光性は必ずしも必要ではない。このようなレジスト材料を、一般的なスリットコーター、スピンコーター等の塗布装置を用いて製膜した後、所定温度で硬化させることによってレジスト膜を形成する。ここで、レジスト膜の膜厚は、半導体層に求める加工深さをエッチングすることに対して必要となる膜厚とすればよく、例えば硬化後で1μm~5μmとする。また、レジスト膜と下層との密着性を確保のために、予め下層にHMDSHexamethyldisilazane:密着性向上剤のような表面処理を行ってもよい。<欠陥レジストパターン形成工程S13>欠陥レジストパターン形成工程は、前記レジスト製膜工程で形成したレジスト膜のパターニングを行うものであり、所定位置のレジスト膜に対してパルスレーザを照射し、該領域のレジスト膜を加工除去することによってレジスト膜パターンを形成する。この工程においてレジスト残渣があると、次工程のエッチング工程でエッチング阻害要因となる。このため、レジストの最小加工深さをレジスト膜厚以上とし、加工後にレジスト残渣が残らないようにする。また、使用するパルスレーザの波長は、照射時に被加工物に与える熱影響が小さくなるものがよく、YAGYttriumAluminumGarnet3倍波355nm又はそれ以下の波長例えばYAG4倍波266nm、エキシマレーザ等のものがよい。さらに、前記パルスレーザ照射1回当たりの照射時間としては、汎用的なものでよく、例えば100nsec以下とすることができる。照射強度と照射回数とについては、加工深さを考慮して決定され、具体的には、例えば、膜厚数μmレジスト膜であれば、照射強度200mJ/cm2~2000mJ/cm2、及び照射回数1~100回とすればよい。ただし、処理時間を短縮することを考慮すると、より照射強度を大きくし、かつ、照射回数を少なくすることが好ましい。<欠陥エッチング工程S14>本工程では、形成したレジストパターンに沿って透明導電膜8等の導電膜のエッチング、及びn型窒化ガリウムn-GaN層3及びp型窒化ガリウムp-GaN層5等の半導体層のパターニングをこの順を行う。ここで、透明導電膜8等の導電膜のエッチング方法としては、ドライエッチング、又はウェットエッチングのいずれでもよく、加工される層の性質に合わせて選択すればよい。例えば、透明導電膜ITO8であれば、王水系のエッチング液を用いたウェットエッチングを行う。このとき、透明導電膜8等の導電膜等のエッチング残渣があると、次工程の半導体層のエッチング阻害要因となるため、エッチング残渣が残らないようにする。また、GaN系発光素子10の修復後、確実に透明導電膜8等の導電膜等とn型窒化ガリウムn-GaN層3及びp型窒化ガリウムp-GaN層5等の半導体層とを接触させないことを考慮すると、ウェットエッチングを選択の上、透明導電膜8等の導電膜等のエッチングを過剰に行い、数μm程度例えば1~10μm、透明導電膜8等の導電膜をサイドエッチすることが好ましい。また、n型窒化ガリウムn-GaN層3及びp型窒化ガリウムp-GaN層5等のエッチング方法としては、GaN系発光素子10の場合、例えば、塩素系ガスを用いたドライエッチングを適用することができる。本実施の形態の半導体素子の修復方法は、上述の通り、リーク部分のp-n接合を切断することによって達成されるものであるため、n型窒化ガリウムn-GaN層3及びp型窒化ガリウムp-GaN層5等の半導体層のエッチング深さとしては、少なくとも、p型窒化ガリウムp-GaN層5及び活性化層4の膜厚以上とする。GaN系発光素子の製造途中に該GaN系発光素子の欠陥を修復する方法続いて、GaN系発光素子10の製造工程を利用して欠陥を修復する方法について、図7に基づいて説明する。図7は、GaN系発光素子10の製造途中での欠陥を修復する方法を示すフローチャートである。すなわち、GaN系発光素子10の製造に際して、基板表面処理工程S1、GaN層形成工程S2、TCO工程S3、レジストパターン工程S4、エッチング工程S14、電極パターン形成工程S6を順次実施するときに、上記レジストパターン工程S4の直前に、欠陥検出工程S11を導入し、かつ、レジストパターン工程S4の直後に、欠陥レジストパターン形成工程S13を導入することができる。これによって、エッチング工程S14において、レジストパターン工程S4及び欠陥レジストパターン形成工程S13にて形成したレジスト開口部9aに位置する透明導電膜8、並びにp型窒化ガリウムp-GaN層5及びn型窒化ガリウムn-GaN層3等の半導体層をエッチングし、修復した素子を形成することができる。ここで、欠陥検出工程S11は、GaN系発光素子10のパターニング位置を決定するために、p型窒化ガリウムp-GaN層5又はn型窒化ガリウムn-GaN層3等の半導体層の欠陥を検出する工程であり、欠陥を汎用の画像検出装置を用いて検出する。このときの欠陥の大きさとしては、例えばΦ0.5μm~10μmである。また、欠陥レジスパターン形成工程S13は、GaN系発光素子10の製造にて使用するレジスト膜9を利用し、欠陥検出工程S11にて検出した欠陥の上面に位置するレジスト膜9を除去する工程であり、工程の詳細は、前記GaN系発光素子の形成後に該GaN系発光素子の欠陥を修復する方法にて説明したものと同様である。前述したGaN系発光素子10の素子形成後に修復する方法では、別途レジスト膜形成等の工程が必要となるが、先に電流リークの確認をすることによって、リーク起因の欠陥を修復できるため、高い修復率にて素子を修復できることが特徴である。また、製造工程の途中で欠陥を修復する方法の場合、次工程以降で使用するレジスト膜9を利用してGaN系発光素子10の修復ができるため、別途、レジスト膜を形成する必要がなく、効率よく素子の修復を達成できることが特徴である。これらはいずれも有用な修復方法であり、欠陥の発生した領域に従って、いずれかの方法、又は併用することによって、GaN系発光素子10を修復することができる。本実施の形態における半導体素子の欠陥の修復方法の特徴ところで、半導体素子の欠陥を修復する場合に、従来においては、前記図14abに示したように、レーザ照射後の導電膜等の残渣と下層の半導体層との接触に起因した加工面の短絡が発生し、修復率が低くなるという問題点を有していた。そこで、本実施の形態の半導体素子の修復方法では、欠陥を検出した例えばGaN系発光素子10に対して、除去加工工程においては、透明導電膜8の残渣の垂下長さがp型窒化ガリウムp-GaN層5と活性化層4との合計膜厚よりも短くなるように透明導電膜8を除去加工することによってGaN系発光素子10を修復するものとなっている。ここで、本実施の形態における修復の対象は、pn接合部に電流リークが発生しているGaN系発光素子10であり、電流リーク要因である欠陥が含まれる領域に位置するp型窒化ガリウムp-GaN層5、及び活性化層4を除去することによって達成される。尚、上記電流リークの要因である欠陥は、サファイア基板1の表面、n型窒化ガリウムn-GaN層3、活性化層4、又はp型窒化ガリウムp-GaN層5に含まれるゴミ等、或いはそれに起因した結晶成長不良等である。しかしながら、電流リークは欠陥によるpn接合部にて発生するため、必ずしも欠陥自体を除去する必要はなく、欠陥が含まれる領域に位置するp型窒化ガリウムp-GaN層5、活性化層4を除去し、当該領域でのp-n接合を切断すれば電流リークをなくすことができる。本実施の形態の半導体素子の修復方法の特徴点について、図1abに基づいて詳細に説明する。図1aは本実施の形態の半導体素子の修復方法にて修復した半導体素子の加工面近傍の様子を示す平面図であり、図1bは図1aのX-X線断面図である。本実施の形態の半導体素子の修復方法では、図1abに示すように、透明導電膜8の残渣Rの垂下長さLがp型窒化ガリウムp-GaN層5と活性化層4との合計膜厚Hよりも短くなるように透明導電膜8を除去加工する。ここで、照射するレーザとしては、透明導電膜8及びp型窒化ガリウムp-GaN層5及びn型窒化ガリウムn-GaN層3等の半導体層を加工除去できるものであれば一般的なものが使用可能であり、例えば、YAG3倍波355nm又はそれ以下の波長例えばYAG4倍波、エキシマレーザ等を使用することができる。パルスレーザ照射1回当たりの照射時間としては、熱影響を考慮して、例えば10nsec以下とする。照射強度と照射回数については、加工深さを考慮して決定される。具体的には、例えば、エキシマレーザを使用する場合、半導体層を1μm加工することに対して照射強度500mJ/cm2~2000mJ/cm2、照射回数50~1000回とすればよい。また、上記の半導体素子の修復方法は、上述した半導体素子の形成後でも、又は半導体素子の製造工程中のいずれの場合にも適用が可能である。このように、本実施の形態の半導体素子の修復方法を適用すると、修復後、修復位置近傍は、図1abに示すように、透明導電膜8とn型窒化ガリウムn-GaN層3とが離間されるため、透明導電膜8とn型窒化ガリウムn-GaN層3との短絡を確実に防止できる。ここで、上記を満たす修復方法としては、上記条件を満たせばよく、通常のフォトプロセスでも対応可能である。しかし、半導体素子毎に修復箇所が異なることを考慮すると、レーザ照射を利用する方法が好ましい。このような例としては、例えば、レジスト膜9を形成し、パルスレーザを用いて所定位置に開口部を形成の上、レジスト膜を用いたエッチング処理によって、透明導電膜8、p型窒化ガリウムp-GaN層5、活性化層4を加工除去する方法、透明導電膜8、p型窒化ガリウムp-GaN層5、及び活性化層4をレーザ照射により直接加工する方法、又はそれらを組み合わせる方法等が挙げられる。例えば、図8abに示すように、透明導電膜除去加工工程において透明導電膜8を除去加工するときの除去加工孔の径D2が、半導体層除去加工工程においてp型窒化ガリウムp-GaN層5、活性化層4及びn型窒化ガリウムn-GaN層3を除去加工するときの除去加工孔の径D2よりも大きいとすることが可能である。これにより、残渣Rが垂下することはない。このように、本実施の形態のGaN系発光素子10の修復方法は、サファイア基板1上に少なくともn型窒化ガリウムn-GaN層3、活性化層4、p型窒化ガリウムp-GaN層5及び透明導電膜8がこの順に積層されてなるGaN系発光素子10における欠陥を修復する。修復に際しては、欠陥を検出する欠陥検出工程と、欠陥の上面に位置する透明導電膜8、p型窒化ガリウムp-GaN層5、活性化層4及びn型窒化ガリウムn-GaN層3を上側から除去加工する除去加工工程とを含む。上記の除去加工工程においては、透明導電膜8の残渣Rの垂下長さLがp型窒化ガリウムp-GaN層5と活性化層4との合計膜厚Hよりも短くなるように透明導電膜8が除去加工される。上記の方法によれば、GaN系発光素子10の欠陥を修復する場合には、まず、欠陥検出工程にて欠陥を検出する。この検出は、例えば、欠陥画像検出装置等にて行う。次いで、除去加工工程において、欠陥の上面に位置する透明導電膜8、p型窒化ガリウムp-GaN層5、活性化層4及びn型窒化ガリウムn-GaN層3を上側から例えばレーザ照射して除去加工する。ここで、このようにしてGaN系発光素子10の欠陥を修復する場合においては、透明導電膜8をレーザ照射にて除去加工したときに、透明導電膜8の残渣Rが発生する場合がある。このp型窒化ガリウムp-GaN層5に接合されている透明導電膜8の残渣Rが、垂下してn型窒化ガリウムn-GaN層3に接触すると、p型窒化ガリウムp-GaN層5とn型窒化ガリウムn-GaN層3とが短絡するので、修復したことにはならない。そこで、本実施の形態では、除去加工工程においては、透明導電膜8の残渣Rの垂下長さLがp型窒化ガリウムp-GaN層5と活性化層4との合計膜厚Hよりも短くなるように透明導電膜8が除去加工される。これにより、透明導電膜8の残渣Rが発生し、その残渣Rが垂下してもn型窒化ガリウムn-GaN層3に接触することはない。したがって、欠陥修復後に新たな短絡が発生するのを防止し得るGaN系発光素子10の修復方法を提供することができる。また、本実施の形態のGaN系発光素子10の修復方法では、除去加工工程は、GaN系発光素子10の最上面にレジスト膜921を形成するレジスト成膜工程と、レジスト膜921における、欠陥の上面領域にレーザ光を照射し、該欠陥の上面領域のレジスト膜921を除去するレジスト膜除去工程と、レジスト膜921をマスクとして透明導電膜8を除去加工する透明導電膜除去加工工程と、レジスト膜921をマスクとしてp型窒化ガリウムp-GaN層5、活性化層4及びn型窒化ガリウムn-GaN層3を除去加工する半導体層除去加工工程とからなるとすることができる。すなわち、本実施の形態では、レジスト成膜工程においてGaN系発光素子10の最上面にレジスト膜921を形成し、その後、レジスト膜除去工程においてレジスト膜921における、欠陥の上面領域にレーザ光を照射し、該欠陥の上面領域のレジスト膜921を除去する。次いで、透明導電膜除去加工工程において、レジスト膜921をマスクとして透明導電膜を除去加工した後、レジスト膜921をマスクとしてp型窒化ガリウムp-GaN層5、活性化層4及びn型窒化ガリウムn-GaN層3を除去加工する。このように、本実施の形態では、レジスト膜921をマスクとして透明導電膜8、並びにp型窒化ガリウムp-GaN層5、活性化層4及びn型窒化ガリウムn-GaN層3を除去加工する。このため、欠陥が生じていない部分にダメージを与えることがない。この結果、高い修復率でGaN系発光素子10の欠陥を修復することができる。また、本実施の形態のGaN系発光素子10の修復方法では、透明導電膜除去加工工程では、透明導電膜8の除去加工をウェットエッチングにより行うと共に、半導体層除去加工工程では、p型窒化ガリウムp-GaN層5、活性化層4及びn型窒化ガリウムn-GaN層3の除去加工をドライエッチングにより行う。これにより、透明導電膜除去加工工程では、透明導電膜8の除去加工をウェットエッチングにより行うので、透明導電膜8の除去加工において、ウェットエッチング時間を長くすることによって、透明導電膜8の除去加工領域を広くすることができる。そして、透明導電膜8の除去加工において広い除去加工領域を確保した状態で、半導体層除去加工工程において、p型窒化ガリウムp-GaN層5、活性化層4及びn型窒化ガリウムn-GaN層3の除去加工を狭い範囲でドライエッチングにより行う。すなわち、ドライエッチングはガスにて行うので、深さ方向に除去加工するのに優れており、横方向にはあまり広がらない。この結果、透明導電膜除去加工工程において透明導電膜8を除去加工するときの除去加工孔の径D2が、半導体層除去加工工程においてp型窒化ガリウムp-GaN層5、活性化層4及びn型窒化ガリウムn-GaN層3を除去加工するときの除去加工孔の径D1よりも大きくなる。このため、本実施の形態では、除去加工工程においては、透明導電膜8の残渣Rの長さLがp型窒化ガリウムp-GaN層5と活性化層4との合計膜厚Hよりも短くなるように除去加工される。これにより、透明導電膜8の残渣Rが発生しても、透明導電膜8の残渣Rがn型窒化ガリウムn-GaN層3に接触することはない。したがって、欠陥修復後に新たな短絡が発生するのを防止し得るGaN系発光素子10の修復方法を提供することができる。また、本実施の形態のGaN系発光素子10の修復方法では、透明導電膜除去加工工程において透明導電膜8を除去加工するときの除去加工孔の径D2が、半導体層除去加工工程においてp型窒化ガリウムp-GaN層5、活性化層4及びn型窒化ガリウムn-GaN層3を除去加工するときの除去加工孔の径D1よりも大きいことが好ましい。これにより、透明導電膜8の除去加工孔の径D2が、p型窒化ガリウムp-GaN層5等の除去加工孔の径D1よりも大きいので、除去加工工程において透明導電膜8の残渣Rが発生したとしても、透明導電膜8の残渣Rは垂下しないか又は垂下しても垂下長さLは小さい。したがって、透明導電膜8の残渣Rがn型窒化ガリウムn-GaN層3に接触することはない。したがって、欠陥修復後に新たな短絡が発生するのを防止し得るGaN系発光素子10の修復方法を提供することができる。実施例1GaN系発光素子の形成後に該GaN系発光素子の欠陥を修復する方法についての実施例について、図9a~gに基づいて説明する。図9a~gは、GaN系発光素子の形成後に該GaN系発光素子の欠陥を修復する方法を示す断面図である。まず、図9aに示すように、一般的な製法で形成した異物からなる欠陥F1及び成長不良からなる欠陥F2を有するGaN系発光素子10に対して、p型電極7とn型電極6との間に500Vの電圧を印加した。このとき、pn接合間に短絡があると、過剰に電流が流れ、図9bに示すように、接合破壊の破壊痕からなる欠陥F3が生じる。そこで、図示しない欠陥検出装置を用いてGaN系発光素子10を確認し、該破壊痕からなる欠陥F3サイズ:Φ2μmを検出した。次に、図9cに示すように、GaN系発光素子10の上面にレジスト膜21を形成した。このときのレジスト膜21の膜厚は2.5μmであった。次に、図9cに示すように、レーザ照射装置30を用いて、検出した欠陥F3の上面に図示しないΦ20μmのマスクを介してYAG3倍波のパルスレーザ31を照射強度450mJ/cm2、照射回数10回、1パルス当たりの照射時間5nsecの条件にて照射することによって、レジスト膜21を加工し、図9dに示す層構成とした。この状態で、表面形状評価をしたところ、レーザ照射によりレーザ照射部のレジスト膜21は完全に除去されていた。続いて、ウェットエッチングにより透明導電膜8をパターニングし、図9e示す層構成を得た。パターニング後、所定位置に透明導電膜8の残渣は無く、またサイドエッチング量は3μmであった。続いて、ドライエッチングによりp型窒化ガリウムp-GaN層5及びn型窒化ガリウムn-GaN層3等の半導体層を深さ方向に0.8μmエッチングしてパターニングすることによって、図9fに示す層構成とした。そして、その後、レジスト膜21を剥離することによって、図9gに示す半導体層パターンを形成することによって、GaN系発光素子10の破壊痕からなる欠陥F3を修復した。ここで、図9gに示すように、修復したGaN系発光素子10には異物からなる欠陥F1及び成長不良からなる欠陥F2が依然含まれているが、欠陥上面のp-n接合は切断されており、欠陥由来の電流リークが起こらないようになっている。尚、修復したGaN系発光素子10には電流リークがなく、良好な特性を示すことを確認することができた。実施例2次に、GaN系発光素子の製造途中に該GaN系発光素子の欠陥を修復する方法についての実施例について、図10a~gに基づいて説明する。図10a~gは、GaN系発光素子の製造途中に該GaN系発光素子の欠陥を修復する方法を示す断面図である。まず、通常のGaN系発光素子10の製造方法に従い、バッファ層2を形成したサファイア基板1上にn型窒化ガリウムn-GaN層35μm、活性化層40.03μm、p型窒化ガリウムp-GaN層50.1μmを積層した後、透明導電膜8ITOをCVD法により0.15μm形成し、図10aに示す層構成を形成した。この状態で、図示しない欠陥検出装置を用いて欠陥を検出したところ、図10aに示す異物等の欠陥F4サイズ:Φ0.85μmを検出した。続いて、通常の化合物半導体発光素子の製造と同様に、透明導電膜8の上面にレジスト膜9を塗布した後、図10bに示すように、通常のフォト工程に従い、電極取り出し部の上面に位置する露光装置40にてマスク42を介して光41を照射してレジスト膜9を感光させ、現像及び硬化させた。このときのレジスト膜9の膜厚は2.5μmであった。次に、図10cに示すように、レーザ照射装置30を用いて、検出した欠陥F2の上面に位置するレジスト膜9の上面に図示しないΦ20μmマスクを介してパルスレーザ31を照射し、図10dに示す状態とした。ここで、照射条件としては、照射強度450mJ/cm2、照射回数10回、1パルス当たりの照射時間5nsecとした。この状態で表面形状評価をしたところ、レーザ照射によりレーザ照射部のレジスト膜9は完全に除去されていた。続いて、通常の化合物半導体発光素子の製造方法に従い、ウェットエッチングにより透明導電膜8をパターニングして図10eに示す層構成を得た。透明導電膜8のパターニング後においては、所定位置に透明導電膜8の残渣はなく、またサイドエッチング量は3μmであった。その後、さらに、通常の化合物半導体発光素子の製造方法に従い、ドライエッチングによりp型窒化ガリウムp-GaN層5及びn型窒化ガリウムn-GaN層3等の半導体層を深さ方向において1.0μmパターニングし、レジスト膜9を剥離することによって、図10fに示す半導体層パターンを形成した。最後に、p型電極7及びn型電極6の電極パターンを形成することによって、図10gに示すように、欠陥F4が修復されたGaN系発光素子10を形成した。修復したGaN系発光素子10には、電流リークがなく、良好な特性を示すことを確認することができた。