半導体基板と、前記半導体基板の表面に設けられたソース領域、およびドレイン領域と、前記ソース領域と前記ドレイン領域との間の領域の上に設けられるゲート電極と、を備え、前記ゲート電極は、平面的に重ならない領域に、第一導電型半導体層、第二導電型半導体層、及び、前記第一導電型半導体層と前記第二導電型半導体層との接合面に生じる空乏層をそれぞれ備えることを特徴とする半導体装置。前記接合面は、チャネル長方向に沿って設けられたことを特徴とする請求項1記載の半導体装置。前記接合面は、チャネル幅方向に沿って設けられたことを特徴とする請求項1記載の半導体装置。前記接合面層は、チャネル長方向及びチャネル幅方向に沿って設けられたことを特徴とする請求項1記載の半導体装置。ゲートとソースとが接続され、ドレインを電源端子に接続されたディプレッション型のMOSトランジスタと、前記ソースと接地端子との間にダイオード接続されたエンハンスメント型のMOSトランジスタと、からなる基準電圧生成回路であって、前記ディプレッション型のMOSトランジスタおよび前記エンハンスメント型のMOSトランジスタは、それぞれ請求項1ないし4のいずれか1項に記載された半導体装置から構成される基準電圧生成回路。例えば、基準電圧生成回路の場合、温度が変化すると、基準電圧生成回路の出力電圧である基準電圧も変化する。特許文献1によって開示された技術では、温度特性の大きな基準電圧を温度補正するための温度補正回路を開示している。従って、その分、規模の大きな回路となってしまう。本発明は、上記課題に鑑みてなされ、MOSトランジスタに所望の温度特性を与えることによって、補正のための回路の規模を小さくできる、あるいは補正のための回路を必要としない半導体装置を提供する。本発明は、上記課題を解決するため、MOSトランジスタを有する半導体装置において、MOSトランジスタは、ソース領域と、ドレイン領域と、前記ソース領域と前記ドレイン領域との間の領域の上に設けられるゲート電極と、を備え、前記ゲート電極は、半導体基板の平面方向に、第一導電型半導体層、第二導電型半導体層、及び、前記第一導電型半導体層と前記第二導電型半導体層との接合面に生じる空乏層を備える、ことを特徴とする半導体装置とした。本発明に係る半導体装置では、温度が変化すると、空乏層の領域の幅が変化し、これによりゲート電極の第一導電型半導体層と第二導電型半導体層のそれぞれの領域の面積が変化する。つまり、MOSトランジスタのゲート電極として機能する領域の面積が変化する。このことを利用し、MOSトランジスタに所望の温度特性を与えることができので、温度補正回路が小さくて済む。よって、回路規模を小さくすることが可能となる。以下、本発明の実施形態を、図面を参照して説明する。まず、MOSトランジスタの構成について説明する。図1は、本発明の第1の実施例であるMOSトランジスタを示す平面図である。MOSトランジスタは、ソース領域20、ドレイン領域30、及び、ゲート電極10を備える。ゲート電極10は、半導体基板の平面方向に、P型半導体層11、N型半導体層12、及び、空乏層13を備える。ゲート電極10は、ソース領域20とドレイン領域30との間の領域の上にゲート酸化膜を介して設けられる。ゲート電極10のP型半導体層11及びN型半導体層12は、チャネル長方向のみにそれぞれ設けられる。P型半導体層11とN型半導体層12との接合面に、空乏層13がチャネル長方向のみに生じる。MOSトランジスタは、LOCOSLocalOxidationOfSilicon法による膜厚約100~500nmのフィールド絶縁膜、あるいは、深さ約50~300nmのSTISharrowTrenchIsolationにより、周りの領域と半導体基板の表面近傍においては電気的に絶縁される。次に、膜厚約5~100nmのゲート絶縁膜図示せずを設ける。次に、ゲート絶縁膜の上に、膜厚約200~300nmのゲート電極10を設ける。この時、ゲート電極10へは、P型半導体層11及びN型半導体層12の両方を適宜備えるよう不純物イオンをイオン注入する。次に、ソース領域20及びドレイン領域30を、イオン注入すれることによって設ける。次に、MOSトランジスタの動作について説明する。ここで、基板表面がN型である場合、仕事関数の差により、P型半導体層11の下部での閾値電圧は低くなり、N型半導体層12の下部での閾値電圧は高くなる。よって、P型半導体層11の下部のチャネルが、事実上の主なチャネルとして機能する。通常のMOSトランジスタにおいて、温度が変化しても、ゲート電極の大きさとゲート絶縁膜容量とチャネル領域の大きさはほとんど変化しない。しかし、図1のMOSトランジスタにおいては、温度が変化すると、空乏層13の領域の幅が変化し、P型半導体層11及びN型半導体層12の領域の面積もそれに応じてそれぞれ変化する。つまり、MOSトランジスタのゲート電極として機能する領域の面積が変化する。これに伴い、ゲート電極の下に電気的に誘起されるチャネル領域の面積も変化するので、トランジスタの電流電圧特性を温度に対して変化させることが可能となる。これにより、MOSトランジスタが所望の温度特性を有するよう制御されるので、温度補正回路を簡単に構成でき、回路規模を小さくすることが可能となる。特性に応じては温度補正回路を必要としない。[変形例]図1では、1つの空乏層13が設けられているが、図示しないが、複数の空乏層が半導体基板の平面方向に平行して設けられても良い。図2は第2の実施例である。図2に示すように、ゲート電極10のP型半導体層11及びN型半導体層12は、チャネル幅方向のみに設けることも可能である。この時、空乏層13は、P型半導体層11とN型半導体層12との接合面に沿って、チャネル幅方向のみに生じる。図3は第3の実施例である。図3に示すように、ゲート電極10のP型半導体層11及びN型半導体層12は、図3上において上下左右に双方設けられても良い。この時、空乏層13は、P型半導体層11とN型半導体層12との接合面に、チャネル長方向及びチャネル幅方向に沿って生じる。図4は第4の実施例である。図4に示すように、このようなMOSトランジスタは、基準電圧生成回路に適用することも可能である。基準電圧生成回路は、ディプレッション型のMOSトランジスタ41、及び、エンハンスメント型のMOSトランジスタ42を備える。MOSトランジスタ41は、ゲートとソースとが接続され出力端子となり、ドレインは電源端子に接続される。MOSトランジスタ42は、MOSトランジスタ41のソースと接地端子との間に設けられ、ダイオード接続される。MOSトランジスタ41は定電流を流す電流源として機能し、この定電流によって基準電圧VREFがダイオード接続されるMOSトランジスタ42のドレインに発生する。本回路においては、MOSトランジスタ41~42が所望の温度特性を有するよう制御されるので、基準電圧VREFに所望の温度係数を与えることが可能となる。