絶縁表面を有する基板上にゲート電極を形成し、前記ゲート電極上にゲート絶縁層を形成し、前記ゲート絶縁層に接して前記ゲート電極に重畳する酸化物半導体層を形成し、前記酸化物半導体層にハロゲン元素を添加し、ハロゲン元素が添加された前記酸化物半導体層に第1の加熱処理を施し、加熱処理された前記酸化物半導体層に接して、端部がゲート電極に重畳するソース電極、及びドレイン電極を形成し、前記酸化物半導体層のチャネル形成領域に重畳し、前記酸化物半導体層の表面に接して、絶縁層を形成する半導体装置の作製方法。絶縁表面を有する基板上にソース電極、及びドレイン電極を形成し、前記ソース電極、及び前記ドレイン電極の端部を覆う酸化物半導体層を形成し、前記酸化物半導体層にハロゲン元素を添加し、ハロゲン元素が添加された前記酸化物半導体層に第1の加熱処理を施し、加熱処理された前記酸化物半導体層に接して、前記ソース電極、及び前記ドレイン電極の端部に重畳するゲート絶縁層を形成し、前記ゲート絶縁層に接し、前記ソース電極、及び前記ドレイン電極の端部に重畳するゲート電極を形成する半導体装置の作製方法。請求項1又は請求項2において、前記第1の加熱処理を施した後に、前記酸化物半導体層に酸素を添加する半導体装置の作製方法。請求項3において、前記酸化物半導体層に酸素を添加した後に、第2の加熱処理を施す半導体装置の作製方法。請求項1乃至請求項4のいずれか一項において、前記第1の加熱処理を250°C以上600°C以下の温度で行う半導体装置の作製方法。請求項1乃至請求項5のいずれか一項において、前記酸化物半導体層を形成した後に、第3の加熱処理を施す半導体装置の作製方法。第1のトランジスタ上に形成された絶縁膜上に、請求項1乃至請求項6のいずれか一項に記載の半導体装置の作製方法を用いて第2のトランジスタを作製する半導体装置の作製方法。絶縁表面上にゲート電極と、前記絶縁表面、及び前記ゲート電極上に、ゲート絶縁層と、前記ゲート絶縁層上に、ハロゲン元素を1015atoms/cm3以上1018atoms/cm3以下の濃度で含む酸化物半導体層と、前記ゲート絶縁層、及び前記酸化物半導体層上に、ソース電極及びドレイン電極と、前記ゲート絶縁層、前記酸化物半導体層、前記ソース電極及び前記ドレイン電極上に、前記酸化物半導体層の一部と接する絶縁層を有する半導体装置。絶縁表面上にソース電極及びドレイン電極と、前記絶縁表面、前記ソース電極、及び前記ドレイン電極上に、ハロゲン元素を1015atoms/cm3以上1018atoms/cm3以下の濃度で含む酸化物半導体層と、前記絶縁表面、前記ソース電極、前記ドレイン電極、及び前記酸化物半導体層上に、ゲート絶縁層と、前記ゲート絶縁層上に、ゲート電極を有する半導体装置。請求項8又は請求項9において、前記ハロゲン元素として、フッ素を含む半導体装置。半導体特性を利用するトランジスタは経時劣化による閾値電圧のバラツキが小さいこと、また、オフ電流が小さいことなどが望まれる。例えば、経時劣化による閾値電圧のバラツキが大きいトランジスタは、それを用いた半導体装置の信頼性を損ねてしまう。また、オフ電流が大きいトランジスタは、それを用いた半導体装置の消費電力を高めてしまう。本発明は、信頼性の高い半導体装置を提供することを課題の一とする。また、信頼性の高い半導体装置の作製方法を提供することを課題の一とする。また、消費電力が低い半導体装置を提供することを課題の一とする。また、消費電力が低い半導体装置の作製方法を提供することを課題の一とする。また、量産性の高い半導体装置を提供することを課題の一とする。また、量産性の高い半導体装置の作製方法を提供することを課題の一とする。上記課題を解決するために本発明者等は、酸化物半導体を半導体層に用いる半導体装置において、酸化物半導体層に含まれる不純物の濃度が、閾値電圧の変動、並びにオフ電流の増大に影響を与えることに着目した。なお、不純物としては、例えば水素や、水などの水素を含む物質をその例にあげることができる。水素を含む不純物は、酸化物半導体層の金属に水素を与え、不純物準位を生じる。酸化物半導体層に含まれる不純物は、当該酸化物半導体層を成膜したあとに高温例えば600°Cで加熱処理を行うことによりおよそ除去できる。しかし、酸化物半導体を構成する金属と強く結合する不純物例えば水素や水酸基は、その強い結合力によって酸化物半導体層に残留してしまう。不純物が残留する酸化物半導体を半導体層に用いると、オフ電流が増大する等の不具合が生じる。上記課題を解決するためには、酸化物半導体層に残留する不純物を除去し、酸化物半導体層を極めて高い純度にまで精製して使用すれば良い。具体的には、酸化物半導体層に、不純物と強く結合する物質を添加した後に加熱処理を施し、水素を含む安定な物質を酸化物半導体層から除去すれば良い。不純物と強く結合する物質としては、例えば、ハロゲン元素を含む物質が好ましい。高い運動エネルギーを有するハロゲン元素を酸化物半導体層に添加することで、例えば、酸化物半導体を構成する金属と水素の間の結合、金属と水酸基の間の結合、又は金属と結合している水酸基における酸素と水素の結合を切断できる。一方、酸化物半導体層に不純物と強く結合する物質を添加することによって、金属と不純物との結合が切断されると、金属原子に未結合手ダングリングボンドが生じることがある。未結合手が存在すると、キャリアが生成され、キャリア密度が高くなる。キャリア密度が高い酸化物半導体層を有する半導体装置は、閾値電圧が下降し、ノーマリーオンの傾向を示すため、好ましくない。上記課題も、酸化物半導体層にハロゲン元素を添加することで解決することができる。ハロゲン元素が金属原子の未結合手に結合して該未結合手を終端させるため、キャリアの生成を抑制することができる。すなわち、本発明の一態様は、絶縁表面を有する基板上にゲート電極を形成し、ゲート電極上にゲート絶縁層を形成し、ゲート絶縁層に接して前記ゲート電極に重畳する酸化物半導体層を形成し、酸化物半導体層にハロゲン元素を添加し、ハロゲン元素が添加された酸化物半導体層に第1の加熱処理を施し、加熱処理された酸化物半導体層に接して、端部がゲート電極に重畳するソース電極、及びドレイン電極を形成し、酸化物半導体層のチャネル形成領域に重畳し、酸化物半導体層の表面に接して、絶縁層を形成する半導体装置の作製方法である。また、本発明の一態様は、絶縁表面を有する基板上にソース電極、及びドレイン電極を形成し、ソース電極、及びドレイン電極の端部を覆う酸化物半導体層を形成し、酸化物半導体層にハロゲン元素を添加し、ハロゲン元素が添加された酸化物半導体層に第1の加熱処理を施し、加熱処理された酸化物半導体層に接して、ソース電極、及びドレイン電極の端部に重畳するゲート絶縁層を形成し、ゲート絶縁層に接し、ソース電極、及びドレイン電極の端部に重畳するゲート電極を形成する半導体装置の作製方法である。上記半導体装置の作製方法において、第1の加熱処理を施した後に、酸化物半導体層に酸素を添加しても良い。酸化物半導体層に酸素を添加すると、酸化物半導体を構成する主成分材料である酸素を供給することができるため、好ましい。さらに、酸化物半導体層に酸素を添加した後、第2の加熱処理を施しても良い。ハロゲン元素の添加及び第1の加熱処理によって除去できなかった不純物を、酸素の添加及び第2の加熱処理によって除去することで、酸化物半導体層を、さらに高純度化及び電気的にI型真性化または実質的にI型化することができる。上記半導体装置の作製方法において、第1の加熱処理は250°C以上600°C以下の温度で行うことが好ましい。上記半導体装置の作製方法において、酸化物半導体層を形成した後に、加熱処理を施しても良い。酸化物半導体層を形成した後に、加熱処理を行うことで酸化物半導体層中の水素、水分などの不純物を脱離し、排気しても良い。加熱処理を行ってからハロゲン元素を添加すると、酸化物半導体層に含まれる不純物の濃度をより低減することができる。また、本発明の別の一態様は、第1のトランジスタ上に形成された絶縁膜上に、上記半導体装置の作製方法を用いて第2のトランジスタを作製する半導体装置の作製方法である。また、本発明の別の一態様は、絶縁表面上にゲート電極と、絶縁表面、及びゲート電極上に、ゲート絶縁層と、ゲート絶縁層上に、ハロゲン元素を1015atoms/cm3以上1018atoms/cm3以下の濃度で含む酸化物半導体層と、ゲート絶縁層、及び酸化物半導体層上に、ソース電極及びドレイン電極と、ゲート絶縁層、酸化物半導体層、ソース電極及びドレイン電極上に、酸化物半導体層の一部と接する絶縁層を有する半導体装置である。また、本発明の別の一態様は、絶縁表面上にソース電極及びドレイン電極と、絶縁表面、ソース電極、及びドレイン電極上に、ハロゲン元素を1015atoms/cm3以上1018atoms/cm3以下の濃度で含む酸化物半導体層と、絶縁表面、ソース電極、ドレイン電極、及び酸化物半導体層上に、ゲート絶縁層と、ゲート絶縁層上に、ゲート電極を有する半導体装置である。上記半導体装置において、ハロゲン元素としては、フッ素が好ましい。フッ素と水素の結合エネルギーは他のハロゲン元素と水素の結合エネルギーより高く、フッ素と水素の結合は、他のハロゲン元素と水素の結合より安定だからである。本発明の一態様は信頼性の高い半導体装置を提供できる。また、信頼性の高い半導体装置の作製方法を提供できる。本発明の一態様は消費電力が低い半導体装置を提供できる。また、消費電力が低い半導体装置の作製方法を提供できる。本発明の一態様は量産性の高い半導体装置を提供できる。また、量産性の高い半導体装置の作製方法を提供できる。実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する発明の構成において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。実施の形態1本実施の形態では、酸化物半導体層にフッ素を添加した後に加熱処理を施し、不純物を除去して酸化物半導体層を高純度化する方法を適用して、ボトムゲート型のトランジスタを作製する方法について図1及び図2を用いて説明する。本実施の形態で作製するボトムゲート型のトランジスタ550の構成を図1に示す。図1Aにトランジスタ550の上面図を、図1Bにトランジスタ550の断面図を示す。なお、図1Bは図1Aに示す切断線P1-P2における断面図に相当する。トランジスタ550は、絶縁表面を有する基板500上に、ゲート電極511、及びゲート電極511を覆うゲート絶縁層502を有する。また、ゲート絶縁層502上にゲート電極511と重畳する高純度化された酸化物半導体層513c、及び酸化物半導体層513cに接し、端部をゲート電極511と重畳するソース電極またはドレイン電極として機能する第1の電極515a及び第2の電極515bを有する。また、酸化物半導体層に接してそのチャネル形成領域と重なる絶縁層507、及びトランジスタ550を覆う保護絶縁層508を有する。本実施の形態で用いる酸化物半導体は、n型不純物として働く水素が除去され、酸化物半導体の主成分以外の不純物を極力含まないように高純度化することによりI型真性の酸化物半導体、又はI型真性に限りなく近い酸化物半導体としたものである。なお、高純度化された酸化物半導体中ではキャリアが極めて少なく、キャリア濃度は1×1014/cm3未満、好ましくは1×1012/cm3未満、さらに好ましくは1×1011/cm3未満となる。また、このようにキャリアが少ないことで、オフ状態における電流オフ電流は十分に小さくなる。具体的には、上述の酸化物半導体層を具備するトランジスタでは、オフ状態でのソースとドレイン間のチャネル幅1μmあたりのリーク電流密度オフ電流密度は、ソースとドレイン間の電圧が3.5V、使用時の温度条件下例えば、25°Cにおいて、100zA/μm1×10-19A/μm以下、もしくは10zA/μm1×10-20A/μm以下、さらには1zA/μm1×10-21A/μm以下とすることができる。また、高純度化された酸化物半導体層を具備するトランジスタは、オフ電流の温度依存性がほとんど見られず、高温状態においてもオフ電流は非常に小さいままである。次に、トランジスタ550を基板500上に作製する方法について、図2A乃至Eを用いて説明する。まず、絶縁表面を有する基板500上に導電膜を形成した後、第1のフォトリソグラフィ工程によりゲート電極511を含む配線層を形成する。なお、本明細書中で例示するトランジスタの作製工程のいずれのフォトリソグラフィ工程においても、レジストマスクをインクジェット法で形成しても良い。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。本実施の形態では絶縁表面を有する基板500としてガラス基板を用いる。下地膜となる絶縁膜を基板500とゲート電極511との間に設けても良い。下地膜は、基板500からの不純物元素例えば、リチウム、ナトリウムなどのアルカリ金属、及びカルシウムなどのアルカリ土類金属などの拡散を防止する機能があり、窒化シリコン膜、酸化シリコン膜、窒化酸化シリコン膜、又は酸化窒化シリコン膜を単層で又は積層して形成することができる。また、ゲート電極511は、モリブデン、チタン、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウム等の金属材料又はこれらを主成分とする合金材料を用いて、単層で又は積層して形成することができる。なお、アルミニウムまたは銅は、耐熱性や腐食性の問題を回避するために、高融点金属材料と組み合わせて用いると良い。高融点金属材料としては、モリブデン、チタン、クロム、タンタル、タングステン、ネオジム、スカンジウム等を用いることができる。また、銅を用いる場合は、下地となる層に銅-マグネシウム-アルミニウムCu-Mg-Al合金を設け、その上に銅を形成する構成が好ましい。Cu-Mg-Al合金を設けることで、酸化膜などの下地と銅の密着性が高まる効果を奏する。次いで、ゲート電極511上にゲート絶縁層502を形成する。ゲート絶縁層502は、プラズマCVD法又はスパッタリング法等を用いて、酸化シリコン層、窒化シリコン層、酸化窒化シリコン層、窒化酸化シリコン層、酸化アルミニウム層、窒化アルミニウム層、酸化窒化アルミニウム層、窒化酸化アルミニウム層、又は酸化ハフニウム層を単層で又は積層して形成することができる。本実施の形態の酸化物半導体としては、不純物が除去され、I型化又は実質的にI型化された酸化物半導体を用いる。このような高純度化された酸化物半導体は界面準位密度、界面電荷に対して極めて敏感であるため、酸化物半導体層とゲート絶縁層との界面は重要である。そのため高純度化された酸化物半導体に接するゲート絶縁層は、高品質化が要求される。例えば、μ波例えば周波数2.45GHzを用いた高密度プラズマCVDは、緻密で絶縁耐圧の高い高品質な絶縁層を形成できるので好ましい。高純度化された酸化物半導体と高品質ゲート絶縁層とが密接することにより、界面準位密度を低減して界面特性を良好なものとすることができるからである。もちろん、ゲート絶縁層として良質な絶縁層を形成できるものであれば、スパッタリング法やプラズマCVD法など他の成膜方法を適用することができる。また、成膜後の熱処理によってゲート絶縁層の膜質、酸化物半導体との界面特性が改質される絶縁層であっても良い。いずれにしても、ゲート絶縁層としての膜質が良好であることは勿論のこと、酸化物半導体との界面準位密度を低減し、良好な界面を形成できるものであれば良い。なお、ゲート絶縁層502は後に形成される酸化物半導体層513cと接する。酸化物半導体層513cに、水素が拡散すると半導体特性が損なわれるので、ゲート絶縁層502は水素、水酸基および水分が含まれないことが望ましい。また、ゲート絶縁層502、酸化物半導体膜に水素、水酸基及び水分がなるべく含まれないようにするために、酸化物半導体膜の成膜の前処理として、スパッタリング装置の予備加熱室でゲート電極511が形成された基板500、又はゲート絶縁層502までが形成された基板500を予備加熱し、基板500に吸着した水素、水分などの不純物を脱離し排気することが好ましい。なお、予備加熱室に設ける排気手段はクライオポンプが好ましい。なお、この予備加熱の処理は省略することもできる。またこの予備加熱は、絶縁層507の成膜前に、第1の電極515a及び第2の電極515bまでを形成した基板500にも同様に行っても良い。次いで、ゲート絶縁層502上に、膜厚2nm以上200nm以下、好ましくは5nm以上30nm以下の酸化物半導体膜を形成する。なお、酸化物半導体膜をスパッタリング法により成膜する前に、アルゴンガスを導入してプラズマを発生させる逆スパッタを行い、ゲート絶縁層502の表面に付着している粉状物質パーティクル、ごみともいうを除去することが好ましい。逆スパッタとは、ターゲット側に電圧を印加せずに、アルゴン雰囲気下で基板にRF電源を用いて電圧を印加して基板近傍にプラズマを形成して表面を改質する方法である。なお、アルゴン雰囲気に代えて窒素、ヘリウム、酸素などを用いても良い。酸化物半導体膜は、金属酸化物をターゲットとして用い、スパッタ法により成膜する。また、酸化物半導体膜は、希ガス例えばアルゴン雰囲気下、酸素雰囲気下、又は希ガス例えばアルゴン及び酸素混合雰囲気下においてスパッタ法により形成することができる。酸化物半導体膜に用いる酸化物半導体としては、四元系金属酸化物であるIn-Sn-Ga-Zn-O系酸化物半導体や、三元系金属酸化物であるIn-Ga-Zn-O系酸化物半導体、In-Sn-Zn-O系酸化物半導体、In-Al-Zn-O系酸化物半導体、Sn-Ga-Zn-O系酸化物半導体、Al-Ga-Zn-O系酸化物半導体、Sn-Al-Zn-O系酸化物半導体や、二元系金属酸化物であるIn-Zn-O系酸化物半導体、Sn-Zn-O系酸化物半導体、Al-Zn-O系酸化物半導体、Zn-Mg-O系酸化物半導体、Sn-Mg-O系酸化物半導体、In-Mg-O系酸化物半導体、In-Ga-O系酸化物半導体や、単元系金属酸化物であるIn-O系酸化物半導体、Sn-O系酸化物半導体、Zn-O系酸化物半導体などを用いることができる。また、上記酸化物半導体はSiO2を含んでも良い。酸化物半導体膜に結晶化を阻害する酸化シリコンSiOxX>0を含ませることで、製造プロセス中において酸化物半導体膜の形成後に加熱処理した場合に、結晶化してしまうのを抑制することができる。ここで、例えば、In-Ga-Zn-O系酸化物半導体とは、インジウムIn、ガリウムGa、亜鉛Znを有する酸化物膜、という意味であり、その組成比はとくに問わない。また、InとGaとZn以外の元素を含ませても良い。また、酸化物半導体膜には、化学式InMO3ZnOmm>0、且つmは自然数でないで表記される薄膜を用いることができる。ここで、Mは、Ga、Al、MnおよびCoから選ばれた一または複数の金属元素を示す。例えばMとして、Ga、Ga及びAl、Ga及びMn、またはGa及びCoなどがある。また、酸化物半導体としてIn-Zn-O系の材料を用いる場合、用いるターゲットの組成比は、原子数比で、In:Zn=50:1~1:2モル数比に換算するとIn2O3:ZnO=25:1~1:4、好ましくはIn:Zn=20:1~1:1モル数比に換算するとIn2O3:ZnO=10:1~1:2、さらに好ましくはIn:Zn=15:1~1.5:1モル数比に換算するとIn2O3:ZnO=15:2~3:4とする。例えば、In-Zn-O系酸化物半導体の形成に用いるターゲットは、原子数比がIn:Zn:O=X:Y:Zのとき、Z>1.5XYとする。本実施の形態で用いる酸化物半導体としては、Inを含有する酸化物半導体が好ましく、In、及びGaを含有する酸化物半導体がさらに好ましい。酸化物半導体層をI型真性とするため、脱水化または脱水素化は有効である。本実施の形態では、酸化物半導体膜を、In-Ga-Zn-O系酸化物ターゲットを用いてスパッタリング法により成膜する。酸化物半導体膜をスパッタリング法で作製するためのターゲットとしては、例えば、組成比として、In2O3:Ga2O3:ZnO=1:1:1[mol数比]の酸化物ターゲットを用い、In-Ga-Zn-O膜を成膜する。また、このターゲットの材料及び組成に限定されず、例えば、In2O3:Ga2O3:ZnO=1:1:2[mol数比]、又はIn2O3:Ga2O3:ZnO=1:1:4[mol数比]の組成比を有する酸化物ターゲットを用いても良い。また、酸化物ターゲットの充填率は90以上100以下、好ましくは95以上99.9以下である。充填率の高い金属酸化物ターゲットを用いることにより、成膜した酸化物半導体膜は緻密な膜とすることができる。また、ターゲットの純度は99.99以上が好ましく、特にNa、Li等のアルカリ金属及びCaなどのアルカリ土類金属などの不純物は低減されているものが好ましい。酸化物半導体膜を成膜する際に用いるスパッタガスは、水素、水、水酸基又は水素化物などの不純物が除去された高純度ガスを用いることが好ましい。具体的には、露点-60°C以下の高純度ガスが好ましい。減圧状態に保持された成膜室内に基板を保持し、基板温度を100°C以上600°C以下好ましくは200°C以上400°C以下とする。基板を加熱しながら成膜することにより、成膜した酸化物半導体膜に含まれる不純物濃度を低減することができる。また、スパッタリングによる損傷が軽減される。そして、成膜室内の残留水分を除去しつつ水素及び水分が除去されたスパッタガスを導入し、上記ターゲットを用いて基板500上に酸化物半導体膜を成膜する。成膜室内の残留水分を除去するためには、吸着型の真空ポンプ、例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ましい。また、排気手段としては、ターボポンプにコールドトラップを加えたものであっても良い。クライオポンプを用いて排気した成膜室は、例えば、水素や、水などの水素を含む化合物より好ましくは炭素を含む化合物も等が排気されるため、当該成膜室で成膜した酸化物半導体膜に含まれる不純物の濃度を低減できる。スパッタリング法を行う雰囲気は、希ガス代表的にはアルゴン雰囲気、酸素雰囲気、または希ガスと酸素の混合雰囲気とすれば良い。成膜条件の一例としては、基板とターゲットとの間の距離を100mm、圧力0.6Pa、直流DC電源0.5kW、酸素酸素流量比率100雰囲気下の条件が適用される。なお、パルス直流電源を用いると、成膜時に発生する粉状物質パーティクル、ごみともいうが軽減でき、膜厚分布も均一となるために好ましい。また、スパッタリング装置の処理室のリークレートを1×10-10Pam3/秒以下とすることで、スパッタリング法による成膜途中における酸化物半導体膜への、アルカリ金属、水素化物等の不純物の混入を低減することができる。また、排気系として吸着型の真空ポンプを用いることで、排気系からアルカリ金属、水素、水、水酸基、または水素化物等の不純物の逆流を低減することができる。なお、酸化物半導体層中に含まれる、Li、Naなどのアルカリ金属、及びCaなどのアルカリ土類金属などの不純物は低減されていることが好ましい。具体的には、酸化物半導体層中に含まれるこれらの不純物濃度は、SIMSを用いてLiが5×1015cm-3以下、好ましくは1×1015cm-3以下、Naが5×1015cm-3以下、好ましくは1×1015cm-3以下、Kは5×1015cm-3以下、好ましくは1×1015cm-3以下であることが好ましい。アルカリ金属、及びアルカリ土類金属は酸化物半導体にとっては悪性の不純物であり、少ないほうがよい。特にアルカリ金属のうち、Naは酸化物半導体に接する絶縁膜が酸化物であった場合、その中に拡散し、Naとなる。また、酸化物半導体内において、金属と酸素の結合を分断し、あるいは結合中に割り込む。その結果、トランジスタ特性の劣化例えば、ノーマリーオン化しきい値の負へのシフト、移動度の低下等をもたらす。加えて、特性のばらつきの原因ともなる。このような問題は、特に酸化物半導体中の水素の濃度が十分に低い場合において顕著となる。したがって、酸化物半導体中の水素の濃度が5×1019cm-3以下、特に5×1018cm-3以下である場合には、アルカリ金属の濃度を上記の値にすることが強く求められる。次いで、酸化物半導体膜を第2のフォトリソグラフィ工程により島状の酸化物半導体層513aに加工する。また、ゲート絶縁層502にコンタクトホールを形成する場合、その工程は酸化物半導体膜の加工時に同時に行うことができる。なお、ここでの酸化物半導体膜のエッチングは、ドライエッチングでもウェットエッチングでもよく、両方を用いても良い。例えば、酸化物半導体膜のウェットエッチングに用いるエッチング液としては、燐酸と酢酸と硝酸を混ぜた溶液などを用いることができる。また、ITO07N関東化学社製を用いても良い。なお、この段階の断面図を図2Aに示す。また、ドライエッチングに用いるエッチングガスとしては、塩素を含むガス例えば塩素Cl2、三塩化硼素BCl3、四塩化珪素SiCl4、四塩化炭素CCl4などが好ましい。また、フッ素を含むガス例えば四弗化炭素CF4、六弗化硫黄SF6、三弗化窒素NF3、トリフルオロメタンCHF3など、臭化水素HBr、酸素O2、これらのガスにヘリウムHeやアルゴンArなどの希ガスを添加したガス、などを用いることができる。ドライエッチング法としては、平行平板型RIEReactiveIonEtching法や、ICPInductivelyCoupledPlasma:誘導結合型プラズマエッチング法を用いることができる。所望の加工形状にエッチングできるように、エッチング条件コイル型の電極に印加される電力量、基板側の電極に印加される電力量、基板側の電極温度等を適宜調節する。次に酸化物半導体層513aにフッ素を添加する。フッ素は、フッ素を含むガスをプラズマ化し、このプラズマに含まれるイオン種を引き出し、引き出したイオン種を加速して、イオンビームとして酸化物半導体層に添加すれば良い。例えば、フッ素イオンの注入量は10-13ion/cm2以上10-15ion/cm2以下とすれば良い。フッ素を含むガスとしては、例えば、四弗化炭素CF4、六弗化硫黄SF6、三弗化窒素NF3、トリフルオロメタンCHF3や、これらのガスにヘリウムやアルゴンなどの希ガスを添加したガス、などを用いることができる。また、本実施の形態では、フッ素を添加する例を示したが、本発明の一態様は、これに限られず、他のハロゲン元素を添加しても良い。例えば、塩素を含むガス例えば塩素Cl2、三塩化硼素BCl3、四塩化珪素SiCl4、四塩化炭素CCl4などを用いて塩素を添加しても良い。フッ素を添加する時の圧力は、10-4Pa以上102Pa以下であることが好ましい。プラズマドーピング装置を用いると、フッ素添加時の圧力を10-2Pa以上102Pa以下とすることができる。プラズマの発生手段としては、ICPInductivelyCoupledPlasma:誘導結合型プラズマなどの励起手法を用いることができる。例えば、プラズマドーピング装置を用いICPを励起手法とする場合、アンテナと基板側の電極の両方に高周波電圧を印加する。そして、アンテナ側で高周波プラズマを発生させ、このプラズマに含まれるイオン種を基板側の電極に印加した高周波電圧により生じたバイアス電圧により加速して、イオンビームとして、基板上の酸化物半導体層に注入することができる。また、ドライエッチング装置を用いても、同様にフッ素添加を行うことができる。例えば、ガスに三弗化窒素NF3を用い、アンテナに印加される電力量を600W、基板側の電極に印加される電力量を100W、圧力を1.35Pa、ガスの流量を70sccmとして、60秒間、プラズマ処理を行い、フッ素を添加すれば良い。また、イオンドーピング装置を用いると、フッ素添加時の圧力を10-3Pa以上10-2Pa以下とすることができる。加速電圧は、10keV以上100keV以下とすることができる。イオンドーピング装置を用いてフッ素を添加する場合、フッ素を含むガスをプラズマ化し、所定の電界の作用によりプラズマからイオン種を引き出し、引き出したイオン種を質量分離せずに加速して、イオンビームとして酸化物半導体層に注入する。イオンドーピング装置は後述するイオン注入装置に比べてイオンビームの照射される面積を大きくすることができるので、イオンドーピング装置を用いてフッ素の添加を行うことで、タクトタイムを短縮することができる。また、イオン注入装置を用いると、フッ素添加時の圧力を10-4Pa以上10-3Pa以下とすることができる。加速電圧は、100keV以上300keV以下とすることができる。イオン注入装置を用いてフッ素を添加する場合、フッ素を含むガスをプラズマ化し、このプラズマに含まれるイオン種を引き出し、質量分離して、所定の質量を有するイオン種を加速して、イオンビームとして、酸化物半導体層に注入する。質量分離を伴うイオン注入装置を用いてフッ素の添加を行うことで、金属元素等の不純物がフッ素と共に酸化物半導体層に添加されてしまうのを防ぐことができる。フッ素を酸化物半導体層513aに添加することで、例えば酸化物半導体を構成する金属と水素の間の結合、金属と水酸基の間の結合、または金属と結合した水酸基における酸素と水素の間の結合を切断できる。なお、酸化物半導体層513aは、金属から脱離した不純物を含む酸化物半導体層513bになる図2B。酸化物半導体層513aにフッ素を添加する前に、予備加熱処理を行い、酸化物半導体層513a中の水素、水分などの不純物を脱離し排気しても良い。なお、予備加熱室に設ける排気手段はクライオポンプが好ましい。予備加熱処理の温度は、250°C以上500°C以下とする。予備加熱処理を行ってからフッ素を添加すると、酸化物半導体層に含まれる不純物の濃度をより低減することができる。次いで、金属から脱離した不純物を含む酸化物半導体層513bに第1の加熱処理を施す。この第1の加熱処理によって、金属から脱離した不純物を酸化物半導体層から除去できる。例えば、金属から脱離した水素や水酸基が添加したフッ素と反応して生成するフッ化水素などを除去できる。ハロゲン元素を添加することなく、金属に強固に結合する水素または水酸基を直接取り除く方法高温の加熱処理などに比べ、生成するフッ化水素などを加熱によって除去する方法は容易である。第1の加熱処理の温度は、250°C以上750°C以下とする。本実施の形態では、酸化物半導体層にフッ素を添加することで、不純物が酸化物半導体層から脱離しやすくしているため、第1の加熱処理を低温で行うことができる。また、第1の加熱処理を高温で行うことで、短時間で処理することができる。ここでは、加熱処理装置の一つである電気炉に基板を導入し、酸化物半導体層に対して窒素雰囲気下450°Cにおいて1時間の加熱処理を行った後、大気に触れることなく、酸化物半導体層への水や水素の再混入を防ぎ、酸化物半導体層513cを得る図2C。なお、加熱処理装置は電気炉に限られず、抵抗発熱体などの発熱体からの熱伝導または熱輻射によって、被処理物を加熱する装置を用いても良い。例えば、GRTAGasRapidThermalAnneal装置、LRTALampRapidThermalAnneal装置等のRTARapidThermalAnneal装置を用いることができる。LRTA装置は、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのランプから発する光電磁波の輻射により、被処理物を加熱する装置である。GRTA装置は、高温のガスを用いて加熱処理を行う装置である。高温のガスには、アルゴンなどの希ガス、または窒素のような、加熱処理によって被処理物と反応しない不活性気体が用いられる。加熱処理にRTARapidThermalAnneal法を用いれば、短時間に脱水化または脱水素化が行えるため、ガラス基板の歪み点を超える温度でも処理することができる。なお、第1の加熱処理においては、窒素、またはヘリウム、ネオン、アルゴン等の希ガスに、水、水素などが含まれないことが好ましい。または、加熱処理装置に導入する窒素、またはヘリウム、ネオン、アルゴン等の希ガスの純度を、6N99.9999以上好ましくは7N99.99999以上即ち不純物濃度を1ppm以下、好ましくは0.1ppm以下とすることが好ましい。また、第1の加熱処理で酸化物半導体層を加熱した後、同じ炉に高純度の酸素ガス、高純度のN2Oガス、又は超乾燥エアCRDSキャビティリングダウンレーザー分光法方式の露点計を用いて測定した場合の水分量が20ppm露点換算で-55°C以下、好ましくは1ppm以下、好ましくは10ppb以下の空気を導入しても良い。酸素ガスまたはN2Oガスに、水、水素などが含まれないことが好ましい。または、加熱処理装置に導入する酸素ガスまたはN2Oガスの純度を、6N以上好ましくは7N以上即ち、酸素ガスまたはN2Oガス中の不純物濃度を1ppm以下、好ましくは0.1ppm以下とすることが好ましい。酸素ガス又はN2Oガスの作用により、脱水化または脱水素化処理による不純物の排除工程によって同時に減少してしまった酸化物半導体を構成する主成分材料である酸素を供給することによって、酸化物半導体層を高純度化及び電気的にI型真性化する。また、フッ素の添加は、酸化物半導体膜を島状に加工する前に行っても良い。その場合、第1の加熱処理は第2のフォトリソグラフィ工程の前に行っても良いし、後に行っても良い。なお、第1の加熱処理は、フッ素を添加した後、酸化物半導体層上に別の層を形成する前に行うことが好ましいが、上記以外にも、フッ素を添加した後であれば、酸化物半導体層上にゲート絶縁層を積層させた後、あるいは、ゲート絶縁層にゲート電極を形成した後、のいずれで行っても良い。また、ゲート絶縁層502にコンタクトホールを形成する場合、その工程は酸化物半導体膜に第1の加熱処理を行う前に行っても良いし、第1の加熱処理を行った後に行っても良い。以上の工程により、酸化物半導体層中の水素の濃度を低減し、高純度化することができる。それにより酸化物半導体層の安定化を図ることができる。また、加熱処理で、キャリア密度が極端に少なく、バンドギャップの広い酸化物半導体膜を形成することができる。このため、大面積基板を用いてトランジスタを作製することができ、量産性を高めることができる。また、当該水素濃度が低減され高純度化された酸化物半導体膜を用いることで、耐圧性が高く、オフ電流の著しく低いトランジスタを作製することができる。上記加熱処理は、酸化物半導体層の成膜以降であれば、いつでも行うことができる。なお、酸化物半導体膜を加熱する場合、酸化物半導体膜の材料や加熱条件にもよるが、その表面に板状結晶が形成されることがある。板状結晶は、酸化物半導体膜の表面に対して略垂直にc軸配向した板状結晶体であることが好ましい。また、酸化物半導体層を2回に分けて成膜し、2回に分けて加熱処理を行うことで、はじめに成膜した酸化物半導体層が接する下地部材の材料が、酸化物、窒化物、金属など材料を問わず、膜厚の厚い結晶領域単結晶領域、即ち、膜表面に垂直にc軸配向した結晶領域を有する酸化物半導体層を形成しても良い。例えば、3nm以上15nm以下の第1の酸化物半導体膜を成膜し、第1のフッ素添加を行い、窒素、酸素、希ガス、または乾燥空気の雰囲気下で450°C以上850°C以下の第1の加熱処理を行い、表面を含む領域に結晶領域板状結晶を含むを有する第1の酸化物半導体膜を形成する。そして、第1の酸化物半導体膜よりも厚い第2の酸化物半導体膜を形成し、第2のフッ素添加を行い、450°C以上850°C以下の第2の加熱処理を行い、第1の酸化物半導体膜を結晶成長の種として、上方に結晶成長させ、第2の酸化物半導体膜の全体を結晶化させ、結果として膜厚の厚い結晶領域を有する酸化物半導体層を形成しても良い。このとき、第2のフッ素添加で第1の酸化物半導体膜にフッ素が添加されると、第1の酸化物半導体膜の結晶領域が減少する又は失われる恐れがある。したがって、第2のフッ素添加において、第1の酸化物半導体膜までフッ素が添加されないよう、適宜条件加速電圧などを選ぶ必要がある。また、酸化物半導体層を成膜する際に、酸化物半導体がc軸に配向する温度に基板を加熱しながら成膜を行うことにより、膜表面に垂直にc軸配向した結晶領域を有する酸化物半導体層を形成してもよい。このような成膜方法を用いることにより、プロセスを短縮することができる。基板を加熱する温度は、成膜装置によって他の成膜条件が異なるためこれに合わせて適宜設定すればよいが、例えば、スパッタリング装置で成膜する際の基板温度を250°C以上として成膜すればよい。次いで、ゲート絶縁層502、及び酸化物半導体層513c上に、ソース電極及びドレイン電極これと同じ層で形成される配線を含むとなる導電膜を形成する。ソース電極、及びドレイン電極に用いる導電膜としては、例えば、Al、Cr、Cu、Ta、Ti、Mo、Wからから選ばれた元素を含む金属膜、または上述した元素を成分とする金属窒化物膜窒化チタン膜、窒化モリブデン膜、窒化タングステン膜等を用いることができる。また、Al、Cuなどの金属膜は、耐熱性や腐食性の問題を回避するために下側又は上側の一方または双方にTi、Mo、W、Cr、Ta、Nd、Sc、Yなどの高融点金属膜またはそれらの金属窒化物膜窒化チタン膜、窒化モリブデン膜、窒化タングステン膜を積層させた構成としても良い。特に、酸化物半導体層と接する側にチタンを含む導電膜を設けることが好ましい。また、導電膜は、単層構造でも、2層以上の積層構造としてもよい。例えば、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜を積層する2層構造、チタン膜と、そのチタン膜上に重ねてアルミニウム膜を積層し、さらにその上にチタン膜を成膜する3層構造などが挙げられる。また、導電膜は、導電性の金属酸化物で形成しても良い。導電性の金属酸化物としては酸化インジウム、酸化スズ、酸化亜鉛、酸化インジウム酸化スズ合金、酸化インジウム酸化亜鉛合金または前記金属酸化物材料にシリコン若しくは酸化シリコンを含ませたものを用いることができる。なお、導電膜形成後に加熱処理を行う場合には、この加熱処理に耐える耐熱性を導電膜に持たせることが好ましい。第3のフォトリソグラフィ工程により導電膜上にレジストマスクを形成し、選択的にエッチングを行ってソース電極またはドレイン電極として機能する第1の電極515a、及び第2の電極515bを形成した後、レジストマスクを除去する図2D。第3のフォトリソグラフィ工程でのレジストマスク形成時の露光には、紫外線やKrFレーザ光やArFレーザ光を用いると良い。酸化物半導体層513c上で隣り合う第1の電極の下端部と第2の電極の下端部との間隔幅によって後に形成されるトランジスタのチャネル長Lが決定される。なお、チャネル長L=25nm未満の露光を行う場合には、数nm~数10nmと極めて波長が短い超紫外線ExtremeUltravioletを用いて第3のフォトリソグラフィ工程でのレジストマスク形成時の露光を行うと良い。超紫外線による露光は、解像度が高く焦点深度も大きい。従って、後に形成されるトランジスタのチャネル長Lを10nm以上1000nm以下とすることも可能であり、回路の動作速度を高速化できる。また、フォトリソグラフィ工程で用いるフォトマスク数及び工程数を削減するため、透過した光が複数の強度となる露光マスクである多階調マスクによって形成されたレジストマスクを用いてエッチング工程を行っても良い。多階調マスクを用いて形成したレジストマスクは複数の膜厚を有する形状となり、エッチングを行うことでさらに形状を変形することができるため、異なるパターンに加工する複数のエッチング工程に用いることができる。よって、一枚の多階調マスクによって、少なくとも二種類以上の異なるパターンに対応するレジストマスクを形成することができる。よって露光マスク数を削減することができ、対応するフォトリソグラフィ工程も削減できるため、工程の簡略化が可能となる。なお、導電膜のエッチングの際に、酸化物半導体層513cがエッチングされ、分断することのないようエッチング条件を最適化することが望まれる。しかしながら、導電膜のみをエッチングし、酸化物半導体層513cを全くエッチングしないという条件を得ることは難しく、導電膜のエッチングの際に酸化物半導体層513cは一部のみがエッチングされ、溝部凹部を有する酸化物半導体層513cとなることもある。本実施の形態では、導電膜としてTi膜を用い、酸化物半導体層513cにはIn-Ga-Zn-O系酸化物半導体膜を用いたので、このような組み合わせにおいては、エッチャントとしてアンモニア過水アンモニア、水、過酸化水素水の混合液を用いることにより選択的に導電膜をエッチングすることができる。次いで、N2O、N2、またはArなどのガスを用いたプラズマ処理を行い、露出している酸化物半導体層の表面に付着した吸着水などを除去しても良い。また、酸素とアルゴンの混合ガスを用いてプラズマ処理を行ってもよい。プラズマ処理を行った場合、大気に触れることなく、酸化物半導体層の一部に接する保護絶縁膜となる絶縁層507を形成する。絶縁層507は、水分や、水素、酸素などの不純物を極力含まないことが望ましく、単層の絶縁膜であっても良いし、積層された複数の絶縁膜で構成されていても良い。絶縁層507は、少なくとも1nm以上の膜厚とし、スパッタ法など、絶縁層507に水、水素等の不純物を混入させない方法を適宜用いて形成することができる。絶縁層507に水素が含まれると、その水素の酸化物半導体層への侵入、又は水素による酸化物半導体層中の酸素の引き抜き、が生じ酸化物半導体層のバックチャネルが低抵抗化N型化してしまい、寄生チャネルが形成されるおそれがある。よって、絶縁層507はできるだけ水素を含まない膜になるように、成膜方法に水素を用いないことが重要である。また、絶縁層507には、バリア性の高い材料を用いるのが望ましい。例えば、バリア性の高い絶縁膜として、窒化シリコン膜、窒化酸化シリコン膜、窒化アルミニウム膜、窒化酸化アルミニウム膜、酸化アルミニウム膜、または酸化ガリウム膜などを用いることができる。バリア性の高い絶縁膜を用いることで、島状の酸化物半導体層513b内、ゲート絶縁層502内、或いは、島状の酸化物半導体層513bと他の絶縁層との界面及びその近傍に、水分または水素などの不純物が入り込むのを防ぐことができる。また、絶縁層507には、酸化シリコン膜、酸化窒化シリコン膜、または酸化窒化アルミニウム膜などを用いることも良い。たとえば、スパッタ法で形成された膜厚200nmの酸化ガリウム膜上に、スパッタ法で形成された膜厚100nmの酸化アルミニウム膜を積層させた構造を有する、絶縁膜を形成してもよい。成膜時の基板温度は、室温以上300°C以下とすればよい。また、絶縁膜は酸素を多く含有していることが好ましく、化学量論比を超える程度、好ましくは、化学量論比の1倍を超えて2倍まで1倍より大きく2倍未満酸素を含有していることが好ましい。このように絶縁膜が過剰な酸素を有することにより、酸化物半導体層513bの界面に酸素を供給し、酸素の欠損を低減することができる。本実施の形態では、絶縁層507として膜厚200nmの酸化シリコン膜を、スパッタリング法を用いて成膜する。成膜時の基板温度は、室温以上300°C以下とすればよく、本実施の形態では100°Cとする。酸化シリコン膜のスパッタ法による成膜は、希ガス代表的にはアルゴン雰囲気下、酸素雰囲気下、または希ガスと酸素の混合雰囲気下において行うことができる。また、ターゲットとして酸化シリコンターゲットまたはシリコンターゲットを用いることができる。例えば、シリコンターゲットを用いて、酸素を含む雰囲気下でスパッタ法により酸化シリコン膜を形成することができる。酸化物半導体膜の成膜時と同様に、絶縁層507の成膜室内の残留水分を除去するためには、吸着型の真空ポンプクライオポンプなどを用いることが好ましい。クライオポンプを用いて排気した成膜室で成膜した絶縁層507に含まれる不純物の濃度を低減できる。また、絶縁層507の成膜室内の残留水分を除去するための排気手段としては、ターボポンプにコールドトラップを加えたものであっても良い。絶縁層507を成膜する際に用いるスパッタガスは、水素、水、水酸基又は水素化物などの不純物が除去された高純度ガスを用いることが好ましい。次いで、不活性ガス雰囲気下、または酸素ガス雰囲気下で第2の加熱処理酸化物半導体層を2回に分けて成膜し、2回に分けて加熱処理を行う場合は、第3の加熱処理を行っても良い。当該加熱処理は窒素、超乾燥空気、または希ガスアルゴン、ヘリウムなどの雰囲気下において、好ましくは200°C以上400°C以下で行う。上記ガスは、水の含有量が20ppm以下、好ましくは1ppm以下、好ましくは10ppb以下であることが望ましい。第1の加熱処理と同様に、高温短時間のRTA処理を行っても良い。酸素を含む絶縁層507が設けられた後に加熱処理が施されることによって、第1の加熱処理により、酸化物半導体層513cに酸素欠損が発生していたとしても、絶縁層507から酸化物半導体層513cに酸素が供与される。そして、酸化物半導体層513cに酸素が供与されることで、酸化物半導体層513cにおいて、ドナーとなる酸素欠損を低減し、化学量論比を満たすことが可能である。その結果、酸化物半導体層513cをi型に近づけることができ、酸素欠損によるトランジスタの電気特性のばらつきを軽減し、電気特性の向上を実現することができる。この第2の加熱処理を行うタイミングは、絶縁層507の形成後であれば特に限定されず、他の工程、例えば樹脂膜形成時の加熱処理や、透光性を有する導電膜を低抵抗化させるための加熱処理と兼ねることで、工程数を増やすことなく、酸化物半導体層513cをi型に近づけることができる。また、酸素雰囲気下で酸化物半導体層513cに加熱処理を施すことで、酸化物半導体に酸素を添加し、酸化物半導体層513c中においてドナーとなる酸素欠損を低減させても良い。加熱処理の温度は、例えば100°C以上350°C未満、好ましくは150°C以上250°C未満で行う。上記酸素雰囲気下の加熱処理に用いられる酸素ガスには、水、水素などが含まれないことが好ましい。または、加熱処理装置に導入する酸素ガスの純度を、6N99.9999以上、好ましくは7N99.99999以上、即ち酸素中の不純物濃度を1ppm以下、好ましくは0.1ppm以下とすることが好ましい。本実施の形態では、不活性ガス雰囲気下、または酸素ガス雰囲気下で第2の加熱処理好ましくは200°C以上400°C以下、例えば250°C以上350°C以下を行う。例えば、窒素雰囲気下で250°C、1時間の第2の加熱処理を行う。第2の加熱処理は以下の効果を奏する。前述の第1の加熱処理により、酸化物半導体層から水素、水分、水酸基又は水素化物水素化合物ともいう等の不純物が意図的に排除される一方で、酸化物半導体を構成する主成分材料の一つである酸素が減少してしまう場合がある。第2の加熱処理は、第1加熱処理が施された酸化物半導体層に酸素を供給するため、酸化物半導体層は高純度化及び電気的にI型真性化する。以上のように、酸化物半導体膜にフッ素を添加し、フッ素を添加した後に第1の加熱処理を施す工程を経ることによって、水素、水分、水酸基又は水素化物水素化合物ともいうなどの不純物を酸化物半導体層より意図的に排除することができる。よって、酸化物半導体層は高純度化及び電気的にI型真性化または実質的にI型化する。以上の工程でトランジスタ550が形成される。本実施の形態のトランジスタは、酸化物半導体層にハロゲン元素を含むことがある。酸化物半導体層中のハロゲン元素は、金属原子の未結合手と容易に結合して該未結合手を終端させるため、キャリアを形成することを抑制することができる。例えば、酸化物半導体層は、フッ素を1015atoms/cm3以上1018atoms/cm3以下の濃度で含んでいても良い。また、絶縁層507に欠陥を多く含む酸化シリコン層を用いると、酸化シリコン層形成後、第2の加熱処理によって酸化物半導体層中に含まれる水素や水などの不純物を酸化シリコン層に拡散させ、酸化物半導体層中に含まれる該不純物をより低減させる効果を奏する。また、絶縁層507に酸素を過剰に含む酸化シリコン層を用いると、絶縁層507形成後の加熱処理によって絶縁層507中の酸素が酸化物半導体層513bに移動し、酸化物半導体層513bの酸素濃度を向上させ、高純度化する効果を奏する。絶縁層507上にさらに保護絶縁層508を形成しても良い。例えば、RFスパッタ法を用いて形成する。RFスパッタ法は、量産性が良いため、保護絶縁層の成膜方法として好ましい。保護絶縁層は、水分などの不純物を含まず、これらが外部から侵入することをブロックする無機絶縁膜を用い、窒化シリコン膜、窒化アルミニウム膜などを用いる。本実施の形態では、保護絶縁層508を、窒化シリコン膜を用いて形成する図2E。本実施の形態では、保護絶縁層508として、絶縁層507まで形成された基板500を100°C以上400°C以下の温度に加熱し、水素及び水分が除去された高純度窒素を含むスパッタガスを導入しシリコン半導体のターゲットを用いて窒化シリコン膜を成膜する。この場合においても、絶縁層507と同様に、処理室内の残留水分を除去しつつ保護絶縁層508を成膜することが好ましい。保護絶縁層の形成後、さらに大気中、100°C以上200°C以下、1時間以上30時間以下での加熱処理を行っても良い。この加熱処理は一定の加熱温度を保持して加熱しても良いし、室温から、100°C以上200°C以下の加熱温度への昇温と、加熱温度から室温までの降温を複数回くりかえして行っても良い。このように、本実施の形態を用いて作製した、高純度化された酸化物半導体層を含むトランジスタは、閾値電圧のバラツキが小さい。従って、本実施の形態で例示した半導体装置の作製方法を適用することで、信頼性の高い半導体装置を提供できる。また、量産性の高い半導体装置を提供できる。また、オフ電流が低減できるため、消費電力が低い半導体装置を提供できる。なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。実施の形態2本実施の形態では、酸化物半導体層にフッ素を添加した後に加熱処理を施し、不純物を除去して酸化物半導体層を高純度化する方法を適用して、トップゲート型のトランジスタを作製する方法について図3、及び図4を用いて説明する。本実施の形態で作製するトップゲート型のトランジスタ650の構成を図3に示す。図3Aにトランジスタ650の上面図を、図3Bにトランジスタ650の断面図を示す。なお、図3Bは図3Aに示す切断線Q1-Q2における断面図に相当する。トランジスタ650は、絶縁表面を有する基板600上に、ソース電極またはドレイン電極として機能する第1の電極615a及び第2の電極615bを有する。また、第1の電極615a及び第2の電極615bの端部を覆う高純度化された酸化物半導体層613c、及び酸化物半導体層613cを覆うゲート絶縁層602を有する。また、ゲート絶縁層602に接して第1の電極615a及び第2の電極615bの端部と重畳するゲート電極611と、ゲート電極に接してトランジスタ650を覆う保護絶縁層608を有する。次に、トランジスタ650を基板600上に作製する方法について、図4A乃至Eを用いて説明する。まず、絶縁表面を有する基板600上に、ソース電極及びドレイン電極これと同じ層で形成される配線を含むとなる導電膜を形成する。ソース電極、及びドレイン電極に用いる導電膜としては、例えば、Al、Cr、Cu、Ta、Ti、Mo、Wからから選ばれた元素を含む金属膜、または上述した元素を成分とする金属窒化物膜窒化チタン膜、窒化モリブデン膜、窒化タングステン膜等を用いることができる。また、Al、Cuなどの金属膜の上下の一方または双方にTi、Mo、W、Cr、Ta、Nd、Sc、Yなどの高融点金属膜またはそれらの金属窒化物膜窒化チタン膜、窒化モリブデン膜、窒化タングステン膜を積層させた構成としても良い。特に、酸化物半導体層と接する側にチタンを含む導電膜を設けることが好ましい。第1のフォトリソグラフィ工程により導電膜上にレジストマスクを形成し、選択的にエッチングを行ってソース電極またはドレイン電極として機能する第1の電極615a、及び第2の電極615bを形成し、レジストマスクを除去する。本実施の形態では絶縁表面を有する基板600としてガラス基板を用いる。下地膜となる絶縁膜を第1の電極615a、及び第2の電極615bと基板600の間に設けても良い。下地膜は、基板600からの不純物元素の拡散を防止する機能があり、窒化シリコン膜、酸化シリコン膜、窒化酸化シリコン膜、又は酸化窒化シリコン膜を単層で又は積層して形成することができる。次いで、ソース電極またはドレイン電極として機能する第1の電極615a、及び第2の電極615b上に、膜厚2nm以上200nm以下、好ましくは5nm以上30nm以下の酸化物半導体膜を形成する。なお、酸化物半導体膜をスパッタリング法により成膜する前に、アルゴンガスを導入してプラズマを発生させる逆スパッタを行い、第1の電極615a、第2の電極615bの表面、及び基板600の露出した絶縁表面に付着している粉状物質パーティクル、ごみともいうを除去することが好ましい。本実施の形態で例示する酸化物半導体膜は、実施の形態1で示した酸化物半導体膜と同様の材料、方法、及び条件を用いて形成することができる。具体的には、酸化物半導体膜に用いる酸化物半導体、成膜方法、ターゲット組成、ターゲット充填率、スパッタガスの純度、成膜時の基板温度、スパッタリング装置の排気手段、並びにスパッタガスの組成等を同様にすれば良い。よって、詳細については、実施の形態1の記載を参酌することができる。次いで、酸化物半導体膜を第2のフォトリソグラフィ工程により島状の酸化物半導体層613aに加工する。なお、ここでの酸化物半導体膜のエッチングは、ドライエッチングでもウェットエッチングでもよく、両方を用いても良い。例えば、酸化物半導体膜のウェットエッチングに用いるエッチング液としては、燐酸と酢酸と硝酸を混ぜた溶液などを用いることができる。また、ITO07N関東化学社製を用いても良い。なお、この段階の断面図を図4Aに示す。次に酸化物半導体層613aにフッ素を添加する。フッ素の添加は、実施の形態1と同様の材料、方法、及び条件を用いることができる。よって、詳細については、実施の形態1の記載を参酌することができる。フッ素を酸化物半導体層613aに添加することで、例えば酸化物半導体を構成する金属と水素の間の結合、または金属と結合する水酸基の酸素と水素の間の結合、または金属と水酸基の間の結合を切断できる。なお、酸化物半導体層613aは、金属から脱離した不純物を含む酸化物半導体層613bになる図4B。実施の形態1と同様、酸化物半導体層613aにフッ素を添加する前に、予備加熱処理を行っても良い。次いで、金属から脱離した不純物を含む酸化物半導体層613bに第1の加熱処理を施す図4C。第1の加熱処理は、実施の形態1と同様の方法、及び条件を用いることができる。よって、詳細については、実施の形態1の記載を参酌することができる。この第1の加熱処理によって、金属から脱離した不純物を酸化物半導体層613bから除去できる。例えば、添加したフッ素と金属から脱離した水素や水酸基が反応して生成したフッ化水素などを除去できる。ハロゲン元素を添加することなく、金属に強固に結合する水素または水酸基を直接取り除く方法に比べ、生成したフッ化水素などを加熱によって除去する方法は容易である。また、フッ素の添加は、酸化物半導体膜を島状に加工する前に行っても良い。その場合、第1の加熱処理は第2のフォトリソグラフィ工程の前に行っても良いし、後に行っても良い。なお、第1の加熱処理は、フッ素を添加した後、酸化物半導体層上に別の層を形成する前に行うことが好ましいが、上記以外にも、フッ素を添加した後であれば、酸化物半導体層上にゲート絶縁層を積層させた後、あるいは、ゲート絶縁層にゲート電極を形成した後、のいずれで行っても良い。また、酸化物半導体層を2回に分けて成膜し、2回に分けて加熱処理を行うことで、はじめに成膜した酸化物半導体層が接する下地部材の材料が、酸化物、窒化物、金属など材料を問わず、膜厚の厚い結晶領域非単結晶領域、即ち、膜表面に垂直にc軸配向した結晶領域を有する酸化物半導体層を形成しても良い。なお、結晶領域を有する酸化物半導体層は実施の形態1で示した成膜条件を用いることができる。よって、詳細については、実施の形態1の記載を参酌することができる。次いで、N2O、N2、またはArなどのガスを用いたプラズマ処理を行い、露出している酸化物半導体層の表面に付着した吸着水などを除去しても良い。プラズマ処理を行った後、大気に触れることなく、酸化物半導体層に接するゲート絶縁層602を形成する。本実施の形態の酸化物半導体としては、不純物を除去され、I型化又は実質的にI型化された酸化物半導体を用いる。このような高純度化された酸化物半導体は界面準位密度、界面電荷に対して極めて敏感であるため、酸化物半導体層とゲート絶縁層との界面は重要である。そのため高純度化された酸化物半導体層に接するゲート絶縁層は、高品質化が要求される。ゲート絶縁層602は、少なくとも1nm以上の膜厚とし、スパッタ法など、ゲート絶縁層602に水、水素等の不純物を混入させない方法を適宜用いて形成することができる。ゲート絶縁層602に水素が含まれると、その水素の酸化物半導体層への侵入、又は水素による酸化物半導体層中の酸素の引き抜き、が生じ酸化物半導体層のチャネルが低抵抗化N型化してしまい、寄生チャネルが形成されるおそれがある。よって、ゲート絶縁層602はできるだけ水素を含まない膜になるように、成膜方法に水素を用いないことが重要である。本実施の形態では、ゲート絶縁層602として酸化シリコン膜を、スパッタリング法を用いて成膜する。成膜時の基板温度は、室温以上300°C以下とすればよく、本実施の形態では100°Cとする。酸化シリコン膜のスパッタ法による成膜は、希ガス代表的にはアルゴン雰囲気下、酸素雰囲気下、または希ガスと酸素の混合雰囲気下において行うことができる。また、ターゲットとして酸化シリコンターゲットまたはシリコンターゲットを用いることができる。例えば、シリコンターゲットを用いて、酸素を含む雰囲気下でスパッタ法により酸化シリコン膜を形成することができる。酸化物半導体層に接して形成するゲート絶縁層602としては、水分や、水素などの不純物を含まず、これらが外部から侵入することをブロックする無機絶縁膜を用い、代表的には酸化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜、または酸化窒化アルミニウム膜などを用いる。酸化物半導体膜の成膜時と同様に、ゲート絶縁層602の成膜室内の残留水分を除去するためには、吸着型の真空ポンプクライオポンプなどを用いることが好ましい。クライオポンプを用いて排気した成膜室で成膜したゲート絶縁層602に含まれる不純物の濃度を低減できる。また、ゲート絶縁層602の成膜室内の残留水分を除去するための排気手段としては、ターボポンプにコールドトラップを加えたものであっても良い。ゲート絶縁層602を成膜する際に用いるスパッタガスは、水素、水、水酸基又は水素化物などの不純物が除去された高純度ガスを用いることが好ましい。なお、この段階の断面図を図4Dに示す。次に、ゲート絶縁層602にコンタクトホールを形成する場合、第3のフォトリソグラフィ工程によりゲート絶縁層602にコンタクトホールを形成する。なお、図4にはコンタクトホールは図示されていない。次に、ゲート絶縁層602上に導電膜を形成した後、第4のフォトリソグラフィ工程によりゲート電極611を含む配線層を形成する。また、ゲート電極611は、モリブデン、チタン、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウム等の金属材料又はこれらを主成分とする合金材料を用いて、単層で又は積層して形成することができる。以上の工程でトランジスタ650が形成される。本実施の形態のトランジスタは、酸化物半導体層にハロゲン元素を含むことがある。酸化物半導体層中のハロゲン元素は、金属原子の未結合手と容易に結合して該未結合手を終端させるため、キャリアを形成することを抑制することができる。ゲート電極611上に保護絶縁層608を形成しても良い。例えば、RFスパッタ法を用いて形成する。RFスパッタ法は、量産性が良いため、保護絶縁層の成膜方法として好ましい。保護絶縁層は、水分などの不純物を含まず、これらが外部から侵入することをブロックする無機絶縁膜を用い、窒化シリコン膜、窒化アルミニウム膜などを用いる。本実施の形態では、保護絶縁層608を、窒化シリコン膜を用いて形成する。なお、この段階の断面図を図4Eに示す。本実施の形態では、保護絶縁層608として、ゲート電極611まで形成した基板600を100°C以上400°C以下の温度に加熱し、水素及び水分が除去された高純度窒素を含むスパッタガスを導入し、シリコン半導体のターゲットを用いて窒化シリコン膜を成膜する。この場合においても、ゲート絶縁層602と同様に処理室内の残留水分を除去しつつ保護絶縁層608を成膜することが好ましい。保護絶縁層の形成後、さらに大気中、100°C以上200°C以下、1時間以上30時間以下での加熱処理を行っても良い。この加熱処理は一定の加熱温度を保持して加熱しても良いし、室温から、100°C以上200°C以下の加熱温度への昇温と、加熱温度から室温までの降温を複数回くりかえして行っても良い。このように、本実施の形態を用いて作製した、高純度化された酸化物半導体層を含むトランジスタは、閾値電圧のバラツキが小さい。従って、本実施の形態で例示した半導体装置の作製方法を適用することで、信頼性の高い半導体装置を提供できる。また、量産性の高い半導体装置を提供できる。また、オフ電流が低減できるため、消費電力が低い半導体装置を提供できる。なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。実施の形態3本実施の形態では、酸化物半導体層にフッ素を添加した後に加熱処理を施し、不純物を除去して酸化物半導体層を高純度化する、実施の形態1とは異なる方法を適用して、ボトムゲート型のトランジスタを作製する方法について図10乃至図12を用いて説明する。本実施の形態で作製するボトムゲート型のトランジスタ1050の構成を図10に示す。図10Aにトランジスタ1050の上面図を、図10Bにトランジスタ1050の断面図を示す。なお、図10Bは図10Aに示す切断線R1-R2における断面図に相当する。トランジスタ1050は、絶縁表面を有する基板1000上に、ゲート電極1011、及びゲート電極1011を覆うゲート絶縁層1002を有する。また、ゲート絶縁層1002上にゲート電極1011と重畳する高純度化された酸化物半導体層1013d、及び酸化物半導体層1013dに接し、端部をゲート電極1011と重畳するソース電極またはドレイン電極として機能する第1の電極1015a及び第2の電極1015bを有する。また、酸化物半導体層に接してそのチャネル形成領域と重なる絶縁層1007、及びトランジスタ1050を覆う保護絶縁層1008を有する。次に、トランジスタ1050を基板1000上に作製する方法について、図11A乃至C及び図12A乃至Cを用いて説明する。まず、絶縁表面を有する基板1000上に導電膜を形成した後、第1のフォトリソグラフィ工程によりゲート電極1011を含む配線層を形成し、ゲート電極1011上にゲート絶縁層1002を形成する。ゲート電極1011、及びゲート絶縁層1002は、それぞれ、実施の形態1のゲート電極511、及びゲート絶縁層502と同様の方法、及び条件を用いることができる。よって、詳細については、実施の形態1の記載を参酌することができる。次いで、ゲート絶縁層1002上に、膜厚2nm以上200nm以下、好ましくは3nm以上50nm以下の酸化物半導体膜を形成し、該酸化物半導体膜を第2のフォトリソグラフィ工程により島状の酸化物半導体層1013aに加工する図11A。本実施の形態で例示する酸化物半導体層1013aは、実施の形態1で示した酸化物半導体層513aと同様の材料、方法、及び条件を用いて形成することができる。よって、詳細については、実施の形態1の記載を参酌することができる。次に、酸化物半導体層1013aにフッ素を添加する。フッ素の添加は、実施の形態1と同様の材料、方法、及び条件を用いることができる。よって、詳細については、実施の形態1の記載を参酌することができる。フッ素を酸化物半導体層1013aに添加することで、例えば酸化物半導体を構成する金属と水素の間の結合、または金属と結合する水酸基の酸素と水素の間の結合、または金属と水酸基の間の結合を切断できる。ここで、酸化物半導体層1013aは、金属から脱離した不純物を含む酸化物半導体層1013bになる図11B。実施の形態1と同様、酸化物半導体層1013aにフッ素を添加する前に、予備加熱処理を行っても良い。次いで、金属から脱離した不純物を含む酸化物半導体層1013bに第1の加熱処理を施し、酸化物半導体層1013cを得る図11C。第1の加熱処理は、実施の形態1と同様の方法、及び条件を用いることができる。よって、詳細については、実施の形態1の記載を参酌することができる。この第1の加熱処理によって、金属から脱離した不純物を酸化物半導体層1013bから除去できる。次に、酸化物半導体層1013cに酸素を添加し、酸化物半導体層1013dを得る図12A。酸素の添加方法としては、高エネルギーの酸素をイオン注入法またはイオンドーピング法などを用いて添加すれば良い。酸素ガスを用いて、イオン注入法で酸素の添加を行う場合、加速電圧を5keV以上100keV以下、酸素イオンの注入量を1×1014[atoms/cm2]以上5×1017[atoms/cm2]以下とすれば良い。イオン注入法またはイオンドーピング法などを用いて高エネルギーの酸素を酸化物半導体に添加することで、酸化物半導体を構成する主成分材料である酸素を供給することができる。また、酸素を添加した後に、酸化物半導体層に第2の加熱処理を行っても良い。この第2の加熱処理によって、金属から脱離した不純物を酸化物半導体層から除去できる。例えば、添加した酸素と金属から脱離した水素や水酸基が反応して生成する水を除去できる。金属に強固に結合する水素または水酸基を直接取り除く方法に比べ、生成する水を加熱によって除去する方法は容易である。フッ素の添加及び第1の加熱処理によって除去できなかった不純物を、酸素の添加及び第2の加熱処理によって除去することで、酸化物半導体層を、さらに高純度化及び電気的にI型真性化または実質的にI型化することができる。また、酸化物半導体層を2回に分けて成膜し、2回に分けて加熱処理を行うことで、はじめに成膜した酸化物半導体層が接する下地部材の材料が、酸化物、窒化物、金属など材料を問わず、膜厚の厚い結晶領域非単結晶領域、即ち、膜表面に垂直にc軸配向した結晶領域を有する酸化物半導体層を形成しても良い。例えば、3nm以上15nm以下の第1の酸化物半導体膜を成膜し、第1のフッ素添加を行い、窒素、酸素、希ガス、または乾燥空気の雰囲気下で450°C以上850°C以下、好ましくは550°C以上750°C以下の第1の加熱処理を行い、表面を含む領域に結晶領域板状結晶を含むを有する第1の酸化物半導体膜を形成する。そして、第1の酸化物半導体膜よりも厚い第2の酸化物半導体膜を形成し、第2のフッ素添加を行い、450°C以上850°C以下、好ましくは600°C以上700°C以下の第2の加熱処理を行い、第1の酸化物半導体膜を結晶成長の種として、上方に結晶成長させ、第2の酸化物半導体膜の全体を結晶化させ、結果として膜厚の厚い結晶領域を有する酸化物半導体層を形成し、酸素添加を行えば良い。また、第2の酸化物半導体膜を形成する前にも、酸素添加を行っても良い。なお、第2のフッ素添加で第1の酸化物半導体膜にフッ素が添加されると、第1の酸化物半導体膜の結晶領域が減少する又は失われる恐れがある。したがって、第2のフッ素添加において、第1の酸化物半導体膜までフッ素が添加されないよう、適宜条件加速電圧などを選ぶ必要がある。次いで、ゲート絶縁層1002、及び酸化物半導体層1013d上に、ソース電極及びドレイン電極これと同じ層で形成される配線を含むとなる導電膜を形成する。そして、第3のフォトリソグラフィ工程により導電膜上にレジストマスクを形成し、選択的にエッチングを行ってソース電極またはドレイン電極として機能する第1の電極1015a、及び第2の電極1015bを形成した後、レジストマスクを除去する図12B。第1の電極1015a、第2の電極1015bは、それぞれ実施の形態1で示した第1の電極515a、第2の電極515bと同様の方法、及び条件を用いることができる。よって、詳細については、実施の形態1の記載を参酌することができる。次いで、実施の形態1に示した絶縁層507と同様の方法、材料を用いて、絶縁層1007を形成する。次いで、不活性ガス雰囲気下、または酸素ガス雰囲気下で第2の加熱処理酸化物半導体層を2回に分けて成膜し、2回に分けて加熱処理を行う場合は、第3の加熱処理を行っても良い。当該加熱処理は200°C以上400°C以下、例えば250°C以上350°C以下が好ましい。例えば、窒素雰囲気下で250°C、1時間の第2の加熱処理を行う。第2の加熱処理を行うと、酸化物半導体層の一部が絶縁層1007と接した状態で加熱される。以上のように、酸化物半導体膜にフッ素を添加し、フッ素を添加した後に第1の加熱処理を施す工程を経ることによって、水素、水分、水酸基又は水素化物水素化合物ともいうなどの不純物を酸化物半導体層より意図的に排除することができる。さらに、酸化物半導体膜に酸素を添加することによって、酸化物半導体層を構成する主成分材料の一つである酸素を供給することができる。よって、酸化物半導体層は高純度化及び電気的にI型真性化または実質的にI型化する。以上の工程でトランジスタ1050が形成される。本実施の形態のトランジスタは、酸化物半導体層にハロゲン元素を含むことがある。酸化物半導体層中のハロゲン元素は、金属原子の未結合手と容易に結合して該未結合手を終端させるため、キャリアを形成することを抑制することができる。また、絶縁層1007に欠陥を多く含む酸化シリコン層を用いると、酸化シリコン層形成後の加熱処理によって酸化物半導体層中に含まれる水素、水又は水素化物などの不純物を酸化シリコン層に拡散させ、酸化物半導体層中に含まれる該不純物をより低減させる効果を奏する。絶縁層1007上にさらに保護絶縁層1008を形成しても良い。保護絶縁層1008は、実施の形態1に示した保護絶縁層508と同じ材料、方法を適用することができる。よって、詳細については、実施の形態1の記載を参酌することができる。本実施の形態では、保護絶縁層1008を、窒化シリコン膜を用いて形成する図12C。このように、本実施の形態を用いて作製した、高純度化された酸化物半導体層を含むトランジスタは、閾値電圧のバラツキが小さい。従って、本実施の形態で例示した半導体装置の作製方法を適用することで、信頼性の高い半導体装置を提供できる。また、量産性の高い半導体装置を提供できる。また、オフ電流が低減できるため、消費電力が低い半導体装置を提供できる。なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。実施の形態4本実施の形態では、本発明の一態様の半導体装置の構成及びその作製方法について、図5乃至図9を参照して説明する。なお、本実施の形態で例示する半導体装置は、記憶装置として用いることができる。本実施の形態で例示する半導体装置の構成を図5に示す。半導体装置の断面図を図5Aに示し、半導体装置の上面図を図5Bに示す。なお、図5Aは、図5Bの切断線A1-A2及びB1-B2における断面図に相当する。例示する半導体装置は、下部に第1の半導体材料を用いたトランジスタ260を有し、上部に第2の半導体材料を用いたトランジスタ262、及び容量素子264を有する。トランジスタ260のゲート電極210は、トランジスタ262の第1の電極242aと直接接続されている。トランジスタ262、及び容量素子264をトランジスタ260に重畳して設けることにより高集積化が可能である。例えば、配線や電極との接続関係を工夫することにより、最小加工寸法をFとして、メモリセルの占める面積を15F2~25F2とすることも可能である。トランジスタ260が有する第1の半導体材料とトランジスタ262が有する第2の半導体材料に異なる材料を適用できる。例えば、第1の半導体材料に単結晶半導体を適用してトランジスタ260を高速動作が容易な構成とし、第2の半導体材料に酸化物半導体を適用してトランジスタ262をオフ電流が十分に低減され、長時間の電荷保持が可能な構成とすることができる。第1の半導体材料、または第2の半導体材料としては、例えば、酸化物半導体や、酸化物半導体以外の半導体材料を用いれば良い。酸化物半導体以外の半導体材料としては、例えばシリコン、ゲルマニウム、シリコンゲルマニウム、炭化シリコン、またはガリウムヒ素等を用いることができる。また、有機半導体材料などを用いることができる。本実施の形態では、第1の半導体材料として単結晶シリコンを用いて高速動作が可能なトランジスタ260を構成し、第2の半導体材料として酸化物半導体を用いてオフ電流が低減されたトランジスタ262を構成する場合について説明する。なお、トランジスタ260のゲート電極210と、トランジスタ262の第1の電極242aが接続される構成の半導体装置は記憶装置として好適である。トランジスタ262をオフ状態とすることで、トランジスタ260のゲート電極210の電位を極めて長時間にわたって保持することが可能である。また、容量素子264を備えることにより、トランジスタ260のゲート電極210に与えた電荷の保持が容易になり、また、保持された情報の読み出しが容易になる。また、高速動作が可能な半導体材料を用いたトランジスタ260を用いることで、高速に情報を読み出すことができる。なお、本実施の形態で例示する半導体装置が備えるトランジスタは、いずれもnチャネル型トランジスタであるものとして説明するが、pチャネル型トランジスタを用いることができるのはいうまでもない。また、開示する発明の技術的な本質は、オフ電流が十分に低減された、酸化物半導体を用いたトランジスタと、十分な高速動作が可能な、酸化物半導体以外の材料を用いたトランジスタとを一体に備える点であるから、半導体装置に用いられる材料や半導体装置の構造など、半導体装置の具体的な構成をここで示すものに限定する必要はない。トランジスタ260は、第1の半導体材料を含む基板200に設けられたチャネル形成領域216と、チャネル形成領域216を挟む不純物領域220を有する。また、不純物領域220に接する金属化合物領域224と、チャネル形成領域216上に設けられたゲート絶縁層208と、ゲート絶縁層208上に設けられたゲート電極210を有する。なお、図において、明示的にはソース電極やドレイン電極を有しない場合があるが、便宜上、このような状態を含めてトランジスタと呼ぶ場合がある。また、この場合、トランジスタの接続関係を説明するために、ソース領域やドレイン領域を含めてソース電極やドレイン電極と表現することがある。つまり、本明細書において、ソース電極の記載には、ソース領域が含まれ、ドレイン電極の記載には、ドレイン領域が含まれうる。また、基板200上には、素子分離絶縁層206がトランジスタ260を囲むように設けられ、トランジスタ260上に絶縁層228及び絶縁層230が設けられている。また、図示しないがトランジスタ260の金属化合物領域224の一部は、ソース電極やドレイン電極として機能する電極を介して配線256または他の配線に接続されている。なお、図において、明示的にはソース電極やドレイン電極を有しない場合があるが、便宜上、このような構成を含めてトランジスタと呼ぶ場合がある。高集積化を実現するためには、図5に示すようにトランジスタ260がサイドウォール絶縁層を有しない構成とすることが望ましい。一方で、トランジスタ260の特性を重視する場合には、ゲート電極210の側面にサイドウォール絶縁層を設け、そのサイドウォール絶縁層と重畳する領域に形成された不純物濃度が不純物領域220と異なる領域を含めて不純物領域220を設けても良い。なお、本実施の形態では第1の半導体材料を含む基板200として、シリコン単結晶基板を用いる。シリコンなどの単結晶半導体基板を用いる場合には、半導体装置の読み出し動作を高速化することができる。トランジスタ262は、第2の半導体材料として高純度化された酸化物半導体層を備える。トランジスタ262は、絶縁層230上にソース電極またはドレイン電極として機能する第1の電極242a、及び第2の電極242bと、第1の電極と第2の電極に電気的に接続する酸化物半導体層244を有する。また、酸化物半導体層244を覆うゲート絶縁層246と、ゲート絶縁層246上に酸化物半導体層244と重畳してゲート電極248aを有する。また、第1の電極242aと酸化物半導体層244の間にゲート電極248aと重畳して絶縁層243aと、第2の電極242bと酸化物半導体層244の間にゲート電極248aと重畳して絶縁層243bを有する。絶縁層243a及び絶縁層243bは、ソース電極またはドレイン電極と、ゲート電極との間に生じる容量を低減する。しかし、絶縁層243a及び絶縁層243bを設けない構成とすることも可能である。ここで、酸化物半導体層244は水素などの不純物が十分に除去されることにより、高純度化されたものであることが望ましい。具体的には、例えば、酸化物半導体層244の水素濃度は5×1019atoms/cm3以下、望ましくは5×1018atoms/cm3以下、より望ましくは5×1017atoms/cm3以下とする。なお、上述の酸化物半導体層244中の水素濃度は、二次イオン質量分析法SIMS:SecondaryIonMassSpectroscopyで測定されるものである。このように、水素濃度が十分に低減されて高純度化され、十分な酸素の供給により酸素欠乏に起因するエネルギーギャップ中の欠陥準位が低減された酸化物半導体層244では、水素や酸素欠陥等に由来するキャリア濃度が1×1012/cm3未満、望ましくは、1×1011/cm3未満、より望ましくは1.45×1010/cm3未満となる。酸化物半導体層244を有するトランジスタでは、オフ電流を十分に小さくすることが可能である。例えば、酸化物半導体層244の膜厚が30nmで、チャネル長が2μmのトランジスタの、室温25°Cでのチャネル長1μmあたりのオフ電流ゲートバイアス-3Vは100zA1zAゼプトアンペアは1×10-21A以下、望ましくは10zA以下となる。本実施の形態では、酸化物半導体層にフッ素を添加した後に加熱処理を施し、不純物を除去して酸化物半導体を高純度化する方法を適用して高純度化された酸化物半導体層を形成する。このように、高純度化された酸化物半導体を用いることで、極めて優れたオフ電流特性のトランジスタ262を得ることができる。なお、酸化物半導体層244の詳細については、実施の形態2を参酌することができる。なお、図5のトランジスタ262では、微細化に起因して素子間に生じるリークを抑制するために、島状に加工された酸化物半導体層244を用いているが、島状に加工されていない構成を採用しても良い。酸化物半導体層を島状に加工しない場合には、加工の際のエッチングによる酸化物半導体層244の汚染を防止できる。図5に例示する半導体装置は、トランジスタ260のゲート電極210の上面が絶縁層228から露出し、トランジスタ262のソース電極またはドレイン電極として機能する第1の電極242aと直接接続する。ゲート電極210と第1の電極242aを、別途設けるコンタクトのための開口及び電極を用いて接続することもできるが、直接接続する構成とすることで、コンタクト面積を縮小でき、半導体装置の高集積化を図ることができる。例えば、本実施の形態の半導体装置を記憶装置として用いる場合、単位面積あたりの記憶容量を増加するために高集積化は重要である。また、コンタクトのために、別途形成する開口及び電極に必要な工程を省くことができるので、半導体装置作製の工程を簡略化することができる。図5における容量素子264は、ソース電極またはドレイン電極として機能する第1の電極242a、酸化物半導体層244、ゲート絶縁層246、及び電極248bで構成される。すなわち、第1の電極242aは、容量素子264の一方の電極として機能し、電極248bは、容量素子264の他方の電極として機能する。なお、図5で例示する容量素子264は、第1の電極242aと電極248bの間に酸化物半導体層244とゲート絶縁層246を挟んで設ける構成としたが、ゲート絶縁層246のみを挟んで設け、容量の大きい構成としても良い。また、絶縁層243aと同様に形成される絶縁層を有する構成としても良い。さらに、容量が不要であれば、容量素子264を設けない構成とすることも可能である。また、トランジスタ262及び容量素子264上に絶縁層250が設けられ、絶縁層250上に絶縁層252が設けられている。また、ゲート絶縁層246、絶縁層250、絶縁層252などに形成された開口には、電極254が設けられている。また、絶縁層252上に配線256が設けられ、電極254を介して第2の電極242bと電気的に接続されている。なお、配線256を直接、第2の電極242bに接触させても良い。金属化合物領域224と接続される電極図示せずと、第2の電極242bを接続しても良い。この場合、金属化合物領域224と接続される電極と、電極254を重畳して配置すると、半導体装置の高集積化を図ることができる。半導体装置の作製方法次に、上記半導体装置の作製方法の一例について説明する。以下では、はじめに下部のトランジスタ260の作製方法について図6及び図7を参照して説明し、その後、上部のトランジスタ262及び容量素子264の作製方法について図8及び図9を参照して説明する。下部のトランジスタの作製方法まず、半導体材料を含む基板200を用意する図6A。半導体材料を含む基板200としては、シリコンや炭化シリコンなどの単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウムなどの化合物半導体基板、SOI基板などを適用できる。ここでは、半導体材料を含む基板200として、単結晶シリコン基板を用いる場合の一例について示す。なお、一般にSOI基板は、絶縁表面上にシリコン半導体層が設けられた構成の基板をいうが、本明細書等においては、絶縁表面上にシリコン以外の材料からなる半導体層が設けられた構成の基板も含むものとする。つまり、SOI基板が有する半導体層は、シリコン半導体層に限定されない。また、SOI基板には、ガラス基板などの絶縁基板上に絶縁層を介して半導体層が設けられた構成のものも含まれるものとする。半導体材料を含む基板200として、特に、シリコンなどの単結晶半導体基板を用いる場合には、トランジスタ260の動作を高速化することができるため好適である。基板200上には、素子分離絶縁層を形成するためのマスクとなる保護層202を形成する図6A。保護層202としては、例えば、酸化シリコンや窒化シリコン、酸窒化シリコンなどを材料とする絶縁層を用いることができる。なお、この工程の前後において、トランジスタのしきい値電圧を制御するために、n型の導電性を付与する不純物元素やp型の導電性を付与する不純物元素を基板200に添加しても良い。半導体がシリコンの場合、n型の導電性を付与する不純物としては、例えば、リンや砒素などを用いることができる。また、p型の導電性を付与する不純物としては、例えば、硼素、アルミニウム、ガリウムなどを用いることができる。次に、上記の保護層202をマスクとしてエッチングを行い、保護層202に覆われていない領域露出している領域の、基板200の一部を除去する。これにより他の半導体領域と分離された半導体領域204が形成される図6B。当該エッチングには、ドライエッチングを用いるのが好適であるが、ウェットエッチングを用いても良い。エッチングガスやエッチング液については被エッチング材料に応じて適宜選択することができる。次に、半導体領域204を覆うように絶縁層を形成し、半導体領域204に重畳する領域の絶縁層を選択的に除去することで、素子分離絶縁層206を形成する図6C。当該絶縁層は、酸化シリコンや窒化シリコン、酸窒化シリコンなどを用いて形成される。絶縁層の除去方法としては、化学的機械的研磨ChemicalMechanicalPolishing:CMP処理などの研磨処理やエッチング処理などがあるが、そのいずれを用いても良いし、それらを組み合わせて使用しても良い。なお、半導体領域204の形成後、または、素子分離絶縁層206の形成後には、保護層202を除去する。なお、素子分離絶縁層206の形成方法として、絶縁層を選択的に除去する方法の他、酸素を打ち込むことにより絶縁性の領域を形成する方法などを用いることもできる。次に、半導体領域204の表面に絶縁層を形成し、当該絶縁層上に導電材料を含む層を形成する。絶縁層は後のゲート絶縁層となるものであり、例えば、半導体領域204表面に熱処理熱酸化処理や熱窒化処理などを行うことによって形成することができる。熱処理に代えて、高密度プラズマ処理を適用しても良い。高密度プラズマ処理は、例えば、He、Ar、Kr、Xeなどの希ガス、酸素、酸化窒素、アンモニア、窒素、水素などのうちいずれかの混合ガスを用いて行うことができる。もちろん、CVD法化学気相成長法やスパッタリング法等を用いて絶縁層を形成しても良い。当該絶縁層は、酸化シリコン、酸窒化シリコン、窒化シリコン、酸化ハフニウム、酸化アルミニウム、酸化タンタル、酸化イットリウム、ハフニウムシリケートHfSixOyx>0、y>0、窒素が添加されたハフニウムシリケートHfSixOyx>0、y>0、窒素が添加されたハフニウムアルミネートHfAlxOyx>0、y>0等を含む単層構造または積層構造とすることが望ましい。また、絶縁層の厚さは、例えば、1nm以上100nm以下、好ましくは10nm以上50nm以下とすることができる。導電材料を含む層は、アルミニウムや銅、チタン、タンタル、タングステン等の金属材料を用いて形成することができる。また、多結晶シリコンなどの半導体材料を用いて、導電材料を含む層を形成しても良い。形成方法も特に限定されず、蒸着法、CVD法、スパッタリング法、スピンコート法などの各種成膜方法を用いることができる。なお、本実施の形態では、導電材料を含む層を、金属材料を用いて形成する場合の一例について示すものとする。その後、絶縁層及び導電材料を含む層を選択的にエッチングして、ゲート絶縁層208、ゲート電極210を形成する図6C。次に、半導体領域204にリンPやヒ素Asなどを添加して、チャネル形成領域216及び不純物領域220を形成する図6D。なお、ここではn型トランジスタを形成するためにリンやヒ素を添加しているが、p型トランジスタを形成する場合には、硼素BやアルミニウムAlなどの不純物元素を添加すれば良い。ここで、添加する不純物の濃度は適宜設定することができるが、半導体素子が高度に微細化される場合には、その濃度を高くすることが望ましい。なお、ゲート電極210の周囲にサイドウォール絶縁層を形成して、不純物元素が異なる濃度で添加された不純物領域を形成しても良い。次に、ゲート電極210、不純物領域220等を覆うように金属層222を形成する図7A。当該金属層222は、真空蒸着法やスパッタリング法、スピンコート法などの各種成膜方法を用いて形成することができる。金属層222は、半導体領域204を構成する半導体材料と反応することによって低抵抗な金属化合物となる金属材料を用いて形成することが望ましい。このような金属材料としては、例えば、チタン、タンタル、タングステン、ニッケル、コバルト、白金等がある。次に、熱処理を施して、金属層222と半導体材料とを反応させる。これにより、不純物領域220に接する金属化合物領域224が形成される図7A。なお、ゲート電極210として多結晶シリコンなどを用いる場合には、ゲート電極210の金属層222と接触する部分にも、金属化合物領域が形成されることになる。上記熱処理としては、例えば、フラッシュランプの照射による熱処理を用いることができる。もちろん、その他の熱処理方法を用いても良いが、金属化合物の形成に係る化学反応の制御性を向上させるためには、ごく短時間の熱処理を実現できる方法を用いることが望ましい。なお、上記の金属化合物領域は、金属材料と半導体材料との反応により形成されるものであり、十分に導電性が高められた領域である。当該金属化合物領域を形成することで、電気抵抗を十分に低減し、素子特性を向上させることができる。なお、金属化合物領域224を形成した後には、金属層222は除去する。次に、上述の工程により形成された各構成を覆うように、絶縁層228、絶縁層230を形成する図7B。絶縁層228や絶縁層230は、酸化シリコン、酸化窒化シリコン、酸化アルミニウム等の無機絶縁材料を含む材料を用いて形成することができる。特に、絶縁層228や絶縁層230に誘電率の低いlow-k材料を用いることで、各種電極や配線の重なりに起因する容量を十分に低減することが可能になるため好ましい。なお、絶縁層228や絶縁層230には、これらの材料を用いた多孔性の絶縁層を適用しても良い。多孔性の絶縁層では、密度の高い絶縁層と比較して誘電率が低下するため、電極や配線に起因する容量をさらに低減することが可能である。また、絶縁層228や絶縁層230中に、窒化酸化シリコン、窒化シリコン、等の窒素を多く含む無機絶縁材料からなる層を含んでも良い。これにより、下部のトランジスタ260を構成する材料が含む水や水素などの不純物が後に形成する上部のトランジスタ262の酸化物半導体層244に侵入するのを防ぐことができる。ただし、この場合、後の工程で行うCMP処理だけでは窒素を多く含む無機絶縁材料からなる層の除去が困難なので、エッチング処理などを併用するのが好ましい。また、絶縁層228として酸化窒化シリコンを、絶縁層230として酸化シリコンを形成することができる。このように、絶縁層228及び絶縁層230を酸化窒化シリコンや酸化シリコンのような、酸素を多く含む無機絶縁材料だけを用いて形成することにより、後の工程で絶縁層228及び絶縁層230に容易にCMP処理を施すことができる。なお、ここでは、絶縁層228と絶縁層230の積層構造としているが、開示する発明の一態様はこれに限定されない。1層としても良いし、3層以上の積層構造としても良い。例えば、上記の絶縁層228として酸化窒化シリコンを、絶縁層230として酸化シリコンを形成する構成において、さらに絶縁層228と絶縁層230の間に窒化酸化シリコンを形成するような構成としても良い。その後、トランジスタ262の形成前の処理として、絶縁層228や絶縁層230にCMP処理を施して、絶縁層228及び絶縁層230の表面を平坦化すると同時にゲート電極210の上面を露出させる図7C。CMP処理は、1回行っても良いし、複数回行っても良い。複数回に分けてCMP処理を行う場合は、高い研磨レートの一次研磨を行った後、低い研磨レートの仕上げ研磨を行うのが好ましい。このように研磨レートの異なる研磨を組み合わせることによって、絶縁層228及び絶縁層230の表面の平坦性をさらに向上できる。また、絶縁層228及び絶縁層230の積層構造に、窒素を多く含む無機絶縁材料が含まれる場合、CMP処理だけでは除去が困難なため、エッチング処理などを併用するのが好ましい。窒素を多く含む無機絶縁材料のエッチング処理には、ドライエッチング、ウェットエッチングのいずれを用いても良いが、素子の微細化という観点からはドライエッチングが好適である。また、各絶縁層のエッチングレートが均一になり、且つゲート電極210とはエッチングの選択比が取れるように、エッチング条件エッチングガスやエッチング液、エッチング時間、温度等を適宜設定するのが好ましい。また、ドライエッチングに用いるエッチングガスには、例えば、フッ素を含むガストリフルオロメタンCHF3などや、ヘリウムHeやアルゴンArなどの希ガスを添加したフッ素を含むガス、などを用いることができる。また、ゲート電極210の上面を絶縁層228から露出させる場合、好ましくはゲート電極210の上面と絶縁層228を同一の面にする。なお、上記の各工程の前後には、さらに電極や配線、半導体層、絶縁層などを形成する工程を含んでいても良い。例えば、金属化合物領域224の一部と接続される、トランジスタ260のソース電極またはドレイン電極として機能する電極を形成しても良い。また、配線の構造として、絶縁層及び導電層の積層構造でなる多層配線構造を採用して、高度に集積化した半導体装置を実現することも可能である。上部のトランジスタの作製方法次に、ゲート電極210、絶縁層228、絶縁層230などの上に導電層を形成し、該導電層を選択的にエッチングして、ソース電極またはドレイン電極として機能する第1の電極242a、及び第2の電極242bを形成する図8A。第1の電極242a、及び第2の電極242bは、実施の形態2で示したソース電極またはドレイン電極として機能する電極と同様の材料、方法を用いて形成することができる。よって、詳細については、実施の形態2の記載を参酌することができる。ここで、第1の電極242a、及び第2の電極242bの端部は、テーパー形状となるようにエッチングする。第1の電極242a、第2の電極242bの端部をテーパー形状とすることにより、後に形成する酸化物半導体層が当該端部を被覆し易くなり、段切れを防止することができる。また、後に形成するゲート絶縁層の被覆性を向上し、段切れを防止することができる。ここで、テーパー角は、例えば、30°以上60°以下とする。なお、テーパー角とは、テーパー形状を有する層例えば、第1の電極242aを、その断面基板の表面と直交する面に垂直な方向から観察した際に、当該層の側面と底面がなす傾斜角を指す。また、上部のトランジスタのチャネル長Lは、第1の電極242a、及び第2の電極242bの下端部の間隔によって決定される。なお、チャネル長Lが25nm未満のトランジスタを形成する場合に用いるマスク形成の露光を行う際には、数nm~数10nmと波長の短い超紫外線ExtremeUltravioletを用いるのが望ましい。超紫外線による露光は、解像度が高く焦点深度も大きい。従って、後に形成されるトランジスタのチャネル長Lを、10nm以上1000nm1μm以下とすることも可能であり、回路の動作速度を高めることが可能である。また、微細化によって、半導体装置の消費電力を低減することも可能である。ここで、トランジスタ262の第1の電極242aと、トランジスタ260のゲート電極210が直接接続される図8A。次に、第1の電極242aの上に絶縁層243aを、第2の電極242bの上に絶縁層243bを、それぞれ形成する図8B。絶縁層243a及び絶縁層243bは、第1の電極242aや、第2の電極242bを覆う絶縁層を形成した後、当該絶縁層を選択的にエッチングして形成する。また、絶縁層243a及び絶縁層243bは、後に形成されるゲート電極の一部と重畳するように形成する。このような絶縁層を設けることにより、ゲート電極とソース電極またはドレイン電極との間に生じる容量を低減することが可能である。絶縁層243aや絶縁層243bは、酸化シリコン、酸窒化シリコン、窒化シリコン、酸化アルミニウム等の無機絶縁材料を含む材料を用いて形成することができる。特に、絶縁層243aや絶縁層243bに誘電率の低いlow-k材料を用いることで、ゲート電極と、ソース電極またはドレイン電極との間の容量を十分に低減することが可能になるため好ましい。なお、絶縁層243aや絶縁層243bには、これらの材料を用いた多孔性の絶縁層を適用しても良い。多孔性の絶縁層では、密度の高い絶縁層と比較して誘電率が低下するため、ゲート電極と、ソース電極またはドレイン電極との間の容量をさらに低減することが可能である。なお、ゲート電極と、ソース電極またはドレイン電極との間の容量を低減させるという点では、絶縁層243a及び絶縁層243bを形成するのが好適であるが、当該絶縁層を設けない構成とすることも可能である。次に、第1の電極242a、及び第2の電極242bを覆うように酸化物半導体層を形成した後、当該酸化物半導体層を選択的にエッチングして酸化物半導体層244を形成する図8C。酸化物半導体層244は、実施の形態2で示した酸化物半導体層と同様の材料、方法を用いて形成することができる。よって、詳細については、実施の形態2の記載を参酌することができる。なお、実施の形態2で示したように、酸化物半導体層をスパッタ法により形成する前には、アルゴンガスを導入してプラズマを発生させる逆スパッタを行い、形成表面例えば絶縁層230の表面の付着物を除去するのが好適である。形成した酸化物半導体層に対して、フッ素を添加し、次いで熱処理第1の熱処理を行う。フッ素添加処理、及び熱処理第1の熱処理を行う方法については、実施の形態2で示した装置、方法を適用することができる。よって、詳細については、実施の形態2の記載を参酌することができる。形成した酸化物半導体層にフッ素を添加し、熱処理第1の熱処理を施すことにより、残留する不純物を低減し、I型真性半導体またはI型に限りなく近い酸化物半導体層を形成することができる。残留する不純物が低減され、I型真性半導体またはI型に限りなく近い酸化物半導体層を用いたトランジスタは閾値電圧の変動が抑制され、オフ電流が低減された極めて優れた特性を実現することができる。本実施の形態の上部のトランジスタは、酸化物半導体層にフッ素を含むことがある。酸化物半導体層中のハロゲン元素は、不対電子を有する金属原子と容易に結合して未結合手を終端させるため、金属原子が、不純物由来の水素や水酸基などと結合し、不純物準位を形成することを抑制することができる。なお、酸化物半導体層のエッチングは、熱処理第1の熱処理の前、または上記熱処理第1の熱処理の後のいずれにおいて行っても良い。また、素子の微細化という観点からはドライエッチングを用いるのが好適であるが、ウェットエッチングを用いても良い。エッチングガスやエッチング液については被エッチング材料に応じて適宜選択することができる。なお、素子におけるリークなどが問題とならない場合には、酸化物半導体層を島状に加工しないで用いても良い。次に、酸化物半導体層244に接するゲート絶縁層246を形成し、その後、ゲート絶縁層246上において酸化物半導体層244と重畳する領域にゲート電極248aを形成し、第1の電極242aと重畳する領域に電極248bを形成する図8D。ゲート絶縁層246は、実施の形態2で示したゲート絶縁層と同様の材料、方法を用いて形成することができる。ゲート絶縁層246の形成後には、不活性ガス雰囲気下、または酸素雰囲気下で第2の熱処理を行うのが望ましい。第2の熱処理については、実施の形態2で示したのと同様の方法で行うことができる。第2の熱処理を行うことによって、トランジスタの電気的特性のばらつきを軽減することができる。また、ゲート絶縁層246が酸素を含む場合、酸化物半導体層244に酸素を供給し、該酸化物半導体層244の酸素欠損を補填して、I型真性半導体またはI型に限りなく近い酸化物半導体層を形成することもできる。なお、本実施の形態では、ゲート絶縁層246の形成後に第2の熱処理を行っているが、第2の熱処理のタイミングはこれに限定されない。例えば、ゲート電極の形成後に第2の熱処理を行っても良い。上述のように、フッ素を添加した後に第1の熱処理を行うことで、酸化物半導体層244を、その主成分以外の不純物が極力含まれないように高純度化することができる。ゲート電極248aは、実施の形態2で示したゲート電極611と同様の材料、方法を用いて形成することができる。また、ゲート電極248aを形成する際、導電層を選択的にエッチングすることによって、電極248bを形成することができる。以上の詳細については、実施の形態2の記載を参酌することができる。次に、ゲート絶縁層246、ゲート電極248a、及び電極248b上に、絶縁層250及び絶縁層252を形成する図9A。絶縁層250及び絶縁層252は、実施の形態1で示した絶縁層507及び保護絶縁層508と同様の材料、方法を用いて形成することができる。よって、詳細については、実施の形態1の記載を参酌することができる。次に、ゲート絶縁層246、絶縁層250、及び絶縁層252に、第2の電極242bにまで達する開口を形成する図9B。当該開口の形成は、マスクなどを用いた選択的なエッチングにより行われる。その後、上記開口に電極254を形成し、絶縁層252上に電極254に接する配線256を形成する。電極254は、例えば、開口を含む領域にPVD法物理気相成長法やCVD法などを用いて導電層を形成した後、エッチング処理やCMPといった方法を用いて、上記導電層の一部を除去することにより形成することができる。より具体的には、例えば、開口を含む領域にPVD法によりチタン膜を薄く形成し、CVD法により窒化チタン膜を薄く形成した後に、開口に埋め込むようにタングステン膜を形成する方法を適用することができる。ここで、PVD法により形成されるチタン膜は、被形成面の酸化膜自然酸化膜などを還元し、下部電極などここでは第2の電極242bとの接触抵抗を低減させる機能を有する。また、その後に形成される窒化チタン膜は、導電性材料の拡散を抑制するバリア機能を備える。また、チタンや窒化チタンなどによるバリア膜を形成した後に、メッキ法により銅膜を形成しても良い。なお、上記導電層の一部を除去して電極254を形成する際には、その表面が平坦になるように加工することが望ましい。例えば、開口を含む領域にチタン膜や窒化チタン膜を薄く形成した後に、開口に埋め込むようにタングステン膜を形成する場合には、その後のCMP処理によって、不要なタングステン、チタン、窒化チタンなどを除去すると共に、その表面の平坦性を向上させることができる。このように、電極254を含む表面を平坦化することにより、後の工程において、良好な電極、配線、絶縁層、半導体層などを形成することが可能となる。配線256は、実施の形態2で示したゲート電極611を含む配線と同様の材料、方法を用いて形成することができる。よって、詳細については、実施の形態2の記載を参酌することができる。以上により、高純度化された酸化物半導体層244を用いたトランジスタ262、及び容量素子264が完成する図9C。このように高純度化され、真性化された酸化物半導体層244を用いることで、トランジスタのオフ電流を十分に低減することができる。なお、このようなトランジスタを用いることで、極めて長期にわたり記憶内容を保持することが可能な半導体装置が得られる。上記に例示する本実施の形態の方法によれば、下部に酸化物半導体以外の半導体材料を用いたトランジスタを有し、上部に酸化物半導体を用いたトランジスタを有する半導体装置を作製できる。また、ゲート電極210と、第1の電極242aとを直接接続することで、コンタクト面積を縮小することができるので、半導体装置の高集積化を図ることができる。よって、記憶装置として用いることができる半導体装置の単位面積あたりの記憶容量を増加させることができる。以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。実施の形態5本実施の形態では、開示する発明の一態様に係る半導体装置の応用例について、図13を参照して説明する。ここでは、記憶装置の一例について説明する。なお、回路図においては、酸化物半導体を用いたトランジスタであることを示すために、OSの符号を併せて付す場合がある。図13A-1に示す半導体装置において、第1の配線1stLineとトランジスタ700のソース電極とは、電気的に接続され、第2の配線2ndLineとトランジスタ700のドレイン電極とは、電気的に接続されている。また、第3の配線3rdLineとトランジスタ710のソース電極またはドレイン電極の他方とは、電気的に接続され、第4の配線4thLineと、トランジスタ710のゲート電極とは、電気的に接続されている。そして、トランジスタ700のゲート電極と、トランジスタ710のソース電極またはドレイン電極の一方は、容量素子720の電極の一方と電気的に接続され、第5の配線5thLineと、容量素子720の電極の他方は電気的に接続されている。ここで、トランジスタ710には、酸化物半導体を用いたトランジスタが適用される。ここで、酸化物半導体を用いたトランジスタとしては、例えば、先の実施の形態で示した、トランジスタ262を用いることができる。酸化物半導体を用いたトランジスタは、オフ電流が極めて小さいという特徴を有している。このため、トランジスタ710をオフ状態とすることで、トランジスタ700のゲート電極の電位を極めて長時間にわたって保持することが可能である。そして、容量素子720を有することにより、トランジスタ700のゲート電極に与えられた電荷の保持が容易になり、また、保持された情報の読み出しが容易になる。ここで、容量素子720としては、例えば、先の実施の形態で示した容量素子264を用いることができる。また、トランジスタ700には、酸化物半導体以外の半導体材料を用いたトランジスタが適用される。酸化物半導体以外の半導体材料としては、例えば、シリコン、ゲルマニウム、シリコンゲルマニウム、炭化シリコン、またはガリウムヒ素等を用いることができ、単結晶半導体を用いるのが好ましい。他に、有機半導体材料などを用いても良い。このような半導体材料を用いたトランジスタは、高速動作が容易である。ここで、酸化物半導体以外の半導体材料を用いたトランジスタとしては、例えば、先の実施の形態で示した、トランジスタ260を用いることができる。また、図13Bに示すように、容量素子720を設けない構成とすることも可能である。図13A-1に示す半導体装置では、トランジスタ700のゲート電極の電位が保持可能という特徴を生かすことで、次のように、情報の書き込み、保持、読み出しが可能である。はじめに、情報の書き込み及び保持について説明する。まず、第4の配線の電位を、トランジスタ710がオン状態となる電位にして、トランジスタ710をオン状態とする。これにより、第3の配線の電位が、トランジスタ700のゲート電極、及び容量素子720に与えられる。すなわち、トランジスタ700のゲート電極には、所定の電荷が与えられる書き込み。ここでは、異なる二つの電位を与える電荷以下、低電位を与える電荷を電荷QL、高電位を与える電荷を電荷QHというのいずれかが与えられるものとする。なお、異なる三つまたはそれ以上の電位を与える電荷を適用して、記憶容量を向上させても良い。その後、第4の配線の電位を、トランジスタ710がオフ状態となる電位にして、トランジスタ710をオフ状態とすることにより、トランジスタ700のゲート電極に与えられた電荷が保持される保持。トランジスタ710のオフ電流は極めて小さいから、トランジスタ700のゲート電極の電荷は長時間にわたって保持される。次に、情報の読み出しについて説明する。第1の配線に所定の電位定電位を与えた状態で、第5の配線に適切な電位読み出し電位を与えると、トランジスタ700のゲート電極に保持された電荷量に応じて、第2の配線は異なる電位をとる。一般に、トランジスタ700をnチャネル型とすると、トランジスタ700のゲート電極にQHが与えられている場合の見かけのしきい値Vth_Hは、トランジスタ700のゲート電極にQLが与えられている場合の見かけのしきい値Vth_Lより低くなるためである。ここで、見かけのしきい値電圧とは、トランジスタ700をオン状態とするために必要な第5の配線の電位をいうものとする。したがって、第5の配線の電位をVth_HとVth_Lの中間の電位V0とすることにより、トランジスタ700のゲート電極に与えられた電荷を判別できる。例えば、書き込みにおいて、QHが与えられていた場合には、第5の配線の電位がV0>Vth_Hとなれば、トランジスタ700はオン状態となる。QLが与えられていた場合には、第5の配線の電位がV0<Vth_Lとなっても、トランジスタ700はオフ状態のままである。このため、第2の配線の電位を見ることで、保持されている情報を読み出すことができる。なお、メモリセルをアレイ状に配置して用いる場合には、所望のメモリセルの情報のみを読み出せることが必要になる。このように、所定のメモリセルの情報を読み出し、それ以外のメモリセルの情報を読み出さないようにするには、各メモリセル間でトランジスタ700がそれぞれ並列に接続されている場合には、読み出しの対象ではないメモリセルの第5の配線に対して、ゲート電極の状態にかかわらずトランジスタ700がオフ状態となるような電位、つまり、Vth_Hより小さい電位を与えれば良い。また、各メモリセル間でトランジスタ700がそれぞれ直列に接続されている場合には、読み出しの対象ではないメモリセルの第5の配線に対して、ゲート電極の状態にかかわらずトランジスタ700がオン状態となるような電位、つまり、Vth_Lより大きい電位を第5の配線に与えれば良い。次に、情報の書き換えについて説明する。情報の書き換えは、上記情報の書き込み及び保持と同様に行われる。つまり、第4の配線の電位を、トランジスタ710がオン状態となる電位にして、トランジスタ710をオン状態とする。これにより、第3の配線の電位新たな情報に係る電位が、トランジスタ700のゲート電極及び容量素子720に与えられる。その後、第4の配線の電位を、トランジスタ710がオフ状態となる電位にして、トランジスタ710をオフ状態とすることにより、トランジスタ700のゲート電極は、新たな情報に係る電荷が与えられた状態となる。このように、開示する発明に係る半導体装置は、再度の情報の書き込みによって直接的に情報を書き換えることが可能である。このためフラッシュメモリなどにおいて必要とされる高電圧を用いてのフローティングゲートからの電荷の引き抜きが不要であり、消去動作に起因する動作速度の低下を抑制することができる。つまり、半導体装置の高速動作が実現される。なお、トランジスタ710のソース電極またはドレイン電極は、トランジスタ700のゲート電極と電気的に接続されることにより、不揮発性メモリ素子として用いられるフローティングゲート型トランジスタのフローティングゲートと同等の作用を奏する。このため、図中、トランジスタ710のソース電極またはドレイン電極とトランジスタ700のゲート電極が電気的に接続される部位をフローティングゲート部FGと呼ぶ場合がある。トランジスタ710がオフの場合、当該フローティングゲート部FGは絶縁体中に埋設されたと見ることができ、フローティングゲート部FGには電荷が保持される。酸化物半導体を用いたトランジスタ710のオフ電流は、シリコン半導体などで形成されるトランジスタの10万分の1以下であるため、トランジスタ710のリークによる、フローティングゲート部FGに蓄積される電荷の消失を無視することが可能である。つまり、酸化物半導体を用いたトランジスタ710により、電力の供給が無くても情報の保持が可能な不揮発性の記憶装置を実現することが可能である。例えば、トランジスタ710の室温でのオフ電流が10zA1zAゼプトアンペアは1×10-21A以下であり、容量素子720の容量値が10fF程度である場合には、少なくとも104秒以上のデータ保持が可能である。なお、当該保持時間が、トランジスタ特性や容量値によって変動することはいうまでもない。また、この場合、従来のフローティングゲート型トランジスタにおいて指摘されているゲート絶縁膜トンネル絶縁膜の劣化という問題が存在しない。つまり、従来問題とされていた、電子をフローティングゲートに注入する際のゲート絶縁膜の劣化という問題を解消することができる。これは、原理的な書き込み回数の制限が存在しないことを意味するものである。また、従来のフローティングゲート型トランジスタにおいて書き込みや消去の際に必要であった高電圧も不要である。図13A-1に示す半導体装置は、当該半導体装置を構成するトランジスタなどの要素が抵抗及び容量を含むものとして、図13A-2のように考えることが可能である。つまり、図13A-2では、トランジスタ700及び容量素子720が、それぞれ、抵抗及び容量を含んで構成されると考えていることになる。R1及びC1は、それぞれ、容量素子720の抵抗値及び容量値であり、抵抗値R1は、容量素子720を構成する絶縁層による抵抗値に相当する。また、R2及びC2は、それぞれ、トランジスタ700の抵抗値及び容量値であり、抵抗値R2はトランジスタ700がオン状態の時のゲート絶縁層による抵抗値に相当し、容量値C2はいわゆるゲート容量ゲート電極と、ソース電極またはドレイン電極との間に形成される容量、及び、ゲート電極とチャネル形成領域との間に形成される容量の容量値に相当する。トランジスタ710がオフ状態にある場合のソース電極とドレイン電極の間の抵抗値実効抵抗とも呼ぶをROSとすると、トランジスタ710のゲートリークが十分に小さい条件において、R1及びR2が、R1≧ROS、R2≧ROSを満たす場合には、電荷の保持期間情報の保持期間ということもできるは、主としてトランジスタ710のオフ電流によって決定されることになる。逆に、当該条件を満たさない場合には、トランジスタ710のオフ電流が十分に小さくとも、保持期間を十分に確保することが困難になる。トランジスタ710のオフ電流以外のリーク電流例えば、ソース電極とゲート電極の間において生じるリーク電流等が大きいためである。このことから、本実施の形態において開示する半導体装置は、上述の関係を満たすものであることが望ましいといえる。一方で、C1とC2は、C1≧C2の関係を満たすことが望ましい。C1を大きくすることで、第5の配線によってフローティングゲート部FGの電位を制御する際に、第5の配線の電位を効率よくフローティングゲート部FGに与えることができるようになり、第5の配線に与える電位間例えば、読み出しの電位と、非読み出しの電位の電位差を低く抑えることができるためである。上述の関係を満たすことで、より好適な半導体装置を実現することが可能である。なお、R1及びR2は、トランジスタ700のゲート絶縁層や容量素子720の絶縁層によって制御される。C1及びC2についても同様である。よって、ゲート絶縁層の材料や厚さなどを適宜設定し、上述の関係を満たすようにすることが望ましい。本実施の形態で示す半導体装置においては、フローティングゲート部FGが、フラッシュメモリ等のフローティングゲート型のトランジスタのフローティングゲートと同等の作用をするが、本実施の形態のフローティングゲート部FGは、フラッシュメモリ等のフローティングゲートと本質的に異なる特徴を有する。フラッシュメモリでは、コントロールゲートに印加される電圧が高いため、その電位の影響が、隣接するセルのフローティングゲートにおよぶことを防ぐために、セルとセルとの間隔をある程度保つ必要が生じる。このことは、半導体装置の高集積化を阻害する要因の一つである。そして、当該要因は、高電界をかけてトンネル電流を発生させるというフラッシュメモリの根本的な原理に起因するものである。また、フラッシュメモリの上記原理によって、絶縁膜の劣化が進行し、書き換え回数の限界104~105回程度という別の問題も生じる。開示する発明に係る半導体装置は、酸化物半導体を用いたトランジスタのスイッチングによって動作し、上述のようなトンネル電流による電荷注入の原理を用いない。すなわち、フラッシュメモリのような、電荷を注入するための高電界が不要である。これにより、隣接セルに対する、コントロールゲートによる高電界の影響を考慮する必要がないため、高集積化が容易になる。また、トンネル電流による電荷の注入を用いないため、メモリセルの劣化の原因が存在しない。つまり、フラッシュメモリと比較して高い耐久性及び信頼性を有することになる。また、高電界が不要であり、大型の周辺回路昇圧回路などが不要である点も、フラッシュメモリに対するアドバンテージである。なお、容量素子720を構成する絶縁層の比誘電率εr1と、トランジスタ700を構成する絶縁層の比誘電率εr2とを異ならせる場合には、容量素子720を構成する絶縁層の面積S1と、トランジスタ700においてゲート容量を構成する絶縁層の面積S2とが、2S2≧S1望ましくはS2≧S1を満たしつつ、C1≧C2を実現することが容易である。すなわち、容量素子720を構成する絶縁層の面積を小さくしつつ、C1≧C2を実現することが容易である。具体的には、例えば、容量素子720を構成する絶縁層においては、酸化ハフニウムなどのhigh-k材料でなる膜、または酸化ハフニウムなどのhigh-k材料でなる膜と酸化物半導体でなる膜との積層構造を採用してεr1を10以上、好ましくは15以上とし、ゲート容量を構成する絶縁層においては、酸化シリコンを採用して、εr2=3~4とすることができる。このような構成を併せて用いることで、開示する発明に係る半導体装置の、より一層の高集積化が可能である。なお、上記説明は、電子を多数キャリアとするn型トランジスタnチャネル型トランジスタを用いる場合についてのものであるが、n型トランジスタに代えて、正孔を多数キャリアとするp型トランジスタを用いることができるのはいうまでもない。以上示したように、開示する発明の一態様の半導体装置は、オフ状態でのソースとドレイン間のリーク電流オフ電流が少ない書き込み用トランジスタ、該書き込み用トランジスタと異なる半導体材料を用いた読み出し用トランジスタ及び容量素子を含む不揮発性のメモリセルを有している。書き込み用トランジスタのオフ電流は、使用時の温度例えば、25°Cで100zA1×10-19A以下、好ましくは10zA1×10-20A以下、さらに好ましくは、1zA1×10-21A以下である。通常のシリコン半導体では、上述のように低いオフ電流を得ることは困難であるが、酸化物半導体を適切な条件で加工して得られたトランジスタにおいては達成しうる。このため、書き込み用トランジスタとして、酸化物半導体を含むトランジスタを用いることが好ましい。さらに酸化物半導体を用いたトランジスタはサブスレッショルドスイング値S値が小さいため、比較的移動度が低くてもスイッチング速度を十分大きくすることが可能である。よって、該トランジスタを書き込み用トランジスタとして用いることで、フローティングゲート部FGに与えられる書き込みパルスの立ち上がりを極めて急峻にすることができる。また、オフ電流が小さいため、フローティングゲート部FGに保持させる電荷量を少なくすることが可能である。つまり、酸化物半導体を用いたトランジスタを書き込み用トランジスタとして用いることで、情報の書き換えを高速に行うことができる。読み出し用トランジスタとしては、オフ電流についての制限はないが、読み出しの速度を高くするために、高速で動作するトランジスタを用いるのが望ましい。例えば、読み出し用トランジスタとしてスイッチング速度が1ナノ秒以下のトランジスタを用いるのが好ましい。このように、酸化物半導体を用いたトランジスタを書き込み用トランジスタとして用い、酸化物半導体以外の半導体材料を用いたトランジスタを読み出し用トランジスタとして用いることにより、長時間に渡っての情報の保持が可能で、且つ情報の読み出しを高速で行うことが可能な、記憶装置として用いることができる半導体装置を実現することができる。以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。実施の形態6本実施の形態では、開示する発明の一態様に係る半導体装置の応用例について、図14及び図15を用いて説明する。図14A及び図14Bは、図13A-1に示す半導体装置以下、メモリセル750とも記載するを複数用いて形成される半導体装置の回路図である。図14Aは、メモリセル750が直列に接続された、いわゆるNAND型の半導体装置の回路図であり、図14Bは、メモリセル750が並列に接続された、いわゆるNOR型の半導体装置の回路図である。図14Aに示す半導体装置は、ソース線SL、ビット線BL、第1信号線S1、複数本の第2信号線S2、複数本のワード線WL、複数のメモリセル750を有する。図14Aでは、ソース線SL及びビット線BLを1本ずつ有する構成となっているが、これに限られることなく、ソース線SL及びビット線BLを複数本有する構成としても良い。各メモリセル750において、トランジスタ700のゲート電極と、トランジスタ710のソース電極またはドレイン電極の一方と、容量素子720の電極の一方とは、電気的に接続されている。また、第1信号線S1とトランジスタ710のソース電極またはドレイン電極の他方とは、電気的に接続され、第2信号線S2と、トランジスタ710のゲート電極とは、電気的に接続されている。そして、ワード線WLと、容量素子720の電極の他方は電気的に接続されている。また、メモリセル750が有するトランジスタ700のソース電極は、隣接するメモリセル750のトランジスタ700のドレイン電極と電気的に接続され、メモリセル750が有するトランジスタ700のドレイン電極は、隣接するメモリセル750のトランジスタ700のソース電極と電気的に接続される。ただし、直列に接続された複数のメモリセルのうち、一方の端に設けられたメモリセル750が有するトランジスタ700のドレイン電極は、ビット線と電気的に接続される。また、直列に接続された複数のメモリセルのうち、他方の端に設けられたメモリセル750が有するトランジスタ700のソース電極は、ソース線と電気的に接続される。図14Aに示す半導体装置では、行ごとの書き込み動作及び読み出し動作を行う。書き込み動作は次のように行われる。書き込みを行う行の第2の信号線S2にトランジスタ710がオン状態となる電位を与え、書き込みを行う行のトランジスタ710をオン状態にする。これにより、指定した行のトランジスタ700のゲート電極に第1の信号線S1の電位が与えられ、該ゲート電極に所定の電荷が与えられる。このようにして、指定した行のメモリセルにデータを書き込むことができる。また、読み出し動作は次のように行われる。まず、読み出しを行う行以外のワード線WLに、トランジスタ700のゲート電極に与えられた電荷によらず、トランジスタ700がオン状態となるような電位を与え、読み出しを行う行以外のトランジスタ700をオン状態とする。それから、読み出しを行う行のワード線WLに、トランジスタ700のゲート電極が有する電荷によって、トランジスタ700のオン状態またはオフ状態が選択されるような電位読み出し電位を与える。そして、ソース線SLに定電位を与え、ビット線BLに接続されている読み出し回路図示しないを動作状態とする。ここで、ソース線SL-ビット線BL間の複数のトランジスタ700は、読み出しを行う行を除いてオン状態となっているため、ソース線SL-ビット線BL間のコンダクタンスは、読み出しを行う行のトランジスタ700の状態オン状態またはオフ状態によって決定される。読み出しを行う行のトランジスタ700のゲート電極が有する電荷によって、トランジスタのコンダクタンスは異なるから、それに応じて、ビット線BLの電位は異なる値をとることになる。ビット線の電位を読み出し回路によって読み出すことで、指定した行のメモリセルから情報を読み出すことができる。図14Bに示す半導体装置は、ソース線SL、ビット線BL、第1信号線S1、第2信号線S2、及びワード線WLをそれぞれ複数本有し、複数のメモリセル750を有する。各トランジスタ700のゲート電極と、トランジスタ710のソース電極またはドレイン電極の一方と、容量素子720の電極の一方とは、電気的に接続されている。また、ソース線SLとトランジスタ700のソース電極とは、電気的に接続され、ビット線BLとトランジスタ700のドレイン電極とは、電気的に接続されている。また、第1信号線S1とトランジスタ710のソース電極またはドレイン電極の他方とは、電気的に接続され、第2信号線S2と、トランジスタ710のゲート電極とは、電気的に接続されている。そして、ワード線WLと、容量素子720の電極の他方は電気的に接続されている。図14Bに示す半導体装置では、行ごとの書き込み動作及び読み出し動作を行う。書き込み動作は、上述の図14Aに示す半導体装置と同様の方法で行われる。読み出し動作は次のように行われる。まず、読み出しを行う行以外のワード線WLに、トランジスタ700のゲート電極に与えられた電荷によらず、トランジスタ700がオフ状態となるような電位を与え、読み出しを行う行以外のトランジスタ700をオフ状態とする。それから、読み出しを行う行のワード線WLに、トランジスタ700のゲート電極が有する電荷によって、トランジスタ700のオン状態またはオフ状態が選択されるような電位読み出し電位を与える。そして、ソース線SLに定電位を与え、ビット線BLに接続されている読み出し回路図示しないを動作状態とする。ここで、ソース線SL-ビット線BL間のコンダクタンスは、読み出しを行う行のトランジスタ700の状態オン状態またはオフ状態によって決定される。つまり、読み出しを行う行のトランジスタ700のゲート電極が有する電荷によって、ビット線BLの電位は異なる値をとることになる。ビット線の電位を読み出し回路によって読み出すことで、指定した行のメモリセルから情報を読み出すことができる。なお、上記においては、各メモリセル750に保持させる情報量を1ビットとしたが、本実施の形態に示す記憶装置の構成はこれに限られない。トランジスタ700のゲート電極に与える電位を3種類以上用意して、各メモリセル750が保持する情報量を増加させても良い。例えば、トランジスタ700のゲート電極にあたえる電位を4種類とする場合には、各メモリセルに2ビットの情報を保持させることができる。次に、図14に示す半導体装置などに用いることができる読み出し回路の一例について図15を用いて説明する。図15Aには、読み出し回路の概略を示す。当該読み出し回路は、トランジスタとセンスアンプ回路を有する。読み出し時には、端子Aは読み出しを行うメモリセルが接続されたビット線に接続される。また、トランジスタのゲート電極にはバイアス電位Vbiasが印加され、端子Aの電位が制御される。メモリセル750は、格納されるデータに応じて、異なる抵抗値を示す。具体的には、選択したメモリセル750のトランジスタ700がオン状態の場合には低抵抗状態となり、選択したメモリセル750のトランジスタ700がオフ状態の場合には高抵抗状態となる。メモリセルが高抵抗状態の場合、端子Aの電位が参照電位Vrefより高くなり、センスアンプ回路は端子Aの電位に対応する電位を出力する。一方、メモリセルが低抵抗状態の場合、端子Aの電位が参照電位Vrefより低くなり、センスアンプ回路は端子Aの電位に対応する電位を出力する。このように、読み出し回路を用いることで、メモリセルからデータを読み出すことができる。なお、本実施の形態の読み出し回路は一例である。他の回路を用いても良い。また、読み出し回路は、プリチャージ回路を有しても良い。参照電位Vrefの代わりに参照用のビット線が接続される構成としても良い。図15Bに、センスアンプ回路の一例である差動型センスアンプを示す。差動型センスアンプは、入力端子VinとVin-と出力端子Voutを有し、VinとVin-の差を増幅する。Vin>Vin-であればVoutは、概ねHigh出力、Vin<Vin-であればVoutは、概ねLow出力となる。当該差動型センスアンプを読み出し回路に用いる場合、VinとVin-の一方は入力端子Aと接続し、VinとVin-の他方には参照電位Vrefを与える。図15Cに、センスアンプ回路の一例であるラッチ型センスアンプを示す。ラッチ型センスアンプは、入出力端子V1及びV2と、制御用信号Sp、Snの入力端子を有する。まず、信号SpをHigh、信号SnをLowとして、電源電位Vddを遮断する。そして、比較を行う電位をV1とV2に与える。その後、信号SpをLow、信号SnをHighとして、電源電位Vddを供給すると、比較を行う電位V1inとV2inがV1in>V2inの関係にあれば、V1の出力はHigh、V2の出力はLowとなり、V1in<V2inの関係にあれば、V1の出力はLow、V2の出力はHighとなる。このような関係を利用して、V1inとV2inの差を増幅することができる。当該ラッチ型センスアンプを読み出し回路に用いる場合、V1とV2の一方は、スイッチを介して端子A及び出力端子と接続し、V1とV2の他方には参照電位Vrefを与える。本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。実施の形態7本実施の形態では、本発明の一態様のトランジスタを適用した液晶表示装置、及びその駆動方法の一形態を、図18乃至図22を用いて説明する。本実施の形態で例示する液晶表示装置100の各構成を、図18のブロック図に示す。液晶表示装置100は、画像処理回路110、電源116、表示制御回路113、表示パネル120を有する。透過型液晶表示装置、又は半透過型液晶表示装置の場合、さらに光源としてバックライト部130を設ける。液晶表示装置100は、接続された外部機器から画像信号画像信号Dataが供給されている。電源電位高電源電位Vdd、低電源電位Vss、及び共通電位Vcomは電源116をオン状態とすることで、表示制御回路113に供給が開始される。制御信号スタートパルスSP、及びクロック信号CKは表示制御回路113によって供給される。なお高電源電位Vddとは、基準電位より高い電位のことであり、低電源電位Vssとは基準電位以下の電位のことをいう。なお高電源電位Vdd及び低電源電位Vssともに、トランジスタが動作できる程度の電位であることが望ましい。なお高電源電位Vdd及び低電源電位Vssを併せて、電源電圧と呼ぶこともある。共通電位Vcomは、画素電極に供給される画像信号の電位に対して基準となる固定電位であればよく、一例としてはグラウンド電位であってもよい。画像信号Dataは、ドット反転駆動、ソースライン反転駆動、ゲートライン反転駆動、フレーム反転駆動等に応じて適宜反転させて液晶表示装置100に入力される構成とすればよい。画像信号がデジタル信号であると、演算例えば画像信号の差分を検出する等が容易であるため、好ましい。よって、画像信号がアナログの信号の場合には、例えば、A/Dコンバータ等を介してデジタルの信号に変換して、液晶表示装置100に供給する構成を適用することが好ましい。本実施の形態では、共通電極128及び容量素子211の一方の電極に、固定電位である共通電位Vcomが電源116から表示制御回路113を介して与えられている。表示制御回路113は、表示パネル120に画像処理回路110で処理された画像信号、制御信号具体的にはスタートパルスSP、及びクロック信号CK等の制御信号の供給または停止の切り替えを制御するための信号、並びに電源電位高電源電位Vdd、低電源電位Vss、及び共通電位Vcomを供給し、バックライト部130にバックライト制御信号具体的にはバックライト制御回路131がバックライトの点灯、及び消灯を制御するための信号を供給する回路である。画像処理回路110は、入力される画像信号画像信号Dataを解析、演算、乃至加工し、処理した画像信号を制御信号と共に表示制御回路113に出力する。例えば画像処理回路110は、入力される画像信号Dataを解析し動画であるか静止画であるかを判断し、判断結果を含む制御信号を表示制御回路113に出力する処理ができる。また、画像処理回路110は、静止画を含む画像信号Dataから1フレームの静止画を切り出し、静止画であることを意味する制御信号と共に表示制御回路113に出力することができる。また、画像処理回路110は、動画を含む画像信号Dataから動画を検知し、動画であることを意味する制御信号と共に連続するフレームを表示制御回路113に出力することができる。画像処理回路110は入力される画像信号Dataに応じて本実施の形態の液晶表示装置に異なる動作をさせる。本実施の形態において、画像処理回路110が画像を静止画と判断しておこなう動作を静止画表示モード、画像処理回路110が画像を動画と判断しておこなう動作を動画表示モードとよぶ。また、本実施の形態で例示される画像処理回路110は、表示モード切り替え機能を有していてもよい。表示モード切り替え機能は、画像処理回路110の判断によらず、当該液晶表示装置の利用者が手動または外部接続機器を用いて当該液晶表示装置の動作モードを選択し、動画表示モードまたは静止画表示モードを切り替える機能である。上述した機能は画像処理回路110が有する機能の一例であり、表示装置の用途に応じて種々の画像処理機能を選択して適用すればよい。表示パネル120は一対の基板第1の基板と第2の基板を有する。また、液晶層を一対の基板の間に挟持して液晶素子215を形成している。第1の基板上には、駆動回路部121、画素部122、端子部126、及びスイッチング素子127が設けられている。第2の基板上には、共通電極128コモン電極、または対向電極ともいうが設けられている。なお、本実施の形態においては、共通接続部コモンコンタクトともいうが第1の基板、または第2の基板に設けられ、第1の基板上の接続部と第2の基板上の共通電極128が接続されている。画素部122には、複数のゲート線124走査線、及びソース線125信号線が設けられており、複数の画素123がゲート線124及びソース線125に環囲されてマトリクス状に設けられている。なお、本実施の形態で例示する表示パネルにおいては、ゲート線124はゲート線側駆動回路121Aから延在し、ソース線125はソース線側駆動回路121Bから延在している。画素123はスイッチング素子としてトランジスタ214、該トランジスタ214と接続する容量素子211、及び液晶素子215を有する図19。トランジスタ214は、ゲート電極が画素部122に設けられた複数のゲート線124のうちの一つと接続され、ソース電極またはドレイン電極の一方が複数のソース線125のうちの一つと接続され、ソース電極またはドレイン電極の他方が容量素子211の一方の電極、及び液晶素子215の一方の電極画素電極と接続される。また、トランジスタ214はオフ電流が低減されたトランジスタを用いることが好ましく、実施の形態1~3で説明したトランジスタが好適である。オフ電流が低減されていると、オフ状態のトランジスタ214は、液晶素子215、及び容量素子211に安定して電荷を保持できる。また、オフ電流が充分低減されたトランジスタ214を用いることによって、容量素子211を設けることなく画素123を構成することもできる。このような構成とすることで画素123は、トランジスタ214がオフ状態になる前に書き込まれた状態を長時間に渡って保持でき、消費電力を低減できる。液晶素子215は、液晶の光学的変調作用によって光の透過又は非透過を制御する素子である。液晶の光学的変調作用は、液晶にかかる電界によって制御される。液晶にかかる電界方向は液晶材料、駆動方法、及び電極構造によって異なり、適宜選択することができる。例えば、液晶の厚さ方向いわゆる縦方向に電界をかける駆動方法を用いる場合は液晶を挟持するように第1の基板に画素電極を、第2の基板に共通電極をそれぞれ設ける構造とすればよい。また、液晶に基板面内方向いわゆる横電界に電界をかける駆動方法を用いる場合は、液晶に対して同一面に、画素電極と共通電極を設ける構造とすればよい。また画素電極及び共通電極は、多様な開口パターンを有する形状としてもよい。液晶素子に適用する液晶の一例としては、ネマチック液晶、コレステリック液晶、スメクチック液晶、ディスコチック液晶、サーモトロピック液晶、リオトロピック液晶、低分子液晶、高分子分散型液晶PDLC、強誘電液晶、反強誘電液晶、主鎖型液晶、側鎖型高分子液晶、バナナ型液晶などを挙げることができる。また、液晶の駆動モードとしては、TNTwistedNematicモード、STNSuperTwistedNematicモード、OCBOpticallyCompensatedBirefringenceモード、ECBElectricallyControlledBirefringenceモード、FLCFerroelectricLiquidCrystalモード、AFLCAntiFerroelectricLiquidCrystalモード、PDLCPolymerDispersedLiquidCrystalモード、PNLCPolymerNetworkLiquidCrystalモード、ゲストホストモードなどを用いることができる。また、IPSIn-Plane-Switchingモード、FFSFringeFieldSwitchingモード、MVAMulti-domainVerticalAlignmentモード、PVAPatternedVerticalAlignmentモード、ASMAxiallySymmetricalignedMicro-cellモードなどを適宜用いることができる。もちろん、本実施の形態においては光学的変調作用によって光の透過又は非透過を制御する素子であれば、液晶材料、駆動方法、及び電極構造は特に限定されない。なお、本実施の形態で例示する液晶素子は第1の基板に設けられた画素電極と、第2の基板に設けられた画素電極に対向する共通電極の間に生じる縦方向の電界により、液晶の配向を制御する。端子部126は、表示制御回路113が出力する所定の信号高電源電位Vdd、低電源電位Vss、スタートパルスSP、クロック信号CK、画像信号Data、共通電位Vcom等等を駆動回路部121に供給する入力端子である。駆動回路部121は、ゲート線側駆動回路121A、ソース線側駆動回路121Bを有する。ゲート線側駆動回路121A、ソース線側駆動回路121Bは、複数の画素を有する画素部122を駆動するための駆動回路であり、シフトレジスタ回路シフトレジスタともいうを有する。なお、ゲート線側駆動回路121A、及びソース線側駆動回路121Bは、画素部122と同じ基板に形成されるものでもよいし、別の基板に形成されるものであってもよい。また駆動回路部121には、表示制御回路113によって制御された高電源電位Vdd、低電源電位Vss、スタートパルスSP、クロック信号CK、画像信号Dataが供給される。スイッチング素子127としては、トランジスタを用いることができる。スイッチング素子127のゲート電極は端子126Aに接続され、表示制御回路113が出力する制御信号に応じて、共通電位Vcomを共通電極128に供給する。スイッチング素子127のソース電極またはドレイン電極の一方を端子部126Bに接続し、他方を共通電極128に接続して、表示制御回路113から共通電極128に共通電位Vcomが供給されるようにすればよい。なお、スイッチング素子127は駆動回路部121、または画素部122と同じ基板に形成されるものでもよいし、別の基板に形成されるものであってもよい。また、スイッチング素子127として実施の形態1~3で説明したオフ電流が低減されたトランジスタを用いることにより、液晶素子215の両端子に加わる電圧の経時的な低下を抑制できる。共通電極128は、表示制御回路113に制御された共通電位Vcomを与える共通電位線と、共通接続部において電気的に接続する。共通接続部の具体的な一例としては、絶縁性球体に金属薄膜が被覆された導電粒子を間に介することにより共通電極128と共通電位線との電気的な接続を図ることができる。なお、共通接続部は、表示パネル120内に複数箇所設けられる構成としてもよい。また、測光回路を液晶表示装置に設けてもよい。測光回路を設けた液晶表示装置は当該液晶表示装置がおかれている環境の明るさを検知できる。液晶表示装置が薄暗い環境で使用されていることが判明すると表示制御回路113はバックライト132の光の強度を高めるように制御して表示画面の良好な視認性を確保し、反対に液晶表示装置が極めて明るい外光下例えば屋外の直射日光下で利用されていることが判明すると、表示制御回路113はバックライト132の光の強度を抑えるように制御しバックライト132が消費する電力を低下させる。このように、測光回路から入力される信号に応じて、表示制御回路113がバックライト、サイドライト等の光源の駆動方法を制御することができる。バックライト部130はバックライト制御回路131、及びバックライト132を有する。バックライト132は、液晶表示装置100の用途に応じて選択して組み合わせればよく、発光ダイオードLEDなどを用いることができる。バックライト132には例えば白色の発光素子例えばLEDを配置することができる。バックライト制御回路131には、表示制御回路113からバックライトを制御するバックライト信号、及び電源電位が供給される。なお、必要に応じて光学フィルム偏光フィルム、位相差フィルム、反射防止フィルムなども適宜組み合わせて用いることができる。半透過型液晶表示装置に用いられるバックライト等の光源は、液晶表示装置100の用途に応じて選択して組み合わせればよく、冷陰極管や発光ダイオードLEDなどを用いることができる。また複数のLED光源、または複数のエレクトロルミネセンスEL光源などを用いて面光源を構成してもよい。面光源として、3色以上のLEDを用いてもよいし、白色発光のLEDを用いてもよい。なお、バックライトにRGBの発光ダイオード等を配置し、時分割によりカラー表示する継時加法混色法フィールドシーケンシャル法を採用するときには、カラーフィルタを設けない場合もある。次に、図18に例示した液晶表示装置100の駆動方法について、図19~図22を用いて説明する。本実施の形態で説明する液晶表示装置の駆動方法は、表示する画像の特性に応じて、表示パネルの書き換え頻度または周波数を変える表示方法である。具体的には、連続するフレームの画像信号が異なる画像動画を表示する場合は、フレーム毎に画像信号が書き込まれる表示モードを用いる。一方、連続するフレームの画像信号が同一な画像静止画を表示する場合は、同一な画像を表示し続ける期間に新たに画像信号は書き込まれないか、書き込む頻度を極めて少なくし、さらに液晶素子に電圧を印加する画素電極及び共通電極の電位を浮遊状態フローティングにして液晶素子にかかる電圧を保持し、新たに電位を供給することなく静止画の表示を行う表示モードを用いる。なお、液晶表示装置は動画と静止画を組み合わせて画面に表示する。動画は、複数のフレームに時分割した複数の異なる画像を高速に切り替えることで人間の目に動く画像として認識される画像をいう。具体的には、1秒間に60回60フレーム以上画像を切り替えることで、人間の目にはちらつきが少なく動画と認識されるものとなる。一方、静止画は、動画及び部分動画と異なり、複数のフレーム期間に時分割した複数の画像を高速に切り替えて動作させていても、連続するフレーム期間、例えばnフレーム目と、n1フレーム目とで変化しない画像のことをいう。はじめに、液晶表示装置の電源116をオン状態として電力を供給する。表示制御回路113は電源電位高電源電位Vdd、低電源電位Vss、及び共通電位Vcom、並びに制御信号スタートパルスSP、及びクロック信号CKを表示パネル120に供給する。なお、画像信号画像信号Dataは液晶表示装置100に接続された外部機器から液晶表示装置100に供給される。液晶表示装置100の画像処理回路110は、入力される画像信号を解析する。ここでは動画と静止画を判別し、動画と静止画で異なる信号を出力する処理を行う場合について説明する。例えば画像処理回路110は、入力される画像信号画像信号Dataが動画から静止画に移行する際、入力される画像信号から静止画を切り出し、静止画であることを意味する制御信号と共に表示制御回路113に出力する。また、入力される画像信号画像信号Dataが静止画から動画に移行する際に、動画を含む画像信号を、動画であることを意味する制御信号と共に表示制御回路113に出力する。次に、画素に供給する信号の様子を、図19に示す液晶表示装置の等価回路図、及び図20に示すタイミングチャートを用いて説明する。図20に、表示制御回路113がゲート線側駆動回路121Aに供給するクロック信号GCK、及びスタートパルスGSPを示す。また、表示制御回路113がソース線側駆動回路121Bに供給するクロック信号SCK、及びスタートパルスSSPを示す。なお、クロック信号の出力のタイミングを説明するために、図20ではクロック信号の波形を単純な矩形波で示す。また図20に、ソース線125の電位Dataline、画素電極の電位、端子126Aの電位、端子126Bの電位、並びに共通電極の電位を示す。図20において期間1401は、動画を表示するための画像信号を書き込む期間に相当する。期間1401では画像信号、共通電位が画素部122の各画素、共通電極に供給されるように動作する。また、期間1402は、静止画を表示する期間に相当する。期間1402では、画素部122の各画素への画像信号、共通電極への共通電位を停止することとなる。なお図20に示す期間1402では、駆動回路部の動作を停止するよう各信号を供給する構成について示したが、期間1402の長さ及びリフレッシュレートによって、定期的に画像信号を書き込むことで静止画の画像の劣化を防ぐ構成とすることが好ましい。まず、動画を表示するための画像信号を書き込む期間1401におけるタイミングチャートを説明する。期間1401では、クロック信号GCKとして、常時クロック信号が供給され、スタートパルスGSPとして、垂直同期周波数に応じたパルスが供給される。また、期間1401では、クロック信号SCKとして、常時クロック信号が供給され、スタートパルスSSPとして、1ゲート選択期間に応じたパルスが供給される。また、各行の画素に画像信号dataがソース線125を介して供給され、ゲート線124の電位に応じて画素電極にソース線125の電位が供給される。また、表示制御回路113がスイッチング素子127の端子126Aにスイッチング素子127を導通状態とする電位を供給し、端子126Bを介して共通電極に共通電位を供給する。次に、静止画を表示する期間1402におけるタイミングチャートを説明する。期間1402では、クロック信号GCK、スタートパルスGSP、クロック信号SCK、及びスタートパルスSSPは共に停止する。また、期間1402において、ソース線125に供給していた画像信号Dataは停止する。クロック信号GCK及びスタートパルスGSPが共に停止する期間1402では、トランジスタ214が非導通状態となり画素電極の電位が浮遊状態となる。また、表示制御回路113がスイッチング素子127の端子126Aにスイッチング素子127を非導通状態とする電位を供給し、共通電極の電位を浮遊状態にする。期間1402では、液晶素子215の両端の電極、即ち画素電極及び共通電極の電位を浮遊状態にして、新たに電位を供給することなく、静止画の表示を行うことができる。また、ゲート線側駆動回路121A、及びソース線側駆動回路121Bに供給するクロック信号、及びスタートパルスを停止することにより低消費電力化を図ることができる。特に、トランジスタ214及びスイッチング素子127をオフ電流が低減されたトランジスタを用いることにより、液晶素子215の両端子に加わる電圧が経時的に低下する現象を抑制できる。次に、動画から静止画に切り替わる期間図20中の期間1403、及び静止画から動画に切り替わる期間図20中の期間1404における表示制御回路の動作を、図21A、Bを用いて説明する。図21A、Bは表示制御回路が出力する、高電源電位Vdd、クロック信号ここではGCK、スタートパルス信号ここではGSP、及び端子126Aの電位を示す。動画から静止画に切り替わる期間1403の表示制御回路の動作を図21Aに示す。表示制御回路は、スタートパルスGSPを停止する図21AのE1、第1のステップ。次いで、スタートパルス信号GSPの停止後、パルス出力がシフトレジスタの最終段まで達した後に、複数のクロック信号GCKを停止する図21AのE2、第2のステップ。次いで、電源電圧の高電源電位Vddを低電源電位Vssにする図21AのE3、第3のステップ。次いで、端子126Aの電位を、スイッチング素子127が非導通状態となる電位にする図21AのE4、第4のステップ。以上の手順をもって、駆動回路部121の誤動作を引き起こすことなく、駆動回路部121に供給する信号を停止できる。動画から静止画に切り替わる際の誤動作はノイズを生じ、ノイズは静止画として保持されるため、誤動作が少ない表示制御回路を搭載した液晶表示装置は画像の劣化が少ない静止画を表示できる。次に静止画から動画に切り替わる期間1404の表示制御回路の動作を図21Bに示す。表示制御回路は、端子126Aの電位をスイッチング素子127が導通状態となる電位にする図21BのS1、第1のステップ。次いで、電源電圧を低電源電位Vssから高電源電位Vddにする図21BのS2、第2のステップ。次いで、クロック信号GCKとして後に与える通常のクロック信号GCKより長いパルス信号でハイの電位を与えた後、複数のクロック信号GCKを供給する図21BのS3、第3のステップ。次いでスタートパルス信号GSPを供給する図21BのS4、第4のステップ。以上の手順をもって、駆動回路部121の誤動作を引き起こすことなく駆動回路部121に駆動信号の供給を再開できる。各配線の電位を適宜順番に動画表示時に戻すことで、誤動作なく駆動回路部の駆動を行うことができる。また、図22に、動画を表示する期間691、または静止画を表示する期間692における、フレーム期間毎の画像信号の書き込み頻度を模式的に示す。図22中、Wは画像信号の書き込み期間であることをあらわし、Hは画像信号を保持する期間であることを示している。また、図22中、期間693は1フレーム期間を表したものであるが、別の期間であってもよい。このように、本実施の形態の液晶表示装置の構成において、期間692で表示される静止画の画像信号は期間694に書き込まれ、期間694で書き込まれた画像信号は、期間692の他の期間で保持される。本実施の形態に例示した液晶表示装置は、静止画を表示する期間において画像信号の書き込み頻度を低減できる。その結果、静止画を表示する際の低消費電力化を図ることができる。また、同一の画像を複数回書き換えて静止画を表示する場合、画像の切り替わりが視認できると、人間は目に疲労を感じることもあり得る。本実施の形態の液晶表示装置は、画像信号の書き込み頻度が削減されているため、目の疲労を減らすといった効果もある。特に、本実施の形態の液晶表示装置は、実施の形態1~3に示したオフ電流が低減されたトランジスタを各画素、並びに共通電極のスイッチング素子に適用することにより、保持容量で電圧を保持できる期間時間を長く取ることができる。その結果、画像信号の書き込み頻度を画期的に低減することが可能になり、静止画を表示する際の低消費電力化、及び目の疲労の低減に、顕著な効果を有する。なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。実施の形態8本実施の形態では、上述の実施の形態で説明した半導体装置を電子機器に適用する場合について、図16を用いて説明する。本実施の形態では、コンピュータ、携帯電話機携帯電話、携帯電話装置ともいう、携帯情報端末携帯型ゲーム機、音響再生装置なども含む、デジタルカメラ、デジタルビデオカメラ、電子ペーパー、テレビジョン装置テレビ、またはテレビジョン受信機ともいうなどの電子機器に、上述の半導体装置を適用する場合について説明する。図16Aは、ノート型のパーソナルコンピュータであり、筐体601、筐体605、表示部603、キーボード604などによって構成されている。筐体601と筐体605内には、先の実施の形態に示す酸化物半導体を用いたトランジスタと、酸化物半導体以外の半導体材料を用いたトランジスタと、を一体に備えた半導体装置が設けられている。そのため、長時間に渡っての情報の保持及び情報の高速読み出しが可能、といった特徴を備えたノート型のパーソナルコンピュータが実現される。図16Bは、携帯情報端末PDAであり、本体610には、表示部616と、外部インターフェイス617と、操作ボタン614等が設けられている。また、携帯情報端末を操作するスタイラス612などを備えている。本体610内には、先の実施の形態に示す酸化物半導体を用いたトランジスタと、酸化物半導体以外の半導体材料を用いたトランジスタと、を一体に備えた半導体装置が設けられている。そのため、長時間に渡っての情報の保持及び情報の高速読み出しが可能、といった特徴を備えた携帯情報端末が実現される。図16Cは、電子ペーパーを実装した電子書籍620であり、筐体621と筐体623の2つの筐体で構成されている。筐体621及び筐体623には、それぞれ表示部625及び表示部627が設けられている。筐体621と筐体623は、軸部637により接続されており、該軸部637を軸として開閉動作を行うことができる。また、筐体621は、電源631、操作キー633、スピーカー635などを備えている。筐体621、筐体623の少なくとも一には、先の実施の形態に示す酸化物半導体を用いたトランジスタと、酸化物半導体以外の半導体材料を用いたトランジスタと、を一体に備えた半導体装置が設けられている。そのため、長時間に渡っての情報の保持及び情報の高速読み出しが可能、といった特徴を備えた電子書籍が実現される。図16Dは、携帯電話機であり、筐体640と筐体641の2つの筐体で構成されている。さらに、筐体640と筐体641は、スライドし、図16Dのように展開している状態から重なり合った状態とすることができ、携帯に適した小型化が可能である。また、筐体641は、表示パネル642、スピーカー643、マイクロフォン644、ポインティングデバイス646、カメラ用レンズ647、外部接続端子648などを備えている。また、筐体640は、携帯電話機の充電を行う太陽電池セル649、外部メモリスロット651などを備えている。また、表示パネル642はタッチパネル機能を備えており、図16Dには映像表示されている複数の操作キー645を点線で示している。また、アンテナは、筐体641に内蔵されている。筐体640と筐体641の少なくとも一には、先の実施の形態に示す酸化物半導体を用いたトランジスタと、酸化物半導体以外の半導体材料を用いたトランジスタと、を一体に備えた半導体装置が設けられている。そのため、長時間に渡っての情報の保持及び情報の高速読み出しが可能、といった特徴を備えた携帯電話機が実現される。図16Eは、デジタルカメラであり、本体661、表示部667、接眼部663、操作スイッチ664、表示部665、バッテリー666などによって構成されている。本体661内には、先の実施の形態に示す酸化物半導体を用いたトランジスタと、酸化物半導体以外の半導体材料を用いたトランジスタと、を一体に備えた半導体装置が設けられている。そのため、長時間に渡っての情報の保持及び情報の高速読み出しが可能、といった特徴を備えたデジタルカメラが実現される。図16Fは、テレビジョン装置670であり、筐体671、表示部673、スタンド675などで構成されている。テレビジョン装置670の操作は、筐体671が備えるスイッチや、リモコン操作機680により行うことができる。筐体671及びリモコン操作機680には、先の実施の形態に示す酸化物半導体を用いたトランジスタと、酸化物半導体以外の半導体材料を用いたトランジスタと、を一体に備えた半導体装置が設けられている。そのため、長時間に渡っての情報の保持及び情報の高速読み出しが可能、といった特徴を備えたテレビジョン装置が実現される。以上のように、本実施の形態に示す電子機器には、先の実施の形態に係る半導体装置が搭載されている。このため、小型、高速動作、低消費電力、といった特徴を備えた電子機器が実現される。実施の形態9本実施の形態では、イオン注入装置などを用いて添加するイオンの運動エネルギーと、In-Ga-Zn-O系酸化物半導体アモルファスIGZO、a-IGZO層内の金属-水素間、金属-水酸基間、又は金属と結合した水酸基における酸素-水素間の結合エネルギーを比較した。この比較によって、高い運動エネルギーを有するハロゲン元素を酸化物半導体層に添加することで、例えば、酸化物半導体を構成する金属と水素の間の結合、金属と水酸基の結合、又は金属と結合している水酸基における酸素と水素の結合を切断できることを確認した。なお、酸化物半導体a-IGZO層内の金属-水素間、金属-水酸基間、又は金属と結合した水酸基における酸素-水素間の結合エネルギーは、第一原理計算により結合エネルギーの計算を行った。a-IGZO層の表面スラブモデルにおいて、層表面の金属原子に結合エネルギーを計算したい元素等を結合させ、結合エネルギーを計算した。ここで、表面スラブモデルとは、周期境界条件を課した計算セルにおいて、原子の存在する層と原子の存在しない真空層をある1つの方向例えばz軸方向に積層させることで、2つの層の界面に、原子の存在する層の表面が出現する構造である。例えば、図17では、a-IGZO層と真空層の界面に、a-IGZO層の表面が出現している。図17では、a-IGZO層の表面の金属原子に、水酸基OH基、ヒドロキシ基を結合させた場合を示した。また、図17のa-IGZO層の下半分において、原子が固定されている。具体的には以下の構造のエネルギーを計算した。a-IGZOの表面スラブモデル構造1、構造1の表面の金属In、Ga、又はZnに水素H原子を結合させた構造構造2、構造1の表面の金属In、Ga、又はZnに酸素O原子を結合させた構造構造3及び、構造1の表面の金属In、Ga、又はZnに水酸OH基を結合させた構造構造4のエネルギーを計算した。さらに、水素原子と水酸基のエネルギーを求めるために、孤立状態の水素原子構造5のエネルギーと、孤立状態の水酸基構造6のエネルギーを計算した。モデルの作成手順古典分子動力学計算と第一原理分子動力学計算と第一原理構造最適化により、a-IGZOのバルクモデルを作成した。それを用いて表面スラブモデルを作り再び第一原理計算により構造最適化を行った。計算条件古典分子動力学計算にはMaterialsExplorer富士通株式会社製を用いた。計算セルにIn:Ga:Zn:O=1:1:1:4全84原子をランダムに配置し密度を5.9g/cm3に設定した。NVTアンサンブルで温度を5500Kから1500Kに徐々に下げ、1500Kでアニールした。時間刻み幅は0.2fs、総計算時間は12.44nsとした。ポテンシャルは、金属-酸素間、及び酸素-酸素間にはBorn-Mayer-Huggins型を適用し、金属-金属間にはLenaard-Jones型を適用した。電荷は、In:3、Ga:3、Zn:2、O:-2とした。第一原理計算プログラムにはCASTEPAccelrys社製を用いた。CASTEPは密度汎関数理論に基づく計算プログラムで、擬ポテンシャルと平面波を用いて計算する。汎関数にはLDA、擬ポテンシャルはUltrasoft、カットオフエネルギーは380eV、k点のグリッド数は2×2×1とした。結合エネルギーの定義結合エネルギーは数1に示す定義式を用いて求めた。数1において、EM-Hは、a-IGZO内の金属-水素間の結合エネルギーを示す。EMO-Hは、a-IGZO内の金属と結合した水酸基の酸素-水素間の結合エネルギーを示す。EM-OHは、a-IGZO内の金属-水酸基間の結合エネルギーを示す。Ea-IGZO_Mは、アモルファスIGZO、84原子のスラブ構造構造1のエネルギーを示す。Ea-IGZO_M-Hは、アモルファスIGZO、84原子表面上の金属MIn、Ga、又はZnに水素原子Hを付加した構造構造2のエネルギーを示す。Ea-IGZO_M-Oは、アモルファスIGZO、84原子表面上の金属MIn、Ga、又はZnに酸素原子Oを付加した構造構造3のエネルギーを示す。Ea-IGZO_M-O-Hは、アモルファスIGZO、84原子表面上の金属MIn、Ga、又はZnにヒドロキシOH基を付加した構造構造4のエネルギーを示す。EHは、水素原子構造5のエネルギーを示す。EO-Hは、水酸基構造6のエネルギーを示す。計算から求められた、金属Mを変化させた時の結合エネルギーの値を表1に示す。上記の結果より、金属-水素間、金属-水酸基間、及び金属と結合する水酸基における酸素-水素間の結合エネルギーはいずれも数eVであった。一方、本明細書の実施の形態中で添加するハロゲン元素のイオンの運動エネルギーは、例えば、イオンドーピング装置を用いると、5keV~100keVとすることができるため、上記結合エネルギーよりも十分大きい。よって、高い運動エネルギーを有するハロゲン元素を酸化物半導体層に添加することで、例えば、酸化物半導体を構成する金属と水素の間の結合、金属と水酸基の間の結合、又は金属と結合している水酸基における酸素と水素の結合を切断できることが示唆された。