RF入力信号が入力するRF信号入力バランと、前記RF信号入力バランに対して直交に配置され、LO入力信号が入力するLO信号入力バランと、前記RF信号入力バランとLO信号入力バランとの交差領域に配置された複数のダイオードチップと、上面に少なくとも前記RF信号入力バランおよびLO信号入力バランが配置された基板と、前記RF信号入力バランおよび前記LO信号入力バランの前記複数のダイオードチップによって分断された分断部を電気的に接続する接続手段と、を備えるミキサ回路。前記複数のダイオードチップはそれぞれ、互いに隣接するRF信号入力バランおよびLO信号入力バランに接続される、請求項1に記載のミキサ回路。前記接続手段は、前記基板に形成された接続パターンと、該接続パターンおよび前記分断部を電気的に接続する第1のビアホールと、から成る請求項1または2に記載のミキサ回路。前記複数のダイオードチップは前記基板の下面に配置され、前記接続手段の代わりに、前記RF信号入力バランおよびLO信号入力バランと、前記複数のダイオードチップと、をそれぞれ電気的に接続する第2のビアホールを備える、請求項1または2に記載のミキサ回路。前記基板は下面に接地パターンを備え、前記RF信号入力バランおよびLO信号入力バランと、前記基板の接地パターンと、を電気的に接続する第3のビアホールを備える、請求項1乃至4のいずれか1項に記載のミキサ回路。前記基板の下方に配置され、貫通孔と、下面に形成された接地パターンと、を備える補助部材をさらに備え、前記複数のダイオードチップは、前記基板下面の前記貫通孔と対向する位置に配置され、前記RF信号入力バランおよびLO信号入力バランと、前記補助部材の接地パターンと、を電気的に接続する複数の第4のビアホールを備える、請求項4に記載のミキサ回路。前記貫通孔の断面は円形である、請求項6記載のミキサ回路。前記貫通孔の断面中心と、前記RF信号入力バランとLO信号入力バランとの交差中心とは一致する、請求項7記載のミキサ回路。前記ミキサ回路は、4つの前記ダイオードチップから成るリングダイオードを備えるダブルバランスミキサである、請求項1乃至8のいずれか1項に記載のミキサ回路。基板と、RF入力信号が入力するRF信号入力バランと、LO入力信号が入力するLO信号入力バランと、複数のダイオードチップと、を備えるミキサ回路において、前記基板の上面に少なくとも前記RF信号入力バランおよびLO信号入力バランを配置し、前記RF信号入力バランと前記LO信号入力バランとを直交配置し、前記ダイオードチップを前記RF信号入力バランとLO信号入力バランとの交差領域に配置し、前記RF信号入力バランおよび前記LO信号入力バランの前記ダイオードチップによって分断された分断部を電気的に接続することを特徴とする、回路実装方法。しかし、特許文献1および2のダブルバランスミキサは、2つのバランをリングダイオードの左右に配置することから、バランが配置される方向の長さをある程度確保する必要があり、小型化に限界がある。本発明の目的は、上記課題に鑑み、一方向の長さが大きくなることを避けることが可能な、小型のミキサ回路および回路実装方法を提供することにある。上記目的を達成するために本発明に係るミキサ回路は、RF入力信号が入力するRF信号入力バランと、RF信号入力バランに対して直交に配置され、LO入力信号が入力するLO信号入力バランと、RF信号入力バランとLO信号入力バランとの交差領域に配置された複数のダイオードチップと、上面に少なくともRF信号入力バランおよびLO信号入力バランが配置された基板と、RF信号入力バランおよびLO信号入力バランの複数のダイオードチップによって分断された分断部を電気的に接続する接続手段と、を備える。上記目的を達成するために本発明に係る回路実装方法は、基板と、RF入力信号が入力するRF信号入力バランと、LO入力信号が入力するLO信号入力バランと、複数のダイオードチップと、を備えるミキサ回路において、基板の上面に少なくともRF信号入力バランおよびLO信号入力バランを配置し、RF信号入力バランとLO信号入力バランとを直交配置し、ダイオードチップをRF信号入力バランとLO信号入力バランとの交差領域に配置し、RF信号入力バランおよびLO信号入力バランのダイオードチップによって分断された分断部を電気的に接続する。本発明に係るミキサ回路および回路実装方法は、RF信号入力バランおよびLO信号入力バランを直交配置し、ダイオードチップをRF信号入力バランとLO信号入力バランとの交差領域に配置した。そして、RF信号入力バランおよびLO信号入力バランのダイオードチップによって分断された分断部を、接続手段を用いて電気的に接続した。従って、一方向の長さが大きくなることを避けることが可能な、小型のミキサ回路を提供することができる。第1の実施形態本発明の第1の実施形態に係るミキサ回路について説明する。本実施形態に係るミキサ回路の上面図の一例を図1に示す。図1において、ミキサ回路10は、基板20、RF信号入力バラン30、LO信号入力バラン40、4つのダイオードチップ50A-50D、RF信号入力端子60A、LO信号入力端子60B、第1のIF信号出力端子60C、第2のIF信号出力端子60D、4つの接続ビアホール70A-70D、8つの接地ビアホール80A-80Hおよびワイヤーボンディング90を備える。RF信号入力バラン30は、RF信号入力端子60Aから入力したRF入力信号を平衡モードに変換してダイオードチップ50A-50Dへ出力する。LO信号入力バラン40は、LO信号入力端子60Bから入力したLO入力信号を平衡モードに変換してダイオードチップ50A-50Dへ出力する。RF信号入力バラン30の基本構成図の一例を図2に示す。図2において、RF信号入力バラン30は、直線状の主線路31と、主線路31と平行に配置された4本の側線路32-35を備える。側線路32-35の一端32a-35aは、接地ビアホール80A-80Dを介して図示しない接地パターンに接続されている。また、側線路32-35の他端32b-35bは、ダイオードチップ50A-50Dにそれぞれ接続されている。ここで、図1に示すように、本実施形態において、RF信号入力バラン30の側線路およびLO信号入力バラン40の側線路の他端は、互いに隣接する側線路間に配置されているダイオードチップ50A-50Dにそれぞれ接続されている。そして、RF信号入力バラン30の主線路31に入力したRF入力信号は、側線路32-35へ等分配される。そして、等分配された信号は、出力端子32b-33b間、および、出力端子34b-35b間は同位相で、かつ、出力端子32b、33bおよび出力端子34b、35b間は180°の位相差で、ダイオードチップ50A-50Dへ出力される。なお、LO信号入力バラン40も、RF信号入力バラン30とほぼ同様に構成される。ダイオードチップ50A-50Dは、平衡モードのRF入力信号およびLO入力信号が同時に入力した時、ダイオードチップ50A-50Dのスイッチングおよび電圧-電流特性の非線形性により、IFのミキシング周波数成分以下、IF信号と記載する。を出力する。ダイオードチップ50A-50Dから出力されたIF信号は、第1のIF信号出力端子60Cおよびワイヤーボンディング90を介して、第2のIF信号出力端子60Dから出力される。図1に示すように、本実施形態において、RF信号入力バラン30およびLO信号入力バラン40は、基板20の上面に直交配置されている。第1のRF信号入力バラン30の主線路31は、ダイオードチップ50A-50Dおよび第1のIF信号出力端子60Cを避けるために、接続ビアホール70A、70Bおよび下方に形成された図示しない接続パターンを介して電気的に接続されている。また、LO信号入力バラン40の主線路41は、ダイオードチップ50A-50Dおよび第1のIF信号出力端子60Cを避けるために、接続ビアホール70C、70Dおよび図示しない接続パターンを介して電気的に接続されている。また、図1に示すように、本実施形態において、ダイオードチップ50A-50Dおよび第1のIF信号出力端子60Cは、バラン30、40の交差領域に配置されている。なお、接続ビアホール70A-70Dおよび接続パターンが請求項の接続手段に相当する。以上のように、本実施形態に係るミキサ回路10は、基板20上に2つのバラン30、40を直交配置し、その交差領域にダイオードチップ50A-50Dおよび第1のIF信号出力端子60Cを配置した。そして、ダイオードチップ50A-50Dおよび第1のIF信号出力端子60Cにより分断されたバラン30、40の主線路31、41を、接続ビアホール70A-70Dおよび接続パターンを介して電気的に接続した。従って、一方向の長さが大きくなることを避けることが可能な、小型のミキサ回路10を提供することができる。第2の実施形態第2の実施形態について説明する。本実施形態に係るミキサ回路100の上面図の一例を図3に、裏面図の一例を図4に示す。第1の実施形態に係るミキサ回路10は、バラン30、40の交差位置にダイオードチップ50A-50Dおよび第1のIF信号出力端子60Cを配置した。この場合、バランの主線路と側線路とを、動作周波数の波長に対応した線路長にて平行に配置することが困難である。バランの主線路と側線路とを所定長について平行に配置できない場合、バランの良好な位相変換特性を広帯域に維持することができない。これに対して本実施形態に係るミキサ回路100は、図3および図4に示すように、ダイオードチップ810-840およびIF信号出力ライン640を基板200裏面に配置した。以下、詳細に説明する。本実施形態に係るミキサ回路100は、基板200、RF信号入力バラン300、LO信号入力バラン400、バラン出力端子510-540、RF信号入力端子610、LO信号入力端子620およびIF信号出力端子630を備える。図3において、RF信号入力バラン300とLO信号入力バラン400とは基板200の上面に直交に配置され、RF信号入力バラン300の主線路310によって分断されたLO信号入力バラン400の主線路410は、接続リボン460によって立体的に接続されている。RF信号入力バラン300の主線路310にRF信号入力端子610が、LO信号入力バラン400の主線路410にLO信号入力端子620が、接続されている。そして、RF信号入力バラン300の4本の側線路320-350およびLO信号入力バラン400の側線路の420-450の一端はそれぞれ、グランドビアホール711-718を介して、基板200裏面の接地パターンに接続されている。一方、側線路320-350、420-450の他端はそれぞれ、互いに隣接する側線路間に配置されているバラン出力端子510-540に接続されている。図4において、基板200の裏面に、ダイオードチップ810-840が配置されている。ダイオードチップ810-840の一端は、接続ビアホール721-724を介して、基板200の上面に形成されたバラン出力端子510-540に接続されている。一方、ダイオードチップ810-840の他端はIF信号出力ライン640に接続され、該IF信号出力ライン640は、接続ビアホール731を介して基板200の上面に形成されているIF信号出力端子630に接続されている。以上のように構成されている本実施形態に係るミキサ回路100において、RF信号入力端子610から入力したRF入力信号およびLO信号入力端子620から入力したLO入力信号は、RF信号入力バラン300およびLO信号入力バラン400において平衡モードに変換されてバラン出力端子510-540へ出力される。バラン出力端子510-540へ出力された平衡モードのRF入力信号およびLO入力信号は、接続ビアホール721-724を介してダイオードチップ810-840に入力する。そして、ダイオードチップ810-840においてミキシングされて出力されたIF信号は、IF信号出力ライン640および接続ビアホール731を介して、IF信号出力端子630から外部へ出力される。本実施形態に係るミキサ回路100は、基板200の上面にRF信号入力バラン300およびLO信号入力バラン400を直交配置し、バラン300、400と接続するダイオードチップ810-840を基板200の裏面に配置した。この場合、一方向の長さが大きくなることを避けることができると共に、バラン300、400の主線路と側線路を動作周波数の波長に対応した線路長にて平行に配置することができる。従って、本実施形態に係るミキサ回路100は、バランの良好な位相変換特性を広帯域に維持することができる、小型のミキサ回路を提供することができる。ここで、本実施形態では、ダイオードチップ810-840を基板200の裏面に配置し、バラン300、400と他の回路、デバイス、装置と接続される端子610、620、630を同じ面基板200の上面に配置した。この場合、バラン300、400と端子610、620、630とを最短で接続することができ、RF入力信号及びLO入力信号の伝搬を低損失かつ広帯域に行うことができる。また、バラン出力端子510-540に入力したRF入力信号およびLO入力信号は、それぞれ所望の位相差が付与されている。従って、RF入力信号とLO入力信号とは、互いに分離した状態で伝搬され、RF信号入力端子610およびLO信号入力端子620側へ漏えいすることなく、接続ビアホール721-724を介してダイオードチップ810-840へ伝搬され、ミキシングされる。ここで、動作周波数の高いミキサ回路ほどバラン300、400の回路寸法が小さくなるため、ダイオードチップの配置が主線路と側線路との平行配置に与える影響が大きくなる。本実施形態の回路実装方法を適用することにより、バラン300、400の主線路と側線路を動作周波数の波長に対応した線路長にて平行に配置することができ、バラン300、400の平衡-不平衡変換の機能を維持し、ミキサ回路100の広帯域性、変換損失、線形性、不要波抑圧特性を維持することができる。ひいては、ミキサ回路100の生産の長納期化、高価格化を避けることができる。第3の実施形態第3の実施形態について説明する。本実施形態に係るミキサ回路100Bの上面図の一例を図5に、図5のミキサ回路100BをA-A線で切断した断面図の一例を図6に示す。さらに、図6のミキサ回路100をB-B線で切断した下側セラミック基板220の裏面図の一例を図7に示す。第2の実施形態に係るミキサ回路100は、ダイオードチップ810-840を基板200の裏面に配置したが、グランド接地面によるバラン300、400への影響を低減するために、基板200の厚さを大きくする場合、バラン300、400とダイオードチップ810-840との接続距離が長くなる。この場合、特性インピーダンスの劣化、通過損失の増大および動作帯域幅の劣化等が発生する可能性が生じる。そこで、本実施形態では、基板内にキャビティを形成し、該キャビティ内にダイオードチップを配置した。以下、詳細に説明する。図5において、本実施形態に係るミキサ回路100Bは、RF信号入力バラン300とLO信号入力バラン400とが上側セラミック基板210の上面に直交に配置されている。そして、RF信号入力バラン300の主線路310によって分断されたLO信号入力バラン400の主線路410は、接続リボン460によって立体的に接続されている。RF信号入力バラン300およびLO信号入力バラン400側線路の一端は、バラン出力端子510-540へ接続され、側線路の他端は、グランドビアホール711B~718Bを介して、後述する下側セラミック基板220の接地パターンへ接続されている。一方、図6において、本実施形態に係るミキサ回路100Bは、金属製サブキャリア900の上面に下側セラミック基板220が、下側セラミック基板220の上面に上側セラミック基板210が配置されている。下側セラミック基板220の裏面には図示しない接地パターンが形成され、下側セラミック基板220の裏面を、半田付け又は導電性接着剤を用いて金属製サブキャリア900の上面に接着することにより、下側セラミック基板220の裏面を接地する。なお、下側セラミック基板220が、請求項の補助部材に相当する。また、図5乃至図7に示すように、下側セラミック基板220の中央には円形キャビティ221が形成されている。ここで、本実施形態では、円形キャビティ221の中心とバラン200、300の交差部とが略一致するように、円形キャビティ221を形成した。さらに、上側セラミック基板210裏面の円形キャビティ221内には、配置中心が円形キャビティ221の中心と一致するように、4個のダイオードチップ810B-840Bが配置されている。ダイオードチップ810B-840Bの一端は、接続ビアホール721B-724Bを介して、上側セラミック基板210の上面に形成されたバラン出力端子510-540に接続されている。一方、ダイオードチップ810B-840Bの他端は、上側セラミック基板210裏面に形成されたIF信号出力ライン640Bに接続されている。IF信号出力ライン640Bは、接続ビアホール731Bを介して、上側セラミック基板210の上面に形成されているIF信号出力端子630と接続されている。ここで、上側セラミック基板210の厚さは、実装可能な強度を保つ範囲で、RF信号入力バラン300およびLO信号入力バラン400と、ダイオードチップ810B-840Bとが最短となるように選択する。また、円形キャビティ221の大きさ直径は、RF信号入力バラン300およびLO信号入力バラン400の性能を維持しつつ、実装可能な強度を保つ範囲で最小となるように選択する。以上のように構成されたミキサ回路100Bにおいて、RF信号入力端子610から入力したRF入力信号およびLO信号入力端子620から入力したLO入力信号は、RF信号入力バラン300およびLO信号入力バラン400において位相が調整された後、バラン出力端子510-540および接続ビアホール721B-724Bを介して、ダイオードチップ810B-840Bへ出力される。そして、ダイオードチップ810B-840BにおいてミキシングされたIF信号は、IF信号出力ライン640Bおよび接続ビアホール731Bを介して、IF信号出力端子630から出力される。本実施形態に係るミキサ回路100Bは、上側セラミック基板210の上面にRF信号入力バラン300およびLO信号入力バラン400を直交配置し、ダイオードチップ810B-840Bを円形キャビティ221内に配置した。この場合、一方向の長さが大きくなることを避けることができると共に、バラン300、400の主線路と側線路を動作周波数の波長に対応した線路長にて平行に配置することができる。また、バラン300、400とグランド接地面との距離を上側セラミック基板210および下側セラミック基板220の厚さで十分確保しつつ、バラン300、400とダイオードチップ810B-840Bとを上側セラミック基板210の厚さのみの短い距離で接続することができ、バラン300、400が接地面の影響を受けることを低減することができる。従って、バランの良好な位相変換特性を広帯域に維持することができると共に特性インピーダンスが劣化することを低減することができる、小型のミキサ回路を提供することができる。また、本実施形態では、バラン200、300の交差部と、円形キャビティ221の中心とを略一致させることによって、ミキサ回路100Bを対称に形成した。この場合、円形キャビティ221が形成された厚さが薄い領域と、下側セラミック基板220が配置された厚さが厚い領域との不連続構造による影響を、バラン300、400に対称に与えることができる。従って、ミキサ回路100Bのバランス性能を向上させ、変換損失の低減、良好な不要波抑圧性能を実現することができる。また、バラン300、400の中心点を円形キャビティ221の中心と一致させるだけで良いため、他の導体パターン610、620、630は柔軟にパターン設計を行うことができき、従って、さまざまな回路、デバイスとの接続に対応することが可能である。なお、バラン300、400に対称に与えることができれば、キャビティの形状は断面円形に限定されず、例えば、断面が正八角形の角柱や正四角錐等でも良い。本実施形態に係るミキサ回路100Bは、比較的安価な多層セラミック基板とダイオードチップによって構成されているので、本実施形態に係る実装方法を適用することによって、良好な性能のマイクロ波ミキサ回路を安価で短納期に提供することができる。なお、金属製サブキャリア900に座繰りを設け、ダイオードチップの一部を該座繰りの内部に配置させることにより、下側セラミック基板220の厚さを薄くすることもできる。上述の、基板の内部に円形キャビティを形成し、該円形キャビティ内に回路又はチップ部品を配置し、接続ビアホールを介して表面に配置した回路又はチップ部品と接続させる構成は、ミキサ回路に関わらず、他のマイクロ波デバイス回路に応用可能である。特に、対称性が重要なマイクロ波デバイス回路において、配置設計が困難な場合や回路の配置面積が不足している場合に本実装方法を適用することにより、低損失、広帯域、短納期で安価なマイクロ波デバイス回路を提供することができる。