"画素と、信号線を介して前記画素に接続され、前記信号線に電流を供給する負荷電流源と、を備え、前記画素は、光電変換部と、前記光電変換部の電荷を電圧に変換する電荷電圧変換部と、前記電荷電圧変換部の電圧に応じた信号を前記信号線に出力する出力部と、を有し、前記負荷電流源は、複数のトランジスタを含む電流生成部と、前記電流生成部の等価的なトランジスタのディメンジョンを変更する変更部と、を有することを特徴とする固体撮像装置。前記電流生成部では、前記複数のトランジスタが前記信号線にそれぞれ接続され、前記変更部は、第1のモードにおいて、前記電流生成部の等価的なチャネル幅が第1の幅になるように、前記複数のトランジスタのうち第1の個数のトランジスタを動作させ、第2のモードにおいて、前記電流生成部の等価的なチャネル幅が前記第1の幅より小さい第2の幅になるように、前記複数のトランジスタのうち前記第1の個数より少ない第2の個数のトランジスタを動作させることを特徴とする請求項1に記載の固体撮像装置。前記電流生成部では、互いにチャネル幅の異なる前記複数のトランジスタが前記信号線にそれぞれ接続され、前記変更部は、第1のモードにおいて、前記電流生成部の等価的なチャネル幅が第1の幅になるように、前記複数のトランジスタのうち前記第1の幅に対応した1以上のトランジスタを動作させ、第2のモードにおいて、前記電流生成部の等価的なチャネル幅が前記第1の幅より小さい第2の幅になるように、前記複数のトランジスタのうち前記第2の幅に対応した1以上のトランジスタを動作させることを特徴とする請求項1に記載の固体撮像装置。前記電流生成部では、前記複数のトランジスタが直列接続され、前記直列接続における一端側のトランジスタが前記信号線に接続され、前記変更部は、第1のモードにおいて、前記電流生成部の等価的なチャネル長が第1の長さになるように、前記複数のトランジスタのうち第3の個数のトランジスタを動作させ、第2のモードにおいて、前記電流生成部の等価的なチャネル長が前記第1の長さより長い第2の長さになるように、前記複数のトランジスタのうち前記第3の個数より多い第4の個数のトランジスタを動作させることを特徴とする請求項1に記載の固体撮像装置。前記電流生成部では、互いにチャネル長の異なる前記複数のトランジスタが直列接続され、前記直列接続における一端側のトランジスタが前記信号線に接続され、前記変更部は、第1のモードにおいて、前記電流生成部の等価的なチャネル長が第1の長さになるように、前記複数のトランジスタのうち前記第1の長さに対応した1以上のトランジスタを動作させ、第2のモードにおいて、前記電流生成部の等価的なチャネル長が前記第1の長さより長い第2の長さになるように、前記複数のトランジスタのうち前記第2の長さに対応した1以上のトランジスタを動作させることを特徴とする請求項1に記載の固体撮像装置。前記電流生成部は、可変電流源をさらに有し、前記変更部は、第1のモードにおいて、前記電流生成部が前記信号線に第1の電流量の電流を供給するように前記可変電流源を制御し、第2のモードにおいて、前記電流生成部が前記信号線に前記第1の電流量より大きい第2の電流量の電流を供給するように前記可変電流源を制御することを特徴とする請求項1に記載の固体撮像装置。複数の前記画素は、複数行及び複数列を構成するように配列され、複数列の前記負荷電流源は、複数列の前記信号線を介して複数列の前記画素に接続され、複数列の前記負荷電流源の前記変更部は、行ごとに前記電流生成部の等価的なトランジスタのディメンジョンを変更することを特徴とする請求項1に記載の固体撮像装置。1つの実施形態は、例えば、画素から読み出された信号に含まれる熱雑音の割合を低減できる固体撮像装置を提供することを目的とする。1つの実施形態によれば、画素と負荷電流源とを有する固体撮像装置が提供される。負荷電流源は、信号線を介して画素に接続されている。負荷電流源は、信号線に電流を供給する。画素は、光電変換部と電荷電圧変換部と出力部とを有する。電荷電圧変換部は、光電変換部の電荷を電圧に変換する。出力部は、電荷電圧変換部の電圧に応じた信号を信号線に出力する。負荷電流源は、電流生成部と変更部とを有する。電流生成部は、複数のトランジスタを含む。変更部は、電流生成部の等価的なトランジスタのディメンジョンを変更する。以下に添付図面を参照して、実施形態にかかる固体撮像装置を詳細に説明する。なお、これらの実施形態により本発明が限定されるものではない。第1の実施形態まず、第1の実施形態にかかる固体撮像装置100が適用される撮像システム1について図1を用いて説明する。図1は、撮像システム1の概略構成を示す図である。撮像システム1は、例えば、デジタルカメラ、デジタルビデオカメラなどである。撮像システム1は、図1に示すように、主として、光学系、固体撮像装置100及び信号処理部を備える。光学系は、主として、シャッター21、撮影レンズ22及び絞り23を備える。固体撮像装置100は、撮像部101、撮像信号処理部102、及びA/D変換部103を含む。信号処理部は、主として、画像信号処理部27、メモリ部17、外部I/F部19、タイミング発生部28、全体制御演算部29、記録媒体18及び記録媒体制御I/F部24を備える。なお、信号処理部は、記録媒体18を備えなくても良い。シャッター21は、光路上において撮影レンズ22の手前に設けられ、露出を制御する。撮影レンズ22は、入射した光を屈折させて、固体撮像装置100の撮像部101の撮像面に被写体の像を形成する。絞り23は、光路上において撮影レンズ22と固体撮像装置100の撮像部101との間に設けられ、撮影レンズ22を通過後に固体撮像装置100の撮像部101へ導かれる光の量を調節する。固体撮像装置100の撮像部101は、撮像面に形成された被写体の像を画像信号に変換する。撮像信号処理部102は、撮像部101に接続されており、撮像部101により変換された画像信号を処理する。A/D変換部103は、撮像信号処理部102に接続されており、撮像信号処理部102から出力された処理後の画像信号アナログ信号をデジタル信号へ変換して出力する。画像信号処理部27は、固体撮像装置100に接続されており、固体撮像装置100から出力された画像信号デジタル信号に各種の補正等の演算処理を行い、画像データを生成する。この画像データは、メモリ部17、外部I/F部19、全体制御演算部29及び記録媒体制御I/F部24などへ供給される。メモリ部17は、画像信号処理部27に接続されており、画像信号処理部27から出力された画像データを記憶する。外部I/F部19は、画像信号処理部27に接続されている。これにより、画像信号処理部27から出力された画像データを、外部I/F部19を介して外部の機器パソコン等へ転送する。タイミング発生部28は、撮像部101、撮像信号処理部102、A/D変換部103及び画像信号処理部27に接続されている。これにより、撮像部101、撮像信号処理部102、A/D変換部103及び画像信号処理部27へタイミング信号を供給する。そして、撮像部101、撮像信号処理部102、A/D変換部103及び画像信号処理部27がタイミング信号に同期して動作する。操作部25は、ユーザから所定の指示を受け付ける。操作部25は、例えば、撮像システム1の動作モードを通常撮影モード第1のモードと高感度撮影モード第2のモードとのいずれかへ切り換えることを含むモード切り換え指示を受けて全体制御演算部29へ供給する。全体制御演算部29は、タイミング発生部28、画像信号処理部27及び記録媒体制御I/F部24に接続されており、タイミング発生部28、画像信号処理部27及び記録媒体制御I/F部24を全体的に制御する。全体制御演算部29は、アナログゲインコントロールロジック部291を含む。例えば、アナログゲインコントロールロジック部291は、通常モード第1のモードへ切り換えることを指示するモード切り換え指示を全体制御演算部29が受けた場合、通常撮影モード第1のモードに対応した制御信号例えば、制御信号SW、SWX=H、Lや制御信号CVR=Hを生成して固体撮像装置100へ供給する。例えば、アナログゲインコントロールロジック部291は、高感度モード第2のモードへ切り換えることを指示するモード切り換え指示を全体制御演算部29が受けた場合、高感度撮影モード第2のモードに対応した制御信号例えば、制御信号SW、SWX=L、Hや制御信号CVR=Hを生成して固体撮像装置100へ供給する。例えば、アナログゲインコントロールロジック部291は、例えば固体撮像装置100により撮像された画像の平均輝度が閾値より大きいことを示す画像データを受けた場合、通常撮影モード第1のモードに対応した制御信号例えば、制御信号SW、SWX=H、Lや制御信号CVR=Hを生成して固体撮像装置100へ供給する。例えば、アナログゲインコントロールロジック部291は、例えば固体撮像装置100により撮像された画像の平均輝度が閾値以下であることを示す画像データを受けた場合、高感度撮影モード第2のモードに対応した制御信号例えば、制御信号SW、SWX=L、Hや制御信号CVR=Lを生成して固体撮像装置100へ供給する。記録媒体18は、記録媒体制御I/F部24に取り外し可能に接続されている。これにより、画像信号処理部27から出力された画像データを、記録媒体制御I/F部24を介して記録媒体18へ記録する。以上の構成により、固体撮像装置100において良好な画像信号が得られれば、良好な画像画像データを得ることができる。なお、図1では、撮像信号処理部102やA/D変換部103が固体撮像装置100の内部に設けられている場合について例示的に説明したが、撮像信号処理部102やA/D変換部103は固体撮像装置100の外部に設けられていても良い。あるいは、固体撮像装置100において撮像信号処理部102は省略されていても良い。以下では、固体撮像装置100において撮像信号処理部102が省略された場合の構成について例示的に説明する。次に、第1の実施形態にかかる固体撮像装置100の概略構成について図2及び図3を用いて説明する。図2は、固体撮像装置100の構成を示す図である。図3は、画素の構成を示す図である。固体撮像装置100は、例えば、CMOSイメージセンサ、CCDイメージセンサなどである。以下では、固体撮像装置100がCMOSイメージセンサである場合について例示的に説明するが、本実施形態の考え方は固体撮像装置100がCCDイメージセンサである場合にも同様に適用できる。固体撮像装置100CMOSイメージセンサについてマトリックスで並んだ画素からデータを読み出し、A/D変換する方法として図2に示すカラムA/D変換という方式がある。図2に示すように、固体撮像装置100は、撮像部101及びA/D変換部103を有する。撮像部101は、画素配列PA、行選択回路110、複数列の負荷電流源120-1~120-Nを有する。画素配列PAでは、複数の画素画素セルP1,1~PM,Nが例えばM行×N列のマトリックス状に配列されている。すなわち、複数の画素P1,1~PM,Nは、M行及びN列を構成するように配列されている。行選択回路110は、画素配列PAにおける信号を読み出すべき画素の行を選択し、選択された行の画素へアクティブレベルの制御信号例えば、図3に示す選択制御信号ADDRESSを供給する。これにより、行選択回路110は、選択された行の画素から複数列の信号線VSIG-1~VSIG-Nへ並行して信号が出力されるようにする。複数列の負荷電流源120-1~120-Nは、複数列の信号線VSIG-1~VSIG-Nを介して複数列の画素に接続されている。各列の負荷電流源120-1~120-Nは、複数の負荷トランジスタ121121a~121d、複数のバイアストランジスタ122122a~122d、及び定電流源123を含む図7参照。なお、図2では、図示の簡略化のため、各列の負荷電流源120-1~120-Nについて、1つの負荷トランジスタ121-1~121-N及び1つのバイアストランジスタ122を示している。また、複数のバイアストランジスタ122は、複数列の負荷電流源120-1~120-Nの間で共通化されている。すなわち、複数のバイアストランジスタ122は、複数列の負荷トランジスタ121-1~121-Nの間で共有されている。各列の負荷電流源120では、バイアストランジスタ122と負荷トランジスタ121とがカレントミラー回路を構成しており、定電流源123の発生する電流に応じた電流が負荷トランジスタ121により信号線VSIGに流される。すなわち、バイアストランジスタ122で定電流源123の電流をレファレンスとして生成したバイアス電圧VBNを負荷トランジスタ121のゲートに供給する。これにより、負荷トランジスタ121は、定電流源123の発生する電流に応じた電流を信号線VSIGに流すように動作する。各画素Pは、図3に示すように、例えば、光電変換部PD、転送部TG、電荷電圧変換部FJ、リセット部RST、出力部AMP、及び選択部ADRを有する。光電変換部PDは、光電変換を行い、受けた光に応じた電荷を発生させて蓄積する。光電変換部PDは、例えば、フォトダイオードである。転送部TGは、行選択回路110からアクティブレベルの制御信号READを受けた場合に、光電変換部PDの電荷を電荷電圧変換部FJへ転送する。転送部TGは、例えば、トランスファーゲートとして機能する転送トランジスタであり、そのゲートにアクティブレベルの制御信号READを受けた場合にオンすることにより、光電変換部PDの電荷を電荷電圧変換部FJへ転送する。電荷電圧変換部FJフローティングジャンクションは、その寄生容量フローティングディフュージョンFDを用いて、転送された電荷を電圧に変換する。リセット部RSTは、行選択回路110からアクティブレベルの制御信号RESETを受けた場合に、電荷電圧変換部FJの電位を所定の電位例えば、VDDにリセットする。リセット部RSTは、例えば、リセットトランジスタであり、そのゲートにアクティブレベルの制御信号RESETを受けた場合にオンすることにより、電荷電圧変換部FJの電位を所定の電位例えば、VDDにリセットする。出力部AMPは、画素Pが選択状態になった際に、電荷電圧変換部FJの電圧に応じた信号を、選択部ADRを介して信号線VSIGへ出力する。出力部AMPは、例えば、アンプトランジスタであり、画素Pが選択状態になった際に、信号線VSIGを介して接続された負荷電流源120とともにソースフォロワ動作を行うことにより、電荷電圧変換部FJの電圧に応じた信号を選択部ADR経由で信号線VSIGへ出力する。このとき、各列の負荷トランジスタ121-1~121-Nに流れる電流はバイアストランジスタ122で定電流源123の電流をレファレンスとして生成したバイアス電圧VBNで決まる。選択部ADRは、行選択回路110からアクティブレベルの制御信号ADDRESSを受けた場合に、画素Pを選択状態にし、行選択回路110からノンアクティブレベルの制御信号ADDRESSを受けた場合に、画素Pを非選択状態にする。選択部ADRは、例えば、選択トランジスタであり、そのゲートにアクティブレベルの制御信号ADDRESSを受けた際にオンすることにより、画素Pを選択状態にし、そのゲートにノンアクティブレベルの制御信号ADDRESSを受けた際にオフすることにより、画素Pを非選択状態にする。なお、画素Pは、選択部ADRが省略された構成であってもよい。その場合、リセット部RSTが画素Pを選択状態/非選択状態にするための動作を行ってもよい。例えば、リセット部RSTは、電荷電圧変換部FJの電位を第1の電位例えば、VDDにリセットすることにより画素Pを選択状態にし、電荷電圧変換部FJの電位を第2の電位出力部AMPアンプトランジスタがオフするような電位、例えば、GNDにリセットすることにより画素Pを非選択状態にしてもよい。図2に示すA/D変換部103は、例えば、列ADカラムAD変換の方式を採用しており、各列にAD変換回路を持ち、各列各カラムの信号線VSIGを介して伝達された信号例えば、信号線VSIGの電圧を1行ごとにいっせいにAD変換する図3の例では計N個のAD変換器が行方向に並ぶこととなる。各AD変換器は参照電圧を共有した積分型AD変換器である。具体的には、A/D変換部103は、参照電圧源130、複数列のコンパレータ140-1~140-N、複数列のラッチ回路150-1~150-N、グレイコードカウンタ160、及び列選択回路170を有する。列間カラム間で共有している参照電圧源130から出力される参照信号例えば、ランプ波VREFと、各列各カラムの信号線VSIG-1~VSIG-Nの信号とを、コンパレータ140-1~140-Nで比較する。例えば、信号線VSIGの信号レベルと参照信号VREFのレベルとが一致したときに、コンパレータ140の出力信号EDGEのレベルが反転する例えば、図4に示すタイミングt9。出力線HSIGを介して各列のラッチ回路150に接続されたカウンタ図示せずは、AD変換開始からその時までの時間例えば、図4に示すタイミングt8~t9までの時間に相当するクロック数をデジタル値例えば、クロック数のカウント値に変えてA/D変換して各列の画素信号デジタル信号を生成する。時間からデジタル値に変える方法はカウンタも共有しカウント値を各列各カラムで持つラッチで捕まえる方法や、各列各カラムにカウンタを持ち、カウンタを動作させる方法などがある。図2には各列各カラムでグレイコードカウンタ160を共有し、コンパレータ140の出力信号EDGEのレベルが反転したときの時間をラッチ回路150で捕まえる場合の構成を示している。すなわち、各列のラッチ回路150は、各列の画素信号についての比較結果をラッチして保持している。列選択回路170は、各列のラッチ回路150にラッチされた比較結果を順次に選択して出力線HSIG経由でカウンタ図示せずへ転送してA/D変換させて画素信号デジタル信号を生成し、生成された画素信号デジタル信号を後段例えば、図1に示す画像信号処理部27へ出力する。次に、固体撮像装置100の動作について図4を用いて説明する。図4は、画素のマトリックスから信号を読み出し、1行ごとにいっせいにAD変換するタイミングシーケンスを示す。図4では、m-1行目の画素信号の読み出しが終わり、m行目の画素信号の読み出しを行うシーケンスを示している。また、n列目の信号線VSIG-nの電位をVSIG[n]、選択されたm行n列目の画素における電荷電圧変換部FJの電位をFJ[m,n]として波形を示す。以下にシーケンスを示す。タイミングt1では、m-1行の選択制御信号ADDRESS[m-1]をノンアクティブレベル例えば、Lowレベルにし、全行の画素が非選択状態になる。すると、各列の信号線VSIG[n]は、信号線VSIGに対して負荷電流源120だけが繋がっている状態になるため、その電位が低下する。タイミングt2では、m行の選択制御信号ADDRESS[m]を選択的にアクティブレベル例えば、Highレベルにする。これにより、全行の画素のうちm行の画素が選択状態になり残りの行の画素が非選択状態になる。タイミングt3では、m行のリセット制御信号RESET[m]をアクティブレベル例えば、Highレベルにして信号線VSIGの電位を例えばHighにリセットされた状態にする。すなわち、m行の画素では、リセット部RSTが電荷電圧変換部FJをリセットするとともに、出力部AMPが電荷電圧変換部FJの電圧に応じたリセットレベルの信号を信号線VSIGへ出力する。タイミングt4では、m行のリセット制御信号RESET[m]をノンアクティブレベル例えば、Lowレベルにして、カラムAD変換器の入力における信号線VSIGの電位がリセット時の電位リセットレベルにセトリング収束するのを待つ。タイミングt5では、カラムAD変換器のコンパレータ140のオートゼロを行い、リセット時の信号線VSIGの電位とリセット時の参照信号VREFの電位差を保持する。すなわち、各列のカラムAD変換器は、参照信号VREFを用いてm行の画素のリセットレベルの信号をサンプリングする。タイミングt6では、m行の転送制御信号READ[m]をアクティブレベル例えば、Highレベルにする。これにより、m行の画素では、転送部TGが、光電変換部PDの電荷を電荷電圧変換部FJ[m,n]へ転送する。それにより、例えば電荷電圧変換部FJ[m,n]の電位が下がって信号線VSIG[n]の電位が下がり始める。すなわち、m行の画素では、出力部AMPが電荷電圧変換部FJの電圧に応じた信号レベルの信号を信号線VSIGへ出力する。タイミングt7では、m行の転送制御信号READ[m]をノンアクティブレベル例えば、Lowレベルにして、カラムAD変換器の入力における信号線VSIGの電位が電荷電圧変換部FJの電圧に応じた分だけ下がって電荷転送時の電位信号レベルにセトリング収束するのを待つ。タイミングt8では、参照信号VREFのレベルをランプ波で下げていく。AD変換の範囲は図4のΔVrefであらわされる参照信号の振幅で設定できる。それとともに、各列のカラムAD変換器は、参照信号VREFを用いてm行の画素の信号レベルの信号をサンプリングする。タイミングt9では、信号線VSIG[n]の電位信号レベルのリセット時の電位リセットレベルからの変化分信号レベルとリセットレベルとの差分としての画素信号と参照VREFの変化分とが等しくなったときにコンパレータ140の出力信号EDGE[n]が立ち上がる。そのときの時間をデジタル値で記録することでAD変換される。上記のように、信号線VSIGのリセット時の電位リセットレベルと電荷転送時の電位信号レベルの差分をとることで、画素内の出力AMPアンプトランジスタの閾値電圧のばらつきやリセット部RSTリセットトランジスタがオフしたときに電荷電圧変換部FJフローティングジャンクションに発生するノイズであるリセットノイズ固定パターンノイズを低減する補正を行うことができる。この補正方式を、CDSCorrelatedDoubleSampling:相関二重サンプリングという。また、上記の各画素の動作において、転送部TG転送トランジスタがオフしてから次に転送部TG転送トランジスタがオンするまでの時間が、光電変換部PDにより電荷蓄積動作が行われる電荷蓄積時間になる。この電荷蓄積時間は、露光時間ともよばれる。電荷蓄積時間露光時間は、撮像システム1の動作モードが高感度撮影モード第2のモードである場合、通常撮影モード第1のモードである場合に比べて短く設定される。これにより、各画素から信号線に読み出される信号のダイナミックレンジ電圧範囲は、高感度撮影モード第2のモードである場合、通常撮影モード第1のモードである場合に比べて小さく制限される傾向にある。あるいは、撮像システム1では、固体撮像装置100が受ける光量が少ないことに応じて、通常撮影モード第1のモードから高感度撮影モード第2のモードに切り換えられることもある。この場合、光電変換部PDは、撮像システム1の動作モードが高感度撮影モード第2のモードである場合、通常撮影モード第1のモードである場合に比べて受ける光量が少ない。これにより、各画素から信号線に読み出される信号のダイナミックレンジ電圧範囲は、高感度撮影モード第2のモードである場合、通常撮影モード第1のモードである場合に比べて小さく制限される傾向にある。例えば、少ない光量でかつ短い露光時間で撮像した場合第2のモード、光電変換される電荷量は少なくなるためダイナミックレンジの小さい信号振幅の小さな信号レベルを読み出してAD変換する必要がある。そういった場合に出力デジタル値の階調を確保するためには感度S/N比を上げる必要がある。そのために、参照信号VREFの振幅ΔVref図4参照を小さくして1LSBの電圧を小さくすることで調整することができる。ただし、この方法では、信号電圧信号レベルの振幅が減少しているが雑音電圧ノイズレベルの大きさはそのままなのでS/N比が減少する傾向にある。ここでは、この参照信号の振幅による感度設定をアナログゲインとよび、参照信号の振幅を減らして感度を上げる場合をアナログゲイン増加といい、参照信号の振幅を増やして感度を下げる場合をアナログゲイン低下ということにする。上述のように、画素の出力部AMPアンプトランジスタと信号線の負荷電流源とが協働してソースフォロア動作を行い画素からリセットレベルの信号と信号レベルとの信号をそれぞれ読み出し、両者の差分ととることでリセットノイズ固定パターンノイズなどを低減させた画素信号を生成するCDS処理を行っている。ここで、今後の議論のためにトランジスタから発生する白色雑音の代表的なものである熱雑音が、全てのトランジスタが飽和領域で動作するソースフォロアにおいてトランジスタのディメンジョンでどのように決まるかを示す。画素の出力部AMPアンプトランジスタと信号線の負荷電流源とを含むソースフォロアの熱雑音による入力換算雑音電圧Vn,inは、各画素の出力部AMPアンプトランジスタのトランスコンダクタンスをgma、負荷トランジスタ121のトランスコンダクタンスをgmlとすると、次の数式1で表されるBehzadRazavi著黒田忠広監訳アナログCMOS集積回路の設計基礎編p.281参照。V2n,in=4kT2/31/gmagml/g2ma数式1数式1において、kはボルツマン定数、Tは絶対温度である。また、画素から読み出される信号のダイナミックレンジ電圧範囲について、特に、ダイナミックレンジ電圧範囲の下限は、オーバードライブ電圧Vovで決まり、オーバードライブ電圧Vovは、飽和領域のトランジスタ特性より次の数式2であらわされる。Vov=√2I/μCoxW/L数式2数式2において、Wは負荷トランジスタのゲート幅であり、Lは負荷トランジスタのゲート長であり、Coxはゲート酸化膜の容量値であり、Iはドレイン電流であり、μはキャリア例えば、電子の移動度である。上記の数式1と数式2とから次の数式3が導かれる。gml=√2μCoxW/LI数式3数式3に示されるように、複数の負荷トランジスタ121のディメンジョンW/Lを小さくすることで負荷トランジスタ121のトランスコンダクタンスgmlを下げることができることが分かる。このとき、数式1に示されるように、入力換算雑音電圧を低減できる。そこで、本実施形態では、アナログゲイン増加に連動して、複数の負荷トランジスタ121の等価的なディメンジョンを下げるように、例えば、複数の負荷トランジスタ121の等価的なチャネル幅の低減を行う。すなわち、通常撮影モード第1のモードにおいて、負荷電流源の等価的なチャネル幅が第1の幅になるようにし、高感度撮影モード第2のモードにおいて、負荷電流源の等価的なチャネル幅が第1の幅より小さい第2の幅になるようにする。言い換えると、参照信号VREFの振幅を減らしてA/D変換のレンジを縮小するとき、信号のダイナミックレンジすなわち信号線VSIGの電圧範囲も小さくすることが可能なので、複数の負荷トランジスタ121a~121dを含む電流生成部124の等価的なトランジスタのチャネル幅を縮小する。各列の負荷電流源120-1~120-Nは図7に示すような構成を有する。以下では、各列の構成要素について、列の番号を示す-1~-Nを省略して説明する。負荷電流源120は、図7に示すように、定電流源123、電流生成部124、バイアス部125、及び変更部126を有する。定電流源123は、例えば、一端が電源電圧VDDに接続され、他端がバイアス部125、及び変更部126に接続されている。定電流源123は、例えば、一定の電流を流す。電流生成部124は、複数の負荷トランジスタ121a~121dを含む。複数の負荷トランジスタ121a~121dは、それぞれ、信号線VSIGに接続されている。複数の負荷トランジスタ121a~121dは、例えば、互いに等価なディメンジョンW/Lを有している。複数の負荷トランジスタ121a~121dは、例えば、互いに等価なゲート幅を有するとともに、互いに等価なゲート長を有している。バイアス部125は、複数のバイアストランジスタ122a~122dを含む。複数のバイアストランジスタ122a~122dは、例えば、互いに等価なディメンジョンW/Lを有している。複数のバイアストランジスタ122a~122dは、例えば、互いに等価なゲート幅を有するとともに、互いに等価なゲート長を有している。複数のバイアストランジスタ122a~122dは、複数の負荷トランジスタ121a~121dに対応している。例えば、バイアストランジスタ122aは、負荷トランジスタ121aとカレントミラー回路を構成するように接続されており、定電流源123の発生する電流に応じた電流を負荷トランジスタ121aにより信号線VSIGに流すことができる。すなわち、バイアストランジスタ122aは、バイアストランジスタ122aで定電流源123の電流をレファレンスとして生成したバイアス電圧VBNaを負荷トランジスタ121aのゲートに供給することにより、定電流源123の発生する電流に応じた電流を信号線VSIGに流すように負荷トランジスタ121aを動作させることができる。例えば、バイアストランジスタ122bは、負荷トランジスタ121bとカレントミラー回路を構成するように接続されており、定電流源123の発生する電流に応じた電流を負荷トランジスタ121bにより信号線VSIGに流すことができる。すなわち、バイアストランジスタ122bは、バイアストランジスタ122bで定電流源123の電流をレファレンスとして生成したバイアス電圧VBNbを負荷トランジスタ121bのゲートに供給することにより、定電流源123の発生する電流に応じた電流を信号線VSIGに流すように負荷トランジスタ121bを動作させることができる。例えば、バイアストランジスタ122cは、負荷トランジスタ121cとカレントミラー回路を構成するように接続されており、定電流源123の発生する電流に応じた電流を負荷トランジスタ121cにより信号線VSIGに流すことができる。すなわち、バイアストランジスタ122cは、バイアストランジスタ122cで定電流源123の電流をレファレンスとして生成したバイアス電圧VBNcを負荷トランジスタ121cのゲートに供給することにより、定電流源123の発生する電流に応じた電流を信号線VSIGに流すように負荷トランジスタ121cを動作させることができる。例えば、バイアストランジスタ122dは、負荷トランジスタ121dとカレントミラー回路を構成するように接続されており、定電流源123の発生する電流に応じた電流を負荷トランジスタ121dにより信号線VSIGに流すことができる。すなわち、バイアストランジスタ122dは、バイアストランジスタ122dで定電流源123の電流をレファレンスとして生成したバイアス電圧VBNdを負荷トランジスタ121dのゲートに供給することにより、定電流源123の発生する電流に応じた電流を信号線VSIGに流すように負荷トランジスタ121dを動作させることができる。なお、各バイアストランジスタ122a~122dは、対応する負荷トランジスタ121a~121dと等価なディメンジョンW/Lを有していても良い。また、各バイアストランジスタ122a~122dのトランスコンダクタンスgmと各負荷トランジスタ121a~121dのトランスコンダクタンスgmlとは、それぞれ、小さくなるように調整されていることが好ましい。この場合、個々のトランジスタで見た場合の雑音熱雑音、1/f雑音を無視できる。変更部126は、バイアス部125の複数のバイアストランジスタ122a~122dが電流生成部124の複数の負荷トランジスタ121a~121dに対応していることを利用して、電流生成部124の等価的なトランジスタのディメンジョンを変更する。すなわち、変更部126は、バイアス部125の等価的なトランジスタのディメンジョンを変更することにより、電流生成部124の等価的なトランジスタのディメンジョンを変更する。変更部126は、通常撮影モード第1のモードにおいて、電流生成部124の等価的なチャネル幅が第1の幅になるように、バイアス部125を介して、電流生成部124内の複数の負荷トランジスタ121a~121dのうち第1の個数の負荷トランジスタを動作させる。変更部126は、高感度撮影モード第2のモードにおいて、電流生成部124の等価的なチャネル幅が第1の幅より小さい第2の幅になるように、バイアス部125を介して、電流生成部124内の複数の負荷トランジスタ121a~121dのうち第1の個数より少ない第2の個数の負荷トランジスタを動作させる。具体的には、変更部126は、複数のスイッチSWb1、SWb2、SWc1、SWc2、SWd1、及びSWd2を有する。スイッチSWb1、SWb2は、バイアストランジスタ122b及び負荷トランジスタ121bに対応している。スイッチSWc1、SWc2は、バイアストランジスタ122c及び負荷トランジスタ121cに対応している。スイッチSWd1、SWd2は、バイアストランジスタ122d及び負荷トランジスタ121dに対応している。スイッチSWb1、SWc1、SWd1は、アクティブレベル例えば、Hレベルの制御信号SWに応じてオンする。スイッチSWb1、SWc1、SWd1は、オンすることにより、対応するバイアストランジスタ122b、122c、122dのゲートにアクティブレベルのバイアスを供給する。これにより、バイアストランジスタ122b、122c、122dがオンして、対応する負荷トランジスタ121b、121c、121dのゲートにバイアスVBNb、VBNc、VBNdを供給し、対応する負荷トランジスタ121b、121c、121dを動作させる。スイッチSWb1、SWc1、SWd1は、ノンアクティブレベル例えば、Lレベルの制御信号SWに応じてオフする。スイッチSWb1、SWc1、SWd1は、オフすることにより、対応するバイアストランジスタ122b、122c、122dのゲートにアクティブレベルのバイアスを供給しない。スイッチSWb2、SWc2、SWd2は、アクティブレベル例えば、Hレベルの制御信号SWXに応じてオンする。スイッチSWb2、SWc2、SWd2は、オンすることにより、対応するバイアストランジスタ122b、122c、122dのゲートにノンアクティブレベルのバイアス例えば、GND電位を供給する。これにより、バイアストランジスタ122b、122c、122dがオフして、対応する負荷トランジスタ121b、121c、121dのゲートにバイアスVBNb、VBNc、VBNdを供給しないようになるので、対応する負荷トランジスタ121b、121c、121dをオフさせ非動作状態にする。スイッチSWb2、SWc2、SWd2は、ノンアクティブレベル例えば、Lレベルの制御信号SWXに応じてオフする。スイッチSWb2、SWc2、SWd2は、オフすることにより、対応するバイアストランジスタ122b、122c、122dのゲートにノンアクティブレベルのバイアス例えば、GND電位を供給しない。制御信号SWと制御信号SWXとは排他的にアクティブレベルになるように制御され外部例えば、図1に示す全体制御演算部29から供給される。これにより、スイッチSWb1、SWc1、SWd1とスイッチSWb2、SWc2、SWd2とは、互いに排他的にオン/オフするように制御される。例えば、各バイアストランジスタ122a~122d及び各負荷トランジスタ121a~121dが1として規格化されたゲート幅Wを有するとともに1として規格化されたゲート長Lを有する場合について説明する。アナログゲインが小さいとき第1のモードは、制御信号SWをHighにして制御信号SWXをLowにすることで、全てのバイアストランジスタ122a~122dをオンさせ、全ての負荷トランジスタ121a~121dのゲートにバイアスVBNa~VBNdを供給して、全ての負荷トランジスタ121a~121dを動作させる。すなわち、変更部126は、電流生成部124の等価的なチャネル幅がW=4になるように、バイアス部125を介して、4個の負荷トランジスタ121a~121dを動作させる。これにより、4個の負荷トランジスタ121a~121dが画素の出力部AMPアンプトランジスタとともにソースフォロア動作を行う。一方、アナログゲインが大きいとき第2のモードは、制御信号SWをLowにして制御信号SWXをHighにすることで、1個のバイアストランジスタ122aをオンさせながら残りの3個のバイアストランジスタ122b~122dをオフさせ、1個の負荷トランジスタ121aのゲートにバイアスVBNaを供給しながら残りの3個の負荷トランジスタ121b~121dのゲートにバイアスVBNaを供給しないようにして、1個の負荷トランジスタ121aを動作させ残りの3個の負荷トランジスタ121b~121dを非動作状態にする。すなわち、変更部126は、電流生成部124の等価的なチャネル幅がW=1になるように、バイアス部125を介して、1個の負荷トランジスタ121aを動作させ残りの3個の負荷トランジスタ121b~121dを非動作状態にする。これにより、1個の負荷トランジスタ121aが画素の出力部AMPアンプトランジスタとともにソースフォロア動作を行う。これにより、電流生成部124の全体の等価的なディメンジョンW/Lを小さくでき、熱雑音を低減できる。なお、図6に示すように、アナログゲインコントロールロジック部291は、通常撮影モード第1のモードに対応した制御信号として、例えば、制御信号SW、SWX=H、Lを変更部126へ供給することと同期して、参照信号の振幅を第1のモードに対応した値ΔVref1に制御するような制御信号CVR=Hを参照電圧源130に供給しても良い。また、アナログゲインコントロールロジック部291は、高感度撮影モード第2のモードに対応した制御信号として、例えば、制御信号SW、SWX=L、Hを変更部126へ供給することと同期して、参照信号の振幅を第2のモードに対応した値ΔVref2<ΔVref1に制御するような制御信号CVR=Lを参照電圧源130に供給しても良い。また、各スイッチSWb1~SWd2は、その制御端子に例えばHighが印加されると低抵抗となり導通し、その制御端子に例えばLowが印加されると高抵抗となり遮断する素子である。例えば図5aに示す各スイッチSWは、MOSFETで実現する場合、例えば図5bに示すようにNMOSとPMOSとを組み合わせてコンプリメンタリのトランスファーゲートを構成したものでもよいし、例えば図5cに示すようにNMOS単体で構成したものでもよい。ここで、仮に、各列の負荷電流源120が変更部126を有しない場合について考える。この場合、信号線VSIGに接続された複数の負荷トランジスタ121a~121dを含む電流生成部124の等価的なトランジスタのディメンジョンW/Lは、アナログゲインが小さいとき第1のモードとアナログゲインが大きいとき第2のモードとで同じ値に維持される。この場合、アナログゲインが小さいとき第1のモードとアナログゲインが大きいとき第2のモードとで熱雑音のレベルが同程度になるのに対して、アナログゲインが小さいとき第1のモードは信号のダイナミックレンジが大きく信号レベルの信号振幅が大きくなり、アナログゲインが大きいとき第2のモードは信号のダイナミックレンジが小さく信号レベルの信号振幅が小さくなる。そのため、画素から読み出された信号に含まれる熱雑音の割合は、アナログゲインが大きいとき第2のモードに、アナログゲインが小さいとき第1のモードに比べて増加する傾向にある。すなわち、画素から読み出された信号におけるS/N比は、アナログゲインが大きいとき第2のモードに、アナログゲインが小さいとき第1のモードに比べて悪化する傾向にある。それに対して、第1の実施形態では、各列の負荷電流源120が変更部126を有する。変更部126は、電流生成部124の等価的なトランジスタのディメンジョンW/Lを変更する。具体的には、変更部126は、アナログゲインが大きいとき第2のモードの電流生成部124の等価的なディメンジョンW/Lが、アナログゲインが小さいとき第1のモードの電流生成部124の等価的なディメンジョンW/Lに比べて小さくなるように、変更する。これにより、アナログゲインが大きいとき第2のモードの熱雑音をアナログゲインが小さいとき第1のモードの熱雑音より小さくすることができる。この結果、画素から読み出された信号に含まれる熱雑音の割合を、アナログゲインが大きいとき第2のモードに、アナログゲインが小さいとき第1のモードと同等程度に低減できる。すなわち、画素から読み出された信号におけるS/N比を、アナログゲインが大きいとき第2のモードに、アナログゲインが小さいとき第1のモードと同等程度に向上できる。これにより、例えば、明時の画像のS/N比と暗時の画像のS/N比とを共に向上できる。あるいは、仮に、熱雑音を低減するために、A/D変換部103が参照電圧との比較を複数回行って複数回のA/D変換を行い複数回のA/D変換結果を平均化する場合について考える。この場合、例えばN回のA/D変換結果の積算で、信号成分はN倍になるのに対して白色雑音の雑音電圧は√N倍になるため、S/N比を倍1/√Nに低減できる。しかし、複数回のA/D変換を行う上、複数回のA/D変換結果を平均化する処理も必要になるために、その分だけ1行の画素信号当たりのA/D変換の時間が増加する傾向にある。これにより、画像データのフレームレートが低下するため、例えば動画像の画質が劣化する例えば、動きが不自然になる傾向にある。それに対して、第1の実施形態では、A/D変換部103が1回のA/D変換を行えば十分であり、複数回のA/D変換結果を平均化する処理も不要なので、1行の画素信号当たりのA/D変換の時間の増加を抑制でき、画像データのフレームレートの低下を抑制でき、例えば動画像の画質を向上できる。また、第1の実施形態では、変更部126が、アナログゲインが小さい第1のモードにおいて、電流生成部124の等価的なチャネル幅が第1の幅例えば、W=4になるように、複数の負荷トランジスタのうち第1の個数例えば、4個の負荷トランジスタを動作させ、アナログゲインが大きい第2のモードにおいて、電流生成部124の等価的なチャネル幅が第1の幅より小さい第2の幅例えば、W=1になるように、複数の負荷トランジスタのうち第1の個数より少ない第2の個数例えば、1個のトランジスタを動作させる。これにより、アナログゲインが大きいとき第2のモードの電流生成部124の等価的なディメンジョンW/Lが、アナログゲインが小さいとき第1のモードの電流生成部124の等価的なディメンジョンW/Lに比べて小さくなるように、変更できる。また、第1の実施形態では、変更部126が、複数のスイッチSWb1、SWb2、SWc1、SWc2、SWd1、及びSWd2を有する。スイッチSWb1、SWc1、SWd1とスイッチSWb2、SWc2、SWd2とは、互いに排他的にオン/オフする。これにより、スイッチSWb1、SWc1、SWd1がバイアストランジスタ122b、122c、122dを介して負荷トランジスタ121b、121c、121dを動作させる動作と、スイッチSWb2、SWc2、SWd2がバイアストランジスタ122b、122c、122dを介して負荷トランジスタ121b、121c、121dを非動作状態にする動作とを、排他的に行うことができる。この結果、アナログゲインが小さい第1のモードにおいて、複数の負荷トランジスタのうち第1の個数例えば、4個の負荷トランジスタを動作させ、アナログゲインが大きい第2のモードにおいて、複数の負荷トランジスタのうち第1の個数より少ない第2の個数例えば、1個のトランジスタを動作させることができる。なお、第1の実施形態では、複数列の負荷電流源120の変更部126が全行の画素信号に対して一様な動作を行う場合について例示的に説明しているが、複数列の負荷電流源120の変更部126は、行ごとに電流生成部124の等価的なトランジスタのディメンジョンを変更してもよい。例えば、図8に示すように、低輝度領域LLRと高輝度領域HLRとが混在した画像例えば、月を撮影した画像IMを固体撮像装置100で撮像した場合を考える。例えば、固体撮像装置100の撮像面画素配列PAでは、図8に示すように、全行の画素のうちK行~K4行の画素が高輝度領域HLRを撮像し残りの行の画素が低輝度領域LLRを撮像する。このとき、複数列の負荷電流源120の変更部126は、1行~K-1行、K5~M行の画素信号の信号読み出し時の電流生成部124の等価的なディメンジョンW/Lが、K行~K4行の画素信号の信号読み出し時の電流生成部124の等価的なディメンジョンW/Lに比べて小さくなるように、変更する。そのように変更部126を動作させるために、全体制御演算部29は、例えば固体撮像装置100により前のフレームで撮像された画像のうちの高輝度領域HLRと低輝度領域LLRとのそれぞれの行アドレスを特定してもよい。そして、全体制御演算部29は、現在のフレームについて、低輝度領域LLRに対応した行アドレス1行~K-1行、K5~M行の画素信号の信号読み出し時に、通常撮影モード第1のモードに対応した制御信号例えば、制御信号SW、SWX=H、Lや制御信号CVR=Hを生成して固体撮像装置100へ供給し、高輝度領域HLRに対応した行アドレスK行~K4行の画素信号の信号読み出し時に、高感度撮影モード第2のモードに対応した制御信号例えば、制御信号SW、SWX=L、Hや制御信号CVR=Lを生成して固体撮像装置100へ供給してもよい。あるいは、例えば高輝度領域HLRが動きのある画像例えば、蛍を撮影した画像IMを固体撮像装置100で撮像した場合であれば、全体制御演算部29は、例えば固体撮像装置100により前の複数フレームで撮像された画像の差分を取ることで、高輝度領域HLRの動きベクトルを計算し、現在のフレームにおける高輝度領域HLRの行アドレスを推定しても良い。そして、全体制御演算部29は、現在のフレームについて、低輝度領域LLRに対応して推定された行アドレス1行~K-1行、K5~M行の画素信号の信号読み出し時に、通常撮影モード第1のモードに対応した制御信号例えば、制御信号SW、SWX=H、Lや制御信号CVR=Hを生成して固体撮像装置100へ供給し、高輝度領域HLRに対応して推定された行アドレスK行~K4行の画素信号の信号読み出し時に、高感度撮影モード第2のモードに対応した制御信号例えば、制御信号SW、SWX=L、Hや制御信号CVR=Lを生成して固体撮像装置100へ供給してもよい。第2の実施形態次に、第2の実施形態にかかる固体撮像装置200について説明する。以下では、第1の実施形態と異なる部分を中心に説明する。第1の実施形態では、電流生成部124における複数の負荷トランジスタ121a~121dのチャネル幅をWを互いに均等にして動作させる負荷トランジスタの個数を変えることで電流生成部124の等価的なチャネル幅を変えてディメンジョンを変更したのに対し、第2の実施形態では、電流生成部224における複数の負荷トランジスタ221a~221dのチャネル幅をWを互いに異ならせてどの負荷トランジスタを動作させるかを変えることで電流生成部224の等価的なチャネル幅を変えてディメンジョンを変更する。具体的には、第2の実施形態にかかる固体撮像装置200は、図9に示すように、各列の負荷電流源220の構成が第1の実施形態と異なる。負荷電流源220は、定電流源123、電流生成部224、バイアス部225、及び変更部226を有する。電流生成部224は、複数の負荷トランジスタ221a~221dを含む。複数の負荷トランジスタ221a~221dは、例えば、互いにチャネル幅をWが異なる。例えば、複数の負荷トランジスタ221a~221dは、チャネル幅に重み付けをしてバイナリでチャネル幅を変えたものとすることができる。例えば、負荷トランジスタ221aのチャネル幅をW=1とし、負荷トランジスタ221bのチャネル幅をW=2とし、負荷トランジスタ221cのチャネル幅をW=4とし、負荷トランジスタ221dのチャネル幅をW=8とすることができる。バイアス部225は、複数のバイアストランジスタ222a~222dを含む。複数のバイアストランジスタ222a~222dは、例えば、互いにチャネル幅をWが異なる。例えば、複数のバイアストランジスタ222a~222dは、チャネル幅に重み付けをしてバイナリでチャネル幅を変えたものとすることができる。例えば、バイアストランジスタ222aのチャネル幅をW=1とし、バイアストランジスタ222bのチャネル幅をW=2とし、バイアストランジスタ222cのチャネル幅をW=4とし、バイアストランジスタ222dのチャネル幅をW=8とすることができる。変更部226は、通常撮影モード第1のモードにおいて、電流生成部224の等価的なチャネル幅が第1の幅になるように、バイアス部225を介して、複数の負荷トランジスタ221a~221dのうち第1の幅に対応した1以上の負荷トランジスタを動作させる。変更部226は、高感度撮影モード第2のモードにおいて、電流生成部224の等価的なチャネル幅が第1の幅より小さい第2の幅になるように、バイアス部225を介して、複数の負荷トランジスタ221a~221dのうち第2の幅に対応した1以上のトランジスタを動作させる。具体的には、変更部226は、複数のスイッチSWa201、SWa202、SWb201、SWb202、SWc201、SWc202、SWd201、及びSWd202を有する。SWa201、SWa202は、バイアストランジスタ222a及び負荷トランジスタ221aに対応している。スイッチSWa201、SWb201、SWc201、SWd201は、それぞれ制御信号における別々のビット値SW[0]、SW[1]、SW[2]、SW[3]を受ける。スイッチSWa201、SWb201、SWc201、SWd201は、それぞれ、アクティブレベル例えば、Hレベルの制御信号のビット値SW[0]、SW[1]、SW[2]、SW[3]に応じてオンし、ノンアクティブレベル例えば、Lレベルの制御信号のビット値SW[0]、SW[1]、SW[2]、SW[3]に応じてオフする。スイッチSWa201、SWb201、SWc201、SWd201は、オンすることにより、対応するバイアストランジスタ222a、222b、222c、222dを介して、対応する負荷トランジスタ221a、221b、221c、221dを動作させる。スイッチSWa202、SWb202、SWc202、SWd202は、それぞれ制御信号における別々のビット値SWX[0]、SWX[1]、SWX[2]、SWX[3]を受ける。スイッチSWa202、SWb202、SWc202、SWd202は、それぞれ、アクティブレベル例えば、Hレベルの制御信号のビット値SWX[0]、SWX[1]、SWX[2]、SWX[3]に応じてオンし、ノンアクティブレベル例えば、Lレベルの制御信号のビット値SWX[0]、SWX[1]、SWX[2]、SWX[3]に応じてオフする。スイッチSWa202、SWb202、SWc202、SWd202は、オンすることにより、対応するバイアストランジスタ222a、222b、222c、222dを介して、対応する負荷トランジスタ221a、221b、221c、221dを非動作状態にする。制御信号SWと制御信号SWXとは対応するビット値が排他的にアクティブレベルになるように制御され外部例えば、図1に示す全体制御演算部29から供給される。これにより、スイッチSWa201、SWb201、SWc201、SWd201とスイッチSWa202、SWb202、SWc202、SWd202とは、互いに排他的にオン/オフする。図9にチャネル幅の調整範囲として4bitを割り付けた場合を示す。制御信号SWにおける対応するビット値をHigh、制御信号SWXにおける対応するビット値をLowにすることでソースフォロワ動作に用いる負荷トランジスタを選択する。例えば、バイアストランジスタ222a、222b、222c、222dのチャネル幅がそれぞれW=1、2、4、8であり、負荷トランジスタ221a、221b、221c、221dのチャネル幅がそれぞれW=1、2、4、8である場合について説明する。アナログゲインが小さいとき第1のモードは、制御信号SW=1111にして制御信号SWX=0000にすることで、全てのバイアストランジスタ222a~222dをオンさせ、全ての負荷トランジスタ221a~221dのゲートにバイアスVBN[0]~VBN[3]を供給して、全ての負荷トランジスタ221a~221dを動作させる。すなわち、変更部226は、電流生成部224の等価的なチャネル幅がW=1248=15になるように、バイアス部225を介して、4個の負荷トランジスタ221a~221dを動作させる。これにより、4個の負荷トランジスタ221a~221dが画素の出力部AMPアンプトランジスタとともにソースフォロア動作を行う。一方、アナログゲインが大きいとき第2のモードは、制御信号SW=1000に制御信号SWX=0111にすることで、バイアストランジスタ222aをオンさせながら残りのバイアストランジスタ222b~222dをオフさせ、負荷トランジスタ221aのゲートにバイアスVBN[0]を供給しながら残りの負荷トランジスタ221b~221dのゲートにバイアスVBN[1]~VBN[3]を供給しないようにして、負荷トランジスタ221aを動作させ残りの負荷トランジスタ221b~221dを非動作状態にする。すなわち、変更部226は、電流生成部224の等価的なチャネル幅がW=1になるように、バイアス部225を介して、負荷トランジスタ221aを動作させ残りの負荷トランジスタ221b~221dを非動作状態にする。これにより、負荷トランジスタ221aが画素の出力部AMPアンプトランジスタとともにソースフォロア動作を行う。これにより、電流生成部224の全体の等価的なディメンジョンW/Lを小さくでき、熱雑音を低減できる。なお、図9に示すような4bitの構成の場合、24=16通りのチャネル幅を選ぶことができるので、アナログゲインが小さいとき第1のモードのチャネル幅とアナログゲインが大きいとき第2のモードのチャネル幅との組み合わせは、第2のモードのチャネル幅が第1のモードのチャネル幅より小さくなる範囲で多数の組み合わせから選択可能である。上記のように、この構成では、電流生成部224の等価的なチャネル幅の最小値W=1を最大値W=15の15分の1に下げることができるので、電流生成部224の等価的なトランスコンダクタンスgmlの最小値は最大値の15分の1まで下げることができる。以上のように、第2の実施形態では、電流生成部224における複数の負荷トランジスタ221a~221dのチャネル幅が互いに異なる。そして、変更部226は、アナログゲインが小さい第1のモードにおいて、電流生成部224の等価的なチャネル幅が第1の幅例えば、W=15になるように、複数の負荷トランジスタ221a~221dのうち第1の幅に対応した負荷トランジスタ221a~221dを動作させ、アナログゲインが大きい第2のモードにおいて、電流生成部224の等価的なチャネル幅が第1の幅より小さい第2の幅例えば、W=1になるように、複数の負荷トランジスタ221a~221dのうち第2の幅に対応した負荷トランジスタ221aを動作させる。これにより、アナログゲインが大きいとき第2のモードの電流生成部224の等価的なディメンジョンW/Lが、アナログゲインが小さいとき第1のモードの電流生成部224の等価的なディメンジョンW/Lに比べて小さくなるように、変更できる。また、第2の実施形態では、例えば、電流生成部224における複数の負荷トランジスタ221a~221dのチャネル幅がバイナリで重み付けされたものとする。これにより、アナログゲインが小さいとき第1のモードのチャネル幅とアナログゲインが大きいとき第2のモードのチャネル幅との組み合わせを、第2のモードのチャネル幅が第1のモードのチャネル幅より小さくなるという条件を満たす範囲で、多数の組み合わせから選択可能である。すなわち、チャネル幅の調整範囲を広く確保できる。また、第2の実施形態では、制御信号が複数ビットであっても、ビット選択値がそのままディメンジョンW/Lの値と対応しているので制御信号をデコードする必要が無くデコーダを設ける必要が無いので負荷電流源の構成を簡略化できる。第3の実施形態次に、第3の実施形態にかかる固体撮像装置300について説明する。以下では、第1の実施形態と異なる部分を中心に説明する。第1の実施形態では、アナログゲインが大きいとき第2のモードにアナログゲインが小さいとき第1のモードより電流生成部124の等価的なディメンジョンを小さくするためにチャネル幅を小さくしたが、第3の実施形態では、アナログゲインが大きいとき第2のモードにアナログゲインが小さいとき第1のモードより電流生成部324の等価的なディメンジョンを小さくするためにチャネル長を長くする。このとき、ソース基板間電圧による基板バイアス効果起因で信号線VSIGに流す電流値が予定した値定電流源123の電流値に応じた値からずれるものの図10に示すように負荷トランジスタの縦済み数を増やす方法で実現できる。具体的には、第3の実施形態にかかる固体撮像装置300は、図10に示すように、各列の負荷電流源320の構成が第1の実施形態と異なる。負荷電流源320は、定電流源123、電流生成部324、バイアス部325、及び変更部326を有する。電流生成部324は、複数の負荷トランジスタ321a~321dを含む。複数の負荷トランジスタ321a~321dは、直列接続されている。この直列接続における一端側の負荷トランジスタ321aは、信号線VSIGに接続され、直列接続における多端側の負荷トランジスタ321dは、例えばGND電位に接続されている。複数の負荷トランジスタ321a~321dは、互いに等価なチャネル長を有している。バイアス部325は、複数のバイアストランジスタ322a~322dを含む。複数のバイアストランジスタ322a~322dは、直列接続されている。この直列接続における一端側の負荷トランジスタ322aは、定電流源123に接続され、直列接続における多端側の負荷トランジスタ322dは、例えばGND電位に接続されている。複数のバイアストランジスタ322a~322dは、互いに等価なチャネル長を有している。変更部326は、通常撮影モード第1のモードにおいて、電流生成部324の等価的なチャネル長が第1の長さになるように、バイアス部325を介して、複数の負荷トランジスタ321a~321dのうち第3の個数の負荷トランジスタを動作させる。変更部326は、高感度撮影モード第2のモードにおいて、電流生成部324の等価的なチャネル長が第1の長さより長い第2の長さになるように、バイアス部325を介して、複数の負荷トランジスタ321a~321dのうち第3の個数より多い第4の個数のトランジスタを動作させる。具体的には、上記の縦積みによってチャネル長を増加させて実効的なディメンジョンW/Lを増加させる関係は、例えば2段積みの場合について図11、図12に示す式により説明できる。図11bに示す式ではドレイン電流値Ixが上下のトランジスタM1、M2で等しいことを利用し、中間ノードVxの電圧を求めて、ドレイン電流値Ixを求めている。電流IxをトランジスタM2はトランジスタM1のm倍のW/Lであるとして、中間ノードVxの電位を決めて計算している。図11aの下にあるトランジスタM2はゲートにトランジスタM1よりも高い電圧VDDが供給され深い線形領域で動作しているので実質的にソースドレイン間がショートされた低抵抗素子として機能するのに対し、図11aの上にあるトランジスタM1はゲートにVDDより低い電圧VGが供給され通常の線形領域で動作しているので電流生成部324の等価的なチャネル長の形成に寄与するトランジスタ素子として機能する。これにより、図11aに示す2段積みの構成では、実効的なチャネル長がL=1となる。一方、図12bに示す式ではドレイン電流値Ixが上下のトランジスタM1、M2で等しいことを利用し、中間ノードVxの電圧を求めて、ドレイン電流値Ixを求めている。電流IxをトランジスタM2はトランジスタM1のm倍のW/Lであるとして、中間ノードVxの電位を決めて計算している。図12aのトランジスタM1、M2は、いずれもゲートに等価な電圧VGが供給され通常の線形領域で動作しているので電流生成部324の等価的なチャネル長の形成に寄与するトランジスタ素子として機能する。これにより、図12aに示す2段積みの構成では、実効的なチャネル長がL=2となる。より具体的には、変更部326は、複数のスイッチSWb301、SWb302、SWc301、SWc302、SWd301、及びSWd302を有する。スイッチSWb301、SWc301、SWd301は、アクティブレベル例えば、Hレベルの制御信号SWに応じてオンする。スイッチSWb301、SWc301、SWd301は、オンすることにより、対応するバイアストランジスタ322b、322c、322dのゲートに電源電圧VDDより低いバイアスVxを供給する。これにより、バイアストランジスタ322b、322c、322dが通常の線形領域で動作して、対応する負荷トランジスタ321b、321c、321dのゲートにバイアスVxに対応したバイアスVBNb、VBNc、VBNdを供給し、対応する負荷トランジスタ321b、321c、321dを通常の線形領域で動作させる。スイッチSWb302、SWc302、SWd302は、アクティブレベル例えば、Hレベルの制御信号SWXに応じてオンする。スイッチSWb302、SWc302、SWd302は、オンすることにより、対応するバイアストランジスタ322b、322c、322dのゲートに電源電圧のバイアスVDDを供給する。これにより、バイアストランジスタ322b、322c、322dが深い線形領域で動作して、対応する負荷トランジスタ321b、321c、321dのゲートにバイアスVDDに対応したバイアスVBNb、VBNc、VBNdを供給し、対応する負荷トランジスタ321b、321c、321dを深い線形領域で動作させるすなわち、低抵抗素子として動作させる。例えば、各バイアストランジスタ322a~322d及び各負荷トランジスタ321a~321dが1として規格化されたゲート幅Wを有するとともに1として規格化されたゲート長Lを有する場合について説明する。アナログゲインが小さいとき第1のモードは、制御信号SWをLowに制御信号SWXをHighにすることで、1個のバイアストランジスタ322aのゲートにVDDより低いバイアスVxを供給しながら残りの3個のバイアストランジスタ322b~322dに電源電圧のバイアスVDDを供給し、1個の負荷トランジスタ321aのゲートにバイアスVxに対応するバイアスVBNaを供給しながら残りの3個の負荷トランジスタ321b~321dのゲートにバイアスVDDに対応したバイアスVBNb~VBNdを供給して、1個の負荷トランジスタ321aを通常の線形領域で動作させ残りの3個の負荷トランジスタ321b~321dを深い線形領域で動作させる。すなわち、変更部326は、電流生成部324の等価的なチャネル長がL=1になるように、バイアス部325を介して、1個の負荷トランジスタ321aをチャネル長形成に寄与するトランジスタ素子として動作させ残りの3個の負荷トランジスタ321b~321dを低抵抗素子として動作させる。これにより、実効的に、1個の負荷トランジスタ321aが画素の出力部AMPアンプトランジスタとともにソースフォロア動作を行う。一方、アナログゲインが大きいとき第2のモードは、制御信号SWをHighにして制御信号SWXをLowにすることで、全てのバイアストランジスタ322a~322dのゲートにVDDより低いバイアスVxを供給し、全ての負荷トランジスタ321a~321dのゲートにバイアスVxに対応するバイアスVBNa~VBNdを供給して、全ての負荷トランジスタ321a~321dを通常の線形領域で動作させる。すなわち、変更部326は、電流生成部324の等価的なチャネル長がL=4になるように、バイアス部325を介して、4個の負荷トランジスタ321a~321dをチャネル長形成に寄与するトランジスタ素子として動作させる。これにより、4個の負荷トランジスタ321a~321dが画素の出力部AMPアンプトランジスタとともにソースフォロア動作を行う。これにより、電流生成部324の全体の等価的なディメンジョンW/Lを小さくでき、熱雑音を低減できる。以上のように、第3の実施形態では、複数の負荷トランジスタ321a~321dは、直列接続されている。この直列接続における一端側の負荷トランジスタ321aは、信号線VSIGに接続されている。そして、変更部326は、アナログゲインが小さい第1のモードにおいて、電流生成部324の等価的なチャネル長が第1の長さ例えば、L=1になるように、複数の負荷トランジスタ321a~321dのうち第3の個数例えば、1個の負荷トランジスタ321aを動作させ、アナログゲインが大きい第2のモードにおいて、電流生成部324の等価的なチャネル長が第1の長さより長い第2の長さ例えば、L=4になるように、複数のトランジスタのうち第3の個数より多い第4の個数例えば、4個の負荷トランジスタ321a~321dを動作させる。これにより、アナログゲインが大きいとき第2のモードの電流生成部324の等価的なディメンジョンW/Lが、アナログゲインが小さいとき第1のモードの電流生成部324の等価的なディメンジョンW/Lに比べて小さくなるように、変更できる。また、第3の実施形態の構成では、熱雑音の影響を減らすための構成の変更がそのまま1/fノイズを低減する構成にもなるという利点がある。第4の実施形態次に、第4の実施形態にかかる固体撮像装置400について説明する。以下では、第3の実施形態と異なる部分を中心に説明する。第3の実施形態では、電流生成部324における複数の負荷トランジスタ321a~321dのチャネル長をLを互いに均等にして通常の線形領域で動作させる負荷トランジスタの個数を変えることで電流生成部324の等価的なチャネル長を変えてディメンジョンを変更したのに対し、第4の実施形態では、電流生成部424における複数の負荷トランジスタ421a~421dのチャネル長をLを互いに異ならせてどの負荷トランジスタを動作させるかを変えることで電流生成部424の等価的なチャネル長を変えてディメンジョンを変更する。具体的には、第4の実施形態にかかる固体撮像装置400は、図13に示すように、各列の負荷電流源420の構成が第3の実施形態と異なる。負荷電流源420は、定電流源123、電流生成部424、バイアス部425、及び変更部426を有する。電流生成部424は、複数の負荷トランジスタ421a~421dを含む。複数の負荷トランジスタ421a~421dは、例えば、互いにチャネル長をLが異なる。例えば、複数の負荷トランジスタ421a~421dは、チャネル長に重み付けをしてバイナリでチャネル長を変えたものとすることができる。例えば、負荷トランジスタ421aのチャネル長をL=8とし、負荷トランジスタ421bのチャネル長をL=4とし、負荷トランジスタ421cのチャネル長をL=2とし、負荷トランジスタ421dのチャネル長をL=1とすることができる。バイアス部425は、複数のバイアストランジスタ422a~422dを含む。複数のバイアストランジスタ422a~422dは、例えば、互いにチャネル長をLが異なる。例えば、複数のバイアストランジスタ422a~422dは、チャネル長に重み付けをしてバイナリでチャネル長を変えたものとすることができる。例えば、バイアストランジスタ422aのチャネル長をL=8とし、バイアストランジスタ422bのチャネル長をL=4とし、バイアストランジスタ422cのチャネル長をL=2とし、バイアストランジスタ422dのチャネル長をL=1とすることができる。変更部426は、通常撮影モード第1のモードにおいて、電流生成部424の等価的なチャネル長が第1の長さになるように、バイアス部425を介して、複数の負荷トランジスタ421a~421dのうち第1の長さに対応した1以上の負荷トランジスタを動作させる。変更部426は、高感度撮影モード第2のモードにおいて、電流生成部424の等価的なチャネル長が第1の長さより長い第2の長さになるように、バイアス部425を介して、複数の負荷トランジスタ421a~421dのうち第2の長さに対応した1以上の負荷トランジスタを動作させる。具体的には、変更部426は、複数のスイッチSWa401、SWa402、SWb401、SWb402、SWc401、SWc402、SWd401、及びSWd402を有する。SWa401、SWa402は、バイアストランジスタ422a及び負荷トランジスタ421aに対応している。スイッチSWa401、SWb401、SWc401、SWd401は、それぞれ制御信号における別々のビット値SW[0]、SW[1]、SW[2]、SW[3]を受ける。スイッチSWa401、SWb401、SWc401、SWd401は、それぞれ、アクティブレベル例えば、Hレベルの制御信号のビット値SW[0]、SW[1]、SW[2]、SW[3]に応じてオンし、ノンアクティブレベル例えば、Lレベルの制御信号のビット値SW[0]、SW[1]、SW[2]、SW[3]に応じてオフする。スイッチSWa401、SWb401、SWc401、SWd401は、オンすることにより、対応するバイアストランジスタ422a、422b、422c、422dを介して、対応する負荷トランジスタ421a、421b、421c、421dを通常の線形領域で動作させチャネル長形成に寄与するトランジスタ素子として機能させる。スイッチSWa402、SWb402、SWc402、SWd402は、それぞれ制御信号における別々のビット値SWX[0]、SWX[1]、SWX[2]、SWX[3]を受ける。スイッチSWa402、SWb402、SWc402、SWd402は、それぞれ、アクティブレベル例えば、Hレベルの制御信号のビット値SWX[0]、SWX[1]、SWX[2]、SWX[3]に応じてオンし、ノンアクティブレベル例えば、Lレベルの制御信号のビット値SWX[0]、SWX[1]、SWX[2]、SWX[3]に応じてオフする。スイッチSWa402、SWb402、SWc402、SWd402は、オンすることにより、対応するバイアストランジスタ422a、422b、422c、422dを介して、対応する負荷トランジスタ421a、421b、421c、421dを深い線形領域で動作させ低抵抗素子として機能させる。制御信号SWと制御信号SWXとは対応するビット値が排他的にアクティブレベルになるように制御され外部例えば、図1に示す全体制御演算部29から供給される。これにより、スイッチSWa401、SWb401、SWc401、SWd401とスイッチSWa402、SWb402、SWc402、SWd402とは、互いに排他的にオン/オフする。図13にチャネル長の調整範囲として4bitを割り付けた場合を示す。制御信号SWにおける対応するビット値をHigh、制御信号SWXにおける対応するビット値をLowにすることでソースフォロワ動作に用いる負荷トランジスタを選択する。例えば、バイアストランジスタ422a、422b、422c、422dのチャネル長がそれぞれL=8、4、2、1であり、負荷トランジスタ421a、421b、421c、421dのチャネル長がそれぞれL=8、4、2、1である場合について説明する。アナログゲインが小さいとき第1のモードは、制御信号SW=0001に制御信号SWX=1110にすることで、バイアストランジスタ422dを通常の線形領域で動作させながら残りのバイアストランジスタ422a~422cを深い線形領域で動作させ、負荷トランジスタ421dのゲートにVDDより低いバイアスVxに対応したバイアスVBN[3]を供給しながら残りの負荷トランジスタ421a~421cのゲートにバイアスVDDに対応したバイアスVBN[0]~VBN[2]を供給して、負荷トランジスタ421dを通常の線形領域で動作させ残りの負荷トランジスタ421a~421cを深い線形領域で動作させる。すなわち、変更部426は、電流生成部424の等価的なチャネル長がL=1になるように、バイアス部425を介して、負荷トランジスタ421dをチャネル長形成に寄与するトランジスタ素子として機能させ残りの負荷トランジスタ421b~421dを低抵抗素子として機能させる。これにより、実効的に、負荷トランジスタ421dが画素の出力部AMPアンプトランジスタとともにソースフォロア動作を行う。一方、アナログゲインが大きいとき第2のモードは、制御信号SW=1111にして制御信号SWX=0000にすることで、全てのバイアストランジスタ422a~422dを通常の線形領域で動作させ、全ての負荷トランジスタ421a~421dのゲートにVDDより低いバイアスVxに対応したバイアスVBN[0]~VBN[3]を供給して、全ての負荷トランジスタ421a~421dを通常の線形領域で動作させる。すなわち、変更部426は、電流生成部424の等価的なチャネル長がL=8421=15になるように、バイアス部425を介して、4個の負荷トランジスタ421a~421dを動作させる。これにより、4個の負荷トランジスタ421a~421dが画素の出力部AMPアンプトランジスタとともにソースフォロア動作を行う。これにより、電流生成部424の全体の等価的なディメンジョンW/Lを小さくでき、熱雑音を低減できる。なお、図13に示すような4bitの構成の場合、24=16通りのチャネル長を選ぶことができるので、アナログゲインが小さいとき第1のモードのチャネル幅とアナログゲインが大きいとき第2のモードのチャネル幅との組み合わせは、第2のモードのチャネル長が第1のモードのチャネル長より長くなる範囲で多数の組み合わせから選択可能である。上記のように、この構成では、電流生成部424の等価的なチャネル幅の最大値L=15を最小値W=1の15倍に上げることができるので、電流生成部424の等価的なトランスコンダクタンスgmlの最大値は最小値の15倍まで上げることができる。ただし、この構成ではビット選択値がそのままW/Lの値とはならないので、所望の実効W/Lを得るためにはデコーダが必要となる。以上のように、第4の実施形態では、電流生成部424における複数の負荷トランジスタ421a~421dのチャネル長が互いに異なる。そして、変更部426は、アナログゲインが小さい第1のモードにおいて、電流生成部424の等価的なチャネル長が第1の長さ例えば、L=1になるように、複数の負荷トランジスタ421a~421dのうち第1の長さに対応した負荷トランジスタ421dを動作させ、アナログゲインが大きい第2のモードにおいて、電流生成部424の等価的なチャネル長が第1の長さより長い第2の長さ例えば、L=15になるように、複数のトランジスタ421a~421dのうち第2の長さに対応した負荷トランジスタ421a~421dを動作させる。これにより、アナログゲインが大きいとき第2のモードの電流生成部124の等価的なディメンジョンW/Lが、アナログゲインが小さいとき第1のモードの電流生成部424の等価的なディメンジョンW/Lに比べて小さくなるように、変更できる。また、第4の実施形態では、例えば、電流生成部424における複数の負荷トランジスタ421a~421dのチャネル長がバイナリで重み付けされたものとする。これにより、アナログゲインが小さいとき第1のモードのチャネル長とアナログゲインが大きいとき第2のモードのチャネル長との組み合わせを、第2のモードのチャネル長が第1のモードのチャネル長より長くなるという条件を満たす範囲で、多数の組み合わせから選択可能である。すなわち、チャネル長の調整範囲を広く確保できる。また、第4の実施形態では、所望のチャネル長を得るために所望のチャネル長に比較して縦積み数を少なく抑えることができるため、基板バイアス効果の抑制も実現できる。第5の実施形態次に、第5の実施形態にかかる固体撮像装置500について説明する。第5の実施形態では、固体撮像装置500における各列の負荷電流源520は、図14に示すように、チャネル幅の調整とチャネル長の調整とを組み合わせた動作を行う。例えば、各列の負荷電流源520は、第1の実施形態に対応した構成520aと第4の実施形態に対応した構成520bと含んでいても良い。この場合、電流生成部の等価的なディメンジョンをさらに広い範囲でかつ少ない面積で調整できる。なお、図14に示す制御信号LSW、LSWXは、第1の実施形態における制御信号SW、SWXに相当するものである。第6の実施形態次に、第6の実施形態にかかる固体撮像装置600について説明する。以下では、第1の実施形態~第5の実施形態と異なる部分を中心に説明する。第1の実施形態~第5の実施形態では、アナログゲインが大きいとき第2のモードの電流生成部の等価的なディメンジョンW/Lが、アナログゲインが小さいとき第1のモードの電流生成部の等価的なディメンジョンW/Lに比べて小さくなるように、変更する。第6の実施形態では、さらに、アナログゲインが大きいとき第2のモードに電流生成部が信号線に供給する電流が、アナログゲインが小さいとき第1のモードに電流生成部が信号線に供給する電流より大きくなるようにする。第6の実施形態にかかる固体撮像装置600では、各列の負荷電流源620が定電流源123図7参照に代えて可変電流源623を有するとともに、変更部627をさらに有する。変更部627は、アナログゲインが小さい第1のモードにおいて、電流生成部が信号線に第1の電流量の電流を供給するように可変電流源623を制御し、アナログゲインが大きい第2のモードにおいて、電流生成部が信号線に第1の電流量より大きい第2の電流量の電流を供給するように可変電流源623を制御する。そのように変更部627を動作させるために、全体制御演算部29図1参照は、通常撮影モード第1のモードにおいて、通常撮影モード第1のモードに対応した制御信号として、例えば、電流生成部が信号線に第1の電流量の電流を供給するよう制御するような制御信号SWY=Lを変更部627へ供給しても良い。また、全体制御演算部29は、高感度撮影モード第2のモードにおいて、高感度撮影モード第2のモードに対応した制御信号として、例えば、電流生成部が信号線に第2の電流量>第1の電流量の電流を供給するよう制御するような制御信号SWY=Hを変更部627へ供給しても良い。上記した構成は、例えば図15に示すように、第1の実施形態の負荷電流源から定電流源を除いたものに対応した構成620aに適用しても良い。あるいは、例えば図16に示すように、第2の実施形態の負荷電流源から定電流源を除いたものに対応した構成620bに適用しても良い。あるいは、例えば図17に示すように、第3の実施形態の負荷電流源から定電流源を除いたものに対応した構成620cに適用しても良い。あるいは、例えば図18に示すように、第4の実施形態の負荷電流源から定電流源を除いたものに対応した構成620dに適用しても良い。あるいは、例えば図19に示すように、第5の実施形態の負荷電流源から定電流源を除いたものに対応した構成620eに適用しても良い。第1の実施形態で述べた数式1に示されるように、各画素の出力部AMPアンプトランジスタのトランスコンダクタンスgmaが大きいと熱雑音が小さくなる。各画素の出力部AMPのトランスコンダクタンスgmaを大きくするためにソースフォロアの電流を増やすと信号線VSIGのダイナミックレンジ電圧範囲が低下するが、第1の実施形態で述べたように、アナログゲインが大きいときには信号線VSIGのダイナミックレンジ電圧範囲が小さくてもかまわないので電流を増加して入力換算雑音電圧を低減することができる。ここで熱雑音以外の雑音としてCDS処理後の1/fノイズについて考える。この値についてはモデルを用いて理論的に解析されている。ノイズ源に対するゲインをGnSF、オイラー定数をε、ソースフォロアの帯域をωcSF、CDS処理の時間間隔をT0とすると下記の数式4で表される角南英夫川人祥二[編著]半導体デバイスシリーズ2メモリデバイスイメージセンサp.278参照。v2nf,CDS≒2G2nSFNf[εlnωcSFT0]数式4数式4に示されるように、電流増加によりソースフォロアの帯域が広がることでCDS処理後の1/fノイズが増加することがわかる。ただ、帯域が広がった分だけセトリング時間が下がっているため、CDS処理の時間間隔を下げることで抑えることができる。そのために、図4に示す各タイミングの時間間隔を調整し、図4のタイミングt7の信号線VSIGのセトリング開始からタイミングt8のA/D変換開始までの時間を短くするといった調整を行って電流が増加するのに伴って帯域が増加した分を補ってもよい。本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。"