"夫々に異なるサブキャリアが割り当てられた複数の複素データを取得し、当該取得された複数の前記複素データから波形データを生成する第1回路と、前記第1回路によって生成された前記波形データを取得し、当該波形データを周波数シフトする第2回路と、を備えることを特徴とするOFDM変調器。請求項1に記載のOFDM変調器であって、前記第1回路は、各々の前記複素データに対して逆離散フーリエ変換を行うことによって前記波形データを生成することを特徴とするOFDM変調器。請求項1または2に記載のOFDM変調器であって、前記第2回路は、シフトされる周波数に相当するデジタル信号を生成し、前記波形データに対して前記デジタル信号を乗算することによって、当該波形データを周波数シフトすることを特徴とするOFDM変調器。請求項1乃至3いずれか一項に記載のOFDM変調器であって、取得したビット列を、複数の多値シンボルデータに変換し、前記多値シンボルデータの夫々に異なる前記サブキャリアを割り当てる第3回路と、前記第3回路から取得した複数の前記多値シンボルデータの一部を選択し、選択された前記多値シンボルデータに割り当てられた前記サブキャリアを周波数シフトして出力する第4回路を備え、前記第1回路は、前記第4回路から出力された前記多値シンボルデータの夫々を前記複素データとして取得し、当該多値シンボルデータから前記波形データを生成し、前記第2回路は、前記第4回路によってシフトされた周波数分、当該波形データを逆方向に周波数シフトすることを特徴とするOFDM変調器。請求項4に記載のOFDM変調器であって、前記第4回路は、取得した複数の前記多値シンボルデータのうち、実部または虚部の少なくとも一方が0ではない前記多値シンボルデータに割り当てられた前記サブキャリアが局在する周波数帯域を定め、当該周波数帯域に含まれる前記サブキャリアの中央値を0に周波数シフトすることを特徴とするOFDM変調器。請求項1乃至3いずれか一項に記載のOFDM変調器であって、取得したビット列を、複数の多値シンボルデータに変換する第5回路と、前記第5回路によって変換された複数の前記多値シンボルデータから、離散フーリエ変換によって複数の周波数スペクトルデータを抽出する第6回路と、前記第6回路から取得した前記周波数スペクトルデータに対して予め定められた前記サブキャリアを割り当てて出力する第7回路を備え、前記第1回路は、前記第7回路から出力された前記周波数スペクトルデータの夫々を前記複素データとして取得し、取得された前記周波数スペクトルデータから前記波形データを生成することを特徴とするOFDM変調器。請求項4乃至6いずれか一項に記載のOFDM変調器であって、間引かれた出力波形のサンプリング点数に関する情報に基づいて、前記波形データを補間する第8回路を備えることを特徴とするOFDM変調器。夫々に異なるサブキャリアが割り当てられた複数の複素データを取得し、当該取得された複数の前記複素データから波形データを生成する第1回路と、前記第1回路によって生成された前記波形データを取得し、当該波形データを周波数シフトする第2回路と、を備える変調器を有することを特徴とするOFDM送信装置。夫々に異なるサブキャリアが割り当てられた複数の複素データを取得し、前記取得された複数の前記複素データから波形データを生成し、前記生成された前記波形データを取得し、前記波形データを周波数シフトする、ことを含むOFDM変調方法。コンピュータが読み出し可能な記憶媒体であって、夫々に異なるサブキャリアが割り当てられた複数の複素データを取得し、取得された複数の前記複素データから波形データを生成する第1処理と、前記第1処理で生成された前記波形データを取得し、当該波形データを周波数シフトする第2処理と、を前記コンピュータに実行させるプログラムを格納する記憶媒体。以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。第1の実施形態図4に、一般的なOFDM変調器を用いた送信装置400の構成を示す。入力された送信データであるビット時系列は、シンボルマッピング回路101にて16QAMや64QAMなど、時系列の多値シンボルデータに変換され、OFDMのサブキャリアに割り振られる。ここで、多値シンボルデータに変換するとは、入力されたビット時系列を、複数の複素データに変換し、複素データの夫々に異なるサブキャリアを割り当てる処理を意味している。また、複素データとはビット時系列を構成するビット情報を含む複素数であり、多値シンボルデータとは、個々の複素データと、複素データに割り当てられた変調すべきサブキャリアの周波数情報や出力されるべき時刻タイミング情報を包含するデータであり、出力されるべきOFDM信号のスペクトルに対応する。多値シンボルデータは、シリアル-パラレルS/P変換回路102にてパラレルデータであるパラレル多値シンボルデータに変換され、さらに逆高速フーリエ変換器IFFT404に入力されて、ここで逆高速フーリエ演算によりパラレルデータであるパラレル時間波形データに変換される。この逆高速フーリエ演算が、OFDM変調である。ここで、逆高速フーリエ変換とは、高速フーリエ変換の逆変換である。高速フーリエ変換とは、離散フーリエ変換を計算機上で高速に計算するアルゴリズムであり、信号処理などで離散化されたデジタル信号の周波数解析などにも用いられる。逆高速フーリエ変換によって、離散的なサンプル周波数点のスペクトル情報が、離散的な時間波形情報に変換される。IFFT404出力のパラレル時間波形データは、パラレル-シリアルP/S変換及びガードインターバルGI付加回路405にて、ガードインターバル期間の波形が付加され、シリアルの時系列データに変換される。ここまでの処理は複素数演算として実行されているが、P/S変換及びGI付加回路405の出力は分割回路スプリッタ108に入力され、実成分係数データ及び虚数成分係数データが抽出される。ここでは、実成分係数データを同相デジタルベースバンド信号I-DBB信号、虚数成分係数データを直交デジタルベースバンド信号Q-DBB信号と呼ぶことにする。I-DBB信号とQ-DBB信号は、各々デジタル-アナログD/A変換器109、110にて、アナログ波形信号である同相アナログベースバンド信号I-ABB信号及び直交アナログベースバンド信号Q-ABB信号に変換された後、各々周波数変換器Mixer111、112にて搬送波であるLO信号と混合され、同相搬送帯域信号I-RF信号と直交搬送帯域信号Q-RF信号に変換される。なお、局部発振器LOOSC113の出力は周波数変換器111及び112にLO信号として入力されるが、周波数変換器112へのLO信号は90°移相器114にて周波数変換器111へのLO信号から90°位相を遅らせて入力される。I-RF信号とQ-RF信号は、合成器115にて結合され、搬送帯域信号RF信号として出力される。OFDMAOrthogonalFrequencyDivisionMultipleAccess方式は、OFDM方式においてサブキャリア毎に異なる情報伝送先を割り振ることにより、複数の相手に対し同時に情報を伝達する多元接続の方式である。個々の情報伝送先に応じて、割り振るサブキャリアの数、サブキャリアの無線変調方式や送信電力等を設定することができる。条件によっては、特定のサブキャリアが存在しない状況も発生する。例えば、図4においては、サブキャリア周波数がf0からf4並びにfn-3からfn-1のサブキャリアが存在しない場合、つまりスペクトルが0の場合を模式的に示している。ただし、f0<f1<f2<f3<f4<f5<<fn-4<fn-3<fn-2<fn-1とする。次に、図1を用いて、本発明の第1の実施形態に係るOFDM変調器を用いた送信装置100について図面を参照して詳細に説明する。ここでは図4の送信装置400との差分について説明する。図1において、シンボルマッピング回路101は、送信データであるビット時系列を取得し、時系列の複素数である、多値シンボルデータを出力する。シリアル-パラレルS/P変換回路102は、多値シンボルデータを取得し、複素数のパラレルデータであるパラレル多値シンボルデータを出力する。サブキャリアマッピング回路103は、パラレル多値シンボルデータを取得し、逆高速フーリエ変換器IFFT104へ出力すると共に、周波数及び位相制御信号と、補間制御信号、周波数点数変更信号を出力する。逆高速フーリエ変換器IFFT104は、サブキャリアマッピング回路103からのパラレル多値シンボルデータと周波数点数変更信号を取得し、パラレルの多値シンボルデータに含まれる夫々の多値シンボルデータのうち、周波数点数変更信号によって指定された多値シンボルデータの複素データに対して逆高速フーリエ変換を行い、複素数であるパラレル時間波形データを出力する。パラレル-シリアルP/S変換及びガードインターバルGI付加回路105は、パラレル時間波形データと周波数点数変更信号を取得し、ガードインターバル期間の波形が付加された、複素数時系列の時間波形データを出力する。補間回路106は、複素数時系列の時間波形データと補間制御信号を取得し、複素数時系列である補間された時間波形データを出力する。デジタル周波数変換器DFC107は、補間された時間波形データと、サブキャリアマッピング回路103からの周波数及び位相制御信号を取得し、複素数である複素デジタルベースバンド信号複素DBB信号を出力する。本実施形態においては、シンボルマッピング回路101から、シリアル-パラレルS/P変換回路102、サブキャリアマッピング回路103、逆高速フーリエ変換器IFFT104、パラレル-シリアルP/S変換及びガードインターバルGI付加回路105、補間回路106、デジタル周波数変換器DFC107までを、OFDM変調器とする。すなわち、時系列の送信データが入力されてから、複素DBB信号が生成されるまでの一連の処理をOFDM変調に関する処理と見做す。分割回路108は、複素DBB信号を取得し、同相デジタルベースバンド信号I-DBB信号と、直交デジタルベースバンド信号Q-DBB信号を出力する。デジタル-アナログ変換器D/A109及びデジタル-アナログ変換器D/A110は、各々I-DBB信号、Q-DBB信号を取得し、各々同相アナログベースバンド信号I-ABB信号、直交アナログベースバンド信号Q-ABB信号を出力する。局部発振器LOOSC113は、局部発振信号LO信号を生成し出力する。90°移相器114は、LO信号を取得し、直交LO信号を出力する。周波数変換器Mixer111は、I-ABB信号とLO信号を取得し、同相搬送帯域信号I-RF信号を出力する。周波数変換器Mixer112は、Q-ABB信号と直交LO信号を取得し、直交搬送帯域信号Q-RF信号を出力する。合成器115は、I-RF信号とQ-RF信号を取得し、搬送帯域信号RF信号を出力する。次に、デジタル周波数変換器DFC107の構成を、詳細に説明する。図2を参照すると、図1に示す、デジタル周波数変換器DFC107の詳細が示されている。DFC107に入力された、補間された時間波形データは、複素乗算器Mult201に入力される。デジタル周波数シンセサイザDigitalOSC202は、周波数及び位相制御信号を取得し、周波数、位相を有するデジタル正弦波波形値であるデジタルLO信号を出力する。複素乗算器Mult201は、補間された時間波形データとデジタルLO信号を取得し、複素DBB信号を出力する。動作の説明次に図1の送信装置100の動作について説明する。送信データであるビット時系列は、シンボルマッピング回路101に入力され、時系列の複素数である、多値シンボルデータに変換される。多値シンボルデータは、例えば16QAMや64QAMなどのシンボルで、複数のビット情報を含む複素数である。また、そのシンボルにて変調すべきサブキャリアの周波数情報や出力されるべき時刻タイミング情報も、例えば時系列の順序の形式でリンクされている。時系列である多値シンボルデータは、シリアル-パラレルS/P変換回路102に入力され、パラレル変換されて、パラレル多値シンボルデータとして、出力される。パラレル多値シンボルデータは、サブキャリアマッピング回路103に入力され、パラレル多値シンボルデータの中に含まれる多値シンボルデータとその各々にリンクされた変調すべきサブキャリアの周波数情報を元に、サブキャリア周波数の割り当てを変更され、IFFT104へ出力される。さらに、サブキャリアマッピング回路103は、周波数点数変更信号を生成してIFFT104とP/S変換及びGI付加回路105へ、補間制御信号を生成して補間回路106へ出力し、周波数及び位相制御信号を生成しデジタル周波数変換器107へ出力する。一般的に、OFDM変調器の逆高速フーリエ変換では、周波数0を中心として、正と負の周波数に対称な形でサブキャリアが配置される。周波数点の数をNとすると、逆高速フーリエ変換演算量はNlogNに比例する。N=2048の場合、NlogN=15615.219であるが、N=1024の場合NlogN=7097.827となり、周波数点の削減で大幅に演算量を削減できる。また演算量の削減に加え、シリアル-パラレル変換におけるデータ入力を待つ時間が、2048個分から1024個分となり、以降の演算開始を早めることができ、その結果レイテンシを削減することができる。レイテンシの削減はさらに、演算器が占有される時間帯が短縮されることにもつながり、その結果必要とされる演算リソースを削減することができる。なお、周波数点数Nが小さい場合、逆高速フーリエ変換以外の数値演算や波形テーブル読み出しによりサブキャリアの正弦波形を生成し逆高速フーリエ変換の代替とすることで、演算量を削減できる。一方、OFDMA方式やSC-FDMA方式においては、生成すべきサブキャリアが周波数軸上局所的にしか存在しない局在している場合がある。それはパラレル多値シンボルデータの中で、値が0である多値シンボルデータと、0でない多値シンボルデータの分布から判定することができる。なお、ここで値が0であるとは、多値シンボルデータに含まれる複素データの実部または虚部が共に0であることを意味し、値が0でないとは、多値シンボルデータに含まれる複素データの実部または虚部の少なくとも一方が0ではないことを意味している。サブキャリアマッピング回路103は、上記サブキャリアの局在判定を行い、その結果に基づき、サブキャリアの周波数シフトと、周波数点数変更信号を用いたIFFT104への逆高速フーリエ変換周波数点数の変更指示を行う。より、詳細に言えば、サブキャリアマッピング回路103は、多値シンボルデータに包含された複素データの値に基づいて、隣接する一定の周波数点の範囲特定の周波数帯域を定めて、そこに含まれる周波数点の数を周波数点数変更信号としてIFFT104に出力する。また、サブキャリアマッピング回路103は、多値シンボルデータに包含された複素データのうち、定められた周波数帯域に含まれるサブキャリアが割り当てられた複素データに対して選択的に周波数シフトを行い、そして、IFFT104は、選択的に周波数シフトが行われた夫々の複素データに対して逆高速フーリエ変換を行う。例えば、最大周波数点Nmax=2048として逆高速フーリエ変換を行うシステムであっても、実際に生成を要求されるサブキャリア0でない多値シンボルデータが、隣接する1024周波数点以内にある場合には、0でない多値シンボルデータの分布の中央の周波数が周波数0となるよう周波数シフトし、周波数点N=1024として逆高速フーリエ変換するよう、IFFT104へ周波数シフトされたパラレル多値シンボルデータと、周波数点数変更信号を送付する。ただし、この場合二つの問題が発生する。一つは、IFFT104の出力するサブキャリアの周波数や位相が、本来あるべき値からシフトしてしまうことである。二つ目は、IFFT104において、入力の周波数点数を減らすと、出力波形のサンプリング点数も減少し、つまり出力波形のサンプリング点が間引かれてしまうことである。これらを解決するため、周波数や位相のシフトについてはデジタル周波数変換器107を設け、サブキャリアマッピング回路103からの周波数及び位相制御信号を元に、周波数及び位相を補償する。なお、周波数及び位相制御信号は、サブキャリアマッピング回路103によってシフトされた周波数、またはシフトによって変化した位相に関する情報を含んでいる。波形サンプリング点数については、サブキャリアマッピング回路103からの補間制御信号を元に、補間回路106にて波形サンプリング点データを補う。なお、補間制御信号は、サブキャリアマッピング回路103がサブキャリアの周波数シフトと周波数点数削減を行ったため間引かれることとなる、出力波形のサンプリング点数に関する情報を含んでいる。ここで、間引かれることとなる、出力波形のサンプリング点数に関する情報とは、例えばサブキャリアマッピング回路103の出力するパラレル多値シンボルデータの周波数点数サブキャリア数である。周波数シフトされたパラレル多値シンボルデータは、IFFT104に入力され、周波数点数変更信号を元に逆高速フーリエ変換され、複素数であるパラレル時間波形データに変換される。IFFT104は、周波数点数変更信号により、周波数点数に合わせて演算回路を動作または停止させることができる。また、周波数点数に適した演算回路を選択し、切り替えることができる。また演算処理を行うプログラムの動作を設定するパラメータを変更し、周波数点数に適した動作をする。パラレル時間波形データは、P/S変換及びGI付加回路105にてガードインターバルを付加され、シリアルデータである複素数時系列の補間前時間波形データに変換される。パラレル時間波形データのデータ数は、IFFT104の入力データ数、つまりサブキャリア数に応じて変化する。P/S変換及びGI付加回路105は、予め入力されるパラレル時間波形データの、データ数を把握しその情報に基づいて動作する必要がある。そのため、P/S変換及びGI付加回路105は、サブキャリアマッピング回路103からの周波数点数変更信号に基づいて、上記処理を実行する。補間前時間波形データは、補間回路106に入力され、サブキャリアマッピング回路103からの補間制御信号を元に波形データを補間され、時間波形データとして出力される。時間波形データは、デジタル周波数変換器107に入力され、サブキャリアマッピング回路103によってシフトされた周波数分、逆方向の周波数シフトを受け、複素DBB信号として出力される。このとき位相も補償される。補償すべきシフト周波数や位相の情報は、周波数及び位相制御信号として、予めサブキャリアマッピング回路103から送付される。複素DBB信号は、分割回路108に入力される。以降の動作は、図4で示した一般的なOFDM送信装置と同じなので、説明を省略する。図2を用いて、デジタル周波数変換器107の動作を示す。デジタル周波数変換器107に入力された時間波形データは、複素乗算器Mult201に入力される。一方、デジタル周波数変換器107に入力された周波数及び位相制御信号はデジタル周波数シンセサイザDigitalOSC202に入力され、それを元にデジタル周波数シンセサイザDigitalOSC202は、複素数のデジタル波形である、デジタルLO信号を生成する。デジタルLO信号は、複素乗算器201にて時間波形データと乗算され、その積として複素DBB信号が生成される。デジタル周波数シンセサイザDigitalOSC202の具体例として、ダイレクトデジタルシンセサイザDDSのデジタル正弦波波形生成回路が挙げられる。なおDDSでは、アナログ変換して出力される場合が一般的である。送信装置100の各部は、コンピュータプログラムにより論理的に実現されてもよいし、固有のハードウェアとして形成されてもよいし、ソフトウェアとハードウェアとの組み合わせとして実現されることもできる。送信装置100の各部が、コンピュータプログラムによって実現される場合、コンピュータが読み出し可能な記憶媒体に格納され、コンピュータは当該記憶媒体からコンピュータプログラムを読み出し、主に以下のような処理を実行する。a入力されたビット列を、複数の複素データに変換し、複素データの夫々に異なるサブキャリアを割り当てる。b複素データの値に基づいて周波数帯域を定め、定められた周波数帯域に含まれるサブキャリアが割り当てられた複素データを選択する。cbの処理で選択された複素データに対して逆高速フーリエ変換逆離散フーリエ変換を行い、波形データを生成する。dbの処理で定められた周波数帯域に基づいて、波形データの補間と周波数シフトを行う。ここで、本実施形態の効果について説明する。本実施形態は、逆高速フーリエ変換器104に入力される複素データの数周波数点数を削減するので、逆高速フーリエ変換の演算量を削減することができる。従って、逆高速フーリエ変換器104の消費電力を削減することもできる。また、逆高速フーリエ変換の演算にかかるレイテンシを削減することができる。また、回路設計段階で、逆高速フーリエ変換器104に入力される周波数点数を、シンボルマッピング回路101が割り当てるサブキャリア数より少なく設定しておけば、サブキャリアマッピング回路103や逆高速フーリエ変換器104の回路規模を小さくすることができる。従って、送信装置100全体としても回路規模の小型化を図ることができる。さらに、送信装置100の製造コストの削減も図ることができる。さらに、シリアル-パラレル変換回路102におけるデータ入力の待ち時間が短縮され、全体のレイテンシを削減することができる。逆高速フーリエ変換演算の場合も含め、レイテンシの削減はさらに、演算器が占有される時間の短縮にもつながり、その結果必要とされる演算リソースの削減や、他の演算への転用が可能となる。第2の実施形態図5に、LTEシステムで使用されるDFT-SpreadOFDMに基づくSC-FDMA方式を用いた送信装置500の構成を示す。DFT-SpreadOFDMに基づくSC-FDMA方式以下、SC-FDMA方式と呼ぶ。とは、送信すべきシンボル系列を離散フーリエ変換DFTした上でOFDM方式の入力とするものである。以下、図4との差分について説明する。入力された送信データであるビット時系列は、シンボルマッピング回路301にて16QAMや64QAMなど、時系列の多値シンボルデータに変換され、シリアル-パラレルS/P変換回路302にてパラレル多値シンボルデータに変換されて離散フーリエ変換器DFT303に入力され、ここで高速フーリエ変換により複数の離散的な周波数スペクトルデータに変換される。離散フーリエ変換のサンプリング点の数は、入力される多値シンボルデータの単位時間あたりの数であるシンボルレートに応じて決定され、多値シンボルデータのシンボルレートが高ければ多く、低ければ少ない。その結果、出力される周波数スペクトルデータの数も入力される多値シンボルデータのシンボルレートに対応し、多値シンボルデータのシンボルレートが高ければ周波数スペクトルデータの数が多く、低ければ少なくなる。個々の周波数スペクトルデータは、OFDM変調器における複素データに対応する。第1の実施形態のOFDM変調器では、多値シンボルデータ、複素データ及びサブキャリアが各々一対一で対応していた。SC-FDMA方式では、DFT303の高速フーリエ変換離散フーリエ変換によって、複数の多値シンボルデータから複素データであるところの周波数スペクトルデータが抽出される。周波数スペクトルデータはサブキャリアと一対一対応しているが、多値シンボルデータはそれらと一対一対応していない点が、前記OFDM変調器とは異なっている。すなわち、第1の実施形態のシンボルマッピング回路101は単一の多値シンボルデータに対して単一サブキャリアを割り当てるのに対して、本実施形態のシンボルマッピング回路301は結果的に複数の多値シンボルデータに対して複数のサブキャリアを割り当て、多値シンボルデータとサブキャリアとをM対Nで対応付けている点において異なっている。周波数スペクトルデータは、サブキャリアマッピング回路503にて、予め決められたサブキャリアに割り当てられ、サブキャリアのスペクトルとして出力される。サブキャリアの割り当て情報は、システムの上位階層から与えられる。このようにSC-FDMA方式においては、多値シンボルデータ及びそこから派生する周波数スペクトルデータに、対応するサブキャリアの数周波数帯域幅の情報は対応付けられているが、サブキャリアの周波数は直接には対応付けられていない。なお、システムの上位階層とは、送信装置500を含む通信システムの図5には図示されない部分のことである。システムの上位階層は、送信装置500の内部に存在してもよいし、外部に存在してもよい。以上より、SC-FDMA方式では、多値シンボルデータのシンボルレートに応じ使用されるサブキャリアの数は変化する。ゆえに、一つの送信装置が、送信帯域として割り当てられている周波数帯域に設定された全てのサブキャリアを占有することは可能であるが、一方で同時に全てのサブキャリアを使用するとは限らない。逆に、使用していないサブキャリアは他の送信装置が使用することで、同時に複数の送信装置が同一の送信帯域を共用することができ、周波数資源を有効利用できる。それが、SC-FDMA方式の1番目の特徴である。また一般に、OFDM方式のようなマルチキャリア方式は、シングルキャリア方式に比べ、無線信号におけるPAPRPeaktoAveragePowerRatioが大きくなり、より低歪みの無線回路が必要とされる。一方、SC-FDMA方式では、元となる時間波形に対応する多値シンボルデータの時系列を離散フーリエ変換してサブキャリアの変調情報周波数スペクトル情報を生成し、さらにサブキャリアの相対的な周波数配置をサブキャリアマッピングの前後で変更しないことで、無線信号の時間波形をシングルキャリア方式の波形に近づけ、PAPRをシングルキャリア方式に近いレベルに抑えて、無線回路に要求される低歪み特性を緩和している。2番目の特徴である。以上、二つの特徴が、SC-FDMASingleCarrier-FrequencyDivisionMaltipleAccessと命名された理由である。SC-FDMA方式のさらなる特徴として、サブキャリアのマッピングを切り替えることで、使用するサブキャリアの周波数を容易に変更することができる。これを用いてLTEシステムでは、周波数ホッピング機能を実現している。図5では一例として、サブキャリアマッピング回路503が、DFT303の出力を相対的な周波数配置を維持したままサブキャリア周波数f5からfn-4に割り当て、使用されないサブキャリア周波数f0からf4及びfn-3からfn-1については0を出力する、つまりサブキャリアが存在しない場合を、模式的に示している。ただし、f0<f1<f2<f3<f4<f5<<fn-4<fn-3<fn-2<fn-1とする。サブキャリアマッピング回路503の出力は、逆高速フーリエ変換器IFFT404に入力され、ここで逆高速フーリエ演算により時間波形に変換される。以降の構成や動作は図4と同じなので、説明を省略する。次に、3GPPのLTEシステムを例として、SC-FDMA信号生成方法を説明する。式1は、3GPPTS36.211仕様に示されたSC-FDMA方式に関する定義式の一つである。サブキャリアの周波数スペクトルデータを元に生成されるアナログベースバンド信号を示している。図6には、サブキャリア周波数-時間平面上での周波数スペクトルデータの配置を表す、Resourcegridを示す。図5と対比すると、左辺のSltはD/A変換器109の出力であるI-ABB信号とD/A変換器110の出力であるQ-ABB信号をまとめて複素表示したものアナログベースバンド信号であり、右辺のak-,lはサブキャリアマッピング回路503の出力である周波数スペクトルデータに対応する。ここでの演算は、ほとんどがIFFT404の逆高速フーリエ変換に要されるものである。逆高速フーリエ変換の演算量は、高速フーリエ変換同様に入力データ数高速フーリエ変換の場合波形サンプリング点数、逆高速フーリエ変換の場合は周波数点数をNとすると、おおよそNlogNに比例することが知られている。LTEシステムのSC-FDMA信号においてはN=2048とされており、NlogN=15615.219となる。続いて、図3を用いて、本発明の第2の実施形態に係るSC-FDMA方式を用いた送信装置300について説明する。送信装置300には、本発明の変調器が用いられている。本図において、シリアル-パラレルS/P変換回路302は、シンボルマッピング回路301から出力された、時系列の複素数である、多値シンボルデータを取得し、パラレル多値シンボルデータを出力する。離散フーリエ変換器DFT303は、パラレル多値シンボルデータを取得し、離散的な周波数スペクトルデータを出力する。サブキャリアマッピング回路304は、周波数スペクトルデータを取得し、IFFT104へ出力すると共に、周波数点数変更信号、周波数及び位相制御データと、補間制御データを出力する。その他の構成は、図1の送信装置100と同じである。次に、図3の送信装置300の動作を示す。シンボルマッピング回路301で生成された、時系列である多値シンボルデータは、S/P変換回路302に入力され、パラレル変換されて、パラレル多値シンボルデータとして、出力される。パラレル多値シンボルデータは、DFT303に入力され離散フーリエ変換され、複素数である離散的な周波数スペクトルデータとして出力される。SC-FDMA方式では、個々の周波数スペクトルデータに含まれる振幅情報と位相情報を用いて、逆高速フーリエ変換により各々に対応したサブキャリアを生成する。個々の周波数スペクトルデータは、サブキャリアマッピング回路304にてサブキャリアの周波数情報とリンクされる。周波数スペクトルデータは、サブキャリアマッピング回路304に入力され、周波数スペクトルデータの値と、その各々に割り当てるべくシステム上位階層から指定されたサブキャリアの周波数情報を元に、サブキャリア周波数の割り当てを変更され、IFFT104へ出力される。なお、システム上位階層とは、送信装置300を含む通信システムの図3には図示されない部分のことである。システムの上位階層は、送信装置300の内部に存在してもよいし、外部に存在してもよい。さらに、サブキャリアマッピング回路304は、周波数点数変更信号を生成してIFFT104とP/S変換及びGI付加回路105へ出力し、補間制御信号を生成して補間回路106へ出力し、さらに周波数及び位相制御信号を生成しデジタル周波数変換器107へ出力する。特にSC-FDMA方式は、多くのOFDM変調を用いた方式の中でも、サブキャリアを周波数軸上局所的に配置することを特徴としている。また、サブキャリアの局在情報を含むサブキャリア周波数の割り当て情報は、システムの上位階層より与えられている。サブキャリアマッピング回路304は、この情報を元にサブキャリア周波数の割り当ての他、周波数点数変更信号、補間制御信号、周波数及び位相制御信号を生成する。以下、既に述べた3GPPTS36.211仕様に記載されたSC-FDMA方式を例として、数式を用いて動作を説明する。既に述べた通り、3GPPTS36.211仕様では、SC-FDMA方式によるUplink上りアナログベースバンド信号をSC-FDMAシンボルSltとして式1で定義している。以下、式1を再掲する。式1において、式2は、Uplink帯域内に存在できるサブキャリア数を示す。また、式1におけるk-は、式3で定義される。さらに、lは、SC-FDMAシンボルを時間軸方向で識別するために付与された連番である。kは、Uplink帯域内に存在できるサブキャリアの周波数を識別するために付与された連番である。なお、このSC-FDMA方式におけるOFDM変調器に割り当てられていないサブキャリア例えば、同じUplink帯域内で他の送信装置が使用するサブキャリアも含んでいることに注意する必要がある。ak,lは、Resourceelementk,lの内容つまり周波数スペクトルデータである。このSC-FDMA方式のOFDM変調器に割り当てられていないサブキャリアに関するResourceelementも含まれるが、それらは値が0となる。Δfは、サブキャリアの周波数間隔で、15kHzに固定されている。k1/2Δfは、k番目のサブキャリアに関する帯域中央からのオフセット周波数である。NCP,lは、Basictimeunit単位で表したCyclicprefixの長さである。Tsは、Basictimeunitの時間長で、1/30.72MHzである。NCP,lTsは、l番目のSC-FDMAシンボルに関し、先頭に付くCyclicprefixの時間長である。関連して図6には、サブキャリア周波数-時間平面上での周波数スペクトルデータの配置を表す、Resourcegridを示す。ここでは説明のため、SC-FDMA方式のOFDM変調に割り当てられているサブキャリアの数をNとする。これらは連続して隣接するサブキャリアに割り当てられることから、SC-FDMA方式のアナログベースバンド信号中ks,,ksN-1番のサブキャリアに割り当てられるとし、ak-,lをzk-ksを用いて、式4のように定義する。また、特定のSC-FDMAシンボルに注目することとし、lの表記は省略する。さらに、簡略化のためCyclicprefixを省略すると、式1は式4を代入して式5のように表すことができる。ただし、ここでm=k-ksである。ここで、逆フーリエ変換に離散逆フーリエ変換を導入する。式5はあるSC-FDMAシンボルに関するアナログベースバンド信号を表しているが、逆フーリエ変換を離散逆フーリエ変換に置き換えることは、デジタルベースバンド信号としての表示に置き換えることに対応する。Δt=1/NΔf、t=Δtnnは整数とすると、離散逆フーリエ変換は1SC-FDMAシンボル毎に実行されるので、以下の式6に示す関係が成り立つ。式6を式5に代入すると式7が得られる。ただし、ここでn=0,1,,N-1である。式7は、SC-FDMA方式のデジタルベースバンド信号生成においてks,,ksN-1番目に配置されたN個のサブキャリアが使用される場合、これらN個のサブキャリア分について逆フーリエ変換を行って波形信号を生成し、そこへ、複素数のデジタル波形であるデジタルLO信号を乗算しても同様の結果が得られることを示している。すなわち、逆フーリエ変換によって生成される波形信号が、以下の式8によって表され、デジタルLO信号が、以下の式9によって表されている。デジタル周波数変換器107では、上記に基づいてデジタル周波数シンセサイザDigitalOSC202がデジタルLO信号を生成し、複素乗算器Mult201が乗算を実行する。以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。例えば、第2の実施形態では、本発明のOFDM変調器がSC-FDMA方式の送信装置に応用されることを説明したが、他の方式の送信装置に用いられてもよい。この出願は、2010年4月13日に出願された日本出願特願2010-92318号を基礎とする優先権を主張し、その開示の全てをここに取り込む。"