"行列状に配置され、受光量に応じた電気信号を出力する複数の画素と、前記複数の画素の列ごとに設けられ、前記複数の画素のうち対応する列から出力される電気信号を順次転送するための複数の列信号線と、前記複数の列信号線ごとに設けられ、対応する列の前記複数の列信号線を通して転送された前記電気信号を保持する複数の保持回路とを備え、前記複数の保持回路は、前記保持回路に設けられた回路素子の入力容量に前記電気信号を保持する固体撮像素子。前記回路素子は、保持トランジスタであり、前記入力容量は、前記保持トランジスタのゲート容量である請求項1に記載の固体撮像素子。前記複数の保持回路のそれぞれは、前記複数の列信号線から前記電気信号が入力される第1のトランジスタと、前記電気信号を保持する前記保持トランジスタと、前記保持トランジスタから前記電気信号を読み出す第2のトランジスタとを有し、前記第1のトランジスタは、ソースおよびドレインのいずれか一方が前記複数の列信号線に接続され、他方が前記保持トランジスタのゲートに接続され、前記保持トランジスタは、ソースまたはドレインが前記第2のトランジスタのソースおよびドレインのいずれか一方に接続され、前記第2のトランジスタは、ソースおよびドレインのいずれか他方が読み出し列信号線に接続されている請求項2に記載の固体撮像素子。前記複数の保持回路のそれぞれは、前記保持トランジスタに前記電気信号を保持するときに、前記第1のトランジスタおよび前記第2のトランジスタを導通することで、前記電気信号を増幅しながら前記電気信号を保持する請求項3に記載の固体撮像素子。前記読み出し列信号線にそれぞれ接続され、前記複数の画素が受光していないときのリセット信号と前記電気信号との差分信号を前記保持回路から出力する複数の差分回路を更に備える請求項3または4に記載の固体撮像素子。固体撮像素子の駆動方法であって、前記固体撮像素子は、行列状に配置され、受光量に応じた電気信号を出力する複数の画素と、前記複数の画素の列ごとに設けられ、前記複数の画素のうち対応する列から出力される電気信号を順次転送するための複数の列信号線と、前記複数の列信号線ごとに設けられ、対応する列の前記複数の列信号線を通して転送された前記電気信号を保持する複数の保持回路とを備え、前記複数の保持回路のそれぞれは、前記複数の列信号線から前記電気信号が入力される第1のトランジスタと、前記電気信号を保持する保持トランジスタと、前記保持トランジスタから前記電気信号を読み出す第2のトランジスタとを有し、前記第1のトランジスタは、ソースおよびドレインのいずれか一方が前記複数の列信号線に接続され、他方が前記保持トランジスタのゲートに接続され、前記保持トランジスタは、ソースまたはドレインが前記第2のトランジスタのソースおよびドレインのいずれか一方に接続され、前記第2のトランジスタは、ソースおよびドレインのいずれか他方が読み出し列信号線に接続され、前記複数の保持回路のそれぞれは、前記保持トランジスタに前記電気信号を保持するときに、前記第1のトランジスタおよび前記第2のトランジスタを導通することで、前記電気信号を増幅しながら前記電気信号を保持する固体撮像素子の駆動方法。しかしながら、特許文献1に記載の技術では、それぞれのメモリセルでメモリ容量とメモリ用アンプ増幅用のトランジスタとを独立に備える構成となっており、メモリセルの回路面積が増大する。この回路面積の増大に伴い、画素セルにおける受光部の開口度の低下が問題となる。また、従来技術は低消費電力化のための手段を具備していないため、全画素数分のメモリにデータを書き込み、読み出すために消費される電力が膨大となり、素子温度増大に伴う暗電流増加、寄生回路部でのラッチアップ発生、ひいては素子の破壊にすらおよぶ危険性がある。また、従来技術はメモリ部に用いられているキャパシタに高電圧を印加することで信号を保持する方式であったため、長時間の信号保持特性が悪く、多画素数の全画素読み出し後の画像にリーク電流のばらつきノイズが重畳するという実用上大きな課題があった。本発明の第1の目的は、画素からの信号を保持するための回路を小面積で実現することができる固体撮像素子を提供することである。本発明の第2の目的は、消費電力を低減して暗電流を低減する固体撮像装置を提供することである。本発明の第3の目的は、リーク電流によるばらつきノイズを低減する固体撮像装置を提供することである。上記第1の目的を達成するために、本発明の一形態に係る固体撮像素子は、行列状に配置され、受光量に応じた電気信号を出力する複数の画素と、前記複数の画素の列ごとに設けられ、前記複数の画素のうち対応する列から出力される電気信号を順次転送するための複数の列信号線と、前記複数の列信号線ごとに設けられ、対応する列の前記複数の列信号線を通して転送された前記電気信号を保持する複数の保持回路とを備え、前記複数の保持回路は、前記保持回路に設けられた回路素子の入力容量に前記電気信号を保持する。このような構成によれば、保持回路に設けられた素子の入力容量を、画素から出力された電気信号の保持用の容量として使用するので、保持用の容量を改めて設ける必要がなくなる。したがって、回路の面積を縮小することができる。また、前記回路素子は、保持トランジスタであり、前記入力容量は、前記保持トランジスタのゲート容量であることが好ましい。このような構成によれば、保持トランジスタのゲート容量を、画素から出力された電気信号の保持用の容量として使用するので、保持用の容量とアンプ増幅用のトランジスタとを別々に設ける必要がなくなる。つまり、保持トランジスタは、保持用の容量としての役割とアンプとしての役割の双方を担っており、保持用の容量とアンプとを独立に備えていた従来技術と比較して回路の面積を縮小することが可能である。また、前記複数の保持回路のそれぞれは、前記複数の列信号線から前記電気信号が入力される第1のトランジスタと、前記電気信号を保持する前記保持トランジスタと、前記保持トランジスタから前記電気信号を読み出す第2のトランジスタとを有し、前記第1のトランジスタは、ソースおよびドレインのいずれか一方が前記複数の列信号線に接続され、他方が前記保持トランジスタのゲートに接続され、前記保持トランジスタは、ソースまたはドレインが前記第2のトランジスタのソースおよびドレインのいずれか一方に接続され、前記第2のトランジスタは、ソースおよびドレインのいずれか他方が読み出し列信号線に接続されていることが好ましい。このような構成によれば、保持回路に設けられた保持トランジスタを利用して、当該保持トランジスタのゲート容量を画素から出力された電気信号の保持用の容量として使用するので、保持回路の構成を大きく変更することなく、回路の面積を縮小することができる。また、前記複数の保持回路のそれぞれは、前記保持トランジスタに前記電気信号を保持するときに、前記第1のトランジスタおよび前記第2のトランジスタを導通することで、前記電気信号を増幅しながら前記電気信号を保持することが好ましい。このような構成によれば、第1のトランジスタが導通するとき、第2のトランジスタも導通しているため、保持トランジスタおよび第2のトランジスタは電流源とともにソースフォロア、つまりアンプとして動作する。したがって、保持トランジスタのゲート容量に蓄積された電気信号に応じた出力信号を増幅して効率よく読み出し列信号線に出力することができる。また、保持回路に電気信号を保持するとき、保持トランジスタおよび第2のトランジスタは、保持回路に保持されている電気信号を読み出すときと同様に導通状態にされる。つまり、保持回路に電気信号を保持するとき、保持回路に保持されている電気信号を読み出すときの状態と同じ状態になるので、保持している信号値を正確に保持し読み出すことができる。また、前記読み出し列信号線にそれぞれ接続され、前記複数の画素が受光していないときのリセット信号と前記電気信号との差分信号を前記保持回路から出力する複数の差分回路を更に備えることが好ましい。このような構成によれば、上記した構成の固体撮像素子に差分回路を組み合わせることで、電気信号に含まれるノイズを抑制することが可能である。また、本発明の一形態に係る固体撮像素子は、固体撮像素子の駆動方法であって、前記固体撮像素子は、行列状に配置され、受光量に応じた電気信号を出力する複数の画素と、前記複数の画素の列ごとに設けられ、前記複数の画素のうち対応する列から出力される電気信号を順次転送するための複数の列信号線と、前記複数の列信号線ごとに設けられ、対応する列の前記複数の列信号線を通して転送された前記電気信号を保持する複数の保持回路とを備え、前記複数の保持回路のそれぞれは、前記複数の列信号線から前記電気信号が入力される第1のトランジスタと、前記電気信号を保持する保持トランジスタと、前記保持トランジスタから前記電気信号を読み出す第2のトランジスタとを有し、前記第1のトランジスタは、ソースおよびドレインのいずれか一方が前記複数の列信号線に接続され、他方が前記保持トランジスタのゲートに接続され、前記保持トランジスタは、ソースまたはドレインが前記第2のトランジスタのソースおよびドレインのいずれか一方に接続され、前記第2のトランジスタは、ソースおよびドレインのいずれか他方が読み出し列信号線に接続され、前記複数の保持回路のそれぞれは、前記保持トランジスタに前記電気信号を保持するときに、前記第1のトランジスタおよび前記第2のトランジスタを導通することで、前記電気信号を増幅しながら前記電気信号を保持する。このような構成によれば、第1のトランジスタが導通するとき、第2のトランジスタも導通しているため、保持トランジスタおよび第2のトランジスタは電流源とともにソースフォロア、つまりアンプとして動作する。したがって、保持トランジスタのゲート容量に蓄積された電気信号に応じた出力信号を増幅して効率よく読み出し列信号線に出力することができる。また、保持回路に電気信号を保持するとき、保持トランジスタおよび第2のトランジスタは、保持回路に保持されている電気信号を読み出すときと同様に導通状態にされる。つまり、保持回路に電気信号を保持するとき、保持回路に保持されている電気信号を読み出すときの状態と同じ状態になるので、保持している信号値を正確に保持し読み出すことができる。上記第2の目的を達成するために本発明の一形態における固体撮像装置は、行列状に配置され受光量に応じた電気信号を出力する複数の画素部と、前記複数の画素部の列毎に設けられた列信号線と、前記列信号線から伝達される電気信号を記憶する行列状に配置された複数の記憶セルを有する第1の記憶部とを備え、前記記憶セルは、デプレッション型電界効果トランジスタを有し、前記列信号線からの前記電気信号を、前記デプレッション型電界効果トランジスタのゲート容量に記憶する。この構成によれば、書き込み読み出し動作時のゲート電圧の変動に対しても変動の少ないゲート容量に電気信号を記憶させるので、消費電力を低減して暗電流を低減することができる。ここで、前記第1の記憶部は、前記複数の記憶セルと、前記複数の画素部の列に対応する複数の出力信号線と、前記出力信号線に接続された電流源トランジスタとを有し、各記憶セルは、ドレインおよびソースの一方が電源線または接地線に接続された前記デプレッション型電界効果トランジスタと、対応する列信号線と前記デプレッション型電界効果トランジスタのゲートとの間に挿入された書き込みスイッチトランジスタと、前記デプレッション型電界効果トランジスタのドレインおよびソースの他方と、対応する出力信号線との間に挿入された読み出しスイッチトランジスタとを備えるようにとしてもよい。この構成によれば、デプレッション型電界効果トランジスタは、ゲート容量にアナログ信号を保持する記憶セルとしての機能と、ゲート容量に保持されたアナログ信号に応じた電圧を出力するソースフォロアアンプとしての機能とを兼用するので、第1の記憶部の回路構成を簡単にし、部品点数や配線抵抗を低減し、チップ全体の消費電力を大幅に低減することが可能となる。その結果、発熱量を低減し暗電流を低減することができる。ここで、前記記憶セルは、対応する列信号線から前記電気信号が伝達されたとき、前記読み出しスイッチトランジスタがオフの状態で、前記書き込みスイッチトランジスタを一時的にオンにすることにより、前記電気信号を前記ゲート容量に記憶させる構成としてもよい。この構成によれば、前記電気信号の書き込み時に、前記デプレッション型電界効果トランジスタと出力信号線との間で前記読み出しスイッチトランジスタを通じて流れる電流を除去する。このために要する消費電力を大幅に低減することが可能となる。また、前記基準信号の書き込み時に前記デプレッション型トランジスタの寄生ドレイン電流成分を完全に除去し、消費電力を大幅に低減することが可能となる。ここで、前記電気信号は、リセット状態の画素部から出力される基準電圧を示す基準信号と受光量に応じた画素信号とを含み、前記記憶セルは、対応する列信号線から前記基準信号が伝達されたとき、前記読み出しスイッチトランジスタがオフの状態で、前記書き込みスイッチトランジスタを一時的にオンにすることにより、前記基準信号を前記ゲート容量に記憶させる構成としてもよい。この構成によれば、前記基準信号の書き込み時に、前記デプレッション型電界効果トランジスタと出力信号線との間で前記読み出しスイッチトランジスタを通じて流れる電流を除去する。このために要する消費電力を大幅に低減することが可能となる。また、前記基準信号の書き込み時に前記デプレッション型トランジスタの寄生ドレイン電流成分を完全に除去し、消費電力を大幅に低減することが可能となる。ここで、前記記憶セルは、さらに、前記書き込みスイッチトランジスタがオフの状態で、前記読み出しスイッチトランジスタを一時的にオンにすることにより、前記デプレッション型電界効果トランジスタのドレインおよびソースの前記他方から、前記ゲート容量に記憶された前記基準信号を対応する出力信号線に出力する構成としてもよい。ここで、前記記憶セルは、さらに、対応する列信号線から前記画素信号が伝達されたとき、前記読み出しスイッチトランジスタがオンの状態で、前記書き込みスイッチトランジスタを一時的にオンにすることにより、前記デプレッション型電界効果トランジスタのドレインおよびソースの前記他方から対応する出力信号線に、前記画素信号を出力する構成としてもよい。ここで、前記電気信号は、基準電圧を示す基準信号と受光量に応じた画素信号とを含み、前記記憶セルは、対応する列信号線から前記画素信号が伝達されたとき、前記読み出しスイッチトランジスタがオフの状態で、前記書き込みスイッチトランジスタを一時的にオンにすることにより、前記画素信号を前記ゲート容量に記憶させる構成としてもよい。ここで、前記記憶セルは、さらに、前記書き込みスイッチトランジスタがオフの状態で、前記読み出しスイッチトランジスタを一時的にオンにすることにより、前記デプレッション型電界効果トランジスタのドレインおよびソースの前記他方から、前記ゲート容量に記憶された前記画素信号を対応する出力信号線に出力する構成としてもよい。また、本発明の一形態における固体撮像装置の駆動方法は、前記複数の画素部から前記列信号線に前記電気信号を出力し、対応する列信号線から前記電気信号が伝達されたとき、前記読み出しスイッチトランジスタがオフの状態で、前記書き込みスイッチトランジスタを一時的にオンにすることにより、前記電気信号を前記ゲート容量に記憶させる。上記第3の目的を達成するために本発明の一形態における固体撮像装置は、行列状に配置され受光量に応じた電気信号を出力する複数の画素部と、前記複数の画素部の列毎に設けられた列信号線と、前記列信号線毎に設けられ、対応する列信号線からの電気信号の極性を反転する反転増幅器と、行列状に配置された複数の記憶セルを有し前記反転増幅器から出力される反転電気信号を記憶する第1の記憶部とを備えることを特徴とする。このような構成とすることによって、電圧の高い電気信号ほどメモリに低電圧で書き込まれることになる。記憶セルのリークは電界強度に比例するため低電圧で書き込むほどリークが少なく信号劣化が少なくなる。画像では輝度の低いところほどノイズが目立ちやすいため、輝度の低いところほど高い電気信号になる画像では、低輝度部分のリーク電流による信号劣化を少なくすることで、ばらつきノイズの少ないより良好な画像を得ることができる。ここで、前記第1の記憶部は、前記複数の記憶セルと、前記複数の画素部の列に対応する複数の出力信号線と、前記出力信号線に接続された電流源トランジスタとを有し、各記憶セルは、ドレインおよびソースの一方が電源線または接地線に接続されたデプレッション型電界効果トランジスタと、対応する前記反転増幅器の出力端子と前記デプレッション型電界効果トランジスタのゲートとの間に挿入された書き込みスイッチトランジスタと、前記デプレッション型電界効果トランジスタのドレインおよびソースの他方と、対応する前記出力信号線との間に挿入された読み出しスイッチトランジスタとを備える構成としてもよい。この構成によれば、デプレッション型電界効果トランジスタは、ゲート容量にアナログ信号を保持する記憶セルとしての機能と、ゲート容量に保持されたアナログ信号に応じた電圧を出力するソースフォロアアンプとしての機能とを兼用するので、第1の記憶部の回路構成を簡単にし、部品点数や配線抵抗を低減し、チップ全体の消費電力を大幅に低減することが可能となる。その結果、発熱量を低減し暗電流を低減することができる。ここで、前記記憶セルは、対応する反転増幅器から前記反転電気信号が出力されたとき、前記読み出しスイッチトランジスタがオフの状態で、前記書き込みスイッチトランジスタを一時的にオンにすることにより、前記電気信号を前記ゲート容量に記憶させる構成としてもよい。この構成によれば、前記電気信号の書き込み時に、前記デプレッション型電界効果トランジスタと出力信号線との間で前記読み出しスイッチトランジスタを通じて流れる電流を除去する。このために要する消費電力を大幅に低減することが可能となる。また、前記基準信号の書き込み時に前記デプレッション型トランジスタの寄生ドレイン電流成分を完全に除去し、消費電力を大幅に低減することが可能となる。ここで、前記電気信号は、電源電圧にリセットされた画素部から出力される基準信号と受光量に応じた画素信号とを含み、前記反転電気信号は、反転基準信号と反転画素信号とを含み、前記記憶セルは、対応する反転増幅器から前記反転基準信号が出力されたとき、前記読み出しスイッチトランジスタがオフの状態で、前記書き込みスイッチトランジスタを一時的にオンにすることにより、前記反転基準信号を前記ゲート容量に記憶させる構成としてもよい。この構成によれば、前記基準信号の書き込み時に、前記デプレッション型電界効果トランジスタと出力信号線との間で前記読み出しスイッチトランジスタを通じて流れる電流を除去する。このために要する消費電力を大幅に低減することが可能となる。また、前記基準信号の書き込み時に前記デプレッション型トランジスタの寄生ドレイン電流成分を完全に除去し、消費電力を大幅に低減することが可能となる。ここで、前記記憶セルは、さらに、前記書き込みスイッチトランジスタがオフの状態で、前記読み出しスイッチトランジスタを一時的にオンにすることにより、前記デプレッション型電界効果トランジスタのドレインおよびソースの前記他方から、前記ゲート容量に記憶された前記反転基準信号を対応する出力信号線に出力する構成してもよい。ここで、前記記憶セルは、さらに、対応する反転増幅器から前記反転画素信号が出力されたとき、前記読み出しスイッチトランジスタがオンの状態で、前記書き込みスイッチトランジスタを一時的にオンにすることにより、前記デプレッション型電界効果トランジスタのドレインおよびソースの前記他方から対応する出力信号線に、前記反転画素信号を出力する構成としてもよい。ここで、前記電気信号は、電源電圧にリセットされた画素部から出力される基準信号と受光量に応じた画素信号とを含み、前記反転電気信号は、反転基準信号と反転画素信号とを含み、前記記憶セルは、対応する反転増幅器から前記反転画素信号が出力されたとき、前記読み出しスイッチトランジスタがオフの状態で、前記書き込みスイッチトランジスタを一時的にオンにすることにより、前記反転画素信号を前記ゲート容量に記憶させる構成としてもよい。ここで、前記記憶セルは、さらに、前記書き込みスイッチトランジスタがオフの状態で、前記読み出しスイッチトランジスタを一時的にオンにすることにより、前記デプレッション型電界効果トランジスタのドレインおよびソースの前記他方から、前記ゲート容量に記憶された前記反転画素信号を対応する出力信号線に出力するとしてもよい。ここで、前記デプレッション型電界効果トランジスタはPチャネル型であってもよい。また、本発明の固体撮像装置の駆動方法は、固体撮像装置の駆動方法であって、前記固体撮像装置は、行列状に配置され受光量に応じた電気信号を出力する複数の画素部と、前記複数の画素部の列毎に設けられた列信号線と、行列状に配置された複数の記憶セルを有し前記反転増幅器から出力される反転電気信号を記憶する第1の記憶部とを備え、各記憶セルは、ドレインおよびソースの一方が電源線または接地線に接続された前記デプレッション型電界効果トランジスタと、対応する列信号線と前記デプレッション型電界効果トランジスタのゲートとの間に挿入された書き込みスイッチトランジスタと、前記デプレッション型電界効果トランジスタのドレインおよびソースの他方と、対応する出力信号線との間に挿入された読み出しスイッチトランジスタとを備え、前記固体撮像装置の駆動方法は、前記複数の画素部から前記列信号線に前記電気信号を出力し、前記反転増幅器において前記電気信号の極性を反転し、対応する反転増幅器から反転電気信号が出力されたとき、前記読み出しスイッチトランジスタがオフの状態で、前記書き込みスイッチトランジスタを一時的にオンにすることにより、前記反転電気信号を前記ゲート容量に記憶させる。上記第1の目的を達成する本発明によれば、画素からの信号を保持するための回路を小面積で実現することができる固体撮像素子を提供することができる。上記第2の目的を達成する本発明によれば、各画素信号からの出力電気信号を素子内記憶装置に記憶する固体撮像素子において消費電力消費電力を低減して暗電流を低減することができる。上記第3の目的を達成する本発明によれば、各画素信号からの出力電気信号を素子内記憶装置に記憶する固体撮像素子において容量リークに伴うノイズを大幅に低減し高画質の撮像が可能となる。以下、本発明の実施の形態について図面を参照しながら説明する。なお、本発明について、以下の実施の形態および添付の図面を用いて説明を行うが、これは例示を目的としており、本発明がこれらに限定されることを意図しない。第1の実施の形態本発明の第1の実施の形態について述べる。本実施の形態に係る固体撮像素子は、行列状に配置され、受光量に応じた電気信号を出力する複数の画素と、複数の画素の列ごとに設けられ、複数の画素のうち対応する列から出力される電気信号を順次転送するための複数の列信号線と、複数の列信号線ごとに設けられ、対応する列の複数の列信号線を通して転送された電気信号を保持する複数の保持回路とを備え、複数の保持回路は、保持回路に設けられた回路素子の入力容量に電気信号を保持する。このような構成により、画素からの信号を保持するための回路を小面積で実現することができる。図1は、本実施の形態に係る固体撮像素子100の構成を示すブロック図である。図1の固体撮像素子100は、画素回路部1と、保持回路部2と、差分回路部3と、出力線4と、水平走査回路5と、垂直走査回路6とを備える。画素回路部1は、単位画素を行列状に複数有する。保持回路部2は、単位保持回路である保持回路を行列状に複数有する。画素回路部1と保持回路部2は、列信号線21により、列ごとに接続されている。また、差分回路部3は、単位差分回路である差分回路を行列状に複数有する。保持回路部2と差分回路部3は、読み出し列信号線34により、列ごとに接続されている。画素回路部1からは、基準出力と信号出力が出力される。基準出力とは、画素回路部1に光が照射されていない場合に画素回路部1から出力される電気信号、つまり、初期状態の電気信号をいう。また、信号出力とは、画素回路部1に光が照射された場合に画素回路部1の受光量に応じて画素回路部1から出力される電気信号をいう。保持回路部2は、画素回路部1から出力された基準出力と信号出力を保持する。差分回路部3は、保持回路部2に保持されている基準出力と信号出力の差分である差分出力信号を出力する。この差分出力信号は、水平走査回路5の出力信号に同期して、出力線4に出力される。垂直走査回路6は、画素回路部1、保持回路部2に信号を列信号線21、読み出し列信号線34に読み出すためのパルス信号を印加する。なお、垂直走査回路6はシフトレジスタやデコーダ等の回路で構成できる。すなわち、走査できる回路であればこれに限らない。水平走査回路5も同様である。例えば、垂直走査回路6が、保持回路部2の行を指す行アドレスをデコードして保持回路部2に行選択信号を出力するYデコーダ回路を含み、水平走査回路5が、保持回路2の列を指す列アドレスをデコードして保持回路2または差分回路部3に列選択信号を出力するXデコーダ回路を含む構成としてもよい。こうすれば、保持回路部2へのランダムアクセスを容易にする。例えば、保持回路部2に保持された電気信号が表す画像のうち、任意の画素または領域の読み出し、任意の矩形領域の読み出しを容易に実現することができる。また、KKは2以上の整数行おきの読み出し、LLは2以上の整数列おきの読み出しや、それらを組み合わせた間引き読み出し縮小読み出しを容易に実現することができる。図2は、画素回路部1の1列2行分の画素の構成の一例を示す回路図である。図2中の破線は、画素回路部1を構成する単位画素である画素1a、1bを示している。画素1aは、フォトダイオード10と、転送MOSトランジスタ11と、リセットMOSトランジスタ12と、出力MOSトランジスタ13とで構成される。画素1bは、画素1aと同様に、フォトダイオード15と、転送MOSトランジスタ16と、リセットMOSトランジスタ17と、出力MOSトランジスタ18とで構成される。画素1aにおいて、フォトダイオード10は、受光した光信号を電気信号に変換し、受光量に応じた電気信号を生成する。フォトダイオード10のアノードは接地され、カソードは転送MOSトランジスタ11のドレインに接続される。転送MOSトランジスタ11のソースは、リセットMOSトランジスタ12のソースと出力MOSトランジスタ13のゲートに接続され、ゲートは端子23に接続される。転送MOSトランジスタ11のソースからリセットMOSトランジスタ12のソース、出力MOSトランジスタ13のゲートまでの領域は、フローティングディフュージョン以後FDと呼ぶと呼ばれる拡散容量を形成する。リセットMOSトランジスタ12のドレインは電源に接続され、ゲートは端子22に接続される。出力MOSトランジスタ13のドレインは電源に接続され、ソースは行選択MOSトランジスタ14のドレインに接続される。電流源20は、列信号線21に接続される。行選択MOSトランジスタ14のゲートは端子24に接続され、導通しているときは出力MOSトランジスタ13と電流源20とでソースフォロアが形成される。画素1bにおいても、フォトダイオード15は、受光した光信号を電気信号に変換し、受光量に応じた電気信号を生成する。フォトダイオード15のアノードは接地され、カソードは転送MOSトランジスタ16のドレインに接続される。転送MOSトランジスタ16のソースは、リセットMOSトランジスタ17のソースと出力MOSトランジスタ18のゲートに接続され、ゲートは端子25に接続される。転送MOSトランジスタ16のソースからリセットMOSトランジスタ17のソース、出力MOSトランジスタ18のゲートまでの領域は、FDと呼ばれる拡散容量を形成する。リセットMOSトランジスタ17のドレインは電源に接続され、ゲートは端子25に接続される。出力MOSトランジスタ18のドレインは電源に接続され、ソースは行選択MOSトランジスタ19のドレインに接続される。行選択MOSトランジスタ19のゲートは端子27に接続され、導通しているときは出力MOSトランジスタ18と電流源20とでソースフォロアが形成される。また、画素1a、1bの出力は、行選択MOSトランジスタ14、行選択MOSトランジスタ19を介していずれも列信号線21に接続される。列信号線21は、図1の第1の保持回路部2に接続され、画素1a、1bからの出力信号が保持回路部2に入力される。図3は、本実施の形態に係る固体撮像素子100における主要な信号の時間変化を示すタイミングチャートである。図3には、垂直走査回路6から図2中の各端子22、23、24、25、26、27に印加される制御信号が示されている。制御信号は、印加される端子の符号にSを付した名称で表わされている。つまり、信号S22は、端子22に印加されるリセットMOSトランジスタ12のゲートに入力される信号である。信号S23は、端子23に印加される転送MOSトランジスタ11のゲートに入力される信号である。信号S24は、端子24に印加される行選択MOSトランジスタ14のゲートに入力される信号である。また、信号SVは、列信号線21に出力される出力信号を示す。次に、本実施の形態に係る固体撮像素子100の画素回路部1の動作について、図2、図3を参照しながら説明する。図3中の時点t1において、信号S22はHIGHとなり、垂直走査回路6は、画素1aのリセットMOSトランジスタ12のゲートにHIGHレベルのパルス信号を与えてリセットMOSトランジスタ12を導通させ、画素1aのFDを電源に接続して初期状態とする。時点t2において、信号S22はLOWとなり、MOSトランジスタ12は非導通となる。これにより、画素1aは初期リセット状態となる。時点t3~t4において、信号S24はHIGHとなり、垂直走査回路6は、行選択トランジスタ14のゲートにHIGHレベルのパルス信号を与えて行選択トランジスタ14を導通させ、画素1aの初期状態のFDの電位に対応する基準出力が、出力MOSトランジスタ13、電流源20で構成するソースフォロアを介して列信号線21に出力される図3の信号SVの時点t3のVref値:基準出力。時点t5~t6において、信号S23はHIGHとなり、垂直走査回路6は、画素1aの転送MOSトランジスタ11のゲートにHIGHレベルのパルス信号を与えて転送トランジスタ11を導通させ、画素1aのフォトダイオード10に蓄積された電荷がFDに転送される。そして、転送された電荷とFDの容量により発生した電圧FD電位が、出力MOSトランジスタ13のゲートに印加される。時点t7~t8において、信号S24はHIGHとなり、垂直走査回路6は、行選択トランジスタ14のゲートにHIGHレベルのパルス信号を与えて行選択トランジスタ14を導通させ、画素1aのFD電位に対応する信号出力が、出力MOSトランジスタ13および電流源20で構成されるソースフォロアを介して列信号線21に出力される図3の信号SVの時点t7のV1値:信号出力。時点t8以降、画素1bも上記した駆動と同様の駆動がなされる。図4は、本実施の形態に係る固体撮像素子100における保持回路部2の構成の一例を示す回路図である。図4は、保持回路部2を構成する単位保持回路である保持回路2aおよび2bを示している。保持回路2aは、列信号線21および読み出し列信号線34に接続されており、書き込みトランジスタ31と、保持トランジスタ32と、読み出しトランジスタ33とを有する。保持回路2bは、列信号線21および読み出し列信号線34に接続されており、書き込みトランジスタ36と、保持トランジスタ37と、読み出しトランジスタ38とを有する。保持トランジスタ32は、読み出しトランジスタ33と電流源35とでソースフォロアを形成する。また、保持トランジスタ37は、読み出しトランジスタ38と電流源35とでソースフォロアを形成する。保持回路2aおよび2bは、それぞれ、保持トランジスタ32および37のゲート容量に列信号線21から入力された信号出力を保持し、出力する。すなわち、保持回路2aおよび2bは、保持容量としての役割と、アンプ増幅用のトランジスタとしての役割の双方を担っている。ここで、書き込みトランジスタ31、36が本実施の形態における第1のトランジスタ、読み出しトランジスタ33、38が第2のトランジスタに相当する。書き込みトランジスタ31、36のゲートはそれぞれ端子40、42に、読み出しトランジスタ33、38のゲートはそれぞれ端子41、43に接続される。図5は、本実施の形態に係る固体撮像素子100における主要な信号の時間変化を示すタイミングチャートである。図5には、垂直走査回路6から図2および図4中の各端子22、23、24、25、26、27、40、41、42、43に印加される制御信号が示されている。制御信号は、印加される端子の符号にSを付した名称で表わされている。信号S22、信号S23、信号S24、信号SVは、図3に記載したものと同一である。また、信号S40は、端子40に印加される書き込みトランジスタ31のゲートに入力される信号である。信号S42は、端子42に印加される書き込みトランジスタ36のゲートに入力される信号である。信号S41は、端子41に印加される読み出しトランジスタ33のゲートに入力される信号である。信号S43は、端子43に印加される読み出しトランジスタ38のゲートに入力される信号である。次に、本実施の形態に係る固体撮像素子100の保持回路部2の動作について、図4、図5を参照しながら説明する。図5中の時点t3~t4において、画素1aから列信号線21に基準出力:Vrefが出力される。このとき、信号S40、信号S41がHIGHになることで、垂直走査回路6は、書き込みトランジスタ31、読み出しトランジスタ33の各ゲートにHIGHレベルのパルス信号を与えて、書き込みトランジスタ31、読み出しトランジスタ33を導通させる。書き込みトランジスタ31が導通されることで、列信号線21の基準出力:Vrefは保持トランジスタ32のゲートに導かれ、保持トランジスタ32のゲート容量に保持される。このとき、読み出しトランジスタ33も導通されているため、保持トランジスタ32、読み出しトランジスタ33、電流源35で構成されるソースフォロアも動作する。このため、後述する時点t9では、保持トランジスタ32のゲート容量に蓄積された基準出力:Vrefに応じた出力信号が、読み出し列信号線34に出力される。このように、書き込みトランジスタ31が導通するとき、読み出しトランジスタ33も導通しているため、保持トランジスタ32および読み出しトランジスタ33は電流源35とともにソースフォロア、つまりアンプとして動作する。したがって、保持トランジスタ32のゲート容量に蓄積された電気信号に応じた出力信号を増幅して効率よく読み出し列信号線34に出力することができる。また、保持回路2aに電気信号を保持するとき、保持トランジスタ32および読み出しトランジスタ33は、保持回路2aに保持されている電気信号を読み出すときと同様に導通状態にされる。つまり、保持回路2aに電気信号を保持するとき、保持回路2aに保持されている電気信号を読み出すときの状態と同じ状態になるので、保持している信号値を正確に保持し読み出すことができる。時点t7~t8において、画素1aから列信号線21に信号出力:V1が出力される。このとき、信号S42、信号S43がHIGHになることで、垂直走査回路6は、書き込みトランジスタ36、読み出しトランジスタ38の各ゲートにHIGHレベルのパルス信号を与えて、書き込みトランジスタ36、読み出しトランジスタ38を導通させる。書き込みトランジスタ36が導通されることで、列信号線21の信号出力:V1は保持トランジスタ37のゲートに導かれ、保持トランジスタ37のゲート容量に保持される。このとき、読み出しトランジスタ38も導通されているため、保持トランジスタ37、読み出しトランジスタ38、電流源35で構成されるソースフォロアも動作する。このため、後述する時点t10では、保持トランジスタ37のゲート容量に蓄積された信号出力:V1に応じた出力が、読み出し列信号線34に出力される。このように、書き込みトランジスタ36が導通するとき、読み出しトランジスタ38も導通しているため、保持トランジスタ37および読み出しトランジスタ38は電流源35とともにソースフォロア、つまりアンプとして動作する。したがって、保持トランジスタ37のゲート容量に蓄積された電気信号に応じた出力信号を増幅して効率よく読み出し列信号線34に出力することができる。また、保持回路2bに電気信号を保持するとき、保持トランジスタ37および読み出しトランジスタ38は、保持回路2bに保持されている電気信号を読み出すときと同様に導通状態にされる。つまり、保持回路2bに電気信号を保持するとき、保持回路2bに保持されている電気信号を読み出すときの状態と同じ状態になるので、保持している信号値を正確に保持し読み出すことができる。時点t9では、信号S41はHIGHとなり、読み出しトランジスタ33が導通されて基準出力:Vrefに応じた出力信号が、読み出し列信号線34に出力される。時点t10では信号S43はHIGHとなり、読み出しトランジスタ38が導通されて信号出力:V1に応じた出力信号が、読み出し列信号線34に出力される。このように、本実施の形態に係る固体撮像素子の保持回路において、保持トランジスタ32および37は、保持容量としての役割と、アンプ増幅用のトランジスタとしての役割の双方を担っており、保持容量とアンプとを独立に備えていた従来技術における固体撮像素子と比較して、回路面積を縮小することが可能である。また、図6は、本実施の形態に係る固体撮像素子100の差分回路部3の構成の一例を示す回路図である。差分回路部3は、画素回路部1が受光していないときのリセット信号と電気信号との差分信号を保持回路部2から出力する。図6は、差分回路部3を構成する単位差分回路である差分回路3aを示している。図6に示すように、差分回路3aは、読み出し列信号線34に接続された容量50と、接地された容量51と、MOSトランジスタ52とを有する。MOSトランジスタ52のゲートは端子53に、MOSトランジスタ52のソースまたはドレインはバイアス電圧を印加する端子54に接続される。また、容量50の容量値はC1、容量51の容量値はC2である。図7は、本実施の形態に係る固体撮像素子100における主要な信号の時間変化を示すタイミングチャートである。信号S53以外の信号は、図5に示した各信号と同様である。S53はMOSトランジスタ52のゲートに印加される制御信号である。次に、本実施の形態に係る固体撮像素子100の差分回路部3の動作について、図6、図7を参照しながら説明する。図7中の時点t9において、保持回路2aの読み出しトランジスタ33より基準出力:Vrefが読み出し列信号線34に出力される。同時に、信号S53がHIGHになることで、MOSトランジスタ52のゲートにHIGHレベルのパルス信号が印加されるため、MOSトランジスタ52が導通し、端子54のバイアス電圧が図7中のM点に伝達される。このバイアス電圧をVBとすると、容量50の読み出し列信号線34側の電位はVref、M点側の電位はVBとなり、Vref-VBの電圧が容量50に印加される。一方、容量51のM点側は、VBの電圧が印加される。時点t10において、信号S53がLOWになり、MOSトランジスタ52は非導通、読み出し列信号線34には信号出力:V1が出力される。このとき、容量50の読み出し列信号線側の電位はVref-V1で、M点側の電位はVref-V1C1/C1C2となり、基準出力:Vrefと信号出力:V1の容量分圧された差分電圧が得られる。すなわち、V1およびVrefにノイズが含まれていたとしても、上記したVref-V1とVref-V1C1/C1C2から差分電圧を得るので、ノイズの影響が除去された出力信号が得られる。このように、差分回路部3を組み合わせることで、固体撮像素子100においてノイズの出力を抑制することが可能である。つづいて、本実施の形態における固体撮像装置における種々の動作について説明する。以下では、1メモリスルーモード、2複数フレーム保持モード、3メカニカルシャッター併用モードについて説明する。まず、1メモリスルーモードについて説明する。図7の時点t8が終了した後、保持回路部2の1行分の単位保持回路、たとえば図4の一行分の保持回路2aでは第1のトランジスタ31、第2のトランジスタ33を常に導通状態にすると、時点t8以前のNフレーム目の画素信号情報は保持回路部2に保持した状態でN1フレーム目の画素信号情報を保持回路部2に保持させずにそのまま出力できる。すなわち、画素信号情報を保持回路部2に保持しながら、次の画素信号情報を読み出すことができる。これをメモリスルーモードと呼ぶ。また、図4Aに示すように、トランジスタ45を列信号線21と読み出し列信号線34の間に接続し、トランジスタ45のゲート端子44にトランジスタ45が導通する信号を印加して、トランジスタ45を導通させることでも上記動作メモリスルーモードが可能である。これをメモリスルーモードと呼ぶ。カメラの要求特性、撮像モードによっては、保持回路部に信号を保持することに起因する雑音、暗電流の画質劣化が問題となる場合がある。このような場合は、メモリスルーモードを利用すれば画素信号情報を保持回路部に保持しながら次の信号情報を読み出ことにより、低雑音、低暗電流を実現することが出来る。次に、2複数フレーム保持モードについて説明する。図1の保持回路部2は画素回路部1の画素数に対応する保持回路数を設けているが、保持回路部2の保持回路数を画素数に対応する数以上にも配置できる。たとえば、保持回路部2の保持回路数を画素数に対応する数の2倍を配置すると、2フレーム分保持できることになり、たとえば、暗時の画素信号情報を1フレーム分に保持し、明時の画素信号情報を残りの1フレーム分に保持すると暗時の画素信号情報と明時の画素信号情報との差分を求めることで画素回路部1のシェーディングの補正ができる。このように保持回路部2の保持回路数を画素数に対応する数以上にも配置することで信号情報の補正や処理が可能である。また、保持回路部2を画素回路部1の画素数に対応する保持回路数を設けた場合でも、画素間引きを行うと少ない画素数の複数フレームを保持できる。たとえば、水平2画素間引き、垂直2画素間引きを行うと1/4画素数の4フレーム分が保持できる。また、水平3画素間引き、垂直3画素間引きを行うと1/9画素数の9フレーム分が保持できる。例えば、露光期間の異なり、かつ時間的に連続する複数フレームを保持回路2に保持させ、固体撮像装置外部で当該複数フレームを1フレームに合成すれば、ダイナミックレンジを向上させた画像を得ることができる。さらに、3メカニカルシャッター併用モードについて説明する。図7Aは2行分の保持回路を示す。これは1行分の保持回路図4に示すを2個配置したものである。図4同様、単位保持回路である保持回路102aおよび102bを示している。保持回路102aは、列信号線21および読み出し列信号線34に接続されており、書き込みトランジスタ131と、保持トランジスタ132と、読み出しトランジスタ133とを有する。保持回路102bは、列信号線21および読み出し列信号線34に接続されており、書き込みトランジスタ136と、保持トランジスタ137と、読み出しトランジスタ138とを有する。保持トランジスタ132は、読み出しトランジスタ133と電流源35とでソースフォロアを形成する。また、保持トランジスタ137は、読み出しトランジスタ138と電流源35とでソースフォロアを形成する。保持回路102aおよび102bは、それぞれ、保持トランジスタ132および137のゲート容量に列信号線21から入力された信号出力を保持し、出力する。すなわち、保持回路102aおよび102bは、保持容量としての役割と、アンプ増幅用のトランジスタとしての役割の双方を担っている。図7Bは、本実施の形態に係る固体撮像素子100におけるもうひとつの主要な信号の時間変化を示すタイミングチャートである。図7Bには、垂直走査回路6から図2および図7aの各端子22、23、24、25、26、27、40、42、140、142に印加される制御信号が示されている。制御信号は、印加される端子の符号にSを付した名称で表わされている。図7Bの駆動は図3、図5、図7の駆動と異なる点は各画素を初期リセット状態にする信号に重なりを有すること、各画素からFDに電荷を転送する信号に重なりを有することである。期間t100から期間t103に画素1aに初期化信号S22を印加し、画素1aの初期化信号を期間t102から期間t103の間にトランジスタ24、トランジスタ31を介してトランジスタ32のゲートに保持する。期間t101から期間t106に画素1bに初期化信号S25を印加し、画素1bの初期化信号を期間tt104から期間t106の間にトランジスタ27、トランジスタ131を介してトランジスタ132のゲートに保持する。また、期間t105から期間t110に画素1aの電荷をFDに転送する信号S23を印加し、画素1aのFD信号を期間t109から期間t110の間にトランジスタ24、トランジスタ36を介してトランジスタ37のゲートに保持する。期間t108から期間t112に画素1bの電荷をFDに転送する信号S26を印加し、画素1bのFD信号を期間t111から期間t112の間にトランジスタ27、トランジスタ136を介してトランジスタ137のゲートに保持する。このように各画素を初期リセット状態にする信号、各画素からFDに電荷を転送する信号に重なりを有する駆動を行うと画素信号を保持回路部に高速に転送が可能になる。保持回路の読み出しは上記説明と同様に行う。たとえば、画素行数が4000行選択、1行分の初期化信号とFD信号の転送を1マイクロ秒で行うと全行の画素信号を保持回路に転送する時間は4ミリ秒で行える。カメラの場合、メカニカルシャッターが閉じると同時に画素信号を保持回路に4ミリ秒で転送して保持回路に1フレーム例えば全画素の画素信号を保持回路に保持した状態でメモリスルーモードに移ればモニター画像例えば間引きまたは混合による縮小画像が、メカニカルシャッターが閉じた後4ミリ秒後に得ることができる。例えば、メカニカルシャッターがフォーカルプレーンシャッターの後幕シャッターである場合、電子シャッターによる露光開始と後幕シャッターによる露光終了とを同期させる制御等により実現できる。従来であれば5FPSの連写モードでもメカニカルシャッターが閉じた後200ミリ秒後にしかモニター画像が得られない。これに対して、メカニカルシャッター併用モードでは、高速にモニター画像を得ることができ、モニター画像のリアルタイム性を向上させることができる。なお、保持回路2からの読み出しは、非破壊読み出しである。すなわち、図4のトランジスタ32、トランジスタ37はゲート部に信号を保持するため、トランジスタ32では図7の時点t3から時点t4間、トランジスタ37では図4の時点7から時点t8間で信号情報を読み出してもトランジスタ32、トランジスタ37のゲート部の信号電荷は保持されており消滅などの変化はない。従って、何度も読み出しが可能な非破壊読み出しができる。例えば、上記のランダムアクセスにより矩形領域の読み出しを行った場合に、少し位置をずらした矩形領域の再読み出し等を行うことができる。なお、上記の1~3の動作モードを組み合わせて動作させてもよい。これにより、従来では固体撮像装置の外部でしかできなかった動作を固体撮像装置内部の動作モードにより実現する点で高速化が容易である。なお、本発明は、上記した実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内で種々の改良、変形を行ってもよい。例えば、本実施の形態では、単位画素に光電変換素子が一つ含まれる場合を示したが、本発明はそれに限定されず、単位画素に複数の光電変換素子が含まれ、FDが複数の光電変換素子により共有される場合にも適応可能である。例えば、図8A、図8Bのような画素構成が考えられる。図8Aにおいては、単位画素211は、光電変換素子であるフォトダイオード60、65と、転送トランジスタ61、66と、リセットトランジスタ62と、SFトランジスタ63とを備えている。つまり、光電変換素子2個、転送トランジスタ2個に対してFD1個、リセットトランジスタ共有リセットトランジスタ1個、SFトランジスタ共有SFトランジスタ1個で構成されており、2個の光電変換素子の信号が各転送トランジスタ61、66を通り、FDに読み出される構成である。また、図8Bにおいては、単位画素211は、図8Aの構成に加えて単位画素211内の選択トランジスタ64を備えた構成である。このように、複数の光電変換素子によりFDを共有することで、画素セルにおける受光部の開口度が更に向上する。なお、図9は、本実施の形態のカメラの概略構成を示す図である。このカメラは、固体撮像装置100または200でもよい、レンズ101a、メカニカルシャッター101b、DSPデジタル信号処理回路110、画像表示デバイス120および画像メモリ130から構成される。なお、メカニカルシャッター101bには、レンズシャッターあるいはフォーカルプレーンシャッターを用いる。さらに、フォーカルプレーンシャッターの場合は、2つの幕である先幕と後幕から構成される。また、この図における、直線矢印は、各種信号の送信方向である。このカメラでは、レンズ101aとメカニカルシャッター101bとを介して外部から光が入射し、入射した光は固体撮像装置100により出力信号に変換されて水平信号線3および出力I/F103から出力される。そして、出力された出力信号はDSP110により処理されて映像信号として画像メモリ130に出力されて記録され、また画像表示デバイス120に出力されて画像表示される。DSP110は、固体撮像装置100の出力信号に対してノイズ除去等の処理を行って映像信号を生成する画像処理回路111と、固体撮像装置における画素の走査タイミングおよびゲインの制御を行うカメラシステム制御部112とから構成される。DSP110は、例えば固体撮像装置100の単位セル内で共有される画素間での特性差に関する補正を行う。通信タイミング制御部タイミングジェネレータ102は、外部端子を介して入力されたマスタークロックCLK0およびデータDATAを受け取り、種々の内部クロックを生成し垂直走査回路6、差分回路部3、水平走査回路部5、出力I/F103などを制御する。なお、本実施の形態において、保持回路2と出力I/F103のあいだに、アナログ/デジタル信号処理部AD変換部を備えていても良い。第2の実施の形態図10は、本実施の形態の固体撮像素子の構成を示すブロック図である。図10の固体撮像素子は、画素回路aa1と、第1の記憶回路a2と、第1の差分回路a3と、第2の記憶回路a4と、第2の差分回路a5と、出力線a6と、水平走査回路a7と、垂直走査回路a8と、列信号線a21とを備える。画素回路a1は、行列状に配置され受光量に応じた電気信号を出力する複数の画素部a1aを有する。各画素部a1aからは、上記の電気信号として、基準信号と画素信号とが出力される。基準信号は、リセット状態の画素部a1aから出力される基準電圧を示す信号であり、ほぼ電源電圧のレベルである。画素信号は、受光量に応じた電圧レベルをもつ信号である。列信号線21は、複数の画素部a1aの列毎に設けられる。第1の記憶回路a2は、列信号線a21から伝達される電気信号を記憶する行列状に配置された複数の記憶セルa2aを有する。各記憶セルa2aは、デプレッション型電界効果トランジスタを有し、列信号線a21からの電気信号を、デプレッション型電界効果トランジスタのゲート容量に記憶するように構成されている。第1の記憶回路a2は基準信号と画素信号、もしくは基準信号のみを記憶する。第1の差分回路a3は列毎に設けられた単位差分回路a3aを有する。各単位差分回路a3aは、第1の記憶回路a2に記憶されている基準信号と画素信号の差分、もしくは第1の記憶回路a2に記憶されている基準信号と画素回路a1から出力される画素信号の差分を出力する。第2の記憶回路a4は第1の差分回路a3から出力される差分を記憶する。第2の差分回路a5は列毎に設けられた単位差分回路a5aを有する。各単位差分回路a5aは、記憶回路a4に記憶されている差分と基準電圧とを差分し、水平走査回路a7の出力に同期して出力線a6に出力される。垂直走査回路a8は画素回路a1、第1の記憶回路a2、第2の記憶回路a4にパルスを印加する。図10の構成によれば、書き込み読み出し動作時のゲート電圧の変動に対しても変動の少ないゲート容量に電気信号を記憶させるので、消費電力を低減して暗電流を低減することができる。図11は画素回路a1の1列2行分を例に具体的に示す。図11中の破線a11、a12は画素部a1aを示し、画素部a1-1a1aはフォトダイオードa10と、転送MOSトランジスタa11と、リセットMOSトランジスタa12と、出力MOSトランジスタa13とで構成される。画素部a1-2a1aは画素部a1-1a1aと同様にフォトダイオードa15と、転送MOSトランジスタa16と、リセットMOSトランジスタa17と、出力MOSトランジスタa18とで構成される。画素部a1-1a1aにおいて、フォトダイオードa10のアノードは接地され、カソードは転送MOSトランジスタa11のドレインに接続される。転送MOSトランジスタa11のソースはリセットMOSトランジスタa12のソースと出力MOSトランジスタa13のゲートに接続され、ゲートは端子a23に接続される。この領域はフローティングディフュージョン以後FDと呼ぶと呼ばれる拡散容量を形成する。リセットMOSトランジスタa12のドレインは電源に接続され、ゲートは端子a22に接続される。出力MOSトランジスタa13のドレインは電源に接続され、ソースは行選択MOSトランジスタa14のドレインに接続される。電流源a20は列信号線a21に接続される。行選択MOSトランジスタa14のゲートは端子a24に接続され、導通している時は出力MOSトランジスタa13と電流源a20とでソースフォロアを形成する。画素部a1-2a1aにおいても、フォトダイオードa15のアノードは接地され、カソードは転送MOSトランジスタa16のドレインに接続される。転送MOSトランジスタa16のソースはリセットMOSトランジスタa17のソースと出力MOSトランジスタa18のゲートに接続され、ゲートは端子a25に接続される。この領域はFDと呼ばれる拡散容量を形成する。リセットMOSトランジスタa17のドレインは電源に接続され、ゲートは端子a25に接続される。出力MOSトランジスタa18のドレインは電源に接続され、ソースは行選択MOSトランジスタa19のドレインに接続される。行選択MOSトランジスタa19のゲートは端子a27に接続され、導通している時は出力MOSトランジスタa19と電流源a20とでソースフォロアを形成する。画素部a1-1a1a、画素部a1-2a1aの出力は行選択MOSトランジスタa14、行選択MOSトランジスタa19を介して列信号線a21に接続される。列信号線a21は図10の第1の記憶回路a2に入力される。なお、本実施の形態の固体撮像素子は、各画素部a1-1a1a、a1-2a1aが1つのフォトダイオードa10、a15を備える構成としたが、本発明の固体撮像装置はこのような構成に限定されるものではない。例えば、各画素部が複数のフォトダイオードを備え、複数のフォトダイオードがFDを共有するような構成であってもよい。第1の記憶回路a2第1の記憶部は、複数の記憶セルa2aと、複数の画素部a1aの列に対応する複数の出力信号線と、出力信号線に接続された電流源トランジスタとを有する。各記憶セルa2aは、ドレインおよびソースの一方が電源線または接地線に接続されたデプレッション型電界効果トランジスタと、対応する列信号線とデプレッション型電界効果トランジスタのゲートとの間に挿入された書き込みスイッチトランジスタと、デプレッション型電界効果トランジスタのドレインおよびソースの他方と、対応する出力信号線との間に挿入された読み出しスイッチトランジスタとを備える。図12に図10で示した第1の記憶回路a2の1列2行分の記憶セルa2aおよび単位差分回路a3aを具体的に示す。図12中、a21は図11の1列分の画素からの出力信号線であり、破線a31、a32は図11の各々画素a11a1a、画素a12に対応する単位記憶回路記憶セルa2aを示す。画素部a1-1に対応する記憶回路a3-1記憶セルa2aは、書き込みスイッチトランジスタである書き込み行選択MOSトランジスタa301、デプレッション型電界効果トランジスタである記憶MOSトランジスタa302と、読み出しスイッチトランジスタである読み出し行選択MOSトランジスタa303からなり、読み出し行選択MOSトランジスタa303のソースは電流源MOSトランジスタa304に接続された出力線a30に接続されている。電流源MOSトランジスタa304のドレインは電源に接続されている。電流源MOSトランジスタa304のゲートにはバイアス電圧a312が印加されている。記憶MOSトランジスタa302および電流源MOSトランジスタa304は、読み出し行選択MOSトランジスタa303がオンのときにソースフォロアアンプとして動作する。つまり、記憶MOSトランジスタa302は、ゲートに保持された電気信号電圧をドライブするドライブトランジスタとなり、電流源MOSトランジスタa304は、ドライブトランジスタに対する負荷トランジスタとなる。同様に、記憶MOSトランジスタa306および電流源MOSトランジスタa304も、読み出し行選択MOSトランジスタa307がオンのときにソースフォロアアンプとして動作する。このように、記憶MOSトランジスタは、デプレッション型の電界効果トランジスタであって、そのゲート容量にアナログ信号を保持する記憶セルとしての機能と、ゲート容量に保持されたアナログ信号に応じた電圧を出力するソースフォロアアンプとしての機能とを兼用する。これにより、第1の記憶部の回路構成を簡単にし、部品点数や配線抵抗を低減し、チップ全体の消費電力を大幅に低減することが可能となる。その結果、発熱量を低減し暗電流を低減することができる。さらに、出力線a30は図10中の単位差分回路a3-3a3aに接続される。単位差分回路a3-3a3aは列選択MOSトランジスタa308、サンプル容量a309、分割容量a310、バイアス用MOSトランジスタa311よりなり、差分出力信号は出力線a31に出力される。画素部a1-2に対応する記憶回路a3-2a2aも、画素部a1-1に対応する記憶回路a3-1a2aと同様の構成であり、書き込み行選択MOSトランジスタa305、記憶MOSトランジスタa306、読み出し行選択MOSトランジスタa307からなり、読み出し行選択MOSトランジスタa307のソースは電流源MOSトランジスタa304に接続された出力線a30に記憶回路a3-1の出力と共有する形で接続される。記憶MOSトランジスタのドレインは電源に接続されている。ここで、記憶MOSトランジスタa302、a306はデプレッション型電界効果トランジスタを用いる。このような構成とすることにより、省電力でありながら、図11の画素a1-1、画素a1-2より出力されたリセット信号と光信号を記憶部a3-1、記憶部a3-2に各々異なるタイミングで記憶し、さらに各々の記憶部の出力を出力線a30を介して接続された差分回路a3-3において、各記憶部からのリセット信号と光信号の差分に比例した電圧を出力線a31に出力することが可能となる。図13に図10で示した第二の記憶回路a4の1列2行分の記憶セルa4aおよび単位差分回路a5aを具体的に示す。図13中、a31は図12の1列分の記憶回路からの出力信号線であり、破線a41、a42は図12の各々単位記憶回路a31、単位記憶回路a32に対応する単位記憶回路つまり記憶セルa4aを示す。同図のように記憶セルa4aは、記憶セルa2aと同じ構成でよい。画素部a1-1に対応する記憶回路a4-1記憶セルa4aは、書き込み行選択MOSトランジスタa401、記憶MOSトランジスタa402、読み出し行選択MOSトランジスタa403からなり、読み出し行選択MOSトランジスタa403のソースは電流源MOSトランジスタa404に出力線a40を介して接続されている。電流源MOSトランジスタのドレインは電源に接続されている。さらに、出力線a40は単位差分回路a4-3a5aに接続される。単位差分回路a5aは列選択MOSトランジスタa408、サンプル容量a409、分割容量a410、バイアス用MOSトランジスタa411よりなり、差分出力信号は出力線a41に出力される。画素部a1-2に対応する記憶回路a4-2も、画素部a1-1に対応する記憶回路a4-1と同様の構成であり、書き込み行選択MOSトランジスタa405、記憶MOSトランジスタa406、読み出し行選択MOSトランジスタa407からなり、読み出し行選択MOSトランジスタa407のソースは電流源MOSトランジスタa404に接続された出力線a40に記憶回路a4-1の出力と共有する形で接続される。記憶MOSトランジスタのドレインは電源に接続されている。ここで、記憶MOSトランジスタa402、a406はデプレッション型電界効果トランジスタを用いる。このような構成とすることにより、省電力でありながら、図11の画素a1-1、画素a1-2より出力された光信号に相当する信号を記憶部a4-1、記憶部a4-2に各々異なるタイミングで記憶し、さらに各々の記憶部の出力を出力線a40を介して接続された差分回路a4-3において、各記憶部からのリセット信号と光信号の差分に比例した電圧を出力線a41に出力することが可能となる。図14は、本発明の第2の実施の形態に係る固体撮像素子における主要な信号の時間変化を示すタイミングチャートである。図14には、図11中の各端子に印加される制御信号が示される。制御信号は、印加される端子の符号にSを付した名称で表わされている。信号Sa22は端子a22からリセットMOSトランジスタa12のゲートに入力される。信号Sa23は端子a23から転送MOSトランジスタa11のゲートに入力される。信号Sa24は端子a24から行選択MOSトランジスタa14のゲートに入力される。信号Sa25は端子a25からリセットMOSトランジスタa17のゲートに入力される。信号Sa26は端子a26から転送MOSトランジスタa16のゲートに入力される。信号Sa27は端子a27から行選択MOSトランジスタa19のゲートに入力される。信号SVは列信号線a21に出力される出力を示す。本発明の第2の実施の形態に係る固体撮像素子の動作について、図11、図14を参照しながら説明する。図14中の期間t1で信号Sa22、Sa24、Sa25はHIGHとなり、画素部各画素のリセットMOSトランジスタa12、a17のゲートをHIGHにして導通させ、各画素のFDを同時に電源に接続して初期状態とする。また、行選択トランジスタa14のゲートもHIGHにして導通させ、画素部a1-1の初期状態のFD電位が出力MOSトランジスタa13、電流源a20で構成するソースフォロアを介して列信号線a21に出力される図14の信号SVの期間t1のVref値。期間t2では信号Sa22、Sa27、Sa25はHIGHとなり、画素部各画素のリセットMOSトランジスタa12、a17のゲートをHIGHにして導通させ、各画素のFDを同時に電源に接続して初期状態を維持する。行選択トランジスタa19のゲートをHIGHにして導通させ、画素部a1-2の初期状態のFD電位が出力MOSトランジスタa18、電流源a20で構成するソースフォロアを介して列信号線a21に出力される図14の信号SVの期間t2のVref値。期間t3では信号Sa22、Sa25がHIGHを維持し、信号Sa24、Sa27はLOWとなる。図14では2行分の画素を例として説明しているが、実際の3行以上の画素の場合、期間t3でも信号SVにはVref値が出力されるのは言うまでもない。期間t4ではすべての信号がLOWとなる。期間t5では信号Sa23、Sa24、Sa26はHIGHとなり、画素部各画素の転送MOSトランジスタa11、a16のゲートをHIGHにして導通させ、各画素のフォトダイオードa10、a15に蓄積した電荷をFDに転送される。転送された電荷とFDの容量で電圧が出力MOSトランジスタa13、a18のゲートに発生する。また、行選択トランジスタa14のゲートもHIGHにして導通させ、画素部a1-1のFD電位が出力MOSトランジスタa13、電流源a20で構成するソースフォロアを介して列信号線a21に出力される図14の信号SVの期間t1のV1値。期間t6では信号Sa23、Sa26はHIGHを維持し、転送された電荷とFDの容量で電圧が出力MOSトランジスタa13、a18のゲートに発生し続ける。行選択トランジスタa19のゲートをHIGHにして導通させ、画素部a1-2のFD電位が出力MOSトランジスタa18、電流源a20で構成するソースフォロアを介して列信号線a21に出力される図14の信号SVの期間t1のV2値。このように、図14に各画素部のリセットMOSトランジスタを同時に導通させ、FDの初期状態に対応した画素信号Vrefを出力する期間T1と各画素部の転送MOSトランジスタを同時に導通させ、フォトダイオードに蓄積した電荷に対応した画素信号V1、V2を出力する期間T2を有する画素回路の駆動方法を説明した。次に図15に本実施の形態における画素部から記憶回路への信号の転送方法を示す。図15においてSa21は図11における列信号線a21の時系列出力信号を画素回路a1-1、画素回路a1-2に対応して示す。Sa313、Sa314、Sa315、Sa316、Sa317、Sa319は各々図12の端子a313、a314、a315、a316、a317、a319に接続される信号線の時系列入力信号を示す。Sa413、Sa414は各々図13の端子a413、a414に接続される信号線の時系列入力信号を示す。期間t1、t2は図14の期間t1、t2に対応し、初期状態画素信号が画素部a1-1、a1-2の順に連続して出力される。以降、t3期間において同一列の画素部から、所定の行数分の画素からの初期状態信号が順次出力される。各画素の初期状態信号の出力期間中に第1の記憶回路に書き込むために、対応するアドレスの書き込み用トランジスタをONにするための書き込み信号を入力する。例えば、画素単位a1-1の初期状態信号が出力されている期間t1内にSa313にONパルスを送信し、書き込みトランジスタa301を導通せしめ、トランジスタa302のゲート容量に書き込む。同様に期間t2内にSa315にONパルスを送信し、書き込みトランジスタa305を導通せしめ、トランジスタa306のゲート容量に書き込む。ここで、記憶MOSトランジスタがデプレッション型電界効果トランジスタであることから、書き込み時に読み出し選択MOSトランジスタa303、a307を導通せしめる必要が無い。すなわち、出力線a30と記憶MOSトランジスタa302、a306は、書き込み時に電気的に遮断されている。そのため、記憶MOSトランジスタがデプレッション型電界効果トランジスタでない場合と比較して、省電力化が図られる。また、書き込み時に記憶MOSトランジスタのソースとドレインの電位は等しい。そのため、更なる省電力化が図られる。また、書き込み時に保持容量が変化しないため、安定した書き込みが可能である。この動作を繰り返し、期間t3終了までに所定の行数分の画素の初期状態信号を独立に第1の記憶回路に記憶する。次に、t4で示すブランキング期間の後、列信号線a21に、期間t5a、t5b、に画素部a1-1の出力信号が、引き続き期間t6a、t6bに画素部a1-2の出力信号が順に出力され、以下同様に、期間t3に初期状態信号を記憶回路に記憶した画素からの出力信号が順次出力される。この各画素からの光画素信号期間内に次段の第1の差分回路a3-3において、初期状態信号と光信号の差分をとり、さらに後段の第二の記憶回路部a4-1記憶セルa4aへの該差分信号の書き込みを行う。この動作を画素部a1-1の光信号について説明する。まず光画素信号期間t5aの直前の期間t4aにおいて、信号Sa314にHighパルスを入力し、読み出し用トランジスタa303を導通状態にすることで、期間t1で記憶した初期状態出力を読み出し、出力線a30に出力する。ここで、記憶MOSトランジスタa302がデプレッション型電界効果トランジスタであるため、小さな信号であってもソースフォロアが正確に動作する。さらにこのデータを差分回路a3-3のサンプル容量a309に保存するために期間t4aのスタートと同時にトランジスタa308とa311を導通状態とせしめるために、各々Sa317とSa319にHigh信号を入力する。この後、Sa317は所定の画素信号の光信号を全て後段の記憶回路に記憶するまで、High状態に保持される。一方、Sa319はサンプル容量a309に初期状態信号の保持を終了した後に、遮断される。次に、期間t5aのスタートと同時に画素信号を書き込むために信号Sa313にHighパルスを入力し、トランジスタa301を導通状態とする。ここで、トランジスタa303とa308はそれぞれSa314とSa317によって導通状態であるので、本画素信号はそのまま、読み出しトランジスタa303によって読み出され、差分回路a3-3に出力される。差分回路a3-3においてはSa319がLowに設定されているので、トランジスタa311が既に遮断状態となり、出力線a31にはサンプル容量a309と分割容量a310の比に比例した初期状態信号と画素信号の差分信号が出力される。さらにこの期間t5a内に第二の記憶回路a4-1の書き込み用トランジスタa401を導通状態とするためにSa413にHigh信号を入力し、前記初期状態出力と画素信号の差分信号をトランジスタa402のゲート容量に記憶する。このとき、記憶MOSトランジスタa402、a406がデプレッション型であることから、トランジスタa403は遮断状態、すなわちSa414はLowレベルとすることが可能であり、トランジスタa402の消費電力を低減する。た、書き込み時に記憶MOSトランジスタのソースとドレインの電位は等しい。そのため、更なる省電力化が図られる。また、書き込み時に保持容量が変化しないため、安定した書き込みが可能である。画素部a1-1の初期状態出力と画素信号の差分を期間t5a内に記憶回路a4-1に記憶した後、画素部a1-2について期間t5bより同様の動作によって期間t6a内で記憶回路a4-2への差分信号書き込み動作を行い、以降順次所定の行数分の画素について記憶部に差分信号を記憶する。このように本実施例の一連の画素信号読み出しと記憶動作によって、画素信号をほぼ全画素同時に読み出すグローバルシャッター動作に近い読み出しを非常に低消費電力で、かつ、容量の変動が少なく安定な信号レベルで行うことが可能となる。一般にグローバルシャッター動作による読み出し方式は高速に移動する被写体であっても、蓄積時間を短くすることによって、歪みなく撮像することが可能であるという利点を有する。以上説明してきたように、本実施の形態における固体撮像装置において、記憶セルa2aは、対応する列信号線から電気信号が伝達されたとき、読み出しスイッチトランジスタがオフの状態で、書き込みスイッチトランジスタを一時的にオンにすることにより、電気信号をゲート容量に記憶させる図15のt1、t2。この構成によれば、電気信号の書き込み時に、デプレッション型電界効果トランジスタと出力信号線との間で読み出しスイッチトランジスタを通じて流れる電流を除去する。このために要する消費電力を大幅に低減することが可能となる。また、基準信号の書き込み時にデプレッション型トランジスタの寄生ドレイン電流成分を完全に除去し、消費電力を大幅に低減することが可能となる。また、記憶セルa2aは、対応する列信号線から基準信号が伝達されたとき、読み出しスイッチトランジスタがオフの状態で、書き込みスイッチトランジスタを一時的にオンにすることにより、基準信号をゲート容量に記憶させる図15のt1、t2。この構成によれば、基準信号の書き込み時に、デプレッション型電界効果トランジスタと出力信号線との間で読み出しスイッチトランジスタを通じて流れる電流を除去する。このために要する消費電力を大幅に低減することが可能となる。また、基準信号の書き込み時にデプレッション型トランジスタの寄生ドレイン電流成分を完全に除去し、消費電力を大幅に低減することが可能となる。記憶セルa2aは、さらに、書き込みスイッチトランジスタがオフの状態で、読み出しスイッチトランジスタを一時的にオンにすることにより、デプレッション型電界効果トランジスタのドレインおよびソースの他方から、ゲート容量に記憶された基準信号を対応する出力信号線に出力する図15のt4a、t5b。記憶セルa2aは、さらに、対応する列信号線から画素信号が伝達されたとき、読み出しスイッチトランジスタがオンの状態で、書き込みスイッチトランジスタを一時的にオンにすることにより、デプレッション型電界効果トランジスタのドレインおよびソースの他方から対応する出力信号線に、画素信号を出力する図15のt5a、t6a。なお、記憶セルa2aは、対応する列信号線から画素信号が伝達されたとき、読み出しスイッチトランジスタがオフの状態で、書き込みスイッチトランジスタを一時的にオンにすることにより、画素信号をゲート容量に記憶させるようにしてもよい。さらに、記憶セル2aは、書き込みスイッチトランジスタがオフの状態で、読み出しスイッチトランジスタを一時的にオンにすることにより、デプレッション型電界効果トランジスタのドレインおよびソースの他方から、ゲート容量に記憶された画素信号を対応する出力信号線に出力するようにしてもよい。なお、第1の記憶回路a2内の記憶セルa2aの個数は、画素部a1aと同数であってもよい。記憶セルa2aの個数が画素部a1aと同数の場合は、第1の差分回路からの差分を、水平走査回路a7の制御に従って直接出力線a6から出力する構成とし、第2の記憶部a4および第2の差分回路a5を備えない構成としてもよい。また、記憶セルa2aの個数が、画素部a1aの少なくとも2行に対応する個数であってもよい。この場合、第2の記憶回路a2内の記憶セルa4aの個数は、画素部a1aと同数であることが望ましく、記憶セルa2aの行を巡回的に使いまわして、差分回路a3から第2の記憶回路a4へ行単位で差分信号を転送することができる。第3の実施の形態次に本発明に関る第3の実施の形態について図16から図10を用いて説明する。本実施の形態においては、回路ブロック構成は図10と、また、画素部回路は図11と同様である。図16に本実施の形態に関る図10で示した第1の記憶回路a2の1列2行分の記憶セルおよび単位差分回路を具体的に示す。図16中、a21は図11の1列分の画素からの出力信号線であり、インバータ回路反転増幅器a700を介して列信号線a21に出力され、破線a71、a72で示す図11の各々画素a11、画素a12に対応する単位記憶回路に接続される。画素部a1-1に対応する記憶回路a7-1は、書き込み行選択MOSトランジスタa701、記憶MOSトランジスタa702、読み出し行選択MOSトランジスタa703からなり、読み出し行選択MOSトランジスタa703のソースは電流源MOSトランジスタa704に出力線a70を介して接続されている。さらに、出力線a70は図10中3で示した第1の差分回路部a7-3に接続される。第1の差分回路部は列選択MOSトランジスタa708、サンプル容量a709、分割容量a710、バイアス用MOSトランジスタa711よりなり、差分出力信号は出力線a71に出力される。画素部a1-2に対応する記憶回路a7-2も、画素部a1-1に対応する記憶回路a7-1と同様の構成であり、書き込み行選択MOSトランジスタa705、記憶MOSトランジスタa706、読み出し行選択MOSトランジスタa707からなり、読み出し行選択MOSトランジスタa707のソースは電流源MOSトランジスタa704に接続された出力線a70に記憶回路a7-1の出力と共有する形で接続される。このような構成とすることにより、図11の画素a1-1、画素a1-2より出力されたリセット信号と光信号を記憶部a7-1、記憶部a7-2に各々異なるタイミングで記憶し、さらに各々の記憶部の出力を出力線a70を介して接続された差分回路a7-3において、各記憶部からのリセット信号と光信号の差分に比例した電圧を出力線a71に出力することが可能となる。ここで、トランジスタa701,a702,a703,a704,a705,a706,a707は全てpチャネルMOSトランジスタであり、Highレベルの初期状態信号をLowレベル信号として記憶することが可能である。また、より多い信号量をより高い電圧レベルとして記憶する。図17に本実施の形態に関る図10で示した第二の記憶回路a4の1列2行分の記憶セルおよび単位差分回路を具体的に示す。図17中、a71は図16の1列分の記憶回路からの出力信号線であり、破線a81、a82は図16の各々単位記憶回路a71、単位記憶回路a72に対応する単位記憶回路を示す。画素部a1-1に対応する記憶回路a8-1は、書き込み行選択MOSトランジスタa801、記憶MOSトランジスタa802、読み出し行選択MOSトランジスタa803からなり、読み出し行選択MOSトランジスタa803のソースは電流源MOSトランジスタa804に出力線a80を介して接続されている。さらに、出力線a80は図10中a5で示した第二の差分回路部a8-3に接続される。第二の差分回路部は列選択MOSトランジスタa808、サンプル容量a809、分割容量a810、バイアス用MOSトランジスタa811よりなり、差分出力信号は出力線a81に出力される。画素部a1-2に対応する記憶回路a8-2も、画素部a1-1に対応する記憶回路a8-1と同様の構成であり、書き込み行選択MOSトランジスタa805、記憶MOSトランジスタa806、読み出し行選択MOSトランジスタa807からなり、読み出し行選択MOSトランジスタa807のソースは電流源MOSトランジスタa804に接続された出力線a80に記憶回路a8-1の出力と共有する形で接続される。このような構成とすることにより、図11の画素a1-1、画素a1-2より出力された光信号に相当する信号を記憶部a8-1、記憶部a8-2に各々異なるタイミングで記憶し、さらに各々の記憶部の出力を出力線a80を介して接続された差分回路a8-3において、各記憶部からのリセット信号と光信号の差分に比例した電圧を出力線a81に出力することが可能となる。本発明の第3の実施の形態に係る固体撮像素子における画素部に関る主要な信号の時間変化を示すタイミングチャートは図14と同様である。次に図9に本実施の形態における画素部から記憶回路への信号の転送方法を示す。図9においてSa21は図16における列信号線21の時系列出力信号を画素回路a1-1、画素回路a1-2に対応して示す。Sa713、Sa714、Sa715、Sa716、Sa717、Sa719は各々図12の端子a713、a714、a715、a716、a717、a719に接続される信号線の時系列入力信号を示す。Sa813、Sa814は各々図17の端子a813、a814に接続される信号線の時系列入力信号を示す。期間t1、t2は図14の期間t1、t2に対応し、初期状態画素信号が画素部a1-1、a1-2の順に連続して出力される。以降、t3期間において同一列の画素部から、所定の行数分の画素からの初期状態信号が順次出力される。各画素の初期状態信号の出力期間中に第1の記憶回路に書き込むために、対応するアドレスの書き込み用トランジスタをONにするための書き込み信号を入力する。例えば、画素部a1-1の初期状態信号が出力されている期間t1内にSa713にONパルスを送信し、書き込みトランジスタa701を導通せしめ、トランジスタa702のゲート容量に書き込む。同様に期間t2内にSa715にONパルスを送信し、書き込みトランジスタa705を導通せしめ、トランジスタa706のゲート容量に書き込む。この動作を繰り返し、期間t3終了までに所定の行数分の画素の初期状態信号を独立に第1の記憶回路に記憶する。次に、t4で示すブランキング期間の後、列信号線21に、期間t5a、t5b、に画素部a1-1の出力信号が、引き続き期間t6a、t6bに画素部a1-2の出力信号が順に出力され、以下同様に、期間t3に初期状態信号を記憶回路に記憶した画素からの出力信号が順次出力される。この各画素からの光画素信号期間内に次段の第1の差分回路a7-3において、初期状態信号と光信号の差分をとり、さらに後段の第二の記憶回路部a8-1への該差分信号の書き込みを行う。この動作を画素部a1-1の光信号について説明する。まず光画素信号期間t5aの直前の期間t4aにおいて、信号Sa814にHighパルスを入力し、読み出し用トランジスタa703を導通状態にすることで、期間t1で記憶した初期状態出力を読み出し、出力線a70に出力する。さらにこのデータを差分回路a7-3の保持容量a709に保存するために期間t4aのスタートと同時にトランジスタa708とa711を導通状態とせしめるために、各々Sa717とSa719にHigh信号を入力する。この後、Sa717は所定の画素信号の光信号を全て後段の記憶回路に記憶するまで、High状態に保持される。一方、Sa719は保持容量a709に初期状態信号の保持を終了した後に、遮断される。次に、期間t5aのスタートと同時に画素信号を書き込むために信号Sa713にHighパルスを入力し、トランジスタa701を導通状態とする。ここで、トランジスタa703とa708はそれぞれSa714とSa717によって導通状態であるので、本画素信号はそのまま、読み出しトランジスタa703によって読み出され、差分回路a7-3に出力される。差分回路a7-3においてはSa718がLowに設定されているので、トランジスタa711が既に遮断状態となり、出力線a71には容量a709とa710の比に比例した初期状態信号と画素信号の差分信号が出力される。さらにこの期間t5a内に第二の記憶回路a8-1の書き込み用トランジスタ801を導通状態とするためにSa813にHigh信号を入力し、前記初期状態出力と画素信号の差分信号をトランジスタa802のゲート容量に記憶する。このとき、トランジスタa803は遮断状態、すなわちSa814はLowレベルとし、トランジスタa802の消費電力を低減する。画素部a1-1の初期状態出力と画素信号の差分を期間t5a内に記憶回路a8-1に記憶した後、画素部a1-2について期間t5bより同様の動作によって期間t6a内で記憶回路a8-2への差分信号書き込み動作を行い、以降順次所定の行数分の画素について記憶部に差分信号を記憶する。このように本実施例の一連の画素信号読み出しと記憶動作によって、画素信号をほぼ全画素同時に読み出すグローバルシャッター動作に近い読み出しを非常に低消費電力で、かつ、容量の変動が少なく安定な信号レベルで行うことが可能となる。さらに本実施例においては、画素出力の高電圧状態を低電圧状態に変換して記憶するので、記憶期間における印加電圧を低減せしめ、消費電力をより一層低減することが可能となる。以上説明したように第2および第3の実施の形態における固体撮像装置は、上記の第2の目的を達成するために、行列状に配置され受光量に応じた電気信号を出力する複数の画素部と、前記複数の画素部の列毎に設けられた列信号線と、前記列信号線から伝達される電気信号を記憶する行列状に配置された複数の記憶セルを有する第1の記憶部とを備え、前記記憶セルは、デプレッション型電界効果トランジスタを有し、前記列信号線からの前記電気信号を、前記デプレッション型電界効果トランジスタのゲート容量に記憶する。この構成によれば、書き込み読み出し動作時のゲート電圧の変動に対しても変動の少ないゲート容量に電気信号を記憶させるので、消費電力を低減して暗電流を低減することができる。ここで、前記第1の記憶部は、前記複数の記憶セルと、前記複数の画素部の列に対応する複数の出力信号線と、前記出力信号線に接続された電流源トランジスタとを有し、各記憶セルは、ドレインおよびソースの一方が電源線または接地線に接続された前記デプレッション型電界効果トランジスタと、対応する列信号線と前記デプレッション型電界効果トランジスタのゲートとの間に挿入された書き込みスイッチトランジスタと、前記デプレッション型電界効果トランジスタのドレインおよびソースの他方と、対応する出力信号線との間に挿入された読み出しスイッチトランジスタとを備えるようにとしてもよい。この構成によれば、デプレッション型電界効果トランジスタは、ゲート容量にアナログ信号を保持する記憶セルとしての機能と、ゲート容量に保持されたアナログ信号に応じた電圧を出力するソースフォロアアンプとしての機能とを兼用するので、第1の記憶部の回路構成を簡単にし、部品点数や配線抵抗を低減し、チップ全体の消費電力を大幅に低減することが可能となる。その結果、発熱量を低減し暗電流を低減することができる。ここで、前記記憶セルは、対応する列信号線から前記電気信号が伝達されたとき、前記読み出しスイッチトランジスタがオフの状態で、前記書き込みスイッチトランジスタを一時的にオンにすることにより、前記電気信号を前記ゲート容量に記憶させる構成としてもよい。この構成によれば、前記電気信号の書き込み時に、前記デプレッション型電界効果トランジスタと出力信号線との間で前記読み出しスイッチトランジスタを通じて流れる電流を除去する。このために要する消費電力を大幅に低減することが可能となる。また、前記基準信号の書き込み時に前記デプレッション型トランジスタの寄生ドレイン電流成分を完全に除去し、消費電力を大幅に低減することが可能となる。ここで、前記電気信号は、リセット状態の画素部から出力される基準電圧を示す基準信号と受光量に応じた画素信号とを含み、前記記憶セルは、対応する列信号線から前記基準信号が伝達されたとき、前記読み出しスイッチトランジスタがオフの状態で、前記書き込みスイッチトランジスタを一時的にオンにすることにより、前記基準信号を前記ゲート容量に記憶させる構成としてもよい。この構成によれば、前記基準信号の書き込み時に、前記デプレッション型電界効果トランジスタと出力信号線との間で前記読み出しスイッチトランジスタを通じて流れる電流を除去する。このために要する消費電力を大幅に低減することが可能となる。また、前記基準信号の書き込み時に前記デプレッション型トランジスタの寄生ドレイン電流成分を完全に除去し、消費電力を大幅に低減することが可能となる。ここで、前記記憶セルは、さらに、前記書き込みスイッチトランジスタがオフの状態で、前記読み出しスイッチトランジスタを一時的にオンにすることにより、前記デプレッション型電界効果トランジスタのドレインおよびソースの前記他方から、前記ゲート容量に記憶された前記基準信号を対応する出力信号線に出力する構成としてもよい。ここで、前記記憶セルは、さらに、対応する列信号線から前記画素信号が伝達されたとき、前記読み出しスイッチトランジスタがオンの状態で、前記書き込みスイッチトランジスタを一時的にオンにすることにより、前記デプレッション型電界効果トランジスタのドレインおよびソースの前記他方から対応する出力信号線に、前記画素信号を出力する構成としてもよい。ここで、前記電気信号は、基準電圧を示す基準信号と受光量に応じた画素信号とを含み、前記記憶セルは、対応する列信号線から前記画素信号が伝達されたとき、前記読み出しスイッチトランジスタがオフの状態で、前記書き込みスイッチトランジスタを一時的にオンにすることにより、前記画素信号を前記ゲート容量に記憶させる構成としてもよい。ここで、前記記憶セルは、さらに、前記書き込みスイッチトランジスタがオフの状態で、前記読み出しスイッチトランジスタを一時的にオンにすることにより、前記デプレッション型電界効果トランジスタのドレインおよびソースの前記他方から、前記ゲート容量に記憶された前記画素信号を対応する出力信号線に出力する構成としてもよい。また、本発明の一形態における固体撮像装置の駆動方法は、前記複数の画素部から前記列信号線に前記電気信号を出力し、対応する列信号線から前記電気信号が伝達されたとき、前記読み出しスイッチトランジスタがオフの状態で、前記書き込みスイッチトランジスタを一時的にオンにすることにより、前記電気信号を前記ゲート容量に記憶させる。第4の実施の形態図19は、本実施の形態の固体撮像素子の構成を示すブロック図である。図19の固体撮像素子は、画素回路b1と、反転増幅器インバータb300と、第1の記憶回路b2と、第1の差分回路b3と、第2の記憶回路b4と、第2の差分回路b5と、出力線b6と、水平走査回路b7と、垂直走査回路b8と、列信号線b21とを備える。画素回路b1は、行列状に配置され受光量に応じた電気信号を出力する複数の画素部b1aを有する。各画素部b1aからは、上記の電気信号として、基準信号と画素信号が出力される。基準信号は、リセット状態の画素部b1aから出力される基準電圧を示す信号であり、ほぼ電源電圧のレベルである。画素信号は、受光量に応じた電圧レベルをもつ信号である。列信号線b21は、複数の画素部b1aの列毎に設けられる。反転増幅器b300は、列信号線b21毎に設けられ、対応する列信号線b21からの電気信号の極性を反転し、反転電気信号を出力する。反転電気信号には、反転基準信号と、反転画素信号の2種類がある。第1の記憶回路b2は、反転増幅器b300から出力される反転電気信号を記憶する行列状に配置された複数の記憶セルb2aを有する。各記憶セルb2aは、デプレッション型電界効果トランジスタを有し、反転電気信号を、デプレッション型電界効果トランジスタのゲート容量に記憶するように構成されている。第1の記憶回路b2は反転基準信号と反転画素信号、もしくは反転基準信号のみを記憶する。このとき、電圧の高い電気信号ほど記憶セルb2aに低電圧で書き込まれることになる。記憶セルb2aのリークは電界強度に比例するため低電圧で書き込むほどリークが少なく信号劣化が少なくなる。画像では輝度の低いところほどノイズが目立ちやすいため、輝度の低いところほど高い電気信号になる画像では、低輝度部分のリーク電流により信号劣化を少なくすることで、ばらつきノイズの少ないより良好な画像を得ることができる。第1の差分回路b3は列毎に設けられた単位差分回路b3aを有する。各単位差分回路b3aは、第1の記憶回路b2に記憶されている反転基準信号と反転画素信号の差分、もしくは第1の記憶回路b2に記憶されている反転基準信号と画素回路b1から出力される反転画素信号の差分を出力する。第2の記憶回路b4は第1の差分回路b3から出力される差分を記憶する。第2の差分回路b5は列毎に設けられた単位差分回路b5aを有する。各単位差分回路b5aは、記憶回路b4に記憶されている差分と基準電圧とを差分し、水平走査回路b7の出力に同期して出力線b6に出力される。垂直走査回路b8は画素回路b1、第1の記憶回路b2、第2の記憶回路b4にパルスを印加する。図20は画素回路b1の1列2行分を例に具体的に示す。図20中の破線b11、b12は画素部b1aを示し、画素部b1-1b1aはフォトダイオードb10と、転送MOSトランジスタb11と、リセットMOSトランジスタb12と、出力MOSトランジスタb13とで構成される。画素部b1-2b1aは画素部b1-1b1aと同様にフォトダイオードb15と、転送MOSトランジスタb16と、リセットMOSトランジスタb17と、出力MOSトランジスタb18とで構成される。画素部b1-1b1aにおいて、フォトダイオードb10のアノードは接地され、カソードは転送MOSトランジスタb11のドレインに接続される。転送MOSトランジスタb11のソースはリセットMOSトランジスタb12のソースと出力MOSトランジスタb13のゲートに接続され、ゲートは端子b23に接続される。この領域はフローティングディフュージョン以後FDと呼ぶと呼ばれる拡散容量を形成する。リセットMOSトランジスタb12のドレインは電源に接続され、ゲートは端子b22に接続される。出力MOSトランジスタb13のドレインは電源に接続され、ソースは行選択MOSトランジスタb14のドレインに接続される。電流源b20は列信号線b21に接続される。行選択MOSトランジスタb14のゲートは端子b24に接続され、導通している時は出力MOSトランジスタb13と電流源b20とでソースフォロアを形成する。画素部b1-2b1aにおいても、フォトダイオードb15のアノードは接地され、カソードは転送MOSトランジスタb16のドレインに接続される。転送MOSトランジスタb16のソースはリセットMOSトランジスタb17のソースと出力MOSトランジスタb18のゲートに接続され、ゲートは端子b25に接続される。この領域はFDと呼ばれる拡散容量を形成する。リセットMOSトランジスタb17のドレインは電源に接続され、ゲートは端子b25に接続される。出力MOSトランジスタb18のドレインは電源に接続され、ソースは行選択MOSトランジスタb19のドレインに接続される。行選択MOSトランジスタb19のゲートは端子b27に接続され、導通している時は出力MOSトランジスタb19と電流源b20とでソースフォロアを形成する。画素部b1-1b1a、画素部b1-2b1aの出力は行選択MOSトランジスタb14、行選択MOSトランジスタb19を介して列信号線b21に接続される。列信号線b21は図19の第1の記憶回路b2に入力される。第1の記憶回路b2第1の記憶部は、複数の記憶セルb2aと、複数の画素部b1aの列に対応する複数の出力信号線と、出力信号線に接続された電流源トランジスタとを有する。各記憶セルb2aは、ドレインおよびソースの一方が電源線または接地線に接続されたデプレッション型電界効果トランジスタと、対応する反転増幅器の出力端子とデプレッション型電界効果トランジスタのゲートとの間に挿入された書き込みスイッチトランジスタと、デプレッション型電界効果トランジスタのドレインおよびソースの他方と、対応する出力信号線との間に挿入された読み出しスイッチトランジスタとを備える。図21に図19で示した第1の記憶回路b2の1列2行分の記憶セルb2aおよび単位差分回路b3aを具体的に示す。図21中、b21は図20の1列分の画素からの出力信号線であり、破線b31、b32は図20の各々画素b11、画素b12に対応する単位記憶回路記憶セルb2aを示す。画素部b1-1に対応する記憶回路b3-1記憶セル2aは、書き込みスイッチトランジスタである書き込み行選択MOSトランジスタb301、デプレッション型電界効果トランジスタである記憶MOSトランジスタb302と、読み出しスイッチトランジスタである読み出し行選択MOSトランジスタb303からなる。読み出し行選択MOSトランジスタb303のソースは電流源MOSトランジスタb304に接続された出力線b30に接続されている。電流源MOSトランジスタb304のドレインは電源に接続されている。電流源MOSトランジスタb304のゲートにはバイアス電圧b312が印加されている。記憶MOSトランジスタb302および電流源MOSトランジスタb304は、読み出し行選択MOSトランジスタb303がオンのときにソースフォロアアンプとして動作する。つまり、記憶MOSトランジスタb302はゲートに保持された電気信号電圧をドライブするドライブトランジスタとなり、電流源MOSトランジスタb304はドライブトランジスタに対する負荷トランジスタとなる。同様に、記憶MOSトランジスタb306および電流源MOSトランジスタb304も、読み出し行選択MOSトランジスタb307がオンのときにソースフォロアアンプとして動作する。このように、記憶MOSトランジスタは、デプレッション型の電界効果トランジスタであって、そのゲート容量にアナログ信号を保持する記憶セルとしての機能と、ゲート容量に保持されたアナログ信号に応じた電圧を出力するソースフォロアアンプとしての機能とを兼用する。これにより、第1の記憶部の回路構成を簡単にし、部品点数や配線抵抗を低減し、チップ全体の消費電力を大幅に低減することが可能となる。その結果、発熱量を低減し暗電流を低減することができる。さらに、出力線b30は図19中3で示した第1の差分回路部b3-3に接続される。第1の差分回路部は列選択MOSトランジスタb308、サンプル容量b309、分割容量b310、バイアス用MOSトランジスタb311よりなり、差分出力信号は出力線b31に出力される。画素部b1-2に対応する記憶回路b3-2も、画素部b1-1に対応する記憶回路b3-1と同様の構成であり、書き込み行選択MOSトランジスタb305、記憶MOSトランジスタb306、読み出し行選択MOSトランジスタb307からなり、読み出し行選択MOSトランジスタb307のソースは電流源MOSトランジスタb304に接続された出力線b30に記憶回路b1-1の出力と共有する形で接続される。このような構成とすることにより、図20の画素b1-1、画素b1-2より出力されたリセット信号と光信号を記憶部b3-1、記憶部b3-2に各々異なるタイミングで記憶し、さらに各々の記憶部の出力を出力線b30を介して接続された差分回路b3-3において、各記憶部からのリセット信号と光信号の差分に比例した電圧を出力線b31に出力することが可能となる。図22に図19で示した第二の記憶回路b4の1列2行分の記憶セルb4aおよび単位差分回路b5aを具体的に示す。図22中、b31は図21の1列分の記憶回路からの出力信号線であり、破線b41、b42は図21の各々単位記憶回路b31、単位記憶回路b32に対応する単位記憶回路つまり記憶セルb4aを示す。同図のように記憶セルb4aは、記憶セルb2aと同じ構成でよい。画素部b1-1に対応する記憶回路b4-1記憶セルb4aは、書き込み行選択MOSトランジスタb401、記憶MOSトランジスタb402、読み出し行選択MOSトランジスタb403からなり、読み出し行選択MOSトランジスタb403のソースは電流源MOSトランジスタb404に出力線b40を介して接続されている。電流源MOSトランジスタのドレインは電源に接続されている。さらに、出力線b40は単位差分回路b4-3b5aに接続される。単位差分回路b5aは列選択MOSトランジスタb408、サンプル容量b409、分割容量b410、バイアス用MOSトランジスタb411よりなり、差分出力信号は出力線b41に出力される。画素部b1-2に対応する記憶回路b4-2も、画素部b1-1に対応する記憶回路b4-1と同様の構成であり、書き込み行選択MOSトランジスタb405、記憶MOSトランジスタb406、読み出し行選択MOSトランジスタb407からなり、読み出し行選択MOSトランジスタb407のソースは電流源MOSトランジスタb404に接続された出力線b40に記憶回路b4-1の出力と共有する形で接続される。このような構成とすることにより、図20の画素b1-1、画素b1-2より出力された光信号に相当する信号を記憶部b4-1、記憶部b4-2に各々異なるタイミングで記憶し、さらに各々の記憶部の出力を出力線b40を介して接続された差分回路b4-3において、各記憶部からのリセット信号と光信号の差分に比例した電圧を出力線b41に出力することが可能となる。図23は、本発明の第4の実施の形態に係る固体撮像素子における主要な信号の時間変化を示すタイミングチャートである。図23には、図20中の各端子に印加される制御信号が示される。制御信号は、印加される端子の符号にSを付した名称で表わされている。信号Sb22は端子b22からリセットMOSトランジスタb12のゲートに入力される。信号Sb23は端子b23から転送MOSトランジスタb11のゲートに入力される。信号Sb24は端子b24から行選択MOSトランジスタb14のゲートに入力される。信号Sb25は端子b25からリセットMOSトランジスタb17のゲートに入力される。信号Sb26は端子b26から転送MOSトランジスタb16のゲートに入力される。信号Sb27は端子b27から行選択MOSトランジスタb19のゲートに入力される。信号SVは列信号線b21に出力される出力を示す。本発明の第4の実施の形態に係る固体撮像素子の動作について、図20、図23を参照しながら説明する。図23中の期間t1で信号Sb22はHIGHとなり、画素部各画素のリセットMOSトランジスタb12のゲートをHIGHにして導通させ、各画素のFDを同時に電源に接続して初期状態とする。また、期間t2で信号Sb25はHIGHとなり、画素部各画素のリセットMOSトランジスタ17のゲートをHIGHにして導通させ、各画素のFDを同時に電源に接続して初期状態とする。また、期間t3で行選択トランジスタb14のゲートもHIGHにして導通させ、画素部b1-1の初期状態のFD電位が出力MOSトランジスタb13、電流源b20で構成するソースフォロアを介して列信号線b21に出力される図23の信号SVの期間t1のVref値。同様に期間t4で行選択トランジスタb19のゲートをHIGHにして導通させ、画素部1-2の初期状態のFD電位が出力MOSトランジスタb18、電流源b20で構成するソースフォロアを介して列信号線b21に出力される図23の信号SVの期間t2のVref値。図23では2行分の画素を例として説明しているが、実際の3行以上の画素の場合、期間t5でも信号SVにはVref値が出力されるのは言うまでもない。期間t5ではすべての信号がLOWとなる。期間t6では信号Sb23はHIGHとなり、画素部各画素の転送MOSトランジスタb11のゲートをHIGHにして導通させ、各画素のフォトダイオード10に蓄積した電荷をFDに転送される。転送された電荷とFDの容量で電圧が出力MOSトランジスタb13のゲートに発生する。期間t7では信号Sb23、Sb26はHIGHとなり、画素部各画素の転送MOSトランジスタb11、b16のゲートをHIGHにして導通させ、各画素のフォトダイオードb10、b15に蓄積した電荷をFDに転送される。転送された電荷とFDの容量で電圧が出力MOSトランジスタb13、b18のゲートに発生する。また、期間t8で行選択トランジスタb14のゲートもHIGHにして導通させ、画素部b1-1のFD電位が出力MOSトランジスタb13、電流源b20で構成するソースフォロアを介して列信号線21に出力される。図23の信号SVの期間t8のV1値同様に、期間t9で行選択トランジスタb19のゲートもHIGHにして導通させ、画素部b1-1のFD電位が出力MOSトランジスタb18、電流源b20で構成するソースフォロアを介して列信号線b21に出力される図23の信号SVの期間t9のV2値。このように、図23に各画素部のリセットMOSトランジスタを同時に導通させ、FDの初期状態に対応した画素信号Vrefを出力する期間T1と各画素部の転送MOSトランジスタを同時に導通させ、フォトダイオードに蓄積した電荷に対応した画素信号V1、V2を出力する期間T2を有する画素回路の駆動方法を説明した。図20のような構成の画素を用いた場合、フォトダイオードに入力される光が暗い場合、画素からの画素信号は高電圧となる。反対に、フォトダイオードに入力される光が明るい場合、画素からの画素信号は低電圧となる。次に図24に本実施の形態における画素部から記憶回路への信号の転送方法を示す。図24においてSb21は図20における画素出力線21の時系列出力信号を画素回路bb1-1、画素回路b1-2に対応して示す。ここで、Sb21に備えられたインバータ300により、画素からの出力電圧は反転されてそれぞれの記憶回路へ入力される。つまり、フォトダイオードに入力される光が暗い場合、第1の記憶回路への入力は低電圧となる。反対に、フォトダイオードに入力される光が明るい場合、第1の記憶回路への入力は高電圧となる。Sb313、Sb314、Sb315、Sb316、Sb317、Sb319は各々図21の端子b313、b314、b315、b316、b317、b319に接続される信号線の時系列入力信号を示す。Sb413、Sb414は各々図22の端子b413、b414に接続される信号線の時系列入力信号を示す。期間t1、t2は図23の期間t3、t4に対応し、初期状態画素信号が画素部b1-1、1-2の順に連続して出力される。以降、t3期間において同一列の画素部から、所定の行数分の画素からの初期状態信号が順次出力される。各画素の初期状態信号の出力期間中に第1の記憶回路に書き込むために、対応するアドレスの書き込み用トランジスタをONにするための書き込み信号を入力する。例えば、画素部1-1の初期状態信号が出力されている期間t1内にSb313にONパルスを送信し、書き込みトランジスタb301を導通せしめ、トランジスタb302のゲート容量に書き込む。同様に期間t2内にSb315にONパルスを送信し、書き込みトランジスタb305を導通せしめ、トランジスタb306のゲート容量に書き込む。この動作を繰り返し、期間t3終了までに所定の行数分の画素の初期状態信号を独立に第1の記憶回路に記憶する。次に、t4で示すブランキング期間の後、画素出力線b21に、期間t5a、t5b、に画素部b1-1の出力信号が、引き続き期間t6a、t6bに画素部b1-2の出力信号が順に出力され、以下同様に、期間t3に初期状態信号を記憶回路に記憶した画素からの出力信号が順次出力される。この各画素からの光画素信号期間内に次段の第1の差分回路b3-3において、初期状態信号と光信号の差分をとり、さらに後段の第二の記憶回路部b4-1への該差分信号の書き込みを行う。この動作を画素部b1-1の光信号について説明する。まず光画素信号期間t5aの直前の期間t4aにおいて、信号Sb314にHighパルスを入力し、読み出し用トランジスタb303を導通状態にすることで、期間t1で記憶した初期状態出力を読み出し、出力線b30に出力する。さらにこのデータを差分回路b3-3の保持容量b309に保存するために期間t4aのスタートと同時にトランジスタb308とb311を導通状態とせしめるために、各々Sb317とSb319にHigh信号を入力する。この後、Sb317は所定の画素信号の光信号を全て後段の記憶回路に記憶するまで、High状態に保持される。一方、Sb319は保持容量b309に初期状態信号の保持を終了した後に、遮断される。次に、期間t5aのスタートと同時に画素信号を書き込むために信号Sb313にHighパルスを入力し、トランジスタb301を導通状態とする。ここで、トランジスタb303とb308はそれぞれSb314とSb317によって導通状態であるので、本画素信号はそのまま、読み出しトランジスタb303によって読み出され、差分回路b3-3に出力される。差分回路b3-3においてはSb319がLowに設定されているので、トランジスタb311が既に遮断状態となり、出力線b31には容量b309とb310の比に比例した初期状態信号と画素信号の差分信号が出力される。さらにこの期間t5a内に第二の記憶回路b4-1の書き込み用トランジスタb401を導通状態とするためにSb413にHigh信号を入力し、前記初期状態出力と画素信号の差分信号をトランジスタb402のゲート容量に記憶する。このとき、トランジスタb403は遮断状態、すなわちSb414はLowレベルとし、トランジスタb402の消費電力を低減する。画素部b1-1の初期状態出力と画素信号の差分を期間t5a内に記憶回路b4-1に記憶した後、画素部b1-2について期間t5bより同様の動作によって期間t6a内で記憶回路b4-2への差分信号書き込み動作を行い、以降順次所定の行数分の画素について記憶部に差分信号を記憶する。このように本実施例の一連の画素信号読み出しと記憶動作によって、画素信号をほぼ全画素同時に読み出すグローバルシャッター動作に近い読み出しを非常に低消費電力で行うことが可能となる。インバータb300により画素からの出力信号を反転しているため、第1の記憶回路への入力電圧はインバータb300がない場合と比較して低くなり、リセット時の記憶回路への入力電圧は接地電圧に近くなる。そのため、更なる低消費電力化が図られる。また、それに伴い第二の記憶回路への入力電圧も、フォトダイオードに入力される光が暗い場合、第二の記憶回路への入力は低電圧となる。反対に、フォトダイオードに入力される光が明るい場合、第二の記憶回路への入力は高電圧となる。そのため、更なる低消費電力化が図られる。以上説明してきたように、本実施の形態における固体撮像装置において、記憶セルb2aは、対応する反転増幅器から反転電気信号が出力されたとき、読み出しスイッチトランジスタがオフの状態で、書き込みスイッチトランジスタを一時的にオンにすることにより、電気信号をゲート容量に記憶させる図24のt1、t2。この構成によれば、電気信号の書き込み時に、デプレッション型電界効果トランジスタと出力信号線との間で読み出しスイッチトランジスタを通じて流れる電流を除去する。このために要する消費電力を大幅に低減することが可能となる。また、基準信号の書き込み時にデプレッション型トランジスタの寄生ドレイン電流成分を完全に除去し、消費電力を大幅に低減することが可能となる。また、電気信号は、電源電圧にリセットされた画素部から出力される基準信号と受光量に応じた画素信号とを含み、反転電気信号は、反転基準信号と反転画素信号とを含む。記憶セルb2aは、対応する反転増幅器から反転基準信号が出力されたとき、読み出しスイッチトランジスタがオフの状態で、書き込みスイッチトランジスタを一時的にオンにすることにより、反転基準信号をゲート容量に記憶させる図24のt1、t2。この構成によれば、基準信号の書き込み時に、デプレッション型電界効果トランジスタと出力信号線との間で読み出しスイッチトランジスタを通じて流れる電流を除去する。このために要する消費電力を大幅に低減することが可能となる。また、基準信号の書き込み時にデプレッション型トランジスタの寄生ドレイン電流成分を完全に除去し、消費電力を大幅に低減することが可能となる。記憶セルb2aは、さらに、書き込みスイッチトランジスタがオフの状態で、読み出しスイッチトランジスタを一時的にオンにすることにより、デプレッション型電界効果トランジスタのドレインおよびソースの他方から、ゲート容量に記憶された反転基準信号を対応する出力信号線に出力する図24のt4a、t5b。記憶セルb2aは、さらに、対応する反転増幅器から反転画素信号が出力されたとき、読み出しスイッチトランジスタがオンの状態で、書き込みスイッチトランジスタを一時的にオンにすることにより、デプレッション型電界効果トランジスタのドレインおよびソースの他方から対応する出力信号線に、反転画素信号を出力するt5a/t6a。また、記憶セルb2aは、対応する反転増幅器から反転画素信号が出力されたとき、読み出しスイッチトランジスタがオフの状態で、書き込みスイッチトランジスタを一時的にオンにすることにより、反転画素信号をゲート容量に記憶させるようにしてもよい。記憶セルb2aは、さらに、書き込みスイッチトランジスタがオフの状態で、読み出しスイッチトランジスタを一時的にオンにすることにより、デプレッション型電界効果トランジスタのドレインおよびソースの他方から、ゲート容量に記憶された反転画素信号を対応する出力信号線に出力するようにしてもよい。なお、第1の記憶回路b2内の記憶セルb2aの個数は、画素部b1aと同数であってもよい。記憶セルb2aの個数が画素部b1aと同数の場合は、第1の差分回路からの差分を、水平走査回路b7の制御に従って直接出力線b6から出力する構成とし、第2の記憶部b4および第2の差分回路b5を備えない構成としてもよい。また、記憶セルb2aの個数が、画素部b1aの少なくとも2行に対応する個数であってもよい。この場合、第2の記憶回路b2内の記憶セルb4aの個数は、画素部b1aと同数であることが望ましく、記憶セルb2aの行を巡回的に使いまわして、差分回路b3から第2の記憶回路b4へ行単位で差分信号を転送することができる。また、説明ではブランキング期間t4を設けた場合の動作を示したが、ブランキング期間はなくても良い。さらには図23のSb24、Sb27の期間を約半分にして図24のSb313、Sb315と同等にすることで、リセット信号と光信号を交互に出力信号線に出力し、記憶回路へのリセット信号の書き込み動作と別の記憶回路からの読出しおよび光信号との差分信号出力を同時に行っても良い。この場合、たとえば図24のt5bの期間で第一の画素のリセット信号を第一の記憶回路に書込むと同時に事前に第二の記憶回路に記憶されていた第二の画素のリセット信号を差分回路に出力し、t6aの期間で第二の画素の光信号を差分回路に出力することにより、第二画素のリセット信号と光信号の差分を出力する。このように出力することで、一行ごとにリセット信号と光信号を読み出して差分を出力する方法にくらべ、高速に一画面分の差分出力を出すことが出来る。第5の実施の形態次に本発明に関わる第5の実施の形態について図25から図27を用いて説明する。本実施の形態においては、回路ブロック構成は図19と、また、画素部回路は図20と同様である。図25に本実施の形態に関わる図19で示した第1の記憶回路b2の1列2行分の記憶セルおよび単位差分回路を具体的に示す。図25中、b21は図20の1列分の画素からの出力信号線であり、インバータ回路反転増幅器b700を介して出力線b21に出力され、破線b71、b72で示す図20の各々画素b11、画素b12に対応する単位記憶回路に接続される。画素部b1-1に対応する記憶回路b7-1は、書き込み行選択MOSトランジスタb701、記憶MOSトランジスタb702、読み出し行選択MOSトランジスタb703からなり、読み出し行選択MOSトランジスタb703のソースは電流源MOSトランジスタb704に出力線b70を介して接続されている。さらに、出力線b70は図19中3で示した第1の差分回路部b7-3に接続される。第1の差分回路部は列選択MOSトランジスタb708、サンプル容量b709、分割容量b710、バイアス用MOSトランジスタb711よりなり、差分出力信号は出力線b71に出力される。画素部b1-2に対応する記憶回路b7-2も、画素部b1-1に対応する記憶回路b7-1と同様の構成であり、書き込み行選択MOSトランジスタb705、記憶MOSトランジスタb706、読み出し行選択MOSトランジスタb707からなり、読み出し行選択MOSトランジスタb707のソースは電流源MOSトランジスタb704に接続された出力線b70に記憶回路b7-1の出力と共有する形で接続される。このような構成とすることにより、図20の画素b1-1、画素b1-2より出力されたリセット信号と光信号を記憶部b7-1、記憶部b7-2に各々異なるタイミングで記憶し、さらに各々の記憶部の出力を出力線b70を介して接続された差分回路b7-3において、各記憶部からのリセット信号と光信号の差分に比例した電圧を出力線b71に出力することが可能となる。ここで、トランジスタb701,b702,b703,b704,b705,b706,b707は全てpチャネルMOSトランジスタであり、Highレベルの初期状態信号をLowレベル信号として記憶することが可能である。また、より多い信号量をより高い電圧レベルとして記憶する。図26に本実施の形態に関わる図19で示した第二の記憶回路b4の1列2行分の記憶セルおよび単位差分回路を具体的に示す。図26中、b71は図25の1列分の記憶回路からの出力信号線であり、破線b81、b82は図25の各々単位記憶回路b71、単位記憶回路b72に対応する単位記憶回路を示す。画素部b1-1に対応する記憶回路b8-1は、書き込み行選択MOSトランジスタb801、記憶MOSトランジスタb802、読み出し行選択MOSトランジスタb803からなり、読み出し行選択MOSトランジスタb803のソースは電流源MOSトランジスタb804に出力線b80を介して接続されている。さらに、出力線b80は図19中b5で示した第二の差分回路部b8-3に接続される。第二の差分回路部は列選択MOSトランジスタb808、サンプル容量b809、分割容量b810、バイアス用MOSトランジスタb811よりなり、差分出力信号は出力線b81に出力される。画素部b1-2に対応する記憶回路b8-2も、画素部b1-1に対応する記憶回路b8-1と同様の構成であり、書き込み行選択MOSトランジスタb805、記憶MOSトランジスタb806、読み出し行選択MOSトランジスタb807からなり、読み出し行選択MOSトランジスタb807のソースは電流源MOSトランジスタb804に接続された出力線b80に記憶回路b8-1の出力と共有する形で接続される。このような構成とすることにより、図20の画素b1-1、画素b1-2より出力された光信号に相当する信号を記憶部b8-1、記憶部b8-2に各々異なるタイミングで記憶し、さらに各々の記憶部の出力を出力線b80を介して接続された差分回路b8-3において、各記憶部からのリセット信号と光信号の差分に比例した電圧を出力線b81に出力することが可能となる。本発明の第5の実施の形態に係る固体撮像素子における画素部に関わる主要な信号の時間変化を示すタイミングチャートは図23と同様である。次に図9に本実施の形態における画素部から記憶回路への信号の転送方法を示す。図9においてSb21は図25におけるインバータ出力線b21の時系列出力信号を画素回路b1-1、画素回路b1-2に対応して示す。Sb713、Sb714、Sb715、Sb716、Sb717、Sb719は各々図21の端子b713、b714、b715、b716、b717、b719に接続される信号線の時系列入力信号を示す。Sb813、Sb814は各々図26の端子b813、b814に接続される信号線の時系列入力信号を示す。期間t1、t2は図23の期間t3、t4に対応し、初期状態画素信号が画素部b1-1、b1-2の順に連続して出力される。以降、t3期間において同一列の画素部から、所定の行数分の画素からの初期状態信号が順次出力される。各画素の初期状態信号の出力期間中に第1の記憶回路に書き込むために、対応するアドレスの書き込み用トランジスタをONにするための書き込み信号を入力する。例えば、画素部b1-1の初期状態信号が出力されている期間t1内にSb713にONパルスを送信し、書き込みトランジスタb701を導通せしめ、トランジスタb702のゲート容量に書き込む。同様に期間t2内にSb715にONパルスを送信し、書き込みトランジスタb705を導通せしめ、トランジスタb706のゲート容量に書き込む。この動作を繰り返し、期間t3終了までに所定の行数分の画素の初期状態信号を独立に第1の記憶回路に記憶する。次に、t4で示すブランキング期間の後、画素出力線b21に、期間t5a、t5b、に画素部b1-1の出力信号が、引き続き期間t6a、t6bに画素部b1-2の出力信号が順に出力され、以下同様に、期間t3に初期状態信号を記憶回路に記憶した画素からの出力信号が順次出力される。この各画素からの光画素信号期間内に次段の第1の差分回路b7-3において、初期状態信号と光信号の差分をとり、さらに後段の第二の記憶回路部8-1への該差分信号の書き込みを行う。この動作を画素部b1-1の光信号について説明する。まず光画素信号期間t5aの直前の期間t4aにおいて、信号Sb814にHighパルスを入力し、読み出し用トランジスタb703を導通状態にすることで、期間t1で記憶した初期状態出力を読み出し、出力線b70に出力する。さらにこのデータを差分回路b7-3の保持容量b709に保存するために期間t4aのスタートと同時にトランジスタb708とb711を導通状態とせしめるために、各々Sb717とSb719にHigh信号を入力する。この後、Sb717は所定の画素信号の光信号を全て後段の記憶回路に記憶するまで、High状態に保持される。一方、Sb719は保持容量b709に初期状態信号の保持を終了した後に、遮断される。次に、期間t5aのスタートと同時に画素信号を書き込むために信号Sb713にHighパルスを入力し、トランジスタb701を導通状態とする。ここで、トランジスタb703とb708はそれぞれSb714とSb717によって導通状態であるので、本画素信号はそのまま、読み出しトランジスタb703によって読み出され、差分回路b7-3に出力される。差分回路b7-3においてはSb718がLowに設定されているので、トランジスタb711が既に遮断状態となり、出力線b71には容量b709とb710の比に比例した初期状態信号と画素信号の差分信号が出力される。さらにこの期間t5a内に第二の記憶回路b8-1の書き込み用トランジスタb801を導通状態とするためにSb813にHigh信号を入力し、前記初期状態出力と画素信号の差分信号をトランジスタb802のゲート容量に記憶する。このとき、トランジスタb803は遮断状態、すなわちSb814はLowレベルとし、トランジスタb802の消費電力を低減する。画素部b1-1の初期状態出力と画素信号の差分を期間t5a内に記憶回路b8-1に記憶した後、画素部b1-2について期間t5bより同様の動作によって期間t6a内で記憶回路b8-2への差分信号書き込み動作を行い、以降順次所定の行数分の画素について記憶部に差分信号を記憶する。このように本実施例の一連の画素信号読み出しと記憶動作によって、画素信号をほぼ全画素同時に読み出すグローバルシャッター動作に近い読み出しを非常に低消費電力で、かつ、容量の変動が少なく安定な信号レベルで行うことが可能となる。さらに本実施例においては、画素出力の高電圧状態を低電圧状態に変換して記憶するので、記憶期間における印加電圧を低減せしめ、消費電力をより一層低減することが可能となる。以上説明してきたように、第4および第5の実施の形態における固体撮像装置は、上記第3の目的を達成するために、行列状に配置され受光量に応じた電気信号を出力する複数の画素部と、前記複数の画素部の列毎に設けられた列信号線と、前記列信号線毎に設けられ、対応する列信号線からの電気信号の極性を反転する反転増幅器と、行列状に配置された複数の記憶セルを有し前記反転増幅器から出力される反転電気信号を記憶する第1の記憶部とを備えることを特徴とする。このような構成とすることによって、電圧の高い電気信号ほどメモリに低電圧で書き込まれることになる。記憶セルのリークは電界強度に比例するため低電圧で書き込むほどリークが少なく信号劣化が少なくなる。画像では輝度の低いところほどノイズが目立ちやすいため、輝度の低いところほど高い電気信号になる画像では、低輝度部分のリーク電流による信号劣化を少なくすることで、ばらつきノイズの少ないより良好な画像を得ることができる。ここで、前記第1の記憶部は、前記複数の記憶セルと、前記複数の画素部の列に対応する複数の出力信号線と、前記出力信号線に接続された電流源トランジスタとを有し、各記憶セルは、ドレインおよびソースの一方が電源線または接地線に接続されたデプレッション型電界効果トランジスタと、対応する前記反転増幅器の出力端子と前記デプレッション型電界効果トランジスタのゲートとの間に挿入された書き込みスイッチトランジスタと、前記デプレッション型電界効果トランジスタのドレインおよびソースの他方と、対応する前記出力信号線との間に挿入された読み出しスイッチトランジスタとを備える構成としてもよい。この構成によれば、デプレッション型電界効果トランジスタは、ゲート容量にアナログ信号を保持する記憶セルとしての機能と、ゲート容量に保持されたアナログ信号に応じた電圧を出力するソースフォロアアンプとしての機能とを兼用するので、第1の記憶部の回路構成を簡単にし、部品点数や配線抵抗を低減し、チップ全体の消費電力を大幅に低減することが可能となる。その結果、発熱量を低減し暗電流を低減することができる。ここで、前記記憶セルは、対応する反転増幅器から前記反転電気信号が出力されたとき、前記読み出しスイッチトランジスタがオフの状態で、前記書き込みスイッチトランジスタを一時的にオンにすることにより、前記電気信号を前記ゲート容量に記憶させる構成としてもよい。この構成によれば、前記電気信号の書き込み時に、前記デプレッション型電界効果トランジスタと出力信号線との間で前記読み出しスイッチトランジスタを通じて流れる電流を除去する。このために要する消費電力を大幅に低減することが可能となる。また、前記基準信号の書き込み時に前記デプレッション型トランジスタの寄生ドレイン電流成分を完全に除去し、消費電力を大幅に低減することが可能となる。ここで、前記電気信号は、電源電圧にリセットされた画素部から出力される基準信号と受光量に応じた画素信号とを含み、前記反転電気信号は、反転基準信号と反転画素信号とを含み、前記記憶セルは、対応する反転増幅器から前記反転基準信号が出力されたとき、前記読み出しスイッチトランジスタがオフの状態で、前記書き込みスイッチトランジスタを一時的にオンにすることにより、前記反転基準信号を前記ゲート容量に記憶させる構成としてもよい。この構成によれば、前記基準信号の書き込み時に、前記デプレッション型電界効果トランジスタと出力信号線との間で前記読み出しスイッチトランジスタを通じて流れる電流を除去する。このために要する消費電力を大幅に低減することが可能となる。また、前記基準信号の書き込み時に前記デプレッション型トランジスタの寄生ドレイン電流成分を完全に除去し、消費電力を大幅に低減することが可能となる。ここで、前記記憶セルは、さらに、前記書き込みスイッチトランジスタがオフの状態で、前記読み出しスイッチトランジスタを一時的にオンにすることにより、前記デプレッション型電界効果トランジスタのドレインおよびソースの前記他方から、前記ゲート容量に記憶された前記反転基準信号を対応する出力信号線に出力する構成してもよい。ここで、前記記憶セルは、さらに、対応する反転増幅器から前記反転画素信号が出力されたとき、前記読み出しスイッチトランジスタがオンの状態で、前記書き込みスイッチトランジスタを一時的にオンにすることにより、前記デプレッション型電界効果トランジスタのドレインおよびソースの前記他方から対応する出力信号線に、前記反転画素信号を出力する構成としてもよい。ここで、前記電気信号は、電源電圧にリセットされた画素部から出力される基準信号と受光量に応じた画素信号とを含み、前記反転電気信号は、反転基準信号と反転画素信号とを含み、前記記憶セルは、対応する反転増幅器から前記反転画素信号が出力されたとき、前記読み出しスイッチトランジスタがオフの状態で、前記書き込みスイッチトランジスタを一時的にオンにすることにより、前記反転画素信号を前記ゲート容量に記憶させる構成としてもよい。ここで、前記記憶セルは、さらに、前記書き込みスイッチトランジスタがオフの状態で、前記読み出しスイッチトランジスタを一時的にオンにすることにより、前記デプレッション型電界効果トランジスタのドレインおよびソースの前記他方から、前記ゲート容量に記憶された前記反転画素信号を対応する出力信号線に出力するとしてもよい。ここで、前記デプレッション型電界効果トランジスタはPチャネル型であってもよい。また、本発明の固体撮像装置の駆動方法は、固体撮像装置の駆動方法であって、前記固体撮像装置は、行列状に配置され受光量に応じた電気信号を出力する複数の画素部と、前記複数の画素部の列毎に設けられた列信号線と、行列状に配置された複数の記憶セルを有し前記反転増幅器から出力される反転電気信号を記憶する第1の記憶部とを備え、各記憶セルは、ドレインおよびソースの一方が電源線または接地線に接続された前記デプレッション型電界効果トランジスタと、対応する列信号線と前記デプレッション型電界効果トランジスタのゲートとの間に挿入された書き込みスイッチトランジスタと、前記デプレッション型電界効果トランジスタのドレインおよびソースの他方と、対応する出力信号線との間に挿入された読み出しスイッチトランジスタとを備え、前記固体撮像装置の駆動方法は、前記複数の画素部から前記列信号線に前記電気信号を出力し、前記反転増幅器において前記電気信号の極性を反転し、対応する反転増幅器から反転電気信号が出力されたとき、前記読み出しスイッチトランジスタがオフの状態で、前記書き込みスイッチトランジスタを一時的にオンにすることにより、前記反転電気信号を前記ゲート容量に記憶させる。なお、第2~第5の実施の形態の固体撮像装置においても、第1の実施の形態で説明した1メモリスルーモード、2複数フレーム保持モード、3メカニカルシャッター併用モードで動作させてもよいし、1~3の動作モードを組み合わせて動作させてもよい。また、第2~第5の実施の形態の固体撮像装置においても、第1の実施の形態で説明したカメラ図9に適用してもよい。また、本発明において使用される各トランジスタは、p型、n型のいずれであってもよい。また、本発明に係る固体撮像素子には、上記実施の形態における任意の構成要素を組み合わせて実現される別の実施の形態や、実施の形態に対して本発明の主旨を逸脱しない範囲で当業者が思いつく各種変形を施して得られる変形例や、本発明に係る固体撮像素子を備えた各種デバイスなども本発明に含まれる。例えば、本発明に係る固体撮像素子を備えたムービーカメラも本発明に含まれる。"