主画素電極を含む複数の画素電極を有した第1基板と、周辺電極及び複数の主共通電極を含む共通電極を有した第2基板と、前記第1基板及び第2基板間に挟持された液晶層と、前記第1基板、第2基板及び液晶層に重なった表示領域と、を備え、前記複数の画素電極は、前記表示領域に設けられ、互いに直交する第1方向及び第2方向に間隔を置いて並べられ、前記複数の主画素電極は、それぞれ前記第2方向に沿って延出して形成され、前記周辺電極は、前記表示領域の外周に亘って枠状に形成され、前記複数の主共通電極は、前記第1方向に間隔を置いて並べられ、前記第1方向に前記複数の主画素電極を挟み、それぞれ前記第2方向に沿って延出し、それぞれの両端が前記周辺電極に接続されていることを特徴とする液晶表示装置。前記共通電極は、複数の副共通電極をさらに含み、前記複数の副共通電極は、前記第2方向に間隔を置いて並べられ、前記第2方向に前記複数の主画素電極を挟み、それぞれ前記第1方向に沿って延出し、それぞれの両端が前記周辺電極に接続され、前記複数の主共通電極及び周辺電極と一体に形成されていることを特徴とする請求項1に記載の液晶表示装置。前記第1基板は、前記表示領域に設けられ、前記第1方向に間隔を置いて並べられ、それぞれ前記第2方向に沿って延出し、前記複数の主共通電極に重ねられた複数のソース配線と、前記表示領域に設けられ、前記第2方向に間隔を置いて並べられ、それぞれ前記第1方向に沿って延出した複数のゲート配線と、をさらに備えていることを特徴とする請求項1に記載の液晶表示装置。前記第1基板は、前記表示領域に設けられ、前記第1方向に間隔を置いて並べられ、それぞれ前記第2方向に沿って延出し、前記複数の主共通電極に重ねられた複数のゲート配線と、前記表示領域に設けられ、前記第2方向に間隔を置いて並べられ、それぞれ前記第1方向に沿って延出した複数のソース配線と、をさらに備えていることを特徴とする請求項1に記載の液晶表示装置。前記周辺電極の幅は、前記主共通電極の幅より広いことを特徴とする請求項1に記載の液晶表示装置。前記液晶層は、正の誘電率異方性を有し、前記第1基板は、前記第2方向又は前記第2方向から20°以内に傾斜した方向に付近の液晶分子を初期配向させる第1配向膜をさらに有し、前記第2基板は、前記第2方向若しくは前記第2方向から20°以内に傾斜した方向、又は前記第1方向若しくは前記第1方向から20°以内に傾斜した方向に付近の液晶分子の初期配向させる第2配向膜をさらに有していることを特徴とする請求項2に記載の液晶表示装置。本実施形態の目的は、表示品位の劣化を抑制することが可能な液晶表示装置を提供することにある。一実施形態に係る液晶表示装置は、主画素電極を含む複数の画素電極を有した第1基板と、周辺電極及び複数の主共通電極を含む共通電極を有した第2基板と、前記第1基板及び第2基板間に挟持された液晶層と、前記第1基板、第2基板及び液晶層に重なった表示領域と、を備え、前記複数の画素電極は、前記表示領域に設けられ、互いに直交する第1方向及び第2方向に間隔を置いて並べられ、前記複数の主画素電極は、それぞれ前記第2方向に沿って延出して形成され、前記周辺電極は、前記表示領域の外周に亘って枠状に形成され、前記複数の主共通電極は、前記第1方向に間隔を置いて並べられ、前記第1方向に前記複数の主画素電極を挟み、それぞれ前記第2方向に沿って延出し、それぞれの両端が前記周辺電極に接続されていることを特徴としている。以下、図面を参照しながら一実施形態に係る液晶表示装置について詳細に説明する。なお、各図において、同一又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する説明は省略する。図1は、一実施形態に係る液晶表示装置の構成及び等価回路を概略的に示す図である。図1に示すように、液晶表示装置は、アクティブマトリクスタイプの液晶表示パネルLPNを備えている。液晶表示パネルLPNは、第1基板であるアレイ基板ARと、アレイ基板ARに対向して配置された第2基板である対向基板CTと、アレイ基板AR及び対向基板CT間に挟持された液晶層LQと、を備えている。このような液晶表示パネルLPNは、画像を表示する表示領域R1を備えている。表示領域R1は、アレイ基板AR、対向基板CT及び液晶層LQに重なっている。この表示領域R1には、m×n個のマトリクス状に配置された複数の画素PXが位置している但し、m及びnは正の整数である。液晶表示パネルLPNは、表示領域R1において、n本のゲート配線GG1~Gn、n本の補助容量線CC1~Cn、m本のソース配線SS1~Smなどを備えている。ゲート配線G及び補助容量線Cは、例えば、第1方向Xに沿って略直線的に延出している。これらのゲート配線G及び補助容量線Cは、第1方向Xに交差する第2方向Yに沿って交互に並列配置されている。ここでは、第1方向Xと第2方向Yとは互いに略直交している。ソース配線Sは、ゲート配線G及び補助容量線Cと交差している。ソース配線Sは、第2方向Yに沿って略直線的に延出している。なお、ゲート配線G、補助容量線C、及び、ソース配線Sは、必ずしも直線的に延出していなくても良く、それらの一部が屈曲していてもよい。各ゲート配線Gは、表示領域R1の外側に引き出され、ゲートドライバGDに接続されている。各ソース配線Sは、表示領域R1の外側に引き出され、ソースドライバSDに接続されている。これらのゲートドライバGD及びソースドライバSDの少なくとも一部は、例えば、アレイ基板ARに形成され、コントローラを内蔵した駆動ICチップ2と接続されている。各画素PXは、スイッチング素子SW、画素電極PE、共通電極CEなどを備えている。保持容量Csは、例えば補助容量線Cと画素電極PEとの間に形成される。補助容量線Cは、補助容量電圧が印加される電圧印加部VCSと電気的に接続されている。なお、本実施形態においては、液晶表示パネルLPNは、画素電極PEがアレイ基板ARに形成される一方で共通電極CEの少なくとも一部が対向基板CTに形成された構成であり、これらの画素電極PEと共通電極CEとの間に形成される電界を主に利用して液晶層LQの液晶分子をスイッチングする。画素電極PEと共通電極CEとの間に形成される電界は、第1方向Xと第2方向Yとで規定されるX-Y平面あるいは基板主面に対してわずかに傾いた斜め電界あるいは、基板主面にほぼ平行な横電界である。スイッチング素子SWは、例えば、nチャネル薄膜トランジスタTFTによって構成されている。このスイッチング素子SWは、ゲート配線G及びソース配線Sと電気的に接続されている。このようなスイッチング素子SWは、トップゲート型あるいはボトムゲート型のいずれであっても良い。また、スイッチング素子SWの半導体層は、例えば、ポリシリコンによって形成されているが、アモルファスシリコンによって形成されていても良い。画素電極PEは、各画素PXに配置され、スイッチング素子SWに電気的に接続されている。共通電極CEは、液晶層LQを介して複数の画素PXの画素電極PEに対して共通に配置されている。このような画素電極PE及び共通電極CEは、例えば、インジウムティンオキサイドITOやインジウムジンクオキサイドIZOなどの光透過性を有する導電材料によって形成されているが、アルミニウムなどの他の金属材料によって形成されても良い。アレイ基板ARは、共通電極CEに電圧コモン電圧を印加するための給電部VSを備えている。この給電部VSは、例えば、表示領域R1の外側の非表示領域R2に形成されている。共通電極CEは、表示領域R1の外側に引き出され、図示しない導電部材を介して、給電部VSと電気的に接続されている。図2は、図1に示した液晶表示パネルLPNを対向基板側から見たときの一画素PXの構造例を概略的に示す平面図である。ここでは、X-Y平面における平面図を示している。図2に示すように、画素PXは、破線で示したように、第1方向Xに沿った長さが第2方向Yに沿った長さよりも短い長方形状である。ゲート配線G1及びゲート配線G2は、第1方向Xに沿って延出している。補助容量線C1は、隣接するゲート配線G1とゲート配線G2との間に配置され、第1方向Xに沿って延出している。ソース配線S1及びソース配線S2は、第2方向Yに沿って延出している。画素電極PEは、隣接するソース配線S1とソース配線S2との間に配置されている。また、この画素電極PEは、ゲート配線G1とゲート配線G2との間に位置している。図示した例では、画素PXにおいて、ソース配線S1は左側端部に配置され、ソース配線S2は右側端部に配置されている。厳密には、ソース配線S1は当該画素PXとその左側に隣接する画素との境界に跨って配置され、ソース配線S2は当該画素PXとその右側に隣接する画素との境界に跨って配置されている。また、画素PXにおいて、ゲート配線G1は上側端部に配置され、ゲート配線G2は下側端部に配置されている。厳密には、ゲート配線G1は当該画素PXとその上側に隣接する画素との境界に跨って配置され、ゲート配線G2は当該画素PXとその下側に隣接する画素との境界に跨って配置されている。補助容量線C1は、画素の略中央部に配置されている。スイッチング素子SWは、図示した例では、ゲート配線G1及びソース配線S1に電気的に接続されている。このスイッチング素子SWは、ゲート配線G1とソース配線S1の交点に設けられ、そのドレイン配線はソース配線S1及び補助容量線C1に沿って延長され、補助容量線C1と重なる領域に形成されたコンタクトホールCHを介して画素電極PEと電気的に接続されている。このようなスイッチング素子SWは、ソース配線S1及び補助容量線C1と重なる領域に設けられ、ソース配線S1及び補助容量線C1と重なる領域からほとんどはみ出すことはなく、表示に寄与する開口部の面積の低減を抑制している。複数の画素電極PEは、第1方向X及び第2方向Yに間隔を置いて並べられている。複数の画素電極PEは、それぞれ第2方向Yに沿って延出して形成された主画素電極PAを含んでいる。この実施形態において、画素電極PEは、互いに電気的に接続された主画素電極PA及びコンタクト部PCを含んでいる。主画素電極PAは、コンタクト部PCから画素PXの上側端部付近及び下側端部付近まで第2方向Yに沿って直線的に延出している。このような主画素電極PAは、第1方向Xに沿って略同一の幅を有する帯状に形成されている。コンタクト部PCは、補助容量線C1と重なる領域に位置し、コンタクトホールCHを介してスイッチング素子SWと電気的に接続されている。このコンタクト部PCは、主画素電極PAよりも幅広に形成されている。このような画素電極PEは、ソース配線S1とソース配線S2との略中間の位置、つまり、画素PXの中央に配置されている。ソース配線S1と画素電極PEとの第1方向Xに沿った間隔は、ソース配線S2と画素電極PEとの第1方向Xに沿った間隔と略同等である。共通電極CEは、複数の主共通電極CAを含んでいる。複数の主共通電極CAは、X-Y平面内において、第1方向Xに間隔を置いて並べられ、第1方向Xに複数の主画素電極PAを挟み、それぞれ主画素電極PAと略平行な第2方向Yに沿って直線的に延出している。あるいは、主共通電極CAは、ソース配線Sとそれぞれ対向するとともに主画素電極PAと略平行に延出している。このような主共通電極CAは、帯状に形成され、第1方向Xに沿って略同一の幅を有する。図示した例では、主共通電極CAは、第1方向Xに沿って2本平行に並んでおり、画素PXの左右両端部にそれぞれ配置されている。以下では、これらの主共通電極CAを区別するために、図中の左側の主共通電極をCALと称し、図中の右側の主共通電極をCARと称する。主共通電極CALはソース配線S1と対向し、主共通電極CARはソース配線S2と対向している。画素PXにおいて、主共通電極CALは左側端部に配置され、主共通電極CARは右側端部に配置されている。厳密には、主共通電極CALは当該画素PXとその左側に隣接する画素との境界に跨って配置され、主共通電極CARは当該画素PXとその右側に隣接する画素との境界に跨って配置されている。画素電極PEと主共通電極CAとの位置関係に着目すると、画素電極PEと主共通電極CAとは、第1方向Xに沿って交互に配置されている。これらの画素電極PEと主共通電極CAとは、互いに略平行に配置されている。このとき、X-Y平面内において、主共通電極CAのいずれも画素電極PEとは重ならない。すなわち、隣接する主共通電極CAL及び主共通電極CARの間には、1本の画素電極PEが位置している。換言すると、主共通電極CAL及び主共通電極CARは、画素電極PEの直上の位置を挟んだ両側に配置されている。あるいは、画素電極PEは、主共通電極CALと主共通電極CARとの間に配置されている。このため、主共通電極CAL、主画素電極PA、及び、主共通電極CARは、第1方向Xに沿ってこの順に配置されている。これらの画素電極PEと共通電極CEとの第1方向Xに沿った間隔は略一定である。すなわち、主共通電極CALと主画素電極PAとの第1方向Xに沿った間隔は、主共通電極CARと主画素電極PAとの第1方向Xに沿った間隔と略同等である。図3は、図2に示した液晶表示パネルLPNをIII-III線で切断したときの断面構造を概略的に示す断面図である。なお、ここでは、説明に必要な箇所のみを図示している。図3に示すように、液晶表示パネルLPNを構成するアレイ基板ARの背面側には、バックライトユニット4が配置されている。バックライトユニット4としては、種々の形態が適用可能であり、また、光源として発光ダイオードLEDを利用したものや冷陰極管CCFLを利用したものなどのいずれでも適用可能であり、詳細な構造については説明を省略する。アレイ基板ARは、光透過性を有する第1絶縁基板10を用いて形成されている。ソース配線Sは、第1層間絶縁膜11の上に形成され、第2層間絶縁膜12によって覆われている。なお、図示しないゲート配線や補助容量線は、例えば、第1絶縁基板10と第1層間絶縁膜11の間に配置されている。画素電極PEは、第2層間絶縁膜12の上に形成されている。この画素電極PEは、隣接するソース配線Sのそれぞれの直上の位置よりもそれらの内側に位置している。第1配向膜AL1は、アレイ基板ARの対向基板CTと対向する面に配置され、表示領域R1の略全体に亘って延在している。この第1配向膜AL1は、画素電極PEなどを覆っており、第2層間絶縁膜12の上にも配置されている。このような第1配向膜AL1は、水平配向性を示す材料によって形成されている。なお、アレイ基板ARは、さらに、共通電極CEの一部を備えていても良い。対向基板CTは、光透過性を有する第2絶縁基板20を用いて形成されている。この対向基板CTは、ブラックマトリクスBM、カラーフィルタCF、オーバーコート層OC、共通電極CE、第2配向膜AL2などを備えている。ブラックマトリクスBMは、各画素PXを区画し、画素電極PEと対向する開口部APを形成する。すなわち、ブラックマトリクスBMは、ソース配線S、ゲート配線、補助容量線、スイッチング素子などの配線部に対向するように配置されている。ここでは、ブラックマトリクスBMは、第2方向Yに沿って延出した部分のみが図示されているが、第1方向Xに沿って延出した部分を備えていてもよい。このブラックマトリクスBMは、第2絶縁基板20のアレイ基板ARに対向する内面20Aに配置されている。カラーフィルタCFは、各画素PXに対応して配置されている。すなわち、カラーフィルタCFは、第2絶縁基板20の内面20Aにおける開口部APに配置されるとともに、その一部がブラックマトリクスBMに乗り上げている。第1方向Xに隣接する画素PXにそれぞれ配置されたカラーフィルタCFは、互いに色が異なる。例えば、カラーフィルタCFは、赤色、青色、緑色といった3原色にそれぞれ着色された樹脂材料によって形成されている。赤色に着色された樹脂材料からなる赤色カラーフィルタCFRは、赤色画素に対応して配置されている。青色に着色された樹脂材料からなる青色カラーフィルタCFBは、青色画素に対応して配置されている。緑色に着色された樹脂材料からなる緑色カラーフィルタCFGは、緑色画素に対応して配置されている。これらのカラーフィルタCF同士の境界は、ブラックマトリクスBMと重なる位置にある。オーバーコート層OCは、カラーフィルタCFを覆っている。このオーバーコート層OCは、カラーフィルタCFの表面の凹凸の影響を緩和する。共通電極CEは、オーバーコート層OCのアレイ基板ARと対向する側に形成されている。第2配向膜AL2は、対向基板CTのアレイ基板ARと対向する面に配置され、表示領域R1の略全体に亘って延在している。この第2配向膜AL2は、共通電極CE及びオーバーコート層OCなどを覆っている。このような第2配向膜AL2は、水平配向性を示す材料によって形成されている。これらの第1配向膜AL1及び第2配向膜AL2には、液晶層LQの液晶分子を初期配向させるための配向処理例えば、ラビングや光配向処理がなされている。第1配向膜AL1が液晶分子を初期配向させる第1配向処理方向PD1、及び、第2配向膜AL2が液晶分子を初期配向させる第2配向処理方向PD2は、互いに平行であって、互いに逆向きあるいは同じ向きである。例えば、これらの第1配向処理方向PD1及び第2配向処理方向PD2は、図2に示したように、第2方向Yと略平行であって、同じ向きである。この実施形態において、第1配向膜AL1及び第2配向膜AL2は、それぞれ付近の液晶分子を第2方向Yに初期配向させることができる。上述したようなアレイ基板ARと対向基板CTとは、それぞれの第1配向膜AL1及び第2配向膜AL2が対向するように配置されている。このとき、アレイ基板ARの第1配向膜AL1と対向基板CTの第2配向膜AL2との間には、例えば、樹脂材料によって一方の基板に一体的に形成された柱状スペーサにより、所定のセルギャップ、例えば2~7μmのセルギャップが形成される。アレイ基板ARと対向基板CTとは、所定のセルギャップが形成された状態で、表示領域R1の外側のシール材SBによって貼り合わせられている。液晶層LQは、アレイ基板ARと対向基板CTとの間に形成されたセルギャップに保持され、第1配向膜AL1と第2配向膜AL2との間に配置されている。このような液晶層LQは、例えば、正の誘電率異方性を有し、すなわちp型液晶で形成されている。アレイ基板ARの外面、つまり、アレイ基板ARを構成する第1絶縁基板10の外面10Bには、第1光学素子OD1が接着剤などにより貼付されている。この第1光学素子OD1は、液晶表示パネルLPNのバックライトユニット4と対向する側に位置しており、バックライトユニット4から液晶表示パネルLPNに入射する入射光の偏光状態を制御する。この第1光学素子OD1は、第1偏光軸あるいは第1吸収軸AX1を有する第1偏光板PL1を含んでいる。対向基板CTの外面、つまり、対向基板CTを構成する第2絶縁基板20の外面20Bには、第2光学素子OD2が接着剤などにより貼付されている。この第2光学素子OD2は、液晶表示パネルLPNの表示面側に位置しており、液晶表示パネルLPNから出射した出射光の偏光状態を制御する。この第2光学素子OD2は、第2偏光軸あるいは第2吸収軸AX2を有する第2偏光板PL2を含んでいる。第1偏光軸AX1と、第2偏光軸AX2とは、例えば、直交する位置関係にあるため、第1偏光板PL1及び第2偏光板PL2はクロスニコル配置されている。このとき、一方の偏光板は、例えば、その偏光軸が液晶分子の初期配向方向つまり第1配向処理方向PD1あるいは第2配向処理方向PD2と平行または直交するように配置されている。初期配向方向が第2方向Yと平行である場合、一方の偏光板の偏光軸は、第2方向Yと平行、あるいは、第1方向Xと平行である。図2において、aで示した例では、第1偏光板PL1は、その第1偏光軸AX1が液晶分子LMの初期配向方向第2方向Yに対して直交するつまり、第1方向Xに平行となるように配置され、また、第2偏光板PL2は、その第2偏光軸AX2が液晶分子LMの初期配向方向に対して平行となるつまり、第2方向Yと平行となるように配置されている。また、図2において、bで示した例では、第2偏光板PL2は、その第2偏光軸AX2が液晶分子LMの初期配向方向第2方向Yに対して直交するつまり、第1方向Xに平行となるように配置され、また、第1偏光板PL1は、その第1偏光軸AX1が液晶分子LMの初期配向方向に対して平行となるつまり、第2方向Yと平行となるように配置されている。図4は、図2及び図3に示した共通電極CEを概略的に示す平面図である。図2、図3及び図4に示すように、共通電極CEは、周辺電極CDをさらに含んでいる。周辺電極CDは、非表示領域R2に位置し、表示領域R1の外周に亘って枠状に形成されている。この実施形態において、表示領域R1は矩形状であるため、周辺電極CDは矩形枠状に形成されている。表示領域R1の左端に配置された画素の主共通電極CALは周辺電極CDに接続され、非表示領域R2側に延びている。同様に表示領域R1の右端に配置された画素の主共通電極CARは周辺電極CDに接続され、非表示領域R2側に延びている。尚、表示領域R1と非表示領域R2の左右の境界にソース配線Sが配置されている場合には、このソース配線Sのセンターラインを表示領域R1と非表示領域R2の境界とする。また、表示領域R1の両端にソース配線Sが配置されておらず、且つ、表示領域R1内においてソース配線Sと対向する対向基板CT上に共通電極が配置されていない場合には、表示領域R1の左右端に配置された画素において、当該画素の非表示領域R2側の画素端を表示領域R1と非表示領域R2の境界とする。表示領域R1と非表示領域R2の上下の境界については、表示領域R1の上下端に配置された画素において、当該画素の非表示領域R2側の画素端を境界とする。表示領域R1内の共通電極CEは、表示領域R1と非表示領域R2の上下の境界を越えて周辺電極CDに接続されている。尚、表示領域R1内のすべての画素は同一の大きさである。また、周辺電極CDの幅W1は、主共通電極CAの幅W2より広い。更に、主共通電極CA端と隣接する主共通電極CA端との間隔W3、すなわち、開口部の間隔W3は、幅W2より広く、幅W1よりも狭い。複数の主共通電極CAは、それぞれの両端が周辺電極CDに接続されている。複数の主共通電極CA及び周辺電極CDは、一体に形成されている。このため、複数の主共通電極CACAL、CARは、周辺電極CDを介して表示領域R1の外側において互いに電気的に接続されている。給電部VSは、導電部材を介して周辺電極CDと少なくとも1個所で接続されている。給電部VSから与えられる電圧コモン電圧は、周辺電極CDを介して複数の主共通電極CAに与えられる。次に、上記構成の液晶表示パネルLPNの動作について説明する。図2及び図3に示すように、液晶層LQに電圧が印加されていない状態、つまり、画素電極PEと共通電極CEとの間に電界が形成されていない状態OFF時には、液晶層LQの液晶分子LMは、その長軸が第1配向膜AL1の第1配向処理方向PD1及び第2配向膜AL2の第2配向処理方向PD2を向くように配向している。このようなOFF時が初期配向状態に相当し、OFF時の液晶分子LMの配向方向が初期配向方向に相当する。なお、厳密には、液晶分子LMは、X-Y平面に平行に配向しているとは限らず、プレチルトしている場合が多い。このため、ここでの液晶分子LMの初期配向方向とは、OFF時の液晶分子LMの長軸をX-Y平面に正射影した方向である。以下では、説明を簡略にするために、液晶分子LMは、X-Y平面に平行に配向しているものとし、X-Y平面と平行な面内で回転するものとして説明する。ここでは、第1配向処理方向PD1及び第2配向処理方向PD2は、ともに第2方向Yと略平行な方向である。OFF時においては、液晶分子LMは、図2に破線で示したように、その長軸が第2方向Yと略平行な方向に初期配向する。つまり、液晶分子LMの初期配向方向は、第2方向Yと平行あるいは、第2方向Yに対して0°である。図示した例のように、第1配向処理方向PD1及び第2配向処理方向PD2が平行且つ同じ向きである場合、液晶層LQの断面において、液晶分子LMは、液晶層LQの中間部付近で略水平プレチルト角が略ゼロに配向し、ここを境界として第1配向膜AL1の近傍及び第2配向膜AL2の近傍において対称となるようなプレチルト角を持って配向するスプレイ配向。ここで、第1配向膜AL1を第1配向処理方向PD1に配向処理した結果、第1配向膜AL1の近傍における液晶分子LMは第1配向処理方向PD1に初期配向され、第2配向膜AL2を第2配向処理方向PD2に配向処理した結果、第2配向膜AL2の近傍における液晶分子LMは第2配向処理方向PD1に初期配向される。そして、第1配向処理方向PD1と第2配向処理方向PD2は互いに平行で且つ同じ向きである場合には、上述のように液晶分子LMはスプレイ配向になり、上記したように液晶層LQの中間部を境界として、アレイ基板AR上の第1配向膜AL1の近傍での液晶分子LMの配向と対向基板CT上の第2配向膜AL2の近傍での液晶分子LMの配向は、上下で対称となる。このため、基板の法線方向から傾いた方向においても光学的に補償される。したがって、第1配向処理方向PD1及び第2配向処理方向PD2が互いに平行、且つ、同じ向きである場合には、黒表示の場合に光漏れが少なく、高コントラスト比を実現することができ、表示品位を向上することが可能となる。なお、第1配向処理方向PD1及び第2配向処理方向PD2が互いに平行且つ逆向きである場合、液晶層LQの断面において、液晶分子LMは、第1配向膜AL1の近傍、第2配向膜AL2の近傍、及び、液晶層LQの中間部において略均一なプレチルト角を持って配向するホモジニアス配向。バックライトユニット4からのバックライトは、その一部が第1偏光板PL1を透過し、液晶表示パネルLPNに入射する。液晶表示パネルLPNに入射した光の偏光状態は、液晶層LQを通過する際に液晶分子LMの配向状態によって異なる。OFF時においては、液晶層LQを通過した光は、第2偏光板PL2によって吸収される黒表示。一方、液晶層LQに電圧が印加された状態、つまり、画素電極PEと共通電極CEとの間に電界が形成された状態ON時では、画素電極PEと共通電極CEとの間に基板と略平行な横電界あるいは斜め電界が形成される。液晶分子LMは、電界の影響を受け、その長軸が図中の実線で示したようにX-Y平面と略平行な平面内で回転する。図2に示した例では、画素電極PEと主共通電極CALとの間の領域内の液晶分子LMは、第2方向Yに対して時計回りに回転し、図中の左下を向くように配向する。画素電極PEと主共通電極CARとの間の領域内の液晶分子LMは、第2方向Yに対して反時計回りに回転し、図中の右下を向くように配向する。このように、各画素PXにおいて、画素電極PEと共通電極CEとの間に電界が形成された状態では、液晶分子LMの配向方向は、画素電極PEを境界として複数の方向に分かれ、それぞれの配向方向でドメインを形成する。つまり、一画素PXには、複数のドメインが形成される。このようなON時には、バックライトユニット4から液晶表示パネルLPNに入射したバックライトは、その一部が第1偏光板PL1を透過し、液晶表示パネルLPNに入射する。液晶層LQに入射したバックライトは、その偏光状態が変化する。このようなON時においては、液晶層LQを通過した少なくとも一部の光は、第2偏光板PL2を透過する白表示。図5は、図2に示した液晶表示パネルLPNにおける画素電極PEと共通電極CEとの間に形成される電界、及び、この電界による液晶分子LMのダイレクタと透過率との関係を説明するための図である。図5に示すように、OFF状態では、液晶分子LMは、第2方向Yに略平行な方向に初期配向している。画素電極PEと共通電極CEとの間に電位差が形成されたON状態では、液晶分子LMのダイレクタあるいは液晶分子LMの長軸方向が、X-Y平面内で、第1偏光板PL1の第1偏光軸AX1及び第2偏光板PL2の第2偏光軸AX2に対して概ね45°ずれた状態となったときに、液晶の光学的な変調率が最も高くなるつまり、開口部での透過率が最大となる。図示した例では、ON状態となったとき、主共通電極CALと画素電極PEとの間の液晶分子LMのダイレクタはX-Y平面内で45°-225°の方位と略平行となり、主共通電極CARと画素電極PEとの間の液晶分子LMのダイレクタはX-Y平面内で135°-315°の方位と略平行となり、ピーク透過率が得られる。このとき、一画素あたりの透過率分布に着目すると、画素電極PE上及び共通電極CE上においては透過率が略ゼロとなる一方で、画素電極PEと共通電極CEとの間の電極間隙では、略全域に亘って高い透過率が得られる。なお、ソース配線S1の直上に位置する主共通電極CAL及びソース配線S2の直上に位置する主共通電極CARは、それぞれブラックマトリクスBMと対向しているが、これらの主共通電極CAL及び主共通電極CARは、ともにブラックマトリクスBMの第1方向Xに沿った幅と同等以下の幅を有しており、ブラックマトリクスBMと重なる位置よりも画素電極PEの側に延在していない。このため、一画素あたり、表示に寄与する開口部は、ブラックマトリクスBMの間もしくはソース配線S1とソース配線S2との間の領域のうち、画素電極PEと主共通電極CAL及び主共通電極CARとの間の領域に相当する。以上のように構成された液晶表示装置によれば、液晶表示装置は、主画素電極PAを含む複数の画素電極PEを有したアレイ基板ARと、周辺電極CD及び複数の主共通電極CAを含む共通電極CEを有した対向基板CTと、液晶層LQと、表示領域R1と、を備えている。周辺電極CDは、表示領域R1の外周に亘って枠状に形成されている。複数の主共通電極CAは、それぞれ第2方向Yに沿って延出し、それぞれの両端が周辺電極CDに接続されている。主共通電極CAの一部が断線しても、主共通電極CAには、周辺電極CDの上側及び下側の少なくとも一方から電圧コモン電圧を与えることができるため、共通電極が部分的に電極として機能しなくなってしまう確率を低減することができる。これにより、液晶層LQに与えられる電界の乱れを低減することができ、表示品位の低下を抑制することができる。周辺電極CDは、電圧コモン電圧が与えられる個所から遠ざかるにつれて電位が不安定となる恐れがある。しかし、周辺電極CDの幅W1は主共通電極CAの幅W2より広く、周辺電極CDの電気抵抗値は主共通電極CAの電気抵抗値より小さい。これにより、周辺電極CD共通電極CEにおける電位のばらつきを抑えることができ、周辺電極CD共通電極CEの電位を全域で均一に設定することができる。このため、フリッカと呼ばれるちらつきの発生を低減することができ、特に、表示領域R1の周縁においてフリッカの発生を低減することができる。電圧コモン電圧は、周辺電極CD共通電極CEの少なくとも1個所に与えられるが、2個所以上に与えられてもよく、これにより、周辺電極CD共通電極CEの電位を全域でより均一に設定することができる。オーバーコート層OCは水を通し易い性質を示すが、オーバーコート層OC上に形成された共通電極CEは、ITOで形成され水を通さない性質を示すものである。このため、共通電極CEは、オーバーコート層OCを経由した対向基板CT側からアレイ基板AR側への水の浸入経路を低減することができる。周辺電極CDは、表示領域R1を囲むように形成されている。言い換えれば、周辺電極CDは、表示領域R1と非表示領域R2との境界からシール材SBまでの非表示領域R2のオーバーコート層OC上に配置されている。すなわち、周辺電極CDは非表示領域R2のオーバーコート層OCを覆っている。このため、表示領域R1の外周非表示領域R2、額縁領域において、対向基板CT側からアレイ基板AR側への水の浸入経路を塞ぐことができる。上記のように、外部からの水の浸入を低減できるため、アレイ基板ARにおいては配線の腐食を防止することができ、液晶層LQにおいては、焼付きやフリッカの発生を防止することができる。上記のことから、表示品位の劣化を抑制することが可能な液晶表示装置を得ることができる。また、本実施形態によれば、画素電極PEと共通電極CEとの間の電極間隙において高い透過率が得られるため、一画素あたりの透過率を十分に高くするためには、画素電極PEと主共通電極CAL及び主共通電極CARとの間の電極間距離を拡大することで対応することが可能となる。また、画素ピッチが異なる製品仕様に対しては、電極間距離を変更するつまり、画素PXの略中央に配置された画素電極PEに対して主共通電極CAの配置位置を変更することで、図5に示したような透過率分布のピーク条件を利用することが可能となる。つまり、本実施形態の表示モードにおいては、比較的画素ピッチが大きな低解像度の製品仕様から比較的画素ピッチが小さい高解像度の製品仕様まで、微細な電極加工を必ずしも必要とせず、電極間距離の設定により種々の画素ピッチの製品を提供することが可能となる。したがって、高透過率且つ高解像度の要求を容易に実現することが可能となる。また、本実施形態によれば、図4に示したように、ブラックマトリクスBMと重なる領域での透過率分布に着目すると、透過率が十分に低下している。これは、共通電極CEの位置よりも当該画素の外側に電界の漏れが発生せず、また、ブラックマトリクスBMを挟んで隣接する画素間で不所望な横電界が生じないため、ブラックマトリクスBMと重なる領域の液晶分子がOFF時あるいは黒表示時と同様に初期配向状態を保っているためである。したがって、隣接する画素間でカラーフィルタの色が異なる場合であっても、混色の発生を抑制することが可能となり、色再現性の低下やコントラスト比の低下を抑制することが可能となる。また、アレイ基板ARと対向基板CTとの位置合わせにずれが生じた際に、画素電極PEを挟んだ両側の共通電極CEとの水平電極間距離に差が生じることがある。しかしながら、このような合わせずれは、全ての画素PXに共通に生じるため、画素PX間での電界分布に相違はなく、画像の表示に及ぼす影響はきわめて小さい。また、例えアレイ基板ARと対向基板CTとの間で合わせズレが生じたとしても、隣接する画素への不所望な電界の漏れを抑制することが可能となる。このため、隣接する画素間でカラーフィルタの色が異なる場合であっても、混色の発生を抑制することが可能となり、色再現性の低下やコントラスト比の低下を抑制することが可能となる。また、本実施形態によれば、主共通電極CAは、それぞれソース配線Sと対向している。特に、主共通電極CAL及び主共通電極CARがそれぞれソース配線S1及びソース配線S2の直上に配置されている場合には、主共通電極CAL及び主共通電極CARがソース配線S1及びソース配線S2よりも画素電極PE側に配置された場合と比較して、開口部APを拡大することができ、画素PXの透過率を向上することが可能となる。また、主共通電極CAL及び主共通電極CARをそれぞれソース配線S1及びソース配線S2の直上に配置することによって、画素電極PEと主共通電極CAL及び主共通電極CARとの間の電極間距離を拡大することが可能となり、より水平に近い横電界を形成することが可能となる。このため、従来の構成であるIPSモード等の利点である広視野角化も維持することが可能となる。また、本実施形態によれば、一画素内に複数のドメインを形成することが可能となる。このため、複数の方向で視野角を光学的に補償することができ、広視野角化が可能となる。なお、上記の例では、液晶層LQは、正の誘電率異方性を有しているため、液晶分子LMの初期配向方向が第2方向Yと平行である場合について説明したが、液晶分子LMの初期配向方向は、図2に示したように、第2方向Yを斜めに交差する斜め方向Dであっても良い。ここで、第2方向Yに対する初期配向方向Dのなす角度θ1は、0°より大きく45°より小さい角度である。なお、このなす角度θ1については、5°~30°程度、より望ましくは20°以下とすることが液晶分子LMの配向制御の観点で極めて有効である。つまり、液晶分子LMの初期配向方向は、第2方向Yに対して0°乃至20°の範囲内の方向と略平行であることが望ましい。言い換えると、第1配向膜AL1は、第2方向Y又は第2方向Yから20°以内に傾斜した方向に付近の液晶分子LMを初期配向させるように形成されている方が望ましい。第2配向膜AL2も、同様に、第2方向Y又は第2方向Yから20°以内に傾斜した方向に付近の液晶分子LMを初期配向させるように形成されている方が望ましい。また、上記の例では、液晶層LQが正の誘電率異方性を有している場合について説明したが、液晶層LQは、負の誘電率異方性を有し、すなわちn型液晶で形成されていてもよい。但し、詳しい説明は省略するが、誘電率異方性が正負逆となる関係上、ネガ型液晶材料の場合、上記した角度θ1が45°~90°、望ましくは70°以上とすることが好ましい。言い換えると、第1配向膜AL1は、第1方向X又は第1方向Xから20°以内に傾斜した方向に付近の液晶分子LMを初期配向させるように形成されている方が望ましい。第2配向膜AL2も、同様に、第1方向X又は第1方向Xから20°以内に傾斜した方向に付近の液晶分子LMを初期配向させるように形成されている方が望ましい。なお、ON時においても、画素電極PE上あるいは共通電極CE上では、横電界がほとんど形成されないあるいは、液晶分子LMを駆動するのに十分な電界が形成されないため、液晶分子LMは、OFF時と同様に初期配向方向からほとんど動かない。このため、画素電極PE及び共通電極CEがITOなどの光透過性の導電材料によって形成されていても、これらの領域ではバックライト光がほとんど透過せず、ON時において表示にほとんど寄与しない。したがって、画素電極PE及び共通電極CEは、必ずしも透明な導電材料によって形成される必要はなく、アルミニウムや銀、銅などの導電材料を用いて形成しても良い。なお、この発明は上記実施の形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化可能である。また、上記実施の形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。例えば、共通電極CEの形状は、図4に示した例に限定されるものではなく種々変形可能であり、また、画素PXの構造も、図2に示した例に限定されるものではなく共通電極CEの形状に合わせて種々変形可能である。図6は、上記共通電極CEの変形例を概略的に示す平面図である。図7は、図1に示した液晶表示パネルを対向基板側から見たときの一画素PXの他の構造例を概略的に示す平面図であり、図6に示した共通電極を併せて示す図である。図6及び図7に示すように、共通電極CEは、複数の副共通電極CBをさらに含んでいる。複数の副共通電極CBは、第2方向Yに間隔を置いて並べられ、第2方向Yに複数の主画素電極PAを挟んでいる。複数の副共通電極CBは、それぞれ第1方向Xに沿って延出している。周辺電極CDの幅W1は、主共通電極CAの幅W2及び副共通電極CBの幅W3より広い。複数の副共通電極CBは、それぞれの両端が周辺電極CDに接続されている。複数の副共通電極CBは、複数の主共通電極CA及び周辺電極CDと一体又は連続的に形成されている。このため、複数の副共通電極CBCBU、CBBは、複数の主共通電極CAと電気的に接続されている他、周辺電極CDを介して表示領域R1の外側において互いに電気的に接続されている。給電部VSから与えられる電圧コモン電圧は、周辺電極CDを介して複数の主共通電極CA及び複数の副共通電極CBに与えられる。図7に示すように、画素PXの構造例は、図2に示した画素の構造例と比較して、画素電極PEが十字状に形成された点、及び、共通電極CEが一画素PXを取り囲むように格子状に形成された点で相違している。すなわち、画素電極PEは、互いに電気的に接続された主画素電極PA及び副画素電極PBを備えている。主画素電極PAは、副画素電極PBから画素PXの上側端部付近及び下側端部付近まで第2方向Yに沿って直線的に延出している。副画素電極PBは、第1方向Xに沿って延出している。この副画素電極PBは、補助容量線C1と重なる領域に位置し、コンタクトホールCHを介してスイッチング素子と電気的に接続されている。図示した例では、副画素電極PBが画素PXの略中央に設けられており、画素電極PEは、十字状となっている。副共通電極CBは、ゲート配線Gの各々と対向している。図示した例では、副共通電極CBは第1方向Xに沿って2本平行に並んでおり、以下では、これらを区別するために、図中の上側の副共通電極をCBUと称し、図中の下側の副共通電極をCBBと称する。副共通電極CBUは、画素PXの上側端部に配置され、ゲート配線G1と対向している。つまり、副共通電極CBUは、当該画素PXとその上側に隣接する画素との境界に跨って配置されている。また、副共通電極CBBは、画素PXの下側端部に配置され、ゲート配線G2と対向している。つまり、副共通電極CBBは、当該画素PXとその下側に隣接する画素との境界に跨って配置されている。画素電極PEと共通電極CEとの位置関係に着目すると、主画素電極PAと主共通電極CAとは第1方向Xに沿って交互に配置され、副画素電極PBと副共通電極CBとは第2方向Yに沿って交互に配置されている。すなわち、隣接する主共通電極CAL及び主共通電極CARの間には、1本の主画素電極PAが位置し、第1方向Xに沿って主共通電極CAL、主画素電極PA、及び、主共通電極CARの順に並んでいる。また、隣接する副共通電極CBB及び副共通電極CBUの間には、1本の副画素電極PBが位置し、第2方向Yに沿って副共通電極CBB、副画素電極PB、及び、副共通電極CBUの順に並んでいる。このような構造例によれば、OFF時において第2方向Yに初期配向していた液晶分子LMは、ON時に画素電極PEと共通電極CEとの間に形成される電界の影響を受け、その長軸が図中の実線で示したようにX-Y平面と略平行な平面内で回転する。画素電極PEと主共通電極CAL及び副共通電極CBBとで囲まれた領域内の液晶分子LMは、第2方向Yに対して時計回りに回転し、図中の左下を向くように配向する。画素電極PEと主共通電極CAR及び副共通電極CBBとで囲まれた領域内の液晶分子LMは、第2方向Yに対して反時計回りに回転し、図中の右下を向くように配向する。画素電極PEと主共通電極CAL及び副共通電極CBUとで囲まれた領域内の液晶分子LMは、第2方向Yに対して反時計回りに回転し、図中の左上を向くように配向する。画素電極PEと主共通電極CAR及び副共通電極CBUとで囲まれた領域内の液晶分子LMは、第2方向Yに対して時計回りに回転し、図中の右上を向くように配向する。このように、各画素PXにおいて、画素電極PEと共通電極CEとの間に電界が形成された状態では、図2に示した例よりも多くのドメインを形成することが可能となり、視野角を拡大することが可能となる。また、図6に示したように共通電極CEを形成することにより、主共通電極CAや副共通電極CBの一部が断線しても、図4に示した例に比べて、共通電極が部分的に電極として機能しなくなってしまう確率を低減することができる。そして、液晶層LQに与えられる電界の乱れを低減することができ、表示品位の低下を抑制することができる。さらに、図7に示した画素PXでは、液晶層LQは、正の誘電率異方性を有している。このため、第2配向膜AL2は、第2方向Y若しくは第2方向Yから20°以内に傾斜した方向、又は第1方向X若しくは第1方向Xから20°以内に傾斜した方向に付近の液晶分子LMを初期配向させるように形成されている方が望ましい。なお、液晶層LQが、負の誘電率異方性を有している場合も同様であり、第2配向膜AL2は上記のように形成されている方が望ましい。図8は、図1に示した液晶表示パネルLPNを対向基板側から見たときの一画素PXの他の構造例を概略的に示す平面図であり、図6に示した共通電極CEを併せて示す図である。図8に示すように、画素PXの構造例は、図7に示した構造例と比較して、画素電極PEが第1方向Xに間隔をおいて略平行に並んだ複数の主画素電極PAを備えている点、及び隣合う主画素電極PAの間に主共通電極CAを備えている点で相違している。すなわち、画素電極PEは、主画素電極PA1、主画素電極PA2、及び副画素電極PBを備えている。これらの主画素電極PA1、主画素電極PA2、及び副画素電極PBは互いに電気的に接続されている。主画素電極PA1及び主画素電極PA2は、第1方向Xに間隔をおいて略平行に並んでいる。これらの主画素電極PA1及び主画素電極PA2は、副画素電極PBから画素PXの上側端部付近及び下側端部付近まで第2方向Yに沿って直線的に延出している。副画素電極PBは、第1方向Xに沿って延出している。この副画素電極PBは、補助容量線C1と重なる領域に位置し、コンタクトホールCHを介してスイッチング素子SWと電気的に接続されている。共通電極CEは、主共通電極CAL、主共通電極CAR、主共通電極CAC、副共通電極CBB、及び、副共通電極CBUを備えている。これらの主共通電極CAL、主共通電極CAR、主共通電極CAC、副共通電極CBB、及び副共通電極CBUは互いに電気的に接続されている。主共通電極CAL、主共通電極CAR、及び主共通電極CACは、第1方向Xに間隔をおいて略平行に並び、それぞれ第2方向Yに沿って延出している。画素PXにおいて、主共通電極CALは左側端部に配置され、主共通電極CARは右側端部に配置され、主共通電極CACは主画素電極PA1と主画素電極PA2との間に配置されている。副共通電極CBB、及び副共通電極CBUは、第2方向Yに間隔をおいて略平行に並び、それぞれ第1方向Xに沿って延出している。画素PXにおいて、副共通電極CBBは下側端部に配置され、副共通電極CBUは上側端部に配置されている。副画素電極PBは、副共通電極CBBと副共通電極CBUとの間に配置されている。画素電極PEと共通電極CEとの位置関係に着目すると、主画素電極PAと主共通電極CAとは第1方向Xに沿って交互に配置され、副画素電極PBと副共通電極CBとは第2方向Yに沿って交互に配置されている。すなわち、隣接する主共通電極CAL及び主共通電極CACの間には1本の主画素電極PA1が位置し、隣接する主共通電極CAC及び主共通電極CARの間には1本の主画素電極PA2が位置しており、第1方向Xに沿って主共通電極CAL、主画素電極PA1、主共通電極CAC、主画素電極PA2、及び主共通電極CARの順に並んでいる。また、隣接する副共通電極CBB及び副共通電極CBUの間には1本の副画素電極PBが位置し、第2方向Yに沿って副共通電極CBB、副画素電極PB、及び、副共通電極CBUの順に並んでいる。主共通電極CALと主画素電極PA1との水平電極間距離、主共通電極CACと主画素電極PA1との水平電極間距離、主共通電極CACと主画素電極PA2との水平電極間距離、及び、主共通電極CARと主画素電極PA2との水平電極間距離は、いずれも略同等である。液晶層LQは、正の誘電率異方性を有している。このような構造例においても、OFF時において第2方向Yに初期配向していた液晶分子LMは、ON時に画素電極PEと共通電極CEとの間に形成された状態では、各画素PXにおいて、多くのドメインを形成することが可能となり、視野角を拡大することが可能となる。図9は、上記共通電極CEの他の変形例を概略的に示す平面図である。図10は、図1に示した液晶表示パネルLPNを対向基板CT側から見たときの一画素PXの他の構造例を概略的に示す平面図であり、図9に示した共通電極CEを併せて示す図である。図9及び図10に示すように、主画素電極PA及び主共通電極CAは、ゲート配線G及び補助容量線Cに平行に延出して形成されていてもよい。ゲート配線G及び補助容量線Cは、例えば、第2方向Yに沿って略直線的に延出している。これらのゲート配線G及び補助容量線Cは、第1方向Xに沿って交互に並列配置されている。ソース配線Sは、第1方向Xに沿って略直線的に延出している。また、図示しないが、カラーフィルタCFは第1方向Xに沿って略直線的に延出している。なお、ゲート配線G、補助容量線C、及びソース配線Sは、必ずしも直線的に延出していなくても良く、それらの一部が屈曲していてもよい。主共通電極CAは、ゲート配線Gに重なって位置している。図9に示したように共通電極CEを形成することにより、主共通電極CAの一部が断線しても、共通電極が部分的に電極として機能しなくなってしまう確率を低減することができる。そして、液晶層LQに与えられる電界の乱れを低減することができ、表示品位の低下を抑制することができる。さらに、図10に示した画素PXでは、液晶層LQは、正の誘電率異方性を有している。このため、第1配向膜AL1は、第2方向Y又は第2方向Yから20°以内に傾斜した方向に付近の液晶分子LMを初期配向させるように形成されている方が望ましい。第2配向膜AL2も、同様に、第2方向Y又は第2方向Yから20°以内に傾斜した方向に付近の液晶分子LMを初期配向させるように形成されている方が望ましい。また、液晶層LQは、負の誘電率異方性を有していてもよい。この場合、第1配向膜AL1は、第1方向X又は第1方向Xから20°以内に傾斜した方向に付近の液晶分子LMを初期配向させるように形成されている方が望ましい。第2配向膜AL2も、同様に、第1方向X又は第1方向Xから20°以内に傾斜した方向に付近の液晶分子LMを初期配向させるように形成されている方が望ましい。なお、本実施形態においては、共通電極CEは、対向基板CTに備えられた主共通電極CAに加えて、アレイ基板ARに備えられ主共通電極CAと対向するあるいはソース配線Sと対向する第2主共通電極シールド電極を備えていても良い。この第2主共通電極は、主共通電極CAと略平行に延出し、しかも、主共通電極CAと同電位である。このような第2主共通電極を設けることにより、ソース配線Sからの不所望な電界をシールドすることが可能である。また、共通電極CEは、対向基板CTに備えられた主共通電極CAに加えて、アレイ基板ARに備えられゲート配線Gや補助容量線Cと対向する第2副共通電極シールド電極を備えていても良い。この第2副共通電極は、主共通電極CAと交差する方向に延出し、しかも、主共通電極CAと同電位である。このような第2副共通電極を設けたことにより、ゲート配線Gや補助容量線Cからの不所望な電界をシールドすることが可能である。このような第2主共通電極や第2副共通電極を備えた構成によれば、更なる表示品位の劣化を抑制することが可能となる。