少なくとも1つの光電変換層を備えた光電変換素子であって、前記光電変換層は、p型微結晶半導体層、2層以上のi型半導体層、およびn型半導体層が順に積層されて構成され、前記2層以上のi型半導体層のうち前記p型微結晶半導体層に接する第1のi型半導体層のバンドギャップエネルギーは、当該第1のi型半導体層以外のi型半導体層のバンドギャップエネルギーよりも大きい光電変換素子。前記第1のi型半導体層の厚みは、前記i型半導体層の合計の厚みの0.005倍以上0.2倍以下である請求項1に記載の光電変換素子。2つ以上の前記光電変換層を備え、隣り合う前記光電変換層は、コンタクト層を介して設けられている請求項1または2に記載の光電変換素子。p型微結晶半導体層、2層以上のi型半導体層、およびn型半導体層が順に積層されて構成された光電変換層を少なくとも1つ備えた光電変換素子を製造する方法であって、前記2層以上のi型半導体層のうち前記p型微結晶半導体層に接する第1のi型半導体層の製膜速度が、当該第1のi型半導体層以外のi型半導体層の製膜速度よりも速い光電変換素子の製造方法。化学気相成長法により前記2層以上のi型半導体層を形成し、前記第1のi型半導体層の製膜時におけるキャリアガスの供給量が、当該第1のi型半導体層以外のi型半導体層の製膜時におけるキャリアガスの供給量よりも少ない請求項4に記載の光電変換素子の製造方法。前記第1のi型半導体層の製膜時におけるキャリアガスの供給量は、当該第1のi型半導体層以外のi型半導体層の製膜時におけるキャリアガスの供給量の0.3倍以上0.9倍以下である請求項5に記載の光電変換素子の製造方法。しかしながら、p型μc-Si:Hと低欠陥密度のi型半導体層との組合せにより光電変換層を形成した場合、従来のp型a-SiC:Hと低欠陥密度のi型半導体層との組合せより構成される光電変換素子に対して開放電圧及び曲線因子が期待通りに改善せず、p型μc-Si:Hの物性値から期待されるような光電変換素子の特性改善が得られないという課題があった。一般的な考察からすると、導電層の活性化エネルギーを低減すると、形状因子及び開放電圧が改善するので、光電変換素子の変換効率は改善すると考えられるが、実際はそのような結果には至らなかった。この原因を解明すべく、発明者が鋭意調査した結果、p型μc-Si:Hとi型半導体層との界面に生じるバンドオフセットが影響しているという結論に至った。p型μc-Si:Hとi型半導体層とでは物性値が異なるため、両者を接合して形成されるヘテロ界面においては、その光学バンドギャップに不連続上述のバンドオフセットが生じる。i型半導体層で発生した光キャリアのうち、電子はn型半導体層へ移動し、ホールはp型半導体層へ移動する。pi接合p型μc-Si:Hとi型半導体層との接合間に形成される価電子帯におけるバンドオフセットは、ホールのp型導電層への移動を妨げ、光電変換素子の変換効率を劣化させる。本発明は、このような事情に鑑みてなされたものであって、高い変換効率を有する光電変換素子およびその製造方法を提供することを目的とする。本発明に係る光電変換素子は、少なくとも1つの光電変換層を備えている。光電変換層は、p型微結晶半導体層、2層以上のi型半導体層、およびn型半導体層が順に積層されて構成されている。2層以上のi型半導体層のうちp型微結晶半導体層に接する第1のi型半導体層のバンドギャップエネルギーは、当該第1のi型半導体層以外のi型半導体層のバンドギャップエネルギーよりも大きい。第1のi型半導体層の厚みは、i型半導体層の合計の厚みの0.005倍以上0.2倍以下であることが好ましい。2つ以上の光電変換層を備えていることが好ましい。この場合、隣り合う光電変換層は、コンタクト層を介して設けられていることが好ましい。ここで、コンタクト層とは、隣り合う光電変換層を互いに接続する層であり、中間層ともいう。本発明に係る光電変換素子の製造方法は、p型微結晶半導体層、2層以上のi型半導体層、およびn型半導体層が順に積層されて構成された光電変換層を少なくとも1つ備えた光電変換素子を製造する方法である。2層以上のi型半導体層のうちp型微結晶半導体層に接する第1のi型半導体層の製膜速度は、当該第1のi型半導体層以外のi型半導体層の製膜速度よりも速い。化学気相成長CVD法により2層以上のi型半導体層を形成することが好ましい。この場合、第1のi型半導体層の製膜時におけるキャリアガスの供給量は、当該第1のi型半導体層以外のi型半導体層の製膜時におけるキャリアガスの供給量よりも少ないことが好ましく、当該第1のi型半導体層以外のi型半導体層の製膜時におけるキャリアガスの供給量の0.3倍以上0.9倍以下であることが好ましい。本明細書では、微結晶は、結晶の粒径が数nm程度の微細な結晶から構成されていることを意味するが、シリコン系薄膜を有する光電変換素子の技術分野において通常用いられているように非晶質アモルファスを含むものをも意味する。本発明に係る光電変換素子は、光電変換効率に優れる。また、本発明に係る光電変換素子では、光電変換効率に優れた光電変換素子を提供できる。以下、本発明に係る光電変換素子およびその製造方法について図面を用いて説明する。なお、本発明の図面において、同一の参照符号は、同一部分または相当部分を表すものである。また、長さ、幅、厚さ、深さなどの寸法関係は図面の明瞭化と簡略化のために適宜変更されており、実際の寸法関係を表すものではない。<光電変換素子の構成>図1は、本発明に係る光電変換素子の一例を示す概略断面図である。図2は、本発明におけるi型半導体層の光学バンドギャップの位置依存性を示す模式図である。本発明に係る光電変換素子では、絶縁性基板1上に、導電層2、光電変換層3、反射膜4、および裏面電極5が順に積層されている。<絶縁性基板>絶縁性基板1は一般に光電変換素子の絶縁性基板として使用可能な基板であることが好ましく、その材料および厚みなどは特に限定されない。しかし、絶縁性基板1が光電変換素子の受光面となる場合には、絶縁性基板1に光透過性が要求される。よって、絶縁性基板1は、たとえばソーダガラス、溶融石英ガラス、または結晶石英ガラスなどのガラス基板であることが好ましく、可撓性フィルムなどの耐熱性樹脂板であっても良い。可撓性フィルム以下、フィルムともいうを構成する材料としては、たとえばテトラアセチルセルロースTAC、ポリエチレンテレフタレートPET、ポリフェニレンスルファイドPPS、ポリカーボネートPC、ポリアリレートPA、ポリエーテルイミドPEI、フェノキシ樹脂、またはポリテトラフルオロエチレンPTFEなどが挙げられる。ただし、絶縁性基板1を光電変換素子の受光面として使用する場合であっても、絶縁性基板1は光電変換層3で光電変換される光を実質的に透過することが好ましく、全ての波長の光に対する透過性を必要としない。絶縁性基板1の厚みは特に限定されないが、光透過性などを考慮すれば0.2mm~5mm程度であることが好ましい。<導電層>導電層2は一般に光電変換素子の導電層として使用可能な導電層であることが好ましく、その材料および厚みなどは特に限定されない。しかし、絶縁性基板1が光電変換素子の受光面となる場合には、導電層2に光透過性が要求される。よって、導電層2は、たとえば、インジウム錫複合酸化物ITO、フッ素をドープした酸化錫FTO、または酸化亜鉛ZnOなどからなることが好ましい。導電層2は、これら何れかの材料からなる単層であっても良いし、単層が積層されて構成されても良い。ただし、導電層2は、絶縁性基板1と同じく光電変換層3で光電変換される光を実質的に透過することが好ましく、全ての波長の光に対する透過性を必要としない。導電層2の厚みは、特に限定されないが、膜抵抗などを考慮すれば0.02~5μm程度であることが好ましい。導電層2の表面は、光閉じ込め効果に有効なテクスチャー構造で構成されていることが好ましい。より好ましくは、導電層2の表面のうち光電変換層3が形成される面が光閉じ込め効果に有効なテクスチャー構造で構成されていることである。<光電変換層>光電変換層3では、導電層2上にp型微結晶半導体層31と第1のi型半導体層32Aと第2のi型半導体層32Bとn型半導体層33とが順に積層されており、pin接合が構成されている。-p型微結晶半導体層-p型微結晶半導体層31はp型不純物がドープされた微結晶シリコン層であることが好ましく、p型不純物としてはホウ素、アルミニウムまたはガリウムなどを用いることができる。p型微結晶半導体層31の膜厚は特に限定されないが、5nm以上50nm以下であることが好ましく、より好ましくは10nm以上30nm以下である。-n型半導体層-n型半導体層33は、n型不純物が多結晶シリコン層、微結晶シリコン層、結晶質シリコン層、またはアモルファスシリコン層にドープされて構成されていることが好ましく、より好ましくはn型不純物がアモルファスシリコン層にドープされて構成されていることである。n型不純物としては、リン、窒素または酸素などを用いることができる。n型半導体層33の膜厚は特に限定されないが、5nm以上100nm以下であることが好ましく、より好ましくは10nm以上30nm以下である。-i型半導体層-第1のi型半導体層32Aは、p型微結晶半導体層31上に設けられており、図2に示すように第2のi型半導体層32Bよりも大きな光学バンドギャップエネルギーを有する。これにより、p型微結晶半導体層31と第1のi型半導体層32Aとの界面で発生する価電子帯におけるバンドオフセットが小さくなるので、開放電圧および形状因子が改善される開放電圧が高くなり、形状因子が大きくなる。一方、第2のi型半導体層32Bは、第1のi型半導体層32Aとn型半導体層33との間に設けられており、第1のi型半導体層32Aよりも小さな光学バンドギャップエネルギーを有する。このように本発明におけるi型半導体層が第2のi型半導体層32Bを備えているので、第1のi型半導体層32Aを設けたことに起因してi型半導体層全体の欠陥密度が上昇することを防止できる。よって、欠陥密度の上昇に伴う光電変換効率の低下を防止でき、光電変換効率に優れた光電変換素子を提供できる。つまり、開放電圧を改善させるためには、i型半導体層の光学バンドギャップエネルギーを大きくすることが好ましい。しかし、i型半導体層の光学バンドギャップエネルギーを大きくするためにi型半導体層の製膜条件を変更すると、i型半導体層の欠陥密度の上昇を招く。そこで、本発明では、i型半導体層を2層以上設け、2層以上のi型半導体層のうちのp型微結晶半導体層31に接するi型半導体層つまり第1のi型半導体層32Aの光学バンドギャップエネルギーを大きくしている。第1のi型半導体層32Aおよび第2のi型半導体層32Bを構成する材料は、特に限定されず、多結晶シリコン、微結晶シリコン、結晶質シリコン、またはアモルファスシリコンであることが好ましい。受光により起電力が生じるのであれば、第1のi型半導体層32Aまたは第2のi型半導体層32Bは微量のn型不純物またはp型不純物を含んでも良い。第1のi型半導体層32Aおよび第2のi型半導体層32Bの各膜厚は特に限定されない。しかし、第1のi型半導体層32Aの厚みが大きくなると、i型半導体層全体における欠陥密度の上昇を招くおそれがある。よって、第1のi型半導体層32Aの厚みは第2のi型半導体層32Bの厚みよりも小さいことが好ましく、具体的には第1のi型半導体層32Aの膜厚と第2のi型半導体層32Bの膜厚との合計に対して0.005倍以上0.2倍以下であることが好ましく、より好ましくは上記合計に対して0.01倍以上0.1倍以下である。ここで、各半導体層の光学バンドギャップエネルギーは、吸収係数からタウツプロットにて算出できる。但し、各半導体層が微結晶シリコン層である場合、微結晶シリコンはアモルファスシリコンと結晶シリコンとの中間的な光学的特性を示すので、微結晶シリコンのタウツプロットは丸みを帯び、そのプロットには直線部分があまりなく、よって、光学バンドギャップエネルギーを明確に定義できない。微結晶シリコン層の光学バンドギャップエネルギーとしては、吸収係数が104cm1になるエネルギーE04を用いることができる。第1のi型半導体層32Aの光学バンドギャップエネルギーを第2のi型半導体層32Bの光学バンドギャップエネルギーよりも大きくするためには、たとえば第1のi型半導体層32Aの製膜速度を第2のi型半導体層32Bの製膜速度よりも速くすることが好ましい。このことは、下記<光電変換素子の製造方法>で示す。<反射膜>反射膜4の材料は特に限定されず、反射率に優れる材料たとえばZnO、ITO、SnO2、またはTiO2などであることが好ましい。反射膜4は、これらいずれかの材料からなる単層であっても良いし、単層が積層されて構成されても良い。また、反射膜4の膜厚は特に限定されず、20nm以上200nm以下であることが好ましい。本発明では、反射膜4は設けられていなくても良い。しかし、反射膜4が設けられていれば、絶縁性基板1から入射してn型半導体層33を透過した光は、反射膜4がない場合に比べてより効率的に反射されて第1のi型半導体層32Aおよび第2のi型半導体層32Bへ再入射される。よって、光電変換効率をさらに向上させることができる。したがって、反射膜4は設けられていることが好ましい。<裏面電極>裏面電極5の材料は特に限定されず、導電性材料たとえば銀またはアルミニウムなどであることが好ましい。裏面電極5は、これらいずれかの材料からなる単層であっても良いし、単層が積層されて構成されても良い。また、裏面電極5の膜厚は特に限定されず、50nm以上500nm以下であることが好ましい。<光電変換素子の製造方法>本発明に係る光電変換素子の製造方法は、図1に示す光電変換素子を製造する方法であって、p型微結晶半導体層31、第1のi型半導体層32A、第2のi型半導体層32B、およびn型半導体層33を順に積層して光電変換層3を形成する方法に関する。本発明に係る光電変換素子の製造方法では、光電変換層3を導電層2上に形成することが好ましく、光電変換層3上に反射膜4および裏面電極5を順に形成することが好ましい。以下、具体的に示す。まず、絶縁性基板1上に導電層2を形成する。導電層2の形成方法は、特に限定されず、スパッタ法、CVD法、電子ビーム蒸着法、ゾルゲル法、スプレー法または電析法などの公知の方法であることが好ましい。なお、絶縁性基板1上に導電層2を形成する代わりに、導電層2が形成された絶縁性基板1を準備しても良い。次に、たとえばCVD法好ましくはプラズマCVD法により、導電層2上に、p型微結晶半導体層31、第1のi型半導体層32A、第2のi型半導体層32B、およびn型半導体層33を順に形成する。p型微結晶半導体層31を形成するときには、シリコンの原料ガスとp型不純物の原料ガスとをCVD装置に供給することが好ましい。シリコンの原料ガスはシリコンの原料ガスとして公知なガスであることが好ましく、たとえばSiH4である。シリコンの原料ガスの供給量は、p型微結晶半導体層31の膜厚に応じて適宜設定されることが好ましく、たとえば1sccm以上50sccm以下であることが好ましい。p型不純物の原料ガスはp型不純物の原料ガスとして公知なガスであることが好ましく、たとえばB2H6である。同じく、n型半導体層33を形成するときには、シリコンの原料ガスとn型不純物の原料ガスとをCVD装置に供給することが好ましい。シリコンの原料ガスはシリコンの原料ガスとして公知なガスであることが好ましく、たとえばSiH4である。シリコンの原料ガスの供給量は、n型半導体層33の膜厚に応じて適宜設定されることが好ましく、たとえば1sccm以上50sccm以下であることが好ましい。n型不純物の原料ガスはn型不純物の原料ガスとして公知なガスであることが好ましく、たとえばPH3であることが好ましい。第1のi型半導体層32Aおよび第2のi型半導体層32Bを形成するときには、第1のi型半導体層32Aの製膜速度が第2のi型半導体層32Bの製膜速度よりも速くなるように製膜条件を設定することが好ましい。一例としては、第1のi型半導体層32Aの製膜時におけるキャリアガスの供給量を、第2のi型半導体層32Bの製膜時におけるキャリアガスの供給量よりも少なくすることが好ましい。これにより、第2のi型半導体層32Bの製膜時におけるSiH4ガスの分圧が低くなるため、第1のi型半導体層32Aの製膜速度が第2のi型半導体層32Bの製膜速度よりも速くなる。具体的には、第1のi型半導体層32Aの製膜時におけるキャリアガスの供給量を、第2のi型半導体層32Bの製膜時におけるキャリアガスの供給量の0.3倍以上0.9倍以下とすることが好ましい。第1のi型半導体層32Aの製膜時におけるキャリアガスの供給量が第2のi型半導体層32Bの製膜時におけるキャリアガスの供給量の0.3倍未満であれば、欠陥密度の急激な増加という不具合を招くことがある。また、第1のi型半導体層32Aの製膜時におけるキャリアガスの供給量が第2のi型半導体層32Bの製膜時におけるキャリアガスの供給量の0.9倍を超えると、価電子帯におけるバンドオフセットの急激な増加という不具合を招くことがある。なお、キャリアガスとしては、多結晶シリコン層、微結晶シリコン層、結晶質シリコン層またはアモルファスシリコン層などを形成するときに使用されるキャリアガスを用いることができ、たとえばH2またはArなどを用いることができる。製膜速度を制御する別の方法としては、全ガス圧の変更、または電極間距離の変更などを挙げることができる。続いて、n型半導体層33上に反射膜4および裏面電極5を順に形成する。反射膜4および裏面電極5の各形成方法は特に限定されず、スパッタ法、CVD法、電子ビーム蒸着法、ゾルゲル法、スプレー法または電析法などの公知の方法であることが好ましい。このようにして図1に示す光電変換素子が作製される。一般に、低欠陥密度のi型半導体層を得るためには、i型半導体層の製膜速度を低下させるという手法を用いることが多い。製膜速度の低下は、プラズマCVD法での製膜パラメータである放電電力、ガス流量比、およびチャンバー圧力などを調整することにより、実現される。しかし、低欠陥密度のi型半導体層を得るためにその製膜速度を低下させると、i型半導体層の光学バンドギャップエネルギーが小さくなる。そのため、p型半導体層とi型半導体層とのヘテロ界面で生じる価電子帯におけるバンドオフセットが大きくなるので、i型半導体層で発生したホールの移動が妨げられる。これにより、開放電圧および形状因子の低下を招く。一方、i型半導体層の製膜速度を速くすると、i型半導体層の欠陥密度が上昇し、i型半導体層の光学バンドギャップエネルギーが大きくなる。これにより、p型半導体層とi型半導体層との界面で発生する価電子帯におけるバンドオフセットが小さくなるので、i型半導体層で発生したホールは移動しやすくなる。しかし、i型半導体層の製膜速度が速くなると、得られたi型半導体層の欠陥密度が上昇するので、i型半導体層で発生する光生成キャリアがi型半導体層中の欠陥に補足される確率が増加する。よって、光電変換素子の短絡電流密度が低下し、光電変換素子の変換効率の低下を招く。しかし、本発明に係る光電変換素子の製造方法では、2層以上のi型半導体層を形成し、2層以上のi型半導体層のうちp型微結晶半導体層31に接するi型半導体層つまり第1のi型半導体層32Aの製膜速度はそれ以外のi型半導体層つまり第2のi型半導体層32Bの製膜速度よりも速い。そのため、第1のi型半導体層32Aの欠陥密度が第2のi型半導体層32Bの欠陥密度よりも高くなる。よって、第1のi型半導体層32Aが第2のi型半導体層32Bよりも大きな光学バンドギャップエネルギーを有することとなるため、p型微結晶半導体層31と第1のi型半導体層32Aとのヘテロ界面で発生する価電子帯におけるバンドオフセットが小さくなる。これにより、開放電圧及び形状因子が改善する。それだけでなく、第2のi型半導体層32Bが設けられているので、第1のi型半導体層32Aを設けたことに起因する欠陥密度の上昇が防止され、よって、光電変換素子の短絡電流密度が大きくなる。なお、本発明に係る光電変換素子は、図3に示すように、2つ以上の光電変換層を備えていても良い。図3は、本発明の別の実施形態に係る光電変換素子の概略断面図である。図3に示す光電変換素子では、光電変換層3と第2の光電変換層13とがコンタクト層14を介して設けられている。第2の光電変換層13は、光電変換層3と同じく、p型微結晶半導体層31と第1のi型半導体層32Aと第2のi型半導体層32Bとn型半導体層33とがコンタクト層14上に順に積層されて構成されている。ここで、第1のi型半導体層32Aの光学バンドギャップエネルギーは、第2のi型半導体層32Bの光学バンドギャップエネルギーよりも大きい。よって、図3に示す光電変換素子では、図1に示す光電変換素子と同じく、開放電圧および形状因子が改善され、さらには短絡電流密度も改善される。ここで、コンタクト層14の材料および厚みは特に限定されない。たとえば、コンタクト層14は、ZnO、ITO、またはSnO2などからなることが好ましく、20nm以上200nm以下の厚みを有していることが好ましい。また、第2の光電変換層13の作製方法は特に限定されず、光電変換層3の作製方法と同様であることが好ましい。なお、図3に示す光電変換素子では、第2の光電変換層13と裏面電極5との間に反射膜が設けられていても良い。これにより、第2の光電変換層13のn型半導体層33を透過した光は、効率的に反射されて第2の光電変換層13または光電変換層3へ再入射される。よって、光電変換効率の更なる改善が図られる。また、本発明に係る光電変換素子では、第2のi型半導体層は2層以上のi型半導体層が積層されて構成されていても良い。この場合であっても、第1のi型半導体層がp型微結晶半導体層に接していれば、図1または図3に示す光電変換素子が奏する効果と略同一の効果が得られる。なお、第2のi型半導体層を構成する2層以上のi型半導体層は、同一の光学バンドギャップエネルギーを有していても良く、相異なる光学バンドギャップエネルギーを有していても良い。第2のi型半導体層を構成する2層以上のi型半導体層が相異なる光学バンドギャップエネルギーを有する場合、第2のi型半導体層を構成する2層以上のi型半導体層の積層順序は特に限定されない。また、本発明における光電変換層では、絶縁性基板側から順に、n型半導体層、第2のi型半導体層、第1のi型半導体層、およびp型半導体層が積層されていても良い。以下、実施例を挙げて本発明をより詳細に説明するが、本発明はこれらに限定されるものではない。本発明の実施例では、サンプルA1~C1を作製してその特性を調べた。<サンプルA1>サンプルA1として図1に示す光電変換素子を作製した。具体的には、透光性の絶縁性基板1上に導電層2を形成してから、基板温度200°Cの下で導電層2上にp型微結晶シリコン層31、第1のi型アモルファスシリコン層32A、第2のi型アモルファスシリコン層32B、およびn型半導体層33をそれぞれプラズマCVD法により順次積層した。各半導体層の形成条件としては、RFパワーは10W~50Wであり、CVD装置の内圧は01~50Torrであり、ガス流量条件は表1に示す通りであった。各半導体層を順次積層した後、スパッタ法にてZnOからなる反射膜4および銀からなる裏面電極5をそれぞれ形成した。このようにしてサンプルA1が作製された。なお、各半導体層の物性は表2および表3に示す通りであった。ここで、各半導体層の光学バンドギャップエネルギーは、吸収係数からタウツプロットにて算出した。但し、p型微結晶シリコンはアモルファスシリコンと結晶シリコンとの中間的な光学的特性を示すので、p型微結晶シリコンのタウツプロットは丸みを帯び、そのプロットには直線部分があまりなく、よって、光学バンドギャップエネルギーを明確に定義できない。そのため、p型微結晶シリコンの光学バンドギャップエネルギーとしては、吸収係数が104cm1になるエネルギーE04を用いた。また、欠陥密度は、CPM法ConstantPhotocurrentMethod:一定光電流測定法にて測定した。また、活性化エネルギーは、暗導電率の温度依存性により測定した。得られたサンプルA1にAM1.5の擬似太陽光を100mW/cm2のエネルギ密度で照射して、短絡電流密度Jsc、開放電圧Voc、形状因子FF、および光電変換効率Efficiencyを測定した。その結果を表4に示す。<サンプルB1>サンプルB1として図4に示す光電変換素子を作製した。具体的には、p型微結晶シリコン層61、i型アモルファスシリコン層62、およびn型半導体層63を形成するさいのガス流量条件を表5に示す通りとしたことを除いては上記サンプルA1と同様の方法にしたがって、サンプルB1を作製した。つまり、サンプルB1の光電変換層53には、i型アモルファスシリコン層62が1層のみ設けられていた。サンプルB1におけるi型アモルファスシリコン層62は、上記サンプルA1における第1のi型アモルファスシリコン層32Aと同様の光学バンドギャップエネルギー1.79eVを有していた。また、i型アモルファスシリコン層62の膜厚は上記サンプルA1と同じく500nm=30nm470nmであった。サンプルA1と同様の方法にしたがって、得られたサンプルB1の短絡電流密度Jsc、開放電圧Voc、形状因子FF、および光電変換効率Efficiencyを測定した。その結果を表4に示す。<サンプルC1>サンプルC1として図4に示す光電変換素子を作製した。具体的には、光電変換層53を構成するp型微結晶シリコン層61、i型アモルファスシリコン層62、およびn型半導体層63を形成するさいのガス流量条件を表6に示す通りとしたことを除いては上記サンプルA1と同様の方法にしたがって、サンプルC1を作製した。つまり、サンプルC1の光電変換層53には、i型アモルファスシリコン層62が1層のみ設けられていた。サンプルC1におけるi型アモルファスシリコン層62は、上記サンプルA1における第2のi型アモルファスシリコン層32Bと同様の光学バンドギャップエネルギー1.75eVを有していた。また、i型アモルファスシリコン層62の膜厚は上記サンプルA1と同じく500nmであった。サンプルA1と同様の方法にしたがって、得られたサンプルC1の短絡電流密度Jsc、開放電圧Voc、形状因子FF、および光電変換効率Efficiencyを測定した。その結果を表4に示す。前述のように、i型半導体層の欠陥密度が低いほど、短絡電流密度、開放電圧、および形状因子は大きくなる。しかしながら、p型半導体層が微結晶Siからなる場合、i型半導体層の欠陥密度が低いサンプルC1では、i型半導体の欠陥密度が高いサンプルB1に対して、短絡電流密度は大きいものの、開放電圧、形状因子、および変換効率は小さかった。つまり、サンプルC1では、短絡電流密度は予想通りの結果を示したにも関わらず、開放電圧および形状因子は予想される結果とは異なる傾向を示した。サンプルB1よりもサンプルC1の方が開放電圧が低く形状因子が小さいという結果は、p型微結晶Siとi型半導体層とのヘテロ界面で発生する価電子帯におけるバンドオフセットによるものであると考えられる。詳細には、上記結果は、低欠陥密度のi型半導体層の採用により当該i型半導体層の光学バンドギャップエネルギーが小さくなることで、p型μc-Si:Hとi型半導体層とのヘテロ界面で生じる価電子帯におけるバンドオフセットが大きくなり、よって、i型半導体層で発生したホールの移動を妨げたことに起因すると考えられる。サンプルC1の開放電圧および形状因子はサンプルB1よりも低下したものの、サンプルC1の短絡電流密度はサンプルB1よりも大きかった。この結果は、サンプルB1に対してサンプルC1のi型半導体層の欠陥密度が低いことに起因すると考えられる。以上の結果から、i型半導体層を2層以上設け、p型μc-Si:Hに隣接するi型半導体層のバンドギャップエネルギーをそれ以外のi型半導体層のバンドギャップエネルギーよりも大きくすることで、光電変換素子の特性が改善すると予想される。このことは、サンプルA1がサンプルB1およびサンプルC1よりも良好な特性を示したことからも裏付けられる。今回開示された実施の形態および実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。