"各々が光電変換素子を含む複数の画素を有する撮像部と、前記光電変換素子により得られた電荷を前記画素から信号として読み出す読み出し動作と、前記画素内の電荷をリセットするためのリセット動作とがそれぞれ行われるように、各画素を駆動する駆動部と、前記読み出し動作により得られた信号に基づいて所定の信号処理を行い、出力信号を生成する信号処理部とを備え、前記駆動部は、前記読み出し動作と前記リセット動作とがそれぞれ所定の単位期間内で間欠的に複数回行われるように各画素を駆動し、前記信号処理部は、前記単位期間内における1回目の前記読み出し動作により得られた第1の信号と、1回目の前記リセット動作が行われた後の2回目以降の前記読み出し動作により得られた第2の信号とに基づいて、前記信号処理として少なくとも加算処理を行うことにより、前記出力信号を生成する撮像装置。前記信号処理部は、前記第1の信号と、前記第2の信号に対して所定の重み付け処理を行うことにより得られる重み付け信号と、に対して前記加算処理を行うことにより、前記出力信号を生成する請求項1に記載の撮像装置。前記信号処理部は、所定の重み付け係数を用いて前記重み付け処理を行うと共に、前記第2の信号の信号強度が相対的に低い場合には、その信号強度が相対的に高い場合と比べ、前記重み付け係数がより小さくなるように設定されている請求項2に記載の撮像装置。前記第2の信号の信号強度が所定の閾値以下の場合、その信号強度が低くなるのに応じて、前記重み付け係数が徐々に小さくなるように設定されている請求項3に記載の撮像装置。前記第2の信号の信号強度が前記閾値以下の場合、前記重み付け係数が0ゼロとなるように設定されている請求項3に記載の撮像装置。前記信号処理部は、前記加算処理を行った後に、撮像の際の露光強度と前記出力信号の信号強度との対応関係を線形化するための線形化処理を行うことにより、前記出力信号を生成する請求項2に記載の撮像装置。前記駆動部は、前記単位期間内で前記読み出し動作が間欠的に3回以上行われるように各画素を駆動し、前記信号処理部は、前記2回目以降の複数回の読み出し動作により得られた前記第2の信号うち、全ての回の第2の信号、または、選択した一部の回の第2の信号を用いて、前記信号処理を行う請求項1に記載の撮像装置。前記単位期間が、1フレーム期間または複数のフレーム期間である請求項1に記載の撮像装置。前記読み出し動作と前記リセット動作とが、単一の駆動によって同時に行われる請求項1に記載の撮像装置。前記駆動部は、前記読み出し動作を行う際に用いられる信号線が一方の入力端子に接続されると共に所定のリセット電圧が他方の入力端子に入力されるチャージアンプを有し、前記チャージアンプにおける仮想短絡現象を利用して、前記読み出し動作とともに前記リセット動作が行われる請求項9に記載の撮像装置。前記読み出し動作と前記リセット動作とが、互いに独立した駆動によって個別に行われる請求項1に記載の撮像装置。各画素はリセット用トランジスタを有し、前記リセット用トランジスタがオン状態となることによって、前記リセット動作が行われる請求項11に記載の撮像装置。前記リセット動作が、1水平期間を超える期間に亘って間欠的に複数回行われる請求項1に記載の撮像装置。前記光電変換素子が、PIN型またはMIS型のフォトダイオードからなる請求項1に記載の撮像装置。前記撮像部が、入射した放射線に応じて電気信号を発生させるものであり、放射線撮像装置として構成されている請求項1に記載の撮像装置。前記撮像部は、前記光電変換素子を構成する光電変換層と、前記放射線を前記光電変換層の感度域に波長変換する波長変換層とを有する請求項15に記載の撮像装置。前記撮像部は、前記光電変換素子を構成すると共に前記放射線に応じて前記電気信号を直接発生させる光電変換層を有する請求項15に記載の撮像装置。前記放射線がX線である請求項15に記載の撮像装置。撮像装置と、この撮像装置により得られた撮像信号に基づく画像表示を行う表示装置とを備え、前記撮像装置は、各々が光電変換素子を含む複数の画素を有する撮像部と、前記光電変換素子により得られた電荷を前記画素から信号として読み出す読み出し動作と、前記画素内の電荷をリセットするためのリセット動作とがそれぞれ行われるように、各画素を駆動する駆動部と、前記読み出し動作により得られた信号に基づいて所定の信号処理を行い、出力信号を生成する信号処理部とを備え、前記駆動部は、前記読み出し動作と前記リセット動作とがそれぞれ所定の単位期間内で間欠的に複数回行われるように各画素を駆動し、前記信号処理部は、前記単位期間内における1回目の前記読み出し動作により得られた第1の信号と、1回目の前記リセット動作が行われた後の2回目以降の前記読み出し動作により得られた第2の信号とに基づいて、前記信号処理として少なくとも加算処理を行うことにより、前記出力信号を生成する撮像表示システム。ところで、上記したような撮像装置では、複数の画素を駆動撮像駆動することによって撮像画像が得られる。このようにして得られた撮像画像について、従来より高画質化のための様々な手法が提案されているが、更なる高画質化を実現可能な撮像装置の提案が望まれる。本開示はかかる問題点に鑑みてなされたもので、その目的は、撮像画像の高画質化を実現することが可能な撮像装置、およびそのような撮像装置を備えた撮像表示システムを提供することにある。本開示の撮像装置は、撮像装置は、各々が光電変換素子を含む複数の画素を有する撮像部と、光電変換素子により得られた電荷を画素から信号として読み出す読み出し動作と、画素内の電荷をリセットするためのリセット動作とがそれぞれ行われるように、各画素を駆動する駆動部と、読み出し動作により得られた信号に基づいて所定の信号処理を行い、出力信号を生成する信号処理部とを備えたものである。駆動部は、読み出し動作とリセット動作とがそれぞれ所定の単位期間内で間欠的に複数回行われるように、各画素を駆動する。信号処理部は、単位期間内における1回目の読み出し動作により得られた第1の信号と、1回目のリセット動作が行われた後の2回目以降の読み出し動作により得られた第2の信号とに基づいて、信号処理として少なくとも加算処理を行うことにより、出力信号を生成する。本開示の撮像表示システムは、上記本開示の撮像装置と、この撮像装置により得られた撮像信号に基づく画像表示を行う表示装置とを備えたものである。本開示の撮像装置および撮像表示システムでは、上記読出し動作と上記リセット動作がそれぞれ行われるように、各画素が駆動される。このとき、リセット動作が単位期間内で間欠的に複数回行われることにより、リセット動作後における画素内の残留電荷信号電荷の残存量が低減される。また、単位期間内における1回目の読み出し動作により得られた第1の信号と、1回目のリセット動作が行われた後の2回目以降の読み出し動作により得られた第2の信号とに基づいて少なくとも加算処理が行われ、出力信号が生成される。すなわち、信号電荷に対応する撮像信号としての第1の信号と、上記残留電荷に対応する信号残留電荷信号としての第2の信号との加算処理に基づいて、出力信号が生成される。これにより、出力信号におけるコントラストが向上する。本開示の撮像装置および撮像表示システムによれば、上記読み出し動作と上記リセット動作とがそれぞれ所定の単位期間内で間欠的に複数回行われるように各画素を駆動すると共に、この単位期間内における1回目の読み出し動作により得られた第1の信号と、1回目のリセット動作が行われた後の2回目以降の読み出し動作により得られた第2の信号とに基づいて少なくとも加算処理を行うことによって出力信号を生成するようにしたので、リセット動作後における画素内の残留電荷を低減することができると共に、出力信号におけるコントラストを向上させることができる。よって、そのような残留電荷に起因した残像を抑えつつ高コントラスト化を図ることができ、撮像画像の高画質化を実現することが可能となる。以下、本開示の実施の形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。1.実施の形態パッシブ型の画素回路の例12.変形例変形例1,2信号処理部の他の構成例変形例3パッシブ型の画素回路の例2変形例4,5アクティブ型の画素回路の例変形例6複数のフレーム期間を利用して撮像信号残留電荷信号を取得する例変形例7,8放射線に基づいて撮像を行う撮像部の例3.適用例撮像表示システムへの適用例4.その他の変形例<実施の形態>[撮像装置1の全体構成]図1は、本開示の一実施の形態に係る撮像装置撮像装置1の全体のブロック構成を表すものである。撮像装置1は、撮像光に基づいて被写体の情報を読み取る被写体を撮像するものである。この撮像装置1は、撮像部11、行走査部13、A/D変換部14、列走査部15、システム制御部16、フレームメモリ18および信号処理部19を備えている。これらのうち、行走査部13、A/D変換部14、列走査部15およびシステム制御部16が、本開示における駆動部の一具体例に対応する。撮像部11撮像部11は、入射した撮像光に応じて電気信号を発生させるもの撮像領域である。この撮像部11では、入射した撮像光の光量に応じた電荷量の光電荷を発生して内部に蓄積する光電変換部後述する光電変換素子21を有する画素撮像画素,単位画素20が、行列状マトリクス状に2次元配置されている。なお、図1中に示したように、以下、撮像部11内における水平方向行方向をH方向とし、垂直方向列方向をV方向として説明する。図2は、この撮像部11の概略構成例を表したものである。撮像部11には、上記した複数の画素20が配置された光電変換層111が設けられている。この光電変換層111では、図中に示したように、入射した撮像光Linに基づく光電変換撮像光Linから信号電荷への変換がなされるようになっている。図3は、画素20の回路構成例いわゆるパッシブ型の回路構成例を、A/D変換部14内の後述する列選択部17の回路構成例とともに表したものである。このパッシブ型の画素20には、1つの光電変換素子21と、1つのトランジスタ22とが設けられている。この画素20にはまた、H方向に沿って延在する読み出し制御線Lreadと、V方向に沿って延在する信号線Lsigとが接続されている。光電変換素子21は、例えばPINPositiveIntrinsicNegative型やMISMetalInsulatorSemiconductor型のフォトダイオードからなり、前述したように、入射光撮像光Linの光量に応じた電荷量の信号電荷を発生させるようになっている。なお、この光電変換素子21のカソードは、蓄積ノードNに接続されている。トランジスタ22は、読み出し制御線Lreadから供給される行走査信号に応じてオン状態となることにより、光電変換素子21により得られた信号電荷入力電圧Vinを信号線Lsigへ出力するトランジスタ読み出し用トランジスタである。このトランジスタ22は、ここではNチャネル型N型の電界効果トランジスタFET;FieldEffectTransistorにより構成されている。ただし、トランジスタ22がPチャネル型P型のFET等により構成されていてもよい。このトランジスタ22はまた、例えば、微結晶シリコンSiまたは多結晶シリコンポリシリコン等のシリコン系半導体を用いて構成されている。あるいは、酸化インジウムガリウム亜鉛InGaZnOまたは酸化亜鉛ZnO等の酸化物半導体を用いて構成してもよい。微結晶シリコン、多結晶シリコンおよび酸化物半導体は、非晶質シリコンアモルファスシリコンと比べて移動度μが高いため、例えばトランジスタ22による信号電荷の高速読み出しが可能となる。この画素20では、トランジスタ22のゲートが読み出し制御線Lreadに接続され、ソースが信号線Lsigに接続され、ドレインが、光電変換素子21のカソード蓄積ノードNに接続されている。また、光電変換素子21のアノードは、ここではグランド接地に接続されている。行走査部13図1に示した行走査部13は、例えば図示しないシフトレジスタ回路やアドレスデコーダ、論理回路等を含んで構成されており、撮像部11内の複数の画素20に対して行単位水平ライン単位での駆動線順次走査を行う画素駆動部行走査回路である。具体的には、後述する線順次読み出し駆動や線順次リセット駆動等の線順次撮像駆動の際に、そのような線順次走査を行う。なお、この線順次走査は、読み出し制御線Lreadを介して前述した行走査信号を各画素20へ供給することによって行われるようになっている。A/D変換部14A/D変換部14は、図1に示したように、複数ここでは4つの信号線Lsigごとに1つ設けられた複数の列選択部17を有しており、信号線Lsigを介して入力した信号電圧信号電荷に基づいてA/D変換アナログ/デジタル変換を行うものである。これにより、デジタル信号からなる出力データ後述する撮像信号D11または残留電荷信号D12が生成され、後述するフレームメモリ18および信号処理部19へ出力されるようになっている。各列選択部17は、例えば図3および図4に示したように、チャージアンプ172、容量素子コンデンサ,フィードバック容量素子C1、スイッチSW1、サンプルホールドS/H回路173、4つのスイッチSW2を含むマルチプレクサ回路選択回路174、およびA/Dコンバータ175を有している。これらのうち、チャージアンプ172、容量素子C1、スイッチSW1、S/H回路173およびスイッチSW2はそれぞれ、図4に示したように、信号線Lsigごとに1つずつ設けられている。一方、マルチプレクサ回路174およびA/Dコンバータ175は、列選択部17全体として1つ設けられている。チャージアンプ172は、信号線Lsigから読み出された信号電荷を電圧に変換Q-V変換するためのアンプ増幅器である。このチャージアンプ172では、負側-側の入力端子に信号線Lsigの一端が接続され、正側側の入力端子には所定のリセット電圧Vrstが入力されるようになっている。また、チャージアンプ172の出力端子と負側の入力端子との間は、容量素子C1とスイッチSW1との並列接続回路を介して帰還接続フィードバック接続されている。すなわち、容量素子C1の一方の端子がチャージアンプ172の負側の入力端子に接続され、他方の端子がチャージアンプ172の出力端子に接続されている。同様に、スイッチSW1の一方の端子がチャージアンプ172の負側の入力端子に接続され、他方の端子がチャージアンプ172の出力端子に接続されている。なお、このスイッチSW1のオンオフ状態は、システム制御部16からアンプリセット制御線Lcarstを介して供給される制御信号アンプリセット制御信号によって制御されるようになっている。このようにして、チャージアンプ172、容量素子C1およびスイッチSW1によって、上記したQ-V変換を行うチャージアンプ回路が形成されている。S/H回路173は、チャージアンプ172とマルチプレクサ回路174スイッチSW2との間に配置されており、チャージアンプ172からの出力電圧Vcaを一時的に保持するための回路である。マルチプレクサ回路174は、列走査部15による走査駆動に従って4つのスイッチSW2のうちの1つが順次オン状態となることにより、各S/H回路173とA/Dコンバータ175との間を選択的に接続または遮断する回路である。A/Dコンバータ175は、スイッチSW2を介して入力されたS/H回路173からの出力電圧に対してA/D変換を行うことにより、上記した出力データ撮像信号D11または残留電荷信号D12を生成して出力する回路である。列走査部15システム制御部16列走査部15は、例えば図示しないシフトレジスタやアドレスデコーダ等を含んで構成されており、上記した列選択部17内の各スイッチSW2を走査しつつ順番に駆動するものである。このような列走査部15による選択走査によって、信号線Lsigの各々を介して読み出された各画素20の信号上記した撮像信号D11または残留電荷信号D12が、フレームメモリ18および信号処理部19へ順番に出力されるようになっている。システム制御部16は、行走査部13、A/D変換部14および列走査部15の動作を制御するものである。具体的には、このシステム制御部16は、前述した各種のタイミング信号制御信号を生成するタイミングジェネレータを有しており、このタイミングジェネレータにおいて生成される各種のタイミング信号を基に、行走査部13、A/D変換部14および列走査部15の駆動制御を行う。このようにして、システム制御部16の制御に基づいて、行走査部13、A/D変換部14および列走査部15がそれぞれ撮像部11内の複数の画素20に対する撮像駆動線順次撮像駆動を行うことにより、撮像部11から出力データ撮像信号D11または残留電荷信号D12が取得されるようになっている。フレームメモリ18信号処理部19フレームメモリ18は、A/D変換部14からの出力データ撮像信号D11および残留電荷信号D12を一時的に保持しておくための記憶部であり、例えばSRAMStaticRandomAccessMemory等の種々のメモリを用いて構成されている。信号処理部19は、A/D変換部14から出力されてフレームメモリ18に一時的に保持されているデータ撮像信号D11および残留電荷信号D12に基づいて、後述する所定の信号処理を行うことにより、出力データDout出力信号を生成するものである。具体的には、詳細は後述するが、所定の単位期間ここでは1フレーム期間内における1回目の読み出し動作により得られた撮像信号D11第1の信号と、1回目のリセット動作が行われた後の2回目以降ここでは2回目の読み出し動作により得られた信号である残留電荷信号D12第2の信号とに基づいて、所定の信号処理を行う。また、この所定の処理としては、少なくとも後述する加算処理を行い、ここでは、この加算処理に加え、後述する重み付け処理および線形化処理をも行うようになっている。図5は、これらフレームメモリ18および信号処理部19における詳細なブロック構成例を表したものである。フレームメモリ18は、ここでは、2つのフレームメモリ181,182を有している。フレームメモリ181は、上記した1回目の読み出し動作により得られる撮像信号D11を一時的に保持するためのフレームメモリである。一方、フレームメモリ182は、上記した2回目以降ここでは2回目の読み出し動作により得られる残留電荷信号D12を一時的に保持するためのフレームメモリである。信号処理部19は、ここでは、重み付け処理部191、加算処理部192および線形化処理部193を有している。重み付け処理部191は、フレームメモリ182から供給される残留電荷信号D12に対して、後述する所定の重み付け処理を行うものである。具体的には、後述する所定の重み付け係数kを用いて、そのような重み付け処理を行う。詳細には、重み付け処理部191は、残留電荷信号D12に対して重み付け係数kを乗算することにより、重み付け信号k×D12を生成するようになっている。加算処理部192は、フレームメモリ182から供給される撮像信号D11と、重み付け処理部191から供給される重み付け信号k×D12とを加算処理するものである。これにより、そのような加算処理後の信号である合成信号D2=D11k×D12が生成されるようになっている。線形化処理部193は、加算処理部192から供給される合成信号D2に対して後述する所定の線形化処理を行うことにより、出力データDoutを生成するものである。ここで、詳細は後述するが、この線形化処理とは、撮像の際の露光強度と出力信号出力データDoutの信号強度との対応関係を線形化するための処理である。このようにして信号処理部19において信号処理が行われ、出力データDoutが生成され、外部へ出力されるようになっている。なお、この信号処理部19における信号処理動作の詳細については、後述する。[撮像装置1の作用効果]1.基本動作この撮像装置1では、図2に示したように、後述する露光期間Texにおいて撮像光Linが撮像部11へ入射すると、光電変換層111図3に示した各画素20内の光電変換素子21では、この撮像光Linが信号電荷に変換光電変換される。この光電変換によって発生した信号電荷により、蓄積ノードNでは蓄積ノード容量に応じた電圧変化が生じる。具体的には、蓄積ノード容量をCs、発生した信号電荷をqとすると、蓄積ノードNではq/Csの分だけ電圧が低下する。このような電圧変化に応じて、トランジスタ22のドレインには入力電圧Vin信号電荷に対応した電圧が印加される。このトランジスタ22へ供給される入力電圧Vinは、読み出し制御線Lreadから供給される行走査信号に応じてトランジスタ22がオン状態になると、その電荷が画素20から信号線Lsigへ読み出される読み出し期間。このようにして読み出された信号電荷は、信号線Lsigを介して複数ここでは4つの画素列ごとに、A/D変換部14内の列選択部17へ入力される。列選択部17では、まず、各信号線Lsigから入力される信号電荷ごとに、チャージアンプ172等からなるチャージアンプ回路においてQ-V変換信号電荷から信号電圧への変換を行う。次いで、変換された信号電圧チャージアンプ回路172からの出力電圧Vcaごとに、S/H回路173およびマルチプレクサ回路174を介してA/Dコンバータ175においてA/D変換を行い、デジタル信号からなる出力データ撮像信号D11または残留電荷信号D12を生成する。このようにして、各列選択部17から上記出力データが順番に出力され、フレームメモリ18および信号処理部19へ供給される。そして、信号処理部19では、これらの撮像信号D11および残留電荷信号D12を用いて所定の信号処理を行うことによって最終的な出力データDoutを生成し、外部へ出力する。2.露光期間Tex読み出し期間における動作ここで、図6A,Bを参照して、上記した露光期間Texおよび読み出し期間における画素20および列選択部17内のチャージアンプ回路の動作について、詳細に説明する。なお、以下では説明の便宜上、トランジスタ22のオンオフ状態を、スイッチを用いて図示している。まず、図6Aに示したように、画素20内の光電変換素子21へ撮像光Linが入射する露光期間Texでは、蓄積ノードNに蓄積された信号電荷が露光期間Tex中には信号線Lsig側へ出力されない読み出されないよう、トランジスタ22はオフ状態となっている。なお、このときチャージアンプ回路では、後述するアンプリセット動作チャージアンプ回路のリセット動作がなされた後の状態であるため、スイッチSW1がオン状態となっており、結果としてボルテージフォロワ回路が形成されている。一方、上記した読み出し期間は、本実施の形態では、画素20内に蓄積された電荷信号電荷をリセットするためのリセット動作画素リセット動作を行う期間ともなっている。すなわち、本実施の形態の画素20はパッシブ型の画素回路となっていることに起因して、光電変換素子21により得られた信号電荷を画素20から読み出す読み出し動作と、上記したリセット動作とが、実質的に同時に並行して行われる。換言すると、詳細は後述するが、この読み出し動作を線順次で行うための線順次読み出し駆動と、リセット動作を線順次で行うための線順次リセット駆動とが、単一の線順次駆動によって実質的に同時に行われる。なお、このときの読み出し動作およびリセット動作はそれぞれ、後述する複数回ここでは2回の読み出し動作およびリセット動作のうちの、1回目の読み出し動作およびリセット動作に対応している。このことから、以下では、この1回目の読み出し動作と1回目のリセット動作とが実質的同時に行われる期間を、第1読み出し/リセット期間Tr1と称する。この第1読み出し/リセット期間Tr1では、図6Bに示したように、トランジスタ22がオン状態となることにより、画素20内の蓄積ノードNから信号線Lsig側へ信号電荷が読み出される図中の矢印P11参照。このようにして読み出された信号電荷は、チャージアンプ回路へ入力される。ここで、この第1読み出し/リセット期間Tr1では、チャージアンプ回路におけるスイッチSW1は、オフ状態となっている。すなわち、チャージアンプ回路が読み出し動作状態となっている。したがって、このチャージアンプ回路へ入力された信号電荷は容量素子C1に蓄積され、その蓄積電荷に応じた信号電圧出力電圧Vcaがチャージアンプ172から出力される。このようにしてチャージアンプ回路において、信号電荷から信号電圧への変換Q-V変換がなされる。そして、このような1回目の読み出し動作により、図中に示したように、信号電荷に対応した撮像信号D11が列選択部17から出力される。なお、このようにして容量素子C1に蓄積された電荷は、後述するアンプリセット動作の際にスイッチSW1がオン状態となることにより、リセットされるアンプリセット動作がなされるようになっている。また、このような1回目の読み出し動作とともに、この第1読み出し/リセット期間Tr1では、以下のようにして1回目のリセット動作第1のリセット動作が行われる。すなわち、図中の矢印P12で示したように、チャージアンプ回路チャージアンプ172における仮想短絡イマジナリーショート現象を利用して、1回目のリセット動作がなされる。つまり、この仮想短絡現象によって、チャージアンプ172における負側の入力端子側信号線Lsig側の電圧が、正側の入力端子に印加されているリセット電圧Vrstに略等しくなることから、トランジスタ22を介して画素20内の蓄積ノードNも、このリセット電圧Vrstとなるのである。このようにして、上記した1回目の読み出し動作に伴い、蓄積ノードNの蓄積電荷が所定のリセット電圧Vrstにリセットされる。3.1回目のリセット動作後における画素20内での信号電荷の残存についてところで、上記のような1回目のリセット動作を行ったにも関わらず、この1回目のリセット動作前に蓄積された信号電荷の一部が、画素20内に残存してしまう場合がある。このように信号電荷の一部が画素20内に残ってしまうと、次の読み出し動作時次のフレーム期間での撮像時においてその残留電荷に起因した残像が発生し、撮像画質が低下してしまう。以下、図7~図12を参照して、このような1回目のリセット動作後における画素20内での信号電荷の残存蓄積電荷の残留について、詳細に説明する。まず、光電変換素子21がPIN型のフォトダイオード薄膜フォトダイオードの場合、以下の2つの構造のものに大別される。すなわち、図7A,Bに示したような、いわゆるラテラル型横型構造のものと、図8に示したような、いわゆるバーティカル型縦型構造のものである。図7A,Bに示したラテラル型構造の場合、光電変換素子21は横方向積層面内方向に沿って、p型半導体層21P、真性半導体層i層21Iおよびn型半導体層21Nを、この順に有している。また、真性半導体層21I付近でゲート絶縁膜図示せずを介して対向配置された、ゲート電極21Gを有している。一方、図8に示したバーティカル型構造の場合、光電変換素子21は縦方向積層方向に沿って、例えば、下部電極211a、p型半導体層21P、真性半導体層21I、n型半導体層21Nおよび上部電極211bを、この順に有している。3-1.強外光が照射されて画素20内の電荷が飽和する場合の発生メカニズムここで、上記した信号電荷の残存が発生するメカニズムの一例として、強外光が照射されて画素20内の電荷が飽和してしまう場合について、上記したラテラル型構造のPIN型のフォトダイオードからなる光電変換素子21を例に挙げて説明する。この構造の光電変換素子21では、ゲート電極21Gに印加されるゲート電圧により、真性半導体層21Iが、蓄積状態飽和状態、空乏状態、反転状態のいずれかの状態となる。ここで、薄膜フォトダイオードの場合、この蓄積状態もしくは反転状態においてゲート電極21G側の界面に電荷が誘起された状態図7Aから、空乏状態図7Bに遷移するには、数百μsオーダーの時間が必要となる。通常、PIN型のフォトダイオードは、空乏状態で光感度が最大となるため空乏状態で使用するが、例えば強外光が照射されてVnp<0Vの状態になると、蓄積状態に移行する。なお、Vnpは、p型半導体層21P側から見たn型半導体層21Nの電位である。このため、例えば、強外光が照射された直後に暗状態に環境が変化し、かつリセット動作1回目のリセット動作が行われてVnp>0の状態に戻っても、数百μsの間は蓄積状態から空乏状態に遷移できない。このとき、空乏状態と、蓄積状態もしくは反転状態とでは、上記したゲート電極21G側の界面に誘起された電荷の影響により、PIN型のフォトダイオードにおける容量特性が異なることが知られている。すなわち、図7A,Bに示したように、ゲート電極21Gとp型半導体層21Pと間に形成される寄生容量Cgpは、蓄積状態では大きく、空乏状態では小さい。一方、画素20内の蓄積ノードN蓄積容量は、上記した1回目のリセット動作によって所定のリセット電圧Vrstとなるが、この1回目のリセット動作後にトランジスタ22がオン状態からオフ状態に遷移する際に、以下の現象が起こる。すなわち、例えば図9に示したように、画素20内の寄生容量トランジスタ22のゲートドレイン間に形成された寄生容量Cgdに蓄積された電荷に起因して、蓄積ノードNの電位がリセット電圧Vrstから微小に変動する図中の矢印P2参照。このような現象は、電荷分配現象チャージインジェクション現象と呼ばれる。ここで、上述したように、蓄積ノードNに接続されているPIN型のフォトダイオード光電変換素子21における寄生容量Cgpが、空乏状態と蓄積もしくは反転常態とで異なる場合、この光電変換素子21の状態によって、画素20内における全体のカップリング量寄生容量の大きさが変化してしまう。これが影響して、1回目のリセット動作後においても、直前まで入射していた光撮像光Linの情報電荷が、蓄積ノードNに残ってしまう。このようなメカニズムにより、強外光が照射されて画素20内の電荷が飽和してしまう場合には、1回目のリセット動作を行ったにも関わらず、この1回目のリセット動作前に蓄積された信号電荷の一部が、画素20内に残存してしまうのである。3-2.一般的な発生メカニズム次いで、上記したような場合強外光が照射されて画素20内の電荷が飽和してしまう場合には限定されない、信号電荷の残存残留電荷の一般的な発生メカニズムについて説明する。つまり、上記したような、容量変化が発生するような強外光が照射されなくても、以下説明するDecay電流が光電変換素子21PIN型のフォトダイオードから生ずることによって、残留電荷が発生することについて説明する。図10A,Bはそれぞれ、前述したPIN型のフォトダイオードにおける、エネルギーバンド構造各層の位置とエネルギー準位との関係を表したものである。これらの図から分かるように、真性半導体層21Iには多数の欠陥準位Edが存在している。そして、図10Aに示したように、第1読み出し/リセット期間Tr11回目のリセット動作の終了直後においては、これらの欠陥準位Edに電荷eが捕獲トラップされた状態となっている。ところが、例えば図10Bに示したように、第1読み出し/リセット期間Tr1からある程度の時間が経過すると、欠陥順位Edにトラップされている電荷eが、真性半導体層21Iからフォトダイオード光電変換素子21の外部へ放出される図中の破線の矢印参照。これにより、上記したDecay電流Idacayが光電変換素子21から発生する。ここで、図11A,Bはそれぞれ、第1読み出し/リセット期間Tr1後の経過時間tとDecay電流Idecayとの関係の一例を表したものである。図11Aでは、縦軸および横軸とも対数logスケールで示し、図11Bでは、縦軸を対数スケールで示す一方、横軸については線形リニアスケールで示している。なお、図11A,B中には、特性線のうちの一部の共通領域を、符号G1で示している。これらの図から分かるように、Decay電流Idecayは、第1読み出し/リセット期間Tr1の終了時t=0から時間の経過とともに相乗的に減少していく傾向にあるIdecay=I0/t,I0:定数値。また、このときに発生する残留電荷q1とするは、例えば図12に示したように、Decay電流Idecay=I0/tを経過時間tで積分することにより求められることが分かる。以上のような一般的な発生メカニズムにより、1回目のリセット動作を行ったにも関わらず、この1回目のリセット動作前に蓄積された信号電荷の一部が、画素20内に残存してしまう上記した残留電荷q1が発生してしまうのである。4.複数回のリセット動作を利用した残留電荷の低減作用そこで本実施の形態では、例えば図13および図14に示したように、複数回ここでは2回のリセット動作を行うことによって上記した残留電荷を低減し、この残留電荷に起因した残像を抑えるようにしている。以下、この複数回のリセット動作を利用した残留電荷の低減作用について、詳細に説明する。図13において、Aは読み出し制御線Lreadの電位Vreadのタイミング波形を、Bは、チャージアンプ172からの出力電圧Vcaのタイミング波形を、Cは信号線Lsigの電位Vsigのタイミング波形を、Dは蓄積ノードNの電位Vnのタイミング波形を、それぞれ示す。また、これらの各タイミング波形は、1垂直期間1フレーム期間ΔTvを含む前後の期間についてのものである。また、図14は、本実施の形態に係る線順次撮像駆動線順次読み出し駆動および線順次リセット駆動の一例を、タイミング波形図で表わしたものである。ここで、A~Fはそれぞれ、n本の読み出し制御線Lread1~Lread3,Lreadn-2~Lreadnの電位Vread1~Vread3,Vreadn-2~Vreadnのタイミング波形を示している。また、図中に示したΔThは、1水平期間1水平走査期間を表している。更に、ΔTr1は、1回目のリセット動作等第1読み出し/リセット期間Tr1の動作についての線順次駆動期間を、ΔTr2は、2回目のリセット動作等第2読み出し/リセット期間Tr2の動作についての線順次駆動期間を、それぞれ表している。この1フレーム期間ΔTvでは、まずタイミングt11~t12の露光期間Texにおいて、図6A等を用いて前述したようにして、露光動作が行われる。すなわち、撮像光Linが撮像部11へ入射すると、各画素20内の光電変換素子21では、この撮像光Linが信号電荷に変換光電変換される。そして、この信号電荷が画素20内の蓄積ノードNに蓄積され、その電位Vnが徐々に変化する図13中の矢印P31参照。なお、この露光動作に伴って、電位Vnがリセット電圧Vrst側から0Vへ向けて徐々に低下していっているのは、ここでは光電変換素子21のカソード側が蓄積ノードNとなっているためである。次いで、タイミングt13~t14の第1読み出し/リセット期間Tr1では、図6B等を用いて前述したようにして、1回目の読み出し動作と1回目のリセット動作画素リセット動作とが行われる。すなわち、画素20から信号電荷を読み出すことによってこの信号電荷に対応する撮像信号D11を取得する1回目の読み出し動作と、この画素20内の信号電荷をリセットするための1回目のリセット動作とが、実質的に同時に行われる。ただし、図13中の矢印P32で示したように、この1回目のリセット動作後において蓄積ノードNの電位Vnが徐々に低下していき、前述した残留電荷q1が発生してしまっている。なお、その後のタイミングt15では、チャージアンプ回路におけるスイッチSW1がオン状態となることにより、このチャージアンプ回路内の容量素子C1に蓄積された電荷がリセットされる。すなわち、チャージアンプ回路のリセット動作アンプリセット動作が行われる。続いて、その後のタイミングt16~t17において、以下説明する2回目の読み出し動作および2回目のリセット動作第2読み出し/リセット動作が、それぞれ行われる第2読み出し/リセット期間Tr2。つまり、この第2読み出し/リセット期間Tr2では、上記した第1読み出し/リセット期間Tr1と同様に、読み出し動作とリセット動作とが、実質的に同時に並行して行われる。換言すると、この読み出し動作を線順次で行うための線順次読み出し駆動と、リセット動作を線順次で行うための線順次リセット駆動とが、単一の線順次駆動によって実質的に同時に行われる。ただし、この2回目の読み出し動作では、上記した1回目の読み出し動作撮像信号D11を取得する動作とは異なり、以下説明するように、画素20から前述した残留電荷q1を読み出すことにより、この残留電荷q1に対応する残留電荷信号Decay信号D12が得られるようになっている。この第2読み出し/リセット期間Tr2では、具体的には、例えば図15に示した動作例のようにして、2回目のリセット動作および2回目の読み出し動作が行われる。すなわち、この動作例では、前述した1回目のリセット動作のときと同様に、チャージアンプ回路チャージアンプ172における仮想短絡現象を利用して、2回目のリセット動作がなされる図中の矢印P42参照。つまり、この仮想短絡現象によって、画素20内の蓄積ノードNの電位Vnがリセット電圧Vrstに設定される。また、この動作例では、第1読み出し/リセット期間Tr1のときと同様に、画素20内のトランジスタ22がオン状態であると共にチャージアンプ回路におけるスイッチSW1がオフ状態であることから、チャージアンプ回路が読み出し動作状態となっている。つまり、図中の矢印P41で示したように、この動作例では、蓄積ノードNに残存している電荷前述した残留電荷q1を、チャージアンプ回路によって読み出すことも可能となっている。したがって、この2回目の読み出し動作により、図中に示したように、残留電荷q1に対応した残留電荷信号D12が列選択部17から出力される。このようにして本実施の形態では、画素20内の蓄積電荷のリセット動作線順次リセット駆動が、所定の単位期間ここでは1フレーム期間内で、間欠的に独立して複数回行われる。具体的には、ここでは1回目のリセット動作第1読み出し/リセット期間Tr1と2回目のリセット動作第2読み出し/リセット期間Tr2とが、1フレーム期間内で間欠的に行われるように設定されている。これにより、1回目のリセット動作後における画素20内の残留電荷q1信号電荷の残存量がより確実にリセットされ、そのような残留電荷q1が低減される図13中に示した矢印P33参照。具体的には、1回目のリセット動作の終了時Tr1の終了時から2回目のリセット動作の終了時Tr2の終了時までの時間をΔt12とすると図13参照、発生した残留電荷q1のうちの低減される電荷量は、例えば図16に示したようになる。すなわち、例えば図12において説明した残留電荷q1のうち、時間Δt12の開始時t1=0から終了時t2までの時間積分値に対応する電荷q12が、この2回目のリセット動作によって排出される低減する電荷量に相当する。また、q1-q12=q23により算出される電荷q23が、2回目のリセット動作後においても残存する電荷量に相当する。このため、上記した時間Δt12ができるだけ長くなるように設定するのが望ましいと言える。以上のようにして、1回目のリセット動作後における画素20内の残留電荷q1が低減され、その結果、次の読み出し動作時次のフレーム期間での撮像時において、この残留電荷に起因した残像の発生が抑えられ、撮像画質を向上させることができる。なお、このような複数回のリセット動作線順次リセット駆動は、例えば1水平期間1水平走査期間:一例として32μs程度を超える期間に亘って間欠的に行われるようにするのが望ましい。これは、以下の理由によるものである。すなわち、前述したように、PIN型のフォトダイオードにおける状態遷移には、数百μs程度の時間がかかる。このことから、例えば100μs程度の時間、リセット電圧Vrstを連続的または間欠的に蓄積ノードNに与えることで、残留電荷の発生を低減することができると考えられる。ただし、実際には、このリセット電圧Vrstを与える期間が1水平期間例えば32μs程度を超えると残留電荷が大きく減少し始めることが、実験等により確認されている。5.複数回の読み出し動作を利用した撮像画像の高コントラスト化作用また、本実施の形態では、例えば以下の図17~図19に示したようにして、信号処理部19において、複数回ここでは2回の読み出し動作を利用した信号処理を行う。すなわち、まず、読み出し動作線順次読み出し駆動が、所定の単位期間ここでは1フレーム期間内で間欠的に独立して複数回行われる。そして、信号処理部19が、このような読み出し動作により得られた信号撮像信号D11および残留電荷信号D12に基づいて以下説明する所定の信号処理を行い、出力データDout出力信号を生成する。これにより、撮像画像の高コントラスト化を図るようにしている。以下、この複数回の撮像動作を利用した撮像画像の高コントラスト化作用信号処理部19における信号処理動作について、詳細に説明する。まず、例えば図17に示したように、撮像の際の撮像部11への露光強度撮像光Linの強度と、電荷量に対応する各信号撮像信号D11および残留電荷信号D12の信号強度とは、互いに比例関係にある。換言すると、露光強度が増加するのに応じて、撮像信号D11および残留電荷信号D12がそれぞれ、線形的に増加する。このような線形関係比例関係を利用して、信号処理部19では、例えば以下の第1または第2の信号処理手法による信号処理加算処理等を行い、出力データDoutにおける高コントラスト化を実現している。第1の信号処理手法第1の信号処理手法では、最初に、例えば図18Aに示したようにして、重み付け処理および加算処理が行われる。すなわち、まず、重み付け処理部191が、フレームメモリ182から供給される残留電荷信号D12に対して所定の重み付け係数kを乗算することによって重み付け処理を行い、重み付け信号k×D12を生成する。ここで、この重み付け係数kは、例えば図18Aにおける下図に示したように、一定の値固定値ではなく、残留電荷信号D12の信号強度に応じて、0~1.0の間で変化するように設定されている。具体的には、ここでは、残留電荷信号D12の信号強度が相対的に低い場合には、その信号強度が相対的に高い場合と比べ、重み付け係数kがより小さくなるように設定されている。特に、この第1の信号処理手法では、残留電荷信号D12の信号強度が所定の強度閾値Sthよりも大きい場合には、重み付け係数kが固定値ここでは、最大値である1.0に設定されていると共に、この信号強度が強度閾値Sth以下の場合には、その信号強度が低くなるのに応じて、重み付け係数kが徐々に小さくなるように設定されている。これは、残留電荷信号D12の信号強度が相対的に小さい領域電荷量が少ない領域は、読み出し動作時の雑音ノイズが支配的な領域雑音支配領域となっていることに起因している。つまり、そのような雑音支配領域において、重み付け係数をそのまま大きい値のまま用いて重み付け処理を行ってしまうと、その後の加算処理においてS/N比が低下してしまうからである。このことから、ここでは、そのような雑音支配領域における残留電荷信号D12の重み付けを相対的に小さく設定することによって、ノイズ成分を減衰あるいは遮断し、S/N比を向上させる雑音レベルを上げずに信号レベルを上げることを可能としている。次いで、図18Aにおける上図に示したように、加算処理部192が、フレームメモリ182から供給される撮像信号D11と、重み付け処理部191から供給される重み付け信号k×D12とに対して、加算処理を行う。これにより、加算処理後の信号である合成信号D2=D11k×D12が生成される。続いて、例えば図18Bに示したように、線形化処理部193が、加算処理部192から供給される合成信号D2に対して線形化処理を行うことにより、出力データDoutを生成する。この線形化処理とは、図18Bに示したように、撮像の際の露光強度と出力データDoutの信号強度との対応関係を線形化するための処理である。具体的には、撮像信号D11の信号強度に対する残留電荷信号D12の信号強度の比率=残留電荷信号D12の信号強度/撮像信号D11の信号強度をdとすると、線形化処理部193は以下の1式を用いて線形化処理を行い、出力データDoutを生成する。このようにして、第1の信号処理手法を用いた信号処理により、出力データDoutが生成される。Dout={1/1d×k}×D2......1ここで、このような線形化処理を行うのが望ましいのは、以下の理由による。すなわち、合成信号D2は、撮像信号D11に対して重み付け処理後の残留電荷信号k×D12が加算された信号であることから、例えば図18Aにおける上図に示したように、その信号強度が露光強度に対して非線形になっている比例しなくなっている。このような非線形性を示す信号のままでは、例えばその後の信号処理の際に扱いにくくなってしまうため、上記のような線形処理を行うのが望ましいのである。第2の信号処理手法一方、第2の信号処理手法では、例えば図19Aに示したようにして、重み付け処理および加算処理が行われる。すなわち、まず第1の信号処理手法と同様に、重み付け処理部191が、残留電荷信号D12に対して所定の重み付け係数kを乗算することによって重み付け処理を行い、重み付け信号k×D12を生成する。この第2の信号処理手法においても第1の信号処理手法と同様に、重み付け係数kは、例えば図19Aにおける下図に示したように、一定の値固定値ではなく、残留電荷信号D12の信号強度に応じて、0~1.0の間で変化するように設定されている。また、ここでは、残留電荷信号D12の信号強度が相対的に低い場合には、その信号強度が相対的に高い場合と比べ、重み付け係数kがより小さくなるように設定されている。ただし、この第2の信号処理手法では、残留電荷信号D12の信号強度が所定の強度閾値Sthよりも大きい場合には、重み付け係数kが固定値ここでは、最大値である1.0に設定されている一方、この信号強度が強度閾値Sth以下の場合には、重み付け係数が0ゼロとなるように設定されている。すなわち、残留電荷信号D12の信号強度が強度閾値Sth以下の場合には、撮像信号D11に対して実質的な重み付け処理がなされないようになっている。次いで、図19Aにおける上図に示したように、加算処理部192が第1の信号処理手法と同様にして、撮像信号D11と重み付け信号k×D12とに対して加算処理を行う。これにより、合成信号D2=D11k×D12が生成される。続いて、例えば図19Bに示したように、線形化処理部193が第1の信号処理手法と同様に、上記1式を用いて合成信号D2に対して線形化処理を行うことにより、出力データDoutを生成する。このようにして、第2の信号処理手法を用いた信号処理により、出力データDoutが生成される。このようにして本実施の形態では、1フレーム期間内における1回目の読み出し動作により得られた撮像信号D11と、1回目のリセット動作が行われた後の2回目以降の読み出し動作により得られた残留電荷信号D12とに基づいて、少なくとも加算処理を含む所定の信号処理が行われ、出力データDoutが生成される。すなわち、信号電荷に対応する撮像信号D11と、残留電荷に対応する残留電荷信号D12との加算処理に基づいて、出力信号Doutが生成される。これにより、出力データDoutにおけるコントラストが向上する。以上のように本実施の形態では、読み出し動作とリセット動作とがそれぞれ所定の単位期間1フレーム期間内で間欠的に複数回行われるように各画素20を駆動すると共に、この単位期間内における1回目の読み出し動作により得られた撮像信号D11と、1回目のリセット動作が行われた後の2回目以降の読み出し動作により得られた残留電荷信号D12とに基づいて少なくとも加算処理を行うことによって出力データDoutを生成する。これにより、リセット動作後における画素内の残留電荷を低減することができると共に、出力データDoutにおけるコントラストを向上させることができる。よって、そのような残留電荷に起因した残像を抑えつつ高コントラスト化を図ることができ、撮像画像の高画質化を実現することが可能となる。また、特に画素20内で容量が飽和した場合は残像電荷量が大きくなるため、加算処理による高コントラスト化の効果が大きくなる。更に、例えば、図17に示した特性とはことなり、残留電荷信号D12の信号強度が露光強度に対して非線形である特性を示す場合には、そのような残留電荷信号D12の加算処理を行うことによって、より正確な撮像画像を得ることが可能となる。<変形例>続いて、上記実施の形態の変形例変形例1~8について説明する。なお、実施の形態における構成要素と同一のものには同一の符号を付し、適宜説明を省略する。[変形例1]図20Aは、変形例1に係るフレームメモリ18および信号処理部信号処理部19Aのブロック構成を表したものである。本変形例の信号処理部19Aは、上記実施の形態の信号処理部19において、重み付け処理部191および線形化処理部193を設けないようにした省いた構成となっており、ここでは加算化処理部192のみを有している。つまり、本変形例の加算化処理部192では、撮像データD11と残留電荷信号D12との加算処理のみによって、出力データDout=D11D12が生成されるようになっている。このように、場合によっては、信号処理部内に、重み付け処理部191および線形化処理部193を設けないようにしてもよい。このような構成の本変形例においても、上記実施の形態と同様の効果を得ることが可能である。すなわち、残留電荷に起因した残像を抑えつつ高コントラスト化を図ることができ、撮像画像の高画質化を実現することが可能となる。[変形例2]図20Bは、変形例2に係るフレームメモリ18および信号処理部信号処理部19Bのブロック構成を表したものである。本変形例のフレームメモリ18は、上記実施の形態とは異なり、3つのフレームメモリ181,182,183を有している。フレームメモリ181は、撮像信号D11を一時的に保持するためのフレームメモリであり、フレームメモリ182は、2回目の読み出し動作により得られる残留電荷信号D12を一時的に保持するためのフレームメモリである。一方、フレームメモリ183は、3回目の読み出し動作により得られる残留電荷信号D13を一時的に保持するためのフレームメモリである。また、本変形例の信号処理部19Bは、これらの撮像信号D11および残留電荷信号D12,D13に基づいて所定の信号処理を行うことにより、出力データDoutを生成する。具体的には、重み付け処理部191は、残留電荷信号D12に対して重み付け係数k1を乗算することによって重み付け処理を行い、重み付け信号k1×D12を生成する。また、それとともに、残留電荷信号D13に対して重み付け係数k2を乗算することによって重み付け処理を行い、重み付け信号k2×D13を生成する。加算化処理部192は、撮像信号D11と、重み付け信号k1×D12,k2×D13とに対して加算処理を行う。これにより、合成信号D3=D11k1×D12k2×D13が生成される。そして、線形化処理部193は、前述した1式と同様にして合成信号D3に対して線形化処理を行うことにより、出力データDoutを生成する。このように、所定の単位期間1フレーム期間内で読み出し動作が間欠的に3回以上行われるようにし、残留電荷信号が複数回得られるようにすると共に、これら複数回の残留電荷信号をそれぞれ用いて加算処理を含む信号処理を行うようにしてもよい。なお、ここでは、複数回の残留電荷信号2つの残留電荷信号D12,D13のうちの全てを用いて信号処理を行う例について説明したが、例えば、複数回の残留電荷信号のうちの一部例えば、特に信号強度が大きい残留電荷信号を選択的に用いるようにしてもよい。[変形例3]図21は、変形例3に係る画素画素20Aの回路構成を、上記実施の形態で説明した列選択部17の回路構成例とともに表したものである。本変形例の画素20Aは、実施の形態の画素20と同様にいわゆるパッシブ型の回路構成となっており、1つの光電変換素子21と1つのトランジスタ22とを有している。また、この画素20Aには画素20と同様に、H方向に沿って延在する読み出し制御線Lreadと、V方向に沿って延在する信号線Lsigとが接続されている。ただし、画素20Aでは、光電変換素子21の配置方向向きが、画素20とは逆になっている。すなわち、この画素20Aでは、光電変換素子21のアノードが蓄積ノードNに接続され、カソードがグランド接地に接続されている。このような構成の画素20Aを有する撮像装置においても、上記実施の形態の撮像装置1と同様の作用により同様の効果を得ることが可能である。[変形例4,5]回路構成図22は、変形例4に係る画素画素20Bの回路構成を、以下説明する列選択部17Bの回路構成例とともに表したものである。また、図23は、変形例5に係る画素画素20Cの回路構成を、列選択部17Bの回路構成例とともに表したものである。これらの変形例4,5に係る画素20B,20Cはそれぞれ、これまで説明した画素20,20Aとは異なり、いわゆるアクティブ型の回路構成となっている。具体的には、このアクティブ型の画素20B,20Cには、1つの光電変換素子21と、3つのトランジスタ22,23,24とが設けられている。これらの画素20B,20Cにはまた、H方向に沿って延在する読み出し制御線Lreadおよびリセット制御線Lrstと、V方向に沿って延在する信号線Lsigとが接続されている。画素20B,20Cではそれぞれ、トランジスタ22のゲートが読み出し制御線Lreadに接続され、ソースが信号線Lsigに接続され、ドレインが、ソースフォロワ回路を構成するトランジスタ23のドレインに接続されている。トランジスタ23のソースは電源VDDに接続され、ゲートは、光電変換素子21のカソード図22に示した画素20Bまたはアノード図23に示した画素20C蓄積ノードNと、リセット用トランジスタとして機能するトランジスタ24のドレインとに接続されている。このトランジスタ24のゲートはリセット制御線Lrstに接続され、ソースにはリセット電圧Vrstが印加されるようになっている。光電変換素子21のアノード画素20Bまたはカソード画素20Cは、グランド接地に接続されている。また、図22および図23に示した変形例4,5に係る列選択部17Bは、前述した列選択部17において、チャージアンプ172、容量素子C1およびスイッチSW1の代わりに、定電流源171およびアンプ176を設けたものとなっている。アンプ176では、正側の入力端子には信号線Lsigが接続されると共に、負側の入力端子と出力端子とが互いに接続され、ボルテージフォロワ回路が形成されている。なお、信号線Lsigの一端側には定電流源171の一方の端子が接続され、この定電流源171の他方の端子には電源VSSが接続されている。作用効果このようなアクティブ型の回路構成からなる画素20B,20Cを有する変形例4,5の撮像装置では、以下のようにして撮像動作線順次撮像駆動がなされる。すなわち、まず、これまで説明したパッシブ型の回路構成からなる画素20,20Aを有する撮像装置では、例えば図24Aに示したようにして線順次撮像駆動が行われる。具体的には、線順次読み出し駆動と線順次リセット駆動とが、単一の線順次駆動第1読み出し/リセット期間Tr1の線順次動作を行うための駆動によって、実質的に同時に行われる。これに対して、変形例4,5のように、アクティブ型の回路構成からなる画素20B,20Cを有する撮像装置では、例えば図24Bに示したようにして線順次撮像駆動が行われる。具体的には、線順次読み出し駆動と各回ここでは1回目および2回目の線順次リセット駆動とが、互いに独立して個別に行われる。すなわち、第1読み出し期間Tr1aの線順次動作を行うための線順次読み出し駆動と、1回目のリセット期間第1リセット期間Tr1bの線順次動作を行うための1回目の線順次リセット駆動と、2回目のリセット期間第2読み出し/リセット期間Tr2の線順次動作を行うための2回目の線順次リセット駆動とが、互いに独立して個別に行われる。なお、このアクティブ型の回路構成の場合、各回の線順次リセット駆動の際のリセット動作は、リセット用トランジスタとして機能するトランジスタ24がオン状態となることによって行われるようになっている。このように、アクティブ型の回路構成からなる画素20B,20Cを有する撮像装置においても、これまで説明したパッシブ型の回路構成の場合と同様のことが言える。すなわち、単位期間1フレーム期間内における1回目の読み出し動作により得られた撮像信号D11と、1回目のリセット動作が行われた後の2回目以降の読み出し動作により得られた残留電荷信号D12とに基づいて少なくとも加算処理を行うことによって出力データDoutを生成する。これにより、リセット動作後における画素内の残留電荷を低減することができると共に、出力データDoutにおけるコントラストを向上させることができる。よって、そのような残留電荷に起因した残像を抑えつつ高コントラスト化を図ることができ、撮像画像の高画質化を実現することが可能となる。[変形例6]図25は、変形例6に係る線順次撮像駆動および信号処理の一例を、タイミング波形図を用いて模式的に表したものである。本変形例では、上記実施の形態とは異なり、1フレーム期間1垂直期間ΔTv内では、読み出し動作およびリセット動作がそれぞれ1回ずつのみ行われる。つまり、この1フレーム期間ΔTv内には、第1読み出し/リセット期間Tr1が設けられているものの、第2読み出し/リセット期間Tr2は設けられていない。また、露光期間Texは、フレーム期間ΔTvごとには設けられておらず、複数のフレーム期間ここでは、3つのフレーム期間3×ΔTvごとに1回の露光期間Texが設けられている。すなわち、本変形例では、図25中に示したように、所定の単位期間である複数のフレーム期間ここでは3×ΔTv内での複数回ここでは3回の読み出し動作によって、撮像信号D11および残留電荷信号ここでは2つの残留電荷信号D12,D13が得られる。そして、信これらの撮像信号D11および残留電荷信号に基づいて上記実施の形態と同様の信号処理が行われることにより、出力データDoutが生成される。なお、このような動作は、露光動作および動画のフレームレートに対し、読み出し動作およびリセット動作のフレームレートを高く設定ここでは、3倍にフレームレートに設定することに相当する。このように、所定の単位期間として1フレーム期間ではなく複数のフレーム期間を設定したうえで、上記実施の形態と同様の信号処理を行うようにした場合でも、同様の効果を得ることが可能である。すなわち、残留電荷に起因した残像を抑えつつ高コントラスト化を図ることができ、撮像画像の高画質化を実現することが可能となる。[変形例7,8]図26A,Bはそれぞれ、変形例7,8に係る撮像部撮像部11A,11Bの概略構成を模式的に表したものである。まず、図26Aに示した変形例7に係る撮像部11Aは、上記実施の形態で説明した光電変換層111に加え、波長変換層112を更に有している。具体的には、光電変換層111上撮像部11Aの受光面撮像面側に、波長変換層112が設けられている。波長変換層112は、放射線Rradα線,β線,γ線,X線等を、光電変換層111の感度域に波長変換するものであり、これにより光電変換層111では、この放射線Rradに基づく情報を読み取ることが可能となっている。この波長変換層112は、例えばX線などの放射線を可視光に変換する蛍光体例えば、シンチレータからなる。このような波長変換層112は、例えば光電変換層111の上部に、有機平坦化膜、スピンオングラス材料等からなる平坦化膜を形成し、その上部に蛍光体膜を、CsI:Tl、Gd2O2S、CsI、NaI、CaF2等によって形成することにより得られる。一方、図26Bに示した変形例8に係る撮像部11Bは、上記実施の形態で説明した光電変換層111の代わりに、光電変換層111Bを有している。この光電変換層111Bは、入射した放射線Rradに応じて電気信号を直接発生させるものである。つまり、図26Aに示した変形例7の撮像部11Aは、いわゆる間接型の放射線撮像装置に適用されるものであるのに対し、変形例8の撮像部11Bは、いわゆる直接型の放射線撮像装置に適用されるものとなっている。なお、このような直接型に適用される光電変換層111Bは、例えば、アモルファスセレンa-Se半導体や、カドミニウムテルルCdTe半導体などにより構成されている。このような構成の撮像部11A,11Bを有する変形例7,8に係る撮像装置では、撮像部11A,11Bが、入射した放射線Rradに応じて電気信号を発生するものとなっており、放射線撮像装置として構成されている。このような放射線撮像装置は、例えば医療機器DigitalRadiography等のX線撮像装置や、空港等で用いられる携帯物検査用X線撮影装置、工業用X線撮像装置例えば、コンテナ内の危険物等の検査や、鞄等の中身の検査を行う装置などに適用することが可能である。<適用例>続いて、上記実施の形態および各変形例変形例1~8に係る撮像装置の撮像表示システムへの適用例について説明する。図27は、適用例に係る撮像表示システム撮像表示システム5の概略構成例を模式的に表したものである。この撮像表示システム5は、上記実施の形態等に係る撮像部1111A,11B等を有する撮像装置1と、画像処理部52と、表示装置4とを備えており、この例では放射線を用いた撮像表示システム放射線撮像表示システムとして構成されている。画像処理部52は、撮像装置1から出力される出力データDout撮像信号に対して所定の画像処理を施すことにより、画像データD4を生成するものである。表示装置4は、画像処理部52において生成された画像データD4に基づく画像表示を、所定のモニタ画面40上で行うものである。このような構成からなる撮像表示システム5では、撮像装置1ここでは放射線撮像装置が、光源ここではX線源等の放射線源51から被写体50に向けて照射された照射光ここでは放射線に基づき、被写体50の画像データDoutを取得し、画像処理部52へ出力する。画像処理部52は、入力された画像データDoutに対して上記した所定の画像処理を施し、その画像処理後の画像データ表示データD4を表示装置4へ出力する。表示装置4は、入力された画像データD4に基づいて、モニタ画面40上に画像情報撮像画像を表示する。このように、本適用例の撮像表示システム5では、撮像装置1において被写体50の画像を電気信号として取得可能であるため、取得した電気信号を表示装置4へ伝送することによって画像表示を行うことができる。すなわち、従来のような放射線写真フィルムを用いることなく、被写体50の画像を観察することが可能となり、また、動画撮影および動画表示にも対応することが可能となる。なお、本適用例では、撮像装置1が放射線撮像装置として構成されており、放射線を用いた撮像表示システムとなっている場合を例に挙げて説明したが、本開示の撮像表示システムは、他の方式の撮像装置を用いたものにも適用することが可能である。<その他の変形例>以上、実施の形態、変形例および適用例を挙げて本開示の技術を説明したが、本技術はこれらの実施の形態等に限定されず、種々の変形が可能である。例えば、撮像部における画素の回路構成は、上記実施の形態等で説明したもの画素20,20A~20Cの回路構成には限られず、他の回路構成であってもよい。同様に、列選択部等の回路構成や、フレームメモリおよび信号処理部のブロック構成等についても、上記実施の形態等で説明したものには限られず、他の回路構成であってもよい。また、上記実施の形態等では、所定の単位期間1フレーム期間または複数のフレーム期間内において、2回または3回の読出し動作およびリセット動作を行う場合を例に挙げて説明したが、これには限られない。すなわち、例えば、所定の単位期間1フレーム期間または複数のフレーム期間内で、4回以上の読出し動作およびリセット動作を行うようにしてもよい。更に、上記実施の形態等で説明した撮像部、行走査部、A/D変換部列選択部および列走査部等はそれぞれ、例えば同一基板上に形成されているようにしてもよい。具体的には、例えば低温多結晶シリコンなどの多結晶半導体を用いることにより、これらの回路部分におけるスイッチ等も同一基板上に形成することができるようになる。このため、例えば外部のシステム制御部からの制御信号に基づいて、同一基板上における駆動動作を行うことが可能となり、狭額縁化3辺フリーの額縁構造や配線接続の際の信頼性向上を実現することができる。なお、本技術は以下のような構成を取ることも可能である。1各々が光電変換素子を含む複数の画素を有する撮像部と、前記光電変換素子により得られた電荷を前記画素から信号として読み出す読み出し動作と、前記画素内の電荷をリセットするためのリセット動作とがそれぞれ行われるように、各画素を駆動する駆動部と、前記読み出し動作により得られた信号に基づいて所定の信号処理を行い、出力信号を生成する信号処理部とを備え、前記駆動部は、前記読み出し動作と前記リセット動作とがそれぞれ所定の単位期間内で間欠的に複数回行われるように各画素を駆動し、前記信号処理部は、前記単位期間内における1回目の前記読み出し動作により得られた第1の信号と、1回目の前記リセット動作が行われた後の2回目以降の前記読み出し動作により得られた第2の信号とに基づいて、前記信号処理として少なくとも加算処理を行うことにより、前記出力信号を生成する撮像装置。2前記信号処理部は、前記第1の信号と、前記第2の信号に対して所定の重み付け処理を行うことにより得られる重み付け信号と、に対して前記加算処理を行うことにより、前記出力信号を生成する上記1に記載の撮像装置。3前記信号処理部は、所定の重み付け係数を用いて前記重み付け処理を行うと共に、前記第2の信号の信号強度が相対的に低い場合には、その信号強度が相対的に高い場合と比べ、前記重み付け係数がより小さくなるように設定されている上記2に記載の撮像装置。4前記第2の信号の信号強度が所定の閾値以下の場合、その信号強度が低くなるのに応じて、前記重み付け係数が徐々に小さくなるように設定されている上記3に記載の撮像装置。5前記第2の信号の信号強度が前記閾値以下の場合、前記重み付け係数が0ゼロとなるように設定されている上記3に記載の撮像装置。6前記信号処理部は、前記加算処理を行った後に、撮像の際の露光強度と前記出力信号の信号強度との対応関係を線形化するための線形化処理を行うことにより、前記出力信号を生成する上記2ないし5のいずれかに記載の撮像装置。7前記駆動部は、前記単位期間内で前記読み出し動作が間欠的に3回以上行われるように各画素を駆動し、前記信号処理部は、前記2回目以降の複数回の読み出し動作により得られた前記第2の信号うち、全ての回の第2の信号、または、選択した一部の回の第2の信号を用いて、前記信号処理を行う上記1ないし6のいずれかに記載の撮像装置。8前記単位期間が、1フレーム期間または複数のフレーム期間である上記1ないし7のいずれかに記載の撮像装置。9前記読み出し動作と前記リセット動作とが、単一の駆動によって同時に行われる上記1ないし8のいずれかに記載の撮像装置。10前記駆動部は、前記読み出し動作を行う際に用いられる信号線が一方の入力端子に接続されると共に所定のリセット電圧が他方の入力端子に入力されるチャージアンプを有し、前記チャージアンプにおける仮想短絡現象を利用して、前記読み出し動作とともに前記リセット動作が行われる上記9に記載の撮像装置。11前記読み出し動作と前記リセット動作とが、互いに独立した駆動によって個別に行われる上記1ないし8のいずれかに記載の撮像装置。12各画素はリセット用トランジスタを有し、前記リセット用トランジスタがオン状態となることによって、前記リセット動作が行われる上記11に記載の撮像装置。13前記リセット動作が、1水平期間を超える期間に亘って間欠的に複数回行われる上記1ないし12のいずれかに記載の撮像装置。14前記光電変換素子が、PIN型またはMIS型のフォトダイオードからなる上記1ないし13のいずれかに記載の撮像装置。15前記撮像部が、入射した放射線に応じて電気信号を発生させるものであり、放射線撮像装置として構成されている上記1ないし14のいずれかに記載の撮像装置。16前記撮像部は、前記光電変換素子を構成する光電変換層と、前記放射線を前記光電変換層の感度域に波長変換する波長変換層とを有する上記15に記載の撮像装置。17前記撮像部は、前記光電変換素子を構成すると共に前記放射線に応じて前記電気信号を直接発生させる光電変換層を有する上記15に記載の撮像装置。18前記放射線がX線である上記15ないし17のいずれかに記載の撮像装置。19撮像装置と、この撮像装置により得られた撮像信号に基づく画像表示を行う表示装置とを備え、前記撮像装置は、各々が光電変換素子を含む複数の画素を有する撮像部と、前記光電変換素子により得られた電荷を前記画素から信号として読み出す読み出し動作と、前記画素内の電荷をリセットするためのリセット動作とがそれぞれ行われるように、各画素を駆動する駆動部と、前記読み出し動作により得られた信号に基づいて所定の信号処理を行い、出力信号を生成する信号処理部とを備え、前記駆動部は、前記読み出し動作と前記リセット動作とがそれぞれ所定の単位期間内で間欠的に複数回行われるように各画素を駆動し、前記信号処理部は、前記単位期間内における1回目の前記読み出し動作により得られた第1の信号と、1回目の前記リセット動作が行われた後の2回目以降の前記読み出し動作により得られた第2の信号とに基づいて、前記信号処理として少なくとも加算処理を行うことにより、前記出力信号を生成する撮像表示システム。"