基板上に吸着された第1層に対して、第1圧力下で第1プラズマ処理を施す工程と、前記第1プラズマ処理を施された前記第1層上に吸着された第2層に対して、前記第1圧力より低い第2圧力下で第2プラズマ処理を施す工程と、を含む、プラズマ処理方法。前記第1プラズマ処理及び前記第2プラズマ処理が、マイクロ波によって生成されるプラズマを用いて行われる、請求項1に記載のプラズマ処理方法。前記マイクロ波によって生成される前記プラズマが、ラジアルラインスロットアンテナによって生成される、請求項2に記載のプラズマ処理方法。前記第1プラズマ処理では、前記第1層を酸化し、前記第2プラズマ処理では、前記第2層を酸化する、請求項1~3のいずれか一項に記載のプラズマ処理方法。前記基板がシリコン基板であり、前記第1層及び前記第2層がシリコン原子を含む、請求項1~4のいずれか一項に記載のプラズマ処理方法。前記第1プラズマ処理を施す工程を5回以上行った後、前記第2層に対して前記第2プラズマ処理を施す、請求項1~5のいずれか一項に記載のプラズマ処理方法。前記第1プラズマ処理を施す工程を10回以下行った後、前記第2層に対して前記第2プラズマ処理を施す、請求項1~6のいずれか一項に記載のプラズマ処理方法。請求項1~7のいずれか一項に記載のプラズマ処理方法を用いて前記基板上に膜を形成する、膜形成方法。請求項8に記載の膜形成方法を用いて、前記基板及び前記膜を含む半導体デバイスを製造する、半導体デバイスの製造方法。処理チャンバと、前記処理チャンバ内において基板を保持する基板ホルダと、前記処理チャンバ内にプラズマを発生させるプラズマ発生器と、前記処理チャンバ内の圧力を制御する制御部と、を備え、前記制御部は、前記基板上に吸着された第1層に対して、第1圧力下で第1プラズマ処理を施すように、前記処理チャンバ内の圧力を制御し、前記第1プラズマ処理を施された前記第1層上に吸着された第2層に対して、前記第1圧力より低い第2圧力下で第2プラズマ処理を施すように、前記処理チャンバ内の圧力を制御する、プラズマ処理装置。本発明者らは、原子層堆積法を用いて成膜する際、基板上に吸着した単原子層又は単分子層に対してプラズマ処理を行う際に、プラズマ処理条件の違いにより以下のような現象が見られることを見出した。基板上に吸着した単原子層又は単分子層に対して、低い圧力下で第2原料ガス例えば、酸化性ガスのプラズマ処理を行うと、プラズマ処理により得られる膜の品質薬品耐性は向上する。しかし、第2原料ガスのプラズマ処理が被処理基板例えばSi基板を過剰に酸化させてしまう等の悪影響を及ぼしてしまう。一方、基板上に吸着した単原子層又は単分子層に対して、高い圧力下で第2原料ガスのプラズマ処理を行うと、プラズマによるイオン照射エネルギーが低減するために、プラズマ処理により得られる膜の品質薬品耐性が低下してしまう。例えば、シリコン基板上に吸着したシリコン含有層に対して高い圧力下で酸素プラズマによるプラズマ酸化処理を行うと、酸素プラズマによるシリコン基板の酸化は抑制されるものの、得られるシリコン酸化膜の品質が低下してしまう。すなわち、得られる膜の品質とプラズマ処理が基板に及ぼす影響とはトレードオフの関係にある。本発明は、上記事情に鑑みて為されたものであり、得られる膜の品質を向上できると共にプラズマ処理が基板に及ぼす影響を低減できるプラズマ処理方法、膜形成方法、半導体デバイスの製造方法及びプラズマ処理装置を提供することを目的とする。上述の課題を解決するため、本発明のプラズマ処理方法は、基板上に吸着された第1層に対して、第1圧力下で第1プラズマ処理を施す工程と、前記第1プラズマ処理を施された前記第1層上に吸着された第2層に対して、前記第1圧力より低い第2圧力下で第2プラズマ処理を施す工程とを含む。本発明のプラズマ処理方法では、第1圧力を相対的に高くすることによって、第1プラズマ処理が基板に及ぼす影響を抑制できる。一方、第2圧力を相対的に低くすることによって、第1プラズマ処理及び第2プラズマ処理を施された第1層及び第2層から得られる膜の品質を向上できる。第2プラズマ処理を施す工程では、基板と第2層との間には第1層が介在しているので、第2プラズマ処理が基板に及ぼす影響は小さい。したがって、本発明のプラズマ処理方法では、得られる膜の品質を向上できると共にプラズマ処理が基板に及ぼす影響を低減できる。また、前記第1プラズマ処理及び前記第2プラズマ処理が、マイクロ波によって生成されるプラズマを用いて行われてもよい。マイクロ波をプラズマ源として用いると、容量結合や誘導結合などによって生成される他のプラズマ源を用いた場合に比べて、電子温度が低く、電子密度の高いプラズマを得ることができる。このため、第1プラズマ処理及び第2プラズマ処理を施す際に、第1層及び第2層が受けるダメージを小さくしながらプラズマ処理の処理速度を向上させることができる。さらに、マイクロ波をプラズマ源として用いると、他のプラズマ源を用いた場合に比べて、プラズマ処理の処理圧力範囲を広く取ることができる。また、前記マイクロ波によって生成される前記プラズマが、ラジアルラインスロットアンテナによって生成されてもよい。ラジアルラインスロットアンテナを用いると、マイクロ波を処理チャンバ内に均一に導入できるので、その結果、均一なプラズマを生成することができる。また、前記第1プラズマ処理では、前記第1層を酸化し、前記第2プラズマ処理では、前記第2層を酸化してもよい。酸化プロセスでは、他のプロセス例えば窒化プロセス等に比べて、プラズマ処理が基板に及ぼす影響が大きくなる。このような場合であっても、得られる膜の品質を向上できると共にプラズマ処理が基板に及ぼす影響を低減できる。また、前記基板がシリコン基板であり、前記第1層及び前記第2層がシリコン原子を含んでもよい。この場合、基板、第1層及び第2層が全てシリコン原子を含むので、第1層及び第2層だけでなく基板にもプラズマ処理が施される可能性がある。このような場合であっても、得られる膜の品質を向上できると共にプラズマ処理が基板に及ぼす影響を低減できる。また、前記第1プラズマ処理を施す工程を5回以上行った後、前記第2層に対して前記第2プラズマ処理を施してもよい。この場合、プラズマ処理が基板に及ぼす影響を劇的に低減できる。また、前記第1プラズマ処理を施す工程を10回以下行った後、前記第2層に対して前記第2プラズマ処理を施してもよい。この場合、得られる膜の品質を劇的に向上できる。本発明の膜形成方法は、本発明のプラズマ処理方法を用いて前記基板上に膜を形成するものである。本発明の膜形成方法では、本発明のプラズマ処理方法を用いているので、得られる膜の品質を向上できると共にプラズマ処理が基板に及ぼす影響を低減できる。本発明の半導体デバイスの製造方法は、本発明の膜形成方法を用いて、前記基板及び前記膜を含む半導体デバイスを製造するものである。本発明の半導体デバイスの製造方法では、本発明の膜形成方法を用いているので、得られる膜の品質を向上できると共にプラズマ処理が基板に及ぼす影響を低減できる。その結果、当該膜及び基板を含む半導体デバイスの特性を向上できる。本発明のプラズマ処理装置は、処理チャンバと、前記処理チャンバ内において基板を保持する基板ホルダと、前記処理チャンバ内にプラズマを発生させるプラズマ発生器と、前記処理チャンバ内の圧力を制御する制御部とを備え、前記制御部は、前記基板上に吸着された第1層に対して、第1圧力下で第1プラズマ処理を施すように、前記処理チャンバ内の圧力を制御し、前記第1プラズマ処理を施された前記第1層上に吸着された第2層に対して、前記第1圧力より低い第2圧力下で第2プラズマ処理を施すように、前記処理チャンバ内の圧力を制御する。本発明のプラズマ処理装置では、第1圧力を相対的に高くすることによって、第1プラズマ処理が基板に及ぼす影響を抑制できる。一方、第2圧力を相対的に低くすることによって、第1プラズマ処理及び第2プラズマ処理を施された第1層及び第2層から得られる膜の品質を向上できる。このとき、基板と第2層との間には第1層が介在しているので、第2プラズマ処理が基板に及ぼす影響は小さい。したがって、本発明のプラズマ処理装置では、得られる膜の品質を向上できると共にプラズマ処理が基板に及ぼす影響を低減できる。本発明によれば、得られる膜の品質を向上できると共にプラズマ処理が基板に及ぼす影響を低減できるプラズマ処理方法、膜形成方法、半導体デバイスの製造方法及びプラズマ処理装置が提供される。以下、添付図面を参照しながら本発明の実施形態を詳細に説明する。なお、図面の説明において、同一又は同等の要素には同一符号を用い、重複する説明を省略する。図1及び図2は、一実施形態に係るプラズマ処理装置を模式的に示す断面図である。図2では、図1におけるヘッド部44が収納されている。図1及び図2にはXYZ直交座標系が示されている。図1及び図2に示されるプラズマ処理装置10は、原子層堆積装置ALD装置である。プラズマ処理装置10は、処理チャンバ12と、処理チャンバ12内において基板Wを保持する基板ホルダ14と、処理チャンバ12内にプラズマを発生させるプラズマ発生器16とを備える。基板Wは、例えばシリコン基板等の半導体基板であり、XY平面に略平行な表面を有している。プラズマ発生器16は、プラズマ励起用のマイクロ波を発生させるマイクロ波発生器18と、マイクロ波を処理チャンバ12内に導入するためのラジアルラインスロットアンテナRLSA:登録商標26とを備える。マイクロ波発生器18は、導波管20を介して、マイクロ波のモードを変換するモード変換器22に接続されている。モード変換器22は、内側導波管24a及び外側導波管24bを有する同軸導波管24を介してラジアルラインスロットアンテナ26に接続されている。これにより、マイクロ波発生器18によって発生したマイクロ波は、モード変換器22においてモード変換され、ラジアルラインスロットアンテナ26に到達する。マイクロ波発生器18が発生するマイクロ波の周波数は、例えば2.45GHzである。ラジアルラインスロットアンテナ26は、処理チャンバ12に形成された開口12aを塞ぐ誘電体窓34と、誘電体窓34の外側に設けられたスロット板32と、スロット板32の外側に設けられた冷却ジャケット30と、スロット板32と冷却ジャケット30との間に配置された誘電体板28とを備える。誘電体窓34は、基板Wに対向配置されている。スロット板32の中央には、内側導波管24aが接続されており、冷却ジャケット30には、外側導波管24bが接続されている。冷却ジャケット30は導波管としても機能する。これにより、内側導波管24aと外側導波管24bとの間を伝播するマイクロ波は、スロット板32と冷却ジャケット30との間を反射しながら、誘電体板28及び誘電体窓34を透過して処理チャンバ12内に到達する。図3は、プラズマ処理装置10のスロット板32をZ方向から見た図である。図3にはXYZ直交座標系が示されている。スロット板32は、例えば円盤状である。スロット板32には、第1の方向に延びるスロット32aと、第1の方向に交差する第2の方向に延びるスロット32bとからなる一対のスロット32cが複数形成されている。例えば、1つのスロット32cに着目すると、第1の方向は第2の方向と直交する。一対のスロット32cは、スロット板32の中心から径方向に所定の間隔で配置されると共に、スロット板32の周方向に所定の間隔で配置されている。誘電体板28を透過したマイクロ波は、一対のスロット32cを通過して処理チャンバ12内に導入される。マイクロ波の波長は、誘電体板28を透過する際に短くなる。このため、より効率的にマイクロ波を処理チャンバ12内に導入することができる。再び図1及び図2を参照する。処理チャンバ12の側壁には、プラズマ処理用のガス供給口12bが形成されている。ガス供給口12bには、プラズマ処理用のガス供給源36が接続されている。プラズマ処理用のガスとしては、酸素ガス、窒素ガス、不活性ガス例えばArガス等を用いることができる。処理チャンバ12内に供給されたプラズマ処理用のガスにマイクロ波が照射されることによって、処理チャンバ12内の誘電体窓34近傍にプラズマが生成される。生成されたプラズマは、基板Wに向けて拡散する。処理チャンバ12の底部には、処理チャンバ12内のガスを排気するための排気口12cが形成されている。排気口12cには、バルブ38を介して真空ポンプ40が接続されている。基板ホルダ14には、基板ホルダ14の温度を調節するための温度調節器42が接続されている。基板ホルダ14の温度は、例えば300~400°Cに調節される。プラズマ処理装置10は、原子層堆積用の原料ガスプリカーサ及びパージガスを基板W上に供給するためのガス供給口44aが形成されたヘッド部44を備える。ヘッド部44は、ヘッド部44を支持する支持部46によって駆動装置48に接続されている。駆動装置48は、処理チャンバ12の外側に配置されている。駆動装置48により、ヘッド部44及び支持部46は、X方向に移動可能である。処理チャンバ12には、ヘッド部44を収納するための収納部12dが設けられている。図2に示されるように、ヘッド部44が収納部12dに収納される場合には、シャッター50がZ方向に移動することによって収納部12dは隔離される。なお、図1及び図2に示されるプラズマ処理装置10は、ヘッド部44が収納部12dに収納されているか否かを除いて同一である。中空の支持部46には、原子層堆積用の原料ガス供給源52と、パージガス供給源54とが接続され、連通している。原料ガス及びパージガスは、それぞれ原料ガス供給源52及びパージガス供給源54から支持部46を経由し、ヘッド部44から基板W上に供給される。プラズマ処理装置10は、装置全体を制御する制御部56を備える。制御部56は、マイクロ波発生器18、真空ポンプ40、温度調節器42、駆動装置48、プラズマ処理用のガス供給源36、原子層堆積用の原料ガス供給源52、パージガス供給源54にそれぞれ接続されている。これにより、制御部56は、マイクロ波出力、処理チャンバ12内の圧力、基板ホルダ14の温度、ヘッド部44のX方向の移動、プラズマ処理用のガス、原子層堆積用の原料ガス及びパージガスのガス流量及びガスを流す時間をそれぞれ制御することができる。制御部56は、例えばコンピュータであり、CPU等の演算装置56aと、メモリやハードディスク等の記憶装置56bとを備える。記憶装置56bは、コンピュータ読み取り可能な記録媒体であってもよい。制御部56は、後述のように、基板W上に吸着された第1層A1図4C参照に対して、第1圧力P1下で第1プラズマ処理を施すように、処理チャンバ12内の圧力を制御し、第1プラズマ処理を施された第1層A1上に吸着された第2層A2図4F参照に対して、第1圧力P1より低い第2圧力P2下で第2プラズマ処理を施すように、処理チャンバ12内の圧力を制御する。記憶装置56bには、コンピュータに上記圧力制御手順を実行させるプログラムが記録されている。図4は、一実施形態に係るプラズマ処理方法の各工程を模式的に示す被処理基板の断面図である。本実施形態に係るプラズマ処理方法は、上述のプラズマ処理装置10を用いて実施可能であり、例えば原子層堆積法を用いて成膜する際に以下のように実施される。準備工程まず、図4Aに示されるように、基板Wを準備する。基板Wは、基板ホルダ14上に載置される。このとき、ヘッド部44は、図2に示されるように収納部12dに収納されている。第1吸着工程次に、図4Bに示されるように、例えば複数の分子層又は複数の原子層からなる第1層A1を基板W上に吸着させる。例えば、プラズマを発生させずに原子層堆積用の原料ガスを基板W上に供給する。これにより、原料ガスの原子又は分子からなる第1層A1を基板Wの表面に吸着させる。原料ガスとしては、シリコン原子を含むガス、例えばBTBASビスターシャルブチルアミノシラン等のアミノシランを用いることができる。原料ガスは、原料ガス供給源52からヘッド部44のガス供給口44aを介して基板W上に供給される。このとき、ヘッド部44のガス供給口44aは、図1に示されるように基板Wに対向配置されている。不要な原料ガスは、排気口12cから排出される。第1パージ排気工程次に、必要に応じて、パージ排気を行って、図4Cに示されるように第1層A1の不要な部分を除去する。第1層A1のうち基板Wに化学吸着している部分例えば単一の分子層又は単一の原子層は残存し、第1層A1のうち基板Wに物理吸着又は化学吸着している残部は除去される。パージガスとしては、例えばAr等の不活性ガスを用いることができる。パージガスは、パージガス供給源54からヘッド部44のガス供給口44aを介して基板W上に供給される。このとき、ヘッド部44のガス供給口44aは、図1に示されるように基板Wに対向配置されている。パージガスは、排気口12cから排出される。第1プラズマ処理工程次に、第1層A1に対して第1圧力P1下で第1プラズマ処理を施す。これにより、図4Dに示されるように、第1プラズマ処理を施された第1層L1を基板W上に形成する。例えば酸素プラズマ等のプラズマPL1による第1プラズマ処理を施して第1層A1を酸化して酸化物からなる第1層L1を形成する。処理チャンバ12内の第1圧力P1は、例えば1~5Torr133.3~666.5Paである。この場合、酸素ラジカルO1Dが主として生成され、イオン照射成分は少ない。第1プラズマ処理は、磁場を加えず、マイクロ波によって生成されるプラズマPL1を用いて行われることが好ましい。プラズマPL1は、例えばラジアルラインスロットアンテナ26によって生成される。ラジアルラインスロットアンテナ26を用いると、マイクロ波を処理チャンバ12内に均一に導入できるので、均一なプラズマPL1を生成することができる。プラズマ処理用のガスとしては、酸化処理を行う場合は酸素ガス及び不活性ガス例えばArガスを用いることができ、窒化処理を行う場合は窒素ガス及び不活性ガスを用いることができる。プラズマ処理用のガスは、プラズマ処理用のガス供給源36からプラズマ処理用のガス供給口12bを介して処理チャンバ12内に供給される。マイクロ波発生器18から発生したマイクロ波がラジアルラインスロットアンテナ26を介して処理チャンバ12内に供給されることにより、処理チャンバ12内にプラズマPL1が生成される。このとき、ヘッド部44は、図2に示されるように収納部12dに収納されている。このため、基板WがプラズマPL1に曝されるので、基板Wと誘電体窓34との間に生成されたプラズマPL1中のラジカル等の活性種が、基板W上の第1層A1と反応して第1層L1が形成される。第1プラズマ処理工程を行った後、必要に応じて処理チャンバ12内のパージ排気を行ってもよい。この場合、不活性ガス等のパージガスが、ガス供給源36からガス供給口12bを介して処理チャンバ12内に供給される。パージガスは、排気口12cから排出される。第2吸着工程次に、第1吸着工程と同様に、図4Eに示されるように、例えば複数の分子層又は複数の原子層からなる第2層A2を第1層L1上に吸着させる。第2パージ排気工程次に、必要に応じて、第1パージ排気工程と同様に、パージ排気を行って、図4Fに示されるように第2層A2の不要な部分を除去する。第2層A2のうち第1層L1に化学吸着している部分例えば単一の分子層又は単一の原子層は残存し、第2層A2のうち第1層L1に物理吸着している残部は除去される。第2プラズマ処理工程次に、第2層A2に対して第2圧力P2下で第2プラズマ処理を施す。これにより、図4Gに示されるように、第2プラズマ処理を施された第2層L2を第1層L1上に形成する。例えば酸素プラズマ等のプラズマPL2による第2プラズマ処理を施して第2層A2を酸化して酸化物からなる第2層L2を形成する。処理チャンバ12内の圧力以外は第1プラズマ処理工程と同様に第2プラズマ処理工程を行うことができる。処理チャンバ12内の第2圧力P2は、例えば0.02Torr2.666Pa以下である。この場合、酸素ラジカルよりもイオン照射成分が多く、そのイオン照射により耐薬品性の高い緻密な膜が得られる。第1吸着工程から第1プラズマ処理工程までをn回nは1以上の整数繰り返した後、第2吸着工程から第2プラズマ処理工程までをm回mは1以上の整数。n>m繰り返す。その後、再び第1吸着工程から第1プラズマ処理工程までをn回繰り返した後、第2吸着工程から第2プラズマ処理工程までをm回繰り返す。このように、nm回のサイクルを繰り返すことにより、所望の膜厚例えば1~500nmを有する膜を基板W上に形成することができる。例えばnが2以上の場合、1回目の第1吸着工程では、第1層A1は下地層としての基板W上に形成されるが、2回目以降の第1吸着工程では、第1層A1は下地層としての第1層L1上に形成される。また、2回目以降の第1パージ排気工程では、第1層A1のうち下地層としての第1層L1に化学吸着している部分は残存し、第1層A1のうち下地層としての第1層L1に物理吸着している残部は除去される。さらに、2回目以降の第1プラズマ処理工程では、下地層としての第1層L1上に吸着された第1層A1に対して第1圧力P1下で第1プラズマ処理を施す。例えばmが2以上の場合、1回目の第2吸着工程では、第2層A2は下地層としての第1層L1上に形成されるが、2回目以降の第2吸着工程では、第2層A2は下地層としての第2層L2上に形成される。また、2回目以降の第2パージ排気工程では、第2層A2のうち下地層としての第1層L1に化学吸着している部分は残存し、第2層A2のうち下地層としての第2層L2に物理吸着している残部は除去される。さらに、2回目以降の第2プラズマ処理工程では、下地層としての第2層L2上に吸着された第2層A2に対して第2圧力P2下で第2プラズマ処理を施す。第2吸着工程から第2プラズマ処理工程までをm回繰り返した後に再び第1吸着工程を行う場合、第1層A1は下地層としての第2層L2上に形成される。その後の第1パージ排気工程では、第1層A1のうち下地層としての第2層L2に化学吸着している部分は残存し、第1層A1のうち下地層としての第2層L2に物理吸着している残部は除去される。その後の第1プラズマ処理工程では、下地層としての第2層L2上に吸着された第1層A1に対して第1圧力P1下で第1プラズマ処理を施す。図5は、一実施形態に係る膜形成方法によって形成される膜を含む被処理基板を模式的に示す断面図である。本実施形態に係るプラズマ処理方法を用いると、図5に示されるように、基板W上に所望の膜厚D1を有する膜F1を形成することができる。基板Wの表面に凹凸が形成されている場合であっても、原子層堆積法を用いて膜F1を形成しているので、良好なステップカバレッジが得られる。膜F1は、図4に示される第1層L1及び第2層L2からなる。膜F1は、例えばシリコン酸化膜SiO2膜である。この場合、基板Wの表層が酸化されることによって、膜厚D2の膜F2シリコン酸化膜が形成される。よって、膜F1及びF2の全膜厚はD3=D1D2となる。膜F1は、シリコン窒化膜SiN等の絶縁膜であってもよいし、導電膜であってもよい。図6Aは、低圧処理の実施頻度と0.5フッ酸水溶液に対するウェットエッチングレート膜質との関係を示すグラフである。図6Aの横軸は、全処理のうち低圧処理を実施した頻度を示す。低圧処理の実施頻度は、第1プラズマ処理工程及び第2プラズマ処理工程の合計回数nmに対する第2プラズマ処理工程の回数mの割合m/nmを示している。例えば、横軸の1は、所望の膜厚10nm程度が得られるまで全て低圧処理を行ったことを示す。横軸の1/6は、上記第1プラズマ処理工程に対応する高圧処理を5回行った後、低圧処理を1回行う6回の処理を、所望の膜厚が得られるまで繰り返したことを示す。横軸の1/11は、高圧処理を10回行った後、低圧処理を1回行う11回の処理を、所望の膜厚が得られるまで繰り返したことを示す。横軸の1/21は、高圧処理を20回行った後、低圧処理を1回行う21回の処理を、所望の膜厚が得られるまで繰り返したことを示す。横軸の1/51は、高圧処理を50回行った後、低圧処理を1回行う51回の処理を、所望の膜厚が得られるまで繰り返したことを示す。横軸の0は、所望の膜厚が得られるまで全て高圧処理を行ったことを示す。1回の処理で形成されるシリコン酸化膜の膜厚は例えば0.16nm程度である。高圧処理及び低圧処理の条件は以下の通りである。高圧処理及び低圧処理は、上述のプラズマ処理装置10を用いて行った。高圧処理Arガス:600sccmO2ガス:50sccm処理チャンバ内圧力:5Torr666.5Paマイクロ波出力:3.5kW処理時間:20秒低圧処理Arガス:600sccmO2ガス:50sccm処理チャンバ内圧力:0.15Torr19.995Paマイクロ波出力:3.5kW処理時間:20秒なお、上記第1吸着工程及び第2吸着工程では、BTBASの流量を40sccmとした。図6Aの縦軸は、上記方法によってシリコン基板上に形成されたシリコン酸化膜を0.5フッ酸水溶液でウェットエッチングしたときのウェットエッチングレートを示す。縦軸の値は、WVGWetVaporGeneratorを用いて950°Cでシリコンを熱酸化して得られる熱酸化膜のウェットエッチングレートを1とした場合の相対値である。熱酸化膜の品質膜の緻密性は高いため、熱酸化膜のウェットエッチングレートの値を1としている。ウェットエッチングレートの値が1に近いほど高品質の緻密なシリコン酸化膜が得られることを示している。図6Aに示されるグラフから、低圧処理の実施頻度を高くすればするほど緻密な高品質のシリコン酸化膜が得られることが分かる。図6Bは、低圧処理の実施頻度と基板が酸化されて形成された酸化膜の割合との関係を示すグラフである。図6Bの横軸は、図6Aの横軸と同様である。図6Bの縦軸の値は、以下の手順で算出した図5参照。エリプソメトリーによりシリコン酸化膜の全膜厚D3を光学的に測定する。一方、原子層堆積法によりシリコン酸化膜を堆積する際の堆積レートを用いて、原子層堆積法により堆積したシリコン酸化膜の膜厚D1を算出する。全膜厚D3から膜厚D1を減算することにより、シリコン基板が酸化されて形成されたシリコン酸化膜の膜厚D2を算出する。膜厚D2を全膜厚D3で割った値D2/D3を図6Bの縦軸の値とした。図6Bに示されるグラフから、低圧処理の実施頻度を低くすればするほどシリコン基板の酸化を抑制できることが分かる。図6のグラフから分かるように、プラズマ処理装置10を用いた本実施形態のプラズマ処理方法及び膜形成方法では、第1圧力P1を例えば1~5Torrと相対的に高くすることによって、酸化性ガスの第1プラズマ処理が基板Wを過剰に酸化させることを抑制できる。一方、第2圧力P2を例えば0.02Torr以下と相対的に低くすることによって、第1プラズマ処理及び第2プラズマ処理を施された第1層L1及び第2層L2から得られる膜F1の品質薬品耐性を向上できる。第2プラズマ処理を施す工程では、基板Wと第2層A2との間に第1層L1が介在しているので、酸化性ガスの第2プラズマ処理が基板Wを過剰に酸化させることを抑制できる。したがって、得られる膜F1の品質を向上できると共にプラズマ処理が基板Wを過剰に酸化させることを抑制できる。このため、基板Wの表面に微小の凸部が形成されていても、当該凸部がプラズマ処理によって酸化されることを抑制できる。また、第1プラズマ処理及び第2プラズマ処理においてマイクロ波をプラズマ源として用いると、容量結合や誘導結合などによって生成される他のプラズマ源を用いた場合に比べて、電子温度が低く、電子密度の高いプラズマを得ることができる。このため、第1プラズマ処理及び第2プラズマ処理を施す際に、第1層A1及び第2層A2が受けるダメージを小さくしながらプラズマ処理の処理速度を向上させることができる。さらに、マイクロ波をプラズマ源として用いると、他のプラズマ源を用いた場合に比べて、プラズマ処理の処理圧力範囲を広く取ることができる。このため、広い圧力範囲から第1圧力P1及び第2圧力P2を選択することができる。また、第1プラズマ処理及び第2プラズマ処理として酸化を行う場合、他のプロセス例えば窒化等に比べて、プラズマ処理が基板Wに及ぼす影響が大きくなる。このような場合であっても、得られる膜F1の品質を向上できると共にプラズマ処理が基板Wに及ぼす影響を低減できる。さらに、基板Wがシリコン基板であり、第1層A1及び第2層A2がシリコン原子を含む場合、基板W、第1層A1及び第2層A2が全てシリコン原子を含むので、第1層A1及び第2層A2だけでなく基板Wにもプラズマ処理が施される可能性がある。このような場合であっても、得られる膜F1の品質を向上できると共にプラズマ処理が基板Wに及ぼす影響を低減できる。また、図6Bのグラフから分かるように、第1プラズマ処理を施す工程を5回以上行った後、第2層A2に対して第2プラズマ処理を施すと、プラズマ処理が基板Wに及ぼす影響を劇的に低減できる。具体的には、基板Wが酸化されて形成された酸化膜の割合が40以下になるので、基板Wの酸化を実用的に問題のないレベルに抑えることができる。一方、図6Aのグラフから分かるように、第1プラズマ処理を施す工程を10回以下行った後、第2層A2に対して第2プラズマ処理を施すと、得られる膜F1の品質を劇的に向上できる。十分に膜質の信頼性が証明されている熱CVD酸化膜のウェットエッチングレートは2以下であり、膜F1のウェットエッチングレートを2以下とできれば、熱CVD酸化膜と同等の品質を有する膜F1を得ることができるといえる。したがって、第1プラズマ処理を施す工程を5回以上10回以下行った後、第2層A2に対して第2プラズマ処理を施すことが好ましい。図7は、一実施形態に係る半導体デバイスの製造方法によって製造される半導体デバイスを模式的に示す断面図である。図7に示される半導体デバイス100は、MOS型半導体デバイスである。半導体デバイス100は、トランジスタ104a及び104bが表面に形成された基板102を備える。基板102の表面には、トランジスタ104a及び104b間を電気的に絶縁する素子分離領域106が形成されている。トランジスタ104aは、ゲート電極116と、p型ウェル108aと、ゲート電極116とp型ウェル108aとの間に配置されたゲート酸化膜114とを備える。ゲート電極116は、絶縁膜からなる複数のスペーサ118の間に挟まれている。スペーサ118とp型ウェル108aとの間には、n型不純物拡散領域112aが設けられている。n型不純物拡散領域112aと素子分離領域106との間には、高濃度n型不純物拡散領域110aが設けられている。トランジスタ104bは、ゲート電極116と、n型ウェル108bと、ゲート電極116とn型ウェル108bとの間に配置されたゲート酸化膜114とを備える。ゲート電極116は、絶縁膜からなる複数のスペーサ118の間に挟まれている。スペーサ118とn型ウェル108bとの間には、p型不純物拡散領域112bが設けられている。p型不純物拡散領域112bと素子分離領域106との間には、高濃度p型不純物拡散領域110bが設けられている。基板102上には、トランジスタ104a及び104b及び素子分離領域106を覆う絶縁膜120が設けられている。絶縁膜120には、絶縁膜120を貫通するコンタクトホール122が形成されている。コンタクトホール122内には穴埋め電極124が充填されている。穴埋め電極124は、高濃度n型不純物拡散領域110aに電気的に接続されている。絶縁膜120上には、穴埋め電極124に電気的に接続された金属配線層126が形成されている。ゲート酸化膜114及びスペーサ118等の絶縁膜は、本実施形態の膜形成方法を用いて形成されることが好ましい。この場合、絶縁膜の品質を向上できると共にプラズマ処理が基板102に及ぼす影響を低減できる。その結果、半導体デバイス100の特性を向上できる。スペーサ118を形成する場合、基板102の表面にゲート電極116が形成された状態で、本実施形態の膜形成方法を用いて基板102及びゲート電極116を覆うように絶縁膜を形成する。この場合、プラズマ処理がゲート電極116に及ぼす影響も低減できる。特に、ゲート電極の幅が例えば10nm程度と狭くなると、ゲート電極上に吸着された層をプラズマ処理によって酸化する際にゲート電極全体が酸化されてしまうおそれがある。しかしながら、本実施形態の膜形成方法を用いてスペーサ118を形成すればゲート電極116全体が酸化されることを防止できる。以上、本発明の好適な実施形態について詳細に説明したが、本発明は上記実施形態に限定されない。例えば、駆動装置48を基板ホルダ14に固定し、駆動装置48に接続された支持部46の端部を中心にしてXY平面においてヘッド部44を回転させてもよい。ヘッド部44を回転させることによって、ヘッド部44を基板Wに対向する第1位置と基板Wに対向しない第2位置との間を往復させることができる。この場合、ヘッド部44をX方向に移動させる必要がないので、処理チャンバ12の収納部12dが不要になる。