"出力端子と高電位電源端子との間に接続されたハイサイド出力回路と、前記出力端子と低電位電源端子との間に接続されたロウサイド出力回路と、入力端子の信号が第1の論理になることに応じて前記ハイサイド出力回路を駆動するハイサイド駆動回路と、前記入力端子の信号が前記第1の論理を反転した第2の論理になることに応じて前記ロウサイド出力回路を駆動するロウサイド駆動回路と、前記ハイサイド出力回路が前記ハイサイド駆動回路によって駆動を開始されるタイミングよりも、温度検出手段で検出された温度に応じた期間だけ早いタイミングから、前記ハイサイド出力回路を弱反転駆動するハイサイド弱反転駆動回路と、前記ロウサイド出力回路が前記ロウサイド駆動回路によって駆動を開始されるタイミングよりも、前記温度検出手段で検出された温度に応じた期間だけ早いタイミングから、前記ロウサイド出力回路を弱反転駆動するロウサイド弱反転駆動回路と、を備えることを特徴とするD級増幅器。請求項1に記載のD級増幅器において、前記温度検出手段は、前記入力端子の信号を温度に比例した第1の時間だけ遅延させるの遅延回路であり、前記ハイサイド出力回路は、前記入力端子の信号が前記第1の論理になると前記ハイサイド弱反転駆動回路により弱反転駆動され、その後、前記第1の時間が経過すると前記ハイサイド駆動回路により駆動され、前記ロウサイド出力回路は、前記入力端子の信号が前記第2の論理になると前記ロウサイド弱反転駆動回路により弱反転駆動され、その後、前記第1の時間が経過する前記ロウサイド駆動回路により駆動される、ことを特徴とするD級増幅器。請求項1又は2に記載のD級増幅器において、前記ハイサイド出力回路が前記ハイサイド弱反転駆動回路で弱反転駆動を開始されてから前記ハイサイド駆動回路により完全駆動を開始されるまでの前記第1の時間の期間、および前記ロウサイド出力回路が前記ロウサイド弱反転駆動回路で弱反転駆動を開始されてから前記ロウイサイド駆動回路により完全駆動を開始されるまでの前記第1の時間の期間は、前記ハイサイド出力回路および前記ロウサイド出力回路が駆動を停止されるようにしたことを特徴とするD級増幅器。請求項1乃至3のいずれか1つに記載のD級増幅器において、前記ハイサイド弱反転駆動回路は、第1の電流源と、前記入力端子の信号が第1の論理のときに前記ハイサイド出力回路に前記第1の電流源の電流に対応したバイアス電圧を印加するハイサイドスイッチ手段とを備え、前記ロウサイド弱反転駆動回路は、第2の電流源と、前記入力端子の信号が第2の論理のときに前記ロウサイド出力回路に前記第2の電流源の電流に対応したバイアス電圧を印加するロウサイドスイッチ手段とを備える、ことを特徴とするD級増幅器。請求項4に記載のD級増幅器において、前記第1および第2の電流源の電流を、前記入力端子に入力する信号の低域通過信号に応じた電流としたことを特徴とするD級増幅器。請求項1乃至5のいずれか1つに記載のD級増幅器において、前記ハイサイド弱反転駆動回路と前記ロウサイド弱反転駆動回路は、共通のイネーブル信号が無効になると前記弱反転駆動を停止することを特徴とするD級増幅器。請求項1乃至5のいずれか1つに記載のD級増幅器において、前記ハイサイド弱反転駆動回路と前記ロウサイド弱反転駆動回路は、前記共通のイネーブル信号が有効の場合に、ハイサイド用、ロウサイド用の個別のイネーブル信号が無効になると、無効になった個別のイネーブル信号に対応する前記ハイサイド弱反転駆動回路又は前記ロウサイド弱反転駆動回路が動作停止されるようにしたことを特徴とするD級増幅器。D級増幅器の高出力化に伴い、これまで非特許文献1等にあるような図5、図6のD級増幅器の問題の解決策として非特許文献2に等にあるような図7のD級増幅器が提案されきた。そして、図7の回路の高出力化に伴う問題の解決策として、特許文献1,2にあるような弱反転駆動させる技術が提案されてきた。しかし、出力回路のトランジスタのボディダイオードは、温度が高くなると、その閾値電圧が低下して内部抵抗が増し、電荷が抜けにくくなり、逆回復時間が長くなるので、弱反転駆動時間を長くする必要があるが、これらについては、特許文献1,2では全く考慮されていなかった。本発明の目的は、温度が高くなっても、出力回路のトランジスタのボディダイオードに流れる電流を少なくし、その逆回復時間を短縮させたD級増幅器を提供することである。上記目的を達成するために、請求項1にかかる発明のD級増幅器は、出力端子と高電位電源端子との間に接続されたハイサイド出力回路と、前記出力端子と低電位電源端子との間に接続されたロウサイド出力回路と、入力端子の信号が第1の論理になることに応じて前記ハイサイド出力回路を駆動するハイサイド駆動回路と、前記入力端子の信号が前記第1の論理を反転した第2の論理になることに応じて前記ロウサイド出力回路を駆動するロウサイド駆動回路と、前記ハイサイド出力回路が前記ハイサイド駆動回路によって駆動を開始されるタイミングよりも、温度検出手段で検出された温度に応じた期間だけ早いタイミングから、前記ハイサイド出力回路を弱反転駆動するハイサイド弱反転駆動回路と、前記ロウサイド出力回路が前記ロウサイド駆動回路によって駆動を開始されるタイミングよりも、前記温度検出手段で検出された温度に応じた期間だけ早いタイミングから、前記ロウサイド出力回路を弱反転駆動するロウサイド弱反転駆動回路と、を備えることを特徴とする。請求項2にかかる発明は、請求項1に記載のD級増幅器において、前記温度検出手段は、前記入力端子の信号を温度に比例した第1の時間だけ遅延させるの遅延回路であり、前記ハイサイド出力回路は、前記入力端子の信号が前記第1の論理になると前記ハイサイド弱反転駆動回路により弱反転駆動され、その後、前記第1の時間が経過すると前記ハイサイド駆動回路により駆動され、前記ロウサイド出力回路は、前記入力端子の信号が前記第2の論理になると前記ロウサイド弱反転駆動回路により弱反転駆動され、その後、前記第1の時間が経過する前記ロウサイド駆動回路により駆動される、ことを特徴とする。請求項3にかかる発明は、請求項1又は2に記載のD級増幅器において、前記ハイサイド出力回路が前記ハイサイド弱反転駆動回路で弱反転駆動を開始されてから前記ハイサイド駆動回路により完全駆動を開始されるまでの前記第1の時間の期間、および前記ロウサイド出力回路が前記ロウサイド弱反転駆動回路で弱反転駆動を開始されてから前記ロウイサイド駆動回路により完全駆動を開始されるまでの前記第1の時間の期間は、前記ハイサイド出力回路および前記ロウサイド出力回路が駆動を停止されるようにしたことを特徴とする。請求項4にかかる発明は、請求項1乃至3のいずれか1つに記載のD級増幅器において、前記ハイサイド弱反転駆動回路は、第1の電流源と、前記入力端子の信号が第1の論理のときに前記ハイサイド出力回路に前記第1の電流源の電流に対応したバイアス電圧を印加するハイサイドスイッチ手段とを備え、前記ロウサイド弱反転駆動回路は、第2の電流源と、前記入力端子の信号が第2の論理のときに前記ロウサイド出力回路に前記第2の電流源の電流に対応したバイアス電圧を印加するロウサイドスイッチ手段とを備える、ことを特徴とする。請求項5にかかる発明は、請求項4に記載のD級増幅器において、前記第1および第2の電流源の電流を、前記入力端子に入力する信号の低域通過信号に応じた電流としたことを特徴とする。請求項6にかかる発明は、請求項1乃至5のいずれか1つに記載のD級増幅器において、前記ハイサイド弱反転駆動回路と前記ロウサイド弱反転駆動回路は、共通のイネーブル信号が無効になると前記弱反転駆動を停止することを特徴とする。請求項7にかかる発明は、請求項1乃至5のいずれか1つに記載のD級増幅器において、前記ハイサイド弱反転駆動回路と前記ロウサイド弱反転駆動回路は、前記共通のイネーブル信号が有効の場合に、ハイサイド用、ロウサイド用の個別のイネーブル信号が無効になると、無効になった個別のイネーブル信号に対応する前記ハイサイド弱反転駆動回路又は前記ロウサイド弱反転駆動回路が動作停止されるようにしたことを特徴とする。本発明によれば、温度が高いほど出力回路のトランジスタが弱反転駆動される時間が長くなるので、出力信号の反転時に、インダクタンス性負荷から反対側の出力回路のトランジスタのボディダイオードに流れる回生電流をその弱反転駆動される出力回路に分流することができ、前記反対側の出力回路のトランジスタのボディダイオードの逆回復時間を短縮することができる。よって、外付けダイオードが不要となることはもとより、良好な電力変換効率を実現でき、電源電圧の急激な変動を抑制して出力電圧の歪みや不要輻射を低減でき、オーディオに適用した場合には低高調歪率を実現可能となる。<第1の実施例>図1に本発明の第1の実施例のD級増幅器を示す。入力端子INにはインバータINV1が接続され、このインバータINV1の出力ノードN1にインバータINV2,INV3で構成され、温度が高いほど遅延時間T1が長くなる遅延回路DL1が接続されている。10AはノードN1に接続されたハイサイドバイアス電圧生成回路であり、インバータINV4~INV6で構成されている。20Aはハイサイドデッドタイム生成回路であり、ノア回路NOR1とインバータINV7,INV8で構成されている。30Aはハイサイド駆動回路であり、PMOSトランジスタMP1とNMOSトランジスタMN1,MN2のカスケード接続回路で構成され、バイアス電圧生成回路10Aの出力ノードN3とデッドタイム生成回路20Aの出力ノードN4に接続されてる。40Aはハイサイド弱反転駆動回路であり、PMOSトランジスタMP2~MP4、NMOSトランジスタMN3、および電流源I1で構成され、バイアス電圧生成回路10Aの出力ノードN3の電圧によって、駆動回路30Aの出力ノードN5の電圧を制御するようになっている。トランジスタMN3は請求項に記載のハイサイドスイッチ手段を構成する。50AはそのノードN5の電圧によって導通/遮断が制御されるPMOSトランジスタMP8からなるハイサイド出力回路である。D1はトランジスタMP8のボディダイオードである。10BはノードN1に接続されたロウサイドバイアス電圧生成回路であり、インバータINV11~INV13で構成されている。20Bはロウサイドデッドタイム生成回路であり、ナンド回路NAND1とインバータINV9,INV10で構成されている。30Bはロウサイド駆動回路であり、PMOSトランジスタMP5,MP6とNMOSトランジスタMN4のカスケード接続回路で構成され、バイアス電圧生成回路10Bの出力ノードN6とデッドタイム生成回路20Bの出力ノードN7に接続されてる。40Bはロウサイド弱反転駆動回路であり、PMOSトランジスタMP7、NMOSトランジスタMN5~MN7、および電流源I2で構成され、バイアス電圧生成回路10Bの出力ノードN6の電圧によって、駆動回路30Bの出力ノードN8の電圧を制御するようになっている。トランジスタMP7は請求項に記載のロウサイドスイッチ手段を構成する。50BはそのノードN8の電圧によって導通/遮断が制御されるNMOSトランジスタMN8からなるロウサイド出力回路である。D2はトランジスタMN8のボディダイオードである。そして、デッドタイム生成回路20Aには、遅延回路DL1の出力ノードN2の電圧と駆動回路30Bの出力ノードN8の電圧が入力し、両電圧がLレベルのときノードN4をHレベルにして、駆動回路30Aを介して、出力回路50Aを駆動する。また、デッドタイム生成回路20Bには、遅延回路DL1の出力ノードN2の電圧と駆動回路30Aの出力ノードN5の電圧が入力し、両電圧がHレベルのときノードN7をLレベルにして、駆動回路30Bを介して、出力回路50Bを駆動する。さて、いま、図2の時刻t1では、入力端子INがHレベルになっていて、出力回路50Aが完全な導通状態にあり、出力回路50Bが完全な遮断状態にあり、出力端子OUTは高電位VHになっており、出力回路50A,50Bの間には電流は流れていない。時刻t2において、入力端子INがHレベルからLレベルに遷移すると、ノードN1がHレベルになり、ノードN3,N6がLレベルになる。このため、ノードN5がHレベルになり、駆動回路30AのトランジスタMP8は遮断する。また、弱反転駆動回路40BのトランジスタMP7が導通して、ノードN8に電流源I2を流し、そのノードN8を若干持ち上げる。よって、出力回路50BのトランジスタMN8が弱反転駆動され若干導通する。このときの導通抵抗は比較的大きい例えば8Ω。このようにして、出力回路50Aが遮断するときに、次回、導通すべき出力回路50Bが弱反転駆動される。そして、時間T1が経過して時刻t3に至ると、遅延回路DL1の出力ノードN2がHレベルに変化し、これによってノードN7がLレベルに変化し、ノードN8がHレベルに持ち上げられ、出力回路50BのトランジスタMN8が弱導通状態から完全導通される。また、ノードN4がLレベルに変化し、トランジスタMN2が遮断する。このように、弱反転駆動期間T1はデッドタイムの期間と一致している。D級増幅器は、インダクタンス性の負荷を接続したときは、負荷電流の増加とともに、また温度が高くなるほどに、出力の反転時の回生電流が増大する。そして、回生電流の増大はボディダイオードの逆回復時間を長くする。この逆回復時間は、出力回路50A,50Bのスイッチング時間を長くさせ、効率においても波形歪みにおいても問題となる。この点につき、本実施例では、出力回路50Bが、上記のように弱反転駆動により若干導通してから時間T1の経過後に本来の完全導通状態になるが、弱反転駆動の時間T1は温度が高くなるほど長くなるので、温度上昇とともに大きくなるインダクタンス性の負荷に流れる回生電流を、出力回路50Bに分流して放電させることができ、このため出力回路50AのトランジスタMP8のボディダイオードD1の逆回復時間を短くすることができる。回生電流が多いほど蓄積電荷の放電に要する時間が長くなるが、これに対応することができる。次に、図2の時刻t4に至ると、入力端子INがHレベルになり、ノードN1がLレベルになり、ノードN3,N6がHレベルになる。このため、ノードN8がLレベルになり、駆動回路30BトランジスタMN8は遮断する。また、弱反転駆動回路40AのトランジスタMN3が導通して、ノードN5から電源VLに向けて電流源I1を流し、そのノードN5を若干持ち下げる。このため、出力回路50AのトランジスタMP8が逆反転駆動され若干導通する。また、駆動回路30AのトランジスタMN1が導通する。そして、時間T1が経過して時刻t5に至ると、遅延回路DL1の出力ノードN2がLレベルに変化し、これによってノードN4がHレベルになるので、トランジスタMN2が導通して、ノードN5がLレベルになり、トランジスタMP8が完全導通する。この場合も、前記と同様に、出力回路50BのトランジスタMN8が遮断するとともに、出力回路50AのトランジスタMP8が弱反転駆動により若干導通してから、時間T1の経過後、そのトランジスタMP8がに本来の完全導通状態になる。弱反転駆動の時間T1は温度が高くなるほど長くなるので、温度とともに大きくなる出力回路50Bに流れる回生電流を出力回路50Aに分流して放電させることができ、出力回路50BのトランジスタMN8のボディダイオードD2の逆回復時間を短くすることができる。<第2の実施例>図3に第2の実施例のD級増幅器の回路を示す。図1で説明した第1の実施例では、入力端子INの信号の論理が反転した後の時間T1の間は、弱反転駆動回路40A,40Bが動作するため、若干電流が流れる。そこで本実施例では、共通ネーブル端子ENを設けて、共通イネーブル端子ENがHレベルのときは、オア回路OR1、アンド回路AND1がゲートを開いてインバータINV1の出力信号を通過させ、且つNMOSトランジスタMN9、PMOSトランジスタMP9が導通することで、弱反転駆動回路40A,40Bが動作するが、イネーブル端子ENがLレベルのときは、アンド回路AND1、オア回路OR1がゲートを閉じ、且つトNMOSトランジスタMN9、PMOSトランジスタMP9が遮断することで、弱反転駆動回路40A,40Bが動作しないようにしたものである。これにより、待機時に共通イネーブル端子ENがLレベルにセットされるようにしておけば、入力端子INの信号の反転に拘わらず弱反転駆動回路40A,40Bが動作することはなく、携帯機器等のバッテリー寿命を長くすることができる。また、ICの出荷時のテストにおいて、弱反転駆動回路40A,40Bのジャンクションリーク等の不良品の選別を効果的に行うことができる。<第3の実施例>図4に第3の実施例のD級増幅器の回路を示す。本実施例では、共通イネーブル端子ENの他に、個別イネーブル端子EN_H,EH_Lを設けて、共通イネーブル端子ENがHレベルのときに動作可能する弱反転駆動回路40A,40Bを、個別イネーブル端子EN_H,EH_LをLレベルにすることによって、それぞれ独立して停止できるようにしたものである。これによって、出力回路50A,50Bの緊急停止時等に、CPUから弱反転駆動回路40A,40Bを個別的直接的に制御できる。<その他の実施例>なお、弱反転駆動回路40A,40Bの電流源I1,I2の電流としては、入力端子INに入力する信号の低域通過信号つまり本D級増幅器によって最終的に得ようとしているアナログ信号の成分から生成した電流を用いることができる。これによれば、電流源I1,I2の電流を必要最小限に抑え、弱反転駆動時に流れる電流を、動的に必要最小限に抑えることができる。"