MOSFETとして機能する第1領域と、前記第1領域に隣接する第2領域とを備え、前記第1領域は、前記MOSFETのドレイン電極と、前記ドレイン電極と電気的に接続されると共に第1の不純物濃度を有する第1導電型の半導体基板と、前記半導体基板上に形成され前記第1の不純物濃度よりも小さい第2の不純物濃度を有する第1導電型の第1半導体層と、前記第1半導体層の上面側から前記第1半導体層内に延びる複数の第1トレンチと、前記第1半導体層の表面に形成され前記第1トレンチに隣接する第2導電型の第2半導体層と、前記第2半導体層の表面に形成され前記第1トレンチに隣接する第1導電型の第3半導体層と、前記第1トレンチの内壁に沿って形成された第1絶縁層と、前記第1絶縁層中に設けられて前記第1絶縁層を介して前記第2半導体層に対向し、前記MOSFETのゲート電極として機能するゲート電極層と、前記第1絶縁層を介して前記第1トレンチを埋めるように形成されたトレンチソース電極層と、前記第3半導体層に接し且つ前記トレンチソース電極層に電気的に接続された前記MOSFETのソース電極とを備え、前記第2領域は、前記第1半導体層と、前記第1半導体層の上面側から前記第1半導体層内に延びる複数の第2トレンチと、前記第2トレンチの内壁に沿って形成された第2絶縁層と、前記第2絶縁層を介して前記第2トレンチを埋めるように形成され且つフローティングとされたフローティング電極層とを備えることを特徴とする半導体装置。前記フローティング電極層は、前記第2絶縁層を介して前記第1半導体層上に設けられ前記第1半導体層の上面と平行な方向に延びる平坦部を備えることを特徴とする請求項1記載の半導体装置。隣接する前記第2トレンチの間の間隔は、各々異なることを特徴とする請求項1又は請求項2記載の半導体装置。前記第1領域から遠く離れて位置する前記第2トレンチほど、隣接する前記第2トレンチの間の間隔は広いことを特徴とする請求項1又は請求項2記載の半導体装置。複数の前記第2トレンチの底部に位置する前記第1半導体層上に位置する第2導電型の拡散層を更に備えることを特徴とする請求項1乃至請求項4のいずれか1項記載の半導体装置。前記第1領域から遠く離れて位置する前記第2トレンチほど、前記第2トレンチの深さは浅いことを特徴とする請求項1乃至請求項5のいずれか1項記載の半導体装置。前記第1領域から遠く離れて位置する前記第2トレンチほど、前記第2トレンチの幅は狭いことを特徴とする請求項1乃至請求項6のいずれか1項記載の半導体装置。本発明は、耐圧を向上させ、オン抵抗を下げることが可能な半導体装置を提供する。一態様に係る半導体装置は、MOSFETとして機能する第1領域、及び第1領域に隣接する第2領域を有する。第1領域は、MOSFETのドレイン電極、半導体基板、第1導電型の第1半導体層、複数の第1トレンチ、第2導電型の第2半導体層、第1導電型の第3半導体層、第1絶縁層、ゲート電極層、トレンチソース電極層、及びMOSFETのソース電極を有する。半導体基板は、ドレイン電極と電気的に接続されると共に第1の不純物濃度を有する。第1半導体層は、半導体基板上に形成され第1の不純物濃度よりも小さい第2の不純物濃度を有する。複数の第1トレンチは、第1半導体層の上面側から第1半導体層内に延びる。第2半導体層は、第1半導体層の表面に形成され第1トレンチに隣接する。第3半導体層は、第2半導体層の表面に形成され第1トレンチに隣接する。第1絶縁層は、第1トレンチの内壁に沿って形成される。ゲート電極層は、第1絶縁層中に設けられて第1絶縁層を介して第2半導体層に対向し、MOSFETのゲート電極として機能する。トレンチソース電極層は、第1絶縁層を介して第1トレンチを埋めるように形成される。ソース電極は、第3半導体層に接し且つトレンチソース電極層に電気的に接続される。第2領域は、第1半導体層、複数の第2トレンチ、第2絶縁層、及びフローティング電極層を有する。複数の第2トレンチは、第1半導体層の上面側から第1半導体層内に延びる。第2絶縁層は、第2トレンチの内壁に沿って形成される。フローティング電極層は、第2絶縁層を介して第2トレンチを埋めるように形成され且つフローティングとされる。以下、図面を参照して、実施の形態に係る半導体装置について説明する。[第1の実施の形態]図1を参照して、第1の実施の形態に係る半導体装置を説明する。図1に示すように、第1の実施の形態に係る半導体装置は、MOSFETとして機能する素子領域AR1、及びその素子領域AR1に隣接する終端領域AR2を有する。先ず、素子領域AR1について説明する。図1に示すように、素子領域AR1は、ドレイン電極11、n型半導体基板12、n-型エピタキシャル層13、及びトレンチ141~3を有する。なお、図1においては、3つのトレンチ141~3を一例として示しているが、その数は3つに限定されるものではない。n型半導体基板12は、ドレイン電極11上に設けられ、ドレイン電極11と電気的に接続される。n型半導体基板12は、例えば、1×1019~1×1021cm-3程度の不純物濃度を有する。n-型エピタキシャル層13は、n型半導体基板12上に形成される。n-型エピタキシャル層13は、n型半導体基板12よりも小さい、例えば、1×1013~1×1016cm-3程度の不純物濃度を有する。トレンチ141~3は、各々n-型エピタキシャル層13の上面側から底面側に延びる。また、図1に示すように、素子領域AR1は、p型ベース層15、n型ソース層16、及びp型コンタクト層17を有する。p型ベース層15は、トレンチ141~3に隣接し、n-型エピタキシャル層13上に形成される。p型ベース層15は、例えば、1×1013~1×1016cm-3程度の不純物濃度を有する。p型ベース層15は、MOSFETのチャネルとして機能する。n型ソース層16は、トレンチ141、2に隣接し、p型ベース層15上に形成される。ただし、最も終端領域AR2に近いp型ベース層15F上には、n型ソース層16は形成されない。n型ソース層16は、例えば、1×1019~1×1021cm-3程度の不純物濃度を有する。p型コンタクト層17は、p型ベース層15上に形成される。p型コンタクト層17は、トレンチ141、2間においてn型ソース層16に隣接する。p型コンタクト層17は、p型ベース層15よりも大きい、例えば、1×1019~1×1021cm-3程度の不純物濃度を有する。また、図1に示すように、素子領域AR1は、絶縁層18、ゲート電極層19、トレンチソース電極層20、及びソース電極21を有する。絶縁層18は、例えば、酸化シリコンSiO2を材料として、各トレンチ141~3の内壁に沿って形成される。ゲート電極層19は、絶縁層18中に設けられ、絶縁層18を介してp型ベース層15の側面に接する。ただし、終端領域AR2に最も近いトレンチ143内の終端領域AR2側に、ゲート電極層19は設けられない。ゲート電極層19は、MOSFETのゲートとして機能する。ゲート電極層19は、例えば、ポリシリコンにて構成されている。トレンチソース電極層20は、絶縁層18を介して各トレンチ141~3を埋めるように形成される。トレンチソース電極層20の上面は、絶縁層18により覆われている。トレンチソース電極層20は、例えば、ポリシリコンにて構成されている。ソース電極21は、n型ソース層16の上面及びp型コンタクト層17の上面に接する。ソース電極21は、トレンチソース電極層20に電気的に接続される図示略。すなわち、トレンチソース電極層20は、ソース電極21と同電位とされる。これにより、電界集中が緩和されて素子領域AR1の耐圧は向上する。次に、終端領域AR2について説明する。図1に示すように、終端領域AR2は、素子領域AR1から延びるドレイン電極11、n型半導体基板12、及びn-型エピタキシャル層13を有する。さらに、終端領域AR2は、トレンチ311~3、絶縁層32、及びフローティング電極層33を有する。なお、図1において、3つのトレンチ311~3を一例として示しているが、その数は3つに限定されるものではない。トレンチ311~3は、n-型エピタキシャル層13の上面側から底面側に延びる。絶縁層32は、例えば、酸化シリコンSiO2を材料として、各トレンチ311~3の内壁に沿って形成される。絶縁層32は、トレンチ143内の絶縁層18と連続的に形成される。フローティング電極層33は、絶縁層32を介して各トレンチ311~3を埋めるように形成される。フローティング電極層33は、他の電極には接続されず、フローティング状態に維持される。フローティング電極層33は、例えば、ポリシリコンにて構成される。なお、フローティング電極層33の上部には、ソース電極21は設けられない。次に、図2に示す比較例と第1の実施の形態とを比較する。図2に示すように、比較例は、第1の実施の形態と異なり、終端領域AR2にトレンチ311~3、絶縁層32、及びフローティング電極層33を有さない。ここで、MOSFETのオン抵抗は、主にチャネル抵抗p型ベース層15の抵抗とドリフト抵抗n-型エピタキシャル層13の抵抗に依存する。よって、MOSFETのオン抵抗ドリフト抵抗を低減させるためには、n-型エピタキシャル層13の不純物濃度を上げる必要がある。比較例において、等電位線はトレンチ143付近で高い曲率を持つため、トレンチ143付近で電界が集中する。よって、比較例においては、終端領域AR2の耐圧を保つため、n-型エピタキシャル層13の不純物濃度を上げることはできず、オン抵抗を下げることはできない。これに対し、第1の実施の形態において、フローティング電極層33の底面及び側面から空乏層が延び、終端領域AR2において空乏層は、比較例よりも基板11と平行な方向に延び易くなる。すなわち、トレンチ143付近における等電位線の曲率は比較例よりも小さくなる。よって、第1の実施の形態は、比較例よりも終端領域AR2の電界集中を緩和する構造を持ち、比較例よりも高い耐圧を有する。したがって、第1の実施の形態は、n-型エピタキシャル層13の不純物濃度を上げることができ、オン抵抗を下げることができる。[第2の実施の形態]次に、図3を参照して、第2の実施の形態について説明する。図3に示すように、第2の実施の形態は、終端領域AR2の構成のみが第1の実施の形態と異なる。よって、図3に示す第2の実施の形態において、素子領域AR1については第1の実施の形態と同一の符号を付し、その説明を省略する。第2の実施の形態において、フローティング電極層33aは、図3に示す断面でL字状の形状をもつ。すなわち、フローティング電極層33aは、埋め込み部331、及び平坦部332を有する。埋め込み部331は、第1の実施の形態と同様に、絶縁層32を介して各トレンチ311~3を埋める。平坦部332は、埋め込み部331の上端に接する。平坦部332は、絶縁層32を介してn-型エピタキシャル層13上に設けられ、n-型エピタキシャル層13の上面と平行な方向に平坦に延びる。具体的に、平坦部332は、素子領域AR1から離れる方向に延びる。このフローティング電極層33a平坦部332により、第2の実施の形態は、終端領域AR2においてn-型エピタキシャル層13の表面近傍の電界集中を第1の実施の形態よりも緩和する。よって、第2の実施の形態は、第1の実施の形態よりも終端領域AR2の耐圧を向上させ、オン抵抗を下げることができる。[第3の実施の形態]次に、図4を参照して、第3の実施の形態について説明する。図4に示すように、第3の実施の形態は、終端領域AR2の構成のみが第1の実施の形態と異なる。よって、図4に示す第3の実施の形態において、素子領域AR1については第1の実施の形態と同一の符号を付し、その説明を省略する。図4に示すように、第3の実施の形態において、隣接するトレンチ311とトレンチ143の間の間隔L1、隣接するトレンチ311~3の間の間隔L2、L3は各々異なる。素子領域AR1から遠く離れて位置するトレンチ311~3ほど、それらとトレンチ143、311、312との間の間隔L1~L3は広い。具体的に、最も素子領域AR1に近いトレンチ311とトレンチ143とは間隔L1をもって形成される。2番目に素子領域AR1に近いトレンチ312とトレンチ311とは間隔L1より広い間隔L2をもって形成される。3番目に素子領域AR1に近いトレンチ313とトレンチ312とは間隔L2より広い間隔L3をもって形成される。これら間隔L1~L3により、各トレンチ311~3近傍の電界集中のバランスが第1の実施の形態よりも改善される。よって、第3の実施の形態は、第1の実施の形態よりも終端領域AR2の耐圧を向上させ、オン抵抗を下げることができる。[第4の実施の形態]次に、図5を参照して、第4の実施の形態について説明する。図5に示すように、第4の実施の形態は、トレンチ143の底部、及び終端領域AR2の構成が第1の実施の形態と異なる。よって、図5に示す第4の実施の形態において、トレンチ143の底部を除いて、素子領域AR1については第1の実施の形態と同一の符号を付し、その説明を省略する。図5に示すように、第4の実施の形態は、第1の実施の形態に係る構成に加えて、更に複数のp-型拡散層34を有する。複数のp-型拡散層34は、各々、トレンチ143、311~3の底部に位置するn-型エピタキシャル層13上に設けられる。p-型拡散層34は、例えば、1×1015~1×1019cm-3程度の不純物濃度を有する。このp-型拡散層34により、トレンチ143、311~3の底部近傍の電界集中が第1の実施の形態よりも緩和される。よって、第4の実施の形態は、第1の実施の形態よりも終端領域AR2の耐圧を向上させ、オン抵抗を下げることができる。[第5の実施の形態]次に、図6を参照して、第5の実施の形態について説明する。図6に示すように、第5の実施の形態は、終端領域AR2の構成のみが第1の実施の形態と異なる。よって、図6に示す第5の実施の形態において、素子領域AR1については第1の実施の形態と同一の符号を付し、その説明を省略する。図6に示すように、第5の実施の形態において、トレンチ143の深さD1、311~3の深さD2~D4は、各々異なる。素子領域AR1から遠く離れて位置するトレンチ311~3ほど、その深さD2~D4は浅い。具体的に、トレンチ311の深さD2は、トレンチ141~3の深さD1よりも浅い。トレンチ312の深さD3は、トレンチ311の深さD2よりも浅い。トレンチ313の深さD4は、トレンチ312の深さD3よりも浅い。これら深さD2~D4により、終端領域AR2の静電ポテンシャルの曲率が第1の実施の形態よりも緩やかになる。よって、第5の実施の形態は、第1の実施の形態よりも終端領域AR2の耐圧を向上させ、オン抵抗を下げることができる。[第6の実施の形態]次に、図7を参照して、第6の実施の形態について説明する。図7に示すように、第6の実施の形態は、終端領域AR2の構成のみが第1の実施の形態と異なる。よって、図7に示す第6の実施の形態において、素子領域AR1については第1の実施の形態と同一の符号を付し、その説明を省略する。図7に示すように、第6の実施の形態は、第3及び第5の実施の形態の特徴を有する。すなわち、第3の実施の形態と同様に、素子領域AR1から遠く離れて位置するトレンチ311~3ほど、それらとトレンチ143、311、312との間の間隔L1~L3は広い。また、第5の実施の形態と同様に、素子領域AR1から遠く離れて位置するトレンチ311~3ほど、その深さD2~D4は浅い。これにより、第6の実施の形態は、第3及び第5の実施の形態と同様の効果を奏する。[第7の実施の形態]次に、図8を参照して、第7の実施の形態について説明する。図8に示すように、第7の実施の形態は、終端領域AR2の構成のみが第1の実施の形態と異なる。よって、図8に示す第7の実施の形態において、素子領域AR1については第1の実施の形態と同一の符号を付し、その説明を省略する。図8に示すように、第7の実施の形態は、第5の実施の形態の特徴を有する。すなわち、第5の実施の形態と同様に、素子領域AR1から遠く離れて位置するトレンチ311~3ほど、その深さD2~D4は浅い。更に、第7の実施の形態において、トレンチ141~3の幅W1、トレンチ311~3の幅W2~W4は、各々異なる。素子領域AR1から遠く離れて位置するトレンチ311~3ほど、その幅W2~W4は狭い。具体的に、トレンチ311の幅W2は、トレンチ141~3の幅W1よりも狭い。トレンチ312の幅W3は、トレンチ311の幅W2よりも狭い。トレンチ313の幅W4は、トレンチ312の幅W3よりも狭い。ここで、同一のエッチング条件でトレンチを形成する場合、幅が広いトレンチほどその深さは深く、幅が狭いトレンチほどその深さは浅い。よって、上記の深さD2~D4及び幅W2~W4により、第7の実施の形態は、同一のエッチング条件でトレンチ141~3、311~3を一度に形成することができ、製造工程を削減することができる。[第8の実施の形態]次に、図9を参照して、第8の実施の形態について説明する。図9に示すように、第8の実施の形態は、トレンチ143の底部、及び終端領域AR2の構成のみが第1の実施の形態と異なる。よって、図9に示す第8の実施の形態において、トレンチ143の底部を除いて、素子領域AR1については第1の実施の形態と同一の符号を付し、その説明を省略する。図9に示すように、第8の実施の形態は、第4及び第5の実施の形態の特徴を有する。すなわち、第4の実施の形態と同様に、トレンチ143、311~3の底部に位置するn-型エピタキシャル層13上にp-型拡散層34が設けられる。また、第5の実施の形態と同様に、素子領域AR1から遠く離れて位置するトレンチ311~3ほど、その深さD2~D4は浅い。これにより、第8の実施の形態は、第4及び第5の実施の形態と同様の効果を奏する。[その他]本発明のいくつかの実施の形態を説明したが、これらの実施の形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施の形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施の形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。