"複数の磁性体層を積層してなる多層絶縁基板に、コイル形成磁性体層部を挟んで、上下に第1磁性体層部と第2磁性体層部を設け、前記多層絶縁基板の上主面には半導体集積回路部品を実装するための複数の実装導体が形成され、下主面には外部回路との接続のための複数の端子導体が形成されたインダクタ内蔵部品であって、前記コイル形成磁性体層部には、異なる磁性体層に配置されたコイル導体が積層され、ビアホールを介して接続し上下方向に周回する積層コイルを形成し、入力用の端子導体は、多層絶縁基板の厚み方向に連続し上下主面に至るビアホールで構成された第1接続導体を介して入力用の実装導体と接続し、出力用の端子導体は前記積層コイルの一端とビアホールを介して接続し、前記積層コイルの他端は出力用の実装電極と接続され、第1磁性体層部の厚みを他方の第2磁性体層部の厚みよりも厚くしたことを特徴とするインダクタ内蔵部品。前記出力用の端子導体は、他の第1接続導体を介して、多層絶縁基板の上主面に形成された出力コンデンサ搭載用の導体パターンと接続することを特徴とする請求項1に記載のインダクタ内蔵部品。前記入力用の端子導体は、前記第1接続導体を介して、多層絶縁基板の上主面に形成された入力コンデンサ搭載用の導体パターンと接続することを特徴とする請求項1又は2に記載のインダクタ内蔵部品。前記積層コイルの他端は、さらに前記他の第1接続導体を介して他の実装導体と接続することを特徴とする請求項3に記載のインダクタ内蔵部品。前記多層絶縁基板の下主面には接地用導体が広く形成されており、前記接地用導体は、他の第1接続導体を介して接地用の実装導体と接続することを特徴とする請求項1乃至4のいずれかに記載のインダクタ内蔵部品。請求項1乃至5のいずれかに記載のインダクタ内蔵部品と、半導体集積回路部品を備えたDC-DCコンバータであって、前記インダクタ内蔵部品の実装導体に前記半導体集積回路部品を実装したことを特徴とするDC-DCコンバータ。請求項2又は3に記載のインダクタ内蔵部品と、半導体集積回路部品と、コンデンサを備えたDC-DCコンバータであって、前記インダクタ内蔵部品の実装導体に前記半導体集積回路部品を実装し、前記インダクタ内蔵部品の出力コンデンサ搭載用の導体パターンに出力コンデンサを搭載したことを特徴とするDC-DCコンバータ。前記インダクタ内蔵部品入力コンデンサ搭載用の導体パターンに入力コンデンサを搭載したことを特徴とする請求項7に記載のDC-DCコンバータ。前記各種電子機器の小型軽量化の要望は常に有り、内蔵されるDC-DCコンバータを小型に構成する要求も強い。前記インダクタのインダクタンス値は、少なくとも数μH程度のインダクタンス値が必要である。この様なインダクタは、半導体集積回路と比べると体積が非常に大きいために、DC-DCコンバータの小型化を図る上で最大の制約となっているのが実際である。そこで、半導体集積回路と重なるようにインダクタを載置して実装することで、小型化を図っている。しかしながら引用文献1のように、半導体集積回路ICとインダクタを近接して配置する場合には、インダクタからの漏洩磁束を考慮しなければならない。例えば電気絶縁層とコイルパターンが交互に積層され、各コイルパターンの端部が順次接続されて多層絶縁基板中に積層方向に重畳した周回コイルが形成され、その端部が外部電極に接続された積層インダクタの場合の漏洩磁束は以下のように作用する。図7は、インダクタの漏洩磁束を説明するための図である。上述の積層インダクタでは、インダクタ部で発生した磁束は、専ら周回コイルの上下に形成されたコイルパターンを有さない磁性体からなる絶縁層ダミー絶縁層を通過し、コイルの周囲を通過するが、その一部が外部にも漏れてしまう場合がある。漏れ磁束は、インダクタの周囲に配置される電子部品、例えば前記半導体集積回路に対してノイズとして作用する。そこで本発明は、半導体集積回路ICやインダクタを複合一体化したDC-DCコンバータに用いられるインダクタにおいて漏れ磁束を低減し、インダクタを半導体集積回路ICと近接配置しても、優れた性能を発揮できるインダクタと、これを用いたDC-DCコンバータを提供することを目的とする。第1の発明は、複数の磁性体層を積層してなる多層絶縁基板に、コイル形成磁性体層部を挟んで、上下に第1磁性体層部と第2磁性体層部を設け、前記多層絶縁基板の上主面には半導体集積回路部品を実装するための複数の実装導体が形成され、下主面には外部回路との接続のための複数の端子導体が形成されたインダクタ内蔵部品であって、前記コイル形成磁性体層部には、異なる磁性体層に配置されたコイル導体が積層され、ビアホールを介して接続し上下方向に周回する積層コイルを形成し、入力用の端子導体は、多層絶縁基板の厚み方向に連続し上下主面に至るビアホールで構成された第1接続導体を介して入力用の実装導体と接続し、出力用の端子導体は前記積層コイルの一端とビアホールを介して接続し、前記積層コイルの他端は出力用の実装電極と接続され、第1磁性体層部の厚みを他方の第2磁性体層部の厚みよりも厚くしたことを特徴とするインダクタ内蔵部品である。本発明においては、前記出力用の端子導体は、他の第1接続導体を介して、多層絶縁基板の上主面に形成された出力コンデンサ搭載用の導体パターンと接続するのが好ましい。また、前記入力用の端子導体は、前記第1接続導体を介して、多層絶縁基板の上主面に形成された入力コンデンサ搭載用の導体パターンと接続するのも好ましい。前記積層コイルの他端は、さらに前記他の第1接続導体を介して他の実装導体と接続するのが好ましい。前記多層絶縁基板の下主面に接地用導体を広く形成し、前記接地用導体を、他の第1接続導体を介して接地用の実装導体と接続するのが好ましい。第2の発明は、第1の発明のインダクタ内蔵部品と、半導体集積回路部品を備えたDC-DCコンバータであって、前記インダクタ内蔵部品の実装導体に前記半導体集積回路部品を実装したことを特徴とするDC-DCコンバータである。また、第1の発明のインダクタ内蔵部品と半導体集積回路部品と、コンデンサを備えたDC-DCコンバータであって、前記インダクタ内蔵部品の実装導体に前記半導体集積回路部品を実装し、前記インダクタ内蔵部品の出力コンデンサ搭載用の導体パターンに出力コンデンサを搭載したことを特徴とするDC-DCコンバータでもある。更に、前記インダクタ内蔵部品入力コンデンサ搭載用の導体パターンに入力コンデンサを搭載するがの好ましい。本発明によれば、インダクタ内蔵部品からの漏洩磁束を低減できるとともに、半導体集積回路ICやインダクタを複合一体化したDC-DCコンバータにおいて、高性能で、かつ小型低背のDC-DCコンバータを提供することが出来る。本発明に係るインダクタ内蔵部品は、相対向する上主面及び下主面と、上下主面間を連結する側面を備え、前記インダクタは、前記インダクタ内蔵部品内の異なる磁性体層に配置されるコイル導体を積層し、ビアホールを介して接続して上下方向に周回する積層コイルであって、前記インダクタ内蔵部品は、コイル形成磁性体層部と、その上下に位置する上磁性体層部と下磁性体層部を備え、前記積層コイルによって生じる磁束の方向に位置する磁性体層部の厚みを、他方の磁性体層部の厚みよりも厚くし、もって主面からの漏洩磁束を低減している。図1はインダクタ内蔵部品の外観斜視図であり、図2はインダクタ内蔵部品の内部構造を示す断面図である。インダクタ内蔵部品10は、コイル導体15と絶縁層を積層してなり、相対向する上主面及び下主面と、その主面間を連結する側面を備え、その上主面には、方向指示マークが形成され、長手方向の相対向する側面に端子電極5a、5bを備える。前記絶縁層は磁性を備えるものであり、ソフトフェライトや、磁性体材料を樹脂に分散してなる磁性樹脂材料等から構成される。絶縁層としてソフトフェライトを用いる場合では、比抵抗率が1×103Ωcm以上のNiCu系、NiZn系、NiCuZn系のスピネルフェライトや、高周波特性に優れる六方晶フェライトを選択するのが好ましい。ソフトフェライトをドクターブレード法、カレンダロール法などの周知のシート化方法によりグリーンシート化し、Ag,Cuやそれらを含む合金を備えた導体ペーストで導体パターンを、前記グリーンシート上に印刷、あるいは塗布などの方法で形成し、これを複数積層して積層体とし、使用する導体ペーストに応じて1100°C以下の温度で焼結する、所謂周知のLTCCLow-TemperatureCo-firedCeramics工法を適用することが出来る。磁性樹脂材料を用いる場合には、磁性樹脂材料を公知の方法でシート状に形成し、所定の位置にビアホールを形成し、シート表面にめっき法等により、Cu等の薄板状金属箔を形成する。その上に感光性レジスト膜を塗布した後、所定の形状にパターニング露光を行なって、コイル導体パターンを形成する箇所及びビアホール以外の部分のレジスト膜を除去し、ケミカルエッチングにより導電性部材を除去することにより、コイル導体パターンを形成する。これを複数積層して加圧熱圧着する工法が用いられる。前記コイル導体はビアホール図示せずを介して接続され、積層方向に周回する積層コイルインダクタを構成する。インダクタ内蔵部品10は、複数の絶縁層を備え、その内の一部の絶縁層には、コイル導体が形成されている。そして、その上下に配された絶縁層とともに積層し、各コイル導体の端部を順次ビアホールを介して接続される。他のコイル導体と接続されない端部は、長手方向の相対向する側面に延出し、端子電極5a、5bと接続する。なお、本発明で規定するコイル形成磁性体部は、図2で示すコイル導体が形成された領域Cである。また、上磁性体層部は、領域Cの上部に位置する領域Aであり、下磁性体層部は領域Cの上部に位置する領域Bである。前記上磁性体層部領域Aは、前記積層コイルによって生じる磁束の方向に位置し、その厚みt1は、前記下磁性体層部領域Bに厚みt2よりも厚く形成されている。このような構成によって、積極的に磁束を閉じ込め、外部に漏洩する、特には主面側に漏洩する漏れ磁束を低減している。図3は、インダクタ内蔵部品の他の例を示す外観斜視図であり、図4はその内部構造を示す分解斜視図である。また図5は、インダクタ内蔵部品を用いたDC-DCコンバータの外観斜視図である。本実施例のDC-DCコンバータは、図6に示した降圧型DC-DCコンバータと同じ等価回路で構成されている。本実施例に係るインダクタ内蔵部品10は、コイル導体と絶縁層を積層してなり、相対向する上主面及び下主面と、その主面間を連結する側面を備え、その上主面には、DC-DCコンバータ制御回路を含む半導体集積回路部品を実装するための実装導体パターン50a~50h、接地用導体パターン70a,70bと、第2接続導体パターン60a,60b,60c,60e,60f,60g、コンデンサ搭載用の導体パターン65a~65dが形成され、下主面には外部回路との接続のための端子導体パターン90Vcon,Ven,Vdd,Vin,Vout,GNDを備える。本実施例では、LGALandGridArrayタイプの端子構造としている。インダクタ内蔵部品10を構成する絶縁層は、キュリ-温度が100°C以上であるフェライト磁性材料で構成されるが、その組成は、インダクタとして要求される磁気特性初透磁率、損失、品質係数等に応じて、適宜選定され得るものである。そのような磁性体材料としては、例えば、Fe2O3を40.0~49.8モル,NiOを20.0~39.5モル,CuOを10.0~20.0モル,ZnOを2.0~20.0モル,CoOを0.3~6.5モル含み、これらの酸化物100重量に対して、Bi2O3を4.0重量未満含有し、これらのうちNiO,CuO,ZnOの含有比がいずれもモル比で1.0≦NiO/CuO≦3.95,0.5≦CuO/ZnO≦10.0,1.0≦NiO/ZnO≦19.8であるフェライト磁性材料がある。このフェライト磁性材料は、950°C以下で焼結可能であり、そのキュリー温度Tcは120°C以上であって、初透磁率周波数100kHzが少なくとも10以上である。また、1MHz~200MHzの周波数範囲における複素透磁率の実数項が10以上,虚数項が5未満である。このようなフェライト磁性材料にバインダ、可塑剤、溶剤等を加えてスラリーとし、これをドクターブレード法でグリーンシートに形成した。このシートを適宜レーザ等で穴あけした後、導体ペーストとしてAg100のものを使用し、スクリーン印刷で、コイル導体や、実装用導体パターン、端子導体パターン、第1接続導体パターンとなるビアホール、第2接続導体パターン等を形成した。各シートに所定の導体パターンを形成した後に、積層圧着し、焼結して、インダクタンス値が3.3μHの複数の積層コイルを備えるマザー多層基板とした。焼結は大気雰囲気の電気炉中で脱脂に引き続いて行い、昇温は150°C/hrとし、900°Cで1時間保持した後、約300°C/hrで降温した。得られたマザー多層基板を電気めっきして、外表面に形成された実装用導体パターン、端子導体パターン、第2接続導体パターン等に、Ni-P、Auめっきを施した。めっき後、実装用導体パターンに半導体集積回路部品IC、コンデンサCin10μF,Cout4.7μFを実装してはんだで接続した。はんだ付けの後、部品搭載面側をエポキシ樹脂で封止し、予め多層基板に形成された分割溝にそって個片に分割し、4.5mm×3.2mm×1.4mmのDC-DCコンバータとした。前記コイル導体はビアホール図中黒丸で表示を介して接続され、積層方向に周回する積層コイルインダクタを構成する。インダクタ内蔵部品10は、複数の絶縁層S1~S14を備え、その内の絶縁層S4~S13には、コイル導体が形成されている。そして、その上下に配された絶縁層S1~S3,S14とともに積層し、各コイル導体の端部を順次ビアホールLg3~Lg12を介して接続される。なお、本発明で規定するコイル形成磁性体層部は、本実施例においては、絶縁層S4に形成されたコイル導体と、絶縁層S13に形成されたコイル導体との間の絶縁層部S4~S12である。また、上磁性体層部とは磁性体層S1~S3であり、下磁性体層部は磁性体層S13,S14となる。積層コイルの一端は、ビアホールLg1~Lg3を介して上主面に延出して端子導体パターン50hと接続する。他端は、ビアホールV13o,V14oを介して下主面に延出して端子導体パターンVoutと接続するとともに、ビアホールV1o~V12o、第2接続導体パターン60eを介して実装用導体パターン50e、及び、コンデンサ搭載用の導体パターン65aと接続される。端子導体パターン90においてVcon,Ven,Vdd,Vin,Vout,GNDの表示は、接続される半導体集積回路部品ICの端子の機能を示すものである。端子導体パターンVconは、半導体集積回路部品ICの、出力電圧を可変制御するための端子Vconと接続する。端子導体パターンVenは、半導体集積回路部品ICの出力のON/OFF制御用の端子Venと接続する。端子導体パターンVddは、半導体集積回路部品ICのスイッチング素子をON/OFF制御するための端子Vddと接続する。端子導体パターンVinは、半導体集積回路部品ICの入力端子Vinと接続する。端子導体パターンVoutは、半導体集積回路部品ICの出力端子Voutと接続する。端子導体パターンGNDは、回路上接地され、半導体集積回路部品ICの端子GNDと接続する。各層のコイル導体の外側領域には、複数のビアホールV1a~V14pが形成されている。各絶縁層のビアホールは、多層絶縁基板の厚み方向積層コイルにより生じる磁界方向に連続して、前記実装用導体パターン50a,50b,50c,50d,50e,50f,50g,50hと前記端子導体パターン90とを接続する第1接続導体パターンを形成している。本実施例では、インダクタ内蔵部品10の4辺全ての側に、複数の第1接続導体パターンを形成している。このため積層コイルは、その外周側コイル外側領域に形成された第1接続導体パターンで囲まれた状態となる。また各側面側には、端子導体パターンGNDと接続する第1接続導体パターンも備える。このように構成することで、第1接続導体パターンによる磁気シールド効果により、インダクタ内蔵部品10の側面側からの磁束の漏れを防いでいる。実装導体パターン50a~50hは、インダクタ内蔵部品10の上主面側から見て積層コイルの内側領域に形成されている。実装導体パターン50a~50gから、側面側へ向かって第2接続導体パターン60a,60b,60c,60e,60f,60gが放射状に形成されており、ビアホールV1d~V1g、V1m~V1oと接続する。このような構成によれば、上主面に積層コイルからの磁束が漏れる場合でも、第2接続導体パターンと漏れ磁束の鎖交を低減することが可能であり、ノイズの発生を減じることが出来る。インダクタ内蔵部品10の下主面には、その中央部を含み広面積の端子導体パターンGNDが形成されている。他の端子導体パターンを含めたシールド効果によって、下主面側への漏れ磁束を低減している、さらに本実施例では、積層コイルが形成されたコイル形成絶縁層部の上側の上磁性体層部が、下磁性体層部よりも厚く形成されている。通常、積層コイルによって発生した磁場により、コイル内側領域を流れる磁束φの一部は絶縁層を突き貫けて、漏れ磁束φ‘として外部に流れる傾向がある。しかしながら、本願発明の如く構成することにより、磁性体層を貫通して外部に出る漏洩磁束は低減する。このようにして漏れ磁束の発生が抑制され、磁束φは、コイル内側領域からコイル外側領域へと流れるため漏れ磁束は格段に減少する。上磁性体層部の厚みと、下磁性体層部の厚みとの関係は、透磁率などの磁気特性にもよるが、磁性体層の初透磁率が50以下であれば、上磁性体層部の厚みを下磁性体層部の厚みの1.2倍~2.0倍とするのが好ましい。漏洩磁束低減のためには、上磁性体層部の厚みを厚く形成するのが好ましい。しかしながら、必要以上に厚くしても単にインダクタ内蔵部品の厚みが増すばかりで、低背化の点で好ましくなく、実用的には2.0倍程度が上限となる。本実施例においては、コイル内側領域の平面面積は、4.2mm2であり、コイル外側領域の平面面積は4.3mm2とした。また、コイル形成絶縁層部の厚みは0.3mmであり、その上下に位置する上絶縁層部と下絶縁層部の厚みは、それぞれ0.3mmと0.2mmである。得られたDC-DCコンバータを用いて電圧変換効率を測定した。比較としてプリント基板上に、ドラム型フェライト磁心にワイヤを巻回した巻線タイプのインダクタインダクタンス値は3.3μHと、実施例で用いた半導体集積回路部品IC、コンデンサCin,Coutを実装し、同様に効率を測定した。入力電圧Viを3.6Vとし、出力電圧Voを3.2Vとなるように駆動したとき、出力電流Ioが150mAにおいて95を超える変換効率が得られ、実施例のDC-DCコンバータは比較例の効率と同程度であった。比較例のDC-DCコンバータは、各回路素子の総実装面積が、本発明の5倍を超える。本発明のインダクタ内蔵部品を用いたDC-DCコンバータモジュールは、従来と同程度の変換効率を得るものであり、且つ小型で、実装面積を著しく低減するものである。このような構成によって、インダクタ内蔵部品からの漏れ磁束による半導体集積回路部品へのノイズの影響を低減することで、小型でかつ高性能なDC-DCコンバータを提供することが出来る。そしてLGA等の端子構造とすることで、高性能であり、回路基板上にDC-DCコンバータとともに配置される回路素子を近接して配置可能であり、高密度実装を可能とするものである。プリント基板に半導体集積回路ICを実装し、前記半導体集積回路ICが実装されたプリント基板に接続端子を配設して、この接続端子に、本願発明に係るインダクタ内蔵部品を前記半導体集積回路と上下に重ねて配置し、図8と同様の構成のDC-DCコンバータを形成した。前記インダクタ内蔵部品は、半導体集積回路と対向する側の磁性体層部が、他方の磁性体層部よりも厚く形成されており、インダクタ内蔵部品からの漏洩磁束による半導体集積回路ICへの影響を減じることで、優れた効率を発揮するDC-DCコンバータを得た。"