"半導体基板1と、前記半導体基板1上のエピタキシャル層2aとを有するエピタキシャルウエハであって、前記エピタキシャル層2aは、前記半導体基板1と同じドーパントがドーピングされており、前記ドーパントのドーピング濃度が前記半導体基板1より低い複数の低濃度層21と、前記低濃度層21の間に配設され、厚さが前記低濃度層21より薄く、前記ドーパントのドーピング濃度が前記半導体基板1と同じである少なくとも1つの高濃度層22とを含むことを特徴とするエピタキシャルウエハ。前記半導体基板1および前記エピタキシャル層2aは、炭化珪素で形成されており、前記少なくとも1つの高濃度層22における前記ドーパントのシート濃度の総量は、5.346×1012/cm2以下である請求項1記載のエピタキシャルウエハ。前記高濃度層22の厚さの総和は0.5nm以上で7.6nm以下である請求項1記載のエピタキシャルウエハ。前記高濃度層22の厚さの総和は0.5nm以上で2.2nm以下である請求項1記載のエピタキシャルウエハ。前記半導体基板1と前記エピタキシャル層2aとの間に配設され、前記ドーパントのドーピング濃度が前記半導体基板1より低く前記低濃度層21より高いバッファ層3をさらに備える請求項1記載のエピタキシャルウエハ。半導体基板1と、前記半導体基板1上のエピタキシャル層2aから成るドリフト層2を有する半導体装置であって、前記ドリフト層2は、前記半導体基板1と同じドーパントがドーピングされており、前記ドーパントのドーピング濃度が前記半導体基板1より低い複数の低濃度層21と、前記低濃度層21の間に配設され、厚さが前記低濃度層21より薄く、前記ドーパントのドーピング濃度が前記半導体基板1と同じである少なくとも1つの高濃度層22とを含むことを特徴とする半導体装置。前記半導体基板1および前記エピタキシャル層2aは、炭化珪素で形成されており、前記少なくとも1つの高濃度層22における前記ドーパントのシート濃度の総量は、5.346×1012/cm2以下である請求項6記載の半導体装置。前記高濃度層22の厚さの総和は0.5nm以上で7.6nm以下である請求項6記載の半導体装置。前記高濃度層22の厚さの総和は0.5nm以上で2.2nm以下である請求項6記載の半導体装置。前記半導体基板1と前記エピタキシャル層2aとの間に配設され、前記ドーパントのドーピング濃度が前記半導体基板1より低く前記低濃度層21より高いバッファ層3をさらに備える請求項6記載の半導体装置。特許文献1~3のように、基板とエピタキシャル層ドリフト層との間にバッファ層を介在させると、基板とエピタキシャル層との格子不整合に起因する結晶品質低下を軽減することができる。バッファ層が厚ければその効果は高くなるが、その反面、素子抵抗が大きくなるため、特にパワーデバイスとしては好ましくない。そのため、バッファ層を用いずに、あるいは薄いバッファ層を用いて結晶品質を向上できる技術が望まれる。一方、特許文献4,5のように、ドリフト層中に高ドーピング濃度層を導入すると、ドリフト層の耐圧性能は低下する。特にパワーデバイスでは耐圧性能の確保は重要であるので、高ドーピング濃度層の厚さやドーピング濃度を適切に設定する技術が望まれる。なお、パワーデバイスの耐圧性能を高めるためにはドリフト層を厚くすればよいが、そうすると上記の結晶品質低下の問題が生じ易くなる上、素子抵抗が高くなる点で好ましくない。本発明は以上のような課題を解決するためになされたものであり、基板とエピタキシャル層との格子不整合に起因する結晶品質低下を抑えると共に、充分な耐圧性能の確保できる半導体装置およびそれを形成するためのウエハを提供することを目的とする。本発明に係るエピタキシャルウエハは、半導体基板と、前記半導体基板上のエピタキシャル層とを有し、前記エピタキシャル層は、前記半導体基板と同じドーパントがドーピングされており、前記ドーパントのドーピング濃度が前記半導体基板より低い複数の低濃度層と、前記低濃度層の間に配設され、厚さが前記低濃度層より薄く、前記ドーパントのドーピング濃度が前記半導体基板と同じである少なくとも1つの高濃度層とを含むものである。本発明に係る半導体装置は、半導体基板と、前記半導体基板上のエピタキシャル層から成るドリフト層を有し、前記ドリフト層は、前記半導体基板と同じドーパントがドーピングされており、前記ドーパントのドーピング濃度が前記半導体基板より低い複数の低濃度層と、前記低濃度層の間に配設され、厚さが前記低濃度層より薄く、前記ドーパントのドーピング濃度が前記半導体基板と同じである少なくとも1つの高濃度層とを含むものである。半導体基板とエピタキシャル層との格子定数差の影響を緩和でき、結晶欠陥の発生が抑制される。また結晶欠陥が発生してもそれがエピタキシャル層の結晶品質を劣化させることを抑制できる。従って、ドリフト層2中のキャリアの移動度の低下が防止され、素子抵抗の低い半導体装置を実現できる。<実施の形態1>図1は、本発明の実施の形態1に係る半導体装置の構成を示す図であり、その一例としてショットキダイオードを示している。また同図右側のa~cは、当該半導体装置のドリフト層エピタキシャル層の構成を示している。図1の如く、本実施の形態のショットキダイオードは、基板1、ドリフト層2、ガードリング4、アノード電極5、カソード電極6を備えている。基板1は、n型のドーパントが高濃度にドーピングされた低抵抗SiC基板である。基板1は、素子抵抗を抑えるために、できる限り抵抗率が小さいことが望ましく、V族元素例えば窒素が高濃度にドーピングされる。但し、ドーピング濃度が高過ぎると結晶欠陥が生じやすくなるため、通常は1019/cm3前後、例えば7×1018/cm3~3×1019/cm3程度に設定される。ドリフト層2は、基板1上に成長させたSiCエピタキシャル層で構成される。ドリフト層2には基板1と同じドーパントがドーピングされており、当該ドーピング濃度が基板1よりも低い複数の低濃度層21と、低濃度層21の間に挟まれ、上記ドーパントのドーピング濃度が基板1と同じである少なくとも1つの高濃度層22とを含む積層構造となっている。低濃度層21は、主に電圧を保持する働きをし、比較的厚く形成される。高濃度層22は、主に基板1とドリフト層2との格子定数差に起因する欠陥の発生を抑制する働きをし、低濃度層21よりも極めて薄く形成される。以下、高濃度層22を極薄高濃度層22と称する。図1において、aはドリフト層2が極薄高濃度層22を1つ備える構成、bはドリフト層2が極薄高濃度層22を2つ備える構成、cはドリフト層2が極薄高濃度層22を3つ備える構成を、それぞれ模式的に示している。極薄高濃度層22の数は4以上でもよい。極薄高濃度層22の厚さについては後述するが、ドリフト層2全体低濃度層21と極薄高濃度層22の両方を含むの厚さは、パワーデバイスに求められる耐圧に応じて決定され、通常は3~150μm程度である。また上述のとおり極薄高濃度層22のドーピング濃度は基板1と同じであるが、低濃度層21のドーピング濃度は必要とされる耐圧に応じて決定され、通常は0.5×1015~20×1015/cm3程度である。アノード電極5はドリフト層2の上面に形成され、カソード電極6は基板1の下面に形成される。ドリフト層2の上部において、アノード電極5の端部近傍にはp型領域であるガードリング4が形成されている。ガードリング4は、アノード電極5の端部近傍での電界集中を緩和する終端構造として機能する。ガードリング4の形成は、ドリフト層2の上部にp型ドーパントを選択的にイオン注入し、熱処理によってそれを活性化させることで行われる。ガードリング4の厚さは0.5~2μm程度、p型ドーパントのドーピング濃度は1017~100×1017/cm3程度である。アノード電極5は、ドリフト層2n型領域に対してはショットキ接触するが、ガードリング4に対してはショットキ接触していてもオーミック接触していてもよい。アノード電極5とガードリング4とがオーミック接触するためには、両者間の接触抵抗を103Ωcm2以下とすればよく、この場合、その接触部を電流が流れることによるオン電圧の上昇を小さくすることができる。また上記接触抵抗を104Ωcm2以下にすれば、アノード電極5とガードリング4との接触部の影響によるオン電圧の上昇は無視できる程度に抑えられる。図1に示したように、本実施の形態に係るショットキダイオードのドリフト層2は、基板1と同じドーパントが同じ濃度でドーピングされた極薄高濃度層22が、低濃度層21に挟まれて成る積層構造となっている。この構造により、基板1とドリフト層2低濃度層21との格子定数差の影響を緩和でき、結晶欠陥の発生が抑制される。また結晶欠陥が発生してもそれがドリフト層2の結晶品質を劣化させることを抑制できる。従って、ドリフト層2中のキャリアの移動度の低下が防止され、素子抵抗の低い半導体装置を実現できる。図2は、本実施の形態に係るショットキダイオードの形成に用いられるエピタキシャルウエハ100を示している。エピタキシャルウエハ100は、基板1とその上に形成されたエピタキシャル層2aとから成っている。エピタキシャル層2aが、ショットキダイオードのドリフト層2として使用されることになる。図示は省略するが、図2のエピタキシャル層2aは、図1のa~cのように低濃度層21と極薄高濃度層22との積層構造を有している。なお、ショットキダイオードを構成する各要素の形成手法は、従来の手法と同様でよいため、ここでの説明は省略する。以下、ドリフト層2内に設けられる極薄高濃度層22の厚さについて検討する。ドリフト層2内のドーピング濃度が上がると、当該ドリフト層2の耐圧が低下するため、極薄高濃度層22の厚さは、デバイスに要求される耐圧性能を確保できるように薄くする必要がある。図3は、従来の半導体装置におけるドリフト層中の電界分布を示す図である。同図に示すグラフの横軸はドリフト層の上面からの距離深さd[μm]を示し、縦軸はドリフト層内の電界強度E[MV/cm]を示している。ここではデバイスに印加されることが想定される最大電圧以下想定電圧と称すが3300V、4500V、6500V、10000Vである場合をそれぞれ仮定し、それらに対応した各ドリフト層の例を示す。想定耐圧3300Vのデバイスのドリフト層は、ドーピング濃度3×1015/cm3、厚さ30μmに設定される。想定耐圧4500Vのデバイスのドリフト層は、ドーピング濃度2×1015/cm3、厚さ45μmに設定される。想定耐圧6500Vのデバイスのドリフト層は、ドーピング濃度1.5×1015/cm3、厚さ65μmに設定される。想定耐圧10000Vのデバイスのドリフト層は、ドーピング濃度8×1014/cm3、厚さ100μmに設定される。図3の破線のグラフは、ドリフト層に想定電圧が印加されたときのドリフト層内の電界分布を表している。また実線のグラフは、ドリフト層が保持できる最大の電圧以下限界電圧と称すが印加されたときのドリフト層内の電界分布を表している。ここで、ドリフト層の限界電圧は、端を有さない無限幅の理想的なデバイスにおけるドリフト層の計算上のなだれ降伏電圧とした。なお、各グラフの電界強度をドリフト層の厚さで積分した値、すなわち各グラフが縦軸および横軸と共に形成する多角形の面積が、ドリフト層が保持する電圧に相当する。図3において、基板とドリフト層との界面は、想定耐圧3300Vの場合でd=30μmの位置、想定耐圧4500Vの場合でd=45μmの位置、想定耐圧500Vの場合でd=65μmの位置、想定耐圧10000Vの場合でd=100μmの位置に対応する。同図から分かるように、従来のデバイスにおいて、限界電圧印加時における基板とドリフト層との界面の電界値は、いずれのデバイスでも0.3~0.6MV/cm程度である。また、基板とドリフト層との界面における、想定電圧印加時と限界電圧印加時の電界値の差は、いずれのデバイスでも0.2~0.3MV/cm程度であることが分かる。図4および図5は、本発明に係る半導体装置のドリフト層2エピタキシャル層中の電界分布を示す図である。ここでは想定耐圧10000Vのデバイスを仮定して、ドリフト層2低濃度層21と極薄高濃度層22の両方を含むの厚さを従来と同じ100μm、ドリフト層2の低濃度層21のドーピング濃度を従来と同じ8×1014/cm3としている。なお、図4、図5の細い実線および破線のグラフは、図3に示した想定耐圧10000Vの従来のデバイスのドリフト層の電界分布である。図4の太線のグラフは、極薄高濃度層22を1つ有するドリフト層2における、限界電圧印加時の電界分布である。極薄高濃度層22は、ドリフト層2の上面から約50μmの位置図4の点線楕円の位置に配設されている。極薄高濃度層22が配設された部分で、電界強度の変化の傾きが局所的に大きくなることが分かる。図5の太線のグラフは、極薄高濃度層22を2つ有するドリフト層2における、限界電圧印加時の電界分布である。極薄高濃度層22は、ドリフト層2の上面から約33μmと約67μmの位置図4の点線楕円の位置に配設されている。この場合も、極薄高濃度層22が配設された部分で、電界強度の変化の傾きが局所的に大きくなることが分かる。このように本発明に係るドリフト層2では、極薄高濃度層22が配設された部分で電界強度の変化の傾きが局所的に大きくなるため、従来のドリフト層と比較して保持可能な電圧グラフが縦軸および横軸と共に形成する多角形の面積に相当が小さくなる。そのためデバイスの耐圧が大きく低下しないように、極薄高濃度層22の厚さ極薄高濃度層22を複数配設する場合はそれらの総和を小さくする必要がある。極薄高濃度層22の厚さの総和をwnm、ドーピング濃度をN/cm3基板1のドーピング濃度と同じとすると、極薄高濃度層22の部分における電界強度の変化量ΔEMV/cmは、ΔE=qNw/ε...1と表される。式1において、εはドリフト層の比誘電率、qは電子の電荷量である。図4および図5では、ΔEを、従来のドリフト層における想定電圧印加時と限界電圧印加時との電界値の差に等しくしている。なお、ここで言う従来のドリフト層とは、本発明に係るドリフト層2と厚さが等しく、低濃度層21と同じドーピング濃度の単層構造の極薄高濃度層22を有さないドリフト層を指している。例えば図4において、太線のグラフは、ドリフト層2の約50μmより浅い領域では細い実線のグラフにほぼ一致し、約50μmより深い領域では破線のグラフにほぼ一致する。この場合、想定電圧と限界電圧との差が、従来のドリフト層の場合の半分程度になるが、充分に想定耐圧を確保することができる。また図5において、太線のグラフは、ドリフト層2の約33μmより浅い領域では細い実線のグラフにほぼ一致し、約33μm~約66μmでは細い実線のグラフと破線のグラフの間を通り、約66μmより深い領域では破線のグラフにほぼ一致する。この場合も、想定電圧と限界電圧との差が、従来のドリフト層の場合の半分程度になるが、充分に想定耐圧を確保することができる。このように本発明に係るドリフト層2は、極薄高濃度層22での電界強度の変化量ΔEを、従来のドリフト層における想定電圧印加時の電界値と限界電圧印加時の電界値の差である0.2~0.3MV/cm程度に抑えれば、充分に想定耐圧を確保することができる。さらにΔEを、従来のドリフト層の限界電圧印加時の基板との界面における電界値である0.3~0.6MV/cm程度にまで大きくしても、ほぼ想定電圧に近い限界電圧が得られるので、想定耐圧をほぼ確保することができる。図6は、本発明に係るドリフト層2の極薄高濃度層22における、ドーピング濃度N[/cm3]および厚さの総和w[nm]と電界変化量ΔE[MV/cm]との関係を、式1に基づいて得たグラフである。極薄高濃度層22のドーピング濃度は基板1と同じであるため、図6では、SiC低抵抗基板の一般的なドーピング濃度である1019/cm3前後の範囲を示している。本実施の形態のようにドリフト層2がSiCε=9.66で構成される場合、極薄高濃度層22の厚さの総和wとドーピング濃度Nの積で表されるドーパントのシート濃度の総量[/cm2]は、式1から、wN=5.346×1012ΔE...2と表される式2~3ではwの単位は[cm]である。許容できるΔEの値をΔE1とすると、wN≦5.346×1012ΔE1...3の条件が満たされれば、ドリフト層に必要とされる耐圧が確保されることになる。基板1のドーピング濃度を1019/cm3前後とすると、図6から分かるように、例えば極薄高濃度層22における電界変化量ΔEを0.2~0.5MV/cm程度に抑えるには極薄高濃度層22の厚さの総和wは数nm程度にすればよい。またΔEが1MV/cmまで許容される場合でも、極薄高濃度層22の厚さの総和wは10nm以下にする必要がある。式3を用いて具体的に計算すると、ΔEが1MV/cmまで許容できる場合ΔE1=1MV/cm、極薄高濃度層22におけるドーパントのシート濃度の総量が5.346×1012/cm2以下となるように、各極薄高濃度層22の厚さを決定すればよい。すなわち、基板1のドーピング濃度が1019/cm3の場合、ΔEが1MV/cmまで許容できるのであれば、極薄高濃度層22の厚さの総和wを5.3nm以下にすればよい。同様に、ΔEが0.5MV/cmまで許容できるのであれば、極薄高濃度層22の厚さの総和wは2.6nm以下にすればよく、ΔEが0.3MV/cmまで許容できるのであれば、極薄高濃度層22の厚さの総和wは1.6nm以下にすればよい。また、基板1のドーピング濃度が7×1018/cm3の場合、ΔEが1MV/cmまで許容できるのであれば、極薄高濃度層22の厚さの総和wを7.6nm以下にすればよい。同様に、ΔEが0.5MV/cmまで許容できるのであれば、極薄高濃度層22の厚さの総和wは3.8nm以下にすればよく、ΔEが0.3MV/cmまで許容できるのであれば、極薄高濃度層22の厚さの総和wは2.2nm以下にすればよい。ここで、極薄高濃度層22の厚さの制御方法について説明する。極薄高濃度層22は、図2に示したエピタキシャルウエハ100のエピタキシャル層2aの成長段階で形成される。エピタキシャル層2aの成長過程において、低濃度層21ドーピング濃度1015/cm3台~1014/cm3台を形成する期間と、極薄高濃度層22ドーピング濃度1019/cm3前後を形成する期間とで、ドーパント窒素等を含むガスの供給量を変化させれば、低濃度層21と極薄高濃度層22の積層構造を得ることができる。但し、SiCのエピタキシャル層2aの成長速度は、通常3~10μm/hour程度であるので、10nm厚の極薄高濃度層22の成長に要する時間は3.6~12秒程度と短く、ドーパントを含む材料ガスの供給量を急峻に変化させる必要がある。しかしそれだけでは、極薄高濃度層22のドーピング濃度と厚さを精度よく制御するのは容易ではない。そのため、ドーパントを含む材料ガスの供給量以外の各種の成長パラメータも変化させ、エピタキシャル層2aの成長速度も同時に制御することが有効である。図7は、本発明に係るエピタキシャル層2aの形成方法を説明するための図である。ここではその一例として、ドーパントとして窒素を用い、n型の炭化珪素SiCをエピタキシャル成長させる場合について説明する。その場合、成長炉内には、材料ガスとしてシリコンを含む材料ガスSiH4等および炭素を含むガスC3H8等と、ドーパントである窒素を含むガスN2等が供給される。また図7では省略しているが、成長炉内には雰囲気ガスとして水素H2が供給される。まず基板1上に、通常の方法により低濃度層21を成長させ、低濃度層21が所望の厚さに達すると時刻t1、窒素を含むガスの供給量を上げて極薄高濃度層22を形成する時刻t2~t3。このとき、低濃度層21の成長期間よりも炭素を含むガスの供給量を減少させると共に、シリコンを含むガスの供給量を増加させる。窒素は、炭素を含むガスの割合が減るとSiC結晶中に取り込まれやすくなるためである。また極薄高濃度層22の成長期間時間t2~t3は、成長炉内を低濃度層21の成長期間の温度T1よりも高い温度T2に上昇させる。成長温度を高くすると、雰囲気ガスである水素によるエッチング効果により、極薄高濃度層22の成長速度が遅くなるため、その厚さの制御が容易になる。さらに、成長温度が高いとSiC結晶中への窒素の取り込みも促進されるので、その点でも極薄高濃度層22の成長に有効である。極薄高濃度層22が一定の厚さに成長した後時刻t3、必要に応じて、材料ガスであるシリコンを含むガスと炭素を含むガスの供給を一旦停止させる時間t4~t5。すると雰囲気ガスである水素によるエッチング効果により、成長した極薄高濃度層22の厚さが減少させることができ、これを利用して極薄高濃度層22の厚さを微調整することができる。またエッチングを促進させるために、成長炉内をさらに高い温度T3に上昇させる。このときのエッチング速度は5~20nm/min程度と遅いので、極薄高濃度層22の厚さを高い精度で調整できる。極薄高濃度層22の厚さの微調整が完了すれば時刻t5、再び通常の方法で低濃度層21の成長を行う時刻t6以降。その後は、極薄高濃度層22を設ける数に応じて以上の工程が繰り返し行われる。図7の破線は上記の各工程の変更例を示している。例えば、上記の説明では、極薄高濃度層22の成長速度を抑えるための高温上昇を、低濃度層21が所望の厚さに達してから行ったが時刻t1、それよりも早めに時刻t0開始してもよい。また図7では極薄高濃度層22の形成後に温度を急峻に下げる例を示しているが時刻t5~t6、緩やかに温度を下げてもよい時刻t5~t7。水素によるエッチング効果により極薄高濃度層22の厚さを微調整する工程時刻t4~t5では、シリコンを含むガスと炭素を含むガスの少なくとも片方の供給を停止させればよい。例えば図7の破線のように、シリコンを含むガスのみを停止させ、窒素を含む炭素を含むガスは供給し続けてもよい。また同工程において、成長炉内の温度は極薄高濃度層22の成長時の温度T2を維持してもよい。温度を上昇させる場合よりエッチング速度が遅くなるため、同工程の所要時間が長くなる恐れがあるが、極薄高濃度層22の厚さの調整をより高精度に行うことが可能になる。これらの手法により、極薄高濃度層22の厚さの調整を高精度に行うことができるが、極薄高濃度層22の薄膜化には技術的な限界があるため、極薄高濃度層22の質を維持するために少なくとも0.5nm程度の厚さを確保することが望ましい。なお、本実施の形態では、エピタキシャルウエハおよび半導体装置がワイドバンドギャップ半導体である炭化珪素SiCによって形成される例を示したが、本発明はSiCと同程度のバンドギャップを持つ半導体で構成されるエピタキシャルウエハおよび半導体装置に対しても適用可能と思われる。他のワイドバンドギャップ半導体としては、例えば窒化ガリウム系材料または酸化亜鉛等がある。<実施の形態2>実施の形態2では、本発明を電界効果トランジスタに適用した例を示す。図8は、実施の形態2に係る半導体素子である電界効果トランジスタの構成図である。当該電界効果トランジスタは、実施の形態1と同様に、n型のSiC低抵抗基板1と、低濃度層21および極薄高濃度層22を含むn型のSiCエピタキシャル層2aとを有するエピタキシャルウエハ100を用いて形成されており、エピタキシャル層2aが電界効果トランジスタのドリフト層2として機能している。図8のように、当該電界効果トランジスタは、基板1、ドリフト層2、ボディ領域7、ソース領域8、ゲート絶縁膜9、ゲート電極10、層間絶縁膜11、ソース電極12、配線13およびドレイン電極14を有している。基板1上のドリフト層2エピタキシャル層は、図1のa~cに例示したものと同様に、基板1よりもドーピング濃度が低い低濃度層21と、基板1と同じドーパントが同じ濃度でドーピングされた極薄高濃度層22とを有する積層構造である。ボディ領域7は、ドリフト層2の上部に形成されたp型領域である。ソース領域8は、ボディ領域7の内側上部に形成されたn型領域である。ボディ領域7およびソース領域8は、それぞれドリフト層2に対してドーパントを選択的にイオン注入し、熱処理により各ドーパントを活性化させることによって形成される。ボディ領域7の厚さは0.5~2μm程度であり、ドーピング濃度は3×1017~20×1017/cm3程度である。ソース領域8の厚さは0.3~1μm程度であり、ドーピング濃度は5×1018~50×1018/cm3程度である。なお、各イオン注入種の活性化熱処理は一括して行ってもよいし、それぞれの注入工程ごとに行ってもよい。ゲート絶縁膜9は、ドリフト層2の上面に、ソース領域8、ボディ領域7およびドリフト層2のn型領域の上を跨ぐように配設される。ゲート絶縁膜9は、10~100nm膜厚であり、シリコン酸化膜やシリコン酸化窒化膜等を用いることがでる。ゲート絶縁膜9の形成手法としては、ドリフト層2エピタキシャル層上面を熱酸化や窒化する手法、絶縁膜を堆積成膜する手法、あるいはそれらを組み合わせる手法等が考えられる。ゲート電極10は、ゲート絶縁膜9の上に、ソース領域8、ボディ領域7およびドリフト層2のn型領域の上を跨ぐように形成される。ゲート電極10の下方に位置するボディ領域7の表面部分72にチャネルが形成される以下、この部分をチャネル形成領域72と称す。ゲート電極10は、多結晶シリコン膜や金属膜を堆積成膜し、パターニングすることにより形成する。ゲート電極10上には、層間絶縁膜11が形成される。層間絶縁膜11には、ソース領域8の上面に達する開口コンタクトホールが形成されており、その開口内に露出したソース領域8の上面にソース電極12が形成される。図8のように、ソース電極12は、ソース領域8だけでなくボディ領域7の一部にも接続するように形成される以下、ソース電極12が接続するボディ領域7の部分をコンタクト領域71と称す。層間絶縁膜11の上には、ソース電極12に接続する配線13が形成される。また図示は省略するが、ゲート電極10のパッドが形成された領域通常は素子外周部では、層間絶縁膜11および配線13は除去されている。ドレイン電極14は基板1の裏面に形成される。チャネル形成領域72となるあるいはチャネル形成領域72に近接するボディ領域7の最表面部分は、他の部分よりもドーピング濃度を低くしてもよい。当該部分における不純物散乱が低減し、チャネルのキャリア移動度が増加するため、素子抵抗を小さくすることができる。逆に、ボディ領域7のコンタクト領域71の最表面部分は、他の部分よりもドーピング濃度を高く5×1018~50×1018/cm3程度なるように、その部分のみに高濃度のドーピングを別途行ってもよい。その場合、ソース電極12とコンタクト領域71との間の接続抵抗を小さくできる。また図9に示すように、ソース領域8、ボディ領域7およびドリフト層2の上面とゲート絶縁膜9との間に、SiCのチャネル層15を設けてもよい。チャネル層15の導電型はn型でもp型でもよい。イオン注入種の活性化熱処理によって生じたドリフト層2表面の荒れを改善させることが必要であれば、チャネル層15は、ドリフト層2の上層にエピタキシャル成長させて形成することが望ましいが、その必要がなければ、ドリフト層2の最上面部分への選択的なイオン注入によって形成してもよい。本実施の形態においてもドリフト層2が低濃度層21と極薄高濃度層22から成る多相構造であるため、実施の形態1と同様に、基板1とドリフト層2低濃度層21との格子定数差の影響を緩和でき、結晶欠陥の発生が抑制される。また結晶欠陥が発生してもそれがドリフト層2の結晶品質を劣化させることを抑制できる。従って、ドリフト層2中のキャリアの移動度の低下が防止され、素子抵抗の低い半導体装置を実現できる。なお、低濃度層21の厚さの決定手法は、実施の形態1と同様である。即ち、極薄高濃度層22において許容できる電界変化量の総和ΔE1としたとき、当該極薄高濃度層22の厚さの総和wが上記の式3を満たせばよい。<実施の形態3>実施の形態1及び2では、図2のように基板1の直上にエピタキシャル層2a低濃度層21と極薄高濃度層22の積層構造を成長させたエピタキシャルウエハ100を用いた例を示したが、本実施の形態では、図10のように基板1とエピタキシャル層2aとの間にバッファ層3を設けたエピタキシャルウエハ101を用いる。基板1およびエピタキシャル層2aについては実施の形態1及び2と同様の構成である。バッファ層3は、ドーピング濃度が基板1とドリフト層2との間の値に設定されたSiC層である。基板1とドリフト層2と間にバッファ層3が介在することにより、基板1とドリフト層2との格子定数差に起因する結晶欠陥の発生をさらに低減することができる。なお、バッファ層3は、均一なドーピング濃度の単層構造、バッファ層の厚さ方向に段階的にドーピング濃度を変化させた段階的傾斜構造、およびバッファ層の厚さ方向に連続的にドーピング濃度を変化させた連続的傾斜構造のいずれであってもよい。図11は、図10のエピタキシャルウエハ101を用いて形成したショットキダイオードの構成例を示しており、同じく図12はエピタキシャルウエハ101を用いて形成した電界効果トランジスタの構成例を示している。図11および図12に示す構成は、基板1とドリフト層2との間にバッファ層3を設けられていることを除き、それぞれ図1および図8と同様であるので、ここでの詳細な説明は省略する。本実施の形態によれば、極薄高濃度層22を備える本発明に係るドリフト層2と、バッファ層3との相乗効果により、実施の形態1及び2よりも基板1とドリフト層2低濃度層21との格子定数差の影響を緩和でき、結晶欠陥の発生が抑制される。またドリフト層2が極薄高濃度層22を有するため、バッファ層3をさほど厚くせずに上記の効果を充分に得ることができるので、バッファ層3を設けることによる素子抵抗の増大を抑えることができる。"