"チップパッケージであって、垂直スタック内において、前記垂直スタック内の第1の半導体ダイに対して実質的に垂直な垂直方向に配列された一組の半導体ダイを備え、前記第1の半導体ダイの後の各半導体ダイは、前記垂直スタック内の直前の半導体ダイから、あるオフセット値だけ水平方向にオフセットされ、それによって前記垂直スタックの一方の側面に階段状テラスを規定し、前記チップパッケージは、前記半導体ダイに、堅固に機械的に結合された傾斜部品をさらに備え、前記傾斜部品は、前記垂直スタックの前記一方の側面に位置付けられ、前記傾斜部品は、水平方向と垂直方向との間である前記階段状テラスに沿った方向に略平行であり、前記傾斜部品は、光信号を搬送するように構成された光導波路と、前記光信号を前記一組の半導体ダイにおける1つの半導体ダイに光学的に結合するように構成される光学結合要素とを含む、チップパッケージ。前記傾斜部品は、前記光学結合要素を含む一組の光学結合要素を含み、前記一組の光学結合要素における所与の光学結合要素は、前記半導体ダイを含む前記一組の半導体ダイにおける所与の半導体ダイに、前記光信号を光学的に結合するように構成される、請求項1に記載のチップパッケージ。前記光導波路は、前記階段状テラスに沿った方向に前記光信号を搬送するように構成され、前記光学結合要素は、前記半導体ダイの平面内に、前記光信号を方向転換する、請求項1に記載のチップパッケージ。前記光信号は、前記半導体ダイの端部を通して、前記半導体ダイに光学的に結合される、請求項3に記載のチップパッケージ。前記光導波路は、前記階段状テラスに沿った方向に、前記光信号を搬送するように構成され、前記光学結合要素は、前記半導体ダイの表面の法線に沿って、前記光信号を方向転換する、請求項1に記載のチップパッケージ。前記光信号は、前記半導体ダイの端部以外の、前記半導体ダイの前記表面上の位置において、前記半導体ダイに光学的に結合される、請求項5に記載のチップパッケージ。前記一組の半導体ダイにおける一対の半導体ダイは、前記傾斜部品を用いることなく、前記対における第1の半導体ダイから前記対における第2の半導体ダイに前記光信号を光学的に結合するように構成される、請求項1に記載のチップパッケージ。前記傾斜部品は、半導体以外の材料上において製造される、請求項1に記載のチップパッケージ。前記傾斜部品は、他の半導体ダイである、請求項1に記載のチップパッケージ。前記傾斜部品は、はんだ、マイクロスプリングmicrospring、および異方性導電膜のうちの少なくとも1つを用いて、前記半導体ダイの各々に結合される、請求項1に記載のチップパッケージ。電子機器であって、チップパッケージを備え、前記チップパッケージは、垂直スタック内において前記垂直スタック内の第1の半導体ダイに対して実質的に垂直な垂直方向に配列された一組の半導体ダイを含み、前記第1の半導体ダイの後の各半導体ダイは、前記垂直スタック内の直前の半導体ダイから、あるオフセット値だけ水平方向にオフセットされ、それによって前記垂直スタックの一方の側面に階段状テラスを規定し、前記チップパッケージは、前記半導体ダイに、堅固に機械的に結合された傾斜部品をさらに備え、前記傾斜部品は、前記垂直スタックの前記一方の側面に位置付けられ、前記傾斜部品は、水平方向と垂直方向との間である前記階段状テラスに沿った方向に略平行であり、前記傾斜部品は、光信号を搬送するように構成された光導波路と、前記光信号を前記一組の半導体ダイにおける1つの半導体ダイに光学的に結合するように構成される光学結合要素とを含む、電子機器。前記傾斜部品は、前記光学結合要素を含む一組の光学結合要素を含み、前記一組の光学結合要素における所与の光学結合要素は、前記半導体ダイを含む前記一組の半導体ダイにおける所与の半導体ダイに、前記光信号を光学的に結合するように構成される、請求項11に記載の電子機器。前記光導波路は、前記階段状テラスに沿った方向に前記光信号を搬送するように構成され、前記光学結合要素は、前記半導体ダイの平面内に、前記光信号を方向転換する、請求項11に記載の電子機器。前記光信号は、前記半導体ダイの端部を通して、前記半導体ダイに光学的に結合される、請求項13に記載の電子機器。前記光導波路は、前記階段状テラスに沿った方向に、前記光信号を搬送するように構成され、前記光学結合要素は、前記半導体ダイの表面の法線に沿って、前記光信号を方向転換する、請求項11に記載の電子機器。前記光信号は、前記半導体ダイの端部以外の、前記半導体ダイの前記表面上の位置において、前記半導体ダイに光学的に結合される、請求項15に記載の電子機器。前記一組の半導体ダイにおける一対の半導体ダイは、前記傾斜部品を用いることなく、前記対における第1の半導体ダイから前記対における第2の半導体ダイに前記光信号を光学的に結合するように構成される、請求項11に記載の電子機器。前記傾斜部品は、半導体以外の材料上において製造される、請求項11に記載の電子機器。前記傾斜部品は、他の半導体ダイである、請求項11に記載の電子機器。光信号を通信するための方法であって、垂直スタック内において垂直方向に配列された一組の半導体ダイに、堅固に機械的に結合された傾斜部品における光導波路内に前記光信号を搬送するステップを備え、前記半導体ダイは、水平方向に互いにオフセットされて、それによって、前記垂直スタックの一方の側面に階段状テラスを規定し、前記傾斜部品は、水平方向と垂直方向との間である前記階段状テラスに沿った方向に略平行に、前記垂直スタックの前記一方の側面上に位置づけられ、前記方法は、光学結合要素を用いて、前記光導波路からの前記光信号を、前記一組の半導体ダイにおける1つの半導体ダイに光学的に結合するステップをさらに備える、方法。対照的に、シリコン貫通ビアThroughSiliconVia:TSVは、典型的に、ワイヤボンドよりも高い帯域幅を有する。TSV製造技術においては、チップは、その活性面activeface上の1つまたはより多くの金属層が背面の新しいパッドと導電接続されるように処理される。そして、チップはスタック内に接着的に接続され、それによって、1つのチップの背面の新しいパッドが、隣接チップの活性面上の対応するパッドとの導電接触を形成する。しかしながら、TSVは典型的に、ワイヤボンドよりも高コストである。これは、TSVは、チップの活性シリコン層を通過するためである。結果として、TSVはトランジスタまたは配線のために用いることができたはずの領域を占有する。この機会費用は大きい。たとえば、TSVの排他または禁止の直径が20μmであり、TSVは30μmピッチで配列される場合は、およそ45のシリコン領域がTSVによって消費されてしまう。これは、スタック内のチップにおける任意の回路のための領域に対するコストが、概略二倍になる。実際、そのオーバヘッドはより大きくなる傾向にあり、それは、典型的に回路がTSVを収容するために散らばってしまうからであり、それはさらに多くの領域を無駄にする。さらに、TSVを製造することは、通常、追加的な処理動作が必要となり、それはさらにコストを増加する。したがって、必要とされることは、上述の問題のないスタック状チップの利点を与えるチップパッケージである。要約本開示の1つの実施形態は、チップパッケージを提供する。このチップパッケージは、垂直スタック内において垂直スタック内の第1の半導体ダイに実質的に垂直な垂直方向に配列された一組の半導体ダイを含む。さらに、第1の半導体ダイの後の各半導体ダイは、垂直スタック内の直前の半導体ダイからあるオフセット値だけ水平方向にオフセットされ、それによって、垂直スタックの一方の側面に階段状テラスを規定する。さらに、チップパッケージ内の傾斜部品rampcomponentが、半導体ダイに堅固に機械的に結合される。この傾斜部品は、垂直スタックの上記の一方の側面に位置付けられるとともに、水平方向と垂直方向との間である階段状スタックに沿った方向に略平行である。さらに、傾斜部品は、光信号を搬送する光導波路と、光信号を一組の半導体ダイ内のある半導体ダイに光学的に結合する光学結合要素とを含む。いくつかの実施形態においては、傾斜部品は、光学結合要素を含む一組の光学結合要素を含む。さらに、その一組の光学結合要素における所与の光学結合要素は、一組の半導体ダイにおける所与の半導体ダイに光信号を光学的に結合し得る。なお、光導波路は、階段状テラスに沿った方向に光信号を搬送し得ることに注意すべきである。さらに、光学結合要素は、半導体ダイの平面内に光信号を方向転換し得る。たとえば、光信号は、半導体ダイの端部を通して半導体ダイに光学的に結合され得る。あるいは、光学結合要素は、傾斜部品の表面の法線に沿って光信号を方向転換し得る。そのため、光信号は、半導体ダイの端部以外の、半導体ダイの表面のある位置の半導体ダイに光学的に結合され得る。さらに、一組の半導体ダイにおける一対の半導体ダイは、傾斜部品を用いることなく、その対における第1の半導体ダイからその対における第2の半導体ダイへ、光信号を光学的に結合してもよい。いくつかの実施形態においては、傾斜部品は半導体以外の材料上において製造される。さらに、傾斜部品は、他の半導体ダイであってもよい。いくつかの実施形態においては、傾斜部品は、はんだ、マイクロスプリングmicrospring、および/または、異方性導電膜のうちの少なくとも1つを用いて、半導体ダイの各々と結合される。他の実施形態は、コンピュータシステムのようにチップパッケージを含む電子デバイスを提供する。他の実施形態は、光信号を通信するための方法を提供する。この方法において、光信号は、垂直スタックにおいて垂直方向に配列された一組の半導体ダイに堅固に機械的に結合される傾斜部品における光導波路内に搬送される。なお、半導体ダイは、水平方向において互いからオフセットされ、それによって、垂直スタックの一方の側面に階段状テラスを規定する。さらに、傾斜部品は、スタックの一方の側面に、傾斜部品に沿った方向に略平行に位置付けられ、その方向は水平方向と垂直方向との間である。そして、光信号は、光学結合要素を用いて一組の半導体ダイにおける半導体ダイに光学的に結合される。図面を通して、類似の番号は対応する部品を示していることに注意すべきである。さらに、同じ部品の複数のインスタンスが、ダッシュによってインスタンス番号から分離された共通の接頭語によって指定される。詳細な説明チップパッケージ、チップパッケージを含む電子機器、およびチップパッケージにおいて光信号を通信するための方法の実施が説明される。このチップパッケージは、水平方向に互いにオフセットされた半導体ダイまたはチップの垂直スタックを含み、それによって階段状テラスを規定する。高帯域幅の傾斜部品が、階段状テラスに略平行に位置付けられ、半導体ダイに機械的に結合される。さらに、傾斜部品は、光信号を搬送する光導波路と、その光信号を半導体ダイのうちの1つに光学的に結合する光学結合要素とを含み、それによって、半導体ダイと傾斜部品との間において光信号の高帯域幅通信を容易にする。半導体ダイにおいてコストがかかり領域を消費するシリコン貫通ビアTSVの必要性を取り除くことによって、チップパッケージは、高帯域幅でかつ低コストを提供することができる。たとえば、コストは、半導体ダイにおける処理動作およびTSVに関連する無駄な領域を避けることによって低減され得る。したがって、スタック内のチップは、標準的な処理技術を用いて製造することができる。さらに、はんだ、マイクロスプリング、および/または異方性膜は、ワイヤボンディングよりも、低いコストを有し、および/または、改善された信頼性を提供し得る。それに加えて、傾斜部品は、ワイヤボンディングよりも、高い内部要素通信帯域幅および低減された時間遅れを提供することができるとともに、TSVを含む半導体ダイによって提供されるのと同等の通信帯域幅および時間遅れを有し得る。チップパッケージの実施形態を説明する。図1は、チップパッケージ100の側面図を示すブロック図を表わしている。傾斜スタックチップパッケージとも称されるこのチップパッケージにおいては、一組の半導体ダイ110が、スタック112において垂直方向114に配列される。垂直方向114は、スタック112における半導体ダイ110-1に実質的に垂直であるしたがって、半導体ダイ110-1の平面における水平方向116と実質的に垂直であることに注意すべきである。さらに、半導体ダイ110-1の後の各半導体ダイは、スタック112における直前の半導体ダイからオフセット値118のうちの関連したものだけ水平方向116にオフセットされ、それによって、スタック112の一方の側面に階段状テラス120を規定する。これらのオフセット値は、一組の半導体ダイ110について略一定であってもよいし、一組の半導体ダイ110にわたって変化してもよいすなわち、階段状テラス120における異なる段についてのオフセット値が異なってもよい。また、高帯域幅傾斜部品122が、半導体ダイ110に堅固に機械的に結合される。たとえば、半導体ダイ110への電気信号の結合および/または電力の供給のような半導体ダイ110への、堅固な機械的結合および/または電気的結合は、はんだボール138のようなはんだボールを介して生じ得る。この傾斜部品122は、スタック112の一方の側面に位置付けられ、階段状テラス120に沿った角度126の方向に略平行であり、その方向は、水平方向116と垂直方向114との間である。さらに、傾斜部品122は、方向124に沿って光信号を搬送する光導波路を含み、光学結合要素130のような一組の光学結合要素は、半導体ダイ110からおよび/または半導体ダイ110へ光信号を光学的に結合し、それによって、半導体ダイ110からおよび/または半導体ダイ110への、1つ以上の光信号の通信を容易にする。所与の光学結合要素は、所与の半導体ダイへおよび/または所与の半導体ダイから、光信号を光学的に結合するすなわち、任意的な結合要素130が半導体ダイ110-Nへおよび/または半導体ダイ110-Nから光信号を光学的に結合してもよい。さらに、これらの光学結合要素は、回折格子、角度が付けられた反射板または鏡、ビームスプリッタおよび/またはレンズを含み得る。以下でさらに説明されるように、いくつかの実施形態においては、半導体ダイ110へおよび/または半導体ダイ110から光信号を通信することは、光学的に結合された信号の高帯域幅かつ低時間遅れ通信を提供し得る光近接通信を含み得る。また、図1は傾斜部品122におけるV型溝に位置付けられた半導体ダイ110を示しているが、他の実施形態においては、傾斜部品122にそのような溝がなくてもよいたとえば、半導体ダイ110と傾斜部品122との間に間隔があってもよいことに注意すべきである。スタック112における半導体ダイ110は、150°Cにおいて10秒で固化するエポキシ樹脂または接着剤のような接着層132によって、互いに機械的に結合され得る。さらに、一組の半導体ダイ110における所与の半導体ダイは公称厚み134を有し、接着層132は公称厚み136を有し得る。しかしながら、いくつかの実施形態においては、スタック112内の半導体ダイ110および/または接着層132の少なくともいくつかの厚みは異なっていてもよいことに注意すべきであるたとえば、半導体ダイ110および接着層132のいずれかまたは双方の厚みは、垂直方向114に沿って変化してもよい。例示的な実施形態においては、公称厚み134は、150±5μmである。しかしながら、他の実施形態においては、厚み134は30~250μmであってもよい。なお、50~100μmの間の公称厚み134について、角度126は15°~20°であり得ることに注意すべきである。一般的に、公称厚み134は、スタック112内の半導体ダイ110の数に部分的に依存する。さらに、接着層132の公称厚み136は、最大600μmであり得ることに注意すべきであるしかしながら、他の実施形態においては、厚み136は10μmと同じくらいに小さくてもよい。さらに、オフセット値118は、方向124または角度126、および傾斜部品122を一組の半導体ダイ110に堅固に機械的に結合するために用いられるはんだボール138のようなはんだボールの公称厚みに基づいて決定され得る。はんだの厚みは、スタック112にわたって略一定であってもよいし、スタックにわたってすなわち、垂直方向114に沿って変化してもよいことに注意すべきである。いくつかの実施形態においては、垂直方向114における一組の半導体ダイ110にわたる積算位置誤差すなわち、スタック112にわたる半導体ダイの垂直部分における積算位置誤差は、半導体ダイ110間における一組の半導体ダイ110と接着層132とに関連する垂直誤差の合計よりも小さい。たとえば、積算位置誤差は、半導体ダイ110の厚み変動、接着層132の厚み変動、および/または接着層132の少なくともいくつかにおける圧縮グラファイト繊維のような任意的な熱拡散材料140の厚み変動に関連し得る。いくつかの実施形態においては、積算位置誤差は1μmよりも小さくてもよいし、0μmと同じで合ってもよい。さらに、一組の半導体ダイ110は、平面内の最大誤差すなわち、距離142における最大誤差を有し、それは、所定値よりも小さい鋸刃線sawline位置における変動のような半導体ダイ110の端部変動に関連するたとえば、最大位置誤差は、1μmよりも小さくてもよいし、0μmと同じくらいに小さくてもよい。これは、ピックアンドプレースツールを用いることによって達成することができ、半導体ダイ110上の基準マーカのような光学アライメントマーカを用いてチップパッケージが組立てられ、距離142が半導体ダイ110についての鋸刃線の中央に対して測定される。さらに、組立てにおいて、半導体ダイ110は、スタック112における直前の半導体ダイに対して、半導体ダイ110-1の後の各半導体ダイを参照することに代えて階段状テラス120をミラーリングした階段状テラスを含む組立部品や治具を参照してもよい。垂直方向114における機械的アライメント誤差を調整するために、はんだパッド144-1および/またははんだパッド144-2のようなはんだバンプやパッド、および/または、はんだボール138の高さおよびピッチは、垂直方向114に沿った少なくともいくつか半導体ダイ110間において変化してもよいことに注意すべきである。距離142すなわち、半導体ダイ110-1についての鋸刃線の中央に対するはんだパッド144-1の位置は60μmであり、はんだパッド144は各々80μmの幅を有し得ることに注意すべきである。さらに、はんだボール138のようなはんだボールは、リフローまたは溶融前には120μmの直径を有し、溶融後はおよそ40~60μmの間の厚みを有し得る。いくつかの実施形態においては、はんだボールの2つ以上の列が、所与の半導体ダイに傾斜部品122を堅固に結合してもよい。図2は、チップパッケージ100の側面図を示すブロック図を表わす。この例においては、光信号210が、半導体ダイ110-Nのような所与の半導体ダイに、所与の半導体の端部を通してすなわち、所与の半導体ダイの端部12に垂直、または法線214に平行に光学的に結合される。先述のように、いくつかの実施形態においては、光信号210の光学的通信は、傾斜部品122と所与の半導体ダイとの間の光近接通信を含む。また、いくつかの実施形態においては、光学的結合は、所与の半導体ダイがその親ウェハから切断された後に端部211を研磨することによって容易にされることに注意すべきである。この研磨は、端部212の粗さを、確実に光信号210の搬送波長よりも小さくし得る。いくつかの実施形態においては、端部212の研磨は、端部212に関連した表面以外の、所与の半導体ダイの表面を通して光信号210を光学的に結合することによって避けることができる。これは図3に示されており、図3はチップパッケージ100の側面図を示すブロック図を表わす。特に、光学結合要素130は、傾斜部品122の表面に対する法線310に沿って光信号210を方向転換し得る。そして、光信号210は、端部212に代えて表面312を介して所与の半導体ダイに進入し得る。したがって、光信号210は、鋸刃線に関連しない表面を通して所与の半導体ダイに進入し、その表面はより小さい表面粗さであり、かつ低減された光散乱および損失を有し得る。先述の実施形態は、半導体ダイ110へおよび/または半導体ダイ110への、光信号および/または電気信号を結合するための傾斜部品122の使用を例示したが、他の実施形態においては、傾斜部品122を介した半導体ダイ110間の間接通信とは対照的に、半導体ダイ110間の直接通信すなわち、直接スタック内intrastack通信であってもよい。これは図4に示されており、図4は、チップパッケージ100の側面図を示すブロック図を表わす。特に、光信号210は、傾斜部品122を用いることなく、半導体ダイ110における半導体ダイ110-1および110-2のような一対の半導体ダイ間に直接的にかつ光学的に伝達される。この直接通信または、傾斜部品122を用いた通信を容易にするために、1つまたはより多くの半導体ダイ110が、光導波路、光信号210の伝播方向をリルートまたは変更し得る光学結合要素、および/または光源を含み得ることに注意すべきである。また、直接スタック内通信は、光信号210のルーティングを実行する1つまたはより多くの半導体ダイ110によって容易とされ得ることに注意すべきである。いくつかの実施形態においては、直接スタック内通信は、1つ以上の半導体ダイ110におけるTSV、および/またはこれらのTSVを取り囲む接着層における開口部によって容易とされる。図5は、スタック112図1が4つの半導体ダイ110を含むチップパッケージ100の上面図を示すブロック図を表わす。このチップパッケージ100の図は、いくつかの実施形態において、はんだパッド510が非長方形であり得ることを示している。たとえば、はんだパッド510は、80μm幅で120μm長さの楕円形状を有し得る。半導体ダイ110および/または傾斜部品122上のこれらのはんだパッド形状は、ある程度の水平位置誤差および/または垂直位置誤差に耐性を有し得る。いくつかの実施形態においては、はんだパッドは、傾斜部品122の端部へと移動され得る。これは、垂直配向すなわち、図1における角度126が0°を容易にし得る。この構成は、入出力I/O信号線および電力線に関連する接点またはパッドが、下方の突起spineに代えて傾斜部品の端部であるようなメモリモジュールを容易にする。このようにして、傾斜部品における多くの拡散層が低減され得る。たとえば、このメモリモジュールにおいては、傾斜部品312の端部に沿って、60個の接点またはパッドがある。図1を再び参照して、上記においては、傾斜部品122と半導体ダイ110との間、または半導体ダイ110間における1つ以上の光信号の通信が記載されたが、他の実施形態においては、1つまたはより多くの電気信号も通信される。たとえば、傾斜部品122は、電気信号を搬送する信号線を含み得る。これらの実施形態においては、傾斜部品122は、はんだ、マイクロスプリング、以下で説明されるボールインピットballinpit構造におけるミクロスフェア、および/または異方性導電膜とも称される、異方性エラストマ膜のような異方性膜を含むさまざまな技術を用いて、半導体ダイ110に電気的および/または機械的に結合され得る。この半導体ダイ110へおよび/または半導体ダイ110からの電気信号の通信は、傾斜部品122および半導体ダイ110の表面上または表面近傍のPxCコネクタ図示せずを介した、高帯域幅かつ低時間遅れ通信を提供し得る容量結合信号の容量結合近接通信のような近接通信PxCを含み得る。したがって、いくつかの実施形態においては、傾斜部品120と半導体ダイ110との間および、より一般的には、チップパッケージ内の要素間、またはチップパッケージと外部機器との間の通信は、PxCは、電気的近接通信とも称される容量結合信号の通信、光学的近接通信とも称される光学結合信号の通信、電磁的近接通信とも称される電磁結合信号の通信、誘導結合信号の通信、および/または、導電結合信号の通信のような電磁的に結合された信号のPxCを含み得る。電気信号がPxCを用いて通信される実施形態においては、一般的に、得られた電気接点のインピーダンスは導電性および/または容量性であり得、すなわち、同相成分および/または異相成分を含む複素インピーダンスを有し得る。はんだ、マイクロスプリング、異方性層のような電気接点機構にかかわらず、接点に関連したインピーダンスが導電性である場合は、従来の送受信I/O回路がチップパッケージ300内の要素において用いられてもよい。しかし、複素のそして、おそらく、可変のインピーダンスを有する接点について、送受信I/O回路は、2009年4月17日に出願された、ロバートJドロストらによる可変複素インピーダンスを用いたコネクタ用の受信回路ReceiveCircuitforConnectorswithVariableComplexImpedanceと題する米国特許出願12/425,871に記載された1つ以上の実施形態を含み、その内容は、参照により本明細書に引用される。次に、方法の実施形態を説明する。図6は、先述のチップパッケージの実施形態の1つにおいて光信号を通信するための方法600を示すフロー図を表わす。この方法において、光信号は、垂直スタック内に垂直方向に配列された一組の半導体ダイに堅固に機械的に結合された傾斜部品における光導波路内を搬送される動作610。なお、半導体ダイは、互いに水平方向にオフセットされ、それによって、垂直スタックの一方の側面に階段状テラスを規定することに注意すべきである。さらに、傾斜部品は、垂直スタックの一方の側面において、その階段状テラスに沿った方向に略平行に位置付けられ、その方向は水平方向と垂直方向との間である。そして、光信号は、光学結合要素を用いて、一組の半導体ダイにおけるある半導体ダイに光学的に結合される動作612。方法600のいくつかの実施形態においては、追加的な動作あるいはより少ない動作があってもよい。さらに、動作の順序が変更されてもよく、および/または、2つまたはより多くの動作が、単一の動作に結合されてもよい。次に、電子機器の実施形態を説明する。図7は、先述のチップパッケージの実施形態のうちの1つであり得るチップパッケージ710を含む電子機器700を示すブロック図を表わす。例示的な実施形態においては、先述のチップパッケージの実施形態のうちの1つのようなチップパッケージは、高性能デバイスを容易にし得る。たとえば、いくつかの実施形態においては、傾斜スタックチップパッケージは、デュアルインラインメモリモジュールdualinlinememorymodule内に含まれる。たとえば、傾斜スタックチップパッケージ内には、ダイナミックランダムアクセスメモリまたは他のタイプのメモリ記憶デバイスのようなメモリデバイスが最大80個あり得る。必要に応じて、悪質のまたは欠陥のあるメモリデバイスを無効にすることができる。したがって、80個のうちの72個のメモリデバイスが用いられるかもしれない。さらに、この構成は、メモリモジュールにおけるメモリデバイスの全帯域幅を露出し、任意のメモリデバイスへのアクセスにおける時間遅れがほとんどまたは全くないようにする。代替的に、デュアルインラインメモリモジュールは、各々が傾斜スタックチップパッケージを含み得る複数のフィールドを含み得る。たとえば、あるデュアルインラインメモリモジュールには、各々が9つのメモリデバイスを含む4つの傾斜スタックチップパッケージを含まれ得る。いくつかの実施形態においては、1つまたはより多くのチップパッケージを含み得る1つ以上のこれらのデュアルインラインメモリモジュールは、プロセッサに結合され得る。たとえば、プロセッサは、容量的に信号を結合する容量性近接通信capacitiveproximitycommunication:PxCを用いて、1つまたはより多くのデュアルインラインメモリモジュールに結合され得る。そして、プロセッサは、C4はんだボールを用いて基板上に搭載され得る。したがって、電子機器700は、VLSI回路、スイッチ、ハブ、ブリッジ、ルータ、通信システム、ストレージエリアネットワーク、データセンタ、ローカルエリアネットワークのようなネットワーク、および/または、マルチコアプロセッサコンピュータシステムのようなコンピュータシステムのような、機器またはシステムを含み得る。さらに、コンピュータシステムは、限定されないが、マルチソケット、マルチラックサーバのようなサーバ、ラップトップコンピュータ、通信機器または通信システム、パーソナルコンピュータ、ワークステーション、メインフレームコンピュータ、ブレード、企業用コンピュータenterprisecomputer、データセンタ、携帯演算機器、スーパーコンピュータ、ネットワーク接続記憶装置networkattachedstorage:NASシステム、ストレージエリアネットワークSANシステム、および/または、他の電子演算機器を含み得る。なお、所与のコンピュータシステムは、1つの場所にあってもよいし、複数の地理的に離れた場所にわたって分散されてもよい。チップパッケージ100図1~図5および電子機器700は、より少ない要素を含んでもよいし、追加の要素を含んでもよい。たとえば、傾斜部品上に1つまたはより多くの半導体ダイについてのはんだパッドを含まないことによるような、傾斜スタックチップパッケージにおける半導体ダイのスタックに規定される断絶breakがあってもよい。さらに、チップパッケージの実施形態における1つまたはより多くの要素は、光モジュレータ、追加フィルタaddfilterのような光マルチプレクサ、ドロップフィルタdropfilterのような光デマルチプレクサ、光フィルタ、および/または光スイッチを含み得る。さらに、これらの機器およびシステムは、多くの個別のアイテムを有するものとして示されるが、本明細書において記載された実施形態の構造図というよりはむしろ、存在し得るさまざまな特徴の機能的記述であることが意図されている。したがって、これらの実施形態において、2つ以上の要素が単一の要素に結合されてもよいし、および/または、1つまたはより多くの要素の位置が変更されてもよい。さらに、先述の実施形態における機能は、当該技術分野で公知であるように、より多いハードウェアと少ないソフトウェアとで実行されてもよく、あるいは、より少ないハードウェアとより多いソフトウェアとで実行されてもよい。先述の実施形態は、チップパッケージにおいてシリコンのような半導体ダイを用いているが、他の実施形態においては、1つまたはより多くのこれらのチップにおける基板材料として半導体以外の異なる材料が用いられてもよい。しかしながら、シリコンが用いられる実施形態においては、半導体ダイ110図1~図5は、標準的なシリコン処理を用いて製造され得る。これらの半導体ダイは、ロジック機能および/またはメモリ機能を支援するシリコン領域を提供し得る。さらに、図1を再び参照して、傾斜部品122は、半導体ダイ110と電気的に結合するための金属配線を有するプラスチック基板のような受動部品であってもよい。たとえば、傾斜部品122は、射出成型プラスチックを用いて製造されてもよい。あるいは、傾斜部品122は、リソグラフィ的に規定された配線、信号線または光導波路を有する他の半導体ダイであってもよい。たとえば、光導波路128図1~図5は、シリコンオンインシュレータsilicononinsulator技術を用いて実現されてもよい。傾斜部品122が半導体ダイを含む実施形態においては、制限増幅器のような能動デバイスが、信号線間のクロストークを低減するために含まれてもよい。さらに、クロストークは、作動信号化differentialsignalingを用いる能動型または受動型いずれかの傾斜部品122において低減され得る。いくつかの実施形態においては、傾斜部品122は、はんだボール138のようなはんだボールを介して半導体ダイ110間でデータ信号および電力信号を伝達するトランジスタおよび配線を含む。たとえば、傾斜部品122は、高圧信号を含んでもよい。これらの信号は、キャパシタ-キャパシタ降圧レギュレータのような降圧レギュレータ、ならびに、半導体ダイ110に結合するためのキャパシタおよび/またはインダクタの個別部品を用いて、半導体ダイ110上での使用のために降圧され得る。さらに、傾斜部品122は、メモリのためのバッファチップまたはロジックチップ、および/または、外部機器および/またはシステムへのI/Oコネクタを含み得る。たとえば、I/Oコネクタは、外部機器に結合するための1つ以上のボールボンド、ワイヤボンド、端部コネクタ、および/またはPxCコネクタを含み得る。いくつかの実施形態においては、これらのI/Oコネクタは、傾斜部品122の背面であってもよく、傾斜部品122は、PxCコネクタまたははんだパッドたとえば、はんだパッド144-2のような半導体ダイ110近傍の追加的なコネクタにI/Oコネクタを結合する、1つまたはより多くのシリコン貫通ビアTSVを含んでもよい。いくつかの実施形態においては、傾斜部品122および半導体ダイ110は、プリント回路基板または半導体ダイのような追加基板上に搭載される。この追加基板は、外部機器へ結合するためのボールボンド、ワイヤボンド、端部コネクタ、および/またはPxCコネクタを含み得る。これらのI/Oコネクタが追加基板の背面である場合は、追加基板は1つ以上のTSVを含み得る。先述したように、いくつかの実施形態においては、追加的な熱拡散材料140および、より一般的には、高熱伝導率を有する半導体ダイ110間の中間材料が、1つ以上の半導体ダイ110および/または傾斜部品122についての回路の動作中に生成される熱を取り除くのに役立ち得る。この熱管理は、以下の熱経路、すなわち、半導体ダイ110の平面における第1の熱経路、接着層132の平面における第2の熱経路、および/または追加的な熱拡散材料140の平面における第3の熱経路の任意のものを含み得る。特に、これらの熱経路に関連する熱流束は、チップパッケージの端部における熱結合を介して、互いに独立して管理され得る。この熱管理は、位相変化冷却法phasechangecooling、浸漬式冷却法、および/または冷却板の使用を含み得ることに注意すべきである。さらに、チップパッケージの端部における断面積を通って拡散する第1の熱経路に関連する熱流束は、公称厚み134の関数である。したがって、半導体ダイ110のより大きなまたはより小さい公称厚みを有するチップパッケージにおいては、熱管理は異なり得る。先述の実施形態は、チップパッケージの特定の構成を示しているが、要素の機械的アライメントを実現するために、多くの技術および構成が用いられてもよい。たとえば、半導体ダイ110および/または傾斜部品122は、ボールアンドピットballandpitアライメント技術および、より一般的には、ポジティブフィーチャインネガティブフィーチャpositivefeatureinnegativefeatureアライメント技術を用いて互いに対して位置付けられてもよい。特に、ボールは、スタック112における半導体ダイ110に機械的に結合するとともに相対的に揃えるように、エッチピットに位置付けられ得る。他の実施形態においては、半球型バンプのようなさまざまなポジティブフィーチャが用いられ得る。したがって、一般的には、チップパッケージにおける要素上のポジティブおよびネガティブな表面フィーチャを機械的にロックする任意の組み合わせが、チップパッケージを揃えおよび/または組立てるために用いられてもよい。なお、いくつかの再加工を可能とするパッケージング技術は、パッケージングおよび組立て前に、より低い半導体ダイの歩留まりまたは広範囲にテストするための高い費用に直面したときに、より費用対効果があることに注意すべきである。したがって、半導体ダイ110と傾斜部品112との間の機械的、光学的および/または電気的な結合が再結合可能であるremateable実施形態においては、組立て、検査、または通電テスト時に認識される粗悪チップを交換するような再加工を可能とすることによって、チップパッケージの歩留まりを増加することができる。この点において、再結合可能な機械的、光学的または電気的結合は、再加工またははんだを用いる場合のような加熱を必要とすることなく、繰り返しすなわち、2回以上確立および分解が可能な機械的または電気的結合であると理解されるべきである。いくつかの実施形態においては、再結合可能な機械的、光学的または電気的結合は、一緒に留める要素のような互いに対して結合するように設計された、オスメス要素を含む。いくつかの実施形態においては、先述の実施形態におけるチップパッケージの少なくとも一部の周りに任意的なカプセル化があってもよいことに注意すべきである。さらに、チップパッケージにおける要素間のエアギャップは、熱の除去を改善するためにアンダーフィルされてもよい。これは角度126を低減すること、すなわち、半導体ダイ110がより垂直方向114に傾くことによって容易にされ得る。上記の説明は、任意の当業者が本開示を実行および使用することができることを意図しており、特定の用途およびその要件の内容において提供される。さらに、本開示の実施形態の上記の説明は、例示および説明の目的のためだけに提供されている。それらは、包括的であること、または本開示を開示された形態に限定することを意図したものではない。したがって、多くの修正および変形が当業者には明らかであり、本明細書において規定された一般的な原理は、本開示の精神および範囲から逸脱することなく、他の実施形態および用途に適用され得る。さらに、先述の実施形態の議論は、本開示を限定することを意図したものではない。そのため、本開示は、示された実施形態に限定することを意図したものではなく、本明細書に開示された原理および特徴に一致する最も広い範囲に一致することを意図したものである。"