正および負の電圧を生成するチャージポンプ回路の制御回路であって、入力電圧が印加される入力端子と、接地電圧が印加される接地端子と、フライングキャパシタの第1電極が接続される第1端子と、前記フライングキャパシタの第2電極が接続される第2端子と、第1ホールドキャパシタの第1電極が接続される第3端子と、第2ホールドキャパシタの第1電極が接続される第4端子と、前記入力端子と前記第1端子の間に設けられた第1スイッチと、前記接地端子と前記第1端子の間に設けられた第2スイッチと、前記接地端子と前記第2端子の間に設けられた第3スイッチと、前記第2端子と前記第4端子の間に設けられた第4スイッチと、前記第1端子と前記第3端子の間に設けられた第5スイッチと、前記第2端子と前記第3端子の間に設けられた第6スイッチと、前記入力端子と前記第3端子の間に設けられた第7スイッチを、前記第1スイッチから第7スイッチのオン、オフ状態を制御することにより、1第1モードにおいて、前記第3端子に前記入力電圧を、前記第4端子に前記入力電圧を反転した負電圧を発生させ、2第2モードにおいて、前記第3端子に前記入力電圧の略1/2倍の電圧を、前記第4端子に、前記入力電圧の略1/2倍の電圧を反転した負電圧を発生させるコントローラと、を備え、前記コントローラは、前記第1モードから前記第2モードへの移行を指示されると、遷移期間にわたり、前記第3スイッチおよび前記第5スイッチをオンする第1状態と、前記第2スイッチおよび前記第4スイッチをオンする第2状態と、を交互に繰り返す第3モードで動作し、その後、第2モードで動作することを特徴とする制御回路。前記コントローラは、前記遷移期間において、前記第1状態と前記第2状態の間に、すべてのスイッチをオフする第3状態を挿入することを特徴とする請求項1に記載の制御回路。前記遷移期間は、前記第2モードへの移行を指示されてから、前記第3端子の電圧が所定の第1しきい値電圧に低下するまでの期間であることを特徴とする請求項1または2に記載の制御回路。前記第1しきい値電圧は、前記入力電圧の略1/2倍であることを特徴とする請求項3に記載の制御回路。前記入力電圧と接地電圧を分圧する第1、第2抵抗と、前記第3端子の電圧と接地電圧を分圧する第3、第4抵抗と、前記第1、第2抵抗の接続点の電圧と、前記第3、第4抵抗の接続点の電圧を比較する第1コンパレータと、を含む第1電圧監視回路をさらに備え、前記第1コンパレータの出力信号にもとづき、前記遷移期間を終了することを特徴とする請求項3に記載の制御回路。前記遷移期間は、前記第2モードへの移行を指示されてから、前記第4端子の電圧が所定の第2しきい値電圧に上昇するまでの期間であることを特徴とする請求項1または2に記載の制御回路。前記第2しきい値電圧は、前記入力電圧の略1/2倍の電圧を反転した負電圧であることを特徴とする請求項6に記載の制御回路。前記入力電圧と接地電圧を分圧する第5、第6抵抗と、前記入力電圧と前記第4端子の電圧を分圧する第7、第8抵抗と、前記第5、第6抵抗の接続点の電圧と、前記第7、第8抵抗の接続点の電圧を比較する第2コンパレータと、を含む第2電圧監視回路をさらに備え、前記第2コンパレータの出力信号にもとづき、前記遷移期間を終了することを特徴とする請求項6に記載の制御回路。ひとつの半導体基板上に一体集積化されることを特徴とする請求項1から8のいずれかに記載の制御回路。請求項1から9のいずれかに記載の制御回路と、前記制御回路の第1端子と第2端子の間に接続されるフライングキャパシタと、その第1電極が前記制御回路の第3端子と接続され、その第2電極が接地される第1ホールドキャパシタと、その第1電極が前記制御回路の第4端子と接続され、その第2電極が接地される第2ホールドキャパシタと、を備えることを特徴とするチャージポンプ回路。請求項1から9のいずれかに記載の制御回路と、前記制御回路の第1端子と第2端子の間に接続されるフライングキャパシタと、その第1電極が前記制御回路の第3端子と接続され、その第2電極が接地される第1ホールドキャパシタと、その第1電極が前記制御回路の第4端子と接続され、その第2電極が接地される第2ホールドキャパシタと、その上側電源端子に前記第1ホールドキャパシタに生ずる電圧を受け、その下側電源端子に前記第2ホールドキャパシタに生ずる電圧を受け、オーディオ信号を増幅するアンプと、前記オーディオ信号の振幅に応じて、前記制御回路の第1モードと第2モードを切りかえるモード制御部と、を備えることを特徴とするオーディオ信号処理回路。請求項1から9のいずれかに記載の制御回路と、前記制御回路の第1端子と第2端子の間に接続されるフライングキャパシタと、その第1電極が前記制御回路の第3端子と接続され、その第2電極が接地される第1ホールドキャパシタと、その第1電極が前記制御回路の第4端子と接続され、その第2電極が接地される第2ホールドキャパシタと、その上側電源端子に前記第1ホールドキャパシタに生ずる電圧を受け、その下側電源端子に前記第2ホールドキャパシタに生ずる電圧を受け、オーディオ信号を増幅するアンプと、前記オーディオ信号の振幅に応じて、前記制御回路の第1モードと第2モードを切りかえるモード制御部と、を備えることを特徴とする電子機器。本発明者は、図1aのチャージポンプ回路2bについて検討した結果、以下の課題を認識するに至った。チャージポンプ回路2bの昇圧率が1倍から1/2倍に切りかえられる状況を考察する。上述のように、昇圧率が1倍のとき、フライングキャパシタCF、第1ホールドキャパシタCH1それぞれの両端間にはVDDが生じている。この状態で昇圧率が1/2倍に切りかえられると、フライングキャパシタCFと第1ホールドキャパシタCH1が直列にスタックされ、2×VDDの電圧が発生し、入力電圧VDDより高くなるため、チャージポンプ回路2bからスイッチングレギュレータ2aに向かって電流Idが逆流する。本発明は係る課題に鑑みてなされたものであり、そのある態様の例示的な目的のひとつは、昇圧率の切りかえの際に、電流の逆流を防止可能なチャージポンプ回路およびその制御回路の提供にある。本発明のある態様は、正および負の電圧を生成するチャージポンプ回路の制御回路に関する。この制御回路は、入力電圧が印加される入力端子と、接地電圧が印加される接地端子と、フライングキャパシタの第1電極が接続される第1端子と、フライングキャパシタの第2電極が接続される第2端子と、第1ホールドキャパシタの第1電極が接続される第3端子と、第2ホールドキャパシタの第1電極が接続される第4端子と、入力端子と第1端子の間に設けられた第1スイッチと、接地端子と第1端子の間に設けられた第2スイッチと、接地端子と第2端子の間に設けられた第3スイッチと、第2端子と第4端子の間に設けられた第4スイッチと、第1端子と第3端子の間に設けられた第5スイッチと、第2端子と第3端子の間に設けられた第6スイッチと、入力端子と第3端子の間に設けられた第7スイッチを、第1スイッチから第7スイッチのオン、オフ状態を制御することにより、1第1モードにおいて、第3端子に入力電圧を、第4端子に入力電圧を反転した負電圧を発生させ、2第2モードにおいて、第3端子に入力電圧の略1/2倍の電圧を、第4端子に、入力電圧の略1/2倍の電圧を反転した負電圧を発生させるコントローラと、を備える。コントローラは、第1モードから第2モードへの移行を指示されると、ある遷移期間にわたり、第3スイッチおよび第5スイッチをオンする第1状態と、第2スイッチおよび第4スイッチをオンする第2状態と、を交互に繰り返す第3モードで動作し、その後、第2モードで動作する。この態様によると、遷移期間の間は、第1状態と第2状態を交互に繰り返すことにより、フライングキャパシタに対する充電が停止され、フライングキャパシタおよび第1、第2ホールドキャパシタの電荷は負荷によって徐々に放電されていく。フライングキャパシタと2つのホールドキャパシタそれぞれの両端間の電位差が、十分に小さくなった後に通常の第2モードに遷移することで、逆流を抑制できる。コントローラは、遷移期間において、第1状態と第2状態の間に、すべてのスイッチをオフする第3状態を挿入してもよい。第2モードを3状態で動作させる際には、遷移期間をそれと同じ3状態で動作させることにより、コントローラの構成を簡素化できる。遷移期間は、第2モードへの移行を指示されてから、第3端子の電圧が所定の第1しきい値電圧に低下するまでの期間であってもよい。これにより、フライングキャパシタや2つのホールドキャパシタの電荷が十分放電された後に、第2モードに移行できる。第1しきい値電圧は、入力電圧VDDの略1/2倍であってもよい。この場合、フライングキャパシタおよび2つのホールドキャパシタそれぞれの電位差がVDD/2まで低下すると、第2モードに移行する。したがって、フライングキャパシタと第1ホールドキャパシタをスタックしたときに、それらの両端間の電圧は、VDD/2×2=VDDとなり、入力電圧VDDと等しくなり、電源電流の逆流を好適に防止できる。ある態様の制御回路は、入力電圧と接地電圧を分圧する第1、第2抵抗と、第3端子の電圧と接地電圧を分圧する第3、第4抵抗と、第1、第2抵抗の接続点の電圧と、第3、第4抵抗の接続点の電圧を比較する第1コンパレータと、を含む第1電圧監視回路をさらに備えてもよい。第1コンパレータの出力信号にもとづき、遷移期間を終了してもよい。遷移期間は、第2モードへの移行を指示されてから、第4端子の電圧が所定の第2しきい値電圧に上昇するまでの期間であってもよい。これにより、フライングキャパシタや2つのホールドキャパシタの電荷が十分放電された後に、第2モードに移行できる。第2しきい値電圧は、入力電圧の略1/2倍の電圧を反転した負電圧であってもよい。この場合、フライングキャパシタおよび2つのホールドキャパシタそれぞれの電位差がVDD/2まで低下すると、第2モードに移行する。したがって、フライングキャパシタと第1ホールドキャパシタをスタックしたときに、それらの両端間の電圧は、VDD/2×2=VDDとなり、入力電圧VDDと等しくなり、遷移状態から第2モードにスムーズに移行できる。ある態様の制御回路は、入力電圧と接地電圧を分圧する第5、第6抵抗と、入力電圧と第4端子の電圧を分圧する第7、第8抵抗と、第5、第6抵抗の接続点の電圧と、第7、第8抵抗の接続点の電圧を比較する第2コンパレータと、を含む第2電圧監視回路をさらに備えてもよい。第2コンパレータの出力信号にもとづき、遷移期間を終了してもよい。ある態様の制御回路は、ひとつの半導体基板上に一体集積化されてもよい。一体集積化とは、回路の構成要素のすべてが半導体基板上に形成される場合や、回路の主要構成要素が一体集積化される場合が含まれ、回路定数の調節用に一部の抵抗やキャパシタなどが半導体基板の外部に設けられていてもよい。本発明の別の態様は、チャージポンプ回路に関する。このチャージポンプ回路は、上述のいずれかの態様の制御回路と、制御回路の第1端子と第2端子の間に接続されるフライングキャパシタと、その第1電極が制御回路の第3端子と接続され、その第2電極が接地される第1ホールドキャパシタと、その第1電極が制御回路の第4端子と接続され、その第2電極が接地される第2ホールドキャパシタと、を備えてもよい。本発明の別の態様は、オーディオ信号処理回路に関する。オーディオ信号処理回路は、上述のチャージポンプ回路と、その上側電源端子に第1ホールドキャパシタに生ずる電圧を受け、その下側電源端子に第2ホールドキャパシタに生ずる電圧を受け、オーディオ信号を増幅するアンプと、オーディオ信号の振幅に応じて、制御回路の第1モードと第2モードを切りかえるモード制御部と、を備えてもよい。本発明の別の態様は、電子機器に関する。電子機器は、上述のチャージポンプ回路と、その上側電源端子に第1ホールドキャパシタに生ずる電圧を受け、その下側電源端子に第2ホールドキャパシタに生ずる電圧を受け、オーディオ信号を増幅するアンプと、オーディオ信号の振幅に応じて、制御回路の第1モードと第2モードを切りかえるモード制御部と、を備えてもよい。なお、以上の構成要素の任意の組み合わせや本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。本発明のある態様によれば、昇圧率の切りかえの際に、電流の逆流を防止できる。以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。本明細書において、部材Aが、部材Bと接続された状態とは、部材Aと部材Bが物理的に直接的に接続される場合のほか、部材Aと部材Bが、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。同様に、部材Cが、部材Aと部材Bの間に設けられた状態とは、部材Aと部材C、あるいは部材Bと部材Cが直接的に接続される場合のほか、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。図2は、本発明の実施の形態に係る制御回路100を備えるチャージポンプ回路2bの構成を示す回路図である。制御回路100は、フライングキャパシタCF、第1ホールドキャパシタCH1、第2ホールドキャパシタCH2とともに、正の電圧CPVDDと負の電圧CPVSSを生成するチャージポンプ回路2bを形成する。制御回路100は、昇圧率の異なる第1モードと第2モードが切りかえ可能に構成される。第1モードにおいて、CPVDD≒VDD、CPVSS≒-VDDとなり、第2モードにおいてCPVDD≒VDD/2、CPVSS≒-VDD/2となる。制御回路100は、入力端子IN、接地端子GND、第1端子P1~第4端子P4、第1スイッチSW1~第7スイッチSW7、コントローラ10および電圧監視回路20を備え、ひとつの半導体基板上に一体集積化される。入力端子INには、外部からの直流の入力電圧VDDが印加される。接地端子GNDには、接地電圧が供給される。第1端子P1には、フライングキャパシタCFの第1電極が接続され、第2端子P2にはフライングキャパシタCFの第2電極が接続される。第3端子P3には、第1ホールドキャパシタCH1の第1電極が接続され、第4端子P4には、第2ホールドキャパシタCH2の第1電極が接続される。第1スイッチSW1は、入力端子INと第1端子P1の間に設けられる。第2スイッチSW2は、接地端子GNDと第1端子P1の間に設けられる。第3スイッチSW3は、接地端子GNDと第2端子P2の間に設けられる。第4スイッチSW4は、第2端子P2と第4端子P4の間に設けられる。第5スイッチSW5は、第1端子P1と第3端子P3の間に設けられる。第6スイッチSW6は、第2端子P2と第3端子P3の間に設けられる。第7スイッチSW7は、入力端子INと第3端子P3の間に設けられる。チャージポンプ回路2bは、第3端子P3に生ずる電圧を正電圧CPVDDとして、第4端子P4に生ずる電圧を負電圧CPVSSとして出力する。コントローラ10は、第1スイッチSW1から第7スイッチSW7のゲート電圧を生成し、各スイッチのオン、オフ状態を制御する。コントローラ10には、モードを指示する制御信号SMODEが入力される。コントローラ10は、第1モードにおいて、第3端子P3に入力電圧VDDを、第4端子P4に入力電圧VDDを反転した負電圧-VDDを発生させる。また、第2モードにおいて、第3端子P3に入力電圧VDDの略1/2倍の電圧VDD/2を、第4端子P4に、入力電圧VDDの略1/2倍VDD/2の電圧を反転した負電圧-VDD/2を発生させる。図3a、bは、第1モード、第2モードにおける第1スイッチSW1~第7スイッチSW7の状態を示す回路図である。図示されるスイッチはオン状態を示し、不図示のスイッチはオフ状態を意味する。図3aは、第1モードの状態遷移を示す。コントローラ10は、第1モードにおいて、第7スイッチSW7を固定的にオンし、第3端子P3に入力電圧VDDを固定的に印加する。これにより、CPVDD=VDDが生成される。また、CPVSS=-VDDを生成するために、第1状態φ1と第2状態φ2を交互に繰り返す。第1状態φ1において、コントローラ10は、フライングキャパシタCFを入力電圧VDDで充電するように、スイッチを制御する。具体的には、第1スイッチSW1および第3スイッチSW3をオンする。第2状態φ2では、第1状態φ1において充電されたフライングキャパシタCFを、逆極性で第2ホールドキャパシタCH2と接続する。具体的には、第2スイッチSW2および第4スイッチSW4をオンする。これにより、CPVSS=-VDDとなる。図3bは、第2モードの状態遷移を示す。第2モードでは、第1状態φ1、第3状態φ3、第2状態φ2が順に繰り返される。第1状態φ1では、フライングキャパシタCFと第1ホールドキャパシタCH1が同じ極性で接続される。具体的には、第5スイッチSW5および第3スイッチSW3がオンされる。直前の第2状態φ2において、フライングキャパシタCFの両端間の電圧はVDD/2であるため、第1状態φ1では、第1ホールドキャパシタCH1がVDD/2で充電される。また、この第1状態φ1は、第3状態φ3に先立ち、第1ホールドキャパシタCH1と第2ホールドキャパシタCH2の両端間の電圧を揃える役割を果たす。続く第3状態φ3では、コントローラ10は、第1ホールドキャパシタCH1とフライングキャパシタCFを、接地端子と入力端子INの間に直列にスタックする。第1ホールドキャパシタCH1の容量値とフライングキャパシタCFの容量値は等しく、また直前の第1状態φ1において、第1ホールドキャパシタCH1とフライングキャパシタCFの両端間の電圧は揃っている。したがって第3状態φ3において、フライングキャパシタCFと第1ホールドキャパシタCH1は、それぞれ等しくVDD/2で充電される。続く第2状態φ2では、コントローラ10は、フライングキャパシタCFを第2ホールドキャパシタCH2に逆極性で接続する。具体的には、第2スイッチSW2および第4スイッチSW4をオンする。これにより、CPVSS=-VDD/2となる。コントローラ10は、制御信号SMODEが、第1モードから第2モードへの移行を指示すると、ある遷移期間の間、第3モードの制御を行い、その後、第2モードに移行する。図4a、bは、遷移期間τにおける第3モードの状態を示す回路図である。図4aは、第3モードの第1の制御例である。コントローラ10は、第3スイッチSW3および第5スイッチSW5をオンする第1状態φ1と、第2スイッチSW2および第4スイッチSW4をオンする第2状態φ2と、をある遷移期間にわたり交互に繰り返し、その後、第2モードで動作する。第3モードの第1状態φ1は、第2モードの第1状態φ1と同じであり、第3モードの第2状態φ2は、第2モードの第2状態φ2と同じである。図4bの制御例では、第1状態φ1と第2状態φ2の間に、第1スイッチSW1および第6スイッチSW6をオフし、フライングキャパシタCFを孤立させる第3状態φ3が挿入されている。第3状態φ3では、すべてのスイッチSW1~SW7をオフしてもよい。この場合、第1状態φ1、第3状態φ3、第2状態φ2が順に繰り返される。第3モードの第3状態φ3は、第2モードの第3状態φ3のスイッチSW1、SW6をオフとしたものである。続いて遷移期間について説明する。遷移期間τは、第2モードへの移行を指示されてから、第3端子P3の電圧CPVDDが所定の第1しきい値電圧VTH1に低下するまでの期間としてもよい。第1しきい値電圧VTH1は、好ましくは入力電圧VDDの略1/2倍の電圧VDD/2である。遷移期間の終期を決定するために、電圧監視回路20が設けられる。電圧監視回路20は、電圧CPVDDをしきい値電圧VTH1と比較することにより、遷移期間τの終期を決定する。図5aは、電圧監視回路20の第1の構成例を示す回路図である。電圧監視回路20aは、第1抵抗R1~第4抵抗R4および第1コンパレータ22を備える。第1抵抗R1、第2抵抗R2は、入力端子INと接地端子の間に順に直列に接続され、入力電圧VDDを分圧する。第3抵抗R3および第4抵抗R4は、第3端子P3と接地端子の間に順に直列に設けられる。第1コンパレータ22は、第1抵抗R1と第2抵抗R2の接続点の電圧VDD’と、第3抵抗R3と第4抵抗R4の接続点CPVDD’の電圧を比較する。第1コンパレータ22は、CPVDD’>VDD’のときハイレベル、CPVDD’<VDD’のときローレベルとなる検出信号S11を生成する。図5aの電圧監視回路20aにおいて、VDD’=R2/R1R2×VDDCPVDD’=R4/R3R4×CPVDDが成り立つ。したがって、電圧監視回路20aにおけるしきい値電圧VTH1は、式1で与えられる。VTH1=R2R3R4/{R4R1R2}×VDD...1コントローラ10は、制御信号SMODEが第2モードへの遷移を指示してから、検出信号S11がローレベルとなるまでを遷移期間τとする。電圧監視回路20は、第3端子P3の電圧CPVDDに加えて、あるいはそれに代えて、第4端子P4の電圧CPVSSにもとづいて、遷移期間τの終期を決定してもよい。すなわち、遷移期間τは、第2モードへの移行を指示されてから、第4端子P4の電圧CPVSSが所定の負の第2しきい値電圧VTH2に上昇するまでの期間であってもよい。第2しきい値電圧VTH2は、入力電圧VDDの略1/2倍の電圧を反転した負電圧-VDD/2とすることが望ましい。図5bは、電圧監視回路20の第2の構成例を示す回路図である。電圧監視回路20bは、第5抵抗R5~第8抵抗R8、第2コンパレータ24を備える。第5抵抗R5および第6抵抗R6は、入力端子INと接地端子の間に直列に接続され、入力電圧VDDと接地電圧を分圧する。第7抵抗R7と第8抵抗R8は、入力端子INと第4端子P4の間に直列に設けられ、入力電圧VDDと第4端子P4の電圧CPVSSを分圧する。第2コンパレータ24は、第5抵抗R5と第6抵抗R6の接続点の電圧VDD’と、第7抵抗R7と第8抵抗R8の接続点の電圧CPVSS’を比較する。第2コンパレータ24は、CPVSS’’>VSS’’のときハイレベル、CPVSS’’<VDD’’のときローレベルとなる検出信号S12を生成する。図5bの電圧監視回路20bにおいては、VDD’’=R6/R5R6×VDDCPVSS’’=CPVSSR8/R7R8×VDD-CPVSSが成り立つ。したがって、電圧監視回路20bにおけるしきい値電圧VTH2は、式2で与えられる。VTH2=R7R8/R7×{R6/R5R6-R8/R7R8}×VDD...2コントローラ10は、第2コンパレータ24の出力信号S12にもとづき、遷移期間τを終了する。以上が制御回路100の構成である。続いてその動作を説明する。図2のチャージポンプ回路2bは、図1の電子機器1に好適に適用できる。図6は、図2のチャージポンプ回路2bを備える図1の電子機器1の動作を示す波形図である。ここでは理解の容易のために、オーディオ信号S2は正弦波であるものとする。図6の上段には、オーディオ信号S2に加えて、電圧CPVDD、CPVSSが示され、下段には、スイッチングレギュレータ2aから入力端子INに供給される電源電流Idが示される。時刻t1より前に、チャージポンプ回路2bは第1モードで動作しており、メインアンプ4の上側電源端子には電圧CPVDD=VDDが、下側電源端子にはCPVSS=-VDDが供給される。オーディオ信号S2の振幅が低下して所定のしきい値以下となると、モード制御部5は、チャージポンプ回路2bに対して第2モードを指示する制御信号SMODEを出力する。コントローラ10は、制御信号SMODEを契機として、第3モードに遷移し、図4aもしくは図4bのシーケンスを繰り返す。遷移期間τにおいては、入力電圧VDDによるフライングキャパシタCFの充電が停止するため、電源電流Idは実質的にゼロとなる。そして、負荷であるメインアンプ4に供給される電流によって、フライングキャパシタCFおよびホールドキャパシタCH1、CH2の電荷が放電されていき、電圧CPVDD、CPVSSの絶対値が時間とともに小さくなる。時刻t2に、電圧CPVDDがしきい値電圧VTH1に低下すると、および/または電圧CPVSSがしきい値電圧VTH2まで増加すると、遷移期間τが終了し、第2モードに移行する。以上が制御回路100の動作である。時刻t2においては、フライングキャパシタCF、ホールドキャパシタCH1、CH2それぞれの両端間の電圧は、入力電圧VDDよりも十分に低く、具体的には、VDD/2に低下している。したがって図3bの第3状態φ3において、第1ホールドキャパシタCH1とフライングキャパシタCFをスタックしたときに、2つのキャパシタCH1とCFの両端間の電圧は、ほぼ入力電圧VDDと等しく。したがって、図2の制御回路100によれば、制御回路100からスイッチングレギュレータ2aへの電流Idの逆流を抑制することができる。第3モードにおいて、図4aの制御を行った場合、図4bの制御に比べて、遷移期間τにおける正負の出力電圧CPVDDとCPVSSの対称性を良好に保つことができる。一方、第3モードにおいて図4bの制御を行う場合、第2、第3モードはいずれも3ステートで動作し、第3モードと第2モードの差異は、第3状態φ3のスイッチSW1、SW6のみである。したがって、コントローラ10をわずかに変更するのみで、第3モードを実現することができる。以上、本発明について、実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。以下、こうした変形例について説明する。実施の形態では、遷移期間τの終期を、チャージポンプ回路2bの出力電圧CPVDD、CPVSSにもとづいて検知する場合を説明したが、本発明はそれに限定されない。たとえば、フライングキャパシタCFの両端間の電圧が、所定のしきい値電圧まで低下したことを契機として、遷移期間τを終了してもよい。あるいは、遷移期間τは、所定の時間としてもよい。メインアンプ4に流れる電流が推定することができる場合には、遷移期間τにおける出力電圧CPVDD、CPVSSの変化速度も予測することができる。この場合、電圧監視回路20に代えてタイマーを設け、コントローラ10は、第2モードへの移行が指示された後、所定の時間経過後に、遷移期間τを終了する。制御回路100は、メインアンプ4およびモード制御部5と単一の半導体基板上に集積化されて、オーディオ信号処理回路を構成してもよい。実施の形態では、チャージポンプ回路2bの用途を、図1の電子機器1として説明したが、用途は限定されず、昇圧率が切りかえられるさまざまなアプリケーションに適用可能である。チャージポンプ回路2bのスイッチのトポロジーおよびスイッチングのシーケンスは上述のものに限定されず、公知の、あるいはその他のトポロジーやシーケンスにも適用可能である。すなわち、本発明と同様の作用、効果を実現しうる範囲において、自由に変更可能であることが当業者には理解される。実施の形態にもとづき、具体的な用語を用いて本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められる。