複数の第1線路が上下に積層されてなり、前記複数の第1線路のそれぞれ一端と他端が上下で電気的に接続された第1結合線路と、複数の第2線路が上下に積層されてなり、前記複数の第2線路のそれぞれ一端と他端が上下で電気的に接続された第2結合線路と、を具備し、前記第1結合線路と前記第2結合線路とは、平行して配置されてなることを特徴とするカプラ。前記第1結合線路と前記第2結合線路の長さは、前記第1結合線路と前記第2結合線路とが電磁結合する高周波信号の1/4波長であることを特徴とする請求項2記載のカプラ。前記第1結合線路の一端および他端並びに前記第2結合線路の一端を入出力端とし、前記第2結合線路の他端が終端回路に接続されてなることを特徴とする請求項1または2記載のカプラ第1スパイラル形状をなした複数の第1線路が上下に積層されてなり、前記複数の第1線路のうち、前記スパイラル形状の外側に位置する端部と内側に位置する端部が、それぞれ上下で電気的に接続された第1結合線路と、第2スパイラル形状をなした複数の第2線路が上下に積層されてなり、前記複数の第2線路のうち、前記スパイラル形状の外側に位置する端部と内側に位置する端部が、それぞれ上下で電気的に接続された第2結合線路と、を具備し、前記第1結合線路と前記第2結合線路とは、前記第1および第2スパイラル形状内で互いに平行して配置されてなることを特徴とするカプラ。前記第1スパイラル形状と第2スパイラル形状とは、前記第1スパイラル形状および第2スパイラル形状の中心に対し点対称に配置されていることを特徴とする請求項4記載のカプラ。前記第1結合線路と前記第2結合線路とは長さが同じであることを特徴とする請求項4または5記載のカプラ。前記第1結合線路と前記第2結合線路の長さは、前記第1結合線路と前記第2結合線路とが電磁結合する高周波信号の1/4波長であることを特徴とする請求項6記載のカプラ。前記複数の第1線路は、前記第1スパイラル形状の内側に位置する端部または外側に位置する端部以外において互いに絶縁されており、前記複数の第2線路は、前記第2スパイラル形状の内側に位置する端部または外側に位置する端部以外において互いに絶縁されていることを特徴とする請求項4から7のいずれか一項記載のカプラ。前記第1結合線路の一端および他端並びに前記第2結合線路の一端を入出力端とし、前記第2結合線路の他端が終端回路に接続されてなることを特徴とする請求項4から8記載のカプラランゲカプラは、λ/4ラインを2本、λ/2ラインを3本用いるため、パターンサイズが大きくなる。特許文献1に記載のカプラは、2本結合線路1と結合線路2のラインの線路結合のため、結合の強度を強めることが難しい。本発明は、上記課題に間みなされたものであり、パターンサイズが小さく、結合強度の大きいカプラを提供することを目的とする。本発明は、複数の第1線路が上下に積層されてなり、前記複数の第1線路のそれぞれ一端と他端が上下で電気的に接続された第1結合線路と、複数の第2線路が上下に積層されてなり、前記複数の第2線路のそれぞれ一端と他端が上下で電気的に接続された第2結合線路と、を具備し、前記第1結合線路と前記第2結合線路とは、平行して配置されてなることを特徴とするカプラである。本発明によれば、パターンサイズが小さく、結合強度の大きいカプラを提供することができる。上記構成において、前記第1結合線路と前記第2結合線路の長さは、前記第1結合線路と前記第2結合線路とが電磁結合する高周波信号の1/4波長である構成とすることができる。上記構成において、前記第1結合線路の一端および他端並びに前記第2結合線路の一端を入出力端とし、前記第2結合線路の他端が終端回路に接続されてなる構成とすることができる。本発明は、第1スパイラル形状をなした複数の第1線路が上下に積層されてなり、前記複数の第1線路のうち、前記スパイラル形状の外側に位置する端部と内側に位置する端部が、それぞれ上下で電気的に接続された第1結合線路と、第2スパイラル形状をなした複数の第2線路が上下に積層されてなり、前記複数の第2線路のうち、前記スパイラル形状の外側に位置する端部と内側に位置する端部が、それぞれ上下で電気的に接続された第2結合線路と、を具備し、前記第1結合線路と前記第2結合線路とは、前記第1および第2スパイラル形状内で互いに平行して配置されてなることを特徴とするカプラである。本発明によれば、パターンサイズが小さく、結合強度の大きいカプラを提供することができる。上記構成において、前記第1スパイラル形状と第2スパイラル形状とは、前記第1スパイラル形状および第2スパイラル形状の中心に対し点対称に配置されている構成とすることができる。上記構成において、前記第1結合線路と前記第2結合線路とは長さが同じである構成とすることができる。上記構成において、前記第1結合線路と前記第2結合線路との長さは、前記第1結合線路と前記第2結合線路とが電磁結合する高周波信号の1/4波長である構成とすることができる。上記構成において、前記複数の第1線路は、前記第1スパイラル形状の内側に位置する端部または外側に位置する端部以外において互いに絶縁されており、前記複数の第2線路は、前記第2スパイラル形状の内側に位置する端部または外側に位置する端部以外において互いに絶縁されている構成とすることができる。上記構成において、前記第1結合線路の一端および他端並びに前記第2結合線路の一端を入出力端とし、前記第2結合線路の他端が終端回路に接続されてなる構成とすることができる。本発明によれば、パターンサイズが小さく、結合強度の大きいカプラを提供することができる。まず、2エキストラライン方式カプラおよびランゲカプラについて説明する。図1aおよび図1bは、それぞれ2エキストラライン方式カプラおよびランゲカプラの平面図である。図1aに示すように、2エキストラライン方式カプラは、2つの結合線路50および52とエキストラ線路54および56とを備えている。結合線路50は、ポートP1とP2との間に設けられている。結合線路52は、ポートP4とP3との間に設けられている。エキストラ線路54および56は、それぞれ結合線路50および52の外側に設けられている。結合線路50とエキストラ線路56の端同士がボンディングワイヤにより電気的に接続されている。結合線路52とエキストラ線路54の端同士がボンディングワイヤ58により電気的に接続されている。各線路間の距離を設定することにより、ポートP1から入力した高周波信号が、ポートP2とP4に等分配され出力される。各線路の長さを高周波信号の波長λの1/4とすることにより、ポート2とP4とから出力される高周波信号の位相差は90°となる。2エキストラライン方式カプラは、エキストラ線路54および56を設けることにより、結合線路50および52間の結合強度を大きくできる。しかしながら、2エキストラライン方式カプラにおいては、ボンディングワイヤ58が重なってしまう。図1bに示すように、ランゲカプラは、ポートP1とP2との間にλ/2線路60、ポートP3に接続されたλ/2線路62、ポートP4に接続されたλ/2線路64、ポートP1に接続されたλ/4線路66およびポートP2に接続されたλ/4線路68を備えている。λ/2線路62と64の端同士がボンディングワイヤ69により電気的に接続され、λ/2線路60の中央とλ/4線路66および68の端とがボンディングワイヤ69により電気的に接続されている。ランゲカプラは、ボンディングワイヤ69が重なることがないためよく用いられている。しかしながら、ランゲカプラは、λ/2線路を3本、λ/4線路を2本有するためパターンサイズが大きくなってしまう。以下に、パターンサイズが小さくかつ結合強度の大きいカプラの実施例を説明する。図2aから図2cは、実施例1に係るカプラの図である。図2aは、平面図、図2bは、図2aのA-A断面図、図2cは、図2aのB-B断面図である。ポートP1から入力した高周波信号が、ポートP2とP4に等分配され出力される。各線路の長さを高周波信号の波長λの1/4とすることにより、ポートP2とP4とから出力される高周波信号の位相差は90°となる。ポートP3は、50Ω抵抗Rにて終端される終端回路42に接続される。図2aに示すように、第1結合線路10と第2結合線路20とが近接して設けられている。第1結合線路10とポートP1との間、第1結合線路10とポートP2との間は線路11により電気的に接続されている。第2結合線路20とポートP4との間、第2結合線路20とポートP3との間は線路21により電気的に接続されている。図2bおよび図2cのように、例えばSiCからなる基板30上に、例えばポリイミドからなる絶縁膜32が形成されている。絶縁膜32上に、例えばAu、AlまたはCu等の金属からなる第1線路12および第2線路22が形成されている。第1線路12および第2線路22を覆うように絶縁膜32上に例えばポリイミドからなる絶縁膜34が形成されている。絶縁膜34上に例えばAu、AlまたはCu等の金属からなる第1線路14および第2線路24が形成されている。第1線路14および第2線路24を覆うように絶縁膜34上に例えばポリイミドからなる絶縁膜36が形成されている。絶縁膜34内には、上下に貫通するビア金属16、18、26および28が形成されている。ビア金属16、18、26および28は、例えばAu、AlまたはCu等の金属からなる。第1線路12と14との一端において、第1線路12と14とはビア金属16により電気的に接続されている。第1線路12と14との他端において、第1線路12と14とはビア金属18により電気的に接続されている。同様に、第2線路22と24の両端において、第2線路22と24とはそれぞれビア金属26および28により電気的に接続されている。各線路の両端以外においては、各線路間は絶縁されている。なお、基板30上には例えば窒化物半導体層が形成されていてもよい。また、窒化物半導体層を用いたトランジスタ等の半導体素子が形成されていてもよい。窒化物半導体とは、例えば、GaN、AlN、InN、GaInN、AlGaN、InAlGAN。InAlNである。基板30はSiC以外にもSi、サファイアまたはGaN等を用いることができる。さらに、基板30はGaAs等の半導体基板でもよい。さらに、基板30は、セラミックスまたは樹脂等の絶縁性基板でもよい。図2aから図2cの第1線路12および第2線路22は、図1のそれぞれ結合線路50および結合線路52に相当する。第1線路14および第2線路24は、図1のそれぞれエキストラ線路56および54に相当する。このように、図2aから図2cに模式的に示したカプラは2エキストラライン方式カプラに相当する。これにより、第1結合線路10と第2結合線路20との電磁結合を強くすることができる。さらに、ランゲカプラのように、大きなパターンサイズを要しない。図3は、実施例2に係るカプラの平面図である。図4は、実施例2に係るカプラの一部の斜視図である。図5は、実施例2に係るカプラの斜視図である。図4および図5において絶縁膜は図示していない。図4においては、一層目の線路を図示し、第1線路12と第2線路22を異なるハッチングを用い図示している。図4においては、一層目と二層目の線路を図示し、第1線路12と14とを異なるハッチングを用い図示し、第2線路22と24とを白抜きを用い図示している。図3から図5に示すように、第1結合線路10および第2結合線路20は、それぞれ第1スパイラル形状および第2スパイラル形状を有している。第1結合線路10は、図2aから図2cのように、複数の第1線路12および14が上下に積層されている。第1スパイラル形状の内側に位置する端部以下内端というと外側に位置する端部以下外端というとにおいて複数の第1線路12および14が電気的に接続されている。第2結合線路20は、複数の第2線路22および24が上下に積層されている。第2スパイラル形状の内端と外端とにおいて複数の第2線路22および24が電気的に接続されている。第1結合線路10と第2結合線路20とは、第1スパイラル形状および第2スパイラル形状内に互いに平行して配置されている。第1結合線路10の外端および内端はそれぞれポートP1およびポートP2に電気的に接続されている。第2結合線路20の外端および内端はそれぞれポートP4およびポートP3に電気的に接続されている。第1結合線路10の内端とポートP2、および第2結合線路20と内端とポートP3とは、例えば第1線路12、14および第2線路22、24を形成する配線とは別の層の配線を用い電気的に接続されている。第1スパイラル形状と第2スパイラル形状とは、第1スパイラル形状および第2スパイラル形状の中心40に対し点対称である。これにより、第1結合線路10と第2結合線路20とが交互に配置される。さらに、第1結合線路10におけるポートP1からP2への方向と、第2結合線路20におけるポートP4からP3への方向とが同じ方向であり、第1結合線路10と第2結合線路20とが平行して配置されている。これにより、第1結合線路10と第2結合線路20との電磁結合を強固にすることができる。また、図示しないが、ポートP2はポートP4と平行にポートP4側に引き出す線路に接続されている。このためには、たとえば線路11の下層の配線レイヤを使用すればよい。また、同様に図示しないが、ポートP3は図2aと同様に終端回路に接続されている。終端回路は50Ωの終端抵抗を介して接地された回路である。終端抵抗は、例えばスパイラルの中心に位置する下層に設けておくことができる。この終端抵抗の一端をビアホールを通じてポートP3と接続し、他端を接地電位に接続する。終端抵抗としては、半導体エピタキシャル層からなるエピタキシャル抵抗を利用することができる。また接地電位としては、基板裏面の接地電位が利用できる。基板裏面の接地電位は、ビアホールを通じて基板表面側に引き出し、これを終端抵抗の前記他端に接続すればよい。実施例2に係るカプラのシミュレーションを行った。シミュレーションに用いたパラメータは以下である。スパイラル形状のサイズL1およびL2を262.5μm、第1線路12および14の幅W1を10μm、第2線路22および24の幅W2を10μm、第1線路と第2線路との間隔W12を12.5μmとした。基板30を膜厚が75μmのGaAs、第1線路12、14および第2線路22、24をそれぞれ膜厚が3μmのAuとした。第1線路12と14との間、および第2線路22と24との間を膜厚が3μmのポリイミドとした。図6は、実施例2のシミュレーション結果を示す図である。S21、S31およびS41は、それぞれ、ポートP1からP2、ポートP1からP3、およびポートP1からP4に通過する信号を示している。横軸は、信号の周波数、縦軸は、信号の大きさおよび位相を示している。図6に示すように、S21とS41とは、22GHzから32GHzの周波数において大きさがほぼ一致している。また、S21とS41との位相差はほぼ90°である。このように、ポートP1に入力した高周波信号は、ポートP2とポートP4とに当分配され、かつ位相差が90°である。すなわち、実施例1のカプラは、90°ハイブリット回路を構成している。さらに、S31の大きさは-10dB以下であり、ポートP1とP3とは十分アイソレートされている。以上のように、実施例1によれば、第1結合線路10は、複数の第1線路12および14が上下に積層され、第1結合線路10の両端において複数の第1線路12および14が電気的に接続されている。すなわち、複数の第1線路12および14のそれぞれ一端と他端が上下で電気的に接続されている。同様に、第2結合線路20は、複数の第2線路22および24が上下に積層され、第2結合線路20の両端において複数の第2線路22および24が電気的に接続されている。第1結合線路10と第2結合線路20とは平行して配置してなる。これにより、図2aにおいて説明したように、2エキストラライン方式カプラに相当する構成を実現でき、第1結合線路10と第2結合線路20との電磁結合を大きくできる。さらに、実施例2のように、第1結合線路10と第2結合線路20とをスパイラル形状とすることにより、カプラをより小型化することができる。さらに、実施例2の図3のように、第1スパイラル形状および第2スパイラル形状において、第1スパイラル形状の外端から内端に向かう方向と、第2スパイラル形状の外端から内端に向かう方向と、が同じ方向となるように、第1結合線路10と第2結合線路20とが交互に配置されている。例えば、図3において、最も左側の線路は、第1結合線路10であり、外端から内端に向かう方向は、下から上方向である。次に左側の線路は、第2結合線路20であり、外端から内端に向かう方向は、下から上方向である。さらに、左側から3番目の線路は、第1結合線路10であり、外端から内端に向かう方向は、下から上方向である。このように、第1結合線路10と第2結合線路20とは交互に配置されている。さらに、外端から内端に向かう方向は、第1結合線路10と第2結合線路20とで同じ方向である。これにより、第1結合線路10と第2結合線路20との電磁結合をさらに大きくし、かつパターンサイズを小さくできる。さらに、第1スパイラル形状と第2スパイラル形状とは、第1スパイラル形状および第2スパイラル形状の中心40に対し点対称に配置されることが好ましい。これにより、第1結合線路10と第2接合線路20のそれぞれの線路長を同じにすることができる。さらに、第1結合線路10と第2結合線路20とは長さが同じであることが好ましい。これにより、第1結合線路10と第2接合線路20の周波数特性をそろえることができる。また、第1結合線路10と第2結合線路20との長さは、第1結合線路10と第2結合線路20とが電磁結合する高周波信号の1/4波長であることが好ましい。さらに、第1結合線路10と第2結合線路20との幅は同じであることが好ましい。これにより。90°ハイブリッド回路の特性を向上できる。複数の第1線路12、14は、第1スパイラル形状の内端または外端以外において互いに絶縁されており、複数の第2線路22、24は、第2スパイラル形状の内端または外端以外において互いに絶縁されていることが好ましい。複数の第1線路および複数の第2線路の例として、それぞれ2層の場合を例に説明したが、第1線路および第2線路は、それぞれ3層以上積層されていてもよい。しかしながら、製造上の容易性等を考慮すると、第1線路および第2線路は、2層であることが好ましい。以上のように、実施例1および実施例2に係るカプラは、第1結合線路10の一端ポートP1および他端ポートP2並びに第2結合線路20の一端ポートP4を入出力端としている。第2結合線路20の他端ポートP3が終端回路42に接続されている。これにより、90°ハイブリッド回路を構成することができる。なお、第2結合線路20のポートP4に終端回路42が接続され、ポートP3が入出力端でもよい。以上、本発明の実施例について詳述したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形変更が可能である。