"シリコン基板上に表面酸化膜、及びハードマスク膜を形成する工程と、前記表面酸化膜及び前記ハードマスク膜を選択的に除去することにより、素子形成領域上にハードマスクを形成する工程と、前記ハードマスクをマスクとして前記シリコン基板をエッチングすることにより、素子分離溝を形成する工程と、前記素子分離溝に素子分離膜を埋め込む工程と、前記ハードマスクの前記ハードマスク膜を除去する工程と、前記ハードマスクの前記表面酸化膜を薄くする工程と、前記シリコン基板を熱酸化することにより、前記表面酸化膜を厚くする工程と、前記素子形成領域に位置する前記シリコン基板に、前記表面酸化膜を介してチャネル領域用の不純物を注入する工程と、前記表面酸化膜を除去する工程と、前記素子形成領域に位置する前記シリコン基板に、ゲート絶縁膜及びゲート電極を形成する工程と、を備える半導体装置の製造方法。請求項1に記載の半導体装置の製造方法において、前記ハードマスク膜は窒化シリコン膜であり、前記ハードマスクの前記ハードマスク膜を除去する工程において、熱燐酸により前記ハードマスク膜を除去する半導体装置の製造方法。本発明者が検討した結果、素子分離溝のハードマスクの一部となる表面酸化膜の表層に不純物や結晶欠陥が含まれていると、その後のゲート絶縁膜を形成する工程において、ゲート絶縁膜に劣化が生じやすくなることが判明した。本発明によれば、シリコン基板上に表面酸化膜、及びハードマスク膜を形成する工程と、前記表面酸化膜及び前記ハードマスク膜を選択的に除去することにより、素子形成領域上にハードマスクを形成する工程と、前記ハードマスクをマスクとして前記シリコン基板をエッチングすることにより、素子分離溝を形成する工程と、前記素子分離溝に素子分離膜を埋め込む工程と、前記ハードマスクの前記ハードマスク膜を除去する工程と、前記ハードマスクの前記表面酸化膜を薄くする工程と、前記シリコン基板を熱酸化することにより、前記表面酸化膜を厚くする工程と、前記素子形成領域に位置する前記シリコン基板に、前記表面酸化膜を介してチャネル領域用の不純物を注入し、かつ熱処理する工程と、前記表面酸化膜を除去する工程と、前記素子形成領域に位置する前記シリコン基板に、ゲート絶縁膜及びゲート電極を形成する工程と、を備える半導体装置の製造方法が提供される。トランジスタの閾値電圧を調整するためには、素子形成領域に位置するシリコン基板にチャネル領域用の不純物を注入する必要がある。本発明者が検討した結果、ハードマスクの一部となる表面酸化膜の表層に不純物や結晶欠陥が含まれていると、チャネル領域用の不純物を注入した後の熱処理によって、ゲート絶縁膜に劣化が生じやすくなることが判明した。さらに本発明者が検討した結果、表面酸化膜の不純物や結晶欠陥は、ハードマスク膜を除去する工程において生じることが判明した。本発明では、ハードマスク膜を除去した後、チャネル領域用の不純物を注入する前に、表面酸化膜を薄くし、その後、表面酸化膜を再び厚くしている。従って、ゲート絶縁膜に劣化が生じることを抑制できる。本発明によれば、ゲート絶縁膜に劣化が生じることを抑制できる。以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。図1aは、実施形態によって製造される半導体装置の構成を示す平面図である。図1bは、図1aに示した半導体装置のA-A ́断面図である。この半導体装置は、シリコン基板100、第1トランジスタ10、及び第2トランジスタ12を有している。第1トランジスタ10は、シリコン基板100の第1素子形成領域101に形成されており、第2トランジスタ12はシリコン基板100の第2素子形成領域103に形成されている。第1素子形成領域101及び第2素子形成領域103は、素子分離膜20によって他の領域から分離されている。素子分離膜20は、STI構造を有しており、シリコン基板100に形成された素子分離溝102に埋め込まれている。第1トランジスタ10は、ゲート絶縁膜110、ゲート電極120、及びソースドレイン領域130を備えている。第2トランジスタ12は、ゲート絶縁膜112、ゲート電極122、及びソースドレイン領域132を備えている。ゲート絶縁膜112はゲート絶縁膜110よりも薄い。図2~図5の各図は、図1に示した半導体装置の製造方法を説明するための断面図である。この半導体装置の製造方法は、以下の工程を有している。まず、シリコン基板100上に、表面酸化膜200及び窒化シリコン膜210ハードマスク膜を形成する。ついで、表面酸化膜200及び窒化シリコン膜210を選択的に除去することにより、第1素子形成領域101及び第2素子形成領域103の上にハードマスクを形成する。次いで、ハードマスクをマスクとしてシリコン基板100をエッチングすることにより、素子分離溝102を形成する。次いで、素子分離溝102に素子分離膜20を埋め込む。次いで、ハードマスクの窒化シリコン膜210を除去する。次いで、表面酸化膜200を薄くする。その後、シリコン基板100を熱酸化することにより、表面酸化膜を厚くして再酸化膜202を形成する。次いで、第1素子形成領域101及び第2素子形成領域103に位置するシリコン基板に、再酸化膜202を介してチャネル不純物を注入する。次いで、再酸化膜202を除去する。次いで、第1素子形成領域101に位置するシリコン基板100に、ゲート絶縁膜110及びゲート電極120を形成するとともに、第2素子形成領域103に位置するシリコン基板100に、ゲート絶縁膜112及びゲート電極122を形成する。以下、詳細に説明する。まず図2aに示すように、シリコン基板100の表面を熱酸化することにより、表面酸化膜200を形成する。表面酸化膜200の厚さは、例えば10nmである。次いで、表面酸化膜200上に窒化シリコン膜210を、例えばCVD法により形成する。窒化シリコン膜210の厚さは、例えば1500nmである。次いで図2bに示すように、窒化シリコン膜210上にレジストパターン50を形成する。次いで、レジストパターン50をマスクとして、窒化シリコン膜210及び表面酸化膜200を選択的に除去する。これにより、窒化シリコン膜210及び表面酸化膜200には、開口が形成される。この開口は、シリコン基板100のうち素子分離膜20が形成される領域の上に位置している。その後、レジストパターン50を除去する。次いで図2cに示すように、窒化シリコン膜210をマスクとしてシリコン基板100をエッチングする。これにより、シリコン基板100には素子分離溝102が形成される。次いで図2dに示すように、素子分離溝102及び窒化シリコン膜210上に絶縁膜22を、例えばCVD法により形成する。絶縁膜22は、例えば酸化シリコン膜である。次いで図3aに示すように、CMP法を用いて、絶縁膜22を平坦化するとともに、窒化シリコン膜210上に位置する絶縁膜22を除去する。これにより、素子分離溝102に素子分離膜20が埋め込まれる。次いで図3bに示すように、窒化シリコン膜210を除去する。窒化シリコン膜210は、例えば熱燐酸によるウェットエッチング法により、除去される。次いで図3cに示すように、表面酸化膜200をウェットエッチングして薄くする。ここでのエッチング液には、例えばフッ化水素アンモニウムとフッ化アンモニウムの混合水溶液が用いられる。この工程において、表面酸化膜200は、例えば表層の3nm以上5nm以下の部分が除去される。なお、この工程において、素子分離膜20の表面も除去される。次いで図3dに示すように、シリコン基板100を熱酸化する。これにより、表面酸化膜200は厚くなり、再酸化膜202になる。次いで図4aに示すように、再酸化膜202を介してシリコン基板100にチャネル領域用の不純物、すなわち閾値調整用の不純物を注入する。その後、シリコン基板100を熱処理する。次いで図4bに示すように、再酸化膜202をウェットエッチング法により除去する。この工程において、素子分離膜20の周縁部の表層には、凹部21が形成される。次いで図4cに示すように、シリコン基板100を熱酸化する。これにより、第1素子形成領域101に位置するシリコン基板100にはゲート絶縁膜110が形成される。この工程において、ゲート絶縁膜110は必要な厚さを有していない。またこの工程において、第2素子形成領域103に位置するシリコン基板100にも、熱酸化膜111が形成される。次いで図4dに示すように、ゲート絶縁膜110をレジストパターン52で覆った後、熱酸化膜111を、ウェットエッチング法を用いて除去する。この工程において、第2素子形成領域103の周囲に位置する凹部21は深くなる。次いで図5aに示すように、レジストパターン52を除去する。次いで、シリコン基板100を熱酸化する。これにより、第2素子形成領域103に位置するシリコン基板100にはゲート絶縁膜112が形成される。また第1素子形成領域101に位置するゲート絶縁膜110も厚くなり、必要な厚さになる。次いで図5bに示すように、ゲート絶縁膜110上、ゲート絶縁膜112上、及び素子分離膜20上にポリシリコン膜を形成し、このポリシリコン膜を選択的に除去する。これにより、ゲート電極120及びゲート電極122が形成される。次いで、ソースドレイン領域130のエクステンション領域及びソースドレイン領域132のエクステンション領域図示せず、並びにゲート電極120及びゲート電極122の側壁に位置するサイドウォール図示せずを形成した後、シリコン基板100に不純物を注入する。これにより、図1aに示したソースドレイン領域130,132が形成される。このようにして、図1に示した半導体装置が形成される。次に、本実施形態の作用及び効果について説明する。本実施形態によれば、窒化シリコン膜210を除去した後、チャネル領域用の不純物を注入する前に、表面酸化膜200を薄くし、その後、シリコン基板100を熱酸化して表面酸化膜200を厚くしている。このため、表面酸化膜200の表層に、窒化シリコン膜210を除去するときのエッチングに起因して不純物や結晶欠陥が形成されていても、これら不純物及び結晶欠陥は、チャネル領域用の不純物を注入する前に除去される。従って、ゲート絶縁膜110,112に劣化が生じることを抑制できる。これにより、第1トランジスタ10及び第2トランジスタ12の閾値電圧の調整が容易になる。また、素子分離膜20を形成した後、チャネル領域用の不純物を注入する前に、表面酸化膜200を薄くしている。すなわち、このエッチング時に、表面酸化膜200の全部を除去しているわけではない。このため、凹部21が大きくなることを抑制できる。これにより、第2トランジスタ12に、凹部21に起因した寄生トランジスタが生じることを抑制でき、この結果、第2トランジスタ12にハンプが生じることを抑制できる。以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。"