"多結晶III族窒化物支持基板と、前記多結晶III族窒化物支持基板上に配置された中間GaN系膜と、前記中間GaN系膜上に配置された単結晶GaN系層と、を含む複合基板。前記中間GaN系膜は、非結晶質である請求項1に記載の複合基板。前記中間GaN系膜は、ドーパントとして、酸素およびケイ素の少なくともいずれかを酸素およびケイ素の全体の濃度が1×1017cm3以上5×1019cm3以下で含む請求項1または請求項2に記載の複合基板。前記多結晶III族窒化物支持基板、前記中間GaN系膜および前記単結晶GaN系層は、いずれもGaNで形成されている請求項1から請求項3のいずれかに記載の複合基板。前記単結晶GaN系層の主面は、0001面である請求項1から請求項4のいずれかに記載の複合基板。前記単結晶GaN系層の主面は、{10-10}面および{11-20}面からなる群から選ばれる1つの面である請求項1から請求項4のいずれかに記載の複合基板。前記単結晶GaN系層の主面は、{10-11}面、{20-21}面、{20-2-1}面および{10-1-1}面からなる群から選ばれる1つの面である請求項1から請求項4に記載の複合基板。前記多結晶III族窒化物支持基板の厚さが200μm以上1000μm以下の請求項1から請求項7に記載の複合基板。請求項1に記載の複合基板と、前記複合基板の前記単結晶GaN系層上に配置された少なくとも1層のGaN系半導体層と、を含む半導体デバイス。前記中間GaN系膜は、結晶質である請求項9に記載の半導体デバイス。前記GaN系半導体層は、前記複合基板側から順に配置されたn型GaN系半導体層、多重量子井戸構造の活性層およびp型GaN系半導体層を含む請求項9または請求項10に記載の半導体デバイス。前記p型GaN系半導体層上にp側電極が配置され、前記複合基板の前記多結晶III族窒化物支持基板上にn側電極が配置され、前記p側電極はp側リードフレームに電気的に接続するように配置され、前記n側電極はボンディングワイヤによりn側リードフレームに電気的に接続されているp側ダウン構造の実装がされている請求項11に記載の半導体デバイス。前記p型GaN系半導体層上にp側電極が配置され、エッチングにより露出したn型GaN系半導体層上にn側電極が配置され、前記p側電極および前記n側電極はp側リードフレームおよびn側リードフレームにそれぞれ電気的に接続されているpダウン構造となるフリップチップ型の実装がされている請求項11に記載の半導体デバイス。前記GaN系半導体層の貫通転位密度は、1×107cm2以下である請求項9から請求項13のいずれかに記載の半導体デバイス。多結晶III族窒化物支持基板と、前記多結晶III族窒化物支持基板上に配置された中間GaN系膜と、前記中間GaN系膜上に配置された単結晶GaN系層と、を含む複合基板の製造方法であって、前記多結晶III族窒化物支持基板の一方の主面上に非結晶質の第1の中間GaN系層を形成する工程と、単結晶GaN系基板の一方の主面側から所定の深さの位置にイオン注入領域を形成する工程と、前記単結晶GaN系基板の前記イオン注入領域側の主面上に非結晶質の第2の中間GaN系層を形成する工程と、前記第1の中間GaN系層と前記第2の中間GaN系層とを貼り合わせて前記中間GaN系膜を形成することにより、前記中間GaN系膜を介在させて前記多結晶III族窒化物支持基板と前記単結晶GaN系基板とを貼り合わせる工程と、前記単結晶GaN系基板を前記イオン注入領域において前記単結晶GaN系層と残りの単結晶GaN系基板とに分離する工程と、を含む複合基板の製造方法。前記残りの単結晶GaN系基板をさらなる単結晶GaN系基板として用いて、別の多結晶III族窒化物支持基板と、前記別の多結晶III族窒化物支持基板上に配置された別の中間GaN系膜と、前記別の中間GaN系膜上に配置されたさらなる単結晶GaN系層と、を含むさらなる複合基板を製造する複合基板の製造方法であって、前記別の多結晶III族窒化物支持基板の一方の主面上に非結晶質の別の第1の中間GaN系層を形成する工程と、前記さらなる単結晶GaN系基板の一方の主面側から所定の深さの位置にさらなるイオン注入領域を形成する工程と、前記さらなる単結晶GaN系基板の前記さらなるイオン注入領域側の主面上に非結晶質の別の第2の中間GaN系層を形成する工程と、前記別の第1の中間GaN系層と前記別の第2の中間GaN系層とを貼り合わせて別の中間GaN系膜を形成することにより、前記別の中間GaN系膜を介在させて前記別の多結晶III族窒化物支持基板と前記さらなる単結晶GaN系基板とを貼り合わせる工程と、前記さらなる単結晶GaN系基板を前記さらなるイオン注入領域においてさらなる単結晶GaN系層とさらなる残りの単結晶GaN系基板とに分離する工程と、を含む請求項15に記載の複合基板の製造方法。半導体デバイスの製造方法であって、多結晶III族窒化物支持基板と、前記多結晶III族窒化物支持基板上に配置された中間GaN系膜と、前記中間GaN系膜上に配置された単結晶GaN系層と、を含む複合基板を準備する工程と、前記複合基板の前記単結晶GaN系層上に少なくとも1層のGaN系半導体層を成長させる工程と、を含む半導体デバイスの製造方法。前記GaN系半導体層を成長させる工程において、前記中間GaN系膜は非結晶質から結晶質に変質する請求項17に記載の半導体デバイスの製造方法。前記GaN系半導体層を成長させる工程は、前記単結晶GaN系層上にn型GaN系半導体層を成長させるサブ工程と、前記n型GaN系半導体層上に多重量子井戸構造の活性層を成長させるサブ工程と、前記活性層上にp型GaN系半導体層を成長させるサブ工程と、を含む請求項17または請求項18に記載の半導体デバイスの製造方法。しかし、特開2010―232625号公報特許文献1に開示される貼り合わせ基板においては、III族窒化物半導体基板と第1の支持基板を貼り合わせる中間層である第1緩衝層として、Pt、Ni、Zn、Sn、Alなどの金属層が用いられる場合は、第1の支持基板側への光の放出ができないため、p側ダウン構造となるフリップチップ型のLED発光ダイオードなどの半導体デバイスの作製が困難であった。また、第1緩衝層としてSiO層などの絶縁層が用いられる場合は、縦型の半導体デバイスの作製が困難であった。また、第1の緩衝層として、ITOインジウムスズ酸化物、ZnOなどの透明導電膜を用いても、これらの透明導電膜は、高温NH3雰囲気下における耐久性が低く、貼り合わせ基板上に半導体層をエピタキシャル成長させるのが困難であった。そこで、本発明は、高温NH3雰囲気下においても耐久性が高い透明かつ導電性の中間膜を有し、半導体デバイスの製造に好適に用いられる複合基板およびその製造方法、ならびにかかる複合基板を用いた半導体デバイスおよびその製造方法を提供することを目的とする。本発明は、多結晶III族窒化物支持基板と、多結晶III族窒化物支持基板上に配置された中間GaN系膜と、中間GaN系膜上に配置された単結晶GaN系層と、を含む複合基板である。本発明にかかる複合基板において、中間GaN系膜を非結晶質とすることができる。また、中間GaN系膜は、ドーパントとして、酸素およびケイ素の少なくともいずれかを酸素およびケイ素の全体の濃度が1×1017cm3以上5×1019cm3以下で含むことができる。また、多結晶III族窒化物支持基板、中間GaN系膜および単結晶GaN系層をいずれもGaNで形成することができる。また、単結晶GaN系層の主面を0001面とすることができる。また、単結晶GaN系層の主面を{10-10}面および{11-20}面からなる群から選ばれる1つの面とすることができる。また、単結晶GaN系層の主面を{10-11}面、{20-21}面、{20-2-1}面および{10-1-1}面からなる群から選ばれる1つの面とすることができる。また、多結晶III族窒化物支持基板の厚さを200μm以上1000μm以下とすることができる。また、本発明は、上記の複合基板と、複合基板の単結晶GaN系層上に配置された少なくとも1層のGaN系半導体層と、を含む半導体デバイスである。本発明にかかる半導体デバイスにおいて、中間GaN系膜を結晶質とすることができる。また、GaN系半導体層は、複合基板側から順に配置されたn型GaN系半導体層、多重量子井戸構造の活性層およびp型GaN系半導体層を含むことができる。また、p型GaN系半導体層上にp側電極が配置され、複合基板の多結晶III族窒化物支持基板上にn側電極が配置され、p側電極はp側リードフレームに電気的に接続するように配置され、n側電極はボンディングワイヤによりn側リードフレームに電気的に接続されているp側ダウン構造の実装をすることができる。また、p型GaN系半導体層上にp側電極が配置され、エッチングにより露出したn型GaN系半導体層上にn側電極が配置され、p側電極およびn側電極はp側リードフレームおよびn側リードフレームにそれぞれ電気的に接続されているpダウン構造となるフリップチップ型の実装をすることができる。また、GaN系半導体層の貫通転位密度を1×107cm2以下とすることができる。また、本発明は、上記の複合基板の製造方法であって、多結晶III族窒化物支持基板の一方の主面上に非結晶質の第1の中間GaN系層を形成する工程と、単結晶GaN系基板の一方の主面側から所定の深さの位置にイオン注入領域を形成する工程と、単結晶GaN系基板のイオン注入領域側の主面上に非結晶質の第2の中間GaN系層を形成する工程と、第1の中間GaN系層と第2の中間GaN系層とを貼り合わせて中間GaN系膜を形成することにより、中間GaN系膜を介在させて多結晶III族窒化物支持基板と単結晶GaN系基板とを貼り合わせる工程と、単結晶GaN系基板をイオン注入領域において単結晶GaN系層と残りの単結晶GaN系基板とに分離する工程と、を含む複合基板を形成する複合基板の製造方法である。本発明にかかる複合基板の製造方法において、残りの単結晶GaN系基板をさらなる単結晶GaN系基板として用いて、別の多結晶III族窒化物支持基板と、別の多結晶III族窒化物支持基板上に配置された別の中間GaN系膜と、別の中間GaN系膜上に配置されたさらなる単結晶GaN系層と、を含むさらなる複合基板を製造する複合基板の製造方法として、別の多結晶III族窒化物支持基板の一方の主面上に非結晶質の別の第1の中間GaN系層を形成する工程と、さらなる単結晶GaN系基板の一方の主面側から所定の深さの位置にさらなるイオン注入領域を形成する工程と、さらなる単結晶GaN系基板のさらなるイオン注入領域側の主面上に非結晶質の別の第2の中間GaN系層を形成する工程と、別の第1の中間GaN系層と別の第2の中間GaN系層とを貼り合わせて別の中間GaN系膜を形成することにより、別の中間GaN系膜を介在させて別の多結晶III族窒化物支持基板とさらなる単結晶GaN系基板とを貼り合わせる工程と、さらなる単結晶GaN系基板を前記さらなるイオン注入領域においてさらなる単結晶GaN系層とさらなる残りの単結晶GaN系基板とに分離する工程と、を含むことができる。本発明は、上記の半導体デバイスの製造方法であって、多結晶III族窒化物支持基板と、多結晶III族窒化物支持基板上に配置された中間GaN系膜と、中間GaN系膜上に配置された単結晶GaN系層と、を含む複合基板を準備する工程と、複合基板の単結晶GaN系層上に少なくとも1層のGaN系半導体層を成長させる工程と、を含む半導体デバイスの製造方法である。また、GaN系半導体層を成長させる工程において、中間GaN系膜は非結晶質から結晶質に変質し得る。また、GaN系半導体層を成長させる工程は、単結晶GaN系層上にn型GaN系半導体層を成長させるサブ工程と、n型GaN系半導体層上に多重量子井戸構造の活性層を成長させるサブ工程と、活性層上にp型GaN系半導体層を成長させるサブ工程と、を含むことができる。本発明によれば、高温NH3雰囲気下においても耐久性が高い透明かつ導電性の中間膜を有し、半導体デバイスの製造に好適に用いられる複合基板およびその製造方法、ならびにかかる複合基板を用いた半導体デバイスおよびその製造方法を提供することができる。[実施形態1]図1を参照して、本発明の一実施形態である複合基板1は、多結晶III族窒化物支持基板10と、多結晶III族窒化物支持基板10上に配置された中間GaN系膜30と、中間GaN系膜30上に配置された単結晶GaN系層21と、を含む。本実施形態の複合基板1は、多結晶III族窒化物支持基板10が低価格であり、単結晶GaN系層21が高品質であり、多結晶III族窒化物支持基板10、中間GaN系膜30および単結晶GaN系層21が高温NH3雰囲気下における耐久性が高く透明かつ導電性を有するため、複合基板1の単結晶GaN系層21上に高品質のGaN系半導体層を成長させて高品質の半導体デバイスを低コストで製造することができる。多結晶III族窒化物支持基板多結晶III族窒化物支持基板10は、耐高温性および耐NH3性を有する低価格な基板であり、400nm~450nmの波長領域の光に対して透明性を有し、また、導電性を有するため、本実施形態の複合基板1における支持基板として好適である。多結晶III族窒化物支持基板10としては、特に制限なく、多結晶AlxGInyGa1xーyN支持基板0≦x、0≦y、xy≦1;x=0かつy=0のとき多結晶GaN支持基板、x=1かつy=0のとき多結晶AlN支持基板などが好適に用いられる。多結晶III族窒化物支持基板10は、その熱膨張係数を中間GaN系膜30および単結晶GaN系層21の熱膨張係数と同じまたは近似させることにより高品質のGaN系半導体層を高い歩留まりで成長させる観点から、中間GaN系膜30および単結晶GaN系層21と同一または近似の化学組成を有することが好ましい。中間GaN系膜30および単結晶GaN系層21がGaNで形成されている場合は、多結晶III族窒化物支持基板10もGaNで形成されていることが好ましい。多結晶III族窒化物支持基板10は、中間GaN系膜30および単結晶GaN系層21を支持する観点から、多結晶III族窒化物支持基板10の厚さが200μm以上1000μm以下が好ましく、300μm以上900μm以下がより好ましい。多結晶III族窒化物支持基板10は、その厚さが200μmより薄いと自立基板となりにくく、その厚さが1000μmより大きくなると価格が高くなる。中間GaN系膜中間GaN系膜30は、高温NH3雰囲気下における耐久性が高く透明性かつ導電性を有するため、本実施形態の複合基板1における中間層として好適である。ここで、中間GaN系膜30は、多結晶III族窒化物支持基板10と単結晶GaN系層21との間の貼り合わせによる接合強度を高めるために、それらの間に設けられるものである。中間GaN系膜30は、特に制限はないが、非結晶質であることが好ましい。非結晶質の中間GaN系膜30は、200°C~500°C程度の比較的低温で形成することができるため製造コストが低く、また室温25°C~300°C程度の低温雰囲気中で容易に多結晶III族窒化物支持基板10と単結晶GaN系層21とを貼り合わせることができる。中間GaN系膜30が非結晶質か結晶質かどうかは、X線回折、TEM透過型電子顕微鏡などにより、評価することができる。中間GaN系膜30は、III族元素としてGaを含むIII族窒化物膜であり、膜の屈折率を調節することにより透明性を調節するため、Ga以外のIII族元素としてAl、Inなどを含むことができ、化学式AlxInyGa1xyN0≦x<1、0≦y<1などで表わされる。中間GaN系膜30の屈折率は、Alの含有量III族元素全体に対するモルが高いほど低くなり、Inの含有量III族元素全体に対するモルが高いほど高くなる。かかる場合に、中間GaN系膜30に含まれるAlおよびInは、それぞれIII族元素全体に対して0.1モル以上15モル以下が好ましい。すなわち、中間GaN系膜30の化学式AlxInyGa1xyNにおいて、0.001≦x≦0.15および0.001≦y≦0.15が好ましい。III族元素全体に対して、AlおよびInの少なくとも1つを0.1モル以上とすることにより膜の屈折率を容易に調節することができ、AlおよびInをそれぞれ15モル以下とすることにより膜品質を高く維持することができる。ここで、中間GaN系膜30中のそれぞれのIII族元素の含有量III族元素全体に対するモルは、SIMS2次イオン質量分析、グロー放電発光分光分析などにより測定できる。また、中間GaN系膜30は、膜の導電性を調節するため、ドーパントとして、酸素およびケイ素の少なくともいずれかを酸素およびケイ素の全体の濃度が1×1017cm3以上5×1019cm3以下で含むことが好ましい。中間GaN系膜30は、酸素およびケイ素の全体で1×1017cm3以上の濃度とすることによりキャリア濃度を高めて比抵抗を低減する導電性を高めることができ、酸素およびケイ素の全体で5×1019cm3以下の濃度とすることによりキャリア移動度を高めて比抵抗を低減する導電性を高めることができる。ここで、中間GaN系膜30中の酸素およびケイ素の濃度は、SIMSにより測定できる。また、中間GaN系膜30の厚さは、特に制限はないが、400nm以上4000nm以下が好ましい。中間GaN系膜30の厚さは、後述の第1の中間GaN系層31および第2の中間GaN系層の厚さの和であり、第1の中間GaN系層31および第2の中間GaN系層の厚さはそれぞれ200nm以上2000nm以下が好ましいからである。第1の中間GaN系層31および第2の中間GaN系層の厚さは、それぞれ、200nmより薄いと層形成後貼り合わせ前の膜研磨の際に不具合が発生し易く、2000nmより厚いと生産性が低下し生産コストが増大する。単結晶GaN系層単結晶GaN系層21は、結晶が高品質で、高温NH3雰囲気下における耐久性が高く透明性かつ導電性を有するため、本実施形態の複合基板1における結晶成長用層として好適である。単結晶GaN系層21は、III族元素としてGaを含むIII族窒化物層である。上記の中間GaN系膜の場合と同様の観点から、単結晶GaN系層21は、Ga以外のIII族元素としてAl、Inなどを含むことができ、化学式AlxInyGa1xyN0≦x<1、0≦y<1などで表わされる。ここで、単結晶GaN系層21に含まれるAlおよびInは、それぞれIII族元素全体に対して0.1モル以上15モル以下が好ましい。すなわち、単結晶GaN系層21の化学式AlxInyGa1xyNにおいて、0.001≦x≦0.15および0.001≦y≦0.15が好ましい。ここで、単結晶GaN系層21中のそれぞれのIII族元素の含有量III族元素全体に対するモルは、SIMS、グロー放電発光分光分析などにより測定できる。また、上記中間GaN系膜の場合と同様の観点から、単結晶GaN系層21は、ドーパントとして、酸素およびケイ素の少なくともいずれかを酸素およびケイ素の全体の濃度が1×1017cm3以上5×1019cm3以下で含むことが好ましい。ここで、単結晶GaN系層21中の酸素およびケイ素の濃度は、SIMSなどにより測定できる。また、単結晶GaN系層21の厚さは、特に制限はないが、50nm以上500nm以下が好ましい。単結晶GaN系層21の厚さが、50nmより薄いと、その後のエピタキシャル成長工程において、単結晶GaN系層21が剥がれる不良が発生する確率が高まり、500nmより厚いと、イオン注入時の単結晶GaN系層21のダメージを回復しにくく、結晶欠陥が発生するおそれがある。単結晶GaN系層21の主面は、0001面であることが好ましい。単結晶GaN系層21の0001の面方位を有する主面上には、主面が0001の面方位を有するGaN系半導体層を安定に成長させることができるため、広く普及している0001上のエピタキシャル成長技術を適用し、高いLED発光出力を容易に得ることができる。また、単結晶GaN系層21の主面は、{10-10}面および{11-20}面からなる群から選ばれる1つの面であることが好ましい。単結晶GaN系層21の{10-10}および{11-20}からなる群から選ばれる1つの面方位を有する主面上には、それぞれ主面が{10-10}および{11-20}からなる群から選ばれる1つの面方位を有するGaN系半導体層を安定に成長させることができるため、MQW活性層多重量子井戸構造の活性層中の井戸層に発生するピエゾ電界を低減することが可能になり、特に青色や緑色といった波長領域で、高い発光効率を容易に得ることができる。また、単結晶GaN系層の主面は、{10-11}面、{20-21}面、{20-2-1}面および{10-1-1}面からなる群から選ばれる1つの面であることが好ましい。単結晶GaN系層21の{10-11}、{20-21}、{20-2-1}および{10-1-1}からなる群から選ばれる1つの面方位を有する主面上には、それぞれ主面が{10-11}、{20-21}、{20-2-1}および{10-1-1}からなる群から選ばれる1つの面方位を有するGaN系半導体層を安定に成長させることができるため、MQW活性層多重量子井戸構造の活性層中の井戸層に発生するピエゾ電界を低減するとともに、良好な結晶品質のMQW活性層を形成することが可能となり、特に青色や緑色といった波長領域で、高い発光効率を容易に得ることができる。[実施形態2]図2を参照して、本発明の別の実施形態である半導体デバイス3は、実施形態1の複合基板1と、複合基板1の単結晶GaN系層21上に配置された少なくとも1層のGaN系半導体層40と、で形成される半導体積層体2を含む。本実施形態の半導体デバイス3は、実施形態1の複合基板1全体が高温NH3雰囲気下における耐久性が高く透明性かつ導電性を有し、さらに複合基板1の単結晶GaN系層21の結晶が高品質であるため、単結晶GaN系層21上に高品質の少なくともGaN系半導体層40が配置されており、高い特性を有する。ここで、GaN系半導体層40は、III族元素としてGaを含むIII族窒化物半導体層であり、Ga以外のIII族元素としてAl、Inなどを含むことができ、化学式AlxInyGa1xyN0≦x<1、0≦y<1などで表わされる。GaN系半導体層40の貫通転位密度は、特に制限はないが、GaN系半導体層40が高い品質を有し高特性の半導体デバイス3が得られる観点から、1×107cm2以下が好ましく、1×106cm2以下がより好ましい。GaN系半導体層40は、半導体デバイス3の種類に応じた構成を有する。たとえば、半導体デバイス3がLEDの場合は、GaN系半導体層40として、複合基板1側から順に配置されたn型GaN系半導体層41、MQW活性層多重量子井戸構造の活性層43およびp型GaN系半導体層45を含む。図2を参照して、本実施形態の半導体デバイス3であるLEDは、複合基板1と、GaN系半導体層40として複合基板1側から順に配置されたn型GaN系半導体層41、MQW活性層43多重量子井戸構造の活性層およびp型GaN系半導体層45と、で形成される半導体積層体2を含み、p型GaN系半導体層45上にp側電極50pを配置し、複合基板1の多結晶III族窒化物支持基板10上にn側電極を配置することにより縦型のLEDとすることができる。さらに、図5および6を参照して、本実施形態の半導体デバイス3,4であるLEDは、p側電極50pはp側リードフレーム60pに電気的に接続するように配置され、n側電極50nはボンディングワイヤ50wによりn側リードフレーム60nに電気的に接続されているp側ダウン構造の実装をすることができる。かかる半導体デバイス3であるLEDは、複合基板1が透明かつ導電性であるため、複合基板1側からの光の取出しが可能であるため、かかる実装が可能となる。[実施形態3]図3を参照して、本発明のさらに別の実施形態である半導体デバイス3は、図2に示す実施形態2の半導体デバイス3と同様に、実施形態1の複合基板1と、複合基板1の単結晶GaN系層21上に配置された少なくとも1層のGaN系半導体層40と、で形成される半導体積層体2を含む。本実施形態の半導体デバイス3は、実施形態1の複合基板1全体が高温NH3雰囲気下における耐久性が高く透明性かつ導電性を有し、さらに複合基板1の単結晶GaN系層21の結晶が高品質であるため、単結晶GaN系層21上に高品質の少なくともGaN系半導体層40が配置されており、高い特性を有する。ここで、本実施形態の半導体デバイス3は、実施形態2の半導体デバイス3と同様に、GaN系半導体層40は、III族元素としてGaを含むIII族窒化物半導体層であり、Ga以外のIII族元素としてAl、Inなどを含むことができ、化学式AlxInyGa1xyN0≦x<1、0≦y<1などで表わされる。また、GaN系半導体層40の貫通転位密度は、特に制限はないが、GaN系半導体層40が高い品質を有し高特性の半導体デバイス3が得られる観点から、1×107cm2以下が好ましく、1×106cm2以下がより好ましい。また、GaN系半導体層40は、半導体デバイス3の種類に応じた構成を有する。たとえば、半導体デバイス3がLEDの場合は、GaN系半導体層40として、複合基板1側から順に配置されたn型GaN系半導体層41、MQW活性層多重量子井戸構造の活性層43およびp型GaN系半導体層45を含む。図3を参照して、本実施形態の半導体デバイス3であるLEDは、複合基板1と、GaN系半導体層40として複合基板1側から順に配置されたn型GaN系半導体層41、MQW活性層43多重量子井戸構造の活性層およびp型GaN系半導体層45と、で形成される半導体積層体2を含み、p型GaN系半導体層45上にp側電極50pを配置し、エッチングにより露出させたn型GaN系半導体層41上にn側電極50nを配置することにより、横型のLEDとすることができる。さらに、図11および12を参照して、本実施形態の半導体デバイス3,4であるLEDは、p側電極50pおよびn側電極50nはp側リードフレーム60pおよびn側リードフレーム60nにそれぞれ電気的に接続されているpダウン構造となるフリップチップ型の実装をすることができる。かかる半導体デバイス3であるLEDは、複合基板1が透明であるため、複合基板1側からの光の取出しが可能であるため、かかる実装が可能となる。[実施形態4]図4を参照して、本発明のさらに別の実施形態である複合基板の製造方法は、実施形態1の複合基板1の製造方法であって、多結晶III族窒化物支持基板10の一方の主面上に非結晶質の第1の中間GaN系層31を形成する工程図4のA-1およびA-2と、単結晶GaN系基板20の一方の主面側から所定の深さの位置にイオン注入領域20iを形成する工程図4のB-1およびB-2と、単結晶GaN系基板20のイオン注入領域20i側の主面上に非結晶質の第2の中間GaN系層32を形成する工程図4のB-3と、第1の中間GaN系層31と第2の中間GaN系層32とを貼り合わせて中間GaN系膜30を形成することにより、中間GaN系膜30を介在させて多結晶III族窒化物支持基板10と単結晶GaN系基板20とを貼り合わせる工程図4のC-1と、単結晶GaN系基板20をイオン注入領域20iにおいて単結晶GaN系層21と残りの単結晶GaN系基板22とに分離する工程図4のC-2と、を含む。本実施形態の複合基板の製造方法により、実施形態1の複合基板1が効率よく製造できる。多結晶III族窒化物支持基板上への第1の中間GaN系層の形成工程図4のA-1およびA-2を参照して、本実施形態の複合基板の製造方法は、多結晶III族窒化物支持基板10の一方の主面上に非結晶質の第1の中間GaN系層31を形成する工程を含む。本工程において用いられる多結晶III族窒化物支持基板10は、実施形態1において説明したとおりであり、ここでは繰り返さない。本工程において、多結晶III族窒化物支持基板10の一方の主面上に成長させる非結晶質の第1の中間GaN系層31は、III族元素としてGaを含むIII族窒化物層であり、層の屈折率を調節することにより透明性を調節するため、Ga以外のIII族元素としてAl、Inなどを含むことができ、化学式AlxInyGa1xyN0≦x<1、0≦y<1などで表わされる。第1の中間GaN系層31の屈折率は、Alの含有量III族元素全体に対するモルが高いほど低くなり、Inの含有量III族元素全体に対するモルが高いほど高くなる。かかる場合に、第1の中間GaN系層31に含まれるAlおよびInは、それぞれIII族元素全体に対して0.1モル以上15モル以下が好ましい。すなわち、第1の中間GaN系層31の化学式AlxInyGa1xyNにおいて、0.001≦x≦0.15および0.001≦y≦0.15が好ましい。III族元素全体に対して、AlおよびInの少なくとも1つを0.1モル以上とすることにより膜の屈折率を容易に調節することができ、AlおよびInをそれぞれ15モル以下とすることにより層品質を高く維持することができる。ここで、第1の中間GaN系層31中のそれぞれのIII族元素の含有量III族元素全体に対するモルは、SIMS、グロー放電発光分光分析などにより測定できる。また、第1の中間GaN系層31は、層の導電性を調節するため、ドーパントとして、酸素およびケイ素の少なくともいずれかを酸素およびケイ素の全体の濃度が1×1017cm3以上5×1019cm3以下で含むことが好ましい。第1の中間GaN系層31は、酸素およびケイ素の全体で1×1017cm3以上の濃度とすることによりキャリア濃度を高めて比抵抗を低減する導電性を高めることができ、酸素およびケイ素の全体で5×1019cm3以下の濃度とすることによりキャリア移動度を高めて比抵抗を低減する導電性を高めることができる。ここで、第1の中間GaN系層31中の酸素およびケイ素の濃度は、SIMSにより測定できる。また、第1の中間GaN系層31の厚さは、特に制限はないが、200nm以上2000nm以下が好ましい。中間GaN系膜30の厚さが、200nmより薄いと層形成後の層研磨の際に不具合が発生し易く、2000nmより厚いと生産性が低下し生産コストが増大する。第1の中間GaN系層31を形成する方法は、非結晶質層を形成できるものであれば特に制限はないが、生産性向上の観点から、スパッタ法、MOCVD有機金属化学気相堆積法などが好ましい。単結晶GaN系基板へのイオン注入領域の形成工程および第2の中間GaN系層の形成工程図4のB-1およびB-2を参照して、本実施形態の複合基板の製造方法は、単結晶GaN系基板20の一方の主面側から所定の深さの位置にイオン注入領域20iを形成する工程を含む。本工程において用いられる単結晶GaN系基板20は、実施形態1において説明したとおりであり、ここでは繰り返さない。本工程は、単結晶GaN系基板20の一方の主面側からイオンIを注入することにより行なわれる。注入されるイオンIは、特に制限はないが、単結晶GaN系基板20の結晶の品質の低下を抑制する観点から、水素、ヘリウムなどの質量数の小さい元素のイオンが好ましい。イオンIが注入される深さ、すなわち、イオン注入領域20iが形成される深さは、特に制限はないが、その深さの精度が高い観点から、10nm以上1000nm以下程度が好ましい。本工程によりイオン注入領域20iが形成された単結晶GaN系基板20においては、イオン注入領域20iは、イオンの注入により、他の領域に比べて脆化する。図4のB-3を参照して、本実施形態の複合基板の製造方法は、単結晶GaN系基板20のイオン注入領域20i側の主面上に非結晶質の第2の中間GaN系層32を形成する工程を含む。本工程において、単結晶GaN系基板20のイオン注入領域20i側の主面上に成長させる非結晶質の第2の中間GaN系層32は、上述の第1の中間GaN系層31と同じであり、ここでは繰り返さない。また、第2の中間GaN系層32を形成する方法は、上述の第2のGaN系層31を形成する方法と同じであり、ここでは繰り返さない。上述の多結晶III族窒化物支持基板10上に第1の中間GaN系層31を形成する工程と、単結晶GaN系基板20にイオン注入領域20iを形成する工程および単結晶GaN系基板20上に第2の中間GaN系層32を形成する工程とは、順序が反対であってもよい。また、単結晶GaN系基板20にイオン注入領域20iを形成する工程の後、多結晶III族窒化物支持基板10上に第1の中間GaN系層31を形成する工程および単結晶GaN系基板20上に第2の中間GaN系層32を形成する工程を同時に行なってもよい。さらに、多結晶III族窒化物支持基板10上に第1の中間GaN系層31を形成する工程および単結晶GaN系基板20上に第2の中間GaN系層32を形成する工程の後、後述の多結晶III族窒化物支持基板10と単結晶GaN系基板20とを貼り合わせる工程の前に、第1の中間GaN系層31および第2の中間GaN系層32の主面を表面処理することにより第1の中間GaN系層31および第2の中間GaN系層32の主面の平坦性を高める工程を行なうことが、後述の貼り合わせによる接合の強度を高める観点から、好ましい。上記の表面処理の方法は、特に制限はないが、主面の平坦性を高める観点から、機械的研磨、化学機械的研磨CMP、化学的研磨などの研磨が好ましい。多結晶III族窒化物支持基板と単結晶GaN系基板との貼り合わせる工程図4のC-1を参照して、本実施形態の複合基板の製造方法は、第1の中間GaN系層31と第2の中間GaN系層32とを貼り合わせて中間GaN系膜30を形成することにより、中間GaN系膜30を介在させて多結晶III族窒化物支持基板10と単結晶GaN系基板20とを貼り合わせる工程を含む。本工程は、第1の中間GaN系層31と第2の中間GaN系層32とを貼り合わせて中間GaN系膜30を形成することにより行なわれる。多結晶III族窒化物支持基板10上に形成された第1の中間GaN系層31と単結晶GaN系基板20上に形成された第2の中間GaN系層32とを貼り合わせる方法は、特に制限はなく、圧着などの方法が好適に行なわれる。圧着によれば、両基板間に10kgf/cm2以上1000kgf/cm2以下の圧力を加えることにより室温たとえば25°C程度以上300°C以下の比較的低温で両基板を貼り合わせることができる。単結晶GaN系基板の分離工程図4のC-2を参照して、本実施形態の複合基板の製造方法は、単結晶GaN系基板20をイオン注入領域20iにおいて単結晶GaN系層21と残りの単結晶GaN系基板22とに分離する工程を含む。本工程により、多結晶III族窒化物支持基板10と、多結晶III族窒化物支持基板10上に配置された中間GaN系膜30と、中間GaN系膜30上に配置された単結晶GaN系層21と、を含む実施形態1の複合基板1が得られる。本工程において、単結晶GaN系基板20をイオン注入領域20iにおいて単結晶GaN系層21と残りの単結晶GaN系基板22とに分離する方法は、特に制限はなく、単結晶GaN系基板20に熱または応力を加える方法が好適に用いられる。単結晶GaN系基板20に熱または応力を加えることにより、脆化したイオン注入領域20iにおいて容易に分離する。残りの単結晶GaN系基板の再利用図4のC-2およびB-1を参照して、上述の単結晶GaN系基板を単結晶GaN系層21と残りの単結晶GaN系基板22とに分離する分離工程において得られた残りの単結晶GaN系基板をさらなる単結晶基板として用いて、下記の工程によりさらなる複合基板を製造することができる。かかる残りの単結晶GaN系基板をさらなる単結晶基板として用いたさらなる複合基板の製造方法は、別の多結晶III族窒化物支持基板と、別の多結晶III族窒化物支持基板上に配置された別の中間GaN系膜と、別の中間GaN系膜上に配置されたさらなる単結晶GaN系層と、を含むさらなる複合基板の製造方法であって、別の多結晶III族窒化物支持基板の一方の主面上に非結晶質の別の第1の中間GaN系層を形成する工程と、さらなる単結晶GaN系基板の一方の主面側から所定の深さの位置にさらなるイオン注入領域を形成する工程と、さらなる単結晶GaN系基板のさらなるイオン注入領域側の主面上に非結晶質の別の第2の中間GaN系層を形成する工程と、別の第1の中間GaN系層と別の第2の中間GaN系層とを貼り合わせて別の中間GaN系膜を形成することにより、別の中間GaN系膜を介在させて別の多結晶III族窒化物支持基板とさらなる単結晶GaN系基板とを貼り合わせる工程と、さらなる単結晶GaN系基板をイオン注入領域においてさらなる単結晶GaN系層とさらなる残りの単結晶GaN系基板とに分離する工程と、を含む複合基板の製造方法である。[実施形態5]図4のC-2、C-3、C-3-1およびC-3-2を参照して、本発明のさらに別の実施形態である半導体デバイスの製造方法は、多結晶III族窒化物支持基板10と、多結晶III族窒化物支持基板10上に配置された中間GaN系膜30と、中間GaN系膜30上に配置された単結晶GaN系層21と、を含む実施形態1の複合基板1を準備する工程と、複合基板1の単結晶GaN系層21上に少なくとも1層のGaN系半導体層40を成長させる工程と、を含む。本実施形態の半導体デバイスの製造方法においては、準備される複合基板1全体が高温NH3雰囲気下における耐久性が高く透明性かつ導電性を有し、さらに複合基板1の単結晶GaN系層21の結晶が高品質であるため、複合基板1の単結晶GaN系層21上に高品質の少なくともGaN系半導体層40を成長させることができ、高い特性を有する半導体デバイスが得られる。複合基板の準備工程図4のC-2を参照して、本実施形態の半導体デバイス3の製造方法は、多結晶III族窒化物支持基板10と、多結晶III族窒化物支持基板10上に配置された中間GaN系膜30と、中間GaN系膜30上に配置された単結晶GaN系層21と、を含む実施形態1の複合基板1を準備する工程を含む。かかる複合基板1を準備する工程は、実施形態3において説明したとおりであり、ここでは繰り返さない。GaN系半導体層の成長工程図4のC-3を参照して、本実施形態の半導体デバイス3の製造方法は、複合基板1の単結晶GaN系層21上に少なくとも1層のGaN系半導体層40を成長させる工程を含む。かかる工程により、複合基板1の単結晶GaN系層21上に少なくとも1層のGaN系半導体層40が形成された半導体積層体2が得られる。ここで、成長させるGaN系半導体層40は、実施形態2において説明したとおりであり、ここでは繰り返さない。また、GaN系半導体層40を成長させる方法は、特に制限はないが、高品質のGaN系半導体層40を成長させる観点から、MOCVD有機金属化学気相堆積法、MBE分子線成長法などが好ましい。また、成長させるGaN系半導体層40は、半導体デバイスの種類に応じた構成を有する。たとえば、半導体デバイスがLEDの場合は、GaN系半導体層40を成長させる工程は、複合基板1の単結晶GaN系層21上に、n型GaN系半導体層41を成長させるサブ工程と、n型GaN系半導体層41上にMQW活性層43多重量子井戸構造の活性層を成長させるサブ工程と、MQW活性層43上にp型GaN系半導体層45を成長させるサブ工程と、を含む。かかる工程により、複合基板1と、GaN系半導体層40として複合基板1側から順に配置されたn型GaN系半導体層41、MQW活性層43多重量子井戸構造の活性層およびp型GaN系半導体層45と、で形成される半導体積層体2が得られる。GaN系半導体層40を成長させる工程において、GaN系半導体層40は700°C以上1100°C以下の成長温度で成長されるため、中間GaN系膜30は非結晶質から結晶質に変質することができる。このため、中間GaN系膜30とそれに隣接する層との密着性が強固になることで、膜剥がれといった不良が抑制されて信頼性が向上し、さらに、中間GaN系膜30における電子の移動度が向上して抵抗が低くなり、半導体デバイスの特性が高くなる。さらに、図4のC-3-1を参照して、上記のようにして得られた図4のC-3に示す半導体積層体2において、GaN系半導体層40のp型GaN系半導体層45上にp側電極50pを形成し、複合基板1の多結晶III族窒化物支持基板10上にn側電極50nを形成することにより、半導体デバイス3として縦型のLEDが得られる。ここで、p側電極50pおよびn側電極50nを形成する方法は、特に制限はないが、生産性向上の観点から、スパッタ法、蒸着法などが好ましい。さらに、図5および6を参照して、本実施形態の半導体デバイスの製造方法により得られた半導体デバイス3,4である縦型のLEDは、p側電極50pがp側リードフレーム60pに電気的に接続するように配置され、n側電極50nがボンディングワイヤ50wによりn側リードフレーム60nに電気的に接続されているp側ダウン構造の実装をすることができる。かかる半導体デバイス3,4であるLEDは、複合基板1が透明かつ導電性であるため、複合基板1側からの光の取出しが可能であるため、かかる実装が可能となる。また、図4のC-3-2を参照して、上記のようにして得られた図4のC-3に示す半導体積層体2において、p型GaN系半導体層45上にp側電極50pを形成し、エッチングによりn型GaN系半導体層41の一部を露出させ、露出したn型GaN系半導体層41上にn側電極50nを形成することにより、半導体デバイス3として横型のLEDが得られる。さらに、図11および12を参照して、本実施形態の半導体デバイスの製造方法により得られた半導体デバイス3,4である横型のLEDは、p側電極50pがp側リードフレーム60pに、n側電極50nがn側リードフレームに、それぞれ電気的に接続するように、p側ダウン構造となるフリップチップ型の実装をすることができる。かかる半導体デバイス3,4であるLEDは、横型のLEDであり、複合基板1が透明であるため、複合基板1側からの光の取出しが可能であるため、かかる実装が可能となる。ここで、p側電極50pとp側リードフレーム60pとを、および、n側電極50nとp側リードフレーム60nとを、それぞれ電気的に接続する方法は、特に制限はないが、簡易かつ確実に接続する観点から、バンプを介在させて接続させることが好ましい。実施例11.単結晶GaN系基板内へのイオン注入図4のB-1を参照して、直径50mmで厚さが400μmの表主面が0001面で転位密度が5×106cm2の単結晶GaN基板単結晶GaN系基板20を準備した。次いで、図4のB-2を参照して、単結晶GaN基板単結晶GaN系基板20の裏主面これは000-1面である側から水素イオンを注入することにより、単結晶GaN基板の裏主面側から深さ200nmの位置にイオン注入領域20iを形成した。かかるイオン注入領域20iは周りの領域に比べて脆化した領域であった。2.多結晶III族窒化物支持基板および単結晶GaN系基板上への中間GaN系層の形成一方、図4のA-1を参照して、直径50mmで厚さが400μmの多結晶GaN支持基板多結晶III族窒化物支持基板10を準備した。次いで、反応性スパッタ法により、上記のイオン注入領域20iが形成された単結晶GaN基板単結晶GaN系基板20の裏主面イオン注入領域20i側の主面上に第2の中間GaN層第2の中間GaN系層32を形成し、上記の多結晶GaN支持基板多結晶III族窒化物支持基板10の一主面上に第1の中間GaN層第1の中間GaN系層31を形成した。形成条件は、それぞれの基板の温度を400°Cとし、Gaの供給はGaNターゲットを用いてアルゴンプラズマにより行ない、Nの供給はN2ガスにより行なった。形成された第1の中間GaN層第1の中間GaN系層31および第2の中間GaN層第2の中間GaN系層32は、それらの厚さがいずれも500nmであり、それらの酸素濃度がいずれも2×1018cm3であり、それらのケイ素濃度がいずれも1×1018cm3であった。次いで、多結晶GaN支持基板多結晶III族窒化物支持基板10上に形成された第1の中間GaN層第1の中間GaN系層31の主面および単結晶GaN基板単結晶GaN系基板20上に形成された第2の中間GaN層第2の中間GaN系層32の主面を、ダイヤモンドスラリーを用いてそれらの表面を200nmの深さまで機械研磨により平坦化して、それらの主面のRMS二乗平均平方根粗さを0.5nmとした。ここで、RMS粗さとは、平均面から測定曲面までの偏差距離の二乗を平均した値の平方根で表わした粗さをいい、JISB0601-2001に規定するRqを意味しており、AFM原子間力顕微鏡を用いて10μm×10μ角の範囲で測定した。3.多結晶III族窒化物支持基板と単結晶GaN系基板との貼り合わせ次いで、図4のC-1を参照して、第1の中間GaN層第1の中間GaN系層31の研磨後の主面と第2の中間GaN層第2の中間GaN系層32の研磨後の主面とを貼り合わせて、200°Cの雰囲気温度下100kgf/cm2の圧力で1時間圧着させることにより、厚さ600nmの中間GaN膜中間GaN系膜30を介在させて多結晶GaN基板多結晶III族窒化物支持基板10と単結晶GaN基板単結晶GaN系基板20とを貼り合わせた。4.単結晶GaN系基板の分離次いで、図4のC-2を参照して、中間GaN膜中間GaN系膜30を介在させて多結晶GaN支持基板多結晶III族窒化物支持基板10と単結晶GaN基板単結晶GaN系基板20とが貼り合わされた基板を、NH3雰囲気中で700°Cの雰囲気温度で2時間加熱することにより、単結晶GaN基板単結晶GaN系基板20を脆化したイオン注入領域20iで分離させて、厚さ400μmの多結晶GaN支持基板多結晶III族窒化物支持基板10上に形成された厚さ600nmの中間GaN膜中間GaN系膜30上に形成された表主面が0001面で厚さ200nmの単結晶GaN層単結晶GaN系層21が形成された複合基板1が得られた。5.半導体デバイスの製造次いで、図5を参照して、上記で得られた複合基板1の単結晶GaN層単結晶GaN系層21上に、MOCVD法により、GaN系半導体層40として、厚さ2μmのn型GaN層n型GaN系半導体層41、厚さ5nmのIn012Ga088N井戸層および厚さ10nmのGaN障壁層で構成される6重のMQW量位井戸構造活性層43、厚さ20nmのp型Al007Ga093N層45aおよび厚さ100nmのp型GaNコンタクト層45bこれらの全体がp型GaN系半導体層45を順次成長させた。GaN系半導体層40の成長温度は、n型GaN層が1050°C、In012Ga088N井戸層が750°C、GaN障壁層が850°C、p型Al007Ga093N層が1000°C、p型GaNコンタクト層が1000°Cであった。なお、GaN系半導体層40の貫通転位密度は、CLカソードルミネッセンス法により測定したところ、5×106cm2であった。次いで、複合基板1の多結晶GaN支持基板多結晶III族窒化物支持基板10上に、電子線蒸着法によりTi層を形成し、次いで、抵抗加熱蒸着法によりAl層を形成することにより、n側電極50nとしてオーミック電極となるTi/Al電極を形成した。GaN系半導体層40のp型GaNコンタクト層45b上に、抵抗加熱蒸着法によりNi層およびAu層を形成することにより、p側電極50pとしてオーミック電極かつ半透明電極となるNi/Au電極を形成した。次いで、GaN系半導体層40にメサを形成した後、チップ化を行ない、p側電極50pにおける大きさが400μm×400μmの縦型のLED半導体デバイス3を形成した。6.半導体デバイスの実装次いで、図5および6を参照して、得られた縦型のLED半導体デバイス3,4を、反射電極としてのAg電極の介在によりp側電極50pがp側リードフレーム60pに電気的に接続するように配置し、n側電極50nがボンディングワイヤ50wによりn側リードフレーム60nに電気的に接続して、p側ダウン構造の実装を行なった。7.半導体デバイスの評価次いで、実装したLED半導体デバイス4の通電試験を行なった。測定には、発熱の影響を抑止するため、繰り返し周波数が10kHzでデューティ比が5のパルス電源を用い、積分球を用いて、室温25°Cで200A/cm2までの光出力を測定した。発光波長は450nmであった。得られた光出力LmW、光の波長λnm、電流値ImAから、次の式1を用いて、外部量子効率を算出した。また、このときのLEDの動作電圧Vを測定した。本実施例の縦型のLED半導体デバイス320個について、外部量子効率および動作電圧を測定しそれらの200A/cm2における平均値を算出したところ、平均外部量子効率が60で動作電圧が3.1Vであった。結果を表1にまとめた。参考例1図7および8を参照して、複合基板に替えて直径が50mmで厚さが400μmの表主面が0001面で転位密度が5×106cm2の自立GaN支持基板100を用いて、この自立GaN支持基板100上に、実施例1と同様にして、GaN系半導体層40を成長させ、n側電極50nおよびp側電極50pを形成して縦型のLED半導体デバイス3を作製し、そのLEDについてp側ダウン構造の実装を行なった。なお、GaN系半導体層40の貫通転位密度は、5×106cm2であった。上記のように実装した20個の縦型のLED半導体デバイス4について、実施例1と同様にして、通電試験を行ない、発光波長、200A/cm2における平均外部量子効率および平均作動電圧を測定および算出した。参考例1におけるLEDは、発光波長が455nm、平均外部量子効率が60、平均作動電圧が3.0Vであった。結果を表1にまとめた。比較例1図9および10を参照して、複合基板に替えて直径が50mmで厚さが400μmの表主面が0001面のサファイア支持基板200を用いて、最初にサファイア基板の表主面を水素雰囲気中1000°Cでクリーニングしたこと、次いで450°Cで厚さ20nmの低温GaN層を成長させたこと、さらにn型GaN層n型GaN系半導体層41の厚さを5μmとしたこと以外は、実施例1と同様にして、GaN系半導体層40を成長させた。なお、GaN系半導体層40の貫通転位密度は、5×108cm2であった。次いで、GaN系半導体層40のp型GaNコンタクト層45b上に、実施例1と同様にして、p側電極50pを形成した。次いで、p側電極50pならびにGaN系半導体層40のp型GaNコンタクト層45b、p型Al007Ga093N層45aおよびMQW活性層43の一部をメサエッチングにより除去してn型GaN層n型GaN系半導体層41の一部を露出させ、その露出部分に、実施例1と同様にして、n側電極50nを形成し、チップ化して、p側電極50pにおける大きさが400μm×400μmの横型のLED半導体デバイス3を作製した。次いで、そのLEDについてp側ダウン構造のフリップチップ型の実装を行なった。上記のように実装した20個の横型のLEDについて、実施例1と同様にして、通電試験を行ない、発光波長、200A/cm2における平均外部量子効率および平均作動電圧を測定および算出した。比較例1におけるLEDは、発光波長が455nm、平均外部量子効率が20、平均作動電圧が4.2Vであった。結果を表1にまとめた。実施例2図5および6を参照して、単結晶GaN系基板20として、直径50mmで厚さが400μmの表主面が10-10面で転位密度が5×106cm2の単結晶GaN基板を用いたこと以外は、実施例1と同様にして、複合基板1を得た。得られた複合基板1の単結晶GaN層単結晶GaN系層21の表主面は10-10面であった。次いで、この複合基板1を用いて、実施例1と同様にして、GaN系半導体層40を成長させ、n側電極50nおよびp側電極50pを形成して縦型のLED半導体デバイス3を作製し、そのLEDについてp側ダウン構造の実装を行なった。上記のように実装した20個の縦型のLEDについて、実施例1と同様にして、通電試験を行ない、発光波長、200A/cm2における平均外部量子効率および平均作動電圧を測定および算出した。参考例1におけるLEDは、発光波長が451nm、平均外部量子効率が50、平均作動電圧が3.2Vであった。結果を表1にまとめた。参考例2図7および8を参照して、複合基板に替えて直径が50mmで厚さが400μmの表主面が10-10面で転位密度が5×106cm2の自立GaN支持基板100を用いて、この自立GaN支持基板100上に、実施例1と同様にして、GaN系半導体層40を成長させ、n側電極50nおよびp側電極50pを形成して縦型のLED半導体デバイス3を作製し、そのLEDについてp側ダウン構造の実装を行なった。なお、GaN系半導体層40の貫通転位密度は、5×106cm2であった。上記のように実装した20個の縦型のLEDについて、実施例1と同様にして、通電試験を行ない、発光波長、200A/cm2における平均外部量子効率および平均作動電圧を測定および算出した。参考例2におけるLEDは、発光波長が453nm、平均外部量子効率が52、平均作動電圧が3.0Vであった。結果を表1にまとめた。実施例3図5および6を参照して、単結晶GaN系基板20として、直径50mmで厚さが400μmの表主面が20-21面で転位密度が5×106cm2の単結晶GaN基板を用いたこと以外は、実施例1と同様にして、複合基板1を得た。得られた複合基板1の単結晶GaN層単結晶GaN系層21の表主面は20-21面であった。次いで、この複合基板1を用いて、実施例1と同様にして、GaN系半導体層40を成長させ、n側電極50nおよびp側電極を形成して縦型のLED半導体デバイス3を作製し、そのLEDについてp側ダウン構造の実装を行なった。上記のように実装した20個の縦型のLEDについて、実施例3と同様にして、通電試験を行ない、発光波長、200A/cm2における平均外部量子効率および平均作動電圧を測定および算出した。参考例1におけるLEDは、発光波長が452nm、平均外部量子効率が55、平均作動電圧が3.3Vであった。結果を表1にまとめた。参考例3図7および8を参照して、複合基板に替えて直径が50mmで厚さが400μmの表主面が20-21面で転位密度が5×106cm2の自立GaN支持基板100を用いて、この自立GaN支持基板100上に、実施例1と同様にして、GaN系半導体層40を成長させ、n側電極50nおよびp側電極50pを形成して縦型のLED半導体デバイス3を作製し、そのLEDについてpダウン構造のフリップチップ型の実装を行なった。なお、GaN系半導体層40の貫通転位密度は、5×106cm2であった。上記のように実装した20個の縦型のLEDについて、実施例1と同様にして、通電試験を行ない、発光波長、200A/cm2における平均外部量子効率および平均作動電圧を測定および算出した。参考例3におけるLEDは、発光波長が450nm、平均外部量子効率が57、平均作動電圧が3.1Vであった。結果を表1にまとめた。実施例4図11および12を参照して、単結晶GaN系基板20として、直径50mmで厚さが400μmの表主面が0001面で転位密度が5×106cm2の単結晶GaN基板を用いて、複合基板1を得た。得られた複合基板1の単結晶GaN層単結晶GaN系層21の表主面は0001面であった。次いで、この複合基板1を用いて、実施例1と同様にして、GaN系半導体層40を成長させた。なお、GaN系半導体層40の貫通転位密度は、5×106cm2であった。次いで、GaN系半導体層40のp型GaNコンタクト層45b上に、実施例1と同様にして、p側電極50pを形成した。次いで、p側電極50pならびにGaN系半導体層40のp型GaNコンタクト層45b、p型Al007Ga093N層45aおよびMQW活性層43の一部をメサエッチングにより除去してn型GaN層n型GaN系半導体層41の一部を露出させ、その露出部分に、実施例1と同様にして、n側電極50nを形成し、チップ化して、p側電極50pにおける大きさが400μm×400μmの横型のLED半導体デバイス3を作製した。次いで、そのLEDについてpダウン構造のフリップチップ型の実装を行なった。上記のように実装した20個の横型のLEDについて、実施例1と同様にして、通電試験を行ない、発光波長、200A/cm2における平均外部量子効率および平均作動電圧を測定および算出した。実施例4におけるLEDは、発光波長が453nm、平均外部量子効率が63、平均作動電圧が3.2Vであった。結果を表1にまとめた。参考例4図13および14を参照して、複合基板に替えて直径が50mmで厚さが400μmの表主面が0001面で転位密度が5×106cm2の自立GaN支持基板100を用いて、この自立GaN支持基板100上に、実施例1と同様にして、GaN系半導体層40を成長させた。なお、GaN系半導体層40の貫通転位密度は、5×106cm2であった。次いで、GaN系半導体層40のp型GaNコンタクト層45b上に、実施例1と同様にして、p側電極50pを形成した。次いで、p側電極50pならびにGaN系半導体層40のp型GaNコンタクト層45b、p型Al007Ga093N層45aおよびMQW活性層43の一部をメサエッチングにより除去してn型GaN層n型GaN系半導体層41の一部を露出させ、その露出部分に、実施例1と同様にして、n側電極50nを形成し、チップ化して、p側電極50pにおける大きさが400μm×400μmの横型のLED半導体デバイス3を作製した。次いで、そのLEDについてpダウン構造のフリップチップ型の実装を行なった。上記のように実装した20個の横型のLEDについて、実施例1と同様にして、通電試験を行ない、発光波長、200A/cm2における平均外部量子効率および平均作動電圧を測定および算出した。参考例4におけるLEDは、発光波長が452nm、平均外部量子効率が64、平均作動電圧が3.1Vであった。結果を表1にまとめた。表1を参照して、実施例1~4の多結晶III族窒化物支持基板と中間GaN系膜と単結晶GaN系層とを含む複合基板を用いたLEDは、参考例1~4の自立GaN支持基板を用いたLEDとそれぞれ同様の半導体デバイスを形成することができ、参考例1~4の自立GaN支持基板を用いたLEDとそれぞれ同様の高い平均外部量子効率および低い平均作動電圧が得られた。ここで、実施例1~3および参考例1~3は縦型の半導体デバイスであり、実施例4および参考例4は横型の半導体デバイスであることから、本願発明は縦型および横型いずれの半導体デバイスにも好適に用いることができる。なお、多結晶III族窒化物支持基板と中間GaN系膜と単結晶GaN系層とを含む複合基板を用いたLEDおよび自立GaN支持基板を用いたLEDにおいては、GaN系半導体層の貫通転位密度が5×106cm2程度と低いため、MQW活性層中の井戸層の厚さを3nm以下にすると100A/cm2以下の比較的低い電流密度での内部量子効率を高め、井戸層の厚さを5nm以上にすると100A/cm2より高い比較的高い電流密度での内部量子効率を高めることができる。多結晶III族窒化物支持基板と中間GaN系膜と単結晶GaN系層とを含む複合基板を用いたLEDは、単結晶GaN系層の形成に用いた単結晶GaN系基板を繰り返し用いることができるため、自立GaN支持基板を用いたLEDに比べて、低コストで製造できる。また、実施例1の多結晶III族窒化物支持基板と中間GaN系膜と単結晶GaN系層とを含む複合基板を用いたLEDは、比較例1のサファイア支持基板を用いたLEDに比べて、平均外部量子効率が高く、平均作動電圧が低く、優れた特性を有していた。平均外部量子効率が高くなったのは、実施例1のLEDの複合基板を形成するGaNは比較例1のLEDのサファイア基板に比べて屈折率が高く、また、実施例1のLEDのGaN系半導体層は比較例1のLEDのGaN系半導体層に比べて貫通転位密度が低いためと考えられる。平均作動電圧が低くなったのは、電流を縦方向LEDの主面に垂直な方向に流す構造になったことおよび、多結晶III族窒化物支持基板の抵抗が低いため、横方向LEDの主面に平行な方向に電流が広がり易いためと考えられる。今回開示された実施形態および実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した説明でなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内のすべての変更が含まれることが意図される。"