複数のチップ領域と、前記チップ領域を囲んで配置された分割領域と、前記各チップ領域に設けられた光電変換部と、前記各チップ領域において前記光電変換部に対する受光面とは逆の表面側に設けられた駆動回路と、前記駆動回路に接続され、前記各チップ領域において前記表面側に引き出されたデバイス用端子と、前記駆動回路に接続され、前記分割領域において前記受光面側に露出された検査用端子とを備えた固体撮像素子ウエハ。前記受光面側に前記検査用端子を露出させる開口が設けられている請求項1記載の固体撮像素子ウエハ。前記チップ領域において、前記受光面上の全面が絶縁膜により覆われている請求項1記載の固体撮像素子ウエハ。前記光電変換部および前記駆動回路を有するセンサ基板と、前記駆動回路、前記デバイス用端子、および前記検査用端子を有し、前記センサ基板に貼り合わせて設けられた回路基板とを備えた請求項1記載の固体撮像素子ウエハ。固体撮像素子ウエハに設けられた複数のチップ領域に光電変換部を形成することと、前記各チップ領域において前記光電変換部に対する受光面とは逆の表面側に駆動回路を形成することと、前記駆動回路に接続され、前記各チップ領域において前記表面側に引き出されたデバイス用端子を形成することと、前記駆動回路に接続され、前記チップ領域を囲んで配置された分割領域において前記受光面側に露出された検査用端子を形成することと、前記検査用端子を用いて、前記光電変換部と当該光電変換部に接続された前記駆動回路とを備えた固体撮像素子を検査することとを含む固体撮像素子の製造方法。前記検査の後、ダイシングを行うことにより、前記検査用端子を含む前記分割領域を除去し、前記固体撮像素子を備えた前記各チップ領域を個片化する請求項5記載の固体撮像素子の製造方法。前記検査用端子を形成する際には、前記駆動回路に接続された前記検査用端子を前記分割領域に形成した後、前記検査用端子を前記受光面側に露出させる開口を形成する請求項5記載の固体撮像素子の製造方法。前記チップ領域において前記受光面とは逆の表面上に、前記デバイス用端子に接続されたバンプを形成する請求項5記載の固体撮像素子の製造方法。光電変換部と、前記光電変換部に対する受光面とは逆の表面側に設けられた駆動回路と、前記駆動回路に接続され前記表面側に引き出されたデバイス用端子と、前記受光面上の全面を覆う絶縁膜とを備えた固体撮像素子。前記受光面および前記表面に対する側面に、前記駆動回路に接続された配線の断面が露出した請求項9記載の固体撮像素子。前記光電変換部および前記駆動回路を有するセンサ基板と、前記駆動回路および前記デバイス用端子を有し、前記センサ基板に貼り合わせて設けられた回路基板とを備えた請求項9記載の固体撮像素子。前記光電変換部を有する画素領域の外側に位置する周辺領域において、前記受光面側から前記センサ基板を貫通し、前記センサ基板の駆動回路または前記回路基板の駆動回路に接続された複数の貫通ビアと、前記周辺領域における前記受光面上に設けられ、前記貫通ビア間を接続する配線とを備えた請求項9記載の固体撮像素子。前記配線は、前記絶縁膜により覆われている請求項12記載の固体撮像素子。前記受光面とは逆の表面上に、前記デバイス用端子に接続されたバンプが設けられた請求項9記載の固体撮像素子。しかしながら、上述の固体撮像素子は、ウエハ状態での検査に用いた第2結合パッド群を外部接続用端子としてセンサチップの周囲に残した構成である。そのため、この第2結合パッド群の分だけ固体撮像素子が大きくなる。そこで本技術は、裏面照射型の固体撮像素子を備えたチップ領域が複数配列された固体撮像素子ウエハにおいて、個片化されるチップ領域のサイズを縮小し、これにより固体撮像素子の小型化を図ることを目的とする。さらには、このような固体撮像素子ウエハを用いた固体撮像素子の製造方法、およびその製造方法により得られる固体撮像素子を提供することを目的とする。このような目的を達成するための本技術の固体撮像素子ウエハは、複数のチップ領域と、このチップ領域を囲んで配置された分割領域とを備えている。さらに各チップ領域は、光電変換部と、光電変換部に対する受光面とは逆の表面側に設けられた駆動回路と、駆動回路に接続され表面側に引き出されたデバイス用端子とを有している。また分割領域は、駆動回路に接続され受光面側に露出された検査用端子を有している。また本技術はこのような固体撮像素子ウエハを用いて作製する固体撮像素子の製造方法でもあり、次の手順が行われる。まず、固体撮像素子ウエハに設けられた複数のチップ領域に光電変換部を形成する。また各チップ領域において光電変換部に対する受光面とは逆の表面側に駆動回路を形成する。さらに各チップ領域において、駆動回路に接続され表面側に引き出されたデバイス用端子を形成する。チップ領域を囲んで配置された分割領域において、駆動回路に接続され受光面側に露出された検査用端子を形成する。以上の後、検査用端子を用いて、光電変換部とこれに接続された駆動回路とを備えた固体撮像素子を検査する。また本技術は上述した製造方法により得られる固体撮像素子でもあり、次のような構成である。固体撮像素子は、光電変換部と、光電変換部に対する受光面とは逆の表面側に設けられた駆動回路と、駆動回路に接続され表面側に引き出されたデバイス用端子と、受光面上の全面を覆う絶縁膜とを備えている。このような固体撮像素子ウエハは、受光面と逆の表面側に引き出されたデバイス用端子を含む固体撮像素子を備えたチップ領域と、デバイス用端子とは別の検査用端子を含む分割領域とを備えた構成である。またデバイス用端子とは別に検査用端子を設けたことにより、固体撮像素子を備えたチップ領域を個片化する際に、固体撮像素子ウエハにおいて検査用端子が設けられた分割領域を全て除去することができる。つまり、個片化されるチップサイズを縮小でき、固体撮像素子を小型化することができる。以上のような本技術によれば、固体撮像素子ウエハにおける分割領域を全て除去することにより、固体撮像素子を備えたチップ領域が個片化される。つまり、検査用端子を含む分割領域が除去されるので、個片化されるチップサイズを縮小できる。この結果、固体撮像素子の小型化を図ることが可能になる。以下、本技術の実施形態を図面に基づいて、次の順に説明する。1.実施形態の固体撮像素子の概略構成例2.第1実施形態の固体撮像素子ウエハの構成分割領域に検査用端子を設け、銅配線が切断される例3.第1実施形態の固体撮像素子の製造方法4.第1実施形態の固体撮像素子5.第2実施形態の固体撮像素子ウエハの構成分割領域に検査用端子を設け、アルミ配線が切断される例6.第2実施形態の固体撮像素子の製造方法7.第2実施形態の固体撮像素子8.第3実施形態の固体撮像素子ウエハの構成分割領域のセンサ基板側に検査用端子を設けた例9.第3実施形態の固体撮像素子の製造方法10.第3実施形態の固体撮像素子尚、また各実施形態おいて共通の構成要素には同一の符号を付し、重複する説明は省略する。<1.実施形態の固体撮像素子の概略構成例>図1に、本技術が適用される裏面照射型の固体撮像素子の一例として、三次元構造の固体撮像素子の概略構成を示す。この図に示す固体撮像素子1は、光電変換部が配列形成されたセンサ基板2と、このセンサ基板2に対して積層させた状態で貼り合わされた回路基板9とを備えている。センサ基板2は、一方の面を受光面Aとし、光電変換部を含む複数の画素3が受光面Aに対して2次元的に配列された画素領域4を備えている。画素領域4には、複数の画素駆動線5が行方向に配線され、複数の垂直信号線6が列方向に配線されており、1つの画素3が1本の画素駆動線5と1本の垂直信号線6とに接続される状態で配置されている。これらの各画素3には、光電変換部と、電荷蓄積部と、複数のトランジスタいわゆるMOSトランジスタおよび容量素子等で構成された画素回路とが設けられている。尚、画素回路の一部は、受光面Aとは反対側の表面側に設けられている。また複数の画素で画素回路の一部を共有していても良い。またセンサ基板2は、画素領域4の外側に周辺領域7を備えている。この周辺領域7には配線図示省略が設けられており、この配線が必要に応じてセンサ基板2に設けられた画素駆動線5、垂直信号線6、および画素回路、さらには回路基板9に設けられた駆動回路に接続されている。回路基板9は、センサ基板2側に向かう一面側に、センサ基板2に設けられた各画素3を駆動するための垂直駆動回路10、カラム信号処理回路11、水平駆動回路12、およびシステム制御回路13などの駆動回路を備えている。これらの駆動回路は、センサ基板2側の配線および画素回路に接続されている。尚、センサ基板2の表面側に設けられた画素回路も、駆動回路の一部である。<2.第1実施形態の固体撮像素子ウエハの構成>分割領域に検査用端子を設け、銅配線が切断される例図2Aは、本技術が適用される固体撮像素子ウエハを受光面側から見た概略平面図である。固体撮像素子ウエハ100を平面視すると、裏面照射型の固体撮像素子を備えたチップ領域200が複数配列され、このチップ領域200の周囲が分割領域300となっている。図2Bは、図2AにおけるB部分を拡大した図であり、チップ領域200と分割領域300との境界付近を示した固体撮像素子ウエハ100の要部拡大図である。以下、チップ領域200および分割領域300の構成を説明する。[チップ領域200]各チップ領域200は、図1を用いて説明した固体撮像素子がそれぞれ形成された領域である。このようなチップ領域は、次に詳細に説明するように、光電変換部に対する受光面上の全面が絶縁膜で覆われており、さらに受光面とは逆の表面側には駆動回路と、その駆動回路に接続されたデバイス用端子とが設けられている。このデバイス端子は、固体撮像素子と外部との接続を図るための端子である。[分割領域300]分割領域300は、ダイシングにより全部が除去される領域である。分割領域300を除去するダイシングを行うことにより、固体撮像素子を備えたチップ領域200が個片化される。このような分割領域300は、次に説明する検査用端子400およびその開口400aを有する。検査用端子400は、ウエハ状態で各固体撮像素子の検査をするためにのみ用いられる端子である。この検査用端子400は、図示したように平面視的には、配線の一部がパッド形状の端子となっており、配線部分はチップ領域200に向かって延びている構造である。さらに検査用端子400は、固体撮像素子の駆動回路を構成する配線と接続されている。開口400aは、受光面側に検査用端子400を露出させるパッド開口である。このような構成により、受光面側から検査針を差し込んで、ウエハ状態で各固体撮像素子の動作確認を検査することが可能となっている。以上説明したように、チップ領域200には外部接続のためのデバイス用端子が設けられ、一方、分割領域300にはウエハ状態での検査のための検査用端子400が設けられている。つまり、外部接続用と検査用とを兼ねる端子を設けるのではなく、それぞれに特化した各端子を各領域に設けているところが特徴的である。[固体撮像素子ウエハの詳細な構成]図3は、第1実施形態の固体撮像素子ウエハ100-1の構成を示す要部断面図であり、図2BのA-A線における断面図である。以下、この要部断面図に基づいて第1実施形態の固体撮像素子ウエハ100-1の構成を説明する。第1実施形態の固体撮像素子ウエハ100-1は、図3に示すように、センサ基板2と回路基板9とを積層させた状態で貼り合わせた3次元構造の固体撮像素子ウエハである。また平面的に見ると、チップ領域200と分割領域300とで構成され、さらに固体撮像素を備えたチップ領域200は画素領域4と周辺領域7とで構成される。センサ基板2の受光面Aとは逆の表面側、すなわち回路基板9側に向かう面上には、配線層2aと、配線層2aを覆う保護膜2bとが設けられている。一方、回路基板9の表面側、すなわちセンサ基板2側に向かう面上には、配線層9aと、配線層9aを覆う保護膜9bとが設けられている。また回路基板9の裏面側には、保護膜9cが設けられている。これらのセンサ基板2と回路基板9とは、保護膜2bと保護膜9bとの間で貼り合わせられている。さらにセンサ基板2の裏面側すなわち受光面A上には、反射防止膜41、界面準位抑制膜42、エッチングストップ膜43、配線溝形成膜44、配線45、キャップ膜46、および遮光膜47が設けられている。さらに遮光膜47上には、透明保護膜48、カラーフィルタ49、およびオンチップレンズ50がこの順に積層されている。以上のような層構成の固体撮像素子ウエハ100-1において、デバイス用端子33は、チップ領域200の回路基板9に設けられ、回路基板9側の駆動回路と接続されている。一方、検査用端子400は、分割領域300の配線層9aに設けられ、チップ領域200の配線層9aから延設された駆動回路の埋込配線37と接続されている。さらに開口400aは、分割領域300に設けられ、受光面A側に開口を有し、検査用端子400を露出させた貫通孔である。以下、上述した固体撮像素子ウエハ100-1の詳細について、センサ基板2の各層の構成、回路基板9の各層の構成、受光面A上の各層の構成を順に説明する。[センサ基板2]センサ基板2は、例えば単結晶シリコンからなる半導体基板を薄膜化したものである。このセンサ基板2における各チップ領域200内の画素領域4には、受光面Aに沿って複数の光電変換部20が配列形成されている。各光電変換部20は、例えばn型拡散層とp型拡散層との積層構造で構成されている。尚、光電変換部20は画素毎に設けられており、図面においては1画素分の断面を図示している。またセンサ基板2のチップ領域200において受光面Aとは逆の表面側には、n型不純物層からなるフローティングディフュージョンFD、トランジスタTrのソース/ドレイン21、さらにはここでの図示を省略した他の不純物層、および素子分離22などが設けられている。さらにセンサ基板2のチップ領域200において、画素領域4の外側の周辺領域7には、センサ基板2を貫通する貫通ビア23が設けられている。この貫通ビア23は、センサ基板2を貫通して形成された接続孔内に、分離絶縁膜24を介して埋め込まれた導電性材料によって構成されている。[配線層2aセンサ基板2側]センサ基板2の表面上に設けられた配線層2aのチップ領域200は、センサ基板2との界面側に、ここでの図示を省略したゲート絶縁膜を介して転送ゲートTGおよびトランジスタTrのゲート電極25、さらにはここでの図示を省略した他の電極を有している。またこれらの転送ゲートTGおよびゲート電極25は、層間絶縁膜26で覆われており、この層間絶縁膜26に設けられた溝パターン内には、例えば銅Cuを用いた埋込配線27が多層配線として設けられている。これらの埋込配線27は、ビアによって相互に接続され、また一部がソース/ドレイン21、転送ゲートTG、さらにはゲート電極25に接続された構成となっている。また、埋込配線27には、センサ基板2に設けられた貫通ビア23も接続され、トランジスタTrおよび埋込配線27等によって画素回路が構成されている。以上のような埋込配線27が形成された層間絶縁膜26上に、絶縁性の保護膜2bが設けられ、この保護膜2b表面においてセンサ基板2が回路基板9に貼り合わせられている。[回路基板9]回路基板9は、例えば単結晶シリコンからなる半導体基板を薄膜化したものである。この回路基板9のチップ領域200において、センサ基板2側に向かう表面層には、トランジスタTrのソース/ドレイン31、さらにはここでの図示を省略した不純物層、および素子分離32などが設けられている。さらに回路基板9のチップ領域200には、これを貫通するデバイス用端子33が設けられている。このデバイス用端子33は、回路基板9を貫通して形成された接続孔内に、分離絶縁膜34を介して埋め込まれた導電性材料によって構成されている。[配線層9a回路基板9側]回路基板9の表面上に設けられた配線層9aのチップ領域200は、回路基板9との界面側に、ここでの図示を省略したゲート絶縁膜を介して設けられたゲート電極35、さらにはここでの図示を省略した他の電極を有している。これらのゲート電極35および他の電極は、層間絶縁膜36で覆われており、この層間絶縁膜36に設けられた溝パターン内には例えば銅Cuを用いた埋込配線37が多層配線として設けられている。これらの埋込配線37は、ビアによって相互に接続され、また一部がソース/ドレイン31やゲート電極35に接続された構成となっている。また、埋込配線37には、回路基板9に設けられたデバイス用端子33も接続され、トランジスタTrおよび埋込配線37等によって駆動回路が構成されている。さらにこの多層配線のセンサ基板2側には、アルミニウム配線38が設けられている。この配線の一部は、分割領域300において、以後に詳しく説明する検査用端子400として設けられている。このようなアルミニウム配線38は、ビアによって埋込配線37と接続され、層間絶縁膜36で覆われている。層間絶縁膜36の表面はアルミニウム配線38に応じた凹凸形状になっており、この凹凸表面を覆って平坦化膜39が設けられ、その平坦化膜39の表面は平坦面となっている。以上のような平坦化膜39上に絶縁性の保護膜9bが設けられ、この保護膜9b表面において回路基板9がセンサ基板2に貼り合わせられている。また、回路基板9において、配線層9aが設けられた表面側とは逆の裏面側には、回路基板9を覆う保護膜9cが設けられている。[反射防止膜41、界面準位抑制膜42、エッチングストップ膜43、配線溝形成膜44、キャップ膜46受光面A上]チップ領域200の周辺領域7においては、センサ基板2の受光面A上に、受光面A側から順に、反射防止膜41、界面準位抑制膜42、エッチングストップ膜43、配線溝形成膜44が設けられている。さらに配線溝形成膜44内に配線45が設けられ、この配線45を覆ってキャップ膜46が設けられている。チップ領域200の画素領域4においては、センサ基板2の受光面A上に、反射防止膜41、界面準位抑制膜42、および遮光膜47が設けられている。分割領域300においては、センサ基板2の受光面A上に、反射防止膜41および界面準位抑制膜42が設けられている。以上のような構成の各層は次のような材料からなる。反射防止膜41は、例えば酸化ハフニウムHfO2、酸化タンタルTa2O5、または窒化シリコンなど、酸化シリコンよりも高屈折率の絶縁性材料を用いて構成される。界面準位抑制膜42は、例えば酸化シリコンSiO2を用いて構成される。エッチングストップ膜43は、上層の配線溝形成膜44を構成する材料に対してエッチング選択比が低く抑えられる材料が用いられ、例えば窒化シリコンSiNを用いて構成される。配線溝形成膜44は、例えば酸化シリコンSiO2を用いて構成される。キャップ膜46は、例えば窒化シリコンSiNを用いて構成される。[配線45受光面A上]配線45は、チップ領域200の周辺領域7における受光面A上に、配線溝形成膜44に埋め込まれた埋込配線として設けられている。この配線45は貫通ビア23と一体に埋め込まれて形成されたものであり、貫通ビア23間を接続する。配線45の上部は、キャップ膜46で覆われている。[貫通ビア23]貫通ビア23は、チップ領域200の周辺領域7において、受光面A上の配線45からエッチングストップ膜43、界面準位抑制膜42、および反射防止膜41を貫通し、さらにセンサ基板2を貫通し、配線層2aに達して設けられている。この貫通ビア23は複数あり、センサ基板2の埋込配線27、および回路基板9のアルミニウム配線38または埋込配線37に接続されている。このような配線45および貫通ビア23は、配線溝形成膜44に形成された配線溝とその底部の接続孔の内壁を連続的に覆う分離絶縁膜24を介して、これらの配線溝及び接続孔に銅Cuを埋め込んで一体に構成される。ここで配線溝の部分が配線45に相当し、接続孔の部分が貫通ビア23に相当する。また分離絶縁膜24は、例えば窒化シリコンSiNのような銅Cuの拡散防止機能を有する材料を用いて構成される。このように、貫通ビア23間を配線45で接続することにより、貫通ビア23がそれぞれ接続しているセンサ基板2の埋込配線27と、回路基板9のアルミニウム配線38または埋込配線37との間を電気的に接続する。つまり、センサ基板2の駆動回路と回路基板9の駆動回路とが接続される。[遮光膜47受光面A上]遮光膜47は、チップ領域200の画素領域4において、受光面A上の界面準位抑制膜42の上部に設けられ、各光電変換部20に対応する複数の受光開口47aを備えている。このような遮光膜47は、アルミニウムAlやタングステンWのような遮光性に優れた導電性材料を用いて構成され、開口47bにおいてセンサ基板2に対して接地された状態で設けられている。[透明保護膜48受光面A上]透明保護膜48は、受光面A上のキャップ膜46および遮光膜47を覆う状態で、チップ領域200および分割領域300に設けられている。この透明保護膜48は、絶縁性材料からなり、例えばアクリル樹脂などを用いて構成される。[カラーフィルタ49、オンチップレンズ50受光面A上]チップ領域200の画素領域4において、さらに透明保護膜48上に、各光電変換部20に対応したカラーフィルタ49およびオンチップレンズ50が設けられている。カラーフィルタ49は、各光電変換部20に対応する各色で構成されている。各色のカラーフィルタ49の配列が限定されることはない。オンチップレンズ50は、各光電変換部20に入射光が集光されるように構成されている。一方、チップ領域200の周辺領域7および分割領域300では、オンチップレンズ50と一体であるオンチップレンズ膜50aが、透明保護膜48上に設けられている。[検査用端子400、開口400a]検査用端子400は、分割領域300の配線層9aに設けられ、チップ領域200の配線層9aに設けられたアルミニウム配線38の一部である。またチップ領域200の駆動回路を構成する埋込配線37の一部が分割領域300まで延設され、ビアにより検査用端子400と接続されている。開口400aは、分割領域300に設けられ、受光面A側に検査用端子400を露出させるパッド開口である。つまり、開口400aは、オンチップレンズ膜50a、透明保護膜48、界面準位抑制膜42、反射防止膜41、センサ基板2、層間絶縁膜26、保護膜2b、保護膜9b、平坦化膜39、および層間絶縁膜36を掘り下げ、その底部に検査用端子400を露出させたパッド開口である。なお、開口400aの貫通する配線層2aの分割領域300には、固体撮像素子を構成する埋込配線27は設けられていない。<3.第1実施形態の固体撮像素子の製造方法>次に、上述した構成の固体撮像素子ウエハ100-1の作製方法、およびこれを用いた固体撮像素子1-1の製造方法を図4~図7の断面工程図に基づいて説明する。図4に示すように、センサ基板2に設定した各チップ領域200の画素領域4に、複数の光電変換部20を配列形成すると共に、センサ基板2にソース/ドレイン21およびフローティングディフュージョンFD他の不純物層や素子分離22を形成する。次に、センサ基板2の表面上に転送ゲートTGおよびゲート電極25を形成し、さらに層間絶縁膜26と共に埋込配線27を形成して配線層2aを設け、この配線層2aの上部を保護膜2bで覆う。一方、回路基板9に設定した各チップ領域200に、ソース/ドレイン31他の不純物層や素子分離32を形成する。次に、回路基板9の表面上にゲート電極35を形成し、さらに層間絶縁膜36と共に埋込配線37を形成する。この際、チップ領域200の配線層9aから回路基板9にかけて、デバイス用端子33を埋め込んで形成する。続いて、ビアにより埋込配線37と接続されたアルミニウム配線38を形成し、これを層間絶縁膜36で覆う。この際、分割領域300において、このアルミニウム配線38の一部を検査用端子400として設ける。また検査用端子400は、分割領域300まで延設された埋込配線37が接続された状態で設けられる。その後、凹凸表面の層間絶縁膜36上を平坦化膜39で覆い、さらに表面を平坦化して配線層9aを設け、この配線層9aの上部を保護膜9bで覆う。以上の後、センサ基板2と回路基板9とを、それぞれのチップ領域200を対応させて、保護膜2bと保護膜9bとの間で貼り合わせる。貼り合わせの終了後には、必要に応じてセンサ基板2の受光面A側を薄膜化する。以上までの工程は、特に手順が限定されることはなく、通常の貼り合わせ技術を適用して行うことができる。図5に示すように、センサ基板2の受光面A上に、反射防止膜41、界面準位抑制膜42、エッチングストップ膜43、および配線溝形成膜44をこの順に積層成膜する。続いて、チップ領域200の周辺領域7において、配線溝形成膜44に配線溝を形成し、その底部にセンサ基板2を貫通する各深さの接続孔を形成する。次に、配線溝および接続孔の内壁を覆う状態に分離絶縁膜24を形成し、さらに各接続孔の底部に埋込配線27またはアルミニウム配線38を露出させた後、例えば銅からなる導電性材料により配線溝および接続孔を一体に埋め込む。以上により、埋込配線27またはアルミニウム配線38に接続された複数の貫通ビア23、およびこの貫通ビア23間を接続する配線45を形成する。その後、配線45および配線溝形成膜44上を覆う状態で、配線45を構成する銅Cuに対する拡散防止効果を有するキャップ膜46を成膜する。次いで、チップ領域200の画素領域4および分割領域300において、キャップ膜46、配線溝形成膜44、およびエッチングストップ膜43を除去し、受光面A上に反射防止膜41および界面準位抑制膜42の2層を残す。その後、チップ領域200の画素領域4において、受光面A上の光電変換部20の上方を避けた位置において、反射防止膜41および界面準位抑制膜42の2層に開口47bを形成し、センサ基板2を露出させる。次に、チップ領域200の画素領域4における受光面A上に、開口47bを介してセンサ基板2に接地された遮光膜47をパターン形成する。この際、遮光膜47は、アルミニウムAlやタングステンWのような遮光性を有する導電性材料膜を用いて成膜され、光電変換部20に対応する受光開口47aを有するようにパターン形成される。以上の後、チップ領域200および分割領域300、つまり受光面A上の全面に、遮光膜47およびキャップ膜46を覆う状態で光透過性を有する材料からなる透明保護膜48を成膜する。この際、スピンコート法のような塗布法により、透明保護膜48の成膜を行う。続いて、チップ領域200の画素領域4における透明保護膜48上に、光電変換部20に対応する各色のカラーフィルタ49を形成し、さらにこの上部に光電変換部20に対応するオンチップレンズ50を形成する。このオンチップレンズ50を形成する際、同時に、チップ領域200の周辺領域7および分割領域300における透明保護膜48上に、オンチップレンズ50と一体であるオンチップレンズ膜50aが成膜される。また回路基板9の露出面を研磨することで回路基板9を薄膜化し、チップ領域200にデバイス用端子33を露出させる。以上により、チップ領域200には、外部取り出し用のデバイス用端子33を備えた固体撮像素子1-1が形成される。その後、デバイス用端子33を覆う状態で回路基板9上に保護膜9cを成膜する。図6に示すように、分割領域300に、受光面A側に検査用端子400を露出させる開口400aを形成する。この際、ここでの図示を省略したレジストパターンをマスクにして、オンチップレンズ膜50a、透明保護膜48、界面準位抑制膜42、反射防止膜41、センサ基板2、層間絶縁膜26、保護膜2b、保護膜9b、および平坦化膜39を順にエッチング除去する。続いて、層間絶縁膜36をエッチングし、検査用端子400を露出させてエッチングを終了し、開口400aを完成させる。次いで、受光面A側から開口400aに検査針を差し込み、検査用端子400を用いてプローブ検査を行う。このようにウエハ状態でプローブ検査を行い、固体撮像素子ウエハ100-1内の複数のチップ領域にそれぞれ形成された固体撮像素子1-1の動作確認をする。図7に示すように、上述のプローブ検査後、ダイシングにより分割領域300を除去し、固体撮像素子1-1を備えたチップ領域200を個片化して残す。以上により、固体撮像素子ウエハ100-1を用いた製造方法により、固体撮像素子1-1が完成される。またこのダイシング工程により、検査用端子400まで延設され固体撮像素子1-1の駆動回路に接続された埋込配線37が切断され、その埋込配線37の断面が固体撮像素子1-1の側面に露出する。その後、個片化された固体撮像素子1-1のうち、上述したプローブ検査において合格したものだけを最終的に使用し、次の組み立て工程に進む。組み立て工程の前に、ここでの図示を省略したが、保護膜9cに開口を形成し、この開口を介してデバイス用端子33に接続されるバンプを保護膜9c上に形成する。なお、バンプを形成するタイミングはこれに限定されず、ダイシング前、またはプローブ検査前であってもよい。<4.第1実施形態の固体撮像素子>図8は、第1実施形態の固体撮像素子1-1の構成を示す要部断面図であり、図1における画素領域4と周辺領域7との境界付近の断面図である。以下、この要部断面図に基づいて第1実施形態の固体撮像素子1-1の構成を説明する。固体撮像素子1-1は、図3を用いて説明した固体撮像素子ウエハ100-1のチップ領域200に相当する。すなわち、図8に示すように、センサ基板2と回路基板9を貼合せてなる3次元構造であり、平面視的には、光電変換部20を有する画素領域4と、配線45を有する周辺領域7とを備える。固体撮像素子ウエハ100-1の説明と重複するため詳細な説明は省略し、第1実施形態の固体撮像素子1-1の特徴となるところを次に説明する。図8に示すように、光電変換部20を有するセンサ基板2の受光面Aとは逆の表面側に、駆動回路を有する配線層2aおよび配線層9aが積層して設けられ、さらに配線層9aのセンサ基板2とは反対側に回路基板9が設けられている。この回路基板9には、固体撮像素子1-1の駆動回路に接続されたデバイス用端子33が設けられている。固体撮像素子1-1の側面、つまり受光面Aおよび逆の表面に対する側面には、製造工程のダイシングにより切断された埋込配線37の断面が露出している。この埋込配線37は、駆動回路に接続された配線である。周辺領域7において、受光面A側からセンサ基板2を貫通する貫通ビア23が複数設けられ、この貫通ビア23はそれぞれセンサ基板2側の埋込配線27および回路基板9側のアルミニウム配線38または埋込配線37に達している。さらに周辺領域7の受光面A上に配線45が設けられ、この配線45により貫通ビア23間が接続されている。このような貫通ビア23および配線45により、センサ基板2側の駆動回路と回路基板9側の駆動回路とが接続されている。また受光面A上は、画素領域4および周辺領域7の全面にわたり、絶縁膜として構成された透明保護膜48およびオンチップレンズ膜50aにより覆われている。つまり、受光面A上に設けられた配線45も同様に、絶縁膜に覆われている。さらに、デバイス用端子33と接続されたバンプ30が、受光面Aとは逆の表面上に設けられている。このバンプ30を介して固体撮像素子1-1と外部とが接続され、固体撮像素子1-1の信号取り出し等が行われる。<第1実施形態による効果>以上説明した第1実施形態の固体撮像素子ウエハ100-1は、固体撮像素子1-1を備えた複数のチップ領域200と、このチップ領域200を囲んで配置される分割領域300とを備えた構成である。チップ領域200には、受光面Aとは逆の表面側にデバイス用端子33が設けられている。また分割領域300には、デバイス用端子33とは別に検査用端子400が設けられ、さらに受光面A側に検査用端子400を露出させる開口400aが設けられている。これにより、このような固体撮像素子ウエハ100-1を用いて作製する固体撮像素子1-1の製造方法では、受光面A側から開口400aに検査針を差し込んで、検査用端子400を用いた固体撮像素子の検査ができる。つまり、ウエハ状態で固体撮像素子の検査を容易に行うことが可能となる。さらに、この製造方法では、ダイシングにより検査用端子400を含む分割領域300を除去することで、固体撮像素子1-1を備えたチップ領域200を個片化する。このように分割領域300を全て除去することにより、個片化されたチップサイズを縮小でき、固体撮像素子1-1の小型化を図ることが可能となる。また以上のように作製された固体撮像素子1-1は、受光面Aとは逆の表面側にデバイス用端子33を設けた構成である。つまり、受光面A側にはデバイス用端子33を設けるスペースを必要としない。これにより、受光面A側における受光開口率の向上を図り、固体撮像素子1-1の高感度化および小型化が達成される。<5.第2実施形態の固体撮像素子ウエハの構成>分割領域に検査用端子を設け、アルミ配線が切断される例図9は、第2実施形態の固体撮像素子ウエハ100-2の構成を示す要部断面図であり、図2BのA-A線における断面図である。以下、この要部断面図に基づいて第2実施形態の固体撮像素子ウエハ100-2の構成を説明する。図9に示す第2実施形態の固体撮像素子ウエハ100-2が、図3を用いて説明した第1実施形態の固体撮像素子ウエハ100-1と異なるところは、チップ領域200と分割領域300との境界付近における検査用端子400および埋込配線37の配置関係であり、他の構成は第1実施形態と同様である。つまり第2実施形態においては、分割領域300に設けられた検査用端子400が、チップ領域200まで延設されている。この延設された検査用端子400と、駆動回路を構成する埋込配線37とが、チップ領域200において接続されている。<6.第2実施形態の固体撮像素子の製造方法>上述した構成の固体撮像素子ウエハ100-2を用いて作製する固体撮像素子1-2の製造方法は、次の点が特徴である。ダイシング工程により、チップ領域200まで延設された検査用端子400が切断され、その検査用端子400の断面が固体撮像素子1-2の側面に露出する点が特徴である。その他のところは、図4~図7を用いて説明した第1実施形態と同様である。<7.第2実施形態の固体撮像素子>図10は、第2実施形態の固体撮像素子1-2の構成を示す要部断面図であり、図1における画素領域4と周辺領域7との境界付近の断面図である。以下、この要部断面図に基づいて第2実施形態の固体撮像素子1-2の構成を説明する。図10に示す第2実施形態の固体撮像素子1-2においては、固体撮像素子1-2の側面に、製造工程におけるダイシングにより切断された検査用端子400の断面が露出する点が特徴である。その他の構成については、図8を用いて説明した第1実施形態の固体撮像素子1-1と同様である。<第2実施形態による効果>以上説明した第2実施形態においても、第1実施形態と同様の効果が得られる。また第2実施形態では、固体撮像素子1-2の側面に、アルミニウムからなる検査用端子400の断面が露出している構成となっている。アルミニウムは銅よりも耐食性に優れているので、上述の第2実施形態の固体撮像素子1-2はより安定性がある。<8.第3実施形態の固体撮像素子ウエハの構成>図11は、第3実施形態の固体撮像素子ウエハ100-3の構成を示す要部断面図であり、図2BのA-A線における断面図である。以下、この要部断面図に基づいて第3実施形態の固体撮像素子ウエハ100-3の構成を説明する。図11に示す第3実施形態の固体撮像素子ウエハ100-3においては、分割領域300の検査用端子400がセンサ基板2側に設けられている点が特徴であり、その詳細を次に説明する。またその他の構成については、図3を用いて説明した第1実施形態の固体撮像素子ウエハ100-1と同様である。チップ領域200のセンサ基板2側の配線層2aでは、埋込配線27が多層配線として設けられている。さらにこの多層配線の回路基板9側には、ここでの図示を省略したがビアにより埋込配線27と接続されたアルミニウム配線が設けられている。アルミニウム配線の一部が、分割領域300において検査用端子400として設けられている。この検査用端子400は、チップ領域200まで延設され貫通ビア23と接続されている。なお、チップ領域200まで延設された検査用端子400は、ここでの図示を省略したがセンサ基板2側の駆動回路を構成する埋込配線27と接続されていてもよい。このようなアルミニウム配線および検査用端子400は層間絶縁膜26で覆われており、その層間絶縁膜26の表面は凹凸形状になっている。この凹凸表面を覆って平坦化膜28が設けられ、その平坦化膜28の表面は平坦化されている。さらに平坦化膜28上に保護膜2bが設けられ、この保護膜2b表面においてセンサ基板2が回路基板9に貼り合わせられている。<9.第3実施形態の固体撮像素子の製造方法>次に、上述した構成の固体撮像素子ウエハ100-3を用いて作製される固体撮像素子1-3の製造方法を図12~図15の断面工程図に基づいて説明する。図12に示すように、センサ基板2におけるチップ領域200の画素領域4に、複数の光電変換部20を配列形成すると共に、センサ基板2にソース/ドレイン21およびフローティングディフュージョンFD他の不純物層や素子分離22を形成する。次に、センサ基板2の表面上に転送ゲートTGおよびゲート電極25を形成し、さらに層間絶縁膜26と共に埋込配線27を形成する。次いで、ビアにより埋込配線27と接続されたアルミニウム配線を形成し、これを層間絶縁膜26でさらに覆う。この際、分割領域300において、このアルミニウム配線の一部を検査用端子400として設ける。またこの検査用端子400は、チップ領域200まで延設され、ここでの図示を省略したが埋込配線27と接続された状態で設けられる。その後、凹凸表面の層間絶縁膜26上を平坦化膜28で覆い、さらに表面を平坦化して配線層2aを設け、この配線層2aの上部を保護膜2bで覆う。一方、回路基板9のチップ領域200に、ソース/ドレイン31他の不純物層や素子分離32を形成する。次に、回路基板9の表面上にゲート電極35を形成し、さらに層間絶縁膜36と共に埋込配線37を形成する。この際、チップ領域200の配線層9aから回路基板9にかけて、デバイス用端子33を埋め込んで形成する。続いて、ビアにより埋込配線37と接続されたアルミニウム配線38を形成し、これを層間絶縁膜36で覆う。その後、凹凸表面の層間絶縁膜36上を平坦化膜39で覆い、さらに表面を平坦化して配線層9aを設け、この配線層9aの上部を保護膜9bで覆う。以上の後、センサ基板2と回路基板9とを、保護膜2bと保護膜9bとの間で貼り合わせる。貼り合わせの終了後には、必要に応じてセンサ基板2の受光面A側を薄膜化する。以上までの工程は、特に手順が限定されることはなく、通常の貼り合わせ技術を適用して行うことができる。図13に示すように、センサ基板2の受光面A上に、反射防止膜41、界面準位抑制膜42、エッチングストップ膜43、および配線溝形成膜44をこの順に積層成膜する。続いて、チップ領域200の周辺領域7において、配線溝形成膜44に配線溝を形成し、その底部にセンサ基板2を貫通する各深さの接続孔を形成する。次に、配線溝および接続孔の内壁を覆う状態に分離絶縁膜24を形成し、例えば銅からなる導電性材料により配線溝および接続孔を一体に埋め込む。以上により、チップ領域200の周辺領域7における受光面A上に、配線45およびこれに接続された貫通ビア23を設ける。その後、配線45および配線溝形成膜44上を覆う状態で、配線45を構成する銅Cuに対する拡散防止効果を有するキャップ膜46を成膜する。次いで、チップ領域200の画素領域4および分割領域300において、キャップ膜46、配線溝形成膜44、およびエッチングストップ膜43を除去し、受光面A上に反射防止膜41および界面準位抑制膜42の2層を残す。その後、チップ領域200の画素領域4において、受光面A上の光電変換部20の上方を避けた位置において、反射防止膜41および界面準位抑制膜42の2層に開口47bを形成し、センサ基板2を露出させる。次に、チップ領域200の画素領域4における受光面A上に、開口47bを介してセンサ基板2に接地された遮光膜47をパターン形成する。この際、遮光膜47は、アルミニウムAlやタングステンWのような遮光性を有する導電性材料膜を用いて成膜され、光電変換部20に対応する受光開口47aを有するようにパターン形成される。以上の後、チップ領域200および分割領域300、つまり受光面A上の全面に、遮光膜47およびキャップ膜46を覆う状態で光透過性を有する材料からなる透明保護膜48を成膜する。この際、スピンコート法のような塗布法により、透明保護膜48の成膜を行う。続いて、チップ領域200の画素領域4における透明保護膜48上に、光電変換部20に対応する各色のカラーフィルタ49を形成し、さらにこの上部に光電変換部20に対応するオンチップレンズ50を形成する。このオンチップレンズ50を形成する際、同時に、チップ領域200の周辺領域7および分割領域300における透明保護膜48上に、オンチップレンズ50と一体であるオンチップレンズ膜50aが成膜される。また回路基板9の露出面を研磨することで回路基板9を薄膜化し、チップ領域200にデバイス用端子33を露出させてデバイス用端子33とする。以上により、チップ領域200には、外部取り出し用のデバイス用端子33を備えた固体撮像素子1-3が形成される。その後、デバイス用端子33を覆う状態で回路基板9上に保護膜9cを成膜する。図14に示すように、分割領域300に、受光面A側に検査用端子400を露出させる開口400aを形成する。この際、ここでの図示を省略したレジストパターンをマスクにして、オンチップレンズ膜50a、透明保護膜48、界面準位抑制膜42、反射防止膜41、およびセンサ基板2を順にエッチング除去する。続いて、層間絶縁膜26をエッチングし、検査用端子400を露出させてエッチングを終了し、開口400aを完成させる。次いで、受光面A側から開口400aに検査針を差し込み、検査用端子400を用いてプローブ検査を行う。このようにウエハ状態でプローブ検査を行い、固体撮像素子ウエハ100-3内の複数のチップ領域にそれぞれ形成された固体撮像素子1-3の動作確認をする。図15に示すように、上述のプローブ検査後、ダイシングにより分割領域300を除去し、固体撮像素子1-3を備えたチップ領域200を個片化して残す。以上により、固体撮像素子ウエハ100-3を用いた製造方法により、固体撮像素子1-3が完成される。またこのダイシング工程により切断された検査用端子400の断面が、固体撮像素子1-3の側面に露出する。その後、個片化された固体撮像素子1-3のうち、上述したプローブ検査において合格したものだけを最終的に使用し、次の組み立て工程に進む。組み立て工程の前に、ここでの図示を省略したが、保護膜9cに開口を形成し、この開口を介してデバイス用端子33に接続するバンプを保護膜9c上に形成する。なお、バンプを形成するタイミングはこれに限定されず、ダイシング前、またはプローブ検査前であってもよい。<10.第3実施形態の固体撮像素子>図16は、第3実施形態の固体撮像素子1-3の構成を示す要部断面図であり、図1における画素領域4と周辺領域7との境界付近の断面図である。固体撮像素子1-3は、図11を用いて説明した固体撮像素子ウエハ100-3のチップ領域200に相当する。以下、この要部断面図に基づいて第3実施形態の固体撮像素子1-3の構成を説明する。図16に示す第3実施形態の固体撮像素子1-3においては、製造工程のダイシングにより切断された検査用端子400の断面が側面に露出する点が特徴である。その他の構成については、図8を用いて説明した第1実施形態の固体撮像素子1-1と同様である。<第3実施形態による効果>以上説明した第3実施形態においても、第1実施形態と同様の効果が得られる。また第3実施形態では、検査用端子400をセンサ基板2側に設けた構成となっている。これにより、検査用端子400を回路基板9側に設けた構成と比較して、開口400aの深さが浅く、開口形成が容易になり、さらに検査針の検査用端子400へのアクセスも容易となる。なお、上述した第3実施形態においては、センサ基板2側に検査用端子400を設ける構成の一例として、ダイシングにより検査用端子400が切断される構成を説明した。しかしながらこれに限らず、第1実施形態のように、ダイシングにより銅からなる埋込配線が切断される構成と組み合わせてもよい。なお、本技術は以下のような構成も取ることができる。1複数のチップ領域と、前記チップ領域を囲んで配置された分割領域と、前記各チップ領域に設けられた光電変換部と、前記各チップ領域において前記光電変換部に対する受光面とは逆の表面側に設けられた駆動回路と、前記駆動回路に接続され、前記各チップ領域において前記表面側に引き出されたデバイス用端子と、前記駆動回路に接続され、前記分割領域において前記受光面側に露出された検査用端子とを備えた固体撮像素子ウエハ。2前記受光面側に前記検査用端子を露出させる開口が設けられている1記載の固体撮像素子ウエハ。3前記チップ領域において、前記受光面上の全面が絶縁膜により覆われている1または2記載の固体撮像素子ウエハ。4前記光電変換部および前記駆動回路を有するセンサ基板と、前記駆動回路、前記デバイス用端子、および前記検査用端子を有し、前記センサ基板に貼り合わせて設けられた回路基板とを備えた1~3の何れかに記載の固体撮像素子ウエハ。5固体撮像素子ウエハに設けられた複数のチップ領域に光電変換部を形成することと、前記各チップ領域において前記光電変換部に対する受光面とは逆の表面側に駆動回路を形成することと、前記各チップ領域において、前記駆動回路に接続され前記表面側に引き出されたデバイス用端子を形成することと、前記チップ領域を囲んで配置された分割領域において、前記駆動回路に接続され前記受光面側に露出された検査用端子を形成することと、前記検査用端子を用いて、前記光電変換部と当該光電変換部に接続された前記駆動回路とを備えた固体撮像素子を検査することとを含む固体撮像素子の製造方法。6前記検査の後、ダイシングを行うことにより、前記検査用端子を含む前記分割領域を除去し、前記固体撮像素子を備えた前記各チップ領域を個片化する5記載の固体撮像素子の製造方法。7前記検査用端子を形成する際には、前記駆動回路に接続された前記検査用端子を前記分割領域に形成した後、前記検査用端子を前記受光面側に露出させる開口を形成する5または6記載の固体撮像素子の製造方法。8前記チップ領域において前記受光面とは逆の表面上に、前記デバイス用端子に接続されたバンプを形成する5~7の何れかに記載の固体撮像素子の製造方法。9光電変換部と、前記光電変換部に対する受光面とは逆の表面側に設けられた駆動回路と、前記駆動回路に接続され前記表面側に引き出されたデバイス用端子と、前記受光面上の全面を覆う絶縁膜とを備えた固体撮像素子。10前記受光面および前記表面に対する側面に、前記駆動回路に接続された配線の断面が露出した9記載の固体撮像素子。11前記光電変換部および前記駆動回路を有するセンサ基板と、前記駆動回路および前記デバイス用端子を有し、前記センサ基板に貼り合わせて設けられた回路基板とを備えた9または10記載の固体撮像素子。12前記光電変換部を有する画素領域の外側に位置する周辺領域において、前記受光面側から前記センサ基板を貫通し、前記センサ基板の駆動回路または前記回路基板の駆動回路に接続された複数の貫通ビアと、前記周辺領域における前記受光面上に設けられ、前記貫通ビア間を接続する配線とを備えた9~11の何れかに記載の固体撮像素子。13前記配線は、前記絶縁膜により覆われている12記載の固体撮像素子。14前記表面上に、前記デバイス用端子に接続されたバンプが設けられた9~13の何れかに記載の固体撮像素子。