ベース基板と、この外周部上に接合して設ける枠体を備え、前記ベース基板の上面と前記枠体の内周壁面で形成されるキャビティ部に高周波用の半導体素子を収納するための半導体素子収納用パッケージにおいて、少なくとも並列する信号用及びグランド用の2本、又は該信号用を挟んで両側が前記グランド用の3本のL字型リード端子と、該L字型リード端子を接合するための前記信号用と前記グランド用の配線導体を一方の主面に設け、他方の主面に前記グランド用の前記配線導体及び接続用導体ビアを介して接続する全面導体のグランドプレーンを設けるグランド付コプレーナ構造の伝送線路を有する誘電体基板とを備え、前記リード端子を前記誘電体基板の一方の主面の前記配線導体に接合するユニットが、前記誘電体基板の他方の主面の前記グランドプレーンをろう材を介して前記枠体及び/又はフィードスルー基板の外周壁面に接合して設けられていると共に、前記誘電体基板より突出して設けられる前記ユニットの前記リード端子の一方の端部が、前記フィードスルー基板に設ける前記配線導体にろう材を介して接合して設けられていることを特徴とする半導体素子収納用パッケージ。しかしながら、前述したような従来の半導体素子収納用パッケージは、次のような問題がある。1前記のフレキシブルケーブルの機能をパッケージ側に組み込むことができる形態の従来の半導体素子収納用パッケージや、特開2004-119912号公報で開示されるような半導体素子収納用パッケージは、疑似同軸線路において、想定される周波数の範囲内における高次モードが伝送可能である場合には、モード変換による周波数特性の劣化が発生して問題となっている。これを抑制するために、半導体素子収納用パッケージは、疑似同軸線路の接続用導体ビア径を十分に小さいものとする必要があるが、フィードスルー基板のセラミックとしてアルミナ系と、伝送周波数として40GHzを想定するならば、導体ビア径を70~80μm程度と非常に小さくする必要があると共に、信号用導体ビアとグランド用導体ビアの間隔を300~400μm程度と非常に小さくする必要がある。しかも、共振抑制のためには、グランド用導体ビア同士の間隔も小さくする必要がある。これらに対応するために、フィードスルー基板は、必然的にこれに用いられるセラミックグリーンシートの厚みが薄くなり、数十層の積層数が必要となっている。また、フィードスルー基板は、数十層を僅かなセラミックグリーンシートの積層ズレも許されないで作製することが非常に困難であるので、細い接続用導体ビアを縦方向に一直線に配置することが難しく、位置バラツキによる特性劣化を回避することが非常に困難となっている。これらの理由により、上記の構造からなる半導体素子収納用パッケージは、高コストな構造のパッケージとなっている。更に、この半導体素子収納用パッケージは、疑似同軸線路の接続用導体ビア径の小径化が伝送損失面で不利な構造であり、しかも導体ビアに使用される高融点金属であるタングステン等の電気抵抗が大きいことと合わさって、伝送損失が大きくなってしまうという問題を抱えている。2特開平4-25036号公報で開示されるような半導体素子収納用パッケージは、50Ωの特性インピーダンスを実現して、高い周波数に対応するためには、リード端子を細く、且つ信号用のリード端子とグランド用のリード端子の間隔を非常に狭くしてこれを精密に維持することが必要となる。しかしながら、このような半導体素子収納用パッケージは、リード端子が配線導体との接合部から水平方向の空中に突出していて中空状態であること、及び細くなって強度が低下していることから実現が困難となっている。また、パッケージの水平方向に空中に突出するリード端子をパッケージの側面に沿うように垂直に折り曲げて、更にその先端部をパッケージの底部に位置するように折り曲げる半導体素子収納用パッケージは、電磁界エネルギーの放射が空中部分にあるリード端子に起こりやすく、特に、空中にあるリード端子の曲げ部分で電磁界エネルギーの放射が起こりやすいくなっている。そして、キャビティ部内に実装した半導体素子は、この電磁界エネルギーの放射の影響を受けて特性が変化する可能性があるという問題を抱えている。本発明は、このような事情に鑑みてなされたものであって、伝送損失が低く、インピーダンスの調整が容易で、電磁界の影響を受けにくい製作が容易で安価な半導体素子収納用パッケージを提供することを目的とする。前記目的に沿う本発明に係る半導体素子収納用パッケージは、ベース基板と、この外周部上に接合して設ける枠体を備え、ベース基板の上面と枠体の内周壁面で形成されるキャビティ部に高周波用の半導体素子を収納するための半導体素子収納用パッケージにおいて、少なくとも並列する信号用及びグランド用の2本、又は信号用を挟んで両側がグランド用の3本のL字型リード端子と、L字型リード端子を接合するための信号用とグランド用の配線導体を一方の主面に設け、他方の主面にグランド用の配線導体及び接続用導体ビアを介して接続する全面導体のグランドプレーンを設けるグランド付コプレーナ構造の伝送線路を有する誘電体基板とを備え、リード端子を誘電体基板の一方の主面の配線導体に接合するユニットが、誘電体基板の他方の主面のグランドプレーンをろう材を介して枠体及び/又はフィードスルー基板の外周壁面に接合して設けられていると共に、誘電体基板より突出して設けられるユニットのリード端子の一方の端部が、フィードスルー基板に設ける配線導体にろう材を介して接合して設けられている。本発明の半導体素子収納用パッケージは、少なくとも並列する信号用及びグランド用の2本、又は信号用を挟んで両側がグランド用の3本のL字型リード端子と、L字型リード端子を接合するための信号用とグランド用の配線導体を一方の主面に設け、他方の主面にグランド用の配線導体及び接続用導体ビアを介して接続する全面導体のグランドプレーンを設けるグランド付コプレーナ構造の伝送線路を有する誘電体基板とを備え、リード端子を誘電体基板の一方の主面の配線導体に接合するユニットが、誘電体基板の他方の主面のグランドプレーンをろう材を介して枠体及び/又はフィードスルー基板の外周壁面に接合して設けられていると共に、誘電体基板より突出して設けられるユニットのリード端子の一方の端部が、フィードスルー基板に設ける配線導体にろう材を介して接合して設けられているので、薄いセラミックグリーンシートを数十層も重ねて積層するようなフィードスルー基板を必要としないと共に、数十層を貫通させて設ける接続用導体ビアを必要とせず、接地、又はグランド付コプレーナ構造の伝送線路を有する誘電体基板を枠体の外周壁面に接合して金メッキを施すだけで、表面実装が可能な伝送損失の低くでき、また、適切な誘電体基板の厚さを選択することでインピーダンスの調整が容易であり、しかも、設計自由度が高く製造が容易で安価な半導体素子収納用パッケージを提供することができる。また、折れ曲がりの少ないリード端子でパッケージ外部への電磁界エネルギーの放射の影響を少なくして電磁界が誘電体基板内に集中できてリード端子のリードピッチを広くでき、精度が寛容となる半導体素子収納用パッケージを提供することができる。続いて、添付した図面を参照しながら、本発明を具体化した実施するための形態について説明し、本発明の理解に供する。図1A~Cに示すように、本発明の一実施の形態に係る半導体素子収納用パッケージ10は、KVFe-Ni-Co系合金、商品名Kovarコバールや、42アロイFe-Ni系合金等からなる金属製のベース基板11の外周部上に、KVや、42アロイ等からなる金属製の枠体12をろう付け接合している。また、枠体12の一部には、後述するフィードスルー基板24を接合している。そして、半導体素子収納用パッケージ10は、ベース基板11の上面と、枠体12の内周側壁面とで高周波用の半導体素子図示せずを収納するためのキャビティ部13を形成している。なお、半導体素子収納用パッケージ10には、キャビティ部13に半導体素子を収納した後、蓋体図示せずを接合してキャビティ部13内を気密封止するために、枠体12、及び枠体12の一部となるフィードスルー基板24の上面にKVや、42アロイ等からなる金属製のシールリング14がろう付け接合されている。半導体素子収納用パッケージ10は、枠体12の一側壁に設けられた貫通孔15に、同軸ケーブルを接続するための同軸コネクタ16を嵌着させてろう付け接合している。同軸コネクタ16の円筒状の金属製筒体の中心に絶縁体で保持されて設けられる軸芯17は、キャビティ部13側に突出する端部が上記と同様のセラミックからなる伝送線路基板18の上面に形成された信号用の配線導体19に接続されるようになっている。伝送線路基板18には、上面の信号用の配線導体19以外に、上面にグランド用の配線導体19a、及びこれと接続用導体ビア20を介して上下面が導通状態となる伝送線路基板18の裏面に形成されたグランドプレーン21が設けており、これらでグランド付コプレーナ構造の伝送線路を形成している。また、同軸コネクタ16の軸芯17は、同軸コネクタ16の金属製筒体が伝送線路基板18に形成されたグランド用の配線導体19aと、伝送線路基板18を載置して接合するための金属製基台22、ベース基板11及び枠体12を介して電気的に導通状態となっているので、金属製筒体との間でグランド付コプレーナ構造の伝送線路を形成している。なお、上記の伝送線路基板18に形成された信号用の配線導体19及びグランド用の配線導体19aと、半導体素子は、ボンディングワイヤを介して接続状態にして電気的に導通状態となるようにしている。また、半導体素子は、同軸コネクタ16との高さ位置を整合させるために基台の上面に載置して接合している。更に、この基台には、高周波用の半導体素子が高熱を発し、この熱を速やかに放熱させることで特性の変化を防止することが必要であるので、ペルチェからなる冷却装置が用いられることが多い。また、半導体素子収納用パッケージ10は、枠体12の他の一側壁に設けられた切り欠き部23に、アルミナAl2O3や、窒化アルミニウムAlN等からなるセラミック製のフィードスルー基板24を嵌着して接合している。このフィードスルー基板24は、セラミックグリーンシートにタングステン等の高融点金属からなる導体ペーストで導体パターンをスクリーン印刷し、複数枚を重ね合わせて積層した後、セラミックと高融点金属を還元雰囲気中で同時焼成して焼成体に形成している。そして、フィードスルー基板24は、導体部にNiめっき被膜を形成した後、切り欠き部23を塞ぐようにAgCuろう等でろう付け接合している。このフィードスルー基板24は、積層体の一部を側壁の位置より外側と、キャビティ部13側に張り出させたようにしている。また、フィードスルー基板24の張り出し部の上面には、側壁の位置より外側の部位からキャビティ部13側に張り出させた部位まで延設するそれぞれ信号用の配線導体19bと、グランド用の配線導体19cを設けている。更に、フィードスルー基板24の外側張り出し部の端面には、張り出し部の上面に設ける信号用の配線導体19bと接続して延設する信号用の配線導体19dと、張り出し部の上面に設けるグランド用の配線導体19cと接続して延設するグランド用の配線導体19eを設けている。なお、フィードスルー基板24には、枠体12との接合部となる部分、及びシールリング14を接合させる部分に導体部を設けている。上記の半導体素子収納用パッケージ10は、少なくとも並列する信号用及びグランド用の2本、又は信号用を挟んで両側がグランド用の3本のKVや、42アロイ等からなる金属製のL字型リード端子25図1では3本で示しているを備えている。また、半導体素子収納用パッケージ10は、このリード端子25を接合するための信号用の配線導体19fと、グランド用の配線導体19gを一方の主面に設け、他方の主面にグランド用の配線導体19g及び接続用導体ビア20aを介して接続する全面導体のグランドプレーン21aを設けるグランド付コプレーナ構造の伝送線路を有するアルミナAl2O3や、窒化アルミニウムAlN等からなるセラミック製の誘電体基板26を備えている。上記のL字型リード端子25は、通常、KVや、42アロイ等からなる金属板を、打ち抜いたり、エッチングでリードフレーム状に形成し、L字型に折り曲げて作製している。また、誘電体基板26は、セラミックグリーンシートに接続用導体ビア20a形成用の貫通孔を形成し、タングステン等の高融点金属からなる導体ペーストで貫通孔を充填したり、導体ペーストで一方の主面に配線導体19f、19g用の導体パターンをスクリーン印刷したり、他方の主面にグランドプレーン21a用の導体パターンをスクリーン印刷した後、セラミックと高融点金属を還元雰囲気中で同時焼成して焼成体に形成している。なお、前記の伝送線路基板18も、これと同様な方法で作製している。上記の半導体素子収納用パッケージ10は、リード端子25を誘電体基板26の一方の主面の信号用の配線導体19fと、グランド用の配線導体19gに接合するユニット27が、誘電体基板26の他方の主面のグランドプレーン21aをフィードスルー基板24下方の金属製部分の枠体12の外周壁面にAgCuろう等のろう材を介して接合して設けられている。これと共に、この半導体素子収納用パッケージ10は、誘電体基板26より突出して設けられるユニット27のリード端子25の一方の端部が、フィードスルー基板24に設ける信号用の配線導体19dや、グランド用の配線導体19eにAgCuろう等のろう材を介して接合して設けられている。なお、上記のユニット27は、金属製部分の枠体12の外周壁面に接合されていると説明したが、フィードスルー基板24自体を張り出し部から下方に延設させたフィードスルー基板24のセラミック製部分の全部、又は一部に当接するように接合されていてもよい。半導体素子収納用パッケージ10は、フィードスルー基板24のキャビティ部13側に張り出させた部位の信号用の配線導体19b及びグランド用の配線導体19cと、図示しないが、半導体素子がボンディングワイヤを介して接続状態にして電気的に導通状態となるようにしている。そして、半導体素子等が収納された半導体素子収納用パッケージ10は、蓋体図示せずをシールリング14に溶接等で接合してキャビティ部13内に半導体素子等を気密封止した後、ベース基板11の裏面を実装用基板28に固定させて取り付けると共に、リード端子25の先端部を実装用基板28の上面に設ける回路導体に接続させて取り付け、外部回路と電気的に導通状態としている。この半導体素子収納用パッケージ10は、枠体12に貼り付ける誘電体基板26によってベース基板11の上面から数mm通常、3~4mmの高さをグランド付コプレーナ構造で落とすことができ、しかもリード端子25を中空状態にしないで表面実装ができるので、電磁界エネルギーの放射が少なく、半導体素子の特性の変化が発生しないパッケージとすることができる。次いで、本発明者は、リード端子接合部側の変換部における伝送特性について、本発明の半導体素子収納用パッケージと、従来の半導体素子収納用パッケージの散乱行列S行列の要素Sパラメータの一つである透過係数S21のシミュレーション解析を行ったので、その結果を図2を参照しながら説明する。図2に示すように、本発明の半導体素子収納用パッケージは、透過係数S21が-1dBまでの範囲にある周波数が、50GHzを超え、53GHzぐらいまで伝送損失が小さいレベルが得られることがわかった。一方、従来の半導体素子収納用パッケージは、34GHzぐらいで透過係数S21が-1dBを超えるようになり、周波数がこれ以上になると急激に伝送損失が大きくなることがわかった。