"基板と、前記基板の上に形成された化合物半導体からなる第1サブコレクタ層と、前記第1サブコレクタ層より平面視で小さい面積で前記第1サブコレクタ層の上に形成された化合物半導体からなる第2サブコレクタ層と、前記第2サブコレクタ層の上に形成された化合物半導体からなるコレクタ層と、前記コレクタ層より平面視で小さい面積で前記コレクタ層の上に形成された化合物半導体からなるベース層と、前記ベース層より平面視で小さい面積で前記ベース層の上に形成された前記ベース層とは異なる化合物半導体からなるエミッタ層と、前記エミッタ層の上に形成された化合物半導体からなるキャップ層と、前記第2サブコレクタ層の周囲の前記第1サブコレクタ層の上に形成されたコレクタ電極と、前記エミッタ層の周囲の前記ベース層の上に形成されたベース電極と、前記キャップ層の上に形成されたエミッタ電極とを少なくとも備え、前記第2サブコレクタ層と前記コレクタ層との接合面は、前記コレクタ層より平面視で小さい面積に形成され、前記接合面および前記ベース層は、平面視で前記コレクタ層の内側の領域に形成されていることを特徴とするヘテロ接合バイポーラトランジスタ。請求項1記載のヘテロ接合バイポーラトランジスタにおいて、前記コレクタ層は、InP,InGaP,およびInAlPより選択された材料から構成され、前記第2サブコレクタ層は、前記第1サブコレクタ層に接して形成されたInP,InGaP,およびInAlPより選択された材料からなる第1半導体層と、前記コレクタ層に接して形成されたInGaAs,InAlAs,およびInAlGaAsより選択された材料からなる第2半導体層から構成されていることを特徴とするヘテロ接合バイポーラトランジスタ。請求項1または2記載のヘテロ接合バイポーラトランジスタにおいて、前記コレクタ層を第1コレクタ層とし、前記第1コレクタ層の上に形成された第2コレクタ層を備え、前記ベース層は、前記第2コレクタ層の上に形成され、前記第2コレクタ層は第1コレクタ層より小さい面積で形成され、かつ、平面視で前記第1コレクタ層の内側の領域に形成されていることを特徴とするヘテロ接合バイポーラトランジスタ。上述したように、コレクタ層材料にバンドギャップの大きいInPを用いることによって、バンド間トンネル電流を低減し、HBTのコレクタ耐圧を向上させることが可能である。しかしながら、実際の素子では、期待したほどの改善効果が得られないことが多い。これは、コレクタメサ表面側面において、電子捕獲中心などの欠陥が多数存在するために、コレクタメサ表面付近のリーク電流が無視できないことに起因している。このリーク電流について、図5のバンド図を用いて説明する。図5は、上述したHBTのコレクタ層403からベース層404へかけてのバンドギャップエネルギーの変化を示すバンド図である。図5のaは、コレクタ層403およびベース層404で構成するコレクタメサの内部におけるバンド構造を示し、図5のbは、コレクタメサの側部表面付近のバンド構造を示している。コレクタメサの側部表面には、電子捕獲中心などの欠陥が多数存在するため、図5のbに示すように、伝導帯端エネルギーが引き下げられる。この結果、トンネル障壁501が薄くなり、ベース層404の価電子帯からコレクタ層403の伝導帯へのバンド間トンネル電流が増加してしまう。さらに、直接的なバンド間トンネル電流の他に、こうした欠陥を介した電流も発生するため、逆電圧印加時のリーク電流は著しく増加してしまう。ここで、発明者らが実際に作製した上述同様の構成のHBTについて、コレクタリーク電流とコレクタベース間逆方向電圧との関係を測定した結果について説明する。図6は、コレクタリーク電流とコレクタベース間逆方向電圧との関係を示す特性図である。図6では、エミッタ接合面積が1×4μm2の微細素子と100×100μm2の大面積素子を比較している。図6から明らかなように、コレクタリーク電流をコレクタ接合面積で規格化して比較すると、微細素子の方が大面積素子に比べて1桁以上大きいリーク電流が発生していることが分かる。例えば、10nA/μm2のコレクタリーク電流で比べると、対応するコレクタベース間電圧は、微細素子で5.5V、大面積素子で7.5V程度となり、コレクタ耐圧として2V程度の差が生じていることになる。これは、微細素子の方が、コレクタメサ表面で発生するコレクタリーク電流の影響を受けやすいことに起因しており、バンドギャップが大きいInPのバルク特性を十分に生かし切れていないことを示している。本発明は、以上のような問題点を解消するためになされたものであり、コレクタメサ表面で発生するコレクタリーク電流を抑制し、微細なHBTのコレクタ耐圧特性を改善することを目的とする。本発明に係るヘテロ接合バイポーラトランジスタは、基板と、基板の上に形成された化合物半導体からなる第1サブコレクタ層と、第1サブコレクタ層より平面視で小さい面積で第1サブコレクタ層の上に形成された化合物半導体からなる第2サブコレクタ層と、第2サブコレクタ層の上に形成された化合物半導体からなるコレクタ層と、コレクタ層より平面視で小さい面積でコレクタ層の上に形成された化合物半導体からなるベース層と、ベース層より平面視で小さい面積でベース層の上に形成されたベース層とは異なる化合物半導体からなるエミッタ層と、エミッタ層の上に形成された化合物半導体からなるキャップ層と、第2サブコレクタ層の周囲の第1サブコレクタ層の上に形成されたコレクタ電極と、エミッタ層の周囲のベース層の上に形成されたベース電極と、キャップ層の上に形成されたエミッタ電極とを少なくとも備え、第2サブコレクタ層とコレクタ層との接合面は、コレクタ層より平面視で小さい面積に形成され、接合面およびベース層は、平面視でコレクタ層の内側の領域に形成されている。上記ヘテロ接合バイポーラトランジスタにおいて、コレクタ層は、InP,InGaP,およびInAlPより選択された材料から構成され、第2サブコレクタ層は、第1サブコレクタ層に接して形成されたInP,InGaP,およびInAlPより選択された材料からなる第1半導体層と、コレクタ層に接して形成されたInGaAs,InAlAs,およびInAlGaAsより選択された材料からなる第2半導体層から構成されている。上記ヘテロ接合バイポーラトランジスタにおいて、コレクタ層を第1コレクタ層とし、第1コレクタ層の上に形成された第2コレクタ層を備え、ベース層は、第2コレクタ層の上に形成され、第2コレクタ層は第1コレクタ層より小さい面積で形成され、かつ、平面視で第1コレクタ層の内側の領域に形成されている。以上説明したことにより、本発明によれば、コレクタメサ表面で発生するコレクタリーク電流を抑制し、微細なHBTのコレクタ耐圧特性を改善することができるようになるという優れた効果が得られる。以下、本発明の実施の形態について図を参照して説明する。実施の形態1はじめに、本発明の実施の形態1について、図1を用いて説明する。図1は、本発明の実施の形態1におけるヘテロ接合バイポーラトランジスタHBTの構成を示す構成図である。図1では、断面を模式的に示している。このHBTは、まず、基板101と、基板101の上に形成された第1サブコレクタ層102と、第1サブコレクタ層102の上に形成された第2サブコレクタ層103と、第2サブコレクタ層103の上に形成されたコレクタ層104と、コレクタ層104の上に形成されたベース層105と、ベース層105の上に形成されたエミッタ層106と、エミッタ層106の上に形成されたキャップ層107とを備える。ここで、まず、第2サブコレクタ層103は、第1サブコレクタ層102より平面視で小さい面積に形成されている。また、ベース層105は、コレクタ層104より平面視で小さい面積に形成されている。また、エミッタ層106は、ベース層105より平面視で小さい面積に形成されている。加えて、第2サブコレクタ層103とコレクタ層104との接合面は、コレクタ層より平面視で小さい面積に形成され、この接合面およびベース層105は、平面視でコレクタ層104の内側の領域に形成されている。なお、第2サブコレクタ層103の周囲の第1サブコレクタ層102の上には、コレクタ電極121が形成され、エミッタ層106の周囲のベース層105の上には、ベース電極122が形成され、キャップ層107の上には、エミッタ電極123が形成されている。また、基板101は、例えば、FeがドープされたInPなどの半絶縁性の化合物半導体から構成されている。また、第1サブコレクタ層102は、高濃度に不純物が導入されたn型のInPn-InPと高濃度に不純物が導入されたn型のInGaAsn-InGaAsとから構成され、このn-InGaAsの層は、第2サブコレクタ層103に接するように積層されている。さらに、第2サブコレクタ層103は、高濃度に不純物が導入されたn型のInPやInGaAsなどの化合物半導体から構成されている。なお、本実施の形態では、第2サブコレクタ層103を、下層の第1半導体層131と、上層の第2半導体層132とから構成している。第1半導体層131は、例えば、n-InPから構成され、第2半導体層132は、例えば、n-InGaAsから構成されている。第1半導体層131は、第2半導体層132をエッチングするエッチング液ではエッチングされにくい材料から構成することが重要である。これは、第2半導体層132を、平面視でコレクタ層104の内側の領域に形成するためである。この点については、後述する製造方法においてより詳細に説明する。また、コレクタ層104は、n型のInPなどの化合物半導体から構成され、ベース層105は、高濃度に不純物が導入されたp型のGaAsSbなどの化合物半導体から構成され、エミッタ層106は、n型のInPなどのベース層105とは異なる化合物半導体から構成されている。また、キャップ層107は、高濃度に不純物が添加されたn型のInGaAsなどの化合物半導体から構成されている。上述した本実施の形態におけるHBTによれば、コレクタ層104より小さい面積で第2半導体層132第2サブコレクタ層とコレクタ層との接合面およびベース層105を形成し、加えて、第2半導体層132およびベース層105は、平面視でコレクタ層104の内側の領域に形成している。このため、第2半導体層132,コレクタ層104,ベース層105のメサ構造の部分において、コレクタ層104の側面が、第2半導体層132およびベース層105の側面より外側に離間した箇所に配置されることになる。この構造とすることで、これらのメサ構造の側部表面に沿ってベース層105から第2サブコレクタ層103を結ぶ経路を、より大きく長くすることができるようになる。この結果、コレクタ層104の側面における電界強度を大幅に緩和させることができ、メサ構造の側部表面付近のリーク電流コレクタリーク電流が抑制でき、微細なHBTのコレクタ耐圧特性を改善することができるようになる。実施の形態2次に、本発明の実施の形態2について図2を用いて説明する。図2は、本発明の実施の形態2におけるヘテロ接合バイポーラトランジスタHBTの構成を示す構成図である。図2では、断面を模式的に示している。このHBTは、まず、基板201と、基板201の上に形成された第1サブコレクタ層202と、第1サブコレクタ層202の上に形成された第2サブコレクタ層203と、第2サブコレクタ層203の上に形成された第1コレクタ層204と、第1コレクタ層204の上に形成された第2コレクタ層214と、第2コレクタ層214の上に形成されたベース層205と、ベース層205の上に形成されたエミッタ層206と、エミッタ層206の上に形成されたキャップ層207とを備える。実施の形態2では、第2コレクタ層214を備える点が、前述した実施の形態1と異なっている。ここで、このHBTは、まず、第2サブコレクタ層203は、第1サブコレクタ層202より平面視で小さい面積に形成されている。また、第2コレクタ層214およびベース層205は、第1コレクタ層204より平面視で小さい面積に形成されている。また、エミッタ層206は、ベース層205より平面視で小さい面積に形成されている。加えて、第2サブコレクタ層203と第1コレクタ層204との接合面は、第1コレクタ層204より平面視で小さい面積に形成され、この接合面、第2コレクタ層214、およびベース層205は、平面視で第1コレクタ層204の内側の領域に形成されている。なお、第2サブコレクタ層203の周囲の第1サブコレクタ層202の上には、コレクタ電極221が形成され、エミッタ層206の周囲のベース層205の上には、ベース電極222が形成され、キャップ層207の上には、エミッタ電極223が形成されている。また、基板201は、例えば、FeがドープされたInPなどの半絶縁性の化合物半導体から構成されている。また、第1サブコレクタ層202は、高濃度に不純物が導入されたn型のInPn-InPと高濃度に不純物が導入されたn型のInGaAsn-InGaAsとから構成され、このn-InGaAsの層は、第2サブコレクタ層203に接するように積層されている。さらに、第2サブコレクタ層203は、高濃度に不純物が導入されたn型のInPやInGaAsなどの化合物半導体から構成されている。なお、実施の形態2でも、第2サブコレクタ層203を、下層の第1半導体層231と、上層の第2半導体層232とから構成している。第1半導体層231は、例えば、n-InPから構成され、第2半導体層232は、例えば、n-InGaAsから構成されている。第1半導体層231は、第2半導体層232をエッチングするエッチング液ではエッチングされにくい材料から構成することが重要である。また、第1コレクタ層204は、n型のInPなどの化合物半導体から構成され、第2コレクタ層214は、n型のGaAsSbなどの化合物半導体から構成され、ベース層205は、高濃度に不純物が導入されたp型のGaAsSbなどの化合物半導体から構成され、エミッタ層206は、n型のInPなどのベース層205とは異なる化合物半導体から構成されている。また、キャップ層207は、高濃度に不純物が添加されたn型のInGaAsなどの化合物半導体から構成されている。実施の形態2では、コレクタ層が複数の化合物半導体材料から構成されているところが特徴である。上述した実施の形態2におけるHBTによれば、第1コレクタ層204より小さい面積で第2半導体層232第2サブコレクタ層とコレクタ層との接合面,第2コレクタ層214,およびベース層205を形成し、加えて、第2半導体層232,第2コレクタ層214,およびベース層205は、平面視で第1コレクタ層204の内側の領域に形成している。このため、第2半導体層232,第1コレクタ層204,第2コレクタ層214,ベース層205のメサ構造の部分において、第1コレクタ層204の側面が、第2半導体層232,第2コレクタ層214,およびベース層205の側面より外側に離間した箇所に配置されることになる。この構造とすることで、これらのメサ構造の側部表面に沿ってベース層205から第2サブコレクタ層203を結ぶ経路を、より大きく長くすることができるようになる。この結果、第1コレクタ層204の側面における電界強度を大幅に緩和させることができ、メサ構造の側部表面付近のリーク電流コレクタリーク電流が抑制でき、微細なHBTのコレクタ耐圧特性を改善することができるようになる。なお、実施の形態2では、ベース層205と第1コレクタ層204との間に、ベース層205と同じ材料から構成した第2コレクタ層214を備えることによって、同じ化合物半導体から構成したコレクタベース接合を備えるHBTを構成している。製造方法次に、本発明の実施の形態におけるヘテロ接合バイポーラトランジスタの製造方法について、図3A~図3Jを用いて説明する。図3A~図3Jは、ヘテロ接合バイポーラトランジスタの製造方法を説明するための各工程における状態を示す断面図である。まず、図3Aに示すように、FeがドープされたInPからなる半絶縁性の基板101の上に、n-InPおよびn-InGaAsから構成される第1サブコレクタ層102、n-InP層第1半導体層301、n-InGaAs層第2半導体層302、n-InP層コレクタ層303、p-GaAsSb層ベース層304、n-InP層エミッタ層305、n-InGaAs層キャップ層306を、この順に堆積して形成する。ここで、第1サブコレクタ層102を構成するn-nGaAsは、n-InP層第1半導体層301と接するように積層する。これらは、例えば、よく知られた有機金属気相成長法や分子線エピタキシー法により形成できる。続いて、n-InGaAs層306の上に、タングステンを主成分とする金属層307を形成する。金属層307は、例えば、スパッタ法により形成することができる。また、金属層307の上に、公知のリソグラフィー技術によりレジストパターン308を形成する。レジストパターン308は、エミッタ電極123,キャップ層107,およびエミッタ層106を形成するためのマスクとなる。次に、レジストパターン308をマスクとして金属層307を選択的にエッチングすることで、図3Bに示すように、エミッタ電極123を形成する。例えば、レジストパターン308をマスクとし、SF6ガスを用いた反応性イオンエッチングにより金属層307を選択的にエッチング除去することで、エミッタ電極123が形成できる。次に、レジストパターン308およびエミッタ電極123をマスクとし、n-InGaAs層306およびn-InP層305を選択的にエッチングすることで、図3Cに示すように、キャップ層107およびエミッタ層106エミッタメサを形成する。例えば、誘導結合型プラズマ反応性イオンエッチングInductivelyCoupledPlasmaReactiveIonEtching:ICP-RIE法とクエン酸系エッチング溶液を用いたウエットエッチング法とを併用することにより、n-InGaAs層306をエッチングすることで、キャップ層107が形成できる。この次に、塩酸系エッチング液を用いたウエットエッチングによりn-InP層305を選択的にエッチングすることで、エミッタ層106が形成できる。このようにして、キャップ層107およびエミッタ層106を形成し、レジストパターン308を除去した後に、図3Cに示すように、ベース電極122を形成する。ベース電極122は、公知の蒸着法およびリフトオフ法により形成すればよい。次に、図3Dに示すように、公知のリソグラフィー技術によりレジストパターン309を形成する。レジストパターン309は、コレクタ層104を形成するためのマスクである。レジストパターン309は、キャップ層107,エミッタ層106,および後述する工程で形成するベース層105より平面視で大きな面積に形成する。また、キャップ層107,エミッタ層106,および後述する工程で形成するベース層105が、平面視で、レジストパターン309の形成領域内に配置される状態とする。例えば、レジストパターン309の中央部に、キャップ層107およびエミッタ層106が配置される状態とする。上述した状態にレジストパターン309を形成したら、これをマスクとしてICP-RIE法によりp-GaAsSb層304をエッチングしてp-GaAsSb層314とし、また、n-InP層303の一部をエッチングする。引き続いて、塩酸系エッチング液を用いて残りのn-InP層303をエッチングすることで、図3Eに示すように、コレクタ層104を形成する。この段階では、ベース層105となるp-GaAsSb層314は、コレクタ層104と平面視同じ面積の状態である。次に、クエン酸系エッチング溶液を用いn-InGaAs層302を選択的にエッチングする。クエン酸系エッチング溶液では、InGaAsはエッチングするがInPはエッチングしないという特徴を有している。このために、既に形成されているコレクタ層104および、n-InP層301はエッチングされない。従って、クエン酸系エッチング溶液を用い、エッチング時間を最適化してn-InGaAs層302を選択的にエッチングすることで、図3Fに示すように、アンダーカットされた状態に第2半導体層132が形成される。この結果、コレクタ層104に対して平面視で小さい面積に第2半導体層132が形成され、第2サブコレクタ層103とコレクタ層104との接合面が、コレクタ層104より平面視で小さい面積に形成されるようになる。この状態は、コレクタ層104の周辺部により庇が形成されている状態である。また、ウエットエッチングでは、よく知られているように均等にエッチングが進行するので、上記庇はコレクタ層104の周方向に均等に形成され、第2半導体層132は、平面視で、コレクタ層104の内側に配置された状態となる。以上のようにして、第2半導体層132を形成した後、レジストパターン309は除去する。次に、図3Gに示すように、レジストパターン311を形成する。レジストパターン311は、ベース層105を形成するためのマスクであり、ベース電極122が形成されている領域を含み、また、平面視でコレクタ層104より小さい面積に形成する。ここで、レジストパターン311の形成においては、よく知られているように、まず、レジスト材料を塗布して塗布膜を形成する。この段階で、コレクタ層104の上述した庇部の下側の、第2半導体層132の周囲にも、レジスト層310が形成される。次に、形成した塗布膜を露光および現像することで、レジストパターン311を形成するが、コレクタ層104の下側のレジスト層310は、露光されることがない。従って、いわゆるポジ型のレジスト材料からなるレジスト層310は、レジストパターン311の形成時の現像処理では、未露光状態であり、除去されることなく残ることになる。以上のようにして、レジストパターン311およびレジスト層310を形成した後、これらのマスクを用いて塩酸過酸化水素の希釈水溶液を用いてp-GaAsSb層314を選択的にエッチングすれば、図3Hに示すように、ベース層105が形成できる。このベース層105の形成において、InPから構成されているコレクタ層104およびn-InP層301は、InPで形成されているため、塩酸過酸化水素の希釈水溶液でエッチングされることはない。また、第2サブコレクタ層103を構成する第2半導体層132は、InGaAsから構成されているが、レジスト層310により保護されているため、エッチングされることがない。以上のようにしてベース層105を形成したら、レジストパターン311およびレジスト層310は除去する。なお、図3Hでは、レジストパターン311およびレジスト層310を除去した状態を示している。次に、図3Iに示すように、レジストパターン312を形成する。レジストパターン312は、第1半導体層131を形成するためのマスクであるが、平面視でコレクタ層104より大きな面積となるように形成する。レジストパターン312により、エミッタ電極123,キャップ層107,エミッタ層106,ベース層105,ベース電極122,コレクタ層104,および第2半導体層132が覆われた状態とする。ただし、レジストパターン312は、コレクタ電極121を形成する箇所より内側に配置されるような大きさの面積に形成する。次に、レジストパターン312をマスクとしてn-InP層301をエッチングし、図3Jに示すように、第1半導体層131を形成する。例えば、塩酸系エッチング液を用いてn-InP層301をエッチングすればよい。第1サブコレクタ層102の最上層は、n-InGaAsから構成されているため、上述した塩酸系エッチングで、第1サブコレクタ層102がエッチングされてしまうことはない。なお、図3Jでは、レジストパターン312を除去した状態を示している。図3Jにおいて、第1半導体層131が、平面視でコレクタ層104より小さい面積で、コレクタ層104の内側に配置された状態に形成されているが、これは、n-InP層301のエッチングにおいて、レジストパターン312に対してアンダーカットが入るためである。なお、n-InP層301のエッチングにおいて、形成される第1半導体層131は、コレクタ層104より小さい面積に形成する必要はない。第1半導体層131は、コレクタ電極121が形成される箇所より内側の領域に形成されるようにすればよい。以上のように、第1半導体層131を形成した後、第1サブコレクタ層102の上の所定の箇所に、公知の蒸着法およびリフトオフ法によりコレクタ電極121を形成する。また、第1サブコレクタ層102を所望のメサ型にエッチング加工すれば、所望のHBTメサ構造を実現することができる。なお、上述した製造方法は、主に、前述した実施の形態1におけるHBTを製造するための工程を示している。前述した実施の形態2におけるHBTの場合は、まず、図3Aを用いた説明において、n-InP層303とp-GaAsSb層304との間に、n-GaAsSb層を形成しておく。この状態で、図3D,図3Eを用いた説明と同様にすることで、コレクタ層204を形成するとともに、コレクタ層204と同じ面積に、p-GaAsSb層およびn-GaAsSb層を加工する。次に、図3Gを用いた説明と同様のレジストパターンおよびレジスト層を形成し、これらをマスクとして、p-GaAsSb層およびn-GaAsSb層をエッチング加工すれば、ベース層205および第2コレクタ層214が形成できる。他の工程は、前述同様にすればよい。以上説明した製造方法を用いれば、本発明に係るHBTを実現することが可能である。すなわち、コレクタメサ側面を、ベース層およびサブコレクタ層から離れたところに配置させることができる。これにより、コレクタメサ側面での電界強度が大幅に緩和される結果、コレクタメサ表面でのコレクタリーク電流が低減し、コレクタ耐圧が改善されるようになる。なお、本発明は以上に説明した実施の形態に限定されるものではなく、本発明の技術的思想内で、当分野において通常の知識を有する者により、多くの変形および組み合わせが実施可能であることは明白である。例えば、上述した説明では、コレクタ層および第1コレクタ層をInPから構成したが、これに限るものではなく、InGaPあるいはInAlPから構成してもよい。また、第2サブコレクタ層を構成している第1半導体層をInPから構成したが、これに限るものではなく、InGaPあるいはInAlPから構成してもよい。さらに、第2サブコレクタ層を構成している第2半導体層4をInGaAsから構成したが、これに限るものではなく、InAlAsあるいはInAlGaAsから構成してもよい。また、上述では、主に、npn形InP/GaAsSb系HBTを例に説明したが、これに限るものではない。同様な効果は、例えば、ベース層に狭バンドギャップ材料であるInGaAs系材料を用いたInP/InGaAs系HBTに対しても有効である。"