"マルチプロセッシングコアシステム内のプロセッシングコアを備える装置であって、前記プロセッシングコアは、指定された命令シーケンスが、前記シーケンスにおけるどの命令も、共有メモリにアクセスするように前記プロセッシングコアに命令しないことを含む1つ以上のアトミック性基準の組を満たすことを検証するように構成されており、前記検証されたシーケンスは、アトミックメモリトランザクションとして前記マルチプロセッシングコアシステムによって実行可能である、装置。前記検証されたシーケンスをアトミックメモリトランザクションとして実行することは、ソースキャッシュラインからのメモリデータを、ターゲットレジスタに記憶することと、前記命令シーケンスを実行して、前記ターゲットレジスタに記憶された前記メモリデータを変更することと、前記ターゲットレジスタからの値を、前記ソースキャッシュラインに記憶することと、を含む、請求項1に記載の装置。前記アトミックメモリトランザクションを実行することは、前記ソースキャッシュラインからのメモリデータを前記ターゲットレジスタに記憶する前に、前記ソースキャッシュラインをロックすることと、前記ターゲットレジスタからの前記値を前記ソースキャッシュラインに記憶した後に、前記ソースキャッシュラインのロックを解除することと、をさらに含み、前記プロセッシングコアは、前記ソースキャッシュラインをロックすることによって前記ソースキャッシュラインがロックされている間、前記ソースキャッシュラインに記憶された共有データを、1つ以上の他のプロセッシングコアに読み取りまたは変更させないようにする、請求項2に記載の装置。前記シーケンスがアトミックメモリトランザクションとして実行されることを示す特殊用途開始命令が、前記命令シーケンスに先立ってなされ、前記命令は前記ソースキャッシュラインを示す、請求項2に記載の装置。前記プロセッシングコアは、マイクロコード検証エージェントを使用して、前記検証を行うように構成されている、請求項1に記載の装置。前記マイクロコード検証エージェントは、前記シーケンスの指標をユーザプログラムから受信し、前記シーケンスの前記指標の受信に応じて、前記検証を行い、前記検証に応じて、前記シーケンスのコピーを記憶するように構成されている、請求項5に記載の装置。前記検証エージェントは、前記シーケンスの前記記憶されたコピーの識別子を、前記ユーザプログラムに戻すようにさらに構成されており、前記アトミックメモリトランザクションを実行することは、前記ユーザプログラムが、前記識別子を使用して前記検証されたシーケンスを起動することに応じて行われる、請求項6に記載の装置。前記検証エージェントは、前記シーケンスの前記記憶されたコピーの開始の際に、特殊用途のアトミック開始命令を記憶するようにさらに構成されている、請求項6に記載の装置。前記プロセッシングコアは、順方向の進行を保証した前記アトミックメモリトランザクションを実行する、請求項1に記載の装置。前記1つ以上のアトミック性基準の組は、前記シーケンス内のどの命令も、前記シーケンス外の命令において実行を継続するように前記プロセッシングコアに命令しないという基準と、前記シーケンス内のどの命令も、汎用レジスタ以外の前記プロセッシングコアのレジスタにアクセスするように前記プロセッシングコアに命令しないという基準と、前記シーケンスの各命令が事前に指定された制限長形式で表現されているという基準と、前記命令シーケンスの命令の数が、所与の最大制限値を超えないという基準と、のうち1つ以上の基準を含む、請求項1に記載の装置。命令シーケンスが、前記シーケンス内のどの命令も、共有メモリにアクセスするようにプロセッシングコアに命令しないことを含む1つ以上のアトミック性基準の組を満たすことを、マルチプロセッシングコアシステム内の前記プロセッシングコアが検証するステップと、前記検証されたシーケンスを、アトミックメモリトランザクションとして実行するステップと、を含む、方法。前記アトミックメモリトランザクションを実行するステップは、ソースキャッシュラインからのメモリデータを、ターゲットレジスタに記憶するステップと、前記命令シーケンスを実行して、前記ターゲットレジスタに記憶された前記メモリデータを変更するステップと、前記ターゲットレジスタからの値を、前記ソースキャッシュラインに記憶するステップと、を含む、請求項11に記載の方法。前記アトミックメモリトランザクションを実行するステップは、前記ソースキャッシュラインからのメモリデータを前記ターゲットレジスタに記憶する前に、前記ソースキャッシュラインをロックするステップと、前記ターゲットレジスタからの前記値を前記ソースキャッシュラインに記憶した後に、前記ソースキャッシュラインのロックを解除するステップと、をさらに含み、前記プロセッシングコアは、前記ソースキャッシュラインをロックすることによって前記ソースキャッシュラインがロックされている間、前記ソースキャッシュラインに記憶された共有データを、1つ以上の他のプロセッシングコアに読み取りまたは変更させないようにする、請求項12に記載の方法。前記プロセッシングコアは、前記シーケンスの指標をユーザプログラムから受信し、前記シーケンスの前記指標の受信に応じて、前記検証を行い、前記検証に応じて、前記シーケンスのコピーを記憶する、ように構成されたマイクロコード検証エージェントを使用して、前記検証を行うように構成されている、請求項11に記載の方法。前記検証エージェントは、前記シーケンスの前記記憶されたコピーの識別子を、前記ユーザプログラムに戻すようにさらに構成されており、前記アトミックメモリトランザクションの実行は、前記ユーザプログラムが前記識別子を使用して前記検証されたシーケンスを起動することに応じて行われる、請求項14に記載の方法。前記プロセッシングコアは、順方向の進行を保証した前記アトミックメモリトランザクションを実行する、請求項11に記載の方法。前記1つ以上のアトミック性基準の組は、前記シーケンス内のどの命令も、前記シーケンス外の命令において実行を継続するように前記プロセッシングコアに命令しないという基準と、前記シーケンス内のどの命令も、汎用レジスタ以外の前記プロセッシングコアのレジスタにアクセスするように前記プロセッシングコアに命令しないという基準と、前記シーケンスの各命令が事前に指定された制限長形式で表現されているという基準と、前記命令シーケンスの命令の数が、所与の最大制限値を超えないという基準と、のうち1つ以上の基準を含む、請求項11に記載の方法。コンピュータシステムで実行可能なプログラムにより操作されるデータ構造を備えるコンピュータ可読記憶媒体であって、前記プログラムは、プロセスの一部を実行するように前記データ構造上で動作して、前記データ構造により記述される回路を含む集積回路を製造し、前記データ構造に記述される前記回路は、マルチプロセッシングコアシステム内にプロセッシングコアを含み、前記プロセッシングコアは、指定された命令シーケンスが、前記シーケンスにおけるどの命令も、共有メモリにアクセスするように前記プロセッシングコアに命令しないことを含む1つ以上のアトミック性基準の組を満たすことを検証するように構成されており、前記マルチプロセッシングコアシステムは、前記検証されたシーケンスを、アトミックメモリトランザクションとして実行するように構成されている、コンピュータ可読記憶媒体。前記検証されたシーケンスをアトミックメモリトランザクションとして実行することは、ソースキャッシュラインからのメモリデータを、ターゲットレジスタに記憶することと、前記命令シーケンスを実行して、前記ターゲットレジスタに記憶された前記メモリデータを変更することと、前記ターゲットレジスタからの値を、前記ソースキャッシュラインに記憶することと、を含む、請求項18に記載のコンピュータ可読記憶媒体。前記記憶媒体は、HDL、VerilogまたはGDSIIデータのうち少なくとも1つを記憶する、請求項18に記載のコンピュータ可読記憶媒体。本明細書は、一実施形態に関する言及を含む。一実施形態ではというフレーズの出現は、必ずしも同一の実施形態を指すとは限らない。特定の機能、構造または特徴は、この開示と一致する任意の適切な方法で組み合わされてよい。用語について。以降の段落は、この開示添付の請求項を含むにおいて見られる用語の定義および/または文脈を提供する。備えるという用語について。この用語は非制限的である。添付の請求項において使用される場合、この用語は、追加の構造またはステップを除外しない。1つ以上のプロセッシングユニットを備える装置を列挙する請求項を考慮されたい。このような請求項は、装置が追加のコンポーネント例えば、ネットワークインターフェースユニット、グラフィクス回路などを含むことを除外しない。~するように構成されているとの記載について。様々なユニット、回路または他のコンポーネントは、1つまたは複数のタスクを行うように構成されていると記載または請求されてもよい。このような文脈において、~するように構成されているとの表記は、ユニット/回路/コンポーネントが、動作中に1つ以上のタスクを行う構造例えば、回路を含むことを示すことによって、構造を暗示するように使用されている。そのようにして、前記ユニット/回路/コンポーネントは、特定のユニット/回路/コンポーネントが現在動作していない例えば、オンでない場合であっても、タスクを行うように構成されていると言うことができる。~するように構成されているとの表記とともに使用されるユニット/回路/コンポーネントは、ハードウェア、例えば、回路や、動作を実装するように実行可能なプログラム命令を記憶するメモリなどを含む。ユニット/回路/コンポーネントが1つ以上のタスクを行うように構成されているという表記は、当該ユニット/回路/コンポーネントについて、米国特許法第112条6項を引き合いに出さないことが明示的に意図される。加えて、~するように構成されているとの表記は、ソフトウェアおよび/またはファームウェア例えば、FPGAまたはソフトウェアを実行する汎用プロセッサにより操作され、問題のタスクを行うことができる方法で動作する包括的構造例えば、包括的回路を含み得る。~するように構成されているとの表記は、1つ以上のタスクを実装または実行するように適合されたデバイス例えば、集積回路を製造するように、製造プロセス例えば、半導体製造設備を適合することを含んでもよい。第1の、第2のなどの用語について。本明細書で使用されるこれらの用語は、これらの用語に先行される名詞のラベルとして使用されるものであって、任意の種類の順序例えば、空間的、時間的、論理的などを暗示するものではない。例えば、8つのプロセッシング要素またはコアを有するプロセッサにおいて、第1のプロセッシング要素および第2のプロセッシング要素という用語は、8つのプロセッシング要素のうち任意の2つのプロセッシング要素を指すように使用され得る。つまり、第1のおよび第2のプロセッシング要素は、論理的なプロセッシング要素0および1に限定されない。~に基づいてとの用語について。本明細書において使用されるこの用語は、決定に影響する1つ以上の要因を説明するように使用される。この用語は、決定に影響し得る追加の要因を除外しない。つまり、決定は、それらの要因のみに基づき得るし、あるいはそれらの要因の少なくとも一部に基づき得る。Bに基づいてAを決定するというフレーズを考慮されたい。BはAの決定に影響する要因であり得るが、このようなフレーズは、Aの決定がCにも基づくことを除外しない。他の例では、AはBのみに基づいて決定されてよい。汎用アトミック命令、例えば、CMPXCHGを使用して、単一のメモリ位置例えば、単一のキャッシュラインにアトミックにアクセスするための任意論理を構成することができる。本明細書において使用されるアトミックにという用語は、その中間結果が、プログラム実行の他のスレッドにより観察可能でない実行を指す。したがって、アトミックに実行されるシーケンスすなわち、アトミックシーケンス内の命令は、すべての他のスレッドに対して、単一のアトミック動作として実行されたように見える。汎用アトミック命令を使用してアトミック論理を構成するアプローチにはいくつかの短所がある。第一に、これらの汎用命令を使用して様々な機能を実装することは、多くの場合、より複雑なロックフリーアルゴリズムまたはソフトウェアセマフォを必要とする。さらに、競合の存在下でCMPXCHG動作が中断され得るため、これらの動作を利用するアルゴリズムは、順方向の進行を保証することができず、実行の同時スレッド間の問題を解決するソフトウェア競合管理機構を必要とする。このことは、CMPXCHGを利用するユーザプログラムまたはゲストOSが、割り込みまたはページフォールトの可能性なしに、アルゴリズムを通して進行することが保証され得ないことから、性能の損失をもたらす。さらに、CMPXCHG動作は、それ自体が実行するのにいくらか不十分であり、1つの動作のターゲットキャッシュラインに対して少なくとも2つのアクセスを要する。プログラマは、制限された一連の固定機能アトミック動作では容易に行えない単一ラインのアトミックトランザクションを必要とする場合が多く、および/またはこれらのアトミック命令を使用して構築される場合には、性能の低下を被る。例えば、いくつかのマルチコアタスク管理技術は、同一のキャッシュライン内に存在し得る2つ以上のデータ値に対するアトミックトランザクションを必要とする。近年では、ハードウェアトランザクションメモリシステムHTMは、プログラマが、命令のカスタムシーケンスをアトミックに実行するのを可能にするための手段として提案されている。しかしながら、このようなシステムは、複雑なハードウェアサポートを必要とし、依然として、トランザクション試行の中断などのライブロック状況に供される。したがって、このようなシステムは、依然として、競合の存在下で性能の低下を被ることから、デッドロックおよび/またはライブロックを回避するためのコンテンション管理機構を必要とする。本明細書で使用されるデッドロックという用語は、所与のスレッドの実行が、別のスレッドとの競合に起因して無制限に行き詰まる状況を指す例えば、2つのスレッドの各々が、他方のスレッドがロックを解除するのを同時に待っている等。本明細書において使用されるライブロックという用語は、スレッドの実行が、別のスレッドとの競合に起因して、同一の命令シーケンスの実行を繰り返し試行し、失敗する少なくとも1回という状況を指す例えば、HTMシステムが、メモリ競合に起因して、トランザクション領域の実行を繰り返し試行および中断する。所与のスレッドがデッドロックまたはライブロック状態である間には、当該スレッドを順方向に進行させるすなわち、命令シーケンスを超えて実行および移動することができない。様々な実施形態に従って、コンピュータシステムは、順方向の進行が保証された単一のアトミックトランザクションとしてシステムが実行可能なアトミックシーケンスとして、命令のカスタムシーケンスをプログラマが設計することを可能にする設備を提供するように、構成され得る。本明細書に使用される順方向の進行の保証とは、上記において定義されるように、アトミック命令シーケンスの実行がデッドロックまたはライブロックに供されないことを意味する。いくつかの実施形態では、システムは、アトミックとして指定されたシーケンスが特定のアトミック性基準に適合するか否かを検証するように構成された検証エージェントを含んでよい。このような実施形態では、アトミック性基準を満たすことは、順方向の進行を保証したシーケンスをアトミックに実行できることを保証する。以下でより詳細に論じられる様々な実施形態では、検証エージェントは、プロセッサ内、メモリサブシステム内またはシステムの他の場所に配置されてよい。図1は、いくつかの実施形態に従って、順方向の進行を保証したアトミック命令シーケンスを検証および実行するように構成されたコンピュータシステムを示すブロック図である。例示の実施形態に従って、システム190は、チップマルチプロセッサCMP100を備えている。CMP100は、相互接続160を経由して、様々な他のCMP150および共有メモリ155に接続されている。いくつかの実施形態では、共有メモリ155は、例えば、L3キャッシュおよびメインメモリを備えるメモリ階層に配列されてよい。複数の相互接続されたCMPを有する実施形態を図1に示すが、本明細書に記載されるシステムおよび技術は、それらがシステム内でどのように分配されるかに関係なく、複数のプロセッシングコアを有する他のシステムに一般に適用されてよい。例えば、いくつかの実施形態では、CMP100および/または他のCMP150のいずれかは、通常の単一コアプロセッサと置き換えられてよい。他の実施形態では、CMP100は、複数のコアを備えてよく、システムは、他のCMP例えば、150、プロセッサまたはプロセッシングコアを備えていなくてもよい。例示の実施形態では、CMP100は、オンチップネットワーク145により接続されており、当該ネットワーク上の通信のために構成された複数のプロセッシングコアすなわち、105、135を備えている。オンチップネットワーク145は、異なるネットワークトポロジー例えば、2D若しくは3Dグリッド、トーラス、線形、リングなどに従って配列された、様々な型のポイントツーポイントネットワークのいずれかに対応してよい。他の実施形態では、コア105および135は、バスおよび/または別の型の相互接続を介して接続されてもよい。いくつかの実施形態では、オンチップ相互接続例えば、オンチップネットワーク145は、CMP例えば、CMP100上のコア105および135上のコアを1つ以上の共有データキャッシュ、例えば、データキャッシュ140例えば、L2キャッシュに接続し得る。いくつかの実施形態では、コアは、1つ以上のプライベートデータキャッシュ、例えば、コア105のキャッシュ115を含んでもよく、このコアを使用して、共有メモリ155からキャッシュされたデータを記憶し得る。キャッシュされたデータのコヒーレンスを維持するために、各コアは、様々なキャッシュコヒーレンス機構、例えば、120を含んでもよい。キャッシュコヒーレンス機構120は、キャッシュコヒーレンスメッセージ例えば、MESIプロトコルメッセージを他のプロセッシングコアと交換し、および/または同期機能例えば、キャッシュ115内のキャッシュラインを、他のプロセッシングコアから独占的に所有し、拒否し、許容し、および/または回答するキャッシュコヒーレンスプローブとしてマークすることを実行するための設備を含んでよい。例示の実施形態に従って、コア105は、例えば、命令若しくはスタックポインタ、中間結果または他のデータなどのデータを一時的に記憶するのに使用可能な様々なレジスタ110を含んでもよい。レジスタ110は、様々な特殊用途および/または汎用レジスタを含んでよい。例示の実施形態では、コア105は、例えばマイクロコード132などのプライベートデータを記憶するための、保護された高速メモリ領域を備えるプライベートメモリ領域130を含んでもよい。マイクロコード132は、異なるプログラム命令例えば、CMPXCHGおよび/または任意のマイクロプログラムを実装するために、プロセッシングコア105により実行可能なマイクロ命令を含んでよい。いくつかの実施形態では、マイクロコード132は、以下に記載されるように、あるアトミック性基準を満たすことが検証エージェント例えば、134によって検証されたマイクロプログラムおよび/またはアトミック性マイクロプログラムを含んでよい。図1の特定の実施形態では、プライベートメモリ領域130は、マイクロコードを含み、マイクロコード化された検証エージェント134を実装する。検証エージェント134は、命令シーケンスの指標を受信し、命令シーケンスが所与のアトミック性基準を満たすアトミックシーケンスであるか否かを検証し、当該シーケンスのコピーをプライベートメモリ領域130に記憶し、および/または記憶したシーケンスのコピーを識別するハンドルを他のプログラムコードに返送するように構成されている。この方法は、図3の説明においてさらに詳述される。他の実施形態では、検証エージェント134は、必ずしもメモリ領域130内にマイクロコード化および記憶される必要はない。例えば、いくつかの実施形態では、検証エージェント134は、例えば命令デコーダ165などのように、コア105のハードウェアユニットに組み込まれているハードウェア論理によって実装されてよい。さらに他の実施形態では、検証エージェント134は、以下に説明されるように、例えば記憶サブシステム内の特殊用途プロセッサなどによって、コア105から完全に分離して実装されてよい。図2は、マイクロ命令のカスタムシーケンスをアトミックに実行するための方法を示すフロー図である。この命令シーケンスは、いくつかの実施形態に従って、所与のアトミック性基準に適合する。方法200は、順方向の進行を保証したアトミック命令シーケンスを実行することの一部として、図1のプロセッシングコア105などのプロセッシングコアにより実行されてよい。図2に示されるように、方法200は、3つの段階、具体的にはプロローグ段階210トランザクションで使用される任意のデータが読み取られ得る段階、主要な実行段階220命令が実行される段階およびエピローグ段階230任意の結果がメモリに書き戻される段階を含む。プロローグ段階の間、プロセッシングコアは、212にあるように、所与のソースキャッシュラインをロックする。本明細書に使用される、キャッシュラインをロックするプロセッシングコアは、他のプロセッシングコアが、キャッシュラインコンテンツを読み取らないように、またはロックを保持するコアによってロックが解除されるまでキャッシュラインコンテンツを修正することがないように、キャッシュラインに対する排他的読み取り/書き込み権限を有する。この特性を保証するために必要な特定のステップは、実装間で異なり、用いられる特定のキャッシュコヒーレンス機構およびプロトコルなどの他のシステム詳細に依存する。例えば、いくつかの実施形態では、所与のキャッシュラインをロックするコアは、プローブまたは別のプロセッサから受信する他のキャッシュコヒーレンスメッセージを、当該メッセージがロックされたキャッシュラインに関するものである場合に再利用してよい。いくつかの実施形態では、コアは、アトミックシーケンスの実行後およびキャッシュラインのロック解除後までコアが受信する様々なハードウェア割り込みおよび/またはソフトウェアシグナルのプロセッシングを、遅延させる場合もある。そのようなステップを行うことにより、コアは、割り込みなしにキャッシュラインの内容を読み取り、および/または修正してよい。212にあるように、キャッシュラインをロックした後、プロセッサは、214にあるように、ソースキャッシュラインからデータを読み取り得る。214におけるソースキャッシュラインの読み取りは、シーケンスの1つ以上の命令による後次アクセスのための1つ以上のターゲットレジスタに、キャッシュラインからのデータを記憶することを含んでよい。場合によっては、プロセッサは、全体ではないが、ソースキャッシュラインをターゲットレジスタに読み込み得る。例えば、プロセッサは、ソースキャッシュラインのほんの一部分例えば、64バイトを単一のターゲットレジスタに読み込んでもよいし、ソースキャッシュラインの多数のもしくはすべての部分をそれぞれのターゲットレジスタに読み込んでもよい。図2に示されるように、プロローグ段階が完了すると、実行は主要な実行段階220に進行してよく、例えば222において、コアは命令のアトミックシーケンスを単一のアトミックトランザクションとして実行する。これらの様々な命令は、ターゲットレジスタからデータを読み取り、および/またはターゲットレジスタにデータを書き込み得る。222に示されるように、命令のアトミックシーケンスは、コアがシーケンスを単一のアトミックトランザクションとして実行できるようにする特定のアトミック性基準に適合する。いくつかの実施形態では、アトミック性基準は、シーケンスが迅速かつ単純に実行できることを保証するように選択されてよく、実行コアにより順方向の進行が保証され得る。そのような基準は、シーケンスにおけるどの命令もメモリにアクセスしない、またはアトミックシーケンスの外部のコード部分にジャンプしないという条件を含んでよい。いくつかの実施形態では、アトミック性基準は、シーケンスを実行することに関する命令カウント制限または時間制限などの全体シーケンスに関する条件を含んでもよい。アトミック性基準は、以下でさらに詳述される。アトミックシーケンスにおけるすべての命令が実行されたとき、プロセスはエピローグ段階230に入る。エピローグ段階230では、プロセッシングコアは、実行の結果を、ロックされたキャッシュライン232に書き戻してよい。例えば、コアは、ターゲットレジスタにおけるデータを、ソースキャッシュラインに書き込んでよい。これが行われると、実行コアは、234にあるように、ソースキャッシュラインを解放し得る。命令シーケンスを実行する前に、システムは、まずそのシーケンスが実際に、特定のアトミック性基準に適合するアトミックシーケンスであるかを決定し得る。異なる実施形態では、この決定は、異なる時間および/または異なるコンポーネントにより行われてよい。例えば、いくつかの実施形態では、シーケンスは、例えば命令実行パイプライン内例えば、デコーダ165内のハードウェアにより実装される検証エージェントによって、検証が行われてもよい。他の実施形態では、シーケンスは、実行される前に、例えば、命令シーケンスが実行される前に起動されるマイクロコード化された検証エージェントによって、統計的に検証されてよい。さらに他の実施形態では、シーケンスは、他のプロセッシングコアの代わりにアトミック命令シーケンスを実行するように構成された特殊用途のオフチッププロセッサによって、検証および/または実行されてよい。他の可能性も存在するが、これら3つの構成は、さらに以下で詳述される。図3は、いくつかの実施形態に従って、プロセッシングコアが、命令実行パイプライン内例えば、デコーダ内のランタイム検証ユニットを使用して、命令のアトミックシーケンスを検証および実行する方法を示すフロー図である。いくつかのそのような実施形態では、デコーダ例えば、図1の165は、デコード段階の間に、シーケンス内の各命令を検証するように構成された検証ユニットを含んでよい。このような検証エージェントは、シーケンスおよび/またはシーケンス内の任意の命令がアトミック性基準に適合しないことを発見すると、実行を停止し、例外を送出し、および/またはエラーを表示してソースキャッシュラインをロック解除し得る。図3は、そのような実施形態において検証エージェントが動作し得る一方法の例を示す。異なる実施形態では、図3の方法300は、デコーダによって、当該デコーダの一部として実装される検証ユニットによって、および/またはプロセッサ若しくはプロセッシングコアの別のハードウェアコンポーネントによって実行されてよい。305に示されるように、方法300は、アトミック実行のために指定されたプログラム命令のシーケンスの開始を検出するシステムに応じて、開始される。例えば、いくつかの実施形態では、シーケンスは、それぞれシーケンスの開始および終了を示すSTARTおよびSTOPプログラム命令を使用して、プログラムコードにおいて区分され得る。コアは、305において、START命令の読み取りに応じて、図2のプロローグに対応する1つ以上のステップを行ってよい。これらのステップは、ソースキャッシュラインを読み取ること212を参照と、キャッシュラインをロックすること214を参照とを含んでよい。いくつかの実施形態では、ソースキャッシュラインおよび/またはターゲットレジスタは、例えば、1つ以上のフィールドまたはパラメータにおけるSTART命令によって指標されてよい。例えば、x86互換性アーキテクチャを利用する実施形態では、START命令は、START命令の1つのフィールド例えば、modrm.r/mフィールドにおけるソースキャッシュラインのメモリアドレスと、別のフィールド例えば、modrm.regフィールドにおけるターゲットレジスタの指標とを含んでよい。コアは、これらの値の読み取りに応じて、識別されたソースキャッシュラインをロックし310を参照、シーケンス内の1つ以上の命令による後次アクセスのために、その指標されたソースキャッシュラインからのデータを、識別されたターゲットレジスタにロードしてよい315を参照。いくつかの実施形態では、START命令を実行することは、ソースキャッシュラインにおけるデータのメモリアドレスを記録すること320を参照および/またはアトミックシーケンス内の命令数325を参照を記録することをさらに含んでよい。いくつかの実施形態では、アトミック領域における命令の数は、例えばxop.vvvvフィールドなどのSTART命令の別のフィールドに記憶された値によって指標され得る。ステップ305~325を完了した後実行のプロローグ段階に対応し得る、コアは、ステップ330~345により例示されるように、一連のトランザクションを実行し得る。この段階の間に、コアはコードシーケンスを通して進行し、シーケンスにおける次の命令がアトミック性基準を満たす場合330:はい、当該次の命令を実行する340を参照。次の命令がアトミック性基準を満たさない場合330:いいえ、システムは、335に見られるように、例外を送出し、シーケンスの実行を停止して、エラーハンドリングコードにジャンプし、および/またはシーケンスがアトミック性基準を満たさないことを示す。いくつかの実施形態では、アトミック性基準は、迅速かつ単純に実行され、実行コアにより順方向の進行が保証され得る。例えば、いくつかの実施形態では、基準は、シーケンス内のどの命令もメモリにアクセスしないという基準を含んでよい。いくつかの実施形態では、基準は、シーケンス内のどの命令も、汎用レジスタGPRではないレジスタにアクセス読み取りおよび/または書き込みしないという基準を含んでもよい。これらの基準を満たす命令は、それ自体がデータを別の実行スレッドと対立させることができないため、そのような動作のみで構成される命令シーケンスは、デッドロックまたはライブロックに供されない場合がある。したがって、命令シーケンスは、実行されると順方向の進行を保証し得る。様々な実施形態では、アトミック性基準は、様々な他の条件または付加的条件例えば、ジャンプ命令なし、即時形態の命令なしなどを含んでよい。アトミックシーケンスが含み得る命令の種類に関連する基準に加えて、強化されたアトミック性基準は、シーケンス内の命令数に対する制限を含んでよい。アトミック性基準を満たす命令は、共有メモリに直接アクセスすることはできないが、当該命令は、ターゲットレジスタを介してソースキャッシュライン内のデータに間接的にアクセスし得る。したがって、ソースキャッシュライン内のデータに正常にアクセスする命令は、代わりにそのデータをターゲットレジスタから読み取り、および/または他のデータをターゲットレジスタに書き込んでよい。コアがアトミックシーケンスの実行を完了すると例えば、STOP命令に遭遇すると345:いいえ、コアは、350に見られるように、ターゲットレジスタに記憶された計算結果を、ソースキャッシュラインに書き戻し、355に見られるように、ソースキャッシュラインを解放する。したがって、コアは、アトミックシーケンス内の命令を単一のアトミック操作として効果的に実行することができる。いくつかの実施形態では、命令がアトミック性基準を満たすか否かを決定するステップ330デコーダは、アトミック性基準を満たすことが知られている命令を示すオペコードであるか否かを決定するために、命令のオペコードを審査することを含んでよい。例えば、いくつかの実施形態では、x86システム内のデコーダは、命令のオペコードがADD、ADC、AND、XOR、OR、SBB、SUB、CMP、CMOVcc、BT、BTS、BTC、BTR、TESTおよびXCHGのセットから選択された任意の命令を示す場合に、当該命令がアトミック性基準を満たすことを決定し得る。この例では、列挙された命令は、何もメモリまたは非汎用レジスタにアクセスしないこと、および何もアトミックシーケンス外の地点までプログラム制御を移行するようにプロセッサに命令することができないことすなわち、ジャンプ命令なしというアトミック性基準を満たす。ステップ330~345は、命令の線形実行を示すが、当業者は、複数の命令が340において同時に実行し得る一方で、後次の命令が330においてデコードされる、および/またはアトミック性基準と比較されるように、様々なコアが命令パイプラインを利用し得ることを認識するであろう。加えて、条件の存在は、シーケンス内の異なる命令を複数回実行させ得る場合があるし、全く実行させない場合がある。いくつかの実施形態では、355においてソースキャッシュラインを解放することは、例えば、キャッシュラインに関する後次プローブを許容し、割り込みを再度有効にし、および/または他の実装に固有のステップによって、310にて行われるロック手順を取り消すことを含んでよい。いくつかの実施形態では、検証エージェントは、ランタイムではなく実行前に命令シーケンスを検証するように構成されてよい図3を参照。例えば、そのような検証エージェントは、マイクロコード例えば、マイクロコード132に実装されてよい。図4は、いくつかの実施形態に従って、プロセッシングコアが実行前検証例えば、マイクロコード化された検証エージェントを使用して、命令のアトミックシーケンスを検証および実行する方法を示すフロー図である。そのような実施形態では、プライベートメモリ領域例えば、図1の130は、命令シーケンスが、1つ以上のアトミック性基準に適合するアトミックシーケンスであるか否かを検証するように構成された検証エージェント例えば、134を実装するプログラム命令を記憶してよい。例示の実施形態に従って、ユーザコードが、プログラム命令のシーケンスを、検証エージェントを用いてアトミックシーケンスとして登録した場合、方法400は、405において開始する。いくつかの実施形態では、ユーザコードは、特殊用途の命令例えば、ATOMICDEFを使用してシーケンスを登録してよい。そのような命令は、命令シーケンスを示すパラメータおよび/またはフィールドを含んでよい。マイクロコード検証エージェントは、405において命令シーケンスを登録する試みに応じて、410に見られるように、命令シーケンスがアトミックシーケンスであることを検証しようとする。410に示されるように、シーケンスがアトミック性であることを検証することは、シーケンス内の各命令を審査することと、シーケンスが1つ以上のアトミック性基準を満たすことを決定することと、を含んでよい。マイクロコード検証エージェントは、ランタイム検証エージェントと同様に、シーケンス内の各命令が検証基準を満たすことをチェックしてよい。これらの基準は、ランタイム検証エージェントにより強化されたもの例えば、シーケンス内のどの命令もGPR以外のメモリまたはレジスタにアクセスし得ないを含んでよい。加えて、マイクロコード検証エージェントは、各命令が迅速かつ容易にデコードされることを保証し得る例えば、各命令は、4バイトなどの制限された長さであり、即時形態の命令を含まない。マイクロコード検証エージェントは、ハードウェアベースのランタイム検証エージェントと同様に、命令が、アトミック性基準を満たす所与の許容可能な命令群の1つを示すことが知られるオペコードを含むことの検出に応じて、当該命令がアトミック性基準を満たすことを決定し得る。シーケンスがアトミックシーケンスであるすなわち、アトミック性基準を満たす場合、検証エージェントは、415に見られるように、保護されたプライベートのメモリ領域にアトミックシーケンスを記憶してよい。いくつかの実施形態では、コアは、アトミックシーケンスが記憶され得るプライベートメモリ領域例えば、130を含んでよい。プライベートメモリ領域130は、様々な保護領域例えば、c6保存領域またはc6保存領域のサブセットを含んでよく、マイクロコード検証エージェントは、当該保護領域が別のプロセッサにより上書きされる可能性なしに命令シーケンスを記憶し得る。保護されたメモリ領域という用語は、マイクロコードにアクセス可能であるが、ソフトウェアまたは他のプロセッサにはアクセス可能ではないメモリ領域を指し得る。420では、検証エージェントは、ハンドルを起動ユーザコードに戻す。ハンドルは、記憶されたアトミックシーケンスに固有の識別子を備えてよい。ユーザコードがアトミックシーケンスを実行する必要がある場合、425に見られるように、このハンドルを使用して記憶されたアトミックシーケンスを起動してよい。例えば、システムは、以下に記載されるように、アトミックシーケンスを起動するための特別命令を認識してよい。プロセッシングコアは、識別ハンドルを使用して記憶されたシーケンスを起動するユーザコードに応じて425を参照、430に見られるように、検証前アトミックシーケンスをアトミックに実行し得る。いくつかの実施形態では、430においてアトミックシーケンスを実行することは、ソースキャッシュラインをターゲットレジスタに読み込むこと、アトミックシーケンスを実行すること、ターゲットレジスタにおける結果をソースキャッシュラインにライトバックすること、およびソースキャッシュラインをロック解除することを含んでよい。シーケンスは既に検証されているため、430においてアトミックシーケンスを実行することは、シーケンスを再度検証することを含まなくてよい。図5は、いくつかの実施形態に従って、マイクロコード化された検証エージェントを使用して、ランタイム前にアトミックシーケンスを検証および実行するためのより詳細な方法を示すフロー図である。図5に示される方法500は、x86アーキテクチャについて、図4の方法400の特定の実装に対応し得る。しかしながら、異なる実施形態では、特定の命令名、データ通信に使用される命令フィールド、使用される特定のレジスタなどを含む実装は、いくらか異なり得る。この開示は、そのような実施形態をすべて包含することが意図される。例示の実施形態に従って、ユーザコードは、命令シーケンスをマイクロコード検証エージェントによって登録するために、505に見られるように、例えば、ATOMICDEF命令を最初に実行する。例示の実施形態では、ATOMICDEF命令はmodrm.r/mフィールドを含み、modrm.r/mフィールドには、シーケンス内の第1の命令の相対命令ポインタアドレスが記憶されている。加えて、この実施形態におけるATOMICDEF命令は、シーケンス内の命令のカウントすなわち、数を記憶するxop.vvvvフィールドを含む。ATOMICDEF命令を実行する一部としてまたはそれに応じて、マイクロコード検証エージェントは、例えば、modrm.r/mフィールド内のATOMICDEFにより識別された命令シーケンスがアトミック性基準を満たすという検証を試みる。上述されるように、この検証は、シーケンス内の命令のそれぞれが、アトミック性基準を満たす既知の許容可能な命令群の1つであることを決定することを含んでよい。いくつかの実施形態では、このアトミック性基準は、aシーケンス内のどの命令もメモリにアクセスし得ない、bシーケンス内のどの命令もGPRでないレジスタにアクセスし得ない、c各命令は、特定の制限された長さの形態を使用して特定される、dシーケンス内のどの命令も即時形態を使用しない即時命令形態は、レジスタ識別子としてではなく、番号として特定されるパラメータを含むという要件、および/またはコアがアトミックシーケンスを順方向の進行の保証した単一のアトミックトランザクションとして実行できるようにする他の要件を含んでよい。シーケンス内の1つ以上の命令がアトミック性基準を満たさない場合、検証は失敗する515:いいえ。いくつかの実施形態では、マイクロコード検証エージェントは、シーケンスの記憶されたバージョンにハンドルを戻すのではなく、520に見られるように、失敗の指標をユーザコードに戻すことによりアトミック性基準を満たすように、シーケンスの失敗をシグナル送信し得る。例えば、検証が失敗した場合、検証エージェントは、記憶されたアトミックシーケンスに対するハンドルよりもむしろ、起動するユーザコードに値0を戻し得る。検証が成功した場合515:はい、次にATOMICDEF命令により示されるシーケンスは、アトミック性基準を満たすアトミックシーケンスである。この場合、マイクロコードエージェントは、命令シーケンスを、保護されたメモリ領域、例えば、525におけるc6保存領域にコピーしてもよいし、ATOMICDEF命令が実行された後に、ソフトウェアがデッドロックの可能性を生じる命令をリライトしないことを保証する別の実装特定領域にコピーしてもよい。いくつかの実施形態では、エージェントは、命令のアトミックシーケンスのプロローグ段階を行うために実行可能な1つ以上の命令を用いて、命令シーケンスの保存されたバージョンを始めてよい。例えば、530において、エージェントは、START命令を用いて、保存された命令シーケンスを始める。上述されるように、START命令は、シーケンスの所与のアトミック実行のためのソースキャッシュラインおよびターゲットレジスタを示すために使用可能な個別のフィールドを含んでよい。そのような実施形態では、START命令は、ソースキャッシュラインをロックし、ソースキャッシュラインからターゲットレジスタまでデータをロードするように実行可能であり得る。535では、マイクロコード検証エージェントは、記憶されたアトミックシーケンスを一意的に識別するハンドルを起動ユーザコードに戻す。次に、ユーザコードは、固有のハンドルを使用して、前検証されたアトミックシーケンスを起動し、それにより当該アトミックシーケンスをアトミックに実行してよい。例えば、540では、ユーザコードは、ATOMICSTART命令を実行することにより記憶されたアトミックシーケンスを起動する。ATOMICSTART命令は、シーケンス用の固有のハンドルおよびメモリ位置/入力を特定するパラメータおよび/またはフィールドを含む例えば、ソースキャッシュラインおよびターゲットレジスタ。プロセッシングコアは、540の起動に応じて、545に見られるように、記憶されたアトミックシーケンスをアトミックに実行する。545においてシーケンスをアトミックに実行することは、図2の方法200と同様のプロローグ段階、主要な段階およびエピローグ段階を実行することを含んでよい。いくつかの実施形態では、上述される基本的なSTART機能性は拡張され、アトミックシーケンスが複数のキャッシュライン上で動作するのを許可し得る。例えば、START2命令は、アトミックシーケンスのプロローグ段階が第2のソースキャッシュラインをロックおよびロードするのを可能にするように定義されてよい。したがって、アトミック命令シーケンスは、複数のキャッシュラインからのデータ上で動作し得る。いくつかの実施形態では、例えば、STARTおよびSTART2を使用して複数のキャッシュラインにアクセスするアトミックシーケンスのプロローグは、デッドロック条件を回避する方法で実装され得る。例えば、いくつかの実施形態では、START2は、先行するSTART命令によりロックされたキャッシュラインの直後にあるキャッシュラインのみを読み取り、かつロックするように実行可能であり得る。これを行うことにより、システムは、2つのスレッドが同一の2つのキャッシュラインを反対順序でロックしようとし、それぞれ第1のキャッシュラインのロックに成功したが、他のスレッドが他のキャッシュラインを解放するのを無制限に待機するというデッドロック状況を回避する。いくつかの実施形態では、START2は、先行するSTART命令により特定されるソースキャッシュラインの直後のものであるという必要のない任意のソースキャッシュラインを特定するために使用され得る。しかしながら、デッドロックを回避するために、システムはロックに関する順序を強化し得る。例えば、STARTおよびSTART2を実行するコアが、それらのソースキャッシュラインのそれぞれの物理メモリアドレスにより決定される順序例えば、昇順または降順でソースキャッシュラインのそれぞれをロックすることを保証するために、マイクロコードを用いることができる。この順序をすべてのスレッドに課すことにより、システムは、複数のキャッシュラインをロックすることに関連するデッドロック状況を回避することができる。いくつかのアトミックシーケンスは、ジャンプ命令の実行を必要とし得る。しかしながら、ジャンプ命令は、プログラムフローをアトミックシーケンスの外側にジャンプさせる場合に問題となり得る。このことは、ランタイム検証エージェントが、アトミック性基準を満たさない任意の命令を、当該命令の実行前に検出するため、例えば、デコーダにおけるランタイム検証スキームを伴う実施形態に逆効果をもたらすとは必ずしも限らない。しかしながら、ランタイム前検証エージェント例えば、マイクロコード化された検証エージェントは、アトミックシーケンスを事前にチェックするため、ランタイムにおけるシーケンスの外側へのジャンプは、アトミック性基準を満たさない命令が実行されるのを許可し得る。いくつかの実施形態では、検証前アトミック命令シーケンスの外側へのジャンプを回避するために、アトミック性基準は、ジャンプ命令を許可しない既定を含んでよい。他の実施形態では、基準は、ジャンプ命令を許可し得るが、当該命令がアトミックシーケンスを超えて実行をジャンプさせないように保証するようチェックする。マイクロコード化された検証エージェントは、本明細書に記載されるように、異なるシステムにおいて、様々な実装に固有のアトミック性基準を許可してもよい。例えば、いくつかの実施形態では、マイクロコード化された検証エージェントは、命令ポインタ相対アドレス指定モードを利用する命令を却下し得る。保存されたアトミックシーケンスを起動することは、命令ポインタを変更し得ることから、IP相対パラメータを含む命令は、予想外のプログラム動作をもたらし得る。いくつかの実施形態では、アトミックシーケンス検証および/または実行は、コア以外の全体で行われてよい。例えば、いくつかの実施形態では、システムは、複数のプロセッシングコアおよび/または他のシステムデバイスにより使用するために構成された、別個のオフチップアトミックプログラム実行ユニットを含んでよい。オフチップユニットは、アトミックシーケンスを単一のアトミックメモリトランザクションとして実行することに応じて、アトミックシーケンスの指標を、プロセッシングコアおよび/または別のシステムデバイスから受信するように構成されてよい。そのような実施形態では、アトミック実行ユニットは、指標された命令シーケンスが、アトミック性基準の組の明示性または暗示性を満たすことを検証し得る。例えば、アトミック実行ユニットは、アトミック性基準の組を満たすシーケンスのみを解釈することができるか否かについて、シーケンスを暗示的に検証し得る。そのような実施形態は、以下でさらに詳述される。図6は、いくつかの実施形態に従って、1つ以上のプロセッシングコアおよび/またはデバイスの代わりに、命令のアトミックシーケンスを実行するように構成された特殊用途のプロセッサを含むシステムを示すブロック図である。例示の実施形態では、システム600は、プロセッシングコア610および630を含むチップマルチプロセッサ605を含む。各プロセッシングコアは、オンチップネットワーク640によって、互いに接続されており、かつ、共有キャッシュ635にも接続されている。各コア自体は、1つ以上のプライベートキャッシュ例えば、615およびレジスタ例えば、620を含む。図1に関して上述されるように、様々な実施形態では、システム600内の各プロセッシングコアは、1つ以上の別個のチップを含む、異なる配置で分配されてよい。例えば、システム600は、650などの1つ以上の他のCMPおよび/またはプロセッサを含んでよい。例示の実施形態に従って、相互接続645は、CMP605を、他のプロセッサ/CMP650および共有メモリサブシステム655に接続する。共有メモリサブシステム655は、共有データすなわち、システム内で複数のプロセッシングコアにより共有されるデータを記憶する、および/または当該共有データに対するアクセスを提供するための設備を含んでよい。例えば、例示の実施形態では、共有メモリサブシステム655は、システムのプロセッシングコアによる共有データへのアクセスを容易にするために、データおよびメモリコントローラ660を記憶するための1つ以上の共有キャッシュ665を含む。図6の例示の実施形態では、システム600は、アトミックプログラムを実行するための特殊用途プロセッサとして実装され得るアトミックプログラム実行ユニット670を含む。様々な実施形態では、アトミックプログラム実行ユニット670は、共有メモリサブシステム655の一部として実装されてよく、並びに/または共有メモリサブシステム内のメモリコントローラ例えば、660、共有キャッシュ例えば、665、並びに/若しくは他のコンポーネントおよび/若しくは機能性への高速アクセスを容易にするように、システムの異なる部分に配置されてよい。いくつかの実施形態では、プロセッシングコア例えば、610または周辺デバイス例えば、680は、特殊用途命令セットISAを利用して、アトミックプログラムをエンコードしてもよく、実行のために当該アトミックプログラムまたはその指標をアトミック実行ユニット例えば、670に送信してもよい。いくつかの実施形態では、ISAの表現力は、ISAを使用してエンコードされた任意の有効プログラムが必ずアトミック性基準の組を満たすように制限されてよい。アトミックプログラムまたはその指標の受信に応じて、アトミック実行ユニットは、単一のアトミックメモリトランザクションとしてアトミックプログラムを解釈および実行してよい。様々な実施形態では、アトミックプログラム実行ユニットは、1つ以上のプロセッシングコア、または例えばデバイス680などの周辺デバイスによって使用されるために構成されてよい。様々な実施形態では、デバイス680は、グラフィクスアダプター、オーディオアダプター、例えばディスクまたは光学ドライブなどのI/Oデバイス、および/または他のデバイスを含んでよい。図7は、いくつかの実施形態に従って、アトミックプログラム実行ユニット例えば、670を使用してアトミックシーケンスを実行するための方法を示すフロー図である。例示の実施形態では、方法700は、705に見られるように、特殊用途のアトミックプログラミング言語を用いた命令のアトミックシーケンスを特定するプロセッシングコアを用いて開始する。プロセッシングコアは、命令のアトミックシーケンスを、プロセッシングコアの単一キャッシュラインすなわち、ソースキャッシュラインにおけるアトミックプログラムとして特定し得る。いくつかの実施形態では、特殊用途のプログラミング言語は、順方向の進行を保証したシーケンスをアトミック実行ユニットが実行するのを許可する様々なアトミック性基準を、暗示的に強化するように設計され得る。例えば、いくつかの実施形態では、これらの基準は、アトミックシーケンス内のどの命令も、共有メモリにアクセスするようにおよび/またはアトミックシーケンス外の命令にジャンプするように、アトミック実行ユニットに命令しないという基準を含んでよい。アトミックプログラミング言語の表現性を制限して上記命令を除外することにより、システムは、ステップ700において構成された任意の有効プログラムがこれらのアトミック性基準を満たすことを保証することができる。他のアトミック性基準は、同様に強化されてよい例えば、汎用レジスタ以外のレジスタにアクセスしないなど。いくつかの実施形態では、言語は、キャッシュライン内の所定位置インプレースで実行され得るスタックベース言語であってよい。インプレース実行は、プログラムが特定されるメモリスペースだけを使用してプログラムを実行する技術を指す。例えば、単一キャッシュラインに記憶されたスタックベースのプログラムは、命令および/またはオペランドをスタックからポップし、それらの命令およびオペランドの結果をスタックに押し戻すことによってインプレースで実行され得、スタックが決して単一キャッシュラインより大きくならないようにする。以下の命令は、1つ以上のアトミック性基準を満たすアトミックプログラムをエンコードするための例示のスタックベースの言語を定義し、アトミック実行ユニットは、アトミックプログラムを単一のアトミックメモリトランザクションとして実行してよい。LOADADDR0:アドレス0から1ワード例えば、8バイトをロードし、結果をプッシュするLOADADDR1:アドレス1から1ワードをロードし、結果をプッシュするSTOREADDR0:スタックのトップをポップし、ワードをアドレス0に記憶する記憶はENDまで保留STOREADDR1:スタックのトップをポップし、ワードをアドレス1に記憶する記憶はENDまで保留ADD,SUB:2つの値をポップし、これらの値を付加/控除して結果をプッシュするDUP:スタックのトップのコピーをプッシュするDUP2:トップ2つのスタック要素のコピーをプッシュするSWAP:トップおよび2番目のスタック要素をスワップするEND:プログラムを終了し、記憶を書き出すBTn:ポップ、ポップされた値のNビット値をプッシュするPUSHimm:即時NをプッシュするCMPSIGNED:ポップされた符号付きの値の差異の符号に従って、2つの値をポップし、-1、0、1をプッシュするCMPUNSIGNED:ポップされた符号なしの値の差異の符号に従って、2つの値をポップし、-1、0、1をプッシュするDUP2CMP:ポップされた符号付きの値の差異の符号に従って、2つの値をポップし、ポップされた値をスタックにプッシュバックして、-1、0、1をプッシュするJE、JG、JL:スタックをポップし、順方向のN命令を条件的にジャンプさせる新しい命令アドレスが、キャッシュラインの外側にある場合はトランザクションを中断するJ:順方向のN命令を無条件にジャンプさせる新しい命令アドレスがキャッシュラインにある場合はトランザクションを中断するCMOVE、CMOVG、CMOVL:スタックから3つのアイテムをポップする。スタックのトップは、条件コードとして使用される。条件がTRUEである場合は、次にスタック上の2番目のアイテムをプッシュし、そうでなければ3番目のアイテムをプッシュするENDRETURN:ENDと同様であるが、スタックのトップに値を戻すcc:条件付きTRUEの場合E:スタックのトップTOSが0である場合、TRUEL:スタックの最後が1である場合、TRUEG:スタックのトップおよび最後の両方が0である場合、TRUE上記の例示的命令セットは、プログラムがエンコードされるキャッシュラインの外側にある共有メモリにアクセスする命令を含まない。さらに、命令セットは、プログラムの外側の位置に実行を移行させ得るジャンプ命令を含まない。したがって、例示の命令セットを使用してエンコードされた任意の有効プログラムは、共有メモリへのアクセスを禁止するアトミック性基準を少なくとも満たし、アトミックシーケンス外の位置にジャンプする。上記のスタックベースの言語は、アトミックプログラムを表現するための可能な命令セットの一例に過ぎない。他の変型例も可能であり、この開示の利益を考慮して、当業者に明らかとなり得る。例えば、いくつかの実施形態では、命令セットは、スタックベースの言語ではなく、レジスタ間言語を実装してよい。アトミック性および順方向の進行を保証するアトミック性基準の組を満たすアトミックシーケンスをエンコードするための他の言語およびスキームが可能である。705に見られるように、コアがアトミックプログラムを構成すると、コアは、710に見られるように、プログラムを実行するようにアトミック実行エージェントに要求を送信してよい。いくつかの実施形態では、コアは、エンコードされたアトミックプログラムを、実行ユニットに送信してよい。次いで、実行ユニットは、ローカルキャッシュのラインにプログラムを記憶してよい。他の実施形態では、コアは、実行ユニットが使用可能なアドレスまたは他の指標を送信して、アトミックプログラムを検索してよい。いくつかの実施形態では、プロセッシングコアは、メモリマッピング例えば、MMIOを参照またはポートマッピング例えば、PMIOを参照を経由して、アトミックプログラムをアトミック実行ユニットに通信してよい。例えば、プロセッシングコアは、メモリマッピングを使用して、メモリおよびアトミック実行ユニットの両方をアドレス指定するために同一のアドレスバスを使用してもよい。そのような実施形態では、コアのアドレス指定可能なメモリスペースの領域は、メモリマップされたアトミックユニットに対して一時的または永久的に保存されてよい。次に、コアは、マップされたメモリ領域内でアトミックプログラムを構成し、続いて、そのようなプログラムの実行準備ができた場合、アトミック実行ユニットに通知し得る。そのような指標に応じて、実行ユニットは、715に見られるように、プログラムを単一のアトミックメモリトランザクションとして読み取り、実行し得る。いくつかの実施形態では、メモリマップされた実行ユニットは、割り当てられたアドレス空間に対する変更について、プロセッサのアドレスバスを監視モニタし、したがって、新しいアトミックプログラムが明示的な通知なしに実行準備ができた場合に検出するように構成され得る。例示の実施形態に示されるように、アトミックプログラムを受信した後、アトミックプログラム実行ユニットは、715に見られるように、プログラムを単一のアトミックトランザクションとして解釈および実行してよい。いくつかの実施形態では、例えばスタックベースのプログラムエンコードを使用するものなどのアトミックプログラムを実行することは、アトミックプログラムが記憶されるローカルキャッシュラインをロックすることと、プログラムをインプレースで実行することと、キャッシュラインをロック解除することと、を含んでよい。したがって、プログラム実行ユニットは、715においてエンコードされたプログラムをアトミックに実行し得る。この例では、アトミックプログラム実行ユニットは、プログラムを、単一のロックされたキャッシュライン内ですべて実行するため、ユニットは、デッドロック状況を回避し得る。様々な実施形態では、プロセッシングコア以外のデバイス例えば、オーディオ/ビデオカード、他の周辺デバイスなどは、アトミックプログラム実行ユニットを方法700と同様に利用してよい。例えば、そのようなデバイスは、アトミックプログラムを構成し705を参照、そのプログラムの実行を要求する710を参照。いくつかの実施形態では、いくつかのコード例えば、オペレーティングシステムは、保護されたメモリ705において1つ以上のアトミックプログラムを構成および記憶した後、識別ハンドルを使用してアトミック実行ユニット710を起動させて、対応するプログラム715を実行してよい。したがって、オペレーティングシステムは、カーネルによる後の起動のために、1つ以上の信頼できるアトミックプログラムのセットを作成してよい。図8は、本明細書に記載されるように、いくつかの実施形態に従って、コード検証エージェントを使用して、命令のアトミックシーケンスを単一のアトミックトランザクションとして実行するように構成されたコンピュータシステムを示すブロック図である。いくつかの実施形態では、コンピュータシステム800は、図1のコンピュータシステム190に対応し得る。コンピュータシステム800は、パーソナルコンピュータシステム、デスクトップコンピュータ、ラップトップ若しくはノートブックコンピュータ、メインフレームコンピュータシステム、携帯型コンピュータ、ワークステーション、ネットワークコンピュータ、コンシューマーデバイス、アプリケーションサーバー、記憶デバイス、例えばスイッチ、モデム、ルーターなどの周辺デバイス、または一般に任意の種類のコンピューティングデバイスを含むが、これらに限定されない様々な種類のデバイスのいずれかに対応し得る。コンピュータシステム800は、1つ以上のプロセッサ860を含んでよく、それらのいずれかは、複数の物理コアおよび/または論理コアを含んでよい。プロセッサ860は、例えば検証エージェント870などのように、カスタムアトミックシーケンスが、本明細書に記載されるように或るアトミック性基準を満たすことを検証するための機構を含んでよい。異なる実施形態では、検証エージェント870は、本明細書に記載されるように、ハードウェア実装されるランタイム検証エージェント例えば、デコーダ内、またはマイクロコードされたランタイム前検証エージェントに対応し得る。コンピュータシステム800は、永続的にデータを記憶し得る1つ以上の永続記憶デバイス850例えば、光学記憶、磁気記憶、ハードドライブ、テープドライブ、固体メモリなどを含んでもよい。いくつかの実施形態では、システム800は、例えばアトミックプログラム実行ユニット824などの命令のアトミックシーケンスを実行するための特殊用途プロセッサを含んでよい。図8は、コア外のアトミックプログラム実行ユニット824および検証エージェント870の両方を示すが、他の実施形態は、これらのコンポーネントの1つのみ、またはその他を含んでよい。例示の実施形態に従って、コンピュータシステム800は、1つ以上の共有メモリ810例えば、1つ以上のキャッシュ、SRAM、DRAM、RDRAM、EDORAM、DDR10RAM、SDRAM、RambusRAM、EEPROMなどを含んでよく、共有メモリ810は、複数のプロセッシングコアの間、例えば、プロセッサ860の1つ以上で共有され得る。1つ以上のプロセッサ860、記憶デバイス複数可850、アトミックプログラム実行ユニット824および共有メモリ810は、相互接続840を介して接続され得る。様々な実施形態では、システムは、図8に示されない、より少数または追加のコンポーネント例えば、ビデオカード、オーディオカード、追加のネットワークインターフェース、周辺デバイス、ネットワークインターフェース、例えば、ATMインターフェース、イーサネット登録商標インターフェース、フレームリレーインターフェース、モニタ、キーボード、スピーカーなどを含んでよい。加えて、図8に示される異なるコンポーネントは、追加のコンポーネントにさらに組み込まれ、または分離されてよい。いくつかの実施形態では、共有メモリ810は、プログラム命令820を記憶してよく、プログラム命令820は、プラットホームネイティブバイナリ、例えばJava登録商標バイトコードなどの任意のインタープリタ型言語、若しくは例えば、C/C、Java登録商標などの任意の他の言語、または任意のそれらの組み合わせでエンコードされてよい。プログラム命令820は、同期構造を必要とする1つ以上のマルチスレッドアプリケーション822を実装するプログラム命令を含んでよく、本明細書に記載されるように、アトミック命令シーケンスを含んでもよい。いくつかの実施形態では、プログラム命令820は、アプリケーション822例えば、スケジューリング、ソフトウェアシグナルハンドリングなどを実行するためのソフトウェアサポートを提供する、オペレーティングシステム824を実装するために実行可能な命令を含んでもよい。例示の実施形態に従って、共有メモリ810は、共有データ830を含んでよく、複数のプロセッサ860および/またはそのプロセッシングコアによりアクセスされ得る。複数のプロセッサ860の一つは、本明細書に記載されるように、ローカルキャッシュ内の共有データ830の様々なコンポーネントをキャッシュし、キャッシュコヒーレンスプロトコルに従ってメッセージを交換することにより、これらのキャッシュ内のデータを調整する。プログラム命令820、例えば、マルチスレッドされたアプリケーション822および/またはオペレーティングシステム824を実装するために使用されるプログラム命令は、コンピュータ可読記憶媒体に記憶されてよい。コンピュータ可読記憶媒体は、マシン例えば、コンピュータにより読み取り可能な形態例えば、ソフトウェア、プロセッシングアプリケーションで情報を記憶するための任意の機構を含んでよい。コンピュータ可読記憶媒体は、これらに限定されないが、磁気記憶媒体例えば、フロッピー登録商標ディスク、光学記憶媒体例えば、CD-ROM、磁気光学記憶媒体、読み取り専用メモリROM、ランダムアクセスメモリRAM、消去可能なプログラム可能メモリ例えば、EPROMおよびEEPROM、フラッシュメモリ、プログラム命令を記憶するために適した電子媒体または他の種類の媒体を含んでよい。上述されたコンピュータ可読記憶媒体は、いくつかの実施形態において、プログラムにより読み取られた命令を記憶するために、および1つ以上のプロセッサ860を備えるハードウェアを製造するために、直接的または間接的に使用されてよい。例えば、命令は、ハードウェア機能性の動作レベルまたはレジスタ転送レベルRTLの説明を例えばVerilogまたはVHDLなどの高レベルの設計言語HDLで記述する、1つ以上のデータ構造を説明し得る。この説明は、ネットリストを生成するための記述を合成し得る合成ツールにより読み取られてよい。ネットリストは、プロセッサ500の機能性を表す一連のゲート例えば、合成ライブラリ内で定義されるを備えてよい。次に、ネットリストは、マスクに適用される幾何学形状を記述するデータセットを生成するように配置およびルーティングされ得る。次に、マスクは、プロセッサ100、605および/または860に対応する半導体回路複数可を製造するために、様々な半導体製造ステップにおいて使用され得る。あるいは、データベースは、必要に応じて、ネットリスト合成ライブラリの有無にかかわらずまたはデータセットであってよい。本開示の範囲は、本明細書において対処される問題のいずれかまたはすべてを軽減するか否かにかかわらず、本明細書に開示される任意の特徴もしくは特徴の組み合わせ明示的または暗示的のいずれか、またはその任意の一般化を含む。したがって、新しい請求項は、この出願またはそれに対する優先権を主張する出願を実行する間に、そのような特徴の任意の組み合わせに対して定式化されてよい。特に、添付の請求項を参照して、従属請求項からの特徴は、独立請求項の特徴と組み合わされてよく、それぞれの独立請求項からの特徴は、単に添付の請求項において列挙される特定の組み合わせだけでなく、任意の適切な方法で組み合わされてよい。"