"第1主面と第2主面とを有する半導体基板と、前記第1主面上に形成され、入射光を電気信号に変換するセンサ部と、前記第1主面上に形成されたロジック回路と、前記センサ部及び前記ロジック回路上に形成され、電磁波を遮断するシールド層と、前記第2主面上に配置されたカラーフィルタと、前記カラーフィルタ上に配置されたマイクロフィルタと、を具備することを特徴とする半導体装置。前記センサ部と前記シールド層との間に配線層が形成されていることを特徴とする請求項1に記載の半導体装置。半導体基板と、前記半導体基板上に形成されたロジック回路と、前記半導体基板上に形成されたパッドと、前記パッド上を除く、前記ロジック回路上に形成され、電磁波を遮蔽するシールド層と、を具備することを特徴とする半導体装置。前記半導体基板上に形成されたメモリ回路をさらに具備し、前記シールド層は前記メモリ回路上に配置されていることを特徴とする請求項3に記載の半導体装置。半導体基板と、前記半導体基板上に形成され、入射光を電気信号に変換するセンサ部と、前記センサ部上に配置されたカラーフィルタと、前記カラーフィルタ上に配置されたマイクロフィルタと、前記半導体基板上に形成されたロジック回路と、前記半導体基板上に形成されたパッドと、前記センサ部及び前記パッドを除く、前記ロジック回路上に形成され、電磁波を遮断するシールド層と、を具備することを特徴とする半導体装置。電磁適合性の問題を改善することができる半導体装置を提供する。一実施態様の半導体装置は、第1主面と第2主面とを有する半導体基板と、前記第1主面上に形成され、入射光を電気信号に変換するセンサ部と、前記第1主面上に形成されたロジック回路と、前記センサ部及び前記ロジック回路上に形成され、電磁波を遮断するシールド層と、前記第2主面上に配置されたカラーフィルタと、前記カラーフィルタ上に配置されたマイクロフィルタとを具備することを特徴とする。以下、図面を参照して実施形態の半導体装置について説明する。ここでは、半導体装置として、例えば、システムLSIメモリ混載ロジック回路、メモリ装置、及び固体撮像装置に適用した例を述べる。以下の説明において、同一の機能及び構成を有する構成要素については、同一符号を付し、重複説明は必要な場合にのみ行う。[第1実施形態]第1実施形態のシステムLSIについて説明する。まず、システムLSIのレイアウトについて述べる。図1及び図2は、第1実施形態のシステムLSIのレイアウトを示す平面図である。図1はシールド層が配置されている状態、図2はシールド層が省略された状態を示す。図2に示すように、シリコン半導体基板チップ10の主面の中央付近にはメモリ部11が配置され、メモリ部11の周囲にはロジック部12が配置されている。メモリ部11には、メモリ回路、例えばNAND、またはDRAM、SRAM、FeRAM、MRAM、NOR、さらにこれらのコントローラ、書き込み回路、読み出し回路が形成されている。ロジック部12には、ロジック回路、例えばPLL内に金属が含まれるシート等で形成されていてもよい。パッド13は外部との接続用端子であり、ボンディングワイヤあるいは半田バンプなどにより外部に電気的に接続される。また、半導体基板10上にアナログ電源回路が形成され、アナログ電源回路上にシールド層14が配置されていてもよい。次に、図3を参照してシステムLSIの断面構造について述べる。図3は、第1実施形態のシステムLSIの断面図であり、図2における3X-3X線に沿った断面を示す。図示するように、半導体基板10の主面上にはメモリ部11が配置され、半導体基板10の主面上のメモリ部11の周囲にはロジック部12が配置されている。半導体基板10の各端部の周辺領域上には層間絶縁膜15が形成されている。さらに、層間絶縁膜15上にはパッド13が配置されている。層間絶縁膜15は、例えば、シリコン酸化膜、シリコン窒化膜、低誘電率を有する膜Low-k膜、有機シリコン酸化膜などから形成される。パッド13は、例えば、アルミニウム膜などの金属膜から形成される。メモリ部11上、ロジック部12上、及び層間絶縁膜15上には絶縁膜16が形成されている。さらに、絶縁膜16上にはシールド層14が形成されている。すなわち、シールド層14は、メモリ部11上、ロジック部12上、及び層間絶縁膜15上に配置されている。パッド13上にはシールド層14が配置されていない。次に、図4~図8を参照して、システムLSIのパッド13の製造方法及び断面構造について述べる。図4~図8は、システムLSIにおけるパッドの製造方法を示す断面図である。図4に示すように、層間絶縁膜15上にはパッド13が形成されている。パッド13上及び層間絶縁膜15上には、絶縁膜16が形成されている。絶縁膜16上にはシールド層14が形成されている。シールド層14上にはシリコン窒化膜17が形成され、シリコン窒化膜17上には反射防止膜18が形成されている。さらに、反射防止膜18上には、パッド13の上方に位置する領域が開口されたレジスト膜19が形成されている。なお、絶縁膜16は、例えば、シリコン酸化膜または有機シリコン酸化膜、低誘電率を有する膜Low-k膜から形成されている。まず、図4に示した構造に対してRIEを行い、図5に示すように、パッド13上の反射防止膜18、シリコン窒化膜17、シールド層14、及び絶縁膜16を除去する。これにより、パッド13の表面を露出する。次に、図6に示すように、レジスト膜19及び反射防止膜18を除去する。続いて、図6に示した構造上に、すなわちパッド13上の溝内及びシリコン窒化膜17上に、例えばCVDにより図7に示すように絶縁膜21を堆積する。その後、図7に示した構造に対してエッチバックを行い、図8に示すように、パッド13上の溝の側面に側壁絶縁膜21Aを残す。このように、側面に露出したシールド層14を側壁絶縁膜21Aで覆うことにより、パッド13にボンディングされるワイヤ図示せずがシールド層14と短絡するのを防止できる。第1実施形態では、シールド層14をロジック部12上及びメモリ部11上に配置することにより、シールド層14はロジック部12及びメモリ部11から発生する放射ノイズを遮蔽する。さらに、シールド層14は、外部からの侵入ノイズを遮蔽する。このように、シールド層14を配置することにより、電磁波ノイズを遮蔽することによって、システムLSI自身が誤動作を引き起こすのを防止することができる。すなわち、シールド層14をロジック部12上及びメモリ部11上に配置することにより、電磁障害によってシステムLSIが悪影響を受けるのを抑制することができる。シールド層14は高周波回路例えば、20MHz以上で動作する回路上に配置すると、大きな効果を得ることができる。高周波回路としては、前述したPLL、あるいはCPU、メモリインターフェース、各種高速インターフェース、各メモリ回路、コントローラ、書き込み回路、読み出し回路などを挙げることができるが、その他の高周波回路でも同様の効果が得られる。[第2実施形態]第2実施形態のメモリ装置について説明する。まず、メモリ装置のレイアウトについて述べる。図9及び図10は、第2実施形態のメモリ装置のレイアウトを示す平面図である。図9はシールド層が配置されている状態、図10はシールド層が省略された状態を示す。図10に示すように、シリコン半導体基板20の主面の中央付近にはメモリ部11が配置されている。メモリ部11には、メモリ回路、例えばNAND、またはDRAM、SRAM、FeRAM、MRAM、NOR、さらにこれらのコントローラ、書き込み回路、読み出し回路が形成されている。さらに、図9及び図10に示すように、半導体基板20の端部周辺にはパッド13が配置されている。図9に示すように、パッド13上を除く半導体基板20の主面上の全面には、シールド層14が配置されている。シールド層14は主面上の全面に配置されていることが望ましいが、少なくともメモリ部11上に配置されていればよい。シールド層14は、金属膜、例えばアルミニウム膜などから形成され、電磁波を遮蔽する。シールド層14は、電磁波を遮蔽できるものであれば、絶縁膜で形成されていてもよい。パッド13は外部との接続用端子であり、ボンディングワイヤあるいは半田バンプ図示せずなどにより外部に電気的に接続される。次に、図11を参照してメモリ装置の断面構造について述べる。図11は、第2実施形態のメモリ装置の断面図であり、図10における11X-11X線に沿った断面を示す。図示するように、半導体基板20の主面上にはメモリ部11が配置されている。半導体基板20の各端部の周辺領域上には層間絶縁膜15が形成されている。さらに、層間絶縁膜15上にはパッド13が配置されている。メモリ部11上、及び層間絶縁膜15上には絶縁膜16が形成されている。さらに、絶縁膜16上にはシールド層14が形成されている。すなわち、シールド層14は、メモリ部11上、及び層間絶縁膜15上に配置されている。パッド13上にはシールド層14が配置されていない。第2実施形態では、シールド層14をメモリ部11上に配置することにより、シールド層14はメモリ部11から発生する放射ノイズを遮蔽する。さらに、シールド層14は、外部からの侵入ノイズを遮蔽する。このように、シールド層14を配置することにより、電磁波ノイズを遮蔽することによって、メモリ装置自身が誤動作を引き起こすのを防止することができる。すなわち、シールド層14をメモリ部11上に配置することにより、電磁障害によってメモリ装置が悪影響を受けるのを抑制することができる。その他の構成及び効果は前記第1実施形態と同様である。[第3実施形態]第3実施形態の表面照射型の固体撮像装置について説明する。まず、表面照射型の固体撮像装置のレイアウトについて述べる。図12及び図13は、第3実施形態の固体撮像装置のレイアウトを示す平面図である。図12はシールド層が配置されている状態、図13はシールド層が省略された状態を示す。図13に示すように、シリコン半導体基板30の主面の中央付近にはセンサ部31が配置され、センサ部31の周囲にはロジック部12が配置されている。また、センサ部31の周囲の一部にはメモリ部11が配置されている。センサ部31には、光電変換回路例えば、フォトダイオード、及びトランジスタを含む回路が形成されている。フォトダイオードは入射光を電気信号に変換する。トランジスタは、フォトダイオードにより変換された電気信号を処理してロジック部12に出力する。ロジック部12には、ロジック回路、例えばPLL、またはCPUなどが形成されている。メモリ部11には、メモリ回路、例えばNAND、またはDRAM、SRAM、FeRAM、MRAM、NOR、さらにこれらのコントローラ、書き込み回路、読み出し回路が形成されている。また、図12及び図13に示すように、半導体基板30の端部周辺にはパッド13が配置されている。図12に示すように、センサ部31上及びパッド13上を除く半導体基板30の主面上の全面には、シールド層14が配置されている。シールド層14は、センサ部31上及びパッド13上を除く主面上の全面に配置されていることが望ましいが、少なくともロジック部12上あるいはメモリ部11上に配置されていればよい。シールド層14は、金属膜、例えばアルミニウム膜などから形成され、電磁波を遮蔽する。シールド層14は、電磁波を遮蔽できるものであれば、絶縁膜内に金属が含まれるシート等で形成されていてもよい。パッド13は外部との接続用端子であり、ボンディングワイヤあるいは半田バンプ図示せずなどにより外部に電気的に接続される。次に、図14を参照して表面照射型の固体撮像装置の断面構造について述べる。図14は、第3実施形態の固体撮像装置の断面図であり、図13における14X-14X線に沿った断面を示す。図示するように、半導体基板30の主面上の中央付近にはセンサ部31が配置され、半導体基板30の主面上のセンサ部31の周囲にはロジック部12が配置されている。また、半導体基板30のセンサ部31の周囲の一部にはメモリ部11が配置されている。半導体基板30の各端部の周辺領域上には層間絶縁膜15が形成されている。さらに、層間絶縁膜15上にはパッド13が配置されている。メモリ部11上、ロジック部12上、及び層間絶縁膜15上には絶縁膜16が形成されている。さらに、絶縁膜16上にはシールド層14が形成されている。すなわち、シールド層14は、ロジック部12上、メモリ部11上、及び層間絶縁膜15上に配置されている。センサ部31上及びパッド13上にはシールド層14が配置されていない。以下に、図15を参照して表面照射型の固体撮像装置におけるセンサ部の断面構造について述べる。図15は、第3実施形態の固体撮像装置におけるセンサ部の断面図である。図示するように、半導体基板30にはフォトダイオード32が形成されている。フォトダイオード32間の半導体基板30にはウェル領域30Aが形成され、ウェル領域30Aにはトランジスタ33が形成されている。さらに、フォトダイオード32上及びトランジスタ33上を含む半導体基板30上には、多層配線層34が形成されている。多層配線層34は、層間絶縁膜35と配線層36が積層された構造を有する。多層配線層34上にはカラーフィルタ37が形成され、カラーフィルタ37上にはマイクロレンズ38が形成されている。カラーフィルタ37は、フォトダイオード32に対応するように配置され、赤Rまたは緑G、青Bのフィルタから成る。さらに、マイクロレンズ38は、カラーフィルタ37に対応するように配置されている。第3実施形態では、シールド層14をロジック部12上及びメモリ部11上に配置することにより、シールド層14はロジック部12及びメモリ部11から発生する放射ノイズを遮蔽する。さらに、シールド層14は、外部からの侵入ノイズを遮蔽する。このように、シールド層14を配置することにより、電磁波ノイズを遮蔽することによって、固体撮像装置自身が誤動作を引き起こすのを防止することができる。すなわち、シールド層14をロジック部12上及びメモリ部11上に配置することにより、電磁障害によって固体撮像装置が悪影響を受けるのを抑制することができる。なお、固体撮像装置は、CMOSイメージセンサあるいはCCDイメージセンサのいずれであってもよい。その他の構成及び効果は前記第1実施形態と同様である。[第4実施形態]第4実施形態の裏面照射型の固体撮像装置について説明する。まず、裏面照射型の固体撮像装置のレイアウトについて述べる。図16及び図17は、第4実施形態の裏面照射型の固体撮像装置のレイアウトを示す平面図である。図16はシールド層が配置されている状態、図17はシールド層が省略された状態を示す。図17に示すように、シリコン半導体基板40の主面の中央付近にはセンサ部31が配置され、センサ部31の周囲にはロジック部12が配置されている。また、センサ部31の周囲の一部にはメモリ部11が配置されている。センサ部31には、光電変換回路例えば、フォトダイオード、及びトランジスタを含む回路が形成されている。フォトダイオードは入射光を電気信号に変換する。トランジスタは、フォトダイオードにより変換された電気信号を処理してロジック部12に出力する。ロジック部12には、ロジック回路、例えばPLL、またはCPUなどが形成されている。メモリ部11には、メモリ回路、例えばNAND、またはDRAM、SRAM、FeRAM、MRAM、NOR、さらにこれらのコントローラ、書き込み回路、読み出し回路が形成されている。また、図16及び図17に示すように、半導体基板40の端部周辺にはパッド13が配置されている。図16に示すように、パッド13上を除く半導体基板40の主面上の全面には、シールド層14が配置されている。シールド層14は、パッド13上を除く主面上の全面に配置されていることが望ましいが、少なくともロジック部12上あるいはメモリ部11上、センサ部31上に配置されていればよい。シールド層14は、金属膜、例えばアルミニウム膜などから形成され、電磁波を遮蔽する。シールド層14は、電磁波を遮蔽できるものであれば、絶縁膜で形成されていてもよい。パッド13は外部との接続用端子であり、ボンディングワイヤあるいは半田バンプなどにより外部に電気的に接続される。次に、図18及び図19を参照して裏面照射型の固体撮像装置の断面構造について述べる。図18は、第4実施形態の固体撮像装置の断面図であり、図17における18X-18X線に沿った断面を示す。図示するように、半導体基板40の主面上の中央付近にはセンサ部31が配置され、半導体基板40の主面上のセンサ部31の周囲にはロジック部12が配置されている。また、半導体基板40のセンサ部31の周囲の一部にはメモリ部11が配置されている。半導体基板40の各端部の周辺領域上には層間絶縁膜15が形成されている。さらに、層間絶縁膜15上にはパッド13が配置されている。メモリ部11上、ロジック部12上、及び層間絶縁膜15上には絶縁膜16が形成されている。さらに、センサ部31上及び絶縁膜16上にはシールド層14が形成されている。すなわち、シールド層14は、センサ部31上、メモリ部11上、及びロジック部12上に配置されている。パッド13上にはシールド層14が配置されていない。また、図19は、第4実施形態の変形例の固体撮像装置の断面図であり、図17における18X-18X線に沿った断面を示す。図19に示す固体撮像装置が、図18に示した固体撮像装置と異なるのは、センサ部31に換えてセンサ/ロジック部31Aを備える点である。センサ/ロジック部31Aは、センサ部とロジック部の一部を有する。センサ部は、光電変換回路例えば、フォトダイオード、及びトランジスタを含む回路を有する。ロジック部は、ロジック回路、例えばPLL、またはCPUを有する。その他の構成は、図18に示した断面構造と同様である。図19に示した変形例では、ロジック回路の一部をセンサ部と同じ領域に形成できるため、図18に示した固体撮像装置に比べて、チップサイズを小さくすることができる。以下に、図20を参照して裏面照射型の固体撮像装置におけるセンサ部の断面構造について述べる。図20は、第4実施形態の固体撮像装置におけるセンサ部の断面図である。図示するように、半導体基板40にはフォトダイオード32が形成されている。フォトダイオード32間の半導体基板40にはウェル領域40Aが形成され、ウェル領域40Aにはトランジスタ33が形成されている。フォトダイオード32上及びトランジスタ33上を含む半導体基板40上には、多層配線層34が形成されている。多層配線層34は、層間絶縁膜35と配線層36が積層された構造を有する。さらに、多層配線層34上にはシールド層14が形成されている。また、半導体基板40の主面と平行な裏面上にはカラーフィルタ37が形成され、カラーフィルタ37上にはマイクロレンズ38が形成されている。カラーフィルタ37は、フォトダイオード32に対応するように配置され、赤Rまたは緑G、青Bのフィルタから成る。さらに、マイクロレンズ38は、カラーフィルタ37に対応するように配置されている。第4実施形態及び変形例では、シールド層14をロジック部12上、メモリ部11上、及びセンサ部31またはセンサ/ロジック部31A上に配置することにより、シールド層14はロジック部12、メモリ部11、及びセンサ部31またはセンサ/ロジック部31Aから発生する放射ノイズを遮蔽する。さらに、シールド層14は、外部からの侵入ノイズを遮蔽する。このように、シールド層14を配置することにより、電磁波ノイズを遮蔽することによって、固体撮像装置自身が誤動作を引き起こすのを防止することができる。すなわち、シールド層14をロジック部12上、メモリ部11上、及びセンサ部31またはセンサ/ロジック部31A上に配置することにより、電磁障害によって固体撮像装置が悪影響を受けるのを抑制することができる。なお、固体撮像装置は、CMOSイメージセンサあるいはCCDイメージセンサのいずれであってもよい。その他の構成及び効果は前記第1実施形態と同様である。また、第4実施形態及び変形例では、半導体基板40の多層配線層34が形成される主面以下、第1主面側にパッド13が配置される例を示したが、パッド13は第1主面側と反対側の主面以下、第2主面側、すなわちカラーフィルタ37、マイクロレンズ38が形成された面側に配置される場合もある。この場合、シールド層14は、センサ部31上、メモリ部11上、及びロジック部12上を含む第1主面上の全面に配置されていることが望ましいが、少なくともセンサ部31上あるいはメモリ部11上、ロジック部12上のいずれかに配置されていればよい。[第5実施形態]第5実施形態では、シールド層と、基準電位に接続された配線とを複数のコンタクトビアにて接続した半導体装置について説明する。この第5実施形態は前述した第1~第4実施形態に適用可能である。図21は第5実施形態の半導体装置の平面図であり、図22は図21に示した半導体装置におけるコンタクトビアとパッドの断面図である。図21に示すように、シリコン半導体基板50の端部周辺にはパッド13が配置されている。パッド13上を除く半導体基板50の主面上には、シールド層14が配置されている。シールド層14内には、複数のコンタクトビア51が配置されている。図22に示す断面図を用いて説明すると、半導体基板50上には層間絶縁膜52が形成され、層間絶縁膜52上には基準電位、例えば接地電位が供給される接地配線53が形成されている。接地配線53上には層間絶縁膜54が形成され、層間絶縁膜54上にはシールド層14が形成されている。さらに、シールド層14上及び層間絶縁膜54上にはポリイミド層55が形成されている。接地配線53とシールド層14との間にはコンタクトビア51が形成され、コンタクトビア51は接地配線53とシールド層14とを電気的に接続している。接地配線53は、コンタクトビア51Aによりパッド13に電気的に接続されている。このパッド13には接地電位が供給されているため、コンタクトビア51A,51、接地配線53、及びシールド層14は接地電位を有する。ここでは、基準電位を接地電位としたが、基準電位は接地電位以外の固定電位であってもよい。第5実施形態によれば、半導体装置の上部に配置したシールド層14と接地配線53とを複数のコンタクトビア51にて接続することにより、接地配線53のインピーダンスを低下させることができる。同様に、シールド層14と接地配線53とを複数のコンタクトビア51で接続すること、すなわち多点にて接地を取る配線レイアウトにより、シールド層14を接地プレートとして用いることができる。これにより、放射ノイズ及び侵入ノイズを抑えることができる。[第6実施形態]第6実施形態では、シールド層に複数のワイヤを直接ボンディングする例を説明する。この第6実施形態は前述した第1~第4実施形態に適用可能である。図23は、第6実施形態の半導体装置の平面図である。図示するように、シリコン半導体基板60の端部周辺にはパッド13が配置されている。パッド13上を除く半導体基板60の主面上には、シールド層14が配置されている。シールド層14上にはポリイミド層55が形成されている。ポリイミド層55の一部は除去され、シールド層14が露出された開口部55Aが形成されている。露出されたシールド層14には複数のワイヤ61がボンディングされており、これらワイヤ61は外部の端子62に接続されている。また、図24は第6実施形態の変形例の半導体装置の平面図である。図示するように、パッド13上を除く半導体基板60の主面上には、シールド層14が配置されている。シールド層14上にはポリイミド層55が形成されている。パッド13間の中央部のポリイミド層55の大部分は除去され、シールド層14が露出された開口部55Aが形成されている。露出されたシールド層14には複数のワイヤ61がボンディングされており、これらワイヤ61は外部の端子62に接続されている。なお、ポリイミド層55に換えて、絶縁膜、例えばシリコン酸化膜、シリコン窒化膜等を用いても良い。第6実施形態及びその変形例では、シールド層14の表面を露出させることでパッド13を介すことなく、シールド層14に複数のワイヤ61を直接ボンディングすることができる。これにより、接地配線のインピーダンスを低下させることができる。以上説明したように前述した実施形態によれば、半導体基板上にシールド層を設けることにより、チップサイズを大きくすることなく、電磁適合性EMCの問題を改善することが可能である。本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。"