"a受動部品と、主面に複数の電極パッドが形成された配線基板と、第1の半導体チップと、第2の半導体チップとを準備する工程と、b前記配線基板の主面に前記受動部品を搭載する工程と、c前記配線基板の主面に前記第1の半導体チップを搭載する工程と、d前記配線基板の主面上に前記第1の半導体チップを介在して前記第2の半導体チップを搭載する工程と、e前記第2の半導体チップの複数の電極パッドと前記配線基板の複数の電極パッドとを複数のボンディングワイヤで夫々電気的に接続する工程と、f前記受動部品、前記第1及び第2の半導体チップ、及び前記複数のボンディングワイヤを樹脂封止する工程と、を有し、前記第1の半導体チップの高さは、前記受動部品の高さよりも高く、前記受動部品は、前記第1の半導体チップの周囲において、その一部若しくは全体が前記第2の半導体チップと平面的に重なる位置に搭載されることを特徴とする半導体装置の製造方法。請求項1に記載の半導体装置の製造方法において、前記c工程では、複数の突起状電極を介在して、前記第1の半導体チップを前記配線基板の前記主面に実装することを特徴とする半導体装置の製造方法。請求項1に記載の半導体装置の製造方法において、前記b工程では、複数の前記受動部品を前記配線基板の前記主面に実装し、前記複数の受動部品は、厚さが異なる第1の受動部品及び第2の受動部品を含むことを特徴とする半導体装置の製造方法。請求項3に記載の半導体装置の製造方法において、前記複数の受動部品は、矩形体からなるコンデンサであることを特徴とする半導体装置の製造方法。請求項1に記載の半導体装置の製造方法において、前記c工程は、前記b工程の後に実施することを特徴とする半導体装置の製造方法。請求項1に記載の半導体装置の製造方法において、前記e工程は、前記配線基板の複数の電極パッドと前記複数のボンディングワイヤの一端部を夫々電気的に接続した後、前記第2の半導体チップの複数の電極パッドと前記複数のボンディングワイヤの他端部を夫々電気的に接続することを特徴とする半導体装置の製造方法。請求項5に記載の半導体装置の製造方法において、前記c工程の後、前記配線基板の主面と前記第1の半導体チップの主面との間に樹脂を充填する工程を有することを特徴とする半導体装置の製造方法。請求項1に記載の半導体装置の製造方法において、前記第1の半導体チップは、前記第2の半導体チップよりも小さい平面サイズで形成されていることを特徴とする半導体装置の製造方法。ところで、集積回路が搭載された半導体チップを内蔵する半導体装置は、能動部品として実装基板に実装され、様々な電子機器に組み込まれている。実装基板には、半導体装置の特性改善を目的に、例えば半導体装置に供給される電源の安定化や電源から生じるノイズの低減化を目的に多数のコンデンサバイパスコンデンサが実装されている。しかしながら、これらのコンデンサは、半導体装置の周囲に配置されているため、高速化に伴って半導体装置内の半導体チップからコンデンサまでのインダクタンスが増加し、半導体装置の特性改善効果が減少してしまう。このようなことから、高速化に対応して、コンデンサを内蔵した半導体装置の要求が高まっている。そこで、本発明者は、主に、1組み立て性、2パッケージサイズ、並びに3特性改善効果の観点から、BGA型半導体装置にどのようにしてコンデンサを内蔵させたらよいか検討した。図19乃至図21は、本発明者が検討した半導体装置の内部構造を示す図aは模式的平面図,bは模式的断面図である。図19~図21において、符号41は配線基板、符号42は集積回路が搭載された半導体チップ、符号45は面実装型の能動部品であるコンデンサ、符号46は半導体チップの電極パッドと配線基板の電極パッドとを電気的に接続するボンディングワイヤ、符号46aはコンデンサの電極と配線基板の電極パッドとを電気的に接続するボンディングワイヤ、符号47は樹脂封止体、符号49は半田バンプ、である。図19の検討例1は、配線基板41の主面に半導体チップ42並びに複数のコンデンサ45を平面的に配置したものであり、半導体チップ42の電極パッドと配線基板41の電極パッドとを電気的に接続するボンディングワイヤ46の外側にコンデンサ45を配置したものである。本検討例1では、1組み立てが比較的容易、2コンデンサを内蔵しない場合と比較してパッケージサイズが大きくなる、3現行の外付け半導体装置の周囲にコンデンサを配置した場合よりも高い特性改善効果が期待できる。図20の検討例2は、配線基板41の主面に半導体チップ42並びに複数のコンデンサ45を平面的に配置したものであり、半導体チップ42と配線基板41の電極バッドとの間にコンデンサ45を配置したものである。本検討例2では、1検討例1と比較して組み立てがやや困難になる、2検討例1と比較してパッケージサイズが小さくなるが、コンデンサを内蔵しない場合と比較してパッケージサイズが大きくなる、3検討例1と同等の特性改善効果が期待できる。図21の検討例3は、配線基板41の主面上に半導体チップ42並びに複数のコンデンサ45を立体的に配置したものであり、半導体チップ42の主面上に複数のコンデンサ45を配置したものである。本検討例3では、1検討例1と比較して組み立てがやや困難になる、2コンデンサを内蔵しない場合と同等のパッケージサイズが実現できる、3ボンディングワイヤ46aによる接続となるため、検討例1よりも特性改善効果が減少する。上記の検討例1~3では、パッケージサイズ、並びに特性改善に対して一長一短である。近年、デジタルカメラ、ビデオカメラ等の携帯型電子機器は小型化の傾向にあり、これらの電子機器に組み込まれる半導体装置においても小型化が要求されている。従って、コンデンサを内蔵するためには、半導体装置のパッケージサイズが大きくならない工夫が必要であり、更に特性改善効果が期待できる工夫が必要である。なお、実装基板には、回路の種類に応じて、抵抗体、インダクタ等の受動部品も多数実装される。これらの受動部品も半導体装置に内蔵できるため、コンデンサだけではなく、様々な受動部品を内蔵することを考慮した工夫が必要である。本発明の目的は、半導体装置の小型化を実現することが可能な技術を提供することにある。本発明の他の目的は、特性改善効果を小さくすることなく、半導体装置の小型化を実現することが可能な技術を提供することにある。本発明の前記並びにその他の目的と新規な特徴は、本明細書の記述及び添付図面によって明らかになるであろう。本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記のとおりである。上記目的は、半導体装置において、配線基板と半導体チップとの間に半導体チップよりも平面サイズが小さい支持体を配置し、半導体チップと平面的に重なるように配線基板に受動部品を配置することによって達成される。受動部品は、その一部でもよいが、その全体が半導体チップと平面的に重なるように配置することが望ましい。配線基板に搭載された支持体の高さ搭載後の高さは、配線基板に実装された受動部品の高さ実装後の高さよりも高いことが望ましい。また、支持体の厚さは、受動部品の厚さよりも厚いことが望ましい。支持体としては、熱膨張係数や熱伝導率を考慮すると、半導体チップの基板と同一の材料からなるものを使用することが望ましい。また、支持体としては、集積回路が搭載された半導体チップを用いてもよい。この場合、支持体として使用する半導体チップは、フェースダウンボンディングで実装する。半導体装置の製造においては、配線基板に半導体チップを搭載する前に、受動部品を搭載することが望ましい。本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。本発明によれば、半導体装置の小型化を実現することができる。また、本発明によれば、特性改善効果を小さくすることなく、半導体装置の小型化を実現することができる。以下、図面を参照して本発明の実施例を詳細に説明する。なお、発明の実施例を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。実施例1本実施例1では、スペーサチップを支持体として用いた例について説明する。図1乃至図10は、本発明の実施例1である半導体装置に係る図であり、図1は、半導体装置の内部構造を示す図aは模式的平面図,bはaのa’-a’線に沿う模式的断面図、図2は、図1bの一部を拡大した模式的断面図、図3は、半導体装置の製造に使用されるマルチ配線基板の模式的平面図、図4は、図3のb’-b’線に沿う模式的断面図、図5は、図3の一部を拡大した模式的平面図、図6は、半導体装置の製造工程を示すフローチャート、図7は、半導体装置の製造工程を示す図aは受動部品実装工程を示す模式的断面図,bは支持体搭載工程を示す模式的断面図、図8は、半導体装置の製造工程を示す図aは半導体チップ搭載工程を示す模式的断面図,bはワイヤボンディング工程を示す模式的断面図、図9は、半導体装置の製造工程を示す図aは樹脂封止工程を示す模式的断面図,bはバンプ形成工程を示す模式的断面図、図10は、半導体装置の製造工程を示す図小片化工程を示す模式的断面図である。図1a,bに示すように、本実施例1の半導体装置1は、インターポーザとも呼ばれる配線基板10の主面10x側に、1つの半導体チップ2、並びに受動部品として例えば複数のコンデンサバイパスコンデンサ5が実装され、配線基板10の主面10xと反対側の裏面10y側に、外部接続用端子として例えばボール状の半田バンプ19が格子状に複数配置されたBGA型パッケージ構造になっている。半導体チップ2は、その厚さ方向と交差する平面形状が方形状になっており、本実施例1では例えば8.0mm×7.0mmの長方形になっている。半導体チップ2は、これに限定されないが、例えば、主に、半導体基板、この半導体基板の主面に形成された複数のトランジスタ素子、前記半導体基板の主面上に設けられた薄膜積層体、この薄膜積層体を覆うようにして設けられた表面保護膜等を有する構成になっている。前記薄膜積層体は、絶縁層、配線層の夫々を複数段積み重ねた構造になっている。前記半導体基板は、例えば単結晶シリコンで形成されている。前記薄膜積層体の絶縁層は、例えば酸化シリコン膜等の絶縁膜で形成されている。前記薄膜積層体の配線層は、例えばアルミニウムAl、又はアルミニウム合金、又は銅Cu、又は銅合金等の金属膜で形成されている。表面保護膜は、例えば、酸化シリコン膜又は窒化シリコン膜等の無機絶縁膜及び有機絶縁膜を積み重ねた多層膜で形成されている。半導体チップ2は、互いに反対側に位置する主面回路形成面及び裏面を有し、半導体チップ2の主面側には集積回路が形成されている。集積回路は、主に、半導体基板の主面に形成されたトランジスタ素子、及び薄膜積層体に形成された配線によって構築されている。半導体チップ2の主面には、複数の電極パッドボンディングパッド3が形成されている。複数の電極パッド3は、例えば、半導体チップ2の各辺4つの辺に沿って配置されている。また、複数の電極パッド3は、半導体チップ2の薄膜積層体の最上層の配線層に形成され、各々の電極パッド3に対応して半導体チップ2の表面保護膜に形成されたボンディング開口によって露出されている。半導体チップ2は、支持体として例えばスペーサチップ4を介在して配線基板10の主面10x上に実装されている。スペーサチップ4は、互いに反対側に位置する主面及び裏面を有し、かつ半導体チップ2の平面サイズよりも小さい平面サイズで形成されている。本実施例1のスペーサチップ4は、これに限定されないが、その厚さ方向と交差する平面形状が例えば方形状になっており、半導体チップ2の平面サイズ8.0mm×7.0mmに対して、例えば6.0mm×5.0mmの長方形になっている。スペーサチップ4は、その裏面下面と配線基板10の主面10xとの間に接着材18aを介在して配線基板10の主面10xに接着固定されている。半導体チップ2は、その裏面とスペーサチップ4の主面上面との間に接着材18bを介在してスペーサチップ4の主面に接着固定されている。半導体チップ2は、半導体チップ2の外周囲とスペーサチップ4の外周囲との距離が半導体チップ2の各々の辺においてほぼ均一になるように、スペーサチップ4の主面に接着固定されている。配線基板10は、その厚さ方向と交差する平面形状が方形状になっており、本実施例1では例えば10.0mm×9.0mmの長方形になっている。図1a,b及び図2に示すように、配線基板10の主面10xには、複数の電極パッド12、並びに複数の一対の電極パッド13が配置されている。複数の電極パッド12は、半導体チップ2の周囲において、配線基板10の各辺に沿って配置されている。複数の一対の電極パッド13は、スペーサチップ4の周囲において、半導体チップ2と平面的に重なる位置に配置されている。配線基板10の裏面10yには、複数の電極パッド15が配置されている。この複数の電極パッド15には、半田バンプ19が夫々固着電気的にかつ機械的に接続されている。半導体チップ2の複数の電極パッド3は、複数のボンディングワイヤ6によって配線基板10の複数の電極パッド12と夫々電気的に接続されている。ボンディングワイヤ6としては、例えば金Auワイヤが用いられている。また、ボンディングワイヤの接続方法としては、例えば熱圧着に超音波振動を併用したネイルヘッドボンディングボールボンディング法が用いられている。また、ボンディングワイヤ6の接続は、半導体チップ2の電極パッド3を一次接続6m、配線基板10の電極パッド12を二次接続6nとする正ボンディング法で行われている。ここで、ボンディングワイヤの詳細として、キャピラリ図示しないにより荷重を掛けながらボンディングワイヤ圧着することで接続する。そのため、半導体チップ2の厚さが薄すぎると、半導体チップ2の抗折強度が低下するため、キャピラリの荷重に耐えきれずに撓んでしまう。これは上記したように、半導体チップ2が半導体チップ2の平面サイズよりも小さいスペーサチップ4を介在して配線基板10上に搭載されているため、半導体チップ2の外周部分半導体チップ2の複数の電極パッド3が形成されている部分が支持されていないことが原因である。しかしながら、半導体チップ2の厚さが少なくとも0.2mm以上あれば、キャピラリの荷重に耐えられる。コンデンサ5は、互いに反対側に位置する両端に電極を有する矩形体の面実装型チップ型で形成されている。コンデンサ5は、一方の電極が一対の電極パッド13のうちの一方の電極に、他方の電極が一対の電極パッド13のうちの他方の電極に、夫々導電性の接着材17を介在して接着され、電気的にかつ機械的に接続されている。複数のコンデンサ5は、スペーサチップ4の周囲において、半導体チップ2と平面的に重なるように配置されている。本実施例1において、複数のコンデンサ5は、各々の全体が半導体チップ2と平面的に重なる位置に配置されている。複数のコンデンサ5は、各々の長手方向が半導体チップ2の辺に沿う状態でスペーサチップ4の周囲に配置されている。半導体チップ2、スペーサチップ4、複数のコンデンサ5、及び複数のボンディングワイヤ6等は、配線基板10の主面上に形成された樹脂封止体7によって樹脂封止されている。樹脂封止体7は、低応力化を図る目的として、例えば、フェノール系硬化剤、シリコーンゴム及び多数のフィラー例えばシリカ等が添加されたエポキシ系の熱硬化性絶縁樹脂で形成されている。樹脂封止体7は、厚さ方向と交差する平面形状が方形状になっており、本実施例1では例えば配線基板10と同一の平面サイズになっている。樹脂封止体7の形成方法としては、例えば大量生産に好適なトランスファモールディング法が用いられている。ここで、BGA型半導体装置の製造においては、スクライブラインによって区画された複数の製品形成領域デバイス形成領域,製品取得領域を有するマルチ配線基板多数個取り配線基板を使用し、各製品形成領域に搭載された半導体チップを各製品形成領域毎に樹脂封止する個別方式のトランスファモールディング法や、複数の製品形成領域を有するマルチ配線基板を使用し、各製品形成領域に搭載された半導体チップを1つの樹脂封止体で一括して樹脂封止する一括方式のトランスファモールディング法が採用されている。本実施例1では、例えば小型化に好適な一括方式のトランスファモールディング法を採用している。一括方式のトランスファモールディング法の場合、樹脂封止体を形成した後、マルチ配線基板及び樹脂封止体は、例えばダイシングによって複数の小片に分割される。従って、本実施例1の樹脂封止体7と配線基板10は、平面サイズがほぼ同一になっている。配線基板10は、これに限定されないが、例えば、図2に示すように、主に、基材コア材11と、基材11の主面を覆うようにして設けられた保護膜16aと、基材11の主面と反対側の裏面を覆うようにして設けられた保護膜16bとを有する構成になっている。基材11は、例えば、ガラス繊維にエポキシ系、若しくはポリイミド系の樹脂を含浸させた高弾性樹脂基板を多段に複数枚積み重ね、互いに反対側に位置する主面及び裏面表裏面、並びに内部に配線層を有する多層配線構造になっており、本実施例1では例えば4層配線構造になっている。保護膜16a及び16bは、主に基材11の表裏面の配線層に形成された配線を保護する目的で設けられている。保護膜16a及び16bとしては、例えば絶縁膜の樹脂膜ソルダーレジスト膜が用いられている。配線基板10の主面10xに配置された複数の電極パッド12、並びに複数の一対の電極パッド13は、配線基板10の主面10xから数えて第1層目の配線層に形成されており、保護膜16aに形成された開口から露出されている。一対の電極パッド13は、配線を介して対応する電極パッド12と電気的に接続されている。配線基板10の裏面10yに配置された複数の電極パッド15は、配線基板10の主面10xから数えて第4層目の配線層に形成されており、保護膜16bに形成された開口から露出されている。図2に示すように、スペーサチップ4の搭載後の高さ基板の主面から最頂部までの距離4hは、コンデンサ5の実装後の高さ基板の主面から最頂部まので距離5hよりも高くなっている。また、スペーサチップ4の厚さは、コンデンサ5の厚さよりも厚くなっている。なお、これに限定されないが、半導体装置1の主要部の寸法は、以下のとおりである。半導体装置1の厚さ1tは、最大で1.7mm程度、配線基板10の厚さは、0.4mm程度、樹脂封止体7の厚さ7tは、0.9mm程度、半導体チップ2の厚さは、0.2mm程度、スペーサチップ4の厚さは、0.4mm程度、スペーサチップ4の搭載後の高さ4hは、0.42mm程度、コンデンサ5の厚さは、0.3mm程度、コンデンサ5の実装後の高さ5hは、0.4mm程度、である。次に、半導体装置1の製造に使用されるマルチ配線基板について、図3乃至図5を用いて説明する。図3に示すように、マルチ配線基板20は、その厚さ方向と交差する平面形状が方形状になっており、本実施例1では長方形になっている。マルチ配線基板20の主面チップ搭載面には、モールド領域樹脂封止領域21が設けられており、このモールド領域21の中には、スクライブラインダイシング領域22によって区画された複数の製品形成領域デバイス形成領域,製品取得領域23が行列状に配置されている。本実施例1において、複数の製品形成領域23は、例えば5×2の行列で配置されている。複数の製品形成領域23の各々は、マルチ配線基板20の厚さ方向と交差する平面形状が方形状になっており、本実施例1では例えば66.0mm×150.0mmの長方形になっている。各製品形成領域23の中には、図4及び図5に示すように、半導体チップ2を搭載するための部品搭載領域24が設けられており、この部品搭載領域24の中には、スペーサチップ4を搭載するための部品搭載領域25が設けられている。また、部品搭載領域24の中には、部品搭載領域25の周囲において、コンデンサ5を実装するための一対の電極パッド13が複数配置されている。各製品形成領域23の中には、ボンディングワイヤ6を接続するための電極パッド12が複数配置されている。この複数の電極パッド12は、製品形成領域23の各辺に沿って配置されている。なお、各製品形成領域23は、基本的に図1及び図2に示す配線基板10と同様の構成及び平面形状になっている。配線基板10は、マルチ配線基板20の複数の製品形成領域23を個々に個片化することによって形成される。次に、半導体装置1の製造について、図6乃至図10を用いて説明する。まず、図3に示すマルチ配線基板20を準備すると共に、図1に示す半導体チップ2及びスペーサチップ4を準備する。次に、マルチ配線基板20の各製品形成領域23において、図7aに示すように、マルチ配線基板20の主面に複数のコンデンサ5を実装する図6の受動部品実装工程101。複数のコンデンサ5は、部品搭載領域25の周囲であって、部品搭載領域24の中に実装される。コンデンサ5の実装は、これに限定されないが、導電性の接着材17として例えばペースト状の半田材をスクリーン印刷法で電極パッド13に供給し、その後、電極パッド13上に半田材を介在してコンデンサ5を配置し、その後、半田材を溶融凝固することによって行われる。次に、マルチ配線基板20の各製品形成領域23において、図7bに示すように、マルチ配線基板20の主面の部品搭載領域25に接着材18aを介在してスペーサチップ4を接着固定する図6の支持体搭載工程102。この工程において、スペーサチップ4の搭載後の高さ4hは、コンデンサ5の実装後の高さ5hよりも高くなっている。次に、マルチ配線基板20の各製品形成領域23において、図8aに示すように、マルチ配線基板20の主面の部品搭載領域24にスペーサチップ4を介在して半導体チップ2を接着固定する図6の能動部品搭載工程103。半導体チップ2の接着固定は、半導体チップ2の裏面とスペーサチップ4の上面との間に接着材18bを介在して行われる。この工程において、複数のコンデンサ5は、半導体チップ2と平面的に重なるようにして配置される。また、スペーサチップ4の搭載後の高さ4hがコンデンサ5の実装後の高さよりも高くなっているため、半導体チップ2はコンデンサ5から離間して搭載され、半導体チップ2がコンデンサ5と接触することはない。次に、マルチ配線基板20の各製品形成領域23において、図8bに示すように、半導体チップ2の複数の電極パッド3と製品形成領域23の複数の電極パッド12とを複数のボンディングワイヤ6で夫々電気的に接続する図6のワイヤボンディング工程104。この工程において、マルチ配線基板20の各製品形成領域23にスペーサチップ4を介在して半導体チップ2が実装される。ここで、実装とは、基板に電子部品が接着固定され、かつ電気的に接続された状態を言う。本実施例1の半導体チップ2は、マルチ配線基板20の主面にスペーサチップ4を挟んで接着材18a,18bによって接着固定され、ボンディングワイヤ6によって電気的に接続されている。また、本実施例1のコンデンサ5は、マルチ配線基板20の主面に接着材17によって接着固定され、かつ電気的に接続されている。次に、一括方式のトランスファモールディング法を使用して、図9aに示すように、マルチ配線基板20の主面上に、各製品形成領域23の半導体チップ2、スペーサチップ4,複数のコンデンサ5、及び複数のボンディングワイヤ6等を一括して樹脂封止する樹脂封止体7aを形成する図6の樹脂封止工程105。次に、図9bに示すように、マルチ配線基板20の主面と反対側の裏面に各製品形成領域23に対応して複数の半田バンプ19を形成する図6のバンプ形成工程106。半田バンプ19の形成は、これに限定されないが、例えば、マルチ配線基板20の裏面の電極パッド15上にフラックスを供給し、その後、電極パッド15上に半田ボールを供給し、その後、半田ボールを溶融して電極パッド15と接合することによって行われる。次に、バンプ形成工程において使用したフラックスを洗浄にて除去し、その後、マルチ配線基板20の各製品形成領域23に対応して樹脂封止体7aの上面に、例えば品名、社名、品種、製造ロット番号等の識別マークを、インクジェットマーキング法、ダイレクト印刷法、レーザマーキング法等を使用して形成する。次に、図9bに示すマルチ配線基板20及び樹脂封止体7aを、図10に示すように、各製品形成領域23に対応して複数の小片に分割する図6の小片化工程107。この分割は、例えば、マルチ配線基板20のスクライブライン22に沿ってマルチ配線基板20及び樹脂封止体7aをダイシングブレードでダイシングすることによって行われる。この工程により、図1及び図2に示す半導体装置1がほぼ完成する。本実施例1の半導体装置1において、図1及び図2に示すように、半導体チップ2は、半導体チップ2よりも平面サイズが小さいスペーサチップ4を介在して配線基板10の主面上に搭載され、複数のコンデンサ5は、スペーサチップ4の周囲において、各々の全体が半導体チップ2と平面的に重なるように配線基板10の主面に実装されている。このような構成にすることにより、半導体チップ2の占有面積で複数のコンデンサ5の各々の占有面積が相殺されるため、半導体装置1のパッケージサイズ平面サイズを大きくすることなく、複数のコンデンサ5を内蔵することができ、半導体装置1の小型化を実現できる。また、コンデンサ5は、配線基板10に直に実装されていることから、図21の検討例3と比較して、半導体チップ2の電極パッド3からコンデンサ5の電極までの導電経路が短くなるため、半導体装置1の特性改善を目的に、例えば半導体装置1に供給される電源の安定化や電源から生じるノイズの低減化を目的に多数のコンデンサ5を内蔵しても、特性改善効果を小さくすることなく、半導体装置の小型化を実現することができる。本実施例1の半導体装置1において、図1及び図2に示すように、スペーサチップ4の搭載後の高さ4hは、コンデンサ5の実装後の高さ5hよりも高くなっている。このような構成にすることにより、半導体チップ2とコンデンサ5との短絡を抑制することができるため、信頼性を確保しつつ半導体装置1の小型化を実現することができる。スペーサチップ4の搭載後の高さ4hは、接着材18aの厚さバラツキによって変化する。また、コンデンサ5の実装後の高さ5hも接着材17の厚さバラツキによって変化する。従って、スペーサチップ4の搭載後の高さ4hをコンデンサ5の実装後の高さ5hよりも確実に高くするには、コンデンサ5の厚さよりも厚いスペーサチップ4を用いることが望ましい。スペーサチップ4は、半導体チップ2を配線基板10の主面10xから離間するための支持体として使用されている。スペーサチップ4としては、熱膨張係数や熱伝導率を考慮すると、半導体チップ2の基板と同一の材料からなるものを使用することが望ましい。本実施例1の半導体チップ2は、シリコン基板を主体に形成されているので、本実施例1ではシリコン基板からなるスペーサチップ4を用いている。本実施例1の半導体装置1の製造では、図7a及びbに示すように、コンデンサ5よりも厚さが厚いスペーサチップ4の搭載をコンデンサ5の実装よりも後に実施している。コンデンサ5及びスペーサチップ4は、自動搭載機のコレットダイボンド治具に吸引固定され、コレットの移動よって基板上に搬送される。コンデンサ5よりも厚さが厚いスペーサチップ4の搭載をコンデンサ5の実装よりも後に実施する場合は、コンデンサ5を搬送するコレットが既に搭載されたスペーサチップ4に干渉するといった不具合が発生し易くなるが、本実施例1のように、コンデンサ5よりも厚さが厚いスペーサチップ4の搭載をコンデンサ5の実装よりも後に実施する場合は、スペーサチップ4を搬送するコレットが既に実装されたコンデンサ5に干渉することはない。従って、コンデンサ5よりも厚さが厚いスペーサチップ4の搭載をコンデンサ5の実装よりも後に実施することにより、半導体装置1の製造歩留まり向上を図ることができる。コンデンサ5を搬送するコレットと既に搭載されたスペーサチップ4との干渉は、スペーサチップ4の平面サイズを小さくし、スペーサチップ4とコンデンサ5との間隔を広くすることによって回避できる。しかしながら、コレットとの干渉を回避するために、スペーサチップ4の平面サイズを必要以上に小さくすると、スペーサチップ4上に半導体チップ2を搭載する時の安定度が低下すると共に、ワイヤボンディング工程において、半導体チップ2の電極パッド3にボンディングワイヤ6を接続する時の圧着力によって半導体チップ2に亀裂が入り易くなる。本実施例1のように、コンデンサ5よりも厚さが厚いスペーサチップ4の搭載をコンデンサ5の実装よりも後に実施する場合は、コレットとの干渉を回避するためにスペーサチップ4の平面サイズを必要以上に小さくする必要がないため、スペーサチップ4上に半導体チップ2を搭載する時の安定度を確保できると共に、ワイヤボンディング工程において、半導体チップ2の電極パッド3にボンディングワイヤ6を接続する時の圧着力によって半導体チップ2に亀裂が入るといった不具合の発生を抑制することができる。本実施例1の半導体装置1の製造では、一括方式のトランスファモールディング法を採用している。一括方式のトランスファモールディング方法は、個別方式のトランスファモールディング方法と比較して半導体装置の小型化に好適である。従って、一括方式のトランスファモールディング方法を採用することにより、コンデンサ5を内蔵する半導体装置1の小型化を更に実現することができる。半導体装置1の特性改善には、様々な容量のコンデンサ5が使用される。コンデンサ5は、容量によって厚さが異なるが、本実施例1の半導体装置1においては、実装後の高さが最も高くなるコンデンサに合わせてスペーサチップ4の厚さを選定することにより、厚さが異なるコンデンサ5であっても容易に内蔵することができる。ところで、コンデンサ5を内蔵する半導体装置の小型化は、配線基板上に複数のコンデンサを寄せ合って実装し、これらのコンデンサ上に半導体チップを搭載しても実現することができる。しかしながら、コンデンサは容量によって厚さが異なり、また、同じ容量のコンデンサであっても接着材の厚さバラツキによって実装後の高さが異なってしまうため、半導体チップの搭載が不安定になる。これに対し、本実施例1では、1つのスペーサチップ4を支持体として使用しているため、半導体チップ2を安定して搭載することができる。本実施例1において、半導体チップ2は、半導体チップ2の平面サイズよりも小さいスペーサチップ4を介在して配線基板10上に搭載されているため、ワイヤボンディング時のボンディング加重によって撓み易い。半導体チップ2の撓みは、半導体チップ2の厚さ、ボンディング加重、並びにスペーサチップ4の平面サイズによって変化する。従って、スペーサチップ4の平面サイズは、半導体チップ2の厚さ及びボンディング加重を考慮して選定することが望ましい。なお、実施例1では、複数のコンデンサ5を内蔵する半導体装置1について説明したが、本発明は、1つのコンデンサ5を内蔵する半導体装置にも適用することができる。また、実施例1では、受動部品としてコンデンサ5を内蔵する半導体装置について説明したが、本発明は、抵抗体、インダクタ等の面実装型受動部品を内蔵する半導体装置にも適用することができる。また、実施例1では、複数のコンデンサ5の各々の全体が半導体チップ2と平面的に重なる例について説明したが、複数のコンデンサ5の各々の一部が半導体チップ2と平面的に重なるようにしてもよい。この場合、実施例1よりも半導体装置のパッケージサイズ平面サイズが若干大きくなる。また、実施例1では、コンデンサ5の実装とスペーサチップ4の接着固定とを別工程で行っているが、コンデンサ5の実装とスペーサチップ4の接着固定を同一工程で行ってもよい。この場合、接着材17と接着材18aとを同じ材料のものを使用することが望ましい。ただし、基板上にコンデンサ5及びスペーサチップ4を搭載する順番は、あくまでもコンデンサ5を先に行う。図11は、本実施例1の変形例1である半導体装置の要部模式的断面図である。本変形例1の半導体装置1は、図11に示すように、ボンディングワイヤ6が、配線基板10の電極パッド12を一次接続ボンディングワイヤ6の一端部と配線基板10の電極パッド12との接続6m、半導体チップ2の電極パッド3を二次接続ボンディングワイヤ6の他端部と半導体チップ2の電極パッド3との接続6nとする逆ボンディング法で接続されている。このように、ボンディングワイヤ6を逆ボンディングすることにより、ボンディングワイヤ6のループ高さ一次接続点から最頂部までの高さを低くすることができるため、コンデンサ5を内蔵する半導体装置1の小型化及び薄型化を実現することができる。また、配線基板10の電極パッド12から半導体チップ2の電極パッド3の高さよりも高い位置までボンディングワイヤ6を垂直に引き上げ、その後、半導体チップ2の電極パッド3に向かってボンディングワイヤ6を引き回すことができるため、半導体チップ2の電極パッド3と配線基板10の電極パッド12との平面的な距離が短くてもワイヤボンディングを行うことができる。これにより、半導体装置1の小型化を更に実現することができる。図12は、本実施例1の変形例2である半導体装置の要部模式的断面図である。本変形例2の半導体装置1は、図12に示すように、半導体チップ2の裏面が絶縁性のフィルム26で覆われている。半導体チップ2は、絶縁性フィルム26を介在してスペーサチップ4の主面上面に接着固定されている。このように、半導体チップ2の裏面を絶縁性フィルム26で覆うことにより、配線基板10の主面10xに対して傾斜した状態で半導体チップ2が搭載されても、半導体チップ2とコンデンサ5との短絡を抑制することができるため、更に信頼性を確保しつつ半導体装置1の小型化を実現することができる。実施例2本実施例2では、フェースダウンボンディングで実装される半導体チップを支持体として用いた例について説明する。図13乃至図18は、本発明の実施例2である半導体装置に係る図であり、図13は、半導体装置の内部構造を示す図aは模式的平面図,bはaのc’-c’線に沿う模式的断面図、図14は、図13bの一部を拡大した模式的断面図、図15は、半導体装置の製造工程を示すフローチャート、図16は、半導体装置の製造工程を示す図aは受動部品搭載工程を示す模式的断面図,bは第1の半導体チップ搭載工程を示す模式的断面図、図17は、半導体装置の製造工程を示す図aはリフロー工程を示す模式的断面図,bはアンダーフィル充填工程を示す模式的断面図、図18は、半導体装置の製造工程を示す図第2の半導体チップ搭載工程を示す模式的断面図である。図13a,b及び図14に示すように、本実施例2の半導体装置31は、配線基板10の主面10x側に、1つの半導体チップ2及び32、並びに複数のコンデンサ5が実装され、配線基板10の主面10xと反対側の裏面10y側に、ボール状の半田バンプ19が格子状に複数配置されたBGA型パッケージ構造になっている。半導体チップ32は、互いに反対側に位置する主面及び裏面を有し、かつ半導体チップ2の平面サイズよりも小さい平面サイズで形成されている。本実施例2の半導体チップ32は、これに限定されないが、その厚さ方向と交差する平面形状が例えば方形状になっており、半導体チップ2の平面サイズ8.0mm×7.0mmに対して、例えば5.0mm×5.5mmの長方形になっている。半導体チップ32の主面側には集積回路が形成されている。また、半導体チップ32の主面には、半導体チップ32の各辺に沿って複数の電極パッドボンディングパッド33が形成されている。半導体チップ32は、その主面が配線基板10の主面10xと向かい合う状態で、配線基板10の主面10xに突起状電極として例えば複数の半田バンプ34を介在して実装されている。配線基板10の主面10xには、半導体チップ32の複数の電極パッド33に対応して複数の電極パッド14が配置されている。半導体チップ32の複数の電極パッド33と配線基板10の複数の電極パッド14との間には、夫々半田バンプ34が介在され、複数の電極パッド34と複数の電極パッド14は、夫々電気的にかつ機械的に接続されている。配線基板10の主面10xと半導体チップ32の主面との間には、半田バンプに集中する応力を緩和するため、例えば熱硬化性のエポキシ樹脂からなるアンダーフィル樹脂35が充填されている。半導体チップ2は、支持体として半導体チップ32を介在して配線基板10の主面10x上に実装されている。半導体チップ2は、その裏面と半導体チップ32の裏面との間に接着材18bを介在して半導体チップ32の裏面に接着固定されている。半導体チップ2は、半導体チップ2の外周囲と半導体チップ32の外周囲との距離が半導体チップ2の各々の辺においてほぼ均一になるように、半導体チップ32の裏面に接着固定されている。半導体チップ2の複数の電極パッド3は、複数のボンディングワイヤ6によって配線基板10の複数の電極パッド12と夫々電気的に接続されている。ボンディングワイヤ6の接続は、半導体チップ2の電極パッド3を一次接続6m、配線基板10の電極パッド12を二次接続6nとする正ボンディング法で行われている。複数のコンデンサ5は、半導体チップ32の周囲において、半導体チップ2と平面的に重なるように配置されている。本実施例2において、複数のコンデンサ5は、各々の全体が半導体チップ2と平面的に重なる位置に配置されている。半導体チップ2、半導体チップ32、複数のコンデンサ5、及び複数のボンディングワイヤ6等は、配線基板10の主面上に形成された樹脂封止体7によって樹脂封止されている。本実施例2においても、小型化に好適な一括方式のトランスファモールディング法を採用している。図14に示すように、半導体チップ32の実装後の高さ基板の主面から最頂部までの距離32hは、コンデンサ5の実装後の高さ基板の主面から最頂部まので距離5hよりも高くなっている。次に、半導体装置31の製造について、図15乃至図18を用いて説明する。まず、図3に示すマルチ配線基板20を準備すると共に、図13に示す半導体チップ2及び32を準備する。本実施例2のマルチ配線基板20は、各製品形成領域32において、部品搭載領域25の中に複数の電極パッド14が配置されている。次に、マルチ配線基板20の各製品形成領域23において、図16aに示すように、マルチ配線基板20の主面の電極パッド13上に接着材17を介在してコンデンサ5を搭載する図15の受動部品搭載工程101a。接着材17としては、例えばペースト状の半田材が用いられている。次に、マルチ配線基板20の各製品形成領域23において、図16bに示すように、マルチ配線基板20の主面の部品搭載領域25に半導体チップ32を搭載する図15の第1の能動部品搭載工程102a。半導体チップ32は、その主面の複数の電極パッド33とマルチ配線基板20の複数の電極パッド14との間に複数の半田バンプ34が夫々介在される状態で搭載される。複数の半田バンプ34は、予め半導体チップ32の複数の電極パッド33に夫々固着されている。次に、熱処理を施して接着材17及び半田バンプ34を溶融し、その後、接着材17及び半田バンプ34を凝固させる図15のリフロー工程102b。この工程において、図17aに示すように、コンデンサ5は、電極パッド13に接着材17によって電気的にかつ機械的に接続され、マルチ配線基板20の主面に実装される。また、半導体チップ32は、その複数の電極パッド33がマルチ配線基板20の複数の電極パッド14に複数の半田バンプ34によって夫々電気的にかつ機械的に接続され、マルチ配線基板20の主面に実装される。この工程において、半導体チップ32の実装後の高さ32hは、コンデンサ5の実装後の高さ5hよりも高くなっている。半導体チップ32の実装後の高さ32hは、半田バンプ34の高さや半導体チップ32の基板厚を変えることによってコンデンサ5の実装後の高さ5hよりも高くすることができる。次に、マルチ配線基板20の各製品形成領域23において、図17bに示すように、マルチ配線基板20の主面と半導体チップ32の主面との間に、例えば熱硬化性のエポキシ系樹脂からなるアンダーフィル樹脂35を充填する図15のアンダーフィル樹脂充填工程102c。次に、マルチ配線基板20の各製品形成領域23において、図18に示すように、マルチ配線基板20の主面の部品搭載領域24に半導体チップ32を介在して半導体チップ2を接着固定する図15の能動部品搭載工程103。半導体チップ2の接着固定は、半導体チップ2の裏面と半導体チップ32の裏面上面との間に接着材18bを介在して行われる。この工程において、複数のコンデンサ5は、半導体チップ2と平面的に重なるようにして配置される。また、半導体チップ32の実装後の高さ32hがコンデンサ5の実装後の高さ5hよりも高くなっているため、半導体チップ2はコンデンサ5から離間して搭載され、半導体チップ2がコンデンサ5と接触することはない。この後、前述の実施例1と同様の工程を実施することにより、図13及び図14に示す半導体装置31がほぼ完成する。本実施例2の半導体装置1において、図13及び図14に示すように、半導体チップ2は、半導体チップ2よりも平面サイズが小さい半導体チップ32を介在して配線基板10の主面上に搭載され、複数のコンデンサ5は、半導体チップ32の周囲において、各々の全体が半導体チップ2と平面的に重なるように配線基板10の主面に実装されている。このような構成においても、前述の実施例1と同様に半導体装置31の小型化を実現できる。また、コンデンサ5は、配線基板10に直に実装されていることから、前述の実施例1と同様に、特性改善効果を小さくすることなく、半導体装置31の小型化を実現することができる。本実施例2の半導体装置1において、図13及び図14に示すように、半導体チップ32の実装後の高さ32hは、コンデンサ5の実装後の高さ5hよりも高くなっている。従って、本実施例2においても、前述の実施例1と同様に、信頼性を確保しつつ半導体装置31の小型化を実現することができる。本実施例2の半導体装置31の製造では、図16a及びbに示すように、半田バンプ34を含めた厚さがコンデンサ5の厚さよりも厚い半導体チップ32の搭載をコンデンサ5の搭載よりも後に実施している。従って、本実施例2においても、前述の実施例1と同様に、半導体装置31の製造歩留まり向上を図ることができる。本実施例2の半導体装置31の製造では、一括方式のトランスファモールディング法を採用している。従って、本実施例2においても、コンデンサ5を内蔵する半導体装置31の小型化を更に実現することができる。本実施例2において、半導体チップ32の実装後の高さ32hは、半田バンプ34の高さや半導体チップ32の基板厚を変えることによってコンデンサ5の実装後の高さ5hよりも高くすることができる。従って、本実施例2の半導体装置31においても、実装後の高さが最も高くなるコンデンサ5に合わせて半導体チップ32の実装後の高さを選定することにより、厚さが異なるコンデンサ5であっても容易に内蔵することができる。本実施例2の半導体装置31の製造では、図17a及びbに示すように、コンデンサ5を実装した後、マルチ配線基板20の主面と半導体チップ32の主面との間にアンダーフィル樹脂35を充填している。コンデンサ5の実装よりも先にアンダーフィル樹脂35の充填を実施した場合、アンダーフィル樹脂35の濡れ広がりによって電極パッド13がアンダーフィル樹脂35によって覆われてしまうといった不具合が発生し易くなるが、本実施例2のように、コンデンサ5を実装した後、マルチ配線基板20の主面と半導体チップ32の主面との間にアンダーフィル樹脂35を充填する場合は、アンダーフィル樹脂35が濡れ広がっても電極パッド13がアンダーフィル樹脂35によって覆われてしまうといった不具合が発生しない。従って、コンデンサ5を実装した後、マルチ配線基板20の主面と半導体チップ32の主面との間にアンダーフィル樹脂35を充填することにより、半導体装置31の製造歩留まり向上を図ることができる。なお、実施例2では、複数のコンデンサ5を内蔵する半導体装置31について説明したが、コンデンサ5は1つであってもよい。また、実施例2では、受動部品としてコンデンサ5を内蔵する半導体装置について説明したが、抵抗体、インダクタ等の面実装型受動部品であってもよい。また、実施例2では、複数のコンデンサ5の各々の全体が半導体チップ2と平面的に重なる例について説明したが、複数のコンデンサ5の各々の一部が半導体チップ2と平面的に重なるようにしてもよい。また、実施例1では、コンデンサ5の実装と半導体チップ32の実装とを同一工程で行っているが、コンデンサ5の実装と半導体チップ32の実装とを別工程で行ってもよい。ただし、基板上にコンデンサ5及び半導体チップ32を搭載する順番は、あくまでもコンデンサ5を先に行う。本実施例2では、配線基板20の電極パッド14と半導体チップ32の電極パッド33とを電気的に接続する突起状電極として半田バンプ34を用いた例について説明したが、これに限定されるものではなく、例えばボールボンディング法によって形成されるスタットバンプ等を用いてもよい。以上、本発明者によってなされた発明を、前記実施例に基づき具体的に説明したが、本発明は、前記実施例に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。"