"入力端子と出力端子との間に接続された電圧制御用トランジスタと、出力電圧に比例したフィードバック電圧に応じて出力電圧が一定になるように前記制御用トランジスタを制御する制御回路と、前記電圧制御用トランジスタにより流される出力電流を検出し該出力電流が所定の電流値以上になった場合に前記電圧制御用トランジスタの制御電圧を規制して出力電流を制限する電流制限回路と、を備え、前記電流制限回路は、前記電圧制御用トランジスタと共にカレントミラー回路を構成する電流検出用トランジスタと、該電流検出用トランジスタと直列に接続された電流-電圧変換手段と、該電流-電圧変換手段と直列に接続された受動素子と、前記入力端子と前記電圧制御用トランジスタの制御端子との間に接続された電流制限用のトランジスタと、前記電流-電圧変換手段と前記受動素子との接続ノードと回路の基準電位端子との間に、前記受動素子と並例に設けられ前記出力電圧に応じてオン、オフ制御される電流バイパス回路と、を備え、前記電流-電圧変換手段により変換された電圧に基づいて前記電流制限用のトランジスタが制御されるように構成されていることを特徴とするレギュレータ用半導体集積回路。前記電流バイパス回路は、ゲート端子が前記入力端子に接続されたデプレッション型MOSトランジスタと、該トランジスタと直列に設けられゲート端子がドレイン端子に接続されているエンハンスメント型MOSトランジスタとにより構成されていることを特徴とする請求項1に記載のレギュレータ用半導体集積回路。前記電流制限回路は、前記入力端子と回路の基準電位端子との間に、抵抗とトランジスタと受動素子が直列に接続されてなる電圧特性変換回路を備え、前記電流-電圧変換手段により変換された電圧が前記電圧特性変換回路を構成するトランジスタのゲート端子に印加され、該トランジスタに流れる電流を前記抵抗で変換した電圧が前記電流制限用のトランジスタの制御端子に入力されていることを特徴とする請求項2に記載のレギュレータ用半導体集積回路。従来のフの字特性の過電流保護機能を有するカレントリミット回路を設けた電圧レギュレータにおいては、出力電圧の設定が異なると、図8に破線で示すように、電流制限機能が働き始める電流値Ilimが変化する。すなわち、設定出力電圧が低いほど、低い出力電流で過電流保護機能が働いてしまう。そこで、本発明者らは、図6に示すようなカレントリミット回路14を設けた電圧レギュレータを考案し検討した。図7には、図6に示すカレントリミット回路の出力電圧-出力電流特性が示されている。図6のカレントリミット回路14は、短絡検出用のMOSトランジスタM7を設けることにより、電流制限ポイントAの他に負荷の短絡状態を検出してレギュレータの動作を停止させる短絡検出ポイントBを備えるように構成したものである。これにより、図7の点線で示すように、出力電圧Voutが5Vの電圧に設定された場合、一定の電流制限ポイントA点で電流制限をかけるとともに、一定の短絡検出ポイントB点でレギュレータの動作を停止させることができ、例えば出力電圧Voutが1.5Vのような電圧に設定された場合であっても電流制限ポイントA点と短絡検出ポイントB点は同一にできるという利点がある。しかしながら、図6のカレントリミット回路にあっても、出力電圧が1Vのような低い電位に設定された場合には、図7に示すA’のようなポイントで過電流保護機能が働いてしまうという課題があることが分かった。この発明は上記のような背景の下になされたもので、その目的とするところは、出力電圧が比較的低い電圧に設定された場合でも所望の電流制限ポイントで電流制限をかけることができるレギュレータ用の半導体集積回路を提供することにある。上記目的を達成するため、この発明は、入力端子と出力端子との間に接続された電圧制御用トランジスタと、出力電圧に比例したフィードバック電圧に応じて出力電圧が一定になるように前記制御用トランジスタを制御する制御回路と、前記電圧制御用トランジスタにより流される出力電流を検出し該出力電流が所定の電流値以上になった場合に前記電圧制御用トランジスタの制御電圧を規制して出力電流を制限する電流制限回路と、を備え、前記電流制限回路は、前記電圧制御用トランジスタと共にカレントミラー回路を構成する電流検出用トランジスタと、該電流検出用トランジスタと直列に接続された電流-電圧変換手段と、該電流-電圧変換手段と直列に接続された受動素子と、前記入力端子と前記電圧制御用トランジスタの制御端子との間に接続された電流制限用のトランジスタと、前記電流-電圧変換手段と前記受動素子との接続ノードと回路の基準電位端子との間に、前記受動素子と並例に設けられ前記出力電圧に応じてオン、オフ制御される電流バイパス回路と、を備え、前記電流-電圧変換手段により変換された電圧に基づいて前記電流制限用のトランジスタが制御されるように構成した。上記した手段によれば、出力電圧の設定電圧が異なっても、ほぼ一定の電流制限ポイントで電流制限用のトランジスタをオンさせ、電圧制御用トランジスタに流れる電流を減らすように制御がかかる過電流保護機能が働くようになる。また、望ましくは、前記電流バイパス回路は、ゲート端子が前記入力端子に接続されたデプレッション型MOSトランジスタと、該トランジスタと直列に設けられゲート端子がドレイン端子に接続されているエンハンスメント型MOSトランジスタとにより構成する。これにより、出力の状態短絡の有無に応じて動作可能な電流バイパス回路短絡検出用トランジスタのオン、オフのためのしきい値が低くなる。そのため、出力電圧が1Vよりも低い電圧に設定された場合でも、ほぼ一定の電流制限ポイントで電流制限をかけ、所望のフの字特性に従って電流を減少させる電流制限動作を実行することができるようになる。さらに、望ましくは、前記電流制限回路は、前記入力端子と回路の基準電位端子との間に、抵抗とトランジスタと受動素子が直列に接続されてなる電圧特性変換回路を備え、前記電流-電圧変換手段により変換された電圧が前記電圧特性変換回路を構成するトランジスタのゲート端子に印加され、該トランジスタに流れる電流を前記抵抗で変換した電圧が前記電流制限用のトランジスタの制御端子に入力されるように構成する。これにより、電流制限用のトランジスタとしてPチャネルMOSトランジスタを使用することができ、ソースドレイン間の電圧降下を少なくして、過電流保護機能が働く際に電圧制御用トランジスタを充分なオフ状態にさせることができる。本発明によると、出力電圧が比較的低い電圧に設定された場合でも所望の電流制限ポイントで電流制限をかけることができるレギュレータ用の半導体集積回路を実現できるという効果がある。以下、本発明の好適な実施の形態を図面に基づいて説明する。図1は、本発明を適用したシリーズレギュレータLDOを含むの一実施形態を示す。なお、特に限定されるわけではないが、図1において一点鎖線で囲まれている部分の回路を構成する素子は、1個の半導体チップ上に形成され、半導体集積回路シリーズレギュレータIC10として構成される。この実施形態におけるシリーズレギュレータIC10は、図示しない直流電圧源からの直流電圧VDDが印加される電圧入力端子INと出力端子OUTとの間にPチャネルMOSFET絶縁ゲート型電界効果トランジスタ:以下、MOSトランジスタと記すからなる電圧制御用トランジスタM1が接続され、出力端子OUTと接地電位が印加されるグランド端子GNDとの間には、出力電圧Voutを分圧するブリーダ抵抗R1,R2が直列に接続されている。このブリーダ抵抗R1,R2により分圧された電圧VFBが、上記電圧制御用トランジスタM1のゲート端子を制御する誤差アンプ11の非反転入力端子にフィードバックされている。そして、上記誤差アンプ11はフィードバック電圧VFBと基準電圧Vrefとの電位差に応じて電圧制御用トランジスタM1を制御して、出力電圧Voutが所望の電位になるように制御する。出力電圧Voutの電位は、ブリーダ抵抗R1,R2の抵抗比によって設定できる。この実施形態のシリーズレギュレータは、上記のようなフィードバック制御によって、出力電流Ioutがある値以下では出力電圧Voutを一定に保持するように動作する。図示しないが、出力端子OUTには、出力電圧Voutを安定化させる外付けのコンデンサが接続される。また、本実施形態のレギュレータIC10には、基準電圧Vrefを発生するための基準電圧回路12と、該基準電圧回路12および上記誤差アンプ11にバイアス電流を流すバイアス回路13、出力電流を制限する過電流保護機能を備えたカレントリミット回路14が設けられている。基準電圧回路12は、ツェナーダイオードからなる定電圧回路、あるいは定電流源として動作するデプレッション型MOSトランジスタとエンハンスメント型のMOSトランジスタとを直列に接続した基準電圧発生回路などにより構成される。バイアス回路13は、外部から入力されるチップのオンオフ制御信号チップイネーブル信号によってオン、オフされ、基準電圧回路12と誤差アンプ11にバイアス電流を流すように構成される。この実施例のカレントリミット回路14は、負荷の短絡などで出力電流Ioutが増加して所定の電流値に達したときに、出力電圧Voutを低下させながら出力電流Ioutを減少させて、いわゆるフの字の出力電圧-出力電流特性になるように制御することで過電流から素子を保護する機能を有する。カレントリミット回路14は、ソース端子が上記電圧制御用トランジスタM1のソース端子に接続されM1のゲート電圧と同一の電圧がゲート端子に印加されることで電圧制御用トランジスタM1とカレントミラーを構成し、M1によって流される出力電流Ioutに比例した電流Isを流す電流検出用のPチャネルMOSトランジスタM2と、該MOSトランジスタM2と直列に接続され、M2のドレイン電流を電圧に変換する電流-電圧変換手段としての抵抗R3と、該抵抗R3と直列に接続されたNチャネルMOSトランジスタM3とを備える。MOSトランジスタM3は、ゲートとドレインが結合され、ダイオードとして作用し抵抗R3の端子電圧を持ち上げる働きをする。電圧制御用トランジスタM1とカレントミラー接続されたMOSトランジスタM2は、M1の1/Nの大きさサイズを有しM1のドレイン電流の1/Nの大きさの電流を流す。サイズ比1/Nは例えば1/1000程度の値とすることができ、それにより電流検出用MOSトランジスタM2に流れる電流Isは非常に小さなものとすることができ、電流検出用の抵抗R3に流れる無駄な電流を減らすことができる。また、この実施例のカレントリミット回路14には、出力端子OUTと接地点GNDとの間に直列に接続された抵抗R4、MOSトランジスタM4、M5からなる回路が設けられている。そして、上記電流検出用MOSトランジスタM2と抵抗R3との接続ノードN1に、MOSトランジスタM4のゲート端子が接続されるとともに、MOSトランジスタM5はゲート端子とドレイン端子が結合されダイオードとして機能するようにされている。さらに、抵抗R4とMOSトランジスタM4との接続ノードN2にゲート端子が接続され、ソース端子が入力端子INに、またドレイン端子が電圧制御用トランジスタM1のゲート端子に、接続されたPチャネルMOSトランジスタM6が設けられている。従って、抵抗R4、MOSトランジスタM4、M5からなる回路は、入力端子としてのノードN1の電位が高くなると出力端子としてのノードN2の電位が低くなる電圧特性変換回路として機能する。さらに、本実施例のカレントリミット回路14には、上記抵抗R3とMOSトランジスタM3との接続ノードN3と接地点GNDとの間に、ゲート端子に出力電圧Voutが印加された短絡検出用のMOSトランジスタM7およびM8が設けられている。MOSトランジスタM7およびM8がオン状態にされると、抵抗R3から流れる電流がM7およびM8を通して接地点へ流れるため、M7およびM8は電流バイパス回路として機能する。この実施例では、MOSトランジスタM7としてノーマリオン素子であるデプレッション型MOSトランジスタが使用され、MOSトランジスタM8として他の素子M1~M6と同様なエンハンスメント型MOSトランジスタが使用され、M7,M8の回路のしきい値電圧がエンハンスメント型MOSトランジスタのみである場合図6に比べて低くなるように設定されている。なお、図1において、符号M1,M2,M6が付されているトランジスタはPチャネルMOSトランジスタであり、それ以外はNチャネルMOSトランジスタである。次に、上記のように構成されたカレントリミット回路14の動作について説明する。規定値以下の出力電流Ioutが電圧制御用トランジスタM1によって流されている通常の動作状態においては、M1とカレントミラー接続されたMOSトランジスタM2に、出力電流Ioutに比例した電流Is例えばIoutの1/1000が流れる。これとともに、誤差アンプ11によって出力電圧Voutが設定電圧例えば5VになるようにM1のゲート端子に対してフィードバック制御が行われる。その結果、ゲート端子が出力端子OUTに接続されている短絡検出用のMOSトランジスタM7のゲート電圧は充分に高く、MOSトランジスタM7はオン状態にされる。そのため、カレントミラーのMOSトランジスタM2に流れる電流Isは、抵抗R3およびMOSトランジスタM7を通して接地点GNDへ流れる。これにより、抵抗R3とMOSトランジスタM7M3との接続ノードN3の電位は、接地電位に近い電位となるので、M2とR3との接続ノードN1の電位も低く、ノードN1にゲート端子が接続されているMOSトランジスタM4はオフに近い状態にされ、M4に流れる電流I4が絞られて抵抗R4に流れる電流が小さく抑えられる。その結果、抵抗R4とMOSトランジスタM4との接続ノードN2にゲート端子が接続されているMOSトランジスタM6がオフ状態にされる。次に、負荷の短絡などで出力電流Ioutが増大したとするとカレントミラーのMOSトランジスタM2の電流Isが増加しノードN1の電位が高くなり、MOSトランジスタM4に流れる電流I4も増加して抵抗R4とMOSトランジスタM4との接続ノードN2の電位が下がる。そして、出力電流Ioutが予め設定した制限電流値Ilimに達すると、ノードN2の電位がMOSトランジスタM6のしきい値電圧よりも低くなって、M6が弱いオン状態にされる。そのため、誤差アンプ11の出力にかかわらず電圧制御用トランジスタM1のゲート電圧が高くされてM1がオフする方向に遷移し、出力電圧Voutが減少される図2のA点。そして、出力電圧Voutが例えば0.5Vのような比較的低い電圧に達すると、MOSトランジスタM7,M8の直列回路がオフ状態にされる。すると、抵抗R3を流れる電流Isは、MOSトランジスタM3を通して接地点GNDへ流れるようになる。これにより、抵抗R3とMOSトランジスタM3との接続ノードN3の電位は、M7,M8の直列回路がオフする前よりもが高くなり、MOSトランジスタM4がより強くオンされ、抵抗R4に流れる電流I4が増加してMOSトランジスタM6が強いオン状態にされ、電圧制御用トランジスタM1のゲート電圧を持ち上げてこれをオフさせる。その結果、出力電流Ioutが急激に減少し、出力電圧Voutも下がり始める図2のB点。この実施例のカレントリミット回路では、上記のように、ダイオードとして作用するMOSトランジスタM3と並列にしきい値の低いMOSトランジスタM7,M8の直列回路からなる電流バイパス回路を設けているため、出力電圧Voutが比較的低い電圧例えば1Vに設定された場合であっても、ほぼ一定の電流制限ポイント図2のA~A点で電流制限をかけることができる。デプレッションMOSトランジスタM7を使用しない図6に示すカレントリミット回路においては、B点がVout=1V近傍であったのに対し、本実施例の回路では、B点がVout=0.5V付近まで下がる。そのため、図6に示すカレントリミット回路を使用したレギュレータにおいては、出力電圧Voutの設定電圧が1Vであるような場合には、図7に示すように、A’のようなポイントで過電流保護機能が働いてしまうのに対し、本実施例の回路を適用したレギュレータでは、出力電圧Voutの設定電圧が1Vであっても、図2に示すように、本来のカレントリミットポイントであるA点の近傍で過電流保護機能が働くようになる。ここで、図3を用いて、短絡検出用のMOSトランジスタのしきい値について説明する。図3Aは短絡検出用のMOSトランジスタとしてデプレッション型MOSトランジスタのみを使用した場合の等価回路、Bは短絡検出用のMOSトランジスタとしてデプレッション型MOSトランジスタおよびエンハンスメント型MOSトランジスタを使用した実施例の場合の等価回路、Cは短絡検出用のMOSトランジスタとしてエンハンスメント型MOSトランジスタのみを使用したカレントリミット回路図6の場合の等価回路である。図4には、図3A,B,Cの各回路について、ゲート端子に印加される入力電圧VINを変化させた場合のドレイン電流の変化を示す。図4において、符号aが図3Aの回路のドレイン電流特性、符号bが図3Bの回路のドレイン電流特性、符号cが図3Cの回路のドレイン電流特性である。図4より、図3Aの回路のしきい値電圧は0V以下、図3Cの回路のしきい値電圧は約0.8Vであるのに対し、図3Bの回路のしきい値電圧は約0.3Vであることが分かる。図1のカレントリミット回路は、上記のように、しきい値電圧が約0.3Vである図3Bの回路を使用しているため、図2に示すような過電流保護特性を有することができる。図5は、上記実施例のカレントリミット回路の変形例を示す。具体的には、上記実施例では、抵抗R3と短絡検出用のMOSトランジスタM7との接続ノードN3と接地点との間に、M7,M8と並列にダイオード接続のMOSトランジスタM3を設けているが、図5の変形例では、このMOSトランジスタM3の代わりにPN接合などのダイオードD1を接続している。ダイオードD1ではなく抵抗を接続してもよい。MOSトランジスタM4と直列に接続されたダイオード接続のMOSトランジスタM5についても同様である。以上本発明者によってなされた発明を実施形態に基づき具体的に説明したが、本発明は前記実施形態に限定されるものではない。例えば前記実施形態では、電流制限用のトランジスタM6としてPチャネルMOSトランジスタを使用しているが、NチャネルMOSトランジスタを使用すること可能である。ただし、NチャネルMOSトランジスタを使用すると該トランジスタにおけるドレインソース間の電圧降下がPチャネル型の場合に比べて大きくなり、過電流保護機能が働く際に電圧制御用トランジスタM1を充分にオフさせることができない。これに対し、前記実施例のように、電流制限用のトランジスタM6としてPチャネルMOSトランジスタを使用するとともに、出力電流を検出する回路M2,R3,M3の検出電圧を入力とし、抵抗R4とMOSトランジスタM4とダイオード接続のMOSトランジスタM5とが直列に接続されてなる回路電圧特性変換回路を設けて電流制限用のトランジスタM6を制御することで、過電流保護機能が働く際に電圧制御用トランジスタM1を充分なオフ状態にさせることができる。また、図1のレギュレータにおいては、電圧制御用トランジスタM1としてMOSトランジスタを使用したものを示したが、本発明は、MOSトランジスタの代わりにバイポーラトランジスタを使用した回路にも適用することができる。また、前記実施形態のレギュレータICにおいては、誤差アンプ11の基準となる基準電圧Vrefを生成する基準電圧回路をチップ内部に設けているが、外部端子を設けて基準電圧Vrefをチップ外部より与えるように構成しても良い。フィードバック電圧VFBを生成するブリーダ抵抗R1,R2もオンチップの素子でなく、外付けの素子で構成可能である。さらに、以上の説明では、本発明をシリーズレギュレータICに適用した例を説明したが、本発明にそれに限定されるものではなく、二次電池を充電する充電装置を構成する充電制御用ICにも利用することができる。"