"第1の通信装置から上りフレームを受信して、当該上りフレームに含まれる判定用入力データに基づいて、当該上りフレームの転送先を特定し、当該転送先が第2の通信装置宛ての場合には、当該上りフレームを第2の通信装置へ転送し、当該転送先が自装置宛ての場合には、当該上りフレームを取り込んで処理するフレーム転送装置であって、前記上りフレームに含まれる判定用入力データを判定するための判定用比較データと当該上りフレームの転送先を示す転送先情報とを含む判定条件が複数登録されている判定テーブルと、受信した上りフレームの判定用入力データに基づいて、前記判定テーブルから対応する判定条件を検索し、得られた判定条件に含まれる転送先情報に基づいて当該上りフレームの転送先を判定するフレーム判定部とを備え、前記判定テーブルは、それぞれ1つ以上の記憶回路からなるMMは2以上の整数個の記憶領域を有し、前記フレーム判定部は、前記判定テーブルのM個の記憶領域に対応して設けられたM個のデータ選択部およびM個の比較回路を有し、これら記憶領域から並列的に読み出した判定条件に含まれる判定用比較データを、それぞれ対応するデータ選択部で前記上りフレームから選択した判定用入力データと、それぞれ対応する比較回路により比較し、これら比較回路で得られたM個の比較結果に基づいて、これら判定条件のうち当該判定用入力データと一致した判定用比較データを含む判定条件から前記転送先情報を取得し、前記各記憶領域の使用状態を示す外部からの設定に基づいて、前記記憶領域を構成する前記記憶回路、前記記憶領域と対応する前記データ選択部、および前記記憶領域と対応する比較回路のうちのいずれか1つまたは複数からなる回路部のうち、使用状態の記憶領域と対応する回路部へ電源を供給し、未使用状態の記憶領域に対応する回路部への電源供給を遮断する電源制御部をさらに備えることを特徴とするフレーム転送装置。請求項1に記載のフレーム転送装置において、前記判定テーブルは、M個の前記記憶領域に代えて、KKはMの約数である個の前記記憶領域を有し、前記フレーム判定部は、M/K個の比較判定部と、前記上りフレームをこれら比較判定部のいずれか1つへ振り分けるデータ振分部とを有し、前記各比較判定部は、前記判定テーブルのK個の記憶領域に対応して設けられたK個のデータ選択部およびK個の比較回路を有し、これら記憶領域から並列的に読み出した判定条件に含まれる判定用比較データを、それぞれ対応するデータ選択部で前記上りフレームから選択した判定用入力データと、それぞれ対応する比較回路により比較し、これら比較回路で得られたK個の比較結果に基づいて、これら判定条件のうち当該判定用入力データと一致した判定用比較データを含む判定条件から前記転送先情報を取得することを特徴とするフレーム転送装置。第1の通信装置から上りフレームを受信して、当該上りフレームに含まれる判定用入力データに基づいて、当該上りフレームの転送先を特定し、当該転送先が第2の通信装置宛ての場合には、当該上りフレームを第2の通信装置へ転送し、当該転送先が自装置宛ての場合には、当該上りフレームを取り込んで処理するフレーム転送装置で用いられるフレーム判定方法であって、判定テーブルが、前記上りフレームに含まれる判定用入力データを判定するための判定用比較データと当該上りフレームの転送先を示す転送先情報とを含む判定条件を複数登録するステップと、フレーム判定部が、受信した上りフレームの判定用入力データに基づいて、前記判定テーブルから対応する判定条件を検索し、得られた判定条件に含まれる転送先情報に基づいて当該上りフレームの転送先を判定するステップとを備え、前記判定テーブルは、それぞれ1つ以上の記憶回路からなるMMは2以上の整数個の記憶領域を有し、前記フレーム判定部が、前記判定テーブルのM個の記憶領域に対応して設けられたM個のデータ選択部およびM個の比較回路を有し、これら記憶領域から並列的に読み出した判定条件に含まれる判定用比較データを、それぞれ対応するデータ選択部で前記上りフレームから選択した判定用入力データと、それぞれ対応する比較回路により比較し、これら比較回路で得られたM個の比較結果に基づいて、これら判定条件のうち当該判定用入力データと一致した判定用比較データを含む判定条件から前記転送先情報を取得するステップと、電源制御部が、前記各記憶領域の使用状態を示す外部からの設定に基づいて、前記記憶領域を構成する前記記憶回路、前記記憶領域と対応する前記データ選択部、および前記記憶領域と対応する比較回路のうちのいずれか1つまたは複数からなる回路部のうち、使用状態の記憶領域と対応する回路部へ電源を供給し、未使用状態の記憶領域に対応する回路部への電源供給を遮断するステップとをさらに備えることを特徴とするフレーム判定方法。このような従来のPONシステムで用いられるOLT50フレーム転送装置では、フレーム分離部53において入力されたフレームがOLT宛てか否かを判定する場合、MACアドレスとType/Length値等を用いることができる。例えば、IEEE802.3で規定されているPON用制御フレームであるMPCPMultiPointControlProtocolフレームについては、Type/Length値が16進数表示で8808であれば、OLT宛てのフレームであると判定することが可能である。また、OAMOperationsAdministrationandMaintenanceフレームと呼ばれている監視制御用のフレームについては宛先MACアドレスが16進数表示で01-80-C2-00-00-02であり、Type/Length値が16進数表示で8809であれば、OLT宛てのフレームであると判定することが可能である。前述した特許文献1には、OLT宛てのフレームをソフトウェア処理用の記憶装置70に転送することは明記されていないが、OAMの処理等、ソフトウェア処理が必要である。OLTの外部または内部に設けられたCPUで、OAM処理等のソフトウェア処理を行うためには、OLT宛てのフレームの一部もしくは全部を記憶装置70に転送することが必要となる。図18は、従来のOLTの他の構成を示すブロック図である。ここでは、前述した図16の構成と比較して、ソフトウェア処理用の記憶装置70が追加されており、制御フレーム処理部54からOLT宛てのフレームの一部もしくは全部が記憶装置70へ書き込まれることになる。図19は、従来のフレーム分離部の構成を示すブロック図である。このような従来のOLT50において、ONUから送信された上りフレームを、制御フレーム処理部54とフレーム転送処理部60とへ分離するフレーム分離部53は、図19のような構成となる。このうち、フレーム判定部53Aは、入力された上りフレームの宛先MACアドレス等と、フレーム判定テーブル53B内に登録されている各判定条件とを比較することにより、当該上りフレームの転送先を判定する。図20は、従来のフレーム判定テーブルの構成例である。フレーム判定テーブル53Bには、エントリごとに、エントリ有効無効表示、追加条件有無表示、判定用入力データ位置、判定用入力データビット位置、判定用比較データ、および転送先が登録されている。このうち、追加条件有無表示は、次エントリを組み合わせて判定を行うか否かを示す情報である。判定用入力データ位置は、判定に使用するMACアドレス等を指定する情報であり、この例では、0が宛先MACアドレス、1が送信元MACアドレス、2が送信元MACアドレスの直後の6byte、3が上記2の直後の6byteを指定している。また、判定用入力データビット位置は、判定用入力データ位置で指定されたMACアドレス等のうち、さらに判定に用いるビットを指定するマスク情報である。判定用比較データは、判定用入力データビット位置で指定されたビットと比較するデータである。転送先は、比較結果に応じた入力フレームの転送先を示す情報であり、この例では、0はフレーム転送処理部60、1はフレーム処理回路54B内のMPCPフレーム等処理回路、2はソフトウェア処理用の記憶装置70を示している。エントリ有効無効表示は、当該エントリの有効/無効を示す情報である。このような、フレーム判定部53Aでの上りフレームの転送先判定処理と並行して、レイテンシ吸収部53Cは、フレーム判定部53Aでの処理所要時間だけ、第1の送受信回路52から入力された上りフレームに遅延を与えた後、データ付与部53Dへ出力する。データ付与部53Dは、レイテンシ吸収部53Cからの上りフレームのプリアンブルに対して、フレーム判定部53Aから通知された転送先を付与した後、出力先振分部53Eへ出力する。図21は、従来のデータ付与部から出力される上りフレームの構成例である。前述の図17に示したフレームとの違いは、プリアンブルに転送先が挿入されている点である。出力先振分部53Eは、データ付与部53Dからの上りフレームのプリアンブルに付与されている転送先に基づいて、当該上りフレームをフレーム転送処理部60または制御フレーム処理部54のいずれかへ出力する。具体的には、この例では、転送先が0の場合には、フレーム転送処理部20へ出力し、転送先が1の場合には、フレーム処理回路14B内のMPCPフレーム等処理回路図示せずへ出力し、転送先が2の場合には、記憶装置30へ出力する。図22は、従来の制御フレーム処理部の構成を示すブロック図である。このようなOLT50において、ONUから送信された制御フレームを、フレーム処理回路54Bと記憶装置70とへ分離する制御フレーム処理部54は、図22のような構成となる。このうち、転送先振分部54Aは、フレーム分離部53からの上りフレームのプリアンブルに付与されている転送先に基づいて、当該上りフレームをフレーム処理回路54Bまたは記憶装置70のいずれかへ転送する。フレーム処理回路54Bは、転送先振分部54Aからの上りフレームに基づいて、各ONUにLLIDを自動的に割り当てるための発見処理Discoveryプロセスや上り信号ONUからOLT宛ての信号の調停といった、PONの制御に関する処理や、各ONUのLLID等のPON-IFポート情報を帯域割当処理部55へ転送する処理を行う。データ書込部54Cは、転送先振分部54Aからの上りフレームの一部もしくは全部を記憶装置70へ書き込む処理を行う。このようにして、従来のOLTでは、OAM処理等のソフトウェア処理を行うためには、OLT宛てのフレームの一部もしくは全部を、ソフトウェア処理用の記憶装置70へ、転送することになる。ここで、このような構成を持つ従来のOLT50では、図20のフレーム判定テーブル53Bのエントリ数が大きくなると、フレーム判定に要する処理時間が大きくなる、もしくは、処理時間を短縮するために同じ回路を多数搭載しなければならなくなり、OLTの回路規模および消費電力が大きくなるという課題がある。例えば、フレーム判定テーブル53Bのエントリ数が512の場合エントリのアドレスとして0から511まで使用する、フレーム判定テーブルから1エントリ1アドレスずつ読み出して、判定処理を行うと512回の読み出しが必要となる。従来のOLTは、通常125MHzのクロックで内部の回路を動かすため、512回の読み出しには最低で8ns×512=4096nsの時間がかかることになる。一方、従来のPONGE-PONで伝送するフレームの最短時間はプリアンブルの時間を含めて8ns×72=576ns、フレーム間の最小間隔8ns×12=96nsを加えても672nsなので、判定処理を672ns以内に完了させるか、もしくは、複数フレームの判定処理を並行して行って、1フレーム当たりの平均処理時間を672ns以下にする必要がある。これに対する一例として、フレーム判定テーブル53Bから複数の判定条件を並列的に読み出して処理する構成が考えられる。図23は、フレーム判定テーブルの一構成例である。図24は、フレーム判定部の一構成例である。ここでは、フレーム判定テーブル53Bのエントリ数が512の場合にフレーム判定部の処理を672ns以内に完了させる構成例が示されている。図23に示すように、フレーム判定テーブル53Bを8個のメモリ1~8で構成し、それぞれのメモリに、アドレスを1ずつずらしたエントリアドレス8n~8n7を付与して判定条件を格納している。また、これら判定条件ごとに、データ選択部1~8および比較器1~8を設けて、入力フレームから選択したMACアドレスとメモリから読み出した判定条件のMACアドレスとを、並列的に比較している。この構成によれば、各メモリから8個の判定条件を並列的に読み出すことができるため、エントリ数が512の場合、読み出し回数を64回に削減することができる。これにより、8エントリ分の処理を1クロック8nsで行う場合には、8ns×64=512nsで判定処理を完了させることができる正確には、読み出し開始前の処理および読み出し終了後の処理に別途数クロック程度必要だが、672ns以内に判定処理を完了させることが可能である。ここで、図24におけるフレーム判定部53Aでの各要素回路等の動作について説明する。データ選択部1~8は、フレーム判定テーブル53Bから読み出した判定条件に含まれる判定用入力データ位置情報にしたがって、上りフレームの判定条件から比較対象とする入力データを選択して比較器1~比較器8に入力する。比較器1~8は、フレーム判定テーブル53Bから読み出した判定条件に含まれる判定用比較データを、データ選択部1~8から出力された入力データと比較する。その際に、フレーム判定テーブル53Bから読み出した判定条件に含まれる判定用入力データビット位置情報により、比較するビットの位置を選択して図20のアドレス1のように全ビットを比較対象とする場合もある一致しているか否かを出力する。判定回路は、比較器1~8の比較結果とフレーム判定テーブル53Bから読み出した判定条件に含まれるエントリ有効無効表示、追加条件有無表示、および転送先を参照し、64回512エントリのテーブル読み出し、比較判定を行った結果を最終判定する。データ選択部1~8で、異なる判定用入力データ位置に対応するデータを同時に出力するためには、上りフレームのデータはすべての判定用入力データ位置に対応するデータを同時に出力する必要があるが、そのための回路は図24では省略している。例えば、判定用入力データ位置が、図20に記載されている4通りだけであれば、入力フレームの先頭宛先MACアドレスから24byteのデータを蓄積して、全24byte192bitのデータをパラレルに出力する回路を搭載し、データ選択部1~8はそのパラレルデータから必要なデータを選択すれば良い。このように、従来のOLT50において、判定テーブルの検索処理を行うための回路構成を並列化することにより、フレーム判定テーブル53Bの検索処理時間を短縮できる。したがって、例えば、フレーム判定テーブル53Bのエントリ数が512の場合、フレーム判定部53Aでの判定処理を672ns以内に完了させるためには、比較器等を8個並列に搭載すればよい。一方、OLTに要求されるフレーム判定テーブルのエントリの数は、適用するシステムにより異なる。MPCPフレームとOAMフレームの判定だけを行い、それ以上のエントリを使用しないOLTもありうる。したがって、例えば、512エントリに対応するOLTを多様なシステムに適用する場合、フレーム判定テーブル53Bの一部のエントリしか使わないことになる。このため、判定テーブルの検索処理を行うための回路構成を並列化することにより、検索処理の高速化を実現できるものの、判定テーブルの使用状態によっては、上記回路構成のうちの一部が無駄な動作を行うものとなり、OLT全体の消費電力が無駄に消費されるという課題がある。本発明はこのような課題を解決するためのものであり、判定テーブルの検索処理を行うための回路構成を並列化した場合でも、判定テーブルの使用状態に応じて、不要な消費電力を削減できるフレーム判定技術を提供することを目的としている。このような目的を達成するために、本発明にかかるフレーム転送装置は、第1の通信装置から上りフレームを受信して、当該上りフレームに含まれる判定用入力データに基づいて、当該上りフレームの転送先を特定し、当該転送先が第2の通信装置宛ての場合には、当該上りフレームを第2の通信装置へ転送し、当該転送先が自装置宛ての場合には、当該上りフレームを取り込んで処理するフレーム転送装置であって、上りフレームに含まれる判定用入力データを判定するための判定用比較データと当該上りフレームの転送先を示す転送先情報とを含む判定条件が複数登録されている判定テーブルと、受信した上りフレームの判定用入力データに基づいて、判定テーブルから対応する判定条件を検索し、得られた判定条件に含まれる転送先情報に基づいて当該上りフレームの転送先を判定するフレーム判定部とを備え、判定テーブルは、それぞれ1つ以上の記憶回路からなるMMは2以上の整数個の記憶領域を有し、フレーム判定部は、判定テーブルのM個の記憶領域に対応して設けられたM個のデータ選択部およびM個の比較回路を有し、これら記憶領域から並列的に読み出した判定条件に含まれる判定用比較データを、それぞれ対応するデータ選択部で上りフレームから選択した判定用入力データと、それぞれ対応する比較回路により比較し、これら比較回路で得られたM個の比較結果に基づいて、これら判定条件のうち当該判定用入力データと一致した判定用比較データを含む判定条件から転送先情報を取得し、各記憶領域の使用状態を示す外部からの設定に基づいて、記憶領域を構成する記憶回路、記憶領域と対応するデータ選択部、および記憶領域と対応する比較回路のうちのいずれか1つまたは複数からなる回路部のうち、使用状態の記憶領域と対応する回路部へ電源を供給し、未使用状態の記憶領域に対応する回路部への電源供給を遮断する電源制御部をさらに備えている。また、本発明にかかる上記フレーム転送装置の一構成例は、判定テーブルに、M個の記憶領域に代えて、KKはMの約数である個の記憶領域を設け、フレーム判定部に、M/K個の比較判定部と、上りフレームをこれら比較判定部のいずれか1つへ振り分けるデータ振分部とを設け、各比較判定部は、判定テーブルのK個の記憶領域に対応して設けられたK個のデータ選択部およびK個の比較回路を有し、これら記憶領域から並列的に読み出した判定条件に含まれる判定用比較データを、それぞれ対応するデータ選択部で上りフレームから選択した判定用入力データと、それぞれ対応する比較回路により比較し、これら比較回路で得られたK個の比較結果に基づいて、これら判定条件のうち当該判定用入力データと一致した判定用比較データを含む判定条件から転送先情報を取得するようにしたものである。また、本発明にかかるフレーム判定方法は、第1の通信装置から上りフレームを受信して、当該上りフレームに含まれる判定用入力データに基づいて、当該上りフレームの転送先を特定し、当該転送先が第2の通信装置宛ての場合には、当該上りフレームを第2の通信装置へ転送し、当該転送先が自装置宛ての場合には、当該上りフレームを取り込んで処理するフレーム転送装置で用いられるフレーム判定方法であって、判定テーブルが、上りフレームに含まれる判定用入力データを判定するための判定用比較データと当該上りフレームの転送先を示す転送先情報とを含む判定条件を複数登録するステップと、フレーム判定部が、受信した上りフレームの判定用入力データに基づいて、判定テーブルから対応する判定条件を検索し、得られた判定条件に含まれる転送先情報に基づいて当該上りフレームの転送先を判定するステップとを備え、判定テーブルは、それぞれ1つ以上の記憶回路からなるMMは2以上の整数個の記憶領域を有し、フレーム判定部が、判定テーブルのM個の記憶領域に対応して設けられたM個のデータ選択部およびM個の比較回路を有し、これら記憶領域から並列的に読み出した判定条件に含まれる判定用比較データを、それぞれ対応するデータ選択部で上りフレームから選択した判定用入力データと、それぞれ対応する比較回路により比較し、これら比較回路で得られたM個の比較結果に基づいて、これら判定条件のうち当該判定用入力データと一致した判定用比較データを含む判定条件から転送先情報を取得するステップと、電源制御部が、各記憶領域の使用状態を示す外部からの設定に基づいて、記憶領域を構成する記憶回路、記憶領域と対応するデータ選択部、および記憶領域と対応する比較回路のうちのいずれか1つまたは複数からなる回路部のうち、使用状態の記憶領域と対応する回路部へ電源を供給し、未使用状態の記憶領域に対応する回路部への電源供給を遮断するステップとをさらに備えている。本発明によれば、フレーム判定テーブルのうち、使用しない記憶領域を構成するメモリや、フレーム判定部のうち、使用しない記憶領域と対応するデータ選択部や比較回路に対する電源供給を遮断することができる。したがって、判定テーブルの検索処理を行うための回路構成を並列化した場合でも、判定テーブルの使用状態に応じて、不要な消費電力を削減することが可能となる。次に、本発明の実施の形態について図面を参照して説明する。[第1の実施の形態]まず、図1および図2を参照して、本発明の第1の実施の形態にかかるPONシステム100について説明する。図1は、第1の実施の形態にかかるPONシステムの構成を示すブロック図である。図1に示すように、このPONシステム100において、ONU第1の通信装置nn=1~3は、UNIUserNetworkInterfaceを介してユーザ装置nと接続されている。各ONUは、光通信路を介して1つの光スプリッタに共通接続されており、さらにこの光スプリッタは、光通信路を介して1つのOLT10と接続されている。このOLT10には、SNI側に設けられたSNIポートに、SNIを介して上位装置第2の通信装置が接続されている。また、上位装置には、事業者側のネットワークサービス網NWが接続されている。[OLT]次に、図2を参照して、本実施の形態にかかるOLT10フレーム転送装置の構成について説明する。図2は、第1の実施の形態にかかるOLTの構成を示すブロック図である。本実施の形態にかかるOLT10における、従来のOLTとの構成上の違いは、フレーム分離部内の使用しないメモリ等への電源供給を遮断するための手段が設けられていることである。図2に示すように、OLT10フレーム転送装置には、主な機能部として、PONポート11、第1の送受信回路12、フレーム分離部13、制御フレーム処理部14、帯域割当処理部15、フレーム多重部16、第2の送受信回路18、SNIポート19、フレーム転送処理部20、および記憶装置30が設けられている。第1の送受信回路12は、PONポート11に接続されたODNを介してONUとフレームを送受信するための回路である。第2の送受信回路18は、SNIポート19を介して接続された事業者ネットワークNWとのインターフェースになる回路である。フレーム分離部13は、第1の送受信回路12より入力された上りフレームのうちから、OLT宛てのフレームPONの制御に用いられる制御フレームもしくはソフトウェア処理に用いられる制御フレームを分離して、制御フレーム処理部14へ出力するとともに、その他のフレームをフレーム転送処理部20へ送信する処理部である。フレーム多重部16は、フレーム転送処理部20からの下りフレームと制御フレーム処理部14からの制御フレームを時分割的に多重し、第1の送受信回路12に対して送信する処理部である。フレーム転送処理部20は、フレーム分離部13と第2の送受信回路18の双方から受信したフレームについて、それぞれの宛先MACアドレス等に基づき、フレームの転送処理を行う処理部である。制御フレーム処理部14は、各ONUにLLIDを自動的に割り当てるための発見処理Discoveryプロセスや、上り信号ONUからOLT宛ての信号の調停といった、PONの制御に関する処理、さらには、各ONUのLLID等のPON-IFポート情報を帯域割当処理部15へ転送する処理を行う処理部である。帯域割当処理部15は、制御フレーム処理部14からの要求に従い、ONUへの帯域送信開始時刻と送信データ量割当や、制御フレーム処理部14から転送されたPON-IFポート情報の管理を行う処理部である。記憶装置30は、OLTの外部または内部に設けられたCPU図示せずで実行するソフトウェア処理について、当該ソフトウェア処理の対象となる処理データを記憶する装置である。[第1の実施の形態の動作]次に、本実施の形態にかかるOLT10のフレーム転送処理について詳細に説明する。まず、図3~図5を参照して、本実施の形態にかかるOLT10のフレーム分離部13について説明する。図3は、第1の実施の形態にかかるフレーム分離部の構成を示すブロック図である。図4は、第1の実施の形態にかかるフレーム判定テーブルの構成例である。図5は、第1の実施の形態にかかるデータ付与部から出力される上りフレームの構成例である。図3に示すように、フレーム分離部13には、主な機能部として、フレーム判定部13A、フレーム判定テーブル13B、レイテンシ吸収部13C、データ付与部13D、出力先振分部13E、および電源制御部13Fが設けられている。フレーム判定部13Aは、第1の送受信回路12から入力された上りフレームに含まれる宛先MACアドレスなどの判定用入力データと、フレーム判定テーブル13B内に登録されている各判定条件の判定用比較データとを比較することにより、当該上りフレームの転送先OLT宛判定情報を判定し、データ付与部13Dへ通知する。図4に示すように、フレーム判定テーブル13Bには、判定条件として、エントリごとに、エントリ有効無効表示、追加条件有無表示、判定用入力データ位置、判定用入力データビット位置、判定用比較データ、および転送先転送先情報が登録されている。フレーム判定テーブル13Bにおいて、追加条件有無表示は、次エントリを組み合わせて1つの判定条件として判定を行うか否かを示す情報である。判定用入力データ位置は、判定に使用するMACアドレス等を指定する情報であり、この例では、0が宛先MACアドレス、1が送信元MACアドレス、2が送信元MACアドレスの直後の6byte、3が上記2の直後の6byteを指定している。また、判定用入力データビット位置は、判定用入力データ位置で指定されたMACアドレス等のうち、さらに判定に用いるビットを指定するマスク情報である。判定用比較データは、判定用入力データビット位置で指定されたビットと比較するデータである。転送先OLT宛判定情報は、比較結果に応じた入力フレームの転送先を示す情報であり、この例では、0はフレーム転送処理部20、1はフレーム処理回路14B内のMPCPフレーム等処理回路、2はソフトウェア処理用の記憶装置30を示している。エントリ有効無効表示は、当該エントリの有効/無効を示す情報である。したがって、例えば、送信元MACアドレスの直後の2byteが16進数表示で8808の上りフレームが第1の送受信回路12から入力された場合、当該上りフレームがフレーム判定テーブル13Bのアドレス0の判定条件にマッチするので、転送先は1、すなわち、後述する制御フレーム処理部14内のフレーム処理回路14Bとなる。アドレス0のエントリにおいて、判定用入力データビット位置が0になっているビットは、その位置のビットを比較対象としないという意味であり、Type/Length値のみを比較対象としている。一方、宛先MACアドレスが16進数表示で01-80-C2-00-00-02であり、かつ、送信元MACアドレスの直後の2byteが16進数表示で8809の上りフレームが入力された場合、当該上りフレームがフレーム判定テーブル13Bのアドレス1とアドレス2の条件にマッチする。したがって、当該上りフレームは、事業者ネットワーク宛てのデータフレームではなく、OLT10宛の制御フレームであることが確認され、その転送先は2、すなわち記憶装置30であると判定される。また、アドレス1のエントリにおいて、追加条件の有無が有としているが、これは、アドレス1の判定条件だけで転送先を判定せずに、次のアドレス、この場合はアドレス2の判定条件と合わせて判定するという意味である。したがって、この例では、アドレス1とアドレス2のどちらか一方だけの判定条件しかマッチしなかった場合、当該判定条件をすべて満たしていないと判定する。このようにして、フレーム判定テーブル13Bのどのアドレスの判定条件にもマッチしない上りフレームが入力された場合、当該上りフレームは、OLT10宛の制御フレームではなく事業者ネットワーク宛てのデータフレームであることが確認され、その転送先はフレーム転送処理部20と判定される。このような、フレーム判定部13Aでの上りフレームの転送先判定処理と並行して、レイテンシ吸収部13Cは、フレーム判定部13Aでの処理所要時間だけ、第1の送受信回路12から入力された上りフレームに遅延を与えた後、データ付与部13Dへ出力する。データ付与部13Dは、レイテンシ吸収部13Cからの上りフレームのプリアンブルに対して、フレーム判定部13Aから通知された転送先OLT宛判定情報を付与した後、出力先振分部13Eへ出力する。図5に示すように、データ付与部13Dから出力される上りフレームには、図21に示した従来のフレーム構成と同様に、転送先情報が挿入される。この例では、0はフレーム転送処理部20、1はフレーム処理回路14B内のMPCPフレーム等処理回路、2はソフトウェア処理用の記憶装置30を示している。出力先振分部13Eは、データ付与部13Dからの上りフレームのプリアンブルに付与されている転送先に基づいて、当該上りフレームをフレーム転送処理部20または制御フレーム処理部14のいずれかへ出力する。具体的には、この例では、転送先OLT宛判定情報が0の場合には、フレーム転送処理部20へ出力し、転送先が1の場合には、フレーム処理回路14B内のMPCPフレーム等処理回路図示せずへ出力し、転送先が2の場合には、記憶装置30へ出力する。電源制御部13Fは、OLT10の外部からハードウェアまたはソフトウェア図示せずにより入力されるユーザ設定に基づいて、後述するフレーム判定テーブル13Bに設けられた各記憶領域を構成するメモリ記憶回路、各記憶領域と対応してフレーム判定部13Aに設けられたデータ選択部、各記憶領域と対応してフレーム判定部13Aに設けられた比較回路のうちのいずれか1つまたは複数からなる回路部のうち、使用状態の記憶領域と対応する回路部へ電源を供給し、未使用状態の記憶領域とする回路部への電源供給を遮断する。次に、図6を参照して、本実施の形態にかかるOLT10の制御フレーム処理部14について説明する。図6は、第1の実施の形態にかかる制御フレーム処理部の構成を示すブロック図である。図6の制御フレーム処理部14には、主な機能部として、転送先振分部14A、フレーム処理回路14B、およびデータ書込部14Cが設けられている。転送先振分部14Aは、フレーム分離部13からの制御フレームのプリアンブルに付与されている転送先に基づいて、当該上りフレームをフレーム処理回路14Bまたはデータ書込部14Cのいずれかへ転送する。フレーム処理回路14Bは、転送先振分部14Aからの制御フレームに基づいて、各ONUにLLIDを自動的に割り当てるための発見処理Discoveryプロセスや上り信号ONUからOLT宛ての信号の調停といった、PONの制御に関する処理や、各ONUのLLID等のPON-IFポート情報を帯域割当処理部15へ転送する処理を行う。データ書込部14Cは、転送先振分部14Aから入力された制御フレームを記憶装置30へ書き込む処理を行う。次に、図7および図8を参照して、本実施の形態にかかるOLT10のフレーム分離部13内に設けられた、フレーム判定テーブル13Bとフレーム判定部13Aについて説明する。図7は、第1の実施の形態にかかるフレーム判定テーブルのメモリ構成例である。図8は、第1の実施の形態にかかるフレーム判定部の構成を示すブロック図である。図7には、フレーム判定テーブル13Bのエントリ数が512の場合のメモリ構成例が示されている。図8には、図7の構成のフレーム判定テーブル13Bを用いて、1フレーム当たりの平均処理時間を672ns以下にするフレーム処理部の構成例が示されている。本実施の形態にかかるフレーム判定テーブル13Bとフレーム判定部13Aには、電源制御部13Fからの指示に応じて、使用しない回路部への電源供給を遮断するスイッチなどの回路要素図示せずが搭載されている。また、ここでは、1つの記憶領域が1つのメモリ記憶回路/半導体メモリで構成されている場合を例として説明するが、1つの記憶領域が複数のメモリで構成されている場合には、当該記憶領域を構成する各メモリを単位として電源供給を制御すればよい。OLTに要求されるフレーム判定テーブルのエントリの数は、適用するシステムにより異なる。MPCPフレームとOAMフレームの判定だけを行い、それ以上のエントリを使用しないOLTもありうる。したがって、例えば、512エントリに対応するOLTを多様なシステムに適用する場合、フレーム判定テーブルの極一部のエントリしか使わないことになり、使用しないハードウェアの電力を削減省電力化できることが望まれる。図7のメモリ構成例では、フレーム判定テーブル13Bが8個のメモリ1~8に分割されている。また、図8のフレーム判定部13Aには、これらメモリ1~8に対応して、データ選択部1~8と比較器1~8が設けられている。図7の<設定1>の例では、エントリ数が512個の場合が示されており、それぞれのメモリ1~8に、アドレスを1ずつずらしたエントリアドレス8n~8n7nは、0~63の整数を付与して判定条件を格納している。また、入力フレームからデータ選択部1~8で選択した判定用入力データと、メモリ1~8から読み出した各判定条件に含まれる判定用比較データとを、比較器1~8で並列的に比較している。この場合、全てのメモリ1~8に給電している。また、<設定2>の例では、エントリ数が256個の場合が示されており、メモリ1~4に、アドレスを1ずつずらしたエントリアドレス4n~4n3を付与して判定条件を格納している。この場合、8個のメモリ1~8のうち、4個のメモリ1~4へ給電し、残りの4個のメモリ5~8への給電を遮断することが可能である。同じく、<設定3>の例では、エントリ数が128個の場合が示されており、メモリ1~2に、アドレスを1ずつずらしたエントリアドレス2n~2n1を付与して判定条件を格納している。この場合、8個のメモリ1~8のうち、2個のメモリ1~2へ給電し、残りの6個のメモリ3~8への給電を遮断することが可能である。また、図7の構成において、使用するエントリ数が64個以下であれば、<設定4>に示すように、メモリ1にアドレスnを付与して判定条件を格納できる。この場合、8個のメモリ1~8のうち、1個のメモリ1へ給電し、残りの7個のメモリ2~8への給電を遮断することが可能である。ただし、このようにメモリ1~8への給電を部分的に遮断すると、使用可能なエントリアドレスが非連続となり、使用しにくくなってしまう。この問題を解決するためには、使用するエントリの数に合わせて図7のようにアドレスの配置を変える機能をフレーム分離部13内に設ければ良い。また、フレーム判定テーブル13Bを図7のような構成にした場合、使用するエントリの数が小さい場合には、図8内の一部の回路への給電を遮断することが可能となる。例えば、使用するエントリ数が64個以下であれば、フレーム判定テーブル13Bのメモリ2~8への給電を遮断するので、メモリ2~8の出力を受信するデータ選択部2~8や比較器2~8への給電を遮断することが可能である。ただし、比較器2~8への給電を遮断すると、その出力が不安定な状態となる可能性があるので、図7の設定に応じてフレーム判定部13Aの判定回路の一部の入力をマスクする入力値を無視する機能をフレーム分離部13内に設ければ良い。[第1の実施の形態の効果]このように、本実施の形態は、フレーム判定テーブル13B判定テーブルに、それぞれ1つ以上の記憶回路からなるMMは2以上の整数個の記憶領域を設けるとともに、フレーム判定部13Aに、フレーム判定テーブル13BのM個の記憶領域に対応して設けられたM個のデータ選択部およびM個の比較回路とを有し、これら記憶領域から並列的に読み出した判定条件に含まれる判定用比較データを、それぞれ対応するデータ選択部で上りフレームから選択した判定用入力データと、それぞれ対応する比較回路により比較し、これら比較回路で得られたM個の比較結果に基づいて、これら判定条件のうち当該判定用入力データと一致した判定用比較データを含む判定条件から転送先情報を取得するようにしたものである。これに加えて、電源制御部13Fで、各記憶領域の使用状態を示す外部からの設定に基づいて、記憶領域を構成するメモリ記憶回路、記憶領域と対応するデータ選択部、および記憶領域と対応する比較回路のうちのいずれか1つまたは複数からなる回路部のうち、使用状態の記憶領域と対応する回路部へ電源を供給し、未使用状態の記憶領域に対応する回路部への電源供給を遮断するようにしたものである。これにより、フレーム判定テーブル13Bのうち、使用しない記憶領域を構成するメモリや、フレーム判定部13Aのうち、使用しない記憶領域と対応するデータ選択部や比較回路に対する電源供給を遮断することができる。したがって、判定テーブルの検索処理を行うための回路構成を並列化した場合でも、判定テーブルの使用状態に応じて、不要な消費電力を削減することが可能となる。また、本実施の形態では、OLT10を例として説明したが、実際には、OLTやONUなど、OSI参照モデルのレイヤ2において、フレーム判定テーブルとフレーム判定部を使用してフレームの転送先を判定する構成を有するフレーム転送装置であれば、前述と同様に本実施の形態を適用でき、同様の作用効果を得ることができる。この際、フレーム転送装置の通信相手が、ONUや上位装置に限定されるものではなく、フレームを送受信する一般的な通信装置第1および第2の通信装置であってもよい。また、このフレーム転送装置は、光通信で使用されるものに限定されるものではなく、電気信号や無線信号を用いた通信で使用されるものであっても、前述と同様にして適用でき、同様の作用効果が得られる。[第2の実施の形態]次に、図9~図10を参照して、本発明の第2の実施の形態にかかるPONシステム100について説明する。図9は、第2の実施の形態にかかるフレーム判定テーブルのメモリ構成例である。図10は、第2の実施の形態にかかるフレーム判定部の構成を示すブロック図である。図9には、フレーム判定テーブル13Bのエントリ数が512個の場合のメモリ構成例が示されている。図10には、図9の構成のフレーム判定テーブル13Bを用いて、複数フレームの判定処理を並行して行って、1フレーム当たりの平均処理時間を672ns以下にするフレーム処理部の構成例である。本実施の形態と第1の実施の形態との違いは、OLTのフレーム分離部13内のフレーム判定テーブル13Bとフレーム判定部13Aの構成の違いのみである。本実施の形態にかかるフレーム判定テーブル13Bとフレーム判定部13Aにも、電源制御部13Fからの指示に応じて、使用しない回路部への電源供給を遮断するスイッチなどの回路要素図示せずが搭載されている。図9のメモリ構成例では、フレーム判定テーブル13Bのエントリ数が512個の場合のメモリ構成例が示されており、ここではフレーム判定テーブル13Bを4個のメモリ1~4に分割している。図9の<設定1>の例では、エントリ数が512個の場合が示されており、それぞれのメモリ1~4に、アドレスを1ずつずらしたエントリアドレス8n~8n3nは、0~127の整数を付与して判定条件を格納している。この場合、全てのメモリ1~8に給電している。同じく<設定2>の例では、エントリ数が256個の場合が示されており、それぞれのメモリ1~2に、アドレスを1ずつずらしたエントリアドレス8n~8n1を付与して判定条件を格納している。この場合、4個のメモリ1~4のうち、2個のメモリ1~2へ給電し、残りの2個のメモリ3~4への給電を遮断することが可能である。図9の構成において、使用するエントリ数が128個以下であれば、<設定3>に示すように、メモリ1にアドレスnを付与して判定条件を格納できる。この場合、4個のメモリ1~4のうち、1個のメモリ1へ給電し、残りの3個のメモリ2~4への給電を遮断することが可能である。ただし、このようにメモリ1~4への給電を部分的に遮断すると、使用可能なエントリアドレスが非連続となり、使用しにくくなってしまう。この問題を解決するためには、使用するエントリの数に合わせて図9のようにアドレスの配置を変える機能をフレーム分離部13内に設ければ良い。図10のフレーム判定部13Aには、2つの比較判定部1,2とデータ振分部とが設けられている。データ振分部は、第1の送受信回路12から入力された上りフレームのデータを、並列的に接続されている比較判定部1,2のいずれかへ振り分ける機能を有している。また、比較判定部1,2は、前述した図8のフレーム判定部13Aと同様の回路構成をそれぞれ有し、フレーム判定テーブル13Bから並列的に読み出された判定条件を、並列して比較判定する機能を有している。これにより、これら比較判定部1,2でそれぞれ異なる上りフレームのデータに対する比較判定を並行して行うことが可能な構成となっている。図9に示した<設定1>の例では、それぞれのフレームの512エントリ分の処理を128回の読み出しで行う。4エントリ分の処理を1クロック8nsで行うことにより、8ns×128=1024nsで2個のフレームの判定処理を完了させることができる正確には、読み出し開始前の処理および読み出し終了後の処理に別途数クロック程度必要だが、1344ns以内に2個のフレームの判定処理を完了させることが可能である。したがって、1フレーム当たりの平均処理時間を672ns以下にすることが可能である。図10の構成例と図8の構成とを比較すると、構成要素の差分としては、フレーム判定テーブル13Bのメモリ分割数の差分と、図10内のデータ振分部の有無である。データ振分部は、以下のような動作とすることにより、小規模な回路で構成することが可能である。データ振分部は、OLT10の初期設定終了後、フレーム判定部13Aに最初に上りフレームが入力された場合、直ちに、その上りフレームのデータを比較判定部1に入力して、判定処理を開始する。なお、この際、比較判定部2は動作する必要がないので、クロックゲーティング等により、比較判定部2の消費電力を削減省電力化することが可能である。最初の上りフレームの判定処理を行っている途中に、次の上りフレームがフレーム判定部13Aに入力される可能性がある。このため、データ振分部は、判定処理中に次の上りフレームが入力された場合、そのデータを比較判定部2に振り分けて処理を開始する。最初のフレームの処理を処理開始から1344ns以内に完了させることにより、この後、3番目の上りフレームが入力されるタイミングよりも、最初の上りフレームの判定処理が完了するタイミングの方が早くなるので、2番目の上りフレームの判定処理を行っている途中に3番目の上りフレームが入力された場合は、そのデータを比較判定部1に振り分けて判定処理を開始することができる。なお、上記のように2個のフレームの処理を並行して行う場合、フレーム判定テーブル13Bから読み出された同じ判定条件が比較判定部1と比較判定部2の両方に入力される。このため、図4に記載されている追加条件有無表示を使用する場合には、比較判定部1および比較判定部2の動作開始タイミングを以下のように数クロック程度調整しなければならない場合がある。例えば、上記の並列処理例において、2番目の上りフレームが入力され、そのデータを比較判定部2に入力する準備ができた時点で、フレーム判定テーブル13Bがエントリアドレス4jjは、0~127の整数~4j3の値を出力していた場合、その直後に2番目の上りフレームの判定処理を開始すると、2番目の上りフレームの比較処理はエントリアドレス4j4jは、0~126の整数~4j7の値ただしj=127だった場合はエントリアドレス0~3から開始することになる。この際、エントリアドレス4j3の追加条件有無表示が有だった場合、2番目の上りフレームの最後のエントリエントリアドレス4j3の処理が終わるまで、最初のエントリエントリアドレス4j4等の情報を保持しておく必要がある。このような状態を避けるためには、各上りフレームの処理を開始するエントリの直前のエントリの追加条件有無表示が無であれば良い。したがって、例えば、フレーム判定テーブル13Bを設定する際に、エントリアドレス8k7kは、0~63の整数のエントリの追加条件有無表示は必ず無にするという制約を行う。また、上記のエントリアドレス4j3が追加条件有無表示が有である可能性があるエントリの場合は、エントリアドレス4j7の追加条件有無表示は必ず無なので、4j4ではなく、4j8を比較開始エントリとすれば良い。この場合、1クロックだけ、比較判定部2の動作開始を遅らせれば良い。以上のような機能を搭載したとしてもデータ振分部は小規模な回路で実現可能である。一方、フレーム判定テーブル13Bのメモリ分割数の差分は、図9に示した本実施の形態の構成の方が、図7の構成よりも消費電力が小さくなるという特徴がある。メモリの消費電力は、ワード数×データビット幅で決定するビット容量にほぼ比例するメモリコア部の消費電力と、出力データのビット幅に大きく依存する周辺回路の消費電力に分けられる。図9の構成と図7の構成で、ワード数×データビット幅で決定するビット容量は同じなので、メモリコア部の消費電力は差分がない。一方、分割されたメモリ1個ごとの出力データのビット幅は、図9も図7の構成と同じなので、分割後の各個別メモリの周辺回路の消費電力はほぼ同じ値となる。したがって、メモリの個数が少ない出力データのビット幅の合計値が少ない分、図9の構成の方が図7の構成よりも消費電力が小さくなる。また、判定処理に必要となるエネルギーについても本実施の形態の方が小さくなる。図7および図8の構成で、1回の読み出しに必要となるエネルギーをE_8とすると、1フレーム処理するたびに必ず64回の読み出しを行うため、E_8×64×フレーム入力数のエネルギーが必要となる。一方、図10に示した本実施の形態の構成で、1回の読み出しに必要となるエネルギーをE_4とすると、比較判定部1と比較判定部2が同時に動作しないような条件で上りフレームが入力される場合については、1フレーム処理するたびに必ず128回の読み出しを行うため、E_4×128×フレーム入力数のエネルギーが必要となる。このE_4は、図7および図8の構成のE_8のほぼ半分の値となるので、比較判定部1と比較判定部2が同時に動作しないような条件で上りフレームが入力される場合、必要となるエネルギーは、図7および図8の構成と同等となる。しかし、比較判定部1と比較判定部2が同時に動作するようなタイミングで上りフレームが入力されると、1回の読み出しで同時に2個の上りフレームの判定処理を行う期間が発生するので、その同時動作の期間については、読み出しに使用する1フレーム当たりのエネルギーはほぼ半分になる。比較判定部1と比較判定部2が同時に動作する条件は、上りフレーム長LLは、64~115の整数byteのフレームの後にフレーム間ギャップGGは、12以上の整数byteで次の上りフレームが入力され、LGが127以下の場合である。しかし、このような条件は、PONシステムにおいては、かなりの頻度で発生する。上りフレームについても、上りの帯域を有効に利用するために、ONUにおいて例えば64byteのMPCPフレームの直後にその他のフレームの送信を行うと、上記の条件が発生する。本実施の形態の構成で、比較判定部1と比較判定部2が同時に動作する、クロック単位での時間の確率をPPは、0~1の実数とすると、使用するエネルギーは、E_4×128×フレーム入力数-E_4×動作時間×Pとなる。ただし、動作時間は、フレーム間ギャップの時間を含み、入力されたすべての上りフレームの処理に要した合計クロック時間である。このため、Pが0でなければ、図7および図8の構成よりも小さなエネルギーで同数の上りフレームの処理を行うことができる。また、フレーム判定テーブル13Bを図9のような構成にした場合、使用するエントリの数が小さい場合には、図10内の一部の回路への給電を遮断することが可能となる。例えば、使用するエントリ数が128個以下であれば、フレーム判定テーブル13Bのメモリ2~4への給電を遮断するので、メモリ2~4の出力を受信するデータ選択2~4と比較器2~4への給電を遮断することが可能である。ただし、比較器2~4への給電を遮断すると、その出力が不安定な状態となる可能性があるので、図9の設定に応じて、判定回路の一部の入力をマスクする入力値を無視する機能を、比較判定部1および比較判定部2内に設ければ良い。また、図9の設定により、各エントリアドレスのデータが出力されるタイミングおよびメモリ位置メモリ番号が変わるので、図9の設定に応じて以下のように、フレーム判定部の動作を変える必要がある。図9の設定が<設定1>の場合は、本実施の形態ですでに説明した動作とすれば良い。<設定1>の場合には、エントリアドレス4j3が追加条件有無表示が有である可能性があるエントリであるか否かの確認を行う。一方、<設定2>の場合は、エントリアドレス2j1が追加条件有無表示が有である可能性があるエントリであるか否かの確認を行う。また、エントリアドレス2j1の追加条件有無表示が有である可能性がある場合に、次に読み出されるエントリアドレス2j3の追加条件有無表示が無であることは保証できない。このため、追加条件有無表示が必ず無であるエントリアドレス8k7に該当するアドレスを読み出すまで待ってその直後のタイミングで、判定処理中に入力されたフレームの比較処理を開始する。また、<設定3>の場合は、エントリアドレスjが追加条件有無表示が有である可能性があるエントリであるか否かの確認を行い、設定2の場合と同様に、追加条件有無表示が必ず無であるエントリアドレス8k7に該当するアドレスを読み出すまで待ってその直後のタイミングで、判定処理中に入力されたフレームの比較処理を開始する。なお、本実施の形態では、図9に示したように、フレーム判定テーブル13Bにおける記憶領域の分割数を、図7,8に示した8個の半分である4個とし、比較判定部を2つ設けることにより、最大2フレームの同時処理を可能とする構成について説明したが、同時処理可能なフレームの数をより大きくすることも可能であり、その場合も同様の効果がある。例えば、図10のフレーム判定において比較判定部を4個搭載することにより、フレーム判定テーブル13Bを2個のメモリで構成することが可能となる。前述したように、メモリの消費電力には、出力データのビット幅に大きく依存する周辺回路の消費電力も含まれているため、フレーム判定テーブル13Bにおける記憶領域の分割数Mを削減することにより、フレーム判定テーブル13B全体での消費電力を削減できる。本実施の形態によれば、比較判定部をM/KKはMの約数である個設けた場合、フレーム判定テーブル13Bにおける記憶領域の分割数を、M個からK個に削減することができる。この結果、OLT10の消費電力および消費エネルギーを削減することができる。[第3の実施の形態]次に、本発明の第3の実施の形態にかかるOLT10について説明する。本実施の形態にかかるOLT10における、第1の実施の形態との構成上の違いは、制御フレーム処理部14において、フレーム分離部13からの上りフレームの一部または全部を記憶装置30への書き込む際、当該上りフレームのLLIDごとに、記憶装置30への書き込み頻度を制限する機能が設けられていることである。図11~図14を参照して本実施の形態にかかるOLT10のフレーム転送処理部20について説明する。図11は、第3の実施の形態にかかるフレーム分離部の構成を示すブロック図である。図12は、第3の実施の形態にかかるフレーム判定テーブルの構成例である。図13は、第3の実施の形態にかかるデータ付与部から出力される上りフレームの構成例である。図14は、第3の実施の形態にかかる制御フレーム処理部の構成を示すブロック図である。まず、図11を参照して、本実施の形態にかかるOLT10のフレーム分離部13について説明する。図11に示すように、フレーム分離部13には、主な機能部として、フレーム判定部13A、フレーム判定テーブル13B、レイテンシ吸収部13C、データ付与部13D、出力先振分部13E、および電源制御部13Fが設けられている。フレーム判定部13Aは、第1の送受信回路12から入力された上りフレームに含まれる宛先MACアドレスなどの判定用入力データと、フレーム判定テーブル13B内に登録されている各判定条件の判定用比較データとを比較することにより、当該上りフレームの転送先OLT宛判定情報とフレーム種別IDとを判定し、データ付与部13Dへ通知する。図12に示すように、フレーム判定テーブル13Bには、エントリごとに、エントリ有効無効表示、追加条件有無表示、判定用入力データ位置、判定用入力データビット位置、判定用比較データ、転送先、およびフレーム種別IDが登録されている。本実施の形態にかかるフレーム判定テーブル13Bは、前述の図20に示した従来のフレーム判定テーブル53Bと比較して、エントリごとにフレーム種別IDの項目が追加されている。フレーム判定テーブル13Bにおいて、追加条件有無表示は、次エントリを組み合わせて1つの判定条件として判定を行うか否かを示す情報である。判定用入力データ位置は、判定に使用するMACアドレス等を指定する情報であり、この例では、0が宛先MACアドレス、1が送信元MACアドレス、2が送信元MACアドレスの直後の6byte、3が上記2の直後の6byteを指定している。また、判定用入力データビット位置は、判定用入力データ位置で指定されたMACアドレス等のうち、さらに判定に用いるビットを指定するマスク情報である。判定用比較データは、判定用入力データビット位置で指定されたビットと比較するデータである。転送先OLT宛判定情報は、比較結果に応じた入力フレームの転送先を示す情報であり、この例では、0はフレーム転送処理部20、1はフレーム処理回路14B内のMPCPフレーム等処理回路、2はソフトウェア処理用の記憶装置30を示している。エントリ有効無効表示は、当該エントリの有効/無効を示す情報である。フレーム種別IDは、当該エントリの判定条件と一致した上りフレームに対して、予め割り当てられている種別IDである。複数の判定条件で、1つのフレーム種別IDを共用されることもある。制御フレーム処理部14では、上りフレームのフレーム数をLLIDごとに計数する際、予め指定されたフレーム種別IDが付与されている上りフレームについてのみフレーム数を計数するようにすることができる。これにより、特定種別の上りフレームのフレーム数に基づいて、記憶装置30への書き込みを抑制でき、指定されていない種別の上りフレームのフレーム数を除外することができる。したがって、例えば、送信元MACアドレスの直後の2byteが16進数表示で8808の上りフレームが、第1の送受信回路12から入力された場合、当該上りフレームがフレーム判定テーブル13Bのアドレス0の判定条件にマッチするので、転送先は1、すなわち、後述する制御フレーム処理部14内のフレーム処理回路14Bとなり、フレーム種別IDは0となる。アドレス0のエントリにおいて、判定用入力データビット位置が0になっているビットは、その位置のビットを比較対象としないという意味であり、Type/Length値のみを比較対象としている。一方、宛先MACアドレスが16進数表示で01-80-C2-00-00-02であり、かつ、送信元MACアドレスの直後の2byteが16進数表示で8809の上りフレームが入力された場合、当該上りフレームがフレーム判定テーブル13Bのアドレス1とアドレス2の判定条件にマッチする。したがって、当該上りフレームは、事業者ネットワーク宛てのデータフレームではなく、OLT10宛の制御フレームであることが確認され、その転送先は2、すなわち記憶装置30であると判定され、フレーム種別IDは2となる。また、アドレス1のエントリにおいて、追加条件の有無が有としているが、これは、アドレス1の判定条件だけで転送先を判定せずに、次のアドレス、この場合はアドレス2の判定条件と合わせて判定するという意味である。したがって、この例では、アドレス1とアドレス2のどちらか一方だけの判定条件しかマッチしなかった場合、当該判定条件をすべて満たしていないと判定する。このようにして、フレーム判定テーブル13Bのどのアドレスの判定条件にもマッチしない上りフレームが入力された場合、当該上りフレームは、OLT10宛の制御フレームではなく事業者ネットワーク宛てのデータフレームであることが確認され、その転送先はフレーム転送処理部20と判定される。このような、フレーム判定部13Aでの上りフレームの転送先判定処理と並行して、レイテンシ吸収部13Cは、フレーム判定部13Aでの処理所要時間だけ、第1の送受信回路12から入力された上りフレームに遅延を与えた後、データ付与部13Dへ出力する。データ付与部13Dは、レイテンシ吸収部13Cからの上りフレームのプリアンブルに対して、フレーム判定部13Aから通知された転送先OLT宛判定情報とフレーム種別IDとを付与した後、出力先振分部13Eへ出力する。図13に示すように、データ付与部13Dから出力される上りフレームには、前述の図21に示した従来のフレーム構成と比較して、そのプリアンブルにフレーム種別IDが挿入されている点が相違する。出力先振分部13Eは、データ付与部13Dからの上りフレームのプリアンブルに付与されている転送先に基づいて、当該上りフレームをフレーム転送処理部20または制御フレーム処理部14のいずれかへ出力する。具体的には、この例では、転送先OLT宛判定情報が0の場合には、フレーム転送処理部20へ出力し、転送先が1の場合には、フレーム処理回路14B内のMPCPフレーム等処理回路図示せずへ出力し、転送先が2の場合には、記憶装置30へ出力する。次に、図14を参照して、本実施の形態にかかるOLT10の制御フレーム処理部14について説明する。図14の制御フレーム処理部14には、主な機能部として、転送先振分部14A、フレーム処理回路14B、データ書込部14C、個別カウンタ14D、書込制御部14E、およびカウンタ制御部14Fが設けられている。転送先振分部14Aは、フレーム分離部13から入力された制御フレームのプリアンブルに付与されている転送先に基づいて、当該制御フレームをフレーム処理回路14Bまたは書込制御部14Eのいずれかへ転送する。フレーム処理回路14Bは、転送先振分部14Aから入力された制御フレームに基づいて、各ONUにLLIDを自動的に割り当てるための発見処理Discoveryプロセスや上り信号ONUからOLT宛ての信号の調停といった、PONの制御に関する処理や、各ONUのLLID等のPON-IFポート情報を帯域割当処理部15へ転送する処理を行う。個別カウンタ14Dは、ONUに個別のLLIDごとに設けられて、フレーム分離部13から入力された制御フレームのうち、カウンタ制御部14Fから指示されたLLIDおよびフレーム種別ID後述のように、特定のフレーム種別が指示されない場合もあるが付与された制御フレームについて、当該制御フレームのLLIDごとに制御フレームのフレーム数を計数する。また、カウンタ制御部14Fからカウンタリセット信号が入力された場合、LLIDごとの各カウンタをリセットクリアする。書込制御部14Eは、LLIDごとに、個別カウンタからの計数結果とカウンタ制御部14Fで設定されたしきい値とを比較し、計数結果がしきい値以下の場合には当該LLIDを持つ制御フレームについて書き込み可と判定し、計数結果がしきい値を越えた時点で当該LLIDを持つ計数対象の制御フレームについて書き込み不可と判定する。そして、判定結果が書き込み可の場合、指示されたLLIDを持つ制御フレームをデータ書込部14Cへ出力し、判定結果が書き込み不可の場合、指示されたLLIDを持つ計数対象の制御フレームをデータ書込部14Cへ出力せずに破棄する。カウンタ制御部14Fは、LLIDごとに外部から設定入力された、当該LLIDに関する1つもしくは複数の特定フレーム種別を、個別カウンタへ指示することができ、LLIDに共通または個別に外部から設定入力された、書き込み可否判定に用いるしきい値を、書込制御部14Eへ指示する。なお、フレーム種別による計数対象の限定を行わない様に個別カウンタに指示することも可能である。また、LLIDごとの各カウンタをリセットクリアするためのカウンタリセット信号を、一定間隔で個別カウンタへ出力する。これにより、フレーム分離部13から入力された制御フレームの一部または全部からなるデータについて、記憶装置30へ書き込まれる際のデータ書込量が抑制されることになる。この際は、データ書込量は、ONUに個別のLLIDごとに抑制され、その上限もLLIDごとに個別に設定可能である。また、設定されていないLLIDやフレーム種別IDの制御フレームについては計数されない。これにより、指定されていないLLIDやフレーム種別のフレームのフレーム数は除外される。したがって、例えば、前述した図12のうちフレーム種別IDが2となるOAMフレームを計数対象とし、各LLIDに対するしきい値を20とし、個別カウンタでの計数期間リセット周期を1秒とした場合、制御フレーム処理部14から記憶装置30へ書き込まれるOAMフレームの数は、1秒間に最大で、20フレーム×使用しているリンクアップ中のLLIDの数リンクアップ中のONUの台数と同じとなる。ここで、OLT10で使用するLLIDの数接続するONUの台数の上限が32の場合、制御フレーム処理部14から記憶装置30へ書き込まれるOAMフレームの数は、1秒間に最大で640フレームとなる。したがって、当該OAMフレームに対するOAM処理等のソフトウェア処理を行うためには、OLT10の外部または内部に設けられたCPUとして、640フレーム/秒の処理が可能なものを使用すれば、仮にONUが640フレーム/秒以上のOAMフレームを送信したとしても、OAMフレームに関するソフトウェア処理が追いつかなくなるような状態は発生しない。このように、本実施の形態は、制御フレーム処理部14で、フレーム分離部13から入力された制御フレームについて、当該制御フレームに付与されているLLIDごとに、当該制御フレームのフレーム数を計数し、一定の計数期間における当該フレーム数が予め設定されているしきい値以下の場合には、当該制御フレームの一部または全部を、処理データとして記憶装置30へ書き込み、当該フレーム数が当該しきい値を越えた時点で当該記憶装置30に対する当該LLIDを持つ計数対象の制御フレームのデータの書き込みを停止するようにしたものである。これにより、フレーム分離部13から入力された制御フレームの一部または全部からなるデータについて、記憶装置30へ書き込まれる際のデータ書込量を抑制することができる。したがって、記憶装置30へ書き込みデータ量が増大することにより、記憶装置30内のデータを処理するソフトウェアの処理負荷が増大して、処理が間に合わなくなるという状況を回避することができる。このため、ONUからの制御フレーム数が増大しても、ソフトウェア処理を適正に実行することが可能となる。また、本実施の形態では、制御フレーム処理部14において、ONUに個別のLLIDごとに設けた個別カウンタ14Dにより、制御フレーム数を計数するとともに、当該計数結果に応じて、当該LLIDを持つ計数対象の制御フレームの書き込みを停止するようにしたので、特定のONUからの制御フレーム数が増加した場合には、当該ONUからの計数対象の制御フレームについてのみ個別に書き込みを停止することができる。このため、他のONUからの制御フレームについては、記憶装置30へ書き込まれることとなり、他のONUに対する影響を抑止することができる。また、個別カウンタ14Dにおいて、計数対象として設定されていないLLIDやフレーム種別IDの制御フレームについては、計数されない。これにより、指定されていないLLIDやフレーム種別のフレームのフレーム数を除外することができ、記憶装置30に対する不要な書込抑制を回避することができる。また、本実施の形態では、カウンタ制御部14Fで、LLIDごとに外部から設定入力された、当該LLIDに関する1つもしくは複数の特定フレーム種別を、個別カウンタ14Dへ指示することができ、LLIDに共通または個別に外部から設定入力されたしきい値を、書込制御部14Eへ指示するようにしたので、制御フレームに対する書込制御を、ONUごとに固有の通信形態に応じて、最適な制御内容に調整することができる。また、本実施の構成において、制御フレーム処理部14内の個別カウンタ14Dを、全LLID16進数表示で0000~FFFF分用意せず、OLT10がサポートするONUの台数分例えば、32台だけ搭載することが可能である。その場合、どのLLIDをカウント対象として、各個別カウンタ14Dに記録するのかを、ソフトウエアもしくは外部のハードウェアから設定できるようにする必要がある。しかし、このような回路を追加したとしても、全LLID分の個別カウンタ14Dを用意した場合と比較して、回路規模が小さくなり、消費電力も小さくなる。[第4の実施の形態]次に、本発明の第4の実施の形態にかかるOLT10について説明する。第3の実施の形態では、フレーム分離部13において、上りフレームの転送先を判定する際、制御フレーム処理部14またはフレーム転送処理部20のいずれか一方を選択する場合を例として説明した。本実施の形態では、制御フレーム処理部14およびフレーム転送処理部20の両方へ上りフレームを転送する場合について説明する。本実施の形態において、フレーム分離部13は、上りフレームの転送先として、制御フレーム処理部14またはフレーム転送処理部20のいずれか一方、または両方の、合計3種類を判定する。具体的には、前述した図12のフレーム判定テーブル13Bにおいて、各エントリの転送先として、0はフレーム転送処理部20のみ、1はフレーム処理回路14Bのみ、2は記憶装置30のみ、3はフレーム転送処理部20と記憶装置30の両方、というように設定する。これにより、上りフレームのうち、所定の判定条件と一致する上りフレームを、フレーム転送処理部20と記憶装置30の両方に出力することができる。なお、前述した図12のフレーム判定テーブル13Bでは、フレーム種別IDを1つの独立した項目として設定する構成となっているが、フレーム種別IDの領域を用意せずに、フレーム判定テーブル13Bのアドレスをフレーム種別IDとして使用することも可能である。この際、MPCPフレームの場合は、マッチするアドレスが0なので、フレーム種別IDとしてアドレスの0を使用すればよい。また、OAMフレームの場合は、アドレス1とアドレス2の両方にマッチするが、追加条件有無表示が無のアドレスである2をフレーム種別IDとして使用すればよい。この実施の形態の場合も、前述した第3の実施の形態と同様の効果がある。[第5の実施の形態]次に、本発明の第5の実施の形態にかかるOLT10について説明する。本実施の形態では、制御フレーム処理部14の個別カウンタ14Dおよびカウンタ制御部14Fのうち、使用しない回路への給電を遮断するための回路が追加される。例えば、個別カウンタ14Dを、全LLID16進数表示で0000~FFFF分について用意せず、OLT10がサポートするONUの台数分として32台分32個だけ搭載する場合、そのOLT10に接続されているONUが31台以下使用するLLIDが31個以下の時には使用しない個別カウンタ14Dへの給電を遮断する。個別カウンタ14Dへの給電を遮断する場合、カウンタ制御部14Fのうち、給電を遮断する個別カウンタ14Dの設定を行う回路への給電も遮断することができる。なお、これら個別カウンタ14Dの1個ごとLLIDごとに給電を遮断する回路を設けても良いが、例えば、32個の個別カウンタ14Dを複数のグループに分けて、そのグループ単位に給電を遮断する回路を設けても良い。また、制御フレーム処理部14内の書込制御部14Eに、給電を遮断された個別カウンタ14Dの出力を無視するための回路を設ける。本実施の形態により、接続されるONUの台数使用するLLIDの数が小さい場合に消費電力を削減省電力化することが可能となる。また、給電を遮断したカウンタ等への給電遮断を解除することにより、運用中に使用する個別カウンタ14Dの個数を増やすことも可能である。給電を遮断した個別カウンタ14D等への給電遮断を解除する場合は、例えば、以下のような順番で給電遮断の解除を行えば良い。手順1:給電遮断されていた個別カウンタ14Dの給電遮断を解除手順2:給電遮断を解除した個別カウンタ14Dが正常に立ち上がったことを確認手順3:カウンタ制御部14F内の給電遮断を解除した個別カウンタ14Dを設定するための回路の給電遮断を解除手順4:カウンタ制御部14F内の給電遮断を解除した個別カウンタ14Dを設定するための回路が正常に立ち上がったことを確認手順5:書込制御部14E内の給電遮断を解除した個別カウンタ14Dの出力を無視するための回路の設定を無視しないモードに変更手順6:カウンタ制御部14F内の給電遮断を解除した個別カウンタ14Dを設定するための回路に必要な設定を実施[第6の実施の形態]次に、本発明の第6の実施の形態にかかるOLT10について説明する。本実施の形態では、制御フレーム処理部14内の個別カウンタ14Dのカウント値が閾値を超えた場合、その個別カウンタ14Dの電力を低減省電力化するための回路が追加される。例えば、個別カウンタ14Dをクロック信号を使用するフリップフロップで構成している場合、カウント値が閾値より大きな値に達した時に、該当する個別カウンタ14Dを構成しているフリップフロップへのクロック信号の供給を停止させる。クロックが停止すると、該当する個別カウンタ14Dの出力値は変化しなくなるカウント対象のフレームが入力されても出力値が変わらないが、カウンタ値がすでに閾値を超えているので、動作上は問題無い。なお、該当する個別カウンタ14Dをリセットする際に、該当する個別カウンタ14Dへのクロック信号の供給を再開させる。本実施の形態により、個別カウンタ14Dのカウント値が閾値を超えた場合にその個別カウンタの電力を低減省電力化することができる。[実施の形態の拡張]以上、実施の形態を参照して本発明を説明したが、本発明は上記実施の形態に限定されるものではない。本発明の構成や詳細には、本発明のスコープ内で当業者が理解しうる様々な変更をすることができる。また、各実施の形態については、矛盾しない範囲で任意に組み合わせて実施することができる。また、以上の各実施の形態では、記憶回路や比較回路などの回路部への電源供給を遮断することにより、電力消費を削減する場合を例として説明したが、これに限定されるものではない。例えば、回路部ごとに入力される処理動作用のクロック信号を供給停止することにより省電力化を行うようにしてもよく、前述した各実施の形態と同様の作用効果を得ることができる。"