"ダイオードと半導体スイッチング素子との直列回路を複数、並列に接続してなる混合ブリッジと、前記混合ブリッジの交流入力端子間にインダクタを介して接続された交流電源と、前記混合ブリッジの直流出力端子間に接続された平滑コンデンサと、前記交流電源の両端と前記混合ブリッジの一方の直流出力端子との間にそれぞれ接続された第1,第2のダイオードと、を備え、前記半導体スイッチング素子のオンオフにより、前記インダクタにエネルギーを蓄積すると共に前記インダクタの蓄積エネルギーを前記混合ブリッジを介して前記平滑コンデンサに放出する動作を繰り返して交流入力側の力率を改善する直流電源装置用力率改善回路において、前記第1のダイオードに並列に接続された第1のスイッチと、前記第2のダイオードに並列に接続された第2のスイッチと、前記第1,第2のスイッチを交互にオンオフさせるための制御回路と、を備えたことを特徴とする直流電源装置用力率改善回路。請求項1に記載した直流電源装置用力率改善回路において、前記制御回路は、前記交流電源の電圧極性を判別して前記第1,第2のスイッチをオンオフする手段からなることを特徴とする直流電源装置用力率改善回路。さて、図4の回路では、インダクタ5または6の電流が零になる期間が存在し、いわゆる電流断続モードが発生する。この電流断続モードでは、図5に示すように、混合ブリッジのスイッチング素子7または8の電圧に高周波振動が発生する。この高周波振動は、インダクタ5や6のインダクタンス値とスイッチング素子7や8の寄生容量のキャパシタンス値とによって決まる共振周波数の振動となり、この共振周波数は数百[kHZ]から数[MHz]に及ぶことがある。ここで、インダクタ5または6の電流が零になる期間では、ダイオード3または4がオフ状態となるため、混合ブリッジの出力側とアースとの間の電位変動が上記共振周波数の高周波電位変動となり、EMIノイズが増加するという問題がある。そこで、本発明の解決課題は、インダクタの電流が零になる期間を含めて全ての動作範囲でEMIノイズの低減を可能にした直流電源装置用力率改善回路を提供することにある。上記課題を解決するため、請求項1に係る発明は、ダイオードと半導体スイッチング素子との直列回路を複数、並列に接続してなる混合ブリッジと、前記混合ブリッジの交流入力端子間にインダクタを介して接続された交流電源と、前記混合ブリッジの直流出力端子間に接続された平滑コンデンサと、前記交流電源の両端と前記混合ブリッジの一方の直流出力端子との間にそれぞれ接続された第1,第2のダイオードと、を備え、前記半導体スイッチング素子のオンオフにより、前記インダクタにエネルギーを蓄積すると共に蓄積エネルギーを前記混合ブリッジを介して前記平滑コンデンサに放出する動作を繰り返して交流入力側の力率を改善する直流電源装置用力率改善回路において、前記第1のダイオードに並列に接続された第1のスイッチと、前記第2のダイオードに並列に接続された第2のスイッチと、前記第1,第2のスイッチを交互にオンオフさせるための制御回路と、を備えたものである。請求項2に係る発明は、請求項1に記載した直流電源装置用力率改善回路において、前記制御回路は、前記交流電源の電圧極性を判別して前記第1,第2のスイッチをオンオフする手段からなるものである。本発明によれば、インダクタの電流が零になる期間の混合ブリッジの出力側とアースとの間の電位変動が常に交流電源周波数の低周波電位変動になるため、全動作範囲においてEMIノイズを低減させることができる。以下、図に沿って本発明の実施形態を説明する。まず、図1はこの実施形態を示す回路図であり、図4と共通する構成要素には同一の参照符号を付してある。すなわち、ダイオード9とMOSFET等のスイッチング素子7との直列回路と、ダイオード10とスイッチング素子8との直列回路とを並列に接続して混合ブリッジを構成し、その一対の交流入力端子をインダクタ56及びフィルタコンデンサ2を介して交流電源1の両端に接続する。また、混合ブリッジの一対の直流出力端子の間に平滑コンデンサ11を接続すると共に、この平滑コンデンサ11の両端を直流出力端子12,13とする。更に、図4と同様に、フィルタコンデンサ2の両端とスイッチング素子7,8同士の接続点混合ブリッジの負側出力端子との間に、第1のダイオード3第2のダイオード4を図示の極性でそれぞれ接続し、これらのダイオード3,4に、第1のスイッチとしてのスイッチング素子14,第2のスイッチとしてのスイッチング素子15をそれぞれ並列に接続する。なお、スイッチング素子7,8,14,15をオンオフするための制御回路は、図示を省略してある。ここで、スイッチング素子14,15としては、図示するようにMOSFETを用いることが望ましい。すなわち、MOSFETは寄生ダイオードが構造的に内蔵されているので、図2に示す変形例のように、図1におけるダイオード3,4を省略した形で回路を構成することが可能である。なお、図2のような回路でも、請求項1に記載するように第1,第2のダイオードMOSFETの寄生ダイオードにそれぞれ第1,第2のスイッチMOSFET自体を並列に接続する構成は、等価的に実現されている。図1,図2の回路において、スイッチング素子7,8のオンオフによる力率改善動作は図4と同様である。また、スイッチング素子14または15を交互にオンオフすることにより、混合ブリッジの負側出力端子の電位を交流入力側の何れか一方に接続することができるため、インダクタ5,7を流れる電流が零になる期間が存在しても、スイッチング素子14または15のオンによって混合ブリッジの出力側とアースとの間の電位変動が常に交流電源周波数の低周波電位変動となり、いわゆる電流断続モードを含む全動作範囲でEMIノイズを低減させることができる。ここで、スイッチング素子14,15は、交流電源電圧の極性に応じてオンオフを制御することができる。例えば、交流電源電圧の極性が正インダクタ5からダイオード9に電流が流れる方向を正とするの場合は、スイッチング素子14をオンさせ、スイッチング素子15をオフさせる。逆に、交流電源電圧の極性が負の場合には、スイッチング素子14をオフさせ、スイッチング素子15オンさせることで、スイッチング損失をほとんど無視することが可能となる。この場合、交流電源電圧の極性判別にはコンパレータなどを用いてもよいし、図3に示すような制御回路を用いて交流電源電圧の極性を判別し、スイッチング素子14,15を駆動してもよい。すなわち、図3において、PNP型のトランジスタ22,23のエミッタをスイッチング素子14,15のゲートに接続し、トランジスタ22,23のコレクタを混合ブリッジの負側出力端子に接続する。また、トランジスタ22,23のベース-コレクタ間にツェナーダイオード1819を接続し、かつ、ベース-エミッタ間にダイオード2021を接続すると共に、ダイオード2021のアノードとフィルタコンデンサ2の両端との間に抵抗16,17を接続する。これらのトランジスタ22,23、ツェナーダイオード1819、ダイオード2021及び抵抗16,17により、スイッチング素子14,15の制御回路が構成される。上記構成によれば、制御回路内のツェナー電圧等の回路定数を適宜設定することにより、交流電源電圧の極性が正のときにトランジスタ22及びスイッチング素子14をオンスイッチング素子15はオフさせ、逆に交流電源電圧の極性が負のときにトランジスタ23及びスイッチング素子15をオンスイッチング素子14はオフさせることができ、交流電源電圧の極性に応じてスイッチング素子14,15を駆動することが可能になる。"