"複数のドレイン電極とゲート電極、および液晶層の対向側にあるコモン電極のそれぞれに対し、所定の電圧を印加して表示を実現する、アクティブマトリクス型液晶パネルに対し、該ドレイン電極へ表示データに応じた電圧レベルの階調電圧を印加する、液晶駆動装置であって、入力される電源電圧から複数レベルの正極性用と負極性用の基準電圧を生成する第1と第2のラダー抵抗と、該基準電圧を安定化する正極性用と負極性用のボルテージフォロア回路と、該正極性用と負極性用の基準電圧を外部から入力される交流化信号に応じて選択するスイッチと、選択された該基準電圧から前記階調電圧を生成する第3のラダー抵抗を含む液晶駆動装置。請求項1において、前記正極性用と負極性用のボルテージフォロア回路は、安定化容量を接続するタイプのボルテージフォロア回路である液晶駆動装置。複数のドレイン電極とゲート電極、および液晶層の対向側にあるコモン電極のそれぞれに対し、所定の電圧を印加して表示を実現する、アクティブマトリクス型液晶パネルに対し、該ドレイン電極へ表示データに応じた電圧レベルの階調電圧を印加する、液晶駆動回路であって、入力される電源電圧から複数レベルの正極性用と負極性用の基準電圧を生成する第1と第2のラダー抵抗と、該正極性用と負極性用の基準電圧を外部から入力される交流化信号に応じて選択する第1のスイッチと、選択された該基準電圧を安定化するボルテージフォロア回路と、該基準電圧から前記階調電圧を生成する第3のラダー抵抗と、該ボルテージフォロア回路の出力先と、2種類の安定化容量のどちらかを、該交流化信号に応じて選択的に接続する、第2のスイッチを具備する液晶駆動装置。請求項1~3のいずれかにおいて、前記第1と第2のラダー抵抗を共通化し、外部から入力される交流化信号に応じて、その抵抗値を変化させる液晶駆動装置。図13で示した階調電圧生成回路の出力は、後述する交流化動作等のタイミングで、液晶を含む容量成分が一斉に充放電する。この充放電に伴う急激な電流変化に対し、位相を補償するため、一般的にボルテージフォロア回路の出力には0.1~10μFの安定化容量が接続される。このように安定化容量はその値が大きく、階調電圧生成回路をIC化しても、安定化容量はICの外部に設ける必要があるため、部品点数が多くなるという課題があった。本発明の第1の目的は、安定化容量を必要としないボルテージフォロア回路を提供し、部品点数を削減することにある。次に、液晶表示装置においては、焼き付きに似た画質劣化を防止するため、液晶印加電圧の極性を一定の周期で反転する、いわゆる交流化動作と呼ばれる動作が必要である。この際、例えば正極性、負極性において階調電圧群の各レベルを異ならせる、いわゆる非対象駆動と呼ばれる方法により、コモン電圧の振幅低減、フリッカ等の画質劣化防止等の効果がある。この非対称駆動を、図13で示した階調電圧生成回路で実現するには、基準電圧のレベルを正極性、負極性で異ならせれば良い。ところが、基準電圧のレベルを周期的に変えると、安定化容量が充放電するため消費電力が増加する。本発明の第2の目的は、非対称駆動時における安定化容量の充放電電流を抑制し、消費電力の増加を回避することにある。さらに、液晶表示装置においては、生成する階調電圧群のレベル数に比べ、入力表示データの持つ色数が少ない場合が想定される。この際、不必要な階調電圧もラダー抵抗で生成しているため、結果としてラダー抵抗には無駄な定常電流が流れる。本発明の第3の目的は、表示色数に合わせてラダー抵抗に流れる定常電流の無駄を無くし、消費電力の増加を回避することにある。上記課題を解決するにあたり、始めに本発明の第1の目的である、安定化容量を必要としないボルテージフォロア回路ついて考える。まず、一般的なボルテージフォロア回路において仮に安定化容量を外した場合、一番問題となるのは、位相余裕が小さくなり発振し易くなることである。これを回避するには、ボルテージフォロア回路の出力と負荷との間に抵抗を入れると効果的である。しかしながら、抵抗成分を挿入すると、時定数が大きくなるため、電圧変動からの復帰時間が長くなる副作用が生じる。そこで、これらの課題を解決するボルテージフォロア回路を考案した。本発明のボルテージフォロア回路は、差動回路、第1と第2のバッファ回路、抵抗、2個の位相補償容量を備える。この回路構成の特徴は、第1と第2のバッファ回路の出力が、互いに抵抗を介して接続されているのと同時に、第1のバッファ回路の出力が差動回路の入力にフィードバックされ、第2のバッファ回路の出力が、ボルテージフォロア回路としての出力となっている点である。このように、ボルテージフォロア回路の出力と差動回路のフィードバック点との間に抵抗を設けることで、位相余裕が大きくでき、出力動作が安定する。同時に、第2のバッファ回路の出力で直接負荷を駆動できるため、時定数を小さくでき、電圧変動からの復帰時間を短くすることが可能である。次に、本発明の第2の目的である、非対称駆動時における安定化容量の充放電抑制は、上記した安定化容量を使用しない回路構成を用いることで実現可能である。従って、ここでは従来の安定化容量付きボルージフォロア回路に対し、充放電を抑制する手段を述べる。考え方としては、非対称駆動においても安定化容量に印加される電位が常に一定となればよい。そこで、正極性用、負極性用のボルテージフォロア回路を用意し、これらを切り替えて使用することにした。最後に、本発明の第3の目的である、ラダー抵抗に流れる定常電流の無駄を無くす手段については、不必要な階調電圧を生成する部分のラダー抵抗を切り離す、あるいは高抵抗なものに切り替えるスイッチを設けることにした。この構成により、表示データの持つ色数に合わせ、ラダー抵抗に流れる定常電流を最適化できるため、消費電力の増加を回避することが可能である。本発明のドレイン駆動回路によれば、外部の安定化容量の使用個数を削減、あるいは不要にできるため、低コスト化を図ることが可能である。また、外部の安定化容量を設けた場合にも、安定化容量自体が充放電しない回路構成であるため、低消費電力化が図れる。さらには、入力表示データの持つ色数に合わせて必要な定常電流を制御できるため、より一層の低消費電力化が図れる。図1は本発明のボルテージフォロア回路の基本構成である。本発明のボルテージフォロア回路101は、差動回路102、第1と第2のバッファ回路103104、抵抗105、2個の位相補償容量106,107を備える。この回路構成の特徴は、第1と第2のバッファ回103104路の出力が、互いに抵抗105を介して接続されているのと同時に、第1のバッファ回路103の出力が差動回路102の入力にフィードバックされ、第2のバッファ回路104の出力が、ボルテージフォロア回路101としての出力となっている点である。このように、ボルテージフォロア回路101の出力と差動回路102のフィードバック点との間に抵抗105を設けることで、位相余裕が大きくでき、出力動作が安定する。同時に、第2のバッファ回路104の出力で直接負荷を駆動できるため、時定数を小さくでき、電圧変動からの復帰時間を短くすることが可能である。以下、本発明第1の実施の形態を、図2~9を用いて説明する。本発明第1の実施の形態は、上述した安定化容量を必要としないボルテージフォロア回路の実施例であり、図2と図3にその回路構成を示す。図2において、201はボルテージフォロア回路、202~211はMOSトランジスタ、212は抵抗、は213~214は位相補償容量であり、先に示した図1に対応させると、差動段回路はMOSトランジスタ202~205で構成された部分、第1のバッファ回路はMOSトランジスタ206で構成された部分、第2のバッファ回路はMOSトランジスタ207~211で構成された部分に相当する。なお、差動回路、バッファ回路の構成は、広く用いられているAB級アンプの構成と同様であることから、動作等の詳細は省略する。特徴は、先に述べたように、第1と第2のバッファ回路の出力が、互いに抵抗を介して接続されているのと同時に、第1のバッファ回路の出力が差動回路の入力にフィードバックされ、第2のバッファ回路の出力が、ボルテージフォロア回路としての出力となっている点である。図3に示すボルテージフォロア回路301は、図2で示したボルテージフォロア回路201に対し、MOSトランジスタのPチャンネルとNチャンネル、および電源電圧の接続を入れ替えたものである。ここで、出力可能な電圧レベルの範囲について考えると、ボルテージフォロア回路201はGNDに近い側、ボルテージフォロア回路301は電源電圧であるVDDに近い側が出力範囲となる。したがって、出力する階調電圧のレベルに応じて双方を使い分けることが望ましい。また、従来のいわゆるA級アンプをベースとした安定化容量付きボルテージフォロア回路は、本発明のボルテージフォロア回路に比べて出力範囲が広い。そこで、VDD、GNDにより近いレベルの階調電圧に限っては、従来の安定化容量付きボルテージフォロア回路を用いても良い。この考え方に基づいた、64種類の階調電圧を生成する回路構成の一例を示す。図4は階調電圧生成回路401の構成を示す図であり、402~403および408~409は従来のA級アンプをベースとした安定化容量付きボルテージフォロア回路、404~405は前述した本発明のボルテージフォロア回路301、406~407は本発明のボルテージフォロア回路201である。図4から判るように、ボルテージフォロア回路402~409は、この順で出力する電圧レベルが低くなる様、配置されている。410はラダー抵抗であり、これは図13で示したラダー抵抗と同じく、ボルテージフォロア回路の出力を分圧して階調電圧を生成するためのものである。なお、本発明の階調電圧生成回路401においては、基準電圧であるVrefを外部から入力するのではなく、2レベルの基準電圧VH、VLを入力し、これをラダー抵抗411で分圧することで、Vrefを生成することにした。これにより、外部との配線本数を少なくすることができる。以上述べた回路構成により、階調電圧生成回路401は64種類の階調電圧を生成することが可能である。次に、階調電圧生成回路401を含むドレイン駆動回路の構成と動作を、いわゆるコモン反転駆動を実施する場合を例にとり説明する。図5はドレイン駆動回路501のブロック図であり、502はデータラッチ回路、503はデータ反転回路、504は階調電圧回路である。まず、ドレイン駆動回路501は外部の液晶コントローラから、1走査期間を示すCL1、有効表示データの転送期間を示すEN、交流化の極性を示すM、表示データの転送クロックを示すCL2、表示データを示すDATAの各信号が入力される。なお、本実施例において、DATAは1画素につき各6ビットの階調情報を持つものとする。まず、ドレイン駆動部回路501において、データラッチ回路502は、ENがハイ=1の期間におけるDATAを、CL2を取り込みクロックとして1ライン分格納し、格納した表示データをCL1に同期して一斉にLDとして出力する動作を繰り返す。データ反転回路503はLDとMを入力し、Mがロー=0の時はLDをそのまま、Mがハイ=1の場合はLDを反転し、PDとして出力する。階調電圧選択回路504は、PDの値に応じ、入力される階調電圧V0~V63の中からひとつを選択し、VDとして出力する。この動作の一例を図6に示す。次に、ドレイン駆動回路501の動作をまとめたタイミングチャートを図7に示す。図7から判るように、表示データに応じた電圧レベルをCL1に応じて出力しており、一般的なコモン反転駆動の駆動波形を実現している。ここで、ドレイン駆動回路501をIC化し、実際の特性を測定した。まず、出力範囲に関しては、本発明のボルテージフォロア回路404~405は、VDD-0.6V以下、本発明のボルテージフォロア回路406~407では、GND0.8V以上であった。また、駆動回路の先に120×160画素、2インチのTFT液晶を接続し、フレーム周波数60Hzでコモン反転駆動を実施した結果、全ての階調電圧に発振等の不具合はなく、良好な表示を得た。以上のことから、本発明のボルテージフォロア回路は、安定化容量が無くても良好な特性を得ることができるため、従来のドレイン駆動回路と比べ、安定化容量の部品点数を削減することが可能である。なお、本発明の階調電圧生成回路401では、従来の安定化容量付きボルテージフォロア回路を組み合わせたが、この構成に限られた訳ではない。例えば、VDDとGNDの近傍を使わないのであれば、本発明のボルテージフォロア回路201、301のみで構成することも可能である。次に、本発明第2の実施の形態を、図8~10を用いて説明する。本発明第2の実施の形態は、非対称駆動時における安定化容量の充放電抑制を実現する、階調電圧生成回路の構成を示したものである。考え方は、先に述べたように、正極性用、負極性用のボルテージフォロア回路を用意し、これらを切り替えて使用するものであり、本実施の形態においては、図4で示した本発明第1の実施の形態に係わる階調電圧生成回路401をベースに、これを改良していくことにする。まず、図8において、801と802は正極性用、負極性用の階調電圧を切換えるスイッチ、803は正極性用の階調電圧を生成するラダー抵抗、804は負極性用の階調電圧を生成するラダー抵抗であり、その他の構成要素は、図4で示した階調電圧生成回路401の構成要素と同じである。この回路構成の特徴は、ラダー抵抗と安定化容量付きのボルテージフォロア回路が、正極性用と負極性用の2種類用意され、これを交流化信号で切り替えるスイッチを設けた点にある。ここで、安定化容量付きのボルテージフォロア回路に関しては、この回路の出力をスイッチで切り替える構成とした。例えば、スイッチ801は、交流化信号がロー=0の期間では、正極性用ラダー抵抗803で生成された基準電圧を選択し、交流化信号がハイ=1の期間では、負極用ラダー抵抗804で生成された基準電圧を選択する。この構成により、ボルテージフォロアの出力は変動しなくなり、安定化容量の充放電を回避することができる。一方、安定容量を必要としない、本発明のボルテージフォロア回路に関しては、アンプ入力の前段にスイッチ802を設ける構成とした。この理由は、アンプ入力の後段にスイッチを設ける構成に比べてアンプの使用個数を削減できるためである。なお、スイッチ802の動作は、先のスイッチ801と同じであるため、ここでは省略する。次に、本発明第2の実施の形態に関わる階調電圧生成回路の、その他の構成を図9を用いて説明する。図9において、901は2個の安定化容量とボルテージフォロア回路との接続を、選択的に切り替えるスイッチであり、902は正極性用と負極性用のラダー抵抗で生成された基準電圧を、選択するスイッチである。図9から判るように、この回路構成では、安定化容量のみを正極性用、負極性用別に用意すると共に、ボルテージフォロア回路との接続を選択的に切り替えるスイッチを設けた。これにより、図8で示した回路と比べ、ボルテージフォロア回路が1基準電圧当り1個で済むため、回路規模を小さくすることができる。次に、本発明第2の実施の形態に関わる階調電圧生成回路の、その他の構成を図10を用いて説明する。図10において、1001は正極性用の抵抗、1002は負極正用の抵抗であり、1003は基準電圧を生成するラダー抵抗と、上記の抵抗との接続を選択的に切り替えるスイッチである。図10で示した回路構成の目的は、基準電圧を生成するラダー抵抗を1本化することであり、抵抗1001と抵抗1002の値を異なる値とすれば、正極性、負極性において異なるレベルの階調電圧を発生することが可能である。なお、この構成はラダー抵抗の上側と下側に設けた方が、調整の自由度が高くなるので望ましい。以上述べた、本発明第2の実施の形態に係る階調電圧生成回路は、いわゆる非対象駆動を行った場合にも、ボルテージフォロア回路に接続される安定化容量の充放電を回避することが可能である。したがって、より低消費電力なドレイン駆動回路を提供することができる。以下、本発明第3の実施の形態について、図11を用いて説明する。本発明第3の実施の形態では、ラダー抵抗に流れる定常電流の無駄を無くすことを目的に、表示データの持つ色数に合わせ、ラダー抵抗に流れる定常電流を最適化する方法について述べる。なお、本実施の形態では、表示データの持つ色数情報が6ビットと1ビットの場合があり、どちらの状態であるかについては、外部の液晶コントローラから情報が与えられるものとする。また、表示データの持つ色数情報が6ビットの場合は、64種類の階調電圧V0~V63全てを使用するものとし、1ビットの場合は、両端の階調電圧V0とV63のみを使用するものとする。図11は、図9で示した階調電圧生成回路をベースとした、本発明第3の実施の形態の階調電圧生成回路であり、1101は6ビット用抵抗、1102は1ビット用抵抗、1103は階調電圧を生成するラダー抵抗と、上記の抵抗との接続を、色数情報に応じて切り替えるスイッチである。スイッチ1103は、例えば色数情報がハイ=1ならば6ビット表示モードと認識して6ビット用抵抗1101を選択し、ロー=0ならば1ビット表示モードと認識して1ビット用抵抗1102を選択する。ここで、1ビット表示用抵抗の値は、6ビット用抵抗1101に比べて充分に大きくなるように予め定め、この抵抗を選択した時には、ラダー抵抗に流れる電流が低減するようにした。これは、先に述べたように、色数が1ビットの表示モード時は、両端の階調電圧V0とV63のみを使用するため、その他の階調電圧のレベルが変動しても、表示に影響しないことを利用したものである。以上説明したように、本発明第3の実施の形態に係る階調電圧生成回路は、色数の情報に応じて、階調電圧生成用ラダー抵抗に流れる電流値を制御することが可能である。したがって、より低消費電力なドレイン駆動回路を提供することができる。なお、本発明第3の実施の形態では、6ビット用抵抗と1ビット用抵抗の2種類を用意したが、これに限られる訳ではなく、例えば1ビットの表示モード時は、V0とV63をラダー抵抗から完全に切り離しても良い。なお、本発明第1~第3の実施の形態においては、コモン反転駆動を例に説明したが、これに限られる訳ではなく、その他の駆動方式として知られているドット反転駆動、列毎反転駆動に対しても、同様な考え方で適用可能である。"