表面がシリコン結晶であるベース基板と、前記シリコン結晶上の一部の領域に形成された3-5族化合物半導体結晶と、前記3-5族化合物半導体結晶の一部を活性層として含む電子素子と、前記ベース基板上に形成され、前記電子素子を覆う絶縁膜と、前記絶縁膜上に形成された電極と、前記絶縁膜を貫通し、少なくとも一部が前記絶縁膜上に形成され、前記電子素子と前記電極とを電気的に結合する第1の結合配線と、前記絶縁膜上に形成された受動素子と、前記絶縁膜を貫通し、少なくとも一部が前記絶縁膜上に形成され、前記電子素子と前記受動素子とを電気的に結合する第2の結合配線とを備える電子デバイス。前記絶縁膜上に形成され、前記電極及び前記第1の結合配線を封止する封止材をさらに備え、前記電極は、前記封止材を貫通して前記封止材の表面に露出している請求項1に記載の電子デバイス。前記3-5族化合物半導体結晶は、前記シリコン結晶と前記3-5族化合物半導体結晶との間の格子不整合を緩和するシード体を介して形成されている請求項1または2に記載の電子デバイス。前記シード体は、組成がCxSiyGezSn1-x-y-z0≦x<1、0≦y≦1、0≦z<1、0<xyz≦1である請求項3に記載の電子デバイス。前記3-5族化合物半導体結晶は、GaAs結晶、及び前記GaAs結晶に格子整合または擬格子整合するAlaGabIn1-a-bNcPdAs1-c―d0≦a≦1、0≦b≦1、0≦c≦1、0≦d≦1、0≦ab≦1、0≦cd≦1結晶を含む、請求項4に記載の電子デバイス。前記ベース基板上に、化合物半導体結晶の成長を阻害する阻害体をさらに備え、前記シード体は、前記阻害体に形成されかつ前記ベース基板に達する開口内に形成されている請求項3から5のいずれか一項に記載の電子デバイス。前記電子素子がトランジスタであり、前記トランジスタと前記受動素子とがマイクロ波回路を形成している請求項3から6のいずれか一項に記載の電子デバイス。前記トランジスタがFETである請求項7に記載の電子デバイス。前記トランジスタがヘテロバイポーラトランジスタであり、前記受動素子が前記ヘテロバイポーラトランジスタの熱暴走を阻止する抵抗体を含む請求項7に記載の電子デバイス。前記第1の結合配線及び前記第2の結合配線が、前記シード体と前記電子素子とが接する面に垂直な方向に、前記電子素子から延伸している請求項3から9のいずれか一項に記載の電子デバイス。表面がシリコン結晶であるベース基板と、前記シリコン結晶上の一部の領域に形成された複数の3-5族化合物半導体結晶と、前記複数の3-5族化合物半導体結晶のうち一部の複数の3-5族化合物半導体結晶のそれぞれの3-5族化合物半導体結晶の一部を活性層としてそれぞれ1つずつ含む電子素子と、前記ベース基板上に形成され、前記電子素子を覆う絶縁膜と、前記絶縁膜上に形成された電極と、前記絶縁膜を貫通し、少なくとも一部が前記絶縁膜上に形成され、前記電子素子と前記電極とを電気的に結合する第1の結合配線と、前記絶縁膜上に形成された受動素子と、前記絶縁膜を貫通し、少なくとも一部が前記絶縁膜上に形成され、前記電子素子と前記受動素子とを電気的に結合する第2の結合配線とを備え、前記一部の複数の3-5族化合物半導体結晶は、規則的に配置されている半導体ウエハー。表面がシリコン結晶であるベース基板と、前記シリコン結晶上の一部の領域に形成された複数のシード体と、前記複数のシード体のそれぞれのシード体上に形成された複数の3-5族化合物半導体結晶と、前記複数の3-5族化合物半導体結晶のうち一部の複数の3-5族化合物半導体結晶のそれぞれの3-5族化合物半導体結晶の一部を活性層としてそれぞれ1つずつ含む電子素子と、前記ベース基板上に形成され、前記電子素子を覆う絶縁膜と、前記絶縁膜上に形成された電極と、前記絶縁膜を貫通し、少なくとも一部が前記絶縁膜上に形成され、前記電子素子と前記電極とを電気的に結合する第1の結合配線と、前記絶縁膜上に形成された受動素子と、前記絶縁膜を貫通し、少なくとも一部が前記絶縁膜上に形成され、前記電子素子と前記受動素子とを電気的に結合する第2の結合配線とを備え、前記シード体は、前記シリコン結晶と前記3-5族化合物半導体結晶との間の格子不整合を緩和する結晶であり、前記複数のシード体は、規則的に配置されている半導体ウエハー。表面がシリコン結晶であるベース基板上の一部の領域に形成されたシード体と、前記シード体上に形成され、活性層として機能する層を含む3-5族化合物半導体結晶を有する電子素子とを備える基体に、前記電子素子を覆う絶縁膜を形成する段階と、前記絶縁膜上に、前記電子素子と電気的に結合される電極を形成する段階と、前記絶縁膜上に、前記電子素子と電気的に結合される受動素子を形成する段階と、前記電子素子に達する第1のビアホール及び第2のビアホールを前記絶縁膜に形成する段階と、前記第1のビアホールを介して前記電子素子と前記電極とを電気的に結合する第1の結合配線を形成する段階と、前記第2のビアホールを介して前記電子素子と前記受動素子とを電気的に結合する第2の結合配線を形成する段階とを備える電子デバイスの製造方法。シリコン基板は絶縁体ではないので、シリコン基板の上方に化合物半導体結晶、電極および配線を設けると、化合物半導体結晶からシリコン基板への漏洩電流が生じる場合がある。さらに、化合物半導体結晶とシリコン基板との間における高周波帯域での浮遊容量の影響により、化合物半導体結晶に入出力される信号の高周波特性が劣化する場合がある。また、シリコン基板上に化合物半導体結晶をエピタキシャル成長させる場合には、化合物半導体結晶の成長を阻害する阻害体をシリコン基板上に形成し、阻害体に小さな開口を形成し、当該開口にゲルマニウム等のシード体を選択成長させた後に、シード体上に化合物半導体結晶を選択エピタキシャル成長させる方法が考えられる。このようにして化合物半導体結晶を選択エピタキシャル成長させた場合には、エピタキシャル成長させた化合物半導体結晶と阻害体との間に段差が形成される。化合物半導体結晶上の領域と阻害体上の領域とを接続する配線を形成すると、形成した配線が、段差に起因して断線する場合がある。上記課題を解決するために、本発明の第1の態様においては、表面がシリコン結晶であるベース基板と、シリコン結晶上の一部の領域に形成された3-5族化合物半導体結晶と、3-5族化合物半導体結晶の一部を活性層として含む電子素子と、ベース基板上に形成され、当該電子素子を覆う絶縁膜と、絶縁膜上に形成された電極と、絶縁膜を貫通し、少なくとも一部が絶縁膜上に形成され、電子素子と電極とを電気的に結合する第1の結合配線と、絶縁膜上に形成された受動素子と、絶縁膜を貫通し、少なくとも一部が絶縁膜上に形成され、電子素子と受動素子とを電気的に結合する第2の結合配線とを備える電子デバイスを提供する。上記の電子デバイスは、絶縁膜上に形成され、電極及び第1の結合配線を封止する封止材をさらに備え、電極は、封止材を貫通して封止材の表面に露出していてもよい。3-5族化合物半導体結晶は、シリコン結晶と3-5族化合物半導体結晶との間の格子不整合を緩和するシード体を介して形成されていてもよい。当該シード体は、一例として、組成がCxSiyGezSn1-x-y-z0≦x<1、0≦y≦1、0≦z<1、0<xyz≦1である。当該3-5族化合物半導体結晶は、一例として、GaAs結晶、及びGaAs結晶に格子整合または擬格子整合するAlaGabIn1-a-bNcPdAs1-c―d0≦a≦1、0≦b≦1、0≦c≦1、0≦d≦1、0≦ab≦1、0≦cd≦1結晶を含む。また、電子デバイスは、ベース基板上に、化合物半導体結晶の成長を阻害する阻害体をさらに備え、シード体は、阻害体に形成されかつベース基板に達する開口内に形成されていてもよい。第1の結合配線及び第2の結合配線は、一例として、シード体と電子素子とが接する面に垂直な方向に、電子素子から延伸している。上記の電子デバイスにおける電子素子は、例えばトランジスタであり、トランジスタと受動素子とがマイクロ波回路を形成している。当該トランジスタは、例えばFETである。当該トランジスタがヘテロバイポーラトランジスタであり、受動素子がヘテロバイポーラトランジスタの熱暴走を阻止する抵抗体を含んでもよい。本発明の第2の態様においては、表面がシリコン結晶であるベース基板と、シリコン結晶上の一部の領域に形成された複数の3-5族化合物半導体結晶と、複数の3-5族化合物半導体結晶のうち一部の複数の3-5族化合物半導体結晶のそれぞれの3-5族化合物半導体結晶の一部を活性層としてそれぞれ1つずつ含む電子素子と、ベース基板上に形成され、電子素子を覆う絶縁膜と、絶縁膜上に形成された電極と、絶縁膜を貫通し、少なくとも一部が絶縁膜上に形成され、電子素子と電極とを電気的に結合する第1の結合配線と、絶縁膜上に形成された受動素子と、絶縁膜を貫通し、少なくとも一部が絶縁膜上に形成され、電子素子と受動素子とを電気的に結合する第2の結合配線とを備え、一部の複数の3-5族化合物半導体結晶は、規則的に配置されている半導体ウエハーを提供する。本発明の第3の態様においては、表面がシリコン結晶であるベース基板と、シリコン結晶上の一部の領域に形成された複数のシード体と、複数のシード体のそれぞれのシード体上に形成された複数の3-5族化合物半導体結晶と、複数の3-5族化合物半導体結晶のうち一部の複数の3-5族化合物半導体結晶のそれぞれの3-5族化合物半導体結晶の一部を活性層としてそれぞれ1つずつ含む電子素子と、ベース基板上に形成され、電子素子を覆う絶縁膜と、絶縁膜上に形成された電極と、絶縁膜を貫通し、少なくとも一部が絶縁膜上に形成され、電子素子と電極とを電気的に結合する第1の結合配線と、絶縁膜上に形成された受動素子と、絶縁膜を貫通し、少なくとも一部が絶縁膜上に形成され、電子素子と受動素子とを電気的に結合する第2の結合配線とを備え、シード体は、シリコン結晶と3-5族化合物半導体結晶との間の格子不整合を緩和する結晶であり、複数のシード体は、規則的に配置されている半導体ウエハーを提供する。本発明の第4の態様においては、表面がシリコン結晶であるベース基板上の一部の領域に形成されたシード体と、シード体上に形成され、活性層として機能する層を含む3-5族化合物半導体結晶を有する電子素子とを備える基体basestructureに、電子素子を覆う絶縁膜を形成する段階と、絶縁膜上に、電子素子と電気的に結合される電極を形成する段階と、絶縁膜上に、電子素子と電気的に結合される受動素子を形成する段階と、電子素子に達する第1のビアホール及び第2のビアホールを絶縁膜に形成する段階と、第1のビアホールを介して電子素子と電極とを電気的に結合する第1の結合配線を形成する段階と、第2のビアホールを介して電子素子と受動素子とを電気的に結合する第2の結合配線を形成する段階とを備える電子デバイスの製造方法を提供する。以下、発明の実施の形態を通じて本発明を説明する。図1は、電子デバイス100の断面を示す。電子デバイス100は、ベース基板102、3-5族化合物半導体結晶104、電子素子106、絶縁膜108、受動素子110、電極112、電極113、結合配線114、結合配線116および結合配線118を有する。ベース基板102は、表面がシリコン結晶である。ベース基板102は、例えば、バルク全体がシリコンであるシリコンウェハまたはSOISilicononInsulatorである。3-5族化合物半導体結晶104は、シリコン結晶上の一部の領域に形成されている。つまり、3-5族化合物半導体結晶104は、シリコン結晶上に局所的に形成されている。3-5族化合物半導体結晶104をシリコン結晶上の一部の領域に形成すると、形成した3-5族化合物半導体結晶104をアニールすることにより、内部の結晶欠陥を3-5族化合物半導体結晶104の周辺部に移動させることができるので、3-5族化合物半導体結晶104の内部の結晶性が向上する。3-5族化合物半導体結晶104は、例えば、GaAs、AlGaAs、InGaAs、InGaP、GaP、InP、またはGaNである。ここで、シリコン結晶上のとは、シリコン結晶に接する場合とシリコン結晶に接しない場合のいずれであってもよい。つまり、電子デバイス100は、シリコン結晶と3-5族化合物半導体結晶104との間に、3-5族化合物半導体結晶104以外の物質を有してもよい。電子素子106は、3-5族化合物半導体結晶104の一部を活性層として含む。3-5族化合物半導体結晶104において、電子素子106の活性層とならない領域は、ベース基板102と電子素子106との間のバッファ層として機能してよい。電子素子106は、例えば、電界効果トランジスタ、バイポーラトランジスタ、ダイオード、発光素子、受光素子である。なお、図1では、3-5族化合物半導体結晶104と電子素子106とは、重複部分がないかのように記載されているが、これは図を簡明に記載するために詳細を省略して記載したものであり、電子素子106は、3-5族化合物半導体結晶104の一部を活性層として含む。以下の図においても同様である。絶縁膜108は、ベース基板102上に形成され、電子素子106を覆う。絶縁膜108は、電子素子106と電極112および受動素子110との間を電気的に絶縁する。絶縁膜108は、例えば、酸化シリコン、窒化シリコン、酸窒化シリコン、これらのフッ化物、ベンゾシクロブテン樹脂、液晶ポリマー、またはポリイミドである。絶縁膜108は、結合配線114および結合配線116が電子素子106に接する領域を除く領域において、電子素子106を覆う。受動素子110は、絶縁膜108上に形成され、結合配線116を介して電子素子106と電気的に結合する。受動素子110は、例えば抵抗、コンデンサ、コイル、配線である。抵抗は、金属薄膜またはポリシリコンを有する。コンデンサは、一例として、絶縁膜と、当該絶縁膜を挟む導体膜とを有する。コイルは、一例として、コイル状にパターニングされた導体を有する。配線は、例えば、金属膜、または、不純物を高濃度にドープしたポリシリコン等の半導体である。電極112は、外部回路と電気的に接続される端子として機能する。電極112は、絶縁膜108上に形成され、結合配線114を介して電子素子106と電気的に結合される。電極112は導電体であり、例えば、アルミニウム、銅、タングステン等の金属、不純物が高濃度にドープされた半導体である。結合配線114は、絶縁膜108を貫通し、かつ、少なくとも一部が絶縁膜108上に形成され、電子素子106と電極112とを電気的に結合する。一例として、結合配線114は、電子素子106を起点として、3-5族化合物半導体結晶104と電子素子106が接する面と垂直な方向、つまり、3-5族化合物半導体結晶104および電子素子106積層方向に延伸して、絶縁膜108を貫通する。結合配線114は、電子素子106の上方において屈曲し、絶縁膜108の表面に沿って電極112に達するまで延伸する。結合配線116は、絶縁膜108を貫通する。結合配線116は、少なくとも一部が絶縁膜108上に形成され、電子素子106と受動素子110とを電気的に結合する。一例として、結合配線116は、電子素子106を起点として、3-5族化合物半導体結晶104と電子素子106が接する面と垂直な方向、つまり、3-5族化合物半導体結晶104および電子素子106積層方向に延伸して、絶縁膜108を貫通する。結合配線116は、電子素子106の上方において屈曲し、絶縁膜108の表面に沿って受動素子110に達するまで延伸する。結合配線118は、受動素子110と電極113とを電気的に結合する。結合配線118は、受動素子110および電極113が接する絶縁膜108の表面に形成されている。電子デバイス100においては、結合配線114および結合配線116が、電子素子106から離れる向きに延伸し、かつ、結合配線114および結合配線116における絶縁膜108の表面に沿って延伸する領域、受動素子110、ならびに電極112は、絶縁膜108の同一平面上に形成されている。したがって、電子素子106がベース基板102の表面に対して突出して形成されている場合であっても、結合配線114および結合配線116は、電子素子106とベース基板102の表面との間の段差上に形成されていない。その結果、結合配線114および結合配線116が断線する可能性が低く、電子デバイス100の信頼性が向上する。また、結合配線114および結合配線116がベース基板102から離れて形成されているので、結合配線114および結合配線116がベース基板102上に形成されている場合に比べて、結合配線114および結合配線116が有する浮遊容量が小さい。この結果、電子デバイス100の動作速度を高めることができる。さらに、絶縁膜108上に受動素子110を形成するので、電子デバイス100の素子集積度を高めることができる。なお、図1においては、電子素子106には結合配線114および結合配線116が接続されているが、他の結合配線が電子素子106に接続されていてもよい。例えば、電子素子106がトランジスタである場合には、電子素子106は少なくとも3本の結合配線を有する。図2は、電子デバイス200の断面を示す。電子デバイス200は、例えば標準的なウェハサイズのベース基板102上を用いて形成される半導体ウエハーである。ここで、半導体ウエハーとは、半導体の薄膜を含む集積回路を有する基板である。図1に示す電子デバイス100における部材と同一の部材については同じ符号を付し、重複した説明を省略する。電子デバイス200は、ベース基板102の表面のシリコン結晶上の一部の領域に形成された複数の3-5族化合物半導体結晶104を有する。電子素子106は、複数の3-5族化合物半導体結晶104のうち一部の複数の3-5族化合物半導体結晶104のそれぞれの3-5族化合物半導体結晶104の一部を活性層としてそれぞれ1つずつ含む。当該一部の複数の3-5族化合物半導体結晶104は、規則的に配置されている。一例として、一部の複数の3-5族化合物半導体結晶104は、周期的に繰り返される配置パターンで配置されている。周期的に繰り返される配置パターンのそれぞれにおいては、複数の3-5族化合物半導体結晶104が相対的に同一の配置に設けられている。一部の複数の3-5族化合物半導体結晶104は、回転対称性を有する周期的配列パターンで配置されていてもよい。つまり、3-5族化合物半導体結晶104は、ベース基板102上の基準位置を中心とする円周上を、一定の回転角ごとに移動した位置に配置されてもよい。例えば、複数の3-5族化合物半導体結晶104は、180度、120度、90度、または60度ずつ回転して配置される。複数の3-5族化合物半導体結晶104は、72度、45度、36度、または30度ずつ回転して配置されてもよい。複数の3-5族化合物半導体結晶104は、鋭角72度および鈍角108度のひし形と、鋭角36度および鈍角144度のひし形とを組み合わせたペンローズタイル状の配置パターンで配置されてもよい。例えば、複数の3-5族化合物半導体結晶104は、格子状に配置されている。複数の3-5族化合物半導体結晶104は、互いに等間隔で配置されていてもよい。一例として、複数の3-5族化合物半導体結晶104の基準位置としての中心点が、第1の方向に一直線に配置されるとともに、第1の方向と直交する第2の方向にも一直線に配置される。複数の3-5族化合物半導体結晶104を複数の周期的に繰り返される配置パターンで配置することで、3-5族化合物半導体結晶104の配置設計の自由度を向上することができ、かつ、エピタキシャル成長条件の制御が容易になる。例えば、複数の3-5族化合物半導体結晶104のうちの一部の3-5族化合物半導体結晶104上にだけ電子素子106を形成し、他の3-5族化合物半導体結晶104上には電子素子106が形成されていない複数の電子素子106からなる同一の群をベース基板102上に形成するようにエピタキシャル成長条件を制御することができる。電子デバイス200を切断することにより、電子素子106を有する複数の電子デバイスを製造することができる。例えば、電子デバイス200は、複数の電子素子106からなる周期的に繰り返される配置パターン間の境界において切断される。電子デバイス200は、絶縁膜108上に形成された封止材120を有する。電極112は、一例として、封止材120を貫通し、封止材120の表面に露出する。封止材120は、例えばエポキシ樹脂、ベンゾシクロブテン樹脂、液晶ポリマー、およびポリイミドである。電極112のそれぞれにはボールバンプ126が形成されてもよい。ボールバンプ126は、封止材120の表面において電極112と接する。電子デバイス200は、ベース基板102と3-5族化合物半導体結晶104との間にシード体122を有してもよい。シード体122は、ベース基板102の表面におけるシリコン結晶と3-5族化合物半導体結晶104との間の格子不整合を緩和する。シード体122として、CxSiyGezSn1-x-y-z0≦x<1、0≦y≦1、0≦z<1、0<xyz≦1が挙げられる。3-5族化合物半導体結晶として、GaAsに格子整合または擬格子整合するAlaGabIn1-a-bNcPdAs1-c―d0≦a≦1、0≦b≦1、0≦c≦1、0≦d≦1、0≦ab≦1、0≦cd≦1結晶が挙げられる。図2に示すように、電子デバイス200は、ベース基板102上に形成された阻害体124を有してもよい。阻害体124は、化合物半導体結晶の成長を阻害する。阻害体124はベース基板102に達する開口を有し、シード体122は阻害体124の開口の内部に形成されている。阻害体124に開口を形成することで、当該開口位置に3-5族化合物半導体結晶104を選択的にエピタキシャル成長させることができる。電子素子106がトランジスタである場合、トランジスタと受動素子110とがマイクロ波回路を形成してもよい。この場合、トランジスタはEFT電界効果トランジスタであることが好ましい。FETとして、例えば、GaAsチャネル、GaNチャネル、またはInGaAsチャネルを有するヘテロ構造FETが挙げられる。トランジスタがヘテロバイポーラトランジスタであってもよい。この場合、受動素子110は抵抗体を含み、当該抵抗体が、ヘテロバイポーラトランジスタの熱暴走を阻止するバラスト機能を有することが好ましい。ヘテロバイポーラトランジスタとして、例えば、InGaPエミッタまたはAlGaAsエミッタ、GaAsベース、およびGaAsコレクタを含むヘテロバイポーラトランジスタが挙げられる。図3から図5は、電子デバイス200の製造過程における断面を示す。まず、図3に示すように、表面がシリコン結晶であるベース基板102上の一部の領域に形成されたシード体122と、シード体122上に形成された3-5族化合物半導体結晶104の一部を活性層として含む電子素子106とをベース基板102に形成する。次に、図4に示すように、電子素子106を覆う絶縁膜108を形成する。続いて、絶縁膜108上に受動素子110を形成する。続いて、図5に示すように、絶縁膜108上に外部接続用の電極112を形成する。次に、絶縁膜108を貫通し、電子素子106に達するビアホールを絶縁膜108に形成する。具体的には、電子素子106と受動素子110とを電気的に結合する結合配線116に対応するビアホールと、電子素子106と電極112とを電気的に結合する結合配線114に対応するビアホールとを形成する。次に、それぞれのビアホールに導電体を充填する。例えば、絶縁膜108の表面にビアホールに導電性ペーストを塗布することにより、ビアホールに導電体を充填する。続いて、当該導電体を介して電子素子106と受動素子110とを電気的に結合する結合配線114、および、電子素子106と電極112とを電気的に結合する結合配線116を形成する。デュアルダマシン法を用いて、ビアホール内の導電体を含む結合配線114および結合配線116を形成してもよい。電子デバイス200によれば、3-5族化合物半導体結晶104をベース基板102上に形成するために設けた阻害体124が存在することにより、3-5族化合物半導体結晶104と阻害体124との間に空隙が生じる場合であっても、当該空隙上に結合配線が配置されない。したがって、結合配線が当該空隙における段差によって断線することを防ぐことができる。また、電子デバイス200においては、封止材120の表面に接するボールバンプ126が設けられている。ボールバンプ126は、封止材120の表面に接するとともに、電極112、結合配線116を介して電子素子106と電気的に結合する。ボールバンプ126が、封止材120の平面上に設けられていることにより、電子デバイス200が表面実装に適した形状を有するので、電子デバイス200を用いることにより電子回路の高密度な実装が可能になる。特許請求の範囲、明細書、および図面中において示した装置、システムおよび方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段より前に、先立って等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上まず、、次に、等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。