"ICに集積された高周波増幅器と当該ICに外付けされたSAWフィルタとを含む受信機であって、前記高周波増幅器は、前記SAWフィルタから出力されるフィルタ処理信号が入力されるトランジスタを含む増幅部を有し増幅したシングル信号を出力するシングル増幅回路と、トランジスタからなる差動対を有する差動増幅回路と、を備え、前記差動増幅回路は、前記差動対を構成する一方のトランジスタのみその制御端子に前記シングル増幅回路のシングル信号を入力し、前記差動増幅回路の差動出力信号を、前記フィルタ処理信号の増幅信号として出力するようになっていることを特徴とする受信機。増幅対象信号が入力されるトランジスタを含む増幅部を有し増幅したシングル信号を出力するシングル増幅回路と、トランジスタからなる差動対を有する差動増幅回路と、を備えた高周波増幅器であって、前記差動増幅回路は、前記差動対を構成する一方のトランジスタのみその制御端子に前記シングル増幅回路のシングル信号を入力し、前記差動増幅回路の差動出力信号を、前記増幅対象信号の増幅信号として出力することを特徴とする高周波増幅器。前記シングル増幅回路の前記増幅部は、前記増幅対象信号が入力されるトランジスタを含む複数のトランジスタが直列にカスコード接続されたカスコード構成を有することを特徴とする請求項2記載の高周波増幅器。前記シングル増幅回路は前記増幅部の負荷を有し、前記差動増幅回路は前記差動対の負荷を有し、前記増幅部の負荷および前記差動対の負荷の少なくともいずれかはインダクタで構成されることを特徴とする請求項2または請求項3記載の高周波増幅器。電源ノイズをキャンセルする電源ノイズキャンセル回路を有し、当該電源ノイズキャンセル回路は、前記差動増幅回路の前記差動対を構成する他方のトランジスタの制御端子に接続されることを特徴とする請求項2から請求項4のいずれか1項に記載の高周波増幅器。前記電源ノイズキャンセル回路は、前記シングル増幅回路の前記増幅部の負荷に相当する抵抗成分と、前記シングル増幅回路の前記増幅部に相当する抵抗成分と、を有することを特徴とする請求項5記載の高周波増幅器。前記電源ノイズキャンセル回路は、前記シングル増幅回路の前記増幅部の負荷に相当する抵抗成分と、前記シングル増幅回路の前記増幅部のトランジスタに相当するトランジスタと、を有することを特徴とする請求項5記載の高周波増幅器。前記増幅対象信号は、SAWフィルタの出力信号であることを特徴とする請求項2から請求項7のいずれか1項に記載の高周波増幅器。ICに集積された高周波増幅器であって、前記SAWフィルタは、前記ICに外付けされていることを特徴とする請求項8記載の高周波増幅器。ところで、無線システムの受信機全体のNFをさらに向上させるためには、高周波増幅器106のゲインを高くするだけでなく、高周波増幅器106自身のNFを向上させる必要がある。しかしながら、高周波増幅器106自身のNFを良くしようとすると、高周波増幅器106を構成する差動増幅回路121、122に供給する電流を多くしなければならず、消費電流の増加につながる。このように、NFと消費電流とはトレードオフ関係を持つ。本発明は、上記課題に鑑み、高周波増幅器の消費電流の増加を伴うことなく良好なNFを得ることの可能な受信機および受信機に好適な高周波増幅器を提供することを目的としている。本発明の請求項1にかかる受信機は、ICに集積された高周波増幅器と当該ICに外付けされたSAWフィルタとを含む受信機であって、前記高周波増幅器は、前記SAWフィルタから出力されるフィルタ処理信号が入力されるトランジスタを含む増幅部を有し増幅したシングル信号を出力するシングル増幅回路と、トランジスタからなる差動対を有する差動増幅回路と、を備え、前記差動増幅回路は、前記差動対を構成する一方のトランジスタのみその制御端子に前記シングル増幅回路のシングル信号を入力し、前記差動増幅回路の差動出力信号を、前記フィルタ処理信号の増幅信号として出力するようになっていることを特徴としている。本発明の請求項2にかかる高周波増幅器は、増幅対象信号が入力されるトランジスタを含む増幅部を有し増幅したシングル信号を出力するシングル増幅回路と、トランジスタからなる差動対を有する差動増幅回路と、を備えた高周波増幅器であって、前記差動増幅回路は、前記差動対を構成する一方のトランジスタのみその制御端子に前記シングル増幅回路のシングル信号を入力し、前記差動増幅回路の差動出力信号を、前記増幅対象信号の増幅信号として出力することを特徴としている。請求項3にかかる高周波増幅器は、前記シングル増幅回路の前記増幅部は、前記増幅対象信号が入力されるトランジスタを含む複数のトランジスタが直列にカスコード接続されたカスコード構成を有することを特徴としている。請求項4にかかる高周波増幅器は、前記シングル増幅回路は前記増幅部の負荷を有し、前記差動増幅回路は前記差動対の負荷を有し、前記増幅部の負荷および前記差動対の負荷の少なくともいずれかはインダクタで構成されることを特徴としている。請求項5にかかる高周波増幅器は、電源ノイズをキャンセルする電源ノイズキャンセル回路を有し、当該電源ノイズキャンセル回路は、前記差動増幅回路の前記差動対を構成する他方のトランジスタの制御端子に接続されることを特徴としている。請求項6にかかる高周波増幅器は、前記電源ノイズキャンセル回路は、前記シングル増幅回路の前記増幅部の負荷に相当する抵抗成分と、前記シングル増幅回路の前記増幅部に相当する抵抗成分と、を有することを特徴としている。請求項7にかかる高周波増幅器は、前記電源ノイズキャンセル回路は、前記シングル増幅回路の前記増幅部の負荷に相当する抵抗成分と、前記シングル増幅回路の前記増幅部のトランジスタに相当するトランジスタと、を有することを特徴としている。請求項8にかかる高周波増幅器は、前記増幅対象信号は、SAWフィルタの出力信号であることを特徴としている。請求項9にかかる高周波増幅器は、ICに集積された高周波増幅器であって、前記SAWフィルタは、前記ICに外付けされていることを特徴としている。本発明によれば、高周波増幅器を、シングル増幅回路と差動増幅回路とで構成したため、消費電流は同一のまま高周波増幅器のNFを改善することができる。そのため、このようにNFが改善された高周波増幅器を含む受信機のNFを改善することができる。特に、SAWフィルタの後段に位置するICに集積された高周波増幅器であり、且つICにおいて初段に位置する高周波増幅器のNFを改善することができるため、高周波増幅器の後段に位置する回路等のNFが多少高くても、良好なNFを有する受信機を実現することができる。以下、図面を参照して本発明の実施の形態を説明する。第1の実施の形態まず、本発明の第1の実施の形態を説明する。図1は、第1の実施の形態における高周波増幅器10の構成を示す回路図である。なお、高周波増幅器10は、図9に示す受信機100の高周波増幅器106として適用される。この第1の実施の形態における高周波増幅器10は、図1に示すように、初段のシングル増幅回路1と2段目の差動増幅回路2とにより構成されている。シングル増幅回路1は、MOSトランジスタM1からなる増幅部と、電源VDDとMOSトランジスタM1のドレイン側との間に接続される抵抗R1からなる負荷抵抗とを備える。MOSトランジスタM1のゲートは、高周波増幅器10の入力端子と接続される。抵抗R1とMOSトランジスタM1との間の電位がシングル増幅回路1の出力となる。差動増幅回路2は、MOSトランジスタM2、M3からなる差動対と、電源VDDとMOSトランジスタM2、M3との間に接続される抵抗R2、R3からなる負荷抵抗と、MOSトランジスタM2、M3のゲートにそれぞれ接続されるバイアス用の抵抗R4、R5と、MOSトランジスタM4と、を備え、このMOSトランジスタM4は、差動対に電流を供給する電流源として動作する。前記MOSトランジスタM2、M3には、バイアス用の抵抗R4、R5をそれぞれ介して共通のバイアス電圧BIASが印加される。抵抗R2とMOSトランジスタM2との間が高周波増幅器10の-出力端子と接続され、抵抗R3とMOSトランジスタM3との間が高周波増幅器10の出力端子と接続される。つまり、抵抗R2とMOSトランジスタM2との間の電位および抵抗R3とMOSトランジスタM3との間の電位が差動増幅回路2の出力となり、結果的に高周波増幅器10の出力となる。シングル増幅回路1の出力はDCバイアスカット用のキャパシタC1を介して差動増幅回路2の差動対の一方のMOSトランジスタM2のゲートに入力される。MOSトランジスタM3は無入力であってバイアス電圧が印加されている。このように、図1の高周波増幅器10は、増幅回路としてシングル増幅回路1と差動増幅回路2との2段を使用することにより、増幅回路を1段使用する場合よりも高いゲインを得ている。さらに、初段の増幅回路としてシングル増幅回路1を使用することで高周波増幅器10自身のNFを低くしている。次に、図1に示す構成を有する高周波増幅器10のNFが低い理由について説明する。図2aに本発明の高周波増幅器10内の初段のシングル増幅回路1を抜き出した構成を示し、図2bに図10に示す従来の高周波増幅器106内初段の差動増幅回路121を抜き出した構成を示す。シングル増幅回路1および差動増幅回路121にはそれぞれ同じ電流Iが流れているものとする。図2bに示す差動増幅回路121は2本の電流パスを持ち、分割された電流I2でMOSトランジスタM101とM102とを駆動する。一方、図2aに示すシングル増幅回路1は電流パスが1本であり、電流IでMOSトランジスタM1を駆動する。そのためシングル増幅回路1の増幅部を構成するMOSトランジスタM1を駆動するための電流量は、差動増幅回路121の増幅部を構成するMOSトランジスタM101、M102を駆動するための電流量の2倍となる。ここで、一般的にMOSトランジスタで生じるチャネル雑音は、MOSトランジスタを駆動する電流の累乗根に反比例する特性を持つ。前述のようにシングル増幅回路1のMOSトランジスタM1を駆動するための電流量は、従来の高周波増幅器106の差動増幅回路121のMOSトランジスタM101、M102を駆動するための電流量の2倍となる。そのため、シングル増幅回路1は差動増幅回路121に比べNFがより低くなることがわかる。このように、MOSトランジスタのノイズは駆動電流とのトレードオフをもつため、初段の増幅回路をシングル構成にすることで、同じ消費電流であっても高周波増幅器10のNFを改善することができる。つまり、消費電流の増加を伴うことなくNFを改善することができる。その結果、受信機100のNFを改善することができる。また、2段の増幅器を有する構成においてNFを改善することができるため、高いゲインを維持しつつNFを改善することができる。そのため、特に、高いゲインの求められる受信機100において、外付けのSAWフィルタ105の後段に位置するIC内の高周波増幅器として有用である。つまり、ICにおいて、初段に位置する高周波増幅器のゲインおよびNFを共に改善することができるため、高周波増幅器の後段に位置するミキサなどのNFが多少高くてもIC全体としてNFを改善することができるため好適である。第2の実施の形態次に、本発明の第2の実施の形態を説明する。図3は、第2の実施の形態における高周波増幅器20を示す回路図である。この第2の実施の形態における高周波増幅器20は、図9に示す受信機100の高周波増幅器106として適用される。第2の実施の形態における高周波増幅器20は、図3に示すように、初段のシングル増幅回路11と2段目の差動増幅回路12とにより構成されている。さらに初段のシングル増幅回路11はカスコード構成11aを備えている。すなわちシングル増幅回路11は、MOSトランジスタM11およびMOSトランジスタM12が直列に接続されたカスコード構成11aからなる増幅部と、電源VDDとMOSトランジスタM12のソース側との間に接続される抵抗R11からなる負荷抵抗と、を備える。MOSトランジスタM11のゲートには増幅すべき信号が入力され、MOSトランジスタM12のゲートにはバイアス電圧BIASが印加される。抵抗R11とMOSトランジスタM12との間の電位がシングル増幅回路11の出力となる。差動増幅回路12は、MOSトランジスタM13、M14からなる差動対と、電源VDDとMOSトランジスタM13、M14との間にそれぞれ接続される抵抗R12、R13からなる負荷抵抗と、バイアス用の抵抗R14、R15と、MOSトランジスタM15と、を備え、このMOSトランジスタM15は差動対に電流を供給する電流源として動作する。MOSトランジスタM13、M14のゲートには、バイアス用の抵抗R14、R15を介して共通のバイアス電圧BIASが印加される。また、差動増幅回路12の差動対の一方のMOSトランジスタM13には、シングル増幅回路11の出力が、DCバイアスカット用のキャパシタC11を介して入力される。もう一方のMOSトランジスタM14は無入力であってバイアスされている。電流源としてのMOSトランジスタM15のゲートにはバイアス電圧BIASが印加される。このように、図3の高周波増幅器20は、初段のシングル増幅回路11の増幅部をカスコード構成11aとすることによって、増幅部のゲインとして更に高いゲインを得ることができる。また、初段のシングル増幅回路11のゲインを高くすることで、次段にあたる差動増幅回路12のNFが高周波増幅器20のNFに与える影響を小さくすることができる。よって、初段のシングル増幅回路11にカスコード構成11aを備えることによって、高周波増幅器20のゲインおよびNFを共に改善することができ、結果的に、受信機100のゲインおよびNFを共に改善することができる。なお、上記第2の実施の形態においては、図3に示すように、高周波増幅器20の負荷抵抗として抵抗R11、R12、R13を使用しているが、これらの代わりにインダクタを使用してもよい。抵抗R11~R13の代わりにインダクタを用いることによって、高周波領域での高いインピーダンスを確保することができると共に、さらに抵抗で生じる雑音を減少することができるため、ゲイン、NFを共に改善することができる。第3の実施の形態次に、本発明の第3の実施の形態を説明する。図4は、第3の実施の形態における高周波増幅器30を示す回路図である。この第3の実施の形態における高周波増幅器30は、図9に示す受信機100の高周波増幅器106として適用される。高周波増幅器30は、図4に示すように、初段のシングル増幅回路21と、2段目の差動増幅回路22と、電源ノイズキャンセル回路23と、から構成されている。シングル増幅回路21は、MOSトランジスタM21からなる増幅部と、抵抗R21からなる負荷抵抗とを備える。MOSトランジスタM21のゲートが高周波増幅器30の入力端子と接続される。抵抗R21およびMOSトランジスタM21間の電位がシングル増幅回路21の出力となる。差動増幅回路22は、MOSトランジスタM22、M23からなる差動対と、電源VDDとMOSトランジスタM22、M23との間に接続される抵抗R24,R25からなる負荷抵抗と、MOSトランジスタM22、M23のゲートに接続されるバイアス用の抵抗R26、R27と、MOSトランジスタM22、M23のソース側に共通に接続されるMOSトランジスタM24と、を備え、MOSトランジスタM24は、MOSトランジスタM22、M23からなる差動対に電流を供給する電流源として動作する。MOSトランジスタM22およびM23のゲートには、バイアス用の抵抗R26、R27を介して共通のバイアス電圧BIASが印加される。MOSトランジスタM24のゲートにはバイアス電圧BIASが印加される。抵抗R24とMOSトランジスタM22との間の電位が差動増幅回路22の一方の出力として、高周波増幅器30の-出力端子に接続され、抵抗R25とMOSトランジスタM23との間の電位が差動増幅回路22の他方の出力として、高周波増幅器30の出力端子に接続される。そして、シングル増幅回路21の出力は、DCバイアスカット用のキャパシタC21を介して、差動増幅回路22の差動対の一方のMOSトランジスタM22に入力される。もう一方のMOSトランジスタM23のゲートには、電源ノイズキャンセル回路23が接続される。この電源ノイズキャンセル回路23は、直列に接続された抵抗R22、R23から構成され、抵抗R23は電源VDDに接続される。抵抗R22およびR23間の電位が電源ノイズキャンセル回路23の出力となり、この電源ノイズキャンセル回路23の出力はDCバイアスカット用のキャパシタC22を介して、差動増幅回路22の差動対の他方のMOSトランジスタM23に入力される。ここで、電源VDDに係る電源ノイズは所望信号の歪みとして生じるため、ゲインやNFが劣化する。よって、PSRR電源電圧ノイズ除去比を改善することで、電源ノイズの影響による高周波増幅器30のゲイン、NFの劣化を軽減することができる。図4に示す高周波増幅器30は、2段目の差動増幅回路22の差動対の非信号入力端子側MOSトランジスタM23のゲート端子側に電源ノイズキャンセル回路23を接続することで、PSRR電源電圧変動除去比が改善される。次に、図4の高周波増幅器30のPSRRが改善される理由について説明する。ここで、電源ノイズの影響を考慮しない場合のシングル増幅回路21を図5に示し、差動増幅回路22を図5に示す。図5に示す差動増幅回路22において、電源VDDからの電源ノイズは、各抵抗R24、R25を介して出力端子、-出力端子に現れる出力信号、-出力信号にそれぞれ重畳される。しかしながら、出力信号、-出力信号の電源ノイズは同相成分としてみなすことができるので、左右のバランスにより電源ノイズは抑圧される。一方、図5に示すシングル増幅回路21においては、電源VDDからの電源ノイズは、抵抗R21を介して出力端子に現れる出力信号に重畳され、電源ノイズは抑圧されることがない。このように、図5に示す差動増幅回路22では、左右のバランスにより同相成分を抑圧することが可能であるのに対し、図5のシングル増幅回路21では、電源ノイズは抑圧されることなく出力信号に電源ノイズがのることがわかる。次に、図6は、図4に示した高周波増幅器30において、電源VDDから抵抗R21、キャパシタC21を介して2段目の差動増幅回路22の差動対を形成するMOSトランジスタM22までの経路を示したものである。ここで、図中のroはMOSトランジスタM21の出力抵抗成分、Zは差動入力側のインピーダンスを示す。図6は、図4に示した高周波増幅器30において、電源VDDから電源ノイズキャンセル回路23の抵抗R23、キャパシタC22を介して2段目の差動増幅回路22の差動対を形成するMOSトランジスタM23までの経路を示す。ここで、図中のZは差動入力側のインピーダンスを示す。図4、の電源ノイズの経路より得られる伝達関数H1、H2は、それぞれ式1、式2のように示される。このとき、H1およびH2の伝達関数を等しくすることで、差動増幅回路22の各MOSトランジスタM22、M23の入力に現れる電源ノイズは等しくなる。そして、各伝達関数を等しくするには、式3の条件を満たすよう、R22、R23、C22の値を決定すればよい。例えば、C21=C22、R21=R23、R22=roとすることにより、各伝達関数を等しくすることができる。このように、2段目の差動増幅回路22の差動対に入力される電源ノイズを電源ノイズキャンセル回路23により等しく調整することで、差動増幅回路22のバランスによる電源ノイズの抑圧が可能となり、高周波増幅器30のPSRRを改善することができる。したがって、高周波増幅器30のPSRRを改善することにより、電源ノイズの影響による高周波増幅器30のゲイン、NFの劣化を軽減することができ、すなわち、受信機100のゲイン、NFの劣化を軽減することができる。第4の実施の形態次に、本発明の第4の実施の形態を説明する。図7は、第4の実施の形態における高周波増幅器40を示す回路図である。この第4の実施の形態における高周波増幅器40は、図9に示す受信機100の高周波増幅器106として適用される。高周波増幅器40は、図7に示すように、初段のシングル増幅回路31と、2段目の差動増幅回路32と、電源ノイズキャンセル回路33とから構成されている。シングル増幅回路31は、第3の実施の形態におけるシングル増幅回路21と同様に、MOSトランジスタM31からなる増幅部と、抵抗R31からなる負荷抵抗とを備える。MOSトランジスタM31のゲートに増幅すべき信号が入力される。抵抗R31およびMOSトランジスタM31間の電位がシングル増幅回路31の出力となる。差動増幅回路32は、第3の実施の形態における差動増幅回路32と同様に、MOSトランジスタM32、M33からなる差動対と、電源VDDとMOSトランジスタM32、M33との間に接続される抵抗R34,R35からなる負荷抵抗と、MOSトランジスタM32、M33のゲートに接続されるバイアス用の抵抗R36、R37と、MOSトランジスタM32、M33のソース側に共通に接続されるMOSトランジスタM34と、を備え、MOSトランジスタM34は、MOSトランジスタM32、M33からなる差動対に電流を供給する電流源として動作する。MOSトランジスタM32およびM33のゲートには、バイアス用の抵抗R36、R37を介して共通のバイアス電圧BIASが印加される。MOSトランジスタM34のゲートにはバイアス電圧BIASが印加される。抵抗R34およびMOSトランジスタM32間の電位が差動増幅回路32の-出力信号となり、抵抗R34とMOSトランジスタM32との間が高周波増幅器40の-出力端子に接続される。抵抗R35およびMOSトランジスタM33間の電位が差動増幅回路32の出力信号となり、抵抗R35とMOSトランジスタM33との間が高周波増幅器40の出力端子に接続される。そして、シングル増幅回路31の出力は、DCバイアスカット用のキャパシタC31を介して、差動増幅回路32の差動対の一方のMOSトランジスタM32に入力される。もう一方のMOSトランジスタM33のゲートには、電源ノイズキャンセル回路33が接続される。この電源ノイズキャンセル回路33は、抵抗R33とこれに直列に接続されるMOSトランジスタM35とから構成され、抵抗R33は電源VDDに接続される。MOSトランジスタM35のゲートにはバイアス電圧BIASが入力される。抵抗R33およびMOSトランジスタM35間の電位が電源ノイズキャンセル回路33の出力となり、この電源ノイズキャンセル回路33の出力はDCバイアスカット用のキャパシタC32を介して、差動増幅回路32の差動対の他方のMOSトランジスタM33のゲートに入力される。ここで、図中のダミーのMOSトランジスタM35、すなわち抵抗として動作するMOSトランジスタM35の出力抵抗成分をr1とすると、図4で示した第3の実施の形態における抵抗R22の抵抗の替わりになる。そして、電源ノイズの各経路より得られる伝達関数H11、H12は、それぞれ前記式1、式2において、抵抗R22をr1に置き換えたものになる。つまり、式4および5と表すことができる。そして、H11とH12の伝達関数を等しくすることで、差動増幅回路32の各MOSトランジスタM32、M33の入力に現れる電源ノイズは等しくなり、各伝達関数を等しくするには、前記3式において、抵抗R22をr1に置き換えた次式6の条件を満たすよう、r1、R33、C32の値を決定すればよい。例えば、C31=C32、R31=R33、r1=roとすることにより、各伝達関数を等しくすることができる。特に、MOSトランジスタM31とMOSトランジスタM35は対応する関係にあるので、プロセス上同様に作成すれば、容易にr1=roとすることができる。このように図7の高周波増幅器40は、図4で示した負荷抵抗である抵抗R22の替わりにダミーのMOSトランジスタM35を用いても同等のPSRR改善効果が得られる。第5の実施の形態次に、本発明の第5の実施の形態を説明する。図8は、第5の実施の形態における高周波増幅器50を示す回路図である。この第5の実施の形態における高周波増幅器50は、図9に示す受信機100の高周波増幅器106として適用される。高周波増幅器50は、図8に示すように、初段のシングル増幅回路41と、2段目の差動増幅回路42とから構成されている。シングル増幅回路41は、バイポーラトランジスタB1からなる増幅部と、電源VDDとバイポーラトランジスタB1のコレクタとの間に接続される、抵抗R41からなる負荷抵抗と、を備える。抵抗R41およびバイポーラトランジスタB1間の電位が、シングル増幅回路41の出力となる。バイポーラトランジスタB1のベースは高周波増幅器50の入力端子と接続される。差動増幅回路42は、バイポーラトランジスタB2、B3からなる差動対と、電源VDDとバイポーラトランジスタB2、B3のコレクタとの間に接続される抵抗R42、R43からなる負荷抵抗と、バイアス用の抵抗R44、R45と、バイポーラトランジスタB2、B3のエミッタ側に共通に接続されるバイポーラトランジスタB4とから構成され、このバイポーラトランジスタB4は、差動対に電流を供給する電流源として動作する。バイポーラトランジスタB2およびB3のベースには、抵抗R44、R45を介して共通のバイアス電圧BIASが印加される。バイポーラトランジスタB4のベースにはバイアス電圧BIASが印加される。シングル増幅回路41の出力はDCバイアスカット用のキャパシタC41を介して差動増幅回路42の差動対の一方のバイポーラトランジスタB2のベースに入力される。もう一方のバイポーラトランジスタB3は無入力であってバイアスされている。このように図8の高周波増幅器50は、初段のシングル増幅回路41の増幅部、2段目の差動増幅回路42の差動対にバイポーラトランジスタを用いた構成である。MOSトランジスタの代わりにバイポーラトランジスタを用いた場合でも、同様にNF改善への効果が得られる。なお、上記第5の実施の形態においては、上記図1に示す第1の実施の形態において、MOSトランジスタM1~M4をバイポーラトランジスタB1~B4に変更した場合について説明したが、これに限るものではなく、第2から第4の実施の形態において、MOSトランジスタに変えてバイポーラトランジスタを用いた場合にであっても同等の作用効果を得ることができる。また、上記第1、第3~第5の実施の形態においても、高周波増幅器の負荷抵抗としての抵抗素子の代わりにインダクタを使用してもよい。この場合も、抵抗素子の代わりにインダクタを用いることによって、高周波領域での高いインピーダンスを確保することができると共に、さらに抵抗素子で生じる雑音を減少することができるため、ゲイン、NFを共に改善することができる。ここで、上記実施の形態において、SAWフィルタの105の出力信号が増幅対象信号に対応している。図1のMOSトランジスタM1、図3のカスコード構成11a、図4のMOSトランジスタM21、図7のMOSトランジスタM31、図8のバイポーラトランジスタB1が増幅部に対応している。図1の抵抗R1、図3の抵抗R11、図4の抵抗R21、図7の抵抗R31、図8の抵抗R41が、増幅部の負荷に対応し、図1の抵抗R2およびR3、図3の抵抗R12およびR13、図4の抵抗R24およびR25、図7の抵抗R34およびR35、図8の抵抗R42およびR43が、差動対の負荷に対応している。図4の抵抗R23、図7の抵抗R33がシングル増幅回路の前記増幅部の負荷に相当する抵抗成分に対応し、図4の抵抗R22がシングル増幅回路の前記増幅部に相当する抵抗成分に対応し、図7のMOSトランジスタM35がシングル増幅回路の前記増幅部のトランジスタに相当するトランジスタに対応している。図9の高周波増幅器106の後段の各種回路が信号処理回路に対応している。"