透明絶縁素子分離層の表面の低電圧側に形成された発光素子と、前記透明絶縁素子分離層の裏面の高電圧側に形成された受光素子とを備え、前記透明絶縁素子分離層は前記高電圧側の動作電圧と低電圧側の動作電圧との電圧差よりも大きい耐圧を有しており、前記透明絶縁素子分離層を介して光の授受を行なうように構成したことを特徴とするフォトカプラ装置。前記透明絶縁素子分離層は、成長用基板の役割を兼ねた透明絶縁性基板であることを特徴とする請求項1に記載のフォトカプラ装置。前記透明絶縁性基板は、前記発光素子からの発光波長に対して透明であり、かつ、GaN、SiC、サファイア、GaAsのいずれかで構成された半絶縁性基板であることを特徴とする請求項2に記載のフォトカプラ装置。前記透明絶縁性基板は、p型基板又はn型基板と基板内に形成された空乏層とで構成されていることを特徴とする請求項2に記載のフォトカプラ装置。前記受光素子の受光領域は、n型半導体層と前記n型半導体層上に配置されたショットキー電極により形成された空乏層により構成されていることを特徴とする請求項1~請求項4のいずれか1項に記載のフォトカプラ装置。前記発光素子側又は受光素子側が、支持基板に接合されていることを特徴とする請求項1~請求項5のいずれか1項に記載のフォトカプラ装置。前記受光素子は、フォトダイオードとトランジスタ回路がIC化されたフォトICで構成されていることを特徴とする請求項1~請求項6のいずれか1項に記載のフォトカプラ装置。前記透明絶縁素子分離層は、エピタキシャル成長により形成された半導体層であることを特徴とする請求項1に記載のフォトカプラ装置。前記半導体層は、ノンドープ半導体、p型半導体と該p型半導体中に形成された空乏層、n型半導体と該n型半導体中に形成された空乏層のいずれか1つにより構成されていることを特徴とする請求項8に記載のフォトカプラ装置。前記半導体層は、結晶成長用基板上に形成された前記発光素子上に形成されており、前記半導体層上に前記受光素子が形成されていることを特徴とする請求項8又は請求項9に記載のフォトカプラ装置。前記発光素子は、GaN系半導体で構成したことを特徴とする請求項1~請求項10のいずれか1項に記載のフォトカプラ装置。前記発光素子の発光領域は、InGaN半導体で構成したことを特徴とする請求項11に記載のフォトカプラ装置。前記受光素子は、前記発光素子の発光波長に合わせたGaN系半導体で構成したことを特徴とする請求項11に記載のフォトカプラ装置。前記受光素子の受光領域は、InGaN半導体で構成したことを特徴とする請求項12に記載のフォトカプラ装置。前記受光素子は、SiC又はSOIのICと複合化されたフォトICにより構成されていることを特徴とする請求項13又は請求項14に記載のフォトカプラ装置。前記発光素子の発光領域は、InGaAs半導体で構成したことを特徴とする請求項1~請求項7のいずれか1項に記載のフォトカプラ装置。前記受光素子の受光領域は、前記発光素子の発光波長に合わせたInGaAs半導体で構成したことを特徴とする請求項16に記載のフォトカプラ装置。しかしながら、上記従来技術では、発光ダイオードとフォトダイオードを効率良く配置するためには、部材コスト、組み立てコストがかかる。また、発光-受光の結合効率を上げるため、アライメントが必要になるという問題があった。一方、特許文献1に示されるように、発光素子と透明膜と受光素子とを積層一体化したフォトカプラや、特許文献2に示されるように、透明絶縁基板の一方の面に発光デバイス、他方の面に受光デバイスを形成し、透明絶縁基板を介して光の授受を行なうようにしたフォトカプラが提案されている。しかしながら、特許文献1、2に示されるフォトカプラは、低電圧側と高電圧側とを結合するフォトカプラを想定したものではない。本発明は、上述した課題を解決するために創案されたものであり、コストの問題やアライメント問題を解消し、動作電圧の異なる発光素子と受光素子との間の絶縁性を維持できるフォトカプラ装置を提供することを目的としている。上記目的を達成するために、本発明のフォトカプラ装置は、透明絶縁素子分離層の表面の低電圧側に形成された発光素子と、前記透明絶縁素子分離層の裏面の高電圧側に形成された受光素子とを備え、前記透明絶縁素子分離層は前記高電圧側の動作電圧と低電圧側の動作電圧との電圧差よりも大きい耐圧を有しており、前記透明絶縁素子分離層を介して光の授受を行なうように構成したことを主要な特徴とする。本発明によれば、透明絶縁素子分離層の表面の低電圧側に形成された発光素子と、前記透明絶縁素子分離層の裏面の高電圧側に形成された受光素子とを備え、前記透明絶縁素子分離層は前記高電圧側の動作電圧と低電圧側の動作電圧との電圧差よりも大きい耐圧を有している。このため、発光素子と受光素子との間のリークを十分防止することができるとともに、部材コストや組み立てコストを低減することができ、アライメント作業が不要となるため生産効率が向上する。以下、図面を参照して本発明の一実施形態を説明する。以下の図面の記載において、同一または類似の部分には同一または類似の符号を付している。構造に関する図面は模式的なものであり、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれている場合がある。図1は、本発明のフォトカプラ装置の一実施例の断面構造を示す。透明絶縁素子分離層である透明絶縁性基板1の一方の面表面又は裏面に発光素子として発光ダイオードLEDが、他方の面表面又は裏面に受光素子としてフォトダイオードPDが形成されている。このように、透明絶縁素子分離層である透明絶縁性基板1は、LEDとPDを電気的に絶縁分離し、LEDの発光波長の光を透過させてPDに受光させるようにするものである。なお、透明絶縁素子分離層の表面又は裏面とは、透明絶縁素子分離層の一方の面を表面とした場合に、裏面は透明絶縁素子分離層を境界にして、前記一方の面と反対側の面を意味するもので、特に方向が限定されるものではない。透明絶縁性基板1上に、n型半導体層2、吸収層3、p型半導体層4が積層され、n型半導体層2上にはn電極11が、p型半導体層4上にはp電極12が形成されている。n型半導体層2~p型半導体層4までで、フォトダイオードPDを構成している。一方、透明絶縁性基板1の裏面には、n型半導体層5、活性層6、p型半導体層7が下方向に向かって順に積層され、n型半導体層5上にはn電極13が、p型半導体層7上にはp電極14が形成されている。n型半導体層5~p型半導体層7までで、発光ダイオードLEDを構成している。ここで、透明絶縁性基板1は、エピタキシャル成長用の基板としての役割を合わせ持つものであっても良い。図1のフォトカプラ装置は、図19に示される制御回路等の低電圧側から供給される低電圧信号によりn電極13とp電極14間に駆動電圧又は駆動電流が供給される。すると、LEDの活性層6から光が生成される。活性層6からの光は、透明絶縁性基板1を透過して、PDの吸収層3で吸収されて光電変換作用により電気信号に変換され、n電極11とp電極12の間で取り出される。この取り出された電気信号は、図19に示される増幅用トランジスタ等のトランジスタ回路ICを介して高電圧側の駆動回路等に入力される。したがって、透明絶縁性基板1は、LEDの活性層6で発生する光の波長に対して透明な材料で構成される。また、低電圧側のLEDと高電圧側のPDとの間は、完全に絶縁しておく必要があるため、発光素子側低電圧側の動作電圧と受光素子側高電圧側の動作電圧との電圧差よりも大きい耐圧を有する基板となるように、透明絶縁性基板1の絶縁性を確保する。例えば、低電圧側の動作電圧の最小値と高電圧側の動作電圧の最大値との差の電圧よりも大きい耐圧を有するように透明絶縁性基板1を構成すれば良い。他方、透明絶縁性基板1をLEDの発光波長に対して透明な基板とするには、発光波長に対応して以下のような基板を例示することができる。サファイア基板の場合は波長150nm以上の光を、GaN基板の場合波長365nm以上の光を、SiC基板の場合は波長380nm以上の光を、InGaN基板の場合は波長400nm以上の光を、GaAs基板の場合は波長870nm以上の光を、InP基板の場合は波長920nm以上の光を、Si基板の場合は波長1120nm以上の光を、InGaAs基板の場合は波長950nm以上の光を、In組成の異なるInGaAs基板の場合は例えば波長1670nm以上の光を透過させることができる。すなわち、吸収端波長バンドギャップ相当波長がLEDの発光波長よりも小さい材料を選べば良い。他方、透明絶縁性基板1の高耐圧化を実現するためには、上記の発光波長に対応して選択した基板材料に対して、基板厚さを調整することで、対応することができる。あるいは、先に耐圧を考慮して高耐圧の材料を選択し、基板厚さを調整するようにしても良い。例えば、透明絶縁性基板1の厚さが100μmの場合、基板材料により耐圧は次のようになる。GaN基板の場合は、絶縁破壊電界強度3.3MV/cmであるので、100μmでは耐圧33000Vとなる。SiC基板の場合は、絶縁破壊電界強度3.0MV/cmであるので、100μmでは耐圧30000Vとなる。サファイア基板の場合は、絶縁破壊電界強度0.5MV/cmであるので、100μmでは耐圧5000Vとなる。GaAs基板の場合は、絶縁破壊電界強度0.4MV/cmであるので耐圧4000Vとなる。Si基板の場合は、絶縁破壊電界強度0.3MV/cmであるので耐圧3000Vとなる。図2にフォトカプラ装置の他の構成例を示す。図2では、透明絶縁性基板としてp型基板を用い、p型基板の両側にn型半導体層を設けてp型基板の両側に空乏層を形成することで、絶縁性を確保したものである。p型基板20上に、n型半導体層2、吸収層3、p型半導体層4が積層され、n型半導体層2上にはn電極11が、p型半導体層4上にはp電極12が形成されている。n型半導体層2~p型半導体層4までで、フォトダイオードPDを構成している。一方、p型基板20の裏面には、n型半導体層5、活性層6、p型半導体層7が下方向に向かって順に積層され、n型半導体層5上にはn電極13が、p型半導体層7上にはp電極14が形成されている。n型半導体層5~p型半導体層7までで、発光ダイオードLEDを構成している。ここで、LED側の信号の供給や、LEDとPD間の信号の伝達、PD側での信号の流れ等は図1と同様であるので説明を省略する。また、活性層6からの発光波長に対して透明な基板材料についても、図1と同様であるので省略する。ここで、p型不純物がドープされたp型基板だけでは、PDとLEDとの間の絶縁性を確保することが困難であるため、図2に示すように、空乏層20aを形成させるようにする。このため、p型基板20の両側にn型半導体層2及びn型半導体層5を配置している。pn接合を形成することにより、キャリアがほとんど存在せず電気的に絶縁された空乏層20aを構成することができる。なお、空乏層は、p型基板20のpn接合界面付近に形成されるだけではなく、n型半導体層2、5のpn接合界面付近にも形成されるが、不純物濃度が低い領域の方が空乏層は大きく拡がるので、p型基板内のみに例示している。p型基板20のp型不純物濃度を、例えば、1×1016cm-3とし、n型半導体層2、5のn型不純物濃度を1×1018cm-3とした場合は、空乏層20aのどちらか1方の耐圧は、約3000V程度となる。耐圧を上げる場合には、空乏層の厚さを大きくすれば良い。このためには、例えば、低不純物濃度層であるp型基板20のp型不純物濃度を下げれば良い。図3は、図2の変形例に相当する。図3では、透明絶縁性基板としてn型基板を用い、n型基板の両側にp型半導体層を設けてn型基板の両側に空乏層を形成することで、絶縁性を確保したものである。n型基板30上に、p型半導体層4、吸収層3、n型半導体層2が積層され、n型半導体層2上にはn電極11が、p型半導体層4上にはp電極12が形成されている。n型半導体層2~p型半導体層4までで、フォトダイオードPDを構成している。一方、n型基板30の裏面には、p型半導体層7、活性層6、n型半導体層5が下方向に向かって順に積層され、n型半導体層5上にはn電極13が、p型半導体層7上にはp電極14が形成されている。n型半導体層5~p型半導体層7までで、発光ダイオードLEDを構成している。ここで、n型不純物がドープされたn型基板だけでは、PDとLEDとの間の絶縁性を確保することが困難であるため、図3に示すように、空乏層30aができるように構成する。このため、n型基板30の両側にp型半導体層4及びp型半導体層7を配置している。pn接合を形成することにより、キャリアがほとんど存在せず電気的に絶縁された空乏層30aを構成することができる。なお、空乏層は、n型基板30のpn接合界面付近に形成されるだけではなく、p型半導体層4、7のpn接合界面付近にも形成されるが、不純物濃度が低い領域の方が空乏層は大きく拡がるので、n型基板内のみに例示している。n型基板30の耐圧は、図2と同様、n型基板30のp型不純物濃度を、例えば、1×1016cm-3とし、p型半導体層4、7のp型不純物濃度を1×1018cm-3とした場合は、空乏層30aのどちらか1方の耐圧は、約3000V程度となる。図4は、放熱性特性を改善したフォトカプラ装置を示す。図4のフォトカプラ装置の構成は、支持基板100を除いて図1と同様であるので、透明絶縁性基板1~p型半導体層7、n電極11~p電極14に関する説明は省略する。図1のフォトカプラのLED側をフリップチップダイボンディングにより支持基板100に接合した構成となっている。フリップチップダイボンディングにより、n電極13及びp電極14が支持基板100の対応する領域に接続される。支持基板100は、放熱性を高めるために、金属ベースの基板を用いるのが良い。フリップチップダイボンディングにより、LED側を実装基板側へ密着させることで放熱特性がさらに改善する。図5は、図4と異なり、フォトカプラのPD側をフリップチップダイボンディングにより支持基板100に接合した構成となっている。フリップチップダイボンディングにより、PD側を実装基板側へ密着させることで放熱特性が改善する。また、支持基板100を放熱性の良い材料で構成することが好ましい。図6は、図1と異なり、フォトダイオードPDに吸収層3を用いずに、ショットキー接合による空乏層を用いた構成となっている。透明絶縁性基板1上に、n型半導体層21が積層され、n型半導体層21上にはオーミック電極23と、ショットキー電極22が形成されている。n型半導体層21で、フォトダイオードPDを構成している。一方、透明絶縁性基板1の裏面には、n型半導体層5、活性層6、p型半導体層7が下方向に向かって順に積層され、n型半導体層5上にはn電極13が、p型半導体層7上にはp電極14が形成されている。n型半導体層5~p型半導体層7までで、発光ダイオードLEDを構成している。また、LED側がフリップチップダイボンディングにより支持基板100に接合されており、n電極13とp電極14が基板100に接合されている。ここで、n型半導体層21とショットキー電極22は、ショットキー接合状態にある。ショットキー電極22としては、例えば、n型半導体層21に接触する側からPdパラジウム、Au金を順に積層したPd/Au、あるいはNiニッケル、Au金を順に積層したNi/Auの金属多層膜を用いることができる。ショットキー電極とするためには、ショットキー接合面に用いられる金属の仕事関数がn型半導体層21の電子親和力よりも大きくなるようにすれば良い。このようにしてn型半導体層21に形成された空乏層21aは、LEDからの発光を吸収して電気信号に変換する。一方、n型半導体層21にオーミック接触しているオーミック電極23は、例えば、n型半導体層21に接触する側からTiチタン、Alアルミニウムを順に積層したTi/Alの金属多層膜を用いることができる。図1、4、5、6等の構成において、エピタキシャル成長用基板でもある透明絶縁性基板1をサファイアとし、LEDはAlGaN、PDはSiCとするなど、LEDからの発光が基板を透過し、PDで吸収でき、かつそれぞれがエピタキシャル成長により積層することができれば、材料の組み合わせは自由である。図7は、フォトダイオードPD側の部分をフォトICとした構成である。フォトICとは、PDを構成する半導体層及び図19のトランジスタ141cによるトランジスタ回路を含めてIC化したものである。透明絶縁性基板1上にフォトIC41が形成され、フォトIC41上に正電極42、負電極43が形成される。正電極42、負電極43は、フォトIC41で受光により発生した電気信号を取り出す電極端子となる。他の構成は図4と同じであるので、説明を省略する。図8は、PD側の構成に関しては図5と同一である。図5と異なるのは、透明絶縁性基板1の上側に形成されている素子がLEDでなく、面発光半導体レーザVerticalCavitySurfaceEmittingLaser;VCSELであることである。VCSELは、n型半導体層51、活性層52、p型半導体層53により構成される。n型半導体層51上にはn電極54が、p型半導体層53上にp電極55が形成される。例えば、n型半導体層51はn型多層膜反射層、p型半導体層53はp型多層膜反射層であり、このn型多層膜反射層からp型多層膜反射層までの間で共振器を構成する。図8の構造として、一例を挙げると、透明絶縁性基板1にGaAs基板を用い、GaAs基板上にエピタキシャル成長によってInGaAs活性層の波長950nmのVCSEL積層構造を作製する。GaAs基板の裏面に、吸収層3をInGaAsとしたPIN-フォトダイオードの結晶成長を行う。結晶成長後、エッチング工程、電極形成工程などを経て、n型半導体層2~p型半導体層4からなるモニター用PDを作製する。反対側の基板上面に形成したVCSELの積層構造に、エッチング工程、電極形成工程などを経てVCSELを作製する。ここで、モニター用PDはPIN構造以外にショットキー構造を用いることができる。以上のように、透明絶縁性基板を挟んで、一方の面にLEDを他方の面にPDを作製することにより、LEDとPDとの間の絶縁性を十分に確保しつつ、部材コストや組み立てコストを低減することができ、アライメント作業が不要となるため生産効率が向上する。また、LEDとPDの距離が近づく。これにより、受光効率を改善し、消費電力を低下させることができる。また受光効率の改善によって、PD素子面積を小さくすることができ、PD素子の容量を低減させることができるため、高速化動作を行わせることができる。次に、従来、LEDに用いられているAlGaAs系では、一般的に高温での発光強度低下が著しい。そこで、LEDにGaN系の半導体を用いて、高温での発光強度が高い発光源を形成する。GaN系のLEDとは、InGaN、AlGaN、GaN等のGaNをベースにした材料により構成されたLEDである。GaN系半導体を利用することで、高温でのフォトカプラ動作が可能となる。受光側もこれに合わせて、高温に強いInGaN、AlGaN等のGaN系のPD、SiC-PD等を用いる。これには、PIN構造、ショットキー構造、SiCフォトIC、GaN系フォトICが含まれる。また、受光側にGaN系のPDを用い、このPDとトランジスタ回路からなるSiC-ICと複号化したフォトICとしても良い。これらのICは、SOISilicononInsulator構造としても良い。図9は、LED高温発光評価を示す。縦軸は正規化された発光強度任意単位を、横軸は温度°Cを示す。Y1の曲線は発光波長440nmのInGaN-LEDを、Y2の曲線は発光波長365nmのGaN-LEDを、Y3の曲線は発光波長950nmのInGaAs-LEDを示す。例えば、LEDの温度-発光強度曲線Y1は、室温である25°Cのときの発光強度を1とし、温度変化による発光強度を25°Cのときの発光強度で正規化した曲線である。他のLEDの温度-発光強度曲線Y2、Y3も同様である。Y1~Y3のうち、Y1が温度を高温に変化させても、発光強度はそれほど低下していないことがわかる。Y1の25°Cでの発光強度と200°Cでの発光強度を比較すると、200°Cでの発光強度は25°Cでの発光強度から20程度低下している。また、Y1の曲線では、さらに高温の250°Cでの発光強度は25°Cでの発光強度から25程度の低下に留まっている。一方、Y2は、200°Cでの発光強度は25°Cでの発光強度から60程度低下している。他方、Y3は、200°Cでの発光強度は25°Cでの発光強度から80程度低下している。以上のように、LEDを作製するに際して、InGaN、GaN、InGaAsの材料のうち、高温で発光効率を良くするためには、GaN系半導体が望ましく、GaN系半導体の中ではInGaNが最も適していることがわかる。次に、例えば、図1のフォトカプラ装置の製造方法の一例を説明する。最初にPD側の半導体層を作製する。透明絶縁性基板1上に400~700°Cの低温で有機金属化合物気相成長法以下、MOCVD法というにより、キャリアガスH2とともに有機金属化合物ガスであるトリメチルガリウム以下、TMGという、アンモニアNH3およびドーパントとしてのSiH4などを供給し、n型のGaN層からなる低温バッファ層を0.01~0.2μm程度形成し、次いで900~1200°Cの高温で同じガスを供給し、同じ組成のn型のGaNからなる高温バッファ層を2~5μm程度形成する。前述のガスにさらにトリメチルアルミニウム以下、TMAというの原料ガスを加え、n型ドーパントのSiを含有したn型AlxGa1-xN0<x<1層を成膜し、ダブルヘテロ接合形成のためのn型クラッド層を0.1~0.3μm程度形成する。ここで、上記、n型GaN低温バッファ層、n型GaN高温バッファ層、n型AlxGa1-xNクラッド層が、n型半導体層2に対応する。前述の原料ガスのTMAに代えてトリメチルインジウム以下、TMIというを導入し、バンドギャップエネルギーがクラッド層のそれより小さくなる材料、たとえばGayIn1-yN0<y≦1からなる吸収層を0.1~10μm程度形成する。n型クラッド層の形成に用いたガスと同じ原料のガスで不純物原料ガスをSiH4に代えてp型不純物としてのMgまたはZnのためのシクロペンタジエニルマグネシウム以下、Cp2Mgというまたはジメチル亜鉛以下、DMZnというを加えて反応管に導入し、p型クラッド層であるp型AlxGa1-xN層を気相成長させる。これによりn型クラッド層と活性層とp型クラッド層とによりダブルヘテロ接合が形成される。次にキャップ層形成のため、前述のバッファ層と同様のガスで不純物原料ガスとしてCp2MgまたはDMZnを供給してp型のGaN層を0.3~1μm程度成長させる。ここで、上記p型AlxGa1-xNクラッド層、p型GaNキャップ層が、p型半導体層4に対応するエピタキシャルプロセス保護用のSiO2膜を形成した後、同様に透明絶縁性基板1の裏面側へLEDの作製を行なう。まず、PD側で作製したn型半導体層2と同じ構造のn型半導体層5を作製する。すなわち、n型半導体層5は、透明絶縁性基板1に近い側からn型GaN低温バッファ層、n型GaN高温バッファ層、n型AlxGa1-xNクラッド層の積層構造を有する。次に、活性層6は、TMI、TMG、NH3等により、バンドギャップエネルギーがクラッド層のそれより小さくなる材料、例えば、GayIn1-yN0<y≦1からなる活性層を0.05~0.1μm程度形成する。その後、p型半導体層7は、PDのp型半導体層4と同じ構造に作製する。すなわち、p型半導体層7は、活性層6に近い側からp型AlxGa1-xNクラッド層、p型GaNキャップ層の積層構造を有する。LED側にもSiO2等の保護膜を半導体層の成長層表面全面に成膜し、400~800°C、20~60分間程度のアニールを行い、p型クラッド層およびキャップ層の活性化を図る。このアニールが行われるのは以下の理由による。すなわち、チッ化ガリウム系化合物半導体のp型層はドーパントとしてMgなどがドーピングされているが、Mgなどはドーピングの際、キャリアガスのH2や反応ガスのNH3のHと化合し、ドーパントの働きをせず高抵抗になる。そこでMgとHを切り離しHを放出して低抵抗化するため、アニール工程が設けられている。次に、PD側の保護膜を除去したのち、n電極11を形成するため、レジストを塗布してパターニングを行い、成長した各半導体層の一部をドライエッチングにより除去してn型GaNバッファ層を露出させる。ついで、Au、Alなどの金属膜をスパッタリングなどにより形成してp電極12およびn電極11を形成する。その後、電極金属のAlなどとチッ化ガリウム系化合物半導体との間をオーミック接触にするため、H2雰囲気中で300°C程度の熱処理をして合金化する。LED側についても、上記PD側と同様の処理を行い、p電極14およびn電極13を形成する。次に、図10に透明絶縁性基板1の代わりに結晶成長による半導体層を用いてLEDとPDの透明絶縁素子分離層とした構成例を示す。結晶成長用基板60上にp型半導体層61、活性層62、n型半導体層63が積層され、p型半導体層61上にはp電極69が、n型半導体63上にはn電極68が形成されている。p型半導体層61~n型半導体層63までで、LEDを構成している。一方、n型半導体層63上にはノンドープ半導体層64が積層されている。ノンドープ半導体層64上には、n型半導体層65、吸収層66、p型半導体層67が積層され、n型半導体層65上にはn電極70が、p型半導体層67上にはp電極71が形成されている。n型半導体層65~p型半導体層67までで、フォトダイオードPDを構成している。ここで、p型半導体層61~p型半導体層67まで、結晶成長用基板60上にエピタキシャル成長させて作製される。エピタキシャル成長により作製されたノンドープ半導体層64がLEDとPDとを分離する透明絶縁素子分離層に相当する。図1~図8と同様、低電圧動作側にLEDが、高電圧動作側にPDが作製される。高耐圧及び高温での高発光効率を実現するために、前述したようにGaN系半導体を用いることが望ましい。GaN系半導体を用いる場合、GaN、サファイア、SiC基板などの結晶成長用基板60上にエピタキシャル成長によって、例えばInGaNを活性層62とした400nm以上の青色発光LED構造を作製することができる。次に、高抵抗層としてノンドープ半導体64を結晶成長によって積層し、InGaNを吸収層66とするPD構造を積層する。結晶成長後、エッチング工程、電極形成工程などを経てLED、PDの最終構造を完成させる。この場合、p型半導体層61、67はp型AlGaNで、n型半導体層63、65はn型AlGaNで、ノンドープ半導体層64はノンドープGaNで構成することができる。ノンドープ半導体層64がノンドープGaNで構成された場合、GaNの絶縁破壊電界強度3.3MV/cmとなるので、ノンドープ半導体層64の厚さが10μmの場合、3300Vの耐圧を確保することができる。また、ノンドープ半導体層64はLEDの発光波長に対する透明性が必要である。上記の場合、ノンドープ半導体層64はGaNにより構成され、活性層62はInGaNにより構成されている。GaNは波長365nm以上の光を透過させ、InGaNの発光波長は400nmを越えるため、ノンドープ半導体層64においてLEDの発光波長に対する透明性が確保される。また、上記の例では、活性層62をInGaNとした場合、吸収層66はLEDの発光波長を吸収できるInGaNで構成している。なお、図10では、LEDは、下からp型半導体層61、活性層62、n型半導体層63が順に積層された積層構造としているが、これを、下からn型半導体層63、活性層62、p型半導体層61と順に積層し、図10のLEDの積層構造とは上下逆の積層構造とすることができる。次に、図11は、図10のノンドープ半導体層64の代わりにp型半導体層75を用い、p型半導体層75の上下に配置されたn型半導体層63、65とのpn接合により、空乏層75a、75bを発生させたフォトカプラ装置の構造を示す図である。図10と同じ符号は、同じ構成を示しているので、説明は省略する。透明絶縁性基板1を用いる構成では、図2が対応している。なお、空乏層は、p型半導体層75だけでなく、n型半導体層63、65の中にも形成されるが、空乏層は、不純物濃度が低い側に拡がりやすいため、p型半導体層75の方にだけ例示している。また、図12は、図10のノンドープ半導体層64の代わりにn型半導体層78を用い、n型半導体層78の上下に配置されたp型半導体層61、67とのpn接合により、空乏層78a、78bを発生させたフォトカプラ装置の構造を示す図である。透明絶縁性基板1を用いる構成では、図3が対応している。結晶成長用基板80には、n型基板が用いられる。結晶成長用基板80上には、n型半導体層63、活性層62、p型半導体層61が積層され、p型半導体層61上にはp電極69が、n型半導体63上にはn電極68が形成されている。n型半導体層63~p型半導体層61までで、LEDを構成している。一方、p型半導体層61上にはn型半導体層78が積層されている。n型半導体層78上には、p型半導体層67、吸収層66、n型半導体層65が積層され、n型半導体層65上にはn電極70が、p型半導体層67上にはp電極71が形成されている。p型半導体層67~n型半導体層65までで、フォトダイオードPDを構成している。n型半導体層78の上下に配置されたp型半導体層61、67とのpn接合により、空乏層78a、78bが発生する。なお、空乏層は、n型半導体層78だけでなく、p型半導体層61、67の中にも形成されるが、空乏層は、不純物濃度が低い側に拡がりやすいため、n型半導体層78の方にだけ例示している。図11、12の透明絶縁素子分離層に相当するp型半導体層75、n型半導体層78の不純物濃度は、例えば、1×1016cm3である。一方、p型半導体層75の上下に配置されたn型半導体層63、65、及びn型半導体層78の上下に配置されたp型半導体層61、67の各不純物濃度は1×1018cm3とすることができる。このようにすると、片側の空乏層の耐圧は、約3000V程度となる。図13は、図10と異なり、フォトダイオードPDに吸収層66を用いずに、ショットキー接合による空乏層を用いた構成となっている。ノンドープ半導体層64上に、n型半導体層95が積層され、n型半導体層95上にはオーミック電極96と、ショットキー電極97が形成されている。n型半導体層95で、フォトダイオードPDを構成している。ここで、n型半導体層95とショットキー電極97は、ショットキー接合状態にある。ショットキー電極97としては、例えば、n型半導体層95に接触する側からPdパラジウム、Au金を順に積層したPd/Au、あるいはNiニッケル、Au金を順に積層したNi/Auの金属多層膜を用いることができる。ショットキー電極とするためには、ショットキー接合面に用いられる金属の仕事関数がn型半導体層95の電子親和力よりも大きくなるようにすれば良い。このようにしてn型半導体層95に形成された空乏層95aは、LEDからの発光を吸収して電気信号に変換する。一方、n型半導体層95にオーミック接触しているオーミック電極96は、例えば、n型半導体層95に接触する側からTiチタン、Alアルミニウムを順に積層したTi/Alの金属多層膜を用いることができる。次に、例えば、図12の構成において、n型半導体層78の代わりにノンドープ半導体層64を用いたフォトカプラ装置の製造方法の一例を示す。結晶成長用基板80上に400~700°Cの低温でMOCVD法により、キャリアガスH2とともに有機金属化合物ガスであるTMG、アンモニアNH3およびドーパントとしてのSiH4などを供給し、n型のGaN層からなる低温バッファ層を0.01~0.2μm程度形成し、次いで900~1200°Cの高温で同じガスを供給し、同じ組成のn型のGaNからなる高温バッファ層を2~5μm程度形成する。前述のガスにさらにTMAの原料ガスを加え、n型ドーパントのSiを含有したn型AlxGa1-xN0<x<1層を成膜し、ダブルヘテロ接合形成のためのn型クラッド層を0.1~0.3μm程度形成する。ここで、上記、n型GaN低温バッファ層、n型GaN高温バッファ層、n型AlxGa1-xNクラッド層が、n型半導体層63に対応する。前述の原料ガスのTMAに代えてTMIを導入し、バンドギャップエネルギーがクラッド層のそれより小さくなる材料、たとえばGayIn1-yN0<y≦1からなる活性層62を0.05~0.1μm程度形成する。n型クラッド層の形成に用いたガスと同じ原料のガスで不純物原料ガスをSiH4に代えてp型不純物としてのMgまたはZnのためのCp2MgまたはDMZnを加えて反応管に導入し、p型クラッド層であるp型AlxGa1-xN層を気相成長させる。これによりn型クラッド層と活性層とp型クラッド層とによりダブルヘテロ接合が形成される。次に、コンタクト層形成のため、前述のバッファ層と同様のガスで不純物原料ガスとしてCp2MgまたはDMZnを供給してp型のGaN層を0.3~1μm程度成長させる。ここで、上記p型AlxGa1-xNクラッド層、p型GaNコンタクト層が、p型半導体層61に対応する。素子分離層ノンドープ半導体層64としてノンドープGaN層を10μm以上形成する。p型クラッド層であるp型AlxGa1-xN層を気相成長させる。次に、コンタクト層形成のため、前述のバッファ層と同様のガスで不純物原料ガスとしてCp2MgまたはDMZnを供給してp型のGaN層を0.3~1μm程度成長させる。ここで、上記p型AlxGa1-xNクラッド層、p型GaNコンタクト層が、p型半導体層61に対応する。p型GaNコンタクト層上に透明絶縁素子分離層としてノンンドープGaN層を10μm以上形成する。次にp型クラッド層であるp型AlxGa1-xN層を気相成長させる。さらに、コンタクト層形成のため、前述のバッファ層と同様のガスで不純物原料ガスとしてCp2MgまたはDMZnを供給してp型のGaN層を0.3~1μm程度成長させる。ここで、上記p型AlxGa1-xNクラッド層、p型GaNコンタクト層が、p型半導体層67に対応する。前述の原料ガスのTMAに代えてTMIを導入し、バンドギャップエネルギーがクラッド層のそれより小さくなる材料、たとえばGayIn1-yN0<y≦1からなる吸収層66を0.1~10μm程度形成する。LEDのn型半導体層63と同様に、PDのn型半導体層65の作製を行なう。すなわち、原料ガスとしてCp2MgまたはDMZnからSiH4などを用い、n型層であるクラッド層とキャップ層の形成を行なう。SiO2などの保護膜を半導体層の成長層表面全面に設け、400~800°C、20~60分間程度のアニールを行い、p型クラッド層およびキャップ層の活性化を図る。成長層表面に設けられた保護膜を除去したのち、n側電極、p側電極を形成するため、レジストを塗布してパターニングを行い、成長した各半導体層の一部をドライエッチングにより除去してn型、p型GaN層であるバッファ層、コンタクト層を露出させる。ついで、Au、Alなどの金属膜をスパッタリングなどにより形成してp電極69、p電極71、n電極68、n電極70の各電極を形成する。次に、電極金属のAlなどとチッ化ガリウム系化合物半導体とのあいだをオーミック接触にするため、H2雰囲気中で300°C程度の熱処理をして合金化する。図5、図10~図13の構成をベースにして高温動作可能なフォトICを用いたフォトカプラ装置の構成例を以下に示す。図14は、SiC-IC110を結晶成長用基板として用い、受光素子と複合化するものである。図14の場合は、図10のPDに相当する部分を、SiC-IC110上にエピタキシャル成長により作製する。図14aでは、p型半導体層67、吸収層66、n型半導体層65を順に積層している。SiC-IC110には、PDの受信信号出力部が2つあるが、これに信号取り出し層111と信号取り出し電極98aとが接続される。信号取り出し層111は、例えば、高濃度p型SiC等により構成される。信号取り出し電極98aは、n型半導体層65の上面からワイヤ線80を介してPDの出力SiC-IC110の入力に接続される。一方、図14bでは、p型半導体層67、吸収層66、n型半導体層65を順に積層することは、図14aと同じであるが、一方の信号取り出し電極の構造が異なる。信号取り出し電極98bは、n型半導体層65の上面からp型半導体層67及び吸収層66及びn型半導体層65の側面、さらにSiC-IC110の上面にかけて形成される。このように、ワイヤ線は不要となるが、n型半導体層65と吸収層66とp型半導体層67の短絡を防ぐために、これらの側面に絶縁膜99が形成されている。図15は、図14aの方法によりSiC-IC110の上にPDの積層構造を作製し、図10と同様ノンドープ半導体層64を素子分離のための透明絶縁性基材とし、ノンドープ半導体層64の上側にLEDを作製したものである。図10、図14aと同じ符号のものは、同じ構成を示すので、説明を省略する。図16aは、SiC-IC120を結晶成長用基板として用い、受光素子と複合化するものであるが、図14と異なり、図10のPDに相当する部分を、SiC-IC110内に埋め込む構造にしてエピタキシャル成長により作製する。図16aでは、SiC-IC120の内部に、p型半導体層67、吸収層66、n型半導体層65を順に積層している。SiC-IC120の1つの出力端子に信号取り出し層111が接続される。一方、図16bでは、SiC-IC121の内部に、PDの積層構造とLEDの積層構造の両方がエピタキシャル成長により作製される。LEDの積層構造として、p型半導体層61、活性層62、n型半導体層63が順に積層される。また、LEDの横側の位置に、PDの積層構造としてp型半導体層67、吸収層66、n型半導体層65が順に積層される。LEDには、電流を供給する層もしくは電極102、112が形成される。PDには、電気信号を取出すための取り出し層もしくは電極103、111が形成される。図16aでは、SiC-IC120の内部に、PDの構造をエピタキシャル成長により作製したが、これを変形して信号線の配線の工夫を行なったのが図17aである。図16aでは、信号取り出し電極111がSiC-IC120の内部に埋め込まれていたが、p型半導体層67をL字型に変形して図17aのp型半導体層67Aとすることで、信号取り出し層もしくは電極104のように、電極部を外部に配置することができるようにした。信号取り出し電極104、105により受光信号が出力される。図17bでは、図16aのように吸収層66を作製せずに、ショットキー接合によって発生する空乏層を光検出として用いるものである。信号取り出し層113上にn型半導体層130をエピタキシャル成長させて作製する。n型半導体層130上にショットキー電極131aをn型半導体層130上の全面及び出力端子の領域まで形成する。ショットキー接合により、n型半導体層130には空乏層130aが形成される。また、図17cでは、図17bと異なり、ショットキー電極131bが、n型半導体層130上の一部の領域及び出力端子の領域まで形成されている。ショットキー接合により、n型半導体層130には空乏層130bが形成される。他の構成は、図17bと同じである。なお、ショットキー接合については、前述しているので、説明は省略する。図18は、ダイボンディングによる複合化の例を示す。図18aは、フォトカプラ装置のPD部分とSiC-IC124とがダイボンディングにより接合された状態を示している。n電極11とp電極12が、SiC-IC124側の信号線と接合される。図18aのように、ダイボンディングした場合の全体構成を図18bに示す。図18bのフォトカプラ装置は、図5の構成において、支持基板100をSiC-IC124に置き換えた構成と同じとなる。