表面照射光センサを製作する方法であって、a能動領域の半導体ピクセルのアレイを形成する工程と、b各ピクセル内に、隔離された互いに反対の導電性タイプの接触領域を形成する工程と、c前記接触領域への金属コンタクトを形成し、各ピクセル内で、前記金属コンタクトが、前記接触領域の上部表面面積の総計の少なくとも約30を覆う工程とを含む、方法。シミュレーションは、図3aに示したような理想化されたPIN構造について、コンタクト15および16に加える電圧が、能動領域12中でドリフト速度を飽和させるのに十分な大きさで、実施した。第1組の結果は、すべてのGe領域中での光による発生を含み、それは、自然に発生するはずのものである。これらのシミュレーションでは、Wは、0.2μm良好な接触には典型的な値に固定され、高電場領域の厚さT12を変化させた。センサを高速にするために、T12を減少させなければならないが、表から、W対T12の比が増加するにつれて、f3が減少することが明らかである。光電流の応答中、いっそう多くのキャリアが、τdによってよりτdiffによって限定されるので、T12とf3の関係が、生じる。第2組のシミュレーションは、Wを変化させるが、T12を、妥当なQYをもたらすために必要な値、1μmで固定した。やはり、W対T12の比が増加するにつれてf3が減少し、この時間は、ほぼ1/W2に依存し、そのことは、拡散が限定されたキャリアの走行から予想される。第3組のシミュレーションでは、人為的に接触領域11および13中の光による発生を除外して、これらのn型およびp型の接触層中の吸収による影響を実証する。この場合、f3は、能動領域12中のキャリア走行時間によって限定され、予想されるように1/T12に関し線形に増加する。この構造では、Wを限りなく減少させることは、可能でないことに留意すべきである。Wは、良好に低漏れで接触するのに十分な厚さであり、GeとSiの間の界面17に存在する欠陥が、すべて完全に高度のドーピングによって覆われることを保証するのに十分な厚さであることが必要である。この界面領域は、自由キャリアが空乏化された場合、極端に大きな暗電流が、逆方向に流れることになり、耐ノイズ性能に影響を与える。周波数応答が悪いことが、そのような従来技術のデバイスでは、固有の問題である。暗電流を制御する場合、高度にドープされた接触領域は、Ge中に形成しなければならない。しかし、この設計では、周波数応答が、拡散時間τdiffに限定されることになる。したがって、従来技術のデバイスでは、高速システムの所望されるデータ速度を満足させるために、十分高いf3を達成することは、極めて困難である。本発明の一態様によれば、欠陥密度が減少された能動領域など所定のエピタキシャル領域を有した、半導体デバイスを製作する方法が、a第1の材料の単一結晶体の主表面上に、誘電性クラッド領域を形成する工程と、bクラッド領域中に第1の深さまで延びる第1の開口を形成する工程と、c第1の開口内にあり、第1の深さより深い第2の深さまで延び、単一結晶体の主表面の下にある部分を剥き出しにする、より小さい第2の開口を形成する工程と、d各開口中およびクラッド領域の上部上に、第2の半導体材料の領域をエピタキシャル的に成長させる工程と、e第2の開口内およびクラッド領域の上部上で成長したエピタキシャル領域に欠陥を閉じ込め、第1の所定の領域が、第1の開口内に配置され、本質的に欠陥がないすなわち、約103cm-3より少ないように、第2の開口の寸法を制御する工程と、fデバイスの上部を平坦化して、クラッド層の上部の上に延在するエピタキシャル領域をすべて除去し、それによって第2の開口中に成長した第1の所定の領域の上部を、ぜひともクラッド領域の上部と同一平面にさせる工程と、gデバイスの組み立てを完成させるために、追加の工程を実施する工程とを含む。本発明のいくつかの実施形態によれば、第1の材料は、Siであり、第2の材料は、Si1-xGex0<x≦1またはGaNいずれかである。本発明の他の様々な実施形態によれば、デバイスは、オプトエレクトロニクスまたはエレクトロニクスとすることができる。オプトエレクトロニクス用途の場合、デバイスは、第1の所定の領域が、信号光を吸収する能動領域であり、第2の所定の領域が、信号光を能動領域に送達する導波路である、光センサである。好ましい実施形態では、そのような光センサは、SiGe能動領域が、SiのICプロセスと両立性があるようにSi基板上に形成され、速度が高速であり、QYが大きい。光センサは、表面照射アレイ、または光が、適切な導波路によって能動領域に導波される縁照射デバイスとすることができる。エレクトロニクス用途では、デバイスは、例示的に、第1の所定の領域が、チャネル、ソースおよびドレインを含む、MOSFETである。本発明の他の態様によれば、半導体デバイスは、a第1の材料の単一結晶体と、b結晶体の主表面上に配置され、第1の深さまで延びる第1の開口を有し、第1の開口内にあり、第1の深さより深い第2の深さまで延び、主表面の下にある部分を剥き出しにするより小さい第2の開口を有した、誘電性クラッド領域と、c第1の開口中に能動領域、および第2の開口中にステム領域を形成するための、第2の半導体材料の第1および第2の領域であって、それぞれ第1および第2の開口を充填し、第1の領域の上部が、クラッド領域の上部と同一平面であることが必須である、第2の半導体材料の第1および第2の領域と、dステム領域に欠陥を閉じ込めることになる寸法を有し、第1の領域が、本質的に欠陥から自由である、第2の開口とを含む。表面照射PDとして使用する場合、本発明のこの態様の一実施形態によれば、デバイスは、多様な能動領域およびステム領域を含み、信号光が、能動領域中で吸収されて光電流を発生しており、少なくとも1つの電極が、どんな信号光のかなりの部分も対応するステム領域中で吸収されないように阻止するために、能動領域上に配置されることを特徴とする。表面照射PDとして使用する場合、本発明のこの態様の他の実施形態によれば、デバイスは、多様な能動領域およびステム領域を含み、信号光が、能動領域中で吸収されて光電流を発生しており、各能動領域が、ドープされた接触領域を含み、金属性遮断層が、接触領域のうちの少なくとも1つの上に配置され、それによって少なくとも1つの接触領域が吸収する信号光の量が減少されることを特徴とする。この実施形態の好ましい設計では、金属性遮断層が、少なくとも1つの接触領域の表面面積の約30より多くを被覆する。この実施形態の他の好ましい設計では、吸収層が、少なくとも1つの接触領域と、対応する能動領域の表面面積の少なくとも約20とを完全に被覆する。この実施形態の他の好ましい設計では、ドープされた接触領域の体積が、対応する能動領域の体積の約25より少ない。この実施形態の好ましいさらに一設計では、各第2の領域の体積は、対応する能動領域の体積の約25より少ない。縁照射PDとして使用する場合、本発明のこの態様の他の実施形態によれば、ステム領域の幅光の伝播方向に対し横方向に測定したときが、信号光の波長ステム領域の半導体材料中で測定したときの半分より小さく、それによってその中への信号光の侵入が低減される。縁照射PDとして使用する場合、本発明のこの態様の他の実施形態によれば、能動領域は、信号光を能動領域に伝達する導波路領域と光学的に結合されており、導波路領域の幅が、能動領域の幅より小さく、導波路領域の中心が、能動領域の中心と位置合わせされることを特徴とする。この実施形態の好ましい設計では、導波路領域の幅が、能動領域およびステム領域の内側の縁間の間隔より小さく、導波路領域の中心が、能動領域およびそのステム領域の内側の縁間に位置合わせされる。本発明のこの態様の他の実施形態によれば、表面照射PDまたは縁照射PDいずれかとして使用する場合、能動領域は、ドープされないが、ステム領域は、ドープされ、それによって暗電流が減少される。本発明は、その様々な特徴および利点とともに、添付の図面と関連して行う以下のより詳細な説明から容易に理解することができる。製造プロセス本発明の一態様による新規なプロセスを使用して実現することができる、様々なデバイス設計を詳細に議論する前に、まず、PDおよびMOSFETなどのデバイスの比較的欠陥のない半導体能動領域を製造するための一般的な手法として、プロセスを議論する。しかし、説明では、例示する目的のため、および本発明の主な用途の1つを反映するものとして、約800~1600nmのIR波長で動作するために、SiGeによるPDの、低欠陥密度を有した吸収領域の製造に焦点を合わせる。従来技術のPDの前記の議論から、光吸収が、高品質Ge中で起き、そのGeの大部分がドープされないまたは空乏化されるデバイスを、われわれは望んでいることが明らかである。われわれの本発明は、エピタキシャル横方向過成長epitaxiallateralovergrowthELO技法を使用することによって、高品質Geを形成し、Si基板の上部上に形成されている絶縁物構造中に組み込むものである。ELOは、Si上にGaN[たとえば、ONametalApplPhysLettVol71No18p2638およびSNakamuraetalJapJApplPhysVol36No12APart2pL1568参照。これらは、ともに参照により本発明明細書に組み込むものとする。]、およびSi上にGeなど異種格子定数を有する材料をモノリシック的に集積化するために、使用されてきた。Siの上へのGeのためのELOプロセスは、図4a~4cに、詳述する。ここで、薄い絶縁物たとえば、酸化物層42が、単一結晶Si基板41の上部上に形成される。シードウィンドウ43が、リソグラフィで酸化物中に画定され、エッチングによってSiに至るまで開口される。剥き出しにされたSi表面が、Geを成長させるために洗浄される。次いで、剥き出しにされたSi上だけにGe43を成長させる、選択的CVD成長が、実施される図4b。この成長は、Geが、シードウィンドウ上に過成長するまで、継続され、互いに隣接するシードウィンドウからの成長フロント47が、癒着して連続膜を形成する図4c。大きい欠陥密度が、その結果得られたGe膜の2つの部分中だけに見つかる。すなわち、図4cに示すように、欠陥46が、シードウィンドウの底部におけるSi界面からシードウィンドウの上の膜の上部に至るまで縫うように進み、欠陥45が、2つの成長フロントが出会う領域において形成される。酸化物マスクの上の大部分のGe層が、図4cの48において示すように、本質的に欠陥がない。このプロセスは、図4dに示すように、シードウィンドウの縦横比高さ/幅を1:1より大きく設定することによって、改善された[TLangdoetalApplPhysLettVol76No25p3700参照。これは、参照により本発明明細書に組み込むものとする]。この場合、曲がりくねって進む不整合転位または積み重なった欠陥が、シードウィンドウの上およびそれらの上の膜中に現れずに、その代わり欠陥46が、酸化物層42の上部より下のシードウィンドウ領域に閉じ込められた。しかし、大きな欠陥密度が、異なるシードウィンドウからの成長フロントが出会う領域45図4d中で依然として見つかった。シードウィンドウ間の間隔が増加された場合、Ge膜区域の、より大きな部分が、欠陥がなくなるはずであることに留意すべきである。しかし、これは、成長時間が、非常に長くなり、膜が厚くなる横方向の過成長間隔が増加するにつれて、膜厚が増加することを意味することになろう。膜が厚くなると、走行時間も長くなることになる。本発明の一態様では、修正ELOを使用することによって、欠陥が引き起こす暗電流を抑制し、高度にドープされた領域中のキャリア吸収を減少させてキャリア走行時間を限定するPD要素として働くための、高品質高Ge含有Si1-xGex領域を形成する。より具体的には、本発明のこの態様は、Si基板上に配置された絶縁クラッド領域内に高Ge含有Si1-xGex領域以下本明細書でピクセルと呼ぶを形成し、それによって潜在する欠陥があるSi1-xGexの体積が、最小になり、Si1-xGexのピクセルは、欠陥が本質的にないようにするための方法である。特に、本発明は、Si1-xGexのELOを使用して、欠陥が、すべて図4dの絶縁体層42の上部の下のシードウィンドウの領域に閉じ込められるように、絶縁体層42の上部の上にピクセルを形成するものである。従来技術の状況とは違って、本方法では、欠陥は、成長フロントの交差部において形成されない。過成長したクラッド領域上の成長フロントは、クラッドたとえば、二酸化ケイ素の側壁によって閉じ込め、したがって癒着して大いに欠陥がある領域を形成しない。この重要な結果は、高Ge含有Si1-xGexのELOとダマシン平坦化を組み合わせることによって達成されるELO-D。一般に、ダマシンは、ウェハ上の絶縁層中にウィンドウを形成する工程と、ウェハとは異なるたとえば、半導体または金属、絶縁層の上部表面を覆う材料でウィンドウを充填する工程と、次に、ウィンドウ中の材料が、絶縁層の上部表面とぜひとも同一平面になるように、重なり合った部分を平坦化するたとえば、化学機械的研磨工程とに関与する。本プロセスでは、高Ge含有Si1-xGexは、Ge濃度またはモル分率xが、好ましくは約0.8~0.9より大きい、約800~1600nmのIR動作波長におけるPDの大部分の用途のためのSi1-xGexを意味する。しかし、いくつかの用途では、xは、0.5ほど低くてよいが、約50より少ないGeを含有するSi1-xGexは、対象の波長において、十分に光を吸収しない。他方、他の非光学的デバイスでは、0.1ほどの低いxを許容することができる。ここで、表面照射PDを得るこのゴールを達成するために使用される一式のプロセス工程を、図5a~5gとともに説明する。まず、絶縁クラッド領域52が、図5aに示すように、Si基板51の上部表面上に形成される。その図に示すように、クラッド領域52は、基板上に形成された多数の絶縁体層以下、本明細書でクラッド層と呼ぶを含む。最初、ステムクラッド層52.1たとえば、1μmの二酸化ケイ素が、基板51の上部の主表面上に堆積される。次に、エッチング停止層52.2たとえば、40nmの窒化ケイ素が、クラッド層52上に堆積される。最後に、ピクセルクラッド層52.3たとえば、1μmの二酸化ケイ素が、エッチング停止層上に堆積される。クラッド層52.1および52.3は、それぞれ多数の層を含むことができ、またはそれらは、単一の層でもよく、それらは、厚さが異なることができ、それらは、互いに異なる組成を有することができる。あるいは、クラッド層は、窒化ケイ素またはシリコン酸窒化物siliconoxynitrideなど他の誘電性材料を含むことができる。一実施形態では、エッチング停止層52.2およびピクセルクラッド層52.3は、互いに異なる組成を有し、エッチング停止層52.2のエッチング速度は、ピクセルクラッド層52.3の速度より小さくすべきである。代替実施形態では、層52.2のエッチング速度が、層52.3の速度と実質的に異ならない場合、周知の光学測定技法を使用して、エッチングプロセスの進捗程度を識別し、エッチングされる層の化学的組成の差に基づき適切な時間にエッチングを停止することができる。次に図5b、Si1-xGex能動領域ピクセルのウェル53が、ピクセルクラッド層52.3上にリソグラフィで画定され、標準の化学的エッチングたとえば、CHF3、C2F6、COおよびArの混合物を使用して、選択的にピクセルクラッド層52.3の材料がエッチングされる。エッチングは、エッチング停止層52.2の材料において停止することが必須である。次に、異なる化学処理たとえば、60秒間の熱燐酸に切り替えてエッチング停止層52.2をエッチングし、ステムクラッド層52.1上で終了する。次に、図5cに示すように、構造の上全体にコンフォーマル誘電性層54たとえば、200nmのプラズマTEOS酸化物を堆積して、ピクセルクラッド層52.3、エッチング停止層52.2および剥き出しにされたステムクラッド層52.1の表面を被覆する。コンフォーマル誘電性層54は、後続の選択的エピタキシャル成長selectiveepitaxialgrowth:SEGの処置中、その表面上のSi1-xGex材料の核形成を阻止できなければならない。図5d-1に示すように、第2のリソグラフィ工程によって、能動領域のウィンドウ53の内部により小さなシードステムウィンドウ55を画定する。次に、コンフォーマル誘電性層54およびステムクラッド層52.1は、図5d-1にも示すように、Si基板51に至るまで選択的にエッチングされる。この第2のリソグラフィおよびエッチング工程によって、ELO成長のためのシードウィンドウ55が形成される。ELOを使用して、シードウィンドウおよび能動領域ウェルは、エピタキシャルSi1-xGexで充填される。ピクセルの形状図6aに、平面図で示すは、対称的たとえば、正方形、長方形または円形であることが好ましい。というのは、過成長プロセス以下で議論するが、シードウィンドウから外側に一様に進むからである。類似の形状が、ステム領域に使用することができる。しかし、円を有した表面にタイルを張ることは困難であるので、円形の断面の使用は、ピクセルには、したがってステム領域には好ましくない。成長中のファセットの形成が、固有なため、構造は、いくらかの量だけ過成長させて、ウェル領域の充填が完全であることを保証しなければならない。能動領域のウィンドウが、正方形の断面である場合、過成長すると、図5dの56において示すようにピラミッド形になる傾向がある。エピタキシャル層のファセットを形成する程度は、強く成長条件によって決定され、その条件は、次には、SEG中、剥き出しにされた誘電性材料表面によって強く影響される。この場合、剥き出しにされた誘電体は、コンフォーマル誘電層54およびステムクラッド層52.1である。層54の誘電性材料が、クラッド構造52中に使用される他の誘電体より優れているSEG中、Si1-xGexの核形成を拒絶する点で場合、さらに、図5d-2に示すように、コンフォーマル誘電性層の材料を追加で堆積し、それに続くシードウィンドウ形成後の異方性エッチングを実施して、ステムウィンドウの側壁上にコンフォーマル誘電性層54.1を置き残すが、その底部には残さないようにすることによって、成長プロセスの最適化を達成することができる。異方性エッチングの後、剥き出しにされた誘電体は、層54/54.1の材料だけになるはずであり、成長条件は、クラッド層52の元の材料とは無関係に最適化することができるはずである。本発明のこの実施形態は、重要である。というのは、所与のCMOSプロセスでは、中間誘電体interleveldielectrics:ILDとして使用する材料によって、Si1-xGexが、エピタキシャル成長工程中、ILD上で核形成することが可能になる場合があるからである。Si上で歪んだSi1-xGex成長から生じた不整合転位が、主に60°のタイプのものであるので、シードウィンドウの縦横比は、約1.7より大きくし層の面に垂直な両方の断面において、欠陥の侵入を、ステムクラッド層52の上部より上に限定することが望ましい。Geモル分率xが、PDピクセルには1または1近辺たとえば、x~0.8から0.9であるので、この縦横比は、センサウェル中に欠陥のない材料を実現するために、殊に重要である。他の縦横比は、他の材料システムたとえば、Si上に成長したGaNに適用されるはずで、当業者が容易に決定することができる。図5eに、化学機械的研磨CMPなどの技法を使用した、図5dに示したように過成長させた材料56のダマシン平坦化後の構造を示す。1つの結果は、能動領域56.1の上部が、この実施形態ではコンフォーマル層54を含むクラッド領域52の上部と本質的に同一平面になることである。このことについて、層54の組成は、Si1-xGexの研磨のために、良好なCMPストップになるべきである。この点で、いくつかの体積パラメータを定義する。能動領域またはピクセル56.1の体積は、第1の開口中に成長させたコンフォーマル誘電体が堆積された後エピタキシャル材料の体積であり、ステム領域の体積は、選ばれた設計または使用される製造プロセスに応じて、第2の開口中において、その中にコンフォーマル誘電体を堆積させずに図5d-1またはコンフォーマル誘電体をそのように堆積させて図5d-2、成長させたエピタキシャル材料の体積である。プロセスは、図5eの基本構造を、図5fに示すように表面照射PDとして機能するピクセル領域56.1のアレイに変換する、従来の工程のシーケンスを用いて継続される。たとえば、注入スクリーン酸化物層57たとえば、80nmのプラズマTEOSが、構造全体の上に堆積され、イオン注入を使用して反対の導電性タイプp型およびn型の接触領域59を形成する。たとえば、各注入は、以下のエネルギー/線量で、3つの別の注入のシーケンスに関与することができるはずである。すなわち、n型領域-Pには、60KeV/1×1015cm-2、170KeV/2×1015cm-2および320KeV/4×1014cm-2、およびp型領域-Bには、20KeV/1×1015cm-2、60KeV/2×1015cm-2および140KeV/4×1015cm-2である。加熱炉アニーリングたとえば、400°Cで30分間または急速熱アニーリングたとえば、600~650°Cで20~30秒間によって、結晶構造格子への注入損傷を除去し、同時に注入されたドーパントを活性化する。能動領域自体は、好ましくはi型であり、すなわちドープされていないまたは意図せずにドープされる。意図しないドープとは、能動領域中に存在するどんなドーピングも、極めて低いレベルであり、その領域を形成するために使用されるエピタキシャル成長チャンバ中の、バックグランドの汚染から主に引き起こされることを意味する。最後に、中間誘電性ILD層58が、構造の上に堆積され、接触ウィンドウが、パターン形成され、ゲルマニウムを選択的にエッチングしない化学的エッチングたとえば、CH4、CH3およびアルゴンの混合物を使用してエッチングされ、コンタクト金属が、堆積され、パターン形成された硬質の誘電体59.3を使用して、上部表面上に電極59.2たとえば、Ti/TiN/Al、ならびにp型およびn型領域59に電極を接続するプラグ59.1たとえば、Alを形作る。上記のプロセスは、表面照射PDの製造について述べているが、図5eまたは5gに示すタイプの構造をもたらすことになる基本プロセス工程は、信号光を縁照射PDに送達する半導体導波路WGなど他のデバイスを製造するために、使用することもできる。より具体的には、WGは、図5eの能動領域またはピクセル56.1と同じ方法で形成することができるが、WGおよび能動領域は、図6bおよび図7bに示すように、たとえば図6bの光ファイバ86から、たとえばWGの劈開末端部89図6b中に結合された信号光が、隣接するピクセルたとえば、図6bの81に送達されるように、並列に配置されることになるはずである。製造工程では、信号光をピクセルの能動領域中に送入するために、WGが、ピクセルと横および縦方向ともに位置合わせされ、光信号が、ほとんどまたはまったくPDのステム領域中に送出されないように取り計らうべきである。さらに、WG材料は、ピクセルが、要求された波長帯域では光を吸収するが、WGが吸収しないように、Ge含有量をピクセルより低くすべきである。WG構造が、その光の伝播軸に沿って細長いので、WGのシードウィンドウの縦横比WGに沿って、層の面に垂直に取られた断面中でを、欠陥の形成を抑制し大きなGe含有量を得るために必要なファクタである1.7より大きくすることは、可能でない。幸い、WGが、電気的に能動的でないので、WG中の欠陥は、ピクセル中の欠陥ほど重要でない。しかし、WG中の欠陥は、拡散を通じて光が、まさに喪失されることなる。したがって、低損失導波路が必要なデバイスでは、WG中のGe含有量は、低欠陥密度が保証されるように限定すべきである。通常、Ge含有量20が、著しい欠陥の形成を限定するのに、十分な低さである。同様の方法で、図5eまたは5gに示すタイプの構造をもたらすことになる基本プロセス工程は、図6cに示すタイプの、Si上にSiGeまたはSiMOSFET上にGaNを製造するために、使用することができる。この場合、能動領域56.1図5eは、当業者に周知の標準プロセス工程を使用したトランジスタの、ソース、ドレインおよびゲート領域を形成するための場所として、役割を果たすことになるはずである。基本デバイス構造例示的に、本発明の様々な実施形態による半導体デバイスは、いくつかの異なるデバイス、たとえば表面照射PDたとえば、図5fおよび図6a、集積化されたWGを有した縁照射PDたとえば、図6bまたはMOSFETたとえば、図6cとして機能するように設計することができる。本発明の一態様によれば、そのような半導体デバイスの基本構造は、第1の材料たとえば、Siを含む単一結晶基板251と、誘電性材料たとえば、SiO2を含む絶縁性クラッド領域252とを含む。クラッド領域中に組み込まれるのは、ステム領域255および能動領域256たとえば、PDの吸収領域、MOSFETのソース、ドレインおよびチャネル領域の1対の単一結晶領域であり、それぞれが第2の異なる半導体材料たとえば、GaN、または0<x≦1であるSi1-xGex;以下、本明細書では、簡単化のため、SiGeと呼ぶを含む。ステム領域255は、基板を能動領域に接続し、能動領域は、本質的に上部表面253と同一平面である。重要なのは、ステム領域は、欠陥がそれに閉じ込められるように、すなわち能動領域256は、本質的に欠陥がないように設計されることである。別の言い方をすると、能動領域256は、欠陥密度が、極めて低くたとえば、約103cm-3より小さい、したがって存在する恐れがあるどんな欠陥も、デバイス性能に著しい影響を与えない。この目的のため、ステム領域の縦横比すなわち、層に平行な面上で正方形または長方形断面の場合、その両方の幅寸法に対する深さの比が、欠陥を所望のように閉じ込めるように設計される。たとえば、基板がSiであり、ピクセルおよびステム領域が、SiGeである場合、ステム領域の縦横比は、約1.7より大きくすべきである。理論では、クラッド領域52は、単一層とすることができるが、実際には、それは、たとえば下側誘電性層52.1と上側誘電性層52.3の間に配置されるエッチング停止層52.2を含め、複数の層であることが好ましい。上側誘電性層52.3は、通常酸化物であるが、それと同じ材料である必要はなく、あるいは同じ厚さを有する必要もない。基板51が、Siであり、ピクセルが、SiGeである場合、エッチング停止層52.2は、例示的にSi3N4であり、上側および下側誘電性層52.1、52.3は、例示的に二酸化ケイ素である。これらのクラッド領域材料を使用して、基板が、Siであり、ピクセルおよびステム領域が、GaNであるデバイスを製造することもできる。表面照射光センサPDこの基本デバイス構造は、図6aの平面図で示すように、表面照射PINPDとして、またはそのようなPDのアレイ60として機能するように設計される。各PDは、第1の材料を含み、それに欠陥を閉じ込めるように設計された単一結晶ステム領域55図5fを含む。ステム領域55は、異なる材料を含む単一結晶基板51をピクセル56.1にエピタキシャル的に接続する。前述の製造についての項で述べたように、ステム領域は、領域55および56.1のエピタキシャル成長中、剥き出しにされた基板表面において、核の形成が可能になるように働く。各PDは、信号光がその中で吸収される同じ材料の、本質的に欠陥がないi型の単一結晶能動領域またはピクセル56.1を含む。図5fに示すように、各ピクセル56.1の上部は、この実施形態ではコンフォーマル誘電性層54を含む誘電性クラッド領域52上部と、本質的に同一平面である。PIN設計は、反対の導電性タイプ一方はp型、他方はn型の接触領域59をピクセル56.1中に形成することによって完了する。中間誘電性ILD領域58が、クラッド領域およびピクセルの上部表面の上に配置される。電気コンタルトが、電極59.2、59.3からILD58を貫通して延びる導電性たとえば、金属のプラグ59.1の手段によって、接触領域59に対し作られる。このPD設計は、Si基板上にxがほぼ0.8~0.9である低欠陥密度のSi1-xGexのピクセルを使用して製造したとき、800~1600nmの範囲の動作波長による比較的高速たとえば、≧2.5Gb/s通信用途に殊によく適する。しかし、本発明は、Ge含有量がこのように高い用途に限定されない。実際、本発明は、能動領域またはピクセルが、動作波長PDの場合ではに、またはデバイス機能MOSFETまたは他の電子デバイスの場合ではに依存して、かなりより少ないGe、たとえばx≧0.1を有した場合、有利になることがある。たとえば、本低欠陥密度のピクセルは、従来技術のSiピクセルを使用して得られるより高い本ピクセルの光吸収から恩恵を受けるはずの、IRまたは可視波長カメラ、あるいはIR無線ローカルエリアネットワークWLANを含む用途などのPD用途では役に立つはずである。表面照射PDでは、各ピクセル56.1図5fの上部または底部表面いずれかあるいはその両方において誘電体ミラーを形成することによって、性能が高められる。各ピクセルの底部にあるミラーは、ピクセルの底部に達した吸収されなかった光をすべてピクセル中に反射し返すことによって、デバイスのQYを増加する。底部のミラーは、ピクセルをより厚くせずに見かけ上の光路長を増加する。一実施形態では、クラッド領域52図5f、252図5gのステム領域に隣接する部分が、異なる屈折率を有した交互に並ぶ1組の層を含む。ミラー層の厚さが、ピクセルの底部とクラッド領域52.1図5f、252図5gの間で所望の反射率動作周波数においてを生じるように選ばれる。代替実施形態では、誘電体ミラー259図5gは、各ピクセル56.1図5f、256図5gの上部表面上にも形成される。ピクセルの上部表面および底部表面上でともに適切な反射率を有するように、誘電体ミラーを設計することによって、共振空洞が、ピクセル内に形成される。ピクセル-ILD界面からの反射を低減するために、反射防止AR膜を、ピクセル56.1とILD58の間に挿入することができる。当業者は、そのようなAR膜を形成する技法に精通している。図7aに、本発明の他の態様による、表面照射PD中にピクセルを生成するために使用される2つの関係するリソグラフィレベルの平面図を示す。ピクセルは、例示的に円筒の3次元形状を有し、正方形の断面を有するとして示してあるが、もちろん、他の幾何的断面、たとえば上記で議論したように長方形、円形を使用できることが、当業者に容易に明らかなはずである。さらに、4つのピクセルのアレイが、説明の目的のためだけに示してある。表面照射PDは、通常、1組のより多数のピクセルを張り付けることになるはずであり、他方、区域全体が1つの大きなピクセルを含むことも可能であることを、当業者は、理解されたい。しかし、後者の設計は、通常の光スポットサイズたとえば、15μm×15μmを得るために、極めて長い成長時間が必要になるはずである。ピクセルの上部表面区域は、ピクセルマスク92によって画定され、ステム領域の対応する区域は、ピクセルステムマスク91によって画定される。ステムマスクの区域は、全体がピクセルマスクの区域の内部にすべきである。ピクセル間の区域は、クラッド領域93の剥き出しにされた部分図5fのコンフォーマル誘電性層54としても示すを含む。さらに、クラッド領域93の剥き出しにされた区域に対応するピクセル外部の区域と、ピクセル自体92の区域の比は、最大量の信号光が、表面照射デバイス中で捕捉されることを保証するために、最小にすべきである。理想的には、ステム領域の区域は、ピクセルの区域より極めて小さく、ピクセル間の区域は、ピクセル自体の区域に比べて小さい。この設計によって、より多くの光が、ピクセル上に入射ししたがってQYがより高い、光は、欠陥が存在し、漏出するための走行時間が長いステム中に、ほとんど進むことができないことが保証される。早期に述べたように、ステム領域への欠陥形成を限定し、欠陥がピクセル中に侵入しないようにするために、ステム領域の高さは、ステム領域のいずれの側面の幅より大きいまたはそれに等しい好ましくは、Si基板上に成長したSiGeステム領域の場合、>1.7倍の大きさ、ことが望ましい。一実施形態では、ステムの高さは、図5fの、堆積されたステムクラッド層521の厚さとコンフォーマル誘電性層54の厚さの和によって与えられる。縁照射PD本発明の他の実施形態によれば、PDは、表面照射でなく縁照射である。この場合、図6bに示すように、検出する信号光が、半導体導波路83の手段によって、ピクセル81に送達される。ピクセル81および導波路83は、それぞれ、同様の処置であるが異なるマスクを使用して製造されるステム領域82および84を有する。さらに、ピクセルステム領域82の断面が、正方形として示してあるが、導波路の断面は、長方形として示してあり、やはり、説明の目的のためだけである導波路83の細長い形状が、その外部末端部にある、たとえば劈開表面89によって終端され、導波路およびそのステム領域が、ともに長方形になるように設計が、どうしても導かれることになる。通常、ピクセルおよび導波路は、約800~1600nmの範囲に中心周波数のある出力信号88.1を発生するための半導体レーザ88たとえば、InP/InGaAsPレーザを含む、サブシステム80中に組み込まれる。通信用途では、InGaAsPレーザは、直接的に図示していないが外部変調器によって、または間接的に図示していないが、回路を使用してレーザに加える駆動電流を変調することによっていずれかで変調される。信号光が、適切な第1のレンズシステム87の手段によってまたはレーザ88およびファイバ86は、互いに突き合わせ結合することができる、光ファイバ86中に結合され、ファイバの出力が、適切な第2のレンズシステム85の手段によってまたはファイバ86および導波路83は、互いに突き合わせ結合することができる、導波路83中に結合される好ましくは、ステム領域中にではなく。導波路83は、変調された信号光88.2をピクセル81好ましくは、ステム領域82中にではなくへ送達する。ピクセル中で吸収された信号光は、光電流に変換され、光電流は、検出回路へ流れる図示せず。図7bに、本発明の他の態様による、縁照射PD中にピクセルおよびWGを生成するために使用される関係するリソグラフィレベルの平面図を示す。この構造の光の伝播方向が、矢印106によって示してある。ピクセルは、図7aの表面照射PDを製造するために使用される手法と同様に、ピクセルマスク102およびステム領域マスク101を用いて形成される。WGは、ピクセルと同じクラッド領域103中に形成される。ピクセルマスク102の縁102.1とWGマスク104の縁104.1の間のギャップスペース108の長さが、好ましくは、ピクセルとWGの間のギャップ中においてクラッド領域103が引き起こす屈折率の不連続から生ずる拡散損失を、低減するように最適化される。ギャップスペースの長さが、クラッド領域の材料中で測定されたときの波長の半分の偶数倍数に等しい場合、最大量の光が、WGからピクセル中に送られる。この設計では、ギャップが、共振空洞を構成する。さらに、図7bの縁センサの速度が、WGからピクセルの中央部分だけに信号光を注入することによって増加される。この目的のために、WGの幅Wwgは、ピクセルの幅Wpより小さくすべきであり、WGの中心は、ピクセルの中心と位置合わせすべきであるしたがってそのステム領域の上に。この場合、光によるキャリア生成は、主にピクセルの中央部中で起こり、したがって縁までの最大キャリア走行時間が、ピクセルが一様に照射される場合に比べ、低減される。WGおよびピクセルの区画のこの設計は、QYも増加する。というのは、ピクセルは、WG開口の末端部から回析する、より多くの光を補足することが可能であるからである。MOSFET本発明の他の実施形態によれば、図6cに示すように、MOSFETは、単一結晶基板71と、ステム領域に欠陥を閉じ込めるように基板上に形成されたステム領域75と、ステム領域上に形成された比較的欠陥のない能動領域76とを含む。ステム領域および能動領域は、誘電性クラッド領域72中に埋め込まれ、能動領域の上部は、本質的にクラッド領域の上部と同一平面である。別々のソースおよびドレイン領域が、能動領域中に形成されたとえば、イオン注入によって、ゲート構造が、それらの間に形成される。ゲート構造は、ゲート誘電体たとえば、ALDによって成長させた、Hf2O3またはAl2O3などの高k誘電体と、周知のゲートスタックたとえば、1つまたは複数の結晶シリコン層とを含む。チャネル図示せずが、ゲート誘電体74の下でソース領域とドレイン領域73の間に延在する。ILD78が、クラッドおよび能動領域の上部の上に形成され、ウィンドウが、その中に形成されて、ソース、ドレインおよびゲート電極それぞれ75、76および77が、対応するソースおよびドレイン領域、およびゲート構造と電気的に接触することが可能になる。好ましくは、能動領域76は、前記で述べた製造技法による、Si基板上の比較的欠陥のないSi1-xGexを含むことである。Geおよび高Ge含有SiGeは、電子および正孔の移動度が、Siより高いので、本MOSFETは、従来技術のSiMOSFETよりより高い性能を達成することができる。しかし、GeMOSFETの集積化は、集積化された高Ge含有SiGeのPDと同じ問題を扱わなければならない。すなわち、従来技術におけるSiとGeの間の格子定数の不整合が、大量に成長したGe膜中に比較的高い欠陥密度を引き起こすことになり、かなりの欠陥密度を有してGeを成長させる従来技術が使用する、厚く積み重ねるプロセスおよび高いアニーリング温度が、従来のSi処理と両立しない。したがって、本発明の他の態様は、本ELO-Dプロセスの手段によって、高Ge含有SiGe能動領域中にMOSFET構造を形成することである。本手法によって、高品質GeMOSFETをSi集積回路中に容易に集積化することが可能になるばかりでなく、寄生容量があるが従来のバルクMOSFETより良好な性能およびより良好な短チャネル制御をもたらす、SOIシリコンオンインシュレータのGeMOSFETの実現も可能になる。ピクセルクラッド層の厚さによって所与のチャネルドーピングレベルに対して、これらのデバイスが、部分的または完全にどちらで空乏化されるかが決定されることは、当業者に理解されるはずである。PD接触構成:動作速度本発明の他の態様は、走行時間が、長い拡散時間τdiffではなく短いドリフト時間によって限定されることを保証する、PD接触構成に関するものである。これらの設計は、図8aおよび図8bに示してあり、PDの動作速度を高め、したがって高速たとえば、>2.5Gb/sの通信システムでの動作に殊によく適する。この目的のために、図8aに示す本発明の他の実施形態によれば、τdiffによる限界がないMSMタイプのコンタクト構造を使用するが、ピクセルは、前記に述べたように、本ELO-D技法を使用して形成される。特に、反対極性VおよびV-の電圧が、交互に並ぶ金属コンタクト117に加えられて、各ピクセル115へ印加される。所与のピクセル内で、2つの隣接する金属コンタクトは、同じ極性を有さない。この設計によって、ドリフト走行時間が最小になるように、生成された光キャリアを加速する高電場が常に存在することが、保証される。例示的に、コンタクト117は、SiGe上にショットキー障壁を形成する金属たとえば、Agから作られる。図8aのデバイスは、表面照射PDとして、または縁照射デバイスとして使用することができる。表面照射PDとして使用するとき、コンタクト117.1が、各ピクセル中の下にあるステム領域116.1を完全に被覆するよう位置づけられ、したがって上部表面上に入射した信号光が、ステム領域中に侵入しないように遮断される。他方、縁照射デバイスとして使用するとき、ステム領域の幅光の伝播方向に対し横方向で測定したときが、その領域の材料たとえば、SiGe中における光の波長の半分より小さいことが、その中への光の侵入を遮断するために重要である。しかし、本当のMSM接触構造を従来のSi-CMOS処理と組み合わせて使用することは、実際的でない恐れがある。ショットキー障壁コンタクトは、従来のSiIC処理の一部分でなく、CMOSデバイスを汚染させることになり得る。さらに、良好な低漏れコンタクトは、形成が困難であり、ショットキー障壁金属は、通常、融点が低く、それによって通常、標準IC金属化スキーム中で使用される温度と相いれない。したがって、本発明の他の実施形態は、図8bに示すように、ショットキーコンタクトを使用する不利益を被らないMSM状の接触スキームである。この手法は、横方向PIN接触構成と本ELO-Dプロセスを組み合わせるものである。より具体的には、PINフォトダイオードが、n型およびp型の接触領域128および129の注入によって、それぞれセンサの表面上に横方向に形成され、i型ピクセル125が、ドープされないまたは意図せずにドープされるすなわち、それらは、完全に空乏化することができるように、十分低度にドープされる。好ましくは、ピクセルは、SiGeであり、本来のまま、または低度にドープされるすなわち、約1017cm-3より少ないのいずれかであり、ドープされた接触領域は、ドーパント濃度がより高いたとえば、約1018cm-3より大きいことである。次に、これらのドープ領域は、ILD131を貫通して延在し、その中に埋め込まれた金属プラグ127と接触させる。金属ラインすなわち、電極130が、ILDの上のプラグと接触する。プラグ、ILDおよび金属ラインは、すべてSiIC処理の共通要素である。図8aのPDと同様に、図8bの実施形態では、金属ライン130およびプラグ127.1は、上部表面に入射した信号光が、ステム領域中に侵入することも阻止する。金属ライン130は、それぞれプラス132およびマイナス133の、検出回路図示せずからの電源VおよびV-に接続される。この設計によって、PINダイオードが、n型領域128からピクセル125へ、ピクセル125からp領域129へ逆バイアスされることが保証される。本発明の他の態様は、所与のピクセル内で、2つの隣接するドープされた接触領域が、同じ導電性タイプではなく、または図8aの実施形態と同様に、同じ極性の電気コンタクトに接続されない。さらに、ドープされた接触領域128および129は、プラグ127からの漏れが少ないことを保証するために、十分に深くクラッド領域の上部から測定したときすべきである。これらの接触領域をほぼ0.2μmの深さにすると、SiGeピクセルの場合、十分である。PD接触構成:暗電流図9aに、表面照射ピクセルアレイ用のいくつかの可能な接触構成を実現するために使用される、マスキング形状の平面図を示す。複数のタイプの接触構成が、説明の目的だけのために、同じPDについて示してある。実際、たぶん、これらの構成の1つだけが、個々のPDについて使用されるはずである。多数のPDピクセルが、光検出表面たとえば、前方照射PDの上部表面;後方照射PDの底部表面に張り付けられる。4つのピクセル141a~141dが、説明の目的のためだけに示してある。各ピクセルは、ドープされたn型およびp型接触領域142を含む。これらのドープされた領域は、IDL148の上にある金属ライン145と電気的に接続された金属プラグ143に接触させる。ピクセルステム領域は、146として示す。拡散走行時間が長いので、ドープされた接触領域142中で吸収される光量を限定することは、重要である。本発明の一実施形態によれば、ドープされた領域中の拡散走行時間は、信号光が、ドープされた接触領域の一部分または全部に到達するおよびそれによって吸収されることを阻止する光吸収たとえば、金属マスクの手段によって、低減される。従来技術では、これらの高度にドープされた接触領域中での光による生成を阻止するために、注意が払われてこなかった。というのは、PD速度に対するその影響が、認識されていなかったからである。実際、従来技術のデバイスでは、金属被覆量が最小にされる。というのは、被覆が、PDのQYを低減するからである。しかし、より速い速度のPDを達成するために、本発明のこの実施形態では、QYを少し低下させ、ドープされた接触領域中への光の侵入を制限して、速度の大きな向上を得るようにトレードオフする。より具体的には、本発明のこの実施形態では、ドープされた接触領域の総表面面積の約30より多くの面積の上に金属を使用して、信号光のかなりの部分が、ドープされた領域に達しないように阻止する。たとえば、ピクセル141aの最も左側のn型接触領域142aが、表面の上から入射する光から完全に閉塞されるが、ピクセル141aの中央p型接触領域は、部分的にだけ閉塞される。他の接触スキームは、接触領域中で光吸収がなく、一方金属で被覆するピクセルの表面面積の量を限定することをともに保証するように構成することができる。図9aのピクセル141dで、この構成を示す。ここで、ドープされたnおよびp接触領域142dが、ピクセルの隅部に配置される。金属が、ドープされた接触領域を被覆するが、接触領域が、ピクセルの一方側から他方に延在する代わりに隅部中にあるので図9aの他のピクセルとは異なる、それらによって、ピクセルの表面区域のより大きい部分が、光を吸収することが可能になる。ピクセル141dなどの構成を使用したとき、高電場が、ピクセルの体積中いたるところで存在することを保証するために、ドープされた接触領域が、できるだけピクセル中に深く延びることが重要である。高電場が、ピクセル中すべてにわたり維持され、これら接触領域が金属で被覆される限り、nおよびp接触領域142dをピクセルの他の領域中に隅部とは違い配置することも可能であることは、当業者に明らかである。表面照射PDの速度は、図9aのピクセル141cに示すように、ピクセルの中央部の一部分中だけに、たとえばドープされた接触領域間にある部分中だけに信号光を導波することによって、増加することができる。この場合、キャリアの光による生成は、ピクセルのその部分中だけで行われ、したがってドープされた接触領域までの最大キャリア走行時間は、低減されるピクセルが一様に照射される場合に比べて。この目的のために、ドープされた接触領域の上部表面面積の少なくとも30が、金属によって被覆されるべきである。ピクセル141aおよび141bは、接触領域のそのような部分的な被覆を示すが、ピクセル141cは、完全な100被覆を示し、それが好ましい。さらに、各場合、金属の幅は、ドープされた接触領域だけでなく、それらの間のピクセルの真性吸収領域の上部表面区域の斜線部分たとえば、少なくとも20もカバーする。明らかに、ピクセルの金属被覆率の上限は、100でないが、QY被覆率が少ないほうが有利に働くと速度被覆率が高いほうが有利の間のトレードオフによって決定される、より少ない量である。総合すると、この基準は、金属が、ドープされた接触領域の上部表面の少なくとも30と、ドープされた接触領域間のピクセルのドープされていない吸収領域の上部表面面積の約20より多くの面積とを被覆する、本発明の他の実施形態を定義する。金属でドープされた接触領域を被覆する本発明のこの実施形態が、表面照射横方向PINPDのすべてのタイプのPD速度を向上させることができることを、当業者は容易に理解するはずである。上記に述べたタイプの金属マスキングを適用しない場合、ドープされた接触領域について拡散走行時間が長くなるのを限定する他の方法は、ピクセルの体積と比較してドープされた領域の体積を限定するものである。その方法は、実際には、iSiGeピクセル中への注入深さを約0.2μmまでに限定すること、iiドープされたコンタクトストライプの幅を、ピクセルの幅と比較して小さくすることである。本発明の他の実施形態によれば、個々のピクセル内のドープされた接触領域の体積は、そのピクセルの体積の約25より小さい。キャリア走行時間を限定するための他の技法は、本発明の他の実施形態によれば、金属を使用してピクセルのステム領域を被覆するものである。図9aのピクセル141bに、この構成の例を示す。ここで、金属147が、ステム領域146を完全に被覆する。上部照射PDには、この設計によって、ステム領域中への信号光の侵入がなくなり、したがってそこでキャリアが生成されない。ステム領域中で生成されるキャリアは、コンタクトまでの走行時間が、長くなるはずである。さらに、金属が、ピクセルステム領域の上を被覆する、または被覆しないにかかわらず、ステム領域の体積は、ピクセルの体積に比べて最小にされるべきである。ピクセルステム領域は、光吸収には使用されず、それは、暗電流を発生する欠陥を含む恐れがある。したがって、本発明のこの実施形態の重要な特徴は、ピクセルステム領域の体積が、ピクセルの体積の約25より小さいことである。ここで、縁照射PDの速度について考慮する事項を検討すると、図9bに、動作速度を高めるためのいくつかの可能な接触構成を平面図で示す。前記に述べた表面照射PDとは違い、ドープされた接触領域またはピクセルステム領域を金属で被覆する必要がない。というのは、入射する信号光が、WGの手段によって、所望のピクセル領域へおよび接触領域から離して導波されるからである。図9bに、2つの異なるWG-ピクセルの組み合わせを示す。縁照射PDの速度は、光をセンサの中央部の一部分中だけに投入することによって、増加する。この結果を得るために、WG区域の幅W1aW1bを、ピクセル152aのドープされた接触領域157aおよび158aピクセル152bの157bおよびピクセル158bの内側の縁間の間隔W2aW2bより小さくし、WGの伝播軸を、ドープされた接触領域間にあるピクセル部分の中心に位置合わせする。この場合、キャリアの光による生成は、ドープされた接触領域間のピクセルの一部分中だけで行われ、したがって縁までの最大キャリア走行時間は、ピクセルが一様に照射される場合に比べて低減される。さらに、このタイプの位置合わせによって、拡散時間が長いはずの高度にドープされた接触領域中に、光を入れないことが保証される。WGおよびピクセルのこの設計によって、QYも増加される。というのは、ピクセルは、WG開口の末端部から回折する、より多くの信号光を捕捉することができるからである。さらに、p型接触領域がステム領域151aを被覆し、ピクセル142aをオフセットした設計によって、投入された信号光156aのかなりの量が、ステム領域151a中に吸収されなくなり、それによって光学的に損失が少なくなることが保証される。しかし、ステム領域の幅光の伝播方向に対し横に測定したときが、ステム領域の材料中の光波長の半分より小さくされた場合、実に少ない光だけが、ステム領域中に侵入することになる。この場合、ステム領域は、オフセットする必要がなく、信号光156bが吸収されるピクセル領域中どこでもたとえば、ピクセル152bのステム領域151bが示すように、ピクセルの中心に配置することができる。したがって、本発明のこの実施形態の他の特徴は、ステム領域の幅が、ステム領域の材料中における信号光の波長の半分より小さいことである。ピクセル152aを使用する本発明の実施形態の他の特徴は、WGの幅W1aを、ピクセルの幅W2aより小さくすべきであり、WGの伝播を、ピクセルの中心に位置合わせすべきことである。ピクセル152aでは、WG154の伝播軸が、ピクセルおよびステム領域の内側の縁間すなわち、n型接触領域157aおよびステム領域151aの内側の縁間に位置合わせされる。この特長によって、光のかなりの量が、ステム領域151a中で吸収されないことが、保証される。PD接触構成:暗電流の限定本発明の他の態様は、暗電流を低減させるPD接触構成に関するものである。図10に、これらの設計を示す。ピクセルステム領域中の高ドーピングが、欠陥によって生成される暗電流を抑制する。したがって、本発明の他の実施形態によれば、ピクセルステム領域は、暗電流生成を抑制するために、n型またはp型のドーパントいずれかでドープされる。このドーピングは、図10aに示すように、ピクセルたとえば、SiGe成長中、ステム領域188a中に導入することができる。ここで、ステム領域188aは、その位置でドープされたn型であり、ピクセルは、ドープされないまたは低度にドープされる。ドーピングのこの差は、たとえば、エピタキシャル成長中ドーパントのガス流量を変化させることによって、得られる。他のドーピングの問題は、基板のドーパントのタイプによる機能についてである。やはり、図10aを参照し、基板171が、接触され、ドープされたp型n型である場合、大きな漏れ電流が、基板コンタクトから、ピクセル中のp接触領域179n接触領域178、いずれかに流れることができる。この理由のため、逆バイアスのPN接合部を、基板とピクセルの間に配置することが重要である。この接合部は、2つの方法で実現することができる。まず、図10bに示すように、PN接合遮断領域189bが、ステムクラッド領域188bを堆積する前にイオン注入を使用して、基板171中でピクセル175の下に形成される。基板のドーピングが、p型n型である場合、薄いn型p型領域189bは、基板とピクセル領域188bの間に導入すべきである。この場合、遮断PN結合部は、注入された領域189bとSi基板171の間の界面190bによって画定される。次に、図10aに示すように、遮断PN接合部は、ピクセル175およびステム領域188aのその場におけるドーピングによって形成される。この場合、遮断接合部は、n型ステム領域188aとp型基板171の間の界面190aにおいて形成される。この設計は、暗電流の潜在的な源を低減させるメリットも有する。したがって、本発明の一態様は、PN接合部が、基板およびピクセルの低度にドープされた本体の間に入れて配置されることでもある。上記に述べた構成は、本発明の原理の応用を代表する、考案できる多くの可能な具体的な実施形態を、単に例示しただけであることを理解すべきである。他の幾多の様々な構成は、本発明の精神および範囲を逸脱せずに、当業者が、これらの原理によって考案することができる。特に、本発明の表面照射の実施形態は、前記で述べたように、前方上部側で照射することができ、または後方底部側で照射することができる。後者の場合、信号光は、ドープされた接触領域に入ることを金属によって阻止することができず、したがって拡散時間の限界を避けるために、ドープされた接触領域の体積を小さく、すなわち、ピクセルの体積の約25より小さくすべきである。また、後方照射PDでは、金属電極が前方表面上にある場合、信号光がステム領域に入らないように阻止する金属ラインが、存在しない。したがって、ステム領域の体積は、比較的小さく、すなわち、ピクセルの体積の約25より小さく保つべきである。