互いに直列接続されたn個n≧3以上の単位セルの両端電圧を均等化する均等化装置において、m個2≦m≦n-1の充電コンデンサと、前記各充電コンデンサの両極がn-m1個の隣接する単位セルに順次接続されるように設けられたm1個の切替スイッチ部と、前記各充電コンデンサの両極がn-m1個の隣接する単位セルの下位から上位又は上位から下位に向かって順次繰返し接続されるように前記切替スイッチ部をオンオフするスイッチ制御手段と、を備え、前記各充電コンデンサが接続される前記n-m1個の単位セルの最下位は互いに異なる単位セルであることを特徴とする均等化装置。m=n-1であり、前記切替スイッチ部が、前記各単位セルの両端に接続されると共に互いに直列接続された2つのスイッチ素子から成るスイッチ素子対から構成され、前記充電コンデンサが、互いに隣り合う前記単位セルのうち一方の両端に接続された前記スイッチ素子対を構成する2つのスイッチ素子の接続点と、他方の両端に接続された前記スイッチ素子対を構成する2つのスイッチ素子の接続点と、の間に各々接続され、前記スイッチ制御手段が、前記複数のスイッチ素子対を構成する2つのスイッチ素子を交互にオンして、前記各充電コンデンサを前記互いに隣り合う単位セルの一方と他方との間で交互に接続することを特徴とする請求項1に記載の均等化装置。前記複数のスイッチ素子対を構成する2つのスイッチ素子のうちプラス側の制御端子同士が互いに共通接続され、マイナス側の制御端子同士が互いに共通接続され、前記スイッチ制御手段が、前記共通接続されたプラス側の制御端子と、前記共通接続されたマイナス側の制御端子と、に交互にオン信号を出力して、前記スイッチ素子対を構成する2つのスイッチ素子を交互にオンさせることを特徴とする請求項2に記載の均等化装置。前記スイッチ素子が、半導体スイッチから構成され、前記各半導体スイッチの制御端子と、前記スイッチ制御手段と、の間に設けられ、前記スイッチ制御手段から出力されるオン信号の信号レベルを当該半導体スイッチが接続される前記単位セルのマイナス電圧とプラス電圧との間の電圧にレベルシフトする複数のレベルシフト回路をさらに備えたことを特徴とする請求項2又は3に記載の均等化装置。前記レベルシフト回路は、前記単位セルとは別電源からの電源供給を受けて動作することを特徴とする請求項4に記載の均等化装置。前記スイッチ制御手段が、前記単位セルとは別電源からの電源供給を受けて動作することを特徴とする請求項1~5何れか1項に記載の均等化装置。そこで、本発明は、迅速にかつ高精度に均等化できる均等化装置を提供することを課題とする。上述した課題を解決するための請求項1記載の発明は、互いに直列接続されたn個n≧3以上の単位セルの両端電圧を均等化する均等化装置において、m個2≦m≦n-1の充電コンデンサと、前記充電コンデンサの両極がn-m1個の隣接する単位セルに順次接続されるように設けられたm1個の切替スイッチ部と、前記充電コンデンサの両極がn-m1個の隣接する単位セルの下位から上位又は上位から下位に向かって順次繰返し接続されるように前記切替スイッチ部をオンオフするスイッチ制御手段と、を備え、前記各充電コンデンサが接続される前記n-m1個の単位セルの最下位は互いに異なる単位セルであることを特徴とする均等化装置に存する。請求項2記載の発明は、m=n-1であり、前記切替スイッチ部が、前記各単位セルの両端に接続されると共に互いに直列接続された2つのスイッチ素子から成るスイッチ素子対から構成され、前記充電コンデンサが、互いに隣り合う前記単位セルのうち一方の両端に接続された前記スイッチ素子対を構成する2つのスイッチ素子の接続点と、他方の両端に接続された前記スイッチ素子対を構成する2つのスイッチ素子の接続点と、の間に各々接続され、前記スイッチ制御手段が、前記複数のスイッチ素子対を構成する2つのスイッチ素子を交互にオンして、前記各充電コンデンサを前記互いに隣り合う単位セルの一方と他方との間で交互に接続することを特徴とする請求項1に記載の均等化装置に存する。請求項3記載の発明は、前記複数のスイッチ素子対を構成する2つのスイッチ素子のうちプラス側の制御端子同士が互いに共通接続され、マイナス側の制御端子同士が互いに共通接続され、前記スイッチ制御手段が、前記共通接続されたプラス側の制御端子と、前記共通接続されたマイナス側の制御端子と、に交互にオン信号を出力して、前記スイッチ素子対を構成する2つのスイッチ素子を交互にオンさせることを特徴とする請求項2に記載の均等化装置に存する。請求項4記載の発明は、前記スイッチ素子が、半導体スイッチから構成され、前記各半導体スイッチの制御端子と、前記スイッチ制御手段と、の間に設けられ、前記スイッチ制御手段から出力されるオン信号の信号レベルを当該半導体スイッチが接続される前記単位セルのマイナス電圧とプラス電圧との間の電圧にレベルシフトする複数のレベルシフト回路をさらに備えたことを特徴とする請求項2又は3に記載の均等化装置に存する。請求項5記載の発明は、前記レベルシフト回路は、前記単位セルとは別電源からの電源供給を受けて動作することを特徴とする請求項4に記載の均等化装置に存する。請求項6記載の発明は、前記スイッチ制御手段が、前記単位セルとは別電源からの電源供給を受けて動作することを特徴とする請求項1~5何れか1項に記載の均等化装置に存する。以上説明したように請求項1記載の発明によれば、スイッチ制御手段が、充電コンデンサの両極がn-m1個の隣接する単位セルの下位から上位又は上位から下位に向かって順次接続されるように切替スイッチ群をオンオフするので、電圧検出しなくても充電コンデンサを用いて容量の大きい単位セルから容量の小さい単位セルに電荷を移すことができ、高精度に均等化できる。また、複数の充電コンデンサを用いて電荷を移動させているため、迅速に均等化できる。さらに、電圧検出しなくても均等化できるので、車両が走行中や停止中イグニッションスイッチがオンのときでも均等化を実施することができる。請求項2記載の発明によれば、スイッチ制御手段が、複数のスイッチ素子対を構成する2つのスイッチ素子を交互にオンして、各充電コンデンサを互いに隣り合う単位セルの一方と他方との間で交互に接続するので、n-1個の充電コンデンサを用いて容量の大きい単位セルから容量の小さい単位セルに電荷を移すことができ、迅速にかつ高精度に均等化できる。請求項3記載の発明によれば、スイッチ制御手段が、共通接続されたプラス側の制御端子と、共通接続されたマイナス側の制御端子と、に交互にオン信号を出力して、スイッチ素子対を構成する2つのスイッチ素子を交互にオンさせるので、スイッチ制御手段と複数のスイッチ素子対との間を少なくとも2本の信号線で接続することができ、構成が簡単となる。請求項4記載の発明によれば、レベルシフト回路を設けることにより、互いに直列接続された単位セルに接続された半導体スイッチのオンオフを制御できる。請求項5記載の発明によれば、レベルシフト回路を駆動するために単位セルからの電源の持ち出しがないため、単位セルの容量を無駄にすることなく均等化できる。さらに、単位セル間の両端電圧のバラツキの原因もなくすことができる。請求項6記載の発明によれば、スイッチ制御手段を駆動するために単位セルからの電源の持ち出しがないため、単位セルの容量を無駄にすることなく均等化ができる。さらに、単位セル間の両端電圧のバラツキの原因もなくすことができる。以下、本発明の均等化装置について図1及び図2を参照して説明する。図1は、本発明の均等化装置の一実施形態を示すブロック図である。図2は、図1に示す均等化装置の詳細を示す回路図である。同図に示すように、均等化装置1は、高圧バッテリBHを構成する互いに直列に接続されたnn≧3個の単位セルCL1~CLnの両端電圧を均等化する装置である。上記単位セルCL1~CLnは、本実施形態では1つの二次電池から構成されているが、複数の二次電池から構成されていてもよい。上記高圧バッテリBHは、例えば、エンジンと電動モータ何れも図示せずを走行駆動源として併用するハイブリッド電気自動車において前記電動モータの電源として用いられ、その両端には、上記電動モータが必要に応じて負荷として接続されると共に、オルタネータ等図示せずが必要に応じて充電器として接続される。図1に示すように、均等化装置1は、nn≧3個の単位セルCL1~CLnの均等化を実施する均等化実施部2と、この均等化実施部2を制御するスイッチ制御手段としてのマイコン3と、を備えている。図2に示すように、均等化実施部2は、n-1=m個の充電コンデンサC1~Cn-1と、充電コンデンサCppは1≦p≦n-1を満たす任意の整数の両極が2=n-m1個の隣接する単位セルCLp及びCLp1に順次接続されるように設けられたn=m1個の電界効果トランジスタ以下FET対51~5n=スイッチ素子対、切替スイッチ部と、レベルシフト回路61~6n、71~7nと、を備えている。上記各充電コンデンサC1~Cn-1が接続される2個の単位セルの最下位は互いに異なる単位セルである。上記n個のFET対51~5nは、各単位セルCL1~CLnの両端に接続される。FET対51~5nは各々、互いに直列接続された2つのFETQ1及びQ2請求項中のスイッチ素子、半導体スイッチに相当から構成される。これらFETQ1及びQ2のうちマイナス側のFETQ1はNチャンネル、プラス側のFETQ2はPチャンネルである。また、これらFETQ1及びQ2は、ドレイン同士が互いに接続されていて、FETQ1のソースが抵抗R001~R00nを介して単位セルCL1~CLnのマイナス側に接続され、FETQ2のソースが抵抗R002~R00n1を介して単位セルCL1~CLnのプラス側に接続されている。上記充電コンデンサC1は、隣り合う単位セルCL1及びCL2の一方である単位セルCL1の両端に接続されたFET対51を構成するFETQ1及びQ2の接続点と、他方である単位セルCL2の両端に接続されたFET対52を構成するFETQ1及びQ2の接続点と、の間に接続されている。他の任意の充電コンデンサCpも同様に、隣り合う単位セルCLp及びCLp1の一方である単位セルCLpの両端に接続されたFET対5pを構成するFETQ1及びQ2の接続点と、他方である単位セルCLp1の両端に接続されたFET対5p1を構成するFETQ1及びQ2の接続点と、の間に接続されている。これら充電コンデンサC1~Cn-1は、抵抗R011~抵抗R01nを介して上記接続点に接続されている。上述したn個のFET対51~5nのFETQ1は、そのゲート制御端子が後述するレベルシフト回路61~6nを介した後、互いに共通接続され、マイコン3に接続されている。また、上述したn個のFET対51~5nのFETQ2は、そのゲートが後述するレベルシフト回路71~7nを介した後、互いに共通接続され、マイコン3に接続されている。以上の構成によれば、全てのFET対51~5nのFETQ1がオンし、FETQ2がオフすると、図3Aに示すように、任意の充電コンデンサCpは、互いに隣り合う単位セルCLp及びCLp1のうちマイナス側の単位セルCLpに接続される。一方、全てのFET対51~5nのFETQ1がオフし、FETQ2がオンすると、図3Bに示すように、充電コンデンサCpは、互いに隣り合う単位セルCLp及びCLp1のうちプラス側の単位セルCLp1に接続される。即ち、FETQ1、FETQ2のオンを交互にすることにより、充電コンデンサCpはそれぞれ互いに隣り合う単位セルCLp及びCLp1の一方と他方との間で交互に接続される。上記レベルシフト回路61~6nは、n個設けられている。図2及び図4に示すように、上記レベルシフト回路61~6nはそれぞれ、NPN型のトランジスタTr1と、PNP型のトランジスタTr21及びNPN型のトランジスタTr22と、から構成されている。任意のレベルシフト回路6pについて代表して説明すると、トランジスタTr1は、そのコレクタが分圧抵抗R14、R13を介して単位セルCL1~CLnとは別電源Vp図4参照のプラス側に接続され、エミッタがマイコン3のグランドGND0に接続されている。なお、各レベルシフト回路61~6nの分圧抵抗R14、R13は互いに異なる抵抗値に設定されている。また、トランジスタTr1は、そのエミッタ-ベース間が抵抗R12を介して接続され、ベースが抵抗R11を介してマイコン3に接続されている。そして、各レベルシフト回路61~6nのトランジスタTr1のベースは、互いに共通接続されて、マイコン3に接続されている。トランジスタTr21及びTr22は、プッシュプル回路を構成し、互いのエミッタが共通接続されると共にベースが分圧抵抗R13及びR14の接続点に共通接続されている。トランジスタTr21は、そのコレクタが単位セルCLpのマイナス側の電圧GNDp-1に接続され、そのエミッタ-コレクタ間が抵抗R16、抵抗R17及びダイオードDpを介して互いに接続されている。トランジスタTr22は、そのコレクタが抵抗R15を介して別電源Vpのプラス側に接続されている。これらトランジスタTr21及びTr22の共通接続されたエミッタは、抵抗R16を介してトランジスタQ1のゲートに接続されている。また、上記別電源Vpはn個設けられ、上記別電源Vpのマイナス側は、単位セルCLpのマイナス側の電圧GNDp-1に接続されている。上記別電源Vpとしてはその両端電圧が単位セルCLpの両端電圧とほぼ同じものを用いているため、別電源Vpのプラス側の電位は単位セルCLpのプラス側の電圧VCCpとほぼ同じになる。次に、上記レベルシフト回路61~6nの動作について説明する。代表として任意のレベルシフト回路6pについて考えてみる。抵抗R11を介してトランジスタTr1のベースにマイコン3からHレベル例えば5Vの信号が供給されると、トランジスタTr1がオンする。トランジスタTr1がオンすると、電圧VCCp-グランドGND0間の電圧を抵抗R14及び抵抗R13で分圧した電圧がトランジスタTr21及びTr22のベースに供給されて、トランジスタTr21及びTr22のベースがエミッタよりも下がる。結果、トランジスタTr21がオンすると共にトランジスタTr22がオフする。これにより、FETQ1のゲートにはグランドGNDp-1が入力され、ソース電圧GNDp-1との差がないため、FETQ1がオフする。一方、抵抗R11を介してトランジスタTr1のベースに例えば0Vの電圧を供給すると、トランジスタTr1がオフする。トランジスタTr1がオフすると、電圧VCCpがトランジスタTr21及びTr22のベースに供給されて、トランジスタTr21及びTr22のベースがエミッタよりも上がる。結果、トランジスタTr21がオフすると共にトランジスタTr22がオンする。これにより、FETQ1のゲートに電圧VCCp-グランドGNDp-1間の電圧を抵抗R14~R17で分圧した電圧が入力される。この分圧電圧は電圧VCCpと近い値になるように抵抗R14~R17の値が設定されているため、ソース電圧GNDp-1より高くなりFETQ1がオンする。即ち、レベルシフト回路6pは、後述するマイコン3から出力される信号レベルを単位セルCLpのマイナス電圧GNDp-1とプラス電圧VCCpとの間の電圧にレベルシフトして、FETQ1のゲートに供給している。上記レベルシフト回路71~7nは、n個設けられている。図2及び図4に示すように、上記レベルシフト回路71~7nはそれぞれ、NPN型のトランジスタTr3と、PNP型のトランジスタTr41及びNPN型のトランジスタTr42と、から構成されている。任意のレベルシフト回路7pについて代表して説明すると、トランジスタTr3は、そのコレクタが分圧抵抗R23及びR24を介して別電源Vpのプラス側にそれぞれ接続され、エミッタがマイコン3のグランドGND0に接続されている。また、トランジスタTr3は、そのエミッタ-ベース間が抵抗R22を介して接続され、ベースが抵抗R21を介してマイコン3に接続されている。そして、各レベルシフト回路71~7nのトランジスタTr3のベースは、互いに共通接続されて、マイコン3に接続されている。トランジスタTr41及びTr42は、プッシュプル回路を構成し、互いのエミッタが共通接続されると共に互いびベースが分圧抵抗R23及びR24の接続点に共通接続されている。上記トランジスタTr41は、そのコレクタが単位セルCLpのマイナス側の電圧GNDp-1に接続されている。トランジスタTr41は、そのコレクタが抵抗R25を介して別電源Vpのプラス側に接続されると共に、そのエミッタ-コレクタ間が抵抗R25、R26及びR27を介して互いに接続されている。これらトランジスタTr41及びTr42の共通接続されたエミッタは、抵抗R27を介してトランジスタQ2のゲートに接続されている。次に、上記レベルシフト回路71~7nの動作について説明する。代表として任意のレベルシフト回路7pについて考えてみる。抵抗R21を介してトランジスタTr3のベースに例えば5Vの電圧を供給すると、トランジスタTr3がオンする。トランジスタTr3がオンすると、電圧VCCp-グランドGND0間の電圧を抵抗R24及び抵抗R23で分圧した電圧がトランジスタTr41及びTr42のベースに供給されて、トランジスタTr41及びTr42のベースがエミッタよりも下がる。結果、トランジスタTr41がオンすると共にトランジスタTr42がオフする。これにより、FETQ2のゲートには電圧VCCp-グランドGNDp-1間の電圧を抵抗R26及びR27で分圧した電圧が入力される。この分圧電圧はグランドGNDp-1と近い値になるように抵抗R26及びR27の値が設定されているため、ソース電圧VCCpと差ができ、FETQ2がオンする。一方、抵抗R21を介してトランジスタTr3のベースに例えば0Vの電圧を供給すると、トランジスタTr3がオフする。トランジスタTr3がオフすると、電圧VCCpがトランジスタTr41及びTr42のベースに供給されて、トランジスタTr41及びTr42のベースがエミッタよりも上がる。結果、トランジスタTr41がオフすると共にトランジスタTr42がオンする。これにより、FETQ2のゲートに電圧VCCpが入力される。このため、ソース電圧VCCpと差がなくなり、FETQ2がオフする。即ち、レベルシフト回路7pは、後述するマイコン3から出力される信号レベルを単位セルCLpのマイナス電圧GNDp-1とプラス電圧VCCpとの間の電圧にレベルシフトして、FETQ2のゲートに供給している。上記マイコン3は、周知のマイクロコンピュータから構成され、高圧バッテリBHとは別の電源8から電源供給を受けて動作する。このマイコン3のグランドGND0は、高圧バッテリBHのグランドGND0に接続されている。次に、上述した構成の均等化装置1の動作について図5を参照して説明する。マイコン3は、自ら均等化が必要と判断した場合や、イグニッションスイッチのオン又はオフなどのトリガに応じて図示しない上位から均等化命令が出力されるとステップS1でY、共通接続されたFETQ1のゲート、FETQ2のゲートに互いに同じ位相の例えばHレベル5V、Lレベル0Vのパルス信号を出力して均等化を開始するステップS2。このパルス信号が、各レベルシフト回路61~6n、71~7nでレベルシフトされてオン信号としてFETQ1及びQ2のゲートに交互に供給され、FETQ1及びQ2が交互にオンする。FETQ1及びQ2が交互にオンされると、図3A及びBに示すようにコンデンサCLpが互いに隣り合う単位セルCLp及びCLp1の一方と他方との間で交互に接続されて、単位セルCL1~CLnが均等化される。その後、マイコン3は、例えば自ら均等化停止と判断した場合や、均等化を開始してから所定時間経過するなどのトリガにより、上位から均等化停止命令が出力されるとステップS3でY、パルス信号の出力を停止して均等化を停止した後ステップS4、処理を終了する。上述した均等化装置1によれば、マイコン3が、n個のFET対51~5nを構成する2つのFETQ1及びQ2を交互にオンして、各充電コンデンサCpを互いに隣り合う単位セルCLp及びCLp1の一方と他方との間で交互に接続するので、n-1個の充電コンデンサC1~Cn-1を用いて容量の大きい単位セルから容量の小さい単位セルに電荷を移すことができ、高精度に均等化できる。また、複数の充電コンデンサC1~Cn-1を用いて電荷を移動させているため、迅速に均等化できる。さらに、電圧検出しなくても均等化できるので、車両が走行中や停車中イグニッションスイッチがオンのときでも均等化を実施することができる。また、上述した均等化装置1によれば、マイコン3が、共通接続されたFETQ1のゲートと、共通接続されたFETQ2のゲートと、に交互にオン信号を出力して、FET対51~5nを構成する2つのFETQ1及びQ2を交互にオンさせるので、マイコン3とn個のFET対51~5nとの間を少なくとも2本の信号線で接続することができ、構成が簡単となる。また、上述した均等化装置1によれば、レベルシフト回路61~6n、71~7nを設けることにより、互いに直列接続された単位セルCL1~CLnに接続されたFETQ1及びQ2のオンオフを制御できる。また、レベルシフト回路61~6n、71~7nをプッシュプル回路を構成するトランジスタTr21及びTr22、トランジスタTr41及びTr42で構成することにより、高速なスイッチング周波数の設定が可能となる。また、上述した均等化装置1によれば、マイコン3が、単位セルCL1~CLnとは別電源8から電源供給を受けて動作する。また、レベルシフト回路61~6n、71~7nが各々、単位セルCL1~CLnとは別のn個の別電源V1~Vnからの電源供給を受けて動作するので、マイコン3やレベルシフト回路61~6n、71~7nを駆動するために単位セルCL1~CLnからの電源の持ち出しがなく、単位セルCL1~CLnの容量を無駄にすることなく均等化ができる。さらに、単位セルCL1~CLn間の両端電圧のバラツキの原因もなくすことができる。なお、上述した実施形態によれば、n-1個の充電コンデンサC1~Cn-1を用いて均等化を行っていたが、本発明はこれに限ったものではない。充電コンデンサの数mとしては、2≦m≦n-1であればよい。例えば、n-2個の充電コンデンサC1~Cn-2で均等化した場合について図6を参照して説明する。このとき、図6A~Cに示すように、任意の充電コンデンサCpの両極が3個の隣接する単位セルCLp、CLp1、CLp2に順次接続されるように図示しない切替スイッチ部を設ける。そして、マイコン3は、充電コンデンサCpの両極が3個の隣接する単位セルCLp、CLp1、CLp2の下位から上位又は上位から下位に向かって順次接続されるように図示しない切替スイッチ部をオンオフする。同様に、例えばm個の充電コンデンサC1~Cmで均等化する場合は、任意の充電コンデンサCpの両端がn-m1個の隣接する単位セルCLp~CLpn-m1の下位から上位又は上位から下位に向かって順次接続されるように図示しない切替スイッチ部を設け、マイコン3により充電コンデンサpの両極がn-m1個の隣接する単位セルCLp~CLpn-m1の下位から上位又は上位から下位に向かって順次接続されるように切替スイッチ部をオンオフする。このとき、各充電コンデンサC1~Cmが接続されるn-m1個の単位セルの最下位は互いに異なる単位セルである。また、上述した実施形態によれば、スイッチ素子としてFETQ1及びFETQ2を用いていたが、本発明はこれに限ったものではない。スイッチ素子としては、例えばフォトスイッチなどが考えられ、フォトスイッチを用いた場合はレベルシフト回路61~6n、71~7nは必要ない。また、上述した実施形態によれば、マイコン3と各FET対51~5nのFETQ1及びQ2との間は二本の信号線で接続されていたが、本発明はこれに限ったものではない。さらに、FETQ1のゲートとFETQ2のゲートとを共通接続して、一本の信号線で接続するようにしてもよい。また、上述した実施形態によれば、FETQ1及びFETQ2は、同時にオンオフを切り替えていたが、本発明はこれに限ったものではない。同時にFETQ1及びQ2のオンオフを切り替えると、単位セルCL1~CLnがショートしてうまく動作しない場合があるため、FETQ1のオンからオフの切り替えに少し遅延して、FETQ2をオフからオンに切り替えるようにし、FETQ2のオンからオフの切り替えに少し遅延して、FETQ1をオフからオンに切り替えるようにしてもよい。遅延を設けるには、制御ソフト上で遅延させる方法と、ハード設計で遅延させる方法と、がある。制御ソフト上で遅延させる方法は、マイコン3から出力する信号を遅延させる。ハード設計で遅延させる方法は、マイコン3から引き出される信号ラインにコンデンサを設置することが考えられる。例えば、図2のFETQ1、Q2のうち遅延させたい方のゲート手前にコンデンサを接続するなどが考えられる。また、上述した実施形態によれば、レベルシフト回路61~6n、71~7nが各々、単位セルCL1~CLnとは別のn個の別電源V1~Vnからの電源供給を受けて動作していたが、本発明はこれに限ったものではない。単位セルCL1~CLnからの電源供給を受けて動作するようにしてもよい。また、前述した実施形態は本発明の代表的な形態を示したに過ぎず、本発明は、実施形態に限定されるものではない。即ち、本発明の骨子を逸脱しない範囲で種々変形して実施することができる。