第1表面と第1厚さを有する第1導電形の第1半導体領域と、第2表面と第2厚さを有し、該第1表面部分で該第1半導体領域に接して設けられた逆導電形の第2半導体領域と、第3表面と第3厚さを有し、該第2表面部分で該第2半導体領域と接して設けられた第1導電形の第3半導体領域と、第4表面と第4厚さを有し、該第2表面部分で該第2半導体と接して設けられた第4半導体領域と、から少なくともなり、該第3半導体領域は、それが接している部分の第2半導体領域より不純物濃度が大きく、該第4半導体領域は、該第3半導体領域から離間して、該第3半導体領域を囲んで設けられ、該第2半導体領域より不純物濃度が大きいことを特徴とする半導体デバイス。前記第4半導体領域は該第3半導体領域を囲む平面図形で開口部を有し、該開口部の最短距離の寸法は前記第3半導体領域を囲む内周辺長の1/10以下であることを特徴とする請求項1記載の半導体デバイス。前記第4半導体領域の表面不純物濃度は前記第2半導体領域の表面不純物濃度の10倍以上であることを特徴とする請求項1記載の半導体デバイスしかし、数桁のレベルで変化する電流を、複雑な回路を使わないで一定の増幅率で増幅するためには、電流増幅率入力電流ベース電流に対する出力電流コレクタ電流またはエミッタ電流の割合:βまたはhfeの電流依存性が数桁のレベルに亘って少ないバイポーラトランジスタが必要である。本発明は、1上記従来技術において、電流増幅率の変化を抑えること、2かつ、エミッタベース間耐圧を低下させないこと、を課題とする。本発明では上記の課題を解決するために、エミッタから離間してエミッタを囲んでベース表面に高濃度不純物領域を設ける手段をとる。すなわち、これをデバイス構造で記述すると、1第1表面と第1厚さを有する第1導電形の第1半導体領域と、第2表面と第2厚さを有し、該第1表面部分で該第1半導体領域に接して設けられた逆導電形の第2半導体領域と、第3表面と第3厚さを有し、該第2表面部分で該第2半導体領域と接して設けられた第1導電形の第3半導体領域と、第4表面と第4厚さを有し、該第2表面部分で該第2半導体と接して設けられた第4半導体領域と、から少なくともなり、該第3半導体領域は、それが接している部分の第2半導体領域より不純物濃度が大きく、該第4半導体領域は、該第3半導体領域から離間して、該第3半導体領域を囲んで設けられ、該第2半導体領域より不純物濃度が大きいことを特徴とする半導体デバイス、となる。このデバイスは、トランジスタとして使われるだけでなく、リニアリティの良好な増幅形センサなどとして使われるので、半導体デバイスと記述される。また、表面部分で接しているという表現は表面上onに乗っている場合または表面内inに設けられている後述の図3参照場合いずれも含む。逆導電形oppositeconductivityとは、第1導電形がn形キャリアの場合電子であればp形キャリアの場合は正孔、第1導電形がp形キャリアの場合は正孔であればn形キャリアの場合電子を指す。本発明では、前記第2半導体領域より不純物濃度の大きい前記第4半導体領域を、前記第3半導体領域から離間することにより、公知例のグラフトベーストランジスタ構造に起因するリーク電流の増大、耐圧の減少を防いでいる。離間の距離は、前記第3半導体領域と前記第2半導体領域の間の耐圧が大きく減少しない距離、例えば、3V耐圧に対して006マイクロメータは必要である。従来のトランジスタの前記微小電流域では電流増幅率は小さい原因は、前記第2半導体領域内部のバルク再結合センターにおける少数キャリアのバルク再結合、前記第2半導体領域の第2表面における表面再結合センターにおける表面再結合であることが知られている。前記第1半導体領域と前記第3半導体領域間を流れる電流コレクタ電流、エミッタ電流に相当が大きくなると、これらの再結合の影響は減少するため、前記第2半導体領域に必要な電流ベース電流に相当に対する前記第1半導体領域と前記第3半導体領域間に流れる電流の比=電流増幅率は大きくなる。しかし、表面再結合の影響が少なくなる電流領域では、本発明の第4半導体領域が設けられていると、それが電流増幅率の増加を抑制する。この電流増幅率の増加の抑制の効果を実現するためには、前記第3半導体領域と前記第4半導体領域と距離は前記第2半導体領域の少数キャリアの拡散長より小さいことが望ましい。半導体がシリコンであり、第2半導体領域の不純物濃度が1E18原子cc程度であるとき、この距離は20マイクロメータ程度である。少数キャリアのライフタイムは前記第2半導体領域の欠陥密度後述の再結合センターの原因、不純物濃度、デバイス作成時の温度時間履歴高温からの冷却速度も含むにより支配されるので、[少数キャリアの拡散定数とライフタイムの積]の平方根で表される拡散長は不純物濃度、デバイス作成時条件により変わる。前記第4半導体領域は閉図形で前記第3半導体領域を囲む必要はない。本発明の半導体デバイスは、2前記第4半導体領域が、該第3半導体領域を囲む平面図形で開口部を有し、該開口部の最短距離の寸法が前記第3半導体領域を囲む内周辺長の1/10以下以下であることを特徴とする1記載の半導体デバイス、でもよい。2記載の半導体デバイスでは、前記第3半導体領域の周囲において前記第4の半導体領域に完全に囲まれない部分前記開口部があっても、前記第4半導体領域から逆導電形のキャリアが流れだしている部分では、前記電流増幅率の増加を抑えることが出来る。たとえその部分が開口部の距離に至らなくても、開口部の距離が、前記第4半導体領域が前記第3半導体領域を囲む内周辺長の110以下であれば、本発明の効果は十分得られる。3この電流増幅率の増加の抑制を実現するためには、第4半導体領域の不純物濃度が第2半導体領域に対して10倍以上あればよい。電流増幅率を1以上とするためには、第3半導体領域の不純物濃度は、第2半導体領域の不純物濃度より大きい必要がある。電流レベルに依存しない一定な増幅度を実現するためには数多くのトランジスタからなるアナログ増幅回路に帰還ループを付加して実現されていたが、本発明の半導体デバイスは、簡単な構造で電流レベルに拘わらずほぼ一定の電流増幅率を実現できる。本発明の実施例の半導体デバイスの平面図を図2に示す。図3は、図2の平面図で、鎖線1-2部分で切ったときの断面図である。図において、110は、第1半導体領域である。111は、パッシベーションのために第1、第2、第3、第4表面に設けられた絶縁膜である。120は、前記第1半導体領域表面内に接して設けられた第2半導体領域である。130は、前記第2半導体領域表面内に接して設けられた第3半導体領域である。また、140は、前記第3半導体と離間して前記第2半導体表面内に接して設けられた第4半導体領域である。前記第4半導体領域は、グラフトベースと異なり前記第3半導体領域の下側には埋設されていない。133は第3半導体領域への、143は第4半導体領域への前記絶縁膜111に設けられたコンタクトホールである。各領域への電極は複雑を避けるために省略してある。前記第1半導体領域110として、n形10~20Ωcm、100面シリコン基板を使用し、前記第2半導体領域120の表面不純物濃度は約1E18原子cc、第2厚さ深さは約2マイクロメータ、前記第3半導体領域の表面不純物濃度は約9E20原子cc、第3厚さは05マイクロメータ以下のサブマイクロメータ、第4半導体領域140の表面不純物濃度は1E20原子ccとし、第4厚さは第3厚さより小さく設定して、CMOSプロセスを使って図2、図3に示す本発明の半導体デバイスを作成した。図4の曲線14は、作成した半導体デバイスの電流増幅率の前記第2半導体領域の電流依存性を示す。この半導体デバイスでは、1pAから既に電流増幅率が示される。この半導体デバイスの電流増幅率は、前記第2半導体領域の電流1pAから1000000pA1μAまでの6桁の電流変化に対して、24から28までしか増加していない。一方、図4の曲線12は、図2で前記第4半導体領域140を除いた構造の半導体デバイスの電流増幅率を示し、該デバイスの電流増幅率は、1pAから1000000pAまでの電流変化に対して、26から54まで2倍以上変化している。この比較により、本発明の第4半導体領域が電流増幅率の変化を大幅に抑制していることが実証された。この作成例でクリーンMOSプロセスを使用しているため、前記第4半導体領域のないデバイスでも前記第2半導体領域の電流が1pAですでに電流増幅が実現されている。しかし、第2半導体領域の表面不純物濃度が上記作成条件より小さく、1E17原子cc程度またはそれ以下か、クリーンMOSプロセスを使用しない場合は、前記第2表面が空乏または反転するため、前記第4半導体領域がないと、前記第3半導体領域の第3表面と前記第1半導体領域の第1表面間をバイパスするリークチャネルが前記第2半導体領域の第2表面に出来て電流増幅率が1以下等著しく減少する可能性が大きい。第4半導体領域を設けることにより、このリークチャンネルを遮断するので、微小電流領域でも電流増幅利率確保する効果がある。図5は、前記第4半導体領域140が英字Oのように閉じた形状ではなく、英字Cのように開口部を有する平面形状の場合の実施例を示す。図5において図2と同じ符号は同じ領域、機能を示す。44は、開口部の最小寸法を示す。図5に示される半導体デバイスにおいて、図2に関連する上記作成条件では、2~3マイクロメータ程度の開口部寸法でも前記第4電流増幅率の電流依存性を抑制する効果は損なわれなかった。図6は、本発明を増幅形光電変換素子に適用した実施例の平面図を示す。図2と同様の設計基準、製造技術を用いて作成した。図6における1200は、光電変換用の第2半導体領域で、前記第1半導体領域110と、光入力Pを光電流に変換するホトダイオードを形成する。1201は、このホトダイオードに連続した第1増幅トランジスタの第2半導体領域第1ベースである。1301は、第3半導体領域第1エミッタである。1401は、第4半導体領域である。1202は、第2増幅トランジスタの第2半導体領域第2ベースである。1302は、第3半導体領域第2エミッタである。1402は、第4半導体領域である。前記第1増幅トランジスタの第3半導体領域1301は、コンタクトホール1331とコンタクトホール143を通して薄膜配線34により前記第2増幅トランジスタの第4半導体領域1402へ接続されている。前記第2増幅トランジスタの第2半導体領域1202第2ベースは、前記第4半導体領域1402と連続しているから、前記第1増幅トランジスタの第3半導体領域1301第1エミッタと接続されている。従って、第2半導体領域1200と第1半導体領域110とで変換された光電流は2つの第1、第2増幅トランジスタで増幅されて前記第3半導体領域1302、または前記第1半導体領域から得られる。図6では、前記第3半導体領域1302からコンタクトホール1332を介して引出電極32が接続されている。増幅率は個々の増幅トランジスタの電流増幅率の積となる。引出電極32からは増幅された光電流がIout2として取り出される。なお、前記第1半導体領域110と前記第3半導体領域1302との間をパルス駆動すると、前記第1半導体領域110と前記第2半導体領域1200および1201との間の接合容量から光電流で放電された電荷を再充電するパルス電流が引出電極32から増幅されて取り出される。図7は、図6の増幅形光電変換素子の光入力エネルギーPピコワットに対する前記第3半導体領域1302から得られる直流出力電流Iout2ピコアンペアを示す。前記第1半導体領域と第3半導体領域1302間には15Vの電圧与えた。光源はHeNeレーザーである。図7に示されるように、光入力エネルギーPに対してほぼ線形に近い出力電流Iout2が得られている。Iout2をPのn乗に比例するとして表現すると、n107と1に近い特性が得られた。