入力された入力音声信号の振幅レベルを検出し、検出した前記振幅レベルに対応する目標設定電圧値情報が示す電圧値の電力を出力する電源電圧制御部と、前記入力音声信号をパルス幅変調信号に変換するPWM変換部と、前記PWM変換部から出力された前記パルス幅変調信号を電力増幅する電力増幅段と、前記電力増幅段から出力された増幅PWM信号を音響信号に復調するローパスフィルタ部と、前記ローパスフィルタ部で復調された前記音響信号を減衰させてからA/D変換器にてデジタル信号に変換して前記PWM変調部に負帰還する負帰還部と、前記電源電圧制御部が出力した電力の電圧値に比例した電圧を出力する電圧変換部とを備え、前記電圧変換部が出力した電圧を前記A/D変換器の基準電圧値として用いることを特徴とする増幅装置。前記電圧変換部は、2組の直列に接続された2つの抵抗素子からなることを特徴とする請求項1記載の増幅装置。入力音声信号を生成し出力するオーディオ装置と、前記入力音声信号が入力される請求項1記載の増幅装置と、を有するオーディオ出力装置。請求項3のオーディオ出力装置と、前記オーディオ出力装置から出力された前記音響信号が入力されるスピーカと、を有するオーディオシステム装置。しかしながら、従来の増幅装置においては、デジタル信号入力部に負帰還するためには、増幅された出力信号を所定の電圧レベルに減衰させてから、アナログ信号をデジタル信号に変換するアナログ/デジタル変換器以降A/D変換器と表記が負帰還回路に必要であるが、このA/D変換器の変換精度に起因した量子化誤差により、負帰還によって補正されるノイズや歪の補正量が量子化誤差の分だけ補正されないという課題があった。すなわち、負帰還回路を持つ増幅装置においては、増幅装置の安定動作を確保するために、負帰還回路に挿入するA/D変換器には、高速な変換動作が要求される。しかしながら、高速変換動作が可能なA/D変換器は、変換処理能力の理論的な限界により、逆に変換精度が充分確保できないという課題があった。本発明は、従来の問題を解決するためになされたもので、電圧可変電源を電源として用い、増幅装置への入力音声信号レベルに追従させて、電力増幅段へ供給する電源電圧値を増減させる増幅装置において、電力増幅段の電源電力の電圧値変化させる時に、負帰還回路のA/D変換器に供給する基準電圧値を制御することで、A/D変換回路における変換精度に起因する量子化誤差を低減することができ、特に小さい入力音声信号時のS/Nや歪率を向上することのできる増幅装置を提供することを目的とする。上記目的を達成するために本発明の増幅装置は、入力された入力音声信号の振幅レベルを検出し、検出した前記振幅レベルに対応する目標設定電圧値情報が示す電圧値の電力を出力する電源電圧制御部と、前記入力音声信号をパルス幅変調信号に変換するPWM変換部と、前記PWM変換部から出力された前記パルス幅変調信号を電力増幅する電力増幅段と、前記電力増幅段から出力された増幅PWM信号を音響信号に復調するローパスフィルタ部以降LPF部と表記と、LPF部で復調された前記音響信号を減衰させてからA/D変換器にてデジタル信号に変換して前記PWM変調部に負帰還する負帰還部と、前記電源電圧制御部が出力した電力の電圧値に比例した電圧を出力する電圧変換部とを備え、前記電圧変換部が出力した電圧を前記A/D変換器の基準電圧値として用いる構成を有する。本発明によれば、入力信号が小さい時であっても、負帰還回路におけるA/D変換器の変換精度を高い精度に保つことができ、従来技術より、特に小さい入力信号の際にも、負帰還回路における変換誤差を低減することで、出力信号のS/Nや歪率を向上させることができるという効果を奏する。以下、本発明の実施の形態における増幅装置1について、図1のブロック図を参照しながら説明する。図1において、本実施の形態の増幅装置1は、デジタル音声信号が出力されるオーディオ装置8に接続される。オーディオ装置8から出力された音声信号は、増幅装置1の入力音声信号S1として増幅装置1に入力され、増幅装置1で電力増幅されてスピーカ9へ出力される。スピーカ9は、増幅装置1から出力された電力増幅後の音声信号を音声に変換して放音する。また、増幅装置1とオーディオ装置8は、それらを動作させるのに必要な電力を供給する直流電源図示せずに接続されている。ただし、各装置を動作させるのに必要な電源は直流電源に限定されることは無く、各装置の特性に合わせて適宜交流電源を用いてもよい。なお、オーディオ装置8と増幅装置1とを合わせてオーディオ出力装置、またオーディオ出力装置とスピーカ9とを合わせてオーディオシステム装置とする。増幅装置1は、PWM変換部2、ゲートドライバ部3、電力増幅段4、LPF部5、負帰還部6、電源電圧制御部7、電圧変換部10を備えて構成される。オーディオ装置8から増幅装置1へ音声信号が入力されると、入力音声信号S1は電源電圧制御部7に入力されると共に、PWM変換部2に入力される。電源電圧制御部7は、オーディオ装置8から入力された入力音声信号S1の振幅レベルを検出し、検出した入力音声信号S1の振幅レベルに対応するゲイン補正値S8と目標設定電圧値情報S10とを選択して、ゲイン補正値S8を負帰還部6に出力するとともに、目標設定電圧値情報S10が示す電圧値である目標電圧となるように正側と負側の出力電圧を制御して、この正側および負側の電圧値である電源電力を電力増幅段4へ送出する。PWM変換部2は、負帰還部6から入力される補正デジタル帰還信号S7とオーディオ装置8から入力された入力音声信号S1との誤差成分を含む差分信号を算出してPWM信号S2に変換してからゲートドライバ部3へ送出する。PWM変換の方式としては、デルタシグマ変換方式や三角波比較方式などが知られており、本実施の形態においてもこれらの方式のうちいずれかの方式が適用される。ここで、PWM変換部2は、デジタルシグナルプロセッサやマイクロコントローラなどによって実現されうる。ゲートドライバ部3は、入力されたPWM信号S2にデッドタイムを挿入すると共に、電力増幅段4のハイサイドとローサイドの高速スイッチング素子を駆動できる程度にPWM信号S2の電位をシフトしたドライブ信号を作成して、電力増幅段4へ送出する。電力増幅段4は、高電位電源側に配されて電源電圧制御部7から正側電圧を供給されるハイサイド高速スイッチング素子と、低電位電源またはグラウンド側に配されて電源電圧制御部7から負側電圧を供給されるローサイド高速スイッチング素子とによるハーフブリッジ回路で構成される。電力増幅段4は、ゲートドライバ部3から入力されたドライブ信号により、正側電圧と負側電圧とで決定される電圧振幅で高速スイッチング動作を行い、電力増幅段4へ入力された信号を電力増幅し、増幅PWM信号S3を得る。得られた増幅PWM信号S3は、LPF部5に入力される。ここで、高速スイッチング素子としては、例えば、MOS電界効果トランジスタ等が用いられる。LPF部5は、電力増幅段4から出力された増幅PWM信号S3から不要な高周波成分を除去して得られた増幅アナログ音声信号S4をスピーカ9と負帰還部6へ出力するフィルタであり、例えば、コイルやコンデンサなどの素子で構成される。負帰還部6は、LPF部5から出力された増幅アナログ音声信号S4を減衰し、電圧変換部10から入力された正側基準電圧値Vrpと負側基準電圧値Vrnを用いながらデジタル信号へ変換して、所定の比率で変換されたデジタル信号の大きさを補正した上で、補正デジタル帰還信号S7としてPWM変換部2に負帰還する。ここで、本実施の形態における増幅装置1は、LPF部5から出力された増幅アナログ音声信号S4を負帰還部6に入力させる構成としている。このように、電力増幅段4から出力された増幅PWM信号S3を負帰還部6に入力させる構成とするのではなく、LPF部5から出力された増幅アナログ音声信号S4を負帰還部6に入力させることによって、LPF部5で発生する歪に対しても負帰還によって補正されることとなり、歪率を更に改善することができる。電圧変換部10は、電力増幅段4に供給された電源電力の正側電圧値Vddと負側電圧値-Vddが入力され、入力された正側電圧値Vddと負側電圧値-Vddを予め設定された所定の比率で降圧させて正側基準電圧値Vrpと負側基準電圧値Vrnを作成し、負帰還部6へ作成した正側基準電圧値Vrpと負側基準電圧値Vrnを出力する。電圧変換部10は、最も簡単には、図2に示すように2組の直列に接続された2つの抵抗素子で実現され、2つの抵抗素子10a、10b、および10c、10dの抵抗値RaとRbおよびRcとRdの比率で、正側電圧値Vddおよび負側電圧値-Vddをそれぞれ降圧させて正側基準電圧値Vrpと負側基準電圧値Vrnを作成して、2つの抵抗素子の接続点から正側基準電圧値Vrpと負側基準電圧値Vrnをぞれぞれ負帰還部6に出力する。さらに、電源電圧制御部7と負帰還部6に関する詳細な構成と動作を図1のブロック図を参照しながら説明する。電源電圧制御部7は、入力信号レベル検出部71と、コントロール部72と、電圧可変電源部73を備えて構成される。入力信号レベル検出部71は、オーディオ装置8から入力された入力音声信号S1の振幅情報を含む入力信号振幅レベル情報S9を作成して、コントロール部72へ送出する。コントロール部72は、コントロール部72内部に予め設定されたデータテーブル情報の中から、入力信号レベル検出部71にて作成された入力信号振幅レベル情報S9に対応した目標設定電圧値情報S10とゲイン補正値S8とを選択して、選択された目標設定電圧値情報S10を電圧可変電源部73へ出力すると共に、前記ゲイン補正値S8を負帰還部6へ出力する。なお、目標設定電圧値情報S10は電圧可変電源部73に対して設定すべき電圧値の目標値を示す情報であり、ゲイン補正値S8は、設定すべき電圧値の目標値に応じて予め設定された補正定数を示す情報である。電圧可変電源部73は、コントロール部72から入力された目標設定電圧値情報S10に応じて、設定すべき電圧値に出力電圧を可変する電源であり、目標設定電圧値情報S10に基づいて制御した電圧値の電源電力を電力増幅段4へ供給する。入力信号レベル検出部71とコントロール部72とは、デジタルシグナルプロセッサやマイクロコントローラなどによって実現されうる。負帰還部6は、減衰器61と、A/D変換器62と、ゲイン補正部63を備えて構成される。減衰器61は、LPF部5から出力された増幅アナログ音声信号S4が入力され、予め設定された比率で減衰させて作成した減衰アナログ帰還信号S5を作成して、A/D変換器62に作成した減衰アナログ帰還信号S5を出力する。減衰器61は、直列に接続された2つの抵抗素子によって実現され、2つの抵抗素子の予め設定された抵抗値の比率で増幅アナログ音声信号S4を減衰させる。A/D変換器62は、減衰器61から出力された減衰アナログ帰還信号S5と電圧変換部10から出力された正側基準電圧値Vrpと負側基準電圧値Vrnが、それぞれ入力され、正側基準電圧値Vrpと負側基準電圧値Vrnを所定の割合で分割して作成した参照用電圧値後に詳細説明と入力された減衰アナログ帰還信号S5とを比較して得られた結果からデジタル帰還信号S6を作成して、ゲイン補正部63に作成したデジタル帰還信号S6を出力する。ここで、A/D変換器62は、少なくとも接続された複数の抵抗素子やキャパシタアレイを含む構成であり、基準電圧値と入力アナログ信号とを比較する方式の変換器として定義され、並列型や直並列型、サブレンジング型などの方式が知られている。ゲイン補正部63は、A/D変換器62から出力されたデジタル帰還信号S6とコントロール部72から出力されたゲイン補正値S8とが、それぞれ入力され、ゲイン補正値S8の分だけデジタル帰還信号S6の大きさを補正して、補正した補正デジタル帰還信号S7をPWM変換部2に出力する。ゲイン補正部63は、デジタルシグナルプロセッサやマイクロコントローラなどに設けられた乗算器などによって実現されうる。ここで、A/D変換器62の詳細な構成とアナログ信号からデジタル信号への変換の動作について、並列型A/D変換器を一例として図3を参照しながら説明する。図3に示すように並列型A/D変換器は、単位抵抗R1~R8を直列に接続した基準抵抗列62aと、基準抵抗列62aの各単位抵抗の接続点電位Vr1~Vr7と入力された減衰アナログ帰還信号の電位とを比較するコンパレータ群62b図中に各コンパレータをC1~C7として示すと、コンパレータ群62bの比較結果出力が入力される論理回路群62c図中に各論理回路をD1~D7として示すと、論理回路群62cの各出力を所定ビット数のデータへ変換するエンコーダ62dとで構成される。基準抵抗列62aは、一端が電圧変換部10から出力された正側基準電圧値Vrpに接続され、もう一端が負側基準電圧値Vrnに接続される。コンパレータ群62bの各コンパレータC1~C7には、外部のクロック回路からクロック信号が入力されている。コンパレータ群62bの各コンパレータC1~C7は、一端子への入力が基準抵抗列62aの各単位抵抗の接続点電位Vr1~Vr7であり、もう一端子に入力された減衰アナログ帰還信号S5の電位と大きさを比較して、接続点電位Vr1~Vr7よりも減衰アナログ帰還信号S5の電位が大きい場合には1を出力し、接続点電位Vr1~Vr7よりも減衰アナログ帰還信号S5の電位が小さい場合には0を出力する。クロック信号の立ち上がりで各コンパレータC1~C7の出力がラッチされ、出力状態が固定ホールドされる。論理回路群62cの各論理回路D1~D7は、隣接するコンパレータ群62bの各コンパレータC1~C7から正転および反転の各出力が入力されて、2つの端子入力に対して論理積をとった結果をエンコーダ62dに出力する。エンコーダ62dは、入力された各論理回路D1~D7の出力を所定ビット数のデータに変換して出力する。ここで、例としてあげた並列型A/D変換器62の正側基準電圧値Vrpと負側基準電圧値Vrnが可変制御されることで、並列型A/D変換器62で発生する量子化誤差の瞬時値を低減させる動作について、図4と図5を参照しながら説明する。まず、量子化誤差の一般的な概念について、図5を参照しながら説明する。量子化とは、アナログ信号をデジタル信号に変換することであり、連続するアナログ値を離散するデジタル値に変換することと定義されている。一つのデジタル値がもつアナログ値の幅を1LSBとした場合、図中に示すように、連続したアナログ値の1LSBの範囲は、すべて同じデジタル値として出力されるので、1LSBの中心から0.5LSBの位置にあるアナログ値をデジタル値に変換した場合には、誤差の瞬時値が最も大きくなる。例えば、アナログ値が4.5~5.5までの範囲では全て5のデジタル値に変換されるため、アナログ値が4.5及び5.5の時は誤差の瞬時値が最も大きくなる。図5に示すように、量子化誤差は、1LSBの中心を0にして±0.5LSBの範囲に分布することになり、1LSBが大きければ量子化誤差も大きくなる。次に、並列型A/D変換器62において、入力音声信号S1の振幅レベルを検出して制御された電力増幅段4の電源電力の電圧値に対応して作成された基準電圧値VrpおよびVrnを変化させた場合に1LSBの値が変化する動作を、図4を参照しながら説明する。図4は、並列型A/D変換器62において、電力増幅段4に供給される電源電力の正側電圧値Vddが20V、負側電圧値-Vddが-20Vの場合をケースAとして図4a、正側電圧値Vddが2V、負側電圧値-Vddが-2Vの場合をケースBとして図4b、2つのケースについてを示している。ここで、電圧変換部10が電源電力の電圧値を降圧させる所定の比率を1/10とする。ケースAは電力増幅段4に供給される電源電力の正側電圧値Vddが20Vの場合であり、電圧変換部10からVddを1/10の比率で降圧させた電圧値の2Vが正側基準電圧値Vrpとして入力される。同様にして、電圧変換部10から電源電力の負側電圧値-Vddを1/10の比率で降圧させた電圧値の-2Vが負側基準電圧値Vrnとして入力される。単位抵抗の直列接続で構成された基準抵抗列62aの接続点電位Vr1~Vr7は、正側基準電圧値Vrpと負側基準電圧値Vrnが等間隔の電位で分割されるので、隣接する接続点電位が0.5Vとなる。この隣接する接続点電位の値を1LSBとする。ケースAの場合は、1LSBが0.5Vとなる。ケースBは電力増幅段4に供給される電源電力の正側電圧値Vddが2Vの場合であり、電圧変換部10からVddを1/10の比率で降圧させた電圧値の0.2Vが正側基準電圧値Vrpとして入力される。同様にして、電圧変換部10から電源電力の負側電圧値-Vddを1/10の比率で降圧させた電圧値の-0.2Vが負側基準電圧値Vrnとして入力される。単位抵抗の直列接続で構成された基準抵抗列62aの接続点電位Vr1~Vr7は、正側基準電圧値Vrpと負側基準電圧値Vrnが等間隔の電位で分割されるので、隣接する接続点電位が0.05Vとなる。ケースBの場合は、1LSBが0.05Vとなる。以上図4と図5を参照しながら説明した結果から、入力音声信号S1の振幅レベルに対応して制御されたA/D変換器62の基準電圧値VrpとVrnの変化によって、図4のケースAとケースBの場合においては1LSBの値が0.5Vから0.05Vへと変化する分だけ、ケースBの場合はケースAの場合に比較して、量子化誤差の瞬時値が低減されることが分かる。なお、本実施の形態において、電力増幅段4のローサイド高速スイッチング素子は低電位電源側に配したが、これをグラウンドに接続するとともに、電圧可変電源部73を単出力電源としてもよい。この場合、電力増幅段4とスピーカ9との間にDCカット用の大容量コンデンサを追加することが望ましい。また、電圧可変電源部73を単出力電源にするとともに、電力増幅段4をフルブリッジ回路で構成してもよい。そして、電圧可変電源部73を単出力電源にした場合、電圧変換器10の抵抗素子の組も1つに変更することができ、A/D変換器62のアナログ基準電圧も1つとすることができる。以上説明したとおり、本発明の実施の形態によれば、電圧可変電源73を電源として用い、増幅装置1への入力音声信号レベルS1に追従させて、電力増幅段4へ供給する電源電圧値を増減させる増幅装置1において、電力増幅段4の電源電力の電圧値変化させる時に、負帰還回路のA/D変換器62に供給する基準電圧値を制御することで、A/D変換回路62における変換精度に起因する量子化誤差を低減することができ、特に小さい入力音声信号時のS/Nや歪率を向上することができる。