"第1配線基板と、前記第1配線基板の第1面に搭載された第1半導体チップと、前記第1配線基板と前記第1半導体チップとを電気的に接続する複数の第1接続部材と、を備え、前記第1配線基板は、前記第1面に形成された第1配線層と、前記第1面とは反対側の面である第2面に形成された第2配線層と、前記第1面および前記第2面のうちの一方から他方に向って形成された複数の孔の内部にそれぞれ設けられ、かつ、前記第1配線層と前記第2配線層とを電気的に接続する複数のホール配線と、を備え、前記第1配線層は、信号伝達用の前記第1接続部材に接続する信号用第1端子と、前記信号用第1端子に接続する信号用第1配線と、第1の基準電位を伝達する前記第1接続部材に接続する第1基準電位用第1端子と、第2の基準電位を伝達する前記第1接続部材に接続する第2基準電位用第1端子と、前記第1基準電位用第1端子に接続し、かつ、前記信号用第1配線の隣に配置された第1基準電位用第1配線と、前記第2基準電位用第1端子に接続する第2基準電位用第1配線と、を有し、前記第2配線層は、信号伝達用の端子である信号用第2端子と、前記信号用第2端子に接続する信号用第2配線と、前記第1の基準電位を伝達する端子である第1基準電位用第2端子と、前記第2の基準電位を伝達する端子である第2基準電位用第2端子と、前記第1基準電位用第2端子に接続し、かつ、前記信号用第2配線の隣に配置された第1基準電位用第2配線と、前記第2基準電位用第2端子に接続する第2基準電位用第2配線と、を有し、前記複数のホール配線は、前記信号用第1配線と前記信号用第2配線を電気的に接続する信号用ホール配線と、前記第1基準電位用第1配線と前記第1基準電位用第2配線とを電気的に接続し、かつ、前記信号用ホール配線の隣に配置された第1基準電位用ホール配線と、前記第2基準電位用第1配線と前記第2基準電位用第2配線とを電気的に接続する第2基準電位用ホール配線と、を有し、前記第1配線層において、前記第1基準電位用第1配線の総面積は、前記第2基準電位用第1配線の総面積よりも大きく、前記第2配線層において、前記第1基準電位用第2配線の総面積は、前記第2基準電位用第2配線の総面積よりも大きい、半導体装置。請求項1に記載の半導体装置において、前記第1基準電位用第1配線は、前記第1配線層内で最も面積が広い配線であり、前記第1基準電位用第2配線は、前記第2配線層内で最も面積が広い配線である半導体装置。請求項2に記載の半導体装置において、前記第1基準電位用第1配線は平面視で前記第1半導体チップと重なっており、幅の最小値が前記第1基準電位用第1端子の幅の5倍以上である第1幅広部と、前記幅広部から延伸していて前記信号用第1配線に沿っている第1延伸部と、を含み、前記第1基準電位用第2配線は平面視で前記第1半導体チップと重なっており、幅の最小値が前記第1基準電位用第2端子の幅の5倍以上である第2幅広部と、前記幅広部から延伸していて前記信号用第2配線に沿っている第2延伸部と、を含む半導体装置。請求項3に記載の半導体装置において、前記第2基準電位用第1配線は、いずれの部分も幅が前記第2基準電位用第1端子の幅の5倍未満であり、前記第2基準電位用第2配線は、いずれの部分も幅が前記第2基準電位用第2端子の幅の5倍未満である半導体装置。請求項1~4のいずれか一項に記載の半導体装置において、前記第1配線基板は、配線層として前記第1配線層及び前記第2配線層のみを有している半導体装置。請求項1~5のいずれか一項に記載の半導体装置において、前記信号用ホール配線から前記第1基準電位用ホール配線までの距離は、前記信号用ホール配線から前記第2基準電位用ホール配線までの距離よりも短い半導体装置。請求項1~6のいずれか一項に記載の半導体装置において、前記第1配線基板の平面形状は四角形であり、前記信号用第1端子、前記第1基準電位用第1端子、及び前記第2基準電位用第1端子は、前記第1配線基板の前記第1面の辺に沿って配置されており、前記信号用第2端子、前記第1基準電位用第2端子、及び前記第2基準電位用第2端子は、前記第1配線基板の前記第2面の辺に沿って複数列となるように配置されている半導体装置。請求項1~7のいずれか一項に記載の半導体装置において、複数の前記第1基準電位用第2端子を備え、前記第1基準電位用第2端子の数は、前記第2基準電位用第2端子の数よりも多い半導体装置。請求項1~8のいずれか一項に記載の半導体装置において、前記第1基準電位用第1配線及び前記第1基準電位用第2配線はプレーン形状を有しており、前記第2基準電位用第1配線及び前記第2基準電位用第2配線はプレーン形状を有していない半導体装置。請求項1~9のいずれか一項に記載の半導体装置において、前記第1配線基板及び前記第1半導体チップを有する第1半導体パッケージと、第2配線基板と、前記第2配線基板に搭載された第2半導体チップとを有する第2半導体パッケージを備え、前記第1半導体パッケージは、前記第2半導体パッケージ上に積層されている半導体装置。請求項10に記載の半導体装置において、前記第2配線基板のうち前記第1半導体パッケージに対向している面に設けられた第3配線層を備え、前記第3配線層は、前記信号用第2配線に電気的に接続する信号用第3配線と、前記第1基準電位用第2端子に電気的に接続し、前記信号用第3配線に隣接する第1基準電位用第3配線を備える半導体装置。請求項11に記載の半導体装置において、前記第1基準電位は接地電位であり、前記第2基準電位は電源電位である半導体装置。請求項9~11のいずれか一項に記載の半導体装置において、前記第2半導体パッケージは第2半導体チップを有しており、前記第1半導体チップはメモリチップであり、前記第2半導体チップは、ロジック回路を有している半導体装置。請求項1~13のいずれか一項に記載の半導体装置において、前記第1配線基板上、又は前記第1半導体チップ上に搭載された第3半導体チップを備え、前記第1半導体チップは第1のメモリチップであり、前記第3半導体チップは、前記第1のメモリチップよりも動作速度が遅い第2のメモリチップであり、前記第1配線層は、前記第3半導体チップに接続する第2信号用第1配線をさらに備え前記第2配線層は、第2信号用第2配線をさらに備え、前記ホール配線の一部は、前記第2信号用第1配線と前記第2信号用第2配線を接続する第2信号用ホール配線であり、前記第1基準電位用ホール配線は、前記第2信号用ホール配線に隣接して設けられていない半導体装置。請求項14に記載の半導体装置において、前記第1半導体チップはDRAMDynamicRandomAccessMemoryであり、前記第2半導体チップは不揮発メモリである半導体装置。信号配線がデジタル信号を伝達する場合、図28に示すように、信号が1であるか0であるかは、信号の電圧が基準値ViH、ViLを跨いだか否かで判断されている。具体的には、信号が0から1に切り替わるためには、クロック信号図28において点線で示すに基づいた判定タイミングCK/CKNにおいて信号の電圧が基準値ViHを越えている必要がある。一方、信号が1から0に切り替わるためには、判定タイミングCK/CKNにおいて信号の電圧が基準値ViLを下回る必要がある。ここで、信号配線にノイズがのると、図28の太い実線で示すように、信号の波形が乱れる。この結果、例えば信号が0から1に切り替わる際、信号の電圧が基準値ViHを越えるまで遅延時間tdが生じ、信号が0から1に切り替わるタイミングが遅くなる。このため、判定タイミングCK/CKNまでのマージンts ́タイミングマージンとも言うは、信号にノイズがのらない場合図28の細い実線で示すのマージンtsと比較して、少なくなる。なお、近年では、半導体装置の高速化に伴い、半導体装置が扱う周波数通信速度の値も高くなる傾向にある。そして、扱う周波数の値が高くなると、信号が切り替わった時から、波形上における基準点である判定タイミングまでのセットアップ時間が短くなる。言い換えると、扱う周波数の値が低い場合は、このセットアップ時間を比較的長く確保できた。このため、信号配線あるいは配線上を流れる信号にノイズがのることで信号の波形に乱れが生じたとしても、さほど影響は無かった誤判定になり難かった。しかしながら、扱う周波数の値が高くなると、このセットアップ時間が短くなる。このため、信号の電圧が基準値ViH、ViLを跨ぐまで遅延が生じると、タイミングマージンtsを十分に確保することができなくなり、半導体装置が信号を誤判定する可能性が出てくる。従って、なるべく信号にノイズがのらないようにする、あるいは、信号配線にノイズがのったとしても信号の波形の乱れを抑制する必要がある。本発明では、半導体装置の信頼性電機特性の低下を抑制できる技術を提供することにある。本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。すなわち、本発明に係る代表的な半導体装置は、第1配線基板と、前記第1配線基板の第1面に搭載された第1半導体チップと、前記第1配線基板と前記第1半導体チップとを電気的に接続する複数の第1接続部材と、を備え、前記第1配線基板は、前記第1面に形成された第1配線層と、前記第1面とは反対側の面である第2面に形成された第2配線層と、前記第1面および前記第2面のうちの一方から他方に向って形成された複数の孔の内部にそれぞれ設けられ、かつ、前記第1配線層と前記第2配線層とを電気的に接続する複数のホール配線と、を備え、前記第1配線層は、信号伝達用の前記第1接続部材に接続する信号用第1端子と、前記信号用第1端子に接続する信号用第1配線と、第1の基準電位を伝達する前記第1接続部材に接続する第1基準電位用第1端子と、第2の基準電位を伝達する前記第1接続部材に接続する第2基準電位用第1端子と、前記第1基準電位用第1端子に接続し、かつ、前記信号用第1配線の隣に配置された第1基準電位用第1配線と、前記第2基準電位用第1端子に接続する第2基準電位用第1配線と、を有し、前記第2配線層は、信号伝達用の端子である信号用第2端子と、前記信号用第2端子に接続する信号用第2配線と、前記第1の基準電位を伝達する端子である第1基準電位用第2端子と、前記第2の基準電位を伝達する端子である第2基準電位用第2端子と、前記第1基準電位用第2端子に接続し、かつ、前記信号用第2配線の隣に配置された第1基準電位用第2配線と、前記第2基準電位用第2端子に接続する第2基準電位用第2配線と、を有し、前記複数のホール配線は、前記信号用第1配線と前記信号用第2配線を電気的に接続する信号用ホール配線と、前記第1基準電位用第1配線と前記第1基準電位用第2配線とを電気的に接続し、かつ、前記信号用ホール配線の隣に配置された第1基準電位用ホール配線と、前記第2基準電位用第1配線と前記第2基準電位用第2配線とを電気的に接続する第2基準電位用ホール配線と、を有し、前記第1配線層において、前記第1基準電位用第1配線の総面積は、前記第2基準電位用第1配線の総面積よりも大きく、前記第2配線層において、前記第1基準電位用第2配線の総面積は、前記第2基準電位用第2配線の総面積よりも大きい。本発明に係る代表的な半導体装置によれば、信号にノイズがのることを抑制できる。以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。図1は、実施形態に係る半導体装置の概略を示す断面図である。この半導体装置は、第1半導体パッケージ10及び第2半導体パッケージ20を備えている。第1半導体パッケージ10は、第2半導体パッケージ20上に搭載されている。すなわち、本実施の形態の半導体装置は、POPPackageOnPackage型の半導体装置である。第1半導体パッケージ10は、第1配線基板100、第1半導体チップ200、ボンディングワイヤ310第1接続部材、ボール電極320、及び封止樹脂400を備えている。なお、第1半導体パッケージ10は、複数の第1半導体チップ200を第1配線基板100上に搭載したMCPMultiChipPackageであってもよい。この場合、第1半導体チップ200は、互いに同一の半導体チップであっても良いし、少なくとも一つが他とは異なるチップであっても良い。第1配線基板100は、例えばガラスエポキシ系の樹脂からなる基板インターポーザである。本実施形態において、第1配線基板100は、図1に示すように、ベースとなる基材絶縁層の第1面上面、チップ搭載面102と、この第1面102に形成された配線層最上層配線層、1層目配線層と、この第1面102とは反対側の第2面下面、実装面104と、この第2面104に形成された配線層最下層配線層、2層目配線層を有している。ただし、第1配線基板100は、さらに多くの配線層を有していても良い。また、図示しないが、第1面102上には、さらに絶縁膜保護膜が形成され、第1面102に設けられた配線層の一部は、この絶縁膜に形成された開口部から露出している。一方、第2面104上には、さらに絶縁膜保護膜が形成され、第2面104に設けられた配線層の一部は、この絶縁膜に形成された開口部から露出している。第1半導体チップ200は、第1配線基板100の第1面102上に、能動面電極パッドが形成されている面を上に向けて搭載されている。詳細に説明すると、第1半導体チップ200は、能動面主面、素子形成面と、この能動面に形成され、かつ、能動面に形成された回路素子図示しないと電気的に接続された電極パッドと、能動面とは反対側の裏面とを有しており、第1半導体チップ200の裏面が第1配線基板100の第1面102と対向するように、第1半導体チップ200は第1配線基板100の第1面102上に搭載されている。本実施形態において、第1半導体チップ200はDRAMDynamicRandomAccessMemoryチップである。ただし、第1半導体チップ200はDRAMチップ以外のメモリチップであってもよいし、メモリチップ以外の半導体チップであってもよい。また第1半導体チップ200は、第1配線基板100にフリップチップ実装されていても良い。ボンディングワイヤ310は、例えば金Auワイヤ又は銅Cuワイヤであり、図8に示すように、第1半導体チップ200の電極パッドと、第1配線基板100の第1面102のボンディング電極110とを電気的に接続している。なお、このボンディング電極110は、第1配線基板100の第1面102に設けられた配線層に形成されており、第1面102を保護する絶縁膜の開口部から露出する部分である。また、本実施の形態では、第1半導体チップ200と第1配線基板100とを電気的に接続するための導電性部材接続部材として、ボンディングワイヤを用いる例について説明する。ただし、接続部材はこれに限定されるものではなく、バンプ電極を用いても良い。そして、バンプ電極を用いる場合は、第1半導体チップ200の能動面が第1配線基板100の第1面102と対向するように、第1半導体チップ200を搭載フリップチップ実装する。封止樹脂400は、第1配線基板100の第1面102、第1半導体チップ200、及びボンディングワイヤ310を封止している。図1に示すように、封止樹脂400の端面は、第1配線基板100の端面と同一面を形成している。ただし、封止樹脂400の形状は、図1に示した例に限定されず、例えば第1配線基板100の端面よりも内側に封止樹脂400の端面が位置する構成であってもよい。ボール電極外部端子320は、第1配線基板100の第2面104に取り付けられている。詳細に説明すると、ボール電極外部端子320は、第1配線基板100の第2面104に設けられた配線層に形成された電極ボールランド、絶縁膜の開口部から露出する部分に接合されている。本実施の形態において、ボール電極320は、図2に示すように、第2面104の縁辺に沿って、かつ、複数列に亘って配置されているが、第2面104のうちの中央部には配置されていない。この理由は、以下の通りである。本実施の形態における半導体装置では、図1に示すように、第1半導体パッケージ10は、第2半導体パッケージ20上に複数のボール電極320を介して積層されている。下段側に位置する第2半導体パッケージ20の配線基板第2配線基板500の第1面502上面、チップ搭載面には、第2半導体チップ600が搭載されている。そのため、上段側に位置する第1半導体パッケージ10の複数のボール電極320は、下段側に位置する第2半導体パッケージ20に搭載された第2半導体チップ600の周囲に設けられた複数の電極プリスタックランドの配列に合わせて、配置されている。一方、第2半導体パッケージ20は、第2配線基板500、第2半導体チップ600、ボンディングワイヤ710、ボール電極720、及び封止樹脂800を備えている。第2配線基板500は、例えばガラスエポキシ系の樹脂からなる基板インターポーザである。第2配線基板500は、図1に示すように、ベースとなる基材絶縁層の第1面上面、チップ搭載面502と、この第1面502に設けられた配線層最上層配線層、1層目配線層と、この第1面502とは反対側の第2面下面、実装面508と、この第2面508に設けられた配線層最下層配線層、4層目配線層と、第1面502と第2面508との間に設けられた複数の配線層内部配線層:図示せずを有している。ただし、第2配線基板500が有する配線層の数は、4層に限定されない。また、図示しないが、第1面502上には、さらに絶縁膜保護膜が形成され、第1面502に設けられた配線層の一部は、この絶縁膜に形成された開口部から露出している。一方、第2面508上には、さらに絶縁膜保護膜が形成され、第2面508に設けられた配線層の一部は、この絶縁膜に形成された開口部から露出している。第2半導体チップ600は、第2配線基板500の第1面502上に、能動面電極パッドが形成されている面を上に向けて搭載されている。詳細に説明すると、第2半導体チップ600は、能動面主面、素子形成面と、能動面に形成された電極パッドと、能動面とは反対側の裏面とを有している。電極パッドは、能動面に形成された回路素子図示しないと電気的に接続されている。第2半導体チップ600は、裏面が第2配線基板500の第1面502と対向するように、第2配線基板500の第1面502上に搭載されている。本実施形態において、第2半導体チップ600は、ロジック回路を有しており、例えばASICApplicationSpecificIntegratedCircuitである。このロジック回路は、第1半導体チップ200を制御する内部インタフェース、および外部機器との信号のやり取りを行う外部インタフェースを含む。この場合、第2半導体パッケージ20は、BASEパッケージである。ただし、第2半導体チップ600はASIC以外の半導体チップであってもよい。また、第2半導体チップ600は、第2半導体チップ600の能動面が第2配線基板500の第1面502と対向するように、第2配線基板500の第1面502上に搭載フリップチップ実装されていても良い。ボンディングワイヤ710は、例えば金Auワイヤ又は銅Cuワイヤであり、第2半導体チップ600の電極パッドと、図3に示す第2配線基板500の第1面502のボンディング電極510とを電気的に接続している。なお、このボンディング電極5110は、第2配線基板500の第1面502に設けられた配線層に形成されており、絶縁膜の開口部から露出する部分である。また、本実施の形態では、第1半導体チップ200と第1配線基板100とを電気的に接続するための導電性部材接続部材として、ボンディングワイヤを用いる例について説明する。ただし、接続部材はこれに限定されるものではなく、バンプ電極を用いても良い。そして、バンプ電極を用いる場合は、第1半導体チップ200の能動面が第1配線基板の第1面102と対向するように、第1半導体チップ200を搭載フリップチップ実装する。封止樹脂800は、第2配線基板500の第1面502の一部、第2半導体チップ600、及びボンディングワイヤ710を封止している。図1に示すように、封止樹脂800の端面は、第2配線基板500の端面よりも内側に位置している。言い換えると、第2配線基板500の第1面502に形成された複数の電極プリスタックランド550を露出するように、封止樹脂800は第1面502に形成されている。なお、本実施の形態では、図1に示すように、封止樹脂800の端面が第2配線基板500の端面よりも内側に位置している構成について説明したが、これに限定されるものではなく、電極プリスタックランド550が覆われなければ、封止樹脂800の端面が第2配線基板500の端面と同じ位置に形成されていてもよい。ボール電極外部端子720は、第2配線基板500の第2面508に取り付けられている。詳細に説明すると、ボール電極外部端子720は、第2配線基板500の第2面508に設けられた配線層に形成された電極ボールランド、絶縁膜の開口部から露出する部分560図7参照に接合されている。本実施の形態において、ボール電極720すなわち電極560は、図7に示すように、第2面508の縁辺に沿って、かつ、複数列に亘って配置されているが、第2面508のうちの中央部には配置されていない。上記したように、第1半導体パッケージ10の第1半導体チップ200はメモリチップであり、第2半導体パッケージ20の第2半導体チップ600はロジック回路を有している。第2半導体チップ600は、第1半導体チップ200に記憶されている情報を読み出して処理を行うとともに、処理によって生成した情報を、第1半導体チップ200に記憶させる。第1半導体チップ200と第2半導体チップ600の間の信号伝達の動作速度は、例えば800bps以上、好ましくは1GHz以上周波数であれば、400MHz以上、好ましくは500MHz以上である。そして第2半導体チップ600は、ボール電極720を介して外部の電子装置例えば半導体パッケージと通信する。図3は、第2半導体パッケージ20の概略を示す平面図である。上記したように、第2半導体パッケージ20において、第2配線基板500の第1面502には、第2半導体チップ600が搭載されている。本図に示す例において、第2配線基板500は、正方形又は長方形などの四角形であり、第2半導体チップ600も、正方形又は長方形などの四角形である。第2配線基板500の第1面502には、複数の電極550が設けられている。電極550は、第1半導体パッケージ10の第2面104に形成されたボール電極320と電気的に接続される。電極550は、第2配線基板500の第1面502の各縁各辺に沿って、かつ、複数列に亘って設けられている。本図に示す例では、電極550は2列に設けられているが、1列、あるいは、3列以上に亘って設けられてもよい。また、電極550は、正方格子を構成するように配置されている。すなわち、互いに異なる列に属する電極550は、第2配線基板500の辺に平行な方向を座標軸とした場合、その座標軸において同じ位置に配置されている。ただし、電極550が複数列に亘って設けられている場合は、平面視において、辺に沿って千鳥状に配置されても良い。そして、電極550の一部は、第2半導体チップ600と第1半導体チップ200との間で信号の入出力を行うために設けられている。また、電極550の他の一部は、第2半導体パッケージ20を介して外部から第1半導体チップ200に電源電位第2の基準電位や基準電位グランド電位を供給するために設けられている。第2配線基板500の第1面502に設けられた配線層において、第2配線基板500の第1面502に設けられた配線層に形成された電極プリスタックランド550と第2半導体チップ600の間には、複数のボンディング電極510が形成されており、第2配線基板500の第1面502に設けられた配線層に形成された配線信号用配線、電源電位用配線、グランド用配線を介してボンディング電極510は電極プリスタックランド550と電気的に接続されている。そして、ボンディング電極510には、ボンディングワイヤ710が接続されている。また、複数のボンディング電極510は、第2半導体チップ600の各辺に沿って配置されている。図3に示すように、ボンディング電極510は、一列に配置されている。ただし、ボンディング電極510の配置は、本図に示す例に限定されない。例えば、ボンディング電極510は、複数列に配置されていても良い。また、第2半導体チップ600の全ての辺に沿って配置されていなくてもよい。上記したように、本実施の形態では、第2配線基板500の第1面502に、配線層が設けられている。この配線層は、信号用配線532及びグランド用配線534を有している。信号用配線532及びグランド用配線534については、図4を用いて後述する。図4は、第2配線基板500の第1面502に設けられた配線層のレイアウトの概略を示す平面図である。上記したように、第1面502の配線層は、複数のボンディング電極510、信号用配線532、グランド用配線534、及び複数の電極550を有している。ボンディング電極510には、信号用ボンディング電極512及びグランド用ボンディング電極514が含まれている。電極550は、ランド状の電極である。電極550の一部は、信号用電極552及びグランド用電極554である。信号用電極552は、第1半導体パッケージ10の第1半導体チップ200との間で信号を送受信するために設けられている。グランド用電極554は、第1半導体パッケージ10に接地電位を供給するために設けられている。グランド用電極554は、信号用電極552に隣接している。また、電極550の一部は、電源電位用電極556になっている。電源電位用電極556は、第1半導体パッケージ10の第1半導体チップ200に電源電位を供給するために設けられている。信号用電極552は、信号用配線532を介して信号用ボンディング電極512に接続しており、グランド用電極554は、グランド用配線534を介してグランド用ボンディング電極514に接続している。グランド用ボンディング電極514は信号用ボンディング電極512に隣接しており、また、グランド用配線534は信号用配線532に隣接するように延伸している。すなわち、グランド用電極554、グランド用配線534、及びグランド用ボンディング電極514は、信号用電極552、信号用配線532、及び信号用ボンディング電極512からなる信号経路に隣接している。このため、グランド用電極554、グランド用配線534、及びグランド用ボンディング電極514は、信号用電極552、信号用配線532、及び信号用ボンディング電極512からなる信号経路のリターンパスリターンパス配線として機能する。すなわち、グランド用電極554、グランド用配線534、及びグランド用ボンディング電極514には、信号用電極552、信号用配線532、及び信号用ボンディング電極512に流れる電流信号に対するリターン電流が流れる。第1面502の配線層は、さらに電源電位用配線536を有している。電源電位用配線536は、第2半導体チップ600に電源電位を供給するための配線であり、ボンディング電極510の一つに接続している。また、第2配線基板500にはグランド用ホール配線544及び電源電位用ホール配線546が設けられている。ここで、本実施の形態におけるホール配線とは、配線基板の第1面上面、チップ搭載面及び第2面下面、実装面のうちの一方から他方に向って形成された孔ホール、ビアの内部に形成された配線である。なお、配線層の数が2つの場合は、この孔は、一方の面から他方の面に向って貫通しているが、配線層の数が3つ以上の場合は、この孔は必ずしも貫通していなく、例えば、一方の面から内部の配線層までしか到達していない孔であってもよい。図4に示すように、一部のグランド用配線534は、グランド用電極554から、グランド用ボンディング電極514を経由して、平面視においてボンディング電極510で囲まれている領域Aまで延伸している。また、他のグランド用配線534についても、別のグランド用ボンディング電極514を起点として、平面視においてボンディング電極510で囲まれている領域Aまで延伸している。そしてグランド用配線534は、ボンディング電極510で囲まれている領域A内において、グランド用ホール配線544に接続している。グランド用ホール配線544は、グランド用配線534と、第1面502の一つ下の第2配線層504図5を用いて後述のグランドプレーン520とを接続している。本実施の形態では、グランド用ホール配線544は、平面視で第2半導体チップ600と重なる領域に位置している。ただし、グランド用ホール配線544は、第2半導体チップ600と重ならない領域に位置していても良い。電源電位用ホール配線546は、電源電位用配線536を介してボンディング電極510の一つと接続され、また、第2配線層504の電源電位用配線537図5を用いて後述と接続している。すなわち、電源電位用ホール配線546は、第2半導体チップ600に電源電位を供給するために設けられている。電源電位用ホール配線546は、平面視で第2半導体チップ600と重ならない領域に位置している。詳細には、電源電位用ホール配線546は、ボンディング電極510と電極550の間に位置しており、平面視においてボンディング電極510で囲まれている領域Aまで延伸していない。図5は、第2配線基板500のうち第1面502の一つ下の配線層第2配線層504のレイアウトの概略を示す平面図である。第2配線層504は、グランドプレーン520を有している。グランドプレーン520は、プレーン平板状の配線であり、第2配線層504の中央、すなわち平面視で第2半導体チップ600と重なる領域に位置している。グランドプレーン520は、全部が第2半導体チップ600と重なっていても良いし、一部が第2半導体チップ600と重なっていても良い。グランドプレーン520は、第2配線層504の中で最も面積が大きい配線である。グランドプレーン520は、グランド用ホール配線544に直接接続している。またグランドプレーン520は、グランド用ホール配線545にも直接接続している。グランド用ホール配線545は、グランド用ホール配線544の一つ下の層に位置しており、グランドプレーン520と、第2配線層504の一つ下の配線層第3配線層506:図6を用いて後述のグランド用配線594とを接続している。なお、本実施の形態においてプレーンと説明する配線パターンは、上記の構成を満たすもの以外にも、複数のホール配線、複数のボンディング電極、および複数の電極ボールランドが繋がるものでもある。また、第2配線層504には、電源電位用配線537が設けられている。電源電位用配線537は、グランド電位用のプレーンであるグランドプレーン520とは重ならない部分に設けられており、電源電位用ホール配線546と電源電位用ホール配線547とを電気的に接続している。電源電位用ホール配線546は、上記したように、第1面502の電源電位用配線536と電源電位用ホール配線547とを電気的に接続している。図6は、第2配線基板500のうち第2配線層504の一つ下の配線層第3配線層506のレイアウトの概略を示す平面図である。第3配線層506は、電源プレーン580を有している。電源プレーン580は、プレーン上の電極であり、第3配線層506の中央、すなわち平面視で第2半導体チップ600と重なる領域に位置している。電源プレーン580は、全体が第2半導体チップ600と重なっていても良いし、一部が第2半導体チップ600と重なっていても良い。電源プレーン580は、第3配線層506の中で最も面積が広い配線である。電源プレーン580は、電源電位用配線586を介して電源電位用ホール配線547に接続している。また電源プレーン580は、電源電位用ホール配線584に直接接続している。電源電位用ホール配線584は、電源電位用ホール配線547の一つ下の層に位置しており、電源プレーン580を、第2面508の電源電位用配線588図7を用いて後述に接続しているまた、電源プレーン580には、グランド用ホール配線545と重なる領域に、開口部582が設けられている。開口部582が設けられることにより、グランド用ホール配線545は、電源プレーン580と干渉しない。開口部582の中には、グランド用配線594及びグランド用ホール配線592が設けられている。グランド用配線594は、グランド用ホール配線545をグランド用ホール配線592に接続している。グランド用ホール配線592は、グランド用ホール配線545の一つ下の層すなわち電源電位用ホール配線584と同一の層に位置しており、グランド用配線594を、第2面508のグランド用配線596図7を用いて後述に接続している。図7は、第2配線基板500の第2面508が有する配線層のレイアウトの概略を示す平面図である。第2面508には、複数の電極560が設けられている。電極560は、ボール電極720図1に図示が接続される。複数の電極560は、電源用電極562及びグランド用電極564を含んでいる。電源用電極562は、電源電位用配線588を介して電源電位用ホール配線584に接続しており、グランド用電極564は、グランド用配線596を介してグランド用ホール配線592に接続している。以上をまとめると、第2面508のグランド用電極564に供給された接地電位は、第2面508のグランド用配線596、グランド用ホール配線592、第3配線層506のグランド用配線594、グランド用ホール配線545、第2配線層504のグランドプレーン520、及びグランド用ホール配線544を介して、第1面502のグランド用配線534に供給される。また、第2面508の電源用電極562に供給された電源電位は、第2面508の電源電位用配線588、電源電位用ホール配線584、第3配線層506の電源プレーン580及び電源電位用配線586、電源電位用ホール配線547、第2配線層504の電源電位用配線537、電源電位用ホール配線546、電源電位用配線536、ボンディング電極510、及びボンディングワイヤ710を介して、第2半導体チップ600に供給される。なお、第2面508に設けられた電極560の一部は、第2配線基板500内のホール配線及び各配線層の配線を介して、第1面502に設けられた電源電位用電極556に接続している。さらに電極560の他の一部は、第2配線基板500内のホール配線及び各配線層の配線、第1面502のボンディング電極510、及びボンディングワイヤ710を介して、第2半導体チップ600との間で信号を送受信する。図8は、第1半導体パッケージ10の概略を示す平面図である。図1を用いて説明したように、第1半導体パッケージ10において、第1配線基板100の第1面102には、第1半導体チップ200が搭載されている。本図に示す例において、第1配線基板100は、正方形又は長方形などの四角形であり、第1半導体チップ200も、正方形又は長方形などの四角形である。第1半導体チップ200の第1面102には、複数のボンディング電極110が設けられている。ボンディング電極110は、第1配線基板100の辺、例えば互いに対向する2辺に沿って設けられている。ただし、ボンディング電極110のレイアウトは本図に示す例に限定されない。ボンディング電極110は、ボンディングワイヤ310を介して第1半導体チップ200の電極パッドに接続している。複数のボンディング電極110は、信号用ボンディング電極112信号用第1端子、グランド用ボンディング電極114第1基準電位用第1端子、及び電源電位用ボンディング電極116第2基準電位用第1端子を有している。信号用ボンディング電極112は、ボンディングワイヤ310を介して、第1半導体チップ200との間で信号を送受信する。グランド用ボンディング電極114は、信号用ボンディング電極112に隣接しており、ボンディングワイヤ310を介して、第1半導体チップ200に接地電位を供給する。電源電位用ボンディング電極116は、ボンディングワイヤ310を介して、第1半導体チップ200に電源電位を供給する。図9は、第1配線基板100の第1面102に設けられた配線層のレイアウトの概略を示す平面図である。この配線層は、ボンディング電極110の外に、第1グランドプレーン120第1基準電位用第1配線の第1幅広部、信号用第1配線132、グランド用第1配線134第1基準電位用第1配線の第1延伸部、及び電源電位用第1配線136第2基準電位用第1配線を有している。第1グランドプレーン120は、プレーン平板状の電極であり、第1面102の配線層の中では最も面積が広い配線である。第1グランドプレーン120は、第1配線基板100の中央に設けられており、少なくとも半分以上例えば全部が、平面視で第1半導体チップ200と重なっている。本図に示す例では、第1グランドプレーン120は、全てが第1半導体チップ200と重なっている。第1グランドプレーン120の幅の最小値は、信号用ボンディング電極112の幅の最大値の5倍以上となっている。第1グランドプレーン120の一部には、切欠122が設けられている。切欠122は、第1グランドプレーン120のうち信号用ボンディング電極112と対向する領域に設けられている。切欠122の内側例えば最深部には、信号用ホール配線142が設けられている。信号用ホール配線142は、信号用第1配線132を介して信号用ボンディング電極112に接続している。そして信号用ホール配線142は、信号用第1配線132を、第1配線基板100の第1面102に設けられた信号用第2配線152図10を用いて後述に接続している。グランド用第1配線134は、信号用第1配線132に隣接するように延伸しており、グランド用ボンディング電極114を第1グランドプレーン120に接続している。言い換えると、第1グランドプレーン120の一部が信号用第1配線132に沿って延伸することにより、グランド用第1配線134が形成されている。第1グランドプレーン120は、グランド用ホール配線144第1基準電位用ホール配線に直接接続している。グランド用ホール配線144は、第1グランドプレーン120を、第1面102に設けられたグランド用第2配線154図10を用いて後述に接続している。グランド用ホール配線144は、信号用ホール配線142に隣接している。すなわちグランド用ホール配線144と信号用ホール配線142を結ぶ直線上には、他のホール配線が設けられていない。信号用ホール配線142とグランド用ホール配線144の間隔は、グランド用ホール配線144を設けるための貫通孔の直径の3倍以下である。また、信号用ホール配線142からグランド用ホール配線144までの距離は、信号用ホール配線142から電源電位用ホール配線146第2基準電位用ホール配線:詳細は後述までの距離よりも短い。上記したように、グランド用ボンディング電極114は信号用ボンディング電極112に隣接している。すなわち信号用ボンディング電極112とグランド用ボンディング電極114の間には、他のボンディング電極110が設けられていない。また、信号用ホール配線142は、第1グランドプレーン120に設けられた切欠122の内側に位置している。そしてグランド用第1配線134は、信号用第1配線132に隣接するように延伸している。すなわち、信号用第1配線132とグランド用第1配線134の間には、他の配線が設けられていない。さらにグランド用第1配線134は、第1グランドプレーン120に接続している。このため、第1面102に設けられた配線層において、グランド用ボンディング電極114、信号用第1配線132、及び第1グランドプレーン120は、信号用ボンディング電極112及び信号用第1配線132のリターンパスとなる。さらに、グランド用ホール配線144は信号用ホール配線142に隣接している。このため、グランド用ホール配線144も、信号用ホール配線142のリターンパスになる。また、電源電位用第1配線136は、電源電位用ボンディング電極116を電源電位用ホール配線146に接続している。電源電位用ホール配線146は、電源電位用ボンディング電極116と第1グランドプレーン120の間に位置している。電源電位用ホール配線146は、平面視で第1半導体チップ200とは重ならない部分に設けられているのが好ましい。このようにすると、電源電位用第1配線136を短くして、電源電位用第1配線136に起因したインピーダンスを少なくすることができる。なお、電源電位用第1配線136は、いずれの部分も幅が電源電位用ボンディング電極116の幅の5倍未満であり、プレーン形状を有していない。また、電源電位用第1配線136の総面積は、グランド用第1配線134の総面積及び第1グランドプレーン120の総面積の和よりも小さく、例えば1/5以下である。図10は、第1配線基板100の第2面104に設けられた配線層のレイアウトの概略を示す平面図である。第2面104の配線層は、信号用第2配線152、グランド用第2配線154第1基準電位用第2配線の第2延伸部、電源電位用第2配線156第2基準電位用第2配線、第2グランドプレーン160第1基準電位用第2配線の第2幅広部、及び複数の電極170を有している。電極170はランド状の電極であり、第1配線基板100の4つの辺に沿って複数列図に示す例では2列に設けられている。電極170には、ボール電極320図1に図示が接続されている。すなわち電極170は、ボール電極320を介して、第2半導体パッケージ20の電極550に接続している。電極170には、信号用電極172信号用第2端子、グランド用電極174第1基準電位用第2端子、及び電源電位用電極176第2基準電位用第2端子が含まれている。信号用電極172は、ボール電極320を介して第2半導体パッケージ20の信号用電極552に接続している。グランド用電極174は、ボール電極320を介して第2半導体パッケージ20のグランド用電極554に接続している。グランド用電極174は信号用電極172に隣接している。電源電位用電極176は、ボール電極320を介して第2半導体パッケージ20の電源電位用電極556に接続している。信号用第2配線152は、信号用ホール配線142を信号用電極172に接続している。グランド用第2配線154は、第2グランドプレーン160をグランド用電極174に接続している。電源電位用第2配線156は、電源電位用ホール配線146を電源電位用電極176に接続している。上記したように、電源電位用ホール配線146は、平面視で第1半導体チップ200と重ならない領域に位置している。このため、電源電位用第2配線156を短くして、電源電位用第2配線156に起因したインピーダンスを小さくすることができる。第2グランドプレーン160は、プレーン平板状の電極であり、第2面104の配線層の中では最も面積が広い配線である。第2グランドプレーン160は、第1配線基板100の中央に設けられており、少なくとも半分以上例えば全部が、平面視で第1半導体チップ200と重なっている。本図に示す例では、第2グランドプレーン160は、全てが第1半導体チップ200と重なっている。第2グランドプレーン160の幅の最小値は、グランド用電極174の幅の最大値の5倍以上となっている。第2グランドプレーン160は、グランド用ホール配線144に直接接続している。第2グランドプレーン160の一部には、切欠162が設けられている。切欠162は、第2グランドプレーン160のうち信号用第2配線152と重なる領域に設けられている。このため、信号用第2配線152と第2グランドプレーン160は干渉しない。また、信号用ホール配線142は、切欠162の内側例えば最深部に位置することになる。グランド用第2配線154は、信号用第2配線152に隣接するように延伸しており、グランド用電極174を第2グランドプレーン160に接続している。言い換えると、第2グランドプレーン160の一部が信号用第2配線152に沿って延伸することにより、グランド用第2配線154が形成されている。なお、電源電位用第2配線156は、いずれの部分も幅が電源電位用電極176の幅の5倍未満であり、プレーン形状を有していない。また、電源電位用第2配線156の総面積は、グランド用第2配線154の総面積及び第2グランドプレーン160の総面積の和よりも小さく、例えば1/5以下である。次に、第2半導体パッケージ20の第2半導体チップ600から第1半導体パッケージ10の第1半導体チップ200までの信号伝達経路について、説明する。第2半導体チップ600から出力された信号は、ボンディングワイヤ710、第2配線基板500の信号用ボンディング電極512、信号用配線532、及び信号用電極552、ボール電極320、第1配線基板100の信号用電極172、信号用第2配線152、信号用ホール配線142、信号用第1配線132、信号用ボンディング電極112、並びに、ボンディングワイヤ310を介して、第1半導体チップ200に入力される。第1半導体チップ200から出力された信号は、上記とは逆のルートを通る。そして、第2配線基板500の第1面502において、信号用ボンディング電極512はグランド用ボンディング電極514に隣接しており、信号用配線532はグランド用配線534に隣接しており、信号用電極552はグランド用電極554に隣接している。また第1配線基板100の第2面104において、信号用電極172はグランド用電極174に隣接しており、信号用第2配線152はグランド用第2配線154及び第2グランドプレーン160に隣接している。また、第1配線基板100の第1面102において、信号用第1配線132はグランド用第1配線134及び第2グランドプレーン160に隣接しており、信号用ボンディング電極112はグランド用ボンディング電極114に隣接している。さらにボンディング電極110において、信号用ホール配線142はグランド用ホール配線144に隣接している。従って、第2半導体チップ600から第1半導体チップ200までの信号伝達経路は、いずれも、リターンパスとなるグランド配線に隣接している。従って、第2半導体チップ600から第1半導体チップ200までの信号伝達経路において信号にノイズがのることを抑制できる。また、本実施形態では、第1配線基板100の第1面102及び第2面104の両面において、プレーン状の配線の電位をグランド電位にしている第1グランドプレーン120及び第2グランドプレーン160。このため、第2半導体チップ600から第1半導体チップ200までの信号伝達経路において信号にノイズがのることを、さらに抑制できる。なお、一般的な配線基板では、グランド配線及び電源電位配線のそれぞれのインピーダンスを下げるために、第1面102及び第2面104の一方にグランドプレーンが設けられており、他方に電源プレーンが設けられている。本実施形態では、電源プレーンが設けられていない。その代わり、電源電位用ホール配線146を、ボンディング電極110と第1半導体チップ200の間に配置している。これにより、電源配線のインピーダンスが上昇することが抑制される。さらに本実施形態では、リターンパスとしてグランド電位の配線等を用いている。第1半導体チップ200と第2半導体チップ600は、互いに異なる電源電位を有している場合がある。このような場合においても、本実施形態のようにリターンパスとしてグランド電位の配線等を用いると、第2半導体チップ600から第1半導体チップ200に至るまでの全てのリターンパスを、互いに接続することができる。この場合、信号にノイズがのることをさらに抑制できる。なお、本実施形態では、リターンパスとしてグランド電位の配線等を用いたが、リターンパスは、電源電位の配線等であっても良い。この場合、第1グランドプレーン120及び第2グランドプレーン160は、いずれも電源プレーンになる。次に、実施形態に係る半導体装置の製造方法を説明する。まず、以下のようにして第2半導体パッケージ20を製造する。まず、第2配線基板500を準備する。この工程は、例えば、他の場所で製造した第2配線基板500を入手する工程である。ただし、この工程において、第2配線基板500を製造してもよい。また、第2半導体チップ600を準備する。この工程は、例えば、他の場所で製造した第2半導体チップ600を入手する工程である。ただし、この工程において、第2半導体チップ600を製造してもよい。第2半導体チップ600の最上位の配線層には、電極パッドが形成されている。次いで、第2半導体チップ600を、第2配線基板500の所定の領域に接着材を介して搭載する。なお、本実施の形態では、接着材の材料として、例えば熱硬化性の樹脂からなり、かつ流動性を有するペースト状の接着材を用いているが、これに限定されるものではなく、他にもフィルム状の接着材を用いても良い。このとき、第2半導体チップ600のうち電極パッドを有する面は、上記のように、上に向けた状態になる。次いで、ボンディングワイヤ710を用いて、第2配線基板500のボンディング電極510と、第2半導体チップ600の電極パッドを電気的に接続する。次いで、封止樹脂800で第2半導体チップ600およびボンディングワイヤ710を封止し、封止体樹脂封止体を形成する。次に、以下のようにして第1半導体パッケージ10を製造する。まず、第1配線基板100を準備する。この工程は、例えば、他の場所で製造した第1配線基板100を入手する工程である。ただし、この工程において、第1配線基板100を製造してもよい。また、第1半導体チップ200を準備する。この工程は、例えば、他の場所で製造した第1半導体チップ200を入手する工程である。ただし、この工程において、第1半導体チップ200を製造してもよい。第1半導体チップ200の最上位の配線層には、電極パッドが形成されている。次いで、第1半導体チップ200を、第1配線基板100の所定の領域に接着材を介して搭載する。なお、第1半導体チップ200を搭載するために使用する接着材については、第2半導体チップ600を搭載する際に使用する接着材と同じであるが、異なる接着材を用いても良い。このとき、第1半導体チップ200のうち電極パッドを有する面は、上記のように、上に向けた状態になる。次いで、ボンディングワイヤ310を用いて、第1配線基板100のボンディング電極110と、第1半導体チップ200の電極パッドを電気的に接続する。次いで、封止樹脂400で第1半導体チップ200およびボンディングワイヤ310を封止し、封止体樹脂封止体を形成する。その後、ボール電極外部端子320を第1配線基板100の第2面104に取り付ける。次いで、ボール電極320を介して、第1半導体パッケージ10を、第2半導体パッケージ20の上に搭載する。これにより、第1半導体チップ200を、第1配線基板100の第2面下面、実装面104に設けられた電極ボールランド、この電極ボールランドに形成されたボール電極320、第2配線基板100の第1面上面、チップ搭載面502に設けられた電極プリスタックランド、第2配線基板100の第1面上面、チップ搭載面502に形成された配線、および第2配線基板100の第1面上面、チップ搭載面502に形成されたボンディング電極510を介して、第2半導体チップ600と電気的に接続する。その後、第2配線基板500の第2面508にボール電極720を取り付ける。ただしボール電極720は、第2半導体パッケージ20を製造する段階で第2面508に取り付けられても良い。変形例1変形例1に係る半導体装置は、第1半導体パッケージ10の第1配線基板100の構成を除いて、実施形態に係る半導体装置と同様の構成である。図11は、変形例1に係る第1配線基板100の第1面102の配線層のレイアウトの概略を示す図である。本変形例において、第1グランドプレーン120の切欠122の中には、複数の信号用ホール配線142が配置されている。そして、それぞれの信号用ホール配線142には、互いに異なる信号用第1配線132が接続している。複数の信号用第1配線132は、互いに異なる信号用ボンディング電極112に接続している。本変形例では、複数の信号用第1配線132は、互いに同一方向に延伸している。グランド用第1配線134及び第1グランドプレーン120は、これら複数の信号用第1配線132を挟むように設けられている。また、グランド用第1配線134は、複数の信号用第1配線132それぞれに対して設けられている。さらに、グランド用ホール配線144は、複数の信号用ホール配線142それぞれに対応して設けられている。図12は、変形例1に係る第1配線基板100の第2面104の配線層のレイアウトの概略を示す図である。上記したように、信号用ホール配線142は複数設けられている。これに対応して、切欠162内には、複数の信号用第2配線152が設けられている。複数の信号用第2配線152は、互いに異なる信号用電極172に接続している。さらに、グランド用第2配線154は、複数の信号用第2配線152それぞれに対して設けられている。また本変形例では、複数の信号用第2配線152は、互いに同一方向に延伸している。グランド用第2配線154及び第2グランドプレーン160は、これら複数の信号用第2配線152を挟むように設けられている。本変形例では、図示した信号伝達経路を含め、第1配線基板100の中には複数の信号伝達経路信号用ボンディング電極112、信号用第1配線132、信号用ホール配線142、信号用第2配線152、及び信号用電極172が設けられている。そして複数の信号伝達経路の全てに対して、リターンパスグランド用ボンディング電極114、グランド用第1配線134、グランド用ホール配線144、グランド用第2配線154、及びグランド用電極174が設けられている。そして各リターンパスは、信号伝達経路の全ての部分信号用ホール配線142を含むに対して設けられている。従って、すべての信号経路において信号にノイズが生じることを抑制できる。変形例2変形例2に係る半導体装置は、第1配線基板100の第2面104が有する配線層の構成を除いて、変形例1に係る半導体装置と同様の構成である。図13は、変形例2に係る第2面104の配線層のレイアウトの概略を示す図である。本変形例において、第2グランドプレーン160には切欠162が複数設けられている。そして複数の切欠162それぞれの内側には、信号用ホール配線142及び信号用第2配線152が設けられている。すなわち複数の信号用ホール配線142は、互いに異なる向きに延伸している。このため複数のグランド用第2配線154も、互いに異なる向きに延伸している。そして、グランド用ホール配線144の数は、電源電位用ホール配線146の数よりも多くなる。また、グランド用電極174の数も、電源電位用電極176の数よりも多くなる。本変形例においても、変形例1と同様の効果を得ることができる。また、複数の信号用第2配線152が互いに異なる方向に延伸しているため、複数の信号用第2配線152の引き回しの自由度が向上する。さらに、信号用第2配線152の両側において、第2グランドプレーン160が信号用第2配線152に近づく。このため、信号用第2配線152を伝達する際に信号にノイズがのることをさらに抑制できる。なお、第1配線基板100の第1面102においても、第2面104と同様に、第1グランドプレーン120に切欠122が複数設けられていてもよい。この場合、複数の切欠122それぞれの内側には、信号用第1配線132及び信号用第2配線152が設けられる。そして複数の信号用ホール配線142は、互いに異なる向きに延伸する。複数のグランド用第2配線154も、互いに異なる向きに延伸する。変形例3図14は、変形例3に係る第1配線基板100の第1面102が有する配線層のレイアウトの概略を示す図である。図15は、変形例3に係る第1配線基板100の第2面104が有する配線層のレイアウトを示す図である。本変形例の第1配線基板100は、複数の信号用ホール配線142に対して一つのグランド用ホール配線144が設けられている点を除いて、変形例1に係る第1配線基板100と同様の構成である。本実施形態においても、変形例1と同様の効果を得ることができる。また、グランド用ホール配線144を設けるために必要なスペースを少なくすることができる。変形例4図16は、変形例4に係る半導体装置の構成の概略を示す断面図であり、実施形態の図1に対応している。本実施形態に係る半導体装置は、以下の点を除いて、実施形態、又は第1~第3の変形例のいずれかに係る半導体装置と同様の構成である。本変形例に係る半導体装置は、第1半導体パッケージ10が第3半導体チップ202を有している。第3半導体チップ202は、第1半導体チップ200上に搭載されている。第3半導体チップ202は、例えばフラッシュメモリチップやMRAMMagnetoresistiveRandomAccessMemoryチップなどの不揮発メモリチップである。本変形例において第1半導体チップ200もDRAMなどのメモリチップであるが、第3半導体チップ202よりも動作速度が速い。第3半導体チップ202の動作速度は、例えば600bps周波数なら、300MHz以下であり、第1半導体チップ200の動作速度は800bps周波数なら、400MHz以上である。図17は、第1半導体パッケージ10の構成の概略を示す平面図である。上記したように、第3半導体チップ202は第1半導体チップ200上に搭載されている。第3半導体チップ202は、ボンディングワイヤ312を介して、第1配線基板100の第1面102に設けられたボンディング電極180に接続している。ボンディング電極180は、信号用ボンディング電極182及びグランド用ボンディング電極184を有している。信号用ボンディング電極182は、ボンディングワイヤ312を介して第3半導体チップ202との間で信号を送受信する。グランド用ボンディング電極184は、ボンディングワイヤ312を介して202にグランド電位を供給する。図18は、第1配線基板100の第1面102に形成されている配線層のレイアウトの概略を示す平面図である。第1面102の配線層のレイアウトは、以下の点を除いて、変形例1図11に示したレイアウトと同様である。上記したように、第1面102には、ボンディング電極180信号用ボンディング電極182及びグランド用ボンディング電極184を含むが設けられている。第1面102には、さらに、信号用配線133、グランド用配線135、信号用ホール配線143、及びグランド用ホール配線145が設けられている。信号用配線133は、信号用ボンディング電極182を信号用ホール配線143に接続している。グランド用配線135は、グランド用ボンディング電極184をグランド用ホール配線145に接続している。信号用ホール配線143は第1配線基板100を貫通しており、信号用配線133を第2面104側の配線に接続している。グランド用ホール配線145も第1配線基板100を貫通しており、グランド用配線135を第2面104側の配線に接続している。なお、信号用配線133の全てに、グランド用配線135が隣接して設けられていても良いが、このようにしなくても良い。さらに、信号用ホール配線143の少なくとも一部には、グランド用ホール配線145が隣接していない。図19は、第1配線基板100の第2面104に形成されている配線層のレイアウトの概略を示す平面図である。第2面104の配線層のレイアウトは、以下の点を除いて、変形例1図12に示したレイアウトと同様である。第2面104には、信号用配線153及びグランド用配線155が設けられている。信号用配線153は、信号用ホール配線143を電極170の一つである信号用電極173に接続している。グランド用配線155は、グランド用ホール配線145を電極170の一つであるグランド用電極175に接続している。またグランド用配線155は、グランド用ホール配線145を第2グランドプレーン160に接続している。本変形例によっても、変形例1と同様の効果を得ることができる。また、第3半導体チップ202は第1半導体チップ200と比較して動作速度が遅い。このため、第3半導体チップ202に接続する信号用配線133の少なくとも一部はグランド用配線135に隣接しておらず、また、信号用ホール配線143の少なくとも一部にはグランド用ホール配線145が隣接していない。従って、第1配線基板100の配線密度が上がることを抑制できる。これによって、第1配線基板100の配線の設計の自由度が向上する。変形例5変形例5に係る半導体装置は、第2配線基板500の構成を除いて、実施形態、及び変形例1~4のいずれかに係る半導体装置と同様の構成である。図20、図21、図22、及び図23は、変形例5に係る第2配線基板500の構成の概略を示す図であり、それぞれ実施形態に係る図4、図5、図6、及び図7に対応している。本変形例に係る第2配線基板500は、図22に示すように、第3配線層506に電源プレーン580を有しておらず、その代わりにグランドプレーン591を有している。グランドプレーン591は、グランド用ホール配線592及びグランド用ホール配線545に直接接続している。また、電源電位用ホール配線584は、電源用配線583を介して電源電位用ホール配線547に接続している。本変形例によっても、実施形態、及び変形例1~4のいずれかと同様の効果を得ることができる。また、第2配線層504及び第3配線層506の双方にグランドプレーンを設けているため、グランド電位を安定にすることができる。特に、図25乃至図27の変形例に示すように、内部の配線層2層目の配線層と3層目の配線層に、信号用配線538,595が引き回される場合においても、信号用配線に対するリターンパスを容易に確保することができる。詳細には、図25乃至図27に示す例においては、第2配線基板500の第1面502には、第1配線基板100の第1面102と同様に、グランドプレーン518が設けられている。グランドプレーン518は、グランド用配線539を介して、グランド用ホール配線544に接続している。そしてグランドプレーン518の一部に凹部が形成されており、その中を信号用配線532が延伸している。この信号用配線532は、信号用ホール配線542を介して第2配線層504の信号用配線538に接続している。信号用配線538は、少なくとも一部がグランドプレーン520に形成された凹部内を延伸している。また、図25に示す例では、信号用配線532の一つ図中左側は、グランドプレーン518に囲まれた部分を有していない。しかしこの信号用配線532は、信号用ホール配線542、信号用配線538及び信号用ホール配線548を介して、第3配線層506の信号用配線595に接続している。第3配線層506には、グランドプレーン581が設けられている。グランドプレーン581には開口が設けられている。この開口は、グランドプレーン581の一辺から他の辺にかけて形成されている。信号用配線595は、グランドプレーン581の開口内を延伸している。変形例6図24は、変形例6に係る半導体装置の構成の概略を示す断面図であり、実施形態に係る図1に対応している。本変形例に係る半導体装置は、POP構造を有しておらず、第1半導体パッケージ10のみで構成されている。第1半導体パッケージ10の構成は、実施形態、又は第1~第4の変形例と同様である。このようにしても、第1配線基板100を伝達する信号にノイズがのることを抑制できる。以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。例えば、前記実施の形態では、第1半導体パッケージ10が第2半導体パッケージ20上に積層されているPOP型の半導体装置を一つの例として説明したが、本発明はこれに限定されるものではなく、第1半導体パッケージ10、あるいは、第2半導体パッケージ20のみとする、所謂、BGABallGridArray型の半導体装置に本発明を採用してもよい。さらには、外部端子となるボール電極を形成しない、所謂、LGALandGridArray型の半導体装置に採用してもよい。"