チャージ用キャパシタとグラウンドとの間に介挿され、オン状態に制御されて前記チャージ用キャパシタに電荷を蓄えるチャージMOSトランジスタと、前記チャージ用キャパシタと入力電圧が目標電圧に変換されて出力電圧として蓄えられる出力キャパシタとの間に介挿され、前記チャージMOSトランジスタと交互にオン状態に制御されて前記チャージ用キャパシタの電荷を前記出力キャパシタに転送するトランスファーMOSトランジスタと、当該トランスファーMOSトランジスタへのバルク電圧を切り替える第1のバルク電圧制御部と、を備え、当該第1のバルク電圧制御部は、前記出力電圧の極性と前記目標電圧の極性とが一致するとき前記出力電圧を前記バルク電圧として供給し、前記出力電圧の極性と前記目標電圧の極性とが不一致であるときグラウンド電圧を前記バルク電圧として供給することを特徴とするチャージポンプ回路。前記第1のバルク電圧制御部は、前記トランスファーMOSトランジスタのバルクとグラウンドとの間に介挿される第1のバルク電圧切り替えトランジスタと、前記トランスファーMOSトランジスタのバルクと当該トランスファーMOSトランジスタの前記出力キャパシタ側の端子との間に介挿される第2のバルク電圧切り替えトランジスタと、前記出力電圧の極性と前記目標電圧の極性とが一致するとき前記第1のバルク電圧切り替えトランジスタをオフとし不一致であるときオンとする第1の制御信号を生成する第1の制御信号生成部と、前記出力電圧の極性と前記目標電圧の極性とが一致するとき前記第2のバルク電圧切り替えトランジスタをオンとし不一致であるときオフとする第2の制御信号を生成する第2の制御信号生成部と、を備えることを特徴とする請求項1記載のチャージポンプ回路。前記第2の制御信号生成部は、前記出力電圧と第1の基準電圧とを比較し当該比較結果を前記第2の制御信号とするコンパレータであることを特徴とする請求項2記載のチャージポンプ回路。前記第1の制御信号生成部は、前記第2の制御信号をレベルシフトして前記第1の制御信号を生成するレベルシフタであることを特徴とする請求項2または請求項3記載のチャージポンプ回路。前記チャージMOSトランジスタへのバルク電圧を切り替える第2のバルク電圧制御部をさらに備え、当該第2のバルク電圧制御部は、前記出力電圧の極性と前記目標電圧の極性とが一致するとき前記チャージMOSトランジスタのソース電圧を前記バルク電圧として供給し、前記出力電圧の極性と前記目標電圧の極性とが不一致であるときグラウンド電圧を前記バルク電圧として供給することを特徴とする請求項1から請求項4の何れか1項に記載のチャージポンプ回路。前記第2のバルク電圧制御部は、前記チャージMOSトランジスタのバルクとグラウンドとの間に介挿される第3のバルク電圧切り替えトランジスタと、前記チャージMOSトランジスタのバルクと当該チャージMOSトランジスタのソースとの間に介挿される第4のバルク電圧切り替えトランジスタと、前記出力電圧の極性と前記目標電圧の極性とが一致するとき前記第3のバルク電圧切り替えトランジスタをオフとし不一致であるときオンとする第3の制御信号を生成する第3の制御信号生成部と、前記出力電圧の極性と前記目標電圧の極性とが一致するとき前記第4のバルク電圧切り替えトランジスタをオンとし不一致であるときオフとする第4の制御信号を生成する第4の制御信号生成部と、を備えることを特徴とする請求項5記載のチャージポンプ回路。前記第4の制御信号生成部は、前記出力電圧と第2の基準電圧とを比較し当該比較結果を前記第4の制御信号とするコンパレータであることを特徴とする請求項6記載のチャージポンプ回路。前記第3の制御信号生成部は、前記第4の制御信号をレベルシフトして前記第3の制御信号を生成するレベルシフタであることを特徴とする請求項6または請求項7記載のチャージポンプ回路。ところで、従来のチャージポンプ回路100は、天絡正電圧にショートなどにより、出力端子T1に目標とする出力電圧図3の場合には-VDDとは逆極性の電圧が印加されると、ラッチアップが起きる可能性がある。図4を参照して、出力端子T1が目標とする出力電圧-VDDと逆極性の電圧に天絡された場合に起きるラッチアップ動作を、図4を参照して説明する。なお、図4は、図3に示す従来の負電圧を発生するチャージポンプ回路100のラッチアップ発生原理を説明するための図である。図4では、出力端子T1が、絶対値が比較的大きくラッチアップが起こりやすい正電圧VDDに天絡された場合を例示している。出力キャパシタCoutに負電圧を生成する電荷を転送するトランスファーMOSトランジスタN1のバルクPには、通常、出力電圧VOUTが印加されている。そのため、仮に出力端子T1が天絡されると、トランスファーMOSトランジスタN1のバルクPとトランスファーMOSトランジスタN1のドレインNと基盤PSUBから分離する為のNウェルD-NWELL:深いNウェルとで形成される寄生バイポーラトランジスタB1がオン状態となる。この寄生バイポーラトランジスタB1がオン状態となることによって、NウェルD-NWELL:N型低濃度ウェルの電圧が基盤PSUBの電圧より低くなり、MOSトランジスタN1のバルクPとNウェルD-NWELLと基盤PSUBとで形成される寄生バイポーラトランジスタB2がオン状態となる。寄生バイポーラトランジスタB1および寄生バイポーラトランジスタB2はともにサイリスタ構造になっており、寄生バイポーラトランジスタB1および寄生バイポーラトランジスタB2がオン状態となることでラッチアップが起きる可能性がある。つまり、図4に矢印で示すように出力端子T1からフライングキャパシタCinに向けて、また出力端子T1から基盤PSUBに向けて過電流が流れることになる。そのため、ラッチアップが起きると、トランスファーMOSトランジスタN1に過電流が流れ、トランスファーMOSトランジスタN1が通常とは異なる動作をする可能性がある。本発明は上記した点に鑑みて行われたものであり、出力端子に目標とする出力電圧とは逆極性の電圧が印加された場合であっても、出力キャパシタ側のトランスファーMOSトランジスタがラッチアップすることを回避することの可能なチャージポンプ回路を提供することを目的としている。本発明の請求項1にかかるチャージポンプ回路は、チャージ用キャパシタとグラウンドとの間に介挿され、オン状態に制御されて前記チャージ用キャパシタに電荷を蓄えるチャージMOSトランジスタと、前記チャージ用キャパシタと入力電圧が目標電圧に変換されて出力電圧として蓄えられる出力キャパシタとの間に介挿され、前記チャージMOSトランジスタと交互にオン状態に制御されて前記チャージ用キャパシタの電荷を前記出力キャパシタに転送するトランスファーMOSトランジスタと、当該トランスファーMOSトランジスタへのバルク電圧を切り替える第1のバルク電圧制御部と、を備え、当該第1のバルク電圧制御部は、前記出力電圧の極性と前記目標電圧の極性とが一致するとき前記出力電圧を前記バルク電圧として供給し、前記出力電圧の極性と前記目標電圧の極性とが不一致であるときグラウンド電圧を前記バルク電圧として供給することを特徴としている。請求項2にかかるチャージポンプ回路は、請求項1記載のチャージポンプ回路において、前記第1のバルク電圧制御部は、前記トランスファーMOSトランジスタのバルクとグラウンドとの間に介挿される第1のバルク電圧切り替えトランジスタと、前記トランスファーMOSトランジスタのバルクと当該トランスファーMOSトランジスタの前記出力キャパシタ側の端子との間に介挿される第2のバルク電圧切り替えトランジスタと、前記出力電圧の極性と前記目標電圧の極性とが一致するとき前記第1のバルク電圧切り替えトランジスタをオフとし不一致であるときオンとする第1の制御信号を生成する第1の制御信号生成部と、前記出力電圧の極性と前記目標電圧の極性とが一致するとき前記第2のバルク電圧切り替えトランジスタをオンとし不一致であるときオフとする第2の制御信号を生成する第2の制御信号生成部と、を備えることを特徴としている。請求項3にかかるチャージポンプ回路は、請求項2記載のチャージポンプ回路において、前記第2の制御信号生成部は、前記出力電圧と第1の基準電圧とを比較し当該比較結果を前記第2の制御信号とするコンパレータであることを特徴としている。請求項4にかかるチャージポンプ回路は、請求項2または請求項3記載のチャージポンプ回路において、前記第1の制御信号生成部は、前記第2の制御信号をレベルシフトして前記第1の制御信号を生成するレベルシフタであることを特徴としている。請求項5にかかるチャージポンプ回路は、請求項1から請求項4の何れか1項に記載のチャージポンプ回路において、前記チャージMOSトランジスタへのバルク電圧を切り替える第2のバルク電圧制御部をさらに備え、当該第2のバルク電圧制御部は、前記出力電圧の極性と前記目標電圧の極性とが一致するとき前記チャージMOSトランジスタのソース電圧を前記バルク電圧として供給し、前記出力電圧の極性と前記目標電圧の極性とが不一致であるときグラウンド電圧を前記バルク電圧として供給することを特徴としている。請求項6にかかるチャージポンプ回路は、請求項5記載のチャージポンプ回路において、前記第2のバルク電圧制御部は、前記チャージMOSトランジスタのバルクとグラウンドとの間に介挿される第3のバルク電圧切り替えトランジスタと、前記チャージMOSトランジスタのバルクと当該チャージMOSトランジスタのソースとの間に介挿される第4のバルク電圧切り替えトランジスタと、前記出力電圧の極性と前記目標電圧の極性とが一致するとき前記第3のバルク電圧切り替えトランジスタをオフとし不一致であるときオンとする第3の制御信号を生成する第3の制御信号生成部と、前記出力電圧の極性と前記目標電圧の極性とが一致するとき前記第4のバルク電圧切り替えトランジスタをオンとし不一致であるときオフとする第4の制御信号を生成する第4の制御信号生成部と、を備えることを特徴としている。請求項7にかかるチャージポンプ回路は、請求項6記載のチャージポンプ回路において、前記第4の制御信号生成部は、前記出力電圧と第2の基準電圧とを比較し当該比較結果を前記第4の制御信号とするコンパレータであることを特徴としている。請求項8にかかるチャージポンプ回路は、請求項6または請求項7記載のチャージポンプ回路において、前記第3の制御信号生成部は、前記第4の制御信号をレベルシフトして前記第3の制御信号を生成するレベルシフタであることを特徴としている。本発明によれば、チャージ用キャパシタと出力キャパシタとの間に介挿されたトランスファーMOSトランジスタのバルク電圧を、出力電圧の極性に応じて切り替えるようにしたため、出力電圧の出力端に、出力電圧の目標電圧と逆極性の電圧が印加されたときに発生する前記トランスファーMOSトランジスタのラッチアップを回避することができる。以下、図面を参照して本発明の実施の形態を説明する。第1の実施形態まず、第1の実施の形態を説明する。<構成>図1は、本発明の一実施形態を示す、チャージポンプ回路1の構成の一例を示す回路図である。このチャージポンプ回路1は、図3に示す従来のチャージポンプ回路100において、出力キャパシタCout側のトランスファーMOSトランジスタN1のバルク電圧を切り換えるバルク電圧切り替えMOSトランジスタM1およびM2と、出力電圧VOUTに応じてバルク電圧切り替えMOSトランジスタM1およびM2のオンオフを制御する制御信号を出力する制御回路Cont1と、をさらに備えたものである。ただし、トランスファーMOSトランジスタN1およびバルク電圧切り替えMOSトランジスタM1およびM2はNチャネルMOSトランジスタで構成される。この構成により、トランスファーMOSトランジスタN1のラッチアップを防ぐことができる。なお、図1において、従来と同一部分には同一符号を付与している。すなわち、図1に示すように、Pチャネル型MOSトランジスタからなるチャージMOSトランジスタP1のソースに入力電圧Vinが供給され、チャージMOSトランジスタP1のドレインは、フライングキャパシタCinの一端に接続されるとともに、Nチャネル型MOSトランジスタからなるトランスファーMOSトランジスタN3を介してグラウンドに接続される。チャージMOSトランジスタP1のバルク端子には入力電圧Vinが供給され、トランスファーMOSトランジスタN3のバルク端子はグラウンドに接続される。フライングキャパシタCinの他端は、Nチャネル型MOSトランジスタからなるトランスファーMOSトランジスタN1を介して出力キャパシタCoutの一端に接続されるとともに、Nチャネル型MOSトランジスタからなるチャージMOSトランジスタN2を介してグラウンドに接続される。出力キャパシタCoutの他端はグラウンドに接続される。トランスファーMOSトランジスタN1のバルク端子には出力電圧VOUT又はグラウンド電圧が供給される。チャージMOSトランジスタN2のバルク端子はソースに接続される。そして、トランスファーMOSトランジスタN1と出力キャパシタCoutとの間に設けられた出力端子T1の電位、すなわち出力キャパシタCoutの両端の電圧が出力電圧VOUTとして出力される。なお、図1のチャージポンプ回路1は、入力電圧Vinが正電圧VDDであり、出力電圧VOUTが負電圧-VDDである。さらに、トランスファーMOSトランジスタN1のソースとグラウンドとの間に、直列に接続されたバルク電圧切り替えトランジスタM1およびM2が接続され、バルク電圧切り替えトランジスタM1のドレインがグラウンドに接続され、バルク電圧切り替えトランジスタM2のソースがトランスファーMOSトランジスタN1のソースに接続される。このバルク電圧切り替えトランジスタM1とM2との接続点の電位が、バルク電圧切り替えトランジスタM1およびM2のバルク端子それぞれに供給されるとともに、トランスファーMOSトランジスタN1のバルク端子に供給される。このバルク電圧切り替えトランジスタM1およびM2は、制御回路Cont1により制御される。制御回路Cont1は、基準電圧Vref1と出力電圧VOUTとを比較するコンパレータComp1と、コンパレータComp1の出力電圧をレベルシフトするレベルシフタLv1とを備えている。コンパレータComp1の出力はバルク電圧切り替えトランジスタM2のゲートに入力されるとともに、レベルシフタLv1に入力される。レベルシフタLv1の出力は、バルク電圧切り替えトランジスタM1のゲートに入力される。コンパレータComp1は、基準電圧Vref1と出力電圧VOUTとを比較し、基準電圧Vref1が出力電圧VOUTよりも大きいときにはハイレベルの電圧信号を出力し、逆に基準電圧Vref1以下であるときにはローレベルの電圧信号を出力する。ここで、基準電圧Vref1は、出力端子T1が天絡されたことを判定するための電圧であり、トランスファーMOSトランジスタN1のラッチアップが起こり得るバルク端子電圧相当の電圧である。レベルシフタLv1は、例えばCMOSインバータ回路で構成され、一定電圧Vddおよび出力電圧VOUT間電圧を電源電圧として動作する。そして、コンパレータComp1からハイレベルの電圧信号が入力されたときこれを反転しローレベルの電圧信号すなわち出力電圧VOUTに変換して出力する。またコンパレータComp1からローレベルの電圧信号が入力されたときこれを反転しハイレベルの電圧信号すなわち電源電圧Vddに変換しこれを出力する。以上の構成により、制御回路Cont1は、通常動作時、バルク切り替えMOSトランジスタM1のゲートに、レベルシフタLv1から負電圧である出力電圧VOUTを出力してバルク切り替えMOSトランジスタM1をオフし、バルク切り替えMOSトランジスタM2のゲートに、コンパレータComp1からコンパレータComp1の正電圧の電源電圧からなるハイレベルの電圧信号を出力してバルク切り替えMOSトランジスタM2をオンする。上述のように、通常動作時、制御回路Cont1はバルク切り替えMOSトランジスタM1のゲートに負電圧を出力することで、バルク切り替えMOSトランジスタM1を完全にオフするようにしている。また、制御回路Cont1は、出力端子T1が天絡されたとき、バルク電圧切り替えMOSトランジスタM1のゲートに、レベルシフタLv1からレベルシフタLv1の正電圧である電源電圧Vddを出力してバルク電圧切り替えMOSトランジスタM1をオンし、バルク電圧切り替えMOSトランジスタM2のゲートに、コンパレータComp1の低電位側の電源電圧であるグラウンド電圧を出力してバルク電圧切り替えMOSトランジスタM2をオフする。なお、制御回路Cont1は、バルク電圧切り替えMOSトランジスタM1およびM2をオンオフできる電圧を出力できればよく、上述した構成に限らない。また、前記トランスファーMOSトランジスタN1、N3、およびチャージMOSトランジスタP1、N2は、それぞれドライバDriver1~4により制御される。そして、Driver1および2、レベルシフタLv1は、それぞれ一定電圧からなる高電位側電源電圧および出力電圧VOUT間の電圧を電源電圧として動作し、Driver3および4、コンパレータComp1はそれぞれ一定電圧からなる高電位側電源電圧およびグラウンド間の電圧を電源電圧として動作する。そして、これらドライバDriver1~4は、それぞれ図示しない上位装置によって制御される。<動作>次に、本発明の第1実施形態に係るチャージポンプ回路1の動作説明をする。ただし、説明を簡略化するために、本実施形態では、正電圧VDDを10Vとし、入力電圧VinをVDDすなわち10V、目標とする出力電圧VOUTを-VDDすなわち-10Vとする。また、コンパレータComp1、ドライバDriver1、Driver2の高電位側の電源電圧を5V、基準電圧Vref1を1Vとして説明する。通常動作時まず、出力端子T1が入力電圧VinVDDに短絡天絡されていないとき、すなわち通常動作時の説明をする。図示しない上位装置によりドライバDriver1~4を介して各MOSトランジスタを駆動制御し、まずチャージMOSトランジスタP1およびチャージMOSトランジスタN2をオンに制御し、且つトランスファーMOSトランジスタN1およびN3をオフに制御する。これにより、入力電圧VinをフライングキャパシタCinに与えて電荷を蓄える。次に、チャージMOSトランジスタP1およびN2をオフに制御し、且つトランスファーMOSトランジスタN1およびN3をオンに制御することにより、フライングキャパシタCinに蓄えられた電荷を出力キャパシタCoutに転送する。ここで、フライングキャパシタCinとチャージMOSトランジスタP1との間に介挿された端子をT2、フライングキャパシタCinとトランスファーMOSトランジスタN1およびチャージMOSトランジスタN2との間に介挿された端子をT3とする。この端子T2およびT3は、フライングキャパシタCinを外付けする場合の接続端子である。つまり、チャージポンプ回路1は、フライングキャパシタCinを外付け部品で実現することもある。これら端子T2およびT3は、フライングキャパシタCinを外付けするための端子である。各MOSトランジスタのオン抵抗の値を0とすると、端子T2は10Vと0V、端子T3は0Vと-10Vの値を交互にとる。上記動作を交互に繰り返すことで、出力電圧VOUTが負電圧に昇圧されて、負電圧-10Vが出力端子T1に出力される。また、制御回路Cont1は、出力電圧VOUTすなわち負電圧-10Vが入力され、負電圧-10Vは、コンパレータComp1とレベルシフタLv1とに入力される。コンパレータComp1は、入力された出力電圧VOUTすなわち負電圧-10Vと基準電圧1Vとを比較する。負電圧-10Vは、基準電圧1Vより小さいので、コンパレータComp1は、ハイレベルの電圧信号すなわち5Vをバルク電圧切り替えMOSトランジスタM2のゲートとレベルシフタLv1とに出力する。レベルシフタLv1は、入力されたハイレベルの電圧信号5Vを変換するとともに反転してローレベルである-10Vをバルク電圧切り替えMOSトランジスタM1のゲートに出力する。このため、トランスファーMOSトランジスタN1のバルク電圧を切り換えるバルク電圧切り替えMOSトランジスタM1はオフし、MOSトランジスタM2はオンする。その結果、出力電圧VOUTがトランスファーMOSトランジスタN1のバルク端子に供給されることになる。また、バルク電圧切り替えMOSトランジスタM1のゲートに負電圧である-10Vを出力することでバルク電圧切り替えMOSトランジスタM1を完全にオフすることができる。つまり、レベルシフタLv1により、バルク電圧切り替えMOSトランジスタM1を完全にオフすることができるため、グラウンド電圧が出力端子T1に伝わることをより確実に防ぐことができる。ラッチアップ防止時次に、出力端子T1が負電圧-VDDを出力している途中で出力端子T1が-VDD-10Vと逆極性である入力電圧VinすなわちVDD10Vに天絡された場合の動作、つまりラッチアップ防止時の動作を説明する。上述のように通常動作では、バルク電圧切り替えMOSトランジスタM2がオンし、バルク電圧切り替えMOSトランジスタM1がオフしているので、トランスファーMOSトランジスタN1のバルクノードは、出力端子T1の出力電圧VOUT-VDDと同電圧となっている。この状態から、出力端子T1が入力電圧VinすなわちVDD10Vに天絡されると、出力信号VOUTとしてVDD10Vが制御回路Cont1に入力される。コンパレータComp1は、VDD10Vと基準電圧1Vとを比較して、ローレベルの電圧信号である例えば0Vをバルク電圧切り替えMOSトランジスタM2のゲートとレベルシフタLv1とに出力する。レベルシフタLv1は入力されたローレベル0Vをレベル変換しこれを反転して10Vとして、バルク電圧切り替えMOSトランジスタM1のゲートに出力する。このため、バルク電圧切り替えMOSトランジスタM1はオンし、M2はオフする。バルク電圧切り替えMOSトランジスタM1がオンし、M2がオフすることで、トランスファーMOSトランジスタN1にはグラウンド電圧が供給されバルク電圧は0Vとなる。その結果、トランスファーMOSトランジスタN1のドレイン電圧がトランスファーMOSトランジスタN1のバルク電圧より高くなる。つまり、トランスファーMOSトランジスタN1のドレイン-バルク間に形成されるダイオードの順方向電圧が負電圧になる。すなわち、図4で説明した前述の、トランスファーMOSトランジスタN1のバルクPとトランスファーMOSトランジスタN1のドレインNと基盤PSUBから分離する為のNウェルD-NWELLとからなる寄生バイポーラトランジスタのベースエミッタ間電圧が負電圧になり、ベースエミッタ間に電流は流れない。その結果、出力端子T1が天絡されたときのトランスファーMOSトランジスタN1のラッチアップを防ぐことができる。なお、トランスファーMOSトランジスタN3のバルクには、グラウンド電圧が与えられており、また、チャージMOSトランジスタP1のバルクには、入力電圧VinVDDが与えられているので、これらトランスファーMOSトランジスタN3およびチャージMOSトランジスタP1において、出力端子T1が天絡することによるラッチアップは起こらない。上述の説明では、天絡される電圧が負電圧-VDDと絶対値が同じ正電圧VDDを例として説明したが、負電圧-VDDと絶対値が同じ正電圧VDDに限られるものではなく、絶対値の大きさに関係なく、天絡される電圧と出力電圧VOUTとが逆極性であっても上記と同様にラッチアップ回避動作を行うことができ、すなわちラッチアップを防ぐことができる。このように、第1の実施形態のチャージポンプ回路1は、上述した構成及び動作により、出力端子T1に出力電圧VOUTと逆極性の電圧が印加されたときに発生する出力キャパシタ側のトランスファーMOSトランジスタN1のラッチアップを防ぐことができるという効果を奏する。第2の実施形態次に、本発明の第2の実施形態を、図2を伴って説明する。<構成>まず、第2の実施形態におけるチャージポンプ回路2の構成を説明する。図2は、第2の実施形態におけるチャージポンプ回路2の一例を示す回路図である。第2の実施形態におけるチャージポンプ回路2は、図1に示す第1の実施形態におけるチャージポンプ回路1において、さらに、出力キャパシタCout側のチャージMOSトランジスタN2のバルク電圧を切り換えるためのバルク電圧切り替えMOSトランジスタM3およびM4と、端子T3の電圧や出力電圧VOUTに応じて、バルク電圧切り替えMOSトランジスタM3およびM4のオンオフを制御する制御信号を出力する制御回路Cont2とを備えたものである。なお、図1に示す上記第1の実施形態におけるチャージポンプ回路1と同一部には同一符号を付与し、その詳細な説明は省略する。チャージポンプ回路2は、図2に示すように、チャージMOSトランジスタN2のソースおよびドレイン間に、直列に接続されたバルク電圧切り替えMOSトランジスタM3およびM4が接続されている。制御回路Cont2は、上記第1の実施の形態における制御回路Cont1と同一構成を有し、基準電圧Vref2と、端子T3およびトランスファーMOSトランジスタN1のソース電圧とを比較するコンパレータComp2と、コンパレータComp2の出力電圧をレベルシフトするレベルシフタLv2とを備えている。そして、コンパレータComp2の出力がバルク電圧切り替えトランジスタM4のゲートに入力されるとともに、レベルシフタLv2に入力される。また、レベルシフタLv2の出力が、バルク電圧切り替えトランジスタM3のゲートに入力される。コンパレータComp2は、基準電圧Vref2と、端子T3およびトランスファーMOSトランジスタN1のソース電圧すなわち、出力電圧VOUTおよび端子T3の電圧に応じた電圧とを比較し、基準電圧Vref2が端子T3およびトランスファーMOSトランジスタN1間の電圧よりも大きいときにはハイレベルの電圧信号例えば、コンパレータComp2の高電位側電源電圧である5Vを出力し、逆に基準電圧Vref2以下であるときにはローレベルの電圧信号例えば、コンパレータComp2の低電位側電源電圧であるグラウンド電位、例えば0Vを出力する。ここで、基準電圧Vref2は、出力端子T1や端子T3が天絡されたことを判定するための電圧であり、チャージMOSトランジスタN2のラッチアップが起こり得るバルク端子電圧相当の電圧である。レベルシフタLv2は、例えば上記レベルシフタLv1と同様に、CMOSインバータ回路で構成され、一定電圧Vddおよび出力電圧VOUT間電圧を電源電圧として動作する。そして、コンパレータComp2からハイレベルの電圧信号例えば5Vが入力されたときこれを反転しローレベルの電圧信号に変換して出力する。すなわちレベルシフタLv2の低電位側電源電圧である出力電圧VOUTこの場合-10Vを出力する。またコンパレータComp2からローレベルの電圧信号が入力されたときこれを反転しハイレベルの電圧信号すなわち電源電圧Vddに変換しこれを出力する。以上の構成により、制御回路Cont2は、通常動作時、バルク切り替えMOSトランジスタM3のゲートに負電圧である出力電圧VOUTを出力してバルク切り替えMOSトランジスタM3をオフし、バルク切り替えMOSトランジスタM4のゲートに、コンパレータComp2からコンパレータComp2の正電圧の電源電圧からなるハイレベルの電圧信号を出力してバルク切り替えMOSトランジスタM4をオンに制御する。上述のように、通常動作時、制御回路Cont2はバルク切り替えMOSトランジスタM3のゲートに負電圧を出力することで、バルク切り替えMOSトランジスタM3を完全にオフに制御する。また、制御回路Cont2は、出力端子T1または端子T3が天絡されたとき、バルク電圧切り替えMOSトランジスタM3のゲートに、レベルシフタLv2の正電圧である電源電圧Vddを出力してバルク電圧切り替えMOSトランジスタM3をオンに制御し、バルク電圧切り替えMOSトランジスタM4のゲートに、コンパレータComp2の低電位側の電源電圧であるグラウンド電圧を出力してバルク電圧切り替えMOSトランジスタM4をオフに制御する。なお、制御回路Cont2は、バルク電圧切り替えMOSトランジスタM3およびM4をオンオフできる電圧を出力できればよく、上述した構成に限らない。<動作>次に、本発明の第2の実施形態に係るチャージポンプ回路2の動作説明をする。ただし、説明を簡略化するために、ここでは、正電圧VDDを10Vとし、入力電圧VinをVDD、出力電圧VOUTを-VDDとする。また、コンパレータComp1、Comp2、ドライバDriver1、Driver2の電源電圧を5V、基準電圧Vref1およびVref2をそれぞれ1Vとして説明する。通常動作時第1の実施形態のチャージポンプ回路1と重複する部分についてはその詳細な説明は省略する。チャージポンプ回路2は、通常動作時、ドライバDriver1~4により上記第1の実施形態と同様に、チャージMOSトランジスタP1およびチャージMOSトランジスタN2と、トランスファーMOSトランジスタN1およびN3とを交互にオンオフすることにより、フライングキャパシタCinに蓄えられた電荷を出力キャパシタCoutに転送し、出力電圧VOUTを負電圧に昇圧する。このとき制御回路Cont2には、端子T3およびトランスファーMOSトランジスタN1間の電圧が入力され、コンパレータComp2とレベルシフタLv2とに入力される。端子T3の電圧は、各MOSトランジスタがオンオフ制御されることにより、0Vと-10Vとを繰り返すため、端子T3およびトランスファーMOSトランジスタN1間の電圧は、0Vと-10Vとの間の電圧をとる。コンパレータComp2は、端子T3の電圧が0Vと-10Vとのいずれのときも基準電圧Vref21Vよりも小さく、すなわち、端子T3およびトランスファーMOSトランジスタN1間の電圧は基準電圧Vref21Vよりも小さいため、ハイレベルの電圧信号を出力する。すなわち、コンパレータComp2の高電位側の電源電圧5Vをバルク電圧切り替えMOSトランジスタM4のゲートとレベルシフタLv2とに出力する。レベルシフタLv2は、ハイレベルである電圧信号5Vを反転してローレベルである-10Vつまり、レベルシフタLv2の低電位側電源電圧VOUTをバルク電圧切り替えMOSトランジスタM3のゲートに出力する。このため、チャージMOSトランジスタN2のバルク電圧を切り換えるMOSトランジスタM3はオフし、バルク電圧切り替えMOSトランジスタM4はオンする。その結果、端子T3の電圧が、チャージMOSトランジスタN2のバルク端子に供給されることになる。ラッチアップ防止時この状態から出力端子T1が入力電圧Vinである正電圧VDD10Vに天絡されると、正電圧VDDが制御回路Cont1およびCont2に入力される。上記第1の実施形態で説明したように、出力端子T1が天絡すると、バルク電圧切り替えMOSトランジスタM1はオンとなり、バルク電圧切り替えMOSトランジスタM2はオフとなる。そのため、トランスファーMOSトランジスタN1のバルク電圧は0Vになり、トランスファーMOSトランジスタN1のドレイン-バルク間に形成されるダイオードの順方向電圧が負電圧になって、寄生バイポーラトランジスタのベースエミッタ間に電流が流れない。このため、出力端子T1が天絡されたときのトランスファーMOSトランジスタN1のラッチアップを防ぐことができる。さらに、第2の実施形態のチャージポンプ回路2は、端子T3が天絡したとき、出力キャパシタCout側のチャージMOSトランジスタN2のラッチアップを防ぐこともできる。以下、端子T3が正電圧VDDに天絡されたときの動作を説明する。端子T3がVDD正電圧10Vに天絡されたとき、コンパレータComp2は、VDD10Vと基準電圧Vref21Vとを比較して、ローレベルである電圧信号0Vをバルク電圧切り替えMOSトランジスタM4のゲートとレベルシフタLv2とに出力する。そして、レベルシフタLv2は、ローレベルである電圧信号0Vをレベル変換し反転して10Vのハイレベルである電圧信号をバルク電圧切り替えMOSトランジスタM3のゲートに出力する。これにより、バルク電圧切り替えMOSトランジスタM3はオン、バルク電圧切り替えMOSトランジスタM4はオフとなり、チャージMOSトランジスタN2のバルク電圧は0Vになる。そして、チャージMOSトランジスタN2において、ドレイン電圧がバルク電圧よりも高くなる。つまり、チャージMOSトランジスタN2のドレイン-バルク間ダイオードの順方向電圧が負電圧になる。すなわち、寄生バイポーラトランジスタのベースエミッタ間電圧が負電圧になり、ベースエミッタ間に電流が流れない。このため、端子T3が天絡されたときのチャージMOSトランジスタN2のラッチアップを防ぐことができる。なお、上述の説明では、天絡される電圧が負電圧-VDDと絶対値が同じ正電圧VDDである場合を例として説明したが、VDDに限らず出力電圧VOUTと逆極性であれば、ラッチアップを防ぐことができることができる。ここで、出力端子T1が天絡した場合、トランスファーMOSトランジスタN1はオンオフ動作しており、天絡した電圧が出力電圧VOUT側に伝わりにくいため、チャージMOSトランジスタN2は、トランスファーMOSトランジスタN1よりもラッチアップしにくいが、N2もラッチアップする場合がある。また、チャージポンプ回路2は、フライングキャパシタCinを外付け部品で実現することもある。この場合、フライングキャパシタCinを接続する端子T3が天絡することもある。上述のように、チャージMOSトランジスタN2のバルク電圧を切り替えるバルク電圧切り替えMOSトランジスタM3およびM4を設けることによって、チャージMOSトランジスタN2のバルク電圧も制御することができるため、第2の実施形態のチャージポンプ回路2は、出力端子T1に目標とする出力電圧VOUTと逆極性の電圧が印加されたときに発生する出力キャパシタCout側のトランスファーMOSトランジスタN1を防ぐことができるだけでなく、出力端子T1が天絡したときに、出力キャパシタCout側のチャージMOSトランジスタN2がラッチアップすることも防止することができる。また、端子T3が天絡した場合など、出力キャパシタCout側のチャージMOSトランジスタN2のソースに出力電圧VOUTと逆極性の電圧が印加されたときに発生するチャージMOSトランジスタN2のラッチアップを防ぐことができるという効果も得ることができる。ここで、上記各実施形態において、フライングキャパシタCinがチャージ用キャパシタに対応し、バルク電圧切り替えMOSトランジスタM1およびM2と制御回路Cont1が第1のバルク電圧制御部に対応している。バルク電圧切り替えMOSトランジスタM1が第1のバルク電圧切り替えトランジスタに対応し、バルク電圧切り替えMOSトランジスタM2が第2のバルク電圧切り替えトランジスタに対応し、レベルシフタLv1が第1の制御信号生成部に対応し、コンパレータComp1が第2の制御信号生成部に対応している。また、バルク電圧切り替えMOSトランジスタM3およびM4と制御回路Cont2が第2のバルク電圧制御部に対応し、バルク電圧切り替えMOSトランジスタM3が第3のバルク電圧切り替えトランジスタに対応し、バルク電圧切り替えMOSトランジスタM4が第4のバルク電圧切り替えトランジスタに対応し、レベルシフタLv2が第3の制御信号生成部に対応し、コンパレータComp2が第4の制御信号生成部に対応している。