プロセッサから受付けた、ディレクトリを読み出すロード要求とディレクトリを書き換えるストア要求とを交互にパイプラインに投入する投入部と、前記投入部によって投入されたロード要求を受付け、第2のキャッシュメモリ及び前記第2のキャッシュメモリに比して高速で読み書きされる第1のキャッシュメモリを検索してロード要求されたディレクトリが存在するか否かを判定する第1の検索部と、前記第1の検索部によって、ロード要求されたディレクトリが前記第1のキャッシュメモリまたは前記第2のキャッシュメモリに存在すると判定された場合、前記ディレクトリをキャッシュメモリから読み出す読み出し部と、前記投入部によって投入されたストア要求を受付け、前記第1のキャッシュメモリを検索してストア要求されたディレクトリが存在するか否かを判定する第2の検索部と、前記第2の検索部によって、前記ディレクトリが前記第1のキャッシュメモリに存在すると判定された場合、前記第1のキャッシュメモリ内のディレクトリを書き換える書き換え部とを有することを特徴とするキャッシュ制御装置。前記投入部は、前記第2の検索部によって、ストア要求されたディレクトリが前記第1のキャッシュメモリに存在しないと判定された場合、前記ストア要求をロード要求としてパイプラインに再投入し、前記第1の検索部は、前記投入部によって再投入されたロード要求を受付け、前記第2のキャッシュメモリを検索してロード要求されたディレクトリが存在するか否かを判定することを特徴とする請求項1に記載のキャッシュ制御装置。前記読み出し部は、前記第1の検索部によって、前記ディレクトリが前記第1のキャッシュメモリ及び前記第2のキャッシュメモリに存在しないと判定された場合、メインメモリからロード要求されたディレクトリを読み出すことを特徴とする請求項1に記載のキャッシュ制御装置。前記第1の検索部または前記第2の検索部によって、前記ディレクトリが前記第1のキャッシュメモリに存在しないと判定された場合、前記読み出し部によって読み出されたディレクトリを前記第1のキャッシュメモリに格納する格納部を更に有することを特徴とする請求項3に記載のキャッシュ制御装置。前記投入部は、前記第2の検索部によって、ストア要求されたディレクトリが前記第1のキャッシュメモリに存在しないと判定された場合、前記格納部によって前記ディレクトリが前記第1のキャッシュメモリに格納された後に、前記ストア要求をパイプラインに再投入することを特徴とする請求項4に記載のキャッシュ制御装置。前記第1の検索部によって、前記ディレクトリが前記第1のキャッシュメモリに存在しないと判定された場合、前記第1のキャッシュメモリに空きエントリがあるか否かを判定する判定部と、前記判定部によって、前記第1のキャッシュメモリに空きエントリがないと判定された場合、前記第1のキャッシュメモリからエントリを一つ選択し、選択したエントリを前記第2のキャッシュメモリに書き移す書き移し部とを更に有することを特徴とする請求項1~5のいずれか一つに記載のキャッシュ制御装置。前記読み出し部により前記第2のキャッシュメモリから読み出されたディレクトリが、前記格納部によって前記第1のキャッシュメモリに格納された場合、前記第2のキャッシュメモリに格納されているディレクトリを消去する消去部を更に有することを特徴とする請求項6に記載のキャッシュ制御装置。キャッシュ制御装置が、プロセッサから受付けたディレクトリを読み出すロード要求とディレクトリを書き換えるストア要求とを交互にパイプラインに投入し、ロード要求が投入された場合、第2のキャッシュメモリ及び前記第2のキャッシュメモリに比して高速で読み書きされる第1のキャッシュメモリを検索してロード要求されたディレクトリが存在するか否かを判定し、前記ロード要求されたディレクトリが存在すると判定した場合に前記ディレクトリを読み出す一方、ストア要求が投入された場合には前記第1のキャッシュメモリを検索してストア要求されたディレクトリが存在するか否かを判定し、ストア要求されたディレクトリが前記第1のキャッシュメモリに存在すると判定した場合に前記ディレクトリを書き換える処理を実行することを特徴とするパイプライン制御方法。ストア要求されたディレクトリが前記第1のキャッシュメモリに存在しないと判定した場合、前記ストア要求をロード要求としてパイプラインに再投入し、前記再投入されたロード要求を受付け、前記第2のキャッシュメモリを検索してロード要求されたディレクトリが存在するか否かを判定することを特徴とする請求項8に記載のパイプライン制御方法。前記ストア要求されたディレクトリが前記第1のキャッシュメモリ及び前記第2のキャッシュメモリに存在しないと判定された場合、メインメモリからストア要求されたディレクトリを読み出すことを特徴とする請求項8に記載のパイプライン制御方法。ロード要求されたディレクトリまたはストア要求されたディレクトリが前記第1のキャッシュメモリに存在しないと判定された場合、前記読み出す処理によって読み出されたディレクトリを前記第1のキャッシュメモリに格納する処理を更に実行することを特徴とする請求項10に記載のパイプライン制御方法。ストア要求されたディレクトリが前記第1のキャッシュメモリに存在しないと判定された場合、前記ディレクトリが前記第1のキャッシュメモリに格納された後に、前記ストア要求をパイプラインに再投入することを特徴とする請求項11に記載のパイプライン制御方法。前記ディレクトリが前記第1のキャッシュメモリに存在しないと判定された場合、前記第1のキャッシュメモリに空きエントリがあるか否かを判定し、前記第1のキャッシュメモリに空きエントリがないと判定された場合、前記第1のキャッシュメモリからエントリを一つ選択し、選択したエントリを前記第2のキャッシュメモリに書き移す処理を更に実行することを特徴とする請求項8~12のいずれか一つに記載のパイプライン制御方法。前記第2のキャッシュメモリから読み出されたディレクトリが前記第1のキャッシュメモリに格納された場合、前記第2のキャッシュメモリに格納されているディレクトリを消去する処理を更に実行することを特徴とする請求項13に記載のパイプライン制御方法。しかしながら、上述した従来の技術では、リプレースを実行するとスループットの低下を抑制することができない。例えば、低速キャッシュ802では、1サイクルに読み出しまたは書き込みのどちらか一方のみが実行されるので、キャッシュ制御装置によってリプレースが実行される場合、ロード要求またはストア要求がリプレース処理と競合することになる。このため、キャッシュ制御装置は、ロード要求またはストア要求をパイプラインに投入するのを抑止した上で、リプレースを実行することになる。すなわち、キャッシュ制御装置は、リプレースを実行するたびにロード要求またはストア要求のパイプライン投入を抑止する。このため、キャッシュ制御装置は、リプレースを多く実行すると、ロード要求またはストア要求のパイプライン投入の抑止も多くなるので、スループットが向上しない場合がある。1つの側面では、リプレースを実行してもスループットの低下を抑制することができるキャッシュ制御装置及びパイプライン制御方法を提供することを目的とする。第1の案ではキャッシュ制御装置は、プロセッサから受付けたディレクトリを読み出すロード要求とディレクトリを書き換えるストア要求とを交互にパイプラインに投入する。また、キャッシュ制御装置は、投入されたロード要求を受付け、第2のキャッシュメモリ及び第2のキャッシュメモリに比して高速で読み書きされる第1のキャッシュメモリを検索してロード要求されたディレクトリが存在するか否かを判定する。そして、キャッシュ制御装置は、ロード要求されたディレクトリが第1のキャッシュメモリまたは第2のキャッシュメモリに存在すると判定した場合、ディレクトリをキャッシュメモリから読み出す。また、キャッシュ制御装置は、投入されたストア要求を受付け、第1のキャッシュメモリを検索してストア要求されたディレクトリが存在するか否かを判定する。そして、キャッシュ制御装置は、ディレクトリが第1のキャッシュメモリに存在すると判定した場合、第1のキャッシュメモリ内のディレクトリを書き換える。リプレースを実行してもスループットの低下を抑制することができる。以下に、本願の開示するキャッシュ制御装置及びパイプライン制御方法の実施例を図面に基づいて詳細に説明する。なお、この実施例によりこの発明が限定されるものではない。そして、各実施例は、処理内容を矛盾させない範囲で適宜組み合わせることが可能である。実施例1では、図1から図10を用いて、実施例1に係るキャッシュ制御装置を含んだコンピュータシステムの構成、処理動作、処理手順、効果などについて説明する。[実施例1に係るキャッシュ制御装置を含んだコンピュータシステムの構成]図1は、実施例1に係るキャッシュ制御装置を含んだコンピュータシステムの構成を示すブロック図である。図1に示すように、コンピュータシステム1は、メインメモリ2と、メインメモリ3と、CPUCentralProcessingUnit4と、CPU5と、CPU6と、CPU7と、ノードコントローラ10と、ノードコントローラ20とを有する。なお、コンピュータシステム1が有するCPUやメモリの数はあくまで例示であり、これに限定されるものではない。メインメモリ2及び3は、CPU4~7が利用するデータやプログラムを一時記憶する記憶装置である。なお、メインメモリ2は、例えばDRAMDynamicRandomAccessMemoryである。CPU4~7は、各種演算を実行する演算装置である。ノードコントローラ10は、CPU4~5の要求に従って、メインメモリ2とL1キャッシュ11、及びL2キャッシュ12の間でデータの入出力を制御する制御装置である。ノードコントローラ10は、L1Level1キャッシュ11、L2Level2キャッシュ12、ルーティングコントローラ13、キャッシュ制御装置14を有する。L1キャッシュ11は、CPU4とCPU5とが共用するキャッシュメモリであり、メインメモリ2または3に格納されているデータやディレクトリのうち頻繁に利用されるデータを一時的に記憶するキャッシュメモリである。L1キャッシュ11は、例えばSRAMStaticRandomAccessMemoryであり、後述するL2キャッシュ12と比較してデータを読み書きする速度は高速であるが、記憶容量は少ない。なお、ここでいうディレクトリとは、メインメモリ2または3の各ブロックの状態を記録する。例えば、ディレクトリは、該当ブロックのコピーをどのキャッシュメモリが保持しているか、また、このキャッシュが書込まれているか否かを示す情報などを含む。L2キャッシュ12は、CPU4とCPU5とが共用するキャッシュメモリであり、メインメモリ2または3に格納されているデータのうち利用したデータやディレクトリを一時的に記憶するキャッシュメモリである。L2キャッシュ12は、例えばSRAMであり、L1キャッシュ11と比較して記憶容量は大きいが、データを読み書きする速度は低速である。また、L1キャッシュ11とL2キャッシュ12とは階層的に使用されるわけではない。具体的には、メインメモリ2に格納されたデータやディレクトリのうち最近使用したものがL1キャッシュ11に格納され、L1キャッシュ11では使用されなくなったものがL2キャッシュ12に格納される。ルーティングコントローラ13は、CPU4~7の要求に従って、メインメモリ2とL1キャッシュ11及びL2キャッシュ12の間でデータの入出力を制御する。例えば、ルーティングコントローラ13は、CPU4から受付けたロード要求をキャッシュ制御装置14に送信する。そして、ルーティングコントローラ13は、キャッシュ制御装置14からロード要求に対する応答を受付ける。また、ルーティングコントローラ13は、CPU4から受付けたストア要求をキャッシュ制御装置14に送信する。キャッシュ制御装置14は、ルーティングコントローラ13から受付けたデータの読み出しや書込み、ディレクトリの読み出しや書込みを制御する。図2を用いてキャッシュ制御装置14の構成を説明する。図2は、キャッシュ制御装置の構成を示すブロック図である。図2に示すように、キャッシュ制御装置14は、データ制御部100とディレクトリ制御部200とを有する。データ制御部100は、ルーティングコントローラ13から受付けたデータの読み出しや書込みを制御する。例えば、データ制御部100は、ルーティングコントローラ13から読み出しを受付けたデータをL1キャッシュ11から読み出す。そして、データ制御部100は、読み出したデータをルーティングコントローラ13に出力する。ディレクトリ制御部200は、ルーティングコントローラ13から受付けたディレクトリの読み出しや書込みを制御する。ディレクトリ制御部200は、投入部210、第1の検索部220、第2の検索部230、読み出し部240、書き換え部250、格納部260、判定部270、書き移し部280、消去部290を有する。投入部210は、ルーティングコントローラ13から受付けた要求がロード要求であるかストア要求であるかを判定する。そして、投入部210は、ルーティングコントローラ13から受付けたディレクトリを読み出すロード要求とディレクトリを書き換えるストア要求とを交互にパイプラインに投入する。例えば、投入部210は、L1キャッシュ11、L2キャッシュ12のリードサイクルでロード要求をパイプラインに投入し、ライトサイクルでストア要求をパイプラインに投入する。一例を挙げると、投入部210は、ストア要求、ロード要求、ロード要求の順で受付けた場合、ライトサイクルでストア要求をパイプラインに投入し、次いでリードサイクルでロード要求をパイプラインに投入する。そして、次のライトサイクルでは処理を実行せず、その次のリードサイクルでロード要求をパイプラインに投入する。言い換えると、投入部210は、パイプライン処理を実行して、受付けたロード要求を第1の検索部220に出力し、受付けたストア要求を第2の検索部230に出力する。また、投入部210は、第2の検索部230によって、ストア要求されたディレクトリが、L1キャッシュ11に存在しないと判定された場合、ストア要求をロード要求としてパイプラインに再投入する。また、投入部210は、第2の検索部230によって、L1キャッシュ11に存在しないと判定されたディレクトリのストア要求を、以下の場合にパイプラインに再投入する。すなわち、投入部210は、格納部260によって、受付けたディレクトリがL1キャッシュ11に格納された後に、ストア要求をパイプラインに再投入する。第1の検索部220は、投入部210によって投入されたディレクトリのロード要求を受付け、L1キャッシュ11とL2キャッシュ12とを検索して受付けたディレクトリが存在するか否かを判定する。第1の検索部220は、受付けたディレクトリがL1キャッシュ11に存在すると判定した場合、読み出し部240にL1キャッシュ11に受付けたディレクトリが存在することを通知する。また、第1の検索部220は、受付けたディレクトリがL1キャッシュ11に存在せず、L2キャッシュ12に存在すると判定した場合、読み出し部240にL2キャッシュ12に受付けたディレクトリが存在することを通知する。また、第1の検索部220は、L2キャッシュ12にも受付けたディレクトリが存在しないと判定した場合、読み出し部240にL1キャッシュ11及びL2キャッシュ12に受付けたディレクトリが存在しないことを通知する。また、第1の検索部220は、投入部210によって、再投入されたロード要求を受付け、L2キャッシュ12を検索して受付けたディレクトリが存在するか否かを判定する。第1の検索部220は、受付けたディレクトリがL2キャッシュ12に存在すると判定した場合、読み出し部240にL2キャッシュ12に受付けたディレクトリが存在することを通知する。また、第1の検索部220は、受付けたディレクトリがL1キャッシュ11に存在しないと判定した場合、受付けたディレクトリがL1キャッシュ11に存在しないことを格納部260と判定部270とに通知する。第2の検索部230は、投入部210によって投入されたディレクトリのストア要求を受付け、L1キャッシュ11を検索して受付けたディレクトリが存在するか否かを判定する。そして、第2の検索部230は、受付けたディレクトリがL1キャッシュ11に存在すると判定した場合、受付けたディレクトリがL1キャッシュ11に存在することを書き換え部250に通知する。また、第2の検索部230は、受付けたディレクトリがL1キャッシュ11に存在しないと判定した場合、受付けたディレクトリがL1キャッシュ11に存在しないことを投入部210と格納部260とに通知する。また、第2の検索部230は、投入部210によって再投入されたストア要求を受付け、L1キャッシュ11を検索して、受付けたディレクトリが存在するか否かを判定する。そして、第2の検索部230は、受付けたディレクトリがL1キャッシュ11に存在すると判定した場合、受付けたディレクトリがL1キャッシュ11に存在することを書き換え部250に通知する。読み出し部240は、受付けたディレクトリが第1の検索部220によってL1キャッシュ11またはL2キャッシュ12に存在することを通知された場合、ディレクトリを読み出す。そして、読み出し部240は、L1キャッシュ11またはL2キャッシュ12から読み出したディレクトリをルーティングコントローラ13に出力する。また、読み出し部240は、第1の検索部220によって、受付けたディレクトリがL1キャッシュ11及びL2キャッシュ12に存在しないことを通知された場合、受付けたディレクトリをメインメモリ2から読み出す。書き換え部250は、第2の検索部230によって、受付けたディレクトリがL1キャッシュ11に存在することを通知された場合、L1キャッシュ11に存在するディレクトリを書き換える。格納部260は、受付けたディレクトリがL1キャッシュ11に存在しないことを第1の検索部220または第2の検索部230から通知された場合、読み出し部240によって読み出されたディレクトリをL1キャッシュ11に格納する。例えば、格納部260は、読み出し部240によりL2キャッシュ12またはメインメモリ2から読み出されたディレクトリをL1キャッシュ11に格納する。ただし、格納部260は、以下の通知を受付けた場合に、読み出し部240によって読み出されたディレクトリをL1キャッシュ11に格納する。例えば、格納部260は、L1キャッシュ11に空きエントリがあることを判定部270から通知された場合に、ディレクトリをL1キャッシュ11に格納する。また、格納部260は、選択したエントリをL1キャッシュ11からL2キャッシュ12へ書き移したことを書き移し部280から通知された場合に、ディレクトリをL1キャッシュ11に格納する。また、この場合、格納部260は、読み出し部240によりL2キャッシュ12またはメインメモリ2から読み出されたディレクトリをL1キャッシュ11に格納したことを投入部210及び消去部290に通知する。判定部270は、第1の検索部220によって、ディレクトリがL1キャッシュ11に存在しないことを通知された場合、L1キャッシュ11に空きエントリがあるか否かを判定する。そして、判定部270は、L1キャッシュ11に空きエントリがないと判定した場合、L1キャッシュ11に空きエントリがないことを書き移し部280に通知する。一方、判定部270は、L1キャッシュ11に空きエントリがあると判定した場合、L1キャッシュ11に空きエントリがあることを格納部260に通知する。書き移し部280は、判定部270によって、L1キャッシュ11に空きエントリがないことを通知された場合、エントリを例えばLRULeastRecentlyUsedアルゴリズムで選択する。そして、書き移し部280は、選択したエントリをL1キャッシュ11からL2キャッシュ12へ書き移す。言い換えると、書き移し部280は、選択したエントリをL1キャッシュ11からL2キャッシュ12へリプレースする。この場合、書き移し部280は、L2キャッシュ12への書き移しをライトサイクルのみで実行する。このライトサイクルはリプレース専用であるため、後続のロード要求やストア要求を抑止しない。また、書き移し部280は、選択したエントリをL1キャッシュ11からL2キャッシュ12へ書き移したことを格納部260に通知する。消去部290は、読み出し部240によりL2キャッシュ12から読み出されたディレクトリが、格納部260によってL1キャッシュ11に格納された場合、L2キャッシュ12に格納されているディレクトリを消去する。図1に戻り、ノードコントローラ20は、CPU6~7の要求に従って、メインメモリ3とL1キャッシュ21、及びL2キャッシュ22の間でデータの入出力を制御する制御装置である。ノードコントローラ20は、L1キャッシュ21、L2キャッシュ22、ルーティングコントローラ23、キャッシュ制御装置24を有する。なお、L1キャッシュ21の構成はL1キャッシュ11の構成と同様である。また、L2キャッシュ22の構成はL2キャッシュ12の構成と同様である。また、ルーティングコントローラ23の構成は、ルーティングコントローラ13の構成と同様である。また、キャッシュ制御装置24の構成は、キャッシュ制御装置14の構成と同様である。[実施例1に係るキャッシュ制御装置による処理動作]次に図3及び図4を用いて、実施例1に係るキャッシュ制御装置14による処理動作を説明する。ここでは、図3を用いてロード要求を受付けた場合のキャッシュ制御装置14の処理動作を説明し、図4を用いてストア要求を受付けた場合のキャッシュ制御装置14の処理動作を説明する。ロード要求図3は、ロード要求を受付けた場合のキャッシュ制御装置の処理動作を示す図である。図3に示すように、キャッシュ制御装置14は、ルーティングコントローラ13からディレクトリのロード要求を受付けた場合、L1キャッシュ11を検索し、該当するディレクトリが存在するか否かを判定するS1。また、キャッシュ制御装置14は、L1キャッシュ11を検索するのとほぼ同時にL2キャッシュ12を検索し、該当するディレクトリが存在するか否かを判定するS2。ここで、キャッシュ制御装置14は、L1キャッシュ11に該当するディレクトリが存在すると判定した場合、該当するディレクトリを読み出して、ルーティングコントローラ13に出力するS3。一方、キャッシュ制御装置14は、L1キャッシュ11に該当するディレクトリが存在せず、L2キャッシュ12に該当するディレクトリが存在すると判定した場合、以下の処理を実行する。すなわち、キャッシュ制御装置14は、L2キャッシュ12からディレクトリを読み出しS4、ルーティングコントローラ13に出力するS6。ここで、キャッシュ制御装置14は、L2キャッシュ12にも該当するディレクトリが存在しないと判定した場合、メインメモリ2からディレクトリを読み出してS5、ルーティングコントローラ13に出力するS6。そして、キャッシュ制御装置14は、L2キャッシュ12またはメインメモリ2から読み出したディレクトリをL1キャッシュ11に格納するS7。ここで、キャッシュ制御装置14は、L1キャッシュ11に空きエントリがないと判定した場合、例えばLRUアルゴリズムで選択したエントリをL2キャッシュ12に移動させるS8。ストア要求図4は、ストア要求を受付けた場合のキャッシュ制御装置の処理動作を示す図である。図4に示すように、キャッシュ制御装置14は、ルーティングコントローラ13からディレクトリのストア要求を受付けた場合、L1キャッシュ11を検索し、該当するディレクトリが存在するか否かを判定するS11。ここで、キャッシュ制御装置14は、L1キャッシュ11に該当するディレクトリが存在すると判定した場合、該当するディレクトリを読み出してS12、更新するS13。一方、キャッシュ制御装置14は、L1キャッシュ11に該当するディレクトリが存在しないと判定した場合、ロード要求としてL2キャッシュ12を検索するS14。そして、キャッシュ制御装置14は、L2キャッシュ12に該当するディレクトリが存在すると判定した場合、該当するディレクトリを読み出して、L1キャッシュ11に格納するS15。ここで、キャッシュ制御装置14は、L2キャッシュ12にも該当するディレクトリが存在しないと判定した場合、メインメモリ2からディレクトリを読み出してS16、L1キャッシュ11に格納するS15。また、L2キャッシュ12やメインメモリ2から読み出したディレクトリをL1キャッシュ11に格納する場合、キャッシュ制御装置14は、L1キャッシュ11に空きエントリがないと判定した場合、以下の処理を実行する。すなわち、キャッシュ制御装置14は、例えばLRUアルゴリズムで選択したエントリをL2キャッシュ12に移動させるS17。[実施例1に係るキャッシュ制御装置による処理の処理手順]次に図5及び図6を用いて、実施例1に係るキャッシュ制御装置14による処理の処理手順を説明する。ここでは、図5を用いてロード要求を受付けた場合のキャッシュ制御装置14による処理の処理手順を説明し、図6を用いてストア要求を受付けた場合のキャッシュ制御装置による処理の処理手順を説明する。ロード要求処理図5は、ロード要求を受付けた場合のキャッシュ制御装置14による処理の処理手順を示すフローチャートである。例えば、キャッシュ制御装置14は、ルーティングコントローラ13からロード要求を受付けたことを契機に以下の処理を実行する。図5に示すように、キャッシュ制御装置14は、L1キャッシュ11を検索しステップS101、該当するディレクトリが存在するか否かを判定するステップS102。ここで、キャッシュ制御装置14は、該当するディレクトリがL1キャッシュ11に存在すると判定した場合ステップS102、Yes、以下の処理を実行する。すなわち、キャッシュ制御装置14は、L1キャッシュ11のディレクトリを読み出して、ルーティングコントローラ13に出力しステップS103、処理を終了する。一方、キャッシュ制御装置14は、該当するディレクトリがL1キャッシュ11に存在しないと判定した場合ステップS102、No、L2キャッシュ12を検索するステップS104。そして、キャッシュ制御装置14は、該当するディレクトリがL2キャッシュ12に存在するか否かを判定するステップS105。ここで、キャッシュ制御装置14は、該当するディレクトリがL2キャッシュ12に存在すると判定した場合ステップS105、Yes、該当するディレクトリを読み出してルーティングコントローラ13に出力するステップS106。一方、キャッシュ制御装置14は、該当するディレクトリがL2キャッシュ12に存在しないと判定した場合ステップS105、No、該当するディレクトリをメインメモリ2から読み出してルーティングコントローラ13に出力するステップS107。続いて、キャッシュ制御装置14は、L1キャッシュ11に空きエントリがあるか否かを判定するステップS108。ここで、キャッシュ制御装置14は、L1キャッシュ11に空きエントリがないと判定した場合ステップS108、No、L1キャッシュから選択したエントリをL2キャッシュ12に移動させステップS109、ステップS110に移行する。一方、キャッシュ制御装置14は、L1キャッシュ11に空きエントリがあると判定した場合ステップS108、Yes、ステップS110に移行する。キャッシュ制御装置14は、読み出したディレクトリをL1キャッシュ11に格納しステップS110、処理を終了する。ストア要求処理図6は、ストア要求を受付けた場合のキャッシュ制御装置による処理の処理手順を示すフローチャートである。例えば、キャッシュ制御装置14は、ルーティングコントローラ13からストア要求を受付けたことを契機に以下の処理を実行する。図6に示すように、キャッシュ制御装置14は、L1キャッシュ11を検索しステップS201、該当するディレクトリが存在するか否かを判定するステップS202。ここで、キャッシュ制御装置14は、該当するディレクトリがL1キャッシュ11に存在すると判定した場合ステップS202、Yes、以下の処理を実行する。すなわち、キャッシュ制御装置14は、L1キャッシュ11のディレクトリを読み出して、読み出したディレクトリを更新しステップS203、処理を終了する。一方、キャッシュ制御装置14は、該当するディレクトリがL1キャッシュ11に存在しないと判定した場合ステップS202、No、再びロード要求として投入しステップS204、L2キャッシュ12を検索するステップS205。そして、キャッシュ制御装置14は、該当するディレクトリがL2キャッシュ12に存在するか否かを判定するステップS206。ここで、キャッシュ制御装置14は、該当するディレクトリがL2キャッシュ12に存在すると判定した場合ステップS206、Yes、該当するディレクトリを読み出すステップS207。一方、キャッシュ制御装置14は、該当するディレクトリがL2キャッシュ12に存在しないと判定した場合ステップS206、No、該当するディレクトリをメインメモリ2から読み出すステップS208。続いて、キャッシュ制御装置14は、L1キャッシュ11に空きエントリがあるか否かを判定するステップS209。ここで、キャッシュ制御装置14は、L1キャッシュ11に空きエントリがないと判定した場合ステップS209、No、L1キャッシュ11から選択したエントリをL2キャッシュ12に移動させステップS210、ステップS211に移行する。一方、キャッシュ制御装置14は、L1キャッシュ11に空きエントリがあると判定した場合ステップS209、Yes、ステップS211に移行する。キャッシュ制御装置14は、読み出したディレクトリをL1キャッシュ11に格納しステップS211、ステップS201に戻り、再度ストア要求を投入する。[実施例1に係るキャッシュ制御装置による効果]次に、図7から図10を用いて、実施例1に係るキャッシュ制御装置14による効果を説明する。ここでは、図7及び図8を用いて従来技術に係るパイプラインへの投入タイミングを説明し、図9及び図10を用いて実施例1に係るキャッシュ制御装置14によるパイプラインへの投入タイミングを説明する。図7は、従来技術に係るキャッシュ制御装置におけるパイプライン投入を示すタイムチャートである。図7に示すように、従来技術に係るキャッシュ制御装置は、ロード要求、ストア要求、ロード要求、ストア要求、ロード要求、ロード要求、ストア要求、ロード要求の順で、5回のロード要求と3回のストア要求とを受付ける。ここで、従来技術に係るキャッシュ制御装置は、サイクル1からサイクル8で受付けた要求をパイプラインに投入する。次に、従来技術に係るキャッシュ制御装置において、ロード要求とストア要求とでミスが生じた場合のタイミングを説明する。図8は、従来技術に係るキャッシュ制御装置におけるパイプライン投入を示すタイムチャートの別例である。ロード5回とストア3回の要求があり、そのうち、ロード3回とストア1回がL1キャッシュでミスをし、全てリプレースが実行されるものとする。例えば、図8に示すように、L1キャッシュのReadのタイミングでは、1番目に受付けたロード要求、4番目に受付けたストア要求、5番目に受付けたロード要求、6番目に受付けたロード要求がミスとなる。従来技術に係るキャッシュ制御装置は、1番目に受付けたロード要求、4番目に受付けたストア要求、5番目に受付けたロード要求、6番目に受付けたロード要求のディレクトリをL1キャッシュに書込むために、L2キャッシュへリプレースを実行する。この結果、サイクル4、サイクル8、サイクル9、サイクル10では、従来技術に係るキャッシュ制御装置は、要求をパイプラインへ投入できなくなる。図9は、実施例1に係るキャッシュ制御装置14におけるパイプライン投入を示すタイムチャートである。図9に示すように、実施例1に係るキャッシュ制御装置14は、ロード要求、ストア要求、ロード要求、ストア要求、ロード要求、ロード要求、ストア要求、ロード要求の順で、5回のロード要求と3回のストア要求とを受付ける。ここで、実施例1に係るキャッシュ制御装置14は、5番目に受付けたロード要求の後に、ロード要求を続けて受付けるので、1サイクル分タイミングをずらして6番目のロード要求をパイプラインに投入することになる。この結果、実施例1に係るキャッシュ制御装置14は、サイクル1からサイクル9で受付けた要求をパイプラインに投入する。図10は、実施例1に係るキャッシュ制御装置14におけるパイプライン投入を示すタイムチャートの別例である。ロード5回とストア3回の要求があり、そのうち、ロード3回とストア1回がL2キャッシュでミスをし、全てリプレースが実行されるものとする。例えば、図10に示すように、L1キャッシュのReadのタイミングでは、1番目に受付けたロード要求、4番目に受付けたストア要求、5番目に受付けたロード要求、6番目に受付けたロード要求がミスとなる。実施例1に係るキャッシュ制御装置14は、1番目に受付けたロード要求、4番目に受付けたストア要求、5番目に受付けたロード要求、6番目に受付けたロード要求のディレクトリをL1キャッシュに書込むために、L2キャッシュへリプレースを実行する。ここで、実施例1に係るキャッシュ制御装置14は、ロード要求とストア要求とを交互にパイプラインに投入し、L2キャッシュのWriteタイミングでリプレースを実行するので、続くロード要求とストア要求とを止めることなく処理できる。なお、4番目に受付けたストア要求がミスとなったので、ロード要求として再投入するサイクルと、ストア要として再投入するサイクルの分遅れが生じることになる。このように図8と図10とでは、パイプラインに投入されるロード要求及びストア要求において、どちらも、ロード5回とストア3回の要求があり、そのうち、ロード3回とストア1回がL1キャッシュでミスをし、全てリプレースが起こる等しい条件である。8番目の要求をパイプラインへ投入するタイミングで従来技術に係るキャッシュ制御装置と実施例1に係るキャッシュ制御装置14とを比較する。図8では、8番目の要求を投入するサイクルが、図7で示したサイクル8からサイクル13まで5サイクル分遅れている。これは、4回のリプレースと1回の再ストア投入による、計5サイクル分の要求が抑止されたことが原因となっている。これに対して、図10では、8番目の要求を投入するサイクルが、図9で示したサイクル9からサイクル11までの2サイクル分の遅れで済んでいる。このサイクルの遅れは、ストア要求のミスによって生じた1回の再ロード要求と1回の再ストア要求による要求の抑止のみに起因する。すなわち、実施例1に係るキャッシュ制御装置14は、ロード要求のミスによるリプレースの影響を受けず、サイクルの遅れをストア要求のミスによって生じた計2サイクル分に留めることができる。このように、キャッシュ制御装置14は、リプレースを実行した場合でも、ロード要求のパイプラインへの投入を止めることなく処理ができる。この結果、キャッシュ制御装置14は、スループットを高めることができる。また、リプレースの頻度が高く、ストア要求のヒット率が高い場合ほど、実施例1に係るキャッシュ制御装置14は、従来技術に係るキャッシュ制御装置よりもスループットを高めることができる。また、ディレクトリの特性から、ストア要求のヒット率は、高速キャッシュのサイズとはほとんど関係なく100に近いものとなる。そして、リプレースの頻度は、高速キャッシュのサイズが小さいほど高くなる。すなわち、実施例1に係るキャッシュ制御装置14は、従来技術に係るキャッシュ制御装置よりもスループットを高めることに加えて、レイテンシも短縮することができる。ところで、本発明は、上述した実施例以外にも、種々の異なる形態にて実施されてよい。そこで、実施例2では、本発明に含まれる他の実施例について説明する。システム構成等本実施例において説明した各処理のうち自動的に行われるものとして説明した処理の全部または一部を手動的に行うこともできる。あるいは、手動的に行われるものとして説明した処理の全部または一部を公知の方法で自動的に行うこともできる。この他、上記文章中や図面中で示した処理手順、制御手順、具体的名称については、特記する場合を除いて任意に変更することができる。また、図示した記憶部が格納する情報は一例に過ぎず、必ずしも図示のごとく情報が格納される必要はない。また、各種の負荷や使用状況などに応じて、各実施例において説明した各処理の各ステップでの処理の順番を変更してもよい。また、図示した各構成部は、機能概念的なものであり、必ずしも物理的に図示のごとく構成されていることを要しない。例えば、キャッシュ制御装置14では、第1の検索部220と第2の検索部230とが統合されてもよい。