そのオン/オフ制御によって入力電圧から出力電圧を生成する出力トランジスタと、基準電圧を生成する基準電圧生成部と、前記基準電圧にリップル成分を注入してリップル基準電圧を生成するリップルインジェクション部と、前記出力電圧に応じた帰還電圧と前記リップル基準電圧とを比較して比較信号を生成するコンパレータと、前記比較信号に基づいて前記出力トランジスタのオン/オフ制御を行うスイッチング制御部と、を有し、前記リップルインジェクション部は、前記出力トランジスタのオン/オフ制御に応じて充放電電流を生成する充放電部と、前記充放電電流を用いて充放電されるキャパシタと、前記基準電圧を用いて前記キャパシタの一端をバイアスするgmアンプと、を含み、前記キャパシタの一端から前記リップル基準電圧を出力することを特徴とするスイッチング電源装置。前記gmアンプは、前記出力トランジスタのオン期間よりも短い周期の出力変動には応答しないことを特徴とする請求項1に記載のスイッチング電源装置。前記リップルインジェクション部は、前記基準電圧と前記帰還電圧との差分を増幅して誤差電圧を生成するエラーアンプをさらに含み、前記gmアンプは、前記誤差電圧を用いて前記キャパシタの一端をバイアスすることを特徴とする請求項1または請求項2に記載のスイッチング電源装置。前記充放電部は、前記出力電圧に応じて第1電流を生成する第1電流源と、前記入力電圧に応じて前記第1電流よりも大きい第2電流を生成する第2電流源と、前記出力トランジスタのオン/オフ制御に応じて前記第2電流の電流経路を導通/遮断するスイッチと、を含み、前記キャパシタの充電期間には前記スイッチをオフとして前記第1電流を前記キャパシタに流し込み、前記キャパシタの放電期間には前記スイッチをオンとして前記第1電流と前記第2電流との差分電流を前記キャパシタから引き抜くことを特徴とする請求項1~請求項3のいずれか一項に記載のスイッチング電源装置。前記スイッチング制御部は、クロック入力端に前記比較信号が入力されるDフリップフロップと、前記Dフリップフロップの出力信号に応じて前記出力トランジスタのオン/オフ制御を行うドライバと、前記出力トランジスタのオン時間を設定するために前記Dフリップフロップのリセット信号を生成するオン時間設定部と、を含むことを特徴とする請求項1~請求項4のいずれか一項に記載のスイッチング電源装置。前記オン時間設定部は、前記入力電圧が高いほど前記出力トランジスタのオン時間を短くし、前記入力電圧が低いほど前記出力トランジスタのオン時間を長くすることを特徴とする請求項5に記載のスイッチング電源装置。前記オン時間設定部は、前記出力電圧が低いほど前記出力トランジスタのオン時間を短くし、前記出力電圧が高いほど前記出力トランジスタのオン時間を長くすることを特徴とする請求項5または請求項6に記載のスイッチング電源装置。前記オン時間設定部は、前記入力電圧に応じた三角波電圧を生成する三角波電圧生成回路と、前記出力電圧に応じた分圧出力電圧を生成する分圧出力電圧生成回路と、前記三角波電圧と前記分圧出力電圧とを比較して前記リセット信号を生成する第2コンパレータと、を含むことを特徴とする請求項5~請求項7のいずれか一項に記載のスイッチング電源装置。前記三角波電圧生成回路は、前記入力電圧に応じた充電電流を生成する電圧/電流変換部と、前記電圧/電流変換部に接続された第2キャパシタと、前記出力トランジスタのオン/オフ制御に応じて前記第2キャパシタの充放電を切り替える第2スイッチと、を含むことを特徴とする請求項8に記載のスイッチング電源装置。しかしながら、RC注入方式を採用したスイッチング電源装置では、帰還電圧FBに重畳されるリップル成分が矩形波状のスイッチ電圧SWを鈍らせた波形となるので、1スイッチ電圧SWのオン時間に応じてリップル成分の大きさ波高値が変化する図11を参照、2スイッチ電圧SWのオン時間によってはリップル成分の線形性が損なわれる図11の破線を参照、という課題があった。また、RC注入方式を採用したスイッチング電源装置では、帰還電圧FBに重畳されるリップル成分にインダクタのリップル電流成分が含まれていないので、3負荷急変時の安定性に乏しく出力電圧OUTのリンギングを生じやすい図12を参照、という課題もあった。本発明は、本願の発明者によって見い出された上記の問題点に鑑み、適切なリップルインジェクションにより、安定したスイッチング制御を行うことが可能な非線形制御方式のスイッチング電源装置を提供することを目的とする。上記目的を達成すべく、本発明に係るスイッチング電源装置は、そのオン/オフ制御によって入力電圧から出力電圧を生成する出力トランジスタと、基準電圧を生成する基準電圧生成部と、前記基準電圧にリップル成分を注入してリップル基準電圧を生成するリップルインジェクション部と、前記出力電圧に応じた帰還電圧と前記リップル基準電圧とを比較して比較信号を生成するコンパレータと、前記比較信号に基づいて前記出力トランジスタのオン/オフ制御を行うスイッチング制御部と、を有し、前記リップルインジェクション部は、前記出力トランジスタのオン/オフ制御に応じて充放電電流を生成する充放電部と、前記充放電電流を用いて充放電されるキャパシタと、前記基準電圧を用いて前記キャパシタの一端をバイアスするgmアンプと、を含み、前記キャパシタの一端から前記リップル基準電圧を出力する構成第1の構成とされている。なお、上記第1の構成から成るスイッチング電源装置において、前記gmアンプは、前記出力トランジスタのオン期間よりも短い周期の出力変動には応答しない構成第2の構成にするとよい。また、上記第1または第2の構成から成るスイッチング電源装置において、前記リップルインジェクション部は、前記基準電圧と前記帰還電圧との差分を増幅して誤差電圧を生成するエラーアンプをさらに含み、前記gmアンプは、前記誤差電圧を用いて前記キャパシタの一端をバイアスする構成第3の構成にするとよい。また、上記第1~第3いずれかの構成から成るスイッチング電源装置において、前記充放電部は、前記出力電圧に応じて第1電流を生成する第1電流源と、前記入力電圧に応じて前記第1電流よりも大きい第2電流を生成する第2電流源と、前記出力トランジスタのオン/オフ制御に応じて前記第2電流の電流経路を導通/遮断するスイッチと、を含み、前記キャパシタの充電期間には前記スイッチをオフとして前記第1電流を前記キャパシタに流し込み、前記キャパシタの放電期間には前記スイッチをオンとして前記第1電流と前記第2電流の差分電流を前記キャパシタから引き抜く構成第4の構成にするとよい。また、上記第1~第4いずれかの構成から成るスイッチング電源装置にて、前記スイッチング制御部は、クロック入力端に前記比較信号が入力されるDフリップフロップと、前記Dフリップフロップの出力信号に応じて前記出力トランジスタのオン/オフ制御を行うドライバと、前記出力トランジスタのオン時間を設定するために前記Dフリップフロップのリセット信号を生成するオン時間設定部と、を含む構成第5の構成にするとよい。また、上記第5の構成から成るスイッチング電源装置において、前記オン時間設定部は前記入力電圧が高いほど前記出力トランジスタのオン時間を短くし、前記入力電圧が低いほど前記出力トランジスタのオン時間を長くする構成第6の構成にするとよい。また、上記第5または第6の構成から成るスイッチング電源装置において、前記オン時間設定部は、前記出力電圧が低いほど前記出力トランジスタのオン時間を短くし、前記出力電圧が高いほど前記出力トランジスタのオン時間を長くする構成第7の構成にするとよい。また、上記第5~第7いずれかの構成から成るスイッチング電源装置において、前記オン時間設定部は、前記入力電圧に応じた三角波電圧を生成する三角波電圧生成回路と、前記出力電圧に応じた分圧出力電圧を生成する分圧出力電圧生成回路と、前記三角波電圧と前記分圧出力電圧とを比較して前記リセット信号を生成する第2コンパレータと、を含む構成第8の構成にするとよい。また、上記第8の構成から成るスイッチング電源装置において、前記三角波電圧生成回路は、前記入力電圧に応じた充電電流を生成する電圧/電流変換部と、前記電圧/電流変換部に接続された第2キャパシタと、前記出力トランジスタのオン/オフ制御に応じて前記第2キャパシタの充放電を切り替える第2スイッチと、を含む構成第9の構成にするとよい。本発明に係るスイッチング電源装置であれば、適切なリップルインジェクションにより安定したスイッチング制御を行うことが可能となる。<全体構成>図1は、スイッチング電源装置の全体構成例を示す図である。本構成例のスイッチング電源装置1は、非線形制御方式ここではボトム検出オン時間固定方式によって入力電圧INから出力電圧OUTを生成する降圧型DC/DCコンバータである。スイッチング電源装置1は、半導体装置10と、半導体装置10に外付けされる種々のディスクリート部品インダクタL1、キャパシタC1、抵抗R1及びR2と、を有する。半導体装置10は、外部との電気的な接続を確立するために、少なくとも外部端子T1~T3を有する。半導体装置10の外部において、外部端子電源端子T1は、入力電圧INの印加端に接続されている。外部端子スイッチ端子T2は、インダクタL1の第1端に接続されている。インダクタL1の第2端、キャパシタC1の第1端、及び、抵抗R1の第1端は、いずれも出力電圧OUTの印加端に接続されている。キャパシタC1の第2端は、接地端に接続されている。抵抗R1の第2端、及び、抵抗R2の第1端は、いずれも半導体装置10の外部端子帰還端子T3に接続されている。抵抗R2の第2端は、接地端に接続されている。抵抗R1及びR2は、互いの接続ノードから出力電圧OUTを分圧した帰還電圧FB図2の上から2段目を参照を出力する帰還電圧生成部として機能する。インダクタL1及びキャパシタC1は、外部端子T2に現れる矩形波状のスイッチ電圧SW図2の上から1段目を参照を平滑化して出力電圧OUTを生成する出力平滑部として機能する。半導体装置10は、Pチャネル型MOS[metaloxidesemicondutor]電界効果トランジスタ11と、Nチャネル型MOS電界効果トランジスタ12と、ドライバ13と、Dフリップフロップ14と、オン時間設定部15と、コンパレータ16と、リップルインジェクション部17と、基準電圧生成部18と、を集積化したいわゆるスイッチング電源ICである。トランジスタ11は、外部端子T1と外部端子T2との間に接続され、ドライバ13から入力されるゲート信号G1に応じてオン/オフ制御される出力トランジスタである。接続関係について具体的に述べると、トランジスタ11のソースは、外部端子T1に接続されている。トランジスタ11のドレインは、外部端子T2に接続されている。トランジスタ11のゲートは、ゲート信号G1の印加端に接続されている。トランジスタ12は、外部端子T2と接地端との間に接続され、ドライバ13から入力されるゲート信号G2に応じてオン/オフ制御される同期整流トランジスタである。接続関係について具体的に述べると、トランジスタ12のドレインは、外部端子T2に接続されている。トランジスタ12のソースは、接地端に接続されている。トランジスタ12のゲートは、ゲート信号G2の印加端に接続されている。なお、整流素子としては、トランジスタ12に代えてダイオードを用いても構わない。ドライバ13は、Dフリップフロップ14の反転出力信号QBに応じてゲート信号G1及びG2を生成し、トランジスタ11及び12を相補的排他的にスイッチング制御する。なお、本明細書中で用いられる相補的排他的という文言は、トランジスタ11及び12のオン/オフが完全に逆転している場合だけでなく、貫通電流防止の観点からトランジスタ11及び12のオン/オフ遷移タイミングに所定の遅延が与えられている場合同時オフ期間が設けられている場合も含む。トランジスタ11及び12がオン/オフされることにより、外部端子T2には矩形波状のスイッチ電圧SWが生成される。Dフリップフロップ14は、コンパレータ16から入力される比較信号CMPの立上がりエッジで出力信号Qをハイレベルデータ入力端Dに印加される内部電源電圧REGにセットし、オン時間設定部15から入力されるリセット信号RSTの立下がりエッジで出力信号Qをローレベルにリセットする図2の上から3段目~6段目を参照。オン時間設定部15は、Dフリップフロップ14の反転出力信号QBがローレベルに立ち下げられてから、所定のオン時間Tonが経過した後、リセット信号RSTにローレベルのトリガパルスを発生させる図2の上から5段目及び6段目を参照。なお、オン時間設定部15の構成及び動作については、後ほど詳細に説明する。なお、上記のドライバ13、Dフリップフロップ14、及び、オン時間設定部15は、コンパレータ16から出力される比較信号CMPに基づいてトランジスタ11及び12のオン/オフ制御を行うスイッチング制御部として機能する。コンパレータ16は、外部端子T3抵抗R1と抵抗R2との接続ノードから反転入力端-に入力される帰還電圧FB出力電圧OUTの分圧電圧と、リップルインジェクション部17から非反転入力端に入力されるリップル基準電圧REF2を比較して比較信号CMPを出力する。帰還電圧FBがリップル基準電圧REF2よりも高ければ比較信号CMPはローレベルとなり、帰還電圧FBがリップル基準電圧REF2よりも低ければ比較信号CMPはハイレベルとなる図2の上から2段目及び3段目を参照。リップルインジェクション部17は、基準電圧生成部18から入力される基準電圧REFにリップル成分を注入重畳してリップル基準電圧REF2を生成する図2の上から2段目を参照。なお、リップルインジェクション部17の構成及び動作については、後ほど詳細に説明する。基準電圧生成部18は、バンドギャップ回路などを用いて、入力電圧INや周囲温度の変動に依存しない一定の基準電圧REFを生成する。<リップルインジェクション部>[第1構成例]図3は、リップルインジェクション部17の第1構成例を示す図である。第1構成例のリップルインジェクション部17は、充放電部171と、キャパシタ172と、gmアンプ173と、を含む。充放電部171は、電流源171a及び171bとスイッチ171cを含み、Dフリップフロップ14の出力信号Q延いては出力トランジスタ11及び同期整流トランジスタ12のオン/オフ制御に応じて充放電電流Iを生成する。電流源171aは、内部電源電圧REGの印加端とキャパシタ172の第1端との間に接続されており、出力電圧OUTに比例した電流Ia∝OUTを生成する。電流源171bは、キャパシタ172の第1端と接地端との間に接続されており、入力電圧INに比例した電流Ib∝INを生成する。なお、電流源171a及び171bは、入力電圧INや出力電圧OUTの電圧値に依らず、電流Ibが常に電流Iaよりも大きい値となるように回路設計されている。スイッチ171cは、キャパシタ172の第1端と電流源171bとの間に接続されており、Dフリップフロップ14の出力信号Q延いては出力トランジスタ11及び同期整流トランジスタ12のオン/オフ制御に応じて電流Ibの電流経路を導通/遮断する。キャパシタ172は、リップル基準電圧REF2の出力端と接地端との間に接続され、充放電電流Iを用いて充放電される。キャパシタ172の第1端に現れる充電電圧は、リップル基準電圧REF2としてコンパレータ16に出力される。gmアンプトランスコンダクタンスアンプ173は、非反転入力端に印加される基準電圧REFと、反転入力端-に印加されるリップル基準電圧REF2とが一致するように、キャパシタ172の第1端をバイアスする。このような構成とすることにより、リップル基準電圧REF2のDCレベルREF2DCを基準電圧REFと一致させることができる。従って、リップル基準電圧REF2は、基準電圧REFを中点電位としつつ、キャパシタ172の充放電状態に応じて電圧値が変動する波形となる図4の上から3段目を参照。また、gmアンプ173は、出力トランジスタ11のオン期間Tonよりも短い周期の出力変動には応答しないように回路設計されている。このような構成とすることにより、リップル成分の注入重畳に何ら影響を及ぼすことなく、リップル基準電圧REF2のバイアス点を決定することが可能となる。なお、図3では、gmアンプ173の反転入力端-と出力端を直接的に接続した構成gmアンプ173をバッファとして機能させる構成を例に挙げたが、本発明の構成はこれに限定されるものではなく、例えば、リップル基準電圧REF2の分圧電圧=REF2/αをgmアンプ173の反転入力端-に帰還入力させる構成としても構わない。その場合、リップル基準電圧REF2のDCレベルはREF×αとなる。図4は、第1構成例のリップルインジェクション動作を示すタイムチャートであり、上から順に、スイッチ電圧SW出力信号Qと同一の論理レベル、インダクタ電流IL、帰還電圧FB、及び、リップル基準電圧REF2が描写されている。スイッチ電圧SW出力信号Qのローレベル期間は、出力トランジスタ11のオフ期間同期整流トランジスタ12のオン期間であり、インダクタL1には、接地端から出力電圧OUTの印加端に向けて、出力電圧OUTに応じたインダクタ電流ILが流れる。このインダクタ電流ILを反映したリップル成分を生成するために、充放電部171では出力電圧OUTに応じた充放電電流I=Iaを用いてキャパシタ172の充電が行われる。より具体的に述べると、キャパシタ172の充電期間には、スイッチ171cがオフとされ、出力電圧OUTに応じた電流Iaが充放電電流Iとしてキャパシタ172に流し込まれる。一方、スイッチ電圧SW出力信号Qのハイレベル期間は、出力トランジスタ11のオン期間同期整流トランジスタ12のオフ期間であり、インダクタL1には、入力電圧INの印加端から出力電圧OUTの印加端に向けて、入力電圧INと出力電圧OUTとの差分電圧=IN-OUTに応じたインダクタ電流ILが流れる。このインダクタ電流ILを反映したリップル成分を生成するために、充放電部171では、入力電圧INと出力電圧OUTとの差分電圧=IN-OUTに応じた充放電電流I=Ib-Iaを用いてキャパシタ172の放電が行われる。より具体的に述べると、キャパシタ172の放電期間には、スイッチ171cがオンとされ、電流Iaと電流Ibとの差分電流=Ib-Iaが充放電電流Iとしてキャパシタ172から引き抜かれる。このように、第1構成例を採用したリップルインジェクション部17であれば、スイッチ電圧SWのデューティに依ることなく基準電圧REFに対して注入重畳されるリップル成分に線形性を持たせることができるので、スイッチング制御の安定性を向上することが可能となる。[第2構成例]図5は、リップルインジェクション部17の第2構成例を示す図である。第2構成例は第1構成例とほぼ同様の構成であり、エラーアンプ174を追加した点に特徴を有している。そこで、第1構成例と同一の構成要素については、図3と同一の符号を付すことで重複した説明を割愛し、以下では、第2構成例の特徴部分について重点的な説明を行う。エラーアンプ174は、gmアンプ173の前段に設けられて、非反転入力端に入力される基準電圧REFと反転入力端-に入力される帰還電圧FBとの差分を増幅して誤差電圧ERRを生成する。なお、エラーアンプ174としては、電圧出力型と電流出力型のいずれを用いても構わない。gmアンプ173は、非反転入力端に印加される誤差電圧ERRと、反転入力端-に印加されるリップル基準電圧REF2とが一致するように、キャパシタ172の第1端をバイアスする。このような構成とすることにより、リップル基準電圧REF2のDCレベルREF2DCを誤差電圧ERRと一致させることができる。また、このとき、リップル基準電圧REF2のDCレベルREF2DCは、基準電圧REFと帰還電圧FBとが一致するように帰還制御される。従って、リップル基準電圧REF2は、基準電圧REFを上限電位としつつ、キャパシタ172の充放電状態に応じて電圧値が変動する波形となる図6の上から3段目を参照。このように、第2構成例を採用したリップルインジェクション部17であれば、第1構成例と同様の効果を享受し得るだけでなく、電流Ia及びIbの誤差に起因するリップル基準電圧REF2のオフセットDCレベルのミスマッチをキャンセルすることも可能となる。また、第2構成例を採用したリップルインジェクション部17であれば、負荷の急変に伴って帰還電圧FBが急低下した場合であっても、これに追従してスイッチ電圧SWのデューティが自動的に大きくなるようにリップル基準電圧REF2の生成が行われるので、負荷急変時の安定性を高めて、出力電圧OUTのリンギングを抑制することができる。<充放電部>図8は、充放電部171に含まれる電流源171a及び171bの一構成例を示す図である。電流源171aは、抵抗a1~a3と、オペアンプa4と、Nチャネル型MOS電界効果トランジスタa5と、カレントミラーa6と、を含む。抵抗a1の第1端は、出力電圧OUTの印加端に接続されている。抵抗a1の第2端と抵抗a2の第1端は、オペアンプa4の非反転入力端に接続されている。抵抗a2の第2端は、接地端に接続されている。オペアンプa4の反転入力端-は、抵抗a3の第1端に接続されている。抵抗a3の第2端は、接地端に接続されている。オペアンプa4の出力端は、トランジスタa5のゲートに接続されている。トランジスタa5のソースは、抵抗a3の第1端に接続されている。トランジスタa5のドレインは、カレントミラーa6の入力端に接続されている。カレントミラーa6の出力端は、スイッチ171cの第1端に接続されている。上記構成から成る電流源171aにおいて、抵抗a1及びa2の接続ノードには、出力電圧OUTの分圧電圧Vaが生成される。オペアンプa4は、抵抗a3の第1端に印加される電圧が上記の分圧電圧Vaと一致するようにトランジスタa5の導通度を制御する。従って、抵抗a3には、その抵抗値Raと分圧電圧Vaによって決定される電流=Va/Raが流れる。この電流がカレントミラーa6を介してミラーされることにより、電流Iaとして電流源171aから出力される。電流源171bは、抵抗b1~b3と、オペアンプb4と、Nチャネル型MOS電界効果トランジスタb5と、カレントミラーb6及びb7と、を含む。抵抗b1の第1端は、入力電圧INの印加端に接続されている。抵抗b1の第2端と抵抗b2の第1端は、オペアンプb4の非反転入力端に接続されている。抵抗b2の第2端は接地端に接続されている。オペアンプb4の反転入力端-は、抵抗b3の第1端に接続されている。抵抗b3の第2端は接地端に接続されている。オペアンプb4の出力端は、トランジスタb5のゲートに接続されている。トランジスタb5のソースは、抵抗b3の第1端に接続されている。トランジスタb5のドレインは、カレントミラーb6の入力端に接続されている。カレントミラーb6の出力端は、カレントミラーb7の入力端に接続されている。カレントミラーb7の出力端は、スイッチ171cの第2端に接続されている。上記構成から成る電流源171bにおいて、抵抗b1及びb2の接続ノードには、入力電圧INの分圧電圧Vbが生成される。オペアンプb4は、抵抗b3の第1端に印加される電圧が上記の分圧電圧Vbと一致するようにトランジスタb5の導通度を制御する。従って、抵抗b3には、その抵抗値Rbと分圧電圧Vbによって決定される電流=Vb/Rbが流れる。この電流がカレントミラーb6及びb7を介してミラーされることにより、電流Ibとして電流源171bから出力される。<オン時間設定部>図9は、オン時間設定部15の一構成例を示す図である。本構成例のオン時間設定部15は、電圧/電流変換部151と、キャパシタ152と、Nチャネル型MOS電界効果トランジスタ153と、コンパレータ154と、抵抗155及び156と、インバータ157と、を含む。電圧/電流変換部151は、入力電圧INを電圧/電流変換することにより充電電流Ix∝INを生成する。充電電流Ixの電流値は、入力電圧INの電圧値に応じて変動する。具体的には、入力電圧INが高いほど充電電流Ixは大きくなり、入力電圧INが低いほど充電電流Ixは小さくなる。キャパシタ152の第1端は、電圧/電流変換部151に接続されている。キャパシタ152の第2端は接地端に接続されている。トランジスタ153がオフされているときには、キャパシタ152が充電電流Ixによって充電され、キャパシタ152の第1端に現れる三角波電圧V1が上昇する。一方、トランジスタ153がオンされているときには、キャパシタ152がトランジスタ153を介して放電され、三角波電圧V1が低下する。トランジスタ153は、Dフリップフロップ14の反転出力信号QB延いてはトランジスタ11及び12のオン/オフ制御に応じてキャパシタ152の充放電を切り替える充放電スイッチである。トランジスタ153のドレインは、キャパシタ152の第1端に接続されている。トランジスタ153のソースは、接地端に接続されている。トランジスタ153のゲートは、反転出力信号QBの印加端に接続されている。上記した電圧/電流変換部151、キャパシタ152、及び、トランジスタ153は、入力電圧INに応じた三角波電圧V1を生成する三角波電圧生成回路に相当する。コンパレータ154は、非反転入力端に入力される三角波電圧V1と、反転入力端-に入力される分圧出力電圧V2を比較して比較信号CMP2を生成する。三角波電圧V1が分圧出力電圧V2よりも高ければ比較信号CMP2はハイレベルとなり、三角波電圧V1が分圧出力電圧V2よりも低ければ比較信号CMP2はローレベルとなる。抵抗155の第1端は、出力電圧OUTの印加端に接続されている。抵抗155の第2端は、抵抗156の第1端に接続されている。抵抗156の第2端は、接地端に接続されている。抵抗155及び156は、互いの接続ノードから出力電圧OUTを分圧した分圧出力電圧V2を出力する分圧出力電圧生成回路に相当する。インバータ157は、比較信号CMP2の論理レベルを反転させてリセット信号RSTを生成する。次に、上記構成から成るオン時間設定部15の動作について、先出の図2を参照しながら詳細に説明する。トランジスタ11のオフ期間中に、帰還電圧FBがリップル基準電圧REF2まで低下すると、比較信号CMPがハイレベルに立ち上がり、Dフリップフロップ14の出力信号Qがハイレベル反転出力信号QBがローレベルに遷移される。従って、トランジスタ11がオンとなり、帰還電圧FBが上昇に転ずる。このとき、トランジスタ153は、反転出力信号QBのローレベル遷移に伴ってオフとなるので、充電電流Ixによるキャパシタ152の充電が開始される。先にも述べたように、充電電流Ixの電流値は、入力電圧INの電圧値に応じて変動する。従って、三角波電圧V1は、入力電圧INに応じた上昇度傾きを持って上昇する。その後、三角波電圧V1が分圧出力電圧V2出力電圧OUTの分圧電圧まで上昇すると、リセット信号RSTがローレベルに立ち上がり、Dフリップフロップ14の出力信号Qがローレベル反転出力信号QBがハイレベルに遷移される。従って、トランジスタ11がオフとなり、帰還電圧FBが再び下降に転ずる。このとき、トランジスタ153は、反転出力信号QBのハイレベル遷移に伴ってオンとなる。従って、キャパシタ152がトランジスタ153を介して速やかに放電され、三角波電圧V1がローレベルに引き下げられる。ドライバ13は、反転出力信号QBに応じてゲート信号G1及びG2を生成し、これを用いてトランジスタ11及び12のオン/オフ制御を行う。その結果、外部端子T2から矩形波形状のスイッチ電圧SWが出力される。スイッチ電圧SWは、インダクタL1とキャパシタC1によって平滑化され、出力電圧OUTが生成される。なお、出力電圧OUTは、抵抗R1及びR2によって分圧され、先述の帰還電圧FBが生成される。このような出力帰還制御により、スイッチング電源装置1では、極めて簡易な構成によって、入力電圧INから所望の出力電圧OUTが生成される。また、オン時間設定部15は、オン時間Tonを固定値として設定するのではなく、入力電圧INと出力電圧OUTに応じた変動値として設定する。より具体的には、オン時間設定部15は、入力電圧INが高いほど三角波電圧V1の上昇度傾きを大きくしてオン時間Tonを短くし、入力電圧INが低いほど三角波電圧V1の上昇度傾きを小さくしてオン時間Tonを長くする。また、オン時間設定部15は、出力電圧OUTが低いほど分圧出力電圧V2を引き下げてオン時間Tonを短くし、出力電圧OUTが高いほど分圧出力電圧V2を引き上げてオン時間Tonを長くする。このような構成とすることにより、非線形制御方式の長所を損なうことなく、スイッチング周波数の変動を抑制することができる。従って、出力電圧精度やロードレギュレーション特性の向上、ないしは、セット設計におけるEMI対策やノイズ対策の容易化を実現することが可能となる。また、入力電圧変動の大きいアプリケーションや、様々な出力電圧を必要とあるアプリケーションの電源手段として、スイッチング電源装置1を支障なく適用することも可能となる。<その他の変形例>なお、上記実施形態では、同期整流方式のスイッチング電源装置に本発明を適用した構成を例に挙げて説明を行ったが、本発明の適用対象はこれに限定されるものではなく、スイッチング駆動方式として非同期整流方式を採用しても構わない。また、本明細書中に開示されている種々の技術的特徴は、上記実施形態のほか、その技術的創作の主旨を逸脱しない範囲で種々の変更を加えることが可能である。例えば、バイポーラトランジスタとMOS電界効果トランジスタとの相互置換や、各種信号の論理レベル反転は任意である。すなわち、上記実施形態は、全ての点で例示であって、制限的なものではないと考えられるべきであり、本発明の技術的範囲は、上記実施形態の説明ではなく、特許請求の範囲によって示されるものであり、特許請求の範囲と均等の意味及び範囲内に属する全ての変更が含まれると理解されるべきである。