線間に交流電圧が与えられる第1および第2の給電線と、第3の給電線と、前記第3の給電線と前記第2の給電線との間に介挿され、ONとなることにより前記第3の給電線および前記第2の給電線間に電流路を形成するトランジスタと、前記第3の給電線および前記第2の給電線間に所定の極性の電圧が発生する間、前記トランジスタをONとし、かつ、前記第3の給電線および前記第2の給電線間の電圧の増減に応じて前記トランジスタのコンダクタンスを増減する負帰還増幅回路とを具備することを特徴とする整流回路。前記負帰還増幅回路は、前記第1の給電線および前記第3の給電線の線間に発生する電圧を安定化して直流電圧を発生する直流安定化電源を具備し、前記負帰還増幅回路は、前記直流安定化電源が出力する直流電圧を電源電圧とし、前記第3の給電線の電位に対して前記第2の給電線の電位が相対的に低下するのに応じて前記トランジスタのコンダクタンスを増加させる差動増幅器を含むことを特徴とする請求項1に記載の整流回路。前記トランジスタは電界効果トランジスタであり、前記電界効果トランジスタのソースおよび前記電界効果トランジスタの形成された半導体基板は前記第3の給電線に接続され、前記電界効果トランジスタのドレインは前記第2の給電線に接続され、前記差動増幅器は前記電界効果トランジスタに対するゲート電圧を増減することにより前記電界効果トランジスタのコンダクタンスを増減することを特徴とする請求項2に記載の整流回路。ところで、上述したダイオードを使用した整流回路は、構成が簡単であるが、整流回路の出力電圧にダイオードの順方向電圧分の電圧降下損が生じる。このため、整流回路から負荷に流れる電流に応じて出力電圧が低下する問題があった。また、上述した同期型整流回路は、ダイオードの順方向電圧のような大きな電圧降下損は発生しないが、所定極性の入力交流電圧が発生する期間のみトランジスタをONさせるタイミング信号を発生する回路が必要となり、構成が複雑かつ大規模になるという問題があった。特許文献1特に図2参照は、トランジスタとコンパレータとを組み合わせた整流回路を開示している。この特許文献1では、トランジスタのソースおよびドレイン間に入力交流電圧が与えられ、コンパレータは、トランジスタのソースおよびドレイン間に加わる電圧の極性を判定し、所定の極性の電圧が加わる期間のみトランジスタをONさせ、入力交流電圧の整流を行わせる。この特許文献1に開示の整流回路では、複雑なタイミング信号発生回路が不要である。しかしながら、この整流回路においても、出力電圧にはトランジスタのソースおよびドレイン間電圧分の電圧降下損が発生し、しかもその電圧降下損はトランジスタに流す負荷電流に依存して大きくなるという問題があった。このように従来の整流回路は、いずれも負荷電流に依存した電圧降下損が発生するという問題があった。本発明は以上説明した事情に鑑みてなされたものであり、負荷電流に対する依存性が少なく、安定した出力電圧が得られる整流回路を提供することを目的としている。この発明は、線間に交流電圧が与えられる第1および第2の給電線と、第3の給電線と、前記第3の給電線と前記第2の給電線との間に介挿され、ONとなることにより前記第3の給電線および前記第2の給電線間に電流路を形成するトランジスタと、前記第3の給電線および前記第2の給電線間に所定の極性の電圧が発生する間、前記トランジスタをONとし、かつ、前記第3の給電線および前記第2の給電線間の電圧の増減に応じて前記トランジスタのコンダクタンスを増減する負帰還増幅回路とを具備することを特徴とする整流回路を提供する。かかる発明によれば、第3の給電線および第2の給電線間に所定の極性の電圧が発生する間、トランジスタをONとし、かつ、第3の給電線および第2の給電線間の電圧の増減に応じてトランジスタのコンダクタンスを制御する制御信号を増減する負帰還制御が負帰還増幅回路により行われる。この結果、第1の給電線および第3の給電線間に介挿される負荷の大きさによらず、第3の給電線および第2の給電線間の電圧が一定となり、第1の給電線および第3の給電線間の負荷に与えられる電圧も一定となる。以下、図面を参照し、この発明の実施形態について説明する。図1は、この発明の一実施形態である整流回路100の構成を示す回路図である。この整流回路100は電源回路の一部をなすものであり、同電源回路のトランスの2次側コイルL2に接続されている。なお、図1では、図面が煩雑になるのを防ぐため、トランスの1次側コイルおよび1次側回路の図示が省略されている。本実施形態による整流回路100は、2次側コイルL2の両端に各々接続された第1の給電線101および第2の給電線102間に発生する交流電圧V1を整流して第1の給電線101および第3の給電線103間に直流電圧V3を発生させ、この直流電圧V3を負荷RLに供給するものである。この整流回路100において、第1の給電線101および第3の給電線103間には平滑用コンデンサとしての電解コンデンサC1が介挿されている。そして、第3の給電線103と第2の給電線102との間にはNチャネルMOSFET以下、単にトランジスタという110が介挿されている。さらに詳述すると、Nチャネルトランジスタ110のソースと同トランジスタ110が形成されたP型半導体基板は第3の給電線103に接続され、同トランジスタ110のドレインは第2の給電線102に接続されている。また、Nチャネルトランジスタ110にはダイオードD1が並列接続されている。このダイオードD1は、Nチャネルトランジスタ110の形成されたP型半導体基板をアノードとし、Nチャネルトランジスタ110のドレインをカソードとする寄生ダイオードである。本実施形態による整流回路100は、半波整流回路であり、2次側コイルL2が正の半波第1の給電線101側が正極性、第2の給電線102側が負極性となる半波を出力し、第3の給電線103が第2の給電線102に対して高電位となる期間のみNチャネルトランジスタ110をONとし、2次側コイルL2からNチャネルトランジスタ110を介して第1の給電線101および第3の給電線103間に正の電圧を出力させるものである。そして、本実施形態による整流回路100の特徴は、第3の給電線103が第2の給電線102に対して高電位となる期間、Nチャネルトランジスタ110をONにすることに加えて、第3の給電線103および第2の給電線102間の電圧値が一定値を維持するようにNチャネルトランジスタ110のコンダクタンスを制御する点にある。整流回路100には、このNチャネルトランジスタ110のON/OFF制御およびコンダクタンスの制御を行うための手段として、負帰還増幅回路130が設けられるとともに、この負帰還増幅回路130に直流電源電圧V2を供給する直流安定化電源120が設けられている。直流安定化電源120は、図示のように、抵抗R5、ツェナーダイオードZD1および電解コンデンサC3により構成されている。ここで、抵抗R5は、第1の給電線101に一端が接続されている。ツェナーダイオードZD1は、カソードが抵抗R5の他端に接続され、アノードが第3の給電線103に接続されている。そして、電解コンデンサC3は、ツェナーダイオードZD1のカソードと第3の給電線103との間に介挿されている。この直流安定化電源120では、抵抗R5は、ツェナーダイオードZD1がツェナー降伏したときに流れる電流を制限する役割を果たす。また、電解コンデンサC3は、ツェナーダイオードZD1の両端間電圧のリップル変動を緩和する。そして、直流安定化電源120では、ツェナーダイオードZD1の両端からツェナーダイオードZD1のツェナー電圧に相当する安定した直流電源電圧V2が得られる。負帰還増幅回路130は、図示のように、差動増幅器131と、抵抗R1およびR2と、ダイオードD2とにより構成されている。ここで、差動増幅器131は、高電位側電源端子がツェナーダイオードZD1のカソードに接続され、低電位側電源端子が第3の給電線103に接続されており、直流安定化電源120が出力する直流電圧V2を電源電圧として動作する。差動増幅器131の非反転入力端子入力端子は第3の給電線103に接続されている。また、差動増幅器131の高電位側電源端子と第2の給電線102との間には抵抗R1およびR2が直列に介挿されている。そして、この抵抗R1およびR2の共通接続点が差動増幅器131の反転入力端子-入力端子に接続されている。また、差動増幅器131の反転入力端子にはダイオードD2のアノードが接続されており、同ダイオードD2のカソードは第3の給電線103に接続されている。そして、差動増幅器131の出力端子はNチャネルトランジスタ110のゲートに接続されている。この負帰還増幅回路130において、2次側コイルL2が負の半波第1の給電線101側が負極性、第2の給電線102側が正極性となる半波を出力している期間は、第2の給電線102から抵抗R2およびダイオードD2を介して第3の給電線103に電流が流れ込む。このため、差動増幅器131の反転入力端子の入力電圧は、第3の給電線103の電圧からダイオードD2の順方向電圧だけ上昇した電圧となる。一方、差動増幅器131の非反転入力端子は第3の給電線103に接続されている。このため、差動増幅器131は、Lレベルのゲート電圧、具体的には第3の給電線103の電圧の近傍のゲート電圧をNチャネルトランジスタ110のゲートに供給し、Nチャネルトランジスタ110をOFFさせる。この結果、第3の給電線103および第2の給電線102間は開放状態となる。これに対し、2次側コイルL2が正の半波第1の給電線101側が正極性、第2の給電線102側が負極性となる半波を出力している期間は、ツェナーダイオードZD1のカソードと第2の給電線102との間の電圧、すなわち、ツェナーダイオードZD1の両端間の電圧V2とNチャネルトランジスタ110のソースおよびドレイン間電圧との和を抵抗R1およびR2により分圧した電圧が差動増幅器131の反転入力端子に与えられる。本実施形態では、このとき抵抗R1およびR2の接続点と第3の給電線103との間の電圧がダイオードD2をONさせる順方向電圧よりも低くなるように、抵抗R1およびR2の比が決定されている。このため、差動増幅器131は、第3の給電線103の電圧よりも正方向に高いゲート電圧をNチャネルトランジスタ110のゲートに供給し、Nチャネルトランジスタ110をONさせる。この結果、第3の給電線103および第2の給電線102間にNチャネルトランジスタ110による電流路が形成される。この場合、Nチャネルトランジスタ110は非飽和領域において動作し、Nチャネルトランジスタ110のコンダクタンスはNチャネルトランジスタ110に対するゲート電圧に依存して変化する。ここで、第1の給電線101から負荷RLを介して第3の給電線103に流れ、Nチャネルトランジスタ110を介して第2の給電線102に流れ込む負荷電流が大きくなると、Nチャネルトランジスタ110のドレインとソースの間の電圧が大きくなり、抵抗R2を介して差動増幅器131の反転入力端子に帰還される入力電圧が負方向に変化する。このため、差動増幅器131は、Nチャネルトランジスタ110に対するゲート電圧を上昇させ、Nチャネルトランジスタ110のコンダクタンスを増加させる。このような負帰還制御が働くことにより、負荷RLに流れる電流によらず、第3の給電線103および第2の給電線102間の電圧値が一定値に維持される。ここで、図2a~cを参照し、本実施形態の動作原理をさらに詳しく説明する。まず、図2aは、図1に示された負帰還増幅回路130の主要部の構成を示すものである。図2aにおいて、電圧源V1は図1における2次側コイルL2の出力電圧を、電圧源V2は図1における直流安定化電源120の出力電圧を各々示している。図2bは、図2aに示す回路をNチャネルトランジスタ110を中心として上下反転させ、負荷抵抗RLと電圧源V1との位置関係を入れ替えたものであり、図2aに示す回路の等価回路を示している。この図2bにおいて、差動増幅器131とNチャネルトランジスタ110およびダイオードD1とからなる回路をオペアンプ131aと捉えると、図2bの回路は図2cに示すように書き直すことができる。この図2cが図1に示す負帰還増幅回路130の等価回路図である。この図2cにおいて、オペアンプ131aの出力端子は、図2bにおいて差動増幅器131によりコンダクタンスが制御されるNチャネルトランジスタ110のドレインに対応している。図2cに示す回路では、オペアンプ131aの出力信号Voが抵抗R1を介して反転入力端子に負帰還されるため、オペアンプ131aの反転入力端子は非反転入力端子に仮想短絡された状態となる。この結果、抵抗R2の両端の電圧はV2となる。従って、図2cに示す回路では、電圧源V1の負極の電位を基準電位として考えると、次式が成立する。V1V2=Vo{R1R2/R2}V2......1この式1を電圧Voについて解くと次のようになる。Vo=V1V2-{R1R2/R2}V2=V1-R1/R2V2......2上記式2において、電圧V2はツェナーダイオードZD1のツェナー電圧である。このように、本実施形態において負荷RLに供給される電圧Voは、負荷RLの大きさによらず、2次側コイルの出力電圧V1から一定電圧R1/R2V2を減じた電圧となる。図3a~cは本実施形態の効果を従来技術との対比において説明するものである。これらの図は、整流回路の出力電圧特性を示すものであり、横軸は整流回路から負荷RLに供給される負荷電流IL、縦軸は整流回路から負荷RLに供給される出力電圧Voである。図3aはスイッチング素子としてダイオードを使用した整流回路の出力電圧特性を示している。この整流回路では、理想的な出力電圧前掲式2の電圧V1に相当からダイオードの順方向電圧を減じた出力電圧Voが負荷に供給される。図3bは、スイッチング素子として、所定極性の交流電圧が入力される期間のみONとなるトランジスタを使用した整流回路の出力電圧特性を示している。この種の整流回路では、トランジスタを非飽和領域において動作させるため、トランジスタのON抵抗は、負荷電流に依存せず、ほぼ一定になる。しかし、ON抵抗が一定であるが故に、負荷電流の大きさに比例して整流回路から負荷に供給される電圧が低下するという問題が発生する。図3cは、本実施形態による整流回路100の出力電圧特性を示している。本実施形態によれば、負帰還増幅回路130によりNチャネルトランジスタ110の電圧降下を常に一定にする負帰還制御が行われるため、整流回路100から負荷RLに与えられる出力電圧が負荷の大きさによらず一定となる。以上のように、本実施形態による整流回路100によれば、負荷電流によらず、安定した出力電圧Voを供給することができる。以上、この発明の一実施形態について説明したが、これ以外にも、この発明には他の実施形態が考えられる。例えば次の通りである。1上記実施形態では、電源回路におけるトランスの2次側回路に設けたが、この発明による整流回路は、トランスを使用しない電源回路に設けてもよい。2上記実施形態では、第3の給電線および第2の給電線間のトランジスタとしてMOSFETを用いたが、接合型のFETやバイポーラトランジスタ等の他の種類のトランジスタを用いてもよい。3上記実施形態では、トランスの2次側コイルL2の両端に接続された給電線101および102のうち給電線102と給電線103との間にNチャネルトランジスタ110を介挿し、給電線101側が正、給電線103側が負となるように給電線101および103間に直流電圧を発生する整流回路を構成した。しかし、この発明による整流回路の構成はこれに限定されるものではない。例えば給電線101および102のうち給電線101と他の給電線例えば給電線103aとするとの間にNチャネルトランジスタ110を介挿し、給電線103a側が正、給電線102側が負となるように給電線103aおよび102間に直流電圧を出力する整流回路を構成してもよい。この整流回路では、給電線102が本発明における第1の給電線、給電線101が本発明における第2の給電線、給電線103aが本発明における第3の給電線となる。4上記実施形態では、本発明を半波整流回路に適用した。しかし、本発明は全波整流回路にも適用可能である。例えばセンタタップを有する2次側コイルと、上記実施形態による半波整流回路を2個用いて全波整流回路を構成することが考えられる。具体的には2次側コイルの一端とセンタタップとの間に第1の半波整流回路を接続し、2次側コイルの他端とセンタタップとの間に第2の半波整流回路を接続する。ここで、2次側コイルのセンタタップは、全波整流回路が直流電圧を出力するための正極端子および負極端子のうち例えば正極端子となる。第1の半波整流回路は、センタタップに接続された第1の給電線と、2次側コイルの一端に接続された第2の給電線と、全波整流回路の負極端子に接続された第3の給電線と、第2および第3の給電線間に介挿されたトランジスタと、このトランジスタのコンダクタンスを制御する負帰還増幅回路を有する。また、第2の半波整流回路は、センタタップに接続された第1の給電線と、2次側コイルの他端に接続された第2の給電線と、全波整流回路の負極端子に接続された第3の給電線と、第2および第3の給電線間に介挿されたトランジスタと、このトランジスタのコンダクタンスを制御する負帰還増幅回路を有する。すなわち、第1および第2の半波整流回路は、第1の給電線および第3の給電線を各々共有している。そして、第1の半波整流回路は、2次側コイルが出力する交流電圧から例えば正の半波を取り出すことにより正極端子および負極端子間に直流電圧を出力し、第2の半波整流回路は、2次側コイルが出力する交流電圧から例えば負の半波を取り出すことにより正極端子および負極端子間に直流電圧を出力するのである。第1および第2の半波整流回路における負帰還増幅回路の機能は上記実施形態と同様である。この態様においても上記実施形態と同様な効果が得られる。5上記実施形態において、電解コンデンサやコイルを除く素子からなる回路は、1チップの半導体基板上に構成してもよく、ディスクリート素子により構成してもよい。