"基準層と記憶層とを有するプログラム可能メモリ素子を備える装置であって、基準層は固定磁気配向を有しており、記憶層は、前記固定磁気配向と反平行な磁気配向を有する第1の領域と、前記固定磁気配向と平行な磁気配向を有する第2の領域とを有している、装置。記憶層の第1の領域は基準層と軸方向に整列され、第2の領域は第1の領域を包囲する、請求項1に記載の装置。トンネリングバリアが基準層と記憶層の第1の領域との間に接触して配置されて、第1の領域の磁気配向をプログラムするよう適合された磁気トンネリング接合を形成する、請求項1に記載の装置。記憶層は、第1の領域を第2の領域から隔てるように記憶層の厚さを通って延在する少なくとも1つの磁壁をさらに備え、前記少なくとも1つの磁壁は第1の領域を完全に包囲する、請求項1に記載の装置。記憶層は、第1の領域を第2の領域から隔てるように記憶層の厚さを通って延在する少なくとも1つの磁壁をさらに備え、前記少なくとも1つの磁壁は第1の領域を部分的にのみ包囲する、請求項1に記載の装置。メモリ素子は、セルを通る選択された軸方向に沿った書込電流の流れを受取り、前記記憶層を選択的にプログラムするよう適合されており、基準層は、前記軸方向に直交する平面に沿って位置する第1の面積範囲を有しており、記憶層は、前記軸方向に直交する平面に沿って位置する、より大きい第2の面積範囲を有している、請求項1に記載の装置。磁気メモリ素子に直列接続されて不揮発性メモリセルを形成するスイッチング装置をさらに備える、請求項1に記載の装置。メモリ素子は、データ記憶アレイを形成する名目上同一のメモリ素子のアレイにおける選択されたメモリ素子であり、選択されたメモリ素子の記憶層は、前記アレイにおける前記名目上同一のメモリ素子の各々を通って延在する連続する層の一部を形成する、請求項1に記載の装置。メモリ素子は、前記メモリ素子を通る書込電流の印加に応答して第1の領域の磁気配向を前記平行な配向から前記反平行な配向に遷移させるように記憶層の局所的加熱を容易にするために、基準層の反対側で記憶層の第1の領域と接触して係合する熱アシスト層をさらに備え、前記書込電流は第2の領域の平行な配向を変化させない、請求項1に記載の装置。メモリ素子は、記憶層に、その第1および第2の領域双方で共通の平行な磁気配向を提供することと、第2の領域の磁気配向を前記平行な配向に保持しながら、第1の領域の磁気配向を前記反平行な配向に遷移させるように、記憶層および基準層に書込電流を通すこととを備えるステップによってプログラムされる、請求項1に記載の装置。不揮発性メモリセルのアレイを有するデータ記憶メモリを備える装置であって、各メモリセルはスイッチング装置に結合されたメモリ素子を備え、各メモリ素子は基準層と記憶層とを備え、基準層は固定磁気配向を有しており、記憶層は、前記固定磁気配向と反平行な磁気配向を有する第1の領域と、前記固定磁気配向と平行な磁気配向を有する第2の領域とを有しており、第2の領域は、少なくとも部分的に第1の領域を包囲する周方向に延在する磁壁によって第1の領域から隔てられている、装置。各メモリセルは、基準層と記憶層の第1の領域との間に接触して配置されて磁気トンネリング接合を形成するトンネリングバリアと、トンネリングバリアの反対側で記憶層と接触して係合する熱アシスト層とをさらに備える、請求項11に記載の装置。メモリ素子は、セルを通る選択された軸方向に沿った書込電流の流れを受取り、前記記憶層を選択的にプログラムするよう適合されており、基準層は、前記軸方向に直交する平面に沿って位置する第1の面積範囲を有しており、記憶層は、前記軸方向に直交する平面に沿って位置する、より大きい第2の面積範囲を有している、請求項11に記載の装置。各前記メモリ素子は、関連付けられた記憶層に、その第1および第2の領域双方で共通の平行な磁気配向を提供することと、第2の領域の磁気配向を前記平行な配向に保持しながら、第1の領域の磁気配向を前記反平行な配向に遷移させるように、関連付けられた記憶層および関連付けられた基準層に書込電流を通すこととを備えるステップによってプログラムされるよう適合されている、請求項11に記載の装置。不揮発性メモリセルの前記アレイは、スピントルク注入ランダムアクセスメモリSTRAMセルのアレイとして特徴付けられている、請求項11に記載の装置。方法であって、基準層と記憶層とを有するプログラム可能メモリ素子を提供するステップを備え、基準層は固定磁気配向を有しており、記憶層は前記固定磁気配向と平行な共通の磁気配向を有しており、前記方法はさらに、記憶層の第1の領域を前記固定磁気配向と反平行な磁気配向に遷移させるように、書込電流を記憶層および基準層を通るよう印加するステップを備え、書込電流の前記印加の終わりに、第1の領域を包囲する記憶層の第2の領域は前記平行な配向を保持している、方法。提供するステップは、基準層と記憶層の第1の領域との間に接触して配置されて磁気トンネリング接合を形成するトンネリングバリアと、トンネリングバリアの反対側で記憶層と接触して係合して、印加するステップ中の第1の領域の平行から反平行への遷移を熱的に支援する熱アシスト層とを、メモリ素子に提供するステップをさらに備える、請求項16に記載の方法。印加するステップは、メモリ素子を通る選択された軸方向に沿った書込電流を印加するステップを備え、提供するステップは、前記軸方向に直交する平面に沿って位置する第1の面積範囲を有する基準層と、前記軸方向に直交する平面に沿って位置する、第1の面積範囲よりも大きい第2の面積範囲を有する記憶層とを提供するステップを備える、請求項16に記載の方法。印加するステップは、記憶層において、第1の領域と第1の領域を完全に包囲する第2の領域との間に、磁壁を形成する、請求項16に記載の方法。提供するステップは、データ記憶アレイを形成する名目上同一のメモリ素子のアレイにおける選択されたメモリ素子としてメモリ素子を提供するステップを備え、選択されたメモリ素子の記憶層は、前記アレイにおける前記名目上同一のメモリ素子の各々を通って延在する連続する層の一部を形成する、請求項16に記載の方法。さまざまな実施例によれば、プログラム可能メモリ素子は、基準層と記憶層とを有する。基準層には固定磁気配向が提供されている。記憶層は、前記固定磁気配向と反平行な磁気配向を有する第1の領域と、前記固定磁気配向と平行な磁気配向を有する第2の領域とを有するよう、プログラムされている。いくつかの実施例では、書込動作中の第1の領域の平行から反平行への磁気配向の遷移を助けるように記憶層の局所的加熱を向上させるために、メモリ素子に熱アシスト層を組み込んでもよい。この発明のさまざまな実施例を特徴付けるこれらのおよび他のさまざまな特徴および利点は、以下の詳細な説明および添付図面に鑑みて理解され得る。詳細な説明この開示は一般に、データを磁気メモリセルに書込む、および磁気メモリセルによって保持する態様における改良に向けられている。記憶装置の中には、メモリセルの固体データ記憶アレイを利用するものがあり、各セルは個々に、選択されたプログラム済み状態にプログラム可能である。セルは揮発性であっても不揮発性であってもよく、1回だけ書込める構成、または何回も書込める構成を取り得る。特に興味深いのは、スピントルク注入ランダムアクセスメモリSTRAMセルの場合のように、選択されたプログラム済み状態を確立するために磁気トンネリングを利用する磁気メモリデータ記憶セルである。磁気メモリセルは、選択された磁気配向を有する反強磁性の基準層と、選択的にプログラム可能な磁気配向を有するフリー層とを含み得る。基準層に対するフリー層の相対配向は、セルの全体的な電気抵抗を決定する。通常、平行な配向はセルを通じて第1の電気抵抗を提供し、反平行な配向はセルを通じて第2の電気抵抗を提供するであろう。所与のセルのプログラム済み状態は、小さい読出電流の印加に応答してそのセルの両端間の電圧降下を感知することによって判断できる。動作可能である間、多くの種類の磁気メモリ素子に関連付けられた制限は、異なるプログラム済み状態を確立するために必要とされる書込作業に関連している。特にセルを反平行な配向に切換えた場合、セルを選択された状態に遷移させるために著しい量の書込電流および/または書込電流パルス持続時間が必要となる場合がある。したがって、この発明のさまざまな実施例は一般に、磁気メモリデータ記憶セルにデータを書込む、および書込まれたデータを保持する能力を向上させるための装置および方法に向けられている。以下に説明するように、フリー層は、少なくとも1つのプログラム済み状態にある複数の磁区をフリー層が有するように、磁気メモリ素子内で基準層に対して寸法決めされている。いくつかの実施例では、書込プロセスを助けるために、熱アシスト層がセル構造に組込まれる。セル構造は、ヒューズベースのランダムアクセスメモリRAMの代替物としての1回だけ書込めるメモリとしての使用に特に好適である。セル構造はまた、フラッシュメモリおよび電気的消去可能プログラム可能読出専用メモリEEPROMの代替物としての何回も書込めるメモリとしても構成可能である。図1は、この発明のさまざまな実施例を有利に実践可能な例示的な環境を示す、データ記憶装置100の簡略化されたブロック図を提供する。装置100は、トップレベルのコントローラ102と、メモリモジュール104とを含む。コントローラ102はプログラム可能であってもハードウェアベースのものであってもよく、I/O動作のトップレベルの制御をホスト装置図示せずに提供する。コントローラ102は別の構成要素であってもよく、またはメモリモジュール104に直接組込まれていてもよい。メモリモジュール104は、図2で述べるような不揮発性メモリセル106のアレイを含む。各メモリセル106は、磁気メモリデータ記憶素子108と、スイッチング装置110とを含む。限定的ではないものの、メモリセル106はスピントルク注入ランダムアクセスメモリSTRAMセルであることが考えられる。メモリ素子108は磁気トンネリング接合MTJを取入れており、スイッチング装置110はnチャネル金属酸化膜半導体電界効果トランジスタnMOSFETである。他の構成も使用可能である。メモリ素子108は、異なる抵抗状態に選択的にプログラム可能な可変抵抗器として示されている。いくつかの実施例では、シングルレベルセルSLCが、論理0という第1の記憶データ状態に対応する低い抵抗RLと、論理1という第2の記憶データ状態に対応する高い抵抗RHとを用いて使用される。また、これに代えて、セルは、セルごとに2ビットを記憶する4つの異なるプログラム済み抵抗の使用といった、セルごとに複数のビットを記憶するマルチレベルセルMLCとして構成されてもよい。データアクセス動作は、ビット線BL112、ソース線SL114、およびワード線WL116を介して実行される。ソース線114は共通のソース平面に接続されていてもよい。メモリモジュール104は固定サイズのストレージのアドレス可能ブロックへと構成されてもよく、各ブロックは必要に応じて別々に割当てられる。これらのブロックはさらに、データアクセス動作中に同時に書込/読出される複数のページとして構成されてもよく、各ページは、共通のワード線116に結合されたセル106のすべてを構成する。このように、モジュール104は、フラッシュアレイに似た態様で構成され、動作され得る。セルを通るアクセス電流を方向付けるために、ダイオードまたは他の好適な機構を有するクロスポイントアレイといった他の構成を使用できる、ということが理解されるであろう。図3は、図2のメモリ素子108の例示的な構成の概略図を提供する。各メモリ素子108は、上部電極118および底部電極120それぞれTEおよびBEを含む。基準層RL122には、選択された方向の固定磁気配向が提供されている。基準層122は、隣接するピニング層126によって確立された固定磁気配向を有する反強磁性のピンド層124といった複数の形態を取り得る。バリア層128は、ここに記憶層とも呼ばれる軟強磁性のフリー層130から、基準層122を隔てる。記憶層130は、素子108への書込電流の印加に応答して確立される、選択的にプログラム可能な磁気配向を有する。記憶層130の配向は、基準層122の配向と同じ方向平行であってもよく、または基準層122の配向とは逆の方向反平行であってもよい。平行な配向はメモリセルを通じてより低い抵抗RLを提供し、反平行な配向はセルを通じてより高い抵抗RHを提供する。磁化方向は直交しているすなわち、図面に対して垂直な方向にあることが考えられるが、これは必ずしも必要ではない。記憶層130は、基準層122の面積範囲よりも大きい面積範囲を有するよう図示されている。これにより、記憶層は、プログラミング中に複数の対向する磁区を確立し、維持するようになる。それぞれの基準層122および記憶層130は円形円盤形状であってもよく、記憶層は基準層よりも大きい直径を有する。しかしながら、矩形といった、基準層および/または記憶層の他の形状が使用されてもよい。記憶層は各メモリセル内の別個の層であってもよく、またはアレイを横切って連続して延在する単一の層から形成されてもよい。図4は、図3の記憶層130のための例示的な書込シーケンスを示す。4つの一連のステップがA~Dとして識別されている。ステップAでは、記憶層130は、上向きに延びる矢印132によって表されるような初期磁気配向を有するよう図示されている。この初期磁気配向は基準層122の磁気配向と平行であり、素子108を低い抵抗状態RLたとえば、論理0に置く。なお、ステップAにおける記憶層130の磁気配向は、記憶層130全体が基準層の磁化と平行になるよう均一に磁化されているため、単一の磁区として構成されている。ステップAの初期状態を確立するために、ピンド層およびデータ記憶層の磁化が同じ方向を指すよう、強い垂直磁場で磁気スタックを飽和させることができる。ステップB以降に示すように、素子108を高い抵抗状態RHたとえば、論理1へと書込むために、好適な書込電流が素子を通って印加される。この書込電流は、記憶層130の全体を通過するのではなく、基準層122と整列された記憶層130の部分を実質的に通過する。記憶層のこの中央領域は134として示され、記憶層を通る電流とI2R熱分散により提供される関連付けられた加熱とに応答して、磁化の局所的変化を受ける。書込電流が記憶層130の中央を通過するにつれて、記憶層の外側の環状領域136はその初期磁気配向132を保持する。書込電流の初期印加中、ステップBで示すように、領域134の磁化は基準層122図3の磁化と平行なままであるが、大きさが減少する。中央領域134の不均一な磁化に起因して、反磁場138が生じるであろう。書込電流が引続き印加されるにつれて、ステップCで示すように、反磁場は中央領域の磁化を反転させるよう作用する。一旦書込電流が取除かれ、データ記憶層130が周囲温度に戻ると、ステップDに示すように、中央領域134の磁化は反転されているであろう。反平行な中央領域134と周囲の平行な外側領域136との間には、周方向に延在する磁壁140が確立されるであろう。磁壁140を横切る磁気結合は点線142で表されており、この磁気結合は、中央領域134の反平行な磁化を保持するのに役立つ。領域134、136のそれぞれの磁区間の磁気双極子結合は、定常状態条件に達するまで、短期間、磁壁140と競い合うであろう。一旦セルが安定化すると、中央磁区サイズ磁壁140の直径は、データ記憶層に関連付けられた複数の特性によって決定されるであろう。これらの特性は、飽和磁化、交換結合、および磁気異方性といった内的な特性と、データ記憶層の厚さおよび表面粗さといった外的な特性とを含んでいてもよい。中央磁区のサイズはさらに、記憶層が体験する加熱の量と、大きさ、方向、持続期間、および電流パルス形状といった他の電流誘起効果とに関連して確立されてもよい。コバルト-ニッケルCoNiおよびプラチナPtベースのフィルムといった任意の数の好適な強磁性フィルムを、記憶層130に使用することができる。異なるフィルムは、所与の書込電流に応答して異なる磁区サイズを提供し得る。図5は、図4の書込シーケンスの終わりでのそれぞれの領域134、136の例示的なサイズを示す。図6は、連続するデータ記憶層150を共有する複数のメモリ素子108ME1~ME4で示すの立面図である。実証的分析の結果、図6によって示すようなある種類の磁気フィルムの局所的な磁化反転は、振幅が約5ボルトVで持続期間が約500ナノ秒nsである書込電流パルスの印加によって実行可能であることが分かっている。書込電流の大きさは、約100マイクロアンペアμAであり得る。他の好適な値も使用可能である。図7は、反平行な磁化の局所的円形領域152を提供するために書込パルスが印加された図6の連続する記憶層150の上面図である。参考までに、領域154は、初期の平行な磁化を保持するメモリセルの中央部分を表している。プログラム済み領域の平均サイズは約100ナノメートルnmであってもよいが、約70nmほどの小さいプログラム済み領域も観察された。磁気フィルムの保磁力は、5,000Oeにもなり得る。加熱による磁化反転は、保磁力がより低いフィルムではより容易に達成される場合があり、保磁力がより低い磁気フィルム上では磁区はより大きくなる場合がある。加えて、磁区の直径は、パルスの振幅および持続期間に依存する場合がある。メモリアレイは、セル108のすべてが最初に低い抵抗論理0状態にプログラムされた、1回だけ書込め、何回も読出せる磁気メモリアレイとして使用可能である。データを書込むために、図4によって示すように論理1を適切な場所に書込むことができる。次に記憶されたデータを読出すために、ワード線116を駆動して、選択された各セルのスイッチング装置110を順々にソース-ドレイン導電状態に置き、小さい読出電流を関連付けられたビット線112から関連付けられたソース線114へ通し、センスアンプまたは他の好適な検出機構を用いてセルの両端間の電圧降下の大きさを感知することができる。読出電流はセルを通る最短経路を選択する傾向があるため、読出電流の大半がデータ記憶層の中央領域134図4を通過すると考えられる。磁気スタックの抵抗はこのため、ピンド層の磁化に対する中央領域の磁化配向との関連で変化するであろう。さまざまな実施例に従ったメモリ素子の代替的な構成を、図8に160で示す。メモリ素子160は、上部電極162と、底部電極164と、ピンド層168およびピニング層170を有する基準層RL166と、バリア層172と、フリー層FL174とを含む。フリー層記憶層174は、基準層166との関連で、これらそれぞれの層の例示的な矩形の面積形状を提供する図9によって示すように、ずれている。アレイにおける選択された行または列に沿った複数の隣接するセルにまたがるようにずれた記憶層材料の細片といった他の構成も考えられる。記憶層174のための書込シーケンスを、図10によって示す。書込シーケンスは概して、図4で前述したものに似ているが、平行な領域136が反平行な領域134に隣接して延在するものの、それを完全には包囲しないように、磁壁140が記憶層174を横切って延在している点が異なっている。図11A~図11Dは、さらに別の代替的なメモリ素子構成を示す。図11Aは、上部電極182と、底部電極184と、ピンド層186と、ピニング層188と、バリア層190と、記憶層192とを有するメモリ素子180を示す。これらの層は概して、図3に示す層に似ている。熱アシスト層194が素子180に追加で組込まれている。熱アシスト層194は、トンネルバリア190の反対側で記憶層192と接触して係合している。熱アシスト層194は、書込中に加熱効果を向上させるよう作用する耐熱材料で形成されている。通常、これにより、より高い局所的温度が、より低い電流パルスおよび/または持続期間で、中央領域134に確立されるようになる。熱アシスト層194は、比較的薄い誘電体層たとえば、MgO、もしくは、タンタルTa、ビスマス-テルルBiTe合金またはクロム-プラチナ-マンガン-ホウ素CrPtMnB合金といった導電材料など、さまざまな形態を取り得る。前述のように、記憶層192は、連続する層、または各メモリ素子内の別個の領域であり得る。図11Bは、ある製造効率を提供し得る反転されたスタック配向を有するメモリ素子200を示す。上部電極および底部電極は、202、204で示されている。記憶層206は底部電極204の上に形成されており、トンネルバリア208およびピンド層210、ピニング層212が続く。図11Cに示すように、熱アシスト材料の層214がメモリ素子200に組込まれ得る。図11Dは、上部電極222と、底部電極224と、ピンド層226と、ピニング層228と、トンネルバリア230と、セグメント化された記憶層232とを有する別のメモリ素子220を示す。製造中、記憶層232をエッチングして、記憶層232の厚さを完全にまたは部分的に通って延在する環状の溝234を提供することができ、それにより、中央の反平行な領域236と周囲の平行な領域238とを物理的に隔てる。磁壁の位置および安定性を向上させるために、溝234には好適な酸化物または他の材料を充填できる。前述のように、書込効率を向上させるために、熱アシスト材料をスタックに組込むことが可能である。この開示に鑑み、他の構成が当業者の脳裏に容易に浮かぶであろう。たとえば、アレイのメモリセルにまたがる複数の連続する記憶層を含む複数のフリー層を有するセルスタック構造、またはアレイのメモリセルにまたがる1つの連続する記憶層と、各セルの少なくとも1つの追加の局所的フリー層とを有する構造が挙げられる。また、アレイの複数のメモリセルにまたがる基準層を含め、複数の基準層を各セルに設けてもよい。ここに開示されたさまざまな実施例が多数の利点を提供できることが今や理解されるであろう。連続して延在する記憶層内に複数の磁区を確立することは、メモリセル内にデータを書込み、保持する能力を向上させることができる。書込動作中、記憶層の非遷移部分は、層の遷移部分の磁気スイッチングを支援することができ、非遷移部分はさらに、書込動作の完了後、遷移部分を所望の配向に維持するのに役立つことができる。熱アシスト材料の使用は、遷移した磁区の局所的書込を向上させることができ、減少した書込電流の大きさおよび/または持続期間の使用を可能にする。ここに開示されたさまざまな実施例は、1回だけ書込めるメモリでの使用に好適である。基準層およびフリー記憶層の初期配向は、製造中、外部の磁気源から誘起可能であり、次に、メモリにデータを書込むために、記憶層内の磁化が反転された局所的区域が要望どおり生成可能である。しかしながら、ここに開示されたさまざまなメモリ素子は、プロセスを反転させるために適切な書込電流の印加および持続期間によって容易に初期状態に書換可能であり、単一の磁区を有する記憶層を提供できる、ということが考えられる。この発明のさまざまな実施例の多数の特徴および利点を、この発明のさまざまな実施例の構造および機能の詳細とともに、前述の説明で述べてきたが、この詳細な説明は単なる例示であり、特に構造の事項および部品の配置において、添付された請求項が表現されている用語の広範な一般的意味によって示される最大範囲まで、この発明の原理内で変更が詳細に加えられてもよい、ということを理解されたい。"