半導体チップ表面に設けられた第一の電極部と、前記第一の電極部上に設けられた絶縁膜の開口部を覆うように設けられ、前記第一の電極部に接続される突起状の第二の電極部とから構成される電極と、前記第二の電極部上に設けられたメッキ膜と、前記絶縁膜及び前記メッキ膜上に設けられた半田と、一端の第一の構成部が前記半田上に設けられ、他端の第二の構造部が電極端子に接続され、前記電極と前記電極端子の間を接続するコネクタと、を具備することを特徴とする半導体装置。前記電極と前記コネクタは前記半田及び前記メッキ膜を介して接合されることを特徴とする請求項1に記載の半導体装置。前記メッキ膜は、Niニッケルメッキ膜/Au金メッキ膜、Niニッケルメッキ膜/Pdパラジウムメッキ膜/Au金メッキ膜、Tiチタンメッキ膜/Niニッケルメッキ膜/Au金メッキ膜、或いはAu金メッキ膜から構成されることを特徴とする請求項1又は2に記載の半導体装置。前記電極は、IGBTのエミッタ電極或いはパワーMOSトランジスタのソース電極であることを特徴とする請求項1乃至3のいずれか1項に記載の半導体装置。第一の半導体チップ表面に設けられた第一の電極部と、前記第一の電極部上に設けられる第一の絶縁膜の第一の開口部を覆うように設けられ、前記第一の電極部に接続された突起状の第二の電極部とから構成される第一の電極と、前記第二の電極部上に設けられた第一のメッキ膜と、前記第一の絶縁膜及び前記第一のメッキ膜上に設けられた第一の半田と、第二の半導体チップ表面に設けられた第三の電極部と、前記第三の電極部上に設けられる第二の絶縁膜の第二の開口部を覆うように設けられ、前記第三の電極部に接続された突起状の第四の電極部とから構成される第二の電極と、前記第四の電極部上に設けられた第二のメッキ膜と、前記第二の絶縁膜及び前記第二のメッキ膜上に設けられた第二の半田と、一端の第一の構成部が前記第一の半田上に設けられ、他端の第二の構造部が前記第二の半田上に設けられ、前記第一の電極と前記第二の電極の間を接続するコネクタと、を具備することを特徴とする半導体装置。本発明は、信頼性を向上することができる半導体装置を提供することにある。一つの実施形態によれば、半導体装置は、電極、メッキ膜、半田、及びコネクタが設けられる。電極は、半導体チップ表面に設けられた第一の電極部と、第一の電極部上に設けられた絶縁膜の開口部を覆うように設けられ、第一の電極部に接続された突起状の第二の電極部とから構成される。メッキ膜は、第二の電極部上に設けられる。半田は、絶縁膜及びメッキ膜上に設けられる。コネクタは、一端の第一の構成部が半田上に設けられ、他端の第二の構造部が端子に接続され、電極と電極端子の間を接続する。以下本発明の実施形態について図面を参照しながら説明する。第一の実施形態まず、本発明の第一の実施形態に係る半導体装置について、図面を参照して説明する。図1は半導体装置を示す平面図である。図2は図1のA-A線に沿う半導体装置の断面図である。図3は図2の領域1の拡大図である。図4は絶縁膜、メッキ膜、及びエミッタ電極の形状を示す平面図である。本実施形態では、メッキ膜と半田の接合面積を減少させて半導体装置の組立歩留及び寿命を改善している。図1に示すように、半導体装置80には、電極端子1、半導体チップ2、電極端子3、電極端子4、コネクタ5、コネクタ6、及び封止材7が設けられる。半導体装置80は、半導体チップ2が封止され、電極端子と電極がコネクタで接合されたコネクタ接合型半導体装置である。半導体装置80は、電鉄応用分野、電気自動車、インバータ分野、誘導加熱分野など種々の分野に適用される。ここで、半導体チップ2は、IGBTinsulatedgatebipolartransistorである。電極端子1はコレクタ電極端子である。電極端子3はエミッタ電極端子である。電極端子4はゲート電極端子である。半導体チップ2は、電極端子1上に載置される。コネクタ5は、構造部5a乃至5cから構成される。コネクタ5の構造部5aは、半導体チップ2の図示しないエミッタ電極上に載置される。コネクタ5の構造部5cは、電極端子3上に載置される。コネクタ5の構造部5bは、コネクタ5の構造部5aとコネクタ5の構造部5cの間を連結する。コネクタ6は、構造部6a乃至6cから構成される、コネクタ6の構造部6aは、半導体チップ2の図示しないゲート電極上に載置される。コネクタ6の構造部6cは、電極端子4上に載置される。コネクタ6の構造部6bは、コネクタ6の構造部6aとコネクタ6の構造部6cの間を連結する。電極端子1、半導体チップ2、電極端子3、電極端子4、コネクタ5、及びコネクタ6は、封止材7で封止される。なお、電極端子3及び電極端子4の図中右端部は露呈される。コネクタ5、コネクタ6、電極端子1、電極端子3、及び電極端子4は、例えばCu銅から構成される。封止材7は、例えばエポキシ樹脂から構成される。ここでは、コネクタ5及び6はCu銅から構成されているが、代わりにCu銅合金、Moモリブデン、或いはAlSiCなどを用いてもよい。また、封止材7はエポキシ樹脂から構成されているが、代わりにシリコーン樹脂などを用いてもよい。IGBTである半導体チップ2は、エミッタ電極がゲート電極よりも面積が大きく設計されている。比較的面積の大きなエミッタ電極にコネクタ接合するために、コネクタ5の構造部5aはコネクタ6の構造部6aよりも面積が大きく設定される。図2に示すように、電極端子1の第一主面表面上に接着部8aを介して半導体チップ2が設けられる。接着部8aは、電極端子1と半導体チップ2を接合する。電極端子1の第一主面と相対向する第二主面裏面は露呈される。半導体チップ2の第一主面表面上に接着部8bを介してコネクタ5の構成部5aが設けられる。接着部8bは、半導体チップ2とコネクタ5の構成部5aを接合する。接着部8cは、電極端子3とコネクタ5の構成部5cを接合する。接着部8a乃至8cは、Pb鉛フリー半田例えば、Sn錫-Ag銀-Cu銅から構成される。なお、Sn錫-Ag銀-Cu銅系半田の代わりに、Sn錫-Cu銅系半田、Sn錫-Zn亜鉛系半田、Sn錫-Biビスマス系半田、或いはSn錫-37Pb鉛半田などを用いてもよい。図3に示すように、IGBTである半導体チップ2は、Nベース層21の第一主面表面にPベース層22が設けられる。Pベース層22の第一主面表面には、Nエミッタ層23が設けられる。なお、Nベース層21の第一主面表面と相対向する第二主面裏面側には、図示しないNバッファ層、Pコレクタ層、及びコレクタ電極などが設けられる。Pベース層22と隣接するPベース層22の間のNベース層21の第一主面表面上には、ゲート絶縁膜24とゲート電極25がPベース層22及びNエミッタ層23とオーバーラップするように積層形成される。ゲート絶縁膜24とゲート電極25の周囲には、絶縁膜26が設けられる。Pベース層22、Nエミッタ層23、及び絶縁膜26上には、エミッタ電極27第一の電極部が設けられる。エミッタ電極27の第一主面表面上には、開口部11を有する絶縁膜28が設けられる。開口部11上には、エミッタ電極27a、メッキ膜29、及びメッキ膜30から構成される台形形状を有する突起部12が設けられる。エミッタ電極27a第二の電極部は突起状構造例えば、台形形状を有し、エミッタ電極27に接続される。エミッタ電極は、エミッタ電極27第一の電極部とエミッタ電極27a第二の電極部から構成され、例えばAlアルミニウムから構成される。メッキ膜29は、エミッタ電極27a上に設けられる。メッキ膜30は、メッキ膜29上に設けられる。絶縁膜28及び突起部12上には、上部が平坦な接着部8bが設けられる。接着部8bの第一主面表面上には、コネクタ5の構成部5aが設けられる。コネクタ5の構成部5aとエミッタ電極27aは、接着部8b、メッキ膜29、及びメッキ膜30により接合される。ここで、絶縁膜28は、例えばSiN膜シリコン窒化膜から構成される。メッキ膜29は、例えばNiニッケルから構成される。メッキ膜30は、例えばAu金から構成される。ここでは、絶縁膜28はSiN膜シリコン窒化膜から構成されているが、代わりにSiCN膜などを用いてもよい。メッキ膜はNiニッケル/Au金から構成されているが、代わりにNiニッケルメッキ膜/Pdパラジウムメッキ膜/Au金メッキ膜、Tiチタンメッキ膜/Niニッケルメッキ膜/Au金メッキ膜、或いはAu金メッキ膜などを用いてもよい。図4に示すように、開口部11は半導体装置80の上面側から見て円形形状を有する。エミッタ電極27a、メッキ膜29、及びメッキ膜30は、半導体装置80の上面側から見て端部が円形形状を有する。なお、円形形状の代わりに楕円形形状にしてもよい。ここで、メッキ膜の形成工程、半田リフロー工程について説明する。メッキ膜は、スパッタ法、CVD法、電気メッキ、無電界メッキなどで形成されるが形成方法によらず、メッキ面積が大面積になるほど濡れ性が低下してメッキ不良が発生しやすくなる。メッキ面積が大面積になるほどメッキ膜にマイクロクラック、凹凸、ウィスカなどの外観不良が発生しやすくなる。なお、IGBTのエミッタ電極面積やパワーMOSトランジスタのソース電極面積などは、例えば、IGBTのゲート電極面積やパワーMOSトランジスタのゲート電極面積などよりも大きく設定される。ここでは、メッキ膜にNiニッケルであるメッキ膜29/Au金であるメッキ膜30を使用し、半田にPbフリー半田Sn錫-Ag銀-Cu銅である接着部8bを使用している。この場合、比較的高温融点よりも高温でリフロー処理を行うと、Au金とSn錫が反応し、Au-Snの金属間化合物が形成される。Au-Snの金属間化合物には、例えばSn4Au、Sn2Au、SnAu、SnAu5、SnAu9などがある。このAu-Snの金属間化合物は脆く、接合界面の面積が増大すると耐衝撃性が低下する。接合界面の面積が増大すると接合強度が低下して剥離しやすくなる。Au金であるメッキ膜30の膜厚が増大するとAu-Snの金属間化合物が増加し、マイクロクラックなどが発生しやすくなる。つまり、半田と金メッキ膜の接合界面の面積が増大すると半導体装置の信頼性が低下する。そこで、本実施形態の半導体装置80では、比較的大面積のエミッタ電極27上に開口部11を有する絶縁膜28を設け、開口部11上にエミッタ電極27a/メッキ膜29/メッキ膜30から構成される突起部12を設けている。このため、半田と金メッキ膜の接合界面の面積が低減されるので半導体装置80の信頼性が向上する。次に、半導体装置の製造方法について図5乃至9を参照して説明する。図5乃至9は半導体装置の製造工程を示す断面図である。図5に示すように、Nベース層21の第1主面領域表面領域にP型不純物がドープされたPベース層22を形成する。Pベース層22を形成後、ゲート絶縁膜24及びゲート電極25を選択的に積層形成する。ゲート絶縁膜24及びゲート電極25の周囲には絶縁膜26を形成する。Pベース層22の第1主面領域表面領域に、端部がゲート絶縁膜24及びゲート電極25とオーバーラップしたNエミッタ層23を形成する。Pベース層22、Nエミッタ層23、及び絶縁膜26上に、例えばスパッタ法を用いてエミッタ電極27を形成する。エミッタ電極27上に絶縁膜28を形成し、図示しないレジスト膜をマスクとして絶縁膜28をエッチングし、開口部11を形成する。開口部11形成後、このレジスト膜を除去する。次に、図6に示すように、開口部11を覆うように突起形状を有するエミッタ電極27aを形成する。エミッタ電極27aは、例えばレジスト膜をマスクとしてスパッタ法を用いて形成される。続いて、図7に示すように、例えば蒸着法を用いて、メッキ膜29及びメッキ膜30をエミッタ電極27a上に形成する。なお、蒸着法の代わりに、CVD法、電気メッキ法、或いは無電界メッキ法などを用いてもよい。そして、図8に示すように、絶縁膜28及びメッキ膜30上にPbフリー半田である接着部8bを上部が平坦になるように形成する。接着部8b上にコネクタ5の構造部5a、コネクタ6の構成部6aを載置し、Pbフリー半田の融点以上の熱処理半田リフロー処理を実施して、エミッタ電極27、27aとコネクタ5の構造部5a、ゲート電極とコネクタ6の構成部6aの間を接合する。この結果、エミッタ電極27、27aと電極端子3、ゲート電極と電極端子4の間は電気的に接続される。これ以降は、周知な技術を用いて、電極端子1、半導体チップ2、電極端子3、電極端子4、コネクタ5、及びコネクタ6が封止材7で封止され、半導体装置80が完成する。次に、半導体装置の歩留及び信頼性について図9を参照して説明する。図9aは半導体装置の組立歩留を説明する図である。図9bは半導体装置の寿命を説明する図である。図9aに示すように、IGBTなどが封止された半導体装置では、メッキと半田の接触面積が増加すると組立歩留が低下する。具体的には、メッキと半田の接触面積が増加するほど濡れ性が低下してメッキ不良が発生しやすくなる。メッキと半田の接触面積が増加するほどメッキ膜にマイクロクラック、凹凸、ウィスカなどの外観不良が発生しやすくなる。本実施形態の半導体装置80では、エミッタ電極面積が増大してもメッキと半田の接触面積を抑制することができるので組立歩留を向上することができる。図9bに示すように、IGBTなどが封止された半導体装置では、メッキと半田の接触面積が増加すると寿命が低下する。具体的には、メッキと半田の接触面積が増加するほど動作時の熱疲労や熱衝撃により寿命が低下する。この寿命の低下は、TFTThermalFatigueTest熱疲労試験、TCTThermalCyclingTest熱衝撃サイクル試験などにより確認することができる。本実施形態の半導体装置80では、エミッタ電極面積が増大してもメッキと半田の接触面積を抑制することができるので寿命を向上することができる。上述したように、本実施形態の半導体装置では、突起部12を設け、半田である接着部8bと金メッキ膜であるメッキ膜30の接合界面の面積を低減している。このため、半田と金メッキ膜の接合界面の面積が低減されるので半導体装置80の信頼性を向上することができる。また、メッキ不良や外観不良が低減され、組立歩留が向上する。なお、本実施形態では、半導体チップ2にIGBTチップを適用しているが、シリコンパワーMOSチップやSiCパワーMOSチップなどでも適用することができる。また、本実施形態では、IGBTのセルピッチ例えば、ゲート電極25のピッチと突起部12のピッチを一致させているが必ずしもこれに限定されるものではない。IGBTのセルピッチに対して突起部12のピッチをずらしてもよい。第二の実施形態次に、本発明の第二の実施形態に係る半導体装置について、図面を参照して説明する。図10は半導体装置を示す断面図である。図11は図10の領域2及び3の拡大図である。図12は絶縁膜、メッキ膜、及び電極の形状を示す平面図である。本実施形態では、半導体チップの電極間をコネクタで接続された半導体装置において、メッキ膜と半田の接合面積を減少させて半導体装置の組立歩留及び寿命を改善している。図10に示すように、半導体装置90には、基板41、電極端子42、電極端子43、接着部44a乃至d、半導体チップ45、半導体チップ46、コネクタ47、及び封止部48が設けられる。半導体装置90は、半導体チップ45、半導体チップ46が封止され、半導体チップ45の電極と半導体チップ46の電極がコネクタ47で接合されたコネクタ接合型半導体モジュールである。半導体装置90は、電鉄応用分野、電気自動車、インバータ分野、誘導加熱分野など種々の分野に適用される。ここで、例えば、半導体チップ46はIGBTである。半導体チップ46は高耐圧のダイオードである。電極端子42はIGBTのコレクタ電極端子である。電極端子43はダイオードのアノード電極端子である。IGBTのエミッタ電極とダイオードのカソード端子がコネクタ47で接続される。基板41の第一主面表面上には、電極端子42及び電極端子43が載置される。基板41の第一主面表面と相対向する第二主面裏面は、露呈される。半導体チップ45は、接着部44aを介して電極端子42の第一主面表面上に載置される。接着部44aは、半導体チップ45を電極端子42に接着する。半導体チップ46は、接着部44bを介して電極端子43の第一主面表面上に載置される。接着部44bは、半導体チップ46を電極端子43に接着する。コネクタ47は、構成部47a乃至eから構成される。コネクタ47の構造部47b、47c、及び47dは、コネクタ47の構造部47aとコネクタ47の構造部47eの間を連結する。コネクタ47の構成部47aは、接着部44cを介して半導体チップ45の第一主面表面上に設けられる。接着部44cは、コネクタ47の構成部47aを半導体チップ45に接着する。コネクタ47の構成部47eは、接着部44dを介して半導体チップ46の第一主面表面上に設けられる。接着部44dは、コネクタ47の構成部47eを半導体チップ46に接着する。接着部44a乃至dは、Pb鉛フリー半田例えば、Sn錫-Ag銀-Cu銅から構成される。なお、Sn錫-Ag銀-Cu銅系半田の代わりに、Sn錫-Cu銅系半田、Sn錫-Zn亜鉛系半田、Sn錫-Biビスマス系半田、或いはSn錫-37Pb鉛などを用いてもよい。基板41、電極端子42、電極端子43、接着部44a乃至d、半導体チップ45、半導体チップ46、及びコネクタ47は、封止部48で封止される。コネクタ47、電極端子42、及び電極端子43は、例えばCu銅から構成される。封止部48は、例えば難燃性、耐熱性、絶縁性を有するPPSポリフェレンサルファイドを用いているが、代わりに不飽和ポリエステル系樹脂などを用いてもよい。ここでは、コネクタ47はCu銅から構成されているが、代わりにCu銅合金、Moモリブデン、或いはAlSiCを用いてもよい。IGBTである半導体チップ45は、エミッタ電極がゲート電極よりも面積が大きく設計されている。ダイオードである半導体チップ46は、カソード電極面積が比較的大きく設計されている。図11aに示すように、図10の領域2では、IGBTのエミッタ電極である電極51第一の電極部の第一主面表面上に、開口部11aを有する絶縁膜28が設けられる。開口部11a上には、電極51a、メッキ膜29、及びメッキ膜30から構成される台形形状を有する突起部12aが設けられる。電極51a第二の電極部は突起状構造例えば、台形形状を有し、電極51に接続される。エミッタ電極は、電極51第一の電極部と電極51a第二の電極部から構成され、例えばAlアルミニウムから構成される。メッキ膜29は、電極51a上に設けられる。メッキ膜30は、メッキ膜29上に設けられる。絶縁膜28及び突起部12a上には、上部が平坦な接着部44cが設けられる。接着部44cの第一主面表面上には、コネクタ47の構成部47aが設けられる。コネクタ47の構成部47aと電極51aは、接着部44c、メッキ膜29、及びメッキ膜30により接合される。図11bに示すように、図10の領域3では、ダイオードのカソード電極である電極52第三の電極部の第一主面表面上に、開口部11bを有する絶縁膜28が設けられる。開口部11b上には、電極52a、メッキ膜29a、及びメッキ膜30aから構成される台形形状を有する突起部12bが設けられる。電極52a第四の電極部は突起状構造例えば、台形形状を有し、電極52に接続される。カソード電極は、電極52第三の電極部と電極52a第四の電極部から構成され、例えばAlアルミニウムから構成される。メッキ膜29aは、Niニッケルメッキ膜である。メッキ膜30aは、Au金メッキ膜である。カソード電極は、電極52第三の電極部と電極52a第四の電極部から構成され、例えばAlアルミニウムから構成される。メッキ膜29aは、電極52a上に設けられる。メッキ膜30aは、メッキ膜29a上に設けられる。絶縁膜28及び突起部12b上には、上部が平坦な接着部44dが設けられる。接着部44dの第一主面表面上には、コネクタ47の構成部47eが設けられる。コネクタ47の構成部47eと電極52aは、接着部44d、メッキ膜29a、及びメッキ膜30aにより接合される。図12aに示すように、開口部11aは半導体装置90の上面側から見て矩形形状を有する。電極51a、メッキ膜29、及びメッキ膜30は、半導体装置90の上面側から見て端部が矩形形状を有する。なお、矩形形状の代わりにn角形ただし、nは5以上の整数にしてもよい。図12bに示すように、開口部11bは半導体装置90の上面側から見て矩形形状を有する。電極52a、メッキ膜29a、及びメッキ膜30aは、半導体装置90の上面側から見て端部が矩形形状を有する。なお、矩形形状の代わりにn角形ただし、nは5以上の整数にしてもよい。本実施形態では、突起部12a及び突起部12bを設け、半田である接着部44cと金メッキ膜であるメッキ膜30の接合界面の面積を低減し、半田である接着部44dと金メッキ膜であるメッキ膜30aの接合界面の面積を低減している。このため、半田と金メッキ膜の接合界面の面積が低減されるので半導体装置90の信頼性を向上することができる。また、メッキ不良や外観不良が低減され、組立歩留が向上する。なお、第一の実施形態では、突起部12を設けてIBGTチップのエミッタ電極と半田の接触面積を低減しているが、必ずしもこれに限定されるものではない。例えば、突起部を設けてIBGTチップのゲート電極と半田の接触面積を低減してもよい。また、IBGTチップのエミッタ電極の代わりにパワーMOSトランジスタのソース電極と半田の間に突起部を設けてもよい。また、第二の実施形態では、IGBTチップとダイオードチップの接続に適用しているが必ずしもこれに限定されるものではない。例えば複数のIGBTを有するU相、V相、W相から構成されるインバータの電極間接続にコネクタを用いた場合などにも適用することができる。本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。本発明は、以下の付記に記載されているような構成が考えられる。付記1半導体チップ表面に設けられた第一の電極部と、前記第一の電極部上に設けられた絶縁膜の開口部を覆うように設けられ、前記第一の電極部に接続された突起状の第二の電極部とから構成される電極と、前記第二の電極部上に積層形成されるNiニッケルメッキ膜とAu金メッキ膜と、前記絶縁膜及び前記Au金メッキ膜上に設けられた半田と、一端の第一の構成部が前記半田上に設けられ、他端の第二の構造部が電極端子に接続され、前記電極と前記電極端子の間を接続するコネクタとを具備する半導体装置。付記2前記半田は、Sn錫-Ag銀-Cu銅系半田、Sn錫-Cu銅系半田、Sn錫-Zn亜鉛系半田、Sn錫-Biビスマス系半田、或いはSn錫-37Pb鉛である付記1に記載の半導体装置。付記3前記コネクタは、Cu銅、Cu銅合金、Moモリブデン、或いはAlSiCから構成される付記1又は2に記載の半導体装置。付記4前記開口部は、円形形状、楕円形形状、或いはn角形ただし、nは4以上の整数形状を有する付記1乃至3のいずれかに記載の半導体装置。