"セラミックからなる絶縁層と導体層とが交互に積層されたセラミック本体により構成されるチップ型電子部品であって、前記セラミック本体の積層方向における少なくとも1つの面が凸状に湾曲する第1湾曲面であり、前記セラミック本体の積層方向における膨張率が絶対値で5より大きい、チップ型電子部品。前記第1湾曲面の曲率半径が5.2mm以下である、請求項1に記載のチップ型電子部品。前記第1湾曲面が、前記セラミック本体の長手方向に沿って厚さを変化させて形成されている、請求項1または2に記載のチップ型電子部品。前記第1湾曲面が、前記セラミック本体の幅方向に沿って厚さを変化させて形成されている、請求項1~3のいずれか一項に記載のチップ型電子部品。前記セラミック本体の幅方向における面が凹状に湾曲する第2湾曲面であり、前記セラミック本体の幅方向における膨張率が絶対値で5より大きい、請求項1~4のいずれか一項に記載のチップ型電子部品。前記第2湾曲面の曲率半径が55mm以下である、請求項5に記載のチップ型電子部品。前記第1湾曲面と前記第2湾曲面とが異なる色調である、請求項5または6に記載のチップ型電子部品。前記セラミック本体の両端面に設けられかつ前記導体層と一層おきに交互に接続された一対の外部電極をさらに備え、前記セラミック本体の積層方向における最大厚みをt、前記セラミック本体の積層方向と同一方向における前記外部電極の最大幅をt0としたときに、t≧t0の関係を満たす、請求項1~7のいずれか一項に記載のチップ型電子部品。本発明の主たる課題は、実装時において、小型であっても、部品表面に記載された情報の視認性が高いチップ型電子部品を提供することである。本発明の他の課題は、小型であっても機械的強度の高いチップ型電子部品を提供することである。本発明のさらに他の課題は、小型であってもチッピングなどの欠損を防止できるチップ型電子部品を提供することである。本発明のさらに他の課題は、小型であっても外部電極を厚くして外部電極の破壊を防止でき、かつセラミック本体を大きくできるチップ型電子部品を提供することである。本発明者は、上記課題を解決すべく鋭意研究を重ねた結果、以下の構成からなる解決手段を見出した。1内部に導体部を有するセラミック本体により構成されるチップ型電子部品であって、前記セラミック本体の、少なくとも一面が凸状の湾曲面であることを特徴とするチップ型電子部品。2前記セラミック本体が略直方体状であり、前記セラミック本体の厚さ方向における少なくとも一方の面が凸状に湾曲するとともに、セラミック本体の側面が凹状に湾曲している前記1記載のチップ型電子部品。3セラミック本体の体積が8mm3以下、かつ、凸状および凹状の湾曲面の曲率半径r1およびr11が50mm以下である前記1または2記載のチップ型電子部品。4厚さ方向の膨張率および幅方向の膨張率が絶対値で1より大きい前記1~3のいずれかに記載のチップ型電子部品。5厚さ方向の膨張率および幅方向の膨張率が絶対値で5より大きい前記1~4のいずれかに記載のチップ型電子部品。6凸状の湾曲面が、セラミック本体の幅方向に沿って厚さを変化させて形成されている前記1~5のいずれかに記載のチップ型電子部品。7一面のみが凸状の湾曲面である前記1記載のチップ型電子部品。8セラミック本体の体積が1mm3以下、かつ、湾曲面の曲率半径r2が5mm以下である前記1または7記載のチップ型電子部品。9厚さ方向の膨張率が1より大きい前記7または8記載のチップ型電子部品。10厚さ方向の膨張率が5より大きい前記9記載のチップ型電子部品。11湾曲面が他の面とは異なる色調である前記1~10のいずれかに記載のチップ型電子部品。12前記セラミック本体が、セラミックからなる複数の絶縁層と、該絶縁層と交互に積層された導体部とからなる前記1~11のいずれかに記載のチップ型電子部品。13セラミックからなる複数の絶縁層と導体層とを交互に積層してなるセラミック本体と、該セラミック本体の両端面に形成され前記導体層と1層おきに交互に接続された一対の外部電極とを具備してなるチップ型電子部品であって、前記セラミック本体は、前記外部電極間の中央部における積層方向の厚みが、端面側の厚みよりも大きいことを特徴とするチップ型電子部品。14外部電極間における積層方向の厚みが端面側から中央部にかけて漸次拡大されている前記13記載のチップ型電子部品。15セラミック本体の体積が8mm3以下で、かつ、湾曲面の曲率半径r3が50mm以下である前記13または14記載のチップ型電子部品。16外部電極の厚みが5μm以上である前記13~15のいずれかに記載のチップ型電子部品。17セラミック本体の積層方向の最大厚みをt、セラミック本体の積層方向と同一方向における外部電極の最大幅をt0としたときに、t≧t0の関係を満足する前記13~16のいずれかに記載のチップ型電子部品。前記1によれば、チップ型電子部品を構成するセラミック本体の一面の面積が大きくなり、チップ情報を大きな文字で記載でき、かつ、視野が広角化するので、拡大鏡等を用いた実装作業時のチップの確認が容易となる。また、チップに記載される情報量が増加することにより、修理時のチップ部品交換の際にも、多くの情報がチップから得られるため、リペアを迅速かつ確実に行うことができる。セラミック本体の一面が凸状の湾曲面を具備しているために、例えば強度試験における加圧試験時に、凸状の湾曲面が所定の冶具で加圧された場合でも、圧力が分散され、破壊などの機械的損傷を免れる。前記2によれば、凸状の一面に凹状の湾曲面が隣接することによって、セラミック本体側面がアーチ状の部位で構成されるために、チップ型電子部品の機械的強度がさらに増加し、素体強度試験に対する耐性が更に向上する。前記5によれば、例えば混成集積回路などにおいて最も数多く実装され、かつ、自動機により高速に搬送および実装されると共に、実装等の工程に耐えうる機械的強度を必要とする積層セラミックコンデンサなどの小型の積層電子部品に好適である。前記6によれば、凸状の湾曲面が、セラミック本体の幅方向に沿って厚さを変化させて形成されているために、焼成後においてもセラミック本体の稜線部や角部に丸みがある。このため、実装や搬送工程などでの取り扱いにおいて、これら稜線部や角部にチッピングなどの欠損が発生するのを防止できる。また、稜線部や角部に丸みがあるので、通称バレルといわれる研磨工程を省くことができる。上記凸状の湾曲面はチップ型電子部品の上面側に向くように載置することが好ましい。前記7によれば、セラミック本体の一面のみが凸状の湾曲面であるので、例えば上面以外はフラットな面にすることができ、小型の部品であっても載置安定性に優れる。この場合、特に、前記8に記載のように、セラミック本体の体積が1mm3以下であるような極めて小型の電子部品により好適である。さらに、セラミック本体表面の曲率半径r2は5mm以下であるので、チッピング防止という点でさらに望ましい。前記11によれば、特に情報の視認性が困難となる小型のチップ型電子部品に好適であり、色調でも視認性を高めることができる。前記12によれば、例えば、混成集積回路などにおいて、最も数多く実装され、しかも最も高機能かつ小型化された部品として多用されている積層セラミックコンデンサなどの小型の積層電子部品に好適である。前記13によれば、外部電極間の中央部における積層方向の厚みを端面側よりも厚くすることにより、外部電極をセラミック本体の外形表面から突出した構造にしなくても、外部電極を十分に厚く形成でき、また、外部電極の表面とセラミック本体の側面とをほぼ同一面に形成できる。このため、落下などの衝突の際にも、外部電極だけで衝撃を受けることを低減でき、落下時の衝撃による欠損や破壊を防止できる。また、外部電極の厚みを薄くする必要もないため、実装時における外部電極のはんだ食われや、実装や搬送などの工程で発生する外部電極のはがれも防止できる。この場合、前記15,16の構成であるのが好ましい。また、上記の構造であれば、規格寸法の範囲内でセラミック本体の体積を大きく出来ることから、例えば、積層セラミックコンデンサの場合には、容量発生部であるセラミック本体の積層数を増すことでき、これにより静電容量を高めることができる。前記14によれば、セラミック本体の外部電極間の中央部が、積層方向の断面視で凸状に湾曲面を有しているので、セラミック本体の表面に衝撃などで欠損しやすい角部が減少し、セラミック本体についても欠損などの発生を防止できる。前記17の構成によれば、セラミック本体の一面が凸状の湾曲面であるので、強度試験における加圧時に、凸状の湾曲面を所定の冶具で加圧された場合でも、加圧圧力を分散でき、破壊などの機械的損傷を低減できる。<第1の実施形態>次に、本発明のチップ型電子部品について、特に、積層セラミックコンデンサを例に、図面を参照して詳細に説明する。図1は、この実施形態にかかるチップ型電子部品を示す概略斜視図である。図2は、凸状の湾曲面の曲率半径r1を説明するための概略断面図であり、図3は、凹状の湾曲面の曲率半径r11を説明するための概略断面図である。本発明のチップ型電子部品は、セラミック本体1の端部に一対の外部電極3を有したものであり、内部に導体部5を具備し、その外観形状は、いわゆる鳥瞰視したときに直方体状に見えるものである。本発明では、前記セラミック本体1の厚さ方向積層方向の面片面または両面が凸状に湾曲するとともに、前記凸状の面に対して両側面が凹状に湾曲している。特に、前記セラミック本体1の上下面および両側面が、それぞれ凸状湾曲面9aおよび凹状湾曲面9bに湾曲していることが望ましい。なお、前記面および側面は、セラミック本体1を構成する主面となる。より詳しくは、図2および図3に示すように、セラミック本体1が、セラミックからなる複数の絶縁層7と導体部5とが交互に積層されているのが望ましい。セラミック本体1は、体積が8mm3以下、好ましくは5.5mm3以下であり、かつ湾曲面9a,9bの表面の曲率半径r1、r11が50mm以下であることが望ましい。なお、湾曲面9a,9bの曲率半径r1、r11は同じ値であってもよく、異なる値であってもよい。チップ型電子部品を構成するセラミック本体1が、湾曲面9a、9bを有しない場合には、セラミック本体1の主面の面積が小さいために、チップ情報を大きな文字で記載できず、視野も狭くなり、拡大鏡等を用いた実装作業においてもチップ部品の確認が困難となる。また、修理時のチップ部品交換の際にも、チップ型電子部品から得られる情報が少ないために、リペアを迅速かつ確実に行うことができない。さらに、強度試験における加圧時に、主面を所定の冶具で加圧したときに、圧力が分散されにくく、破壊などの機械的損傷が発生しやすく、実装や搬送組立時に電子部品が破壊されやすい。図4は、チップ型電子部品の積層方向厚さ方向および幅方向の膨張率を評価する方法を示す概略断面図である。積層方向の膨張率x1は、図4に示すように、セラミック本体1における導体部5の積層方向の最長長さをa1、導体部5が露出しないセラミック本体1の側面における積層方向長さをb1としたとき、式:x1={a1-b1/b1}×100で表される。膨張率x1は、チップ型電子部品の破壊強度を高めるという理由から0より大きく、好ましくは1より大きく、より好ましくは5よりも大きいのがよい。なお、a1>b1であるのが好ましい。また、幅方向の膨張率yは、幅方向の最短長さをd、同方向におけるセラミック本体1の端部間の長さをcとしたとき、式:y={d-c/c}×100で表される。この膨張率yは、チップ型電子部品の破壊強度を高めるという理由から絶対値で0より大きく、好ましくは絶対値で1より大きく、より好ましくは絶対値で5よりも大きいのがよい。チップ型電子部品が小型の場合には、上記膨張率yが大きすぎると載置安定性に劣ることから、載置安定性、破壊強度、視認性などの特性を満足するという点で、y<10の関係が好ましい。なお、d<cであるのが好ましい。また、セラミック本体1の湾曲した湾曲面9a,9bの表面の曲率半径r1およびr11がそれぞれ50mm以下であることがより望ましい。こうして本発明によれば、x1およびyに規定する膨張率および曲率半径を上記の関係にすることでチップ型電子部品の破壊強度を高めることができる。また、湾曲面が他の面とは異なる色調であること、つまり、湾曲面9a、9bが互いに異なる色調であること、あるいはコントラストの点で色そのものが異なることが望ましい。湾曲面9a、9bを互いに他の面とは異なる色調とするためには、内部の導体部5の端部からセラミック本体1の表面までの距離w1、w2を異なる寸法に調整することにより形成できる。例えば、図4における導体部5の最上層から湾曲したセラミック本体1の表面までの距離w1を、導体部5の端部とセラミック本体1の側面との距離w2よりも小さくすることにより、導体部5がセラミック本体1から透けてみえる程度によって色調差を形成できる。これによって情報の視認性がより向上し、湾曲面9a、9bの区別が容易になる。図5は、この実施形態にかかるチップ型電子部品の製造方法を示す概略図である。まず、図5aに示すように、セラミック粉末を含むグリーンシート11上に矩形状の導体パターン13を形成する。図5aにおいて、パターンAはグリーンシート11上に導体パターン13のみ形成したもの、パターンB、C、Dはグリーンシート11上に形成した導体パターン13の周囲にグリーンシートと同じ材質で寸法の異なるセラミックパターン15a15b15cを形成し、導体パターン13の段差を無くしたものをそれぞれ準備する。そして、パターンA~Dのグリーンシート11を、例えば図5bに示す組合せで、セラミック本体成形体の主面が所定の形状に湾曲するように積層し、所定形状に切断して、内部に導体パターン13を有するセラミック本体成形体を形成する。ついで、ラバープレスなどを用いて加圧加熱する。次に、セラミック本体成形体を焼成して、内部に導体部を有するセラミック本体を作製する。すなわち、グリーンシート11は、積層体の中央部分から上部および下部に向かってパターンB、C、DおよびAの順になるように積層するのが好ましい。これにより、凸状の湾曲面9aと、凹状の湾曲面9bとが形成される。グリーンシート11の積層枚数は、通常15~400枚程度であり、この範囲内でグリーンシート11のパターンごとの枚数および組み合わせを決定すればよい。また、膨張率および曲率半径は、積層枚数、成形体の加圧時の圧力によっても調整可能である。最後に上記セラミック本体の両端部に、例えば、外部電極を形成して積層セラミックコンデンサを完成させる。<第2の実施形態>次に、本発明の他の実施形態にかかるチップ型電子部品について、特に、積層セラミックコンデンサを例に、図面を参照して詳細に説明する。図6は、この実施形態にかかるチップ型電子部品を示す概略斜視図、図7はその概略断面図である。このチップ型電子部品は、セラミック本体21の内部に絶縁層24を介して導体部25を具備し、その端部に一対の外部電極23、23を有している。その外観形状は、いわゆる鳥瞰視したときに直方体状に見えるものであり、特に、セラミック本体21の長寸稜辺27を含む少なくとも一面が凸状の湾曲面29を具備していることが重要である。この実施形態では、セラミック本体21の上面のみに凸状の湾曲面29が形成されている。なお、前記一面は、セラミック本体21を構成する主面となる。また、セラミック本体21は体積が1mm3以下の小型である。このセラミック本体21は複数の絶縁層24からなり、該絶縁層24間に導体部25が積層されているのが望ましい。これに対し、セラミック本体21が湾曲面29を有しないと、セラミック本体の主面の面積が小さいために、チップ情報を大きな文字で記載できず、視野も狭くなり、拡大鏡等を用いた実装作業においてもチップ部品の確認が困難となる。また、記載される情報量が少ないために、修理時のチップ部品交換の際にも、チップ部品から得られる情報が少なく、そのため、リペアを迅速かつ確実に行うことができない。さらには、稜線部が角ばっているためにチッピングが起きやすい。図8は、湾曲面の曲率半径r2を説明するための概略断面図である。図9はチップ型電子部品について積層方向の膨張率を評価する方法を示す概略断面図である。積層方向の膨張率x2は、図9に示すように、対向する外部電極23方向に対して垂直な面における中央部付近の積層方向の最長長さをa2、セラミック本体21の端部側面の積層方向長さをb2としたときに、式:x2={a2-b2/b2}×100として表されるものである。この膨張率x2は、チップ型電子部品の破壊強度を高めるという理由から0より大きく、好ましくは1より大きく、より好ましくは5よりも大きいのがよい。また、視認性やチッピング防止の点で、図8に示すセラミック本体21の表面の曲率半径r2が5mm以下であることがより望ましい。さらに、湾曲面29が他の面とは異なる色調であること、あるいはコントラストの点で色そのものが異なることが例えば、積層方向の湾曲面と平坦な側面とが認識しやすいという点で望ましい。湾曲面29を他の面とは異なる色調とするためには、内層される導体部25の端部からセラミック本体21の表面までの距離w3、w4を異なる寸法に調整することにより形成できる。つまり、例えば図9における導体部25の最上層から湾曲したセラミック本体21の表面までの距離w3を、導体部25の端部とセラミック本体21の側面との距離w4よりも小さくすることにより、導体部25がセラミック本体21から透けてみえる程度によって色調差を形成できる。図10は、この実施形態にかかるチップ型電子部品の製造方法を示す概略図である。まず、図10aに示すように、セラミック粉末を含むグリーンシート31上に矩形状の導体パターン33を形成する。この場合、パターンEはグリーンシート31上に導体パターン33のみ形成したもの、パターンFはグリーンシート31上に形成した導体パターン33の周囲にグリーンシート31と同じ材質のセラミックパターン35を形成し、導体パターン33の段差を無くしたものである。そして、例えば図10b,cに示す組合せで、セラミック本体成形体の主面が所定の形状に湾曲するように複数積層し、所定形状に切断して、内部に導体パターン33を有するセラミック本体成形体を形成する。ついで、ラバープレスなどを用いて加圧加熱する。次に、セラミック本体成形体を焼成して、図7,図8に示すような内部に導体部25を有するセラミック本体21を作製する。最後に、上記セラミック本体21の端部に、例えば、一対の外部電極23を形成して本発明に係る積層セラミックコンデンサを完成させる。図10bの組合せでは、パターンFのグリーンシート31を複数枚積層し、得られたパターンFの積層体の上下面にパターンEのグリーンシート31を積層し、さらに上面に導体パターン33のないグリーンシート31を配置している。これにより上下面に湾曲面29を形成することができる。一方、図10cの組合せでは、パターンFのグリーンシート31を複数枚積層し、得られたパターンFの積層体の上面にのみパターンEのグリーンシート31および導体パターン33のないグリーンシート31を配置している。これにより上面のみに湾曲面29を形成することができる。その他は前述の実施形態と同様である。<第3の実施形態>次に、本発明のさらに他の実施形態について、特に、積層セラミックコンデンサを例に、図面を参照して詳細に説明する。図11は、この実施形態にかかるチップ型電子部品を示す概略断面図である。図11に示すように、このチップ型電子部品は、セラミックからなる複数の絶縁層41セラミック層と導体層43とを交互に積層してなるセラミック本体45を有し、該セラミック本体45の両端面47に前記導体層43が1層おきに交互に接続された一対の外部電極49、49をそれぞれ具備してなる。この実施形態では、前記セラミック本体45の前記外部電極49間の中央部51における積層方向の厚みtが、端面47側の厚みt1よりも大きくなっている。つまり、セラミック本体45の積層方向の最大厚みをt、セラミック本体45の積層方向と同一方向における外部電極49の最大幅をt0としたときに、t≧t0の関係を満足することがより好ましい。ここで、外部電極49の幅t0とは、図11に明示されているように、セラミック本体45の積層方向と同一方向の最大幅のことをいう。外観形状は、いわゆる鳥瞰視したときに直方体状に見えるものであり、特に、セラミック本体45の長さ方向の稜辺を含む少なくとも一面が凸状の湾曲面50を呈している。その形状は、上記したようにセラミック本体45の外部電極49間の中央部51が、積層方向の断面視で凸状の湾曲面50を有しているものである。つまり、本発明の積層型電子部品は、図11に示すように、セラミック本体45の外部電極49間の積層方向の厚みが、端面47側から中央部51にかけて漸次拡幅されているものがより望ましい。なお、前記一面は、セラミック本体45を構成する主面となる。セラミック本体45は、上記のように湾曲面ではなく、外部電極形成部の端部領域のみの厚みt1が小さいものでもよい。これに対し、セラミック本体45の中央部51における最大厚みtが、端面47側の厚みt1よりも大きくなく、従来のような直方体状であると、外部電極49がセラミック本体45の外形表面から突出した構造になりやすい。このため、落下などの衝突の際に、外部電極49の方が衝撃面になりやすく、外部電極49が破壊されやすくなる。また、外部電極49の破壊を抑制するため、外部電極49を厚く形成すると、規格寸法に適合させるためにセラミック本体45を小さくしなければならず、このため静電容量が低くなる。図12は、セラミック本体45の積層方向に対して垂直な湾曲面の曲率半径を示す断面図である。本発明がより効果的となる形態として、セラミック本体45の体積が8mm3以下、特に、5.5mm3以下の小型形状であることが好ましく、かつ、湾曲面50の曲率半径r3が50mm以下であることが望ましい。このような部品としては、上記の積層セラミックコンデンサに限らず、積層型インダクタ、積層型アクチュエータ、抵抗体などが挙げられる。なお、セラミック本体45の積層方向の膨張率x3は、図11に示すように、導体層43の延長方向に対して垂直な面における中央部付近の積層方向の最大長さをt、セラミック本体45の端部の積層方向長さをt1としたときに、式:x3={t-t1/t1}×100で表される。膨張率x3は、0より大きく、好ましくは1より大きく、より好ましくは5よりも大きいのがよい。図13は、この実施形態にかかるチップ型電子部品の製造方法を示す概略図である。すなわち、図13aはグリーンシート61およびその積層成形体を端面から見た製造方法を示し、同図bは側面から見た製造方法を示している。まず、セラミック粉末を含むグリーンシート61上に矩形状の導体パターン63を形成する。この場合、パターンGは、グリーンシート61上に導体パターン63のみ形成したもの、パターンHはグリーンシート61上に形成した導体パターン63の周囲にグリーンシート61と同じ材質のセラミックパターン65を形成し、導体パターン63の段差を無くしたものである。ついで、パターンG,Hの各グリーンシート61を、例えば図13a,bに示す組み合わせで積層し、所定形状に切断して、内部に導体パターン63を有するセラミック本体成形体を形成する。すなわち、図13a,bでは、パターンHのグリーンシート61を中央部にその両面にパターンGグリーンシート61を配置している。これによって、セラミック本体成形体の主面が所定の形状に湾曲するようになる。このとき、導体層43が1層おきに交互に端面から露出するように、図13bに示すように、各グリーンシート61上の導体パターン63の位置を交互に反対方向にしている。成形後、ラバープレスなどを用いて加圧加熱し、次に、セラミック本体成形体を焼成して、内部に導体部を有するセラミック本体を作製する。最後に、上記セラミック本体の端部に、例えば、外部電極を形成して本発明に係る積層セラミックコンデンサを完成させる。その他は前述の実施形態と同様である。以上の実施形態では、本発明の電子部品として、積層セラミックコンデンサを例に挙げて説明したが、本発明の電子部品は、積層セラミックコンデンサのみに限定されるものではなく、例えば積層型インダクタ、積層型アクチュエータ、抵抗体などにも好適に適用可能である。[実施例I]チップ型電子部品の作成基本的に図1に示す構造のチップ型電子部品を作製し評価した。まず、チタン酸バリウム粉末を主成分とする誘電体粉末を含む厚さ3μmの誘電体グリーンシートを作製した。この誘電体グリーンシートの上面にNiを主成分とする導体ペーストを厚み1~1.5μmで印刷し、図5に示すパターンA、B、C、Dのグリーンシートをそれぞれ作製した。次に、種々の形態になるようにパターンA、B、C、Dのグリーンシートを積層し、その上下に導体パターンを印刷していない厚さ10μmの誘電体グリーンシートを所定枚数で積層した。ついで、ラバープレスを行い、この後、所望の寸法になるように切断し、セラミック本体成形体を形成した。次に、作製したセラミック本体成形体を還元雰囲気中1250~1280°Cの温度で焼成を行い、バレル研磨し端面に銅の外部電極を形成して、図1,2に示すようなチップ型電子部品を作製した。得られた各電子部品におけるセラミック本体の形状を表1に示す。なお、内部の導体パターンの印刷面積を変化させて、セラミック本体の側面に浮き出る色調を調製した。また、比較例である試料No.I‐8は、パターンDのグリーンシートのみを積層して形成したものである。作製したチップ型電子部品について、以下に示す方法で色調差、膨張率、曲率半径および破壊強度を評価した。評価結果を表1に示す。なお、試料数は全ての評価において10個とした。色調差セラミック本体の積層方向の表面図1に示す面9aおよびその側面図1に示す面9bとの色調差を色差計により評価した。この場合、色調差が20以上を色調差ありとした。膨張率積層方向の膨張率x1は、図4に示すように、セラミック本体における導体層の積層方向の最長長さをa1、導体層が露出しないセラミック本体の側面における積層方向長さをb1としたときに、式:x1={a1-b1/b1}×100として表した。また、積層方向に垂直な方向の膨張率yは、導体部の延長方向で且つセラミック本体の導体部が露出しない方向における幅方向の最短長さをd、同方向のセラミック本体1の端部間の長さをcとしたときに、式:y={d-c/c}×100として表した。今回の評価では、両面の膨張率をそれぞれ測定した場合には、それらの平均値を膨張率とした。曲率半径曲率半径r1は、作製したセラミック本体の研磨した断面を電子顕微鏡により撮影し、その写真を用いてコンパスを使って測定した。破壊強度破壊強度はオートグラフを用いて測定した。表1から明らかなように、セラミック本体の少なくとも一面を湾曲面とした試料No.I-1~7では、強度は430MPa以上であり、特に、セラミック本体の対向する表面を凹凸状に湾曲させた試料No.I-1~3、5~7では、破壊強度が460MPa以上であった。また、セラミック本体の寸法を2×1×1.8mm3とし、積層方向の膨張率を5以上、幅方向の膨張率を-5以上マイナスの場合、絶対値で大きいこととし、曲率半径を、上下面で52mm以下、側面で55mmとした以下とした試料No.I-1~3、6では、破壊強度が500MPa以上であった。これに対して、積層方向および幅方向の膨張率がともに0曲率半径は測定不可である試料No.I-8では破壊強度が390MPaと低かった。また、湾曲した表面を有する試料No.I-1~3,5~7では、表面が全面フラットな試料No.I-8に比べてセラミック本体表面の面積が増した。これにより少なくとも1.1倍以上大きな印字が可能となり、チップ部品の視認性が向上した。[実施例II]チップ型電子部品の作成基本的に図6に示す構造のチップ型電子部品を作製し評価した。まず、実施例Iと同様にして、図10に示すようなパターンE、Fの誘電体グリーンシートを作製した。次に、種々の形態になるようにパターンE,Fのグリーンシートを積層し、その上下に導体パターンを印刷していない誘電体グリーンシートを実施例Iより少ない枚数で積層し、ラバープレスを行った。この後、所望の寸法になるように切断し、セラミック本体の成形体を形成した。次に、実施例Iと同様にして焼成し、バレル研磨し、ついで外部電極を形成して、図67に示すようなチップ型電子部品を作製した。得られた各電子部品におけるセラミック本体の形状を表2に示す。なお、比較例である試料No.II‐8は、パターンFのグリーンシートのみを積層して形成したものである。作製したチップ型電子部品について、実施例Iと同様にして色調差、積層方向の膨張率x2、曲率半径r2および破壊強度を評価した。これらの評価結果を表2に示す。なお、試料数は全ての評価において10個とした。表2の結果から明らかなように、セラミック本体の表面を湾曲させた本願発明の試料No.II-1~7では、破壊強度が460MPa以上であった。また、積層方向の膨張率を5.1以上とし、曲率半径を4.2~4.9mmとした試料No.II-1~6では、破壊強度が522MPa以上となり、さらに、同一積層数でもカバー層の厚みを薄くして色調差をつけたものは、色調差をつけていない試料に比較して破壊強度が低かった。これに対して、積層方向の膨張率が0曲率半径は測定不可である本発明外の試料No.II-8では破壊強度が400MPaと低かった。また、湾曲した表面を有する試料No.II-1~7では、表面が全面フラットな従来の試料No.II-8に比べてセラミック本体表面の面積が増し、これにより少なくとも1.1倍以上大きな印字が可能となり、チップ部品の視認性が向上した。[実施例III]チップ型電子部品の作成基本的に図11に示す構造のチップ型電子部品を作製し評価した。まず、実施例Iと同様にして、図13に示すようなパターンG、Hの誘電体グリーンシートを作製した。次に、種々の形態になるようにパターンG、Hのグリーンシートを積層し、その上下に導体パターンを印刷していない誘電体グリーンシートを積層し、ラバープレスを行った。この後、所望の寸法になるように切断し、セラミック本体成形体を形成した。次に、実施例Iと同様にして成形体を焼成し、バレル研磨した。ついで両端面に銅の外部電極を表3に示す厚みで形成して、図1112に示すようなチップ型電子部品を作製した。ここで、外部電極の厚みは、銅のペースト粘度により調整した。表3中の外部電極の厚みは、図11のt0-t1/2で表される値である。なお、比較例である試料No.III‐8は、パターンHのグリーンシートのみを積層して形成したものである。また、セラミック本体の形状が上下面フラットである試料No.III‐7は、内部導体の段差の影響が軽減されるので、このような形状に形成された。作製したチップ型電子部品について、実施例Iと同様にして色調差、曲率半径r3および破壊強度について評価し、さらに積層方向の膨張率x3および落下試験の評価を以下に示す方法で実施した。これらの評価結果を表3に併せて示す。なお、試料数は全ての評価において10個とした。積層方向の膨張率セラミック本体の積層方向の膨張率x3は、図11に示すように、内部電極の延長方向に対して垂直な面における中央部付近の積層方向の最大長さをt、セラミック本体の端部の積層方向長さをt1としたときに、式:x3={t-t1/t1}×100として表した。今回の評価では、対向する面を測定した場合には2面の平均値とした。落下試験落下試験は、試料を高さ1mからコンクリートブロック上に落下させて、落下後の外部電極の状態を観察し、欠けやクラックの有無を評価した。表3の結果から明らかなように、試料No.III-1~7では、破壊強度が155MPa以上、落下試験での不良率が0.3以下であった。また、積層方向の膨張率を5以上とし、曲率半径を89mm以下とした試料No.III-1~6では、破壊強度が187MPa以上、落下試験での不良率が0.1以下となり、さらに、外部電極の厚みを4mmとし、セラミック本体の積層方向厚みtを同じ方向の外部電極の幅t0より大きくした試料No.III-1~4では、破壊強度がさらに向上し、落下試験での不良率が低下した。これに対して、積層方向の積層方向の膨張率が0曲率半径は測定不可である本発明外の試料No.III-8では、破壊強度が132MPaと小さく、落下試験での不良率も0.8と高かった。試料No.III-1~7では、表面が全面フラットな従来の試料No.III-8に比べてセラミック本体表面の面積が増し、これにより少なくとも1.1倍以上大きな印字が可能となり、チップ部品の視認性が向上した。"