基板の一つの面の一部の上方に、第1の膜を形成する工程aと、前記第1の膜の上方と、前記基板の前記第1の膜を囲む領域の上方とにまたがる第2の膜を形成する工程bと、前記第2の膜に貫通孔を形成することにより、前記第1の膜の一部を露出させる工程cと、前記第1の膜をエッチングする工程dと、前記第2の膜の前記貫通孔を封止する工程eと、前記基板の前記第1の膜がエッチングされた領域の上方に位置する前記第2の膜の上方に、歪みセンサー膜を形成する工程fと、を含む圧力センサーの製造方法。請求項1において、前記工程aの前に、前記基板の前記一つの面の上方に第3の膜を形成し、前記基板の厚み方向からの平面視において、前記第3の膜の一部を除去する工程gをさらに含み、前記工程aは、前記基板を熱処理して前記基板の前記第3の膜が除去された領域を酸化させることにより、前記第1の膜を形成する工程である圧力センサーの製造方法。請求項1又は請求項2において、前記工程eは、前記第2の膜をエピタキシャル成長させることにより、前記貫通孔を封止する工程である圧力センサーの製造方法。請求項1又は請求項2において、前記工程eは、前記第2の膜を気相成長させることにより、前記貫通孔を封止する工程である圧力センサーの製造方法。請求項1又は請求項2において、前記工程eは、前記第2の膜を熱処理して前記第2の膜の一部を酸化させることにより、前記貫通孔を封止する工程である圧力センサーの製造方法。請求項1乃至請求項5の何れか一項に記載の方法を用いて圧力センサーを製造するとともに、前記基板の前記一つの面に複数の半導体素子を形成することにより圧力センサーデバイスを製造する方法であって、前記複数の半導体素子を形成する工程hをさらに含み、前記工程aは、前記第1の膜と、前記基板の前記一つの面に前記第1の膜が形成される領域とは異なる複数の領域を囲む酸化膜とを形成する工程であり、前記工程hは、前記酸化膜によって囲まれた前記複数の領域に、前記複数の半導体素子をそれぞれ形成する工程である圧力センサーデバイスの製造方法。請求項1乃至請求項5の何れか一項に記載の方法を用いて圧力センサーを製造するとともに、前記基板の前記一つの面に複数の半導体素子を形成することにより圧力センサーデバイスを製造する方法であって、前記基板の前記一つの面に前記第2の膜が形成される領域とは異なる複数の領域に前記複数の半導体素子を形成する工程hと、前記複数の半導体素子の上方と前記第2の膜の上方とにまたがる絶縁膜を形成する工程iと、前記第1の膜がエッチングされた領域の上方に位置する前記絶縁膜を除去する工程jと、をさらに含む圧力センサーデバイスの製造方法。基板と、前記基板の一つの面の上方に位置するダイアフラム膜であって、前記基板との間に空隙を有する第1の部分と、前記基板の厚み方向からの平面視において前記空隙を囲み、前記基板の一つの面に固定された第2の部分と、を含む前記ダイアフラム膜と、前記第1の部分の上方に位置する歪みセンサー膜と、を含む圧力センサーと、前記基板の前記一つの面の前記ダイアフラム膜が位置する領域とは異なる領域に位置する複数の半導体素子と、前記複数の半導体素子の上方と、前記第2の部分の上方とにまたがって位置する絶縁膜と、を含む圧力センサーデバイス。基板と、前記基板の一つの面の上方に位置するダイアフラム膜であって、前記基板との間に空隙を有する第1の部分と、前記基板の厚み方向からの平面視において前記空隙を囲み、前記基板の一つの面に固定された第2の部分と、を含む前記ダイアフラム膜と、前記第1の部分の上方に位置する歪みセンサー膜と、前記基板の前記一つの面の前記ダイアフラム膜が位置する領域とは異なる領域の上方と、前記第2の部分の上方とにまたがって位置する絶縁膜と、を含む圧力センサー。しかしながら、電子回路と組み合わせられる圧力センサーを小型化するためには、上述の従来技術では十分ではなかった。本発明は、以上のような技術的課題に鑑みてなされたものである。本発明の幾つかの態様は、小型化の可能な圧力センサーの製造方法、圧力センサーデバイスの製造方法、圧力センサー及び圧力センサーデバイスを提供することに関連している。本発明の幾つかの態様において、圧力センサーの製造方法は、基板の一つの面の一部の上方に、第1の膜を形成する工程aと、第1の膜の上方と基板の第1の膜を囲む領域の上方とにまたがる第2の膜を形成する工程bと、第2の膜に貫通孔を形成することにより、第1の膜の一部を露出させる工程cと、第1の膜をエッチングする工程dと、第2の膜の貫通孔を封止する工程eと、基板の第1の膜がエッチングされた領域の上方に位置する第2の膜の上方に、歪みセンサー膜を形成する工程fと、を含む。この態様によれば、半導体プロセス技術を使った小型の圧力センサーを製造することが可能となる。上述の態様において、工程aの前に、基板の一つの面の上方に第3の膜を形成し、基板の厚み方向からの平面視において、第3の膜の一部を除去する工程gをさらに含み、工程aは、基板を熱処理して基板の第3の膜が除去された領域を酸化させることにより、第1の膜を形成する工程であることが望ましい。これによれば、第1の膜としてLOCOS膜を用いるので、第1の膜を基板上の所望の位置に高精度に形成することができる。上述の態様において、工程eは、第2の膜をエピタキシャル成長させることにより、貫通孔を封止する工程であることが望ましい。これによれば、エピタキシャル成長の処理条件に応じて、空隙内を減圧した状態で貫通孔を封止することもできるし、空隙内にガスを充填した状態で貫通孔を封止することもできる。上述の態様において、工程eは、第2の膜を気相成長させることにより、貫通孔を封止する工程であってもよい。また、上述の態様において、工程eは、第2の膜を熱処理して第2の膜の一部を酸化させることにより、貫通孔を封止する工程であってもよい。本発明の他の態様において、圧力センサーデバイスの製造方法は、上述の方法を用いて圧力センサーを製造するとともに、基板の一つの面に複数の半導体素子を形成することにより圧力センサーデバイスを製造する方法であって、複数の半導体素子を形成する工程hをさらに含み、工程aは、第1の膜と、基板の一つの面に第1の膜が形成される領域とは異なる複数の領域を囲む酸化膜とを形成する工程であり、工程hは、酸化膜によって囲まれた複数の領域に、複数の半導体素子をそれぞれ形成する工程である。この態様によれば、半導体素子の素子分離膜と同時に第1の膜を形成するので、圧力センサーデバイスの製造工程を簡略化することができる。本発明の他の態様において、圧力センサーデバイスの製造方法は、上述の方法を用いて圧力センサーを製造するとともに、基板の一つの面に複数の半導体素子を形成することにより圧力センサーデバイスを製造する方法であって、基板の一つの面に第2の膜が形成される領域とは異なる複数の領域に複数の半導体素子を形成する工程hと、複数の半導体素子の上方と第2の膜の上方とにまたがる絶縁膜を形成する工程iと、第1の膜がエッチングされた領域の上方に位置する絶縁膜を除去する工程jと、をさらに含む。この態様によれば、複数の半導体素子の上方と第2の膜の上方とにまたがる絶縁膜を形成するので、第2の膜が熱などによって歪むことが抑制され、センシング感度を向上することができる。本発明の他の態様において、圧力センサーデバイスは、基板と、基板の一つの面の上方に位置するダイアフラム膜であって、基板との間に空隙を有する第1の部分と、基板の厚み方向からの平面視において空隙を囲み、基板の一つの面に固定された第2の部分と、を含むダイアフラム膜と、第1の部分の上方に位置する歪みセンサー膜と、を含む圧力センサーと、基板の一つの面のダイアフラム膜が位置する領域とは異なる領域に位置する複数の半導体素子と、複数の半導体素子の上方と、第2の部分の上方とにまたがって位置する絶縁膜と、を含む。この態様によれば、複数の半導体素子の上方と第2の部分の上方とにまたがる絶縁膜を含むので、ダイアフラム膜が熱などによって歪むことが抑制され、センシング感度を向上することができる。本発明の他の態様において、圧力センサーは、基板と、基板の一つの面の上方に位置するダイアフラム膜であって、基板との間に空隙を有する第1の部分と、基板の厚み方向からの平面視において空隙を囲み、基板の一つの面に固定された第2の部分と、を含むダイアフラム膜と、第1の部分の上方に位置する歪みセンサー膜と、基板の一つの面のダイアフラム膜が位置する領域とは異なる領域の上方と、第2の部分の上方とにまたがって位置する絶縁膜と、を含む。この態様によれば、ダイアフラム膜が位置する領域とは異なる領域の上方と第2の部分の上方とにまたがる絶縁膜を含むので、ダイアフラム膜が熱などによって歪むことが抑制され、センシング感度を向上することができる。なお、上方とは、表面を基準として、裏面に向かう方向とは反対の方向を意味する。また、ダイアフラム膜等の膜が位置する領域とは、膜が存在する場所の意味であり、膜が位置する領域とは異なる領域とは、膜が位置する領域と重なる部分がないことを意味する。以下、本発明の実施形態について詳細に説明する。なお、以下に説明する本実施形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではない。また本実施形態で説明される構成の全てが本発明の解決手段として必須であるとは限らない。また同一の構成要素には同一の参照符号を付して説明を省略する。<1.構成>図1は、本発明の実施形態に係る圧力センサー及び圧力センサーデバイスの断面図である。圧力センサーデバイス300は、圧力センサー100と、電子回路200とを含んでいる。<1-1.圧力センサー>圧力センサー100は、基板10と、基板10の上面に形成されたダイアフラム膜12dと、ダイアフラム膜12dの上面に形成された歪みセンサー膜17とを含んでいる。ダイアフラム膜12dは、基板10の上面の一部である第1の領域10aとの間に空隙11aを有する第1の部分12aと、基板10の厚み方向からの平面視において第1の領域10aを囲む領域である第2の領域10bに固定された第2の部分12bとを含んでいる。空隙11aは、ダイアフラム膜12dによって封止されている。歪みセンサー膜17は、機械的歪みによって起電力を発生する圧電体膜ZnO、PZT、AlN等、或いは、機械的歪みによって電気抵抗が変化するピエゾ抵抗膜多結晶シリコン等によって構成することができる。歪みセンサー膜17の両端には配線17aが接続され、配線17aは、例えば、アナログ増幅器、A/D変換器、信号処理回路などを構成する電子回路200に接続される。ダイアフラム膜12dの第2の部分12b上には、絶縁膜19が形成されている。この絶縁膜19は、ダイアフラム膜12dの第1の部分12a上には存在しないようになっている。また、絶縁膜19は、ダイアフラム膜12dの周辺の領域10d上にも形成されている。なお、基板10としては、単結晶シリコン等の半導体基板を用いることができる。基板10の一部には、不純物がドープされたウェル111が形成されていてもよい。また、基板10とダイアフラム膜12dとの間には、絶縁膜15が形成されていてもよい。また、配線17aにおける混信を防ぐため、ダイアフラム膜12dと歪みセンサー膜17及び配線17aとの間に絶縁膜16が形成されていてもよい。<1-2.半導体素子>基板10の上面の第3の領域10cには、トランジスター201、202などの複数の半導体素子が形成されている。第3の領域10cは、ダイアフラム膜12dが位置する第1及び第2の領域とは異なる領域である。トランジスター201、202は、例えば、基板10においてソース領域及びドレイン領域が形成されるウェル211、212と、ゲート絶縁膜221、222と、ゲート電極231、232とをそれぞれ含んでいる。基板10の第3の領域10cには、素子分離膜としての酸化膜14が形成されており、酸化膜14は、第3の領域10cを複数の領域に分割している。トランジスター201、202は、この分割された領域にそれぞれ形成されている。トランジスター201、202上には、絶縁膜19が形成されている。この絶縁膜19は、トランジスター201、202が形成される第3の領域10cだけでなく、第2の領域10b及び第4の領域10dにもまたがって形成されている。絶縁膜19には、コンタクトホール241、242が形成されており、このコンタクトホールを介して配線251、252とトランジスター201、202とがそれぞれ接続される。<1-3.実施形態の構成による作用>圧力センサー100に対して外部から与えられる圧力に従い、ダイアフラム膜12dの第1の部分12aが変形する。第1の部分12aが変形すると、この歪みが歪みセンサー膜17によって検知される。上述の構成によれば、基板10の上面に固定されたダイアフラム膜12dと基板10との間に、封止された空隙11aを設け、ダイアフラム膜12dの歪みを検出するので、圧力センサーをコンパクトな構成で実現することができる。また、絶縁膜19が、ダイアフラム膜12dの第2の部分12b上とダイアフラム膜12dの周辺の第4の領域10d上とにまたがって形成されているので、基板10に対してダイアフラム膜12dを十分な強度で固定することができる。また、基板10に固定されたダイアフラム膜12dの第2の部分12bが熱などによって歪むことが抑制され、センシング感度を向上することができる。また、上述の構成によれば、トランジスター201、202などの複数の半導体素子と圧力センサー100とを同一の基板10の同一の面上に、コンパクトに形成できる。従って、圧力センサー100と電子回路200とを含む圧力センサーデバイス300を、1チップ上に搭載することができる。また、絶縁膜19が、ダイアフラム膜12dの第2の部分12b上とトランジスター201、202が形成された第3の領域10c上とにまたがって形成されているので、基板10に対してダイアフラム膜12dを十分な強度で固定することができる。また、基板10に固定されたダイアフラム膜12dの第2の部分12bが熱などによって歪むことが抑制され、センシング感度を向上することができる。<2.圧力センサーの製造方法>図2~図12は、本発明の実施形態に係る圧力センサーの製造方法における各工程を示す図である。図2~図4においては前半工程の断面図を示し、図5~図12においては後半工程の平面図及び断面図を示す。まず、図2に示すように、単結晶シリコン基板などの基板10上に、酸化珪素などの絶縁膜15を形成し、絶縁膜15上に、窒化珪素膜13第3の膜を形成する。次に、図3に示すように、窒化珪素膜13及び絶縁膜15の一部基板10の厚み方向からの平面視における一部をエッチングして除去する。具体的には、窒化珪素膜13及び絶縁膜15のうち、基板10の上面の第1の領域10a上に位置する部分を除去する。次に、図4に示すように、基板10を熱処理して酸化膜11第1の膜を形成する。このとき、基板10の上面の一部である第1の領域10a上においては、窒化珪素膜13及び絶縁膜15が除去されているので、厚い酸化膜11が形成されるが、基板10の他の領域上第1の領域10aを囲む領域上は、窒化珪素膜13及び絶縁膜15によって覆われているので、厚い酸化膜11は形成されない。この酸化膜11は、図3において窒化珪素膜13及び絶縁膜15をエッチングするためのマスクの位置精度に従って、基板10上の所望の位置に高精度に形成することができる。次に、図5に示すように、窒化珪素膜13を除去し、さらに、酸化膜11上及び絶縁膜15上にまたがるように、多結晶シリコン等の膜12第2の膜を形成する。次に、図6に示すように、膜12を所定形状にパターニングする。このとき、膜12が酸化膜11及び酸化膜11の周囲を覆う形状となるように、膜12をパターニングする。さらに、膜12の一部に、酸化膜11へ向けて貫通する貫通孔12cを形成することにより、酸化膜11の一部を露出させる。次に、図7に示すように、貫通孔12cを介してエッチング液を導入することにより、酸化膜11をエッチングして除去する。これにより、基板10の上面の第1の領域10aと膜12とによって囲まれた空隙11aが形成される。次に、図8に示すように、膜12の貫通孔12cを封止することによって、ダイアフラム膜12dを形成する。貫通孔12cを封止する方法としては、第1に、膜12をエピタキシャル成長させる方法がある。膜12を、貫通孔12cの内面から基板10の面方向にエピタキシャル成長させることにより、貫通孔12cを封止することができる。この方法によれば、エピタキシャル成長の処理条件に応じて、空隙11aを減圧した状態で貫通孔12cを封止することもできるし、空隙11aにガスを充填した状態で貫通孔12cを封止することもできる。貫通孔12cを封止する方法としては、第2に、膜12をCVDChemicalVaporDeposition法などによって気相成長させる方法がある。膜12を、貫通孔12cの内面から基板10の面方向に気相成長させることにより、貫通孔12cを封止することができる。貫通孔12cを封止する方法としては、第3に、膜12を熱処理して、膜12の一部を酸化させる方法がある。多結晶シリコンによって構成された膜12を酸化させて酸化珪素を形成することにより、酸化した部分の体積を増加させ、貫通孔12cを封止することができる。次に、図9に示すように、ダイアフラム膜12d上に絶縁膜16を形成する。絶縁膜16としては、例えば酸化珪素膜を用いることができる。次に、図10に示すように、絶縁膜16上に、歪みセンサー膜17を形成する。歪みセンサー膜17は、図6に示す酸化膜11がエッチングされた領域の上方に形成される。歪みセンサー膜17としては、例えば、多結晶シリコンなどのピエゾ抵抗膜を用いることができる。次に、図11に示すように、歪みセンサー膜17をパターニングするとともに、歪みセンサー膜17に接続される配線17aを形成する。図11においては、ピエゾ抵抗膜からなる歪みセンサー膜17を絶縁膜16上の4箇所にパターニングし、4つの可変抵抗からなるホイートストンブリッジ回路を構成する例を示している。配線17aとしては、例えば、不純物をドープされた半導体膜を用いることができる。例えば、図10において絶縁膜16上の全体に多結晶シリコン膜を形成した場合に、この多結晶シリコン膜に不純物を局所的にドープするだけで、配線17aを形成することができる。或いは、絶縁膜16を形成せずに、多結晶シリコンによって構成されたダイアフラム膜12dそのものに不純物をドープすることにより、ダイアフラム膜12dそのものを歪みセンサー膜及び配線として用いてもよい。配線17aは、さらに金属配線18に接続される。なお、配線17aとして、パターニングされた金属層を用いてもよい。次に、図12に示すように、ダイアフラム膜12dの第2の部分12b上と、ダイアフラム膜12dが形成された領域を囲む基板10の第4の領域10d上に、絶縁膜19を形成する。以上の工程により、圧力センサー100を製造することができる。<3.圧力センサーデバイスの製造方法>図13及び図14は、本発明の実施形態に係る圧力センサーデバイスの製造方法を説明する断面図である。まず、図13Aに示すように、基板10の表面に、絶縁膜15を形成し、さらに、酸化膜11及び14を形成する。酸化膜11及び14を形成する方法は、図2~図4において説明したものと同様である。すなわち、酸化膜11及び14は、LOCOSLocalOxidationofSilicon法によって形成することができる。圧力センサーが形成される基板10の第1の領域10a上に形成される酸化膜11第1の膜は、後の工程で空隙を形成するための犠牲膜となる。電子回路200が形成される基板10の第3の領域10c上に形成される酸化膜14絶縁膜は、後の工程で素子分離膜となる。酸化膜14は、第3の領域10c内の複数の領域を囲んで形成される。なお、酸化膜11及び14を形成後、基板10の所定領域に不純物をドープすることによりウェル111、211、212を形成してもよい。ウェル211及び212は、酸化膜14に囲まれた複数の領域に形成される。次に、図13Bに示すように、酸化膜11、14上及び絶縁膜15上に、多結晶シリコン等の膜12第2の膜を形成する。この点は図5において説明したと同様である。次に、図13Cに示すように、膜12を所定形状にパターニングし、且つ貫通孔12cを形成する。この点は図6において説明したと同様である。なお、基板10の第3の領域10c上に形成された膜12は、この工程において除去される。次に、図13Dに示すように、膜12の貫通孔12cの周囲にレジスト膜Rを形成し、貫通孔12cを介してエッチング液を導入することにより、酸化膜11をエッチングして除去する。これにより、基板10の表面の第1の領域10aと膜12とによって囲まれた空隙11aが形成される。なお、基板10の第3の領域10c上に形成された酸化膜14は、レジスト膜Rによって保護されているので、エッチングされない。次に、図13Eに示すように、膜12の貫通孔12cを封止することによって、ダイアフラム膜12dを形成する。また、ダイアフラム膜12d上に絶縁膜16を形成する。この点は、図8及び図9において説明したと同様である。次に、図14Fに示すように、絶縁膜15及び16上に、歪みセンサー膜17を形成する。この点は図10において説明したと同様である。次に、図14Gに示すように、歪みセンサー膜17をパターニングするとともに、歪みセンサー膜17に接続される配線17aを形成する。この点は、図11において説明したと同様である。なお、歪みセンサー膜17として多結晶シリコン膜を用いる場合に、この多結晶シリコン膜はトランジスターのゲート電極として用いることもできる。また、絶縁膜15はトランジスターのゲート絶縁膜として用いることもできる。従って、図14Gに示すように、基板10の第3の領域10c上において、絶縁膜15上に形成された多結晶シリコン膜をゲート電極231、232として利用できるようにパターニングしてもよい。次に、図14Hに示すように、歪みセンサー膜17の側面にサイドウォール20を形成する。また、絶縁膜16の側面やトランジスターのゲート電極231、232の側面にも、同時にサイドウォールを形成してもよい。また、この段階でトランジスター201及び202のソース領域及びドレイン領域が形成されるように、基板10のウェル211及び212内に不純物をドープしてもよい。次に、図14Iに示すように、トランジスター201及び202上と、絶縁膜16及び歪みセンサー膜17上に、絶縁膜19を形成する。また、この絶縁膜19には、絶縁膜19の上面からトランジスター201及び202まで貫通するコンタクトホール241、242を形成し、これらのコンタクトホール241、242を介して、トランジスター201及び202と、絶縁膜19上の配線251、252との間が接続されるようにする。最後に、ダイアフラム膜12dの第1の部分12a上図13Bに示す酸化膜11がエッチングされた領域上の絶縁膜19を除去する。以上の工程により、圧力センサー100及び電子回路200を含む圧力センサーデバイス300が形成される。