第1のハイサイドトランジスタ、及び第1のローサイドトランジスタを有する第1のハーフブリッジ回路と、第2のハイサイドトランジスタ、及び第2のローサイドトランジスタを有する第2のハーフブリッジ回路と、を含むフルブリッジ回路と、正弦波と第1のノコギリ波とが第1のコンパレータに入力されて得られる第1の出力信号、及び前記第1のノコギリ波を生成するためのデジタル信号における上位ビットの信号を元に得られる第1の制御信号、の論理積によって得られる信号を元に、前記第1のハイサイドトランジスタ及び前記第1のローサイドトランジスタを制御する回路と、前記正弦波と前記第1のノコギリ波から位相が半波長分ずれた第2のノコギリ波とが第2のコンパレータに入力されて得られる第2の出力信号、及び前記第2のノコギリ波を生成するためのデジタル信号における上位ビットの信号を元に得られる第2の制御信号を反転した信号、の論理積によって得られる信号を元に、前記第2のハイサイドトランジスタ及び前記第2のローサイドトランジスタを制御する回路と、を含む前記フルブリッジ回路を制御するパルス幅変調回路と、を有するインバータ回路。第1のハイサイドトランジスタ、及び第1のローサイドトランジスタを有する第1のハーフブリッジ回路と、第2のハイサイドトランジスタ、及び第2のローサイドトランジスタを有する第2のハーフブリッジ回路と、を含むフルブリッジ回路と、正弦波と第1のノコギリ波とが第1のコンパレータに入力されて得られる第1の出力信号、及び前記第1のノコギリ波を生成するためのデジタル信号における上位ビットの信号を元に得られる第1の制御信号、の論理積によって得られる第1の信号により前記第1のハイサイドトランジスタを制御し、前記第1の信号を反転した信号により前記第1のローサイドトランジスタを制御する回路と、前記正弦波と前記第1のノコギリ波から位相が半波長分ずれた第2のノコギリ波とが第2のコンパレータに入力されて得られる第2の出力信号、及び前記第2のノコギリ波を生成するためのデジタル信号における上位ビットの信号を元に得られる第2の制御信号を反転した信号、の論理積によって得られる第2の信号により前記第2のハイサイドトランジスタを制御し、前記第2の信号を反転した信号により前記第2のローサイドトランジスタを制御する回路と、を含む前記フルブリッジ回路を制御するパルス幅変調回路と、を有するインバータ回路。請求項1または請求項2において、前記第1の信号及び前記第2の信号は、レベルシフタ回路を介して第1のハーフブリッジ回路、及び第2のハーフブリッジ回路の各トランジスタのゲートに供給されるインバータ回路。請求項1乃至請求項3のいずれか一において、前記正弦波は、正弦波デジタル信号生成回路により正弦波のデジタル信号を生成し、前記正弦波のデジタル信号をアナログ信号に変換して得られる信号であるインバータ回路。請求項1乃至請求項4のいずれか一において、前記第1のノコギリ波は、第1のノコギリ波デジタル信号生成回路により前記第1のノコギリ波を生成するためのデジタル信号を生成し、前記第1のノコギリ波を生成するためのデジタル信号をアナログ信号に変換して得られる信号であるインバータ回路。請求項1乃至請求項5のいずれか一において、前記第2のノコギリ波は、第2のノコギリ波デジタル信号生成回路により前記第2のノコギリ波を生成するためのデジタル信号を生成し、前記第2のノコギリ波を生成するためのデジタル信号をアナログ信号に変換して得られる信号であるインバータ回路。請求項1乃至請求項6のいずれか一に記載のインバータ回路を具備する電力変換回路。請求項7に記載の電力変換回路を具備する電気推進車両。フルブリッジ型のインバータ回路では、正弦波サイン波ともいうとノコギリ波三角波ともいうを用いて生成される、ハイサイドトランジスタ及びローサイドトランジスタのオンする期間を制御する信号を出力するパルス幅変調回路により、第1のハーフブリッジ回路及び第2のハーフブリッジ回路のスイッチングが制御される。第1のハーフブリッジ回路と第2のハーフブリッジ回路とは、交互に選択され、それぞれのハイサイドトランジスタ及びローサイドトランジスタのオンまたはオフが制御される。図12Aに簡単なハーフブリッジ回路を具備するインバータ回路について図示する。図12Aに示すインバータ回路400は、直流電源401からの直流信号が入力端子IN1及びIN2より入力され、出力端子OUT1及びOUT2により交流信号を出力する。インバータ回路400は、第1のハーフブリッジ回路402、第2のハーフブリッジ回路403、及びパルス幅変調回路404を有する。第1のハーフブリッジ回路402は、ハイサイドトランジスタ405、ローサイドトランジスタ406を有する。第2のハーフブリッジ回路403は、ハイサイドトランジスタ407、ローサイドトランジスタ408を有する。ハイサイドトランジスタ405はパルス幅変調回路404の制御信号Aによりオンまたはオフが制御される。ローサイドトランジスタ406はパルス幅変調回路404の制御信号Cによりオンまたはオフが制御される。ハイサイドトランジスタ407はパルス幅変調回路404の制御信号Bによりオンまたはオフが制御される。ローサイドトランジスタ408はパルス幅変調回路404の制御信号Dによりオンまたはオフが制御される。次いで図12Bには、正弦波及びノコギリ波の波形、図12Aで示した制御信号A乃至Dの波形についての簡単なタイミングチャートについて示している。図12Bに示すタイミングチャート図は、正弦波411及びノコギリ波412を示している。また制御信号A及びBは、同じタイミングでオンまたはオフを制御する信号である。また制御信号C及びDは、同じタイミングでオンまたはオフを制御する信号である。制御信号A乃至Dは、パルス幅を変調してオンまたはオフを制御することで、信号に歪みの小さい交流信号とすることができる。ハイサイドトランジスタ及びローサイドトランジスタのスイッチングの制御は、オンする期間を制御する信号のパルス幅を調整しつつ、交互にオンまたはオフを切り替えて動作させることが理想的である。しかしながら制御回路を構成するトランジスタのターンオン時間及び/またはターンオフ時間の遅延等により、ハイサイドトランジスタ及びローサイドトランジスタが共にオンになる場合、出力される信号に歪みが生じてしまう。具体的な例としては、図12Cに示すように、制御信号A及びC、並びに制御信号B及びDにおいてパルス幅を変調した際にパルス幅の間隔Tが狭くなる。一方で、制御回路を構成するトランジスタのターンオン時間及び/またはターンオフ時間の遅延等により、制御信号は信号波形の立ち上がりまたは立ち下がりに時間を要することとなる。その結果、ハイサイドトランジスタ及びローサイドトランジスタが共にオンになる短絡期間が増える。この短絡期間は、特に第1のハーフブリッジ回路と第2のハーフブリッジ回路とでオンまたはオフの動作を切り替える際に、出力される信号に歪みが生じてしまう。上述の課題に鑑み、本発明の一態様は、フルブリッジ型のインバータ回路の制御回路を工夫することによって、第1のハーフブリッジ回路及び第2のハーフブリッジ回路を構成するハイサイドトランジスタ及びローサイドトランジスタのスイッチングの制御中のエラーによる、出力される信号の歪みを低減することを目的とする。上記課題を解決するため本発明の一態様は、第1のハーフブリッジ回路と第2のハーフブリッジ回路におけるハイサイドトランジスタ及びローサイドトランジスタのオンまたはオフを制御する信号のパルス幅を小さくする。すなわちデューティ比の小さい信号とするものである。その結果、ハイサイドトランジスタ及びローサイドトランジスタが共にオンになる短絡期間を削減し、信号の歪みを低減するものである。本発明の一態様は、第1のハイサイドトランジスタ、及び第1のローサイドトランジスタを有する第1のハーフブリッジ回路と、第2のハイサイドトランジスタ、及び第2のローサイドトランジスタを有する第2のハーフブリッジ回路と、を含むフルブリッジ回路と、正弦波と第1のノコギリ波とが第1のコンパレータに入力されて得られる第1の出力信号、及び第1のノコギリ波を生成するためのデジタル信号における上位ビットの信号を元に得られる第1の制御信号、の論理積によって得られる信号を元に、第1のハイサイドトランジスタ及び第1のローサイドトランジスタを制御する回路と、正弦波と第1のノコギリ波から位相が半波長分ずれた第2のノコギリ波とが第2のコンパレータに入力されて得られる第2の出力信号、及び第2のノコギリ波を生成するためのデジタル信号における上位ビットの信号を元に得られる第2の制御信号を反転した信号、の論理積によって得られる信号を元に、第2のハイサイドトランジスタ及び第2のローサイドトランジスタを制御する回路と、を含むフルブリッジ回路を制御するパルス幅変調回路と、を有するインバータ回路である。本発明の一態様は、第1のハイサイドトランジスタ、及び第1のローサイドトランジスタを有する第1のハーフブリッジ回路と、第2のハイサイドトランジスタ、及び第2のローサイドトランジスタを有する第2のハーフブリッジ回路と、を含むフルブリッジ回路と、正弦波と第1のノコギリ波とが第1のコンパレータに入力されて得られる第1の出力信号、及び第1のノコギリ波を生成するためのデジタル信号における上位ビットの信号を元に得られる第1の制御信号、の論理積によって得られる第1の信号により第1のハイサイドトランジスタを制御し、第1の信号を反転した信号により第1のローサイドトランジスタを制御する回路と、正弦波と第1のノコギリ波から位相が半波長分ずれた第2のノコギリ波とが第2のコンパレータに入力されて得られる第2の出力信号、及び第2のノコギリ波を生成するためのデジタル信号における上位ビットの信号を元に得られる第2の制御信号を反転した信号、の論理積によって得られる第2の信号により第2のハイサイドトランジスタを制御し、第2の信号を反転した信号により第2のローサイドトランジスタを制御する回路と、を含むフルブリッジ回路を制御するパルス幅変調回路と、を有するインバータ回路である。本発明の一態様において、第1の信号及び第2の信号は、レベルシフタ回路を介して第1のハーフブリッジ回路、及び第2のハーフブリッジ回路の各トランジスタのゲートに供給されるインバータ回路でもよい。本発明の一態様において、正弦波は、正弦波デジタル信号生成回路により正弦波のデジタル信号を生成し、正弦波のデジタル信号をアナログ信号に変換して得られる信号であるインバータ回路でもよい。本発明の一態様において、第1のノコギリ波は、第1のノコギリ波デジタル信号生成回路により第1のノコギリ波を生成するためのデジタル信号を生成し、第1のノコギリ波を生成するためのデジタル信号をアナログ信号に変換して得られる信号であるインバータ回路でもよい。本発明の一態様において、第2のノコギリ波は、第2のノコギリ波デジタル信号生成回路により第2のノコギリ波を生成するためのデジタル信号を生成し、第2のノコギリ波を生成するためのデジタル信号をアナログ信号に変換して得られる信号であるインバータ回路でもよい。フルブリッジ型のインバータ回路の制御回路を工夫することによって、第1のハーフブリッジ回路及び第2のハーフブリッジ回路を構成するハイサイドトランジスタ及びローサイドトランジスタのスイッチングの制御中のエラーによる、出力される信号の歪みを低減することができる。以下、本発明の実施の形態について図面を参照しながら説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って本実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同じ物を指し示す符号は異なる図面間において共通とする。なお、各実施の形態の図面等において示す各構成の、大きさ、層の厚さ、信号波形、または領域は、明瞭化のために誇張されて表記している場合がある。よって、必ずしもそのスケールに限定されない。なお本明細書にて用いる第1、第2、第3、乃至第NNは自然数という用語は、構成要素の混同を避けるために付したものであり、数的に限定するものではないことを付記する。なお自然数は、特に断りのない限り、1以上として説明する。実施の形態1図1A、Bでは、本発明の一態様に係るフルブリッジ型のインバータ回路の構成を示す。図1Aには、フルブリッジ型のインバータ回路におけるハーフブリッジ回路の構成を示している。図1Aに示すインバータ回路100は、直流電源101からの直流信号が入力端子IN1及びIN2より入力され、出力端子OUT1及びOUT2により交流信号を出力する。インバータ回路100は、第1のハーフブリッジ回路102、第2のハーフブリッジ回路103、及びパルス幅変調回路104を有する。第1のハーフブリッジ回路102は、ハイサイドトランジスタ105、ローサイドトランジスタ106を有する。第2のハーフブリッジ回路103は、ハイサイドトランジスタ107、ローサイドトランジスタ108を有する。ハイサイドトランジスタ105のソース端子とドレイン端子との間にはダイオード素子109を設ける。ローサイドトランジスタ106のソース端子とドレイン端子との間にはダイオード素子110を設ける。ハイサイドトランジスタ107のソース端子とドレイン端子との間にはダイオード素子111を設ける。ローサイドトランジスタ108のソース端子とドレイン端子との間にはダイオード素子112を設ける。なお以下の図でダイオード素子109乃至ダイオード素子112は動作に特に寄与しないため、省略して説明することとする。また、第1のハーフブリッジ回路102及び第2のハーフブリッジ回路103をまとめて、フルブリッジ回路ともいう。また、ハイサイドトランジスタ105、ローサイドトランジスタ106、ハイサイドトランジスタ107、及びローサイドトランジスタ108のゲート端子は、パルス幅変調回路104に接続されており、各トランジスタのオンまたはオフ導通状態または非導通状態ともいうが制御される。なお、ハイサイドトランジスタ105、ローサイドトランジスタ106、ハイサイドトランジスタ107、及びローサイドトランジスタ108は、スイッチング素子と機能するものであり、単にスイッチと呼ぶこともある。図1Aの構成において、ハイサイドトランジスタ105、ローサイドトランジスタ106、ハイサイドトランジスタ107、及びローサイドトランジスタ108に適用可能なトランジスタの種類に限定はなく、非晶質シリコンや多結晶シリコンに代表される非単結晶半導体膜を用いた薄膜トランジスタTFT、半導体基板やSOI基板を用いて形成されるトランジスタ、MOS型トランジスタ、接合型トランジスタ、バイポーラトランジスタなどを適用することができる。なお本実施の形態の説明では、単極性のトランジスタとしてnチャネル型のトランジスタを例に挙げて説明を行うが、他のトランジスタを用いる構成としてもよい。例えば単極性のトランジスタとしてpチャネル型のトランジスタを用いる構成としてもよいし、pチャネル型のトランジスタとnチャネル型のトランジスタとを組み合わせた構成としてもよい。次いで図1Bでは、図1Aにおけるパルス幅変調回路104の構成について、詳細に示したものである。図1Bに示すパルス幅変調回路104は、正弦波デジタル信号生成回路121、正弦波デジタルアナログ変換回路122正弦波D/A変換回路ともいう、第1のノコギリ波デジタル信号生成回路123、第1のノコギリ波デジタルアナログ変換回路124第1のノコギリ波D/A変換回路ともいう、第2のノコギリ波デジタル信号生成回路125、第2のノコギリ波デジタルアナログ変換回路126第2のノコギリ波D/A変換回路ともいう、第1のコンパレータ127第1の比較回路ともいう、第2のコンパレータ128第2の比較回路ともいう、NOT回路129インバータ、否定回路ともいう、第1のAND回路130論理積回路ともいう、第2のAND回路131論理積回路ともいう、第1のレベルシフタ回路132、NOT回路133、第2のレベルシフタ回路134、第3のレベルシフタ回路135、NOT回路136、及び第4のレベルシフタ回路137を有する。正弦波デジタル信号生成回路121は、正弦波を生成するためのデジタル信号を出力する回路である。正弦波デジタルアナログ変換回路122は、正弦波デジタル信号生成回路121からのデジタル信号を元にアナログ信号の正弦波を出力する回路である。第1のノコギリ波デジタル信号生成回路123は、第1のノコギリ波を生成するためのデジタル信号を生成する回路である。第1のノコギリ波デジタルアナログ変換回路124は、第1のノコギリ波デジタル信号生成回路123からのデジタル信号を元にアナログ信号の第1のノコギリ波を出力する回路である。第2のノコギリ波デジタル信号生成回路125は、第2のノコギリ波を生成するためのデジタル信号を生成する回路である。第2のノコギリ波デジタルアナログ変換回路126は、第2のノコギリ波デジタル信号生成回路125からのデジタル信号を元にアナログ信号の第2のノコギリ波を出力する回路である。なお第1のノコギリ波と第2のノコギリ波とは、1/2周期遅れた進んだ関係の信号である。第1のコンパレータ127は、非反転入力端子に正弦波デジタルアナログ変換回路122より正弦波が入力される。また第1のコンパレータ127は、反転入力端子に第1のノコギリ波デジタルアナログ変換回路124より第1のノコギリ波が入力される。第2のコンパレータ128は、非反転入力端子に第2のノコギリ波デジタルアナログ変換回路126より第2のノコギリ波が入力される。また第2のコンパレータ128は、反転入力端子に正弦波デジタルアナログ変換回路122より正弦波が入力される。第1のAND回路130は、第1の入力端子に第1のコンパレータ127の出力信号が入力される。また第1のAND回路130は、第2の入力端子に、第1のノコギリ波デジタル信号生成回路123の第1の制御信号が入力される。第1の制御信号は、第1のノコギリ波を生成するためのデジタル信号における上位ビットの信号を元に得られる信号である。第2のAND回路131は、第1の入力端子に第2のコンパレータ128の出力信号が入力される。また第2のAND回路131は、第2の入力端子に、第2のノコギリ波デジタル信号生成回路125の第2の制御信号をNOT回路129に入力し出力される信号が入力される。第2の制御信号は、第2のノコギリ波を生成するためのデジタル信号における上位ビットの信号を元に得られる信号である。第1のレベルシフタ回路132は、第1のAND回路130の出力端子より得られる信号の電圧レベルを、ハイサイドトランジスタ105をオンにするのに十分な電圧レベルに昇圧するための回路である。第2のレベルシフタ回路134は、第1のAND回路130の出力端子より得られる信号をNOT回路133に入力し出力される信号の電圧レベルを、ローサイドトランジスタ106をオンにするのに十分な電圧レベルに昇圧するための回路である。第3のレベルシフタ回路135は、第2のAND回路131の出力端子より得られる信号の電圧レベルを、ハイサイドトランジスタ107をオンにするのに十分な電圧レベルに昇圧するための回路である。第4のレベルシフタ回路137は、第2のAND回路131の出力端子より得られる信号をNOT回路136に入力し出力される信号の電圧レベルを、ローサイドトランジスタ108をオンにするのに十分な電圧レベルに昇圧するための回路である。なお、第1のレベルシフタ回路132、第2のレベルシフタ回路134、第3のレベルシフタ回路135、及び第4のレベルシフタ回路137は、第1のAND回路130及び第2のAND回路131より出力される信号の電圧レベルが、ハイサイドトランジスタ105、ローサイドトランジスタ106、ハイサイドトランジスタ107、及びローサイドトランジスタ108をオンにするのに十分な電圧レベルであれば省略することも可能である。次いで図1Bで説明したパルス幅変調回路104の動作について説明するため、各回路より出力される信号に符号を付して説明していくことにする。なお以下の説明では、正弦波デジタルアナログ変換回路122の出力信号を図2に示すようにaで表す。また第1のノコギリ波デジタルアナログ変換回路124の出力信号を図2に示すようにbで表す。また第2のノコギリ波デジタルアナログ変換回路126の出力信号を図2に示すようにcで表す。また第1のコンパレータ127の出力信号を図2に示すようにdで表す。また第2のコンパレータ128の出力信号を図2に示すようにeで表す。また第1のノコギリ波デジタル信号生成回路123より出力される第1の制御信号を図2に示すようにfで表す。また第2のノコギリ波デジタル信号生成回路125より出力される第2の制御信号を図2に示すようにgで表す。またNOT回路129の出力信号を図2に示すようにhで表す。また第1のAND回路130の出力信号第1の信号ともいうを図2に示すようにiで表す。また第2のAND回路131の出力信号第2の信号ともいうを図2に示すようにjで表す。またNOT回路133の出力信号を図2に示すようにkで表す。またNOT回路136の出力信号を図2に示すようにlで表す。次いで図3Aでは、正弦波デジタルアナログ変換回路122の出力信号である正弦波の波形、及び第1のノコギリ波デジタルアナログ変換回路124の出力信号である第1のノコギリ波の波形について示している。なお、正弦波と第1のノコギリ波の関係は、図3Aに示すように、最大の電圧レベルと最小の電圧レベルの差で見積もられる電圧振幅が同じ信号となる。なお正弦波の周波数が例えば50Hz程度であるのに対し、第1のノコギリ波の周波数は250kHz程度とすることが好ましい。第1のノコギリ波の周波数を正弦波の周波数より大きくすることで、インバータ回路100で交流信号を得る際に歪みの小さい交流信号とすることができる。なお以下の説明で正弦波と第1のノコギリ波を図示する際は、説明のため、誇張した表記または略した表記とすることもある。例えば、正弦波と第1のノコギリ波との大小関係により得られる信号は、図示できる分解能の程度まで図示するに留めるものとする。次いで図3Bでは図3Aと同じく、正弦波デジタルアナログ変換回路122の出力信号である正弦波の波形、及び第1のノコギリ波デジタルアナログ変換回路124の出力信号である第1のノコギリ波の波形について拡大した波形図を示している。また図3Cには、図3Bの正弦波デジタルアナログ変換回路122の出力信号である正弦波の波形、及び第1のノコギリ波デジタルアナログ変換回路124の出力信号である第1のノコギリ波の波形についてさらに拡大した波形図を示している。図3B、図3Cに示すように、第1のコンパレータ127の出力信号は、正弦波の電圧レベルが第1のノコギリ波の電圧レベルよりも高い場合に、高い電圧レベル以下、Hレベルの出力信号となる。逆に第1のノコギリ波の電圧レベルが正弦波の電圧レベルよりも高い場合に、低い電圧レベル以下、Lレベルの出力信号となる。従って、図3B、図3Cに示すように、第1のコンパレータ127の出力信号として、パルス幅の変調した信号が得られることとなる。次いで図4Aには、図3Aと同様にして、正弦波デジタルアナログ変換回路122の出力信号である正弦波の波形、及び第2のノコギリ波デジタルアナログ変換回路126の出力信号である第2のノコギリ波の波形についての波形図を示している。なお、正弦波と第2のノコギリ波の関係は、図4Aに示すように、最大の電圧レベルと最小の電圧レベルの差で見積もられる電圧振幅が同じ信号となる。なお第2のノコギリ波の周波数は、第1のノコギリ波と同じ周波数、例えば250kHz程度とすることが好ましい。なお第2のノコギリ波は、上述したように、第1のノコギリ波と1/2周期遅れた進んだ関係の信号である。次いで図4Bでは図4Aと同じく、正弦波デジタルアナログ変換回路122の出力信号である正弦波の波形、及び第2のノコギリ波デジタルアナログ変換回路126の出力信号である第2のノコギリ波の波形について拡大した波形図を示している。また図4Cには、図4Bの正弦波デジタルアナログ変換回路122の出力信号である正弦波の波形、及び第2のノコギリ波デジタルアナログ変換回路126の出力信号である第2のノコギリ波の波形についてさらに拡大した波形図を示している。図4B、図4Cに示すように、第2のコンパレータ128の出力信号は、第2のノコギリ波の電圧レベルが正弦波の電圧レベルよりも高い場合に、Hレベルの出力信号となる。逆に正弦波の電圧レベルが第2のノコギリ波の電圧レベルよりも高い場合に、Lレベルの出力信号となる。従って、図4B、図4Cに示すように、第2のコンパレータ128の出力信号として、パルス幅の変調した信号が得られることとなる。次いで、図5Aでは、第1のノコギリ波デジタル信号生成回路123より出力される第1の制御信号の波形図について説明する。第1の制御信号は、上述したように第1のノコギリ波を生成するためのデジタル信号における上位ビットの信号を元に得られる信号である。図5Aを参照して説明すると第1の制御信号は、第1のノコギリ波の最大の電圧レベルを1、最小の電圧レベルを0、とした場合に、ノコギリ波の電圧レベルが0.5よりも高い期間、Hレベルの出力信号となる信号である。従って、第1の制御信号は、図5Aに示すようにデューティ比50の矩形波となる。第1の制御信号について、簡単な構成を挙げて図5Bで説明する。図5Bでは、第1の制御信号が生成される第1のノコギリ波を生成するためのデジタル信号を2ビットのデジタル信号として考える。すなわち、00、01、10、11の4値を元にデジタルアナログ変換を行い、第1のノコギリ波を得る元の信号である。図5Bで第1のノコギリ波を生成するためのデジタル信号における上位ビットの信号は、10、11となる期間であり、上述のデューティ比50の矩形波が得られる。なお第2のノコギリ波デジタル信号生成回路125より出力される第2の制御信号についても、第1の制御信号と同様である。次いで図6では、第1のノコギリ波及び第2のノコギリ波について示し、併せて第1の制御信号及び第2の制御信号についての波形図を示している。第1のノコギリ波と第2のノコギリ波とは、上述したように、1/2周期遅れた進んだ関係の信号である。そのため、得られる第1の制御信号及び第2の制御信号は、図6に示すように、逆位相の矩形波である。従って第2の制御信号をNOT回路129に入力し出力される信号図6のhは、第1の制御信号と同位相となる。図3B、図3Cに示すように、第1のコンパレータ127の出力信号は、正弦波の電圧レベルが第1のノコギリ波の電圧レベルよりも高い場合に、Hレベルの出力信号となる。逆に第1のノコギリ波の電圧レベルが正弦波の電圧レベルよりも高い場合に、Lレベルの出力信号となる。従って、図3B、図3Cに示すように、第1のコンパレータ127の出力信号として、周波数の変調した信号が得られることとなる。同様に、図4B、図4Cに示すように、第2のコンパレータ128の出力信号は、第2のノコギリ波の電圧レベルが正弦波の電圧レベルよりも高い場合に、Hレベルの出力信号となる。逆に正弦波の電圧レベルが第2のノコギリ波の電圧レベルよりも高い場合に、Lレベルの出力信号となる。従って、図4B、図4Cに示すように、第2のコンパレータ128の出力信号として、周波数の変調した信号が得られることとなる。以上説明した図1Bの各回路の出力信号の関係について、図7、図8に示すタイミングチャート図を用いて説明する。なお図7では、第1のノコギリ波及び第2のノコギリ波の最大の電圧レベルを1、最小の電圧レベルを0として、正弦波の電圧レベルが0.5より大きい一定の値sとした場合0.5<s<1を具体例として説明する。また図8では、第1のノコギリ波及び第2のノコギリ波の最大の電圧レベルを1、最小の電圧レベルを0として、正弦波の電圧レベルが0.5より小さい一定の値tとした場合0<t<0.5を具体例として説明する。図7に示す第1のノコギリ波と正弦波により、第1のコンパレータ127、第1のAND回路130を介して得られる第1のAND回路130の出力信号図7のiは、第1のコンパレータ127の出力信号よりもデューティ比の小さい信号として得られる。第1のAND回路130の出力信号は、第1のコンパレータ127の出力信号よりも、デューティ比が小さく、且つ周波数の変調した信号である。また、NOT回路133の出力信号図7のkは、第1のAND回路130の出力信号が反転した信号が得られる。なおデューティ比は、パルスとしてHレベルまたはLレベルが出現する期間の割合である。第1のAND回路130の出力信号でいえば、Hレベルの信号が出現する期間の割合である。NOT回路133の出力信号でいえば、Lレベルの信号が出現する期間の割合である。また図7に示す第2のノコギリ波と正弦波により、第2のコンパレータ128、第2のAND回路131を介して得られる第2のAND回路131の出力信号図7のjは、Lレベルの信号として得られる。また、NOT回路136の出力信号図7のlは、第2のAND回路131の出力信号が反転したHレベルの信号が得られる。図7と同様にして、図8に示す第1のノコギリ波と正弦波により、第1のコンパレータ127、第1のAND回路130を介して得られる第1のAND回路130の出力信号図8のiはLレベルの信号として得られる。また、NOT回路133の出力信号図8のkは、第1のAND回路130の出力信号が反転したHレベルの信号が得られる。また図7と同様にして、図8に示す第2のノコギリ波と正弦波により、第2のコンパレータ128、第2のAND回路131を介して得られる第2のAND回路131の出力信号図8のjは、第2のコンパレータ128の出力信号よりもデューティ比の小さい信号として得られる。第2のAND回路131の出力信号は、第2のコンパレータ128の出力信号よりも、デューティ比が小さく、且つ周波数の変調した信号である。また、NOT回路136の出力信号図8のlは、第2のAND回路131の出力信号が反転した信号が得られる。以上図7、図8で説明したように、図7に示す第1のノコギリ波と正弦波により得られる第1のAND回路130の出力信号図7のi及びNOT回路133の出力信号図7のk、並びに図8に示す第2のノコギリ波と正弦波により得られる第2のAND回路131の出力信号図8のj及びNOT回路136の出力信号図8のlは、第1のコンパレータ127及び第2のコンパレータ128の出力信号よりもデューティ比の小さい信号として得られる。具体的な例としては、図9に示す波形図のように、第1のAND回路130または第2のAND回路131で第1の制御信号と第一の比較回路127の出力信号または第2の制御信号をNOT回路129で反転した信号と第二の比較回路128の出力信号と論理積をとった分図9の点線部分901、パルス幅の間隔Tが広くなる。その結果、ハイサイドトランジスタ及びローサイドトランジスタが共にオンになる短絡期間を削減することができる。この短絡期間の削減により、特に第1のハーフブリッジ回路と第2のハーフブリッジ回路とでオンまたはオフの動作を切り替える際の出力される信号の歪みを低減することができる。従って、本実施の形態の構成により、第1の制御信号及び第2の制御信号を用いて論理積をとるといった簡単な構成を追加することでデューティ比の小さい信号を得ることができる。そしてハイサイドトランジスタ及びローサイドトランジスタが共にオンになる短絡期間を削減し、第1のハーフブリッジ回路と第2のハーフブリッジ回路とでオンまたはオフの動作を切り替える際の出力される信号の歪みを低減することができる。実施の形態2本実施の形態では、上記実施の形態1で説明したインバータ回路を具備する電力変換回路電源回路ともいうの構成の一形態について説明する。図10に電力変換回路の一形態について示す。図10に示す電力変換回路は、交流電源601と、スイッチ602と、コンバータ回路603と、インバータ回路604と、変圧器605と、コンバータ回路606と、負荷607と、を有している。コンバータ回路603と、インバータ回路604と、変圧器605と、コンバータ回路606とが、電力変換回路を構成している。図10に示すコンバータ回路603には、スイッチ602をオンにすることで交流電源601より交流信号が入力される。コンバータ回路603は、当該交流信号の電圧を降圧し、整流化及び平滑化された直流信号としてインバータ回路に入力する。インバータ回路604に入力された直流信号は上記実施の形態1の各構成によって交流信号に変換され、出力される。すなわち、インバータ回路604より出力される交流信号は、信号の歪みを低減した信号が得られることとなる。変圧器605は、一次コイルと二次コイルを有している。一次コイル側よりインバータ回路604からの交流信号が入力され、二次コイル側より変圧された交流信号を得ることができる。インバータ回路604からの交流信号の電圧は、予めコンバータ回路603により降圧しておくことで、変圧器605の小型化が図れるため好適である。図10に示すコンバータ回路606には、変圧器605より交流信号が入力される。コンバータ回路606は、当該交流信号の電圧レベルを、負荷を駆動するための電圧レベルに昇圧し、次いで整流化及び平滑化がなされることで、所望の電圧レベルの直流信号が得られる。当該直流信号は、負荷607に入力され、負荷607が動作する。なお、本実施の形態において、各々の図で述べた内容は、別の実施の形態で述べた内容に対して、適宜、組み合わせ、または置き換えなどを自由に行うことができる。実施の形態3本実施の形態では、実施の形態2で説明した電力変換回路の用途について説明する。実施の形態2で説明した電力変換回路は、例えば、バッテリー等の電力で駆動する電気推進車両等に使用することができる。図11を参照して、電気推進車両の応用例について説明する。図11Aは、電力変換回路を具備する電気推進車両の応用例として、電動自転車1010を示している。電動自転車1010は、モーター部1011に電流を流すことによって動力を得るものである。また電動自転車1010は、モーター部1011に流す電流を供給するためのバッテリー1012、及び電力変換回路1013を有する。なお図11Aでは、バッテリー1012を充電するための手段として特に図示しないが、別途発電機等を設けて充電する構成でもよい。実施の形態2で説明した電力変換回路は、電力変換回路1013に用いることができる。そのため電力変換回路1013が具備するインバータ回路より出力される信号の歪みを低減することができ、不具合の低減された電動自転車1010の駆動を実現できる。なお、図11Aではペダルを図示したが、なくてもよい。図11Bは、電力変換回路を具備する電気推進車両の応用例として、電気自動車1020を示している。電気自動車1020は、モーター部1021に電流を流すことによって動力を得るものである。また電気自動車1020は、モーター部1021に流す電流を供給するためのバッテリー1022、及び電力変換回路1023を有する。なお図11Bでは、バッテリー1022を充電するための手段として特に図示しないが、別途発電機等を設けて充電する構成でもよい。実施の形態2で説明した電力変換回路は、電力変換回路1023に用いることができる。そのため電力変換回路1023が具備するインバータ回路より出力される信号の歪みを低減することができ、不具合の低減された電気自動車1020の駆動を実現できる。なお、本実施の形態において、各々の図で述べた内容は、別の実施の形態で述べた内容に対して、適宜、組み合わせ、または置き換えなどを自由に行うことができる。