"画面表示時において、信号ハイ期間にハイ電圧を、前記信号ハイ期間以外の期間である信号ロー期間にロー電圧を、ゲート信号線に印加する、シフトレジスタ基本回路を、備える、ゲート信号線駆動回路であって、前記シフトレジスタ基本回路は、画面表示時には前記信号ハイ期間にハイ電圧となる所定の周期のクロック信号が入力されるクロック電圧線が入力側に接続されるとともに、前記信号ハイ期間に応じてスイッチにオン電圧が印加され、前記信号オフ期間に応じて該スイッチにオフ電圧が印加され、オン状態において前記ゲート信号線に前記クロック信号線の電圧を印加する、ゲート線ハイ電圧印加回路と、画面表示時にはロー電圧となる第1基準電圧線が入力側に接続されるとともに、前記信号ロー期間に応じてスイッチにオン電圧が印加され、前記信号ハイ期間に応じて該スイッチにオフ電圧が印加され、オン状態において前記ゲート信号線に前記第1基準電圧線の電圧を印加する、ゲート線ロー電圧印加回路と、を、備え、前記シフトレジスタ基本回路は、画面非表示の所定の期間に、前記ゲート線ロー電圧印加回路のスイッチにオフ電圧が印加される、ことを特徴とする、ゲート信号線駆動回路。画面非表示の所定の期間に、前記第1基準電圧線がハイ電圧となる、ことを特徴とする、請求項1に記載のゲート信号線駆動回路。前記シフトレジスタ基本回路は、画面表示時にはオフ電圧となる第2基準電圧線が入力側に接続されるとともに、前記信号ロー期間に応じてスイッチにオン電圧が印加され、前記信号ハイ期間に応じて該スイッチにオフ電圧が印加され、オン状態において前記ゲート線ハイ電圧印加回路のスイッチに前記第2基準電圧線の電圧を印加する、ハイ電圧印加オフ制御回路、をさらに備え、前記シフトレジスタ基本回路は、画面非表示の前記所定の期間に、前記ハイ電圧印加オフ制御回路のスイッチにオフ電圧が印加される、ことを特徴とする、請求項1に記載のゲート信号線駆動回路。画面非表示の所定の期間に、前記第2基準電圧線がオン電圧となる、ことを特徴とする、請求項1に記載のゲート信号線駆動回路。前記第2基準電圧線は、前記第1基準電圧線と接続されており、前記第2基準電圧線のオフ電圧は前記第1基準電圧線のロー電圧と等しく、前記第2基準電圧線のオン電圧は前記第1基準電圧線のハイ電圧と等しい、ことを特徴とする、請求項3に記載のゲート信号線駆動回路。前記シフトレジスタ基本回路は、画面非表示の前記所定の期間に、オン状態となって、前記ゲート信号線にハイ電圧を印加する、画面非表示時ゲート線ハイ電圧印加回路、をさらに備える、請求項1に記載のゲート信号線駆動回路。前記シフトレジスタ基本回路は、画面表示時には前記所定の周期であって前記クロック信号とは異なる位相のクロック信号が入力される他のクロック電圧線が入力側に接続され、前記異なる位相のクロック信号がハイ電圧であるときオン状態となり該異なる位相のクロック信号の電圧を出力側に印加するオン印加スイッチング素子を備える、ロー電圧印加オン制御回路と、前記オン印加スイッチング素子の出力側と、前記ゲート線ロー電圧印加回路のスイッチと、の間に設けられ、画面表示時にはオン状態となり電気的に接続し、画面非表示の前記所定の期間にはオフ状態となって電気的に絶縁する、画面非表示オフ制御スイッチング素子と、をさらに備え、前記ゲート線ロー電圧印加回路のスイッチに印加されるオン電圧は、前記異なる位相のクロック信号のハイ電圧に等しい、ことを特徴とする、請求項1に記載のゲート信号線駆動回路。前記シフトレジスタ基本回路は、画面表示時には前記所定の周期であって前記クロック信号とは異なる位相のクロック信号が入力される他のクロック電圧線が入力側に接続され、前記異なる位相のクロック信号がハイ電圧であるときオン状態となり該異なる位相のクロック信号の電圧を出力側に印加するオン印加スイッチング素子を備える、ロー電圧印加オン制御回路と、前記オン印加スイッチング素子の出力側と、前記ゲート線ロー電圧印加回路のスイッチ及び前記ハイ電圧印加オフ制御回路のスイッチと、の間に設けられ、画面表示時にはオン状態となり電気的に接続し、画面非表示の前記所定の期間にはオフ状態となって電気的に絶縁する、画面非表示オフ制御スイッチング素子と、をさらに備え、前記ゲート線ロー電圧印加回路のスイッチと前記ハイ電圧印加オフ制御回路のスイッチは電気的に接続されているとともに、前記ゲート線ロー電圧印加回路のスイッチに印加されるオン電圧及び前記ハイ電圧印加オフ制御回路のスイッチに印加されるオン電圧は、前記異なる位相のクロック信号のハイ電圧とともに等しい、ことを特徴とする、請求項3に記載のゲート信号線駆動回路。前記シフトレジスタ基本回路は、画面非表示の前記所定の期間に、オン状態となって、前記ゲート線ロー電圧印加回路のスイッチにオフ電圧を印加する、画面非表示時スイッチオフ電圧印加回路、をさらに備える、請求項7に記載のゲート信号線駆動回路。前記シフトレジスタ基本回路は、画面非表示の前記所定の期間に、オン状態となって、前記ゲート線ロー電圧印加回路のスイッチ及び前記ハイ電圧印加オフ制御回路のスイッチにともにオフ電圧を印加する、画面非表示時スイッチオフ電圧印加回路、をさらに備える、請求項8に記載のゲート信号線駆動回路。画面非表示の前記所定の期間に、前記他のクロック電圧線がハイ電圧で維持される、ことを特徴とする、請求項9又は請求項10に記載のゲート信号線駆動回路。画面表示時において、他の信号ハイ期間にハイ電圧を、前記他の信号ハイ期間以外の期間である他の信号ロー期間にロー電圧を、画面非表示の前記所定の期間に、ハイ電圧を、他のゲート信号線に印加する、他のシフトレジスタ基本回路を、さらに備え、前記シフトレジスタ基本回路は、前記他のゲート信号線がスイッチに接続され、前記他のゲート信号線にハイ電圧が印加されるとオン状態となり、画面非表示時の前記所定の期間において、前記ゲート線ハイ電圧印加回路のスイッチにオン電圧を印加する、画面非表示ハイ電圧印加オン制御回路を、さらに備える、ことを特徴とする、請求項3に記載のゲート信号線駆動回路。画面非表示の前記所定の期間に、前記クロック電圧線がハイ電圧で維持される、ことを特徴とする、請求項12に記載のゲート信号線駆動回路。請求項6又は請求項13に記載のゲート信号線駆動回路と、前記ゲート信号線に接続される画素回路と、を備え、前記画素回路は、前記ゲート信号線のハイ電圧によりオン状態となり、入力側が接続されている映像信号線の電圧を、出力側に供給する、画素スイッチング素子を備えている、ことを特徴とする、表示装置。前記画素回路の表示側と反対側に、光源をさらに備え、画面非表示の前記所定の期間は、起動中であって前記光源が点灯していない期間に含まれる、ことを特徴とする、請求項14に記載の表示装置。請求項1乃至請求項13のいずれかに記載のゲート信号線駆動回路、を備える、表示装置。通常の画面表示時において、1フレーム期間のうち、信号ロー期間はほとんどの期間を占めているため、ゲート線ロー電圧印加回路SWAは、長時間にわたって、オンされた状態に保たれる。この間、ゲート線ロー電圧印加回路SWAのスイッチには、長時間にわたって、ハイ電圧が印加されることとなる。一般に、スイッチング素子のスイッチに長時間にわたってDC電圧としてオン電圧が印加されると、スイッチング素子の閾値電圧VTHが正側にシフトして、スイッチング素子の特性が劣化する。ゲート線ロー電圧印加回路SWAの閾値電圧VTHが正側にシフトすることにより、信号ロー期間に応じて、ゲート線ロー電圧印加回路SWAが安定的にロー電圧線VGLのロー電圧を、出力端子OUTに接続されるゲート信号線に印加することが出来ず、ゲート信号Gnにノイズが生じ、特性が劣化する。本発明は、このような課題を鑑みて、長時間にわたってオン電圧が印加されているスイッチング素子の特性劣化を抑制し、ゲート信号線駆動回路としての性能の低下が抑制されるゲート信号線駆動回路、及び、それを用いた表示装置の提供にある。1上記課題を解決するために、本発明に係るゲート信号線駆動回路は、画面表示時において、信号ハイ期間にハイ電圧を、前記信号ハイ期間以外の期間である信号ロー期間にロー電圧を、ゲート信号線に印加する、シフトレジスタ基本回路を、備える、ゲート信号線駆動回路であって、前記シフトレジスタ基本回路は、画面表示時には前記信号ハイ期間にハイ電圧となる所定の周期のクロック信号が入力されるクロック電圧線が入力側に接続されるとともに、前記信号ハイ期間に応じてスイッチにオン電圧が印加され、前記信号オフ期間に応じて該スイッチにオフ電圧が印加され、オン状態において前記ゲート信号線に前記クロック信号線の電圧を印加する、ゲート線ハイ電圧印加回路と、画面表示時にはロー電圧となる第1基準電圧線が入力側に接続されるとともに、前記信号ロー期間に応じてスイッチにオン電圧が印加され、前記信号ハイ期間に応じて該スイッチにオフ電圧が印加され、オン状態において前記ゲート信号線に前記第1基準電圧線の電圧を印加する、ゲート線ロー電圧印加回路と、を、備え、前記シフトレジスタ基本回路は、画面非表示の所定の期間に、前記ゲート線ロー電圧印加回路のスイッチにオフ電圧が印加される、ことを特徴とする。2上記1に記載のゲート信号線駆動回路であって、画面非表示の所定の期間に、前記第1基準電圧線がハイ電圧となってもよい。3上記1又は2に記載のゲート信号線駆動回路であって、前記シフトレジスタ基本回路は、画面表示時にはオフ電圧となる第2基準電圧線が入力側に接続されるとともに、前記信号ロー期間に応じてスイッチにオン電圧が印加され、前記信号ハイ期間に応じて該スイッチにオフ電圧が印加され、オン状態において前記ゲート線ハイ電圧印加回路のスイッチに前記第2基準電圧線の電圧を印加する、ハイ電圧印加オフ制御回路、をさらに備え、前記シフトレジスタ基本回路は、画面非表示の前記所定の期間に、前記ハイ電圧印加オフ制御回路のスイッチにオフ電圧が印加されてもよい。4上記3に記載のゲート信号線駆動回路であって、画面非表示の所定の期間に、前記第2基準電圧線がオン電圧となってもよい。5上記3又は4に記載のゲート信号線駆動回路であって、前記第2基準電圧線は、前記第1基準電圧線と接続されており、前記第2基準電圧線のオフ電圧は前記第1基準電圧線のロー電圧と等しく、前記第2基準電圧線のオン電圧は前記第1基準電圧線のハイ電圧と等しくてもよい。6上記1乃至5のいずれかに記載のゲート信号線駆動回路であって、前記シフトレジスタ基本回路は、画面非表示の前記所定の期間に、オン状態となって、前記ゲート信号線にハイ電圧を印加する、画面非表示時ゲート線ハイ電圧印加回路、をさらに備えていてもよい。7上記1又は2に記載のゲート信号線駆動回路であって、前記シフトレジスタ基本回路は、画面表示時には前記所定の周期であって前記クロック信号とは異なる位相のクロック信号が入力される他のクロック電圧線が入力側に接続され、前記異なる位相のクロック信号がハイ電圧であるときオン状態となり該異なる位相のクロック信号の電圧を出力側に印加するオン印加スイッチング素子を備える、ロー電圧印加オン制御回路と、前記オン印加スイッチング素子の出力側と、前記ゲート線ロー電圧印加回路のスイッチと、の間に設けられ、画面表示時にはオン状態となり電気的に接続し、画面非表示の前記所定の期間にはオフ状態となって電気的に絶縁する、画面非表示オフ制御スイッチング素子と、をさらに備え、前記ゲート線ロー電圧印加回路のスイッチに印加されるオン電圧は、前記異なる位相のクロック信号のハイ電圧に等しくてもよい。8上記3乃至5のいずれかに記載のゲート信号線駆動回路であって、前記シフトレジスタ基本回路は、画面表示時には前記所定の周期であって前記クロック信号とは異なる位相のクロック信号が入力される他のクロック電圧線が入力側に接続され、前記異なる位相のクロック信号がハイ電圧であるときオン状態となり該異なる位相のクロック信号の電圧を出力側に印加するオン印加スイッチング素子を備える、ロー電圧印加オン制御回路と、前記オン印加スイッチング素子の出力側と、前記ゲート線ロー電圧印加回路のスイッチ及び前記ハイ電圧印加オフ制御回路のスイッチと、の間に設けられ、画面表示時にはオン状態となり電気的に接続し、画面非表示の前記所定の期間にはオフ状態となって電気的に絶縁する、画面非表示オフ制御スイッチング素子と、をさらに備え、前記ゲート線ロー電圧印加回路のスイッチと前記ハイ電圧印加オフ制御回路のスイッチは電気的に接続されているとともに、前記ゲート線ロー電圧印加回路のスイッチに印加されるオン電圧及び前記ハイ電圧印加オフ制御回路のスイッチに印加されるオン電圧は、前記異なる位相のクロック信号のハイ電圧とともに等しくてもよい。9上記7に記載のゲート信号線駆動回路であって、前記シフトレジスタ基本回路は、画面非表示の前記所定の期間に、オン状態となって、前記ゲート線ロー電圧印加回路のスイッチにオフ電圧を印加する、画面非表示時スイッチオフ電圧印加回路、をさらに備えていてもよい。10上記8に記載のゲート信号線駆動回路であって、前記シフトレジスタ基本回路は、画面非表示の前記所定の期間に、オン状態となって、前記ゲート線ロー電圧印加回路のスイッチ及び前記ハイ電圧印加オフ制御回路のスイッチにともにオフ電圧を印加する、画面非表示時スイッチオフ電圧印加回路、をさらに備えていてもよい。11上記9又は10に記載のゲート信号線駆動回路であって、画面非表示の前記所定の期間に、前記他のクロック電圧線がハイ電圧で維持されてもよい。12上記3乃至5のいずれかに記載のゲート信号線駆動回路であって、画面表示時において、他の信号ハイ期間にハイ電圧を、前記他の信号ハイ期間以外の期間である他の信号ロー期間にロー電圧を、画面非表示の前記所定の期間に、ハイ電圧を、他のゲート信号線に印加する、他のシフトレジスタ基本回路を、さらに備え、前記シフトレジスタ基本回路は、前記他のゲート信号線がスイッチに接続され、前記他のゲート信号線にハイ電圧が印加されるとオン状態となり、画面非表示時の前記所定の期間において、前記ゲート線ハイ電圧印加回路のスイッチにオン電圧を印加する、画面非表示ハイ電圧印加オン制御回路を、さらに備えていてもよい。13上記12に記載のゲート信号線駆動回路であって、画面非表示の前記所定の期間に、前記クロック電圧線がハイ電圧で維持されてもよい。14本発明に係る表示装置は、上記6又は13に記載のゲート信号線駆動回路と、前記ゲート信号線に接続される画素回路と、を備える表示装置であって、前記画素回路は、前記ゲート信号線のハイ電圧によりオン状態となり、入力側が接続されている映像信号線の電圧を、出力側に供給する、画素スイッチング素子を備えていてもよい。15上記14に記載の表示装置であって、前記画素回路の表示側と反対側に、光源をさらに備え、画面非表示の前記所定の期間は、起動中であって前記光源が点灯していない期間に含まれていてもよい。16本発明に係る表示装置は、上記1乃至13のいずれかに記載のゲート信号線駆動回路、を備える、表示装置であってもよい。本発明により、長時間にわたってオン電圧が印加されているスイッチング素子の特性劣化が抑制され、ゲート信号線駆動回路としての性能の低下が抑制されるゲート信号線駆動回路、及び、それを用いた表示装置が提供される。[第1の実施形態]本発明の第1の実施形態に係る表示装置は、たとえば、IPSInPlaneSwitching方式の液晶表示装置である。図1は、当該実施形態に係る液晶表示装置の全体斜視図である。TFT基板102と、当該TFT基板102に対向しカラーフィルタが設けられるフィルタ基板101と、当該両基板に挟まれる領域に封入される液晶材料と、TFT基板102のフィルタ基板101側と反対側に接して位置するバックライト103と、を含んで構成されている。なお、後述する通り、TFT基板102には、ゲート信号線105、映像信号線107、画素電極110、コモン電極111、及び、TFT109などが配置される図2参照。図2は、TFT基板102の等価回路の概念図である。図2において、TFT基板102には、ゲート信号線駆動回路104に接続された多数のゲート信号線105が、互いに等間隔をおいて図中横方向に延びている。ゲート信号線駆動回路104に、シフトレジスタ制御回路114と、シフトレジスタ回路112が備えられており、シフトレジスタ制御回路114は、シフトレジスタ回路112に対して、後述する制御信号115を出力している。シフトレジスタ回路112に、複数のゲート信号線105それぞれに対応して、後述するシフトレジスタ基本回路113図示せずが複数備えられている。例えば、ゲート信号線105が800本存在しているとき、同じく、シフトレジスタ基本回路113が800個、シフトレジスタ回路112に備えられている。シフトレジスタ制御回路114から入力される制御信号115により、各シフトレジスタ基本回路113は、通常の画面表示時において、1フレーム期間のうち、対応するゲート走査期間信号ハイ期間にハイ電圧を、それ以外の期間信号ロー期間にロー電圧を、対応するゲート信号線105に、それぞれ印加している。また、データ駆動回路106に接続される多数の映像信号線107が互いに等間隔をおいて図中縦方向に延びている。そして、これらゲート信号線105及び映像信号線107により碁盤状に並ぶ複数の画素領域がそれぞれ区画され、各画素領域に画素回路が形成されている。また、各ゲート信号線105と平行にコモン信号線108が図中横方向に延びている。各画素回路の隅には、TFT109が形成されており、映像信号線107と画素電極110に接続されている。また、TFT109のゲートは、ゲート信号線105と接続されている。各画素回路には、画素電極110に対向してコモン電極111が形成されている。なお、図2には、シフトレジスタ制御回路114とデータ駆動回路106は、別個の回路として示されているが、シフトレジスタ制御回路114及びデータ駆動回路106は、ワンチップに集積されたコントローラドライバICであってもよい。以上の回路構成において、各画素回路のコモン電極111にコモン信号線108を介して基準電圧が印加される。また、ゲート信号線105によりTFT109のゲートにハイ電圧となるゲート電圧が選択的に印加されることにより、TFT109を流れる電流が制御される。ゲートにハイ電圧となるゲート電圧が印加されたTFT109を通じて、映像信号線107に供給された映像信号の電圧が選択的に、画素電極110に印加される。これにより、画素電極110とコモン電極111との間に電位差が生じ、液晶分子の配向などを制御し、それにより、バックライト103からの光を遮蔽の度合を制御し、画像を表示することとなる。図2では、簡単の説明のために、シフトレジスタ回路112は、図2の左片側にのみ図示されているが、実際には、シフトレジスタ回路112のシフトレジスタ基本回路113は、表示領域の左右両側に配置され、例えば、ゲート信号線105が800本あるとすると、両側にそれぞれ複数配置されたシフトレジスタ基本回路113によって、例えば、右側のシフトレジスタ基本回路113は奇数番目のゲート信号線105に、左側のシフトレジスタ基本回路113は偶数番目のゲート信号線105に、それぞれゲート信号を出力している。図3は、シフトレジスタ回路112のブロック図である。シフトレジスタ回路112に備えられる複数のシフトレジスタ基本回路113のうち、奇数番目のシフトレジスタ基本回路113が図3の右側に、偶数番目のシフトレジスタ基本回路113が図3の左側に配置され、それぞれのシフトレジスタ基本回路113は、図3の中央に位置する表示領域120に、ゲート信号を出力している。図3には、n番目のシフトレジスタ基本回路が、シフトレジスタ基本回路113―nとして記されている。シフトレジスタ制御回路114がシフトレジスタ回路112へ出力する制御信号115が、図3の右側に位置する奇数番目のシフトレジスタ基本回路113と、図3の左側に位置する偶数番目のシフトレジスタ基本回路113とに、それぞれ入力される。奇数番目のシフトレジスタ基本回路113に、4本のクロック信号線が接続されている。該4本のクロック信号線には、通常の画面表示時において、所定の周期Tであって4相の互いに位相の異なるクロック信号Vn,Vn2,Vn4,Vn6がそれぞれ入力され、画面非表示の所定の期間において、ハイ電圧が印加される。偶数番目のシフトレジスタ基本回路113に、該4本のクロック信号線とは別の4本のクロック信号線が接続されている。該別の4本のクロック信号線には、通常の画面表示時において、所定の周期Tであって4相の互いに位相の異なるクロック信号Vn1,Vn3,Vn5,Vn7がそれぞれ入力され、画面非表示の所定の期間において、ハイ電圧が印加される。さらに、奇数番目及び偶数番目のシフトレジスタ基本回路113に、ともに、可変ハイ電圧線VGPHと、可変ロー電圧線VGPLとが接続されている。可変ハイ電圧線VGPHには、通常の画面表示時には、ハイ電圧が印加され、画面非表示の所定の期間において、ロー電圧が印加される。同様に、可変ロー電圧線VGPLには、通常の画面表示時には、ロー電圧が印加され、画面非表示の所定の期間において、ハイ電圧が印加される。ここで、一般に、m相のクロック信号について説明する。m相のクロック信号は、ともに、所定の周期Tで、互いに位相が異なるクロック信号である。クロック信号の周期をTとして、m相のクロック信号の場合、1周期Tは、T/mの期間に細分化することが出来る。T/mの期間を1クロックと呼ぶこととすると、1周期Tは、mクロックからなっている。4相のクロック信号Vn,Vn2,Vn4,Vn6と、クロック信号Vn1,Vn3,Vn5,Vn7とは、ともに、1クロックが、1つの画素回路に画像データの書き込み期間である水平期間Hの2倍の期間2Hに相当しており、4相のクロック信号Vn,Vn2,Vn4,Vn6の位相は、4相のクロック信号Vn1,Vn3,Vn5,Vn7の位相と、それぞれ、半クロックに対応する位相1水平期間1Hに対応する位相の差がある。図3に示すシフトレジスタ基本回路113それぞれに、1番目のシフトレジスタ基本回路113―1に示される通り、4個の入力端子IN1,IN2,IN3,IN4と、1個の出力端子OUTが備えられている。n番目のシフトレジスタ基本回路113―nの入力端子IN1,IN2について説明する。n番目のシフトレジスタ基本回路113―nにおいて、通常の画面表示時において、クロック信号Vn,Vn4が入力される2本のクロック信号線が、それぞれ、入力端子IN1,IN2に接続されている。ここで、n番目のシフトレジスタ基本回路113-nのnの値を変化させると、それに伴い、それに伴い、入力されるクロック信号Vn,Vn4のnの値も変化するが、Vn8=Vn=Vn-8などの関係式を用いることで、接続されるクロック信号が表される。n番目のシフトレジスタ基本回路113―nの出力端子OUTから対応するゲート信号線105へ出力されるゲート信号をゲート信号Gnと定義する。すなわち、n番目のシフトレジスタ基本回路113-nは、出力端子OUTに接続されるゲート信号線105にゲート信号Gnを出力している。n番目のシフトレジスタ基本回路113―nの入力端子IN3に、n-2番目のシフトレジスタ基本回路113―n-2の出力端子OUTに接続されるゲート信号線105が接続されており、n番目のシフトレジスタ基本回路113―nの入力端子IN3にゲート信号Gn-2が入力される。同様に、n番目のシフトレジスタ基本回路113―nの入力端子IN4に、n4番目のシフトレジスタ基本回路113―n4のゲート信号Gn4が、入力される。なお、1番目のシフトレジスタ基本回路113―1及び2番目のシフトレジスタ基本回路113―2の入力端子IN3には、対応するゲート信号がないため、補助信号VST1,VST2が、それぞれ、入力される。ここで、補助信号VST1,VST2は、1フレーム期間の始まりに応じて、ハイ電圧となる信号である。また、シフトレジスタ回路112に、さらに、複数のダミー回路が備えられている。797番目のシフトレジスタ基本回路113-797、798番目のシフトレジスタ基本回路113-798、799番目のシフトレジスタ基本回路113―799及び800番目のシフトレジスタ基本回路113―800の入力端子IN4には、801番目のダミー回路のゲート信号G801、802番目のダミー回路のゲート信号G802、803番目のダミー回路のゲート信号G803、及び804番目のダミー回路のゲート信号G804が、それぞれ入力され、801番目及び803番目のダミー回路の入力端子IN4には補助信号VST1が、802番目及び804番目のダミー回路の入力端子IN4には補助信号VST2が、それぞれ、入力される。図4は、当該実施形態に係るシフトレジスタ回路112のn番目のシフトレジスタ基本回路113―nの回路図である。図に示すトランジスタは、すべてNMOSトランジスタであり、各トランジスタのオン電圧はハイ電圧であり、オフ電圧はロー電圧である。よって、通常の画面表示時においてオフ電圧となる第2基準電圧線は、通常の画面表示時においてロー電圧となる第1基準電圧線と、接続されており、図には、第1基準電圧線及び第2基準電圧線は、可変ロー電圧線VGPLとして示されている。図4に示す通り、トランジスタT5及び昇圧容量C1が、ゲート線ハイ電圧印加回路SWGに相当し、ゲート線ハイ電圧印加回路SWGのスイッチであるトランジスタT5のゲートに接続される電圧がノードN1である。トランジスタT5の入力側に、入力端子IN1が接続され、通常の画面表示時においてクロック信号Vnが入力されるクロック信号線が、入力端子IN1に接続される。トランジスタT5の出力側に、出力端子OUTが接続されている。ノードN1にオン電圧ハイ電圧が印加されると、トランジスタT5はオンされ、トランジスタT5がオン状態となっている間、トランジスタT5は、入力端子IN1に接続されるクロック信号線の電圧を出力端子OUTに印加する。トランジスタT6が、ゲート線ロー電圧印加回路SWAに相当し、ゲート線ロー電圧印加回路SWAのスイッチであるトランジスタT6のゲートに接続される電圧は、ノードN2である。トランジスタT6の入力側に、通常の画面表示時においてロー電圧となる第1基準電圧線が接続されるが、前述の通り、ここで、第1基準電圧線は可変ロー電圧線VGPLである。また、トランジスタT6の出力側に、出力端子OUTが接続されている。ノードN2にオン電圧ハイ電圧が印加されると、トランジスタT6はオンされ、トランジスタT6がオン状態となっている間、トランジスタT6は、出力端子OUTに第1基準電圧線可変ロー電圧線VGPLの電圧を印加する。トランジスタT2が、ハイ電圧印加オフ制御回路SWBに相当し、ハイ電圧印加オフ制御回路SWBのスイッチであるトランジスタT2のゲートに接続される電圧は、トランジスタT6のゲートに接続される電圧と同様に、ノードN2である。トランジスタT2の入力側に、通常の画面表示時においてオフ電圧となる第2基準電圧線が接続されるが、前述の通り、ここで、第2基準電圧線は可変ロー電圧線VGPLである。トランジスタT2の出力側に、ノードN1が接続される。ノードN2にオン電圧ハイ電圧が印加されると、トランジスタT2はオンされ、トランジスタT2がオン状態となっている間、トランジスタT2は、ノードN1に第2基準電圧線可変ロー電圧線VGPLの電圧を印加する。トランジスタT14が、画面非表示時ゲート線ハイ電圧印加回路SWHに相当し、トランジスタT14のゲートと入力側はダイオード接続されており、トランジスタT14のゲート及び入力側に、可変ロー電圧線VGPLが接続され、トランジスタT14の出力側に、出力端子OUTが接続される。通常の画面表示時において、トランジスタT14のゲート及び入力側が可変ロー電圧線VGPLのロー電圧に維持されるので、トランジスタT14はオフ状態となっている。また、画面非表示の所定の期間において、可変ロー電圧線VGPLはハイ電圧となっており、トランジスタT14のゲート及び入力側がハイ電圧に維持されるので、トランジスタT14はオン状態となる。オン状態となっている間、トランジスタT14は、可変ロー電圧線VGPLのハイ電圧を、出力端子OUTに印加する。トランジスタT3及び保持容量C3が、ロー電圧印加オン制御回路に相当し、トランジスタT3は、ロー電圧印加オン制御回路が備えるオン印加スイッチング素子に相当する。トランジスタT3のゲートと入力側はダイオード接続されており、トランジスタT3のゲート及び入力側に、入力端子IN2が接続され、通常の画面表示時においてクロック信号Vn4が入力される他のクロック信号線が入力端子IN2に接続される。トランジスタT3の出力側に接続される電圧がノードN3である。クロック信号Vn4がハイ電圧であるとき、トランジスタT3はオンされ、トランジスタT3がオン状態になっている間、トランジスタT3は、クロック信号Vn4が入力される他のクロック信号線の電圧をノードN3に印加する。保持容量C3は、トランジスタT3の出力側ノードN3と可変ロー電圧線VGPLとの間に配置されている。なお、ここでは、保持容量C3は、トランジスタT3に隣接して配置されているが、それに限定されることはなく、ノードN3又はノードN2と可変ロー電圧線VGPLとの間に設けられれば、いずれに配置されてもよい。トランジスタT12が、画面非表示オフ制御スイッチング素子SWSに相当し、トランジスタT12は、トランジスタT3の出力側ノードN3とトランジスタT6のゲートノードN2との間に設けられており、画面非表示オフ制御スイッチング素子SWSのスイッチであるトランジスタT12のゲートに、可変ハイ電圧線VGPHが接続されている。通常の画面表示時において、可変ハイ電圧線VGPHはハイ電圧に維持され、トランジスタT12のゲートにオン電圧ハイ電圧が印加されて、トランジスタT12はオンされ、トランジスタT12がオン状態となっている間、ノードN2とノードN3を電気的に接続する。よって、トランジスタT6のゲートに印加されるオン電圧は、クロック信号Vn4のハイ電圧となっている。また、画面非表示の所定の期間には、可変ハイ電圧線VGPHはロー電圧に維持され、トランジスタT12のゲートにオフ電圧ロー電圧が印加されて、トランジスタT12がオフ状態となっており、トランジスタT12は、ノードN2とノードN3を電気的に絶縁する。トランジスタT13が、画面非表示スイッチオフ電圧印加回路SWCに相当し、画面非表示スイッチオフ電圧印加回路SWCのスイッチであるトランジスタT13のゲートに可変ロー電圧線VGPLが、入力側に可変ハイ電圧線VGPHが、出力側にノードN2が、それぞれ接続されている。通常の画面表示時において、トランジスタT13のゲートに、可変ロー電圧線VGPLのロー電圧が印加され、トランジスタT13はオフ状態となっている。画面非表示の所定の期間において、トランジスタT13のゲートに、可変ロー電圧線VGPLのハイ電圧が印加され、トランジスタT13はオン状態となっており、トランジスタT13は、可変ハイ電圧線VGPHのロー電圧をノードN2に印加する。当該実施形態に係るn番目のシフトレジスタ基本回路113―nは、さらに、トランジスタT1,T4,T7,T9を備えている。トランジスタT1のゲートと入力側はダイオード接続され、トランジスタT1のゲート及び入力側に入力端子IN3が接続され、入力端子IN3にゲート信号Gn-2が入力される。トランジスタT1の出力側にノードN1が接続されている。トランジスタT4のゲートにノードN1が、入力側に可変ロー電圧線VGPLが、出力側にノードN3が、それぞれ接続されている。トランジスタT7のゲートに入力端子IN3が、入力側に可変ロー電圧線VGPLが、出力側にノードN3が接続されている。トランジスタT9のゲートに入力端子IN4が接続され、入力端子IN4にゲート信号Gn4が入力される。トランジスタT9の入力側に可変ロー電圧線VGPLが、出力側にノードN1が、それぞれ接続される。図5は、当該実施形態に係るn番目のシフトレジスタ基本回路113―nの駆動方法を示す図であり、ノードN1,N2,N3の時間的な変化が、4相のクロック信号がそれぞれ入力される4本のクロック信号線の電圧と、可変ハイ電圧線VGPH及び可変ロー電圧線VGPLの電圧ともに示されている。なお、図には、ハイ電圧がHと、ロー電圧がLとして、示されている。クロック信号Vnは、n番目のシフトレジスタ基本回路113-nが出力するゲート信号Gnがハイ電圧となる信号ハイ期間に、ハイ電圧となっている。さらに、図5には、通常の画面表示時が期間TAとして、画面非表示の所定の期間が期間TBとして示されている。ここで、画面非表示の所定の期間とは、例えば、当該実施形態に係る液晶表示装置の起動前であって電源が供給されている期間の少なくとも一部の期間であったり、当該実施形態に係る液晶表示装置に備えられるバックライト103がLEDなどである場合に、当該実施形態に係る液晶装置の起動中であって、バックライト103が消えていて画面非表示の状態となっている期間、たとえば、DeepStand-by時の少なくとも一部の期間である。すなわち、画面非表示の所定の期間は起動中であって光源が点灯していない期間に含まれる。以下、図5に示す時間変化とともに、シフトレジスタ基本回路113の駆動方法について説明する。まず、通常の画面表示時である期間TAにおける駆動方法について説明する。期間TAにおいて、信号ロー期間に応じて、ノードN1はロー電圧に、ノードN2及びノードN3はハイ電圧に維持されている。図に矢印で示す期間クロックをそれぞれ、P1,P2,P3,P4,P5とする。前述の通り、期間TAにおいて、可変ハイ電圧線VGPHはハイ電圧で維持され、トランジスタT12はオン状態となっており、ノードN2とノードN3は電気的に接続されている。それゆえ、期間TAにおいて、ノードN2とノードN3はともに同じ時間変化をする。前述の通り、信号ロー期間に応じてノードN2がハイ電圧に維持されるので、トランジスタT6のゲート及びトランジスタT2のゲートそれぞれに、ノードN2のハイ電圧が印加され、トランジスタT6及びトランジスタT2はオン状態となっており、トランジスタT6は出力端子OUTに、トランジスタT2はノードN1に、可変ロー電圧線VGPLのロー電圧をそれぞれ印加している。また、トランジスタT5のゲートに、ノードN1のロー電圧が印加され、トランジスタT5はオフ状態となっている。図5に示す期間P1の始まりに、n-2番目のシフトレジスタ基本回路113―n-2のゲート信号Gn-2がロー電圧からハイ電圧に変化し、トランジスタT1,T7がオンされる。オン状態となっているトランジスタT7はノードN3に可変ロー電圧線VGPLのロー電圧を印加し、ノードN3がハイ電圧からロー電圧に変化する。オン状態となっているトランジスタT12を介してノードN3と電気的に接続されているノードN2も同様に、ハイ電圧からロー電圧に変化する。また、オン状態となっているトランジスタT1は、ノードN1にゲート信号Gn-2のハイ電圧を印加し、ノードN1はロー電圧からハイ電圧に変化する。よって、図5に示す通り、期間P1に、ノードN1はハイ電圧に、ノードN2及びノードN3はロー電圧に、変化している。ノードN2がロー電圧に変化するタイミングに応じて、トランジスタT2,T6はそれぞれオフされる。トランジスタT6がオフされることにより、出力端子OUTは、可変ロー電圧線VGPLと電気的に絶縁される。トランジスタT2がオフされることにより、ノードN1は、可変ロー電圧線VGPLと電気的に絶縁される。ノードN1がハイ電圧に変化するタイミングに応じて、トランジスタT4,T5はオンされる。トランジスタT5がオン状態となっている間、入力端子IN1に入力されるクロック信号Vnが、出力端子OUTより出力される。オン状態となっているトランジスタT4はノードN3に可変ロー電圧線VGPLのロー電圧を印加し、ノードN2及びノードN3は、ロー電圧に維持される。図5に示す期間P2の始まりに、n-2番目のシフトレジスタ基本回路113―n-2のゲート信号Gn-2がハイ電圧からロー電圧へ変化し、トランジスタT1,T7はオフされる。トランジスタT1がオフされた後も、ノードN1はハイ電圧で維持され、トランジスタT5はオン状態で維持される。期間P2において、クロック信号Vnはハイ電圧となっているので、信号ハイ期間である期間P2に、トランジスタT5はクロック信号Vnのハイ電圧を出力端子OUTに印加し、ハイ電圧となるゲート信号Gnが出力端子OUTより対応するゲート信号線105へ出力される。トランジスタT7がオフされた後も、ノードN1はハイ電圧に維持されており、トランジスタT4はオン状態で維持され、ノードN2及びノードN3はロー電圧に維持される。ここで、実際には、トランジスタT1に、閾値電圧VTHが存在するために、期間P1において、ノードN1の電圧は、ゲート信号Gn-2のハイ電圧から、トランジスタT1の閾値電圧VTHを減じた電圧となってしまう。この電圧では、信号ハイ期間である期間P2において、トランジスタT5を十分にオンすることが出来ない場合もあり得るので、ゲート線ハイ電圧印加回路SWGには、昇圧容量C1がトランジスタT5のゲートと出力側の間に設けられており、昇圧容量C1はトランジスタT5と並列に接続されている。期間P2になると、ゲート信号Gn-2がロー電圧に変化し、トランジスタT1がオフされるが、ノードN1はハイ電圧に維持され、トランジスタT5はオン状態に維持される。期間P2には、トランジスタT5の出力側に、入力端子IN1に入力されるクロック信号Vnのハイ電圧が印加され、昇圧容量C1の容量カップリングにより、ノードN1は更に高電圧に昇圧される。これは、ブートストラップ電圧と呼ばれている。期間P2において、図5に示す通り、ノードN1は、ハイ電圧より高いブートストラップ電圧となっている。図5に示す期間P3の始まりに、クロック信号Vnはハイ電圧からロー電圧に変化するが、昇圧容量C1により、ノードN1はハイ電圧に維持され、トランジスタT4,T5はともに、オン状態で維持される。よって、期間P3において、クロック信号Vnはロー電圧となっているので、期間P2に、オン状態となっているトランジスタT5はクロック信号Vnのロー電圧を出力端子OUTに印加し、ロー電圧となるゲート信号Gnが出力端子OUTより対応するゲート信号線105へ出力される。また、オン状態となっているトランジスタT4により、ノードN2及びノードN3はロー電圧に維持され、トランジスタT2,T6はともに、オフ状態で維持される。期間P4の始まりに、n4番目のシフトレジスタ基本回路113―n4のゲート信号Gn4がハイ電圧からロー電圧へ変化し、トランジスタT9はオンされ、可変ロー電圧線VGPLのロー電圧がノードN1に印加され、ノードN1はハイ電圧からロー電圧に変化する。ノードN1がロー電圧に変化するタイミングに応じて、トランジスタT4,T5はそれぞれオフされる。期間P4の始まりに、クロック信号Vn4がロー電圧からハイ電圧へ変化し、トランジスタT3はオンされ、オン状態となっているトランジスタT3はクロック信号Vn4のハイ電圧をノードN3に印加し、ノードN2及びノードN3はロー電圧からハイ電圧に変化する。ノードN2及びノードN3がハイ電圧に変化するタイミングに応じて、トランジスタT2,T6はそれぞれオンされ、保持容量C3がハイ電圧に充電される。期間P1,P2,P3において、ノードN1はハイ電圧に、ノードN2及びノードN3はロー電圧に維持されているが、期間P4に、ノードN1はロー電圧に、ノードN2はハイ電圧に、それぞれ変化する。その後、期間P5の始まりに、クロック信号Vn4がハイ電圧からロー電圧に変化し、トランジスタT3がオフされる。トランジスタT3がオフされた後も、保持容量C3によりノードN2及びノードN3の電圧はハイ電圧で維持される。さらに、クロック信号Vn4は周期的にハイ電圧となり、保持容量C3を周期的に充電し続けるので、ノードN2及びノードN3の電圧は安定的にハイ電圧に維持されることとなる。よって、期間P5以降も、ノードN1はロー電圧に、ノードN2はハイ電圧に、それぞれ維持される。以上、通常の画面表示時である期間TAにおける駆動方法について説明した。次に、画面非表示の所定の期間である期間TBにおける駆動方法について説明する。図5に示す通り、通常の画面表示時に4相のクロック信号がそれぞれ入力される4本のクロック信号線の電圧を期間TBにおいてすべてハイ電圧とする。また、前述の通り、期間TBにおいて、可変ハイ電圧線VGPHはロー電圧となり、可変ロー電圧線VGPLはハイ電圧となる。期間TBの始まりに、可変ハイ電圧線VGPHがハイ電圧からロー電圧に変化し、可変ロー電圧線VGPLがロー電圧からハイ電圧に変化する。トランジスタT12のゲートに、可変ハイ電圧線VGPHのロー電圧が印加され、トランジスタT12はオフされ、ノードN2はノードN3と電気的に絶縁される。また、トランジスタT13のゲートに、可変ロー電圧線VGPLのハイ電圧が印加され、トランジスタT13はオンされ、オン状態となっているトランジスタT13は、可変ハイ電圧線VGPHのロー電圧をノードN2に印加し、ノードN2がハイ電圧からロー電圧に変化する。ノードN2がロー電圧に変化するタイミングに応じて、トランジスタT2,T6はそれぞれオフされる。可変ロー電圧線VGPLがロー電圧からハイ電圧に変化することにより、トランジスタT14はオンされ、オン状態となっているトランジスタT14は、出力端子OUTに可変ロー電圧線VGPLのハイ電圧を印加する。よって、出力端子OUTより出力されるゲート信号Gnがロー電圧からハイ電圧に変化する。すなわち、出力端子OUTに接続されるゲート信号線105の電圧がロー電圧からハイ電圧に変化する。n-2番目のシフトレジスタ基本回路113-n-2やn4番目のシフトレジスタ基本回路113-n4においても同様のことが生じているので、入力端子IN3に接続されているゲート信号線105ゲート信号Gn-2及び入力端子IN4に接続されているゲート信号線105ゲート信号Gn4が、ロー電圧からハイ電圧に変化する。よって、トランジスタT1はオンされ、オン状態となっているトランジスタT1はノードN1にゲート信号線105のハイ電圧を印加する。また、トランジスタT7はオンされ、オン状態となっているトランジスタT7はノードN3に可変ロー電圧線VGPLのハイ電圧を印加する。さらに、トランジスタT9はオンされ、オン状態となっているトランジスタT9はノードN1に可変ロー電圧線VGPLのハイ電圧を印加する。これにより、ノードN1がロー電圧からハイ電圧に変化する。ノードN1がハイ電圧に変化するタイミングに応じて、トランジスタT4はオンされ、トランジスタT4はノードN3に可変ロー電圧線VGPLのハイ電圧を印加する。なお、ここで、n-2番目のシフトレジスタ基本回路113-n-2若しくはn4番目のシフトレジスタ基本回路113-n4のいずれか又は両方が、他のゲート信号線にゲート信号を出力する他のシフトレジスタ基本回路に該当する。n-2番目のシフトレジスタ基本回路113-n-2の出力端子OUTに接続されるゲート信号線105は、n番目のシフトレジスタ基本回路113-nの出力端子OUTに接続されるゲート信号線105とは異なる他のゲート信号線であり、通常の画面表示時におけるゲート信号Gn-2の信号ハイ期間は、ゲート信号Gnの信号ハイ期間とは異なる他の信号ハイ期間である。ゲート信号Gn-2の信号ロー期間は、ゲート信号Gnの信号ロー期間と重なりはあるが異なっており、他の信号ロー期間である。n4番目のシフトレジスタ基本回路113-n4についても同様である。n番目のシフトレジスタ基本回路113-nのトランジスタT1及びトランジスタT9は、ともに、他のゲート信号線がゲートスイッチに接続され、画面非表示の所定の期間において、ノードN1にオン電圧ハイ電圧を印加しており、トランジスタT1若しくはトランジスタT9のいずれか又は両方が、画面非表示ハイ電圧印加オン制御回路に相当している。また、期間TBの始まりに、4本のクロック信号線はともにロー電圧からハイ電圧に変化しており、オン状態となっているT5が出力端子OUTに、対応するクロック信号線のハイ電圧を印加し、出力端子OUTに接続されるゲート信号線105がより安定的に、ハイ電圧で維持される。また、オン状態となっているT3がノードN3に対応するクロック信号線のハイ電圧をノードN3に印加する。当該実施形態に係るゲート信号線駆動回路の特徴は、画面非表示スイッチオフ電圧印加回路SWCであるトランジスタT13が、画面非表示の所定の期間に、ノードN2をロー電圧とすることにより、ゲート線ロー電圧印加回路SWAであるトランジスタT6をオフする点にある。通常の画面表示時には、1フレーム期間のうち長期間にわたって、トランジスタT6のゲートにハイ電圧が印加され、トランジスタT6の閾値電圧VTHが正側にシフトして、トランジスタT6の素子特性が劣化するところ、画面非表示の所定の期間に、トランジスタT6がオフ状態に維持されることにより、トランジスタT6の閾値電圧VTHが逆側負側にシフトし閾値電圧VTHの絶対値が低下することにより、次の画面表示時において、トランジスタT6の素子特性が向上する。さらに、トランジスタT6の入力側に接続される第1基準電圧線可変ロー電圧線VGPLの電圧が画面非表示の所定の期間にハイ電圧とすることにより、トランジスタT6の閾値電圧VTHの逆側負側へのシフトがさらに高まり、トランジスタT6の素子特性がさらに向上する。画面非表示時ゲート線ハイ電圧印加回路SWHであるトランジスタT14が、画面非表示の所定の期間に、出力端子OUT及び接続されるゲート信号線105の電圧をハイ電圧としている。これにより、トランジスタT6の出力側の電圧がハイ電圧となるので、トランジスタトランジスタT6の閾値電圧VTHの逆側負側へのシフトがさらに高まり、トランジスタT6の素子特性がさらに向上する。トランジスタT6と同様に、通常の画面表示時には、1フレーム期間のうち、長期間にわたって、トランジスタT2のゲートにハイ電圧が印加され、トランジスタT2の閾値電圧VTHが正側にシフトしている。画面非表示の所定の期間に、トランジスタT2がオフ状態に維持されることにより、トランジスタT2の閾値電圧VTHの絶対値が低下することにより、次の画面表示時において、トランジスタT2の特性が向上する。さらに、トランジスタT6と同様に、トランジスタT2の入力側に接続される第2基準電圧線可変ロー電圧線VGPLの電圧がオン電圧ハイ電圧となるので、トランジスタトランジスタT2の閾値電圧VTHの逆側負側へのシフトがさらに高まり、トランジスタT2の素子特性がさらに向上する。画面非表示ハイ電圧印加オン制御回路に相当するトランジスタT1,T9は、画面非表示の所定の期間に、それぞれ接続されるゲート信号線105がハイ電圧となることにより、オンされ、オン状態となっているトランジスタT1,T9が、ノードN1の電圧をハイ電圧としている。ノードN1がハイ電圧となることにより、トランジスタT2の出力側の電圧がハイ電圧となるので、トランジスタトランジスタT2の閾値電圧VTHの逆側負側へのシフトがさらに高まり、トランジスタT2の素子特性がさらに向上する。以上のことにより、画面非表示の所定の期間の次に画面表示を行う際に、1フレーム期間のうち、信号ロー期間において、トランジスタT6が安定的に出力端子OUTにロー電圧を印加し、トランジスタT2が安定的にトランジスタT5をオフ状態とすることにより、ゲート信号Gnのノイズが抑制され、表示装置が表示する画面表示の品質がさらに向上する。シフトレジスタ基本回路113において、通常の画面表示時には、1フレーム期間のうち、長期間にわたって2個のトランジスタの素子特性の劣化を抑制することが出来るので、素子の長寿命化が実現され、それにより、シフトレジスタ駆動回路、及びそれを用いた表示装置の長寿命化が実現される。また、例えば、ゲート線ロー電圧印加回路SWAやハイ電圧印加オフ制御回路SWBそれぞれに、スイッチング素子を複数設けて、各スイッチング素子にハイ電圧が印加される期間を低減させることにより、スイッチング素子の特性劣化を抑制することが出来るが、その場合、シフトレジスタ基本回路の回路規模が大きくなってしまうところ、当該実施形態に係るシフトレジスタ基本回路113では、スイッチング素子を数個トランジスタT12,T13,T14追加するだけで実現出来ており、回路規模の増大を抑制しつつ、シフトレジスタ基本回路113の特性を向上することが出来ている。回路規模の増大が抑制されることにより、表示領域120の周りにあって、ゲート信号線駆動回路が配置される額縁領域の面積を狭くしたり、高精細化の要求にも対応することが出来る。以上、当該実施形態に係るゲート信号線駆動回路の特性向上について説明したが、当該実施形態に係る表示装置は、さらに以下の効果を奏している。通常の画面表示時において、図2に示す通り、画素回路のTFT109のゲートには、接続されるゲート信号線105に入力されるゲート信号Gnがハイ電圧となる期間信号ハイ期間にハイ電圧が印加され、それ以外の期間信号ロー期間にロー電圧が印加される。1フレーム期間のうち、信号ロー期間は長期間にわたるため、TFT109に接続される画素電極110が高い電圧に維持される場合や、TFT109に接続される映像信号線107の電圧が高い電圧となっている場合に、TFT109の閾値電圧VTHが負側にシフトしてしまう。閾値電圧VTHの負側シフトが大きくなると、通常の画面表示時の信号ロー期間におけるTFT109のオフ電流が増加することとなり、映像信号線107の電圧がTFT109を介して画素電極110に印加され、画面表示に異常が発生してしまう。例えば、1フレーム画面のうち一部の領域のみを画面表示ウィンドウ表示している場合、ある画素回路の画素電極110には、暗表示となる表示制御電圧が維持されているにもかかわらず、当該TFT109が接続される映像信号線107に明表示となる他の画素回路の表示制御電圧が印加されると、当該TFT109が接続される画素電極110にこの表示制御電圧が付加され、縦スメアが発生する。当該実施形態に係るシフトレジスタ基本回路113を用いることにより、画面非表示の所定の期間に、ゲート信号線105の電圧がハイ電圧となり、TFT109のゲートにハイ電圧が印加されるため、TFT109の閾値電圧VTHが逆側正側にシフトし閾値電圧VTHの絶対値が低下することにより、次の画面表示時において、TFT109におけるオフ電流が抑制され、画面表示の異常が抑制される。すなわち、画面表示品質がさらに向上する。また、スイッチング素子における閾値電圧VTHは、薄膜トランジスタTFT、特に、薄膜に用いられる半導体がアモルファス非晶質シリコンである薄膜トランジスタTFTでより問題となるので、ゲート信号線駆動回路のゲート線ロー電圧印加回路SWAやハイ電圧印加オフ制御回路SWBに、アモルファスシリコンを用いた薄膜トランジスタからなるスイッチング素子が備えられている場合、本発明の効果はさらに高まることとなる。同様に、画素回路のTFT109がアモルファスシリコンを用いた薄膜トランジスタである場合に、本発明の効果はさらに高まることとなる。なお、当該実施形態に係るゲート信号線駆動回路104において、各シフトレジスタ基本回路113に、画面非表示時ゲート線ハイ電圧印加回路SWHであるトランジスタT14が備えられるが、これに限定されることはない。図5に示す駆動方法によって駆動される場合、少なくとも1つのシフトレジスタ基本回路113にトランジスタT14が備えられていればよい。たとえば、あるシフトレジスタ基本回路113にトランジスタT14が備えられていることにより、当該シフトレジスタ基本回路113の出力端子OUTに接続されるゲート信号線105がハイ電圧となる。当該ゲート信号線105が接続される他のシフトレジスタ基本回路113の入力端子IN3又は入力端子IN4がハイ電圧となることにより、当該他のシフトレジスタ基本回路113のトランジスタT5がクロック信号線のハイ電圧を出力端子OUTに印加し、出力端子OUTに接続されるゲート信号線105がハイ電圧となり、連鎖的に他のシフトレジスタ基本回路113のノードN1をハイ電圧にし、ゲート信号線105をハイ電圧とすることが出来る。また、異なる駆動方法によって駆動する場合、複数のシフトレジスタ基本回路113すべてにトランジスタT14が備えられていなくてもよい。画面非表示の所定の期間である期間TBの始まりに応じて、最初に可変ロー電圧線VGPLをロー電圧からハイ電圧に変化させる。オン状態となっているトランジスタT2が可変ロー電圧線VGPLのハイ電圧をノードN1に印加し、ノードN1がロー電圧からハイ電圧に変化する。ノードN1がハイ電圧に変化した後に、可変ハイ電圧線VGPHをハイ電圧からロー電圧に変化させる。オン状態となっているトランジスタT13が可変ハイ電圧線VGPHのロー電圧をノードN2に印加し、ノードN2がハイ電圧からロー電圧に変化する。ノードN2がロー電圧に変化するタイミングに応じて、トランジスタT2,T6がオフされる。そして、適当なタイミングで、入力端子IN1,IN2に接続されるクロック信号線をハイ電圧に変化させることにより、ゲート信号線105をハイ電圧とすることが出来る。[第2の実施形態]本発明の第2の実施形態に係る表示装置は、第1の実施形態に係る表示装置と、基本的には同じ構成をしている。第1の実施形態に係る表示装置との主な違いは、当該実施形態に係るゲート信号線駆動回路104は、双方向駆動が可能であり、順方向駆動又は逆方向駆動のいずれかを選択して駆動することが出来る点にある。図6は、当該実施形態に係るシフトレジスタ回路112のn番目のシフトレジスタ基本回路113―nの回路図である。図6に示すn番目のシフトレジスタ基本回路113-nは、図4に示す第1の実施形態に係るn番目のシフトレジスタ基本回路113-nと比較して、さらに、入力端子IN3A,IN4Aを備え、ゲート信号Gn2,Gn-4が、それぞれ、入力される。当該実施形態に係るn番目のシフトレジスタ基本回路113―nは、さらに、トランジスタT1A,T7A,T9Aを備えている。トランジスタT1Aは、ノードN1に対してトランジスタT1と並列に配置され、トランジスタT1Aのゲートと入力側はダイオード接続され、トランジスタT1Aのゲート及び入力側に入力端子IN3が接続され、トランジスタT1Aの出力側にノードN1が接続されている。トランジスタT7AはノードN3と可変ロー電圧線VGPLの間にトランジスタT7と並列に配置され、トランジスタT7Aのゲートに入力端子IN3Aが接続されている。トランジスタT9AはノードN1と可変ロー電圧線VGPLの間にトランジスタT9と並列に配置され、トランジスタT9Aのゲートに入力端子IN4Aが接続されている。通常の画面表示時において順方向駆動を行う場合、駆動方法は、第1の実施形態に係る駆動方法と同じである。図5に示す期間P1の一つ前の期間クロックに、n-4番目のゲート信号Gn-4はハイ電圧となる。当該期間において、トランジスタT9Aのゲートに、入力端子IN4Aに入力されるゲート信号Gn-4のハイ電圧が印加され、トランジスタT9Aはオン状態となっており、トランジスタT9Aは、ノードN1に可変ロー電圧線VGPLのロー電圧を印加するが、当該期間においてノードN1はロー電圧に維持されており、ノードN1の電圧に変化はない。同様に、図5に示す期間P3に、n2番目のゲート信号Gn2はハイ電圧となる。期間P3において、トランジスタT1A,T7Aはともにオン状態となっており、トランジスタT1Aにゲート信号Gn2のハイ電圧を印加し、トランジスタT7Aは可変ロー電圧線VGPLのロー電圧を印加するが、期間P3において、ノードN1はハイ電圧に、ノードN3はロー電圧に維持されており、ノードN1及びノードN3の電圧に変化はない。通常の画面表示時において逆方向駆動を行う場合の駆動方法において、4相のクロック信号は、図5に示す4相のクロック信号Vnと逆順に、ハイ電圧となっている。それにより、図5に示すゲート信号Gnと逆順に、シフトレジスタ基本回路113が出力するゲート信号は、nの値が大きい方から小さい方へ順に、ハイ電圧となっている。すなわち、この順に、信号ハイ期間となっている。よって、逆方向駆動を行う場合に、ゲート信号Gn2がハイ電圧に変化することにより、トランジスタT1AがノードN1にハイ電圧を印加し、トランジスタT7AがノードN3にロー電圧を印加する。さらに、ゲート信号Gn-4がハイ電圧に変化することにより、トランジスタT9AがノードN1にロー電圧を印加する。逆方向駆動する場合に、ゲート信号Gn4がハイ電圧に変化しても、ノードN1に変化はなく、ゲート信号Gn-2がハイ電圧に変化しても、ノードN1及びノードN3の電圧に変化はない。なお、画面非表示の所定の期間における駆動方法は、順方向駆動を行う場合も逆方向駆動を行う場合も、図5に示す期間TBにおける駆動と同様である。シフトレジスタ基本回路113が図6に示す通り、双方向駆動が可能な構成をしており、当該実施形態に係る表示装置は、双方向駆動が可能であって、なおかつ、第1の実施形態において説明した本発明の効果をさらに奏している。なお、第1の実施形態において説明した通り、当該実施形態に係るゲート信号線駆動回路104において、各シフトレジスタ基本回路113に、画面非表示時ゲート線ハイ電圧印加回路SWHであるトランジスタT14が備えられることに限定されることはない。第1の実施形態で説明した通り、当該駆動方法にて駆動する場合は、少なくとも1つのシフトレジスタ基本回路113にトランジスタT14が備えられていればよい。この場合、各シフトレジスタ基本回路113に4本のゲート信号線105が入力端子に接続されているので、第1の実施形態と比較して、より早くすべてのゲート信号線105の電圧をハイ電圧とすることが出来る。また、第1の実施形態で説明した通り、複数のシフトレジスタ基本回路113すべてにトランジスタT14が備えられていなくてもよい。[第3の実施形態]本発明の第3の実施形態に係る表示装置は、第1の実施形態に係る表示装置と、基本的には同じ構成をしている。第1の実施形態に係る表示装置との主な違いは、シフトレジスタ基本回路113の構成にある。図7は、当該実施形態に係るシフトレジスタ回路112のn番目のシフトレジスタ基本回路113―nの回路図である。図7に示すn番目のシフトレジスタ基本回路113-nは、図4に示す第1の実施形態に係るn番目のシフトレジスタ基本回路113-nと異なり、画面非表示スイッチオフ電圧印加回路SWCであるトランジスタT13が配置されておらず、トランジスタT4,T7の出力側がノードN2に接続されている。さらに、通常の画面表示時においても画面非表示の所定の期間においてもロー電圧となっているロー電圧線VGLに、トランジスタT4,T7の入力側が接続されており、保持容量C3がノードN3とロー電圧線VGLの間に配置されている。当該実施形態に係るシフトレジスタ基本回路113は、図5に示す駆動方法によって駆動される。とくに、通常の画面表示時である期間TAにおいて、当該実施形態に係るシフトレジスタ基本回路113は、第1の実施形態に係るシフトレジスタ基本回路113と同様に駆動される。画面非表示の所定の期間である期間TBにおいて、第1の実施形態と同様に、期間TBの始まりに、トランジスタT12はオフされ、ノードN2はノードN3と電気的に絶縁される。また、第1の実施形態と同様に、トランジスタT14はオンされ、トランジスタT14は、出力端子OUTにハイ電圧を印加し、出力端子OUTに接続されるゲート信号線105の電圧がロー電圧からハイ電圧に変化する。第1の実施形態に係るシフトレジスタ基本回路113において、トランジスタT13がノードN2に可変ハイ電圧線VGPHのロー電圧を印加している。これに対して、当該実施形態に係るシフトレジスタ基本回路113において、入力端子IN3,IN4にそれぞれ接続されるゲート信号線105がロー電圧からハイ電圧に変化することにより、トランジスタT7がオンされ、また、ノードN1がロー電圧からハイ電圧に変化するタイミングに応じてトランジスタT4がオンされ、オン状態となっているトランジスタT4,T7が、ロー電圧線VGLのロー電圧をノードN2に印加し、ノードN2がハイ電圧からロー電圧に変化する。すなわち、第1の実施形態に係るシフトレジスタ基本回路113において、画面非表示の所定の期間に、トランジスタT13がノードN2をロー電圧としているところ、当該実施形態に係るシフトレジスタ基本回路113においては、通常の画面表示時にノードN2をロー電圧に変化させるトランジスタT4,T7が、画面非表示の所定の期間にも、ノードN2をロー電圧としている。これにより、シフトレジスタ基本回路113が回路規模の増大がより抑制された構成となっている。さらに、ゲート信号線駆動回路104において、各シフトレジスタ基本回路113にトランジスタT14が備えられる場合、画面非表示オフ制御スイッチング素子SWSであるトランジスタT12は必ずしも必要ではない。画面非表示の所定の期間に、4本のクロック信号線をロー電圧とすることにより、トランジスタT3はオフ状態に維持することが出来るので、トランジスタT12を省略することができる。なお、この場合、ノードN1とトランジスタT5のゲートを電気的に絶縁するか、入力端子IN1とトランジスタT5の入力側を電気的に絶縁するか、工夫が必要である。[第4の実施形態]本発明の第4の実施形態に係る表示装置は、第1の実施形態に係る表示装置と、基本的には同じ構成をしている。第1の実施形態に係る表示装置との主な違いは、ゲート信号線駆動回路104の構成にある。図8は、当該実施形態に係るシフトレジスタ回路112のn番目のシフトレジスタ基本回路113―nの回路図である。当該実施形態に係る奇数番目のシフトレジスタ基本回路113に、2本のクロック信号線と、さらに、2本の補助クロック信号線が接続されている。2本のクロック信号線には、通常の画面表示時において、所定の周期であって2相の互いに位相の異なる逆位相のクロック信号Vn,Vn2がそれぞれ入力され、画面非表示の所定の期間において、ハイ電圧が印加される。2本の補助クロック信号線は、通常の画面表示時において、2相のクロック信号Vn,Vn2とそれぞれ同じ電圧変化をする補助クロック信号VSn,VSn2が入力され、画面非表示の所定の期間において、ロー電圧が印加される。偶数番目のシフトレジスタ基本回路113についても同様である。図8に示す当該実施形態に係るn番目のシフトレジスタ基本回路113-nは、図4に示す第1の実施形態に係るn番目のシフトレジスタ基本回路113-nと同様に、トランジスタT1,T2,T4,T5,T6,T14と、昇圧容量C1を備えている。そして、さらに、容量C2と、トランジスタT6A,T14が備えられている。入力端子IN4にゲート信号Gn2が、入力端子IN2にはクロック信号Vn2が、入力端子IN2Aには補助クロック信号VSn2が、それぞれ入力される。図9は、当該実施形態に係るn番目のシフトレジスタ基本回路113―nの駆動方法を示す図であり、ノードN1,N2の時間的な変化が、2相のクロック信号がそれぞれ入力される2本のクロック信号線及び1本の補助クロック信号線の電圧と、可変ロー電圧線VGPL及びロー電圧線VGLの電圧ともに示されている。通常の画素表示時である期間TAにおいて、信号ロー期間に応じてノードN1はロー電圧に維持されている。ノードN2はVnがハイ電圧の時にハイ電圧となる。ゲート信号Gn-2がハイ電圧に変化するとトランジスタT1はオンされ、トランジスタT1はノードN1にゲート信号Gn-2のハイ電圧を印加し、ノードN1はロー電圧からハイ電圧に変化する。ゲート信号Gn2がハイ電圧に変化するとトランジスタT9はオンされ、トランジスタT9はノードN1に可変ロー電圧線VGPLのロー電圧を印加し、ノードN1はハイ電圧からロー電圧に変化する。ノードN1がハイ電圧に変化するタイミングに応じて、ノードN1にゲートが接続されているトランジスタT4はオンされ、ロー電圧線VGLのロー電圧をノードN2に印加し、ノードN2はハイ電圧からロー電圧に変化する。また、ノードN1がハイ電圧となっている間、トランジスタT4はオン状態となり、ノードN2はロー電圧に維持される。ゲート信号Gnの電圧がハイ電圧となる信号ハイ期間に、クロック信号Vnはハイ電圧となる。しかし、入力端子IN1とノードN2の間に容量C2が配置されており、容量C2の容量カップリングにより、ノードN2はロー電圧に維持される。ノードN1が再びロー電圧となり、トランジスタT4がオフされると、クロック信号Vnがハイ電圧になるタイミングでノードN2はハイ電圧となる。ノードN2がハイ電圧に変化するタイミングに応じて、トランジスタT2はオンされ、オン状態となっているトランジスタT2は、可変ロー電圧線VGPLのロー電圧をノードN1に印加し、ノードN1はロー電圧で維持される。トランジスタT6Aは、出力端子OUTと可変ロー電圧線VGPLの間に、トランジスタT6と並列に配置される。トランジスタT15のゲートと出力側はダイオード接続されており、トランジスタT15及び出力側は、トランジスタT6Aのゲートと接続されている。トランジスタT15の入力側に、入力端子IN2が接続され、入力端子IN2にクロック信号Vn2が入力される。トランジスタT15のゲートに、入力端子IN2Aが接続され、入力端子IN2Aに補助クロック信号VSn2が入力される。通常の画素表示時である期間TAにおいて、クロック信号Vn2と補助クロック信号VSn2は同じ電圧変化をするので、期間TAにおいてトランジスタT15のゲートと入力側もダイオード接続されている。クロック信号Vn2がハイ電圧となると、トランジスタT6Aはオンされ、オン状態となるトランジスタT6Aが出力端子OUTに可変ロー電圧線VGPLのロー電圧を印加する。逆に、クロック信号Vn2がロー電圧となるとき、トランジスタT6Aはオフ状態となる。とくに、クロック信号Vn2は、クロック信号Vnの逆位相となっているので、信号ハイ期間にクロック信号Vnがハイ電圧となっているとき、クロック信号Vn2はロー電圧となっており、信号ハイ期間に、トランジスタT6Aはオフ状態となる。画面非表示の所定の期間である期間TBにおいて、2相のクロック信号Vn,Vn2がそれぞれ入力される2本のクロック信号線の電圧をすべてハイ電圧とし、2相の補助クロック信号VSn,VSn2がそれぞれ入力される2本の補助クロック信号線の電圧をすべてロー電圧とする。また、前述の通り、期間TBにおいて、可変ロー電圧線VGPLはハイ電圧となり、ロー電圧線VGLはロー電圧で維持される。補助クロック信号線をロー電圧とすることにより、入力端子IN2に印加される電圧がロー電圧となり、トランジスタT6Aはオフ状態となる。入力端子IN3,IN4に接続されるゲート信号線105がともにハイ電圧となることにより、トランジスタT1,T9がオンされ、トランジスタT1はゲート信号線105のハイ電圧を、トランジスタT9は可変ロー電圧線VGPLのハイ電圧を、それぞれノードN1に印加し、ノードN1はロー電圧からハイ電圧に変化する。ノードN1がハイ電圧に変化するタイミングに応じて、トランジスタT4がオンされ、トランジスタT4はロー電圧線VGLのロー電圧をノードN2に印加し、ノードN2はハイ電圧からロー電圧に変化する。以上により、画面非表示の所定の期間である期間TBにおいて、トランジスタT6のゲートにはロー電圧が、入力側及び出力側にはハイ電圧が印加される。トランジスタT2についても同様である。また、当該表示装置に備えられる複数のゲート信号線105がハイ電圧となり、該ゲート信号線105それぞれに接続される複数のTFT109のゲートにハイ電圧が印加される。シフトレジスタ基本回路113が回路規模の増大がより抑制された構成となっているが、第1の実施形態で説明した効果を当該実施形態に係る表示装置も奏している。以上、本発明のいくつかの実施形態に係るゲート信号線駆動回路104とそれを用いた表示装置について説明した。ここでは、本発明に係るゲート信号線駆動回路104は、図3に示す通り、表示領域120の両側にそれぞれ複数のシフトレジスタ基本回路113が配置されている。この場合、ゲート信号線駆動回路104に備えられるシフトレジスタ基本回路113を、表示領域120の両側に配置することにより、狭額縁化が可能となる。しかし、例えば、表示領域120の片側に配置されていてもよい。また、ここでは、本発明に係るゲート信号線駆動回路104は、表示領域120に隣り合って配置される2本のゲート信号線105にそれぞれ印加するゲート信号の信号ハイ期間が、半クロック1水平期間1H重なるオーバーゲートのゲート信号を出力している。しかし、これに限定されることはなく、例えば、ゲート信号線駆動回路104は、複数の水平期間が重なるオーバーゲートのゲート信号を出力してもよい。また、隣り合って配置される2本のゲート信号線の信号ハイ期間が連続していて重なりのない通常のゲート信号を出力してもよい。また、ここでは、本発明に係るシフトレジスタ基本回路113において、画面非表示の所定の期間に、ゲート線ロー電圧印加回路SWAであるトランジスタT6やハイ電圧印加オフ制御回路SWBであるトランジスタT2が、ともにオフされる場合について示している。しかし、これに限定されることはなく、例えば、ゲート線ロー電圧印加回路SWAであるトランジスタT6のみがオフされる場合であっても、ハイ電圧印加オフ制御回路SWBであるトランジスタT2のみがオフされる場合であっても、本発明を適用することが出来る。さらに、ここでは、本発明に係るシフトレジスタ基本回路113を構成するスイッチング素子を、すべてNMOSトランジスタとしたが、必要に応じて、PMOSトランジスタを用いてもよい。PMOSトランジスタの場合、ゲートに印加されるオン電圧がロー電圧に、オフ電圧がハイ電圧となる。さらに、それ以外のスイッチング素子であってもよい。また、ここでは、第1乃至第3の実施形態において4相のクロック信号によって制御される場合について、第4の実施形態において2相のクロック信号によって制御される場合について、示しているが、これに限定されることはない。なお、本発明の実施形態に係る表示装置において、上記では、図2に示す通り、IPS方式の液晶表示装置について説明しているが、本発明に係る表示装置は、VAVerticallyAligned方式やTNTwistedNematic方式等、その他の駆動方式の液晶表示装置であってもよいし、有機EL表示装置など、他の表示装置であってもよい。図10は、VA方式及びTN方式の液晶表示装置に備えられるTFT基板102の等価回路の概念図である。VA方式及びTN方式の場合には、コモン電極111がTFT基板102と対向するフィルタ基板101に設けられている。"