高周波帯の入力信号を、該入力信号の帯域より狭い幅の複数の隣接する帯域信号に分波し、該各帯域信号を複数の出力端子24からそれぞれ出力する信号分波部21と、前記各帯域信号に対してそれぞれ中間周波数帯への周波数変換処理を行い、該中間周波数帯に変換された信号をそれぞれA/D変換し、さらに帯域分波したことによって生じる誤差の補正処理を行ってから合波する周波数変換合波処理部25とを有し、前記入力信号をより低い周波数帯の信号に変換する周波数変換装置において、前記周波数変換合波処理部は、前記帯域信号を入力するための帯域信号入力端子31a、該帯域信号入力端子に入力された帯域信号を所定中間周波数帯へ周波数変換する周波数変換回路32、該周波数変換回路の出力信号をサンプリングしてデジタル信号列に変換するA/D変換器33、該A/D変換器から出力されるデジタル信号列に対して、帯域分波に伴って生じる誤差の補正処理を行う補正処理回路34、合波信号を入力するための合波信号入力端子31d、前記補正処理回路で補正された信号と前記合波信号入力端子に入力された信号とを合波する合波回路35および該合波回路で合波された合波信号を出力するための合波信号出力端子31eとを備えて一体化された複数の周波数変換合波処理モジュール31と、前記複数の周波数変換合波処理モジュールを、着脱可能な状態で装置内に保持するモジュール保持手段40と、前記モジュール保持手段に保持された前記複数の周波数変換合波処理モジュールの各帯域信号入力端子と前記信号分波部の各出力端子との間をコネクタ接続して、前記各帯域信号を前記各周波数変換合波処理モジュールに与える帯域信号接続手段41と、前記モジュール保持手段に保持された前記複数の周波数変換合波処理モジュールについて、異なるモジュール間で前記合波信号出力端子と前記合波信号入力端子との間を順にコネクタ接続して、最終段の周波数変換合波処理モジュールの前記合波回路の合波信号出力端子から、全帯域分の合波信号を出力させる合波信号接続手段43とを備えていることを特徴とする周波数変換装置。前記各周波数変換合波処理モジュールの周波数変換回路が用いるローカル信号の周波数が等しく、それぞれの中間周波数帯の中心が前記信号分波部の複数の隣接する帯域の中心周波数の差分と等しい差を有していることを特徴とする請求項1記載の周波数変換装置。前記各周波数変換合波処理モジュールの前記周波数変換回路が用いるローカル信号の周波数が、前記信号分波部の複数の隣接する帯域の中心周波数の差分と等しい差を有しており、前記各帯域信号を共通の中間周波数帯に変換させるとともに、前記各周波数変換合波処理モジュールの前記合波回路に入力される信号に対して、それぞれ前記信号分波部の複数の隣接する帯域の中心周波数の差と等しい差を付与する周波数シフト回路38と、前記各周波数変換合波処理モジュールの前記周波数変換回路が用いるローカル信号の周波数が異なることによって生じる帯域間の位相誤差を前記周波数シフト回路のローカル信号の位相補正により補償する同期回路39を設けたことを特徴とする請求項1記載の周波数変換装置。上記構成の周波数変換装置を実際に構成する場合に、従来では、入力信号を複数の帯域信号に分波する信号分波ユニット、複数系列に分けられた帯域信号を中間周波数帯に変換してA/D変換する周波数変換ユニット、補正処理を行う補正処理ユニットおよび合波処理ユニットを設け、それらのユニット間を順に信号が通過していくように構築していた。しかしながら、このように、処理の種類単位で回路をユニット化してその間を接続して装置を構成した場合、次のような問題が生じる。対象信号の帯域幅が広くなると分波数も多くなり、信号分波ユニットだけでなく、それに続く、すべてのユニットを変更しなくてはならず、結局、解析される可能性のある信号のうちの最も広帯域な信号の帯域幅に合わせて、各ユニットを構成しておかなければならず、狭い帯域の信号のみを対象とするユーザーにとって無用な回路を含み、コスト高なものとなってしまう。また、特定の帯域の信号処理に関して異常が発生している場合であっても、その異常箇所のユニット全体の交換で修理を行うことになり、分波数が多い場合、ユニット毎の部品代も高額となり、ユーザーに必要以上の損害を与えることになる。本発明は、この問題を解決し、ユーザーの要求にフレキシブルに対応できて無駄なコストを省き、修理等のメンテナンスの際もユーザーに必要以上の損害を与えないで済む周波数変換装置を提供することを目的としている。前記目的を達成するために、本発明の請求項1の周波数変換装置は、高周波帯の入力信号を、該入力信号の帯域より狭い幅の複数の隣接する帯域信号に分波し、該各帯域信号を複数の出力端子24からそれぞれ出力する信号分波部21と、前記各帯域信号に対してそれぞれ中間周波数帯への周波数変換処理を行い、該中間周波数帯に変換された信号をそれぞれA/D変換し、さらに帯域分波したことによって生じる誤差の補正処理を行ってから合波する周波数変換合波処理部25とを有し、前記入力信号をより低い周波数帯の信号に変換する周波数変換装置において、前記周波数変換合波処理部は、前記帯域信号を入力するための帯域信号入力端子31a、該帯域信号入力端子に入力された帯域信号を所定中間周波数帯へ周波数変換する周波数変換回路32、該周波数変換回路の出力信号をサンプリングしてデジタル信号列に変換するA/D変換器33、該A/D変換器から出力されるデジタル信号列に対して、帯域分波に伴って生じる誤差の補正処理を行う補正処理回路34、合波信号を入力するための合波信号入力端子31d、前記補正処理回路で補正された信号と前記合波信号入力端子に入力された信号とを合波する合波回路35および該合波回路で合波された合波信号を出力するための合波信号出力端子31eとを備えて一体化された複数の周波数変換合波処理モジュール31と、前記複数の周波数変換合波処理モジュールを、着脱可能な状態で装置内に保持するモジュール保持手段40と、前記モジュール保持手段に保持された前記複数の周波数変換合波処理モジュールの各帯域信号入力端子と前記信号分波部の各出力端子との間をコネクタ接続して、前記各帯域信号を前記各周波数変換合波処理モジュールに与える帯域信号接続手段41と、前記モジュール保持手段に保持された前記複数の周波数変換合波処理モジュールについて、異なるモジュール間で前記合波信号出力端子と前記合波信号入力端子との間を順にコネクタ接続して、最終段の周波数変換合波処理モジュールの前記合波回路の合波信号出力端子から、全帯域分の合波信号を出力させる合波信号接続手段43とを備えていることを特徴とする。また、本発明の請求項2の周波数変換装置は、請求項1記載の周波数変換装置において、前記各周波数変換合波処理モジュールの周波数変換回路が用いるローカル信号の周波数が等しく、それぞれの中間周波数帯の中心が前記信号分波部の複数の隣接する帯域の中心周波数の差分と等しい差を有していることを特徴とする。また、本発明の請求項3の周波数変換装置は、請求項1記載の周波数変換装置において、前記各周波数変換合波処理モジュールの前記周波数変換回路が用いるローカル信号の周波数が、前記信号分波部の複数の隣接する帯域の中心周波数の差分と等しい差を有しており、前記各帯域信号を共通の中間周波数帯に変換させるとともに、前記各周波数変換合波処理モジュールの前記合波回路に入力される信号に対して、それぞれ前記信号分波部の複数の隣接する帯域の中心周波数の差と等しい差を付与する周波数シフト回路38と、前記各周波数変換合波処理モジュールの前記周波数変換回路が用いるローカル信号の周波数が異なることによって生じる帯域間の位相誤差を前記周波数シフト回路のローカル信号の位相補正により補償する同期回路39を設けたことを特徴とする。このように構成したため、本発明の周波数変換装置は、装置内にユーザが必要とする帯域幅分の周波数変換合波処理モジュールを装着して信号分波部との間および各モジュール間をコネクタ接続することで、無駄なコストをかけずに装置の構築ができる。また、各周波数変換合波処理モジュールのハードウエア構成は同等でよいから、設計コストが抑えられ、しかも、周波数変換処理を行うモジュールが帯域毎に独立しているので、特定帯域に異常がある場合には、その帯域のモジュールのみを正常なものに交換すればよく、帯域が多い場合にその修理コストが小さくて済む。以下、図面に基づいて本発明の実施の形態を説明する。図1は、本発明を適用した周波数変換装置20の全体構成図である。この周波数変換装置20は、信号分波部21、周波数変換合成処理部25および制御部50を有している。信号分波部21は、高周波帯の広帯域な入力信号xtを入力端子22で受け、その入力信号xtの帯域より狭い幅の複数Mの隣接する帯域幅のバンドパスフィルタBPF231~23Mに入力して帯域信号x1t~xMtに分波し、複数の帯域信号出力端子241~24Mからそれぞれ出力する。バンドパスフィルタ231~23Mは、図2のaに示すように、変換対象の信号が存在する可能性のある所定周波数領域f0~f0fBW例えばf0=2GHz、fBW=100MHzを、M個の等しい周波数幅fW=fBW/M例えばM=10の場合、100/10=10MHzの帯域に分割し、分割した各帯域の信号x1t~xMtをそれぞれ選択的に抽出して出力する。ここで複数Mは任意で、後述する周波数変換の処理能力やユーザーの要望などに応じて決定すればよい。ここで、バンドパスフィルタ231~23Mの中心周波数をfc1~fcMとすると、上記関係から各バンドパスフィルタ231~23Mの通過帯域は、それぞれ、fc1±fW/2、fc2±fW/2、...、fcM±fW/2となる。この信号分波部21の構成は、図示のように通過帯域が異なる複数のバンドパスフィルタを単純に並列に接続した構造に限定されるものではなく、前記特許文献1特開2009-246956号公報の図7~図12に示された種々の構成が採用できる。周波数変換合成処理部25は、信号発生部26、複数の周波数変換合波処理モジュール以下、単にモジュールと記す311~31M、モジュール保持手段40、帯域信号接続手段41、変換用信号接続手段42および合波信号接続手段43により構成されている。信号発生部26は、所定周波数例えば、10MHz、1MHz、100kHz等の基準信号Rに位相同期したローカル信号Lを発生してローカル信号出力端子26aから出力するローカル信号発生器27と、基準信号Rに位相同期したサンプリング用のクロック信号Cを発生してクロック信号出力端子26bから出力するクロック信号発生器28とにより構成されている。また、各モジュール31は、帯域信号入力端子31a、ローカル信号入力端子31b、クロック信号入力端子31c、合波信号入力端子31d、合波信号出力端子31e、帯域信号入力端子31aに入力された帯域信号をローカル信号入力端子31bに入力されたローカル信号Lとの混合処理により所定の中間周波数帯へ周波数変換ヘテロダイン変換する周波数変換回路32、周波数変換回路32の出力信号yをクロック信号入力端子31cに入力されたクロック信号Cに同期してサンプリングしてデジタル信号列に変換するA/D変換器33、A/D変換器33から出力されるデジタル信号列Yに対して、帯域分波に伴って生じる誤差の補正処理を行う補正処理回路34、補正処理回路34で補正された信号Yhと合波信号入力端子31dに入力された信号とを合波して、合波信号出力端子31eから出力する合波回路35とを備えてそれぞれ一体化されている添え字省略。各周波数変換回路321~32Mは、例えば図3に示すように、各帯域信号とローカル信号Lとを混合するミキサ32aと、その混合成分から差のヘテロダイン成分中間周波数帯を抽出するバンドパスフィルタBPF32bとで構成されている。ここで、各周波数変換回路321~32Mのバンドパスフィルタ32bの帯域は、図2のb1~bMのように、ローカル信号Lの周波数をfLとすれば、それぞれ、|fL-fc1|±fW/2|fL-fc2|±fW/2.........|fL-fcM|±fW/2に設定され、分波された時の互いの周波数間隔を保持した状態で中心周波数がそれぞれ異なる中間周波数帯に変換されて、クロック信号Cに同期したタイミングでサンプリングされてデジタルの信号列に変換される。補正処理回路34は、広帯域な入力信号を複数の帯域の信号に分波し、それぞれに対して周波数変換処理とA/D変換処理を行うことによって、帯域間に生じる信号の位相と振幅の誤差を補正するためのものであり、その補正処理は、例えば所定数の入力データに対する積和演算を行うFIR型のデジタルフィルタで行われる。このデジタルフィルタによる補正を行うために必要な補正係数積の係数は、予め無変調の基準信号を入力して、その周波数を掃引することで得られたデータに基づいて、帯域内の振幅位相特性が所定の基準特性となるように決定したものであり、モジュール毎に予め記憶設定されているものとする。このようにして、帯域分波による補正処理がなされた信号列Yhは、合波回路35に入力される。合波回路35では、合波信号入力端子31dから入力された合波信号と、補正処理された信号とが合波されるが、補正処理信号Yhについては、基本的に各モジュール間でタイミングずれは生じないが、合波処理の遅延例えば1クロック分が必ず生じるので、同一タイミングで各合波回路に入力される補正処理信号の総和が最終段から正しく出力されるためには、初段から最終段までの遅延量を見込んでおく必要がある。即ち、図4に示すように、仮に4つのモジュールを接続した場合で、各モジュールの合波回路351~354に同一処理タイミングT1に入力された補正処理信号YhがそれぞれA1、B1、C1、D1とすると、初段の合波回路351は、次の処理タイミングT2にA10入力無しを合波信号として出力し、それに合わせるために、次段の合波回路352は、補正処理信号B1を内部で1処理タイミング分遅らせてから、次の処理タイミングT3に合波信号A1と補正処理信号B1とを合波して、信号A1B1を出力する。以下同様に、3段目の合波回路353は、補正処理信号C1を内部で2処理タイミング分遅らせてから、次の処理タイミングT4に合波信号A1B1と補正処理信号C1とを合波して信号A1B1C1を出力し、最終段の合波回路354は、補正処理信号D1を内部で3処理タイミング分遅らせてから、次の処理タイミングT5に合波信号A1B1C1と補正処理信号D1とを合波して信号A1B1C1D1を出力する。つまり、各合波回路は、モジュールの接続順に応じた処理時間分だけ、入力する補正処理信号に対する遅延を行ってから合波信号と合波する機能を有している。合波回路のこの遅延処理段数は外部後述する制御部50から任意に設定できるようになっているものとする。これらの複数のモジュール31は、モジュール保持手段40により装置内に着脱可能な状態で保持される。ここで、モジュール保持手段40の形態はモジュールの構造に対応したものであれば任意である。例えばモジュールがプリント基板上に形成され、そのプリント基板にエッジコネクタが設けられている場合には、モジュール保持手段40としてマザーボードの一面側に、モジュールのエッジコネクタを受け入れるコネクタを並べて、複数のモジュールをマザーボード上に並べ立てた状態で保持する構造が考えられる。この場合、モジュール保持手段40は、機械的な保持機能だけでなく、電気的な接続機能も兼ねることになる。また、単純に機械的な保持機能だけであってもよい。帯域信号接続手段41は、モジュール保持手段40に保持された各モジュール31の帯域信号入力端子31aと信号分波部21の各帯域信号出力端子24との間をコネクタ接続して、各帯域信号をモジュール31に与える。この帯域信号接続手段41は、信号分波部24の帯域信号出力端子24とモジュール31の帯域信号入力端子31aの形態に応じて設けられる。例えば、単純な構造として、帯域信号出力端子24が高周波用の同軸コネクタであれば、帯域信号入力端子31aも同様の同軸コネクタとしてその間を、両端に同軸コネクタが設けられた同軸ケーブルで接続する。また、帯域信号接続手段41を、前記したマザーボードの一面側にコネクタが固定された構造のモジュール保持手段40で兼用することもできる。その場合、マザーボード上に信号分波部21の回路を形成し、その各帯域信号出力端子24とマザーボード上の複数のコネクタの特定のピンとの間をそれぞれパターン接続し、各コネクタに装着されるモジュールのエッジコネクタの特定ピンに対応する接点を帯域信号入力端子31aとする。ただしこの場合には、高周波信号をロスなく伝達させる伝送線路マイクロストリップ線路等をパターン形成する必要がある。このようにモジュール保持手段40を兼用すれば、モジュールを装着することで接続も行われる。変換用信号接続手段42は、モジュール保持手段40に保持された各モジュール31のローカル信号入力端子31b、クロック信号入力端子31cと、信号発生部26のローカル信号出力端子26a、クロック信号出力端子26bの間を接続するものであり、前記帯域信号接続手段41と同様に同軸ケーブル接続やマザーボード上のコネクタに装着して接続する方法のいずれも採用可能である。この場合、信号発生部26も各モジュール31と同様に装置に着脱自在なモジュールとしてもよいし、マザーボード上に固定された状態で設けてもよい。また、合波信号接続手段43は、モジュール保持手段40に保持された複数のモジュール31について、異なるモジュール31i、31i1間で合波信号出力端子31eiと合波信号入力端子31di1との間を順にコネクタ接続して、最終段のモジュールの合波信号出力端子31eMから、全帯域分合波した信号Xを出力させる。この合波信号接続手段43として、デジタルの複数ビットパラレルのデータ信号を扱う場合には前記したマザーボードの一面側にコネクタが固定された構造のモジュール保持手段40にエッジコネクタを装着する方式が有利であり、各モジュールのエッジコネクタに合波信号入力端子31dと合波信号出力端子31eとを設け、モジュール装着によりモジュール保持と同時に、隣り合うモジュール間での合波信号出力端子31eと合波信号入力端子31dとの間の接続が同時に行われるようにする。制御部50は、信号発生部26および各モジュール31の制御、例えば、ローカル信号の周波数設定処理や、クロック信号Cに同期して、各モジュール31のサンプリングを開始するようにしている。また、モジュール保持手段40に保持されたモジュールを検知して、前記した遅延量の設定等を含むパラメータの設定処理等を行う。その制御のための接続は任意であるが、前記したマザーボードのコネクタに装着されたエッジコネクタを介して行う方式が有利であり、また、各モジュール毎の合波信号に対する解析処理や信号発生部26への制御も行えるように、ここでは合波信号接続手段43を兼用して各モジュール31および信号発生部26に接続される構造となっている制御部50の入出力用の端子は省略している。なお、制御部50と、各モジュール31および信号発生部26との間は、それぞれ専用の接続手段により接続してもよい。このように構成された周波数変換装置20では、変換対象の入力信号が複数の隣接する帯域の信号に分波され、着脱自在に保持される各モジュール31によって中間周波数帯に変換され、帯域分波によって生じる誤差が補正されて順次合波され、図2のcように、元の入力信号の情報を保存したより低い中間周波数帯のデジタルの信号列に変換している。このため、装置内にユーザが必要とする帯域幅分のモジュール31を装着して信号分波部21との間および各モジュール間をコネクタ接続することで、無駄なコストをかけずに装置の構築ができる。例えば図2の例のように変換対象信号が3つの帯域内に収まる場合には、3つのモジュールだけ装着すればよい。また、各モジュール31のハードウエア構成は同等でよいから、設計コストが抑えられ、しかも、周波数変換処理を行うモジュールが帯域毎に独立しているので、特定帯域に異常がある場合には、その帯域のモジュールのみを正常なものに交換すればよく、帯域が多い場合にその修理コストが小さくて済む。なお、装置の機械的な構造は任意であるが、例えば、図5のように、フレーム100の開口された前面側から信号分波部21、信号発生部26、各モジュール31を着脱自在に装着できるようにし、フレーム100の背面側のマザーボード図示せずにコネクタ接続する構造例を示す。この場合、マザーボード上に制御部50を設けたり、制御部50をパーソナルコンピュータで構成し、フレーム100との間で通信できるようにしてもよい。なお、図5において、符号40aは、モジュール化された信号分波部21、信号発生部26および各モジュール31を固定するためのネジ、符号40bはそのネジ穴、符号40cは、各モジュールを内部に挿入する際のガイド用の切欠である。前記実施形態では、各モジュール31の周波数変換回路32に共通のローカル信号Lを与えて、ぞれぞれ中心周波数が異なる中間周波数帯に変換しているので、補正処理後の信号をそのまま加算処理することで、元の信号の周波数関係を保持した信号Xを出力させていたが、図6に示すように、モジュール31毎にローカル信号発生器27をそれぞれ設け、入力する帯域信号の中心周波数にそれぞれ応じた周波数のローカル信号L1~LMを周波数変換回路32に与えることで、図7のaの各帯域信号を、同図b1~bMのように、中心周波数fiおよび帯域幅fwが同一の中間周波帯に変換することもできる。ただし、このまま合波すると、全帯域信号が幅fWの中に重なった信号になってしまうため、図6に示しているように周波数シフト回路38を設けて、各補正処理後の信号Yhに対して、図7のc1~cMのように、元の帯域信号の周波数間隔fBW/M=Δfと等しい周波数差が付与されるようにし、その周波数シフトされた信号Yhsをそれぞれ合波器35に入力する。この周波数シフト回路38は、周波波間隔Δfの差をもつ周波数fs1~fsMのオフセットローカル信号Ls1~LsMを出力するオフセットローカル信号発生器38aと周波数変換回路38bこれらはデジタル値に対する数値演算処理で実現できるによって構成する。なお、上記のように各ローカル信号L1~LMの周波数が異なるので、各A/D変換器33のサンプリングタイミングが共通であるとき、中間周波数帯に変換された信号に関して各帯域間に各ローカル信号の位相差に応じた位相誤差が生じる。この位相誤差は、周波数シフト回路38のオフセットローカル信号Ls1~LsMの初期位相を同期回路39によって調整することで補償することができる。このようにして周波数シフトおよび位相補償された信号Yhsを前記同等に合波することで、図7のdのように、元の信号をより低い周波数帯域に変換したデジタルの信号列を得ることができる。なお、上記実施例では、各モジュール31にローカル信号発生器27をそれぞれ設けていたが、信号発生部26に各モジュール用のローカル信号発生器を設けてもよい。