フラッシュメモリの交換時期の到来を判別する交換時期判別手段と、この交換時期判別手段で交換時期の到来を判別した時点からの前記フラッシュメモリの交換が行われない状態での経過時間を算出する経過時間算出手段と、この経過時間算出手段の算出した経過時間に応じて前記フラッシュメモリのメモリセルから読み出すデータの2値化の基準となる閾値を通常の読取時に設定する通常閾値よりも2値化に障害が生じない範囲内で低下させる閾値低下設定手段とを具備することを特徴とする電子装置。フラッシュメモリを構成するそれぞれのメモリセルから読み出すデータの2値化の基準となる閾値を通常の読取時に設定する通常閾値よりも高くして前記フラッシュメモリを構成する全メモリセルからデータの読み出しを行ってそれぞれのメモリセルからデータが正しく読み出されたかを判別する照合手段と、この照合手段によってデータが正しく読み出せなかったメモリセルの割合を算出する割合算出手段と、前記照合手段によってデータが正しく読み出せなかったメモリセルの位置を記憶する記憶手段と、前記割合算出手段が予め定めた割合以上を算出したとき前記フラッシュメモリの交換時期の到来を判別する交換時期判別手段と、この交換時期判別手段が交換時期を判別した時点からの前記フラッシュメモリの交換が行われない状態での経過時間を算出する経過時間算出手段と、この経過時間算出手段の算出した経過時間が予め定めた時間以上となったとき前記記憶手段に記憶されたメモリセルのうちデータの格納に使用しているものを前記記憶手段に記憶されていない未使用のメモリセルに置き換えるメモリセル置換手段とを具備することを特徴とする電子装置。フラッシュメモリの交換時期の到来を判別する交換時期判別手段と、この交換時期判別手段で交換時期の到来を判別した時点からの前記フラッシュメモリの交換が行われない状態での経過時間を算出する経過時間算出手段と、この経過時間算出手段の算出した経過時間が予め定めた時間になったとき、前記フラッシュメモリの交換が行われるまでの間、前記フラッシュメモリにおけるそのフローティングゲートに電子が格納されているメモリセルに対して定期的に電子を再格納する再チャージ手段とを具備することを特徴とする電子装置。所定のネットワークに接続され、フラッシュメモリを内蔵した任意数の電子装置と、前記ネットワークに接続され、前記電子装置に内蔵された前記フラッシュメモリのそれぞれの交換時期を判別する交換時期判別手段と、この交換時期判別手段で交換時期の到来を判別した時点からの前記フラッシュメモリそれぞれの交換が行われない状態での経過時間を算出する経過時間算出手段とを備えた管理装置と、この管理装置の前記経過時間算出手段の算出した前記フラッシュメモリそれぞれについての経過時間に応じてこれらフラッシュメモリのメモリセルから読み出すデータの2値化の基準となる閾値を通常の読取時に設定する通常閾値よりも2値化に障害が生じない範囲内で低下させる閾値低下設定手段を備えた電源制御装置とを具備することを特徴とするフラッシュメモリ交換管理システム。フラッシュメモリの交換時期の到来を判別する交換時期判別ステップと、この交換時期判別ステップで交換時期の到来を判別した時点からの前記フラッシュメモリの交換が行われない状態での経過時間を算出する経過時間算出ステップと、この経過時間算出ステップで算出した経過時間に応じて前記フラッシュメモリのメモリセルから読み出すデータの2値化の基準となる閾値を通常の読取時に設定する通常閾値よりも2値化に障害が生じない範囲内で低下させる閾値低下設定ステップとを具備することを特徴とするフラッシュメモリ交換管理方法。フラッシュメモリを構成するそれぞれのメモリセルから読み出すデータの2値化の基準となる閾値を通常の読取時に設定する通常閾値よりも高くして前記フラッシュメモリを構成する全メモリセルからデータの読み出しを行ってそれぞれのメモリセルからデータが正しく読み出されたかを判別する照合ステップと、この照合ステップによってデータが正しく読み出せなかったメモリセルの割合を算出する割合算出ステップと、前記照合ステップによってデータが正しく読み出せなかったメモリセルの位置を記憶する記憶ステップと、前記割合算出ステップが予め定めた割合以上を算出したとき前記フラッシュメモリの交換時期の到来を判別する交換時期判別ステップと、この交換時期判別ステップが交換時期を判別した時点からの前記フラッシュメモリの交換が行われない状態での経過時間を算出する経過時間算出ステップと、この経過時間算出ステップの算出した経過時間が予め定めた時間以上となったとき前記記憶ステップに記憶されたメモリセルのうちデータの格納に使用しているものを前記記憶ステップに記憶されていない未使用のメモリセルに置き換えるメモリセル置換ステップとを具備することを特徴とするフラッシュメモリ交換管理方法。フラッシュメモリの交換時期の到来を判別する交換時期判別ステップと、この交換時期判別ステップで交換時期の到来を判別した時点からの前記フラッシュメモリの交換が行われない状態での経過時間を算出する経過時間算出ステップと、この経過時間算出ステップの算出した経過時間が予め定めた時間になったとき、前記フラッシュメモリの交換が行われるまでの間、前記フラッシュメモリにおけるそのフローティングゲートに電子が格納されているメモリセルに対して定期的に電子を再格納する再チャージステップとを具備することを特徴とするフラッシュメモリ交換管理方法。CPUに、フラッシュメモリの交換時期の到来を判別する交換時期判別処理と、この交換時期判別処理で交換時期の到来を判別した時点からの前記フラッシュメモリの交換が行われない状態での経過時間を算出する経過時間算出処理と、この経過時間算出処理で算出した経過時間に応じて前記フラッシュメモリのメモリセルから読み出すデータの2値化の基準となる閾値を通常の読取時に設定する通常閾値よりも2値化に障害が生じない範囲内で低下させる閾値低下設定処理とを実行させることを特徴とするフラッシュメモリ交換管理プログラム。CPUに、フラッシュメモリを構成するそれぞれのメモリセルから読み出すデータの2値化の基準となる閾値を通常の読取時に設定する通常閾値よりも高くして前記フラッシュメモリを構成する全メモリセルからデータの読み出しを行ってそれぞれのメモリセルからデータが正しく読み出されたかを判別する照合処理と、この照合処理によってデータが正しく読み出せなかったメモリセルの割合を算出する割合算出処理と、前記照合処理によってデータが正しく読み出せなかったメモリセルの位置を記憶する記憶処理と、前記割合算出処理が予め定めた割合以上を算出したとき前記フラッシュメモリの交換時期の到来を判別する交換時期判別処理と、この交換時期判別処理が交換時期を判別した時点からの前記フラッシュメモリの交換が行われない状態での経過時間を算出する経過時間算出処理と、この経過時間算出処理の算出した経過時間が予め定めた時間以上となったとき前記記憶処理に記憶されたメモリセルのうちデータの格納に使用しているものを前記記憶処理に記憶されていない未使用のメモリセルに置き換えるメモリセル置換処理とを実行させることを特徴とするフラッシュメモリ交換管理プログラム。CPUに、フラッシュメモリの交換時期の到来を判別する交換時期判別処理と、この交換時期判別処理で交換時期の到来を判別した時点からの前記フラッシュメモリの交換が行われない状態での経過時間を算出する経過時間算出処理と、この経過時間算出処理の算出した経過時間が予め定めた時間になったとき、前記フラッシュメモリの交換が行われるまでの間、前記フラッシュメモリにおけるそのフローティングゲートに電子が格納されているメモリセルに対して定期的に電子を再格納する再チャージ処理とを実行させることを特徴とするフラッシュメモリ交換管理プログラム。この関連技術によれば、制御部に障害が発生する前に動作マージンが低下したフラッシュメモリの交換を依頼することができる。しかしながら、実際にはフラッシュメモリの交換の依頼から実際に交換が行われるまでにある程度の時間が必要となる。したがって、何らかの原因でフラッシュメモリの交換までの時間が長時間化すると、システムに障害が発生する可能性が高くなる。そこで、フラッシュメモリの交換に要する時間に十分な余裕を設けることが要請される。これには自己診断モードにおける電源電圧を当初予定した値よりも低下させることが有効である。しかしながら電源電圧を低下させて自己診断を行うと、本来長期に使用できるフラッシュメモリがより短い寿命に判定されてしまう。この結果、フラッシュメモリの交換が不必要に多発するという矛盾が生じる。そこで本発明の目的は、格納されたデータの正常性が失われる前の段階から時間に余裕を持ってフラッシュメモリの交換に対処することのできる電子装置、フラッシュメモリ交換管理システム、フラッシュメモリ交換管理方法およびフラッシュメモリ交換管理プログラムを得ることにある。本発明では、イフラッシュメモリの交換時期の到来を判別する交換時期判別手段と、ロこの交換時期判別手段で交換時期の到来を判別した時点からの前記したフラッシュメモリの交換が行われない状態での経過時間を算出する経過時間算出手段と、ハこの経過時間算出手段の算出した経過時間に応じて前記したフラッシュメモリのメモリセルから読み出すデータの2値化の基準となる閾値を通常の読取時に設定する通常閾値よりも2値化に障害が生じない範囲内で低下させる閾値低下設定手段とを電子装置が具備する。また、本発明では、イフラッシュメモリを構成するそれぞれのメモリセルから読み出すデータの2値化の基準となる閾値を通常の読取時に設定する通常閾値よりも高くして前記したフラッシュメモリを構成する全メモリセルからデータの読み出しを行ってそれぞれのメモリセルからデータが正しく読み出されたかを判別する照合手段と、ロこの照合手段によってデータが正しく読み出せなかったメモリセルの割合を算出する割合算出手段と、ハ前記した照合手段によってデータが正しく読み出せなかったメモリセルの位置を記憶する記憶手段と、ニ前記した割合算出手段が予め定めた割合以上を算出したとき前記したフラッシュメモリの交換時期の到来を判別する交換時期判別手段と、ホこの交換時期判別手段が交換時期を判別した時点からの前記したフラッシュメモリの交換が行われない状態での経過時間を算出する経過時間算出手段と、へこの経過時間算出手段の算出した経過時間が予め定めた時間以上となったとき前記した記憶手段に記憶されたメモリセルのうちデータの格納に使用しているものを前記した記憶手段に記憶されていない未使用のメモリセルに置き換えるメモリセル置換手段とを電子装置が具備する。更に本発明では、イフラッシュメモリの交換時期の到来を判別する交換時期判別手段と、ロこの交換時期判別手段で交換時期の到来を判別した時点からの前記したフラッシュメモリの交換が行われない状態での経過時間を算出する経過時間算出手段と、ハこの経過時間算出手段の算出した経過時間が予め定めた時間になったとき、前記したフラッシュメモリの交換が行われるまでの間、前記したフラッシュメモリにおけるそのフローティングゲートに電子が格納されているメモリセルに対して定期的に電子を再格納する再チャージ手段とを電子装置が具備する。更にまた本発明では、イ所定のネットワークに接続され、フラッシュメモリを内蔵した任意数の電子装置と、ロ前記したネットワークに接続され、前記した電子装置に内蔵された前記したフラッシュメモリのそれぞれの交換時期を判別する交換時期判別手段と、この交換時期判別手段で交換時期の到来を判別した時点からの前記したフラッシュメモリそれぞれの交換が行われない状態での経過時間を算出する経過時間算出手段とを備えた管理装置と、ハこの管理装置の前記した経過時間算出手段の算出した前記したフラッシュメモリそれぞれについての経過時間に応じてこれらフラッシュメモリのメモリセルから読み出すデータの2値化の基準となる閾値を通常の読取時に設定する通常閾値よりも2値化に障害が生じない範囲内で低下させる閾値低下設定手段を備えた電源制御装置とをフラッシュメモリ交換管理システムが具備する。また、本発明では、イフラッシュメモリの交換時期の到来を判別する交換時期判別ステップと、ロこの交換時期判別ステップで交換時期の到来を判別した時点からの前記したフラッシュメモリの交換が行われない状態での経過時間を算出する経過時間算出ステップと、ハこの経過時間算出ステップで算出した経過時間に応じて前記したフラッシュメモリのメモリセルから読み出すデータの2値化の基準となる閾値を通常の読取時に設定する通常閾値よりも2値化に障害が生じない範囲内で低下させる閾値低下設定ステップとをフラッシュメモリ交換管理方法が具備する。更に本発明では、イフラッシュメモリを構成するそれぞれのメモリセルから読み出すデータの2値化の基準となる閾値を通常の読取時に設定する通常閾値よりも高くして前記したフラッシュメモリを構成する全メモリセルからデータの読み出しを行ってそれぞれのメモリセルからデータが正しく読み出されたかを判別する照合ステップと、ロこの照合ステップによってデータが正しく読み出せなかったメモリセルの割合を算出する割合算出ステップと、ハ前記した照合ステップによってデータが正しく読み出せなかったメモリセルの位置を記憶する記憶ステップと、ニ前記した割合算出ステップが予め定めた割合以上を算出したとき前記したフラッシュメモリの交換時期の到来を判別する交換時期判別ステップと、ホこの交換時期判別ステップが交換時期を判別した時点からの前記したフラッシュメモリの交換が行われない状態での経過時間を算出する経過時間算出ステップと、へこの経過時間算出ステップの算出した経過時間が予め定めた時間以上となったとき前記した記憶ステップに記憶されたメモリセルのうちデータの格納に使用しているものを前記した記憶ステップに記憶されていない未使用のメモリセルに置き換えるメモリセル置換ステップとをフラッシュメモリ交換管理方法が具備する。更にまた本発明では、イフラッシュメモリの交換時期の到来を判別する交換時期判別ステップと、ロこの交換時期判別ステップで交換時期の到来を判別した時点からの前記したフラッシュメモリの交換が行われない状態での経過時間を算出する経過時間算出ステップと、ハこの経過時間算出ステップの算出した経過時間が予め定めた時間になったとき、前記したフラッシュメモリの交換が行われるまでの間、前記したフラッシュメモリにおけるそのフローティングゲートに電子が格納されているメモリセルに対して定期的に電子を再格納する再チャージステップとをフラッシュメモリ交換管理方法が具備する。また、本発明では、CPUに、フラッシュメモリ交換管理プログラムとして、イフラッシュメモリの交換時期の到来を判別する交換時期判別処理と、ロこの交換時期判別処理で交換時期の到来を判別した時点からの前記したフラッシュメモリの交換が行われない状態での経過時間を算出する経過時間算出処理と、ハこの経過時間算出処理で算出した経過時間に応じて前記したフラッシュメモリのメモリセルから読み出すデータの2値化の基準となる閾値を通常の読取時に設定する通常閾値よりも2値化に障害が生じない範囲内で低下させる閾値低下設定処理とを実行させる。更に本発明では、CPUに、フラッシュメモリ交換管理プログラムとして、イフラッシュメモリを構成するそれぞれのメモリセルから読み出すデータの2値化の基準となる閾値を通常の読取時に設定する通常閾値よりも高くして前記したフラッシュメモリを構成する全メモリセルからデータの読み出しを行ってそれぞれのメモリセルからデータが正しく読み出されたかを判別する照合処理と、ロこの照合処理によってデータが正しく読み出せなかったメモリセルの割合を算出する割合算出処理と、ハ前記した照合処理によってデータが正しく読み出せなかったメモリセルの位置を記憶する記憶処理と、ニ前記した割合算出処理が予め定めた割合以上を算出したとき前記したフラッシュメモリの交換時期の到来を判別する交換時期判別処理と、ホこの交換時期判別処理が交換時期を判別した時点からの前記したフラッシュメモリの交換が行われない状態での経過時間を算出する経過時間算出処理と、へこの経過時間算出処理の算出した経過時間が予め定めた時間以上となったとき前記した記憶処理に記憶されたメモリセルのうちデータの格納に使用しているものを前記した記憶処理に記憶されていない未使用のメモリセルに置き換えるメモリセル置換処理とを実行させる。更にまた本発明では、CPUに、フラッシュメモリ交換管理プログラムとして、イフラッシュメモリの交換時期の到来を判別する交換時期判別処理と、ロこの交換時期判別処理で交換時期の到来を判別した時点からの前記したフラッシュメモリの交換が行われない状態での経過時間を算出する経過時間算出処理と、ハこの経過時間算出処理の算出した経過時間が予め定めた時間になったとき、前記したフラッシュメモリの交換が行われるまでの間、前記したフラッシュメモリにおけるそのフローティングゲートに電子が格納されているメモリセルに対して定期的に電子を再格納する再チャージ処理とを実行させる。以上説明したように本発明によれば、フラッシュメモリの交換を指示した後で経過時間に応じてフラッシュメモリのメモリセルから読み出すデータの2値化の基準となる閾値を通常の読取時に設定する通常閾値よりも2値化に障害が生じない範囲内で低下させるようにしている。このため、フラッシュメモリの交換が何らかの原因で遅延したような場合にも読み出されるデータの正常性をより長期間保つことができる。また、他の本発明によれば、フラッシュメモリのメモリセルから読み出すデータの2値化の基準となる閾値を通常の読取時に設定する通常閾値よりも高くして読み取ってデータが正しく読み出せなかったメモリセルの位置を記憶しておき、フラッシュメモリの交換を指示した後に交換が迅速に行われなかったときにはこれら記憶した位置のメモリセルを使用していないメモリセルに置き換えることにした。これにより、フラッシュメモリの寿命を実質的延長させて交換までの時期を延ばすことができる。更に他の本発明によれば、フラッシュメモリの交換時期の到来を判別すると、その時点からのフラッシュメモリの交換が行われない状態での経過時間を算出し、これが予め定めた時間になったとき、フラッシュメモリにおけるそのフローティングゲートに電子が格納されているメモリセルに対して定期的に電子を再格納することにした。これにより、フラッシュメモリの寿命を実質的に延長させて交換までの時期を延ばすことができる。図1は、本発明の電子装置のクレーム対応図を示したものである。本発明の電子装置1000は、交換時期判別手段1001と、経過時間算出手段1002と、閾値低下設定手段1003を備えている。ここで、交換時期判別手段1001は、フラッシュメモリの交換時期の到来を判別する。経過時間算出手段1002は、交換時期判別手段1001で交換時期の到来を判別した時点からの前記したフラッシュメモリの交換が行われない状態での経過時間を算出する。閾値低下設定手段1003は、経過時間算出手段1002の算出した経過時間に応じて前記したフラッシュメモリのメモリセルから読み出すデータの2値化の基準となる閾値を通常の読取時に設定する通常閾値よりも2値化に障害が生じない範囲内で低下させる。図2は、本発明の他の電子装置のクレーム対応図を示したものである。本発明の他の電子装置1100は、照合手段1101と、割合算出手段1102と、記憶手段1103と、交換時期判別手段1104と、経過時間算出手段1105と、メモリセル置換手段1106を備えている。ここで、照合手段1101は、フラッシュメモリを構成するそれぞれのメモリセルから読み出すデータの2値化の基準となる閾値を通常の読取時に設定する通常閾値よりも高くして前記したフラッシュメモリを構成する全メモリセルからデータの読み出しを行ってそれぞれのメモリセルからデータが正しく読み出されたかを判別する。割合算出手段1102は、照合手段1101によってデータが正しく読み出せなかったメモリセルの割合を算出する。記憶手段1103は、照合手段1101によってデータが正しく読み出せなかったメモリセルの位置を記憶する。交換時期判別手段1104は、割合算出手段1102が予め定めた割合以上を算出したとき前記したフラッシュメモリの交換時期の到来を判別する。経過時間算出手段1105は、交換時期判別手段1104が交換時期を判別した時点からの前記したフラッシュメモリの交換が行われない状態での経過時間を算出する。メモリセル置換手段1106は、経過時間算出手段1105の算出した経過時間が予め定めた時間以上となったとき記憶手段1103に記憶されたメモリセルのうちデータの格納に使用しているものを記憶手段1103に記憶されていない未使用のメモリセルと置き換える。図3は、本発明の更に他の電子装置のクレーム対応図を示したものである。本発明の更に他の電子装置1200は、交換時期判別手段1201と、経過時間算出手段1202と、再チャージ手段1203を備えている。ここで、交換時期判別手段1201は、フラッシュメモリの交換時期の到来を判別する。経過時間算出手段1202は、交換時期判別手段1201で交換時期の到来を判別した時点からの前記したフラッシュメモリの交換が行われない状態での経過時間を算出する。再チャージ手段1203は、経過時間算出手段1202の算出した経過時間が予め定めた時間になったとき、前記したフラッシュメモリの交換が行われるまでの間、前記したフラッシュメモリにおけるそのフローティングゲートに電子が格納されているメモリセルに対して定期的に電子を再格納する。図4は、本発明のフラッシュメモリ交換管理システムのクレーム対応図を示したものである。本発明のフラッシュメモリ交換管理システム1300は、任意数の電子装置1301と、管理装置1302と、電源制御装置1303を備えている。ここで、任意数の電子装置1301は、所定のネットワークに接続され、フラッシュメモリを内蔵している。管理装置1302は、交換時期判別手段1302aと、経過時間算出手段1302bを備えている。このうち交換時期判別手段1302aは、前記したネットワークに接続され、電子装置1301に内蔵された前記したフラッシュメモリのそれぞれの交換時期を判別する。経過時間算出手段1302bは、交換時期判別手段1302aで交換時期の到来を判別した時点からの前記したフラッシュメモリそれぞれの交換が行われない状態での経過時間を算出する。電源制御装置1303は、閾値低下設定手段1303aを備えている。閾値低下設定手段1303aは、管理装置の経過時間算出手段1302bの算出した前記したフラッシュメモリそれぞれについての経過時間に応じてこれらフラッシュメモリのメモリセルから読み出すデータの2値化の基準となる閾値を通常の読取時に設定する通常閾値よりも2値化に障害が生じない範囲内で低下させる。図5は、本発明のフラッシュメモリ交換管理方法のクレーム対応図を示したものである。本発明のフラッシュメモリ交換管理方法1400は、交換時期判別ステップ1401と、経過時間算出ステップ1402と、閾値低下設定ステップ1403を備えている。ここで、交換時期判別ステップ1401では、フラッシュメモリの交換時期の到来を判別する。経過時間算出ステップ1402では、交換時期判別ステップ1401で交換時期の到来を判別した時点からの前記したフラッシュメモリの交換が行われない状態での経過時間を算出する。閾値低下設定ステップ1403では、経過時間算出ステップ1402で算出した経過時間に応じて前記したフラッシュメモリのメモリセルから読み出すデータの2値化の基準となる閾値を通常の読取時に設定する通常閾値よりも2値化に障害が生じない範囲内で低下させる。図6は、本発明の他のフラッシュメモリ交換管理方法のクレーム対応図を示したものである。本発明の他のフラッシュメモリ交換管理方法1500は、照合ステップ1501と、割合算出ステップ1502と、記憶ステップ1503と、交換時期判別ステップ1504と、経過時間算出ステップ1505と、メモリセル置換ステップ1506を備えている。ここで、照合ステップ1501では、フラッシュメモリを構成するそれぞれのメモリセルから読み出すデータの2値化の基準となる閾値を通常の読取時に設定する通常閾値よりも高くして前記したフラッシュメモリを構成する全メモリセルからデータの読み出しを行ってそれぞれのメモリセルからデータが正しく読み出されたかを判別する。割合算出ステップ1502では、照合ステップ1501によってデータが正しく読み出せなかったメモリセルの割合を算出する。記憶ステップ1503では、照合ステップ1501によってデータが正しく読み出せなかったメモリセルの位置を記憶する。交換時期判別ステップ1504では、割合算出ステップ1502が予め定めた割合以上を算出したとき前記したフラッシュメモリの交換時期の到来を判別する。経過時間算出ステップ1505では、交換時期判別ステップ1504が交換時期を判別した時点からの前記したフラッシュメモリの交換が行われない状態での経過時間を算出する。メモリセル置換ステップ1506では、経過時間算出ステップ1505の算出した経過時間が予め定めた時間以上となったとき記憶ステップ1503に記憶されたメモリセルのうちデータの格納に使用しているものを記憶ステップ1503に記憶されていない未使用のメモリセルに置き換える。図7は、本発明の更に他のフラッシュメモリ交換管理方法のクレーム対応図を示したものである。本発明の更に他のフラッシュメモリ交換管理方法1600は、交換時期判別ステップ1601と、経過時間算出ステップ1602と、再チャージステップ1603を備えている。ここで、交換時期判別ステップ1601では、フラッシュメモリの交換時期の到来を判別する。経過時間算出ステップ1602では、交換時期判別ステップ1601で交換時期の到来を判別した時点からの前記したフラッシュメモリの交換が行われない状態での経過時間を算出する。再チャージステップ1603では、経過時間算出ステップ1602の算出した経過時間が予め定めた時間になったとき、前記したフラッシュメモリの交換が行われるまでの間、前記したフラッシュメモリにおけるそのフローティングゲートに電子が格納されているメモリセルに対して定期的に電子を再格納する。図8は、本発明のフラッシュメモリ交換管理プログラムのクレーム対応図を示したものである。本発明のフラッシュメモリ交換管理プログラム1700は、CPUに、交換時期判別処理1701と、経過時間算出処理1702と、閾値低下設定処理1703を実行させるようにしている。ここで、交換時期判別処理1701では、フラッシュメモリの交換時期の到来を判別する。経過時間算出処理1702では、交換時期判別処理1701で交換時期の到来を判別した時点からの前記したフラッシュメモリの交換が行われない状態での経過時間を算出する。閾値低下設定処理1703では、経過時間算出処理1702で算出した経過時間に応じて前記したフラッシュメモリのメモリセルから読み出すデータの2値化の基準となる閾値を通常の読取時に設定する通常閾値よりも2値化に障害が生じない範囲内で低下させる。図9は、本発明の他のフラッシュメモリ交換管理プログラムのクレーム対応図を示したものである。本発明の他のフラッシュメモリ交換管理プログラム1800は、CPUに、照合処理1801と、割合算出処理1802と、記憶処理1803と、交換時期判別処理1804と、経過時間算出処理1805と、メモリセル置換処理1806を実行させるようにしている。ここで、照合処理1801では、フラッシュメモリを構成するそれぞれのメモリセルから読み出すデータの2値化の基準となる閾値を通常の読取時に設定する通常閾値よりも高くして前記したフラッシュメモリを構成する全メモリセルからデータの読み出しを行ってそれぞれのメモリセルからデータが正しく読み出されたかを判別する。割合算出処理1802では、照合処理1801によってデータが正しく読み出せなかったメモリセルの割合を算出する。記憶処理1803では、照合処理1801によってデータが正しく読み出せなかったメモリセルの位置を記憶する。交換時期判別処理1804では、割合算出処理1802が予め定めた割合以上を算出したとき前記したフラッシュメモリの交換時期の到来を判別する。経過時間算出処理1805では、交換時期判別処理1804が交換時期を判別した時点からの前記したフラッシュメモリの交換が行われない状態での経過時間を算出する。メモリセル置換処理1806では、経過時間算出処理1805の算出した経過時間が予め定めた時間以上となったとき前記した記憶処理に記憶されたメモリセルのうちデータの格納に使用しているものを記憶処理1803に記憶されていない未使用のメモリセルに置き換える。図10は、本発明の更に他のフラッシュメモリ交換管理プログラムのクレーム対応図を示したものである。本発明の更に他のフラッシュメモリ交換管理プログラム1900は、CPUに、交換時期判別処理1901と、経過時間算出処理1902と、再チャージ処理1903を実行させるようにしている。ここで、交換時期判別処理1901では、フラッシュメモリの交換時期の到来を判別する。経過時間算出処理1902では、交換時期判別処理1901で交換時期の到来を判別した時点からの前記したフラッシュメモリの交換が行われない状態での経過時間を算出する。再チャージ処理1903では、経過時間算出処理1902の算出した経過時間が予め定めた時間になったとき、前記したフラッシュメモリの交換が行われるまでの間、前記したフラッシュメモリにおけるそのフローティングゲートに電子が格納されているメモリセルに対して定期的に電子を再格納する。<発明の実施の形態>次に本発明の実施の形態を説明する。図11は、本発明の実施の形態によるフラッシュメモリを使用した電子装置の構成の要部を表わしたものである。本実施の形態の電子装置100は、CPUCentralProcessingUnit101およびプログラム格納部102を備えた制御部103を有している。制御部103は、この電子装置100の一般的な制御を行う他に、電子装置100に内蔵された第1のフラッシュメモリ105および第2のフラッシュメモリ106の交換に関する制御を行うようになっている。このため、制御部103はデータバス等の信号伝達手段107を介して次の各部と接続されている。もちろん、これら各部の少なくとも一部はハードウェアで構成される必要はなく、制御部103を構成するCPU101がプログラム格納部102に格納された制御プログラムを実行することで実現するソフトウェア的な機能部として構成されていてもよい。データ正常性検知部108は、第1および第2のフラッシュメモリ105、106に格納されるデータの正常性が確保されているかの検出を一定周期で行うようになっている。フラッシュメモリリードマージン変動部109は、第1および第2のフラッシュメモリ105、106について、それぞれの読み出し時に印加する電源電圧VCCおよび信号読み出しの際の2値化の閾値電圧Vthを変動させる回路である。第1の機能部111は、第1のフラッシュメモリ105に対してデータの読み書きを行う機能を持っている。第2の機能部112は、同様に第2のフラッシュメモリ106に対してデータの読み書きを行う機能を持っている。本実施の形態では、第1の機能部111はFPGAFieldProgrammableGateArrayで構成されており、第2の機能部112はLANLocalAreaNetworkコントローラデバイスで構成されている。電源電圧生成部114は、第1および第2のフラッシュメモリ105、106に印加する電源電圧VCCを生成する。これら第1および第2のフラッシュメモリ105、106に印加する電源電圧VCCは、第1の機能部111あるいは第2の機能部112に独立して与えられる。表示部115は、液晶ディスプレイや有機ELOrganicElectroLuminescenceディスプレイを備えており、監視結果に基づいて必要な表示を行う。図12および図13は、本実施の形態で使用される第1のフラッシュメモリを例に採り、その構造の要部を表わしたものである。図11に示した第2のフラッシュメモリ106は第1のフラッシュメモリ105とメモリセルの構造が同一なので、その図示および説明は省略する。第1のフラッシュメモリ105は、N型のドレイン121およびソース122の各領域を有するP型の基板123上にトンネル酸化膜124を形成し、その上にフローティングゲート125と、酸化絶縁膜126およびコントロールゲート127を順に配置した構造となっている。この第1のフラッシュメモリ105は、MOSMetalOxideSemiconductorトランジスタの構造となっている。したがって、コントロールゲート127に電圧が印加されると、ドレイン121とソース122の間に電流IDSが流れる。この電流IDSが流れ始めるコントロールゲート127のゲート電圧を閾値電圧Vthという。データの書き込みを行うときには、コントロールゲート127に図示のようにプラスの高電圧を印加する。すると、ドレイン121とソース122の間を流れる電子がトンネル酸化膜124を通過して、フローティングゲート125に格納される。図13は、フラッシュメモリにデータが格納された状態を表わしたものである。図13で図12と同一部分には同一の符号を付している。フローティングゲート125はトンネル酸化膜124および酸化絶縁膜126によって絶縁されている。したがって、フローティングゲート125に一度格納された電子は、その状態を長期間保つことができる。これが第1のフラッシュメモリ105に対するデータの書き込みである。図13に示すようにフローティングゲート125に電子を注入した状態で、ソース122に正の電圧を印加する。するとホールがフローティングゲート125に注入されて電子が消去される。これが第1のフラッシュメモリ105におけるデータの消去となる。データが消去されると、フローティングゲート125は図12に示す状態に戻る。このような構造の第1のフラッシュメモリ105について、データの読み出しを行うものとする。この際には、読み出したいメモリセルのドレイン121とソース122の間に所定の電圧を印加すると共に、コントロールゲート127に電源電圧VCCを印加する。このとき、ドレイン121とソース122の間に電流IDSが流れる図13の状態を1とし、電流IDSが流れない図12の状態を0として、データの読み出しとする。ところで、第1のフラッシュメモリ105に対するデータの書き換えを行うたびにトンネル酸化膜124を電子が通過して劣化していく。データの書き換えが頻発してトンネル酸化膜124の絶縁体としての機能が損なわれてしまうと、電子を保持することができなくなる。この段階で、第1のフラッシュメモリ105の該当するメモリセルが寿命となる。図11に戻って説明を続ける。データ正常性検知部108は、その図示しないメモリ領域に、第1および第2のフラッシュメモリ105、106がこの電子装置100の本来の業務で使用されない時間帯を設定しておくようになっている。たとえば電子装置100がネットワーク装置であるとして、第1の機能部111がFPGAFieldProgrammableGateArrayデバイスであり、第2の機能部112がLANLocalAreaNetworkコントローラデバイスであるとする。第1のフラッシュメモリ105がFPGAコンフィギュレーション用フラッシュメモリとして使用されるものとする。この例の場合には、第1のフラッシュメモリ105へのアクセスが発生するのはシステム起動時のみとなる。したがって、業務で使用されない時間帯は、システム起動時以外の時間帯となる。第2のフラッシュメモリ106についても、該当するLANが使用されない曜日や時間帯が業務で使用されない時間帯としてデータ正常性検知部108に設定されることになる。図14は、フラッシュメモリについての交換のための監視制御の様子を表わしたものである。図11と共に説明する。データ正常性検知部108は、電子装置100内の図示しない時計回路を参照して本来の業務で使用されない時間帯としての監視タイミングが到来するのを監視しているステップS201。監視タイミングが到来するとY、データ正常性検知部108はフラッシュメモリリードマージン変動部109に対して、該当するフラッシュメモリに印加する電源電圧VCCを予め定めた割合だけ引き上げることを指示するステップS202。フラッシュメモリリードマージン変動部109は、この指示を受けると、該当するフラッシュメモリの出力の変更のための制御を行う。具体的には、電源電圧生成部114に対して該当するフラッシュメモリに印加する電源電圧VCCの変更を指示する。ここでは、データ正常性検知部108が第1のフラッシュメモリ105の監視タイミングが到来したことを検知した場合を例に採って説明する。この場合、フラッシュメモリリードマージン変動部109は第1のフラッシュメモリ105に印加する電源電圧VCCの引き上げを電源電圧生成部114に対して指示するステップS203。電源電圧生成部114が、その出力する電源電圧VCCを5パーセント引き上げるように指示されたものとする。第1のフラッシュメモリ105に印加される電源電圧VCCが3.3Vボルトであるとすると、電源電圧生成部114は第1のフラッシュメモリ105用のその電源電圧VCCを5パーセントだけ上昇させて3.47Vに変更する。このタイミングでフラッシュメモリリードマージン変動部109は、第1のフラッシュメモリ105に対する閾値電圧Vthを、通常値としての1.65Vから5パーセント増加して約1.73Vに変更している。フラッシュメモリリードマージン変動部109は、電源電圧生成部114による電源電圧VCCの変更を確認するステップS204。そして、第1のフラッシュメモリ105用の電源電圧VCCの変更が完了したことをデータ正常性検知部108に通知するステップS205。このとき、電源電圧生成部114の生成した変更後の電源電圧VCCは第1の機能部111を経由する形で第1のフラッシュメモリ105に印加されている。電源電圧VCCの変更完了を通知されたデータ正常性検知部108は、今回監視の対象となった第1のフラッシュメモリ105に第1の機能部111を通じてアクセスして、この第1のフラッシュメモリ105の出力電圧を検知するステップS206。第1のフラッシュメモリ105に対する出力電圧の検知は、全メモリセルに対して行ってもよいし、予めサンプルとして定めた複数のメモリセルに対して行ってもよい。サンプルとして定めた複数のメモリセルは、監視タイミングが到来するたびに変更していくようにしてもよい。検知された出力電圧は、変更後の閾値電圧Vthと比較して対象となるメモリセルの信号状態である1または0に判定する。データ正常性検知部108は監視タイミングが到来した時点で検知の対象となるメモリセルの通常の電源電圧VCCおよび閾値電圧Vthにおける信号の読取結果が1、0のいずれであるかを記憶している。データ正常性検知部108はこの事前の信号状態としての期待値とステップS206の検査で得られた信号状態を照合する。そして、照合結果が食い違い、不良となるメモリセルの割合を算出するステップS207。不良の原因としては、図12あるいは図13に示したフローティングゲート125における電子の格納状態の変動を挙げることができる。データ正常性検知部108は、算出した不良となるメモリセルの割合が予め定めた設定値以上となっているかを判別するステップS208。たとえば不良となったメモリセルが5パーセント以上になった場合Y、データ正常性検知部108は該当する第1のフラッシュメモリ105の交換を指示するメッセージを表示部115に表示してステップS209、第1のフラッシュメモリ105の交換についての監視制御を終了するエンド。不良となったメモリセルの割合が予め定めた設定値未満の場合、不良となったメモリセルに格納しているデータを未使用のメモリセルに割り当てることによって、第1のフラッシュメモリ105は交換することなく当面使用することができる。そこでこの場合にはステップS208:N、ステップS201に戻って次の監視タイミングを待機することになる。以上説明した処理は第1のフラッシュメモリ105に対するものであるが、電子装置100が第2のフラッシュメモリ106のように他のフラッシュメモリも使用している場合には、これら他のフラッシュメモリについても同様の処理を行い、交換の要否を判別することができる。ところで、電子装置100に使用しているフラッシュメモリの交換が指示されても、それが装置に内蔵されており専門の作業者が交換しなければならないような場合には、実際の交換までに時間を要する場合がある。このようにフラッシュメモリの交換までの時間が長時間化すると、これに伴ってデータの読み書きのエラーが発生する可能性が高まってくる。本実施の形態の電子装置100は、これに対する対策を行っており、フラッシュメモリの交換の時期が多少遅れても読み出し時のエラーの発生を抑制している。これを次に説明する。図15は、フラッシュメモリの交換を指示した後の電子装置の処理の様子を表わしたものである。図11と共に説明する。ここでも第1のフラッシュメモリ105を例に採って説明する。データ正常性検知部108は、電子装置100内の前記した時計回路を参照して本来の業務で使用されない時間帯としての監視タイミングが到来するのを監視するステップS221。監視タイミングが到来するとY、データ正常性検知部108は図14で説明したフラッシュメモリの交換に関するデータを参照して該当する第1のフラッシュメモリ105が未交換であるか否かをチェックするステップS222。第1のフラッシュメモリ105が既に交換されていればN、今回の処理は終了するエンド。この場合には、交換後の第1のフラッシュメモリ105について図14に示す処理が行われることになる。一方、第1のフラッシュメモリ105が未交換の場合にはステップS222:Y、第1のフラッシュメモリ105に対して次に説明する電源電圧VCCの変更が行われる前であるかのチェックが行われるステップS223。本実施の形態では、電源電圧VCCの変更を行うように指示した時点から所定の時間が経過すると、通常時における電源電圧VCCの変更が行われる。この通常時における電源電圧VCCの変更が行われると、第1のフラッシュメモリ105の交換と共にその事実が履歴として所定のメモリ領域に保存されるようになっている。第1のフラッシュメモリ105について交換の指示が出てから前記した所定の時間が経過する前の時点であればステップS223:Y、データ正常性検知部108は図14のステップS209で交換を指示したときからの経過時間Tを算出するステップS224。そして経過時間Tが予め設定しておいた時間T1を超過したかを判別するステップS225。ここで時間T1は、電源電圧VCCが通常時の正規の電圧のままで第1のフラッシュメモリ105を交換の指示後も使い続けた場合に、データの読み出し時のエラーの発生を予め定めた仕様書の範囲内に抑えることのできる最大予測時間から多少の余裕時間を差し引いた値に設定されている。経過時間Tが時間T1を超過していない場合には、第1のフラッシュメモリ105をそのまま使い続けても当面の間は問題ない。そこでこの場合にはステップS225:N、再びステップS221の処理に戻ることになるリターン。経過時間Tが時間T1を超過した場合には、電源電圧VCCが通常時の正規の電圧のままで使用し続けると第1のフラッシュメモリ105のデータの読み出しに障害が発生する可能性がある。そこで、この場合ステップS225:Y、データ正常性検知部108は、フラッシュメモリリードマージン変動部109に対して、第1のフラッシュメモリ105に印加する電源電圧VCCを予め定めた割合だけ引き下げることを指示するステップS226。フラッシュメモリリードマージン変動部109は、この指示を受けると、第1のフラッシュメモリ105の出力の変更のための制御を行う。具体的には、電源電圧生成部114に対して第1のフラッシュメモリ105に印加する電源電圧VCCの変更を指示するステップS227。電源電圧生成部114が、その出力する電源電圧VCCを3パーセント引き下げるように指示されたものとする。第1のフラッシュメモリ105に印加される電源電圧VCCが3.3Vであるとすると、電源電圧生成部114は第1のフラッシュメモリ105用のその電源電圧VCCを3パーセントだけ下降させて3.20Vに変更する。このタイミングでフラッシュメモリリードマージン変動部109は、第1のフラッシュメモリ105に対する閾値電圧Vthも、通常値としての1.65Vから3パーセント減少して約1.60Vに変更する。フラッシュメモリリードマージン変動部109は、電源電圧生成部114による電源電圧VCCの変更を確認するステップS228。そして、第1のフラッシュメモリ105用の電源電圧VCCの変更が完了したことをデータ正常性検知部108に通知するステップS229。このとき、電源電圧生成部114の生成した変更後の電源電圧VCCは第1の機能部111を経由する形で第1のフラッシュメモリ105に印加されており、これによりデータの正常性を保持する期間を延長することができる。このように、本実施の形態では閾値電圧Vthを低下させることで第1のフラッシュメモリ105のデータの正常性を保持する期間を延長したが、延長を無制限に行えるものでもない。そこでデータ正常性検知部108は第1のフラッシュメモリ105の交換を迅速に行うように警告のメッセージを表示部115に表示してステップS230、ステップS221の処理に戻ることになるリターン。第1のフラッシュメモリ105の交換の指示が行われた時点から電源電圧VCCを時間の経過と共に段階的に引き下げることも可能であるが、本実施の形態では前記したように更なる引き下げは行わない。そこでステップS223で第1のフラッシュメモリ105用の電源電圧VCCの変更がすでに行われていることが確認された場合N、データ正常性検知部108は第1のフラッシュメモリ105の交換を迅速に行うように警告のメッセージを表示部115に表示してステップS230、ステップS221の処理に戻ることになるリターン。以上説明したように本実施の形態によれば、電子装置の利用者あるいは電子装置を管理する管理者はフラッシュメモリに書き込まれるデータの正常性が失われる兆候を事前に認識することができる。これにより、フラッシュメモリの交換作業を計画的に実施することが可能になり、障害の発生による利用者個人への影響や、システム障害によるサービスへの影響を未然に防ぐことができる。また、本実施の形態ではフラッシュメモリの交換が指示されたときで交換が迅速に行えない場合にフラッシュメモリに印加する電源電圧VCCを低下させ、読み出されるデータの判別のための閾値電圧Vthも低下させることにした。これにより、フラッシュメモリから読み出されるデータの正常性を保持する期間を延長することができ、フラッシュメモリの交換を余裕を持って行うことができる。<発明の第1の変形例>図16は、本発明の第1の変形例で先の実施の形態における図14を変更した箇所を示したものである。図14と同一部分には同一のステップ番号を示している。また、図16で図示していない部分は図14と同一である。図11と共に説明する。この第1の変形例でデータ正常性検知部108は、今回監視の対象となった第1のフラッシュメモリ105に第1の機能部111を通じてアクセスして、この第1のフラッシュメモリ105の出力電圧を検知するステップS206。第1のフラッシュメモリ105に対する出力電圧の検知は、第1の変形例の場合には全メモリセルに対して行う。次にデータ正常性検知部108は各メモリセルの読み出した値と期待値を1つずつチェックして、照合結果が不良となる全メモリセルの位置アドレスを図示しない不揮発性メモリ領域に記憶するステップS301。この後、データ正常性検知部108は不揮発性メモリ領域に記憶したメモリセルが第1のフラッシュメモリ105に占める割合を算出してステップS302、次のステップS208で不良となるメモリセルの割合が予め定めた設定値以上となっているかを判別する。このように第1の変形例では、監視タイミングが到来するたびに図14のステップS201参照、該当する不揮発性メモリとしての第1のフラッシュメモリ105について不良となるメモリセルを個々に把握しておく。第2の不揮発性メモリ106についても同様である。図17は、本発明の第1の変形例で先の実施の形態における図15を変更した箇所を示したものである。図15と同一部分には同一のステップ番号を示している。図11と共に説明する。ステップS225では、第1のフラッシュメモリ105について交換の指示が出てからの経過時間Tが予め設定しておいた時間T1を超過したか否かを判別する。データ正常性検知部108が経過時間Tが時間T1を超過していると判別した場合にはY、電源電圧VCCが通常時の正規の電圧のままで使用し続けると第1のフラッシュメモリ105のデータの読み出しに障害が発生する可能性がある。そこで、データ正常性検知部108は図16のステップS301で記憶した不良となるメモリセルを順に特定するパラメータMを、初期値である1に設定するステップS321。そして、不良となるメモリセルとしての第1のメモリセルM=1に記憶されているデータを読み出すステップS322。そして、読み出したデータを2値で判別してその判別したデータを今読み出した第1のメモリセルM=1に再書き込みを行うステップS323。これは該当するメモリセルの再チャージに相当する。したがって、たとえばフローティングゲート125に電子が格納されている状態であれば、そのメモリセルに電子が再注入されることになり、チャージ抜けが合っても、回復させることができる。ステップS323の処理が行われたら、データ正常性検知部108はパラメータMがステップS301における不良となるメモリセルの全数以上であるかをチェックするステップS324。全数未満であればN、パラメータMを1だけカウントアップしてステップS325、ステップS322の処理に進む。これにより、不良となるメモリセルとしての第2番目のメモリセルに対する同様の処理が行われる。以上のようにして、データ正常性検知部108がパラメータMがステップS301における不良となるメモリセルの全数以上となったと判別するとステップS324:Y、不良となるメモリセルの全部について現在格納されているデータに合わせたデータの再設定が行われたことになる。この場合、データ正常性検知部108はその時点からの経過時間tが所定の待機時間t1以上になるまで待機した後ステップS326、経過時間tが所定の待機時間t1以上になるとY、パラメータMを初期値1に設定し直してステップS321、以上説明した処理を第1のフラッシュメモリ105に対して繰り返すことになる。ここで待機時間t1は、トンネル酸化膜124図13の絶縁体としての機能が最も低下したときに第1のフラッシュメモリ105等のフラッシュメモリがデータの正常性を保持することが可能とされる時間から多少の余裕時間を差し引いた値に設定される。このように本発明の第1の変形例では、フラッシュメモリの不良となるメモリセルが定期的に再チャージされるので、恒久的にデータの正常性を保持することができる。もちろん、フラッシュメモリ自体の劣化は進んでいるので、可能であればその交換を迅速に行うことが望ましい。<発明の第2の変形例>本発明の第2の変形例は本発明をネットワークに応用したものである。最近では、電子装置の多くがLAN等のネットワークに接続されている。したがって、これらの電子装置がネットワークに接続している際に、電子装置に使用されているフラッシュメモリの交換管理を行うことができる。図18はこのような第2の変形例でのフラッシュメモリ管理システムの構成の一例を示したものである。このフラッシュメモリ管理システム400では、LAN等のネットワーク401に、第1のフラッシュメモリ411を内蔵した第1の電子装置421と、第2のフラッシュメモリ412を内蔵した第2の電子装置422が接続されている。このネットワークには、一例としてX86系のCPUCentralProcessingUnitを使用したサーバ等のX86系装置423が接続されている。X86系装置423のCPUの代わりに他のCPUを使用した装置であってもよい。X86系装置423の内部には、図11でデータ正常性検知部108として説明したものと機能的に同一のデータ正常性検知部413が配置されている。更に、第1の電子装置421と第2の電子装置422の近傍には、第1のフラッシュメモリ411および第2のフラッシュメモリ412に印加する電源電圧VCCを個別に制御する電源電圧生成装置424が配置されている。電源電圧生成装置424は図11で電源電圧生成部114として説明したものと機能的に同一となっている。更にこのフラッシュメモリ管理システム400では、X86系装置423からの指示により電源電圧生成装置424の生成する電源電圧VCCを制御する電源制御装置425が配置されている。電源制御装置425内には、図11におけるフラッシュメモリリードマージン変動部109として説明したものと機能的に同一のフラッシュメモリリードマージン変動部415が配置されている。電源制御装置425は、図18に示したようにネットワーク401から独立して配置されていてもよいし、ネットワーク401に接続した独立した電子装置として存在してもよい。実施の形態で説明した電子装置100と同様にこのフラッシュメモリ管理システム400でも、第1のフラッシュメモリ411および第2のフラッシュメモリ412の交換についての制御を行うことができる。図11における表示部115は、全体的な管理を行うX86系装置423に配置してもよいし、第1の電子装置421や第2の電子装置422の図示しないディスプレイで同様の表示を行うことも可能である。以上説明した第2の変形例のフラッシュメモリ管理システム400によれば、ネットワーク401に接続された各種の電子装置に使用されるフラッシュメモリ411、412を統一的に管理することができる。特に電子装置411、412等のフラッシュメモリを使用した電子装置の数が多くなれば、システムの管理者や保守を行う会社の負担が大幅に軽減するという利点が生じる。本発明はその他、各種の変形が可能である。たとえば実施の形態では第1のフラッシュメモリ105等のフラッシュメモリの交換の指示が行われた後に1回だけ通常時の電源電圧VCCを引き下げたが、これに限るものではない。フラッシュメモリに印加する通常時の電源電圧VCCを前記したように次回の経過と共に段階的に引き下げたり、所定の演算式を用いて経過時間と共に電源電圧VCCをリニア連続的に引き下げることも可能である。また、実施の形態では不良になるおそれのあるメモリセルの電源電圧VCCを制御することにしたが、データの正常性を長期間保持することのできるメモリセルとデータの格納箇所を入れ替えることで該当するフラッシュメモリの交換までの期間を延長するようにしてもよい。以上説明した実施の形態の一部または全部は、以下の付記のようにも記載されるが、以下の記載に限定されるものではない。付記1フラッシュメモリの交換時期の到来を判別する交換時期判別手段と、この交換時期判別手段で交換時期の到来を判別した時点からの前記フラッシュメモリの交換が行われない状態での経過時間を算出する経過時間算出手段と、この経過時間算出手段の算出した経過時間に応じて前記フラッシュメモリのメモリセルから読み出すデータの2値化の基準となる閾値を通常の読取時に設定する通常閾値よりも2値化に障害が生じない範囲内で低下させる閾値低下設定手段とを具備することを特徴とする電子装置。付記2前記交換時期判別手段は、前記閾値を絶通常閾値よりも高くして前記フラッシュメモリを構成する複数のメモリセルからデータの読み出しを行ってそれぞれのメモリセルからデータが正しく読み出されたかを判別する照合手段と、この照合手段によってデータが正しく読み出せなかったメモリセルの割合を算出する割合算出手段とを備え、前記割合算出手段が予め定めた割合以上を算出したとき前記フラッシュメモリの交換時期が到来したことを判別することを特徴とする付記1記載の電子装置。付記3前記閾値低下設定手段は、前記通常閾値よりも数パーセントの範囲で低下させることを特徴とする付記1記載の電子装置。付記4前記閾値低下設定手段は、前記フラッシュメモリの該当するメモリセルに印加する電源電圧を低下させることで前記通常閾値よりも閾値を低下させることを特徴とする付記1記載の電子装置。付記5前記閾値低下設定手段は前記経過時間算出手段の算出した経過時間に応じて閾値を複数段階に分けて低下させることを特徴とする付記3記載の電子装置。付記6前記閾値低下設定手段は前記経過時間算出手段の算出した経過時間に応じてリニアに閾値を低下させることを特徴とする付記3記載の電子装置。付記7フラッシュメモリを構成するそれぞれのメモリセルから読み出すデータの2値化の基準となる閾値を通常の読取時に設定する通常閾値よりも高くして前記フラッシュメモリを構成する全メモリセルからデータの読み出しを行ってそれぞれのメモリセルからデータが正しく読み出されたかを判別する照合手段と、この照合手段によってデータが正しく読み出せなかったメモリセルの割合を算出する割合算出手段と、前記照合手段によってデータが正しく読み出せなかったメモリセルの位置を記憶する記憶手段と、前記割合算出手段が予め定めた割合以上を算出したとき前記フラッシュメモリの交換時期の到来を判別する交換時期判別手段と、この交換時期判別手段が交換時期を判別した時点からの前記フラッシュメモリの交換が行われない状態での経過時間を算出する経過時間算出手段と、この経過時間算出手段の算出した経過時間が予め定めた時間以上となったとき前記記憶手段に記憶されたメモリセルのうちデータの格納に使用しているものを前記記憶手段に記憶されていない未使用のメモリセルに置き換えるメモリセル置換手段とを具備することを特徴とする電子装置。付記8フラッシュメモリの交換時期の到来を判別する交換時期判別手段と、この交換時期判別手段で交換時期の到来を判別した時点からの前記フラッシュメモリの交換が行われない状態での経過時間を算出する経過時間算出手段と、この経過時間算出手段の算出した経過時間が予め定めた時間になったとき、前記フラッシュメモリの交換が行われるまでの間、前記フラッシュメモリにおけるそのフローティングゲートに電子が格納されているメモリセルに対して定期的に電子を再格納する再チャージ手段とを具備することを特徴とする電子装置。付記9所定のネットワークに接続され、フラッシュメモリを内蔵した任意数の電子装置と、前記ネットワークに接続され、前記電子装置に内蔵された前記フラッシュメモリのそれぞれの交換時期を判別する交換時期判別手段と、この交換時期判別手段で交換時期の到来を判別した時点からの前記フラッシュメモリそれぞれの交換が行われない状態での経過時間を算出する経過時間算出手段とを備えた管理装置と、この管理装置の前記経過時間算出手段の算出した前記フラッシュメモリそれぞれについての経過時間に応じてこれらフラッシュメモリのメモリセルから読み出すデータの2値化の基準となる閾値を通常の読取時に設定する通常閾値よりも2値化に障害が生じない範囲内で低下させる閾値低下設定手段を備えた電源制御装置とを具備することを特徴とするフラッシュメモリ交換管理システム。付記10フラッシュメモリの交換時期の到来を判別する交換時期判別ステップと、この交換時期判別ステップで交換時期の到来を判別した時点からの前記フラッシュメモリの交換が行われない状態での経過時間を算出する経過時間算出ステップと、この経過時間算出ステップで算出した経過時間に応じて前記フラッシュメモリのメモリセルから読み出すデータの2値化の基準となる閾値を通常の読取時に設定する通常閾値よりも2値化に障害が生じない範囲内で低下させる閾値低下設定ステップとを具備することを特徴とするフラッシュメモリ交換管理方法。付記11フラッシュメモリを構成するそれぞれのメモリセルから読み出すデータの2値化の基準となる閾値を通常の読取時に設定する通常閾値よりも高くして前記フラッシュメモリを構成する全メモリセルからデータの読み出しを行ってそれぞれのメモリセルからデータが正しく読み出されたかを判別する照合ステップと、この照合ステップによってデータが正しく読み出せなかったメモリセルの割合を算出する割合算出ステップと、前記照合ステップによってデータが正しく読み出せなかったメモリセルの位置を記憶する記憶ステップと、前記割合算出ステップが予め定めた割合以上を算出したとき前記フラッシュメモリの交換時期の到来を判別する交換時期判別ステップと、この交換時期判別ステップが交換時期を判別した時点からの前記フラッシュメモリの交換が行われない状態での経過時間を算出する経過時間算出ステップと、この経過時間算出ステップの算出した経過時間が予め定めた時間以上となったとき前記記憶ステップに記憶されたメモリセルのうちデータの格納に使用しているものを前記記憶ステップに記憶されていない未使用のメモリセルに置き換えるメモリセル置換ステップとを具備することを特徴とするフラッシュメモリ交換管理方法。付記12フラッシュメモリの交換時期の到来を判別する交換時期判別ステップと、この交換時期判別ステップで交換時期の到来を判別した時点からの前記フラッシュメモリの交換が行われない状態での経過時間を算出する経過時間算出ステップと、この経過時間算出ステップの算出した経過時間が予め定めた時間になったとき、前記フラッシュメモリの交換が行われるまでの間、前記フラッシュメモリにおけるそのフローティングゲートに電子が格納されているメモリセルに対して定期的に電子を再格納する再チャージステップとを具備することを特徴とするフラッシュメモリ交換管理方法。付記13CPUに、フラッシュメモリの交換時期の到来を判別する交換時期判別処理と、この交換時期判別処理で交換時期の到来を判別した時点からの前記フラッシュメモリの交換が行われない状態での経過時間を算出する経過時間算出処理と、この経過時間算出処理で算出した経過時間に応じて前記フラッシュメモリのメモリセルから読み出すデータの2値化の基準となる閾値を通常の読取時に設定する通常閾値よりも2値化に障害が生じない範囲内で低下させる閾値低下設定処理とを実行させることを特徴とするフラッシュメモリ交換管理プログラム。付記14CPUに、フラッシュメモリを構成するそれぞれのメモリセルから読み出すデータの2値化の基準となる閾値を通常の読取時に設定する通常閾値よりも高くして前記フラッシュメモリを構成する全メモリセルからデータの読み出しを行ってそれぞれのメモリセルからデータが正しく読み出されたかを判別する照合処理と、この照合処理によってデータが正しく読み出せなかったメモリセルの割合を算出する割合算出処理と、前記照合処理によってデータが正しく読み出せなかったメモリセルの位置を記憶する記憶処理と、前記割合算出処理が予め定めた割合以上を算出したとき前記フラッシュメモリの交換時期の到来を判別する交換時期判別処理と、この交換時期判別処理が交換時期を判別した時点からの前記フラッシュメモリの交換が行われない状態での経過時間を算出する経過時間算出処理と、この経過時間算出処理の算出した経過時間が予め定めた時間以上となったとき前記記憶処理に記憶されたメモリセルのうちデータの格納に使用しているものを前記記憶処理に記憶されていない未使用のメモリセルに置き換えるメモリセル置換処理とを実行させることを特徴とするフラッシュメモリ交換管理プログラム。付記15CPUに、フラッシュメモリの交換時期の到来を判別する交換時期判別処理と、この交換時期判別処理で交換時期の到来を判別した時点からの前記フラッシュメモリの交換が行われない状態での経過時間を算出する経過時間算出処理と、この経過時間算出処理の算出した経過時間が予め定めた時間になったとき、前記フラッシュメモリの交換が行われるまでの間、前記フラッシュメモリにおけるそのフローティングゲートに電子が格納されているメモリセルに対して定期的に電子を再格納する再チャージ処理とを実行させることを特徴とするフラッシュメモリ交換管理プログラム。