"基板上の表示領域内にマトリクスに形成された走査駆動回路で駆動される複数の走査線とデータ駆動回路で駆動される複数のデータ線の交差部毎に設けられた複数の画素を有し、前記画素に表示のための電流を供給する電流供給線を備え、前記複数の画素の各々は、前記複数の走査線の一つに供給された前記走査信号でターンオンされて前記複数のデータ線の一つから供給されるデータ信号を取り込む第1のアクティブ素子と、該第1のアクティブ素子で取り込まれた該データ信号を保持するデータ保持素子と、発光素子と、該データ保持素子に保持されたデータ信号に従って前記電流供給線からの電流を前記発光素子に供給して該発光素子を発光させる第2のアクティブ素子とを有する画素回路を備え、前記発光素子は前記第2のアクティブ素子で駆動される第1の電極層と、前記第1の電極層上に形成された有機発光層と、前記有機発光層上に形成された第2の電極層とを有し、前記データ線を所定の初期電位に復帰させるリセット回路を有し、前記リセット回路は前記データ駆動回路に対して前記表示領域を挟んだ反対側に配置されたことを特徴とする表示装置。前記リセット回路を前記データ線の終端に設けたことを特徴とする請求項1に記載の表示装置。前記リセット回路は前記走査線への走査を開始した後、前記データ線にデータが送られる前に前記データ線を所定の初期電位に復帰させることを特徴とする請求項1または2に記載の表示装置。前記電流供給線は電流供給バスラインに接続し、前記電流供給バスラインは前記データ駆動回路に対して前記表示領域を挟んだ反対側に配置されたことを特徴とする請求項1乃至3の何れかに記載の表示装置。上記した単純マトリクス型の表示装置では、基板上の表示領域に交差配置した走査線とデータ線をそのまま当該表示領域の外部に引き出して駆動回路に接続し、駆動回路を外部回路と接続するための端子パッドを設けている。しかし、このような端子構成をアクティブマトリクス型の表示装置にそのまま適用することは困難である。OLEDのアクティブマトリクス駆動では、1フレーム期間にわたって表示を保持するためのコンデンサへの電荷供給を、当該コンデンサの一方の電極をスイッチングトランジスタの出力端子に接続し、他方の電極をコンデンサ用の共通電位線に接続したり、あるいはOLEDに電流を供給する電流供給線に接続している。図6はOLEDを用いた従来の表示装置の1構成例を模式的に説明するブロック図、図7は図6における画素構成の説明図である。この表示装置画像表示装置は、ガラス等の絶縁材からなる基板SUB上に複数のデータ線DLと複数のゲート線すなわち走査線GLとのマトリクス配列で形成した表示部AR図中、点線で囲った内部の周囲にデータ駆動回路DDR、走査駆動回路GDR、電流供給回路CSSを配置して構成されている。データ駆動回路DDRはNチャンネル型とPチャンネル型の薄膜トランジスタTFTによる相補型回路、またはNチャンネルのみかPチャンネルのみの単チャンネル型の薄膜トランジスタTFTで構成されるシフトレジスタ回路、レベルシフタ回路、アナログスイッチ回路などからなる。なお、電流供給回路CSSはバスラインのみとし、外部電源から供給するようにも構成できる。図6は表示部ARにコンデンサ用の共通電位線COMLを設けた方式であり、コンデンサの前記他端の電極は、この共通電位線COMLに接続される。共通電位線COMLは共通電位供給バスラインCOMBの端子COMTから外部の共通電位源に引き出されている。なお、共通電位線COMLを設けず、コンデンサを電流供給線に接続した方式も既知である。図7に示したように、画素PXはデータ線DLとゲート線GLで囲まれた領域に配置されたスイッチングトランジスタである第1の薄膜トランジスタTFT1、ドライバトランジスタである第2の薄膜トランジスタTFT2、コンデンサCPR、および有機発光素子OLEDで構成される。薄膜トランジスタTFT1のゲートはゲート線GLに、ドレインはデータ線DLに接続されている。薄膜トランジスタTFT2のゲートは薄膜トランジスタTFT1のソースに接続され、この接続点にコンデンサCPRの一方の電極極が接続されている。図8は図7の画素構成をもつ図6の表示装置の構成をさらに説明するブロック図である。薄膜トランジスタTFT2のドレインは電流供給線CSLに、ソースは有機発光素子OLEDの第1の電極層ここでは陽極ADに接続されている。そして、コンデンサCPRの他端-極は共通電位線バスラインCOMBから分岐した共通電位線COMLに接続されている。データ線DLはデータ駆動回路DDRで駆動され、走査線ゲート線GLは走査駆動回路GDRで駆動される。また、電流供給線CSLは電流供給バスラインCSLBを介して図8の電流供給回路CSSあるいは端子を介して外部電流源に接続している。図7と図8において、1つの画素PXが走査線GLで選択されて薄膜トランジスタTFT1がターンオンすると、データ線DLから供給される画像信号がコンデンサCPRに蓄積される。そして、薄膜トランジスタTFT1がターンオフした時点で薄膜トランジスタTFT2がターンオンし、電流供給線CSLからの電流が有機発光素子OLEDに流れ、ほぼ1フレーム期間にわたってこの電流が持続する。このとき流れる電流はコンデンサCPRに蓄積されている信号電荷で規定される。コンデンサCPRの動作レベルは共通電位線COMLの電位で規定される。これにより、画素の発光が制御される。有機発光素子OLEDから流れ出る電流は第2の電極層ここでは陰極CDから図示しない電流引抜き線に流れる。この方式では、画素領域の一部を貫通して共通電位線COMLを設ける必要があるため、所謂開口率の低下をもたらし、表示装置全体としての明るさ向上を抑制してしまう。図9はOLEDを用いた従来の表示装置の他の構成例を模式的に説明する図8と同様のブロック図である。この例では、各画素を構成する薄膜トランジスタTFT1、TFT2およびコンデンサCPRの基本配列は図8と同様であるが、コンデンサCPRの他端を電流供給線CSLに接続した点で異なる。すなわち、1つの画素PXが走査線GLで選択されて薄膜トランジスタTFT1がターンオンすると、データ線DLから供給される画像信号がコンデンサCPRに蓄積され、薄膜トランジスタTFT1がターンオフした時点で薄膜トランジスタTFT2がターンオンしたとき、電流供給線CSLからの電流が有機発光素子OLEDに流れ、図8と同様に、ほぼ1フレーム期間または、1フィールド期間にわたってこの電流が持続する。このとき流れる電流はコンデンサCPRに蓄積されている信号電荷で規定される。コンデンサCPRの動作レベルは電流供給線CSLの電位で規定される。これにより、画素の発光が制御される。図6~図9で説明したこの種の表示装置においては、有機発光素子OLEDの第1の電極層ADとなる薄膜トランジスタTFT2のソース電極はITOインジウムチンオキサイド等の導電性薄膜で形成され、かつ各画素PXの第1の電極層ADは個別に分離されている。また、発光素子を構成する第2の電極層CDは素子の最上層に位置するため、直接外気に触れて腐食が生じる恐れがある。通常、第2の電極層は全画素について供給のべた膜に形成されているため、外部との接続をとるためには下層の配線第2の電極層接続電極層:電流引出し電極とも言うに電気的に接続をとる必要がある。この第2の電極層CDへの電流供給のための端子は当該第2の電極層の延長で基板の端子部端子パッドに直接引き出されているため、その端子部近傍では外気との接触で腐食の発生が起こり易い。図10は有機発光素子を用いた表示装置の1画素付近の構造を説明する断面図である。この表示装置は、ガラス基板SUBの上に低温ポリシリコンを好適とするポリシリコン半導体層PSI、第1の絶縁層IS1、走査配線であるゲート配線ゲート電極GL、第2の絶縁層IS2、アルミニウム配線で形成したソース電極SD,第3の絶縁層IS3、保護膜PSV、第1の電極層AD、有機発光層OLE、第2の電極層CDを積み上げて構成される。ポリシリコン半導体層PSIとゲート配線GL、ソース電極SDで構成される薄膜トランジスタこの薄膜トランジスタはドライバトランジスタが選択されると、ソース電極SDに接続した第1の電極層ADと有機発光層OLEおよび第2の電極層CDで形成される有機発光素子が発光し、その光Lが基板SUB側から外部に出射する。この種の表示装置における走査駆動回路は、複数の走査線に順次走査信号を供給し、この走査信号で選択された走査線に接続した画素回路にデータ駆動回路からのデータ信号を書き込む。前記したように、画素回路は2つの薄膜トランジスタとデータ保持素子であるコンデンサおよび有機発光素子を備えている。データ駆動回路からのデータ信号は画素回路を構成する第1の薄膜トランジスタのターンオンでデータ保持素子であるコンデンサに当該データ信号の階調に応じた電荷量として保持される。そして、第1の薄膜トランジスタのターンオフでターンオンする第2の薄膜トランジスタを介して電流供給線からの電流をコンデンサに保持されたデータ信号の階調に応じた大きさに従って有機発光素子に流し、これを発光させる。走査駆動回路で選択された走査線の1行分の走査を終えた後、次の行の走査線を選択する。これを繰り返して垂直方向の走査を順に行い、最終行に至ると所定の垂直ブランキング期間の後、先頭の走査線最初の行に戻り、再び上記の動作を繰り返す。選択された行の走査線に接続した各画素のコンデンサに書き込まれたデータ信号に対応する電荷は、次にその行の走査がなされるまで、その電荷を保持する。しかし、次にデータ信号が書き込まれるまでに当該コンデンサの電荷が残留すると、次に新しいデータ信号が書き込まれる際に、コンデンサに残留している以前のデータ信号の電荷成分が新しいデータ信号に対応する電荷量に影響を及ぼす。その結果、階調が不安定になって、表示品質を劣化させる。また、画素内のコンデンサだけでなく、データ線と第2の電極層との間の容量やデータ線と走査線の間の容量によるデータ線の電荷も影響を及ぼす。このようなデータ信号の書込みの動作を安定化させるため、駆動能力の大きなバッファ回路を設けることも可能であるが、回路規模が大きくなり、表示装置の素子面積の増大をまねく。決められた基板サイズで、その周辺に駆動回路を搭載するものでは、額縁が広くなって有効表示領域が狭小となる。本発明の目的は、上記した画素回路のコンデンサに残留する前のその行を前回走査したときのデータ信号の残留電荷による影響を回避し、高品質の表示を可能とした表示装置を提供することにある。上記目的を達成するため、本発明は、データ駆動回路の出力線であるデータ線に、1つ前の走査線の走査終了後、次の走査線に対応する画素に対するデータが送られる前にその画素回路のコンデンサ又はデータ線の少なくとも一方を初期状態に復帰させるリセット回路を設けた。この構成としたことにより、新しく書き込まれるデータ信号が前のデータ信号に影響されることがなく、高品質の表示装置が得られる。また、リセット回路は単純なスイッチであることで、基板上の占有面積は極めて少なく、有効表示領域を狭小化することがない。本発明のより具体的な構成例を記述すると以下のとおりである。すなわち、1、基板上の表示領域内にマトリクス配列された複数の走査線と前記複数の走査線に交差する複数のデータ線の交差部毎に画素を有し、前記画素に表示のための電流を供給する電流供給線を備え、前記画素は、前記走査線から供給される走査信号で選択されるアクティブ素子と、このアクティブ素子のターンオンで前記データ線から供給されるデータ信号を保持するデータ保持素子、および前記データ保持素子に保持されたデータ信号にしたがって前記電流供給線から供給される電流で発光する発光素子とを有する画素回路を備え、前記発光素子は前記アクティブ素子で駆動される第1の電極層と、前記第1の電極層上に形成された有機発光層と、前記有機発光層上に形成された第2の電極層とを有し、1つ前の前記走査線への走査が終了した後、前記データ線にデータが送られる前に前記データ保持素子を初期状態に復帰させるリセット回路を設けた。2、1において、前記リセット回路により前記データ保持素子及び前記データ線を初期状態に復帰させる。3、基板上の表示領域内にマトリクス配列された複数の走査線と前記複数の走査線に交差する複数のデータ線の交差部毎に画素を有し、前記画素に表示のための電流を供給する電流供給線を備え、前記画素は、前記走査線から供給される走査信号で選択されるアクティブ素子と、このアクティブ素子のターンオンで前記データ線から供給されるデータ信号を保持するデータ保持素子、および前記データ保持素子に保持されたデータ信号にしたがって前記電流供給線から供給される電流で発光する発光素子とを有する画素回路を備え、前記発光素子は前記アクティブ素子で駆動される第1の電極層と、前記第1の電極層上に形成された有機発光層と、前記有機発光層上に形成された第2の電極層とを有し、1つ前の前記走査線への走査が終了した後、前記データ線にデータが送られる前に前記データ線を初期状態に復帰させるリセット回路を設けた。4、3において、前記リセット回路は、次の前記走査線への走査を開始した後、前記データ線にデータが送られる前に前記データ保持素子を初期状態に復帰させる。5、1~4の何れかにおいて、前記リセット回路は、前記走査線への走査毎に前記初期状態への復帰を行う。6、1~5の何れかにおいて、前記リセット回路を、前記データ駆動回路の後段、かつ前記データ線の前段に設けた。7、1~5の何れかにおいて、前記リセット回路を、前記データ線の終端に設けた。8、1~5の何れかにおいて、前記走査駆動回路と前記データ駆動回路を、前記基板上における前記表示領域の外側で、かつ前記基板の隣接する2辺のそれぞれに配置した。上記1~8の構成としたことにより、新しく書き込まれるデータ信号が前のデータ信号に影響されることがなく、高品質の表示装置が得られると共に、有効表示領域の面積を狭小化することのない表示装置を提供できる。なお、本発明は上記の構成および後述する実施例の構成に限定されるものではなく、本発明の技術思想を逸脱することなく種々の変更が可能であることは言うまでもない。本発明の他の目的および構成は後述する実施の形態の記載から明らかになるであろう。本発明によれば、新しく書き込まれるデータ信号が前のデータ信号に影響されることがなく、高品質の表示装置が得られる。また、リセット回路は単純なスイッチであることで、基板上の占有面積は極めて少なく、有効表示領域を狭小化することがない表示装置を提供することができる。以下、本発明の実施の形態につき、実施例の図面を参照して詳細に説明する。図示しないが、以降で説明する各画素に有する有機発光層はほぼ電流値に比例した輝度で、かつその有機材料に依存した色白色も含むで発光させてモノクロあるいはカラー表示を行わせるものと、白色発光の有機層に赤、緑、青等のカラーフィルタを組み合わせてカラー表示を行わせるもの等がある。図1は本発明による表示装置の第1実施例の構成を模式的に説明するブロック図である。本実施例の表示装置は、ガラス基板SUB上に走査駆動回路GDRとデータ駆動回路DDRを有する。マトリクスに形成された走査駆動回路GDRで駆動される走査される走査線GL、データ駆動回路DDRで駆動されるデータ線GL、所謂陽極配線である電流供給線CSLで囲まれた領域に1画素が形成される。また、基板SUBの1の辺には外部回路から走査駆動回路GDR、データ駆動回路DDRへの信号や電圧を供給するための端子パッドPAD1、PAD2が形成されている。そして、データ駆動回路DDRの後段でデータ線の前段に、走査線GLの単位走査期間1行の走査期間に、1つ前の走査線の走査終了後、次の行へのデータ送出の開始前にデータ線又は前記画素回路内のコンデンサのうち、少なくとも一方を初期状態に復帰させるリセット回路RSTを設けている。先ず、本実施例の画素回路の構成と、その動作について説明する。図2は図1における1画素の画素回路の構成図である。本実施例の概略構成は次のとおりである。すなわち、1画素はデータ線DLm1と走査線GLn1、GLnおよび電流供給線CSLで囲まれた領域に形成される。ここでは、現在走査されている選択されている走査線をGLn1として説明する。走査線GLn1で選択されている複数の画素のうち、画素PXに着目する。アクティブ素子である第1の薄膜トランジスタTFT1はスイッチングトランジスタ、第2の薄膜トランジスタTFT2はドライバトランジスタである。第1の薄膜トランジスタTFT1のゲートは走査線GLn1に接続され、そのドレインはデータ線DLm1に、ソースは第2薄膜トランジスタTFT2のゲートに接続されている。第2の薄膜トランジスタTFT2のドレインは図1に示した電流供給線バスラインCSBから電流が供給される電流供給線CSLに接続されている。そして、そのソースはOLEDの第1の電極層ここでは陽極ADに接続されている。第1の薄膜トランジスタTFT1のソースと第2の薄膜トランジスタTFT2のゲートの接続点にはデータ信号保持素子としてのコンデンサCPRの一方の端子が接続され、他方の端子は直前の走査線GLnに接続されている。図2に示した1画素の回路構成において、第1の薄膜トランジスタTFT1のソースと第2の薄膜トランジスタTFT2のゲートの接続点に接続されるコンデンサCPRの一方の端子は極であり、走査線GLnに接続される他方の端子は-極である。また、有機発光素子OLEDは第1の電極層ADと第2の電極層ここでは陰極CDの間に有機発光層図示せずを挟んだ構成であり、第1の電極層ADは第2の薄膜トランジスタTFT2のソース電極に接続し、第2の電極層CDは全画素にわたってべた形成されて図1の第2電極接続電極層CNTBに接続している。この第2電極接続電極層CNTBは、所謂電流引抜き配線電極であり、基板の下層に前記端子パッドPAD1、PAD2と同層に形成されており、第2の電極層CDをコンタクトホールCNTで接続し、第2電極接続電極引回しラインCNTLで前記端子パッドPAD1、PAD2と同層に形成された端子PAD4に接続されている。なお、第1の電極層の配線である電流供給線CSLも電流供給線バスラインCSBと電流供給線引回しラインCSLLで前記端子パッドPAD1、PAD2と同層に形成された端子PAD3に接続されている。上記第2電極接続電極層CNTBは電流供給線バスラインCSBよりも基板の外側、かつ点線で示した基板の封止領域SLの内側に配置されている。このように、第2の電極層CDをコンタクトホールCNTで接続する第2電極接続電極層CNTBを電流供給線バスラインCSBよりも基板SUBの外側で、かつシール領域SLの内側に配置したことで、フレキシブルプリント基板を介して1辺で外部回路と接続する方式における基板上のレイアウトが容易となる。第1の薄膜トランジスタTFT1のターンオンでコンデサCPRに書き込まれ、電荷量として保持されたデータ信号は第1の薄膜トランジスタTFT1のターンオフに伴う第2の薄膜トランジスタTFT2のターンオンで電流供給線CSLからの電流を当該コンデンサCPRに保持された電荷量データ信号の階調を示すで制御された電流量として有機発光素子OLEDに流す。有機発光素子OLEDは供給される電流量にほぼ比例した輝度で、かつ当該有機発光素子を構成する有機発光層材料に依存した色で発光する。カラー表示の場合は、通常は赤、緑、青の画素毎に有機発光層材料を変えるか、あるいは白色の有機発光層材料と各色のカラーフィルタの組合せを用いる。なお、データ信号の与え方はアナログ量でも、あるいは時分割のデジタル量でもよい。また、階調制御は、赤、緑、青の各画素の面積を分割した面積階調方式を組み合わせてもよい。図3は本発明による表示装置の第1実施例の構成の要部を説明するブロック図である。表示領域ARには前記図2で説明した構成の多数の画素がマトリクス状に配置されている。ここでは、データ駆動回路の部分とデータ線のみを示してある。また、図4は図3の実施例の動作を説明するタイミング図である。図3と図4における同一参照符号で示した各信号は同じものである。以下、図3の構成と動作を図4のタイミング図を参照して説明する。データ駆動回路DDRはシフトレジスタSRとサンプリング回路SAPのみを示し、詳細構成は図示を省略した。データ駆動回路DDRは、スタートパルスSTと画素クロック信号以下、単にクロックと言うCLKとCLK-を入力し、複数のデータ線に対するデータ信号DATAを順次転送する1系統のシフトレジスタSRと、シフトレジスタSRからのデータ信号をサンプリングしてデータ線DLに供給するサンプリング回路SAPを備えている。このサンプリング回路SAPの直後で、各データ線DLの直前にそれぞれ各データ線を所定のリセットレベル初期電位RLに復帰させるためのスイッチ素子SWを備えたリセット回路RSTを設けている。シフトレジスタSRはデータ線毎のブロックレジスタR1,R2,RM-1,RMで構成され、スタートパルスSTの入力に応じ、クロックCLKとCLK-に同期した出力を順次サンプリング回路SAPに出力する。サンプリング回路SAPはデータ線DLDL1,DL2,DLM-1,DLM毎のサンプリング回路SRS1,S2,SM-1,SMを有し、データ信号DATAをシフトレジスタSRR1,R2,RM-1,RMからの出力によりサンプリングしてデータ線DLに供給するスイッチ動作と転送動作を行う。リセット回路RSTは各1個のp型の薄膜トランジスタで構成したスイッチSW1,SW2,SWM-1,SWMから構成されている。このデータ線へのデータ信号の供給時はリセット回路RSTの全スイッチSW1,SW2,SWM-1,SWMはそのリセット端子にハイレベルの信号が印加されていてオフ状態になっている。したがって、サンプリング回路S1,S2,SM-1,SMからのデータ信号は、そのまま各データ線DL1,DL2,DLM-1,DLMに転送される。転送されたデータ信号は、それぞれの画素に書き込まれ、そのコンデンサに電荷として保持される。上記した1行1ライン分の画素回路にデータ信号の書込み動作が終了し、その行の走査線の選択が終了した後、リセット回路RSTの各スイッチSW1,SW2,SWM-1,SWMに共通にローレベルのリセット信号Rを入力し、これらのスイッチをターンオンする。このリセット回路RSTの各スイッチSW1,SW2,SWM-1,SWMのターンオンで各データ線DL1,DL2,DLM-1,DLMは基準電位であるリセットレベルRLとなる。このリセットは、次の行のデータ信号が送出される前に完了し、データ線およびコンデンサのリセットがなされる。したがって、次にデータ信号の書込み時には、全てのデータ線の書込みの初期状態が一定となり、前段のデータ信号の大きさやその行の前回のデータ信号の大きさに依存することがなく、書込まれるデータ信号に対応するコンデンサの保持電荷にばらつきは生ぜず、均一な画像表示が得られる。尚、次の行の走査線の選択がなされる前にリセットを終える場合は、コンデンサのリセットは行えないので、データ線のリセットのみが行われる。この場合でも、前段のデータ信号の大きさに依存することのない書込みが可能となる。本実施例では、シフトレジスタを1系統としたが、これに代えて複数系統のシフトレジスタを用いたものにも同様に適用できる。また、サンプリング回路についても複数のデータ信号に対応した構成としたものにも同様に適用できる。さらに、リセット回路を構成するスイッチ素子であるトランジスタをn型の薄膜トランジスタとした場合は、リセット信号の極性を図4に示したものを反転した信号とすればよい。また、このスイッチ用のトランジスタをn型とp型を組み合わせたトランスファーゲートを用いることもできる。本実施例により、画素回路のコンデンサに新しく書き込まれるデータ信号が前のデータ信号に影響されることがなく、高品質の表示装置が得られる。図5は本発明による表示装置の第2実施例の構成の要部を説明するブロック図である。図3と同様に表示領域ARには前記図2で説明した構成の多数の画素がマトリクス状に配置されている。また、図5でも、データ駆動回路の部分とデータ線のみを示してある。本実施例は、リセット回路RSTをデータ駆動回路DDRに対して表示領域ARを挟んだ反対側データ線DLの終端に配置した点で第1実施例と異なる。シフトレジスタSR、サンプリング回路SAP、リセット回路RSTの回路構成、およびタイミングは第1実施例と同様である。本実施例では、データ駆動回路DDRから遠い位置にリセット回路RSTを設けたことで、基板上の各種配線のレイアウトに起因するノイズの影響を低減できる。また、定められた基板サイズ内にリセット回路を配置する場合に、そのレイアウトが容易になる。なお、本発明は上記したOLEDを用いた表示装置に限るものではなく、OLEDと同様の発光動作で表示を行う他の表示装置にも同様に適用できる。また、上記の実施例では、第1の電極層を陽極、第2の電極層を陰極として説明したが、これらと逆の構成、すなわち第1の電極層を陰極、第2の電極層を陽極としたものにも同様に適用できる。また、画素回路を2トランジスタ方式としたものに限らず、4トランジスタ方式としたものにも適用できる。"