信号を生成する信号生成部と、前記信号生成部から信号が出力され、少なくとも第1の共通信号線と第2の共通信号線とを有する複数の共通信号線と、少なくとも第1の信号線と第2の信号線とを有する複数の信号線と、前記第1の共通信号線と前記第1の信号線との間の導通を制御する第1のスイッチと、前記第2の共通信号線と前記第2の信号線との間の導通を制御する第2のスイッチとを少なくとも含む複数のスイッチと、前記第1の信号線からの信号が入力される第1の増幅回路と、前記第2の信号線からの信号が入力される第2の増幅回路とを少なくとも有する複数の増幅回路部と、駆動回路部と、を有する信号検出装置であって、前記信号検出装置は、前記第1の共通信号線と前記第2の共通信号線との導通を制御するスイッチを有することを特徴とする信号検出装置。前記複数の共通信号線は、第3の共通信号線と第4の共通信号線とを有し、前記複数の信号線は、第3の信号線と第4の信号線とを有し、前記複数のスイッチは、前記第3の共通信号線と前記第3の信号線との間の導通を制御する第3のスイッチと、前記第4の共通信号線と前記第4の信号線との間の導通を制御する第4のスイッチとを有し、前記第1の増幅回路は、前記第1の信号線の他に前記第3の信号線からの信号が入力され、前記第2の増幅回路は、前記第2の信号線の他に前記第4の信号線からの信号が入力され、前記信号検出装置は、前記第3の共通信号線と前記第4の共通信号線との導通を制御するスイッチを有することを特徴とする請求項1に記載の信号検出装置。前記複数の共通信号線は、第5の共通信号線と第6の共通信号線とを有し、前記複数のスイッチは、前記第5の共通信号線と前記第1の信号線との間の導通を制御する第5のスイッチと、前記第6の共通信号線と前記第2の信号線との間の導通を制御する第6のスイッチとを含むことを特徴とする請求項1あるいは2のいずれかに記載の信号検出装置。前記駆動回路部は、走査部を含み、前記走査部は論理演算部を含み、少なくとも2種類の駆動信号を出力することが可能であることを特徴とする請求項1乃至3のいずれか1項に記載の信号検出装置。前記走査部は、分周回路を有することを特徴とする請求項4に記載の信号検出装置。前記第1の増幅回路及び前記第2の増幅回路は、ゲインの切り替えが可能な増幅回路であることを特徴とする請求項1乃至5のいずれか1項に記載の信号検出装置。前記第1の共通信号線と前記第2の共通信号線との導通を制御するスイッチが複数設けられていることを特徴とする請求項1乃至6のいずれか1項に記載の信号検出装置。前記信号生成部は、光電変換素子と、前記光電変換素子の信号を信号保持部へ転送する転送トランジスタと、前記信号保持部に基準電圧を与えるリセットトランジスタとをそれぞれ複数有することを特徴とする請求項1乃至7のいずれか1項に記載の信号検出装置。前記第1の信号線と前記第2の信号線には、前記リセットトランジスタが前記基準電圧を与えた時の前記信号保持部の電位に基づく信号が転送され、前記第3の信号線と前記第4の信号線には、前記転送トランジスタが前記信号を転送した時の前記信号保持部の電位に基づく信号が転送されることを特徴とする請求項8に記載の信号検出装置。請求項8あるいは9のいずれかに記載の信号検出装置と、前記信号検出装置から出力される信号を処理する画像処理部と、を備えることを特徴とする撮像システム。特許文献1のように共通信号線を複数有することによって、データの読み出し速度は向上する。しかし、共通信号線の違いによるオフセットが生じてしまう場合がある。さらに、複数の共通信号線を有する場合、出力部にあるアンプの数も増えるため、消費電力が増大してしまう。また、光電変換装置の外部との関係によって、光電変換装置に求められる出力端子数が限られる場合もある。よって、本発明においては、出力端子数が変更可能な信号検出装置及びその読み出し方法を提供する。さらに、信号検出装置を用いた撮像システムを提供する。本発明は、信号を生成する信号生成部と、前記信号生成部から信号が出力され、少なくとも第1の共通信号線と第2の共通信号線とを有する複数の共通信号線と、少なくとも第1の信号線と第2の信号線とを有する複数の信号線と、前記第1の共通信号線と前記第1の信号線との間の導通を制御する第1のスイッチと、前記第2の共通信号線と前記第2の信号線との間の導通を制御する第2のスイッチとを少なくとも含む複数のスイッチと、前記第1の信号線からの信号が入力される第1の増幅回路と、前記第2の信号線からの信号が入力される第2の増幅回路とを少なくとも有する複数の増幅回路部と、駆動回路部と、を有する信号検出装置であって、前記信号検出装置は、前記第1の共通信号線と前記第2の共通信号線との導通を制御するスイッチを有することを特徴とする。出力端子数が変更可能な信号検出装置及びその信号読み出し方法を提供する。本発明にかかる信号検出装置の信号読み出し方法は次のようである。まず、信号検出装置は、信号生成部と、その信号が出力される複数の共通信号線と、駆動回路部とを有する。さらに、各共通信号線からの信号を増幅する増幅回路部を有する。この増幅回路部は、それぞれの共通信号線に対応して配される複数の増幅回路を有する。少なくとも2本の共通信号線がスイッチにより接続されている。そして、複数の増幅回路から、対応する各共通信号線の信号を増幅して読み出す信号読み出し方法である。さらに、スイッチによって接続される共通信号線のうち、1本の共通信号線に対応する増幅回路から、接続される共通信号線からの信号を増幅して読み出す信号読み出し方法である。なお、スイッチによって接続される共通信号線の他の共通信号線に対応する増幅回路は動作しなくてもよい。このような2つの信号読み出し方法を有することによって、増幅回路以降の出力端子数を変えることが可能となる。また、増幅回路を動作させない信号読み出し方法を行うことによって、消費電力を低減することが可能となる。第1の実施形態本実施形態においては、光を検出する光電変換素子を用いた光電変換装置を例に説明する。図1は、第1の実施形態を説明する信号検出装置の読み出し部等の模式的な回路図である。また、図2は、図1の読み出し部等を含む信号検出装置の全体的な模式図である。まず、全体的な構成を説明する。図2において、101は信号生成部である。信号生成部101は、光電変換素子例えば、フォトダイオードを含む、基本セル画素が複数配されている。画素には、例えば、光電変換素子と、その信号である電荷を活性領域である電荷保持部へ転送する転送トランジスタと、電荷保持部の電位を基準電位にするリセットトランジスタと、を含む。さらに、ソースフォロワ回路の一部を構成し、電荷保持部の電位に基づいた信号を出力する増幅トランジスタを有する。このような画素からは、リセットトランジスタによって基準電位にされた電荷保持部の電位に基づくリセット信号と、光電変換素子から転送された電荷に基づく光信号リセット信号に重畳された光信号とが出力される。102は、ラインメモリ及び共通信号線へ信号を出力するためのスイッチを有する容量部である。ラインメモリの信号をスイッチによって読み出す部分でもあるため、以降、読み出し部と称する。読み出し部102は、アンプ等の信号増幅部やAD変換器を有していても良い。103は、水平走査回路を含む駆動回路部である。符号にあるa及びbは、説明する上で簡単のため用いており、同一の構成を意味する。即ち、本実施形態では、信号検出部101からの信号は、読み出し部102aと読み出し部102bへ任意に振り分けて読み出されている。さらに、104は駆動回路部垂直走査回路であり、105は増幅回路部、107は出力端子である。ここで、106は共通信号線部である。本実施形態において、106aには、2組の共通信号線が配されている。共通信号線の組とは、画像を形成するための信号を出力する共通信号線と基準となる信号を出力する共通信号線との組を言う。つまり、102a及び102bには、4本の共通信号線が配されている。図1を用いて、詳細な構成を説明する。図1は、図2における読み出し部102a、共通信号線部106a、増幅回路部105a、出力端子107aを示している。以後、符号aは省略する。増幅回路部105は増幅回路を2つ有している。以後、1つの増幅回路も105と示す。読み出し部102は、信号検出部101から読み出される信号を保持するラインメモリ108を含む。109は、ラインメモリ108に保持された信号を共通信号線部106へ出力するためのスイッチである。共通信号線部106は、4本の共通信号線112S、112N、113S、113Nを有している。112S、112Nを共通信号線の第1の組とし、113S、113Nを共通信号線の第2の組とする。ラインメモリの符号S1、N1はそれぞれ共通信号線の第1の組の112S、112Nへ信号を出力することを示し、S2、N2はそれぞれ共通信号線の第2の組の113S、113Nへ信号を出力することを示している。また、ラインメモリの符号N1及びN2とは、基準信号を保持することを示す。基準信号とは、信号検出部101から出力されるリセット信号いわゆるノイズ信号や読み出し部102がアンプ等を有している場合には、そのアンプの基準信号いわゆるオフセット等である。S1及びS2とは、光信号先のリセット信号に光信号を重畳した信号を格納するためのラインメモリである。なお、図3aは、このラインメモリの構成の等価回路を示している。図3aを用いて、等価回路を簡単に説明する。図3aは、点線にて囲まれた画素と、点線にて囲まれる読み出し部102と、共通信号線112S及び112Nと増幅回路部105とを示している。図1の信号検出部101は、この画素が複数並んでいるものである。画素は、フォトダイオードPD、転送トランジスタTx、リセットトランジスタRES、基準電圧を与える電源SVDDを含んでいる。さらに、ソースフォロア回路の一部である増幅トランジスタSF、選択トランジスタSELを含んでいる。このような画素から読み出し部102へ信号が読み出される。図3aの読み出し部102では、信号は、クランプ容量COからアンプへ入力され、さらにラインメモリ108にて保持される。そして、スイッチ109によって、共通信号線112S及び112Nに信号が読み出される。ここで、CHS及びCHNは共通信号線の容量を示している。ラインメモリ108の1つのメモリの構成は、スイッチPTSと容量CTSとである。このような光電変換装置において、共通信号線112Sと113Sとを接続するスイッチ110と共通信号線112Nと113Nとを接続するスイッチ111が配されている。このスイッチ110及び111を有する構成によって、S1、N1、S2、N2の4つの信号を並列読み出すことが可能となる。また、S1とN1が保持する信号を読み出したのち、S2とN2が保持する信号を読み出す、交互に信号を読み出すことが可能となる。このとき、使用する出力端子107の数を2つから1つへ削減することが可能となる。また、使用しない出力端子107に対応する増幅回路105の駆動を停止することが可能となり、低消費電力化を測ることが可能となる。つまり、容易に出力端子数を変えることが可能となり、低消費電力化が図られる。具体的な駆動方法を図4a及び図4bに示す。図4は、スイッチ109のM1からM10のスイッチのパルス図であり、パルスがハイの時にスイッチがオンし、ラインメモリ108から信号の読み出しが行われる。第1の信号読み出し方法は、S1及びN1とS2及びN2とが保持する4つの信号を並列に読み出す。図1中のスイッチ110及び111をオフとし、図4aに示すタイミングでスイッチ109の開閉を行う。このとき、共通信号線112S、112N、113S、113Nからの信号が、それぞれの共通信号線に対応して配される増幅回路105にて差分及び増幅される。そして、2つの出力端子117から共通信号線112及び113に対応した出力が並列に出力される。第2の信号読み出し方法は、図1中のスイッチ110及び111をオフとし、図4bに示すタイミングでスイッチ109の開閉を行う。ここでの動作は、例えば、ラインメモリS1-1及びN1-1に保持されていた信号は、共通信号線112S及び112Nへ読み出される。そして、共通信号線112S及び112Nに対応して配される1つの増幅回路105にて増幅される。その後、ラインメモリS2-1及びN2-1に保持されていた信号は、共通信号線113Sから共通信号線112Sへ読み出される。同時に、共通信号線113Nから共通信号線112Nへ読み出される。そして、共通信号線112S及び112Nに対応して配された増幅回路105にて増幅される。つまり、この方法によって、信号を多重化して出力することが可能となる。これらの信号読み出し方法を切り替える駆動回路部103の構成の一例を、図5を用いて説明する。スイッチ109と駆動回路部103との間には、共通信号線部106が配されているが、省略している。駆動回路部103は2つの水平走査回路からなる。水平走査回路1からの出力によって、一部のスイッチ109がオンし、水平走査回路2からの出力は全てのスイッチ109がオンするように構成されている。第1の信号読み出し方法では水平走査回路1の出力でスイッチ109を駆動し、第2の信号読み出し方法では水平走査回路2からの出力でスイッチ109を駆動する。これらの切り替えは、任意の方法にて行う。この第2の信号読み出し方法によれば、特許文献1にあるような切り替え部を高速に切り替えて多重化する方法に比べて、高速動作が少ないため、波形の歪や出力信号にオフセットが乗ることなく、多重化が可能となる。以上、2つの信号読み出し方法を容易に切り替えられるため、容易に出力端子数を変えることが可能となり、低消費電力化が可能となる。また、低速低消費電力駆動と高速駆動とを任意で切り替えることが可能な光電変換装置を提供することが可能となる。任意で出力端子数を可変にできることにより、外部装置との接続を容易にすることが出来る。第2の実施形態第1の実施形態において、共通信号線112S及び113Sと112N及び113Nとを接続するスイッチ110、111は、それぞれ一つである。しかし、本実施形態では、接続する共通信号線に複数個配置する。この構成によって、ラインメモリの位置による波形のずれシェーディングが生じる場合において、波形のずれ量を低減することが可能となる。具体的には、スイッチ110及び111をそれぞれ4つ設け、その間隔を両端を含め等間隔に配置する等が挙げられる。第3の実施形態第1の実施形態のような複数の信号読み出し方法を切り替える場合、その方法によって読み出される信号のゲインが変わってしまう場合がある。そこで、本実施形態では、適切なゲインの与え方について考察する。ラインメモリ108の容量値をCT、共通信号線の容量値をCHとする。CHは、配線及び読み出し用のスイッチ109の寄生容量からなるものである。共通信号線は、読み出し前に予めリセット電圧Vresにリセットされている。スイッチ109がオンすることで、ラインメモリ108に保持されている信号を電圧信号Vsとすると、信号が読み出された後の共通信号線の電圧は、CTVsCHVres/CTCH式1となる。第1の実施形態においては、増幅回路105にて差分処理も行うため、以下のような信号が増幅回路105から出力される。{CTVsCHVres/CTCH-CTVnCHVres/CTCH}GampVref=Vs-VnCT/CTCHGampVref式2ここで、Vsは光信号であり、Vnはリセット信号を示す。Gampは増幅回路105の読み出しゲインであり、Vrefは基準出力電圧である。信号読み出し方法を変えて多重化した場合、共通信号線の容量が2倍になるため、増幅回路105の出力電圧は、以下の通りである。Vs-VnCTGamp/CT2CHVref式3信号読み出し方法にあわせて、式に示す適切なゲインを与えることによって、最終的な読み出し信号のゲインを揃えることが可能となる。第4の実施形態図6は、本実施形態の駆動回路部103の模式図である。本実施形態と第1の実施形態との違いは、図5にて説明した駆動回路部103の構成が異なることである。本実施形態の駆動回路部103によれば、図5の構成に比べて、水平走査回路の数を削減することが可能となり、信号検出装置の大きさを削減することが可能となる。具体的には、水平走査部を構成するデータ転送部を用い、ロジック回路によって示す論理演算部とにより信号読み出し方法を変えることが可能である。さらに、データ転送部へ与える基準クロックとして、駆動パルスと分周パルスと任意で選択して切り替える機構を設けている。このような駆動回路部103における駆動動作を説明する。図6においてSWはコントロールスイッチであり、コントロールスイッチSWは2つの入力端子のいずれかにハイレベルが入力されるとオンするスイッチとする。ロジック回路からの信号を伝える2本の信号線のうち、SW1、SW3等へ信号を与える信号線を第1の制御線とし、SW2、SW4等へ信号を与える信号線を第2の制御線とする。図1に示す増幅回路部105における2つの増幅回路それぞれから並列に信号を読み出す、第1の信号読み出し方法の場合、コントロールスイッチSWの2つの入力端子へハイレベルの入力を与える。同時に、基準クロックとして、駆動パルスが入力される。このとき、SR1_O1の出力が同時にスイッチ109の一部であるM1からM4をオンにさせる。そして、順次SR1_02、SR1_03の出力がスイッチ109を動作させていく。一方、図1に示す増幅回路部105における増幅回路の1つからのみ信号を読み出す第2の信号読み出し方法の場合を説明する。ロジック回路には駆動パルスが与えられており、ロジック回路から駆動パルスの奇数番目のハイレベルに同期して第1の制御線へハイレベルが出力される。そして、駆動パルスの偶数番目のハイレベルに同期して第2の制御線へハイレベルが出力される。基準クロックとして、駆動パルスを1/2分周した分周パルスが入力される。この結果、基準クロックは駆動パルスの半分の周波数で駆動する。即ち、SR1_O1は、並列読み出し時駆動パルスに同期した駆動に比べて、2倍の時間ハイレベルを出力する。SR1_O1がハイレベルを出している期間のうち、前半の期間に第1の制御線のパルスによってSW1がオンし、後半の期間に第1の制御線のパルスによってSW2がオンする。本実施形態においては、第1の実施形態の構成における駆動を説明したが、その構成に限られるものではない。共通信号線等の構成に対応して、分周回路における駆動や制御線の数を変えればよい。第5の実施形態本実施形態では、第1の実施形態における共通出力線の構成を変化させている。図7を用いて、本実施形態を説明する。図7は、信号検出装置の読み出し部等の模式的な回路図である。図1に対応する符号については説明を省略する。図7において、例えば、ラインメモリ108のうちS1-1からN2-10までの40個を第1のブロックとし、S1-11からN2-20までを第2のブロックとする。第1のブロックにおいては、共通信号線112S、112N、113S、113Nに信号が読み出される。第2のブロックにおいては、共通信号線116S、116N、117S、117Nに信号が読み出される。これら共通信号線は、スイッチ110、111、114、115が設けられている。信号読み出し方法については、第1の実施形態に順ずればよい。そして、各ブロックの共通信号線にスイッチ120及び121が設けられている。各スイッチは、それぞれ4つのスイッチである。第1のブロックから信号を読み出す際には、スイッチ120をオンし、他のブロックのスイッチ、例えばスイッチ121をオフする。そして、第1のブロックから第1の信号線対118S及び118Nと第2の信号線対119S及び119Nへ信号が出力される。このような動作によって、各信号線に接続されるスイッチの数を減らすことが可能となる。そして、各信号線の容量CHを小さく抑えることができる。即ち、ラインメモリ108から読み出した信号のゲインのCT/CTCHを高めることができ、増幅回路部105におけるGampを低くすることが可能となる。よって、高速に読み出すことが可能となる。また、高速で低ノイズの増幅回路を設けることが可能となる。ここで、この時の読み出した信号のゲインは、次のようにあらわされる。共通信号線112、113等のそれぞれの容量値をCHa、信号線118、119等のそれぞれの容量値をCHbとする。各共通信号線から並列に信号を読み出す場合を式4に、スイッチ110等をオンし、2つの共通信号線からの信号を1つの共通信号線から読み出す場合を式5に示す。CTGamp/CTCHaCHb式4CTGamp/CT2CHaCHb式5ここで、第1の実施形態の共通信号線の容量CHと比較すると、本実施形態の共通信号線の容量CHaと信号線の容量CHbとは、CH>>CHaCHbである。また、ブロックの単位を調整することで、CHa<<CHbとなる。CHa<<CHbであるため、式4に比べても式5の増加量は大きくない。例えば、10弱となる。これは、容量が2倍となる第1の実施形態に比べて、より容量を低減することが可能となる。ここで、共通信号線を接続するスイッチ110、111、114、115は、それぞれ複数配されていてもよく、また、共通信号線に対して任意の箇所に配されていてもよい。また、例えばスイッチ110がオンした場合に、S2-1の信号はスイッチ110を介して共通信号線112Sに読み出される。よって、S1-1とS2-1との信号へのオフセットを低減するためには、このスイッチ110の抵抗値がスイッチ120の抵抗値に比べて小さいことが望ましい。また、本実施形態の構成に、さらに信号線118Sと119Sとを接続するスイッチ等を設ける構成も可能である。その場合には、スイッチ110、111等がない構成でも構わない。本実施形態においては、共通信号線の容量を低減することが可能となるため、信号の読み出し速度を向上させることが可能となった。また、増幅回路部のゲインを高める必要がなくなるため、ノイズが生じる可能性を低減することが可能となる。第6の実施形態本発明の信号検出装置を用いた例として、撮像システムに適用した場合を述べる。信号検出装置は、光を検出する光電変換素子を有する光電変換装置であり、撮像システムの一例としてデジタルスチルカメラに用いた場合を、図8を用いて説明する。他の撮像システムには、デジタルカムコーダなどが挙げられる。図8は、デジタルスチルカメラのシステムをブロックで図示したものである。は、光電変換装置である固体撮像装置804を備える。被写体の光学像は、レンズ802等を含む光学系によって固体撮像装置804の撮像面に結像される。レンズ802の外側には、レンズ802のプロテクト機能とメインスイッチを兼ねるバリア801が設けられうる。レンズ802には、それから出射される光の光量を調節するための絞り803が設けられうる。固体撮像装置804から複数チャンネルで出力される撮像信号は、撮像信号処理回路805によって各種の補正、クランプ等の処理が施される。撮像信号処理回路805から複数チャンネルで出力される撮像信号は、A/D変換器806でアナログ-ディジタル変換される。A/D変換器806から出力される画像データは、信号処理部画像処理部807によって各種の補正、データ圧縮などがなされる。固体撮像装置804、撮像信号処理回路805、A/D変換器806及び信号処理部807は、タイミング発生部808が発生するタイミング信号にしたがって動作する。ブロック805から808は、固体撮像装置804と同一チップ上に形成されてもよい。また、各ブロックは、全体制御演算部809によって制御される。その他、画像データを一時的に記憶するためのメモリ部810、記録媒体への画像の記録又は読み出しのための記録媒体制御インターフェース部811を備える。記録媒体812は、半導体メモリ等を含んで構成され、着脱が可能である。さらに、外部コンピュータ等と通信するための外部インターフェースI/F部813を備えてもよい。次に、図8の動作について説明する。バリア801のオープンに応じて、メイン電源、コントロール系の電源、A/D変換器806等の撮像系回路の電源が順にオンする。その後、露光量を制御するために、全体制御演算部809が絞り803を開放にする。固体撮像装置804から出力された信号は、撮像信号処理回路805をスルーしてA/D変換器806へ提供される。A/D変換器806は、その信号をA/D変換して信号処理部807に出力する。信号処理部807は、そのデータを処理して全体制御演算部809に提供し、全体制御演算部809において露出量を決定する演算を行う。全体制御演算部809は、決定した露出量に基づいて絞りを制御する。次に、全体制御演算部809は、固体撮像装置804から出力され信号処理部807で処理された信号にから高周波成分を取り出して、高周波成分に基づいて被写体までの距離を演算する。その後、レンズ802を駆動して、合焦か否かを判断する。合焦していないと判断したときは、再びレンズ802を駆動し、距離を演算する。そして、合焦が確認された後に本露光が始まる。露光が終了すると、固体撮像装置804から出力された撮像信号は、撮像信号処理回路805において補正等がされ、A/D変換器806でA/D変換され、信号処理部807で処理される。信号処理部807で処理された画像データは、全体制御演算809によりメモリ部810に蓄積される。その後、メモリ部810に蓄積された画像データは、全体制御演算部809の制御により記録媒体制御I/F部を介して記録媒体812に記録される。また、画像データは、外部I/F部813を通してコンピュータ等に提供されて処理されうる。このようなデジタルスチルカメラの静止画撮影を行う場合においては、光電変換装置の4つの出力端子から並列に信号を読み出す駆動を行う。また、デジタルスチルカメラにて動画撮影を行う場合は、例えば、間引き駆動及び多重化駆動を行い、光電変換装置の2つの出力端子から並列に信号を読み出す駆動を行う。他に、静止画や動画に関係なく、画面の一部を切り出して読み出す駆動もある。このような駆動の時に、本発明のような出力端子数を減らす信号読み出し方法を適用することによって、消費電流を静止画撮影時に比べて約60に低減することが可能となる。出力端子数を減らすことで、動作させる読み出しアンプの数を減らすことができ、消費電流を低減することが可能となるためである。また、出力端子から信号が入力されるAD変換器も同時に停止することが可能となる。よって、撮像システムとしては更なる低消費電力化を行うことが可能となる。従って、簡単な方法で、出力端子数を切り替えることができるため、高速駆動と低消費電力駆動とを容易に切り替え可能な撮像システムを提供することが可能となる。なお、上述の実施形態においては光電変換装置について述べてきたが、本発明は共通信号線の構成に係るものであり、検出される信号が磁気信号であってもよい。構成においても、共通信号線は光信号用とリセット信号用との組でなくてもよい。