絶縁基板上に形成された第1のリード及び第2のリードと、前記第1のリード又は第2のリードのいずれかに形成された折り曲げ部と、を含む電子素子用タップテープ。前記折り曲げ部は、前記第1のリード及び前記第2のリードの接続領域に形成される請求項1に記載の電子素子用タップテープ。前記第1のリード及び第2のリードにパターン間の間隔の異なる部分が少なくとも1つ以上存在する請求項1又は請求項2に記載の電子素子用タップテープ。前記絶縁基板上に形成されるチップの実装部位に対応するレジン塗布領域を備え、前記折り曲げ部が前記レジン塗布領域に含まれる請求項2に記載の電子素子用タップテープ。前記折り曲げ部は、前記第1のリード及び第2のリードを接続する接続パターンを含み、前記接続パターンは、前記第1のリード及び第2のリードを折り曲げられた形状に接続する請求項4に記載の電子素子用テープ。前記第1のリード及び前記第2のリードは、前記第1のリードのパターンの幅が、前記第2のリードのパターンの幅に比べて広く形成される請求項5に記載の電子素子用タップテープ。前記電子素子用タップテープは、前記チップ実装部に実装される電子素子チップと、前記レジン塗布領域に前記電子素子チップの周囲を埋め込む構造で塗布されるレジンとをさらに含む請求項6に記載の電子素子用タップテープ。前記絶縁基板は、ポリイミドフィルムである請求項7に記載の電子素子用タップテープ。前記レジンはエポキシを含む請求項8に記載の電子素子用タップテープ。前記第1のリード及び第2のリードの回路パターン面にCu、Ni、Pd、Au、Sn、Ag、Coのうちいずれか1つ又はこれらの二元もしくは三元合金を用いて単層又は多層にメッキ処理層をさらに形成する請求項8に記載の電子素子用タップテープ。絶縁フィルムの一側表面に導電性薄膜を形成し、前記導電性薄膜を選択的にエッチングして配線パターンを形成し、第1のリードから第2のリードに接続される接続領域に折り曲げ部を形成することを含む電子素子用タップテープの製造方法。前記第1のリードから第2のリードに接続される接続領域に折り曲げ部を形成することは、前記導電性薄膜を選択的にエッチングして前記第1のリード及び第2のリードを折り曲げられた形状に接続する接続パターンを形成することである請求項11に記載の電子素子用タップテープの製造方法。前記第1のリードから第2のリードに接続される接続領域に折り曲げ部を形成することは、電子素子チップを実装し、レジンが塗布されるレジン塗布領域に前記接続パターンが含まれるようにパターニングすることである請求項12に記載の電子素子用タップテープの製造方法。前記導電性薄膜を選択的にエッチングして配線パターンを形成することは、前記折り曲げ部を基準に前記第1のリードパターンが前記第2のリードパターンよりも配線幅が広く形成される具現することである請求項12に記載の電子素子用タップテープの製造方法。前記導電性薄膜を選択的にエッチングして配線パターンを形成することは、前記導電性薄膜上にフォトレジストを塗布し、露光現像後エッチングするフォトリソグラフィ法で形成することである請求項14に記載の電子素子用タップテープの製造方法。第1のリードから第2のリードに接続される接続領域に折り曲げ部を形成する工程後に、前記レジン塗布領域内に電子素子チップを実装し、前記電子素子チップを埋め込む構造でレジンを塗布する工程が行われる電子素子用タップテープの製造方法。前記絶縁フィルムの一側表面に導電性薄膜を形成することは、前記導電性薄膜上にCu、Ni、Pd、Au、Sn、Ag、Coのうちいずれか1つ又はこれらの二元もしくは三元合金を用いて単層又は多層にメッキ処理層をさらに形成することである請求項11に記載の電子素子用タップテープの製造方法。前記導電性薄膜は、Cu、Ni、Pd、Au、Sn、Ag、Coのうちいずれか1つをスパッタリングして形成することである請求項17に記載の電子素子用タップテープの製造方法。本発明は、上述した問題を解決するためになされたものであり、本発明の目的は、第1のリードと第2のリードの接続構造において、狭い配線幅で発生するクラックの問題を解決するために、狭い回路パターンに折り曲げられた部位を形成し、その折り曲げ部をレジン塗布領域内に形成させてベンディング領域から除外させることにより、リードクラックの問題を解決できる電子素子用タップテープ及びその製造方法を提供することにある。本発明は、上述した技術的課題を解決するためになされたものであって、本発明は、第1のリードから第2のリードに接続される狭い回路パターンに折り曲げ部を形成し、その折り曲げ部をレジン塗布領域内に形成させてベンディング領域から除外させることにより、狭い配線幅で発生するクラックの問題を解決することができる。なお、絶縁基板の第1のリードから第2のリードに接続される回路パターンに折り曲げ部を形成し、リードパターン間の間隔の異なる部分が少なくとも1つ以上存在する電子素子用タップテープ及びその製造方法を提供することができる。本発明の実施例によると、第2のリードから第1のリードに接続される狭い回路パターンに折り曲げ部を形成し、その折り曲げ部をレジン塗布領域内に形成させてベンディング領域から除外させることにより、狭い配線幅で発生するクラックの問題を解決又は防止することができる。本発明の効果は、以上で言及したものに限定されず、言及していない他の効果は下記の記載から当業者に明確に理解されるだろう。以下、添付の図面を参照して本発明の実施例について説明する。但し、本発明はこれらの実施例により限定されるものではない。本明細書に亘って同じ構成要素に対しては同じ符号を付し、これについての重複説明は省略する。図1は、本発明の望ましい実施例によるタップテープの配線パターンの一部を拡大した平面図であり、図2は、図1に示された配線パターンの一部を拡大した平面図である。本発明によるタップテープは、図1に示すように、絶縁基板110上に形成された第1のリード121及び第2のリード122と、前記第1のリード又は第2のリードのいずれかに形成された折り曲げ部140とを含んで構成される。本発明において折り曲げ部140とは、前記第1のリード121及び第2のリード122の接続領域部分に折り曲げられた構造を有する接続パターンが形成された領域を意味する。前記絶縁基板110は、ポリイミドレジンのような絶縁性材料で形成されるベースフィルムを用いることができる。なお、図1の配線パターン120領域の部分拡大図を参照すると、本発明によるタップテープは、チップが実装される領域と実装される電子素子チップを埋め込む構造でレジンが塗布されるレジン塗布領域130を備えるようになる。特に、上述した本発明による折り曲げ部140は、このようなレジン塗布領域130に配置されることがより望ましい。なお、図1及び図2を参照して本発明によるタップテープの具体的な構成を説明する。前記絶縁基板110上に銅箔のような導電性薄膜を形成した後、photoetchingなどの方法を用いて形成される配線パターン120を備えている。前記絶縁基板110の両側端部には、所定の間隔をおいてスプロケットホール111が形成されている。一方、前記配線パターン120は、半導体チップとインナーリードボンディングなどの方法で電気的に接続される第2のリード122と、外部基板側の端子との電気的接続のための第1のリード121と、前記第1及び第2のリード121、122との間を接続させる接続パターンで構成される接続部123とが形成されている。前記第2のリード122は、半導体チップの微細ピッチの接続端子と接続されなければならない点から幅が相対的に狭く形成されており、前記第1のリード121は、半導体チップの微細ピッチの端子に直接対応されるのではなく、外部基板側の端子と接続されることから幅が相対的に広く形成されている。前記接続部123は、幅の狭い第2のリード122と幅の広い第1のリード121との間を折り曲げられた形状に所定の長さを有して接続されている。ここで、前記第2のリード122部分は、インナーリードからアウターリードに接続される配線パターンで配線幅が狭く形成されている。したがって、従来のように第2のリードと第1のリードが直接接続されるように一字状にパターンが形成される場合、ベンディング性が弱くてリードクラックが発生することになる。このような問題を解決するために、本発明では、前記第2のリード122の回路パターンに折り曲げ部140を形成して配線の幅を広げ、前記折り曲げ部140をレジン塗布領域130内に形成させてベンディング領域から除外させるので、クラックの問題を解決又は防止することができた。前記第2のリード122の回路パターンをより具体的に説明すると、図2に示すように、第1のリードパターン141よりも相対的に幅が狭く形成された第2のリードパターン142と、前記第2のリードパターン142よりも相対的に幅が広く形成された第1のリードパターン141と、前記第1及び第2のリードパターン141、142との間を折り曲げ部140を基準に折り曲げられた形状に接続する接続パターン143で構成される。このとき、前記折り曲げ部140は、レジン塗布領域130内に形成させてベンディング領域から除外されるように形成される。前記の構成のように、配線パターンの幅が他の所に比べて狭く形成されている部分、すなわち、第1のリードから第2のリードに接続される第2のリード122の回路パターンに折り曲げ部を形成してICボンディング後レジン塗布領域に含ませ、ICボンディングがされていないレジン塗布外側領域の場合、従来に比べて2倍以上のリード配線パターンにデザインすることにより、リードクラックを防止することができる。又、本発明の実施例による上述した第1のリード及び第2のリードの回路パターン面にCu、Ni、Pd、Au、Sn、Ag、Coのうちいずれか1つ又はこれらの二元もしくは三元合金を用いて単層又は多層にメッキ処理層をさらに形成する構造で実現することにより、回路パターンの保護及び導電性を向上させることもできる。電子素子用タップテープの製造方法図1及び図2を参照して本発明による電子素子用タップテープの製造方法を説明する。先ず、絶縁基板110の一側表面に導電性薄膜を形成する。このとき、前記導電性薄膜は、スパッタされた金属層で前記絶縁フィルムの全面に形成される。前記金属層は、Cu、Ni、Pd、Au、Sn、Ag、Coのうちいずれか1つをスパッタリングによって形成できる。又、前記金属層の上部に前記導電性薄膜上にCu、Ni、Pd、Au、Sn、Ag、Coのうちいずれか1つ又はこれらの二元もしくは三元合金を用いて単層又は多層にメッキ処理層をさらに形成することもできる。その後、前記導電性薄膜を選択的にエッチングして配線パターンを形成し、第1のリードから第2のリードに接続される配線幅が相対的に狭い回路パターンに折り曲げ部140を形成する。ここで、前記回路パターンは、前記折り曲げ部140を基準に第1のリードパターン141と第2のリードパターン142に分け、前記折り曲げ部140を基準に第1及び第2のリードパターン141、142の間を折り曲げて接続した接続パターン143を備えている。このとき、前記第1のリードパターン141の配線幅が、前記第2のリードパターン142の配線幅よりも広く形成されている。前記折り曲げ部140は、レジン塗布領域130内に形成させてベンディング領域から除外されるように形成する。このように構成された本発明による電子素子タップ用テープ及びその製造方法は、第1のリードから第2のリードに接続される狭い回路パターンに折り曲げ部を形成し、その折り曲げ部をレジン塗布領域内に形成させてベンディング領域から除外させることにより、本発明の技術的課題を解決することができる。上述した本発明によるタップテープは、レジン塗布領域130内に実装される電子素子チップにレジンが塗布されてパッケージングすることができる。前記レジン塗布領域130に塗布されるレジンは、エポキシやエポキシ樹脂、硬化剤、無機充填剤を含む粘性のあるポッティング材料を適用することができる。