基数ドメインのデジタル入力信号を、対数ドメインの信号へと変換し、ユーザまたは外部プロセスにより選択された指数で累乗し、べき乗した該対数ドメインの信号を逆対数信号へと変換する、信号処理方法。基数ドメインのデジタル入力信号を対数ドメインの信号へと変換し、ユーザまたは外部プロセスにより選択された指数で累乗し、べき乗した該対数ドメインの信号を逆対数信号へと変換し、該逆対数信号がデジタルフィルタにある積分器を駆動する信号処理方法。基数ドメインのデジタル入力信号を対数ドメインの信号へと変換し、ユーザまたは外部プロセスにより選択された指数Xで累乗し、べき乗した該対数ドメインの信号を逆対数信号へと変換し、該逆対数信号がデジタルフィルタにある積分器を駆動する信号処理方法で、該処理方法が該選択された指数Xで累乗された該信号の合計の平均のX乗根を求めることによる収束近似によりプログラム信号値を決定する、信号処理方法。基数ドメインのデジタル入力信号を対数ドメインの信号へと変換し、ユーザまたは外部プロセスにより選択された指数Xで累乗し、べき乗した該対数ドメインの信号を逆対数信号へと変換し、該逆対数信号がデジタルフィルタにある積分器を駆動する信号処理方法で、該処理方法が該選択された指数Xで累乗された該信号の合計の平均のX乗根を求めることによる収束近似によりプログラム信号値を決定し、信号処理において使用される選択可能な制御値が、アタック指数、リリース指数、高速アタック指数、リリース時間、高速リリース時間、高速リリース閾、ニー幅、比、入力ゲイン、出力ゲイン、ルックアヘッド、および閾差から成る群から選択される、該信号処理方法。Xが2に等しい時、該信号処理出力が入力のプログラム信号の2乗平均平方根値の収束近似である、請求項1、2、3または4に記載の信号処理方法。該処理が、1以上のユーザにより選択可能な制御値の入力と、ソフトウエアのプロセスにより生成された1以上の選択可能な制御値の入力とから成る群から選択された制御入力に応答する、請求項1、2、3または4に記載の信号処理方法。VEA検出器、VEAプロセッサ、またはVEAダイナミックレンジ制御器へと組み込まれた、請求項1、2、3または4に記載の信号処理方法。デジタルオーディオ、デジタルビデオ、デジタル写真測量、デジタル色測、電力信号のデジタル表示、デジタルのビットストリームのピーク測定、およびデジタルのビットストリームの平均測定から成る群から選択されたデジタルのビットストリームを処理するための方法に組み込まれた、請求項1、2、3または4に記載の信号処理方法。解決すべき技術的な課題は、オーディオ、ビデオ、パワー信号の処理、伝送、管理においてのDC動作、静的な動作、及び動的な動作に対する制御を分ける手段を提供することである。好ましい解決策では、プログラム信号値の検出手段において改善された手段が用いられるものであるが、この改善された検出手段により、プログラム信号のダイナミクスすなわち、動的に変化する信号を大きさまたは音量としてどのように感知するか、及び、変化する信号の詳細を省略したり増強したりする度合いに対してより柔軟な制御が可能になる。更なる解決すべき技術的な課題は、オーディオのプログラム信号の平均信号レベルを、人の耳で認識するように、より適切に決定すること、表示されたビデオのプログラム信号の平均信号レベルを、人の目で認識するように、より適切に決定することであり、プログラム信号のダイナミックレンジを自動的または半自動的に制御するために、与えられたプログラム入力信号の動的な特性をよりよく利用することである。本発明の可変指数平均VariableExponentAveraging:VEA検出器および可変指数平均ダイナミックレンジ制御器VariableExponentAveragingDynamicRangeController:VEADRCは、DRCのDC動作、静的な動作、動的な動作に対する制御を分ける手段を提供する。VEAプロセッサには、1つ以上のVEA検出器があり、制御プロセッサを含んでいてもよく含んでいることが好ましく、デジタル制御されたアンプDigitallyControlledAmplifier:DCAを制御する。DCAとVEAプロセッサとの組み合せは、VEADRCである。DCAの接頭辞なしで、またはデジタル制御されたアンプの接頭辞なしで制御値という時は、制御値はVEA検出器またはVEADRCに関連する制御値である。DCA制御値とは、VEAプロセッサによるDCAの制御に関連するものである。VEADRCは、制御値の関数としてプログラム信号を処理する。プログラム信号とは、関心の対象となっているデジタルのビットストリームまたはデジタルデータ構造体、特に、iデジタルオーディオ、iiデジタルビデオ静止画像、動画像、写真計測の表示例えば露出計、色測例えば、色度計を含む、iii電力の発電、貯蔵、配電、消費のデジタル表示電力信号と総称、ivその他のデジタルビットストリームで、信号値のピークおよび/または平均測定が有用であるもの、および/または信号値の動的な制御が有用であるもの、である。VEA検出器は、プログラム信号値の連続するサンプルを、信号値をX乗にした値の合計の平均の、同じXでの乗根を求めることによる収束近似により評価する手段から成り、反直感的な逆対数処理ステップを、他の対数ドメイン回路において利用する。連続するサンプルは、良く知られた標準や技術により、与えられたデジタルメディアのフォーマットとシステムクロックに準拠する。VEA検出器は与えられたプログラム信号のより正確なRMS値を提供するだけでなく、与えられたプログラム信号の平均X乗根の値を提供する最初のデバイスである。ここでXは、ユーザか外部プロセスにより選択可能な指数値である。プログラム信号のより正確なRMS値を得ることにより、または他の平均X乗根の値を得ることにより、プログラム信号の動的さに対するより良い制御が可能になる。より良い制御の例としてVEADRCでは、音楽、会話、効果音、その組み合せといった広範囲のオーディオのプログラム信号に対し、アタック増加する信号レベルへの応答特性とリリース減少する信号レベルへの特性を改善することにより、こうしたプログラム信号の動的な制御を改善する。選択可能な制御値は手動で調整することもできるし、1つ以上の外部プロセスにより調整することもできる。選択可能な制御値とは、指数、アタック指数、リリース時間単位:dB/秒、リリース指数、高速リリース時間、高速リリース閾値単位:dB、ニー幅、比、入力ゲイン単位:dB、出力ゲイン単位:dB、ルックアヘッド、閾n差、およびこれらの制御値例えば、指数、アタック指数、リリース時間、リリース指数、高速リリース時間、高速リリース閾、ニー幅、比、入力ゲイン、出力ゲイン、ルックアヘッド、閾n差ここでnは制御プロセッサに接続されているVEA検出器サブシステムの数と等しい、閾マスターと関連するモジュールを含むVEA検出器の実施例における閾マスターを含む。全ての指数の制御値は、十進数である。対数ドメインにおいて信号検出や処理を行うことは良く知られているが、他の対数ドメイン回路の綿密に選択した部分における線形逆対数処理の利点を見出し、利用したのは、このVEA検出器が最初である。VEA検出器は逆対数モジュールによりこれを達成するが、本発明者は、このことが信号値をX乗にした値の合計値の平均の、同じXでの乗根を求めることによる収束近似を提供するためには必要不可欠であることを発見した。VEA検出器は、プログラム信号のデジタルのビットストリームを入力とする。基本的な実施例図5参照では、制御値の一種である検出器の出力を生成するステップは、入力の絶対値を得るステップと、この絶対値を対数表示対数へと変換するステップと、この絶対値を第1合計ポイント第1SPの加算入力へと与えるステップとから成る。合計ポイントはまた、減算入力において、合計ポイントの出力から導いた値を遅延して受け取る。合計ポイントの出力は、指数入力をも有する乗算器の入力へと供給される。この乗算器の出力は、正の信号のみのpositive-signal-onlyモジュールを通過する。正の信号のみのpositive-signal-onlyモジュールの出力は逆対数モジュールにおいて変換され、逆対数へと戻される。逆対数モジュールの出力は、オーバーシュートリミターを通過した後、第2合計ポイント第2SPの加算入力へと入る。第2合計ポイント第2SPには、第2加算入力と1つの減算入力とがある。第2合計ポイント第2SPの出力は、VEA検出器の出力へと、また遅延モジュールへと供給される。遅延モジュールの出力は、第2合計ポイント第2SPの加算入力と、第1合計ポイント第2SPの減算入力へとループバックされる。リリースバイアス値は、第2合計ポイント第2SPの減算入力へと供給される。VEA検出器の出力は、関連するVEADRCにおける制御値として使われるデジタル信号である。VEADRCの好ましい実施例を図14に示すが、このVEADRCは1つ以上のVEA検出器から成る。VEA検出器の出力同士が比較され、1つの出力だけこれら比較された出力の内の最大値がダウンストリームでの利用のために選択される。選択された制御値は逆対数信号へと変換され、乗算器DCAの制御入力へと供給される。入力したプログラム信号はi1つ以上のVEA検出器へと供給され、ii可変遅延を介して、DCAのプログラム入力へと供給される。この遅延は、制御値を生成するために必要な処理時間に等しい。DCAの出力が処理されたプログラム信号である。このVEA検出器は、人の耳で認識するように、オーディオのプログラム信号の平均信号レベルをより適切に決定し、人の目で認識するように、表示されたビデオのプログラム信号の平均信号レベルをより適切に決定し、プログラム信号のダイナミックレンジを自動的または半自動的に制御するために、与えられたプログラム入力信号の動的な特性をよりうまく利用する。本発明の可変指数平均VEA検出器および可変指数平均ダイナミックレンジ制御器VEADRCは、ダイナミックレンジ制御器のDC動作、静的な動作、動的な動作に対する制御を分ける手段を提供する。VEAプロセッサには、1つ以上のVEA検出器があり、制御プロセッサを含んでいてもよい。VEAプロセッサには何時も少なくとも1つのVEA検出器がある。VEAプロセッサに2つ以上のVEA検出器または2つ以上の検出器のサブシステムがある場合は、2つ以上のVEA検出器や検出器のサブシステムの出力の優先順位をつけたり、さもなければこれらの出力を統合したり選択したりするための制御プロセッサを有していてもよい。VEAプロセッサは、デジタルで制御されるアンプDCAまたはその他のデジタルプロセッサ例えば、コンパレータ、パターンディスクリミネータ等を制御する。VEAプロセッサとDCAとを組み合せたものは、VEADRCである。VEAプロセッサが制御値を提供するVEAプロセッサと他のデジタルプロセッサの組み合せもまた、こうした他のデジタルプロセッサは増幅されたプログラム信号以外の信号を出力するかもしれないが、参照を容易にするためにVEADRCと呼ぶ。DCAの接頭辞なしで、またはデジタルで制御されたアンプの接頭辞なしで制御値という時は、これはVEA検出器またはVEADRCに関連する制御値のことである。DCAの制御値とは、VEAプロセッサによるDCAまたはVEAプロセッサが制御値を提供する他のデジタルプロセッサの制御に関係するものである。VEADRCは、制御値の関数としてプログラム信号を処理する。プログラム信号とは、関心の対象となっているデジタルのビットストリームまたはデジタルデータ構造体であり、特にiデジタルのオーディオ、iiデジタルのビデオ静止画像、動画、写真計測の表示例えば露出計、色度計を含む、iii電力の発電、貯蔵、配電、消費のデジタルでの表示、ivその他のデジタルビットストリームで、信号値のピークおよび/または平均測定が有用であるもの、および/または信号値の動的な制御が有用であるものである。1つのモジュールはデジタル信号を処理する1つのステップで、図中ではモジュールは、長方形や円等の形で示される。制御プロセッサ、比制御、ニー生成器の用語は、図12、及び、図14~図21の議論において定義される。回路Circuitの用語は信号処理の経路を意味し、例えば静的リリースの回路等と修飾語句と共に使われる時は、VEA検出器またはVEADRC内の特定の信号処理経路を指す。ユーザとは、本発明の人間のユーザで、ユーザは選択可能な制御値をVEA検出器またはVEADRCに提供できる。外部プロセスとは、選択可能な制御値をVEA検出器またはVEADRCに提供する他のソフトウエアのアプリケーションのインスタンス、およびそれによる実行、または同等のハードウエアのインスタンス、およびそれによる実行を指す。本発明をコード化するソフトウエアは、デジタルオーディオ、デジタルビデオ、他のデジタルメディアまたはデータを扱うために通常使われるプログラム言語であれば、プログラム信号の種類にも依るが、如何なるプログラム言語で書かれても良い例えば、C、C、ObjectiveC。デジタルオーディオでの本発明の実施例としては、スタンドアロンでの利用として書かれていても良いし、例えばPROTOOLS登録商標ワークステーション用ソフトウエアのためのプラグイン等、オーディオ用ワークステーションのためのプラグインとして書かれていても良い。デジタルビデオでの本発明の実施例は、スタンドアロンでの利用として書かれていても良いし、例えばAVIDMEDIACOMPOSER登録商標のためのプラグイン等、ビデオワーク用ステーションのためのプラグインとして書かれていても良い。べき乗するという用語は、値を指数値で累乗することを意味する。例えば、ある値を指数値2でべき乗するとは、その値を二乗することを意味し、ある値を指数値3でべき乗するとは、その値を三乗することを意味する。VEA検出器は、信号値をX乗にした値の合計の平均の同じXでの乗根を求めることによる収束近似によりプログラム信号値を決定する手段から成り、反直感的な逆対数処理ステップを他の対数ドメインの回路において利用する。VEA検出器の外部のインターフェースは線形か非常に線形に近い基数ドメインで動作するが、内部では対数ドメインで動作する。これにより、VEA検出器は従来のデバイスよりもずっと広いダイナミックレンジのプログラム信号値を受け入れることができる。このVEA検出器は、与えられたプログラム信号のより正確なRMS値を提供するだけでなく、与えられたプログラム信号の平均X乗根の値を提供する最初のデバイスである。ここでXは、ユーザによって、又は自動的に選択可能な指数値である。プログラム信号のより正確なRMS値や他の平均X乗根の値を使うことにより、プログラム信号のダイナミクスに対する、より良い制御が可能になる。これは、プログラム信号がデータ圧縮されるファイルの大きさを減らすか伝送ビットレートを減らす場合に特に重要である。何故なら、制御がうまくされていない動的な変更は、データ圧縮においてひずみやアーティファクトを生じさせるからである。選択可能な制御値は、ユーザにより手動で調整することもできるし、外部プロセスにより調整することもできる。VEA検出器とVEADRCの発明は、通常ソフトウエアにより実施するが、ファームウエアやデジタル信号処理チップ、または他の半導体によるデバイスか真空管によるデバイスにより実施することもできる。図1は信号源セレクターを示すが、これは本発明の範囲外である。VEA検出器での入力はデジタルのプログラム信号であるが、これは録画録音されたものでもよく、生放送のものでもよい。オーディオデータに係る実施例では、プログラム信号は通常はパルス符号変調PulseCodeModulated:PCMされた信号である。本発明のビデオデータに係る実施例では、業界標準のデジタルビデオの時間/振幅フォーマットが入力プログラム信号として使われる。本発明の数値データに係る実施例では、時間/数値データフォーマットが入力プログラム信号として使われる。本発明はまた、スペクトル密度の処理や他のプログラム信号の変換に適用可能である。信号源セレクターにより様々な内部信号、外部信号、テスト信号をプログラム信号として選ぶことができる。図1においては、正弦波、パルス波、ピンクノイズが利用できるテスト信号源として示されているが、他のテスト信号を使うこともできる。テスト信号、特に非正弦波は、VEA検出器を使うことによりプログラム信号入力のRMS値や平均X乗根値をより正確に決定できることを証明するのに有用である。図2は、基数つまり対数ではない、非対数ドメインで動作する普通の良く知られた一次デジタルフィルタの簡素化されたバージョンを示す。この従来のデジタルフィルタへの入力Inは、第1合計ポイント第1SPの加算入力へと供給される。第1合計ポイント第1SPの出力Soは、乗算器へと供給される。乗算器Muの出力は第2合計ポイント第2SPへと供給される。遅延モジュールと第2合計ポイントとで積分器Iを形成する。積分器IにはOutとDelと印された2つの出力がある。積分器Iにある合計ポイントは2つの入力を有し、加算入力は乗算器Muの出力に接続されていて、第2の加算入力は遅延モジュールの出力のブランチに接続されている。積分器Iからの出力Delは、第1合計ポイント第1SPの減算入力に接続されている。乗算器Muは、その入力Soを予め定めた定数を使って乗算する。リーキーインテグレータleakyintegratorを実施するこの構成、つまり一次ローパスフィルタには、DCゲインが何時も完全に1であり、乗算での乗算を制御する1つの係数乗定数が時定数、または、カットオフ周波数を制御するという利点がある。図3では図2の方法を拡張しているが、それでも基数非対数ドメインで動作し、またこれも従来技術で公知である。図3では、絶対値モジュールAV、オーバーシュート制限モジュールOSLim、リリース時間モジュールが図2に示すシステムに付け加えられている。一次フィルタはここでは非線形であり、図2のシステムの出力と比較して、信号レベルが正となる時つまり信号レベルが増加していると、負となる時つまり信号レベルが減少している時により異なる一次フィルタが適用される。絶対値モジュールAVは入力Inの絶対値を得て、第1合計ポイント第1SPの加算入力へと供給する。予め選択されたリリースのオフセットRbは、第2合計ポイント第2SPの減算ポイントに接続されていて、何時も減算される。これにより、オーバーシュート制限モジュールOSLimの出力Chがリリース時間モジュールにより設定されるリリースバイアスRbと等しくなるまで、積分器Iの出力を減衰リリースさせ、さらに負値にさせる。この時点で出力は安定になる。この構成では、平衡状態において出力は入力Inと等しくならない、つまりリリースバイアスRbから導いた恒常的なオフセットが存在する。図3における信号の流れは図2のごとく単純な一次ローパスフィルタと同等であるが、これは正になる方向においてのみである。図3で追加されたモジュールでは、第1合計ポイントの出力Soが正である時にフィルタ出力Outに与える影響が、第1合計ポイント第1SPの出力Soがゼロか負である時とは異なるものとなる。従ってこの検出器は非線形である。図3およびそれ以降の図で示すように、オーバーシュート制限モジュールOSLimは、通過する信号に対して最小限レベル、つまり底、および最大限レベル、つまり天井、を付与する。オーバーシュート制限モジュールの出力Chは、積分器Iにある第2合計ポイント第2SPの加算入力に接続されている。上記に説明する通り、遅延モジュールの出力のブランチは第2合計ポイント第2SPの加算入力に接続されていて、リリースバイアス、言い換えると、タイミングオフセットRbの値は、積分器Iにある第2合計ポイント第2SPのコンテンツから減算される。フィルタ出力Outは基数非対数ドメインのダイナミックレンジ制御器または他の信号処理デバイスを制御するために利用できる。図2および3のフィルタは自らのフィルタ動作の結果として、検出器として機能する。図3では、検出器の出力は平衡状態定常動作において検出器の入力と等しくならないが、これはリリースバイアスRbが積分器Iの出力レベルを低下させるからである。図4では、LogSigBaseモジュール8より下流にある多数のモジュールを省略してあるが、VEA検出器の一連の信号処理における第1のステップを示す。便宜上、明細書中では下付き添字のSigBaseは添字としてではなく示されているが、大文字小文字に関わらず、同じ綴りであれば下付き添字として示されている用語と、添字にて示されている用語とでは、意味に違いはない。入ってくる信号AuInは、ハイパスフィルタリングされているモジュール5。可変ハイパスフィルタの出力は選択的にスイッチ6により選択され、より関連性の高い信号の検出において障害となりうる帯域外の信号を取り除くようにしても良い。図5以降では示されていないが、絶対値モジュール7とLogSigBaseモジュール8は、VEA検出器の全ての実施例において、LogSigBaseAuInモジュールより上流側において必要な要素である。図5以降では示されていないが、ハイパスフィルタモジュール5とスイッチ6は、VEA検出器の全ての実施例において、あっても無くてもよいモジュールである。スイッチ6により選択された信号は、モジュール7への入力であり、そこでモジュール7への入力の正である絶対値を生成する。モジュール7の出力は、LogSigBaseコンバータ8への入力である。LogSigBaseコンバータ8の出力信号は、LogSigBaseコンバータ8への入力の絶対値の対数つまりdB表現である。コンバータLogSigBaseの精度とスケールは、入力信号のモジュール8出力での表示が、10毎に対して0.103818の出力となるようになっているLogSigBaseコンバータ8への入力としての基数ドメインにおける20dBの差基数10は、入力値における10の倍数、及び、LogSigBaseコンバータ8の対数ドメインでの出力における0.103818の差と等しくなる。信号をdBでの表示に変換すると、良く知られた式logxy=logxlogyにより、積算は加算に簡素化される。また良く知られた式logxn=nlogxにより、べき乗は乗算に簡素化される。好ましい実施例においては、LogSigBaseモジュール8に続いて処理モジュールが更にあるが、図4に示す簡素化した信号の繋がりを完結するには、信号をAntiLogSigBaseコンバータモジュール図示せずにより変換し、線形ドメインに戻すことができる。AntiLogSigBaseモジュールの精度とスケールは、基数ドメインにおいて基数として10を用いると、AntiLogSigBaseモジュールでの対数ドメインにおける入力信号の0.103818のステップ1つに対して、基数ドメインにおける出力が20dBあるいは10倍増えるようになっている。図4では、出力LAuInは対数ドメインに維持されており、図5に示すようなVEA検出器への入力となり、出力LAuInはVEA検出器のLogSigBaseAuInモジュールへと供給される。図5は、VEA検出器の基本的な実施例を示す。本発明の全ての実施例の中心的要素は、積分器Iを駆動するために使われるAntiLogSigBaseモジュールである。このAntiLogSigBaseモジュールは各々のVEA検出器で使われる。制御値の一種であるVEA検出器の出力を生成するステップは、入力の絶対値を得るステップと図4の議論で説明、この絶対値を対数表示対数へと変換するステップと図4の議論で説明、この絶対値LogSigBaseAuInを第1合計ポイント第1SPの加算入力へと与えるステップから成る。第1合計ポイント第1SPは、また、第1合計ポイント第1SPの出力から導出し遅延させた値Delを、フィードバックループを介して受信する。第1合計ポイント第1SPの出力Soは、指数E入力も有する乗算器Muの入力へと供給される。指数Eは、選択可能な制御値である。乗算器Muの出力Seは正の信号のみのpositive-signal-onlyモジュールPsoを通過し、この正の信号のみのpositive-signal-onlyモジュールPsoの出力は逆対数モジュールALogにおいて変換され、逆対数へと戻される。逆対数モジュールALogの出力ALogOutはオーバーシュート制限モジュールOSLimへと供給される。このオーバーシュート制限モジュールOSLimの出力Chは、第2合計ポイント第2SPの加算入力へと供給される。第2合計ポイント第2SPには、第2の加算入力と1つの減算入力とがある。第2合計ポイント第2SPの出力は、VEA検出器の出力へと、また遅延モジュールへと供給される。遅延モジュールの出力は、第2合計ポイント第2SPの第2の加算入力と、第1合計ポイント第1SPの減算入力とにループバックされる。リリースバイアス値Rbは、リリース時間モジュールから第2合計ポイント第2SPの減算入力へと供給される。VEA検出器の出力は、関連するVEADRCまたは他のプロセッサにおける制御値として使われるデジタル信号である。図5は、VEA検出器の制御回路の簡素化したバージョンである。図4と図5を組み合せたものは、VEA検出器の最小限の好ましい実施例を示す。VEA検出器の絶対的に最小限の実施例では、図4にあるハイパスフィルタ5と、スイッチ6と、図5にあるリリース時間モジュールと、リリースバイアスRbと、正の信号のみのpositive-signal-onlyモジュールPsoと、第2合計ポイント第2SPの減算入力と、オーバーシュート制限モジュールOSLimと、が省かれている。このような絶対的に最小限の実施例では、乗算器の出力SeはAntiLogSigBaseモジュールALogの入力に接続され、このAntiLogSigBaseモジュールの出力ALogOutは第2合計ポイント第2SPの第1の加算入力に接続されることがある。絶対的に最小限の実施例では、ピークによるオーバーシュートが発生することが問題となり得、出力がリリースバイアスRb値に基づいて減衰しないことがありうるが、VEA検出器は機能する。VEA検出器は、対数ドメインで動作する。LogSigBaseAuInは、図4の議論で説明した通り、VEA検出器へのプログラム信号入力のdB表示である。図5にあるVEA検出器では、リリースバイアスRbとチャージ信号Chとの組み合せにより導入したされた可変オフセットにより、出力DOは平衡状態において入力LAuInに等しくならない。チャージ信号Chは、対数ドメインの乗算器Muにおいて指数Eを使って第1合計ポイント第1SPの出力Soをべき乗し、正の信号のみのpositive-signal-onlyモジュールPsoにおいて正の値を選択した後に、ALogモジュールから得られる基数ドメイン値ALogOutである。正の信号のみのpositive-signal-onlyモジュールPsoは全ての正の入力を変更することなく通過させ、全ての負の入力をブロックする全ての負の入力に対してゼロを出力する。図4および図5における好ましい実施例の信号の流れは、いくぶん一次非線形ローパスフィルタに類似しているが、処理は対数ドメインで行われ、AntiLogSigBaseモジュールを新規な形で利用する。指数Eの値は、ユーザが手動で選択しても良く、固定されても良く、下記で議論するアタックモジュールのような他のモジュールにより提供されても良い。逆対数コンバータAntiLogSigBaseのモジュールALogは、正の信号のみのpositive-signal-onlyモジュールPsoとオーバーシュート制限モジュールOSLimとの間の信号経路に挿入されていて、正の信号のみのpositive-signal-onlyジュールPsoのdB表示を、So×Eの正の対数ドメインでの積の逆対数値ALogOutへと変換する。可変指数Eのこのような使用と処理とにより、大変好ましく新規で予期しない結果が得られる。計算1は、図5の処理を要約したものである。計算1So=LAuIn-DelSE=SoECh=ALogOut=AntiLogSigBaseSoECh=AntiLogSigBaseSeまたは、SE=LogSigBaseCh平衡状態において、Ch=RbSE=LogSigBaseRbSo=SE/ESo=LogSigBaseRb/E平衡状態において、DO=DelDel=LAuIn-SoCO=LAuIn-LogSigBaseRb/Eかくして、誘導されたオフセットDO-LAuIn=-LogSigBaseRb/E対数ドメイン回路のコンテキスト内で動作しているAntiLogSigBaseモジュールを用いたこのような構成の動的な過渡的な動作では、積分器Iでの平均が対数ではなく、線形になされる。しかし、検出が対数ドメイン内であるため、VEA検出器のダイナミックレンジは指数関数的に大きくなる。これらの結果は、大変好ましいもので、新規であり、予期されるものではない。指数Eは本発明の全ての実施例において可変であり、VEA検出器は次のような動作シーケンスを利用して、収束近似を提供することができる。a連続する信号のサンプルをn乗にべき乗する。ここでnは選択可能な制御値指数Eに等しい。bこのべき乗の結果を平均する。cその後、信号値の合計の平均のn乗根を求める。このことは、好ましいことである。何故なら、複雑な実世界の信号のエンベロープの大きさを認識した時、この大きさが必ずしも単純なRMS測定に対応しないからである。複雑な実世界シンフォニーの演奏、半分暗くなっているスタジアムでのフットボールの試合のビデオカメラでのピックアップ、または人工衛星による偵察画像の解析等のプログラム信号は、往々にして高次2より高次でのべき乗平均乗根を利用するダイナミックレンジ制御に対してより良く応答する。図5の構成が提供する動的な過渡的な動作は好ましいものかもしれないが、静的な動作は乱される。動作は静的リリース言い換えると静的ディスチャージ値を第1合計ポイント第1SPへと加算することで改善され得る。図6に示す通り、静的リリース値を第1合計ポイント102へと加算するために、リリース修正信号RCsが幾つかのステップにわたって生成される。静的修正信号RCsを生成して適用するために図6で加えられたステップは、静的リリース回路と呼ばれる。第1のステップは、第2の乗算器111への入力として、i約2.70362000150e-08であるリリース、つまりRTのスケーリングファクター110と、iidB/秒におけるdB/秒リリース時間値Rtとを使う。リリース時間Rtは静的リリースレートと呼ばれ、リリース時間モジュール109から選択できる制御値である。つまりリリース時間Rtはユーザにより手動で選択されてもよく、固定であってもよく、外部プロセス図示せずによって制御されてもよい。第2の乗算器111の出力Rbは基数ドメインでの積であり、対数コンバータ112と第2合計ポイント114の減算入力の双方に接続されている。リリースバイアスRbは対数コンバータ112によりdB表示へと変換され、対数コンバータ112の出力LRbは除算器113の乗算入力へと与えられ、指数モジュール出力Eの第2のブランチは除算器113の除算入力へと与えられる。除算器113の出力RCsは、第1合計ポイント102の加算入力へと接続されている。図6に示すVEA検出器の構成では、静的な減衰を修正するために必要とされる時に上記計算1で計算されるオフセット-LogRb/Eは、本段落で説明するモジュールにより生成される。このモジュールと相互接続経路とは静的な減衰の修正経路staticdecaycorrectionpathと呼ばれる。計算2において論理的に証明される通り、VEA検出器の静的な平衡状態の動作がOut=Inとなるように、このオフセットは第1合計ポイント102に加算される。乗算器103、正の信号のみのpositive-signal-onlyモジュール104、及び逆対数コンバータモジュール105は、図5にある乗算器Mu、正の信号のみのpositive-signal-onlyモジュールPso、及び逆対数モジュールALogと同じように動作する。上限106と下限107とを有するOSLimモジュール108は、信号レベルのオーバーシュートを制限する。計算2So=LAuInRCs-DelSe=ESoCh=AntiLogSigBaseSe平衡状態において、Ch=RbDO=DelLRb=LogSigBaseRbRCs=LRb/E式3と4より、Rb==AntiLogSigBaseSe式2より、Rb=AntiLogSigBaseESo式1より、Rb=AntiLogSigBaseELAuInHHRCs-Del式7より、Rb=AntiLogSigBaseELAuInH-LRb/E-Del式5より、Rb=AntiLogSigBaseELAuInH-LRb/E-DO式6より、Rb=AntiLogSigBaseELAuInHlLogSigBaseRb/EDOこれは以下の通りになる。LogSigBaseRb=ELAuInLogSigBaseRb/E-DOLogSigBaseRb=ELAuInELogSigBaseRb/E-EDOLogSigBaseRb=ELAuInLogSigBaseRb-EDOEDOLogSigBaseRb=ELAuInLogSigBaseRbEDO=ELAuInDO=LAuInこれは、指数Eとリリース時間Rtの全ての値に対して正しい。図7ではスイッチSwFを加えるように図6の方法が変更されていて、VEA検出器の検出モードがVEA検出器または対数ドメインにおける平均検出器として動作するように選択できるようになっている。スイッチSwFは手動でも良く、外部プロセス図示せずの制御下にあってもよい。図7の方法での第2の変更点は、モジュール50において指数EFとしてより大きな値を選択していることであり、これにより指数EF値が2である場合と比較して、動的な制御においてアタックとリリースがより高速になる。図7に示すようなVEA検出器の構成は、VEA/平均切替型高速検出器VEA/AverageSwitchableFastDetectorと呼ばれる。スイッチSwFがVEAに設定されている時は、静的リリース修正回路とALogモジュール54がアクティブとなる。スイッチSwFがAVGに設定されている時は、静的リリース修正回路とALogモジュール54はバイパスされ、もし指数EFが2に設定されていれば、図7の検出器はRMS検出器として機能する。高速VEA検出器は、指数E値が小さいVEA検出器と比較して、プログラム信号をアタック圧縮の開始、つまりアタックする時とリリース圧縮の逆転、つまりリリースする時に、実質的に高速となるように設定されている。高速VEA検出器が対数ドメインでの平均モードで動作する場合、AntiLogSigBaseモジュール54をバイパスするということは、積分器IFがより低レートにてチャージされることを意味する。これは、スイッチSwFがVEAモードに設定されている時には、積分器IFに適用される平均制御値が、AntiLogSigBaseモジュール54からのはるかに大きな逆対数値となるのに対して、ここでは積分器IFに適用される平均制御値が対数値となるからである。図8に示す通り、プログラム信号の圧縮のリリース、つまりディスチャージを加速するために、高速VEA検出器図7に示すの出力DOFは、VEA検出器のディスチャージ回路図8のモジュール153-164への入力153として使うことができる。VEA検出器のディスチャージ回路の制御は、図8の乗算器158の出力RThを変更するために、高速リリース指数モジュール155により設定される選択可能な制御値ERを調整することにより、および/または、高速リリース閾モジュール156により設定される選択可能な制御値を調整することにより手動制御下としておいてもよく、選択可能な制御値ERおよび/またはモジュール156において設定される高速リリース閾を調整する外部プロセス図示せずの制御下としておいてもよい。図8において、図6での方法が2つのVEA検出器をVEA検出器のサブシステムに導入することにより拡張されていて、双方のVEA検出器はLogSigBaseAuInモジュールからの信号LAuInを処理し、検出器の出力DOにおいて制御値を生成するために使われる。一方のVEA検出器のチャージ回路モジュール140-147は、図8にあるLogSigBaseAuInモジュールからのプログラム信号LAuInを使い、積分器Iへの加算入力に接続されているチャージ値、つまりアタック値を生成する。他方のVEA検出器のディスチャージ回路モジュール153-164は、図7での高速検出器のサブシステムの出力DOFをモジュール153での入力として使い、積分器Iのディスチャージ、つまりリリースレートを増加することができ、これにより図8のVEA検出器のディスチャージレートをディスチャージ信号Chnを使って、静的リリース信号Rbで提供されるものよりも大きくできる。図8において、静的リリース信号、つまりリリースバイアスRbは、図6で提示する方法を使いモジュール148~150により生成される。図6において提示した方法と同様の方法を使って、第1合計ポイント141の加算入力に接続されているモジュール151と152からの修正信号RCsによって、積分器Iに対する静的リリースの効果は修正される。静的リリース信号Rbは、第2合計ポイント165の減算入力に接続されている。これらの信号Rb、RCsは、図6の議論において説明されている。図8においてモジュール153を介して入力として接続されている図7の高速VEA検出器の出力DOFは、図8のVEA検出器ではVEA検出器の高速ディスチャージ回路図8、モジュール153~164において使用されている。VEA検出器の高速ディスチャージ回路は、図8において、積分器Iのより正確には、第2合計ポイント165のリリース、つまりディスチャージを加速する。高速リリース指数モジュール155の高速リリース指数ERの制御値と高速リリース閾モジュール156の制御値は、選択可能な制御値であり、手動制御下にあるか外部プロセス図示せずの制御下にあるかのいずれかである。高速リリース指数モジュール155の高速リリース指数ERの制御値の調整、および/または、高速リリース閾モジュール156の制御値の調整により、乗算器158の出力RThの可変制御ができる。高速リリース閾モジュール156の制御値の手動制御について図8に示す。この制御値により乗算器158の出力RThが調整される。VEA検出器の高速ディスチャージ回路モジュール153~164は、高速VEA検出器の出力DOF153の信号の減少により駆動される。高速VEA検出器の出力DOF153の信号は、VEA検出器か、平均モード対数ドメインがバイパスされている図7参照に切り替えられたVEA検出器により生成される。どちらの場合でも、VEA検出器の高速ディスチャージ回路は、図8の静的リリース回路モジュール148~150よりも、はるかに迅速にプログラム信号の変化に応答する。高速リリース閾モジュール156に与えられた制御値は、VEA検出器の高速ディスチャージ回路の、減少しつつある入力信号レベルに対する感度を設定する。dBで較正された高速リリース閾の制御値は乗算器158にて乗算され、乗算器158の出力RThは第3合計ポイント154での減算入力に接続されている。高速検出器の出力DOFが積分器Iの出力Delよりも速く下がり、高速リリース閾の制御値RThが減少する時には、結果として第3合計ポイント154の出力Sonにおいて、正の出力が得られる。第3合計ポイント154の出力は乗算器159の1つの入力に接続されている。乗算器へのもう一方の入力は、高速リリース指数モジュール155からの制御値ERである。乗算器159の出力SEnは、正の信号のみのpositive-signal-onlyモジュール160に接続されている。第3合計ポイント154の出力Sonが正の出力であると、乗算器159における乗算の後に、正の信号のみのpositive-signal-onlyモジュール160において正の出力が生成される。正の信号のみのpositive-signal-onlyモジュール160は、全ての正の入力は変更することなく通すが、全ての負の入力はブロックする負の入力に対してゼロを出力する。正の信号のみのpositive-signal-onlyモジュール160の出力は、対数ドメインの入力を基数ドメインへと変換するAntiLogSigBaseモジュール161への入力である。AntiLogSigBaseモジュール161の出力は、オーバーシュート制限モジュール164への入力である。オーバーシュート制限モジュール164の出力Chnは、積分器I中の第2合計ポイント165の減算入力に与えられる。オーバーシュート制限モジュール164の出力Chnはゼロか正であり、第2合計ポイント第2SPの減算入力に与えられるので、正の出力Chnが積分器Iをディスチャージする。対数ドメインの制御値nを基数ドメインの逆対数へとVEA検出器の高速ディスチャージ回路モジュール153~164にあるAntiLogSigBaseモジュール161において変換することにより、ディスチャージの効果が、信号レベルの大きさが減少するにつれて指数関数的に増加する。これらの結果は大変好ましいもので、新規であり、予期されるものではない。VEADRCの基本的な実施例では、VEA検出器が1つある。VEADRCの好ましい実施例では、複数のVEA検出器のサブシステムがある。好ましいVEA検出器のサブシステムでは複数のVEA検出器があり、個々のVEA検出器は手動制御または外部プロセス制御の下で様々な制御値を選択することにより異なる構成となっている。1つの好ましいVEADRCでは、それぞれ検出器1、検出器2、高速検出器と呼ばれる3つのVEA検出器のサブシステムが含まれる。図9に示す通り、このVEA検出器のサブシステムである検出器1には、2つのVEA検出器、すなわち、アタック用に1つ、リリース用に1つ、と、修正された静的リリース回路1つとがある。検出器1サブシステムにおける個々のVEA検出器には、AntiLogSigBaseモジュール13、28がある。検出器1における2つのVEA検出器は、LogSigBaseAuInモジュールによりプログラム信号から生成される入力信号LAuInを処理するために一緒に使われる。検出器1サブシステムは、検出器1の出力モジュールにおいて制御値DO1を出力する。検出器1サブシステムにある第1のVEA検出器のチャージ回路モジュール9~16は、積分器I1におけるチャージ、つまりアタックのレートをプログラム信号のレベルの増加に応答して制御し、図6の議論で説明したVEA検出器のチャージ回路モジュール102~108と同じように動作する。検出器1サブシステムにある他方のVEA検出器のディスチャージ回路モジュール25~31は、図8の議論で説明したディスチャージ回路モジュール153~164と同じように動作し、積分器I1のディスチャージ、つまりリリースのレートを制御する。これにより、検出器1のディスチャージのレートをプログラム信号のレベルの減少に応答して増加し、これを静的リリースの制御値Rb1が提供する度合いを超えて行うことができる。静的リリースの制御値Rb1は、図6で示すVEA検出器に関連して説明した方法を利用する。図9において、静的リリースの制御値Rb1は、モジュール17、18、19によって生成される。アタック指数モジュール9の制御値E1Aまたはリリース時間モジュール17の制御値Rt1の変化は、静的なプログラム信号に悪影響を及ぼしうるが、上記で説明した通りモジュール20と21によって修正される。検出器1サブシステムのVEA検出器のディスチャージ信号、つまりリリースモジュール25~31は、高速VEA検出器図7参照からの入力DOFを受付け、図7に関連して説明した通り、手動制御または外部プロセスの制御の下においてリリース指数モジュール22の制御値E1Rによる影響を受ける。アタックつまりチャージVEA検出器チャージ回路モジュール9~16におけるAntiLogSigBaseモジュール13には、積分器I1をチャージアタックするための、調整可能な非線形特性があり、第2のAntiLogSigBaseモジュール28には、積分器I1をディスチャージするモジュール22~31ためのリリース特性がある。検出器1サブシステムのDC動作は、一定のDCレベルの入力信号に対し、検出器1サブシステムの出力DO1により生成されるレベルが、入力LAuInと等しくなるようになっている。検出器1サブシステムの静的な動作は、周期波例えば、正弦波形、矩形波形、パルス波形、鋸波形、および多数の音声や音楽の波形の入力信号に対し、リリース時間の制御値Rt1の高速設定つまり、dB/秒でのリリースレートが高いにより小さな信号のアーティファクトが入り込むかもしれないが、検出器1サブシステムの出力DO1により生成されるレベルは一定のDCであるようになっている。アタック指数1のモジュールの制御値E1Aもリリース1の時間モジュールの制御値Rt1も、正弦波信号に対する検出器1のサブシステムの出力DO1における静的な信号に対して影響がない、ということが本発明の特徴である。検出器1のサブシステムの過渡的な動作は、信号の種類がどんなものでもレベルが増加する一定ではない入力信号に対して、検出器1サブシステムの出力DO1で生成される制御値が、アタック指数1のモジュール9の制御値E1Aにより制御される入力信号における変化を表示するようになっている。信号レベルにおける変化のレートが増加するにつれ、アタックつまりチャージ経路の非線形な性質によりスピードが速くなるつまり、次の静的な値に落ち着くまでにかかる時間が短くなるということが、VEA検出器の設計の重要な特徴である。これらの結果は大変好ましいもので、新規であり、予期されるものではない。入力信号がLogSigBaseAuInモジュール、すなわち、出力から取り除かれた時は、積分器I1のリカバリーリリースつまりディスチャージを制御でき、プログラム信号の圧縮からのリリースを制御できるメカニズムは2つある。1つ目として、リリースバイアスの制御値Rb1がある。リリースバイアスの制御値Rb1を生成するために、リリース1時間モジュール17とモジュール18からのリリースのスケーリングファクターとが、入力として乗算器19に接続されている。乗算器19は、リリース時間の制御値Rt1のスケールを、dB/秒から、検出器1サブシステムにて使用するための適切な内部表示及びスケールへと変換する。一定の減衰リリースつまりディスチャージを、制御値Chp1が制御値Rb1と等しくなるまで積分器I1から減算される。また、アタック指数1の制御値E1Aまたはリリース1時間の制御値Rt1における変化を原因とする積分器I1における変化に対して修正を施す除算器21から、制御値RCs1が生成される。2つ目として、VEA検出器の高速ディスチャージ回路モジュール22~31による、プログラム信号に依存する、リカバリーリリースつまりディスチャージのための方法がある。図10に示す通り、検出器2であるVEA検出器サブシステムには、1つのVEA検出器のチャージ回路モジュール36~42と、修正された静的リリース回路がある。検出器2サブシステムにあるVEA検出器には、AntiLogSigBaseモジュール39がある。検出器2サブシステムの動作は、上記で図6に関して説明した通りである。検出器2のサブシステムは、検出器2の出力モジュールにおいて出力D02を生成する。検出器2サブシステムモジュール36~42、12のモジュールと相互接続経路とは、検出器2サブシステムはVEA検出器の高速ディスチャージ回路図9のモジュール22~31を欠いていることを除いて、上記の検出器1サブシステムにおけるものと同じである。検出器2サブシステムは、修正制御値RCs2を提供する修正された静的リリース回路、つまりモジュール43~47、と共に示されている。検出器2サブシステムのDC動作は、一定のDCレベルのプログラム信号入力に対し、検出器2サブシステムの出力D02により生成されるレベルが入力と等しいようになっている。検出器2サブシステムの静的な動作は、周期波例えば、正弦波形、矩形波形、パルス波形、鋸波形、および多数の音声や音楽の波形の入力信号に対し、高速設定つまり、dB/秒でのリリースレートが高いであるリリース時間の制御値Rt1に対して小さな信号のアーティファクトはあるが、検出器2サブシステムDO2により生成される制御値が一定のDCであるようになっている。アタック指数2の制御値E2もリリース2の時間の制御値Rt2も、正弦波信号に対する検出器2サブシステムの出力の制御値D02での静的な信号に対して影響はない。検出器2サブシステムの過渡的な動作は、信号の種類がどんなものでもレベルが増加する一定ではないプログラム入力信号に対して、検出器2サブシステムで生成される出力制御値D02が、アタック指数2の制御値E2により制御されるプログラム信号入力における変化を表示するようになっている。アタック指数36は可変、つまり選択可能な制御値であり、回路は次のようにプログラム信号入力の収束近似を提供することができる。1連続する信号のサンプルをn乗にべき乗し、2べき乗のこれらの結果を平均し、その後3この平均の合計のn乗根を求める。複雑な実世界の信号のエンベロープの大きさを認識した時、その大きさが必ずしも単純なRMS測定に対応しないので、これは好ましいことである。これらの同じ複雑な実世界の信号は、往々にして高次2より高次でのべき乗平均をすることによる表示に、その大きさにおいて対応する。入力信号が検出器2サブシステムのLogSigBaseAuInモジュールから取り除かれた時は、リリースバイアスの制御値Rb2がリカバリーを制御する。リリースバイアスの制御値Rb2は、リリース2時間モジュール43において設定されるリリース2の時間制御値Rt2と、モジュール44からのリリースのスケーリングファクターとから生成される。双方は乗算器45への入力である。乗算器45は、リリース2の時間制御値Rt2のdB/秒でのスケールを、検出器2サブシステムでの利用のために、適切な内部表示及びスケールへと変換する。一定の減衰リリースが、制御値Ch2が制御値Rb2と等しくなるまで積分器12、モジュール48と49から成るから減算される。図11に示す通り、VEA検出器の検出器高速には、1つのVEA検出器のチャージ回路モジュール50~56、OSLimがあり、このチャージ回路はプログラム信号レベルの増加に応答して、積分器IFのチャージつまりアタックのレートを制御する。これは図7と関連して説明した通り、そして図7に示す通り、VEAモードと平均対数ドメインにおけるモードとの間で切り換え可能である。検出器高速サブシステムにはまた、修正された静的リリースの回路モジュール57~61がある。検出器高速サブシステムは、1以上の他のVEA検出器がもっと高速な時定数によって影響を受け得る条件を決定する。典型的な例として検出器1サブシステムがVEADRCにおいて使われる時には図12に示す通り、検出器1サブシステムのユーザが選択可能な制御値、または外部プロセスが選択可能な制御値が低速の時定数に設定されているつまり図9を参照すると、小さな値がアタック指数E1Aに設定されていて大きな値がリリース1の時間Rt1に設定されて、この設定により複雑で時間により変化する信号の長時間にわたっての、つまり秒の桁の時間にわたっての、動的なハンドリングが改善される。典型的な例として、検出器2サブシステムがVEADRCにおいて使われる時には図12に示す通り、検出器2サブシステムのユーザが選択可能な制御値、または外部プロセスが選択可能な制御値は、より狭い時間ウインドウを感知して、100-500ミリ秒以下の桁の高速の時定数に設定される。典型的な例として高速検出器のサブシステムがVEADRCにおいて使われる時には図12に示す通り、高速検出器システムのユーザが選択可能な制御値、または外部プロセス選択可能な制御値は、検出器2サブシステムのユーザが選択可能な制御値、または外部プロセスが選択可能な制御値よりも高速に設定される。図11の高速検出器のサブシステムは、図9に示す通り、通常検出器1のサブシステムと、第3合計ポイント25へと信号を供給する高速検出器の出力モジュールを介して結び付けられる。その目的は、双方向のつまり、アタックし、リリースする検出器1サブシステムにスムージングした信号を供給するために、その即時の信号レベルをはるかに高速に決定することである。スイッチSwFを使い、VEA検出器として選択するか、平均的に応答する検出器として選択するかのいずれかができる。VEA検出器は上記に説明する通りモジュールの集合であり、VEADRCにおいて必要な要素である。しかし、VEADRC以外のデバイスでも利用することができる以下に説明する通り。1以上のVEA検出器は各々、LAuInのプログラム信号のエンベロープに対応する制御値を生成する。図12に示す通り、VEA検出器のサブシステムがVEADRCにおいて使われる時は、個々のVEA検出器のサブシステムの検出器出力は、好ましくは制御プロセッサへと供給される。制御プロセッサとは、制御プロセッサに接続されている個々のVEA検出器サブシステムからの制御値を比較し優先順位をつける言い換えると重みをつける一連のモジュールであり、選択されたVEA検出器サブシステムからの制御値を、チューニング係数、ニー生成器、修正ファクターを使ってオプションとして調整し、DCAの制御値COを出力する。制御プロセッサは、典型的には制御プロセッサの出力ゲインモジュール83~85を有する。1以上のVEA検出器サブシステムと制御プロセッサとの組み合せは、VEAプロセッサと呼ばれる。VEADRCは、VEAプロセッサとDCAまたはVEAプロセッサにより制御される他のプロセスとから成り、上記に説明したように外部プロセスを含んでいてもよい。VEADRCは、上記に説明する通り、典型的には1以上のVEA検出器のVEAサブシステムにより制御され、それぞれのVEA検出器のVEAサブシステムが異なる感度と応答時間例えば、アタック設定とリリース設定により制御されるよう設定され、また下記に説明する通り、静的な制御係数及び動的な制御係数とにより設定される。最小限の実施例においては、VEADRCは上記に説明する手動制御を有する1つのVEA検出器と、DCAとから成る。VEADRCは、プログラム信号が通過するDCAを制御することにより、非線形で信号レベルに依存したゲインまたはロスのプロファイルをプログラム信号に課す。静的な制御値と動的な制御値の機能として、VEADRCの出力の制御値COは、a低圧縮比つまり、VEADRCにより制御されたDCAの出力信号の、プログラム信号の閾値を越える、入力プログラム信号と比較してのゲイン減少のdBでの比を使って、大きなプログラム信号の入力に対してゲインを減少させることができる。圧縮比は、図12における乗算器78を駆動する比モジュール82を使って選択可能な制御値であり、かくして圧縮器を成す。または、VEADRCの出力の制御値COは、b高いプログラム信号の閾値にて、非常に大きな圧縮比を使って図12にあるモジュール82と78を使って、プログラム信号をれんが壁化brickwallすることができ、かくしてリミタを成す。または、VEADRCの出力の制御値COは、c小さなプログラム信号入力に対してゲインを減少し、与えられた閾を越える大きなプログラム信号入力を通過でき、かくして閾制御値を使ってゲートを成す。または、VEADRCの出力の制御値COは、d小さなプログラム信号入力のゲインを増加し、大きなプログラム信号入力ではゲインを増加しないようにでき、かくして伸長器つまり上向き圧縮器を成す。または、VEADRCの出力の制御値COは、e小さいプログラム信号入力のゲインは減少し、大きなプログラム信号入力ではゲインを減少しないようにでき、かくして下向き伸長器、言い換えるとノイズ抑制器を成す。前記の動作a~eは、単一バンドの構成でもマルチバンドの構成でも実施でき、スタンドアロン、あるいは、1つのプロセスやデバイス中に組み合せるかのいずれかによっても実施できる。eの構成は特にフィルムやオーディオのアーカイブ記録を修復するために特に有用である。図12は、検出器1サブシステム図9参照や検出器2サブシステム図10参照の出力、そして他のVEA検出器のサブシステムまたは従来の検出器図示せずの出力DOnを評価する制御プロセッサを示す。検出器1サブシステムの出力は、最大値モジュール63へと直接向かう。この最大値モジュール63は、最大の瞬間制御値を有する入力を選択し、その最大の制御値のみを主合計ポイント75の加算入力へと通過させるコンパレータである。最大値モジュール63が検出器2のサブシステムからの出力DO2で検出器1のサブシステムからの出力DO1をオーバーライドさせる度合いは、外部プロセス図示せずによって設定しても良いし、閾2差モジュール65からの制御値を手動で選択して設定してもよい。モジュール65は典型的には信号レベルに比較してdBで較正されていて、修正ファクターを提供するモジュール67により乗算器66においてスケールを変える。この例において、閾2差モジュール65は、D02の制御値を最大値モジュール63の出力DOallとするために、検出器2サブシステムの出力D02が検出器1のサブシステムの出力DO1を超えなければならないより正になる度合いを調整する。制御値DO2が制御値DO1に優先することに関して上記に説明したのと同様に、他の検出器の出力DOnを制御値DO1やDO2に優先させることもできる。最大値モジュールは、その入力において全ての制御値の中から最大の瞬間値を選択し、その最大の入力制御値を出力制御値DOallとして出力する。最大値モジュール63の出力制御値DOallは、主合計ポイント75の加算入力に接続されている。加えて、閾マスターモジュール72は、制御値Mthrを提供するために乗算器73と修正ファクター74により内部でのスケールへと変換され、dBで較正された制御値を出力する。閾マスター制御値Mthrは、主合計ポイント75の減算入力に接続されていて、最大値モジュール63の出力DOallに対する主合計ポイント75の感度を高めるまたは低める。チューニング係数モジュール64により生成される制御値は、主合計ポイント75の加算入力に接続されている。チューニング係数もまた、最大値モジュール63の出力DOallに対する主合計ポイント75の感度を高めるまたは低める。主合計ポイント75の出力は、ニー生成器モジュール77の入力に接続されている。ニー生成器モジュール77は、ニー幅モジュール81により選択された制御値に応答してシャープネスsharpnessが可変のニーを生成し、ニー生成器77の幅入力に接続されている。ニー生成器モジュール77の伝達特性を図15Aに示す。ニー生成器モジュール77は正の制御値のみを生成する。ニーは、プログラム信号圧縮の分野で良く知られている。VEADRCは1以上のニー生成器モジュールを用いて、プログラム信号のダイナミックレンジ内の1以上のレベルにおけるニーを生成することができる。圧縮と制限の双方を利用する信号処理においては、第1のニーは圧縮の開始点のために使用し、第2のニーは制限の開始点のために使用する。ニー生成器モジュール77の出力は、乗算器78の入力に接続されている。比モジュール82により生成される選択された制御値は、乗算器78の第2の入力に接続されている。乗算器78の出力は、修正合計ポイント80の減算入力に接続されている。出力ゲインモジュール83により生成される選択可能な制御値は、乗算器84の第1の入力に接続されていて、0.0051909の修正ファクター85は、乗算器84の第2の入力に接続されている。乗算器84の出力Gは、修正合計ポイント80の加算入力に接続されている。予期されるダイナミックレンジに対して修正ファクターモジュール79において選択される修正ファクターは、典型的には-24dBのオフセットに対して負の0.12457377237であるが、これは修正合計ポイント80の第2の加算入力に接続されている。修正合計ポイント80の出力制御値COは、図12に示される制御プロセッサの出力である。好ましい実施例においては、検出器1サブシステムの出力制御値、検出器2サブシステムの出力制御値、そしてオプションとしてn個の他の検出器出力の制御値を様々な組み合せにて用いられ、VEADRCにより処理されているプログラム信号に、非線形な、信号に動的に依存するゲインプロファイルを課す例えば、増加する信号レベルに対してゲインを減らす。これは一般に非漸近的であれば圧縮、漸近的であれば制限として知られている。また、減少する信号レベルに対してゲインを増やす。これは一般的に伸長として知られている。さらに、閾レベルより上の信号レベルに対してのゲート、または閾レベルより下の信号レベルに対しての下向き伸長がある。図13は、VEA制御プロセッサからのあるいは、最も単純な場合には1つのVEA検出器からの制御値COを使ってプログラム信号を処理するVEADRCの実施例を示す。制御値COはオーバーシュート制限モジュール86によって、正の方向では1.0に、負の方向には0.0の範囲に制限されている。その後この信号はAntiLogSigBaseモジュール88により線形ドメインへと変換され、モジュール88の出力LnCOは第1の乗算器95の入力に接続されている。基数ドメインのデジタルプログラム信号入力Aulnは、第2の乗算器94の入力に接続されている可変デジタル遅延モジュール92を通過する。このデジタル遅延は、ルックアヘッドモジュール91により設定される通り、0からNサンプルまでの遅延93となり得る。これにより、AntiLogSigBaseCOモジュール88からの制御値LnCOが第1の乗算器95にプログラム信号自身よりも多少先に到着でき、アタックアーティファクトattackartifactが減少する。遅延したプログラム信号DAuInは、修正ファクターモジュール90で生成される選択可能な制御値で乗算され、図13に示す場合では4.0のファクターで乗算されるがこれにより信号が24.0dBだけ増える、こうしてVEADRCがゲインを増やしたり減らしたりすることができる。図12に示す制御プロセッサにおいては、修正ファクターモジュール79により修正合計ポイント80に-24dBの修正ファクターが適用されることに留意すること。通常制御プロセッサにおいて修正ファクターモジュール79により修正合計ポイント80に適用される修正ファクターは、典型的には、図13で修正ファクター90により適用される修正ファクターと比べdBでは等しいが、符号が逆である。修正ファクターモジュール90において生成される制御値は、第2の乗算器94の第2の入力に接続されている。乗算器94の出力は、第1の乗算器95の入力に接続されている。プログラム信号の出力AuOは、第1の乗算器95の出力であり、プログラム信号の入力Aulnと同じ基数ドメインのデジタルフォーマットである。図13に示すVEADRCのゲイン制御回路では、乗算器95の出力は、基数ドメインのデジタルプログラム信号である図13における例では、PCMオーディオ信号。乗算器95はDCAである。図14は、VEADRC全体のブロック図を示す。デジタルPCMフォーマットのプログラム信号入力は絶対値へと変換され、LogSigBaseAuInモジュールにより対数ドメインへと変換され、その後1以上のVEA検出器またはVEA検出器のサブシステムにより評価検出される。図14に示す例においては、上記に説明する通り、検出は高速検出器のサブシステム、検出器1のサブシステム、検出器2のサブシステムによってなされる。3つの検出器のサブシステムの制御値の出力は制御プロセッサへと供給される。制御プロセッサにより、上記に説明する通り手動および/または自動でつまり外部プロセスによって入ってくる信号を評価でき、またDCAを制御するためにどの検出器の出力の制御値が用いられ、選択された検出器の出力の制御値がどの程度用いられたかを決定できる。制御プロセッサの制御出力モジュールは、AntiLogSigBaseCOモジュールにより基数ドメインへと変換された制御値COを出力し、このモジュールの出力LnCOは乗算器の1つの入力となる。遅延された基数ドメインのプログラム信号が、乗算器の第2の入力である。乗算器の出力は、基数ドメインのデジタルプログラム信号である図14にある例においては、PCMオーディオ信号。まとめると、図14は3つの検出器のサブシステムにおける1以上のVEA検出器から成るVEADRCの好ましい実施例を示す。図12に示す通り、それらの出力の内最大のものが制御値として選択される。その後、制御値は、ニー生成器および比制御により整形され、逆対数信号へと変換され、乗算器DCAの入力へと供給される。入力プログラム信号は、i1以上の検出器のサブシステムへと供給され、そしてii制御値を生成するために必要とする処理時間に等しい可変の遅延を介した後、DCAの第2の入力へと供給される。DCAの出力が、処理されたプログラム信号である。図15Aは、図12に示す制御プロセッサで用いられるニー生成器回路と、その伝達特性を示す。ニー生成器モジュールには、ニー生成器の入力KGinとニー生成器の比KGratioという2つの入力があり、ニー生成器の出力KGoutという1つの出力がある。図15Bにある一つ目の式は、KGwが512をKGratioで割ったものに等しいことを示すことに留意すること。ここでKGratioは、ユーザにより選択可能である例えば、1、8、または8の倍数。入力とニー生成器モジュールの出力との間の関係を数式で表したものを図15Bに示すここで疑問符は、C言語、C言語、オブジェクティブC言語でのプログラム作製において使われる疑問符を反映している。VEADRCの2つの更なる実施例は、上向き伸長器と下向き伸長器である。上向き伸長は圧縮の逆である。つまり、上向き伸長器は、プログラム信号入力が選択された閾を下回る時に、プロセッサのゲインを増加する。下向き伸長では、プログラム信号入力が選択された閾を下回る時に、プロセッサのゲインを減少する。図16は、上向き伸長器として利用するために構成され、図17Aと17Bに示す制御プロセッサを利用するVEADRCの実施例を示す。図16に示すVEADRCは、制御プロセッサが伸長器回路図17Aと17Bのモジュール193~206を含むことを除いて、図14に示すVEADRCと同じ要素から成り、同じように動作する。図17Aと17Bに示す通り、VEADRCの上向き伸長器の実施例は、図14の制御プロセッサを変更したものを利用する。プログラム信号の上向き伸長は、高速検出器のサブシステム図7と11参照からの高速検出器の制御値DOFにより駆動される。伸長器レンジモジュール198と伸長器閾モジュール195により選択可能な制御値は、それぞれ、乗算器197と194により回路の内部dB表示へとスケールを変える。乗算器197と194は、0.0051909の修正ファクターを適用する。高速検出器の出力の制御値DOFと伸長器閾モジュール195の制御値Xthrは、各々伸長器合計ポイント200の加算入力に接続されている。制御値Xthrと、値がゼロか負であることの信号と、高速検出器の出力DOFとは、伸長器合計ポイント200において一緒に加算され、その後インバータ201により符号が反転される。符号の反転の結果、高速検出器のサブシステムの出力の制御値DOFが小さくなるにつれ、伸長器合計ポイント200の出力は増加する。伸長器の閾の制御値Xthrは、閾値を越えると伸長器合計ポイントの出力が正になり、制御値XPndThは正であるように選ばれている。インバータモジュール201の出力は、正の信号のみのpositive-signal-onlyモジュール202の入力である。正のみのpositive-onlyモジュール202の入力における負の信号は、その出力である制御値XpndThへとは通過しない。正の信号のみのpositive-signal-onlyモジュール202の出力は、最小値コンパレータモジュール203への1つの入力であり、乗算器197の出力は、最小値コンパレータモジュール203への第2の入力である。最小値コンパレータモジュール203の出力は、制御値XpndThか制御値Xrngのどちらか最も負である入力である。かくして、もし伸長器レンジモジュール198の制御値が0dBに設定されていると、結果として得られる制御値Xrngはゼロであり、かくして制御値Xpndも高速検出器のサブシステムの出力の全ての値に対してゼロである。伸長器のレンジの制御値Xrngを正の値に設定すると、伸長の全体の範囲rangeが制限され、もし制御値XpndThの正の度合いが制御値Xrngの正の度合いよりも小さくなると、制御値XpndThが最小値コンパレータモジュール203の出力の制御値Xpndとなり、制御プロセッサの制御出力モジュールでのゲインの減少を制御するつまり、制御値Xpndが、中間モジュール206と211を介して、制御プロセッサの出力の制御値COを駆動する。図18は、1つの検出器2サブシステムがあり、比制御があるVEADRCの好ましい実施例を示す。その制御プロセッサを図19に示す。図18に示すシステムの動作は、示された回路に対して前述した通りである。図19は、1つの検出器2サブシステムがあり、比制御がある、図18のVEADRCための制御プロセッサを示す。図19に示すシステムの動作は、示された回路に対して前述した通りである。図20は、1つの検出器2サブシステムと、比制御と、ニー生成器とを有したVEADRCの好ましい実施例を示す。その制御プロセッサは、図19に示す。図20に示すシステムの動作は、示された回路に対して前述した通りである。図21は、1つの検出器2サブシステムと、比制御と、ニー生成器とを有する、図20のVEADRCのための制御プロセッサを示す。図21に示すシステムの動作は、示された回路に対して前述した通りである。図22は、ダイナミックレンジを有するプログラム信号がVEADRCにより、出力信号のダイナミックレンジが配給システムにとってより適切であるように制御されているVEADRCの基本的な実施例を示す。代表的な実施例と用途は、低レベルの入力の特定な処理のための伸長器回路を含む。信号源はリアルタイムのものであっても、前もって記録されたものであってもよく、オーディオ信号、ビデオ信号、RF信号、データストリーム、いかなる種類のセンサーからの出力を含むがこれらに制限されない。制御値には、プリセット、ユーザが調整可能なパラメータ、自動的な調整を含めることができる。信号配給手段には、電子的記憶、アンプとスピーカ、ヘッドフォン、ビデオディスプレイ、符号化システム、更なる処理システムへの伝達、いかなる種類の伝送システムと放送システムを含めることができる。図23は、生や記憶されたオーディオ信号が、個々にまたはグループとして、動的に制御されたVEADRCのオーディオでの基本的な実施例を示す。ここでのオーディオ信号は、オーディオ信号とビデオ信号とを組み合わせたものの一部としてでも、別々であってもよい。代表的な実施例と用途は、生のオーディオ演奏、生の信号や前もって記録された信号の記録、テレビ放送、ラジオ、映画、ビデオのためのプロフェッショナルなオーディオミキシング、個人用リスニングデバイスのための符号化、補聴器、コンピュータ、携帯電話、飛行機、列車、車でのラジオやエンターテインメントデバイス、飛行機、列車、地下鉄でのアナウンスシステム、職場や家庭での営利または公共のための安全用分散スピーカシステム、消費者用再生システム、業務用再生システム、商業または事務所環境でのバックグランド音楽、ラジオやテレビ放送地上波、衛星放送、ケーブル、ネットワークに拘わらず、データ圧縮の前処理、フォーマットのコード変換やコーデック変換処理、携帯エンターテインメントシステムやエンターテインメントシステムを含む固定個人用再生デバイスを含む。図24は、ビデオでの基本的な実施例を示す。本実施例においてVEADRCは、生や記憶されたビデオ信号を個々にまたはグループとして、そのダイナミックレンジを制御する。ここでのビデオ信号は、オーディオ信号とビデオ信号とを組み合わせたものの一部としてでも、別々であってもよい。代表的な実施例と用途は、ビデオモニターやプロジェクター内での制御された輝度とガンマのための処理、ビデオカメラ内での処理、コンピュータ、多数の信号源からの入力を切換えるセキュリティーシステム、画像フォーマット間の移行、コード変換やコーデック変換処理、データ圧縮の前処理、フィルムスキャナからビデオ、ケーブルテレビ、インターネット、放送伝送システムへの移行、消費者用の家庭でのビデオディスプレイやエンターテインメントシステム、公共ビデオディスプレイや屋外ビデオディスプレイ、自動車、飛行機、地下鉄、列車でのラジオデバイスやエンターテインメントデバイス、飛行機、列車、地下鉄アナウンスシステム、飛行機での再生システム、職場や家庭での営利または公共のための安全用分散ビデオシステム、消費者用の家庭でのエンターテインメントや業務用エンターテインメントシステム、携帯エンターテインメントシステムや固定エンターテインメントシステムを含む個人用再生デバイスを含む。図25は、センサーでの基本的な実施例を示す。本実施例において、センサー出力のダイナミックレンジが外部の制御器や保存入力のダイナミックレンジを越える場合に、VEADRCがフローセンサーやプロセスセンサーのダイナミックレンジを制御する。代表的な実施例と用途は、クロマトグラフ、圧力センサー、光センサー、歪ゲージ出力、トランスデューサーを含む。図26は、測定での基本的な実施例を示す。本実施例において、ダイナミックレンジのある信号源の信号レベルがVEA検出器により測定され、DRCなしで直接出力へと通過する。代表的な実施例と用途は、リアルタイムでも前もって記録されたものでもよく、オーディオ信号、ビデオ信号、RF信号、いかなる種類のセンサーからの出力を含むがこれらに制限されない。制御値には、プリセット、ユーザが調整可能なパラメータ、メタデータ、ステアリングデータ、自動的な調整を含めることができる。信号配給には、電子的記憶、いかなる種類のディスプレイ、再生機やトランスデューサー、符号化システム、更なる制御システムや処理システムへの伝達、いかなる種類の伝送システムと放送システムを含むことができる。図27は、比較とパターンマッチングのためのマルチスレッド測定を示す。本実施例において、ダイナミックレンジを有した幾つかのプログラム信号のレベルをVEA検出器により測定する。代表的な実施例と用途は、測定された結果、そして動的に制御された正規化された出力、メタデータとしての制御データを含む。全てのDRCへの同一の制御データにより、正規化された出力は広いダイナミックレンジにわたりその関係を保つ。信号源は、フローセンサー、クロマトグラフ、スペクトルアナライザーのデータポイントから、金融データストリーム、マルチチャネルのオーディオストリームまで、いかなる種類のセンサーでも含めることができる。例としては、入ってくるデータ内のパターンの自動認識、化学薬品の混合、製造結果、エネルギー消費、電池の寿命等の望まれる結果に基づいてのフロープロセスの調整を含む。図28は、オーディオのための周囲のノイズについての実施例を示す。本実施例には、信号経路を制御するVEADRCと、周囲音用のセンサーから信号を受け周囲の環境ノイズを測定する追加のVEA検出器と、が組み込まれている。aオーディオのプログラム信号出力が、周囲の環境に対して好ましいレベルに保たれるように、そしてb出力信号のダイナミックレンジが配給システムに対して適合するように、オーディオのプログラム信号出力が動的に制御されるように、追加のVEA検出器からの制御値はパラメータに含まれている。代表的な実施例と用途は、生のオーディオ演奏、生の信号や前もって記録された信号の記録、テレビ放送、ラジオ、映画、ビデオのためのプロフェッショナルなオーディオミキシング、個人用リスニングデバイスのための符号化、補聴器、コンピュータ、携帯電話、飛行機、列車、車でのラジオやエンターテインメントデバイス、飛行機、列車、地下鉄でのアナウンスシステム、職場や家庭での営利または公共のための安全用分散スピーカシステム、消費者用再生システム、業務用再生システム、商業または事務所環境でのバックグランド音楽、ラジオやテレビ放送地上波、衛星放送、ケーブル、ネットワークに拘わらず、データ圧縮の前処理、フォーマットのコード変換やコーデック変換処理、携帯エンターテインメントシステムやエンターテインメントシステムを含む固定個人用再生デバイスを含む。図29は、ビデオのプログラム信号のための周囲のノイズについての実施例を示す。基本的な図22と図24から拡張し、本実施例には、信号経路を制御するVEADRCと、周囲光用のセンサーから信号を受け周囲の環境照明を測定する追加のVEA検出器とが組み込まれている。aビデオのプログラム信号出力が、周囲の環境に対して好ましいレベルに保たれるように、そしてb出力信号のダイナミックレンジが配給システムに対して適合するように、ビデオのプログラム信号出力が動的に制御されるように、追加のVEA検出器からの制御値はパラメータに含まれている。代表的な実施例と用途は、ビデオモニターやプロジェクター内での制御された輝度とガンマのための処理、ビデオカメラ内での処理、コンピュータ、多数の信号源からの切り替えられた入力を有するセキュリティーシステム、画像フォーマット間の移行、コード変換やコーデック変換処理、データ圧縮の前処理、フィルムスキャナからビデオ、ケーブルテレビ、インターネット、放送伝送システムへの移行、消費者用の家庭でのビデオディスプレイやエンターテインメントシステム、公共ビデオディスプレイや屋外ビデオディスプレイ、自動車、飛行機、地下鉄、列車でのラジオデバイスやエンターテインメントデバイス、飛行機、列車、地下鉄アナウンスシステム、飛行機での再生システム、職場や家庭での営利または公共のための安全用分散ビデオシステム、消費者用の家庭でのエンターテインメントや業務用エンターテインメントシステム、携帯エンターテインメントシステムや固定エンターテインメントシステムを含む個人用再生デバイスを含む。図30は、図22と23とにおけるようなオーディオのマルチバンド処理で、複雑な信号において更なる制御を提供するために拡張されたものを示す。信号源の信号は各々のバンド1、2、..nに分けられて、個々のバンドは別々に処理される。結果は合計デバイスにおいて結合され、合計された結果はVEADRCを利用して更に処理されてもよい。代表的な実施例と用途は、生のオーディオ演奏、生の信号や前もって記録された信号の記録、テレビ放送、ラジオ、映画、ビデオのためのプロフェッショナルなオーディオミキシング、個人用リスニングデバイスのための符号化、補聴器、コンピュータ、携帯電話、飛行機、列車、車でのラジオやエンターテインメントデバイス、飛行機、列車、地下鉄でのアナウンスシステム、職場や家庭での営利または公共のための安全用配信スピーカシステム、消費者用再生システム、業務用再生システム、商業または事務所環境でのバックグランド音楽、ラジオやテレビ放送地上波、衛星放送、ケーブル、ネットワークに拘わらず、データ圧縮の前処理、フォーマットのコード変換やコーデック変換処理、携帯エンターテインメントシステムやエンターテインメントシステムを含む固定個人用再生デバイスを含む。生のプログラム信号または記憶されたプログラム信号のノイズ減少のための構成において、VEADRCは、1つの周波数バンドまたは複数の周波数バンド内で検出されたノイズの底と比較して閾値を越える望まれる信号を検出する。与えられたバンド内で望まれるプログラムがないと、下向き伸長の引き金となる。これはリアルタイムでも非リアルタイムでもよい。マルチバンドの処理には、個々のバンドでの圧縮、制限、下向き伸長、上向き伸長、ゲートを含めることができる。図31は、ビデオ用途のためのマルチスレッドの実施例であり、ビデオ信号における色度と輝度を別々に処理するために拡張されているものを示す。代表的な実施例と用途は、ビデオモニターやプロジェクター内での制御された輝度とガンマのための処理、ビデオカメラ内での処理、コンピュータ、多数の信号源から切り替えられた入力を有するセキュリティーシステム、画像フォーマット間の移行、コード変換やコーデック変換処理、データ圧縮の前処理、フィルムスキャナからビデオ、ケーブルテレビ、インターネット、放送伝送システムへの移行、消費者用の家庭でのビデオディスプレイやエンターテインメントシステム、公共ビデオディスプレイや屋外ビデオディスプレイ、自動車、飛行機、地下鉄、列車でのラジオデバイスやエンターテインメントデバイス、飛行機、列車、地下鉄アナウンスシステム、飛行機での再生システム、職場や家庭での営利または公共のための安全用分散ビデオシステム、消費者用の家庭でのエンターテインメントや業務用エンターテインメントシステム、携帯エンターテインメントシステムや固定エンターテインメントシステムを含む個人用再生デバイスを含む。図32は、ビデオピックアップセンサー、各々のセンサー、または処理スレッドのためのマルチスレッドの実施例を示す。代表的な実施例と用途は、複数のセンサーのあるビデオカメラ、フィルムスキャナからの画像スキャン、保存した画像や生の画像の色補正分離された入力のスレッドが色の分離のように見える印刷アプリケーションやプリプレスアプリケーションを含む、ビデオモニターやプロジェクター内での制御された輝度とガンマのための処理、ビデオカメラ内での処理、コンピュータ、多数の信号源から切換えられた入力を有するセキュリティーシステム、画像フォーマット間の移行、コード変換やコーデック変換処理、データ圧縮の前処理、フィルムスキャナからビデオ、ケーブルテレビ、インターネット、放送伝送システムへの移行、消費者用の家庭でのビデオディスプレイやエンターテインメントシステム、公共ビデオディスプレイや屋外ビデオディスプレイ、自動車、飛行機、地下鉄、列車でのラジオデバイスやエンターテインメントデバイス、飛行機、列車、地下鉄アナウンスシステム、飛行機での再生システム、職場や家庭での営利または公共のための安全用分散ディスプレイシステム、消費者用の家庭でのエンターテインメントや業務用エンターテインメントシステム、携帯エンターテインメントシステムや固定エンターテインメントシステムを含む個人用再生デバイスを含む。まとめると、VEA検出器は、オーディオのプログラム信号の平均信号レベルを、人の耳で認識するように、より適切に決定し、表示されたビデオのプログラム信号の平均信号レベルを、人の目で認識するように、より適切に決定する。また、VEA検出器は、プログラム信号のダイナミックレンジを自動的に制御するために、与えられたプログラム入力信号の動的な特性をよりよく利用する。VEADRCの基本的な実施例は、1つのVEA検出器と1つのDCAを有する。VEADRCは、音楽、会話、効果音、その組み合せの音声信号のような、広範囲なプログラム信号の動的な制御を、改善されたアタック増加する信号レベルへの応答特性とリリース減少する信号レベルへの特性とにより改善する。VEADRCは、データ圧縮を適用する前にプログラム信号を前処理するにあたり特に有用である。動的な変化をより良く制御することにより、データ圧縮中に生成されるアーティファクトが減り、データ圧縮がより高効率となる。本発明の好ましい実施例を示し説明してきたが、上記で示した通り本発明の精神と範囲から逸脱することなく数多くの変更をすることが可能である。従って、本発明の範囲は、好ましい実施例の開示により制限されることはない。その代わりに本発明は、以下に記載する請求項の範囲を参照することにより決定すべきである。