第1導電型のドリフト層1と、前記ドリフト層1の表層部に形成された第2導電型のベース層2と、前記ベース層2の表層部に形成された第1導電型のエミッタ領域4と、前記ベース層2の表面に形成されたゲート絶縁膜6と、前記ゲート絶縁膜6上に形成されたゲート電極7と、前記ベース層2および前記エミッタ領域4と電気的に接続されるエミッタ電極9と、前記ドリフト層1の裏面側に形成された第2導電型のコレクタ層10と、前記コレクタ層10と電気的に接続されるコレクタ電極11と、を備え、前記エミッタ電極9と前記コレクタ電極11との間に電流を流す半導体装置の製造方法であって、前記ドリフト層1を構成する半導体基板1aを用意する工程と、前記半導体基板1aの裏面から前記コレクタ層10を構成する不純物をイオン注入するイオン注入工程と、前記半導体基板1aの裏面からレーザを照射し、不純物を活性化させて前記コレクタ層10を形成する活性化工程と、前記半導体基板1aの裏面からレーザを照射してライフタイムキラー13を形成するライフタイムキラー形成工程と、を行うことを特徴とする半導体装置の製造方法。前記イオン注入工程では、前記コレクタ層10を構成する不純物と共に、前記コレクタ層10と前記ドリフト層1との間に第1導電型のフィールドストップ層12を形成するための不純物をイオン注入し前記活性化工程では、前記コレクタ層10と共に前記フィールドストップ層12を形成し、前記ライフタイムキラー形成工程では、前記活性化工程前または前記活性化工程後に前記フィールドストップ層12の膜厚よりも短い波長のレーザを照射し、前記活性化工程前の場合には、前記半導体基板1aにおける前記フィールドストップ層12が形成されるフィールドストップ層形成予定領域内に前記ライフタイムキラー13を形成し、前記活性化工程後の場合には、前記半導体基板1aにおける前記フィールドストップ層12内に前記ライフタイムキラー13を形成することを特徴とする請求項1に記載の半導体装置の製造方法。前記ライフタイムキラー形成工程では、前記フィールドストップ層形成予定領域または前記フィールドストップ層12のうち、前記半導体基板1aの裏面側を焦点深度としてレーザを照射することを特徴とする請求項2に記載の半導体装置の製造方法。前記イオン注入工程では、前記半導体基板1aの裏面から前記コレクタ層10および前記フィールドストップ層12を構成する不純物をイオン注入すると共に、前記コレクタ層10に隣接する第1導電型のカソード層16を形成するための不純物をイオン注入し、前記活性化工程では、前記不純物を活性化させて前記コレクタ層10、前記フィールドストップ層12および前記カソード層16を形成することを特徴とする請求項1ないし3のいずれか1つに記載の半導体装置の製造方法。前記ライフタイムキラー形成工程では、前記フィールドストップ層12のうち前記コレクタ層10上のみに前記レーザを照射して前記ライフタイムキラー13を形成することを特徴とする請求項4に記載の半導体装置の製造方法。前記活性化工程および前記ライフタイムキラー形成工程のうち後に行われる工程では、先に行われた工程の前記レーザの余熱が前記半導体基板1aに存在する状態で行うことを特徴とする請求項1ないし5のいずれか1つに記載の半導体装置の製造方法。前記活性化工程は、前記ライフタイムキラー形成工程を行った後に行うことを特徴とする請求項1ないし6のいずれか1つに記載の半導体装置の製造方法。しかしながら、上記のように、ライフタイムキラーをイオン照射により形成する場合には、オン電圧ばらつきや特性ばらつきが発生してしまうという問題がある。すなわち、半導体基板にイオン照射を行うと、照射されたイオンは、格子核を弾き飛ばして減速する核阻止と、半導体基板中の電子間のクーロン力によって減速する電子阻止の2つの要因によって減速する。そして、この減速する過程において半導体基板中の結晶格子が乱されることによってライフタイムキラー欠陥が形成される。また、Al薄膜をアブソーバとするが、アブソーバ自体の膜厚のばらつきも存在する。このため、ライフタイムキラーの分布幅は、核阻止、電子阻止、アブソーバの3つの要因によって決定されることになり、イオン種や照射条件にも依存するが、同じ照射条件で形成しても数~数十μmの分布ばらつきが発生する。このため、オン電圧ばらつきや特性ばらつきが発生することになる。本発明は上記点に鑑みて、ライフタイムキラーが形成されてなる半導体装置において、オン電圧ばらつきや特性ばらつきを抑制することのできる半導体装置の製造方法を提供することを目的とする。上記目的を達成するため、請求項1に記載の発明では、ドリフト層1を構成する半導体基板1aを用意する工程と、半導体基板1aの裏面からコレクタ層10を構成する不純物をイオン注入するイオン注入工程と、半導体基板1aの裏面からレーザを照射して不純物を活性化させてコレクタ層10を形成する活性化工程と、半導体基板1aの裏面からレーザを照射してライフタイムキラー13を形成するライフタイムキラー形成工程と、を行うことを特徴としている。このような製造方法によれば、レーザを照射してライフタイムキラー13を形成しているため、ライフタイムキラー13の分布幅は波長のみに依存する。すなわち、ライフタイムキラー13の分布幅を決定する要因が1つとなる。このため、ライフタイムキラー13をイオン照射により形成する場合と比較して、分布幅がばらつくことを抑制することができ、オン電圧ばらつきや特性ばらつきを抑制することができる。この場合、請求項2に記載の発明のように、イオン注入工程では、コレクタ層10を構成する不純物と共に、コレクタ層10とドリフト層1との間に第1導電型のフィールドストップ層12を形成するための不純物をイオン注入し、活性化工程では、コレクタ層10と共にフィールドストップ層12を形成することができる。そして、ライフタイムキラー形成工程では、活性化工程前または活性化工程後にフィールドストップ層12の膜厚よりも短い波長のレーザを照射し、活性化工程前の場合には、半導体基板1aにおけるフィールドストップ層12が形成されるフィールドストップ層形成予定領域内にライフタイムキラー13を形成し、活性化工程後の場合には、半導体基板1aにおけるフィールドストップ層12内にライフタイムキラー13を形成することができる。これによれば、フィールドストップ層12の膜厚よりも短い波長を有するレーザを照射してライフタイムキラー13を形成するため、フィールドストップ層12にライフタイムキラー13を形成することができる。そして、このように、ライフタイムキラー13を形成することにより、ライフタイムキラー13によってリーク電流が増加することを抑制することができる。すなわち、ドリフト層1にライフタイムキラー13を形成すると、ターンオフ時にドリフト層1とベース層2との間に形成される空乏層がライフタイムキラー13に到達してリーク電流が発生する可能性がある。しかしながら、レーザの波長をフィールドストップ層12の膜厚よりも短くしてライフタイムキラー13をフィールドストップ層12に形成することにより、空乏層がライフタイムキラー13に達することを抑制することができる。このため、リーク電流が増加することを抑制することができる。この場合、請求項3に記載の発明のように、ライフタイムキラー形成工程では、フィールドストップ層形成予定領域またはフィールドストップ層12のうち、半導体基板1aの裏面側を焦点深度としてレーザを照射することが好ましい。このようにレーザを照射することにより、ライフタイムキラー13がドリフト層1に形成されることを抑制することができ、リーク電流が増加することを抑制することができる。また、請求項4に記載の発明のように、イオン注入工程では、半導体基板1aの裏面からコレクタ層10およびフィールドストップ層12を構成する不純物をイオン注入すると共に、コレクタ層10に隣接する第1導電型のカソード層16を形成するための不純物をイオン注入し、活性化工程では、不純物を活性化させてコレクタ層10、フィールドストップ層12およびカソード層16を形成することができる。このように、カソード層16を有するダイオード素子を形成してなる半導体装置にライフタイムキラー13を形成する場合にも本発明を適用することができる。この場合、請求項5に記載の発明のように、ライフタイムキラー形成工程では、フィールドストップ層12のうちコレクタ層10上のみにレーザを照射してライフタイムキラー13を形成することが好ましい。これによれば、カソード層16上にはライフタイムキラー13が形成されないため、ダイオード素子の順方向電圧を増加させることなく、スイッチング損失を低減することができる。また、請求項6に記載の発明のように、活性化工程およびライフタイムキラー形成工程のうち後に行われる工程では、先に行われた工程のレーザの余熱が半導体基板1aに存在する状態で行うことが好ましい。これによれば、半導体基板1aに余熱が存在しない状態で後の工程を行う場合と比較して、同じエネルギーのレーザを照射しても半導体基板1aを高温まで加熱することができる。そして、請求項7に記載の発明のように、活性化工程は、ライフタイムキラー形成工程を行った後に行うことができる。これによれば、活性化工程においてレーザを照射した際にライフタイムキラー13の欠陥密度やエネルギー準位を安定させることができるため、製品テストや組み付け工程時等に熱が印加されてもこの熱によってライフタイムキラー13の状態が変化することを抑制することができる。なお、この欄および特許請求の範囲で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。第1実施形態本発明の第1実施形態について説明する。図1は、本実施形態の製造方法により製造された半導体装置の断面構成を示す図であり、図1の半導体装置はIGBT素子が形成されたものである。図1に示されるように、半導体装置は、ドリフト層1として機能するN-型のシリコン等で構成される半導体基板1aを備えている。そして、N-型ドリフト層1の表面側には、所定深さのP型ベース層2が形成されている。さらに、P型ベース層2を貫通してN-型ドリフト層1まで達するように複数個のトレンチ3が形成されており、このトレンチ3によってP型ベース層2が複数個に分離されている。トレンチ3は、複数所定のピッチ間隔で形成されており、所定方向図1では紙面奥行き方向において各トレンチ3が平行に延設されたストライプ構造、もしくは平行に延設された後その先端部において引き回されることで環状構造とされている。そして、隣接するトレンチ3同士の間に配置されているP型ベース層2の表層部には、トレンチ3の側面に接するようにN型エミッタ領域4が形成されていると共に、トレンチ3の側面から離間した位置にP型ボディ領域5が形成されている。具体的には、N型エミッタ領域4は、トレンチ3の長手方向に沿ってトレンチ3の側面に接するように棒状に延設され、トレンチ3の先端よりも内側で終端する構造とされている。また、P型ボディ領域5は、2つのN型エミッタ領域4に挟まれてトレンチ3の長手方向つまりN型エミッタ領域4に沿って棒状に延設されており、トレンチ3の先端よりも内側で終端する構造とされている。これらN型エミッタ領域4とP型ボディ領域5は、十分にP型ベース層2よりも高濃度とされており、P型ベース層2内で終端する構造とされている。また、各トレンチ3内は、各トレンチ3の内壁表面を覆うように形成されたゲート絶縁膜6と、このゲート絶縁膜6上に形成されたポリシリコン等により構成されるゲート電極7とにより埋め込まれており、これによってトレンチゲート構造が構成されている。なお、本実施形態では、P型ベース層2のうちトレンチ3の側壁と接する領域が本発明のP型ベース層2の表面に相当している。そして、図1に示されるように、P型ベース層2の上にはBPSG等で構成される層間絶縁膜8が形成されている。この層間絶縁膜8にはコンタクトホール8aが形成されており、N型エミッタ領域4の一部およびP型ボディ領域5が層間絶縁膜8から露出している。そして、層間絶縁膜8の上にはエミッタ電極9が形成されており、このエミッタ電極9はコンタクトホール8aを通じてN型エミッタ領域4およびP型ボディ領域5に電気的に接続されている。また、N-型ドリフト層のうち裏面側には、P型コレクタ層10が形成されている。本実施形態では、このP型コレクタ層10の厚さは約0.3μmとされている。そして、P型コレクタ層10上にはコレクタ電極11が形成されている。さらに、P型コレクタ層10とN-型ドリフト層1との間には、N-型ドリフト層1より不純物濃度が高くされているN型フィールドストップ層以下では、単にFS層という12が形成されている。本実施形態では、このFS層12の厚さは約1μmとされている。そして、FS層12には、後述するように、レーザを照射することによって形成されるライフタイムキラー13が形成されている。具体的には、このライフタイムキラー13は、FS層12のうちP型コレクタ層10側に形成されている。以上のようにして本実施形態における半導体装置が構成されている。なお、本実施形態では、N-型、N型、N型が本発明の第1導電型に相当し、P型、P型が本発明の第2導電型に相当している。次に、上記半導体装置の製造方法について説明する。まず、N-型ドリフト層1を構成する半導体基板1aを用意し、半導体基板1aの表面にP型ベース層2をイオン注入および熱拡散等で形成する。その後、上記トレンチゲート構造を形成する。トレンチゲート構造の具体的な製造工程に関しては、周知なものと同様であり、詳しく説明しないが、P型ベース層2を貫通してN-型ドリフト層1に達するようにトレンチ3を形成し、このトレンチ3の内壁表面にゲート絶縁膜6とゲート電極7となるポリシリコンとを形成することで構成する。続いて、N型エミッタ領域4の形成予定領域が開口しているマスクを半導体基板1aの表面に配置した後、そのマスクを用いてリン等のN型不純物のイオン注入を行う。また、このマスクを除去したのち、新たにP型ボディ領域5の形成予定領域が開口しているマスクを半導体基板1aの表面に配置し、さらにそのマスクを用いてボロン等のP型不純物のイオン注入を行う。そして、再びマスクを除去したのち、熱処理にて注入された不純物を活性化させることにより、N型エミッタ領域4およびP型ボディ領域5を形成する。その後、P型ベース層2の上に層間絶縁膜8を形成し、この層間絶縁膜8にN型エミッタ領域4の一部およびP型ボディ領域5が露出するようにコンタクトホール8aを形成する。次に、コンタクトホール8aを介して、N型エミッタ領域4およびP型ボディ領域5と電気的に接続されるエミッタ電極9を形成する。その後、半導体基板1aの裏面側からFS層12を構成するリン等のN型不純物をFS層形成予定領域にイオン注入すると共に、半導体基板1aの裏面側からP型コレクタ層10を構成するボロン等のP型不純物をコレクタ層形成予定領域にイオン注入する。なお、N型不純物およびP型不純物のイオン注入はどちらから行ってもよい。続いて、半導体基板1aの裏面側からレーザを照射しながら走査し、FS層形成予定領域に欠陥を形成してライフタイムキラー13を形成すると共に、不純物を活性化させてFS層12およびP型コレクタ層10を形成する。本実施形態では、ライフタイムキラー13を形成する欠陥形成レーザを照射した後に不純物を活性化させる活性化レーザを照射することにより、これらの工程を行っている。図2は、欠陥形成レーザおよび活性化レーザを照射する際の模式図である。なお、図2では、理解をし易くするために活性化レーザが照射される前の領域にも不純物が活性化されてP型コレクタ層10およびFS層12が形成された状態を示してあり、矢印は各レーザの走査方向を示している。また、欠陥形成レーザおよび活性化レーザは、異なるレーザ光源から出力されたレーザが図示しない集光レンズで集光されたレーザである。図2に示されるように、半導体基板1aの裏面を基準とし、半導体基板1aの裏面から表面側と反対側の位置に焦点がある場合を正の焦点深度とし、半導体基板1aの裏面から表面側の位置に焦点がある場合を負の焦点深度とすると、欠陥形成レーザは焦点深度が-0.3μとされている。つまり、本実施形態では、P型コレクタ層10の膜厚が約0.3μmとされるため、半導体基板1aのうち、不純物が活性化されてP型コレクタ層10となるコレクタ層形成予定領域と、不純物が活性化されてFS層12となるFS層形成予定領域との界面近傍が焦点深度とされている。また、欠陥形成レーザの波長は、FS層12の膜厚以下である0.5~1μmとされており、エネルギーが1.3μmJ/cm2とされている。ここで、ライフタイムキラー13をレーザにより形成する場合には、分布幅はレーザの波長に依存する。このため、焦点深度をコレクタ層形成予定領域とFS層形成予定領域との界面近傍とし、波長を0.5~1μmとすることにより、FS層12を形成した際に、上記のように、FS層12内であって、かつP型コレクタ層10側にライフタイムキラー13を形成することができる。なお、欠陥形成レーザの波長は、FS層12の膜厚以下とされていればよいが、半導体基板1aとしてシリコン基板を用いた場合には、400nm以下の波長では急激に侵入長が低下してしまうため、400nmより大きくされていることが好ましい。したがって、本実施形態では、欠陥形成レーザの波長は0.5μm以上とされている。また、活性化レーザは、焦点深度が10μm、波長が0.5~1μm、エネルギーが0.8mJ/cm2とされている。そして、本実施形態では、半導体基板1aの裏面から欠陥形成レーザを照射した後に活性化レーザを照射しているが、活性化レーザは半導体基板1aに欠陥形成レーザを照射した際の余熱が存在する状態で照射することが好ましい。図3は、図2中のA-A線の熱分布を示す図であり、図3中では、点線にて欠陥形成レーザによる熱分布を示し、実線にて活性化レーザによる熱分布を示し、一点鎖線にて合成の熱分布を示している。図3に示されるように、半導体基板1aに余熱が存在する状態で活性化レーザを照射することにより、半導体基板1aの裏面は欠陥形成レーザによる熱と活性化レーザによる熱との合成の熱分布となる。このため、半導体基板1aに余熱が存在しない状態で活性化レーザを照射する場合と比較して、同じエネルギーのレーザを照射しても、半導体基板1aを高温まで加熱することができ、また、半導体基板1aの裏面から離れた領域まで高温化することができる。したがって、不純物の活性化を促進させることができ、確実にP型コレクタ層10およびFS層12を形成することができる。以上説明したように、本実施形態では、レーザを照射してライフタイムキラー13を形成しているため、ライフタイムキラー13の分布幅はレーザの波長のみに依存する。つまり、ライフタイムキラー13の分布幅を決定する要因が1つとなる。このため、ライフタイムキラー13をイオン照射により形成する場合と比較して、分布幅がばらつくことを抑制することができ、オン電圧ばらつきや特性ばらつきを抑制することができる。さらに、FS層12の膜厚よりも短い波長を有するレーザを照射してライフタイムキラー13をFS層12内に形成している。このため、ライフタイムキラー13によってリーク電流が増加することを抑制することができる。すなわち、N-型ドリフト層1にライフタイムキラー13を形成すると、ターンオフ時にN-型ドリフト層1とP型ベース層2との間に形成される空乏層がライフタイムキラー13に到達してリーク電流が発生する可能性がある。しかしながら、レーザの波長をFS層12の膜厚よりも短くしてライフタイムキラー13をFS層12内に形成することにより、空乏層がライフタイムキラー13に達することを抑制することができる。このため、リーク電流が増加することを抑制することができる。そして、本実施形態では、ライフタイムキラー形成工程では、半導体基板1aにおけるFS層形成予定領域のうち、半導体基板1aの裏面側を焦点深度としてレーザを照射している。このため、ライフタイムキラー13がN-型ドリフト層1に形成されることを抑制することができる。なお、このようにレーザを照射することにより、P型コレクタ層10にもライフタイムキラー13が形成される可能性があるが、ライフタイムキラー13がN-型ドリフト層1に形成される場合と比較して、大きな問題は発生しない。また、本実施形態では、欠陥形成レーザを照射した後に活性化レーザを照射している。このため、形成したライフタイムキラー13が活性化レーザによって加熱されることになり、ライフタイムキラー13の欠陥密度やエネルギー準位を安定させることができる。したがって、製品テストや組み付け工程等の後工程で熱が印加されても、この熱によってライフタイムキラー13の状態が変化することを抑制することができる。なお、欠陥形成レーザの後に活性化レーザを照射する場合には、活性化レーザによってもライフタイムキラー13のエネルギー準位等が変化するため、活性化レーザの照射条件によって欠陥形成レーザの照射条件を適宜変更することが好ましい。第2実施形態本発明の第2実施形態について説明する。本実施形態は、第1実施形態に対して、半導体基板1aの裏面を冷却しながら欠陥形成レーザを照射するようにしたものであり、その他に関しては第1実施形態と同様であるため、ここでは説明を省略する。図4は、本実施形態における半導体装置の製造工程を示す模式図であり、欠陥形成レーザを照射する際の模式図を示している。なお、図4では、図2と同様に、理解をし易くするために活性化レーザが照射される前の領域にも不純物が活性化されてP型コレクタ層10およびFS層12が形成された状態を示してあり、矢印は欠陥形成レーザの走査方向を示している。図4に示されるように、本実施形態では、半導体基板1aの裏面側に冷却風を吹きつけながら欠陥形成レーザを照射してライフタイムキラー13を形成している。このような製造方法では、オン電圧ばらつきや特性ばらつきをさらに低減することができる。図5は、図4中のB-B線の熱分布を示す図である。なお、図5では、点線にて冷却風なしの熱分布を示し、実線にて冷却風ありの熱分布を示している。図5に示されるように、半導体基板1aの裏面側から冷却風を吹き付けながら欠陥形成レーザを照射することにより、半導体基板1aの裏面照射面の温度を低くすることができる。このため、欠陥形成レーザの焦点深度から半導体基板1aの裏面側にライフタイムキラー13が形成されることを抑制することができる。すなわち、ライフタイムキラー13の分布幅をさらに狭くすることができ、オン電圧ばらつきや特性ばらつきをさらに低減することできる。第3実施形態本発明の第3実施形態について説明する。本実施形態は、第1実施形態に対してIGBT素子と共にダイオード素子が形成されたいわゆるRC-IGBT素子を備えた半導体装置に本発明を適用したものであり、その他に関しては第1実施形態と同様であるため、ここでは説明を省略する。図6は、本実施形態の製造方法により製造された半導体装置の断面構成を示す図である。図6に示されるように、半導体装置は、IGBT素子が形成されたIGBT領域14とダイオード素子が形成されたダイオード領域15とを備えた構成とされている。具体的には、IGBT領域14では、FS層12を挟んでN-型ドリフト層1と反対側にP型コレクタ層10が形成されている。これに対し、ダイオード領域15では、FS層12を挟んでN-型ドリフト層1と反対側にN型カソード層16が形成されている。すなわち、半導体基板1aの裏面側において、P型コレクタ層10が形成されているかまたはN型カソード層16が形成されているかにより、IGBT領域14とダイオード領域15とが区画されており、コレクタ電極11はカソード電極としての機能も果すようになっている。次に、このような半導体装置の製造方法について説明する。まず、上記第1実施形態と同様に、N-型ドリフト層1を構成する半導体基板1aを用意し、表面側にP型ベース層2、N型エミッタ領域4、P型ボディ領域5、トレンチゲート構造、層間絶縁膜8、エミッタ電極9を形成した後、半導体基板1aの裏面側からFS層12を構成する不純物をイオン注入する。その後、IGBT領域14にP型コレクタ層10を構成するボロン等のP型不純物をイオン注入すると共に、ダイオード領域15にリン等のN型不純物をイオン注入する。続いて、上記第1実施形態と同様に、欠陥形成レーザを照射してライフタイムキラー13を形成し、活性化レーザを照射してFS層12、P型コレクタ層10、カソード層16を形成することにより、図6に示す半導体装置が製造される。以上説明したように、IGBT領域14とダイオード領域15とを備える半導体装置においても本発明を適用することができ、このような半導体装置においてもレーザによってライフタイムキラー13を形成することにより、上記第1実施形態と同様の効果を得ることができる。第4実施形態本発明の第4実施形態について説明する。本実施形態は、第3実施形態に対して、FS層12のうちダイオード領域15にライフタイムキラー13を形成しないようにレーザを照射するものであり、その他に関しては第3実施形態と同様であるため、ここでは説明を省略する。図7は、本実施形態の製造方法により製造された半導体装置の断面構成を示す図である。図7に示されるように、本実施形態の半導体装置では、FS層12のうちダイオード領域15にライフタイムキラー13が形成されていない。すなわち、FS層12のうちIGBT領域14のみにライフタイムキラー13が形成されている。このような半導体装置は、基本的には、上記第3実施形態と同様の工程が行われ、ライフタイムキラー13を形成する際に欠陥形成レーザをIGBT領域14のみに照射することによって製造される。以上説明したように、IGBT領域14のみにレーザを照射することにより、ダイオード領域15にライフタイムキラー13を形成しない半導体装置を製造することができる。そして、このような半導体装置では、ダイオード領域15にライフタイムキラー13を形成しないため、ダイオード素子の順方向電圧を増加させることなく、スイッチング損失を低減することができる。他の実施形態上記各実施形態では、活性化レーザおよび欠陥形成レーザは、異なるレーザ光源から出力されたレーザとして説明したが、次のようにすることもできる。すなわち、活性化レーザおよび欠陥形成レーザは、同一のレーザ光源から出力されたレーザの焦点深度が互いに異なるものとされたものであってもよい。また、上記各実施形態では、欠陥形成レーザを照射した後に活性化レーザを照射する例について説明したが、例えば、活性化レーザを照射した後に欠陥形成レーザを照射するようにしてもよい。これによれば、活性化レーザを照射した後に欠陥形成レーザを照射するため、ライフタイムキラー13を形成する際のエネルギー準位等が欠陥形成レーザのエネルギーのみに依存することになり、制御性を向上させることができる。また、欠陥形成レーザおよび活性化レーザを同時に照射するようにしてもよい。具体的には、同軸上に欠陥形成レーザと活性化レーザとを重ね合わせて互いに焦点深度が異なるようにして照射するようにしてもよい。これによれば、製造時間を短縮することができ、スループットを向上させることができる。さらに、上記各実施形態では、トレンチゲート構造を有するIGBT素子が形成された半導体装置に本発明を適用したものを説明したが、プレーナゲート構造を有するIGBT素子が形成された半導体装置に本発明を適用することもできる。すなわち、N-型ドリフト層1の表層部に互いに離間された複数のP型ベース層2が形成され、P型ベース層2の表層部にN-型ドリフト層1から所定距離離間するようにN型エミッタ領域4が形成され、P型ベース層2の表面のうちN-型ドリフト層1とN型エミッタ領域4との間の部分およびN-型ドリフト層1のうちP型ベース層2が形成されていない部分の表面に、ゲート絶縁膜6を介してゲート電極7が形成されてなる半導体装置に本発明を適用することができる。このようなプレーナ型IGBT素子が形成された半導体装置においても、レーザを照射することによってライフタイムキラー13を形成することにより、本発明の効果を得ることができる。