"複数の受信素子を有する超音波プローブと、前記超音波プローブから得られた受信信号に対して、所定のサンプリング間隔ΔTでサンプリングを行い、時系列デジタルデータを生成するA/D変換器と、前記A/D変換器で生成されたデジタルデータを記憶するメモリと、前記デジタルデータに対して遅延処理を行うビームフォーム部と、を有し、前記ビームフォーム部は、フォーカス点と受信素子の位置から遅延時間を算出する遅延算出部と、前記フォーカス点からの受信信号のアドレスであるフォーカス位置アドレスと前記フォーカス位置アドレスを含むようにデジタルデータのアドレスを選択するアドレスコントローラと、選択される前記デジタルデータに対応する補正係数を算出する係数算出部を備える遅延制御部と、前記選択されたアドレスに対応するデジタルデータに対して、オールパスフィルタ処理を行うオールパスフィルタ処理部と、を備えることを特徴とする超音波診断装置。前記オールパスフィルタ処理部におけるオールパスフィルタが、1次のオールパスフィルタである請求項1に記載の超音波診断装置。前記アドレスコントローラは、前記メモリから前記デジタルデータを読み出す読み出し開始アドレスを指定することを特徴とする請求項1に記載の超音波診断装置。前記アドレスコントローラは、前記フォーカス位置アドレスに対応するデジタルデータが、前記選択されるデジタルデータの最終アドレスに位置するように、前記アドレスを指定することを特徴とする請求項1~3のいずれか1項に記載の超音波診断装置。前記アドレスコントローラは、前記フォーカス位置アドレスに対応するデジタルデータが、前記選択されるデジタルデータの略中央位置に存在するようにアドレスを指定することを特徴とする請求項1~4のいずれか1項に記載の超音波診断装置。前記アドレスコントローラは、前記フォーカス位置アドレスに対応するデジタルデータが、前記選択されるデジタルデータの中心位置よりも後半に位置するように、前記アドレスを指定することを特徴とする請求項1~5のいずれか1項に記載の超音波診断装置。前記アドレスコントローラは、前記遅延時間に基づいて、指定するデジタルデータの長さが変化するようにアドレスを指定することを特徴とする請求項1~6のいずれか1項に記載の超音波診断装置。前記アドレスコントローラは、前記遅延時間の小数部分が第1遅延時間の方が第2遅延時間よりも大きい場合、前記第1遅延時間に対して選択するデジタルデータの長さが、前記第2遅延時間に対して選択するデジタルデータの長さよりも長くなるように前記アドレスを指定することを特徴とする請求項7に記載の超音波診断装置。前記遅延時間の小数部分が0.95以上の場合に、前記係数算出部は補正係数を0とし、前記オールパスフィルタ処理部は整数部の遅延量を1とすることを特徴とする請求項7に記載の超音波診断装置。しかしながら、前記従来の構成では、目的とする時刻tkにおけるデジタルデータを求める際には、サンプリング時刻tk近傍の4点のデータを用いて補間や混合スプライン補間を用いているため、特に超音波領域のような高い周波数において、隣接する点の値が大きく異なるような場合には、精度が落ちるという課題を有していた。本発明は、前記従来の課題を解決するもので、従来と比べて、演算量を抑制しながらより精度の高い整層加算処理を実行するビームフォーマ、及び前記ビームフォーマを搭載した超音波診断装置を提供することを目的とする。前記従来の課題を解決するために、本発明の超音波診断装置は、複数の受信素子を有する超音波プローブと、前記超音波プローブから得られた受信信号に対して、所定のサンプリング間隔ΔTでサンプリングを行い、時系列デジタルデータを生成するA/D変換器と、前記A/D変換器で生成されたデジタルデータを記憶するメモリと、前記デジタルデータに対して遅延処理を行うビームフォーム部と、を有し、前記ビームフォーム部は、フォーカス点と受信素子の位置から遅延時間を算出する遅延算出部と、前記フォーカス点からの受信信号のアドレスであるフォーカス位置アドレスと前記フォーカス位置アドレスを含むようにデジタルデータのアドレスを選択するアドレスコントローラと、選択される前記デジタルデータに対応する補正係数を算出する係数算出部を備える遅延制御部と、前記選択されたアドレスに対応するデジタルデータに対して、オールパスフィルタ処理を行うオールパスフィルタ処理部、を備えることを特徴とする。本構成によって、正確な遅延処理を行うオールパスフィルタ処理をすることにより、精度の高い整相加算処理を実行することができる。また、本発明の超音波診断装置は、前記オールパスフィルタ処理部におけるオールパスフィルタが1次のオールパスフィルタであるという特徴を有する。本構成によって、オールパスフィルタ処理の演算量を少なくすることができる。また、本発明の超音波診断装置は、前記アドレスコントローラは、前記フォーカス位置アドレスに対応するデジタルデータが、前記選択されるデジタルデータの最終アドレスに位置するように、前記アドレスを指定するという特徴を有する。本構成によって、通常のフォーカス点1点で遅延加算を行うような場合にフォーカス点におけるデータの精度が増す。また、本発明の超音波診断装置は、前記アドレスコントローラは、前記フォーカス位置アドレスに対応するデジタルデータが、前記選択されるデジタルデータの略中央位置に存在するようにアドレスを指定するという特徴を有する。本構成によって、読み出されるデータを全て使用する場合に最も精度がよくなる。また、本発明の超音波診断装置は、前記アドレスコントローラは、前記フォーカス位置アドレスに対応するデジタルデータが、前記選択されるデジタルデータの中心位置よりも後半に位置するように、前記アドレスを指定するという特徴を有する。本構成によって、フォーカス点近傍の複数の点を使用する場合に精度がよくなる。また、本発明の超音波診断装置は、前記アドレスコントローラは、前記遅延時間に基づいて、指定するデジタルデータの長さが変化するようにアドレスを指定するという特徴を有する。本構成によって、オールパスフィルタに使用するデータ数をオールパスフィルタの係数によって変更することが可能となる。また、本発明の超音波診断装置は、前記アドレスコントローラは、前記遅延時間の小数部分が第1遅延時間の方が第2遅延時間よりも大きい場合、前記第1遅延時間に対して選択するデジタルデータの長さが、前記第2遅延時間に対して選択するデジタルデータの長さよりも長くなるように前記アドレスを指定するという特徴を有する。本構成によって、オールパスフィルタ処理の演算量を効率的にすることができる。また、本発明の超音波診断装置は、前記遅延時間の小数部分が0.95以上の場合に、前記係数算出部は補正係数を0とし、前記オールパスフィルタ処理部は整数部の遅延量を1とするという特徴を有する。本構成によって、オールパスフィルタの正確な値を求めるために演算量が必要となる部分において演算量を少なくすることができる。本発明の精密な遅延制御部を有するビームフォーマによれば、従来に比べて精度の高い整相加算処理をすることができる。そのため、本ビームフォーマを用いて整相加算された信号を用いて画像生成を行う超音波装置において、超音波画像の画質を改善することが可能になる。以下本発明の実施の形態について、図面を参照しながら説明する。実施の形態1図2は、本発明の実施の形態1における超音波診断装置のブロック図である。プローブ1から入力されたアナログの超音波信号は、A/D変換器21~2nによって、アナログ信号からデジタル信号に変換される。そして、第1チャンネル遅延回路31から第nチャンネル遅延回路3nまでの遅延回路は、デジタル信号に変換された受信信号を位相調整し、加算回路4で加算することによりビームフォーミングを行う。このようにして、音線信号を生成し、信号処理部5で音線信号から画像への変換処理を行い、表示部6で超音波画像を表示する構成になっている。超音波診断装置は、フォーカス点を、受信素子の近傍から深部まで走査しながら受信ダイナミックフォーカス処理を行い、超音波診断装置で描画する音線信号の1ラインを生成する。ここで、遅延回路で位相調整を行う受信ダイナミックフォーカス処理について図4と図5を用いて説明する。開口中心から距離a離れているフォーカス点を複数の受信素子信号を用いて描画する場合、フォーカス点から各受信素子までの遅延量を求める。例えば開口中心にある受信素子bが最も早く受信信号を受ける4図右上のb参照。最も端の受信素子cでは受信素子bに比べて時間dだけ遅れて受信信号を受け取る図4右中のc参照。この場合、受信信号bをdだけ遅らせて図4dに示す信号と図4cに示す信号を加算すると、二つの信号の位相が同相となり、受信信号のレベルを大きくすることができる。遅延処理は、このように、フォーカス点の位置と受信素子の位置関係距離から各受信素子が受信した信号の遅延量を算出し、その遅延量分だけ信号を遅らせて加算することで、小さい反射信号を大きくする。ここで受信信号はデジタルデータであるため、遅延量の理論値dが小数点まで持つような場合、例えば6.4サンプルといった場合図5の白○が遅延量の理論値を示す点、●はサンプリング点を示すには、通常は6サンプル目のデジタル信号を近似して用いる、もしくは、補間処理などを用いて、隣接する2点のサンプリング点の値を用いる等をして、6.4サンプル目の値を補間計算により算出していた。そのため、正確な遅延処理を行うことができなかった。本実施の形態では、整相加算処理の精度を向上させるために、受信データに対してオールパスフィルタ処理を行う。オールパスフィルタは、振幅特性はそのままで、位相特性のみを変化させるフィルタである。オールパスフィルタを用いることで、サンプリング周波数の整数倍の点以下、サンプリング点から、サンプリング周期以下だけずれた遅延値以下、小数点部分と呼ぶに対応する位相を変化させることによって、より適切に遅延処理を行うことが可能になる。しかし、オールパスフィルタ処理を行うことにより、遅延処理の精度は上がるが、整相加算に要する計算量が増大してしまう。特に、超音波診断装置の場合は、近距離を見るため、信号が球面波領域である。そのためフォーカス点ごとにオールパスフィルタ処理を行うことが必要になる。よって、非常に計算量が増大してしまうという問題が発生する。なおフォーカス点とは超音波診断装置で描画を行う各描画点を意味する。そこで、本発明のビームフォーム部は、フォーカス点のアドレスを利用して、オールパスフィルタ処理を行うデータを決定する。図1は、本発明の実施の形態1におけるビームフォーム部遅延回路のブロック図である。ビームフォーム部は、A/D変換器から入力されたデジタル受信信号が格納されるメモリ7と、オールパスフィルタ処理を行うデジタルデータを格納するデータレジスタ13と、データレジスタ13に格納されたデータを受け取り、オールパスフィルタ処理を行うAPF部もしくはオールパスフィルタ処理部、と呼ぶ14と、APF部14によって処理されたデータが保存されるデータレジスタ部15を有する構成となっている。ここで、ビームフォーム部は、遅延制御部12を有し、遅延制御部12は受信素子位置及びフォーカス点から、フォーカス点のメモリアドレス値、及び、読み出し開始アドレスを算出する。また、遅延制御部12は、データレジスタに格納されるデータに対して使用されるオールパスフィルタ係数w1を算出する。APF部14は遅延制御部12によって算出されたオールパスフィルタ係数w1を使用してオールパスフィルタ処理が行われる。次に図5、図6、図7を用いて、実際の動作について説明を行う。図6に、遅延制御部12の構成を図示する。遅延制御部12は、遅延算出部121を有し、遅延算出部121は、各受信素子における理論遅延量を、フォーカス点及び受信素子位置の位置関係、具体的にはフォーカス点と受信素子の間の距離に応じてサンプル単位で求める。この時の理論遅延量は、小数点以下の値も持っていることになる。次に、遅延算出部121において算出された遅延量のうち、小数部が、1.0より減算される。例えば小数部が0.4の場合は0.6となる1.0-0.4=0.6。次に、この処理遅延量例では0.6となるようなオールパスフィルタの係数w1をAPF係数算出部123より算出する。オールパスフィルタの係数は、演算量の余裕により、1次のオールパスフィルタだけでなく2次以上のオールパスフィルタとしてもよい。次数を増やすことで、より高精度の遅延処理が可能となる。また、オールパスフィルタの係数はある精度であらかじめ求めて例えば0~1の間を256で分割するなどテーブル化しておき、入力された遅延量に応じてあらかじめ求めた値を設定してもよい。このことにより、係数算出の演算量を削減することができる。APF部14では、オールパスフィルタで処理した遅延量分だけ、入力データを遅らせる。図5aはオールパスフィルタ処理をする前のデータ、図5のbはオールパスフィルタ処理をした後のデータを示す一例である。6.4サンプルの位置にあった値がオールパスフィルタによって7サンプルの位置に配置される。このことにより、小数点以下の遅延がなくなる。アドレスコントローラ122は、遅延算出部121で算出された理論遅延量の整数部の値に、オールパスフィルタで増加した遅延量1を加算して、フォーカス点のデジタルデータに対応するアドレス位置afを算出する。アドレスコントローラでは、算出されたフォーカス点のアドレス位置afからメモリ7より受信データを読出す時の先頭となる、読出先頭アドレス位置を算出する。オールパスフィルタに使用するデータ数がnとすると、ビームフォーミングの処理が遅延加算処理である場合は、読出先頭アドレスa1は、a1=af-n1で、算出される。このように、読出先頭アドレスを設定すると、図7aに示すように、フォーカス点に対応するデジタルデータが,データレジスタ13に格納されたデータのうち最終アドレスに位置する。オールパスフィルタ処理では、最初の点から徐々に収束して真値に近づいていくため、データレジスタの最後の点の位置で最も収束する。そのため、フォーカス点に対応するデジルデータがオールパスフィルタ処理を行うデータの最後段に配置されることにより、より真値に近づくという特有の効果を奏することができる。また、図7bのように、オールパスフィルタ処理を行うデータの略中央にフォーカス点が位置するようにしてもよい。このようにフォーカス点のデジタルデータを配置することで図7aに比べて収束はしていないが、フォーカス点の前後のデジタルデータ、特にデータレジスタの全データを使用する場合には最も効率的な構成となる。また、図7cに示すように、フォーカス点に対応するデジタルデータを、オールパスフィルタ処理を行うデータの中央より後段に配置してもよい。この構成により、収束したフォーカス点の前後のデジタルデータを利用することが可能になる。なお、前述の形態では、アドレスコントローラ122は、フォーカス点のデジタルデータに対応するアドレスと、読出データのアドレスの両方を指定している。しかし、アドレスコントローラ122は、データ数のみを指定するものであってもよい。いずれにせよ、指定されるデータのアドレスが、フォーカス点に対応するデジタルデータのアドレスを含むものであれば、アドレスコントローラ122の詳細設定はいずれか一つの方式に限られるものではない。なお、アドレスコントローラ122で選択するデジタルデータ数は、およそ15~20tapが好ましい。デジタルデータ数を増加させると、遅延処理の精度は向上するが、計算量が増大する。求められる遅延処理の精度及び計算量の両方を鑑みて、データ数nを適宜設定することが好ましい。このようにフォーカス位置のアドレスafと、読出し開始アドレスa1がアドレスコントローラ122で算出されると、メモリ7より上記アドレスに応じてデータがデータレジスタ13に格納される。また、APF係数算出部123より算出されたAPF係数がAPF14に設定される。APF部14は、データレジスタ13に設定されたデータとAPF係数によってAPF処理を実行し、遅延処理後のデータがデータレジスタ15に格納される。例えば、図7aに示すように、オールパスフィルタが行われるデジタルデータの再後段にフォーカス点のデジタルデータが設定されていた場合、最終遅延データはデータレジスタ15の最終データとして出力される。なお、データレジスタ13と15は同じ領域を用いてもよい。オールパスフィルタの特性として、遅延量が少ない場合は、収束が早く、遅延量が多いと収束が遅くなるという特性がある。図8に遅延量の違いによるオールパスフィルタの出力を示す。ただし収束度合いを見やすくするためにディレイ量を合わせている。図8を見ると、遅延量が多くなるほど収束が遅くなっており、特に遅延量が1.0に近づくと収束が遅くなっていくことが分かる。このことから、オールパスフィルタで遅延処理を行うデータ数を遅延量によって変化させてもよい。例えば0.1タップなどでは遅延量が少ないため5サンプル,また0.9などの場合は20サンプルとするというように可変にしてもよい。すなわち、なお、アドレスコントローラは、遅延時間の小数点部分が第1の遅延時間の方が第2の遅延時間第1の遅延時間とは異なる値よりも大きい場合、第1の遅延時間に対して選択するデジタルデータの長さを、第2の遅延時間に対して選択するデジタルデータの長さよりも長くなるようにアドレスを指定してもよい。なお、小数点部分の遅延量が大きくなるほど1に近づくほど、遅延処理を行うデータサンプル数データレジスタ13に格納するデータ数を大きく設定してもよい。このように小数点部分の遅延量によって、データサンプル数を変化させることにより、よりオールパスフィルタの収束が終了した状態で遅延データを算出することが可能になる。また、1.0サンプルに非常に近い0.95サンプル以上では、収束までにかかる時間が非常に長くなる。図9に遅延量と収束するために必要なタップ数を示す。特に0.95サンプル以上となると20タップ以上のデータ数が必要となる。そこで、0.95サンプル以上の遅延があった場合は、APF係数算出部123は、係数を0に設定し、整数部分の遅延量を1増加させてもよい。このようにすることで少ない演算量で効率よく演算を行うことができる。かかる構成によれば遅延回路をオールパスフィルタで処理することにより、小数以下の遅延処理も行える遅延回路を有するため、従来に比べて精度の高い整相加算ができることから画質の高い超音波診断装置を提供することができる。その他変形例なお、本発明を上記実施の形態に基づいて説明してきたが、本発明は、上記の実施の形態に限定されないのはもちろんである。以下のような場合も本発明に含まれる。1上記の各装置は、具体的には、マイクロプロセッサ、ROM、RAM、ハードディスクユニット、ディスプレイユニット、キーボード、マウスなどから構成されるコンピュータシステムである。前記RAMまたはハードディスクユニットには、コンピュータプログラムが記憶されている。前記マイクロプロセッサが、前記コンピュータプログラムにしたがって動作することにより、各装置は、その機能を達成する。ここでコンピュータプログラムは、所定の機能を達成するために、コンピュータに対する指令を示す命令コードが複数個組み合わされて構成されたものである。2上記の各装置を構成する構成要素の一部または全部は、1個のシステムLSILargeScaleIntegration:大規模集積回路から構成されているとしてもよい。システムLSIは、複数の構成部を1個のチップ上に集積して製造された超多機能LSIであり、具体的には、マイクロプロセッサ、ROM、RAMなどを含んで構成されるコンピュータシステムである。前記RAMには、コンピュータプログラムが記憶されている。前記マイクロプロセッサが、前記コンピュータプログラムにしたがって動作することにより、システムLSIは、その機能を達成する。3上記の各装置を構成する構成要素の一部または全部は、各装置に脱着可能なICカードまたは単体のモジュールから構成されているとしてもよい。前記ICカードまたは前記モジュールは、マイクロプロセッサ、ROM、RAMなどから構成されるコンピュータシステムである。前記ICカードまたは前記モジュールは、上記の超多機能LSIを含むとしてもよい。マイクロプロセッサが、コンピュータプログラムにしたがって動作することにより、前記ICカードまたは前記モジュールは、その機能を達成する。このICカードまたはこのモジュールは、耐タンパ性を有するとしてもよい。4本発明は、上記に示す方法であるとしてもよい。また、これらの方法をコンピュータにより実現するコンピュータプログラムであるとしてもよいし、前記コンピュータプログラムからなるデジタル信号であるとしてもよい。また、本発明は、前記コンピュータプログラムまたは前記デジタル信号をコンピュータ読み取り可能な記録媒体、例えば、フレキシブルディスク、ハードディスク、CD-ROM、MO、DVD、DVD-ROM、DVD-RAM、BDBlu-rayDisc、半導体メモリなどに記録したものとしてもよい。また、これらの記録媒体に記録されている前記デジタル信号であるとしてもよい。また、本発明は、前記コンピュータプログラムまたは前記デジタル信号を、電気通信回線、無線または有線通信回線、インターネットを代表とするネットワーク、データ放送等を経由して伝送するものとしてもよい。また、本発明は、マイクロプロセッサとメモリを備えたコンピュータシステムであって、前記メモリは、上記コンピュータプログラムを記憶しており、前記マイクロプロセッサは、前記コンピュータプログラムにしたがって動作するとしてもよい。また、前記プログラムまたは前記デジタル信号を前記記録媒体に記録して移送することにより、または前記プログラムまたは前記デジタル信号を前記ネットワーク等を経由して移送することにより、独立した他のコンピュータシステムにより実施するとしてもよい。5上記実施の形態及び上記変形例をそれぞれ組み合わせるとしてもよい。"