"AC入力が入力されるトランジスタおよび前記トランジスタのドレイン端子側に接続された負荷を備える増幅器において、インダクタンス素子を有するインピーダンス制御回路であって、基準電源と前記トランジスタのソース端子側とを接続する第1の接続線、および正電源と前記トランジスタのドレイン端子側とを接続する第2の接続線のうちの少なくとも一方のインピーダンスを制御するインピーダンス制御回路を備え、前記インダクタンス素子は、前記トランジスタが設けられたICチップの外部に設けられていることを特徴とする増幅器。前記インピーダンス制御回路は、前記インダクタンス素子および前記インダクタンス素子に直列に接続されるスイッチを有するインピーダンス制御素子が複数並列に接続されており、前記基準電源と前記トランジスタのソース端子との間、または前記正電源と前記トランジスタのドレイン端子との間の少なくとも一方に配置されていることを特徴とする請求項1に記載の増幅器。前記インピーダンス制御回路は、前記インダクタンス素子および前記インダクタンス素子に直列に接続される可変抵抗を有し、前記基準電源と前記トランジスタのソース端子との間、または前記正電源と前記トランジスタのドレイン端子との間の少なくとも一方に配置されていることを特徴とする請求項1に記載の増幅器。前記インピーダンス制御回路は、前記基準電源と前記トランジスタのソース端子との間、または前記正電源と前記トランジスタのドレイン端子との間の少なくとも一方に配置されている前記インダクタンス素子、および前記第1の接続線と前記第2の接続線との間に配置された可変容量を有することを特徴とする請求項1に記載の増幅器。前記インダクタンス素子はボンディングワイアで構成されていることを特徴とする請求項1乃至4のいずれかに記載の増幅器。しかしながら、多数のインダクタンスを有するインピーダンス制御回路を半導体基板上に形成すると、ICチップの面積が非常に大きくなってしまうという問題があった。本発明は、このような問題点に鑑みてなされたものであり、その目的は、ICチップの面積を大きくすることなく利得が可変可能である増幅器を提供することにある。このような問題を解決するために、本発明の第1の態様は、AC入力が入力されるトランジスタおよび前記トランジスタのドレイン端子側に接続された負荷を備える増幅器において、インダクタンス素子を有するインピーダンス制御回路であって、基準電源と前記トランジスタのソース端子側とを接続する第1の接続線、および正電源と前記トランジスタのドレイン端子側とを接続する第2の接続線のうちの少なくとも一方のインピーダンスを制御するインピーダンス制御回路を備え、前記インダクタンス素子は、前記トランジスタが設けられたICチップの外部に設けられていることを特徴とする。また、本発明の第2の態様は、第1の態様において、前記インピーダンス制御回路が、前記インダクタンス素子および前記インダクタンス素子に直列に接続されるスイッチを有するインピーダンス制御素子が複数並列に接続されており、前記基準電源と前記トランジスタのソース端子との間、または前記正電源と前記トランジスタのドレイン端子との間の少なくとも一方に配置されていることを特徴とする。また、本発明の第3の態様は、第1の態様において、前記インピーダンス制御回路が、前記インダクタンス素子および前記インダクタンス素子に直列に接続される可変抵抗を有し、前記基準電源と前記トランジスタのソース端子との間、または前記正電源と前記トランジスタのドレイン端子との間の少なくとも一方に配置されていることを特徴とする。また、本発明の第4の態様は、第1の態様において、前記インピーダンス制御回路が、前記基準電源と前記トランジスタのソース端子との間、または前記正電源と前記トランジスタのドレイン端子との間の少なくとも一方に配置されている前記インダクタンス素子、および前記第1の接続線と前記第2の接続線との間に配置された可変容量を有することを特徴とする。また、本発明の第5の態様は、第1乃至第4のいずれかの態様において、前記インダクタンス素子がボンディングワイアで構成されていることを特徴とする。本発明によれば、基準電位または正電源電位の少なくとも一方と増幅器とを接続する接続線のインピーダンスを制御するインピーダンス制御回路を設け、当該インピーダンス制御回路を構成するインダクタンス素子としてICチップ外部にあるワイアボンディング等を利用することにより、ICチップの面積を大きくすることなく利得が可変可能である増幅器を提供することができる。以下、図面を参照して本発明の実施形態を詳細に説明する。第1の実施形態図1は、第1の実施形態に係る増幅器を示している。増幅器100は、ソース接地の第1のトランジスタM1を備える。AC入力端子INが、直流阻止容量C1の一方の端子に接続され、直流阻止容量C1の他方の端子が、抵抗RBおよびインダクタLINの一方の端子に接続される。抵抗RBは、トランジスタM1の入力容量をキャンセルし、インダクタLINは、トランジスタM1の直流動作点を決定する。抵抗RBの他方の端子が、第2のトランジスタM2のゲート端子およびドレイン端子、ならびに直流バイアス電流入力端子IBに接続される。第2のトランジスタM2のソース端子およびバルク端子が、基準電位VSS1P8に接続される。インダクタLINの他方の端子が、第1のトランジスタM1のゲート端子に接続される。トランジスタM1のソース端子が、ソースディジェネレイション用のインダクタLSを介して基準電位VSS1P8に接続され、トランジスタM1のドレイン端子が、カスコードトランジスタMC1のソース端子に接続される。カスコードトランジスタMC1のゲート端子が、正電源電位VDD1P8に接続され、ドレイン端子は、負荷インダクタンスLLを介して正電源電位VDD1P8に接続される。増幅器100の出力は、カスコードトランジスタMC1のドレイン端子と負荷LLの接続点である出力端子OUTから取り出される。ICチップ10の内部の基準電位VSS1P8とICチップ10の外部の基準電源VSSとの間のインピーダンスは、図1に示したように、インダクタンス素子L1S及びそれに直列に接続されるスイッチS1Sで構成される第1の基準電源側インピーダンス制御素子と、インダクタンスL2S及びスイッチS2Sで構成される第2の基準電源側インピーダンス制御素子と、インダクタンスL3S及びスイッチS3Sで構成される第3の基準電源側インピーダンス制御素子と、インダクタンスL4S及びスイッチS4Sで構成される第4の基準電源側インピーダンス制御素子とにより制御される。ここで、第2から第4の基準電源側インピーダンス制御素子は、第1の基準電源側インピーダンス制御素子と並列に接続されている。第1から第4の基準電源側インピーダンス制御素子を併せて、基準電源側インピーダンス制御回路と呼ぶ。また、ICチップ10の内部の正電源電位VDD1P8とICチップ10の外部の正電源VDDとの間のインピーダンスは、インダクタンスL1D及びそれに直列接続されるスイッチS1Dで構成される第1の正電源側インピーダンス制御素子と、インダクタンスL2D及びスイッチS2Dで構成される第2の正電源側インピーダンス制御素子と、インダクタンスL3D及びスイッチS3Dで構成される第3の正電源側インピーダンス制御素子と、インダクタンスL4D及びスイッチS4Dで構成される第4の正電源側インピーダンス制御素子により制御される。ここで、第2から第4の正電源側インピーダンス制御素子は、第1の正電源側インピーダンス制御素子と並列に接続されている。第1から第4の正電源側インピーダンス制御素子を併せて、正電源側インピーダンス制御回路と呼ぶ。第1の実施形態に係る増幅器100は、基準電源と増幅器とを接続する接続線のインピーダンスを、基準電源側インピーダンス制御回路のスイッチを開閉することにより制御する。また、正電源と増幅器とを接続する接続線のインピーダンスを、正電源側インピーダンス制御回路のスイッチを開閉することにより制御する。たとえば、スイッチがON時の抵抗分がゼロ、OFF時の抵抗無限大である理想スイッチを仮定した場合、スイッチを開閉させても、正電源電位VDD1P8および基準電位VSS1P8になんらDC的な変動を与えない。したがって、すべてのトランジスタの直流バイアス電流、トランジスタM1の直流入力の変動は生じない。一方、AC的な成分、例えば正電源電位VDD1P8から正電源VDD側を見たときのインピーダンス、及び基準電位VSS1P8から基準電源VSS側を見たインピーダンスは、スイッチをONすることで低下させ、スイッチをOFFすることで上昇させることが出来るため利得を可変させることができる。ここで、増幅器100を構成する素子のうち、第1のトランジスタM1等、正電源側インピーダンス制御回路の第1~4の正電源側インピーダンス制御素子のスイッチS1D~S4D、および、基準電源側インピーダンス制御回路の第1~4の基準電源側インピーダンス制御素子のスイッチS1S~S4Sは、半導体基板上に形成、すなわちICチップ10内に形成されている。正電源側インピーダンス制御回路の第1~4の正電源側インピーダンス制御素子のインダクタンスL1D~L4D、および、基準電源側インピーダンス制御回路の第1~4の基準電源側インピーダンス制御素子のインダクタンスL1S~L4Sは、ICチップ10の外部に設けられている。そして、ICチップ10の外部の正電源VDDおよび基準電源VSSは、正電源側インピーダンス制御回路および基準電源側インピーダンス制御回路をそれぞれ介して、正電源電位VDD1P8および基準電位VSS1P8として、増幅器100に供給される。正電源側インピーダンス制御回路の第1~4の正電源側インピーダンス制御素子のインダクタンスL1D~L4D、および、基準電源側インピーダンス制御回路の第1~4の基準電源側インピーダンス制御素子のインダクタンスL1S~L4Sは、例えばボンディングワイアを利用して構成することができる。ICチップ10上には複数のパッドが設けられ、それらのパッドは各インダクタンスを構成する各ボンディングワイアと各スイッチとの間に設けられる図示せず。すなわち、各ボンディングワイアの一端が各パッドに接続され、各パッドはそれぞれ配線を介して各スイッチに接続される。このように、第1の実施形態に係る増幅器100は、インダクタンス素子としてICチップ10外部にあるワイアボンディング等を利用することにより、ICチップの面積を大きくすることなく利得が可変可能である。さらに、インダクタンスとしてボンディングワイアを利用しているので、インダクタンスを半導体基板上に形成する場合に比べて、Q値の高い、すなわち、損失の少ないインダクタンスを得ることができる。図2は、スイッチの開閉と増幅器の利得の変動との関係を示している。[S1S,S2S,S3S,S4S]=[S1D,S2D,S3D,S4D]=[On,On,On,On]の時であって、トータルの等価直列挿入インダクタンス値=0.5[nH]の時の利得-周波数特性は、図2中のOUT0.5Nであり、[S1S,S2S,S3S,S4S]=[S1D,S2D,S3D,S4D]=[On,On,On,Off]の時であって、トータルの等価直列挿入インダクタンス値=1.0[nH]の時の利得-周波数特性は、図2中のOUT1Nであり、[S1S,S2S,S3S,S4S]=[S1D,S2D,S3D,S4D]=[On,On,Off,Off]の時であって、トータルの等価直列挿入インダクタンス値=2.0[nH]の時の利得-周波数特性は、図2中のOUT2Nであり、[S1S,S2S,S3S,S4S]=[S1D,S2D,S3D,S4D]=[On,Off,Off,Off]の時であって、トータルの等価直列挿入インダクタンス値=4.0[nH]の時の利得-周波数特性は、図2中のOUT4Nである。この例ではインピーダンスの上昇が利得の上昇という形で現れているが、これは回路定数の選び方によって、インピーダンスの低下が利得の低下を生ずる形にも設計できる。さらに、非特許文献3に記載のある通り、AC入力をVm×Cos2πftとした場合、AC入力に対する歪率に対して最も影響を与える3次歪の大きさは、AHD3/AF=Vm2/32×Vgs-Vth2と表されるところ、本実施形態に係るインピーダンス制御はゲートソース間電圧Vgsを変化させないので、3次歪が変化せず歪率に対する影響が抑制されている。ここで、AHD3はトランジスタ出力3次歪振幅、AFはトランジスタ出力基本波振幅、Vgsはトランジスタのゲート-ソース間電圧、Vthはトランジスタの閾値電圧である。なお、図1を参照して説明した本実施形態では、基準電源側インピーダンス制御回路と正電源側インピーダンス制御回路の両方が設けられているが、いずれかのみを設けた場合でも、インピーダンス制御が可能であり、同等の効果が得られることに留意されたい。換言すると、基準電源または正電源と増幅器とを接続する接続線のインピーダンスを制御するインピーダンス制御回路を少なくとも1つ設けることで、本実施形態の効果が得られる。ここで、図1には、増幅器として、M1、MC1、LL、LS、LIN、C1、RB、M2、AC入力端子IN、直流バイアス電流入力端子IB、出力端子OUTを構成要素として示してあるが、AC入力が入力されるトランジスタM1が対応と、トランジスタのドレイン端子側に接続された負荷LLが対応と、基準電位VSS1P8が対応および正電源電位VDD1P8が対応とを備えていればよく、図1に示した形態に限定する意図はない。他の実施形態に係る増幅器も参照されたい。なお、ドレイン端子側に接続とは、ドレイン端子に直接に接続される場合のみならず、MC1等の介在素子が存在する場合も包含することを意味する。なお、図1を参照して説明した本実施形態において、各インダクタンスは増幅器等が形成される半導体基板とその外部の他の物体とを接続する導体であればよい。各インダクタンスは、例えば、ボンディングワイアのみで構成されていても良いし、ボンディングワイアに加えリードフレームやパッドの一部または全部を含めてインダクタンスが構成されていても良い。第2の実施形態図3は、第2の実施形態に係る増幅器を示している。増幅器300は、基準電源側インピーダンス制御素子および正電源側インピーダンス制御素子を除いて、第1の実施形態に係る増幅器100と同一である。増幅器300は、基準電位VSS1P8とインダクタンスL1Sとの間に、可変抵抗R1Sを備え、さらに、正電源電位VDD1P8とインダクタンスL1Dとの間に、可変抵抗R1Dを備え、これらをインピーダンス制御回路の構成素子として用いる。ここで、増幅器300、正電源側インピーダンス制御回路の第1の正電源側インピーダンス制御素子の可変抵抗R1D、および、基準電源側インピーダンス制御回路の第1の基準電源側インピーダンス制御素子の可変抵抗R1Sは、ICチップ30上に形成されている。正電源側インピーダンス制御回路の第1の正電源側インピーダンス制御素子のインダクタンスL1D、および、基準電源側インピーダンス制御回路の第1の基準電源側インピーダンス制御素子のインダクタンスL1Sは、ICチップ30の外部に設けられている。正電源側インピーダンス制御回路の第1の正電源側インピーダンス制御素子のインダクタンスL1D、および、基準電源側インピーダンス制御回路の第1の基準電源側インピーダンス制御素子のインダクタンスL1Sは、例えばボンディングワイアを利用して構成されている。インピーダンス変動の観点から見ると、どちらも同じ直列のインダクタンス挿入であり、ICチップの面積を大きくすることなく、第1の実施形態と同様のインピーダンス制御を行うことができる。なお、第2の実施形態を第1の実施形態と組み合わせて増幅器を構成することもできる。図4は、可変抵抗の抵抗値の変化と増幅器の利得の変動との関係を示している。R1D=R1S=0.1Ωの時の利得-周波数特性は、図4中のOUT0.1ohmであり、R1D=R1S=1.0Ωの時の利得-周波数特性は、図4中のOUT1.0ohmであり、R1D=R1S=10Ωの時の利得-周波数特性は、図4中のOUT10ohmであり、R1D=R1S=100Ωの時の利得-周波数特性は、図4中のOUT100ohmである。この例では抵抗の低下がピークの利得の上昇、抵抗の上昇がピークの利得の低下という形で現れている。第3の実施形態図5は、第3の実施形態に係る増幅器を示している。増幅器500は、基準電源側インピーダンス制御素子および正電源側インピーダンス制御素子を除いて、第1の実施形態に係る増幅器100と同一である。増幅器500は、基準電位VSS1P8と正電源電位VDD1P8との間に、可変容量CV1を備え、これをインピーダンス制御回路の構成素子として用いる。ここで、増幅器500、および、可変容量CV1は、ICチップ50上に形成されている。正電源側インピーダンス制御回路の第1の正電源側インピーダンス制御素子のインダクタンスL1D、および、基準電源側インピーダンス制御回路の第1の基準電源側インピーダンス制御素子のインダクタンスL1Sは、ICチップ50の外部に設けられている。正電源側インピーダンス制御回路の第1の正電源側インピーダンス制御素子のインダクタンスL1D、および、基準電源側インピーダンス制御回路の第1の基準電源側インピーダンス制御素子のインダクタンスL1Sは、例えばボンディングワイアを利用して構成されている。インピーダンス変動の観点から見ると、直列のインダクタンス挿入と並列の容量挿入とは等価であり、ICチップの面積を大きくすることなく、第1の実施形態と同様のインピーダンス制御を行うことができる。なお、第3の実施形態を第1の実施形態と組み合わせて増幅器を構成することもできる。図6は、可変容量の容量値の変化と増幅器の利得の変動との関係を示している。CV1=1fFの時の利得-周波数特性は、図4中のOUT1e-15であり、CV1=10fFの時の利得-周波数特性は、図4中のOUT10e-15であり、CV1=100fFの時の利得-周波数特性は、図4中のOUT100e-15であり、CV1=1pFの時の利得-周波数特性は、図4中のOUT1e-12であり、CV1=10pFの時の利得-周波数特性は、図4中のOUT10e-12である。この例では容量の低下が利得の上昇、容量の上昇が利得の低下という形で現れている。第4の実施形態図7は、第4の実施形態に係る増幅器を示している。増幅器700は、ゲート接地の第1のトランジスタM1を備える。AC入力端子INが、直流阻止容量C1を介して第1のトランジスタM1のソース端子に接続されるとともに、インダクタLBに接続される。インダクタLBは、第1のトランジスタM1のソース-基準電位VSS1P8間の直流パスを形成する。第1のトランジスタM1のドレイン端子が、カスコードトランジスタMC1のソース端子に接続される。カスコードトランジスタMC1のゲート端子が、正電源電位VDD1P8に接続され、ドレイン端子は、負荷インダクタンスLLを介して正電源電位VDD1P8に接続される。増幅器700の出力は、カスコードトランジスタMC1のドレイン端子と負荷LLの接続点である出力端子OUTから取り出される。第2のトランジスタM2のドレイン端子には、DC電流が加えられ、第2のトランジスタM2によって電流―電圧変換される。この電圧が第1のトランジスタM1へと導かれて第1のトランジスタM1直流動作点を決定する。基準電位VSS1P8と基準電源VSSとの間のインピーダンスは、図1に示したように、インダクタンス素子L1S及びそれに直列に接続されるスイッチS1Sで構成される第1の基準電源側インピーダンス制御素子と、インダクタンスL2S及びスイッチS2Sで構成される第2の基準電源側インピーダンス制御素子と、インダクタンスL3S及びスイッチS3Sで構成される第3の基準電源側インピーダンス制御素子と、インダクタンスL4S及びスイッチS4Sで構成される第4の基準電源側インピーダンス制御素子とにより制御される。ここで、第2から第4の基準電位側インピーダンス制御素子は、第1の基準電源側インピーダンス制御素子と並列に接続されている。第1から第4の基準電源側インピーダンス制御素子を併せて、基準電源側インピーダンス制御回路と呼ぶ。また、正電源電位VDD1P8と正電源VDDとの間のインピーダンスは、インダクタンスL1D及びそれに直列接続されるスイッチS1Dで構成される第1の正電源側インピーダンス制御素子と、インダクタンスL2D及びスイッチS2Dで構成される第2の正電源側インピーダンス制御素子と、インダクタンスL3D及びスイッチS3Dで構成される第3の正電源側インピーダンス制御素子と、インダクタンスL4D及びスイッチS4Dで構成される第4の正電源側インピーダンス制御素子により制御される。ここで、第2から第4の正電源側インピーダンス制御素子は、第1の正電源側インピーダンス制御素子と並列に接続されている。第1から第4の正電源側インピーダンス制御素子を併せて、正電源側インピーダンス制御回路と呼ぶ。ここで、増幅器700の構成素子のうち、第1のトランジスタM1等、正電源側インピーダンス制御回路の第1~4の正電源側インピーダンス制御素子のスイッチS1D~S4D、および、基準電源側インピーダンス制御回路の第1~4の基準電源側インピーダンス制御素子のスイッチS1S~S4Sは、ICチップ70上に形成されている。正電源側インピーダンス制御回路の第1~4の正電源側インピーダンス制御素子のインダクタンスL1D~L4D、および、基準電源側インピーダンス制御回路の第1~4の基準電源側インピーダンス制御素子のインダクタンスL1S~L4Sは、ICチップ70の外部に設けられている。そして、ICチップ70の外部の正電源VDDおよび基準電源VSSは、正電源側インピーダンス制御回路および基準電源側インピーダンス制御回路をそれぞれ介して、正電源電位VDD1P8および基準電位VSS1P8として、増幅器700に供給される。正電源側インピーダンス制御回路の第1~4の正電源側インピーダンス制御素子のインダクタンスL1D~L4D、および、基準電源側インピーダンス制御回路の第1~4の基準電源側インピーダンス制御素子のインダクタンスL1S~L4Sは、例えばボンディングワイアを利用して構成されている。第4の実施形態に係る増幅器700は、第1の実施形態と同様に、第1~第4の基準電源側インピーダンス制御素子または第1~第4の正電源側インピーダンス制御素子のスイッチを開閉することによりインピーダンスを制御して、AC入力の歪率を変化させることなく、そして、インダクタンス素子としてICチップ10外部にあるワイアボンディング等を利用することにより、ICチップの面積を大きくすることなく、利得を可変させることができる。なお、第4の実施形態を第2又は第3の実施形態と組み合わせて増幅器を構成することもできる。第5の実施形態第1~4の実施形態において、正電源側インピーダンス制御回路の第1~4の正電源側インピーダンス制御素子のインダクタンスL1D~L4D、および、基準電源側インピーダンス制御回路の第1~4の基準電源側インピーダンス制御素子のインダクタンスL1S~L4Sは、例えばボンディングワイアを利用して構成することで、ICチップ外部に設けるようにしたが、ICチップ内部のパッドエリアに設けるようにしてもよい。パッドエリアにはパッドが形成されているスペース以外に余分なスペースが十分にあるので、そのスペースに各インダクタンスを設ければ、ICチップ全体の面積を大きくすることなく、利得を可変させることもできる。"