"一対の基板と、前記一対の基板に挟持された液晶層と、前記一対の基板のうち一方の基板に設けられたトランジスターと、前記トランジスターと電気的に接続された、画素電極と、容量電極と、前記画素電極と前記容量電極とに挟持された誘電体層と、を有する容量素子と、を備え、前記容量電極は、平面的に隣り合う画素電極間の領域に窪みを有することを特徴とする液晶装置。請求項1に記載の液晶装置であって、前記隣り合う画素電極の外縁と平面的に重なると共に、前記隣り合う画素電極間と前記窪みとの間を埋める絶縁膜を有することを特徴とする液晶装置。請求項1又は請求項2に記載の液晶装置であって、前記窪みは、平面的にデータ線及び走査線のうち少なくとも一方に沿って配置されていることを特徴とする液晶装置。請求項3に記載の液晶装置であって、前記容量電極は、平面的に前記隣り合う画素電極間の領域に前記窪みのない部分があることを特徴とする液晶装置。請求項1乃至請求項4のいずれか一項に記載の液晶装置であって、前記窪みは、前記画素電極間の隙間より、前記窪みにおける底部の幅の方が広いことを特徴とする液晶装置。請求項5に記載の液晶装置であって、前記画素電極間の隙間は、前記画素電極の厚みに前記絶縁膜の厚みを加えた長さ以下の長さであることを特徴とする液晶装置。一対の基板と、前記一対の基板に挟持された液晶層と、前記一対の基板のうち一方の基板に設けられたトランジスターと、前記トランジスターに接続された、画素電極と、容量電極と、前記画素電極と前記容量電極とに挟持された誘電体層と、を有する容量素子と、を備えた液晶装置の製造方法であって、平面的に前記画素電極間の領域と重なる領域にある前記容量電極の表面に窪みを形成する窪み形成工程と、少なくとも前記窪みを埋めるように絶縁膜を形成する絶縁膜形成工程と、前記絶縁膜及び前記容量電極を覆うように前記誘電体層を形成する誘電体層形成工程と、前記誘電体層を覆うように前記画素電極を形成する画素電極形成工程と、を有することを特徴とする液晶装置の製造方法。請求項7に記載の液晶装置の製造方法であって、前記絶縁膜形成工程は、前記容量電極を覆うように前記絶縁膜となる絶縁膜前駆体を成膜し、その後、エッチバック処理法、CMP処理法、エッチング処理法のいずれかの方法によって、前記少なくとも前記窪みの中に前記絶縁膜を形成することを特徴とする液晶装置の製造方法。請求項1乃至請求項6のいずれか一項に記載の液晶装置を備えることを特徴とする電子機器。しかしながら、特許文献1に記載の容量素子は、平面的に見て画素電極間に容量電極が露出しているため、画素電極間に電界漏れが発生する。これにより、液晶の配向が乱れ、光漏れや方位角ずれが起き、その結果、表示する明るさが低下するという課題がある。また、特許文献2に記載の容量素子は、容量電極にスリットを形成する工程が必要になったり、スリットを設けるので容量電極の抵抗が上昇したりする。また、容量電極は、表示領域の外周で繋がっているので、表示領域の外周と中央とにおいて抵抗が変わり、電位の勾配が発生する。これにより、表示ムラが発生するという課題がある。本発明は、上記課題の少なくとも一部を解決するためになされたものであり、以下の形態又は適用例として実現することが可能である。[適用例1]本適用例に係る液晶装置は、一対の基板と、前記一対の基板に挟持された液晶層と、前記一対の基板のうち一方の基板に設けられたトランジスターと、前記トランジスターと電気的に接続された、画素電極と、容量電極と、前記画素電極と前記容量電極とに挟持された誘電体層と、を有する容量素子と、を備え、前記容量電極は、平面的に隣り合う画素電極間の領域に窪みを有することを特徴とする。この構成によれば、平面的に隣り合う画素電極間に相当する容量電極の表面に窪みが設けられているので、その上層に設けられた画素電極から容量電極の窪みの底部までの距離を、窪みを設けない場合と比較して、長くすることができる。よって、画素電極と容量電極間で発生する電界を弱めることが可能となり、画素電極間から液晶層に電界が漏れることを抑えることができる。その結果、液晶層が電界の影響を受けて配向が乱れることを抑えることができる。[適用例2]上記適用例に係る液晶装置において、前記隣り合う画素電極の外縁と平面的に重なると共に、前記隣り合う画素電極間と前記窪みとの間を埋める絶縁膜を有することが好ましい。この構成によれば、絶縁膜を挟んで画素電極の外縁と容量電極とが配置されるので、画素電極間が分離している画素電極の外縁から容量電極までの距離を、絶縁膜の厚み分遠ざけることが可能となる。よって、画素電極間から電界が漏れることを抑えることができる。[適用例3]上記適用例に係る液晶装置において、前記窪みは、平面的にデータ線及び走査線のうち少なくとも一方に沿って配置されていることが好ましい。この構成によれば、データ線及び走査線が設けられた画素電極間の非開口領域に窪みが配置されているので、開口領域を通る透過光に窪みの影響がでることなく、液晶層に与える電界の影響を抑えることができる。[適用例4]上記適用例に係る液晶装置において、前記容量電極は、平面的に前記隣り合う画素電極間の領域に前記窪みのない部分があることが好ましい。この構成によれば、画素電極間と平面的に重なる領域の容量電極の表面に窪みのない部分があるので、窪みの部分の容量電極の膜の長さと比較して、長さを短くすることが可能となり、容量電極の抵抗が著しく上昇することを抑えることができる。[適用例5]上記適用例に係る液晶装置において、前記窪みは、前記画素電極間の隙間より、前記窪みにおける底部の幅の方が広いことが好ましい。この構成によれば、画素電極間の隙間隣り合う画素電極の端部と端部との幅より窪みの底の幅の方が広いので、画素電極の端部から容量電極までの距離を離すことが可能となる。よって、画素電極と容量電極との間で発生する電界を弱めることが可能となり、画素電極間から電界が漏れることを抑えることができる。[適用例6]上記適用例に係る液晶装置において、前記画素電極間の隙間は、前記画素電極の厚みに前記絶縁膜の厚みを加えた長さ以下の長さであることが好ましい。この構成によれば、上記のような画素電極間の隙間にすることにより、画素電極と容量電極との間で発生する電界を弱めることが可能となり、画素電極間から電界が漏れることを抑えることができる。[適用例7]本適用例に係る液晶装置の製造方法は、一対の基板と、前記一対の基板に挟持された液晶層と、前記一対の基板のうち一方の基板に設けられたトランジスターと、前記トランジスターに接続された、画素電極と、容量電極と、前記画素電極と前記容量電極とに挟持された誘電体層と、を有する容量素子と、を備えた液晶装置の製造方法であって、平面的に前記画素電極間の領域と重なる領域にある前記容量電極の表面に窪みを形成する窪み形成工程と、少なくとも前記窪みを埋めるように絶縁膜を形成する絶縁膜形成工程と、前記絶縁膜及び前記容量電極を覆うように前記誘電体層を形成する誘電体層形成工程と、前記誘電体層を覆うように前記画素電極を形成する画素電極形成工程と、を有することを特徴とする。この方法によれば、平面的に隣り合う画素電極間にある容量電極の表面に窪みを形成し、少なくとも窪みを埋めるように絶縁膜を形成するので、その上層に形成する画素電極から窪みの底部までの距離を、窪みを設けない場合と比較して、長くすることができる。よって、画素電極と容量電極間で発生する電界を弱めることが可能となり、画素電極間から液晶層に電界が漏れることを抑えることができる。その結果、液晶層が電界の影響を受けて配向が乱れることを抑えることができる。[適用例8]上記適用例に係る液晶装置の製造方法において、前記絶縁膜形成工程は、前記容量電極を覆うように前記絶縁膜となる絶縁膜前駆体を成膜し、その後、エッチバック処理法、CMP処理法、エッチング処理法のいずれかの方法によって、前記少なくとも前記窪みの中に前記絶縁膜を形成することが好ましい。この方法によれば、上記に記載のいずれかの方法によって絶縁膜を形成するので、窪みが形成された部分であっても、上面が平坦化された絶縁膜を形成することができる。[適用例9]本適用例に係る電子機器は、上記した液晶装置を備えることを特徴とする。この構成によれば、上記に記載の液晶装置を備えているので、液晶層が電界の影響を受けて配向が乱れることを抑え、表示品質が劣化することを抑えることが可能な電子機器を提供することができる。以下、本発明を具体化した実施形態について図面に従って説明する。なお、使用する図面は、説明する部分が認識可能な状態となるように、適宜拡大又は縮小して表示している。なお、以下の形態において、例えば基板上にと記載された場合、基板の上に接するように配置される場合、又は基板の上に他の構成物を介して配置される場合、又は基板の上に一部が接するように配置され、一部が他の構成物を介して配置される場合を表すものとする。本実施形態では、薄膜トランジスターTFT:ThinFilmTransistorを画素のスイッチング素子として備えたアクティブマトリックス型の液晶装置を例に挙げて説明する。この液晶装置は、例えば、後述する投射型表示装置液晶プロジェクターの光変調素子液晶ライトバルブとして好適に用いることができるものである。第1実施形態<液晶装置の構成>図1は、液晶装置の構成を示す模式平面図である。図2は、図1に示す液晶装置のH-H’線に沿う模式断面図である。図3は、液晶装置の電気的な構成を示す等価回路図である。以下、液晶装置の構造を、図1~図3を参照しながら説明する。図1及び図2に示すように、本実施形態の液晶装置100は、対向配置された素子基板10および対向基板20と、これら一対の基板によって挟持された液晶層15とを有する。素子基板10を構成する第1基板11、および対向基板20を構成する第2基板12は、例えば、ガラス基板等の透明基板、又はシリコン基板が用いられている。素子基板10は対向基板20よりも一回り大きく、両基板は、額縁状に配置されたシール材14を介して接合され、その隙間に正または負の誘電異方性を有する液晶が封入されて液晶層15を構成している。シール材14は、例えば、熱硬化性又は紫外線硬化性のエポキシ樹脂などの接着剤が採用されている。シール材14には、一対の基板の間隔を一定に保持するためのギャップ材が混入されている。対向基板20側における額縁状に配置されたシール材14の内側には、同じく額縁状に遮光層18が設けられている。遮光層18は、例えば、遮光性の金属あるいは金属酸化物などからなり、遮光層18の内側が複数の画素Pを有する表示領域Eとなっている。なお、図1では図示省略したが、表示領域Eにおいても複数の画素Pを平面的に区分する遮光部が設けられている。第1基板11の1辺部と、1辺部に沿ったシール材14との間にデータ線駆動回路22が設けられている。また、該1辺部に対向する他の1辺部に沿ったシール材14の内側に検査回路25が設けられている。さらに、該1辺部と直交し互いに対向する他の2辺部に沿ったシール材14の内側に走査線駆動回路24が設けられている。該1辺部と対向する他の1辺部のシール材14の内側には、2つの走査線駆動回路24を繋ぐ複数の配線図示せずが設けられている。これらデータ線駆動回路22、走査線駆動回路24に繋がる配線は、該1辺部に沿って配列した複数の外部接続端子61に接続されている。以降、該1辺部に沿った方向をX方向とし、該1辺部と直交し互いに対向する他の2辺部に沿った方向をY方向として説明する。なお、検査回路25の配置はこれに限定されず、データ線駆動回路22と表示領域Eとの間のシール材14の内側に沿った位置に設けてもよい。図2に示すように、第1基板11の液晶層15側の表面には、画素Pごとに設けられた光透過性を有する画素電極16cおよびスイッチング素子としての薄膜トランジスター30以降、TFT30と称する。と、信号配線と、これらを覆う配向膜28とが形成されている。また、TFT30における半導体層に光が入射してスイッチング動作が不安定になることを防ぐ遮光構造が採用されている。第2基板12の液晶層15側の表面には、遮光層18と、これを覆うように成膜された層間絶縁層図示せずと、層間絶縁層を覆うように設けられた共通電極31と、共通電極31を覆う配向膜32とが設けられている。遮光層18は、図1に示すように平面的に走査線駆動回路24、検査回路25と重なる位置において額縁状に設けられている。これにより対向基板20側から入射する光を遮蔽して、これらの駆動回路を含む周辺回路の光による誤動作を防止する役目を果たしている。また、不必要な迷光が表示領域Eに入射しないように遮蔽して、表示領域Eの表示における高いコントラストを確保している。層間絶縁層は、例えば、酸化シリコンなどの無機材料からなり、光透過性を有して遮光層18を覆うように設けられている。このような層間絶縁層の形成方法としては、例えばプラズマCVDChemicalVaporDeposition法などを用いて成膜する方法が挙げられる。共通電極31は、例えばITOIndiumTinOxideなどの透明導電膜からなり、層間絶縁層を覆うと共に、図2に示すように対向基板20の四隅に設けられた上下導通部26により素子基板10側の配線に電気的に接続している。画素電極16cを覆う配向膜28および共通電極31を覆う配向膜32は、液晶装置100の光学設計に基づいて選定される。例えば、ポリイミドなどの有機材料を成膜して、その表面をラビングすることにより、液晶分子に対して略水平配向処理が施されたものや、SiOx酸化シリコンなどの無機材料を気相成長法を用いて成膜して、液晶分子に対して略垂直配向させたものが挙げられる。図3に示すように、液晶装置100は、少なくとも表示領域Eにおいて互いに絶縁されて直交する複数の走査線3aおよび複数のデータ線6aと、容量線3bとを有する。走査線3aが延在する方向がX方向であり、データ線6aが延在する方向がY方向である。走査線3aとデータ線6aならびに容量線3bと、これらの信号線類により区分された領域に、画素電極16cと、TFT30と、容量素子16とが設けられ、これらが画素Pの画素回路を構成している。走査線3aはTFT30のゲートに電気的に接続され、データ線6aはTFT30のデータ線側ソースドレイン領域に電気的に接続されている。画素電極16cは、TFT30の画素電極側ソースドレイン領域に電気的に接続されている。データ線6aは、データ線駆動回路22図1参照に接続されており、データ線駆動回路22から供給される画像信号D1,D2,...,Dnを画素Pに供給する。走査線3aは、走査線駆動回路24図1参照に接続されており、走査線駆動回路24から供給される走査信号SC1,SC2,...,SCmを各画素Pに供給する。データ線駆動回路22からデータ線6aに供給される画像信号D1~Dnは、この順に線順次で供給してもよく、互いに隣り合う複数のデータ線6a同士に対してグループごとに供給してもよい。走査線駆動回路24は、走査線3aに対して、走査信号SC1~SCmを所定のタイミングでパルス的に線順次で供給する。液晶装置100は、スイッチング素子であるTFT30が走査信号SC1~SCmの入力により一定期間だけオン状態とされることで、データ線6aから供給される画像信号D1~Dnが所定のタイミングで画素電極16cに書き込まれる構成となっている。そして、画素電極16cを介して液晶層15に書き込まれた所定レベルの画像信号D1~Dnは、画素電極16cと液晶層15を介して対向配置された共通電極31との間で一定期間保持される。保持された画像信号D1~Dnがリークするのを防止するため、画素電極16cと共通電極31との間に形成される液晶容量と並列に容量素子16が接続されている。容量素子16は、TFT30の画素電極側ソースドレイン領域と容量線3bとの間に設けられている。容量素子16は、透明導電膜からなる容量電極および画素電極16cとの間に誘電体層を有するものである。このような液晶装置100は、例えば透過型であって、画素Pが非駆動時に明表示となるノーマリーホワイトモードや、非駆動時に暗表示となるノーマリーブラックモードの光学設計が採用される。光の入射側と射出側とにそれぞれ偏光素子が光学設計に応じて配置されて用いられる。図4は、液晶装置における画素の構成を示す模式平面図である。図5及び図6は、画素の一部分の構成を示す模式平面図である。図7aは、図4~図6に示す画素のA-A’線に沿う模式断面図である。図7bは、図6に示す画素のB-B’線に沿う拡大断面図である。以下、画素の平面的な構造と断面構造について、図4~図7を参照しながら説明する。なお、図5は、画素Pのうちデータ線6aから容量電極16aまでの層を示す模式平面図である。図6は、画素電極16cの層を示す模式平面図である。図4に示すように、液晶装置100における画素Pは、例えば、平面的に略四角形の開口領域を有する。開口領域は、X方向とY方向とに延在し格子状に設けられた遮光性の非開口領域により囲まれている。X方向に延在する非開口領域には、走査線3aが設けられている。走査線3aは、遮光性の導電部材が用いられており、走査線3aによって非開口領域の少なくとも一部が構成されている。遮光性の導電材料としては、例えば、Wタングステン、Tiチタン、TiN窒化チタン等が挙げられる。同じく、Y方向に延在する非開口領域には、データ線6aが設けられている。データ線6aも遮光性の導電部材が用いられており、これらによって非開口領域の少なくとも一部が構成されている。非開口領域は、素子基板10側に設けられた上記信号線類によって構成されるだけでなく、対向基板20側において格子状にパターニングされた遮光層18図1参照などによっても構成することができる。非開口領域の交差部走査線3aとデータ線6aとの交差部付近には、図3に示したTFT30が設けられている。遮光性を有する非開口領域の交差部付近にTFT30を設けることにより、TFT30の光誤動作を防止すると共に、開口領域における開口率を確保している。具体的には、図4に示すように、TFT30は、データ線側ソースドレイン領域30sと、画素電極側ソースドレイン領域30dと、チャネル領域30cと、を有する半導体層30aを備えている。半導体層30aは、上記交差部を通過して、走査線3aに沿うように配置されている。データ線側ソースドレイン領域30sは、X方向に突出した部分に設けられたコンタクトホールCNT41によって、データ線6aと電気的に接続されている。画素電極側ソースドレイン領域30dは、X方向に突出した部分に設けられたコンタクトホールCNT42によって、中継層51と電気的に接続されている。更に、TFT30は、交差部においてデータ線6aに沿うようにゲート電極30gが設けられている。ゲート電極30gは、Y方向に延在した部分が平面的にチャネル領域30cと重なっている。また、ゲート電極30gは、Y方向に延在した一部分と走査線3aとの間に設けられたコンタクトホールCNT43によって、電気的に走査線3aと接続している図示省略。走査線3aは半導体層30aより下層側に配置されているので、走査線3aをTFT30の半導体層30aよりも幅広に形成することによって、液晶プロジェクター等からの光に対して、TFT30のチャネル領域30cを殆ど或いは完全に遮光できる。その結果、液晶装置100の動作時に、TFT30における光リーク電流が低減され、コントラスト比を向上させることができ、高品位の画像表示が可能となる。データ線6a及び走査線3aは、各々のY方向及びX方向に延在している。各画素Pは、データ線6a及び走査線3aによって区分けされている。画素電極16cは、画素P毎に島状に形成されており、走査線3aやデータ線6aと外縁部とが平面的に重なるように設けられている。各画素Pは、データ線6a及び走査線3aによってマトリックス状に区分けされており、各画素Pの端部がデータ線6a及び走査線3aに部分的に重なるように形成されている。図5及び図6に示すように、容量素子16は、容量電極16a及び画素電極16cが相互に重なる領域に形成されている。容量電極16aは、例えば、ITO等の透明導電材料から構成されており、画素電極16cと共に、容量素子16における一対の容量電極を構成している。容量電極16aは、表示領域Eの略全体に重なって配置されている。容量電極16aは、画素電極16cより下層側に形成されており、画素P毎に開口部52を有している。開口部52の内側には、画素電極16cと画素電極側ソースドレイン領域30d図7参照間を電気的に接続するコンタクトホールが形成されている。次に、図7を参照して、画素Pの構造について、さらに詳しく説明する。図7に示すように、第1基板11上には、走査線3aが設けられている。走査線3aは、遮光性を有し、例えば、Alアルミニウム、Tiチタン、Crクロム、Wタングステン、Taタンタル、Moモリブデンなどの金属のうちの少なくとも1つを含む金属単体、合金、金属シリサイド、ポリシリサイド、ナイトライド、あるいはこれらが積層されたものを用いることができる。走査線3a上には、第1基板11及び走査線3aを覆うように、例えば、酸化シリコンなどからなる下地絶縁層11aが設けられている。更に、下地絶縁層11a上には、島状に半導体層30aが設けられている。半導体層30aは、例えば、多結晶シリコン膜からなり、不純物イオンが注入されて、データ線側ソースドレイン領域30s、チャネル領域30c、画素電極側ソースドレイン領域30dを有する。半導体層30a上には、半導体層30a及び下地絶縁層11aを覆うように、第1層間絶縁層ゲート絶縁層11bが形成される。更に、第1層間絶縁層11bを挟んでチャネル領域30cに対向する位置にゲート電極30gが設けられている。ゲート電極30g上には、ゲート電極30g及び第1層間絶縁層11bとを覆うようにして第2層間絶縁層11cが設けられている。更に、平面的に半導体層30aの端部と重なる位置に、第1層間絶縁層11b及び第2層間絶縁層11cを貫通する2つのコンタクトホールCNT41,CNT42が設けられている。具体的には、コンタクトホールCNT41及びコンタクトホールCNT42を埋めると共に第2層間絶縁層11cを覆うようにAlアルミニウムなどの遮光性の導電部材料を用いて導電膜を成膜し、これをパターニングすることにより、コンタクトホールCNT41、コンタクトホールCNT42、及びコンタクトホールCNT42を介して画素電極側ソースドレイン領域30dに繋がる中継層51が形成される。中継層51は、データ線6aと共にTFT30を遮光している。更に、中継層51は、TFT30及び画素電極16c間の一部を電気的に接続している。中継層51上には、中継層51及び第2層間絶縁層11cを覆うようにして、第3層間絶縁層11dが設けられている。第3層間絶縁層11dには、平面的にコンタクトホールCNT41の一部と重なるようにコンタクトホールCNT43が設けられ、更に、中継層51の一部と重なるようにコンタクトホールCNT44が設けられている。具体的には、コンタクトホールCNT43,CNT44を埋めると共に第3層間絶縁層11dを覆うように、Alアルミニウムなどの遮光性の導電部材料を用いて導電膜を成膜し、これをパターニングすることにより、データ線6a及びコンタクトホールCNT43,CNT44が形成される。データ線6a上には、データ線6a及び第3層間絶縁層11dを覆うように、第4層間絶縁層11eが設けられている。第4層間絶縁層11eは、例えば、シリコンの酸化物や窒化物からなり、TFT30などを覆うことによって生ずる表面の凹凸を平坦化する平坦化処理が施される。平坦化処理の方法としては、例えば、化学的機械的研磨処理ChemicalMechanicalPolishing:CMP処理やスピンコート処理などが挙げられる。また、第4層間絶縁層11eには、平面的にコンタクトホールCNT44の一部と重なるように、コンタクトホールCNT45が設けられている。また、第4層間絶縁層11eの一部の領域非開口領域の一部の表面には、窪み55が設けられている。窪み55は、図5に示すように、画素P間において平面的に略十字形状に形成されている。言い換えれば、画素Pを囲むように略十字形状の窪み55が複数形成されている。なお、窪み55についての詳細は、後述する。第4層間絶縁層11e上には、容量素子16を構成する容量電極16aが設けられている。具体的には、コンタクトホールCNT45を埋めると共に第4層間絶縁層11eを覆うようにITOなどの透明導電膜を成膜し、これをパターニングすることにより、コンタクトホールCNT45及び容量電極16aが形成される。容量電極16a上には、容量電極16a及び第4層間絶縁層11eを覆うように第5層間絶縁層11fを成膜し、これをパターニングすることにより、表示領域Eの第5層間絶縁層11fを除去する。第5層間絶縁層11f上には、第5層間絶縁層11f及び露出した容量電極16aを覆うように、容量素子70を構成する誘電体層16bが設けられている。誘電体層16bは、例えば、他の誘電体層より相対的に誘電率が高いアルミナで構成されており、表示領域Eにおいて、容量電極16a及び画素電極16cと共に容量素子16を構成している。アルミナは、他の誘電材料に比べて相対的に誘電率が高いため、容量素子16のサイズが一定である場合に設定可能な容量値を高めることが可能である。なお、誘電体層16bの膜厚が薄いほうが、容量素子16の容量値を高めるためにはより好ましい。第5層間絶縁層11f及び誘電体層16bにおける、コンタクトホールCNT45の一部と平面的に重なる領域には、コンタクトホールCNT46が設けられている。更に、誘電体層16b上には、画素電極16cが設けられている。具体的には、コンタクトホールCNT46を埋めると共に誘電体層16bを覆うようにITOなどの透明導電膜を成膜し、これをパターニングすることにより、コンタクトホールCNT46及び画素電極16cが形成される。画素電極16cは、コンタクトホールCNT46,CNT45,CNT44、及び中継層51、コンタクトホールCNT42を介して、画素電極側ソースドレイン領域30dに電気的に接続されている。容量素子16は、各々が透明な容量電極16a、誘電体層16b、及び画素電極16cによって構成されているため、開口領域を狭めることもなく、画素Pのうち表示領域Eが占める割合である開口率を低下させることもない。次に、図7bに示すように、画素電極16c間における容量素子116の構成について説明する。画素電極16c間の容量素子116は、第4層間絶縁層11eの表面に窪み55を有し、窪み55及び第4層間絶縁層11eを覆うように容量電極16aが設けられている。更に、窪み55の中、及びその上方が盛り上げるように、第5層間絶縁層11fがパターニングされて設けられている。以降、この部分の第5層間絶縁層11f絶縁膜を、絶縁部11f1と称する。絶縁部11f1上には、絶縁部11f1及び容量電極16aを覆うように誘電体層16bが設けられている。誘電体層16b上には、画素電極16cが設けられており、隣り合う画素電極間を境に画素電極16c1と画素電極16c2とが別々に設けられている。具体的には、窪み55の深さH1は、例えば、100nm~400nmである。絶縁部11f1の盛り上がった高さH2は、例えば、150nmである。また、画素電極16c1と画素電極16c2との隙間L1は、例えば、0.7μmである。窪み55に成膜された容量電極16aの底面底部の幅L2は、例えば、0.8μmである。画素電極16c1,16c2の盛り上がった幅L3は、例えば、0.25μmである。このように、平面的に画素電極16c間と重なる領域の容量電極16aの表面に窪み55を設け、画素電極16cと容量電極16aとの距離を離すことにより、画素電極16c1と画素電極16c2との間から、画素電極16cと容量電極16a間で発生する電界が漏れることを抑えることが可能となる。よって、液晶層15が電界の影響を受けて配向が乱れることを抑えることができる。また、画素電極16c1と画素電極16c2との間の隙間L1は、画素電極16cの厚みに絶縁部11f1の厚みを加えた長さ以下であることが好ましい。これによれば、画素電極16cと容量電極16aとの間で発生する電界を弱めることが可能となり、画素電極16c1と画素電極16c2との間から電界が漏れることを抑えることができる。<液晶装置の製造方法>図8は、液晶装置の製造方法を工程順に示すフローチャートである。図9及び図10は、液晶装置の製造方法の一部を示す模式断面図である。以下、液晶装置の製造方法を、図8~図10を参照しながら説明する。なお、素子基板上に設けられた各層を含めて素子基板と称する場合がある。また、対向基板上に設けられた各層を含めて対向基板と称する場合がある。最初に、素子基板10側の製造方法を説明する。ステップS11では、ガラス基板などからなる第1基板11上にTFT30等を形成する。具体的には、周知の成膜技術、フォトリソグラフィ技術及びエッチング技術を用いて、第1基板11上にTFT30などを形成する。ステップS12窪み形成工程では、第1基板11上の第4層間絶縁層11eの表面に窪み55を形成する。具体的には、図9aに示すように、第4層間絶縁層11eの表面に、例えば、エッチング処理を施して窪み55を形成する。ステップS13では、窪み55を有する第4層間絶縁層11eを覆うように容量電極16aを形成する図9a参照。容量電極16aの厚みは、例えば、50nm~140nmである。ステップS14絶縁膜形成工程では、窪み55の中及びその上方に絶縁部11f1を形成する。具体的には、まず、図9bに示すように、容量電極16aを覆うように第5層間絶縁層11f絶縁膜前駆体を成膜する。第5層間絶縁層11fの製造方法としては、例えば、CVDChemicalVaporDeposition法を用いて製造することができる。このときの第5層間絶縁層11fの厚みとしては、例えば、800nmである。次に、図9cに示すように、第5層間絶縁層11fの上面を平坦化する。平坦化処理の方法としては、例えば、エッチバック処理法や化学的機械的研磨処理ChemicalMechanicalPolishing:CMP処理、エッチング処理法などが挙げられる。このときの第5層間絶縁層11fの厚みとしては、例えば、上記したように150nmである。次に、図10dに示すように、第5層間絶縁層11fをパターニングして、絶縁部11f1を形成する。これにより、窪み55及びその周辺の上方を絶縁部11f1で盛り上げることができる。ステップS15誘電体層形成工程では、誘電体層16bを形成する。具体的には、図10dに示すように、絶縁部11f1及び容量電極16aを覆うように、誘電体層16bを成膜する。ステップS16画素電極形成工程では、画素電極16cを形成する。具体的には、図10eに示すように、誘電体層16bを覆うように、画素電極16cを成膜する。画素電極16cの厚みは、例えば、50nm~140nmである。その後、図10fに示すように、画素電極16cをパターニングして画素P間を分断する。つまり、画素P間に形成した窪み55の上方に、誘電体層16bを覆うように、画素電極16c1と画素電極16c2とが形成される。このように、画素P間に窪み55を設け、画素電極16cと容量電極16aとの距離を離すことにより、画素電極16c1と画素電極16c2との間に、画素電極16cと容量電極16a間で発生する電界漏れを抑えることが可能となる。よって、液晶層15が電界の影響を受けて配向が乱れることを抑えることができる。なお、図7bに示すように、画素電極間画素電極16c1,16c2間の隙間L1に対して窪み55の底部の幅L2が大きい場合、電界が漏れることによる影響は少ないが、窪み55を第5層間絶縁層11fで埋めたとき表面に窪みができやすい。また、隙間L1を広くしていくと、電界の漏れによる影響が大きくなる。よって、電界が漏れることによる影響や第5層間絶縁層11fの成膜状況などから、隙間L1や幅L2を決めることが望ましい。ステップS17では、画素電極16cの上方に配向膜28を形成する。配向膜28の製造方法としては、例えば、酸化シリコンSiO2などの無機材料を斜方蒸着する斜方蒸着法が用いられる。以上により、素子基板10側が完成する。次に、対向基板20側の製造方法を説明する。まず、ステップS21では、ガラス基板等の透光性材料からなる第2基板12上に、周知の成膜技術、フォトリソグラフィ技術及びエッチング技術を用いて、共通電極31を形成する。ステップS22では、共通電極31上に配向膜32を形成する。配向膜32の製造方法は、配向膜28と場合と同様であり、例えば、斜方蒸着法を用いて形成する。以上により、対向基板20側が完成する。次に、素子基板10と対向基板20とを貼り合わせる方法を説明する。ステップS31では、素子基板10上にシール材14を塗布する。詳しくは、素子基板10とディスペンサー吐出装置でも可能との相対的な位置関係を変化させて、素子基板10における表示領域Eの周縁部に表示領域Eを囲むようにシール材14を塗布する。ステップS32では、素子基板10と対向基板20とを貼り合わせる。具体的には、素子基板10に塗布されたシール材14を介して素子基板10と対向基板20とを貼り合わせる。より具体的には、互いの基板10,20の平面的な縦方向や横方向の位置精度を確保しながら行う。ステップS33では、液晶注入口図示せずから構造体の内部に液晶を注入し、その後、液晶注入口を封止する。封止には、例えば、樹脂等の封止材が用いられる。以上により、液晶装置100が完成する。<電子機器の構成>図11は、上記した液晶装置を備えた電子機器としての投射型表示装置の構成を示す概略図である。以下、液晶装置を備えた投射型表示装置の構成を、図11を参照しながら説明する。図11に示すように、本実施形態の電子機器としての投射型表示装置1000は、システム光軸Lに沿って配置された偏光照明装置1100と、光分離素子としての2つのダイクロイックミラー1104,1105と、3つの反射ミラー1106,1107,1108と、5つのリレーレンズ1201,1202,1203,1204,1205と、3つの光変調手段としての透過型の液晶ライトバルブ1210,1220,1230と、光合成素子としてのクロスダイクロイックプリズム1206と、投射レンズ1207とを備えている。偏光照明装置1100は、超高圧水銀灯やハロゲンランプなどの白色光源からなる光源としてのランプユニット1101と、インテグレーターレンズ1102と、偏光変換素子1103とから概略構成されている。ダイクロイックミラー1104は、偏光照明装置1100から射出された偏光光束のうち、赤色光Rを反射させ、緑色光Gと青色光Bとを透過させる。もう1つのダイクロイックミラー1105は、ダイクロイックミラー1104を透過した緑色光Gを反射させ、青色光Bを透過させる。ダイクロイックミラー1104で反射した赤色光Rは、反射ミラー1106で反射した後にリレーレンズ1205を経由して液晶ライトバルブ1210に入射する。ダイクロイックミラー1105で反射した緑色光Gは、リレーレンズ1204を経由して液晶ライトバルブ1220に入射する。ダイクロイックミラー1105を透過した青色光Bは、3つのリレーレンズ1201,1202,1203と2つの反射ミラー1107,1108とからなる導光系を経由して液晶ライトバルブ1230に入射する。液晶ライトバルブ1210,1220,1230は、クロスダイクロイックプリズム1206の色光ごとの入射面に対してそれぞれ対向配置されている。液晶ライトバルブ1210,1220,1230に入射した色光は、映像情報映像信号に基づいて変調されクロスダイクロイックプリズム1206に向けて射出される。このプリズムは、4つの直角プリズムが貼り合わされ、その内面に赤色光を反射する誘電体多層膜と青色光を反射する誘電体多層膜とが十字状に形成されている。これらの誘電体多層膜によって3つの色光が合成されて、カラー画像を表す光が合成される。合成された光は、投射光学系である投射レンズ1207によってスクリーン1300上に投射され、画像が拡大されて表示される。液晶ライトバルブ1210は、上述した液晶装置100が適用されたものである。液晶装置100は、色光の入射側と射出側とにおいてクロスニコルに配置された一対の偏光素子の間に隙間を置いて配置されている。他の液晶ライトバルブ1220,1230も同様である。このような投射型表示装置1000によれば、上記した液晶装置100が採用された液晶モジュールを介すことによって、表示品質を向上させることが可能な電子機器を提供することができる。以上詳述したように、本実施形態の液晶装置100、液晶装置100の製造方法、及び電子機器によれば、以下に示す効果が得られる。1本実施形態の液晶装置100によれば、平面的に隣り合う画素電極16c1,16c2間に相当する領域の第4層間絶縁層11eの表面に窪み55を設け、絶縁部11f1を挟んで誘電体層16b及び画素電極16cが設けられているので、その上層にある画素電極16c1,16c2から窪み55の底部までの距離を、窪み55を設けない場合と比較して長くすることができる。よって、画素電極16c1,16c2と容量電極16a間で発生する電界を弱めることが可能となり、画素電極16c1,16c2間から液晶層15に電界が漏れることを抑えることができる。その結果、液晶層15が電界の影響を受けて配向が乱れることを抑えることができる。2本実施形態の液晶装置100によれば、画素電極16c間の隙間L1隣り合う画素電極16c1,16c2の端部と端部との幅より窪み55の底の幅L2の方が広いので、画素電極16cの端部から容量電極16aまでの距離を離すことが可能となる。よって、画素電極16cと容量電極16aとの間で発生する電界を弱めることが可能となり、画素電極16c1,16c2間から液晶層15に電界が漏れることを抑えることができる。3本実施形態の液晶装置100の製造方法によれば、平面的に隣り合う画素電極16c1,16c2間に相当する領域の第4層間絶縁層11eの表面に窪み55を形成し、絶縁部11f1を挟んで誘電体層16b及び画素電極16cを形成するので、その上層にある画素電極16c1,16c2から窪み55の底部までの距離を、窪み55を設けない場合と比較して長くすることができる。よって、画素電極16c1,16c2と容量電極16a間で発生する電界を弱めることが可能となり、画素電極16c1,16c2間から液晶層15に電界が漏れることを抑えることができる。その結果、液晶層15が電界の影響を受けて配向が乱れることを抑えることができる。4本実施形態の電子機器によれば、上記に記載の液晶装置100を備えているので、液晶層15が電界の影響を受けて配向が乱れることを抑え、表示品質を向上させることが可能な電子機器を提供することができる。第2実施形態<液晶装置の構成>図12は、第2実施形態の液晶装置の一部の構造を示す模式断面図である。以下、第2実施形態の液晶装置の構造について、図12を参照しながら説明する。第2実施形態の液晶装置200は、上述の第1実施形態と比べて、容量素子216の構造が異なり、その他の構成については概ね同様である。このため第2実施形態では、第1実施形態と異なる部分について詳細に説明し、その他の重複する部分については適宜説明を省略する。図12に示すように、第2実施形態の液晶装置200は、第1実施形態と同様に、画素P間に窪み55を有する容量素子216が設けられている。画素P間の容量素子216は、第4層間絶縁層11eに窪み55を有し、窪み55及び第4層間絶縁層11eを覆うように容量電極16aが設けられている。そして、第2実施形態では、窪み55の中のみに絶縁部211f1が設けられている。絶縁部211f1上には、絶縁部211f1及び容量電極16aを覆うように誘電体層216bが設けられている。誘電体層216b上には、画素電極216cが設けられており、隣り合う画素電極間を境に画素電極216c1と画素電極216c2とが別々に設けられている。第2実施形態の液晶装置200の製造方法は、略第1実施形態の製造方法と同様である。異なる部分としては、窪み55の中に容量電極16aを成膜した後、窪み55の中のみに絶縁部211f1を形成する。具体的には、容量電極16aを覆うように第5層間絶縁層211fを成膜する。次に、第5層間絶縁層11fの上面を平坦化する。平坦化処理の方法としては、例えば、エッチバック法やCMP処理などが挙げられる。また、ウエットエッチングを行って容量電極16aの表面を除去するようにしてもよい。このとき、絶縁部211f1の高さとして、容量電極16aの表面までの高さにする。次に、絶縁部211f1及び容量電極16aを覆うように、誘電体層216bを形成する。その後、誘電体層216bを覆うように、画素電極216c1と画素電極216c2とをパターニングして形成する。以上詳述したように、第2実施形態の液晶装置200によれば、以下に示す効果が得られる。5第2実施形態の液晶装置200によれば、容量電極16aの上面と、絶縁部211f1の上面との高さを合わせたので、その上に形成する誘電体層216bと画素電極216c216c1,216c2とを平坦に形成することが可能となる。よって、液晶層15における液晶の配向が乱れることを抑えることができる。なお、本発明は、上記した実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨あるいは思想に反しない範囲で適宜変更可能であり、本発明の技術範囲に含まれるものである。また、以下のような形態で実施することもできる。変形例1上記した第1実施形態のように、窪み55の上は、絶縁部11f1を介して誘電体層16bを成膜する構造に限定されず、例えば、図13に示すようにしてもよい。図13は、画素P間における容量素子の構造を示す拡大断面図である。図13に示す液晶装置500のように、窪み55の中に成膜された容量電極16aの上には、容量電極16aを覆うように、誘電体層516bが設けられている。誘電体層516b上における窪み55の上方には、絶縁部11f1が設けられている。この場合においても、画素電極16c1,16c2と容量電極16aとの距離を離すことができ、画素電極16c1と画素電極16c2との間から、画素電極16cと容量電極16a間で発生する電界が液晶層15に漏れることを抑えることが可能となる。よって、液晶層15が電界の影響を受けて配向が乱れることを抑えることができる。変形例2上記した第2実施形態のように、窪み55の上は、絶縁部211f1を介して誘電体層216bを成膜する構造に限定されず、例えば、図14に示すようにしてもよい。図14は、画素P間における容量素子の構造を示す拡大断面図である。図14に示す液晶装置600のように、窪み55の中に成膜された容量電極16aの上には、容量電極16aを覆うように、誘電体層616bが設けられている。誘電体層616b上における窪み55の上方には、絶縁部211f1が設けられている。この場合においても、画素電極216c1,216c2と容量電極16aとの距離を離すことができ、画素電極216c1と画素電極216c2との間から、画素電極216cと容量電極16a間で発生する電界が液晶層15に漏れることを抑えることが可能となる。よって、液晶層15が電界の影響を受けて配向が乱れることを抑えることができる。変形例3上記したように、窪み55の形状は、画素P間において十字形状に形成することに限定されず、例えば、画素P間において平面的に走査線3aに沿う方向に延在して設けるようにしてもよい。また、画素P間において平面的にデータ線6aに沿う方向に延在して設けるようにしてもよい。変形例4上記したように、第4層間絶縁層11eに形成した窪み55の上に容量電極16aを成膜することに限定されず、例えば、窪み55の上に吸湿性を有するBSG膜を成膜し、その上に容量電極16aを成膜するようにしてもよい。具体的には、BSG膜の厚みは、例えば、50nm~75nmである。変形例5上記したように、電子機器として投射型表示装置1000プロジェクターを例に説明してきたが、これに限定されず、例えば、ビューワー、ビューファインダー、ヘッドマウントディスプレイなどに適用するようにしてもよい。また、液晶テレビ、携帯電話、電子手帳、ワードプロセッサー、ビューファインダー型又はモニター直視型のビデオテープレコーダー、ワークステーション、モバイル型のパーソナルコンピューター、テレビ電話、POS端末、ページャー、電卓、タッチパネルなどの各種電子機器、また、電子ペーパーなどの電気泳動装置、カーナビゲーション装置等に適用するようにしてもよい。"