半導体基板と、前記半導体基板に行列状に配置された複数の画素と、前記複数の画素の列毎に設けられた列信号線と、前記複数の画素の列毎に設けられ、前記複数の画素にリセット電位を与えるリセットドレイン線とを備える固体撮像装置であって、前記画素は、増幅トランジスタ、選択トランジスタ、リセットトランジスタおよび光電変換部を有し、前記光電変換部は、前記半導体基板の上方に形成された光電変換膜と、前記光電変換膜の前記半導体基板側の面に形成された画素電極と、前記光電変換膜の前記画素電極と反対側の面に形成された透明電極とを有し、前記増幅トランジスタは、前記画素電極に接続されたゲートを有し、前記画素電極の電位に応じた信号電圧を、前記選択トランジスタを介して列信号線に出力し、前記リセットトランジスタのソースは前記画素電極に接続され、前記リセットトランジスタのドレインは前記リセットドレイン線に接続され、第1フレームと、前記第1フレームに続く第2フレームとの撮像において、前記第1フレームの水平ブランキング期間終了後且つ前記第2フレームの電子シャッタ駆動前の所定の期間、前記リセットトランジスタをオンすることを特徴とする固体撮像装置。請求項1に記載の固体撮像装置であって、前記所定の期間は、前記第1フレームの水平ブランキング期間終了後から、前記第2フレームの電子シャッタ駆動前までの、全ての期間であることを特徴とする固体撮像装置。請求項1に記載の固体撮像装置であって、前記第1フレームの水平ブランキング期間終了後且つ前記第2フレームの電子シャッタ駆動前に、前記リセットトランジスタのオンオフを複数回行うことを特徴とする固体撮像装置。半導体基板と、前記半導体基板に行列状に配置された複数の画素と、前記複数の画素の列毎に設けられた列信号線と、前記複数の画素の列毎に設けられ、前記複数の画素にリセット電位を与えるリセットドレイン線とを備える固体撮像装置の駆動方法であって、前記画素は、増幅トランジスタ、選択トランジスタ、リセットトランジスタおよび光電変換部を有し、前記光電変換部は、前記半導体基板の上方に形成された光電変換膜と、前記光電変換膜の前記半導体基板側の面に形成された画素電極と、前記光電変換膜の前記画素電極と反対側の面に形成された透明電極とを有し、前記増幅トランジスタは、前記画素電極に接続されたゲートを有し、前記画素電極の電位に応じた信号電圧を、前記選択トランジスタを介して列信号線に出力し、前記リセットトランジスタのソースは前記画素電極に接続され、前記リセットトランジスタのドレインは前記リセットドレイン線に接続され、第1フレームと、前記第1フレームに続く第2フレームとの撮像において、前記第1フレームの水平ブランキング期間終了後且つ前記第2フレームの電子シャッタ駆動前の所定の期間、前記リセットトランジスタをオンすることを特徴とする固体撮像装置の駆動方法。請求項4に記載の固体撮像装置であって、前記所定の期間は、前記第1フレームの水平ブランキング期間終了後から、前記第2フレームの電子シャッタ駆動前までの、全ての期間であることを特徴とする固体撮像装置の駆動方法。請求項4に記載の固体撮像装置であって、前記第1フレームの水平ブランキング期間終了後且つ前記第2フレームの電子シャッタ駆動前に、前記リセットトランジスタのオンオフを複数回行うことを特徴とする固体撮像装置の駆動方法。特許文献2に示されたような方法で残留電荷を生じないようにする場合、光照射機構が必要となり、固体撮像装置の小型化が求められている現状では、実現が困難である。このような課題を鑑み、本発明は、光照射機構を必要とせず、光電変換部の残留電荷を低減することを目的とする。本発明は、前記の目的を達成する一手段として、以下の構成を備える。上記課題を解決するために本発明の固体撮像装置は、半導体基板と、前記半導体基板に行列状に配置された複数の画素と、前記複数の画素の列毎に設けられた列信号線と、前記複数の画素の列毎に設けられ、前記複数の画素にリセット電位を与えるリセットドレイン線とを備える固体撮像装置であって、前記画素は、増幅トランジスタ、選択トランジスタ、リセットトランジスタおよび光電変換部を有し、前記光電変換部は、前記半導体基板の上方に形成された光電変換膜と、前記光電変換膜の前記半導体基板側の面に形成された画素電極と、前記光電変換膜の前記画素電極と反対側の面に形成された透明電極とを有し、前記増幅トランジスタは、前記画素電極に接続されたゲートを有し、前記画素電極の電位に応じた信号電圧を、前記選択トランジスタを介して列信号線に出力し、前記リセットトランジスタのソースは前記画素電極に接続され、前記リセットトランジスタのドレインは前記リセットドレイン線に接続され、第1フレームと、前記第1フレームに続く第2フレームとの撮像において、前記第1フレームの水平ブランキング期間終了後且つ前記第2フレームの電子シャッタ駆動前の所定の期間、前記リセットトランジスタをオンすることを特徴とする。また、好ましくは、前記所定の期間は、前記第1フレームの水平ブランキング期間終了後から、前記第2フレームの電子シャッタ駆動前までの、全ての期間であることを特徴とする。また、好ましくは、前記第1フレームの水平ブランキング期間終了後且つ前記第2フレームの電子シャッタ駆動前に、前記リセットトランジスタのオンオフを複数回行うことを特徴とする。また、上記課題を解決するために本発明の固体撮像装置の駆動方法は、半導体基板と、前記半導体基板に行列状に配置された複数の画素と、前記複数の画素の列毎に設けられた列信号線と、前記複数の画素の列毎に設けられ、前記複数の画素にリセット電位を与えるリセットドレイン線とを備える固体撮像装置の駆動方法であって、前記画素は、増幅トランジスタ、選択トランジスタ、リセットトランジスタおよび光電変換部を有し、前記光電変換部は、前記半導体基板の上方に形成された光電変換膜と、前記光電変換膜の前記半導体基板側の面に形成された画素電極と、前記光電変換膜の前記画素電極と反対側の面に形成された透明電極とを有し、前記増幅トランジスタは、前記画素電極に接続されたゲートを有し、前記画素電極の電位に応じた信号電圧を、前記選択トランジスタを介して列信号線に出力し、前記リセットトランジスタのソースは前記画素電極に接続され、前記リセットトランジスタのドレインは前記リセットドレイン線に接続され、第1フレームと、前記第1フレームに続く第2フレームとの撮像において、前記第1フレームの水平ブランキング期間終了後且つ前記第2フレームの電子シャッタ駆動前の所定の期間、前記リセットトランジスタをオンすることを特徴とする。本発明によれば、積層膜の残留電荷を排出し、残像を抑制することが出来る。以下、本発明の実施の形態における固体撮像装置およびカメラシステムについて、図面を参照しながら説明する。なお、図面において、実質的に同一の構成、動作、および効果を表す要素については、同一の符号を付す。また、以下において記述される数値は、すべて本発明を具体的に説明するために例示するものであり、本発明は例示された数値に制限されない。さらに、構成要素間の接続関係は、本発明を具体的に説明するために例示するものであり、本発明の機能を実現する接続関係はこれに限定されない。さらにまた、FETのソース電極およびドレイン電極は同一の構造および機能である場合が殆どであり、明確に区別されないことも多いが、以下の説明では便宜上、信号が入力される電極をドレイン電極、出力される電極をソース電極と表記する。第1の実施形態図1は本実施形態に係る積層型の固体撮像装置のチップ構成を示している。図2Aは画素部43およびその周辺回路の構成の詳細を示している。図2Bは単位画素42の断面図を示している。図2Cは行走査回路33およびマルチプレクサ回路41の構成の詳細の一例を示している。図3は、本実施の形態に係る固体撮像装置の回路図である。なお、図2Aにおいて、単位画素42は2行2列分だけ記載されているが、単位画素42の行数及び列数は任意に設定されてよい。図1に示すように、固体撮像装置つまりセンサチップ52は、画素リセット信号線7、画素アドレス信号線8、垂直信号線9、リセットドレイン線16、列選択トランジスタ27、列走査回路水平走査部29、水平信号線30、出力アンプ31、行走査回路垂直走査部33、マルチプレクサ回路MUX41、VOUT端子32、画素部43、CDSCorrelatedDoubleSampling回路45、タイミング制御回路50および蓄積ダイオード初期化電圧発生回路53を備える。画素部43では、複数の単位画素42が半導体基板で行列状に配置され、単位画素42の列毎に垂直信号線9が設けられている。センサチップ52内において、画素部43の単位画素42は行走査回路33とマルチプレクサ回路41とによって選択される。図2Aに示すように、各単位画素42は、光電変換部1と、一端が光電変換部1と接続された蓄積部2と、ソースが垂直信号線9と接続され、ドレインが電源線6と接続され、ゲートが蓄積部2と接続された増幅トランジスタ4と、ゲートが画素リセット信号線7に接続され、ドレインがリセットドレイン線16と接続されたリセットトランジスタ3と、増幅トランジスタ4と直列に接続された選択トランジスタ5とを有している。なお、選択トランジスタ5は、増幅トランジスタ4のソースと垂直信号線9との間に挿入されているが、増幅トランジスタ4のドレインと電源線6との間に挿入されてもよい。図2Bに示すように、シリコンからなる半導体基板71に増幅トランジスタ4、選択トランジスタ5及びリセットトランジスタ3が形成されている。増幅トランジスタ4は、ゲート電極72と、ドレインである拡散層73及びソースである拡散層74とを有している。選択トランジスタ5はゲート電極75と、ドレインである拡散層74及びソースである拡散層76とを有している。増幅トランジスタ4のソースと選択トランジスタ5のドレインとは、共通の拡散層74である。リセットトランジスタ3は、ゲート電極77と、ドレインである拡散層78及びソースである拡散層79とを有している。拡散層73と拡散層78とは素子分離領域80により分離されている。半導体基板71の上には、各トランジスタを覆うように絶縁膜84が形成されている。絶縁膜84の上には光電変換部1が形成されている。光電変換部1は、半導体基板の上方に形成されたアモルファスシリコン等からなる光電変換する光電変換膜81と、光電変換膜81の半導体基板71側の面に形成された画素電極82と、光電変換膜81の画素電極82と反対側の面に形成された透明電極83とを有する。画素電極82は、コンタクト85を介して増幅トランジスタ4のゲート電極72及びリセットトランジスタ3のソースである拡散層78と接続されている。画素電極82と接続された拡散層78は蓄積ダイオード蓄積部2として機能する。行走査回路33は、画素リセット信号線7および画素アドレス信号線8等を介して画素部43に種々のタイミング信号を供給する。列走査回路29は、列選択トランジスタ27に列選択信号28を供給することにより、画素部43の信号を順次水平信号線30へ読み出させる。出力アンプ31は、水平信号線30を介して伝達された信号を増幅してVOUT端子32に出力する。画素リセット信号線7は、リセット信号が伝達する信号線であり、対応する行の単位画素42の信号をリセットするために単位画素42の行ごとに設けられている。CDS回路45は、垂直信号線9毎に設けられ、対応する垂直信号線9における任意の異なる二つのタイミングにおける電位差、つまりリセット動作時の電位リセットトランジスタ3がオンしている時の垂直信号線9の電位と信号出力動作時の電位リセットトランジスタ3がオフしている時の垂直信号線9の電位との差に応じた信号をCDS出力ノード26から出力する。CDS回路45は、コンデンサ19および25と、サンプルトランジスタ制御信号21でオンオフが制御されるサンプルトランジスタ20と、クランプトランジスタ制御信号23でオンオフが制御され、クランプ信号線24と接続されたクランプトランジスタ22とを有する。垂直信号線9には、画素負荷トランジスタ制御線11でオンオフが制御される画素負荷トランジスタ10が接続されている。リセットドレイン線16には、画素リセット信号線7でオンオフが制御されるリセットトランジスタ3のドレインが接続されている。タイミング制御回路50は、行走査回路33に垂直走査信号40を供給し、マルチプレクサ回路41に行選択信号35およびリセット信号36を供給し、列走査回路29に水平走査信号39を供給する。マルチプレクサ回路41は、行選択信号35およびリセット信号36の画素部43への出力を制御する。マルチプレクサ回路41は、タイミング制御回路50と単位画素42との間に設けられ、リセット信号36を所定行の単位画素42に対応する画素リセット信号線7に選択的に供給し、行選択信号35を所定行の単位画素42に対応する画素アドレス信号線8に選択的に供給する。基準電圧発生回路51は、画素負荷トランジスタ制御線11に画素負荷トランジスタ制御信号LGを、クランプ信号線24にクランプ信号NCDCを、それぞれ供給する。リセットドレイン線16に接続された蓄積ダイオード初期化電圧発生回路53は、リセットドレイン線16に、単位画素42のリセット電位を供給する。次に、本実施の形態に係る固体撮像装置の動作を説明する。図4は、本実施の形態に係る固体撮像装置の動作を説明するためのタイミングチャートである。ここでは、あるフレームにおける一つの単位画素42の動作のみを示す。本実施の形態に係る固体撮像装置において、積層膜である光電変換部1により光が電気信号Sに変換されて、電気信号Sは蓄積部2で蓄えられる。本実施の形態では光が正の電気信号Sに変換される場合を想定しているので、蓄積部2の電位は上昇する。ここで、時刻T1において画素アドレス信号線8の電位をローレベルからハイレベルとし、選択トランジスタ5をオンにする。また、同じく時刻T1において画素負荷トランジスタ制御線11の電位をローレベルから上昇させることにより、この電気信号Sは、増幅トランジスタ4と画素負荷トランジスタ10とにより形成されるソースフォロア回路でインピーダンス変換され、垂直信号線9を介して、CDS回路45に入力される。時刻T1において、サンプルトランジスタ制御信号21およびクランプトランジスタ制御信号23をローレベルからハイレベルとし、CDS回路45で電気信号Sは一旦サンプルホールドされる。時刻T2において、クランプトランジスタ制御信号23をローレベルとする。次に、時刻T3において、画素リセット信号線7の電位をローレベルからハイレベルとし、リセットトランジスタ3がオンすると、先ほど蓄積部2で蓄えられた電気信号Sがリセット初期化され、蓄積部2の電位が降下する。次に、時刻T4において、画素リセット信号線7の電位をローレベルとする。リセット後の蓄積部2の電気信号Nは、垂直信号線9を介して、CDS回路45に入力される。CDS回路45では、電気信号Sと電気信号Nとが差分されて、差分がCDS出力ノード26に出力され、画素信号Pとして扱われる。次に、時刻T5において、画素アドレス信号線8および画素負荷トランジスタ制御線11の電位をローレベルとする。更に、サンプルトランジスタ制御信号21をローレベルとする。これにより、画素信号Pはコンデンサ25に蓄積される。時刻T5以降、列走査回路29からの列選択信号28により列選択トランジスタ27がオンすることで、先の画素信号Pは水平信号線30に読み出されて、出力アンプ31で増幅後にVOUT端子32から外部出力される。時刻T1から時刻T5までの、画素信号Pを読み出すために要する期間を水平ブランキング期間と称す。一般的なCMOS型固体撮像装置の場合、時刻T5以降次フレームの水平ブランキング期間までの間は、画素リセット信号線の電位はローレベルである。しかしながら、本実施の形態における固体撮像装置は、光電変換部1として積層膜を用いているため、時刻T3から時刻T4までの短時間のリセットでは積層膜に電荷が残留し、次フレームの撮像時に残像が生じる原因となる。そこで、残像抑制のため、時刻T5以降次フレームの水平ブランキング期間までの間において、所定の期間だけ画素リセット信号線7の電位をハイレベルとし、時刻T3から時刻T4までのリセットで排出されなかった積層膜の残留電荷を、次フレームの電子シャッタ駆動前に排出する。図5は、本実施の形態に係る固体撮像装置の残留電荷排出動作を説明するためのタイミングチャートである。あるフレームにおける水平ブランキング期間は時刻T1から時刻T5であり、次フレームにおける水平ブランキング期間は時刻T1’から時刻T5’である。時刻T5以降の所定の時刻T6において、画素リセット信号線7の電位をハイレベルとする。その後、次フレームの電子シャッタ駆動を行なう時刻T7まで画素リセット信号線7の電位をハイレベルのまま維持し、時刻T7において画素リセット信号線7の電位をハイレベルからローレベルとする。つまり、時刻T6から時刻T7まで、リセットトランジスタ3はオンしている。この駆動により、時刻T6から時刻T7まで、積層膜の残留電荷が排出される。時刻T7以降、蓄積部2への電気信号Sの蓄積が始まり、次フレームの時刻T3’に再び画素リセット信号線7の電位がハイレベルとなるまで電気信号Sは蓄積され続ける。すなわち、時刻T7から時刻T3’までの期間が、本実施の形態に係る固体撮像装置の露光期間である。このように、本実施の形態に係る固体撮像装置においては、時刻T6から時刻T7までの期間、画素リセット信号線7の電位をハイレベルとすることで、積層膜の残留電荷を排出し、次フレームの残像を抑制することが出来る。第2の実施形態以下、本発明の第2の実施形態に係る固体撮像装置について説明するが、第1の実施形態と異なる部分を中心に説明する。図6は、本実施の形態における固体撮像装置の残留電荷排出動作を説明するためのタイミングチャートである。時刻T5以降の所定の時刻T6において、画素リセット信号線7の電位をハイレベルとする。その後、次フレームの電子シャッタ駆動を行なう時刻T7までの期間において、画素リセット信号線7の電位を所定の期間ハイレベルに保つ動作を複数回行い、時刻T7において画素リセット信号線7の電位をハイレベルからローレベルとする。つまり、時刻T6から時刻T7まで、リセットトランジスタ3が複数回オンオフし、リセットトランジスタ3が所定の期間オンしている動作が複数回実現される。この駆動により、時刻T6から時刻T7までの期間において、積層膜の残留電荷が複数回排出される。このように、本実施の形態に係る固体撮像装置においては、時刻T6から時刻T7までの期間において、画素リセット信号線7の電位を所定の期間ハイレベルに保つ動作を複数回行うことで、積層膜の残留電荷を排出し、次フレームの残像を抑制することが出来る。また、第1の実施形態のように、時刻T6から時刻T7までの期間画素リセット信号線7の電位をハイレベルとし続ける場合と比較して、消費電力を削減することが出来る。第3の実施形態以下、本発明の第3の実施形態に係る固体撮像装置について説明するが、第1の実施形態と異なる部分を中心に説明する。図7は、本実施の形態における固体撮像装置の残留電荷排出動作を説明するためのタイミングチャートである。時刻T5以降の所定の時刻T6から次フレームの電子シャッタ駆動を行なう時刻T7まで、画素リセット信号線7にパルス状にハイレベルの電位を印加し、時刻T7において画素リセット信号線7の電位をローレベルとする。つまり、時刻T6から時刻T7まで、リセットトランジスタ3は、画素リセット信号線7の電位変化に応じて、短期間でのオンオフを繰り返す。この駆動により、時刻T6から時刻T7まで、積層膜の残留電荷が排出される。このように、本実施の形態に係る固体撮像装置においては、時刻T6から時刻T7までの期間において、画素リセット信号線7の電位をパルス状にハイレベルにすることで、積層膜の残留電荷を排出し、次フレームの残像を抑制することが出来る。また、第1の実施形態のように、時刻T6から時刻T7までの期間画素リセット信号線7の電位をハイレベルとし続ける場合と比較して、積層膜に残留する電荷に振動を加えて、より確実に残留電荷を排出することが出来る。第4の実施形態以下、本発明の第4の実施形態に係る固体撮像装置について説明するが、第1の実施形態と異なる部分を中心に説明する。図8は、本実施の形態における固体撮像装置の残留電荷排出動作を説明するためのタイミングチャートである。時刻T6から所定の期間、画素リセット信号線7の電位をパルス状にハイレベルとする。その後、次フレームの電子シャッタ駆動を行なう時刻T7までの期間において、画素リセット信号線7の電位を所定の期間パルス状にハイレベルとする動作を複数回行い、時刻T7において画素リセット信号線7の電位をハイレベルからローレベルとする。つまり、時刻T6から時刻T7までの間で複数回、画素リセット信号線7の電位変化に応じて、短期間でのオンオフを繰り返す。この駆動により、時刻T6から時刻T7までの期間において、積層膜の残留電荷が複数回排出される。このように、本実施の形態に係る固体撮像装置においては、時刻T6から時刻T7までの期間において、画素リセット信号線7の電位を所定の期間パルス状にハイレベルとする動作を複数回行うことで、積層膜の残留電荷を排出し、次フレームの残像を抑制することが出来る。また、第2の実施形態と比較して、パルス状に電位を変動させることで、積層膜に残留する電荷に振動を加えて、より確実に残留電荷を排出できる。また、第3の実施形態のように、時刻T6から時刻T7までの期間画素リセット信号線7の電位を変動し続ける場合と比較して、消費電力を削減することが出来る。以上、本発明の固体撮像装置について、実施の形態に基づいて説明したが、本発明はこの実施の形態に限定されるものではない。本発明の要旨を逸脱しない範囲内で当業者が思いつく各種変形を施したものも本発明の範囲内に含まれる。また、発明の趣旨を逸脱しない範囲で、複数の実施の形態における各構成要素を任意に組み合わせてもよい。