画素電極とコモン電極とTFTを有する画素がマトリクス状に形成されたTFT基板と、前記TFT基板と液晶層を挟んで対向基板が配置され、前記TFT基板と前記対向基板との間隔が前記対向基板に形成された柱状スペーサによって規定された液晶表示装置であって、TFT基板の上に前記画素電極が形成され、その上にゲート絶縁膜と無機パッシベーション膜がこの順で形成され、前記無機パッシベーション膜の上にスリットを有する前記コモン電極が形成され、前記コモン電極の上に配向膜が形成され、前記TFTのソース電極と前記画素電極とがゲート絶縁膜に形成された第1のスルーホールによって接続し、前記柱状スペーサが、前記TFT基板側と接する部分には、前記ゲート絶縁膜に第2のスルーホールが形成され、前記柱状スペーサの先端は、前記第2のスルーホールによって前記TFT基板側に形成された凹部を覆うように配置していることを特徴とする液晶表示装置。前記第2のスルーホールの周辺におけるゲート絶縁膜の下には、電極は存在しないことを特長とする請求項1に記載の液晶表示装置。前記柱状スペーサの前記先端の径は、前記TFT基板側に形成された前記凹部の底部の径の1.5倍以上であることを特徴とする請求項2に記載の液晶表示装置。前記第2のスルーホールには、前記ソース電極と前記無機パッシベーション膜が存在することを特徴とする請求項3に記載の液晶表示装置。前記第2のスルーホールの内部には、前記ソース電極は存在せず、前記スルーホールの上側端部周辺に、前記ソース電極が存在することを特徴とする請求項3に記載の液晶表示装置。画素電極とコモン電極とTFTを有する画素がマトリクス状に形成されたTFT基板と、前記TFT基板と液晶層を挟んで対向基板が配置され、前記TFT基板と前記対向基板との間隔が前記対向基板に形成された柱状スペーサによって規定された液晶表示装置であって、TFT基板の上に前記画素電極が形成され、その上にゲート絶縁膜と無機パッシベーション膜がこの順で形成され、前記無機パッシベーション膜の上にスリットを有する前記コモン電極が形成され、前記コモン電極の上に配向膜が形成され、前記TFTのソース電極と前記画素電極とがゲート絶縁膜に形成されたスルーホールによって接続し、前記柱状スペーサは、前記スルーホールによって前記TFT基板側に形成された凹部を覆うように配置していることを特徴とする液晶表示装置。前記柱状スペーサの前記先端の径は、前記TFT基板側に形成された前記凹部の底部の径の1.5倍以上であることを特徴とする請求項6に記載の液晶表示装置。前記柱状スペーサが前記TFT基板側と接する部分およびその周辺においては、コモン電極は除去されていることを特徴とする請求項7に記載の液晶表示装置。液晶表示装置では視野角特性が問題である。視野角特性は、画面を正面から見た場合と、斜め方向から見た場合に、輝度が変化したり、色度が変化したりする現象である。視野角特性は、液晶分子を水平方向の電界によって動作させるIPSInPlaneSwitching方式が優れた特性を有している。IPS方式も種々存在するが、層数を低減してプロセス数を低減した方式として、図12に示すような構成のIPS方式が開発されている。図12は、TFT基板の断面図である。図12において、TFT基板の上に画素電極が形成され、画素電極の上にゲート絶縁膜が形成され、その上に無機パッシベーション膜が形成されている。無機パッシベーション膜の上にはスリットを有するコモン電極が形成されている。図12の左側には、ゲート電極、ゲート絶縁膜、半導体層、ドレイン電極、ソース電極で構成されるTFTが形成され、該TFTのソース電極から、ゲート絶縁膜に形成されたスルーホールを介して画素電極に映像信号が供給される。コモン電極と画素電極の間に形成された電界によって液晶分子が回転して液晶層の透過率を制御することによって画像を形成する。このような構成の液晶表示装置においても、スペーサを用いて対向基板とTFT基板との間隔を制御する必要があることは従来の液晶表示装置と同様である。また、対向基板側に形成されたスペーサとTFT基板側との間の配向膜の削れが存在すると、輝点が発生するという問題も同様である。本発明の課題は、このようなIPS方式の液晶表示装置において、柱状スペーサをもちいてTFT基板と対向基板の間隔を制御する構成において、特別なプロセスを必要とせずに、配向膜の削れを抑えた、信頼性の高い液晶表示装置を実現することである。本発明は上記課題を克服するものであり、代表的な手段は次のとおりである。1画素電極とコモン電極とTFTを有する画素がマトリクス状に形成されたTFT基板と、前記TFT基板と液晶層を挟んで対向基板が配置され、前記TFT基板と前記対向基板との間隔が前記対向基板に形成された柱状スペーサによって規定された液晶表示装置であって、TFT基板の上に前記画素電極が形成され、その上にゲート絶縁膜と無機パッシベーション膜がこの順で形成され、前記無機パッシベーション膜の上にスリットを有する前記コモン電極が形成され、前記コモン電極の上に配向膜が形成され、前記TFTのソース電極と前記画素電極とがゲート絶縁膜に形成された第1のスルーホールによって接続し、前記柱状スペーサが、前記TFT基板側と接する部分には、前記ゲート絶縁膜に第2のスルーホールが形成され、前記柱状スペーサの先端は、前記第2のスルーホールによって前記TFT基板側に形成された凹部を覆うように配置していることを特徴とする液晶表示装置。2前記第2のスルーホールの周辺におけるゲート絶縁膜の下には、電極は存在しないことを特長とする1に記載の液晶表示装置。3前記柱状スペーサの前記先端の径は、前記TFT基板側に形成された前記凹部の底部の径の1.5倍以上であることを特徴とする2に記載の液晶表示装置。4前記第2のスルーホールには、前記ソース電極と前記無機パッシベーション膜が存在することを特徴とする3に記載の液晶表示装置。5前記第2のスルーホールの内部には、前記ソース電極は存在せず、前記スルーホールの上側端部周辺に、前記ソース電極が存在することを特徴とする3に記載の液晶表示装置。6画素電極とコモン電極とTFTを有する画素がマトリクス状に形成されたTFT基板と、前記TFT基板と液晶層を挟んで対向基板が配置され、前記TFT基板と前記対向基板との間隔が前記対向基板に形成された柱状スペーサによって規定された液晶表示装置であって、TFT基板の上に前記画素電極が形成され、その上にゲート絶縁膜と無機パッシベーション膜がこの順で形成され、前記無機パッシベーション膜の上にスリットを有する前記コモン電極が形成され、前記コモン電極の上に配向膜が形成され、前記TFTのソース電極と前記画素電極とがゲート絶縁膜に形成されたスルーホールによって接続し、前記柱状スペーサは、前記スルーホールによって前記TFT基板側に形成された凹部を覆うように配置していることを特徴とする液晶表示装置。7前記柱状スペーサの前記先端の径は、前記TFT基板側に形成された前記凹部の底部の径の1.5倍以上であることを特徴とする6に記載の液晶表示装置。8前記柱状スペーサが前記TFT基板側と接する部分およびその周辺においては、コモン電極は除去されていることを特徴とする7に記載の液晶表示装置。本発明によれば、柱状スペーサがTFT基板側と接触する面積を小さくすることが出来るので、配向膜の剥がれを抑えることが出来、輝点の発生を防止することが出来る。また、本発明によれば、柱状スペーサの径を小さくすることなく、柱状スペーサとTFT基板側との接触面積を小さくすることが出来るので、柱状スペーサの座屈を防止することが出来る。さらに、本発明は、以上のような構成を製造プロセスを変化させること無く実施できるので、製造コストの上昇を抑えることが出来る。以下に実施例を用いて本発明の内容を詳細に説明する。図1は、本発明が適用される液晶表示装置の画素部の平面図であり、図2は図1のA-A断面図であり、図3は図1のB-B断面図である。図1において、走査線10が横方向に延在し、縦方向に配列している。映像信号線20が縦方向に延在し、横方向に配列している。走査線10と映像信号線20に囲まれた領域に画素電極101が形成されている。画素電極101は平面ベタで形成され、その上に図1では図示しない、ゲート絶縁膜および無機パッシベーション膜が積層され、その上にスリット1101を有する対向電極110が形成されている。対向電極110は各画素共通に形成されている。図3はこの様子を示す、図1のB-B断面図である。図3において、TFT基板100の上に画素電極101が平面ベタで形成されている。その上にゲート絶縁膜103および無機パッシベーション膜109が積層されている。無機パッシベーション膜109の上にスリット1101を有するコモン電極110が配置している。図3において、液晶層300を挟んで対向基板200が配置している。対向基板200にはカラーフィルタ202が形成され、その上にオーバーコート膜203が形成されている。図3はIPSの動作を示すものであるから、配向膜および柱状スペーサは省略されている。図3において、画素電極101に映像信号が印加されると、スリット1101を有するコモン電極110との間に図のような電気力線が発生し、液晶分子301を回転させ、液晶層300を透過する光を制御することによって画像を形成する。図1に戻り、画素の走査線側には、TFT、TFTのソース電極106と画素電極101を接続する第1のスルーホール107コンタクトホール107、および、本発明の特徴である、柱状スペーサ150に対応してゲート絶縁膜103における第2のスルーホール108スルーホール108が形成されている。なお、以後本明細書では、特にことわらない限り、第1のスルーホールをコンタクトホール107と呼び、第2のスルーホールを単にスルーホール108と呼ぶ。図1において、走査線10から分岐してゲート電極102が形成され、ゲート電極102の上にゲート絶縁膜103を介して半導体層104が形成されている。映像信号線20が半導体層104の上を延在している。半導体層104の上の映像信号線20がTFTのドレイン電極105を兼ねている。半導体層104の上でドレイン電極105と対向してソース電極106が形成されている。ソース電極106は半導体層104およびゲート電極102を超えて右方に延在し、画素領域から延在して来た、画素電極101と重なる。ソース電極106と画素電極101の重なった部分において、ゲート絶縁膜103にコンタクトホール107が形成され、ソース電極106と画素電極101とが導通する。図1において、画素電極101およびソース電極106が存在しないところにおいて、ゲート絶縁膜103にスルーホール108が形成されている。ゲート絶縁膜103にスルーホール108が形成された部分は、凹部120となっている。すなわち、ゲート絶縁膜103は300nm程度であれば、深さ300nm程度の凹部120が形成される。TFT、コンタクトホール107、スルーホール108等を覆って無機パッシベーション膜109が形成されている。図1において、ゲート絶縁膜103に形成されたスルーホール108による凹部120を覆って、対向基板200に形成された柱状スペーサ150が配置している。すなわち、柱状スペーサ150の先端は、その全面がTFT基板100に形成された配向膜111に接するのではなく、先端の周辺部のみが接している。したがって、柱状スペーサ150とTFT基板100側の配向膜111との接触面積が小さくなるので、柱状スペーサ150が接触することによる配向膜削れの量を小さくすることが出来る。図2は、図1のA-A断面図である。図2において、TFT基板100の上に走査線10から分岐したゲート電極102が形成されている。また、ゲート電極と同じ層に画素領域から延在してきた画素電極101が形成されている。ゲート電極102および画素電極101を覆ってゲート絶縁膜103が形成されている。ゲート絶縁膜103を挟んでゲート電極102の上に半導体層104が形成されている。半導体層104の上には、ドレイン電極105とソース電極106が対向して配置している。ソース電極106は画素電極101とオーバーラップする領域まで延在している。ソース電極106と画素電極101とのオーバーラップ部においてゲート絶縁膜103にコンタクトホール107が形成され、ソース電極106と画素電極101が接続される。このようにして形成されたTFTを覆って無機パッシベーション膜109がSiNによって形成される。無機パッシベーション膜109の上にコモン電極110が形成される。コモン電極110には、画素領域では、図1に示すように、スリット1101が形成されているが、図2に示す領域では、連続したベタ膜となっている。図2における右方向の画素電極101が存在していない部分において、ゲート絶縁膜103にスルーホール108が形成されている。スルーホール108には無機パッシベーション膜109が形成され、その上にコモン電極110が形成され、さらにその上に配向膜111が形成されている。ゲート絶縁膜103に形成されたスルーホール108のために、配向膜111が形成された面には凹部120が形成されている。図2において、液晶層300を挟んで、対向基板200が形成されている。対向基板200には、ブラックマトリクス201が形成され、その上にオーバーコート膜203が形成されている。なお、画素領域においては、図3に示すように、カラーフィルタ202が形成されているが、図2の領域には、遮光のためのブラックマトリクス201が形成されている。オーバーコート膜203の上には、柱状スペーサ150が形成されている。柱状スペーサ150は、オーバーコート膜203の上に、例えば、アクリル樹脂をコートし、これをフォトリソグラフィによってパターニングして形成する。オーバーコート膜203および柱状スペーサ150を覆って配向膜111が形成されている。図2に示すように、TFT基板100と対向基板200との間隔は柱状スペーサ150によって規定されている。柱状スペーサ150は、図2に示すように、TFT基板100側におけるゲート絶縁膜103のスルーホール108によって形成された凹部120を覆うように、TFT基板100と接している。つまり、柱状スペーサ150はTFT基板100に形成された凹部120を覆い、凹部の周辺部分のみにおいて、TFT基板100と接することになる。したがって、柱状スペーサ150がTFT基板100と接する面積は小さくなり、配向膜111が削れる確率もそれだけ小さくなる。つまり、配向膜削れに起因する輝点の発生も抑制される。図2における凹部120および柱状スペーサ150先端の寸法は例えば、次のとおりである。凹部120の底面の径dhは4μm~10μm、柱状スペーサ150の先端の径dsは6μm~20μm、凹部120の深さddは200nm~550nmである。また、柱状スペーサ150の先端の寸法dhは凹部120の底面の径dhよりも大きく形成する必要があり、好ましくは、ds≧1.5dhである。これは、TFT基板100と対向基板200を貼り合わせる際の、貼り合わせ精度を考慮したものである。図2に示すような、本発明の他の利点は、凹部120周辺における配向膜111の厚さを他の部分よりも小さくできる点である。すなわち、配向膜材料は、当初は液体の状態でフレキソ印刷等によって塗布される。そうすると、凹部120周辺の液は凹部120に流れ込み、凹部120周辺が薄くなる傾向になる。つまり、柱状スペーサ150が接触する部分においては、他の部分よりも配向膜111を薄く形成することが出来、その分、配向膜削れの量を減らすことが出来る。本発明は、ソース電極106と画素電極101を接続するためのコンタクトホール107を形成するときに、同時に凹部120形成用のスルーホール108をゲート絶縁膜103に形成することができるので、製造プロセスが増加することはない。したがって、製造コストを上昇させることなく、輝点の発生を抑えることが出来る。また、本発明においては、柱状スペーサ150とTFT基板100との接触面積を小さくすることによって、配向膜削れを抑えることに特徴がある。単純に柱状スペーサ150の径を小さくすることによっても柱状スペーサ150とTFT基板100との接触面積を小さくすることが出来るが、この場合、柱状スペーサ150の強度が小さくなるので、柱状スペーサ150が座屈する危険が大きく、信頼性上問題となる。これに対して、本発明は、柱状スペーサ150の径を小さくすることなく、柱状スペーサ150とTFT基板100との接触面積を小さくすることが出来るので、信頼性を低下させること無く、輝点の発生を抑えることが出来る。図4は、本発明の第2の実施例を示す平面図である。図4において、実施例1の図1に比較して、ソース電極106が右方向に長く延在し、柱状スペーサ150と対応して形成されたゲート絶縁膜103のスルーホール108にまで形成されている。図4におけるその他の構成は図1と同様である。図5は、図4のC-C断面図である。図4が実施例1の図2と異なるところは、柱状スペーサ150と対応して形成されたゲート絶縁膜103のスルーホール108の部分を覆ってソース電極106が延在していることである。図5の構成は、ゲート絶縁膜103に形成されたスルーホール108内にソース電極106と無機パッシベーション膜109が存在することになる。スルーホール部108にソース電極106を形成するか否かは、形成される凹部120の深さの調整として用いることが出来る。図5における凹部120の寸法も、図2で例示した寸法と同様である。なお、本実施例においても、ゲート絶縁膜103に形成されたスルーホール108の周辺のゲート絶縁膜103の下部には、画素電極101等の電極は形成されていない。図6は、本発明の第3の実施例を示す平面図である。図6において、実施例1の図1に比較して、ソース電極106が右方向に延在し、柱状スペーサ150と対応して形成されたゲート絶縁膜103のスルーホール108の端部まで形成されている点と、スルーホール108の反対側にもソース電極106と同時に形成された金属膜が形成されている点である。ただし、スルーホール108の内部にはソース電極106は形成されていない。図7は、図6のD-D断面図である。図7が実施例1の図2と異なる点は、ソース電極106がスルーホール108の端部にまで形成されており、また、ソース電極106と同時に形成された金属膜がスルーホール108の反対側のゲート絶縁膜103の面に形成されている点である。図7に示すように、ソース電極106はスルーホール108の内部には形成されていない。図7示す構成は、ゲート絶縁膜103に形成されたスルーホール108による凹部120の深さを実施例1あるいは実施例2の構成よりも、ソース電極106の膜厚の分、深くすることが出来るという特徴を有している。図7におけるゲート絶縁膜103に形成されたスルーホール108の両側にソース電極106を残す構成は、ソース電極106、ドレイン電極105等の形成と同時に行うことが出来るので、製造コストが上昇するということは無い。このように、本実施例によれば、柱状スペーサ150とTFT基板100側との接触面積を小さくすることが出来るとともに、ゲート絶縁膜103のスルーホール108によって形成された凹部120の深さを大きくすることが出来るので、本願発明の利点をより明確な形で実現することが出来る。図8は、本発明の第4の実施例である。本実施例が実施例1~3と異なる点は、TFTのソース電極106と画素電極101を結ぶコンタクトホール107が、柱状スペーサ150のTFT基板100との接触面積を小さくするための、ゲート絶縁膜103に形成されたスルーホールを兼ねていることである。図8において、TFTのソース電極106が右方向に延在して画素電極101とオーバーラップしている。この部分にソース電極106と画素電極101を接続するためのコンタクトホール107が形成されている。コンタクトホール107は、実施例1~3のコンタクトホール107よりも大きく形成され、図2等におけるスルーホール108と同程度の径となっている。図9は、図8のE-E断面図である。図9において、TFTのソース電極106が右方向に延在してゲート絶縁膜103に形成されたコンタクトホール107の下部にまで存在し、画素電極101と接続している。図9のコンタクトホール107は、図2等のコンタクトホール107の大きさよりも大きい。ゲート絶縁膜103に形成されたコンタクトホール107によって、凹部120が形成され、柱状スペーサ150は、凹部120の周辺のみにおいて、TFT基板100と接触している。したがって、柱状スペーサ150とTFT基板100との接触面積を小さくすることが出来、配向膜削れによる輝点の発生を抑えることが出来る。本実施例の構成は、コンタクトホール107とスルーホールの両方を設ける必要が無いので、画素が小さい、高精細の画面の構成に適している。実施例4の構成は、ゲート絶縁膜103に形成されたコンタクトホール107において、コンタクトホール107の底部にソース電極106が形成され、コンタクトホール107部において、無機パッシベーション膜109の上にコモン電極110が形成されている。コモン電極110とソース電極106とは、無機パッシベーション膜109によって絶縁されているが、対向基板200等に押圧が加わった場合、柱状スペーサ150によって無機パッシベーション膜109が破壊する危険がある。無機パッシベーション膜109が破壊された場合、コモン電極110とソース電極106、つまり、画素電極101とが導通し、その部分の画素が不良となる。図10はこの問題を対策した本実施例の平面図である。図10が実施例4である図8と異なる点は、TFT基板100において、柱状スペーサ150が接触する周辺部のコモン電極110を除去している点である。すなわち、図10における点線で示した部分の内側は、コモン電極110は存在していないコモン電極除去部1102である。しかし、コモン電極110は、スリット部1101を除いて全面に形成されているので、コモン電極110の導通には問題は生じない。図11は図10のF-F断面図である。図11において、柱状スペーサ150の周辺からは、コモン電極110は除去されている。この構成によって、仮に、外部からの押圧、あるいは、衝撃等によって、柱状スペーサ150に応力が発生し、無機パッシベーション膜109が破壊されたとしても、コモン電極110と、ソース電極106あるいは画素電極101とが導通することは防止することが出来る。したがって、より高い信頼性を持って本発明の効果を実現することが出来る。なお、外部からの押圧あるいは衝撃によって、無機パッシベーション膜109が破壊することによってコモン電極110とソース電極106が導通する危険があることは、実施例2のスルーホール108における構成も同様である。このような危険を防止するために、実施例2においても、柱状スペーサ150の周辺からコモン電極110を除去する構成とすることによって、コモン電極110とソース電極106とが導通する危険を防止することが出来る。