"対応するデバイスと通信するポートであって、低電力モードに入るとき、前記デバイスがアサートするクロック要求ノード有するポートを有する、チップ。前記ポートはPCIエキスプレスポートである、請求項1に記載のチップ。前記クロック要求ノードは、アサートされたとき、基準クロックを前記デバイスに供給させる、請求項1に記載のチップ。電気デバイスを含む機能が低電力モードにある場合、自分を低電力モードに入らせるシステムコントローラを有する、請求項1に記載のチップ。前記クロック要求ノードは前記ポート及び前記デバイスによりアサート可能である、請求項1に記載のチップ。前記低電力モードはS0ix状態である、請求項1に記載のチップ。CPUと、電源と、システムコントローラと、デバイスと通信する少なくとも1つのポートとを有するプラットフォームコントローラとを有し、前記ポートは、前記デバイスが低電力モードに入る時にアサートするクロック要求ノードを有し、前記システムコントローラは、前記ノードがデアサートされたとき前記ポートのリンク及びPHY回路に供給される電力を低減する、コンピューティングプラットフォーム。前記ポートはPCIエキスプレスポートである、請求項7に記載のプラットフォーム。前記クロック要求ノードは、アサートされたとき、基準クロックを前記デバイスに供給させる、請求項7に記載のプラットフォーム。前記システムコントローラは、電気デバイスを含む機能が低電力モードにある場合、自分を低電力モードに入らせる、請求項7に記載のプラットフォーム。前記クロック要求ノードは前記システムコントローラ及び前記デバイスの両方によりアサート可能である、請求項7に記載のプラットフォーム。前記低電力モードはS0ix状態である、請求項1に記載のプラットフォーム。一態様は、対応するデバイスと通信するポートであって、低電力モードに入るとき、前記デバイスがアサートするクロック要求ノード有するポートを有する、チップである。他の一態様は、CPUと、電源と、システムコントローラと、デバイスと通信する少なくとも1つのポートとを有するプラットフォームコントローラとを有し、前記ポートは、前記デバイスが低電力モードに入る時にアサートするクロック要求ノードを有し、前記システムコントローラは、前記ノードがデアサートされたとき前記ポートのリンク及びPHY回路に供給される電力を低減する、コンピューティングプラットフォームである。コンピューティングプラットフォームウィンドウズ登録商標などのオペレーティングシステムと組み合わせたプラットフォームハードウェアは、通常、低電力状態に入ることができる。例えば、ウィンドウズ登録商標その他のオペレーティングシステムでは、PCIエクスプレスとUSB3などの一般的なインタフェースとともに、いわゆるS状態S0,S3,S4及びS5を実施できる。あるシステムでは、S0が最もアクティブな状態であり、S3がスタンバイ状態、S4がハイバーネーション状態、S5がオフ状態である。最もアクティブな状態S0では、プラットフォームにおける省電力のためにアクティブ度が異なる副状態がある。これらの状態の1つは、S0ix状態と呼ばれる。この状態では、システムがS0アクティブ状態であっても、PCIeデバイスやシステムコントローラなどのハードウェアコンポーネント、及び/又はプラットフォーム制御部が低電力モードになる。S0ix状態へのエントリー及びエグジットには、一般に、例えばプラットフォームコントローラハブPCHなどのプラットフォーム制御ブロック中のシステムコントローラと、PCIePeripheralComponentInterfaceExpressデバイスとの間の調整が必要である。従来技術では、デバイスは、一般的には、L1lowpowerPCIelinkstateエグジットを開始することにより、S0ixエグジットよりアクティブな動作モードへの移行を開始する。残念ながら、これには、一般的に、S0ix停電力モードにいる時に、デバイスとシステムコントローラ、例えば、PHYとリンクレイヤが、電力を供給された状態になければならず、システムコントローラのL1エグジットの開始がデバイスにより監視されていなければならない。すなわち、デバイスとポートの間のPCIeリンクがアイドル状態であっても、リンクアクティビティが生じる場合には、両者は少なくともある程度の電力を供給された状態に留まる必要がある。したがって、ある実施形態では、先行技術のソリューションの欠点の一部を無くして、デバイスがS0ix等のエントリーとエグジットを要求する方法を提供する。例えば、ある実施形態では、システムコントローラは、S0ixモードにおいて、PCIe物理及びリンクレイヤ回路からすべてではなくても多くの電力を除くことができる。ある実施形態では、デバイス例えば、PCIeデバイスは、S0ix状態において、その物理及びリンクレイヤ回路からすべてではなくてもほとんどの電力を除くことができる。実施形態によっては、S0ix状態において、好適な条件の下で、システムパワーサプライを低電力状態にすることができる。図1は、概して、ポータブルコンピュータ、デスクトップ又はサーバコンピュータ、タブレット、ネットブック、スマートフォンなどのコンピューティングプラットフォーム101の一部を示す。このコンピューティングプラットフォーム101は、CPU中央処理装置チップ102、パワーサプライ104、及びシステムまたはプラットフォームコントロールブロック106を有する。ある実施形態では、プラットフォームコントロールブロック106は、プラットフォームコントロールハブPCHであり、便宜上、これをプラットフォーム制御ブロック一般を指すのに用いる。CPUとPCHは、別々のチップであっても、1つのシステムオンチップSOCその他の高集積コンピューティングチップなどのチップ中の機能ブロックであってもよいことに留意されたい。PCH106は、リンクレイヤ110とPHYレイヤ112に関連する1つ以上のPCIeポート108を有する。ポート108は、それに対応するPCIデバイス114ワイヤレスネットワークカード、イーサネット登録商標カード、USBブリッジなどと結合するように構成されている。ポート108とそれに対応するPCIデバイス114は、それぞれのインタフェースを通して結合されると、アクティブPCIeリンクを構成し、互いに通信する。PCH106はオーディオポート、USBポート、ハードドライブコントローラ、プラットフォームパワーコントローラなど、他のポートやコントローラを有しても良い。また、簡単のため1つのPCIeデバイスを示したが、複数のデバイスがPCHの複数のポートに結合していてもよい。すべてのインタフェース信号は示していないが、リンク信号上記のPCIeリンクを構成する送受信レーンなどの他、インタフェースにはクロック要求ClkRequest信号も含まれ得る。ある実施形態では、どちらかのリンクパートナーが通信する必要があることを他方に通知できるように、例えば、PCH中のシステムコントローラやデバイスによりClkRequest信号がアサートされる。例えば、ワイヤORシグナリングを用いることができる。デバイス114は、このClkRequest信号を用いて、ポートと通信できるように、そのポートに図示しない基準クロックを要求する。従来のシステムでは、ClkReqeust信号は、通常、この基準クロックのアクティブ化のみに用いられるが、ここに開示するある実施形態では、デバイスが低アクティブ度例えば、S0ix状態に入ることができるか否か、入ることを望むか否か、又は入るか否かを示すためにも用いられる。ある実施形態では、これにより、デバイスは、自分のリンクレイヤ及びPHYレイヤの回路への電力を低減することができ、システムコントローラは、PCHポートの対応するリンク及びPHYレイヤの電力を低減例えば、ゼロにすることができる。システムコントローラシステムやデバイスによりClkRequest信号がアサート可能であれば、システムはそれをアサートし、デバイスに、システムがS0ixではなく、デバイスとのアクセスを開始することを通知する。デバイスが非アクティブ状態にいるとき、システムリンクPHY回路とデバイスリンクPHY回路のいずれか、又は両方の電源を切ることができる。PCIeデバイスは、例えば、PCIe送信をするために低電力モードから復帰する必要があるときこの時、システムは対応するPCIeポート/リンク/PHY回路に再び電力を供給し、デバイスにも電力またはさらに多くの電力を供給する必要がある、ClkRequestをデアサートしてからアサートすることにより、自分のイニシアチブで、低電力状態に入れる。ある実施形態では、PCHシステムコントローラは、他のデバイスがアクティブであるすなわち、いずれかのPCIeデバイスからのClkRequest信号がアサートされている間は、PCHをS0ix状態に入らせない。また、システムは、システムレベルのS0ix状態を防止し、他のPCH機能をアクティブ化する場合、S0ixエグジットを開始する。システムは、アサート状態への遷移S0ix状態からのエグジットを用いて、そのポートのPHY及びリンクレイヤ回路110、112に、電力を再び供給する。電力が再び供給されると、システムコントローラのPHYレイヤ及びリンクレイヤの状態が回復し、例えば、通常のL1エグジットプロセスが開始される。このように、ある実施形態では、システムがS0ix状態にあるには、その十分な数のポートやコントローラなどが低電力例えば、S0ix状態になければならない。システムがS0ix状態になると、システム電源電源からPCHへのパワーレールは、適当な状態信号を用いることにより、例えばVRIdleEnable信号をアサートすることにより、低電力状態にされる。上記デバイス又はその他の任意のデバイスは、アクティブになりたいとき、ClkRequestをアサートする。これにより、システムは電源を、システムだけでなく、システムがデバイスへの電力供給を制御している場合にはアクティブになるそのデバイスにもリアサートする。ある実施形態では、デバイスは、電源とPCHにpowerdroopsや過渡現象などを避けるのに十分な時間を与えるために、自機を完全にアクティブ化するよう、ClkRequestアサーションの後に指定時間待つように回路を含む。他の方式では、例えば、ClkRequest信号をアサート後、PCHからの基準クロックを検知するまで待っても良い。個々のデバイスの電源が切られたときそのClkRequestがデアサートされたとき、システムは、必要に応じて、すなわち過渡現象等を低減するように、十分な電力を供給できるように、電源に通知する。以上の説明では、多くの具体的な詳細事項を記載した。しかし、言うまでもなく、本発明の実施形態はこれらの具体的な詳細事項がなくても実施することができる。他の例では、説明の理解を妨げないように、周知の回路、構成、及び技術は詳細には示していない。この点を考慮に入れて、oneembodiment、anembodiment、exampleembodiment、variousembodimentsなどと言う場合、そのように記載した本発明の実施形態が、ある機能、構成、または特徴を含むが、かならずしもすべての実施形態がその機能、構成、または特徴を含むものではないことを意味する。さらに、実施形態によっては、他の実施形態について説明したフィーチャの一部または全部を含むものもあり、そのフィーチャをまったく含まないものもある。上記の説明と以下の特許請求の範囲では、以下の用語は次の通り解すべきである:結合した、接続された及びこれらの派生語を用いることがある。言うまでもなく、これらの用語は互いに同意語として使用したものではない。実施形態では、接続という用語を用いて、2以上の要素が互いに直接的に物理的または電気的に接触していることを示している。結合という用語を用いて、2以上の要素が互いに協働またはインターラクトし、直接的な物理的または電気的な接触を有する場合もあれば有さない場合もあることを意味する。PMOSトランジスタとの用語は、Pタイプの金属酸化物半導体電界効果トランジスタを指す。同様に、NMOSトランジスタとの用語は、Nタイプの金属酸化物半導体電界効果トランジスタを指す。言うまでもなく、MOSトランジスタ、NMOSトランジスタ、又はPMOSトランジスタとの用語を用いるとき、別段の表示がなければ、又はその用語の使用の性質によらなければ、これらは実施例として用いられている。これらは、様々な異なるMOSデバイスを含み、例えばVT、材料の種類、絶縁部の厚み、ゲート構成が異なるデバイスを含む。さらに、具体的にMOS等を参照しない限り、トランジスタとの用語は、他の好適なトランジスタタイプを含み、例えば、ジャンクションフィールド効果トランジスタ、バイポーラジャンクショントランジスタ、金属半導体FET、及び様々なタイプの3次元トランジスタ、MOS、その他を含み、今日知られているものも、まだ開発されていないものも含む。本発明は、上記の実施形態には限定されず、添付した特許請求の範囲の精神と範囲内の修正と変更をして実施することができる。例えば、言うまでもなく、本発明は、すべてのタイプの半導体集積回路ICチップで利用できる。これらのICチップの例としては、プロセッサ、コントローラ、チップセットコンポーネント、プログラマブルロジックアレイPLA、メモリチップ、ネットワークチップなどがあるが、これらに限定されない。また、言うまでもなく、いくつかの図面では、線で信号導線を表した。いくつかの線は太く、より多くの構成信号経路を示し、複数のラベルを有し、複数の構成信号経路を示し、及び/又は1つ以上の端に矢印を有し、主な情報フロー方向を示す。しかし、これは、限定と解釈してはならない。むしろ、かかる付加的詳細は、1つ以上の実施形態と共に、回路の理解を促進するために用いられている。表示したどの信号線も、追加的情報を有していようがいまいが、複数の方向に進む1つ以上の信号を有していてもよく、例えば、差動ペアと実装されたデジタル又はアナログライン、光ファイバライン、及び/又は単一終端ラインなどの所望のタイプの信号方式で実装してもよい。言うまでもなく、例示したサイズ/モデル/値/範囲は所与のものであってもよいが、本発明はこれに限定されない。フォトリソグラフィなどの生産技術が時間とともに成熟してくるので、小さいサイズのデバイスを生産できると期待される。また、ICチップその他のコンポーネントへの周知のパワー/グラウンド接続は、図示と説明とを簡単にするため、及び本発明を分かりにくくしないように、図示したものもあれば図示していないものもある。さらに、構成をブロック図の形式で示したが、それは本発明を分かりにくくしないようにするため、またかかるブロック図構成の実装に関する具体的事項は本発明を実施するプラットフォームに大きく依存すること、すなわちかかる具体的事項は当業者の管轄事項であることを考慮したものである。本発明を説明するために、例えば、回路などの具体的な詳細事項を記載した場合、当業者には言うまでもなく、こうした具体的な詳細事項が無くても、又はそれを変更しても、本発明を実施できる。よって、上記の説明は、限定ではなく例示と考えるべきである。"