無線信号を受信する受信装置であって、畳み込み符号化されたデータをビタビ復号化するビタビ復号器と、前記畳み込み符号化されたデータをビタビ復号化する際に使用されるべきトレースバック長を制御するトレースバック長制御部とを少なくとも有する複数の受信部と、該複数の受信部により畳み込み符号化されたデータがビタビ復号化される際に、生き残りパスを保存するために共有される並列パスメモリと、前記複数の受信部により制御されるべきトレースバック長に基づいて、各受信部により使用されるべき前記並列パスメモリ使用量を制御するメモリ制御部とを有する、受信装置。請求項1に記載の受信装置において、受信信号のヘッダを解析するヘッダ解析部を有し、前記トレースバック長制御部は、前記ヘッダ解析部により解析されたヘッダに含まれる情報に基づいて、トレースバック長を制御する、受信装置。請求項1または2に記載の受信装置において、前記並列パスメモリは、複数のパスメモリを有し、前記メモリ制御部は、前記各受信部により使用されるべき前記並列パスメモリ使用量として、パスメモリの数を制御する、受信装置。請求項1ないし3のいずれか1項に記載の受信装置において、前記メモリ制御部により前記並列パスメモリ使用量が制御される際に、優先して前記並列パスメモリ使用量を割り当てる受信部を設定する受信部設定部を有する、受信装置。請求項4に記載の受信装置において、前記メモリ制御部により前記複数の受信部により制御されるべきトレースバック長に基づいて設定されるべきメモリの使用量が、前記並列パスメモリの容量を超える場合、前記受信部設定部により優先して前記並列パスメモリ使用量を割り当てる受信部として設定された受信部以外の受信部に対応するトレースバック長を減少させるトレースバック長制御部を有する、受信装置。請求項4に記載の受信装置において、当該受信装置により受信されたデータフレームが無効かどうかを判断する無効フレーム判断部と、該無効フレーム判断部により無効と判断されたデータフレームの数をカウントする無効フレーム数カウント部とを有し、前記無効フレーム数カウント部によりカウントされるべき無効と判断されたデータフレームの数が所定の閾値以上となった場合に、前記受信部設定部は、優先して前記並列パスメモリ使用量を割り当てる受信部として設定された受信部以外の受信部に対するメモリの使用量を減少させる、受信装置。トレースバック長の変更を行う装置では、トレースバック長を短くすることで処理時間を短縮することにより、消費電力を減らしているにすぎなかった。すなわち、トレースバック長を短くすることで、ビタビ復号回路内で使用されるべき分割されたメモリのうち、復号処理に使用しなくてもよいメモリが発生する。しかし、この使用しなくてよいメモリは復号処理中に動作し続けるため、電力が無駄に消費される。また、1つの装置には、複数の復号回路が搭載されることがある。各復号回路では、それぞれ異なる通信方法に対応し、共にビタビ復号処理を行う。この場合複数の復号回路では、別々にメモリを管理するため、メモリの容量は増える。さらに言うと一般に、ビタビ復号に使用される分割されたメモリを多くするとビタビ復号の精度はより向上する。しかし実際には、メモリ回路容量を増やすことに対する制約が厳しい、等の理由からビタビ復号に用いる分割されたメモリを多くすることで復号処理の精度を上げることができない。最尤復号器の誤り率特性を向上させる目的で、無線LAN80211aのフレームフォーマットに基づいた受信データのヘッダを復号化することによりトレースバック長を制御して受信フレームの信頼性を向上させることが知られている例えば、特許文献1等参照。受信データのヘッダを用いてトレースバック長を制御することにより、スループットを向上させることができ、且つ再送要求を減少させることができる。その結果、送受信機の消費電力の低減を図ることができる。しかし、ビタビ復号処理に使用しなくてよいメモリが処理中に動作し続けるため、電力が無駄に消費される。また、複数のビタビ復号回路がメモリを共有するものではなく、受信器を複数組み合わせた際に、一括してトレースバック長を制御することができない。そこで、本発明は、上述した問題点の少なくとも1つに鑑みてなされたものであり、その目的は、ビタビ復号回路における復号精度を向上させることである。本受信装置は、無線信号を受信する受信装置であって、畳み込み符号化されたデータをビタビ復号化するビタビ復号器と、前記畳み込み符号化されたデータをビタビ復号化する際に使用されるべきトレースバック長を制御するトレースバック長制御部とを少なくとも有する複数の受信部と、該複数の受信部により畳み込み符号化されたデータがビタビ復号化される際に、生き残りパスを保存するために共有される並列パスメモリと、前記複数の受信部により制御されるべきトレースバック長に基づいて、各受信部により使用されるべき前記並列パスメモリ使用量を制御するメモリ制御部とを有する。開示の実施例によれば、ビタビ復号回路における復号精度を向上させることができる。次に、本発明を実施するための形態を、以下の実施例に基づき図面を参照しつつ説明する。なお、実施例を説明するための全図において、同一機能を有するものは同一符号を用い、繰り返しの説明は省略する。<実施例><受信装置>本実施例に従った受信装置は、畳み込み符号化されたデータを受信する。該受信装置は、複数の受信部を有する。つまり、複数の受信系統を有する。該受信装置は、データを受信した後、ビタビ復号によって最尤復号化を行う。該最尤復号化は、並列接続されたメモリ以下、並列パスメモリというを利用することにより並列処理される。該受信装置は、複数の受信系統で受信処理を行う際に、ビタビ復号に使用する並列パスメモリを共有して管理する。ビタビ復号に使用する並列パスメモリを共有して管理することにより、受信回路における消費電力を低減できる。また、ビタビ復号器における受信精度を向上させることができる。例えば、2のビタビ復号回路を有する場合について説明する。一方のビタビ復号回路を使用しない場合、他方のビタビ復号回路におけるトレースバック長を大きくする。他方のビタビ復号回路におけるトレースバック長を大きくすることにより、並列パスメモリの使用量を大きくできるため、ビタビ復号回路の復号精度を向上させることができる。具体的には、受信装置は、1つの受信部におけるビタビ復号回路では、受信データのヘッダに含まれる情報を使用して、トレースバック長を制御する。該受信装置は、複数のビタビ復号回路によりパスメモリが共有して使用される場合に、各受信部により制御されるべきトレースバック長に基づいて、並列パスメモリの使用方法を決定する。共有して使用される並列パスメモリが一括して制御されることにより、トレースバック長が長く、使用すべき並列メモリを増加させるものがある場合に、ビタビ復号における復号精度を向上させることができる。<畳み込み符号器>図1は、畳み込み符号器の一例を示す。図1に示される畳み込み符号器は、シフトレジスタD1と、シフトレジスタD2とを有する。該畳み込み符号器は、1ビットの入力INとシフトレジスタD1、D2との値の排他的論理和によって符号語OUT1とOUT2とを出力する。図1に示される畳み込み符号器において、拘束長は3、シフトレジスタD1と、シフトレジスタD2によって表される状態は{00011011}であり、状態総数は4である。なお、畳み込み符号は通信の規格で採用されることが多い。例えば無線LANLocalAreaNetworkで採用されているIEEE80211や、衛星通信、地上デジタル放送などで採用されている。図2は、ビタビ復号の際に作成されるトレリスの一部の一例を示す。図2には、図1に示される畳み込み符号器により作成される符号語をビタビ復号化する際に作成されるトレリスの一部を示す。トレリスは、状態の時間的遷移を表現したものであり、図2中実線はそれぞれの状態からの0が入力されたときのパスで、破線は1が入力されたときのパスである。ビタビ復号は、受信した符号語から復号化を行う際、トレリス上の全ての考えられるパスの中から最尤なパスを選んでトレースバックをし、復号化を行う。図1に示される畳み込み符号器によって作成された符号語を復号化することを考える。受信データを一定の長さに打ち切る。換言すれば、受信データを一定の長さに分割する。打ち切った後は2ビットずつの受信語に区切り、考えられる符号語との距離を計算する。この距離をブランチ距離と呼ぶ。全受信語について距離を計算した後は受信語の順に生き残りパスを選択し、全ての遷移についての生き残りパスを選択した後、生き残りパスに対してトレースバックを行う。トレースバックを行った後は、その生き残りパスの入力に対応するものを復号結果とする。ただし、このとき全ての生き残りパスについて復号化を行うのではなく、一部を捨てる。ここでは、トレースバックをするだけで復号結果としないトレリス上の状態遷移回数をトレースバック長、トレースバックし、復号結果とするこの処理をデコードと呼ぶ。トレリス上の状態遷移回数をデコード長とする。<データフレーム>図3は、データフレームの構成例を示す。図3には、WiMediaAllianceIncによって規定された規格MultibandOFDMPhysicalLayerSpecificationApprovedDraft12で定義される、データフレームの構成例が示される。該規格は、超広帯域無線通信方式を採用した無線USB規格などで採用されている物理層の規格である。図3において、矢印は時間方向を示す。フレーム構成としては時間的にプリアンブル、ヘッダ、PSDUPhysicallayerconvergenceprotocolServiceDataUnitと続く。プリアンブルは、パケット検出やゲインコントロール、位相ずれの補正などに必要とされる。プリアンブルは、予め規格で定められた値である。ヘッダには、ヘッダの後に続くPSDUのデータレートRATEや、該PSDUのデータレートの長さLENGTHなどが、規格で定められたフォーマットにしたがって記述される。ヘッダのデータレートは一定である。PSDUには、本来転送すべきデータや、FCSと呼ばれる本来転送したいデータについての誤り検出符号語などが含まれる。データの符号化方法などによってPSDUのデータレートは異なる。規格では533Mbps、80Mbps、1067Mbps、160Mbps、200Mbps、320Mbps、400Mbps、480Mbpsの8種類が定義されている。受信の際には、図3に示されるデータフレームの最後尾に、受信信号品質を記述するデータなどが追加される。<受信装置>図4は、受信装置100の一実施例を示す。受信装置100は、複数の受信系統を有する。該複数の受信系統は、受信部102nnは、n>1の整数により表される。本実施例では、一例として、受信装置100が2つの受信系統を有し、該2つの受信系統にそれぞれの受信部1021、受信部1022を有する場合について説明する。3以上の受信系統を有し、該3以上の受信系統に、それぞれの受信部を有するようにしてもよい。受信部102nは、ビタビ復号器1020nと、ビタビ復号で用いるトレースバック長を制御するトレースバック長制御部1100nとを有する。ビタビ復号器1020nは、復号に使用すべき並列パスメモリ共有並列パスメモリ1300を共有する。ビタビ復号器1020nは、該並列パスメモリ1300を使用して復号を行う。該受信装置100は、全トレースバック長制御部1400を有する。該全トレースバック長制御部1400は、各受信部1021、1022におけるトレースバック長制御部11001、11002において設定されるべきトレースバック長を使用して、複数のビタビ復号器10201、10202により使用されるべき共有並列パスメモリ中の並列パスメモリを制御する。<受信部の詳細>図5は、受信部102nの詳細を示す。図4に示される共有並列パスメモリ1300に含まれる並列パスメモリのうち、ビタビ復号器1020nがビタビ復号のために使用する並列パスメモリを、第1のメモリ13001、第2のメモリ13002、第3のメモリ13003、第4のメモリ13004、第5のメモリ13005、第6のメモリ13006の6つとする場合について説明する。また、図5に示される受信部102nでは、畳み込み符号器の拘束長を7、畳み込み符号の状態総数を64、ビタビ復号のトレースバック長を60、ビタビ復号のデコード長を30とする場合について説明する。受信部102nは、ビタビ復号器1020nを有する。該ビタビ復号器1020nは、畳み込み符号化されたデータを復号化する。受信部102nは、トレースバック長制御部1100nを有する。該トレースバック長制御部1100nは、受信データフレームのヘッダ内に記述されたデータからビタビ復号器1020nで用いられるパラメータのトレースバック長を制御する。受信部102nは、ヘッダ解析部1200nを有する。該ヘッダ解析部1200nは、復号データのヘッダを用いて、該ヘッダの中の情報を読み取る。ビタビ復号器1020nは、ブランチ距離計算ユニット1021nを有する。該ブランチ距離計算ユニット1021nは、受信データフレームと畳み込み符号語との間の距離を計算する。ビタビ復号器1020nは、比較選択ユニット1022nに、受信データフレームと畳み込み符号語との間の距離の計算結果を入力する。ビタビ復号器1020nは、比較選択ユニット1022nを有する。該比較選択ユニット1022nは、ブランチ距離計算ユニット1021nにより入力されるべき、受信データフレームと畳み込み符号語との間の距離の計算結果を使用して、生き残りパスを選択する。該比較選択ユニット1022nは、生き残りパス保存ユニット1023nに、生き残りパスの情報を入力する。該生き残りパスの情報は、生き残りパス保存ユニット1023nに保存される。共有並列パスメモリ1300には、第1のメモリ13001、第2のメモリ13002、第3のメモリ13003、第4のメモリ13004、第5のメモリ13005、第6のメモリ13006が含まれる。例えば、各メモリの容量は、19203064ビットのRAMRandomAccessMemoryであってもよい。ビタビ復号器1020nは、書き込み先メモリ選択ユニット1024nを有する。該書き込み先メモリ選択ユニット1024nは、第1のメモリ13001、第2のメモリ13002、第3のメモリ13003、第4のメモリ13004、第5のメモリ13005、第6のメモリ13006から1つを選択して、選択されたメモリに、生き残りパスを書き込む。ビタビ復号器1020nは、読み取り元メモリ選択ユニット1025nを有する。該読み取り元メモリ選択ユニット1025nは、第1のメモリ13001、第2のメモリ13002、第3のメモリ13003、第4のメモリ13004、第5のメモリ13005、第6のメモリ13006から1つを選択して、生き残りパスを読み取る。ビタビ復号器1020nは、トレースバックユニット1026nを有する。該トレースバックユニット1026nは、共有並列パスメモリ1300に書き込まれた生き残りパスを読み取ってトレースバックと、復号化とを行う。トレースバックユニット1026nは、並列トレースバック選択部1027nを有する。該並列トレースバック選択部1027nは、第1の並列トレースバック部10281n、第2の並列トレースバック部10282n、第3の並列トレースバック部10283nのうち、いずれか1つを選択してトレースバックを行わせる。トレースバックユニット1026nは、複数の並列トレースバック部10281n-10283nを有する。並列トレースバック部10281n-10283nは、トレースバックを行う。図5には、一例として、3の並列トレースバック部10281n-10283nが示されるが、2であってもよいし、4以上であってもよい。並列トレースバック部10281n-10283nは、第1のLIFOLastInFirstOutメモリ10291n、第2のLIFO10292nのいずれか一方に、トレースバック処理により得られるべき復号データを入力する。トレースバックユニット1026nは、複数のLIFOを有する。図5には、一例として、第1のLIFO10291n、第2のLIFO10292nが示される。3以上のLIFOが用意されてもよい。第1のLIFO10291n、第2のLIFO10292nうち、並列トレースバック部10281n-10283nのいずれかから、復号データが入力されたLIFOは、該復号データを保存する。復号データが入力されないLIFOは、該復号データを出力する。<本受信装置の動作>図6は、本受信装置100の動作を示すフローチャートである。図6に示されるフローチャートでは、ヘッダ解析部1200nより得られたヘッダ情報を利用して、共有並列パスメモリ1300に含まれる並列パスメモリの一部を使用し、ビタビ復号処理を行う。共有並列パスメモリ1300に含まれる並列パスメモリのうち、使用される並列パスメモリ以外の並列パスメモリは使用されない。図4に示される受信部1021、受信部1022の両方において、同様の処理が行われる。図6に示される例では、データフレームを1つ受信した場合について示される。生き残りパス保存ユニット1023nにより保存される共有並列パスメモリ1300に含まれる6つの全ての並列パスメモリと、トレースバックユニット1026nに含まれる3つの全ての並列トレースバック部が使用できる状態にされる。受信装置100は、トレースバック長を60に初期化するステップS602。つまり、トレースバック長制御部1100nは、トレースバック長を60に初期化する。受信装置100は、プリアンブル、ヘッダ、PSDUの順に、データフレームの受信処理を行う。プリアンブルは畳み込み符号化されないため、ビタビ復号器1020nは、受信データフレームのヘッダをビタビ復号化するステップS604。受信装置100は、復号化されたヘッダの内容を解析するステップS606。つまり、ヘッダ解析部1200nは、復号化されたヘッダの内容を解析する。受信装置100は、ヘッダに含まれる情報を解析した結果に基づいて、データレートが200Mbps未満であるかどうかを判定するステップS608。つまり、トレースバック長制御部1100nは、データレートが200Mbps未満であるかどうかを判定する。該200Mbpsは一例であり、適宜変更可能である。データレートが200Mbps未満であると判定された場合ステップS608:YES、トレースバック長を30に設定するステップS610。つまり、トレースバック長制御部1100nは、データレートが200Mbps未満であると判定した場合、トレースバック長を30に設定する。受信装置100は、2つのメモリ、例えば、第5のメモリ13005と、第6のメモリ13006とを不使用とし、静止させるよう設定するステップS612。つまり、書き込み先メモリ選択ユニット1024nと、読み取り元メモリ選択ユニット1025nにより、共有並列パスメモリ1300に含まれる第5のメモリ13005と、第6のメモリ13006とが不使用とされ、静止されるように設定する。受信装置100は、第3の並列トレースバック部10283nを不使用とするステップS614。つまり、並列トレースバック選択部1027nにより、例えば第3の並列トレースバック部10283nを不使用とするように設定する。ステップS614による処理、又はステップS608によりデータレートが200Mbps未満であると判定されない場合ステップS608:NO、受信装置100は、PSDUをビタビ復号化するステップS616。つまり、設定されたトレースバック長に従って、PSDUをビタビ復号化する。本受信装置100では、データフレームを受信した際に、ヘッダに含まれるべき情報を用いてトレースバック長を設定する。本受信装置100は、ヘッダに含まれるべき情報に基づいて設定されたトレースバック長により、ビタビ復号化処理において使用する並列パスメモリを制御する。ビタビ復号化処理において使用する並列パスメモリを制御することにより、必要とされる並列パスメモリ以外は不使用とされるため、消費電力を削減することができる。また、トレースバック長を変更する際に使用されるべき指標としてデータレートが使用される。データレートの違いによって畳み込み符号の符号化率及び符号語の誤り訂正能力が異なり、ビタビ復号における最適なトレースバック長がデータレートによって異なるからである。また、ヘッダに含まれる、データフレーム以外の情報を用いるようにしてもよい。<トレースバック処理その1>図7は、トレースバック処理の一実施例を示す図である。図7には、一例として、トレースバック長を60、デコード長を30とした場合における並列トレースバック処理が示される。つまり、図6に示されるフローチャートのステップS608において、データレートが200Mbps未満であると判定されない場合、つまり、データレートが200Mbps以上であると判定された場合における、並列トレースバック処理が示される。図7では、一例として、並列トレースバック部10281n-10283nが一度ずつトレースバックと、デコードとを行う場合を示す。1書き込み先メモリ選択ユニット1024nによる生き残りパスの書き込み、2第1の並列トレースバック部10281nによるトレースバック及びデコード処理、3第2の並列トレースバック部10282nによるトレースバック及びデコード処理、4第3の並列トレースバック部10283nによるトレースバック及びデコード処理、に分けて、説明を行う。1生き残りパスの書き込み第1のメモリ13001~第6のメモリ13006に対し生き残りパスを書き込むWR。書き込み先のメモリの順序は第1のメモリ13001、第2のメモリ13002、、第6のメモリ13006、第1のメモリ13001、のような順番であり、一つのメモリに対して書き込むのにかかる時間は30とする。また、それぞれのメモリは、デコードが終わった状態で次に書き込まれる。21つ目の並列ビタビ復号処理第1の並列トレースバック部10281nにより、第3のメモリ13003、第2のメモリ13002に書き込まれた生き残りパスをトレースバックする。トレースバック処理の開始時刻をTとする。トレースバックを行った後は時刻T60より第1のメモリ13001に書き込まれた生き残りパスを使用してデコード処理を開始する。該デコード処理と同時に復号結果を第1のLIFO10291nに保存する。第1のメモリ13001に関しては、以降の並列ビタビ復号処理で使用しないので、生き残りパスを書き込んでよい状態にする。また、第1のLIFO10291nに書き込まれた復号結果を、時刻T90より出力する。32つ目の並列ビタビ復号処理第2の並列トレースバック部10282nにより、第4のメモリ13004、第3のメモリ13003に書き込まれた生き残りパスをトレースバックする。トレースバック処理の開始時刻はT30である。トレースバックを行った後は時刻T90より第1のメモリ13001に書き込まれた生き残りパスを使用してデコード処理を開始する。該デコード処理と同時に復号結果を第2のLIFO10292nに保存する。第2のメモリ13002に関しては、以降の並列ビタビ復号処理で使用しないので、生き残りパスを書き込んでよい状態にする。また、第2のLIFO10292nに書き込まれた復号結果を、時刻T120より出力する。43つ目の並列ビタビ復号処理第3の並列トレースバック部10283nにより、第5のメモリ13005、第4のメモリ13004に書き込まれた生き残りパスをトレースバックする。トレースバック処理の開始時刻はT60である。トレースバックを行った後は時刻T120より第1のメモリ13001に書き込まれた生き残りパスを使用してデコード処理を開始する。該デコード処理と同時に復号結果を第1のLIFO10291nに保存する。第3のメモリ13003に関しては、以降の並列ビタビ復号処理で使用しないので、生き残りパスを書き込んでよい状態にする。また、第1のLIFOLIFO10291nに書き込まれた復号結果を、時刻T150より出力する。以上のように、生き残りパスの書き込まれた6つのメモリから、3つの並列トレースバック部が順に生き残りパスを読み取って並列にビタビ復号を行うことにより、高速処理を行うことができる。<トレースバック処理その2>図8は、トレースバック処理の一実施例を示す図である。図8には、一例として、トレースバック長を30、デコード長を30とした場合における並列トレースバック処理が示される。つまり、図6に示されるフローチャートのステップS608において、データレートが200Mbps未満であると判定された場合における、並列トレースバック処理が示される。トレースバック長を60から30にしたことにより、図7を参照して説明した並列トレースバック処理とは異なり、第1の並列トレースバック部10281nのトレースバック処理は時刻Tから第3のメモリ13003の内容についてだけ行い、その後時刻T30より第2のメモリ13002の内容についてデコード処理を行う。第2の並列トレースバック部10282nによるトレースバック処理についても同様に、それぞれ時刻T30からトレースバック、時刻T60よりデコード処理を行う。また、トレースバック長を30としたことで、第3の並列トレースバック部10283nと、第5のメモリ13005と、第6のメモリ13006とを使用する必要がなくなる。以上のように、トレースバック長を60から30に減らした際、第5のメモリ13005と、第6のメモリ13006とを静止し、スタンバイモードにすることで、受信装置の消費電力を削減することができる。受信部1021と、受信部1022の両方において、同様の処理が行われる。<変形例その1><受信装置>図9は、受信装置の一変形例を示す。図9に示される受信装置100は、図4を参照して説明した受信装置において、トレースバック長を決定するための具体的手段としてヘッダ解析部1200nを有するようにしたものである。図4に示される受信部を複数有するようにしたものであれば、共有並列パスメモリ1300に含まれるべき12個の並列パスメモリのうち、受信部1021が6個を使用し、受信部1022が残りの6個を使用して、ビタビ復号を行うことができる。この場合、1つの受信部により使用される並列パスメモリの数を6個よりも大きくすることができない。そこで、本受信装置100では、全トレースバック長制御部1400が、受信部1021におけるトレースバック長と、受信部1022におけるトレースバック長とに基づいて、1つのビタビ復号器により使用されるべきパスメモリの数を制御する。両方の受信部におけるトレースバック長に基づいて1つのビタビ復号器により使用されるべきパスメモリの数を制御することにより、1つのビタビ復号器により使用されるべきパスメモリの数を6より大きい数に増加させることができる。本実施例では、受信部1021がパスメモリを8個、受信部1022がパスメモリを4個使用するように制御される場合について説明する。<受信部の詳細>図10は、受信部102nの詳細を示す。図10に示される受信部102nは、図5を参照して説明した受信部において、4個の並列トレースバック部を有するようにしたものである。<本受信装置の動作>図11は、本受信装置100の動作を示すフローチャートである。図11に示されるフローチャートでは、ヘッダ解析部1200nより得られたヘッダ情報を利用して、共有並列パスメモリ1300に含まれる並列パスメモリの一部を使用し、ビタビ復号処理を行う。共有並列パスメモリ1300に含まれる並列パスメモリのうち、使用される並列パスメモリ以外の並列パスメモリは使用されない。本受信装置100の動作は、図6を参照して説明した動作と、データレートが200Mbps未満であると判定された場合には略同一である。つまり、図11に示されるステップS1102-S1114、及びS1122は、図6に示されるステップS602-S616を同様である。ステップS1108において、データレートが200Mbps以上であると判定された場合ステップS1108:NO、トレースバック長を90に設定するステップS1116。つまり、トレースバック長制御部1100nは、データレートが200Mbps以上であると判定した場合、トレースバック長を90に設定する。受信装置100は、第1のメモリ13001-第8のメモリ13008を使用とするよう設定するステップS1118。つまり、書き込み先メモリ選択ユニット1024nと、読み取り元メモリ選択ユニット1025nにより、共有並列パスメモリ1300に含まれる第1のメモリ13001-第8のメモリ13008が使用されるように設定する。受信装置100は、第1の並列トレースバック部10281n-第4の並列トレースバック部10284nを使用するステップS1120。つまり、並列トレースバック選択部1027nにより、例えば第1の並列トレースバック部10281n-第4の並列トレースバック部10284nを使用するように設定する。ステップS1114による処理、又はステップS1120による処理が行われた後、受信装置100は、PSDUをビタビ復号化するステップS1122。つまり、設定されたトレースバック長に従って、PSDUをビタビ復号化する<トレースバック処理その1>図12は、トレースバック処理の一実施例を示す図である。図12には、一例として、トレースバック長を90、デコード長を30とした場合における並列トレースバック処理が示される。つまり、図11に示されるフローチャートのステップS1108において、データレートが200Mbps未満であると判定されない場合、つまり、データレートが200Mbps以上であると判定された場合における、並列トレースバック処理が示される。図12では、一例として、第1の並列トレースバック部10281n-第4の並列トレースバック部10284nが一度ずつトレースバックと、デコードとを行う場合を示す。1書き込み先メモリ選択ユニット1024nによる生き残りパスの書き込み、2第1の並列トレースバック部10281nによるトレースバック及びデコード処理、3第2の並列トレースバック部10282nによるトレースバック及びデコード処理、4第3の並列トレースバック部10283nによるトレースバック及びデコード処理、5第4の並列トレースバック部10284nによるトレースバック及びデコード処理、に分けて、説明を行う。1生き残りパスの書き込み第1のメモリ13001~第8のメモリ13008に対し生き残りパスを書き込むWR。書き込み先のメモリの順序は第1のメモリ13001、第2のメモリ13002、、第8のメモリ13008、第1のメモリ13001、のような順番であり、一つのメモリに対して書き込むのにかかる時間は30とする。また、それぞれのメモリは、デコードが終わった状態で次に書き込まれる。21つ目の並列ビタビ復号処理第1の並列トレースバック部10281nにより、第3のメモリ13003、第2のメモリ13002に書き込まれた生き残りパスをトレースバックする。トレースバック処理の開始時刻をT90とする。トレースバックを行った後は時刻T150より第1のメモリ13001に書き込まれた生き残りパスを使用してデコード処理を開始する。該デコード処理と同時に復号結果を第1のLIFO10291nに保存する。第1のメモリ13001に関しては、以降の並列ビタビ復号処理で使用しないので、生き残りパスを書き込んでよい状態にする。また、第1のLIFO10291nに書き込まれた復号結果を、時刻T180より出力する。32つ目の並列ビタビ復号処理第2の並列トレースバック部10282nにより、第5のメモリ13005、第4のメモリ13004に書き込まれた生き残りパスをトレースバックする。トレースバック処理の開始時刻はT90である。トレースバックを行った後は時刻T180より第2のメモリ13002に書き込まれた生き残りパスを使用してデコード処理を開始する。該デコード処理と同時に復号結果を第2のLIFO10292nに保存する。第2のメモリ13002に関しては、以降の並列ビタビ復号処理で使用しないので、生き残りパスを書き込んでよい状態にする。また、第2のLIFO10292nに書き込まれた復号結果を、時刻T210より出力する。43つ目の並列ビタビ復号処理第3の並列トレースバック部10283nにより、第5のメモリ13005、第4のメモリ13004に書き込まれた生き残りパスをトレースバックする。トレースバック処理の開始時刻はT150である。トレースバックを行った後は時刻T210より第3のメモリ13003に書き込まれた生き残りパスを使用してデコード処理を開始する。該デコード処理と同時に復号結果を第1のLIFO10291nに保存する。第3のメモリ13003に関しては、以降の並列ビタビ復号処理で使用しないので、生き残りパスを書き込んでよい状態にする。また、第1のLIFOLIFO10291nに書き込まれた復号結果を、時刻T240より出力する。54つ目の並列ビタビ復号処理第4の並列トレースバック部10284nにより、第7のメモリ13007、第6のメモリ13006に書き込まれた生き残りパスをトレースバックする。トレースバック処理の開始時刻はT150である。トレースバックを行った後は時刻T240より第4のメモリ13004に書き込まれた生き残りパスを使用してデコード処理を開始する。該デコード処理と同時に復号結果を第2のLIFO10292nに保存する。第4のメモリ13004に関しては、以降の並列ビタビ復号処理で使用しないので、生き残りパスを書き込んでよい状態にする。また、第2のLIFOLIFO10292nに書き込まれた復号結果を、時刻T270より出力する。以上のように、生き残りパスの書き込まれた8つのメモリから4つの並列トレースバック部が順に生き残りパスを読み取って並列にビタビ復号を行うことで、高速処理を行うことができる。<変形例その2><受信装置>図13は、受信装置の一実施例を示す。図13に示される受信装置100は、図4を参照して説明した受信装置において、優先して共有並列パスメモリを使用させるべき受信部を選択させるための具体的手段として受信部選択部1500を有するようにしたものである。<受信部の詳細>本受信装置の受信部102nは、図5を参照して説明した受信部と同様である。図10を参照して説明した受信部が適用されてもよい。<本受信装置の動作>図14は、本受信装置100の動作を示すフローチャートである。図14に示されるフローチャートでは、優先して使用すべき受信部として、受信部1022が設定される場合について説明する。受信装置100は、優先して使用すべき受信部として、受信部1022を設定するステップS1402。つまり、受信部選択部1500は、優先して使用すべき受信部として、受信部1022を設定する。受信装置100は、トレースバック長を設定するステップS1404。つまり、トレースバック長制御部11001は、トレースバック長を設定する。トレースバック長が設定されることにより、使用すべきパスメモリの個数を把握できる。受信装置100は、トレースバック長を設定するステップS1406。つまり、トレースバック長制御部11002は、トレースバック長を設定する。トレースバック長が設定されることにより、使用すべきパスメモリの個数を把握できる。受信装置100は、各受信部により設定されたトレースバック長を把握するステップS1408。つまり、全トレースバック長制御部1400は、トレースバック長制御部11001により設定されたトレースバック長と、トレースバック長制御部11002により設定されたトレースバック長とを取得する。受信装置100は、使用すべきパスメモリの数の合計が12個以下であるかどうかを判断するステップS1410。つまり、全トレースバック長制御部1400は、トレースバック長制御部11001により設定されたトレースバック長と、トレースバック長制御部11002により設定されたトレースバック長とに基づいて、使用すべき並列パスメモリの数が12個以下であるかどうかを判断する。使用すべき並列パスメモリの数が12個より大きいと判断された場合ステップS1410:NO、受信装置100は、受信部1022のトレースバック長を削減するステップS1412。使用すべきパスメモリの数が12個以下であると判断された場合ステップS1410:YES、又はステップS1412による処理が行われたのち、受信装置100は受信処理を行うステップS1414。本変形例によれば、優先して並列パスメモリを使用させると設定された受信部に対して、優先的に並列パスメモリを使用させることができる。例えば、受信部1021により制御されるべきトレースバック長が90、受信部1022により制御されるべきトレースバック長が60である場合、受信部1021において必要とされる並列パスメモリの数は8個であり、受信部1022において必要とされる並列パスメモリの数は6個である。従って、必要とされる並列パスメモリの数の合計は12個を超える。必要とされる並列パスメモリの数が12個を超える場合、受信部1021に対してトレースバック長を60に削減させ、必要なパスメモリを6個とさせる。このようにすることにより使用されるべき並列パスメモリの数の合計を12個以下とする。その後受信処理を行う。<変形例その3><受信装置>図15は、受信装置の一変形例を示す。図15に示される受信装置100は、図4を参照して説明した受信装置において、受信データフレーム数カウント部1600nと、無効フレーム判断部1700nと、無効フレーム数カウント部1800nとを有する。受信データフレーム数カウント部1600nは、受信フレームの総フレーム数をカウントする。受信データフレーム数カウント部1600nは、全トレースバック長制御部1400に、受信フレームの総フレーム数を入力する。無効フレーム判断部1700nは、受信フレームに含まれるFCS等を用いて無効フレームかどうかを判断する。無効フレーム数カウント部1800nは、無効フレーム判断部1700nにより無効フレームであると判断された無効フレームの数をカウントし、記録する。無効フレーム数カウント部1800nは、全トレースバック長制御部1400に、無効フレームの数を入力する。全トレースバック長制御部1400は、受信データフレーム数カウント部1600nにより入力されるべき受信フレームの総フレーム数と、無効フレーム数カウント部1800nにより入力されるべき無効フレームの数とに基づいて、受信部1021と、受信部1022との間で、共有パスメモリを優先して使用させるべき受信部を切り替える。例えば、受信状態に基づいて、無効フレームの数が増加してきた場合に、切り替えるようにしてもよい。また、各受信部102nのトレースバック長制御部1100nにおいて、トレースバック長が制御される際に、受信データフレーム数カウント部1600n、無効フレーム判断部1700n、無効フレーム数カウント部1800nにより出力されるべきデータが使用されてもよい。<受信部の詳細>本受信装置の受信部102nは、図5を参照して説明した受信部と同様である。図10を参照して説明した受信部が適用されてもよい。<本受信装置の動作>図16は、本受信装置100の動作を示すフローチャートである。受信装置100は、初期化処理を行うステップS1602。受信装置100は、受信ループを実行することにより受信処理を行うステップS1604。図17は、図16に示されるフローチャートにおける初期化処理を示すフローチャートである。受信装置100は、受信部1021、及び受信部1022のうち、いずれか一方を優先して、並列パスメモリを割り当てる受信部に設定するステップS1702。ここでは、受信部1022を優先して、並列パスメモリを割り当てる受信部に設定する場合について説明する。受信装置100は、受信部1022に関する無効フレーム数カウント部18002における無効フレーム数Cnを0にするステップS1704。受信装置100は、受信部1022に関する受信データフレーム数カウント部16002における受信総フレーム数Snを0にするステップS1706。図18は、図16に示されるフローチャートにおける受信ループを示すフローチャートである。受信装置100は、受信フレーム毎に受信ループを実行するステップS1802。受信装置100は、受信総フレーム数Snに、1を加えるステップS1804。受信装置100は、Snが10001未満であるかどうかを判定するステップS1806。ここで、10001は一例であり、適宜変更可能である。Snが10001未満でない場合ステップS1806:NO、初期化処理を行う。初期化処理の後、ステップS1804に戻る。Snが10001未満である場合ステップS1806:YES、受信装置100は、通常受信を行うステップS1810。受信装置100は、ステップS1810により受信されたフレームが無効フレームであるかどうかを判定する。例えば、無効フレームかどうかを判断する際に、受信フレームに含まれるべき、FCSと呼ばれる、本来転送したいデータについての誤り検出符号語等を用いることにより判定する。無効フレームであると判定された場合ステップS1812:YES、無効フレーム数Cnに、1を加えるステップS1814。ステップS1812において、無効フレームであると判定されない場合、又はステップS1814の処理の後、受信装置100は、Cnが1000未満であるかどうかを判定するステップS1816。ここで、1000は一例であり、適宜変更可能である。Cnが1000未満でない場合ステップS1816:NO、受信部1022に、優先して並列パスメモリを割り当てる受信部を切り替えるステップS1818。受信部1022を優先して並列パスメモリを割り当てる受信部に設定することにより、受信部1022の受信精度を確保することかできるため、受信品質を向上させることができる。Cnが1000未満である場合ステップS1816:YES、又はステップS1818による処理の終了後、ステップS1804に戻る。図19は、図18に示されるフローチャートにおける通常受信処理を示すフローチャートである。受信装置100は、トレースバック長を設定するステップS1902。つまり、トレースバック長制御部11001は、トレースバック長を設定する。トレースバック長が設定されることにより、使用すべきパスメモリの個数を把握できる。受信装置100は、トレースバック長を設定するステップS1904。つまり、トレースバック長制御部11002は、トレースバック長を設定する。トレースバック長が設定されることにより、使用すべきパスメモリの個数を把握できる。受信装置100は、各受信部により設定されたトレースバック長を把握するステップS1906。つまり、全トレースバック長制御部1400は、トレースバック長制御部11001により設定されたトレースバック長と、トレースバック長制御部11002により設定されたトレースバック長とを取得する。受信装置100は、使用すべきパスメモリの数の合計が12個以下であるかどうかを判断するステップS1908。つまり、全トレースバック長制御部1400は、トレースバック長制御部11001により設定されたトレースバック長と、トレースバック長制御部11002により設定されたトレースバック長とに基づいて、使用すべき並列パスメモリの数が12個以下であるかどうかを判断する。使用すべき並列パスメモリの数が12個より大きいと判断された場合ステップS1908:NO、受信装置100は、優先して並列パスメモリを割り当てない受信部のトレースバック長を削減するステップS1910。使用すべきパスメモリの数が12以下であると判断された場合ステップS1908:YES、又はステップS1910による処理が行われたのち、受信装置100は受信処理を行うステップS1912。以上の実施例を含む実施形態に関し、更に以下の項目を開示する。1無線信号を受信する受信装置であって、畳み込み符号化されたデータをビタビ復号化するビタビ復号器と、前記畳み込み符号化されたデータをビタビ復号化する際に使用されるべきトレースバック長を制御するトレースバック長制御部とを少なくとも有する複数の受信部と、該複数の受信部により畳み込み符号化されたデータがビタビ復号化される際に、生き残りパスを保存するために共有される共有並列パスメモリとしての、並列パスメモリと、前記複数の受信部により制御されるべきトレースバック長に基づいて、各受信部により使用されるべき前記並列パスメモリ使用量を制御する全トレースバック長制御部としての、メモリ制御部とを有する。21に記載の受信装置において、受信信号のヘッダを解析するヘッダ解析部を有し、前記トレースバック長制御部は、前記ヘッダ解析部により解析されたヘッダに含まれる情報に基づいて、トレースバック長を制御する。31または2に記載の受信装置において、前記並列パスメモリは、複数のパスメモリを有し、前記メモリ制御部は、前記各受信部により使用されるべき前記並列パスメモリ使用量として、パスメモリの数を制御する。41ないし3のいずれか1項に記載の受信装置において、前記メモリ制御部により前記並列パスメモリ使用量が制御される際に、優先して前記並列パスメモリ使用量を割り当てる受信部を設定する受信部選択部としての、受信部設定部を有する。54に記載の受信装置において、前記メモリ制御部により前記複数の受信部により制御されるべきトレースバック長に基づいて設定されるべきメモリの使用量が、前記並列パスメモリの容量を超える場合、前記受信部設定部により優先して前記並列パスメモリ使用量を割り当てる受信部として設定された受信部以外の受信部に対応するトレースバック長を減少させる全トレースバック長制御部としての、トレースバック長制御部を有する。64に記載の受信装置において、当該受信装置により受信されたデータフレームが無効かどうかを判断する無効フレーム判断部と、該無効フレーム判断部により無効と判断されたデータフレームの数をカウントする無効フレーム数カウント部とを有し、前記無効フレーム数カウント部によりカウントされるべき無効と判断されたデータフレームの数が所定の閾値以上となった場合に、前記受信部設定部は、優先して前記並列パスメモリ使用量を割り当てる受信部として設定された受信部以外の受信部に対するメモリの使用量を減少させる。本発明は特定の実施例を参照しながら説明されてきたが、各実施例は単なる例示に過ぎず、当業者は様々な変形例、修正例、代替例、置換例等を理解するであろう。説明の便宜上、本発明の実施例に従った装置は機能的なブロック図を用いて説明されたが、そのような装置はハードウェアで、ソフトウエアで又はそれらの組み合わせで実現されてもよい。本発明は上記実施例に限定されず、本発明の精神から逸脱することなく、様々な変形例、修正例、代替例、置換例等が包含される。