1対の電極と前記1対の電極に挟まれた発光層とを有する発光素子と、前記発光素子の一方の電極を電圧源に接続するスイッチとを含む画素回路が複数配置され、前記スイッチは前記画素回路に与えられるビデオ信号に応じてオンまたはオフに設定され、前記スイッチがオンのときに前記電圧源の電圧が前記1対の電極間に印加されることにより前記発光素子が発光する表示装置であって、前記複数配置された画素回路のうちの、前記1対の電極間がショートした前記発光素子を含む画素回路の位置を保存するメモリと、前記メモリの出力を読み取り、前記ショートした前記発光素子を含む画素回路に、前記ビデオ信号によらず前記スイッチをオフにする信号を与える信号処理部とを有することを特徴とする表示装置。前記ショートした発光素子を含む画素回路の位置を検出するショート検出部を有する請求項1に記載の表示装置。前記ショート検出部は、前記1対の電極間がショートした前記発光素子に流れる電流と、前記1対の電極間がショートしていない前記発光素子に流れる電流との差を検出する回路を有することを特徴とする請求項2に記載の表示装置。前記ショート検出部は、前記複数の画素回路の1つに前記スイッチをオンにする信号を与え、他の画素回路に前記スイッチをオフにする信号を与えたときの、前記発光素子に流れる電流の総和を検出する回路を有することを特徴とする請求項2または3に記載の表示装置。前記複数の画素回路に前記スイッチをオフにする信号を与えたときの前記発光素子に流れるリーク電流の総和を検出し、前記複数の画素回路の1つに前記スイッチをオンにする信号を与え、他の画素回路に前記スイッチをオフにする信号を与えたときの、前記発光素子に流れる電流の総和から差し引くリーク電流除去部を有することを特徴とする請求項4に記載の表示装置。前記発光素子に流れる電流の総和は、前記1対の電極のうち前記一方の電極とは異なるほうの電極を共通接続して取り出されることを特徴とする請求項4に記載の表示装置。有機EL表示装置においては、発光層の一部が欠損するなどして陽極と陰極間がショートすると、発光層に電圧が印加されず、したがって発光しない。電流駆動方式では、ショートした電極間に高々白表示における駆動電流が流れるだけであるが、電圧駆動方式では、電圧源の電圧が電極に直接印加されるので、ショートした箇所に多大な貫通電流が流れる。貫通電流が流れ続けると、ショート部周辺の発光層を構成する有機化合物の劣化が進み表示装置の寿命を縮めることになる。製造工程におけるショートの発生原因としては、下側の電極のエッジ部で発光層が段切れを起こし、下側の電極が露出することがあげられる。また、下側の電極に異物が付着していると、その部分で発光層が充分な厚さで形成されない。このいずれの場合も、上側の電極を形成したときにショートが発生する。製造工程途中で発生したショートは、何らかの方法で修復リペアすることができる。レーザ照射によるリペア法は、表示不良を発生した有機EL素子にレーザを照射して、薄膜トランジスタの電極と画素電極とを接続するコンタクト部の近傍の電極を切断し、この画素を暗点化するものである。しかし、レーザ照射によるリペアは、高精細化になるにつれ精度が厳しくなること、レーザ照射の際に照射部が加熱されて発光層中の有機化合物に変性が生じること、などの課題がある。ショート箇所に大きな電流を流してその部分を溶断し、電流が流れないようにする方法もあるが、その場合でも溶断部の周辺で変性が生じやすい。表示装置として使用している間にショートが発生すると、貫通電流のためにその部分が劣化または破壊されるばかりでなく、電源が故障する原因にもなる。このように、電圧駆動方式の表示装置において、電極間のショートにより過大な電流が流れることを防ぎ、周辺材料が劣化したり電気回路に障害が発生することのない表示装置が望まれている。本発明は、1対の電極と前記1対の電極に挟まれた発光層とを有する発光素子と、前記発光素子の一方の電極を電圧源に接続するスイッチとを含む画素回路が複数配置され、前記スイッチは前記画素回路に与えられるビデオ信号に応じてオンまたはオフに設定され、前記スイッチがオンのときに前記電圧源の電圧が前記1対の電極間に印加されることにより前記発光素子が発光する表示装置であって、前記複数配置された画素回路のうちの、前記1対の電極間がショートした前記発光素子を含む前記画素回路の位置を保存するメモリと、前記メモリの出力を読み取り、前記ショートした前記発光素子を含む画素回路に、前記ビデオ信号によらず前記スイッチをオフにする信号を与える信号処理部とを有することを特徴とする。ショートした発光素子を含む画素にビデオ信号によらずオフ信号を与えることにより、スイッチが常にオフになり、発光素子に電源電圧が直接印加されることがなくなるので、貫通電流が流れることが防止できる。本発明は有機EL素子を用いた表示装置に限らず、無機EL素子やLEDなど、1対の電極の間に電流が流れることによって発光する素子を用いたすべての表示装置に適用できる。以下、有機EL素子も含めてこれらの素子を発光素子と呼ぶ。電圧駆動方式では、発光素子と電圧源との間にスイッチが配置され、スイッチがオンのとき発光素子の電極間に電圧源の電圧が印加される。スイッチがオフになると発光素子の両電極は開放状態になり、それまで電極間に印加されていた電圧は発光素子の内部を流れる電流によって速やかに減衰する。スイッチのオンオフは2値の画像データによって制御される。スイッチとしてはトランジスタを用いることが多い。トランジスタのソース端子とドレイン端子が発光素子の一方の電極と電圧源とに接続され、ゲート端子に入る信号によってトランジスタが導通したり非導通になったりする。両電極がショートしている発光素子は、正常な画素に比べて電極間抵抗が極めて低い。そのため、Lレベルのビデオ信号が入り電圧源電圧が印加されると、大きな貫通電流が流れる。本発明は、発光素子がショートした画素に対して常にHレベルのビデオ信号を与えることにより、その画素のトランジスタを表示画像によらずオフにし、貫通電流が流れないようにするものである。以下、本発明を実施例によって詳しく説明するが、その前に本発明の表示装置を構成する個々の画素について説明する。図8は代表的な有機EL表示装置の画素回路である。画素回路801は、トランジスタ802、803、保持容量804、発光素子805、信号線806、走査線807、電圧源808、接地線809から構成される。走査線807の信号によりトランジスタ802がオンになると、信号線806に入力されたビデオ信号がトランジスタ802を経てトランジスタ803のゲートに入力される。トランジスタ803が、発光素子805のアノードと電圧源808との間にあり、そのオンとオフで発光と非発光がコントロールされるスイッチである。ビデオ信号はHhighレベルとLlowレベルからなる2値信号で、Hレベルが入力されるとトランジスタ803はコンダクタンスの小さいオフの状態になり、発光素子は電源電圧が伝達されず発光しない。Lレベルのビデオ信号が入力されると、トランジスタ803はコンダクタンスの大きいオンの状態になり、電圧源808の電圧の大部分が発光素子に印加されるようになり、発光素子に電流が流れて発光が生じる。図8の画素回路ではHレベルが黒信号、Lレベルが白信号になる。図9は、画素回路の断面を示す図である。発光素子805とトランジスタ803のみを示し、他の回路要素は省略してある。基板901に、トランジスタ803の活性層905、ゲート電極906、ドレイン電極907、ソース電極908が、絶縁層902を挟んで形成されている。ドレイン電極907とソース電極908は、絶縁層902に開けたコンタクトホールを介して活性層905に接続されている。図9には示されていないが、ドレイン電極907は延長されて電圧源808になっている。トランジスタ803の全体は平坦化層903で覆われ、平坦化層903の上に発光素子805である有機EL素子のアノード909、発光層910、カソード911がこの順に積層されている。アノード909とトランジスタ803のソース電極は、平坦化層903に開けたコンタクトホールを介して接続されている。発光素子805は、隣の画素の発光素子と隔壁912によって分離されている。図8および図9は1つの画素回路の回路と断面であるが、基板901の上には、図8や図9と同じ画素回路がマトリクス状に行と列を成して多数配置されている。カソード911は全ての画素にわたって連続して形成されている。実施例1図1は第1の実施例の表示装置の構成を示すブロック図である。外部から入力されたビデオ信号Videoは、信号処理部106を経て表示部101に送られる。以下に説明するように、信号処理部106は、外部から送られてきたビデオ信号Videoのうち、ショートしている画素に対応するビデオ信号を常にHレベルにする。表示部101には、図8の画素回路801が複数個マトリクス状に並んでおり、信号処理部106から送られてくるビデオ信号が順次各画素に表示される。パネル制御部105は、外部から来る水平同期信号HSYNCと垂直同期信号VSYNCに従って、表示部101と信号処理部106に、マトリクス配置した画素回路のアドレスを指示する信号を出力する。画素回路のアドレスは、その画素回路がマトリクス配置のどの位置にあるかを示すパラメータであって、行と列の番号などで指定される。ショート検出部102は、表示部101の各発光素子がショートしているか否かの判定を行う。発光素子がショートしていると判定された画素のアドレスは、メモリコントローラ103を経てメモリ104に送られ保存される。図2は、ショート検出部102の詳細な構造を示す図である。画素回路801の発光素子は、カソードが共通接続されて、ショート検出部102の抵抗202に接続される。全発光素子の電流の和が抵抗202に流れ、それによって生じる電圧はコンパレータ201の一方の入力となる。コンパレータ201のもう一方の入力は、固定電源203の出力電圧Vrが接続される。コンパレータ201の出力はインバータ204を経てメモリコントローラ103、さらにはメモリ104に送られる。図3はショートの有無の判定手順を示すフローチャートである。ショートの検出は表示部101の画像表示が行われていない期間に行われる。検出が開始されると、ステップS1で、1つの画素に白データ、その他の全画素に黒データが書き込まれる。このデータは、パネル制御部105で白データを書く画素のアドレスが作られて、それを受けた信号処理部106で生成されて表示部101に送られる。ついでステップ2で全画素のカソード電流が抵抗202に発生する電圧を検出し、ショートしているか否かが判定される。コンパレータ201の出力によって、抵抗202に発生する電圧のレベルがショートを示していると判定されたときは、ステップS3に移り白データが書き込まれた画素のアドレスがメモリ104に保存される。コンパレータ201の出力がLでショートしていないと判定されたときは、ステップS3はスキップされる。ついで、ステップS4で全画素が検出されたか否かが判定される。まだ全画素の判定が終わっていないときは、パネル制御部105が出力する白データの画素のアドレスを1つ進めて、ステップS1に戻る。全画素の判定が完了するとショート検出を終了する。図4はショートがあるときとないときの抵抗202の電圧レベルを示す。両電極間がショートしている発光素子に白データを書き込むと、ショートしていない発光素子に流れる電流よりも大きな電流が流れる。黒データを書き込んだ画素の発光素子には微小なリーク電流しか流れないので、それを全画素について総和をとっても白データを書いた画素の電流より小さい。したがって、ショート検出部の抵抗202に流れる総和電流は、白データを書いた画素の発光素子に流れる電流と見做してよく、その電流の大きさによってショートしているか否かが判定できる。総和電流は抵抗202によって電圧に変換される。Vsは白データを書き込んだ画素がショートしているときの電圧、Vaは白データを書き込んだ画素がショートしていないときの電圧、Vcomは抵抗の他端のコモン電圧である。VsはVaよりも高いので、その間に判定基準電圧Vrを設定する。画素がショートしており電圧が基準電圧Vrを超えたときは、コンパレータ201がHhighレベルを出力する。正常画素は抵抗202の電圧が基準電圧Vr以下なので、コンパレータ201出力はLlowレベルとなる。コンパレータ201の出力がショートの有無の判定結果となる。コンパレータ201出力がHレベル、したがってインバーと出力がLレベルのとき、メモリコントローラ103は、そのときにパネル制御部が出力している白データが書かれた画素のアドレスをメモリ104に送る。ショート検出が完了すると画像表示モードに戻る。信号処理部106は、ビデオ信号Videoをパネル制御部105の発するアドレス信号によって順々に表示部に書き込む。その際に、メモリ104に保存されているショート画素の位置情報を読み取り、ショート画素以外の画素にはそのままビデオ信号を書き込み、ショート画素には、メモリ104に保存されているショート画素の位置情報をもとに黒データを書き込む。これによりショート画素に貫通電流が流れることが防止される。実施例2製造工程で生じたショートを実施例1と同じショート検出部で出荷前に検査し、ショートしている画素のアドレスをメモリ104に保持する。その後ショート検出部102は取り外して製品として出荷する。取り外したショート検出部102は、別の製品のショート検出に用いることができる。出荷される表示装置は図1からショート検出部102を取り除いた構成になり、実施例1に比べて簡略化される。製造工程中に生じたショート画素にはすべて黒データが書き込まれるので、劣化が広がることが防止される。メモリ104は出荷検査で書き込まれたのちは読み出しのみが行われるので、読み出し専用メモリを用いることができ、コストを下げることができる。実施例3図4のVlは全画素に黒データを書き込んだときの電圧である。発光素子は黒状態にあるときでもわずかにリーク電流が流れるのでそれによって電圧Vlが発生する。通常この電圧は非常に小さく、白データを書いた画素の電流の検出に影響を与えない。しかし、発光素子のリーク電流が大きいと、図4のVlのレベルが高くなるために相対的にVsとVaの差が小さくなって、コンパレータ201の判定誤差が大きくなりショートの検出精度が下がる。本実施例では、全画素リーク電流を除去することでショート画素の検出精度を上げる。図5は本実施例のショート検出部とリーク電流除去部の構成を示すブロック図である。表示部101は、ショート検出部102に接続されるのに先立ってリーク電流除去部300に接続され、全画素リーク電流が検出される。図6は、リーク電流除去部300の詳細構成を示す図である。図7に本実施例のリーク電流除去とショート検出のフローチャートを示す。ステップS5とステップS6では、スイッチSW1がオフ、SW2がオンになり、表示部101はショート検出部102から切り離され、リーク電流除去部300に接続される。ステップS5で全画素に黒データをセットする。全画素のリーク電流が抵抗201に流れ、電圧Vlに変換されてコンパレータ302に入力される。コンパレータ302では、リーク電流による電圧Vlが抵抗201のもう一方の端子電圧Vcomと比較される。VlよりVcomが大きい場合はコンパレータ出力がHになり、V1よりVcomが小さい場合はコンパレータ出力がLになる。D/Aディジタル/アナログ変換器303コントローラ及びD/A変換器304によって、コンパレータ302のディジタル出力がアナログ電圧Vdaに変換される。演算増幅器305は、正入力端子にD/A変換器304の出力が接続され、トランジスタ306のソース電圧が負入力端子に接続されている。演算増幅器305の出力はトランジスタ306のゲート電圧となり、抵抗307に電流I‘=Vda/R2が流れるようにトランジスタ306のゲート電圧が調整される。VdaがV0より高いときはI’によって抵抗201に流れる電流が減少する。VdaがV0より低くなると元の全画素リーク電流を増やす方向に制御される。V0はVcomより低い電圧に設定されている。上記の動作を繰り返すことにより、リーク電流を除去する。リーク電流除去終了後、スイッチSW1がオン、SW2がオフになる。表示部101はリーク電流除去部300から切り離され、ショート検出部102に接続される。以下、ステップS1-S4によって画素ごとのショートの有無が判定される。その手順は実施例1と同じである。ショート画素の検出が完了すると、画像表示モードに戻る。本発明のリーク電流除去、ショート画素の検出及びその後のビデオ信号の書き込みは、上記実施例1ないし実施例3の方法に限定されない。