"容量を測定することが可能な容量測定回路であって、第1論理回路をリング状に複数接続し、前記第1論理回路ごとに測定対象の容量を接続してある少なくとも1つの第1リングオシレータと、前記第1リングオシレータに接続され、前記第1リングオシレータからの第1出力信号の発振周波数を分周する第1分周器を少なくとも1つ有する第1周辺回路部と、前記第1論理回路をリング状に複数接続してある第2リングオシレータと、前記第2リングオシレータに接続され、前記第2リングオシレータからの第2出力信号の発振周波数を分周する第2分周器を少なくとも1つ有する第2周辺回路部とを備え、前記第1リングオシレータおよび前記第2リングオシレータに電力を供給する電源と、前記第1周辺回路部および前記第2周辺回路部に電力を供給する電源とが異なる容量測定回路。前記第1周辺回路部は、異なる発振周波数を分周する前記第1分周器および前記第2分周器を複数接続してあり、前記第2周辺回路部は、異なる発振周波数を分周する前記第2分周器を複数接続してあり、前記第1リングオシレータからの前記第1出力信号の発振周波数に応じて、前記第1出力信号を入力する前記第1分周器を切替え、前記第2リングオシレータからの前記第2出力信号の発振周波数に応じて、前記第2出力信号を入力する前記第2分周器を切替える請求項1に記載の容量測定回路。前記第1リングオシレータを複数備え、複数の前記第1リングオシレータのうち、駆動する前記第1リングオシレータを切替え、前記第1リングオシレータに接続してある前記測定対象の容量の測定を制御する制御部をさらに備える請求項1または請求項2に記載の容量測定回路。前記第1分周器と前記第2分周器とを共通の分周器で構成し、前記制御部は、前記共通の分周器と接続する前記第1リングオシレータおよび前記第2リングオシレータを切替える請求項3に記載の容量測定回路。第1論理回路をリング状に複数接続し、前記第1論理回路ごとに測定対象の容量を接続してある少なくとも1つの第1リングオシレータと、前記第1リングオシレータに接続され、前記第1リングオシレータからの第1出力信号の発振周波数を分周する第1分周器を少なくとも1つ有する第1周辺回路部と、前記第1論理回路をリング状に複数接続してある第2リングオシレータと、前記第2リングオシレータに接続され、前記第2リングオシレータからの第2出力信号の発振周波数を分周する第2分周器を少なくとも1つ有する第2周辺回路部と、前記第1リングオシレータおよび前記第2リングオシレータに電力を供給する電源と接続するための第1電源パッドと、前記第1リングオシレータおよび前記第2リングオシレータを接地するための第1グランドパッドと、前記第1周辺回路部および前記第2周辺回路部に電力を供給する電源と接続するための第2電源パッドと、前記第1周辺回路部および前記第2周辺回路部を接地するための第2グランドパッドとを備える半導体装置。前記第1周辺回路部は、異なる発振周波数を分周する前記第1分周器を複数接続してあり、前記第2周辺回路部は、異なる発振周波数を分周する前記第2分周器を複数接続してあり、前記第1リングオシレータからの前記第1出力信号の発振周波数に応じて、前記第1出力信号を入力する前記第1分周器を切替え、前記第2リングオシレータからの前記第2出力信号の発振周波数に応じて、前記第2出力信号を入力する前記第2分周器を切替える請求項5に記載の半導体装置。前記第1リングオシレータを複数備え、複数の前記第1リングオシレータのうち、駆動する前記第1リングオシレータを切替え、前記第1リングオシレータに接続してある前記測定対象の容量の測定を制御する制御部をさらに備える請求項5または請求項6に記載の半導体装置。前記第1分周器と前記第2分周器とを共通の分周器で構成し、前記制御部は、前記共通の分周器と接続する前記第1リングオシレータおよび前記第2リングオシレータを切替える請求項7に記載の半導体装置。前記第1リングオシレータおよび前記第2リングオシレータと、前記第1電源パッドおよび前記第1グランドパッドとの距離が均等になるように、前記第1電源パッドと、前記第1グランドパッドとを交互に配置してある請求項5~請求項8のいずれか1項に記載の半導体装置。前記第1リングオシレータと、前記第2リングオシレータとは近傍に配置してある請求項5~請求項9のいずれか1項に記載の半導体装置。前記第1リングオシレータおよび前記第2リングオシレータと、前記第1周辺回路部および前記第2周辺回路部と、前記第1電源パッドおよび前記第2電源パッドと、前記第1グランドパッドおよび前記第2グランドパッドとは、スクライブライン上に配置してある請求項5~請求項10のいずれか1項に記載の半導体装置。第1論理回路をリング状に複数接続し、前記第1論理回路ごとに測定対象の容量を接続してある少なくとも1つの第1リングオシレータと、前記第1リングオシレータに接続され、前記第1リングオシレータからの第1出力信号の発振周波数を分周する第1分周器を少なくとも1つ有する第1周辺回路部と、前記第1論理回路をリング状に複数接続してある第2リングオシレータと、前記第2リングオシレータに接続され、前記第2リングオシレータからの第2出力信号の発振周波数を分周する第2分周器を少なくとも1つ有する第2周辺回路部とを備え、前記第1リングオシレータおよび前記第2リングオシレータに電力を供給する電源と、前記第1周辺回路部および前記第2周辺回路部に電力を供給する電源とが異なる容量測定回路を用いて前記測定対象の容量を測定する容量測定方法であって、前記第1分周器で分周した前記第1出力信号の周波数および前記第1リングオシレータに流れる電流値より第1容量を算出するステップと、前記第2分周器で分周した前記第2出力信号の周波数および前記第2リングオシレータに流れる電流値より第2容量を算出するステップと、算出した前記第1容量から、算出した前記第2容量を差引いて前記測定対象の容量を測定するステップとを含む容量測定方法。第1論理回路をリング状に複数接続し、前記第1論理回路ごとに測定対象の容量を接続してある少なくとも1つの第1リングオシレータと、前記第1リングオシレータに接続され、前記第1リングオシレータからの第1出力信号の発振周波数を分周する第1分周器を少なくとも1つ有する第1周辺回路部と、前記第1論理回路をリング状に複数接続してある第2リングオシレータと、前記第2リングオシレータに接続され、前記第2リングオシレータからの第2出力信号の発振周波数を分周する第2分周器を少なくとも1つ有する第2周辺回路部とを備え、前記第1リングオシレータおよび前記第2リングオシレータに電力を供給する電源と、前記第1周辺回路部および前記第2周辺回路部に電力を供給する電源とが異なる容量測定回路を用いて前記測定対象の容量を測定する容量測定方法であって、前記第1分周器で分周した前記第1出力信号の周波数および前記第1リングオシレータに流れる電流値を測定するステップと、前記第2分周器で分周した前記第2出力信号の周波数および前記第2リングオシレータに流れる電流値を測定するステップと、測定した前記第1出力信号の周波数および前記第1リングオシレータに流れる電流値と、測定した前記第2出力信号の周波数および前記第2リングオシレータに流れる電流値とから、前記測定対象の容量を直接算出するステップとを含む容量測定方法。しかし、微細素子の容量を測定するCBCM法は、容量を測定するために、入力パルスが2系統必要となり、その2系統の入力パルスを生成するためにパルスジェネレータが必要となる。パルスジェネレータは、半導体製造ラインにおいて、LCRメータのように通常利用される装置ではなく、定常的にトランジスタ特性や容量値をモニタして管理する場合、CBCM法を行なうためだけに別途購入する必要があった。また、LCRメータを用いて素子の容量を測定する場合、微細素子の容量を直接測定できないため、実際の回路では使用しないトランジスタサイズの素子の容量を測定することになり、LCRメータを用いて測定した容量値と、評価したトランジスタ特性とを回路シミュレーションに用いると整合性が取れないという問題があった。それゆえに、本発明は、上記問題点を解決するためになされたものであり、CBCM法のように特別な装置を用いずに、微細素子の容量を直接測定することができる容量測定回路、半導体装置および容量測定方法を提供することを目的とする。上記課題を解決するために、本発明の一実施の形態によれば容量を測定することが可能な容量測定回路が提供される。本発明に係る容量測定回路は、第1リングオシレータと、その出力を分周する第1周辺回路部と、第2リングオシレータと、その出力を分周する第2周辺回路部とを備えている。第1のリングオシレータには、第2のリングオシレータとは異なり、測定対象の容量を接続してある。第1リングオシレータおよび第2リングオシレータに電力を供給する電源と、第1周辺回路部および第2周辺回路部に電力を供給する電源とは異なる。本発明に係る容量測定回路は、第1分周器で分周した第1出力信号の周波数および第1リングオシレータに流れる電流値より算出した第1容量から、第2分周器で分周した第2出力信号の周波数および第2リングオシレータに流れる電流値より算出した第2容量を差引くことで測定対象の容量を測定することができる。そのため、本発明によれば、CBCM法よりも高い周波数で測定対象の容量を充放電することができ、微小な容量を精度よく測定することができる。また、本発明によれば、第1リングオシレータに寄生する容量を差引くことで、微小な容量を精度よく測定することができる。以下、本発明に係る実施の形態について図面を参照して説明する。実施の形態1図1は、本発明の実施の形態1に係る容量測定回路の回路構成を示す回路図である。図1に示す容量測定回路1は、測定用回路部2、参照用回路部3を含んでいる。測定用回路部2は、測定用リングオシレータ4、測定用周辺回路部5を含んでいる。参照用回路部3は、参照用リングオシレータ6、参照用周辺回路部7を含んでいる。測定用リングオシレータ4は、NANDゲート回路41、複数のインバータ回路42、インバータ回路42ごとに接続してある測定対象の容量Ctを含んでいる。測定用リングオシレータ4は、NANDゲート回路41と、複数のインバータ回路42とがリング状に接続してある。NANDゲート回路41は、前段に接続するインバータ回路42の出力信号と、イネーブルenable信号とが入力され、後段に接続するインバータ回路42に信号を出力する。NANDゲート回路41は、1のイネーブル信号を入力することで測定用リングオシレータ4を起動させ、0のイネーブル信号を入力することで測定用リングオシレータ4を停止させる。NANDゲート回路41の後段に接続したインバータ回路42は、NANDゲート回路41から入力した信号を処理し、処理した信号を後段に接続したインバータ回路42に出力する。NANDゲート回路41の前段に接続したインバータ回路42は、前段に接続したインバータ回路42から入力した信号を処理し、処理した信号をNANDゲート回路41に出力するとともに、測定用周辺回路部5にも出力する。測定用リングオシレータ4は、NANDゲート回路41に1のイネーブル信号を入力することにより起動され、所定の周波数で発振動作を行う。ここで、測定用リングオシレータ4は、電源電圧を供給するための端子Vdd1と、接地するための端子GNDとを有している。また、測定用リングオシレータ4は、インバータ回路42ごとに接続してある測定対象の容量Ct以外に、寄生容量Crを有している。寄生容量Crは、測定対象の容量Ctに並列した容量として図示してある。さらに、測定用リングオシレータ4は、リング状に接続する論理回路にインバータ回路42を用いる場合に限定されるものではなく、NANDゲート回路やNORゲート回路などの論理回路を用いてもよい。測定用周辺回路部5は、測定用リングオシレータ4からの出力信号の発振周波数を分周する分周器51を有している。また、測定用周辺回路部5では、分周する発振周波数が異なる複数の分周器51を直列に接続してある。最終段の分周器51は、増幅器52に接続され、出力信号が増幅されて出力端子Output_tから出力される。なお、測定用周辺回路部5は、分周する発振周波数が異なる複数の分周器51を有する場合に限定されるものではなく、測定用リングオシレータ4からの出力信号の発振周波数を分周することができれば、少なくとも1つの分周器51を有していればよい。また、測定用周辺回路部5は、電源電圧を供給するための端子Vdd2と、接地するための端子GNDとを有している。測定用周辺回路部5は、測定用リングオシレータ4で発振させた出力信号の発振周波数を分周することで、測定対象の容量Ctおよび寄生容量Crを充放電させた出力信号を取出すことができ、取出した出力信号の周波数および端子Vdd1から測定用リングオシレータ4に流れる電流値Idd1tを測定することで測定対象の容量Ctおよび寄生容量Crの合成容量を算出することができる。ここで、測定用回路部2では、測定用リングオシレータ4に設けた端子Vdd1と、測定用周辺回路部5に設けた端子Vdd2とが異なるので、測定用リングオシレータ4に電力を供給する電源と、測定用周辺回路部5に電力を供給する電源とが異なる。そのため、測定用リングオシレータ4に電力を供給する電源は、測定用周辺回路部5に利用されることがないので、測定用回路部2では、インバータ回路42ごとに接続してある測定対象の容量Ctおよび寄生容量Crに充電される電荷量を検出することができる。しかし、測定用リングオシレータ4は、前述したように測定対象の容量Ct以外に寄生容量Crを有している。そのため、測定用回路部2は、測定対象の容量Ctのみを算出することができず、測定対象の容量Ctおよび寄生容量Crの合成容量を算出することになる。そこで、容量測定回路1は、測定用回路部2以外に、参照用回路部3を設けている。参照用回路部3は、参照用リングオシレータ6、参照用周辺回路部7を含んでいる。参照用リングオシレータ6は、測定用リングオシレータ4と同じ回路構成であり、NANDゲート回路61、複数のインバータ回路62を含んでいる。ただし、参照用リングオシレータ6は、測定用リングオシレータ4と異なり、インバータ回路62ごとに測定対象の容量Ctを接続していない。参照用リングオシレータ6も、NANDゲート回路61と、複数のインバータ回路62とがリング状に接続してある。NANDゲート回路61は、前段に接続するインバータ回路62の出力信号と、イネーブルenable信号とが入力され、後段に接続するインバータ回路62に信号を出力する。NANDゲート回路61は、1のイネーブル信号を入力することで参照用リングオシレータ6を起動させ、0のイネーブル信号を入力することで参照用リングオシレータ6を停止させる。NANDゲート回路61の後段に接続したインバータ回路62は、NANDゲート回路61から入力した信号を処理し、処理した信号を後段に接続したインバータ回路62に出力する。NANDゲート回路61の前段に接続したインバータ回路62は、前段に接続したインバータ回路62から入力した信号を処理し、処理した信号をNANDゲート回路61に出力するとともに、測定用周辺回路部5にも出力する。参照用リングオシレータ6は、NANDゲート回路61に1のイネーブル信号を入力することにより起動され、所定の周波数で発振動作を行う。ここで、参照用リングオシレータ6は、電源電圧を供給するための端子Vdd1と、接地するための端子GNDとを有している。また、参照用リングオシレータ6は、インバータ回路42ごとに測定対象の容量Ctを接続していないが、測定用リングオシレータ4と同様に寄生容量Crを有している。寄生容量Crは、インバータ回路62ごとに接続するように図示してある。さらに、参照用リングオシレータ6も、リング状に接続する論理回路にインバータ回路62を用いる場合に限定されるものではなく、測定用リングオシレータ4と同じ回路構成であればNANDゲート回路やNORゲート回路などの論理回路を用いてもよい。参照用周辺回路部7は、参照用リングオシレータ6からの出力信号の発振周波数を分周する分周器71を有している。また、参照用周辺回路部7では、分周する発振周波数が異なる複数の分周器71を直列に接続してある。最終段の分周器71は、増幅器72に接続され、出力信号が増幅されて出力端子Output_rから出力される。なお、参照用周辺回路部7は、分周する発振周波数が異なる複数の分周器71を有する場合に限定されるものではなく、参照用リングオシレータ6からの出力信号の発振周波数を分周することができれば、少なくとも1つの分周器71を有していればよい。また、参照用周辺回路部7は、電源電圧を供給するための端子Vdd2と、接地するための端子GNDとを有している。参照用周辺回路部7は、参照用リングオシレータ6で発振させた出力信号の発振周波数を分周することで、寄生容量Crを充放電させた出力信号を取出すことができ、取出した出力信号の周波数および端子Vdd1から参照用リングオシレータ6に流れる電流値Idd1r電流値を測定することで寄生容量Crを算出することができる。容量測定回路1は、測定用回路部2で算出した測定対象の容量Ctおよび寄生容量Crの合成容量から、参照用回路部3で算出した寄生容量Crを差引くことで測定対象の容量Ctのみを測定することができる。なお、容量測定回路1は、測定用リングオシレータ4および参照用リングオシレータ6で発振させるため、各論理回路のスイッチング時間が非常に短く、また各論理回路を構成するNMOSnegativechannelmetaloxidesemiconductor、PMOSpositivechannelMetalOxideSemiconductorが同時に飽和領域で動作することがない。そのため、容量測定回路1は、測定用リングオシレータ4および参照用リングオシレータ6を発振させたとき、インバータ回路42およびインバータ回路62の端子Vdd1と端子GNDとの間に流れる貫通電流を無視することができる。また、容量測定回路1は、測定対象の容量Ctの容量負荷を大きくした場合、遅延時間が増加することになるが、測定対象の容量Ctの測定には影響を与えることはない。次に、各インバータ回路42に接続する測定対象の容量Ctについて説明する。図2は、本発明の実施の形態1に係る測定用リングオシレータ4のインバータ回路42に接続した測定対象の容量Ctのレイアウトパターンを示す模式図である。図2に示すレイアウトパターンでは、端子GNDに接続してある配線21と、端子Vdd2に接続してある配線22との間に形成してあるトランジスタ23を複数設けてある。インバータ回路42は、配線43を介して、トランジスタ23のゲート配線24と電気的に接続してある。なお、配線43と、ゲート配線24とは、接続部44で電気的に接続してある。そのため、インバータ回路42に接続する測定対象の容量Ctは、トランジスタ23のゲート配線24の容量である。図3は、本発明の実施の形態1に係る参照用リングオシレータ6のインバータ回路62と測定対象の容量Ctとのレイアウトパターンを示す模式図である。図3に示すレイアウトパターンでも、端子GNDに接続してある配線21と、端子Vdd2に接続してある配線22との間に形成してあるトランジスタ23を複数設けてある。しかし、インバータ回路62は、トランジスタ23のゲート配線24近傍まで、配線63を配置してあるが、電気的に接続していない。つまり、配線63と、ゲート配線24とは、電気的に接続する接続部がない。そのため、インバータ回路62には、測定対象の容量Ctのトランジスタ23のゲート配線24の容量が接続されていない。なお、配線63が、トランジスタ23のゲート配線24近傍まで配置してあるのは、配線43と形状をあわせることで寄生容量Crが、測定用リングオシレータ4と、参照用リングオシレータ6とで変化しないようにするためである。各インバータ回路42に接続する測定対象の容量Ctは、トランジスタ23のゲート配線24の容量に限定されるものではなく、他の容量でもよい。図4は、本発明の実施の形態1に係る測定用リングオシレータ4のインバータ回路42に接続した別の測定対象の容量Ctのレイアウトパターンを示す模式図である。図4に示すレイアウトパターンでは、互いに隙間を空けて噛合状態に配置された一対の櫛形配線45,46と、一対の櫛形配線45,46の一方主面側に隙間を空けて直交して配置された平行配線47とから構成されている。各インバータ回路42は、櫛形配線45の一端に接続され、端子Vdd2は、櫛形配線46の一端に接続され、端子GNDは、平行配線47のそれぞれの一端に接続されている。なお、端子Vdd2は、平行配線47のそれぞれの一端に接続され、端子GNDは、櫛形配線46の一端に接続されてもよい。測定用リングオシレータ4は、各インバータ回路42に櫛形配線45の一端を接続することで、櫛形配線45,46間の容量、一方の櫛形配線45と平行配線47間の容量を測定対象の容量Ctとして測定することができる。なお、容量測定回路1は、測定用リングオシレータ4の各インバータ回路42に櫛形配線45の一端を接続する場合、図2および図3のトランジスタ23のゲート配線24の容量で示したように、参照用リングオシレータ6にも同様の寄生容量Crを有する配線と接続する。図5は、本発明の実施の形態1に係る測定用リングオシレータ4のインバータ回路42に接続したさらに別の測定対象の容量Ctのレイアウトパターンを示す模式図である。図5に示すレイアウトパターンでは、端子GNDに接続してある配線53と、端子Vdd2に接続してある配線54との間に形成してあるn型の拡散領域55と、p型の拡散領域56とを複数設けてある。さらに、図5に示すレイアウトパターンでは、配線53とn型の拡散領域55とを接合する配線57a、n型の拡散領域55とp型の拡散領域56とを接合する配線57b、p型の拡散領域56と配線54とを接合する配線57c、配線53とゲート配線58とを接合する配線57dを設けてある。インバータ回路42は、配線43を介して、配線57bと電気的に接続してある。なお、配線43と、配線57bとは、接続部44で電気的に接続してある。そのため、インバータ回路42に接続する測定対象の容量Ctは、n型の拡散領域55と、p型の拡散領域56との接合容量である。容量測定回路1は、半導体ウエハ上のいずれの場所に配置されてもよいが、たとえば半導体ウエハのスクライブライン上にTEGTestElementGroupとして配置されてもよい。以下、容量測定回路1が、TEGとして半導体ウエハのスクライブライン上に配置される場合について説明する。なお、TEGは、製造プロセス評価用、電気的特性評価用等のパターン、素子等であり、チップ面積の有効利用のため、チップの境界にあたるスクライブライン上に配置される場合が多い。図6は、半導体ウエハの外観を示す概略図である。図6に示す半導体ウエハ100には、マトリックス状に配置された複数のチップ101と、チップ101とチップ101との境界にあるスクライブライン102とが図示されている。スクライブライン102上に、図1に示した容量測定回路1が配置されている。図7は、容量測定回路1をスクライブライン102上に配置した半導体装置の構成を示す模式図である。図7示す半導体装置は、図示していないスクライブライン上に形成した複数の電極パッド103、電極パッド103に接続する容量測定回路1を含んでいる。電極パッド103には、たとえば、アドレスを入力するための電極パッドA1~A6、イネーブル信号を入力するための電極パッドen、測定用回路部2の出力信号を出力する出力端子Output_tと接続する電極パッドOUT、接地する電極パッドGND、端子Vdd1と接続する電極パッドVDD1、端子Vdd2と接続する電極パッドVDD2がある。容量測定回路1は、電極パッド103と電極パッド103との間または近傍に配置してある。図7では、電極パッドenと電極パッドOUTとの間に配置してある容量測定回路1の測定用回路部2のみを図示してある。なお、電極パッドenと電極パッドOUTとの間には、容量測定回路1の参照用回路部3も配置してもよい。また、電極パッドenと電極パッドOUTとの間に、容量測定回路1の参照用回路部3を配置せずに、電極パッドOUTと電極パッドGNDの間に、容量測定回路1の参照用回路部3を配置してもよい。次に、容量測定回路1を用いて測定対象の容量Ctを測定する方法について説明する。図8は、本発明の実施の形態1に係る容量測定回路1を用いて測定対象の容量Ctを測定する方法を説明するためのフローチャートである。図9は、本発明の実施の形態1に係る容量測定回路1を用いて測定対象の容量Ctを測定するための構成を示すブロック図である。図9に示すブロック図には、測定対象の容量Ctを接続した容量測定回路1に、電極パッドVDD1、電極パッドVDD2や電極パッドOUTなどを介して接続された計測機器200、および電源300、計測機器200、および電源300を制御するためのコンピュータ400が図示されている。まず、容量測定回路1は、測定用回路部2のNANDゲート回路41に1のイネーブル信号が入力されると測定用リングオシレータ4が発振し、出力端子Output_tから出力信号を出力する。計測機器200は、出力端子Output_tから出力された出力信号の周波数Ft、および端子Vdd1から測定用リングオシレータ4に流れる電流値Idd1tを測定する。コンピュータ400は、以下の式1に測定した周波数Ftおよび電流値Idd1tを代入することで、測定対象の容量Ctと寄生容量Crとを結合した容量Aを算出するステップS81。Idd1t=CtCr×Vdd1t×Ft式1なお、電圧値Vdd1tは、測定用リングオシレータ4に電流値Idd1tが流れたときの端子Vdd1における電圧値である。次に、容量測定回路1は、参照用リングオシレータ6のNANDゲート回路61に1のイネーブル信号が入力されると参照用リングオシレータ6が発振し、出力端子Output_rから出力信号を出力する。計測機器200は、出力端子Output_rから出力された出力信号の周波数Fr、および端子Vdd1から参照用リングオシレータ6に流れる電流値Idd1rを測定する。コンピュータ400は、以下の式2に測定した周波数Frおよび電流値Idd1rを代入することで、寄生容量Crの容量Bを算出することができるステップS82。Idd1r=Cr×Vdd1r×Fr式2なお、電圧値Vdd1rは、参照用リングオシレータ6に電流値Idd1rが流れたときの端子Vdd1における電圧値である。次に、コンピュータ400は、算出した容量Aから算出した容量Bを差引いて測定対象の容量Ctを算出するステップS83。容量測定回路1を用いて測定対象の容量Ctを測定する方法は、図8に示すフローチャートに示す方法に限定されるものではない。図10は、本発明の実施の形態1に係る容量測定回路1を用いて測定対象の容量Ctを測定する別の方法を説明するためのフローチャートである。まず、容量測定回路1は、測定用回路部2のNANDゲート回路41に1のイネーブル信号が入力されると測定用リングオシレータ4が発振し、出力端子Output_tから出力信号を出力する。計測機器200は、出力端子Output_tから出力された出力信号の周波数Ft、および端子Vdd1から測定用リングオシレータ4に流れる電流値Idd1tを測定するステップS101。次に、容量測定回路1は、参照用リングオシレータ6のNANDゲート回路61に1のイネーブル信号が入力されると参照用リングオシレータ6が発振し、出力端子Output_rから出力信号を出力する。計測機器200は、出力端子Output_rから出力された出力信号の周波数Fr、および端子Vdd1から参照用リングオシレータ6に流れる電流値Idd1rを測定するステップS102。次に、コンピュータ400は、式1および式2から以下の式3を導く。Ct=Idd1t/Vdd1t/Ft-Idd1r/Vdd1r/Fr式3コンピュータ400は、式3に、測定した周波数Ft,Frおよび電流値Idd1t,Idd1rを代入することで、測定対象の容量Ctを直接算出するステップS103。なお、容量測定回路1を用いて測定対象の容量Ctを測定する方法は、計測機器200、電源300、およびコンピュータ400を容量測定回路1に接続する構成に限定されるものではない。たとえば、電源300、およびコンピュータ400を内蔵した計測機器200を容量測定回路1に接続する構成で、容量測定回路1を用いて、測定対象の容量Ctを測定してもよい。以上のように、本発明の実施の形態1に係る容量測定回路1は、測定用リングオシレータ4および参照用リングオシレータ6に電力を供給する電源端子Vdd1に接続する電源と、測定用周辺回路部5および参照用周辺回路部7に電力を供給する電源端子Vdd2に接続する電源とが異なる。そして、容量測定回路1は、インバータ回路42ごとに測定対象の容量Ctを接続した測定用リングオシレータ4を発振させて測定対象の容量Ctを測定するので、CBCM法よりも高い周波数約1000倍で測定対象の容量Ctを充放電することができ、微小な容量を精度よく測定することができる。容量測定回路1は、微小な容量を精度よく測定することができるので、トランジスタゲート配線や接合等、及び配線の容量値を、実回路と同じレイアウトパターンのまま、直接測定することができる。また、容量測定回路1は、分周器51で分周した出力信号の周波数Ftおよび測定用リングオシレータ4に流れる電流値Idd1tより算出した容量Aから、分周器71で分周した出力信号の周波数Frおよび参照用リングオシレータ6に流れる電流値Idd1rより算出した容量Bを差引いて測定対象の容量Ctを測定するので、測定用リングオシレータ4に寄生する寄生容量Crを差引くことができ、微小な容量を精度よく測定することができる。なお、容量測定回路1は、リングオシレータを利用しているので、容量を測定するのと同時に、その容量負荷におけるリングオシレータの遅延の影響も評価することができる。また、容量測定回路1の測定対象となる容量は、トランジスタゲート配線など、配線容量など配線接続できるものであれば、特に制限無く使用でき、その容量値を得ることができる。さらに、容量測定回路1は、CBCM法で必要となるパルス生成装置が必要ではなく、コリレーションで一般的に利用されるリングオシレータを用いた測定を行なうことができる環境があれば容易に実施することができる。実施の形態2実施の形態1に係る容量測定回路1は、1つの参照用リングオシレータ6に対して1つの測定用リングオシレータ4を設け、1つのリングオシレータに対して1つの周辺回路部を設ける構成であった。しかし、本発明の実施の形態2に係る容量測定回路1は、1つの参照用リングオシレータ6に対して複数の測定用リングオシレータ4を設け、複数のリングオシレータに対して共通の周辺回路部を設ける構成である。図11は、本発明の実施の形態2に係る容量測定回路1の構成を示す概略図である。図11に示す容量測定回路1は、3つの測定用リングオシレータ4、1つの参照用リングオシレータ6、共通の周辺回路部8、制御回路部9を含んでいる。なお、容量測定回路1には、1つの参照用リングオシレータ6に対して3つの測定用リングオシレータ4を設けた組が複数組設けてある。測定用リングオシレータ4および参照用リングオシレータ6は、図1に示した構成と同じであるため、同じ構成要素に同じ符号を付して詳細な説明を繰返さない。なお、1組に含まれる3つの測定用リングオシレータ4と1つの参照用リングオシレータ6とは、近傍に配置してある。そのため、測定用リングオシレータ4および参照用リングオシレータ6を構成する素子を製造するプロセスのバラツキを抑えることができ、容量値を測定する精度が向上する。共通の周辺回路部8は、分周する発振周波数が異なる分周器81,82,83、分周器81,82,83の入出力を切替えるスイッチング回路84,85,86、組を切替えるOR回路87を含んでいる。スイッチング回路84は、3つの測定用リングオシレータ4および1つの参照用リングオシレータ6からの出力を切替えて分周器81に入力する。分周器81は、測定用リングオシレータ4および参照用リングオシレータ6からの比較的高い発振周波数の出力信号を分周する。スイッチング回路85は、分周器81で分周した出力信号を切替えてOR回路87に入力する。OR回路87は、各組のスイッチング回路85から出力された出力信号のいずれかを分周器82に入力する。分周器82は、分周器81で分周して発振周波数が低くなった出力信号を分周し、分周器83およびスイッチング回路86に出力する。分周器83は、分周器82で分周して発振周波数がさらに低くなった出力信号を分周し、スイッチング回路86に出力する。スイッチング回路86は、図示しない電極パッドSELから入力される周波数切替え信号に基づいて、分周器82で分周した出力信号または分周器83で分周した出力信号を切替えて、図示しない電極パッドOUTから出力する。制御回路部9は、測定用リングオシレータ4、参照用リングオシレータ6、分周器81、およびスイッチング回路84,85に制御信号を供給して動作を制御している。具体的に、制御回路部9は、3つの測定用リングオシレータ4および1つの参照用リングオシレータ6に制御信号を供給して、起動するリングオシレータを制御する。また、制御回路部9は、スイッチング回路84に制御信号を供給して、3つの測定用リングオシレータ4および1つの参照用リングオシレータ6からの出力信号のうち、いずれの出力信号を分周器81に入力するかの切替えを制御する。制御回路部9は、6ビットのアドレスが入力されると、64ビットの制御信号が出力され、各組の測定用リングオシレータ4やスイッチング回路84などに4ビットずつ供給されている。なお、共通の周辺回路部8に含まれる分周器81,82,83、スイッチング回路84,85,86、OR回路87は、測定用リングオシレータ4および参照用リングオシレータ6に電力を供給する端子Vdd1と異なる端子Vdd2にそれぞれ接続してある。以上のように、本実施の形態2に係る容量測定回路1は、制御回路制御部9が、複数の測定用リングオシレータ4のうち、駆動する測定用リングオシレータ4を切替え、測定用リングオシレータ4に接続してある測定対象の容量の測定を制御する。そのため、複数の種類の測定対象の容量を、それぞれの測定用リングオシレータ4に接続して形成しておくことで、本実施の形態2に係る容量測定回路1は、駆動する測定用リングオシレータ4を切替えることで複数の測定対象の容量を容易に測定することができる。また、本実施の形態2に係る容量測定回路1は、測定用リングオシレータ4に接続する分周器と、参照用リングオシレータ6に接続する分周器とを共通の分周器で構成するため、共通の周辺回路部8を設けている。そして、制御回路制御部9は、共通の周辺回路部8の分周器と接続する測定用リングオシレータ4および参照用リングオシレータ6をスイッチング回路84で切替えている。そのため、本実施の形態2に係る容量測定回路1は、重複した分周器を設ける必要がなく、回路規模を小さくすることができる。また、本実施の形態2に係る容量測定回路1をTEGとして半導体ウエハのスクライブライン上に配置された場合であっても、TEGを搭載する面積を小さくすることができる。さらに、本実施の形態2に係る容量測定回路1は、共通の周辺回路部8は、異なる発振周波数を分周する分周器81,82,83を複数接続してあり、測定用リングオシレータ4および参照用リングオシレータ6からの出力信号の発振周波数に応じて、出力信号を入力する分周器81,82,83を切替える。容量測定回路1は、図示しない電極パッドOUTから出力する信号の周波数を、スペクトラムアナライザ等の装置で測定するが、接続する装置の検出可能な周波数帯域には制限がある。しかし、測定用リングオシレータ4に接続する測定対象の容量の大きさによって、出力信号の発振周波数も大きく変化するため、接続する装置の検出可能な周波数帯域内に収まらない場合がある。そのため、本実施の形態2に係る容量測定回路1は、出力信号を入力する分周器81,82,83を切替えることで、接続する装置の検出可能な周波数帯域内に収まるように出力信号の発振周波数を調整することができる。実施の形態3図11に示した容量測定回路1を、TEGとして半導体ウエハのスクライブライン上に、複数の電極パッドとともに配置した構成について説明する。図12は、本発明の実施の形態3に係る半導体装置の構成を示す概略図である。図12に示す半導体装置は、図示していないスクライブライン上に形成した複数の電極パッド103、電極パッド103に接続する容量測定回路1を含んでいる。電極パッド103には、たとえば、アドレスを入力するための電極パッドA1~A6、周波数切替え信号を入力するための電極パッドSEL、容量測定回路1の出力信号を出力するスイッチング回路86と接続する電極パッドOUTがある。さらに、電極パッド103には、たとえば、測定用リングオシレータ4および参照用リングオシレータ6と接続する電極パッドVDD1,VDD2,、測定用リングオシレータ4および参照用リングオシレータ6を接地する電極パッドGND1,GND2,、共通の周辺回路部8と接続する電極パッドVDDc、共通の周辺回路部8を接地する電極パッドGNDcである。容量測定回路1は、電極パッド103と電極パッド103との間または近傍に配置してある。図12では、例えば、電極パッドVDD1から電極パッドGNDまでの間に配置した容量測定回路1のみを図示してある。また、容量測定回路1は、測定用リングオシレータ4および参照用リングオシレータ6と、電極パッドVDD1,VDD2,、および電極パッドGND1,GND2,との距離が均等になるように、電極パッドVDD1,VDD2,と、電極パッドGND1,GND2,とを交互に配置してある。そのため、容量測定回路1は、測定用リングオシレータ4および参照用リングオシレータ6から電極パッドVDD1,VDD2,までの抵抗値と、測定用リングオシレータ4および参照用リングオシレータ6から電極パッドGND1,GND2,までの抵抗値とが均等になり、電源ドロップの影響を抑えることができる。なお、図12に示す容量測定回路1は、図11に示した容量測定回路1と同じ回路構成であるため、同じ構成要素に同じ符号を付して詳細な説明を省略する。制御回路部9は、入力側の端子を電極パッドA1~A6にそれぞれ接続してある。また、スイッチング回路86は、周波数切替え信号を入力するため、電極パッドSELと接続してある。以上のように、本発明の実施の形態3に係る半導体装置は、測定用リングオシレータ4および参照用リングオシレータ6と、電極パッドVDD1,VDD2,、および電極パッドGND1,GND2,との距離が均等になるように、電極パッドVDD1,VDD2,と、電極パッドGND1,GND2,とを交互に配置してあるので、電源ドロップの影響を抑えることができ、測定用リングオシレータ4の遅延値および容量値を精度よく測定することができる。今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した説明ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。"