"3又は3以上の所定の複数をNで表わし、所定の整数をPで表わし、所定の自然数をSで表わしたときに、第1電位から第N電位まで番号順に電位が高くなって行くN個の電位を供給し、その各電位とP~PN-1の各整数がその第1電位とPから順々に1対1ずつ対応すると定義された第1電位供給手段~第N電位供給手段と、S個の入力電位信号の入口となる第1の入口手段~第Sの入口手段と、出力電位信号の出口となる出口手段と、前記第1電位供給手段~前記第N電位供給手段の中であらかじめ決められた1つの出力用特定電位供給手段と前記出口手段の間に接続され、オフ駆動された時に前記出口手段とそのオンオフ駆動部の間が1方向または双方向にオフとなるプルスイッチング手段と、S=1の場合は1つの前記入力電位信号に対応する整数、S≧2の場合は[S個の前記入力電位信号のそれぞれに対応するS個の整数のすべて]か[S個の前記入力電位信号のそれぞれに対応するS個の整数のうち、少なくとも1つ]が[P~PN-1の中であらかじめ決められた1つの入力用特定整数と等しいか等しくないか]、[P~PN-2の中であらかじめ決められた1つの入力用特定整数より大きいか大きくないか]、[P1~PN-1の中であらかじめ決められた1つの入力用特定整数より小さいか小さくないか]、[P~PN-1の中であらかじめ決められた、その差が少なくとも2である2つの入力用特定整数の間に有るかそうでないか]のいずれか1つについて、それに適用する下記2つ又は4つのしきい値電位に基づいて肯定か否定かを判別し、その判別結果を判別結果信号として出力する判別手段と、同期信号に基づいて前記判別結果信号を保持信号としてそのまま又はマッチングさせて入力し、その保持信号の正出力信号または補出力信号を出力する2値同期型フリップフロップ手段と、前記同期信号を前記2値同期型フリップフロップ手段に供給する同期信号供給手段と、その正出力信号または補出力信号に基づいて前記プルスイッチング手段をオンオフ駆動するのであるが、その基づく出力信号が示す前記判別結果が肯定であればそれをオン駆動し、否定であればそれをオフ駆動するか正反対に肯定であればそれをオフ駆動し、否定であればそれをオン駆動するオンオフ駆動手段、を有することを特徴とする同期ラッチング機能を持つ多値論理手段。■■上記2つ又は4つのしきい値電位■■●a等しいか等しくないかの場合:等しいかでは前記入力用特定整数に対応する入力用特定電位を基準にしてあらかじめ決められたプラス側しきい値電位とマイナス側しきい値電位。ただし、前記入力用特定整数がPのときはそのプラス側しきい値電位だけで、前記入力用特定整数がPN-1のときはそのマイナス側しきい値電位だけである。等しくないかでは前記入力用特定電位より1つ上の電位を基準にしてあらかじめ決められたマイナス側しきい値電位と前記入力用特定電位より1つ下の電位を基準にしてあらかじめ決められたプラス側しきい値電位。ただし、前記入力用特定整数がPのときはそのマイナス側しきい値電位だけで、前記入力用特定整数がPN-1のときはそのプラス側しきい値電位だけである。●b大きいか大きくないかの場合:大きいかでは前記入力用特定整数に対応する入力用特定電位より1つ上の電位を基準にしてあらかじめ決められたマイナス側しきい値電位。大きくないかでは前記入力用特定電位を基準にしてあらかじめ決められたプラス側しきい値電位。●c小さいか小さくないかの場合:小さいかでは前記入力用特定整数に対応する入力用特定電位より1つ下の電位を基準にしてあらかじめ決められたプラス側しきい値電位。小さくないかでは前記入力用特定電位を基準にしてあらかじめ決められたマイナス側しきい値電位。●d2つの前記入力用特定整数の間に有るかそうでないかの場合:その2つの間に有るかではその2つの入力用特定整数に対応する2つの入力用特定電位のうち低い方の電位より1つ上の電位を基準にしてあらかじめ決められたマイナス側しきい値電位とその2つの入力用特定電位のうち高い方の電位より1つ下の電位を基準にしてあらかじめ決められたプラス側しきい値電位。そうでないかではその2つの入力用特定電位のうち低い方の電位を基準にしてあらかじめ決められたプラス側しきい値電位とその2つの入力用特定電位のうち高い方の電位を基準にしてあらかじめ決められたマイナス側しきい値電位。請求項1記載の同期ラッチング機能を持つ多値論理手段において、前記第1電位から前記第N電位まで番号順に電位が高くなって行くのではなく、前記第1電位から前記第N電位まで番号順に電位が低くなって行き、前記●a項~●c項を下記の通り変更したことを特徴とする同期ラッチング機能を持つ多値論理手段。●a等しいか等しくないかの場合:等しいかでは前記入力用特定整数に対応する入力用特定電位を基準にしてあらかじめ決められたプラス側しきい値電位とマイナス側しきい値電位。ただし、前記入力用特定整数がPのときはそのマイナス側しきい値電位だけで、前記入力用特定整数がPN-1のときはそのプラス側しきい値電位だけである。等しくないかでは前記入力用特定電位より1つ上の電位を基準にしてあらかじめ決められたマイナス側しきい値電位と前記入力用特定電位より1つ下の電位を基準にしてあらかじめ決められたプラス側しきい値電位。ただし、前記入力用特定整数がPのときはそのプラス側しきい値電位だけで、前記入力用特定整数がPN-1のときはそのマイナス側しきい値電位だけである。●b大きいか大きくないかの場合:大きいかでは前記入力用特定整数に対応する入力用特定電位より1つ下の電位を基準にしてあらかじめ決められたプラス側しきい値電位。大きくないかでは前記入力用特定電位を基準にしてあらかじめ決められたマイナス側しきい値電位。●c小さいか小さくないかの場合:小さいかでは前記入力用特定整数に対応する入力用特定電位より1つ上の電位を基準にしてあらかじめ決められたマイナス側しきい値電位。小さくないかでは前記入力用特定電位を基準にしてあらかじめ決められたプラス側しきい値電位。請求項1又は2記載の同期ラッチング機能を持つ多値論理手段において、前記同期信号に基づいて前記判別結果信号にハザードが現われず、前記判別結果信号が安定する期間中に2値同期型フリップフロップ手段が前記判別結果信号を保持信号としてそのまま又はマッチングさせて入力することを特徴とする多値ハザード除去手段。■■■第1発明が解決しようとする課題■■■そういう訳段落番号0005~0009で、従来の多値同期型ラッチング手段には以下5つの課題が有る。◆1ポジティブ、ネガティブの各エッジトリガー方式を使用できない。◆2出力開放または開放出力に対応する信号状態をラッチすることができない。★注:前述のフージ代数には出力を開放するという独特な出力の仕方が有る。◆3出力される数値に応じたラッチング機能を備えておらず、無駄が生じる。→→そのラッチング機能の一部しか使われない場合、その部品回路の有効利用の面でも、その電力損失の面でも無駄が生じる。◆4使用する多値回路{例:多値論理回路、多値演算回路または多進法演算回路、多値ディジタル回路など。}の構成に応じてその後段に接続する多値同期型ラッチング手段の選択肢が多いことが望まれる。その選択肢が多いと全体回路の構成に柔軟性が生じる。◆5全体回路中のどこでラッチングするかというラッチング箇所の選択肢が多いことが望まれる。→→もし、その選択肢が多いと全体回路の構成に柔軟性が生じる。■■第1発明の目的■■そこで、第1発明は、以下4つの効果を有する同期ラッチング機能を持つ多値論理手段を提供することを目的としている。◆12値同期型フリップフロップ手段の各トリガー方式例:エッジトリガー、レベルトリガー、パルストリガーを利用することができる。第1効果◆2出力開放または開放出力に対応する信号状態をラッチすることができる。第2効果◆3出力される数値=出力用特定整数以外の各数値に対してラッチング機能が無い為、出力される数値に応じたラッチング機能を備えており、無駄が生じない。第3効果→→無駄な部品、無駄な構成が無いため部品回路を効率的に利用できる上に、消費電力の節約になる。◆4使用する多値回路{例:多値論理回路、多値演算回路または多進法演算回路、多値ディジタル回路など。}の構成に応じてその後段に接続する多値同期型ラッチング手段の選択肢が増えて便利になる。その全体回路の構成に柔軟性が生じる。第4効果→→フージ代数に基づく各多値論理回路の場合、この回路が接続する電位供給手段例:電源線、電源板など。によってラッチする数値を容易に変更できる上に、その各種の多値論理回路の中から使用回路を選択できる。第1発明はその各多値論理回路に同期ラッチング機能を持たせたものなので、結局、その多値同期型ラッチング手段の選択肢が増える。◆5全体回路中のどこでラッチングするかというラッチング箇所の選択肢が増えて便利になる。その全体回路の構成に柔軟性が生じる。第5効果■■■第2発明が解決しようとする課題■■■そういう訳段落番号0015~0017で、従来の多値回路には2値ハザードと同様な仕組みで発生する多値ハザードに加えて、多値固有の多値ハザードが発生してしまうという課題が有る。課題また、多値ハザードが電力損失の増幅増大に繋つながってしまうという課題も有る。{その課題に付随ふずいする課題}さらに、その多値数が大きければ大きい程それだけ、それらの課題悪影響も大きくなってしまう。大きな多値数ほど大きな課題悪影響それから、一応考えられる別の多値ハザード除去手段にはその発生した多値ハザードの影響を受ける回路内の範囲を少しでも狭くしたいという課題が有る。多値ハザードの影響を受ける回路内の範囲が広い■■第2発明の目的■■そこで、第2発明は2値ハザードと同様な仕組みで発生する多値ハザードに加えて、多値固有の多値ハザードも除去することができて、その発生した多値ハザードの影響を受ける回路内の範囲を少しでも狭くすることができる多値ハザード除去手段を提供することを目的としている。■■■第1発明の課題を解決するための手段■■■下記2つ段落番号[0023~0024]と段落番号[0025]。に分けて記載する。前者は正論理の場合に対応するとき、後者は負論理の場合に対応する。即ち第1は、3又は3以上の所定の複数をNで表わし、所定の整数をPで表わし、所定の自然数をSで表わしたときに、第1電位から第N電位まで番号順に電位が高くなって行くN個の電位を供給し、その各電位とP~PN-1の各整数がその第1電位とPから順々に1対1ずつ対応すると定義された第1電位供給手段~第N電位供給手段と、S個の入力電位信号の入口となる第1の入口手段~第Sの入口手段と、出力電位信号の出口となる出口手段と、前記第1電位供給手段~前記第N電位供給手段の中であらかじめ決められた1つの出力用特定電位供給手段と前記出口手段の間に接続され、オフ駆動された時に前記出口手段とそのオンオフ駆動部の間が1方向または双方向にオフとなるプルスイッチング手段と、S=1の場合は1つの前記入力電位信号に対応する整数、S≧2の場合は[S個の前記入力電位信号のそれぞれに対応するS個の整数のすべて]か[S個の前記入力電位信号のそれぞれに対応するS個の整数のうち、少なくとも1つ]が[P~PN-1の中であらかじめ決められた1つの入力用特定整数と等しいか等しくないか]、[P~PN-2の中であらかじめ決められた1つの入力用特定整数より大きいか大きくないか]、[P1~PN-1の中であらかじめ決められた1つの入力用特定整数より小さいか小さくないか]、[P~PN-1の中であらかじめ決められた、その差が少なくとも2である2つの入力用特定整数の間に有るかそうでないか]のいずれか1つについて、それに適用する下記段落番号[0024]中2つ又は4つのしきい値電位に基づいて肯定か否定かを判別し、その判別結果を判別結果信号として出力する判別手段と、同期信号に基づいて前記判別結果信号を保持信号としてそのまま又はマッチングさせて入力し、その保持信号の正出力信号または補出力信号を出力する2値同期型フリップフロップ手段と、前記同期信号を前記2値同期型フリップフロップ手段に供給する同期信号供給手段と、その正出力信号または補出力信号に基づいて前記プルスイッチング手段をオンオフ駆動するのであるが、その基づく出力信号が示す前記判別結果が肯定であればそれをオン駆動し、否定であればそれをオフ駆動するか正反対に肯定であればそれをオフ駆動し、否定であればそれをオン駆動するオンオフ駆動手段、を有することを特徴とする同期ラッチング機能を持つ多値論理手段。■■上記2つ又は4つのしきい値電位■■●a等しいか等しくないかの場合:等しいかでは前記入力用特定整数に対応する入力用特定電位を基準にしてあらかじめ決められたプラス側しきい値電位とマイナス側しきい値電位。ただし、前記入力用特定整数がPのときはそのプラス側しきい値電位だけで、前記入力用特定整数がPN-1のときはそのマイナス側しきい値電位だけである。等しくないかでは前記入力用特定電位より1つ上の電位を基準にしてあらかじめ決められたマイナス側しきい値電位と前記入力用特定電位より1つ下の電位を基準にしてあらかじめ決められたプラス側しきい値電位。ただし、前記入力用特定整数がPのときはそのマイナス側しきい値電位だけで、前記入力用特定整数がPN-1のときはそのプラス側しきい値電位だけである。●b大きいか大きくないかの場合:大きいかでは前記入力用特定整数に対応する入力用特定電位より1つ上の電位を基準にしてあらかじめ決められたマイナス側しきい値電位。大きくないかでは前記入力用特定電位を基準にしてあらかじめ決められたプラス側しきい値電位。●c小さいか小さくないかの場合:小さいかでは前記入力用特定整数に対応する入力用特定電位より1つ下の電位を基準にしてあらかじめ決められたプラス側しきい値電位。小さくないかでは前記入力用特定電位を基準にしてあらかじめ決められたマイナス側しきい値電位。●d2つの前記入力用特定整数の間に有るかそうでないかの場合:その2つの間に有るかではその2つの入力用特定整数に対応する2つの入力用特定電位のうち低い方の電位より1つ上の電位を基準にしてあらかじめ決められたマイナス側しきい値電位とその2つの入力用特定電位のうち高い方の電位より1つ下の電位を基準にしてあらかじめ決められたプラス側しきい値電位。そうでないかではその2つの入力用特定電位のうち低い方の電位を基準にしてあらかじめ決められたプラス側しきい値電位とその2つの入力用特定電位のうち高い方の電位を基準にしてあらかじめ決められたマイナス側しきい値電位。そして第2は、前記段落番号[0023~0024]中の同期ラッチング機能を持つ多値論理手段において、前記第1電位から前記第N電位まで番号順に電位が高くなって行くのではなく、前記第1電位から前記第N電位まで番号順に電位が低くなって行き、前記●a項~●c項を下記の通り変更したことを特徴とする同期ラッチング機能を持つ多値論理手段。●a等しいか等しくないかの場合:等しいかでは前記入力用特定整数に対応する入力用特定電位を基準にしてあらかじめ決められたプラス側しきい値電位とマイナス側しきい値電位。ただし、前記入力用特定整数がPのときはそのマイナス側しきい値電位だけで、前記入力用特定整数がPN-1のときはそのプラス側しきい値電位だけである。等しくないかでは前記入力用特定電位より1つ上の電位を基準にしてあらかじめ決められたマイナス側しきい値電位と前記入力用特定電位より1つ下の電位を基準にしてあらかじめ決められたプラス側しきい値電位。ただし、前記入力用特定整数がPのときはそのプラス側しきい値電位だけで、前記入力用特定整数がPN-1のときはそのマイナス側しきい値電位だけである。●b大きいか大きくないかの場合:大きいかでは前記入力用特定整数に対応する入力用特定電位より1つ下の電位を基準にしてあらかじめ決められたプラス側しきい値電位。大きくないかでは前記入力用特定電位を基準にしてあらかじめ決められたマイナス側しきい値電位。●c小さいか小さくないかの場合:小さいかでは前記入力用特定整数に対応する入力用特定電位より1つ上の電位を基準にしてあらかじめ決められたマイナス側しきい値電位。小さくないかでは前記入力用特定電位を基準にしてあらかじめ決められたプラス側しきい値電位。このことによって、第1発明の課題を解決する為の手段は従来のフージ代数に基づく多値論理回路中に前記2値同期型フリップフロップ手段と前記同期信号供給手段を組み込む等した同期ラッチング機能を持つ多値論理手段となる。その従来の多値論理回路は前記第1電位供給手段~第N電位供給手段、前記第1の入口手段~第Sの入口手段、前記出口手段、前記プルスイッチング手段、前記判別手段及び前記オンオフ駆動手段を有するが、その判別結果信号に基づいてそのオンオフ駆動手段がそのプルスイッチング手段をオンオフ駆動する。この様に多値回路中に2値回路を組み込むことができるのは、後述段落番号0031の通りその多値信号伝達途中例:前記判別手段と前記オンオフ駆動手段の間。において2値回路を挿入接続しても、この2値回路とその前段後段との接続性が極めて良く、[その前段と2値回路の間]にも[その2値回路と後段の間]にも特別なインターフェイスが必要無いという独特な効果がフージ代数に基づく多値論理回路に有るからである。◆その結果、前記判別手段と前記オンオフ駆動手段の間にその2値同期型フリップフロップ手段を内蔵することができるので、その2値の各トリガー方式例:プラス、マイナスのエッジトリガー、レベルトリガー、パルストリガーをそのまま利用することができる。第1効果◆また、その2値同期型フリップフロップ手段はその多値論理手段の出力用特定整数に対応する信号状態か出力開放または開放出力に対応する信号状態どちらかをラッチするだけなので、当然出力開放または開放出力に対応する信号状態をラッチすることができる。第2効果◆さらに、出力される数値=出力用特定整数以外の各数値に対してラッチング機能が無い為、出力される数値に応じたラッチング機能を備えており、無駄が生じない。第3効果→→無駄な部品、無駄な構成が無いため部品回路を効率的に利用できる上に、消費電力の節約になる。◆それから、使用する多値回路{例:多値論理回路、多値演算回路または多進法演算回路、多値ディジタル回路など。}の構成に応じてその後段に接続する多値同期型ラッチング手段の選択肢が増えて便利になる。全体の回路構成に柔軟性が生じる。第4効果→→フージ代数に基づく多値論理回路の場合、この回路が接続する電位供給手段例:電源線、電源板など。によってその特定整数を容易に変更できる上に、その各種の多値論理回路の中から使用回路を選択できる。第1発明はその各多値論理回路に同期ラッチング機能を持たものなので、結局、その多値同期型ラッチング手段の選択肢が増える。なお、そのN≧3はN値の多値数Nを指しており、その使用する整数はP~PN-1である。その第1電位が整数Pに、その第2電位が整数P1に、その第3電位が整数P2に、......≪同様に両者1つずつ増えて行き、≫......、そして、その第N電位が整数PN-1にそれぞれ対応すると定義される。[電位モード]従って、その入力側の論理レベルとの関係で言えば以下の通り定義される。但し、2値回路のHレベル、Lレベルという表現は多値回路では使えない為、例えば整数...の論理レベルとか特定整数...の論理レベルいう具合に具体的に数値を出して表現せざるを得ない。また、当然の事ながら、各論理レベル領域は重ならず、各互いに隣同士となる2つの論理レベル領域間には2領域間余裕領域が1つずつ設定される。◆前記第1電位から前記第N電位まで番号順に電位が高くなって行くとき:その第1電位を基準にしたプラス側しきい値電位より低い第1電位領域が整数Pの論理レベル領域であり、その第2電位を基準にしたマイナス側しきい値電位とプラス側しきい値電位の間に有る第2電位領域が整数P1の論理レベル領域である。以下同様にその第3電位から第N-1電位まで順々に基準にしたマイナス側しきい値電位とプラス側しきい値電位の間に有る第3電位領域から第N-1電位領域が順々に整数P2の論理レベル領域から整数PN-2の論理レベル領域である。そして、その第N電位を基準にしたマイナス側しきい値電位より高い第N電位領域が整数PN-1の論理レベル領域である。◆前記第1電位から前記第N電位まで番号順に電位が低くなって行くとき:その第1電位を基準にしたマイナス側しきい値電位より高い第1電位領域が整数Pの論理レベル領域であり、整数P1の論理レベル領域から整数PN-2の論理レベル領域に関して上記高くなって行くときのそれらと同じであり、そして、その第N電位を基準にしたプラス側しきい値電位より低い第N電位領域が整数PN-1の論理レベル領域である。その低くなって行くときとその高くなって行くときは互いに電圧極性と電圧の高低がただ入れ換わるだけでなので、関係する各用語をプラス⇔マイナス、高い⇔低いの通り変更するだけで済む。ただし、前述したあらかじめ決められた1つ又は2つの入力用特定値に対してどうなのかという判別内容例:等しいか等しくないか、大きいか大きくないか、等。ごとに適用するしきい値電位は、これらのしきい値電位のうち、2つ又は4つだけである。しかし、その1つの入力用特定整数は整数P~整数PN-1等のいずれか1つの値を取るから、結局、上述した各整数、各論理レベルおよび各しきい値電位の関係が導き出される。その2つの入力用特定整数についても、小さい方の入力用特定整数は整数P~整数PN-3のいずれか1つの値を取る一方、大きい方の入力用特定整数は整数P2~整数PN-1のいずれか1つの値を取るから、結局、同様に導き出される。その結果、その入力電位信号がその第1電位領域内に有ればそれに対応する入力整数はPであり、その入力電位信号がその第2電位領域内に有ればそれに対応する入力整数はP1である。以下同様に、その入力電位信号がその第3電位領域内からその第N電位領域内まで順々に有れば、それに対応する入力整数は順々にP2からPN-1である。その出力側の論理レベルについては電位又は電圧モードの2値回路と同様に各出力側論理レベル領域は必ず余裕を持って対応する入力側論理レベル領域に含まれる様に設定される。その各余裕領域分はノイズに対する雑音余裕又は雑音余裕度である。つまり、前記第1電位から前記第N電位まで番号順に電位が高くなって行くとき、整数P1~整数PN-1それぞれの入力側論理レベルのマイナス側しきい値電位よりその出力側論理レベルのマイナス側しきい値電位の方がそのマイナス側雑音余裕の分だけ高く、整数P~整数PN-2それぞれの入力側論理レベルのプラス側しきい値電位よりその出力側論理レベルのプラス側しきい値電位の方がそのプラス側雑音余裕の分だけ低い。一方、前記第1電位から前記第N電位まで番号順に電位が低くなって行くとき、整数P1~整数PN-1それぞれの入力側論理レベルのプラス側しきい値電位よりその出力側論理レベルのプラス側しきい値電位の方がそのプラス側雑音余裕の分だけ低く、整数P~整数PN-2それぞれの入力側論理レベルのマイナス側しきい値電位よりその出力側論理レベルのマイナス側しきい値電位の方がそのマイナス側雑音余裕の分だけ高い。これらの事は2値回路のHレベルの入力電位または入力電圧、Hレベルの出力電位または出力電圧、Hレベルの雑音余裕の関係とLレベルの入力電位または入力電圧、Lレベルの出力電位または出力電圧、Lレベルの雑音余裕の関係を考えれば理解し易い。2値回路の正論理では実質的にHレベルの入力電位、出力電位の各下限値は数値1の入力側論理レベル、出力側論理レベルの各マイナス側しきい値電位のことであり、Lレベルの入力電位、出力電位の各上限値は数値0の入力側論理レベル、出力側論理レベルの各プラス側しきい値電位のことである。なお、2値回路で普通しきい値電位又は電圧と呼ばれるものは、例えばCMOSの場合PMOSとNMOSの動作状態が反転する境すなわち回路しきい値電位又は電圧のことである。そして、半導体素子のオンオフしきい値電圧が有る。トランジスタ回路入門講座5ディジタル回路の考え方、46~47頁の46論理回路使用上の注意1論理電圧レベルと雑音余裕。監修:雨宮好文小柴典居つねおり。著者:清水賢資けんすけ曽和将容まさひろ。株オーム社が昭和56年5月20日発行。よくわかるディジタル電子回路、76~80頁の[1]論理レベル~[2]雑音余裕度。著者:関根慶太郎、株オーム社が平成9年7月25日発行。論理回路入門、126~128頁の1信号の電圧値と雑音余裕度。著者:浜辺隆二、森北出版株が2001年9月28日発行。パルスディジタル回路、125~130頁の51パルスディジタル回路の振幅特性。著者:川又晃。日刊工業新聞社が1995年2月15日発行。パルスとデジタル回路、128頁のスレッショルドレベルと129頁の論理レベル。編集:米山正雄。執筆:大原茂之吉川きっかわ澄男篠崎寿夫高橋史郎。東海大学出版会が2001年4月5日発行。実践入門シリーズCMOS回路の使い方1、44頁の素子しきい値電圧と50頁の回路しきい値電圧。著者:鈴木八十二やそじ。株工業調査会が1997年10月15日発行。それから、第1発明の基になった多値論理回路は新多値論理フージ代数を実現具体化したものであるが、この多値論理回路の場合その全体回路内部の信号伝達途中の回路2段例:前記判別手段と前記オンオフ駆動手段。において[その前段例:前記判別手段。の出力側と2値回路の間の接続性]及び[その後段例:前記オンオフ駆動手段。の入力側と2値回路の間の接続性]が極めて良く、どちらの間にも特別なインターフェイス例:2値多値コード変換手段、多値2値コード変換手段。が必要無いという独特な効果特徴が有る。第1発明の基になった前記多値論理回路の独特な効果特徴その理由は次の通りである。その回路内の伝達途中の信号は前記判別手段の出力側では肯定か否定かの前記判別結果信号つまり2値信号みたいなもの、HighLow信号であり、かつ、前記オンオフ駆動手段の入力側では出力用特定整数の出力オン駆動時と出力開放オフ駆動時に対応する前記オンオフ信号つまり2値信号みたいなもの、HighLow信号である為、前記多値論理回路内の信号伝達途中部分は2値回路との相性あいしょう接続性が極めて良い。ただし、前記判別結果信号=2値信号みたいなもの、HighLow信号は通常の2値信号のHレベルとLレベルと同じ場合と暫定ざんてい的な2値信号のHレベルとLレベルの様なものであって、通常の2値信号のHレベルとLレベルとは違う場合が有るが、通常と暫定両2値信号は互いにただ電位レベルが異なるだけである。例えば2値回路でもTTLとCMOSの様に各電源電圧の大きさが違えばHレベル電位又は電圧の高さも違うが、正論理ではその電位の高低が違ってもHレベルはやはりHレベルのままであり、数値1もやはり数値1のままである。一方、多値回路中で通常または暫定の2値信号のHレベルとLレベルを扱う場合、その各整数と1対1ずつ対応する、3つ又は3つ以上有る電源電位又はこれらには含まれない、追加した電源電位{例:図7中の電源線V-1の電位v-1。}の中からどの電源電位2つを用いるか選択することになるが、その多値回路全体からするとどの電源電位2つを選択するかによってそのHレベル、Lレベルの各電位の高さが違ってしまう。そのHレベル、Lレベルの各電位の高さが違うと、その多値回路においてそれぞれに対応する各数値も違ってしまう。そのHレベル、Lレベルに対応する2数値が例えば9と0とか8と5とか3と1とかになってしまい、通常2値回路の1と0ではない場合が多い。なぜなら、請求項1の最初の方で電位と整数の関係を定義している、からである。あるいは、その全く別の追加した電源電位の場合、対応する整数そのものが定義されていない。しかし、一般的に正論理の2値回路は元々自分のHレベルの下限値より高い入力電位信号をHレベルと判別する一方、自分のLレベルの上限値より低い入力電位信号をLレベルと判別するという機能を持っている。第1発明はこの判別機能を多値回路中において有効的に活用している。このため前記2値同期型フリップフロップ手段はその判別機能に加えて必要なら電圧マッチング機能例:その入力部に接続された分圧抵抗による分圧機能。を持つことによって上記の暫定的な2値信号を通常の2値信号に変換することができる。そのマッチングの必要性は前記2値同期型フリップフロップ手段の入力部の耐電圧などによる。あるいは、前記2値同期型フリップフロップ手段の入力部に有る電位又は電圧クランプ手段例:2つのクランプダイオード等。が、その暫定ざんてい的な2値信号の上限をその2値回路電源のプラス側電源電位にクランプする一方、その暫定的な2値信号の下限をその2値回路電源のマイナス側電源電位にクランプして、その暫定的な2値信号を通常の2値信号に変換することができる。第1発明はこの変換機能も多値回路中において有効的に活用している。この場合、必要ならインピーダンスマッチング機能を持つことによって例:電源短絡防止用抵抗の挿入接続。その前段の出力部がそのクランプ手段を介して電源短絡するのを防止する。なお、前記2値同期型フリップフロップ手段の同期信号については前記同期信号供給手段が前記2値同期型フリップフロップ手段が使用できる同期信号を供給するのであるが、必要なら、前記同期信号供給手段が前述した各マッチング機能を持ったり、前述した2値回路の判別機能またはクランプによる変換機能を活用したり、する。■■第2発明の課題を解決するための手段■■前述段落番号0023~0025した第1発明の課題を解決するための手段すなわち同期ラッチング機能を持つ多値論理手段において、前記同期信号に基づいて前記判別結果信号にハザードが現われず、前記判別結果信号が安定する期間中に2値同期型フリップフロップ手段が前記判別結果信号を保持信号としてそのまま又はマッチングさせて入力することを特徴とする多値ハザード除去手段。このことによって、前記判別結果信号に現われる2値的な多値ハザードに従来の2値ハザード除去手法を活用できるので、多値ハザードを除去することができる。効果その理由は次の通りである。ある多値信号が前記多値論理回路に入力されても、その回路内の信号伝達途中で前述段落番号0031の通り2値信号の様に取り扱うことができる。もし、その入力前または入力時などの時に多値ハザードが発生しても、その多値信号をその信号伝達途中で2値的ハザードを含む2値信号の様に取り扱うことができるので、従来の2値ハザード除去回路と方法をその信号伝達途中で活用することができる。また、多値ハザードが現われる期間は回路設計段階または動作チェック段階などで前もって把握できるので、その多値ハザード出現タイミングと前記同期信号又はクロックパルス信号などのタイミングを擦すり合わせることができる。この為、2値的ザードが前記判別結果信号に現われる期間中その同期信号に基づいて前記2値同期型フリップフロップ手段はその判別結果信号を無視してそれまでの保持信号又は保持データを保持し続ける。一方、その2値的ハザードが前記判別結果信号に現われず、その判別結果信号が安定する期間中にその同期信号に基づいて前記2値同期型フリップフロップ手段はその判別結果信号を取り入れ、新保持信号又は新保持データとして保持し、その新保持信号又は保持データに基づいた正出力信号または補出力信号を前記オンオフ信号として前記オンオフ駆動手段に出力する。あとは同様に、前記2値同期型フリップフロップ手段は前記同期信号に基づいて保持信号又は保持データを書き換え、その保持信号又は保持データに基づいた正出力信号あるいは補出力信号を出力して行くので、前記2値同期型フリップフロップ手段はその伝達途中の2値的信号から2値的ハザードを除去した2値的信号を後段の前記オンオフ駆動手段に供給することができる。以上の様にして、第2発明の多値ハザード除去手段=多値ハザード除去機能を持つ多値論理手段は、多値ハザードをその信号伝達途中で2値的ハザードに変え、従来の2値ハザード除去方法を応用して除去することができる。ところで、従来のほとんどの多値論理回路の場合、この様に信号伝達の途中に2値回路例:フリップフロップなど。を設ける多値ハザード除去方法は応用することができない。なぜなら、ほとんどの場合、その信号伝達途中の信号も多値信号だからである。それから、多値固有の多値ハザードの発生源となる前記判別手段の直ぐ後ろに前記2値同期型フリップフロップ手段が有る為、前記2値同期型フリップフロップ手段が前記判別手段が発生した多値ハザードを直ぐ遮断するので、その多値論理手段内後段の前記オンオフ駆動手段や前記プルスイッチング手段には伝播でんぱんしない。その結果、その発生した多値ハザードの影響を受ける多値論理手段内の範囲は前記判別手段だけに限定されるので、その発生した多値ハザードの影響を受ける多値論理手段内の範囲を少しでも狭くすることができる。■■第1発明の効果■■◆12値同期型フリップフロップ手段の各トリガー方式例:プラス、マイナスのエッジトリガー、レベルトリガー、パルストリガー。を利用することができる。第1効果◆2出力開放または開放出力に対応する信号状態をラッチすることができる。第2効果◆3出力される数値=出力用特定整数以外の各数値に対してラッチング機能が無い為、出力される数値に応じたラッチング機能を備えており、無駄が生じない。第3効果→→無駄な部品、無駄な構成が無いため部品回路を効率的に利用できる上に、消費電力の節約になる。◆4使用する多値回路{例:多値論理回路、多値演算回路または多進法演算回路、多値ディジタル回路など。}の構成に応じてその後段に接続する多値同期型ラッチング手段の選択肢が増えて便利になる。全体の回路構成に柔軟性が生じる。第4効果→→フージ代数に基づく各多値論理回路の場合、この回路が接続する電位供給手段例:電源線、電源板など。によってその特定整数を容易に変更できる上に、その各種の多値論理回路の中から使用回路を選択できる。第1発明はその各多値論理回路に同期ラッチング機能を持たせたものなので、結局、その多値同期型ラッチング手段の選択肢が増える。◆5全体回路中のどこでラッチングするかというラッチング箇所の選択肢が増えて便利になる。全体の回路構成に柔軟性が生じる。第5効果■■第2発明の効果■■2値ハザードと同様な仕組みで発生する多値ハザードに加えて、多値固有の多値ハザードも除去することができる。第1効果また、その発生した多値ハザードの影響を受ける回路内の範囲を少しでも狭くすることができる。第2効果第1、第2発明をより詳細に説明するために以下添付図面に従ってこれらを説明する。なお、下記7つの注意事項を先に述べておく。◆1主に前記第1電位から前記第N電位まで番号順に電位が高くなって行く場合の各実施例について説明する。一方、その電位が低くなって行く場合の各実施例についてはこれから説明する各実施例またはその各派生実施例において各電源電位の高低を正反対にして、各可制御スイッチング手段をそれと相補関係に有る可制御スイッチング手段例:Nチャネル型MOSFETに対するPチャネル型MOSFETで1つずつ置き換え、電圧方向または電圧極性の有る各構成要素例:ダイオードの向きを逆にした元の実施例に対して電圧方向または電圧極性に関して対称的な関係に有る実施例がそれに該当する。但し、その場合その多値論理機能が元の回路と同じ場合も有るし、違う場合も有る。◆2また、主に普通の多値数値表現の場合について説明するが、当然、符号対称表現の多値の場合にも当てはまる。◆3各実施例中nとpが前述のN所定の複数とP所定の整数に相当する。◆4mは出力用特定整数で、前述した出力用特定電位供給手段例:電源線Vmの出力用特定電位vmに対応し、pn-1≧m≧pの関係に有る。◆5大文字Vで表現されたV-1、V0、V1、Vk、Vlエル、Vp-1~Vpn-1、Vpn等のそれぞれは電源線で、小文字vで表現されたv-1、v0、v1、vk、vlエル、vp-1~vpn-1、vpn等はそれら電源線の電位を順々に表わし、この順序で電位は高くなって行く。但し、電位の高さで隣り同士となる2つの電源線それぞれの間に1つずつ接続される直流電圧供給用の直流電源は図示されていない。◆6例えばダイオード36、ツェナーダイオード2つを逆向きに直列接続したツェナーダイオード対等、点線で回路構成手段の接続を示す場合はその接続あるいは挿入接続が有る場合と無い場合が有ることを意味する。◆7トランジスタ41、47、48のゲート端子または共通ゲート端子を2つずつ画えがいて、各ゲート端子がD型フリップフロップ27のQ端子正出力端子に接続されたり、Qバー端子補出力端子に接続されたりすることを点線で示している。図1の実施例1同期ラッチング機能を持つ多値論理手段と、多値ハザード除去手段では以下の通り各構成要素が前述段落番号0023~0024した各構成手段に相当し、S=1、p=0ゼロで、n≧3、n-1≧m≧0の関係に有る。出力用特定整数mは入力用特定整数mを兼ねる為、出力用特定電位vmは前記入力用特定電位を兼ねる。◆a電位v0ブイゼロ~電位vn-1が前述した第1電位~第N電位に。◆b電源線V0~電源線Vn-1が前述した第1電位供給手段~第N電位供給手段に。但し、電位v0の下にさらに電位v-1の電源線V-1が有ったり、あるいは、電位vn-1の上にさらに電位vnの電源線Vnが有ったり、する場合も有る。また、図1では一部の電源線しか図示していない。◆c入力端子Tinが前述した第1S=1の入口手段に。◆d出力端子Toutが前述した出口手段に。◆e電源線Vmが前述した出力用特定電位供給手段=入力用特定電位供給手段に。◆fトランジスタ3、4の直列回路が前述した双方向性のプルスイッチング手段に。☆参考:特開2005-236985号特許文献3◆gトランジスタ1、2、17、ダイオード35及び抵抗20、21が構成する回路部が前述した判別手段に。◆hトランジスタ41、37、ダイオード39及び抵抗15が構成する回路部が前述したオンオフ駆動手段に。◆iD型フリップフロップ27が前述した2値同期型フリップフロップ手段に。◆j同期信号発生手段60、トランジスタ61及び抵抗26、28が構成する回路部が前述した同期信号供給手段に。なお、もしD型フリップフロップ27、同期信号発生手段60、トランジスタ61及び抵抗26、28を取り外し、トランジスタ41のゲートをダイオード35に直接接続すれば、{電源線V-1、}電源線V0~電源線Vn-1{、電源線Vn}、トランジスタ1、2、3、4、17、37、41、ダイオード35、39及び抵抗15、20、21等直流電源は図示せず。が構成する多値論理回路は前述したフージ代数に基づく多値論理回路になる。また、トランジスタ41のゲートはD型フリップフロップ27のQ端子正出力端子に接続されているが、もちろんQバー端子補出力端子に接続される場合も有る。さらに、トランジスタ41のソースを電源線Vm2又はこれより電位の高い任意の電源線に接続変更すれば、ダイオード39の代わりに電圧降下用として抵抗またはツェナーダイオード2つを逆向きに直列接続したものを使うことができる。この場合、トランジスタ37はノーマリィオン型ディプレッションモードでも構わない。それから、D型フリップフロップ27の同期信号入力部にCP端子の電位の下限を電源電位vmにクランプするクランプダイオード図示せず。が接続されていて、特定電位vmが電位v0より高い場合、そのクランプダイオードとトランジスタ61が両電源線VmV0間を短絡するのを抵抗28が防止する。電位vm=電位v0のとき抵抗28の抵抗値はゼロで良い。そして、各電位の高さで隣り同士となる電源線2つの間にはもちろん直流電源手段図示せず。が1つずつ接続されている。上述の通り出力用特定整数=出力用特定電位に対応する整数mは入力用特定整数値を兼ね、電源線Vmは入力用特定電位供給手段と出力用特定電位供給手段を兼ね、電位vmは入力用特定電位と出力用特定電位を兼ねる。入力電位=入力端子Tinの電位、入力用特定整数mの論理レベルのしきい値電位、及び、その入力電位に対応する入力数値の関係は以下の通りである。◆1特定整数m=0のとき:その入力電位が電位v0を基準にしたプラス側しきい値電位より低ければ、その入力数値は整数0と判別され、その入力電位が電位v0より1つ上の電位v1を基準にしたマイナス側しきい値電位より高ければ、その入力数値は整数0ではないと判別される。◆2特定整数mがn-2≧m≧1のとき:その入力電位が電位vmを基準にしたプラス側しきい値電位とマイナス側しきい値電位の間に有れば、その入力数値は整数mと判別され、その入力電位が電位vmより1つ上の電位vm1を基準にしたマイナス側しきい値電位より高いあるいは電位vmより1つ下の電位vm-1を基準にしたプラス側しきい値電位より低い場合は、その入力数値は整数mではないと判別される。◆3特定整数m=n-1のとき:その入力電位が電位vn-1を基準にしたマイナス側しきい値電位より高ければ、その入力数値は整数n-1と判別され、その入力電位が電位vn-1より1つ下の電位vn-2を基準にしたプラス側しきい値電位より低ければ、その入力数値は整数n-1ではないと判別される。なお、普通は各雑音余裕度を考慮しながら、特定整数mの入力側論理レベルのマイナス側しきい値電位は入力用特定電位vmと特定電位vmと特定電位vmより1つ下の電位の真ん中電位の間に設定される一方、特定整数mの入力側論理レベルのプラス側しきい値電位は特定電位vmより1つ上の電位と特定電位vmの真ん中電位と特定電位vmの間に設定される。もちろん、各雑音余裕度を考慮するが、2値TTLの様にそういう設定ではなく、片寄った設定でも構わない。その結果、図1の実施例においてD型フリップフロップ27の挿入接続などが無く、トランジスタ41のゲートがダイオード35のカソードに直結されている、フージ代数に基づく多値論理回路参考:段落番号0042中の最初。の論理動作は次の通りである。入力端子Tinの入力数値が特定整数mの時トランジスタ1、2、17、37がオンとなり、トランジスタ41、3、4がオフとなる為、出力端子Toutは開放される。一方、入力数値が特定整数m以外の時トランジスタ1又は2、17、37がオフとなり、トランジスタ41、3、4がオンとなる為、出力端子Toutの電位は電位vmになる。この為、本発明者はこの多値論理回路を多値特定値NOTノット回路と呼ぶ。しかし、トランジスタ17のドレイン信号を反転させてトランジスタ41のゲートに入力すれば、トランジスタ41、3、4の各オンオフ動作も正反対になるので、この場合、本発明者はこの多値論理回路を多値特定値EQUALイコール回路と呼ぶ。あるいは、既にOVER回路とかUNDER回路と呼ぶ各回路が有るので、ゴルフ用語で統一して多値特定値EVENイーブン回路と呼ぶ。この場合、この否定回路は多値特定値NEVENニーブン又はネーブン回路と呼んでも良い。なお、n-1≧m≧0を満足する電位vmは出力用特定整数mに対応し、出力端子Toutの開放出力は例えば出力端子Toutをどの電源電位にプルアップ又はプルダウンするかまたはその出力端子Toutを別の同様な多値論理回路の出力端子Toutと接続するか等するが、いずれにしても出力端子Toutは多値電位を出力することができる。図1の実施例1の各機能は以下の通りである。トランジスタ17のドレイン出力信号もトランジスタ41のゲート入力信号も実質的に両電源線Vm1Vm間電圧を電源とする2値回路の信号である。この為、前述段落番号0031の通りそのフージ代数に基づく多値論理回路にはその回路内の信号伝達途中での2値回路との接続性が極めて良く、その間に特別なインターフェイス例:2値多値コード変換手段、多値2値コード変換手段が必要無いという独特な効果が有る。そのフージ代数に基づく多値論理回路の独特な効果また、抵抗26、28とD型フリップフロップ27のCP入力部に有る2値判別手段の様な手段またはクランプダイオード2つの組合せは容易に[電位v0電位vm1間でスウィングする別種類の2値信号の様なもの、HighLow信号ただし、数値的な解釈によっては多値信号と見なすこともできる。→→段落番号[0032]前半。]を[電位vm電位vm1間でスウィングする通常の2値信号]に変換することができるという機能を本来持っている。その機能は2値回路のレベル判別部が、そのHレベルの下限値より高いすべての多値電位信号または多値電圧信号を常にHレベルと判別し、そのLレベルの上限値より低いすべての多値電位信号または多値電圧信号を常にLレベルと判別するという2値回路固有の動作特性に起因している。あるいは、その機能は2値回路の入力部に有るクランプダイオード2つが、多値電位信号または多値電圧信号の上限をその2値プラス側電源電位又はプラス側電源電圧vm1にクランプする一方、その下限をその2値マイナス側電源電位又はマイナス側電源電圧vmにクランプするという2値回路の動作特性に起因している。この図1に示す実施例1の場合、その2値回路のレベル判別部または入力部としてD型フリップフロップ27のCP入力部を用いているが、D型フリップフロップ27のD端子入力部についても同様である。この場合、この2値回路の電源が電源線Vm1と電源線Vmから供給される様に両電源線が選択されている。さらに、新多値論理フージHooji代数に基づく多値論理回路には極めて独特な効果特徴が有る。それは、前段2値回路との接続性もその多値論理回路内の信号伝達途中での2値回路との接続性も後段2値回路との接続性も極めて良いにもかかわらず、その多値数Nに関係無く、すべての多値論理関数を1種類の多値論理回路完全系で表現できること=完全性それも完全。参考:非特許文献3である。◆フージHooji代数の完全に関する証明は後述する段落番号[0092~0099]において説明する。この為、ある多値信号がその1種類の多値論理回路に入力されてその回路内の信号伝達途中で、前述段落番号0031の通り2値的信号として取り扱うことができる。もし、その入力前または入力時などの時に多値ハザードが発生しても、その信号伝達途中で2値的ハザードを含む2値的信号として取り扱うことができるので、従来の2値ハザード除去回路と方法をその信号伝達途中で活用することができる。それから、多値ハザードが現われる期間は回路設計段階あるいは動作チェック段階などで前もって予測または把握できるので、その多値ハザードの出現タイミングとトランジスタ61に入力される同期信号又はクロックパルス信号などのタイミングを擦すり合わせることができる。その結果、2値ハザードがトランジスタ17のドレイン出力信号に現われる期間中、その同期信号はローレベルまたはハイレベルに設定される為、D型フリップフロップ27はそのドレイン出力信号を無視して前の保持信号又は保持データを保持し続ける。一方、その2値ハザードがトランジスタ17のドレイン出力信号に現われず、そのドレイン出力信号が安定する期間中にその同期信号が立ち下がる様に設定される為、D型フリップフロップ27はそのドレイン出力信号を取り入れ、新しい保持信号又は保持データとして保持し、トランジスタ41にそのまま出力する。あとは同様に、D型フリップフロップ27はその同期信号に基づいて保持信号又は保持データの書換えと新保持信号又は新保持データの保持出力を行おこなって行くので、D型フリップフロップ27はその伝達途中の2値信号から2値ハザードを除去した2値信号を後段のオンオフ駆動手段トランジスタ41、37等に供給することができる。以上の様にして、図1の実施例1は、多値ハザードをその信号伝達途中で2値ハザードに変え、従来の2値ハザード除去回路と方法を応用して除去することができる。●なお、D型フリップフロップ27の代わりにエッジトリガーで導通非導通する様に改良した2値3ステートバッファーとその後段の2値メモリー手段の組合せを用いても構わない。派生実施例●また、2値同期型フリップフロップ手段や2値3ステートバッファー手段等がその同期信号あるいはクロックパルス信号などに基づいて動作するトリガー方式の種類には以下3つの方式が有るので、他のトリガー方式に変更することもできる。派生実施例イレベルトリガー方式ロプラス、マイナスのエッジトリガー方式ハパルストリガー方式=マスタースレーブ方式これらの事上記組合せと各トリガー方式は他の各実施例についても同様である。図解ディジタル回路入門のp.79~p.88。株日本理工出版会が2008年4月25日に第4版発行。著者:中村次男。●さらに、図1の実施例1又はその各派生実施例において、トランジスタ1のソースとバックゲート及びトランジスタ17のバックゲートと電源線Vm1の接続を一旦切り離し、そのソース等を電源線Vm2~電源線Vn図示せず。のいずれか1つに★接続し直した新実施例が可能である。但し、D端子の所に内蔵クランプダイオードが有れば、トランジスタ17のドレインと抵抗21とD端子の接続点の間に電源短絡防止抵抗を挿入接続する必要が有る。マッチングこのフージ代数に基づく多値論理回路部つまりトランジスタ41のゲートをダイオード35のカソードに直結する等した元の非同期型多値論理回路のこと。を本発明者は多値特定値NOBETWEENノービトウィーン回路又はゴルフ用語で統一して多値特定値NINニン回路{=多値特定値INイン回路の否定}又は多値特定値OUTアウト回路と呼ぶ。上記★接続し直しに加えて、トランジスタ41のゲート端子の接続をQ端子からQバー端子に変更すれば、その多値論理回路部を本発明者は多値特定値BETWEENビトウィーン回路又はゴルフ用語で統一して多値特定値INイン回路又は多値特定値NOUTナウト回路=多値特定値OUT回路の否定と呼ぶ。しかし、D型フリップフロップ27等が接続されているので、これらは同期ラッチング機能を持つ多値論理手段であるが、本発明者はこれらの多値論理手段それぞれが派生実施例をその機能別に以下の通り呼ぶ。同期型多値特定値NOBETWEENノービトウィーン回路同期型多値特定値NINニン回路=同期型多値特定値INイン回路の否定同期型多値特定値OUTアウト回路同期型多値特定値BETWEENビトウィーン回路同期型多値特定値INイン回路同期型多値特定値NOUTナウト回路=同期型多値特定値OUT回路の否定これらをまとめ、略して以下の通り呼ぶ。同期型INイン回路同期型NINニン回路同期型OUTアウト回路同期型NOUTナウト回路それぞれが派生実施例あるいは、図1の実施例1又はその各派生実施例において、トランジスタ2のソースとバックゲートと電源線Vm-1の接続を一旦切り離し、そのソース等を電源線V-1~電源線Vm-2のいずれか1つに★★接続し直した新実施例が可能である。ただし、v1-v0=v0-v-1である。このフージ代数に基づく多値論理回路部つまりトランジスタ41のゲートをダイオード35のカソードに直結する等した元の非同期型多値論理回路のこと。を本発明者は多値特定値NOBETWEENノービトウィーン回路又は多値特定値NINニン回路又は多値特定値OUTアウト回路と呼ぶ。上記★★接続し直しに加えて、トランジスタ41のゲート端子の接続をQ端子からQバー端子に変更すれば、その多値論理回路部を本発明者は多値特定値BETWEENビトウィーン回路又は多値特定値INイン回路又は多値特定値NOUTナウト回路と呼ぶ。しかし、D型フリップフロップ27等が接続されているので、これらは同期ラッチング機能を持つ多値論理手段であるが、本発明者はこれらの多値論理手段それぞれが派生実施例をその機能別に前述1つ前の段落中の通り呼ぶ。●それから、図1の実施例1又はその各派生実施例において、トランジスタ2、17、ダイオード35及び抵抗20を取り外し、抵抗21とD端子の接続点をトランジスタ1のドレインに★接続し直した新実施例が可能である。このフージ代数に基づく多値論理回路部=トランジスタ41のゲートをトランジスタ1のドレインに直結する等した元の非同期型多値論理回路。を本発明者は多値特定値NUNDERナンダー回路{=多値特定値UNDERアンダー回路の否定}と呼ぶ。上記★接続し直しに加えて、トランジスタ41のゲート端子の接続をQ端子からQバー端子に変更すれば、その多値論理回路部を本発明者は多値特定値UNDERアンダー回路と呼ぶ。しかし、D型フリップフロップ27等が接続されているので、これらは同期ラッチング機能を持つ多値論理手段であるが、本発明者はこれらの多値論理手段それぞれが派生実施例をその機能別に以下の通り呼ぶ。同期型多値特定値NUNDERナンダー回路{=同期型多値特定値UNDERアンダー回路の否定}同期型多値特定値UNDERアンダー回路これらを略して以下の通り呼ぶ。同期型UNDERアンダー回路同期型NUNDERナンダー回路それぞれが派生実施例逆に、トランジスタ1を取り外し、トランジスタ17のソースと抵抗20の接続点を電源線m1に★直結した新実施例が可能である。このフージ代数に基づく多値論理回路部つまりトランジスタ41のゲートをダイオード35のカソードに直結する等した元の非同期型多値論理回路のこと。を本発明者は多値特定値NOVERノウバー回路{=多値特定値OVERオウバー回路の否定}と呼ぶ。上記★直結に加えて、トランジスタ41のゲート端子の接続をQ端子からQバー端子に変更すれば、その多値論理回路部を本発明者は多値特定値OVER回路と呼ぶ。しかし、D型フリップフロップ27等が接続されているので、これらは同期ラッチング機能を持つ多値論理手段であるが、本発明者はこれらの多値論理手段それぞれが派生実施例をその機能別に以下の通り呼ぶ。同期型多値特定値NOVERノウバー回路{=同期型多値特定値OVERオウバー回路の否定}同期型多値特定値OVERオウバー回路これらを略して以下の通り呼ぶ。同期型OVERオウバー回路同期型NOVERノウバー回路それぞれが派生実施例●そして、図1の実施例1又はその各派生実施例においてトランジスタ3を取り外し、トランジスタ4のソース、トランジスタ37のドレイン及び抵抗15の一端の接続点を電源線Vmに直結して、前述したプルスイッチング手段を双方向可制御プルスイッチング手段から逆導通型プルスイッチング手段に変更した新実施例が可能である。派生実施例その取外し直結に加えて、トランジスタ4のドレインと出力端子Toutの間にダイオードを挿入接続して前述したプルスイッチング手段を逆導通型プルスイッチング手段から逆阻止型プルスイッチング手段に変更した新実施例が可能である。派生実施例あるいは、図1の実施例1又はその各派生実施例においてトランジスタ4の代わりにダイオードを接続し、このダイオードとトランジスタ3の直列回路で逆阻止型プルスイッチング手段を構成した新実施例が可能である。派生実施例●しかも、図1の実施例1又はその各派生実施例において、そのプルスイッチング手段の接続を電源線Vmから電源線V0~電源線Vm-1のいずれか1つに接続し直して、入力用特定整数値と出力用特定整数値を異なる様にした新実施例が可能である。派生実施例電気学会電気専門用語集No.9パワーエレクトロニクス、著者:電気学会電気用語標準特別委員会電気学会半導体電力変換装置用語小委員会、編者:社電気学会、株コロナ社が2000年2月28日改正版第1刷発行。双方向性スイッチ、双方向可制御スイッチ、逆導通型スイッチ、逆阻止型スイッチ。なお、バルブ弁はほぼスイッチと同じ意味である。●以上、説明して来た事段落番号0041~0052はp=0ゼロの場合であるが、p≠0の場合、0ゼロ→p、n→pn、すなわち、V0→Vp、v0→vp、Vn-1→Vpn-1、vn-1→vpn-1、Vn→Vpn、vn→vpnにそれぞれ置き換わるだけである。従って、n-1≧m≧0→pn-1≧m≧pに置き換わる。派生実施例これらの事は入力用特定整数値がmである他の各実施例についても同様である。図2に示す実施例2は、図1の実施例においてその判別手段を別タイプの判別手段に置き換えた同期ラッチング機能を持つ多値論理手段又は多値ハザード除去手段である。トランジスタ31~33、ダイオード34及び抵抗20~21、62、67の回路部分がその置き換えた新判別手段である。但し、S=1、p=0で、n-1>k≧lエル≧m1及びm≧0ゼロの関係すなわちn-2>k-1≧lエル-1≧m≧0ゼロの関係に有る。また、k≠lエルのとき、kとlエルは前記段落番号0023~24中の2つの入力用特定整数に、vkとvlエルは前記2つの入力用特定電位にそれぞれ相当する。後述する請求項1中にも記載さらに、電源線Vk、Vlエルは入力用特定電位vk、vlエルの入力用特定電位供給手段2つである。●k=lエルの場合、その判別内容は前記段落番号0023~24中の等しいか等しくないかになる。いま分かり易くする為に、その同期動作に伴う時間遅れを無視して、D型フリップフロップ27のD入力信号とQ出力信号が一致するとした論理動作は次の通りである。入力数値がkのときトランジスタ31~33、37がオフとなり、トランジスタ41、3、4がオンとなるため、出力端子Toutは電位vmを出力する。一方、入力数値がk以外のときトランジスタ31、33又は32、37がオンとなり、トランジスタ41、3、4がオフとなる為、出力端子Toutは開放される。あとはD型フリップフロップ27の正規動作が加味される。この為、本発明者はこの同期ラッチング機能を持つ多値論理手段を同期型多値特定値EQUALイコール回路{あるいはゴルフ用語で統一して同期型多値特定値EVENイーブン回路}と呼ぶ。しかし、トランジスタ41のゲート端子をQ端子からQバー端子に接続し直すと、トランジスタ3、4の両オンオフ動作が正反対になる為、出力端子Toutの電位vm出力と開放出力も正反対になるので、本発明者はこの同期ラッチング機能を持つ多値論理手段を同期型多値特定値NOTノット回路{あるいはゴルフ用語で統一して同期型多値特定値NEVENニーブン又はネーブン回路}と呼ぶ。これらを略して以下の通り呼ぶ。同期型EQUALイコール回路同期型EVENイーブン回路同期型NOTノット回路同期型NEVENニーブン又はネーブン回路●k≠lエルの場合、その判別内容は前記段落番号0023~24の2つの前記入力用特定整数の間に有るかそうでないかになる。いま分かり易くする為、その同期動作に伴う時間遅れを無視して、D型フリップフロップ27のD入力信号とQ出力信号が一致するとした論理動作は次の通りである。k≧入力数値≧lエルのとき出力端子Toutは電位vmを出力する一方、入力数値>k又はlエル>入力数値のとき出力端子Toutは開放される。あとはD型フリップフロップ27の正規動作が加味される。この為、本発明者はこの同期ラッチング機能を持つ多値論理手段を2つの入力用特定整数がk1と{lエル1}である同期型多値特定値BETWEENビトウィーン回路{又はゴルフ用語で統一して同期型多値特定値INイン回路}とか、2つの入力用特定整数がkとlエルである同期型多値特定値NOUTナウト回路{=同期型多値特定値OUTアウト回路の否定}と呼ぶ。しかし、トランジスタ41のゲート端子をQ端子からQバー端子に接続し直すと、トランジスタ3、4の両オンオフ動作が正反対になる為、出力端子Toutの電位vm出力と開放出力も正反対になる。このため、本発明者はこの同期ラッチング機能を持つ多値論理手段を2つの入力用特定整数がk1と{lエル1}である同期型多値特定値NOBETWEENノービトウィーン回路あるいは同期型多値特定値NINニン回路とか、2つの入力用特定整数がkとlエルである同期型多値特定値OUTアウト回路とも呼ぶ。これらをまとめ、略して以下の通り呼ぶ。同期型INイン回路入力用特定整数がk1と{lエル1}同期型NINニン回路入力用特定整数がk1と{lエル1}同期型OUTアウト回路入力用特定整数がkとlエル同期型NOUTナウト回路入力用特定整数がkとlエルところで、その入力用特定整数2つがkとlエルである同期型INイン回路と同期型NOUTナウト回路の違いは、入力用特定整数2つを前者は含まず、後者は含むことである。従って、同期型INイン回路がkとlエルを含む様にする為には、その入力用特定整数はk1と{lエル1}になる。同様に、その入力用特定整数2つがkとlエルである同期型OUTアウト回路と同期型NINニン回路の違いは、入力用特定整数2つを前者は含まず、後者は含むことである。従って、同期型OUTアウト回路がkとlエルを含む様にする為には、その入力用特定整数2つはk-1と{lエル-1}になる。なお、k=lエルの場合もk≠lエルの場合も、あとのプルアップ抵抗26又は26、28とD型フリップフロップ27の各動作は図1の実施例1の場合段落番号0045~0046と同様である。また、[段落番号0047、0052]に記載した4つの事なお......。また、......。そして......。しかも、......。は実施例2についても同様に言える。さらに、p≠0ゼロの場合、0ゼロ→p、n→pn、すなわち、V0→Vp、v0→vp、Vn-1→Vpn-1、vn-1→vpn-1、Vn→Vpn、vn→vpnにそれぞれ置き換わるだけである。従って、n-2>k-1≧lエル-1≧m≧0ゼロ→pn-2>k-1≧lエル-1≧m≧pに置き換わる。派生実施例これらの事は実施例2の判別手段を活用する他の各実施例についても同様である。蛇足ながら、特開2005-236985号の明細書段落番号[0033]にはAND、NAND、OR、NORのグループとBETWEEN、NOBETWEENの組合せについて記載されている。同様に、AND、NAND、OR、NORのグループとINイン、NINニン、OUTアウト、NOUTナウトのグループの組合せが以下の通り考えられる。●多値特定値ANDIN回路=多値特定値ANDBETWEEN回路●多値特定値NANDIN回路=多値特定値NANDBETWEEN回路●多値特定値ANDNIN回路=多値特定値ANDNOBETWEEN回路●多値特定値NANDNIN回路=多値特定値NANDNOBETWEEN回路●多値特定値ORIN回路=多値特定値ORBETWEEN回路●多値特定値NORIN回路=多値特定値NORBETWEEN回路●多値特定値ORNIN回路=多値特定値ORNOBETWEEN回路●多値特定値NORNIN回路=多値特定値NORNOBETWEEN回路●多値特定値ANDOUT回路●多値特定値NANDOUT回路●多値特定値ANDNOUT回路●多値特定値NANDNOUT回路●多値特定値OROUT回路●多値特定値NOROUT回路●多値特定値ORNOUT回路●多値特定値NORNOUT回路最初に提案するため、取り敢あえず各機能に冗長じょうちょう性を持たせたので、一部機能が重複するが、もし広く利用されて行くなら、利用し易い様にこれらの回路名や機能は収斂しゅうれんされて行くであろう。図3に実施例3のオンオフ駆動手段と双方向性プルスイッチング手段等を示す。D型フリップフロップ27を含む前段回路部として図1の実施例1のそれ又は図2の実施例2のそれ又は後述する図8の実施例8又は後述する図9の実施例9が接続される。トランジスタ41、22~25、ダイオード36及び抵抗15の回路部がそのオンオフ駆動手段であり、トランジスタ3、5の直列回路がその双方向性のプルスイッチング手段である。ただし、点線で示すダイオード36は無い場合も有るが、有った方が良い。無い場合、トランジスタ5のオフ駆動時に出力端子Toutの電位が電位vm1より高い場合、トランジスタ5のゲートソース静電容量の充電電流が出力端子Toutからトランジスタ5内蔵ダイオードとトランジスタ22を経て電源線Vm1へ流れてしまう。なお、トランジスタ22~25、3、5と抵抗15を取り外し、トランジスタ41のドレイン端子を出力端子Toutとすることもできる。別の実施例又はトランジスタ5の代わりにダイオードを用いてトランジスタ3と共に1方向性プルダウン手段を構成するかトランジスタ5を取り外し、トランジスタ3のドレイン端子を出力端子Toutにして逆導通型プルダウン手段を構成することもできる。派生実施例又はトランジスタ3を取り外し、トランジスタ5のソースを電源線Vmに直結して逆導通型プルアップ手段を構成するかトランジスタ3を取り外し、トランジスタ5のソースを電源線Vmに直結し、トランジスタ5のドレインと出力端子Toutの間にダイオードを挿入接続して1方向性プルアップ手段を構成することもできる。派生実施例図4に実施例4のオンオフ駆動手段と双方向性プルスイッチング手段等を示す。D型フリップフロップ27を含む前段回路部として図1の実施例1のそれ又は図2の実施例2のそれ又は後述する図8の実施例8又は後述する図9の実施例9が接続される。図3の実施例3との違いはトランジスタ3、5の接続順序、トランジスタ3、5の各ゲートの接続の仕方及びトランジスタ3、5のオンオフ動作が正反対になっていること、従って論理が実施例3の否定になっていることである。ただし、図3の実施例3でも図4の実施例4でもその出力端子Tout側トランジスタのオフ駆動を速める為、そのゲートは前段側の2値インバーター回路に接続されている。図5に実施例5のオンオフ駆動手段と双方向性プルスイッチング手段を示す。D型フリップフロップ27を含む前段回路部として図1の実施例1のそれ又は図2の実施例2のそれ又は後述する図8の実施例8又は後述する図9の実施例9が接続される。トランジスタ3~6とダイオード9~12が形成する双方向性プルスイッチング手段のオフ速度を速める為に各ゲートを逆バイアスできる様にした。特許第3423780号双方向性スイッチング手段図6に実施例6のオンオフ駆動手段と双方向性プルスイッチング手段を示す。D型フリップフロップ27を含む前段回路部として図1の実施例1のそれ又は図2の実施例2のそれ又は後述する図8の実施例8又は後述する図9の実施例9が接続される。但し、電源線Vmと電源線IVmは同じ場合も有れば、全く違う場合も有る。実施例6では完全絶縁型双方向性スイッチング手段をプルスイッチング手段として用いている為その片方のスイッチ端子が接続される電源線IVmは電源線V0~電源線Vn-1のいずれでも良い。要するに、電源線IVmの電位ivmを自由に設定できる。その理由は次の通りである。トランジスタ41、23、24、47がオンのとき、トランジスタ24、47及びダイオード49~50、65~66がその双方向性スイッチング手段を形成するトランジスタ3~6それぞれをゲート逆バイアスすると同時にゲート順バイアス用のコンデンサ45を充電する。このとき、トランジスタ3~6がオフな為、電源線IVm及び出力端子Toutはこれらのゲートソース間部と双方向に遮断しゃだんされるので、電源線Vm1や電源線Vm-1とも双方向に遮断される。一方、トランジスタ41、23がオフで、トランジスタ22がオンのときトランジスタ24、47及びダイオード49~50、65~66は双方向にオフなため、トランジスタ3~6のゲートソース間部は電源線Vm1や電源線Vm-1と双方向に遮断されるので、そのゲートソース間部が電源線IVm及び出力端子Toutと導通状態に有っても全く支障は無い。このとき、ゲート順バイアス用のコンデンサ45がその双方向性スイッチング手段を形成するトランジスタ3~6全部を同時にオン駆動する。特許第3423780号完全絶縁型双方向性スイッチング手段図7に示す実施例7では条件付き絶縁型双方向性スイッチング手段を双方向性プルスイッチング手段として用いている。電源線Vmの特定電位vmは、電位v0より高く、出力端子Toutに接続される後段回路入力部や負荷等の電位より低い必要が有る。特定電位vmがこの電位条件を満たす限り、特定電位vmの高さを自由に設定することができる。従って、出力用特定整数mの値は入力用特定整数kとlエルの各値に全く拘束されず、n-1≧m≧0の間でmを自由な値に設定することができる。その理由は次の通りである。トランジスタ47、48がオンのときダイオード49、50と共に、トランジスタ3、4が形成する双方向性プルスイッチング手段をゲート逆バイアスしてオフ駆動すると同時にゲート順バイアス用のコンデンサ45を充電する。このとき特定電位vmと出力端子Toutの電位が電位v0より高い限り、トランジスタ3、4のゲートソース間部は電源線Vm及び出力端子Toutと遮断される。一方、トランジスタ47、48がオフのときコンデンサ45がその双方向性プルスイッチング手段つまりトランジスタ3、4をオン駆動してターンオンさせる為、逆電圧が電源線Vmからトランジスタ3を経てダイオード49、50に印加され、両ダイオードはオフとなる。この為、そのゲートソース間部は両電源線V0、V-1と遮断されるので、そのゲートソース間部が電源線Vmと出力端子Toutと導通しても支障は無い。特許第3321203号条件付き絶縁型スイッチング手段図8に示す実施例8は図2の実施例2を応用したもので、図示していないがD型フリップフロップ27の後段には図2の実施例2中のトランジスタ41、37、ダイオード39及び抵抗15が形成するオンオフ駆動手段とトランジスタ3、4を直列接続した双方向性プルスイッチング手段が接続される。あるいは、D型フリップフロップ27の後段には図3の実施例3~図6の実施例6のいずれか1つに示されたオンオフ駆動手段と双方向性プルスイッチング手段が接続される。図8の実施例8に図2の実施例2又は図3の実施例3又は図5の実施例5のオンオフ駆動手段と双方向性プルスイッチング手段を接続したとき、その同期動作に伴う時間遅れを無視して、D型フリップフロップ27のD入力信号とQ出力信号が一致するとした論理動作は次の通りである。◆1k=lエルの場合、図8の実施例8は入力用特定整数をkとする同期型多値特定値AND回路になる。入力端子Tin1、Tin2の入力整数が共に整数kなら出力端子Toutから出力用特定整数mが出力され、そうでないなら出力端子Toutは開放される。このため、本発明者は実施例8の同期ラッチング機能を持つ多値論理手段をさらに同期型多値特定値AND回路略して同期型AND回路と呼ぶ。一方、トランジスタ41図2中、図3中、図5中のゲート端子をQ端子からQバー端子に接続し直すと、実施例8の同期ラッチング機能を持つ多値論理手段はさらに本発明者が入力用特定整数をkとする同期型多値特定値NAND回路と呼ぶ回路になる。入力端子Tin1、Tin2の入力整数が共に整数kなら出力端子Toutは開放され、そうでないなら出力端子Toutから出力用特定整数mが出力される。◆2k>lエルの場合、図8の実施例8は2つの入力用特定整数値をkとlエルとする同期型多値特定値ANDNOUT回路または同期型多値特定値NOROUT回路になる。入力端子Tin1、Tin2の入力整数Nin1、Nin2が共にk≧Nin1、Nin2≧lエルなら出力端子Toutから出力用特定整数mが出力され、そうでないなら出力端子Toutは開放される。一方、トランジスタ41図2中、図3中、図5中のゲート端子をQ端子からQバー端子に接続し直すと、図8の実施例8は入力用特定整数をkとする同期型多値特定値NANDNOUT回路又は同期型多値特定値OROUT回路になる。入力整数Nin1、Nin2が共にk≧Nin1、Nin2≧lエルなら出力端子Toutは開放され、そうでないなら出力端子Toutから出力用特定整数mが出力される。◆3トランジスタ32a、32b、ダイオード34及び抵抗67を取り外した場合、図8の実施例8は入力用特定整数をkとする同期型多値特定値ANDNOVER回路又は同期型多値特定値NOROVER回路になる。入力端子Tin1、Tin2の入力整数が共に整数kより小さいか等しいなら出力端子Toutから出力用特定整数mが出力され、そうでないなら出力端子Toutは開放される。一方、トランジスタ41図2中、図3中、図5中のゲート端子をQ端子からQバー端子に接続し直すと、図8の実施例8は入力用特定整数をkとする同期型多値特定値NANDNOVER回路又は同期型多値特定値OROVER回路になる。入力端子Tin1、Tin2の入力整数のうち少なくとも一方が整数kより大きいなら出力用特定整数mが出力され、そうでないなら出力端子Toutは開放される。◆4トランジスタ31a、31b、33a、33b、ダイオード35a、35b及び抵抗20a、20b、62を取り外した場合に、図8の実施例8は入力用特定整数をlエルとする同期型多値特定値ANDNUNDER回路又は同期型多値特定値NORUNDER回路になる。入力端子Tin1、Tin2の入力整数が共に整数lエルより大きいか等しいなら出力端子Toutから出力用特定整数mが出力され、そうでないなら出力端子Toutは開放される。一方、トランジスタ41図2中、図3中、図5中のゲート端子をQ端子からQバー端子に接続し直すと、図8の実施例8は入力用特定整数をlエルとする同期型多値特定値NANDNUNDER回路又は同期型多値特定値ORUNDER回路になる。入力端子Tin1、Tin2の入力整数のうち少なくとも一方が整数lエルより小さいなら出力用特定整数mが出力され、そうでないなら出力端子Toutは開放される。それから、上記図2の実施例2等のオンオフ駆動手段と双方向性プルスイッチング手段ではなく図4の実施例4又は図6の実施例6のオンオフ駆動手段と双方向性プルスイッチング手段を接続したときは次の通りになる。上記◆1~◆4においてトランジスタ41のゲート端子をQ端子に接続したときの内容がこちらではそのゲート端子をQバー端子に接続したときの内容になり、上記◆1~◆4においてトランジスタ41のゲート端子をQバー端子に接続したときの内容がこちらではそのゲート端子をQ端子に接続したときの内容になるだけである。図9に示す実施例9は、図8の実施例8においてトランジスタ33a、33b等を1つにまとめたものである。そのオンオフ駆動手段と双方向性プルスイッチング手段等については図8の実施例8の場合と全く同様である。図10の実施例10では同期信号発生手段60=同期信号供給手段とD型フリップフロップ70は同じ両電源線V0、V-1から電源供給を受ける。また、そのオンオフ駆動手段をトランジスタ71、72、ダイオード39及び抵抗15が構成し、その双方向性プルスイッチング手段をトランジスタ73、74が構成する。さらに、トランジスタ1、2、17及び抵抗20、62が構成する判別手段の代わりに図2中のトランジスタ31~33、ダイオード34及び抵抗20、62、67が構成する判別手段、図8中のトランジスタ31a~33a、31b~33b、ダイオード34、35a、35b及び抵抗20a、20b、62、67が構成する判別手段、図9中のトランジスタ31a~32a、31b~32b、33、ダイオード34、68a、68b及び抵抗20、62、67が構成する判別手段を使う各実施例も可能である。別の実施例図示せず。について説明する。前述した図1の実施例1は特開2005-236985号特許文献3の図9の多値論理回路において、ダイオード26及び抵抗27が無い場合で、ダイオード25と抵抗23の接続点トランジスタ24のゲート間にD型フリップフロップ27を挿入接続する等し、双方向性プルスイッチング手段のターンオフ速度をトランジスタ37等で速めたものである。同様に、特開2005-236985号の図11、図13、図17、図20、図23b、図25bの各多値論理回路においても同様な事をした本発明の各実施例が可能である。なお、当然の事ながら、その図17、図20の各多値論理回路では2つ有るPMOSのうち、前段のPMOSのドレインと後段のPMOSのゲートの間に同様に両電源線Vm1Vmから電源供給されたD型フリップフロップ27を挿入接続する等することになる。また、当然の事ながら、その図23bの多値論理回路では前段の入力端子In4を持つPMOSのドレインと後段のPMOSのゲートの間に同様に両電源線Vm1Vmから電源供給されたD型フリップフロップ27を挿入接続する等することになる。さらに、当然の事ながら、その図25bの多値論理回路では前段のPMOS4つのドレイン接続点と後段のPMOSのゲートの間に同様に両電源線Vm1Vmから電源供給されたD型フリップフロップ27を挿入接続する等することになる。これら本発明の各実施例でも前述段落番号0047~0053と同様に変更した各派生実施例が可能であるし、これら本発明の各実施例またはその各派生実施例でも本発明図1の実施例1の様にトランジスタ37等でその双方向性スイッチング手段のターンオフを速めた各派生実施例も可能である。派生実施例◆◆◆最後に以下の事を補足する。◆◆◆●1各実施例あるいはその各派生実施例において、そのバックゲートとソースを接続した各NMOSに関してそのバックゲートはそのソースではなくその回路の最低電位供給手段{例:電源線V0又はV-1}に接続しても良い。派生実施例また、各実施例またはその各派生実施例において、そのバックゲートとソースを接続した各PMOSに関してそのバックゲートはそのソースではなくその回路の最高電位供給手段{例:電源線Vn-1又はVn}に接続しても良い。派生実施例●2各実施例あるいはその各派生実施例において抵抗15、20、21、26、28、62~64、67等の代わりにそのゲートソース間を直結した接合型FETまたはノーマリィオン型MOSFET又はそのドレインゲート間を接続したノーマリィオフ型MOSFETを抵抗手段として1つずつ使用できる。派生実施例さらに、その回路動作に支障が無ければ、各実施例あるいはその各派生実施例においてその各抵抗の代わりに定電流ダイオード、定電流ダイオード2つを逆向きに直列接続したもの、カレントミラー回路、又は、2端子の定電流手段を抵抗手段として1つずつ使用できる。ただし、定電流ダイオード、定電流手段などを使う場合は分圧比に注意する。派生実施例●3各実施例あるいはその各派生実施例において、各ダイオードの代わりにそのコレクタとベースを直結したバイポーラトランジスタ、そのドレインとソースを直結した接合型FET、そのドレインとゲートを直結したバイポーラモードのSIT又はGTBT、そのゲート、バックゲート及びソースを接続したノーマリィオフ型MOSFET又はそのドレインバックゲート間、そのソースバックゲート間それぞれが導通しない様にそのバックゲート電位を保ち、そのドレインとゲートを接続したノーマリィオフ型MOSFETを1つずつ使用できる。派生実施例●4各実施例あるいはその各派生実施例において各電源電位の高低を正反対にして、各可制御スイッチング手段をそれと相補関係に有る可制御スイッチング手段例:Nチャネル型MOSFETに対するPチャネル型MOSFETで1つずつ置き換え、電圧方向または電圧極性の有る各構成要素例:ダイオードの向きを逆にした元の実施例に対して電圧方向または電圧極性に関して対称的な関係に有る実施例も当然可能である。この対称的な関係に有る実施例は請求項2記載の同期ラッチング機能を持つ多値論理手段に対応する。但し、その場合、それは正論理に対する負論理に対応するので、その多値論理機能が元の回路と同じ場合も有るし、違う場合も有る。●5本発明の追加効果として、多値論理手段単位で同期ラッチングできるので、その全体回路の組み方に柔軟性が有って、全体の回路構成の選択肢が増えて便利になる。●6蛇足ながらBeyondCMOSということで、量子素子など各種の新素子が提案されて来たが、☆☆☆CMOSも進化する☆☆☆CMOSは3次元IC、多値、新概念コンピューターに向かって進化する→→図3中のトランジスタ3、5又はトランジスタ3、5、22~25とダイオード36の組合せ。特開2006-252742号双方向性スイッチング手段、多値バッファー手段、多値記憶手段。特開2007-035233号多値デコーディング手段、多値情報処理手段など。●7図6~図7に示す各多値論理手段は、その双方向性スイッチング手段の一端を電源線Vm又はIVmから切り離せば、多値トランスファーゲート手段として利用することができる。なお、これらの絶縁スイッチは後述する特許文献28~35の絶縁給電手段と共に直列接続した複数のバッテリーの各電圧を検出する電圧検出手段に応用されている様である。特開平6-196991号完全絶縁型スイッチング手段特許第3,423,780号完全絶縁型スイッチング手段特許第3,321,203号条件付き絶縁型スイッチング手段特許第3,321,218号条件付き絶縁型スイッチング手段特許第3,333,643号条件付き絶縁型スイッチング手段特許第3,553,666号条件付き絶縁型スイッチング手段特開平9-252582号条件付き絶縁型スイッチング手段特開平11-164546号条件付き絶縁型スイッチング手段◆◆◆電源の課題を解決◆◆◆●8電位モード又は電圧モードの多値論理回路では各直流電圧供給が大きな課題参照:非特許文献9であるが、以下の通り、既にDC-DCコンバーター回路などに関する技術が有る。さらに精密な定電圧制御が必要ならば定電圧制御されたDC-DCコンバーター回路等の後段に3端子レギュレーター等の定電圧手段を接続すれば良い。特許第2,717,963号☆aシュミットトリガー回路を使用した間欠発振制御による定電圧制御。☆b自己発振式DC-DCコンバーター回路非共振型とシュミットトリガー回路を組み合せる点がこの発明以前のヒステリシス制御参照:下記非特許文献15と全く違う点である。☆cシュミットトリガー回路が引き起こす異常発振、異常過熱および異常な電力損失の増大を防ぐ工夫が為されている。☆d出願日:1987年5月19日、優先日:1986年6月25日、同年8月25日。特許第3,187,470号☆a複合共振型DC-DCコンバーター回路完全電流ゼロスイッチング、オンオフ切換え時のスイッチング損失ゼロ。☆b普通、共振電流は電流ゼロを中心に減衰振動するので、その共振電流が極小値または極大値でゼロになることは有り得ない。しかし、本発明者は直列共振回路、並列共振回路および双方向性定電圧手段の組合せが持つ独特な作用効果=その共振電流が極小値または極大値でゼロになる様に設定できること。独特なフィルタースイッチング効果の様なものが働いている様である。を実験しながら検討考察して発見した。☆c特許公報に記載の回路定数と使用部品などは有り合わせの部品を用いたので、ベストな選択ではないが、第三者はその回路動作を検証し易い。☆d下記非特許文献13、14もこの発明技術の確かさと有用性を裏付ける。☆e出願日:1991年6月1日、優先日:1990年6月1日。特許第3,187,411号共振型DC-DCコンバーター回路[下記特許文献21特許技術を改良した自己発振式、駆動用変圧器と出力用変圧器の共通化による駆動電力の節約、部品点数の削減]特許第3,333,504号同上[自己発振式、双方向性定電圧手段例:逆並列接続ダイオード。を用いた簡単な駆動手段、共振電圧の一定化など]特許第3,477,136号☆aシュミットトリガー回路を用いた間欠発振制御による定電圧制御。☆b共振型自己発振式DC-DCコンバーター回路とシュミットトリガー回路を組み合わせる点がこの発明以前のヒステリシス制御参照:下記非特許文献15と全く違う点である。☆cこのため、共振動作による一定のスイッチング周波数となるので、その共振周期とその間欠周期は互いに独立している。☆d電流ゼロスイッチングがもたらす効用により上記特許文献18の発明技術において必要な工夫構成手段を必要とせず、回路構成や入出力電圧関係の自由度が高い。☆e特許文献19の原出願の分割出願。特許第3,494,303号共振型DC-DCコンバーター回路[少ない巻線数]特許第3,521,055号同上[制御手段の削減]特許第3,645,274号同上[特許文献20特許技術の共振型DC-DCコンバーター回路において発振起動のアシスト]特許第3,730,354号非可制御スイッチング手段=トランジスタ式ダイオード手段[順電圧の大きさを低減、電力損失の低減]特開平9-51677号共振型DC-DCコンバーター回路[少ない巻線数]{最優先日:1994年10月17日、見なし取下}[多くの実施例を開示]。この主回路は特許文献19特許技術の主回路を簡単化したものだが、この主回路と下記非特許文献13技術の主回路は同一である。J.G.Hayes,etal.:Full-Bridge,Series-ResonantConverterSupplyingtheSAEJ-1773ElectricVehicleInductiveChargingInterface,PESC’96Record,19131996。[上記特許文献19の複合共振型DC-DCコンバーター回路の技術などを応用したと考えられる電気自動車用蓄電池の急速充電器]。電気学会技術報告第687号電力変換器の高性能スイッチング技術、p.46の図4.14の[電流複共振を使用したDC-DCコンバータ]。著者:電力変換器の高性能スイッチング技術調査専門委員会、社電気学会が1998年8月25日に発行。[上記非特許文献13の回路技術の紹介]。日経エレクトロニクス6月15日号2009年、第1006号、p.78~p.86のアナログ強化塾第6回高速が特徴のヒステリシス制御電源制御方式の主役に躍り出る、執筆:山下勝己、日経BP社が2009年6月15日発行。また、各直流電圧供給にチャージポンプ回路などを使うことも考えられる。特許第3,657,623号チャージポンプ回路特開平6-225518号コンデンサを用いた絶縁給電手段とコイルを用いた絶縁給電手段{見なし取下}特開平8-23671号直列共振回路を用いた絶縁給電手段{見なし取下}特開平9-98567号直列共振回路を用いた絶縁給電手段{自発取下}特開平9-182414号コンデンサを用いた降圧回路{見なし取下}特開平10-164826号コンデンサを用いた降圧回路{見なし取下}特開平11-164546号コンデンサを用いた降圧回路{見なし取下}特開2000-60112号コンデンサを用いた降圧回路{見なし取下}◆◆◆新多値論理フージHooji代数の説明◆◆◆●9本発明の基になった電位モード又は電圧モード多値論理回路は本発明者が独自に考え出した全く新しい世界初の新多値論理を具体化実現化したものである。しかし、その新多値論理に名前が無いと何かと不便なので、フージHooji代数と名付けることにする。そう名付けた理由は本発明者は日本人なので、日本の象徴である富士山に因ちなんでいること、ブール代数Booleanalgebraのブールに少し語路ごろ合わせしていること及びその能力、可能性、実用性、展開拡張性、将来性など、いずれを取っても、huge{=度外どはずれて大きい、途方も無く大きい、巨大な。}であると本発明者は強く判断しているので、英語のhugeヒュージに語路合わせしていることである。その様に判断した理由は以下の通り新多値論理フージ代数にはこれまでの多値論理には無い有利な独特の効果がいくつも有る、からである。◆a前段の2値回路との接続性が極めて良く、その間に特別なインターフェイスが必要無いこと。[段落番号0108]◆b後段の2値回路との接続性も極めて良く、その間に特別なインターフェイスが必要無いこと。[段落番号0109]◆c本発明で述べた通り多値論理回路内の信号伝達途中においても2値回路との接続性が極めて良く、その間に特別なインターフェイスが必要無いこと。[段落番号0031]◆dこのため、従来の多値回路と違ってわさわざ2値に変換しなくても多値ハザードを本発明の様に除去できること。◆e2値回路の様にワイヤードOR回路が成り立つ為、その回路構成の簡単化に際して非常に有利なこと。[段落番号0103~0105]◆f2値ブール代数の非反転論理、AND論理、OR論理、NOT論理、NAND論理、NOR論理を包含し、互換性が有ること。[段落番号0090]◆g多値数Nに関係無く、すべての多値論理関数を1種類の多値論理完全系で表現できること。⇒⇒完全性、それも完全。[段落番号0092~0102]◆h多値数Nの変更が極めて容易なこと。[段落番号0091]◆i多値数Nに全く影響されずに回路のユニット化あるいはモジュール化がとても容易なこと。[段落番号0088~0089]◆j複数の論理変数...、x、y、z、...とその論理関数f...、x、y、z、...の各多値数N≧2が互いに全く異なっていても、全く問題無く柔軟に対応できる対応柔軟性が有ること。[段落番号0107]◆k完全回路の3次元のプログラマブルロジックアレイ化、セミオーダー3次元ICLSI化などが可能なこと。[段落番号0103~0106]なお、前段の2値回路との接続性もその多値論理回路内の信号伝達途中における2値回路との接続性も後段の2値回路との接続性も極めて良いにもかかわらず、その多値数Nに関係無く、全ての多値論理関数を1種類の多値論理完全系で表現できること=完全性、それも完全等は、新多値論理フージHooji代数に基づいた多値論理回路または多値論理手段の際立った独特な効果特徴である。これまで、その様な多値論理体系も多値論理回路も無かった。そんな訳で、新多値論理フージ代数はブール代数をこれまでで一番忠実に正統的に多値へ展開拡張したものであり、その能力、可能性、実用性、展開拡張性、将来性など、いずれを取ってもhugeであると本発明者は考えている。特開2004-032702号フージ代数に基づく多値論理回路。[出願日:2003年3月10日、優先日:2002年3月11日、同じく5月7日]、見なし取下。特開2005-198226号特許文献1特許の拡大再出願。特開2005-236985号特許文献2特許の改良。特許登録。◆◆◆フージHooji代数の双対性◆◆◆●10新多値論理フージHooji代数の多値数Nに関係無く成り立つ双対そうつい性という特徴などについて以下説明する。フージ代数は2値ブール代数を☆本発明者流に忠実に多値へ展開拡張させたものなので、当然、その多値特定値NOT論理、多値特定値AND論理および多値特定値OR論理に関して双対性が成り立つ。ブール代数における双対性とはNOT論理、AND論理あるいはOR論理で構成された任意の論理関数の恒等式において、その両辺の1と0を入れ換え、同時にAND論理とOR論理を入れ換えても、その恒等式が成り立つことである。図11はフージ代数においてもブール代数における2重否定の定理、ドモルガンの定理、双対定理それぞれと同様に対応する各定理が成り立つことを示している。トランジスタ回路入門講座5ディジタル回路の考え方、p.27~p.31の33ブール代数1公理2定理3双対性、監修:雨宮好文小柴典居つねおり、著者:清水賢資けんすけ曽和将容まさひろ、株オーム社が昭和56年5月20日発行。先ず先に、ブール代数において既に公知なOR回路、AND回路それぞれの等価回路について説明する。★★OR回路の等価回路:2重否定の定理よりAとBのOR論理=AB=ABの2重否定ドモルガン定理のよりABの2重否定=Aの否定Bの否定の否定=Aの否定とBの否定のAND論理の否定従って、AとBのOR論理=Aの否定とBの否定のAND論理の否定.........................................................式1★★AND回路の等価回路:2重否定の定理よりAとBのAND論理=AB=ABの2重否定ドモルガン定理のよりABの2重否定={Aの否定Bの否定}の否定=Aの否定とBの否定のOR論理の否定従って、AとBのAND論理=Aの否定とBの否定のOR論理の否定.........................................................式2★◆★ブール代数における双対性;式1と式2は自分の両辺の1と0を入れ換え、同時にAND論理とOR論理を入れ換えると、互いに相手の恒等式に成り、双対が成り立つ。★◆★新多値論理[フージHooji代数における双対性:次に、図11の多値論理回路に基づいて新多値論理[フージHooji代数]において多値数Nに関係無く、双対そうつい性が成り立つこと等について説明する。ただし、m=入力用特定整数=出力用特定整数、vmは特定整数mに対応する電位、vCm≠vmは特定整数m以外の整数に対応する電位又はどの整数とも対応しない、独立した追加電位、すなわち、多値のAND、OR、NOTの各回路がその入力数値が特定整数mであると判別することが無い電位なら何でも良い電位である。また、NOTm=mは入力用特定整数=出力用特定整数=mの多値NOT回路を、ANDm=mは入力用特定整数=出力用特定整数=mの多値AND回路を、ORm=mは入力用特定整数=出力用特定整数=mの多値OR回路を、それぞれ意味する。念の為述べておくと、多値{特定値=特定整数}NOT論理、多値特定値AND論理、多値特定値OR論理の各定義は以下の通りである。◆多値NOT論理;その入力数値が特定整数mと等しいときその出力を開放し、そうでなければ特定整数mを出力する。◆多値AND論理;そのすべての入力数値が特定整数mと等しいとき特定整数mを出力し、そうでなければその出力を開放する。◆多値OR論理;その少なくとも1つの入力数値が特定整数mと等しいとき特定整数mを出力し、そうでなければその出力を開放する。図11aの多値ORm回路の等価回路では入力論理変数x、yの少なくとも1つが整数mのとき論理関数fx、yは特定整数mを出力する一方、そうでなければその出力を開放することが分かる。しかも、mの値はマイナス整数からプラス整数までの自由な値である。一方、図11bの多値ANDm回路の等価回路では入力論理変数x、yのすべてが整数mのとき論理関数fx、yは特定整数mを出力する一方、そうでなければその出力を開放することが分かる。こちらもmの値はマイナス整数からプラス整数までの自由な値である。しかも、後述段落番号0091する12項の通り多値数Nの変更が極めて容易なので、新多値論理[フージ代数]では多値数Nに関係無く、少なくとも2重否定の定理、ドモルガン定理、双対定理が成り立つことが分かる。◆◆◆多値数Nに影響されない、特定整数の変更容易性◆◆◆●11フージ代数に基づいた多値論理回路が持つ、多値数Nに全く影響されない[特定整数mの変更容易性]と[極めて容易な回路のユニット化またはモジュール化独特な効果]という2つの特徴について以下説明する。◆下記特許文献1、2、3の各特許公報に開示されたEQUALまたは判定回路、AND回路、OR回路、NOT回路、NAND回路、NOR回路の各実施例とその派生実施例などの場合、その出力スイッチ部が双方向性のとき特定整数mはn-2≧m≧1になっているが、別にm=n-1又はm=0であっても回路動作的にも論理動作的にも全く問題は無く、特定整数mの値をn-1≧m≧0の範囲で自由に設定できる。ただ、接続する電位供給手段例:電源線などを変更するだけである。ただし、m=n-1の場合、電位vn-1の上に電位vnを供給する電源線Vnが必要になったり、あるいは、プラス側のしきい値電位に基づいて判別するという余分な機能や構成部分が有ったり、等するだけである。そして、m=0の場合、電位v0の下に電位v-1を供給する電源線V-1が必要になったり、あるいは、マイナス側のしきい値電位に基づいて判別するという余分な機能や構成部分が有ったり、等するだけである。しかも、特定整数mはマイナス整数からプラス整数まで例:符号対称表現の場合。自由な値を取っても構わない。いずれにしても、接続する電位供給手段例:電源線などを変更するだけで特定整数mの値を自由に変更できる。このため、同じ多値論理同士なら特定整数mの違いを考慮する必要が無く、同じ回路構成のままで良いので、多値論理の種類ごとに回路のユニット化またはモジュール化が可能になる。独特な効果☆☆回路の具体例:図16の多値AND回路と図17の多値NOT{又はNEVENニーブン又はネーブン}回路。特開2004-032702号新多値論理フージ代数に基づく多値論理回路特開2005-198226号同上特開2005-236985号同上◆また、同じくOVER回路、UNDER回路、NOVERノウバー回路、NUNDERナンダー回路、前述段落番号0048~0049のIN回路、OUT回路、NINニン回路、NOUTナウト回路の場合でも、その限定された1つ又は2つの入力用特定整数の設定範囲内でその整数を自由に設定できる。ただ、接続する電位供給手段例:電源線などを同様に変更するだけである。こちらでも、同じ多値論理同士なら各特定整数mの違いを考慮する必要が無く、同じ回路構成のままで良いので、多値論理の種類ごとに回路のユニット化またはモジュール化が可能になる。独特な効果◆しかも、いずれの場合も後述段落番号0091する通り多値数Nの変更が極めて容易であるという特徴が有るので、特定整数の変更容易性も極めて容易な回路の[ユニット化またはモジュール化]もその多値数Nに全く影響されない。◆◆◆ブール代数を包含するフージ代数◆◆◆●12新多値論理フージHooji代数が2値論理のブール代数を包含し、互換性が有ることについて以下説明する。新多値論理フージ代数は本発明者のやり方で2値論理のブール代数を忠実に多値へ展開拡張したもので、ブール代数を完全に包含し、ブール代数と互換性が有る。例えば、特定値が1である多値特定値EQUAL{又はEVENイーブン又は非反転}回路、AND回路、OR回路、NOT{又はNEVENニーブン}回路、NAND回路、NOR回路の各出力端子を抵抗で電源線V0の電位v0にプルダウンして、各入力数値を1と0に限定すれば、これら多値論理回路は2値正論理のバッファー又は非反転回路、AND回路、OR回路、NOT回路、NAND回路、NOR回路と全く同じ論理動作をし、互換性が有る。そして、特定値が0である多値特定値EQUAL{又はEVENイーブン又は非反転}回路、AND回路、OR回路、NOT{又はNEVENニーブン}回路、NAND回路、NOR回路の各出力端子を抵抗で電源線V1の電位v1にプルアップして、各入力数値を1と0に限定すれば、これらの多値論理回路は2値負論理のバッファー又は非反転回路、AND回路、OR回路、NOT回路、NAND回路、NOR回路と全く同じ論理動作をし、互換性が有る。一方、AND回路=Min回路、OR回路=Max回路、反転complement回路、リテラルliteral回路およびサイクリングcycling回路で構成される、ブール代数を多値へ展開拡張した筈の従来の多値論理回路ウカシェヴィッチ型の場合、2値NOT回路を多値へ展開拡張した反転回路、リテラル回路およびサイクリング回路に関して、どの多値回路もブール代数の2値NOT回路を包含せず、全く互換性が無い。従って、その従来の多値NAND回路、多値NOR回路についても、当然の事ながら、同様にブール代数の2値NAND回路、2値NOR回路を包含せず、全く互換性が無い。★参考:非特許文献3のp.18~p.20。多値情報処理―ポストバイナリエレクトロニクス―、著者:樋口龍雄亀山充隆みちたか、昭晃堂しょうこうどうが1989年6月に発行。◆◆◆多値数Nの変更容易性◆◆◆●13新多値論理フージHooji代数の多値数Nの変更が極めて容易であるという独特な効果特徴について:前述段落番号0088~0089の通り特定整数mの変更が極めて容易な為、多値数Nの変更も極めて容易である。例えば、AND回路、OR回路、NOT回路などの基本多値論理回路を使って4値で合成多値論理回路を組んでいた時に5値に変更したければ、電位供給手段例:電源と電源線。を1つ追加し、その入力用特定整数あるいは出力用特定整数を5等に設定したつまり、接続する電源線などを決めた、必要な各種の基本多値論理回路または多値論理回路ユニットまたは多値論理回路モジュールを追加し、必要な結線をするだけで、その多値数Nを極めて容易に変更することができる。つまり、多値数Nの小さい合成多値論理回路をそのまま土台にして多値数Nの大きい合成多値論理回路を構成することができる。一方、従来技術としてブール代数を多値へ展開拡張した筈のウカシェヴィッチ等の多値論理に基づく多値論理回路の場合、前述1つ前の段落。の通り2値NOT回路を多値へ展開拡張した反転回路、リテラル回路およびサイクリング回路に関して、どの多値論理回路も2値NOT回路を包含せず、全く互換性が無いだけでなく、その多値数Nの異なる同種の基本多値論理回路同士でも包含が成り立たず、全く互換性が無い。例えば、3値の反転回路と4値の反転回路、3値のリテラル回路と4値のリテラル回路、3値のサイクリング回路と4値のサイクリング回路。他の多値数同士でも同様。この為、これらの基本多値論理回路に関して多値数の小さい基本多値論理回路をそのまま土台にして多値数の大きい基本多値論理回路を構成することができないし、当然、これらの基本多値論理回路を応用した多値NAND回路、多値NOR回路についても同じ様な事が言える。その結果、これらの基本多値論理回路を1つでも用いた合成多値論理回路をそのまま土台にしてこれより多値数の大きい合成多値論理回路を構成することができないので、多値数Nの変更が極めて難しい。1から組み直す必要が有る。◆◆◆フージ代数の完全性それも完全◆◆◆●14新多値論理フージHooji代数における多値数Nに全く影響されない、1種類の多値論理回路による完全性、それも[完全]という独特な効果特徴について以下説明する。前述段落番号0087した多値数Nに関係無く成り立つ双対そうつい性等により多値NAND論理か多値NOR論理どちらか1種類の多値論理を[単独で]又は[複数個組み合わせることにより]その多値数Nに関係無くすべての多値論理関数を実現することができる完全性、それも[完全]という効果特徴がフージ代数に有る。よくわかるディジタル電子回路、p.9の14行目~p.10の1行目の完全系。著者:関根慶太郎、株オーム社が平成9年7月25日発行。論理回路入門、p.31の8完全系。著者:浜辺隆二、森北出版株が2001年9月28日発行。多値情報処理―ポストバイナリエレクトロニクス―、p.16~p.17の完全性、完全系、完全に関する記載内容。著者:樋口龍雄亀山充隆みちたか、昭晃堂しょうこうどうが1989年6月に発行。図12の合成多値論理回路に基づいて電子回路工学的に分かり易く、その完全性について以下説明する。◆なお、多値数N=1010進法で、各特定整数m=入力用特定整数=出力用特定整数と各電源線電位例:v0~v9、vC0~vC9、vC0≠v0、.........、vC9≠v9に関しては具体的に始めから各整数m=0、1、2、......、8、9を書き込んでいるが、それぞれの定義は前述段落番号0085前半の通りである。◆また、2値論理回路の場合と同様に多値NAND回路の全入力端子を接続して1つの入力端子にまとめたりあるいは多値NAND回路の1つの入力端子を残して他の入力端子すべてをそのNAND回路の入力用特定電位vm=その入力用特定整数mに対応する電源電位の電源線等に接続したりすれば、その多値NAND回路は多値NOT回路になる。★参考:特開2005-236985号図11の多値特定値NAND回路3入力。◆さらに、多値NAND回路の出力端子をそのNAND回路の入力用特定電位=出力用特定電位vm以外の電源電位vCm≠vmに抵抗等でプルアップ又はプルダウンし、その出力端子の後段に上記多値NOT回路を接続すれば、その多値NAND回路は多値AND回路になる。◆あるいは、2値論理回路の場合と同様に、多値NOR回路の全入力端子を接続して1つの入力端子にまとめたりあるいは多値NOR回路の1つの入力端子を残して他の入力端子すべてをそのNOR回路の入力用特定電位vm以外の電源電位vCm≠vmの電源線などに接続したりすれば、その多値NOR回路は多値NOT回路になる。★参考:特開2005-236985号図13の多値特定値NOR回路。◆それから、多値NOR回路の出力端子をそのNOR回路の入力用特定電位=出力用特定電位vm以外の電源電位vCm≠vmに抵抗でプルアップ又はプルダウンし、その出力端子の後段に上記多値NOT回路を接続すれば、その多値NOR回路は多値OR回路になる。◆しかも、前述図11と段落番号0087の通り新多値論理フージ代数の双対性という特徴により多値OR回路から多値AND回路などを構成したり、または、多値OR回路から多値AND回路などを構成したり、することができる。このため、多値NOR回路1種類から多値OR回路、多値AND回路、多値NOT回路、多値NAND回路を構成したり、多値NAND回路1種類から多値OR回路、多値AND回路、多値NOT回路、多値NOR回路を構成したり、することができる。その結果、前述段落番号0088の多値数Nに全く影響されない、特定整数mの変更の容易性という特徴も有って、新多値論理フージ代数に基づく多値NAND回路か多値NOR回路のどちらか1種類の基本多値論理回路だけで図12の合成多値論理回路を構成できることが分かる。そして、図12の合成多値論理回路は図13に示す多値論理関数fx、yの真理値表で表現されるすべての多値論理関数を実現具体化できる回路である。ただし、図13は分かり易く説明する為にかなり省略簡略化されている。図13に示すfx、yの真理値表はその数値パターンの書換えによって、つまり、各升ます目の数値を書き換えることによって、10進法2多値論理変数x、yの全多値論理関数全部で10の100乗種類有る。を表現することができる。なぜなら、1つの升ます目が取り得る数値は整数0~9の10通りで、しかも、升目の総数は全部で100個有るので、升目100個が取り得る数値パターンは全部で、10通り×10通り×............≪≪100個の10通り同士の積≫≫............×10通り×10通り=10の100乗種類になる、からである。そのうえ、図13に示すfx、yの真理値表において、その多値数Nと論理変数x、yの各論理変数範囲の変更によってN進法2論理変数の全多値論理関数を表現できる。例えばN=7の7進法で、6≧x≧0、6≧y≧0。この場合、図13中のx横方向の升目は全部で7つ、y縦方向の升目も全部で7つ、従って、升目の総数は49個になり、その数値パターンは全部で7の49乗種類になる。特開2007-035233号、その段落番号0030~0031に多値論理関数の種類数に関する説明。ところで、後述{段落番号[0100]中の◆ニ項。}する通り入力論理変数x、yの組合せは2入力の多値AND回路などで表現することができるし、入力論理変数x、y、zの組合せは3入力の多値AND回路などで表現することができるし、入力論理変数w、x、y、zの組合せは4入力の多値AND回路などで表現することができるし、入力論理変数v、w、x、y、zの組合せは5入力の多値AND回路などで表現することができるという具合に、その入力論理変数の個数に応じてその多値AND回路の入力数を増減させることによってその個数の増減に対応することができる。ただし、その入力論理変数の個数の増減に応じてその真理値表の書き方が変わり、これらに対応する真理値表の升目の総数も増減するが、それは多値数Nの増減に応じてその真理値表の升目の総数増減に対応するのと全く同じ様な対応の仕方で良い。そんな訳で、もし図12の合成多値論理回路が図13に示す論理関数fx、yの真理値表が表現する、N進法2論理変数x、yの全多値論理関数を実現具体化できることを証明できれば、その論理変数の個数に関係無く、新多値論理フージHooji代数の完全性、それも完全が証明されることになる。図12の合成多値論理回路はすべての、2論理変数の多値論理関数を実現できる回路の1構成例で、その大部分の構成手段は点線で示されていて、具体的に図示されていないが下記の様に有る。但し、NOTm=mは入力用特定整数=出力用特定整数=mの多値NOT回路を、ANDm=mは入力用特定整数=出力用特定整数=mの多値AND回路を、ORm=mは入力用特定整数=出力用特定整数=mの多値OR回路を、それぞれ意味し、図12中では各特定整数mに具体的な数値m=0、1、2、......、8、9を書き込んでいる。図12中、多値OR0=0回路と多値OR9=9回路の間にはふつう多値OR1=1回路~多値OR8=8回路の8回路が有り、多値AND0=0回路グループと多値AND9=9回路グループの間にはふつう多値AND1=1回路グループ~多値AND8=8回路グループの8回路グループが有る。各多値AND...=...回路グループには、そのグループに対応する多値NOT...=...回路が必要な数だけ接続されている。また、再度確認しておくと、多値ORm=m回路、多値ANDm=m回路および多値NOTm=m回路の各動作は次の通りである。◆多値ORm=m回路:複数個の入力数値のうち少なくとも1つが特定整数mのとき特定整数mを出力する一方、そうでないときその出力を開放する。◆多値ANDm=m回路:複数個の入力数値すべてが特定整数mのとき特定整数mを出力する一方、そうでないときその出力を開放する。◆多値NOTm=m回路:1つの入力数値が特定整数mのときその出力を開放する一方、そうでないとき特定整数mを出力する。■■回路と機能の大まかな説明■■図12中では各特定整数mに具体的な整数値m=0、1、2、......、8、9を書き込んでいるが、各回路の機能は以下の通りである。◆多値ORm=m回路グループ図面縦方向に広がるグループ。全部で10回路。は図13に示すfx、yの真理値表に記載された各整数m=0、1、......、8、9を出力する。ただし、多値ORm=m回路の個数と図13に示すfx、yの真理値表に記載されている整数の種類数は同じである。このため、もし、9種類の整数しか記載されていなければ、その記載されていない整数を除く、残り9個の整数に対応する9回路しかない。8種類なら8回路しかない。以下同様である。◆同じ多値OR-AND-NOT回路グループ図面横方向に広がるグループ。全部で10グループ。に属する多値ORm=m回路と多値ANDm=m回路の両mの値は同一である。ただし、当然の事ながら、このグループ数と多値ORm=m回路の総数は同じである。◆多値ANDm=m回路グループ図面縦方向に広がるグループ。は図13真理値表が示す各関係の通りにfx、yの各値とx、yの各値を結び付ける。このため、その論理変数の個数と各多値ANDm=m回路の入力端子の数は同じである。また、各多値OR-AND-NOT回路グループに属するANDm=m回路の個数は、図13に示すfx、yの真理値表においてその回路グループ固有の整数の値mを書き込んだ升目の数と同じである。◆多値NOTm=m回路グループ図面縦方向に広がるグループ。はx、yの各値を判別する。ただし、fx、yの値とxの値が同じm値の場合、多値ANDm=m回路が直接そのxの値を判別し、fx、yの値とyの値が同じm値の場合、多値ANDm=m回路が直接そのyの値を判別する。◆多値ANDm=m回路と多値ORm=m回路の各間に1つずつ接続されたプルアップ抵抗またはプルダウン抵抗は前者の出力信号を後者の入力信号とする為にマッチング整合させる。ただし、vC0≠v0、vC1≠v1、vC2≠v2、......、vC9≠v9である。◆多値NOTm=m回路と多値ANDm=m回路の各間に1つずつ接続されたプルアップ抵抗またはプルダウン抵抗は前者の出力信号を後者の入力信号とする為にマッチング整合させる。■■細部の各機能は次の通りである。■■◆1特定整数m=0に設定した多値OR-AND-NOT回路グループでは、多値OR0=0回路の入力部は図13に示すfx、yの真理値表においてfx、y=0を満足する場合すべてを網羅もうらする。このため、m=0が書き込まれた升目の総数=多値OR0=0回路の入力端子の総数=多値AND0=0回路の総数となる。なお、同じ多値OR-AND-NOT回路グループに属するORm=mとANDm=mの両mの値は同一である。また、もし、その真理値表にm=0が書き込まれた升目が全部で2個しか無ければ、多値OR0=0回路の入力端子数も2個である。もし、そのm=0が書き込まれた升目が全部で70個有れば、その入力端子数も70個である。◆2特定整数m=0に設定した各多値AND0=0回路はfx、y=0を満足する論理変数x、yの値の各組合せを網羅もうらする。すなわち、各多値AND0=0回路はm=0が書き込まれた升目のx値とy値の各組合せと1対1ずつ対応する。図13の真理値表では5,0と8,3の各組合せが図示されており、f5,0=0とf8,3=0である。従って、各多値ANDm=m回路はfx、y=mを満足する論理変数x、yの値の各組合せを網羅もうらする。◆3☆入力端子xに接続された各NOTm=m回路は論理変数x=m=0、1、2、......、8、9を判別し、☆入力端子yに接続された各NOTm=m回路は論理変数y=m=0、1、2、......、8、9を判別する。ただし、判別すべき論理変数xの値が多値ANDm=m回路のm値と同じ場合、NOTm=m回路を使わずに多値ANDm=m回路が論理変数x=mを直接判別する。例えば、fx、y=0を満足する論理変数xの値が0ならつまりf値=x値のとき、NOT0=0回路は必要無いので、☆入力端子xの電位信号はそのまま多値AND0=0回路に入力される。そして、fx、y=0を満足する論理変数yの値が0ならつまりf値=y値のとき、NOT0=0回路は必要無いので、☆入力端子yの電位信号はそのまま多値AND0=0回路に入力される為、両者は図12中の様に導線で直結される。→→f5,0=0のとき☆入力端子yは一番下の多値AND0=0回路の第2入力端子に直結される。→→同様にf7,9=9のとき入力端子yは一番下の多値AND9=9回路の第2入力端子に直結される。◆4特定整数m=0に設定した多値OR0=0回路と各多値AND0=0回路の間に1つずつ接続されたプルアップ又はダウン抵抗は入出力信号のマッチング整合を行う。その為に、電位vC0≠v0である。◆5特定整数m=0に設定した多値NOT...=...回路とプルアップ又はダウン抵抗の各組合せは☆入力端子x、yの各電位信号と各多値AND0=0回路の入力部をマッチング整合させる。◆6以下同様に、特定整数m=1~9それぞれに設定した各多値回路グループ=多値OR、ANDおよびNOTの各回路グループにおいても、それぞれが全く同様な機能を果たす。以上は10進法の場合であるが、N進法の場合なら升目の値=0に関しては既に説明が済んでいる為、ただ上記特定整数m=1~9が特定整数m=1~N-1通常の多値数値表現の場合又は特定値m=-N-1~-1、1~N-1符号対称表現の場合等に変わるだけである。以上の通り、図12の合成多値論理回路は図11に示すfx、yの真理値表が表現する、すべての多値論理関数を実現化具体化できるので、新多値論理フージ代数の完全性が証明される。しかも、論理定数入力回路を使わず、前述段落番号0093の通り1種類の基本多値論理回路だけでそのすべての多値論理関数を実現化具体化できるので、新多値論理フージ代数の完全が証明される。★★基本多値論理回路1種類だけによるフージ代数の完全★★多値情報処理―ポストバイナリエレクトロニクス―、p.16~p.17の完全性、完全系、完全に関する記載内容。著者:樋口龍雄亀山充隆みちたか、昭晃堂しょうこうどうが1989年6月に発行。■■図12に示す合成多値論理回路の構成個々の説明■■念の為ここから、図12に示す合成多値論理回路の構成個々について図13に示す簡略したfx、yの真理値表を用いて具体的に説明する。ただし、最大ファンイン、最大ファンアウト、電流容量、多値ハザードの問題は無視している。◆イ図13に示すfx、yの真理値表の各升ます目にはふつうfx、y=0~9という各具体的な整数値が記載されるが、その記載される各具体的な整数値を特定整数mとする各多値ORm=m回路を用意する。もし、そこに記載されていない具体的な整数が有れば、その記載されていない具体的な整数の多値ORm=m回路、各多値ANDm=m回路およびこの各多値ANDm=m回路の前段に接続される各多値NOT...=...回路は不要なので省略できる。◆ロ図13に示すfx、yの真理値表において、ある1つの升目の整数値、例えば整数m=0に設定したfx、y=0の升目を観ると全部で2つ有る図示を簡略している為、実際にはもっと多い場合が有る。ので、多値ORm=m回路において特定整数m=0に設定した多値OR0=0回路の入力端子数を同数の2個に設定する。◆ハ特定整数m=0に設定した多値OR0=0回路の入力端子数と同じ数だけ、多値ANDm=m回路において特定整数m=0に設定した多値AND0=0回路を用意する。そして、その多値OR0=0回路の前段にその多値AND0=0回路を1つずつ接続する。◆ニこのとき、各多値ANDm=m回路の入力端子数は論理変数x、yの個数2と同じ2であるが、論理変数がx、y、zの3個有ればその入力端子数は3になり、論理変数がw、x、y、zの4個有ればその入力端子数は4になり、論理変数がv、w、x、y、zの5個有ればその入力端子数は5になる。あとは各入力端子に多値NOTm=m回路を1つずつ接続する等するだけである。上記ニ項の通り各多値ANDm=m回路の入力端子数は2個である。◆ホ特定整数m=0に設定した各多値AND0=0回路の出力端子を電位v0このときm=0だからvm=v0。以外の電位vC0このときm=0だからvCm=vC0。にプルアップ又はプルダウンする。vC0≠v0vCm≠vm。なお、電位vCmはその特定整数m以外の整数に対応する電位又はいずれの整数にも対応しない独立した追加電位で、多値ORm=m回路が特定整数mと判別することが無い電位なら何でも良い電位である。◆ヘ図13において整数m=0に設定したfx、y=0を満足する論理変数x、yの値の各組合せ5、0、8、3を確認する。一般的には、fx、y=mを満足する論理変数x、yの値の各組合せを確認する。◆ト第1組5、0に対しては、☆入力端子xと第1の多値AND0=0回路ANDの特定整数m=0の第1入力端子の間に特定整数m=5=論理変数xの値とする多値NOT5=5回路を接続し、その多値NOT5=5回路の出力端子を電位v0ANDの特定整数m=0だからvm=v0にプルアップ又はダウンする。一方、☆入力端子yと第1の多値AND0=0回路このときm=0の第2入力端子の間の場合、論理変数yの値my=0で、そのAND回路の特定値m=0と同じ値0なので、☆入力端子yをそのまま第1の多値AND0=0回路の第2入力端子に直結する。もちろん、論理変数yの値my≠0なら、☆入力端子xの場合と同様に☆入力端子yその第2入力端子間に、その0と違う整数...を特定整数とする多値NOT...=...回路を接続する等する。また、論理変数xの値mx=0の場合が有るなら、上記の論理変数yの値my=0の場合と同様に☆入力端子xはそのまま第1の多値AND0=0回路の第1入力端子に直結する。◆チ第2組8、3に対しては、☆入力端子xと第2の多値AND0=0回路このときm=0の第1入力端子の間に特定整数m=8=論理変数xの値mxとする多値NOT8=8回路を接続し、その多値NOT8=8回路の出力端子を電位v0このときm=0だからvm=v0。にプルアップ又はダウンする。一方、☆入力端子yと第2の多値AND0=0回路このときm=0の第2入力端子の間に特定整数m=3=論理変数yの値myとする多値NOT3=3回路を接続し、その多値NOT3=3回路の出力端子を電位v0このときm=0だからvm=v0。にプルアップ又はダウンする。もちろん、論理変数xの値mx=0又は論理変数yの値my=0の場合が有るなら、上記◆ト項内の結線操作と同様に直結の結線操作をする。◆リもし、図13に示すfx、yの真理値表においてfx、y=0を満足する論理変数xとyの値mx、myの組合せが他にも有れば、その組合せの数だけ上記◆ト項または上記◆チ項の結線操作を繰り返す。◆ヌ同様に、図13に示すfx、yの真理値表中の★fx、y=1~9の整数についても、その整数値ごとにその整数値をm=0の代わりに特定整数mに設定して上記◆ロ~上記◆リ項の結線操作を繰り返す。◆ル以上は10進法の場合であるが、N進法の場合なら、ただ上記★fx、y=1~9がfx、y=1~N-1又はfx、y=-N-1~-1、1~N-1等に変わるだけである。以上で結線操作完了。それから、図12の合成多値論理回路において、各多値ORm=m回路と各多値ANDm=m回路を同時に多値NANDm=m回路で1つずつ置き換えた多値等価回路が可能である。もちろん、mの各整数値は図12中に示された各整数値に設定し、各入力端子数も図12中に示された各入力端子数に設定する。その等価回路になる理由は、図12中の各多値ORm=m回路を図11aの多値ORm=m回路の等価回路で1つずつ置き換え、その置換え後の多値ANDm=m回路とその後段に接続される多値NOTm=m回路の各直列回路を多値NANDm=m回路で1つずつ置き換えると、上記の多値等価回路になる、からである。さらに、前述段落番号[0093]の通り、図12中の各多値NOTm=m回路をその全入力端子を接続して入力端子1つにまとめた多値NANDm=m回路等で1つずつ置き換えれば、上記の多値等価回路すなわち図12の合成多値論理回路は多値NANDm=m回路だけで構成できることが分かる。しかも、前述段落番号[0094]中の通り論理変数x、yの各論理変数範囲の変更によってN進法2論理変数の全多値論理関数を表現できるし、前述{段落番号[0100]の◆ニ項}の通り論理変数の個数を変更することができる。そういう訳で、新多値論理フージHooji代数には多値数Nに全く影響されない、1種類の多値論理による完全性、それも[完全]という独特な効果特徴が有る。◆◆多値数Nに全く影響されない、基本多値論理回路1種類だけ◆◆◆◆による新多値論理フージHooji代数の完全◆◆◆◆◆完全回路の3次元のICLSI化など◆◆◆●15完全回路の3次元のプログラマブルロジックアレイ化、セミオーダー3次元ICLSI化などが可能なことについて説明する。図14の合成多値論理回路は図12の合成多値論理回路において、両論理変数x、yの多値数を10から3に変更し、3個の多値ORm=m回路m=0、1、2の代わりにワイヤードOR回路を用いて回路構成を簡単化し、標準化したものである。これにより、3次元のプログラマブルロジックアレイ化、セミオーダー3次元ICLSI化などが実現し易くなり、便利である。◆◆ワイヤードOR回路が成り立つ効用◆◆そして、図15は、図14中の関数fx、y=mzの真理値表図で、書き直すと以下の通りである。◆x=0、1、2◆y=0、1、2◆fx、y=mz、z=0、1、......、7、8f0、0=m0、f0、1=m1、f0、2=m2f1、0=m3、f1、1=m4、f1、2=m5f2、0=m6、f2、1=m7、f2、2=m8ただし、2≧m0、m1、m2、m3、m4、m5、m6、m7、m8≧0m0~m8の各整数値は0、1、2のいずれか1つである為、m0の値は3通り、m1の値は3通り、......、m8の値は3通り有るので、結局、これら全部で表現できる多値論理関数fx、yの種類=3通り×3通り×3通り×3通り×3通り×3通り×3通り×3通り×3通り=3の9乗種類=19,683種類有る。それから、図14では各多値NOTm=m回路の横に単なる導線が1つずつ画かれ、☆入力端子x、yそれぞれと各多値ANDmz=mz回路入力部の間が各多値NOTm=m回路を介して接続される場合と、直結される場合が有ることが各接続端子と各点線で示されている。図15において論理変数xの値mx0、1、2のうち、いずれか1つと多値論理関数fx、yの値mzが同じmx=mzとき、☆入力端子xはそのmzを特定整数とする多値ANDmz=mz回路の第1入力端子に直結される。一方、論理変数xの値mxと多値論理関数fx、yの値mzが異なるmx≠mzとき、☆入力端子xは図14の様に多値NOTmx=mx回路を介してそのmzを特定整数とする多値ANDmz=mz回路の第1入力端子に接続される。同様に、☆入力端子yと各多値ANDmz=mz回路の第2入力端子の接続についても、多値NOTmy=my回路を介して接続したり、あるいは、直結したりする。ただし、myは論理変数yの値で、0、1、2のうち、いずれか1つである。なお、m0~m8の各整数値を順々に0~8の各整数に設定すると、図14の合成多値論理回路は3値9値コード変換回路になる。もちろん、yがその3値表現の1桁目で、xがその3値表現の2桁目である。また、論理変数x、y及び多値論理関数fx、y3つそれぞれの多値数を自由に設定することができる。全多値数を同一に設定しても良いし、各多値数を互いに違う値に設定しても良い。さらに、それら3つの多値数Nが同一で4のとき、表現できる多値論理関数fx、yの種類は4の16乗種類≒4,294,968,000種類も有る。しかも、そのぼう大な種類の多値論理関数は図14の合成多値論理回路において多値[AND...=...]回路、2つの多値[NOT...=...]回路および2つの導線の組合せを9組から16組に増やし、多値数の1増加に伴う電源と電源線を1つずつ増やすだけで実現することができる。同様に、その同一多値数が5のとき表現できる多値論理関数fx、yの種類は5の25乗種類≒2.980233×10の17乗種類で、図14の合成多値論理回路において上記組合せをさらに16組から25組に増やす等するだけで良い。同じく、その同一多値数が10のとき表現できる多値論理関数fx、yの種類は10の100乗種類で、図14の合成多値論理回路において上記組合せをさらに25組から100組に増やす等するだけで良い。そんな訳で、少ない部品点数の割りには表現できる多値論理関数fx、yの種類はその同一多値数Nの増加と共に超爆発的に増えて行くことになる。★参考:特開2007-035233号の段落番号[0031~0033]。しかも、後述段落番号0107する通り論理変数x、論理変数y及び多値論理関数fx、yの各多値数が違っても構わない。同一である必要は無い。この様な超爆発的な増加等は、図14の合成多値論理回路などをプログラマブル3次元化ロジックアレイ、セミオーダー3次元化ICLSIなどで実用化する際に、極めて強力な武器効能になる。それから、図12の合成多値論理回路には非常に不便で、実用的でないという課題が有るが、多値ワイヤードOR回路を用いている図14の合成多値論理回路はその課題を解決することができる。◆例1:図13の真理値表において、その数値が例えば6である升目が全部で80個有り、6以外の数値0~5、7~9の升目が2、3個ずつ有る場合、多値OR6=6回路の総入力端子数だけ80個必要になる。他のそれは2、3個ずつである。◆例2:図13の真理値表において、0~9の各数値である升目の数が均一的にほぼ10個ずつの場合、各多値ORm=m回路の総入力端子数も均一的にほぼ10個ずつである。要するに、図13の真理値表の数値パターンによって、すなわち、同一数値の升目がいくつ有るかによって、各多値ORm=m回路の総入力端子数が変動してしまい、しかも、その書き込まれる数値が片寄ると、特定の多値ORm=m回路の総入力端子数だけ特に多くなってしまう。その結果、図13の真理値表で示される多値論理関数を合成多値論理回路として具体化、実現化する際に非常に不便で、実用的ではない。一方、図14の合成多値論理回路では多値ワイヤードOR回路を用いている為、図15の真理値表の数値パターンによってその入力端子数が変動する各多値ORm=m回路そのものが無いので、上述の課題は無く、図12の合成多値論理回路に比べて極めて実用的で、とても便利である。その回路構成が簡単になり、その部品点数が少なくなる。具体的な各多値回路として、例えば以下2例が有る。◆例1:図16に多値ANDm=m回路の1例を示し、図17に多値NOTm=m回路の1例を示す。図17の回路においてダイオード125は電源線Vmからトランジスタ128の内蔵ダイオードを経て電源線Vm-1へ電流が流れるのを阻止する為のものであるが、トランジスタ128のバックゲートを電源線Vm1又はこれより電位の高い電源線に接続するときは、ダイオード125、126を挿入接続する必要は無いし、抵抗127も不要である。★参照:特許文献3特開2005-236985号の図10と図9の各回路。◆例2:9個の本発明図8に示す実施例8の同期型AND回路と18個の本発明図1に示す実施例1の同期型NOT回路で図14の合成多値論理回路を同期型に変更し、その全同期型NOT回路とその全同期型AND回路の両ラッチングのタイミングをずらした同期型合成多値論理回路が可能である。当然の事ながら、この同期型合成多値論理回路は多値ハザードを除去することができる。しかも、本発明図1に示す実施例1においてトランジスタ41のゲート端子をQ端子からQバー端子に接続変更すれば、実施例1は同期型NOT回路から同期型EVEN回路=同期型EQUAL回路に変わるので、図14中において各NOT回路の隣りに示された各導線は必要無くなる。この場合も、全多値数Nの増加や互いに異なる各多値数Nへの変更を前述段落番号[0104]。と同様に行うことができる。◆◆◆互いに多値数が異なる論理変数等に対する対応性◆◆◆●16新多値論理フージHooji代数の複数の論理変数およびそれらの論理関数それぞれの多値数N≧2が互いに異なっていても対応できる柔軟な対応性という特徴について以下説明する。★参照:多値数N=2の場合については→段落番号[0108]の終わり多値論理回路システムによっては、多値数N≧2が互いに異なる複数の情報が入いり交まじった複合情報を取り扱う場合が有る。例えば、光の3原色青赤緑の多値数3、陽画と陰画の多値数2、他にも明るさの多段階という多値数、青赤緑の配合割合という多値数などである。この様な場合、互いに多値数N≧2の異なる多値論理回路を混在して組むことになるが、その多値数の大きい方の多値論理はその多値数の小さい方の多値論理を完全に包含し、前者が後者に対して互換性が有った方が良い。新多値論理フージHooji代数の場合、前述段落番号0091の通り前者は後者多値数N≧2を土台にして組み上げられているので、当然の事ながら前者は後者を包含し、後者に対して互換性が有る。また、前述した図12の合成多値論理回路では多値AND回路と多値OR回路の多値数N1≧2に対して、論理変数xの多値数N2≧2は常に同じである必要は無いし、論理変数yの多値数N3≧2も常に同じである必要は無い。N1≠N2又はN1≠N3の場合が有っても構わない。さらに、N2とN3も常に同じである必要は無い。N1≠N2又はN1≠N3又はN2≠N3の場合が有っても構わない。◆例1:段落番号[0104]中の3値9値コード変換回路。◆例2:図13の真理値表において論理変数xだけその変数範囲を例えば0~7にする場合は、図12中で☆入力端子xに接続された多値NOTm=m回路のうち、m=8、9となる多値NOT8=8回路と多値NOT9=9回路を取り外し、その取外しによって入力端子数が1つになった多値ANDm=m回路も取り外せば、その多値数の変更に対応できる。この場合、各多値AND8=8回路と各多値AND9=9回路のうち、その入力が直接☆入力端子xに接続された多値AND回路が有れば、その多値AND回路もそれに接続された多値NOT回路も不要なので、取り外すことができる。この例2のことは、当然のことながら、論理変数yについても同様に当てはまる。その結果、[複数の論理変数およびそれらの関数]それぞれの多値数N≧2が互いに異なっていても対応できる柔軟な対応性が新多値論理フージHooji代数に有る。一方、前述段落番号[0091]後半と段落番号[0090]後半。した従来のAND回路、OR回路、反転回路、リテラル回路およびサイクリング回路で構成される多値論理回路の場合、互いに多値数の異なる反転回路同士、リテラル回路同士およびサイクリング回路同士では包含が成り立たず、互換性が全く無いので、新多値論理フージ代数の様な柔軟な対応性が無い。★参考:非特許文献3のp.19~p.20。多値情報処理―ポストバイナリエレクトロニクス―、著者:樋口龍雄亀山充隆みちたか、昭晃堂しょうこうどうが1989年6月に発行。◆◆◆前段2値回路との良好な接続性◆◆◆●17新多値論理フージHooji代数の前段の2値回路との接続性が極めて良く、その間に特別なインターフェイスが必要無いという独特な効果特徴について以下説明する。新多値論理フージ代数に基づく各多値論理回路の場合、その判別手段が根本的に判別することは結局各判別内容に対して肯定か否定かを示す信号、肯定否定信号二者択一信号つまり各判別内容に対してYesかNoかを示す信号、YesNo信号二者択一信号、2値信号みたいなものなので、基本的にその前段2値回路の出力信号との相性あいしょうがとても良い。従って、あとは以下の通りその前段2値回路の出力部とそれら多値論理回路の入力部をマッチング整合させるだけである。◆aその前段2値回路がHレベルとLレベルの2つを出力する場合:その多値論理回路が肯定と判別する入力判別範囲内にその2値回路のHレベル、Lレベルのうち一方の出力レベル範囲がすっぽり入はいり、その多値論理回路が否定と判別する入力判別範囲内にその他方の出力レベル範囲がすっぽり入る様にマッチング整合させれば良い。◆bその前段2値回路の出力部がオープンコレクタ又はオープンドレイン等の場合:図11、図12、図14の各回路中の各多値NOT...=...回路の様にそれら多値論理回路の出力端子にプルアップ抵抗手段またはプルダウン抵抗手段を接続し、その2値回路が出力するHレベル、Lレベルの各出力レベル範囲内について上記◆a項と同様にマッチング整合させれば良い。なお、◆a項、◆b項どちらの場合も、H、L両レベルが対応する両電源電位は多値回路の最低電位~最高電位のうち、いずれか2つの電源電位なら何でも良い。例えば10進法なら、その両電源電位はv0とv1、v4とv5、v8とv9、v5とv7、v3とv8、v0とv9、v0未満とv9を超えた電位どちらの電位も数値と対応しない電位。など。と言うことは、逆に図11、図12、図14の各回路中の各多値NOT...=...回路は2値回路でも良いことを裏付ける。つまり、各多値ANDmz=mz回路の前段は2値回路でも良いことを裏付ける。→→段落番号[0107]最初。従って、前段の2値回路との接続性が極めて良く、その間に特別なインターフェイスが必要無いという独特な効果特徴が新多値論理フージ代数に有ることが分かる。◆◆◆後段2値回路との良好な接続性◆◆◆●18新多値論理フージHooji代数の後段の2値回路との接続性が極めて良く、その間に特別なインターフェイスが必要無いという独特な効果特徴について以下説明する。実際の2具体例として以下のものが有る。◆例1:特開2006-190239号図5の回路中の各AND多値回路とその後段の各2値回路。◆例2:特開2007-035233号図11~12両図に示す回路中の図11に示す各多値NOT回路とその後段の図12に示す各2値NOR回路。一方、多値論理分野ではよく知られた従来のウカシェヴィッチ型多値論理回路の場合、前段でも後段でも2値回路との接続性が悪く、その間に特別なインターフェイス2値多値コード変換手段と多値2値コード変換手段が必要である。★参考:非特許文献3のp.13の図1.2。多値情報処理―ポストバイナリエレクトロニクス―、著者:樋口龍雄亀山充隆みちたか、昭晃堂しょうこうどうが1989年6月に発行。"