"半導体基板を加熱することにより、前記半導体基板の基板温度を200から500°Cの間の所望の温度に維持すると同時に、前記半導体基板に導電性不純物をイオン注入法もしくはプラズマドーピング法を用いてドーピングし、ドーピングした前記導電性不純物を活性化させるための活性化処理を行う、ことを特徴とする半導体装置の製造方法。半導体基板を加熱することにより、前記半導体基板の基板温度を所望の温度に維持すると同時に、前記半導体基板に導電性不純物をドーピングし、ドーピングした前記導電性不純物を活性化させるための活性化処理を行う、ことを特徴とする半導体装置の製造方法。前記所望の温度は200から500°Cの間である、ことを特徴とする請求項2に記載の半導体装置の製造方法。前記導電性不純物のドーピングは、イオン注入法もしくはプラズマドーピングで行うことを特徴とする請求項2又は3に記載の半導体装置の製造方法。半導体基板にマイクロ波を照射すると同時に、前記半導体基板に導電性不純物をイオン注入法もしくはプラズマドーピング法を用いてドーピングし、ドーピングした前記導電性不純物を活性化させるための活性化処理を行う、ことを特徴とする半導体装置の製造方法。前記導電性不純物をドーピングする前に、フッ素、炭素、窒素のうちの少なくとも1つを含むような不純物をドーピングすることを特徴とする請求項1から5のいずれか1つに記載の半導体装置の製造方法。前記活性化処理は、熱処理又はマイクロ波処理であることを特徴とする請求項1から6のいずれか1つに記載の半導体装置の製造方法。プラズマドーピング法を用いて、半導体基板に導電性不純物をドーピングするための半導体装置の製造装置であって、チャンバーと、前記半導体基板を設置する基板ステージと、前記チャンバー内に前記導電性不純物を含むガスを導入するための不純物ガス導入部と、プラズマを発生させるための放電部とを備え、前記基板ステージは、前記半導体基板を加熱するための加熱装置と、前記半導体基板にバイアスを印加するバイアス機構と、を有することを特徴とする半導体装置の製造装置。プラズマドーピング法を用いて、半導体基板に導電性不純物をドーピングするための半導体装置の製造装置であって、チャンバーと、前記半導体基板を設置する基板ステージと、前記チャンバー内に前記導電性不純物を含むガスを導入するための不純物ガス導入部と、プラズマを発生させるための放電部と、前記チャンバー内にマイクロ波を導入するための複数のマイクロ波導入管と、を備え、前記基板ステージは、前記半導体基板にバイアスを印加するバイアス機構を有することを特徴とする半導体装置の製造装置。本発明は、ドーピングした導電性不純物により生成される結晶欠陥の密度を低減し、半導体装置の歩留まり率が向上するような半導体装置の製造方法を提供することである。本発明の実施形態によれば、半導体装置の製造方法は、半導体基板を加熱することにより、前記半導体基板の基板温度を200から500°Cの間の所望の温度に維持すると同時に、前記半導体基板に導電性不純物をイオン注入法もしくはプラズマドーピング法を用いてドーピングし、ドーピングした前記導電性不純物を活性化させるための活性化処理を行う。以下、図面を参照して、実施形態を説明する。なお、全図面にわたり共通する部分には、共通する符号を付すものとし、重複する説明は省略する。また、図面は発明の説明とその理解を促すための模式図であり、その形状や寸法、比などは実際の装置とは異なる個所もあるが、これらは以下の説明と公知の技術を参酌して適宜、設計変更することができる。ただし、本発明はこの実施形態に限定されるものではない。第1の実施形態本実施形態にかかる半導体装置の製造方法を、図1を用いて説明する。図1は、第1の実施形態にかかる半導体装置の製造工程を示す要部断面図である。ここでは、不揮発性半導体記憶装置の2層ゲート電極型トランジスタの製造方法を一例として説明するが、本発明はこれに限定されるものではなく、他の構造を有するトランジスタの製造方法にも適用することができる。なお、この2層ゲート電極型トランジスタは、半導体記憶装置を構成するセルトランジスタである。まず、図1aに示されるような半導体層半導体基板11を準備する。この半導体層11は例えばシリコンからなり、さらに形成するトランジスタの導電型に合わせてp型またはn型の導電性を有することができる。また、半導体層11上に、CVDChemicalVaporDeposition法等を用いて層間絶縁膜17を形成する。この層間絶縁膜17は、例えばシリコン酸化膜を用いて形成することができる。さらに、この半導体層11上に、トンネル絶縁膜不図示、第1のポリシリコン膜電荷蓄積膜/浮遊ゲート不図示、IPDInterPolyDielectric電極間絶縁膜膜不図示及び第2のポリシリコン膜制御ゲート電極不図示を順次積層し、これらの膜からなる所望の形状を持つゲート構造を形成するように、これらの膜に対してRIEReactiveIonEtching等を用いて加工する。詳細には、トンネル絶縁膜は、例えば、酸化シリコン、ハフニウム系酸化膜例えばHfO2又はシリコン酸窒化膜例えばHfSiON等からなる。トンネル絶縁膜が酸化シリコンである場合には、熱酸化法等により形成することができる。また、第1のポリシリコン膜及び第2のポリシリコン膜は、例えば、シラン又はジシランを用いて、CVD法等により形成することができる。さらに、IPD膜は、例えばONOOxideNitrideOxide膜からなる。このONO膜とは、シリコン酸化膜と、このシリコン酸化膜上に形成されたシリコン窒化膜と、このシリコン窒化膜上に形成されたシリコン酸化膜とからなる積層構造の膜である。このONO膜を構成するシリコン酸化膜は熱酸化法等により形成することができ、シリコン窒化膜はCVD法等により形成することができる。そして、図1bに示すように、半導体層11の上面12近傍に、半導体層11がp型であれば、例えばAs、P、Sbといったn型の導電性不純物16を注入し、半導体層11がn型であれば例えばB、BF2といったp型の導電性不純物16を注入することにより、不純物注入層19を形成する。詳細には、半導体層11の基板温度が200から500°Cになるように、好ましくは300°Cになるように、タングステンハロゲンランプ、もしくは、キセノンまたはアルゴンのアークランプを用いて、半導体層11の上面12側から加熱する加熱処理。なお、ホットプレートを用いて半導体基板11の裏面13側から加熱しても良い。さらに、所望の温度に到達した後も加熱を続け、上記の基板温度を維持しながら、上記の導電性不純物16を、例えば、加速エネルギーが1keVから60keV、注入量が1E15から1E16cm-2である条件で、半導体層11の上面12近傍にイオン注入する。なお、形成される不純物注入層19の導電性不純物16の濃度は、例えば1E20から1E21cm-3の範囲となる。このように、加熱を行いつつイオン注入を行うことにより、半導体層11中に注入した導電性不純物16により生成した結晶欠陥をすぐに回復することができる。すなわち、注入された導電性不純物16はイオン注入直後においてもある程度のエネルギーを有しており、そのエネルギーに加熱されることにより得たエネルギーが加わることにより、加熱温度が低い場合であっても結晶欠陥を十分に回復することができる。従って、図1cに示すように欠陥が連続して存在することのない不純物注入層19が形成される。なお、本実施形態におけるイオン注入の際の基板温度の詳細については、後で説明する。次に、図1dに示すように、半導体層11の基板温度が900°Cから950°Cになるようにタングステンハロゲンランプ、キセノン又はアルゴンアークランプ、電磁波、もしくは、ホットプレートを用いて、半導体層11を10分以下の時間で加熱する熱処理加熱処理を行って、不純物注入層19中の導電性不純物16を活性化させ、不純物拡散層20を形成する。この際、不活性ガス雰囲気中、または、酸素を10以下の割合で含むような雰囲気中で行うことができる。なお、イオン注入等における半導体層11の基板温度は、半導体層11の裏面13側からグラスファイバーを介してパイロメーターを用いて計測する。詳細には、半導体層11の裏面13の中心部、または、その中心から例えば30mm以内の領域の温度を計測する。また、プロセス制御のために、正確な温度測定が必要な場合には、半導体層11の裏面13の中心部、外周部、及び、それらの中間部というように、複数の領域の測定を行う。その後、周知の工程を経て、所望の半導体装置を得る。第1の実施形態によれば、加熱を行いながらイオン注入することにより、イオン注入により生成された結晶欠陥を回復させることができることから、大幅に結晶欠陥を低減することができる。詳細には、本発明者がこれまで検討していた半導体装置の製造方法においては、加熱を行うことなく、半導体層11中にイオン注入法を用いて導電性不純物16を注入していたが、短時間に導電性不純物16が注入されるために、注入された導電性不純物16が不純物注入層19中で格子間原子と原子空乏とを連続的に形成し、不純物注入層19の一部又は全体をアモルファス化してしまう。一度、アモルファス化された微細なパターンを有する原子からなる不純物注入層19は高密度な結晶欠陥を有し、この後に、例えば900から950°Cといった高い温度のRTARapidThermalAnnealing等を行ったとしても、この高密度の結晶欠陥を完全に回復することは難しく、従って、不純物拡散層20中に高密度の積層欠陥が残存する可能性が高い。このように高密度に積層欠陥が存在する領域においては、注入した導電性不純物16のほとんどを電気的に活性化させることは難しく、電気的に活性化された導電性不純物16は、注入した濃度に比べて低い濃度でしか得ることができない可能性がある。また、一度電気的に活性化した導電性不純物16であっても、その後に行われる工程において結晶欠陥につかまり、電気的に不活性化するという問題が生じる場合がある。さらに、形成した半導体装置において、転位欠陥等の結晶欠陥に起因するリーク電流等が発生することもある。また、注入された導電性不純物16が不純物注入層19中の原子空孔と構成原子の隙間とに入り込み、不純物注入層19の体積を膨張させ、アモルファス化させることもある。このような場合においても、この後のRTA等によりこの高密度の結晶欠陥を完全に回復することは難しく、従って、不純物拡散層20中に高密度の積層欠陥が残存し、高密度の活性化された導電性不純物16を得ることは難しい。しかしながら、本実施形態においては、加熱を行いながらイオン注入することにより、注入により形成される結晶欠陥を回復させることができるため、大幅に結晶欠陥結晶欠陥密度を低減することができる。従って、高濃度の活性化された導電性不純物16を得ることができ、さらに、転位欠陥等の結晶欠陥に起因するリーク電流等の発生を避けることができる。ひいては、半導体装置の製造において、歩留まりを向上させることができる。第2の実施形態第2の実施形態は、イオン注入する際に加熱処理ではなくマイクロ波処理マイクロ波照射を行うという点で第1の実施形態と異なっている。本実施形態にかかる半導体装置の製造方法を、図2を用いて説明する。この図2は、第2の実施形態にかかる半導体装置の製造工程を示す要部断面図である。なお、以下の本実施形態の説明において、第1の実施形態と同じ構成および機能を有する部分は、第1の実施形態と同じ符号を付し、その説明は省略するものとする。まず、第1の実施形態における図1aまでの工程を行う。次に、図2aに示すように、第1の実施形態と同様に、イオン注入法を用いて、As、P、B、BF2等の導電性不純物16を、例えば加速エネルギーが1keVから60keV、注入量が1E15から1E16cm-2であるような条件で、半導体層11の上面12近傍に注入して不純物注入層19を形成する。その際、2.45GHz以上、望ましくは5.80GHzから30GHzまでのマイクロ波14を半導体層11の上面12側から照射する。このようにマイクロ波14を照射している間、半導体層11の基板温度は200から500°Cに維持される。なお、5.80GHzを中心とする周波数帯は、ISMバンドに指定されているため比較的実施が容易である。また、使用するマイクロ波のパワー密度は、1cm2当たり50Wから1500Wになるように設定することが望ましく、さらに、チャンバー内での異常放電を防ぐために、チャンバー内の圧力を1気圧に近づけることが好ましい。このように、マイクロ波14を照射しつつ導電性不純物16をイオン注入することによって、イオン注入により生じた結晶欠陥を回復しながらイオン注入を行うことができる。これによって図2bに示すように欠陥が連続して存在することのない不純物注入層19が形成される。そして、2.45GHz以上、望ましくは5.80GHzから30GHzまでのマイクロ波14を、半導体層11の上面12側から半導体層11に照射して、注入した導電性不純物16を活性化し、図2cに示されるような、不純物拡散層20を形成する。この際、マイクロ波14のパワー密度は、1cm2当たり50Wから1500Wになるように設定することが望ましく、照射時間は3分以内であることが望ましい。続いて、周知の工程を経て、所望の半導体装置を得る。第2の実施形態によれば、マイクロ波14を照射しつつ導電性不純物16を注入することにより、導電性不純物16を注入することにより生じた結晶欠陥をマイクロ波照射の効果により効率よく回復することが可能となり、結晶欠陥が少ない不純物注入層19を形成することができる。また、マイクロ波14は赤外線と比べて波長が長く、結晶内部への浸透性が高いことから、マイクロ波14は必要な箇所に効率よく到達することができ、従って、半導体装置が熱ダメージを受けやすい金属層や金属酸化物層を有していた場合、これらの層にダメージを与えることを避けることができ、所望のデバイス性能を得ることができる。ひいては、半導体装置の製造において、歩留まりを向上させることができる。さらに、導電性不純物16を注入する際にマイクロ波を照射するだけでなく、注入した導電性不純物16を活性化させて不純物拡散層20を形成する際にもマイクロ波を照射することにより、より効率よく導電性不純物16を活性化することができる。また、熱ダメージを受けやすい金属層や金属酸化物層を半導体装置が有していた場合、これらの層にダメージを与えることをより避けることができ、よって所望のデバイス性能を得ることができ、ひいては、半導体装置の製造において、歩留まりをさらに向上させることができる。すなわち、本実施形態はマイクロ波14の特性を利用したものである。以下にそのマイクロ波14の特性について説明する。マイクロ波14は、一般には、300MHzから300GHzの周波数を持つ電磁波のことを指し、従って、マイクロ波14においては、波の進行方向に対して互いに垂直になるように電場と磁場とが存在する。そして、この電場と磁場とは、波が最大振幅になるところでは最大になり、波の振幅がゼロとなる瞬間にゼロとなる。ここでは、半導体層11は例えばシリコン結晶からなるものして説明を進めていくが、このシリコン結晶中に、不純物があったり、結晶欠陥原子空孔、格子間原子、未結合原子があったりすると、シリコン結晶中に電荷電子分布が生じることとなる。特に不純物があると不純物原子とシリコン原子とでは電気陰性度が異なるので、電子を引き付けやすい原子の方に電子が偏り負に帯電、反対に他方の原子は電子が不足した状態正に帯電となる。このようにしてシリコン結晶中に電気双極子が形成される。そして、このようなシリコン結晶にマイクロ波14が照射されると、この電気双極子が、マイクロ波14の電場に応じて振動することとなる。さらに、RTARapidThermalAnnealingや炉アニール等の加熱処理で用いられる赤外線と比較しつつ、マイクロ波14の特性をさらに説明する。赤外線は、その波長が例えば10μmと短く、周波数に換算すると30THzと高い周波数のため、シリコン結晶に対して赤外線を照射すると、シリコンの結晶中では、隣り合うシリコン原子間の結合の伸縮振動が生じ、シリコン原子間の結合のねじれ振動回転振動は生じにくい。このような伸縮振動では、シリコン原子の位置が大きく動かないために、シリコン原子間の結合の組み換えが起こりにくい。一方、マイクロ波14をシリコン結晶に対して照射した場合には、シリコン原子間の4本あるsp3混成軌道の結合がねじれるように振動するために、効率よくシリコン原子間の結合の組み換えが起こることとなり、結晶欠陥を回復することができる。また、マイクロ波14は、赤外線と比べて波長が長く、シリコン結晶内部への浸透性が高い。従って、マイクロ波14は、必要な箇所に効率よく到達することとなる。しかしながら、マイクロ波14であっても、家庭用の電子レンジの周波数である2.45GHzでは周波数が低すぎて、シリコン原子間の結合のねじれ振動を効率よく起こすことは難しい。一方、周波数が30GHzを超えるとシリコン原子間の結合のねじれ振動が追随できなくなり始める。従って、これらの周波数の中間領域、例えば、周波数を5.80GHzとすると、シリコン原子間の結合のねじれ振動が効率よく生じ、効率よくシリコン原子の組み換えが起こりやすくなる。このように、マイクロ波処理は、効率良くシリコン原子間の結合のねじれ振動を起こすことができるという点で熱処理とは異なる処理であり、原子の位置の変化、すなわち結合の組み換えも起こりやすいため、結晶欠陥の回復を効率よく行うことができる。なお、本実施形態においては、マイクロ波14を照射しながら導電性不純物16をイオン注入する前に、電気陰性度が、半導体層11を主に構成する原子とは1以上異なる例えばF、C、N等の不純物を注入することが好ましい。以下、半導体層11は例えばシリコン結晶からなるものとして説明を進めていくが、半導体層11を構成するシリコン原子と電気陰性度が1以上異なるF、C、N等の不純物を注入することにより、不純物注入層19中の電子分布に局所的な偏りができるため、マイクロ波照射によるシリコンのダイヤモンド格子の回転振動またはねじれ振動が効率よく起こり、イオン注入により生じた結晶欠陥をより効果的に回復することが可能となり、ひいては結晶欠陥が少ない不純物拡散層20を形成することができる。この際、F、C、N等の不純物の濃度は、As、P、B等の導電性不純物の濃度1E20から1E21cm-3の範囲に対して1/3以下となるようにして、イオン注入又はプラズマドーピングを用いて不純物注入層19にドーピングすることが好ましい。第3の実施形態第3の実施形態は、注入した導電性不純物16を活性化させて不純物拡散層20を形成する際に、マイクロ波照射の代わりに加熱処理を行う点で、第2の実施形態と異なっている。本実施形態にかかる半導体装置の製造方法を、図3を用いて説明する。この図3は、第3の実施形態にかかる半導体装置の製造工程を示す要部断面図である。なお、以下の本実施形態の説明において、第1及び第2の実施形態と同じ構成および機能を有する部分は、第1及び第2の実施形態と同じ符号を付し、その説明は省略するものとする。まず、第2の実施形態と同様に、第1の実施形態における図1aまでの工程を行い、さらに第2の実施形態における図2a及び図2bで示される工程を行う。次に、第1の実施形態と同様に、図3に示すように、半導体層11の基板温度が900°Cから950°Cになるようにタングステンハロゲンランプ等を用いて、半導体層11を3分以内の時間で加熱する熱処理加熱処理を行って、不純物注入層19中の導電性不純物16を活性化させ、不純物拡散層20を形成する。この際、不活性ガス雰囲気中、または、酸素を10以下の割合で含むような雰囲気中で行うことができる。続いて、周知の工程を経て、所望の半導体装置を得る。第3の実施形態によれば、注入した導電性不純物16を活性化させて不純物拡散層20を形成する際に加熱処理を用いても、第2の実施形態と同様に、マイクロ波14を照射しつつ導電性不純物をドーピングすることにより、導電性不純物をドーピングすることにより生じた結晶欠陥をマイクロ波照射の効果により効率よく修復することが可能となり、結晶欠陥が少ない不純物ドープ層15を形成することができる。第4の実施形態第4の実施形態は、導電性不純物のイオン注入の代わりに、プラズマドーピングを用いて、As、P、Sb、B等の導電性不純物を半導体層11にドーピングする点で、第2の実施形態と異なっている。本実施形態にかかる半導体装置の製造方法を、図4を用いて説明する。この図4は、第4の実施形態にかかる半導体装置の製造工程を示す要部断面図である。なお、以下の本実施形態の説明において、第1から第3の実施形態と同じ構成および機能を有する部分は、第1から第3の実施形態と同じ符号を付し、その説明は省略するものとする。まず、第1の実施形態における図1aまでの工程を行う。次に、図4aに示すように、プラズマドーピング法による導電性不純物不図示のドーピングを行う。詳細には、例えば導電性不純物を1E15から1E16cm-2の注入量でドーピングしようとする場合、As、P、Sb、B、Ge等の導電性不純物を含む水素化ガス又はフッ化ガスを用いて、例えば加速エネルギーが1keVから10keVであるような条件の下で、プラズマドーピングを行う。この際、第2の実施形態と同様に、2.45GHz以上、望ましくは5.8GHzから30GHzまでのマイクロ波14を半導体層11の上面12側から照射する。これによって図4bに示すように欠陥が連続して存在することのない不純物ドーピング層15が形成される。また、このように、プラズマドーピング法を用いて導電性不純物をドーピングすることにより、短時間で、高濃度、且つ、高範囲に導電性不純物をドーピングすることができ、さらに、ドーピングの際の個々の導電性不純物の持つエネルギーが低いことから、ドーピングの際の結晶欠陥の生成をより低減することができる。そして、第2の実施形態と同様に、2.45GHz以上、望ましくは5.8GHzから30GHzまでのマイクロ波14を照射して、不純物ドーピング層15中の導電性不純物を活性化し、図4cに示されるような不純物拡散層20を形成する。続いて、周知の工程を経て、所望の半導体装置を得る。第4の実施形態によれば、第2の実施形態と同様に、マイクロ波14を照射しつつ導電性不純物をドーピングすることにより、導電性不純物をドーピングすることにより生じた結晶欠陥をマイクロ波照射の効果により効率よく修復することが可能となり、結晶欠陥が少ない不純物ドープ層15を形成することができる。また、本実施形態によれば、プラズマドーピング法を用いて導電性不純物をドーピングすることにより、短時間で、高濃度、且つ、高範囲に不純物をドーピングすることができ、さらに、ドーピングの際の個々の導電性不純物の持つエネルギーが低いことから、ドーピングの際の結晶欠陥の生成をより低減することができる。ひいては、半導体装置の製造において、歩留まりを向上させることができる。導電性不純物をドーピングする際にマイクロ波を照射するだけでなく、ドーピングした導電性不純物を活性化させて不純物拡散層20を形成する際にもマイクロ波を照射することにより、より効率よく導電性不純物を活性化することができる。また、熱ダメージを受けやすい金属層や金属酸化物層を半導体装置が有していた場合、これらの層にダメージを与えることをより避けることができ、よって所望のデバイス性能を得ることができ、ひいては、半導体装置の製造において、歩留まりをさらに向上させることができる。なお、本実施形態においても、第2の実施形態と同様に、マイクロ波14を照射しながら導電性不純物をドーピングする前に、電気陰性度が、半導体層11を主に構成するシリコン原子とは1以上異なるF、C、N等の不純物を注入しても良く、このようなF、C、N等の不純物を注入することにより、マイクロ波照射による結晶欠陥の回復をより効果的に行うことができる。また、本実施形態においても、第1の実施形態と同様に、プラズマドーピング法により導電性不純物をドーピングする際に加熱しても良く、さらに、加熱して不純物ドーピング層15中の導電性不純物を活性化し不純物拡散層20を形成しても良い。第5の実施形態本実施形態では、半導体装置としてのCMOSComplementaryMetalOxideSemiconductorトランジスタの製造方法について、図5を用いて説明する。図5は、第5の実施形態に係る半導体装置の製造工程を示す要部断面図であり、これらの図に示すnMOS領域4aにn型トランジスタ、pMOS領域4bにp型トランジスタを形成する場合を一例として説明するが、本発明はこれに限定されるものではなく、他のトランジスタの製造方法にも適用することができる。なお、以下の本実施形態の説明において、これまで説明してきた実施形態と同様である箇所については、その詳細な説明は省略するものとする。まず、図5aに示すように、加速エネルギーが例えば10から30KeVである条件で、注入量が2E15cm-2程度のBボロンをドープしたシリコンを主成分とするp型基板41上に半導体層としてのp型ウェル42とn型ウェル43と、および素子分離絶縁膜44を形成した後、ゲート絶縁膜45を形成する。詳細には、p型ウェル42はnMOS領域4aに形成され、n型ウェル43はpMOS領域4bに形成される。素子分離絶縁膜44は、例えばCVD法等により、p型ウェル42とn型ウェル43との境界に形成される。素子分離絶縁膜44は例えばシリコン酸化膜を用いて形成することができる。ゲート絶縁膜45は、p型ウェル42およびn型ウェル43上に5nm以下の膜厚を有するものとして形成される。ゲート絶縁膜45は、例えば、SiOxNyまたはHf、Zr、La、Al、Tiなどの金属酸化物または金属シリケートを用いて形成することができる。次に、図5bに示すように、CVD法等によりゲート電極46を形成する。このゲート電極46は、例えば、p型またはn型導電性不純物を1E20cm-3以上注入した多結晶シリコン膜または金属シリサイド、金属窒化物、金属炭化物のいずれかの導電体膜、もしくは、導電体膜の上に多結晶シリコン膜または金属膜を積層させたものを用いることができる。なお、この後の工程において、ソースドレイン領域を形成するために不純物注入層に注入する導電性不純物をゲート電極46に注入したくない場合には、ゲート電極46の直上に金属窒化物膜または金属窒化物膜とシリコン膜との積層を形成しても良い。そして、図5cに示すように、イオン注入法等により、nMOS領域4aとpMOS領域4bとに、As、P、B等の導電性不純物を注入して、浅い不純物注入層47及び48を形成する。この際、これまで説明した第1の実施形態と同様に加熱を行いながら導電性不純物を注入する。詳細には、pMOS領域4bにn型の導電性不純物が注入されないように、pMOS領域4bをマスクする。この際、フォトレジストよりも耐熱性のある50nm以下の厚みのカーボン膜かシリコン窒化膜でマスクすることが望ましい。そして、イオン注入法等により、nMOS領域4aにP等の導電性不純物を例えば1E14cm-2から2E15cm-2の注入量で注入して不純物注入層47を形成する。この際、p型基板41の基板温度が200から500°Cになるように、タングステンハロゲンランプ等を用いて加熱を行う。続いて、マスクを除去した後、次にnMOS領域4aを同様にマスクし、イオン注入法等によりpMOS領域4bにB等の導電性不純物を例えば1E14cm-2から2E15cm-2の注入量で注入して、浅い不純物注入層48を形成する。この際にも、上記の浅い不純物注入層47の形成と同様に、p型基板41の基板温度が200から500°Cになるように加熱を行う。なお、上記の導電性不純物の注入は、例えば深さが20nm以下の不純物注入層47及び48を形成したい場合には、イオン注入のかわりに、プラズマドーピング法を用いて行うことが好ましい。次に、図5dに示すように、第2の実施形態と同様に、2.45GHz以上、望ましくは5.8GHzから30GHzまでのマイクロ波57を照射して、注入した導電性不純物を活性化させ、浅い不純物拡散層53及び54を形成する。さらに、図5eに示すように、ゲート電極46の側面にシリコン酸化膜49およびシリコン窒化膜50を形成する。詳細には、CVD法等により、nMOS領域4aおよびpMOS領域4b上にシリコン酸化膜を形成し、RIE法等により、素子分離絶縁膜44の上面と、浅い不純物拡散層53及び54の上面の一部とを露出させる。続いて、CVD法等により、nMOS領域4aおよびpMOS領域4b上にシリコン窒化膜を形成し、RIE法等により、素子分離絶縁膜44の上面と、浅い不純物拡散層53及び54の上面一部とを露出させることにより、ゲート電極46の側面に、シリコン酸化膜49およびシリコン窒化膜50の積層構造を有する側壁が形成される。そして、図5fに示すように、イオン注入法等により、nMOS領域4a及びpMOS領域4bに、As、P、B等の導電性不純物を注入して、深い不純物注入層51及び52を形成する。この際、先に説明した浅い不純物注入層47及び48の形成と同様に、加熱を行いながら導電性不純物を注入する。詳細には、pMOS領域4bをマスクした後、イオン注入法等により、nMOS領域4aにP等の導電性不純物を例えば2E15cm-2から5E15cm-2の注入量で注入して、p型ウェル42の上面に対して、浅い不純物拡散層53よりも深くまで広がる深い不純物注入層51を形成する。この際、第1の実施形態と同様に、p型基板41の基板温度が200から500°Cになるように、タングステンハロゲンランプ等を用いて加熱を行う。続いて、マスクを除去した後、nMOS領域4aをマスクし、イオン注入法等により、pMOS領域4bにB等の導電性不純物を注入して、n型ウェル43の上面に対して、浅い不純物拡散層54よりも深くまで広がる深い不純物注入層52を形成する。この際にも、上記の深い不純物注入層51を形成と同様に加熱を行う。なお、上記の導電性不純物の注入は、例えば深さが20nm以下の深い不純物注入層51及び52を形成したい場合には、プラズマドーピング法を用いて行うことが好ましい。なお、先程と同様に、マスクとしては、フォトレジストよりも耐熱性のある100nm以下の厚みのカーボン膜かシリコン窒化膜を用いることが望ましい。次に、図5gに示すように、第2の実施形態と同様に、2.45GHz以上、望ましくは5.8GHzから30GHzまでのマイクロ波57を照射して、注入した導電性不純物を活性化させ、深い不純物拡散層55及び56を形成する。上記説明においては、導電性不純物を活性化させるためのマイクロ波57の照射を2回行っているが、導電性不純物の注入量が少ない場合には1回目のマイクロ波照射を省略しても良い。続いて、周知の工程を経て所望のトランジスタを得る。第5の実施形態によれば、加熱を行いながらイオン注入することにより、イオン注入により生成された結晶欠陥を回復させることができることから、大幅に結晶欠陥を低減することができる。ひいては、半導体装置の製造において、歩留まりを向上させることができる。第6の実施形態本実施形態では、第5の実施形態と異なるCMOSトランジスタの製造方法の一例を説明するが、ここでは、CMOSトランジスタの内nMOSまたはpMOSの内1つを形成する製造方法を例に説明する。図6は、第6の実施形態に係る半導体装置の製造工程を示す要部断面図である。なお、以下の本実施形態の説明において、これまで説明してきた実施形態と同様の構成及び機能を有する部分は、これまで説明してきた実施形態と同じ符号を付し、その詳細な説明は省略するものとする。まず、図6aに示すように、CVD法等により、半導体層としての基板61上に素子分離絶縁膜62を形成し、続いて、基板61上にダミー絶縁膜63およびダミーゲート64を形成する。詳細には、この基板61は例えばシリコンを主成分とする基板である。ダミー絶縁膜63は、例えばSiO2またはSiOxNyからなり、ダミーゲート64は、例えばシリコン又は炭素からなる。さらに詳細には、熱酸化法等により、基板61上にダミー絶縁膜63の材料膜を形成する。続いて、CVD法等により、ダミー絶縁膜63上にダミーゲート64の材料膜を形成し、フォトリソグラフィ法およびRIE法等により、所望の形状を持つダミー絶縁膜63およびダミーゲート64を形成する。次に、イオン注入法等により、ダミーゲート64をマスクとして、CMOSトランジスタの導電性に応じたAs、P、B等の導電性不純物を例えば1E14cm-2から2E15cm-2の注入量で注入し、基板61の上面から20nm以下の深さを有する浅い不純物注入層不図示を形成する。この際、第1の実施形態と同様に、基板110の基板温度が200から500°Cになるように、タングステンハロゲンランプ等を用いて加熱を行う。なお、イオン注入のかわりに、プラズマドーピング法を用いても良い。そして、ダミーゲート64の側面に側壁67を形成する。この側壁67は、絶縁膜からなり、例えば、シリコン酸化膜、シリコン窒化膜またはシリコン酸化膜とシリコン窒化膜との積層構造からなるものとすることができる。シリコン窒化膜に関しては、シリコン1原子に対して窒素原子が1以上3.5以下であるような組成であることが好ましい。詳細には、CVD法等により基板61上に絶縁膜を全面に形成し、続いて、RIE法等により、基板61の一部および素子分離絶縁膜62が露出するように絶縁膜を除去して側壁67を形成する。さらに、イオン注入法等により、CMOSトランジスタの導電性に応じたAs、P、B等の導電性不純物を例えば2E15cm-2から5E15cm-2の注入量で、基板61中のソースドレイン領域となる領域に注入し、基板61の上面に対して、浅い不純物拡散層よりも深くまで分布するような深い不純物注入層不図示を形成する。この際、第1の実施形態と同様に、基板61の基板温度が200から500°Cになるように、タングステンハロゲンランプ等を用いて加熱を行う。次に、第2の実施形態と同様に、2.45GHz以上、望ましくは5.8GHzから30GHzまでのマイクロ波を照射して、注入した導電性不純物を活性化させ、図6bに示すように深い不純物拡散層69を形成する。そして、CVD法等により、基板61上に層間絶縁膜70を形成し、CMPChemicalMechanicalPolishing法等により、層間絶縁膜70を平坦化してダミーゲート64を露出させる。この層間絶縁膜70は、例えば、シリコン酸化膜またはシリコン酸化膜よりも低誘電率となるフッ素添加シリコン酸化膜SiOF等から形成することができる。さらに、図6cに示すように、RIE法等のドライエッチングとウエットエッチングとを組み合わせて用いて、露出するダミーゲート64と共にダミーゲート64下のダミー絶縁膜63を除去し、層間絶縁膜70に開口部71を形成する。さらに、図6dに示すように、イオン注入法等により、層間絶縁膜70をマスクとして導電性不純物を開口部71から露出する基板61の部分に注入して局所チャネル72を形成する。詳細には、チャネル領域に深い不純物拡散層69に注入した不純物と反対の導電型の導電性不純物を、例えば、Sb、As等の不純物を例えば1E11cm-2から3E13cm-2の注入量で注入して、深い不純物拡散層69からなるソースドレインの短絡を防止する局所チャネル領域72を形成する。次に、図6eに示すように、CVD法等により、開口部71の底部にゲート絶縁膜73を膜厚5nm以下のものとして形成する。ゲート絶縁膜73は、例えば、シリコン酸窒化膜SiOxNy又はHf、Zr,La、Al、Tiなどの金属酸化物又は金属シリケートから形成することができる。ここでは、熱酸化膜を開口部71の底部に形成し、さらにプラズマで熱酸化膜を窒化してゲート絶縁膜73を形成した場合を図6e及び図6fに示す。また、開口部71の全面開口部71の側壁及び底部にCVD法等によりゲート絶縁膜73を形成しても良い。また、ここでは、図6cにおいてダミーゲート64及びダミー絶縁膜63を除去し、図6eに示す工程において新たにゲート絶縁膜73を形成しているが、図6cにおいてダミーゲート64のみを除去し、ダミー絶縁膜63をゲート絶縁膜73として残しても良い。次いで、開口部71を埋め込むように、ゲート絶縁膜73上に、金属シリサイド、金属窒化物、金属炭化物のいずれかの導電体膜をゲート電極74として形成する。もしくは、上記のような導電体膜の上に、より低い抵抗率を有する金属膜を積層させてゲート電極74を形成する。詳細には、ゲート絶縁膜73上にゲート電極74を構成する導電体膜を堆積して、反応性イオンエッチングによりゲート電極74を加工したり、この導電体膜を堆積後にCMPまたはCMPとガスクラスターイオンビームとにより溝または穴部分以外の導電体膜を除去したりすることにより、ゲート電極74を形成する。このようにして、図6fに示されるようなゲート電極74を得ることができる。続いて、周知の工程を経て所望のトランジスタを得る。なお、開口部71の全面にCVD法等によりゲート絶縁膜73を形成した場合には、図7に示されるような変形例のトランジスタを得ることができる。第6の実施形態によれば、加熱を行いながらイオン注入することにより、イオン注入により生成された結晶欠陥を回復させることができることから、大幅に結晶欠陥を低減することができる。ひいては、半導体装置の製造において、歩留まりを向上させることができる。第7の実施形態本実施形態にかかる半導体装置の製造方法を、図8を用いて説明する。図8は、第7の実施形態にかかる半導体装置の製造工程を示す要部断面図である。ここでは、コンタクトホール89の底部90に不純物拡散層94を形成する場合を説明するが、本発明はこのような半導体記憶装置の製造方法に限定されるものではなく、ソースドレイン領域の形成や他の構造を有するトランジスタの形成にも適用することができる。なお、以下の本実施形態の説明において、これまで説明してきた実施形態と同様の構成及び機能を有する部分は、これまで説明してきた実施形態と同じ符号を付し、その詳細な説明は省略するものとする。図8aに示される半導体層81は例えばシリコンからなる。この半導体層81上にトンネル絶縁膜82と、第1のポリシリコン膜浮遊ゲート83と、IPD膜84と、第2のポリシリコン膜制御ゲート85とを順次形成する。そして、これらの膜からなる所望の形状のゲート構造を形成するように、これらの膜を、RIE等を用いて加工する。さらに、上記ゲート構造を挟み込むように半導体層81の上面近傍に、ソースドレイン領域86が形成する。このソースドレイン領域86は、第1の実施形態もしくは第2の実施形態と同様に、加熱処理もしくはマイクロ波を照射しつつ、イオン注入等により導電性不純物を注入することにより形成することができる。次に、図8bに示すように、上記ゲート構造を覆う絶縁膜からなる側壁87と、半導体層81上に位置する層間絶縁膜88とを形成する。この層間絶縁膜88は、例えばシリコン酸化膜を用いて形成することができる。さらに、層間絶縁膜88には、例えばRIE法等を用いて複数のコンタクトホール89が形成され、このコンタクトホール89の底部90において、ソースドレイン領域86の一部が露出している。そして、図8cに示すように、イオン注入法等により、コンタクトホール89に露出する半導体層1のソースドレイン領域86に、第1および第2の不純物91、92を注入して不純物注入層93を形成する。詳細には、まず、第1の不純物91の拡散を抑制するための第2の不純物92を注入する。この第2の不純物92としては、例えば、C、F又はNを、原子状イオンもしくは分子状イオンの形態として含有するものが挙げられる。さらに詳細には、第2の不純物92としては、原子状イオンの形態の炭素や、例えば、C7H7、C12H12またはC14H14といったCdHedは2以上の整数。eは6以上の整数。を満たす分子状イオンの形態を少なくとも1種類含むような炭素が挙げられる。さらに、第2の不純物92としては、例えばF2またはPF3等のフッ素を含有する分子状イオンや、例えばN2およびNH3等の窒素を含有する分子状イオンも挙げることができる。なお、第2の不純物92としては、第2の不純物92の不純物濃度を高くしても、半導体装置におけるコンタクト抵抗率及びリーク電流が上昇し難いものが好ましく、従って、炭素を含有するものが最も好ましく、フッ素を含有するものが次に好ましい。しかしながら、フッ素濃度が非常に高くなると、半導体装置のリーク電流が大きくなる可能性があるため、リーク電流に関する条件が厳しい半導体装置においては、第2の不純物92として、フッ素を含有するものを使用することは好ましくはない。例えば、ヘリウムまたは水素の希釈ガス雰囲気中において、第2の不純物92をコンタクトホール89の底部90に露出するソースドレイン領域86に、イオン注入する。この第2の不純物92は、第1の不純物91よりも少ない量を注入することが好ましく、第1の不純物91の量の20以下の量であることがさらに好ましい。この際には、この後に行われる第1の不純物91の注入時の基板温度よりも低い基板温度にすることが好ましく、室温もしくはそれ以下の基板温度にすることがさらに好ましい。このように第2の不純物92を注入することにより、不純物注入層93にダメージ層結晶欠陥層が形成され、そのダメージ層が存在することにより、この後、第1の不純物91が注入された際の第1の不純物91の不純物注入層93における軌道は乱され妨害され、すなわちチャネリングが抑制され、第1の不純物91の拡散を抑制することができる。従って、第1の不純物91をより急峻に分布させることができる。続いて、第1の不純物91を注入する。不純物注入層93の導電型を制御するための第1の不純物導電性不純物91として、これまで説明したP、B、As等の原子状の導電性不純物以外に、分子状イオンの形態のP、B等を用いることができる。詳細には、分子状イオンの形態のPとしては、例えば、P2又はP4といったPaaは2以上の整数。を満たす分子状イオンを少なくとも1種類含むものが挙げられ、分子状イオンの形態のBとしては、例えば、B10H14、B18H22、B20H28またはB36H44といったBbHcbは2以上の整数。cは6以上の整数。を満たす分子状イオンを少なくとも1種類含むものが挙げられる。この第1の不純物91を、例えば注入量1E15cm-2から5E15cm-2の条件で、ソースドレイン領域86に、イオン注入する。この際、第1の実施形態と同様に、半導体層81の基板温度が200から500°Cになるように、タングステンハロゲンランプ等を用いて、半導体層81を加熱する。このようにすることにより、先に説明した実施形態と同様に、第1及び第2の不純物91、92により生じた結晶欠陥を回復することができる。なお、第1の不純物91と第2の不純物92との注入の順番は、上記のものに限定されるものではないが、これらの不純物の注入は、第1の不純物91をイオン注入するよりも前に第2の不純物92を注入するような順序であることがより好ましい。この順序でイオン注入が行われることにより、同時または逆の順序でイオン注入する場合と比べて、第1の不純物91を注入する際の拡散を抑制することができ、第1の不純物91をより急峻に分布させることができる。次に、図8dに示されるように、第1の実施形態と同様に、半導体層81の基板温度が900°Cから950°Cになるようにタングステンハロゲンランプ等を用いて、半導体層81の上面側から半導体層81を加熱して、不純物注入層93中の第1の不純物91を活性化させ、不純物拡散層94を形成する。続いて、周知の工程を経て所望のトランジスタを得る。第7の実施形態によれば、加熱を行いながらイオン注入することにより、イオン注入により生成された結晶欠陥を回復させることができることから、大幅に結晶欠陥を低減することができる。ひいては、半導体装置の製造において、歩留まりを向上させることができる。さらに、第2の不純物92を注入することにより、第1の不純物91のチャネリングが抑制され、第1の不純物91の拡散が抑制されることになり、第1の不純物91をより急峻に分布させ、より薄い不純物拡散層94を形成することができる。第8の実施形態第8の実施形態は、不純物注入層93中の第1の不純物91を活性化させ不純物拡散層94を形成する際に、加熱処理の代わりにマイクロ波95を照射する点で、第7の実施形態と異なっている。本実施形態にかかる半導体装置の製造方法を、図9を用いて説明する。この図9は、第8の実施形態にかかる半導体装置の製造工程を示す要部断面図である。なお、以下の本実施形態の説明において、第7の実施形態と同じ構成および機能を有する部分は、第7の実施形態と同じ符号を付し、その説明は省略するものとする。まず、第7の実施形態における図8aから図8cで示される工程を行う。次に、第2の実施形態と同様に、2.45GHz以上、望ましくは5.8GHzから30GHzまでのマイクロ波95を照射して、不純物注入層93中の第1の不純物91を活性化させ、図9に示されるような不純物拡散層94を形成する。続いて、周知の工程を経て、所望の半導体装置を得る。第8の実施形態によれば、加熱を行いながらイオン注入することにより、イオン注入により生成された結晶欠陥を回復させることができることから、大幅に結晶欠陥を低減することができる。ひいては、半導体装置の製造において、歩留まりを向上させることができる。さらに、第2の不純物92を注入することにより、第1の不純物91のチャネリングが抑制され、第1の不純物91の拡散が抑制されることになり、第1の不純物91をより急峻に分布させ、より薄い不純物拡散層94を形成することができる。第9の実施形態第9の実施形態は、素子分離絶縁膜102で囲まれた狭い領域に導電性不純物を注入するような半導体装置の製造方法であり、例えば、この狭い領域はその一辺が40nm以下の領域である。図10を用いて本実施形態を説明する。この図10は、第9の実施形態に係る半導体装置の製造工程を示す要部断面図である。なお、以下の本実施形態の説明において、これまで説明してきた実施形態と同様の構成及び機能を有する部分は、これまで説明してきた実施形態と同じ符号を付し、その詳細な説明は省略するものとする。図10aに示されるように、例えばシリコンからなる半導体層101に、周知の方法を用いて素子分離絶縁膜102を半導体層101に形成する。この素子分離絶縁膜102は、例えば、シリコン酸化膜を用いて形成することができる。素子分離絶縁膜102の間隔は、例えば40nmである。次に、図10bに示すように、第7及び第8の実施形態と同様に、イオン注入法等により、素子分離絶縁膜102の間に位置する半導体層101に、第1および第2の不純物103、104を注入して不純物注入層105を形成する。詳細には、第1の不純物103の拡散を抑制するための第2の不純物104として、第7及び第8の実施形態と同様に、炭素、フッ素又は窒素を素子分離絶縁膜102の間に位置する半導体層101に注入する。注入量は、例えば1E14cm-2から1E15cm-2である。この際には、第7及び第8の実施形態と同様に、この後に行われる第1の不純物103の注入時の基板温度よりも低い基板温度にすることが好ましく、室温もしくはそれ以下の基板温度にすることがさらに好ましい。次に、基板温度が200から500°Cになるように、タングステンハロゲンランプ等を用いて、半導体層101の上面側から加熱を行いつつ、As、P、B等の導電性不純物を第1の不純物103として、例えば注入量1E15から5E15cm-2の条件でイオン注入法により注入する。このようにして、素子分離絶縁膜102の間に位置する半導体層101に、不純物注入層105を形成する。このように、イオン注入と同時に加熱を行うことにより、結晶欠陥を回復させながらイオン注入を行うことができる。次に、図10cに示すように、半導体層101の基板温度が900°Cから950°Cになるようにタングステンハロゲンランプ等を用いて、半導体層101を加熱して、注入された第1の不純物103を活性化させ、不純物拡散層106を形成する。続いて、周知の工程を経て、所望の半導体装置を得る。第9の実施形態によれば、加熱を行いながらイオン注入することにより、イオン注入により生成された結晶欠陥を回復させることができることから、大幅に結晶欠陥を低減することができる。ひいては、半導体装置の製造において、歩留まりを向上させることができる。さらに、第2の不純物104を注入することにより、第1の不純物103のチャネリングが抑制され、第1の不純物103の拡散が抑制されることになり、より薄い不純物拡散層106を形成することができる。第10の実施形態第10の実施形態は、不純物注入層105中の第1の不純物103を活性化させ不純物拡散層106を形成する際に、加熱処理の代わりにマイクロ波107を照射する点で、第9の実施形態と異なっている。本実施形態にかかる半導体装置の製造方法を、図11を用いて説明する。この図11は、第10の実施形態に係る半導体装置の製造工程を示す要部断面図である。なお、以下の本実施形態の説明において、第9の実施形態と同じ構成および機能を有する部分は、第9の実施形態と同じ符号を付し、その説明は省略するものとする。まず、第9の実施形態における図10a及び図10bで示される工程を行う。次に、第2の実施形態と同様に、2.45GHz以上、望ましくは5.8GHzから30GHzまでのマイクロ波57マイクロ波107を照射して、不純物注入層105中の第1の不純物103を活性化し、図11に示されるような不純物拡散層106を形成する。続いて、周知の工程を経て、所望の半導体装置を得る。第10の実施形態によれば、加熱を行いながらイオン注入することにより、イオン注入により生成された結晶欠陥を回復させることができることから、大幅に結晶欠陥を低減することができる。ひいては、半導体装置の製造において、歩留まりを向上させることができる。さらに、第2の不純物104を注入することにより、第1の不純物103のチャネリングが抑制され、第1の不純物103の拡散が抑制されることになり、より薄い不純物拡散層106を形成することができる。第11の実施形態第11の実施形態は、これまで説明してきた実施形態の半導体装置の製造方法において用いることができる製造装置であり、加熱しつつ、プラズマドーピング法により導電性不純物のドーピングを行うことができる。図12aに、本実施形態の製造装置の一例を示す。なお、本発明は以下の実施形態に限定されるものではなく、他の構造を有する製造装置であっても適用することができる。図12aに示すように、高電子密度のプラズマを発生可能な金属製チャンバー110は、その上部にプラズマを発生させるための放電部118を有し、その下部には、交流基板バイアス印加機能バイアス機構の付いたサセプター基板ステージ111を有する。このサセプター111は、基板半導体基板112を200から500°Cに加熱可能なホットプレート加熱装置を有している。このサセプター111上に、基板112を設置することとなる。さらに、サセプター111は石英製シールドカバー113で囲まれている。そして、チャンバー110は、基板112中にドーピングする導電性不純物を含むガスを導入するガス導入部114を有し、例えば不純物含有ガスとして、B2H6、BF3、PH3、PF3、AsH3、AsF3、SbF3、InI、GeH4、GeF4、CH4、CF4、C2H6等をチャンバー110内に導入することができ、従って、基板112に、B、P、As、Sb、In、Ge、C、F等の導電性不純物を加熱しながらドーピングすることができる。従って、このような装置を用いることにより、加熱を行いながら導電性不純物をドーピングすることができ、導電性不純物により生成された結晶欠陥を回復することができることから、大幅に結晶欠陥を低減することができる。第12の実施形態第12の実施形態は、これまで説明してきた実施形態の半導体装置の製造方法を行うために用いることができる装置であり、マイクロ波を照射しつつ、プラズマドーピング法により導電性不純物のドーピングを行うことができる点で、第11の実施形態の製造装置とは異なる。図12bに、本実施形態の製造装置の一例を示す。なお、以下の本実施形態の説明において、第11の実施形態と同じ構成および機能を有する部分は、第11の実施形態と同じ符号を付し、その説明は省略するものとする。ここでは、第11の実施形態の装置と異なる点についてのみ説明するが、図12bに示すように、高電子密度のプラズマを形成可能な金属製チャンバー110は、第12の実施形態のサセプター111の代わりに、交流基板バイアス印加機能の付いたサセプター115を有する。サセプター115に配置される基板112の周辺チャンバー内壁には、2.45GHz以上、望ましくは5.8GHzから30GHzまでのマイクロ波をチャンバーに導入するためのマイクロ波導入管116が少なくとも4個、多くても10個程度配置されている。さらに、このサセプター115には、サセプター115に配置される基板112の上面の高さを、マイクロ波導入管116位置に対して上下方向に3cm以上動かすための可動機構117も設けられている。従って、このような装置を用いることにより、マイクロ波照射を行いながら導電性不純物をドーピングすることができ、導電性不純物により生成された結晶欠陥を回復することができることから、大幅に結晶欠陥を低減することができる。これまで説明した第1から第12の実施形態においては、導電性不純物16を半導体層等にドーピングする際の半導体層等の基板温度を200から500°Cとしているが、この基板温度であれば、結晶欠陥を回復させる効果が期待でき、且つ、必要以上に導電性不純物16が半導体層中に深く拡散することを避けることができる。以下に、導電性不純物16を半導体層等にドーピングする際の半導体層等の基板温度の詳細について、本発明者の行った実験の実験データを示す図13及び図14を用いて説明する。本発明者は、シリコン酸化膜に挟まれた20nm幅のシリコン層に対して、上記実施形態と同様に加熱しつつ、導電性不純物16としてPリンをイオン注入した。この際、加熱温度基板温度を変えることにより、複数のサンプルを作成した。次に、上記実施形態と同様に、複数のサンプルにマイクロ波を照射して導電性不純物16を活性化させて、複数のサンプル中のシリコン層に不純物拡散層を形成した。さらに、これら複数のサンプル中の不純物拡散層の結晶欠陥密度を測定したところ、図13に示すような、基板温度と結晶欠陥密度との相関を示すデータを得ることができた。このデータによれば、イオン注入の際の基板温度が200°C以上になると結晶欠陥密度が減少することが確認された。次に、本発明者は、先ほどと同様に、シリコン酸化膜に挟まれた20nm幅のシリコン層に対して、上記実施形態と同様に加熱しつつ、導電性不純物16としてBボロンをイオン注入した注入量は5E18cm-3。この際、加熱温度基板温度を変えることにより、複数のサンプルを作成した。次に、上記実施形態と同様に、複数のサンプルにマイクロ波を照射して、導電性不純物16を活性化させて、複数のサンプル中のシリコン層に不純物拡散層を形成した。さらに、これら複数のサンプル中のボロンの分布の深さシリコン層の表面からの深さを測定したところ、図14に示すような、基板温度とボロン分布の深さとの相関を示すデータを得ることができた。なお、導電性不純物16としてボロンを用いたのは、リン等よりも熱拡散しやすいという性質を持つためである。このデータによれば、500°Cを超えるとボロンの拡散が非常に顕著になることから確認された。よって、導電性不純物16をドーピングする際の基板温度の上限としては、500°C程度以下が望ましいことがわかった。以上のデータに基づき、結晶欠陥を回復させる効果が期待でき、且つ、必要以上に導電性不純物16が半導体層中に深く拡散することを避けるためには、導電性不純物16を半導体層等にドーピングする際の半導体層等の基板温度を200から500°Cにすることが望ましい。なお、第2の実施形態等で説明した、導電性不純物16をイオン注入する前に、例えばF、C、N等の不純物を注入するという変形例は、第1、第3、第5及び第6の実施形態にも適用することができ、このようにすることで、導電性不純物16のチャネリングが抑制され、導電性不純物16の拡散が抑制されることになり、導電性不純物16をより急峻に分布させることができる。また、第7の実施形態で説明した、導電性不純物16としての第1の不純物と、第1の不純物のチャネリングを抑制するための第2の不純物とを注入する方法は、第2の不純物が分子状イオンの形態である場合も含め、第1から第10までの実施形態に適用することができる。なお、導電性不純物16のチャネリングを抑制するための不純物を注入する際には、導電性不純物16の注入時の基板温度よりも低い基板温度にすることが好ましく、室温もしくはそれ以下の基板温度にすることがさらに好ましい。これまで説明した第1から第12の実施形態においては、半導体基板等は、シリコンからなる基板に限定されるものではなく、SiGe基板、Ge基板、C基板等の他の基板であっても良い。また、このような種々の基板上の全体又は部分に半導体素子構造等や絶縁層等が形成されたものでも良い。さらに、本発明は、上記実施形態に限定されるものではなく、上記実施形態の組み合わせといった、これら以外の各種の形態を採ることができる。すなわち、本発明の趣旨を逸脱しない範囲で適宜変形して実施することができる。"