基板と、前記基板上に形成された第1の層間絶縁層と、前記第1の層間絶縁層の配線溝内に形成され、前記配線溝の底面と側面とを被覆するバリアメタル層と、金属で構成され前記配線溝の内部を充填する主層とで構成される第1の配線と、前記第1の配線の上面の前記主層と前記バリアメタル層を少なくとも被覆して形成された貴金属で構成される第1の電極と、前記基板、前記第1の配線及び前記第1の電極上に形成された第2の層間絶縁層と、前記第1の電極上の前記第2の層間絶縁層に形成された複数のメモリセルホールと、前記メモリセルホール内に形成され、前記第1の電極に接続される抵抗変化層と、前記抵抗変化層及び前記メモリセルホールを被覆して、前記第2の層間絶縁層上に形成された第2の配線とを備え、前記第1の配線は、前記メモリセルホールが存在する領域および前記メモリセルホールの近傍領域を含む第1の領域と、前記第1の領域以外の第2の領域とに、前記第1の配線の長手方向に区分され、前記第1の電極は前記複数のメモリセルホールに跨って形成され、前記第1の領域の前記第1の配線の幅方向の任意断面において、前記第1の電極が前記第1の配線の前記バリアメタル層に接し、かつ前記第1の配線の前記主層が前記バリアメタル層及び前記第1の電極で覆われている、抵抗変化型不揮発性記憶装置。前記抵抗変化層は、前記メモリセルホールの少なくとも底部に形成され、前記第1の電極に接続される第1の酸素不足度を有する第1の遷移金属酸化物で構成される第1の抵抗変化層と、前記メモリセルホールの内部かつ前記第1の抵抗変化層上に形成され、前記第1の抵抗変化層と同一遷移金属の遷移金属酸化物で構成され、前記第1の抵抗変化層より酸素不足度が大きい第2の遷移金属酸化物で構成される第2の抵抗変化層と、で構成される請求項1に記載の抵抗変化型不揮発性記憶装置。前記第1の電極は抵抗変化層を構成する遷移金属の標準電極電位よりも高い標準電極電位を有する材料で構成される請求項1または2に記載の抵抗変化型不揮発性記憶装置。前記第1の電極の下層に密着層が配置される、請求項1から請求項3のいずれかに記載の抵抗変化型不揮発性記憶装置。前記メモリセルホール内の、前記抵抗変化層上に、前記抵抗変化層と前記第2の配線に接する第2の電極をさらに有する、請求項1から請求項3のいずれかに記載の抵抗変化型不揮発性記憶装置。前記第2の配線と前記第2の抵抗変化層との間に、整流作用を有するダイオード素子を有する、請求項1から請求項3のいずれかに記載の抵抗変化型不揮発性記憶装置。基板上の第1の層間絶縁層上に配線溝を形成する工程と、前記配線溝の底面及び側面、並びに前記第1の層間絶縁層を被覆するバリアメタル層を形成する工程と、前記バリアメタル層に接して、かつ前記配線溝の内部を充填する金属で構成される主層を形成する工程と、前記第1の層間絶縁層上の前記バリアメタル層及び前記主層を除去して、前記配線溝に前記バリアメタル層と前記主層とで構成される第1の配線を形成する工程と、前記第1の配線の上面の前記主層と前記バリアメタル層とを少なくとも覆う貴金属で構成される第1の電極を形成する工程と、前記第1の層間絶縁層、前記第1の配線及び前記第1の電極上に第2の層間絶縁層を形成する工程と、前記第1の電極上の前記第2の層間絶縁層に複数のメモリセルホールを形成する工程と、前記メモリセルホールの少なくとも底部に、前記第1の電極に接続される遷移金属酸化物で構成される第1の抵抗変化層を形成する工程と、前記メモリセルホールの内部かつ前記第1の抵抗変化層上に、前記第1の抵抗変化層と同一遷移金属の遷移金属酸化物で構成され、前記第1の抵抗変化層より酸素含有率が低い第2の抵抗変化層を形成する工程と、前記第2の抵抗変化層及び前記メモリセルホールを被覆して、前記第2の層間絶縁層上に第2の配線を形成する工程とを有し、前記第1の配線は、前記メモリセルホールが存在する領域および前記メモリセルホールの近傍領域を含む第1の領域と、前記第1の領域以外の第2の領域とに、前記第1の配線の長手方向に区分したとき、前記第1の電極を形成する工程は、少なくとも前記第1の領域において、前記第1の電極を、前記バリアメタル層と前記主層とを覆うように形成する、抵抗変化型不揮発性記憶装置の製造方法。基板上の第1の層間絶縁層上に配線溝を形成する工程と、前記配線溝の底面及び側面、並びに前記第1の層間絶縁層を被覆するバリアメタル層を形成する工程と、前記バリアメタル層に接して、かつ前記配線溝の内部を充填する金属で構成される主層を形成する工程と、前記第1の層間絶縁層上の前記主層を除去して、前記第1の層間絶縁層の表面に前記バリアメタル層を残した状態で、前記配線溝に前記バリアメタル層と前記主層とで構成される第1の配線を形成する工程と、前記第1の配線の上面の前記主層と前記バリアメタル層とを少なくとも覆う貴金属で構成される第1の電極を形成した後、前記第1の層間絶縁層の表面の前記バリアメタル層で、前記第1の電極に覆われていない領域を除去する工程と、前記第1の層間絶縁層、前記第1の配線及び前記第1の電極上に第2の層間絶縁層を形成する工程と、前記第1の電極上の前記第2の層間絶縁層に複数のメモリセルホールを形成する工程と、前記メモリセルホールの少なくとも底部に、前記第1の電極に接続される遷移金属酸化物で構成される第1の抵抗変化層を形成する工程と、前記メモリセルホールの内部かつ前記第1の抵抗変化層上に、前記第1の抵抗変化層と同一遷移金属の遷移金属酸化物で構成され、前記第1の抵抗変化層より酸素含有率が低い第2の抵抗変化層を形成する工程と、前記第2の抵抗変化層及び前記メモリセルホールを被覆して、前記第2の層間絶縁層上に第2の配線を形成する工程とを有し、前記第1の配線は、前記メモリセルホールが存在する領域および前記メモリセルホールの近傍領域を含む第1の領域と、前記第1の領域以外の第2の領域とに、前記第1の配線の長手方向に区分したとき、前記第1の電極を形成する工程は、少なくとも前記第1の領域において、前記第1の電極を、前記バリアメタル層と前記主層を覆うように形成する、抵抗変化型不揮発性記憶装置の製造方法。しかしながら、上記で説明した従来構造は、上部電極240、抵抗変化層230、下部電極250、非線形素子270を、ビット線210の加工時にビット線210に沿う方向に同時にパターニングし、また、ワード線220の加工時にワード線220に沿う方向に同時にパターニングする。いわゆるダブルパターニング法により、ビット線とワード線との交差する位置にのみメモリセル280を形成している。この製造方法では、パターニングする対象膜の膜厚が厚くなり、かつ、異なった材料で構成される複数の素子膜パターンを同時に形成する必要があることなどから、エッチングによるパターニングが困難で、微細化に適した構造とはいえない。特に、上部電極240、下部電極250のいずれかに、良好な抵抗変化特性を実現できる標準電極電位の高い白金PtやイリジウムIrに代表される貴金属を用いる場合や、ビット線210やワード線220に配線抵抗の低い銅Cuを用いる場合には、これらの材料は難エッチング材料として知られているので、微細化と良好なデバイス特性の両立が極めて困難である。また、Cu配線を用いる場合には、Cu配線の上層に形成する配線層間絶縁膜図示せずのストレスの影響を受けて、当該Cu配線にストレスマイグレーションが発生し、Cu配線内にボイドが形成されることがしばしばある。メモリセルホールの近傍のCu配線には、ホール形成時のエッチングによりダメージが入るので、ストレスマイグレーション耐性が低下する。さらに、クロスポイントメモリの配線は直線形状でかつ長配線になるために、ストレス変化量が大きく、局所的にマイグレーションが発生しやすいレイアウトになっていることが懸念される。ボイドが発生すると、配線抵抗が上昇かつそのばらつきも増大し、配線抵抗の変化に極めて敏感なクロスポイントメモリのデバイスにとっては、致命的な問題となる。本発明は、上記の課題を解決するためになされたものであり、微細化に適したホール構造メモリセルホールの内部に抵抗変化素子を埋め込む構造を提案する。即ち、本発明は、低電圧で安定して抵抗変化し、微細化に適した抵抗変化型の不揮発性記憶装置及びその製造方法を提供することを目的とする。上記目的を達成するために、本発明の抵抗変化型不揮発性記憶装置は、基板と、前記基板上に形成された第1の層間絶縁層と、前記第1の層間絶縁層の配線溝内に形成され、前記配線溝の底面と側面とを被覆するバリアメタル層と、金属で構成され前記配線溝の内部を充填する主層とで構成される第1の配線と、前記第1の配線の上面の前記主層と前記バリアメタル層を被覆して形成された貴金属で構成される第1の電極と、前記基板、前記第1の配線及び前記第1の電極上に形成された第2の層間絶縁層と、前記第1の電極上の前記第2の層間絶縁層に形成された複数のメモリセルホールと、前記メモリセルホール内に形成され、前記第1の電極に接続される抵抗変化層と、前記抵抗変化層及び前記メモリセルホールを被覆して、前記第2の層間絶縁層上に形成された第2の配線とを備え、前記第1の配線は、前記メモリセルホールが存在する領域および前記メモリセルホールの近傍領域を含む第1の領域と、前記第1の領域以外の第2の領域とに、前記第1の配線の長手方向に区分され、前記第1の電極は前記複数のメモリセルホールに跨って形成され、前記第1の領域の前記第1の配線の幅方向の任意断面において、前記第1の電極が前記第1の配線の前記バリアメタル層に接し、かつ前記第1の配線の前記主層が前記バリアメタル層及び前記第1の電極で覆われている。このような構成とすることにより、微細化に適したホール構造に抵抗変化素子を埋め込むことができるので、大容量高集積化に適した抵抗変化型の不揮発性記憶装置を実現できる。また、貴金属で構成される第1の電極がメモリセル近傍の第1の領域の第1の配線を被覆することで、層間絶縁膜のストレスが直接印加されずに、ストレスマイグレーション耐性を向上することができる。とりわけ、前記第1の領域の前記第1の配線の幅方向の任意断面において、前記第1の配線の主層は、底面と側面をバリアメタル層、上面を貴金属電極で、完全に被覆されるので、層間絶縁膜のストレス変化が熱膨張係数の小さい材料で吸収され、ストレスマイグレーション耐性をより向上することができる。また、前記抵抗変化層は、前記メモリセルホールの少なくとも底部に形成され、前記第1の電極に接続される第1の酸素不足度を有する第1の遷移金属酸化物で構成される第1の抵抗変化層と、前記メモリセルホールの内部かつ前記第1の抵抗変化層上に形成され、前記第1の抵抗変化層と同一遷移金属の遷移金属酸化物で構成され、前記第1の抵抗変化層より酸素不足度が大きい第2の遷移金属酸化物で構成される第2の抵抗変化層と、で構成されていてもよい。また、前記第1の電極は抵抗変化層を構成する遷移金属の標準電極電位よりも高い標準電極電位を有する材料で構成されていてもよい。第1の電極に接続して、酸素不足度が小さい第1の抵抗変化層をメモリセルホールの底部に配置し、その上部に第1の抵抗変化層よりも酸素不足度が大きい第2の抵抗変化層を配置すること、かつ第1の電極に標準電極電位の高い貴金属で構成される材料を用いることで、第1の電極の界面領域で確実に抵抗変化をさせることができ、抵抗変化する極性が常に安定し、安定なメモリ特性を得ることができる。抵抗変化動作のメカニズムは、電極界面近傍における酸素の酸化還元が支配的であり、酸化還元に寄与できる酸素が多い界面で優先的に動作するからである。また、上述の抵抗変化型の不揮発性記憶装置において、貴金属で構成される第1の電極の下層に密着層が配置されることが好ましい。貴金属材料は配線層間絶縁膜と相互拡散及び界面での反応がしにくいので、密着性が弱く、剥離しやすい。剥離が発生すると、第1の配線間の短絡し、歩留低下が懸念される。密着層の導入でその課題を解決できる。また、密着層は、Ti、Taあるいはこれらの窒化物であり、上述のバリアメタル層で使用される材料と同種の材料が用いられる。よって、第1の配線の主層は、同種の材料で構成されるバリアメタル層と密着層とで周囲を囲まれるので、ストレスマイグレーション耐性を更に向上することができる。また、上述の抵抗変化型の不揮発性記憶装置は、前記メモリセルホール内の、前記抵抗変化層上に、前記抵抗変化層と前記第2の配線に接する第2の電極をさらに有してもよい。このような構成とすることにより、第2の電極をメモリセルホール内に埋め込んだ分だけ、第2の抵抗変化層の膜厚基板厚み方向の厚みを低減することができる。よって、第1の抵抗変化層及び第2の抵抗変化層中の電界が強くなるので、より低電圧での動作を可能とすることができる。また、上述の抵抗変化型の不揮発性記憶装置において、第2の配線と第2の抵抗変化層との間に、整流作用を有するダイオード素子を有する構成としてもよい。このような構成とすることにより、トランジスタ等のスイッチング素子を配することなく、大容量高集積化が可能な抵抗変化型の不揮発性記憶装置を実現できる。本発明の不揮発性記憶装置の製造方法は、基板上の第1の層間絶縁層上に配線溝を形成する工程と、前記配線溝の底面及び側面、並びに前記第1の層間絶縁層を被覆するバリアメタル層を形成する工程と、前記バリアメタル層に接して、かつ前記配線溝の内部を充填する金属で構成される主層を形成する工程と、前記第1の層間絶縁層上の前記バリアメタル層及び前記主層を除去して、前記配線溝に前記バリアメタル層と前記主層とで構成される第1の配線を形成する工程と、前記第1の配線の上面の前記主層と前記バリアメタル層を覆う貴金属で構成される第1の電極を形成する工程と、前記第1の層間絶縁層、前記第1の配線及び前記第1の電極上に第2の層間絶縁層を形成する工程と、前記第1の電極上の前記第2の層間絶縁層に複数のメモリセルホールを形成する工程と、前記メモリセルホールの少なくとも底部に、前記第1の電極に接続される遷移金属酸化物で構成される第1の抵抗変化層を形成する工程と、前記メモリセルホールの内部かつ前記第1の抵抗変化層上に、前記第1の抵抗変化層と同一遷移金属の遷移金属酸化物で構成され、前記第1の抵抗変化層より酸素含有率が低い第2の抵抗変化層を形成する工程と、前記第2の抵抗変化層及び前記メモリセルホールを被覆して、前記第2の層間絶縁層上に第2の配線を形成する工程とを有し、前記第1の配線は、前記メモリセルホールが存在する領域および前記メモリセルホールの近傍領域を含む第1の領域と、前記第1の領域以外の第2の領域とに、前記第1の配線の長手方向に区分したとき、前記第1の電極を形成する工程は、少なくとも前記第1の領域において、前記第1の電極を、前記バリアメタル層と前記主層とを覆うように形成することを特徴とする。このような製造方法とすることにより、微細化に適したホール構造に抵抗変化素子を埋め込むことができるので、大容量高集積化に適した抵抗変化型の不揮発性記憶装置を製造することできる。貴金属で構成される第1の電極を、ある程度の面積で密着力を保ち、かつ微細化が一番容易なライン形状とし、エッチングで微細加工することで、第1の配線と第1の電極にそれぞれ適した微細加工の方法を適用できるからである。また、上述の抵抗変化型不揮発性記憶装置の製造方法において、第1の配線を形成する工程は、溝の底面及び側面を含む全面にバリアメタル層を形成する工程と、バリアメタル層に接して、かつ配線溝の内部に銅で構成される主層を形成する工程と、第1の層間絶縁層上のバリアメタル層及び銅を除去して、前記溝の内部にバリアメタル層及び銅で構成される主層を形成する工程とすることが好ましい。第1の配線の主層であるCu配線をエッチングすることなくダマシンプロセスで形成することで、より微細加工がしやすい絶縁膜の溝幅で微細化が律速するので、第1の配線の微細化が可能になるからである。本発明の不揮発性記憶装置の製造方法は、基板上の第1の層間絶縁層上に配線溝を形成する工程と、前記配線溝の底面及び側面、並びに前記第1の層間絶縁層を被覆するバリアメタル層を形成する工程と、前記バリアメタル層に接して、かつ前記配線溝の内部を充填する金属で構成される主層を形成する工程と、前記第1の層間絶縁層上の前記主層を除去して、前記第1の層間絶縁層の表面に前記バリアメタル層を残した状態で、前記配線溝に前記バリアメタル層と前記主層とで構成される第1の配線を形成する工程と、前記第1の配線の上面の前記主層と前記バリアメタル層とを少なくとも覆う貴金属で構成される第1の電極を形成した後、前記第1の層間絶縁層の表面の前記バリアメタル層で、前記第1の電極に覆われていない領域を除去する工程と、前記第1の層間絶縁層、前記第1の配線及び前記第1の電極上に第2の層間絶縁層を形成する工程と、前記第1の電極上の前記第2の層間絶縁層に複数のメモリセルホールを形成する工程と、前記メモリセルホールの少なくとも底部に、前記第1の電極に接続される遷移金属酸化物で構成される第1の抵抗変化層を形成する工程と、前記メモリセルホールの内部かつ前記第1の抵抗変化層上に、前記第1の抵抗変化層と同一遷移金属の遷移金属酸化物で構成され、前記第1の抵抗変化層より酸素含有率が低い第2の抵抗変化層を形成する工程と、前記第2の抵抗変化層及び前記メモリセルホールを被覆して、前記第2の層間絶縁層上に第2の配線を形成する工程とを有し、前記第1の配線は、前記メモリセルホールが存在する領域および前記メモリセルホールの近傍領域を含む第1の領域と、前記第1の領域以外の第2の領域とに、前記第1の配線の長手方向に区分したとき、前記第1の電極を形成する工程は、少なくとも前記第1の領域において、前記第1の電極を、前記バリアメタル層と前記主層を覆うようにで形成することを特徴とする。このような製造方法とすることにより、前述と同様の効果に加えて、さらに次のような効果が得られる。すなわち、第1の領域の第1の配線の幅方向の断面に現れる第1の配線のバリアメタル層の端面と第1の電極の端面とが同一面となるように、第1の電極と第1の配線とが一体となって形成される。このため、バリアメタル層と第1の電極の密着させる面積が大きくなってバリアメタル層と第1の電極の密着性が向上し、より強固に第1の配線の主層をストレスマイグレーションから保護することができる。本発明の不揮発性記憶装置は、貴金属で構成される第1の電極がメモリセル近傍の第1の配線を被覆することで、層間絶縁膜のストレスが直接印加されずに、ストレスマイグレーション耐性を向上することができる。また、抵抗変化層の成膜後にドライエッチによるパターンニング工程を用いることなく形成できるため、エッチングガスとの反応、酸素還元のダメージ、チャージによるダメージが懸念されるエッチングを原理的に回避して、抵抗変化層を形成することができる。また、メモリセルホールをエッチングで形成する場合にも貴金属で構成される第1の電極で第1の配線の主層が被覆されているので、プラズマダメージに曝されることがない。即ち、本発明は、安定して抵抗変化し、微細化に適した抵抗変化型の不揮発性記憶装置及びその製造方法を提供することができる。とりわけ、標準電極電位の高い貴金属で構成される第1の電極に接続する、酸素不足度が小さい第1の抵抗変化層をメモリセルホールの底部に配置し、その上部に第1の抵抗変化層より酸素不足度が大きい第2の抵抗変化層を配置することで、第1の電極の界面領域で確実に抵抗変化をさせることができ、安定なメモリ特性を得ることができる。更に、抵抗変化素子の第2の電極をスイッチング素子となるダイオード素子の電極に用いることで、メモリセルホールの底部に配した抵抗変化素子に加えて、メモリセルホールの上部にダイオード素子も埋め込むことができる。これにより、大容量高集積化に適した抵抗変化型の不揮発性記憶装置を実現できるという効果を奏する。以下、本発明の実施の形態に係る不揮発性記憶装置とその製造方法について、図面を参照しながら説明する。なお、図面において、同じ符号が付いたものは、説明を省略する場合がある。また、図面は理解しやすくするために、それぞれの構成要素を模式的に示したもので、形状などについては正確な表示ではない。実施の形態1[抵抗変化型不揮発性記憶装置の構成]図1は、本発明の実施の形態1に係る不揮発性記憶装置10の構成例を示す平面図である以降の不揮発性記憶装置20、30、40、50、60も、平面図において同一構成。図1の1A-1A’で示された1点鎖線部を矢印方向に見た断面図を図2aに示し、図1の1B-1B’で示された1点鎖線部を矢印方向に見た断面図を図2bに示す。図1及び図2に示すように、第1の配線101と第2の配線106はそれぞれライン形状を有し、第2の層間絶縁層103bを介して互いに交差する。その交差する位置に第2の層間絶縁層103bを貫通してメモリセルホール104が形成され、メモリセルホール104の内部に抵抗変化素子が形成されている。メモリセルホール104の内部には、抵抗変化素子と共にダイオード素子が形成されてもよい。また、第1の配線101は、コンタクトホール107内に設けられ導電プラグ108を介して、引き出し配線109に接続されている。以上の構成にて、クロスポイント型のメモリアレイを構成している。ここで、第1の配線101は、図1に示すように、複数のメモリセルホール104に跨って形成されており、複数のメモリセルホールが存在する領域およびその近傍領域を含む第1の領域101Aと、第1の領域以外の第2の領域101Bに、第1の配線の長手方向において区分される。より明確には、第1の領域101Aは複数のメモリセルホール104の外縁を連結して囲まれる領域を指す図1のグレー領域。また、第1の電極102は、その第1の配線の第1の領域101Aを被覆するように配置される。図2a、bに示すように、本実施の形態1の不揮発性記憶装置10は、第1の配線101が形成された基板100と、この基板100上に第1の配線101間に形成された第1の層間絶縁層103aと、第1の配線101と第1の層間絶縁層103a上に形成された第2の層間絶縁層103bと、第1の配線101の第1の領域101Aを被覆するように形成された第1の電極下部電極102を有している。また、第1の配線101は、例えば銅Cuから構成される主層101aと、この主層101aの周囲側面と底面に形成されるバリアメタル層101bとで構成される。すなわち、第1の配線101においては、主要部が銅で構成されている。ここでは、バリアメタル層101bは、Ta上層/TaN下層の積層構造としている。また、第2の層間絶縁層103bを貫通して形成され、第1の電極102に達するメモリセルホール104、及び第1の配線の第2の領域101Bに達するコンタクトホール107を有している。そして、メモリセルホール104の底部には、第1の電極102と接して、第1の抵抗変化層105a層厚は1nm以上10nm以下が形成され、その上方には第2の抵抗変化層105bが形成されて、両者でメモリセルホール104が充填されている。また、コンタクトホール107にはタングステンWを主成分とした導電プラグ108で充填されている。第2の層間絶縁層103b上には、メモリセルホール104内に形成された第2の抵抗変化層105bを被覆して第2の配線106が形成され、コンタクトホール107内に形成された導電プラグ108に接続して引き出し配線109が形成されている。第2の配線106は、例えば銅Cuにて構成し、この第2の配線106を抵抗変化素子の第2の電極上部電極として機能させることができる。これにより、第1の電極102、第1の抵抗変化層105a、第2の抵抗変化層105b、第2の配線106によって、抵抗変化素子が構成される。第1の電極102は、第1の配線の第1の領域101Aの主層101aを被覆するとともにバリアメタル層101bと接するように、第1の領域101Aの主層101aの幅よりも大きな幅で形成する。そのような構成では、第1の領域101Aにおいて第1の配線の幅方向のどの断面においても、第1の電極102が第1の配線101のバリアメタル層101bに接し、かつ第1の配線の主層101aは、その周りを、バリアメタル層101b及び第1の電極102に被覆されている。これにより、主層101aは、第1の電極102のエッチング時に露出されないので、主層101aにエッチングダメージが入るのを防止する効果が得られる。ここで、抵抗変化素子の抵抗変化層105は、酸素不足型のタンタル酸化物で構成される遷移金属酸化物TaOx、0<x<2.5、あるいは酸素不足型のハフニウム酸化物で構成される遷移金属酸化物HfOx、0<x<2.0で構成される。酸素不足型の遷移金属酸化物とは、化学量論的な組成を有する酸化物と比較して酸素の含有量原子比:総原子数に占める酸素原子数の割合が少ない酸化物をいう。これらの抵抗変化層を用いることで、可逆的に安定した書き換え特性を有する、抵抗変化現象を利用した不揮発性記憶素子が得られることが分かっている。酸素不足型のタンタル酸化物で構成される遷移金属酸化物TaOx、0<x<2.5で抵抗変化層を形成した不揮発性記憶素子は、国際公開第2008/059701号特許文献2、国際公開第2008/149484号特許文献3等にて詳細に説明されている。また、酸素不足型のハフニウム酸化物で構成される遷移金属酸化物HfOx、0<x<2.0で抵抗変化層を形成した不揮発性記憶素子は、国際公開第2009/050861号特許文献4、国際公開第2010/004705特許文献5等にて、詳細に説明されている。酸素不足型のタンタル酸化物を用いる場合、第1の抵抗変化層105aの酸素含有率は、68atm以上71atm以下、第2の抵抗変化層105bの酸素含有率は、44atm以上66atm以下とする。第1の電極102近傍の酸素含有率を高く設計することにより、電極界面での酸化還元による抵抗変化を発現しやすくするためである。これにより、低電圧駆動が可能な良好なメモリセル特性を得ることができる。酸素含有率は、酸素不足度でも表現できる。酸素不足度とは、それぞれの遷移金属において、その化学量論的組成の酸化物を構成する酸素の量に対し、不足している酸素の割合をいう。例えば、遷移金属がタンタルTaの場合、化学量論的な酸化物の組成はTa2O5であるので、TaO2.5と表現できる。TaO2.5の酸素不足度は0である。例えばTaO1.5の組成の酸素不足型のタンタル酸化物の酸素不足度は、酸素不足度=2.5-1.5/2.5=40となる。遷移金属酸化物層すなわち抵抗変化層105を構成する金属は、タンタルやハフニウム以外の遷移金属を用いてもよい。遷移金属としては、タンタルTa、チタンTi、ハフニウムHf、ジルコニウムZr、ニオブNb、タングステンW等を用いることができる。遷移金属は複数の酸化状態をとることができるため、異なる抵抗状態を酸化還元反応により実現することが可能である。さらに、第1の抵抗変化層105aを構成する第1の遷移金属と、第2の抵抗変化層105bを構成する第2の遷移金属とは、異なる材料を用いてもよい。この場合、第1の抵抗変化層105aは、第2の抵抗変化層105bよりも酸素不足度が小さい、つまり抵抗が高い材料である方が好ましい。このような構成とすることにより、抵抗変化時に第1の電極102及び第2の電極106間に印加された電圧は、第1の遷移金属酸化物層105aに、より多くの電圧が分配され、第1の抵抗変化層105a中で発生する酸化還元反応をより起こしやすくすることができる。また、第1の遷移金属と第2の遷移金属とが互いに異なる材料を用いる場合、第1の遷移金属の標準電極電位は、第2の遷移金属の標準電極電位より小さい方が好ましい。抵抗変化現象は、抵抗が高い第1の抵抗変化層105a中に形成された微小な導電パスフィラメント中で酸化還元反応が起こってその抵抗値が変化し、発生すると考えられるからである。例えば、第2の抵抗変化層105bに、酸素不足型のタンタル酸化物を用い、第1の遷移金属酸化物層105aにTiO2を用いることにより、安定した抵抗変化動作が得られる。チタン標準電極電位=-1.63eVはタンタル標準電極電位=-0.6eVより標準電極電位が低い材料である。標準電極電位は、その値が大きいほど酸化しにくい特性を表す。第1の遷移金属酸化物層105aに第2の遷移金属酸化物層105bより標準電極電位が小さい金属の酸化物を配置することにより、第1の遷移金属酸化物層105a中でより酸化還元反応が発生しやすくなる。また、抵抗変化素子の下部電極となる第1の電極102には白金Pt等を用いる。ここで、白金の酸化還元のしやすさを示す標準電極電位はV1=1.188eVであり、タンタルTaの標準電極電位はVt=-0.6eVであり、ハフニウムHfの標準電極電位はVt=-1.55eVなので、TaまたはHfの酸化物のいずれを抵抗変化層として用いたとしても、Vt<V1の関係を満たす。このような標準電極電位の関係から、白金で構成される第1の電極102と第1の抵抗変化層105aとの界面近傍で、第1の抵抗変化層105aの酸化還元反応が起こり、酸素イオンの授受が第1の抵抗変化層105aと第2の抵抗変化層105bとの間で行われ、抵抗変化現象が発現する。この酸化還元反応が、白金で構成された第1の電極102と第1の抵抗変化層105aの界面において優先的に発現する。即ち、抵抗変化現象が発現する界面を白金で構成された電極側に固定でき、反対側の電極での抵抗変化現象に伴う誤動作を防止することができる。つまり、抵抗変化素子の一方の電極のみここでは、第1電極102を、抵抗変化層105を構成する遷移金属の標準電極電位よりも高い標準電極電位を有する電極材料で構成し、他方の電極は、もう一方の電極よりも低い標準電極電位を有する材料さらに好ましくは、抵抗変化層105を構成する遷移金属の標準電極電位よりも低い標準電極電位を有する電極材料で構成することが好ましい。このように構成すれば、第1の抵抗変化層105aをあらかじめ形成しておかなくてもつまり、第2の抵抗変化層105bのみを形成しておいても、抵抗変化のための電圧パルスを印加することにより、安定的に抵抗変化させることができる。なお、このような、抵抗変化層を構成する遷移金属酸化物の遷移金属の標準電極電位Vtと、電極を構成する金属の標準電極電位V1とが、Vt<V1の関係を満たす場合に、電極と抵抗変化層の界面近傍の抵抗変化層中で酸化還元反応が起こり、抵抗変化現象が発現することについては、国際公開第2009/050833号特許文献6や、国際公開第2009/136467号特許文献7等において、詳細に説明されている。その他、第1の電極102として、イリジウムIrやパラジウムPdを電極材料に用いてもかまわない。これらの電極の標準電極電位は、Ir1.156eV及びPd0.951eVであり、Ta-0.6eVやHf-1.55eVに比べ相対的に標準電極電位が大きく、界面近傍で抵抗変化を起こさせる第1の電極材料として望ましい。更に、第1の配線を構成する主層101aはCuメッキ層、バリアメタル層101bはTa上層/TaN下層の積層構造としたが、Cuに対してバリア性を有する材料層であればよい。第1の配線101はダマシンプロセスの製造方法を用いれば、微細化が可能であるが従来のアルミAl配線のような構成を用いてもよい。[抵抗変化型不揮発性装置の製造方法]次に、本実施の形態1に係る抵抗変化型不揮発性記憶装置の製造方法を説明する。図3、図4、図5及び図6は、本実施の形態1に係る不揮発性記憶装置10の製造方法を示す断面図である。図3及び図4は、図1において1A-1A’の1点鎖線部を矢印方向に見た断面図、図5及び図6は、図1において1B-1B’の1点鎖線部を矢印方向に見た断面図である。これらを用いて、本実施の形態1の不揮発性記憶装置10の製造方法について説明する。図3a及び図5aに示すように、配線溝101zを形成する工程において、基板100上にシリコン酸化膜で構成される第1の層間絶縁層103a膜厚100~300nmを成膜し、後に第1の配線101を埋め込むための配線溝101zを所望のマスクでパターニングする。次に、図3b及び図5bに示すように、配線溝101z中に例えばCuで構成されるメッキ層101a’を形成する工程において、まず、全面にバリアメタル層101b’例えば上層Ta/下層TaNの積層構造;それぞれは図示せずをスパッタリングで形成し、さらにCuシード層をスパッタで形成図示せずした後、Cuをメッキで形成する。このとき、配線溝101zはメッキ層101a’及びバリアメタル層101b’で充填される。次に、図3c及び図5cに示すように、第1の配線101を形成する工程において、CMP法により、第1の層間絶縁層103a上の不要なCuなどを除去し、第1の配線溝101z内にのみ、主層101a及びバリアメタル層101bで構成される第1の配線を形成する。このとき、第1の配線の主層101aは、底面と側面をバリアメタル層101bで被覆されるが、上面はCuが露出された状態である。次に、図3d及び図5dに示すように、第1の電極102を形成する工程において、第1の配線101及び第1の層間絶縁層103a上に例えば白金層をスパッタで形成した後、所望のマスクを用いて白金層をエッチングし、白金で構成された第1の電極102を形成する。第1の電極102は、第1の配線の第1の領域101Aを被覆するように形成する。これにより、メモリセルホール104を形成するときのエッチングダメージや酸素が第1の配線101の主層101aに入るのを防止することができる。また、複数のメモリセルホール104が第1の電極102を共有するように、複数のメモリセルホール104に跨って第1の電極102をライン状に形成する図1参照。このようなライン形状を用いることで、メモリセルホール毎に個別に形成するドット形状に比べて、白金層を第1の電極102にパターニングする際のフォトレジストパターンの面積を大きく取れるので、白金層とフォトレジストとの密着性を確保しやすくなる。そのために、最小加工寸法も小さくすることができる。次に、図3e及び図5eに示すように、メモリセルホール104を形成する工程において、第1の電極102を被覆して全面にシリコン酸化膜で構成された第2の層間絶縁層103bを形成して表面を平坦化した後に、この第2の層間絶縁層103bを貫通して第1の電極102と接続するメモリセルホール104を形成する。次に、図3f及び図5fに示すように、第1の抵抗変化層105aを形成する工程において、無電解メッキ法により、メモリセルホール104の底部に露出した第1の電極102上にのみ選択成長するように金属ここでは、タンタルを用いたを形成する。この遷移金属を酸素雰囲気中400°C以上450°C以下で酸化してタンタル酸化物で構成される第1の抵抗変化層105aを形成する。第1の抵抗変化層105aは完全に酸化されるので、その酸素含有率は、化学量論的な組成を有するタンタル酸化物であるTa2O5に近い71atm程度である。また、ここでは、遷移金属から遷移金属酸化物に完全に酸化させるために、効率の良い熱酸化を用いた。次に、図4a及び図6aに示すように、第2の抵抗変化層105bを形成する工程において、第1の抵抗変化層105aより酸素含有率が低い第2の抵抗変化層105bのタンタル酸化物は、タンタルターゲットをアルゴンと酸素ガス雰囲気中でスパッタリングする、いわゆる、反応性スパッタリングで形成する。第2の抵抗変化層105bの酸素含有率が55atm前後になるよう、雰囲気中の酸素ガスの分圧を調整する。メモリセルホール104内を完全に充填するまで、スパッタリングで成膜し、その後に第2の層間絶縁層103b上の不要なタンタル酸化物をCMPで除去し、メモリセルホール104内にのみ第2の抵抗変化層105bを形成する。このような製造方法により、第2の抵抗変化層105bの形成時において、メモリセルホール104の底部にある第1の抵抗変化層105aに対する、エッチングガスとの反応、酸素還元のダメージ、及びチャージによるダメージ等が懸念されるエッチング工程を行わずに、抵抗変化層105を形成することができる。次に、図4bに示すように、引き出しコンタクトを形成する工程において、第2の層間絶縁層103bを貫通して第1の配線101に達するコンタクトホール107を形成する。更に、コンタクトホール内の全面に密着層上層チタン窒化物/下層チタン;それぞれは図示せずをスパッタリングで形成し、さらにタングステンをCVDで成膜して、CMPにより、第2の層間絶縁層103b上の不要なタングステンなどを除去し、コンタクトホール107内にのみ例えばタングステンと密着層で構成された導電プラグ108を形成する。最後に、図4c及び図6bに示すように、第2の配線106、引き出し配線109を形成する工程において、第2の層間絶縁層103b上に、メモリセルホール104内の第2の抵抗変化層105bを被覆する第2の配線106、及びコンタクトホール107内の導電プラグ108に接続する引き出し配線109を、所望のマスクでパターニングする。この第2の配線106、引き出し配線109は、例えば銅Cuにて構成する。以上の本実施の形態1に係る製造方法によれば、抵抗変化層の成膜後にドライエッチングによるパターンニング工程を用いないため、エッチングガスとの反応、酸素還元のダメージ、チャージによるダメージが懸念されるエッチングを原理的に回避して、抵抗変化層を形成することができる。また、メモリセルホールをエッチングで形成する場合にも貴金属で構成される第1の電極で第1配線の主層Cuが被覆されているので、プラズマダメージに曝されることがない。即ち、低電圧で安定して抵抗変化し、微細化に適した抵抗変化型不揮発性記憶装置及びその製造方法を提供することが可能となる。なお、第2の配線106及び引き出し配線109と導電プラグ108は、シングルダマシン工程、またはデュアルダマシン工程を用いて形成してもよい。[変形例]図7a、bは、本発明の実施の形態1の変形例に係る不揮発性記憶装置20の構成例を示す断面図である。図1の1A-1A’で示された1点鎖線部を矢印方向に見た断面図を図7aに示し、図1の1B-1B’で示された1点鎖線部を矢印方向に見た断面図を図7bに示す。本変形例の不揮発性記憶装置20の構成において、上述した実施の形態1の不揮発性記憶装置10との違いは、Pt等の貴金属材料で構成される第1の電極102が、上層の貴金属層102aと、下層の密着層102bとの積層構造になっている点である。貴金属材料は層間絶縁層材料と相互拡散及び界面での反応が起こりにくいので、貴金属材料の下層にある層間絶縁層材料に対する密着性が弱く、貴金属材料を全面に形成した時点で、下層の層間絶縁層材料との界面において剥離しやすい特性を有する。剥離が発生すると、第1の配線間で短絡が発生し、歩留低下が懸念される。第1の電極102へ密着層を導入することでその課題を解決できる効果が期待できる。ここでは、密着層として、TaN上層/Ta下層の積層構造を用いた。第1の電極102の密着層102bは、第1の配線101の第1の領域101Aにおける主層101aを完全に被覆するので、第1層間絶縁層103aに対する密着性が維持できる効果が得られる。さらに、密着層102bをバリアメタル層101bと同じ材料で構成することにより、主層101aの周囲を同一の材料で囲み、主層101aにかかるストレスを均一化してストレスマイグレーション耐性を向上させることができる。なお、第1層間絶縁層103a上の密着層102bは、図7bに示すように、第1の電極102がパターニングされる時に、上層の貴金属電極材料と共に除去される。実施の形態2[抵抗変化型不揮発性記憶装置の構成]図8a、bは、本発明の実施の形態2に係る抵抗変化型の不揮発性記憶装置30の構成例を示した断面図である。図8aは、図1の1A-1A’で示された1点鎖線部を矢印方向に見た断面図であり、図8bは、図1の1B-1B’で示された1点鎖線部を矢印方向に見た断面図である。ここで、本実施の形態1の不揮発性記憶装置10との違いは、以下の2点である。第1に、貴金属で構成された第1の電極102の端面と第1の配線101の端面が1B-1B’線の断面と垂直方向において同一面内にある点である図8b参照。第1の配線101のバリアメタル層101bが、第1の電極102の1B-1B’線の断面と垂直方向の端面を共有するように、第1の電極102と第1の配線101とが一体となって形成される。このため、バリアメタル層101bと第1の電極102の密着させる面積が大きくなってバリアメタル層101bと第1の電極102の密着性が向上し、より強固に第1の配線101の主層101aをストレスマイグレーションから保護することができる。第2に、第1の配線101は配線溝より上方にまで延長して形成されている点である。即ち、第1の配線の主層101aの部分の厚み方向の断面積が大きくなるので、配線抵抗をより低くすることができる。また、同様の配線抵抗を維持するのであれば、その分配線間ピッチを小さくすることができるので、微細化することも可能である。[抵抗変化型不揮発性装置の製造方法]次に、本実施の形態2に係る抵抗変化型不揮発性記憶装置の製造方法を説明する。図9、図10、図11及び図12は本実施の形態2に係る不揮発性記憶装置30の製造方法を示す断面図である。図9及び図10は、図1において1A-1A’の1点鎖線部を矢印方向に見た断面図、図11及び図12は、図1において1B-1B’の1点鎖線部を矢印方向に見た断面図である。これらを用いて、本実施の形態2の不揮発性記憶装置30の製造方法について説明する。図9a及び図11aに示す配線溝101zを形成する工程、図9b及び図11bに示す配線溝101z中にバリアメタル層101b’と例えばCuで構成されるメッキ層101a’を形成する工程は、実施の形態1の不揮発性記憶装置10の製造方法と同様なので、説明を省略する。次に、図9c及び図11cに示すように、第1の配線101を形成する工程において、CMPにより、第1の層間絶縁層103aおよびバリアメタル層101b’上の不要なCuのみを除去し、配線溝101z内にのみ主層101aを形成する。このとき、第1の配線の主層101aは、底面と側面をバリアメタル層101b’で被覆されるが、主層101aの上面はCuが露出された状態である。一方、バリアメタル層101bは除去せず、第1の層間絶縁層103a上に露出した状態で残す。これにより、配線溝101z上はバリアメタル層101b’と主層101aとが形成され、また、それ以外の第1の層間絶縁層103a上はバリアメタル層101b’が形成される。研磨スラリーを適切に選択することで、主層101aとバリアメタル層101b’との研磨選択比を向上させることができ、第1の層間絶縁層103a上のバリアメタル層101b’を確実に残すことが可能である。次に、図9d及び図11dに示すように、第1の電極102を形成する工程において、配線溝101z内の第1の配線の主層101a、及び第1の層間絶縁層103a上の一部のバリアメタル層101b’を被覆するように、例えば白金で構成される導電層を成膜し、所望のマスクを用いて白金で構成される第1の電極102をエッチングにて形成し、その際、不要なバリアメタル層101b’もオーバーエッチングにより、除去する。このように製造することで、第1の電極102と第1の層間絶縁層103aとの間に、密着層の働きを有するバリアメタル層101bが残存するので、第1の電極102が第1の層間絶縁層103aから剥離する懸念がない他の貴金属でも同様の効果を生じる。平面的には、図1に示すように、第1の電極102は、第1の配線の第1の領域101Aを被覆するように形成する。これにより、メモリセルホール104を形成するときのエッチングダメージが第1の配線の主層101aに入るのを防止することができる。なお、第1の電極102は、実施の形態1と同様に、第1の配線の第1の領域101Aの主層101aを被覆するとともにバリアメタル層101bと接するように、第1の領域101Aの主層101aの幅よりも大きな幅で形成する。これによる効果は、実施の形態1で述べた通りである。また、複数のメモリセルホール104が第1の電極102を共有するように、複数のメモリセルホール104に跨って第1の電極102をライン状に形成する。このようなライン形状を用いることで、メモリセルホール毎に個別に形成するドット形状に比べて、白金層を第1の電極102にパターニングする際のフォトレジストパターンの面積を大きく取れるので、白金層とフォトレジストとの密着性を確保しやすくなる。そのために、最小加工寸法も小さくすることができる。これ以降の図9e、f、図10aからc、及び図11e、f、図12a、bに示す、メモリセルホール104を形成する工程、第1の抵抗変化層105aを形成する工程、第2の抵抗変化層105bを形成する工程、引き出しコンタクトを形成する工程及び第2の配線106、引き出し配線109を形成する工程は、上述した実施の形態1の不揮発性記憶装置10の製造方法と同様なので、説明を省略する。実施の形態3図13a、bは、本発明の実施の形態3に係る抵抗変化型の不揮発性記憶装置40の構成例を示した断面図である。図13aは、図1の1A-1A’で示された1点鎖線部を矢印方向に見た断面図であり、図13bは図1の1B-1B’で示された1点鎖線部を矢印方向に見た断面図である。ここで、実施の形態1の不揮発性記憶装置10との違いは、抵抗変化素子の第1の抵抗変化層105aがメモリセルホール104の底部だけでなく、側壁にも形成されている点である。平面的に見ると、メモリセルホール104の内壁側壁に沿ってリング状に第1の抵抗変化層105aが形成されており、更にその内側に第2の抵抗変化層105bが形成されている。第1の抵抗変化層105aは第2の抵抗変化層105bよりも酸素含有率が高くなるように形成する。これにより、第1の抵抗変化層105aは第2の抵抗変化層105bに比べて相対的に高抵抗となるので、メモリセルホール104の側壁部に形成された第1の抵抗変化層105aを介してセル電流メモリセル内を流れる電流はほとんど流れない。すなわち、セル電流はその内側に形成された相対的に抵抗の低い第2の抵抗変化層105bに集中して流れるので、メモリセルホール104の中央付近の底部でより安定に抵抗変化を起こすことができる。このため、実施の形態1、2のように、メモリセルホール104の内壁には抵抗変化層105を形成しない場合に比べて、電流の流れる面積も小さくなるので、セル電流の低減、消費電力の低減効果がある。また、メモリセルホールの底部だけでなく側壁にも第1の抵抗変化層105aを配置することで、抵抗変化層をスパッタ、CVD法などで形成することができ、製造方法上も容易に実現できるというメリットがある。なお、抵抗変化型の不揮発性記憶装置40のその他の構成要素については、実施の形態1で述べた抵抗変化型の不揮発性記憶装置10と同様であるので、説明は省略する。また、製造方法については、抵抗変化層105の形成については上述した通りであり、これ以外については実施の形態1と同様であるので、説明を省略する。実施の形態4図14a、bは、本発明の実施の形態4に係る抵抗変化型の不揮発性記憶装置50の構成例を示した断面図である。図14aは、図1の1A-1A’で示された1点鎖線部を矢印方向に見た断面図であり、図14bは図1の1B-1B’で示された1点鎖線部を矢印方向に見た断面図である。ここで、実施の形態4に述べた不揮発性記憶装置40との違いは、第2の電極110がメモリセルホール104の上方に埋め込まれており、この第2の電極110に接続して第2の配線106が形成されている。このような構成とすることにより、第2の電極110をメモリセルホール内に埋め込んだ分20nm以上100nm以下だけ、第2の抵抗変化層105bの膜厚基板厚み方向の厚みを低減することができる。よって、第1の抵抗変化層105a及び第2の抵抗変化層105b中の電界が強くなるので、より低電圧での動作を可能とすることができる。また、第2の電極110としてタンタル窒化物を用いれば、タンタル窒化物はメモリセルホール104への埋め込みやすく、かつ標準電極電位が相対的に小さいことから、動作特性に優れた不揮発性記憶装置を容易に製造するために好適である。また、配線抵抗の上昇を抑制するためには、第2の配線106にCuを主成分とする導電材料を用いれば好適である。このように、第2の電極110及び第2の配線106の材料はそれぞれ用途別に選択することが可能である。なお、抵抗変化型の不揮発性記憶装置50のその他の構成要素については、実施の形態1で述べた抵抗変化型の不揮発性記憶装置10と同様であるので、説明は省略する。また、製造方法については、第2の電極110の埋め込み方法について上述の通りであり、これ以外については、実施の形態3と同じであるので、説明は省略する。実施の形態5[抵抗変化型不揮発性記憶装置の構成]図15a、bは、本発明の実施の形態5に係る抵抗変化型の不揮発性記憶装置60の構成例を示した断面図であり、図15aは、図1の1A-1A’で示された1点鎖線部を矢印方向に見た断面図、図15bは図1の1B-1B’で示された1点鎖線部を矢印方向に見た断面図である。図15a及びbに示すように、本実施の形態5の不揮発性記憶装置60は、第1の配線101が形成された基板100と、この基板100上に第1の配線101間に形成された第1の層間絶縁層103aと、第1の配線101と第1の層間絶縁層103a上に形成された第2の層間絶縁層103bと、第1の配線の第1の領域101Aを被覆するように形成された第1の電極102を有している。また、第1の配線101は、例えばCuから構成される主層の101aとバリアメタル層101bとで構成される。更に、第2の層間絶縁層103bを貫通して形成され、第1の配線101の第2の領域101Bに接続されたコンタクトホール107を有している。そして、メモリセルホール104の底部及び側壁には、第1の電極102と接して、第1の抵抗変化層105a膜厚は1nm以上10nm以下が、その上方には第2の抵抗変化層105bが形成され、両者でメモリセルホール104が充填されている。メモリセルホール103の上方には凹部深さが20nm以上100nm以下が設けられ、その凹部に、第1の抵抗変化層105a及び第2の抵抗変化層105bを被覆するように、第2の電極110が埋め込み形成されている。更に、第2の層間絶縁層103b上には、シリコン酸化膜で構成される第3の層間絶縁層103cが形成されている。この第3の層間絶縁層103cに形成された配線溝の底部と側壁には、第2の電極110を被覆するように半導体層106cが形成されている。また、この第2の電極110上の半導体層106cを少なくとも被覆するように、導電性のバリアメタル層106bダイオードの電極を兼ねる、更に主層106aが形成される。半導体層106c、バリアメタル層106b、主層106aにて、第2の配線106が構成される。一方、第2の層間絶縁層103b中に形成されたコンタクトホール107には、密着層として機能するバリアメタル層109bと、その内部を充填された主層109aが形成されている。その上部の配線溝には、半導体層109c、バリアメタル層109b、主層109aで構成される引き出し配線109が形成されている。引き出し配線109とコンタクトホール107を接続する開口部では、オーミックコンタクトがとれるように半導体層109cは除去されており、バリアメタル層109bと主層109aとが引き出し配線109とコンタクトホール内とで一体として形成されている。抵抗変化素子は、第1の電極102、第1の抵抗変化層105a、第2の抵抗変化層105b、第2の電極110から構成され、ダイオード素子は第2の電極110、半導体層106c、バリアメタル層106bから構成される。このような構成とすることにより、抵抗変化素子をメモリセルホール104の底部に埋め込むことに加えて、第2の電極110及び導電性のバリアメタル層106bに挟まれた半導体層106bで構成される双方向ダイオードをメモリセルホールの上部に形成することができる。この双方向ダイオードは、抵抗変化素子に、異なる極性の電圧印加により抵抗変化が生じるバイポーラ型の抵抗変化素子を用いた場合でも、印加電圧の正または負の領域のダイオードの閾値電圧以上または以下の領域において、ダイオードをオンさせることができる。これにより、トランジスタ等のスイッチング素子を配することなく、大容量高集積化が可能な抵抗変化型の不揮発性記憶装置を実現できる。また、第1の電極102に接続して、第2の抵抗変化層105bよりも酸素含有率の高い第1の抵抗変化層105aをメモリセルホール104の底部に配置し、その上部に酸素含有率の低い第2の抵抗変化層105bを配置する。これにより、第1の電極102の界面領域で確実に抵抗変化をさせることができ、抵抗変化する極性が常に安定することで、安定なメモリ特性を持つ抵抗変化素子を得ることができる。更に、上述のダイオード素子の構成において、バリアメタル層106bと半導体層106cの接触面積は、第2の電極110と半導体層106cの接触面積に比べて大きくなるので、第2の電極110の周囲にまで電気力線が広がって、電流の駆動能力を高くすることができる。以上により、安定に抵抗変化を起こすのに必要な電流を十分確保することができる。ここで、ダイオード素子の構成は、例えば、第2の電極110及びバリアメタル層106bとしてタンタル窒化物TaN、半導体層106cとしては例えば窒素欠損型シリコン窒化膜SiNz、0<z<0.85を用いる。タンタル窒化物の仕事関数は4.76eVであり、シリコンの電子親和力3.78eVより十分高いので、界面でショットキーバリアが形成され、双方向にダイオード特性を有するMSMダイオードMetal-Semiconductor-Metaldiodeを実現することができる。これに加えて、タンタル窒化物で構成される第2の電極110は抵抗変化素子の上部電極でもあり、抵抗変化素子の抵抗変化を起こさせない電極として、第1の電極102と比較して標準電極電位が低い材料であることは、前述した通りである。また、Cuで構成される第2の配線106のシード層Cuで構成、図示せずとの相性が良い密着性が良いという特性も有する。なお、抵抗変化型の不揮発性記憶装置60のその他の構成要素の代表例については、抵抗変化型の不揮発性記憶装置10と同様であるので、説明は省略する。[抵抗変化型不揮発性装置の製造方法]次に、本実施の形態5に係る抵抗変化型不揮発性記憶装置の製造方法を説明する。図16、図17及び図18は本実施の形態5に係る不揮発性記憶装置60の製造方法を示す断面図である。いずれも、図1の1A-1A’の1点鎖線部を矢印方向に見た断面図である。これらを用いて、本実施の形態5に係る不揮発性記憶装置60の製造方法について説明する。なお、図16aより前の工程は、図4aからd、図6aからdと同様であるので、説明を省略する。図16aに示すように、メモリセルホール104を形成する工程において、第1の電極102を被覆して全面にシリコン酸化膜で構成される第2の層間絶縁層103bを形成する。そして、この第2の層間絶縁層103bの表面を平坦化した後に、この第2の層間絶縁層103bを貫通して第1の電極102と接続されるメモリセルホール104を形成する。次に、図16bに示すように、抵抗変化層105を形成する工程において、最初に、タンタルターゲットをアルゴンと酸素ガス雰囲気中でスパッタリングする、いわゆる、反応性スパッタリングによりメモリセルホール104の底部、側壁部及び第2の層間絶縁層103b上に第1の抵抗変化層105a’としてのタンタル酸化物を成膜する。続いて、第1の抵抗変化層105a’よりも酸素含有率が低い第2の抵抗変化層105b’のタンタル酸化物は、同様に反応性スパッタリングで、メモリセルホール104内を完全に充填するまで、スパッタリングで成膜する。ここでは、アルゴン34sccm、酸素24sccm、パワー1.6kWの条件で、酸素含有率71atm程度の第1の抵抗変化層105a’を形成し、アルゴン34sccm、酸素20.5sccm、パワー1.6kWの条件で、酸素含有率55atm程度の第2の抵抗変化層105b’を形成する。ここでは、スパッタ法を用いるが、微細ホールへの埋め込み特性が良好なCVD法やALD法を用いてもかまわない。次に、図16cに示すように、抵抗変化層105を形成する工程において、第2の層間絶縁層103b上の不要なタンタル酸化物をCMPで除去し、メモリセルホール104内にのみ第1の抵抗変化層105a、第2の抵抗変化層105bを形成する。これにより、図16b及びcで示したように、メモリセルホール104の底部での第2の抵抗変化層105bの形成時において、エッチングガスとの反応、酸素還元のダメージ、及びチャージによるダメージ等が懸念されるエッチング工程を行わずに、抵抗変化層105を形成することができる。次に、図16dに示すように、第2の層間絶縁層103b中の凹部110’を形成する工程において、メモリセルホール104中の底部及び側壁に形成された第1の抵抗変化層105aとその内部に埋め込み形成された第2の抵抗変化層105bを有する下地に対して、第1の抵抗変化層105a及び第2の抵抗変化層105bが第2の層間絶縁層103bと比較して選択的にエッチングされる条件でエッチバックを行う。これにより、メモリセルホール104に凹部110’を形成する。凹部の深さは20nm以上100nm以下程度である。また、エッチバックを用いて凹部110’を形成する代わりに、図16cの工程の延長として、更にCMPのオーバー研磨を実施し、凹部110’を形成してもかまわない。この場合は、第2の層間絶縁層103bを積層構造として、上層側にCMPで研磨されにくいシリコン窒化膜を配するのがより好ましい。シリコン窒化膜は、遷移金属酸化物で構成される第1の抵抗変化層105a、第2の抵抗変化層105bが研磨される条件では研磨されにくく、凹部110’が形成しやすくなるからである。次に、図17aに示すように、第2の電極110を形成する工程において、メモリセルホール104の凹部110’を被覆して全面にタンタル窒化物を形成した後に、第2の層間絶縁層103b上の不要なタンタル窒化物をCMPで除去し、メモリセルホール104内にのみタンタル窒化物で構成される第2の電極110を形成する。ここで、タンタル窒化物は、タンタルターゲットをアルゴンと窒素ガス雰囲気中でスパッタリングする、いわゆる、反応性スパッタリングにより形成する。次に、図17bに示すように、第3の層間絶縁層103cを形成する工程において、第2の層間絶縁層103b上にシリコン酸化膜で構成される第3の層間絶縁層103c膜厚100nm以上300nm以下を成膜する。次に、図17cに示すように、配線溝106’及び109’を形成する工程において、第3の層間絶縁層103cを所望のマスクでパターニングして、後の第2の配線106、引き出し配線109などを埋め込むための配線溝106’及び109’を形成する。このとき、配線溝106’の底部には、第2の電極110が露出される。次に、図17dに示すように、半導体層111を形成する工程において、第2の電極110が露出した配線溝106’及び引き出し配線を埋めるための配線溝109’を含む全面に、窒素欠損型のシリコン窒化膜で構成される半導体層111を形成する。窒素欠損型のシリコン窒化膜は、シリコンターゲットをアルゴンと窒素ガス雰囲気中でスパッタリングする、いわゆる、反応性スパッタリングで形成する。その窒素含有率は25atm以上40atm以下とする。次に、図18aに示すように、コンタクトホール107を形成する工程において、配線溝109’中に形成された半導体層111及び第2の層間絶縁層103bを貫通して第1の配線101と接続するコンタクトホール107を形成する。次に、図18bに示すように、第2の配線106及び引き出し配線109を形成する工程において、配線溝106’、109’上、及び第2の層間絶縁層103b上の半導体層111及びコンタクトホール107を被覆して全面にタンタル窒化物で構成されるバリアメタル層112を形成する。続いて、配線溝106’、109’、コンタクトホール107を充填するようにCuで構成されるメッキ層113を形成する。最後に、図18cに示すように、第2の配線106、引き出し配線109を形成する工程において、第3の層間絶縁層103c上の不要なCu、タンタル窒化物、窒素欠損型シリコン窒化膜をCMPで除去し、配線溝106’内にのみ窒素欠損型シリコン窒化膜で構成される半導体層106c、タンタル窒化物で構成されるバリアメタル層106b、及び主層106aで構成される第3の配線106を形成する。その一方で、コンタクトホール107、配線溝109’には、密着層としての役割を果たすタンタル窒化物で構成されるバリアメタル層109b、主層109aで構成される引き出し配線109が形成される。このような製造方法とすることにより、抵抗変化素子は、第1の電極102、第1の抵抗変化層105a、第2の抵抗変化層105b、第2の電極110から構成され、第1の電極102の界面領域で確実に抵抗変化をさせることができ、抵抗変化する極性が常に安定することで、安定なメモリ特性を得ることができる。また、MSMダイオード素子は、第2の電極110、半導体層106c、バリアメタル層106bで構成され、双方向ダイオードであるMSMダイオードをメモリセルホールの上部に形成することができるので、トランジスタ等のスイッチング素子を配すること必要がない。以上により、微細化に適したホール埋め込み型で大容量高集積化が可能な抵抗変化型の不揮発性記憶装置を実現できる。実施の形態6図19は、本発明の実施の形態6に係る抵抗変化型の不揮発性記憶装置70の構成例を示した断面図である。本発明の実施の形態6に係る抵抗変化型の不揮発性記憶装置70は、本発明の実施の形態5に係る抵抗変化型の不揮発性記憶装置60を3次元的に多層化したものである。具体的には、第1の電極102、第2の層間絶縁層103b、第3の層間絶縁層103c、第2の配線106、引き出し配線109、メモリセルホール104の中に埋め込まれた抵抗変化層105および第2の電極110を1つの構成単位である第1のメモリセル層121とする。そして、この第1のメモリセル層121の上に、さらに第1のメモリセル層121と同様の構成を、第2のメモリセル層122から第4のメモリセル層124まで3層積層したものである。本実施形態では第1のメモリセル層121から第4のメモリセル層124までの4層のクロスポイント型のメモリ構造であるが、大容量メモリの実現のために更に多層化することも可能である。以上のような多層化した構成とすることにより、クロスポイント型メモリ部の配線間の接続を立体的に最短距離で互いに接続することができ、高信頼性高集積の不揮発性半導体記憶装置を実現することができる。抵抗変化特性を示す動作事例以下に、上述した各実施の形態において、一例として、抵抗変化層105にタンタル酸化物膜厚は約50nmを用いた抵抗変化素子が、良好な抵抗変化特性を示すことを確認した実験の結果について述べる。第1の実験として、実施の形態の不揮発性記憶装置に含まれる抵抗変化素子に対応する平行平板型の抵抗変化素子を評価用に単体で作製し、その抵抗変化特性を評価した。図20aは、第1の実験で作製した平行平板型簡易構造の抵抗変化素子の構成図、bは抵抗変化素子の電流-電圧特性を示したグラフ、cは抵抗変化素子の電気パルスによる抵抗変化を示したグラフである。ここで、第1の抵抗変化層105aは膜厚5nm、酸素含有率71atm、第2の抵抗変化層105bは膜厚45nm、酸素含有率60atmの積層構造のタンタル酸化物膜を用いた。また、第1電極102はPt、第2電極110はTaNを用いた。素子の直径は、0.5μmである。図20aに示すように、第1の電極102上に第2の抵抗変化層105bより酸素含有率が高い第1の抵抗変化層105a、酸素含有率が低い第2の抵抗変化層105bがこの順で形成され、更にその上に第2の電極110が形成されている。このような構成をした抵抗変化素子において、図20bに示すように、第1の電極102に正の電位を印加第2の電極110の電位を基準にしたときに第1の電極102に正の電圧を印加した場合には、A点で低抵抗状態から高抵抗状態へ変化する。このときの抵抗変化開始電圧は0.9V程度である。次に、この状態から第1の電極102に負の電位を印加第2の電極110の電位を基準にしたときに第1の電極102に負の電圧を印加していくと、C点で高抵抗状態から低抵抗状態へ変化する。このときの抵抗変化開始電圧は-0.7V程度である。このように、抵抗変化素子は、極性の異なる電圧を印加されることで、高抵抗状態と低抵抗状態の2つの状態の間を遷移する抵抗変化特性を示す。また、図20cは、第1の電極102と第2の電極110の間に、パルス幅が100nsで、第2の電極110を基準として第1の電極102に1.5Vと-1.2Vの電圧を有する電気的パルスを交互に印加した時の抵抗の測定結果である。この場合、1.5Vの電圧の電気パルスを印加することで抵抗値は1200Ω以上1500Ω以下程度となり、-1.2Vの電圧の電気パルスを印加した場合は150Ω程度となり、約1桁の抵抗変化を示すことがわかる。なお、上記においては、遷移金属酸化物層はタンタル酸化物の積層構造で説明したが、タンタル酸化物以外の、例えば、ハフニウムHf酸化物の積層構造やジルコニウムZr酸化物等の他の遷移金属酸化物の積層構造であってもよい。次に、第2の実験として、上述したタンタル酸化物で構成された抵抗変化層105をメモリセルホール内に形成したホール型の抵抗変化素子を評価用に単体で作製し、その抵抗変化特性を評価した。図21a、図22aは、第2の実験で作製したホール型の抵抗変化素子の断面図、図21b、図22bは抵抗変化素子の電気パルスによる抵抗変化を示したグラフである。図21a、図22aに示すように、第1の電極102である白金Pt上に酸素含有率が高い第1の抵抗変化層105aであるTa2O5、酸素含有率が上記第1の抵抗変化層Ta2O5よりも低い第2の抵抗変化層105bであるTaOxがホール内にこの順で形成され、更にその上に第2の電極110として窒化タンタルTaNが形成されている。図21aと図22aの違いは、ホール半径の違いであり、前者が260nmφ、後者が500nmφである。図21b、図22bは、第1の電極102と第2の電極110の間に、パルス幅が100nsで、第1の電極を基準として第2の電極に1.5Vと-2.0Vの電圧を有する電気的パルスを交互に印加した時の抵抗の測定結果である。図21bの場合は、1.5Vの電圧の電気パルスを印加することで抵抗値は約20000Ω程度となり、-2.0Vの電圧の電気パルスを印加した場合は約100000Ω程度となり、約1桁の抵抗変化を示すことがわかる。また、図22bの場合も、1.5Vの電圧の電気パルスを印加することで抵抗値は約2500Ω程度となり、-2.0Vの電圧の電気パルスを印加した場合は約30000Ω程度となり、約1桁の抵抗変化を示すことがわかる。以上の実験の結果から、一例として、抵抗変化層105にタンタル酸化物を用いた抵抗変化素子が、良好な抵抗変化特性を示すことが確認できた。実施の形態の不揮発性記憶装置の抵抗変化素子に、例えばこの実験で用いた抵抗変化素子の構成を採用することで、良好な抵抗変化特性を示す不揮発性記憶装置が実現できることが確かめられた。