半導体素子と、少なくとも表面の主元素をCuとする基板と、前記半導体素子より小さな形状のZnAl共晶はんだチップと、をそれぞれ準備する工程と、前記半導体素子と前記基板とをそれぞれの接合面が対向するように配置して、これら基板と半導体素子との間に前記ZnAl共晶はんだチップを挟む工程と、前記基板と前記半導体素子との間に挟んだ前記ZnAl共晶はんだチップに荷重をかけながら昇温して、前記ZnAl共晶はんだチップを融解させてZnAlはんだ層を形成する工程と、前記ZnAlはんだ層に荷重をかけながら降温する工程と、を備える半導体装置の製造方法。前記降温する工程は、前記ZnAlはんだ層の共析温度直下の温度で保温または徐冷する工程を含む請求項1に記載の半導体装置の製造方法。前記荷重は、0.1g/mm2以上である請求項1又は2に記載の半導体装置の製造方法。前記ZnAl共晶はんだチップの最大融解温度は、前記ZnAl共晶はんだチップの液相線温度以上、420°C以下である請求項1~3のいずれか一項に記載の半導体装置の製造方法。前記最大融解温度に保持する時間は5分以下である請求項4に記載の半導体装置の製造方法。半導体素子と基板との間にZnAlはんだ層を挟持した半導体装置において、前記ZnAlはんだ層全体に占める共晶相組織の含有率が20以下である半導体装置。前記半導体素子が、炭化珪素SiC、窒化ガリウムGaN、ダイヤモンドCを含むワイドバンドギャップ半導体を基体とした半導体素子である請求項6に記載の半導体装置。しかしながら、本願発明者らが上記特許文献1に開示された接合方法でパワー半導体素子と基板との接合を試みたところ、接合強度が大きくばらつくことが確認された。本発明の目的は、半導体素子と基板との接合強度のばらつきを抑制し、得られる製品の歩留まりを向上させることである。本発明は、半導体素子と表面の主元素をCuとする基板との間に挟んだZnAl共晶はんだに荷重をかけながら昇温して融解させたのち、荷重をかけながら降温することによって、上記目的を達成する。本発明によれば、ZnAl共晶相組織がZnAl共析相組織へと変化し、ZnAlはんだ層はZnAl共晶相が少なく、Zn相及びZnAl共析相が多い組織になる。これにより、相界面における応力差が抑制され、その結果、接合強度のばらつきが抑制され、得られる製品の歩留まりが向上する。本発明の一実施の形態に係る半導体装置の構造を、図1の断面図を参照して説明する。図1に示す半導体素子1/ZnAlはんだ層3/基板2の構造を本例の半導体装置と称する。なお、図1および図2は、本発明の理解を容易にするために模式的に示した図面であって、厚さと平面寸法との関係や各層の厚さの比率などは誇張して記載している個所もある。また、以下の説明においては、半導体素子としてSiCパワー素子を使用し、基板としてSiNセラミック板の両面にCu板を貼り付けた基板を使用した場合を例にして本発明を具体的に説明するが、これは一例であって、半導体素子としてはGaN素子、ダイヤモンド素子、ZnO素子等の他のワイドバンドギャップ半導体素子や高温用途を目的としたSi半導体素子SOI素子やセンサ素子でも等しく適用できる。また、基板がSiNセラミック板に貼り付けたCuに限られず、他の種類のセラミック基板に貼り付けたCu基板でもよいし、他の種類のセラミック基板Al2O3やAlNなどや絶縁体に貼り付けたCu以外の金属基板AlやCuMoなどでもよく、さらには、CuまたはCu以外の金属単体セラミック板や絶縁板なしからなる単純な金属板でもよい。符号1は炭化珪素SiCパワー半導体素子であって、裏面にはオーミックコンタクト11が形成され、オーミックコンタクト11の表面には、はんだの濡れ性の改善、はんだの侵入の防止、付着力の向上などを目的として実装電極12が被覆されている。実装電極12は、たとえばTi/Ni/Ag積層蒸着膜Tiがオーミックコンタクト11に接触し、Agが最表面となる層構造を挙げることができる。符号2は基板である。本例の基板2は、SiNセラミック板20の少なくとも片面にCuやAl等の金属板21をロウ付け等で貼り付けた構造とされている。金属板21の表面は、はんだに対して濡れ性、接着性、バリヤ性を備えた金属、たとえば、NiやPt、Pdかこれらを含む金属膜22で覆われている。さらに金属膜22の表面には、厚さ20nm~200nmのCuを主要元素とするCu系金属膜23が被膜形成されている。前記半導体素子1と基板2との間には、ZnAlはんだ層3が挟持されている。本例のZnAlはんだ層3のZnとAlとの組成は、共晶組成Al濃度=5質量、あるいは、ほぼ共晶組成Al濃度=5±2質量以内であることが好ましい。また、ZnAlはんだ層3には、はんだ材の硬さ、接合時の濡れ性、融液の粘度を改善するために、Ge、Pその他の元素を微量1質量以下含んでもよい。本発明の半導体装置では、ZnAlはんだ層3の厚さは特に限定されないが、実用上は概ね100μm以下であることが好ましく、より好ましくは50μm以下、最も好ましくは30μm以下である。本例のZnAlはんだ層3の組成は、共晶組成あるいはほぼ共晶組成であるにも拘わらず、その組織構造には共晶組織を全く含有しないか、含有していても20以下であるというのが本例に係るZnAlはんだ層3の構造的特徴である。この点については後述する。次に、上記構造の半導体装置の製造方法を説明する。まず、以下の仕様の前駆材料A~Cを用意する。前駆材料Aは、上述した図1に示す炭化珪素SiC製のパワー半導体素子1である。市販されている炭化珪素SiCパワー半導体素子1は事実上ほとんど図1に示す構造であるから、これらを用いる限り本発明を実施するために特段の改変は必要としない。前駆材料Bは、上述した図1に示す基板2である。基板2の表面に配設したCuは、融解したZnAlはんだのZn成分と合金化しやすい性質がある。このため、融解したZnAl共晶はんだが濡れ広がるのを促進して、リフロー時間の短縮化に貢献すると同時に、形成されたZnAlはんだ層3の厚さを薄化させる作用がある。なおこの基板2は広く市販されているから入手はいたって容易である。前駆材料Cは、共晶組成Al濃度=5質量あるいはほぼ共晶組成Al濃度=5±2質量以内に調製されたチップ状のZnAlはんだチップ3’である。ZnAlはんだチップ3’の寸法は、上記半導体素子1のダイの寸法より小さくする。本例においては、ZnAlはんだチップ3’の厚さは好ましくは50μm以下、より好ましくは30μmである。なお、ZnAlはんだチップ3’は接合前に大気に晒されているので自然酸化膜が当然表面に形成されている。しかし、本例においては、このようなZnAlはんだチップ3’であっても半導体装置を問題なく製作することができる。前駆材料A~Cの準備ができたら、アセトンやイソプロピルアルコールなどの溶剤を用いて有機洗浄を行い、これら前駆材料の表面に付着している汚染物を除去する。続いて、前駆材料A~Cを減圧リフロー装置に設置する。減圧リフロー装置は5ミリバール程度まで減圧できる排気能力を有し、純度99.99以上の不活性ガス窒素やアルゴンガスが導入可能に構成されている。図2は減圧リフロー装置の試料室リフロー台30が置かれているチャンバに設置された前駆材料A~Cを示す断面図であって、同図に示すように、リフロー台30の上に基板2を置き、基板2の上の接合させるべき部位に照準させてZnAlはんだチップ3’と接合面を下に向けた半導体素子1を重ね合わせ、その上に荷重部材31を置く。ここで本例の半導体装置の製造に極めて重要なポイントがある。第1のポイントは、ZnAlはんだチップ3’の置き方である。ZnAlはんだチップ3’と半導体素子1とを重ね合わせた時、ZnAlはんだチップ3’が半導体素子1の外周よりはみ出さないように置くことが肝要である。ZnAlはんだチップ3’の寸法を半導体素子1の寸法より小さくして、半導体素子1の外周にはみ出さないように置いて荷重をかけつつ融解させると、ZnAlはんだ融液を包んでいるZnやAlの自然酸化膜の包皮が一瞬で粉砕し、融液と基板2および融液と半導体素子1との接合反応を短時間にかつ再現性よく起こさせることができる。また、出来上がったZnAlはんだ層3を薄くかつ厚さを一定に制御することができる。第2のポイントは、静的荷重部材31を使うことである。本例においては良好な接合を形成するために、はんだ融解時に半導体素子1に穏やかな圧力を加える。必要な荷重は、好ましくは0.1g/cm2以上、より好ましくは0.3g/cm2以上である。たとえば、4mm2の半導体素子1に対しては、好ましくは0.4g以上、より好ましくは1.2g以上の荷重を用いればよい。特に、0.3g/cm2以上の荷重を適用した場合には、ZnAlはんだ層3の厚さが更に薄くなり、共晶相組織ができ難い性質を有する厚さである50μm以下にすることができる。上記準備ができたらリフロー工程を実行する。はじめに減圧リフロー装置の試料室の排気を行う。試料室内の圧力が5ミリバール以下になったら、不活性ガスを導入する。この操作を数回行い、試料室内の空気を不活性ガスで置換する。これにより、試料室は不活性ガスで充満することになる。そして、リフロー台30または試料室全体を加熱して、上記前駆材料群A~Cの温度を概ね200°Cに昇温し、約2分間この温度を保持する。このとき、蟻酸蒸気を含む不活性ガスを導入して汚染有機物の除去を促進してもよい。つづいて、不活性ガス導入を停止し、排気を再開して試料室を5ミリバール以下に減圧するとともに、リフロー台30または試料室全体をさらに加熱して、前駆材料群A~Cを、ZnAlはんだチップ3’の液相線温度~420°Cの温度領域で定められた所定の温度まで昇温させ、保持する。保持時間は長くとも5分あれば十分である。所定の温度を415°Cとする場合の典型的な保持時間は1分である。融点382°Cを超えるとZnAlはんだチップ3’は融液となって荷重部材31の荷重によって押し潰され、半導体素子1の周囲の基板2に放射状に濡れ拡がる。つぎに、試料室に不活性ガスを導入し、所定の圧力まで上昇したら、ただちにリフロー台30又は試料室全体の降温を開始する。ここで、温度がZnAl合金の共析温度275°Cを下回ったところで、温度を一旦保持するか徐冷しながら数分~数10分アニールすることが好ましい。このアニール工程はZnAlはんだ層3に含有される有害で熱的に不安定なZnAl共晶相組織をZnAl共析相組織とZn相組織に転換するのに効果的に作用する。換言すれば、アニール工程は、ZnAl共晶はんだ融液を急速凝固したとき発生する共晶相組織を消滅させる効果がある。ただし、リフロー時に0.3g/cm2以上の荷重部材31を用いる場合には、この転換は非常に短時間に進むので、このアニール工程を省略することができる。その後、リフロー台30または試料室全体を室温まで冷却すると、本例の半導体装置が完成する。さて、特許文献1に記載されたZnAl共晶はんだを用いた半導体装置は、接合強度が大きくばらつき、実用的なものを製造することが困難であった。本願発明者らは、これらの多数の不良サンプルを仔細に観察した結果、その理由をつぎのように解明するに至った。詳しく説明すると、ZnAl共晶はんだ3’を用いた半導体素子1/ZnAlはんだ層3/基板2のZnAlはんだ層3には、通常、高濃度のZnAl共晶相組織が形成されていて、図3の断面SEM走査電子顕微鏡写真に示すように、この共晶相組織真珠貝の貝殻の縞のように見える領域と他の組織、すなわちZn相組織白い一様なコントラストの領域とZnAl共析相組織小さな黒いコントラストの点が分散している領域、との界面に無数のマイクロクラックが発生していた。そして、共晶相組織の含有率が20を越えるようになると、マイクロクラックが急速に連なって、共晶相組織の界面に大きなクラックが走りやすくなり、その結果、接合強度が著しく低下するようになる。このクラックの走り方がばらつくので、接合強度もばらつくものと推察される。これは、通常、複数の組織が存在するため、その界面において応力差が生じ、結果としてマイクロクラックが発生すると考えられる。そこで、ZnAl共晶相組織の形成を20以下にすればよいと着想した本発明者等は実行可能な製造方法を探究し、上述した製造方法でこのような構造を実際に形成することに成功するとともに、上記組織構造とすることにより、十分な接合強度の半導体装置が製造できることを確認した。図4は、上述した本例の製造方法により作製した炭化珪素半導体素子1/ZnAlはんだ層3/基板2のZnAlはんだ層3の断面SEM写真である。図示するサンプルのZnAlはんだ層3は、Zn相組織とZnAl共析相組織だけから構成され、共晶相組織は全く含まれないことが分かる。なお、この写真はZnAlはんだ層3の厚さを50μm以下にしたサンプルの典型的な断面SEM写真であるが、ZnAlはんだ層3の厚さを50μmより厚くしたサンプルも基本的にこの写真と同じ断面構造はんだ層3の厚みが厚い点だけ相違を有していることが確認された。併せて、本例の炭化珪素半導体素子1/ZnAlはんだ層3/基板2の構造を有する半導体装置の接合強度をダイシェアせん断試験で評価した。このときの炭化珪素半導体素子1のサイズは2×2mm2であった。図5は、横軸の試験温度を室温から300°Cまで変化させて接合強度を測定し、得られた接合強度の平均値を試験温度に対してプロットしたグラフである。同図から分かるように、室温の接合強度平均値は約120MPaであり、この値は半導体装置の接合強度に関して定められた国際規格IEC60749-19の約20倍に相当する極めて良好な値である。また、同図から分かるように、試験温度が上昇するにつれて接合強度は徐々に低下するものの、300°Cにおいても、依然、規格の約7倍の強度を有していることが確認された。以上のとおり、本例の半導体装置のはんだ層3は、ZnAl共晶はんだで構成したので、その融点=液相線温度=固相線温度=共晶温度は382°C付近と低く、その結果、420°C以下の温度×5分以内のはんだ付け処理で半導体装置を製造することができる。そして、このような短時間のはんだ付け処理で起こる半導体装置の劣化は無視できる程度である。すなわち、本例によれば、はんだ接合時に半導体装置が熱的に耐えられなくなり故障する不具合を抑制することができる。また、はんだ層3を周知の単純なZnAl共晶はんだで構成したので、特殊膜付加工の必要はなく、はんだ材を製造するためのコストの増大は生じない。すなわち、本例によれば、易還元金属Cu、Ag、Auを被覆させた特殊ZnAlはんだ材を製作する必要がなく、ZnAlはんだの製造原価も廉価なものとなる。さらに、本例によれば、図5に示すように、十分な接合強度を呈する半導体装置を製造することができる。特に、本例の接合工程は、雰囲気の酸素濃度に鈍感な接合工程であって、PbSnはんだの接合で普及している汎用減圧リフロー装置及びガスを用いて難なく達成することができる。その結果、防爆機能等を備えた基板加熱手段を装備した高度リフロー装置など、専用のリフロー装置は必要としない。本例によれば、ZnAlはんだ層3の厚さを好ましくは50μm以下、より好ましくは、30μm以下とすることで、ZnAlはんだ層3が非常に薄く形成され、その結果、ZnAlはんだ層3の熱伝導の熱抵抗が低減できるという効果を奏する。また本例によれば、少なくとも表面の主元素をCuとする基板2を採用することで、融解したZnAl共晶はんだが濡れ広がるのを促進して、リフロー時間の短縮化に貢献すると同時に、形成したZnAlはんだ層3の厚さを薄化させる作用がある。また本例によれば、半導体素子1より小さな形状のZnAl共晶はんだチップ3’を用い、静的荷重をかけつつ溶融するので、ZnAlはんだ融液を包んでいるZnやAlの自然酸化膜の包皮が一瞬で粉砕し、融液と基板2、融液と半導体素子1との接合反応を短時間にかつ再現性よく起こさせることができる。また、出来上がったZnAlはんだ層3を薄くかつ厚さを一定に制御することもできる。特に、半導体素子1より小さな形状のZnAl共晶はんだチップ3’を半導体素子1の外周からはみ出さないように設置することで、自然酸化膜の包皮の粉砕が均一に助長され、上述した効果がより高くなる。また本例によれば、組成がZnAl共晶組成又はほぼ共晶組成であるZnAl共晶はんだチップ3’に荷重をかけながら昇温して融解したのち降温することで、ZnAl共晶相組織がZnAl共析相組織へと変化し、ZnAlはんだ層はZnAl共晶相が少なく、Zn相及びZnAl共析相が多い組織になる。これにより、相界面における応力差が抑制され、その結果、接合強度のばらつきが抑制され、得られる製品の歩留まりが向上する。また本例によれば、降温時のZnAlはんだ層の共析温度直下の温度で保温または徐冷することにより、ZnAlはんだ層3に含有される有害で熱的に不安定なZnAl共晶相組織をZnAl共析相組織とZn相組織に転換するのに効果的に作用する。本例において、静的荷重を0.1g/mm2以上、好ましくは0.3g/mm2以上とすることでZnAlはんだ層3の厚さが更に薄くなり、共晶相組織ができ難い性質を有する厚さである50μm以下にすることができる。