それぞれスイッチング素子からなる複数の上アーム側スイッチング回路と、同じくそれぞれスイッチング素子からなると共に、前記上アーム側スイッチング回路よりスイッチング速度が低速の複数の下アーム側スイッチング回路と、前記上アーム側スイッチング回路と前記下アーム側スイッチング回路を駆動する制御手段とを備え、前記制御手段は、前記下アーム側スイッチング回路のオフから前記上アーム側スイッチング回路のオンまでの時間差である第一のデッドタイム時間が、前記上アーム側スイッチング回路のオフから前記下アーム側スイッチング回路のオンまでの時間差である第二のデッドタイム時間より大に設定することを特徴とするインバータ制御回路。第一のデッドタイム時間を、上アーム側スイッチング回路のスイッチング素子のスイッチング時間より大の値とし、第二のデッドタイム時間を、下アーム側スイッチング回路のスイッチング素子のスイッチング時間より大の値に設定することを特徴とする請求項1に記載のインバータ制御回路。それぞれスイッチング素子からなる複数の上アーム側スイッチング回路と、同じくそれぞれスイッチング素子からなると共に、前記上アーム側スイッチング回路よりスイッチング速度が高速の複数の下アーム側スイッチング回路と、前記上アーム側スイッチング回路と前記下アーム側スイッチング回路を駆動する制御手段とを備え、前記制御手段は、前記下アーム側スイッチング回路のオフから前記上アーム側スイッチング回路のオンまでの時間差である第一のデッドタイム時間が、前記上アーム側スイッチング回路のオフから前記下アーム側スイッチング回路のオンまでの時間差である第二のデッドタイム時間より小に設定することを特徴とするインバータ制御回路。第一のデッドタイム時間を、下アーム側スイッチング回路のスイッチング素子のスイッチング時間より大の値とし、第二のデッドタイム時間を、上アーム側スイッチング回路のスイッチング素子のスイッチング時間より大の値に設定することを特徴とする請求項3に記載のインバータ制御回路。制御手段は、パルス周期をカウントする三角波カウンタと、出力変調率と前記三角波カウンタの値を比較し正相パルス信号および負相パルス信号を出力する比較器と、第一のデッドタイム時間が設定され正相パルス信号をその時間遅延する機能を有した正相遅延タイマと、第二のデッドタイム時間が設定され負相パルス信号をその時間遅延する機能を有した負相遅延タイマとを含んだことを特徴とする請求項1~4のいずれか1項に記載のインバータ制御回路。上アーム側スイッチング回路と下アーム側スイッチング回路間から出力される電流の向きに応じて、前記上アーム側スイッチング回路と前記下アーム側スイッチング回路のスイッチング時間を補正することを特徴とする請求項1~5のいずれか1項に記載のインバータ制御回路。上アーム側スイッチング回路と下アーム側スイッチング回路間から電流が流れ出す方向に流れる場合、前記上アーム側スイッチング回路のスイッチング時間を、第一のデッドタイム時間と第二のデッドタイム時間の和の半分の時間増加させ、前記下アーム側スイッチング回路のスイッチング時間を、前記第一のデッドタイム時間と前記第二のデッドタイム時間の平均値の半分の時間減少させることを特徴とする請求項6に記載のインバータ制御回路。上アーム側スイッチング回路と下アーム側スイッチング回路間から電流が流れ込む方向に流れる場合、前記上アーム側スイッチング回路のスイッチング時間を、第一のデッドタイム時間と第二のデッドタイム時間の和の半分の時間減少させ、前記下アーム側スイッチング回路のスイッチング時間を、前記第一のデッドタイム時間と前記第二のデッドタイム時間の平均値の半分の時間増加させることを特徴とする請求項6に記載のインバータ制御回路。上アーム側スイッチング回路と下アーム側スイッチング回路を構成する2種類のスイッチング素子の内、より高速なスイッチング素子を、窒化ガリウムGaN半導体とし、より低速なスイッチング素子を、IGBTにより構成したことを特徴とする請求項1~8のいずれか1項に記載のインバータ制御回路。上アーム側スイッチング回路と下アーム側スイッチング回路を構成する2種類のスイッチング素子の内、より高速なスイッチング素子を、窒化ガリウムGaN半導体とし、より低速なスイッチング素子を、MOSFETにより構成したことを特徴とする請求項1~8のいずれか1項に記載のインバータ制御回路。吸引力を発生させるファンモータと、請求項1~10のいずれか1項に記載のインバータ制御回路を備え、前記ファンモータを前記インバータ制御回路で駆動することを特徴とする電気掃除機。しかしながら、このような従来のインバータ制御回路においては、上アームと下アームのスイッチング素子が異なるため、スイッチング時間が異なり、上アームと下アームの上下導通を防ぐためのデッドタイム時間は、スイッチング時間が遅い素子に合わせて、十分長い時間をとる必要があり、このため、デッドタイム時間が長くなり、それに伴い、インバータ制御回路の出力電圧の歪が増大し、負荷であるモータなどに流れる電流波形も歪が大きくなる、という課題があった。また、デッドタイム時間に起因して、出力電圧が歪むことに対する対策として、出力電圧を電流の流れる方向に合わせて補正する、いわゆるデッドタイム補正を行う場合においても、各スイッチング素子の特性が異なるため、正確なデッドタイム補正を行うことが困難であり、それによりインバータ制御回路の出力電圧の歪が増大し、負荷であるモータなどに流れる電流波形の歪が大きくなる課題もあった。本発明は、かかる点に鑑みてなされたものであり、上下アームにそれぞれ異なった種類のスイッチング素子を用いたインバータ制御回路において、その出力電圧を正確に制御することにより、負荷となるモータなどの効率向上を図ることができるインバータ制御回路及び、安価で、駆動効率が高く、動作の安定した電気掃除機を提供することを目的としている。上記従来の課題を解決するために、本発明のインバータ制御回路は、それぞれスイッチング素子からなる複数の上アーム側スイッチング回路と、同じくそれぞれスイッチング素子からなると共に、前記上アーム側スイッチング回路よりスイッチング速度が低速の複数の下アーム側スイッチング回路と、前記上アーム側スイッチング回路と前記下アーム側スイッチング回路を駆動する制御手段とを備え、前記制御手段は、前記下アーム側スイッチング回路のオフから前記上アーム側スイッチング回路のオンまでの時間差である第一のデッドタイム時間が、前記上アーム側スイッチング回路のオフから前記下アーム側スイッチング回路のオンまでの時間差である第二のデッドタイム時間より大に設定するもので、上アーム側に高速のスイッチング素子を、下アーム側に低速のスイッチング素子を使用したインバータ制御回路においても、確実に上下導通が回避されると共に、正確な電圧の出力が実現される。又、本発明のインバータ制御回路は、それぞれスイッチング素子からなる複数の上アーム側スイッチング回路と、同じくそれぞれスイッチング素子からなると共に、前記上アーム側スイッチング回路よりスイッチング速度が高速の複数の下アーム側スイッチング回路と、前記上アーム側スイッチング回路と前記下アーム側スイッチング回路を駆動する制御手段とを備え、前記制御手段は、前記下アーム側スイッチング回路のオフから前記上アーム側スイッチング回路のオンまでの時間差である第一のデッドタイム時間が、前記上アーム側スイッチング回路のオフから前記下アーム側スイッチング回路のオンまでの時間差である第二のデッドタイム時間より小に設定するもので、上アーム側に低速のスイッチング素子を、下アーム側に高速のスイッチング素子を使用したインバータ制御回路においても、確実に上下導通が回避されると共に、正確な電圧の出力が実現される。本発明の電気掃除機は、吸引力を発生させるファンモータと、請求項1~10のいずれか1項に記載のインバータ制御回路を備え、前記ファンモータを前記インバータ制御回路で駆動するもので、安価で駆動効率の高い、安定動作の電気掃除機が実現される。本発明のインバータ制御回路は、確実に上下導通が回避され、正確に電圧出力が実行され、安価で変換効率が高く、安定して負荷を駆動できるもので、また、そのインバータ制御回路を電気掃除機に用いることで、安価で駆動効率の高い、安定動作の電気掃除機を提供することができる。第1の発明は、それぞれスイッチング素子からなる複数の上アーム側スイッチング回路と、同じくそれぞれスイッチング素子からなると共に、前記上アーム側スイッチング回路よりスイッチング速度が低速の複数の下アーム側スイッチング回路と、前記上アーム側スイッチング回路と前記下アーム側スイッチング回路を駆動する制御手段とを備え、前記制御手段は、前記下アーム側スイッチング回路のオフから前記上アーム側スイッチング回路のオンまでの時間差である第一のデッドタイム時間が、前記上アーム側スイッチング回路のオフから前記下アーム側スイッチング回路のオンまでの時間差である第二のデッドタイム時間より大に設定するもので、上アーム側に高速のスイッチング素子を、下アーム側に低速のスイッチング素子を使用したインバータ制御回路においても、確実に上下導通が回避されると共に、正確な電圧の出力が実現される。第2の発明は、特に、第1の発明の第一のデッドタイム時間を、上アーム側スイッチング回路のスイッチング素子のスイッチング時間より大の値とし、第二のデッドタイム時間を、下アーム側スイッチング回路のスイッチング素子のスイッチング時間より大の値に設定するもので、上アーム側に高速のスイッチング素子を、下アーム側に低速のスイッチング素子を使用したインバータ制御回路においても、確実に上下導通が回避され、正確な電圧の出力が実現される。第3の発明は、それぞれスイッチング素子からなる複数の上アーム側スイッチング回路と、同じくそれぞれスイッチング素子からなると共に、前記上アーム側スイッチング回路よりスイッチング速度が高速の複数の下アーム側スイッチング回路と、前記上アーム側スイッチング回路と前記下アーム側スイッチング回路を駆動する制御手段とを備え、前記制御手段は、前記下アーム側スイッチング回路のオフから前記上アーム側スイッチング回路のオンまでの時間差である第一のデッドタイム時間が、前記上アーム側スイッチング回路のオフから前記下アーム側スイッチング回路のオンまでの時間差である第二のデッドタイム時間より小に設定するもので、上アーム側に低速のスイッチング素子を、下アーム側に高速のスイッチング素子を使用したインバータ制御回路においても、確実に上下導通が回避されると共に、正確な電圧の出力が実現される。第4の発明は、特に、第3の発明の第一のデッドタイム時間を、下アーム側スイッチング回路のスイッチング素子のスイッチング時間より大の値とし、第二のデッドタイム時間を、上アーム側スイッチング回路のスイッチング素子のスイッチング時間より大の値に設定するもので、上アーム側に低速のスイッチング素子を、下アーム側に高速のスイッチング素子を使用したインバータ制御回路においても、確実に上下導通が回避され、正確な電圧の出力が実現される。第5の発明は、特に、第1~4のいずれか一つの発明の制御手段は、パルス周期をカウントする三角波カウンタと、出力変調率と前記三角波カウンタの値を比較し正相パルス信号および負相パルス信号を出力する比較器と、第一のデッドタイム時間が設定され正相パルス信号をその時間遅延する機能を有した正相遅延タイマと、第二のデッドタイム時間が設定され負相パルス信号をその時間遅延する機能を有した負相遅延タイマとを含んだもので、三角波カウンタ101のカウントがアップ方向であるか、もしくはダウン方向であるかに従い、夫々の遅延時間は変更される。第6の発明は、特に、第1~5のいずれか一つの発明の上アーム側スイッチング回路と下アーム側スイッチング回路間から出力される電流の向きに応じて、前記上アーム側スイッチング回路と前記下アーム側スイッチング回路のスイッチング時間を補正するもので、負荷となる電流の向きに関わらず、上下アームのスイッチング素子のデッドタイム時間に起因する出力電圧の歪の低減が実現される。第7の発明は、特に、第6の発明の上アーム側スイッチング回路と下アーム側スイッチング回路間から電流が流れ出す方向に流れる場合、前記上アーム側スイッチング回路のスイッチング時間を、第一のデッドタイム時間と第二のデッドタイム時間の和の半分の時間増加させ、前記下アーム側スイッチング回路のスイッチング時間を、前記第一のデッドタイム時間と前記第二のデッドタイム時間の平均値の半分の時間減少させるもので、上下アームに使用するスイッチング素子の種類が異なる場合においても、負荷となる電流の向きがアーム間から電流が流れ出す方向に流れる場合においても、上下アームのスイッチング素子のデッドタイム時間に起因する出力電圧の歪の低減が実現される。第8の発明は、特に、第6の発明の上アーム側スイッチング回路と下アーム側スイッチング回路間から電流が流れ込む方向に流れる場合、前記上アーム側スイッチング回路のスイッチング時間を、第一のデッドタイム時間と第二のデッドタイム時間の和の半分の時間減少させ、前記下アーム側スイッチング回路のスイッチング時間を、前記第一のデッドタイム時間と前記第二のデッドタイム時間の平均値の半分の時間増加させるもので、上下アームに使用するスイッチング素子の種類が異なる場合においても、負荷となる電流の向きがアーム間に電流が流れ込む方向に流れる場合においても、上下アームのスイッチング素子のデッドタイム時間に起因する出力電圧の歪の低減が実現される。第9の発明は、特に、第1~8のいずれか一つの発明の上アーム側スイッチング回路と下アーム側スイッチング回路を構成する2種類のスイッチング素子の内、より高速なスイッチング素子を、窒化ガリウムGaN半導体とし、より低速なスイッチング素子を、IGBTにより構成したもので、安価で変換効率の高い、安定動作のインバータ制御回路が実現される。第10の発明は、特に、第1~8のいずれか一つの発明の上アーム側スイッチング回路と下アーム側スイッチング回路を構成する2種類のスイッチング素子の内、より高速なスイッチング素子を、窒化ガリウムGaN半導体とし、より低速なスイッチング素子を、MOSFETにより構成したもので、安価で変換効率の高い、安定動作のインバータ制御回路が実現される。第11の発明に係る電気掃除機は、吸引力を発生させるファンモータと、請求項1~10のいずれか1項に記載のインバータ制御回路を備え、前記ファンモータを前記インバータ制御回路で駆動するもので、安価で駆動効率の高い、安定動作の電気掃除機が実現される。実施の形態1本発明の第1の実施の形態に係るインバータ制御回路について、図1~5を用いて説明する。図1は、本実施の形態に係るインバータ制御回路の詳細構成を示す構成図である。図1において、2は、本実施の形態におけるインバータ制御回路で、交流電源1より供給される交流電力は、整流回路21と、平滑コンデンサ22により一旦、直流化され、インバータ部20に供給される。インバータ部20は、上アーム側のスイッチング素子23~25と、下アーム側のスイッチング素子26~28による直列回路を3相分有し、これら直列回路における上アームと下アームの相互接続点が、負荷であるモータ3に接続されて構成されている。制御手段29は、モータ3が所望の回転数で回転するような交流電力をインバータ部20が出力するように、スイッチング素子23~28のそれぞれのスイッチングを制御する。スイッチングの方法としては、素子の駆動パルスの時間幅により出力電圧を制御する、一般的なパルス幅変調PWM方式が用いられる。上アーム側のスイッチング素子23~25としては、非常に高速スイッチングが可能な窒化ガリウムGaN半導体デバイスが用いられる。一方、下アーム側のスイッチング素子26~28としては、上アーム側に比べると低速スイッチングのIGBT半導体デバイスが用いられ、しかも並列に還流ダイオード26a~28aが備えられている。このように上アームと下アームと異なった特性のスイッチング素子を使用し、夫々の特性に合わせたドライブ方式を用いることにより、安価な構成で、インバータ制御回路の高効率化を実現することができる。この制御手段29は、マイクロコンピュータによる制御回路により実現され、上アームおよび下アームのスイッチング素子23~28をドライブする駆動パルスを生成する。図2に、制御手段29内において上下アームの駆動パルスを生成する制御ブロックの1相分の構成を示す。また、図3に示す上下アームのスイッチングパルスのデッドタイムを同じ値とした従来の制御方法を適用した場合の、制御手段29内における上下アームの駆動パルスを生成するタイミング図に従って、その動作を説明する。制御手段29に構成される、パルスの周期となるキャリア周期に対して同一の周期を持つ三角波カウンタ101は、図3に示すように、初期値をデッドタイムカウンタ値とし、キャリア周期の半周期アップカウントした後、デッドタイムカウンタ値を減じた後、キャリア周期の半周期ダウンカウントする。三角波カウンタ101のカウンタ値は、比較器102に出力され、出力する変調率の値と比較される。カウンタ値と変調率が比較された結果、正相パルス信号、および負相パルス信号が出力される。このパルスは、正相パルスは、時刻t0からt1の間にON信号が、負相パルスは、それ以外の時間にON信号が出力される信号となる。その信号は、夫々に設けられた正相遅延タイマ103、負相遅延タイマ104に送られ、デッドタイム時間分パルス信号が遅延される。三角波カウンタ101のカウントがアップ方向であるか、もしくはダウン方向であるかに従い、夫々の遅延時間は変更される。三角波カウンタ101がアップ方向の場合には、図3の正相出力パルス信号のように、正相出力パルスがデッドタイム時間分遅延される。その際、負相出力パルス信号は、遅延されない。一方、三角波カウンタ101がダウン方向の場合には、図3の負相出力パルス信号のように、負相出力パルスがデッドタイム時間分遅延される。その際、正相出力パルス信号は、遅延されない。このようにして出力される正相出力パルス信号、および負相出力パルス信号により、素子駆動ドライバ105、106を通して、上アーム側のスイッチング素子23~25、下アーム側のスイッチング素子26~28が駆動される。このような動作がキャリア周期毎に実施されるものである。図4は、本実施の形態に係るインバータ制御回路2のスイッチング電圧波形を表す特性図である。このインバータ制御回路2においては、上アーム側のスイッチング素子23~25は、非常にスイッチングが高速であり、一方、下アーム側のスイッチング素子26~28は、上アーム側に比べるとスイッチングが低速である。従って、図4に示すように、下アーム側のスイッチング電圧はスイッチング時間Bのように比較的遅く変化し、また上アーム側のスイッチング電圧はスイッチング時間Aのように比較的早く変化する。従って、上下導通を回避するためには、デッドタイム時間を時刻t40からt41の間のデッドタイムA時間第一のデッドタイム時間、および時刻t42からt43の間のデッドタイムB時間第二のデッドタイム時間のように取ることが必要となる。従って、デッドタイムA時間は、デッドタイムB時間よりも大の時間を設定される。図5は、本実施の形態に係るインバータ制御回路2の制御手段29内における上下アームの駆動パルスを生成するタイミング図である。動作原理は、図3に示した従来のデッドタイム時間が上下アームで同一の場合の動作と同じであるので詳細は省くが、デッドタイムA時間は、デッドタイムB時間よりも大の値に設定される。三角波カウンタ101においては、初期値をデッドタイムAに対応したカウンタ値とし、キャリア周期の半周期アップカウントした後、デッドタイムAに対応したカウンタ値を減じた後、キャリア周期の半周期ダウンカウントされる。また、正相遅延タイマ103、および負相遅延タイマ104に設定される遅延時間は、それぞれ上記で述べたデッドタイムA時間、およびデッドタイムB時間に設定される。このような制御手段29を用いて、非常に高速な上アーム側のスイッチング素子23~25と、上アームに比べると低速な下アーム側のスイッチング素子26~28により構成されるインバータ回路が制御される。このように、本実施の形態におけるインバータ制御回路2においては、安価な構成で高効率であると共に、確実に上下導通が回避され、信頼性の向上、正確な電圧が出力される高性能化が実現される。実施の形態2図6は、本発明の第2の実施の形態に係るインバータ制御回路の詳細構成を示す構成図である。なお、上記第1の実施の形態におけるインバータ制御回路と同一部分には同一符号を付してその説明を省略する。図6において、本実施の形態におけるインバータ制御回路5において、交流電源4より供給される交流電力は、インバータ制御回路5に備えられた整流回路51、平滑コンデンサ52により一旦、直流化され、インバータ部40に供給される。インバータ部40は、上アーム側のスイッチング素子53~55と、下アーム側のスイッチング素子56~58による直列回路を3相分有し、これら直列回路における上アームと下アームの相互接続点が、負荷であるモータ6に接続されて構成されている。制御手段59は、モータ6が所望の回転数で回転するような交流電力をインバータ部40が出力するように、スイッチング素子53~58のスイッチングを制御する。スイッチングの方法としては、第1の実施の形態に係るインバータ制御回路2と同様にパルス幅変調PWM方式が用いられる。下アーム側のスイッチング素子56~58としては、非常に高速スイッチングが可能な窒化ガリウムGaN半導体デバイスが用いられる。一方、上アーム側のスイッチング素子53~55としては、下アームに比べると低速スイッチングのMOSFET半導体デバイスが用いられ、並列に還流ダイオード53a~55aが備えられる。このように上アームと下アームと異なった特性のスイッチング素子53~58を使用し、夫々の特性に合わせたドライブ方式を用いることにより、安価な構成で、インバータ制御回路5の高効率化を実現することができる。図7は、本実施の形態に係るインバータ制御回路5のスイッチング電圧波形を表す特性図である。このインバータ制御回路5においては、下アーム側のスイッチング素子56~58は、非常にスイッチングが高速であり、一方、上アーム側のスイッチング素子53~55は、下アームに比べるとスイッチングが低速である。従って、図7に示すように、上アームのスイッチング電圧は、スイッチング時間Aのように比較的遅く変化し、また下アームのスイッチング電圧は、スイッチング時間Bのように比較的早く変化する。従って、上下導通を回避するためには、デッドタイム時間を時刻t70からt71の間のデッドタイムA時間第一のデッドタイム時間を、時刻t72からt73の間のデッドタイムB時間第二のデッドタイム時間より小となるように取ることが必要となる。従って、デッドタイムA時間は、デッドタイムB時間よりも小の時間を設定される。図8は、本実施の形態に係るインバータ制御回路5の制御手段59内における上下アームの駆動パルスを生成するタイミング図である。動作原理は、図5に示した動作と同じであるので詳細は省くが、デッドタイムA時間は、デッドタイムB時間よりも小の値に設定される。三角波カウンタ101においては、初期値をデッドタイムAに対応したカウンタ値とし、キャリア周期の半周期アップカウントした後、デッドタイムAに対応したカウンタ値を減じた後、キャリア周期の半周期ダウンカウントされる。また、正相遅延タイマ103、および負相遅延タイマ104に設定される遅延時間は、上記で述べたデッドタイムA時間、およびデッドタイムB時間に設定される。このような制御手段59を用いて、非常に高速な下アーム側のスイッチング素子56~58と、下アームに比べると低速な上アーム側のスイッチング素子53~55により構成されるインバータ制御回路5が制御される。このように、本実施の形態におけるインバータ制御回路5においては、安価な構成で高効率であると共に、確実に上下導通が回避され信頼性の向上、正確な電圧が出力される高性能化が実現される。実施の形態3図9は、本発明の第3の実施の形態に係るインバータ制御回路の制御手段内における上下アームの駆動パルスを生成するタイミング図である。なお、上記実施の形態におけるインバータ制御回路と同一部分には同一符号を付してその説明を省略する。マイクロコンピュータにより実現される制御手段のその他の機能および、回路構成は、第1および第2の実施の形態に係るインバータ制御回路と同様であるので、説明は省く。正相出力パルスおよび負相出力パルスの生成原理は、図8に示した第2の実施の形態に係るインバータ制御回路5の動作と同じである。このようなインバータ制御回路5で負荷となるモータ6を駆動した場合、デッドタイム時間、この図におけるデッドタイムDA時間第一のデッドタイム時間およびデッドタイムDB時間第二のデッドタイム時間の間のインバータ制御回路5の出力電圧は、負荷となるモータ6に流れる電流の方向に従い、正側、もしくは負側に変化することが知られている。負荷となるモータ6にインバータ制御回路5から流れ出す方向に電流が流れる場合、図9における正相出力実効パルス、および負相出力実効パルスのように、インバータ制御回路5の出力電圧は、デッドタイムの時間の間の電位は正となり、デッドタイム時間分、高く設定されることとなる。このことは、負荷となるモータ6の電流歪として現れ、結果としてモータ駆動効率を低下させることとなる。それに対する対応として、本実施の形態におけるインバータ制御回路5においては、回路の出力パルスに、下アーム側のスイッチング素子56~58がオフしてから、上アーム側のスイッチング素子53~55がオンするまでのデッドタイムA時間、および上アーム側のスイッチング素子53~55がオフしてから、下アーム側のスイッチング素子56~58がオンするまでのデッドタイムB時間の平均値の半分の値DSの分だけ、出力パルス幅を補正する。負荷となるモータ6にインバータ制御回路5から流れ出す方向に電流が流れる場合には、正相出力補償パルスおよび負相出力補償パルスのようにパルス幅を補正し、正相出力補償パルスパルス幅D3、および負相出力補償パルスパルス幅D4を出力する。このように出力パルス幅を補正することにより、正相出力補償実効パルスおよび負相出力補償実効パルスのように、インバータ制御回路5の出力電圧は、デッドタイムの時間の間の電位は正となり、結果として、本来出力したいパルス幅D4と同等とすることが出来る。図10は、本実施の形態に係るインバータ制御回路5の制御手段59内における上下アームの駆動パルスを生成するタイミングの負荷となるモータ6からインバータ制御回路5に流れ込む方向に電流が流れる場合を表したタイミング図である。負荷となるモータ6からインバータ制御回路5に流れ込む方向に電流が流れる場合、図10における正相出力実効パルス、および負相出力実効パルスのように、インバータ制御回路5の出力電圧は、デッドタイムの時間の間の電位は負となり、デッドタイム時間分、低く設定されることとなる。このことは、負荷となるモータ6の電流歪として現れ、結果としてモータ駆動効率を低下させることとなる。それに対する対応として、本実施の形態におけるインバータ制御回路5においては、回路の出力パルスに、下アーム側のスイッチング素子56~58がオフしてから、上アーム側のスイッチング素子53~55がオンするまでのデッドタイムA時間、および上アーム側のスイッチング素子53~55がオフしてから、下アーム側のスイッチング素子56~58がオンするまでのデッドタイムB時間の平均値の半分の値DSの分だけ、出力パルス幅を補正する。負荷となるモータ6からインバータ制御回路5に流れ込む方向に電流が流れる場合には、正相出力補償パルスおよび負相出力補償パルスのようにパルス幅を補正し、正相出力補償パルスパルス幅D5、および負相出力補償パルスパルス幅D6を出力する。このように出力パルス幅を補正することにより、正相出力補償実効パルスおよび負相出力補償実効パルスのように、インバータ制御回路5の出力電圧は、デッドタイムの時間の間の電位は負となり、結果として、本来出力したいパルス幅D5と同等とすることが出来る。このように、本実施の形態におけるインバータ制御回路5においては、負荷となるモータ6に流れる電流の向きに関わらず、安価な構成で高効率であると共に、正確な電圧が出力されるインバータ制御が実現される。実施の形態4図11は、本発明の第4の実施の形態に係る電気掃除機の概要構成を示す概要図である。なお上記実施の形態におけるインバータ制御回路と同一部分には同一符号を付してその説明を省略する。図11に示すように本実施の形態における電気掃除機の掃除機本体80は、電源コンセント図示せずから電源コード81を介して交流電源が入力されると共に吸引力を発生させるファンモータ82と、上記第1又は第2の実施の形態におけるインバータ制御回路2または5を内蔵したものである。インバータ制御回路2または5は、ファンモータ82を所定の回転数で回転させ、それにより吸い込み仕事が発生し、電気掃除機としての機能を果たす。このインバータ制御回路2又は5は、低コストで高効率であり、信頼性も高いため、高い吸い込み仕事率を高い信頼性を持って実現することができる。このように、本実施の形態における電気掃除機においては、安価な構成で高効率であると共に、高信頼性のもと、高い吸い込み仕事率を実現することができるものである。上記実施の形態においては、高速スイッチングが可能な半導体素子として窒化ガリウムGaNを用い、より低速な半導体素子としてIGBT、MOSFETを使用したが、スイッチング時間が異なるものであれば、その他のスイッチング速度が異なった種類の半導体素子を用いても良いことはいうまでもない。