"主表面を001面としたInPからなる基板の上にInGaAsからなるバッファ層を形成する第1工程と、前記バッファ層の上に接して配置されたInPの層を含んで前記バッファ層の上に形成された素子を形成する第2工程と、前記素子の周囲の前記バッファ層を露出させた状態で前記素子を覆う保護層を形成する第3工程と、露出した前記バッファ層の上に金を堆積して金層を形成する第4工程と、前記バッファ層の表面に接触している前記金層より前記素子の下部の前記バッファ層に金を拡散させて前記バッファ層の中に金拡散層を形成する第5工程と、前記金拡散層を形成した後で前記素子に接続する配線を形成する第6工程とを少なくとも備えることを特徴とする半導体装置の製造方法。主表面を100面としたInPからなる基板と、前記基板の上に形成されたInGaAsからなるバッファ層と、前記バッファ層の上に接して配置されたInPの層を含んで前記バッファ層の上に形成された素子と、前記素子を覆う保護層と、前記保護層で覆われた前記素子以外の領域の前記バッファ層の上に接触して形成された金からなる金層と、前記バッファ層の表面に接触している前記金層より前記素子の下部の前記バッファ層に拡散した金からなる金拡散層と、前記素子に接続する配線とを少なくとも備えることを特徴とする半導体装置。しかしながら、上述した冷却では、発熱部と冷却部品との間隔は、主に、パッケージやプリント基板上での細工の範囲にとどまり、上記間隔をより小さくすることは、実装上容易ではなく困難が伴う。デバイスが形成されている半導体基板の裏面を研磨により薄層化し、冷却部品との距離を短くする技術もあるが、工程数の増加やデバイスへのダメージ導入などの問題がある。また、裏面ビア形成によって放熱率を上げる方策に対しても、さらに効果的な構造が望まれている。これらのように、InP系の微細構造デバイスにおいては、より効果的な冷却が要求されている。本発明は、以上のような問題点を解消するためになされたものであり、InP系の微細構造デバイスをより効果的に冷却できるようにすることを目的とする。本発明に係る半導体装置の製造方法は、主表面を001面としたInPからなる基板の上にInGaAsからなるバッファ層を形成する第1工程と、バッファ層の上に接して配置されたInPの層を含んでバッファ層の上に形成された素子を形成する第2工程と、素子の周囲のバッファ層を露出させた状態で素子を覆う保護層を形成する第3工程と、露出したバッファ層の上に金を堆積して金層を形成する第4工程と、バッファ層の表面に接触している金層より素子の下部のバッファ層に金を拡散させてバッファ層の中に金拡散層を形成する第5工程と、金拡散層を形成した後で素子に接続する配線を形成する第6工程とを少なくとも備える。本発明に係る半導体装置は、主表面を100面としたInPからなる基板と、基板の上に形成されたInGaAsからなるバッファ層と、バッファ層の上に接して配置されたInPの層を含んでバッファ層の上に形成された素子と、素子を覆う保護層と、保護層で覆われた素子以外の領域のバッファ層の上に接触して形成された金からなる金層と、バッファ層の表面に接触している金層より素子の下部のバッファ層に拡散した金からなる金拡散層と、素子に接続する配線とを少なくとも備える。以上説明したように、本発明によれば、InGaAsからなるバッファ層の表面に接触している金層より素子の下部のバッファ層に金を拡散させてバッファ層の中に金拡散層を形成するようにしたので、InP系の微細構造デバイスをより効果的に冷却できるようになるという優れた効果が得られる。以下、本発明の実施の形態について図を参照して説明する。図1A~図1Gは、本発明の実施の形態における半導体装置の製造方法を説明するための各工程における状態を示す模式的な断面図である。まず、図1Aに示すように、主表面を001面としたInPからなる基板101の上にInGaAsからなるバッファ層102を形成する第1工程。例えば、基板101は、Feをドープすることで高抵抗とされたInPから構成され、板厚600μmである。また、バッファ層102は、10nm~1μm程度の厚さに形成すればよい。次に、図1Bに示すように、バッファ層102の上に接して配置されたInPの層を含んでバッファ層102の上に形成されたデバイス素子103を形成する第2工程。デバイス103は、例えば、ヘテロ接合バイポーラトランジスタである。なお、一般的な製造プロセスでは、バッファ層102およびデバイス103を構成する各化合物半導体の層を、同一のエピタキシャル成長装置内で順次に積層して形成し、この後、バッファ層102の上に形成した各層を微細加工し、また、所定の電極を形成することで、デバイス103を形成している。次に、図1Cに示すように、デバイス103の周囲のバッファ層102を露出させた状態でデバイス103を覆う保護層104を形成する第3工程。保護層104は、例えば、有機樹脂からなる絶縁材料であるBCBBenzocyclobutene:ベンゾシクロブテンから構成すればよい。例えば、BCBをスピンコーティングで塗布することで形成した塗布層を、公知のパターニング技術でパターニングすることで、保護層104を形成すればよい。次に、図1Dに示すように、露出したバッファ層102の上に金を堆積して金層105を形成する第4工程。次に、バッファ層102の表面に接触している金層105よりデバイス103の下部のバッファ層102に金を拡散させる。例えば、金層105と基板101の裏面との間に2~5mA/μm2となるようにバイアス印加した状態で200°C程度に加熱することで、金層105よりバッファ層102に金を拡散させることができる。このような高温通電などの処理により、図3に示すように、電極を構成している金が拡散して、InGaAs層に侵入することが報告されている非特許文献1,2参照。金の拡散は、InGaAsの111A面方向に進行する。従って、主表面を001面としている基板101の上にエピタキシャル成長して形成したバッファ層102においては、図1Eに示すように、バッファ層102の表面より45°程度の角度の斜め方向に金が拡散して金拡散層106が形成される。この拡散を続けることで、図1Fに示すように、バッファ層102の表面に接触している金層105よりデバイス103の下部のバッファ層102に金が拡散し、バッファ層102の中に、デバイス103の下部に当たる領域にまで金拡散層106が形成できる第5工程。この後、例えば、図1Gに示すように、保護層104を覆う状態に金層105の上に絶縁層107を形成し、デバイス103に接続する配線108を形成する第6工程。この後、適宜に基板101の薄層化を行う。例えば、CMPChemicalMechanicalPolicing法などにより、基板101の裏面を研削研磨すればよい。以上のことにより、主表面を100面としたInPからなる基板101と、基板101の上に形成されたInGaAsからなるバッファ層102と、バッファ層102の上に接して配置されたInPの層を含んでバッファ層102の上に形成されたデバイス素子103と、デバイス103を覆う保護層104と、保護層104で覆われたデバイス103以外の領域のバッファ層102の上に接触して形成された金からなる金層105と、バッファ層102の表面に接触している金層105よりデバイス103の下部のバッファ層102に拡散した金からなる金拡散層106と、デバイス103に接続する配線108とを備える半導体装置が得られる。上述した実施の形態によれば、より熱の伝導度が高い状態となっている金拡散層106に、デバイス103をほぼ接した状態に形成できるので、InP系の微細構造デバイスをより効果的に冷却できるようになる。ここで、デバイス103は、例えば、図2に示すようなヘテロ接合バイポーラトランジスタである。このデバイス103は、n型の不純物が導入されたInPからなるサブコレクタ層201、n型の不純物が低濃度に導入されたInPから構成されたコレクタ層202、p型の不純物が高濃度に導入されたInGaAsから構成されたベース層203、n型の不純物が低濃度に導入されたInGaAsから構成されたエミッタ層204、不純物が高濃度に導入されたInPからなるエミッタキャップ層205を備える。また、サブコレクタ層201の上には、コレクタ電極221が形成され、ベース層203の上には、ベース電極222が形成され、エミッタキャップ層205の上には、エミッタ電極223が形成されている。このヘテロ接合バイポーラトランジスタによれば、InPからなるサブコレクタ層201が、バッファ層102の上に接して配置された状態となる。InPの層は、金の拡散を抑制できるので、バッファ層102に拡散した金が、デバイス103に拡散することがない。上述した化合物半導体による各層は、よく知られた有機金属化学気相成長法MOVPEおよび分子線エピタキシャル成長法MBEなどの堆積法で、エピタキシャル成長させることで形成できる。また、コレクタメサおよびエミッタメサは、公知のリソグラフィー技術およびエッチング技術によりパターニングすることで形成すればよい。また、各電極は、例えば、公知の蒸着法およびリフトオフ法などにより形成することができる。次に、上述した構成のヘテロ接合バイポーラトランジスタ単体を例にし、単純な45°モデルを用いてデバイス内部温度上昇をシミュレートした結果について説明する。デバイスサイズエミッタ面積は3×0.5μm2とし、7mA/μm2の電流密度で駆動させる場合を考える。また、InP基板は、板厚150μmとし、基板裏面温度は75°Cとする。金拡散層を形成したバッファ層の層厚を変化させたときの、上記デバイスの発熱温度エミッタ/ベース接合部の温度の変化を図4に示す。金拡散層の層厚が10nmの場合の発熱温度を基準とすると、500nmで約8°Cの冷却効果があり、1000nmで約22°Cの冷却効果があることがわかる。次に、デバイスを上述した構成のヘテロ接合バイポーラトランジスタとした場合の、層厚方向の温度変化について説明する。図5は、エミッタ/ベース接合から基板裏面までの温度の変化を示す特性図である。実線で示す図5のaは、バッファ層に金拡散層を形成した場合の温度変化であり、点線で示す図5のbは、バッファ層に金拡散層を形成していない場合の温度変化である。InP基板の板厚は150μmであり、バッファ層の層厚は1μmとしている。なお、金拡散層においては、一様に金が広がっているものとしている。図5から明らかなように、金拡散層を備える構成では、金拡散層を用いていない構成に比較して、デバイス内部の温度分布はほぼ全体に10°C下がることがわかる。このように、金拡散層をバッファ層に形成した構造により、基板側からの放熱経路を持たない場合でも、デバイスの発熱による温度をを約10°Cバッファ層厚1μmの場合下げることができる。なお、本発明は以上に説明した実施の形態に限定されるものではなく、本発明の技術的思想内で、当分野において通常の知識を有する者により、多くの変形および組み合わせが実施可能であることは明白である。例えば、上述では、デバイスとしてヘテロ接合バイポーラトランジスタを例に説明したが、これに限るものではなく、ヘテロ接合電界効果トランジスタ、高電子移動度トランジスタなど、InP系の微細構造デバイスであれば同様の効果が得られる。また、上述では、通電状態で加熱することで、InGaAsからなるバッファ層に金を拡散させたが、これに限るものではなく、デバイスの影響がない範囲であれば、加熱のみで金を拡散させるようにしてもよい。例えば、350~400°C程度の加熱により、InGaAsからなるバッファ層に金を拡散させることができる。また、上述では、保護層で覆ったデバイス以外の領域のバッファ層を露出させ、ここに金層を形成したが、これに限るものではなく、例えば、チタンや白金などを用いたバリア金属層を形成し、このバリア金属層に形成した拡散窓を介してバッファ層に金を拡散させるようにしてもよい。また、金拡散層を形成するInGaAsからなるバッファ層の上にInP拡散停止層を形成し、この上にデバイスを形成するようにしてもよい。例えば、ノンドープのInP層とn型のInP層との積層構造のInP拡散停止層を用いればよい。InPの層は、金の拡散を抑制できる。なお、この場合、デバイスの周囲のInP拡散停止層は、適宜に除去しておく必要がある。"