"基板にPウェルとディープNウェルとが形成される半導体集積回路のウェル領域をそれぞれ複数の抵抗セグメントから構成される複数のメッシュに分割し、それに基づいて基板ノイズ解析を行う回路シミュレーション方法であって、上記ディープNウェルの上記Pウェル領域への拡散状況に応じて、上記Pウェルと上記基板とを繋ぐ抵抗の並列成分を削減することにより、抵抗値の上昇を表現する処理を演算処理装置に実行させる回路シミュレーション方法。上記抵抗値の上昇を表現する処理は、上記メッシュ分割後に、上記ディープNウェルの拡散によって浸食される上記Pウェル領域に対応するメッシュにおける上記半導体基板の深さ方向の抵抗セグメントを削除する抵抗セグメント削除処理とされる請求項1記載の回路シミュレーション方法。上記抵抗セグメント削除処理は、上記Pウェル領域に拡散する上記ディープNウェル領域をPウェル底面及びPウェル側面に接する図形でモデル化し、上記メッシュ分割処理で得られたメッシュにおける深さ方向の中心線上で上記ディープNウェルの浸食状況応じて、当該メッシュにおける深さ方向の抵抗セグメントを削除する請求項2記載の回路シミュレーション方法。上記図形は、Pウェル底面及びPウェル側面に接する円弧とされ、上記メッシュ分割処理で得られたメッシュにおける深さ方向の中心線上で上記ディープNウェル領域が1/2以上拡散する場合に当該メッシュにおける深さ方向の抵抗セグメントを削除する請求項3記載の回路シミュレーション方法。上記図形は、Pウェル底面及びPウェル側面に接する円弧とされ、上記メッシュ分割処理で得られたメッシュにおける深さ方向の中心線上で上記ディープNウェル領域が3/4以上拡散する場合に当該メッシュにおける深さ方向の全ての抵抗セグメントを削除する請求項3記載の回路シミュレーション方法。上記図形は、Pウェル底面及びPウェル側面に接する矩形とされ、上記メッシュ分割で得られたメッシュにおける深さ方向と直交する方向の中心線上で上記ディープNウェル領域が1/2以上拡散する場合に、メッシュにおける深さ方向の抵抗セグメントを削除する請求項3記載の回路シミュレーション方法。上記抵抗値の上昇を表現する処理は、上記半導体集積回路のウェル領域をそれぞれ複数の抵抗セグメントから構成される複数のメッシュに分割する前に、上記Pウェル領域のアンダーリサイズを行う処理とされる請求項1記載の回路シミュレーション方法。半導体基板を伝播するノイズ解析において、先ず半導体基板内のウェル形状を表すレイアウト情報からウェル領域をそれぞれ複数の抵抗セグメントから成る複数のメッシュに分割され、この分割によって得られた単位メッシュに対して、別途単位抵抗および隣接ウェルとの接合部の単位容量が求められ、それが上記メッシュに当て嵌められることにより基板RCネットワークが生成される。生成された基板RCネットワークに基づいて、MOSトランジスタの基板ノイズ解析が行われる。従来の基板ノイズ解析について本願発明者が検討したところ、例えばパワーMOSトランジスタを搭載したLSILargeScaleIntegrationなどで主流となってきた低抵抗基板や、ディープNウェル層Triplewellを有するデバイス構造においては、十分な基板寄生抵抗抽出精度が得られないことが見いだされた。これについて、図2に基づいて説明する。図2は、半導体集積回路における主要部の断面を示すもので、PSubstrateは低抵抗基板例えば10mΩcmであり、この低抵抗基板にPエピタキシャル層Pepiを介して、PウェルPwell及びディープNウェルDeepNwellが形成される。PウェルPwellに拡散層Pdiffが形成され、それにコンタクトホールContを介して金属配線層M1が結合される。ディープNウェルDeepNwell上には、NウェルNwellが形成される。高抵抗基板例えば10Ωcmの場合、端子A-B間に流れる電流は、Pウェル内の横方向の抵抗成分RHに流れる電流成分が支配的となる。これに対して、低抵抗基板PSubstrateの場合、この低抵抗基板内を実質短絡と見做せるため、端子A-B間に流れる電流は、半導体集積回路の深さ方向矢印Z方向の抵抗成分RV1,RV2に流れる電流で規定される。ここで、ディープNウェルが存在すると、このディープNウェルがPウェル領域に拡散されることによって、抵抗RV1,RV2の値が上昇する。しかし従来の回路シミュレーションでは、Pウェル領域とディープNウェルとの境を、図2の破線部分と見做すため、ディープNウェルがPウェル領域に拡散することによって生じる抵抗値の上昇が考慮されず、十分な基板寄生抵抗抽出精度が得られない。本発明の目的は、ディープNウェルがPウェル領域に拡散するのを考慮することにより、基板寄生抵抗抽出精度の向上を図ることにある。本発明の前記並びにその他の目的と新規な特徴は本明細書の記述及び添付図面から明らかになるであろう。本願において開示される発明のうち代表的なものの概要を簡単に説明すれば下記の通りである。すなわち、基板にPウェルとディープNウェルとが形成される半導体集積回路のウェル領域をそれぞれ複数の抵抗セグメントから構成される複数のメッシュに分割し、それに基づいて基板ノイズ解析を行う回路シミュレーション方法において、上記ディープNウェルの上記Pウェル領域への拡散状況に応じて、上記Pウェルと上記基板とを繋ぐ抵抗の並列成分を削減することにより、抵抗値の上昇を表現する処理を演算処理装置に実行させる。本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。すなわち、半導体集積回路において、ディープNウェルがPウェル領域に拡散するのを考慮することにより、基板寄生抵抗抽出精度の向上を図ることができる。1.実施の形態の概要先ず、本願において開示される発明の代表的な実施の形態について概要を説明する。代表的な実施の形態についての概要説明で括弧を付して参照する図面中の参照符号はそれが付された構成要素の概念に含まれるものを例示するに過ぎない。1本発明の代表的な実施の形態に係る回路シミュレーション方法は、基板にPウェルとディープNウェルとが形成される半導体集積回路のウェル領域をそれぞれ複数の抵抗セグメントから構成される複数のメッシュに分割し、それに基づいて基板ノイズ解析を行う。このとき、上記ディープNウェルの上記Pウェル領域への拡散状況に応じて、上記Pウェルと上記基板とを繋ぐ抵抗の並列成分を削減することにより、抵抗値の上昇を表現する処理を演算処理装置12に実行させる。このような回路シミュレーション方法によれば、上記Pウェルと上記基板とを繋ぐ抵抗の並列成分が削減されることにより、ディープNウェルがPウェル領域に拡散することによって生じる抵抗値の上昇を基板寄生抵抗抽出に反映させることができるので、基板寄生抵抗抽出精度の向上を図ることができる。さらに基板寄生抵抗抽出精度の向上により、基板ノイズ解析の精度向上を図ることができる。2上記1において、上記抵抗値の上昇を表現する処理は、上記メッシュ分割後に、上記ディープNウェルの拡散によって浸食される上記Pウェル領域に対応するメッシュにおける上記半導体基板の深さ方向の抵抗セグメントを削除する抵抗セグメント削除処理304とすることができる。3上記2において、上記抵抗セグメント削除処理は、上記Pウェル領域に拡散する上記ディープNウェル領域をPウェル底面及びPウェル側面に接する図形でモデル化し、上記メッシュ分割処理で得られたメッシュにおける深さ方向の中心線上で上記ディープNウェルの浸食状況応じて、当該メッシュにおける深さ方向の抵抗セグメントを削除する処理とすることができる。4上記3において、上記図形は、Pウェル底面及びPウェル側面に接する円弧とされる。このとき、上記メッシュ分割処理で得られたメッシュにおける深さ方向の中心線上で上記ディープNウェル領域が1/2以上拡散する場合に当該メッシュにおける深さ方向の抵抗セグメントを削除することができる。5上記3において、上記図形は、Pウェル底面及びPウェル側面に接する円弧とされる。このとき、上記メッシュ分割処理で得られたメッシュにおける深さ方向の中心線上で上記ディープNウェル領域が3/4以上拡散する場合に当該メッシュにおける深さ方向の全ての抵抗セグメントを削除することができる。6上記3において、上記図形は、Pウェル底面及びPウェル側面に接する矩形とされる。このとき、上記メッシュ分割で得られたメッシュにおける深さ方向と直交する方向の中心線上で上記ディープNウェル領域が1/2以上拡散する場合に、メッシュにおける深さ方向の抵抗セグメントを削除することができる。7上記1において、上記抵抗値の上昇を表現する処理は、上記半導体集積回路のウェル領域をそれぞれ複数の抵抗セグメントから構成される複数のメッシュに分割する前に、上記Pウェル領域のアンダーリサイズを行う処理とすることができる。2.実施の形態の詳細実施の形態について更に詳述する。《実施の形態1》図1には、本発明にかかる回路シミュレーション方法を実施するためのコンピュータシステムが示される。図1に示されるコンピュータシステム10は、表示装置11、演算処理装置12、記憶装置13、及び入力装置14を含む。記憶装置13は、例えば磁気ディスクを記録媒体とするハードディスク装置である。この記憶装置13には、回路シミュレーションのためのプログラムや、回路シミュレーションに用いられる各種情報が格納される。演算処理装置12は、半導体集積回路のレイアウトデータから抵抗値及び容量値を抽出して、半導体基板を伝播するノイズ解析を行うための回路シミュレーションプログラムを実行可能なマイクロコンピュータ、及びその周辺回路を含む。入力装置14は、キーボードやマウスを含み、回路シミュレーションに関する各種情報入力を行うのに用いられる。表示装置11は、液晶ディスプレイなどとされ、回路シミュレーションに関する各種情報表示を行うことができる。図3には、上記演算処理装置12で実行される回路シミュレーションの流れが示される。先ず、回路シミュレーションの対象となる半導体集積回路のレイアウト情報が記憶装置13から演算処理装置12に読み込まれる。ここで、半導体集積回路のレイアウト情報は、半導体基板内のウェル形状を表すものとする。演算処理装置12は、このレイアウト情報に基づいて、ウェル内を2次元又は3次元の複数のメッシュに分割する302。このメッシュ分割処理により、抵抗削除前基板メッシュ情報303が得られ、それが記憶装置13に格納される。図4には、抵抗削除前基板メッシュ情報303における一つのメッシュ単位メッシュが模式的に示される。図4に示される単位メッシュ40は、7個のノードN1~N7と、6個の抵抗セグメント41~46から構成される。抵抗セグメント41~46は、それぞれ対応するノード間の抵抗を示している。この抵抗セグメント41~46は、本来、抵抗成分と容量成分とから構成されるが、基板の抵抗率と誘電率から決まる誘電緩和時間が、回路で扱われる信号の速度に比べて早い場合には、容量成分が省略されて、抵抗成分のみで近似される。抵抗セグメント41~46の抵抗値は、半導体基板の抵抗率ρから、次式によって算出される。尚、ウェル、拡散、エピタキシャル層等に相当する部位では抵抗率が異なるため、抵抗値もそれを反映したものとなる。ここでRx、Ry、Rzは、それぞれ図4における直交3軸x、y、z方向の抵抗セグメントの抵抗値を示している。次に、演算処理装置12は、記憶装置13内の抵抗削除前基板メッシュ情報303を用いて抵抗セグメントの削除を行う304。この抵抗セグメントの削除は、次のように行われる。図5には、抵抗セグメント削減の様子が示される。図5におけるAは抵抗セグメントの削除前の状態を示し、図5におけるBは抵抗セグメントの削除後の状態を示している。PwellはPウェル、DeepNwellはディープNウェルである。P-epi/Psubは、図2における低抵抗基板PSubstrate及びPエピタキシャル層Pepiに対応する。上記ステップ304の抵抗セグメント削除処理では、先ず、Pウェルに拡散するディープNウェル領域をPウェル底面501及びPウェル側面502に接する半径r_dの円弧503でモデル化される。半径r_dは、実測した抵抗値あるいはデバイスシミュレーションにより求めることができる。そして、上記ステップ302のメッシュ分割において得られたメッシュにおける深さ方向図4の矢印Z方向の中心線504上で、上記ディープNウェルが1/2以上拡散する場合には、当該メッシュにおける深さ方向の抵抗セグメントが削除される。また、抵抗セグメントが削除されたメッシュに隣接するメッシュにおいて、上記削除にかかる抵抗セグメントに直接接続されていた抵抗セグメントがある場合には、当該抵抗セグメントも併せて削除される。図5に示される例では、メッシュにおける深さ方向図4の矢印Z方向の中心線504上で、上記ディープNウェルが1/2以上拡散する深さ方向成分の抵抗セグメント506が削除される。また、抵抗セグメントが削除されたメッシュに隣接するメッシュにおいて、上記削除にかかる抵抗セグメント506に直接接続されていた抵抗セグメント507も削除される。また、上記ステップ302のメッシュ分割において得られたメッシュにおける深さ方向図4の矢印Z方向の中心線504上で、上記ディープNウェルが全体の3/4以上拡散する場合には、当該メッシュにおける深さ方向の抵抗セグメントが二つとも削除され、上下に隣接するメッシュにおける深さ方向成分の抵抗セグメントも併せて削除される。例えば図6に示される例では、メッシュにおける深さ方向図4の矢印Z方向の中心線504上で、上記ディープNウェルが全体の3/4以上拡散しており、かかる場合には、深さ方向成分の抵抗セグメント506,508が二つとも削除され、上下に隣接するメッシュにおける深さ方向成分の抵抗セグメント509,507も併せて削除される。図7には、Pウェル領域と基板とを繋ぐ抵抗セグメントが示される。図7のAは抵抗セグメント削除前の状態図6のAに対応するを示し、図7のBは抵抗セグメント削除後の状態図6のBに対応するを示している。Pウェル領域と基板とを繋ぐ抵抗セグメントの合成値は、例えば、抵抗セグメント削除前の状態では、0.5×6R=3Rであるのに対して、抵抗セグメント削除前の状態では、0.75R4R0.75R=5.5Rであり、抵抗セグメント削除前の状態よりも大きくなる。換言すれば、ディープNウェルがPウェル領域に拡散することに起因する抵抗値の上昇が考慮される。このようにして抵抗削除後の基板メッシュ情報305が得られる。この基板メッシュ情報305は記憶装置13に格納される。そして、演算処理装置12では、記憶装置13内のドーピングプロファイル310が参照されてデバイスシミュレーションが行われ311、単位抵抗、及び隣接ウェルとの接合部の単位容量が求められ、単位抵抗/容量ライブラリ312が形成される。この単位抵抗/容量ライブラリ312は記憶装置13に格納される。また、演算処理装置12では、記憶装置13内の抵抗削除後基板メッシュ情報305及び単位抵抗/容量ライブラリ312が参照されて基板RCネットワークの生成が行われる306。この基板RCネットワークの生成処理では、単位抵抗/容量ライブラリ312における単位抵抗や単位容量が抵抗削除後基板メッシュに当て嵌められ、その処理結果がネットリスト307として記憶装置13に格納される。さらに演算処理装置12では、記憶装置13内のネットリスト307、ノイズ原信号波形情報314、及びノイズ原回路モデル313に基づいて、基板ノイズ解析が行われ308、その解析結果309が記憶装置13に格納される。実施の形態1によれば、以下の作用効果を得ることができる。1上記ステップ304の抵抗セグメント削除処理では、Pウェルに拡散するディープNウェル領域をPウェル底面501及びPウェル側面502に接する半径r_dの円弧503でモデル化され、上記ステップ302のメッシュ分割において得られたメッシュにおける深さ方向図4の矢印Z方向の中心線504上で、上記ディープNウェルが1/2以上拡散する場合は、当該メッシュにおける深さ方向の抵抗セグメントが削除される。また、抵抗セグメントが削除されたメッシュに隣接するメッシュにおいて、上記削除にかかる抵抗セグメントに直接接続されていた抵抗セグメントがある場合には、当該抵抗セグメントも併せて削除される。このように抵抗セグメントが削除されることにより、ディープNウェルがPウェル領域に拡散することによって生じる抵抗値の上昇を基板寄生抵抗抽出に反映させることができるので、基板寄生抵抗抽出精度の向上を図ることができる。2また、上記ステップ302のメッシュ分割において得られたメッシュにおける深さ方向図4の矢印Z方向の中心線504上で、上記ディープNウェルが3/4以上拡散する場合は、深さ方向成分の抵抗セグメントが二つとも削除され、上下に隣接するメッシュにおける深さ方向成分の抵抗セグメントも併せて削除される。このように抵抗セグメントが削除されることにより、ディープNウェルがPウェル領域に拡散することによって生じる抵抗値の上昇を基板寄生抵抗抽出に反映させることができるので、基板寄生抵抗抽出精度の向上を図ることができる。3上記1,2の作用効果により、ステップ308の基板ノイズ解析の精度向上を図ることができる。《実施の形態2》図8には、上記コンピュータシステム10で実行される回路シミュレーションの別の流れが示される。図8に示される回路シミュレーションが、図3に示されるのと大きく相違するのは、デバイスシミュレーション311でWd値が求められ、演算処理装置12において実行される抵抗セグメント削除処理304において、上記W_d値情報81が参照される点である。演算処理装置12において実行される抵抗セグメント削除処理304は、次のように行われる。図9には、抵抗セグメント削減の様子が示される。図9におけるAは抵抗セグメントの削除前の状態を示し、図9におけるBは抵抗セグメントの削除後の状態を示している。P-epi/Psubは、図2における低抵抗基板PSubstrate及びPエピタキシャル層Pepiに対応する。図8におけるステップ304の抵抗セグメント削除処理では、先ず、Pウェルに拡散するディープNウェル領域をPウェル底面501及びPウェル側面502に接する幅W_dの矩形903でモデル化される。幅W_dの値は、W_d値情報81を参照して得る。そして、上記ステップ302のメッシュ分割において得られたメッシュにおける深さ方向図4の矢印Z方向に直交する方向の中心線904,905上で、それぞれ上記ディープNウェルが1/2以上拡散する深さ方向成分の抵抗セグメントが削除される。図9に示される例では、抵抗セグメント506,508,509,906が削除されている。また、抵抗セグメントが削除されたメッシュに隣接するメッシュにおいて、上記削除にかかる抵抗セグメントに直接接続されていた抵抗セグメントがある場合には、当該抵抗セグメントも併せて削除される。図9に示される例では、抵抗セグメント507が削除されている。図11のAは抵抗セグメント削除前の状態図9のAに対応するを示し、図11のBは抵抗セグメント削除後の状態図9のBに対応するを示している。Pウェル領域と基板とを繋ぐ抵抗セグメントの合成値は、例えば、抵抗セグメント削除前の状態では、0.5×6R=3Rであるのに対して、抵抗セグメント削除前の状態では、5R4R0.75R=5.75Rであり、抵抗セグメント削除前の状態よりも大きくなる。換言すれば、ディープNウェルがPウェル領域に拡散することに起因する抵抗値の上昇が考慮される。従って、実施の形態2の基板ノイズ解析においても、上記ステップ304の抵抗セグメント削除処理の結果が反映されることにより、ディープNウェルによる抵抗値の上昇が考慮されているため、十分な基板寄生抵抗抽出精度を得ることができる。上記W_d値情報81は、ステップ311のデバイスシミュレーションにおいて、図10に示されるように求めることができる。W_dは、Nウェルの実行拡散幅とされ、Wmは、メッシュサイズとされる。先ず、W_d=0に初期化される101。そして、合計抵抗値を求め、それをデバイスシミュレーション値と比較する102。ここで、合計抵抗値とは、Pウェル領域と基板とを繋ぐ抵抗セグメントの合成値を意味する。上記ステップ102の比較において、合計抵抗値がデバイスシミュレーション値以下であれば、W_dをW_dW_dWmに更新して、上記ステップ102の比較に戻る。また、上記ステップ102の比較において、合計抵抗値がデバイスシミュレーション値より大きい場合には、W_dをW_d-Wm/2に更新して終了する。このようにしてW_d値情報81が求められる。このように実施の形態2によれば、Pウェルに拡散するディープNウェル領域をPウェル底面501及びPウェル側面502に接する幅W_dの矩形903でモデル化され、上記ステップ302のメッシュ分割において得られたメッシュにおける深さ方向図4の矢印Z方向に直交する方向の中心線904,905上で、それぞれ上記ディープNウェルが1/2以上拡散する深さ方向成分の抵抗セグメントが削除される。また、抵抗セグメントが削除されたメッシュに隣接するメッシュにおいて、上記削除にかかる抵抗セグメントに直接接続されていた抵抗セグメントがある場合には、当該抵抗セグメントも併せて削除される。このように抵抗セグメントが削除されることにより、ディープNウェルがPウェル領域に拡散することによって生じる抵抗値の上昇を基板寄生抵抗抽出に反映させることができるので、基板寄生抵抗抽出精度の向上を図ることができる。それにより、実施の形態1の場合と同様に、基板ノイズ解析の精度向上を図ることができる。《実施の形態3》図12には、上記演算処理装置12で実行される回路シミュレーションの別の流れが示される。図12に示される回路シミュレーションが、図3に示されるのと大きく相違するのは、レイアウト情報301を参照してサイジング処理121を行い、このサイジング処理121によって得られたウェル実効形状情報を参照してメッシュ分割処理302を行っている点である。尚、この実施の形態3では、上記サイジング処理121が行われることにより、抵抗セグメント削除処理304は実行されない。上記ステップ121のサイジング処理では、Nウェルの実効拡散幅W_dだけ、Pウェル領域のアンダーリサイズが行われる。Nウェルの実効拡散幅W_dは、実施の形態2で得られるものと同じである。このようにPウェル領域の面積が縮小されることにより、実施の形態1,2の場合と同様に、Pウェル領域と基板とを繋ぐ抵抗セグメントの合成値の上昇を表現することができる。例えば図13に示されるように、サイジングアンダーサイズ量をΔSとすると、サイジングにより単位メッシュ40の面積SがΔSだけ小さくされる。その結果、Pウェル領域と基板とを繋ぐ抵抗セグメントの合成値R’は、ρ×D/S-ΔSとなり、サイジング前の抵抗値Rに比べて大きくなる。このようにPウェル領域がNウェルの実効拡散幅W_dに応じて縮小されることにより、実施の形態1,2の場合と同様に、Pウェル領域と基板とを繋ぐ抵抗セグメントの合成値の上昇を表現することができる。このため、実施の形態1,2の場合と同様に、基板寄生抵抗抽出の精度向上、さらには基板ノイズ解析の精度向上を図ることができる。以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。"