基板の上に、第1の半導体層、第2の半導体層及びp型の不純物元素が含まれている半導体キャップ層を順次形成する工程と、前記半導体キャップ層を形成した後、開口部を有する誘電体層を形成する工程と、前記開口部において露出している前記半導体キャップ層の上に、p型の不純物元素が含まれている第3の半導体層を形成する工程と、前記第3の半導体層の上にゲート電極を形成する工程と、を有することを特徴とする半導体装置の製造方法。前記誘電体層を形成する工程の後、窒素雰囲気中で熱処理を行う工程を有し、前記窒素雰囲気中で熱処理を行なった後、前記第3の半導体層を形成する工程を行なうことを特徴とする請求項1に記載の半導体装置の製造方法。基板の上に、第1の半導体層及び第2の半導体層を順次形成する工程と、前記第2の半導体層を形成した後、開口部を有する誘電体層を形成する工程と、前記開口部において露出している前記第2の半導体層の上に、p型の不純物元素が含まれている第3の半導体層を形成する工程と、前記第3の半導体層の上にゲート電極を形成する工程と、を有することを特徴とする半導体装置の製造方法。前記第3の半導体層を形成する工程は、前記第3の半導体層を成膜し、前記第3の半導体層を成膜した後、窒素雰囲気中で熱処理を行うものであることを特徴とする請求項1から3のいずれかに記載の半導体装置の製造方法。前記第3の半導体層の上に、絶縁膜を形成する工程を有し、前記ゲート電極は、前記絶縁膜を介した前記第3の半導体層上に形成されるものであることを特徴とする請求項1から4のいずれかに記載の半導体装置の製造方法。前記第3の半導体層は、MOVPEにより形成されるものであることを特徴とする請求項1から5のいずれかに記載の半導体装置の製造方法。基板の上に形成された第1の半導体層と、前記第1の半導体層の上に形成された第2の半導体層と、前記第2の半導体層の上に形成された半導体キャップ層と、前記半導体キャップ層の上において、ゲート電極が形成される領域の下に形成された第3の半導体層と、前記第3の半導体層の上に形成された前記ゲート電極と、前記第2の半導体層または前記半導体キャップ層に接して形成されたソース電極及びドレイン電極と、を有し、前記半導体キャップ層及び前記第3の半導体層には、半導体材料にp型不純物元素がドープされており、前記第3の半導体層は、p型であることを特徴とする半導体装置。前記半導体キャップ層において、前記ゲート電極の直下にはp型領域が形成されており、前記p型領域を除く領域は、前記p型領域よりも抵抗の高い高抵抗領域が形成されていることを特徴とする請求項7に記載の半導体装置。前記半導体キャップ層の上において、前記第3の半導体層が形成されている領域を除く領域には、誘電体層が形成されていることを特徴とする請求項7または8に記載の半導体装置。前記第3の半導体層と前記ゲート電極との間には、絶縁膜が形成されていることを特徴とする請求項7から9のいずれかに記載の半導体装置。請求項7から10のいずれかに記載の半導体装置を有することを特徴とする電源装置。請求項7から10のいずれかに記載の半導体装置を有することを特徴とする増幅器。ところで、p-GaN層が形成されているAlGaN/GaNのヘテロ構造を有するHEMTにおいて、オン抵抗を増加させることなく、ノーマリーオフにするためには、ゲート電極直下においてホールを多数発生させることが重要となる。通常、p-GaN層は、MOVPEMetalOrganicVaporPhaseEpitaxy法により、MgをドープしたGaN層により形成されるが、GaN層の内部におけるMgは水素と結合しており、成長直後の状態では電気的に活性しておらず、ホールを発生しない。このため、窒素雰囲気中で熱処理を行なうことにより、GaN層より水素を脱離させ、Mgを活性化させp型にする方法が一般的に行なわれている。しかしながら、MgをドープしたGaN層において、ゲート電極直下の領域のみを活性化させ、それ以外の領域を活性化させないように形成しようとしても、活性化された領域と活性化されていない領域との境界が、熱処理条件等により変動する可能性がある。従って、製造されるHEMTの歩留りの低下や、均一性の低下を招くおそれがある。特に、ノーマリーオフを確実にするためMgをドープしたGaN層の厚さを厚く形成した場合には、この傾向が顕著になるものと推察される。また、GaNの結晶構造は六方晶ウルツ鉱構造であり、c軸方向の反転対称性を欠くため自発分極を示し、結晶が歪むとさらにピエゾ分極が生じる特徴を有しており、これにより内部に内部電界が生じる。この内部電界は不純物元素をドーピングすることにより生じる電界よりも強いことが知られている。通常、GaN層における表面は、Ga面となり、Ga安定化面成長においては、表面側のピエゾ電荷が負、奥側のピエゾ電荷が正となるため、内部電界により表面方向には水素プロトンが抜けにくい。これにより、Mgの活性化率は低くなり、ホールが発生しにくく、ノーマリーオフにすることが困難となる。従って、半導体材料としてGaN等の窒化物半導体を用いた半導体装置において、均一性が高く、オン抵抗を増加させることなく、ノーマリーオフにすることのできる半導体装置の製造方法及び半導体装置が求められている。本実施の形態の一観点によれば、基板の上に、第1の半導体層、第2の半導体層及びp型の不純物元素が含まれている半導体キャップ層を順次形成する工程と、前記半導体キャップ層を形成した後、開口部を有する誘電体層を形成する工程と、前記開口部において露出している前記半導体キャップ層の上に、p型の不純物元素が含まれている第3の半導体層を形成する工程と、前記第3の半導体層の上にゲート電極を形成する工程と、を有することを特徴とする。また、本実施の形態の他の一観点によれば、基板の上に、第1の半導体層及び第2の半導体層を順次形成する工程と、前記第2の半導体層を形成した後、開口部を有する誘電体層を形成する工程と、前記開口部において露出している前記第2の半導体層の上に、p型の不純物元素が含まれている第3の半導体層を形成する工程と、前記第3の半導体層の上にゲート電極を形成する工程と、を有することを特徴とする。また、本実施の形態の他の一観点によれば、基板の上に形成された第1の半導体層と、前記第1の半導体層の上に形成された第2の半導体層と、前記第2の半導体層の上に形成された半導体キャップ層と、前記半導体キャップ層の上において、ゲート電極が形成される領域の下に形成された第3の半導体層と、前記第3の半導体層の上に形成された前記ゲート電極と、前記第2の半導体層または前記半導体キャップ層に接して形成されたソース電極及びドレイン電極と、を有し、前記半導体キャップ層及び前記第3の半導体層には、半導体材料にp型不純物元素がドープされており、前記第3の半導体層は、p型であることを特徴とする。開示の半導体装置の製造方法及び半導体装置によれば、半導体材料としてGaN等の窒化物半導体を用いた半導体装置において、高い均一性で、オン抵抗を増加させることなく、ノーマリーオフにすることができる。実施するための形態について、以下に説明する。尚、同じ部材等については、同一の符号を付して説明を省略する。第1の実施の形態半導体装置図2に基づき本実施の形態における半導体装置について説明する。本実施の形態における半導体装置は、基板11上に、第1のバッファ層12、第2のバッファ層13、第1の半導体層である電子走行層14、第2の半導体層である電子供給層15、半導体キャップ層である下部MgドープGaN層16が順次形成されている。尚、半導体キャップ層である下部MgドープGaN層16は、p型の不純物材料がドープされた窒化物半導体層である。ゲート電極31の直下における下部MgドープGaN層16の上には、第3の半導体層であるp型の不純物材料がドープされた窒化物半導体層である上部MgドープGaN層17が形成されている。また、下部MgドープGaN層16上において、上部MgドープGaN層17が形成されている領域を除く領域には、誘電体層21が形成されている。ゲート電極31は、上部MgドープGaN層17の上に、絶縁膜22を介して形成されており、ソース電極32及びドレイン電極33は、下部MgドープGaN層16と接するように形成されている。本実施の形態では、基板11にはSi基板が用いられ、第1のバッファ層12にはAlNが用いられ、第2のバッファ層13にはAlGaNが用いられている。また、第1の半導体層となる電子走行層14にはi-GaNが用いられ、第2の半導体層となる電子供給層15にはi-AlGaNが用いられている。また、誘電体層21は、酸化物や窒化物等を含む誘電体材料により形成されており、例えば、SiO2により形成されている。絶縁膜22は、ゲート絶縁膜となるものであり、例えば、ALDAtomicLayerDepositionにより形成された酸化アルミニウム等の絶縁体により形成されている。本実施の形態では、半導体キャップ層となる下部MgドープGaN層16には、p型領域となるp-GaN領域16aと高抵抗領域16bとが形成されており、p-GaN領域16aはゲート電極31の直下となる位置に形成されている。よって、ゲート電極31の直下を除く領域においては高抵抗領域16bが形成される。尚、p-GaN領域16aでは不純物元素であるMgが活性化しp型となっており、高抵抗領域16bではMgは水素と結合しており活性化してはいないためp-GaN領域16aよりも高抵抗となっている。第3の半導体層となる上部MgドープGaN層17は、下部MgドープGaN層16におけるp-GaN領域16aの上に形成されており、不純物元素であるMgが活性化しておりp型となっている。このため、下部MgドープGaN層16においては、p-GaN領域16aよりも高抵抗領域16bの方が水素の密度が高い。これにより、電子走行層14において、電子走行層14と電子供給層15との界面近傍に形成される2DEG14aでは、高抵抗領域16bの直下における電子の密度を低下させることなく、p-GaN領域16aの直下においてのみ電子を消失させることができる。よって、本実施の形態における半導体装置では、オン抵抗を増加させることなく、ノーマリーオフにすることができる。尚、本実施の形態においては、ゲート電極31の直下においては、p-GaN領域16aと上部MgドープGaN層17が、高抵抗領域16bと比べて厚く形成されている。よって、より一層ゲート電極31の直下における2DEGの電子を確実に消失させることができ、高い均一性で、より確実にノーマリーオフにすることができる。尚、本実施の形態において、p-GaN領域16a等の直下とは、電子供給層15等を介した下の領域も含むものであり、ゲート電極31の直下とは、p-GaN領域16a及び電子供給層15等を介した下の領域も含むものである。半導体装置の製造方法次に、第1の実施の形態における半導体装置の製造方法について、図3~図4に基づき説明する。最初に、図3aに示すように、基板11上に、第1のバッファ層12、第2のバッファ層13、電子走行層14、電子供給層15及び下部MgドープGaN層16の窒化物半導体層をMOVPE法によりエピタキシャル成長させることにより形成する。本実施の形態では、第1のバッファ層12は膜厚が約200nmのAlNにより形成されており、第2のバッファ層13は膜厚が約600nmのAlGaNにより形成されている。また、電子走行層14は膜厚が約1200nmのGaNにより形成されており、電子供給層15は膜厚が約20nmのAlGaNにより形成されており、下部MgドープGaN層16は膜厚が約3nmとなるように形成されている。これら窒化物半導体層をMOVPEにより成膜する際には、Alの原料ガスにはTMAトリメチルアルミニウムが用いられ、Gaの原料ガスにはTMGトリメチルガリウムが用いられ、Nの原料ガスにはNH3アンモニアが用いられる。また、Mgの原料ガスにはCp2Mgシクロペンタジエニルマグネシウムが用いられる。尚、これらの原料ガスは、水素H2をキャリアガスとしてMOVPE装置の反応炉に供給される。また、窒化物半導体層を形成する際に供給されるアンモニアガスは、100~10000sccmの流量で供給され、窒化物半導体層を形成する際の成長圧力は50Torr~300Torrであり、成長温度は1000°C~1200°Cである。基板11は、例えば、サファイア基板、Si基板、SiC基板を用いることができる。本実施の形態では、基板11は、SiC基板が用いられている。第2のバッファ層13は、AlXGa1-XNと表わした場合に、Xの値が0.4、即ち、Al0.4Ga0.6Nとなるように形成されている。電子供給層15は、AlXGa1-XNと表わした場合に、Xの値が0.1~0.3になるように形成されている。本実施の形態では、Xの値が0.2、即ち、Al0.2Ga0.8Nとなるように形成されている。また、電子供給層15は、i-AlGaNであっても、n-AlGaNであってもよい。n-AlGaNを形成する場合には、不純物元素としてSiがドープされており、Siの濃度が1×1018cm-3~1×1020cm-3、例えば、1×1019cm-3となるようにSiがドープされている。この際、Siの原料ガスとしては、例えば、SiH4等が用いられる。下部MgドープGaN層16は、不純物濃度が、5×1018cm-3~5×1020cm-3となるように不純物元素としてMgがドープされたGaNにより形成されている。本実施の形態においては、下部MgドープGaN層16には、不純物濃度が、1×1019cm-3となるように不純物元素としてMgがドープされている。尚、成膜直後における下部MgドープGaN層16は、膜中に水素を含んでおり、この水素とMgとが結合しており、Mgの活性化はされてはおらず、高抵抗になっている。次に、図3bに示すように、下部MgドープGaN層16の表面において、ゲート電極31が形成される領域を除く領域に誘電体層21を形成する。具体的には、下部MgドープGaN層16の表面に、スパッタリング等により膜厚が約200nmのSiO2等の誘電体膜を成膜する。次に、この誘電体膜上にフォトレジストを塗布し、露光装置による露光、現像を行なうことにより、ゲート電極31が形成される領域に開口を有する不図示のレジストパターンを形成する。この後、ウェットエッチングまたはドライエッチング等により、レジストパターンが形成されていない領域の誘電体膜を除去することにより、SiO2等によりゲート電極31が形成される領域に開口部21aを有する誘電体層21を形成する。この後、レジストパターンは、有機溶剤等により除去する。尚、誘電体層21はSiN等により形成してもよい。次に、図3cに示すように、窒素雰囲気中において、400°C~1000°Cに加熱することにより熱処理を行なう。これにより、下部MgドープGaN層16において、表面に誘電体層21が形成されていない開口部21aが形成されている領域では、下部MgドープGaN層16に含まれていた水素成分が放出され活性化されp型となり、p-GaN領域16aが形成される。尚、下部MgドープGaN層16において、表面に誘電体層21が形成されている領域では、誘電体層21により水素の放出が阻まれ、下部MgドープGaN層16より水素が脱離しない。よって、MgとHの結合が維持されており、Mgの活性化はなされず、高抵抗領域16bとなる。本実施の形態では、下部MgドープGaN層16の厚さは、約3nmと極めて薄いため、結晶歪みが小さく、内部電界も小さい。よって、誘電体層21の開口部21aより、開口部21aが形成されている領域における下部MgドープGaN層16に含まれる水素を効果的に脱離させることができる。また、下部MgドープGaN層16の厚さは、約3nmと極めて薄いため、開口部21aが形成されている領域においてのみ下部MgドープGaN層16に含まれる水素を脱離させることができる。よって、p-GaN領域16aと高抵抗領域16bとの境界を所定の位置に再現性よく形成することができる。このような観点から、下部MgドープGaN層16の厚さは、3nm以上、10nm以下であることが好ましい。このようにして、下部MgドープGaN層16において、誘電体層21が形成されていない領域にはp-GaN領域16aが形成され、誘電体層21が形成されていない領域には高抵抗領域16bが形成される。本実施の形態では、この熱処理は、誘電体層21が形成されたものをMOVPE装置に入れ、MOVPE装置のチャンバー内を窒素雰囲気にして加熱することにより行なう。次に、図4aに示すように、下部MgドープGaN層16が露出しているp-GaN領域16a上に、上部MgドープGaN層17を形成する。具体的には、上部MgドープGaN層17は、MOVPEによるエピタキシャル成長により選択的に形成されるため、下部MgドープGaN層16が露出しているp-GaN領域16a上においてのみ結晶成長し、誘電体層21上には殆ど形成されない。よって、下部MgドープGaN層16が露出しているp-GaN領域16a上にのみ上部MgドープGaN層17を形成することができる。尚、上部MgドープGaN層17は、不純物濃度が、5×1018cm-3~5×1020cm-3となるようにMgがドープされたGaNにより形成されており、本実施の形態においては、不純物濃度が、1×1019cm-3となるようにMgがドープされている。この後、窒素雰囲気中で熱処理を行なうことにより、上部MgドープGaN層17の内部の水素を脱離させ、上部MgドープGaN層17を活性化させてp型にする。上部MgドープGaN層17では、内部電界が存在していない膜面に対し横方向、即ち、膜厚方向より水素を脱離させることができるため、効率よくより多くの水素を脱離させることができる。このように形成される上部MgドープGaN層17の膜厚は、50nm~200nmが好ましく、本実施の形態では、膜厚が約50nmとなるように形成されている。上部MgドープGaN層17は、より多くのホールを供給することができるよう厚く形成されていることが好ましく、下部MgドープGaN層16よりも厚く形成されていることが好ましい。本実施の形態では、熱処理と上部MgドープGaN層17の成膜をMOVPE装置の同一のチャンバー内で連続して行なうことができるため、上部MgドープGaN層17が成長するp-GaN領域16a上において、ゴミ等が付着することを防ぐことができる。次に、図4bに示すように、上部MgドープGaN層17の上に、ゲート絶縁膜となる絶縁膜22を形成し、絶縁膜22上にゲート電極31を形成する。また、ソース電極32及びドレイン電極33が形成される領域において誘電体層21を除去し、誘電体層21が除去された領域にソース電極32及びドレイン電極33を形成する。以上の工程により、本実施の形態における半導体装置を製造することができる。本実施の形態における半導体装置では、絶縁膜22を介したゲート電極31の直下において、上部MgドープGaN層17及び下部MgドープGaN層16のp-GaN領域16aは活性化しているため、ホールを多数発生させることができる。これにより、ゲート電極31の直下の領域において、2GED14aにおける電子を消失させることができ、図5に示されるように、ゲート電圧を正側にシフトさせることができ、ノーマリーオフにすることができる。尚、図5において、図1に示す構造HEMTの特性を線5Aで示し、本実施の形態における図2に示す構造のHEMTの特性を線5Bで示す。本実施の形態においては、下部MgドープGaN層16の高抵抗領域16bは高抵抗化されており、高抵抗領域16bの直下においては2DEG14aの電子が減少することはなく、オン抵抗が増加することはない。また、p型となる上部MgドープGaN層17及びp-GaN領域16aと高抵抗化されている高抵抗領域16bとは、膜厚も異なり、境界も明確である。従って、本実施の形態における半導体装置は、均一性が高く、また、歩留りも高い。尚、図3cに示す熱処理は、下部MgドープGaN層16が薄い場合は、ホールの供給量の違いがあまりないため、熱処理を行なわなくとも同等に近い半導体装置を得ることが可能である。また、上記説明においては、絶縁膜22を形成した構造の半導体装置について説明したが、本実施の形態における半導体装置は、図6に示すように絶縁膜22が形成されていない構造のものであってもよい。具体的には、このような半導体装置は、図4aに示される構造のものを作製した後、上部MgドープGaN層17の上に、絶縁膜22を形成することなくゲート電極31を形成することにより作製することができる。第2の実施の形態半導体装置次に、第2の実施の形態について説明する。図7に示されるように、本実施の形態における半導体装置は、基板11上に、第1のバッファ層12、第2のバッファ層13、第1の半導体層である電子走行層14、第2の半導体層である電子供給層15が順次形成されている。ゲート電極31の直下における電子供給層15の上には、第3の半導体層であるp型の不純物材料がドープされた窒化物半導体層であるMgドープGaN層117が形成されている。また、電子供給層15上において、MgドープGaN層117が形成されている領域を除く領域には、誘電体層21が形成されている。ゲート電極31は、MgドープGaN層117の上に、絶縁膜22を介して形成されており、ソース電極32及びドレイン電極33は、電子供給層15と接するように形成されている。本実施の形態では、基板11にはSi基板が用いられ、第1のバッファ層12にはAlNが用いられ、第2のバッファ層13にはAlGaNが用いられている。また、第1の半導体層となる電子走行層14にはi-GaNが用いられ、第2の半導体層となる電子供給層15にはi-AlGaNが用いられている。また、誘電体層21は酸化物や窒化物を含む誘電体材料により形成されており、例えば、SiO2により形成されている。絶縁膜22は、ゲート絶縁膜となるものであり、例えば、ALDにより形成された酸化アルミニウム等の絶縁体により形成されている。本実施の形態では、第3の半導体層となるMgドープGaN層117は、ゲート電極31の直下となる領域に形成されており、不純物元素であるMgが活性化しておりp型となっている。これにより、電子走行層14において、電子走行層14と電子供給層15との界面近傍には、2DEG14aが形成されるが、MgドープGaN層117が形成されている領域の下においてのみ電子を消失させることができる。即ち、2DEG14aにおいて、MgドープGaN層117が形成されていない領域の直下における電子の密度を低下させることなく、MgドープGaN層117が形成されている領域の直下においてのみ電子を消失させることができる。よって、本実施の形態における半導体装置では、オン抵抗を増加させることなく、ノーマリーオフにすることができる。本実施の形態における半導体装置においては、ゲート電極31の直下には、p型となるMgドープGaN層117が形成されており、ゲート電極31を除く領域には、誘電体層21は形成されているものの、p型となる領域は形成されていない。よって、より一層ゲート電極31の直下における2DEG14aの電子を確実に消失させることができ、高い均一性で、より確実にノーマリーオフにすることができる。半導体装置の製造方法次に、第1の実施の形態における半導体装置の製造方法について、図8~図9に基づき説明する。最初に、図8aに示すように、基板11上に、第1のバッファ層12、第2のバッファ層13、電子走行層14、電子供給層15をMOVPE法によりエピタキシャル成長させることにより形成する。本実施の形態では、第1のバッファ層12は膜厚が約200nmのAlNにより形成されており、第2のバッファ層13は膜厚が約600nmのAlGaNにより形成されている。また、電子走行層14は膜厚が約1200nmのGaNにより形成されており、電子供給層15は膜厚が約20nmのAlGaNにより形成されている。これら窒化物半導体層をMOVPEにより成膜する際には、Alの原料ガスにはTMAトリメチルアルミニウムが用いられ、Gaの原料ガスにはTMGトリメチルガリウムが用いられ、Nの原料ガスにはNH3アンモニアが用いられる。また、Mgの原料ガスにはCp2Mgシクロペンタジエニルマグネシウムが用いられる。尚、これらの原料ガスは、水素H2をキャリアガスとしてMOVPE装置の反応炉に供給される。また、窒化物半導体層を形成する際に供給されるアンモニアガスは、100~10000sccmの流量で供給され、窒化物半導体層を形成する際の成長圧力は50Torr~300Torrであり、成長温度は1000°C~1200°Cである。基板11は、例えば、サファイア基板、Si基板、SiC基板を用いることができる。本実施の形態では、基板11は、SiC基板が用いられている。第2のバッファ層13は、AlXGa1-XNと表わした場合に、Xの値が0.4、即ち、Al0.4Ga0.6Nとなるように形成されている。電子供給層15は、AlXGa1-XNと表わした場合に、Xの値が0.1~0.3になるように形成されている。本実施の形態では、Xの値が0.2、即ち、Al0.2Ga0.8Nとなるように形成されている。また、電子供給層15は、i-AlGaNであっても、n-AlGaNであってもよい。n-AlGaNを形成する場合には、不純物元素としてSiがドープされており、Siの濃度が1×1018cm-3~1×1020cm-3、例えば、1×1019cm-3となるようにSiがドープされている。この際、Siの原料ガスとしては、例えば、SiH4等が用いられる。次に、図8bに示すように、電子供給層15の表面において、ゲート電極31が形成される領域を除く領域に誘電体層21を形成する。具体的には、電子供給層15の表面に、スパッタリング等により膜厚が約200nmのSiO2等の誘電体膜を成膜する。次に、この誘電体膜上にフォトレジストを塗布し、露光装置による露光、現像を行なうことにより、ゲート電極31が形成される領域に開口を有する不図示のレジストパターンを形成する。この後、ウェットエッチングまたはドライエッチング等により、レジストパターンが形成されていない領域の誘電体膜を除去することにより、SiO2等によりゲート電極31が形成される領域に開口部21aを有する誘電体層21を形成する。この後、レジストパターンは、有機溶剤等により除去する。尚、誘電体層21はSiN等により形成してもよい。次に、図8cに示すように、誘電体層21の開口部21aにおいて電子供給層15が露出している領域上に、MgドープGaN層117を形成する。具体的には、MgドープGaN層117は、MOVPEによりエピタキシャル成長により選択的に形成されるため、誘電体層21の開口部21aが形成されている電子供給層15が露出している領域上においてのみ結晶成長し、誘電体層21上には殆ど形成されない。よって、電子供給層15が露出している領域上においてのみMgドープGaN層117を形成することができる。尚、MgドープGaN層117は、不純物濃度が、5×1018cm-3~5×1020cm-3となるようにMgがドープされたGaNにより形成されており、本実施の形態においては、不純物濃度が、1×1019cm-3となるようにMgがドープされている。この後、窒素雰囲気中で熱処理を行なうことにより、MgドープGaN層117の内部の水素を脱離させ、MgドープGaN層117を活性化させてp型にする。MgドープGaN層117では、内部電界が存在していない膜面に対し横方向、即ち、膜厚方向より水素を脱離させることができるため、効率よく、より多くの水素を脱離させることができる。尚、MgドープGaN層117の膜厚は、50nm~200nmが好ましく、本実施の形態においては、MgドープGaN層117は、膜厚が約50nmとなるように形成されている。次に、図9に示すように、MgドープGaN層117の上に、ゲート絶縁膜となる絶縁膜22を形成し、絶縁膜22上にゲート電極31を形成する。また、ソース電極32及びドレイン電極33が形成される領域において誘電体層21を除去し、誘電体層21が除去された領域にソース電極32及びドレイン電極33を形成する。以上の工程により、本実施の形態における半導体装置を製造することができる。本実施の形態における半導体装置では、絶縁膜22を介したゲート電極31の直下において、MgドープGaN層117は活性化しているため、ホールを多数発生させることができる。これにより、ゲート電極31の直下の領域におおいて、2GED14aにおける電子を消失させることができ、ゲート電圧を正側にシフトさせることができ、ノーマリーオフにすることができる。また、ゲート電極31の直下を除く領域には、MgドープGaN層117は形成されていないため、この領域の直下においては2DEG14aの電子が減少することはないため、オン抵抗が増加することはない。本実施の形態における半導体装置においては、ゲート電極31の直下において、p型となるMgドープGaN層117が形成されている領域が形成されている。よって、p型となるMgドープGaN層117が形成されていない領域の境界は明確であり、製造される半導体装置の均一性が高く、また、歩留りも高い。また、上記説明においては、絶縁膜22を形成した構造の半導体装置について説明したが、本実施の形態における半導体装置は、絶縁膜22が形成されていない構造のものであってもよい。具体的には、このような半導体装置は、図8cに示すものを作製した後、MgドープGaN層117の上に、絶縁膜22を形成することなくゲート電極31を形成することにより作製することができる。尚、上記以外の内容については、第1の実施の形態と同様である。第3の実施の形態次に、第3の実施の形態について説明する。本実施の形態は、半導体デバイス、電源装置及び高周波増幅器である。本実施の形態における半導体デバイスは、第1または第2の実施の形態における半導体装置をディスクリートパッケージしたものであり、このようにディスクリートパッケージされた半導体デバイスについて、図10に基づき説明する。尚、図10は、ディスクリートパッケージされた半導体装置の内部を模式的に示すものであり、電極の配置等については、第1または第2の実施の形態に示されているものとは、異なっている。最初に、第1または第2の実施の形態において製造された半導体装置をダイシング等により切断することにより、GaN系の半導体材料のHEMTの半導体チップ410を形成する。この半導体チップ410をリードフレーム420上に、ハンダ等のダイアタッチ剤430により固定する。尚、この半導体チップ410は、第1または第2の実施の形態における半導体装置に相当するものである。次に、ゲート電極411をゲートリード421にボンディングワイヤ431により接続し、ソース電極412をソースリード422にボンディングワイヤ432により接続し、ドレイン電極413をドレインリード423にボンディングワイヤ433により接続する。尚、ボンディングワイヤ431、432、433はAl等の金属材料により形成されている。また、本実施の形態においては、ゲート電極411はゲート電極パッドであり、第1または第2の実施の形態における半導体装置のゲート電極31と接続されている。また、ソース電極412はソース電極パッドであり、第1または第2の実施の形態における半導体装置のソース電極32と接続されている。また、ドレイン電極413はドレイン電極パッドであり、第1または第2の実施の形態における半導体装置のドレイン電極33と接続されている。次に、トランスファーモールド法によりモールド樹脂440による樹脂封止を行なう。このようにして、GaN系の半導体材料を用いたHEMTのディスクリートパッケージされている半導体デバイスを作製することができる。次に、本実施の形態における電源装置及び高周波増幅器について説明する。本実施の形態における電源装置及び高周波増幅器は、第1または第2の実施の形態における半導体装置を用いた電源装置及び高周波増幅器である。最初に、図11に基づき、本実施の形態における電源装置について説明する。本実施の形態における電源装置460は、高圧の一次側回路461、低圧の二次側回路462及び一次側回路461と二次側回路462との間に配設されるトランス463を備えている。一次側回路461は、交流電源464、いわゆるブリッジ整流回路465、複数のスイッチング素子図11に示す例では4つ466及び一つのスイッチング素子467等を備えている。二次側回路462は、複数のスイッチング素子図11に示す例では3つ468を備えている。図11に示す例では、第1または第2の実施の形態における半導体装置を一次側回路461のスイッチング素子466及び467として用いている。尚、一次側回路461のスイッチング素子466及び467は、ノーマリーオフの半導体装置であることが好ましい。また、二次側回路462において用いられているスイッチング素子468はシリコンにより形成される通常のMISFETmetalinsulatorsemiconductorfieldeffecttransistorを用いている。次に、図12に基づき、本実施の形態における高周波増幅器について説明する。本実施の形態における高周波増幅器470は、例えば、携帯電話の基地局用パワーアンプに適用してもよい。この高周波増幅器470は、ディジタルプレディストーション回路471、ミキサー472、パワーアンプ473及び方向性結合器474を備えている。ディジタルプレディストーション回路471は、入力信号の非線形歪みを補償する。ミキサー472は、非線形歪みが補償された入力信号と交流信号とをミキシングする。パワーアンプ473は、交流信号とミキシングされた入力信号を増幅する。図12に示す例では、パワーアンプ473は、第1または第2の実施の形態における半導体装置を有している。方向性結合器474は、入力信号や出力信号のモニタリング等を行なう。図12に示す回路では、例えば、スイッチの切り替えにより、ミキサー472により出力信号を交流信号とミキシングしてディジタルプレディストーション回路471に送出することが可能である。以上、実施の形態について詳述したが、特定の実施形態に限定されるものではなく、特許請求の範囲に記載された範囲内において、種々の変形及び変更が可能である。上記の説明に関し、更に以下の付記を開示する。付記1基板の上に、第1の半導体層、第2の半導体層及びp型の不純物元素が含まれている半導体キャップ層を順次形成する工程と、前記半導体キャップ層を形成した後、開口部を有する誘電体層を形成する工程と、前記開口部において露出している前記半導体キャップ層の上に、p型の不純物元素が含まれている第3の半導体層を形成する工程と、前記第3の半導体層の上にゲート電極を形成する工程と、を有することを特徴とする半導体装置の製造方法。付記2前記誘電体層を形成する工程の後、窒素雰囲気中で熱処理を行う工程を有し、前記窒素雰囲気中で熱処理を行なった後、前記第3の半導体層を形成する工程を行なうことを特徴とする付記1に記載の半導体装置の製造方法。付記3基板の上に、第1の半導体層及び第2の半導体層を順次形成する工程と、前記第2の半導体層を形成した後、開口部を有する誘電体層を形成する工程と、前記開口部において露出している前記第2の半導体層の上に、p型の不純物元素が含まれている第3の半導体層を形成する工程と、前記第3の半導体層の上にゲート電極を形成する工程と、を有することを特徴とする半導体装置の製造方法。付記4前記第3の半導体層を形成する工程は、前記第3の半導体層を成膜し、前記第3の半導体層を成膜した後、窒素雰囲気中で熱処理を行うものであることを特徴とする付記1から3のいずれかに記載の半導体装置の製造方法。付記5前記第3の半導体層の上に、絶縁膜を形成する工程を有し、前記ゲート電極は、前記絶縁膜を介した前記第3の半導体層上に形成されるものであることを特徴とする付記1から4のいずれかに記載の半導体装置の製造方法。付記6前記p型の不純物元素は、Mgであることを特徴とする付記1から5のいずれかに記載の半導体装置の製造方法。付記7前記第3の半導体層は、MOVPEにより形成されるものであることを特徴とする付記1から6のいずれかに記載の半導体装置の製造方法。付記8前記第2の半導体層または前記半導体キャップ層に接してソース電極及びドレイン電極を形成する工程を有することを特徴とする付記1から7のいずれかに記載の半導体装置の製造方法。付記9基板の上に形成された第1の半導体層と、前記第1の半導体層の上に形成された第2の半導体層と、前記第2の半導体層の上に形成された半導体キャップ層と、前記半導体キャップ層の上において、ゲート電極が形成される領域の下に形成された第3の半導体層と、前記第3の半導体層の上に形成された前記ゲート電極と、前記第2の半導体層または前記半導体キャップ層に接して形成されたソース電極及びドレイン電極と、を有し、前記半導体キャップ層及び前記第3の半導体層には、半導体材料にp型不純物元素がドープされており、前記第3の半導体層は、p型であることを特徴とする半導体装置。付記10前記半導体キャップ層において、前記ゲート電極の直下にはp型領域が形成されており、前記p型領域を除く領域は、前記p型領域よりも抵抗の高い高抵抗領域が形成されていることを特徴とする付記9に記載の半導体装置。付記11前記半導体キャップ層において、前記高抵抗領域における水素の濃度は、前記p型領域における水素の濃度よりも高いことを特徴とする付記10に記載の半導体装置。付記12前記第1の半導体層、前記第2の半導体層、前記半導体キャップ層及び前記第3の半導体層は、窒化物半導体により形成されているものであることを特徴とする付記9から11のいずれかに記載の半導体装置。付記13前記半導体キャップ層の上において、前記第3の半導体層が形成されている領域を除く領域には、誘電体層が形成されていることを特徴とする付記9から12のいずれかに記載の半導体装置。付記14基板の上に形成された第1の半導体層と、前記第1の半導体層の上に形成された第2の半導体層と、前記第2の半導体層の上において、ゲート電極が形成される領域の下に形成された第3の半導体層と、前記第2の半導体層の上において、前記第3の半導体層が形成されている領域を除く領域に形成された誘電体層と、前記第3の半導体層の上に形成された前記ゲート電極と、前記第2の半導体層に接して形成されたソース電極及びドレイン電極と、を有し、前記第3の半導体層には、半導体材料にp型不純物元素がドープされており、p型であることを特徴とする半導体装置。付記15前記第1の半導体層、前記第2の半導体層及び前記第3の半導体層は、窒化物半導体により形成されているものであることを特徴とする付記14に記載の半導体装置。付記16前記誘電体層は、SiO2またはSiNを含む材料により形成されていることを特徴とする付記9から15のいずれかに記載の半導体装置。付記17前記p型不純物元素は、Mgであることを特徴とする付記9から16のいずれかに記載の半導体装置。付記18前記第3の半導体層と前記ゲート電極との間には、絶縁膜が形成されていることを特徴とする付記9から17のいずれかに記載の半導体装置。付記19付記9から18のいずれかに記載の半導体装置を有することを特徴とする電源装置。付記20付記9から18のいずれかに記載の半導体装置を有することを特徴とする増幅器。