III族窒化物チャネル層3と、前記III族窒化物チャネル層3上のIII族窒化物障壁層4であって、前記III族窒化物障壁層4は第1部分4-1と第2部分4-2を含み、前記第1部分4-1は前記第2部分4-2より薄い厚さを有する、III族窒化物障壁層4と、前記III族窒化物障壁層4の前記第1部分4-1上に少なくとも配置されたpドープIII族窒化物ゲート層部5と、前記pドープIII族窒化物ゲート層部5上のゲートコンタクト10と、ソース電極11と、前記ソース電極11から離れて配置されたドレイン電極12と、を含む半導体デバイス。前記III族窒化物障壁層4は、前記III族窒化物チャネル層3上の少なくとも1つの第1のIII族窒化物障壁層41であって、前記pドープIII族窒化物ゲート層部5が少なくとも前記第1のIII族窒化物障壁層41上にそれに接して配置される、第1のIII族窒化物障壁層41と、前記第1のIII族窒化物障壁層41上にそれに接して配置された少なくとも1つの第2のIII族窒化物障壁層42と、を含む、請求項1に記載のデバイス。前記第1のIII族窒化物障壁層41は前記第2のIII族窒化物障壁層42のAl含有量と異なるAl含有量を含む、請求項2に記載のデバイス。前記第1のIII族窒化物障壁層41は前記pドープIII族窒化物ゲート層部5のAl含有量と異なるAl含有量を含む、請求項2または3に記載のデバイス。前記第2のIII族窒化物障壁層42もまた前記pドープIII族窒化物ゲート層部5上に配置される、請求項2~4のいずれか一項に記載のデバイス。前記第2のIII族窒化物障壁層42は、前記第1のIII族窒化物障壁層41まで及ぶとともに前記III族窒化物障壁層4の凹部を画定する開口を含み、前記pドープIII族窒化物ゲート層部5は前記開口に配置される、請求項2~5のいずれか一項に記載のデバイス。前記第1部分4-1は前記III族窒化物障壁層4の凹部18を画定する、請求項1~6のいずれか一項に記載のデバイス。前記pドープIII族窒化物ゲート層部5と前記III族窒化物障壁層4の前記第1部分4-1間のゲート誘電体層をさらに含む請求項1~7のいずれか一項に記載のデバイス。III族窒化物チャネル層3と、前記III族窒化物チャネル層3上の少なくとも1つの第1のIII族窒化物障壁層41と、前記第1のIII族窒化物障壁層41上のゲート層部5であって、pドープIII族窒化物半導体とショットキ接触形成金属からなる群から選択される材料を含むゲート層部5と、前記ゲート層部5に隣接する前記第1のIII族窒化物障壁層41上の少なくとも1つの第2のIII族窒化物障壁層42と、前記III族窒化物チャネル層3と前記第1のIII族窒化物障壁層41間の接合における2-DEG層8と、前記ゲート層部5上のゲートコンタクト10と、前記2-DEG層8と電気的に接触したソース電極11と、前記2-DEG層8と電気的に接触しかつ前記ソース電極11から離れて配置されるドレイン電極12と、を含む半導体デバイス。前記第1のIII族窒化物障壁層41は前記第2のIII族窒化物障壁層42のAl含有量と異なるAl含有量を含む、請求項9に記載のデバイス。前記第2のIII族窒化物障壁層42は開口を含み、前記ゲート層部5は前記開口内に配置される、請求項9または10に記載のデバイス。AlaGa1-aN0≦a≦1からなる非ドープチャネル層3と、前記チャネル層3上にAlbGa1-bN0≦b≦1;a<bとAlcIn1-cN0≦c≦1;a<cからなる群から選択される材料を含む非ドープ障壁層4であって、前記障壁層4は前記チャネル層3より高いバンドギャップを有し、前記チャネル層3とヘテロ接合を形成し、前記障壁層4の第2部分4-2より薄い厚さを有する第1部分4-1を含む、障壁層4と、前記障壁層4の前記第1部分4-1上のそれに接するAlzGa1-zN0≦z≦1を含むpドープゲート層5と、前記pドープゲート層5上のゲートコンタクト10と、ソース電極11と、前記ソース電極11から離れて配置されたドレイン電極12と、を含む半導体デバイス。前記障壁層4は、前記チャネル層3上にAlb1Ga1-b1N0≦b1≦1;a<b1とAlc1In1-c1N0≦c1≦1;a<c1からなる群から選択される材料を含む少なくとも1つの第1の障壁層41であって、前記第1の障壁層41は前記チャネル層3より高いバンドギャップを有し前記チャネル層3とヘテロ接合を形成し、前記pドープゲート層5は前記第1の障壁層41の一部上にそれに接して配置された、第1の障壁層41と、前記第1の障壁層41の別の部分上のそれに接したAlb2Ga1-b2N0≦b2≦1;a<b2とAlc2In1-c2N0≦c2≦1;a<c2からなる群から選択される材料を含む少なくとも1つの第2の障壁層42と、を含む、請求項12に記載のデバイス。b1≠b2、c1≠c2である、請求項13に記載のデバイス。前記第1の障壁層41は前記第2の障壁層42の厚さと異なる厚さを有する、請求項13または14に記載のデバイス。半導体デバイスの製造方法であって、III族窒化物チャネル層3を設ける工程と、前記III族窒化物チャネル層3上に第1部分4-1と第2部分4-2を含むIII族窒化物障壁層4を形成する工程であって、前記第1部分4-1は前記第2部分4-2より薄い厚さを有する、工程と、前記III族窒化物障壁層4の少なくとも前記第1部分4-1上にpドープIII族窒化物ゲート層部5を形成する工程と、前記pドープIII族窒化物ゲート層部5上にゲートコンタクト10を形成する工程と、ソース電極11を形成する工程と、前記ソース電極11から離れたドレイン電極12を形成する工程と、を含む方法。III族窒化物チャネル層3上に少なくとも1つの第1のIII族窒化物障壁層41を形成する工程と、前記第1のIII族窒化物障壁層41上にそれに接してpドープIII族窒化物ゲート層部5を形成する工程と、前記第1のIII族窒化物障壁層41上にそれに接して少なくとも1つの第2のIII族窒化物障壁層42を形成する工程と、をさらに含む請求項16に記載の方法であって、前記第1および第2のIII族窒化物障壁層は併せて前記III族窒化物障壁層4を形成する、方法。前記第1のIII族窒化物障壁層41上にpドープIII族窒化物ゲート層5-1を形成する工程であって、前記pドープIII族窒化物ゲート層5-1は前記第1のIII族窒化物障壁層41の材料に対し選択エッチ可能である材料を含む、工程と、前記第1のIII族窒化物障壁層41上に前記pドープIII族窒化物ゲート層部5を形成するために前記第1のIII族窒化物障壁層41に対し前記pドープIII族窒化物ゲート層5を選択的にエッチングする工程と、前記第2のIII族窒化物障壁層42を形成する工程と、を含む請求項17に記載の方法。前記pドープIII族窒化物ゲート層部5を画定するために前記pドープIII族窒化物ゲート層5-1上にマスク7を形成する工程と、前記マスク7を使用して前記pドープIII族窒化物ゲート層5-1をエッチングする工程と、を含む請求項18に記載の方法。前記第1のIII族窒化物障壁層41のゲート部分4-1を露出するために前記第2のIII族窒化物障壁層42内に開口を形成する工程と、前記第2のIII族窒化物障壁層42の少なくとも前記開口内に前記pドープIII族窒化物ゲート層部5を形成する工程と、を含む請求項17~19のいずれか一項に記載の方法。前記第1のIII族窒化物障壁層のゲート部分を覆うために前記第1のIII族窒化物障壁層41上にマスク15を形成する工程であって、前記ゲート部分は前記障壁層4の前記第1部分4-1を画定する、工程と、前記第1のIII族窒化物障壁層41の覆われていない部分上に前記第2のIII族窒化物障壁層42を蒸着する工程と、前記第1のIII族窒化物障壁層41の前記ゲート部分4-1を露出するために前記マスク15を除去する工程と、前記第1のIII族窒化物障壁層41の前記露出したゲート部分上に前記pドープIII族窒化物ゲート層部5を形成する工程と、を含む請求項17~20のいずれか一項に記載の方法。前記III族窒化物障壁層4上にカバー層17を形成する工程であって、前記カバー層17は前記III族窒化物障壁層4の凹部18を画定するために少なくとも1つの開口を含む、工程と、前記III族窒化物障壁層4内に前記凹部18を形成するために前記III族窒化物障壁層4をエッチングする工程と、前記III族窒化物障壁層4の前記凹部18内に前記pドープIII族窒化物ゲート層部5を形成する工程と、を含む請求項16~21のいずれか一項に記載の方法。半導体デバイスの形成方法であって、III族窒化物チャネル層3を設ける工程と、前記III族窒化物チャネル層3上に少なくとも1つの第1のIII族窒化物障壁層41を形成する工程と、前記第1のIII族窒化物障壁層41上にそれに接してpドープIII族窒化物ゲート層部5を形成する工程と、前記第1のIII族窒化物障壁層41上にそれに接して少なくとも1つの第2のIII族窒化物障壁層42を形成する工程と、前記pドープIII族窒化物ゲート層部5上にゲートコンタクト10を形成する工程と、ソース電極11を形成する工程と、前記ソース電極11から離れたドレイン電極12を形成する工程と、を含む方法。前記第1のIII族窒化物障壁層41上にpドープIII族窒化物ゲート層5-1を形成する工程であって、前記pドープIII族窒化物ゲート層5-1は前記第1のIII族窒化物障壁層41の材料に対し選択エッチ可能である材料を含む、工程と、前記pドープIII族窒化物ゲート層5-1上にマスク7を形成する工程と、前記pドープIII族窒化物ゲート層部5を形成するために前記マスク7を使用して前記pドープIII族窒化物ゲート層5-1をエッチングする工程と、前記第2のIII族窒化物障壁層42を形成する工程と、を含む請求項23に記載の方法。前記第1のIII族窒化物障壁層41のゲート部分4-1を覆うために前記第1のIII族窒化物障壁層41上にマスク15を形成する工程と、前記第1のIII族窒化物障壁層41の覆われていない部分上に前記第2のIII族窒化物障壁層42を蒸着する工程と、前記第1のIII族窒化物障壁層41の前記ゲート部分4-1を露出するために前記マスク15を除去する工程と、前記第1のIII族窒化物障壁層41の前記露出したゲート部分4-1上に前記pドープIII族窒化物ゲート層部5を形成する工程と、を含む請求項23に記載の方法。一実施形態によると、窒化物半導体デバイスが提供される。窒化物半導体デバイスは、III族窒化物チャネル層と;III族窒化物チャネル層上のIII族窒化物障壁層であって、第1部分と第2部分を含み、第1部分は第2部分より薄い厚さを有する、III族窒化物障壁層と;III族窒化物障壁層の少なくとも第1部分上に配置されたpドープIII族窒化物ゲート層部と;pドープIII族窒化物ゲート層部上のゲートコンタクトと、を含む。完全かつ当業者にその実施を可能にする開示最良モードを含むについて、添付図面を参照することを含み明細書の残りの部分でさらに詳細に説明する。以下では、様々な実施形態を詳細に参照し、その1つまたは複数の例を添付図面に例示する。各例は説明のためだけに提供され、添付の特許請求範囲を制限することを意図しない。例えば、一実施形態の一部として例示または説明される特徴は、さらに別の実施形態をもたらすために他の実施形態上でまたはそれに関連して使用することができる。本明細書はこのような変更および変形を含むように意図されている。これらの例は特定の言語を使用して説明されるが、特定の言語は添付の特許請求範囲を制限するものと解釈されるべきではでない。図面は実寸で描かれていなく、例示目的のためだけである。本明細書で使用される用語ラテラルまたは横は、半導体基板の主要面に平行な配向を説明することを意図している。本明細書で使用される用語バーティカルまたは垂直は、半導体基板の主要面に垂直に配置された配向を説明することを意図している。本明細書では、半導体基板の第2の表面は下部または後部面により形成され、一方第1の表面は半導体基板の上部、前部、または主要面により形成されると考えられる。したがって、本明細書で使用される用語上および下は、この配向を考慮した構造的特徴間の相対的位置を記述する。本明細書に記載の特定の実施形態は、限定するものではないが、電力半導体デバイスに関し、特に、2次元電子ガス2-DEGを利用した高電子移動度トランジスタHEMT等の電界効果により制御されるデバイスに関する。このようなデバイスはまたヘテロ接合電界効果トランジスタHFETとして説明される。図1を参照し、HEMTなどの窒化物半導体デバイスの第1の実施形態について説明する。以下の説明では、窒化物半導体デバイスは、これに限定しないが、HEMTと称する。さらなる説明により明らかになるように、HEMT100は、HEMT100のゲート下に、ゲート/ドレインおよびゲート/ソース部における障壁層と比較して薄い障壁層を含む。一実施形態によると、窒化物半導体デバイスが提供される。窒化物半導体デバイスは、III族窒化物チャネル層と;III族窒化物チャネル層上のIII族窒化物障壁層であって、第1部分と第2部分を含み、第1部分は第2部分より薄い厚さを有する、III族窒化物障壁層と;III族窒化物障壁層の少なくとも第1部分上に配置されたpドープIII族窒化物ゲート層部と;pドープIII族窒化物ゲート層部上のゲートコンタクトと、を含む。別の実施形態によると、窒化物半導体デバイスの製造方法が提供される。本方法は、III族窒化物チャネル層を設ける工程と;III族窒化物チャネル層上に第1部分と第2部分を有するIII族窒化物障壁層であって第1部分が第2部分より薄い厚さを有するIII族窒化物障壁層を形成する工程と;III族窒化物障壁層の少なくとも第1部分上にpドープIII族窒化物ゲート層部を形成する工程と;pドープIII族窒化物ゲート層部上にゲートコンタクトを形成する工程と;ソース電極を形成する工程と;ソース電極から離れてドレイン電極を形成する工程と、を含む。本半導体デバイスおよび方法の別の実施形態、変更および改善は、以下の明細書と添付の特許請求範囲からより明白になるであろう。HEMT100は、GaN窒化ガリウム、Siシリコン、SiC炭化ケイ素、またはAl2O3サファイアなどの様々な材料で作ることができる半導体基板1を含む。SiC基板の例は、SiCの4H、3C、6Hおよび15Rポリタイプである。SiCは例えば、デバイスの熱散逸を容易にするサファイアより高い熱伝導率を有する。HEMT100は、様々な材料を使用して製造することができる。本明細書に記載の1つまたは複数の実施形態によると、HEMT100の製作に使用される材料系はIII族窒化物半導体材料に基づく。III族とは、窒素と周期系のIII族の1つまたは複数の元素通常はAlアルミニウムGaガリウム、Inインジウムとで形成される半導体化合物を指す。III族窒化物半導体材料とは、GaNおよびInNなどの2元材料、AlGaNおよびAlInNなどの3元材料、AlGalnNなどの4元材料を指す。これらの材料は2-DEGの生成に極めて有益な高い自然圧電分極を示す。基板1とIII族材料間の格子不整合が存在する可能性があるので随意の緩衝層2を基板1上に設けてもよい。緩衝層2には様々な材料を使用することができる。1つまたは複数の実施形態によると、緩衝層2の好適な材料はAlwGa1-wN0≦w≦1であってよい。AlNAlwGa1-wN;w=1は通常、例えば図1に示す実施形態で使用される。1つまたは複数の実施形態によると、半導体窒化物層の交互の組み合わせにより形成される多層緩衝層も使用することができる。緩衝層2は格子補償を行うのに十分な厚さを有することができる。HEMT100はまた、チャネル層を形成するIII族窒化物層3を含む。以下の説明では、III族窒化物層3はチャネル層と呼ばれる。チャネル層3は通常、AlaGa1-aN0≦a≦1で作ることができ、通常は緩衝層2より格段に厚い。チャネル層3はまた緩衝層2より薄くてもよいし、あるいは同じ厚さでもよい。1つまたは複数の実施形態によると、チャネル層3はGaNAlaGa1-aN;a=0で作られる。チャネル層3は通常は非ドープである。本明細書との関連では、非ドープは意図的でないドープを意味する。当業者らは、半導体材料が完全には非ドープでなくわずかの不純物を含み得るということを十分に理解するであろう。一実施形態では、チャネル層3は緩衝層2より厚く約2μm~6μmの範囲であってよいが他の厚さも使用可能である。チャネル層3は、基板1の反対側の随意の緩衝層2上に配置される。緩衝層2を使用しない場合例えばIII族窒化物基板1が使用される場合、チャネル層3は基板1上に直接配置されることになる。III族窒化物障壁層4以下では、障壁層と呼ばれるは、随意の緩衝層2と基板1の反対側のチャネル層3上に含まれる。1つまたは複数の実施形態によると、障壁層4はAlbGa1-bN0≦b≦1、AlcIn1-cN0≦c≦1;a<cを含む群から選択される材料で作ることができる。1つまたは複数の実施形態によると、障壁層4中のアルミニウムの含有量はチャネル層3中のアルミニウムの含有量より高いすなわち、a<b、a<c。一例は、障壁層4についてはAl0.3Ga0.7Nそしてチャネル層3についてはGaNである。障壁層4は、単独層であってもよいし、あるいは2、3または4以上の層を含む構成であってもよい。例えば、障壁層4をいくつかの単独層で構成することができる。1つまたは複数の実施形態では、障壁層4は非ドープである。1つまたは複数の実施形態によると、障壁層4は、少なくとも1つの第1のIII族窒化物障壁層41以下では、第1の障壁層と呼ばれると少なくとも1つの第2のIII族窒化物障壁層42以下では第2の障壁層と呼ばれるで構成することができる。第1の障壁層41はAlb1Ga1-b1N0≦b1≦1またはAlc1In1-c1N0≦c1≦1通常はa<b1;a<c1で作ることができるすなわち、1つまたは複数の実施形態では第1の障壁層41中のAl含有量はチャネル層3中のものより高い。第2の障壁層42はAlb2Ga1-b2N0≦b2≦1またはAlc2ln1-c2N0≦c2≦1通常は、a<b2、a<c2で作ることができるすなわち、1つまたは複数の実施形態では、第2の障壁層42中のAl含有量はチャネル層3中のものより高い。第1および第2の障壁層41、42は通常は非ドープである。第1の障壁層41は比較的薄く、例えば5nm以下例えば1nm~2nmである。第2の障壁層42は同じ厚さであってよい例えば5nm以下が、第1の障壁層41より厚くてもよい例えば約20nm。第1と第2の障壁層41と42はまた、他の厚さおよび他の厚さ関係を有することができる。例えば、両方の障壁層41、42は例えば約5nmのほぼ同じ厚さを有することができる。以下に述べるように第1の障壁層41がゲート層部5で覆われた領域は障壁層4の第1部分4-1と呼ばれ、第1と第2の障壁層41、42が互いに接触する領域は障壁層4の第2部分4-2と呼ばれる。第1部分4-1はゲート領域を形成し、第2部分4-2はゲート/ソース部とゲート/ドレイン部を形成する。1つまたは複数の実施形態によると、障壁層4の第1部分4-1は第2部分4-2の厚さより薄い厚さを有する。図1には、第1の障壁層41と、第1と第2の障壁層41、42で構成される障壁層4との厚さ関係を例示する。第1の障壁層41障壁層4の第1部分4-1は厚さaを有し、ゲート領域外の障壁層4障壁層4の第2部分4-2の厚さはbである。1つまたは複数の実施形態では、厚さ関係a:bは、約1:2~約1:10の範囲であってよい。一実施形態では、障壁層4は、ヘテロ接合界面を形成するためにチャネル層3上にそれに接して形成される。一実施形態では、障壁層4の材料はチャネル層3の材料より高いバンドギャップ幅を有する。バンドギャップ幅の差は、例えばそれぞれの層中のAl含有量を選択することにより調節することができる。障壁層4が少なくとも第1および第2の障壁層41、42を含む場合、第1の障壁層41は通常、ヘテロ接合界面がチャネル層3と第1の障壁層41間に形成されるように、チャネル層3上にそれに接して配置される。チャネル層3と障壁層4間またはチャネル層と第1の障壁層41間のそれぞれのヘテロ接合界面では、2-DEG層8は、チャネル層3と障壁層4または第1の障壁層41の圧電分極、格子不整合、バンドギャップ幅の差異の結果として形成される。一実施形態では、障壁層4および第1と第2の障壁層41、42はチャネル層3より大きなバンドギャップを有する。2-DEG層8はソース電極11とドレイン電極12とを接続する導電チャネルを形成する。追加措置なしに、2-DEG層8はソース11とドレイン12間の導電チャネルを提供するのでHEMT100はディプレッションモードデバイスノーマリーオン型を形成する。HEMT100はさらに不活性化層6とゲートコンタクト10を含む。エンハンスメントモードデバイスノーマリーオフ型を得るために、pドープIII族窒化物ゲート層部5以下ではゲート層部5と呼ばれるは障壁層4上に配置される。ゲート層部5は、pドープAlzGa1-zN0≦z≦1で作ることができる例えばGaNAlzGa1-zN;z=0。ゲート層部5は障壁層4のゲート領域第1部分4-1下の2-DEG層8中の電子集団を低減し、これによりpドープゲート層部を含まないデバイスと比較し正の方向約3Vの閾値電圧の変位を引き起こす。3Vは障壁層4のバンドギャップにほぼ対応するので、2-DEGの形成は、デバイスがノーマリーオフとなるようにゲート領域内に制限されるかあるいはその領域内で妨げられる。pドープゲート層部5は約100nmの厚さを有することができるが、他の厚さも使用することができる。pドープゲート層部5のドーピング濃度は通常は約1018cm-3であるが、他のドーピング濃度も使用することができる。pドーピング濃度は、ゲートメタルに低オーム性pコンタクトを与えるためにゲート層部5の上部表面に向けて増加することができる。一実施形態では、追加の高pドープIII族窒化物キャッピング層をゲート層部5上に蒸着することができる。さらに、ゲート層部5は、異なるドーピング濃度および異なる組成のいくつかのpドープIII族窒化物層を必要に応じ含むことができる。pドープゲート層部5として使用される材料の例はGaNとAl0.2Ga0.8Nである。一実施形態では、ゲート層部5は、障壁層4上のかつそれに接したゲート領域に、あるいは第1および第2の障壁層41、42の場合には、障壁層41上にかつそれに接したゲート領域に形成される。このとき第2の障壁層42は、ゲート層部5で覆われない領域の第1の障壁層41上にそれに接して形成することができる。チャネル層3と障壁層4に使用される材料の選択もまた、2-DEG層8がチャネル層3と障壁層4間のヘテロ接合に形成される程度に影響を与える。例えば、障壁層4中のAl含有量、あるいはより一般的にはチャネル層3と障壁層4間のAl含有量の差異はデバイスの閾値電圧に影響を及ぼす。考慮すべき別のパラメータは障壁層4の厚さである。図5には、ゲート領域の障壁層4の厚さ、ゲート層部5下の障壁層4のAl含有量、および閾値電圧との関係を例示する。-1Vより大きな閾値電圧すなわちより大きな正値を得るために、ゲート層部5とチャネル層3間の障壁層4を薄くする場合、比較的高いAl含有量を使用することができる。例えば、障壁層4または第1の障壁層41は、そのAl含有量が約30~35を超えない場合、9nmまでの厚さを有することができる。pドープゲート層部5とチャネル層3間の障壁層4の厚さをさらに低減することにより、さらに高いAl含有量を使用することができる。pドープゲート層部5下の障壁層4の厚さとAl含有量あるいは第1の障壁層41の厚さは通常、障壁層により引き起こされるすなわちpドープゲート層部5無しに-1V以下の閾値変位を得るように選択される。非ドープ障壁層4は、2-DEG層8中の電子ガスの濃度を増加することにより閾値電圧を負値に変位させる。ゲート/ドレインおよびゲート/ソース部中の電子ガスの高い濃度が望まれる。これとは反対に、pドープゲート層部5はゲート領域の閾値電圧を正値に変位させる。これら相反する2つの効果の組み合わせがHEMTの閾値電圧を規定する。1つまたは複数の実施形態によると、第1の障壁層41のAl含有量は第2の障壁層42のAl含有量と異なってもよいが、第1および第2の障壁層41、42の両方が同じAl含有量を有してもよい。一実施形態では、第1の障壁層41は第2の障壁層42より高いAl含有量を有する。1つまたは複数の実施形態では、第1の障壁層41のAl含有量はpドープゲート層部5のAl含有量と異なってもよい。第1および第2の障壁層41、42において異なるAl含有量を使用することにより、HEMT100の電気的性質を調整する際の高い自由度を可能にする。これにより例えば、2-DEG層8のゲート/ドレイン部とゲート/ソース部の抵抗のそれぞれの調整とは無関係に、pドープゲート層部5と第1の障壁層41の相反する作用により定義されるデバイスの閾値電圧の調整を可能にする。従って、閾値電圧を所望のレベルに保ちつつ、ゲート/ドレイン部GD部とゲート/ソース部GS部に低抵抗を設けることが可能である。HEMT100のオン抵抗を低減するために、第1の障壁層41を薄くかつ例えばAlNAlb1Ga1-b1N;b1=lで作ることができ、一方第2の障壁層42はAl0.3Ga0.7NAlb2Ga1-b2N;b2=0.3で作ることができる。第1および第2の障壁層41、42に同じ材料を使用することも可能である。これは、第1と第2の障壁層41、42第2部分4-2;ゲート/ドレイン部とゲート/ソース部を組み合わせた厚い厚さと比較し第1の障壁層41第1部分4-1;ゲート領域単独の異なる薄い厚さもまた2-DEG層8中の異なる濃度の電子ガスを引き起こすためである。第1と第2の障壁層41、42に異なるAl含有量を使用することはまた、製造工程を容易にする。例えば、pドープゲート層部5のAl含有量に対する第1層41のAl含有量を調節することにより、第1の障壁層41がエッチストップとして機能するように第1の障壁層41に対するゲート層部5の材料の選択エッチングが可能となる。別の改良は、第1と第2の障壁層41、42からなる障壁層4の厚さをゲート層部5とチャネル層3ゲート領域間の領域において細かく調節することができるということである。これはこの領域の障壁層4の厚さもまた閾値電圧に影響を与えるためである。例えば、この領域における約1nmの厚さの変動は閾値電圧の顕著な変動を引き起こし得る。第1の障壁層41は、通常、細かく制御することができるエピタキシャル蒸着により別個に形成することができるので、pドープゲート層部5とチャネル層3間の障壁層4の厚さを細かく調節することができる。さらに、通常処理されたデバイス同士間の厚さのバラつきを低減することができ、これにより歩留まりを改善する。障壁層4はまた、必要に応じ別の層を含むことができる。基本的に、障壁層4はいくつかの異なるまたは同じ材料の層を含むことができる。さらに、第1の障壁層41は、2以上の異なるまたは同じ材料の層を含むことができる。また、第2の障壁層42は、2以上の層例えば、2つまたは3つの同じまたは異なる材料の層を含むことができる。より多くの層を使用することで、デバイスの電気的特性の調整により大きな自由度を与える。障壁層の酸化脆弱性を低減するために、薄い例えば2nmのGaNの層で障壁層4または第2の障壁層42を覆うことができる。1つまたは複数の実施形態によると、HEMT100は凹部を有する障壁層4を含む。用語凹部は、障壁層4が隣接領域より薄い厚さを有する部分を有する領域と理解すべきである。凹部は、障壁層4の第2部分4-2より薄い厚さを有する障壁層4の第1部分4-1により画定される。凹部は、障壁層4の部分エッチングにより形成されてもよいし、また、2以上の障壁層を使用した集合体であってもよい。pドープゲート層部5は、少なくとも凹部内に例えば障壁層4の第1部分4-1上にそれに接して形成される。1つまたは複数の実施形態によると、障壁層4は第1の障壁層41と、第1の障壁層41上にそれに接して形成された第2の障壁層42と、を含む。第2の障壁層42は、障壁層4の凹部ゲート部分を画定する第1の障壁層41まで及ぶ開口を含む。pドープゲート層部5は、第2の障壁層42の開口内に、かつ第1の障壁層41上にそれに接して配置される。1つまたは複数の実施形態によると、III族窒化物チャネル層とIII族窒化物チャネル層上のIII族窒化物障壁層とを含む窒化物半導体デバイスが提供される。III族窒化物障壁層は凹部を含む。pドープIII族窒化物ゲート層部はIII族窒化物障壁層の少なくとも凹部内に配置される。ゲートコンタクトはpドープIII族窒化物ゲート層上に配置される。窒化物半導体デバイスはさらに、ソース電極とソース電極から離れたドレイン電極とを含む。1つまたは複数の実施形態によると、基板、基板上の緩衝層、基板上のチャネル層を含む高電子移動度トランジスタHEMTが提供される。第1の障壁層はチャネル層上にそれに接して配置される。第1の障壁層は、チャネル層と第1の障壁層間のヘテロ接合に2次元電子ガス2-DEGを閉じ込めるためにチャネル層のバンドギャップより高いバンドギャップを有する。pドープゲート層部はHEMTのゲート領域の第1の障壁層上にそれに接して配置される。オーム性ゲートコンタクトはpドープゲート層部と電気的に接触するようにpドープゲート層部上に配置される。ソースコンタクトは2-DEG層と電気的に接触するようにHEMTのソース領域に配置される。ドレインコンタクトは2-DEG層と電気的に接触するようにHEMTのドレイン領域に配置され、ドレイン領域はpドープゲート層部がソースコンタクトとドレイン接触間に配置されるようにソース領域から離れて配置される。第2の障壁層は第1の障壁層上にそれに接して配置される。1つまたは複数の実施形態によると、HEMTはさらに、基板と、基板とIII族窒化物層間の緩衝層と、を含む。図2A-2Eを参照し、製造方法の第1の実施形態について説明する。この実施形態は、第1および第2の障壁層の非選択性エピタキシャル蒸着と、第1の障壁層に対するゲート層の選択エッチングとを含む。上述の随意の緩衝層2とゲートチャネル層3とを含む基板1が設けられる。通常、半導体基板1は単一のバルク単結晶材料であってよい。緩衝層2とチャネル層3は通常、エピタキシャル蒸着により形成される。この実施形態では、例えば、基板1はSiウェーハであり、緩衝層2はAlNで作られ、チャネル層3はGaNで作られる。多層緩衝層2も使用することができる。次に、薄い第1の障壁層41例えばAlGaNまたはAlNで作られるはチャネル層3上にエピタキシャル蒸着される。第1の障壁層41は、そのAl含有量に依存して、数nmの範囲の厚さ、例えば1nm~20nm、具体的には1nm~10nm、より具体的には1nm~2nmの厚さを有することができる。別の工程では、その場pドープinsitup-dopedゲート層5-1は通常、エピタキシャルにより蒸着される。pドープゲート層5-1は約100nmの厚さを有することができるが、他の厚さ例えば50nm~200nmの範囲の厚さも可能である。1つまたは複数の実施形態によると、第1の障壁層41のAl含有量は約18~約25の範囲内であってよく、第2の障壁層42のAl含有量は第1の障壁層41のAl含有量より高い。図5に示す関係から明らかなように、閾値電圧の負電圧への著しい変位を回避するために第1の障壁層41中にわずかなAl含有量を有することが望ましい。一方、第1の障壁層41のAl含有量は、以下に述べるように第1の障壁層41に対するゲート層5-1の選択エッチングを可能にするのに十分に高くなければならない。第1の障壁層41が極めて高いAl含有量を含む場合、第1の障壁層41の厚さは、第1の障壁層41により引き起こされる閾値変位を約0V~-1Vの範囲に保つように低減されなければならない。pドープゲート層5-1はpドープゲート層部5を形成するために使用され、従ってpドープゲート層部5の上述の材料で作られる。通常、ゲート層5-1はMgによりその場でinsitu高ドープされるが他のドープ材を使用してもよい。マスク7は、デバイスのゲート領域のpドープゲート層5-1上にすなわちpドープゲート層部5が形成される範囲に形成される。マスク7の材料としては、制限しないが、SiO2または有機または高分子材料等の固いマスクを形成する材料が挙げられる。この結果の構造を図2Aに例示する。次工程では、pドープゲート層5-1は、マスク7に対し、また第1の障壁層41の材料に対し選択的にエッチングされる。ゲート層5の上には、後に形成されるゲートコンタクトに対する良好なオーム接触を与えるための図示しない高pドープキャッピング層を形成することができる。したがって第1の障壁層41はエッチング停止層として機能することができる。選択エッチングを可能にするために、第1の障壁層41のAl含有量をpドープゲート層5-1のAl含有量に対し選択的に調節することができる。例えば、第1の障壁層41のAl含有量をpドープゲート層5-1のAl含有量より高くすることができる。この結果、所望の異なるエッチング挙動が得られる。一例として、第1の障壁層41のAl含有量は約10~約30の範囲であってよく、一方pドープゲート層5-1はAlを含まない。エッチング処理はエッチング液としてSF6を使用するプラズマエッチングであってよい。この結果の構造を図2Bに例示する。図2Cには、第1の障壁層41の露出部分上この実施形態ではゲート層部5上もの第2の障壁層42の蒸着を含む別の工程を例示する。ゲート層部5上に配置される第2の障壁層42の部分は障壁層として機能せず、したがって障壁層4の一部とは考えられない。従って、障壁層4は、第1の障壁層41だけにより画定される薄い厚さaを有する第1部分4-1と、第1と第2の障壁層41、42の組み合わせにより画定される第2部分4-2と、を含む。第2の障壁層42は約5nm~50nmの厚さ例えば20nmまで蒸着される。第2の障壁層42の材料は第1の障壁層41のものと同じであってもよいし、あるいはそれと異なってもよい。例えば、好適なAl含有量を有するAlGaNまたはAlInNを使用することができる。別の工程では、不活性化層6が蒸着されるが、これはその場または別の場でinsituorexsitu行うことができる。この結果の構造を図2Cに例示する。別の工程では、ソースおよびドレイン電極の形成を可能にするコンタクト開口が不活性化層6と障壁層4においてエッチングされる。形成された開口部は、障壁層4を完全にすなわち第1と第2の障壁層41、42を貫通してよい。開口は第1の障壁層41までにだけ及ぶことも可能である。別の工程では、ソースおよびドレイン電極11、12を形成するためにコンタクトメタルが蒸着される。このとき、冶金学的相の形成により2-DEG層8への電気接点を改善する炉アニールが行なわれる。形成された冶金学的相はまた、チャネル層3と第1の障壁層41間の界面に形成される2-DEG層8への所望の電気接点が高信頼度で形成されるように、エッチングされた開口が第1の障壁層41で停止する場合でもソースおよびドレイン電極11、12下の第1の障壁層41を貫通する。別の工程では、ゲートコンタクト10は、ゲート層部5への電気接続を与えるために不活性化層6と第2の障壁層42を貫通して開口をエッチングし導電性材料を蒸着することにより形成される。本実施形態では、コンタクト10と電極11、12のそれぞれはオーム接触である。コンタクト10と電極11、12の材料は、特定ニーズに従って選択されてよい。ソースおよびドレイン電極11、12とゲートコンタクト10を共通の工程で形成することも可能である。この結果の構造図1に対応するを図2Eに例示する。3A-3Eを参照し、窒化物半導体デバイスを製造するための別の実施形態について説明する。この実施形態は、第1の障壁層の露出部上への第2の障壁層の選択的エピタキシャル蒸着と、第2の障壁層に対するpドープゲート層の選択エッチングを含む。第1の実施形態と異なり、基板1はチャネル層3の格子構造と同様の格子構造を有する半導体材料で作られるので緩衝層2は省略される。必要に応じ緩衝層も含むことができる。第1の障壁層41は上述のようにチャネル層3上に形成される。マスクすなわち犠牲層15が第1の障壁層41上に形成される。マスク15は、例えばSiO2などの酸化物の固いマスクで作られ、約100nm厚の酸化被膜を蒸着することにより形成される。マスク15はその後パターン化される。マスク15は、ゲート層部が後で形成される領域すなわちゲート領域を画定する。この結果の構造を図3Aに例示する。第2の障壁層42は、AlGaNまたはInAlNの選択エピタキシャル成長により約20nmの厚さまで第1の障壁層41上に形成される。図3Bに示すようにいかなる半導体材料もマスク15上に蒸着されない。次工程では、図3Cに示すように、固いマスク15は、第1の障壁層41を露出するための第2の障壁層42の開口が形成されるようにウェット酸化物エッチングにより除去される。第1と第2の障壁層41、42は併せて、第2の障壁層42に開口により形成された凹部を有する障壁層4を形成する。別の工程では、図3Cに示すように、その場pドープゲート層5-2が上述の材料と処理を使用して蒸着される。pドープゲート層5-2はまた、開口により画定されたゲート領域の第1の障壁層41上にそれに接して形成されるように、第2の障壁層42の開口障壁層4の凹部の内側を覆い埋める。図3Dに示すように、pドープゲート層5-2はリソグラフィ的に形成されたマスク図示せずを使用してエッチングされる。エッチング通常、SF6を使用するプラズマエッチングは、第2の障壁層42で停止するように第2の障壁層42の材料に対し選択性である。図2A-2Eに示した実施形態に関し上に述べたように、エッチング選択比は、エッチング停止層を形成する第2の障壁層42のAl含有量を選択することにより調節することができる。通常、Al含有量は、pドープゲート層5-2の材料として使用することができるpドープGaNに対し十分なエッチング選択比となる約18~約25の範囲である。より高いAl含有量はさらに、エッチング選択比を改善し、また、HEMT100の閾値電圧に影響を与えることなく2-DEG層8のゲート/ドレインおよびゲート/ソース部のチャンネル特性を改善する。第2の障壁層42はゲート領域外に形成されるので高いAl含有量を有することができる。この結果の構造を図3Dに例示する。このように形成されたpドープゲート層部5は、リソグラフィマスクが、リソグラフィマスクのミスアラインメントの場合のpドープゲート層5-2の除去を防ぐために開口より大きく形成されているので、第2の障壁層42を部分的に覆う。別の処理では、図3Eに示すように、不活性化層6が蒸着され、ゲートコンタクト10とソースおよびドレイン電極11、12は例えば上述のように形成される。この実施形態では、同じ材料を第1と第2の障壁層41、42に使用することができる。しかしながら、必要に応じ、様々な材料特には異なるAl含有量を有する材料を使用することができる。図2A-2Eおよび3A-3Dに示す実施形態は、ゲート層部5とチャネル層3間の障壁層4の第1部分4-1の厚さの極めて精密な調整を可能にする。これは、この領域の厚さが第1の障壁層41を形成するために使用されるエピタキシャル蒸着工程により制御されるからである。別の改良は、ゲート/ドレインおよびゲート/ソース部の2-DEG層8の導電率に影響を与えることなくHEMT100の閾値電圧を約2V~約3Vの範囲に保つために、第1の障壁層41のAl含有量もまた第2の障壁層42のAl含有量より低くてよいということである。さらに、図2A-2Eと図3A-3Dに示す実施形態は上述の二重障壁層HEMTを指す。図4A-4Eを参照し、窒化物半導体デバイスを製造するための別の実施形態について説明する。この実施形態は、障壁層の部分エッチングと、障壁層の露出部上のpドープゲート層の選択的エピタキシャル蒸着と、を含む。さらに、この実施形態は単独の障壁層を使用する。単独の障壁層の代わりに、上述のような二重層構造も使用することができる。例えば、選択エッチングを可能にするために、異なるAl含有量の障壁層を使用することができる。本処理は、障壁層4がその上に形成される不図示の基板と随意の緩衝層上に配置することができるチャネル層3から始める。この実施形態では、障壁層4は単独層で形成される。併せて障壁層4を形成する様々な障壁層を含むことも可能である。例えば、いくつかの同じまたは異なる材料の単独層を使用することができる。様々な材料を使用することにより、例えばAl含有量に勾配がある障壁層の形成が可能となる。この実施形態では、障壁層4は例えば約20nmの厚さを有するエピタキシャル成長AlGaNまたはAlInN層であってよいが、上記材料のうちの任意のものでも作ることができる。チャネル層3は例えばGaNで作ることができるが、上記材料のうちの任意のものでも作ることができる。カバー層17後で不活性化層も構成するは障壁層4上に蒸着される。カバー層17は例えばSiO2またはSi3N4で作られた硬いマスクであってよい。図4Bに示すように、カバー層17は、カバー層17の開口デバイスのゲート範囲を画定するを形成するために不図示のリソグラフィマスクを使用してパターン化される。別の処理では、障壁層は、障壁層4内に凹部18を形成するためのエッチングマスクとしてパターン化カバー層17を使用して、例えばプラズマ支援SF6エッチングにより部分的にエッチングされる。エッチング時間は、障壁層4が完全には除去されないようにすなわち障壁層4の薄い部分が残るように形成され選択される程度を制御する。一実施形態では、障壁層4が上述のような様々な材料の第1および第2の障壁層を含む場合、エッチング停止層として機能する第1の障壁層に対し第2の障壁層を選択的にエッチングすることも可能である。この結果の構造を、ゲート領域の障壁層4の薄い第1部分4-1凹部18とゲート範囲外の厚い第2部分4-2を示す図4Bに例示する。図4Cに示すように、その場pドープゲート層部5は障壁層4の露出部すなわち露出した第1部分4-1上に選択的エピタキシャル蒸着により蒸着される。蒸着を、横方向過成長が発生しないよう制御することができる。ゲート層部5は、障壁層4より厚い厚さを有することができ、カバー層17の上部表面から窪ませることができる。この実施形態では、pドープゲート層部5はGaNで作られるが、上記材料のうちの任意のものでも作ることができる。別の処理では、pドープゲート層部5の別の材料の選択的エピタキシャル蒸着が行われ、図4Dに示すようにカバー層17上のゲート層部5の部分的な横方向過成長が生じる。図4Eに示すように、ゲートコンタクト10はpドープゲート層部5上に形成され、ソースおよびドレイン電極の11、12は上述のように形成される。別の実施形態によると、窒化物半導体デバイスの製造方法が提供される。本方法は、III族窒化物チャネル層を設ける工程と;III族窒化物障壁層上に凹部を有するIII族窒化物障壁層を形成する工程と;pドープIII族窒化物ゲート層部を少なくともIII族窒化物障壁層の凹部に形成する工程と;pドープIII族窒化物ゲート層部上にゲートコンタクトを形成する工程と;ソース電極を形成する工程と;ソース電極から離れてドレイン電極を形成する工程と、を含む。当業者らは、別の実施形態を得るために上記実施形態の処理を組み合わせ交換することができるということを十分に理解するであろう。特に、機能層は、所望の機能持性がほぼ同じかあるいは等価である限り、上記実施形態に関して説明した特別の材料と異なる材料を含むことができる。図6には、窒化物半導体デバイスに関連する別の実施形態を例示する。HEMTであってよいデバイス200は図1のデバイス100とほぼ同じ構造を有することができるが、pドープゲート層部は第1の障壁層41上にショットキ接触を形成する金属13により置換されるという違いを有する。第1の障壁層41の厚さに依存して、デバイスはエンハンスメントモードまたはディプレッションモードデバイスとなることができる。したがって、二重障壁層手法はまた、障壁層4の厚さを精密に制御することにより凹型ゲート構造の形成を可能にするディプレッションモードデバイスに適用することができる。上に示した製造方法は、pドープゲート層5-1およびpドープゲート層部5を、ショットキ接触を形成する金属で置換することにより容易に適合させることができる。図3A-3Eに示した処理は例えばこのようなHEMTを形成するのに好適である。図3A-3Bの処理は例えば、第1と第2の障壁層41、42を形成するために使用される。図3C-3Dに示す処理とは異なり、ショットキ接触13を形成するためにショットキ金属層13-1が蒸着されパターン化される。図3Cに示す残りの処理を使用してHEMTを完了することができる。この変更により、III族窒化物半導体材料に基づく相補型集積回路を形成するためにデプレッションおよびエンハンスメントデバイスを単一基板へ任意に集積化することが容易に可能となる。デプレッションおよびエンハンスメントデバイスを形成するために同様の処理を使用することができるので、集積化はいくつかの追加工程だけを必要とする。これにより、高速かつ低消費電力で動作することができるIII族窒化物論理デバイスを設計する可能性が開ける。さらに、集積化論理を有する相補型電力デバイスまたは電力デバイスを形成することができる。こうして、HEMTなどの窒化物半導体デバイスが提供される。窒化物半導体デバイスは、III族窒化物チャネル層と;III族窒化物チャネル層上の少なくとも1つの第1のIII族窒化物障壁層と;第1のIII族窒化物障壁層上の少なくとも1つの第2のIII族窒化物障壁であって、第1の障壁層まで及ぶ開口を含む、第2のIII族窒化物障壁と;少なくとも開口内であって第1のIII族窒化物障壁層に接するショットキ金属部と;III族窒化物チャネル層と第1のIII族窒化物障壁層間の接合における2-DEG層と;ショットキ金属部上のゲートコンタクトと;2-DEG層に電気的に接触するソース電極と;2-DEG層に電気的に接触しかつソース電極から離れて配置されたドレイン電極と、を含む。こうして、HEMTなどの窒化物半導体デバイスが提供される。窒化物半導体デバイスは、III族窒化物チャネル層と;III族窒化物チャネル層上の少なくとも1つの第1のIII族窒化物障壁層と;第1のIII族窒化物障壁層上の少なくとも1つの第2のIII族窒化物障壁であって、第1の障壁層まで及ぶ開口を含む、第2のIII族窒化物障壁と;少なくとも開口内であって第1のIII族窒化物障壁層に接するゲート層部と;III族窒化物チャネル層と第1のIII族窒化物障壁層間の接合における2-DEG層と;ゲート層部上のゲートコンタクトと;2-DEG層に電気的に接触するソース電極と;2-DEG層に電気的に接触しかつソース電極から離れて配置されたドレイン電極と、を含む。ゲート層部はショットキ金属またはpドープIII族窒化物材料であってよい。ディプレッションモードおよびエンハンスメントモードデバイスの共通処理を図7A-7Cに例示する。エンハンスメントモードデバイス100とディプレッションモードデバイス400を含むデバイス300の製造は図3A-3Eの処理に基づく。デバイス100、400両方の領域の第2の障壁層42の選択蒸着後、最初にpドープゲート層部5がエンハンスメントモードデバイス100の領域内に形成され図7A、次にショットキ接触13がディプレッションモードデバイス200の領域内に形成される。その後、不活性化層6、ゲートコンタクト100、ソースおよびドレイン電極11、12がそれぞれ両方のデバイスの領域内に形成される。最終構造を図7Cに例示する。例えば図4A-4Eに基づく製造方法を使用することも可能であろう。別の変形態様を図7Dに例示する。障壁層4が第1部分4-1と第2部分4-2内に同じ厚さを有するように、ディプレッションモードデバイス500の領域の第2の障壁層41は開口を含まない。別の選択肢は、pドープゲート層部下の障壁層の窪んだ部分第1部分上に追加のゲート誘電体層を形成することである。これもエンハンスメントモードデバイスを形成することになる。従って、このようなエンハンスメントモードデバイスは、上記エンハンスメントモードデバイスと一緒に集積化することができる。1つまたは複数の実施形態によると、上述のように少なくとも1つのディプレッションモードデバイスと少なくとも1つのエンハンスメントモードデバイスを含む窒化物半導体回路が提供される。両方のデバイスは上述の二重障壁層を含むことができる。上記明細書は、最良のモードを含み、またいかなる当業者も本発明を行い使用できるようにした特定の実施形態を含む。本発明は様々な特定の実施形態に関して説明されたが、当業者は、本発明を特許請求の精神と範囲内の変更により実行することができるということを認識するであろう。特に、上記実施形態の互いに非排他的な特徴を互いに組み合わせることができる。特許可能な範囲は特許請求範囲により定義され、当業者の思い付く他の例を含むことができる。このような他の例は特許請求の範囲に入るように意図されている。