入力信号が入力される入力端子と、出力信号を出力する出力端子と、を有する遅延反転増幅回路をN個Nは3以上の正の整数直列に接続し、接続されたN個の前記遅延反転増幅回路のうち、2番目からN-1番目の遅延反転増幅回路が、各々の前段の前記遅延反転増幅回路から信号を入力し、各々の後段の前記遅延反転増幅回路に順次信号を出力し、N番目の前記遅延反転増幅回路がN-1番目の前記遅延反転増幅回路から入力された信号を1番目の前記遅延反転増幅回路に出力する発振器であって、N個の前記遅延反転増幅回路が1列にレイアウトされ、かつ、k-1番目kは2以上、N以下の正の整数の遅延反転増幅回路の前記出力端子からk番目の前記遅延反転増幅回路の前記入力端子までの配線長と、N番目の前記遅延反転増幅回路の出力端子から1番目の前記遅延反転増幅回路の入力端子までの配線長と、N個の前記遅延反転増幅回路の前記出力端子と接続されて前記出力信号を当該発振器の外部に出力する配線の配線長とが全て等しいことを特徴とする発振器。左端から右端へDL-1、DL-2...DL-N番地とし且つ1番目の遅延反転増幅回路をDL-1番地の位置に配置した場合、Nが奇数であれば、2番目の遅延反転増幅回路をDL-3番地に配置するように2番目以降の遅延反転増幅回路を右方向に1番地分飛ばして配置し、DL-N番地にN1/2番目の遅延反転増幅回路を配置し、さらにN1/21番目の遅延反転増幅回路をDL-N-1番地に配置し、N1/22番目の遅延反転増幅回路をDL-N-3番地に配置するようにN1/22番目以降の遅延反転増幅回路を左方向に1番地分飛ばして配置し、Nが偶数であれば、2番目の遅延反転増幅回路をDL-3番地に配置するように2番目以降の遅延反転増幅回路を右方向に1番地分飛ばして配置し、DL-N-1番地にN/2番目の遅延反転増幅回路を配置し、N/21番目の遅延反転増幅回路をDL-N番地に配置し、さらにN/22番目の遅延反転増幅回路をDL-N-2番地に配置するようにN/22番目以降の遅延反転増幅回路を左方向に1番地分飛ばして配置したことを特徴とする請求項1に記載の発振器。N個の前記遅延反転増幅回路は、Nが偶数である場合、1iiは0~N/2-1以下の正の正数番目の前記遅延反転増幅回路と、N-i番目の前記遅延反転増幅回路とが対を成し、当該対が一方向に配置されるようにレイアウトされ、Nが奇数である場合、1i番目の前記遅延反転増幅回路と、N-i番目の前記遅延反転増幅回路とが対を成し、当該対が一方向に配置され、かつ、最後段にN1/2番目の前記遅延反転増幅回路が接続されるようにレイアウトされ、前記遅延反転増幅回路の各々は、隣接する他の前記遅延反転増幅回路の、自回路とは反対側に隣接する他の前記遅延反転増幅回路に信号を入力することを特徴とする請求項1に記載の発振器。N個の前記遅延反転増幅回路のN個の前記出力端子は、等位相でN相の副クロックを出力し、各出力端子に接続される前記配線が全て同一方向に延出されることを特徴とする請求項1から3のいずれか1項に記載の発振器。前記遅延反転増幅回路が、差動入力端子と差動出力端子とを備えた全差動回路であることを特徴とする請求項1から請求項4のいずれか1項に記載の発振器。一列にレイアウトされたN個の前記遅延反転増幅回路の前段または後段に、ダミー配線を有するダミー回路を設けることを特徴とする請求項1から5のいずれか1項に記載の発振器。1番目の前記遅延反転増幅回路の前記出力端子からN番目の前記遅延反転増幅回路の前記入力端子までの配線が他の配線と交差する交差数と、N番目の前記遅延反転増幅回路の出力端子から1番目の前記遅延反転増幅回路の入力端子までの配線が他の配線と交差する交差数と、N個の前記遅延反転増幅回路の前記出力端子と接続されて前記出力信号を出力する配線が他の配線と交差する交差数とを等しくするため、前記配線のいずれかと交差するダミー配線を設けることを特徴とする請求項1から6のいずれか1項に記載の発振器。しかしながら、遅延反転増幅回路を2列に配置するレイアウトでは、1列目の遅延反転増幅回路と2列目の遅延反転増幅回路とを接続する配線の形状と、1列目内の遅延反転増幅回路同士、2列目内の遅延反転増幅回路同士を接続する配線の形状とが異なる。また、遅延反転増幅回路同士を接続するための配線の交差数が、1列目、2列目の端部に位置する遅延反転増幅回路と、1列目、2列目の内の遅延反転増幅回路同とで異なる。このため、遅延反転増幅回路を2列に配置するレイアウトでは、各遅延反転増幅回路の配線の容量を高い精度で一定にすることが困難であった。本発明は、上記した点に鑑みてなされたものであり、発振器に含まれる複数の遅延反転増幅回路の配線容量を高い精度で一定にすることにより、容易に正確、かつ高周波数の多相クロックを生成できる発振器を提供することを目的とする。本発明の発振器は、入力信号が入力される入力端子例えば図2に示した入力端子506と、出力信号を出力する出力端子例えば図2に示した出力端子507と、を有する遅延反転増幅回路例えば図1、2に示した遅延反転増幅回路101をN個直列に接続し、接続されたN個の前記遅延反転増幅回路例えば図1、2に示した遅延反転増幅回路101~105のうち、2番目例えば図1、2に示した遅延反転増幅回路102からN-1番目の遅延反転増幅回路例えば図1、2に示した遅延反転増幅回路104が、各々の前段の前記遅延反転増幅回路から信号を入力し、各々の後段の前記遅延反転増幅回路に順次信号を出力し、N番目の前記遅延反転増幅回路例えば図1、2に示した遅延反転増幅回路105がN-1番目の前記遅延反転増幅回路から入力された信号を1番目例えば図1、2に示した遅延反転増幅回路101の前記遅延反転増幅回路に出力する発振器であって、N個の前記遅延反転増幅回路が1列にレイアウトされ、かつ、k-1番目kは2以上、N以下の正の整数の遅延反転増幅回路例えば図1、2に示した遅延反転増幅回路101の前記出力端子からk番目の前記遅延反転増幅回路例えば図1、2に示した遅延反転増幅回路102の前記入力端子までの配線長と、N番目の前記遅延反転増幅回路例えば図1、2に示した遅延反転増幅回路105の出力端子から1番目の前記遅延反転増幅回路例えば図1、2に示した遅延反転増幅回路101の入力端子までの配線長と、N個の前記遅延反転増幅回路例えば図1、2に示した遅延反転増幅回路101~105の前記出力端子と接続されて前記出力信号を当該発振器の外部に出力する配線の配線長とが全て等しいことを特徴とする。また、本発明の発振器は、上記した発明において、左端から右端へDL-1、DL-2...DL-N番地とし且つ1番目の遅延反転増幅回路をDL-1番地の位置に配置した場合、Nが奇数であれば、2番目の遅延反転増幅回路をDL-3番地に配置するように2番目以降の遅延反転増幅回路を右方向に1番地分飛ばして配置し、DL-N番地にN1/2番目の遅延反転増幅回路を配置し、さらにN1/21番目の遅延反転増幅回路をDL-N-1番地に配置し、N1/22番目の遅延反転増幅回路をDL-N-3番地に配置するようにN1/22番目以降の遅延反転増幅回路を左方向に1番地分飛ばして配置し、Nが偶数であれば、2番目の遅延反転増幅回路をDL-3番地に配置するように2番目以降の遅延反転増幅回路を右方向に1番地分飛ばして配置し、DL-N-1番地にN/2番目の遅延反転増幅回路を配置し、N/21番目の遅延反転増幅回路をDL-N番地に配置し、さらにN/22番目の遅延反転増幅回路をDL-N-2番地に配置するようにN/22番目以降の遅延反転増幅回路を左方向に1番地分飛ばして配置したことが望ましい。また、本発明の発振器は、上記した発明において、N個の前記遅延反転増幅回路が、Nが偶数である場合、1iiは0~N/2-1以下の正の正数番目の前記遅延反転増幅回路と、N-i番目の前記遅延反転増幅回路とが対を成し、当該対が一方向に配置されるようにレイアウトされ、Nが奇数である場合、1i番目の前記遅延反転増幅回路と、N-i番目の前記遅延反転増幅回路とが対を成し、当該対が一方向に配置され、かつ、最後段にN1/2番目の前記遅延反転増幅回路が接続されるようにレイアウトされ、前記遅延反転増幅回路の各々は、隣接する他の前記遅延反転増幅回路の、自回路とは反対側に隣接する他の前記遅延反転増幅回路に信号を入力することが望ましい。また、本発明の発振器は、上記した発明において、N個の前記遅延反転増幅回路のN個の前記出力端子は、等位相でN相の副クロックを出力し、各出力端子に接続される前記配線が全て同一方向に延出されることが望ましい。また、本発明の発振器は、上記した発明において、前記遅延反転増幅回路が、差動入力端子と差動出力端子とを備えた全差動回路例えば図4に示した遅延反転増幅回路701~706であることが望ましい。また、本発明の発振器は、上記した発明において、一列にレイアウトされたN個の前記遅延反転増幅回路の前段または後段に、ダミー配線を有するダミー回路例えば図5に示したダミー遅延反転増幅回路807、808を設けることが望ましい。また、本発明の発振器は、上記した発明において、1番目の前記遅延反転増幅回路の前記出力端子からN番目の前記遅延反転増幅回路の前記入力端子までの配線が他の配線と交差する交差数と、N番目の前記遅延反転増幅回路の出力端子から1番目の前記遅延反転増幅回路の入力端子までの配線が他の配線と交差する交差数と、N個の前記遅延反転増幅回路の前記出力端子と接続されて前記出力信号を出力する配線が他の配線と交差する交差数とを等しくするため、前記配線のいずれかと交差するダミー配線例えば図3に示したダミー配線624、625、626を設けることが望ましい。上記したように、本発明は、多相副クロック配線による寄生効果による配線容量を精度良く揃えることで、容易かつ正確に、等間隔の位相がずれた副多相クロックを生成でき、かつ高周波数の副クロックを生成できる発振器を提供することができる。以下、本発明の実施の形態及びその変形例について図面を参照して説明する。発振器図1は、電圧または電流を制御する本実施形態の発振器以下、単に発振器と記すを示した図である。本実施形態の発振器は、5個の遅延反転増幅回路101、102、103、104、105を備えている。遅延反転増幅回路101~105は、付された符号の小さいものから大きいものへ向かって順に前段から後段に向かって接続されているものとする。このため、遅延反転増幅回路101は初段の遅延反転増幅回路であり、遅延反転増幅回路105が最後段の遅延反転増幅回路となる。また、直接接続された連続する符号が付されている2つの遅延反転増幅回路の関係において、或る遅延反転増幅回路の前段にあるものを、この遅延反転増幅回路の直前に接続されている遅延反転増幅回路とする。そして、直接接続された2つの遅延反転増幅回路の関係において、一の遅延反転増幅回路の後段にあるものを、一の遅延反転増幅回路の直後に接続されている遅延反転増幅回路とする。遅延反転増幅回路101~105は、それぞれ入力端子IN1~IN5のうちの対応するいずれか1つを有し、出力端子OUT1~OUT5のうちの対応するいずれか1つを有している。入力端子IN2~IN4は、各々直前に接続された遅延反転増幅回路から出力された信号を増幅または各々同じ位相だけ遅延させるように処理し、直後に接続された遅延反転増幅回路に遅延信号として入力する。最後段の遅延反転増幅回路105の出力端IN5は、初段の遅延反転増幅回路101に信号を入力する。このことにより、5個の遅延反転増幅回路101~105は、リング状に接続される。また、出力端子OUT1~OUT5は、それぞれ前段の入力端子から入力された信号を処理して生成される遅延信号を外部に信号を出力する。また、遅延反転増幅回路101~105の各々には、信号線106によって遅延または増幅を制御する制御信号が入力されている。レイアウト図2は、図1に示した本実施形態の発振器のレイアウトを説明するための図である。図2に示したように、遅延反転増幅回路101~105を、遅延反転増幅回路101、105、102、104、103の順に配置している。このような図2は、0~5/2-1=1.5まで変動する正の整数i本実施形態では0または1のみをとり得るを設定し、遅延反転増幅回路101~105のうちの10番目の遅延反転増幅回路101と、N-0番目の遅延反転増幅回路105とが対をなし、11番目の遅延反転増幅回路102と、N-1番目の遅延反転増幅回路104とが対をなし、この対が一方向に配列されるようにレイアウトされ、かつ、遅延反転増幅回路の数N=5が奇数であることから、最後段にN1/2番目の遅延反転増幅回路103が接続されるようにレイアウトされた5個の遅延反転増幅回路を示している。遅延反転増幅回路101は信号を入出力するための入力端子506、出力するための出力端子507を有している。また、遅延反転増幅回路105は出力端子522、入力端子523を有し、遅延反転増幅回路102は入力端子524、出力端子525を有し、遅延反転増幅回路104は出力端子526、入力端子527を有し、遅延反転増幅回路103が端子入力端子528、出力端子529を備えている。出力端子507には配線531が接続されていて、出力端子507、配線531が図1に示した入力端子IN1を構成する。また、出力端子525、出力端子525に接続された配線532が図1に示した入力端子IN2を構成し、出力端子529、出力端子529に接続された配線533が図1に示した入力端子IN3を構成し、出力端子526、出力端子526に接続された配線534が図1に示した入力端子IN4を構成し、出力端子522、出力端子522に接続された配線535が図1に示した入力端子IN5を構成する。また、出力端子507、出力端子507に接続された配線513が図1に示した出力端子OUT1を構成する。出力端子525、出力端子525に接続された配線515が図1に示した出力端子OUT2を構成し、出力端子529、出力端子529に接続された配線517が図1に示した出力端子OUT3を構成し、出力端子526、出力端子526に接続された配線516が図1に示した出力端子OUT4を構成し、出力端子522、出力端子522に接続された配線514が図1に示した出力端子OUT5を構成する。また、本実施形態では、出力端子OUT1~OUT5の配線が、全て同じ方向に延出されるようにレイアウトされている。このような構成によれば、本実施形態は、N相の副クロック信号を同一方向から取り出すことができるから、複数の副クロック信号の位相にずれが生じることを防ぐことに適している。配線長さ入力端子本実施形態では、遅延反転増幅回路101の入力端子IN1が、図中の右側に隣接する遅延反転増幅回路105ではなく、遅延反転増幅回路105のさらに右側に隣接する遅延反転増幅回路102の入力端子524に信号を入力している。また、遅延反転増幅回路102の入力端子IN2が、図中の右側に隣接する遅延反転増幅回路104ではなく、遅延反転増幅回路105のさらに右側に隣接する遅延反転増幅回路103の入力端子528に信号を入力している。さらに、遅延反転増幅回路104の入力端子IN4が、図中の左側に隣接する遅延反転増幅回路102ではなく、遅延反転増幅回路102のさらに左側に隣接する遅延反転増幅回路105の入力端子523に信号を入力する。上記の構成によれば、入力端子IN1の配線531の長さと、入力端子IN2の配線532の長さ及び入力端子IN4の配線534の長さを正確に一致させることができる。また、本実施形態では、遅延反転増幅回路103の入力端子IN3が、図中の左側に隣接する遅延反転増幅回路104の入力端子527に信号を入力し、遅延反転増幅回路105の入力端子IN5が、図中の左側に隣接する遅延反転増幅回路101の入力端子506に信号を入力する。このとき、配線533の長さを図中の右方向に延長することによって配線533を任意の長さにすることができる。また、配線535の長さを図中の左方向に延長することによって配線535を任意の長さに設定することができる。このため、配線533、535の長さを配線531、532、534の長さと同じに設定することにより、本実施形態は、各遅延反転増幅回路の入力端子IN1~IN5の配線長さを全て一定の長さにすることができる。配線長さ出力端子また、本実施形態によれば、遅延反転増幅回路105の出力端子OUT5の配線514、遅延反転増幅回路104の配線516、遅延反転増幅回路103の配線517を全て同じ長さにすることができる。さらに、遅延反転増幅回路101の配線513、遅延反転増幅回路102の配線515の長さを図中の下側に延長して配線514、516、517の長さと一致させることができる。このため、本実施形態の発振器では、発振器に含まれる各遅延反転増幅回路が有する出力端子の配線の長さを全て一定の長さにすることができる。交差数入力端子図2に示した発振器では、遅延反転増幅回路101の入力端子IN1は遅延反転増幅回路105の出力端子OUT5と交差し、遅延反転増幅回路102の入力端子IN2は遅延反転増幅回路104の出力端子OUT4と交差し、遅延反転増幅回路104の入力端子IN4は遅延反転増幅回路102の出力端子OUT2と交差し、遅延反転増幅回路105の入力端子IN5は遅延反転増幅回路101の出力端子OUT1と交差している。さらに、適宜ダミー配線540を設け、遅延反転増幅回路103の入力端子IN3もダミー配線540と交差するようにしている。このような構成によれば、入力端子IN1~IN5が他の遅延反転増幅回路の配線と交差する交差数を全て同じ数1回にすることができる。交差数出力端子また、図2に示した発振器では、遅延反転増幅回路101の出力端子OUT1は遅延反転増幅回路105の入力端子IN5と交差し、遅延反転増幅回路102の出力端子OUT2は遅延反転増幅回路104の入力端子IN4と交差し、遅延反転増幅回路104の出力端子OUT4は遅延反転増幅回路102の入力端子IN2と交差し、遅延反転増幅回路105の出力端子OUT5は遅延反転増幅回路101の入力端子IN1と交差している。さらに、適宜ダミー配線541を設け、遅延反転増幅回路103の出力端子OUT3もダミー配線541と交差するようにしている。このような構成によれば、出力端子OUT1~OUT5が他の遅延反転増幅回路の配線と交差する交差数を全て同じ数1回にすることができる。以上説明した本実施形態によれば、発振器に含まれる複数の遅延反転増幅回路の配線の長さを全て正確に一定の長さにすることができる。また、複数の配線の各々が他の配線と交差する回数を同じにすることが可能である。このため、本実施形態の発振器では、各遅延反転増幅回路の全ての配線容量を正確に一致させることができる。本実施形態では、遅延反転増幅回路の数Nが5個N=5個の遅延反転増幅回路で構成された発振器を図2に示したようにレイアウトすることによって各遅延反転増幅回路の配線容量を全て容易かつ正確に一致させることできる。このため、N=5個の遅延反転増幅回路から、正確に位相が同じだけずつ相違する位相が等間隔に相違する:等位相間隔の多相副クロックを生成できる発振器を提供することができる。なお、副クロックを出力するための配線や遅延反転増幅回路や遅延反転増幅回路間を接続するための配線は、例えば第1メタル層、第2メタル層というように、互いに別の階層に位置する配線によって構成されるので、遅延反転増幅回路の製造時に交差する部分が結線されないようにすることができる。また、出力端子において、副クロックを出力するための配線と遅延反転増幅回路や遅延反転増幅回路間を接続するための配線との接続は、両者をビア等で結線することによって実現することができる。[変形例]変形例1図3は、先に説明した実施形態の変形例1のレイアウトを説明するための図であって、7個N=7個の遅延反転増幅回路によって構成される発振器のレイアウトを示している。変形例1の遅延反転増幅回路601~607は、各々が対応する入力端子IN1~IN7のいずれか1つと、出力端子OUT1~OUT7のいずれか1つを備えている。変形例1では、遅延反転増幅回路601~607の出力配線容量を全てにおいて、さらに精度よく一致させるため、例えばダミー配線624、625、626が適切な場所に配置されている。図2、3に示したように、実施形態1は、発振器に含まれる遅延反転増幅回路がシングル出力の場合、N≧3以上の任意の奇数において、遅延反転増幅回路の出力から等位相間隔の多相副クロックを、容易かつ正確に生成できる発振器を提供することができる。変形例2図4は、本実施形態の変形例2のレイアウトを説明するための図であって、6個N=6個の遅延反転増幅回路によって構成される発振器のレイアウトを示している。変形例2の遅延反転増幅回路701~706は、各々が差動入力端子IN1N/IN1P~IN6N/IN6Pのうちの対応するいずれか1つと、差動出力端子OUT1N/OUT1P~OUT6N/OUT6Pのいずれか1つを備えている差動遅延反転増幅回路である。差動出力端子OUT1P~OUT6Pはプラス側の差動出力端子であり、差動出力端子OUT1N~OUT6Nはマイナス側の差動出力端子である。図4は、0~6/2-1=2まで変動する正の整数i本実施形態では0、1、2をとり得るを設定し、遅延反転増幅回路701~705のうちの10番目の遅延反転増幅回路701と、N-0番目の遅延反転増幅回路706とが対をなし、11番目の遅延反転増幅回路702と、N-1番目の遅延反転増幅回路705とが対をなし、12番目の遅延反転増幅回路703と、N-2番目の遅延反転増幅回路704とが対をなし、この対が一方向に配列されるようにレイアウトされた6個の遅延反転増幅回路を示している。図4に示したように、本実施形態は、遅延反転増幅回路が差動出力で構成される場合においては、N≧3の任意の整数において遅延反転増幅回路の出力から等位相間隔の多相副クロックを容易かつ正確に生成できる電発振器を提供することができる。変形例3図5は、本実施形態の変形例3のレイアウトを説明するための図であって、図4に示した変形例2の発振器の初段の遅延反転増幅回路701の前段にダミー遅延反転増幅回路807を設け、最後段の遅延反転増幅回路706のさらに後段にダミー遅延反転増幅回路808を設けている。ダミー遅延反転増幅回路807には、ダミー配線531~534が設けられていて、ダミー遅延反転増幅回路808にはダミー配線535~538が設けられている。このように、本実施形態は、遅延反転増幅回路列の両端にそれぞれダミー配線が形成されたダミー遅延反転増幅回路を適切にレイアウトすることで、より正確に遅延反転増幅回路の出力配線容量を全て一定の値にすることができる。このため、遅延反転増幅回路から出力される等位相間隔の多相副クロックが容易かつ正確に生成できる発振器を提供することができる。変形例4図6は、本実施形態の変形例4のレイアウトを説明するための図であって、7個N=7個の遅延反転増幅回路によって構成される発振器のレイアウトを示している。変形例4の遅延反転増幅回路701~707は、各々が差動入力端子IN1N/IN1P~IN7N/IN7Pのうちの対応するいずれか1つと、差動出力端子OUT1N/OUT1P~OUT7N/OUT7Pのいずれか1つを備えている。差動出力端子OUT1P~OUT7Pはプラス側の差動出力端子であり、差動出力端子OUT1N~OUT7Nはマイナス側の差動出力端子である。変形例5図7は、本実施形態の変形例5のレイアウトを説明するための図であって、図5に示した変形例3の発振器の初段の遅延反転増幅回路701の前段にダミー遅延反転増幅回路807を設け、最後段の遅延反転増幅回路706のさらに後段にダミー遅延反転増幅回路808を設けている。以上説明した本実施形態は、図9に示した従来技術の発振器と比較して遅延反転増幅回路の最小出力配線長が長くなっている。しかし、図9に示した従来技術と遅延反転増幅回路の配線長とを比べると、本実施形態の配線長は従来技術と同程度、もしくはそれ以下である。このことから、高周波クロックを生成するという発振器の特性が、本実施形態のレイアウトにより劣化することはない。さらに、遅延反転増幅回路のレイアウトにおいて、各遅延反転増幅回路を接続する配線方向のレイアウト長を短くし、他方のレイアウト長を長くすることで、図10に示した従来技術よりも高周波クロックを生成するという特性を向上させることもできる。なお、本実施形態の遅延反転増幅回路のレイアウト長の配分は、遅延反転増幅回路を2列に配置する従来技術よりも、隣接する遅延反転増幅回路をより近くに配置できる利点があるため、製造プロセス起因の素子ミスマッチを低減させる効果をも得ることができる。