"以下を含む半導体集積回路装置:a第1の主面を有する半導体基板;b前記半導体基板の前記第1の主面上に設けられた多数のUBMパッド;c前記多数のUBMパッドの各UBMパッド上に設けられ、主に半田部材から構成されたほぼ球状の半田バンプ;d前記半田バンプの中間部において、前記半田バンプを上部と下部に区画する、前記半田バンプとは異なる材質の第1の金属隔壁。請求項1の半導体集積回路装置において、前記第1の金属隔壁は、半田濡れ性を有する第1の隔壁金属膜および、この隔壁金属膜を構成する主要成分と錫を主要な構成要素とする第1の金属間化合物層から、基本的に構成されている。請求項2の半導体集積回路装置において、前記第1の隔壁金属膜の前記主要成分は、ニッケル又は銅である。請求項2の半導体集積回路装置において、前記第1の隔壁金属膜の前記主要成分は、ニッケルである。請求項4の半導体集積回路装置において、前記半田バンプの前記半田部材は、鉛フリー半田である。請求項5の半導体集積回路装置において、前記鉛フリー半田は、錫-銀系鉛フリー半田である。請求項6の半導体集積回路装置において、前記半導体基板は、半導体チップである。請求項6の半導体集積回路装置において、前記半導体基板は、半導体ウエハである。請求項7の半導体集積回路装置において、前記半田バンプは、BGAの内部バンプである。請求項9の半導体集積回路装置において、更に、以下を含む:e前記半田バンプの前記上部の中間部に於いて、前記上部を更に上下に区画する、前記第1の金属隔壁と同一材料の第2の金属隔壁。チップあたりの端子数の増大に伴って、フリップチップ実装が種々の形態で実施されている。しかし、バンプピッチの微細化およびバンプの鉛フリー化によって、エレクトロマイグレーション耐性の確保がますます重要となっている。本願発明は、これらの課題を解決するためになされたものである。本発明の目的は、信頼性の高い半導体集積回路装置を提供することにある。本発明の前記並びにその他の目的と新規な特徴は本明細書の記述及び添付図面から明らかになるであろう。本願において開示される発明のうち代表的なものの概要を簡単に説明すれば下記の通りである。すなわち、本願の一つの発明は、フリップチップ型の半導体集積回路装置において、チップの第1の主面上に形成された多数のUBMパッド状の各々に設けられた半田バンプの中間部には、上下を分割する前記半田バンプとは異なる材質の金属隔壁が設けられているものである。本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。すなわち、フリップチップ型の半導体集積回路装置において、チップの第1の主面上に形成された多数のUBMパッド状の各々に設けられた半田バンプの中間部には、上下を分割する前記半田バンプとは異なる材質の金属隔壁が設けられているので、半田バンプ内におけるエレクトロマイグレーション等に起因するボイドの発生を低減することができる。実施の形態の概要先ず、本願において開示される発明の代表的な実施の形態について概要を説明する。1.以下を含む半導体集積回路装置:a第1の主面を有する半導体基板;b前記半導体基板の前記第1の主面上に設けられた多数のUBMパッド;c前記多数のUBMパッドの各UBMパッド上に設けられ、主に半田部材から構成されたほぼ球状の半田バンプ;d前記半田バンプの中間部において、前記半田バンプを上部と下部に区画する、前記半田バンプとは異なる材質の第1の金属隔壁。2.前記項1の半導体集積回路装置において、前記第1の金属隔壁は、半田濡れ性を有する第1の隔壁金属膜および、この隔壁金属膜を構成する主要成分と錫を主要な構成要素とする第1の金属間化合物層から、基本的に構成されている。3.前記項2の半導体集積回路装置において、前記第1の隔壁金属膜の前記主要成分は、ニッケル又は銅である。4.前記項2の半導体集積回路装置において、前記第1の隔壁金属膜の前記主要成分は、ニッケルである。5.前記項1から4のいずれか一つの半導体集積回路装置において、前記半田バンプの前記半田部材は、鉛フリー半田である。6.前記項5の半導体集積回路装置において、前記鉛フリー半田は、錫-銀系鉛フリー半田である。7.前記項1から6のいずれか一つの半導体集積回路装置において、前記半導体基板は、半導体チップである。8.前記項1から6のいずれか一つの半導体集積回路装置において、前記半導体基板は、半導体ウエハである。9.前記項1から7のいずれか一つの半導体集積回路装置において、前記半田バンプは、BGAの内部バンプである。10.前記項1から9のいずれか一つの半導体集積回路装置において、更に、以下を含む:e前記半田バンプの前記上部の中間部に於いて、前記上部を更に上下に区画する、前記第1の金属隔壁と同一材料の第2の金属隔壁。本願における記載形式、基本的用語、用法の説明1.本願において、実施の態様の記載は、必要に応じて、便宜上複数のセクションに分けて記載する場合もあるが、特にそうでない旨明示した場合を除き、これらは相互に独立別個のものではなく、単一の例の各部分、一方が他方の一部詳細または一部または全部の変形例等である。また、原則として、同様の部分は繰り返しを省略する。また、実施の態様における各構成要素は、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、必須のものではない。更に、本願において、半導体装置または半導体集積回路装置というときは、主に、各種トランジスタ能動素子単体、および、それらを中心に、抵抗、コンデンサ等を半導体チップまたはウエハ上の複数のチップ領域等たとえば単結晶シリコン基板の上に集積したものをいう。ここで、各種トランジスタの代表的なものとしては、MOSFETMetalOxideSemiconductorFieldEffectTransistorに代表されるMISFETMetalInsulatorSemiconductorFieldEffectTransistorを例示することができる。このとき、集積回路構成の代表的なものとしては、Nチャネル型MISFETとPチャネル型MISFETを組み合わせたCMOSComplemetaryMetalOxideSemiconductor型集積回路に代表されるCMISComplemetaryMetalInsulatorSemiconductor型集積回路を例示することができる。今日の半導体集積回路装置、すなわち、LSILargeScaleIntegrationのウエハ工程は、通常、原材料としてのシリコンウエハの搬入からプリメタルPremetal工程M1配線層下端とゲート電極構造の間の層間絶縁膜等の形成、コンタクトホール形成、タングステンプラグ、埋め込み等からなる工程あたりまでのFEOLFrontEndofLine工程と、M1配線層形成から始まり、パッド電極上のファイナルパッシベーション膜へのパッド開口の形成あたりまでのBEOLBackEndofLine工程に大別できる。なお、フリップチップ製品やウエハレベルパッケージプロセスにおいては、UBMUnderBumpMetal形成プロセス、バンプ形成プロセス等も含む。2.同様に実施の態様等の記載において、材料、組成等について、AからなるX等といっても、特にそうでない旨明示した場合および文脈から明らかに、そうでない場合を除き、A以外の要素を主要な構成要素のひとつとするものを排除するものではない。たとえば、成分についていえば、Aを主要な成分として含むX等の意味である。たとえば、シリコン部材等といっても、純粋なシリコンに限定されるものではなく、SiGe合金やその他シリコンを主要な成分とする多元合金、その他の添加物等を含む部材も含むものであることはいうまでもない。同様に、酸化シリコン膜、酸化シリコン系絶縁膜等と言っても、比較的純粋な非ドープ酸化シリコンだけでなく、FSGFluorosilicateGlass、TEOSベース酸化シリコン、SiOCまたはカーボンドープ酸化シリコンまたはOSG、PSG、BPSG等の熱酸化膜、CVD酸化膜、SOG、ナノクラスタリングシリカNanoClusteringSilicaNCS等の塗布系酸化シリコン、これらと同様な部材に空孔を導入したシリカ系Lowk絶縁膜ポーラス系絶縁膜、およびこれらを主要な構成要素とする他のシリコン系絶縁膜との複合膜等を含むことは言うまでもない。また、酸化シリコン系絶縁膜と並んで、半導体分野で常用されているシリコン系絶縁膜としては、窒化シリコン系絶縁膜がある。この系統の属する材料としては、SiN,SiCN,SiNH,SiCNH等がある。ここで、窒化シリコンというときは、特にそうでない旨明示したときを除き、SiNおよびSiNHの両方を含む。同様に、SiCNというときは、特にそうでない旨明示したときを除き、SiCNおよびSiCNHの両方を含む。なお、SiCは、SiNと類似の性質を有するが、SiONは、むしろ、酸化シリコン系絶縁膜に分類すべき場合が多い。窒化シリコン膜は、SACSelf-AlignedContact技術におけるエッチストップ膜、すなわち、CESLContactEtch-StopLayerとして、多用されるほか、SMTStressMemorizationTechniqueにおける応力付与膜としても使用される。3.同様に、図形、位置、属性等に関して、好適な例示をするが、特にそうでない旨明示した場合および文脈から明らかにそうでない場合を除き、厳密にそれに限定されるものではないことは言うまでもない。4.さらに、特定の数値、数量に言及したときも、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、その特定の数値を超える数値であってもよいし、その特定の数値未満の数値でもよい。5.ウエハというときは、通常は半導体集積回路装置半導体装置、電子装置も同じをその上に形成する単結晶シリコンウエハを指すが、エピタキシャルウエハ、SOI基板、LCDガラス基板等の絶縁基板と半導体層等の複合ウエハ等も含むことは言うまでもない。6.フリップチップ型半導体素子は、通常、略円形円形、8角形、6角形等のメタルパッドの上層再配線を利用する場合は、水平にシフトするにバンプ電極を形成するが、このメタルパッドとしては、主にアルミニウム系メタルパッドアルミニウム系メタルパッド方式または非アルミニウム系メタルパッド非アルミニウム系メタルパッド方式が使用される。アルミニウム系メタルパッド方式は、ワイヤボンディング製品とウエハを共用できる等のメリットがあるが、その分、工程は複雑となる。一方、非アルミニウム系メタルパッド方式は、銅系埋め込み配線上では構造を簡単にできるメリットが在り、特にUBMUNderBumpMetal自体をメタルパッドとする方式UBMパッド方式というでは、構造が非常に簡単になる。以下の実施形態に於いては、主にUBMパッド方式について説明するが、本願発明は、アルミニウム系メタルパッド方式や、UBMパッド方式以外の非アルミニウム系メタルパッド方式にも適用できることは言うまでもない。なお、フリップチップ型半導体素子には、WLPWaferLevelPackage型と、以下で主に説明するベアチップBareChip型があるが、本願発明は、WLP型にも適用できることは言うまでもない。また、本願に於いて、FCBGAFlipChipBallGridArrayとは、主に、BGABallGridArrayの主配線基板の上面に半導体チップを、バンプ電極を介してフリップチップボンディングしたものである。このとき、特に区別する必要のあるときは、半導体チップ上のバンプ電極を内部バンプとよび、主配線基板の下面のバンプ電極を外部バンプと呼ぶ。7.半田は、一般に錫を主要成分の一つとする低融点摂氏250度未満程度の金属材料である。半田には、鉛を含む鉛含有半田と、鉛を含まない鉛フリー半田がある。本願では、錫を主要成分とする鉛フリー半田を特に錫系鉛フリー半田と呼ぶ。また、錫系鉛フリー半田には、銀添加錫系鉛フリー半田、ビスマス添加錫系鉛フリー半田、銀-銅添加錫系鉛フリー半田、銀-アンチモン-ビスマス添加錫系鉛フリー半田、ビスマス-銀-銅添加錫系鉛フリー半田等がある。以下の実施形態では、一例として、銀1.5重量程度添加した銀添加錫系鉛フリー半田融点:摂氏221度程度を例に取り具体的に説明するが、他の銀添加錫系鉛フリー半田銀3.5重量程度添加や、その他の2元系錫系鉛フリー半田、3元系錫系鉛フリー半田、または4元系錫系鉛フリー半田でもよいことはいうまでもない。なお、鉛フリーといっても、実際上は、微量の鉛を含有するのが普通である。実施の形態の詳細実施の形態について更に詳述する。各図中において、同一または同様の部分は同一または類似の記号または参照番号で示し、説明は原則として繰り返さない。また、添付図面においては、却って、煩雑になる場合または空隙との区別が明確である場合には、断面であってもハッチング等を省略する場合がある。これに関連して、説明等から明らかである場合等には、平面的に閉じた孔であっても、背景の輪郭線を省略する場合がある。更に、断面でなくとも、空隙でないことを明示するために、ハッチングを付すことがある。1.本願の一実施の形態の半導体集積回路装置のデバイス構造の一例等の説明主に図1このセクションでは、半導体集積回路チップとして、40nmテクノロジノードのMISFET等を多数集積したCMIS型集積回路を例にとり、具体的に説明するが、以下の実施の形態は、MIS型集積回路に限らず、バイポーラ型集積回路でも、単体デバイスでもよいことはいうまでもない。また、以下の例は、40nmテクノロジノードのデバイスに限定されるものではなく、これよりも微細なテクノロジノードのデバイスにも適用できるし、これよりも微細でないテクノロジノードのデバイスにも適用できることは言うまでもない。なお、これらの半導体集積回路チップは、回路システムとしては、たとえば、SOCSystemonChip型のチップ、マイクロコンピュータおよびその周辺チップ等に対応する。また、このセクションでは、8層の銅系埋め込み配線を有する集積回路を例に取り具体的に説明するが、本願の実施の形態は、これと異なる層数の配線システムを有する集積回路にも適用できることは言うまでもない。図1は本願の一実施の形態の半導体集積回路装置のデバイス構造の一例を示す半導体ウエハまたはチップの模式断面図である。これに基づいて、本願の一実施の形態の半導体集積回路装置のデバイス構造の一例等を説明する。図1に示すように、たとえば、STIShallowTrenchIsolation型の素子分離フィールド絶縁膜37で分離されたP型単結晶シリコン基板1sウエハ1または半導体チップ2のデバイス面1a裏面1bの反対側の面上には、PチャネルMOSFETまたはNチャネルMOSFET8が形成されている。それらの上には、エッチストップ膜である窒化シリコンライナー膜4たとえば約30nmが形成されている。その上には、たとえば、窒化シリコンライナー膜4よりもずっと厚く、下層の熱CVD法によるオゾンTEOS酸化シリコン膜たとえば約200nmおよび上層のプラズマTEOS酸化シリコン膜たとえば約270nm等からなるプリメタルPremetal層間絶縁膜5が形成されている。また、これらのプリメタル絶縁膜を貫通して、タングステンプラグ3が形成されている。窒化シリコンライナー膜4とプリメタル層間絶縁膜5が存在する層がプリメタル領域PMである。その上の第1配線層M1は、たとえば、下層のSiC膜たとえば約50nm等の絶縁性バリア膜14および主層間絶縁膜であるプラズマシリコン酸化膜15たとえば約150nm等およびそれらに形成された配線溝に埋め込まれた銅配線13等から構成されている。この層は、いわゆるシングルダマシンSingleDamascene構造の銅系埋め込み配線である。その上の第2配線層から第6配線層M2,M3,M4,M5,M6は、相互にほぼ同様の構造をしており、いわゆるデュアルダマシンDualDamascene構造の銅系埋め込み配線である。各層は、たとえば、下層のSiC膜たとえば約50nm等からなる絶縁性バリア膜ライナー膜24、34,44、54,64、および上層のほとんどの領域を占める主層間絶縁膜25,35,45,55,65等から構成されている。この主層間絶縁膜25,35,45,55,65は、たとえば、カーボンドープ酸化シリコン膜、すなわち、SiOC膜たとえば約400nm等からなる。これらの層間絶縁膜を貫通して、銅プラグおよび銅配線を含む銅埋め込み配線23,33,43,53,63が形成されている。なお、第1配線層から第6配線層M1,M2,M3,M4,M5,M6は、たとえば、この例ではローカル配線である。その上の第7配線層から第8配線層M7,M8は、相互にほぼ同様の構造をしており、いわゆるデュアルダマシン構造の銅系埋め込み配線である。すなわち、グローバル下層配線層層間絶縁膜19は、たとえば、下層のSiC膜たとえば約70nm等の絶縁性バリア膜74、上層のプラズマTEOSシリコン酸化膜75a,85aたとえば約850nm等からなる。これらの層間絶縁膜を貫通して、銅プラグおよび銅配線を含む銅埋め込み配線73が形成されている。なお、ここでは、説明を省略したが、銅埋め込み配線73の側面および底面は、たとえば、TaN膜Ta膜との積層膜を含む等のバリアメタル膜で囲まれている以下の銅埋め込み配線について同じ。一方、グローバル上層配線層層間絶縁膜18は、たとえば、下層のSiC膜たとえば約70nm等の絶縁性バリア膜84、上層のプラズマTEOSシリコン酸化膜85たとえば約1200nm等からなる。これらの層間絶縁膜を貫通して、銅プラグおよび銅配線を含む銅埋め込み配線83が形成されている。銅埋め込み配線83上をキャップしているのが、埋め込み型第8配線層上バリアメタル膜たとえば、厚さ200nm程度のTiN膜である。ここまでが、埋め込み型多層配線層DWである。なお、この例では、グローバル配線を2層としたが、グローバル配線の層数は、必要に応じて、3層以上とすることもできるし、1層とすることもできる。この上にあるのが、たとえば、下層の無機系ファイナルパッシベーション膜11たとえば、厚さ300nm程度のSiON膜および上層の有機系ファイナルパッシベーション膜9たとえば、厚さ1.5マイクロメートル程度のポリイミド系膜等から構成されたファイナルパッシベーション膜17である。なお、無機系ファイナルパッシベーション膜としては、SiON膜に限らず、他の酸化シリコン系絶縁膜、窒化シリコン系絶縁膜、これらの複合膜等が好適である。また、有機系ファイナルパッシベーション膜としては、ポリイミド系絶縁膜のほか、たとえば、BCBBenzocyclobutene絶縁膜等の耐熱性高分子樹脂膜等が好適である。これらのファイナルパッシベーション膜17の開口内および上面には、下部UBM膜16aたとえば、厚さ200nm程度のTiW膜が設けられており、この上には、下部銅膜16bたとえば、厚さ200nm程度が設けられている。なお、下部UBM膜としては、TiW膜のほか、クロム、チタン、タングステン又はこれらの複合膜等が好適である。この下部銅膜16bの上には、半田に対するバリア膜として、ニッケル膜16cたとえば、厚さ3マイクロメートル程度が設けられている。なお、この上に、更に、半田との接続面として、上部銅膜たとえば、厚さ400nm程度を設けてもよい。これらの下部UBM膜16a、下部銅膜16bおよびニッケル膜16cより、UBM膜16が構成されており、これらの全体は、メタルパッド12でもある。更に、メタルパッド12上には、半田バンプ7が形成されている。なお、この例では、バンプ高さHは、たとえば、80マイクロメートル程度バンプ径にほぼ等しいである。この半田バンプ7は、ここでは、鉛フリー半田であり、たとえば、錫系鉛フリー半田の一例として、Sn-Ag系鉛フリー半田その組成は、具体的には、たとえば、錫98.5重量、銀1.5重量;融点は、摂氏221度程度を好適なものとして例示することができる。なお、錫系鉛フリー半田としては、Sn-Ag系,Sn-Bi系等の2元系に限らず、この例では、摂氏200度以上の融点を有するものであれば、Sn-Ag-Cu系等の3元系でも、Sn-Bi-Ag-Cu系,Sn-Ag-Bi-Sb系等の4元系等でもよい。ここでは、鉛フリー半田を主に説明するが、環境的に問題がないのであれば、鉛含有半田を使用してもよい。半田バンプ7の中間部において、前記半田バンプを上部と下部に区画しているのは、エレクトロマイグレーションを抑制するための半田バンプとは異なる材質の金属隔壁38第1の金属隔壁である。この第1の金属隔壁は、半田濡れ性を有する第1の隔壁金属膜および、この隔壁金属膜を構成する主要成分と錫を主要な構成要素とし、この金属隔壁38の周辺を覆う第1の金属間化合物層たとえば、Ni3Sn4層から、基本的に構成されている。第1の隔壁金属膜の主要成分としては、ニッケルを好適なものとして例示することができる。これは、銅その他と比較して金属間化合物として消費される量が少ないからである。なお、第1の隔壁金属膜の主要成分としては、ニッケルのほか、銅等を上げることができる。第1の隔壁金属膜の厚さとしては、たとえば、3マイクロメートル程度範囲としては、1.5マイクロメートルから7マイクロメートル程度を好適なものとして例示することができる。なお、ここでいう厚さは、便宜上、リフロー前の厚さとする。第1の隔壁金属膜の厚さの下限は、複数回のリフロー後にもコアとなるニッケル膜が十分に残存する条件である。一方、上限は、金属間化合物層の生成による1割程度の体積減少を許容範囲にとどめる条件から決定される。この例では、金属隔壁38を単数としたが、複数としてもよいことはいうまでもない。ただし、単数の方が、構造的安定性は高い。まお、金属隔壁38は、区分されえる各半田層が相互に同等の厚さとなるように配置するのが好適である。以上説明したように、この例では、メタルパッド12は、非アルミニウム系メタルパッドであり、UBM膜16の中には、金膜がないのが特徴となっている。もちろん、非アルミニウム系メタルパッドに代えて、アルミニウム系メタルパッドを形成しても良い。また、UBM膜16の中に金膜を設けても良い。しかし、非アルミニウム系メタルパッドにすることで、デバイス構造は非常に簡単になるメリットがある。また、高価な金膜を使用しないことは、コスト上のメリットとなる。2.本願の前記一実施の形態の半導体集積回路装置に関する製造プロセスのアウトライン並びにバンプ形成プロセス等の説明主に図2から図12半田バンプの形成方式には、ポリイミド系ファイナルパッシベーション膜有機系ファイナルパッシベーション膜のエッジでバンプの両側を規定するいわゆるSMDSolderMaskDefined型と、ポリイミド系ファイナルパッシベーション膜のエッジでバンプの両側を規定しないnon-SMDnon-SolderMaskDefined型がある。このセクションでは、一例として、non-SMD型を説明するが、本願の実施の形態は、SMD型にも適用できることは言うまでもない。図2は本願の前記一実施の形態の半導体集積回路装置に関する製造プロセスのアウトラインを説明するためのプロセスブロックフロー図である。図3は本願の前記一実施の形態の半導体集積回路装置に関するバンプ形成プロセス等を説明するための半導体ウエハの部分模式断面図半導体基板上の配線層WSの形成完了時点である。図4は本願の前記一実施の形態の半導体集積回路装置に関するバンプ形成プロセス等を説明するための半導体ウエハの部分模式断面図無機系ファイナルパッシベーション膜の開口形成完了時点である。図5は本願の前記一実施の形態の半導体集積回路装置に関するバンプ形成プロセス等を説明するための半導体ウエハの部分模式断面図有機系ファイナルパッシベーション膜の開口形成完了時点である。図6は本願の前記一実施の形態の半導体集積回路装置に関するバンプ形成プロセス等を説明するための半導体ウエハの部分模式断面図UBM膜成膜完了時点である。図7は本願の前記一実施の形態の半導体集積回路装置に関するバンプ形成プロセス等を説明するための半導体ウエハの部分模式断面図半田メッキ完了時点である。図8は本願の前記一実施の形態の半導体集積回路装置に関するバンプ形成プロセス等を説明するための半導体ウエハの部分模式断面図UBM膜最下層膜加工完了時点である。図9は本願の前記一実施の形態の半導体集積回路装置に関するバンプ形成プロセス等を説明するための半導体ウエハの部分模式断面図リフロー完了時点である。これらに基づいて、本願の前記一実施の形態の半導体集積回路装置に関する製造プロセスのアウトライン並びにバンプ形成プロセス等を説明する。たとえば、300ファイのP型単結晶シリコンウエハ1図1参照を準備するウエハの直径については、450ファイでも、220ファイでも、必要に応じて、その他もよい。このウエハ1に対して、図2に示すように、多数のMISFET8等を形成する等のFEOLプロセス201を実行する。続いて、たとえば、8層からなる銅埋め込み配線半導体基板1s上の配線層WSを形成するBEOLプロセス202を実行する。このようにして、埋め込み型第8配線層M8まで形成した時点の断面構造を図3に示す。図3に示すように、埋め込み型第7配線層M7上に埋め込み型第8配線層M8が形成されており、たとえばSiC系絶縁性バリア膜84およびプラズマTEOS系主層間絶縁膜85等から構成されたグローバル配線上層配線層間絶縁膜18中に、第8層銅埋め込み配線83が埋め込まれている。ここで、ウエハのデバイス面1a第1の主面側に於いて、第8層銅埋め込み配線83上を被覆しているのは、埋め込み型第8配線層上バリアメタル膜10たとえばTiN膜である。次に、図4に示すように、ウエハのデバイス面1a側のほぼ全面に、たとえば、プラズマCVDChemicalVaporDepositionにより、無機系ファイナルパッシベーション膜11たとえば、SiON膜を成膜する。この無機系ファイナルパッシベーション膜11を、たとえば、通常のリソグラフィにより、パターニングすることにより、下部ファイナルパッシベーション開口30を形成する。次に、図5に示すように、ウエハのデバイス面1a側のほぼ全面に、たとえば、感光性ポリイミド膜等を塗布し、パターニングすることにより、有機系ファイナルパッシベーション膜9たとえばポリイミド系膜および上部ファイナルパッシベーション開口31を形成する。これらの無機系ファイナルパッシベーション膜11および上部ファイナルパッシベーション開口31でファイナルパッシベーション膜17を構成する。なお、ファイナルパッシベーション膜17の構成は、このほかに各種の構成が可能であるが、有機系ファイナルパッシベーション膜は、リフロー処理等の際の応力の吸収等に有効である。次に、半田バンプ形成工程203図2を説明する。図6に示すように、ウエハのデバイス面1a側のほぼ全面に、たとえば、スパッタリング成膜により、接着層AdhesionLayerとして下部UBM膜16aたとえばTiW膜を成膜する。次に、下部UBM膜16a上のほぼ全面に、たとえば、スパッタリング成膜により、シード層として、下部銅膜16bを成膜する。次に、ウエハのデバイス面1a側に、たとえば、通常のリソグラフィにより、UBMめっき用レジスト膜36を形成する。次に、下部銅膜16b上に、たとえば電気メッキにより、バリア膜として、たとえばニッケル膜16cを選択的に成膜する。その後、不要になったレジスト膜36を、例えば、アッシング等により、全面除去する。次に、下部銅膜16bを、たとえば、ウエットエッチングたとえば硫酸および過酸化水素水混合溶液等等により、自己整合的に、パターニングする図7参照。次に、図7に示すように、ウエハのデバイス面1a側に、たとえば、通常のリソグラフィにより、半田めっき用レジスト膜32を形成する。次に、たとえば電気メッキにより、半田バンプの下部7aリフロー前を形成する。次に、半田バンプの下部7a上に、たとえば電気メッキにより、第1の金属隔壁38となるニッケル膜例えば、厚さ3マイクロメートル程度を形成する。次に、たとえば電気メッキにより、半田バンプの上部7bを形成する。その後、不要になったレジスト膜32を、例えば、アッシング等により、全面除去する。なお、半田バンプの形成は、メッキ法のほか、各種の印刷法等でも可能である。しかし、バンプピッチの微細化に於いては、メッキ法が有利である。次に、図8に示すように、下部UBM膜16aを、たとえば、ウエットエッチングたとえばアンモニアおよび過酸化水素水混合溶液等の過酸化水素系のエッチング液等により、自己整合的に、パターニングする。次に、図9に示すように、第1リフロー処理たとえば、摂氏240度から260度程度することにより、半田バンプ7たとえば、鉛フリー半田を略球形主に半田部材からなるほぼ球状の半田バンプに整形する。TiW膜16aは、半田に濡れず、銅膜16bおよびニッケル膜16c、38は、半田に濡れるので、整形は、自律的に行われる。3.本願の前記一実施の形態の半導体集積回路装置に関する製造プロセスのアウトラインにおけるウエハプローブテストプロセス以降の説明主に図10から図12、および図2を参照このセクションでは、パッケージ工程として、標準的な個別樹脂封止方式を例に取り具体的に説明するが、本願発明は、これに限定されるものではなく、セラミック封止方式、キャン封止方式等や、全体を一括して樹脂封止した後、パッケージダイシングによって個々のデバイスに分離するMAPMoldArrayPackage方式にも適用できることは言うまでもない。また、ここでは、フリップチップ方式で、直接、パッケージ配線基板の上面にダイボンディングフリップチップボンディングする例を具体的に説明したが、パッケージ配線基板の下面にダイボンディングフリップチップボンディングしてもよい。更に、パッケージ配線基板の上面にダイボンディングされた他のチップのデバイス面等にダイボンディングフリップチップボンディングしてもよい。図10は本願の前記一実施の形態の半導体集積回路装置に対応するチップ領域バンプ形成プロセス完成時点のウエハ上に置ける配置を示すウエハの上面全体図である。図11は図10の部分拡大上面図である。図12は本願の前記一実施の形態の半導体集積回路装置に対応する完成形態の一例であるFCBGAFlipChipBallGridArrayの模式断面図である。これらに基づいて、本願の前記一実施の形態の半導体集積回路装置に関する製造プロセスのアウトラインにおけるウエハプローブテストプロセス以降を説明する。図2の半田バンプ形成工程203が完了したウエハ1の全体上面図を図10に示す。図10に示すように、たとえば、ノッチ21を有するシリコン単結晶ウエハ1の上面1aまたはデバイス面第1の主面には、格子状に多数のチップ領域2が形成されている。なお、ここでは、ノッチ21を有するウエハを例示したが、オリエンテーションフラットを有するウエハでもよいことは言うまでもない。図11に図2の部分拡大図を示す。図11に示すように、各チップ領域2には、たとえばマトリクス状に半田バンプ7が配列されており、各チップ領域2間は、ダイシング領域20スクライブ領域によって相互に隔てられている。なお、この状態で製品として出荷される場合もある。次に、この状態で、たとえば、図2のウエハプローブテスト工程204、バンプ高さ検査工程205必要に応じて省略するおよびウエハダイシング工程206が実行され、ウエハ1は、各チップ2に分割される。次に、図12に示すように、図2のフリップチップボンディング工程211、アンダーフィル工程212、樹脂封止工程213および外部半田バンプ形成工程214が実行される。すなわち、図12に示すように、例えば、エポキシ系有機配線基板であって、上面に内部バンプ用メタルランド40Niランドを有し、下面に外部バンプ用メタルランド部27を有するBGA用主配線基板26を準備する。ここで、内部バンプ用メタルランド40としては、たとえば銅系メタルランド上にニッケル膜等を被覆したものを好適なものとして例示することができる。次に、BGA用主配線基板26の上面に内部バンプ7を下に向けて、チップ2を搭載する。このとき、図12に示すように、各内部バンプ7の水平位置は、各内部バンプ用メタルランド40の水平位置とほぼ一致している。この状態で、例えば、摂氏240度から摂氏260度程度で、第2リフロー工程を実施する。これで、フリップチップボンディング工程211は完了する。次に、図12に示すように、チップ2とBGA用主配線基板26の上面との間に、アンダーフィル樹脂28を充填する図2のアンダーフィル工程212。次に、図12に示すように、チップ2とBGA用主配線基板26の上面を、たとえば、エポキシ系封止樹脂体29で封止する図2の樹脂封止工程213。次に、図12に示すように、外部半田バンプ22図2の外部半田バンプ形成工程214を形成する。半田バンプ22の材料としては、内部半田バンプ7と同一の材料を好適なものとして例示することができる。なお、異なる材料でもよいことはいうまでもない。なお、外部半田バンプ22の径は、内部半田バンプ7の径に比べてはるかに大きいので、金属隔壁の適用は一般的には不要である。ただし、必要があれば適用しても良い。4.本願の前記一実施の形態の半導体集積回路装置に関する変形例の説明主に図13から図16このセクションでは、セクション1のデバイス構造に対する変形例および、それに対応するセクション2の製造プロセスに関する変更を説明する。なお、基本的には、図1から図9と変わるところがないので、このセクションでは、原則として異なる部分のみを説明する。図13は図1に対応する本願の前記一実施の形態の半導体集積回路装置のデバイス構造に関する変形例多層積層半田バンプを示す半導体ウエハまたはチップの模式断面図である。図14は図7に対応する本願の前記一実施の形態の半導体集積回路装置のデバイス構造に関する変形例多層積層半田バンプのバンプ形成プロセス等を説明するための半導体ウエハの部分模式断面図半田メッキ完了時点である。図15は図8に対応する本願の前記一実施の形態の半導体集積回路装置のデバイス構造に関する変形例多層積層半田バンプのバンプ形成プロセス等を説明するための半導体ウエハの部分模式断面図UBM膜最下層膜加工完了時点である。図16は図9に対応する本願の前記一実施の形態の半導体集積回路装置のデバイス構造に関する変形例多層積層半田バンプのバンプ形成プロセス等を説明するための半導体ウエハの部分模式断面図リフロー完了時点である。これらに基づいて、本願の前記一実施の形態の半導体集積回路装置に関する変形例を説明する。変形例のバンプ構造は、基本的に図1に示すものと同じであるが、図13に示すように、半田バンプ7を上下方向に分割する金属隔壁第1の金属隔壁38、第2の金属隔壁39が複数になっている点が異なっている。これは、金属隔壁を挿入することによる半田内におけるエレクトロマイグレーション抑制効果が、半田層の厚さが薄くなるほど大きくなるからである。次に、バンプ形成プロセスをセクション2の図2から図9を参照しながら、説明する。図3から図6は、セクション2と同じであり、図6の状態のウエハに対して、図14図7に対応のように処理する。すなわち、ウエハのデバイス面1a側に、たとえば、通常のリソグラフィにより、半田めっき用レジスト膜32を形成する。次に、たとえば電気メッキにより、半田バンプの下部7aを形成する。次に、半田バンプの下部7a上に、たとえば電気メッキにより、第1の金属隔壁38となるニッケル膜例えば、厚さ2.5マイクロメートル程度を形成する。次に、たとえば電気メッキにより、半田バンプの中央部7bを形成する。次に、半田バンプの中央部7b上に、たとえば電気メッキにより、第2の金属隔壁39となるニッケル膜例えば、厚さ2.5マイクロメートル程度を形成する。次に、たとえば電気メッキにより、半田バンプの上部7cを形成する。その後、不要になったレジスト膜32を、例えば、アッシング等により、全面除去する。次に、図15に示すように、下部UBM膜16aを、たとえば、ウエットエッチングたとえばアンモニアおよび過酸化水素水混合溶液等の過酸化水素系のエッチング液等により、自己整合的に、パターニングする。次に、図16に示すように、第1リフロー処理たとえば、摂氏240度から260度程度することにより、半田バンプ7たとえば、鉛フリー半田を略球形に整形する。TiW膜16aは、半田に濡れず、銅膜16bおよびニッケル膜16c、38、39は、半田に濡れるので、整形は、自律的に行われる。5.前記実施の形態変形例を含むに関する補足的説明並びに全般についての考察主に図17から図20図17は本願の各実施の形態変形例を含むの原理を説明するためのチップ上UBMUnderBumpMetal側ニッケル層表面の金属間化合物層と半田界面のイオン等の流れを説明する半田バンプのチップ端部の模式断面図バンプ中間部に金属隔壁を有さないものであって、金属間化合物層成長完了前である。図18は本願の各実施の形態変形例を含むの原理を説明するためのチップ上UBMUnderBumpMetal側ニッケル層表面の金属間化合物層と半田界面のイオン等の流れを説明する半田バンプのチップ端部の模式断面図バンプ中間部に金属隔壁を有さないものであって、金属間化合物層成長完了後である。図19は本願の各実施の形態変形例を含むの原理を説明するためのチップ上UBMUnderBumpMetal側ニッケル層表面の金属間化合物層と半田界面のイオン等の流れを説明する半田バンプのチップ端部の模式断面図バンプ中間部に金属隔壁を有するものであって、金属間化合物層成長完了後である。図20はバンプ径と本願の各実施の形態変形例を含むのエレクトロマイグレーション抑制効果が著しくなるクリティカル半田厚さの関係を示す曲線グラフである。これらに基づいて、前記実施の形態変形例を含むに関する補足的説明並びに全般についての考察を行う。車載用電子機器などでは、エンジンに近い部位へ半導体装置を設置し動作させる必要がある。この場合、高い温度において、十分な信頼性を満足することが必須となる。ところが、環境負荷低減のための鉛フリー半田を使用した場合には、目標とする接合信頼性を確保することが難しくなる。一方で、集積化の進行により製品の端子数は増加する傾向にある。同一のチップサイズで端子数を増加させるには、フリップチップ実装技術が広く用いられているが、信頼性上の課題も多い。その一つが、エレクトロマイグレーション耐性の確保である。チップと基板を接続する半田バンプが、端子数の確保のために小径化される傾向にあるため、電気信号を伝える際の電流密度が高くなる傾向にある。エレクトロマイグレーションは、金属中を伝導する電子が金属原子との衝突によって起こる運動量交換を駆動力とする原子輸送現象であるため、電流密度が高くなるとより加速されてしまう。さらに、融点の低い金属ほど原子輸送を起こしやすい傾向があるため、無鉛半田を用いた半田バンプのエレクトロマイグレーション耐性を確保する必要性は非常に高まっている。一般的な構造でチップと基板を接続するような場合においても、ポリイミドの開口径や、半田バンプの直径が十分に大きい場合には、長期信頼性におけるリスクは低い。ところが、微細化のニーズにより回路規模や機能が増加するにつれて、単位チップ面積あたりに配置される信号、および電源の入出力端子、すなわち半田バンプによる基板との接続部位の数が増加する傾向にある。その際には、ポリイミド開口径や半田バンプの直径は縮小化されることとなるが、入出力端子に流れる信号、いいかえると電流値はさほど低下しない。したがって、単位面積あたりに流れる電流、すなわち電流密度が増加することとなる。一般に、LSIに用いられる配線は電流経路に対する断面積が小さく、日常生活に用いられる配線と比べて過大な電流密度の状態で用いられる。たとえば、家庭に電力を供給されるために用いられている市販の電線は103Acm2程度の電流密度を上限として、実際にはそれよりもかなり小さな電流密度で使われている。一方でLSIの配線は、バンプ接合部を配線と見なした場合で103~104Acm2、Siチップ内のCuやAlなどで形成される配線では105~106Acm2の電流密度で用いられることが多い。これは、LSIの配線が非常に微細で表面積比が高いことや、周囲を二酸化ケイ素などの放熱性の良い物質で覆われていることから、ジュール発熱などによる温度上昇が抑制され、それによる溶断が発生しにくいためである。ところが、電流密度が高い状態では、エレクトロマイグレーションと呼ばれる原子輸送現象が発生することが知られている。一般的に金属に電流を流すという事象は、金属結合状態を形成している原子群の場に電位差が生じることにより、放出された最外殻の電子が自由電子となって陰極側から陽極側に移動する現象である。このとき、電界によって加速された電子は、金属原子最外殻の電子を放出しているので、イオン状態にあるに衝突することによって加速が抑制され、移動速度が平均化される。このとき、衝突から衝突までの電子の移動距離の平均値は平均自由行程と呼ばれ、この距離が短いほど電気抵抗が高いことを示している。同時に、この電子と金属原子の衝突は、運動量交換を伴う。比較的早い速度で移動してきた電子と、ほぼ同じ場所で静止していると見なされる金属原子が衝突した場合には、電子の運動量が金属原子へ伝達する。電子と金属原子では、その大きさが数桁も異なるので、1回あたりの衝突による運動量交換はさほど大きいものではない。したがって、単位時間当たりの衝突回数が少ない場合、言い換えると電流密度が低い状態では、金属原子を移動させる運動量には成りえない。ところが、電流密度が増加することにより、単位時間当たりの衝突回数は増加し、それによって金属原子が受け取る運動量も増加し、原子輸送の駆動力となりうる。また、この運動量は電子流の方向に働くため、金属原子は陰極側から陽極側に向かって移動する。この力は電子風力と呼ばれる。前述のように、半田バンプ7はSnAgなどの半田とNiなどのUBM16によって形成されるが、SnとNi、もしくはSnとCuなどの組み合わせでは、熱拡散によって金属間化合物が形成される。たとえば、Cu3Sn,Cu6Sn5,Ni3Sn4などであり、それぞれ7.7,5.1,11.4の体積収縮を伴う。前述のエレクトロマイグレーションによる原子輸送と金属間化合物の形成によって、原子が疎となる部分にはボイドとよばれる欠損が発生する。これが成長することによって接続部の抵抗が増加し、終には断線が生じてしまう。この原子の輸送を、図を用いて説明する。図17は基板への実装が完了し、電流が流れ始めた初期の状態と原子輸送を模したものである。UBM16はNi、半田はSnAgとした。NiとSnAg半田層7の接合部には金属間化合物IntermetalicCompoundとしてNi3Sn4が形成される。すなわち、金属間化合物層41の形成である。ボイドは金属間化合物層41とSnAg7の界面で発生、成長することが知られており、この界面に対していくつかの駆動力によって原子が移動する。なお、記号は界面への原子の流入を、-記号は界面からの原子の流出を表現している。Niが陰極側、Snが陽極側の場合を示す。半田側では、体積が比較的大きいことから界面からのSn,Niの流出が主の原子輸送となる。このとき、移動した原子と交換に原子空孔Vacancyが逆方向に移動する。この輸送をJemとする。一方で、金属間化合物層41の内部では、濃度勾配による拡散を駆動力としてNiが界面に向けて移動する。この輸送をJchemとする。同時に、電子風力によるエレクトロマイグレーションでNiが界面に向けて移動する。この輸送をJ’emとする。このとき、金属間化合物層41内部では陽極側で原子が密となり、陰極側で原子が疎となる。これによって陰極側は引張応力、陽極側は圧縮応力の状態となるために、応力勾配が電子流方向とは逆方向への駆動力となって輸送が生じる。この輸送をJsとする。これらの原子輸送の収支Jimcsnは、図17に示すようなものとなる。図17の状態から時間が経過すると、金属間化合物の生成がほぼ飽和状態となる。この状態における原子輸送を図18たとえば、基板等への実装後の状態にて説明する。濃度勾配による拡散が消失するため、原子輸送の収支Jimcsnは図18に示すようなものとなる。なお、金属間化合物は、1次リフロー、2次リフローおよび、その後の基板等への実装等の熱処理により、形成される。すなわち、濃度勾配による化学ポテンシャルを駆動力とした原子輸送が寄与しなくなるため、流出の寄与度が高まる。したがって、ボイドが成長し始める箇所が金属間化合物層41とSnAg半田層7の界面となることが説明される。前記のような過程で、バンプの中に半田と金属間化合物層41が積層した構造が実現する。その結果、金属間化合物層41で積層化することによって、SnAg層7a内にも有意な応力勾配とそれによる逆流J’sが生じる。図19にその概念を示す。図17および図18に示した界面の原子流束と比較して、SnAg半田層7a中の逆流分だけ総流束が低下する。たとえば、UBM16と半田の界面の原子輸送の収支Jimcsnは図19下部に示すようなものとなる。図19図の時点は、図18と同じであり、金属間化合物層41は、1次リフロー、2次リフローおよび、その後の基板等への実装等の熱処理により、形成される。従って、少なくとも、1次リフロー後には、図1、図9、図12、および図16の第1の金属隔壁38、第2の金属隔壁39、内部バンプ用メタルランド40Niランドおよびメタルパッド12と半田層の間には、図19に示すように、金属間化合物層41が形成されている。また、バンプ中の金属間化合物層41と陽極側の半田の界面における収支は、図19上部に示すようなものとなる。図18等と比較して、逆流分の原子輸送が生じることが分かる。すなわち、空孔の蓄積によるボイド発生、成長が抑制されると期待される。これは、エレクトロマイグレーションによって電子流方向に移動した原子によって、単一の膜内には濃度勾配、言い換えると応力勾配が生じることになり、その勾配を緩和するために電子流と逆方向に原子が移動する駆動力となることを応用したものである。これまで広く用いられてきた半田バンプでは、SnAg半田層などの半田部は大きな体積を有していたため、この応力勾配による逆流は無視できるほど小さかった。そこで、SnAg半田層などの半田層とNiなどの金属層を複数回積み重ねることにより、SnAg部半田層7,7a,7b,7cにもエレクトロマイグレーション起因の応力勾配を誘起することによって期待する抑制効果が得られる。積層の際の各層の膜厚は、逆流応力が有意になる膜厚に最適化すればよい。この逆流応力によるエレクトロマイグレーション発生のしきい値は、各種のデータから、30Acm程度と考えられる。これは、電子風力による陰極から陽極に向けたエレクトロマイグレーション起因の原子輸送と、応力勾配による陽極から陰極に向けた逆流が均衡し、実効的な原子輸送が生じないと見なされる条件を示している。具体的には、配線長と電流密度の積がこの数値よりも小さければ、ボイドの発生、成長は起こらない。たとえば、500mAの電流が流れる場合を考える。バンプを直径80マイクロメートル程度の円柱と考えると、断面積は約5x10-5cm2となる。したがって、電流密度は10000Acm2程度となる。30Acmのしきい条件を満足するには、3x10-3cmの配線長、いいかえると半田長となる必要がある。したがって、半田層の厚さが30マイクロメートル以下となるように、複数回積層化すればよい。また、バンプ径が小さくなり、UBM16と半田界面の金属間化合物層41と基板と半田界面の金属間化合物層41で挟まれる半田が、前述のように求めた厚さを下回る場合には同様な効果が顕著になると考えられる。なお、500mAの電流が流れることを前提とした場合、バンプ径と逆流効果が期待される半田層の厚さの関係は図20のようになる。バンプに流れる電流は、チップ側の入出力端子の能力によって決まるので、チップ側の製造プロセステクノロジーによって変わるものではないため、電流値は変わらないと考えて差し支えない。このとき、電流密度が増大するため、逆流応力が顕著となる半田厚も小さくなる。したがって、バンプの微細化が進むにつれて、UBM16と半田界面の金属間化合物層41と基板と半田界面の金属間化合物層41で挟まれる半田の厚さが図20に示した数値と同等か、または、これよりも小さくなるように、厚さを調整することが有効である。6.サマリ以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。例えば、前記実施の形態では、主に銅系埋め込み配線を有するデバイスを対象に具体的に説明したが、本発明はそれに限定されるものではなく、アルミニウム系非埋め込み配線、銀系埋め込み配線その他のメタル系埋め込み配線を有するデバイスにも適用できることは言うまでもない。また、銅に対するバリアメタルとして、窒化タンタル系バリアメタルを例にとり具体的に説明したが、本発明はそれに限定されるものではなく、窒化チタン系バリアメタルTiTiNの多層バリアを含む、ルテニウム系バリアメタル等のその他のバリアメタルでも良いことは、言うまでもない。また、ここでは、TaN膜単層のバリアメタルの例をとり具体的に説明したが、本発明はそれに限定されるものではなく、TaTaNの多層バリアでも良いことは、言うまでもない。更に、絶縁性銅拡散バリア膜として、主にSiC等を用いた例を具体的に説明したが、本発明はそれに限定されるものではなく、SiCN,SiN等、その他の膜であってもよいことは言うまでもない。前記実施の形態では、主に単結晶シリコンウエハをスターティングマテリアルとして、半導体集積回路装置を形成する例を示したが、本発明はそれに限定されるものではなく、SOIウエハ、エピタキシウエハ等をスターティングマテリアルとして、半導体集積回路装置を形成する場合にも適用できることは言うまでもない。また、ウエハの母材としては、シリコン系半導体のほか、SiGe,GaAs,SiC,GaN,InP等の化合物半導体にも適用できることは言うまでもない。"