発光素子と前記発光素子に電流を供給する駆動トランジスタとを備えた表示装置の制御方法であって、前記駆動トランジスタのゲート端子に、ゲート端子に接続された参照電圧線を介して予め定められた参照電圧を印加すると共に、前記駆動トランジスタのソース端子及びドレイン端子のうちの一方に接続された電源線から、前記駆動トランジスタのソース端子及びドレイン端子のうちの他方に固定電圧を印加して、前記駆動トランジスタの閾値電圧の変動を抑制するリセットステップを含み、前記リセットステップでは、前記駆動トランジスタのゲート端子-ソース端子間の電圧が、前記駆動トランジスタの閾値電圧よりも大きな電圧となるよう、前記参照電圧が設定されている、表示装置の制御方法。前記電源線とEL共通端子の電源線は、発光期間で設定された電圧と、前記リセットステップで設定された電圧とが、互いに等しい、請求項1に記載の表示装置の制御方法。さらに、一方の端子が前記駆動トランジスタのゲート端子に接続された容量素子に、発光輝度に対応したデータ電圧を保持するデータ書込みステップを含み、前記リセットステップの少なくとも一部と、前記データ書込みステップの少なくとも一部とが、同一の期間に並行して行われる、請求項1に記載の表示装置の制御方法。複数の画素回路を配置してなる表示部を有する表示装置であって、前記画素回路の各々は、ソース端子及びドレイン端子の一方が第1の電源電圧を伝達する第1の電源線に接続された駆動トランジスタと、第1の端子が前記駆動トランジスタのゲート端子に接続された第1の容量素子と、前記第1の容量素子の第2の端子と、輝度に対応したデータ電圧を伝達するデータ線との導通及び非導通を切り換える第1のスイッチング素子と、前記第1の容量素子の第2の端子と、前記駆動トランジスタのソース端子との導通及び非導通を切り換える第2のスイッチング素子と、前記第1の容量素子の第1の端子と、固定の参照電圧を伝達する参照電圧線との導通及び非導通を切り換える第3のスイッチング素子と、第1の端子が前記駆動トランジスタのソース端子及びドレイン端子の他方と接続され、第2の端子が第2の電源電圧を伝達する第2の電源線に接続された発光素子と、第1の端子が前記第1の容量素子の第2の端子に接続され、第2の端子が前記第1の電源線または前記参照電圧線に接続された第2の容量素子と、を備え、前記第3のスイッチング素子が導通状態となる際、前記固定の参照電圧は、前記駆動トランジスタのゲート端子-ソース端子間に、前記駆動トランジスタの閾値電圧よりも大きな順バイアス電圧を与えるように設定されている、表示装置。前記画素回路の各々は、さらに、前記駆動トランジスタから前記発光素子に供給される電流の経路に挿入され、当該電流の経路の導通及び非導通を切り換える第4のスイッチング素子を備える、請求項4に記載の表示装置。前記第1のスイッチング素子を制御する制御線と、前記第3のスイッチング素子を制御する制御線とは共通化されており、前記第2のスイッチング素子を制御する制御線と、前記第4のスイッチング素子を制御する制御線とは共通化されている、請求項5に記載の表示装置。前記表示装置は、さらに、前記第1の電源線によって伝達される電源電圧を画素行ごとに制御する電源電圧制御回路を備える、請求項4に記載の表示装置。ところで、有機EL素子の発光輝度の精度を損なう原因には、前述した従来技術によって解決される電源電圧の変動の他にも、例えば、駆動トランジスタの閾値電圧の変動がある。閾値電圧の変動とは、駆動トランジスタのゲート端子-ソース端子間に印加されたバイアス電圧の大きさに依存して、その後の閾値電圧が変動する現象である。駆動トランジスタは、輝度に対応した大きさのバイアス電圧をゲート端子-ソース端子間に印加されて有機EL素子に所望の大きさの電流を供給するから、先行フレームにおける輝度に対応したゲート端子-ソース端子間電圧に応じて駆動トランジスタの閾値電圧が変動し、後続フレームに影響を及ぼす。すなわち、閾値電圧が変動すると、データ電圧に対して駆動トランジスタが有機EL素子に供給する電流量に誤差が生じ、この誤差は有機EL素子の発光輝度の誤差に反映される。その様子を図6Aに示す。図6Aは、先行フレームにおいて黒または白が表示された後に、中間階調灰色を表示させた際の輝度の時間変化を示すグラフである。表示が変化してから10以上のフレームにおいて、先行フレームの表示が白か黒かによる発光輝度の不一致が見られ、特に最初の1~2フレームでは大きな差異が見られる。この現象により、例えば図6Bに示すように、中間階調の背景の中で白または黒のウィンドウをスクロールさせた場合には、ウィンドウが通過して再び背景になった領域が正しい中間階調の輝度に落ち着くまでにかなりの時間を要するため、尾引きと呼ばれる表示劣化が視認される。しかしながら、前述した従来技術では、このような急激な階調変化に伴って駆動トランジスタ閾値電圧が変動して生じる表示劣化及びその対策について、検討されていない。本発明は、上記の課題に鑑みてなされたものであり、有機EL素子をデータ電圧に対応したより正確な輝度で発光させることができる画素回路を備える表示装置及びその制御方法を提供することを目的とする。上記目的を達成するために、本発明の1つの態様に係る表示装置は、複数の画素回路を配置してなる表示部を有する表示装置であって、前記画素回路の各々は、ソース端子及びドレイン端子の一方が第1の電源電圧を伝達する第1の電源線に接続された駆動トランジスタと、第1の端子が前記駆動トランジスタのゲート端子に接続された第1の容量素子と、前記第1の容量素子の第2の端子と、輝度に対応したデータ電圧を伝達するデータ線との導通及び非導通を切り換える第1のスイッチング素子と、前記第1の容量素子の第2の端子と、前記駆動トランジスタのソース端子との導通及び非導通を切り換える第2のスイッチング素子と、前記第1の容量素子の第1の端子と、固定の参照電圧を伝達する参照電圧線との導通及び非導通を切り換える第3のスイッチング素子と、第1の端子が前記駆動トランジスタのソース端子及びドレイン端子の他方と接続され、第2の端子が第2の電源電圧を伝達する第2の電源線に接続された発光素子と、第1の端子が前記第1の容量素子の第2の端子に接続され、第2の端子が前記第1の電源線または前記参照電圧線に接続された第2の容量素子と、を備え、前記第3のスイッチング素子が導通状態となる際、前記固定の参照電圧は、前記駆動トランジスタのゲート端子-ソース端子間に、前記駆動トランジスタの閾値電圧よりも大きな順バイアス電圧を与えるように設定されている。本発明の表示装置によれば、前記閾値電圧よりも大きい固定の順バイアス電圧を印加して前記駆動トランジスタをオン状態にすることで、前記駆動トランジスタの閾値電圧の変動を抑制し、前記発光素子をより正確な輝度で発光させることができる。本発明の1つの態様に係る制御方法は、発光素子と前記発光素子に電流を供給する駆動トランジスタとを備えた表示装置の制御方法であって、前記駆動トランジスタのゲート端子に、ゲート端子に接続された参照電圧線を介して予め定められた参照電圧を印加すると共に、前記駆動トランジスタのソース端子及びドレイン端子のうちの一方に接続された電源線から、前記駆動トランジスタのソース端子及びドレイン端子のうちの他方に固定電圧を印加して、前記駆動トランジスタの閾値電圧の変動を抑制するリセットステップを含み、前記リセットステップでは、前記駆動トランジスタのゲート端子-ソース端子間の電圧が、前記駆動トランジスタの閾値電圧よりも大きな電圧となるよう、前記参照電圧が設定されている。このような制御方法によれば、前記リセットステップで、前記閾値電圧よりも大きい固定の順バイアス電圧の印加によって前記駆動トランジスタをオン状態にして、前記駆動トランジスタの閾値電圧の変動を抑制するので、前記発光素子をより正確な輝度で発光させることができる。また、前記電源線とEL共通端子の電源線は、発光期間で設定された電圧と、前記リセットステップで設定された電圧とが、互いに等しくてもよい。このような制御方法によれば、前記発光期間と、前記リセットステップとで、電源線の電圧を変更する必要がないので、前記表示装置の回路構成を簡素化するために役立つ。前記制御方法は、さらに、一方の端子が前記駆動トランジスタのゲート端子に接続された容量素子に、発光輝度に対応したデータ電圧を保持するデータ書込みステップを含み、前記リセットステップの少なくとも一部と、前記データ書込みステップの少なくとも一部とが、同一の期間に並行して行われてもよい。このような制御方法によれば、前記データ書込みステップと並行して、前記リセットステップに十分な時間をかけることで、前記駆動トランジスタの閾値電圧の変動をより小さく抑制することができる。本発明の1つの態様に係る表示装置は、複数の画素回路を配置してなる表示部を有する表示装置であって、前記画素回路の各々は、ソース端子及びドレイン端子の一方が第1の電源電圧を伝達する第1の電源線に接続された駆動トランジスタと、第1の端子が前記駆動トランジスタのゲート端子に接続された第1の容量素子と、前記第1の容量素子の第2の端子と、輝度に対応したデータ電圧を伝達するデータ線との導通及び非導通を切り換える第1のスイッチング素子と、前記第1の容量素子の第2の端子と、前記駆動トランジスタのソース端子との導通及び非導通を切り換える第2のスイッチング素子と、前記第1の容量素子の第1の端子と、固定の参照電圧を伝達する参照電圧線との導通及び非導通を切り換える第3のスイッチング素子と、第1の端子が前記駆動トランジスタのソース端子及びドレイン端子の他方と接続され、第2の端子が第2の電源電圧を伝達する第2の電源線に接続された発光素子と、第1の端子が前記第1の容量素子の第2の端子に接続され、第2の端子が前記第1の電源線または前記参照電圧線に接続された第2の容量素子と、を備え、前記第3のスイッチング素子が導通状態となる際、前記固定の参照電圧は、前記駆動トランジスタのゲート端子-ソース端子間に、前記駆動トランジスタの閾値電圧よりも大きな順バイアス電圧を与えるように設定されている。このような構成によれば、前記閾値電圧よりも大きい固定の順バイアス電圧を印加して前記駆動トランジスタをオン状態にすることで、前記駆動トランジスタの閾値電圧の変動を抑制し、前記発光素子をより正確な輝度で発光させることができる。また、前記画素回路の各々は、さらに、前記駆動トランジスタから前記発光素子に供給される電流の経路に挿入され、当該電流の経路の導通及び非導通を切り換える第4のスイッチング素子を備えてもよい。また、前記第1のスイッチング素子を制御する制御線と、前記第3のスイッチング素子を制御する制御線とは共通化されており、前記第2のスイッチング素子を制御する制御線と、前記第4のスイッチング素子を制御する制御線とは共通化されていてもよい。また、前記表示装置は、さらに、前記第1の電源線によって伝達される電源電圧を画素行ごとに制御する電源電圧制御回路を備えてもよい。このような構成によれば、閾値電圧の変動を抑制するために前記駆動トランジスタに前記固定の順バイアス電圧を印加している間に、前記発光素子の発光を抑止することができるので、表示コントラストの向上や消費電力の低減に役立つ。以下、本発明の実施の形態について説明する。なお、以下では、全ての図を通して同等の機能を発揮する要素には同じ符号を付し、重複する説明は適宜省略する。実施の形態1実施の形態1における表示装置は、複数の画素回路をマトリクス状に配置してなる表示部を有する表示装置であって、前記各画素回路が、駆動トランジスタの閾値変動を抑制するように構成されている。以下、本発明の実施の形態1について、図面を参照しながら説明する。図1は、実施の形態1における表示装置1の構成の一例を示す機能ブロック図である。表示装置1は、表示部2、制御回路3、走査線駆動回路4、信号線駆動回路5、及び電源回路6から構成される。表示部2は、複数の画素回路10をマトリクスに配置してなる。当該マトリクスの各行には走査信号線が設けられ、当該マトリクスの各列にはデータ信号線が設けられる。制御回路3は、表示装置1の動作を制御する回路であり、外部から映像信号を受信し、当該映像信号で表される画像が表示部2に表示されるように、走査線駆動回路4、信号線駆動回路5を制御する。走査線駆動回路4は、表示部2の各行に設けられた走査信号線を介して画素回路10に、画素回路10の動作を制御するための制御信号を供給する。信号線駆動回路5は、表示部2の各列に設けられたデータ信号線を介して画素回路10に、輝度に対応したデータ信号を供給する。電源回路6は、表示装置1の動作用の電源を、表示装置1の各部に供給する。図2は、画素回路10の構成の一例、及び画素回路10と走査線駆動回路4及び信号線駆動回路5との接続の一例を示す回路図である。表示部2の各行には、同じ行に配置される複数の画素回路10に共通に接続される走査信号線として、信号線SCAN、ENABが設けられており、表示部2の各列には、同じ列に配置される複数の画素回路10に共通に接続されるデータ信号線として、信号線DATAが設けられている。また、表示部2には、電源回路6から供給される正の電源電圧を伝達して、画素回路10に分配する電源線VDD、電源回路6から供給される負の電源電圧を伝達して、画素回路10に分配する電源線VSS、及び電源回路6から供給される固定の参照電圧を伝達して、画素回路10に分配する参照電圧線Vrefが設けられている。電源線VDD、VSS、及び参照電圧線Vrefは、全ての画素回路10に共通に接続される。有機EL素子ELに電流を供給する電源線VDD、VSSの各々と画素回路10との接続点には、電気抵抗に起因する電圧降下による複雑な電圧変動が生じるが、直流電流を供給しない参照電圧線Vrefには、定常的な電圧降下は生じない。表示部2に配置されている各画素回路10は、画素回路10が配置されている行の信号線SCAN、ENABで走査線駆動回路4に接続されると共に、画素回路10が配置されている行の信号線DATAで信号線駆動回路5に接続されている。信号線SCAN、ENABは、走査線駆動回路4から画素回路10へ、画素回路10の動作を制御するための制御信号を伝達する。信号線DATAは、信号線駆動回路5から画素回路10へ、輝度に対応したデータ信号を伝達する。画素回路10は、データ信号に対応した輝度で有機EL素子を発光させる回路であり、駆動トランジスタTD、スイッチングトランジスタT1~T4、キャパシタCs、Csub、及び有機EL素子ELから構成される。駆動トランジスタTD、スイッチングトランジスタT1~T4は、n型の薄膜トランジスタTFTで構成される。駆動トランジスタTDは、ドレイン端子dが電源線VDDに接続され、ソース端子sがスイッチングトランジスタT4を介在して有機EL素子ELの第1紙面の上側の端子に接続されている。キャパシタCsは、第1紙面の上側の端子が駆動トランジスタTDのゲート端子gに接続されている。キャパシタCsubは、第1紙面の上側の端子がキャパシタCsの第2紙面の下側の端子に接続され、第2紙面の下側の端子が固定の電圧たとえば電源線VDDまたは参照電圧線Vrefに接続されている。なお、キャパシタCsubは、専用の領域に形成されたキャパシタである必要はなく、キャパシタCsの第2の端子を構成する導電体と電源線VDDまたは参照電圧線Vrefまたは信号線SCAN、ENABを構成する導電体との間に存在する寄生容量であってもよい。またはスイッチングトランジスタT1、T2の寄生容量であってもよい。したがって、キャパシタCsubが明示されていない画素回路も本発明に含まれる。有機EL素子ELは、第2紙面の下側の端子が電源線VSSに接続されている。スイッチングトランジスタT1は、信号線SCANで伝達される制御信号に従って、キャパシタCsの第2紙面の下側の端子とデータ線DATAとの導通及び非導通を切り換える。スイッチングトランジスタT2は、信号線ENABで伝達される制御信号に従って、駆動トランジスタTDのソース端子sとキャパシタCsの第2の端子との導通及び非導通を切り換える。スイッチングトランジスタT3は、信号線SCANで伝達される制御信号に従って、キャパシタCsの第1の端子と参照電圧線Vrefとの導通及び非導通を切り換える。スイッチングトランジスタT4は、信号線ENABで伝達される制御信号に従って、駆動トランジスタTDのソース端子sと有機EL素子ELの第2紙面の上側の端子との導通及び非導通を切り換える。ここで、スイッチングトランジスタT1~T4が、それぞれ第1~第4のスイッチング素子の一例であり、キャパシタCsが容量素子の一例であり、有機EL素子ELが発光素子の一例である。また、電源線VDDが第1の電源線の一例であり、電源線VSSが第2の電源線の一例である。また、データ信号がデータ電圧の一例である。図3は、画素回路10を動作させるための制御信号及びデータ信号の一例を、1フレーム期間にわたって示したタイミングチャートである。図3において、縦軸は各信号のレベル、横軸は時間の経過を表す。画素回路10のスイッチングトランジスタT1~T4はn型のトランジスタで構成されるので、スイッチングトランジスタT1~T4の各々は、対応する制御信号がHighレベルの期間に導通状態となり、対応する制御信号がLowレベルの期間に非導通状態になる。図3に示す制御信号及びデータ信号に従って行われる画素回路10の動作を、図4a~cを参照して説明する。なお、説明の便宜上、電源線VDD、VSSの各々と画素回路10との接続点の電圧を、それぞれ正の電源電圧VDD、負の電源電圧VSSと表記し、参照電圧線Vrefの電圧を参照電圧Vrefと表記している。時刻t1において、先行フレームにおける発光が終了する。時刻t2からt3までのデータ書込み期間において、データ書込み動作が行われる。データ書込み動作とは、信号線DATAから、スイッチングトランジスタT1を介して、データ電圧Vdataを取得するつまり、データ電圧Vdataが画素回路10内に書き込まれる動作である。図4aは、データ書込み動作を説明する回路図である。データ書込み期間において非導通状態になるスイッチングトランジスタT2、T4は点線で示されている。データ書込み期間において、スイッチングトランジスタT1、T3が導通状態になり、信号線DATAからデータ電圧Vdataが取得され、参照電圧Vrefを基準として、キャパシタCsに保持される。後述のリセット動作を行うために、参照電圧Vrefには、正の電源電圧VDDに閾値電圧Vthを加えた電圧よりも高い電圧が用いられる。時刻t2からt4までのリセット期間において、リセット動作が行われる。リセット期間の一部は、データ書込み期間と重複しており、リセット動作は、時刻t2からt3まで、前述のデータ書込み動作と並行して行われる。リセット動作とは、駆動トランジスタの閾値電圧の変動を抑制するために、駆動トランジスタTDの閾値電圧Vthよりも大きい順バイアス電圧を印加して、駆動トランジスタTDをオン状態にする動作である。図4bは、リセット動作を説明する回路図である。リセット期間のうち時刻t3以降において非導通状態になるスイッチングトランジスタT1、T2、T3、T4は点線で示されている。リセット期間において、時刻t2からt3まで、参照電圧線Vrefから駆動トランジスタTDのゲート端子gに参照電圧Vrefが印加され、時刻t3からt4まで、キャパシタCsの第1紙面の上側の端子から駆動トランジスタTDのゲート端子gに参照電圧Vrefが印加される。前述したように、参照電圧Vrefは、正の電源電圧VDDに閾値電圧Vthを加えた電圧よりも高いので、駆動トランジスタTDはオン状態になり、リセット動作が行われる。このとき、スイッチングトランジスタT4が非導通状態になっているため、有機EL素子ELの発光は抑止され、駆動トランジスタTDのドレイン端子およびソース端子の電位は共に正の電源電圧VDDと等しくなる。これにより、有機EL素子ELの不要な発光による表示コントラストの低下、及び消費電力の増大が抑制される。なお、リセット期間において有機EL素子ELの発光を抑止することは、駆動トランジスタTDの閾値電圧Vthの変動を抑制するためには必須ではない。有機EL素子ELの発光を抑止せずにリセット動作を行った場合でも、駆動トランジスタTDの閾値電圧Vthの変動を抑制する効果があることが確かめられている。時刻t4以降の発光期間において、発光動作が行われる。発光動作とは、データ電圧Vdataを反映したバイアス電圧を駆動トランジスタTDのゲート端子-ソース端子間に印加して、駆動トランジスタTDから有機EL素子ELに電流を供給する動作である。図4cは、発光動作を説明する回路図である。発光期間において非導通状態になるスイッチングトランジスタT1、T3は点線で示されている。発光期間において、スイッチングトランジスタT1、T3が非導通状態になると共に、スイッチングトランジスタT2が導通状態になり、キャパシタCsに保持されている電圧Vref-Vdataが駆動トランジスタTDのゲート端子-ソース端子間に印加される。その結果、駆動トランジスタTDから有機EL素子ELに、データ電圧Vdataに対応した大きさの電流Isd=β/2×Vref-Vdata-Vth2が供給される。駆動トランジスタTDの閾値電圧Vthは、発光動作に先行するリセット動作によって、前のフレームの表示状態に関わらず、どのフレームにおいても、そのフレーム期間内においてほぼ一定の値に設定されるので、閾値電圧の1フレーム内の変動の影響が排除され、有機EL素子ELをデータ電圧Vdataに対応した正確な輝度で発光させることができる。上記のように構成された画素回路10の発光特性を確認するために行った実験の結果について説明する。実験では、画素回路10による実施例、及び従来技術である画素回路90による比較例について、画素回路の発光輝度の時間変化を測定した。図5Aは、実施例の画素回路10の発光輝度の時間変化を示すグラフであり、白または黒の表示から、灰色の表示に切り替わった直後の35フレームにおける発光輝度の測定結果が示されている。実施例では、先行フレームの表示が白か黒かによって、灰色の表示に切り替わった後の最初のフレームで若干の発光輝度の差異が見られるものの、2番目のフレーム以降ではほぼ同一の発光輝度が得られ、速やかに正しい灰色表示に収束している。また、各フレーム内での発光輝度もほとんど変動がなく、よく安定している。その結果、例えば図5Bに示すように、中間階調の背景の中で黒または白のウィンドウをスクロールさせた場合でも、ウィンドウが通過して再び背景になった領域が速やかに正しい中間階調の輝度に落ち着くため、尾引きは視認されない。これに対し、図6Aは、比較例の画素回路90の発光輝度の時間変化を示すグラフであり、白または黒の表示から、灰色の表示に切り替わった直後から35フレームにおける発光輝度の測定結果が示されている。比較例では、先行フレームの表示が白か黒かによって、灰色の表示に切り替わった後の10以上のフレームにおいて発光輝度の不一致が見られ、特に最初の1~2フレームでの発光輝度には大きな差異が見られる。課題の項で指摘したように、この現象により、図6Bに示すような、中間階調の背景の中で白または黒のウィンドウをスクロールさせた際の尾引きが視認される。図7は、フレームごとの輝度の誤差のフレーム間推移を示すグラフである。ここでは、輝度の誤差として、正しい灰色の輝度に対する実際の輝度のずれ量を示している。実施例は、比較例と比べて、輝度のずれ量がより小さく、かつ速やかに正しい灰色表示に収束している。これらの結果から、閾値電圧Vthよりも大きい固定の順バイアス電圧の印加にて駆動トランジスタTDをオン状態にしてリセットすることで、駆動トランジスタTDの閾値電圧Vthの変動を抑制し、有機EL素子ELをデータ電圧Vdataに対応した正確な輝度で発光させる効果が認められた。さらに、リセット期間において、有機EL素子ELの発光を抑止することで、表示コントラストを向上し、消費電力を低減する効果が得られる。なお、上記で説明した画素回路10は、次のような変形が可能である。例えば、図8に示す画素回路11のように、スイッチングトランジスタT4を、駆動トランジスタTDと電源線VDDとの間に挿入してもよい。スイッチングトランジスタT4は、有機EL素子ELの発光を抑止するために、駆動トランジスタTDから有機EL素子ELに供給する電流の経路のどこに挿入されていてもよい。画素回路11は、図3に示す制御信号に従って、画素回路10と同等の動作を行う。また例えば、図9に示す画素回路20のように、駆動トランジスタTD、スイッチングトランジスタT1~T4を全てp型のトランジスタで構成してもよい。画素回路20は、図3に示す画素回路10に用いられる制御信号およびデータ信号のレベルをそれぞれ単純に反転した制御信号およびデータ信号が与えられると、画素回路10と同等の動作を行うように構成されている。したがって、画素回路20によっても画素回路10と同等の効果が得られる。実施の形態1の変形例本発明の実施の形態1の変形例について、図面を参照しながら説明する。本変形例では、図2に示した画素回路10のスイッチングトランジスタT1、T3を、それぞれ独立したタイミングで制御するための構成および動作の一例が示される。図10は、実施の形態1の変形例における画素回路30の構成の一例を示す回路図である。画素回路30の基本的な構成は、画素回路10と同一であるが、スイッチングトランジスタT1、T3のそれぞれのゲート端子が独立した制御線に接続されている点が異なる。画素回路20に対応して、表示部6の各行に信号線RESETが設けられる。画素回路30において、スイッチングトランジスタT3は、信号線RESETで伝達される制御信号に従って、キャパシタCsの第1紙面の上側の端子と参照電圧線VRとの導通及び非導通を切り換える。なお、図11に示す画素回路31のように、スイッチングトランジスタT4を、駆動トランジスタTDと電源線VDDとの間に挿入するように、画素回路30を変形してもよい。図12は、画素回路30、31を動作させるための制御信号及びデータ信号の一例を、1フレーム期間にわたって示すタイミングチャートである。図12において、縦軸は各信号のレベル、横軸は時間を表す。図12に示す制御信号及びデータ信号に従って行われる画素回路30、31の動作を説明する。時刻t1において、先行フレームにおける発光が終了する。時刻t2からt5までのリセット期間において、リセット動作が行われる。リセット期間の全体において、スイッチングトランジスタT3が導通状態になり、参照電圧線Vrefから駆動トランジスタTDのゲート端子gに、正の電源電圧VDDに閾値電圧Vthを加えた電圧よりも高い参照電圧Vrefが印加される。これにより、駆動トランジスタTDはオン状態になり、リセット動作が行われる。このとき、スイッチングトランジスタT4が非導通状態になっているため、有機EL素子ELの発光は抑止される。時刻t3からt4までのデータ書込み期間において、データ書込み動作が行われる。データ書込み期間は、リセット期間の少なくとも一部と重複しており、データ書込み動作は、リセット動作と並行して行われる。なお、データ書込み動作は行ごとに順次行われる。そのため、最初にデータ書込み動作が行われる行のデータ書込み期間は、リセット期間と同時に、時刻t2に開始されてもよい。時刻t4以降の発光期間において、発光動作が行われる。データ書込み動作及び発光動作は、画素回路10について説明したデータ書込み動作及び発光動作と同様である。画素回路30、31においても、画素回路10と同様、駆動トランジスタTDの閾値電圧Vthは、発光動作に先行するリセット動作によって、どのフレームにおいてもほぼ同一の値に設定されるので、閾値電圧の変動の影響が排除され、有機EL素子ELをデータ電圧Vdataに対応した正確な輝度で発光させることができる。画素回路30、31では、さらに、リセット期間の全体において、参照電圧線Vrefから駆動トランジスタTDのゲート端子gに参照電圧Vrefを印加できる。そのため、画素回路10とは異なり、キャパシタCsのリークによって参照電圧Vrefが変動する懸念がなく、より確実なリセット動作が実現できる。なお、制御信号RESETに信号線制御信号SCANと同じ信号を用いて、行ごとに順次、当該行のデータ書込み期間においてのみリセット動作を行ってもよい。その場合、信号線RESETと信号線SCANとを同じ信号線で共通化してもよい。信号線の共通化は、配線面積を削減するので、画素回路30、31の配置密度を向上し、高精細な表示装置を実現するために役立つ。また走査線駆動回路4の出力本数を削減できるので、回路サイズを縮小することができ、コストの低減が実現できる。また、キャパシタCsubは、専用の領域に形成されたキャパシタである必要はなく、キャパシタCsの第2の端子を構成する導電体と電源線VDDまたは参照電圧線Vrefまたは信号線SCAN、ENABを構成する導電体との間に存在する寄生容量であってもよい。またはスイッチングトランジスタT1、T2の寄生容量であってもよい。実施の形態2本発明の実施の形態2について、図面を参照しながら説明する。本実施の形態では、有機EL素子の発光を抑止するための回路を画素回路の外部に設けた表示装置の一例が示される。図13は、実施の形態2における表示装置1aの構成の一例を示す機能ブロック図である。表示装置1aは、実施の形態1の表示装置1と比べて、表示部2aが変更され、電源分配回路7が追加される。表示部2aは、複数の画素回路50をマトリクス状に配置してなる。当該マトリクスの各行には走査信号線及び電源線が設けられ、当該マトリクスの各列にはデータ信号線が設けられる。電源電圧制御回路7は、有機EL素子の発光に用いられる電源を電源回路6から供給され、表示部2aの各行に設けられた電源線を介して、行ごとに独立して、画素回路50に分配する。図14は、画素回路50の構成の一例、及び画素回路50と、走査線駆動回路4、信号線駆動回路5、及び電源電圧制御回路7との接続の一例を示す回路図である。表示部2aの各行には、同じ行に配置される複数の画素回路50に共通に接続される走査信号線として、信号線RESET、MERGE、SCANが設けられている。表示部2aの各行には、さらに、同じ行に配置される複数の画素回路50に共通に接続される電源線VDDkが設けられている。信号線MERGEは、表示部2における信号線ENABと同じものである。電源線VDDkは、第1の電源線の一例であり、表示部2における電源線VDDに対応している。画素回路50は、図10に示す画素回路30と比べて、スイッチングトランジスタT4が省略される点のみが異なる。表示装置1aにおいて、有機EL素子ELの発光を抑止する機能は、電源電圧制御回路7によって果たされる。電源電圧制御回路7は電源線VDDkに、例えば、発光期間において正の電源電圧VDDを出力し、リセット期間において有機EL素子ELが発光しない程度の低い電圧例えば、負の電源電圧VSSを出力する。これにより、リセット期間において、電源線VDDkに接続されている画素回路50における有機EL素子ELの発光が抑止される。また、参照電圧Vrefには、電源電圧VDDkのリセット期間における電圧に閾値電圧Vthを加えた電圧よりも高い電圧が用いられる。図15は、画素回路50を動作させるための制御信号、電源電圧、及びデータ信号の一例を、1フレーム期間にわたって示したタイミングチャートである。図15において、縦軸は各信号のレベル、横軸は時間の経過を表す。なお、説明の便宜上、電源線VDDkで伝達される電圧を、電源電圧VDDkと表記している。電源電圧VDDkのHighレベルは正の電源電圧VDDであり、電源電圧VDDkのLowレベルは、例えば負の電源電圧VSSである。有機EL素子ELは、電源電圧VDDkがLowレベルの期間に発光が抑止されるから、図15に示す制御信号及び電源電圧に従って行われる画素回路50の動作は、図12に示す制御信号に従って行われる画素回路30の動作と同等である。なお、上記で説明した画素回路50は、次のような変形が可能である。例えば、図16に示す画素回路60のように、駆動トランジスタTD、スイッチングトランジスタT1~T4を全てp型のトランジスタで構成してもよい。画素回路60は、図13に示す画素回路50に用いられる制御信号およびデータ信号のレベルをそれぞれ単純に反転した制御信号およびデータ信号が与えられると、画素回路50と同等の動作を行うように構成されている。したがって、画素回路60によっても画素回路50と同等の効果が得られる。また例えば、図17に示す画素回路51、及び図18に示す画素回路61のように、スイッチングトランジスタT2を省略してもよい。なお、各行の画素回路における駆動トランジスタTDを、行ごとに異なるタイミングでリセットしてもよいし、全ての行の画素回路における駆動トランジスタTDを、同一の期間に一括してリセットしてもよい。全ての駆動トランジスタを一括してリセットする制御方法は、行ごとに異なるタイミングで電源電圧を制御する必要がないから、表示装置1aによって実行できることはもちろんのこと、実施の形態1で説明した表示装置1のように、電源線VDD、VSSが、全ての画素回路に共通に接続されている構成の表示装置によっても実行することができる。以上、本発明に係る表示装置及びその制御方法、特には、表示装置に用いられる特徴的な画素回路とその動作について、いくつかの実施の形態及び変形例を挙げて説明したが、本発明は、これらの実施の形態や変形例に限定されるものではない。本発明の主旨を逸脱しない範囲で、当業者が思いつく各種変形を施し、また実施の形態及び変形例における構成要素及び動作を任意に組み合わせて実現される表示装置およびその制御方法も本発明に含まれる。本発明に係る表示装置は、図19に記載されたような薄型フラットTVに内蔵されてもよい。本発明に係る表示装置が内蔵されることにより、映像信号で表される画像を高精度に表示可能な薄型フラットTVが実現される。