"複数の回路モジュールと電源制御回路とを含む、電源制御機能を有する半導体集積回路において、上記電源制御回路は、上記複数の回路モジュールのうちの少なくとも1つに対する電力供給をオン/オフ制御し、上記オン/オフ制御される少なくとも1つの回路モジュールのうちの1つの回路モジュールに対する電力供給のオン/オフを切り換えるとき、他の回路モジュールに、当該他の回路モジュールの内部におけるデータ転送を停止させるように制御することを特徴とする半導体集積回路。上記電源制御回路は、上記1つの回路モジュールに対する電力供給のオン/オフを切り換えるとき、上記他の回路モジュールに、当該他の回路モジュールの内部におけるデータ転送を停止させるデータ転送停止要求信号を送信することを特徴とする請求項1記載の半導体集積回路。上記複数の回路モジュールのそれぞれは、上記データ転送停止要求信号を受信して当該回路モジュールの内部におけるデータ転送を停止した後で、データ転送の停止が完了したことを通知するデータ転送停止完了信号を上記電源制御回路に送信し、上記電源制御回路は、上記データ転送停止要求信号を送信したすべての回路モジュールから上記データ転送停止完了信号を受信した後で、上記1つの回路モジュールに対する電力供給のオン/オフを切り換えることを特徴とする請求項2記載の半導体集積回路。上記オン/オフ制御される少なくとも1つの回路モジュールのそれぞれは、当該回路モジュールに対する電力供給をオフからオンに切り換えるとき、電力供給をオフからオンに切り換えた後で当該回路モジュールの内部電位が電源電位と一致したことを通知する電位遷移完了信号を上記電源制御回路に送信し、上記電源制御回路は、上記電位遷移完了信号を受信した後で、上記データ転送停止要求信号の送信を停止することを特徴とする請求項2又は3記載の半導体集積回路。上記半導体集積回路は内部バスを備え、上記複数の回路モジュール及び上記電源制御回路は上記内部バスに接続され、上記電源制御回路は、上記1つの回路モジュールに対する電力供給のオン/オフを切り換えるとき、上記内部バス上の転送を停止させることにより、上記他の回路モジュールの内部におけるデータ転送を停止させるように制御することを特徴とする請求項1記載の半導体集積回路。上記半導体集積回路は、内部バスと、上記内部バスを優先的に使用する回路モジュールを選択するバスアービタとを備え、上記複数の回路モジュールは上記内部バスに接続され、上記電源制御回路は、上記1つの回路モジュールに対する電力供給のオン/オフを切り換えるとき、上記内部バスの使用権を要求するバス使用権要求信号を上記バスアービタに送信することにより、上記他の回路モジュールの内部におけるデータ転送を停止させるように制御することを特徴とする請求項1記載の半導体集積回路。上記半導体集積回路は内部バス及びクロック発生器を備え、上記複数の回路モジュール及び上記クロック発生器は上記内部バスに接続され、上記電源制御回路は、上記1つの回路モジュールに対する電力供給のオン/オフを切り換えるとき、上記クロック発生器の動作を停止させることにより、上記他の回路モジュールの内部におけるデータ転送を停止させるように制御することを特徴とする請求項1記載の半導体集積回路。複数の回路モジュールと電源制御回路とを含む、電源制御機能を有する半導体集積回路において、上記電源制御回路は、上記複数の回路モジュールのうちの少なくとも1つに対する電力供給をオン/オフ制御し、上記半導体集積回路は内部バス及びクロック発生器を備え、上記複数の回路モジュール及び上記クロック発生器は上記内部バスに接続され、上記電源制御回路は、上記オン/オフ制御される少なくとも1つの回路モジュールのうちの1つの回路モジュールに対する電力供給のオン/オフを切り換えるとき、上記クロック発生器のクロック周波数を低下させることにより、他の回路モジュールの内部における電流消費量を減少させるように制御することを特徴とする半導体集積回路。上記半導体集積回路は、上記半導体集積回路の外部回路に接続されたインターフェース回路を備え、上記電源制御回路は、上記1つの回路モジュールに対する電力供給のオン/オフを切り換えるとき、上記インターフェース回路に、上記外部回路の動作を停止させるように制御することを特徴とする請求項1~8のうちのいずれか1つに半導体集積回路。図6の半導体集積回路101は、以上説明したように、電源ドメイン毎に電力供給のオン/オフを切り換える。いったんオフにされた電源ドメインをオンにする際、その電源ドメイン内の回路モジュールの配線に存在する寄生容量や、接続される素子の入力容量に電荷を蓄える必要があるので、電源投入時にインラッシュ電流が流れる。新たにオンにされる電源ドメインの回路モジュールと、すでにオンにされている電源ドメインの回路モジュールすなわち、常時オンの電源ドメイン110の回路モジュール、及びオン/オフ制御される電源ドメインのうちのすでにオンにされている電源ドメインの回路モジュールとは、半導体集積回路101の電源バスを介して相互に接続されている。従って、インラッシュ電流が発生した結果、すでにオンにされている電源ドメインの回路モジュールにおいて電圧降下を引き起こしてしまい、その回路モジュールの電源電圧が変動する。各回路モジュールを構成するトランジスタは、ある電圧範囲において遷移時間や遅延時間といったスイッチング特性が規定されているので、電源電圧がその範囲を超えた場合、設計で想定したセットアップ及びホールドの規定値から逸脱するおそれがある。その結果、フリップフロップ間でデータの取りこぼしが発生し、論理的動作に影響を与える可能性があるということが知られている。同様の問題は、いったんオンにされた電源ドメインをオフにする際にも生じる。今までも、回路モジュール毎に電力供給のオン/オフを切り換える電源制御機能を有する半導体集積回路においてインラッシュ電流を抑える技術は存在していた。そのような技術の例として、特許文献1~3の発明がある。特許文献1は、同期クロックの観点より急激な電流変化を抑える半導体装置を開示している。この半導体装置は、クロックパルス発生回路と前記クロックパルス発生回路から出力されるクロック信号を入力して動作される回路モジュールとを有し、前記クロックパルス発生回路は、パワーオンリセット期間又はスタンバイ状態から復帰するときに段階的に前記クロック信号の周波数を低周波から高周波に変更する。これにより、パワーオンリセット期間又はスタンバイ状態から復帰するときに電源電流が急激に増大するのを抑止する。特許文献1には、急激な電流変化を抑える目的で、スタンバイ状態から復帰するとき、段階的にクロック信号の周波数を低周波から高周波にすることで電流を制御することが開示されている。特許文献2は、電源ノイズのピークを抑えつつ制御時間を短縮する半導体集積回路を開示している。この半導体集積回路は、第1電圧線と、第2電圧線と、複数の回路セルと、第1および第2電圧線間に並列接続され、導通時抵抗が異なるスイッチトランジスタを含む複数のスイッチトランジスタと、各スイッチトランジスタは、当該スイッチトランジスタより導通時抵抗が高いスイッチトランジスタが全て導通した後に導通させるという規則を守りながら、複数のスイッチトランジスタを複数回に分けて、非導通状態から導通状態へと導通制御するスイッチ導通制御部と、を有する。特許文献2には、急激なインラッシュ電流を抑える目的で、スタンバイ状態から復帰するとき、段階的に異なる抵抗値のトランジスタの電源を投入していくことで電流を制御することが開示されている。特許文献3は、レイアウト工程における負担を軽減するとともに、IR-DROPの観測およびIR-DROP量の算出ができる半導体集積回路を開示している。この半導体集積回路において、電源VCC1が供給される機能ブロック部と、機能ブロック部とは独立した電源VCC2が供給されるとともに互いに異なるクロック信号が入力される2つのフリップフロップから構成される測定部と、第1のフリップフロップの出力と第2のフリップフロップの入力の間に接続され、機能ブロック部のIR-DROPを測定したい位置に配置されたバッファとを有する。そして、バッファの遅延値を、機能ブロック部が動作状態時と非動作状態時に電源VCC1を変化させて測定し、動作状態時の電源VCC1の設定値と動作状態時の遅延時間に最も近い非動作状態時の遅延時間に対応する電源VCC1の設定値との差がIR-DROP量となる。これらの従来技術のうち、例えば特許文献2の発明を用いる場合を想定すると、特許文献2の半導体集積回路は、新たにオンにされる電源ドメインの回路モジュールの周りを囲むように抵抗値の異なる複数のパワースイッチを配置して、段階的に大きい抵抗のパワースイッチから小さい抵抗のパワースイッチをオンにしていくことで、インラッシュ電流の発生する期間を延ばし、電圧変動を小さくすることを目指した技術である。しかし、どのような特性のパワースイッチをどのように配置するのかを事前に検討する必要があったり、複数の抵抗値を持つパワースイッチを配置するためのリソースや、その抵抗値を制御するための回路のリソースが追加で必要になったりするという問題点があった。さらに、インラッシュ電流による電圧変動を抑制しても、0になるわけではないので、電圧変動による誤動作が生じる可能性を完全に除去できるものではない。また、インラッシュ電流を抑えるために、半導体集積回路全体の動作を停止することも考えられる。しかしながら、このような機能を設けた場合には、電力供給をオフにする際に全サイクルのデータを保持するセレクタを、すべてのフリップフロップのデータパスに設けることが必要となり、回路規模の増加を無視することができない。本発明の目的は、以上の問題点を解決し、回路モジュール毎に電力供給のオン/オフを切り換える電源制御機能を有する半導体集積回路であって、回路規模及び配線規模の増加を極力抑えながら、ある回路モジュールへの電力供給のオン/オフを切り換える際に発生するインラッシュ電流による影響を根本的に除去することができる半導体集積回路を提供することにある。本発明の態様に係る半導体集積回路によれば、複数の回路モジュールと電源制御回路とを含む、電源制御機能を有する半導体集積回路において、上記電源制御回路は、上記複数の回路モジュールのうちの少なくとも1つに対する電力供給をオン/オフ制御し、上記オン/オフ制御される少なくとも1つの回路モジュールのうちの1つの回路モジュールに対する電力供給のオン/オフを切り換えるとき、他の回路モジュールに、当該他の回路モジュールの内部におけるデータ転送を停止させるように制御することを特徴とする。上記半導体集積回路において、上記電源制御回路は、上記1つの回路モジュールに対する電力供給のオン/オフを切り換えるとき、上記他の回路モジュールに、当該他の回路モジュールの内部におけるデータ転送を停止させるデータ転送停止要求信号を送信することを特徴とする。上記半導体集積回路において、上記複数の回路モジュールのそれぞれは、上記データ転送停止要求信号を受信して当該回路モジュールの内部におけるデータ転送を停止した後で、データ転送の停止が完了したことを通知するデータ転送停止完了信号を上記電源制御回路に送信し、上記電源制御回路は、上記データ転送停止要求信号を送信したすべての回路モジュールから上記データ転送停止完了信号を受信した後で、上記1つの回路モジュールに対する電力供給のオン/オフを切り換えることを特徴とする。上記半導体集積回路において、上記オン/オフ制御される少なくとも1つの回路モジュールのそれぞれは、当該回路モジュールに対する電力供給をオフからオンに切り換えるとき、電力供給をオフからオンに切り換えた後で当該回路モジュールの内部電位が電源電位と一致したことを通知する電位遷移完了信号を上記電源制御回路に送信し、上記電源制御回路は、上記電位遷移完了信号を受信した後で、上記データ転送停止要求信号の送信を停止することを特徴とする。上記半導体集積回路は内部バスを備え、上記複数の回路モジュール及び上記電源制御回路は上記内部バスに接続され、上記電源制御回路は、上記1つの回路モジュールに対する電力供給のオン/オフを切り換えるとき、上記内部バス上の転送を停止させることにより、上記他の回路モジュールの内部におけるデータ転送を停止させるように制御することを特徴とする。上記半導体集積回路は、内部バスと、上記内部バスを優先的に使用する回路モジュールを選択するバスアービタとを備え、上記複数の回路モジュールは上記内部バスに接続され、上記電源制御回路は、上記1つの回路モジュールに対する電力供給のオン/オフを切り換えるとき、上記内部バスの使用権を要求するバス使用権要求信号を上記バスアービタに送信することにより、上記他の回路モジュールの内部におけるデータ転送を停止させるように制御することを特徴とする。上記半導体集積回路は内部バス及びクロック発生器を備え、上記複数の回路モジュール及び上記クロック発生器は上記内部バスに接続され、上記電源制御回路は、上記1つの回路モジュールに対する電力供給のオン/オフを切り換えるとき、上記クロック発生器の動作を停止させることにより、上記他の回路モジュールの内部におけるデータ転送を停止させるように制御することを特徴とする。複数の回路モジュールと電源制御回路とを含む、電源制御機能を有する半導体集積回路において、上記電源制御回路は、上記複数の回路モジュールのうちの少なくとも1つに対する電力供給をオン/オフ制御し、上記半導体集積回路は内部バス及びクロック発生器を備え、上記複数の回路モジュール及び上記クロック発生器は上記内部バスに接続され、上記電源制御回路は、上記オン/オフ制御される少なくとも1つの回路モジュールのうちの1つの回路モジュールに対する電力供給のオン/オフを切り換えるとき、上記クロック発生器のクロック周波数を低下させることにより、他の回路モジュールの内部における電流消費量を減少させるように制御することを特徴とする。上記半導体集積回路は、上記半導体集積回路の外部回路に接続されたインターフェース回路を備え、上記電源制御回路は、上記1つの回路モジュールに対する電力供給のオン/オフを切り換えるとき、上記インターフェース回路に、上記外部回路の動作を停止させるように制御することを特徴とする。本発明によれば、回路モジュール毎に電力供給のオン/オフを切り換える電源制御機能を有する半導体集積回路であって、回路規模及び配線規模の増加を極力抑えながら、ある回路モジュールへの電力供給のオン/オフを切り換える際に発生するインラッシュ電流による影響を根本的に除去することができる半導体集積回路を提供することができる。本発明によれば、半導体集積回路において、より簡単に電源遮断技術を導入し、その制御を可能とすることができる。以下、図面を参照し、本発明の各実施形態について説明する。各図面にわたって、同じ参照符号は同様の構成要素を示す。第1の実施形態.図1は、本発明の第1の実施形態に係る電源制御機能を有する半導体集積回路1の構成を示すブロック図である。半導体集積回路1は、外部電源VDDに接続されるとともに、電源制御回路3と、複数の回路モジュール11,12,21,22とを含み、回路モジュール11,12,21,22は内部バス2を介して互いに接続される。これらの回路モジュールのうちの少なくとも1つへの電力供給が電源制御回路3の制御下でオン/オフ制御される。図1に示す例では、回路モジュール11,12への電力供給は常時オンであり、回路モジュール21への電力供給はスイッチSW1によってオン/オフ制御され、回路モジュール22への電力供給はスイッチSW2によってオン/オフ制御される。スイッチSW1,SW2のそれぞれのオン/オフは、電源制御回路3から送られるイネーブル信号に応じて切り換えられる。スイッチSW1,SW2のそれぞれは、図6のスイッチSWa,SWbと同様に、パワースイッチセルと呼ばれる、駆動力の小さなトランジスタの集合体である。内部バス2は、回路モジュール11,12,21,22が、アドレス、データ、イネーブルなどの制御信号を共通でもち、ある時間において、ひとつの回路モジュールが内部バス2を優先的に使用することで、目的の機能を得るものである。また、回路モジュール毎に、他の回路モジュールからの要求に対して、待ち時間を要求する機能を持つ。内部バス2は、一般的に知られたAMBAAdvancedMicrocontrollerBusArchitectureやOCPOpenCoreProtocolなどの規格に準拠していてもよい。電源制御回路3は、電力供給のオン/オフが切り換えられる回路モジュールのうちの1つ回路モジュール21,22のいずれかにおいて電力供給のオン/オフを切り換えるとき、他の回路モジュールに、当該他の回路モジュールの内部におけるデータ転送を停止させるデータ転送停止要求信号を送信する。半導体集積回路1は、電源制御回路3と各回路モジュール11,12,21,22との間の信号線を用いてデータ転送停止要求信号を送信する。回路モジュール11,12,21,22のそれぞれは、データ転送停止要求信号が入力されたとき、回路モジュールの内部におけるデータ転送例えば、回路モジュール内のフリップフロップ等の素子間におけるデータ転送を停止し、必要であればさらにデータを一時退避する。データ転送を停止する方法の詳細は、特定の実施例に限定されるものではなく、当業者に知られた任意の方法を採用可能である。説明の簡略化のため、以降は、スイッチSW1をオフからオンに切り換える場合に基づいて説明するが、スイッチSW1をオンからオフに切り換える場合、又は他のスイッチSW2等のオン/オフを切り換える場合においても、同じ制御手順を適用することができる。本実施形態の半導体集積回路1は、例えば以下のように動作する。初期状態で、スイッチSW1がオフであり、SW2がオンである場合を想定する。電源制御回路3は、半導体集積回路1内から、あるいは半導体集積回路1の外部から要求された動作モードの変更に応じて、回路モジュール21に接続されたスイッチSW1をイネーブルにする。スイッチSW1をイネーブルにするのとほぼ同時に、データ転送停止要求信号を回路モジュール11,12,22に送信する。回路モジュール11,12,22は、データ転送停止要求信号を受信すると、速やかに内部のフリップフロップ間のデータ転送を停止する。SW1がオンになると、回路モジュール21は外部電源VDDと導通し、回路モジュール21内の電源配線に電荷がチャージされ、回路モジュール21の内部電位は外部電源VDDの電位と同じになるまで漸次的に遷移する。回路モジュール21の内部電位が外部電源VDDの電位と同じになる十分な時間を待機した後に、電源制御回路3は、回路モジュール11,12,22へ送信していたデータ転送停止要求信号を解除する。回路モジュール11,12,22は、データ転送停止要求信号が解除された後、その通常動作を再開する。本実施形態の半導体集積回路1の基本動作は、以上の通りである。上述のように回路モジュール21への電力供給をオフからオンに切り換える場合、電力供給のオン/オフが切り換えられる他の回路モジュール22が予めオフであるならば、回路モジュール22にはデータ転送停止要求信号を送信する必要はない。また、電力供給が常時オンである回路モジュール11,12が存在せず、すべての回路モジュールへの電力供給のオン/オフが切り換えられる場合、予めオンである回路モジュールが存在しないのであれば、データ転送停止要求信号を送信する必要はない。さらに、本実施形態の変形例について説明する。各回路モジュール11,12,21,22は、データ転送停止要求信号を受信して内部のデータ転送を停止した後で、データ転送の停止が完了したことを通知するデータ転送停止完了信号を電源制御回路3に送信してもよい。半導体集積回路1は、各回路モジュール11,12,21,22と電源制御回路3との間の信号線を用いてデータ転送停止完了信号を送信する。本実施形態の半導体集積回路1では、各回路モジュール11,12,21,22がデータ転送停止要求信号を受信した後、その内部のデータ転送を速やかに停止できることを前提としているが、構成によっては停止まである程度の時間が必要となる場合がある。この場合には、電力供給のオン/オフが切り換えられる回路モジュールのうちの1つにおいて電力供給のオン/オフを切り換えるときに発生するインラッシュ電流の影響を回避することができない。この課題に対処するため、前述の例でデータ転送停止要求信号を受信した回路モジュール11,12,22は、内部のデータ転送を停止した後で、データ転送の停止が完了したことを通知するデータ転送停止完了信号を電源制御回路3に送信し、電源制御回路3は、データ転送停止要求信号を送信したすべての回路モジュール11,12,22からデータ転送停止完了信号を受信した後に、回路モジュール21に接続されたスイッチSW1をオンにしてもよい。また、電力供給のオン/オフが切り換えられる回路モジュール21,22のそれぞれは、電力供給をオフからオンに切り換えるとき、電力供給をオフからオンに切り換えた後で当該回路モジュールの内部電位が外部電源VDDの電位と一致したか否かを判定する回路を備え、電位が一致したことを通知する電位遷移完了信号を電源制御回路3に送信してもよい。半導体集積回路1は、各回路モジュール21,22と電源制御回路3との間の信号線を用いて電位遷移完了信号を送信する。電源制御回路3は、電位遷移完了信号を受信した後で、データ転送停止要求信号の送信を停止する。前述の基本動作の説明では、回路モジュール21の内部電位が外部電源VDDの電位と等しくなったか否かを判定せず、十分な時間を待機した後、回路モジュール11,12,22へ送信していたデータ転送停止要求信号を解除していたが、回路モジュール11,12,22のデータ処理に高い性能が要求される場合には、この待機時間が処理性能低下の原因となるという課題がある。この課題に対処するため、回路モジュールの内部電位が外部電源VDDの電位と一致したか否かを判定することで待機時間を短縮でき、回路モジュール11,12,22の処理性能低下を抑制することができる。第2の実施形態.図2は、本発明の第2の実施形態に係る電源制御機能を有する半導体集積回路1Aの構成を示すブロック図である。本実施形態の半導体集積回路1Aでは、回路モジュール1のバス構成において、電源制御回路3Aが、回路モジュール11,12,21,22と同様に内部バス2に接続され、内部バス2を介して回路モジュール11,12,21,22の動作回路モジュール21,22への電力供給のオン/オフの切り換え、及び、各回路モジュール11,12,21,22の内部におけるデータ転送の停止を制御することを特徴とする。スイッチSW1,SW2のそれぞれのオン/オフは、第1の実施形態の電源制御回路3と同様に、電源制御回路3Aから送られるイネーブル信号に応じて切り換えられる。第1の実施形態では、回路モジュール21への電力供給のオン/オフを切り換えるとき、電源制御回路3から回路モジュール11,12,22にデータ転送停止要求信号を送信していたが、第2の実施形態ではこれに代えて、電源制御回路3Aは、内部バス2に接続された回路モジュールの1つとして内部バス2上の転送を停止させる。具体的には、電源制御回路3Aがマスタとなり、データ転送要求コマンドを発行する。ただし、電源制御回路3Aは、データ転送要求コマンドを発行するだけで実際には回路モジュール間のデータ転送を行うことはない。あるいは、データ転送要求コマンドに代えて、電源制御回路3Aは、一般的にバス構成において優先的に扱われる、エラーや割り込み信号を出力する。これにより、内部バス2に接続された電源制御回路3A以外の回路モジュール11,12,21,22の動作例えば、回路モジュール内のフリップフロップ等の素子間におけるデータ転送を停止させることができる。回路モジュール11,12,21,22の動作が停止した状態で、電源制御回路3Aは、電力供給のオン/オフが切り換えられる回路モジュールのうちの1つ回路モジュール21,22のいずれかにおいて電力供給のオン/オフを切り換える。その他の構成及び制御手順については、第1の実施形態と同じである。第3の実施形態.図3は、本発明の第3の実施形態に係る電源制御機能を有する半導体集積回路1Bの構成を示すブロック図である。本実施形態の半導体集積回路1Bは、内部バス2に接続されたバスアービタ31を備えたことを特徴とする。スイッチSW1,SW2のそれぞれのオン/オフは、第1の実施形態の電源制御回路3と同様に、電源制御回路3Bから送られるイネーブル信号に応じて切り換えられる。バスアービタ31は、バス構成において、内部バス2を優先的に使用する回路モジュールを選択する回路モジュールである。一般に、バスアービタ31は優先順位を設定することが可能である。第1の実施形態では、回路モジュール21への電力供給のオン/オフを切り換えるとき、電源制御回路3から回路モジュール11,12,22にデータ転送停止要求信号を送信していたが、第3の実施形態ではこれに代えて、電源制御回路3Bは、内部バス2の使用権を要求するバス使用権要求信号をバスアービタ31に送信する。バスアービタ31は、電源制御回路3Bからのバス使用権要求信号の優先順位を、他の回路モジュール11,21,22からの要求信号の優先順位よりも予め高く設定している。バスアービタ31は、電源制御回路3Bからバス使用権要求信号を受信すると、他の回路モジュールに与えていた内部バス2の使用権を電源制御回路3Bにわたす。ただし、電源制御回路3Bは、実際には回路モジュール間のデータ転送を行うことはない。これにより、回路モジュール11,21,22の動作例えば、回路モジュール内のフリップフロップ等の素子間におけるデータ転送を停止させることができる。回路モジュール11,21,22の動作が停止した状態で、電源制御回路3Bは、電力供給のオン/オフが切り換えられる回路モジュールのうちの1つ回路モジュール21,22のいずれかにおいて電力供給のオン/オフを切り換える。その他の構成及び制御手順については、第1の実施形態と同じである。第4の実施形態.図4は、本発明の第4の実施形態に係る電源制御機能を有する半導体集積回路1Cの構成を示すブロック図である。本実施形態の半導体集積回路1Cは、内部バス2に接続されたクロック発生器41を備えたことを特徴とする。スイッチSW1,SW2のそれぞれのオン/オフは、第1の実施形態の電源制御回路3と同様に、電源制御回路3Cから送られるイネーブル信号に応じて切り換えられる。一般に、半導体集積回路内には、クロック発生器と呼ばれる回路モジュールが存在する。クロック発生器は、半導体集積回路内の他の回路モジュールの内部におけるフリップフロップのクロックを制御し、さらに、クロック周波数の変更や、クロックの停止などを行う。第1の実施形態では、回路モジュール21への電力供給のオン/オフを切り換えるとき、電源制御回路3から回路モジュール11,12,22にデータ転送停止要求信号を送信していたが、第4の実施形態ではこれに代えて、電源制御回路3Cは、クロック発生器41に、クロック周波数の低下又はクロックの停止を要求する信号を送信する。クロック発生器41は電源制御回路3Cからの信号を受信すると、クロック周波数を低下させるか、あるいはクロックを停止する。クロックが停止すると、当然ながら、回路モジュール11,21,22の動作例えば、回路モジュール内のフリップフロップ等の素子間におけるデータ転送は停止する。クロック周波数を下げると、各回路モジュール11,21,22の消費電流が小さくなり、各回路モジュール11,21,22における電圧降下を抑制することができる。回路モジュール21への電力供給のオン/オフを切り換える際に発生するインラッシュ電流による電圧降下は、これに加算されるものであるから、あらかじめ回路モジュール21における電圧降下を抑えることで、動作不具合の可能性を下げることができる。回路モジュール11,21,22の動作が停止した状態、又は回路モジュール11,21,22の消費電流が小さくなった状態で、電源制御回路3Bは、回路モジュール21において電力供給のオン/オフを切り換える。その他の構成及び制御手順については、第1の実施形態と同じである。第5の実施形態.図5は、本発明の第5の実施形態に係る電源制御機能を有する半導体集積回路1Dの構成を示すブロック図である。本実施形態の半導体集積回路1Dは、第1~第4の実施形態の構成に加えて、半導体集積回路1の外部回路52に接続されたインターフェース回路51図5では、第1の実施形態の回路モジュール11に置き換えたものとして示すを備えたことを特徴とする。スイッチSW1,SW2のそれぞれのオン/オフは、第1の実施形態の電源制御回路3と同様に、電源制御回路3Dから送られるイネーブル信号に応じて切り換えられる。電源制御回路3Dは、第1の実施形態と同様にデータ転送停止要求信号をインターフェース回路51に送信し、データ転送停止要求信号を受信したインターフェース回路51は、外部回路52の動作を停止させる。本実施形態の半導体集積回路1Dによれば、半導体集積回路1Dの回路モジュールにおける論理動作の不具合を避けるだけではなく、半導体集積回路1Dと通信する外部回路52に関しても同様の効果を得ることができる。その他の構成及び制御手順については、第1の実施形態と同じである。以上説明した各実施形態では、スイッチSW1,SW2のそれぞれに単一の回路モジュールを接続していたが、図6のように、複数の回路モジュールをそれぞれ含む少なくとも1つの電源ドメインを構成してもよい。"