電荷転送を制御する第1の転送制御信号に応答して第1の昇圧ノードに蓄積された電荷を第1の出力ノードに転送する第1の転送回路、第1の出力ノードの電圧を検出する第1の検出回路、第1の検出回路の第1の検出信号に応答して第1の昇圧ノードに電荷をプリチャージする第1のプリチャージ回路とを含む出力回路と、電荷転送を制御する第2の転送制御信号に応答して第2の出力ノードに電荷を転送する第2の転送回路、第1の昇圧ノードに接続され、かつ第2の出力ノードに転送された電荷に基づき第1の昇圧ノードの電位を昇圧させる第1の容量素子を含む第1のポンプ回路と、出力回路および第1のポンプ回路に接続され、第1の出力ノードの電位に基づき第2の転送制御信号を制御する制御回路と、を有する昇圧回路。電荷転送を制御する第1の転送制御信号に応答して第1の昇圧ノードに蓄積された電荷を第1の出力ノードに転送する第1の転送回路、第1の出力ノードの電圧を検出する第1の検出回路、第1の検出回路の第1の検出信号に応答して第1の昇圧ノードに電荷をプリチャージする第1のプリチャージ回路とを含む出力回路と、電荷転送を制御する第2の転送制御信号に応答して第2の出力ノードに電荷を転送する第2の転送回路、第1の昇圧ノードに接続され、かつ第2の出力ノードに転送された電荷に基づき第1の昇圧ノードの電位を昇圧させる第1の容量素子を含む第1のポンプ回路とを有し、第2の転送制御信号は、第1の検出信号に接続される、昇圧回路。第1のポンプ回路はさらに、第2の出力ノードの電圧を検出する第2の検出回路と、第2の検出回路の第2の検出信号に応答して第2の昇圧ノードに電荷をプリチャージする第2のプリチャージ回路とを含む、請求項1または2に記載の昇圧回路。昇圧回路はさらに、電荷転送を制御する第3の転送制御信号に応答して第3の出力ノードに電荷を転送する第3の転送回路、第2の昇圧ノードに接続され、かつ第3の出力ノードに転送された電荷に基づき第2の昇圧ノードの電位を昇圧させる第2の容量素子を含む第2のポンプ回路を含み、前記制御回路は、第2の出力ノードの電位に基づき第3の転送制御信号を制御する、請求項1ないし3いずれか1つに記載の昇圧回路。第1の出力ノードがしきい値以上に到達したとき、第1のプリチャージ回路は、第1の昇圧ノードへの電荷のプリチャージを停止し、かつ第2の転送回路は、第2の昇圧ノードに蓄積された電荷を第2の出力ノードに転送し、第1の昇圧ノードの電位を昇圧する、請求項1ないし4いずれか1つに記載の昇圧回路。第2の出力ノードがしきい値以上に到達したとき、第2のプリチャージ回路は、第2の昇圧ノードへの電荷のプリチャージを停止し、かつ第3の転送回路は、第3の出力ノードに電荷を転送し、第2の昇圧ノードの電位を昇圧する、請求項1ないし5いずれか1つに記載の昇圧回路。第1のポンプ回路は直列に複数接続される、請求項1ないし6いずれか1つに記載の昇圧回路。図2は、ポンプ回路を直列に接続した従来の昇圧回路の構成を示す図である。この昇圧回路は、外部から供給される電源電圧Vddを昇圧し、その出力から電源電圧Vddの3倍の昇圧電圧を出力するように構成されている。出力端子OUTを含む出力回路において、プリチャージ期間、クロック信号CLKがLレベルであり、この間、P型のプリチャージトランジスタPre1を介して昇圧ノードboost1がVddにプリチャージされる。その後、クロック信号CLKがHレベルに変化し、転送制御信号KickbがLレベルになり、昇圧ノードBoost1に蓄積された電荷がP型の転送トランジスタTP1を介して出力ノードKickに転送される。転送開始時からインバータIN2、IN3による遅延時間後にプリチャージトランジスタPre1がオフする。昇圧ノードboost1には、容量素子C1を含む中間のポンプ回路が接続されている。ポンプ回路は、出力回路と同様の構成を有するが、この中間のポンプ回路には、クロック信号CLKをインバータIN4、IN5、IN6により遅延されたクロック信号が供給される。出力回路と同様に、昇圧ノードboost2にプリチャージされた電荷は、転送トランジスタTP2を介して出力ノードKick1に転送され、これにより、容量結合された昇圧ノードboost1が昇圧されるようになっている。さらに、中間のポンプ回路には、容量素子C2を含む初段のポンプ回路が接続される。初段のポンプ回路は、電源Vddを出力ノードKick2に転送する転送トランジスタTP3を含み、転送トランジスタTP3、TN3には、クロックCLKをインバータIN4、IN5、IN9、IN10、IN11により遅延したクロック信号が供給される。出力ノードKick2がVddに昇圧されると、これに容量結合された昇圧ノードboost2が2Vddに昇圧され、最終的に、出力回路の出力ノードkickには、3Vddの昇圧された電圧が生成される。このような昇圧回路は、クロック信号CLKに同期した昇圧電圧を生成することができるという利点を備えるが、昇圧回路を高速動作させるためにクロック信号CLKの周波数を高くすると、昇圧ノードboost1、boost2がVddレベルに十分にプリチャージされる前に、昇圧ノードboost1、boost2の電荷が出力ノードKick、Kick1に転送されてしまい、その結果、出力OUTに3Vddの昇圧電圧<3Vddを得ることができない、という課題がある。本発明の目的は、上記従来の課題を解決し、確実に昇圧された電圧を生成することができる昇圧回路を提供することを目的とする。さらに本発明の目的は、昇圧された出力ノードを監視することで比較的簡単な構成で安定した昇圧電圧を生成する昇圧回路を提供することを目的とする。本発明に係る昇圧回路は、電荷転送を制御する第1の転送制御信号に応答して第1の昇圧ノードに蓄積された電荷を第1の出力ノードに転送する第1の転送回路、第1の出力ノードの電圧を検出する第1の検出回路、第1の検出回路の第1の検出信号に応答して第1の昇圧ノードに電荷をプリチャージする第1のプリチャージ回路とを含む出力回路と、電荷転送を制御する第2の転送制御信号に応答して第2の出力ノードに電荷を転送する第2の転送回路、第1の昇圧ノードに接続され、かつ第2の出力ノードに転送された電荷に基づき第1の昇圧ノードの電位を昇圧させる第1の容量素子を含む第1のポンプ回路と、出力回路および第1のポンプ回路に接続され、第1の出力ノードの電位に基づき第2の転送制御信号を制御する制御回路とを有する。本発明に係る他の昇圧回路は、電荷転送を制御する第1の転送制御信号に応答して第1の昇圧ノードに蓄積された電荷を第1の出力ノードに転送する第1の転送回路、第1の出力ノードの電圧を検出する第1の検出回路、第1の検出回路の第1の検出信号に応答して第1の昇圧ノードに電荷をプリチャージする第1のプリチャージ回路とを含む出力回路と、電荷転送を制御する第2の転送制御信号に応答して第2の出力ノードに電荷を転送する第2の転送回路、第1の昇圧ノードに接続され、かつ第2の出力ノードに転送された電荷に基づき第1の昇圧ノードの電位を昇圧させる第1の容量素子を含む第1のポンプ回路とを有し、第2の転送制御信号は、第1の検出信号に接続される。好ましくは第1のポンプ回路はさらに、第2の出力ノードの電圧を検出する第2の検出回路と、第2の検出回路の第2の検出信号に応答して第2の昇圧ノードに電荷をプリチャージする第2のプリチャージ回路とを含む。好ましくは昇圧回路はさらに、電荷転送を制御する第3の転送制御信号に応答して第3の出力ノードに電荷を転送する第3の転送回路、第2の昇圧ノードに接続され、かつ第3の出力ノードに転送された電荷に基づき第2の昇圧ノードの電位を昇圧させる第2の容量素子を含む第2のポンプ回路を含み、前記制御回路は、第2の出力ノードの電位に基づき第3の転送制御信号を制御する。好ましくは第1の出力ノードがしきい値以上に到達したとき、第1のプリチャージ回路は、第1の昇圧ノードへの電荷のプリチャージを停止し、かつ第2の転送回路は、第2の昇圧ノードに蓄積された電荷を第2の出力ノードに転送し、第1の昇圧ノードの電位を昇圧する。好ましくは第2の出力ノードがしきい値以上に到達したとき、第2のプリチャージ回路は、第2の昇圧ノードへの電荷のプリチャージを停止し、かつ第3の転送回路は、第3の出力ノードに電荷を転送し、第2の昇圧ノードの電位を昇圧する。第1のポンプ回路は直列に複数接続されるようにしてもよい。本発明によれば、出力ノードの電圧に基づき昇圧ノードへのプリチャージを制御するようにしたので、昇圧ノードまたは出力ノードの電位が不十分な状態で容量素子による昇圧動作が行われることが防止され、これにより、期待した昇圧電圧を確実に得ることが可能になる。次に、本発明の実施の形態について図面を参照して詳細に説明する。本実施の形態では、好ましい態様として、外部から供給される電源電圧Vddを約3倍の昇圧された電圧3Vddに昇圧する例を示すが、これは一例であり、本発明は、これに限定されるものではない。図3は、本発明の実施例に係る昇圧回路の構成を示す図である。本実施例に係る昇圧回路100は、出力回路110、第1のポンプ回路120、第2のポンプ回路130および昇圧制御回路140を含んで構成される。なお、図2で示した従来のものと同一構成については同一参照番号を付してある。出力回路110は、昇圧ノードboost1をプリチャージするプリチャージ回路と、昇圧ノードboost1にプリチャージされた電荷を出力ノードKickOUTに転送する転送回路と、出力ノードKickの電圧を検出する検出回路とを含んで構成される。プリチャージ回路は、電源電圧Vddに接続されたP型のプリチャージトランジスタPre1と、プリチャージトランジスタPre1のゲートに接続されたN型およびP型のトランジスタTN1、TP1とを有し、トランジスタTN1、TP1のゲートには、検出回路の検出信号DT1が共通に接続されている。転送回路は、P型のトランジスタTP2およびN型のトランジスタTN2からなるCMOSインバータを含み、入力には、昇圧制御回路140からの転送制御信号Kickbが接続される。転送回路の出力ノードKickは、出力OUTを提供するとともに、昇圧制御回路140および検出回路に接続される。検出回路は、P型のトランジスタTP3およびN型のトランジスタTN3からなるCMOSインバータを含み、その入力には出力ノードKickが接続され、出力ノードKickに応じた検出信号DT1をプリチャージ回路へ提供する。出力回路110には、第1のポンプ回路120が直列に接続される。第1のポンプ回路120は、出力回路110と同様に、プリチャージ回路Pre2、TN4、TP4、転送回路TP5、TN5、検出回路TP6、TN6を含み、さらに、出力回路110の昇圧ノードboost1に容量結合された容量素子C1を含んで構成される。第1のポンプ回路120の転送回路の出力ノードKick1は、容量素子C1、検出回路および昇圧制御回路140に接続されている。また、第1のポンプ回路120の転送制御信号kickb1は、後述するように、出力ノードKickの状態に応じたHまたはLレベルを有する。第2のポンプ回路130は、最初の段を構成するポンプ回路であり、第2のポンプ回路130は、第1のポンプ回路120と異なりプリチャージ回路を有していない。つまり、第2のポンプ回路130は、電源Vddの電荷を出力ノードKick2に転送する転送回路TP7、TN7と、第1のポンプ回路120の昇圧ノードboost2に容量結合された容量素子C2を含んで構成され、出力ノードKick2は、容量素子C2および昇圧制御回路140に接続される。また、第2のポンプ回路130の転送制御信号kickb2は、出力ノードKick1の状態に応じたHまたはLレベルを有する。本実施例の昇圧回路100は、外部から供給される電源電圧Vddを約3倍3Vddに昇圧するため、図3に示す回路構成を有するが、この回路構成は、後述するように、昇圧する電圧の大きさに応じて変更される。例えば、より多数のポンプ回路を用いてより大きな昇圧電圧を生成する場合には、複数の第1のポンプ回路120を直列接続することができる。例えば、4Vddの昇圧電圧を生成する場合には、第1のポンプ回路120を2つ直列に接続し、5Vddの昇圧電圧を生成する場合には、第1のポンプ回路120を3つ直列に接続するようにしてもよい。昇圧制御回路140は、出力回路110、第1のポンプ回路120および第2のポンプ回路130に接続され、出力ノードKickの電圧に基づき転送回路をイネーブルする転送制御信号Kickb1を生成し、出力ノードKick1の電圧に基づき転送回路をイネーブルする転送制御信号Kickb2を生成し、出力ノードKick2の電圧に基づき転送回路をディスエーブルする転送制御信号Kickb、Kickb1、Kickb2を生成する。図4は、昇圧制御回路140の構成例を示す図である。昇圧制御回路140は、出力ノードKick、Kick1、Kick2に基づきクロック信号CLKまたはイネーブル信号Enable信号以下、クロック信号CLKと称することにするを生成するクロック生成部142と、クロック信号CLKに基づき転送制御信号Kickb、Kickb1、Kickb2を生成する転送制御信号生成部144とを有する。クロック生成部142および転送制御信号生成部144には、電源電圧Vddが供給される。転送制御信号生成部144は、クロック信号CLKに接続されたインバータIN20、ナンドゲートNAND1、NAND2とを有する。インバータIN20は、クロック信号を一定時間だけ遅延しその反転信号である転送制御信号Kickbを生成する。インバータIN20は、1つ若しくは複数のインバータを直列接続するものであってもよい。ナンドゲートNAND1は、クロック信号CLKと出力ノードKickとを入力し、その出力から転送制御信号Kickb1を生成する。ナンドゲートNAND2は、クロック信号CLKと出力ノードKick1とを入力し、その出力から転送制御信号Kick2を生成する。また、クロック生成部142は、出力ノードKick2がVddレベルであるとき、Hレベルのクロック信号CLKを生成する。次に、本実施例の昇圧回路の動作について説明する。図5は、昇圧回路の動作フローを示す図、図6は、昇圧回路のノードまたは信号の状態を示すテーブル、図7および図8は、昇圧回路のノードまたは信号の波形図である。図6に示すように、昇圧回路は、フェーズオフ、フェーズ1、フェーズ2、およびフェーズ3の4つのフェーズを1サイクルとして動作される。昇圧動作が開始されるとき、すなわちフェーズオフのとき、昇圧回路の入力である、転送制御信号Kickb、Kickb1、Kickb2は、Hレベルである。すなわち、クロック生成部142は、Lレベルのクロック信号CLKを出力する。従って、出力ノードKick、Kick1、Kick2は、0VまたはGNDであり、検出信号DT1、DT2は、Hレベルとなり、ノードclmpg、clmpg1がLレベルとなり、プリチャージトランジスタPre1、Pre2がオンする、容量素子C1、C2の一方の電極はGNDであり、容量素子C1、C2の他方の電極、すなわち昇圧ノードboost1、boost2には、電源Vddから電荷がプリチャージされ、昇圧ノードboost1、boost2がVddレベルになるステップS101、S102。次に、フェーズ1で、転送制御信号KickbがHレベルからLレベルに遷移するS103。すなわち、クロック生成部142は、Hレベルのクロック信号CLKを出力する。このとき、ナンドゲートNAND1、NAND2の入力であるKick、Kick1は、Lレベルであるため、ナンドゲートNAND1、NAND2はディスエーブル状態であり、転送制御信号Kickb1、Kickb2はHレベルである。なお、転送制御信号KickbがHレベルからLレベルに遷移するまでの時間は、容量素子C1、C2がVddレベルに充電されるのに十分な期間に設定される。転送制御信号KickbがLレベルに変化したことに応答して出力回路110の転送回路のトランジスタTP2がオンし、昇圧ノードboost1の電荷が出力ノードKickに転送され、出力ノードKickがVddに昇圧されるS104。このとき、プリチャージトランジスタPre1はまだオン状態であるため、昇圧ノードboost1はVddの電位を維持することができる。検出回路によって、出力ノードKickがしきい値VthVddに到達したか否かが判定されS105、出力ノードKickがVddに到達すると、検出信号DT1がLレベルとなり、ノードclmpgがHレベルになり、プリチャージトランジスタPre1がオフされる。これにより、昇圧ノードboost1が電源Vddから切断されるS106。出力ノードKickがVddに昇圧されたことに応答してフェーズ2が開始される。すなわち、出力ノードKickがVddレベルになると、ナンドゲートNAND1がイネーブルされ、その出力からLレベルの転送制御信号Kickb1が出力されるS107。これにより、第1のポンプ回路120の転送回路のトランジスタTP5がオンし、昇圧ノードboost2の電荷が出力ノードKick1に転送され、出力ノードKick1がVddレベルに昇圧される。このとき、プリチャージトランジスタPre2はまだオン状態にあるため、昇圧ノードboost2の電位がVddより低下することはない。検出回路は、出力ノードKick1がしきい値VthVddレベルに到達したか否かを判定しS108、出力ノードKick1がVddレベルに到達すると、検出信号DT2がLレベルとなり、プリチャージトランジスタPre2はオフに切り替わる。これにより、昇圧ノードboost2が電源Vddから切断されるS109。また、出力ノードKick1がVddレベルに昇圧されたことに応答して、昇圧ノードboost1が、Vddレベルから2Vddレベルに昇圧される。出力ノードKick1がVddレベルに昇圧されたことに応答してフェーズ3が開始される。すなわち、出力ノードKick1がVddレベルになると、ナンドゲートNAND2がイネーブルされ、その出力からLレベルの転送制御信号Kickb2が出力されるS109。第2のポンプ回路130の転送回路のトランジスタTP7がオンすることで、出力ノードKick2には、電源Vddからの電荷が転送され、出力ノードKick2がVddレベルに昇圧される。出力ノードKick2がVddレベルに昇圧されたことにより、昇圧ノードboost2が、Vddから2Vddに昇圧され、昇圧ノードboost2が2Vddに昇圧されたことにより、昇圧ノードboost1が3Vddに昇圧される。出力ノードKick2がVddレベルに昇圧されたことに応答してフェーズ3が終了する。すなわち、クロック生成部142は、Kick2Vddを検出するとS111、クロック信号CLKをHレベルからLレベルに遷移させ、フェーズオフに移行する。これにより、転送制御信号Kickb、Kickb1、Kickb2がすべてHレベルにされる。図7は、比較例であり、図2に示す従来の昇圧回路のノードまたは信号の状態を示している。従来の昇圧回路において、転送制御信号Kick、Kickb1、Kickb2は、クロック信号CLKを一定時間遅延した信号であり、プリチャージトランジスタPre1、Pre2は、クロック信号CLKを遅延したインバータIN2、IN3、IN7、IN8で決定される充電時間、昇圧ノードboost1、boost2を充電する。このため、充電時間が短いと、昇圧ノードboost1、boost2がVddレベルに十分に充電される前に転送トランジスタTP2、TP6がオンし、最終的な出力OUTに所望の昇圧された電圧を得ることができない。また、出力ノードKickがVddに昇圧される前に、後段の出力ノードKick1により昇圧ノードboost1が昇圧された場合にも同様に、出力OUTに所望の昇圧された電圧を得ることができない。図7は、出力ノードKickが08Vddの昇圧されたとき、または昇圧ノードboost1が08Vddに昇圧されたときに、最終的な出力OUTからは、3の電圧しか得ることができない例を示している。これに対し、本実施例の昇圧回路は、昇圧ノードboost1または出力ノードKickが確実にVddレベルに昇圧されるまでプリチャージ回路の動作を継続させるようにしたので、昇圧ノードboost1または出力ノードKickがVddレベル未満になることが防止され、その結果、出力OUTから所望の昇圧電圧を確実に得ることができる。図10は、第1の実施例の他の構成例を示す図である。図3の昇圧回路100は、第1のポンプ回路120および第2のポンプ回路130を有するものであったが、所望の昇圧電圧を有するために、n段nは、自然数の直列接続された第1のポンプ回路120-1、120-2、120-nを有するものであってもよい。次に、第2の実施例について説明する。第1の実施例の昇圧回路は、後段の出力ノードの電位に基づき前段に供給される転送制御信号を制御する例を示したが、第2の実施例では、図11に示すように、出力回路110の検出信号DT1を転送制御信号Kickb1に利用し、第1のポンプ回路130の検出信号DT2を転送制御信号Kick2に利用するようにしてもよい。これにより、昇圧制御回路140の構成をより簡略化することができる。なお、図11において、図3と同一構成については同一参照番号を付し説明を省略する。本発明の好ましい実施の形態について詳述したが、本発明は、特定の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形変更が可能である。上記実施例の昇圧回路は、自身のチャージポンプ回路によって昇圧された電圧を出力させる例を示したが、昇圧回路の出力OUTを、他のチャージポンプ回路を動作させるためのクロックに利用することも可能である。また、図3に示す昇圧回路は、1つの好ましい回路例を示すものだが、本発明は、図3に示すような回路に限定されるものではなく、図5に示すような動作フローを実現可能な回路であればよい。さらに本発明の昇圧回路は、好ましくは、外部から供給される電源以上の電源を必要とする半導体装置、例えば、フラッシュメモリ等において利用される。