"容量性負荷を駆動する駆動用ドライバであって、エネルギーを保持する第1の充放電素子と、前記第1の充放電素子または前記容量性負荷により保持されている前記エネルギーを一時的に保持する第2の充放電素子と、前記第1の充放電素子と前記第2の充放電素子との間、並びに前記第2の充放電素子と前記容量性負荷との間にそれぞれ接続されるスイッチング素子と、前記スイッチング素子の電気的接続状態をオン状態とオフ状態とのいずれか一方に切り替えるように制御する制御手段と、ダイオード構成を有し、電源から前記第1の充放電素子にエネルギーを補充するための補充手段と、を備え、前記制御手段は、前記第1の充放電素子に充電されたエネルギーが第2の充放電素子を介して前記容量性負荷に充電され、前記容量性負荷に充電されたエネルギーが第2の充放電素子を介して再び前記第1の充放電素子に充電されるように前記スイッチング素子の電気的接続状態の切り替えを制御することを特徴とする駆動用ドライバ。前記補充手段は、前記第1の充放電素子に充電されたエネルギー量に応じて、自補充手段の動作状態が、前記電源から前記第1の充放電素子にエネルギーが充電されるような状態となり、前記制御手段は、第2のフェーズで前記第1の充放電素子から前記第2の充放電素子にエネルギーが充電され、第3のフェーズで前記第2の充放電素子から前記容量性負荷にエネルギーが転送され、第4のフェーズで前記容量性負荷から前記第2の充放電素子にエネルギーが充電され、第5のフェーズで前記第2の充放電素子から前記第1の充放電素子にエネルギーが転送されるように、前記スイッチング素子の電気的接続状態の切り替えを制御することを特徴とする請求項1記載の駆動用ドライバ。前記補充手段は、前記第1の充放電素子に充電されたエネルギー量に応じて、前記電源から前記第1の充放電素子にエネルギーを充電する場合、自補充手段の動作状態が、前記電源から前記第1の充放電素子にエネルギーが充電されるような状態となり、前記制御手段は、前記第1の充放電素子から前記容量性負荷にエネルギーを充電する場合前記第2フェーズおよび前記第3フェーズが実行され、前記容量性負荷から前記第1の充放電素子にエネルギーを放電する場合前記第4フェーズおよび前記第5フェーズが実行されるように、前記スイッチング素子の電気的接続状態の切り替えを制御することを特徴とする請求項1記載の駆動用ドライバ。前記第1の充放電素子は、前記電源と、グランドとの間に接続され、前記第2の充放電素子は、前記第1の充放電素子の正端子と、前記容量性負荷の正端子との間に接続され、前記補充手段は、前記電源と、前記第1の充放電素子の正端子との間に接続され、前記容量性負荷は、その負端子が前記第2の充放電素子の電源側の端子に接続され、前記スイッチング素子は、前記第2の充放電素子の容量性負荷側の端子と、前記第1の充放電素子の負端子との間に接続される第1のスイッチング素子と、前記第2の充放電素子の容量性負荷側の端子と、前記容量性負荷の正端子との間に接続される第2のスイッチング素子と、を備え、前記補充手段は、前記第1の充放電素子に充電されたエネルギー量に応じて、前記電源から前記第1の充放電素子にエネルギーを充電する場合、自補充手段の動作状態が、前記電源から前記第1の充放電素子にエネルギーが充電されるような状態となり、前記制御手段は、前記第2および第5のフェーズで前記第1のスイッチング素子の電気的接続状態がオン状態となるように制御し、前記第3および第4のフェーズで前記第2のスイッチング素子の電気的接続状態がオン状態となるように制御することを特徴とする請求項2または3記載の駆動用ドライバ。前記容量性負荷は、その負端子が前記グランドまたは電圧源に接続され、前記スイッチング素子は、前記第2の充放電素子の電源側の端子と、前記第1の充放電素子の正端子との間に接続される第3のスイッチング素子と、前記第2の充放電素子の電源側の端子と、前記容量性負荷の負端子との間に接続される第4のスイッチング素子と、を備え、前記制御手段は、前記第2および第5のフェーズで第3のスイッチング素子の電気的接続状態がオン状態となるように制御し、前記第3および第4のフェーズで第4のスイッチング素子の電気的接続状態がオン状態となるように制御することを特徴とする請求項4記載の駆動用ドライバ。前記制御手段は、前記第2の充放電素子にエネルギーを充電または前記第2の充放電素子からエネルギーを放電させずに、前記スイッチング素子の電気的接続状態をオフ状態とする待機フェーズとなるように制御することを特徴とする請求項2~5のいずれか1項に記載の駆動用ドライバ。前記制御手段は、前記第3および第5のフェーズが実行された直後、前記待機フェーズとなるように前記スイッチング素子の電気的接続状態の切り替えを制御することを特徴とする請求項6記載の駆動用ドライバ。入力信号を変調する入力信号変調手段と、前記入力信号変調手段によって変調された信号に基づいて容量性負荷を駆動するための出力信号を生成する請求項1~7のいずれか1項に記載の駆動用ドライバと、を備えることを特徴とする駆動用アンプ。容量性負荷と、入力信号を生成する入力信号生成手段と、前記入力信号生成手段によって生成された入力信号から前記容量性負荷を駆動するための出力信号を出力する請求項8に記載の駆動用アンプと、前記入力信号生成手段および前記駆動用アンプに電圧を供給する駆動用電源と、を備えることを特徴とする情報機器。しかしながら、上述した駆動用アンプは、圧電スピーカにチャージされたエネルギーを負荷と並列に接続される抵抗で全て消費してしまうものであるため、消費したエネルギーを圧電スピーカに再びチャージする必要があった。また、圧電スピーカにチャージされたエネルギーをグランドに放電する場合であっても、同様にグランドに放電した分のエネルギーを圧電スピーカに再びチャージする必要があった。そこで、本発明は、上記の課題に鑑み、圧電素子等の容量性負荷にチャージされたエネルギーを無駄に消費することなく、容量性負荷を低消費電力で駆動することのできる駆動用ドライバ、駆動用アンプおよび情報機器を提供することを目的とする。本発明に係る駆動用ドライバ、駆動用アンプおよび情報機器は、上記の目的を達成するために、次のように構成される。本発明に係る第1の駆動用ドライバは、容量性負荷を駆動する駆動用ドライバであって、エネルギーを保持する第1の充放電素子と、前記第1の充放電素子または前記容量性負荷により保持されている前記エネルギーを一時的に保持する第2の充放電素子と、前記第1の充放電素子と前記第2の充放電素子との間、並びに前記第2の充放電素子と前記容量性負荷との間にそれぞれ接続されるスイッチング素子と、前記スイッチング素子の電気的接続状態をオン状態とオフ状態とのいずれか一方に切り替えるように制御する制御手段と、ダイオード構成を有し、電源から前記第1の充放電素子にエネルギーを補充するための補充手段と、を備え、前記制御手段は、前記第1の充放電素子に充電されたエネルギーが第2の充放電素子を介して前記容量性負荷に充電され、前記容量性負荷に充電されたエネルギーが第2の充放電素子を介して再び前記第1の充放電素子に充電されるように前記スイッチング素子の電気的接続状態の切り替えを制御することを特徴とする。上記の第1の駆動用ドライバによれば、キャパシタ等の第1の充放電素子とコイル等の第2の充放電素子とを備え、圧電スピーカ等の容量性負荷にチャージされたエネルギーを抵抗等の素子で無駄に消費することなく、再び第2の充放電素子を介して第1の充放電素子に再びチャージする。この第1の充放電素子に再び充電されたエネルギーを容量性負荷を駆動するために用いることで、容量性負荷を低消費電力で駆動することが可能となる。また、上記の第1の駆動用ドライバは、主に配線や各素子の抵抗等で消費されたエネルギーや容量性負荷の運動エネルギー分を、電源から第1の充放電素子に補充する。その際に、第1の駆動用ドライバは、ダイオード等の充電素子を介して、電源電圧に対応するエネルギーを自動的に第1の充電素子に補充する。従って、駆動用ドライバのスイッチング素子の制御を簡潔にすることが可能となる。本発明に係る第2の駆動用ドライバは、前記補充手段は、前記第1の充放電素子に充電されたエネルギー量に応じて、自補充手段の動作状態が、前記電源から前記第1の充放電素子にエネルギーが充電されるような状態となり、前記制御手段は、第2のフェーズで前記第1の充放電素子から前記第2の充放電素子にエネルギーが充電され、第3のフェーズで前記第2の充放電素子から前記容量性負荷にエネルギーが転送され、第4のフェーズで前記容量性負荷から前記第2の充放電素子にエネルギーが充電され、第5のフェーズで前記第2の充放電素子から前記第1の充放電素子にエネルギーが転送されるように、前記スイッチング素子の電気的接続状態の切り替えを制御することを特徴とする。上記の第2の駆動用ドライバによれば、制御手段が、スイッチング素子の電気的接続状態の切り替えを制御することで、第2のフェーズおよび第3のフェーズで第1の充放電素子から第2の充放電素子を介して容量性負荷にエネルギーをチャージし、第4のフェーズおよび第5のフェーズで容量性負荷から第2の充放電素子を介して第1の充放電素子にエネルギーを再びチャージすることが可能となる。その際に、第2の駆動用ドライバは、消費されたエネルギーや容量性負荷の運動エネルギー分を、ダイオード等の充電素子を介して、電源電圧に対応するエネルギーを自動的に第1の充電素子に補充することが可能となる。本発明に係る第3の駆動用ドライバは、前記補充手段は、前記第1の充放電素子に充電されたエネルギー量に応じて、前記電源から前記第1の充放電素子にエネルギーを充電する場合、自補充手段の動作状態が、前記電源から前記第1の充放電素子にエネルギーが充電されるような状態となり、前記制御手段は、前記第1の充放電素子から前記容量性負荷にエネルギーを充電する場合前記第2フェーズおよび前記第3フェーズが実行され、前記容量性負荷から前記第1の充放電素子にエネルギーを放電する場合前記第4フェーズおよび前記第5フェーズが実行されるように、前記スイッチング素子の電気的接続状態の切り替えを制御することを特徴とする。上記の第3の駆動用ドライバによれば、最初に、容量性負荷の運動エネルギー分をダイオード等の充電素子を介して、電源電圧に対応するエネルギーを自動的に第1の充電素子に補充することが可能となる。そして、電源から第1の充放電素子にエネルギーが充電されると、第2のフェーズから第5のフェーズまでの各フェーズが実行される。また、第3の駆動用ドライバは、各フェーズが実行された後で、消費されたエネルギー分をダイオード等の充電素子を介して、電源電圧に対応するエネルギー分を自動的に第1の充電素子に補充することが可能となる。本発明に係る第4の駆動用ドライバは、前記第1の充放電素子は、前記電源と、グランドとの間に接続され、前記第2の充放電素子は、前記第1の充放電素子の正端子と、前記容量性負荷の正端子との間に接続され、前記補充手段は、前記電源と、前記第1の充放電素子の正端子との間に接続され、前記容量性負荷は、その負端子が前記第2の充放電素子の電源側の端子に接続され、前記スイッチング素子は、前記第2の充放電素子の容量性負荷側の端子と、前記第1の充放電素子の負端子との間に接続される第1のスイッチング素子と、前記第2の充放電素子の容量性負荷側の端子と、前記容量性負荷の正端子との間に接続される第2のスイッチング素子と、を備え、前記補充手段は、前記第1の充放電素子に充電されたエネルギー量に応じて、前記電源から前記第1の充放電素子にエネルギーを充電する場合、自補充手段の動作状態が、前記電源から前記第1の充放電素子にエネルギーが充電されるような状態となり、前記制御手段は、前記第2および第5のフェーズで前記第1のスイッチング素子の電気的接続状態がオン状態となるように制御し、前記第3および第4のフェーズで前記第2のスイッチング素子の電気的接続状態がオン状態となるように制御することを特徴とする。上記の第4の駆動用ドライバによれば、最初に、ダイオード等の充電素子が、電源電圧に対応するエネルギーを自動的に第1の充電素子に補充する状態になる。これにより、電源から第1の充放電素子にエネルギーが充電される。続いて、制御手段が、第2および第5のフェーズで第1のスイッチング素子のみをオン状態とすることで第1の充放電素子と第2の充放電素子との間でエネルギーを転送し、第3および第4のフェーズで第2のスイッチング素子のみをオン状態とすることで第2の充放電素子と容量性負荷との間でエネルギーを転送することが可能となる。また、各フェーズが実行されてエネルギー分が消費されると、再び、充電素子が、電源電圧に対応するエネルギーを自動的に第1の充電素子に補充する状態になる。これにより、電源から第1の充放電素子にエネルギーが充電される。つまり、第4の駆動用ドライバは、2つのスイッチング素子の電気的接続状態を制御するだけの簡易な回路構成で、電源と容量性負荷との間で第2の充放電素子を介してエネルギーの転送を行うことが可能となる。また、第4の駆動用ドライバは、充電素子を介して、電源電圧に対応するエネルギーを自動的に第1の充電素子に補充することが可能となる。本発明に係る第5の駆動用ドライバは、前記容量性負荷は、その負端子が前記グランドまたは電圧源に接続され、前記スイッチング素子は、前記第2の充放電素子の電源側の端子と、前記第1の充放電素子の正端子との間に接続される第3のスイッチング素子と、前記第2の充放電素子の電源側の端子と、前記容量性負荷の負端子との間に接続される第4のスイッチング素子と、を備え、前記制御手段は、前記第2および第5のフェーズで第3のスイッチング素子の電気的接続状態がオン状態となるように制御し、前記第3および第4のフェーズで第4のスイッチング素子の電気的接続状態がオン状態となるように制御することを特徴とする。上記の第5の駆動用ドライバによれば、第1のスイッチング素子と同じタイミングで電気的接続状態を切り替える第3のスイッチング素子と、第2のスイッチング素子と同じタイミングで電気的接続状態を切り替える第4のスイッチング素子と、を備えており、制御手段が、第2および第5のフェーズで第1および第3のスイッチング素子のみをオン状態とし、第3および第4のフェーズで第2および第4のスイッチング素子のみをオン状態とする。こりにより、第5の駆動用ドライバと同様の作用を得ることが可能となる。また、第3のスイッチング素子によってできる回路のグランドと、第4のスイッチング素子によってできる回路のグランドとを共通化することが可能となる。本発明に係る第6の駆動用ドライバは、前記制御手段は、前記第2の充放電素子にエネルギーを充電または前記第2の充放電素子からエネルギーを放電させずに、前記スイッチング素子の電気的接続状態をオフ状態とする待機フェーズとなるように制御することを特徴とする。上記の第6の駆動用ドライバによれば、制御手段が、スイッチング素子の電気的接続状態がオフ状態になるように制御することで、第2の充放電素子からエネルギーの転送がない状態にする。これにより、第2の充放電素子に流れる電流が完全に0Aの状態、つまりエネルギーの転送がない状態にしてから次にフェーズを実行することが可能となる。本発明に係る第7の駆動用ドライバは、前記制御手段は、前記第3および第5のフェーズが実行された直後、前記待機フェーズとなるように前記スイッチング素子の電気的接続状態の切り替えを制御することを特徴とする。上記の第7の駆動用ドライバによれば、第3および第5のフェーズが実行された直後、第2の充放電素子からエネルギーの転送がない状態にしてから、次にフェーズを実行することが可能となる。本発明に係る駆動用アンプは、入力信号を変調する入力信号変調手段と、前記入力信号変調手段によって変調された信号に基づいて容量性負荷を駆動するための出力信号を生成する請求項1~7のいずれか1項に記載の駆動用ドライバと、を備えることを特徴とする。上記の駆動用アンプによれば、上記の第1~第7の駆動用ドライバを備えて構成されるものであるため、低消費電力で容量性負荷を駆動することが可能となる。本発明に係る情報機器は、容量性負荷と、入力信号を生成する入力信号生成手段と、前記入力信号生成手段によって生成された入力信号から前記容量性負荷を駆動するための出力信号を出力する請求項8に記載の駆動用アンプと、前記入力信号生成手段および前記駆動用アンプに電圧を供給する駆動用電源と、を備えることを特徴とする。上記の情報機器によれば、上記の駆動用アンプを備えて構成されるものであるため、低消費電力で容量性負荷を駆動し、情報機器の全体の消費電力を抑えることが可能となる。本発明によれば、第1の充放電素子と第2の充放電素子とを備え、圧電スピーカ等の容量性負荷にチャージされたエネルギーを抵抗等の素子でなるべく無駄に消費することなく、第2の充放電素子を介して第1の充放電素子にエネルギーを再びチャージする。そして、この第1の充放電素子にチャージされたエネルギーを容量性負荷を駆動するフェーズで用いる。このため、電源から第1の充放電素子に渡すエネルギーは、主に配線や各素子の抵抗等で消費されたエネルギーや圧電スピーカ等の容量性負荷の運動エネルギー分だけで良く、容量性負荷を低消費電力で駆動することができる。さらに、主に配線や各素子の抵抗等で消費されたエネルギーや容量性負荷の運動エネルギー分を、電源からダイオードを介して第1の充放電素子に補充することが可能となる。このため、電源電圧に対応するエネルギーを自動的に第1の充電素子に補充することができる。従って、駆動用ドライバは、エネルギーをチャージする際のスイッチング素子の制御が不要になるため、容量性負荷を駆動する際のスイッチング素子の制御を簡潔に行うことができる。以下に、本発明の好適な実施形態を添付図面に基づいて説明する。なお、以下の説明において参照する各図では、他の図と同等の構成要素は同一符号によって示す。携帯音楽プレーヤ10の構成まず、図1を参照して、本発明に係る駆動用アンプを内蔵した情報機器の一例として、携帯音楽プレーヤ10の構成を説明する。図1は、本発明に係る携帯音楽プレーヤ10の構成を示す回路図である。図1に示す携帯音楽プレーヤ10は、制御部11、タッチパネル12、メモリ13、圧電スピーカ駆動用アンプ14、圧電スピーカ15およびリチウムイオン電池16を備えて構成される。制御部11は、携帯音楽プレーヤ10を構成する各部と制御信号等を送受信し、携帯音楽プレーヤ10の全体を統括して制御するものである。制御部11は、リチウムイオン電池16から電源電圧VDDが供給される。制御部11は、入力信号であるオーディオ信号Vinを生成し、生成されたオーディオ信号Vinを圧電スピーカ駆動用アンプ14に出力する。タッチパネル12は、再生する曲目や音量をユーザが選択したり、再生中の曲目や現在の機器の状態を表示したりするものである。メモリ13は、制御部11で実行されるプログラムや、音楽ファイル等を記憶するためのものである。圧電スピーカ駆動用アンプ14は、リチウムイオン電池16からの電源電圧VDDと、制御部11から出力されるオーディオ信号Vinとを入力し、圧電スピーカ15を駆動するスイッチング増幅回路アンプである。圧電スピーカ15は、圧電体を挟む電極に電圧を加えることにより、圧電体を振動させ音を出力する圧電素子である。リチウムイオン電池16は、商用電源等から充電することが可能な二次電池であり、制御部11や圧電スピーカ駆動用アンプ14に動作電圧を供給する電源である。また、圧電スピーカ駆動用アンプ14の動作電圧が、リチウムイオン電池16から出力される電源電圧VDDよりも高い場合には、DC-DCコンバータ等の昇圧回路を用いて電源電圧VDDを昇圧しても良い。なお、本実施形態においては、本発明に係る圧電スピーカ駆動用アンプ14を内蔵した情報機器を携帯音楽プレーヤ10として説明するが、これ以外にも携帯電話機や携帯DVDプレーヤ等であっても良い。また、圧電スピーカ駆動用アンプ14によって駆動される負荷は、容量性負荷であれば良く、圧電スピーカ15に限定されない。例えば、負荷は、圧電スピーカ15以外の様々な圧電素子やモジュレータのような容量性負荷であっても良い。圧電スピーカ駆動用アンプ14の構成次に、図2を参照して、本発明に係る駆動用ドライバを内蔵した圧電スピーカ駆動用アンプ14の構成を説明する。図2は、本発明に係る圧電スピーカ駆動用アンプ14の構成を示す回路図である。図2に示す圧電スピーカ駆動用アンプ14は、誤差抑圧回路21、PWMPulseWidthModulation回路22、ゲートドライバ23、スイッチング駆動回路24およびLPF25を備えて構成される。誤差抑圧回路21は、入力端子26,27から差動信号で入力されるオーディオ信号Vinの振幅と、差動信号で出力側から帰還する出力信号Voutの振幅との誤差を検出し、検出した振幅の誤差に基づいてオーディオ信号Vinの振幅を補正した信号を出力する回路である。PWM回路22は、誤差抑圧回路21から出力される信号をPWM変調し、PWM信号として出力する回路である。なお、本実施形態における変調方式はPWM変調であるが、変調方式はPWM変調に限定されず、デルタシグマ変調を含むPDMPulseDensityModulation変調等であっても良い。ゲートドライバ23は、スイッチング駆動回路24を構成するスイッチング素子を駆動するための駆動制御信号φ0~φ2を生成し、出力する回路である。スイッチング駆動回路24は、スイッチング駆動回路24から出力される駆動制御信号φ0~φ2によって駆動され、出力端子28,29を介して接続される圧電スピーカ15に出力信号Voutを出力する回路である。LPF25は、スイッチング駆動回路24から出力された出力信号Voutを入力側に帰還させる際、出力信号Voutの高周波成分を除去し、信号の低周波成分を取り出すフィルタリング回路である。上記で説明したゲートドライバ回路23と、スイッチング駆動回路24とから、圧電スピーカ15を駆動するための出力信号Voutを出力する駆動用ドライバを構成している。そして、ゲートドライバ回路23は、その駆動用ドライバの制御手段として機能する。スイッチング駆動回路24の構成次に、図3を参照して、本発明に係るスイッチング駆動回路24の構成を説明する。図3は、本発明に係るスイッチング駆動回路24の構成を示す回路図である。図3に示すスイッチング駆動回路24は、キャパシタ41、インダクタ42およびスイッチング素子43~47を備えて構成される。キャパシタ41は、電源電圧VDDと、グランドとの間に接続される。このキャパシタ41は、リチウムイオン電池16の電源電圧VDDに対応するエネルギーをチャージするとともに、チャージされたエネルギーを放電する充放電素子である。本実施形態において、圧電スピーカ15の容量が1μF程度であるのに対して、キャパシタ41の容量は圧電スピーカ15の容量よりも大きい50μF程度として説明する。インダクタ42は、電源電圧VDDと、圧電スピーカ15の正端子との間に接続されている。このインダクタ42は、流れる電流量に応じたエネルギーが一時的にチャージされるとともに、チャージされたエネルギーを放電する充放電素子である。スイッチング素子43は、電源電圧VDDと、キャパシタ41の正端子との間に接続されている。このスイッチング素子43は、駆動制御信号φ0によって電気的接続状態をオン状態とオフ状態とのいずれか一方に切り替えて、電源電圧VDDに対応するエネルギーをキャパシタ41に補充するための素子である。スイッチング素子43は、駆動制御信号φ0がHレベルになると電気的接続状態がオン状態となりキャパシタ41にエネルギーを充電し、駆動制御信号φ0がLレベルになると電気的接続状態がオフ状態となりキャパシタ41への充電をやめる。スイッチング素子44は、インダクタ42の電源側の端子と、キャパシタ41の正端子との間に接続されている。また、スイッチング素子45は、インダクタ42の容量性負荷側の端子と、キャパシタ41の負端子との間に接続されている。これらのスイッチング素子44,45は、駆動制御信号φ1によって電気的接続状態をオン状態とオフ状態とのいずれか一方に切り替えるための素子である。スイッチング素子44,45は、駆動制御信号φ1がHレベルになると電気的接続状態がオン状態となり、駆動制御信号φ1がLレベルになると電気的接続状態がオフ状態となる。スイッチング素子46は、インダクタ42の容量性負荷側の端子と、圧電スピーカ15の正端子との間に接続されている。スイッチング素子47は、インダクタ42の電源電圧VDD側の端子と、キャパシタ41の負端子との間に接続されている。これらのスイッチング素子46,47は、駆動制御信号φ2によって電気的接続状態をオン状態とオフ状態とのいずれか一方に切り替えるための素子である。スイッチング素子46,47は、駆動制御信号φ2がHレベルになると電気的接続状態がオン状態となり、駆動制御信号φ2がLレベルになると電気的接続状態がオフ状態となる。このスイッチング駆動回路24においては、スイッチング素子44,45の電気的接続状態がオン状態になってできる回路のグランドと、スイッチング素子46,47の電気的接続状態がオン状態になってできる回路のグランドとが共通化されている。スイッチング駆動回路24の動作次に、図4を参照して、スイッチング駆動回路24の動作方法を説明する。スイッチング駆動回路24は、駆動制御信号φ0~φ2によるスイッチング素子43~47の切り替えにより、回路の状態が複数種類のフェーズに変化する。図4は、各フェーズにおけるスイッチング駆動回路24の等価回路を示す回路図である。図4aは電源電圧VDDに対応するエネルギーをキャパシタ41にチャージするフェーズ1におけるスイッチング駆動回路24の等価回路を示し、図4bはキャパシタ41からインダクタ42にエネルギーをチャージするフェーズ2におけるスイッチング駆動回路24の等価回路を示し、図4cはインダクタ42から圧電スピーカ15にエネルギーを転送するフェーズ3におけるスイッチング駆動回路24の等価回路を示し、図4dは圧電スピーカ15からインダクタ42にエネルギーをチャージするフェーズ4におけるスイッチング駆動回路24の等価回路を示し、図4eはインダクタ42からキャパシタ41にエネルギーを転送するフェーズ5におけるスイッチング駆動回路24の等価回路を示す。まず、図4aに示すように、電源電圧VDDに対応するエネルギーをキャパシタ41にチャージするフェーズ1において、スイッチング素子43の電気的接続状態がオン状態になってキャパシタ41の正端子が電源電圧VDDに接続され、キャパシタ41の負端子がグランドに接続される。これにより、電源電圧VDDに対応するエネルギーがキャパシタ41にチャージされる。次に、図4bに示すように、キャパシタ41からインダクタ42にエネルギーをチャージするフェーズ2において、スイッチング素子44,45の電気的接続状態がオン状態となってキャパシタ41とインダクタ42とが接続される。これにより、キャパシタ41にチャージされていたエネルギーが移動してインダクタ42にチャージされる。ここで、キャパシタ41のエネルギーが移動する前のキャパシタ41の両端子間の電圧をV1Vとし、キャパシタ41のエネルギーが移動した後のキャパシタ41の両端子間の電圧をV2Vとすると、キャパシタ41の両端子間の電圧は、エネルギーが移動する前後でV1VからV2Vに減少していく。このため、キャパシタ41から移動したエネルギーΔEC1Jは、ΔEC1=1/2C1V12-V22......式1となる。また、インダクタ42にエネルギーが転送される前のインダクタ42に流れる電流は0Aであり、インダクタ42にエネルギーが転送された後のインダクタ42に流れる電流をI1Aとしたとき、インダクタ42に流れる電流は、エネルギーが転送される前後で0AからI1Aに増加していく。このため、インダクタ42に転送されたエネルギーΔELJは、ΔEL=1/2LI12-0=1/2LI12......式2となる。インダクタのインダクタンスをLH、キャパシタのキャパシタンスをCF、電圧をVV、電流をIAとすると、インピーダンスZ=√L/CΩ、V=IZVであるので、V=I×√L/C......式3となる。キャパシタのキャパシタンスCFをC1Fとして、式3を式1に代入すると、ΔEC1=1/2C1V12-V22=1/2C1I12L/C1-02L/C1=1/2LI12-0=1/2LI12......式4となる。よって、キャパシタ41から移動したエネルギーΔEC1Jとインダクタ42にチャージされたエネルギーΔELJとは等しくなる。つまり、キャパシタ41からインダクタ42にエネルギーが転送される際、配線や各素子の抵抗値等を無視すれば、エネルギーが無駄に消費されないことが言える。但し、実際には、配線や各素子の抵抗等によってエネルギーが消費されるので、配線や各素子の抵抗等で消費されてしまう損失分のエネルギーをELOSSJとすると、エネルギー保存の法則によって、キャパシタ41から移動したエネルギーΔEC1Jは、ΔEC1=ΔELELOSS......式5となる。図4cに示すように、インダクタ42から圧電スピーカ15にエネルギーを転送するフェーズ3において、スイッチング素子46,47の電気的接続状態がオン状態となって、インダクタ42と圧電スピーカ15とが接続される。フェーズ2と同様に、圧電スピーカ15にエネルギーが転送される前のインダクタ42に流れる電流はI1Aであり、圧電スピーカ15にエネルギーが転送された後のインダクタ42に流れる電流は0Aとなるので、インダクタ42に流れる電流は、エネルギーが転送される前後でI1Aから0Aに減少していく。このため、インダクタ42に転送されたエネルギーΔELJは、ΔEL=1/2LI12......式6となる。また、圧電スピーカ15にエネルギーが移動する前の圧電スピーカ15の両端子間の電圧をV3Vとし、圧電スピーカ15にエネルギーが移動した後の圧電スピーカ15の両端子間の電圧をV4Vとすると、圧電スピーカ15の両端子間の電圧は、エネルギーが移動する前後でV3VからV4Vに増加していく。このため、圧電スピーカ15から移動したエネルギーΔEC2Jは、ΔEC2=1/2C2V42-V32......式7となる。式3のキャパシタCFをC2Fとし、式7に式3を代入して式7を展開すると、式6で示されるインダクタ42に転送されたエネルギーΔELJと、式7で示される圧電スピーカ15に移動したエネルギーΔEC2Jとは等しくなる。このため、フェーズ3においてインダクタ42から圧電スピーカ15にエネルギーを転送する際にも、フェーズ2と同様に配線や各素子の抵抗値等を無視すればエネルギーが無駄に消費されないことが言える。但し、実際には、配線や各素子の抵抗等によってエネルギーが消費されるので、配線や各素子の抵抗等で消費されてしまう損失分のエネルギーをELOSSJとすると、エネルギー保存の法則によって、圧電スピーカ15から移動したエネルギーΔEC2Jは、ΔEC2=ΔELELOSS......式8となる。次に、図4dに示すように、圧電スピーカ15からインダクタ42にエネルギーをチャージするフェーズ4において、スイッチング素子46,47の電気的接続状態がオン状態のまま変わらず、インダクタ42と圧電スピーカ15とが接続されている。そして、圧電スピーカ15にチャージされていたエネルギーがインダクタ42にチャージされる。圧電スピーカ15のエネルギーが移動する前の圧電スピーカ15の両端子間の電圧をV5Vとし、圧電スピーカ15のエネルギーが移動した後のキャパシタ41の両端子間の電圧をV6Vとすると、圧電スピーカ15の両端子間の電圧は、エネルギーが移動する前後でV5VからV6Vに減少していく。このため、圧電スピーカ15から移動したエネルギーΔEC3Jは、ΔEC3=1/2C2V52-V62......式9となる。また、インダクタ42にエネルギーが転送される前のインダクタ42に流れる電流は0Aであり、インダクタ42にエネルギーが転送された後のインダクタ42に流れる電流をI2Aとすれば、インダクタ42に流れる電流は、エネルギーが転送される前後で0AからI2Aに増加していく。このため、インダクタ42に転送されたエネルギーΔELJは、ΔEL=1/2LI22......式10となる。式3のキャパシタンスCFをC2Fとし、式9に式3を代入して式9を展開すると、圧電スピーカ15から移動したエネルギーΔEC3Jとインダクタ42に転送されたエネルギーΔELJとは等しくなる。このため、フェーズ4において圧電スピーカ15からインダクタ42にエネルギーをチャージする際にも、フェーズ2およびフェーズ3と同様にエネルギーが無駄に消費されないことが言える。但し、実際には、配線や各素子の抵抗等によってエネルギーが消費されるので、配線や各素子の抵抗等で消費されてしまう損失分のエネルギーをELOSSJとすると、エネルギー保存の法則によって、圧電スピーカ15から移動したエネルギーΔEC3Jは、ΔEC3=ΔELELOSS......式11となる。次に、図4eに示すように、インダクタ42からキャパシタ41にエネルギーを転送するフェーズ5において、スイッチング素子44,45の電気的接続状態だけがオン状態に切り替わり、インダクタ42にキャパシタ41が接続される。すると、インダクタ42にチャージされていたエネルギーがキャパシタ41に転送される。インダクタ42のエネルギーが移動する前のインダクタ42の両端子間の電圧をV7Vとし、インダクタ42のエネルギーが移動した後のインダクタ42の両端子間の電圧をV8Vとすると、インダクタ42の両端子間の電圧は、エネルギーが移動する前後でV7VからV8Vに増加していく。このため、キャパシタ41から移動したエネルギーΔEC4Jは、ΔEC4=1/2C1V82-V72......式12となる。また、インダクタ42にエネルギーが転送される前のインダクタ42に流れる電流はI2Aとし、インダクタ42にエネルギーが転送される前のインダクタ42に流れる電流を0Aとすれば、インダクタ42に流れる電流は、エネルギーが転送される前後でI2Aから0Aに減少していく。このため、インダクタ42に転送されたエネルギーΔELJは、ΔEL=1/2LI22......式13となる。式3のキャパシタのキャパシタンスCFをC1Fとし、式12に式3を代入して式12を展開すると、インダクタ42から移動したエネルギーΔELJとキャパシタ41に転送されたエネルギーΔEC4Jとは等しくなる。このことから、フェーズ5においてインダクタ42からキャパシタ41にエネルギーを転送する際にも、エネルギーが無駄に消費されないことが言える。但し、実際には、配線や各素子の抵抗等によってエネルギーが消費されるので、配線や各素子の抵抗等で消費されてしまう損失分のエネルギーをELOSSJとすると、エネルギー保存の法則によって、キャパシタ41に転送されたエネルギーΔEC4Jは、ΔEC4=ΔELELOSS......式14となる。最初に、上述したフェーズ1が実行された後、例えば、フェーズ2、フェーズ3、......、フェーズ2、フェーズ3、フェーズ4、フェーズ5、......、フェーズ4、フェーズ5のように各フェーズが実行される。そして、この間に配線や各素子の抵抗等によってエネルギーが熱などとして徐々に失われていく。このため、所定のエネルギーが失われたときや、フェーズ2からフェーズ5までの各フェーズが所定の回数だけ行われると、再びフェーズ1に戻り、配線や各素子の抵抗等によって失われたエネルギー分だけのエネルギーをキャパシタ41にチャージする。その後、各フェーズを同様に行う動作を繰り返す。スイッチング駆動回路24のキャパシタ41およびインダクタ42、圧電スピーカ15におけるエネルギーの変化次に、図5~図7を参照して、スイッチング駆動回路24のキャパシタ41およびインダクタ42、圧電スピーカ15におけるエネルギーの変化を説明する。図5~図7は、スイッチング駆動回路24のキャパシタ41、インダクタ42および圧電スピーカ15におけるエネルギーの変化を示すグラフである。図5に示すように、まずインダクタ42に流れる電流IL42が0Aの状態で待機する待機フェーズとなっている。この待機フェーズにおいては、例えば駆動制御信号φ0~φ2をLレベルにし、スイッチング素子44~47の電気的接続状態をオフ状態とする。これにより、待機フェーズでは、インダクタ42からエネルギーの転送がない状態にし、インダクタ42に流れる電流IL42が完全に0Aの状態を保つ。このため、待機フェーズでは、キャパシタ41の両端の電圧VC41V、インダクタ42に流れる電流IL42A、圧電スピーカ15の両端の電圧VC15V、キャパシタ41のエネルギーΔEC41J、インダクタ42のエネルギーΔEL42J、および圧電スピーカ15のエネルギーΔEC15Jは変化しない。続いて、フェーズ1においては、駆動制御信号φ0~φ2のうち、駆動制御信号φ0のみがHレベルになり、スイッチング素子43の電気的接続状態がオン状態となる。すると、キャパシタ41に電源電圧VDDに対応するエネルギーがキャパシタ41にチャージされる。このため、キャパシタ41の両端の電圧VC41Vおよびキャパシタ41のエネルギーΔEC41Jが0から徐々に増加していく。ここで、再びインダクタ42に流れる電流IL42Aが0Aの状態で待機する待機フェーズとなる。このため、待機フェーズでは、キャパシタ41の両端の電圧VC41V、インダクタ42に流れる電流IL42A、圧電スピーカ15の両端の電圧VC15V、キャパシタ41のエネルギーΔEC41J、インダクタ42のエネルギーΔEL42J、および圧電スピーカ15のエネルギーΔEC15Jは変化しない。続いて、フェーズ2においては、駆動制御信号φ0がLレベルになり、駆動制御信号φ1のみがHレベルになり、スイッチング素子44,45の電気的接続状態がオン状態となる。すると、キャパシタ41にチャージされているエネルギーがインダクタ42にチャージされる。このため、キャパシタ41の両端の電圧VC41Vおよびキャパシタ41のエネルギーΔEC41Jは減少し、インダクタ42に流れる電流IL42Aは0AからI1Aに増加するとともに、インダクタ42のエネルギーΔEL42Jは0Jからキャパシタ41の減少分のエネルギーだけ増加していく。なお、キャパシタ41のエネルギーΔEC41Jは、配線や各素子の抵抗値等を無視すれば図中に点線で示すように変化するが、配線や各素子の抵抗等でエネルギーが少しずつ消費されるため実線で示すように変化していく。続いて、フェーズ3においては、駆動制御信号φ1がLレベルになり、駆動制御信号φ2のみがHレベルになり、スイッチング素子46,47の電気的接続状態がオン状態となる。すると、インダクタ42にチャージされているエネルギーが圧電スピーカ15に転送される。このため、インダクタ42に流れる電流ILはI1Aから0Aに減少するとともに、インダクタ42のエネルギーΔEL42Jは減少し、圧電スピーカ15の両端の電圧VC15Vおよび圧電スピーカ15のエネルギーΔEC15Jは0からインダクタ42の減少分のエネルギーだけ増加していく。ここで、再びインダクタ42に流れる電流IL42Aが0Aの状態で待機する待機フェーズとなる。この待機フェーズにおいては、例えば駆動制御信号φ0~φ2をLレベルにし、スイッチング素子44~47の電気的接続状態をオフ状態とする。これにより、待機フェーズでは、インダクタ42からエネルギーの転送がない状態にし、インダクタ42に流れる電流IL42Aが完全に0Aの状態を保つ。このため、待機フェーズでは、キャパシタ41の両端の電圧VC41V、インダクタ42に流れる電流IL42A、圧電スピーカ15の両端の電圧VC15V、キャパシタ41のエネルギーΔEC41J、インダクタ42のエネルギーΔEL42J、および圧電スピーカ15のエネルギーΔEC15Jは変化しない。続いて、フェーズ4においては、駆動制御信号φ2のみがHレベルになり、スイッチング素子46,47の電気的接続状態がオン状態となる。すると、圧電スピーカ15にチャージされているエネルギーがインダクタ42にチャージされる。このため、圧電スピーカ15の両端の電圧VC15Vおよび圧電スピーカ15のエネルギーΔEC15Jは減少し、インダクタ42に流れる電流IL42Aは0AからI2Aに増加するとともに、インダクタ42のエネルギーΔELJは圧電スピーカ15の減少分のエネルギーだけ増加していく。続いて、フェーズ5においては、駆動制御信号φ2がLレベルになり、駆動制御信号φ1のみがHレベルになり、スイッチング素子44,45の電気的接続状態がオン状態となる。すると、インダクタ42にチャージされているエネルギーがキャパシタ41に転送される。このため、キャパシタ41の両端の電圧VC41Vおよびキャパシタ41のエネルギーΔEC41Jは増加し、インダクタ42に流れる電流IL42AはI2Aから0Aに減少するとともに、インダクタ42のエネルギーΔEL42Jはキャパシタ41の増加分のエネルギーだけ減少していく。但し、上述したように、キャパシタ41のエネルギーΔEC41Jは、配線や各素子の抵抗等を無視すれば図中に点線で示すようになるが、配線や各素子の抵抗等でエネルギーが少しずつ消費されていく。このため、点線で示す理論上のエネルギーと、実線で示す実際のエネルギーとの差は徐々に大きくなっていく。再び、待機フェーズとなり、この待機フェーズにおいては、インダクタ42に流れる電流IL42Aが0Aの状態となる。このため、待機フェーズでは、キャパシタ41の両端の電圧VC41V、インダクタ42に流れる電流IL42A、圧電スピーカ15の両端の電圧VC15V、キャパシタ41のエネルギーΔEC41J、インダクタ42のエネルギーΔEL42J、および圧電スピーカ15のエネルギーΔEC15Jは変化しない。また、待機フェーズの後、上述したフェーズ2からフェーズ5までの各フェーズを、待機フェーズを入れながら実行すると、再びフェーズ1に戻る。そして、フェーズ1では、駆動制御信号φ0~φ2のうち、駆動制御信号φ0のみがHレベルになり、スイッチング素子43の電気的接続状態がオン状態となる。すると、初期時と同様に電源電圧VDDからキャパシタ41にエネルギーがチャージされる。但し、スイッチング駆動回路24では、容量性負荷である圧電スピーカ15に転送されたエネルギーを抵抗等で無駄に消費させずに、スイッチング駆動回路24のインダクタ42を介してキャパシタ41に再びチャージし、容量性負荷の駆動に再利用している。このため、フェーズ1においては、キャパシタ41に電源電圧VDDに対応するエネルギーを全部チャージするのではなく、配線や各素子の抵抗等で消費されたエネルギー分だけをチャージする。キャパシタ41に電源電圧VDDに対応するエネルギーがキャパシタ41に再びチャージされ、キャパシタ41に充電されるエネルギーが最初のフェーズ1の完了時点と同じエネルギーまで増加していく。そして、フェーズ1の実行後は、上述したフェーズ2からフェーズ5までの各フェーズを同様に実行する。なお、ここではフェーズ2からフェーズ5までの各フェーズを2回繰り返し行った後、再びフェーズ1に戻るものとして説明したが、例えば、圧電スピーカ15にエネルギーをチャージする場合には図6に示すようにフェーズ2とフェーズ3とを複数回繰り返し行ったり、圧電スピーカ15からエネルギーを放電する場合には図7に示すようにフェーズ4とフェーズ5とを複数回繰り返し行ったり、また電源電圧VDDからキャパシタ41にエネルギーをチャージする場合にはフェーズ1を複数回繰り返し行ったりすることができる。このように動作を実行する場合にも、キャパシタ41のエネルギーΔEC41Jは、配線や各素子の抵抗値等を無視すれば図中に点線で示すように変化するが、配線や各素子の抵抗等でエネルギーが少しずつ消費されるため実線で示すように変化していく。そして、配線や各素子の抵抗等で消費されたエネルギー分だけをチャージする。ゲートドライバ23の動作次に、図8を参照して、図5に示したタイミングで各フェーズを実行するゲートドライバ23の構成を説明する。図8は、本発明に係るゲートドライバ23の構成を示す回路図である。なお、これから説明するゲートドライバ23は図5で示したように各フェーズを実行する回路の一例であって、ゲートドライバ23は例えばフェーズ1を実行するタイミング等に合わせて様々に構成することができる。図8に示すゲートドライバ23は、フリップフロップ回路31a~31e、AND回路32a~32kおよびOR回路33a~33cを備えて構成される。フリップフロップ回路31a~31eおよびAND回路32aは、PWM回路22から出力されるPWM信号に基づいて、0~23のカウンタ値を計数するカウンタである。なお、カウンタ値が23になると再びカウンタ値を0にリセットするためのリセット信号RSTが出力され、カウント値が0に戻るように構成されている。AND回路32bは、駆動制御信号φ0を生成するための駆動制御信号生成回路である。AND回路32bは、4つの入力信号を全て1で入力した場合に駆動制御信号φ0をHレベルで出力する。それ以外の場合、AND回路32bは駆動制御信号φ0をLレベルで出力する。AND回路32c~32fおよびOR回路33aは、駆動制御信号φ1を生成するための駆動制御信号生成回路である。AND回路32c~32fのいずれかから1が出力された場合に、OR回路33aは駆動制御信号φ1をHレベルで出力する。それ以外の場合、OR回路33aは駆動制御信号1をLレベルで出力する。AND回路32g~32jおよびOR回路33bは、駆動制御信号φ2を生成するための駆動制御信号生成回路である。AND回路32g~32jのいずれかから1が出力された場合に、OR回路33bは駆動制御信号φ2をHレベルで出力する。それ以外の場合、OR回路33bは駆動制御信号φ2をLレベルで出力する。スイッチング駆動回路24の変形例次に、図9、図10、図11および図12を参照して、スイッチング駆動回路24の変形例に係るスイッチング駆動回路100,200,300,400の構成を説明する。図9はスイッチング駆動回路24の第1変形例に係るスイッチング駆動回路100の構成を示す回路図であり、図10はスイッチング駆動回路24の第2変形例に係るスイッチング駆動回路200の構成を示す回路図であり、図11はスイッチング駆動回路24の第3変形例に係るスイッチング駆動回路300の構成を示す回路図であり、図12はスイッチング駆動回路24の第4変形例に係るスイッチング駆動回路400の構成を示す回路図である。図9に示すスイッチング駆動回路100は、図3に示したスイッチング駆動回路24と同一の素子を備えて構成される。但し、スイッチング駆動回路100は、スイッチング素子43を備えておらず、スイッチング素子43の代わりにダイオード48を備えている点が異なる。そして、スイッチング駆動回路100は、ICIntegratedCircuit110の内部に含まれ、IC110の外部接続ピン30,31により外付けの圧電スピーカ15に接続されている。ダイオード48は、電源電圧VDDと、キャパシタ41の正端子との間に接続されている。このダイオード48は、電源電圧VDDに対応するエネルギーを自動的にキャパシタ41に補充するための素子である。ダイオード48は、その順方向の電圧降下分を無視すれば、キャパシタ41の正端子の電位が電源電圧VDDの電位よりも小さいと順方向に導通状態となる。すると、ダイオード48を介して、キャパシタ41にエネルギーが充電される。一方、ダイオード48は、キャパシタ41の正端子の電位が電源電圧VDDの電位よりも大きいと順方向に非導通状態となる。すると、ダイオード48を介して、キャパシタ41にエネルギーが充電されなくなる。このように、スイッチング駆動回路100においては、フェーズ1を行う必要がなく、駆動制御信号φ0によってスイッチング素子43の電気的接続状態をオン状態とオフ状態とのいずれか一方に切り替えることもない。これ以外は、図9に示すスイッチング駆動回路100は、図3に示したスイッチング駆動回路24と同一の動作をする。スイッチング駆動回路100においては、スイッチング駆動回路24と同様に、フェーズ1を除く、上述したフェーズ2からフェーズ5までの各フェーズを行うものでありながら、電源電圧VDDに対応するエネルギーを自動的にキャパシタ41に補充することができる。従って、キャパシタ41にエネルギーをチャージする際に、フェーズ1の実行を必要としないので、ゲートドライバ23は、スイッチング駆動回路100を構成するスイッチング素子の制御を簡潔に行うことができる。また、ゲートドライバ23をを構成する素子を少なくすることができるため、その分だけ回路サイズを小さくすることもできる。なお、ダイオード48は、ダイオード接続されたMOSトランジスタにより構成しても良い。図10に示すスイッチング駆動回路200は、図9に示したスイッチング駆動回路100と同一の素子を備えて構成される。そして、スイッチング駆動回路200は、IC210の外部接続ピン30,31により外付けの圧電スピーカ15に接続されている。さらに、スイッチング駆動回路200のダイオード48、キャパシタ41、およびインダクタ42はIC210の外部に外付けの素子として設けられ、ダイオード48は外部接続ピン33によりIC210に接続され、キャパシタ41は外部接続ピン32,33によりIC210に接続され、インダクタ42は外部接続ピン34,35によりIC210に接続されている。このように、スイッチング駆動回路200においては、スイッチング駆動回路100と同様に、電源電圧VDDに対応するエネルギーを自動的にキャパシタ41に補充することができる。従って、キャパシタ41にエネルギーをチャージする際に、フェーズ1の実行を必要としないので、ゲートドライバ23は、スイッチング駆動回路200を構成するスイッチング素子の制御を簡潔に行うことができる。また、ゲートドライバ23をを構成する素子を少なくすることができるため、その分だけ回路サイズを小さくすることもできる。そして、ダイオード48、キャパシタ41、およびインダクタ42は、IC210の外部に外付けの素子として設けられているので、それぞれ所望の値を任意に選択して、スイッチング駆動回路を構成することができる。図11に示すスイッチング駆動回路300は、図3に示したスイッチング駆動回路24と同一の素子を備えて構成される。但し、スイッチング駆動回路300は、スイッチング素子44,47を備えていない点が異なる。さらに、スイッチング駆動回路300は、スイッチング素子43を備えておらず、スイッチング素子43の代わりにダイオード48を備えている点が異なる。また、スイッチング駆動回路300は、IC310の外部接続ピン30,31により外付けの圧電スピーカ15に接続されている。さらに、スイッチング駆動回路300のダイオード48、キャパシタ41、およびインダクタ42はIC310の外部に外付けの素子として設けられ、ダイオード48は外部接続ピン36によりIC310に接続され、キャパシタ41は外部接続ピン32,36によりIC310に接続され、インダクタ42は外部接続ピン34,36によりIC310に接続されている。このスイッチング駆動回路300においては、フェーズ2,5でスイッチング素子45の電気的接続状態がオン状態になってできる回路のみがグランドに接続され、フェーズ3,4でスイッチング素子46の電気的接続状態がオン状態になってできる回路はグランドに接続されていない。このため、スイッチング駆動回路300の全体のスイッチング素子の数は2つで良い。上述したスイッチング駆動回路24の全体のスイッチング素子の数は5つであったため、スイッチング駆動回路300の全体のスイッチング素子の数は、スイッチング駆動回路24よりも3つ少ない。このため、スイッチング素子43,44,47の抵抗分だけスイッチング駆動回路300の全体の抵抗を少なくすることができる。スイッチング駆動回路300においては、フェーズ1を除き、上述したフェーズ2からフェーズ5までの各フェーズをスイッチング駆動回路24と同様に行うものでありながら、スイッチング駆動回路300で消費するエネルギーをスイッチング駆動回路24よりも抑えることができる。また、スイッチング駆動回路300においては、スイッチング駆動回路100と同様に、電源電圧VDDに対応するエネルギーを自動的にキャパシタ41に補充することができる。従って、キャパシタ41にエネルギーをチャージする際に、フェーズ1の実行を必要としないので、ゲートドライバ23は、スイッチング駆動回路300を構成するスイッチング素子の制御を簡潔に行うことができる。また、ゲートドライバ23をを構成する素子を少なくすることができるため、その分だけ回路サイズを小さくすることもできる。そして、ダイオード48、キャパシタ41、およびインダクタ42は、IC310の外部に外付けの素子として設けられているので、それぞれ所望の値を任意に選択して、スイッチング駆動回路を構成することができる。また、図12に示すスイッチング駆動回路400は、図3に示したスイッチング駆動回路24と同一の素子を備えて構成される。但し、圧電スピーカ15の負端子およびスイッチング素子47の一方の端子が、グランドとは別の電圧源に接続されている。さらに、スイッチング駆動回路400は、スイッチング素子43を備えておらず、スイッチング素子43の代わりにダイオード48を備えている点が異なる。そして、スイッチング駆動回路400は、IC410の外部接続ピン30,31により外付けの圧電スピーカ15に接続されている。さらに、スイッチング駆動回路400のダイオード48、キャパシタ41、およびインダクタ42はIC410の外部に外付けの素子として設けられ、ダイオード48は外部接続ピン33によりIC410に接続され、キャパシタ41は外部接続ピン32,33によりIC410に接続され、インダクタ42は外部接続ピン34,35によりIC410に接続されている。つまり、スイッチング駆動回路200においては、フェーズ2,5でスイッチング素子44,45の電気的接続状態がオン状態になってできる回路のみがグランドに接続され、フェーズ3,4でスイッチング素子46,47の電気的接続状態がオン状態になってできる回路はグランドとは別の電圧源に接続されている。このスイッチング駆動回路200においても、上述した制御方法によって、圧電スピーカ15を低消費電力で駆動することができる。勿論、フェーズ2,5でスイッチング素子44,45の電気的接続状態がオン状態になってできる回路と、フェーズ3,4でスイッチング素子46,47の電気的接続状態がオン状態になってできる回路とを別々のグランドに接続することもできる。また、スイッチング駆動回路400においては、スイッチング駆動回路100と同様に、電源電圧VDDに対応するエネルギーを自動的にキャパシタ41に補充することができる。従って、キャパシタ41にエネルギーをチャージする際に、フェーズ1の実行を必要としないので、ゲートドライバ23は、スイッチング駆動回路400を構成するスイッチング素子の制御を簡潔に行うことができる。また、ゲートドライバ23をを構成する素子を少なくすることができるため、その分だけ回路サイズを小さくすることもできる。そして、ダイオード48、キャパシタ41、およびインダクタ42は、IC410の外部に外付けの素子として設けられているので、それぞれ所望の値を任意に選択して、スイッチング駆動回路を構成することができる。まとめ圧電スピーカ15等の容量性負荷に転送されたエネルギーを抵抗等でなるべく消費させずに、インダクタ42を介して用いて再びキャパシタ41にチャージして容量性負荷の駆動に再利用する。このため、電源電圧VDDからキャパシタ41に渡すエネルギーは、主に配線や各素子の抵抗等で消費されたエネルギーや圧電スピーカ15等の容量性負荷の運動エネルギー分だけで良く、容量性負荷にチャージされたエネルギーを無駄に消費することなく、容量性負荷を低消費電力で駆動することができる。さらに、スイッチング素子43の代わりにダイオード48を備えているので、電源電圧VDDに対応するエネルギーを自動的にキャパシタ41に補充することができる。従って、キャパシタ41にエネルギーをチャージする際に、フェーズ1の実行を必要としないので、ゲートドライバ23は、スイッチング駆動回路を構成するスイッチング素子の制御を簡潔に行うことができる。"