"立体構造のトランジスタを形成するためのアクティブ領域を備える半導体基板を提供する工程と、前記アクティブ領域に複数のトレンチを形成する工程と、前記複数のトレンチの各々の底面に不純物を注入する工程と、前記複数のトレンチの各々の底面を増速酸化することにより、前記複数のトレンチの各々に絶縁膜を形成する工程とを備える半導体装置の製造方法。前記絶縁膜を形成する工程では、前記半導体基板を熱酸化することにより、前記複数のトレンチの各々の間に存在する前記半導体基板の面上の領域にゲート絶縁膜を形成すると共に、前記熱酸化に伴う前記増速酸化を利用して、前記複数のトレンチの各々に前記絶縁膜を形成する請求項1に記載の半導体装置の製造方法。前記不純物を注入する工程における前記不純物のドーズ量は、前記絶縁膜を形成する工程で、前記絶縁膜の膜厚が前記ゲート絶縁膜の膜厚よりも厚く成長することが可能な量である請求項2に記載の半導体装置の製造方法。前記立体構造のトランジスタがNMOSである場合、前記不純物は、ヒ素またはリンである請求項1から3のいずれか一に記載の半導体装置の製造方法。立体構造のトランジスタを形成するためのアクティブ領域を備える半導体基板と、前記アクティブ領域に位置するトレンチと、前記トレンチの内部に存在する絶縁膜と、前記トレンチの底面の下層に前記絶縁膜に接触して存在する不純物層とを備える半導体装置。立体構造のトランジスタでは、図2に示すフィン1101,1102の各々の高さHがトランジスタの性能を左右する重要なパラメータの一つとなる。この高さHは、酸化膜170の膜厚で決まる。しかしながら、マスクパターンの疎密の具合によっては、酸化膜170の膜厚の制御が難しい。その一因には、膜厚がエッチバック量で決まることが挙げられる。所望する高さHを得ることができなかった場合、歩留まりが悪い。そこで、立体構造のトランジスタを備える半導体装置の製造にあたって、トレンチの内部に形成すべき絶縁膜の膜厚を容易に制御することができる技術が望まれている。以下、発明を実施するための形態で使用される符号を括弧内に付記し、課題を解決するための手段を説明する。この符号は、特許請求の範囲の記載と発明を実施するための形態の記載との対応関係を明らかにするために付加されたものである。この符号を特許請求の範囲に記載されている発明の技術的範囲の解釈に用いてはならない。本発明の半導体装置の製造方法は、立体構造のトランジスタTR1-TR3を形成するためのアクティブ領域ARを備える半導体基板2を提供する工程と、前記アクティブ領域に複数のトレンチ61-63を形成する工程と、前記複数のトレンチの各々の底面6Bに不純物を注入する工程と、前記複数のトレンチの各々の底面を増速酸化することにより、前記複数のトレンチの各々に絶縁膜7を形成する工程とを備える。本発明の半導体装置は、立体構造のトランジスタTR1-TR3を形成するためのアクティブ領域ARを備える半導体基板2と、前記アクティブ領域に位置するトレンチ61-63と、前記トレンチの内部に存在する絶縁膜7と、前記トレンチの底面6Bの下層に前記絶縁膜に接触して存在する不純物層8とを備える。本発明によれば、立体構造のトランジスタを備える半導体装置の製造にあたって、トレンチの内部に形成すべき絶縁膜の膜厚を容易に制御することができる。このことは、性能の向上を図った半導体装置の提供につながる。以下、本発明の実施の形態を図面に関連づけて説明する。以下の実施の形態において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。1.半導体装置の概略図3は、実施の形態に係る半導体装置1のレイアウトを例示する概略図である。半導体装置1は、複数個のトライゲートトランジスタを備える。トライゲートトランジスタは、立体構造のトランジスタの一例である。立体構造のトランジスタは、ダブルゲートトランジスタ、フィントランジスタその他これに準ずるトランジスタであってもよい。本実施の形態では、トライゲートトランジスタを単にトランジスタと呼ぶ。半導体装置1は、アクティブ領域ARを備える半導体基板2を有する。アクティブ領域ARは、複数のトランジスタを形成するための領域である。実際には、図3に示すアクティブ領域ARの他、多数のアクティブ領域が半導体基板2に存在する。アクティブ領域同士の間を電気的に絶縁するため、半導体装置1は、STI構造を持つ。そのため、アクティブ領域ARが他のアクティブ領域と隣接する部分には、素子分離領域LSTIが設けられている。この素子分離領域を便宜的にラージ素子分離領域と呼ぶ。図3は、ラージ素子分離領域LSTIがアクティブ領域ARの両側X軸方向に設けられている場合を例示している。2.半導体装置の構成例図4Aは、図3に示す半導体装置1の詳細な平面図である。半導体装置1は、3個のトランジスタTR1-TR3をアクティブ領域ARに備える。トランジスタTR1-TR3の各々は、NMOSトランジスタである。なお、トランジスタの個数は、一例であって、任意である。トランジスタTR1-TR3の構成例について説明する。トランジスタTR1-TR3は、3個のフィン31-33と、ゲート電極4とを備える。トランジスタTR1-TR3は、3個のフィン31-33で1つのゲート電極4を共有している。フィン31-33の各々は、X-Y平面にて、Y軸方向に延在した概ね長方形の形状を持つ。フィン31-33の各々は、ソース領域Sおよびドレイン領域Dをゲート電極4に隣接する位置に備える。ソース領域Sおよびドレイン領域Dは、高濃度のn型不純物がそれぞれ添加された領域である。また、フィン31-33は、X軸方向に等間隔でそれぞれ離間している。なお、フィン31-33の各々の幅Wは、いわゆる電界集中効果を得ることができる程度の幅であることが望ましい。それは、サブスレッショルド電流を最小限度に留めるためである。ゲート電極4は、例えば、ポリシリコンpoly-Siで形成されている。ゲート電極4は、XーY平面にて、X軸方向に延在した概ね長方形の形状を持つ。ゲート電極4は、フィン31-33に対して垂直である。半導体装置1は、アクティブ領域ARにもSTI構造を持つ。それは、アクティブ領域ARでトランジスタTR1-TR3をそれぞれ電気的に絶縁するためである。そこで、4つの素子分離領域51-54がアクティブ領域ARに設けられている。4つの素子分離領域51-54のうち、2つの素子分離領域51および52が、フィン31および32の間と、フィン32および33の間とにそれぞれ設けられている。残りの2つの素子分離領域53および54が、トランジスタTR31およびラージ素子分離領域LSTIの間と、トランジスタTR33およびラージ素子分離領域LSTIの間とにそれぞれ設けられている。本実施の形態では、素子分離領域53および54の各々の幅X軸方向は、素子分離領域51および52の各々の幅より若干広い。素子分離領域51-54の各々の幅は、トランジスタTR1-TR3のレイアウト設計に基づいて、種々の形態を採ることができる。基本的に、素子分離領域51-54の数は、トランジスタの個数、即ちフィンの個数よりも1つ多い。図4Bは、図4AのY-Y線における半導体装置1の断面図である。半導体装置1は、4つのトレンチ61-64を半導体基板2の上面側Z軸の正方向側に備える。半導体基板2は、具体的には、p型シリコンSi基板である。トレンチ61-64は、アクティブ領域ARの素子分離領域51-54にそれぞれ位置しており、その形状が図4AのY-Y線から見て概ね長方形である。トレンチ61-64は、素子分離領域51-54を形成するためにある。したがって、トレンチ61-64の各々の幅X軸方向は、素子分離領域51-54の幅と同じである。トレンチ61-64の各々の底面6Bの面積X-Y平面は、素子分離領域51-54の各々の面積と同じである。半導体装置1は、トレンチ61-64の各々の内部に存在する酸化膜SiO27を更に備える。酸化膜7は、絶縁膜の一例である。酸化膜7は、増速酸化によって形成されている。増速酸化は、高濃度の不純物がシリコン基板にイオン注入された場合、その領域の熱酸化が他の領域よりも早く進む現象である。高濃度の不純物がイオン注入された領域の酸化膜の膜厚は、他の領域のものよりも厚くなる。その上、イオン注入による増速酸化は、酸化膜の膜厚を制御しやすいという利点を持つ。それは、注入すべき不純物のドーズ量に応じて、その膜厚の成長の度合いが決まるためである。この他、高濃度の不純物を所望する領域に選択的に注入しやすいことも挙げられる。NMOSトランジスタをシリコン基板に形成する場合、高濃度の不純物は、ヒ素AsまたはリンPであることが望ましい。より望ましくは、高濃度の不純物は、ヒ素である。それは、ヒ素とリンを比較した場合、ヒ素の方が増速酸化の速度が速いためである。したがって、ヒ素の方がより低濃度で厚い酸化膜を得やすい。本実施の形態では、ヒ素およびリンのうち、ヒ素がトレンチ61-64の各々の底面6Bにイオン注入される。イオン注入後、半導体基板2は、熱酸化される。熱酸化により、ゲート絶縁膜9が形成される。ゲート絶縁膜9は、酸化膜であって、フィン31-33のシリコンが酸化したものである。半導体基板2の熱酸化は、トレンチ61-64の各々の底面6Bの増速酸化を促す。そのため、ゲート絶縁膜9の形成と共に、トレンチ61-64の各々の内部にも酸化膜7が形成される。酸化膜7も、半導体基板2であるシリコン自身の酸化膜である。しかしながら、酸化膜7は、イオン注入された不純物に起因した増速酸化により成長する。そのため、酸化膜7の膜厚D1は、ゲート絶縁膜9の膜厚D2よりも厚い。ここで、酸化膜7の膜厚D1について説明する。フィン31-33は、それぞれ高さH1を持つp型シリコンである。その高さH1は、トランジスタTR1-TR3の性能を左右するパラメータの一つである。所望する高さH1を得たい場合、主に、以下の二つのパラメータを制御する必要がある。一つ目は、トレンチ61-64の各々の深さDPである。二つ目は、酸化膜7の膜厚D1である。基本的に、酸化膜7の膜厚D1は、イオン注入すべき不純物のドーズ量に大きく依存する。増速酸化を促すためには、不純物のドーズ量は、ヒ素およびリン共に、概ね1015cm-2程度であることが望ましい。このドーズ量の場合、酸化膜7は、ゲート絶縁膜9の膜厚D2の5倍程度にまで成長する。本実施の形態では、増速酸化による酸化膜7の成長の度合いを鑑みて、トレンチ61-64の各々の深さDPは、概ね500Å±100Åオングストローム:1Å=0.1nm程度である。不純物のイオン注入の結果、ヒ素の不純物層8が、トレンチ61-64の各々の底面6Bの下層に且つ酸化膜7に接触して形成される。本実施の形態では、不純物層8の膜厚D3は、ゲート絶縁膜9の膜厚D2よりも若干厚い程度である。この膜厚D3は、不純物のドーズ量に加え不純物の注入エネルギーにも因るが、特に限定されるものではない。当然ながら、リンがイオン注入された場合、リンの不純物層8が形成される。ゲート電極4は、ゲート絶縁膜9を介して、フィン31-33の各々の三面を挟み込んでいる。ここで言う三面とは、フィン31-33の各々の上面3Tと、2つの側面3SLおよび3SRである。半導体装置1の基本的な動作は、以下の通りである。ここでは、トランジスタTR1-TR3の各々がオフ状態からオン状態に切り替わる場合を例に挙げる。ゲート電極4に閾値電圧Vth以上のゲート電圧Vg>Vthが印加される。これと共に、フィン31-33の各々のドレイン領域側に、ドレイン電圧が印加される。このとき、ドレイン電流がフィン31-33の各々のドレイン領域Dからソース領域Sへ流れる。即ち、トランジスタTR1-TR3の各々は、オフ状態からオン状態に切り替わる。3.半導体装置の製造方法半導体装置1の製造方法は、第1工程から第7工程を備える。以下、工程順に説明する。第1工程図5は、第1工程での半導体装置1を例示する外観図である。第1工程では、半導体基板2を提供する。半導体基板2は、アクティブ領域ARを備えている。第2工程図6Aは、第2工程での半導体装置1の平面図である。図6Bは、図6AのY-Y線における半導体装置1の断面図である。第2工程では、アクティブ領域ARが他のアクティブ領域と隣接する部分にラージ素子分離領域LSTIを形成する。具体的には、先ず、ドライエッチングにより、アクティブ領域ARが他のアクティブ領域と隣接する部分にトレンチを形成する。本実施の形態では、2つのトレンチを形成する場合が例示されている。トレンチの深さは、トレンチ61-64の各々の深さDPよりも十分に深い。次いで、形成した2つのトレンチの各々に酸化膜を埋め込む。この酸化膜の埋め込みには、例えば、CVDが用いられる。第3工程図7Aは、第3工程での半導体装置1の平面図である。図7Bは、図7AのY-Y線における半導体装置1の断面図である。第3工程では、マスクパターンに従い、アクティブ領域ARでフィン31-33を形成すべき箇所にフォトレジストPRを塗布する。半導体基板2の面上の領域A31-A33が、形成すべきフィン31-33の各々の上面3Tに対応する。更に、ラージ素子分離領域LSTIにもフォトレジストPRを塗布する。フォトレジストPRの塗布には、リソグラフィが用いられる。なお、フォトレジストPRの未塗布の領域が形成すべき素子分離領域51-54である。Y軸方向に延在する素子分離領域51-54は、X軸方向に対して平行に且つ等間隔に離間している。第4工程図8Aは、第4工程での半導体装置1の平面図である。図8Bは、図8AのY-Y線における半導体装置1の断面図である。第4工程では、ドライエッチングを用いて、形成すべき素子分離領域51-54にトレンチ61-64をそれぞれ形成する。その際に、トレンチ61-64を、X軸方向に沿って等間隔に離間して形成する。上述したように、トレンチ51-54の各々の深さDPは、概ね500Å±100Å程度である。第5工程図9Aは、第5工程での半導体装置1の平面図である。図9Bは、図9AのY-Y線における半導体装置1の断面図である。第5工程では、イオン注入法を用いて、トレンチ61-64の各々の底面6Bに高濃度のヒ素をイオン注入する。ヒ素のドーズ量は、後の第6工程で、酸化膜7の膜厚D1がゲート絶縁膜9の膜厚D2よりも厚く成長することができる量である。上述したように、ヒ素のドーズ量は、望ましくは1015cm-2程度である。ヒ素のイオン注入の結果、不純物層8がトレンチ61-64の各々の底面6Bの下層に形成される。第6工程図10Aは、第6工程での半導体装置1の平面図である。図10Bは、図10AのY-Y線における半導体装置1の断面図である。第6工程では、トレンチ61-64の各々の底面6Bを増速酸化することにより、トレンチ61-64の各々に酸化膜7を形成する。具体的には、先ず、フォトレジストPRを除去する。次いで、半導体基板2を熱酸化することにより、領域A31-A33の各々にゲート絶縁膜9を形成する。換言すれば、フィン31-33の各々の上面3Tにゲート絶縁膜9を形成する。領域A31-A33は、図10Aおよび10Bに示すとおり、トレンチ31-34の各々の間に存在している。また、熱酸化に伴う増速酸化を利用して、ゲート絶縁膜9の形成と共に、トレンチ61-64の各々に酸化膜7を形成する。酸化膜7の形成の結果、高さHをそれぞれ持つフィン31-33が形成される。なお、半導体基板2の熱酸化により、トレンチ61-64の各々の側面3SLおよび3SRにも、ゲート絶縁膜9が形成される。第7工程図11Aは、第7工程での半導体装置1の平面図である。図11Bは、図11AのY-Y線における半導体装置1の断面図である。第7工程では、Y軸方向に延在するゲート電極4をゲート絶縁膜9上に形成する。次いで、フィン31-33のゲート電極4以外の部分に形成されたゲート絶縁膜9を除去する。次いで、イオン注入法を用いて、高純度のn型不純物例えば、リンを、フィン31-33の各々の形成すべきソース領域Sおよびドレイン領域Dに注入する。このn型不純物の平均飛程距離は、40Å程度である。その後、半導体基板2を例えばアニールすることにより、立体構造のNMOSトランジスタTR1-TR3が形成される。本実施の形態によれば、以下の顕著な効果を得ることができる。第1に、酸化膜7の膜厚D1を容易かつ精密に制御することができる。本実施の形態では、トレンチ61-64の各々の底面6Bに高濃度の不純物をイオン注入することにより、酸化膜7が増速酸化によって形成される。取り分け、イオン注入を用いるので、マスクパターンの疎密の具合に左右されることなく、所望する高さHを持つフィン31-33を容易に形成することができる。したがって、本製造方法によって提供された立体構造のトランジスタを備える半導体装置1は、サブスレッショルド電流の抑制に加え消費電力の削減を図ることができる。第2に、酸化膜7の結晶欠陥に起因したNMOSトランジスタTR1-TR3の駆動能力の低下を防止することができる。図2に示す一般的な半導体装置100の場合、トレンチ160の内部での圧縮応力によって酸化膜170の結晶に歪みが発生しやすい。これは、酸化膜170をトレンチ160に埋め込むという、製造プロセスに起因する。その結果、トランジスタの駆動能力が低下する恐れがある。本実施の形態では、増速酸化により酸化膜7が成長する。そのため、トレンチ61-64の各々の内部で圧縮応力が発生しにくい。本発明は、その要旨を逸脱しない範囲内で種々の変更が可能である。例えば、ラージ素子分離領域LSTIを本実施の形態よりも浅く形成する場合がある。この場合、第2工程で形成したトレンチの底面に高濃度のヒ素またはリンをイオン注入することにより、ラージ素子分離領域LSTIを形成することができる。この他、例えば、第5工程で好適な高濃度の不純物を用いることにより、PPositiveChannelMOSトランジスタを形成することもできる。"