基板と、同一の前記基板上に設けられたNチャネル型MISトランジスタおよびPチャネル型MISトランジスタと、を備え、前記Nチャネル型MISトランジスタおよび前記Pチャネル型MISトランジスタは、Hfを含む高誘電率ゲート絶縁膜と、前記高誘電率ゲート絶縁膜上に設けられたゲート電極と、を有しており、前記Nチャネル型MISトランジスタは、前記基板と前記高誘電率ゲート絶縁膜との間に、第1仕事関数調整用元素を含有するシリコン酸化膜またはシリコン酸窒化膜を有しており、かつ、前記Pチャネル型MISトランジスタは、前記高誘電率ゲート絶縁膜と前記ゲート電極の間に、前記Nチャネル型MISトランジスタと同じ第1仕事関数調整用元素を含有するシリコン酸化膜またはシリコン酸窒化膜を有する、半導体装置。請求項1に記載の半導体装置において、前記第1仕事関数調整用元素はLa、Y、Mgからなる群から選択される少なくとも一種を含む、半導体装置。基板と、前記基板上に設けられたPチャネル型MISトランジスタ、を備え、前記Pチャネル型MISトランジスタは、Hfを含む高誘電率ゲート絶縁膜と、前記高誘電率ゲート絶縁膜上に設けられたゲート電極と、を有しており、前記Pチャネル型MISトランジスタは、前記高誘電率ゲート絶縁膜と前記ゲート電極との間に、La、Y、Mgからなる群から選択される少なくとも一種を含む第1仕事関数調整用元素を含有するシリコン酸化膜またはシリコン酸窒化膜を有する、半導体装置。請求項1から3のいずれか1項に記載の請求項において、前記高誘電率ゲート絶縁膜は、前記第1仕事関数調整用元素の拡散を抑制する元素を含む、半導体装置。基板と、同一の前記基板上に設けられたNチャネル型MISトランジスタおよびPチャネル型MISトランジスタと、を備え、前記Nチャネル型MISトランジスタおよび前記Pチャネル型MISトランジスタは、Hfを含む高誘電率ゲート絶縁膜と、前記高誘電率ゲート絶縁膜上に設けられたゲート電極と、を有しており、前記Pチャネル型MISトランジスタは、前記基板と前記高誘電率ゲート絶縁膜との間に、第2仕事関数調整用元素を含有するシリコン酸化膜またはシリコン酸窒化膜を有しており、かつ、前記Nチャネル型MISトランジスタは、前記高誘電率ゲート絶縁膜と前記ゲート電極の間に、前記Pチャネル型MISトランジスタと同じ第2仕事関数調整用元素を含有するシリコン酸化膜またはシリコン酸窒化膜を有する、半導体装置。請求項5に記載の半導体装置において、前記第2仕事関数調整用元素はAlを含む、半導体装置。請求項5または6に記載の請求項において、前記高誘電率ゲート絶縁膜は、前記第2仕事関数調整用元素の拡散を抑制する元素を含む、半導体装置。請求項4または7に記載の半導体装置において、拡散を抑制する前記元素は窒素である、半導体装置。請求項1から8のいずれか1項に記載の半導体装置において、前記高誘電率ゲート絶縁膜はHfSiON膜またはHfON膜である、半導体装置。請求項1から9のいずれか1項に記載の半導体装置において、前記ゲート電極がTiN層を有する、半導体装置。Nチャネル領域およびPチャネル領域を有する基板上のうち、前記Nチャネル領域上に、第1仕事関数調整用元素を含有するシリコン酸化膜またはシリコン酸窒化膜、Hfを含む高誘電率ゲート絶縁膜、及びゲート電極を形成するとともに、前記基板上のうち、前記Pチャネル領域上に、Hfを含む高誘電率ゲート絶縁膜、前記Nチャネル領域と同じ第1仕事関数調整用元素を含有するシリコン酸化膜またはシリコン酸窒化膜、及びゲート電極を形成する工程を含む、半導体装置の製造方法。請求項11に記載の半導体装置の製造方法において、前記工程は、前記Nチャネル領域および前記Pチャネル領域を有する前記基板上のうち、前記Nチャネル領域上に前記第1仕事関数調整用元素を含有するシリコン酸化膜またはシリコン酸窒化膜を形成する工程と、前記Nチャネル領域上かつ前記Pチャネル領域上に、前記Hfを含む高誘電率ゲート絶縁膜を形成する工程と、前記Pチャネル領域上の前記高誘電率ゲート絶縁膜上に、前記Nチャネル領域と同じ前記第1仕事関数調整用元素を含有するシリコン酸化膜またはシリコン酸窒化膜を形成する工程と、Nチャネル領域上かつPチャネル領域上に、前記ゲート電極を形成する工程と、を含む、半導体装置の製造方法。請求項11に記載の半導体装置の製造方法において、前記工程は、前記Nチャネル領域および前記Pチャネル領域を有する前記基板上のうち、前記Nチャネル領域上かつ前記Pチャネル領域上に、シリコン酸化膜またはシリコン酸窒化膜を形成する工程と、前記Nチャネル領域上かつ前記Pチャネル領域上に、高誘電率ゲート絶縁膜を形成する工程と、レジストパターンを用いて、前記Pチャネル領域の前記高誘電率ゲート絶縁膜に選択的に、前記第1仕事関数調整用元素の拡散を抑制する元素を選択的に導入する工程と、前記Nチャネル領域および前記Pチャネル領域の前記高誘電率ゲート絶縁膜上に、前記第1仕事関数調整用元素を含有する膜を形成する工程と、前記Pチャネル領域の前記第1仕事関数調整用元素を含有する前記膜上に、前記シリコン酸化膜または前記シリコン酸窒化膜を形成する工程と、熱処理を行う工程と、前記Nチャネル領域上および前記Pチャネル領域上にゲート電極を形成する工程と、を含む、半導体装置の製造方法。請求項11から13のいずれか1項に記載の半導体装置の製造方法において、前記第1仕事関数調整用元素はLa、Y、Mgからなる群から選択される少なくとも一種を含む、半導体装置の製造方法。Nチャネル領域およびPチャネル領域を有する基板上のうち、前記Pチャネル領域上に、第2仕事関数調整用元素を含有するシリコン酸化膜またはシリコン酸窒化膜、Hfを含む高誘電率ゲート絶縁膜、及びゲート電極を形成するとともに、前記基板上のうち、前記Nチャネル領域上に、Hfを含む高誘電率ゲート絶縁膜、前記Pチャネル領域と同じ第2仕事関数調整用元素を含有するシリコン酸化膜またはシリコン酸窒化膜、及びゲート電極を形成する工程を含む、半導体装置の製造方法。請求項15に記載の半導体装置の製造方法において、前記工程は、前記Nチャネル領域および前記Pチャネル領域を有する前記基板上のうち、前記Pチャネル領域上に前記第2仕事関数調整用元素を含有するシリコン酸化膜またはシリコン酸窒化膜を形成する工程と、前記Nチャネル領域上かつ前記Pチャネル領域上に、前記Hfを含む高誘電率ゲート絶縁膜を形成する工程と、前記Nチャネル領域上の前記高誘電率ゲート絶縁膜上に、前記Pチャネル領域と同じ前記第2仕事関数調整用元素を含有するシリコン酸化膜またはシリコン酸窒化膜を形成する工程と、Nチャネル領域上かつPチャネル領域上に、前記ゲート電極を形成する工程と、を含む、半導体装置の製造方法。請求項15に記載の半導体装置の製造方法において、前記工程は、前記Nチャネル領域および前記Pチャネル領域を有する前記基板上のうち、前記Nチャネル領域上かつ前記Pチャネル領域上に、シリコン酸化膜またはシリコン酸窒化膜を形成する工程と、前記Nチャネル領域上かつ前記Pチャネル領域上に、高誘電率ゲート絶縁膜を形成する工程と、レジストパターンを用いて、前記Nチャネル領域の前記高誘電率ゲート絶縁膜に選択的に、前記第2仕事関数調整用元素の拡散を抑制する元素を選択的に導入する工程と、前記Nチャネル領域および前記Pチャネル領域の前記高誘電率ゲート絶縁膜上に、前記第2仕事関数調整用元素を含有する膜を形成する工程と、前記Nチャネル領域の前記第2仕事関数調整用元素を含有する前記膜上に、前記シリコン酸化膜または前記シリコン酸窒化膜を形成する工程と、熱処理を行う工程と、前記Nチャネル領域上および前記Pチャネル領域上にゲート電極を形成する工程と、を含む、半導体装置の製造方法。請求項15から17のいずれか1項に記載の半導体装置の製造方法において、前記第2仕事関数調整用元素はAlを含む、半導体装置の製造方法。請求項13または17に記載の半導体装置の製造方法において、拡散を抑制する前記元素は窒素である、半導体装置の製造方法。請求項11から19のいずれか1項に記載の半導体装置の製造方法において、前記高誘電率ゲート絶縁膜はHfSiON膜またはHfON膜である、半導体装置の製造方法。請求項11から20のいずれか1項に記載の半導体装置の製造方法において、前記ゲート電極がTiN層を有する、半導体装置の製造方法。請求項13または17に記載の半導体装置の製造方法において、拡散を抑制する前記元素を選択的に導入する前記工程は、プラズマ照射またはイオン注入により行う、半導体装置の製造方法。非特許文献1には、P型MOSFETにおいて、ゲート電極とゲート絶縁膜との界面にキャップ膜アルミ酸化膜を導入することにより、Vthを低減できることが記載されている。このような技術思想を利用して、同一の基板上のNMOS領域とPMOS領域とでVthを作り分けるには、NMOS領域ではランタン酸化膜キャップ膜を選択的に導入し、且つPMOS領域ではアルミ酸化膜キャップ膜を選択的に導入することが必要となる。すなわち、両領域の仕事関数調整用元素種を合わせて2種以上用いる必要がでてくる。しかしながら、このような製造プロセスは煩雑化するため、生産性が低下することがあり得る。また、非特許文献1に記載のP型MOSFETにおいては、TiN電極とHigh-kゲート絶縁膜との間に、通常PMOSで用いられる仕事関数調整用元素Alの酸化膜を導入することにより、実効仕事関数は増加しているものの、その増加量には改善の余地があった。また、特許文献1に記載の技術は、半導体基板の界面に形成されるショットキーバリアハイトを制御するには有効であるが、当該ショットキーバリアとHigh-kゲート絶縁膜上のゲート電極の実効仕事関数とでは決定機構がまったく異なる。つまり、ショットキーバリアハイトを制御する技術を、実効仕事関数を制御する技術に適用することは困難である。本発明者らが検討した結果、NMOS領域とPMOS領域とで同種の仕事関数調整用元素を用い、かつ、仕事関数調整用元素含有膜の積層順番を適切に制御することにより、NMOS領域とPMOS領域とでVthが作り分けられることが判明した。検討の結果、以下の構成のものが好適であることを見出した。すなわち、本発明によれば、基板と、同一の前記基板上に設けられたNチャネル型MISトランジスタおよびPチャネル型MISトランジスタと、を備え、前記Nチャネル型MISトランジスタおよび前記Pチャネル型MISトランジスタは、Hfを含む高誘電率ゲート絶縁膜と、前記高誘電率ゲート絶縁膜上に設けられたゲート電極と、を有しており、前記Nチャネル型MISトランジスタは、前記基板と前記高誘電率ゲート絶縁膜との間に、第1仕事関数調整用元素を含有するシリコン酸化膜またはシリコン酸窒化膜を有しており、かつ、前記Pチャネル型MISトランジスタは、前記高誘電率ゲート絶縁膜と前記ゲート電極の間に、前記Nチャネル型MISトランジスタと同じ第1仕事関数調整用元素を含有するシリコン酸化膜またはシリコン酸窒化膜を有する、半導体装置が提供される。また、本発明によれば、基板と、同一の前記基板上に設けられたNチャネル型MISトランジスタおよびPチャネル型MISトランジスタと、を備え、前記Nチャネル型MISトランジスタおよび前記Pチャネル型MISトランジスタは、Hfを含む高誘電率ゲート絶縁膜と、前記高誘電率ゲート絶縁膜上に設けられたゲート電極と、を有しており、前記Pチャネル型MISトランジスタは、前記基板と前記高誘電率ゲート絶縁膜との間に、第2仕事関数調整用元素を含有するシリコン酸化膜またはシリコン酸窒化膜を有しており、かつ、前記Nチャネル型MISトランジスタは、前記高誘電率ゲート絶縁膜と前記ゲート電極の間に、前記Pチャネル型MISトランジスタと同じ第2仕事関数調整用元素を含有するシリコン酸化膜またはシリコン酸窒化膜を有する、半導体装置が提供される。また、本発明によれば、Nチャネル領域およびPチャネル領域を有する基板上のうち、前記Nチャネル領域上に、第1仕事関数調整用元素を含有するシリコン酸化膜またはシリコン酸窒化膜、Hfを含む高誘電率ゲート絶縁膜、及びゲート電極を形成するとともに、前記基板上のうち、前記Pチャネル領域上に、Hfを含む高誘電率ゲート絶縁膜、前記Nチャネル領域と同じ第1仕事関数調整用元素を含有するシリコン酸化膜またはシリコン酸窒化膜、及びゲート電極を形成する工程を含む、半導体装置の製造方法が提供される。また、本発明によれば、Nチャネル領域およびPチャネル領域を有する基板上のうち、前記Pチャネル領域上に、第2仕事関数調整用元素を含有するシリコン酸化膜またはシリコン酸窒化膜、Hfを含む高誘電率ゲート絶縁膜、及びゲート電極を形成するとともに、前記基板上のうち、前記Nチャネル領域上に、Hfを含む高誘電率ゲート絶縁膜、前記Pチャネル領域と同じ第2仕事関数調整用元素を含有するシリコン酸化膜またはシリコン酸窒化膜、及びゲート電極を形成する工程を含む、半導体装置の製造方法が提供される。以上によれば、Nチャネル領域とPチャネル領域とで同種の仕事関数調整用元素が用いられる。すなわち、第1に、通常nチャネル型MISトランジスタに用いられる第1仕事関数調整用元素がPチャネル領域で用いられる。第2に、通常Pチャネル型MISトランジスタに用いられる第2仕事関数調整用元素がNチャネル領域で用いられる。このため、Nチャネル領域とPチャネル領域とで異なる仕事関数調整用元素を用いる場合と比較して、製造プロセスが簡略になり、生産性が向上することになる。また、さらに検討した結果、pチャネル型MISトランジスタにおいて、高誘電率ゲート絶縁膜とゲート電極の間に、通常nチャネル型MISトランジスタに用いられる仕事関数調整用元素を含有するシリコン酸化膜またはシリコン酸窒化膜を形成することにより、Al等の従来のPMOS用仕事関数調整用元素と比較して、実効仕事関数を増加させることができ、低Vthのpチャネル型MISトランジスタが得られることが判明した。検討の結果、以下の構成のものが好適であることを見出した。すなわち、本発明によれば、基板と、前記基板上に設けられたPチャネル型MISトランジスタ、を備え、前記Pチャネル型MISトランジスタは、Hfを含む高誘電率ゲート絶縁膜と、前記高誘電率ゲート絶縁膜上に設けられたゲート電極と、を有しており、前記Pチャネル型MISトランジスタは、前記高誘電率ゲート絶縁膜と前記ゲート電極との間に、La、Y、Mgからなる群から選択される少なくとも一種を含む仕事関数調整用元素を含有するシリコン酸化膜またはシリコン酸窒化膜を有する、半導体装置が提供される。本発明によれば、生産性に優れた半導体装置およびその製造方法が提供される。以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。<第1の実施の形態>まず、第1の実施の形態の半導体装置について説明する。図8は、第1の実施の形態の半導体装置の断面図を示す。本図は、MOSFETのチャネル長方向の断面図を示している。本実施の形態の半導体装置100は、基板シリコン基板101と、同一のシリコン基板101上に設けられたNチャネル型MISトランジスタN型トランジスタ200およびPチャネル型MISトランジスタP型トランジスタ202と、を備える。N型トランジスタ200およびP型トランジスタ202は、Hfを含む高誘電率ゲート絶縁膜108と、高誘電率ゲート絶縁膜108上に設けられたゲート電極TiN膜110と、を共通して有している。N型トランジスタ200は、シリコン基板101と高誘電率ゲート絶縁膜108との間に、第1仕事関数調整用元素を含有するシリコン酸化膜またはシリコン酸窒化膜La添加SiO2膜109aを有している。一方、P型トランジスタ202は、高誘電率ゲート絶縁膜108とゲート電極TiN膜110の間に、N型トランジスタ200と同じ第1仕事関数調整用元素を含有するシリコン酸化膜またはシリコン酸窒化膜La添加SiO2膜109bを有する。つまり、本実施の形態の半導体装置100において、P型トランジスタ202は、高誘電率ゲート絶縁膜108とゲート電極TiN膜110との間に、La、Y、Mgからなる群から選択される少なくとも一種を含む第1仕事関数調整用元素を含有するシリコン酸化膜またはシリコン酸窒化膜La添加SiO2膜109bを有する。本実施の形態においては、Pチャネル領域104とNチャネル領域105とには、同種かつ1個の第1仕事関数調整用元素が使用されている。半導体装置100は、シリコン基板101と、シリコン基板101表面に形成された素子分離領域102と、素子分離領域102により分離されたP型チャネル領域104およびN型チャネル領域105と、シリコン基板101のP型チャネル領域104上およびN型チャネル領域105上にそれぞれ形成されたP型トランジスタ202MISFETおよびN型トランジスタ200MISFETとを含む。P型トランジスタ202は、シリコン基板101上に形成されたHfを含む高誘電率ゲート絶縁膜108と、高誘電率ゲート絶縁膜108上に形成されたLa添加SiO2膜109bと、La添加SiO2膜109b上に形成されたメタルゲート電極であるTiN膜110と、を有する。P型トランジスタ202は、さらに、TiN膜110上に形成されたSi膜111と、Si膜111上に形成されたシリサイド層120と、ゲート電極の側方に形成されたオフセットスペーサ118およびサイドウォールスペーサ119と、シリコン基板101表面に形成されたP型ソースドレイン拡散層113、P型エクステンション拡散層115、およびP型ソースドレイン拡散層113表面に形成されたシリサイド膜120とを含む。N型トランジスタ200は、シリコン基板101上に形成されたLa添加SiO2膜109aと、La添加SiO2膜109a上に形成された高誘電率ゲート絶縁膜108と、高誘電率ゲート絶縁膜108上に形成されたメタルゲート電極であるTiN膜110と、を有する。N型トランジスタ200は、さらに、TiN膜110上に形成されたSi膜111と、Si膜111上に形成されたシリサイド層120と、ゲート電極の側方に形成されたオフセットスペーサ118およびサイドウォールスペーサ119と、シリコン基板101表面に形成されたN型ソースドレイン拡散層114、N型エクステンション拡散層116、およびN型ソースドレイン拡散層114表面に形成されたシリサイド膜120とを含む。本実施の形態において、高誘電率ゲート絶縁膜108は、HfSiONまたはHfONにより構成することができる。オフセットスペーサ118およびサイドウォールスペーサ119は、それぞれシリコン酸化膜およびシリコン窒化膜により構成される。また、N型トランジスタ200のシリコン基板101と高誘電率ゲート絶縁膜108との間には、仕事関数調整用元素を含有するシリコン酸化膜またはシリコン酸窒化膜La添加SiO2膜109bが設けられている。仕事関数調整用元素としては、La、Y、およびMgのいずれかとすることができる。これらの仕事関数調整用元素は、通常、N型トランジスタ200の実効仕事関数を低減する。本実施の形態では、Laを用いている。一方、P型トランジスタ202の高誘電率ゲート絶縁膜108とTiN膜110の間には、N型トランジスタ200の仕事関数調整用元素と同一種類の仕事関数調整用元素を含有するシリコン酸化膜またはシリコン酸窒化膜La添加SiO2膜109bが設けられている。本実施の形態において、仕事関数調整用元素としては、La、Y、およびMgのいずれかとすることができる。本実施の形態では、Laを用いている。ここで、本発明者が検討した結果、仕事関数調整用元素の導入位置や存在状態を適宜選択することにより、N型トランジスタ200用の仕事関数調整用元素を用いて、通常P型トランジスタ202に用いるAlと比較して、P型トランジスタ202の実効仕事関数の変調幅を増大させることができることが判明した。すなわち、N型トランジスタ200用の仕事関数調整用元素を、P型トランジスタ202の高誘電率ゲート絶縁膜108とTiN膜110との間に導入すること、かつシリコン酸化膜やシリコン酸窒化膜に元素単体として導入することにより、本実施の形態において、P型トランジスタ202の実効仕事関数の変調幅を、従来のAlによる実効仕事関数増加量に比べて増大させることができる。次に、第1の実施の形態の製造方法について説明する。図1~図7は第1の実施形態の半導体装置の製造方法を説明するための断面図であり、MOSFETのチャネル長方向の断面図を示している。本実施の形態の半導体装置の製造方法は、Nチャネル領域105およびPチャネル領域104を有する基板シリコン基板101上のうち、Nチャネル領域105上に、第1仕事関数調整用元素を含有するシリコン酸化膜またはシリコン酸窒化膜La添加SiO2膜109a、Hfを含む高誘電率ゲート絶縁膜108、及びゲート電極TiN膜110を形成するとともに、基板上のうち、Pチャネル領域104上に、Hfを含む高誘電率ゲート絶縁膜108、Nチャネル領域と同じ第1仕事関数調整用元素を含有するシリコン酸化膜またはシリコン酸窒化膜La添加SiO2膜109b、及びゲート電極TiN膜110を形成する工程を含む、すなわち、まず、Nチャネル領域105およびPチャネル領域104を有する基板シリコン基板101のうち、Nチャネル領域105上に第1仕事関数調整用元素を含有するシリコン酸化膜またはシリコン酸窒化膜を形成する。次いで、Nチャネル領域105上及びPチャネル領域104上に、Hfを含む高誘電率ゲート絶縁膜108を形成する。次いで、Pチャネル領域104上の高誘電率ゲート絶縁膜108上に、Nチャネル領域105と同じ第1仕事関数調整用元素を含有するシリコン酸化膜またはシリコン酸窒化膜を形成する。次いで、Nチャネル領域105上及びPチャネル領域104上に、それぞれゲート電極TiN膜110を形成する。また、半導体装置の製造方法は、Pチャネル領域104上の高誘電率ゲート絶縁膜108上に、La、Y、Mgからなる群から選択される少なくとも一種を含む仕事関数調整用元素を含有する膜およびシリコン酸化膜またはシリコン酸窒化膜を形成する工程を含む。まず、図1に示すように、周知の方法により、シリコン基板101上に、STIShallowTrenchIsolation構造の素子分離領域102を形成する。続いて、素子分離領域102の間に形成される素子領域のシリコン基板101の表面に犠牲酸化膜103を成長させる。続いて、Nチャネル領域105に対してはボロンを注入し、Pチャネル領域104に対してはリンまたはヒ素をイオン注入する。このイオン注入により、犠牲酸化膜103を介してシリコン基板101の表面近傍にイオンが注入される。続いて、例えばNH4F水溶液または希フッ酸を用いて、犠牲酸化膜103を除去する。続いて、図2に示すように、Nチャネル領域105上に選択的に、シリコン酸化膜ケミカルSiO2膜またはシリコン酸窒化膜SiON膜を形成する。本実施の形態では、シリコン酸化膜である。シリコン酸化膜は、熱酸化により形成することができる。続いて、CVDChemicalVaporDeposition法またはPVDPhysicalVaporDeposition法を用いて、このシリコン酸化膜上に、NMOS用の仕事関数調整用元素を含む金属膜を形成する。本実施の形態では、金属膜として、La2O3ランタン酸化膜を用いる。引き続き、この金属膜に対して熱処理を行う。これにより、仕事関数調整用元素をシリコン酸化膜中に拡散させる。このようにして、Nチャネル領域105のシリコン基板101上に、La添加SiO2膜109aを形成する。この後、余剰のLa2O3を除去する。ここで、本実施の形態ではシリコン酸化膜に代えて、シリコン酸窒化膜を用いてもよい。シリコン酸窒化膜は、たとえば、ケミカルSiO2膜を形成する工程と、当該ケミカルSiO2膜を窒化たとえばプラズマ窒化する工程と、窒化したケミカルSiO2膜を酸化たとえば酸素アニール酸化する工程と、により形成することができる。これにより、Nチャネル領域105のシリコン基板101上に、La添加シリコン酸窒化膜を形成できる。続いて、MOCVDMetalOrganicChemicalVaporDeposition法を用いて、シリコン基板101の全面に、不図示のHfSiO膜ハフニウム珪酸化膜を全面に形成する。引き続き、該HfSiO膜に対して、窒素雰囲気中でプラズマ処理を行った後、熱処理を行う。これにより、図3に示すように、HfSiO膜を、HfSiON膜;ハフニウム珪酸窒化膜108に改質して、高誘電率ゲート絶縁膜108を構成する。ここで、高誘電率ゲート絶縁膜108上に不図示のレジストパターンを形成して、Pチャネル領域104側の高誘電率ゲート絶縁膜108に窒素プラズマ照射もしくは窒素イオン注入などによって窒素添加を行ってもよい。これにより、Pチャネル領域104側の高誘電率ゲート絶縁膜108の窒素濃度を、Nチャネル領域105と比較して高くすることができる。その後、レジストを剥離する。本実施の形態において、濃度は、原子濃度とすることができる。続いて、図4に示すように、Pチャネル領域104の高誘電率ゲート絶縁膜108上に、選択的に、シリコン酸化膜またはシリコン酸窒化膜を形成する。本実施の形態では、シリコン酸化膜を用いる。引き続き、CVD法またはPVD法を用いて、このシリコン酸化膜上に、NMOS用の仕事関数調整用元素を含む金属膜を形成する。本実施の形態では、金属膜として、La2O3ランタン酸化膜を用いる。引き続き、この金属膜に対して熱処理を行う。これにより、仕事関数調整用元素をシリコン酸化膜中に拡散させる。このようにして、Pチャネル領域104の高誘電率ゲート絶縁膜108上に、La添加SiO2膜109bを形成する。この後、余剰のLa2O3を除去する。このとき、La添加SiO2膜109bの膜厚としては、特に限定されないが、例えば1nmとすることができる。また、Nチャネル領域105側と同様にして、シリコン酸化膜に代えて、シリコン酸窒化膜を用いることにより、Pチャネル領域104の高誘電率ゲート絶縁膜108上に、La添加SiON膜を形成することができる。続いて、図5に示すように、Nチャネル領域105の高誘電率ゲート絶縁膜108上およびPチャネル領域104のLa添加SiO2膜109b上に、TiN膜110を形成する。TiN膜110は、たとえばTiNターゲットを用いた反応性スパッタ法、Tiターゲットを用いたスパッタリング時に窒素を導入してTiNを形成する反応性スパッタ法、CVD法またはALDAtomicLayerDeposition法で形成することができる。続いて、図6に示すように、TiN膜110上の全面にSi膜111を形成する。続いて、図7のように、ハードマスク図示せずを用いて、Si膜111、TiN膜110をRIEReactiveIonEtching加工する。さらに、その下層のLa添加SiO2膜109a、La添加SiO2膜109b、高誘電率ゲート絶縁膜108をゲート形状にエッチングする続いて、シリコン基板101上の全面にたとえばCVD法で絶縁膜を堆積し、当該絶縁膜をRIE法を用いてエッチングすることにより、オフセットスペーサ不図示を形成する。オフセットスペーサは、たとえばシリコン酸化膜またはシリコン酸窒化膜により構成することができる。さらに、シリコン基板101上の全面にたとえばCVD法で絶縁膜を堆積し、当該絶縁膜をRIE法を用いてエッチングすることにより、サイドウォールスペーサを形成する、サイドウォールスペーサは、シリコン酸窒化膜またはシリコン酸化膜により構成することができる。続いて、Nチャネル領域105を覆うレジスト不図示をマスクとして、Pチャネル領域104にBをイオン注入してP型ソースドレイン拡散層113を形成し、レジストを除去する。同様に、Pチャネル領域104を覆うレジスト不図示をマスクとして、Nチャネル領域105にPまたはAsをイオン注入してN型ソースドレイン拡散層114を形成し、レジストを除去する。その後、熱処理を行う。次いで、図示しないサイドウォールスペーサを除去し、その後、レジスト不図示をマスクに用いてBをPチャネル領域104にイオン注入し、P型エクステンション拡散層115を形成し、レジストを除去する。同様に、レジスト不図示をマスクに用いてPまたはAsをNチャネル領域105にイオン注入し、N型エクステンション拡散層116を形成する。この後、熱処理を行う。なお、La添加SiO2膜109b等の第1仕事関数調整用元素を含有するシリコン酸化膜またはシリコン酸窒化膜を形成するための熱処理は、ランタン酸化膜第1仕事関数調整用元素を含有する金属膜の形成後に行われる熱処理であれば、とくにタイミングは限定されるものではない。また、La添加SiO2膜109bを形成することを目的とする最適化された熱処理を別途付加することもできる。CVD法およびRIE法を用いて、オフセットスペーサ118SiO2膜とサイドウォールスペーサ119シリコン酸窒化膜からなる2層のサイドウォールスペーサを形成する。周知のサリサイドプロセスにより、P型ソースドレイン拡散層113、N型ソースドレイン拡散層114およびSi膜111の表面にシリサイド膜120を自己整合的に形成する。これにより、図8に示す、本実施の形態の半導体装置100が得られる。その結果、図8のように、N型トランジスタ200およびP型トランジスタ202において、シリサイド/Si/メタルゲート/の積層構造を有するゲート電極が形成される。この後は、従来のトランジスタで用いられているように、層間絶縁膜の形成、コンタクトホールの開口および埋め込み、配線形成等を行うことによって、CMOSFETを備えた半導体集積回路を形成することができる。次に、第1の実施の形態の作用効果について説明する。本実施の形態では、P型トランジスタ202のHfSiON高誘電率ゲート絶縁膜108とTiN電極TiN膜110との間に、La添加SiO2膜109bが形成されている。このLaは、N型トランジスタ200に使用されているものと同じ種類の仕事関数調整用元素である。これにより、P型トランジスタ202のTiN電極とHfSiONとの界面にTiN電極の実効仕事関数を増加させる界面双極子を形成することが出来る。Laによる実効仕事関数変調幅約0.6eVは、従来のPMOS用仕事関数調整用元素Alによる実効仕事関数増加量約0.2eVに比べて大きい。したがって、本実施の形態では、従来技術と比較して、低VthのP型トランジスタ202を得ることができる。また、本実施の形態では、Laなどの仕事関数調整用元素を添加したシリコン酸化膜またはシリコン酸窒化膜の挿入位置を、P型トランジスタ202とN型トランジスタ200とで変更することにより、同一種類の仕事関数調整用元素を用いて、P型トランジスタ202の実効仕事関数を増大させつつ、N型トランジスタ200の実効仕事関数を低減させることができる。つまり、La添加SiO2膜を、P型トランジスタ202ではTiN膜110ゲート電極と高誘電率ゲート絶縁膜108との界面に、N型トランジスタ200では高誘電率ゲート絶縁膜108と基板シリコン基板101との界面に、挿入することにより、N/PMOS領域でVthの作りわけを行うことが出来る。したがって、本実施の形態によれば、一種類の仕事関数調整用元素の挿入位置により、P型トランジスタ202とN型トランジスタ200を作り分けることができるので、工程の簡略化および低コスト化を実現することができる。また、本実施の形態においては、Pチャネル領域104の高誘電率ゲート絶縁膜108に、ゲート絶縁膜にLaなどの仕事関数調整用元素の拡散抑制元素である窒素などが含まれている。この高誘電率ゲート絶縁膜108により、その上に形成されたLa添加SiO2膜109bからLaが熱処理により、高誘電率ゲート絶縁膜108と半導体基板シリコン基板101との界面に拡散することが抑制される。これにより、高誘電率ゲート絶縁膜108と半導体基板シリコン基板101界面に、TiN電極TiN膜110の実効仕事関数を減少させる電気双極子が形成されることが抑制される。したがって、低VthのP型トランジスタ202が得られる。また、P型トランジスタ202の仕事関数調整用元素はLaに限らず、Y、Mgのいずれかもしくはその組み合わせであっても、Laと同様の効果を得ることが出来る。また、これまでに、N型MOSFETでは、TiN電極とHigh-kゲート絶縁膜との界面にランタン酸化膜キャップ膜を選択的に導入することにより、フラットバンド電圧VFBを負バイアス側にシフトさせ、EWFを低減させ、Vthを低減させる技術が提案されている。また、ランタン酸化膜の膜厚の増加に伴い、VFBの負バイアス側へのシフト量が増加して、EWFをSi伝導帯端近傍付近まで低減させ、所望のVthを得ることが出来ることが知られている。これに対して、本実施の形態のP型トランジスタ202においては、HfSiON高誘電率ゲート絶縁膜108とTiN膜110との間に、N型トランジスタ200に使用されているものと同じ種類の仕事関数調整用元素が拡散しているLa添加SiO2膜109bが形成されている。これにより、P型トランジスタ202のTiN電極とHfSiONとの界面にTiN電極の実効仕事関数を増加させる界面双極子を形成することが出来る。したがって、従来技術と比較して、低VthのP型トランジスタ202を得ることができる。<第2の実施の形態>次に、第2の実施の形態の半導体装置について説明する。図17は、第1の実施の形態の半導体装置の断面図を示す。本図は、MOSFETのチャネル長方向の断面図を示している。第2の実施の形態の半導体装置300は、P型トランジスタ202およびN型トランジスタ200を備える。このP型トランジスタ202は、シリコン基板101上に形成されたシリコン酸化膜107と、シリコン酸化膜107上に形成された高誘電率ゲート絶縁膜108と、高誘電率ゲート絶縁膜108上に形成されたTiN膜110およびシリサイド膜120を備える。そして、これらの高誘電率ゲート絶縁膜108とTiN膜110との間には、La添加SiO2膜109およびSiO2膜160が形成されている。一方、N型トランジスタ200は、シリコン基板101上に形成されたシリコン酸化膜107と、シリコン酸化膜107上に形成された高誘電率ゲート絶縁膜108と、高誘電率ゲート絶縁膜108上に形成されたTiN膜110およびシリサイド膜120を備える。そして、これらのシリコン基板101上のシリコン酸化膜107と高誘電率ゲート絶縁膜108との間に、La添加SiO2膜109が形成されている。次に、第2の実施の形態の半導体装置の製造方法について説明する。図9~図16は、第2の実施形態の半導体装置を説明するための断面図である。第2の実施の形態の半導体装置300は、仕事関数調整用元素の拡散工程が、Pチャネル領域104およびNチャネル領域105で同時である点以外は、第1の実施の形態と同様である。つまり、第2の実施の形態の半導体装置300の製造方法は、次の工程を含む。すなわち、まず、Nチャネル領域105およびPチャネル領域104を有する基板シリコン基板101のうち、Nチャネル領域105上かつPチャネル領域104上に、シリコン酸化膜107またはシリコン酸窒化膜を形成する。次いで、Nチャネル領域105上かつPチャネル領域104上に、高誘電率ゲート絶縁膜108を形成する。次いで、レジストマスク130のパターンを用いて、Pチャネル領域104の高誘電率ゲート絶縁膜108に選択的に、仕事関数調整用元素の拡散を抑制する元素を選択的に導入する。次いで、Nチャネル領域105およびPチャネル領域104の高誘電率ゲート絶縁膜108上に、仕事関数調整用元素を含有する膜ランタン酸化膜150を形成するとともに、Pチャネル領域104のランタン酸化膜150上にシリコン酸化膜SiO2膜160またはシリコン酸窒化膜を形成する。次いで、熱処理を行う。次いで、Nチャネル領域105上及びPチャネル領域104上ゲート電極TiN膜110を形成する。また、本実施の形態により得られた半導体装置300においては、Nチャネル領域105において、シリコン基板101と高誘電率ゲート絶縁膜108との間に、仕事関数調整用元素を含有するシリコン酸化膜またはシリコン酸窒化膜La添加SiO2膜109が形成されており、かつPチャネル領域104において、高誘電率ゲート絶縁膜108とTiN膜110の間に、仕事関数調整用元素を含有するシリコン酸化膜またはシリコン酸窒化膜La添加SiO2膜109が形成されている。まず、図1に示す工程により、Pチャネル領域104およびNチャネル領域105を形成する。この後、図9に示すように、Pチャネル領域104およびNチャネル領域105のシリコン基板101上に、シリコン酸化膜107ケミカルSiO2膜を形成する。シリコン酸化膜107は、上述の形成方法と同様にする。また、シリコン酸化膜107に代えて、シリコン酸窒化膜を用いてもよい。続いて、MOCVD法を用いて、不図示のHfSiO膜ハフニウム珪酸化膜をシリコン酸化膜107の全面に形成する。このHfSiO膜に対して、窒素雰囲気中でプラズマ処理した後に熱処理を行う。これにより、HfSiO膜を改質して、高誘電率ゲート絶縁膜108HfSiON膜を構成する図10。続いて、図11のように、Pチャネル領域104を露出するレジストマスク130のパターンを形成する。次いで、このNチャネル領域105を覆うレジストマスク130をマスクとして、Pチャネル領域104の高誘電率ゲート絶縁膜108に対して、窒素プラズマ140照射もしくは窒素イオン注入等を行うことにより、窒素が添加した高誘電率ゲート絶縁膜108に改質する。このようにして、Pチャネル領域104の高誘電率ゲート絶縁膜108は、Nチャネル領域105の高誘電率ゲート絶縁膜108の窒素濃度より高くできる。その後、レジスト130を剥離する。続いて、図12に示すように、Nチャネル領域105の高誘電率ゲート絶縁膜108上およびPチャネル領域104の高誘電率ゲート絶縁膜108上の全面に、ランタン酸化膜150仕事関数調整用元素含有金属酸化膜を堆積する。つまり、同一工程で、ランタン酸化膜150をPチャネル領域104およびNチャネル領域105に形成する。ランタン酸化膜150は、例えばPVD法で形成する。このランタン酸化膜150の膜厚は、例えば1nm以下とする。続いて、図13のように、Pチャネル領域104のランタン酸化膜150上のみ選択的に、SiO2膜160を形成する。SiO2膜160はPVD法またはCVD法を用いて形成する。また、SiO2膜160の膜厚は1nm以下とする。ここで、SiO2膜160に代えて、SiON膜を用いてもよい。続いて、図14に示すように、Pチャネル領域104のSiO2膜160上および、Nチャネル領域105のランタン酸化膜150上に、TiN膜110を形成する。TiN膜110は、たとえばTiNターゲットを用いた反応性スパッタ法、Tiターゲットを用いたスパッタリング時に窒素を導入してTiNを形成する反応性スパッタ法、CVD法またはALDAtomicLayerDeposition法で形成することができる。続いて、図15のように、TiN膜110上の全面にSi膜111を形成する。続いて、図16のように、ハードマスク図示しないを用いて、Si膜111、TiN膜110をRIE加工する。さらに、その下層のランタン酸化膜150、高誘電率ゲート絶縁膜108、108およびシリコン酸化膜107、SiO2膜160をエッチングする。この後、図8と同様な工程により、図17のようなCMOSFETが得られる。ここで、第2の実施の形態の製造工程において、Poly-Si及び拡散層115、116の形成時の熱処理により、Nチャネル領域105のランタン酸化膜150を構成するLaは、シリコン酸化膜107と高誘電率ゲート絶縁膜108との間に拡散する。そして、最終的な構造としては、シリコン酸化膜107と高誘電率ゲート絶縁膜108との間に、La添加SiO2膜109またはLa添加SiON膜が形成されることになる。一方、Pチャネル領域104においては、同様の熱処理により、Pチャネル領域104のランタン酸化膜150を構成するLaは、高誘電率ゲート絶縁膜108表面に形成されたSiO2膜160またはSiON膜の一部下層と反応して、La添加SiO2膜109またはLa添加SiON膜が形成される。また、高誘電率ゲート絶縁膜108は窒素濃度が高いため、上記Laは高誘電率ゲート絶縁膜108中へ拡散することが抑制される。これにより、Laは、高誘電率ゲート絶縁膜108中に拡散せず、高誘電率ゲート絶縁膜108上に残る。また、ランタン酸化膜150と反応しなかったSiO2膜160SiON膜残りの一部上層はSiO2膜160またはSiON膜として残る。第2の実施の形態のCMOSFETにおいては、Pチャネル領域104側ではTiN電極TiN膜110と高誘電率ゲート絶縁膜108との間のみに、La添加SiO2膜109La添加SiON膜が存在し、かつ高誘電率ゲート絶縁膜108とシリコン基板101との間には、La添加SiO2膜109La添加SiON膜が存在しない。一方、Nチャネル領域105側では高誘電率ゲート絶縁膜108とシリコン基板101の間に、La添加SiO2膜109またはLa添加SiON膜が存在する。これにより、P及びNチャネル領域において、同じ種類の仕事関数調整用元素を用いる場合であっても、TiN電極の実効仕事関数を反対向きに変化させる電気双極子が形成される。したがって、第2の実施の形態においては、一種類の仕事関数変調元素のゲートスタック中の位置を制御することにより、Pチャネル領域104およびNチャネル領域105でのVthの作りわけを行うことが出来る。また、第2の実施の形態では、仕事関数調整用元素含有金属膜例えばランタン酸化膜150を形成する工程や、ランタン酸化膜150中のLaを拡散する工程を、Pチャネル領域104およびNチャネル領域105で共通同じとすることができる。これにより、工程の簡略化や低コスト化が実現できる。なお、第2の実施の形態は第1の実施の形態と同様の効果が得られる。なお、La添加SiO2膜109、109等の第1仕事関数調整用元素を含有するシリコン酸化膜またはシリコン酸窒化膜を形成するための熱処理は、ランタン酸化膜第1仕事関数調整用元素を含有する金属膜の形成後に行われる熱処理であれば、とくにタイミングは限定されるものではない。また、La添加SiO2膜109、109を形成することを目的とする最適化された熱処理を別途付加することもできる。第3の実施の形態図25は、第3の実施の形態の半導体装置の断面図を示す。本図は、MOSFETのチャネル長方向の断面図を示している。第3の実施の形態は、Al等の通常P型トランジスタに用いる第2仕事関数調整用元素を使用している点、及び第2仕事関数調整用元素含有金属膜の積層位置を適切に変更している点を除いて、第1の実施の形態と同様である。以下、第3の実施の形態の半導体装置400について説明する。ただし、第1の実施の形態と共通する点については適宜説明を省略する。本実施の形態の半導体装置400は、基板シリコン基板101と、同一のシリコン基板101上に設けられたNチャネル型MISトランジスタN型トランジスタ200およびPチャネル型MISトランジスタP型トランジスタ202と、を備える。N型トランジスタ200およびP型トランジスタ202は、Hfを含む高誘電率ゲート絶縁膜108と、高誘電率ゲート絶縁膜108上に設けられたゲート電極TiN膜110と、を共通して有している。P型トランジスタ202は、シリコン基板101と高誘電率ゲート絶縁膜108との間に、第2仕事関数調整用元素を含有するシリコン酸化膜またはシリコン酸窒化膜Al添加SiO2膜129bを有している。一方、N型トランジスタ200は、高誘電率ゲート絶縁膜108とゲート電極TiN膜110の間に、P型トランジスタ202と同じ第2仕事関数調整用元素を含有するシリコン酸化膜またはシリコン酸窒化膜Al添加SiO2膜129bを有する。つまり、本実施の形態の半導体装置400において、P型トランジスタ202は、高誘電率ゲート絶縁膜108とゲート電極TiN膜110との間に、Alを含む第2仕事関数調整用元素を含有するシリコン酸化膜またはシリコン酸窒化膜Al添加SiO2膜129bを有する。本実施の形態においては、Pチャネル領域104とNチャネル領域105とには、同種かつ1個の第2仕事関数調整用元素が使用されている。ここで、本発明者が検討した結果、仕事関数調整用元素の導入位置や存在状態を適宜選択することにより、P型トランジスタ202用の第1仕事関数調整用元素を用いて、N型トランジスタ200の実効仕事関数の変調幅を減少可能であることが判明した。したがって、Nチャネル領域105上の高誘電率ゲート絶縁膜108の表面にAlなど従来PMOS用仕事関数調整元素を添加したSiO2膜もしくはSiON膜を形成し、且つ、Pチャネル領域104上の高誘電率ゲート絶縁膜108とシリコン基板101との界面にAlなど従来PMOS用仕事関数調整元素を添加したSiO2膜もしくはSiON膜を形成するという構成を採用するにより、Nチャネル領域105上のゲート電極の実効仕事関数を減少させる界面双極子を形成しつつ、Pチャネル領域104上のゲート電極の実効仕事関数を増加させる界面双極子を形成することができる。次に、第3の実施の形態の製造方法について説明する。図18~図24は第1の実施形態の半導体装置の製造方法を説明するための断面図であり、MOSFETのチャネル長方向の断面図を示している。本実施の形態の半導体装置の製造方法は、Nチャネル領域105およびPチャネル領域104を有する基板シリコン基板101上のうち、Pチャネル領域104上に、第2仕事関数調整用元素を含有するシリコン酸化膜またはシリコン酸窒化膜Al添加SiO2膜129b、Hfを含む高誘電率ゲート絶縁膜高誘電率ゲート絶縁膜108、及びゲート電極TiN膜110を形成するとともに、基板上のうち、Nチャネル領域105上に、Hfを含む高誘電率ゲート絶縁膜108、Pチャネル領域と同じ第2仕事関数調整用元素を含有するシリコン酸化膜またはシリコン酸窒化膜Al添加SiO2膜129a、及びゲート電極Si膜111を形成する工程を含む工程を含む。すなわち、まず、Nチャネル領域105およびPチャネル領域104を有する基板シリコン基板101のうち、Pチャネル領域104上に第1仕事関数調整用元素を含有するシリコン酸化膜またはシリコン酸窒化膜を形成する。次いで、Nチャネル領域105上及びPチャネル領域104上に、Hfを含む高誘電率ゲート絶縁膜108を形成する。次いで、Nチャネル領域105上の高誘電率ゲート絶縁膜108上に、Pチャネル領域104と同じ第1仕事関数調整用元素を含有するシリコン酸化膜またはシリコン酸窒化膜を形成する。次いで、Nチャネル領域105上及びPチャネル領域104上に、それぞれゲート電極TiN膜110を形成する。この半導体装置の製造方法は、Nチャネル領域105上の高誘電率ゲート絶縁膜108上に、Alを含む第2仕事関数調整用元素を含有する膜およびシリコン酸化膜またはシリコン酸窒化膜を形成する工程を含む。まず、図18に示すように、周知の方法により、シリコン基板101上に、STIShallowTrenchIsolation構造の素子分離領域102を形成する。続いて、素子分離領域102の間に形成される素子領域のシリコン基板101の表面に犠牲酸化膜103を成長させる。続いて、Nチャネル領域105に対してはボロンを注入し、Pチャネル領域104に対してはリンまたはヒ素をイオン注入する。このイオン注入により、犠牲酸化膜103を介してシリコン基板101の表面近傍にイオンが注入される。続いて、例えばNH4F水溶液または希フッ酸を用いて、犠牲酸化膜103を除去する。続いて、図19に示すように、Pチャネル領域104上に選択的に、シリコン酸化膜ケミカルSiO2膜またはシリコン酸窒化膜SiON膜を形成する。本実施の形態では、シリコン酸化膜である。シリコン酸化膜は、熱酸化により形成することができる。続いて、CVDChemicalVaporDeposition法またはPVDPhysicalVaporDeposition法を用いて、このシリコン酸化膜上に、PMOS用の仕事関数調整用元素を含む金属膜を形成する。本実施の形態では、金属膜として、Al2O3アルミ酸化膜を用いる。引き続き、この金属膜に対して熱処理を行う。これにより、仕事関数調整用元素をシリコン酸化膜中に拡散させる。このようにして、Pチャネル領域104のシリコン基板101上に、Al添加SiO2膜129aを形成する。この後、余剰のAl2O3を除去する。次いで、図20に示すように、図3と同様にして、Al添加SiO2膜129a上に高誘電率ゲート絶縁膜108を構成する。ここで、高誘電率ゲート絶縁膜108上に不図示のレジストパターンを形成して、Nチャネル領域105側の高誘電率ゲート絶縁膜108に窒素プラズマ照射もしくは窒素イオン注入などによって窒素添加を行ってもよい。これにより、Nチャネル領域105側の高誘電率ゲート絶縁膜108の窒素濃度を、Pチャネル領域104と比較して高くすることができる。その後、レジストを剥離する。本実施の形態において、濃度は、原子濃度とすることができる。続いて、図21に示すように、Nチャネル領域105の高誘電率ゲート絶縁膜108上に、選択的に、シリコン酸化膜またはシリコン酸窒化膜を形成する。本実施の形態では、シリコン酸化膜を用いる。引き続き、CVD法またはPVD法を用いて、このシリコン酸化膜上に、PMOS用の仕事関数調整用元素を含む金属膜を形成する。本実施の形態では、金属膜として、Al2O3アルミ酸化膜を用いる。引き続き、この金属膜に対して熱処理を行う。これにより、仕事関数調整用元素をシリコン酸化膜中に拡散させる。このようにして、Nチャネル領域105の高誘電率ゲート絶縁膜108上に、Al添加SiO2膜129bを形成する。この後、余剰のAl2O3を除去する。続いて、図22に示すように、Pチャネル領域104の高誘電率ゲート絶縁膜108上およびNチャネル領域105のLa添加SiO2膜109b上に、TiN膜110を形成する。続いて、図23に示すように、TiN膜110上の全面にSi膜111を形成する。続いて、図24のように、ハードマスク図示せずを用いて、Si膜111、TiN膜110をRIEReactiveIonEtching加工する。さらに、その下層のAl添加SiO2膜129a、Al添加SiO2膜129b、高誘電率ゲート絶縁膜108をゲート形状にエッチングする。続いて、シリコン基板101上の全面にたとえばCVD法で絶縁膜を堆積し、当該絶縁膜をRIE法を用いてエッチングすることにより、オフセットスペーサ不図示を形成する。オフセットスペーサは、たとえばシリコン酸化膜またはシリコン酸窒化膜により構成することができる。さらに、シリコン基板101上の全面にたとえばCVD法で絶縁膜を堆積し、当該絶縁膜をRIE法を用いてエッチングすることにより、サイドウォールスペーサを形成する、サイドウォールスペーサは、シリコン酸窒化膜またはシリコン酸化膜により構成することができる。続いて、Nチャネル領域105を覆うレジスト不図示をマスクとして、Pチャネル領域104にBをイオン注入してP型ソースドレイン拡散層113を形成し、レジストを除去する。同様に、Pチャネル領域104を覆うレジスト不図示をマスクとして、Nチャネル領域105にPまたはAsをイオン注入してN型ソースドレイン拡散層114を形成し、レジストを除去する。その後、熱処理を行う。次いで、図示しないサイドウォールスペーサを除去し、その後、レジスト不図示をマスクに用いてBをPチャネル領域104にイオン注入し、P型エクステンション拡散層115を形成し、レジストを除去する。同様に、レジスト不図示をマスクに用いてPまたはAsをNチャネル領域105にイオン注入し、N型エクステンション拡散層116を形成する。この後、熱処理を行う。なお、Al添加SiO2膜129bを形成するための熱処理は、ランタン酸化膜の形成後に行われる熱処理であれば、とくに限定されるものではない。また、Al添加SiO2膜129bを形成することを目的とする最適化された熱処理を別途付加することもできる。CVD法およびRIE法を用いて、オフセットスペーサ118SiO2膜とサイドウォールスペーサ119シリコン酸窒化膜からなる2層のサイドウォールスペーサを形成する。周知のサリサイドプロセスにより、P型ソースドレイン拡散層113、N型ソースドレイン拡散層114およびSi膜111の表面にシリサイド膜120を自己整合的に形成する。これにより、図25に示す、本実施の形態の半導体装置400が得られる。その結果、図8のように、N型トランジスタ200およびP型トランジスタ202において、シリサイド/Si/メタルゲート/の積層構造を有するゲート電極が形成される。この後は、従来のトランジスタで用いられているように、層間絶縁膜の形成、コンタクトホールの開口および埋め込み、配線形成等を行うことによって、CMOSFETを備えた半導体集積回路を形成することができる。本実施の形態では、Alなどの仕事関数調整用元素を添加したシリコン酸化膜またはシリコン酸窒化膜の挿入位置を、P型トランジスタ202とN型トランジスタ200とで変更することにより、同一種類の仕事関数調整用元素を用いて、P型トランジスタ202の実効仕事関数を増大させつつ、N型トランジスタ200の実効仕事関数を低減させることができる。つまり、Al添加SiO2膜を、N型トランジスタ200ではTiN膜110ゲート電極と高誘電率ゲート絶縁膜108との界面に、P型トランジスタ202では高誘電率ゲート絶縁膜108と基板シリコン基板101との界面に、挿入することにより、N/PMOS領域でVthの作りわけを行うことが出来る。したがって、本実施の形態によれば、Pチャネル領域104及びNチャネル領域105において、同種かつ一個の仕事関数調整用元素を用い、その挿入位置を変更することにより、P型トランジスタ202とN型トランジスタ200を作り分けることができる。したがって、工程の簡略化および低コスト化を実現することができるので、生産性を向上させることができる。<第4の実施の形態>次に、第4の実施の形態の半導体装置について説明する。図34は、第4の実施の形態の半導体装置の断面図を示す。本図は、MOSFETのチャネル長方向の断面図を示している。第4の実施の形態の半導体装置400は、P型トランジスタ202およびN型トランジスタ200を備える。N型トランジスタ200は、シリコン基板101上に形成されたシリコン酸化膜107と、シリコン酸化膜107上に形成された高誘電率ゲート絶縁膜108と、高誘電率ゲート絶縁膜108上に形成されたTiN膜110およびシリサイド膜120を備える。そして、これらの高誘電率ゲート絶縁膜108とTiN膜110との間には、Al添加SiO2膜129およびSiO2膜160がこの順番で形成されている。一方、P型トランジスタ202は、シリコン基板101上に形成されたシリコン酸化膜107と、シリコン酸化膜107上に形成された高誘電率ゲート絶縁膜108と、高誘電率ゲート絶縁膜108上に形成されたTiN膜110およびシリサイド膜120を備える。そして、これらのシリコン基板101上のシリコン酸化膜107と高誘電率ゲート絶縁膜108との間に、Al添加SiO2膜129が形成されている。次に、第4の実施の形態の半導体装置の製造方法について説明する。図26~図33は、第4の実施形態の半導体装置を説明するための断面図である。第4の実施の形態の半導体装置500は、仕事関数調整用元素の拡散工程が、Pチャネル領域104およびNチャネル領域105で同時である点以外は、第3の実施の形態と同様である。つまり、第4の実施の形態の半導体装置500の製造方法は、次の工程を含む。すなわち、まず、Nチャネル領域105およびPチャネル領域104を有する基板シリコン基板101のうち、Nチャネル領域105上かつPチャネル領域104上に、シリコン酸化膜107またはシリコン酸窒化膜を形成する。次いで、Nチャネル領域105上かつPチャネル領域104上に、高誘電率ゲート絶縁膜108を形成する。次いで、レジストマスク130のパターンを用いて、Nチャネル領域105の高誘電率ゲート絶縁膜108に選択的に、第2仕事関数調整用元素の拡散を抑制する元素を選択的に導入する。次いで、Nチャネル領域105およびPチャネル領域104の高誘電率ゲート絶縁膜108上に、仕事関数調整用元素を含有する膜Al203酸化膜151を形成する。次いで、Nチャネル領域105のAl203酸化膜151上にシリコン酸化膜SiO2膜160またはシリコン酸窒化膜を形成する。次いで、熱処理を行う。次いで、Pチャネル領域104上およびNチャネル領域105上、ゲート電極TiN膜110を形成する。次いで、熱処理を行う。また、本実施の形態で得られた半導体装置500においては、Pチャネル領域104において、シリコン基板101と高誘電率ゲート絶縁膜108との間に、仕事関数調整用元素を含有するシリコン酸化膜またはシリコン酸窒化膜Al添加SiO2膜129が形成されており、かつNチャネル領域105において、高誘電率ゲート絶縁膜108とTiN膜110の間に、仕事関数調整用元素を含有するシリコン酸化膜またはシリコン酸窒化膜Al添加SiO2膜129が形成されている。まず、図26に示す工程により、Pチャネル領域104およびNチャネル領域105を形成する。この後、図26に示すように、Pチャネル領域104およびNチャネル領域105のシリコン基板101上に、シリコン酸化膜107ケミカルSiO2膜を形成する。シリコン酸化膜107は、上述の形成方法と同様にする。また、シリコン酸化膜107に代えて、シリコン酸窒化膜を用いてもよい。続いて、MOCVD法を用いて、不図示のHfSiO膜ハフニウム珪酸化膜をシリコン酸化膜107の全面に形成する。このHfSiO膜に対して、窒素雰囲気中でプラズマ処理した後に熱処理を行う。これにより、HfSiO膜を改質して、高誘電率ゲート絶縁膜108HfSiON膜を構成する図27。続いて、図28のように、Nチャネル領域105を露出するレジストマスク130のパターンを形成する。次いで、このPチャネル領域104を覆うレジストマスク130をマスクとして、Nチャネル領域105の高誘電率ゲート絶縁膜108に対して、窒素プラズマ140照射もしくは窒素イオン注入等を行うことにより、窒素が添加した高誘電率ゲート絶縁膜108に改質する。このようにして、Nチャネル領域105の高誘電率ゲート絶縁膜108は、Pチャネル領域104の高誘電率ゲート絶縁膜108の窒素濃度より高くできる。その後、レジスト130を剥離する。続いて、図29に示すように、Pチャネル領域104の高誘電率ゲート絶縁膜108上およびNチャネル領域105の高誘電率ゲート絶縁膜108上の全面に、Al203酸化膜151仕事関数調整用元素含有金属酸化膜を堆積する。つまり、同一工程で、Al203酸化膜151をPチャネル領域104およびNチャネル領域105に形成する。Al203酸化膜151は、例えばPVD法で形成する。このAl203酸化膜151の膜厚は、例えば1nm以下とする。続いて、図30のように、Nチャネル領域105のランタン酸化膜150上のみ選択的に、SiO2膜160を形成する。SiO2膜160はPVD法またはCVD法を用いて形成する。また、SiO2膜160の膜厚は1nm以下とする。ここで、SiO2膜160に代えて、SiON膜を用いてもよい。続いて、図31に示すように、Nチャネル領域105のSiO2膜160上および、Pチャネル領域104のAl203酸化膜151上に、TiN膜110を形成する。TiN膜110は、たとえばTiNターゲットを用いた反応性スパッタ法、Tiターゲットを用いたスパッタリング時に窒素を導入してTiNを形成する反応性スパッタ法、CVD法またはALDAtomicLayerDeposition法で形成することができる。続いて、図32のように、TiN膜110上の全面にSi膜111を形成する。続いて、図33のように、ハードマスク図示しないを用いて、Si膜111、TiN膜110をRIE加工する。さらに、その下層のAl203酸化膜151、高誘電率ゲート絶縁膜108、108およびシリコン酸化膜107、SiO2膜160をエッチングする。この後、図25と同様な工程により、図34のようなCMOSFETが得られる。ここで、第2の実施の形態の製造工程において、Poly-Si及び拡散層115、116の形成時の熱処理により、Nチャネル領域105のランタン酸化膜150を構成するLaは、シリコン酸化膜107と高誘電率ゲート絶縁膜108との間に拡散する。そして、最終的な構造としては、シリコン酸化膜107と高誘電率ゲート絶縁膜108との間に、La添加SiO2膜109またはLa添加SiON膜が形成されることになる。一方、Nチャネル領域105においては、同様の熱処理により、Nチャネル領域105のAl203酸化膜151を構成するAlは、高誘電率ゲート絶縁膜108表面に形成されたSiO2膜160またはSiON膜の一部下層と反応して、Al添加SiO2膜129またはAl添加SiON膜が形成される。また、高誘電率ゲート絶縁膜108は窒素濃度が高いため、上記Alは高誘電率ゲート絶縁膜108中へ拡散することが抑制される。これにより、Alは、高誘電率ゲート絶縁膜108中に拡散せず、高誘電率ゲート絶縁膜108上に残る。また、Al203酸化膜151と反応しなかったSiO2膜160SiON膜残りの一部上層はSiO2膜160またはSiON膜として残る。第4の実施の形態のCMOSFETにおいては、Nチャネル領域105側ではTiN電極TiN膜110と高誘電率ゲート絶縁膜108との間のみに、Al添加SiO2膜129Al添加SiON膜が存在し、かつ高誘電率ゲート絶縁膜108とシリコン基板101との間には、Al添加SiO2膜129Al添加SiON膜が存在しない。一方、Pチャネル領域104側では高誘電率ゲート絶縁膜108とシリコン基板101の間に、Al添加SiO2膜129またはAl添加SiON膜が存在する。これにより、P及びNチャネル領域において、同じ種類の仕事関数調整用元素を用いる場合であっても、TiN電極の実効仕事関数を反対向きに変化させる電気双極子が形成される。したがって、第4の実施の形態においては、一種類の仕事関数変調元素のゲートスタック中の位置を制御することにより、Pチャネル領域104およびNチャネル領域105でのVthの作りわけを行うことが出来る。また、第4の実施の形態では、仕事関数調整用元素含有金属膜例えば、Al203酸化膜151を形成する工程や、Al203酸化膜151中のAlを拡散する工程を、Pチャネル領域104およびNチャネル領域105で共通同じとすることができる。これにより、工程の簡略化や低コスト化が実現できる。なお、第4の実施の形態は第3の実施の形態と同様の効果が得られる。なお、本発明は、上記実施形態に限定されるものではない。例えば、上記実施形態では、ソース/ドレイン拡散を形成した後に、サイドウォールスペーサを除去してエクステンション拡散層を形成したが、オフセットスペーサの形成直後にエクステンション拡散層を形成し、その後、サイドウオールスペーサを形成してからソース/ドレイン拡散層を形成しても構わない。さらに、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。