半導体回路の性能を見積もるための半導体回路性能見積装置であって、前記半導体の設計データであるソースコードを基に、アクセス先のメモリ種類別のアクセス回数を求め、該アクセス先のメモリ種類別のアクセス回数とアクセス先のメモリ種類別のアクセスコストを基に、見積性能を算出することを特徴とする半導体回路性能見積装置。請求項1に記載の半導体回路性能見積装置であって、前記アクセス先のメモリ種類別のアクセス回数は、記憶領域別のアクセス回数と記憶領域別のメモリ種類を基に求めることを特徴とする半導体回路性能見積装置。請求項2に記載の半導体回路性能見積装置であって、前記アクセス先の記憶領域別のアクセス回数を、前記ソースコードを基に生成した性能評価モデルを実行させることにより求めることを特徴とする半導体回路性能見積装置。請求項3に記載の半導体回路性能見積装置であって、前記性能評価モデルは、該性能評価モデルの実行時に記憶領域別のアクセス回数をカウントするための記述を含むことを特徴とする半導体回路性能見積装置。請求項1乃至4の何れか1に記載の半導体回路性能見積装置であって、前記アクセス先のメモリ種類別のアクセス回数と前記アクセス先のメモリ種類別のアクセスコストを基に算出した前記アクセス先のメモリ種類別のアクセス回数と前記アクセス先のメモリ種類別のアクセスコストの積和を前記見積性能として算出することを特徴とする半導体回路性能見積装置。請求項1乃至5の何れか1に記載の半導体回路性能見積装置であって、前記アクセスコストは、アクセスタイム、アクセスクロックサイクル数、アクセス消費電力、アクセス発生熱量、アクセス対象メモリ面積若しくはアクセス対象メモリ占有時間割合又はこれらの組合せであることを特徴とする半導体回路性能見積装置。請求項1乃至5の何れか1に記載の半導体回路性能見積装置であって、複数の種類のアクセスコストについて、アクセスコストの種類毎に見積性能を算出し、これらを組み合わせることにより得られた値を、最終的な見積性能とすることを特徴とする半導体回路性能見積装置。半導体回路の性能を見積もるための半導体回路性能見積方法であって、前記半導体の設計データであるソースコードを基に、アクセス先のメモリ種類別のアクセス回数を求め、該アクセス先のメモリ種類別のアクセス回数とアクセス先のメモリ種類別のアクセスコストを基に、見積性能を算出することを特徴とする半導体回路性能見積方法。半導体回路の性能を見積もるための半導体回路性能見積装置としてコンピュータを機能させるための半導体回路性能見積プログラムであって、前記半導体回路性能見積り装置は、前記半導体の設計データであるソースコードを基に、アクセス先のメモリ種類別のアクセス回数を求め、該アクセス先のメモリ種類別のアクセス回数とアクセス先のメモリ種類別のアクセスコストを基に、見積性能を算出することを特徴とする半導体回路性能見積プログラム。第1の問題点は、複雑なアルゴリズムを実現する半導体回路を設計する際に、アルゴリズムの良し悪しを判断する方法がないということである。その理由は、プログラミング言語で記述された複雑なアルゴリズムを実現する論理回路の性能を簡易に見積もる方法がないためである。本発明の目的は、所定のアルゴリズムを実現する半導体回路の性能を簡易に見積もることのできる半導体回路性能見積装置、その方法及びそのプログラムを提供することにある。本発明の第1の観点によれば、半導体回路の性能を見積もるための半導体回路性能見積装置であって、前記半導体の設計データであるソースコードを基に、アクセス先のメモリ種類別のアクセス回数を求め、該アクセス先のメモリ種類別のアクセス回数とアクセス先のメモリ種類別のアクセスコストを基に、見積性能を算出することを特徴とする半導体回路性能見積装置が提供される。本発明の第2の観点によれば、半導体回路の性能を見積もるための半導体回路性能見積方法であって、前記半導体の設計データであるソースコードを基に、アクセス先のメモリ種類別のアクセス回数を求め、該アクセス先のメモリ種類別のアクセス回数とアクセス先のメモリ種類別のアクセスコストを基に、見積性能を算出することを特徴とする半導体回路性能見積方法が提供される。本発明の第3の観点によれば、半導体回路の性能を見積もるための半導体回路性能見積装置としてコンピュータを機能させるための半導体回路性能見積プログラムであって、前記半導体回路性能見積り装置は、前記半導体の設計データであるソースコードを基に、アクセス先のメモリ種類別のアクセス回数を求め、該アクセス先のメモリ種類別のアクセス回数とアクセス先のメモリ種類別のアクセスコストを基に、見積性能を算出することを特徴とする半導体回路性能見積プログラムが提供される。本発明によれば、所定のアルゴリズムを実現する半導体回路の性能を簡易に見積もることができる。以下、図面を参照して本発明を実施するための形態について詳細に説明する。図1を参照すると、本実施形態の半導体回路性能見積装置は、性能評価モデル生成部101と、アクセス回数解析部102と、見積性能計算部103を含み、性能評価モデル生成部101が解析対象のソースコードに含まれる記憶領域それぞれへのアクセス回数を算出することのできる性能評価モデルを生成し、アクセス回数解析部102が該性能評価モデルを実行させて該実行中の記憶領域毎のアクセス回数を算出し、見積性能計算部103が前記記憶領域毎のアクセス回数と記憶領域毎の割当先メモリ種類の情報とメモリ種類毎のアクセスコストの情報からアクセスコストの総計を算出して見積性能を生成するよう動作する。このような構成を採用することにより本発明の目的を達成することができる。図1を参照すると、本発明の実施の形態は、プログラム制御により動作するコンピュータ中央処理装置;プロセッサ;データ処理装置100と、記憶装置200を含む。コンピュータ100は、性能評価モデル生成部101と、アクセス回数解析部102と、見積性能計算部103とを含む。記憶装置200は、解析対象ソースコード記憶部111と、性能評価モデル記憶部112と、記憶領域別アクセス回数対応表記憶部113と、メモリ割当情報記憶部114と、メモリ種類別アクセス回数対応表記憶部115、アクセスコスト対応表記憶部116と、性能見積結果記憶部117とを含む。次に、図1及び図2のフローチャートを参照して本実施の形態の全体の動作について詳細に説明する。動作に先立ち、解析対象ソースコード記憶部111は、半導体回路の設計データである解析対象となるソースコードをあらかじめ記憶している。解析対象のソースコードは、たとえばC言語、C言語、Java登録商標言語などのソフトウェアプログラミング言語で記述される。SystemCやSpecCといったソフトウェアプログラム言語に半導体回路設計のために拡張を施した言語で記述されていてもよい。メモリ割当情報記憶部114は、解析対象となるソースコード中に含まれる記憶領域配列等ごとに、該記憶領域が割り当てられるメモリの種類の情報を、あらかじめ記憶している。なお、ソースコード、メモリ割当情報などを基に、これを反映した半導体装置を製造することができる。メモリの種類とは、たとえば、チップの内部に実装されるメモリである。あるいは、チップ外に実装されるメモリである。あるいは、解析対象となるソースコードを実現する半導体回路に占有されるメモリである。あるいは、他の半導体回路と共有されるメモリである。あるいは、解析対象となるソースコードを実現する半導体回路と直接接続されたメモリである。あるいは、バスを介して接続されたメモリである。アクセスコスト対応表記憶部116は、メモリの種類ごとのアクセスのコストの情報を、あらかじめ記憶している。アクセスのコストとは、たとえば、アクセスに必要となる時間アクセスタイムである。あるいは、アクセスに必要となる、クロックサイクル数アクセスクロックサイクル数である。あるいは、アクセスによって消費される電力アクセス消費電力である。あるいは、アクセスによって発生する熱量アクセス発生熱量である。あるいは、アクセス対象のメモリの面積アクセス対象メモリ面積である。あるいは、アクセス対象のメモリを占有する時間の割合アクセス対象メモリ占有時間割合である。あるいは、これらのうちの2以上のものの組合せであってもよい。まず、性能評価モデル生成部101は、解析対象ソースコード記憶部111からソースコードを読み出す図2のステップA1。次に、性能評価モデル生成部101は、該ソースコードに含まれる記憶領域を検出する図2のステップA2。記憶領域とは、たとえば、ソースコード中に宣言された配列である。あるいは、たとえば、ソースコード中にmalloc関数で確保されたメモリ領域である。あるいは、たとえば、new関数で確保されたメモリ領域である。次に、性能評価モデル生成部101は、該記憶領域それぞれについて、アクセス読み出し、書き込みの回数を数え上げる手段を該ソースコードに追加し、これを性能評価モデルとして生成する図2のステップA3。アクセスの回数を数え上げる手段とは、たとえば、記憶領域毎にカウンタを用意し、アクセスのたびにカウンタをインクリメントするような動作をソースコードに追加したものである。あるいは、アクセスの回数を数え上げる手段を組み込んだ関数を用意しメモリの読み出しや書き込みを該関数に置き換えたものである。性能評価モデルは、たとえば、解析対象のソースコードを改変して得られる。あるいは、アクセスの回数を数え上げる手段を組み込んだライブラリを解析対象のソースコードと組み合わせて得られる。あるいは、アクセスの回数を数え上げる手段を組み込んだシミュレータと解析対象のソースコードを組み合わせて得られる。次に、性能評価モデル生成部101は、前記性能評価モデルを、性能評価モデル記憶部112に格納する。次に、アクセス回数解析部102は、前記性能評価モデル記憶部112から、前記性能評価モデルを読み出す。次に、アクセス回数解析部102は、該性能評価モデルを動作させ、ソースコードに含まれる記憶領域毎に、アクセスの回数を計測し、記憶領域別アクセス回数対応表を作成する図2のステップA4。記憶領域別アクセス回数対応表は、たとえば、前記性能評価モデルをコンパイラによってプロセッサ上で実行可能なコードに変換し、プロセッサ上で動作させることによって得られる。あるいは、前記性能評価モデルを、アクセスの回数を数え上げる手段を組み込んだライブラリとともに、プロセッサ上で実行可能なコードに変換し、プロセッサ上で動作させることによって得られる。あるいは、前記性能評価モデルを、アクセスの回数を数え上げる手段を組み込んだシミュレータ上で実行させることによって得られる。次に、アクセス回数解析部102は、前記記憶領域別アクセス回数対応表を、記憶領域別アクセス回数対応表記憶部113に格納する。次に、見積性能計算部103は、前記記憶領域別アクセス回数対応表記憶部113から、前記記憶領域別アクセス回数対応表を読み出す。次に、見積性能計算部103は、前記メモリ割当情報記憶部114から、前記メモリ割当情報を読み出す図2のステップA5。次に、見積性能計算部103は、前記記憶領域別アクセス回数対応表に記載された記憶領域毎のアクセス回数の情報と、前記メモリ割当情報に記載された記憶領域毎の割当先のメモリの種類の情報から、メモリ種類ごとのアクセス回数を算出して、それをメモリ種類別アクセス回数対応表としてメモリ種類別アクセス回数対応表記憶部115に格納する図2のステップA6。次に、見積性能計算部103は、前記アクセスコスト対応表記憶部116から、前記アクセスコスト対応表を読み出す図2のステップA7。次に、見積性能計算部103は、メモリ種類別アクセス回数対応表に記載された前記メモリ種類ごとのアクセス回数の情報と、前記アクセスコスト対応表に記載されたメモリ種類ごとのアクセスコストの情報から、アクセスコストの総計を算出し、見積性能を生成する図2のステップA8。最後に、見積性能計算部103は、前記見積性能を、見積性能記憶部117に格納する。なお、複数の種類のアクセスコストについて、アクセスコストの種類毎に見積性能を算出し、これらを組み合わせることにより得られた値を例えば、加重平均をとることにより得られた値を、最終的な見積性能としても良い。次に、本実施の形態の効果について説明する。本実施の形態では、性能評価モデル生成部101が解析対象のソースコードに含まれる記憶領域それぞれへのアクセス回数を算出することのできる性能評価モデルを生成し、アクセス回数解析部102が前記性能評価モデルを実行させて該実行中の記憶領域毎のアクセス回数を算出し、見積性能計算部103が前記記憶領域毎のアクセス回数と記憶領域毎の割当先メモリ種類の情報とメモリ種類毎のアクセスコストの情報からアクセスコストの総計を算出して見積性能を生成するというように構成されているため、複雑なアルゴリズムを実現する論理回路の性能を簡易に見積もることのできる半導体回路性能見積装置を提供することができる。次に、具体的な実施例を用いて本発明を実施するための最良の形態の動作を説明する。図3-1、3-2を参照すると、解析対象のソースコードが例示されている。当該ソースコードはSystemC言語を用いて表記されているが、本発明の説明に関連ない部分は一部省略されている。図3―1、3-2のソースコードは、概略以下のように動作する。2つの入力端子in0とin4をもち、一つの出力端子out3をもつ。入力端子in0およびin4から128個のデータが読み出され、該データが一度配列に格納される。その後、配列に格納されたデータに基づき演算がなされた後、その結果が配列に格納される。さらに、配列に格納された128個のデータが、出力端子out3に書き出される。図3-1のソースコードの1行目から5行目までは入出力端子が宣言されている。具体的には、符号なし型8ビット幅の入力端子in0in4ならびに出力端子out3が宣言されている。図3-2のソースコードの6行目から31行目までは動作が定義されている。7行目から11行目で、符号なし型8ビットの配列ary0~ary4が宣言されている。15行目から18行目までで、入力端子in0とin4からそれぞれ128個のデータを読み出し、配列ary0とary4に書き込んでいる。図3-2のソースコードの20行目から24行目までで計算を行っている。具体的には、20行目ではループカウンタiの値が0から123になるまで21行目から23行目を繰り返すことが指定されている。21行目では配列ary0のi番目、i1番目、i2番目の要素を読み出し、その総和を計算して、配列ary1のi番目の要素として書き込むことが指定されている。22行目では、同様に、配列ary0のi3番目、i4番目の要素を読み出し、その和を計算して、配列ary2のi番目の要素として書き込むことが指定されている。23行目では、配列ary4のi番目、i1番目の要素を読み出し、その値を用いて配列ary1とary2から値を読み出し、その和を計算して、配列ary3のi番目の要素として書き込むことが指定されている。図3-2のソースコードの26行目から28行目では、配列ary3の128個の値を出力端子out3に書き出すことが指定されている。図3―1、3-2のソースコードは、解析対象ソースコード記憶部111にあらかじめ記憶されている。図4を参照すると、メモリ割当情報が例示されている。図4のメモリ割当情報では、第1の外部メモリ、第1の内部メモリ、第2の内部メモリの3種類のメモリが使用されること、並びに、図3のソースコード中の5つの記憶領域配列ary0~ary4に対して、それぞれが割り当てられるメモリの種類が指定されている。たとえば、配列ary0が第一の外部メモリに割り当てられること、配列ary1が第一の内部メモリに割り当てられること、などが指定されている。図4のメモリ割当情報は、メモリ割当情報記憶部114にあらかじめ記憶されている。図5を参照すると、アクセスコスト対応表が例示されている。図5のアクセスコスト対応表には、第1の外部メモリ、第1の内部メモリ、第2の内部メモリへのアクセスに必要となる時間クロックサイクル数がそれぞれ示されている。図5のアクセスコスト対応表は、アクセスコスト対応表記憶部116にあらかじめ記憶されている。まず、性能評価モデル生成部101は、解析対象ソースコード記憶部111から図3-1、3-2のソースコードを読み出し図2のステップA1、該ソースコードに含まれる記憶領域である配列ary0~ary4を検出する図2のステップA2。次に、性能評価モデル生成部101は、該記憶領域それぞれについて、アクセス読み出し、書き込みの回数を数え上げる手段を該ソースコードに追加し、これを性能評価モデルとして生成する図2のステップA3。図6-1、6-2を参照すると、性能評価モデルが例示されている。図6-1、6-2の性能評価モデルでは、図3-1、3-2のソースコードに対して、5つの配列ary0~ary4に対して、5つのカウンタcnt0~cnt4を用意し、配列にアクセスするたびに、カウンタを増加させるように動作する部分が追加されている点が異なる。図6-2の性能評価モデルの12行目では5つのカウンタcnt0~cnt4が宣言され、値0で初期化されている。17行目および18行目では、配列ary0およびary4へのアクセスのたびにcnt0およびcnt4をそれぞれインクリメントしている。22行目~24行目、および28行目でも同様に、配列へのアクセスのたびに対応するカウンタの値を増加させている。次に、性能評価モデル生成部101は、図6の性能評価モデルを、性能評価モデル記憶部112に記憶する。次に、アクセス回数解析部102は、前記性能評価モデル記憶部112から、図6の性能評価モデルを読み出す。次に、アクセス回数解析部102は、図6の性能評価モデルを動作させ、ソースコードに含まれる記憶領域毎に、アクセスの回数を計測し、記憶領域別アクセス回数対応表を作成する図2のステップA4。図7を参照すると記憶領域別アクセス回数対応表が例示されている。図7の記憶領域別アクセス回数対応表には、図6の性能評価モデルの15行目から30行目を、一度実行して得られる、配列ごとのアクセス回数カウンタcnt0~cnt4の値が示されている。次に、アクセス回数解析部102は、図7の記憶領域別アクセス回数対応表を、記憶領域別アクセス回数対応表記憶部113に記憶する。次に、見積性能計算部103は、記憶領域別アクセス回数対応表記憶部113から図7のアクセス回数対応表を読み出し、メモリ割当情報記憶部114から、図4のメモリ割当情報を読み出す。次に、図7の記憶領域別アクセス回数対応表に記載された記憶領域毎のアクセス回数の情報と、図4のメモリ割当情報に記載された記憶領域毎の割当先のメモリの種類の情報から、メモリ種類ごとのアクセス回数を算出する。図8を参照すると、メモリ種類ごとのアクセス回数が例示されている。図8には、第一の外部メモリ、第1の内部メモリ、第2の内部メモリそれぞれのアクセス回数が例示されている。たとえば、第一の外部メモリに割り当てられる配列ary0およびary3のアクセス回数はそれぞれ743回と251回であるため、第一の外部メモリへのアクセスの総数はその和である994回となる。次に、見積性能計算部103は、前記アクセスコスト対応表記憶部116から、図5のアクセスコスト対応表を読み出し、図8のメモリ種類ごとのアクセス回数の情報と図5のアクセス対応表の情報から、アクセスコストの総計を算出し、見積性能を生成する。図9を参照すると、メモリ種類ごとのアクセスコストが例示されている。図9には、第一の外部メモリ、第1の内部メモリ、第2の内部メモリそれぞれのアクセスコストが例示されている。たとえば、第一の外部メモリの一回当たりのアクセスコストは10であり、アクセス回数が994回であるため、第一の外部メモリのアクセスコストは9940と算出される。第1の内部メモリ、第2の内部メモリのアクセスコストもそれぞれ同様に算出され、これらの総和である見積性能は10806と算出される。つまり、アクセス先のメモリ種類別のアクセス回数とアクセス先のメモリ種類別の1アクセス毎のアクセスコストの積和が見積性能として算出される。最後に、見積性能計算部103は、前記見積性能を、見積性能記憶部117に記憶する。次に、図3-1、3-2のソースコードを図10-1、10-2に示すように変更したことを考える。図10-1、10-2に例示されるソースコードは、図3-1、3-2のソースコードとは機能的に同一であるが、配列ary0の同一要素からの読み込みを削減するように変更されていることが異なる。図10-2のソースコードの12行目に再利用されるデータを一時的に格納する配列srが宣言されている。20行目から22行目で、配列aryの0番目の要素から3番目の要素までを読み出し、配列srに書き込んでいる。25行目では配列ary0から新たな値を読み出し配列srの4番目の要素に書き込んでいる。26行目および27行目では、配列ary0から値を読み出す代わりに配列srから値を読み出し、図3のソースコードと同様に和を計算し、その結果を配列ary1ならびにary2に格納している。29行目から31行目で、配列srの値をシフトし、次の計算に備えている。性能評価モデル生成部101は、図10-1、10-2のソースコードから性能評価モデルを生成し、アクセス回数解析部102は該性能評価モデルを実行し配列ごとのアクセスの回数を計測し、アクセス回数対応表を作成する。図11を参照すると、図10のソースコードに対する、アクセス回数対応表が例示されている。図7に例示されているアクセス回数対応表と比較し、配列ary0のアクセス回数が削減されていることがわかる。見積性能計算部103は、図11のアクセス回数対応表と、図4のメモリ割当て並びに、図5のアクセスコストを読み出し、メモリ種類ごとのアクセス回数を算出し、さらに、メモリ種類ごとのアクセスコストを算出する。図12を参照すると、図11のソースコードと、図4のメモリ割当て並びに、図5のアクセスコストから得られる、メモリ種類ごとのアクセスコスト並びにその総和が例示されている。図9に例示されているアクセスコストと比較して、第一の外部メモリのアクセスコストが削減され、結果的にアクセスコストの総和も削減されていることがわかる。このように、図10―1、10-2のソースコードを実現する半導体回路は、図3―1、3-2のソースコードを実現する半導体回路よりも低コストであることを簡易に見積もることができる。次に、図4のメモリの割当てを図13に示すように変更したことを考える。図13のメモリ割当ては、図4のメモリ割当てと比較して、配列ary0が第一の内部メモリに割り当てられていることが異なる。見積性能103は、図11のアクセス回数対応表と、図13のメモリ割当て並びに、図5のアクセスコストを読み出し、メモリ種類ごとのアクセス回数を算出し、さらに、メモリ種類ごとのアクセスコストを算出する。図14を参照すると、図11のソースコードと、図13のメモリ割当て並びに、図5のアクセスコストから得られる、メモリ種類ごとのアクセスコスト並びにその総和が例示されている。図12に例示されているアクセスコストと比較して、第一の内部メモリのアクセスコストは増加しているものの、第一の外部メモリのアクセスコストが削減され、結果的にアクセスコストの総和も削減されていることがわかる。このように、図13のメモリ割当てを用いて図10のソースコードを実現する半導体回路は、図4のメモリ割当てを用いて図10のソースコードを実現する半導体回路よりも低コストであることを簡易に見積もることができる。本実施形態によれば、アルゴリズムを変更した時に、該アルゴリズムに対応するソースコードを実現する論理回路の性能を簡易に見積ることができ、アルゴリズム検討の判断材料に利用できる。また、本実施形態によれば、メモリへの割当てを変更した時に、該ソースコードを実現する論理回路の性能を簡易に見積もることができ、アーキテクチャ検討の判断材料に利用できる。なお、上記の半導体回路性能見積装置は、ハードウェア、ソフトウェア又はこれらの組合わせにより実現することができる。また、上記の半導体回路性能見積装置により行なわれる半導体回路性能見積方法も、ハードウェア、ソフトウェア又はこれらに組合わせにより実現することができる。ここで、ソフトウェアによって実現されるとは、コンピュータがプログラムを読み込んで実行することにより実現されることを意味する。プログラムは、様々なタイプの非一時的なコンピュータ可読媒体を用いて格納され、コンピュータに供給することができる。非一時的なコンピュータ可読媒体は、様々なタイプの実体のある記録媒体を含む。非一時的なコンピュータ可読媒体の例は、磁気記録媒体例えば、フレキシブルディスク、磁気テープ、ハードディスクドライブ、光磁気記録媒体例えば、光磁気ディスク、CD-ROM、CD-R、CD-R/W、半導体メモリ例えば、マスクROM、PROM、EPROM、フラッシュROM、RAMを含む。また、プログラムは、様々なタイプの一時的なコンピュータ可読媒体によってコンピュータに供給されてもよい。一時的なコンピュータ可読媒体の例は、電気信号、光信号、及び電磁波を含む。一時的なコンピュータ可読媒体は、電線及び光ファイバ等の有線通信路、又は無線通信路を介して、プログラムをコンピュータに供給できる。上記の実施形態の一部又は全部は、以下の付記のようにも記載されうるが、以下には限られない。付記1半導体回路の性能を見積もるための半導体回路性能見積装置であって、前記半導体の設計データであるソースコードを基に、アクセス先のメモリ種類別のアクセス回数を求め、該アクセス先のメモリ種類別のアクセス回数とアクセス先のメモリ種類別のアクセスコストを基に、見積性能を算出することを特徴とする半導体回路性能見積装置。付記2付記1に記載の半導体回路性能見積装置であって、前記アクセス先のメモリ種類別のアクセス回数は、記憶領域別のアクセス回数と記憶領域別のメモリ種類を基に求めることを特徴とする半導体回路性能見積装置。付記3付記2に記載の半導体回路性能見積装置であって、前記アクセス先の記憶領域別のアクセス回数を、前記ソースコードを基に生成した性能評価モデルを実行させることにより求めることを特徴とする半導体回路性能見積装置。付記4付記3に記載の半導体回路性能見積装置であって、前記性能評価モデルは、該性能評価モデルの実行時に記憶領域別のアクセス回数をカウントするための記述を含むことを特徴とする半導体回路性能見積装置。付記5付記1乃至4の何れか1に記載の半導体回路性能見積装置であって、前記アクセス先のメモリ種類別のアクセス回数と前記アクセス先のメモリ種類別のアクセスコストを基に算出した前記アクセス先のメモリ種類別のアクセス回数と前記アクセス先のメモリ種類別のアクセスコストの積和を前記見積性能として算出することを特徴とする半導体回路性能見積装置。付記6付記1乃至5の何れか1に記載の半導体回路性能見積装置であって、前記アクセスコストは、アクセスタイム、アクセスクロックサイクル数、アクセス消費電力、アクセス発生熱量、アクセス対象メモリ面積若しくはアクセス対象メモリ占有時間割合又はこれらの組合せであることを特徴とする半導体回路性能見積装置。付記7付記1乃至5の何れか1に記載の半導体回路性能見積装置であって、複数の種類のアクセスコストについて、アクセスコストの種類毎に見積性能を算出し、これらを組み合わせることにより得られた値を、最終的な見積性能とすることを特徴とする半導体回路性能見積装置。付記8半導体回路の性能を見積もるための半導体回路性能見積方法であって、前記半導体の設計データであるソースコードを基に、アクセス先のメモリ種類別のアクセス回数を求め、該アクセス先のメモリ種類別のアクセス回数とアクセス先のメモリ種類別のアクセスコストを基に、見積性能を算出することを特徴とする半導体回路性能見積方法。付記9付記8に記載の半導体回路性能見積方法であって、前記アクセス先のメモリ種類別のアクセス回数は、記憶領域別のアクセス回数と記憶領域別のメモリ種類を基に求めることを特徴とする半導体回路性能見積方法。付記10付記9に記載の半導体回路性能見積方法であって、前記アクセス先の記憶領域別のアクセス回数を、前記ソースコードを基に生成した性能評価モデルを実行させることにより求めることを特徴とする半導体回路性能見積方法。付記11付記10に記載の半導体回路性能見積方法であって、前記性能評価モデルは、該性能評価モデルの実行時に記憶領域別のアクセス回数をカウントするための記述を含むことを特徴とする半導体回路性能見積方法。付記12付記8乃至11の何れか1に記載の半導体回路性能見積方法であって、前記アクセス先のメモリ種類別のアクセス回数と前記アクセス先のメモリ種類別のアクセスコストを基に算出した前記アクセス先のメモリ種類別のアクセス回数と前記アクセス先のメモリ種類別のアクセスコストの積和を前記見積性能として算出することを特徴とする半導体回路性能見積方法。付記13付記8乃至12の何れか1に記載の半導体回路性能見積方法であって、前記アクセスコストは、アクセスタイム、アクセスクロックサイクル数、アクセス消費電力、アクセス発生熱量、アクセス対象メモリ面積若しくはアクセス対象メモリ占有時間割合又はこれらの組合せであることを特徴とする半導体回路性能見積方法。付記14付記8乃至12の何れか1に記載の半導体回路性能見積方法であって、複数の種類のアクセスコストについて、アクセスコストの種類毎に見積性能を算出し、これらを組み合わせることにより得られた値を、最終的な見積性能とすることを特徴とする半導体回路性能見積方法。付記15半導体回路の性能を見積もるための半導体回路性能見積装置としてコンピュータを機能させるための半導体回路性能見積プログラムであって、前記半導体回路性能見積り装置は、前記半導体の設計データであるソースコードを基に、アクセス先のメモリ種類別のアクセス回数を求め、該アクセス先のメモリ種類別のアクセス回数とアクセス先のメモリ種類別のアクセスコストを基に、見積性能を算出することを特徴とする半導体回路性能見積プログラム。付記16付記15に記載の半導体回路性能見積プログラムであって、前記半導体回路性能見積り装置は、前記アクセス先のメモリ種類別のアクセス回数は、記憶領域別のアクセス回数と記憶領域別のメモリ種類を基に求めることを特徴とする半導体回路性能見積プログラム。付記17付記16に記載の半導体回路性能見積プログラムであって、前記半導体回路性能見積り装置は、前記アクセス先の記憶領域別のアクセス回数を、前記ソースコードを基に生成した性能評価モデルを実行させることにより求めることを特徴とする半導体回路性能見積プログラム。付記18付記17に記載の半導体回路性能見積プログラムであって、前記性能評価モデルは、該性能評価モデルの実行時に記憶領域別のアクセス回数をカウントするための記述を含むことを特徴とする半導体回路性能見積プログラム。付記19付記15乃至18の何れか1に記載の半導体回路性能見積プログラムであって、前記半導体回路性能見積り装置は、前記アクセス先のメモリ種類別のアクセス回数と前記アクセス先のメモリ種類別のアクセスコストを基に算出した前記アクセス先のメモリ種類別のアクセス回数と前記アクセス先のメモリ種類別のアクセスコストの積和を前記見積性能として算出することを特徴とする半導体回路性能見積プログラム。付記20付記15乃至19の何れか1に記載の半導体回路性能見積プログラムであって、前記アクセスコストは、アクセスタイム、アクセスクロックサイクル数、アクセス消費電力、アクセス発生熱量、アクセス対象メモリ面積若しくはアクセス対象メモリ占有時間割合又はこれらの組合せであることを特徴とする半導体回路性能見積プログラム。付記21付記15乃至19の何れか1に記載の半導体回路性能見積プログラムであって、前記半導体回路性能見積り装置は、複数の種類のアクセスコストについて、アクセスコストの種類毎に見積性能を算出し、これらを組み合わせることにより得られた値を、最終的な見積性能とすることを特徴とする半導体回路性能見積プログラム。