"入力された直流電圧または交流電圧を所望の交流電圧に変換して出力する電力変換装置に適用されるパワー半導体モジュールにおいて、ダイオード素子とMOS型スイッチング素子とが逆並列に接続され、前記電力変換装置における正側アームとして動作する第1の素子対と、ダイオード素子とMOS型スイッチング素子とが逆並列に接続され、前記第1の素子対と共に同一極性のアーム動作を行う第2の素子対と、ダイオード素子とMOS型スイッチング素子とが逆並列に接続され、前記電力変換装置における負側アームとして動作する第3の素子対と、ダイオード素子とMOS型スイッチング素子とが逆並列に接続され、前記第3の素子対と共に同一極性のアーム動作を行う第4の素子対と、を有し、前記第1~第4の素子対は、1つのモジュール内に収容されて4in1モジュールとして構成されると共に、前記第1の素子対と前記第2の素子対との直列接続、前記第2の素子対と前記第3の素子対との直列接続および、前記第3の素子対と前記第4の素子対との直列接続を可能とする外部電極端子を有して構成されることを特徴とするパワー半導体モジュール。前記パワー半導体モジュールは、前記第1~第4の素子対を有する他のパワー半導体モジュールとの直列接続を可能とする外部電極端子を有して構成されることを特徴とする請求項1に記載のパワー半導体モジュール。前記ダイオード素子および前記MOS型スイッチング素子のうちの少なくとも一方が、ワイドバンドギャップ半導体であることを特徴とする請求項1または2に記載のパワー半導体モジュール。前記ダイオード素子がショットキーダイオードであることを特徴とする請求項3に記載のパワー半導体モジュール。前記ワイドバンドギャップ半導体は、炭化ケイ素、窒化ガリウム系材料または、ダイヤモンドを用いた半導体であることを特徴とする請求項3に記載のパワー半導体モジュール。入力された直流電圧または交流電圧を所望の交流電圧に変換して出力する電力変換装置において、ダイオード素子とMOS型スイッチング素子とが逆並列に接続されて正側アームの一つを構成する第1の素子対と、ダイオード素子とMOS型スイッチング素子とが逆並列に接続され、前記第1の素子対に直列に接続されて前記正側アームの他の一つを構成する第2の素子対と、を有し、これら第1、第2の素子対が1つのモジュール内に収容された第1の2in1モジュールと、ダイオード素子とMOS型スイッチング素子とが逆並列に接続されて負側アームの一つを構成する第3の素子対と、ダイオード素子とMOS型スイッチング素子とが逆並列に接続され、前記第3の素子対に直列に接続されて前記負側アームの他の一つを構成する第4の素子対と、を有し、これら第3、第4の素子対が1つのモジュール内に収容された第2の2in1モジュールと、を有し、前記第1の2in1モジュールと第2の2in1モジュールとは、直列に接続されてレグを構成し、当該レグを複数組有して構成されることを特徴とする電力変換装置。入力された直流電圧または交流電圧を所望の交流電圧に変換して出力する電力変換装置において、ダイオード素子とMOS型スイッチング素子とが逆並列に接続されて正側アームの一つを構成する第1の素子対と、ダイオード素子とMOS型スイッチング素子とが逆並列に接続され、前記第1の素子対に並列に接続されて前記正側アームの他の一つを構成する第2の素子対と、を有し、これら第1、第2の素子対が1つのモジュール内に収容された第1の2in1モジュールと、ダイオード素子とMOS型スイッチング素子とが逆並列に接続されて負側アームの一つを構成する第3の素子対と、ダイオード素子とMOS型スイッチング素子とが逆並列に接続され、前記第3の素子対に並列に接続されて前記負側アームの他の一つを構成する第4の素子対と、を有し、これら第3、第4の素子対が1つのモジュール内に収容された第2の2in1モジュールと、を有し、前記第1の2in1モジュールと第2の2in1モジュールとは、直列に接続されてレグを構成し、当該レグを複数組有して構成されることを特徴とする電力変換装置。入力された直流電圧または交流電圧を所望の交流電圧に変換して出力する電力変換装置において、ダイオード素子とMOS型スイッチング素子とが逆並列に接続されて正側アームを構成する第1の素子対と、ダイオード素子とMOS型スイッチング素子とが逆並列に接続され、前記第1の素子対に直列に接続されて前記正側アームを構成する第2の素子対と、ダイオード素子とMOS型スイッチング素子とが逆並列に接続されて負側アームを構成する第3の素子対と、ダイオード素子とMOS型スイッチング素子とが逆並列に接続され、前記第3の素子対に直列に接続されて前記負側アームを構成する前記第4の素子対と、を有し、前記第2の素子対と前記第3の素子対とは、直列に接続されてレグを構成し、前記レグを複数組有すると共に、当該レグを構成する第1~第4の素子対は、1つのモジュール内に収容され、4in1モジュールとして構成されることを特徴とする電力変換装置。入力された直流電圧または交流電圧を所望の交流電圧に変換して出力する電力変換装置において、ダイオード素子とMOS型スイッチング素子とが逆並列に接続されて正側アームを構成する第1の素子対と、ダイオード素子とMOS型スイッチング素子とが逆並列に接続され、前記第1の素子対に直列に接続されて前記正側アームを構成する第2の素子対と、ダイオード素子とMOS型スイッチング素子とが逆並列に接続され、前記第2の素子対に直列に接続されて前記正側アームを構成する第3の素子対と、ダイオード素子とMOS型スイッチング素子とが逆並列に接続され、前記第3の素子対に直列に接続されて前記正側アームを構成する第4の素子対と、を有し、これら第1~第4の素子対が1つのモジュール内に収容された第1の4in1モジュールと、ダイオード素子とMOS型スイッチング素子とが逆並列に接続されて負側アームを構成する第5の素子対と、ダイオード素子とMOS型スイッチング素子とが逆並列に接続され、前記第5の素子対に直列に接続されて前記負側アームを構成する第6の素子対と、ダイオード素子とMOS型スイッチング素子とが逆並列に接続され、前記第6の素子対に直列に接続されて前記負側アームを構成する第7の素子対と、ダイオード素子とMOS型スイッチング素子とが逆並列に接続され、前記第7の素子対に直列に接続されて前記負側アームを構成する第8の素子対と、を有し、これら第5~第8の素子対が1つのモジュール内に収容された第2の4in1モジュールと、前記第1の4in1モジュールと第2の4in1モジュールとは、直列に接続されてレグを構成し、当該レグを複数組有して構成されることを特徴とする電力変換装置。前記ダイオード素子および前記MOS型スイッチング素子のうちの少なくとも一方が、ワイドバンドギャップ半導体であることを特徴とする請求項6~9の何れか1項に記載の電力変換装置。前記ダイオード素子がショットキーダイオードであることを特徴とする請求項10に記載の電力変換装置。前記ワイドバンドギャップ半導体は、炭化ケイ素、窒化ガリウム系材料または、ダイヤモンドを用いた半導体であることを特徴とする請求項10に記載の電力変換装置。請求項6~12の何れか1項に記載の電力変換装置と、前記電力変換装置からの電力供給を受けて車両を駆動する電動機と、を備えたことを特徴とする鉄道車両。ところで、スイッチング素子を直列に接続して駆動する場合における重要な課題の一つは、各スイッチング素子に印加される素子電圧を均等化することにある。特に、スイッチング素子がターンオフするときには、主回路インダクタンスLおよびコレクタ電流の変化率di/dtに起因して発生するサージ電圧により、特定のスイッチング素子に定格を超える電圧が印加されて素子破壊を招く可能性があることが指摘されている。既に、IGBTを搭載した高耐圧仕様のパワー半導体モジュールには豊富なラインナップが揃っていることについて触れたが、このことはIGBTを直列接続して駆動することの困難性を物語っている。つまり、従来技術では、IGBTを直列接続して駆動することが困難であるため、豊富なラインナップを揃える必要があったのである。このような理由により、従来の鉄道応用におけるIGBTを搭載した高耐圧仕様のパワー半導体モジュールでは、例えば750V架線用として耐圧1.7kVのパワー半導体モジュール、1500V架線用として耐圧3.3kVのパワー半導体モジュール、3000V架線用として耐圧6.5kVのパワー半導体モジュールをそれぞれ開発しなければならなかった。なお、鉄道車両仕様によっては、2.5kVや、4.5kVのパワー半導体モジュールが必要になることもあり、このことも豊富なラインナップを揃えなければならない理由の一つであった。また、高耐圧仕様のパワー半導体モジュールが必要なことは、電気自動車、パワーコンディショナなどの応用においても同様であった。このため、IGBTを搭載した高耐圧仕様のパワー半導体モジュールでは、少数多品種の生産とならざるを得ず、従って量産効果を得ることができず、コストダウンを図ることが難しいという課題があった。本発明は、上記に鑑みてなされたものであって、汎用性を有し、量産効果を得ることができる高耐圧仕様のパワー半導体モジュールを提供することを目的とする。また、本発明は、上記のようなパワー半導体モジュールを備えた電力変換装置および、上記のような電力変換装置を備えた鉄道車両を提供することを目的とする。上述した課題を解決し、目的を達成するため、本発明に係るパワー半導体モジュールは、入力された直流電圧または交流電圧を所望の交流電圧に変換して出力する電力変換装置に適用されるパワー半導体モジュールにおいて、ダイオード素子とMOS型スイッチング素子とが逆並列に接続され、前記電力変換装置における正側アームとして動作する第1の素子対と、ダイオード素子とMOS型スイッチング素子とが逆並列に接続され、前記電力変換装置における負側アームとして動作する第2の素子対と、を有し、前記第1、第2の素子対は、1つのモジュール内に収容されて2in1モジュールとして構成されると共に、これら第1、第2の素子対同士の直列接続を可能とする外部電極端子を有して構成されることを特徴とする。本発明によれば、汎用性を有し、量産効果を得ることができる高耐圧仕様のパワー半導体モジュールを提供することができるという効果を奏する。実施の形態1.まず、本発明の実施の形態1に係る電力変換装置について説明する。図1は、実施の形態1に係る電力変換装置の概略の機能構成を示す図であり、鉄道車両100に搭載される電力変換装置50の一構成例を示している。図1に示すように、電力変換装置50は、コンバータ10、コンデンサ20およびインバータ30を備えて構成される。鉄道車両100には、電力変換装置50の入力端側に配置されてコンバータ10に接続される変圧器6および、電力変換装置50の出力端側に配置されてインバータ30に接続され、電力変換装置50からの電力供給を受けて車両を駆動する電動機40が搭載されている。なお、電動機40としては、誘導電動機や同期電動機が好適である。変圧器6の一次巻線の一端は集電装置2を介して架線1に接続され、他端は車輪3を介して大地電位であるレール4に接続されている。架線1から供給される電力は、集電装置2を介して変圧器6の一次巻線に入力されるとともに、変圧器6の二次巻線に生じた電力がコンバータ10に入力される。コンバータ10は、スイッチング素子UPC,VPCで構成される正側アーム例えばU相ではUPCと、スイッチング素子UNC,VNCで構成される負側アーム例えばU相ではUNCとがそれぞれ直列に接続された回路部以下レグというを有している。すなわち、コンバータ10には、2組U相分、V相分のレグを有する単相ブリッジ回路が構成されている。コンバータ10は、スイッチング素子UPC,VPC,UNC,VNCをPWM制御することで入力された交流電圧を所望の直流電圧に変換して出力する。コンバータ10の出力端には、直流電源となるコンデンサ20が並列に接続されるとともに、コンデンサ20の直流電圧を入力とし、任意電圧および任意周波数の交流電圧に変換し出力するインバータ30が接続される。インバータ30は、スイッチング素子UPI,VPI,WPIで構成される正側アーム例えばU相ではUPIと、スイッチング素子UNI,VNI,WNIで構成される負側アーム例えばU相ではUNIとがそれぞれ直列に接続されたレグを有している。すなわち、インバータ30には、3組U相分、V相分、W相分のレグを有する3相ブリッジ回路が構成されている。インバータ30は、スイッチング素子UPI,VPI,WPI,UNI,VNI,WNIをPWM制御することで入力された直流電圧を所望の交流電圧に変換して出力する。なお、図1では、実施の形態1に係る電力変換装置の好適な例として、交流入力の電気車に適用する場合を一例として示したが、地下鉄や郊外電気車等に多用される直流入力の電気車に対しても同様に適用することができる。なお、直流入力の電気車の構成は公知であるため、ここでの説明は省略する。つぎに、実施の形態1の電力変換装置に用いられるパワー半導体モジュールについて説明する。図2は、実施の形態1に係るパワー半導体モジュールの概略形状を示す斜視図であり、図3は、図2に示すパワー半導体モジュールが有する回路構成を概略的に示す図である。図2および図3に示すように、実施の形態1に係るパワー半導体モジュール60Aでは、例えばシリコンSiをベースとするMOSFETSi-MOSFETと、例えばSiをベースとするFWDSi-FWDとが逆並列に接続された2個の素子対である第1の素子対62,第2の素子対64がパッケージ内に収容されている。このように、実施の形態1に係るパワー半導体モジュール60Aは、2個の素子対が一つのモジュール内に収容される、いわゆる2in1モジュールを構成している。ここで、第1の素子対62では、Si-MOSFETのドレインとSi-FWDのカソードとがモジュール内で接続され、その接続端は引き出されてパワー半導体モジュール60Aの上面に設けられたドレイン電極D1に接続されると共に、Si-MOSFETのソースとSi-FWDのアノードとがモジュール内で接続され、その接続端は引き出されてパワー半導体モジュール60Aの上面に設けられたソース電極S1に接続されるように構成されている。同様に、第2の素子対64では、Si-MOSFETのドレインとSi-FWDのカソードとがモジュール内で接続され、その接続端は引き出されてパワー半導体モジュール60Aの上面に設けられたドレイン電極D2に接続されると共に、Si-MOSFETのソースとSi-FWDのアノードとがモジュール内で接続され、その接続端は引き出されてパワー半導体モジュール60Aの上面に設けられたソース電極S2に接続されるように構成されている。なお、図2の構造および図3の回路構成から明らかなように、パワー半導体モジュール60Aにおけるソース電極S1とドレイン電極D2もしくはドレイン電極D1とソース電極S2とを、導体バーなどで電気的に接続すれば第1の素子対62と第2の素子対64とが直列接続された回路を構成することができる。したがって、図2に示すパワー半導体モジュール60Aは、素子モジュール耐圧を増大させた使用態様以下直列応用と称するに好適なパワー半導体モジュールを構成する。また、図4は、実施の形態1における図2とは異なるタイプのパワー半導体モジュールの概略形状を示す斜視図である。図4に示すパワー半導体モジュール60Bの回路構成は図3に示すものと同一である。図4に示すパワー半導体モジュール60Bでは、モジュールの上面に設けた電極の配置が図2のものと異なっており、具体的には、図2のものと、ドレイン電極D2とソース電極S2の配置を逆にしている。図4において、ドレイン電極D1とドレイン電極D2および、ソース電極S1とソース電極S2を、それぞれ導体バーなどで電気的に接続すれば第1の素子対62と第2の素子対64とが並列接続された回路を構成することができる。したがって、図4に示すパワー半導体モジュール60Bは、電流容量を増大させた使用態様以下並列応用と称するに好適なパワー半導体モジュールを構成する。図5は、実施の形態1に係るパワー半導体モジュールを用いて構成したインバータ回路の一構成例を示す図であり、詳細には、1500V直流架線に好適なインバータ回路の一構成例を示している。図5に示す例では、図1における各正側アームUPI,VPI,WPIおよび各負側アームUNI,VNI,WNIを例えば図2に示すパワー半導体モジュール60Aを6個用いて構成している。ここで、インバータ回路の各アームを構成する2in1モジュール60A1~60A6は、一つの素子対の耐圧が例えば1.7kVであるため、直列接続された各2in1モジュール60A1~60A6の各耐圧は、1.7kV×2=3.4kVである。このため、これら3.4kVの耐圧を有する2in1モジュールを各アームのスイッチング素子として使用することにより、1500V直流架線の鉄道車両に適用可能なインバータ回路を構成することが可能となる。また、図6は、実施の形態1に係るパワー半導体モジュールを用いて構成したインバータ回路の他の構成例を示す図であり、詳細には、750V直流架線に好適なインバータ回路の一構成例を示している。図6に示す例では、図1における各レグ[U相UPI,UNI、V相VPI,VNI、W相WPI,WNI]を例えば図2に示すパワー半導体モジュール60Aを3個用いて構成している。ここで、インバータ回路の各レグを構成する2in1モジュール60A7~60A9は、一つの素子対の耐圧が例えば1.7kVであるため、2in1モジュール60A7~60A9における一つの素子対を各アームのスイッチング素子として使用することにより、750V直流架線の鉄道車両に適用可能なインバータ回路を構成することが可能となる。また、図7は、実施の形態1に係るパワー半導体モジュールを用いて構成したインバータ回路の図5および図6とは異なる構成例を示す図である。図7に示す例は、図6と同様に750V直流架線に好適なインバータ回路の構成例ではあるものの、各アームを構成するパワー半導体モジュールの電流容量を2倍としている。つまり、図7に示すインバータ回路と、図5に示すインバータ回路とでは、それぞれの定格容量が略同一である。図7に示す例では、図1における各正側アームUPI,VPI,WPIおよび各負側アームUNI,VNI,WNIを例えば図4に示すパワー半導体モジュール60Bを6個用いて構成している。ここで、インバータ回路の各アームを構成する2in1モジュール60B1~60B6は、各2in1モジュール内の2つの素子対を並列接続することで2倍の電流容量を確保している。これら並列接続された各素子対の耐圧は1.7kVであるため、これら並列接続された1.7kVの耐圧を有する2in1モジュールを各アームのスイッチング素子として使用することにより、750V直流架線の鉄道車両に適用可能なインバータ回路を構成することが可能となる。なお、図5~図7の例では、直流架線への適用例を示したが、交流架線についても同様な適用が可能であることは言うまでもない。つぎに、図2および図4に示すような2in1モジュールを製造することの利点および効果について説明する。まず、上記では、IGBTを直列接続して駆動することには、素子電圧の均等化という課題がある一方で、IGBTは高速動作が可能であり、高耐圧および大電流容量のものが比較的得られ易いことについて説明した。また、この理由により、IGBTを搭載したパワー半導体モジュールでは、耐圧の異なる種々のタイプのモジュールが開発されることが多くなり、IGBTを搭載した高耐圧仕様のパワー半導体モジュールでは、少数多品種の生産とならざるを得ないので量産効果を得ることができず、コストダウンを図ることが難しいということについても説明した。実際のところ、例えば鉄道車両のアプリケーションでは、架線電圧1500V用には3.3kV程度のパワー半導体モジュールが必要とされ、また例えば海外の架線電圧3000V用には6.5kV程度のパワー半導体モジュールが必要とされるが、このような高耐圧仕様のパワー半導体モジュールは、数多く量産されるとまでは行かない状況にある。一方、図1に示すように、インバータ回路の構成は、MOSFETとFWDとが逆並列に接続されてなる素子対を直列に接続した構成になるため、種々の耐圧の素子対に応用できるものであれば量産効果が期待できる。また、電力変換装置においては、図1に示すように、インバータ回路と同様なレグ構成をとるコンバータ回路を備えているものが多く、コンバータ回路にも同様に適用できるという利点がある。さらに、図1では、鉄道車両用の電力変換装置を例示したが、産業機械用途、電気自動車用途、ハイブリッド車用途、パワーコンディショナ用途などに用いられる電力変換装置においても、同一構成のインバータ回路、コンバータ回路が用いられるので、これら数多くのアプリケーションに適用できるという利点も得られる。このような理由により、図2および図4に示すような汎用性のあるパワー半導体モジュール2in1モジュールを最小単位として構成しておけば、種々のアプリケーションに適用可能であり、量産効果も期待できるため、コストメリットの高いパワー半導体モジュールとすることが可能である。なお、2in1モジュールのアプリケーションに係る一例としては、図5~7に示したとおりであるが、個々のモジュールの接続態様直列接続、並列接続と、モジュール間の接続態様直列接続、並列接続とを組み合わせることにより、耐圧や電流容量の仕様に応ずる種々の電力変換装置に適用できるという利点が得られる。また、インバータ回路またはコンバータ回路の各アーム素子として使用する限りにおいては、パワー半導体モジュールを2in1モジュールとして構成したとしても、各素子対が無駄になることはない。また、パワー半導体モジュールを2in1モジュールとして構成することにより、素子対の接続配線が容易となり、設計や製造の簡易化が図れるという効果も得られる。この意味で、パワー半導体モジュールを2in1モジュールとして構成することの意義は非常に大きい。以上説明したように、実施の形態1のパワー半導体モジュールによれば、Si-MOSFETとSi-FWDとが逆並列に接続され、電力変換装置における正側アームとして動作する第1の素子対と、Si-MOSFETとSi-FWDとが逆並列に接続され、電力変換装置における負側アームとして動作する第2の素子対とを有し、これら第1、第2の素子対は、1つのモジュール内に収容されて2in1モジュールとして構成されると共に、これら第1、第2の素子対同士の直列接続を可能とする外部電極端子を有して構成されるので、汎用性を有し、量産効果を期待できる高耐圧仕様のパワー半導体モジュールを得ることができる。また、実施の形態1のパワー半導体モジュールによれば、Si-MOSFETとSi-FWDとが逆並列に接続され、電力変換装置における正側アームまたは負側アームの一つとして動作する第1の素子対と、Si-MOSFETとSi-FWDとが逆並列に接続され、第1の素子対と共に同一極性のアーム動作を行う第2の素子対とを有し、これら第1、第2の素子対は、1つのモジュール内に収容されて2in1モジュールとして構成されると共に、これら第1、第2の素子対同士の直列接続を可能とし、かつ、これら第1、第2の素子対を有する他のパワー半導体モジュールとの直列接続を可能とする外部電極端子を有して構成されるので、汎用性を有し、量産効果を期待できる高耐圧仕様のパワー半導体モジュールを得ることができる。さらに、実施の形態1のパワー半導体モジュールによれば、Si-MOSFETとSi-FWDとが逆並列に接続され、電力変換装置における正側アームまたは負側アームの一つとして動作する第1の素子対と、Si-MOSFETとSi-FWDとが逆並列に接続され、第1の素子対と共に同一極性のアーム動作を行う第2の素子対とを有し、これら第1、第2の素子対は、1つのモジュール内に収容されて2in1モジュールとして構成されると共に、これら第1、第2の素子対同士の並列接続を可能とし、かつ、これら第1、第2の素子対を有する他のパワー半導体モジュールとの直列接続を可能とする外部電極端子を有して構成されるので、汎用性を有し、量産効果を期待できる高耐圧仕様のパワー半導体モジュールを得ることができる。実施の形態2.図8は、実施の形態2に係るパワー半導体モジュールが有する回路構成を概略的に示す図である。図8に示すように、実施の形態2に係るパワー半導体モジュール70では、例えばSi-MOSFETと、Si-FWDとが逆並列に接続された4個の素子対である第1の素子対71、第2の素子対72、第3の素子対73および第4の素子対74がパッケージ内に収容されている。このように、実施の形態2に係るパワー半導体モジュール70は、4個の素子対が一つのモジュール内に収容される、いわゆる4in1モジュールを構成している。図9は、実施の形態2に係るパワー半導体モジュール4in1モジュールを用いて構成したインバータ回路の一構成例を示す図であり、詳細には、1500V直流架線に好適なインバータ回路の一構成例を示している。図9に示す例では、図1における各レグ[U相UPI,UNI、V相VPI,VNI、W相WPI,WNI]を例えば図8に示すパワー半導体モジュール70を3個用いて構成している。ここで、インバータ回路の各レグを構成する4in1モジュール70A1~70A3は、一つの素子対の耐圧が例えば1.7kVであるため、4in1モジュール70A1~70A3における二つの素子対を各アームのスイッチング素子として使用つまり、1.7kV×2=3.4kVの耐圧を有する各二つの素子対をそれぞれ各アーム正側アームおよび負側アームのスイッチング素子として使用することにより、1500V直流架線の鉄道車両に適用可能なインバータ回路を構成することが可能となる。また、図10は、実施の形態2に係るパワー半導体モジュール4in1モジュールを用いて構成したインバータ回路の他の構成例を示す図であり、詳細には、3000V直流架線に好適なインバータ回路の一構成例を示している。図10に示す例では、図1における各正側アームUPI,VPI,WPIおよび各負側アームUNI,VNI,WNIとして直列接続された6個のパワー半導体モジュール4in1モジュール70A4~70A9を用いて構成している。ここで、インバータ回路の各アームを構成する4in1モジュール70A4~70A9は、一つの素子対の耐圧が例えば1.7kVであるため、直列接続された各4in1モジュール70A4~70A9の耐圧は、1.7kV×4=6.8kVである。このため、これら6.8kVの耐圧を有する4in1モジュールを各アームのスイッチング素子として使用することにより、3000V直流架線の鉄道車両に適用可能なインバータ回路を構成することが可能となる。また、図11は、実施の形態2に係るパワー半導体モジュール4in1モジュールを用いて構成した3レベルインバータ回路の構成例を示す図であり、詳細には、750V直流架線に好適な3レベルインバータ回路の一構成例を示している。図11に示す例では、3レベルインバータ回路の各レグを構成するスイッチング素子正側アームおよび負側アームのスイッチング素子として直列接続された3個の4in1モジュール70A10~70A12を用いて構成している。図11の構成では、4in1モジュール70A10を構成する4つの素子対のうち、上側2つの素子対を正側アームのスイッチング素子として使用し、下側2つの素子対を負側アームのスイッチング素子として使用する。3レベルインバータ回路の場合、各アームを構成するスイッチング素子は個々独立に動作するため、各アームを構成するスイッチング素子個々の耐圧が各アームの耐圧となる。したがって、各素子対の耐圧を1.7kVとすれば、図11のように構成された3レベルインバータ回路は、750V直流架線の鉄道車両に適用可能なインバータ回路となる。また、図12は、実施の形態2に係るパワー半導体モジュール4in1モジュールを用いて構成した3レベルインバータ回路の他の構成例を示す図であり、詳細には、1500V直流架線に好適なインバータ回路の一構成例を示している。図12に示す例では、直列接続された6個の4in1モジュール70A13~70A18を用いて構成している。図12の構成では、4in1モジュール70A13を構成する4つの素子対を正側アームのスイッチング素子と使用すると共に、4in1モジュール70A14を構成する4つの素子対を負側アームのスイッチング素子として使用し、これら4in1モジュール70A13,14を直列接続して一つのレグとして使用する。また、正側アームとして使用される4in1モジュール70A13において、上側2つの素子対と下側2つの素子対とは、それぞれが一体となって同じスイッチング動作を行うため、直列接続された2つの素子対の耐圧が各アームの耐圧となる。したがって、各素子対の耐圧を1.7kVとすれば、図12のように構成された3レベルインバータ回路は、1500V直流架線の鉄道車両に適用可能なインバータ回路となる。なお、4in1モジュールのアプリケーションに係る一例としては、図9~12に示したとおりであるが、個々のモジュールの接続態様直列接続、並列接続と、モジュール間の接続態様直列接続、並列接続とを組み合わせることにより、耐圧や電流容量の仕様に応ずる種々の電力変換装置に適用できるという利点が得られる。また、3レベルインバータ回路を含むインバータ回路または3レベルコンバータ回路を含むコンバータ回路の各アーム素子として使用する際、パワー半導体モジュールを4in1モジュールとして構成したとしても、各素子対が無駄になることはない。一方、パワー半導体モジュールを4in1モジュールとして構成することにより、素子対の接続配線が容易となり、設計や製造の簡易化が図れるという効果が得られる。この意味で、パワー半導体モジュールを4in1モジュールとして構成することの意義は大きい。以上説明したように、実施の形態2のパワー半導体モジュールによれば、Si-MOSFETとSi-FWDとが逆並列に接続され、電力変換装置における正側アームとして動作する第1の素子対と、Si-MOSFETとSi-FWDとが逆並列に接続され、第1の素子対と共に同一極性のアーム動作を行う第2の素子対と、Si-MOSFETとSi-FWDとが逆並列に接続され、電力変換装置における負側アームとして動作する第3の素子対と、Si-MOSFETとSi-FWDとが逆並列に接続され、第3の素子対と共に同一極性のアーム動作を行う第4の素子対と、を有し、これら第1~第4の素子対は、1つのモジュール内に収容されて4in1モジュールとして構成されると共に、第1の素子対と第2の素子対との直列接続、第2の素子対と第3の素子対との直列接続および、第3の素子対と第4の素子対との直列接続を可能とする外部電極端子を有して構成されるので、汎用性を有し、量産効果を期待できる高耐圧仕様のパワー半導体モジュールを得ることができる。また、実施の形態2のパワー半導体モジュールによれば、Si-MOSFETとSi-FWDとが逆並列に接続され、電力変換装置における正側アームまたは負側アームの一つとして動作する第1の素子対と、Si-MOSFETとSi-FWDとが逆並列に接続され、Si-MOSFETとSi-FWDとが逆並列に接続され、第1の素子対と共に同一極性のアーム動作を行う第2~第4の素子対と、を有し、これら第1~第4の素子対は、1つのモジュール内に収容されて4in1モジュールとして構成されると共に、第1の素子対と第2の素子対との直列接続、第2の素子対と第3の素子対との直列接続および、第3の素子対と第4の素子対との直列接続を可能とし、かつ、これら第1~第4の素子対を有する他のパワー半導体モジュールとの直列接続を可能とする外部電極端子を有して構成されるので、汎用性を有し、量産効果を期待できる高耐圧仕様のパワー半導体モジュールを得ることができる。実施の形態3.図13は、実施の形態1,2に係るパワー半導体モジュールを含む駆動回路の一構成例を示す回路図であり、図14は、図13の駆動回路を駆動モジュールとして構成した場合の一構成例を示す図である。図13に示すように、実施の形態3に係る駆動回路では、例えばSi-MOSFETと、Si-FWDとが逆並列に接続された素子対Q1,Q2が直列に接続されると共に、これら直列接続された素子対Q1,Q2を駆動するために種々の回路要素が設けられている。なお、図13では、素子対Q1,Q2が直列に接続される構成を開示しているが、直列接続される素子対は2つに限定されるものではなく、3つ以上の素子対が直列接続される構成であってもよく、縦方向に同様な回路要素を備えて構成される。つぎに、図13の回路構成について説明する。図13において、素子対Q1におけるソース端S1とゲート端G1との間には抵抗RG1が挿入され、素子対Q2におけるソース端S2とゲート端G2との間には抵抗RG2が挿入されている。また、素子対Q1におけるドレイン端D1とゲート端G1との間には、直列接続されたダイオードDX1およびツェナーダイオードDZ1が挿入され、素子対Q2におけるドレイン端D2とゲート端G2との間には、直列接続されたダイオードDX2およびツェナーダイオードDZ2が挿入されている。ここで、ツェナーダイオードDZ1,DZ2は、素子対Q1,Q2における各ゲート-ドレイン間電圧を素子対Q1,Q2の耐圧以下にクランプする過電圧クランプ素子であり、ダイオードDX1,DX2は、ドレインからゲートの向きに順接続された一方向性導通素子、すなわちゲートからドレインに流れようとする電流を阻止する逆流防止素子である。また、抵抗RG1,RG2は、素子対Q1,Q2をオンさせるときのバイス電圧を与えるバイアス抵抗であり、ダイオードDX3,DX4は、それぞれ直列接続される素子対図13の例では、素子対Q2のゲート電位、ドレイン電位を直流電源電位に固定する電圧固定用素子であり、ダイオードDX3は端子G2,G3間に接続され、ダイオードDX4は端子P1,G2間に接続される。なお、ダイオードDX4は、素子対Q2がオフとなるときにゲートーソース間およびゲート-ドレイン間に充電されている電荷を放電する際の放電経路上に挿入される放電抵抗としても機能する。なお、図13の駆動回路では、ゲート電源DV1、主回路電源DV2、主回路電源DV2の正極端側に接続される負荷LD、負荷LDに並列に接続されるダイオードDX5を示しているが、これらの要素は、駆動モジュールの構成要素ではない。なお、駆動モジュールとしては、図14に示すように、外部接続用の端子G1~G3,D1,D2,S1,S2,S1X,S2X,P1,N1を備えて構成される。つぎに、図14に示す駆動モジュールの動作について図15~図17の各図面を参照して説明する。なお、図15は、各素子対をスイッチとコンデンサで置き換えた駆動モジュールの等価回路図であり、素子対Q1,Q2のターンオン時の動作について併せて示している。また、図16および図17は、素子対Q1,Q2のターンオフ時の動作を説明する図であり、図16は素子対Q1の放電動作を説明する図であり、図17は素子対Q2の放電動作を説明する図である。ここではまず、ターンオン時の動作について説明する。図15において、素子対Q1のゲート端にゲート電圧ゲートパルスが印加されると、ゲート-ソース間キャパシタンスCG11に充電電流i1が流れる。つぎに、ゲート電圧VG1が、ゲート閾値電圧を超えると素子対Q1はオンとなる。この過程で、ドレイン電圧VD1が減少して行き、ドレイン電圧VD1がゲート電圧VG1より小さくなったとき、ゲート-ソース間キャパシタンスCG11に流れていた充電電流i1は、ゲート-ドレイン間キャパシタンスCG12の方に流れを変える。また、ドレイン電圧VD1が小さくなることにより、ゲート-ソース間キャパシタンスCG21に充電電流i2が流れ、ゲート電圧VG2が上昇する。その後、ゲート電圧VG2が、ゲート閾値電圧を超えると素子対Q2はオンとなる。以後、ゲート-ソース間キャパシタンスCG21に流れていた充電電流i2は、ゲート-ドレイン間キャパシタンスCG22の方に流れを変え、ゲート-ソース間キャパシタンスCG21にも電荷が蓄積される。実施の形態3に係る駆動モジュールは、上記のように動作して、直列接続された素子対Q1,Q2を順次オンさせる。なお、3つ以上の素子対が接続された場合も同様であり、各素子対が最初に駆動された素子対素子対Q1から順次オンされることにより、全ての素子対がオンとなる。つぎに、ターンオフ時の動作について説明する。図16において、素子対Q1のゲート端に印加されていたゲート電圧がなくなると、放電電流i1’が流れ始める。この放電電流i1’により、ゲート-ソース間キャパシタンスCG11およびゲート-ドレイン間キャパシタンスCG12に蓄積された電荷は、ゲート端に接続されるゲート回路図示省略を介して放電され、やがて消滅する。これらの放電過程において、素子対Q1はオフとなる。ここで、素子対Q1がオンの状態では、素子対Q1のドレイン電圧VD1はGNDレベルにあるが、素子対Q1がオフになると、ドレイン電圧VD1は素子対Q2のドレイン電圧VD2≒VGまで上昇する素子対Q2がオン状態であるため。素子対Q2のドレイン電圧VD2がVGまで上昇すると、素子対Q2のゲート電圧VG2も、当該電圧上昇に併せて上昇するので、ダイオードDX4を通じた放電電流i2’が流れる。この放電電流i2’により、ゲート-ソース間キャパシタンスCG11およびゲート-ドレイン間キャパシタンスCG12に蓄積された電荷は放電され、やがて消滅する。これらの放電過程において、素子対Q2はオフとなる。実施の形態3に係る駆動モジュールは、上記のように動作して、直列接続された素子対Q1,Q2を順次オフさせる。なお、3つ以上の素子対が接続された場合も同様であり、各素子対が最初に駆動された素子対素子対Q1から順次オフされることにより、全ての素子対がオンとなる。なお、上記の放電動作において、素子対Q1のゲート-ソース間キャパシタンスCG11およびゲート-ドレイン間キャパシタンスCG12に蓄積された電荷は、内部抵抗の小さなゲート回路を介して放電されるので、放電時定数は小さく放電動作は速い。また、素子対Q2のゲート-ソース間キャパシタンスCG21およびゲート-ドレイン間キャパシタンスCG22に蓄積された電荷は、順方向抵抗の小さなダイオードDX4を通じて放電されるので、放電時定数は小さく放電動作は速い。特に、ダイオードDX4を有していない場合、ゲート-ソース間キャパシタンスCG21およびゲート-ドレイン間キャパシタンスCG22の放電経路は、バイアス用抵抗である抵抗RG2を通じた放電経路となるため、放電速度は遅くなり、素子対Q2やツェナーダイオードDZ2での損失が増大する。一方、本実施の形態の駆動モジュールでは、素子対Q2のゲート-ドレイン間にダイオードDX4を接続し、このダイオードDX4を通じた放電経路を設けることとしたので、放電速度を速く放電時間を短くすることができ、素子対Q2やツェナーダイオードDZ2での損失を小さくすることが可能となる。また、素子対Q2のゲート-ソース間キャパシタンスCG21およびゲート-ドレイン間キャパシタンスCG22に蓄積された電荷の放電速度が速く放電時間が短くなるので、直列接続されたモジュール全体のターオフ時間を短くすることができるという効果も得られる。図18は、図14に示した駆動モジュールに搭載される2つのスイッチング素子素子対を直列接続して使用する場合の接続例を示す図であり、図19は、2つのMOS型半導体素子素子対を直列接続せずに個別に使用する場合の接続例を示す図である。図14に示す駆動モジュールに搭載される2つのスイッチング素子素子対を直列接続して使用する場合、図18aに示すように、まず、端子S2,D1間を短絡する。端子S2,D1間を短絡することにより、この駆動モジュールは、2つのスイッチング素子素子対が直列接続されたモジュールとなる。つぎに、端子G1,S1X間にゲート回路GD1を接続すると共に、ゲート回路GD1に印加する直流電源DV1の正極端を端子G3に接続する。このように接続することで、図18aに示した駆動モジュールの等価回路は、同図bに示すものとなり、駆動モジュール単体を一つのスイッチング素子として使用することが可能となる。また、図14に示す駆動モジュールに搭載される2つのスイッチング素子素子対を直列接続せずに個別に使用する場合には、図19aに示すように、端子G1,S1X間にゲート回路GD1を接続すると共に、端子G2,S2X間にゲート回路GD1とは異なるゲート回路GD2を接続し、さらに直流電源DV1をゲート回路GD1,GD2の両端に接続する。このように接続することで、図19aに示した駆動モジュールの等価回路は、同図bに示すものとなり、駆動モジュール単体を一つのレグを構成する正負アームのスイッチング素子として使用することが可能となる。以上説明したように、素子対Q1,Q2を構成するSi-MOSFETのゲートとソースとの間には、抵抗が接続され、各Si-MOSFETのゲートとドレインとの間には、過電圧クランプ素子ツェナーダイオードDZ1,DZ2と、ドレインからゲートの向きに順接続された一方向性導通素子ダイオードDX1,DX2との直列回路が接続され、素子対Q2のゲートには、電圧固定用素子ダイオードDX3が接続され、かつ、ゲートとドレインとの間には、電圧固定用素子ダイオードDX4が接続される構成としたので、MOS型スイッチング素子を使用した高耐圧仕様のパワー半導体モジュールを簡易に提供することが可能となる。なお、以上の実施の形態1~3では、2in1モジュールにおける各素子対を構成するスイッチング素子としてSi-MOSFETを使用し、FWDとしてSi-FWDを使用する例を示したが、本発明はこれらSi-MOSFETおよびSi-FWDに限定されるものではない。このSiに代え、近年注目されているシリコンカーバイドSiCをベースとする素子を用いて構成することも可能である。ここで、SiCは、高温度での使用が可能であるという特徴を有しているので、各素子対を構成するスイッチング素子としてSiC-MOSFETを使用し、高温度での使用が可能であるFWDとして、例えば、SiC-ショットキーダイオードを使用すれば、SiC-MOSFETチップおよびSiC-FWDチップを用いたモジュールの許容動作温度を150°C以上に引き上げることが可能である。このため、各素子対におけるチップ占有面積をさらに小さくすることができ、モジュールサイズの更なる削減が可能となるという効果が得られる。また、SiCの場合、チップ厚も薄くすることができるので、熱抵抗が小さくなるという利点もある。さらに、SiCをFWDとして使用した場合、オン電圧を低減することができるので、リカバリ損失も大幅に低減することができるという効果も得られる。このため、チップサイズを削減しても、温度上昇を抑制しつつ、損失を低減することができるという効果が得られる。また、SiCをベースとするパワー半導体モジュールは、製造の歴史が比較的浅いため、高耐圧のものは非常に高価になる。しかしながら、上記のように直列接続されたMOS半導体素子に対する駆動技術を用いれば、低耐圧仕様のMOS半導体素子を複数用いることで高耐圧仕様のMOS半導体素子としての使用が可能になるので、単体の高耐圧仕様のMOS半導体素子を開発する必要が無くなり、コストメリットが非常に大きくなり、半導体パワーモジュールの低コスト化および電力変換装置の低コスト化を実現することができる。なお、SiCは、ワイドバンドギャップ半導体と称される半導体の一例であり、このSiC以外にも、例えば窒化ガリウム系材料または、ダイヤモンドを用いて形成される半導体もワイドバンドギャップ半導体に属する。したがって、SiC以外の他のワイドバンドギャップ半導体を用いる構成も、本発明の要旨を成すものである。また、以上の実施の形態1~3に示した構成は、本発明の構成の一例であり、別の公知の技術と組み合わせることも可能であるし、本発明の要旨を逸脱しない範囲で、一部を省略する等、変更して構成することも可能であることは言うまでもない。さらに、本実施の形態では、電気鉄道分野への適用を想定したパワー半導体モジュールを対象として発明内容の説明を実施しているが、適用分野はこれに限られるものではなく、種々の産業応用分野への応用が可能であることも言うまでもない。"