複数の画素回路が配列された表示部と、前記表示部の外側に前記表示部から離間して配置され、前記複数の画素回路を駆動するための信号を出力する駆動回路と、が半導体基板に形成された電気光学装置であって、前記表示部を構成する複数の画素回路は単一の第1ウェルで形成され、前記複数の画素回路の各々は1または複数のトランジスターを有し、当該トランジスターは前記単一のウェル内に形成されるとともに、共通の基板電位が供給され、前記駆動回路は複数のトランジスターを有し、前記駆動回路を構成する複数のトランジスターのうち少なくとも一つのトランジスターが第2ウェル内に形成され、前記第1ウェルの導電型と前記第2ウェルの導電型とは同じであり、平面視で前記第1ウェルと前記第2ウェルとは互いに分離されていることを特徴とする電気光学装置。前記画素回路は、スイッチングトランジスターと電気光学素子とを含み、前記スイッチングトランジスターはオンしたときに、前記電気光学素子の目標輝度に応じた電圧を供給することを特徴とする請求項1に記載の電気光学装置。前記画素回路は、駆動トランジスターを含み、前記電気光学素子は、流れる電流に応じた輝度で発光する発光素子であり、前記駆動トランジスターおよび前記発光素子は、第1電源と第2電源との間に直列に接続され、前記駆動トランジスターは、前記スイッチングトランジスターがオンしたときに供給された電圧に応じた電流を前記発光素子に供給することを特徴とする請求項2に記載の電気光学装置。前記基板電位は、前記第1電源の電位と等しいことを特徴とする請求項3に記載の電気光学装置。前記基板電位は、前記第1電源とは異なることを特徴とする請求項3に記載の電気光学装置。前記駆動トランジスターは、ゲートが共通接続された2以上のトランジスターを直列接続したものであり、当該2以上のトランジスターの基板電位を共通としていることを特徴とする請求項3乃至5のいずれかに記載の電気光学装置。平面視で、前記駆動回路が設けられる駆動部のうち、前記表示部と対向する側には、前記表示部と同じ極性のウェルが形成されていることを特徴とする請求項1乃至6のいずれかに記載の電気光学装置。複数の画素回路が配列された表示部と、前記表示部の外側に前記表示部から離間して配置され、前記複数の画素回路を駆動するための信号を出力する駆動回路と、が半導体基板に形成された電気光学装置の駆動方法であって、前記表示部が単一のウェルで形成され、前記複数の画素回路の各々は1または複数のトランジスターを有し、当該トランジスターが前記単一のウェルに形成されるとともに、基板電位を共通とし、平面視で前記駆動回路の内側であって前記表示部を囲むように、前記単一のウェルとは異なる極性のウェルを設けたことを特徴とする電気光学装置の駆動方法。請求項1乃至7のいずれかに記載の電気光学装置を備えることを特徴とする電子機器。しかしながら、半導体基板に画素回路を形成する際には、ガラス基板に形成する場合と比較して種々の問題が発生する。本発明は、上述した事情に鑑みてなされたもので、その目的の一つは、半導体基板に画素回路を形成する場合の諸問題を考慮した電気光学装置、電気光学装置の駆動方法および電子機器を提供することにある。上記課題を解決するために本発明に係る電気光学装置は、複数の画素回路が配列された表示部と、前記表示部の外側に前記表示部から離間して配置され、前記複数の画素回路を駆動するための信号を出力する駆動回路と、が半導体基板に形成された電気光学装置であって、前記表示部を構成する複数の画素回路は単一の第1ウェルで形成され、前記複数の画素回路の各々は1または複数のトランジスターを有し、当該トランジスターは前記単一のウェル内に形成されるとともに、共通の基板電位が供給され、前記駆動回路は複数のトランジスターを有し、前記駆動回路を構成する複数のトランジスターのうち少なくとも一つのトランジスターが第2ウェル内に形成され、前記第1ウェルの導電型と前記第2ウェルの導電型とは同じであり、平面視で前記第1ウェルと前記第2ウェルとは互いに分離されていることを特徴とする。本発明では、表示部における単一のウェルは、これとは異なる極性のウェルによって囲まれる。このため、本発明によれば、駆動回路の動作に伴って発生するノイズが表示部に伝播しにくくなるので、表示に与える影響を小さく抑えることができる。本発明において、前記画素回路は、スイッチングトランジスターと電気光学素子とを含み、前記スイッチングトランジスターはオンしたときに、前記電気光学素子の目標輝度に応じた電圧を供給する構成としても良い。この構成において、前記画素回路は、駆動トランジスターを含み、前記電気光学素子は、流れる電流に応じた輝度で発光する発光素子であり、前記駆動トランジスターおよび前記発光素子は、第1電源と第2電源との間に直列に接続され、前記駆動トランジスターは、前記スイッチングトランジスターがオンしたときに供給された電圧に応じた電流を前記発光素子に供給する態様が好ましい。この態様によれば、スイッチングトランジスターと駆動トランジスターとは共通の基板電位になるとともに、表示部における単一チャネル型の基板電位が安定化するので、駆動トランジスターが流す電流の安定化が図られる。ここで、前記基板電位を前記第1電源の電位と等しくすると、別途の給電線を設けなくて済むので、構成の簡易化が図られる。一方、前記基板電位を前記第1電源とは異ならせても良い。本発明において、前記駆動トランジスターは、ゲートが共通接続された2以上のトランジスターを直列接続したものであって、当該2以上のトランジスターの基板電位を共通とした構成としても良い。この構成によれば、電源電圧を高くしても、トランジスターの耐圧を高めなくて済む。また、本発明において、平面視で、前記駆動回路が設けられる駆動部のうち、前記表示部と対向する側には、前記表示部と同じ極性のウェルが形成された構成としても良い。この構成によれば、駆動回路の動作に伴って発生するノイズ等が、より表示部に伝播しにくくなる。なお、本発明は、電気光学装置のほか、電気光学装置の駆動方法や、当該電気光学装置を有する電子機器として概念することも可能である。電子機器は、典型的には、ヘッドマウントディスプレイや電子ビューファイダーのなどの表示装置が挙げられる。図1は、本発明の実施形態に係る電気光学装置1を示す斜視図である。この図に示される電気光学装置1は、例えばヘッドマウントディスプレイHMDに適用されて画像を表示するマイクロディスプレイ10を含む。マイクロディスプレイ10は、複数の画素回路や当該画素回路を駆動する駆動回路などがシリコンに代表される半導体基板に形成された有機EL装置であって、画素回路には、発光素子の一例である有機発光ダイオードOrganicLightEmittingDiode、以下OLEDというが含まれる。なお、以下の記載では、本発明に好適な半導体基板としてシリコン基板を例として説明するが、その他の公知の半導体材料からなる半導体基板も同様に本発明に適用可能である。マイクロディスプレイ10は、表示部で開口する枠状のケース12に収納されるとともに、FPCFlexiblePrintedCircuits基板14の一端が接続されている。FPC基板14の他端には、複数の端子16が設けられ、図示省略された回路モジュールに接続される。端子16に接続される回路モジュールは、マイクロディスプレイ10の電源回路および制御回路を兼ねており、FPC基板14を介して各種の電位を給電するほか、データ信号や制御信号などを供給する。図2は、マイクロディスプレイ10において各部の配置を示す平面図であり、図3は、マイクロディスプレイ10における電気的な構成を示すブロック図である。なお、図2においては、説明の便宜上、図1におけるケース12を取り外した状態としている。図2において、表示部100は、平面視したときに例えば対角で1インチ程度であって、左右方向に横長の長方形の形状となっている。詳細について図3を参照して説明すると、表示部100には、m行の走査線112が図において左右方向に沿って設けられ、n列のデータ線114が、上下方向に沿って、かつ、各走査線112と互いに電気的に絶縁を保つように設けられている。このため、画素回路110は、表示部100において、m行の走査線112とn列のデータ線114との各交差に対応してマトリクス状に配列している。m、nは、いずれも自然数である。また、走査線112および画素回路110のマトリクスのうち、行を便宜的に区別するために、図3において上から順に1、2、3、...、m-1、m行と呼ぶ場合がある。同様にデータ線114および画素回路110のマトリクスの列を便宜的に区別するために、図3において左から順に1、2、3、...、n-1、n列と呼ぶ場合がある。また、実際には例えば、同一行の走査線112と互いに隣り合う3列のデータ線114との交差に対応した3つの画素回路110は、それぞれR赤、G緑、B青の画素に対応し、これらの3画素が表示すべきカラー画像の1ドットを表現する。換言すれば、本実施形態は、RGBの3つの画素回路110の発光素子による加法混色によって1ドットのカラーを表現する構成になっている。表示部100の周辺には、画素回路110を駆動するための駆動回路周辺回路が設けられる。本実施形態において駆動回路の例は、走査線駆動回路140とデータ線駆動回路150とであり、このうち、走査線駆動回路140が、表示部100に対して左右の両隣に、それぞれ表示部100から離間して設けられる。詳細には図3に示されるように、2つの走査線駆動回路140は、m行の走査線112の各々を両側からそれぞれ駆動する構成となっている。走査線駆動回路140の各々は、上記回路モジュールから同じ制御信号Ctryが供給されて、1、2、3、...、m-1、m行目の走査線112にそれぞれ同じ走査信号Gwr、Gwr、Gwr、...、Gwr、Gwrを供給する。なお、この供給の際に、走査信号の遅延が問題にならないのであれば、走査線駆動回路140を片側1個だけの構成でも良い。図2に示されるように、データ線駆動回路150は、FPC基板14の接続箇所と表示部100との間で、表示部100から離間して設けられる。図3に示されるように、データ線駆動回路150には、上記回路モジュールから画像信号Vd、制御信号Ctrxが供給される。データ線駆動回路150は、制御信号Ctrxにしたがって、画像信号Vdを、1、2、3、...、n-1、n列目のデータ線114に、データ信号Vd、Vd、Vd、...、Vd、Vdとして供給する。また、表示部100には、本実施形態では電位V1、V2が、上記回路モジュールからFPC基板14を介して各画素回路110にわたって供給される。画素回路110、走査線駆動回路140およびデータ線駆動回路150については、共通のシリコン基板に形成される。このうち、走査線駆動回路140が出力する走査信号Gwr~Gwrは、HまたはLレベルで規定される論理信号である。このため、走査線駆動回路140は、制御信号Ctryにしたがって動作するCMOSComplementaryMetalOxideSemiconductor論理回路の集合体となっている。また、走査線駆動回路140において電源の高位側を電位Vddとし、低位側を電位Vssとしている。このため、走査信号Gwr~GwrにおいてHレベルは電位Vddに相当し、Lレベルは電位Vssに相当する。また、データ線駆動回路150が出力するデータ信号Vd~Vdはアナログ信号であるが、データ線駆動回路150は、上記回路モジュールから供給されるデータ信号Vdを、制御信号Ctrxにしたがって1~n列のデータ線114に順番に供給する構成となる。このため、データ線駆動回路150についてもCMOS論理回路を有する。一方、画素回路110は、後述するように複数のトランジスターを有するが、本実施形態にあっては、Pチャネル型で統一されている。このため、シリコン基板で形成されるマイクロディスプレイ10には、次のようにウェル領域が形成されている。図4は、マイクロディスプレイ10におけるウェル領域の概略配置を示す図であり、図5は、マイクロディスプレイ10における表示部100と走査線駆動回路140との境界部分を含む要部断面図である。基板として例えばP型半導体基板が用いられる場合、次のようにN型のウェル領域以下Nウェルと略称するが形成されている。すなわち図4に示されるように、第1に、表示部100に対応する領域にわたって、Nウェル104が連続的に形成されている。第2に、駆動回路に対応した領域である駆動部周辺部のうち、走査線駆動回路140に対応する領域において、横方向に延在する帯状の開口部分を複数伴うように、かつ、縁辺を囲むように、Nウェル105、106が連続的に形成されている。第3に、駆動部のうち、データ線駆動回路150に対応する領域の図4において上側、すなわち、表示部100に対向する側の上領域にわたって連続的にNウェル108が形成されている。このため、結果的には図4に示されるように、平面視で駆動回路の内側であって表示部100を囲むように、駆動回路が表示部100から離間した部分において、表示部100のNウェルとは異なる導電型を備えたP型半導体基板領域102が残ることになる。また、走査線駆動回路140の領域における開口部分には、それぞれP型半導体基板領域107が残る。このため、走査線駆動回路140の縁辺部分では、Nウェル105が枠状に配置する一方、縁辺部分の内側でNウェル106とP型半導体基板領域107とが図において上下方向にわたって交互に配置する。また、データ線駆動回路150の領域のうち、図において下領域には、P型半導体基板領域109が残る。したがって、表示部100のNウェル104は、駆動部におけるNウェル105、106、108とは、P型半導体基板領域102によって分離されるほか、駆動部におけるP型半導体基板領域107についても、P型半導体基板領域102およびNウェル105によって分離されることになる。Nウェル104、105、106、108が形成されたことによって残った部分であるP型半導体基板領域102、107、109に対してP型の不純物を注入してPウェルを形成するようにしてもよい。なお、表示部100に形成されるPチャネル型のトランジスターは、後述するようにNウェル104に形成される。走査線駆動回路140を構成するCMOS論理回路のうち、Pチャネル型のトランジスターはNウェル105、106に形成され、Nチャネル型のトランジスターはP型半導体基板領域107に形成される。データ線駆動回路150を構成するCMOS論理回路のうち、Pチャネル型のトランジスターはNウェル108に形成され、Nチャネル型のトランジスターはP型半導体基板領域109に形成される。また、図4においては、走査線駆動回路140の各領域においてP型半導体基板領域107が7行配置しているが、本実施形態では、例えば互いに隣接するNウェル106とP型半導体基板領域107とが1行分に相当するので、実際には、画素回路110の行数であるm行配置することになる。また、図においてハッチングを施していない空白部分は、シリコン基板にP型半導体基板を用いた場合にP型半導体基板領域になるが、本発明に関係しない。このため、空白として示している。図6は、画素回路110の回路図である。この図においては、i行目及び当該i行目に対し下側で隣り合うi1行目の走査線112と、j列目及び当該j列目に対し右側で隣り合うj1列目のデータ線114との交差に対応する2×2の計4画素分の画素回路110が示されている。ここで、i、i1は、画素回路110が配列する行を一般的に示す場合の記号であって、1以上m以下の整数である。同様に、j、j1は、画素回路110が配列する列を一般的に示す場合の記号であって、1以上n以下の整数である。図6に示されるように、各画素回路110は、PチャネルMOSのトランジスター122、124、126と、容量素子128と、OLED130とを含む。各画素回路110については電気的にみれば互いに同一構成なので、i行j列に位置するもので代表して説明する。i行j列の画素回路110のトランジスター122は、スイッチングトランジスターとして機能するものである。トランジスター122において、ゲートノードはi行目の走査線112に接続される一方、そのドレインまたはソースノードの一方はj列目のデータ線114に接続され、そのソースまたはドレインノードの他方は容量素子128の一端と、トランジスター124、126の共通ゲートノードとにそれぞれ接続されている。トランジスター124のソースノードは、容量素子128の他端とともに、電源の高位側の電位V1を給電する給電線116に接続され、そのドレインノードは、トランジスター126のソースノードに接続されている。また、トランジスター126のドレインノードは、OLED130のアノードに接続されている。トランジスター124、126は直列に接続されるとともに、ゲートノードを共通としているので、1つの駆動トランジスターとしてみなすことができる。詳細には、駆動トランジスターとしてみたとき、トランジスター124、126の共通ゲートノードがゲートであり、トランジスター124のソースノードがソースであり、トランジスター126のドレインノードがドレインとなる。そして、駆動トランジスターは、容量素子128による保持電圧、すなわちゲートソース間の電圧に応じた電流をOLED130に流すことになる。さて、OLED130のアノードは、画素回路110毎に個別に設けられた画素電極である。一方、OLED130のカソードは、画素回路110のすべてにわたった共通電極117であって、電源の低位側の電位V2が給電されている。OLED130は、シリコン基板において、互いに対向するアノードと透明性を有するカソードとで有機EL材料からなる発光層を挟持した素子であり、アノードからカソードに向かって流れる電流に応じた輝度にて発光する。なお、図6において、Gwr、Gwrは、それぞれi、i1行目の走査線112に供給される走査信号を示し、また、Vd、Vdは、それぞれj、j1列目のデータ線114に供給されるデータ信号を示している。また、便宜的に、i行j列の画素回路110においてトランジスター124、126の共通ゲートノードをgと表記している。一方、容量素子128については、トランジスター124、126のゲートノードに寄生する容量を用いることができる場合がある。ここで、図5に示されるようにトランジスター122は、Nウェル104に絶縁膜41を介して形成されたゲートノード42と、当該ゲートノード42をマスクとしてイオンが打ち込まれて形成された2つのP型拡散層Pとを有する構成である。そして、それぞれの拡散層が引き出されてソースノード、ドレインノードとなっている。トランジスター124は、Nウェル104に絶縁膜43を介して形成されたゲートノード44と、当該ゲートノード44をマスクとしてイオンが打ち込まれて形成された2つのP型拡散層Pとを有する構成である。図示省略しているが、トランジスター126も同様である。なお、本実施形態においてトランジスター122、124、126に対して共通のNウェル104には、N型拡散層N46を介して電位V1が給電されている。このため、トランジスター122、124、126の基板電位は電位V1となっている。また、トランジスター142は、走査線駆動回路140においてCMOS論理回路を構成するPチャネル型のトランジスターである。トランジスター142は、走査線駆動回路140の領域におけるNウェル106に絶縁膜を介して形成されたゲートノードと、当該ゲートノードをマスクとしてイオンが打ち込まれて形成された2つのP型拡散層Pとを有し、それぞれの拡散層が引き出されてソースノード、ドレインノードとなっている。Nウェル106には、N型拡散層N51を介して電位Vddが給電されている。このため、トランジスター142の基板電位は電位Vddとなっている。なお、電位Vddは、電位V1と等しくても良い。また、図5では示されてないが、電位Vssと電位V2と等しくても良い。図7は、マイクロディスプレイ10の表示動作を示す図であり、走査信号およびデータ信号の波形の一例を示している。この図に示されるように、走査信号Gwr、Gwr、Gwr、...、Gwr、Gwrは、走査線駆動回路140によって各フレームにわたって水平走査期間H毎に順次選択されて排他的にLレベルとなる。なお、本説明において、フレームとは、1カットコマ分の画像をマイクロディスプレイ10に表示させるのに要する期間をいい、垂直走査周波数が60Hzであれば、その1周期分の16.67ミリ秒の期間をいう。さて、i行目の走査線112が選択されて走査信号GwrがHからLレベルになったとき、j列目のデータ線114には、i行j列の目標輝度に応じた電位、換言すればOLED130に流すべき電流に応じた電位のデータ信号Vdがデータ線駆動回路150によって供給される。i行j列の画素回路110において走査信号GwrがLレベルになると、トランジスター122がオンするので、ゲートノードgがj列目のデータ線114に電気的に接続された状態になる。このため、ゲートノードgの電位は、図7において上矢印で示されるように、データ信号Vdの電位になる。このとき、トランジスター124、126は、ゲートノードgとソースノードとの電位の差、すなわち駆動トランジスターでみたときのゲートソース間の電圧に応じた電流をOLED130に流す。このとき、容量素子128は、当該ゲートソース間の電圧を保持する。i行目の走査線112の選択が終了して走査信号GwrがHレベルになったとき、トランジスター122がオンからオフに切り替わる。トランジスター122がオフに切り替わっても、当該トランジスター122がオンしていたときのトランジスター124、126の共通ゲートノードの電位は、容量素子128によって保持されている。このため、トランジスター122がオフしても、トランジスター124、126は、容量素子128による保持電圧に応じた電流を、次回i行目の走査線112が再び選択されるまで、OLED130に流し続ける。このため、i行j列の画素回路110において、OLED130は、i行目が選択されたときのデータ信号Vdjの電位に応じた輝度で、1フレームに相当する期間にわたって発光し続けることになる。なお、i行目においては、j列目以外の画素回路110においても、対応するデータ線114に供給されたデータ信号の電位に応じた輝度で発光する。また、ここではi行目の走査線112に対応する画素回路110で説明しているが、走査線112は、1、2、3、...、m-1、m行目という順番で選択される結果、画素回路110の各々は、それぞれ目標値に応じた輝度で発光することになる。このような動作は、フレーム毎に繰り返される。また、図7においては、論理信号である走査信号の電位スケールよりも、データ信号Vd、ゲートノードgの電位スケールを便宜的に拡大している。本実施形態において、表示部100におけるNウェル104は、駆動回路におけるNウェル105、106、108とは、Nウェル104を囲むP型半導体基板領域102によって分離している。言い換えれば、走査線駆動回路140を構成するトランジスターが形成されるウェルのうち、表示部100に最も近いウェルであるNウェル105が表示部のNウェル104から分離されている。また、走査線駆動回路140におけるP型半導体基板領域107は、Nウェル105、106によって囲まれる一方、データ線駆動回路150におけるP型半導体基板領域109は、表示部100の非対向側に位置している。このため、表示部100におけるNウェル104は、駆動回路におけるP型半導体基板領域107、109から、P型半導体基板領域102にくわえNウェル105、106、108によって分離することになる。駆動回路は、クロックなどによって絶えず論理動作が進行しているので、ノイズ等の発生源であるといえる。これに対して、本実施形態では、平面視したときに図4において表示部100を囲むようにP型半導体基板領域102が設けられている。このため、駆動回路で発生したノイズ等はP型半導体基板領域102によって吸収または阻止されるので、ノイズ等に起因する表示品位の低下が抑えられる。例えば図5に示されるように、走査線駆動回路140のNウェル106に形成されたトランジスター142でノイズが発生しても、当該ノイズはP型半導体基板領域102によって吸収または阻止される。よって、本実施形態によれば、駆動回路からの干渉を受けにくくした状態で表示部100が動作するので、表示品位の低下を抑えることが可能になる。トランジスター124、126からなる駆動トランジスターにおいて、電流を安定して流すという観点からすれば、トランジスター124、126の基板電位を安定化させることが望ましいといえる。本実施形態においては、表示部100における画素回路110のトランジスター122、124、126がすべてPチャネル型に統一されて、共通のNウェル104に形成されている。すなわち、共通のNウェル104が表示部100にわたって連続的に形成されているので、駆動トランジスターは電流を安定して流すことが可能になる。また、本実施形態において、表示部100に供給される電源は、基板電位を含めて電位V1、電位V2の2つであるので、構成の簡易化を図ることが可能になる。ところで、OLED130をある程度の輝度で発光させるためには、電位V1、V2の差である電源電圧を可能な限り高くする必要がある。一方で、低階調を表示する場合は、OLED130に流す電流が少なくなり、OLED130のアノードと電位V2との間の電圧が徐々に低くなるので、その分、駆動トランジスターのソースドレイン間に印加される電圧が徐々に高くなる。最終的にはOLED130の輝度をゼロとする状態において、駆動トランジスターのソースドレイン間に印加される電圧が最大となる。ここで、シリコン基板に形成されるトランジスターのソースドレイン間に印加可能な電圧耐圧を高めるには、トランジスターのサイズを大きくして電界密度を緩和する必要がある。しかしながら、表示部100の小サイズ化や、表示の高精細化が要求される場合、必然的に形成されるトランジスターのサイズも小さくなるので、耐圧が低下する。このため、駆動トランジスターが1つである構成において、OLED130を低輝度で発光させるときに、ソースドレイン間に印加される電圧がトランジスターの耐圧を超えてしまって、トランジスターの破壊に至る可能性があった。すなわち、電源電圧を高くしてOLED130を高い輝度で発光させることと、表示サイズの小型化表示の高精細化とは、従来はトレードオフの関係にあった、といえる。これに対して、本実施形態では、駆動トランジスターを2つのトランジスター124、126によって直列に接続した構成としている。この構成において、OLED130に電流を流さないとき、トランジスター124、126がオフすることになるから、トランジスター124のドレインノードとトランジスター126のソースノードとは、フローティング浮遊状態になる。このため、トランジスター124、126のソースドレイン間に電圧が印加されない。また、OLED130に流れる電流が少ないとき、トランジスター124のソースノードとトランジスター126のドレインノードとの間には、比較的高い電圧が印加されることになるが、トランジスター124、126の単体でみれば、分圧されるので、高い電圧が印加されることがない。したがって、トランジスター124、126の各々の単体における耐圧が低くても問題がない。よって、本実施形態では、OLED130を高い輝度で発光させることと、表示サイズの小型化表示の高精細化とを両立させることが可能になる。なお、OLED130を高い輝度で発光させること、または、表示サイズの小型化表示の高精細化のいずれかだけが要求される場合には、駆動トランジスターを1つのトランジスターで構成しても良いことになる。<応用変形例>本発明は、上述した実施形態に限定されるものではなく、例えば次に述べるような各種の応用変形が可能である。また、次に述べる応用変形の態様は、任意に選択された一または複数を適宜に組み合わせることもできる。<基板電位と電源との分離>実施形態では、トランジスター122、124、126の基板電位を、電源の高位側と共用するために電位V1としたが、図8に示されるように、別途設けた給電線118を介して給電された電位V3として、電源から分離した構成にしても良い。電位V3は電位V1とは異なる電位にしても良い。<トランジスターのチャネル型など>実施形態では、トランジスター122、124、126をPチャネルとしたが、反対にNチャネルとしても良い。Nチャネルとする場合には、各ウェルが反転することになる。また、駆動トランジスターを直列接続する場合には、3個以上であっても良い。<電気光学素子>実施形態では、電気光学素子として発光素子であるOLEDを例示したが、例えば無機発光ダイオードやLEDLightEmittingDiodeであっても良い。また、電気光学素子としては、発光素子以外にも、画素電極と共通電極とで液晶層を挟持した液晶素子を用いても良い。なお、液晶素子は電圧駆動型であるために、駆動トランジスターが不要となる。すなわち、スイッチングトランジスターに画素電極が接続された構成になるので、駆動トランジスターが不要になる。この構成では、データ線を介して供給されたデータ信号の電圧、すなわち目標輝度に応じた電圧が、スイッチングトランジスターがオンしたときに、画素電極に印加されて、保持される。そして、液晶層は、印加保持された電圧に応じた配向状態となるので、液晶素子でみたときに、当該電圧に応じた透過率または反射率となる。<電子機器>次に、実施形態に係るマイクロディスプレイ10を適用したヘッドマウントディスプレイについて説明する。図9は、ヘッドマウントディスプレイの外観を示す図であり、図10は、その光学的な構成を示す図である。まず、図9に示されるように、ヘッドマウントディスプレイ300は、外観的には、一般的な眼鏡と同様にテンプル31や、ブリッジ32、レンズ301L、301Rを有する。また、ヘッドマウントディスプレイ300は、図10に示されるように、ブリッジ32近傍であってレンズ301L、301Rの奥側図において下側には、左眼用のマイクロディスプレイ10Lと右眼用のマイクロディスプレイ10Rとが設けられる。マイクロディスプレイ10Lの画像表示面は、図10において左側となるように配置している。これによってマイクロディスプレイ10Lによる表示画像は、光学レンズ302Lを介して図において9時の方向に出射する。ハーフミラー303Lは、マイクロディスプレイ10Lによる表示画像を6時の方向に反射させる一方で、12時の方向から入射した光を透過させる。マイクロディスプレイ10Rの画像表示面は、マイクロディスプレイ10Lとは反対の右側となるように配置している。これによってマイクロディスプレイ10Rによる表示画像は、光学レンズ302Rを介して図において3時の方向に出射する。ハーフミラー303Rは、マイクロディスプレイ10Rによる表示画像を6時方向に反射させる一方で、12時の方向から入射した光を透過させる。この構成において、ヘッドマウントディスプレイ300の装着者は、マイクロディスプレイ10L、10Rによる表示画像を、外の様子と重ね合わせたシースルー状態で見ることができる。また、このヘッドマウントディスプレイ300において、視差を伴う両眼画像のうち、左眼用画像をマイクロディスプレイ10Lに表示させ、右眼用画像をマイクロディスプレイ10Rに表示させると、装着者に対し、表示された画像があたかも奥行きや立体感を持つかのように知覚させることができる3D表示。なお、マイクロディスプレイ10については、ヘッドマウントディスプレイ300のほかにも、ビデオカメラや、レンズ交換式のデジタルカメラなどにおける電子式ビューファインダーとしても適用可能である。