"表面に設けられたチップ搭載領域と、前記チップ搭載領域と同一面内方向の複数の凹凸部を含むリード領域と、前記凹部に配置された端子とを備え、前記リード領域の表面からの厚みは、前記端子の表面からの厚みよりも小さいリードフレーム。前記リード領域は前記チップ搭載領域と一体化し、前記リード領域と前記端子とは電気的に分離されている請求項1記載のリードフレーム。前記端子の断面形状は台形状である請求項1記載のリードフレーム。中央部に前記チップ搭載領域、前記チップ搭載領域の周囲に前記リード領域が設けられ、前記リード領域の凹部全てに前記端子が配置されている請求項1記載のリードフレーム。半導体チップおよびリードフレームを備え、前記リードフレームは、表面に設けられたチップ搭載領域と、前記チップ搭載領域と同一面内方向の複数の凹凸部を含むリード領域と、前記凹部に配置された端子とを有すると共に、前記リード領域の表面からの厚みが、前記端子の表面からの厚みよりも小さく、前記半導体チップは、前記チップ搭載領域に搭載されると共に、第1配線により前記端子に、第2配線により前記リード領域にそれぞれ電気的に接続されている半導体装置。前記半導体チップは前記チップ搭載領域よりも大きい請求項5記載の半導体装置。前記半導体チップと共に前記リードフレームの表面と前記リード領域の裏面とが封止樹脂に覆われ、前記端子の裏面は前記封止樹脂から露出されている請求項5記載の半導体装置。前記半導体チップおよび前リードフレームはQFNQuadFlatNonleadedPackageパッケージされている請求項7記載の半導体装置。前記リード領域は前記チップ搭載領域と一体化し、前記リード領域と前記端子とは電気的に分離されている請求項5記載の半導体装置。前記第1配線は信号線、前記第2配線はグラウンドGND線である請求項5記載の半導体装置。一の前記チップ搭載領域に前記半導体チップを複数有する請求項5記載の半導体装置。前記リードフレームは間隙により分離された複数のチップ搭載領域を有し、前記複数のチップ搭載領域それぞれのリード領域は共通である請求項9記載の半導体装置。しかしながら、半導体チップをGND接続させる場合、特許文献1のようにダイパッドチップ搭載領域で接続すると、半導体チップの周囲に接続領域ボンドエリアが必要となる。また、特許文献2では、実装端子間にGND端子を配置しているため、GND端子の数だけ半導体チップの周囲の外部端子数が増加する。即ち、特許文献1,2のいずれの方法でも半導体装置のパッケージサイズが大きくなる、という問題が生じていた。本技術はかかる問題点に鑑みてなされたもので、その目的は、チップをGND接続して電気的特性を安定化し、かつ、よりパッケージサイズを小型化することが可能なリードフレームおよびこのリードフレームを備えた半導体装置を提供することにある。本技術のリードフレームは、表面に設けられたチップ搭載領域と、チップ搭載領域と同一面内方向の複数の凹凸部を含むリード領域と、凹部に配置された端子とを備え、リード領域の表面からの厚みは、端子の表面からの厚みよりも小さいものである。本技術の半導体装置は、半導体チップおよびリードフレームを備え、リードフレームは、表面に設けられたチップ搭載領域と、チップ搭載領域と同一面内方向の複数の凹凸部を含むリード領域と、凹部に配置された端子とを有すると共に、リード領域の表面からの厚みが、端子の表面からの厚みよりも小さく、半導体チップは、チップ搭載領域に搭載されると共に、第1配線により端子に、第2配線によりリード領域にそれぞれ電気的に接続されているものである。本技術のリードフレームおよび半導体装置では、リード領域の表面からの厚みが端子の表面からの厚みよりも小さいので、パッケージした際にリード領域の裏面は封止樹脂で覆われ、封止樹脂から露出されない。本技術のリードフレームおよび半導体装置によれば、リード領域の表面からの厚みを端子の表面からの厚みよりも小さくするようにしたので、チップの周囲の外部端子の数を増やすことなく、チップを端子とは異なる電位、例えばGND接続することができる。また、チップ搭載領域にボンドエリアを設ける必要もない。よって、チップをGND接続し、かつチップのパッケージサイズを小型化することができる。以下、本技術の実施の形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。1.実施の形態一の半導体チップを有する例2.変形例1複数の半導体チップを有する例3.変形例2リードフレームを複数有する例実施の形態図1は本開示の一実施の形態に係る半導体装置半導体装置1の上面構成を表したものである。図2は図1のII-II線に沿った断面構成、図3は図1のIII-III線に沿った断面構成、図4は図1のIV-IV線に沿った断面構成をそれぞれ表している。半導体装置1はQFNパッケージされたものであり、リードフレーム10の表面に設けられた半導体チップ21が封止樹脂41で覆われている。図5Aはリードフレーム10の表面、図5Bはその裏面の平面構成をそれぞれ表すものである。図5の斜線で表した領域は、図5Aは表面から、図5Bは裏面からそれぞれ一定の厚みだけ削られ、他の部分に比べて薄くなっている箇所を表している。リードフレーム10は、例えばメッキされた銅Cuにより構成され、チップ搭載領域11ダイパッド、端子12信号端子、リード領域13Aおよび端子12とリード領域13Aとの間の間隙14を有している。間隙14と端子12との間には端子12を支持する張出部15図2が設けられている。図5Aの斜線領域は張出部15、図5Bの斜線領域はリード領域13Aである。チップ搭載領域11はリードフレーム10の中央部に矩形状に設けられ、チップ搭載領域11の周囲にリード領域13Aが設けられている。チップ搭載領域11およびリード領域13Aは連結され、一体化している。このチップ搭載領域11に半導体チップ21が搭載されている。リード領域13Aはその周縁にチップ搭載領域11と同一面内方向の複数の凹凸部を有しており、これら複数の凸部の各々がGNDリード13である。ここでは、リード領域13AGNDリード13がチップ搭載領域11を囲む四辺全てに設けられている。端子12は間隙14を間にしてリード領域13Aの凹部にそれぞれ設けられ、リード領域13Aおよびチップ搭載領域11とは電気的に分離されている。換言すれば、端子12はGNDリード13リード領域13Aの凸部間に配置されている。また、端子12とチップ搭載領域11との間にはリード領域13Aが存在しているため、端子12はその三方向がリード領域13Aに囲まれている。この端子12は裏面において封止樹脂41から露出され図2、ワイヤ31第1配線を介して半導体チップ21の電極パッドと電気的に接続されている。一方、半導体チップ21の別の電極パッドはワイヤ31第2配線によりGNDリード13に電気的に接続され、GND接続されている。換言すれば、端子12と半導体チップ21を電気的接続するワイヤ31は信号線、GNDリード13と半導体チップ21を電気的に接続するワイヤ31はGND線である。このように、端子12とGNDリード13とを設けることにより、端子12を介して伝達される信号が高周波である場合にも、高周波信号が互いに分離アイソレーションされ、信号間の干渉を抑えて半導体装置1の高周波特性を向上させることができる。また、全ての端子12間にはGNDリード13が存在するので、ワイヤ31をいずれのGNDリード13に接続することも可能となり、配線の自由度を高めることができる。端子12は、図4に表したように、その配列方向GNDリード13との並び方向の断面形状の側壁側面が湾曲線の台形状となっている。なお、側壁は直線状であってもよい。端子12の断面形状を台形状にすることで、端子12の裏面の大きさが確保され、半導体装置1の電気的特性を安定化することができる。本実施の形態のリードフレーム10では、リード領域13Aの表面からの厚みT2が端子12の表面からの厚みT1に比べて小さい図2~図4。例えば、T1が0.125mmのとき、T2は0.04~0.09mm程度である。このように、リード領域13Aの厚みT2を端子12の厚みT1よりも小さくすることにより、リード領域13Aの裏面は封止樹脂41に覆われる図3。即ち、各々のGNDリード13は外部端子としての機能を有するものではないため、端子12間のピッチP1図5を小さくすることができる。よって、半導体チップ21の周囲の外部端子の数を少なくして、半導体装置1を小型化することができる。ピッチP1は、例えば0.4mmであり、端子12とGNDリード13との間のピッチP2は、例えば0.2mmである。このようなリード領域13Aを含むリードフレーム10は、例えば図6に表したように、ハンダ42を間にして実装基板43に実装され、GND接続される。即ち、一体化したチップ搭載領域11およびリード領域13A全体がGND端子となる。実装基板43への実装時に半導体装置1では、封止樹脂41内での端子12とGNDリード13との間のピッチP2に比べて、封止樹脂41から露出した端子12間のピッチP1が大きくなるため図5A、実装基板43への接続を容易に行うことができる。また、本実施の形態のリードフレーム10はリード領域13Aがチップ搭載領域11と一体化していることにより、その強度が向上し、反りや変形の発生を防止することができる。このような反りや変形の発生が抑制されたリードフレーム10では、その搬送が容易となるため、薄い銅箔でリードフレーム10を作製して歩留りを向上させることができる。また、チップ搭載領域11に、リード領域13Aが一体化されていることで、放熱面積が大きくなり、半導体装置1の放熱性も向上する。更に、リード領域13Aが連結しているため、チップ搭載領域11よりも大きなサイズの半導体チップ21の搭載を容易に行うことができる。リードフレーム10に張出部15を設けることにより、チップ搭載領域11よりも大きな半導体チップ21を搭載した場合にも、半導体チップ21と端子12との接触を防ぐと共に端子12の大きさを維持しつつ、小型化することが可能となる。半導体チップ21は接着剤22によりチップ搭載領域11に固定され、その電極パッドはワイヤ31により端子12、GNDリード13にそれぞれワイヤボンディングされている。半導体チップ21は、例えば、NPN縦型トランジスタNPNTrs、PNP縦型トランジスタV-PNPTrs、Pチャネル型MOSトランジスタPMOS、Nチャネル型MOSトランジスタNMOS、MOS容量および抵抗ポリシリコン抵抗等の複数の半導体素子により構成されている。ワイヤ31は、導電性の金属、例えば金Au線からなる。封止樹脂41は半導体チップ21をリードフレーム10に封止するものであり、半導体チップ21およびワイヤ31、更に、リードフレーム10の表面およびリード領域13Aの裏面を覆っている。封止樹脂41は、例えばエポキシ樹脂等の絶縁性樹脂により構成されている。この半導体装置1は、例えば次のようにして製造することができる。まず、図7に表したように、チップ搭載領域11、端子12、リード領域13A、間隙14および張出部15を有するリードフレーム10の裏面にテープ53を貼り合わせる。このリードフレーム10はリードフレームシートに支持部16により支持されている。テープ53は、後の工程で封止樹脂41を形成する際に、リードフレーム10の裏面に樹脂バリが生成するのを防ぐためのものであり、例えば、ポリイミドテープ等からなる。リードフレーム10へのチップ搭載領域11、端子12、リード領域13A、間隙14および張出部15の形成は、金属板を例えば打ち抜きプレス加工やエッチング加工等の適当な加工方法により所定形状にパターニングして行う。リードフレーム10にテープ53を貼り合わせた後、チップ搭載領域11に半導体チップ21を接着剤22により着設する図8。次いで、半導体チップ21の電極パッドと端子12、GNDリード13とをそれぞれワイヤ31により電気的に接続する図9。続いて、封止樹脂41によりリードフレーム10の表面およびリード領域13Aの裏面、半導体チップ21、ワイヤ31を完全に被覆した後図10、リードフレーム10からテープ53を剥離する図11。続いて、封止樹脂41の表面に製品名等のマーク54を刻印した後図12、図13に表したようにカッター等により切断線54でリードフレームシートからリードフレーム10を切り離す。以上の工程により、図1~4に示した半導体装置1が完成する。本実施の形態の半導体装置1では、リード領域13Aの厚みT2が端子12の厚みT1よりも小さいので、半導体チップ21をGND接続してもパッケージサイズが小型化される。以下、比較例1,2を用いてこれについて詳細に説明する。図14は、比較例1に係る半導体装置100の断面構成を表したものである。この半導体装置100では、半導体チップ21の電極パッドをチップ搭載領域111ダイパッドにワイヤ31により電気的に接続してGND接続している。このような場合には、チップ搭載領域111に接続領域111Aボンドエリアが必要となるため、半導体装置100のパッケージサイズが大きくなる。また、チップ搭載領域111を半導体チップ21よりも小さくすることはできない。図15は、比較例2に係る半導体装置101の断面構成を表したものであり、図15Aは平面構成、図15Bは図15AのB-B線に沿った断面構成を表している。この半導体装置101では、チップ搭載領域121に一体化したGNDリード123により半導体チップ21のGND接続がなされている。しかしながら、GNDリード123の裏面は封止樹脂41から露出しているため、GNDリード123は外部端子として機能し、半導体チップ21の周囲の外部端子の数が増加する。即ち、GNDリード123と端子12との間のピッチP100を小さくすることができず、半導体装置101のパッケージサイズは大きくなる。これに対し、半導体装置1では、リード領域13Aの厚みT2が端子12の厚みT1よりも小さいので、リード領域13AGNDリード13の裏面は封止樹脂41で覆われる。これにより、一体化したチップ搭載領域11およびリード領域13AがGND端子として機能するため、半導体チップ21の周囲の外部端子の数を増加させることなく、半導体チップ21をGND接続することができる。また、チップ搭載領域11に接続領域を設ける必要もない。よって、半導体装置1を小型化することができる。また、リード領域13Aの凹部に端子12が配置され、端子12がGNDリード13に囲まれているので、半導体装置1の高周波特性が向上する。更に、チップ搭載領域11およびリード領域13Aが一体化されているので、リードフレーム10の強度および放熱性が増す。加えて、チップ搭載領域11よりも大きなサイズの半導体チップ21を搭載することも容易に行うことができる。以上、本実施の形態では、リード領域13Aの厚みT2を端子12の厚みT1よりも小さくするようにしたので、半導体チップ21の周囲の外部端子の数を増やすことなく、また、チップ搭載領域11に接続領域を設けることなく半導体チップ21をGND接続することができる。よって、半導体チップ21をGND接続し、かつ半導体装置1を小型化することができる。以下、本技術の変形例について説明するが、上記実施の形態と共通の構成要素については同一符号を付してその説明は省略する。変形例1図16は、変形例1に係る半導体装置半導体装置2の断面構成を表したものである。この半導体装置2は、一のチップ搭載領域11に半導体チップ半導体チップ21A,21B,21Cを複数有している点で、上記実施の形態の半導体装置1と異なる。この点を除き、この半導体装置2は上記実施の形態の半導体装置1と同様の構成を有し、その作用および効果も同様である。半導体チップ21A,21B,21Cは互いの電極パッド同士がワイヤ31により電気的に接続され、リードフレーム10チップ搭載領域11に搭載されている。即ち、この半導体装置1は所謂マルチチップの構成を有するものである。変形例2変形例2に係る半導体装置半導体装置3は、チップ搭載領域チップ搭載領域11A,11B,11Cが複数設けられたリードフレーム50を有するものである。この点を除き、この半導体装置3は上記実施の形態の半導体装置1と同様の構成を有し、その作用および効果も同様である。図17,図18に表したように、リードフレーム50は間隙により分離された3つのチップ搭載領域11A,11B,11Cを有するものであるが、チップ搭載領域11A,11B,11C各々に一体化したリード領域13Aは共通であり連結している。例えば、複数の半導体チップ21A,21B,21Cを半導体装置3に搭載させる場合図18に、電源電位ごとにチップ搭載領域11A,11B,11Cを分けるようにしてもよい。リードフレーム50では複数のGNDリード13が一体化されているのでリード領域13A、チップ搭載領域11A,11B,11Cを分割しても一のリードフレーム50で半導体チップ21A,21B,21Cを保持することが可能となる。以上、実施の形態および変形例を挙げて本技術を説明したが、本技術は上記実施の形態等に限定されるものではなく、種々変形可能である。例えば、上記実施の形態では、リード領域13AをGND接続する場合について説明したが、GND以外の電位に接続するようにしてもよい。また、上記実施の形態等では、半導体装置1のパッケージがQFN型である場合について説明したが、QFN型以外のパッケージ型、例えばSON等であってもよい。更に、例えば、上記実施の形態等において説明した各部の材料および厚み、または形成方法および形成条件などは限定されるものではなく、他の材料および厚みとしてもよく、または他の形成方法および形成条件としてもよい。なお、本技術は、以下のような構成も可能である。1表面に設けられたチップ搭載領域と、前記チップ搭載領域と同一面内方向の複数の凹凸部を含むリード領域と、前記凹部に配置された端子とを備え、前記リード領域の表面からの厚みは、前記端子の表面からの厚みよりも小さいリードフレーム。2前記リード領域は前記チップ搭載領域と一体化し、前記リード領域と前記端子とは電気的に分離されている前記1記載のリードフレーム。3前記端子の断面形状は台形状である前記1または2記載のリードフレーム。4中央部に前記チップ搭載領域、前記チップ搭載領域の周囲に前記リード領域が設けられ、前記リード領域の凹部全てに前記端子が配置されている前記1乃至3のうちいずれか1つに記載のリードフレーム。5半導体チップおよびリードフレームを備え、前記リードフレームは、表面に設けられたチップ搭載領域と、前記チップ搭載領域と同一面内方向の複数の凹凸部を含むリード領域と、前記凹部に配置された端子とを有すると共に、前記リード領域の表面からの厚みが、前記端子の表面からの厚みよりも小さく、前記半導体チップは、前記チップ搭載領域に搭載されると共に、第1配線により前記端子に、第2配線により前記リード領域にそれぞれ電気的に接続されている半導体装置。6前記半導体チップは前記チップ搭載領域よりも大きい前記5記載の半導体装置。7前記半導体チップと共に前記リードフレームの表面と前記リード領域の裏面とが封止樹脂に覆われ、前記端子の裏面は前記封止樹脂から露出されている前記5または6記載の半導体装置。8前記半導体チップおよび前リードフレームはQFNQuadFlatNonleadedPackageパッケージされている前記5乃至7のうちいずれか1つに記載の半導体装置。9前記リード領域は前記チップ搭載領域と一体化し、前記リード領域と前記端子とは電気的に分離されている前記5乃至8のうちいずれか1つに記載の半導体装置。10前記第1配線は信号線、前記第2配線はグラウンドGND線である前記5乃至9のうちいずれか1つに記載の半導体装置。11一の前記チップ搭載領域に前記半導体チップを複数有する前記5乃至10のうちいずれか1つに記載の半導体装置。12前記リードフレームは間隙により分離された複数のチップ搭載領域を有し、前記複数のチップ搭載領域それぞれのリード領域は共通である前記9または10記載の半導体装置。"