"一原子層以上のグラフェン膜を能動領域とする電子装置であって、前記グラフェン膜は、一原子以上の炭素原子の欠損からなる複数のアンチドットが分布しており、前記アンチドットの占有する面積密度が大きい第1の領域と、前記第1の領域よりも前記面積密度が小さい第2の領域とを有することを特徴とする電子装置。前記アンチドットは、炭素原子の欠損が連続して連なる形状であることを特徴とする請求項1に記載の電子装置。前記グラフェン膜は、前記第2の領域では前記アンチドットが存在しないものであることを特徴とする請求項1に記載の電子装置。前記グラフェン膜は、前記第1の領域と前記第2の領域とで、隣り合う前記アンチドット間の距離、前記アンチドットの径、及び前記アンチドットの形状のうち少なくとも1種が相異なることを特徴とする請求項1に記載の電子装置。前記第1の領域は、キャリアの走行方向に対して非平行な方向に帯状に形成されていることを特徴とする請求項3に記載の電子装置。前記第1の領域と前記第2の領域とが交互に複数形成されていることを特徴とする請求項5に記載の電子装置。一組の電極を備えており、前記グラフェン膜は、前記電極間の部分において、前記第1の領域及び前記第2の領域が形成されていることを特徴とする請求項1~6のいずれか1項に記載の電子装置。一組の電極を有しており、前記グラフェン膜は、前記電極間の部分に前記第1の領域が形成され、1つの前記電極下の部分に前記第2の領域が形成されていることを特徴とする請求項1~6のいずれか1項に記載の電子装置。エミッタ電極、ベース電極、及びコレクタ電極を備えており、前記グラフェン膜は、前記エミッタ電極が接続されたエミッタ領域と、前記ベース電極が接続されたベース領域と、前記コレクタ電極が接続されたコレクタ領域とを有し、前記エミッタ領域及び前記コレクタ領域は、それぞれ前記第1の領域及び前記第2の領域を有することを特徴とする請求項1に記載の電子装置。前記ベース領域の電流方向の長さは、前記ベース領域に離散的な共鳴準位が形成される程度の長さであることを特徴とする請求項9に記載の電子装置。エミッタ電極、ベース電極、及びコレクタ電極を備えており、前記グラフェン膜は、前記エミッタ電極が接続されたエミッタ領域と、前記ベース電極が接続されたベース領域と、前記コレクタ電極が接続されたコレクタ領域とを有し、前記エミッタ領域が前記第1の領域とされ、前記ベース領域が前記第2の領域とされており、前記ベース領域が前記エミッタ領域及び前記コレクタ領域と反対導電型とされていることを特徴とする請求項1に記載の電子装置。ゲート電極、ソース電極、及びドレイン電極を備えており、前記グラフェン膜は、前記ソース電極と前記ゲート電極との間のソース領域と、前記ドレイン電極と前記ゲート電極との間のドレイン領域と、前記ゲート電極下のチャネル領域とを有し、前記ソース領域及び前記ドレイン領域の少なくとも一方が前記第1の領域とされ、前記チャネル領域が前記第2の領域とされていることを特徴とする請求項1に記載の電子装置。前記チャネル領域の前記第2の領域は、前記アンチドットが存在しないものであることを特徴とする請求項12に記載の電子装置。半導体材料、特にGaAsを代表とするIII-V族化合物半導体は、異種の材料を組み合わせるヘテロ構造により内部のポテンシャル分布を設計制御し、いわゆるバンドギャップエンジニアリングを展開してきた。各種デバイスを構成するために要求される半導体材料の性質は、上記デバイスの各パートで必ずしも同一ではない。例えばバイポーラトランジスタにおいては、キャリアの注入効率を高めるためにエミッタにバンドギャップの大きな材料を用い、ベースにバンドギャップの小さな材料を用いることが望ましく、異種材料が用いられる。また、高電子移動度トランジスタ、量子井戸レーザにおいては電子の閉じ込めのためのポテンシャル形状を異種材料の組み合わせによって実現している。この方法はSi、GeのようなIV族半導体にも波及し、今や多くのデバイスがこの技術を取り入れている。上記のヘテロ構造デバイスは、更にいくつかの要素部品に分解することができる。ここでは、バンドギャップの大きい材料としてAlGaAs、バンドギャップの小さい材料としてGaAsを用いて例示する。1GaAsでAlGaAsを挟んだGaAs/AlGaAs/GaAs構造は電子正孔に対するトンネル障壁として作用する。2更に、障壁を2つ並べたGaAs/AlGaAs/GaAs/AlGaAs/GaAs構造は、共鳴トンネル障壁として知られており、負性微分抵抗を示す共鳴トンネルダイオードとしての開発が進められている。3逆に、AlGaAs/GaAs/AlGaAs構造は、電子正孔を空間的に閉じ込める量子井戸として作用し、量子井戸レーザとして実用化されている。4AlGaAs/GaAsの周期構造は超格子として知られており、負性微分抵抗素子や発振器として利用できることが知られている。上記したグラフェンは、キャリア速度が大きいという特長を持つが、それ自体はバンドギャップがゼロの半導体であり、そのままトランジスタの材料とすると耐圧の低下、オフ電流の増大を招くという問題がある。そのため、グラフェン膜にバンドギャップを持たせる方法が各種提案されている。第一の提案として、グラフェン膜の電流に垂直な方向の幅を微細化し、横方向に量子化する、いわゆるグラフェンナノリボンがある。第二の提案として、グラフェン膜に原子の欠落した、いわゆるアンチドットを周期的に配置したグラフェンナノメッシュ或いはグラフェンアンチドットと呼ばれる構造がある例えば、非特許文献1を参照。近年、上記のようなグラフェンナノメッシュを用いて電界効果型トランジスタを構成することが提案されている例えば、非特許文献2を参照。従来のグラフェンナノメッシュでは、多数のアンチドットがデバイス全体に亘って均一に分布するように形成されており、バンドギャップ及びポテンシャルもデバイス全体に亘って一様とされている。本発明は、上記の課題に鑑みてなされたものであり、カーボンによるバンドギャップエンジニアリングを可能とし、カーボン原子に基づく多彩なエレクトロニクスを達成して、信頼性の高い電子装置を実現することを目的とする。本発明の電子装置は、一原子層以上のグラフェン膜を能動領域とする電子装置であって、前記グラフェン膜は、一原子以上の炭素原子の欠損からなる複数のアンチドットが分布しており、前記アンチドットの占有する面積密度が大きい第1の領域と、前記第1の領域よりも前記面積密度が小さい第2の領域とを有する。本発明によれば、カーボンによるバンドギャップエンジニアリングを可能とし、カーボン原子に基づく多彩なエレクトロニクスを達成して、信頼性の高い電子装置を実現することができる。以下、本発明を適用した諸実施形態について、図面を参照しながら詳細に説明する。第1の実施形態本実施形態では、本発明の基本骨子について説明する。図1は、グラフェン膜におけるエネルギーギャップのアンチドット開孔の径依存性を示す特性図である。図1では、グラフェン膜において隣り合うアンチドットの間隔は、2.21nmで一定とした。図1から明らかなように、アンチドットの径が大きい、即ち隣り合うアンチドット間の距離ブリッジ幅が小さくなるほどバンドギャップは増加する。グラフェン膜においてバンドギャップを変調するには、アンチドットの占有する面積密度を調節すれば良い。アンチドットの占有する面積密度が大きい小さいほど、バンドギャップは増加減少することになる。具体的には、隣り合うアンチドット間の距離、アンチドットの径、及びアンチドットの形状のうち少なくとも1種を調節すれば良い。本実施形態では、上記のグラフェン膜を能動領域とする電子装置を提示する。図2は、グラフェン膜に形成されたアンチドットについて、その原子配置を拡大して示す模式図である。アンチドットの直径は0.98nm、ブリッジ幅は0.98nmであり、このときのバンドギャップは0.67eVと計算される。ここでは、結合相手のいない炭素原子は水素原子により終端されている。グラフェン膜の成膜方法としては、基板上に直接的に化学気相成長法等を用いて成長する方法特許文献1或いは特許文献2を参照や、絶縁基板上に成長させたSiC膜を熱処理によりグラフェン化する方法等を用いる。アンチドットの形成としては、例えば収束されたHeイオンビームの照射、電子ビームリソグラフィによるパターン形成後に露出したグラフェン膜の部分を酸素雰囲気中でプラズマエッチングする方法等がある。図3は、本実施形態による電子装置の一例について、簡易な構成として示す概略平面図である。この電子装置は、単層一原子層のグラフェン膜1と、グラフェン膜1上の両端に設けられた一対の電極2,3とを有している。グラフェン膜1では、電極2,3間の領域において、中央部位のBC間が複数のアンチドット10が形成されてなる第1の領域1aとされており、第1の領域1aの両側におけるAB間及びCD間がアンチドットの形成されていない第2の領域1bとされている。グラフェン膜1の縦方向寸法は十分に大きいものとする。アンチドット10の数、径、形状、分布態様は、図3のものに限定されるものではなく、AB間、CD間の距離も自由度を持つ。なお、アンチドットの形状は円に近いとは限らず、また対称的であるとは限らない。図4に電流方向に伸びた形状のアンチドット10aの一例を示す。本構造ではブリッジ長が長いためバンドギャップを決めるのはブリッジ幅であり、アンチドット10aの端部の形状にはほとんど影響されなくなる。このため、アンチドット10aの形状の設計及び製作が容易になるという利点がある。図5は、図3の電子装置で形成されるエネルギーバンドを示す模式図である。グラフェン膜1では、第1の領域1aにおいてポテンシャル障壁が形成される。アンチドット10の部分は約0.3eVのエネルギー障壁として働く。AB間及びCD間の第2の領域1bでは、バンドギャップの無い通常の単層グラフェンの性質を示し、BC間の第1の領域1aでは、0.67eVのバンドギャップを持つ半導体の性質を示す。グラフェン膜1では、上記のようにバンドギャップの変調が得られる。図6は、グラフェン膜において、量子井戸を構成するためのアンチドットのマクロな配列を示す概略平面図である。グラフェン膜1では、AB間及びCD間が複数のアンチドット10が形成されてなる第1の領域1aとされており、BC間がアンチドットの形成されていない第2の領域1bとされている。第1の領域1a間の第2の領域1bにおいて量子井戸が構成される。グラフェン膜1の縦方向寸法は十分に大きいものとする。アンチドット10の数、径、形状、分布態様は、図6のものに限定されるものではなく、AB間、CD間の距離も自由度を持つ。図7は、図6のグラフェン膜におけるエネルギーバンドを示す模式図である。グラフェン膜1では、第1の領域1aにおいてポテンシャル障壁が形成される。アンチドット10の部分は約0.3eVのエネルギー障壁として働く。BC間の第2の領域1bでは、バンドギャップの無い通常の単層グラフェンの性質を示し、AB間及びCD間の第1の領域1aでは、0.67eVのバンドギャップを持つ半導体の性質を示す。グラフェン膜1では、上記のようにバンドギャップの変調が得られる。図8は、本実施形態による電子装置の一例として、簡易な装置構成として示す概略平面図である。この電子装置は、共鳴トンネル障壁を構成する単層一原子層のグラフェン膜1と、グラフェン膜1上の両端に設けられた一対の電極2,3とを有している。グラフェン膜1では、電極2,3間の領域において、BC間及びDF間が複数のアンチドット10が形成されてなる第1の領域1aとされており、各第1の領域1aの両側におけるAB間、CD間、及びEF間がアンチドットの形成されていない第2の領域1bとされている。図のCD間が十分短ければ、CD間のグラフェン部分にキャリアの閉じ込めに起因した共鳴準位が生じ、擬似的なバンドギャップが形成される。このとき、このCD間の距離は20nm以下、典型的には10nm以下になる。この距離は共鳴準位を制御するうえで重要となる。図9は、図8の電子装置で形成されるエネルギーバンドを示す模式図である。グラフェン膜1では、複数ここでは2つの第1の領域1aにおいて共鳴トンネル障壁が形成される。アンチドット10の部分は約0.3eVのエネルギー障壁として働く。AB間、CD間、及びFG間の第2の領域1bでは、バンドギャップの無い通常の単層グラフェンの性質を示し、BC間及びDF間の第1の領域1aでは、0.67eVのバンドギャップを持つ半導体の性質を示す。グラフェン膜1では、上記のようにバンドギャップの変調が得られる。図10は、図8の共鳴トンネル構造においてグラフェンチャネルを電流方向に垂直に切断した一例を示す模式図である。スリット10bは、炭素原子の欠損が連続して連なる形状、換言すれば、アンチドットの形状を縦に伸ばした極限と見なすことができる。このときのスリット10bの電流方向の幅は十分に小さく、原子数にして10個以下が望ましい。このようにスリット10bが十分に細ければキャリアは対向したグラフェン間をトンネル効果で移動することが可能であり、このときの障壁高さはグラフェンのフェルミ準位と真空準位の差によって決まる。本構造のスリット部の製作手順は、例えば単層のグラフェンシートに対し収束されたイオンビームHe、Ar,Xeイオンビームなどを2回スキャンしてスリット部分の炭素原子を除去すれば良く、図8のように形状が制御されたアンチドットを複数個配置する構造と比して格段に短時間かつ低コストで作製することが可能である。更に、上記のスリット10bは、一列のアンチドット、或いは図11に示すように、ある長さのスリット10cが長さ方向に連なったものでも良い。これは、図10のスリット10bによる障壁が高過ぎるとき、障壁高さ調節に有効な方法である。このような構造も、収束されたイオンビームのスキャンにより容易に作製することが可能である。図12は、グラフェン膜において、ポテンシャル障壁と量子井戸を交互に配置した超格子構造を示す概略平面図である。グラフェン膜1では、第1の領域1aがアンチドットの形成されてなる帯状領域とされており、第2の領域1bがアンチドットの形成されていない帯状領域とされている。第1の領域1aのポテンシャル障壁と、第2の領域1bの量子井戸とが交互に配されて超格子構造が構成される。グラフェン膜1の縦方向寸法は十分に大きいものとする。なお、図12では、第1の領域1aのアンチドットの図示を省略する。図13は、超格子構造の作製においてグラフェンチャネルを電流方向に垂直に切断した一例を示す模式図であり、アンチドットの形状を縦に伸ばした極限に相当する。このときのスリット10dの幅は十分に小さく、原子数にして10個以下が望ましい。本構造の製作手順は図10の説明と同様であり、超格子構造を短時間且つ低コストで作製することが可能である。ここで、図12の超格子構造の比較例として、いわゆるグラフェンナノリボン構造について説明する。グラフェンナノリボン構造において、バンドギャップの変調を得るには、グラフェン膜に、幅広の部分と、これに対して幅狭の部分とを交互に形成することになる。このように、グラフェン膜に幅の大きく異なる部分を形成するため、一方の電極から入射する電子はその殆どが幅狭の部分リボン部分との境界で反射され、他方の電極に到達することが困難であり、十分な電流量を供給することができない。このように、グラフェンナノリボン構造でバンドギャップの変調構造を構成することは非現実的である。以上説明したように、本実施形態によれば、グラフェン膜1において、所期のバンドギャップエンジニアリングを可能とし、カーボン原子に基づく多彩なエレクトロニクスを達成することができる。第2の実施形態本実施形態では、第1の実施形態で説明した基本骨子を踏まえ、本発明を適用した具体的な電子装置の構成について説明する。図14は、本実施形態による電子装置の一例として、横型ホットエレクトロントランジスタを示す概略平面図である。この横型ホットエレクトロントランジスタは、グラフェン膜1と、グラフェン膜1上の両端と、グラフェン膜1の中央部位から引き出された一端とに設けられた一組の電極であるエミッタ電極11、コレクタ電極13、及びベース電極12を有している。グラフェン膜1において、エミッタ電極11が接続されている部位をエミッタ領域11a、ベース電極12が接続されている部位をベース領域12a、コレクタ電極13が接続されている部位をコレクタ領域13aとする。エミッタ領域11aは、複数のアンチドットが形成されてなる第1の領域1aと、第1の領域1aの片側に隣接するアンチドットの形成されていない第2の領域1bとからなる。同様に、コレクタ領域13aは、複数のアンチドットが形成されてなる第1の領域1aと、第1の領域1aの片側に隣接するアンチドットの形成されていない第2の領域1bとからなる。ベース領域12aは、アンチドットの形成されていない第2の領域とされている。エミッタ領域11aの第1の領域1aと、コレクタ領域13aの第1の領域1aとが、ベース領域12aの両側に形成されている。各第1の領域1aは、その長手方向がキャリアの走行方向に対して非平行な方向、ここでは垂直な方向とされている。エミッタ領域11aの第1の領域1aがエミッタ障壁として、コレクタ領域13aの第1の領域1aがコレクタ障壁として機能する。なお、図14では、第1の領域1aのアンチドットの図示を省略する。グラフェン膜1は、Cu,Co,Ni,Fe等の触媒金属を下地に形成し、例えば熱CVD法により、以下のように成膜する。原料ガスとしては、エチレンC2H4、H2、Arの混合ガスを用いる。C2H4ガスの流量を0.65sccm程度、H2ガスの流量を100sccm程度、Arガスの流量を1000sccm程度とする。全圧を1kPa程度とした場合に、C2H4ガスの分圧を0.05Pa~10Pa程度、より好ましくは0.08Pa~2Pa程度、ここでは0.6Pa程度とする。ここで、C2H4ガスの分圧を0.05Paよりも小さくすると、グラフェンの成長が不足する懸念がある。C2H4ガスの分圧を10Paよりも大きくすると、グラフェンが成長過多となってグラフェンのグレインサイズが小さくなる懸念がある。C2H4ガスの分圧を0.05Pa~10Pa程度の範囲内に設定することにより、所望の大きなグレインサイズ2μm~3μm程度、或いはそれ以上のグラフェンが形成可能となる。成長温度合成室内の環境温度は、800°C~1050°Cの温度範囲内の値、ここでは860°C程度に設定する。上記の成長条件で、4分間程度、グラフェンを堆積する。なお、好適な合成時間は、C2H4ガスの分圧によって変化し、一般的に分圧が低いほど長い合成時間が必要になる。通常、1分間~120分間の範囲となる。例えば、C2H4ガスの分圧が0.08Paのときには、60分間程度の合成時間で良質なグラフェンが得られることが判っている。以上により、単層のグラフェン膜1が形成される。グラフェン膜1は、そのグレインサイズが十分大きく、ほぼ単結晶且つ単層単原子層として形成される。ここで、成長条件を適宜制御する例えば成長時間を長く設定する等ことにより、2層乃至3層、或いはそれ以上の層数にグラフェン膜1を形成することもできる。グラフェン膜1は、リソグラフィー及びドライエッチングにより、所期の形状に加工される。グラフェン膜1にアンチドットを形成するには、例えば収束されたHe、Ar、Xeといったイオンビームの照射、電子ビームリソグラフィによるパターン形成後に露出したグラフェン膜の部分を酸素雰囲気中でプラズマエッチングする方法等を用いる。エミッタ電極11、ベース電極12、及びコレクタ電極13は、例えばTi5nm/Au100nmを真空蒸着法等により堆積し、リフトオフにより所定の電極形状に形成する。エミッタ領域11a、ベース領域12a、及びコレクタ領域13aの各第2の領域1bの部分において、若干のバンドギャップを持つアンチドット構造を適用しても良い。上記の例ではベース電極12はオーミックコンタクトを用いているが、ベース領域12a上に所定の絶縁膜を介して金属電極を設ける、絶縁ゲート型ホットエレクトロントランジスタ構造とすることも考えられる。その際には、グラフェン膜1のベース領域12a上に例えば原子層堆積法ALD法により絶縁膜として例えばAl2O3を堆積した後、Al2O3上に例えばTi5nm/Au100nmからなる金属電極を通常のリソグラフィー、真空蒸着、リフトオフにより形成すれば良い。図15は、本実施形態による電子装置の一例として、横型ヘテロ接合バイポーラトランジスタを示す概略平面図である。この横型ヘテロ接合バイポーラトランジスタは、グラフェン膜1と、グラフェン膜1上の両端と、グラフェン膜1の中央部位から引き出された一端とに設けられた一組の電極であるエミッタ電極11、コレクタ電極13、及びベース電極12を有している。グラフェン膜1において、エミッタ電極11が接続されている部位をエミッタ領域11a、ベース電極12が接続されている部位をベース領域12a、コレクタ電極13が接続されている部位をコレクタ領域13aとする。エミッタ領域11a、ベース領域12a、及びコレクタ領域13aは全て、複数のアンチドットが形成されてなる第1の領域とされる。なお、図15では、エミッタ領域11a、ベース領域12a、及びコレクタ領域13aのアンチドットの図示を省略する。エミッタ領域11a及びベース領域12aでは、前者が後者よりもバンドギャップが大きくなるように、前者が後者よりもアンチドットの占有する面積密度が大きく調節されている。これにより、ワイドギャップエミッタとなり、注入効率が向上する。例えば、ベース領域12aでは、アンチドットが例えば図2のように直径及びブリッジ幅が共に0.98nmとされており、バンドギャップは0.67eVと計算される。一方、エミッタ領域11aでは、アンチドットが直径1.23nm、ブリッジ幅0.74nmとされており、バンドギャップは1.11eVと計算される。グラフェン膜1の成膜及びパターニング、アンチドットの形成、エミッタ電極11、コレクタ電極13、及びベース電極12の形成については、図14の場合と同様である。各領域の導電型は、エミッタ領域11a及びコレクタ領域13aがn型、ベース領域12aがp型とされる。グラフェン膜1でこのような導電型を得るには、エミッタ領域11a及びコレクタ領域13aにはn型の不純物、例えばKカリウム原子を吸着させ、ベース領域12aにはp型の不純物、例えばO酸素原子をドープすれば良い。上記の例では、ベース電極12はオーミックコンタクトを用いているが、ベース領域12a上に所定の絶縁膜を介して金属電極を設ける、絶縁ゲート型ヘテロ接合バイポーラトランジスタ構造とすることも考えられる。その際には、グラフェン膜1のベース領域12a上に例えば原子層堆積法ALD法により絶縁膜として例えばAl2O3を堆積した後、Al2O3上に例えばTi5nm/Au100nmからなる金属電極を通常のリソグラフィー、真空蒸着、リフトオフにより形成すれば良い。図16は、本実施形態による電子装置の一例として、グラフェンFETを示す概略平面図である。図17は、図16における一点鎖線I-Iに沿った概略断面図である。このグラフェンFETでは、シリコン基板20上にAl2O3等の絶縁膜24を介してグラフェン膜1が形成される。グラフェン膜1上には、シリコン酸化膜等のゲート絶縁膜25を介したゲート電極21と、グラフェン膜1上でゲート電極21の両側に形成されたソース電極22及びドレイン電極23とが形成される。グラフェン膜1において、ゲート電極21下の部位がチャネル領域21aとなり、ゲート電極21とソース電極22との間の部位をソース領域22a、ゲート電極21とドレイン電極23との間の部位をドレイン領域23aとする。ソース領域22a及びドレイン領域23aは、複数のアンチドット10が形成されてなる第1の領域とされている。チャネル領域21aは、アンチドットの形成されていない第2の領域とされている。図16では、ソース領域22a及びドレイン領域23aのアンチドットの図示を省略する。なお、チャネル領域にもアンチドットを形成することもできるが、この場合には、ソース領域22a及びドレイン領域23aに比して電子の有効質量が小さくなるように設計することが望ましい。グラフェン膜1の成膜及びパターニング、アンチドットの形成については、図14の場合と同様である。ソース電極22、及びドレイン電極23は、例えばTi5nm/Au100nmを真空蒸着法等により堆積し、リソグラフィー、リフトオフにより所定の電極形状に形成する。同様に、ゲート電極21は、ALD法等によりAl2O3を堆積してゲート絶縁膜25を形成した後、Al2O3上に例えばTi5nm/Au100nmからなる金属電極を通常のリソグラフィー、真空蒸着、リフトオフにより形成すれば良い。従来のグラフェンFETでは、バンドギャップを持たないため、ソース電極からドレイン電極ヘのトンネル効果によりリーク電流が流れ、オフ電流の増大、ドレインコンダクタンスの増大といった問題があった。一方、従来のナノリボンFET、ナノメッシュFETではこれらの改善は認められるものの、電子の有効質量の増大、移動度の低下により性能低下するというトレードオフがあった。本実施形態によるグラフェンFETでは、ソース領域22a及びドレイン領域23aの双方或いはいずれか一方図16、図17では双方を例示するにアンチドットを形成してバンドギャップを調節する。これにより、所期の高耐圧を保持することができる。それと共に、ゲート電極21下のチャネル領域21aには、アンチドットのないグラフェンを用いることにより、所期の高移動度を保持することができる。なお、ソースゲート間あるいはゲートドレイン間のアンチドット配列は一様に限定されるものでは無く、例えば寄生抵抗の低減のため、ソース電極近傍ではアンチドット数を少なくするあるいは無くすなど、必要に応じて決めることができる。図18は、本実施形態による電子装置の一例として、共鳴トンネルトランジスタを示す概略平面図である。この共鳴トンネルトランジスタは、グラフェン膜1と、グラフェン膜1上の両端と、グラフェン膜1の中央部位から引き出された一端とに設けられた一組の電極であるエミッタ電極11、コレクタ電極13、及びベース電極12を有している。グラフェン膜1において、エミッタ電極11が接続されている部位をエミッタ領域11a、ベース電極12が接続されている部位をベース領域12a、コレクタ電極13が接続されている部位をコレクタ領域13aとする。エミッタ領域11aとベース領域12a、及びベース領域12aとコレクタ領域13aの間には複数のアンチドット或いはスリットが形成されてなる第2の領域が配置されている。ベース領域の長さは共鳴準位を決定するパラメータであり、例えば10nmと設定される。この共鳴トンネルトランジスタにおいては、CD間のグラフェンのポテンシャルをベース電極12によって制御することができ、共鳴トンネルトランジスタとして動作させることができる。また、共鳴トンネルトランジスタは、上記の横型ホットエレクトロントランジスタにおいてベース領域の長さを、離散的な共鳴準位が形成される程度に縮小したものとみなすこともできる。上記の例ではベース電極12はオーミックコンタクトを用いているが、ベース領域12a上に所定の絶縁膜を介して金属電極を設ける、絶縁ゲート型共鳴トンネルトランジスタ構造とすることも考えられる。その際には、グラフェン膜1のベース領域12a上に例えば原子層堆積法ALD法により絶縁膜として例えばAl2O3を堆積した後、Al2O3上に例えばTi5nm/Au100nmからなる金属電極を通常のリソグラフィー、真空蒸着、リフトオフにより形成すれば良い。また、図19のように、AB間のBに近い部分にゲート電極14a、DE間のDに近い部分にゲート電極14bを設け、CD部前後のポテンシャルを制御する構造でも良い。これは、CD間が短くその上にゲートの作製が実質的に困難なときに、特に有効な方法である。グラフェン膜1の成膜及びパターニング、アンチドットの形成、エミッタ電極11、コレクタ電極13、及びベース電極12の形成については、図14の場合と同様である。各領域の導電型は、エミッタ領域11a、コレクタ領域13a及びベース領域12aで同一の導電型にするユニポーラ型と、ベース領域12aの導電型を反転させたバイポーラ型があり、トランジスタに要求されるしきい値電圧、増幅率等により適宜選択することができる。以上説明したように、本実施形態によれば、カーボンによるバンドギャップエンジニアリングを可能とし、カーボン原子に基づく多彩なエレクトロニクスを達成して、信頼性の高い電子装置を実現することができる。なお、本発明は、第1及び第2の実施形態で例示した各種の電子装置のみならず、グラフェンを用いた電気装置、例えば高周波トランジスタ、集積回路、ダイオード、発光受光素子等にも適用することができる。以下、電子装置の諸態様を付記としてまとめて記載する。付記1一原子層以上のグラフェン膜を能動領域とする電子装置であって、前記グラフェン膜は、一原子以上の炭素原子の欠損からなる複数のアンチドットが分布しており、前記アンチドットの占有する面積密度が大きい第1の領域と、前記第1の領域よりも前記面積密度が小さい第2の領域とを有することを特徴とする電子装置。付記2前記アンチドットは、炭素原子の欠損が連続して連なる形状であることを特徴とする付記1に記載の電子装置。付記3前記グラフェン膜は、前記第2の領域では前記アンチドットが存在しないものであることを特徴とする付記1に記載の電子装置。付記4前記グラフェン膜は、前記第1の領域と前記第2の領域とで、隣り合う前記アンチドット間の距離、前記アンチドットの径、及び前記アンチドットの形状のうち少なくとも1種が相異なることを特徴とする付記1に記載の電子装置。付記5前記第1の領域は、キャリアの走行方向に対して垂直な方向に帯状に形成されていることを特徴とする付記3に記載の電子装置。付記6前記第1の領域と前記第2の領域とが交互に複数形成されていることを特徴とする付記5に記載の電子装置。付記7一組の電極を備えており、前記グラフェン膜は、前記電極間の部分において、前記第1の領域及び前記第2の領域が形成されていることを特徴とする付記1~6のいずれか1項に記載の電子装置。付記8一組の電極を有しており、前記グラフェン膜は、前記電極間の部分に前記第1の領域が形成され、1つの前記電極下の部分に前記第2の領域が形成されていることを特徴とする付記1~6のいずれか1項に記載の電子装置。付記9エミッタ電極、ベース電極、及びコレクタ電極を備えており、前記グラフェン膜は、前記エミッタ電極が接続されたエミッタ領域と、前記ベース電極が接続されたベース領域と、前記コレクタ電極が接続されたコレクタ領域とを有し、前記エミッタ領域及び前記コレクタ領域は、それぞれ前記第1の領域及び前記第2の領域を有することを特徴とする付記1に記載の電子装置。付記10前記ベース領域の電流方向の長さは、前記ベース領域に離散的な共鳴準位が形成される程度の長さであることを特徴とする付記9に記載の電子装置。付記11エミッタ電極、ベース電極、及びコレクタ電極を備えており、前記グラフェン膜は、前記エミッタ電極が接続されたエミッタ領域と、前記ベース電極が接続されたベース領域と、前記コレクタ電極が接続されたコレクタ領域とを有し、前記エミッタ領域が前記第1の領域とされ、前記ベース領域が前記第2の領域とされており、前記ベース領域が前記エミッタ領域及び前記コレクタ領域と反対導電型とされていることを特徴とする付記1に記載の電子装置。付記12ゲート電極、ソース電極、及びドレイン電極を備えており、前記グラフェン膜は、前記ソース電極と前記ゲート電極との間のソース領域と、前記ドレイン電極と前記ゲート電極との間のドレイン領域と、前記ゲート電極下のチャネル領域とを有し、前記ソース領域及び前記ドレイン領域の少なくとも一方が前記第1の領域とされ、前記チャネル領域が前記第2の領域とされていることを特徴とする付記1に記載の電子装置。付記13前記チャネル領域の前記第2の領域は、前記アンチドットが存在しないものであることを特徴とする付記12に記載の電子装置。"