圧電振動子と可変容量素子とを有し、前記可変容量素子に入力された温度補償電圧に応じた周波数で発振した発振信号を出力する発振回路と、前記発振信号の周波数を補正するための補正データを生成する補正回路と、を有し、前記補正回路は、前記発振信号を分周した信号を出力すると共に、前記分周の動作を停止させるためのイネーブル信号が入力されるイネーブル端子を有する分周器と、前記分周器の出力信号をカウントすると共に、出力信号を前記イネーブル信号として前記分周器に供給するカウンター回路と、前記分周器の出力信号をクロック信号としてpビットのパラレルデータを生成するシフトレジスターと、前記パラレルデータをエンコードしてqビットの前記補正データを生成するエンコーダとを備えたことを特徴とする温度補償発振器。前記エンコーダの出力する前記補正データをアナログ信号に変換し、補正信号として出力するデジタル/アナログ変換器と、温度センサーから入力された信号に基づいて前記温度補償電圧を生成すると共に、前記補正信号に基づいて前記温度補償電圧を補正して出力する温度補償電圧発生回路とを備えたことを特徴とする請求項1に記載の温度補償発振器。温度センサーから入力された信号に基づいて前記温度補償電圧を生成する温度補償電圧発生回路と、複数の容量素子と、前記補正データに基づき、前記複数の容量素子の各々と前記発振回路との接続を制御する複数のスイッチング素子とを備えたことを特徴とする請求項1記載の温度補償発振器。前記分周器の分周数Nが可変であることを特徴とする請求項1ないし3のいずれか一項に記載の温度補償発振器。前記シフトレジスターのビット数pが可変であることを特徴とする請求項4に記載の温度補償発振器。前記エンコーダーのビット数qが可変であることを特徴とする請求項4または5に記載の温度補償発振器。2のq乗がp以上であることを特徴とする請求項1ないし6のいずれか一項に記載の温度補償発振器。請求項1ないし7のいずれか一項に記載の温度補償発振器と、前記温度補償発振器から出力される前記発振信号を用いて動作する電子回路とを有する電子機器。特許文献1においては、起動時に発振回路や出力ドライバ周辺の能動素子が発熱することでICチップ周辺と圧電振動子との間に微小な温度誤差が生じ、起動直後において周波数がドリフト時間経過とともに周波数がわずかに変動する現象が起きてしまい、安定した周波数を得るのが困難である。GPSシステムに使用される温度補償発振器としては、起動直後の周波数ドリフトを数十ppb以下たとえば50ppb以下に抑える必要がある。特許文献2は、この問題を解決するためのものであって、起動時のICチップの発熱と圧電振動子の動作温度との間の温度誤差によって生じる周波数ドリフトを予め計測しておき、これを補正する起動時補正電圧を生成して発振回路内の可変容量素子に印加することで、周波数ドリフトの低減を図るものである。ところが、特許文献2のような構成だと、起動時補正電圧を生成するクロック発生回路が常に動作しており、低消費電力化が難しいという課題がある。これに対し本発明は、より低消費電力で、起動時の周波数ドリフト変動を低減し、極めて安定な周波数を得る方法を提供するものである。本発明は、圧電振動子と可変容量素子とを有し、前記可変容量素子に入力された温度補償電圧に応じた周波数で発振した発振信号を出力する発振回路と、前記発振信号の周波数を補正するための補正データを生成する補正回路とを有し、前記補正回路は、前記発振信号を分周した信号を出力すると共に、前記分周の動作を停止させるためのイネーブル信号が入力されるイネーブル端子を有する分周器と、前記分周器の出力信号をカウントすると共に、出力信号を前記イネーブル信号として前記分周器に供給するカウンター回路と、前記分周器の出力信号をクロック信号としてpビットのパラレルデータを生成するシフトレジスターと、前記パラレルデータをエンコードしてqビットの前記補正データを生成するエンコーダとを備えたことを特徴とする温度補償発振器を提供する。この温度補償発振器によれば、分周器が停止しない構成と比較してより低消費電力で、起動時からの経過時間に応じた補正データを出力することができる。好ましい態様において、この温度補償発振器は、前記エンコーダの出力する前記補正データをアナログ信号に変換し、補正信号として出力するデジタル/アナログ変換器と、温度センサーから入力された信号に基づいて前記温度補償電圧を生成すると共に、前記補正信号に基づいて前記温度補償電圧を補正して出力する温度補償電圧発生回路とを備えてもよい。この温度補償発振器によれば、補正データに応じた温度補償電圧を用いて、起動時からの経過時間に応じた温度補償制御を行うことができる。別の好ましい態様において、この温度補償発振器は、温度センサーから入力された信号に基づいて前記温度補償電圧を生成する温度補償電圧発生回路と、複数の容量素子と、前記補正データに基づき、前記複数の容量素子の各々と前記発振回路との接続を制御する複数のスイッチング素子とを備えてもよい。この温度補償発振器によれば、補正データに応じて接続される容量素子を用いて、起動時からの経過時間に応じた温度補償制御を行うことができる。さらに別の好ましい態様において、前記分周器の分周数Nが可変であってもよい。この温度補償発振器によれば、補償回路が動作する時間を変えることができる。さらに別の好ましい態様において、前記シフトレジスターのビット数pが可変であってもよい。この温度補償発振器によれば、補正データの時間分解能を変えることができる。さらに別の好ましい態様において、前記エンコーダーのビット数qが可変であってもよい。この温度補償発振器によれば、補正データの時間分解能を変えることができる。さらに別の好ましい態様において、2のq乗がp以上であってもよい。この温度補償発振器によれば、シフトレジスターから出力されるデータの利用効率を向上させることができる。また、本発明は、上記いずれかの温度補償発振器と、前記温度補償発振器から出力される前記発振信号を用いて動作する電子回路とを有する電子機器を提供する。この電子機器によれば、分周器が停止しない構成と比較してより低消費電力で、起動時からの経過時間に応じた補正データを出力することができる。1.第1実施形態図1は、第1実施形態に係る温度補償型水晶発振器temperaturecompensatedcrystaloscillator、TCXO1の構成を示す断面模式図である。温度補償発振器1は、シート基板81と、振動子基板82と、振動子11と、ICチップ83と、キャップ84とを有する。温度補償発振器1は、概ね、ICチップ83の上に、振動子11を配置した構成を有する。振動子基板82は内部に空間90を有する。振動子11は、空間90に収まるように設置されている。振動子11は、接着部材88により、振動子基板82に接着されている。振動子基板82には孔89が設けられている。振動子11は、孔89内に満たされた接着部材88を介して端子87と電気的に接続されている。シート基板81上には、ICチップ83が貼り付けられている。ICチップ83は、ワイヤ91を介して接続部材86に接続されている。接続部材は、端子87と接続されている。ICチップ83には、振動子11を用いた発振回路が形成されている。図2は、振動子11の温度特性を例示する図である。横軸は温度を、縦軸は周波数偏差をそれぞれ表す。周波数偏差は、25°Cのときの周波数を基準にしている。この例で、振動子11は、ATカットされた水晶振動子である。振動子11は、室温25°C付近に変極点を有する3次曲線で近似される特性図2の実線を有する。この温度変動を補償するため、ICチップ83には、温度センサーと、不揮発性メモリーと、温度補償電圧発生回路が形成されている。温度補償電圧発生回路は、温度センサーから出力される温度情報と、不揮発性メモリーに記憶されている振動子11の温度特性とを用いて、振動子11の温度特性を補償する特性図2の破線を発生させるための電圧を出力する。図3は、従来技術に係る温度補償発振器の起動時における発振周波数の変動ドリフトを例示する図である。横軸は温度補償発振器が起動してからの時間を、縦軸は周波数偏差をそれぞれ表す。この例では、温度補償発振器の起動直後における発振周波数は、基準周波数より数十ppbほど低い。これは、例えば図1の構成のように、振動子11と温度センサーICチップ83との間に振動子基板82が設けられ、距離が離れている構成においては、起動直後には振動子11とICチップ83との間に温度差が生じていることに起因すると考えられる。起動直後には、温度センサーの測定結果は、ICチップ内に設けられた能動素子の発熱によって、振動子11の温度よりも高い温度を示してしまう。温度補償電圧発生回路はこの正しくない温度に基づいて温度補償電圧を生成するので、その結果、温度補償発振器の発振周波数が基準周波数からずれてしまうと考えられる。温度補償発振器の起動から時間が経過すると、ICチップ83から振動子11に熱が伝導し、両者の温度はほぼ等しくなる。ICチップ83と振動子11とがほぼ同じ温度になると、温度センサーは正しい温度を測定することになり、温度補償電圧によって、基準周波数からのずれは小さくなる。例えば、GPS受信機に用いられる温度補償発振器においては、起動時の周波数変動が数十ppb以下に抑制されることを求められる場合がある。しかし、例えば図3の特性ではこの要求を満たすことができない。図4は、温度補償発振器1の回路構成を示す図である。温度補償発振器1は、発振回路10と、増幅器20と、ドリフト補正回路30と、DA変換器40と、温度補償電圧発生回路50と、温度センサー60とを有する。発振回路10は、外部から入力される温度補償電圧に応じた周波数で発振した信号を出力する回路である。発振回路10は、基準電圧Vrefが入力される基準電圧入力端子と、温度補償電圧Vcが入力される温度補償電圧入力端子と、基準信号出力端子とを有する。発振回路10は、基準電圧Vrefおよび温度補償電圧Vcに応じた周波数で発振した基準信号を出力端子から出力する。発振回路10は、振動子11圧電振動子の一例と、増幅器12と、抵抗素子13と、可変容量素子14と、可変容量素子15と、容量素子16と、抵抗素子17と、抵抗素子18とを有する。振動子11、増幅器12、抵抗素子13、可変容量素子14、および可変容量素子15により、いわゆるコルピッツ型発振回路が形成される。容量素子16は直流電流遮断用の容量素子であり、一端は接地されている。抵抗素子17および抵抗素子18は交流電流遮断用の抵抗素子である。図5は、可変容量素子14および可変容量素子15の容量-電圧特性C-V特性を例示する図である。可変容量素子14および可変容量素子15は、例えば、4端子FETFieldEffectTransistorのゲート-バックゲート間の容量を用いた素子である。横軸はゲート-バックゲート間の電圧VGBを、縦軸は容量を示す。この例で、可変容量素子14および可変容量素子15は、V1<VGB<V2の範囲V1<0かつV2>0で、電圧VGBの増加に伴って容量が増加する。再び図4を参照する。可変容量素子14および可変容量素子15のバックゲート側には、温度補償電圧発生回路50から出力された温度補償電圧Vcが印加される。可変容量素子14および可変容量素子15のゲート側には、抵抗素子17および抵抗素子18を介して基準電圧Vrefが印加される。すなわち、可変容量素子14および可変容量素子15には、基準電圧Vrefと温度補償電圧Vcとの差に応じた電圧が印加される。発振回路10における発振周波数は、可変容量素子14および可変容量素子15の容量に依存している。したがって、外部から一定の基準電圧Vrefおよび温度に応じて生成された温度補償電圧Vcを与えることにより、発振回路10における発振周波数を制御することができる。温度センサー60は、温度を示す温度信号を出力する。温度センサー60は、例えば、温度により電圧が変動するダイオードである。温度補償電圧発生回路50は、温度信号が入力される温度信号入力端子と、オフセット電圧補正信号が入力される補正信号入力端子と、出力端子とを有する。温度補償電圧発生回路50は、温度センサー60から出力される温度信号およびDA変換器40から出力されるオフセット電圧補正信号に応じて生成された温度補償電圧Vcを出力端子から出力する。温度補償電圧発生回路50は、3次回路51と、1次回路52と、0次回路53と、不揮発性メモリー54とを有する。3次回路51は、温度信号に応じて、温度の3次関数により得られる電圧を出力する。1次回路52は、温度信号に応じて、温度の1次関数により得られる電圧を出力する。3次関数および1次関数の係数は、不揮発性メモリー54に記憶されている。不揮発性メモリー54は、振動子11およびICチップ83の温度特性に応じた係数を記憶している。3次回路51および1次回路52は、不揮発性メモリー54から係数を読み出し、この係数を用いて得られた電圧を出力する。0次回路53は、DA変換器40から出力されるオフセット電圧補正信号に応じて、オフセット電圧温度の0次項を出力する。オフセット電圧の詳細は後述する。加算器55は、3次回路51、1次回路52、および0次回路53からの出力信号を加算する。加算器55は、加算により得られた電圧を温度補償電圧Vcとして出力する。なお、本実施例では3次成分までの温度補償電圧を生成する一例を示したものであって、補償電圧発生回路の次数を限定するものではない。さらに高次の成分4次回路、5次回路を含んでいてもよい。まとめると、温度補償電圧発生回路50は、温度センサー60から入力された信号に基づいて温度補償電圧Vcを生成すると共に、補正信号に基づいて温度補償電圧Vcを補正して出力する。図6は、基準電圧Vrefおよび温度補償電圧Vcを例示する図である。基準電圧Vrefは、温度に対して一定の電圧が用いられる。温度補償電圧Vcは、図2に示した温度依存性を補償する温度依存性を有している。再び図4を参照する。増幅器20は、発振回路10からの出力信号を増幅する。増幅器20は、いわゆる出力バッファーとして機能する。増幅器20は、基準信号を、温度補償発振器1の出力端子から出力する。ドリフト補正回路30は、基準信号に基づいて、ドリフト補正データを出力する。ドリフト補正回路30は、基準信号入力端子および補正データ出力端子を有する。ドリフト補正回路30は、分周器31と、カウンター32と、シフトレジスター33と、エンコーダー34とを有する。分周器31は、基準信号をN分周した信号を出力する。分周器31は、発振信号入力端子、イネーブル信号入力端子イネーブル端子の一例、および分周信号出力端子を有する。発振信号入力端子は、ドリフト補正回路30の発振信号入力端子に接続されている。分周器31は、イネーブル信号入力端子にLレベル第1レベルの一例の信号が入力されている間は基準信号をN分周した信号を分周信号出力端子から出力する。イネーブル信号入力端子からHレベル第2レベルの一例の信号が入力されると、分周器31は、動作を停止する。この例で、分周期31は、基準信号を512分周するN=512。例えば、基準信号の発振周波数が16MHzであった場合、これを512分周した信号の周波数は31.25kHzである。すなわち、分周器31は、発振信号を分周した信号を出力すると共に、分周の動作を停止させるためのイネーブル信号が入力されるイネーブル端子を有する。カウンター32カウンター回路の一例は、pビットのカウンターである。カウンター32は、N分周された基準信号をクロック信号として、p周期分の時間を計測する。カウンター32は、クロック信号入力端子およびカウンター信号出力端子を有する。クロック信号入力端子は、分周信号出力端子に接続されている。カウンター信号出力端子は、イネーブル信号入力端子に接続されている。カウンター32は、動作開始時はカウンター信号出力端子からLレベルの信号を出力する。カウンター32は、N分周された基準信号をクロック信号としてp周期分の時間が経過すると、カウンター信号出力端子からHレベルの信号を出力する。この例で、カウンター32は、127ビットのカウンターであるp=127。カウンター32は、31.25kHz1周期32μ秒のクロック信号を用いて、127周期に相当する時間が経過すると、カウンター信号出力端子からHレベルの信号を出力する。すなわち、カウンター32は、分周器31の出力信号をカウントすると共に、出力信号をイネーブル信号として分周器31に供給する。シフトレジスター33は、直列入力並列出力型のpビットシフトレジスターである。シフトレジスター33は、クロック信号入力端子CLK、ロード信号入力端子Load、データ信号入力端子DIN、およびパラレル信号出力端子を有する。シフトレジスター33は、クロック信号入力端子から入力された信号をクロック信号として動作し、1周期毎にデータを1ビットずつシフトさせ、pビットのデータとしてパラレル信号出力端子から出力する。すなわち、シフトレジスター33は、分周器31の出力信号をクロック信号として所定ビット数のパラレルデータを生成する。図7は、シフトレジスター33の回路構成を示す図である。シフトレジスター33は、セレクター331とフリップフロップ332の組をp個有する。図7の例では、シフトレジスター33は、第0段から第126段まで合計127個のフリップフロップ332を有する。セレクター331は、第1入力端子DIN、第2入力端子Hi、第3入力端子Load、および出力端子を有する。セレクター331は、第3入力端子にLレベルの信号が入力されているときは、第1入力端子から入力された信号を出力端子から出力する。第3入力端子にHレベルの信号が入力されているとき、セレクター331は、第2入力端子から入力された信号を出力端子から出力する。第0段のセレクター331において、第1入力端子は、データ入力端子DINに接続されている。第2入力端子は、Hレベルの電源線に接続されている。第3入力端子は、ロード信号入力端子に接続されている。フリップフロップ332は、遅延型フリップフロップである。フリップフロップ332は、データ信号入力端子と、クロック信号入力端子と、出力端子とを有する。データ信号入力端子は、セレクター331の出力端子に接続されている。フリップフロップ332は、データ信号入力端子から入力された信号を、1周期遅らせて出力端子から出力する。第1段以降のセレクター331において、第1入力端子は、前段のフリップフロップ332の出力端子に接続されている。この構成によれば、シフトレジスター33は、ロード信号としてLレベルの信号が入力されている間は、データ信号入力端子DINから入力される信号を後段のフリップフロップ332に、1周期ずつ遅らせて出力する。データ信号入力端子DINはHレベルの電源線に接続されており、Hレベルの信号論理値1が入力されている。ロード信号としてHレベルの信号が入力されると、すべてのセレクター331は、Hレベルの信号を出力する。図8は、シフトレジスター33から出力されるデータを例示する図である。第1周期において、出力データは、第0ビットから第126ビットまですべて0である。第2周期において、第0ビットのデータは1になる。第3周期において、第1ビットおよび第0ビットのデータは1になる。第i周期において、第0ビットから第i-1ビットまでのデータが1になる。第128周期において、第0ビットから第126ビットまですべてのデータが1になる。すなわち、シフトレジスター33から出力されるデータは、値が1になっているビットの数によって、温度補償発振器1が起動してからの周期を示している。再び図4を参照する。エンコーダー34は、シフトレジスター33から出力されたpビットのデータを、qビットのデータにエンコードする。エンコーダーは入力端子および出力端子を有する。この例で、エンコーダー34は、入力端子から入力された128ビットのデータを7ビットのデータにエンコードするq=7。シフトレジスター33から出力されるデータは127ビットのビット列であるが、これは、0から127まで128通りの値のいずれかを示していると考えられる。エンコーダー34は、この値を7ビット27=128の2進数に変換する。エンコーダー34は、この7ビットのデータを、ドリフト補正データとして、補正データ出力端子から出力する。全体として見ると、ドリフト補正回路30は、発振回路10から出力される基準信号を用いて動作する。発振回路10が起動してから発振を開始してから、基準信号をN分周した信号をクロック信号としてp周期が経過するまでは、qビットのドリフト補正データを出力する。p周期が経過すると、カウンター32から出力されるHレベルの信号は、分周器31のイネーブル信号入力端子に供給される。イネーブル信号入力端子からHレベルの信号が入力されると、分周器31は動作を停止する。分周器31が動作を停止すると、カウンター32およびシフトレジスター33にクロック信号が供給されなくなる。クロック信号が供給されなくなると、カウンター32およびシフトレジスター33は動作を停止する。動作を停止した後も、電源電圧が供給されている限りは、カウンター32はHレベルの信号を出力し続ける。同様に、シフトレジスター33は、すべてのビットの値が1のデータを出力し続ける。エンコーダー34は、所定の時間が経過した後の電圧に相当するデータを出力し続ける。DA変換器40デジタル/アナログ変換器の一例は、ドリフト補正回路30から出力されたデジタルデータを、アナログ信号に変換する。DA変換器40はデジタル入力端子およびアナログ出力端子を有する。デジタル入力端子は、ドリフト補正回路の補正データ出力端子に接続されている。アナログ出力端子は、温度補償電圧発生回路50の0次回路53に接続されている。DA変換器40は、ドリフト補正データをアナログ信号に変換して、アナログ出力端子から出力する。すなわち、DA変換器は、エンコーダー34が出力する補正データをアナログ信号に変換し、補正信号として出力する。図9は、0次回路53が出力するオフセット電圧を例示する図である。横軸は温度補償発振器1が起動してからの時間を、縦軸はオフセット電圧Dcalを示す。N分周信号のp周期分の動作時間tsこの例では、約4m秒が経過すると、オフセット電圧Vosは一定になる。動作時間ts以前は、オフセット電圧Vosは、図3で例示した周波数偏差の時間変動を補償する特性例えば、起動直後は電圧の時間変化が大きく、その後、徐々に電圧の時間変化が小さくなっていく特性を有する。図9では、電圧-時間特性は滑らかな曲線として表されているが、時間軸の分解能はts/pである。例えば、ts=約4m秒、p=127の場合、時間軸の分解能は約32μ秒である。また、ドリフト補正回路30は、2のq乗通りのデータ、q=7の場合、128通りのデータを出力することができる。例えば温度補償電圧の分解能が5μVであり、発振回路における周波数変動の電圧感度が100ppm/Vである場合すなわち周波数変動軸の分解能が500pptである場合において、電圧を5μVステップで変化させる例を考えると、500ppt×128=64ppbの範囲の周波数変動を補償することができる。すなわち、温度補償発振器1によれば、起動してからの約4m秒の間、約32μ秒の時間分解能で、周波数変動を補正することができる。図9の特性を示す係数は、不揮発性メモリー54に記憶されている。0次回路53は、不揮発性メモリー54からこの係数を読み出し、起動時からの経過時間に応じたオフセット電圧Vosを生成する。図10は、温度補償発振器1における周波数偏差の時間変動を例示する図である。横軸は温度補償発振器1が起動してからの時間を、縦軸は周波数偏差を示す。図中実線が、温度補償発振器1による周波数偏差を示しており、図中破線は、対比例として図3の従来技術による周波数偏差を示している。温度補償発振器1によれば、時間によらず一定のオフセット電圧を用いた場合と比較すると、より早く発振周波数が安定する。また、温度補償発振器1においては、所定の時間が経過した後は、ドリフト補正回路30が、分周器31も含めて動作を停止する。したがって、分周器が動作し続ける構成と比較して、消費電力を低減することができる。2.第2実施形態図11は、第2実施形態に係る温度補償発振器2の回路構成を示す図である。温度補償発振器2は、以下の点において温度補償発振器1と異なっている。まず、発振回路10が、容量素子101およびトランジスター102スイッチング素子の一例の組をq個有している。温度補償電圧発生回路50は、補正信号入力端子を有しておらず、起動時からの経過時間によらず一定の温度補償電圧Vcを出力する。また、温度補償発振器2は、DA変換器40を有していない。温度補償発振器2においては、可変容量素子14および可変容量素子15に並列に、q個の容量素子101が設けられている。q個の容量素子101のうちi番目のものを容量素子101iと表す。トランジスター102についても同様である。容量素子101iの一端は接地されており、他端は、トランジスター102iのソースに接続されている。トランジスター102iのドレインは可変容量素子14のゲート側に接続されている。トランジスター102iのゲートは、ドリフト補正データの第iビットの出力端子に接続されている。ドリフト補正データの第iビットの値が1の場合、トランジスター102iのゲートにHレベルの信号が入力され、トランジスター102iのソース/ドレイン間が導通する。トランジスター102iのソース/ドレイン間が導通すると、容量素子101iが発振回路10の発振ループに接続され、発振周波数が変化する。周波数変化は、発振ループに接続される容量に依存している。容量素子101iの容量をCi、ドリフト補正データの第iビットの値をdiと表すとdi=0または1、q個の容量素子101の合成容量Ctは、Ct=Σ{Cidi}と表される。容量Ciの値は、合成容量による周波数変化が図3の時間変化を補償するように決められる。温度補償発振器1と比較すると、温度補償発振器2はDA変換器40を有していないので、より簡単な回路構成で、ドリフト補正データを生成することができる。3.他の実施形態本発明は上述の実施形態に限定されるものではなく、種々の変形実施が可能である。以下、変形例をいくつか説明する。以下の変形例のうち2つ以上のものが組み合わせて用いられてもよい。3-1.変形例1図12は、変形例1に係る電子機器1000の構成を示す図である。電子機器1000は、温度補償発振器1と、CPUCentralProcessingUnit5と、GPS受信機6と、メモリー7と、ディスプレイ8とを有する。この例で、電子機器1000は、携帯電話機である。GPS受信機6電子回路の一例は、温度補償発振器1から出力される基準信号をクロック信号として動作する。この例によれば、例えば温度補償発振器1およびGPS受信機6を間欠動作させる場合においても、周波数の時間変動が安定したクロック信号を、より低消費電力で供給することができる。なお、電子機器1000は、携帯電話機に限定されない。電子機器1000は、パーソナルコンピュータ、時計、携帯ゲーム機、家電製品、自動車、電子書籍リーダーなど、携帯電話機以外のものであってもよい。また、電子機器1000は、温度補償発振器1に代わり温度補償発振器2を有していてもよい。3-2.変形例2電子機器1000は、分周器31の分周数Nが、CPU5の制御により変化する構成を有していてもよい。実施形態では、16MHzの基準信号を512分周する例N=512を説明したが、例えば、16MHzの基準信号を256分周N=256すると、周波数は62.5kHz、すなわち1周期は16μ秒となる。このように、分周数Nを減少させると、時間分解能は増加し、ドリフト補正回路30の動作時間は減少する。逆に、分周数Nを増加させると、時間分解能は減少し、ドリフト補正回路30の動作時間は増加する。CPU5は、OSまたはアプリケーションプログラムの動作に従って、分周器31の分周数Nを変更させてもよい。3-3.変形例3電子機器1000は、カウンター32およびシフトレジスター33のビット数pが、CPU5の制御により変化する構成を有していてもよい。実施形態では、127ビットp=127のカウンター32が例として説明された。例えば255ビットp=255のカウンター32を用いた場合、動作時間tsが255周期分の約8m秒になる。このように、カウンター32のビット数pを増加させると、ドリフト補正回路30の動作時間tsが増加する。逆に、カウンター32のビット数pを減少させると、ドリフト補正回路30の動作時間tsが減少する。3-4.変形例4電子機器1000は、エンコーダー34のビット数qが、CPU5の制御により変化する構成を有していてもよい。温度補償電圧の分解能が一定周波数変動の分解能が一定である場合、エンコーダー34のビット数qを増加させると、補償できる周波数変動の範囲が拡大する。逆に、エンコーダー34のビット数qを減少させると、補償できる周波数変動の範囲が縮小する。なお、エンコーダー34およびシフトレジスター33の機能を有効に活用するには、2のq乗がp以上であることが望ましい。3-5.変形例5第1実施形態において、エンコーダー34は時間に対して線形なデータを補正データとして出力し、0次回路53が、補正データに対して振動子11の特性に応じた非線形のオフセット電圧を出力する例を説明した。しかし、エンコーダー34が、時間に対して図9に示される非線形のデータを補正データとして出力し、0次回路53は単にオフセット電圧補正信号に対して線形な電圧を出力する構成であってもよい。3-6.変形例6温度補償発振器1または温度補償発振器2の構成は、図4および図11に例示したものに限定されない。例えば、これらの一部の要素は省略されてもよい。例えば、温度補償発振器1は、DA変換器40、温度補償電圧発生回路50、および温度センサー60を有していなくてもよい。この場合、温度補償発振器1は、DA変換器40、温度補償電圧発生回路50、および温度センサー60に相当する外付けの装置との間で、信号をやりとりする。別の例で、振動子11は水晶振動子に限定されない。水晶振動子に代わり、SAWSurfaceAcousticWave共振子が用いられてもよい。