マトリクス状に配置された複数の画素を有する表示装置であって、前記複数の画素のそれぞれは、画素列ごとに配置されたデータ線に接続され、導通状態となることにより、前記データ線から当該画素へのデータ電圧の書き込みを可能とする第1のダイオード素子と、前記第1のダイオード素子の導通により書き込まれた前記データ電圧に応じて階調表示する表示素子とを備える表示装置。前記複数の画素のそれぞれは、さらに、前記データ電圧を保持する容量素子を備え、前記表示素子は、前記第1のダイオード素子の導通により前記容量素子に保持された前記データ電圧に応じて階調表示する請求項1に記載の表示装置。前記複数の画素のそれぞれは、さらに、前記容量素子に接続され、導通状態となることにより、前記容量素子に保持された前記データ電圧を消去可能とする第2のダイオード素子を備える請求項2に記載の表示装置。前記第2のダイオード素子は、ゲート端子とソース端子及びドレイン端子の一方とが短絡接続されたトランジスタにより構成される請求項3に記載の表示装置。前記第1のダイオード素子は、ゲート端子とソース端子及びドレイン端子の一方とが短絡接続されたトランジスタにより構成される請求項1~4のうちいずれか1項に記載の表示装置。前記複数の画素のそれぞれは、さらに、前記第1のダイオード素子の導通により書き込まれた前記データ電圧に対応する駆動電流を前記表示素子に供給する駆動素子を備え、前記表示素子は、前記駆動電流が流れることにより発光する請求項1~5のうちいずれか1項に記載の表示装置。前記複数の画素のそれぞれは、さらに、前記データ電圧を保持する容量素子と、前記容量素子に保持された前記データ電圧を消去可能とする第2のダイオード素子と、前記データ電圧に対応する駆動電流を前記表示素子に供給する駆動素子とを備え、前記第1のダイオード素子は、アノード端子が前記データ線に接続され、カソード端子が前記容量素子の一方の端子に接続され、前記容量素子は、前記一方の端子が前記駆動素子のゲート端子に接続され、他方の端子が前記駆動素子のソース端子及びドレイン端子の一方に接続され、前記第2のダイオード素子は、アノード端子が前記容量素子の前記一方の端子に接続され、カソード端子が消去線に接続され、前記表示素子は、駆動用電源線と前記駆動素子のソース端子及びドレイン端子の他方との間、または、前記駆動素子のソース端子及びドレイン端子の前記一方と接地端子との間に接続された請求項1に記載の表示装置。前記表示装置は、さらに、画素行ごとに配置され、前記容量素子の前記他方の端子に接続された走査線と、画素列ごとに配置された前記データ線と、画素行を選択するための選択電圧を、前記走査線を介して前記容量素子の前記他方の端子に印加する走査線駆動回路と、前記走査線駆動回路から印加される前記選択電圧に同期して、前記第1のダイオード素子を導通状態にするための前記データ電圧を、前記データ線を介して前記第1のダイオード素子のアノード端子に印加するデータ線駆動回路とを備え、前記データ電圧から前記選択電圧を減じた値は、前記第1のダイオード素子の閾値電圧より大きい請求項7に記載の表示装置。前記走査線駆動回路は、前記第2のダイオード素子を導通状態にするための第1消去電圧を、前記走査線を介して前記容量素子の前記他方の端子に印加し、前記第1消去電圧から前記第2のダイオード素子のカソード電圧を減じた値は、前記第2のダイオード素子の閾値電圧より大きい請求項8に記載の表示装置。前記表示装置は、さらに、画素行ごとに配置され、前記第2のダイオード素子のカソード端子に接続された消去線と、前記走査線駆動回路による前記第1消去電圧の印加と同期して、前記カソード電圧よりも小さい第2消去電圧を、前記消去線を介して前記第2のダイオード素子のカソード端子に印加する消去線駆動回路とを備え、前記第1消去電圧から前記第2消去電圧を減じた値は、前記第2のダイオード素子の閾値電圧より大きい請求項9に記載の表示装置。前記表示素子は、有機EL素子である請求項1~10のうちいずれか1項に記載の表示装置。前記表示素子は、液晶素子である請求項1~10のうちいずれか1項に記載の表示装置。複数の画素がマトリクス状に配置された表示装置の駆動方法であって、入力された映像信号に基づき、画素行を選択するための選択電圧を、画素行ごとに配置された走査線を介して、前記複数の画素の各々が有する容量素子の他方の端子に印加する選択電圧印加ステップと、前記選択電圧の印加に同期して、前記複数の画素の各々が有し、カソード端子が前記容量素子の一方の端子に接続された第1のダイオード素子を導通状態にするためのデータ電圧を、画素列ごとに配置されたデータ線を介して前記第1のダイオード素子のアノード端子に印加することにより、前記データ電圧を前記容量素子に保持させる電圧保持ステップと、前記選択電圧印加ステップ及び前記電圧保持ステップにより前記容量素子に保持されたデータ電圧に応じて、前記複数の画素の各々が有する表示素子を階調表示させる表示ステップとを含み、前記選択電圧印加ステップ及び前記電圧保持ステップでは、前記データ電圧から前記選択電圧を減じた値が、前記第1のダイオード素子の閾値電圧よりも大きくなるよう、かつ、前記データ電圧から前記電圧保持ステップにおける前記第2のダイオード素子のカソード電圧を減じた値が、前記第2のダイオードの閾値電圧以下となるよう、前記データ電圧及び前記選択電圧を印加する表示装置の駆動方法。さらに、前記表示ステップの後、前記複数の画素の各々が有し、アノード端子が前記容量素子の前記一方の端子に接続された第2のダイオード素子を導通状態にするための第1消去電圧を、前記走査線を介して前記容量素子の前記他方の端子に印加することにより、前記容量素子に保持されたデータ電圧を消去する消去ステップを含み、前記消去ステップでは、前記第1消去電圧から前記カソード電圧を減じた値が、前記第2のダイオード素子の閾値電圧より大きくなるよう、前記第1消去電圧を印加する請求項13に記載の表示装置の駆動方法。前記消去ステップでは、前記第1消去電圧の印加に同期して、前記カソード電圧よりも小さい第2消去電圧を、画素行ごとに配置された消去線を介して前記第2のダイオード素子のカソード端子に印加することにより、前記容量素子に保持されたデータ電圧を消去し、前記第1消去電圧から前記第2消去電圧を減じた値は、前記第2のダイオード素子の閾値電圧より大きい請求項14に記載の表示装置の駆動方法。前述したディジタル階調制御方式では、書込み動作及び表示動作の単位表示動作を繰り返すことにより、表示階調を制御するものである。このディジタル階調制御方式による表示パネルにおいて、単位フィールド期間において高輝度表示を維持するには、上記書込み動作を迅速に実行して書込み期間を短縮することが要求される。また、フラットパネルディスプレイにおいて、高精細化や高速表示化が要求されており、各画素の保持容量を高速に書き換える技術が必要となってきている。しかしながら、特許文献1の表示装置は、画素回路において選択トランジスタ504のゲート容量及び走査線502の配線抵抗により、選択トランジスタ504のスイッチング動作に遅延が発生するため、各画素の保持容量の高速書き換えが制約されるという課題を有している。本発明は、上記課題に鑑みてなされたものであり、高速書き込みが可能なアクティブマトリクス型の表示装置及びその駆動方法を提供することを目的とする。上記課題を解決するために、本発明の一態様に係る表示装置は、マトリクス状に配置された複数の画素を有する表示装置であって、前記複数の画素のそれぞれは、画素列ごとに配置されたデータ線に接続され、導通状態となることにより、前記データ線から当該画素へのデータ電圧の書き込みを可能とする第1のダイオード素子と、前記第1のダイオード素子の導通により書き込まれた前記データ電圧に応じて階調表示する表示素子とを備えることを特徴とする。従来は、画素選択用のスイッチングトランジスタを導通状態とすることにより画素へのデータ電圧の書き込んでいた為、当該スイッチングトランジスタのゲート容量C及び走査線の配線抵抗Rから構成されるCR時定数によって書込み動作が遅延されていた。本発明に係る上記構成によれば、データ線に接続された第1のダイオード素子を導通状態とすることで、画素へのデータ電圧の書き込みを可能とする。よって、スイッチングトランジスタを画素選択用スイッチとして使用しないので、従来の表示装置が有していた遅延要因を排除することができ、各画素の保持電圧を高速に書き換えることが可能となる。このため、単位フィールドにおける発光期間を、書込み期間に対して長時間確保できることから、高輝度、高精細及び高速表示が可能なアクティブマトリクスディスプレイを実現することが可能となる。また、前記複数の画素のそれぞれは、さらに、前記データ電圧を保持する容量素子を備え、前記表示素子は、前記第1のダイオード素子の導通により前記容量素子に保持された前記データ電圧に応じて階調表示することが好ましい。これにより、高速に印加されたデータ電圧を、容量素子にて保持することが可能となる。よって、いったん保持されたデータ電圧は、第1のダイオード素子が非導通状態となっても、容量素子に維持され、階調表示動作を継続して実行することが可能となる。また、前記複数の画素のそれぞれは、さらに、前記容量素子に接続され、導通状態となることにより、前記容量素子に保持された前記データ電圧を消去可能とする第2のダイオード素子を備えてもよい。これにより、第2のダイオード素子を導通状態とすることで、容量素子の放電が可能となりデータ電圧の消去を可能とする。よって、スイッチングトランジスタを消去用スイッチとして使用しないので、容量素子に保持されていたデータ電圧の消去動作の遅延要因を排除することができ、各画素の保持電圧を高速にリセットすることが可能となる。このため、単位フィールドにおける発光期間を、消去期間に対して長時間確保できることから、高輝度、高精細及び高速表示が可能なアクティブマトリクスディスプレイを実現することが可能となる。また、前記第2のダイオード素子は、ゲート端子とソース端子及びドレイン端子の一方とが短絡接続されたトランジスタにより構成されてもよい。あるいは、前記第1のダイオード素子は、ゲート端子とソース端子及びドレイン端子の一方とが短絡接続されたトランジスタにより構成されてもよい。一般に、アモルファスシリコン等を用いて形成された画素回路は、p型もしくはn型のどちらか一方のチャネルにより構成されるため、p型とn型の両方が必要なダイオードを、アモルファスシリコン上で容易に構成することができない。これに対し、上記構成により、アモルファスシリコン上でp型及びn型のいずれか一方のチャネルのみによる薄膜トランジスタを用いてダイオードの機能を実現することが可能となる。また、前記複数の画素のそれぞれは、さらに、前記第1のダイオード素子の導通により書き込まれた前記データ電圧に対応する駆動電流を前記表示素子に供給する駆動素子を備え、前記表示素子は、前記駆動電流が流れることにより発光してもよい。これにより、第1のダイオード素子を画素選択用スイッチとして用いた画素回路を電流駆動型の発光素子を有する画素に対して適用することが可能となる。また、前記複数の画素のそれぞれは、さらに、前記データ電圧を保持する容量素子と、前記容量素子に保持された前記データ電圧を消去可能とする第2のダイオード素子と、前記データ電圧に対応する駆動電流を前記表示素子に供給する駆動素子とを備え、前記第1のダイオード素子は、アノード端子が前記データ線に接続され、カソード端子が前記容量素子の一方の端子に接続され、前記容量素子は、前記一方の端子が前記駆動素子のゲート端子に接続され、他方の端子が前記駆動素子のソース端子及びドレイン端子の一方に接続され、前記第2のダイオード素子は、アノード端子が前記容量素子の前記一方の端子に接続され、カソード端子が消去線に接続され、前記表示素子は、駆動用電源線と前記駆動素子のソース端子及びドレイン端子の他方との間、または、前記駆動素子のソース端子及びドレイン端子の前記一方と接地端子との間に接続されてもよい。これにより、選択用のダイオード、表示素子、容量素子、消去用のダイオード及び駆動素子により、保持電圧を高速に書き換えることが可能な画素回路を実現できる。また、前記表示装置は、さらに、画素行ごとに配置され、前記容量素子の前記他方の端子に接続された走査線と、画素列ごとに配置された前記データ線と、画素行を選択するための選択電圧を、前記走査線を介して前記容量素子の前記他方の端子に印加する走査線駆動回路と、前記走査線駆動回路から印加される前記選択電圧に同期して、前記第1のダイオード素子を導通状態にするための前記データ電圧を、前記データ線を介して前記第1のダイオード素子のアノード端子に印加するデータ線駆動回路とを備え、前記データ電圧から前記選択電圧を減じた値は、前記第1のダイオード素子の閾値電圧より大きくてもよい。これにより、データ電圧を書き込む画素を選択するにあたり、第1のダイオード素子のアノード電圧がカソード電圧よりも閾値電圧の分以上に大きく設定されるので、第1のダイオード素子が導通状態となり、画素選択と同期して、データ電圧が容量素子に高速に書き込まれる。また、前記走査線駆動回路は、前記第2のダイオード素子を導通状態にするための第1消去電圧を、前記走査線を介して前記容量素子の前記他方の端子に印加し、前記第1消去電圧から前記第2のダイオード素子のカソード電圧を減じた値は、前記第2のダイオード素子の閾値電圧より大きくてもよい。これにより、容量素子の保持電圧を消去するにあたり、走査線駆動回路が走査線に第1消去電圧を設定することにより、第2のダイオード素子のアノード電圧がカソード電圧よりも閾値電圧の分以上に大きく設定されるので、容量素子の保持電圧が高速に消去される。また、前記表示装置は、さらに、画素行ごとに配置され、前記第2のダイオード素子のカソード端子に接続された消去線と、前記走査線駆動回路による前記第1消去電圧の印加と同期して、前記カソード電圧よりも小さい第2消去電圧を、前記消去線を介して前記第2のダイオード素子のカソード端子に印加する消去線駆動回路とを備え、前記第1消去電圧から前記第2消去電圧を減じた値は、前記第2のダイオード素子の閾値電圧より大きくてもよい。これにより、容量素子の保持電圧を消去するにあたり、走査線駆動回路が走査線に第1消去電圧を印加するタイミングと同期して、消去線駆動回路が消去線に第2消去電圧を設定することにより、第2のダイオード素子のアノード電圧がカソード電圧よりも閾値電圧の分以上に大きく設定されるので、容量素子の保持電圧が高速に消去される。さらに、走査線に第1消去電圧のみを設定して保持電圧を消去する場合に比べて、第2のダイオード素子のアノード-カソード電位差を大きく確保できるので、消去期間に第1のダイオード素子及び第2のダイオード素子の寄生容量や漏れ電流により容量素子に不要な電荷が蓄積されて誤発光してしまうことを抑制することが可能となる。また、前記表示素子は、有機EL素子であってもよい。また、前記表示素子は、液晶素子であってもよい。また、本発明は、このような特徴的な手段を備える表示装置として実現することができるだけでなく、表示装置に含まれる特徴的な手段をステップとする表示装置の駆動方法として実現することができる。本発明の表示装置及びその駆動方法によれば、各画素の保持電圧を高速に書き換えることが可能となるため、高輝度、高精細及び高速表示が可能なアクティブマトリクスディスプレイを実現することができる。以下、本発明を実施するための形態について、図面を参照しながら説明する。実施の形態1<表示装置の構成>図1は、本発明の実施の形態1に係る表示装置の電気的な構成を示すブロック図である。同図における表示装置100は、制御回路101と、走査線駆動回路102と、データ線駆動回路103と、表示部104とを備える。図2は、本発明の実施の形態1に係る表示部の電極配列図である。図2に示すように、本実施の形態1における表示部104には、走査線SC1~SCnが画素行ごとに配置され、データ線D1~Dmが画素列ごとに配置されている。また、表示部104には、n×m個の画素がマトリクス状に配置されており、例えば、一の画素は、走査線SC1とデータ線D1とが交差した部分に形成されている。図3は、本発明の実施の形態1に係る表示装置の画素回路及びその周辺回路を示す図である。なお、同図には、走査線SC1とデータ線D1とが交差している一画素のみが記載されている。同図における画素209は、走査線200と、データ線201と、VCC電源線202と、ダイオード203及び207と、駆動トランジスタ204と、有機ELElectroLuminescence素子205と、保持容量206と、VCC2電源線208とを備える。また、周辺回路は、走査線駆動回路102と、データ線駆動回路103とを備える。図1から図3に記載された構成要素について、以下、その機能を説明する。制御回路101は、外部から入力された映像信号データに基づき、各画素を階調表示させるための制御信号を走査線駆動回路102及びデータ線駆動回路103へ出力する機能を有する。走査線駆動回路102は、複数の画素209がマトリクス状に配置された表示部104に対し、行順次に所定の時間順序で、画素行ごとに配置された走査線SC1~SCnを介して画素選択のための選択電圧を印加する。なお、図3に記載された走査線駆動回路102は、1画素行に対応した回路構成のみを有するものとして記載されているが、実際には、この回路構成を行数分有するものである。図3に記載された走査線駆動回路102は、走査線200に接続されている。走査線200は、また、保持容量206の他方の端子及び駆動トランジスタ204のソース端子に接続されている。走査線駆動回路102は、トランジスタ102H及び102Lを有し、LOW電位、HIGH電位、HIGH-Zハイインピーダンス電位の3値を走査線200に印加する機能を有する。例えば、トランジスタ102Lのゲート信号SC1LをONにし、トランジスタ102Hのゲート信号SC1HをOFFとすることにより、走査線200をLOW電位にする。これにより、保持容量206の他方の端子及び駆動トランジスタ204のソース端子がLOW電位となることにより、画素209のダイオード203を導通状態とし、駆動トランジスタ204をON状態とすることが可能となる。このときのLOW電位に対応する電圧は、画素行を選択するための選択電圧に相当する。また、ゲート信号SC1LをOFFにし、ゲート信号SC1HをONとすることにより、走査線200をHIGH電位にする。これにより、保持容量206の他方の端子及び駆動トランジスタ204のソース端子がHIGH電位となることにより、画素209のダイオード207を導通状態とすることが可能となる。また、ゲート信号SC1L及びSC1Hを両方ともOFFとすることにより、走査線200をHIGH-Z電位にする。これにより、保持容量206の他方の端子及び駆動トランジスタ204のソース端子がHIGH-Z電位となることにより、画素209のダイオード203及び207の電流径路を遮断して非導通状態とし、駆動トランジスタ204の電流径路を遮断してOFF状態とすることが可能となる。なお、走査線駆動回路102にスイッチを追加し、HIGH-Z電位の代わりに、HIGH電位とLOW電位の中間の電位を印加してもよい。データ線駆動回路103は、表示部104に対し、画素列ごとに配置されたデータ線D1~Dmを介して、画素の輝度を決定するデータ電圧を印加する。なお、図3に記載されたデータ線駆動回路103は、1画素列に対応した回路構成のみを有するものとして記載されているが、実際には、この回路構成を列数分有するものである。図3に記載されたデータ線駆動回路103は、データ線201に接続されている。データ線201は、また、ダイオード203のアノード端子に接続されている。データ線駆動回路103は、走査線駆動回路102から印加される上記選択電圧に同期して、ダイオード203のアノード端子にデータ電圧を印加してダイオード203を導通状態にする。この導通状態となったダイオード203を介し、データ電圧が駆動トランジスタ204のゲート端子に印加されることにより、駆動トランジスタ204はON状態となる。なお、データ電圧は駆動トランジスタ204の線形領域を使用する電圧でも、飽和領域を使用する電圧でもよい。また、走査線駆動回路102と同様に、データ線駆動回路103も、トランジスタ103H及び103Lを有し、LOW電位、HIGH電位、HIGH-Zハイインピーダンス電位の3値をデータ線201に印加することが可能である。例えば、トランジスタ103Lのゲート信号D1LをONにし、トランジスタ103Hのゲート信号D1HをOFFとすることにより、データ線201をLOW電位にする。また、ゲート信号D1LをOFFにし、ゲート信号D1HをONとすることにより、データ線201をHIGH電位にする。このときのHIGH電位に対応する電圧は、画素に書き込まれるデータ電圧に相当する。ダイオード203は、アノード端子がデータ線201に接続され、カソード端子が保持容量206の一方の端子に接続された第1のダイオード素子であり、導通状態となることにより、データ線201から画素209へのデータ電圧の書き込みを可能とする機能を有する。なお、ダイオード203の導通または非導通となるタイミングは、走査線駆動回路102によって制御される。有機EL素子205は、電流駆動型の発光素子であり、アノード端子が駆動用電源線であるVCC電源線202に接続され、カソード端子が駆動トランジスタ204のドレイン端子に接続された表示素子である。有機EL素子205は、ダイオード203の導通により保持容量206に保持されたデータ電圧に応じて発光することにより階調表示する。なお、有機EL素子205は、上述したVCC電源線202と駆動トランジスタ204のドレイン端子との間に接続されず、駆動トランジスタのソース端子と走査線200との間に挿入されていてもよい。駆動トランジスタ204は、例えば、nチャネルのMOSFETであり、ゲート端子がダイオード203のカソード端子に接続され、ソース端子が走査線200に接続された駆動素子である。駆動トランジスタ204は、ダイオード203の導通により保持容量206に保持されたデータ電圧に対応する駆動電流を有機EL素子205に供給する。保持容量206は、一方の端子が駆動トランジスタ204のゲート端子及びダイオード203のカソード端子に接続され、他方の端子が走査線200に接続された容量素子である。保持容量206は、例えば、ダイオード203が非導通状態となった後も、駆動トランジスタ204の直前のゲート-ソース電圧を保持し、継続して駆動トランジスタ204から有機EL素子205へ駆動電流を供給させる機能を有する。ダイオード207は、アノード端子が保持容量206の一方の端子に接続され、カソード端子が消去線であるVCC2電源線208と接続された第2のダイオード素子である。これにより、ダイオード207は、走査線駆動回路102により走査線200が第1消去電圧であるHIGH電位に選択されることにより、保持容量206に保持されたデータ電圧を、ダイオード207を通じてVCC2電源線208に放電して消去する。つまり、ダイオード207は、導通状態となることにより、保持容量206に保持されたデータ電圧を消去可能とする機能を有する。なお、図1から図3には記載されていないが、VCC電源線202は、駆動トランジスタ204の駆動用VCC電源に接続されている。また、VCC2電源線208も、ダイオード207の導通及び非導通を切り換えるための消去用VCC2電源に接続されている。ここで、データ線駆動回路103から印加されるデータ電圧に対応するHIGH電位から走査線駆動回路102から印加される選択電圧に対応するLOW電位を減じた値が、ダイオード203の閾値電圧よりも大きくなるよう、各電位が設定されている。これにより、画素行選択時には、ダイオード203が導通状態となり、選択された画素行の保持容量206にデータ電圧が保持される。また、データ線駆動回路103から印加されるデータ電圧に対応するHIGH電位からVCC2電源線208の電位を減じた値が、ダイオード207の閾値電圧以下となるよう、各電位が設定されている。これにより、データ電圧書き込み時には、ダイオード207が非導通状態となり、保持容量に保持されたデータ電圧は、消去されない。また、走査線駆動回路102から印加されるHIGH電位からVCC2電源線208の電位を減じた値が、ダイオード207の閾値電圧より大きくなるよう、各電位が設定されている。これにより、保持電圧消去時には、ダイオード207が導通状態となり、保持容量に保持されたデータ電圧が消去される。<表示装置の動作>次に、上述した表示装置100の動作を、図4を用いて詳述する。図4は、本発明の実施の形態1に係る表示装置の駆動タイミングチャートである。同図に示されるように、表示装置100は、書込み期間、発光期間、消去期間以下、1サブフィールドと呼ぶを繰り返して画素選択及び発光を行う。階調表現方法としては、サブフィールド駆動のように1フィールド期間にサブフィールドを複数回繰り返し、発光時間の長さで階調制御してもよいし、アナログ駆動のように1フィールド期間におけるデータ電圧の大きさにより階調制御してもよい。なお、図4のタイミングチャートでは、第1のサブフィールド時刻t0~時刻t7では1行目の画素及びn行目の画素を発光させ、第2のサブフィールド時刻t10~時刻t12では、2行目の画素及びn行目の画素を発光させる例を説明する。[書込み期間]書込み期間では、各画素209に備えられた駆動トランジスタ204のON/OFF状態を制御するため、走査線ごとに選択電圧に対応するLOW電位、または非選択電圧に対応するHIGH-Z電位を印加する。説明を容易にする為、1ライン目~nライン目までの行順次書込みを行うものとして説明する。まず、時刻t1において、走査線駆動回路102は、選択画素行である1ライン目の走査線200にLOW電位を印加し、その他のラインをHIGH-Z電位にする。具体的には、走査線駆動回路102は、トランジスタ102Lのゲート信号電圧VSC1LをHIGHレベルとし、トランジスタ102Hのゲート信号電圧VSC1HをLOWレベルとする。一方、データ線駆動回路103は、時刻t1において、1ライン目の画素を発光期間において発光させるべく、1列目のデータ線201にHIGH電位を印加する。具体的には、データ線駆動回路103は、トランジスタ103Hのゲート信号電圧VD1HをHIGHレベルとし、トランジスタ103Lのゲート信号電圧VD1LをLOWレベルとする。すると、ダイオード203が導通状態となり、データ線201→ダイオード203→保持容量206→走査線200の順に電流が流れて保持容量206にデータ電圧が保持される。このとき、駆動トランジスタ204のゲート端子にデータ電圧が印加されるため、画素209は発光するが、後述する発光期間に比べて1ラインの書込み時間が短い為、当該書込み期間における発光は無視できる。また、選択画素行以外はHIGH-Z電位のため、ダイオード203の電流径路が遮断され、データ線201からの電圧によって上記書込みは行われない。以上により、1ライン目の書込み動作が完了する。時刻t1における走査線駆動回路102の上記動作は、入力された映像信号に基づき、画素行を選択するための選択電圧を、画素行ごとに配置された走査線200を介して、保持容量206の他方の端子に印加する選択電圧印加ステップに相当する。また、時刻t1におけるデータ線駆動回路103の上記動作は、選択電圧の印加に同期して、ダイオード203を導通状態にするためのデータ電圧を、データ線201を介してダイオード203のアノード端子に印加することにより、データ電圧を保持容量206に保持させる電圧保持ステップに相当する。次に、時刻t2において、走査線駆動回路102は、選択画素行である2ライン目の走査線200にLOW電位を印加し、その他のラインをHIGH-Z電位にする。具体的には、走査線駆動回路102は、ゲート信号電圧VSC2LをHIGHレベルとし、ゲート信号電圧VSC2HをLOWレベルとする。また、その他のラインに接続された走査線200は、HIGH-Z電位となっているので、駆動トランジスタ204のソース端子もHIGH-Z電位となり、時刻t1において発光した1ライン目の画素は、時刻t2において消灯する。一方、データ線駆動回路103は、時刻t2において、2ライン目の画素を発光させないので、データ線201にLOW電位を印加する。具体的には、データ線駆動回路103は、トランジスタ103Hのゲート信号電圧VD1HをLOWレベルとし、トランジスタ103Lのゲート信号電圧VD1LをHIGHレベルとする。すると、ダイオード203は非導通状態となり、データ線201から2ライン目の画素に電流が流れず、保持容量206にはデータ電圧が保持されない。そして、nライン目を選択する時刻において、走査線駆動回路102及びデータ線駆動回路103は、時刻t1における書込み動作と同様の動作を実行することで、n行目の画素209におけるダイオード203が導通状態となり、データ線201→ダイオード203→保持容量206→走査線200の順に電流が流れて保持容量206にデータ電圧が保持される。ここで、データ電圧から選択電圧を減じた値が、ダイオード203の閾値電圧よりも大きくなるよう、かつ、データ電圧からVCC2電源線208の電位を減じた値が、ダイオード207の閾値電圧以下となるよう、データ電圧及び選択電圧が設定されている。[発光期間]時刻t5において、走査線駆動回路102は、全画素行の走査線200にLOW電位を印加する。具体的には、走査線駆動回路102は、ゲート信号電圧VSC1L~VSCnLをHIGHレベルとし、ゲート信号電圧VSC1H~VSCnHをLOWレベルとする。これにより、発光期間では保持容量206に書き込まれたデータ電圧に基づき、VCC電源線202→有機EL素子205→駆動トランジスタ204→走査線200の順に電源が流れて有機EL素子205が発光する。時刻t5における走査線駆動回路102の上記動作は、保持容量206に保持されたデータ電圧に応じて、有機EL素子205を階調表示させる表示ステップに相当する。次に、時刻t6において、走査線駆動回路102は、全画素行の走査線200にHIGH-Z電位を印加する。具体的には、走査線駆動回路102は、ゲート信号電圧VSC1H~VSCnHをLOWレベルとし、ゲート信号電圧VSC1L~VSCnLをLOWレベルとする。これにより、有機EL素子205の発光電流径路が絶たれ、有機EL素子205は消灯する。上記動作のように、書込み期間では行順次書込みを行う必要があるが、発光期間では全画素行を一斉に発光させてもよいし、または、走査線駆動回路102が行順次に走査線200にLOW電位を印加することにより行順次発光させてもよい。なお、有機EL素子205の発光輝度は、この発光期間と有機EL素子205に流れる発光電流によって制御される。[消去期間]消去期間では、保持容量206を放電させてリセットし、次のサブフィールドにおける発光準備を行う。時刻t8において、走査線駆動回路102は、全画素行の走査線200に第1消去電圧であるHIGH電位を印加する。具体的には、走査線駆動回路102は、ゲート信号電圧VSC1H~VSCnHをHIGHレベルとし、ゲート信号電圧VSC1L~VSCnLをLOWレベルとする。これにより、ダイオード207が導通状態となり、走査線200→保持容量206→ダイオード207→VCC2電源線208の順に電流が流れ、保持容量206に保持されたデータ電圧がリセットされる。発光期間と同様に、消去期間も全ラインを一斉に行ってもよいし、また、行順次に消去してもよい。時刻t8における走査線駆動回路102の上記動作は、ダイオード207を導通状態にするための第1消去電圧を走査線200に印加することにより、保持容量206に保持されたデータ電圧を消去する消去ステップに相当する。このとき、走査線駆動回路102が出力するHIGH電位からVCC2電源線208の電位を減じた値が、ダイオード207の閾値電圧よりも大きくなるよう設定されている。以上のように、第1のサブフィールドにおいて、書込み動作、発光動作及び消去動作が実行され、後続する第2のサブフィールドにおいても書込み動作、発光動作及び消去動作が繰り返されることにより、各画素が映像信号に応じた階調表示を行う。本実施の形態によれば、データ線201に接続されたダイオード203の導通状態及び非導通状態を制御することにより、保持容量206を書き換える。これに対し、従来は、画素選択用のスイッチングトランジスタの導通状態及び非導通状態を制御することにより保持容量を書き換えていた為、当該スイッチングトランジスタのゲート容量C及び走査線の配線抵抗Rから構成されるCR時定数によって書込み動作が遅延されていた。一方、本実施の形態に係る表示装置100及びその駆動方法では、従来の表示装置が有していた遅延要因を排除することができ、各画素の保持電圧を高速に書き換えることが可能となる。このため、所定のフィールドにおける発光期間を書込み期間に対して長時間確保できることから、高輝度、高精細及び高速表示が可能なアクティブマトリクスディスプレイを実現することが可能となる。実施の形態2本実施の形態では、実施の形態1のダイオード203及び207を薄膜トランジスタ以下、TFTと記すのみで実現した構成について説明する。図5は、本発明の実施の形態2に係る表示装置の画素回路及びその周辺回路を示す図である。なお、同図には、走査線SC1とデータ線D1とが交差している一画素のみが記載されている。同図における画素219は、走査線200と、データ線201と、VCC電源線202と、ダイオード接続TFT203a及び207aと、駆動トランジスタ204と、有機EL素子205と、保持容量206と、VCC2電源線208とを備える。また、周辺回路は、走査線駆動回路102と、データ線駆動回路103とを備える。本実施の形態に係る表示装置100Aが、実施の形態1に係る表示装置100と異なる点は、画素回路を構成するダイオードがTFTで形成されている点のみである。以下、実施の形態1と異なる点のみ説明する。一般に、アモルファスシリコン等を用いて形成された画素回路は、p型もしくはn型のどちらか一方のチャネルにより構成されるため、p型とn型の両方が必要なダイオードを、アモルファスシリコン上で容易に構成することができない。よって、本実施の形態では、p型及びn型のいずれか一方のチャネルのみによるTFTを用いてダイオードの機能を実現している。本実施の形態では、図2のダイオード203及び207を、図5のダイオード接続TFT203a及び207aで実現している。具体的には、ダイオード203及び207は、ダイオード機能をトランジスタで実現する為、ゲート端子とドレイン端子とが短絡接続されたトランジスタにより構成されている。これにより、トランジスタのドレインに印加された電圧がゲートにも印加されることにより導通状態となり、ダイオードと同等の機能を実現することができる。また、トランジスタのゲート端子とドレイン端子とが短絡接続されているため、従来のFETのようなゲート容量は発生せず、高速書き込みが可能となる。なお、本実施の形態では、n型トランジスタを例示したためゲート端子とドレイン端子とを接続しているが、ダイオード接続TFTとしてp型トランジスタを用いてもよい。この場合には、p型トランジスタのゲート端子とソース端子とを接続する。また、本実施の形態ではトランジスタを使用してダイオードの機能を実現したが、金属と半導体によるショットキーダイオード等で実現してもよい。実施の形態3本実施の形態では、実施の形態1で固定電源として用いられたVCC2電源を、HIGHVCC2電位とLOW電位の2段階に切り替えることで、駆動マージンを向上させる構成を説明する。図6は、本発明の実施の形態3に係る表示装置の電気的な構成を示すブロック図である。同図における表示装置110は、制御回路101と、走査線駆動回路102と、データ線駆動回路103と、消去線駆動回路105と、表示部114とを備える。図7は、本発明の実施の形態3に係る表示部の電極配列図である。図7に示すように、本実施の形態3における表示部114には、走査線SC1~SCn、及び消去線ER1~ERnが画素行ごとに配置され、データ線D1~Dmが画素列ごとに配置されている。また、表示部114には、n×m個の画素がマトリクス状に配置されており、例えば、一の画素は、走査線SC1とデータ線D1とが交差した部分に形成されている。図8は、本発明の実施の形態3に係る表示装置の画素回路及びその周辺回路を示す図である。なお、同図には、走査線SC1とデータ線D1とが交差している一画素のみが記載されている。同図における画素229は、走査線200と、データ線201と、VCC電源線202と、ダイオード203及び207と、駆動トランジスタ204と、有機EL素子205と、保持容量206と、消去線210とを備える。また、周辺回路は、走査線駆動回路102と、データ線駆動回路103と、消去線駆動回路105とを備える。消去線210は、画素行ごとに配置され、ダイオード207のカソード端子に接続されている。消去線駆動回路105は、走査線駆動回路102によるHIGH電位の印加と同期して、消去線駆動回路105が出力するVCC2電位よりも低電位の第2消去電圧を、消去線210を介してダイオード207のカソード端子に印加する。本実施の形態に係る表示装置110が、実施の形態1に係る表示装置100と異なる点は、消去線駆動回路105及び消去線210を追加している点であり、その他の構成および動作は実施の形態1と同一である。以下、実施の形態1に係る表示装置100と同じ点は説明を省略し、異なる点のみ説明する。実施の形態1では、消去期間において、走査線200をHIGH電位にすることにより、保持容量206に保持されたデータ電圧をVCC2電源線208に流して消去している。ダイオード207の閾値電圧を加算したVCC2電源電圧が、データ電圧以上に設定されていなければならないという書き込み時の制約により、この場合、VCC2電源電圧が常に印加されていると、保持容量206に保持されたデータ電圧を消去しても、ダイオード203及び207の寄生容量や漏れ電流により、保持容量206に不要な電荷が蓄積されて誤発光しやすくなる。これに対し、本実施の形態3では、図8に示されるように、消去線210の電圧を画素行ごとにVCC2電位及びVCC2電位よりも低いLOW電位のいずれかに制御する消去線駆動回路105が付加されている。これにより、消去期間中では、消去線210の電圧をVCC2電位に設定せず、第2消去電圧であるLOW電位に設定している。図9は、本発明の実施の形態3に係る表示装置の駆動タイミングチャートである。消去線駆動回路105が実行する動作としては、消去期間以外の期間では、ゲート信号ER1H~ERnHにより、トランジスタ105HをONとし、ゲート信号ER1L~ERnLによりトランジスタ105LをOFFとすることにより、消去線210をVCC2電位とする。一方、消去期間では、ゲート信号ER1L~ERnLにより、トランジスタ105LをONとし、ゲート信号ER1H~ERnHによりトランジスタ105HをOFFとすることにより、消去線210を第2消去電圧であるLOW電位にして、確実に保持容量206に保持されたデータ電圧を消去している。上記消去期間における消去線駆動回路105の動作は、走査線駆動回路102による第1消去電圧の印加に同期して、書込み期間及び発光期間におけるダイオード207のカソード電圧VCC2よりも小さい第2消去電圧を、消去線210を介してダイオード207のカソード端子に印加することにより、保持容量206に保持されたデータ電圧を消去する消去ステップに相当する。このとき、走査線駆動回路102が消去期間中に出力するHIGH電位から、消去線駆動回路105が消去期間中に出力するLOW電位を減じた値が、ダイオード207の閾値電圧よりも大きくなるよう設定されている。また、走査線駆動回路102及びデータ線駆動回路103の駆動タイミングは、実施の形態1における駆動タイミングと同じである。これにより、消去期間ではダイオード207が導通状態となり、走査線200→保持容量206→ダイオード207→消去線210の順に電流が流れ、保持容量206に保持されたデータ電圧が確実にリセットされる。発光期間と同様に、消去期間も全ラインを一斉に行ってもよいし、また、行順次に消去してもよい。以上のように、本実施の形態においても、第1のサブフィールドにおいて、書込み動作、発光動作及び消去動作が実行され、後続する第2のサブフィールドにおいても書込み動作、発光動作及び消去動作が繰り返されることにより、各画素が映像信号に対応した階調表示を行う。本実施の形態によれば、実施の形態1による効果と同様の効果が奏されるのに加え、消去期間において、ダイオード203及び207の寄生容量や漏れ電流により保持容量206に不要な電荷が蓄積されて誤発光してしまうことが抑制される。なお、本実施の形態では、n行ごとに配置された消去線ER1~ERnは、同じ消去電圧が同じタイミングで印加されるので、全ての消去線が接続された共通線となっていてもよい。これにより、消去線駆動回路105の駆動負荷が低減される。実施の形態4本実施の形態では、実施の形態3のダイオード203及び207を薄膜トランジスタ以下、TFTと記すのみで実現した構成について説明する。図10は、本発明の実施の形態4に係る表示装置の画素回路及びその周辺回路を示す図である。なお、同図には、走査線SC1とデータ線D1とが交差している一画素のみが記載されている。同図における画素239は、走査線200と、データ線201と、VCC電源線202と、ダイオード接続TFT203a及び207aと、駆動トランジスタ204と、有機EL素子205と、保持容量206と、消去線210とを備える。また、周辺回路は、走査線駆動回路102と、データ線駆動回路103と、消去線駆動回路105とを備える。本実施の形態に係る表示装置110Aが、実施の形態3に係る表示装置110と異なる点は、画素回路を構成するダイオードがTFTで形成されている点のみである。以下、実施の形態3と異なる点のみ説明する。一般に、アモルファスシリコン等を用いて形成された画素回路は、p型もしくはn型のどちらか一方のチャネルにより構成されるため、p型とn型の両方が必要なダイオードを、アモルファスシリコン上で容易に構成することができない。よって、本実施の形態では、p型及びn型のいずれか一方のチャネルのみによるTFTを用いてダイオードの機能を実現している。本実施の形態では、図9のダイオード203及び207を、図10のダイオード接続TFT203a及び207aで実現している。具体的には、ダイオード機能をトランジスタで実現する為、トランジスタのゲート端子とドレイン端子とを短絡接続している。これにより、トランジスタのドレインに印加された電圧がゲートにも印加されることにより導通状態となり、ダイオードと同等の機能を実現することができる。また、トランジスタのゲート端子とドレイン端子とが短絡接続されているため、従来のFETのようなゲート容量は発生せず、高速書き込みが可能となる。なお、本実施の形態では、n型トランジスタを例示したためゲート端子とドレイン端子とを接続しているが、ダイオード接続TFTとしてp型トランジスタを用いてもよい。この場合には、p型トランジスタのゲート端子とソース端子とを接続する。また、本実施の形態ではトランジスタを使用してダイオードの機能を実現したが、金属と半導体によるショットキーダイオード等で実現してもよい。実施の形態5実施の形態1~4では、画素回路に駆動トランジスタがある場合の形態を説明したが、液晶のような電圧駆動型の素子を表示素子として用いる場合には、必ずしも駆動トランジスタを必要としない。そこで、本実施の形態では、駆動トランジスタがない場合の形態について説明する。本実施の形態の表示装置の機能ブロック構成図1または図6と同等、および、表示部の電極配列図2または図7と同等は、実施の形態1~4と同様である。図11は、本発明の実施の形態5に係る表示装置の画素回路及びその周辺回路を示す図である。なお、同図には、走査線SC1とデータ線D1とが交差している一画素のみが記載されている。同図における画素249は、走査線200と、データ線201と、ダイオード203及び207と、保持容量206と、消去線210と、液晶素子211とを備える。また、周辺回路は、走査線駆動回路102と、データ線駆動回路103と、消去線駆動回路105とを備える。本実施の形態に係る表示装置120が、実施の形態3に係る表示装置110と異なる点は、駆動トランジスタ及び有機EL素子がなく、保持容量206の両端子に液晶素子が並列接続されている点が構成として異なる。以下、実施の形態3と異なる点のみ説明する。液晶素子211は、保持容量206と並列接続され、一方の電極がダイオード203のカソード端子に接続され、他方の端子が走査線200に接続された電圧駆動型の表示素子である。液晶素子211は、両端子に印加された電圧に応じて、バックライト等のような光源となる発光素子の光量を調整する機能を有する。図12は、本発明の実施の形態5に係る表示装置の駆動タイミングチャートである。同図に示されるように、表示装置120は、書込み期間、発光期間、消去期間以下、1サブフィールドと呼ぶを行順次に繰り返して画素選択及び発光を行う。階調表現方法としては、サブフィールド駆動のように1フィールド期間にサブフィールドを複数回繰り返し、発光時間の長さで階調制御してもよいし、アナログ駆動のように1フィールド期間におけるデータ電圧の大きさにより階調制御してもよい。なお、図12の上部には、1行目の画素行の駆動タイミングに対応する期間書込み発光期間、消去期間が記載されている。なお、図12のタイミングチャートは、第1のサブフィールドにおいて全画素行の画素を発光させ、第2のサブフィールドでも、全画素行の画素を発光させる例を表している。本実施の形態に係る表示装置の駆動タイミングが、実施の形態1~4に係る表示装置の駆動タイミングと異なる点は、特定の画素行において書込み動作が実行された後、当該画素行の走査線200の電圧状態を変化させても、保持容量206により保持されたデータ電圧は液晶素子211に継続して印加されるので、書込み動作に連続して表示動作が実行されることである。よって、実施の形態1~4では、行順次書き込み→一斉発光→一斉消去を例示したが、本実施の形態では、行順次書き込み→行順次表示→行順次消去に限定される。なお、走査線駆動回路102が出力するLOW電位、HIGH電位及びHIGH-Z電位、データ線駆動回路103が出力するLOW電位及びHIGH電位、ならびに、消去線駆動回路105が出力するLOW電位及びHIGH電位の、各画素行における出力タイミングと、各電位の大小関係は、実施の形態3と同様である。上記構成及び動作タイミングにより、表示装置120は、ダイオード203を通じて保持容量206に高速にデータ電圧を書き込むことが可能となり、また、ダイオード207を通じて保持容量206に保持されたデータ電圧を高速に消去できる。そして、保持容量206と液晶素子211とが並列接続されているため、保持容量206に保持されたデータ電圧に応じて液晶分子が配向し、高輝度、高精細及び高速に階調表示することが可能となる。以上、本発明に係る表示装置及びその駆動方法について実施に形態1~5に基づき説明したが、本発明に係る表示装置及びその駆動方法は、上述した実施の形態1~5に限定されるものではない。実施の形態1~5に対して、本発明の主旨を逸脱しない範囲で当業者が思いつく各種変形を施して得られる変形例や、本発明に係る表示装置を内蔵した各種機器も本発明に含まれる。なお、実施の形態1~4では、表示素子として有機EL素子を用いているが、実施の形態1~4における表示素子は電流駆動型の発光素子であればよく、例えば、無機EL素子であってもよい。なお、以上述べた実施の形態では、各駆動回路が有するトランジスタ及びダイオード接続されたトランジスタはn型トランジスタとして記述しているが、これらをp型トランジスタで形成した表示装置も本発明の範囲であり、上述した各実施の形態と同様の効果を奏することが可能である。