"異なる感度の画素からの出力画素信号を加算した画素加算信号を出力する画素部と、前記画素部から出力される複数の画素加算信号に対して予め設定したゲインを乗じた加重加算処理を実行して、前記画素部の画素数より総画素数が少ない画素数削減画像の構成画素値を算出する画素情報合成部を有し、前記画素部の画素加算信号生成処理と、前記画素情報合成部における加重加算処理によって、前記画素数削減画像を構成する各画素の画素重心位置の制御を実行する撮像装置。前記画素部と、前記画素情報合成部は、前記画素数削減画像を構成する各画素の画素重心位置を前記画素部に均等に配置するように重心位置制御を実行する請求項1に記載の撮像装置。前記画素部は、前記画素加算信号生成処理において、前記画素数削減画像を構成する各画素の一方向の重心位置制御を実行し、前記画素情報合成部は、前記加重加算処理において、前記画素部の実行する重心位置制御方向の直行方向での重心位置制御を実行する請求項1に記載の撮像装置。前記画素部は、前記画素加算信号生成処理において、加算処理対象となる画素の感度比に応じた重心位置制御結果としての加算画素値の算出を行う請求項1に記載の撮像装置。前記画素情報合成部は、前記加重加算処理において、加重加算処理対象となる複数の画素加算信号に対して、制御予定の重心位置に応じたゲインを乗じた加重加算処理を実行する請求項1に記載の撮像装置。前記画素部は、一行おきに同一色の画素が配列され、二行ごとに異なる感度比1:3の異なる感度に設定された画素配列を有し、前記画素部は、感度比が1:3の2つの異なる感度の画素からの出力画素信号を加算した画素加算信号を出力する構成である請求項1に記載の撮像装置。前記画素部は、一列おきに同一色の画素が配列された画素配列を有し、前記画素情報合成部は、一列おきに前記画素部から出力される2つの画素加算信号に、1:3のゲインを乗じた加重加算処理を実行して、前記画素部の画素数より総画素数が少ない画素数削減画像の構成画素値を算出する請求項1に記載の撮像装置。前記撮像装置は、さらに、前記画素部の領域単位の露光時間制御を実行する制御部を有する請求項1に記載の撮像装置。撮像装置において実行する撮像装置制御方法であり、画素部において、異なる感度の画素からの出力画素信号を加算した画素加算信号を出力する画素加算信号出力ステップと、画素情報合成部において、前記画素部から出力される複数の画素加算信号に対して予め設定したゲインを乗じた加重加算処理を実行して、前記画素部の画素数より総画素数が少ない画素数削減画像の構成画素値を算出する画素情報合成ステップを有し、前記画素部の画素加算信号生成処理と、前記画素情報合成部における加重加算処理によって、前記画素数削減画像を構成する各画素の画素重心位置の制御を実行する撮像装置制御方法。撮像装置において撮像装置制御処理を実行させるプログラムであり、画素部に、異なる感度の画素からの出力画素信号を加算した画素加算信号を出力すさせ画素加算信号出力ステップと、画素情報合成部に、前記画素部から出力される複数の画素加算信号に対して予め設定したゲインを乗じた加重加算処理を実行して、前記画素部の画素数より総画素数が少ない画素数削減画像の構成画素値を算出させる画素情報合成ステップを実行させ、前記画素部の画素加算信号生成処理と、前記画素情報合成部における加重加算処理において、前記画素数削減画像を構成する各画素の画素重心位置の制御を実行させるプログラム。本発明は例えば、このような状況に鑑みてなされたものであり、撮像素子の有する画素数と異なる画素数の画像を生成して出力する際に、画質劣化を抑制した高品質な画像を生成可能とした撮像装置、および撮像装置制御方法、並びにプログラムを提供することを目的とする。本発明の第1の側面は、異なる感度の画素からの出力画素信号を加算した画素加算信号を出力する画素部と、前記画素部から出力される複数の画素加算信号に対して予め設定したゲインを乗じた加重加算処理を実行して、前記画素部の画素数より総画素数が少ない画素数削減画像の構成画素値を算出する画素情報合成部を有し、前記画素部の画素加算信号生成処理と、前記画素情報合成部における加重加算処理によって、前記画素数削減画像を構成する各画素の画素重心位置の制御を実行する撮像装置にある。さらに、本発明の撮像装置の一実施態様において、前記画素部と、前記画素情報合成部は、前記画素数削減画像を構成する各画素の画素重心位置を前記画素部に均等に配置するように重心位置制御を実行する。さらに、本発明の撮像装置の一実施態様において、前記画素部は、前記画素加算信号生成処理において、前記画素数削減画像を構成する各画素の一方向の重心位置制御を実行し、前記画素情報合成部は、前記加重加算処理において、前記画素部の実行する重心位置制御方向の直行方向での重心位置制御を実行する。さらに、本発明の撮像装置の一実施態様において、前記画素部は、前記画素加算信号生成処理において、加算処理対象となる画素の感度比に応じた重心位置制御結果としての加算画素値の算出を行う。さらに、本発明の撮像装置の一実施態様において、前記画素情報合成部は、前記加重加算処理において、加重加算処理対象となる複数の画素加算信号に対して、制御予定の重心位置に応じたゲインを乗じた加重加算処理を実行する。さらに、本発明の撮像装置の一実施態様において、前記画素部は、一行おきに同一色の画素が配列され、二行ごとに異なる感度比1:3の異なる感度に設定された画素配列を有し、前記画素部は、感度比が1:3の2つの異なる感度の画素からの出力画素信号を加算した画素加算信号を出力する構成である。さらに、本発明の撮像装置の一実施態様において、前記画素部は、一列おきに同一色の画素が配列された画素配列を有し、前記画素情報合成部は、一列おきに前記画素部から出力される2つの画素加算信号に、1:3のゲインを乗じた加重加算処理を実行して、前記画素部の画素数より総画素数が少ない画素数削減画像の構成画素値を算出する。さらに、本発明の撮像装置の一実施態様において、前記撮像装置は、さらに、前記画素部の領域単位の露光時間制御を実行する制御部を有する。さらに、本発明の第2の側面は、撮像装置において実行する撮像装置制御方法であり、画素部において、異なる感度の画素からの出力画素信号を加算した画素加算信号を出力する画素加算信号出力ステップと、画素情報合成部において、前記画素部から出力される複数の画素加算信号に対して予め設定したゲインを乗じた加重加算処理を実行して、前記画素部の画素数より総画素数が少ない画素数削減画像の構成画素値を算出する画素情報合成ステップを有し、前記画素部の画素加算信号生成処理と、前記画素情報合成部における加重加算処理によって、前記画素数削減画像を構成する各画素の画素重心位置の制御を実行する撮像装置制御方法にある。さらに、本発明の第3の側面は、撮像装置において撮像装置制御処理を実行させるプログラムであり、画素部に、異なる感度の画素からの出力画素信号を加算した画素加算信号を出力すさせ画素加算信号出力ステップと、画素情報合成部に、前記画素部から出力される複数の画素加算信号に対して予め設定したゲインを乗じた加重加算処理を実行して、前記画素部の画素数より総画素数が少ない画素数削減画像の構成画素値を算出させる画素情報合成ステップを実行させ、前記画素部の画素加算信号生成処理と、前記画素情報合成部における加重加算処理において、前記画素数削減画像を構成する各画素の画素重心位置の制御を実行させるプログラムにある。なお、本発明のプログラムは、例えば、様々なプログラムコードを実行可能な情報処理装置やコンピュータシステムに対して例えば記憶媒体によって提供されるプログラムである。このようなプログラムを情報処理装置やコンピュータシステム上のプログラム実行部で実行することでプログラムに応じた処理が実現される。本発明のさらに他の目的、特徴や利点は、後述する本発明の実施例や添付する図面に基づくより詳細な説明によって明らかになるであろう。なお、本明細書においてシステムとは、複数の装置の論理的集合構成であり、各構成の装置が同一筐体内にあるものには限らない。本発明の一実施例によれば、撮像装置において画素数削減画像を生成する際に、画素重心の制御を可能とした処理を実現する装置、方法が実現される。具体的には、異なる感度の画素からの出力画素信号を加算した画素加算信号を出力する画素部と、画素部から出力される複数の画素加算信号に対して予め設定したゲインを乗じた加重加算処理を実行して、画素部の画素数より総画素数が少ない画素数削減画像の構成画素値を算出する画素情報合成部を有する。画素部の画素加算信号生成処理と、画素情報合成部における加重加算処理によって、画素数削減画像を構成する各画素の画素重心位置の制御を実行する。例えば、画素数削減画像を構成する各画素の画素重心位置を前記画素部に均等に配置するように重心位置制御を実行する。この処理によりジャギー等の発生の抑制された高品質な画像生成が可能となる。以下、図面を参照しながら本発明の撮像装置、および撮像装置制御方法、並びにプログラムの詳細について説明する。説明は、以下の項目に従って行う。1.撮像装置の構成例について2.撮像素子の構成例について3.画素数削減画像の生成処理の具体例について4.撮像素子の具体的構成と具体的処理例について[1.撮像装置の構成例について]まず、撮像装置の全体構成例について図6を参照して説明する。図6は、撮像装置の構成例を示すブロック図である。光学レンズ101を介して入射される光は例えばCMOSイメージセンサなどによって構成される撮像素子102に入射し、光電変換による画像データを出力する。出力画像データは信号処理部103に入力される。信号処理部103は、例えばホワイトバランスWB調整、ガンマ補正等、一般的なカメラにおける信号処理を実行して出力画像120を生成する。出力画像120は図示しない記憶部に格納される。あるいは表示部に出力される。制御部105は、例えば図示しないメモリに格納されたプログラムに従って各部に制御信号を出力し、各種の処理の制御を行う。[2.撮像素子の構成例について]次に、撮像素子102の構成例について図7を参照して説明する。図7は、本発明の一実施例の撮像素子102の構成を示す図である。撮像素子102は、図7に示すように画素部201、出力画素値算出部202を有する。出力画素値算出部202はAD変換部211、画素情報合成部212、出力部213を有する。画素部201は、多数の画素各々に被写体光に基づく電荷を蓄積し、高解像度画像である高画素数の画像データを出力する。なお、画素部201は、長時間露光を行う高感度画素と、短時間露光を行う低感度画素を有する構成となっている。画素部201の詳細構成については、後述する。画素部201からは、例えば先に図1を参照して説明したと同様のRGbGrBの配列からなる画素構成を有し、図1bと同様の出力回路を持ち、2つの同一色の画素値を加算した加算画素値250を出力する。ただし、本実施例において画素部201から出力する加算画素値250は、2つの同一色の画素値の加算値ではあるが、a長時間露光を行った高感度画素の画素値、b短時間露光を行った低感度画素の画素値、これらの2つの異なる感度の画素値の加算値を加算画素値250として出力する。この処理の構成については後段で説明する。画素部201から出力された加算画素値250は、出力画素値算出部202のAD変換部211においてデジタルデータに変換され、画素情報合成部212に入力される。画素情報合成部212では、AD変換部211から入力する加算画素値のデジタルデータを利用して、画素部201の画素数を削減した出力画像を構成する各画素の画素値の算出を行う。例えば、画素部201の画素数を1/4に削減した画素数削減画像の各画素の画素値を決定する。具体的な処理例については後述する。出力部213は、画素数を削減した画像データを画素情報合成部212から入力して信号処理部103に出力する。なお、制御部105は、例えば図示しないメモリに格納されたプログラムに従って、画素部201の露光時間の制御信号、出力画素値算出部202に対する処理制御信号などを供給する。[3.画素数削減画像の生成処理の具体例について]次に、本実施例の撮像装置の実行する画素数削減画像の生成処理の具体例について説明する。まず、図8を参照して、画素部201の具体的な一構成例と、出力画素値算出部202の実行する画素数削減処理の一例について説明する。図8には、以下の図を示している。a画素部201の画素配列例b撮像素子102の出力する画素数削減画像図には、画素部を構成する各画素の画素位置を分かり易くするため、横軸をx、縦軸をyとして、各画素位置を座標x,yとして示している。左上端のGb画素の位置をx,y=1,1、右下端のGr画素の位置をx,y=8,8、として、8×8画素を示している。なお、図8aに示す8×8画素は、画素部201の一部画素部201の左上端部の一部のみを示した図である。図8aに示す画素部201の画素配列は、先に図1を参照して説明した画素と同様、ベイヤー配列RGbGrBの画素配列を有する。画素部201は、長時間露光を行う高感度画素と、短時間露光を行う低感度画素を有する構成となっている。図に示すように、上位行から、第1行が、長時間露光を行う高感度画素行、第2~3行が、短時間露光を行う低感度画素行、第4~5行が、長時間露光を行う高感度画素行、第6~7行が、短時間露光を行う低感度画素行、以下、2行単位で、高感度画素と低感度画素が設定される構成となっている。なお、これらの露光時間制御は、例えば制御部105の制御信号に基づいて実行される。図8bには、撮像素子201が出力する画素数削減画像280を示している。撮像素子102は、例えば図81の左上端に示す3×3の画素ブロック271に含まれる4隅のGb画素の画素値に基づいて、画素数削減画像280を構成する左上端の1つのGb画素281の画素値を決定して出力する。同様に、例えば図81の右下端に示す3×3の画素ブロック272に含まれる4隅のGr画素の画素値に基づいて、画素数削減画像280を構成する右下端の1つのGr画素282の画素値を決定して出力する。撮像素子102は、この他のRGbGrBの各画素のすべてについて、様々な位置に設定した3×3画素ブロックの4隅の同一色の画素値に基づいて、画素数削減画像280を構成するRGbGrBの各画素値を決定して出力する。このようにして、画素部201の画素数を1/4に削減した画素数削減画像280の各画素の画素値を決定して出力する。次に、図9を参照してブロック3×3画素ブロックの設定例と、出力画素画素数削減画像280に設定される画素の画素重心について説明する。先に図1~図4を参照して説明した従来技術における撮像素子の複数画素の加算処理に基づく処理では、出力画像における重心位置がオリジナルの撮像画像からずれてしまうという問題が発生していた。これに対して、本実施例の撮像装置では、異なる露光時間の画素、すなわち異なる感度を持つ画素を組み合わせて垂直方向y方向の重心位置制御を行い、さらにゲイン重みを調整した加重加算処理を行うことで水平方向x方向の重心位置制御を行う。これらの処理によって出力画像である画素数削減画像に設定される各色の相対位置を、オリジナルの撮像画像の各色の重心位置の相対位置と同じ設定として出力可能としている。具体的には、図9bに示すように、RGbGrBの各色を均等配置した重心位置を持つ設定とした画素数削減画像を生成する。図9aに示す3×3画素ブロック321の4隅のGb画素に基づいて、図9bに示すGb画素331に重心位置を持つGb画素値を算出する。図9aに示す3×3画素ブロック322の4隅のB画素に基づいて、図9bに示すB画素332に重心位置を持つB画素値を算出する。図9aに示す3×3画素ブロック323の4隅のGb画素に基づいて、図9bに示すGb画素333に重心位置を持つGb画素値を算出する。図9aに示す3×3画素ブロック324の4隅のB画素に基づいて、図9bに示すB画素334に重心位置を持つB画素値を算出する。他のRGbGrB画素の全てについて、図9aに示す撮像素子の画素配列中に3×3画素ブロックを設定して、ブロック内の4隅の同一色の画素の画素値に基づいて、図9bに示す位置に重心を持つ設定とした画素値を算出する。なお、先に図1~図4を参照して説明した従来例においても、本実施例においても、図9aに示す3×3画素ブロックの設定態様は同じである。図1~図4を参照して説明した従来例においては、すべての画素が同一感度同一露光時間の設定であるため、3×3画素ブロックの4隅の画素の画素値から算出される1つの画素の画素重心は、3×3画素ブロックの中心に設定される。図9bに示す画素Gb341~画素B344の位置である。これは、先に図3、図4を参照して説明した通りである。これに対して、本実施例では、図9bに示す水平方向、垂直方向とも均等配置した位置に画素数削減後の各画素の重心位置を設定する重心位置制御を行う。画素重心の制御は以下の複数画素の合成処理によって行われる。a垂直方向y方向の重心位置制御は、感度差の異なる画素の合成処理、b水平方向x方向の重心位置制御は、ゲイン重みを設定した合成処理、これらの合成処理を実行して重心位置を制御する。本実施例における画素重心の位置の具体的制御例について、図10を参照して説明する。図10Aには、撮像素子の画素配列内に設定する3×3画素ブロックの4つのパターンを示している。a1Gb画素を4隅に持つ画素ブロック351、a2B画素を4隅に持つ画素ブロック352、a3R画素を4隅に持つ画素ブロック353、a4Gr画素を4隅に持つ画素ブロック354、これらの各ブロックを示している。さらに、図10Bには、b1画素ブロック351の4つのGb画素に基づいて生成する画素数削減画像のGb画素の画素重心371の位置、b2画素ブロック352の4つのB画素に基づいて生成する画素数削減画像のB画素の画素重心372の位置、b3画素ブロック353の4つのR画素に基づいて生成する画素数削減画像のR画素の画素重心373の位置、b4画素ブロック354の4つのGr画素に基づいて生成する画素数削減画像のGr画素の画素重心374の位置、これらを示している。図10Bに示すように、各色、Gb,B,R,Grの各色単位で、画素重心の設定位置態様が異なっている。すなわち、b1画素ブロック351の4つのGb画素に基づいて生成する画素数削減画像のGb画素の画素重心371は、画素ブロック351の中心画素の左上端部とする。b2画素ブロック3524つのB画素に基づいて生成する画素数削減画像のB画素の画素重心372は、画素ブロック352の中心画素の右端部とする。b3画素ブロック353の4つのR画素に基づいて生成する画素数削減画像のR画素の画素重心373は、画素ブロック353の中心画素の左下端部とする。b4画素ブロック354の4つのGr画素に基づいて生成する画素数削減画像のGr画素の画素重心374は、画素ブロック354の中心画素の右下端部とする。いずれの色においても3×3画素ブロックの4隅の同一色の画素の画素値を利用して画素数削減画像に設定する1つの画素の画素値を算出する点は同じであるが、これら4つの画素に基づいて設定する画素重心の位置はそれぞれの色ごとに異なる設定となる。本実施例の撮像装置では、図10Bに示すように、各色ごとに異なる態様で重心位置制御を行う。すなわち、3×3ブロックの4つの画素値を利用した画素値算出を各色単位で異なる処理として実行することになる。なお、重心位置の制御は、基本的には、以下の2つの処理の組み合わせによって行われる。a垂直方向y方向の重心位置の移動は、感度差の異なる画素の合成処理、b水平方向x方向の重心位置の移動は、ゲイン重みを設定した合成処理、これらの処理によって実行する。これらの画素合成によって、図9bに示すような画素数削減画像の構成画素の各色の配置が均等配置、すなわち、すべての色の重心位置が水平方向、垂直を方向とも等間隔に配置された構成となる。この均等配列された画素を集積して、オリジナルの撮像素子の撮影画像の1/4の画素数からなる画素数削減画像として出力した場合、画素数削減画像を構成する各画素間の距離の圧縮率はすべて同じ圧縮率となる。この結果、先に図5を参照して説明したようなジャギーの拡大や色ぼけ等などの画像品質の低下を招くことのない画像を生成して出力することが可能となる。[4.撮像素子の具体的構成と具体的処理例について]次に、上述した重心位置の制御処理を実現する撮像素子の具体的構成と処理について説明する。図11は、図7に示す撮像素子102の各構成部と、具体的処理例とともに示す図である。図11には、図7と同様の画素部201と、出力画素値算出部202を示している。画素値算出部202は、AD変換部211、画素情報合成部212、出力部213を有する。画素部201はRGbGrB配列のベイヤー配列を有する。この画素部201は、一行おきの垂直方向y方向の同一色の2画素を加算した画素値を出力する。垂直方向y方向の同一色の2画素を加算する回路について図12を参照して説明する。画素部では、図12bに示す回路構成に従って、一行おきの垂直方向y方向の同一色の2画素を加算した画素値を出力する。図12bに示す回路は、先に図1bを参照して説明したと同様の回路である。図12bに示す回路は、図12aに示すGb1,R1,Gb2,R2の4画素の画素領域301に対応する回路である。Gb、Rの画素が、図12bに示すように転送トランジスタT1~T4を介してアンプ用トランジスタAMPのゲート部に接続されている。図12bに示す回路構成を用いて、画素領域301に含まれる同じ色の画素本例ではGb1,Gb2の加算演算を行っている。画素値の読み出し処理において、共有画素の選択SELとフローティングディフュージョンFDのリセットRSTを行い、画素Gb1と画素Gb2のトランジスタT1とT3を同時に読み出し、Gb1およびGb2に発生した電子をフローティングディフュージョンFDに蓄積して加算する。2つの画素の画素値の加算信号を得るものである。この加算処理によって、垂直方向の2画素の加算値が画素部201から出力される。ただし、本実施例では、加算対象となる画素は、a長時間露光を行った高感度画素、b短時間露光を行った低感度画素、これらの異なる感度の2画素となる。本実施例ではこれら2つの異なる感度の画素値加算処理が実行される。図12aに示すように撮像素子の画素部201は、2行単位で高感度画素と低感度画素が設定されており、本実施例において、合成画素値を算出する基本単位として設定する3×3画素ブロックの4隅の画素中、垂直方向y方向に並ぶ2つの同一色の画素は、必ず、a長時間露光を行った高感度画素、b短時間露光を行った低感度画素、これらの異なる感度の画素の組み合わせとなる。結果として、画素加算は、この異なる感度の画素加算処理として実行される。図11の画素部201の下方に示す出力ラインから出力するデータ例を図11のステップS1に示している。ここでは、代表例として、図11に示す1つの3×3画素ブロック401に含まれるGb画素に対する合成処理例をステップS1とステップS2として示している。図11に示すステップS1は、感度差の異なる画素の合成処理であり、垂直方向y方向の重心位置の制御処理に対応する。ステップS2は、ゲイン重みを設定した合成処理であり、水平方向x方向の重心位置の制御処理に対応する。高感度と低感度の感度差露光時間比は、3:1とする。図13に撮像素子102の露光制御処理例を示す。第1行は高感度長時間露光画素行である。第2~3行は、低感度短時間露光画素行である。第4~5行は高感度長時間露光画素行である。第6~7行は、低感度短時間露光画素行である。以下、2行単位で高感度、低感度画素行が繰り返し設定される。画素部201の露光時間制御処理例について図13を参照して説明する。高感度画素に対しては、図13に示すシャッタ開始位置S1に沿って、上位行から下位行に向かって順次露光が開始される。一方、高感度画素に対しては、図13に示すシャッタ開始位置S2に沿って、上位行から下位行に向かって順次露光が開始される。読み出し処理は、すべての行に対して、読み出し位置E1に沿って順次、上位行から下位行のすべての行の読み出しが順次実行される。この処理の制御は、例えば制御部105からの制御信号に基づいて実行される。この露光制御の結果、高感度と低感度の感度差露光時間比を、3:1とした設定での露光処理が実行される。この2つの異なる露光時間の画素行からなる画素部201に設定される3×3画素ブロックでは、上端行と下端行にある同一色の画素は、必ず、高感度画素と低感度画素のペアとなる。従って、図12bに示す2画素加算回路での加算対象となる画素は、高感度画素と低感度画素の組み合わせとなる。この結果、図11に示す画素部201からの出力は、図11のステップS1に示すように、画素重心が高感度画素側に近づいた位置となる画素値として出力されることになる。この垂直方向y方向の重心位置制御処理の詳細について、図14を参照して説明する。図14は、垂直方向y方向にある同一色画素の2画素加算における重心位置を説明する図であり、a感度が同じ画素の2画素加算、b感度が異なる画素感度比3:1の2画素加算、これらの2つの例を示している。図14aは、先に図1~図4を参照して説明した全画素において同一感度同一露光時間の設定とした場合の垂直方向y方向にある同一色画素の2画素加算における重心位置を示している。この場合、加算対象とな2つの画素Gb1とGb2の画素位置の中心位置に重心が設定される。図14bは、本実施例に係る撮像装置に対応し、感度が異なる画素感度比3:1の2画素加算処理の場合であり、この場合、高感度画素Gb1側に近い位置に重心位置が設定される。高感度画素Gb1から重心までの距離と、低感度画素Gb2から重心までの距離の比は、感度比の逆数となり1:3となる。すなわち、高感度画素Gb1の画素位置に近い位置に重心が設定される。このようにして、垂直方向の画素重心が制御される。この処理を示したのが、図11のステップS1の処理である。図11に示す画素部201の出力はすでに画素重心の垂直方向の制御がなされた値として出力されることになる。なお、図10Bを参照して説明したように、各色ごとに重心位置制御態様は異なっている。図10Bから理解されるように、垂直方向の重心位置は、GbとBについては、3×3画素ブロックの中心画素の上側に設定することが必要である。RとGrついては、3×3画素ブロックの中心画素の下側に設定することが必要である。この処理を実現するため、GbとBを算出するための3×3画素ブロックは、図11に示す画素ブロック401のように、高感度画素を上側に設定したブロックとしている。このブロック設定により、重心が上側にずれて設定される。一方、RとGrを算出するための3×3画素ブロックは、図15に示す画素ブロック402のように、高感度画素を下側に設定したブロックとしている。このブロック設定により、重心が下側にずれて設定される。図16には、各色に応じたブロックと感度設定との垂直方向の重心位置との対応関係を示している。1GbとBに対する処理例2RとGrに対する処理例これらの処理例を示している。図161に示すように、GbとBを算出する場合は、GbとBを算出するための3×3画素ブロックを、高感度画素を上側に設定したブロックとする。このブロック設定により、重心が上側にずれて設定される。一方、図162に示すように、RとGrを算出する場合は、RとGrを算出するための3×3画素ブロックを、高感度画素を下側に設定したブロックとする。このブロック設定により、重心が下側にずれて設定される。図11に示す出力画素値算出部202のAD変換部211は、この加算値のAD変換を実行してデジタル値を生成する。図11に示すAD変換部出力値画素加算値291である。このAD変換部出力値画素加算値291が画素情報合成部212に入力される。画素情報合成部212は、水平方向x方向の重心位置の制御を行う、この処理は、ゲイン重みを設定した合成処理によって実現する。この処理について、図11に示す3×3画素ブロック401のGb画素に対する処理を例として説明する。画素情報合成部212は、2つの加算値、すなわち、3×3画素ブロック401のGb1とGb2との加算値出力である[Gb12Data]、3×3画素ブロック401のGb3とGb4との加算値出力である[Gb34Data]、これらの2つのGb加算値を利用して最終的な画素数削減画像に設定するGb画素値を算出する。この画素値算出処理は、画素重心位置を考慮した処理、すなわち、ゲイン重みを設定した加重加算を伴う画素値演算処理によって行う。この処理を示したのが、図11に示すステップS2である。先に図10b1を参照して説明したように、Gb画素の重心位置は、図10b1に示す3×3画素ブロック351の中央画素の左上端位置に設定することが必要となる。このための処理として、画素数削減画像のGb画素の画素値Gbout算出を以下の式式1に従って実行する。Gbout=Gb12×3Gb34/4式1なお、上記式において、Gb12はGb1とGb2の画素加算値、Gb34はGb3とGb4の画素加算値、である。上記式式1に従った画素ち算出により、重心位置が図11ステップS2に示すように、3×3画素ブロックの中央画素の左上端位置に設定される。この結果は、図10b1に示すGb画素の画素重心371の位置に対応する。Gb画素については、2つの加算画素値の演算に際して、重心が2つの加算画素位置の中心から左側にずれるように左側の加算値本例ではGb12に、右側の加算値Gb34より、大きなゲイン重みをかけた演算を実行する。このゲイン重み設定態様は、各色ごとに異なる。図10Bに示す図から明らかなように、Gb画素と、R画素については、重心が2つの加算画素位置の中心から左側にずれるように左側の加算値に、右側の加算値より、大きなゲイン重みをかけた演算を実行する。一方、B画素と、Gr画素については、重心が2つの加算画素位置の中心から右側にずれるように右側の加算値に、左側の加算値より、大きなゲイン重みをかけた演算を実行する。このような処理によって、水平方向の重心位置制御がなされる。なお、本例においてゲイン比は3:1となる。図17には、各色に応じたブロックと感度設定との水平方向の重心位置との対応関係を示している。1GbとRに対する処理例2BとGrに対する処理例これらの処理例を示している。図171に示すように、GbとRを算出する場合は、GbとRを算出するための3×3画素ブロックから得られる2つの加算値中、左側の加算値に対してゲインを3、右側の加算値に対してゲインを1として設定し、このゲイン設定による加重加算処理によって、重心を左側にずらして設定することができる。一方、図172に示すように、BとGrを算出する場合は、BとGrを算出するための3×3画素ブロックから得られる2つの加算値中、左側の加算値に対してゲインを1、右側の加算値に対してゲインを3として設定し、このゲイン設定による加重加算処理によって、重心を右側にずらして設定することができる。図11に示す画素情報合成部212では、このような水平方向の重心位置制御を伴う画素値算出処理を実行して、2つの加算値に基づいて1つの出力画素値を決定する。この結果は、出力部213を介して信号処理部に出力される。この重心位置制御によって生成される画素数削減画像の各構成画素の画素重心は、先に図9bを参照して説明したように各画素位置が均等に配置された設定となり、元の撮像素子の撮影画像の画素配置と同様の相対画素位置を持つ画素数削減画像が得られることになる。この結果、先に図5を参照して説明したジャギー等の発生が抑制された品質の高い画像が出力される。なお、上述した実施例では、3×3画素ブロックを単位とし、2行単位で感度差を3:1に設定した構成を説明したが、ブロックサイズや感度比等は、その他の様々な設定が可能である。各設定に応じてゲイン設定等を調整して処理を行えば、重心位置を様々な位置に設定する制御が可能となる。以上、特定の実施例を参照しながら、本発明について詳解してきた。しかしながら、本発明の要旨を逸脱しない範囲で当業者が実施例の修正や代用を成し得ることは自明である。すなわち、例示という形態で本発明を開示してきたのであり、限定的に解釈されるべきではない。本発明の要旨を判断するためには、特許請求の範囲の欄を参酌すべきである。また、明細書中において説明した一連の処理はハードウェア、またはソフトウェア、あるいは両者の複合構成によって実行することが可能である。ソフトウェアによる処理を実行する場合は、処理シーケンスを記録したプログラムを、専用のハードウェアに組み込まれたコンピュータ内のメモリにインストールして実行させるか、あるいは、各種処理が実行可能な汎用コンピュータにプログラムをインストールして実行させることが可能である。例えば、プログラムは記録媒体に予め記録しておくことができる。記録媒体からコンピュータにインストールする他、LANLocalAreaNetwork、インターネットといったネットワークを介してプログラムを受信し、内蔵するハードディスク等の記録媒体にインストールすることができる。なお、明細書に記載された各種の処理は、記載に従って時系列に実行されるのみならず、処理を実行する装置の処理能力あるいは必要に応じて並列的にあるいは個別に実行されてもよい。また、本明細書においてシステムとは、複数の装置の論理的集合構成であり、各構成の装置が同一筐体内にあるものには限らない。"