半導体基板上に絶縁層を形成する段階と、前記絶縁層上又は内に互いに離間する第1及び第2配線を形成する段階と、前記第1及び第2配線の形成段階後に、前記絶縁層上に前記第1配線と重なる下部電極を形成する段階と、前記第2配線及び前記下部電極上に誘電体膜を形成する段階と、前記第2配線を露出させるコンタクトホールを形成する段階と、前記誘電体膜上及び前記コンタクトホール内に前記下部電極と重なる上部電極を形成する段階と、を含み、前記第2配線は前記下部電極より前記基板にさらに近く、前記上部電極は前記誘電体膜内に形成された前記コンタクトホールを通じて前記第2配線と接触することを特徴とするMIMキャパシタ製造方法。前記第1及び第2配線を形成する段階は、前記絶縁層内に第1及び第2トレンチを形成する段階と、前記第1及び第2トレンチ内に金属層を形成する段階と、前記金属層を平坦化して前記第1トレンチ内に前記第1配線を前記第2トレンチ内に前記第2配線を形成する段階と、を含むことを特徴とする請求項1に記載のMIMキャパシタ製造方法。前記第1及び第2トレンチ内に金属層を形成する段階前に前記第1及び第2トレンチ内に障壁層を形成する段階をさらに含むことを特徴とする請求項2に記載のMIMキャパシタ製造方法。前記障壁層を形成する段階は遷移金属、遷移金属合金、遷移金属混合物及びこれらの組合せから選択された何れか1つの物質を使用して形成することを特徴とする請求項3に記載のMIMキャパシタ製造方法。前記金属層を形成する段階はCu層を形成する段階を含むことを特徴とする請求項2に記載のMIMキャパシタ製造方法。前記第1及び第2配線を形成する段階は、前記絶縁層上に導電層を形成する段階と、前記導電層をパターニングして前記第1及び第2配線を形成する段階と、前記第1及び第2配線上に層間絶縁膜を蒸着する段階と、前記層間絶縁膜、前記第1及び第2配線を平坦化する段階と、を含むことを特徴とする請求項1に記載のMIMキャパシタ製造方法。前記層間絶縁膜、前記第1及び第2配線を平坦化する段階はCMP工程によって実施することを特徴とする請求項6に記載のMIMキャパシタ製造方法。前記第1及び第2配線を形成する段階は、前記絶縁層上に導電層を形成する段階と、前記導電層をパターニングして前記第1及び第2配線を形成する段階と、を含むことを特徴とする請求項1に記載のMIMキャパシタ製造方法。半導体基板上に絶縁層を形成する段階と、前記絶縁層上又は内に互いに離間する第1及び第2配線を形成する段階と、前記第1及び第2配線上に第1層間絶縁膜を形成する段階と、前記第1層間絶縁膜内に前記第1配線を露出させる第1コンタクトホールを形成する段階と、前記第1層間絶縁膜上及び前記第1コンタクトホール内に前記第1配線と接触する下部電極を形成する段階と、前記下部電極上に誘電体膜を形成する段階と、前記誘電体膜及び前記第1層間絶縁膜内に前記第2配線を露出させる第2コンタクトホールを形成する段階と、前記下部電極と重なるが、前記第2コンタクトホール内で前記第2配線と接触する上部電極を形成する段階と、を含むことを特徴とするMIMキャパシタ製造方法。前記第1及び第2配線を形成する段階は、前記絶縁層内に第1及び第2トレンチを形成する段階と、前記第1及び第2トレンチ内に導電層を形成する段階と、前記導電層を平坦化して前記第1トレンチ内に前記第1配線を前記第2トレンチ内に前記第2配線を形成する段階と、を含むことを特徴とする請求項9に記載のMIMキャパシタ製造方法。前記第1及び第2配線を形成する段階は、前記絶縁層上に導電層を形成する段階と、前記導電層をパターニングして前記第1及び第2配線を形成する段階と、前記第1及び第2配線上に層間絶縁膜を蒸着する段階と、前記第1及び第2配線と前記層間絶縁膜とを平坦化する段階と、を含むことを特徴とする請求項9に記載のMIMキャパシタ製造方法。前記第1及び第2配線を形成する段階は、前記絶縁層上に導電層を形成する段階と、前記導電層をパターニングして前記第1及び第2配線を形成する段階と、を含むことを特徴とする請求項9に記載のMIMキャパシタ製造方法。前記第1コンタクトホールを形成する段階は複数の分離されたコンタクトホールを形成する段階であることを特徴とする請求項9に記載のMIMキャパシタ製造方法。前記第2コンタクトホールを形成する段階は複数の分離された第2コンタクトホールを形成する段階であることを特徴とする請求項9に記載のMIMキャパシタ製造方法。半導体基板上に絶縁層を形成する段階と、前記絶縁層内に第1配線を形成する段階と、前記1配線形成段階後に、前記絶縁層上に前記配線と離間するように下部電極を形成する段階と、前記第1配線及び前記下部電極上に誘電体膜を形成する段階と、前記誘電体膜内に前記第1配線を露出させる第1コンタクトホールを形成する段階と、前記下部電極と重なるが、前記第1コンタクトホール内で前記第1配線と接触する上部電極を形成する段階と、前記上部電極、前記誘電体膜及び前記下部電極上に層間絶縁膜を形成する段階と、前記層間絶縁膜及び前記誘電体膜内に前記下部電極を露出させる第2コンタクトホールを形成する段階と、前記第2コンタクトホール内に形成され、前記下部電極の上面と接触するように構造化されたコンタクトプラグを形成する段階と、を含むことを特徴とするMIMキャパシタ製造方法。絶縁層が形成されている半導体基板上にMIMキャパシタを製造する方法において、前記絶縁層上又は内に配線を形成する段階と、前記配線の形成段階後に、前記絶縁層上に前記配線と離間するように下部電極を形成する段階と、前記配線及び前記下部電極上にキャパシタ誘電体膜を形成する段階と、前記配線を露出させるコンタクトホールを形成する段階と、前記キャパシタ誘電体膜上及び前記コンタクトホール内に上部電極を形成する段階と、を含み、前記配線は前記下部電極より前記基板にさらに近く、前記上部電極は前記キャパシタ誘電体膜内に形成された前記コンタクトホールを通じて前記配線と連結することを特徴とするMIMキャパシタ製造方法。前記配線を形成する段階は、前記絶縁層内に第1及び第2トレンチを形成する段階と、前記第1及び第2トレンチ内に障壁膜を形成する段階と、前記障壁膜上に金属層を形成する段階と、前記金属層を平坦化する段階と、を含むことを特徴とする請求項16に記載のMIMキャパシタ製造方法。前記障壁膜を形成する段階は前記障壁膜を電気メッキ法によって実施することを特徴とする請求項17に記載のMIMキャパシタ製造方法。前記障壁膜を形成する段階はチタンを含む膜を形成する段階を含むことを特徴とする請求項17に記載のMIMキャパシタ製造方法。前記配線を形成する段階は、前記絶縁層上に金属層を形成する段階と、前記金属層をパターニングして前記配線を形成する段階と、前記配線上に第2層間絶縁膜を形成する段階と、前記金属層及び前記第2層間絶縁膜を化学機械的ポリシングによって平坦化する段階と、を含むことを特徴とする請求項16に記載のMIMキャパシタ製造方法。本発明が解決しようとする技術的課題は、高キャパシタンスのMIMキャパシタを提供することである。本発明が解決しようとする他の技術的課題は、前記高キャパシタンスのMIMキャパシタを製造する方法を提供することである。前記技術的課題を達成するための本発明によるMIMキャパシタは、上、下部電極及び上、下部電極間に介在された誘電体膜を含む。上部電極には第1電圧が印加され、下部電極には第1電圧と異なる第2電圧が印加される。上部電極に第1電圧を印加するための配線は下部電極の下部レベルまたは同一レベルの配線である。その他の実施例の具体的な事項は詳細なる説明及び図面に含まれている。本発明のMIMキャパシタは上部電極に所定電圧を印加するための配線が下部電極の下部レベルまたは同一レベルの配線である。したがって、上部電極に所定電圧を印加するための配線を上部電極と接触させるためのコンタクトホールが上部電極上に形成されることではなく、上部電極の形成前に形成される。したがって、過度なエッチングに耐えるために上部電極及び誘電体膜が厚くなる従来の問題点が根本的に発生しない。したがって、誘電体膜の厚さを誘電体膜の信頼性が認められる限度内で最小化できる。したがって、高キャパシタンスのMIMキャパシタが具現できる。また、上部電極と配線とを接触させるためのコンタクトホールの低いアスペクト比で形成されるので、従来の高アスペクト比のコンタクトホールまたはダマシン領域の形成時に発生した問題点が最小化される。以下、図面を参照して本発明によるMIMキャパシタ及びその製造方法に関する実施例を説明する。しかし、本発明は以下で開示される実施例に限定されることではなく相異なる多様な形態に具現されることであり、単に本実施例は本発明の開示を完全にし、当業者に発明の範疇を完全に知らせるために提供されるものであり、本発明は特許請求の範囲によって定義されるだけである。図面で各層及び物質の模様及び厚さは説明の便宜のために誇張または概略されたものである。明細書全体にかけて同一符号は同一部材を指す。図3は、本発明の第1実施例によるMIMキャパシタ100の等価回路図である。MIMキャパシタ100はMnレベルの下部電極とMn1レベルの上部電極とで構成される。Mn1レベルの上部電極にはMnレベルの下部電極より下部レベルであるMn-1レベルの配線を通じて第1電圧V1が印加される。Mnレベルの下部電極にもMn-1レベルの配線を通じて第2電圧V2が印加される。本明細書でMn-1ないしMn1はn-1ないしn1番目nは整数の配線層のレベルを指し、各アプリケーションによってその配線層のレベルは変わり、本発明の上、下部電極及び配線が形成される位置も変わる。図3の等価回路図に示された本発明の第1実施例によるMIMキャパシタ100は図4のような第1レイアウトを使用して具現できる。図4で、112は第1電圧V1が印加される第1配線パターンを、114は第2電圧V2が印加される第2配線パターンを、120は下部電極パターンを、140は上部電極パターンを、C/H1は第1配線を露出させるコンタクトホールパターンをそれぞれ示す。図4の第1レイアウトを使用して具現したMIMキャパシタの断面構造は第1レイアウトのA-A’線に沿って切断した断面図である図5ないし図7のように多様な形態を有しうる。図5を参照すれば、上部電極140は下部電極120と重なるように配置されており、下部及び上部電極120、140対の間に誘電体膜130が介在されてMIMキャパシタを構成している。誘電体膜130内に形成されて第1配線112を露出させるコンタクトホールC/H1を通じて上部電極140が第1電圧V1が印加される第1配線112と接触する。本発明で形成されるコンタクトホールC/H1は上部電極下面と連結されるように上部電極140形成前に形成される。したがって、上部電極上面を露出させた従来のMIMキャパシタ図1及び図2参照のコンタクトホールC/Hまたはダマシン領域D/Rとは概念的に完全に異なるものである。また、コンタクトホールC/H1が形成される誘電体膜130が薄いのでコンタクトホールC/H1のアスペクト比が小さい。したがって、従来の高いアスペクト比を有するコンタクトホールC/Hまたはダマシン領域D/Rの形成時に発生する諸問題点が発生する可能性が非常に少ない。上部電極140はMn1レベルの導電層で構成され、第1配線112はMn-1レベルの導電層で構成される。また、下部電極120はMnレベルの導電層で構成され、第1配線112と同じMn-1レベルの導電層で構成され、第2電圧V2が印加される第2配線114と直接接触する。望ましくは、第1配線112及び第2配線114の上面は平坦化された平面であることが段差の最小化側面で望ましい。したがって、図5の断面図でのように第1配線112及び第2配線114は層間絶縁膜105内に形成されたトレンチT1、T2内に導電膜を蒸着した後、これを化学機械的研磨CMP工程によって平坦化して層間絶縁膜105内に組み込まれたダマシン配線で構成される。ダマシン配線の具体的な製造方法は以下製造方法の実施例で詳細に説明する。ダマシン配線は円に示された一部拡大図のように配線領域が形成されるトレンチT1、T2の内壁及び底面に形成された障壁金属膜110及びトレンチT1、T2を埋め込む平坦化された導電膜111よりなる。上部電極140は上部構造物図示せずとの絶縁のために上部層間絶縁膜によって覆われてある。上部層間絶縁膜は上部電極140を保護するためのキャッピング膜150及び層間絶縁膜155で構成されるのが望ましい。第1配線112及び第2配線114と他の配線層間の相互連結関係及びMn1レベル以後の配線層の詳細なる内容は各アプリケーションによって特定される。また、上部電極140と下部電極120とのサイズは各アプリケーションによって特定され、可能なキャパシタ電極の有効面積として作用する上部電極140と下部電極120との重畳面積が最大になるように特定される。図6を参照すれば、導電膜をCMPして第1配線112及び第2配線114を完成した図5の構造とは異なり、層間絶縁膜105をCMPして第1配線112及び第2配線114パターンを平坦化された層間絶縁膜105内に組み込んで段差を最小化できる。具体的に、下部層間絶縁膜102上に導電膜を形成した後、これを通常の写真エッチング工程でパターニングして第1配線112及び第2配線114パターンを形成する。次いで、層間絶縁膜105を蒸着し、第1配線112及び第2配線114パターンの上面を層間絶縁膜105のCMP終了点としてCMP工程を実施して第1配線112及び第2配線114パターンの上面が平坦化された平面上に位置させる。その他の残りの構成要素は図5の断面図と同一である。図7を参照すれば、第1配線112及び第2配線114が薄くて平坦化が不要であるか、第1配線112及び第2配線114の抵抗などの電気的特性の観点で金属表面が滑らかであることが要求される場合には、CMP工程を適用せずにMIMキャパシタを具現する。具体的に、第1配線112及び第2配線114は下部層間絶縁膜102上にパターニングによって形成された配線パターンである。そして、下部電極120は第1配線112とは分離され、第2配線114と直接接触するようにパターニングされる。第1配線112と下部電極120との電気的な絶縁が誘電体膜130によって行われる。残りの構造は図5と同一である。図8は、図3の等価回路図に示された本発明の第1実施例によるMIMキャパシタを具現するための第2レイアウトである。第2配線の上面を露出させるためのコンタクトホールパターンC/H2をさらに具備する点において、図4の第1レイアウトと差があり、残りのパターンは同一である。図8の第2レイアウトを使用して具現したMIMキャパシタの断面構造は第2レイアウトのB-B’線に沿って切断した断面図である図9ないし図11のように多様な形態を有しうる。図9を参照すれば、下部電極120は第1及び第2配線112、114が組み込まれている層間絶縁膜105上に形成された他の層間絶縁膜115上に形成される。そしてね下部電極120は他の層間絶縁膜115内に形成されて第2配線114を露出させるコンタクトホールC/H2を通じて第2配線114と接触し、上部電極140が誘電体膜130及び他の層間絶縁膜115内に形成されたコンタクトホールC/H1を通じて第1配線112と接触する点を除いては図5の構造と同一である。この場合にもコンタクトホールC/H1が誘電体膜130及び他の層間絶縁膜115内にだけ形成されるので、アスペクト比が小さい長所がある。図10を参照すれば、第1配線112及び第2配線114の上面が平坦化された平面上に位置させるために層間絶縁膜105をCMPして第1配線112及び第2配線114を平坦化された層間絶縁膜105内に組み込む点でのみ図9と異なり、残りの構造は同一である。図11を参照すれば、第1配線112及び第2配線114をパターニングした後、CMP工程を適用せずに基板全面に他の層間絶縁膜115を形成した構造という点でのみ図9と異なり、残りの構造は同一である。図12及び図13は、図3の等価回路図に示された本発明の第1実施例によるMIMキャパシタを具現するための第3及び第4レイアウトである。コンタクトホールパターンが1つのパターンではなく、分割された多数のコンタクトホールパターンC/H1’、C/H2’で構成されている点で第1及び第2レイアウトと差がある。図14は、本発明の第2実施例によるMIMキャパシタ200の等価回路図である。MIMキャパシタ200はMnレベルの下部電極及びMn1レベルの上部電極で構成される。Mn1レベルの上部電極にはMnレベルの下部電極より下部レベルであるMn-1レベルの配線を通じて第1電圧V1が印加される。Mnレベルの下部電極にはMxレベルここで、x>n1の配線を通じて第2電圧V2が印加される。図14の等価回路図に示された本発明の第2実施例によるMIMキャパシタ200は、図15または図16のような第1または第2レイアウトを使用して具現できる。図15で、212は第1電圧V1が印加される第1配線パターンを、220は下部電極パターンを、240は上部電極パターンを、C/H1は第1配線を露出させるためのコンタクトホールパターンを、C/H3は下部電極を露出させるためのコンタクトホールパターンをそれぞれ示す。図16は、図15に比べてキャパシタの有効電極として使われる面積を最大化するためのレイアウトである。したがって、下部電極パターン220が方形領域の外部に突出部をさらに具備し、下部電極を露出させるためのコンタクトホールパターンC/H3が突出部に配列される点でのみ、第1レイアウトと異なるだけで、残りのパターンの基本的な配列は同一である。図12及び図13と同じように、コンタクトホールパターンC/H2、C/H3が多数の分割されたパターンで構成できることはもとよりである。第2実施例を具現するための第1または第2レイアウトである図15または図16を使用して具現したMIMキャパシタの断面構造は第1または第2レイアウトのC-C’線に沿って切断した断面図である図17ないし図19のように多様な形態を有しうる。図17を参考すれば、上部電極240は下部電極220と重なるように配置されており、下部及び上部電極220、240対間に誘電体膜230が介在されてMIMキャパシタを構成している。第1電圧V1が印加される第1配線212の上面を露出させるコンタクトホールC/H1を通じて上部電極240が第1配線212と接触する。上部電極240はMn1レベルの導電層で構成され、第1配線212はMn-1レベルの導電層で構成される。また、下部電極220はMnレベルの導電層で構成される。そして、上部層間絶縁膜255、250及び誘電体膜230内に形成されて下部電極220の上面を露出させるコンタクトホールC/H3を埋め込むコンタクトプラグC/P_220を通じて第2電圧V2を印加するための上部の第2配線MX図示せずと接触する。このように下部電極220をコンタクトプラグC/P_220を通じて連結しても誘電体膜の厚さを最小化するための本発明の主な技術的課題が達成できる。図18は、第1配線212の上面を平坦化された平面上に位置させるために層間絶縁膜205をCMPして第1配線212が平坦化された層間絶縁膜205内に組み込んだ構造であり、図19は下部層間絶縁膜202上に第1配線212パターンを形成した後、CMP工程を適用せずに他の層間絶縁膜215によって第1配線212と下部電極220とを絶縁させた構造という点でのみそれぞれ図17と異なり、残りの構造は同一である。図20は、本発明の第3実施例によるMIMキャパシタ300の等価回路図である。MIMキャパシタ300はMnレベルの下部電極及びMn1レベルの上部電極で構成される。Mn1レベルの上部電極には下部電極と同一レベルであるMnレベルの配線を通じて第1電圧V1が印加される。Mnレベルの下部電極にはMxレベルここで、x>n1の配線を通じて第2電圧V2が印加される。図20の等価回路図に示された本発明の第3実施例によるMIMキャパシタ300は図21または図22のような第1または第2レイアウトを使用して具現できる。図21で320は下部電極パターンを、322は第1電圧V1が印加される第1配線パターンを、340は上部電極パターンを、C/H1は第1配線を露出させるためのコンタクトホールパターンを、C/H2は下部電極を露出させるためのコンタクトホールパターンをそれぞれ示す。図22は、図21に比べてキャパシタの有効電極として使われる面積を最大化するためのレイアウトである。したがって、下部電極パターン220が方形領域の外部に突出部をさらに具備し、下部電極を露出させるためのコンタクトホールパターンC/H3が突出部に配列される点でのみ、第1レイアウトと異なるだけで残りのパターンの基本的な配列は同一である。図12及び図13と同じく、コンタクトホールパターンC/H2、C/H3が多数の分割されたパターンで構成できることはもとよりである。第3実施例を具現するための第1または第2レイアウトである図21または図22を使用して具現したMIMキャパシタの断面構造は第1または第2レイアウトのD-D’線に沿って切断した断面図である図23ないし図25のように多様な形態を有しうる。図23を参照すれば、上部電極340は下部電極320と重なるように配置されており、下部及び上部電極320、340対間に誘電体膜330が介在されてMIMキャパシタを構成している。誘電体膜330内に形成されて第1配線322を露出させるコンタクトホールC/H1を通じて上部電極340が第1電圧V1が印加される第1配線322と接触する。上部電極340はMn1レベルの導電層で構成され、第1配線322はMnレベルの導電層で構成される。下部電極320もまたMnレベルの導電層で構成される。そして、層間絶縁膜355、350及び誘電体膜330内に形成されて下部電極320の上面を露出させるコンタクトホールC/H3を埋め込むコンタクトプラグC/P_320を通じて第2電圧V2を印加するための上部の第2配線Mx図示せずと連結される。望ましくは、下部電極320及び第1配線322の上面は平坦化された平面上にあることが段差の最小化側面で望ましい。したがって、図23の断面図のように下部電極320及び第1配線322は絶縁膜305内に形成されたトレンチTb、T2内に導電膜を蒸着した後、CMP工程によって平坦化したダマシン配線である。ダマシン配線は円に示された一部拡大図のようにトレンチTb、T2の内壁及び底面に形成された障壁金属膜310及びトレンチTb、T2を埋め込む平坦化された導電膜311よりなる。第1配線322と他の配線層間の相互連結関係及びMn1レベル以後の配線層の詳細なる内容は各アプリケーションによって特定される。図24を参照すれば、下部電極320及び第1配線322が下部層間絶縁膜302上に位置し、CMPによって平坦化された層間絶縁膜305内に組み込まれた構造という点でのみ図23と異なり、残りの構造は同一である。図25を参照すれば、下部層間絶縁膜302上にパターニングによって形成された下部電極320及び第1配線322パターンの厚さが薄くて誘電体膜330だけでも下部電極320と第1配線322パターンとの電気的な絶縁が可能であれば、CMPによって平坦化された層間絶縁膜305を省略し、MIMキャパシタが具現できる。以下、図26ないし図29を参照して本発明の第1実施例によるMIMキャパシタを具現するための第1レイアウトである図4を使用して図5に示されたMIMキャパシタを製造する方法を説明する。まず、図26のように、下部にMn-2レベルの配線層図示せずを具備する基板図示せず上に形成された層間絶縁膜105内に第1及び第2配線が形成される領域を定義するトレンチT1、T2を形成した後、第1及び第2トレンチT1、T2の内壁と底部とに障壁膜110を形成する。障壁膜110に遷移金属膜、遷移金属合金膜または遷移金属化合物膜及びこれらの組合より成る群から選択された何れか1つが形成できる。例えば、Ta膜、TaN膜、TaSiN膜、TiN膜、TiSiN膜、WN膜、WSiN膜が使用できる。障壁膜110は後続工程で第1及び第2トレンチT1、T2に埋め込まれる金属膜の金属原子が層間絶縁膜105内に広がることを防ぐ。次いで、障壁膜110が形成された第1及び第2トレンチT1、T2を完全に埋め込む導電膜111、例えば金属膜を形成する。導電膜としては低抵抗物質でダマシン工程に適合した物質であれば、いかなる物質でも適用可能である。導電膜として、Cu膜を形成する場合を例に挙げて説明する。まず、障壁膜110が形成された第1及び第2トレンチT1、T2の内壁と底部とにCu種子膜を形成する。次に、第1及び第2トレンチT1、T2を完全に埋め込むCu膜111を電気メッキ法によって形成する。次いで、図27のように、層間絶縁膜105の上面が表れるように導電膜111と障壁膜110との上面をCMPで平坦化する。その結果、Mn-1レベルの配線層に該当し、平坦化されて段差のない第1配線112及び第2配線114が完成される。次いで、Mnレベルの導電膜を基板全面に蒸着した後、これを通常の写真エッチング工程でパターニングして下部電極120を形成する。下部電極120が第2配線114と直接接触するようにパターニングする。下部電極120用導電膜としては金属膜、金属合金膜、金属化合物膜及びこれらの組合せ膜より成る群から選択された何れか1つが形成できる。例えば、Al膜、Ta膜、TaN膜、TaSiN膜、TiN膜、TiSiN膜、WN膜、WSiN膜及びこれらの組合せ膜が使用できる。また、前述した膜とCu膜またはCu合金膜との組合せより成る二重膜、三重膜などが使用できる。例えば、Ta膜とCu膜との二重膜、TaN膜とCu膜との二重膜、Ta膜、TaN膜とCu膜との三重膜、TiN膜、AlCu膜及びTiN膜の三重膜より成る組合せ膜が使用できる。次いで、図28に図示されているように、下部電極120が形成されている結果物全面に誘電体膜130を形成した後、誘電体膜130をパターニングして第1配線112を露出させるコンタクトホールC/H1を形成する。誘電体膜130はMIMキャパシタのキャパシタンスを向上させるのに適合した高誘電率物質であれば、その種類に拘らない。現在、広く使われる誘電体膜としては、SiO2膜、SiXNY膜、SiXCY膜、SiXOYNZ膜、SiXOYCZ膜、AlxOy膜、HfxOy膜、TaxOy膜などが挙げられる。下部電極120がCu成分を含む場合には、SiXNY膜、SiXCY膜の単一膜または所定の酸化膜と組合わされた二重膜で形成するのが望ましい。例えば、誘電体膜130としてSiXNY膜とSiXOYCZ膜との二重膜、SiXNY膜とTEOS膜との二重膜、SiXNY膜とPEOX膜との二重膜、SiXCY膜とSiXOYCZ膜との二重膜、SiXCY膜とTEOS膜との二重膜、またはSiXCY膜とPEOX膜の二重膜などで形成できる。このように、誘電膜をSiXNYと酸化膜との二重膜またはSiXCY膜と酸化膜との二重膜で形成すれば、キャパシタの漏れ電流特性が改善できる。キャパシタのキャパシタンスは下記式で計算される。C=ε×{A/d}...1ここで、Cはキャパシタンス、εは誘電率、Aはプレート有効面積、dはプレート間の間隔数式1で分かるように、キャパシタンスを増加させる方法はキャパシタ電極の有効面積Aを広める方法、電極間の間隔dを狭める方法及び誘電率εの大きい誘電膜を使用する方法がある。すなわち、所望のキャパシタンスによって誘電体膜130の形成厚さは変わりうる。使用する膜質が誘電率が39であるSiO2である時には約345Åの厚さで形成し、使用する膜質の誘電率が75であるSiXNYである時には約664Åの厚さで形成すれば、単位面積当たりキャパシタンスが10fF/μm2となる。次いで、上部電極を形成するためのMn1レベルの導電膜を基板全面に蒸着した後、これを通常の写真エッチング工程でパターニングして第1配線112とコンタクトホールC/H1を通じて接触する上部電極140を形成する。下部電極120用導電膜に使われた物質の何れも上部電極140用導電膜に使われうる。以後、図29のように、上部電極140を保護するためのキャッピング膜150と層間絶縁膜155とを順に形成する。キャッピング膜150と層間絶縁膜155とではTEOS膜、PEOX膜、SiXOYCZ膜、SiXOYFZ膜、またはSixNy膜などを形成する。第1配線112及び第2配線114と他の配線層間の相互連結関係及びMn1レベル以後の配線層の製造工程は各アプリケーションによって特定される。図30ないし図31は、本発明の第1実施例によるMIMキャパシタを具現するための第1レイアウトである図4を使用して図6に示されたMIMキャパシタを製造する方法を説明するための断面図である。まず、図30のように、下部層間絶縁膜102上にMn-1レベルの導電膜を形成した後、通常の写真エッチング工程でパターニングして第1配線112及び第2配線114を形成する。次いで、第1配線及び第2配線112、114を絶縁させるための層間絶縁膜105を所定厚さに形成する。次いで、図31のように、第1及び第2配線112、114の上面を終了点とするCMP工程を実施して相互電気的に絶縁され、平坦化された第1及び第2配線112、114を完成する。以後の工程は図27ないし図29を参照して説明した工程によってMIMキャパシタを完成する。図7、図9ないし図11、図17ないし図19及び図23及び図24の断面構造を有するMIMキャパシタは前述した製造方法に基づいて半導体素子製造分野の当業者に公知された任意の方法で多様に形成できる。以下、図32を参照して図25に図示されている本発明の第3実施例によるMIMキャパシタを製造する方法を説明する。まず、下部層間絶縁膜302上にMnレベルの導電膜を形成した後、通常の写真エッチング工程でパターニングして下部電極320及び第1配線322パターンを形成する。次いで、誘電体膜330を積層した後、これをパターニングして第1配線322を露出させるコンタクトホールC/H1を形成する。以後の工程は半導体素子製造分野の当業者に公知された任意の方法で多様に進行して図25のような断面構造のMIMキャパシタを形成する。以上、本発明を望ましい実施例を挙げて詳細に説明したが、本発明は前記実施例に限定されず、MIMキャパシタを構成する各構成要素の厚さ、サイズ、構成物質、これらの形成方法及びエッチング方法などは本発明の技術的思想内で当業者によって色々な変形が可能であることは当然である。