第1の回路ブロックと、第2の回路ブロックと、複数の基準電位を供給する電源配線と、を有する半導体回路であって、前記第1の回路ブロックと前記第2の回路ブロックとは、ともに前記電源配線の1つであり共通の基準電位を供給する共通電源配線に接続され、前記第1の回路ブロック内の前記共通電源配線の線幅は、前記第2の回路ブロック内の前記共通電源配線の線幅より小さいことを特徴とする半導体回路。複数の走査線と複数のデータ線と、前記走査線と前記データ線に接続されたスイッチング手段と、前記スイッチング手段に対応して配置された画素電極と、を有する電気光学装置の駆動回路であって、第1の回路ブロックと、第2の回路ブロックと、複数の基準電位を供給する電源配線と、を備え、前記第1の回路ブロックと前記第2の回路ブロックとは、ともに前記電源配線の1つであり共通の基準電位を供給する共通電源配線に接続され、前記第1の回路ブロック内の前記共通電源配線の線幅は、前記第2の回路ブロック内の前記共通電源配線の線幅より小さいことを特徴とする電気光学装置の駆動回路。前記第1の回路ブロックは、クロック信号に同期して前記走査線または前記データ線に出力される信号を伝送する単位回路からなるシフトレジスタを備え、前記第2の回路ブロックは、前記走査線または前記データ線を駆動するバッファ回路を備えることを特徴とする請求項2に記載の電気光学装置の駆動回路。前記第1の回路ブロックは、クロック信号に同期して前記走査線または前記データ線に出力される信号を伝送する単位回路からなるシフトレジスタを備え、さらに前記伝送されるデータが有意のレベルになっているか否かを判定した結果に基づき、前記クロック信号の前記単位回路への供給を制御するクロック制御回路を備えることを特徴とする請求項2に記載の電気光学装置の駆動回路。前記第1の回路ブロックは、クロック信号に同期して前記走査線または前記データ線に出力される信号を伝送する単位回路からなるシフトレジスタを備え、前記第2の回路ブロックは、前記電気光学装置の駆動回路を駆動するための外部回路から入力される信号を昇圧するレベルシフト回路を備えることを特徴とする請求項2に記載の電気光学装置の駆動回路。前記第1の回路ブロックは、クロック信号に同期して前記走査線または前記データ線に出力される信号を伝送する単位回路からなるシフトレジスタを備え、前記第2の回路ブロックは、前記電気光学装置の駆動回路を駆動するため外部回路から入力される信号を、所定の範囲内の信号立ち上り、立下り時間で前記第1の回路ブロックへ出力するためのバッファ回路を備えることを特徴とする請求項2に記載の電気光学装置の駆動回路。前記第1の回路ブロックは、クロック信号に同期して前記走査線または前記データ線に出力される信号を伝送する単位回路からなるシフトレジスタを備え、前記第2の回路ブロックは、前記データ線を所定の電位で駆動するためのDAコンバータ回路を備えることを特徴とする請求項2に記載の電気光学装置の駆動回路。前記第1の回路ブロックに供給される前記複数の基準電位の最大値と最小値の差である第1の駆動電圧は、前記第2の回路ブロックに供給される前記複数の基準電位の最大値と最小値の差である第2の駆動電圧と異なることを特徴とする請求項2から7のいずれかに記載の電気光学装置の駆動回路。請求項2から8に記載の駆動回路と、複数の走査線と複数のデータ線と、前記走査線と前記データ線に接続されたスイッチング手段と、前記スイッチング手段に接続された画素電極と、を同一基板上に形成した電気光学装置。前記共通電源配線に与えられる電位は、前記電気光学装置に供給されるグラウンド電位と異なる電位であることを特徴とする請求項9に記載の電気光学装置。請求項9から10に記載の電気光学装置を備えた電子機器。半導体回路に求められる機能は、複雑になってきており、例えば、電気光学装置の駆動回路は、電気光学装置の大型化、高精細化に伴い、高速化、大規模化している。このため、マイグレーション等による電源配線の断線を防止しつつ、電源配線の線幅を必要最小限にすることにより、回路面積の増大をさらに抑制することが求められていた。本発明は、マイグレーション等による電源配線の断線を防止しつつ、電源配線の線幅を必要最小限にすることにより、回路面積の増大をさらに抑制した半導体回路、電気光学装置の駆動回路および電子機器を提供することを目的とする。上記の課題を解決するため、本発明は以下のものを提供する。本発明の半導体回路は、第1の回路ブロックと、第2の回路ブロックと、複数の基準電位を供給する電源配線と、を有する半導体回路であって、前記第1の回路ブロックと前記第2の回路ブロックとは、ともに前記電源配線の1つであり共通の基準電位を供給する共通電源配線に接続され、前記共通電源配線の線幅は、前記第1の回路ブロックと前記第2の回路ブロックで異なることを特徴とする。この発明によれば、半導体回路は、第1の回路ブロックと第2の回路ブロックとにおいて、共通の基準電位を供給する共通電源配線の線幅をそれぞれ独立して設定することができる。これにより、共通の基準電位を供給する共通電源配線を第1の回路ブロックと第2の回路ブロックのそれぞれに適した線幅に設定することが可能となる。したがって、マイグレーション等による電源配線の断線を防止しつつ、電源配線の線幅を必要最小限にすることにより、半導体回路の回路面積の増大をさらに抑制することができる。本発明の電気光学装置の駆動回路は、複数の走査線と複数のデータ線と、前記走査線と前記データ線に接続されたスイッチング手段と、前記スイッチング手段に接続された画素電極と、を有する電気光学装置の駆動回路であって、第1の回路ブロックと、第2の回路ブロックと、複数の基準電位を供給する電源配線と、を備え、前記第1の回路ブロックと前記第2の回路ブロックとは、ともに前記電源配線の1つであり共通の基準電位を供給する共通電源配線に接続され、前記共通電源配線の線幅は、前記第1の回路ブロックと前記第2の回路ブロックで異なることを特徴とする。この発明によれば、電気光学装置の駆動回路の第1の回路ブロックと第2の回路ブロックとにおいて、共通の基準電位を供給する共通電源配線の線幅をそれぞれ独立に設定することができる。これにより、電源配線を、第1の回路ブロックと第2の回路ブロックのそれぞれに適した線幅に設定することができる。したがって、マイグレーション等による電源配線の断線を防止しつつ、電源配線の線幅を必要最小限にすることにより、電気光学装置の駆動回路の回路面積の増大をさらに抑制することができる。ここで、前記電気光学装置の駆動回路は、前記第1の回路ブロックが、クロック信号に同期して前記走査線または前記データ線に出力される信号を伝送する単位回路からなるシフトレジスタを備え、前記第2の回路ブロックが、前記走査線または前記データ線を駆動するバッファ回路を備えることが好ましい。これによれば、第1の回路ブロックと第2の回路ブロックは、それぞれ機能が異なる。したがって、一般的に第1の回路ブロックと第2の回路ブロックは、消費電流が異なる。電源配線の線幅は、それぞれの電源配線における消費電流から設定されるため、回路ブロックに供給する電源電圧が同じであっても、それぞれの電源配線ごとに、またそれぞれの回路ブロックごとに、適した電源配線の線幅を独立して設定することができる。したがって、マイグレーション等による電源配線の断線を防止しつつ、電源配線の線幅を必要最小限にすることにより、電気光学装置の駆動回路の回路面積の増大をさらに抑制することができる。ここで、前記電気光学装置の駆動回路は、前記第1の回路ブロックが、クロック信号に同期して前記走査線または前記データ線に出力される信号を伝送する単位回路からなるシフトレジスタを備え、さらに前記伝送されるデータが有意のレベルになっているか否かを判定した結果に基づき、前記クロック信号の前記単位回路への供給を制御するクロック制御回路を備えることが好ましい。これによれば、第1の回路ブロックにおいて、クロック信号を供給しても状態が変化しない部分へのクロック信号の供給を停止することができ、消費電流を抑制することができる。電源配線の線幅は、各電源配線における消費電流から設定されるため、クロック信号の供給停止を考慮して、第1の回路ブロックの電源配線の線幅を抑制することができる。例えば、クロック制御回路を備える第1の回路ブロックでは、電源配線の線幅は画面対角サイズの2乗に比例させ、第2の回路ブロックでは、電源配線の線幅は画面対角サイズの3乗に比例させて設定することが望ましい。したがって、マイグレーション等による電源配線の断線を防止しつつ、電源配線の線幅を必要最小限にすることにより、電気光学装置の駆動回路の回路面積の増大をさらに抑制することができる。ここで、前記電気光学装置の駆動回路は、前記第1の回路ブロックが、クロック信号に同期して前記走査線または前記データ線に出力される信号を伝送する単位回路からなるシフトレジスタを備え、前記第2の回路ブロックが、前記電気光学装置の駆動回路を駆動するための外部回路から入力される信号を昇圧するレベルシフト回路を備えることが好ましい。レベルシフト回路には、常に数μAから数10μAオーダの定常リーク電流が流れる。一方、第1の回路ブロックの消費電流は、電気光学装置の画面対角サイズに単純に比例する傾向にある。このため、電気光学装置の画面対角サイズが小さい場合、第2の回路ブロックの消費電流に占めるレベルシフト回路の定常リーク電流の割合が支配的になり、第1の回路ブロックと第2の回路ブロックの消費電流の差は、顕著となる。ここで、電源配線の線幅は、各電源配線における消費電流から設定されるため、第1の回路ブロックと第2の回路ブロックのそれぞれに適した共通電源配線の線幅を独立して設定することができる。したがって、マイグレーション等による電源配線の断線を防止しつつ、電源配線の線幅を必要最小限にすることにより、電気光学装置の駆動回路の回路面積の増大をさらに抑制することができる。ここで、前記電気光学装置の駆動回路は、前記第1の回路ブロックが、クロック信号に同期して前記走査線または前記データ線に出力される信号を伝送する単位回路からなるシフトレジスタを備え、前記第2の回路ブロックが、前記電気光学装置の駆動回路を駆動するため外部回路から入力される信号を、所定の範囲内の信号立ち上り、立下り時間で前記第1の回路ブロックへ出力するためのバッファ回路を備えることが好ましい。これによれば、第1の回路ブロックと第2の回路ブロックは、それぞれ機能が異なる。したがって、一般的に第1の回路ブロックと第2の回路ブロックは、消費電流が異なる。電源配線の線幅は、それぞれの電源配線における消費電流から設定されるため、それぞれの回路ブロックに供給する電源電圧が同じであっても、それぞれの電源配線ごとに、またそれぞれの回路ブロックごとに、適した電源配線の線幅を独立して設定することができる。したがって、マイグレーション等による電源配線の断線を防止しつつ、電源配線の線幅を必要最小限にすることにより、電気光学装置の駆動回路の回路面積の増大をさらに抑制することができる。ここで、前記電気光学装置の駆動回路は、前記第1の回路ブロックが、クロック信号に同期して前記走査線または前記データ線に出力される信号を伝送する単位回路からなるシフトレジスタを備え、前記第2の回路ブロックが、前記データ線を所定の電位で駆動するためのDAコンバータ回路を備えることが好ましい。DAコンバータ回路は、一般的にラダー抵抗や増幅器を有するため、例えば、クロック生成回路CGC等の通常の論理回路よりも、消費電流が大きい。一方、第1の回路ブロックの消費電流は、電気光学装置の画面対角サイズに単純に比例する傾向にある。このため、電気光学装置の画面対角サイズが小さい場合、第2の回路ブロックのDAコンバータ回路の消費電流の割合は大きくなり、第1の回路ブロックと第2の回路ブロックの消費電流の差が、顕著となる。ここで、電源配線の線幅は、各電源配線における消費電流から設定されるため、第1の回路ブロックと第2の回路ブロックのそれぞれに適した共通電源配線の線幅を独立して設定することができる。したがって、マイグレーション等による電源配線の断線を防止しつつ、電源配線の線幅を必要最小限にすることにより、電気光学装置の駆動回路の回路面積の増大をさらに抑制することができる。ここで、前記電気光学装置の駆動回路は、前記第1の回路ブロックに供給される前記複数の基準電位の最大値と最小値の差である第1の駆動電圧が、前記第2の回路ブロックに供給される前記複数の基準電位の最大値と最小値の差である第2の駆動電圧と異なることが好ましい。これによれば、第1の回路ブロックと第2の回路ブロックは、共通電源配線の他に異なる基準電位を供給する電源配線を備え、それぞれの駆動電圧は異なる。この場合にも、各電源配線における消費電流を考慮して、第1の回路ブロックと第2の回路ブロックのそれぞれに適した共通電源配線の線幅を独立して設定することができる。したがって、マイグレーション等による電源配線の断線を防止しつつ、電源配線の線幅を必要最小限にすることにより、電気光学装置の駆動回路の回路面積の増大をさらに抑制することができる。ここで、前記電気光学装置の駆動回路は、前記共通電源配線に与えられる電位が、前記駆動回路に供給されるグラウンド電位と異なる電位であることが好ましい。これによれば、グラウンド電位以外の電位を共通電源配線により供給し、この共通電源配線の線幅を回路ブロックごとに独立して設定することができる。ここで、最も高い基準電位であるVDを共通電源配線とすることができる。したがって、マイグレーション等による電源配線の断線を防止しつつ、電源配線の線幅を必要最小限にすることにより、電気光学装置の駆動回路の回路面積の増大をさらに抑制することができる。また、電気光学装置において前記駆動回路と、複数の走査線と複数のデータ線と、前記走査線と前記データ線に接続されたスイッチング手段と、前記スイッチング手段に接続された画素電極と、を同一基板上に形成することにより、前記電気光学装置の駆動回路の回路面積の増大をさらに抑制することができる。また、電子機器に前記電気光学装置を備え、回路面積の増大をさらに抑制することにより、さらなる小型化、高機能化に対応した電子機器を提供することができる。<1.第1実施形態>図1は、本発明の第1実施形態に係る液晶表示装置の駆動回路を内蔵するアクティブマトリクス基板101の構成図である。ここで、電気光学装置100としての液晶表示装置は、複数の走査線201と複数のデータ線202と、走査線201およびデータ線202に接続されたポリシリコン薄膜を用いたn型薄膜トランジスターTFTよりなるスイッチング手段401と、スイッチング手段401に接続された画素電極402とを備えている。具体的には、電気光学装置100としての液晶表示装置が備える無アルカリガラスのアクティブマトリクス基板101上には、複数の走査線201と複数のデータ線202が、表示領域310にて交差して形成されている。また、アクティブマトリクス基板101上には、ポリシリコン薄膜を用いた薄膜トランジスターTFTを集積することで形成された、駆動回路としてのデータ線駆動回路302および走査線駆動回路301が形成されている。ここで、データ線駆動回路302および走査線駆動回路301とスイッチング手段401は同一製造工程で製造される。データ線202は、データ線駆動回路302に接続されて駆動され、走査線201は、走査線駆動回路301に接続されて駆動される。走査線201とデータ線202の数は、液晶表示装置の解像度により異なり、例えば、VGA解像度の液晶表示装置の場合、それぞれ480本と1920本となる。走査線駆動回路301およびデータ線駆動回路302には、実装端子601を通して、必要な電気信号および電位が供給される。また、アクティブマトリクス基板101上には、走査線201と並行かつ交互に、複数のコモン線容量線203が配置されている。コモン線203はコモン配線305を通じて相互に短絡され、さらに対向基板のコモン電極に導通を図るための対向導通部304に接続されている。アクティブマトリクス基板101上の表示領域310では、走査線201とデータ線202の各交点に、Nチャネル型電界効果薄膜トランジスタよりなるスイッチング手段401が形成されている。スイッチング手段401のゲート電極は走査線201に、ソース電極はデータ線202に、ドレイン電極は画素電極402にそれぞれ接続されている。液晶表示装置が組み立てられた際には、対向基板の対向電極COMが対向導通部304を介してコモン線203に接続されることとなる。そして、画素電極402は、電気光学物質としての液晶材料を挟んで対向する対向基板の対向電極COMとで液晶容量を形成する。また、液晶容量と並列に画素電位側の容量電極とコモン線203とで補助容量を形成する。図2は、走査線駆動回路301の構成を示す回路図である。走査線駆動回路301は、第1の回路ブロック330と、第2の回路ブロック350と、複数の基準電位を供給する電源配線とを備えている。第1の回路ブロック330は、クロック制御回路CCC333、クロック生成回路CGC334、単位シフト回路S/R331、双方向転送回路332、NAND回路337、インバータ回路338を備えるロジック回路ブロックである。第1の回路ブロック330は、例えば、8Vで駆動される。双方向転送回路332は、方向信号DIR信号および逆方向信号DIRX信号により、転送方向を正逆に切り替えることで、画面の反転を容易に実現する回路である。方向信号DIR信号が0Vかつ逆方向信号DIRX信号が8Vの時、双方向転送回路332には図2の下から上の方向に、また、方向信号DIR信号が8Vかつ逆方向信号DIRX信号が0Vの時、双方向転送回路332には図2の上から下の方向に信号が伝送される。単位回路としての単位シフト回路S/R331は、また入力される信号をクロック信号に同期して出力するラッチ回路である。複数の単位シフト回路S/R331とこれらを従属接続するための双方向転送回路332は、シフトレジスタを構成する。シフトレジスタには、フレーム期間の開始を示す、開始信号が入力される。単位シフト回路S/R331は、走査線201に出力される信号をクロック信号に同期して順次シフトして出力する。クロック制御回路CCC333は、クロックラインの静電容量の増大を防ぐため、シフトレジスタのうち、Hレベルに駆動されている段の前後のみにクロック信号を供給し、他の段へはクロック信号の供給を停止する回路である。クロック生成回路CGC334は、単極性のクロック信号から単位シフト回路S/R331の動作に必要な両極性のクロック信号を生成することで、正負クロック間の位相ずれによる誤作動を防止する回路である。第2の回路ブロック350は、第1の回路ブロック330から出力される低振幅の信号を高振幅の信号に昇圧するレベルシフト回路L/S351と、複数のスイッチング回路が接続された走査線201をレベルシフト回路L/S351の出力信号によって駆動するバッファ回路352を備える外部インタフェース回路ブロックである。図3はレベルシフト回路L/S351の詳細なる回路図であって、いわゆるフリップフロップ型のレベルシフト回路を構成している。電源配線335、336、353、354は、走査線駆動回路301に複数の基準電位VS、VD、VBを供給する。例えば、グラウンド電位としての基準電位VSを0V、基準電位VDを8V、基準電位VBを-4Vとしている。電源配線336、353は、それぞれ第1の回路ブロック330と第2の回路ブロック350に、共通の基準電位VDを供給する。電源配線335は、第1の回路ブロック330に、基準電位VSを供給する。電源配線354は、第2の回路ブロック350に、基準電位VBを供給する。第1の回路ブロック330は、共通の基準電位VDとしての8Vと、VSとしての0Vの供給を受け、8Vで動作する。第2の回路ブロック350は、共通の基準電位VDとしての8Vと、VBとしての-4Vの供給を受け、12Vで駆動する。第1の回路ブロック330では、8Vの低電位側の電源電圧で駆動することにより消費電流を低減する一方、第2の回路ブロック350のレベルシフト回路L/S351で信号を8Vから12Vに昇圧して走査線201に書き込むことで、画素電極402への書き込みが不足しないようにしている。また、高電位側の基準電位VDは、第1の回路ブロック330および第2の回路ブロック350において8Vで共通とし、低電位側の基準電位は、第1の回路ブロック330ではVSで0Vに、第2の回路ブロック350ではVBで-4Vにすることで、電源配線を共通電源配線とすることができる。このように基準電位を共通化することによって、実装端子数および外部電源ICの削減を実現でき、低コスト化、回路面積縮小に寄与する。なお、電源配線は、各回路を構成する回路素子の電源ノードに接続されるが、図においては、便宜のため、回路素子との接続を省略する。ここで、第1の回路ブロック330および第2の回路ブロック350の電源配線の線幅について説明する。通常の液晶表示装置の駆動では、例えば、480本の走査線201のうち、同時に選択されHレベルに駆動されている走査線201は1本のみである。そしてこのとき、シフトレジスタを構成する単位シフト回路S/R331のうち、選択された走査線201に対応してHレベルを出力するものは2段である。この場合に、クロック制御回路CCC333がクロック信号を供給する必要があるのは、Hレベルになっている2段およびその前後の計4段の単位シフト回路S/R331のみである。残りの476段については、Lレベルの出力を保持したままのラッチ状態であり、クロック信号を供給しても状態が変化しない部分へのクロック信号の供給は停止される。したがって、第1の回路ブロック330の消費電流は、ほぼこの4段分に対応する回路の消費電流のみとなっている。また、消費電流は、走査線201の駆動周波数に比例し、第1の回路ブロック330の走査線201の駆動周波数は走査線201の本数に比例する。つまり、フレーム周波数一定であれば、第1回路ブロック330の消費電流は、式1のように、走査線201の本数に比例する。[数1]第1の回路ブロック330の消費電流∝走査線201の駆動周波数∝走査線201の本数式1したがって、画面対角サイズが大きくなるか、あるいは精細度が高くなって走査線201の本数およびドライバ段数が増えても基本的に、第1の回路ブロック330の消費電流は、走査線201の本数により一次的に増加する。一方、第2の回路ブロック350の消費電流は、式2のように、走査線201の駆動周波数と走査線201の静電容量の積に比例する。[数2]第2の回路ブロック350の消費電流∝走査線201の駆動周波数×走査線201の静電容量式2精細度が一定かつフレーム周波数一定であれば、走査線201の本数と、走査線201の静電容量と、走査線201の駆動周波数とは、表示領域310の画面対角サイズに比例する。上述の場合、第1の回路ブロック330の消費電流は、走査線201の本数に比例し、走査線201の本数は、画面対角サイズに比例する。つまり、第1の回路ブロック330の消費電流は、式3のように、画面対角サイズに比例する。[数3]第1の回路ブロック330の消費電流∝画面対角サイズ式3また、第2の回路ブロック350の消費電流は、走査線201の駆動周波数と走査線201の静電容量の積に比例し、走査線201の駆動周波数および走査線201の静電容量は、ともに画面対角サイズに比例する。つまり、第2の回路ブロック350の消費電流は、式4のように、画面対角サイズの2乗に比例する。[数4]第2の回路ブロック350の消費電流∝画面対角サイズ2式4ここで、電源配線末端における電源の降下電圧は、式5のように、電源の消費電流と電源配線の抵抗の積である。[数5]電源の降下電圧=電源の消費電流×電源配線の抵抗式5また、電源配線の抵抗は、式6のように、電源配線の長さと電源配線の線幅の商に比例する。[数6]電源配線の抵抗∝電源配線の長さ÷電源配線の線幅式6さらに、電源配線の長さは、走査線駆動回路301の基板上でのサイズに近似し、走査線駆動回路301の基板上でのサイズは、画面縦方向サイズに近似し、画面縦方向サイズは、画面対角サイズに比例する。つまり、電源配線の長さは、式7のように、画面対角サイズに比例する。[数7]電源配線の長さ≒走査線駆動回路301の基板上でのサイズ≒画面縦方向サイズ∝画面対角サイズ式7したがって、電源配線による降下電圧を一定以下にするように電源配線の線幅を設定するならば、第1の回路ブロック330の電源配線の線幅の最小値は、式8のように、画面対角サイズの2乗に比例する。[数8]第1の回路ブロック330の電源配線の線幅の最小値∝画面対角サイズ2式8また、第2の回路ブロック350の電源配線の線幅の最小値は、式9のように、画面対角サイズの3乗に比例する。[数9]第2の回路ブロック350の電源配線の線幅の最小値∝画面対角サイズ3式9例えば、画面対角サイズが4インチ、表示画面の解像度がVGA、精細度が200ppi、アスペクト比が4:3、フレーム周波数が60Hzの場合、第1の回路ブロック330であるロジック回路ブロックの電源配線の線幅は30μm、第2の回路ブロック350である外部インタフェース回路ブロックの電源配線の線幅は100μmが最適となる。よって、電源配線335、電源配線336の配線幅はそれぞれ30μm、電源配線353、電源配線354の配線幅はそれぞれ100μmと設定する。このように、第1の回路ブロック330と第2の回路ブロック350では、消費電流が異なるため、それぞれに適した電源配線の線幅を設定することができる。つまり、電源配線での電圧降下を一定の範囲内として、マイグレーション等による電源配線の断線を防止しつつ、電源配線の線幅を必要最小限にすることにより、液晶表示装置の駆動回路の回路面積の増大をさらに抑制することができる。これにより、液晶表示装置の額縁を小さくして、コストを下げることができる。式8および式9から明らかなとおり、この効果は画面サイズが大きくなるほど顕著となり、また精細度が高いほど顕著である。なお、ここではシフトレジスタを用いた走査線駆動回路301を説明したが、本発明のシフトレジスタはこれに限らず、単位回路により信号を伝送するものであって、クロック制御回路CCC333によるクロック信号の制御を受けるものであればよい。例えば、フリップフロップ回路等を用いた線順次選択回路や、カウンタ回路を用いたタイミングジェネレータなどのロジック回路でもよい。<2.第2実施形態>本実施形態においては、低振幅の信号を高振幅の信号に昇圧する回路の構成が第1実施形態と異なる。図4は、第2実施形態の走査線駆動回路701である。走査線駆動回路701は、第1の回路ブロック730と、第2の回路ブロック750と、複数の基準電位を供給する電源配線とを備えている。第1の回路ブロック730は、クロック制御回路CCC733、クロック生成回路CGC734、単位シフト回路S/R731、双方向転送回路732、第1のバッファ回路737、NAND回路738を備えるロジック回路ブロックである。第1の回路ブロック730と第2の回路ブロック750は、例えば、12Vで駆動される。双方向転送回路732、単位回路としての単位シフト回路S/R731、クロック制御回路CCC733、クロック生成回路CGC734は、第1実施形態と同様である。また、第1のバッファ回路737は、複数のスイッチング回路が接続された走査線201を単位シフト回路S/R731の出力信号によって駆動するバッファ回路である。第2の回路ブロック750は、インタフェースレベルシフト回路IFL/S751、第2のバッファ回路752を備える外部インタフェース回路ブロックである。インタフェースレベルシフト回路IFL/S751は、電気光学装置の駆動回路を駆動するために、外部IC等の外部回路から入力される低振幅の信号を高振幅の信号に昇圧する回路であって、図5はその詳細なる回路図である。容量結合型と呼ばれるレベルシフト回路であって、本実施形態のように比較的能力の低いポリシリコン薄膜トランジスタであっても3~4倍の出力比を実現できるが、定常的にリーク電流が流れる構成である。第2のバッファ回路752は、第1の回路ブロック730が正常に動作するために必要とする信号の立上り、立下り時間を満たすよう、インタフェースレベルシフト回路IFL/S751から出力される信号の駆動能力を高める回路であって、バッファ回路352と同様、インバータ回路を直列に複数個接続することで実現される。電源配線735、736は、第1の回路ブロック730に複数の基準電位VS、VDを供給する。例えば、グラウンド電位としての基準電位VSを0V、基準電位VDを12Vとしている。また、電源配線755、756は第2の回路ブロック750に基準電位VS、VDを供給する。電源配線735と電源配線755および電源配線736と電源配線756はそれぞれ基板101上で短絡され、第1の回路ブロック730と第2の回路ブロック750は、共通の基準電位VDとしての12Vと、共通の基準電位VSとしての0Vの供給を受け、12Vで動作する。本実施形態では、第1の回路ブロック730に12V信号を入力する必要があるが、12Vという高い電圧振幅を出力できるICは高価である。このため、外部IC等の外部回路からの信号は3V振幅とし、インタフェースレベルシフト回路IFL/S751にて信号を3Vから12Vに昇圧し、さらに第2のバッファ回路752にて駆動能力を高めている。第1の回路ブロック730と第2の回路ブロック750は、12Vで駆動し、高電位側の基準電位VDは、第1の回路ブロック730および第2の回路ブロック750において12V共通とし、低電位側の基準電位VSは、第1の回路ブロック730および第2の回路ブロック750において0V共通とすることで、共通電源配線とすることができる。なお、電源配線は、各回路を構成する回路素子の電源ノードに接続されるが、図においては、便宜のため、回路素子との接続を省略する。ここで、第1の回路ブロック730および第2の回路ブロック750の電源配線の線幅について説明する。第1の回路ブロック730は、クロック制御回路CCC733および第1のバッファ回路737を備えているので、第1実施形態の第1の回路ブロック330および第2の回路ブロック350を合わせた回路ブロックに近い。このため、第1の回路ブロック730の電源配線の線幅の最小値は、式10のように、画面対角サイズの3乗と係数の積と、画面対角サイズの2乗と係数の積との和に比例する。[数10]第1の回路ブロック730の電源配線の線幅の最小値∝画面対角サイズ3×係数画面対角サイズ2×係数式10また、本実施形態のインタフェースレベルシフト回路IFL/S751には、第1実施形態のレベルシフト回路L/S351と異なり、定常的なリーク電流、つまり定常リーク電流が流れる。これは、第1実施形態のレベルシフト回路L/S351が信号を8Vから12Vへと1.5倍の昇圧を行うのに対し、本実施形態のインタフェースレベルシフト回路IFL/S751は、信号を3Vから12Vへと4倍もの昇圧を行う必要があり、第1実施形態のレベルシフト回路L/S351とは回路構成が異なるためである。上述の定常リーク電流は、インタフェースレベルシフト回路IFL/S751の構成によって決まるので、昇圧する信号数、つまりインタフェースレベルシフト回路IFL/S751の数によって決まり、画面対角サイズによらず一定である。また、入力信号のレベル切り替わり時に消費する電流が存在する。したがって、インタフェースレベルシフト回路IFL/S751の消費電流は、式11のように、走査線201の駆動周波数と係数の積と、定常リーク電流との和に比例する。[数11]インタフェースレベルシフト回路IFL/S751の消費電流∝係数×走査線201の駆動周波数定常リーク電流式11第2のバッファ回路752の消費電流は、式12のように、駆動する信号配線の静電容量と走査線201の駆動周波数の積に比例する。[数12]第2のバッファ回路752の消費電流∝駆動する信号配線の静電容量×走査線201の駆動周波数式12精細度が一定であれば、走査線201の本数、駆動する信号配線の静電容量、および走査線201の駆動周波数はそれぞれ、表示領域310の画面対角サイズに比例する。一方、第2の回路ブロック750の消費電流は、第2のバッファ回路752の消費電流と、インタフェースレベルシフト回路IFL/S751の消費電流との和である。上述の場合、第2の回路ブロック750の消費電流は、式13のように、画面対角サイズの2乗と係数の積と、画面対角サイズと係数の積と、定常リーク電流と係数の積との和である。[数13]第2の回路ブロック750の消費電流=第2のバッファ回路752の消費電流インタフェースレベルシフト回路IFL/S751の消費電流∝画面対角サイズ2×係数画面対角サイズ×係数定常リーク電流式13第2の回路ブロック750の電源配線の長さは、画面対角サイズによらずほぼ一定であるため、第2の回路ブロック750の電源配線の線幅の最小値は、第2の回路ブロック750の消費電流に比例する。つまり、第2の回路ブロック750の電源配線の線幅の最小値は、式14のように、画面対角サイズの2乗と係数の積と、画面対角サイズと係数の積と、定常リーク電流と係数の積との和に比例する。[数14]第2の回路ブロック750の電源配線の線幅の最小値∝第2の回路ブロック750の消費電流×画面サイズ∝画面対角サイズ2×係数画面対角サイズ×係数定常リーク電流×係数式14式13と式14を比較すると、一般的に式14の定常リーク電流の項が比較的大きい数μA~数10μA/個のため、画面サイズが一定以下では第2の回路ブロック750の電源配線の線幅の最小値の方が大きくなる。例えば、画面対角サイズが4インチ、表示画面の解像度がVGA、精細度が200ppi、アスペクト比が4:3、フレーム周波数が60Hzの場合、第1の回路ブロック730であるロジック回路ブロックの電源配線の線幅は100μm、第2の回路ブロック750である外部インタフェース回路ブロックの電源配線の線幅は300μmが最適となる。ただし、画面対角サイズが大きくなるにつれてその差は縮まり、画面対角サイズが12インチ程度でロジック回路ブロックの電源配線の線幅が外部インタフェース回路ブロックの電源配線の線幅を逆転することになる。以上の結果より、本実施形態では電源配線735および電源配線736の配線幅を100μm、電源配線755および電源配線756の配線幅を300μmとする。このように、第1の回路ブロック730と第2の回路ブロック750では、消費電流が異なるため、それぞれに適した電源配線の線幅を設定することができる。つまり、電源配線での電圧降下を一定の範囲内として、マイグレーション等による電源配線の断線を防止しつつ、電源配線の線幅を必要最小限にすることにより、液晶表示装置の駆動回路の回路面積の増大をさらに抑制することができる。これにより、液晶表示装置の額縁を小さくして、コストを下げることができる。なお、本実施形態では単位シフト回路S/R731、クロック制御回路CCC733、クロック生成回路CGC734、第1のバッファ回路737、NAND回路738に対し、2つの基準電位を2本の電源配線で供給している。しかし、第1実施形態のように、第1の回路ブロック730を、第1のバッファ回路737を備える回路ブロック730aと、単位シフト回路S/R731とクロック制御回路CCC733とクロック生成回路CGC734とNAND回路738を備える回路ブロック730bの、さらに2つの回路ブロックに分けることもできる。すなわち、走査線駆動回路701は、回路ブロック730aと、回路ブロック730bと、回路ブロック750の3つの回路ブロックに分け、電源配線735、736もそれぞれ2本に分割して739a、739b、739c、739dのようにすることができる。電源配線の線幅は、各電源配線における消費電流を考慮するため、回路ブロック730aと、回路ブロック730bと、第2の回路ブロック750のそれぞれに適した共通電源配線の線幅を独立して設定することにより、マイグレーション等による電源配線の断線を防止しつつ、電源配線の線幅を必要最小限にすることができる。したがって、液晶光学装置の駆動回路の回路面積の増大をさらに抑制することができる。これにより、液晶表示装置の額縁を小さくして、コストを下げることができる。また、本実施形態は、第1実施形態と組み合わることもできる。すなわち、外部IC等の外部回路から3Vの信号を入力し、インタフェースレベルシフト回路IFL/S751で信号を3Vから8Vに昇圧することで、単位シフト回路S/R731等を8Vで駆動し、その出力信号をレベルシフト回路L/Sで信号をさらに8Vから12Vに昇圧して走査線201へ出力することもできる。すなわち、走査線駆動回路701は、第1の回路ブロック730と、信号を3Vから8Vに昇圧するインタフェースレベルシフト回路IFL/S751を備える回路ブロック750aと、信号を8Vから12Vに昇圧する回路ブロック750bの3つの回路ブロックに分けることができる。電源配線の線幅は、各電源配線における消費電流を考慮するため、第1の回路ブロックと、回路ブロック750aと、回路ブロック750bのそれぞれに適した共通電源配線の線幅を独立して設定することにより、マイグレーション等による電源配線の断線を防止しつつ、電源配線の線幅を必要最小限にすることができる。したがって、液晶光学装置の駆動回路の回路面積の増大をさらに抑制することができる。これにより、液晶表示装置の額縁を小さくできるため、またレベルシフト回路IFL/SおよびL/Sの昇圧比を小さくすることができるので高性能なトランジスタを必要としないため、コストを下げることができる。例えば、画面対角サイズが4インチ、表示画面の解像度がVGA、精細度が200ppi、アスペクト比が4:3、フレーム周波数が60Hzの場合、第1の回路ブロック730の電源配線の線幅を30μm、回路ブロック750aの電源配線を線幅は50μm、回路ブロック750bの電源配線の線幅を300μmが最適である。<3.第3実施形態>図6は、本発明の第3実施形態に係るデータ線駆動回路302の回路図である。データ線駆動回路302は、第1の回路ブロック830と、第2の回路ブロック850と、複数の基準電位を供給する電源配線とを備えている。第1の回路ブロック830は、クロック制御回路CCC833、クロック生成回路CGC834、単位シフト回路S/R831、NAND回路837、インバータ回路838、双方向転送回路832を備えるロジック回路ブロックである。単位回路としての単位シフト回路S/R831、クロック制御回路CCC833、クロック生成回路CGC834、双方向転送回路832は、第1実施形態と同様である。第2の回路ブロック850は、第1の回路ブロック830から伝送されるタイミングでデジタル映像信号を保持するLAT回路852と、LAT回路852から伝送されるデジタル信号を所定の電位であるアナログ信号に変換してデータ線202に書き込むDAコンバータ回路851を備える外部インタフェース回路ブロックである。第1の回路ブロック830と第2の回路ブロック850は、例えば、8Vで駆動される。源配線835、855は、データ線駆動回路302に基準電位VSを供給し、電源配線836、853は、データ線駆動回路302に基準電位VDを供給する。例えば、グラウンド電位としての基準電位VSを0V、基準電位VDを8Vとしている。第1の回路ブロック830と第2の回路ブロック850は、共通の基準電位VDとしての8Vと、基準電位VSとしての0Vの供給を受け、8Vで動作する。本実施形態では、第1の回路ブロック830と第2の回路ブロック850は、8Vで駆動し、高電位側の基準電位VDは、第1の回路ブロック830および第2の回路ブロック850において8V共通とし、低電位側の基準電位VSは、第1の回路ブロック830および第2の回路ブロック850において0V共通とすることで、共通電源配線とすることができる。なお、電源配線は、各回路を構成する回路素子の電源ノードに接続されるが、図においては、便宜のため、回路素子との接続を省略する。ここで、第1の回路ブロック830および第2の回路ブロック850の電源配線の線幅について説明する。第1の回路ブロック830は、第1実施形態の第1の回路ブロック330と同様に、クロック制御回路CCC833を備えている。このため、第1の回路ブロック830の消費電流は、第1実施形態の第1の回路ブロック330と同様に、画面対角サイズに比例する。つまり、第1の回路ブロック830の電源配線の線幅の最小値は、式15のように、画面対角サイズの2乗に比例する。[数15]第1の回路ブロック830の電源配線の線幅の最小値∝画面対角サイズ2式15一方、一般的にDAコンバータ回路は、ラダー抵抗や増幅器を有するため、例えば、クロック生成回路CGC834等の通常の論理回路よりも、消費電流が大きい。DAコンバータ回路851単体の消費電流は、式16のように、データ線202の静電容量とデータ線202の駆動周波数の積と、定常リーク電流との和に比例する。[数16]DAコンバータ回路851単体の消費電流∝データ線202の静電容量×データ線202の駆動周波数定常リーク電流式16また、LAT回路852単体の消費電流は、式17のように、データ線202の駆動周波数に比例する。[数17]LAT回路852単体の消費電流∝データ線202の駆動周波数式17精細度が一定であれば、データ線202の静電容量とデータ線202の駆動周波数は、表示領域310の画面対角サイズに比例する。また、データ線駆動回路302におけるDAコンバータ回路851およびLAT回路852の個数は、それぞれ表示領域310の画面対角サイズに比例する。したがって、DAコンバータ回路851全体の消費電流は、式18のように、画面対角サイズの3乗と、画面対角サイズと係数と定常リーク電流の積との和に比例する。[数18]DAコンバータ回路851全体の消費電流∝DAコンバータ回路851単体の消費電流×DAコンバータ回路851の個数∝画面対角サイズ3画面対角サイズ×係数×定常リーク電流式18また、LAT回路852全体の消費電流は、式19のように、画面対角サイズの2乗に比例する。[数19]LAT回路852全体の消費電流∝LAT回路852単体の消費電流×LAT回路852の個数∝画面対角サイズ2式19第2の回路ブロック850の消費電流は、DAコンバータ回路851の消費電流と、LAT回路852の消費電流との和である。上述の場合、第2の回路ブロック850の消費電流は、式20のように、画面対角サイズの3乗と係数の積と、画面対角サイズの2乗と係数の積と、画面対角サイズと係数と定常リーク電流の積との和である。[数20]第2の回路ブロック850の消費電流=DAコンバータ回路851全体の消費電流LAT回路852全体の消費電流∝画面対角サイズ3×係数画面対角サイズ2×係数画面対角サイズ×係数×定常リーク電流式20第2の回路ブロック850の電源配線の長さは、画面対角サイズにほぼ比例する。このため、第2の回路ブロック850の電源配線の線幅の最小値は、第2の回路ブロック850の消費電流と画面対角サイズの積に比例する。つまり、第2の回路ブロック850の電源配線の線幅の最小値は、式21のように、画面対角サイズの4乗と係数の積と、画面対角サイズの3乗と係数の積と、画面対角サイズの2乗と係数と定常リーク電流の積との和に比例する。[数21]第2の回路ブロック850の電源配線の線幅の最小値∝第2の回路ブロック850の消費電流×画面対角サイズ∝画面対角サイズ4×係数画面対角サイズ3×係数画面対角サイズ2×係数×定常リーク電流式21と式15を参照すればわかるとおり、一般的に第2の回路ブロック850の消費電流は第1の回路ブロック830の消費電流に比べてかなり大きい。ここで、電源配線の線幅は、各電源配線における消費電流から設定されるため、第1の回路ブロック830と第2の回路ブロック850のそれぞれに適した共通電源配線の線幅を独立して設定することができる。したがって、マイグレーション等による電源配線の断線を防止しつつ、電源配線の線幅を必要最小限にすることにより、電気光学装置の駆動回路の回路面積の増大をさらに抑制することができる。これにより、液晶表示装置の額縁を小さくして、コストを下げることができる。例えば、画面対角サイズが4インチ、表示画面の解像度がVGA、精細度が200ppi、アスペクト比が4:3、フレーム周波数が60Hzの場合、第1の回路ブロック830であるロジック回路ブロックの電源配線の線幅は30μm、第2の回路ブロック850である外部インタフェース回路ブロックの電源配線の線幅は100μmが最適となる。すなわち、電源配線835および電源配線836は配線幅30μmとし、電源配線853および電源配線855は配線幅100μmとする。<4.第4実施形態>次に、上述した実施形態に係る電気光学装置の駆動回路を適用した電子機器について説明する。図7は、上述した実施形態に係る電気光学装置の駆動回路を内蔵した液晶表示装置の斜視構成図一部断面図である。カラーフィルタ基板上にITOを成膜することでコモン電極を形成した対向基板901をアクティブマトリクス基板101とシール材920により貼り合わせ、その中に液晶素子910を封入している。図示しないが、アクティブマトリクス基板101、対向基板901ともに液晶素子910と接触する面には、ポリイミド等からなる配向材料が塗布され、互いに直行する方向にラビング処理されている。また、アクティブマトリクス基板101上の対向導通部304には導通材が配置され、対向基板901のコモン電極と短絡されている。アクティブマトリクス基板101は、アクティブマトリクス基板101上に実装されたフレキシブル基板930を通じて駆動回路基板935上の1ないし複数の駆動IC940に接続され、必要な電気信号および電位を供給される。さらに、対向基板901の外側には上偏向板951を、アクティブマトリクス基板101の外側には下偏向板952を配置し、互いの偏向方向が直行するようクロスニコル状に配置する。さらに下偏向板952の外側にはバックライトユニット960を配置する。バックライトユニット960は冷陰極管に導光板や散乱板を取り付けたものでも良いし、無機有機LED素子によって発光するユニットでもよい。図示しないが、さらに必要に応じ、周囲を外殻で覆うあるいは上偏向板のさらに上に保護用のガラスやアクリル板を取り付けてもよいし、視野角改善のため、光学補償フィルムを貼っても良い。<5.変形例、改良例>なお、本発明は前記実施形態に限定されるものではなく、本発明の目的を達成できる範囲での変形、改良等は本発明に含まれるものである。例えば、本発明は上述の実施形態の特徴部分を組み合わせたものであってもよい。例えば、前記実施形態では、電気光学装置が、駆動回路を備えるものとして説明したが、本発明はこれに限らない。例えば、駆動回路の一部または全部を、電気光学装置として素子基板に形成する替わりに、例えば、TABTapeAutomatedBonding技術を用いてフィルムに実装された駆動回路を、素子基板の所定位置に設けられる異方性導電フィルムを介して電気的および機械的に接続する構成としても良いし、駆動回路が形成されたICチップを、COGChipOnGrass技術を用いて、電気光学装置が形成された素子基板の所定位置に接続する構成としてもよい。また、本実施形態では全回路ブロックの電源の降下電圧許容範囲を一定としたが、回路ブロックの適正に応じ、回路ブロックごとに変えても良い。例えば、デジタル回路ブロックでは誤動作しない範囲で許容範囲を大きくし、アナログ回路ブロックでは表示品位に影響しないように許容範囲を小さくするなどである。また、本実施形態では電源の降下電圧から配線幅を求めたが、製造プロセス等の要望によっては配線の電流密度によって配線幅を決めても良い。また、本実施形態では同一回路ブロック内の電源配線は高電位電源配線と低電位電源配線で同じ配線幅としたが、例えばn型トランジスタとp型トランジスタの特性に差があるなどの要因によっては高電位電源配線と低電位電源配線で異なる配線幅としてもよい。<6.電子機器>次に、上述した実施形態および応用例に係る電気光学装置100を適用した電子機器について説明する。図8に、電気光学装置100を適用したモバイル型のパーソナルコンピュータの構成を示す。パーソナルコンピュータ2000は、表示ユニットとしての電気光学装置100と本体部2010を備える。本体部2010には、電源スイッチ2001およびキーボード2002が設けられている。この電気光学装置100は、電源配線幅が最適化されているため、十分な信頼性を有しながら額縁が小さく、このためパーソナルコンピュータ2000も小型化できる。図9に、電気光学装置100を適用した携帯電話機の構成を示す。携帯電話機3000は、複数の操作ボタン3001およびスクロールボタン3002、ならびに表示ユニットとしての電気光学装置100を備える。スクロールボタン3002を操作することによって、電気光学装置100に表示される画面がスクロールされる。図10に、電気光学装置100を適用した情報携帯端末PDA:PersonalDigitalAssistantsの構成を示す。情報携帯端末4000は、複数の操作ボタン4001および電源スイッチ4002、ならびに表示ユニットとしての電気光学装置100を備える。電源スイッチ4002を操作すると、住所録やスケジュール帳といった各種の情報が電気光学装置100に表示される。なお、電気光学装置100が適用される電子機器としては、図8~図10に示すものの他、デジタルスチルカメラ、液晶テレビ、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、POS端末、タッチパネルを備えた機器等が挙げられる。そして、これらの各種電子機器の表示部として、上述した電気光学装置100が適用可能である。