絶縁体基板上に金属電極を形成し、この金属電極間にエレクトロマイグレーションを誘発する電圧又は電流を印加しながら、絶縁体基板上に導電性材料を堆積して、ナノスケールのギャップを有する導電性細線を形成することを特徴とするナノギャップ電極の製造方法。50nm以下のギャップを形成することを特徴とする請求項1記載のナノギャップ電極の製造方法。10nm以下のギャップを形成することを特徴とする請求項1記載のナノギャップ電極の製造方法抵抗加熱蒸着法、電子ビーム蒸着法、スパッタ蒸着法、パルスレーザ蒸着法、イオンビームデポジション法、イオンプレーティング法、分子線エピタキシー法、化学気相成長法により、導電性材料を堆積させることを特徴とする請求項1~3のいずれか一項に記載のナノギャップ電極の製造方法。導電性物質の微粒子構造を濃縮させる方法により、導電性材料を堆積させることを特徴とする請求項1~3のいずれか一項に記載のナノギャップ電極の製造方法。金属、合金、導電性有機分子、金属化合物、半導体、カーボン系材料からなる導電性材料を堆積させることを特徴とする請求項1~5のいずれか一項に記載のナノギャップ電極の製造方法。一定電圧、パルス電圧、電圧高さ又はパルス電圧波高さを変動した電圧、を金属電極間に印加することを特徴とする請求項1~6のいずれか一項に記載のナノギャップ電極の製造方法。一定電流、パルス電流、電流の大きさ又はパルス電流高さを変動した電流、を金属電極間に印加することを特徴とする請求項1~6のいずれか一項に記載のナノギャップ電極の製造方法。方形波、三角波、バースト波、矩形波、サイン波のパルス電圧又はパルス電流を印加することを特徴とする請求項7又は8記載のナノギャップ電極の製造方法。印加電圧、印加電流、印加波形状により、ナノギャップ電極の抵抗を制御することを特徴とする請求項1~9のいずれか一項に記載のナノギャップ電極の製造方法。請求項1~10のいずれか一項に記載の製造方法により得られたナノギャップ電極。請求項11記載のナノギャップ電極を備えた電子デバイス。一般にナノギャップ構造は、数nmという原子数個~数十個程度の微小な間隙を形成する必要があることから、通常の微細加工精度を大きく上回る精度で加工しなければならず、そのため、通常の微細加工技術に加えてプラスアルファの微細加工をしなければならないという問題が生じる。この問題を解決するには、事前に微細加工を用いて作製した導電性微細配線に過電流を印加することにより配線を破断するエレクトロマイグレーション法が知られている。しかし、この方法は配線を破断するのに非常に大きな電流を必要とし、また、研究用の数個単位での作製には極めて有効な手段であるが、ウエハ単位にナノギャップ構造を大量に作製することは極めて困難という問題がある。本発明は上記問題を鑑みて、従来のエレクトロマイグレーション法を改善し、一度に多くのナノギャップ構造を低電流かつプロセス時間を大幅に短縮して作製する方法を提供することを課題とする。上記の課題を解決するために、本発明者らは鋭意研究を行った結果、低電流かつプロセス時間を大幅に短縮できるナノギャップ構造の作製方法を見出した。すなわち、本願発明は、下記の発明を提供するものである。1絶縁体基板上に金属電極を形成し、この金属電極間にエレクトロマイグレーションを誘発する電圧又は電流を印加しながら、絶縁体基板上に導電性材料を堆積して、ナノスケールのギャップを有する導電性細線を形成することを特徴とするナノギャップ電極の製造方法、を提供する。21nm~50nmのギャップを形成することを特徴とする上記1記載のナノギャップ電極の製造方法。31nm~10nmのギャップを形成することを特徴とする上記1記載のナノギャップ電極の製造方法。4抵抗加熱蒸着法、電子ビーム蒸着法、スパッタ蒸着法、パルスレーザ蒸着法、イオンビームデポジション法、イオンプレーティング法、分子線エピタキシー法、化学気相成長法により、導電性材料を堆積させることを特徴とする上記1~3のいずれか一に記載のナノギャップ電極の製造方法。5導電性物質の微粒子構造を濃縮させる方法により、導電性材料を堆積させることを特徴とする上記1~3のいずれか一に記載のナノギャップ電極の製造方法。6金属、合金、導電性有機分子、金属化合物、半導体、カーボン系材料からなる導電性材料を堆積させることを特徴とする上記1~5のいずれか一に記載のナノギャップ電極の製造方法。7一定電圧、パルス電圧、電圧高さ又はパルス電圧波高さを変動した電圧、を金属電極間に印加することを特徴とする上記1~6のいずれか一に記載のナノギャップ電極の製造方法。8一定電流、パルス電流、電流の大きさ又はパルス電流高さを変動した電流、を金属電極間に印加することを特徴とする上記1~6のいずれか一に記載のナノギャップ電極の製造方法。9方形波、三角波、バースト波、矩形波、サイン波のパルス電圧又はパルス電流を印加することを特徴とする上記7又は8記載のナノギャップ電極の製造方法。10印加電圧、印加電流、印加波形状により、ナノギャップ電極の抵抗を制御することを特徴とする上記1~9のいずれか一に記載のナノギャップ電極の製造方法。11上記1~10のいずれか一に記載の製造方法により得られたナノギャップ電極。12上記11記載のナノギャップ電極を備えた電子デバイス。これまで、エレクトロマイグレーション法を用いたナノギャップ構造もしくは断絶構造作製法では、導電性膜作製を行ってから、導電性膜に通電しナノギャップを作製するプロセスを行う必要があったが、本願発明に示すように、この二つのプロセスを同時に行うことにより、エレクトロマイグレーション時の大幅な印加電流の低減とプロセス時間の短縮を実現することが可能となる優れた効果が得られた。これにより、エレクトロマイグレーション法によるナノギャップ形成を一度に大量かつ大面積に作製することができる。また、このエレクトロマイグレーション現象の利用は、導電性材料の、ほぼ全てにおいて共通に発生するため、その適応材料は非常に広いという特徴を有する。さらに、通電時の印加電圧もしくは電流の大きさ印加波形状により、ナノギャップ部分の抵抗を制御することが可能となり、これにより任意のギャップ幅の電極作製が可能となる大きな効果を有する。従来の一般的な、エレクトロマイグレーション法を適用せずに、絶縁体基板40上に導電性細線60を作製したときの概念図を図4に示す。この細線構造60を作るためには絶縁体レジスト構造、有機物レジスト構造やメタルマスクマスク構造で、60直上を除く、他の部分をマスキングする必要がある。また、この時の導電性材料堆積時の細線60の形成過程の径時変化を図5に示す。導電性材料が堆積される方向61から降り積もった導電性材料が最終的に図5dのような金属電極50と51を架橋した、細線構造60となることを示している。なお、方向61は基板に対して垂直方向を簡単のため図示しているが、方向が垂直であるとは限らない。本発明の製造方法を用いて形成したナノギャップ構造を図6に示す。ナノギャップは1nm~50nmの範囲にあり、好適には1nm~10nmとすることができる。また、導電性材料が堆積される過程を図7に示す。導電性材料としては、導電性を有するものであれば特に制限はないが、好ましくは、金属、合金、有機分子、金属化合物、半導体、カーボン系材料を使用することができる。図7のように、金属電極80と81の間にエレクトロマイグレーション可能な電圧もしくは電流を印加する。この時、図7のaやbのような電極間が電気的に断絶されている堆積初期過程では、印加電圧の影響はないが、図7cのように電気的に架橋若しくはそれに近い状況になると、最終的に架橋もしくはそれに近い構造を形成した部位の点B付近において、導電性原子もしくはクラスター93に電流密度が集中し、エレクトロマイグレーションによる変形が発生する。その結果、図7dのような電極80と81が、再び電気的に断絶される構造となる。その後、堆積が進むと、図eのようにさらに堆積が進むと、また点B付近において、架橋もしくはそれに近い構造になる。しかし、ここでまた点B付近の導電性原子もしくはクラスター93において、エレクトロマイグレーションによる変形が発生し、図7fのような断絶構造に再び変化する。これと同様に、エレクトロマイグレーションによる変形は導電性材料の堆積物が図7c、e、gのような架橋もしくはそれに近い構造になるたびに発生し、堆積のスピードがエレクトロマイグレーションで変形するスピードよりある程度遅ければ、その瞬間ごとにエレクトロマイグレーションが発生しd、f、hのような断絶構造に順次変化する。これを継続すると、堆積終了後、最終的に図7hのような導電性細線部が91と92とに断絶されたナノギャップ構造が形成される。このように導電性材料の堆積時にエレクトロマイグレーション工程を組み入れると、二つの工程が同時に実施できるだけでなく、図7c、e、gのようにエレクトロマイグレーションを行うときの断面積を、図3aのようなある程度大きな断面積と比べ、架橋もしくはそれに近い構造が形成された瞬間という、大幅に小さな断面積でエレクトロマイグレーションが発生する。すなわち、この面積の減少分印加しなければならない電流量およびプロセス時間を大幅に軽減することができる。エレクトロマイグレーションが発生する部分は、架橋部もしくはそれに近い構造になった部分点B部が形成された瞬間、電極80と81の間の抵抗が小さくなり、自動的にそのB部分に電流が集中され、エレクトロマイグレーションが発生する。さらに、前述のような堆積スピードの条件を満たす範囲であれば、大面積化大量の並列化も可能である。本発明のナノギャップ電極の製造に際しては、抵抗加熱蒸着法、電子ビーム蒸着法、スパッタ蒸着法、パルスレーザ蒸着法、イオンビームデポジション法、イオンプレーティング法、分子線エピタキシー法、化学気相成長法により、または、電性物質の微粒子構造を濃縮させる方法により、導電性材料を堆積させることができる。また、ナノギャップ電極の製造において、金属電極間に印加する、一定電圧、パルス電圧、電圧高さ又はパルス電圧波高さを変動した電圧、または、一定電流、パルス電流、電流の大きさ又はパルス電流高さを変動した電流、さらには、方形波、三角波、バースト波、矩形波、サイン波のパルス電圧又はパルス電流を調整することにより、ギャップ構造の間隔図7dにおけるGの大きさ、すなわち、ナノギャップ電極の抵抗を自由に制御することができる。以上のように、本発明によるナノギャップ形成技術においては、導電性材料堆積中にエレクトロマイグレーション工程を取り入れることにより、堆積後に、エレクトロマイグレーション法を適応する時に比べて、大幅な印加電流の軽減プロセス時間の軽減が可能となる。さらに基板全面にこの手法を取り入れることで同時に複数のナノギャップ構造断絶構造を作製でき、大量生産も可能となる以下、実施例および比較例に基づいて説明する。なお、本実施例はあくまで一例であり、この例によって何ら制限されるものではない。すなわち、本発明は特許請求の範囲によってのみ制限されるものであり、本発明に含まれる実施例以外の種々の変形を包含するものである。実施例1、比較例1図8、9のように、絶縁体ポリガラス100上に銅電極110、111が設置されている市販のプリント基板に、上から1mm程度のスリットを持った絶縁体の有機物テープ120を貼る。スリット幅は約1mmとし、プリント基板に配置された、向かい合う二つの銅配線110、111を露出させるように配置する。このテープは、導電性細線構造60を形成させるためのマスキング構造に相当する。この基板に対して、真空蒸着で金原子30nmを真空蒸着で堆積させ、金属細線構造を作製する。蒸着は約1800秒かけておこなった。またこの時、銅電極間には実施例1として10Vの電圧を印加し、比較例1として0.1Vの電圧を印加した。ここで0.1Vはエレクトロマイグレーションを起こすには十分小さな、そして10Vはエレクトロマイグレーションを起こすには十分大きな値として設定した。試料の抵抗の径時変化を図10に示す。比較例1として、0.1Vを印加した場合破線、図10に示すように、金属蒸着が継続するにしたがって抵抗が小さくなっていることが分かる。さらに詳しく現象を見ると、領域Aの状態では抵抗の変化がほとんどない。この範囲では図5aのように、電極上の金原子の配置がかなりまばらであり、抵抗の変化として現れないことを意味している。その後、領域Bにおいて、図5bのようにある程度蒸着された金が表面上で成長し、電極110、111間にトンネル抵抗が抵抗として検出されていることを意味する。トンネル抵抗は図5bのようなアイランド構造が形成されているとき、アイランド成長に伴ったアイランド間隔減少に合わせ指数関数的に変化することが知られる。そのため、領域Bにおける指数関数的な抵抗変化は、このトンネル抵抗変化を反映しているものと考えられる。その後、領域Cにおいて、図5cのように、電極110と111は蒸着された金細線によって電気的に接続される。この時の抵抗は110111間に金属架橋構造が形成されているので、いわゆるオームの法則に従った抵抗となる。そのため、さらに金属蒸着を進めると、図5cからdのように金細線の断面積が増加に反比例して、抵抗が減少する。そのため領域Cにおいては金原子蒸着の継続に合わせ、領域Bほどの大幅な変化ではないにしろ抵抗の減少が継続し、オームの法則に従った抵抗変化が現れている。このように、比較例1の印加電圧0.1Vの場合、図5における細線の形成過程を反映した挙動を抵抗変化として表していると考えられる。次に、実施例1として、10Vを印加した場合実線、領域A及びBの途中までは0.1Vと同様の抵抗変化の挙動を示している。しかし、点Dにおいてスパイク状の大きな抵抗変化を示している。この変化は、図7におけるcからdへの変化を示している。このようにD前の領域Bでは0.1Vのときと同様の指数関数的な抵抗変化を示し、点Dを境に抵抗変化量が鈍化しているが、これは図5のような通常の金原子堆積とは違った挙動であることを示している。そして、抵抗値は領域Cにおいて、量子化抵抗である12.9kΩ金属原子が単原子架橋した時の抵抗値以上の抵抗値である約70kΩほどで抵抗がほぼ一定値になっている。この結果も0.1V時と大きく違った結果となっており、10Vの印加によって図7のようなエレクトロマイグレーションによる変形のため、架橋構造が形勢できず、抵抗変化の形態が0.1V時と大きく異なったと考えられる。図11にそのプロセス後のそれぞれの電圧電流特性を示す。ここで0.1Vを印加したケースは電流値を1/10とした。この結果0.1V時は明らかな金属抵抗であるが、10V印加時も量子化抵抗である12.9kΩ金属原子が単原子架橋した時の抵抗値以上の抵抗値を示し、トンネル抵抗であることが分かる。また、図12に示す電子顕微鏡画像からもナノギャップ構造断絶構造を確認でき、本発明手法によりナノギャップ構造断絶構造が形成できていることが分かる。さらに、図10から10V印加時に流れる最大電流値は約0.4mA程度であることがわかる。ここでもし以前のFB-EM法を使ってナノギャップ構造断絶構造を形成させるとすると、必要な電流値は、断面積の高さが30nm、幅が1mmのため数十Aと算出され、約1万分の1程度に電流値を軽減できたこととなる。実施例2図13及び図14に示すように、絶縁体の段差構造141をもつ絶縁体基板140上に金属電極150151を有した試料に対して、銅電子細線構造161162部を導電性材料の堆積によって作製する。電極150151間にエレクトロマイグレーション可能な電圧もしくは電流を印加し、164の堆積方向で導電性材料を堆積させると、結果的に図14gのようにナノギャップ構造が形成される。ここで、164の堆積方向は基板に対して垂直と例示してあるが、必ずしも方向は垂直と限らない。このように加工を施した絶縁基板を用いるメリットとしては、ナノギャップ構造の形成される箇所を電極150の近傍に限定して作製できる点である。図7では、ナノギャップの位置は導電性細線上のいずれかとなりある程度ランダムとなる。