"複数の色画素が第1方向および当該第1方向に直交する第2方向に行列状に配列された画素アレイ部と、複数の上記色画素に跨って光を入射するマルチレンズが配列されたマルチレンズアレイと、を有し、上記画素アレイ部の各色画素は、上記第1方向および上記第2方向に少なくとも一方向に隣接する色画素がステレオのL用画素とR用画素に割り当てられ、上記マルチレンズアレイは、上記第1方向において、少なくとも一部が互いに隣接する色の異なる異色画素に跨って光を入射するように配置されている固体撮像素子。上記画素アレイ部の隣接する複数の色画素または一つの上記色画素が、光感度または電荷の蓄積量の異なる領域に分割された複数の分割画素を含んで形成され、上記各分割画素がステレオのL用画素とR用画素に割り当てられ、上記マルチレンズアレイは、上記第1方向において、少なくとも一部が互いに隣接する色の異なる異色分割画素に跨って光を入射するように配置されている請求項1記載の固体撮像素子。上記色画素は、少なくとも上記第1方向に複数の分割画素が形成され隣接する分割画素がステレオのL用画素とR用画素に割り当てられている請求項2記載の固体撮像素子。上記色画素は、上記第1方向および上記第2方向に正方配列となるように複数の分割画素を含んで形成され、色画素の行列配列において行毎に交互に、低感度と高感度となるように形成されている請求項3記載の固体撮像素子。色画素の行列配列において、同一列で分割画素がステレオの同一のL用画素またはR用画素となるように割り当てられ、当該列の隣接列で分割画素がステレオの同一のR用画素またはL用画素となるように割り当てられている請求項4記載の固体撮像素子。上記第1方向および上記第2方向に隣接する分割画素がステレオの異なるL用画素とR用画素となるように割り当てられている請求項4記載の固体撮像素子。色画素の行列配列において、同一行で分割画素がステレオのL用画素が高感度または低感度で、R用画素が低感度または高感度となるように形成され、当該行の隣接列で分割画素がステレオのL用画素が低感度または高感度で、R用画素が高感度または低感度となるように形成されている請求項4記載の固体撮像素子。上記画素アレイ部は、受光部上に配置された色フィルタアレイと、色フィルタアレイ上に各一つの分割画素に対応するように形成されたオンチップレンズアレイと、を有し、上記マルチレンズアレイは、上記オンチップレンズアレイの光入射側に配置され、上記マルチレンズとオンチップレンズは、光軸の変化に合わせて瞳補正が施されている請求項2記載の固体撮像素子。固体撮像素子と、上記固体撮像素子に被写体像を結像する光学系と、を有し、上記固体撮像素子は、複数の色画素が第1方向および当該第1方向に直交する第2方向に行列状に配列された画素アレイ部と、複数の上記色画素に跨って光を入射するマルチレンズが配列されたマルチレンズアレイと、を有し、上記画素アレイ部の各色画素は、上記第1方向および上記第2方向に少なくとも一方向に隣接する色画素がステレオのL用画素とR用画素に割り当てられ、上記マルチレンズアレイは、上記第1方向において、少なくとも一部が互いに隣接する色の異なる異色画素に跨って光を入射するように配置されているカメラシステム。上記画素アレイ部の隣接する複数の色画素または一つの上記色画素が、光感度または電荷の蓄積量の異なる領域に分割された複数の分割画素を含んで形成され、上記各分割画素がステレオのL用画素とR用画素に割り当てられ、上記マルチレンズアレイは、上記第1方向において、少なくとも一部が互いに隣接する色の異なる異色分割画素に跨って光を入射するように配置されている請求項9記載のカメラシステム。上記色画素は、少なくとも上記第1方向に複数の分割画素が形成され隣接する分割画素がステレオのL用画素とR用画素に割り当てられている請求項10記載のカメラシステム。上記色画素は、上記第1方向および上記第2方向に正方配列となるように複数の分割画素を含んで形成され、色画素の行列配列において行毎に交互に、低感度と高感度となるように形成されている請求項11記載のカメラシステム。色画素の行列配列において、同一列で分割画素がステレオの同一のL用画素またはR用画素となるように割り当てられ、当該列の隣接列で分割画素がステレオの同一のR用画素またはL用画素となるように割り当てられている請求項12記載のカメラシステム。上記第1方向および上記第2方向に隣接する分割画素がステレオの異なるL用画素とR用画素となるように割り当てられている請求項12記載のカメラシステム。色画素の行列配列において、同一行で分割画素がステレオのL用画素が高感度または低感度で、R用画素が低感度または高感度となるように形成され、当該行の隣接列で分割画素がステレオのL用画素が低感度または高感度で、R用画素が高感度または低感度となるように形成されている請求項12記載のカメラシステム。上記画素アレイ部は、受光部上に配置された色フィルタアレイと、色フィルタアレイ上に各一つの分割画素に対応するように形成されたオンチップレンズアレイと、を有し、上記マルチレンズアレイは、上記オンチップレンズアレイの光入射側に配置され、上記マルチレンズとオンチップレンズは、光軸の変化に合わせて瞳補正が施されている請求項11記載のカメラシステム。ところが、特許文献1に開示された技術では、フル解像度を得るために、複雑な構造と複雑な信号処理を必要とする。また、特許文献2に開示された技術では、2眼であると飽和すると視差が取れないのでワイドダイナミックレンジWDRのレンジが不足するなどの不利益がある。そこで、本技術は、複雑な構造と複雑な信号処理を必要とすることなく、単眼でステレオのワイドダイナミックレンジWDR画像を得ることが可能な固体撮像素子およびカメラシステムを提供することにある。本技術の第1の観点の固体撮像素子は、複数の色画素が第1方向および当該第1方向に直交する第2方向に行列状に配列された画素アレイ部と、複数の上記色画素に跨って光を入射するマルチレンズが配列されたマルチレンズアレイと、を有し、上記画素アレイ部の各色画素は、上記第1方向および上記第2方向に少なくとも一方向に隣接する色画素がステレオのL用画素とR用画素に割り当てられ、上記マルチレンズアレイは、上記第1方向において、少なくとも一部が互いに隣接する色の異なる異色画素に跨って光を入射するように配置されている。本技術の第2の観点のカメラシステムは、固体撮像素子と、上記固体撮像素子に被写体像を結像する光学系と、を有し、上記固体撮像素子は、複数の色画素が第1方向および当該第1方向に直交する第2方向に行列状に配列された画素アレイ部と、複数の上記色画素に跨って光を入射するマルチレンズが配列されたマルチレンズアレイと、を有し、上記画素アレイ部の各色画素は、上記第1方向および上記第2方向に少なくとも一方向に隣接する色画素がステレオのL用画素とR用画素に割り当てられ、上記マルチレンズアレイは、上記第1方向において、少なくとも一部が互いに隣接する色の異なる異色画素に跨って光を入射するように配置されている。本発明によれば、複雑な構造と複雑な信号処理を必要とすることなく、単眼でステレオのワイドダイナミックレンジWDR画像を得ることができる。以下、本発明の実施形態を図面に関連付けて説明する。なお、説明は以下の順序で行う。1.固体撮像素子の構成例CMOSイメージセンサの例2.本実施形態の特徴的構成2-1.第1の特徴的構成例2-2.第2の特徴的構成例2-3.第3の特徴的構成例2-4.第4の特徴的構成例2-5.第5の特徴的構成例2-6.第6の特徴的構成例2-7.第7の特徴的構成例2-8.第8の特徴的構成例3.適用可能な単眼3Dステレオカメラの構成例4.カメラシステムの構成例<1.固体撮像素子の構成例>[システム構成]図1は、本実施形態に係る固体撮像素子、たとえばX-Yアドレス型固体撮像装置の一種であるCMOSイメージセンサの構成の概略を示すシステム構成図である。本実施形態に係るCMOSイメージセンサ10は、半導体基板以下、単にセンサチップと記述する場合もある11に形成された画素アレイ部12と、画素アレイ部12と同じ半導体基板11に集積された周辺回路部とを有する。周辺回路部としては、たとえば、垂直駆動部13、カラム処理部14、水平駆動部15およびシステム制御部16が配置されている。また、センサチップ11の外部には、信号処理系を構成するDSP回路31および画像メモリ32が配置されている。画素アレイ部12には、入射する可視光をその光量に応じた電荷量に光電変換する光電変換素子を含む図示しない単位画素以下、単に画素と記述する場合もあるがアレイ状に配置されている。単位画素の具体的な回路構成については後述する。この画素アレイ部12の受光面光入射面側には、色フィルタアレイ33が形成され、その上部側にマルチレンズアレイMultiLensArray;MLA34が配置されている。また、色フィルタアレイ33上にはオンチップレンズOCLが配置される。基本的に、本実施形態においては、後述するように、ライトフィールドLightFieldのステレオ版として、マルチレンズアレイMLAでLR視差分離を行う構成が採用される。また、本実施形態では、後述するように、単眼で3DステレオのWDR画像を得ることが可能に構成される。画素アレイ部12にはさらに、行列状の画素配列に対して行ごとに画素駆動線18が図の左右方向画素行の画素配列方向/水平方向に沿って配線され、列ごとに垂直信号線17が図の上下方向画素列の画素配列方向/垂直方向に沿って形成されている。画素駆動線18の一端は、垂直駆動部13の各行に対応した出力端に接続されている。図1では、画素駆動線18について1本として示しているが、1本に限られるものではない。垂直駆動部13は、シフトレジスタやアドレスデコーダなどによって構成されている。ここでは、具体的な構成については図示を省略するが、垂直駆動部13は、読出し走査系と掃出し走査系とを含んだ構成を有する。読出し走査系は、信号を読み出す単位画素について行単位で順に選択走査を行う。一方、掃出し走査系は、読出し走査系によって読出し走査が行われる読出し行に対し、その読出し走査よりもシャッタスピードの時間分だけ先行してその読出し行の単位画素の光電変換素子から不要な電荷を掃き出すリセットする掃出し走査を行う。この掃出し走査系による不要電荷の掃き出しリセットにより、いわゆる電子シャッタ動作が行われる。ここで、電子シャッタ動作とは、光電変換素子の光電荷を捨てて、新たに露光を開始する光電荷の蓄積を開始する動作のことを言う。読出し走査系による読出し動作によって読み出される信号は、その直前の読出し動作または電子シャッタ動作以降に入射した光量に対応する。そして、直前の読出し動作による読出しタイミングまたは電子シャッタ動作による掃出しタイミングから、今回の読出し動作による読出しタイミングまでの期間が、単位画素における光電荷の蓄積時間露光時間となる。本実施形態においては、後述するように、この露光時間の制御や色フィルタの透過率を変えるデバイスを採用することによりワイドダイナミックレンジを得ることが可能となる。垂直駆動部13によって選択走査された画素行の各単位画素から出力される信号は、垂直信号線17の各々を通してカラム処理部14に供給される。カラム処理部14は、画素アレイ部12の画素列ごとに、選択行の各画素から出力されるアナログの画素信号に対してあらかじめ定められた信号処理を行う。カラム処理部14での信号処理としては、たとえばCDS処理が挙げられる。CDS処理は、選択行の各画素から出力されるリセットレベルと信号レベルとを取り込み、これらのレベル差を取ることによって1行分の画素の信号を得るとともに、画素の固定パターンノイズを除去する処理である。カラム処理部14に、アナログの画素信号をデジタル化するA/D変換機能を持たせることも可能である。水平駆動部15は、シフトレジスタやアドレスデコーダなどによって構成され、カラム処理部14の画素列に対応した回路部分を順番に選択走査する。この水平駆動部15による選択走査により、カラム処理部14で画素列ごとに信号処理された画素信号が順番にセンサチップ11の外部へ出力される。すなわち、センサチップ11からは、色フィルタアレイ33のカラーコーディング色配列に対応した画素信号がそのままRAWデータ生データとして出力される。システム制御部16は、センサチップ11の外部から与えられるクロックや、動作モードを指令するデータなどを受け取り、また、本CMOSイメージセンサ10の内部情報などのデータを出力する。システム制御部16は、各種のタイミング信号を生成するタイミングジェネレータを有し、タイミングジェネレータで生成された各種のタイミング信号を基に垂直駆動部13、カラム処理部14、水平駆動部15などの駆動制御を行う。センサチップ11の外部回路であるDSP回路31は、センサチップ11から出力されるたとえば1フレーム分の画像データを画像メモリ32に一時的に蓄え、画像メモリ32に蓄えられた画素情報を基にデモザイク処理等を実行する。デモザイク処理とは、単色の色情報しか持たない各画素の信号に対して、その周辺画素の信号から足りない色情報を集め与えることで色情報を補完してフルカラー画像を作り出す処理である。単位画素の回路構成図2は、単位画素20の回路構成の一例を示す回路図である。図2に示すように、本実施形態に係る単位画素20は、光電変換素子、たとえばフォトダイオード21と、たとえば転送トランジスタ22、リセットトランジスタ23、増幅トランジスタ24および選択トランジスタ25の4つのトランジスタとを有する。ここでは、4つのトランジスタ22~25として、たとえばNチャネルのMOSトランジスタを用いている。ただし、ここで例示した転送トランジスタ22、リセットトランジスタ23、増幅トランジスタ24および選択トランジスタ25の導電型の組み合わせは一例に過ぎず、これらの組み合わせに限られるものではない。この単位画素20に対して、画素駆動線18として、たとえば、転送線181、リセット線182および選択線183の3本の駆動配線が同一画素行の各画素について共通に配線されている。これら転送線181、リセット線182および選択線183の各一端は、垂直駆動部13の各画素行に対応した出力端に、画素行単位で接続されている。フォトダイオード21は、アノード電極が負側電源に接続されており、受光した光をその光量に応じた電荷量の光電荷ここでは、光電子に光電変換する。フォトダイオード21のカソード電極は、転送トランジスタ22を介して増幅トランジスタ24のゲート電極と電気的に接続されている。増幅トランジスタ24のゲート電極と電気的に繋がったノード26をFDフローティングディフュージョン部と呼ぶ。転送トランジスタ22は、フォトダイオード21のカソード電極とFD部26との間に接続されている。転送トランジスタ22のゲート電極には、高レベルたとえば、Vddレベルがアクティブ以下、Highアクティブと記述するの転送パルスφTRFが転送線181を介して与えられる。転送パルスφTRFが与えられることで、転送トランジスタ22はオン状態となってフォトダイオード21で光電変換された光電荷をFD部26に転送する。リセットトランジスタ23は、ドレイン電極が画素電源Vddに、ソース電極がFD部26にそれぞれ接続されている。リセットトランジスタ23のゲート電極には、フォトダイオード21からFD部26への信号電荷の転送に先立って、HighアクティブのリセットパルスφRSTがリセット線182を介して与えられる。リセットパルスφRSTが与えられることで、リセットトランジスタ23はオン状態となり、FD部26の電荷を画素電源Vddに捨てることによってFD部26をリセットする。増幅トランジスタ24は、ゲート電極がFD部26に、ドレイン電極が画素電源Vddにそれぞれ接続されている。そして、増幅トランジスタ24は、リセットトランジスタ23によってリセットした後のFD部26の電位をリセット信号リセットレベルVresetとして出力する。増幅トランジスタ24は、転送トランジスタ22によって信号電荷を転送した後のFD部26の電位を光蓄積信号信号レベルVsigとして出力する。選択トランジスタ25は、たとえば、ドレイン電極が増幅トランジスタ24のソース電極に、ソース電極が垂直信号線17にそれぞれ接続されている。選択トランジスタ25のゲート電極には、Highアクティブの選択パルスφSELが選択線183を介して与えられる。選択パルスφSELが与えられることで、選択トランジスタ25はオン状態となって単位画素20を選択状態とし、増幅トランジスタ24から出力される信号を垂直信号線17に中継する。なお、選択トランジスタ25については、画素電源Vddと増幅トランジスタ24のドレインとの間に接続した回路構成を採ることも可能である。また、単位画素20としては、上記構成の4つのトランジスタからなる画素構成のものに限られるものではない。たとえば、増幅トランジスタ24と選択トランジスタ25とを兼用した3つのトランジスタからなる画素構成のものなどであっても良く、その画素回路の構成は問わない。画素加算ところで、一般的に、動画撮像のときにはフレームレートを上げ、高速動画撮像を実現するために、隣接する複数の画素の信号を加算して読み出す画素加算が行われる。この画素加算については、画素内や、垂直信号線17上や、カラム処理部14や、後段の信号処理部などで行うことができる。ここで、一例として、たとえば2×2の正方配列における上下左右に隣接する4画素の信号を画素内で加算する場合の画素構成について説明する。図3は、隣接4画素加算を画素内で行う場合の回路構成の一例を示す回路図であり、図中、図2と同等部分には同一符号を付して示している。図3において、上下左右に隣接する4画素のフォトダイオード21を、フォトダイオード21-1,21-2,21-3,21-4とする。これらフォトダイオード21-1,21-2,21-3,21-4に対して、4個の転送トランジスタ22-1,22-2,22-3,22-4が設けられ、リセットトランジスタ23、増幅トランジスタ24および選択トランジスタ25が1個ずつ設けられている。すなわち、転送トランジスタ22-1,22-2,22-3,22-4は、各一方の電極がフォトダイオード21-1,21-2,21-3,21-4の各カソード電極に接続され、各他方の電極が増幅トランジスタ24のゲート電極に共通に接続されている。この増幅トランジスタ24のゲート電極には、フォトダイオード21-1,21-2,21-3,21-4に対して共通のFD部26が電気的に接続されている。リセットトランジスタ23は、ドレイン電極が画素電源Vddに、ソース電極がFD部26にそれぞれ接続されている。上記構成の隣接4画素加算に対応した画素構成において、4個の転送トランジスタ22-1,22-2,22-3,22-4に対して同じタイミングで転送パルスφTRFを与えることで、隣接する4画素間での画素加算を実現できる。すなわち、フォトダイオード21-1,21-2,21-3,21-4から転送トランジスタ22-1,22-2,22-3,22-4によってFD部26に転送された信号電荷は、FD部26において加算FD加算と記述する場合もあるされることになる。一方、転送トランジスタ22-1,22-2,22-3,22-4に対して異なるタイミングで転送パルスφTRFを与えることで、画素単位での信号出力も実現できる。すなわち、動画撮像時には画素加算を行うことによってフレームレートの向上を図ることができるに対して、静止画撮像時には全画素の信号を独立して読み出すことで、解像度の向上を図ることができる。[画素配列]上述したように、画素アレイ部12は、複数の画素がマトリクス状行列状に配置されて構成される。画素アレイ部12は、その画素配列として、たとえば図4に示すようなベイヤー配列が採用される。本実施形態の画素アレイ部12は、一つの画素がたとえばフォトダイオードにより形成される光電変換素子を含む複数の分割画素セルDPCに分割されている。具体的には、固体撮像素子CMOSイメージセンサ10において、ベイヤー配列の同一色カラーフィルタ下の1画素について、2ケ以上複数個の分割画素セルDPCに分割されている。この場合、感度または蓄積時間を変えて2ケ以上複数個に分割されている分割画素セルDPCは、感度または蓄積時間露光時間を変えて分割されることが可能である。以下の説明では、一つの画素DPCが4つの分割画素セルDPC-A~DPC-Dに分割されている場合を例に説明する。図5は、本実施形態に係る画素分割の概念図である。図5にはベイヤー配列の場合の分割方法が示されており、同じ色フィルタの下にある1画素を4分割した例で、たとえば分割された個々の画素では感度または蓄積時間がそれぞれ異なる。図5では、一例として、G緑画素PCGをDPC-A,DPC-B,DPC-C,DPC-Dの4つの画素に分割した場合が示されている。たとえばDPC-AとDPC-Bの2つの分割することも可能である。<2.本実施形態の特徴的構成>本実施形態においては、上記構成を有するCMOSイメージセンサ10において、ライトフィールドLightField技術を適用するステレオカメラや単眼3次元3Dステレオカメラに適用可能な固体撮像素子として構成されている。以下、ステレオカメラや単眼3次元3Dステレオカメラに適用可能な固体撮像素子としての特徴的な構成について具体的に説明する。なお、以下の説明では、図中に示すX-Y座標において、X方向が第1方向に相当し、Y方向が第2方向に相当し、X方向を水平方向または横方向といい、Y方向を垂直方向または縦方向という場合もある。<2-1.第1の特徴的構成例>図6は、本実施形態に係る固体撮像素子CMOSイメージセンサの第1の特徴的構成例を示す図である。図6のCMOSイメージセンサ10Aは、ステレオカメラに適用可能で、ライトフィールドLightFieldのステレオ版として、マルチレンズアレイMultiLensArray34でLR視差分離を行う。この構成では、水平解像度は1/2になるが、サイドバイサイドSidebySide記録方式とマッチすることから有用である。ここで、Lはステレオにおける左Leftを示し、Rはステレオにおける右Rightを示す。CMOSイメージセンサ10Aにおいて、画素アレイ部12Aは、ベイヤー配列の場合の各画素の分割方法が採用されている。図6においては、G画素PCG11-1、R画素PCR11、G画素PCG11-2、およびB画素PCB11が2×2のベイヤー配列となるように、色フィルタアレイ33が形成されている。この配列が行列状に形成されている。図6の例では、一部のみを示し、B画素PCB11の横方向に隣接して、隣接のベイヤー配列のG画素PCG12-1が配置され、G画素PCG11-2の横方向に隣接して、隣接のベイヤー配列のR画素PCR12が配置されている例を示している。図6の例では、第1行にG画素PCG11-1、B画素PCB11、G画素PCG12-1が配置され、第2行にR画素PCR11、G画素PCG11-2、R画素PCR12が配列されている。そして、図6の例では、各G画素PCG11-1、R画素PCR11、G画素PCG11-2、およびB画素PCB11はそれぞれ横方向X方向に2分割されている。G画素PCG11-1は、画素DPC-AG1,DPC-BG1の2つの分割画素を含んで構成されている。この例では、分割画素DPC-AG1はステレオのR用に割り当てられ、分割画素DPC-BG1がステレオのL用に割り当てられている。R画素PCR11は、画素DPC-AR1,DPC-BR1の2つの分割画素を含んで構成されている。この例では、分割画素DPC-AR1はステレオのR用に割り当てられ、分割画素DPC-BR1がステレオのL用に割り当てられている。B画素PCB11は、画素DPC-AB1,DPC-BB1の2つの分割画素を含んで構成されている。この例では、分割画素DPC-AB1はステレオのR用に割り当てられ、分割画素DPC-BB1がステレオのL用に割り当てられている。G画素PCG11-2は、画素DPC-AG1,DPC-BG1の2つの分割画素を含んで構成されている。この例では、分割画素DPC-AG1はステレオのR用に割り当てられ、分割画素DPC-BG1がステレオのL用に割り当てられている。G画素PCG12-1は、画素DPC-AG1,DPC-BG1の2つの分割画素を含んで構成されている。この例では、分割画素DPC-AG1はステレオのR用に割り当てられ、分割画素DPC-BG1がステレオのL用に割り当てられている。R画素PCR12は、画素DPC-AR1,DPC-BR1の2つの分割画素を含んで構成されている。この例では、分割画素DPC-AR1はステレオのR用に割り当てられ、分割画素DPC-BR1がステレオのL用に割り当てられている。本例では、画素配列の同一列Y方向の配列の各分割画素は、同一のステレオ用のRおよびLの機能が割り当てられている。換言すれば、画素配列の同一行X方向の配列の各分割画素は、ステレオ用のRおよびLの機能が交互に割り当てられている。図6に示すように、半導体基板11には、遮光部BLDや配線が形成され、その上層に色フィルタアレイ33が形成され、色フィルタアレイ33の上層にオンチップレンズOCLアレイ35が形成されている。オンチップレンズアレイ35の各オンチップレンズOCLは、画素アレイ部12Aにおける各分割画素に対応するように行列状に形成されている。そして、オンチップレンズアレイ35の光入射側に対向して、マルチレンズMLが行列状に形成されたマルチレンズアレイ34が配置されている。図6の例では、マルチレンズアレイ34の各マルチレンズMLの横方向X方向に共有する画素の色が通常の配列と異なり、共有する画素が同色ではなく、異色となるように配置されている。図6の例では、2つの第1マルチレンズ系ML1、第2マルチレンズ系ML2が示されている。第1マルチレンズ系ML1は、第1行において、G画素PCG11-1のステレオのL用分割画素DPC-BG1と、G画素PCG11-1の隣接B画素PCB11のステレオのR用分割画素DPC-AB1とで共有するように配置されている。同様に、第1マルチレンズ系ML1は、第2行において、R画素PCR11のステレオのL用分割画素DPC-BR1と、R画素PCR11の隣接G画素PCG11-2のステレオのR用分割画素DPC-AG1とで共有するように配置されている。第2マルチレンズ系ML2は、第1行において、B画素PCB11のステレオのL用分割画素DPC-BB1と、B画素PCB11の隣接G画素PCG12-1のステレオのR用分割画素DPC-AG1とで共有するように配置されている。同様に、第2マルチレンズ系ML2は、第2行において、G画素PCG11-2のステレオのL用分割画素DPC-BG1と、G画素PCG11-2の隣接R画素PCR12のステレオのR用分割画素DPC-AR1とで共有するように配置されている。このように、一つのマルチレンズMLで共有する色画素を同色ではなく異色とすることでステレオのLRの混色消光比を、レンズギャップとこの異色分離で改善することが可能となる。また、縦方向Y方向を、ディスクリートレンズDSCLとするかシリンドリカルレンズCYLDLとするかは選択可能である。オンチップレンズOCLがない場合にはディスクリートレンズDSCLとすることにより集光率の向上を図ることができる。なお、図6の例では、2つの分割画素に跨るレンズ形状は、縦方向Y方向に隣接する共有される分割画素のレンズとの影響を避けるために、横方向X方向に長い扁平な形状となる。<2-2.第2の特徴的構成例>図7は、本実施形態に係る固体撮像素子CMOSイメージセンサの第2の特徴的構成例を示す図である。図7のCMOSイメージセンサ10Bが図6のCMOSイメージセンサ10Aと異なる点は、次の通りである。図7のCMOSイメージセンサ10Bは、各画素は2分割ではなく、図5に示すように、2×2の4分割として、縦方向上下にも同色フィルタを配置して、同色4画素で視差とワイドダイナミックレンジWDRの2条件を配分している。この構成により、CMOSイメージセンサ10Bは、ベイヤー配列の基本とした、ワイドダイナミックレンジWDRの単眼3次元3Dステレオカメラに適用可能に構成されている。上記したように、図7の例では、各G画素PCG11-1、R画素PCR11、G画素PCG11-2、およびB画素PCB11はそれぞれ横方向X方向および縦方向Y方向に2×2で4分割されている。G画素PCG11-1は、画素DPC-AG1,DPC-BG1,DPC-CG1,DPC-DG1の4つの分割画素を含んで構成されている。この例では、分割画素DPC-AG1はステレオのR用に割り当てられ、分割画素DPC-BG1がステレオのL用に割り当てられている。分割画素DPC-CG1はステレオのR用に割り当てられ、分割画素DPC-DG1がステレオのL用に割り当てられている。R画素PCR11は、画素DPC-AR1,DPC-BR1,DPC-CR1,DPC-DR1の4つの分割画素を含んで構成されている。この例では、分割画素DPC-AR1はステレオのR用に割り当てられ、分割画素DPC-BR1がステレオのL用に割り当てられている。分割画素DPC-CR1はステレオのR用に割り当てられ、分割画素DPC-DR1がステレオのL用に割り当てられている。B画素PCB11は、画素DPC-AB1,DPC-BB1,DPC-CB1,DPC-DB1の4つの分割画素を含んで構成されている。この例では、分割画素DPC-AB1はステレオのR用に割り当てられ、分割画素DPC-BB1がステレオのL用に割り当てられている。分割画素DPC-CB1はステレオのR用に割り当てられ、分割画素DPC-DB1がステレオのL用に割り当てられている。G画素PCG11-2は、画素DPC-AG1,DPC-BG1,DPC-CG1,DPC-DG1の4つの分割画素を含んで構成されている。この例では、分割画素DPC-AG1はステレオのR用に割り当てられ、分割画素DPC-BG1がステレオのL用に割り当てられている。分割画素DPC-CG1はステレオのR用に割り当てられ、分割画素分割画素DPC-DG1がステレオのL用に割り当てられている。G画素PCG12-1は、画素DPC-AG1,DPC-BG1,DPC-CG1,DPC-DG1の4つの分割画素を含んで構成されている。この例では、分割画素DPC-AG1はステレオのR用に割り当てられ、分割画素DPC-BG1がステレオのL用に割り当てられている。分割画素DPC-CG1はステレオのR用に割り当てられ、分割画素DPC-DG1がステレオのL用に割り当てられている。R画素PCR12は、画素DPC-AR1,DPC-BR1,DPC-CR1,DPC-DR1の4つの分割画素を含んで構成されている。この例では、分割画素DPC-AR1はステレオのR用に割り当てられ、分割画素DPC-BR1がステレオのL用に割り当てられている。分割画素DPC-CR1はステレオのR用に割り当てられ、分割画素DPC-DR1がステレオのL用に割り当てられている。本例においても、画素配列の同一列Y方向の配列の各分割画素は、同一のステレオ用のRおよびLの機能が割り当てられている。換言すれば、画素配列の同一行X方向の配列の各分割画素は、ステレオ用のRおよびLの機能が交互に割り当てられている。図7においては、半導体基板11部分は図面の簡略化のため省略されて、マルチレンズアレイ34のみが示されている。本例においても、マルチレンズアレイ34の各マルチレンズMLの横方向X方向に共有する画素の色が通常の配列と異なり、共有する画素が同色ではなく、異色となるように配置されている。図7の例でも、2つの第1マルチレンズ系ML1、第2マルチレンズ系ML2が示されている。第1マルチレンズ系ML1は、第1行において、G画素PCG11-1のステレオのL用分割画素DPC-BG1と、G画素PCG11-1の隣接B画素PCB11のステレオのR用分割画素DPC-AB1とで共有するように配置されている。第1マルチレンズ系ML1は、第2行において、G画素PCG11-1のステレオのL用分割画素DPC-DG1と、G画素PCG11-1の隣接B画素PCB11のステレオのR用分割画素DPC-CB1とで共有するように配置されている。第1マルチレンズ系ML1は、第3行において、R画素PCR11のステレオのL用分割画素DPC-BR1と、R画素PCR11の隣接G画素PCG11-2のステレオのR用分割画素DPC-AG1とで共有するように配置されている。第1マルチレンズ系ML1は、第4行において、R画素PCR11のステレオのL用分割画素DPC-DR1と、R画素PCR11の隣接G画素PCG11-2のステレオのR用分割画素DPC-CG1とで共有するように配置されている。第2マルチレンズ系ML2は、第1行において、B画素PCB11のステレオのL用分割画素DPC-BB1と、B画素PCB111の隣接G画素PCG12-1のステレオのR用分割画素DPC-AG1とで共有するように配置されている。第2マルチレンズ系ML2は、第2行において、B画素PCB11のステレオのL用分割画素DPC-DB1と、B画素PCB11の隣接G画素PCG12-1のステレオのR用分割画素DPC-CG1とで共有するように配置されている。第2マルチレンズ系ML2は、第3行において、G画素PCG11-2のステレオのL用分割画素DPC-BG1と、G画素PCG11-2の隣接R画素PCR12のステレオのR用分割画素DPC-AB1とで共有するように配置されている。第2マルチレンズ系ML2は、第4行において、G画素PCG11-2のステレオのL用分割画素DPC-DG1と、G画素PCG11-2の隣接R画素PCR12のステレオのR用分割画素DPC-CR1とで共有するように配置されている。このように、図7の例では図6の例と同様に、一つのマルチレンズMLで共有する色画素を同色ではなく異色とすることでステレオのLRの混色消光比を、レンズギャップとこの異色分離で改善することが可能となる。また、縦方向Y方向を、ディスクリートレンズDSCLとするかシリンドリカルレンズCYLDLとするかは選択可能である。オンチップレンズOCLがない場合にはディスクリートレンズDSCLとすることにより集光率の向上を図ることができる。なお、図7の例においても、2つの分割画素に跨るレンズ形状は、縦方向Y方向に隣接する共有される分割画素のレンズとの影響を避けるために、横方向X方向に長い扁平な形状となる。そして、図7の例では、ワイドダイナミックレンジを得るために、画素の行配列において行毎に交互に、低感度と高感度となるように構成されている。ワイドダイナミックレンジを得る、低感度画素と高感度画素の構成は、シャッタ等による露光制御および、色フィルタの透過率を変えるデバイス構造のいずれも採用することが可能である。このCMOSイメージセンサ10Bは、携帯電話機等の携帯電子機器のフェースカメラなどに適用可能である。携帯電子機器のフェースカメラなどは、空が背景バックグランドに入ることと、顔が近距離なので、単眼でWDRが最適である。携帯電子機器では、深度Depth情報によるユーザインターフェースUIにも利用できる。<2-3.第3の特徴的構成例>図8は、本実施形態に係る固体撮像素子CMOSイメージセンサの第3の特徴的構成例を示す図である。図8のCMOSイメージセンサ10Cが図7のCMOSイメージセンサ10Bと異なる点は、次の通りである。CMOSイメージセンサ10Cでは、低感度と高感度を行毎に交互に、低感度と高感度となるように構成される代わりに、各行でL用画素とR用画素を低感度と高感度に設定し、かつ1行毎にL用画素とR用画素の感度を入れ替えている。第1行では、L用分割画素が高感度とされ、R用分割画素が低感度とされている。第2行では、L用分割画素が低感度とされ、R用分割画素が高感度とされている。第3行では、L用分割画素が高感度とされ、R用分割画素が低感度とされている。第4行では、L用分割画素が低感度とされ、R用分割画素が高感度とされている。図8の例では、各色での低感度LR画像と、高感度LR画像の合成時の重心が中央で一致するため、ワイドダイナミックレンズWDR時の空間位相の線形性が保たれ、解像度への悪影響が出にくくなる。<2-4.第4の特徴的構成例>図9は、本実施形態に係る固体撮像素子CMOSイメージセンサの第4の特徴的構成例を示す図である。図9のCMOSイメージセンサ10Dが図7のCMOSイメージセンサ10Bと異なる点は、行毎にL用画素とR用画素を入れ替えていることにある。G画素PCG11-1において、分割画素DPC-AG1はステレオのR用に割り当てられ、分割画素DPC-BG1がステレオのL用に割り当てられている。分割画素DPC-CG1はステレオのL用に割り当てられ、分割画素DPC-DG1がステレオのR用に割り当てられている。R画素PCR11において、分割画素DPC-AR1はステレオのR用に割り当てられ、分割画素DPC-BR1がステレオのL用に割り当てられている。分割画素DPC-CR1はステレオのL用に割り当てられ、分割画素DPC-DR1がステレオのR用に割り当てられている。B画素PCB11において、分割画素DPC-AB1はステレオのR用に割り当てられ、分割画素DPC-BB1がステレオのL用に割り当てられている。分割画素DPC-CB1はステレオのL用に割り当てられ、分割画素DPC-DB1がステレオのR用に割り当てられている。G画素PCG11-2において、分割画素DPC-AG1はステレオのR用に割り当てられ、分割画素DPC-BG1がステレオのL用に割り当てられている。分割画素DPC-CG1はステレオのL用に割り当てられ、分割画素分割画素DPC-DG1がステレオのR用に割り当てられている。G画素PCG12-1において、分割画素DPC-AG1はステレオのR用に割り当てられ、分割画素DPC-BG1がステレオのL用に割り当てられている。分割画素DPC-CG1はステレオのL用に割り当てられ、分割画素DPC-DG1がステレオのR用に割り当てられている。R画素PCR12において、分割画素DPC-AR1はステレオのR用に割り当てられ、分割画素DPC-BR1がステレオのL用に割り当てられている。分割画素DPC-CR1はステレオのL用に割り当てられ、分割画素DPC-DR1がステレオのR用に割り当てられている。図9の例では、縦方向Y方向に隣接する共有分割画素が、LとRが半周期ずれていることから、マルチレンズMLの配置可能領域が広がることになり、マルチレンズMLの形状を扁平ではなくより円形に近づけることができ、レンズ形成が容易になる。<2-5.第5の特徴的構成例>図10A~Cは、本実施形態に係る固体撮像素子CMOSイメージセンサの第5の特徴的構成例を示す図である。図10のCMOSイメージセンサ10Eの特徴は、基本的にジグザグ配列ではなく正方配列長方配列であるが、行毎にL用画素とR用画素を入れ替えていることにある。本CMOSイメージセンサ10Eでは、行毎にL用画素とR用画素を入れ替えていることに加えて、第1列、第3列、第5列、第7列がG画素のみのG画素ストライプになっている。そして、各G画素PCGはX方向に隣接するR画素PCRまたはB画素PCBとステレオのL側画素またはR側画素として機能するように、マルチレンズMLが配置されている。ここでは、簡単化のため、G画素は符号PCGで、B画素は符号PCBで、R画素は符号PCRで示している。この構成では、マルチレンズアレイ34の各マルチレンズMLの横方向X方向に共有する画素の色が通常の配列と異なり、共有する画素が同色ではなく、異色となるように配置されている。図10Aの例において、偶数行である第2行および第4行のG画素PCGはステレオのL用の画素分割画素として割り当てられている。これに対応して、これらG画素PCGとマルチレンズMLを共有するB画素PCBまたはR画素PCRはステレオのR用の画素分割画素として割り当てられる。図10Aの例において、奇数行である第3行および第5行のG画素PCGはステレオのR用の画素分割画素として割り当てられている。これに対応して、これらG画素PCGとマルチレンズMLを共有するB画素PCBまたはR画素PCRはステレオのL用の画素分割画素として割り当てられる。図10Aの画素配列を基準にして、たとえば図10Bに示すように、L視差画素だけで、いわゆるベイヤーハニカムジグザグ配列を実現することが可能である。また、図10Aの画素配列を基準にして、たとえば図10Cに示すように、R視差画素だけで、ベイヤーハニカム配列を実現することが可能である。これらの構成においては、Y方向のL用画素とR用画素の加算で2D次元ジグザグベイヤー配列となる。この場合、同一垂直信号線における加算であることから、加算処理が容易となる。図10の例においても、一つのマルチレンズMLで共有する色画素を同色ではなく異色とすることでステレオのLRの混色消光比を、レンズギャップとこの異色分離で改善することが可能となる。そして、図10の例では、縦方向Y方向に隣接する共有分割画素が、LとRが半周期ずれていることから、マルチレンズMLの配置可能領域が広がることになり、マルチレンズMLの形状を扁平ではなくより円形に近づけることができレンズ形成が容易になる。<2-6.第6の特徴的構成例>図11A~Cは、本実施形態に係る固体撮像素子CMOSイメージセンサの第6の特徴的構成例を示す図である。図11のCMOSイメージセンサ10Fは、基本的にジグザグ配列ではなく正方配列長方配列であるが、行毎にL用画素とR用画素を入れ替えていることにある。本CMOSイメージセンサ10Fでは、行毎にL用画素とR用画素を入れ替えていることに加えて、第2行、第4行がG画素のみのG画素ストライプになっている。そして、各G画素PCGはX方向に隣接するR画素PCRまたはB画素PCBとステレオのL側画素またはR側画素として機能するように、マルチレンズMLが配置されている。ここでは、簡単化のため、G画素は符号PCGで、B画素は符号PCBで、R画素は符号PCRで示している。この構成では、第1行、第3行、第5行においてマルチレンズアレイ34の各マルチレンズMLの横方向X方向に共有する画素の色が通常の配列と異なり、共有する画素が同色ではなく、異色となるように配置されている。すなわち、第1行、第3行、第5行においては、X方向に隣接するB画素PCBとR画素がマルチレンズMLを共有し、かつ一方がステレオのL用も画素分割画素として割り当てられ、他方がR用も画素分割画素として割り当てられている。そして、第2行および第4行においては、隣接する同色のG画素PCGがマルチレンズMLを共有し、かつ一方がステレオのL用も画素分割画素として割り当てられ、他方がR用も画素分割画素として割り当てられている。図11Aの画素配列を基準にして、たとえば図11Bに示すように、L視差画素だけで、いわゆるベイヤーハニカムジグザグ配列を実現することが可能である。また、図11Aの画素配列を基準にして、たとえば図11Cに示すように、R視差画素だけで、ベイヤーハニカム配列を実現することが可能である。図11の例においても、一つのマルチレンズMLで共有する色画素を同色ではなく異色とすることでステレオのLRの混色消光比を、レンズギャップとこの異色分離で改善することが可能となる。そして、図11の例では、縦方向Y方向に隣接する共有分割画素が、LとRが半周期ずれていることから、マルチレンズMLの配置可能領域が広がることになり、マルチレンズMLの形状を扁平ではなくより円形に近づけることができレンズ形成が容易になる。図11の例においても、縦方向Y方向に隣接する共有分割画素が、LとRが半周期ずれていることから、マルチレンズMLの配置可能領域が広がることになり、マルチレンズMLの形状を扁平ではなくより円形に近づけることができ、レンズ形成が容易になる。<2-7.第7の特徴的構成例>図12は、本実施形態に係る固体撮像素子CMOSイメージセンサの第7の特徴的構成例を示す図である。図12のCMOSイメージセンサ10Gは、L用画素とR画像の混色消光比を改善するために、光軸OXの変化に合わせたオンチップレンズOCLとマルチレンズアレイMLA34の瞳補正を施すこともできることを示している。<2-8.第8の特徴的構成例>図13は、本実施形態に係る固体撮像素子CMOSイメージセンサの第8の特徴的構成例を示す図である。図13のCMOSイメージセンサ10Hは、ベイヤー配列ではなく、白White画素PCWを用いた画素配列を採用可能であることを示している。ここで、白画素も色画素に含まれる。<3.適用可能な単眼3Dステレオカメラの構成例>図14は、本実施形態に係る固体撮像素子CMOSイメージセンサの適用される単眼3Dステレオカメラの構成例を示す図である。単眼3Dステレオカメラ100は、基本的に、マルチレンズアレイ34の被写体側に結像レンズ111を含む光学系110が配置される。光学系110には、ズームレンズが配置されてもよい。以上説明したように、本実施形態によれば、以下の効果を得ることができる。本実施形態によれば、ライトフィールドLightFieldのステレオ版として、マルチレンズアレイMultiLensArray34でLR視差分離を行う。そして、少なくとも一部において、一つのマルチレンズMLで共有する色画素を同色ではなく異色とすることでステレオのLRの混色消光比を、レンズギャップとこの異色分離で改善することが可能となる。また、同色4画素で、視差とワイドダイナミックレンジの2条件を配分する。このことにより、1/4に記録情報が減ってもいいことを前提にすると、Quad型4画素同色配列のセンサに関して、1条件を高感度低感度のWDRに用い、もう1条件をLR視差に用いることで、単眼でステレオのWDR画像を得ることができる。すなわち、本実施形態によれば、複雑な構造と複雑な信号処理を必要とすることなく、単眼でステレオのワイドダイナミックレンジWDR画像を得ることができる。また、安価にワイドダイナミックレンジWDRとLR視差を両立できる。図15は、本実施形態に係る固体撮像素子CMOSイメージセンサを適用した単眼3Dステレオカメラにおける像高変化量の被写体距離依存性を示す図である。図15において、横軸が被写体距離mmを、縦軸が像高変化量μmをそれぞれ示している。この場合、フォーカス点3mにおける像高変化量の被写体距離依存性を示す。このカメラでは、1.12μm微細画素ピッチでも、1.5m以内でないと、視差画像の離性が良くないことを示す。したがって、本実施形態に係る固体撮像素子を搭載した単眼3Dステレオカメラは、ステレオの用途として、近距離撮影に向いていると言える。したがって、上述したように、携帯電子機器のフェースカメラには最適である。図16A,B,Cは、本実施形態に係る固体撮像素子CMOSイメージセンサを適用した単眼3Dステレオカメラにおける被写体距離に対する結像変化量を示す図である。図16A,B,Cにおいて、横軸が被写体距離mmを、縦軸が像高変化量μmをそれぞれ示している。図16Aは画角依存性を、図16BはF値依存性を、図16Cはズーム依存性をそれぞれ示している。ここでは、消光比は∞であり、焦点距離fが28mm程度の広角では、3/2inch以下の小判の単眼視差は3m以上で取れない。図16の例ではズームが最も効果的であることがわかる。なお、本実施形態においては、画素配列を正方配列として説明したが、RGBベイヤー配列等を45度回転させた市松配列を採用することも可能である。このような効果を有する固体撮像素子は、デジタルカメラやビデオカメラの撮像デバイスとして適用することができる。<4.カメラシステムの構成例>図17は、本実施形態に係る固体撮像素子が適用されるカメラシステムの構成の一例を示す図である。本カメラシステム200は、図17に示すように、本実施形態に係るCMOSイメージセンサ固体撮像素子10,10A~10Hが適用可能な撮像デバイス210を有する。カメラシステム200は、この撮像デバイス210の画素領域に入射光を導く被写体像を結像する光学系、たとえば入射光像光を撮像面上に結像させるレンズ220を有する。カメラシステム200は、撮像デバイス210を駆動する駆動回路230と、撮像デバイス210の出力信号を処理する信号処理回路240と、を有する。駆動回路230は、撮像デバイス210内の回路を駆動するスタートパルスやクロックパルスを含む各種のタイミング信号を生成するタイミングジェネレータを有し、所定のタイミング信号で撮像デバイス210を駆動する。また、信号処理回路240は、撮像デバイス210の出力信号に対して所定の信号処理を施す。信号処理回路240で処理された画像信号は、たとえばメモリなどの記録媒体に記録される。記録媒体に記録された画像情報は、プリンタなどによってハードコピーされる。また、信号処理回路240で処理された画像信号を液晶ディスプレイ等からなるモニターに動画として映し出される。上述したように、デジタルスチルカメラ等の撮像装置において、撮像デバイス210として、先述した固体撮像素子10,10A~10Hを搭載することで、低消費電力で、高精度なカメラが実現できる。なお、本技術は、以下のような構成もとることができる。1複数の色画素が第1方向および当該第1方向に直交する第2方向に行列状に配列された画素アレイ部と、複数の上記色画素に跨って光を入射するマルチレンズが配列されたマルチレンズアレイと、を有し、上記画素アレイ部の各色画素は、上記第1方向および上記第2方向に少なくとも一方向に隣接する色画素がステレオのL用画素とR用画素に割り当てられ、上記マルチレンズアレイは、上記第1方向において、少なくとも一部が互いに隣接する色の異なる異色画素に跨って光を入射するように配置されている固体撮像素子。2上記画素アレイ部の隣接する複数の色画素または一つの上記色画素が、光感度または電荷の蓄積量の異なる領域に分割された複数の分割画素を含んで形成され、上記各分割画素がステレオのL用画素とR用画素に割り当てられ、上記マルチレンズアレイは、上記第1方向において、少なくとも一部が互いに隣接する色の異なる異色分割画素に跨って光を入射するように配置されている上記1記載の固体撮像素子。3上記色画素は、少なくとも上記第1方向に複数の分割画素が形成され隣接する分割画素がステレオのL用画素とR用画素に割り当てられている上記2記載の固体撮像素子。4上記色画素は、上記第1方向および上記第2方向に正方配列となるように複数の分割画素を含んで形成され、色画素の行列配列において行毎に交互に、低感度と高感度となるように形成されている上記3記載の固体撮像素子。5色画素の行列配列において、同一列で分割画素がステレオの同一のL用画素またはR用画素となるように割り当てられ、当該列の隣接列で分割画素がステレオの同一のR用画素またはL用画素となるように割り当てられている上記3または4記載の固体撮像素子。6上記第1方向および上記第2方向に隣接する分割画素がステレオの異なるL用画素とR用画素となるように割り当てられている上記4記載の固体撮像素子。7色画素の行列配列において、同一行で分割画素がステレオのL用画素が高感度または低感度で、R用画素が低感度または高感度となるように形成され、当該行の隣接列で分割画素がステレオのL用画素が低感度または高感度で、R用画素が高感度または低感度となるように形成されている上記4記載の固体撮像素子。8上記画素アレイ部は、受光部上に配置された色フィルタアレイと、色フィルタアレイ上に各一つの分割画素に対応するように形成されたオンチップレンズアレイと、を有し、上記マルチレンズアレイは、上記オンチップレンズアレイの光入射側に配置され、上記マルチレンズとオンチップレンズは、光軸の変化に合わせて瞳補正が施されている上記2から7のいずれか一に記載の固体撮像素子。9固体撮像素子と、上記固体撮像素子に被写体像を結像する光学系と、を有し、上記固体撮像素子は、複数の色画素が第1方向および当該第1方向に直交する第2方向に行列状に配列された画素アレイ部と、複数の上記色画素に跨って光を入射するマルチレンズが配列されたマルチレンズアレイと、を有し、上記画素アレイ部の各色画素は、上記第1方向および上記第2方向に少なくとも一方向に隣接する色画素がステレオのL用画素とR用画素に割り当てられ、上記マルチレンズアレイは、上記第1方向において、少なくとも一部が互いに隣接する色の異なる異色画素に跨って光を入射するように配置されているカメラシステム。10上記画素アレイ部の隣接する複数の色画素または一つの上記色画素が、光感度または電荷の蓄積量の異なる領域に分割された複数の分割画素を含んで形成され、上記各分割画素がステレオのL用画素とR用画素に割り当てられ、上記マルチレンズアレイは、上記第1方向において、少なくとも一部が互いに隣接する色の異なる異色分割画素に跨って光を入射するように配置されている上記9記載のカメラシステム。11上記色画素は、少なくとも上記第1方向に複数の分割画素が形成され隣接する分割画素がステレオのL用画素とR用画素に割り当てられている上記10記載のカメラシステム。12上記色画素は、上記第1方向および上記第2方向に正方配列となるように複数の分割画素を含んで形成され、色画素の行列配列において行毎に交互に、低感度と高感度となるように形成されている上記11記載のカメラシステム。13色画素の行列配列において、同一列で分割画素がステレオの同一のL用画素またはR用画素となるように割り当てられ、当該列の隣接列で分割画素がステレオの同一のR用画素またはL用画素となるように割り当てられている上記11または12記載のカメラシステム。14上記第1方向および上記第2方向に隣接する分割画素がステレオの異なるL用画素とR用画素となるように割り当てられている上記12記載のカメラシステム。15色画素の行列配列において、同一行で分割画素がステレオのL用画素が高感度または低感度で、R用画素が低感度または高感度となるように形成され、当該行の隣接列で分割画素がステレオのL用画素が低感度または高感度で、R用画素が高感度または低感度となるように形成されている上記12記載のカメラシステム。16上記画素アレイ部は、受光部上に配置された色フィルタアレイと、色フィルタアレイ上に各一つの分割画素に対応するように形成されたオンチップレンズアレイと、を有し、上記マルチレンズアレイは、上記オンチップレンズアレイの光入射側に配置され、上記マルチレンズとオンチップレンズは、光軸の変化に合わせて瞳補正が施されている上記10から15のいずれか一に記載のカメラシステム。"