振動素子と、前記振動素子に電圧を印加して発振信号を生成する発振回路と、前記発振回路の出力側に接続されることにより前記発振信号を出力可能な第1端子及び第2端子と、前記発振回路の出力側と外部機器との前記第2端子を介した導通状態の変化に応じた前記発振回路の周波数の変化を補償する接続補償回路と、を有する発振器。前記接続補償回路は、容量素子、インダクタ及び抵抗素子の少なくともいずれか一つを含む回路素子と、前記発振回路の出力側と前記回路素子とを接続及び切断可能なスイッチと、を有する請求項1に記載の発振器。前記スイッチは、前記発振回路の出力側に対して、前記第2端子及び前記回路素子の一方を選択して接続する請求項2に記載の発振器。前記発振回路の出力側と前記第2端子との間に位置するバッファを更に有し、前記回路素子は、前記スイッチにより前記バッファの出力側に接続される請求項2又は3に記載の発振器。前記発振回路の出力側と前記第2端子との間に位置し、入力される駆動制御信号に応じて前記発振回路の出力側から前記第2端子への前記発振信号の伝達を許容又は禁止するバッファを更に有し、前記スイッチは、前記駆動制御信号に基づいて、前記バッファが前記発振信号の伝達を許容しているときに前記発振回路の出力側と前記回路素子とを切断し、前記バッファが前記発振信号の伝達を禁止しているときに前記発振回路の出力側と前記回路素子とを接続する請求項2~4のいずれか1項に記載の発振器。前記回路素子は、容量素子を含む請求項2~5のいずれか1項に記載の発振器。前記容量素子は、可変容量素子である請求項6に記載の発振器。前記可変容量素子の容量を指定する指定情報を保持するメモリを更に有し、前記可変容量素子は前記メモリに保持されている前記指定情報に基づいて設定される請求項7に記載の発振器。温度センサと、前記温度センサの出力する温度信号及び前記メモリに保持されているデータに基づいて、温度変化による前記発振回路の周波数の変化を補償する温度補償回路と、を更に有する請求項8に記載の発振器。振動素子と接続される半導体部品であって、前記振動素子に電圧を印加して発振信号を生成する発振回路と、前記発振回路の出力側に接続されることにより前記発振信号を出力可能な第1端子及び第2端子と、前記発振回路の出力側と外部機器との前記第2端子を介した導通状態の変化に応じた前記発振回路の周波数の変化を補償する接続補償回路と、を有する半導体部品。振動素子と、前記振動素子に電圧を印加して発振信号を生成する発振回路と、前記発振回路の発振回路の出力側に接続されることにより前記発振信号を出力可能な第1端子及び第2端子と、前記第1端子に接続された機器本体と、前記発振回路の出力側と前記機器本体との前記第2端子を介した導通状態の変化に応じた前記発振回路の周波数の変化を補償する接続補償回路と、を有する電子機器。しかし、発振信号用の2以上の端子のうち、一部の端子は使用されないことが考えられる。例えば、発振信号用の2以上の端子を有する発振器が、種々の機器に利用可能な汎用性のものとして製造販売されている場合において、当該発振器が搭載される種々の機器には、2以上の端子発振信号を必要としない機器も存在する。このような機器に発振器が搭載される場合においては、発振器の内部のスイッチによって一部の端子からの発振信号の出力がオフされたり、及び/又は、一部の端子に機器の回路が接続されないことが考えられる。また、例えば、発振信号用の2以上の端子を必要とする機器においても、当該機器の動作状態によって2以上の発振信号端子が不要となることが考えられる。そして、動作状態に応じて、発振器の内部のスイッチによって一部の端子からの発振信号の出力がオフされたり、及び/又は、機器の内部のスイッチによって一部の端子と回路との接続が切断されることが考えられる。引用文献1では、このような一部の端子が使用されない可能性があること、この場合において、発振器の動作にどのような影響が生じるかについて、何ら開示されていない。本発明の目的は、複数の端子のうち一部の端子が使用されない場合においても好適に動作可能な発振器、半導体部品及び電子機器を提供することにある。本発明の一態様に係る発振器は、振動素子と、前記振動素子に電圧を印加して発振信号を生成する発振回路と、前記発振回路の出力側に接続されることにより前記発振信号を出力可能な第1端子及び第2端子と、前記発振回路の出力側と外部機器との前記第2端子を介した導通状態の変化に応じた前記発振回路の周波数の変化を補償する接続補償回路と、を有する。好適には、前記接続補償回路は、容量素子、インダクタ及び抵抗素子の少なくともいずれか一つを含む回路素子と、前記発振回路の出力側と前記回路素子とを接続及び切断可能なスイッチと、を有する。好適には、前記スイッチは、前記発振回路の出力側に対して、前記第2端子及び前記回路素子の一方を選択して接続する。好適には、前記発振器は、前記発振回路の出力側と前記第2端子との間に位置するバッファを更に有し、前記回路素子は、前記スイッチにより前記バッファの出力側に接続される。好適には、前記発振器は、前記発振回路の出力側と前記第2端子との間に位置し、入力される駆動制御信号に応じて前記発振回路の出力側から前記第2端子への前記発振信号の伝達を許容又は禁止するバッファを更に有し、前記スイッチは、前記駆動制御信号に基づいて、前記バッファが前記発振信号の伝達を許容しているときに前記発振回路の出力側と前記回路素子とを切断し、前記バッファが前記発振信号の伝達を禁止しているときに前記発振回路の出力側と前記回路素子とを接続する。好適には、前記回路素子は、容量素子を含む。好適には、前記容量素子は、可変容量素子である。好適には、前記発振器は、前記可変容量素子の容量を指定する指定情報を保持するメモリを更に有し、前記可変容量素子は前記メモリに保持されている前記指定情報に基づいて設定される。好適には、前記発振器は、温度センサと、前記温度センサの出力する温度信号及び前記メモリに保持されているデータに基づいて、温度変化による前記発振回路の周波数の変化を補償する温度補償回路と、を更に有する。本発明の一態様に係る半導体部品は、振動素子と接続される半導体部品であって、前記振動素子に電圧を印加して発振信号を生成する発振回路と、前記発振回路の出力側に接続されることにより前記発振信号を出力可能な第1端子及び第2端子と、前記発振回路の出力側と外部機器との前記第2端子を介した導通状態の変化に応じた前記発振回路の周波数の変化を補償する接続補償回路と、を有する。本発明の一態様に係る電子機器は、振動素子と、前記振動素子に電圧を印加して発振信号を生成する発振回路と、前記発振回路の発振回路の出力側に接続されることにより前記発振信号を出力可能な第1端子及び第2端子と、前記第1端子に接続された機器本体と、前記発振回路の出力側と前記機器本体との前記第2端子を介した導通状態の変化に応じた前記発振回路の周波数の変化を補償する接続補償回路と、を有する。上記の構成によれば、発振器等は、複数の端子のうち一部の端子が使用されない場合においても好適に動作できる。以下、本発明の実施形態に係る発振器について、図面を参照して説明する。また、第2の実施形態以降において、既に説明した構成と同一又は類似する構成については、互いに同一の符号を付して説明を省略することがある。<第1の実施形態>図1aは、本発明の第1の実施形態に係る発振器1の外観斜視図であり、図1bは、図1aとは反対方向から見た発振器1の外観斜視図である。なお、発振器1は、いずれの方向が上方または下方とされてもよいものであるが、以下の実施形態では、便宜的に、直交座標系xyzを定義するとともに、z方向の正側を上方として、上面、下面等の語を用いることがあるものとする。発振器1は、例えば、基体3と、基体3から露出する複数の端子5と、基体3から露出するデータ入力部7とを有している。基体3は、例えば、概ね薄型の直方体状に形成されている。複数の端子5は、例えば、基体3の下面3bにおいて、下面3bの外周に沿って配置されている。データ入力部7は、例えば、基体3の側面3cに配置されている。複数の端子5及びデータ入力部7は、例えば、基体3の表面に設けられた導電層により形成されている。発振器1は、複数の端子5のいずれかを介して、電力供給がなされ、また、必要な信号が入力される。そして、発振器1は、複数の端子5のいずれかを介して、発振信号等の信号を出力する。データ入力部7は、後述するメモリの内容を書き換えるために利用される。図2は、図1aのII-II線における断面図である。なお、図2では、発振器1を含む電子機器51の一部を示している。電子機器51は、例えば、発振器1と、発振器1が実装される回路基板53とを有している。回路基板53は、例えば、プリント配線基板である。発振器1は、基体3の下面3bを回路基板53に対向させて配置され、複数の端子5と、回路基板53のランド55とがバンプ57により接続されることにより、回路基板53に実装されている。なお、回路基板53は、電子機器51にとっては電子機器51の機器本体発振器1以外の部分に含まれる部材であり、発振器1にとっては発振器1外部の外部機器に含まれる部材である。発振器1の基体3は、例えば、第1凹部9a及び第2凹部9bが形成された容器9と、第1凹部9aを塞ぐ蓋体11と、第2凹部9bに充填された樹脂部13とを有している。そして、第1凹部9aには振動素子14が収容され、第2凹部9bには半導体部品17が収容されている。容器9は、特に図示しないが、例えば、セラミック等の絶縁材料からなる複数の基板をz方向に積層することにより構成されている。第1凹部9a及び第2凹部9bは、その基板に形成された開口により構成され、z方向の互いに逆方向に凹となっている。第1凹部9aの底面には、振動素子14を実装するためのパッド20が形成されている。第2凹部9bの底面には、半導体部品17を実装するためのパッド23が形成されている。容器9の内部には、振動素子14と半導体部品17との接続や半導体部品17と端子5との接続のための配線10が形成されている。蓋体11は、例えば、42アロイ等の金属からなる平板であり、不図示の封止材を介して容器9に接着されている。樹脂部13は、半導体部品17が第2凹部9bに実装された後に溶融状態の樹脂が充填され、硬化されることにより形成されている。なお、樹脂部13の第2凹部9bの底部からの高さは適宜に設定されてよい。振動素子14は、平板状に形成された水晶等の圧電体15と、圧電体15の両主面に設けられた電極16とを有している。振動素子14は、導電性接着剤19によってパッド20上に固定及び接続されている。半導体部品集積回路素子17は、例えば、その外形が概ね薄型の直方体状に形成されており、第2凹部9bの底面に対向する主面にパッド21が形成されている。パッド21は、バンプ25により容器9に設けられたパッド23に固定及び接続されている。複数のパッド21及び23は、半導体部品17を振動素子14と接続するためのものと、半導体部品17を発振器1の端子5と接続するためのものとを含んでいる。図3は、発振器1の信号処理系の構成を示すブロック図である。発振器1は、上述のように、基体3に収容された振動素子14及び半導体部品17とを有している。また、半導体部品17に設けられたパッド21と、基体3に設けられた複数の端子5とは接続されている。複数の端子5パッド21にはそれぞれ、種々の電位又は信号が割り当てられている。具体的には、複数の端子5それぞれには、発振器1に付与される基準電位基準電位信号GND及び基準電位とは異なる電位駆動電位信号Vcc、発振器1が出力する第1発振信号Out1及び第2発振信号Out2以下、両者を区別せずに、発振信号Outということがある。、発振器1に入力される駆動制御信号E/D及び電圧制御信号Vconが割り当てられている。なお、以下では、端子5Out2のように、端子5又はパッド21の符号の後に上記の信号の符号を付して、端子5又はパッド21を互いに区別することがある。基準電位信号GND及び駆動電位信号Vccは、発振器1に直流電力を供給する信号である。なお、端子5GND及びVccは、発振器1内の種々の機能部に接続されるが、図3では、その一部の接続のみを示している。発振信号Outは、発振器1が生成する、一定の周波数で電位が変化する波状パルス状のものも含むの信号である。なお、第1発振信号Out1及び第2発振信号Out2は、周波数、波形及び位相の全て若しくは一部が同一の信号であってもよいし、全てが異なる信号であってもよい。本実施形態では、周波数、波形及び位相の全てが互いに同一の場合の構成を例示している。駆動制御信号E/Dは、発振器1からの第2発振信号Out2の出力及びその停止を制御するための信号である。電圧制御信号Vconは、第1発振信号Out1及び第2発振信号Out2の周波数を制御するための信号である。これらの信号は、以下に述べる構成によって利用又は生成される。半導体部品17は、発振信号Outを生成する発振回路27と、生成された発振信号Outを出力する第1バッファ29A及び第2バッファ29B以下、両者を区別せずに、バッファ29ということがある。と、第2バッファ29Bの駆動を制御する駆動制御部31とを有している。また、半導体部品17は、温度センサ33と、温度センサ33の検出結果に応じて温度変化に起因する振動素子14の周波数変化を補償する温度補償回路35と、温度補償回路35に参照されるメモリ39とを有している。さらに、半導体部品17は、端子5Out2を介した発振回路27と回路基板53外部機器、機器本体との導通状態の変化に起因する第1発振信号Out1の周波数変化を補償する接続補償回路37を有している。発振回路27は、例えば、振動素子14に入力側及び出力側が接続されたインバータ41と、インバータ41の入力側と基準電位部との間に配置された第1容量素子43Aと、インバータ41の出力側と基準電位部との間に配置された第2容量素子43Bと以下、単に容量素子43といい、第1容量素子43A及び第2容量素子43Bを区別しないことがある。を有している。なお、発振回路27は、この他、インバータ41に対して並列に接続される帰還抵抗等を有するが、図示は省略する。容量素子43は、例えば、可変容量ダイオードにより構成されており、アノードが基準電位部に接続され、カソードがインバータ41に接続されている。また、容量素子43のカソードは、端子5Vconに接続されている。従って、端子5Vconから電圧制御信号Vconが容量素子43のカソードに入力されると、容量素子43の容量が変化し、ひいては、発振信号Outの周波数が変化する。バッファ29は、例えば、インバータを含んで構成され、入力側が発振回路27の出力部27aインバータ41の出力側に接続されている。バッファ29は、発振回路27からの信号を増幅する増幅部としても機能している。第1バッファ29Aは、第1発振信号Out1を出力する機能部であり、出力側は端子5Out1に接続されている。第2バッファ29Bは、第2発振信号Out2を出力する機能部であり、出力側は端子5Out2に接続されている。駆動制御部31は、入力された駆動制御信号E/Dに基づいて、第2バッファ29Bに対する電力供給を許容又は禁止する第2バッファ29Bの駆動状態イネーブル状態ディセーブル状態を切り換える機能部である。駆動制御部31は、例えば、第2バッファ29Bと端子5Vccとの間に配置され、これらを接続又は切断するトランジスタ等のスイッチにより構成されている。温度センサ33は、例えば、サーミスタを含んで構成され、周囲の温度に応じた温度信号Tを出力する。温度信号Tは、温度補償回路35に入力される。温度補償回路35は、特に図示しないが、例えば、3次関数発生回路を含んで構成されている。メモリ39には、温度と、3次関数の係数及び定数とを対応付けたデータが保持されており、温度補償回路35は、当該データを参照することにより、温度センサ33の検出結果に応じた3次関数を出力する。出力された信号は、電圧制御信号Vconに加算され、容量素子43のカソードに印加される。接続補償回路37は、例えば、可変型の容量素子45と、容量素子45と第2バッファ29Bの出力ノードとを接続及び切断可能なスイッチ47と、容量素子45の容量を制御する容量制御部49とを有している。容量素子45は、第2バッファ29Bの出力側ひいては発振回路27の出力部27aと基準電位部GNDとの間に配置されている。容量素子45は、可変容量ダイオード等の適宜な容量素子により構成されてよい。スイッチ47は、第2バッファ29Bの出力側に対して、容量素子45及び端子5Out2の一方を選択的に接続する。この接続の切り換えは、例えば、第2バッファ29Bの駆動状態に応じて行われる。より具体的には、例えば、まず、駆動制御部31に入力される駆動制御信号E/Dがスイッチ47にも入力される。そして、スイッチ47は、駆動制御信号E/Dが、第2バッファ29Bをイネーブル状態とするイネーブル信号である場合には、第2バッファ29Bと端子5Out2とを接続し、駆動制御信号E/Dが、第2バッファ29Bをディセーブル状態とするディセーブル信号である場合には、第2バッファ29Bと容量素子45とを接続する。スイッチ47は、トランジスタ等のスイッチを含んで適宜に構成されてよい。容量制御部49は、メモリ39に保持されている容量素子45の容量を指定する指定情報S1を読み出し、その読み出した指定情報S1に応じた容量に容量素子45の容量を設定する。例えば、容量制御部49は、指定情報に応じた電圧を可変容量ダイオードにより構成された容量素子45のカソードに印加する。以上の構成を有する発振器1の作用を説明する。端子5Out2が使用されていない状態においては、端子5Out2が使用されている状態に比較して、発振回路27の出力部27aに付加されている容量が変化することがある。換言すれば、出力部27aと回路基板53との端子5Out2を介した導通状態の変化に応じて、出力部27aに付加される容量が変化することがある。そして、その容量の変化に起因して、発振回路27の生成する発振信号、換言すれば、端子Out1から出力される第1発振信号Out1の周波数が変化する可能性がある。そこで、発振器1は、端子5Out2が使用されない場合においては容量素子45を第2バッファ29Bに接続して出力部27aに容量を付加することにより、端子5Out2が使用されているときに出力部27aに付加される容量と、端子5Out2が使用されていないときに出力部27aに付加される容量との差を縮小し、ひいては、第1発振信号Out1の周波数の変化を補償する。端子5Out2が使用されない場合としては、例えば、電子機器51の、回路基板53を含む機器本体発振器1から見れば外部機器が第2発振信号Out2を全く必要としておらず、端子5Out2が基準電位に接続されたり、浮遊状態とされたりしており、回路に接続されていない場合が挙げられる。なお、本実施形態では、このような場合、第2バッファ29Bは駆動制御部31によりディセーブル状態とされることを想定している。このような端子5Out2に回路が接続されない場合、発振回路27が、端子5Out2に機器本体の回路が接続されて所定の大きさの容量が付加されることを想定して設計されている場合には、その想定されている容量が発振回路27の出力部27aに付加されないことになる。また、この場合において、駆動制御部31によって第2バッファ29Bがディセーブル状態であるときには、第2バッファ29Bの構成によっては、端子5Out2が使用されている場合第2バッファ29Bがイネーブル状態のときに比較して、第2バッファ29Bにおける容量、及び/又は、第2バッファ29Bの出力側の容量の発振回路27の出力部27aに対する付加のされ方も変化する。そこで、このような端子5Out2に機器本体の回路が接続されない場合においては、想定されていた機器本体の容量と同等の容量に容量素子45の容量が設定されることにより、周波数の変化が補償される。また、第2バッファ29Bがディセーブル状態とされることに起因して出力部27aに付加される容量の変化の影響が無視できない場合においては、当該容量の変化も打ち消されるように容量素子45の容量が設定されることにより、より好適に周波数の変化が補償される。また、例えば、端子5Out2が使用されない場合としては、回路基板53を含む機器本体の動作状態によって、第2発振信号Out2が不要となる場合が挙げられる。そして、機器本体の動作状態に応じて、第2バッファ29Bがイネーブル状態ディセーブル状態とされたり、及び/又は、機器本体の内部のスイッチによって端子5Out2と機器本体の回路とが接続切断されることが考えられる。この場合、機器本体の内部のスイッチが固定接点と可動接点とからなり、第2バッファ29Bと機器本体の回路との接続を物理的に切断するようなものであるときは、上述の機器本体が第2発振信号Out2を全く必要としていない場合と概ね同様に容量素子45の容量が設定されることにより、周波数の変化が補償される。また、スイッチ47及び機器内部のスイッチの構成によっては、機器本体の回路の容量の発振回路27への付加のされ方が変化することになる。この場合においては、その変化に応じた発振回路27に付加される容量の変化が打ち消されるように容量素子45の容量が設定されることにより、周波数が補償される。なお、上述したように、第2バッファ29Bの構成によっては、第2バッファ29Bがディセーブル状態とされる影響も打ち消されるように容量素子45の容量が設定されることにより、より好適に周波数の変化が補償される。図4a及び図4bは、容量素子45の容量の設定方法を説明する図である。図4aは、メモリ39に保持されているデータの一例を示している。図4aの例では、メモリ39は、3ビットの数字に対して容量素子45の容量の値を対応付けて保持している。図4bは、端子5Out2が使用されていないときにおいて、第1発振信号Out1の周波数の目標値と測定値との差周波数変動量と、その周波数変動量においてデータ入力部7を介して発振器1に対して指定すべき3ビットの数字を例示している。発振器1の製造者又はユーザは、まず、端子5Out2が使用されていないときの周波数変動量を測定する。そして、図4bに例示されるようなデータシートに基づいて、データ入力部7に対して入力する数字ひいては容量を特定し、その特定した数字をデータ入力部7に入力する。データ入力部7に入力された数字は、メモリ39に指定情報S1として保持される。そして、容量制御部49は、指定情報S1を読み出し、指定情報S1に対応する容量容量素子45に印加すべき電圧でもよい。を図4aに示すデータから特定し、その特定した容量に容量素子45の容量を設定する。なお、図4bに示すデータシートは、必ずしも必要ではなく、周波数変動量の測定と、データ入力部7に対する数字の入力とを繰り返し行って、容量素子45の容量を適切な値に設定してもよい。また、この容量素子45の設定例から理解されるように、容量素子45の容量の設定にあたっては、端子5Out2に接続されることが想定されていた外部機器の容量等の把握は必ずしも必要ではない。以上の実施形態によれば、発振器1は、振動素子14と、振動素子14に電圧を印加して発振信号Outを生成する発振回路27と、発振回路27の出力部27aに接続されることにより発振信号Outを出力可能な端子5Out1及び端子5Out2と、出力部27aと外部機器回路基板53を含むとの端子5Out2を介した導通状態の変化に応じた発振回路27の周波数の変化を補償する接続補償回路37とを有する。従って、端子5Out2が使用されないことによる周波数変動量を抑制し、より正確な周波数の第1発振信号Out1を出力することができる。接続補償回路37は、容量素子、インダクタ及び抵抗素子の少なくともいずれか一つを含む回路素子本実施形態では容量素子45と、出力部27aと回路素子とを接続及び切断可能なスイッチ47と、を有する。従って、簡便な構成により、周波数の変化を補償することができる。また、電圧制御信号Vcon等に基づいて周波数を調整する容量素子43とは別個に回路素子容量素子45が設けられることにより、端子5Out2に付加されるべき容量の大きさに適した構成の回路素子を選択することができる。その結果、例えば、容量素子43とは容量のオーダーが異なる容量素子45を選択することにより、発振器1全体として、より安価且つ正確に周波数の変化を補償することができる。スイッチ47は、第2バッファ29Bの出力ノードに対して、端子5Out2及び回路素子容量素子45の一方を選択して接続する。従って、端子5Out2が使用されない種々の態様の相違の影響が低減されることが期待される。例えば、端子5Out2は、基準電位が付与されたり、浮遊状態とされたり、外部機器の回路とスイッチを介して切断されたりするが、スイッチ47によって第2バッファ29Bの出力ノードと端子5Out2とを切断インピーダンスを高くするもの含むすることにより、その相違による出力部27aに付加される容量の変動量が抑制されることが期待される。発振器1は、出力部27aと端子5Out2との間に位置する第2バッファ29Bを更に有し、回路素子容量素子45は、スイッチ47により第2バッファ29Bの出力側に接続される。従って、回路素子は、端子5Out2に接続される外部機器の回路と同様に第2バッファ29Bの出力ノードに接続されることになり、出力部27aに付加される容量を再現することが容易である。例えば、第2バッファ29B及び容量素子45の合成容量は、第2バッファ29B及び外部機器の合成容量と同様に直列接続の合成容量となるから、第2バッファ29B及び容量素子45が並列接続されている場合この場合も本願発明に含まれるに比較して、合成容量の再現が容易である。発振器1は、出力部27aと端子5Out2との間に位置し、入力される駆動制御信号E/Dに応じて出力部27aから端子5Out2への発振信号Outの伝達を許容又は禁止する第2バッファ29Bを更に有する。スイッチ47は、駆動制御信号E/Dに基づいて、第2バッファ29Bが発振信号Outの伝達を許容しているときに出力部27aと回路素子容量素子45とを切断し、第2バッファ29Bが発振信号Outの伝達を禁止しているときに出力部27aと回路素子とを接続する。従って、駆動制御信号E/Dが第2バッファ29Bの制御だけでなく、スイッチ47の制御にも利用されることになる。その結果、スイッチ47の制御専用の信号を入力するための端子を新たに設けるような場合この場合も本願発明に含まれるに比較して、構成が簡素化され、また、発振器1が実装される回路基板53の設計変更も不要となる。さらに、スイッチ47は、電子機器51の動作中に入力を制御可能な駆動制御信号E/Dに基づいて制御されることになるから、データ入力部7及びメモリ39を介してスイッチ47の接続切断を指定する場合この場合も本願発明に含まれるに比較して、外部機器の動作状態に応じて出力部27aに付加される容量を変化させる制御が容易である。スイッチ47により第2バッファ29Bの出力ノードに接続される回路素子は、容量素子45を含む。ここで、発振回路の周波数fを示す基本的な式1/f=2π√LCにより示されるように、周波数に大きな影響を及ぼすのはLインダクタンス及びCキャパシタンスである。従って、抵抗素子により周波数を調整する場合この場合も本願発明に含まれるよりも、回路素子の構成が簡素となる。容量素子45は、可変容量素子である。従って、固定容量素子を用いた場合この場合も本願発明に含まれるに比較して、端子5Out2に接続される若しくは接続が想定されていた外部機器に応じて適切な容量を出力部27aに付加し、周波数の変化をより正確に補償することができる。また、可変容量素子は、可変インダクタがインダクタンスを調整するよりも精度よく容量を調整させることができ、この観点からも好ましい。発振器1は、容量素子45の容量を指定する指定情報S1を保持するメモリ39を更に有し、容量素子45はメモリ39に保持されている指定情報S1に基づいて設定される。従って、容量素子45の容量を調整するための信号を入力するための端子を新たに設けるこの態様も本願発明に含まれる必要がない。その結果、回路基板53の設計変更は不要であり、また、発振器1の小型化が期待される。発振器1は、温度センサ33と、温度センサ33の出力する温度信号T及びメモリ39に保持されているデータに基づいて、温度変化による発振回路27の周波数の変化を補償する温度補償回路35と、を更に有する。従って、接続補償回路37及び温度補償回路35によって周波数の変化が補償されることになり、正確な周波数で第1発振信号Out1が出力されることが期待される。さらに、メモリ39が接続補償回路37及び温度補償回路35によって共用されているので、構成が簡素化される。<第2の実施形態>図5は、第2の実施形態の発振器201の信号処理系の構成を示すブロック図である。発振器201は、半導体部品217の接続補償回路237の構成のみが第1の実施形態の発振器1と相違する。具体的には、スイッチ347は、第1バッファ29Aの出力側と、容量素子45とを接続及び遮断可能に設けられている。スイッチ347は、駆動制御信号E/Dがディセーブル信号であるときに、第1バッファ29Aの出力側と容量素子45とを接続する。このような構成においても、端子5Out2に付加されるべき容量を容量素子45によって出力部27aに付加することができ、第1の実施形態と同様の効果が奏される。<第3の実施形態>図6は、第3の実施形態の発振器301の信号処理系の構成を示すブロック図である。発振器301は、第1の実施形態をより簡素化した構成例である。具体的には、発振器301の半導体部品317では、駆動制御部31は設けられていない。なお、端子5Out2側の容量の変化は、端子5Out2に外部機器の回路が接続されないことによる変化を想定している。また、発振器301の接続補償回路337は、可変型の容量素子45に代えて、固定型の容量素子345を有している。スイッチ47に代えて設けられたスイッチ347は、第2バッファ29Bの出力側と端子5Out2との接続及び切断は行わず、第2バッファ29Bの出力側と容量素子345との接続及び切断のみを行う。また、スイッチ347は、メモリ39に保持されている情報に基づいて、当該接続及び切断を行う。このような簡素化された構成においても、第1の実施形態と同様に、端子5Out2が使用されないことによる周波数の変化を補償する効果が奏される。なお、以上の実施形態において、端子5Out1及びOut2は本発明の発振器又は電子機器の第1端子及び第2端子の一例であり、パッド21は本発明の半導体部品又は電子機器の第1端子及び第2端子の一例であり、電子機器51の回路基板53を含む部分は本発明の外部機器及び機器本体の一例である。本発明は、以上の実施形態に限定されず、種々の態様で実施されてよい。発振信号を出力可能な端子の数は、2つに限定されず、3つ以上であってもよい。この場合において、接続補償回路によって補償がなされる端子の数は、1つでもよいし、2以上であってもよい。接続補償回路は、発振器内の半導体部品に設けられず、電子機器内の発振器外部の半導体部品等に設けられてもよい。接続補償回路は、発振回路の出力側と回路素子容量素子とを接続及び切断するものに限定されない。例えば、接続補償回路は、発振回路の容量素子43の容量を変化させるものであってもよい。また、例えば、接続補償回路は、回路素子を、発振回路の出力側以外の位置に接続するものであってもよい。接続補償回路が発振回路の出力側に回路素子を接続するものである場合において、回路素子が接続される位置は、バッファよりも出力側の位置に限定されない。バッファよりも発振回路側の位置において発振回路の出力側に接続されてもよい。また、回路素子は、バッファに対して直列接続されるものに限定されず、バッファに対して並列に接続されるものであってもよい。回路素子は、容量素子に限定されず、抵抗素子若しくはインダクタを含んで構成されていてもよい。また、回路素子は、容量素子そのもの等に限定されず、複数の受動素子及び/又は能動素子が組み合わされて構成された回路であってもよい。実施形態では、容量制御部49は、指定された容量厳密には指定された数字に対応する容量に容量素子の容量を制御したが、図4bのデータに基づいて周波数変動量から容量を特定するまでのステップも、容量制御部49が実行してもよい。逆に、容量制御部49は、容量素子に印加する制御電圧が直接に入力されてもよい。