入力側から順番に第1線路、第1折返し線路、第2線路、第1直線線路が接続される第1直列回路を構成し、前記第1直列回路の入力側が第1入力端子に接続される第1インピーダンス変成器と、入力側から順番に第3線路、第2折返し線路、第4線路、第2直線線路が接続される第2直列回路を構成し、前記第2直列回路の入力側が第2入力端子に接続される第2インピーダンス変成器と、前記第1入力端子と前記第2入力端子の間に配置され、前記第1インピーダンス変成器及び前記第2インピーダンス変成器とループを構成するアイソレーション回路と、前記第1インピーダンス変成器と前記第2インピーダンス変成器が共有する出力接点と出力端子との間に配置される出力インピーダンス変成器と、を有し、前記第1線路と前記第2線路、前記第3線路と前記第4線路、それぞれは互いに平行に配置され、入出力方向の直交方向における前記ループの幅に対する、前記入出力方向の前記ループの幅の比が1より小さく、前記第1線路の線幅が前記第1折返し線路の線幅より狭く、前記第3線路の線幅が前記第2折返し線路の線幅より狭いことで、前記第1インピーダンス変成器および前記第2インピーダンス変成器で入力信号位相をそれぞれ90度回転し、前記アイソレーション回路で入力インピーダンスと整合し、前記出力インピーダンス変成器で出力インピーダンスと整合する電力合成器。請求項1に記載の電力合成器において、前記入力インピーダンスをRi、前記出力インピーダンスをRoとし、Zb=√2RiRoによって決まる特性インピーダンスZbを有する孤立直線線路の線幅をW0とする場合、前記第1折返し線路の線幅、前記第1直線線路の線幅、前記第2折返し線路の線幅、前記第2直線線路がW0に等しく、前記アイソレーション回路が2Riの抵抗値を有する第1抵抗であり、前記出力インピーダンス変成器が伝送線路、もしくは集中定数容量及び集中定数インダクタンスを含む整合回路である電力合成器。請求項1に記載の電力合成器において、前記入力インピーダンスをRi、前記出力インピーダンスをRo、さらにRi<2Roとし、Zb=√2RiRoによって決まる特性インピーダンスZbを有する孤立直線線路の線幅をW0とする場合、前記第1折返し線路の線幅と前記第2折返し線路の線幅がW0より狭く、前記第1直線線路の線幅と前記第2直線線路の線幅がW0より広く、前記アイソレーション回路が第1容量、第2抵抗および前記第1容量と同じ容量値の第2容量から構成される直列回路であり、前記出力インピーダンス変成器が伝送線路、もしくは集中定数容量及び集中定数インダクタンスを含む整合回路である電力合成器。請求項1乃至3の少なくともいずれか1つの電力合成器を用いたN入力N≧41出力の二分岐構造を有する電力合成回路であって、出力端子に接続される第1電力合成器の入力端子に接続される第2電力合成器及び第3電力合成器それぞれの出力インピーダンス変成器がL字形の伝送線路であり、前記L字形の縦線路部分と前記第1電力増幅器との距離が、前記L字形の縦線路部分と前記第2電力合成器又は前記第3電力合成器との距離よりも小さい電力合成回路。請求項4に記載の電力合成回路と、並列に配置される複数の増幅部と、を有する並列型増幅器であって、前記電力合成回路を用いて前記複数の増幅部の出力を合成する並列型増幅器。電力分配回路は構造的に電力合成回路と似ており、入出力関係が逆になっているだけである。以下、電力合成器について説明する場合、入出力関係を逆にして合成を分配に置き換えれば、その内容が電力分配回路にも当てはまることは明らかである。また、電力分配器について説明する場合も同様である。また、本明細書では信号が左から入力され、右へ出力されるように説明および図の表示を統一化し、左右が横、上下が縦と記述する。インピーダンス変成器204a、204bが図16に示すように半円形のレイアウトでは回路面積が大きいという問題が生じる。これを解決するために非特許文献1に開示されたウィルキンソン型電力分配器では、図18に示すようにインピーダンス変成器214a、214bを平行に配置することによってループ面積を低減している。この場合、横縦アスペクト比S3/Y3は1より数倍大きくなる。しかし、並列増幅部の出力をチップ内蔵回路で合成する場合、面積低減には横寸法が小さい、つまり、横縦アスペクト比が1よりできるだけ小さい正の分数が要求される。なぜなら、チップ縦寸法が並列増幅部によって決まり、電力合成器の出力端子が入力端子に近づくほど横寸法が小さくなって、チップ面積の増大が抑圧できるためである。しかし、横寸法を低減すると、線路の自己結合によって特性インピーダンスが変化し、入力間分離および入出力整合が劣化する。そこで、本発明の目的は電力合成器の横寸法を低減しつつ電力合成器の横寸法の低減に伴う特性劣化を防止することである。本願において開示される発明のうち、代表的なものについて簡単に説明すれば、下記のとおりである。入力側から順番に第1線路、第1折返し線路、第2線路、第1直線線路が接続される第1直列回路を構成し、第1直列回路の入力側が第1入力端子に接続される第1インピーダンス変成器と、入力側から順番に第3線路、第2折返し線路、第4線路、第2直線線路が接続される第2直列回路を構成し、第2直列回路の入力側が第2入力端子に接続される第2インピーダンス変成器と、第1入力端子と第2入力端子の間に配置され、第1インピーダンス変成器及び第2インピーダンス変成器とループを構成するアイソレーション回路と、第1インピーダンス変成器と第2インピーダンス変成器が共有する出力接点と出力端子との間に配置される出力インピーダンス変成器とを有し、第1線路と第2線路、第3線路と第4線路それぞれは互いに平行に配置され、入出力方向の直交方向におけるループの幅に対する入出力方向のループの幅の比が1より小さく、第1線路の線幅が第1折返し線路の線幅より狭く第3線路の線幅が第2折返し線路の線幅より狭いことで第1インピーダンス変成器および第2インピーダンス変成器で入力信号位相をそれぞれ90度回転し、アイソレーション回路で入力インピーダンスと整合し、出力インピーダンス変成器で出力インピーダンスと整合する電力合成器である。本発明によれば、電力合成器の横寸法を小さくしつつ、横寸法低減に伴う特性劣化を防止することができる。図1は、本発明の実施の形態1に関わる電力合成器の回路図である。インピーダンス変成器120aは、入力側からの順番で接続された線路121a、折返し線路122a、線路123aおよび直線線路124aで構成される直列回路を有する。線路121aおよび線路123aが互いに平行配置され、直列回路の入力側が入力端子11に接続されている。また、インピーダンス変成器120bはインピーダンス変成器120aと同じ構造を有する。すなわち、入力側からの順番で接続された線路121b、折返し線路122b、線路123bおよび直線線路124bで構成される直列回路を有する。線路121bおよび線路123bが互いに平行配置され、入力側が入力端子12に接続されている。アイソレーション回路125は入力端子11、入力端子12の間に接続され、インピーダンス変成器120aおよびインピーダンス変成器120aとループを構成する。出力インピーダンス変成器126はインピーダンス変成器120aとインピーダンス変成器120bが共有する出力接点14と出力端子13の間に接続されている。上記線路が裏面グラウンドの誘電体基板の表面に形成される場合、マイクロストリップラインMSLでモデル化できる。以下では線路がMSLの場合について述べるが、MSL以外の伝送線路にも定性的に当てはまると考える。平行配置された線路は相互結合によって孤立した同線幅の線路とは特性インピーダンスが異なる。まず、平行MSLの特性インピーダンスについて説明しておく。非特許文献2によると、図2に示すように、線路幅W、線路間隔S、基板厚Hの平行MSLでは偶数モードおよび奇数モードの単位線路長容量がそれぞれ式5および式6で与えられる。ただし、ε0は真空誘電率、εrは基板の比誘電率、εreは等価比誘電率、cは光速であり、式7から式15が成立する。指数iで偶数モードまたは奇数モードを示し、空気中の容量をCiaとする場合、特性インピーダンスおよび等価比誘電率は式16と式17により求められる。上記説明は対称平行MSLの場合に当てはまるが、非対称平行MSLでも同じように偶数モードおよび奇数モードが存在し、定性的に同じように動作すると考える。折返しによって平行MSL部分が存在する場合、奇数モードの特性インピーダンスが有効である。平行MSL部分の線間容量が影響を及ぼし、特性インピーダンスが低減する。その効果で、前記線路121aでは等価的に位相回転が低減する。式3を式18のように書きなおせば理解できる。tanの絶対値が小さいとき、分母が1で近似できる。分子の第2項はZbに比例するため、Zbが小さくなると等価的にtanが小さくなり、位相回転が低減する。つまり、従来技術のウィルキンソン型電力合成器のような式2で決められる特性インピーダンスに対応する孤立直線MSLの線幅W0を用いて電力合成器の横寸法を低減しようとすると、折り返しによって存在する平行MSL部分では特性インピーダンスが低減する。そのため、位相回転が不十分になり、インピーダンス変成にも誤差が発生するゆえに、入力間分離および入出力整合の特性が劣化する。そこで、本実施例では平行MSL部分の特性インピーダンスの変化に着目し、平行MSL部分の線幅を変更することによって位相回転を増加させる。具体的には、平行MSL部分121a、121bの線幅を縮小することにより容量が低減し、特性インピーダンスが増加する。その結果、位相回転が増加し、要求周波数バンドの中心周波数に対してインピーダンス変成器120a、120bそれぞれで入力信号位相を90度回転することにより、入力間分離を向上することができる。一般的にはインピーダンス変成のずれが残るため、本実施例では出力インピーダンス変成器126で出力インピーダンスとの整合性、アイソレーション回路125で入力インピーダンスとの整合性を向上することによって、入力間分離および入出力整合を同時に向上することができる。また、平行MSL部分の線幅を非対称的に変化させることもできる。具体的には、線路123aの線幅を直線線路124aの線幅より広く、線路123bの線路を直線線路124bの線幅より広くすることにより、位相回転を増加させることが可能である。この場合、設計条件によって線幅の変更に合せてインピーダンス変成器120a、120bの線長を変更して90度位相回転を実現することも可能である。これにより、従来技術のウィルキンソン型電力合成器と異なって、インピーダンス変成器120a、120bそれぞれの総合線長を1/4波長より小さくすることができる。本発明の実施の形態1では電力合成器のループの横寸法を狭くし、ループの横縦アスペクト比を1より小さくした場合、ループ長を大幅に増加させなくても入力間分離および入出力整合の好性能が実現できる。図3は、本発明の実施の形態2に関わる電力合成器の2次元構造を示すレイアウト図である。インピーダンス変成器100aは、MSL101a、半円形MSL102a、MSL103aおよび直線MSL104aの直列回路から構成され、入力端子11に接続される。また、インピーダンス変成器100bは、MSL101b、半円形MSL102b、MSL103bおよび直線MSL104bの直列回路から構成され、入力端子12に接続される。アイソレーション抵抗105が、入力端子11、12の間に接続され、インピーダンス変成器100a及びインピーダンス変成器100bとループを構成する。前記インピーダンス変成器100aと前記インピーダンス変成器100bが共有する出力接点14と出力端子13の間に出力インピーダンス変成器106が接続されている。本実施例では、MSL101aとMSL103aが平行配置され、MSL101bとMSL103bが平行配置され、MSL101aとMSL101bの線幅をW5とし、MSL103aと前記MSL103bの線幅をW6とする。さらに、半円形MSL102a、半円形MSL102b、直線MSL104aおよび直線MSL104bの線幅が等しく、W7とする。インピーダンス変成器100aおよび前記インピーダンス変成器100bは左右非対称であり、直線MSL104aおよび直線MSL104bの長さはアイソレーション抵抗105の長さによって決まる。S1およびY1はそれぞれループ横寸法およびループ縦寸法である。横縦アスペクト比S1/Y1は1より小さい。図4は図3の等価回路図である。ただし、マイクロ波回路の非連続つなぎ目を正確にモデル化するマイクロ波接続素子は省略している。W7は式2より得られる特性インピーダンスZbを有する孤立した直線MSLの線幅に等しい。レイアウト設計上または製造上の制限に合せ、線幅寸法が最適化されても本発明の範疇内とみなす。アイソレーション抵抗105の抵抗値は式1のRsに等しい。実施例1と同様に、MSL101aとMSL103aが構成する平行MSL部分では奇数モードの特性インピーダンスが有効である。平行MSL部分101a、101bの線幅をW7より狭くすれば位相回転の低減を補正し、入力間分離を向上できる。さらに、アイソレーション抵抗105で入力整合を確保でき、出力インピーダンス変成器106で出力整合を確保できる。さらに、設計条件によって線幅の変更に合せてインピーダンス変成器100a、100bの線長を変更して90度位相回転を実現することも可能である。これにより、従来技術のウィルキンソン型電力合成器と異なって、インピーダンス変成器100a、100bの総合線長は1/4波長より小さくすることができる。図3および図4では半円形MSL102aおよび半円形MSL102bと描かれているが、実施に当たってプロセスの制限などより八角形または矩形を含む形状がある。さらに、マイクロ波性能の劣化抑止に矩形の曲がり角の線幅を意図的に変更して最適化することも可能である。出力インピーダンス変成器106はMSLで実現可能であるが、集中定数素子を含む整合回路で構成してもよい。図10に示すように、出力接点14と出力端子13の間に直列容量131および接地されたインダクタンス132から構成される出力整合回路130により構成することができる。図5は前記方法で横寸法が70umの場合に設計した図4の電力合成回路についてシミュレーションから得た特性を示す。基板厚が100um、比誘電率が12.9、要求周波数バンドが58GHzから67GHzと仮定した。マーカー▼で区切られた要求周波数バンド内では入出力反射が最小になるように入出力インピーダンスが50Ωに設計される図5aおよび図5d。アイソレーション抵抗は100Ωである。図5bに示されるようにアイソレーションは-25dB以下である。そして、通過ゲインは入力に対する出力寄与分で表され、無損失の場合-3.01dBより約0.1dB低い。上記シミュレーション結果より、実施形態2の電力合成器は並列型大電力増幅器における出力合成に好適な性能が実現できる。さらに、図16のような従来技術の電力合成器と比べて本発明では横寸法が7割以上の横幅縮小が実現でき、チップ内蔵に好適である。図6は、本発明の実施の形態3に関わる電力合成器の2次元構造を示すレイアウト図である。インピーダンス変成器110aは、MSL111a、半円形MSL112a、MSL113aおよび直線MSL114aの直列回路から構成され、入力端子15に接続される。また、インピーダンス変成器110bは、MSL111b、半円形MSL112b、MSL113bおよび直線MSL114bの直列回路から構成され、入力端子16に接続される。容量118a、アイソレーション抵抗115および容量118bの直列回路が、入力端子15、16の間に接続され、インピーダンス変成器110a及びインピーダンス変成器110bとループを構成する。インピーダンス変成器110aとインピーダンス変成器110bが共有する出力接点18と出力端子17の間に出力インピーダンス変成器116が接続されている。本実施例では、MSL111aとMSL113aが互いに平行配置され、MSL111bとMSL113bが互いに平行配置され、MSL111aおよびMSL111bの線幅をW8とし、MSL113aおよびMSL113bの線幅をW9とする。さらに、半円形MSL112aおよび半円形MSL112bの線幅をW10とし、直線MSL114aおよび直線MSL114bの線幅をW11とする。インピーダンス変成器110aおよびインピーダンス変成器110bは左右非対称であり、直線MSL114aおよび直線MSL114bの長さは容量118a、アイソレーション抵抗115および容量118bの直列回路の長さによって決まる。S2およびY2はそれぞれループ横寸法およびループ縦寸法である。横縦アスペクト比S2/Y2は1より小さい。図7は図6の等価回路図である。ただし、マイクロ波回路の非連続つなぎ目を正確にモデル化するマイクロ波接続素子は省略している。式2より得られる特性インピーダンスZbを有する孤立した直線MSLの線幅をW0とするとき、W10をW0より狭く、W11をW0より広く設定することが本実施形態の特徴である。つまり、式19の関係が成り立つ。また、線路幅W10の直線MSLの特性インピーダンスをZM1、線路幅W11の直線MSLの特性インピーダンスをZM2とすると、式20の関係が成り立つ。magは絶対値を意味する。図8は一定の周波数に対して特性インピーダンスZbのMSLおよび特性インピーダンスZM1、ZM2の2段MSLによるインピーダンス変化をインピーダンスの複素数平面上実数Zrは横軸、虚数Zimは縦軸の軌道で示す。Z1=Zi=Ri、Z2=2Zo=2Roとすると、式21と式22の関係が成り立つ。式21ではβ2、l2は線路の幅がW11の直線MSLの波数と線路長であり、式22ではβ1、l1は線路の幅がW10の直線MSLの波数と線路長である。Z3は2段MSLの非連続界面から見た出力側終端インピーダンス=Z2である。インピーダンスの複素数平面上ではMSLによって変成されるインピーダンスはMSL長さに対して円形の軌道を有する。特性インピーダンスZbの1/4波長MSLに対応する軌道は円周角が180度である。しかし、特性インピーダンスZM1、ZM2の2段MSLに対応する軌道は特性インピーダンスZbの場合より半径が長いため、各段に対応する軌道の円周角が90度より小さい。したがって、2段MSLでは合計線長が1/4波長より短くても等価的に90度位相回転を実現できるため、電力合成器に適用すれば面積低減が可能である。実施形態3は実施形態1の説明と同じように、前記MSL111aと前記MSL113aが構成する平行MSL部分では奇数モードの特性インピーダンスが有効である。平行MSL部分の線幅は、式23が成り立つように設定する。あるいは、式23と式24が同時に成り立つように設定する。その結果、平行MSL部分の結合による位相回転の低減を補正し、入力間分離を向上する。さらに、出力インピーダンス変成器106で出力整合を確保し、容量118a、アイソレーション抵抗115および容量118aと同じ容量値の容量118bの最適化で入力整合を確保する。さらに、設計条件によって線幅の変更に合せてインピーダンス変成器100aおよびインピーダンス変成器100bの線長を変更して線幅の変更と合わせて90度位相回転を実現することも可能である。図9は実施形態3の電力合成器のシミュレーションから得られた特性を示す。基板と周波数条件は図5と同じである。マーカー▼で区切られた要求周波数バンド内では入出力反射が最小になるように入出力インピーダンスが50Ω近い値に設計される図9aおよび図9d。アイソレーション抵抗は70Ω、容量は0.12pFである。図9bに示されるようにアイソレーションは-25dB以下である。そして、通過ゲインは入力に対する出力寄与分で表し、無損失の場合-3.01dBより約0.1dB低い。シミュレーション結果より、実施形態3の電力合成器は並列型大電力増幅器における出力合成に好適な性能が実現できる。さらに、図16のような従来技術の電力合成器と比べて本発明では横寸法が7割以上の横幅縮小が実現できる。また、式19の関係が成り立つことにより、縦寸法は実施形態2の実施例と比べて45以上減少でき、チップ内蔵に好適である。また、実施例2と同様に、出力インピーダンス変成器116はMSLで実現可能であるが、集中定数素子を含む整合回路で構成してもよい。図11のように出力接点18と出力端子17の間に直列容量141および接地されたインダクタンス142から構成される出力整合回路140により構成することができる。図12は、本発明の実施の形態4に関わる電力合成回路を示す回路図である。端子61と62から入力される信号は50Ω線路601、602を介して電力合成器6aで合成され、端子63と64から入力される信号は50Ω線路603、604を介して電力合成器6bで合成される。そして、電力合成器6a、6bの出力は50Ω線路605、606を介して電力合成器6cで合成される。電力合成器6a~6cは、実施例1~3で説明した電力合成器が適用される。図12では2段の二分岐構造を示すが、同じ方法で段数を増やせば入力信号数を増やせることが明確である。N段の電力合成回路は2N個の並列信号を1つの信号に合成できる。出力端子62に接続される電力合成器6cでない電力合成器6aまたは6bでは、それぞれの出力インピーダンス変成器616aまたは616bがL字形に曲がっているMSLである。本実施例の電力合成回路では、L字形MSLの縦部分と電力合成器6aまたは6bとの平行距離S3が、L字形MSLの縦部分と後段の電力合成器6cとの平行距離S4より広く開くように、L字形MSLが配置されることを特徴とする。これにより、L字形MSLと電力合成器との寄生結合による特性変化を抑圧できる。最終段電力合成器6cは出力インピーダンスとの整合に集中定数素子で構成される整合回路36で実施すればより面積が小さくできる。図13は、本発明の実施の形態5に関わる並列方式増幅器を示す回路図である。並列型増幅器は並列電力増幅部5a~5d、電力合成器6a~6cを含む電力合成回路、電力合成器6a~6cの入出力を反転して電力分配に使用する電力分配回路を含む構成を有する。電力分配に使用される電力合成器7a~7cを、下記では電力分配器と呼ぶことにする。電力合成回路は、実施例4で説明した電力合成回路が適用される。入力は電力分配器7cで2分配され、さらに、電力分配器7a、7bに4つの同相同振幅の信号に分配され、並列電力増幅部5a~5dに入力される。電力増幅部に増幅された信号は電力合成器6a、6bで合成され、さらに電力合成器6cで合成され、1つの信号になる。並列型増幅器はチップ縦寸法が電力増幅部で決まり、電力分配回路および電力合成回路の横寸法を縮小すれば、チップ面積が低減する。以上、本発明の実施形態について説明したが、本発明は上記実施形態に限定されるものではなく、種々変形実施可能であり、上述した各実施形態を適宜組み合わせることが可能であることは当業者に理解されよう。