"基板の主面に溝形状の絶縁分離部を形成する工程と、前記絶縁分離部の上部が前記基板の主面上に突出した突出部を形成する工程と、前記突出部の側壁からその側方下部の前記基板の主面までを覆う、側壁膜を形成する工程と、前記側壁膜をマスクとして前記基板の主面にエッチングを施すことで、前記基板に第1の溝を形成する工程と、を有することを特徴とする半導体装置の製造方法。基板の主面に溝形状の絶縁分離部を形成する工程と、前記絶縁分離部の上部が前記基板の主面上に突出した突出部を形成する工程と、前記突出部の側壁からその側方下部の前記基板の主面までを覆う、側壁膜を形成する工程と、前記側壁膜をマスクとして前記基板の主面にエッチングを施すことで、前記基板に第1の溝を形成する工程と、を有し、前記側壁膜を形成する工程では、対向配置された2つの前記側壁膜の間に、前記基板の主面を露出する開口溝を形成することを特徴とする半導体装置の製造方法。基板の主面に溝形状の絶縁分離部を形成する工程と、前記絶縁分離部の上部が前記基板の主面上に突出した突出部を形成する工程と、前記突出部の側壁からその側方下部の前記基板の主面までを覆う側壁膜、対向配置された2つの前記側壁膜の間に配置された帯状パターン、及び該帯状パターンと前記側壁膜との間に配置され、前記基板の主面を露出する開口溝を一括形成する工程と、前記側壁膜及び帯状パターンをマスクとして前記基板の主面にエッチングを施すことで、前記基板に第1の溝を形成する工程と、を有することを特徴とする半導体装置の製造方法。前記絶縁分離部を形成する工程は、前記基板の主面に犠牲膜を形成する工程と、前記犠牲膜を貫通し、その下部の前記基板の途中までを掘り下げた形状の分離溝を形成する工程と、前記分離溝を、該分離溝の底部から、前記基板の主面以上、前記犠牲膜の表面以下の高さまで第1の絶縁膜で埋め込むことで、前記第1の絶縁膜からなる前記絶縁分離部を形成する工程と、を有し、前記突出部を形成する工程では、前記犠牲膜を除去することで、前記犠牲膜に覆われていた部分の前記絶縁分離部の上部が前記基板の主面上に突出した形状の、前記突出部を形成することを特徴とする請求項1ないし3のうち、いずれか1項に記載の半導体装置の製造方法。前記側壁膜を形成する工程は、前記突出部をコンフォーマルに覆うように、保護膜を形成する工程と、前記保護膜をエッチバックすることで、前記突出部の側壁からその側方下部の前記基板までを覆う形状の、前記保護膜からなる前記側壁膜を形成する工程と、を有することを特徴とする請求項1、2、4のうち、いずれか1項に記載の半導体装置の製造方法。前記保護膜を形成する工程では、前記基板の主面及び前記突出部をコンフォーマルに覆う保護膜を成膜することで、前記突出部間に位置する前記保護膜に第2の溝を形成し、前記第2の溝の内面を含む前記保護膜の表面をコンフォーマルに覆う第2の絶縁膜を成膜することで、前記第2の溝の上方に位置する前記第2の絶縁膜に第3の溝を形成する工程と、前記第3の溝を埋め込むように、前記第2の絶縁膜の表面に塗布系絶縁膜を形成し、該塗布系絶縁膜の表面を平坦な面にする工程と、前記塗布系絶縁膜を選択的にエッチバックすることで、前記第3の溝内に前記塗布系絶縁膜を残存させると共に、前記第3の溝間に位置する前記第2の絶縁膜の表面を露出させる工程と、前記第3の溝内に残存する前記塗布系絶縁膜をマスクとして、前記第2の絶縁膜を選択的にエッチングすることで、該塗布系絶縁膜の下方にのみ前記第2の絶縁膜を残存させる工程と、残存する前記塗布系絶縁膜を除去する工程と、を有し、前記側壁膜を形成する工程では、残存する前記第2の絶縁膜をマスクとするエッチングにより、前記基板の主面が露出するまで前記保護膜を除去することで、前記側壁膜と、前記突出部間の中央に配置され、前記保護膜よりなる帯状パターンとを一括形成する工程と、前記第1の溝を形成する工程では、前記突出部、前記側壁膜、及び前記帯状パターンをエッチングマスクとして前記基板の主面をエッチングすることで、2つの前記絶縁分離部間に位置する前記基板に、2つの前記第1の溝を形成することを特徴とする請求項5に記載の半導体装置の製造方法。前記絶縁分離部を形成する工程では、前記犠牲酸化膜の表面に対して前記分離溝を埋め込む前記第1の絶縁膜の上面が面一となるように前記絶縁分離部を形成し、前記犠牲膜を形成する工程では、前記突出部の高さが所望の高さとなるように、該犠牲膜の厚さを制御することを特徴とする請求項4ないし6のうち、いずれか1項に記載の半導体装置の製造方法。前記突出部を形成する工程では、前記保護膜の厚さよりも前記突出部の高さが大きくなるように前記突出部を形成し、前記保護膜を形成する工程では、前記突出部の側壁を基準としたときの前記第1の溝の側壁の位置が所望の位置となるように前記保護膜の厚さを制御することを特徴とする請求項7に記載の半導体装置の製造方法。前記第1の溝を形成する工程では、前記第1の溝の深さが前記分離溝の深さよりも浅くなるように、前記1の溝を形成することを特徴とする請求項4ないし8のうち、いずれか1項に記載の半導体装置の製造方法。前記犠牲膜を形成する前に、前記基板の主面に、前記犠牲膜を除去する際に使用するエッチング液から前記基板を保護するエッチングストッパ膜を形成する工程を有し、前記犠牲膜を形成する工程では、前記エッチングストッパ膜の上面に前記犠牲膜を形成することを特徴とする請求項4ないし9のうち、いずれか1項に記載の半導体装置の製造方法。前記基板の材料としてシリコンを用いると共に、前記犠牲膜を形成する工程では、ドープドポリシリコン膜を成膜することで前記犠牲膜を形成し、前記犠牲膜を除去する際、前記エッチング液としてアンモニア水を使用することを特徴とする請求項10に記載の半導体装置の製造方法。前記絶縁分離部を形成する前に、前記基板の主面に、該絶縁分離部と交差する方向に延在し、前記絶縁分離部と共に、活性領域を区画する素子分離領域を形成する工程を有し、前記第1の絶縁膜は、前記素子分離領域及び前記活性領域に対してエッチング選択比の高い膜により形成することを特徴とする請求項4ないし11のうち、いずれか1項に記載の半導体装置の製造方法。前記保護膜は、前記第2の絶縁膜及び前記基板に対してエッチング選択比の高い膜により形成することを特徴とする請求項6ない12のうち、いずれか1項に記載の半導体装置の製造方法。前記第2の絶縁膜は、前記塗布系絶縁膜に対してエッチング選択比の高い膜により形成することを特徴とする請求項6ない13のうち、いずれか1項に記載の半導体装置の製造方法。前記犠牲膜を除去後、前記活性領域に不純物拡散領域を形成する工程を有し、前記第1の溝の形成により前記不純物拡散領域を分離することで、前記第1の溝の一方の側壁に第1の不純物拡散領域を形成すると共に、前記第1の溝の他方の側壁に第2の不純物拡散領域を形成することを特徴とする請求項12ないし14のうち、いずれか1項に記載の半導体装置の製造方法。前記第1の溝の下部の内面を覆うゲート絶縁膜を形成する工程と、前記ゲート絶縁膜を介して、前記第1の溝の下部を埋め込むゲート電極を形成する工程と、を有することを特徴とする請求項15に記載の半導体装置の製造方法。前記第1の溝の上部を埋め込むと共に、前記ゲート電極の上面を覆う埋め込み絶縁膜を形成する工程を有することを特徴とする請求項16に記載の半導体装置の製造方法。前記第1の不純物拡散領域の上面と接触するビットコンタクト、及び該ビットコンタクトと一体とされたビット線を形成する工程と、前記ビット線を覆う容量コンタクト用層間絶縁膜を形成する工程と、前記容量コンタクト用層間絶縁膜を貫通し、前記第2の不純物拡散領域の上面と接触する容量コンタクトプラグを形成する工程と、を有することを特徴とする請求項15ないし17のうち、いずれか1項に記載の半導体装置の製造方法。前記第1の溝の内面を覆うゲート絶縁膜を形成する工程と、前記ゲート絶縁膜を介して、前記第1の溝を埋め込むと共に、前記基板の主面から突出するゲート電極を形成する工程と、を有することを特徴とする請求項1ないし18のうち、いずれか1項に記載の半導体装置の製造方法。前記基板の主面に、前記ゲート電極のうち、該主面から突出した部分を覆う層間絶縁膜を形成する工程と、前記層間絶縁膜を貫通し、かつ前記第1の不純物拡散領域の上面と接触する第1のコンタクトプラグと、前記層間絶縁膜を貫通し、かつ前記第2の不純物拡散領域の上面と接触する第2のコンタクトプラグと、を一括形成する工程と、を有する請求項19に記載の半導体装置の製造方法。上記技術について、本発明者が検討を行ったところ、以下のことが分かった。望まれる特性によって、素子分離用トレンチの深さとトレンチゲート電極用のゲートトレンチの深さとが異なる場合、両者は別工程で形成することになる。この場合、STI形状の素子分離領域を形成後、フォトリソグラフィ技術及びドライエッチング技術等を用いて、活性領域にゲートトレンチを形成するのが一般的である。このとき、ゲートトレンチと素子分離領域との間隔が、加工ばらつきによって変動することが考えられる。ゲートトレンチと素子分離領域との間に形成される活性領域は、コンタクトプラグとの接触領域であるため、当該間隔がばらつくことはコンタクト抵抗がばらつくことの一原因となる。このように、従来の方法では、素子特性のばらつきの観点から改善の余地があった。本発明の一観点によれば、基板の主面に溝形状の絶縁分離部を形成する工程と、前記絶縁分離部の上部が前記基板の主面上に突出した突出部を形成する工程と、前記突出部の側壁からその側方下部の前記基板の主面までを覆う、側壁膜を形成する工程と、前記側壁膜をマスクとして前記基板の主面にエッチングを施すことで、前記基板に第1の溝を形成する工程と、を有することを特徴とする半導体装置の製造方法が提供される。本発明の半導体装置の製造方法によれば、基板の主面に溝形状の絶縁分離部を形成し、次いで、絶縁分離部の上部が基板の主面上に突出した突出部を形成し、次いで、突出部の側壁からその側方下部の基板の主面までを覆う側壁膜を形成し、次いで、側壁膜をマスクとして基板の主面にエッチングを施して基板に第1の溝を形成することで、突出部の側壁の位置に対して自己整合的に第1の溝を形成することが可能となる。これにより、第1の溝の加工する際の位置精度が向上するため、基板の面内において、絶縁分離部が形成される溝と第1の溝との間隔のばらつきを低減することができる。以下、図面を参照して本発明を適用した実施の形態について詳細に説明する。なお、以下の説明で用いる図面は、本発明の実施形態の構成を説明するためのものであり、図示される各部の大きさや厚さや寸法等は、実際の半導体装置の寸法関係とは異なる場合がある。第1の実施の形態図1~図15は、本発明の第1の実施の形態に係る半導体装置の製造工程を示す図である。以下、図1~図15を参照して、本発明の第1の実施の形態に係る半導体装置10図15B参照の製造方法について説明する。始めに、図1A、図1B、図1C、及び図1Dに示す工程では、基板12として単結晶シリコン基板を準備し、次いで、基板の主面12aに、エッチングストッパ膜となる酸化シリコン膜11例えば、厚さ5nm程度を形成する。次いで、公知のSTI技術により、基板12の主面12aに、L/Sラインアンドスペース形状とされると共に、X方向図6Bに示す絶縁分離部24と交差する方向に延在し、かつ深さD1基板12の主面12aを基準としたときの深さされた素子分離領域13を形成する。これにより、X方向に延在する帯状の活性領域14が区画される。素子分離領域13は、基板12に形成された溝をシリコン酸化膜SiO2膜で埋め込むことにより形成する。また、素子分離領域13は、その上面13aが酸化シリコン膜11の上面11aに対して面一となるように形成する。後述する図6Aに示すように、上記素子分離領域13は、絶縁分離部24と共に、活性領域27を区画する。つまり、図6Aに示す活性領域27は、帯状の活性領域14をX方向に対して複数に分割することで形成される。第1の実施の形態では、基板12の一例として、p型の単結晶シリコン基板を用いた場合を例に挙げて説明するが、基板12は、単結晶シリコン基板に限定されない。なお、図1Aに示すY方向は、後述する図6Aに示す溝形状の絶縁分離部24の延在方向を示している。また、図1Aに示すY方向は、後述する図14A及び図14Bに示すゲート電極53の延在方向でもある。さらに、図1Aに示すZ方向は、後述する図14A、図14B、図14C、及び図14Dに示す工程で形成されるビット線58の延在方向を示している。次いで、図2A、図2B、図2C、及び図2Dに示す工程では、酸化シリコン膜11の上面11a及び素子分離領域13の上面13aを覆う犠牲膜15を形成し、その後、犠牲膜15の表面15aを覆うアモルファスカーボン膜16を形成する。犠牲膜15は、後述する図7A、図7B、図7C、及び図7Dに示す工程において、ウエットエッチングにより除去される膜である。したがって、犠牲膜15は、図7Bに示す単結晶シリコン基板よりなる活性領域27、図7Bに示す絶縁分離部24を構成する第1の絶縁膜23シリコン窒化膜SiN膜、及び図7Dに示す素子分離領域を構成するシリコン酸化膜SiO2膜に対して選択的に除去可能な膜により形成する。具体的には、犠牲膜15として、ドープドポリシリコン膜を形成する。また、犠牲膜15の厚さM1は、後述する図13Bに示す絶縁分離部24の突出部25の側壁25b,25cから第1の溝45の側壁45bまでの距離Eと同じか、或いは距離Eよりも大きくなるように形成する。また、後述する図6Bに示す犠牲膜15の厚さM2と図2Bに示す犠牲膜15の厚さM1とが等しく、かつ図6Bに示すように、絶縁分離部24の上面24aと犠牲膜15の表面15aとが一致する場合、犠牲膜15の厚さM1を制御することで、図7Bに示す突出部25の高さH1を所望の高さにすることができる。第1の実施の形態では、犠牲膜15としてドープドポリシリコン膜を形成した場合を例に挙げて以下の説明をする。なお、犠牲膜15は、図7Bに示す単結晶シリコン基板よりなる活性領域27、図7Bに示す絶縁分離部24を構成する第1の絶縁膜23シリコン窒化膜SiN膜、及び図7Dに示す素子分離領域13を構成するシリコン酸化膜SiO2膜に対して選択的に除去可能な膜であればよく、ドープドポリシリコン膜に限定されない。また、犠牲膜15の除去時の選択性が懸念される場合には、エッチングストッパ膜を挟んでおくとよい。本第1の実施の形態では、図1B、図1C、及び図1Dに示すように、当該エッチングストッパとしての機能を目的として、基板12上に予め5nm程度の酸化シリコン膜11エッチングストッパ膜を形成している。次いで、図3A、図3B、図3C、及び図3Dに示す工程では、アモルファスカーボン膜16の表面16aに、フォトリソ技術により、Y方向に延在し、かつ犠牲膜15の表面15aを露出する開口溝18Aを複数有したエッチング用レジスト膜18を形成する。次いで、エッチング用レジスト膜18をマスクとする異方性ドライエッチングにより、開口溝18Aの下方に位置するアモルファスカーボン膜16を除去することで、Y方向に延在し、かつ犠牲膜15の表面15aを露出する開口溝16Aを形成する。このとき、開口溝16Aは、Z方向後述する図14Aに示すビット線58の延在方向に対して所定の間隔で複数形成する。次いで、図4A、図4B、図4C、及び図4Dに示す工程では、図3A、図3B、及び図3Dに示すエッチング用レジスト膜18を除去する。次いで、犠牲膜15及び酸化シリコン膜11を貫通し、犠牲膜15の下方に位置する基板12の途中までを掘り下げた形状とされた分離溝21を形成する。具体的には、分離溝21は、複数の開口溝16Aが形成されたアモルファスカーボン膜16をマスクとする異方性ドライエッチングにより、開口溝16Aの下方に位置する犠牲膜15を除去すると共に、開口溝16Aの下方に位置する基板12を部分的にエッチングすることで形成する。これにより、複数の分離溝21が形成される。分離溝21の深さD2は、基板12の主面12aから分離溝21の底21Aまでの深さは、例えば、素子分離領域13の深さD2と同じにすることができる。次いで、図5A、図5B、図5C、及び図5Dに示す工程では、複数の分離溝21を埋め込む第1の絶縁膜23を成膜する。第1の絶縁膜23としては、後述する図13A、図13B、図13C、及び図13Dに示す工程において、シリコン酸化膜SiO2膜よりなる素子分離領域13、及び単結晶シリコン基板よりなる活性領域27をエッチングして、第1の溝45を形成する際、ほとんどエッチングされない膜が好ましい。したがって、図5A、図5B、図5C、及び図5Dに示す工程では、素子分離領域13シリコン酸化膜SiO2膜及び活性領域27シリコンSiに対してエッチング選択比の高い膜を成膜することで第1の絶縁膜23を形成する。具体的には、シリコン窒化膜SiN膜を成膜することで第1の絶縁膜23を形成する。このとき、犠牲膜15の表面15aにもシリコン窒化膜SiN膜よりなる第1の絶縁膜23が成膜される。なお、第1の絶縁膜23は、素子分離領域13及び活性領域27に対してエッチング選択比の高い膜であればよく、シリコン窒化膜SiN膜に限定されない。次いで、図6A、図6B、図6C、及び図6Dに示す工程では、図5A、図5B、図5C、及び図5Dに示す犠牲膜15の表面15aよりも上方に形成された不要な第1の絶縁膜23を除去する。具体的には、例えば、異方性ドライエッチングにより、図5A、図5B、図5C、及び図5Dに示す犠牲膜15をエッチバックすることで、上記不要な第1の絶縁膜23を除去する。これにより、犠牲膜15の表面15aに対して面一とされた上面24aを有し、かつ分離溝21のうち、底部21Aから犠牲膜15の表面15aまでを埋め込む第1の絶縁膜23により構成された絶縁分離部24が複数形成される。このとき、絶縁分離部24は、Y方向に延在する溝形状として形成される。これにより、絶縁分離部24は、X方向に延在する素子分離領域13を分断する。また、複数の絶縁分離部24は、X方向に所定の間隔で配置される。この段階では、絶縁分離部24の上部24Aの側壁24b,24cは、犠牲膜15で覆われている。なお、図6A、図6B、図6C、及び図6Dに示す工程において、CMPChemicalMechanicalPolishing処理後に、エッチバックすることで、上記不要な第1の絶縁膜23を除去してもよい。これにより、CMP処理時に、第1の絶縁膜23及び犠牲膜15を研磨することで、酸化シリコン膜11の上面11aに残存する犠牲膜15の厚さM2を制御可能となる。酸化シリコン膜11の上面11aに残存する犠牲膜15の厚さM2は、後述する図7A、図7B、図7C、及び図7Dに示す工程で形成される突出部25の高さH1酸化シリコン膜11の上面11aを基準としたときの高さと等しい。つまり、CMP処理により犠牲膜15の厚さM2を制御することで、図7Bに示す突出部25の高さH1を所望の高さにすることができる。また、図6Bでは、分離溝21のうち、底部21Aから犠牲膜15の表面15aまでを第1の絶縁膜23で埋め込むことで絶縁分離部24を形成する場合を例に挙げたが、分離溝21のうち、底部21Aから酸化シリコン膜11の上面11a以上酸化シリコン膜11を形成しない場合は、基板12の主面12a以上、犠牲膜15の表面15a以下の高さまで第1の絶縁膜23で埋め込むことで絶縁分離部24を形成してもよい。次いで、図7A、図7B、図7C、及び図7Dに示す工程では、犠牲膜15を除去して、犠牲膜15に覆われていた絶縁分離部24の上部24Aを露出することで、基板12の主面12a上に突出した形状の突出部25を形成する。このとき、突出部25は、後述する図8Bに示す保護膜32の厚さM3よりも突出部25の高さH1が大きくなるように形成する。具体的には、犠牲膜15がドープドポリシリコン膜の場合、アンモニア水を用いたウエットエッチングにより、犠牲膜15を除去する。これにより、酸化シリコン膜11の上面11a及び素子分離領域13の上面13aが露出される図7D参照。アンモニア水は、酸化シリコン膜SiO2膜に対して高い選択比でドープドポリシリコン膜を除去可能である。このため、アンモニア水を用いたウエットエッチングを行うことで、犠牲膜15の直下に配置された酸化シリコン膜11及び絶縁分離部24を残して犠牲膜15を除去することができる。突出部25は、Y方向に延在する平坦な上面25a絶縁分離部24の上部24Aの上面24aと、Y方向に延在し、かつ対向配置された側壁25b絶縁分離部24の上部24Aの側壁24b,25c絶縁分離部24の上部24Aの側壁24cと、を有する。突出部25の高さH1は、除去前の犠牲膜15の厚さM2図6B参照と等しい。つまり、突出部25の高さH1は、除去前の犠牲膜15の厚さM2により決定される。次いで、複数の活性領域27に、基板12の主面12aに対して面一とされた上面29aを有する不純物拡散領域29を形成する。具体的には、例えば、イオン注入法により、不純物としてPリン及びAsヒ素を活性領域27に注入することで、不純物濃度が1E17~5E18/cm3とされた不純物拡散領域29を形成する。次いで、図8A、図8B、図8C、及び図8Dに示す工程では、酸化シリコン膜11の上面11a及び素子分離領域13の上面13aに、複数の突出部25をコンフォーマルに覆う保護膜32を形成する。また、酸化シリコン膜11の上面11a及び素子分離領域13の上面13aに、複数の突出部25をコンフォーマルに覆う保護膜32を成膜することで、突出部25間に位置する保護膜32に、Y方向に延在する第2の溝33が形成される。また、保護膜32は、後述する図9Bに示す第2の絶縁膜35シリコン酸化膜SiO2膜、及び基板12シリコンSiに対してエッチング選択比の高い膜により形成する。具体的には、LP-CVD法により、シリコン窒化膜SiN膜を成膜することで、該シリコン窒化膜SiN膜よりなり、複数の突出部25をコンフォーマルに覆う保護膜32を形成する。これにより、突出部25の側壁25b,25cに形成された保護膜32の厚さM4は、突出部25の上面25aに形成された保護膜32の厚さM3と等しくなる。ところで、図12A、図12B、図12C、及び図12Dに示す工程において、保護膜32をエッチバックすることで、突出部25の側壁25b,25cに形成される側壁膜42第1の溝45を形成する際のエッチング用マスクの厚さM5は、図8Bに示す保護膜32の厚さM4と等しい。そこで、突出部25の側壁25b,25cを基準としたときの第1の溝45の側壁45b後述する図13B参照が所望の位置となるように保護膜32の厚さM4を制御することで、突出部25の側壁25b,25cに形成された側壁膜42により自己整合的に第1の溝45の側壁45bの位置第1の溝45の形成位置を規定することができる。これにより、第1の溝45を加工する際の位置精度が向上するため、基板12の面内において分離溝21絶縁分離部24が形成される溝と第1の溝45との間隔ばらつきを低減することができる。また、第1の溝45と絶縁分離部24との間に形成される第2の不純物拡散領域48の上面48aの面積のばらつきが小さくなるので、第2の不純物拡散領域48と第2の不純物拡散領域48の上面48aと接触するコンタクトプラグ68後述する図14B参照との間のコンタクト抵抗のばらつきを低減可能となり、その結果、素子具体的には、MISトランジスタの特性ばらつきを抑制できる。次いで、図9A、図9B、図9C、及び図9Dに示す工程では、第2の溝33の内面を含む保護膜32の表面32aをコンフォーマルに覆う第2の絶縁膜35を成膜することで、第2の溝33の上方に位置する第2の絶縁膜35に第3の溝36を形成する。このとき、第2の絶縁膜35は、第2の絶縁膜35上に形成される塗布系絶縁膜37に対してエッチング選択比の高い膜を成膜することで形成する。具体的には、LP-CVD法により、シリコン酸化膜SiO2膜を成膜することで、第3の溝36を有した第2の絶縁膜35を形成する。第3の溝36は、Y方向に延在する溝である。第3の溝36の幅は、その下方に位置する第2の溝33の幅よりも狭い。第3の溝36は、2つの突出部25の中間位置に形成される。次いで、第3の溝36を埋め込むように、第2の絶縁膜35の表面35aに塗布系絶縁膜37を形成し、塗布系絶縁膜37の表面37aを平坦な面にする。塗布系絶縁膜37は、第2の絶縁膜35シリコン酸化膜SiO2膜に対してエッチングにより選択的に除去可能な膜を用いる。具体的には、塗布法により、塗布系絶縁膜37となるBARC膜反射防止膜を形成する。以下、塗布系絶縁膜37の一例として、BARC膜を用いた場合を例に挙げて説明する。次いで、図10A、図10B、図10C、及び図10Dに示す工程では、異方性エッチングを用いたエッチバックにより、図9A、図9B、図9C、及び図9Dに示す塗布系絶縁膜37のうち、第3の溝36以外の領域に形成された不要な部分を選択的に除去することで、第3の溝36内のみに塗布系絶縁膜37を残存させる。これにより、第3の溝36間に位置する第2の絶縁膜35の表面35aが露出され、第3の溝36内に残存する塗布系絶縁膜37の上面37bは、第3の溝36間に位置する第2の絶縁膜35の表面35aに対して面一となる。次いで、図11A、図11B、図11C、及び図11Dに示す工程では、第2の絶縁膜35を選択的にエッチングする条件を用いた異方性エッチングにより、保護膜32の表面32aが露出するまで第2の絶縁膜35をエッチバックすることで、塗布系絶縁膜37の下方にのみ第2の絶縁膜35を残存させる。これにより、第2の溝33が露出されると共に、第2の溝33の底の中央に、Y方向に延在し、かつ第2の絶縁膜35と、塗布系絶縁膜37と、が順次積層されたライン形状のパターンが形成される。次いで、図12A、図12B、図12C、及び図12Dに示す工程では、第2の溝33内に残存する塗布系絶縁膜37を選択に除去する。次いで、ライン状とされた第2の絶縁膜35をマスクとする異方性ドライエッチングにより、酸化シリコン膜11の上面11aが露出するまで保護膜32を除去する。これにより、側壁膜32よりなり、かつ突出部25の側壁25b,25cを覆う側壁膜42と、突出部25間の中央に配置され、保護膜32よりなる帯状パターン43と、が一括形成される。このとき、側壁膜42は、突出部25の側壁25b,25cからその側方下部の酸化シリコン膜11の上面11aまでを覆うように形成される。また、上記異方性ドライエッチングにより、突出部25の上面25aが露出される。また、突出部25の側壁25b,25cに形成された側壁膜42の厚さM5は、先に説明した図8Bに示す保護膜32の厚さM4と等しい。側壁膜42及び帯状パターン43は、Y方向に延在しており、所定の間隔で対向するように配置されている。側壁膜42と帯状パターン43との間には、Y方向に延在し、かつ不純物拡散領域29の上面29aを露出する開口溝39が形成される。なお、第2の絶縁膜35は、異方性ドライエッチングにより保護膜32を除去する際、少しエッチングされるが、該エッチングの終了時において、図12Bに示すように残存する。このため、帯状パターン43の厚さは、側壁膜42の厚さよりも薄くなることはなく、側壁膜42の厚さと等しい厚さになる。次いで、図13A、図13B、図13C、及び図13Dに示す工程では、帯状パターン43上に残存する第2の絶縁膜35を除去する。次いで、突出部25、側壁膜42、及び帯状パターン43をエッチングマスクとする異方性ドライエッチングにより、開口溝39の下方に位置する酸化シリコン膜11及び基板12の主面12aをエッチングすることで、2つの絶縁分離部24間に位置する基板12に、Y方向に延在し、かつ突出部25の側壁25b,25cから距離Eの位置に側壁45bを有する2つの第1の溝45を形成する。第1の実施の形態の場合、距離Eは、図8Bに示す突出部25の側壁25b,25cに形成された保護膜32の厚さM4と等しい。このとき、図13B、図13C、及び図13Dに示すように、シリコン窒化膜SiN膜よりなり、マスクとなる突出部25、側壁膜42、及び帯状パターン43も少しエッチングされる。このため、第1の溝45の形成後の突出部25、側壁膜42、及び帯状パターン43の厚さは、第1の溝45の形成前の突出部25、側壁膜42、及び帯状パターン43の厚さよりも薄くなる。第1の溝45は、第1の溝45の深さD3基板12の主面12aを基準としたときの深さが分離溝21の深さD2及び素子分離領域13の深さ基板12の主面12aを基準としたときの深さよりも浅くなるように形成する。また、上記2つの第1の溝45は、Y方向に配置され、かつ第1の溝45よりも深さの浅い不純物拡散領域29図12B参照が形成された複数の活性領域27に亘って形成される。つまり、上記2つの第1の溝45は、複数の活性領域27に形成された不純物拡散領域29をそれぞれ3つに分離している。これにより、第1の溝45の一方の側壁45cに不純物拡散領域29よりなる第1の不純物拡散領域47一方のLDD領域が形成されると共に、第1の溝45の他方の側壁45b絶縁分離部24と対向する側の側壁に不純物拡散領域29よりなる第2の不純物拡散領域48他方のLDD領域が形成される。つまり、1つの活性領域27には、2つの第1の溝45間に配置された第1の不純物拡散領域47と、絶縁分離部24と第1の溝45との間に配置された2つの第2の不純物拡散領域48と、が形成される。これにより、第1及び第2の不純物拡散領域47,48の上面47a,48aは、基板12の主面12aと一致する。次いで、図14A、図14B、図14C、及び図14Dに示す工程では、公知の手法により、第1の溝45の下部45-1第1の溝45のうち、第1及び第2の不純物拡散領域47,48よりも下方に位置する部分の内面を覆うゲート絶縁膜52を形成する。次いで、公知の手法により、ゲート絶縁膜52を介して、第1の溝45の下部45-1を埋め込むゲート電極53を形成する。これにより、各活性領域27に、ゲート絶縁膜52、ゲート電極53、第1の不純物拡散領域47、及び第2の不純物拡散領域48を有する2つのMISトランジスタが形成される。次いで、公知の手法により、第1の溝45の上部45-2第1の溝45の下部45-1よりも上方に位置する部分を埋め込むと共に、ゲート電極53の上面53aを覆う埋め込み絶縁膜55を形成する。このとき、埋め込み絶縁膜55は、その上面55aが酸化シリコン膜11の上面11aに対して面一となるように形成する。具体的には、埋め込み絶縁膜55としてシリコン窒化膜SiN膜を形成する。また、埋め込み絶縁膜55を形成する際、図13Bに示す突出部25、側壁膜42、及び帯状パターン43を除去することで、酸化シリコン膜11の上面11aを露出させる。次いで、公知の手法により、酸化シリコン膜11の上面11a、絶縁分離部24の上面24a、素子分離領域13の上面13a、及び埋め込み絶縁膜55の上面55aに、第1の不純物拡散領域47の上面47aの一部を露出する開口部57Aを有したビットコン層間絶縁膜57シリコン酸化膜SiO2膜を形成する。次いで、公知の手法により、ビットコン層間絶縁膜57上に配置され、開口部57Aを埋め込むビット線58と、ビット線58上に配置されたキャップ絶縁膜61シリコン窒化膜SiN膜と、を一括形成する。ビット線58は、開口部57Aを埋め込むことで、第1の不純物拡散領域47の上面47aと接触する。次いで、公知の手法により、ビット線58、キャップ絶縁膜61、及びビットコン層間絶縁膜57の上面を覆うライナー膜62シリコン窒化膜SiN膜と、ビット線58の周囲に位置するライナー膜62上に配置され、ビット線58間を埋め込む容量コンタクト用層間絶縁膜64例えば、塗布系絶縁膜シリコン酸化膜と、を順次形成する。次いで、公知のSACセルフアラインコンタクト法により、ビットコン層間絶縁膜57を貫通し、第2の不純物拡散領域48の上面48aを露出する容量コンタクト孔66を形成する。次いで、周知の方法により、導電膜ポリシコン膜、或いは金属膜を埋め込むことで、下端が第2の不純物拡散領域48の上面48aと接触する容量コンタクトプラグ68を形成する。これにより、図14A、図14B、図14C、及び図14Dに示す構造体が形成される。また、この段階において、図14Bに示すように、該構造体の上面を平坦な面にする。つまり、ライナー膜62の上面62a、容量コンタクト用層間絶縁膜64の上面64a、及び容量コンタクトプラグ68の上面68aを同一平面上に配置する。なお、図14B及び後述する図15Bでは、実際には、ゲート電極53の延在方向X方向に対して交差する方向に延在するビット線58を図示することが困難なため、ビット線58を模式的に図示している。次いで、図15A及び図15Bに示す工程では、公知の手法により、少なくとも容量コンタクトプラグ68の上面68aの一部と接触する容量コンタクトパッド72と、容量コンタクトパッド72の外周部を覆うシリコン窒化膜73SiN膜と、を順次形成する。また、容量コンタクトパッド72は、各容量コンタクトプラグ68に対してそれぞれ1つ形成する。次いで、公知の手法により、容量コンタクトパッド72の上面72aに配置されるクラウン型の下部電極74と、下部電極74の表面を覆う容量絶縁膜76と、容量絶縁膜76の表面を覆う上部電極77と、を順次形成する。これにより、下部電極74、容量絶縁膜76、及び上部電極77よりなるキャパシタ記憶素子が形成される。次いで、上部電極77を介して、下部電極74の内部及び下部電極74間の隙間を充填する容量プレート80を形成する。これにより、第1の実施の形態の半導体装置10が製造される。このとき、キャパシタ79は、各容量コンタクトパッド72に対してそれぞれ1つ形成する。また、容量プレート80は、その上面80aが上部電極77よりも上方に配置された平坦な面となるように形成する。なお、容量プレート80の上面80aに、図示していない層間絶縁膜、該層間絶縁膜を貫通し、かつ上部電極77と接触するコンタクトプラグ、及び該層間絶縁膜上に配置され、かつ該コンタクトプラグの上端と接続される配線等を形成することで、第1の実施の形態の半導体装置10を製造してもよい。第1の実施の形態の半導体装置の製造方法によれば、基板12の主面12aに溝形状の絶縁分離部24を形成し、次いで、絶縁分離部24の上部24Aが基板12の主面12a上に突出した突出部25を形成し、次いで、突出部25をコンフォーマルに覆う保護膜32を形成し、その後、保護膜32をパターニングすることで、突出部25の側壁25b,25cからその側方下部の基板12までを覆う形状とされ、かつ保護膜32よりなる側壁膜42を形成することにより、突出部25の側壁25b,25cに形成される側壁膜42の厚さM5図12B参照と保護膜32の厚さM4図8B参照と等しくすることが可能となる。これにより、突出部25の側壁25b,25cを基準としたときの第1の溝45の側壁45bの位置が所望の位置となるように保護膜32の厚さM4を制御することで、突出部25の側壁25b,25cに形成された側壁膜42により自己整合的に第1の溝45の側壁45bの位置第1の溝45の形成位置を規定することが可能となる。したがって、第1の溝45を加工する際の位置精度が向上するため、基板12の面内において分離溝21絶縁分離部24が形成される溝と第1の溝45との間隔ばらつきを低減することができる。また、第1の溝45と絶縁分離部24との間に形成される第2の不純物拡散領域48の上面48aの面積のばらつきが小さくなるので、第2の不純物拡散領域48と第2の不純物拡散領域48の上面48aと接触するコンタクトプラグ68との間のコンタクト抵抗のばらつきを低減可能となり、その結果、素子具体的には、MISトランジスタの特性ばらつきを抑制できる。上記第1の実施の形態では、1つの活性領域27に2つの第1の溝45を形成する場合言い換えれば、保護膜32上に第2の絶縁膜35及び塗布系絶縁膜37を成膜して、側壁膜42及び帯状パターン43を形成する場合を例に挙げて説明したが、1つの活性領域27に、1つの第1の溝45のみを形成してもよい。図16~図18は、本発明の第1の実施の形態の変形例に係る半導体装置の製造工程を示す要部断面図である。図16において、図8Bに示す構造体と同一構成部分には、同一符号を付す。図17において、図12Bに示す構造体と同一構成部分には同一符号を付す。図18において、図13Bに示す構造体と同一構成部分には同一符号を付す。次に、主に図16~図18を参照して、第1の実施の形態の変形例に係る半導体装置の製造方法として、1つの活性領域27に1つの第1の溝45を形成する場合について説明する。始めに、図16に示す工程では、先に説明した図1A、図1B、図1C、及び図1Dに示す工程から図8A、図8B、図8C、及び図8Dに示す工程までの処理を行うことで、突出部25を有する絶縁分離部24と、基板12の主面12a及び突出部25をコンフォーマルに覆う保護膜32と、を形成する。このとき、2つの突出部25間に位置する保護膜32の表面32a側には、溝部84が形成される。このとき、突出部24の側壁25b,25cに形成された保護膜32の厚さM4は、後述する図18に示す第1の溝45の側壁45bから突出部25の側壁25b,25cまでの距離Fと一致させる。また、図16に示す溝部84の幅W1は、図18に示す工程において形成される第1の溝45の幅W3と等しい。そこで、第1の溝45の幅W3が所望の幅となるように、保護膜32の厚さを調整してもよい。次いで、図17に示す工程では、酸化シリコン膜11の上面11aが露出するまで図16に示す保護膜32をエッチバックすることで、突出部25の側壁25b,25cに保護膜32よりなる側壁膜42と、2つの側壁膜42間に突出部25と同じ方向に延在し、かつ酸化シリコン膜11の上面11aを露出する開口溝85と、を一括形成する。また、このエッチバックにより、突出部25の上面25aが露出される。突出部25の側壁25b,25cに形成された側壁膜42の厚さM5は、図16に示す保護膜32の厚さM4と等しい。また、開口溝85の幅W2は、図16に示す溝部84の幅W1と等しくなる。次いで、図18に示す工程では、突出部25及び側壁膜42をマスクとする異方性ドライエッチングにより、開口溝85の下方に位置する酸化シリコン膜11及び基板12をエッチングすることで、2つの絶縁分離部24の側壁から距離Fの位置に側壁45bを有し、かつ突出部25と同じ方向に延在する第1の溝45を形成する。距離Fは、図17に示す側壁膜42の厚さM5と等しく、第1の溝45の幅W3は、開口溝85の幅W2と等しい。上記説明した第1の実施の形態の変形例に係る半導体装置の製造方法のように、酸化シリコン膜11の上面11aから突出する突出部25を有する絶縁分離部24を形成後、酸化シリコン膜11の上面11a及び突出部25をコンフォーマルに覆う保護膜32を形成し、次いで、保護膜32をエッチバックすることで、突出部25の側壁25b,25cに側壁膜42を形成し、その後、突出部25及び側壁膜42をマスクとする異方性ドライエッチングすることで、活性領域27に1つの第1の溝45を形成した場合、第1の実施の形態の半導体装置10の製造方法と同様な効果を得ることができる。具体的には、突出部25の側壁25b,25cに形成された側壁膜42により自己整合的に第1の溝45の側壁45bの位置第1の溝45の形成位置を規定することが可能となるので、第1の溝45を加工する際の位置精度が向上し、基板12の面内において分離溝21と第1の溝45との間隔のばらつきを低減できる。これにより、第1の溝45と絶縁分離部24との間に形成される第2の不純物拡散領域48の上面48aの面積ばらつきが小さくなるので、第2の不純物拡散領域48と第2の不純物拡散領域48の上面48aと接触するコンタクトプラグ68との間のコンタクト抵抗のばらつきが抑制され、その結果、素子具体的には、MISトランジスタの特性ばらつきを抑制できる。第2の実施の形態図19及び図20は、本発明の第2の実施の形態に係る半導体装置の製造工程を示す図である。図19において、第1の実施の形態で説明した図14に示す構造体と同一構成部分には、同一符号を付す。また、図20において、第1の実施の形態で説明した図15Bに示す第1の実施の形態の半導体装置10と同一構成部分には、同一符号を付す。また、図20では、実際には、ゲート電極88の延在方向X方向に対して交差する方向に延在するビット線102を図示することが困難なため、ビット線102を模式的に図示している。主に、図19及び図20を参照して、第2の実施の形態の半導体装置90の製造方法について説明する。始めに第1の実施の形態で説明した図1A、図1B、図1C、及び図1Dに示す工程から図13A、図13B、図13C、及び図13Dに示す工程までの処理を順次行うことで、図13A、図13B、図13C、及び図13Dに示す構造体を形成する。その後、公知の手法により、突出部25及び側壁膜42を除去して、酸化シリコン膜11の上面11aを露出させる。次いで、図19A、図19B、図19C、及び図19Dに示す工程では、公知の手法により、第1の溝45の内面全体を覆うゲート絶縁膜52を形成する。次いで、公知の手法により、ゲート絶縁膜52を介して、第1の溝45を埋め込むと共に、酸化シリコン膜11の上面11aから突出するゲート電極88と、ゲート電極88の上面88aを覆うキャップ絶縁膜91シリコン窒化膜SiN膜と、を一括形成する。次いで、図20に示す工程では、公知の手法により、ゲート電極88のうち、酸化シリコン膜11の上面11aから突出した部分の側壁を覆うスペーサ92を形成する。このとき、スペーサ92の母材としては、シリコン窒化膜SiN膜を用いる。次いで、公知の手法により、絶縁分離部24の上面24a及び酸化シリコン膜11の上面11aに、キャップ絶縁膜91、スペーサ92、及びゲート電極88を覆う第1の層間絶縁膜95層間絶縁膜を形成する。第1の層間絶縁膜95は、例えば、酸化シリコン膜SiO2膜を成膜することで形成する。次いで、公知の手法により、第1の層間絶縁膜95及び酸化シリコン膜11を貫通し、第1の不純物拡散領域47の上面47aと接触する第1のコンタクトプラグ96と、第1の層間絶縁膜95及び酸化シリコン膜11を貫通し、第2の不純物拡散領域48の上面48aと接触する第2のコンタクトプラグ97と、を一括形成する。このとき、第1及び第2のコンタクトプラグ96,97の上面96a,97aは、平坦な面とされた第1の層間絶縁膜95の上面95aに対して面一とする。次いで、公知の手法により、第1の層間絶縁膜95の上面95a、第1のコンタクトプラグ96の上面96a、及び第2のコンタクトプラグ97の上面97aに、第2の層間絶縁膜99例えば、酸化シリコン膜SiO2膜を形成する。次いで、公知の手法により、第2の層間絶縁膜99を貫通し、第1のコンタクトプラグ96の上面96aと接触するビットコンタクト101を形成する。このとき、ビットコンタクト101は、その上面101aが第2の層間絶縁膜99の平坦な上面99aに対して面一になるように形成する。次いで、公知の手法により、第2の層間絶縁膜99の上面99aに、ビットコンタクト101の上面101aと接触し、かつゲート電極88の延在方向に対して交差する方向に延在するビット線102を形成する。これにより、ビット線102は、ビットコンタクト101を介して、第1の不純物拡散領域47隣接する2つのMISトランジスタに共通の領域と電気的に接続される。次いで、公知の手法により、第2の層間絶縁膜99の上面99aに配置され、かつビット線102を覆う第3の層間絶縁膜104例えば、酸化シリコン膜SiO2膜と、第2及び第3の層間絶縁膜99,104を貫通し、かつ下端が第2のコンタクトプラグ97の上面97aと接触する第3のコンタクトプラグ106と、を順次形成する。このとき、第3のコンタクトプラグ106の上面106aは、第3の層間絶縁膜104の平坦な上面104aに対して面一にする。次いで、公知の手法により、第3の層間絶縁膜104の上面104aに、第3のコンタクトプラグ106の上面106aを露出するシリンダ孔108Aを有したキャパシタ形成用層間絶縁膜108例えば、酸化シリコン膜SiO2膜を形成する。次いで、公知の手法により、クラウン型とされ、シリンダ孔108Aの内面を覆う下部電極74と、キャパシタ形成用層間絶縁膜108から露出された下部電極74の表面を覆う容量絶縁膜76と、容量絶縁膜76を介して下部電極74の内部を埋め込み、かつ上面77aが平坦な面とされた上部電極77と、を順次形成する。これにより、下部電極74、容量絶縁膜76、及び上部電極77よりなるキャパシタ79記憶素子が形成されると共に、第2の実施の形態の半導体装置90が製造される。また、下部電極74は、シリンダ孔108Aの内面を覆うことで、第3のコンタクトプラグ106の上面106aと接触する。これにより、下部電極74は、第3のコンタクトプラグ106の上面106aを介して、第2の不純物拡散領域48と電気的に接続される。なお、キャパシタ79を形成後、さらに上部電極77の上面77aに、図示していない層間絶縁膜、該層間絶縁膜を貫通し、かつ上部電極77と接触するコンタクトプラグ、及び該層間絶縁膜上に配置され、かつ該コンタクトプラグの上端と接続される配線等を形成することで、第2の実施の形態の半導体装置90を製造してもよい。第2の実施の形態の半導体装置の製造方法によれば、側壁膜42をマスクとして基板12の主面12aに第1の溝45を形成することにより、第1の溝45の加工位置精度が向上するため、基板12の面内において分離溝21絶縁分離部24が形成される溝と第1の溝45との間隔のばらつきを低減できる。これにより、基板12の面内において、第1の溝45と絶縁分離部24との間に形成される第2の不純物拡散領域48の上面48aの面積ばらつきが小さくなり、また、第1の溝45間に形成される第1の不純物拡散領域47の上面47aの面積ばらつきも小さくなる。したがって、第2の不純物拡散領域48と第2の不純物拡散領域48の上面48aと接触する第2のコンタクトプラグ97との間のコンタクト抵抗のばらつき、及び第1の不純物拡散領域47と第1の不純物拡散領域47の上面47aと接触する第1のコンタクトプラグ96との間のコンタクト抵抗のばらつきが低減されるので、その結果、素子具体的には、MISトランジスタの特性ばらつきを抑制できる。以上、本発明の好ましい実施の形態について詳述したが、本発明はかかる特定の実施の形態に限定されるものではなく、特許請求の範囲内に記載された本発明の要旨の範囲内において、種々の変形変更が可能である。なお、第1及び第2の実施の形態の半導体装置10,90の製造方法では、一例として、基板12の上面12aにエッチングストッパ膜となる酸化シリコン膜11を形成し、酸化シリコン膜11の上面11aに犠牲膜15を形成する場合を例に挙げて説明したが、犠牲膜15の膜種によっては、該エッチングストッパ膜酸化シリコン膜11を形成する必要はない。この場合、基板12の上面12aに直接、犠牲膜15を形成すればよい。また、該エッチングストッパ膜は、酸化シリコン膜に限定されない。"