"少なくとも1つのトランジスタを含む画素であって、読み出し段階のとき、該少なくとも1つのトランジスタを、2つ又はそれ以上のバイアス状態の間で循環させるように構成された画素。読み出し段階のとき、2つ又はそれ以上のバイアス状態の間で循環するように構成された該少なくとも1つのトランジスタは、増幅構成または緩衝構成の一部であるMOSFETである請求項1記載の画素。該少なくとも1つのトランジスタを、少なくとも反転と蓄積の間で循環させるように構成された請求項1または2記載の画素。該少なくとも1つのトランジスタのバルク電位を変調することによって、該少なくとも1つのトランジスタを、少なくとも2つのバイアス状態の間で循環させるように構成された請求項1~3のいずれかに記載の画素。該少なくとも1つのトランジスタのゲート電位を変調することによって、該少なくとも1つのトランジスタを、少なくとも2つのバイアス状態の間で循環させるように構成された請求項1~3のいずれかに記載の画素。該少なくとも1つのトランジスタのソース電位及び/又はドレイン電位を変調することによって、該少なくとも1つのトランジスタを、少なくとも2つのバイアス状態の間で循環させるように構成された請求項1~3のいずれかに記載の画素。複数のトランジスタを備え、少なくとも2つのトランジスタは、電気的に分離された基板に設けられる請求項1~6のいずれかに記載の画素。基板は、反転バイアス接合、誘電体層、物理的分離の何れかによって電気的に分離されている請求項7記載の画素。光受容器を備え、光受容器は、電荷を収集するために配置された場所に向けて電位勾配を有する請求項1~8のいずれかに記載の画素。電位勾配は、光受容器のドーピングプロファイルにおける連続的変化またはステップ変化によって実現される請求項9記載の画素。電位勾配は、光受容器をピン止めするピンニング層のドーピングプロファイルにおける連続的変化またはステップ変化によって実現される請求項9記載の画素。電位勾配は、光受容器が配置された基板のドーピングレベルにおける連続的変化またはステップ変化によって実現される請求項9記載の画素。請求項1~12のいずれかに記載したような少なくとも1つの画素を備える画像センサ。該少なくとも1つのトランジスタを、少なくとも2つのバイアス状態の間で循環させるように構成されたコントローラをさらに備える請求項14記載の画像センサ。少なくとも2つのバイアス状態の間で該少なくとも1つのトランジスタの循環後に得られた画素サンプリングに対して、ある演算子を実行するように構成された回路をさらに備える請求項13または14記載の画像センサ。少なくとも1つのトランジスタを含む、画素または画素グループを読み出すための回路であって、読み出し段階のとき、少なくとも1つのトランジスタを、少なくとも2つのバイアス状態の間で循環させるように構成された回路。該少なくとも1つのトランジスタを、少なくとも反転と蓄積の間で循環させるように構成された請求項16記載の回路。該少なくとも1つのトランジスタのバルク電位を変調することによって、該少なくとも1つのトランジスタを、少なくとも2つのバイアス状態の間で循環させるように構成された請求項16または17記載の回路。少なくとも1つのトランジスタを含む画素の動作方法であって、読み出し段階のとき、該少なくとも1つのトランジスタを、2つ又はそれ以上のバイアス状態の間で循環させることを含む方法。該少なくとも1つのトランジスタを、2つ又はそれ以上のバイアス状態の間で循環させることは、該少なくとも1つのトランジスタを、少なくとも反転と蓄積の間で循環させることを含む請求項19記載の方法。該少なくとも1つのトランジスタを、2つ又はそれ以上のバイアス状態の間で循環させる際に、多重画素サンプリングを収集することと、多重画素サンプリングに対して追加の演算子を実行することとを含む請求項19または20記載の方法。電磁波検知または粒子検出のための画素または画素アレイからの信号であって、ほぼ1電子RMS未満の読み出しノイズを有する信号を処理するための方法であって、各信号値を、量子化した信号値で置換することによって実効読み出しノイズを低減することを含む方法。信号を、量子化した信号値で置換することは、チップ上またはチップ外で実行される請求項22記載の方法。本発明の実施形態の目的は、低い照射量、例えば、暗視や短いシャッタ時間などの微光条件でのイメージング、そして、照射から由来しない電荷の検出での使用に適した良好な方法および素子を提供することである。上記目的は、本発明の実施形態に係る方法および素子によって達成される。第1態様において、本発明は、少なくとも1つのトランジスタを含む画素を提供しており、画素は、読み出し段階のとき、少なくとも1つのトランジスタを、2つ又はそれ以上のバイアス状態の間で循環させるように構成される。読み出し段階は、画素の第1信号レベル、例えばリセットレベルを読み出すための読み出し段階、あるいは画素の第2信号レベル、例えば実信号レベルを読み出すための読み出し段階でもよい。画素は、第1及び/又は第2信号レベルを決定するように構成してもよく、その信号レベルの多重読み取りを決定し、その間で少なくとも2つのバイアス状態の間の循環が生じており、そして、演算子を多重読み取りに適用すること、例えばこれに限定されないが、サンプルの平均処理によって行ってもよい。少なくとも2つのバイアス状態の間の循環に起因して、読み出した信号の1/fノイズの時間に関する相関が破壊され、同じ信号レベル、例えば、リセットレベルまたは実信号レベルの多重サンプルを取って、演算子を該サンプルに適用すると、1/fノイズの影響を任意の低いレベルに低減できる。画素は、読み出し段階で、少なくとも1回または2回、少なくとも1つのトランジスタを少なくとも2つのバイアス状態の間で循環させるように構成してもよいが、明らかに大きな効果を有するためには、往復循環の回数は充分に大きくすべきである。少なくとも2つのバイアス状態の間で数十回から数百回の循環が、妥当な値である。本発明の実施形態に係る画素の利点は、その1/fノイズが、先行技術の画素およびその動作方法のノイズレベルに対してかなり減少していることである。本発明の実施形態に係る画素において、読み出し段階のとき、2つ又はそれ以上のバイアス状態の間で循環する少なくとも1つのトランジスタは、増幅構成または緩衝構成の一部であるMOSFETであってもよい。本発明の実施形態に係る特定の画素が、少なくとも1つのトランジスタを少なくとも反転モードと蓄積モードの間で循環させるように構成してもよい。本発明の実施形態に係る特定の画素が、少なくとも1つのトランジスタのバルク電位を変調することによって、少なくとも1つのトランジスタを少なくとも2つのバイアス状態の間で循環させるように構成してもよい。代替として、本発明の実施形態に係る特定の画素が、少なくとも1つのトランジスタのゲート電位を変調することによって、少なくとも1つのトランジスタを少なくとも2つのバイアス状態の間で循環させるように構成してもよい。本発明の実施形態に係るさらに代替の実施形態において、画素が、少なくとも1つのトランジスタのソース電位及び/又はドレイン電位を変調することによって、少なくとも1つのトランジスタを少なくとも2つのバイアス状態の間で循環させるように構成してもよい。本発明の実施形態に係る画素が、複数のトランジスタ、例えば、MOSFETを含んでもよく、画素の全トランジスタが同じタイプであり、例えば、n型またはp型、例えばn型MOSFETまたはp型MOSFETである。代替として、本発明の実施形態に係る画素が、複数のトランジスタ、例えば、MOSFETを含んでもよく、画素のトランジスタが異なるタイプであり、例えば、画素は、混合したn型とp型、例えば、混合したn型MOSFETとp型MOSFETを含んでもよい。本発明の実施形態に係る画素が、複数のトランジスタを含んでもよく、同じタイプのトランジスタが同じ基板に設けられる。代替として、同じタイプのトランジスタを別々の基板に設けてもよい。本発明の実施形態に係る画素において、同じタイプのトランジスタまたは異なるタイプのトランジスタを、電気的に分離された基板に設けてもよい。基板は、反転バイアス接合、誘電体層例えば、SOIの、物理的分離例えば、空気または真空の何れかによって電気的に分離されてもよい。画素は、ハイブリッドまたはセミハイブリッドの設定で実装してもよい。本発明の実施形態に係る画素が、光受容器を備えてもよく、光受容器は、電荷を収集するために配置された場所に向けて電位勾配を有する。本発明の実施形態では、電位勾配は、光受容器のドーピングプロファイルにおける連続的変化またはステップ変化によって実現してもよい。代替の実施形態では、電位勾配は、光受容器をピン止めするピンニング層のドーピングプロファイルにおける連続的変化またはステップ変化によって実現してもよい。さらに他の実施形態では、電位勾配は、光受容器が配置された基板のドーピングレベルにおける連続的変化またはステップ変化によって実現してもよい。第2態様において、本発明は、第1態様の実施形態に係る複数の画素を含む画素アレイを提供する。第3態様において、本発明は、本発明の第1態様の実施形態のような少なくとも1つの画素、または本発明の第2態様の実施形態のような画素アレイを含む画像センサを提供する。本発明の実施形態に係る画像センサが、少なくとも1つのトランジスタを少なくとも2つのバイアス状態の間で循環させるように構成されたコントローラをさらに備えてもよい。本発明の実施形態に係る画像センサが、少なくとも2つのバイアス状態の間での少なくとも1つのトランジスタの各循環後に、画素サンプリングに対してある演算子を実行するように構成された回路をさらに備えてもよい。演算子は、数学的演算子または電気的演算子でもよい。演算子は、例えば、下記のいずれでもよいが、本発明はこれに限定されない。平均処理、重み付け平均処理、メジアンフィルリング、ローパスフィルリング、バンドパスフィルリング、カルマンフィルリング、差分処理。演算子は、デジタル領域またはアナログ領域で適用してもよい。第4態様において、本発明は、少なくとも1つのトランジスタを含む、画素または画素グループを読み出すための回路を提供する。読み出し回路は、読み出し段階のとき、少なくとも1つのトランジスタを少なくとも2つのバイアス状態の間で循環させるように構成される。本発明の実施形態に係るこうした読み出し回路は、画素内部に存在しないが、多くの画素または全ての画素に共通である場合、使用してもよい。本発明の実施形態において、回路は、少なくとも1つのトランジスタを少なくとも反転と蓄積の間で循環させるように構成してもよい。本発明の実施形態において、回路は、少なくとも1つのトランジスタのバルク電位を変調することによって、少なくとも1つのトランジスタを少なくとも2つのバイアス状態の間で循環させるように構成してもよい。第4態様において、本発明は、少なくとも1つのトランジスタを含む画素の動作方法を提供する。該方法は、少なくとも1つのトランジスタを、2つ又はそれ以上のバイアス状態の間で循環させることを含む。特定の実施形態において、少なくとも1つのトランジスタを、2つ又はそれ以上のバイアス状態の間で循環させることは、少なくとも1つのトランジスタを、少なくとも反転と蓄積の間で循環させることを含んでもよい。本発明の第4態様に係る実施形態において、少なくとも1つのトランジスタを、2つ又はそれ以上のバイアス状態の間で循環させることは、少なくとも1つのトランジスタのバルク電位を変調することを含んでもよい。代替の実施形態において、少なくとも1つのトランジスタを、2つ又はそれ以上のバイアス状態の間で循環させることは、少なくとも1つのトランジスタのゲート電位を変調することを含んでもよい。さらに代替の実施形態において、少なくとも1つのトランジスタを、2つ又はそれ以上のバイアス状態の間で循環させることは、少なくとも1つのトランジスタのソース電位及び/又はドレイン電位を変調することを含んでもよい。本発明の実施形態に係る方法が、少なくとも1つのトランジスタを、2つ又はそれ以上のバイアス状態の間で循環させる読み出し段階のとき、多重画素サンプリングを収集することと、追加の演算子、例えば、平均処理、ローパスフィルリング、バンドパスフィルリング、メジアンフィルリング、カルマンフィルリングなどを多重画素サンプリングに対して実行することとを含んでもよい。第5態様において、本発明は、電磁放射または粒子放射を検知するための画素または画素アレイからの信号を処理するための方法を提供するものであり、該方法は、各信号値を、量子化した信号値で置換することによって実効読み出しノイズを低減することを含む。これにより画素または画素アレイの信号は、ほぼ1電子RMS未満の読み出しノイズを有することになる。信号を、量子化した信号値で置換することは、チップ上またはチップ外で実行できる。本発明の特定および好ましい態様が、添付の独立請求項および従属請求項に記述されている。従属請求項からの特徴が、独立請求項の特徴および他の従属請求項の特徴と適切に組み合わせてもよく、請求項に明記されただけではない。先行技術に対して達成される本発明および利点を整理する目的で、本発明の一定の目的および利点についてここでは記載している。当然ながら、こうした目的または利点の全てが、本発明の何れか特定の実施形態に従って必ず達成できるわけではないことは理解すべきである。こうして例えば、当業者は、本発明は、ここで教示したように、1つの利点または利点のグループを達成または最適化する方法で、ここで教示または示唆されるような他の目的または利点を必ず達成することなしに、具体化され実行できる。1つのタイプの画像センサが、アクティブ画素センサAPSである。APS画素センサが、典型的には、金属酸化膜半導体MOS処理技術、特に、例えば、相補型金属酸化膜半導体CMOS処理技術を用いて製造され、典型的にはCMOS画像センサと称される。CMOS画像センサは、光電効果により入射放射光フォトンを電荷電子に変換することによって、光を検知する。CMOS画像センサは、典型的には、各画素ごとに、光受容器フォトダイオードと、幾つかのCMOSトランジスタとを含む。既存のCMOS画像センサは、これに限定されないが、3個のトランジスタ3Tおよび4個のトランジスタ4Tの画素構成を含む。4個より多いトランジスタを持つ画素構成も実装されている。放射光電磁放射または粒子の検出を意図しておらず、電荷電子、ホール、プロトン、イオンなどの検出を意図している画素は、電荷を出力する他のタイプのセンサを形成するものであり、例えば、化学センサ、生化学センサ、圧力センサ、温度センサ、電界センサまたは磁界センサ、または他の物理量を検知するための任意の他のセンサなどである。また、ハイブリッド画素も考慮している。また、CCD-CMOSも考慮している。こうした画素が、画素内部においてCCDの短いセクションと、MOSFET読み出し部とを有する。また、CCD自体も考慮しており、CCDは、複数の画素を包囲しており、CCDは、1つ又はそれ以上のMOSFETベースの出力回路を経由して読み出される。これらの画像センサ内の画素および出力回路は、典型的には、光受容器または浮遊拡散電圧を列ラインへバッファ出力するために用いられるソースフォロワトランジスタを含む。4Tピン止めフォトダイオード画素形態を持つCMOS画素センサにおいて、読み出しノイズは、典型的には、ソースフォロワトランジスタの1/fノイズによって支配されている。1/fノイズは、フリッカ雑音とも称され、周波数fに反比例したスペクトル密度を有する。ソースフォロワトランジスタの1/fノイズは、3T画素構成に存在する因子でもあるが、1/fノイズは典型的には優位ではない。むしろ、3T画素構成では、読み出しノイズは、典型的にはkTCノイズによって支配されており、これは画素をリセットレベルにリセットすることに関連したノイズである。それでもソースフォロワトランジスタからの1/fノイズは、3T画素構成における全体ノイズに対して著しい関与を提供する。MOSFETでの1/fノイズに関して一般に受け入れられている物理的解釈は、マックウォータ理論である。マックウォータは、MOSFET電流での変動を、半導体材料と絶縁層の間の界面、例えば、SiO2-Si界面の近傍でのクーロン状態クーロン状態とは、正または負の点電荷であるによって誘起され、電荷を捕捉または解放することによって状態を変化させるものとして解釈する。界面でのクーロン状態の存在は、反転層に、そして流れる電流量に影響を与える。捕捉および解放は、MOSFET電流を時間に関して変調する。この捕捉/解放に関与する時定数は、極めて長い時間数分、数時間から極めて短い時間数ナノ秒未満に及ぶため、得られるノイズのスペクトルは、典型的には、ノイズスペクトル密度が1/周波数ααは、典型的には1に近いに比例する特有の性質を有しており、よって1/fノイズの名称となっている。ただ1つのこうした界面状態がMOSFET内にある動作ポイントで活動的である場合、実際に捕捉/解放を観測できる。電流は2つのレベルを示し、ここからRTSノイズと称されている。RTSのスペクトルは、1/fではなく、いわゆるローレンツ形スペクトルを有する。多くのRTSの重ね合わせは、1/fノイズと同じであるため、多くのローレンツ形スペクトルの重ね合わせは、予想した1/周波数αスペクトルが得られる。MOSFETでのRTSノイズおよび1/fノイズの精緻な理論および実験考察は、論文MJKirtonandMJUrenNoiseinsolidstatemicrostructuresAnewperspectiveinindividualdefectsinterfacestatesandlowfrequencynoiseAdvancesinPhysics1989Vol39No4p367468において見ることができ、これは参照によりここに組み込まれる。本発明の実施形態によれば、1/fノイズ源が減少または解消された画素が生成される。こうした画素は、少なくとも1つのトランジスタ、例えば、MOSFETと、コントローラとを備える。本発明の実施形態によれば、画素が複数のトランジスタを備える場合、大部分の1/fノイズを発生するトランジスタ、例えば、MOSFETは、読み出し段階のとき、2つ又はそれ以上のバイアス状態の間で循環するように構成される。こうした画素の例を、図1と図2に示している。両方の図は、4T画素を示しているが、本発明はこれに限定されず、3T画素または少なくとも1つのトランジスタを含む他のタイプの画素において実装できる。図1と図2に示す画素において、第1タイプのトランジスタおよび第2タイプのトランジスタ、例えば、n型MOSFETおよびp型MOSFETがそれぞれ設けられており、後述するように、これらは別々に駆動可能である。図1は、本発明の第1実施形態に係るCMOS画像センサのための4個トランジスタ4T画素10の概略図である。画素内の全てのトランジスタがMOSトランジスタである。画素10は、入射した放射光を電子電荷へ変換するための光受容器11を備える。画素10は、サンプルホールドトランジスタ12と、リセットトランジスタ13と、ソースフォロワトランジスタ14と、列選択トランジスタ15とをさらに備える。トランジスタ12,13は、第1タイプのトランジスタとして、本実施形態ではnMOSトランジスタを図示しており、一方、トランジスタ14,15は、第2タイプのトランジスタとして、本実施形態ではpMOSトランジスタを図示している。光受容器11は、グラウンドと、サンプルホールドトランジスタ12のソースとの間に接続される。サンプルホールドトランジスタ12のゲートは、伝送ライン16に接続され、サンプルホールドトランジスタ12のドレインは、リセットトランジスタ13のソースおよびソースフォロワトランジスタ14のゲートに接続される。リセットトランジスタ13のドレインは、電源ラインvddに接続される。リセットトランジスタ13のゲートは、リセットライン17に接続される。ソースフォロワトランジスタ14のソースは、電源ラインvssに接続される。ソースフォロワトランジスタ14のドレインは、列選択トランジスタ15のソースに接続される。列選択トランジスタ15のゲートは、選択ライン18に接続される。列選択トランジスタ15のドレインは、列ライン19に接続される。図示した実施形態において、トランジスタ12,13,15の本体は、グラウンドに接続され、一方、トランジスタ14の本体は、井戸ポテンシャルに接続される。ここで、ソースフォロワトランジスタ14は、図7、図8、図9および後述のように、井戸の中に設けられる。こうしてソースフォロワトランジスタ14は、他のMOSFETから別個に駆動可能である。リセットトランジスタ13は、光受容器11での電圧をリセットするために用いられる。サンプルホールドトランジスタ12は、光受容器の電圧を検知し、バッファ出力するために用いられる。ソースフォロワトランジスタ14は、サンプルホールドトランジスタ12からの信号を受信し増幅する。列選択トランジスタ15は、読み出しのための画素10を選択するために用いられる。CMOS画像センサからの画素情報は、典型的には行単位でサンプリングされる。行画素を選択するには、選択ライン18が、選択した行画素に関してハイレベルに設定される。図示した実施形態では、列選択トランジスタ15はpMOSトランジスタであるため、選択ラインでのハイレベル信号の反転は、トランジスタを起動し、スイッチオンにする。画素10に関する画素情報は、典型的には、3つの段階、即ち、画素リセット段階、積分段階および読み出し段階で発生しサンプリングされる。リセット段階では、画素10は、リセットライン17および伝送ライン16をハイレベル例えば、vddより高いに設定することによってリセットされる。リセットライン17をハイレベルに設定すると、リセットトランジスタ13をオンにし、そして、伝送ライン16をハイレベルに設定すると、サンプルホールドトランジスタ12をオンにし、これにより光受容器11での電圧を固定開始値に設定する。そして、リセットライン17および伝送ライン16は、ローレベル例えば、グラウンドに設定され、これによりリセットトランジスタ13およびサンプルホールドトランジスタ12をオフにし、積分段階を開始する。リセットライン17および伝送ライン16がローレベルであると、画素10は、光受容器11に集光する放射光の量を積分し、光受容器11はリセットレベルから下向きに放電する。積分段階の終わりに、伝送ライン16はハイレベルに設定され、読み出し段階を開始する。伝送ライン16をハイレベルに設定すると、サンプルホールドトランジスタ12をオンにし、光受容器11での電荷が、ソースフォロワトランジスタ14のゲートに接続されたノードの寄生容量に伝送される。そして、伝送ライン16はローレベルに設定され、これによりサンプルホールドトランジスタ12をオフにする。読み出しについて、選択ライン18は、ハイレベルに設定され、ローレベル信号を列選択トランジスタ15のゲートに印加する。選択ライン18をハイレベルに設定し、あるいはローレベル信号を列選択トランジスタ15のゲートに印加すると、この後者のトランジスタをオンにし、ソースフォロワトランジスタ14が導通状態であれば、積分電圧を列出力ライン19に伝送する。読み出し段階のとき、リセット電圧および積分電圧は、典型的には両方とも列出力ライン19から続いて読み出される。各画素10で発生した画像信号は、典型的には、読み出しリセット電圧と積分期間後の光受容器11での電圧即ち、積分電圧との間の差である。本発明の実施形態によれば、全て同じ読み出し段階のときに、1/fノイズの原因となるMOSFET、図示の実施形態ではソースフォロワトランジスタ14を、第1状態から第2状態へ、例えば、反転から蓄積へ、そしてその反対も繰り返しパルス動作させ、その信号をオーバーサンプリングすることによって、1/fノイズの影響が減少する。ソースフォロワトランジスタ14は、ゲート電圧-バルク電圧がそのトランジスタ14の閾値電圧より少なくなるような電圧を供給することによって、蓄積モードにできる。ソースフォロワトランジスタ14は、ゲート電圧-バルク電圧がそのトランジスタ14の閾値電圧より大きくなるような電圧を供給することによって、強反転モードにできる。電圧の供給は、図1に示した実施形態では、バルク電圧を繰り返しパルス印加することによって得られ、蓄積モードあるいは強反転モードについての上記要件が達成される。図2も4T画素20を示す。図1と同じ要素は、同じ参照番号を有する。再び、画素内の全てのトランジスタがMOSトランジスタである。図1との相違点は、増幅トランジスタとして、反転フィードバック増幅器22が設けられる点である。反転フィードバック増幅器22は、図示の実施形態において、pMOSトランジスタである。反転フィードバック増幅器22のソースは、電源vpixに接続される。反転フィードバック増幅器22のドレインは、nMOS列選択トランジスタ23のドレインに接続される。反転フィードバック増幅器22のゲートは、サンプルホールドトランジスタ12のドレインに接続される。リセットトランジスタ24が設けられ、これは画素20では異なって接続されており、即ち、リセットトランジスタ24は、図示の実施形態において、nMOSトランジスタであり、そのソースは、反転フィードバック増幅器22のドレインに電気接続され、一方、リセットトランジスタ24のドレインは、反転フィードバック増幅器22のゲートに接続される。リセットトランジスタ21のゲートは、リセットライン25に接続される。本実施形態では、上述したように、列選択トランジスタ23もnMOSトランジスタである。列選択トランジスタのゲートは、選択ライン26に接続される。列選択トランジスタ23のソースは、列ライン19に接続され、列選択トランジスタ23のドレインは、反転フィードバック増幅器22のドレインに接続される。図2に図示した構成は、一種の容量性フィードバック電荷増幅器または電荷トランスインピーダンス増幅器CTIAであり、その電荷電圧変換比は、フィードバック容量、図示の場合、反転フィードバック増幅器22のゲート-ドレイン容量によって決定される。当業者にとって、こうした画素が、図1の回路より高い電荷電圧変換比で動作可能であることは明らかである。本実施形態においても、反転フィードバック増幅器22は、画素回路内の他のMOSFETとは別個に駆動可能である。反転フィードバック増幅器22は、第1状態から第2状態へ、例えば、反転から蓄積へそしてその反対も繰り返し切り替え可能であり、その信号はオーバーサンプリング可能である。反転フィードバック増幅器22は、ゲート電圧-バルク電圧がそのトランジスタ22の閾値電圧より少なくなるような電圧を供給することによって、蓄積モードにできる。反転フィードバック増幅器22は、ゲート電圧-バルク電圧がそのトランジスタ22の閾値電圧より大きくなるような電圧を供給することによって、強反転モードにできる。電圧の供給は、図2に示した実施形態では、バルク電圧を繰り返しパルス印加することによって得られ、蓄積モードあるいは強反転モードについての上記要件が達成される。MOSFET内の界面状態は、異なるバイアス状態の間例えば、蓄積モードと強反転モードの間で循環した場合、バイアス条件が殆ど変化しない通常動作にしたときよりもかなり迅速に、これらの状態を充填または空にするのが強制される。本発明者によって、こうすることにより電荷状態の長期相関が破壊されることが判った。長期相関を除去することによって、ノイズスペクトルは、その支配的な低周波成分を失い、ホワイトノイズになる。ホワイトノイズスペクトルおよび相関の欠落が連動することは、当分野の専門家にとって周知である。ホワイトノイズを含む信号から取られた連続したサンプルが相関しておらず、よって、複数のサンプルを取り、これらを平均処理することは、信号と比べてノイズを低減することになる。ノイズ低減は、平均を計算するために取得したサンプル数の平方根にほぼ比例する。取得したサンプル数について現実の上限がないため、用途によって許容される時間とは別として、任意のローレベルに対するノイズの影響を低減できる。通常のMOSFETでは、有用なバイアス状態は反転と称される弱反転と強反転が区別されている。nMOSFETがオンである場合、正のゲート電圧は、電子をSiO2-Si界面に向けて引き寄せて、これによりp型基板材料を電子リッチのn-層に反転させる。蓄積は、MOSFETが強度にオフになった状態である。MOSFETの幾つかのタイプ、例えば、埋め込みチャネルMOSFETでは、蓄積がオン状態であり、反転がオフ状態であることに留意すべきである。多くのバイアス状態、例えば、種々の程度の弱いおよび強い蓄積または反転が考えられる。蓄積と反転の間の状態は、フラットバンドと称される。本発明の実施形態に係る画素が、一定のMOSFET、特に例えば、増幅するMOSFETを、MOSFETのオン状態とオフ状態に対応した、少なくとも第1モードと第2モードの間、例えば、反転と蓄積の間で循環させる能力を考慮して設計される。こうしたことは多くの手法で実現でき、そのいくつかが図1、図2、図3、図4、図5~図7に図示している。いろいろなテクニックが、増幅トランジスタ、例えば、ソースフォロワトランジスタまたは反転フィードバック増幅器を、本発明の実施形態に係るCMOS画像センサの画素において蓄積モードと強反転モードとの間で切り替えるために適用できる。基板のパルス動作、またはゲートに印加される信号のパルス動作を含むこうしたテクニックは、さらに後述している。多くの伝統的な画素が、専ら1つのタイプのMOSFET、典型的にはnMOSFETを含む。こうした画素では、図1と図2に図示した実施形態に関して説明したように、1つのMOSFET基板を変調することが困難である。この基板は全てについてコモンであり、しばしば光受容器の基板接続でもあるためである。図1と図2に図示した実施形態では、MOSFETを反転と蓄積の間を循環させるようにMOSFET基板を変調することは、異なるタイプのMOSFETを設けることによって可能になる。図1と図2に図示した実施形態によれば、少なくとも2つの状態の循環は、増幅MOSFET14,22が設けられた井戸を循環させることによって実施できる。従って、井戸コンタクト50を設けてもよく、これは適切に作動できる。前記増幅MOSFETの基板を他から隔離する必要がある場合、これは種々の方法で行え、例えば、これに限定されないが、下記のものである。図5と図6のように、接合による。図7のように、誘電体による。これはSOIプロセスをベースとする。電気ノードを相互に電気的に隔離するための当業者に知られた他の手段。図5は、図2の画素の可能性ある断面を示す。図示した光受容器11は、ピン止めフォトダイオードである。図示した実施形態では、ピン止めフォトダイオードは、MOSFET回路と同じ基板51内にある。図示した実施形態から判るように、pMOSFET22は、増幅MOSFET22であり、逆バイアス接合によって他の回路から隔離されたn井戸52内に設けられる。図6は、図2の画素の他の可能性ある断面を示す。図示した光受容器11は、ピン止めフォトダイオードである。図示した実施形態では、ピン止めフォトダイオードは、MOSFET回路と同じ基板51内にある。図示した実施形態から判るように、pMOSFET22は、増幅MOSFET22であり、n井戸52内に設けられ、逆バイアス接合によって隔離を提供している。さらに、pMOSFETのn井戸60は、深いP-井戸またはP-タブ61によって包囲され、これはp-タブ61とp-基板51との間に電位勾配を生成するものであり、電荷キャリア、例えば、電子を遠ざけて、その結果、n井戸60は、光電子を捕捉するための実際のフォトダイオード11と競合せず、または殆ど競合しなくなる。図7は、図2の画素のさらに他の可能性ある断面を示す。図示した光受容器11は、ピン止めフォトダイオードである。図示した実施形態では、ピン止めフォトダイオードは、MOSFET回路と同じ基板51内にある。pMOSFET22は、増幅MOSFET22であり、SOIプロセスで使用されるような誘電体71を用いて、nMOSFET回路から隔離されたn井戸70内に設けられる。上記実施形態において、増幅MOSFET22は、基板51を循環させることによって蓄積モードと反転モードとの間で循環される。代替の実施形態では、基板51に影響せずに、そのゲート電圧を、閾値電圧より充分に上方または下方に変調することによって、増幅MOSFET22を蓄積と反転との間で循環させることができる。こうしたことは、適切な回路テクニック、例えば、図3と図4に示すように、ゲート電圧との容量結合によって行える。図3は、nMOSFETのみを含み、図4nMOSFETとpMOSFETの両方を含む。図3と図4に示した実施形態によれば、これは図1に示した画素のような4Tレイアウトを持つ画素30,40を示しており、少なくとも2つの状態の間の循環は、増幅MOSFET31,14のゲートを循環させることによって実施してもよい。ここによりこれらのゲートとの容量結合32,42が設けられる。容量結合32,42は、MOSFET31,14のゲート電圧に容量的に影響を与える手段を提供するものであり、その結果、MOSFET31,14は、反転から蓄積へ、そしてその逆もパルス動作できる。この容量結合は、キャパシタ32,42を含み、その第1キャパシタ板が、増幅MOSFET31,14のゲートに電気接続され、第2キャパシタ板が、パルス信号33,43が印加される電極に電気接続されている。積分段階の終わりには、光受容器11に収集された電荷がキャパシタ32,42に伝送される。読み出し段階のとき、即ち、収集された電荷がキャパシタ32,42に伝送された後、ハイ電圧値とロー電圧値との間で繰り返し切り替わるパルス信号33,43が、キャパシタ32,42の第2キャパシタ板に印加される。これにより増幅MOSFET31,14は、繰り返し蓄積モードと反転モードになる。画素、例えば、4T画素、3T画素、または何れか他の適切な数のトランジスタを持つ画素を製造する場合、光受容器11は、しばしば埋め込みまたはピン止めフォトダイオードである。図8に示すように、3T画素もピン止めフォトダイオード11を利用できることに留意すべきである。こうした場合、伝送ゲートを設けずに、増幅トランジスタのゲートからピン止めフォトダイオード11の深いインプラントへの直接接続が行われる。光受容器ダイオード11は、光受容器ダイオードによって収集された電荷を直接接続へ向けて強制するためのピンニング層81によってピン止めされる。図8を参照。大型の画素では、電荷を伝送したり、電荷を収集するに必要な時間は、ピン止めダイオード11内の光キャリアの横方向拡散に大きく依存している。自由キャリアが電界無しで直線方向に拡散するの要する時間は、距離の平方根で増大する。この関係は、下記の式に従う。ここで、lDは拡散長または拡散距離、tDは拡散時間、μeは自由キャリア移動度、kはボルツマン定数、Tは絶対温度ケルビン温度、qは自由キャリアの電荷である。表1は、拡散時間-拡散距離の推定値を示すもので、シリコン中の直線拡散について、室温300°Kで1100cm2/Vsのバルク移動度を持つ電子を仮定している。この関係は、図9にも示している。本発明の実施形態に従って使用できる大型の画素では、拡散時間は、画素の読み出し時間行画素について典型的な読み出し時間が1~10μsのオーダーである場合と比べて重要になることが判る。電荷を収集する時間を短縮するためには、種々の手段によってフォトダイオードの中に内部電界を生成できる。こうした方法は、従来、提案されている例えば、米国特許第6683360号Multipleorgradedepitaxialwafersforparticleorradiationdetection、これは参照により全体としてここに組み込まれる。本発明の実施形態との組合せで使用できる他の適切な方法は、光受容器の中に横方向不純物ドーピング勾配を有することによって、電界を生成することをベースとしている。図10と図11は、こうした不純物またはドーピングの勾配が、光受容器11をピン止めするためのピンニング層の多重の浅いインプラント、例えば、多重の浅いp-インプラント100,101,102を用いることによって、どのように実現できるかを示す。図10の側面図または図11の平面図で示すように、増加するドーピングレベル、または徐々に増加するドーピングインプラント不図示を持つ、互いに隣接した2つ又はそれ以上のインプラントが存在するようにしてもよい。代替として、2つ又はそれ以上のインプラントは、異なる深さを有してもよい。図12に示す実施形態では、不純物またはドーピングの勾配は、光受容器層の多重の深いインプラント、例えば、多重の深いn型インプラント120,121,122によって実現される。また、図12に示すように、互いに隣接した、減少したドーパントレベルを持つ2つ又はそれ以上のインプラントが存在するようにしてもよく、あるいは代替として段階的なドーピングプロファイル不図示を持つようにしてもよい。代替として、2つ又はそれ以上のインプラントは、異なる深さを有してもよい。図13に示す実施形態では、ピン止めフォトダイオード11の下方で、基板またはエピタキシャル層の中の多重または傾斜したドーピング濃度130,131,132を用いて実現される。こうした不純物またはドーピングの勾配を実現する方法が当業者に知られている。上述したように、横方向濃度勾配が、ピン止めフォトダイオードの浅いインプラント図10と図11、深いインプラント図12および基板図13に適用できる。本発明の実施形態に係る画素が、上述したように、本発明の実施形態に係る方法で使用してもよい。一実施形態では、本発明の実施形態に係る方法は、画素を読み出すことによって、画素を通常のように動作させることを含む。画素の読み出しは、例えば、光電荷積分後の信号レベルを読み出すローモード、または信号レベルの読み出しに続いてリセットレベルの読み出しが行われる二重サンプリングDS、またはリセットレベルの読み出しに続いて信号レベルの読み出しが行われる相関二重サンプリングCDSでも構わない。画素に関する読み出し方法の上記リストは、網羅的なものでなく、画素を読み出す他の方法も適用できる。伝統的には、前記リセットレベルおよび信号レベルについての読み出されるレベルは、通常、単一の電圧レベルサンプルであり、それは、画像センサのグローバル出力またはADCに向けて増幅、差分またはバッファ出力される。本発明の実施形態によれば、多重サンプルが、リセットレベル及び/又は信号レベルのために取得される。同じ信号について多重サンプルを取得することは、しばしばオーバーサンプリングと称され、ノイズを低減するテクニックとして伝統的に知られており、多重サンプルは次に平均処理されるものと理解される。こうした伝統的なオーバーサンプリングテクニックを図14に示している。図14は、第1グラフ140において、例えば、4T画素でのリセットトランジスタに印加されるリセット信号を示す。第2グラフ141は、例えば4T画素でのサンプルホールドトランジスタに印加される伝送信号を示す。リセット信号の第1グラフ140およびサンプルホールドトランジスタに印加される伝送信号を示す第2グラフ141におけるピークは、光受容器11が光受容器11の開始電圧にリセットされるリセット段階142と、光受容器11のリセット電圧が読み出される第1読み出し段階143と、光受容器11によって収集された電荷がメモリ素子、例えば、キャパシタまたは増幅トランジスタ14,22の寄生キャパシタなどに伝送される伝送段階144と、光受容器11によって収集された電荷の電圧レベルが読み出される第2読み出し段階145とを規定する。図14中のグラフ146は、理想的な読み出し信号、即ち、ノイズが存在しない場合に列ラインで読み出されるような信号を示す。グラフ146から、それはリセット電圧を表す第1レベル147と、信号電圧を表す第2レベル148とを含むことが判る。グラフ149は、対応する非理想的な信号の例を示すもので、低周波1/fノイズが支配的なノイズが存在している。リセット信号の平均した電圧レベルおよび信号電圧平均した電圧レベルは、それほど大きく相違していないことが判る。CDS後の信号ΔVは、低周波ノイズの大きな成分に悩まされている。本発明の実施形態に係る方法での発明は、画素の1つ又はそれ以上のMOSFETのMOS界面は、読み出し段階143,145のとき、少なくとも第1状態と第2状態の間、例えば、反転と蓄積の間で、前記多重サンプルの各々またはグループの間で循環することである。こうして信号は、繰り返しサンプリングされ平均化される平均処理と等価な演算子が適用される。これは、オーバーサンプリングとも称される。これにより本発明の実施形態に従って判るように、多重サンプルは、1/fまたはRTSノイズに起因した時間相関を喪失する。オーバーサンプリングの次に平均処理を行うと、これは相当なノイズ低減をもたらす。これは、図15に示しており、図2のような画素に関して、増幅トランジスタ22は、井戸コネクション50をパルス動作させることによって、蓄積と反転との間で循環する。リセット段階142、第1読み出し段階143、伝送段階144、第2読み出し段階145は、図14と同様である。図15のグラフ150は、リセット信号のレベルおよびそのパルスのタイミングを示す。グラフ151は、サンプルホールドトランジスタに印加される伝送信号を示す。図示の実施形態では、画素は、適切な電圧を増幅トランジスタのバルクに印加することによって、読み出しの際に第1状態と第2状態の間、例えば、蓄積と反転との間で循環する。これは、図15のグラフ152に示す。これにより理想的な画素の出力信号153、即ち、ノイズが存在しない信号は、第1読み出し段階143および第2読み出し段階145の両方で、2つの値の間でジャンプすることが判る。第1読み出し段階143のとき、読み出し信号の極値の1つ、例えば、最大値は、光受容器11のリセットレベルに対応している。第2読み出し段階145のとき、読み出し信号の極値の1つ、例えば、最大値は、光受容器11の信号電圧に対応している。図15のグラフ154は、対応する非理想的な信号の例を示すもので、ノイズが存在している。第1読み出し段階143のときに読み出し信号に対応した平均化した極値、および第2読み出し段階145のときに読み出し信号に対応した平均化した極値は、区別可能なものとして充分に相違していることが判る。列出力ラインでの信号は、低周波1/fノイズを含む。ノイズは、図14のものと同じ大きさであるが、ノイズは、時間と相関していないため、オーバーサンプリングした信号の平均は、CDS後、減少したノイズ量を有し、ΔVがより小さいことが判る。1つの読み出し段階での多重サンプルは、1つの読み出しで、何れか適切な方法、例えば、平均処理、積分、または何れか他の適切な演算子、例えば、これに限定されないが、ローパスまたはバンドパスフィルリング、有限または無限の応答フィルタの使用、重み付け平均処理、線形または非線形フィルリング、メジアンフィルリング、カルマンフィルリングなどで組み合せてもよい。それは、アナログ領域またはデジタル領域で生じてもよい。この演算は、オーバーサンプリングとも称される。こうした読み出しが、リセットレベルの読み出しと信号レベルの読み出しとの間の差をとることによって、DSまたはCDSの効果を含んでもよい。この組合せは、当業者に知られているように、種々の方法で、アナログ領域またはデジタル領域で、チップ上またはチップ外で生じてもよい。こうした得られた読み出し値は、それ自体、画素信号値と考えられる。本発明の実施形態に係る方法が、半導体画像センサのノイズを、1電子RMSの等価入力ノイズ未満にする。画像センサが1電子RMSより充分低い読み出しノイズ性能を有する場合、追加の演算子を適用して、読み出しノイズをさらに有効に低減できる。図16、図17、図18において、読み出しノイズの一定のRMS図16では1電子RMS、図17では0.25電子RMS、図18では0.1電子RMSを持つ画素信号の仮想的な一連の50個の連続した読み出しを示す。これにより、得られた読み出し値が再サンプリングされ、即ち、最も近い電子の整数個に丸め処理される。ここで、信号レベルは、0でスタートし、20個および40個のサンプルの後にステップ状に増加している。読み出し値は、所定のノイズレベルに曝されている。読み出し値での読み出しノイズが充分に低い場合、例えば、後述のような0.28ノイズ電子RMS未満の場合、信号中のステップを識別することが可能になり、そのステップは、図17と図18から判るように、1電子の信号差分に対応している。該方法は、次のように、読み出し値160,170,180を再サンプリングまたは、最も近い電子の整数個に丸め処理して、再サンプリング読み出し値161,171,181を形成する。読み出し値161,171,181の再サンプリング集団のRMSは、元の読み出し値160,170,180のRMSより低いことが判る。これは下記のように説明される。図19において、0.25電子RMSのRMSまたは標準偏差σを持つ固定信号の読み出し値についての確率分布最大で1に規格化を示しており、図17に対応している。0.25ノイズ電子のガウス分布を平均0の周りに示している。グラフ190を参照。そして、集団での各読み出し値170が最も近い整数171に丸め処理され、図19に示すような新たな不連続の分布191が得られる。新たな不連続分布のRMSは、0.25より小さい。再サンプリング後により低いノイズを有するためには、既に0.28ノイズ電子未満であるノイズ分布から開始する必要があることが判る。この関係は、図20に示しており、読み出しノイズが所定の標準偏差単位は電子RMSを持つガウス分布であると仮定して、X軸として画素の読み出し値のノイズ、Y軸として再サンプリング信号のRMSまたは標準偏差単位は電子RMSについてのグラフ200を示す。元の読み出しノイズが0.28電子RMSより低い場合、再サンプリングは、より低いRMSをもたらすことに留意する。図20から、>0.28電子RMSのノイズについては、効果がないむしろ限定された逆効果ことが判る。初期ノイズが低いほど、改善はより顕著である。例えば、初期の読み出しノイズ0.1電子RMSでは、再サンプリングした信号ノイズは、100倍以上低下し再サンプリング信号は、たった0.00076電子RMSのノイズを有する、事実上のノイズ無しシステムにできる。本発明について図面および上記説明において詳細に図示し説明したが、こうした図示および説明は、説明的または例示的なものであり、限定的でない。本発明は開示した実施形態に限定されない。例えば、本発明の実施形態の概念は、上記では4T画素について説明しているが、実際、MOSFETが増幅器の重要なトランジスタである全ての画素に適用可能であり、この増幅器は、例えば、ソースフォロワ、シングルエンド増幅器、差動増幅器、演算増幅器、トランスインピーダンス増幅器、カスコード増幅器、アイソレーション増幅器などにできる。SOI-FETおよびFINFETも本質的にMOSFETであり、本発明の実施形態が適用できることは留意すべきである。実際、MOSFETの代わりに、バイアス状態の間を循環することは、その時間低周波ノイズの時間相関を短縮するようなトランジスタと読み取れる。他の例として、4T画素の代わりに、3T画素、ピン止め光受容器画素、またはハイブリッド画素、より一般的には、検出器が読み出しICROICから分離している何れのタイプの画素が設けられた実施形態において本発明を動作させることが可能である。本発明の実施形態は、出力ステージがMOSFETベースであるCCD、あるいは、CCDの区画が画素または画素グループの中に埋め込まれているCCD-CMOS画素にも適用可能である。本発明の実施形態は、可視光イメージングに適用可能なだけでなく、他の全ての電磁波長および高エネルギー粒子電子、ハドロン、イオン...検出にも適用可能である。開示した実施形態の他の変形例が、請求項の発明を実施する際、図面、開示および添付の請求項の研究から当業者によって理解し実施できる。請求項において、用語備える、含むは、他の要素またはステップを除外しておらず、不定冠詞aまたはanは、複数を除外していない。ある手段が相互に異なる従属請求項に記載されている事実だけでは、これらの手段の組合せが有利に使用できないことを示していない。請求項中の何れの参照符号も範囲を限定するものと解釈すべきでない。"