電気信号を伝送する信号伝送線と、前記信号伝送線の周波数特性を平滑化するパッシブイコライザと、を備え、前記パッシブイコライザは、前記信号伝送線に並列接続されたインダクタと抵抗素子を有し、前記インダクタは、前記信号伝送線を実装する回路基板が有するスルーホールの側面に形成された導体部分を用いて構成されていることを特徴とする伝送回路。前記スルーホールは、前記信号伝送線と直接交差しない位置で前記回路基板を貫通しており、前記信号伝送線は、前記導体部分の近傍で配線方向を曲げて前記導体部分に接触するように構成されていることを特徴とする請求項1記載の伝送回路。前記抵抗素子は、電気配線およびパッドを介して前記導体部分と接続されていることを特徴とする請求項1記載の伝送回路。前記電気配線は、前記回路基板のうち前記抵抗素子を実装する平面上で、前記スルーホールの軸方向と平行でない方向に引き伸ばして形成されていることを特徴とする請求項3記載の伝送回路。前記スルーホールは、側面に磁性体を配置して形成されていることを特徴とする請求項1記載の伝送回路。前記スルーホールは、前記導体部分の表面を磁性体で被覆して形成されていることを特徴とする請求項5記載の伝送回路。前記抵抗素子は、表面実装チップ部品として構成されていることを特徴とする請求項1記載の伝送回路。前記抵抗素子は、前記回路基板の内部に埋め込まれた内蔵部品として構成されていることを特徴とする請求項1記載の伝送回路。前記抵抗素子は、シート型の抵抗部品として構成されていることを特徴とする請求項1記載の伝送回路。前記信号伝送線は、差動伝送線として形成されており、前記パッシブイコライザは、前記差動伝送線の正側伝送線と負側伝送線を接続するように構成されていることを特徴とする請求項1記載の伝送回路。請求項1から10のいずれか1項記載の伝送回路を実装したことを特徴とするプリント回路基板。前記プリント回路基板は複数の層を有し、前記スルーホールは、前記抵抗素子を実装している層と前記信号伝送線を実装している層の間のみに形成されていることを特徴とする請求項11記載のプリント回路基板。上記特許文献1に記載されている技術では、高周波信号を強調するためのプリエンファシス処理を実施する回路を追加する必要があり、その分だけ消費電力が増加する。上記特許文献2に記載されている技術でも、能動回路によるイコライザ回路を追加する必要があるため、消費電力が増加する。一方、上記特許文献3~4に記載されている技術では、受動部品を用いて構成したパッシブイコライザによって周波数特性を平滑化しているので、消費電力は特許文献1~2に記載されている技術よりも低減しやすい。特許文献3では、伝送線路の終端にインダクタと抵抗を接続して、インダクタの周波数特性により伝送線路の特性を平滑化している。特許文献4では、伝送線路に信号を出力するドライバに、キャパシタ、抵抗、インダクタで構成されたイコライザ回路を配置し、伝送線路の特性を平滑化している。しかし、特許文献3~4に記載されている技術では、伝送経路全体の特性に合わせてインダクタ値などを変更する必要がある。配線長や基板材料が変わると、伝送経路全体の特性が変化するので、受動イコライザのインダクタの値を変更するためには、搭載する部品を変更しなければならない。本発明は、上記のような課題を解決するためになされたものであり、搭載する部品を回路毎に変更することなく、伝送経路の特性に合わせて回路の周波数特性を平滑化することのできる、低消費電力の伝送回路を提供することを目的とする。本発明に係る伝送回路は、信号伝送線に並列接続されたインダクタを有するパッシブイコライザを備え、インダクタは回路基板のスルーホール側面に形成された導体部分を用いて構成されている。本発明に係る伝送回路によれば、パッシブイコライザを用いて信号伝送線の周波数特性を平滑化することにより、消費電力を抑えることができる。また、スルーホールを形成する長さを調整することによってパッシブイコライザのインダクタンスを調整することができるので、搭載する部品を回路毎に変更することなく、伝送経路の特性に合わせて回路の周波数特性を平滑化することができる。以下、本発明の実施形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。<実施の形態1>図1は、本発明の実施形態1に係る伝送回路100の回路構成図である。伝送回路100は、LSIドライバ1、信号線2、パッシブイコライザ3、コネクタ7、LSIレシーバ4を有する。LSIドライバ1とLSIレシーバ4の間の距離に応じて、コネクタ7とLSIレシーバ4の間に、さらに同様の配線構造を設けることもできる。図1では、信号線2’、パッシブイコライザ3’、コネクタ7’、信号線2’’、パッシブイコライザ3’’を設けた例を示した。LSIドライバ1は、LSIレシーバ4に対して電気信号を送信する。信号線2は、電気信号を伝送する差動伝送線であり、その材質、長さなどに応じた伝送損失特性と群遅延特性を有する。パッシブイコライザ3は、信号周波数に対する信号線2の伝送損失特性と群遅延特性を平滑化する。コネクタ7は、信号線2とパッシブイコライザ3を接続する。パッシブイコライザ3は、インダクタ5と抵抗6を有する。インダクタ5のインダクタンスと抵抗6の抵抗値は、信号周波数に対する信号線2の伝送特性を平滑化するように設計されている。同様にパッシブイコライザ3’は信号線2’の伝送特性を平滑化するように設計されており、パッシブイコライザ3’’は信号線2’’の伝送特性を平滑化するように設計されている。パッシブイコライザ3は、能動的に動作しない受動部品ここではインダクタ5と抵抗6を用いて構成されているので、アクティブイコライザよりも消費電力が少ないという利点がある。ただし、能動的に動作しないので、信号線2の周波数特性を平滑化する効果を十分に発揮するためには、パッシブイコライザ3の回路特性を信号線2の周波数特性に合わせてあらかじめ調整しておく必要がある。一般にはパッシブイコライザ3を構成する電子部品の特性は一定であるため、個々の信号線2の特性に合った電子部品を搭載する必要があり、したがって信号線2の特性毎に個別に電子部品を入れ替えなければならなかった。そこで本発明では、回路基板に形成されているスルーホールを利用してインダクタを形成し、パッシブイコライザ3の回路特性を調整できるようにすることを図る。図2は、パッシブイコライザ3の斜視図である。信号線2は、正側信号線2aと負側信号線2bを有し、プリント回路基板9上に実装されている。プリント回路基板9は多層構造になっており、そのいずれかの層に信号線2を実装している。プリント回路基板9の層間には、一対のスルーホール88aおよび8bが設けられている。スルーホール8は、プリント回路基板9の層間を貫通している。スルーホール8の側面には、導体部分が設けられており、この導体部分が信号線2aおよび2bとそれぞれ電気的に接続されている。抵抗6は、スルーホール8aと8bそれぞれの導体部分と電気的に接続されている。スルーホール8の側面に形成されている導体部分はインダクタンスを有しており、このインダクタンスが図1に示すインダクタ5として機能する。スルーホール8aと8bを抵抗6で接続することにより、信号線2aと2bの間を接続するパッシブイコライザ3を構成することができる。パッシブイコライザ3が信号線2の周波数特性を平滑化する機能を調整するためには、インダクタ5のインダクタンスを調整する必要がある。具体的には、スルーホール8の長さを調整する。プリント回路基板9上に伝送回路100を実装する際に、所望のインダクタンスが得られる長さでスルーホール8を形成し、スルーホール8aと8bの間に抵抗6を接続すればよい。なお、実際のプリント回路基板9では、抵抗6を実装することができる深さ方向の位置が限られている場合がある。この場合は、インダクタ5のインダクタンスを調整できる範囲も限定される。図3は、伝送回路100の伝送損失の周波数特性を示すグラフである。ここでは、スルーホール8の直径を0.1mmとし、スルーホール長を3mmとしてインダクタ5のインダクタンスを1.5nHとした。抵抗6は180Ωとした。図3に示すように、信号線2の伝送損失は、周波数が上がると信号振幅が小さくなるように働く特性を有する。本実施形態1に係るパッシブイコライザ3を配置すると、特に低周波数域において周波数に対する信号振幅の特性が一定値に近くなり、伝送損失の周波数特性を平滑化する効果が発揮されていることが分かる。図4は、伝送回路100の群遅延の周波数特性を示すグラフである。図4に示すように、信号線2の群遅延は、周波数が上がると遅延時間が小さくなる特性を有している。本実施形態1に係るパッシブイコライザ3を配置すると、特に低周波数域において周波数に対する群遅延の特性が一定値に近くなり、群遅延の周波数特性を平滑化する効果が発揮されていることが分かる。図5は、LSIレシーバ4における受信波形のアイパターンを示すグラフである。図5aは、パッシブイコライザ3、3’、3’’を使用せず、LSIドライバ1の出力信号にプリエンファシスをかけた場合の受信波形である。図5bは、プリエンファシス処理を実施せず、パッシブイコライザ3、3’、3’’を用いた場合の受信波形である。図5abを比較すると、いずれの受信波形のアイ開口幅も同等に良好であり、良好な信号波形が得られていることが分かる。<実施の形態1:まとめ>以上のように、本実施形態1に係る伝送回路100は、信号線2に並列接続されたパッシブイコライザ3を備え、パッシブイコライザ3のインダクタ5は、プリント回路基板9を貫通するスルーホール8の側面に形成された導体部分を用いて構成されている。スルーホール8の長さを調整することにより、インダクタ5のインダクタンスを信号線2の特性に合わせて調整することができる。これにより、パッシブイコライザ3の構成部品を信号線2の特性毎に入れ替える必要がなくなり、構成の柔軟性、製造期間、コストなどの観点で有利である。<実施の形態2>図6は、本発明の実施形態2に係る伝送回路100が備えるパッシブイコライザ3の斜視図である。パッシブイコライザ3の周辺構成以外は実施形態1と同様であるため、以下では図6に示す構成を中心に説明する。チップ部品である抵抗6の寸法は、一般に信号線2の配置間隔よりも大きい場合がある。そのため、抵抗6を接続するスルーホール8aとスルーホール8bの間隔は信号線2aと2bの間隔より小さくなる。そこで本実施形態2では、信号線2とスルーホール8の間を接続する配線パタンを設ける。図6に示す例の場合では、信号線2aおよび2bと直交しない、各信号線から離れた位置にスルーホール8を設けている。信号線2から離れた位置にスルーホール8を設けた場合、図1と等価な回路を構成するため、スルーホール8を設けた位置と信号線2を電気的に接続する必要がある。そこで本実施形態2では、スルーホール8の近傍で信号線2の進行方向を曲げて、スルーホール8の側面に設けた導体部分に接触させている。なお、信号線2から離れた位置にスルーホール8を設けると、スルーホール8aと8bの間の間隔が広くなるため、必要に応じて電気配線10を設けてスルーホール8側面の導体部分間を接続する必要がある。抵抗6は電気配線10上に実装すればよい。信号線2の進行方向を曲げずに、信号線2から電気配線を引き出してスルーホール8の導体部分と接続することも考えられる。しかしこの場合、信号線2の経路が分岐することになるので、信号特性が劣化しやすくなると思われる。そのため、信号線2を分岐させずに図6のように構成することが望ましい。<実施の形態2:まとめ>以上のように、本実施形態2に係る伝送回路100において、スルーホール8は信号線2と直交しない、信号線2の延長線上から離れた位置に設けられており、信号線2はスルーホール8の近傍で進行方向を曲げて導体部分と接触するように構成されている。これにより、チップ部品である抵抗6の寸法が、信号線2の配置間隔よりも大きい場合でも、図1と等価な回路を構成することが出来る。<実施の形態3>図7は、本発明の実施形態3に係る伝送回路100が備えるパッシブイコライザ3の斜視図である。パッシブイコライザ3の周辺構成以外は実施形態1と同様であるため、以下では図7に示す構成を中心に説明する。実施形態2で説明した図6において、スルーホール8aと8bを電気配線10で接続することを説明した。この電気配線10は、原則としてスルーホール8aと8bの間を直線的に接続するが、必要に応じて図7に示すように迂回配線してもよい。この場合、電気配線10の長さが図6よりも長くなり、結果として電気配線10自身もスルーホール8の導体部分と併せて有意なインダクタンスを形成することになる。そこで、スルーホール8の長さが十分でない場合には、抵抗6を実装する平面内において、電気配線10をスルーホール8の軸方向と平行でない方向に引き伸ばし、電気配信10を図6よりも長く形成してもよい。これにより、スルーホール8のインダクタンスが十分でない場合でも、電気配線10が形成するインダクタンスによってこれを補うことができる。また、スルーホール8aと8bの終端部分を結ぶ直線状に他の電子部品や構造物が配置されている場合も、図7のように迂回配線を設けることができる。<実施の形態4>実施形態1~3において、スルーホール8の側面に導体部分を設け、この導体部分によってインダクタ5を形成することを説明した。また、実施形態3において、電気配線10のインダクタンス成分を利用することを説明した。インダクタンスがそれでも不十分である場合には、実施形態1~3で説明した構成において、スルーホール8の側面に、NiやCrなどの磁性体を配置することもできる。磁性体を配置することにより、スルーホール8のインダクタンスが増加するからである。具体的には、例えばスルーホール8側面の導体部分に磁性体を添加してスルーホール8のインダクタンス成分を増加させることができる。または、スルーホール8の側面部分の表面のみに磁性体をメッキなどによって被覆形成し、磁性体の内側スルーホール8の中心軸に近い部分に導体部分を設けることもできる。<実施の形態5>以上の実施形態1~4において、抵抗6の具体的な実装形態として、以下のようなものが考えられる。抵抗6の例その1プリント回路基板9の表面に実装するチップ抵抗表面実装チップ部品を抵抗6として用いることができる。抵抗6の例その2プリント回路基板9のなかには、内部に電子部品を埋め込むことができるものもある。このような基板内蔵型の埋め込み部品として構成されている抵抗素子を、抵抗6として用いることができる。抵抗6の例その3プリント回路基板9を薄く形成する必要がある場合、厚さが大きい抵抗素子を用いることができない。この場合は、シート形状の抵抗素子を抵抗6として用いてもよい。パッシブイコライザ3の特性を調整するためには、インダクタ5が重要であり、抵抗6の精度はインダクタ5に比してさほど重要でないからである。<実施の形態6>図8は、スルーホール8の適切な長さについて説明する図である。プリント回路基板9にスルーホール8および側面の導体部分を形成する際に、プリント回路基板9を貫通するように加工することが一般的であると思われる。このとき、スルーホール8の長さが不必要に長くなる可能性がある。図8に示す不要部分8cがこれに相当する。このような場合には、信号線2や抵抗6を実装している側と反対側の面からバックドリルなどの加工を施し、不要部分8cを除去することが望ましい。不要部分8cが残っていると、所望のインダクタンスが得られない可能性があるからである。不要部分8cを除去する手法は、実施形態1~5でも用いることができる。<実施の形態7>以上の実施形態1~6において、信号線2は差動伝送線路であることを説明したが、信号線2が1本の信号線で構成されている場合でも、同様の構成を採用して同様の効果を発揮することもできる。この場合、パッシブイコライザ3の一端は信号線2に接続され、もう一端はGNDに接続される。以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。