誘電率が互いに異なる少なくとも2種類のセラミック層を積層してなる、積層セラミック電子部品であって、誘電率が互いに異なる前記セラミック層間の境界に沿って部分的に配置される内部電極を備え、前記内部電極には、当該内部電極を介して隣り合う前記セラミック層の少なくとも一方に含まれる成分と共通する添加成分が含まれている、積層セラミック電子部品。前記添加成分は、前記隣り合うセラミック層の両方に含まれる成分と共通する、請求項1に記載の積層セラミック電子部品。前記添加成分は、前記セラミック層に含まれるセラミック材料の主成分と共通する、請求項1または2に記載の積層セラミック電子部品。前記添加成分は、前記隣り合うセラミック層のうち、誘電率のより高いセラミック層に含まれるセラミック材料の主成分と共通する、請求項3に記載の積層セラミック電子部品。前記誘電率のより高いセラミック層に含まれるセラミック材料の主成分がBa-Nd-Ti系酸化物であり、前記添加成分がBa-Nd-Ti系酸化物である、請求項4に記載の積層セラミック電子部品。前記添加成分は、隣り合う前記セラミック層のうち、誘電率のより低いセラミック層に含まれるセラミック材料の主成分と共通する、請求項3に記載の積層セラミック電子部品。前記誘電率のより低いセラミック層に含まれるセラミック材料の主成分がフォルステライトであり、前記添加成分がフォルステライトである、請求項6に記載の積層セラミック電子部品。前記添加成分は、セラミック材料以外の前記隣り合うセラミック層の両方に含まれる成分と共通する、請求項2に記載の積層セラミック電子部品。前記内部電極中に、金属材料100重量部に対して、前記添加成分を2~20重量部含む、請求項1ないし8のいずれかに記載の積層セラミック電子部品。前記内部電極の両主面に沿って前記添加成分が偏在する、請求項1ないし9のいずれかに記載の積層セラミック電子部品。前記内部電極は、コンデンサを構成するため、誘電率の比較的高い前記セラミック層を介して対向する内部電極を含む、請求項1ないし10のいずれかに記載の積層セラミック電子部品。前記内部電極は、金属材料としてCuを含む、請求項1ないし11のいずれかに記載の多層セラミック基板。そこで、この発明の目的は、上述した問題、すなわち、デラミネーションや界面剥離の問題を解決し得るとともに、電気的特性の劣化および/または電気的特性のばらつきの問題を解決し得る、積層セラミック電子部品を提供しようとすることである。この発明は、誘電率が互いに異なる少なくとも2種類のセラミック層を積層してなるもので、誘電率が互いに異なるセラミック層間の境界に沿って部分的に配置される内部電極を備える、積層セラミック電子部品に向けられるものであって、上述した技術的課題を解決するため、内部電極には、当該内部電極を介して隣り合うセラミック層の少なくとも一方に含まれる成分と共通する添加成分が含まれていることを特徴としている。上述のように、セラミック層に含まれる成分と共通する成分を内部電極に含ませることにより、内部電極の組成を、当該内部電極を介して隣り合うセラミック層の少なくとも一方の組成に近づけることができる。このことは、内部電極のある部分とない部分とでの相互拡散が生じる程度の差を縮小し、その結果、内部電極のない部分での相互拡散の集中を緩和するように作用する。添加成分は、隣り合うセラミック層の両方に含まれる成分と共通することが好ましい。たとえば静電容量といった電気的特性のばらつきをより抑制することができるためである。また、添加成分は、セラミック層に含まれるセラミック材料の主成分と共通することが好ましい。このことも、また、たとえば静電容量といった電気的特性のばらつきをより抑制することに寄与し得る。上述の場合、添加成分が、隣り合うセラミック層のうち、誘電率のより高いセラミック層に含まれるセラミック材料の主成分と共通していると、静電容量の低下を抑制しながら、さらに容量ばらつきを抑制することができる。上述の誘電率のより高いセラミック層に含まれるセラミック材料の主成分がBa-Nd-Ti系酸化物であり、添加成分がBa-Nd-Ti系酸化物であると、高い静電容量を得ることができ、かつ静電容量温度係数TCCを低くすることがきる。添加成分は、隣り合うセラミック層のうち、誘電率のより低いセラミック層に含まれるセラミック材料の主成分と共通していてもよい。この場合、誘電率のより低いセラミック層に含まれるセラミック材料の主成分がフォルステライトであり、添加成分がフォルステライトであると、比誘電率が低く、Qf値が高い積層セラミック電子部品を得ることができる。添加成分は、たとえばガラス成分といった、セラミック材料以外の隣り合うセラミック層の両方に含まれる成分と共通してもよい。この場合にも、たとえば静電容量といった電気的特性のばらつきを抑制することに寄与し得る。内部電極中に、金属材料100重量部に対して、添加成分を2~20重量部含むことが好ましい。これにより、たとえば静電容量の低減といった電気的特性の劣化を確実に抑制し、かつ、たとえば容量ばらつきといった電気的特性のばらつきを抑制することができる。この発明に係る積層セラミック電子部品において、上記内部電極の両主面に沿って添加成分が偏在することが好ましい。このように、内部電極の両主面内部電極とセラミック層との界面に沿って添加成分が偏在することにより、内部電極とセラミック層との密着強度を高めることができる。さらに、内部電極の厚み方向中央部においては、添加成分が少ないため、電気抵抗が小さく、よって、電気的特性のロスを少なくすることができる。この発明に係る積層セラミック電子部品において、内部電極は、誘電率の比較的高いセラミック層を介して対向する内部電極を含み、それによってコンデンサを構成するようにしてもよい。これによれば、比誘電率の比較的低いセラミック層によって積層セラミック電子部品の高周波特性を良好なものとしながら、コンデンサを構成することができる。この発明に係る積層セラミック電子部品において、内部電極が金属材料としてCuを含むことが好ましい。これにより、内部電極の電気抵抗が小さく、よって、電気的特性のロスを少なくすることができる。この発明によれば、セラミック層に含まれる成分と共通する成分を内部電極に含ませることにより、前述したように、内部電極の組成を、当該内部電極を介して隣り合うセラミック層の少なくとも一方の組成に近づけることができ、このことが、焼成時において、内部電極のある部分とない部分とで生じ得る相互拡散の差を縮小し、内部電極のない部分での相互拡散の集中を緩和することができる。したがって、内部電極の外周部にあるセラミックが相互拡散により変質が生じること、そのため、収縮タイミングのずれにより、内部電極やセラミック層に変形が生じること、という不都合に遭遇しにくくすることができる。その結果、積層セラミック電子部品が与える電気的特性を劣化させたり、電気的特性のばらつきが大きくなったりする、という問題、より具体的には、積層セラミック電子部品がたとえばコンデンサを構成する場合、コンデンサの静電容量を低下させたり、容量ばらつきが大きくなったりする、という問題を招きにくくすることができるとともに、異種材料からなるセラミック層間において、デラミネーションや界面剥離を生じにくくすることができる。図1および図2を参照して、この発明の第1の実施形態による積層セラミック電子部品2を備えるセラミック多層モジュール1について説明する。セラミック多層モジュール1に備える積層セラミック電子部品2は、多層セラミック基板を構成するもので、積層された複数のセラミック層3および4を備えている。セラミック層3および4のうち、セラミック層3は誘電率が比較的低い低誘電率セラミック層であり、セラミック層4は誘電率が比較的高い高誘電率セラミック層である。図示した積層セラミック電子部品2では、積層された複数の低誘電率セラミック層3が、積層された複数の高誘電率セラミック層4を挟むように位置している。積層セラミック電子部品2は、また、種々の導体を備えている。導体としては、典型的には、セラミック層3間の境界、セラミック層4間の境界およびセラミック層3とセラミック層4との間の境界にそれぞれ沿って形成される内部電極6、セラミック層3および4の特定のものを貫通するように延びるビアホール導体7、ならびに、積層セラミック電子部品2の外表面上に形成される外部電極8がある。上述の内部電極6のうち、高誘電率セラミック層4を介して対向するもののいくつかは、静電容量を与えるように配置され、それによってコンデンサを構成している。また、内部電極6のうちのいくつかは、低誘電率セラミック層3と高誘電率セラミック層4との境界に沿って部分的に配置されている。以下の説明において、このように境界に沿って配置されているものを、他のものと区別する必要があるときは、境界内部電極と呼び、6Aの参照符号を付すことにする。積層セラミック電子部品2の上面には、複数のチップ部品9~17が搭載されている。図示されたチップ部品9~17のうち、たとえば、チップ部品9はダイオードであり、チップ部品11はチップコンデンサであり、チップ部品16は半導体ICである。これらチップ部品9~17は、積層セラミック電子部品2の上面に形成された外部電極8の特定のものに電気的に接続されながら、積層セラミック電子部品2の内部に形成された導体とともに、セラミック多層モジュール1にとって必要な回路を構成している。積層セラミック電子部品2の上面には、チップ部品9~17をシールドするための導電性キャップ18が固定されている。導電性キャップ18は、前述したビアホール導体7の特定のものに電気的に接続されている。また、セラミック多層モジュール1は、積層セラミック電子部品2の下面上に形成された外部電極8の特定のものを接続用端子として、図示しないマザーボード上に実装される。積層セラミック電子部品2の製造にあたって、内部電極6、ビアホール導体7および外部電極8は、共焼成される。この実施形態では、焼成工程において低誘電率セラミック層3と高誘電率セラミック層4との間での相互拡散と境界内部電極6Aの存在とが原因でもたらされ得る前述した不都合を低減するため、境界内部電極6Aには、当該内部電極を介して隣り合う低誘電率セラミック層3と高誘電率セラミック層4との少なくとも一方に含まれる成分と共通する添加成分が含まれていることを特徴としている。より具体的に説明すると、低誘電率セラミック層3は、たとえば、フォルステライトを主成分とし、副成分として、Ba-Nd-Ti系酸化物を含み、さらに、ホウケイ酸バリウム系のガラスおよびMnOを焼結助剤として含む組成とされる。他方、高誘電率セラミック層4は、たとえば、Ba-Nd-Ti系酸化物を主成分とし、副成分として、フォルステライトを含み、さらに、ホウケイ酸バリウム系のガラスおよびMnOを焼結助剤として含む組成とされる。境界内部電極6Aは、前述のように、低誘電率セラミック層3と高誘電率セラミック層4との少なくとも一方に含まれる成分と共通する添加成分を含むことを特徴としているので、たとえばCuといった金属材料を主成分としながらも、たとえば、Ba-Nd-Ti系酸化物もしくはフォルステライトといったセラミック材料、またはホウケイ酸バリウム系のガラスといったセラミック材料以外のものを添加成分として含む組成とされる。この添加成分は、上記の例のように、隣り合う低誘電率セラミック層3と高誘電率セラミック層4との両方に含まれる成分と共通することが好ましい。また、添加成分は、上記の例のように、低誘電率セラミック層3と高誘電率セラミック層4との少なくとも一方に含まれるBa-Nd-Ti系酸化物もしくはフォルステライトといったセラミック材料の主成分と共通することが好ましい。また、上記の例のように、高誘電率セラミック層4に含まれるセラミック材料の主成分がBa-Nd-Ti系酸化物である場合、添加成分がBa-Nd-Ti系酸化物であると、高い静電容量を得ることができ、かつ静電容量温度係数TCCを低くすることがきる。他方、上記の例のように、低誘電率セラミック層3に含まれるセラミック材料の主成分がフォルステライトである場合、添加成分がフォルステライトであると、比誘電率が低く、Qf値が高い積層セラミック電子部品2を得ることができる。添加成分は、上記の例のように、低誘電率セラミック層3と高誘電率セラミック層4との両方に含まれるセラミック材料以外の成分であるホウケイ酸バリウム系のガラスと共通してもよい。添加成分による作用効果をより確実なものとするため、添加成分は、境界内部電極6A中に、金属材料100重量部に対して、2~20重量部含まれることが好ましい。境界内部電極6Aを形成するための導電性ペーストに、上述した添加成分としてのセラミックまたはガラスが含まれていると、焼成工程において、添加成分が、境界内部電極6Aの両主面に向かって移動する傾向があり、その結果、境界内部電極6Aの両主面に沿って添加成分が偏在する状態が得られる。このように、境界内部電極6Aの両主面境界内部電極6Aとセラミック層3および4の各々との界面に沿って添加成分が偏在することにより、境界内部電極6Aとセラミック層3および4の各々との密着強度を高めることができる。さらに、境界内部電極6Aの厚み方向中央部においては、添加成分が少ないため、電気抵抗が小さく、電気的特性のロスを少なくすることができる。なお、低誘電率セラミック層3および高誘電率セラミック層4の各々の組成に関して、前述した例では、両者が共通して、フォルステライト、Ba-Nd-Ti系酸化物、ホウケイ酸バリウム系のガラスおよびMnOを含む組成とされた。このことは、この発明の本質とは直接関係するものではないが、相互拡散を低減するのに効果的である。また、低誘電率セラミック層3は、前述した例では、フォルステライトが主成分とされたが、これに代えて、アルミナ、Ba-Al-Si系酸化物などが用いられてもよい。高誘電率セラミック層4は、前述した例では、Ba-Nd-Ti系酸化物が主成分として用いられたが、これに代えて、CaZrO3、CaTiO3などが用いられてもよい。焼結助剤については、ホウケイ酸バリウム系以外のガラスが用いられてもよい。境界内部電極6Aに含まれる金属材料として、前述したCuに代えて、Ag、Ag-Pd合金などが用いられてもよい。上述した境界内部電極6A以外の内部電極6、ビアホール導体7および外部電極8については、境界内部電極6Aと同様の組成であっても、異なる組成、すなわち上記添加成分を含まない組成であってもよい。積層セラミック電子部品2は、周知のセラミック積層一体焼成技術を用いて製造することができる。すなわち、まず、低誘電率セラミック層3のためのセラミックグリーンシートが作製される。より具体的には、上述したセラミック材料および焼結助剤を含む原料組成物に、バインダ樹脂および溶剤からなる有機ビヒクルを添加し、セラミックスラリーを得る。このセラミックスラリーを、たとえばドクターブレード法によってシート状に成形し、乾燥した後、所定の寸法に打ち抜くことによって、セラミックグリーンシートを得る。そして、このセラミックグリーンシートに、導体を形成するため、導電性ペーストを、所望のパターンをもって付与する。他方、高誘電率セラミック層4のためのセラミック材料等をおよび含むセラミックグリーンシートが、上記低誘電率セラミック層3のためのセラミックグリーンシートの場合と同様の方法で作製される。そして、このセラミックグリーンシートに、導体を形成するため、導電性ペーストを、所望のパターンをもって付与する。上述した低誘電率セラミック層3のためのセラミックグリーンシートおよび高誘電率セラミック層4のためのセラミックグリーンシートに付与される導電性ペーストのうち、少なくとも境界内部電極6Aとなるべき導電性ペーストについては、前述したように、低誘電率セラミック層3および高誘電率セラミック層4の少なくとも一方に含まれる成分を添加成分として含むものが用いられる。次に、上述のようにして得られた低誘電率セラミック層3のためのセラミックグリーンシートおよび高誘電率セラミック層4のためのセラミックグリーンシートを、それぞれ、所定の順序で所定の枚数積層し、次いで、厚み方向に加圧する。次に、上述のようにして得られた生の積層体を1000°C以下、たとえば800~1000°Cの温度で焼成することにより、積層セラミック電子部品2を得ることができる。ここで、焼成は、導体がCuを主成分とする場合、窒素雰囲気等の非酸化性雰囲気中で実施され、Agを主成分とする場合には、大気等の酸化性雰囲気中で実施される。次に、積層セラミック電子部品2の表面に、はんだ付け等を適用して、電子部品9~17を搭載し、導電性キャップ18を取り付けることによって、セラミック多層モジュール1が完成される。次に、図3ないし図5を参照して、この発明の第2の実施形態による積層セラミック電子部品21について説明する。積層セラミック電子部品21は、図3に示すように、複数の積層されたセラミック層をもって構成された部品本体23を備え、この部品本体23の外表面上であって、長手方向の各端部には、端子電極24および25が設けられ、各側面の長手方向中間部には、端子電極26および27が設けられている。積層セラミック電子部品21は、LCフィルタとして機能するもので、図4に示すように、端子電極24および25の間に直列接続された2つのインダクタンスL1およびL2を構成し、インダクタンスL1およびL2の接続点と端子電極26および27との間にキャパシタンスCを構成している。図5に示すように、部品本体23は、複数の積層されたセラミック層28~40を備えている。なお、セラミック層の積層数は図示したものに限定されない。セラミック層28~40には、図4に示すようなインダクタンスL1およびL2ならびにキャパシタンスCを与えるため、以下のような態様で導体が設けられる。セラミック層30には、インダクタンスL1の一部を構成するコイルパターン41が形成されるとともに、このコイルパターン41の一方端から延びる引出しパターン42が形成され、コイルパターン41の他方端には、ビアホール導体43が設けられる。引出しパターン42は端子電極24に接続される。セラミック層31には、インダクタンスL1の一部を構成するコイルパターン44が形成されるとともに、その一方端には、ビアホール導体45が設けられる。コイルパターン44の他方端は、前述したビアホール導体43に接続される。セラミック層32には、上述のビアホール導体45に接続されるビアホール導体46が設けられる。セラミック層33には、キャパシタンスCの一部を構成するコンデンサパターン47が形成されるとともに、コンデンサパターン47から延びる引出しパターン48および49が形成される。引出しパターン48および49は端子電極26および27に接続される。また、セラミック層33には、前述したビアホール導体46に接続されるビアホール導体50が設けられる。セラミック層34には、キャパシタンスCの一部を構成するコンデンサパターン51が形成されるとともに、コンデンサパターン51に接続されるビアホール導体52が設けられる。コンデンサパターン51は、前述したビアホール導体50に接続される。セラミック層35には、キャパシタンスCの一部を構成するコンデンサパターン53が形成されるとともに、このコンデンサパターン53から延びる引出しパターン54および55が形成される。引出しパターン54および55は端子電極26および27に接続される。また、このセラミック層35には、前述したビアホール導体52に接続されるビアホール導体56が設けられる。セラミック層36には、上述のビアホール導体56に接続されるビアホール導体57が設けられる。セラミック層37には、インダクタンスL2の一部を構成するコイルパターン58が形成されるとともに、その一方端には、ビアホール導体59が設けられる。コイルパターン58の他方端は、前述したビアホール導体57に接続される。セラミック層38には、インダクタンスL2の一部を構成するコイルパターン60が形成されるとともに、このコイルパターン60の一方端から延びる引出しパターン61が形成される。引出しパターン61は端子電極25に接続される。コイルパターン60の他方端は、前述したビアホール導体59に接続される。上述したセラミック層28~40のうち、特にキャパシタンスCの構成に直接寄与するセラミック層33および34については、前述の図1に示した積層セラミック電子部品2に備える高誘電率セラミック層4を構成するものと同様の高誘電率セラミック材料から構成され、その他のセラミック層28~32および35~40は、積層セラミック電子部品2に備える低誘電率セラミック層3を構成するものと同様の低誘電率セラミック材料から構成される。したがって、コンデンサパターン47が、低誘電率セラミック層32と高誘電率セラミック層33との間の境界に沿って形成される内部電極であり、コンデンサパターン53が、高誘電率セラミック層34と低誘電率セラミック層35との間の境界に沿って形成される内部電極である。コイルパターン41、44、58および60、引出しパターン42、48、49、54、55および61、ビアホール導体43、45、46、50、52、56、57および59、ならびにコンデンサパターン47、51および53を形成するにあたっては、導電性ペーストが用いられ、この導電性ペーストの付与のため、たとえばスクリーン印刷が適用されるが、少なくとも上述した境界に沿って形成される内部電極となるコンデンサパターン47および53については、低誘電率セラミック層28~32および35~40と高誘電率セラミック層33および34との少なくとも一方に含まれる成分を添加成分として含むものが用いられる。部品本体23を得るため、上述したセラミック層28~40の各々となるべきセラミックグリーンシートが所定の順序で積層され、厚み方向に加圧され、その後、1000°C以下、たとえば800~1000°Cの温度で焼成される。ここで、焼成は、前述した積層セラミック電子部品2の場合と同様、配線導体がCuを主成分とする場合には、窒素雰囲気等の非酸化性雰囲気で実施され、Agを主成分とする場合には、大気等の酸化性雰囲気中で実施される。次に、部品本体23の外表面上にある端子電極24~27の形成のため、たとえば、CuまたはAgを主成分とする導電性ペーストの塗布および焼付け、または、蒸着、めっきもしくはスパッタリングなどの薄膜形成法等が適用される。以上のようにして得られた積層セラミック電子部品21において、少なくとも、低誘電率セラミック層32と高誘電率セラミック層33との間の境界に沿って部分的に形成される内部電極となるコンデンサパターン47と、高誘電率セラミック層34と低誘電率セラミック層35との間の境界に沿って部分的に形成される内部電極となるコンデンサパターン53については、低誘電率セラミック層28~32および35~40と高誘電率セラミック層33および34との少なくとも一方に含まれる成分を添加成分として含んでいる。そして、これらコンデンサパターン47および53に対しても、前述した境界内部電極6Aに対して適用された実施形態が適用され得る。積層セラミック電子部品21では、低誘電率セラミック層28~32および35~40と高誘電率セラミック層33および34と間での相互拡散による特性ばらつきを少なくでき、かつデラミネーションや界面剥離を抑制できるため、コイルの電気的特性を安定させることができる。この発明は、図示したような多層セラミック基板を構成する積層セラミック電子部品2またはLCフィルタを構成する積層セラミック電子部品21以外の積層セラミック電子部品にも適用され得る。次に、この発明による効果を確認するために実施した実験例について説明する。図6に示すような断面構造を有する評価用試料71を作製した。評価用試料71は、コンデンサを構成するもので、厚み25μmの高誘電率セラミック層72を、厚み300μmの2つの低誘電率セラミック層73および74で挟んだ構造を有するものとした。高誘電率セラミック層72と低誘電率セラミック層73および74との各間の境界に沿って、それぞれ、厚み5μmの内部電極75および76を一部において互いに対向するように部分的に形成し、相対向する端面上には、内部電極75および76にそれぞれ電気的に接続される外部電極77および78を形成した。評価用試料71の平面寸法は、2.5mm×2.0mmとした。高誘電率セラミック層72、低誘電率セラミック層73および74、ならびに内部電極75および76の各材料組成は、以下のとおりとした。[高誘電率セラミック層]Ba-Nd-Ti系酸化物:82重量フォルステライト:6重量ホウケイ酸バリウム系のガラス:9重量MnO:3重量[低誘電率セラミック層]フォルステライト:62重量Ba-Nd-Ti系酸化物:10重量ホウケイ酸バリウム系のガラス:13重量MnO:15重量[内部電極]平均粒径1~3μmのCu粉末:100重量部に対して、後掲の表1の添加成分の欄に示した添加成分を添加量重量部の欄に示した添加量をもって添加した無機粉末に、溶剤と樹脂とからなる有機ビヒクルとを加え、3本ロールミルで混練して、導電性ペーストを用いて形成した。得られた評価用試料について、表1に示すように、コンデンサ容量、容量ばらつきおよび界面剥離を評価した。コンデンサ容量は、LCRメータを用い、1MHzにて、各試料につき20個ずつ静電容量を測定し、その平均値を示したものであり、容量ばらつきは、その標準偏差σを示したものである。界面剥離は、目視にてその有無を評価した。なお、デラミネーションについても評価したが、この実験例で作製した試料1~11のすべてについて、デラミネーションは認められなかった。表1において、試料番号にを付したものは、この発明の範囲外の試料である。この発明の範囲外の試料である、内部電極が添加成分を含まない試料1では、コンデンサ容量は比較的大きいものの、容量ばらつきも大きい。このため、バンドパスフィルタなどに用いられるコンデンサのように、高精度のコンデンサが必要とされる製品に使用すると、良品率が低くなる。この発明の範囲内の試料である、内部電極が、セラミック層の成分と共通する、Ba-Nd-Ti系酸化物、フォルステライト、またはホウケイ酸バリウム系ガラスを添加成分として含む試料2~4および7~11では、試料1に比べて、容量ばらつきが低減している。上記試料2~4および7~11のうち、特に、内部電極が、コンデンサを構成している高誘電率セラミック層の主成分であるBa-Nd-Ti系酸化物を含み、かつ添加量が2~20重量部の範囲にある試料2および8~10では、試料1に比べて、コンデンサ容量の低下も実質的に生じていない。Ba-Nd-Ti系酸化物が添加された内部電極を有する試料2および7~11のうち、添加量が2重量部未満の1重量部と少ない試料7では、容量ばらつきが、試料1に比べては小さいものの、0.4とそれほど小さくなっていない。他方、添加量が20重量部を超える25重量部と多い試料11では、内部電極での金属比率が低くなって、コンデンサとして有効な電極面積が小さくなるカバレッジが低くなることもあり、試料1に比べて、容量ばらつきが低減されているものの、コンデンサ容量が低下している。これらのことからわかるように、添加量は、2~20重量部の範囲に選ばれることが好ましい。なお、上記試料7は、内部電極が添加成分を含まない試料1に比べて、コンデンサ容量が低下していない点で改善されているので、この発明の範囲内のものとされる。また、試料11は、内部電極が添加成分を含まない試料1に比べて、容量ばらつきが小さくなっている点で改善されているので、この発明の範囲内のものとされる。内部電極が、高誘電率セラミック層および低誘電率セラミック層のいずれの成分も含まず、共通成分でないジルコニアおよびアルミナを添加成分としてそれぞれ含む試料5および6では、試料1に比べて、コンデンサ容量が小さく、容量ばらつきが大きくなっている。特に、ジルコニアを用いた試料5では、評価用試料の端面に引き出された内部電極とセラミック層との界面でも剥離が認められた。これは、内部電極中の添加成分とセラミック材料とが反応し、変質したためであると推測される。