"入力端子と出力端子との間に接続された電圧制御用トランジスタと、出力電圧に比例したフィードバック電圧と所定の基準電圧との電位差に応じて出力電圧が一定になるように前記制御用トランジスタを制御する制御回路と、前記基準電圧を生成する基準電圧回路と、前記電圧制御用トランジスタにより流される出力電流に縮小比例した電流を流すカレントミラー回路と、前記基準電圧回路の動作電流出力点と回路の基準電位端子との間に接続された抵抗素子と、を備え、前記カレントミラー回路により生成された電流が、前記基準電圧回路の動作電流出力点と前記抵抗素子との接続ノードに流されるように構成されていることを特徴とするレギュレータ用半導体集積回路。入力端子と出力端子との間に接続された電圧制御用トランジスタと、出力電圧に比例したフィードバック電圧と所定の基準電圧との電位差に応じて出力電圧が一定になるように前記制御用トランジスタを制御する制御回路と、前記基準電圧を生成する基準電圧回路と、前記基準電圧回路の動作電流出力点と回路の基準電位端子との間に接続された抵抗素子と、前記電圧制御用トランジスタと共にカレントミラー回路を構成する電流検出用トランジスタを備え、該電流検出用トランジスタに流される電流を検出して、出力電流が所定の電流値以上になった場合に前記電圧制御用トランジスタの制御電圧を規制して出力電流を制限する電流制限回路と、を備え、前記電流制限回路から流れ出す電流が、前記基準電圧回路の動作電流出力点と前記抵抗素子との接続ノードに流されるように構成されていることを特徴とするレギュレータ用半導体集積回路。前記電流制限回路は、前記電流検出用トランジスタと直列に接続された電流-電圧変換手段と、前記入力端子と前記電圧制御用トランジスタの制御端子との間に接続された電流制限用のトランジスタと、を備え、前記電流-電圧変換手段により変換された電圧に応じて前記電流制限用のトランジスタが制御され、前記電流-電圧変換手段を流れた電流が前記基準電圧回路の動作電流出力点と前記抵抗素子との接続ノードに流されるように構成されていることを特徴とする請求項2に記載のレギュレータ用半導体集積回路。外部からの制御信号に応じて内部回路を活性化させる信号を生成する起動制御回路を備えるとともに、前記抵抗素子はトランジスタにより構成され、該トランジスタの制御端子には、前記起動制御回路からの信号が印加されていることを特徴とする請求項1~3のいずれかに記載のレギュレータ用半導体集積回路。前記抵抗素子はトランジスタにより構成され、該トランジスタの制御端子には、前記基準電圧回路からの信号が印加されていることを特徴とする請求項1~3のいずれかに記載のレギュレータ用半導体集積回路。しかしながら、図7のレギュレータにあっては、出力電圧補正機能ために、補正回路を構成する3個のトランジスタ42~44と補正用抵抗41を追加する必要がある。一方、半導体チップ上に形成される抵抗はトランジスタに比べて素子サイズが大きい。そのため、図7の回路を半導体集積回路として構成する場合、回路の占有面積が大きくなる。また、補正用のトランジスタ42~44に流す電流は、補正回路のためにのみ流す電流であるため、無駄な電流が多くなるという課題がある。この発明は上記のような背景の下になされたもので、その目的とするところは、回路の占有面積をそれほど増加させることなく出力電圧補正機能を実現できるレギュレータ用の半導体集積回路を提供することにある。また、本発明の他の目的は、無駄な電流を流すことなく出力電圧補正機能を実現できるレギュレータ用の半導体集積回路を提供することにある。上記目的を達成するため、この発明は、入力端子と出力端子との間に接続された電圧制御用トランジスタと、出力電圧に比例したフィードバック電圧と所定の基準電圧との電位差に応じて出力電圧が一定になるように前記制御用トランジスタを制御する制御回路と、前記基準電圧を生成する基準電圧回路と、前記電圧制御用トランジスタにより流される出力電流に縮小比例した電流を流すカレントミラー回路と、前記基準電圧回路の動作電流出力点と回路の基準電位端子との間に接続された抵抗素子と、を備え、前記カレントミラー回路により生成された電流が、前記基準電圧回路の動作電流出力点と前記抵抗素子との接続ノードに流されるように構成した。上記した手段によれば、カレントミラー回路を構成するトランジスタと、基準電圧回路の動作電流出力点と回路の基準電位端子との間に接続された抵抗素子を追加するだけでよいので、回路の占有面積をそれほど増加させることなく出力電圧補正機能を実現できるようになる。あるいは、入力端子と出力端子との間に接続された電圧制御用トランジスタと、出力電圧に比例したフィードバック電圧と所定の基準電圧との電位差に応じて出力電圧が一定になるように前記制御用トランジスタを制御する制御回路と、前記基準電圧を生成する基準電圧回路と、前記基準電圧回路の動作電流出力点と回路の基準電位端子との間に接続された抵抗素子と、前記電圧制御用トランジスタと共にカレントミラー回路を構成する電流検出用トランジスタを備え、該電流検出用トランジスタに流される電流を検出して、出力電流が所定の電流値以上になった場合に前記電圧制御用トランジスタの制御電圧を規制して出力電流を制限する電流制限回路と、を備え、前記電流制限回路から流れ出す電流が、前記基準電圧回路の動作電流出力点と前記抵抗素子との接続ノードに流されるように構成する。上記した手段によれば、電流制限回路に流れる電流を利用して出力電圧補正機能を実現できるので、基準電圧回路の動作電流出力点と回路の基準電位端子GND端子との間に接続される抵抗素子を追加するだけでよく、より一層回路の占有面積を増加させることなく出力電圧補正機能を実現できる。また、出力電圧補正機能のためにのみ電流を流す必要がないので、無駄な電流を流すことなく出力電圧補正機能を実現できるようになる。また、望ましくは、前記電流制限回路は、前記電流検出用トランジスタと直列に接続された電流-電圧変換手段と、前記入力端子と前記電圧制御用トランジスタの制御端子との間に接続された電流制限用のトランジスタと、を備え、前記電流-電圧変換手段により変換された電圧に応じて前記電流制限用のトランジスタが制御され、前記電流-電圧変換手段を流れた電流が前記基準電圧回路の動作電流出力点と前記抵抗素子との接続ノードに流されるように構成する。これにより、電流-電圧変換手段と電流制限用のトランジスタとを設けるだけで、電流制限回路を構成できる上、無駄な電流を流すことなく出力電圧補正機能を実現できるようになる。さらに、望ましくは、外部からの制御信号に応じて内部回路を活性化させる信号を生成する起動制御回路を備えるとともに、前記抵抗素子はトランジスタにより構成され、該トランジスタの制御端子には、前記起動制御回路からの信号が印加されるように構成する。これにより、回路の起動時に速やかに出力電圧補正機能を発動させることができるようになる。さらに、望ましくは、前記抵抗素子はトランジスタにより構成され、該トランジスタの制御端子には、前記基準電圧回路からの信号が印加されるように構成する。これにより、出力電圧補正機能の入力電圧依存性をなくし、入力電圧の電位に応じて出力電圧の補正量が異なってしまうのを回避することができる。本発明によると、回路の占有面積をそれほど増加させることなく出力電圧補正機能を実現できるレギュレータ用の半導体集積回路を提供することができる。また、無駄な電流を流すことなく出力電圧補正機能を実現できるレギュレータ用の半導体集積回路を提供することができるという効果がある。以下、本発明の好適な実施の形態を図面に基づいて説明する。図1は、本発明を適用したシリーズレギュレータLDOを含むの一実施形態を示す。なお、特に限定されるわけではないが、図1において一点鎖線で囲まれている部分の回路を構成する素子は、1個の半導体チップ上に形成され、半導体集積回路シリーズレギュレータIC10として構成される。この実施形態におけるシリーズレギュレータIC10は、図示しない直流電圧源からの直流電圧VDDが印加される電圧入力端子INと出力端子OUTとの間にPチャネルMOSFET絶縁ゲート型電界効果トランジスタ:以下、MOSトランジスタと記すからなる電圧制御用トランジスタM1が接続され、出力端子OUTと接地電位が印加されるグランド端子GNDとの間には、出力電圧Voutを分圧するブリーダ抵抗R1,R2が直列に接続されている。このブリーダ抵抗R1,R2により分圧された電圧VFBが、上記電圧制御用トランジスタM1のゲート端子を制御する誤差アンプ11の非反転入力端子にフィードバックされている。そして、上記誤差アンプ11はフィードバック電圧VFBと基準電圧Vrefとの電位差に応じて電圧制御用トランジスタM1を制御して、出力電圧Voutが所望の電位になるように制御する。出力電圧Voutの電位は、ブリーダ抵抗R1,R2の抵抗比によって設定できる。この実施形態のシリーズレギュレータは、上記のようなフィードバック制御によって、出力電圧Voutを一定に保持するように動作する。図示しないが、出力端子OUTには、出力電圧Voutを安定化させる外付けのコンデンサが接続される。また、本実施形態のレギュレータIC10には、基準電圧Vrefを発生するための基準電圧回路12と、該基準電圧回路12および上記誤差アンプ11にバイアス電流を流すバイアス回路13、外部から入力されるチップのオンオフ制御信号チップイネーブル信号ONOFFに基づいて上記バイアス回路13を動作状態にさせる起動制御回路15が設けられている。基準電圧回路12は、ツェナーダイオードからなる定電圧回路、あるいは定電流源として動作するデプレッション型MOSトランジスタとエンハンスメント型のMOSトランジスタとを直列に接続した基準電圧発生回路などにより構成される。起動制御回路15は、1または2以上のインバータなどで構成することができる。さらに、本実施形態のレギュレータIC10には、ソース端子が上記電圧制御用トランジスタM1のソース端子に接続されM1のゲート電圧と同一の電圧がゲート端子に印加されることで電圧制御用トランジスタM1とカレントミラーを構成し、M1によって流される出力電流Ioutに比例した電流Isを流す電流検出用のPチャネルMOSトランジスタM2と、上記基準電圧回路12の動作電流の流出点と接地点GNDとの間に接続されたNチャネルMOSトランジスタM0とが設けられている。そして、上記電流検出用MOSトランジスタM2のドレイン端子がMOSトランジスタM0のドレイン端子に接続されていると共に、MOSトランジスタM0は起動制御回路15からの信号によって、バイアス回路13が動作状態にされるとオン状態にされるように構成されている。バイアス回路13がハイレベルの制御信号によって動作状態にされるように構成されている場合、バイアス回路13をオンさせる信号とMOSトランジスタM0をオンさせる信号は同一の信号とすることができる。本実施形態のレギュレータIC10においては、電圧制御用トランジスタM1とカレントミラー接続されたMOSトランジスタM2は、M1の1/Nの大きさサイズを有しM1のドレイン電流の1/Nの大きさの電流を流すように設定される。サイズ比1/Nは例えば1/1000程度の値とすることができ、それにより電流検出用MOSトランジスタM2に流れる電流Isを非常に小さなものとすることができる。また、MOSトランジスタM0は、数kΩのオン抵抗を有するように設定される。これにより、出力電流Ioutが増加してそのままでは出力電圧Voutが低下する場合に、MOSトランジスタM2に流れる出力電流Ioutに比例した電流がMOSトランジスタM0に流されることで基準電圧Vrefを持ち上げ、それによって、出力電圧Voutが下がらないように補正することができる。そのため、本実施形態のレギュレータは、図8に一点鎖線で示すように、出力電流Ioutが増加しても出力電圧Voutはほぼ一定になる。なお、出力電流Ioutが増加したときに出力電圧Voutは数mVの補正が行えればよいので、カレントミラーを構成するMOSトランジスタM2に流す電流は、比較的小さな電流でよい。図7に示す先願特許のレギュレータは、前述したように、出力電圧補正機能のために、3個のトランジスタ42~44と補正用抵抗41を追加する必要があるが、本実施形態の補正回路は、2個のMOSトランジスタM0,M2を追加するだけで良く、抵抗を追加する必要がないため、出力電圧補正機能を搭載することに伴う回路の占有面積の増大を抑制することができる。また、以下に説明する変形例のように、MOSトランジスタM2をカレントリミット回路と兼用することで、追加する素子数をさらに減らすことができる。図2に、上記実施形態の第2の実施例を示す。この実施例は、出力電流を制限する過電流保護機能を備えたカレントリミット回路14が設けられたレギュレータICにおいて、カレントリミット回路14に流れる電流を、基準電圧Vrefを持ち上げるための上記MOSトランジスタM0に流すように構成したものである。この実施例のカレントリミット回路14は、負荷の短絡などで出力電流Ioutが増加して所定の電流値に達したときに、出力電圧Voutを低下させながら出力電流Ioutを減少させて、いわゆるフの字の出力電圧-出力電流特性になるように制御することで過電流から素子を保護する機能を有する。なお、カレントリミット回路14が検出する電流を電圧制御用トランジスタM1とカレントミラーを構成するトランジスタ図1のM2に相当により生成することは、従来より行われている。図2の実施例のレギュレータICは、図1の実施例と同様に、出力電流Ioutが増加したときに出力電圧Voutで低下しないように補正できる上、カレントリミット回路14の動作電流をMOSトランジスタM0に流すようにしているため、出力電圧の補正のために余分な電流を流す必要がないという利点がある。図3には、カレントリミット回路14を備えた図2のレギュレータICのより具体的な回路例が示されている。図3のカレントリミット回路14は、電圧制御用トランジスタM1とカレントミラー接続され、M1によって流される出力電流Ioutに比例した電流Isを流す電流検出用のPチャネルMOSトランジスタM2と直列に、M2のドレイン電流を電圧に変換する電流-電圧変換手段としての抵抗R3と、NチャネルMOSトランジスタM3とが接続されている。MOSトランジスタM3は、ゲートとドレインが結合され、ダイオードとして作用し抵抗R3の端子電圧を持ち上げる働きをする。また、この実施例のカレントリミット回路14には、出力端子OUTと接地点GNDとの間に直列に接続された抵抗R4、MOSトランジスタM4、M5が設けられている。そして、上記電流検出用MOSトランジスタM2と抵抗R3との接続ノードN1に、MOSトランジスタM4のゲート端子が接続されるとともに、MOSトランジスタM5はゲート端子とドレイン端子が結合されダイオードとして機能するようにされている。さらに、抵抗R4とMOSトランジスタM4との接続ノードN2にゲート端子が接続され、ソース端子が入力端子INに、またドレイン端子が電圧制御用トランジスタM1のゲート端子に、それぞれ接続されたPチャネルMOSトランジスタM6が設けられている。さらに、本実施例のカレントリミット回路14には、上記抵抗R3とMOSトランジスタM3との接続ノードN3に、ゲート端子に出力電圧Voutが印加された短絡検出用のMOSトランジスタM7のドレイン端子が接続され、該MOSトランジスタM7のソース端子が、前記MOSトランジスタM0のドレイン端子に接続されている。なお、図3において、符号M1,M2,M6が付されているトランジスタはPチャネルMOSトランジスタであり、それ以外はNチャネルMOSトランジスタである。次に、上記のように構成されたカレントリミット回路14の動作について説明する。規定値以下の出力電流Ioutが電圧制御用トランジスタM1によって流されている通常の動作状態においては、M1とカレントミラー接続されたMOSトランジスタM2に、出力電流Ioutに比例した電流Is例えばIoutの1/1000が流れる。これとともに、誤差アンプ11によって出力電圧Voutが設定電圧例えば5VになるようにM1のゲート端子に対してフィードバック制御が行われる。その結果、ゲート端子が出力端子OUTに接続されている短絡検出用のMOSトランジスタM7のゲート電圧は充分に高く、MOSトランジスタM7はオン状態にされる。そのため、カレントミラーのMOSトランジスタM2に流れる電流Isは、抵抗R3およびMOSトランジスタM7を通してMOSトランジスタM0のドレインへ流れ、さらにM0のチャネルを通って接地点GNDへ流れる。これにより、抵抗R3とMOSトランジスタM7M3との接続ノードN3の電位は、接地電位0Vに近い電位となるので、M2とR3との接続ノードN1の電位も低くなる。そのため、ノードN1にゲート端子が接続されているMOSトランジスタM4はオフに近い状態にされ、M4に流れる電流I4が絞られて抵抗R4に流れる電流が小さく抑えられる。その結果、抵抗R4とMOSトランジスタM4との接続ノードN2にゲート端子が接続されているMOSトランジスタM6がオフ状態にされる。次に、負荷の短絡などで出力電流Ioutが増大したとするとカレントミラーのMOSトランジスタM2の電流Isが増加しノードN1の電位が高くなり、MOSトランジスタM4に流れる電流I4も増加して抵抗R4とMOSトランジスタM4との接続ノードN2の電位が下がる。そして、出力電流Ioutが予め設定した制限電流値Ilimに達すると、ノードN2の電位がMOSトランジスタM6のしきい値電圧よりも低くなって、M6が弱いオン状態にされる。そのため、誤差アンプ11の出力にかかわらず電圧制御用トランジスタM1のゲート電圧が高くされてM1がオフする方向に遷移し、出力電圧Voutが減少される図4のA点。そして、出力電圧Voutが例えば0.5Vのような比較的低い電圧に達すると、MOSトランジスタM7の直列回路がオフ状態にされる。すると、抵抗R3を流れる電流Isは、MOSトランジスタM3のみを通して接地点GNDへ流れるようになる。これにより、抵抗R3とMOSトランジスタM3との接続ノードN3の電位は、M7がオフする前よりもが高くなり、MOSトランジスタM4がより強くオンされ、抵抗R4に流れる電流I4が増加してMOSトランジスタM6が強いオン状態にされ、電圧制御用トランジスタM1のゲート電圧を持ち上げてこれをオフさせる。その結果、出力電流Ioutが急激に減少し、出力電圧Voutも下がり始める図4のB点。この実施例のカレントリミット回路では、上記のように、ダイオードとして作用するMOSトランジスタM3と並列にMOSトランジスタM7-M0からなる電流バイパス経路を設けているため、出力電圧Voutが比較的低い電圧例えば1Vに設定された場合であっても、ほぼ一定の電流制限ポイント図4のA~A点で電流制限をかけることができる。図5は図1の実施例のシリーズレギュレータICの変形例を、また図6は図2の実施例のシリーズレギュレータICの変形例を示す。これらの変形例は、基準電圧回路12の動作電流の流出点と接地点GNDとの間に接続されたMOSトランジスタM0のゲート端子に、起動制御回路15からの信号の代わりに、基準電圧回路12により生成された基準電圧Vrefを印加するようにしたものである。なお、図6のシリーズレギュレータICにおけるカレントリミット回路14には、図3に示されているカレントリミット回路14と同様な構成の回路を使用することができる。ただし、カレントリミット回路14は図3のような構成のものに限定されず、出力電流が所定の電流値以上にならないように制限するものであれば、どのような構成の回路であってもよい。図1や図2の実施例のように、MOSトランジスタM0のゲート端子に起動制御回路15からの信号を印加するものにおいては、起動制御回路15が入力端子INからの電圧VDDによって動作するように構成されている場合、その出力信号のハイレベルは入力電圧VDDとなる。そして、この入力電圧VDDは、システムにより異なる値が選択される。また、入力電圧VDDが電池からの電圧であることもある。そのような場合、図1や図2の実施例においては、MOSトランジスタM0のゲート電圧が入力電圧依存性を有することとなり、入力電圧の電位に応じてMOSトランジスタM0のオン抵抗が変わり、出力電圧の補正量も異なってしまうおそれがある。これに対し、図5や図6の変形例のシリーズレギュレータICのように、MOSトランジスタM0のゲート端子に基準電圧Vrefを印加するように構成したものにおいては、MOSトランジスタM0のオン抵抗の入力電圧依存性をなくし、入力電圧の電位に応じて出力電圧の補正量が異なってしまうのを回避することができるという利点がある。ただし、図5や図6の変形例の場合には、起動制御回路15からの起動信号によって基準電圧回路12が立ち上がってから出力電圧補正機能が開始することになるため、出力電圧補正機能が若干遅れて発動するが、図1や図2の実施例のように、MOSトランジスタM0のゲート端子に起動制御回路15からの信号を印加するものにおいては、回路の起動後に速やかに出力電圧補正機能を発動させることができるという利点がある。以上本発明者によってなされた発明を実施形態に基づき具体的に説明したが、本発明は前記実施形態に限定されるものではない。例えば前記実施形態では、基準電圧回路12の動作電流の流出点と接地点GNDとの間にMOSトランジスタM0を接続しているが、MOSトランジスタM0の代わりに抵抗を接続してもよい。また、基準電圧回路12が複数のMOSトランジスタにより構成されている場合には、上記MOSトランジスタM0は、基準電圧回路12を構成するMOSトランジスタを兼用させることができる。さらに、図1~図3のレギュレータにおいては、電圧制御用トランジスタとしてMOSトランジスタを使用したものを示したが、本発明は、MOSトランジスタの代わりにバイポーラトランジスタを使用した回路にも適用することができる。また、フィードバック電圧VFBを生成するブリーダ抵抗R1,R2は、オンチップの素子でなく、外付けの素子で構成しても良い。さらに、以上の説明では、本発明をシリーズレギュレータICに適用した例を説明したが、本発明にそれに限定されるものではなく、二次電池を充電する充電装置を構成する充電制御用ICにも利用することができる。"