"短冊形状の複数のIGBTセル領域と複数のダイオードセル領域とが、隣接してN導電型の半導体基板に交互に配置されてなる半導体装置であって、前記IGBTセル領域において、前記半導体基板の裏面側の表層部に、コレクタ領域となるP導電型の第1領域が形成され、前記第1領域の直上において、主面側の表層部に、チャネル形成領域となるP導電型の第2領域が形成され、該第2領域の表層部にN導電型のエミッタ領域が形成されてなり、前記ダイオードセル領域において、前記第1領域と同じ半導体基板の裏面側の表層部に、カソード領域となるN導電型で前記半導体基板より高濃度の第3領域が形成され、前記第3領域の直上において、主面側の表層部に、前記第2領域と同じ層でアノード領域となるP導電型の第4領域が形成されてなり、前記複数のIGBTセル領域が、短冊形状の幅の狭い狭短冊幅領域と、前記狭短冊幅領域より幅の広い少なくとも1つの広短冊幅領域とで構成されてなり、前記複数のIGBTセル領域における各第1領域が、同じ層のP導電型で形成された架橋部領域で連結されてなることを特徴とする半導体装置。前記広短冊幅領域の幅が、断面方向においてドリフト層となる前記第1領域から前記第2領域までの半導体基板からなるN導電型層の厚さの2倍以上に設定されてなることを特徴とする請求項1に記載の半導体装置。前記狭短冊幅領域の幅が、断面方向においてドリフト層となる前記第1領域から前記第2領域までの半導体基板からなるN導電型層の厚さの2倍より小さく設定されてなることを特徴とする請求項2に記載の半導体装置。半導体基板の裏面側における前記第1領域、第3領域および架橋部領域を合わせた領域が、四角形状に形成されてなることを特徴とする請求項1乃至3のいずれか一項に記載の半導体装置。前記架橋部領域の直上において、前記第2領域および第4領域と同じP導電型の領域が形成され、前記エミッタ領域が形成されていない、非活性領域が配置されてなることを特徴とする請求項1乃至4のいずれか一項に記載の半導体装置。前記架橋部領域の幅が、前記狭短冊幅領域の幅より狭く設定されてなることを特徴とする請求項5に記載の半導体装置。前記架橋部領域が、前記交互に配置されてなる短冊形状の複数のIGBTセル領域および複数のダイオードセル領域と直交するようにして、該複数のIGBTセル領域と複数のダイオードセル領域の中央に1つ配置されてなることを特徴とする請求項1乃至6のいずれか一項に記載の半導体装置。前記架橋部領域が、前記交互に配置されてなる短冊形状の複数のIGBTセル領域および複数のダイオードセル領域と直交するようにして、該複数のIGBTセル領域と複数のダイオードセル領域に所定の繰り返しピッチで複数配置されてなることを特徴とする請求項1乃至6のいずれか一項に記載の半導体装置。前記架橋部領域が、前記半導体基板の外周領域において、前記第1領域と第3領域を取り囲むように形成されてなることを特徴とする請求項1乃至8のいずれか一項に記載の半導体装置。前記広短冊幅領域が、前記複数のIGBTセル領域と複数のダイオードセル領域の中央に1つ配置されてなることを特徴とする請求項1乃至9のいずれか一項に記載の半導体装置。前記広短冊幅領域が、前記複数のIGBTセル領域と複数のダイオードセル領域に所定の繰り返しピッチで複数配置されてなることを特徴とする請求項1乃至9のいずれか一項に記載の半導体装置。前記架橋部領域の幅が、前記狭短冊幅領域の幅より広く設定されてなり、前記架橋部領域の直上において、前記第2領域および第4領域と同じP導電型の領域が形成され、前記エミッタ領域が形成された、第2IGBTセル領域が配置されてなることを特徴とする請求項1乃至4のいずれか一項に記載の半導体装置。前記半導体装置が、車載用のインバータ回路に用いられてなることを特徴とする請求項1乃至12のいずれか一項に記載の半導体装置。IGBTとダイオードが同じ半導体基板に形成されてなる半導体装置には、上記特許文献1,2に記載されている混在型の構造の他に、言わば、分離型とセミ混在型といった別の構造がある。分離型RC-IGBTは、専用動作するIGBTセル領域とダイオードセル領域が半導体基板において完全に分離して配置された構造を有している。セミ混在型RC-IGBTは、専用動作するIGBTセル領域とダイオードセル領域が半導体基板に隣接して交互に配置された構造を有しており、ダイオードセル領域との境界近くにおけるIGBTセル領域のP導電型チャネル形成領域は、ダイオードのアノードとして機能する。従って、セミ混在型RC-IGBTは、専用動作するIGBTセル領域とダイオードセル領域の面積を小さくすることができ、分離型RC-IGBTに較べて小型化が可能である。また、セミ混在型RC-IGBTにおいては、専用動作するIGBTセル領域の主面側直下にはP導電型のコレクタ領域が配置されており、専用動作するダイオードセル領域の主面側直下にはN導電型のカソード領域が配置されている。このため、FWDとして機能するダイオードセル領域のリカバリ動作時においては、混在型RC-IGBTに較べてIGBTセル領域の主面側に流れ込むリカバリ電流を抑制することができ、高破壊耐量を実現することができる。また、セミ混在型RC-IGBTは、専用動作するIGBTセル領域とダイオードセル領域が交互に配置されており、混在型RC-IGBTに較べて低損失を実現できる。以上のように、セミ混在型RC-IGBTは、混在型RC-IGBTに較べて、上記した高破壊耐量と低損失の長所を有している。しかしながら、セミ混在型RC-IGBTにおいて、上記した長所を阻害することなく、IGBTセル領域のスナップバックを抑制するための最適な構造は、まだ明らかになっていない。そこで本発明の目的は、専用動作するIGBTセル領域とダイオードセル領域が半導体基板に隣接して交互に配置されてなる半導体装置セミ混在型RC-IGBTであって、高破壊耐量と低損失の長所を阻害することなく、IGBTセル領域のスナップバックが抑制可能な半導体装置を提供することにある。請求項1に記載の半導体装置は、短冊形状の複数のIGBTセル領域と複数のダイオードセル領域とが、隣接してN導電型の半導体基板に交互に配置されてなる半導体装置であって、前記IGBTセル領域において、半導体基板の裏面側の表層部にコレクタ領域となるP導電型の第1領域が形成され、前記第1領域の直上において、主面側の表層部にチャネル形成領域となるP導電型の第2領域が形成され、該第2領域の表層部にN導電型のエミッタ領域が形成されてなり、前記ダイオードセル領域において、前記第1領域と同じ半導体基板の裏面側の表層部にカソード領域となるN導電型で半導体基板より高濃度の第3領域が形成され、前記第3領域の直上において、主面側の表層部に前記第2領域と同じ層でアノード領域となるP導電型の第4領域が形成されてなり、前記複数のIGBTセル領域が、短冊形状の幅の狭い狭短冊幅領域と、狭短冊幅領域より幅の広い少なくとも1つの広短冊幅領域とで構成されてなり、前記複数のIGBTセル領域における各第1領域が、同じ層のP導電型で形成された架橋部領域で連結されている。上記半導体装置は、専用動作する短冊形状の複数のIGBTセル領域と複数のダイオードセル領域とがN導電型の半導体基板に隣接して交互に配置されてなる構造を有した、所謂、セミ混在型のRC逆導通-IGBTである。専用動作するIGBTセル領域とダイオードセル領域が隣接して交互に配置されたセミ混在型RC-IGBTは、ダイオードセル領域との境界近くにおけるIGBTセル領域のP導電型チャネル形成領域が、ダイオードのアノードとしても機能する。従って、セミ混在型RC-IGBTは、専用動作するダイオードセル領域の占有面積を小さくすることができ、IGBTセル領域とダイオードセル領域を半導体基板において完全に分離して配置する分離型RC-IGBTに較べて、小型化が可能である。セミ混在型RC-IGBTである上記半導体装置においては、専用動作するIGBTセル領域の裏面側の表層部に、コレクタ領域となるP導電型の第1領域が形成されており、ダイオードセル領域の裏面側の表層部に、カソード領域となるN導電型で半導体基板より高濃度の第3領域が形成されている。このため、FWDとして機能するダイオードセル領域のリカバリ動作時においては、半導体基板の主面側表層部に形成された繰り返し構造をIGBTとダイオードとで完全に共用する混在型RC-IGBTに較べて、IGBTセル領域の主面側に流れ込むリカバリ電流を抑制することができ、高破壊耐量を実現することができる。また、上記半導体装置においては、専用動作するIGBTセル領域とダイオードセル領域が交互に配置されており、混在型RC-IGBTに較べて、低損失を実現できる。このように、セミ混在型RC-IGBTである上記半導体装置は、混在型RC-IGBTに較べて、高破壊耐量と低損失の長所を有している。さらに、上記半導体装置は、IGBTセル領域のスナップバックを抑制するため、前記複数のIGBTセル領域が、短冊形状の幅の狭い狭短冊幅領域と、狭短冊幅領域より幅の広い少なくとも1つの広短冊幅領域とで構成され、前記複数のIGBTセル領域における裏面側の各第1領域が、同じ層のP導電型で形成された架橋部領域で連結された構造を有している。短冊形状のIGBTセル領域とダイオードセル領域が隣接して交互に配置されたセミ混在型RC-IGBTである上記半導体装置において、高破壊耐量と低損失を確保するためには、短冊形状のIGBTセル領域の幅を狭くして、短いピッチでダイオードセル領域と交互に配置する必要がある。一方、スナップバックを抑制するためには、混在型RC-IGBTで検討されたように、IGBTセル領域の裏面側におけるコレクタ領域第1領域の最小幅が、ドリフト層の抵抗率と厚さ等で決まる所定値より大きく設定されている必要がある。何故なら、P導電型の広いコレクタ領域を確保することによって、N導電型のカソードから離れた場所の電位を上昇させることができ、導電率変調させるためのコレクタからのホール注入を促進できるからである。そこで、上記半導体装置においては、高破壊耐量と低損失を確保するための狭短冊幅領域とスナップバックを抑制するための広短冊幅領域とでIGBTセル領域を構成し、半導体基板の裏面側において、コレクタである狭短冊幅領域の第1領域と広短冊幅領域の第1領域を、同じ層のP導電型で形成された架橋部領域で連結するようにしている。この架橋部領域は、広短冊幅領域における裏面側の第1領域のコレクタ電位を、狭短冊幅領域における裏面側の第1領域のコレクタ電位に伝えるための領域である。架橋部領域を設けることで、広短冊幅領域における1つのIGBTセルがひとたびONすると、広短冊幅領域における別のIGBTセルだけでなく、架橋部領域を介して狭短冊幅領域のIGBTセルまで連鎖的にONさせることができる。これによって、ONする領域をIGBTセル領域の全体に瞬時に広げることができ、高破壊耐量と低損失の長所を阻害することなく、IGBTセル領域のスナップバックを同時に抑制することが可能となる。以上のようにして、上記半導体装置は、専用動作するIGBTセル領域とダイオードセル領域が半導体基板に隣接して交互に配置されてなる半導体装置セミ混在型RC-IGBTであって、高破壊耐量と低損失の長所を阻害することなく、IGBTセル領域のスナップバックが抑制可能な半導体装置とすることができる。上記半導体装置において、スナップバックを抑制するための前記広短冊幅領域の幅は、請求項2に記載のように、断面方向においてドリフト層となる前記第1領域から第2領域までの半導体基板からなるN導電型層の厚さの2倍以上に設定されてなることが好ましい。また、高破壊耐量と低損失を確保するための前記狭短冊幅領域の幅は、請求項3に記載のように、断面方向においてドリフト層となる前記第1領域から第2領域までの半導体基板からなるN導電型層の厚さの2倍より小さく設定されてなることが好ましい。上記半導体装置においては、請求項4に記載のように、半導体基板の裏面側における第1領域、第3領域および架橋部領域を合わせた領域が、半導体基板のチップ形状に合わせて、四角形状に形成されてなることが好ましい。上記半導体装置は、例えば請求項5に記載のように、前記架橋部領域の直上において、前記第2領域および第4領域と同じP導電型の領域が形成され、前記エミッタ領域が形成されていない、非活性領域が配置されてなる構成とすることができる。すなわち、上記非活性領域は、主面側と裏面側が同じP導電型の領域であり、エミッタ領域も形成されていないため、ダイオードやIGBTとしては機能しない非活性の領域である。従って、この場合には請求項6に記載のように、前記架橋部領域の幅が前記狭短冊幅領の幅より狭く設定されてなり、架橋部領域を必要最小限に設定して、非活性領域の占有面積をできるだけ小さくすることが好ましい。上記半導体装置において、半導体基板のチップ寸法が小さい場合には、請求項7に記載のように、前記架橋部領域が、交互に配置されてなる短冊形状の複数のIGBTセル領域および複数のダイオードセル領域と直交するようにして、該複数のIGBTセル領域と複数のダイオードセル領域の中央に1つ配置されてなる構成とすることが、スナップバックの抑制と小型化を両立させる上で好ましい構成である。また、半導体基板のチップ寸法が大きい場合には、請求項8に記載のように、前記架橋部領域が、交互に配置されてなる短冊形状の複数のIGBTセル領域および複数のダイオードセル領域と直交するようにして、該複数のIGBTセル領域と複数のダイオードセル領域に所定の繰り返しピッチで複数配置されてなる構成とすることが、スナップバックの抑制と小型化を両立させる上で好ましい構成である。さらに、前記架橋部領域は、請求項9に記載のように、半導体基板の外周領域において、前記第1領域と第3領域を取り囲むように形成されていてもよい。また、半導体基板のチップ寸法が小さい場合には、請求項10に記載のように、前記広短冊幅領域が、複数のIGBTセル領域と複数のダイオードセル領域の中央に1つ配置されてなる構成とすることが、スナップバックの抑制と小型化を両立させる上で好ましい構成である。また、半導体基板のチップ寸法が大きい場合には、請求項11に記載のように、前記広短冊幅領域が、複数のIGBTセル領域と複数のダイオードセル領域に所定の繰り返しピッチで複数配置されてなる構成とすることが、スナップバックの抑制と小型化を両立させる上で好ましい構成である。上記半導体装置は、請求項12に記載のように、前記架橋部領域の幅が、前記狭短冊幅領域の幅より広く設定されてなり、架橋部領域の直上において、前記第2領域および第4領域と同じP導電型の領域が形成され、前記エミッタ領域が形成された、第2IGBTセル領域が配置されてなる構成とすることもできる。以上のようにして、上記した半導体装置は、いずれも専用動作するIGBTセル領域とダイオードセル領域が半導体基板に隣接して交互に配置されてなる半導体装置セミ混在型RC-IGBTであって、高破壊耐量と低損失の長所を阻害することなく、IGBTセル領域のスナップバックが抑制可能な半導体装置とすることができる。従って、上記半導体装置は、請求項13に記載のように、小型であると共に、高破壊耐量、低損失およびスナップバック抑制が必要とされる、車載用のインバータ回路に好適に用いることができる。以下、本発明を実施するための形態を、図に基づいて説明する。図1は、本発明に係る半導体装置の一例を示す図で、図1aは、半導体装置100の主面側の構成を模式的に示した上面図であり、図1bは、半導体装置100の裏面側の構成を示した断面図である。また、図2aは、図1aに示した二点鎖線A-A位置での断面図であり、図2bは、図1aに示した二点鎖線B-B位置での断面図である。尚、図1bは、図2に示した二点鎖線C-C位置での断面図である。図1と図2に示す半導体装置100は、短冊形状の複数のIGBTセル領域10a,10bと複数のダイオードセル領域20とが、隣接してN導電型N-の半導体基板30に交互に配置されてなる半導体装置である。半導体装置100では、隣接して交互に配置された上記IGBTセル領域10a,10bとダイオードセル領域20を合わせた領域が、図1aに示すように、半導体基板の外周部非活性領域60bを除いた内部領域に、チップ形状に合わせて、四角形状に形成されている。図2に示すように、半導体装置100のIGBTセル領域10a,10bにおいて、半導体基板30の裏面側の表層部には、コレクタ領域となるP導電型Pの第1領域1a,1bが形成されている。また、該第1領域1a,1bの直上において、主面側の表層部には、チャネル形成領域となるP導電型Pの第2領域2a,2bが形成され、該第2領域2a,2bの表層部にN導電型Nのエミッタ領域が形成され、該第2領域2a,2bを貫通するようにして縦型のゲートMOS構造トレンチゲート構造が形成されている。半導体装置100のダイオードセル領域20において、前記第1領域1a,1bと同じ半導体基板30の裏面側の表層部には、カソード領域となるN導電型Nで半導体基板30より高濃度の第3領域3が形成されている。また、該第3領域3の直上において、主面側の表層部には、前記第2領域2a,2bと同じ層でアノード領域となるP導電型Pの第4領域4が形成されている。半導体装置100における複数のIGBTセル領域10a,10bは、図1aに示すように、短冊形状の幅の狭い狭短冊幅領域10aと、該狭短冊幅領域10aより幅の広い少なくとも1つの広短冊幅領域10bとで構成されている。そして、複数のIGBTセル領域10a,10bにおける裏面側の各第1領域1a,1bが、図1bと図2bに示すように、同じ層のP導電型Pで形成された架橋部領域5a,5bで連結されている。図1bの中央において、IGBTセル領域10a,10bの裏面側における第1領域1a,1bを連結している架橋部領域5aは、交互に配置されてなる短冊形状の複数のIGBTセル領域10a,10bおよび複数のダイオードセル領域20と直交するようにして、該複数のIGBTセル領域10a,10bと複数のダイオードセル領域20の中央に1つ配置されている。また、図1bにおいて破線で区分した架橋部領域5bは、半導体基板の外周領域において、IGBTセル領域10a,10bの裏面側における第1領域1a,1bを連結している領域である。架橋部領域5aは、図1aに示した半導体基板の外周部非活性領域60bと対向しており、半導体基板の裏面側の外周領域において、IGBTセル領域10a,10bの第1領域1a,1bとダイオードセル領域20の第3領域3を取り囲むように形成されている。尚、前述したように、半導体装置100では、隣接して交互に配置されてなる上記IGBTセル領域10a,10bとダイオードセル領域20を合わせた領域が、半導体基板のチップ形状に合わせて、四角形状に形成されている。従って、半導体基板の裏面側における第1領域1a,1b、第3領域3および架橋部領域5aを合わせた領域も、図1bにおいて破線で識別したように、半導体基板のチップ形状に合わせて四角形状に形成されている。図2bに示すように、半導体装置100では、前記架橋部領域5a,5bの直上において、IGBTセル領域10a,10bの第2領域2a,2bおよびダイオードセル領域20の第4領域4と同じP導電型Pの領域6が形成され、該領域6にはN導電型Nのエミッタ領域が形成されていない。このため、半導体装置100は、図1aに白抜きで示したように、四角形状に形成された複数のIGBTセル領域10a,10bと複数のダイオードセル領域20の中央と半導体基板の外周部に、非活性領域60a,60bが配置された構成となっている。すなわち、該非活性領域60a,60bは、主面側の領域6が裏面側の架橋部領域5a,5bと同じP導電型の領域であり、エミッタ領域も形成されていないため、ダイオードやIGBTとしては機能しない非活性の領域である。尚、図1aにおいて複数のIGBTセル領域10a,10bと複数のダイオードセル領域20の中央に配置されている非活性領域60aは、主面側にP導電型Pの領域6があり、近くの裏面側にダイオードセル領域のN導電型のカソードがある。このため、非活性領域60aは、ダイオードセル領域20と同程度の細い幅に設定することで、ダイオードとして機能させることができる。図1と図2に示す半導体装置100は、専用動作する短冊形状の複数のIGBTセル領域10a,10bと複数のダイオードセル領域20とがN導電型の半導体基板30に隣接して交互に配置されてなる構造を有した、所謂、セミ混在型のRC逆導通-IGBTである。専用動作するIGBTセル領域とダイオードセル領域が隣接して交互に配置されたセミ混在型RC-IGBTは、ダイオードセル領域との境界図2の破線近くにおけるIGBTセル領域のP導電型チャネル形成領域図2の第2領域2a,2bは、近くの裏面側にダイオードセル領域のN導電型のカソードがあるため、ダイオードのアノードとしても機能する。従って、セミ混在型RC-IGBTは、専用動作するダイオードセル領域の占有面積を小さくすることができ、IGBTセル領域とダイオードセル領域を半導体基板において完全に分離して配置する分離型RC-IGBTに較べて、小型化が可能である。セミ混在型RC-IGBTである上記半導体装置100においては、専用動作するIGBTセル領域10a,10bの裏面側の表層部に、コレクタ領域となるP導電型Pの第1領域1a,1bが形成されており、ダイオードセル領域20の裏面側の表層部に、カソード領域となるN導電型Nで半導体基板30より高濃度の第3領域3が形成されている。このため、FWDとして機能するダイオードセル領域20のリカバリ動作時においては、半導体基板の主面側表層部に形成された繰り返し構造をIGBTとダイオードとで完全に共用する背景技術で説明した混在型RC-IGBTに較べて、IGBTセル領域10a,10bの主面側に流れ込むリカバリ電流を抑制することができ、高破壊耐量を実現することができる。また、上記半導体装置100においては、専用動作するIGBTセル領域10a,10bとダイオードセル領域20が交互に配置されており、混在型RC-IGBTに較べて、低損失を実現できる。このように、セミ混在型RC-IGBTである上記半導体装置100は、混在型RC-IGBTに較べて、高破壊耐量と低損失の長所を有している。さらに、上記半導体装置100は、IGBTセル領域のスナップバックを抑制するため、前記複数のIGBTセル領域が、短冊形状の幅の狭い狭短冊幅領域10aと、狭短冊幅領域10aより幅の広い少なくとも1つの広短冊幅領域10bとで構成され、前記複数のIGBTセル領域における裏面側の各第1領域1a,1bが、同じ層のP導電型Pで形成された架橋部領域5a,5bで連結された構造を有している。短冊形状のIGBTセル領域とダイオードセル領域が隣接して交互に配置されたセミ混在型RC-IGBTである上記半導体装置100において、高破壊耐量と低損失を確保するためには、短冊形状のIGBTセル領域の幅を狭くして、短いピッチでダイオードセル領域と交互に配置する必要がある。一方、上記半導体装置100において、スナップバックを抑制するためには、混在型RC-IGBTで検討されたように、IGBTセル領域の裏面側におけるコレクタ領域第1領域の最小幅が、ドリフト層の抵抗率と厚さ等で決まる所定値より大きく設定されている必要がある。何故なら、P導電型の広いコレクタ領域を確保することによって、N導電型のカソードから離れた場所の電位を上昇させることができ、導電率変調させるためのコレクタからのホール注入を促進できるからである。そこで、上記半導体装置100においては、高破壊耐量と低損失を確保するための狭短冊幅領域10aとスナップバックを抑制するための広短冊幅領域10bとでIGBTセル領域10a,10bを構成し、半導体基板30の裏面側において、コレクタである狭短冊幅領域10aの第1領域1aと広短冊幅領域10bの第1領域1bを、同じ層のP導電型で形成された架橋部領域5a,5bで連結するようにしている。この架橋部領域5a,5bは、広短冊幅領域10bにおける裏面側の第1領域1bのコレクタ電位を、狭短冊幅領域10aにおける裏面側の第1領域1aのコレクタ電位に伝えるための領域である。架橋部領域5a,5bを設けることで、広短冊幅領域10bにおける1つのIGBTセルがひとたびONすると、広短冊幅領域10bにおける別のIGBTセルだけでなく、架橋部領域5a,5bを介して、狭短冊幅領域10aのIGBTセルまで連鎖的にONさせることができる。これによって、ONする領域をIGBTセル領域10a,10bの全体に瞬時に広げることができ、高破壊耐量と低損失の長所を阻害することなく、IGBTセル領域10a,10bのスナップバックを同時に抑制することが可能となる。以上のようにして、図1と図2で例示した半導体装置100は、専用動作するIGBTセル領域10a,10bとダイオードセル領域20が半導体基板30に隣接して交互に配置されてなる半導体装置セミ混在型RC-IGBTであって、高破壊耐量と低損失の長所を阻害することなく、IGBTセル領域10a,10bのスナップバックが抑制可能な半導体装置とすることができる。尚、図1と図2に示した半導体装置100のIGBTは、縦型のゲートMOS構造トレンチゲート構造を有している。しかしながら、これに限らず、チャネル形成領域であるP導電型Pの第2領域2a,2b上にゲート絶縁膜とゲート電極が形成された、横型のゲートMOS構造を有してなるIGBTであっても、同様に、高破壊耐量と低損失の長所を阻害することなく、IGBTセル領域のスナップバックが抑制可能な半導体装置とすることができる。次に、図1と図2で例示した半導体装置100の細部について、より詳しく説明する。図2aに示すように、上記半導体装置100において、スナップバックを抑制するための広短冊幅領域10bの幅2L2は、半導体基板30の不純物濃度やフィールドストップ層の有無にもよるが、一般的に、断面方向においてドリフト層となる第1領域1bから第2領域2bまでの半導体基板30からなるN導電型層の厚さDの2倍以上に設定L2≧Dされてなることが好ましい。また、セミ混在型RC-IGBTである半導体装置100において、高破壊耐量と低損失を確保するための狭短冊幅領域10aの幅2L1は、一般的に、断面方向においてドリフト層となる第1領域1aから第2領域2aまでの半導体基板30からなるN導電型層の厚さDの2倍より小さく設定L1<Dされてなることが好ましい。図3は、シミュレーションにより上記広短冊幅領域10bと架橋部領域5aの有無によるスナップバックの抑制効果を検証した結果で、IGBTのI-V特性を示した図である。図3aは、広短冊幅領域10bの幅を小さくしてL2<Dに設定すると共に、架橋部領域5aを無くした場合であり、この条件では、著しいスナップバックが発生してしまう。図3bは、広短冊幅領域10bの幅を大きくしてL2>Dに設定されているが、架橋部領域5aが無い場合である。図3bの条件では、著しいスナップバックは見られなくなるものの、I-V特性が滑らかに変化せずにガタツキが見られ、IGBTセル領域の一部で部分的なスナップバックが発生していると考えられる。図3cは、広短冊幅領域10bの幅を大きくしてL2>Dに設定すると共に、架橋部領域5aを形成した場合である。この条件では、I-V特性が滑らかに変化しており、スナップバックが完全に抑制されている。以上のようにして、図1と図2で例示した半導体装置100は、専用動作するIGBTセル領域10a,10bとダイオードセル領域20が半導体基板30に隣接して交互に配置されてなる半導体装置セミ混在型RC-IGBTであって、高破壊耐量と低損失の長所を阻害することなく、IGBTセル領域のスナップバックが抑制可能な半導体装置とすることができる。図4は、広短冊幅領域10bの設定幅L2とIGBTスナップバック電圧の関係を、シミュレーションにより検証した結果である。図4に示すように、広短冊幅領域10bの幅2L2がドリフト層となるN導電型層の厚さDの2倍以上に設定L2≧Dされている場合には、スナップバック電圧を十分に低減することができる。前述したように、図1と図2で例示した半導体装置100は、架橋部領域5aの直上において、第2領域2a、2bおよび第4領域4と同じP導電型の領域6が形成され、エミッタ領域が形成されていない、非活性領域60aが配置された構成となっている。該非活性領域60aは、主面側と裏面側が同じP導電型の領域であり、エミッタ領域も形成されていないため、ダイオードやIGBTとしては機能しない非活性の領域である。従って、半導体装置100においては、図2bに示す架橋部領域5aの幅W1が、狭短冊幅領域10a第1領域1aの幅2L1より狭く設定されてなり、架橋部領域5aを必要最小限に設定して、非活性領域60aの占有面積をできるだけ小さくすることが好ましい。次に、図1と図2に示した半導体装置100の変形例について説明する。図5と図6は、それぞれ、半導体装置100の変形例である半導体装置101,102を示す図で、aは、半導体装置101,102の主面側の構成を模式的に示した上面図であり、bは、半導体装置101,102の裏面側の構成を示した断面図である。尚、以下に例示する各半導体装置において、図1と図2で例示した半導体装置100と同様の部分については、同じ符号を付した。半導体基板のチップ寸法が小さい場合には、図1と図2で例示した半導体装置100のように、架橋部領域5aが、交互に配置されてなる短冊形状の複数のIGBTセル領域10a,10bおよび複数のダイオードセル領域20と直交するようにして、該複数のIGBTセル領域10a,10bと複数のダイオードセル領域20の中央に1つ配置されてなる構成とすることが、スナップバックの抑制と小型化を両立させる上で好ましい構成である。半導体基板のチップ寸法が大きい場合には、図5に例示した半導体装置101のように、架橋部領域5c,5a,5d従って、非活性領域60c,60a,60dが、交互に配置されてなる短冊形状の複数のIGBTセル領域10a,10bおよび複数のダイオードセル領域20と直交するようにして、該複数のIGBTセル領域10a,10bと複数のダイオードセル領域20に所定の繰り返しピッチP1で複数配置されてなる構成とすることが、スナップバックの抑制と小型化を両立させる上で好ましい構成である。また、半導体基板のチップ寸法が半導体装置100より小さい場合には、図6に例示した半導体装置102のように、半導体基板の外周領域において第1領域1a,1bと第3領域3を取り囲むように形成された架橋部領域5b従って、非活性領域60bだけにしてもよい。図7は、半導体装置100の別の変形例である半導体装置110を示す図で、aは、半導体装置110の主面側の構成を模式的に示した上面図であり、bは、半導体装置110の裏面側の構成を示した断面図である。尚、図7では、半導体基板の外周部における架橋部領域5b従って、非活性領域60bの記載を省略している。半導体基板のチップ寸法が小さい場合には、図1と図2で例示した半導体装置100のように、広短冊幅領域10bが、複数のIGBTセル領域10a,10bと複数のダイオードセル領域20の中央に1つ配置されてなる構成とすることが、スナップバックの抑制と小型化を両立させる上で好ましい構成である。半導体基板のチップ寸法が大きい場合には、図7で例示した半導体装置110のように、広短冊幅領域10bが、複数のIGBTセル領域10a,10bと複数のダイオードセル領域20に所定の繰り返しピッチP2で複数配置されてなる構成とすることが、スナップバックの抑制と小型化を両立させる上で好ましい構成である。図8は、半導体装置100の別の変形例である半導体装置120を示す図で、aは、半導体装置120の主面側の構成を模式的に示した上面図であり、bは、半導体装置120の裏面側の構成を示した断面図である。図8に示す半導体装置120は、架橋部領域5eの幅W2が、狭短冊幅領域10aの幅2L1より広く設定されている。そして、図2に相当する半導体装置120の厚さ方向の断面図を省略したが、架橋部領域5eの直上において、第2領域2a,2bおよび第4領域4と同じP導電型の領域が形成され、該領域の表層部にエミッタ領域が形成された、図8aに示す第2IGBTセル領域70eが配置された構成となっている。図8の半導体装置120においては、架橋部領域5eが十分に太く設定W2>2L1されているため、ダイオードのリカバリ時の少数キャリア流入があったとしても、広いエミッタ領域で分散することができる。以上のようにして、上記した半導体装置は、いずれも専用動作するIGBTセル領域とダイオードセル領域が半導体基板に隣接して交互に配置されてなる半導体装置セミ混在型RC-IGBTであって、高破壊耐量と低損失の長所を阻害することなく、IGBTセル領域のスナップバックが抑制可能な半導体装置とすることができる。従って、上記半導体装置は、小型であると共に、高破壊耐量、低損失およびスナップバック抑制が必要とされる、車載用のインバータ回路に好適に用いることができる。"