複数のワード線と複数のビット線との交差部の各々に対応して配置された複数の第1記憶素子を備えた主記憶領域と、前記ワード線に隣接して前記主記憶領域外に配置された特定ワード線、及び前記ビット線に隣接して前記主記憶領域外に配置された特定ビット線の少なくとも一方に設けられた少なくとも1つの第2記憶素子を備えたステータスレジスタと、前記特定ワード線に前記ステータスレジスタが設けられている場合は、前記特定ワード線の前記ステータスレジスタが設けられていない領域に設けられ、前記特定ビット線に前記ステータスレジスタが設けられている場合は、前記特定ビット線の前記ステータスレジスタが設けられていない領域に設けられ、かつ、自半導体記憶装置に関する装置情報を記憶する少なくとも1つの第3記憶素子を備えた装置情報記憶領域と、を備えた半導体記憶装置。前記装置情報は、当該自半導体記憶装置の故障の解析及び動作不良の解析の少なくとも一方に用いられる情報である、請求項1に記載の半導体記憶装置。前記主記憶領域に情報を記憶させる記憶コマンド、前記主記憶領域から情報を参照する参照コマンド、及び前記第1記憶素子のアドレスに基づいて、前記ワード線及び前記ビット線に電気信号を出力する処理を行い、かつ、前記記憶コマンド及び前記参照コマンドと異なる、前記装置情報記録領域に前記装置情報を記憶または参照するための予め定められたコマンド及び前記第3記憶素子のアドレスに基づいて、前記特定ワード線及び前記ビット線または前記ワード線及び前記特定ビット線に電気信号を出力する処理を行う処理手段を備えた、請求項1または請求項2に記載の半導体記憶装置。前記装置情報記憶領域に記憶されている前記装置情報を記録するヒューズを備えた、請求項1から請求項3のいずれか1項に記載の半導体記憶装置。前記ヒューズは、前記装置情報のうち、予め定められた一部の情報を記録する、請求項4に記載の半導体記憶装置。前記前記自装置記憶領域に記憶されている前記装置情報のエラー検出用の情報を記憶する記憶部を備えた、請求項1から請求項5のいずれか1項に記載の半導体記憶装置。前記記憶部は、前記特定ワード線に前記ステータスレジスタ及び前記装置情報記憶領域が設けられている場合は、前記特定ワード線の前記ステータスレジスタ及び前記装置情報記憶領域が設けられていない領域に設けられ、前記特定ビット線に前記ステータスレジスタ及び前記装置情報記憶領域が設けられている場合は、前記特定ビット線の前記ステータスレジスタ及び前記装置情報記憶領域が設けられていない領域に設けられた、第4記憶素子を備える、請求項6に記載の半導体記憶装置。前記エラー検出用の情報は、前記装置情報のチェックサムである、請求項6または請求項7に記載の半導体記憶装置。前記第1記憶素子は、シリアル通信方式に対応した強誘電体メモリである、請求項1から請求項8のいずれか1項に記載の半導体記憶装置。従来の半導体記憶装置の具体的一例の概略構成図を図7に示す。図7に示した半導体記憶装置100は、半導体チップ120上に、記憶部122と、SPIインターフェイス124と、外部端子126と、電気ヒューズ158と、が形成されている。また、記憶部122は、上述の図6に示したメモリセルアレイより成る主記憶容量140及びステータスレジスタ142を有するメモリセルアレイ132と、メモリセルアレイ132のワード線及びビット線に電気信号を出力する信号処理回路130と、を備えて構成されている。このような半導体記憶装置100において、個々の半導体記憶装置100に、自身に関する詳細な情報を記憶記録させることが一般に行われている。例えば、当該半導体記憶装置100の故障や動作不良の解析を目的として、生産履歴に関する情報や設計情報等を記憶記録させることが行われている。生産履歴に関する情報を記憶記録させる方法としては、半導体記憶装置100のウエハ試験工程において、個々の半導体記憶装置100の生産履歴に関する情報を2進数に変換し、個々の半導体記憶装置100半導体チップ120、ダイとも称する上に設けられた生産履歴に関する情報の記録専用のヒューズ電気ヒューズ158を、電気ヒューズ切断装置によりその2進数に応じて切断することにより記憶させる方法が一般に行われている。また、このようにして電気ヒューズ158に記録された生産履歴に関する情報を参照する方法としては、半導体記憶装置100のダイ120を封止する樹脂を除去して、電気ヒューズ158を目視することで確認する方法や、半導体記憶装置100の動作状態を生産履歴に関する情報を参照するための特殊な状態例えば、特殊なコマンド入力により動作させた動作状態に設定し、電気ヒューズ158に記録されている2進数を電圧に変換して外部端子126に出力させる方法が知られている。このように電気ヒューズ158に生産履歴に関する情報を記録させる場合、電気ヒューズ158を設置するため、半導体チップダイ120の面積が増加するという問題が生じる場合がある。また、電気ヒューズ158に記録されている情報を参照する場合、上述のように電気ヒューズ158を目視するためにダイ120を封止する樹脂を除去する等、半導体記憶装置100を破壊しなくてはいけない場合がある。また、外部端子126に出力するためには、電気ヒューズ158に記録されている2進数を電圧に変換して外部端子に出力するための回路図示省略を専用に設置する必要があるため、さらに半導体チップダイ120の面積が増加するという問題が生じる場合がある。本発明は、上述した問題を解決するために提案されたものであり、半導体記憶装置自身に、適切に自半導体記憶装置に関する装置情報を記憶することができる、半導体記憶装置を提供することを目的とする。上記目的を達成するために、請求項1に記載の半導体記憶装置は、複数のワード線と複数のビット線との交差部の各々に対応して配置された複数の第1記憶素子を備えた主記憶領域と、前記ワード線に隣接して前記主記憶領域外に配置された特定ワード線、及び前記ビット線に隣接して前記主記憶領域外に配置された特定ビット線の少なくとも一方に設けられた少なくとも1つの第2記憶素子を備えたステータスレジスタと、前記特定ワード線に前記ステータスレジスタが設けられている場合は、前記特定ワード線の前記ステータスレジスタが設けられていない領域に設けられ、前記特定ビット線に前記ステータスレジスタが設けられている場合は、前記特定ビット線の前記ステータスレジスタが設けられていない領域に設けられ、かつ、自半導体記憶装置に関する装置情報を記憶する少なくとも1つの第3記憶素子を備えた装置情報記憶領域と、を備える。本発明によれば、半導体記憶装置自身に、適切に自半導体記憶装置に関する装置情報を記憶することができる、という効果を奏する。[第1の実施の形態]以下、図面を参照して本発明の実施の形態の半導体記憶装置について詳細に説明する。なお、本実施の形態では、シリアル通信SPI方式に対応した半導体記憶装置について詳細に説明する。本実施の形態の半導体記憶装置の概略構成の一例の概略構成図を図1に示す。本実施の形態の半導体記憶装置10は、半導体チップダイ20上に、記憶部22と、SPIインターフェイス24と、外部端子26と、を備えて構成されている。記憶部22は、信号処理回路30及びメモリセルアレイ32を備えており、例えばROMReadOnlyMemory等である。信号処理回路30は、入力されたコマンド及びアドレスに応じて、メモリセルアレイ32に情報を書込み記憶させたり、記憶されている情報を読み出参照したりするための電気信号をメモリセルアレイ32のワード線及びビット線に出力する機能を有している。本実施の形態のメモリセルアレイ32は、主記憶容量40、ステータスレジスタ42、及び生産履歴記憶容量44を含んで構成されており、それぞれワード線及びビット線の交差部に対応して設けられた強誘電体メモリである記憶素子を複数備えて構成されている詳細後述。なお、図1では、ワード線及びビット線の各々を駆動するための駆動回路等の記載は省略している。SPIインターフェイス24は、SPISirialPeripheralInterface:シリアルペリフェラルインターフェイス方式であり、シリアル1ビットずつでデータ転送を実行する、4線式のシリアル通信インターフェイスである。SPI方式では、データを交換するのに必要なクロックパルスであるSCKSerialClock信号、希望した従装置スレーブを選択するSSSlaveSelect信号、データを出力するMOSIMasterOutSlaveIn信号、及びデータが入力されるMISOMasterInSlaveOut信号を用いて、従装置スレーブと交信を行う。外部端子26は、SPIインターフェイス24を用いて外部装置従装置とデータの送受信を行うための端子である。本実施の形態のメモリセルアレイ32の具体的一例の概略構成図を図2に示す。本実施の形態のメモリセルアレイ32は、上述のように、主記憶容量40、ステータスレジスタ42、及び生産履歴記憶容量44を備えて構成されている。本実施の形態のメモリセルアレイ32では、具体的一例として、1025本1024本1本、詳細後述のワード線及び256本のビット線によりマトリクス構造を構成しており、ワード線及びビット線の交差部に対応して設けられた強誘電体メモリ記憶素子を複数個256×1025=262400個有している。本実施の形態の半導体記憶装置10は、記憶容量が256kビットのメモリであり、そのため、主記憶容量40は、256kビットの記憶容量を形成するために、1024本のワード線及び256本のビット線によるマトリクス構造を有している。本実施の形態では、図2に示すように具体的一例として0番目~1023番目までのワード線、及び0番目~255番目までのビット線により構成されるマトリクス構造の交差部に対応して強誘電体メモリが設けられている。本実施の形態では、SPI方式に対応したメモリであるため、主記憶容量40の他に、記憶部22主記憶容量40の動作状態を設定するためのステータスレジスタ42を備えている。一般的に、SPI方式に対応したメモリでは仕様上、記憶装置の動作状態を設定するためのステータスレジスタと呼ばれる不揮発性レジスタが設けられている。また、一般的に、ステータスレジスタは8ビットの記憶容量が必要とされている。例えば、ステータスレジスタステータスレジスタ42には、メモリセルアレイ主記憶容量40の全ての強誘電体メモリ記憶素子をライトプロテクトするためのWELWriteEnableLatchビットや、特定の強誘電体メモリ記憶素子エリアをライトプロテクトするためのBPMemoryBlockWriteProtectionBit0、BP1ビット等を有している。ステータスレジスタステータスレジスタ42には、メモリセルアレイ32主記憶容量40に対してデータを記憶または参照するための通常のコマンドとは異なる、WRDIWriteDisableコマンドやWRENSetWriteEnableLatchコマンド等の特定のコマンドにより、0または1の記憶または参照が行われる。本実施の形態では、主記憶容量40を構成するワード線に隣接して、1025番目のワード線を特定ワード線として設け、特定ワード線と256本のビット線との交差部に対応して設けられた強誘電体メモリをステータスレジスタ42として使用している。ここで、特定ワード線上には、256個256ビットの強誘電体メモリが存在するが、上述のように、ステータスレジスタ42とし使用されるのは、最大8ビットであるため、特定ワード線上の256ビットの強誘電体メモリのうち、8ビット分図2では、0番目~7番目のビット線との交差部に対応する8個の強誘電体メモリによりステータスレジスタ42を構成している。また、本実施の形態では、ステータスレジスタ42として使用されない、特定ワード線上の残りの強誘電体メモリにより生産履歴に関する情報の記憶用の生産履歴記憶容量44を構成している。具体的には、本実施の形態では、図2に示すように、8番目~255番目のビット線との交差部に対応する248個248ビットの強誘電体メモリにより生産履歴記憶容量44を構成している。なお、本実施の形態で生産履歴に関する情報とは、半導体記憶装置10半導体チップ20自身の生産に関する情報であり、例えば、ウエハの履歴、ウエハ番号、ロットナンバー、前工程に関する情報、動作の測定を行った工場やテスタのデータ、及び生産経過等が含まれる。生産履歴記憶容量44の生産履歴に関する情報の記憶及び参照は、主記憶容量40の情報の記憶及び参照のための通常のコマンドや、ステータスレジスタ42に対する0または1の記憶及び参照のための特定のコマンド上述参照と異なる特殊なコマンドが用いられる。信号処理回路30に入力された当該特殊なコマンドにより、生産履歴記憶容量44の生産履歴に関する情報の記憶または参照を行う特殊な状態に設定され、特定ワード線及び、該当するビット線を有効にするための電気信号が出力されることにより、生産履歴に関する情報の記憶または参照が実行される。このように特殊なコマンドを用いて生産履歴記憶容量44への記録参照を実行することにより、半導体記憶装置10半導体チップ20を使用するユーザが誤って、生産履歴記憶容量44に記憶されている生産履歴に関する情報を書き換えてしまうのを抑制することができる。以上説明したように本実施の形態の半導体記憶装置10では、特定ワード線1024番目のワード線上のステータスレジスタ42が設けられていない領域である、8番目~255番目のビット線と交差する領域に設けられている強誘電体メモリにより生産履歴記憶容量44を構成し、生産履歴記憶容量44に、半導体記憶装置10半導体チップ20の生産履歴に関する情報を記憶させている。また、生産履歴記憶容量44への記憶参照は、主記憶容量40への記憶参照に使用される通常のコマンドと異なる特殊なコマンドが用いられる。このように、特定ワード線上の強誘電体メモリにより生産履歴記憶容量44を構成することにより、従来の半導体記憶装置図7、半導体記憶装置100参照のように電気ヒューズ電気ヒューズ158を設けなくても生産履歴に関する情報を記憶させることができるため、半導体チップダイ20の面積の増加を抑制することができる。また、特殊なコマンドを用いることにより、生産履歴記憶容量44から生産履歴に関する情報を参照することができるため、半導体チップダイ20を封止する樹脂を除去する等、半導体記憶装置10を破壊することなく、生産履歴に関する情報を参照することができる。また、特殊なコマンドを用いることにより、生産履歴記憶容量44に生産履歴に関する情報を記憶させることができるため、ウエハ試験工程等の所定の工程以外の工程や、所望の際に、生産履歴に関する情報を記憶させることができる。従って、半導体記憶装置10自身に、適切に自半導体記憶装置10に関する生産履歴情報を装置情報として記憶することができる。[第2の実施の形態]以下、図面を参照して本発明の第2の実施の形態の半導体記憶装置について詳細に説明する。図3に、本実施の形態の半導体記憶装置の概略構成の一例の概略構成図を示す。なお、本実施の形態において、第1の実施の形態と略同様の構成、及び動作については、その旨を記載し、詳細な説明を省略する。本実施の形態の半導体記憶装置50は、半導体チップダイ60上に、さらに電気ヒューズ58が構成されている点が、第1の実施の形態の半導体記憶装置10と異なっている。第1の実施の形態の半導体記憶装置10では、生産履歴記憶容量44のみに生産履歴に関する情報を記憶させるようにしていたが、生産履歴記憶容量44に含まれる強誘電体メモリの物理的な破壊等により、正確な生産履歴に関する情報を参照することができなくなる場合がある。そのため、本実施の形態の半導体記憶装置50は、生産履歴に関する情報を記録させるための電気ヒューズ58を備えて構成されている。なお、図3に示した電気ヒューズ58は、複数の電気ヒューズを有する一群の電気ヒューズ及び電気ヒューズに記録されている情報を参照するための回路等を含んで構成されている。電気ヒューズ58に生産履歴に関する情報を記録させる場合、予め、電気ヒューズ切断装置により、電気ヒューズを切断する。例えば、0を記録させる場合は、電気ヒューズを切断し、電気信号が導通しないようにし、1を記録させる場合は、電気ヒューズを切断せずに、電気信号が導通するようにすればよい。また、生産履歴に関する情報に応じて予め定められた個々の電気ヒューズを切断するか否かにより記録させるようにしてもよい。なお、記録させる生産履歴に関する情報は、生産履歴記憶容量44に記憶されている全ての情報であってもよいが、生産履歴記憶容量44が破壊等され、生産履歴記憶容量44から生産履歴に関する情報を参照できなくなった場合に備えて記録させるものであるため、全ての情報ではなく、重要度等により予め定められた一部例えば、故障解析に必要な最低限の情報とすることが好ましい。このように、一部の情報のみを記録させることにより、半導体チップダイ60の面積の増加を抑制することができる。このように、本実施の形態の半導体記憶装置50では、生産履歴に関する情報を記録する電気ヒューズ58を備えるため、生産履歴記憶容量44から情報を参照できない場合であっても、生産履歴に関する情報を参照することができる。[第3の実施の形態]以下、図面を参照して本発明の第3の実施の形態の半導体記憶装置について詳細に説明する。図4に、本実施の形態のメモリセルアレイの概略構成の一例の概略構成図を示す。なお、本実施の形態において、第1の実施の形態及び第2の実施の形態と略同様の構成、及び動作については、その旨を記載し、詳細な説明を省略する。本実施の形態の半導体記憶装置は、さらに、チェックサムを記憶するチェックサム記憶容量46を備える点が、第1の実施の形態及び第2の実施の形態と異なっている。第1の実施の形態及び第2の実施の形態の半導体記憶装置10、50では、例えば、半導体記憶装置10、50を使用するユーザ等の誤使用により、生産履歴記憶容量44に記憶されている生産履歴に関する情報が書き換えられてしまい、正確な生産履歴に関する情報を参照することができなくなる場合がある。そのため、本実施の形態の半導体記憶装置では、生産履歴記憶容量44に記憶されている生産履歴に関する情報のチェックサムを記憶させるためのチェックサム記憶容量46を備えて構成されている。本実施の形態では、具体的一例として、図4に示すように、特定ワード線上の、ステータスレジスタ42及び生産履歴記憶容量44に用いられない強誘電体メモリにより、チェックサム記憶容量46を構成している。具体的には、図4に示すように、8番目~n1番目のビット線と特定ワード線との交差部に対応する強誘電体メモリにより生産履歴記憶容量44を構成し、n2番目~255番目のビット線と特定ワード線との交差部に対応する強誘電体メモリによりチェックサム記憶容量46を構成している。このように本実施の形態の半導体記憶装置では、生産履歴記憶容量44に記憶されている生産履歴に関する情報のチェックサムを記憶するチェックサム記憶容量46を備えるため、生産履歴記憶容量44に記憶されている生産履歴に関する情報の正誤の判別を行うことができる。なお、本実施の形態では、生産履歴記憶容量44に記憶されている生産履歴に関する情報のチェックサムを特定ワード線上に生産履歴記憶容量44に併設されたチェックサム記憶容量46に記憶させるようにしているがこれに限らない。例えば、第2の実施の形態の半導体記憶装置50の電気ヒューズ58にチェックサムを記録させるようにしてもよいし、別途、チェックサムを記憶させる記憶部を半導体チップダイ上に設けるようにしてもよい。なお、情報生産履歴記憶容量44と、チェックサム記憶容量46とを、特定ワード線上の、ステータスレジスタ42を除いた領域に併設して構成することにより、半導体チップダイの面積の増加を防止することができるため、好ましい。また、本実施の形態では、具体的一例としてチェックサムを記憶させているが、生産履歴記憶容量44に記憶されている生産履歴に関する情報が正確であるか書き換えられていないかを検出することができるための情報であればチェックサムに限らず、他のエラー検出用符号等であってもよい。[第4の実施の形態]以下、図面を参照して本発明の第4の実施の形態の半導体記憶装置について詳細に説明する。図5に、本実施の形態の半導体記憶装置の概略構成の一例の概略構成図を示す。なお、本実施の形態において、第1の実施の形態~第3の実施の形態と略同様の構成、及び動作については、その旨を記載し、詳細な説明を省略する。第1の実施の形態~第3の実施の形態では、SPI方式に対応した強誘電体メモリにより構成される記憶部22メモリセル32に適用した場合について詳細に説明したが、その他のインターフェイス方式SPI以外のシリアル通信方式やパラレル通信方式等に対応した強誘電体メモリにより構成される記憶部22メモリセル32に適用するようにしてもよい。本実施の形態の半導体記憶装置70は、半導体チップダイ80上に、通信インターフェイス84及び複数の外部端子86を備えて構成されており、パラレルで通信が行えるように構成されている。その他のインターフェイス方式に対応した強誘電体メモリにより構成される記憶部22メモリセル32においても、同一の半導体チップダイ80で複数のインターフェイス方式に対応するように構成されている場合や、同一の半導体チップダイ80ではない場合であっても設計資産を流用した設計手法により構成されている場合は、ステータスレジスタ42の強誘電体メモリ記憶素子及び制御回路図示省略は、機能を停止させた状態で半導体チップダイ80上に形成されている。従って、本実施の形態の半導体記憶装置70のメモリセルアレイ32においても、特定ワード線上のステータスレジスタ42が設けられていない領域の強誘電体メモリ記憶素子により生産履歴記憶容量44を構成することができる。また、本実施の形態の半導体記憶装置70においても、第1の実施の形態で説明したのと同様に、生産履歴記憶容量44の生産履歴に関する情報の記憶及び参照は、主記憶容量40の情報の記憶及び参照のための通常のコマンドや、ステータスレジスタ42に対する0または1の記憶及び参照のための特定のコマンドと異なる特殊なコマンドを用いることにより実行できる。信号処理回路30に入力された当該特殊なコマンドにより、生産履歴記憶容量44の生産履歴に関する情報の記憶または参照を行う特殊な状態に設定され、特定ワード線及び、該当するビット線を有効にするための電気信号が出力されることにより、生産履歴に関する情報の記憶または参照が実行される。このように本実施の形態の半導体記憶装置70では、SPI方式以外のインターフェイス方式に対応した強誘電体メモリにより構成される記憶部22メモリセル32においても、特定ワード線上のステータスレジスタ42を除いた領域に生産履歴記憶容量44を構成することができる。なお、第1の実施の形態~第4の実施の形態では、自半導体記憶装置10、50、70に関する装置情報として、生産履歴記憶容量44に生産履歴に関する情報を記憶させる場合について説明したがこれに限らず、その他、半導体記憶装置10半導体チップ20自身の設計情報等を記憶させるようにしてもよい。少なくとも、半導体記憶装置10半導体チップ20自身の故障や動作不良等の不具合を解析するために必要とされる予め定められた情報であれば特に限定されない。また、これらの情報の他に、半導体記憶装置10半導体チップ20を使用するユーザが所望の半導体記憶装置10半導体チップ20に関する情報例えば、半導体記憶装置10半導体チップ20の設置場所等等を記憶させるようにしてもよい。また、第1の実施の形態~第4の実施の形態では、特定ワード線上のステテータスレジスタ42以外の強誘電体メモリ記憶容量を、生産履歴に関する情報を記憶する生産履歴記憶容量44として構成する場合について説明したこれに限らず、特定ワード線のかわりに特定ビット線例えば、256番目のビット線を設けて当該ビット線上にステータスレジスタ42及び生産履歴記憶容量44を構成するようにしてもよい。特定ワード線及び特定ビット線のいずれを設けるようにするかは、半導体チップダイ20の面積の増加を抑制する観点からは、面積が小さくなる方例えば、信号線長が短い方を設けるようにすればよく、記憶させたい生産履歴に関する情報が多い場合等は、より多くの強誘電体メモリを含む方を設けるようにすればよい。また、第1の実施の形態~第4の実施の形態で説明した、半導体記憶装置10やメモリセル32の構成等は一例であり、本発明の主旨を逸脱しない範囲内において状況に応じて変更されることは言うまでもない。