"基板上に、表示素子と、前記表示素子の駆動素子としてのトランジスタと、映像信号に対応する電荷を保持する保持容量素子とを備え、前記保持容量素子は、酸化物半導体よりなる第1半導体層上に第1絶縁膜を介して第1導電膜を有し、かつ前記第1半導体層上の選択的な領域に、前記第1導電膜および前記第1絶縁膜のうちの少なくとも一部が除去されてなる凹部を有する表示装置。前記トランジスタは、前記基板側から順に、酸化物半導体よりなる第2半導体層と、前記第2半導体層上の選択的な領域に設けられたゲート絶縁膜としての第2絶縁膜と、前記第2絶縁膜に対応する領域に配設されたゲート電極としての第2導電膜と、前記第1半導体層に電気的に接続されて設けられたソースドレイン電極層とを有する請求項1に記載の表示装置。前記第1半導体層と前記第2半導体層とが同一材料により構成され、前記第1導電膜と前記第2導電膜とが同一材料により構成され、かつ前記第1絶縁膜と第2絶縁膜とが同一材料により構成されている請求項2に記載の表示装置。前記第1半導体層は、前記第2半導体層と一体的に設けられている請求項3に記載の表示装置。前記第1半導体層および前記第2半導体層は、前記第1導電膜および前記保持容量素子のそれぞれに非対向な領域に、他の領域よりも電気抵抗が低い低抵抗領域を有する請求項4に記載の表示装置。前記ソースドレイン電極層は、前記第2半導体層の低抵抗領域に電気的に接続されている請求項5に記載の表示装置。前記保持容量素子は、高抵抗膜により覆われている請求項1に記載の表示装置。前記表示素子として有機電界発光素子を有する請求項1に記載の表示装置。前記表示素子として液晶表示素子を有する請求項1に記載の表示装置。基板上に、表示素子と、前記表示素子の駆動素子としてのトランジスタと、映像信号に対応する電荷を保持する保持容量素子とを備え、前記保持容量素子は、酸化物半導体よりなる第1半導体層上に第1絶縁膜を介して第1導電膜を有し、かつ前記第1半導体層上の選択的な領域に、前記第1導電膜および前記第1絶縁膜のうちの少なくとも一部が除去されてなる凹部を有する表示装置を有する電子機器。上記のような酸化物半導体を利用したトランジスタと共に基板上に設けられる保持容量素子において、所望の容量を保持して画質劣化を抑制することが望まれている。本開示はかかる問題点に鑑みてなされたもので、その目的は、画質劣化を抑制することが可能な表示装置および電子機器を提供することにある。本開示の表示装置は、基板上に、表示素子と、表示素子の駆動素子としてのトランジスタと、映像信号に対応する電荷を保持する保持容量素子とを備えたものである。保持容量素子は、酸化物半導体よりなる第1半導体層上に第1絶縁膜を介して第1導電膜を有し、かつ第1半導体層上の選択的な領域に、第1導電膜および第1絶縁膜のうちの少なくとも一部が除去されてなる凹部を有している。本開示の電子機器は、上記本開示の表示装置を備えたものである。本開示の表示装置および電子機器では、基板上に表示素子、トランジスタと共に設けられた保持容量素子が、酸化物半導体よりなる第1半導体層上に第1絶縁膜を介して第1導電膜を有し、その第1半導体層上の選択的な領域に、第1導電膜および第1絶縁膜のうちの少なくとも一部が除去されてなる凹部を有している。この凹部を通じて、第1半導体層における酸化物半導体から酸素が離脱し易くなり、これにより、保持容量素子では、印加電圧に依存する容量変動が抑制される。本開示の表示装置および電子機器によれば、基板上に表示素子、トランジスタと共に設けられた保持容量素子において、酸化物半導体よりなる第1半導体層上に第1絶縁膜を介して第1導電膜を設け、その第1半導体層上の選択的な領域に、第1導電膜および第1絶縁膜のうちの少なくとも一部が除去されてなる凹部が設けられている。これにより、保持容量素子において、印加電圧に依存する容量変動を抑制し、所望の容量を保持することができるようになる。よって、画質劣化を抑制することが可能となる。以下、本開示の実施の形態について図面を参照して詳細に説明する。尚、説明は以下の順序で行う。1.実施の形態酸化物半導体を利用した保持容量素子を有する有機EL表示装置の例2.変形例酸化物半導体を利用した保持容量素子を有する液晶表示装置の例3.適用例モジュール,電子機器の例<実施の形態>[構成]図1は、本開示の一実施の形態に係る表示装置有機EL表示装置1の断面構造を表すものである。有機EL表示装置1は、例えばアクティブマトリクス駆動方式によって駆動される複数の画素有機EL素子10Aを有している。但し、図1には、1画素サブピクセルに対応する領域のみを示している。この有機EL表示装置1では、駆動側基板10上に、例えばトランジスタ10Bおよび保持容量素子10Bが配設されており、これらの上層に有機EL素子10Aが形成されている。有機EL素子10Aは、例えば保護層22によって封止されており、この保護層22上に図示しない接着層を介して封止用基板23が貼り合わせられている。この有機EL表示装置1の発光方式は、いわゆるトップエミッション方式上面発光方式であってもよいし、ボトムエミッション方式下面発光方式であってもよい。以下、有機EL素子10A,トランジスタ10Bおよび保持容量素子10Cの具体的な構成について説明する。有機EL素子10A有機EL素子10Aでは、第1電極18上に、画素毎に開口を有する画素分離膜19が設けられており、この画素分離膜19の開口部分に、有機層20が形成されている。この有機層20上には、第2電極21が設けられている。第1電極18は、例えばアノードとして機能するものであり、画素毎に設けられている。第1電極18は、ボトムエミッション方式の場合には、透明導電膜、例えば酸化インジウム錫ITO,酸化インジウム亜鉛IZO,インジウ亜鉛オキシドInZnO等のうちのいずれかよりなる単層膜またはそれらのうちの2種以上からなる積層膜により構成されている。この第1電極18は、トップエミッション方式の場合には、例えば、アルミニウムAl,マグネシウムMg,カルシウムCaおよびナトリウムNaのうちの少なくとも1種からなる単体金属、またはこれらのうちの少なくとも1種を含む合金よりなる単層膜、あるいはそれらのうちの2種以上を積層した多層膜からなる。画素分離膜19は、各画素の発光領域を区画分離するためのものであり、例えばポリイミド,アクリル樹脂またはノボラック系樹脂などの感光性樹脂により構成されている。有機層20は、有機電界発光層有機EL層を含むものであり、駆動電流の印加によって発光を生じるものである。有機層20は、駆動側基板10の側から順に、例えば正孔注入層,正孔輸送層,有機EL層および電子輸送層いずれも図示せず等を積層したものである。有機EL層は、電界をかけることにより電子と正孔との再結合が起こり、光を発生するものである。この有機EL層の構成材料は、一般的な低分子または高分子有機材料であればよく、特に限定されない。また、例えば赤、緑、青の各色の発光層が画素毎に塗り分けられていてもよいし、白色発光層例えば赤、緑、青の各色発光層を積層したものが基板全面にわたって設けられていてもよい。正孔注入層は、正孔注入効率を高めると共に、リークを防止するために設けられる。正孔輸送層は、有機EL層への正孔輸送効率を高めるためのものである。これらの有機EL層以外の層は必要に応じて設けられていればよい。第2電極21は、例えばカソードとして機能するものであり、金属導電膜により構成されている。この第2電極21は、ボトムエミッション方式の場合には、反射性を有する金属膜、例えば、アルミニウム,マグネシウム,カルシウムおよびナトリウムのうちの少なくとも1種からなる単体金属、またはこれらのうちの少なくとも1種を含む合金よりなる単層膜、あるいはそれらのうちの2種以上を積層した多層膜からなる。あるいは、トップエミッション方式の場合には、ITOやIZOなどの透明導電膜が用いられる。この第2電極21は、第1電極18と絶縁された状態で有機層20上に形成され、各画素に共通して設けられている。保護層22は、絶縁性材料または導電性材料のいずれにより構成されていてもよい。絶縁性材料としては、例えばアモルファスシリコンa-Si,アモルファス炭化シリコンa-SiC,アモルファス窒化シリコンa-Si1xNx、アモルファスカーボンa-C等が挙げられる。駆動側基板10および封止用基板23は、例えば、石英、ガラス、シリコンまたはプラスチックなどの板材である。後述のスパッタ法において、駆動側基板10を加熱することなく半導体層11を成膜するため、安価なプラスチックフィルムを用いることができる。プラスチック材料としては、例えばPETポリエチレンテレフタレート、PENポリエチレンナフタレートなどが挙げられる。この他にも、目的に応じて、ステンレス鋼SUSなどの金属基板が用いられてもよい。但し、トップエミッション方式の場合、封止用基板23は、ガラスやプラスチックなどの透明基板により構成され、また図示しないカラーフィルタや遮光膜などを有していてもよい。ボトムエミッション方式の場合には、駆動側基板10が透明基板により構成される。トランジスタ10Bトランジスタ10Bは、例えば後述の画素駆動回路50aにおけるサンプリング用トランジスタTr1または駆動トランジスタ5Bに相当するものであり、スタガ構造を有するいわゆるトップゲート型の薄膜トランジスタである。このトランジスタ10Bでは、駆動側基板10上に、半導体層11が設けられ、この半導体層11上の選択的な領域にゲート絶縁膜12Aを介してゲート電極13Aが配設されている。これらの半導体層11、ゲート絶縁膜12Aおよびゲート電極13Aを覆って層間絶縁膜15が設けられている。層間絶縁膜15には、半導体層11に対向してコンタクトホールH2が設けられており、この層間絶縁膜15上に、ソースドレイン電極層16がそのコンタクトホールH2を埋め込むように配設されている。これにより、ソースドレイン電極層16が、半導体層11の所定の領域後述のソースドレイン領域11SDに、電気的に接続されて設けられている。尚、このトランジスタ10Bにおけるゲート電極13Aが、本開示における第2導電膜、ゲート絶縁膜12Aが第2絶縁膜の一具体例である。また、本実施の形態では、半導体層11が、トランジスタ10Bから保持容量素子10Cに渡って形成されている。即ち、半導体層11のうち、トランジスタ10Bに対応する部分が第2半導体層、後述の保持容量素子10Cに対応する部分が第1半導体層に相当し、半導体層11は、これらの第1半導体層および第2半導体層が一体的に設けられた構成の一具体例に相当する。半導体層11は、ゲート電圧の印加によりチャネルを形成するものであり、例えばインジウムIn,ガリウムGa,亜鉛Zn,シリコンSiおよびスズSnのうちの少なくとも1種を含む酸化物半導体よりなる。このような酸化物半導体としては、例えば、非晶質のものには、酸化インジウムガリウム亜鉛IGZO,InGaZnOが挙げられる。結晶質の酸化物半導体としては、酸化亜鉛ZnO,酸化インジウム亜鉛IZO,酸化インジウムガリウムIGO,ITO,酸化インジウムInO等が挙げられる。この半導体層11では、ゲート電極13Aに対向する領域チャネル領域11Aに隣接して、ソースドレイン電極層16との接続領域となるソースドレイン領域11SDが形成されている。この半導体層11の厚みは、例えば50nm程度である。ソースドレイン領域11SDは、上面から深さ方向における一部に設けられ、チャネル領域11Aに比べ、電気抵抗の低い低抵抗領域となっている。このソースドレイン領域11SDは、例えば、後述の製造工程において、アルミニウム等の金属を反応させることにより、酸化物半導体中に拡散させて低抵抗化されている。これにより、トランジスタ10Bは、いわゆるセルフアライン自己整合構造を有すると共に特性を安定させることが可能となっている。ゲート絶縁膜12Aは、例えばシリコン酸化膜SiOx、シリコン窒化膜SiNx、シリコン窒化酸化膜SiONおよび酸化アルミニウム膜AlOxのうちの1種よりなる単層膜、またはそれらのうちの2種以上よりなる積層膜である。これらのうり、シリコン酸化膜または酸化アルミニウム膜は、酸化物半導体を還元させにくいので好ましい。このゲート絶縁膜12Aの厚みは、例えば300nm程度である。尚、本実施の形態では、後述するように、このゲート絶縁膜12Aと、保持容量素子10Cにおける絶縁膜12Bとが、同一工程において同一材料を用いて形成されるため、ゲート絶縁膜12Aの厚みと絶縁膜12Bとの厚みは略等しくなっている。保持容量素子10Cにおける容量静電容量,キャパシタンスは、絶縁膜12Bの厚みに依存するため、これを考慮してゲート絶縁膜12Aの厚みが設定される。ゲート電極13Aは、トランジスタ10Bに印加されるゲート電圧Vgによって半導体層14中のキャリア密度を制御すると共に、電位を供給する配線としての機能を有するものである。このゲート電極13Aは、例えばモリブデンMo,チタンTi,アルミニウム,銀,ネオジウムNdおよび銅Cuのうちの1種からなる単体もしくは合金、もしくはこれらのうちの2種以上からなる積層膜である。具体的には、アルミニウムや銀などの低抵抗金属をモリブデンまたはチタンにより挟み込んだ積層構造や、アルミニウムとネオジウムとの合金AlNd合金が挙げられる。このゲート電極13Aは、あるいはITO等の透明導電膜から構成されていてもよい。このゲート電極13Aの厚みは、例えば10nm~500nmである。層間絶縁膜15は、例えば、厚みが2μm程度であり、例えばシリコン酸化膜、シリコン窒化膜、シリコン窒化酸化膜および酸化アルミニウム膜のうちの1種よりなる単層膜、またはそれらのうちの2種以上よりなる積層膜である。この層間絶縁膜15としては、また、アクリル樹脂やポリイミド等の有機絶縁膜が用いられてもよい。特に、シリコン酸化膜および酸化アルミニウム膜の積層膜を用いることにより、半導体層11への水分の介入や拡散を抑え、トランジスタ10Bの電気的特性や信頼性を高めることが可能となる。ソースドレイン電極層16は、トランジスタ10Bのソース電極またはドレイン電極として機能するものである。このソースドレイン電極層16は、例えば、厚みが200nm程度であり、上記ゲート電極13Aにおいて列挙したものと同様の金属または透明導電膜により構成されている。このソースドレイン電極層16は、例えば、アルミニウムまたは銅などの低抵抗金属により構成されていることが好ましく、このような低抵抗金属を、チタンまたはモリブデンよりなるバリア層により挟み込んでなる積層膜であることがより好ましい。このような積層膜を用いることにより、配線遅延の少ない駆動が可能となる。また、ソースドレイン電極層16は、ゲート電極12Aの直上の領域を回避して設けられていることが望ましい。ゲート電極12Aとソースドレイン電極層16との交差領域に寄生容量が形成されることを防ぐためである。これらの層間絶縁膜15およびソースドレイン電極層16を覆って、平坦化膜17が設けられている。平坦化膜17は、例えばポリイミドまたはアクリル系樹脂よりなり、表示領域の全面に渡って形成されている。但し、この平坦化膜17には、トランジスタ10Bのソースドレイン電極層16と、有機EL素子10Aの第1電極18との電気的接続を確保するためのコンタクトホールH3が設けられている。第1電極18は、このコンタクトホールH3を埋め込むように、平坦化膜17上に配設されている。保持容量素子10C保持容量素子10Cは、例えば後述の画素駆動回路50aにおいて、映像信号に対応する電荷を保持する容量素子である。本実施の形態では、この保持容量素子10Cが、駆動側基板10側から順に、半導体層11、絶縁膜12Bおよび導電膜13Bを積層した構造を有している。保持容量素子10Cにおいて、半導体層11は、トランジスタ10Bから延在して一体的に設けられており、絶縁膜12Bおよび導電膜13Bは、トランジスタ10Bから分離された選択的な領域に設けられている。このような半導体層11、絶縁膜12Bおよび導電膜13Bからなる積層構造により、容量が形成されるようになっている。即ち、保持容量素子10Cは、トランジスタ10Bにおいてチャネルを形成する半導体層11の一部を利用して容量を形成するものである。尚、この保持容量素子10Cにおける導電膜13Bが、本開示における第1導電膜、絶縁膜12Bが第1絶縁膜の一具体例である。絶縁膜12Bは、例えばトランジスタ10Bのゲート絶縁膜12Aと同一材料からなり、互いに同一の工程においてそれぞれ形成することができる。導電膜13Bについても同様で、例えばゲート電極12Aと同一材料からなり、互いに同一の工程においてそれぞれ形成可能である。本実施の形態では、これらの絶縁膜12Bおよび導電膜13Bに、所定の凹部が設けられている。図2は、保持容量素子10Cの断面構造を拡大したものである。このように、保持容量素子10Cでは、半導体層11上の選択的な領域に、導電膜13Bおよび絶縁膜12Bを厚み方向に除去してなる凹部開口H1が設けられており、この凹部H1に対応する領域では、半導体層11の表面が導電膜13および絶縁膜12Bから露出している。凹部H1は、1つだけ設けられていてもよいし、複数個設けられていてもよい。また、凹部H1の開口形状も特に限定されるものではない。その一例を図3A,Bに示す。図3A,Bは、保持容量素子10Cを導電膜13Bの側からみた平面図である。図3Aに示したように、複数ここでは4つの凹部H1が、所定のピッチd凹部間距離となるように、全体として格子状に配置された構成としてもよい。あるいは、図3Bに示したように、複数ここでは2つの凹部H1が、所定のピッチdで並列し、全体としてストライプ状に配置された構成であってもよい。尚、図2は、図3A,BのIA-IA線およびIB-IB線における矢視断面図に相当する。高抵抗膜14上記のような保持容量素子10Cと、トランジスタ10Bのゲート絶縁膜12Aおよびゲート電極13Aと、半導体層11上のゲート電極13Aおよび保持容量素子10Cにそれぞれ非対向な領域を覆って、高抵抗膜14が形成されている。詳細には、保持容量素子10Cでは、上述した凹部H1の内側を覆うように形成されている。また、この高抵抗膜14のうち、ソースドレイン電極層16に対向する部分は選択的に除去されている。高抵抗膜14は、後述する製造工程において半導体層11の低抵抗領域例えばソースドレイン領域11SDに拡散される金属の供給源となる金属膜が、酸化膜となって残存したものである。このような高抵抗膜14は、例えば、酸化チタン,酸化アルミニウム,酸化インジウムまたは酸化スズ等により構成されている。この高抵抗膜14は、外気に対して良好なバリア性を有しているため、上記のようなプロセス上の役割の他、トランジスタ10Bにおける半導体層11の電気的特性を変化させる酸素や水分の影響を低減する機能をも有している。高抵抗膜14を設けることにより、トランジスタ10Bおよび保持容量素子10Cの電気特性を安定化させることが可能となり、層間絶縁膜15の効果をより高めることが可能となる。この高抵抗膜14の厚みは、例えば20nm以下である。周辺回路および画素回路の構成次に、上記のような有機EL表示装置1の周辺回路および画素回路の構成について説明する。図4は、有機EL表示装置1の周辺回路を含む全体構成を表すものである。このように、例えば駆動側基板10上には、有機EL素子10Aを含む複数の画素PXLCがマトリクス状に配置されてなる表示領域50が形成され、この表示領域50の周辺に、信号線駆動回路としての水平セレクタHSEL51と、走査線駆動回路としてのライトスキャナWSCN52と、電源線駆動回路としての電源スキャナDSCN53とが設けられている。表示領域50において、列方向には複数整数n個の信号線DTL1~DTLnが配置され、行方向には、複数整数m個の走査線WSL1~WSLmおよび電源線DSL1~DSLmがそれぞれ配置されている。また、各信号線DTLと各走査線WSLとの交差点に、各画素PXLCR、G、Bに対応する画素のいずれか1つが設けられている。各信号線DTLは水平セレクタ51に接続され、この水平セレクタ51から各信号線DTLへ映像信号が供給されるようになっている。各走査線WSLはライトスキャナ52に接続され、このライトスキャナ52から各走査線WSLへ走査信号選択パルスが供給されるようになっている。各電源線DSLは電源スキャナ53に接続され、この電源スキャナ53から各電源線DSLへ電源信号制御パルスが供給されるようになっている。図5は、画素PXLCにおける具体的な回路構成例を表したものである。各画素PXLCは、有機EL素子10Aを含む画素回路50aを有している。この画素回路50aは、サンプリング用トランジスタTr1および駆動用トランジスタTr2と、保持容量素子10Cと、有機EL素子10Aとを有するアクティブ型の駆動回路である。尚、サンプリング用トランジスタTr1または駆動用トランジスタTr2が、上記実施の形態等のトランジスタ10Bに相当する。サンプリング用トランジスタTr1は、そのゲートが対応する走査線WSLに接続され、そのソースおよびドレインのうちの一方が対応する信号線DTLに接続され、他方が駆動用トランジスタTr2のゲートに接続されている。駆動用トランジスタTr2は、そのドレインが対応する電源線DSLに接続され、ソースが有機EL素子10Aのアノードに接続されている。また、この有機EL素子10Aのカソードは、接地配線5Hに接続されている。なお、この接地配線5Hは、全ての画素PXLCに対して共通に配線されている。保持容量素子10Cは、駆動用トランジスタTr2のソースとゲートとの間に配置されている。サンプリング用トランジスタTr1は、走査線WSLから供給される走査信号選択パルスに応じて導通することにより、信号線DTLから供給される映像信号の信号電位をサンプリングし、保持容量素子10Cに保持するものである。駆動用トランジスタTr2は、所定の第1電位図示せずに設定された電源線DSLから電流の供給を受け、保持容量素子10Cに保持された信号電位に応じて、駆動電流を有機EL素子10Aへ供給するものである。有機EL素子10Aは、この駆動用トランジスタTr2から供給された駆動電流により、映像信号の信号電位に応じた輝度で発光するようになっている。このような回路構成では、走査線WSLから供給される走査信号選択パルスに応じてサンプリング用トランジスタTr1が導通することにより、信号線DTLから供給された映像信号の信号電位がサンプリングされ、保持容量素子10Cに保持される。また、上記第1電位に設定された電源線DSLから駆動用トランジスタTr2へ電流が供給され、保持容量素子10Cに保持された信号電位に応じて、駆動電流が有機EL素子10A赤色、緑色および青色の各有機EL素子へ供給される。そして、各有機EL素子10Aは、供給された駆動電流により、映像信号の信号電位に応じた輝度で発光する。これにより、表示装置において、映像信号に基づく映像表示がなされる。製造方法上記のような有機EL表示装置1は、例えば次のようにして製造することができる。まず、駆動側基板10上に、トランジスタ10Bおよび保持容量素子10Cを形成する。即ち、まず、図6Aに示したように、駆動側基板10の全面に、例えばスパッタリング法により、上述した酸化物半導体よりなる半導体層11を成膜する。この際、ターゲットとしては、成膜対象の酸化物半導体と同一組成のセラミックを用いる。また、酸化物半導体中のキャリア濃度は、スパッタリングの際の酸素分圧に大きく依存するので、所望のトランジスタ特性が得られるように酸素分圧を制御する。この後、例えばフォトリソグラフィおよびエッチングにより、成膜した半導体層11を所定の形状にパターニングする。その際、リン酸と硝酸と酢酸との混合液を用いたウェットエッチングにより加工することが好ましい。リン酸、硝酸および酢酸の混合液は、下地との選択比を十分に大きくすることが可能であり、比較的容易に加工が可能となる。続いて、図6Bに示したように、駆動側基板10上の全面にわたって、例えばシリコン酸化膜よりなる絶縁膜12ゲート絶縁膜12A,絶縁膜12Bを、例えばプラズマCVDChemicalVaporDeposition;化学気相成長法により成膜する。シリコン酸化膜はプラズマCVD法のほか、反応性スパッタリング法により形成することも可能である。また、酸化アルミニウム膜を成膜する場合には、これらの反応性スパッタリング法,CVD法に加え、原子層成膜法を用いることも可能である。そののち、同じく図6Bに示したように、絶縁膜12の全面に、例えばスパッタリング法により、例えばモリブデンまたはチタンとアルミニウムの積層膜よりなる導電膜13ゲート電極13A,導電膜13Bを成膜する。次いで、図7Aに示したように、導電膜13を、例えばフォトリソグラフィおよびエッチングによりパターニングすることにより、半導体層11上の選択的な領域に、ゲート電極13Aおよび導電膜13Bをそれぞれ形成する。この際、導電膜13Bとしては、選択的な領域に開口H1a凹部H1の一部を構成する開口を形成する。この後、図7Bに示したように、形成したゲート電極13Aおよび導電膜13Bをマスクとして絶縁膜12をエッチングする。この際、半導体層11をZnO,IZO,IGO等の結晶性材料により構成した場合には、フッ酸等を用いて非常に大きなエッチング選択比を維持するようにすると、容易に加工することが可能となる。これにより、ゲート絶縁膜12Aがゲート電極13Aと略同一形状にパターニングされると共に、導電膜13Bおよび絶縁膜12Bには、凹部H1が形成される。このようにして、半導体層11上の選択的な領域にゲート絶縁膜12Aを介してゲート電極13Aが配設された積層構造を形成すると共に、保持容量素子10Cを形成する。続いて、図8Aに示したように、駆動側基板10上の全面に渡って、例えばスパッタリング法により、例えばチタン,アルミニウムまたはインジウム等の酸素と比較的低温で反応する金属よりなる金属膜14aを、例えば5nm以上10nm以下の厚みで成膜する。この後、図8Bに示したように、例えば300°C程度の温度で熱処理を行うことにより、金属膜14aが酸化され、これによって金属酸化膜からなる高抵抗膜14が形成される。この際、ゲート電極12Aおよび保持容量素子10Cに非対向な領域には、低抵抗領域ソースドレイン領域11SDを含むが形成される。この金属膜14aの酸化反応には、酸化物半導体に含まれる酸素の一部が利用されるため、金属膜14aの酸化の進行に伴って、半導体層11では、その金属膜14aと接する面側から酸素濃度が低下していく。一方、金属膜14aから、アルミニウム等の金属が半導体層11中に拡散する。この金属元素がドーパントとして機能し、金属膜14aと接する半導体層11の上面側の領域が低抵抗化される。これにより、電気抵抗の低いソースドレイン領域11SDが形成される。尚、金属膜14aの熱処理としては、例えば300°C程度の温度でアニールすることが好ましい。その際、酸素等を含む酸化性のガス雰囲気でアニールを行うことで、低抵抗領域21の酸素濃度が低くなりすぎるのを抑え、半導体層11に十分な酸素を供給することが可能となる。よって、後工程で行うアニール工程を削減することが可能となり、工程の簡略化が可能となる。あるいは、次のようにして高抵抗膜14を形成してもよい。例えば、図8Aに示した工程において、駆動側基板10の温度を200°C程度の比較的高い温度に保持して、金属膜14aを成膜するようにしてもよい。これにより、図8Bに示した熱処理を行わずに、半導体層11の所定の領域を低抵抗化することが可能である。この場合には、半導体層11のキャリア濃度をトランジスタとして必要なレベルに低減することが可能である。また、この金属膜14aは、例えば10nm以下の厚みで成膜することが好ましい。金属膜14aの厚みを10nm以下とすれば、熱処理によって金属膜14aを完全に酸化させる高抵抗膜14を形成することができるからである。尚、金属膜14aが完全に酸化されていない場合には、この未酸化の金属膜14aをエッチングにより除去する工程が必要となる。金属膜14aは、ゲート電極13A上などにも成膜されるため、十分に酸化されていないとリーク電流を生じさせる場合があるためである。金属膜14aが完全に酸化され、高抵抗膜14が形成された場合には、そのような除去工程が不要であり、製造工程の簡略化が可能となる。つまり、エッチングによる除去工程を行わなくとも、リーク電流の発生を防止できる。尚、金属膜14aを10nm以下の厚みで成膜した場合、熱処理後の高抵抗膜14の厚みは、20nm以下程度となる。更に、金属膜14aを酸化させる方法としては、上記のような熱処理のほか、水蒸気雰囲気での酸化、またはプラズマ酸化などの方法により酸化を促進させることも可能である。特にプラズマ酸化の場合、次のような利点がある。即ち、高抵抗膜14の形成後、層間絶縁膜15をプラズマCVD法により形成するが、金属膜14aに対してプラズマ酸化処理を施した後、続けて連続的に、層間絶縁膜15を成膜可能である。このため、特に工程を増やす必要がないという利点がある。プラズマ酸化では、例えば、駆動側基板10の温度を200°C~400°C程度にして、酸素および二窒化酸素の混合ガス等の酸素を含むガス雰囲気中でプラズマを発生させて処理することが望ましい。これにより、上述したような外気に対して良好なバリア性を有する高抵抗膜14を形成することができるからである。加えて、半導体層11の所定の領域を低抵抗化させる手法としては、上記のような金属膜14aと半導体層11との反応による手法の他にも、プラズマ処理によって低抵抗化する手法、プラズマCVD法によりシリコン窒化膜を成膜し、このシリコン酸化膜からの水素拡散等により低抵抗化させる手法などを用いてもよい。次に、図9Aに示したように、層間絶縁膜15を形成する。具体的には、まず、高抵抗膜14上の全面に渡って、上述したアクリル樹脂などの有機膜あるいはシリコン酸化膜や酸化アルミニウム膜などの無機膜、もしくは、それらの有機膜と無機膜との積層膜よりなる層間絶縁膜15を上述した厚みにより成膜する。その際、シリコン酸化膜などの無機膜を成膜する場合には、例えばプラズマCVD法により形成し、酸化アルミニウム膜を成膜する場合には、アルミニウムをターゲットとしたDCまたはAC電源による反応性スパッタリング法により形成することが望ましい。高速に成膜することが可能となるからである。また、有機膜を成膜する場合には、例えばスピンコート法やスリットコート法を用いて塗布形成する。この後、例えばフォトリソグラフィおよびエッチングにより、半導体層11のソースドレイン領域11SDに対向する領域の一部において層間絶縁膜15および高抵抗膜14を貫通するコンタクトホールH2を形成する。続いて、図9Bに示したように、上述した材料等よりなるソースドレイン電極層16を、層間絶縁膜15上に、コンタクトホールH2を埋め込むように、例えばスパッタリング法により成膜した後、フォトリソグラフィおよびエッチングにより所定の形状にパターニングする。これにより、ソースドレイン電極層16が、半導体層11のソースドレイン領域11SDに電気的に接続されて形成される。上記のようにして、駆動側基板10上に、トランジスタ10Bおよび保持容量素子10Cを形成する。この後、層間絶縁膜15およびソースドレイン電極層16を覆うように、上述した材料よりなる平坦化膜17を、例えばスピンコート法やスリットコート法により成膜し、ソースドレイン電極層16に対向する領域の一部にコンタクトホールH3を形成する。続いて、この平坦化膜17上に、有機EL素子10Aを形成する。具体的には、平坦化膜17上に、そのコンタクトホールH3を埋め込むように、上述した材料よりなる第1電極18を例えばスパッタリング法により成膜した後、フォトリソグラフィおよびエッチングによりパターニングする。この後、第1電極18上に開口を有する画素分離膜19を形成した後、有機層20を例えば真空蒸着法により成膜する。続いて、有機層20上に、上述した材料よりなる第2電極21を例えばスパッタリング法により形成する。次いで、この第2電極21上に保護層22を例えばCVD法により成膜した後、この保護層22上に、封止用基板23を貼り合わせる。以上により、図1に示した有機EL表示装置1を完成する。[作用,効果]本実施の形態の有機EL表示装置1では、例えばR,G,Bのいずれかに対応する各画素に、各色の映像信号に応じた駆動電流が印加されると、第1電極18および第2電極21を通じて、有機層20に電子および正孔が注入される。これらの電子および正孔は、有機層20に含まれる有機EL層においてそれぞれ再結合され、発光を生じる。このようにして、有機EL表示装置1では、例えばR,G,Bのフルカラーの映像表示がなされる。この有機EL表示装置1では、上記のような映像表示動作の際に、保持容量素子10Cの一端に、映像信号に対応する電位が印加されることにより、保持容量素子10Cには、映像信号に対応する電荷が蓄積される。本実施の形態では、上述のように、保持容量素子10Cを酸化物半導体よりなる半導体層11と、導電膜13Bとの間に絶縁膜12Bを挟み込んだ積層構造を有する。即ち、保持容量素子10Cが半導体層11の一部を利用して形成されている。ここで、図10に、本実施の形態の比較例比較例1に係る保持容量素子100の積層構造について示す。比較例1では、例えば駆動側基板101上に、トランジスタのゲート絶縁膜の一部を利用して絶縁膜102が設けられ、この絶縁膜102上トランジスタのゲート電極と同層に、導電膜103が配設されている。導電膜103上には、厚みの大きな層間絶縁膜104が設けられ、この層間絶縁膜104上のソースドレイン電極層と同層には、導電膜105が形成されている。このように、比較例1では、トランジスタのゲート電極およびソースドレイン電極とそれぞれ、同層に設けられた導電膜103,105間に、層間絶縁膜を挟み込んだ構造となっている。このような積層構造によっても、容量形成が可能である。ところが、このような保持容量素子100では、層間絶縁膜104の厚みが比較的大きいマイクロオーダーであるため、容量が小さくなり、寄生容量の影響を受け易くなる。一方、本実施の形態のように、保持容量素子10Cが半導体層11の一部を利用して設けられていることにより、半導体層11および導電膜13B間に挟み込まれた絶縁膜12Bとしてゲート絶縁膜を利用することができ、即ち、厚みがゲート絶縁膜13Aと同等となる層間絶縁膜15よりも小さくなる。従って、本実施の形態では、上記比較例1に比べ大きな容量を確保することができる。また、ここで、図11Aに、本実施の形態の比較例比較例2に係る保持容量素子100Aの積層構造、図11Bに、導電膜103側からみた平面図について示す。保持容量素子100Aでは、半導体層101上に、ゲート絶縁膜を利用した絶縁膜102を介して導電膜103が設けられており、このような積層構造によって容量が形成されている。このような保持容量素子100Aでは、本実施の形態と同様、比較的大きな容量を確保することができるが、半導体層101および導電膜103間に印加される電圧によって、容量が変動してしまう。容量変動が生じると、画素回路の駆動条件によっては十分な容量を用いることができないことから、画質劣化を引き起こすことがある。これに対し、本実施の形態の保持容量素子10Cは、半導体層11上の選択的な領域に、導電膜13Bおよび絶縁膜12Bが除去されてなる凹部H1を有している。これにより、凹部H1においては、半導体層11上に導電膜13Bおよび絶縁膜12Bが存在しないために、この凹部H1を通じて、酸化物半導体中の酸素が脱離しやすくなる。この結果、酸化物半導体膜中のキャリア濃度を増加させることが可能となる。換言すると、TFT特性でいうところの閾値電圧が負マイナス側へシフトする。ここで、図12に、比較例2に係る保持容量素子における印加電圧および容量の関係、図13に、本実施の形態の保持容量素子10Cにおける同関係についてそれぞれ示す。このように、本実施の形態では、比較例に比べ、電圧特性が負側へシフトしており、これにより、電圧に対する容量変化のより少ない範囲例えば、0V付近を使用可能となる。従って、容量の電圧依存性が低減する。また、図14には、保持容量素子10Cにおける凹部間距離d導電膜13Bと絶縁膜12Bが存在する部分の幅と閾値電圧Vthとの関係を示す。このように、凹部間距離dが小さい程、十分な容量を確保することができるので、画素回路の動作上望ましい。特に、凹部間距離dが8μm以下となる範囲では、凹部間距離dが短くなるに従って、Vthが負側に変化していることがわかる。このことから、保持容量素子10Cにおける凹部間距離dは8μm以下であることが望ましい。以上説明したように、本実施の形態では、駆動側基板10上に有機EL素子10A、トランジスタ10Bと共に設けられた保持容量素子10Cが、酸化物半導体よりなる半導体層11上に絶縁膜12Bゲート絶縁膜12Aと同層を介して導電膜13Bゲート電極13Aと同層が設けられた積層構造を有する。半導体層11上の選択的な領域には、導電膜13Bおよび絶縁膜12Bが除去されてなる凹部H1が設けられている。これにより、保持容量素子10Cにおいて、印加電圧に依存する容量変動を抑制し、所望の容量を保持することができるようになる。よって、画質劣化を抑制することが可能となる。また、これにより、アクティブ駆動方式のディスプレイにおいて高品質な画像を表示することが可能となり、大画面化、高精細化、ハイフレームレート化に対応することが可能になる。更に、容量を比較的大きく確保可能であるため、画素レイアウトにおいても、配線の占有割合を低減でき、欠陥の少ない高歩留まりのパネルを製造することが可能となる。<変形例>次に、上記実施の形態の変形例に係る表示装置液晶表示装置2について説明する。図15は、液晶表示装置2の断面構造を表すものである。液晶表示装置2は、上記実施の形態の有機EL表示装置と同様、駆動側基板10上に、表示素子と、トランジスタ10Bと、保持容量素子10Cとを有するものであるが、表示素子として有機EL素子ではなく液晶表示素子20Aを含んでいる。即ち、液晶表示装置2では、駆動側基板10上に、トランジスタ10Bおよび保持容量素子10Bが配設されており、これらの上層に液晶表示素子20Aを有している。また、駆動側基板10の下方には、バックライト27が備えられており、駆動側基板10のバックライト側および封止用基板23上には、偏光板28a,28bが貼り合わせられている。尚、上記実施の形態と同様の構成要素については、同一の符号を付し、適宜その説明を省略する。液晶表示素子20Aは、例えば、画素電極29と対向電極26との間に液晶層25を封止したものであり、画素電極29および対向電極26の液晶層25側の各面には、配向膜24a,24bが形成されている。画素電極29は、画素毎に配設されており、例えばトランジスタ10Bのソースドレイン電極層16に電気的に接続されている。対向電極26は、複数の画素に共通の電極として設けられ、例えばコモン電位に保持されている。液晶層25は、例えばVAVerticalAlignment:垂直配向モード,TNTwistedNematicモードあるいはIPSInPlaneSwitchingモード等により駆動される液晶により構成されている。バックライト27は、液晶層25へ向けて光を照射する光源であり、例えばLEDLightEmittingDiodeやCCFLColdCathodeFluorescentLamp等を複数含むものである。このバックライト27は、図示しないバックライト駆動部によって、点灯状態および消灯状態が制御されるようになっている。偏光板28a,28b偏光子,検光子は、例えば互いにクロスニコルの状態で配置されており、これにより、例えばバックライト27からの照明光を電圧無印加状態オフ状態では遮断、電圧印加状態オン状態では透過させるようになっている。このような液晶表示装置2においても、上記実施の形態の有機EL表示装置1と同様、保持容量素子10Cが、トランジスタ10Bにおける半導体層11の一部を利用して形成されると共に、その半導体層11上の選択的な領域において、導電膜13Bおよび絶縁膜12Bが除去されてなる凹部H1を有している。これにより、本変形例においても、保持容量素子10Cにおいて、比較的大きな保持容量が確保されると共に、容量の電圧依存性が緩和される。即ち、本開示の表示装置としては、上述のような有機EL表示装置1に限らず、液晶表示装置2にも適用可能である。<適用例>以下、上記のような表示装置有機EL表示装置1,液晶表示装置2の電子機器への適用例について説明する。電子機器としては、例えばテレビジョン装置,デジタルカメラ,ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置あるいはビデオカメラ等が挙げられる。言い換えると、上記表示装置は、外部から入力された映像信号あるいは内部で生成した映像信号を、画像あるいは映像として表示するあらゆる分野の電子機器に適用することが可能である。モジュール上記表示装置は、例えば図16に示したようなモジュールとして、後述の適用例1~5などの種々の電子機器に組み込まれる。このモジュールは、例えば、駆動側基板10の一辺に、封止用基板23から露出した領域210を設け、この露出した領域210に、水平セレクタ51、ライトスキャナ52および電源スキャナ53の配線を延長して外部接続端子図示せずを形成したものである。この外部接続端子には、信号の入出力のためのフレキシブルプリント配線基板FPC;FlexiblePrintedCircuit220が設けられていてもよい。適用例1図17は、テレビジョン装置の外観を表したものである。このテレビジョン装置は、例えば、フロントパネル310およびフィルターガラス320を含む映像表示画面部300を有しており、この映像表示画面部300が上記表示装置に相当する。適用例2図18は、デジタルカメラの外観を表したものである。このデジタルカメラは、例えば、フラッシュ用の発光部410、表示部420、メニュースイッチ430およびシャッターボタン440を有しており、この表示部420が上記表示装置に相当する。適用例3図19は、ノート型パーソナルコンピュータの外観を表したものである。このノート型パーソナルコンピュータは、例えば、本体510,文字等の入力操作のためのキーボード520および画像を表示する表示部530を有しており、この表示部530が上記表示装置に相当する。適用例4図20は、ビデオカメラの外観を表したものである。このビデオカメラは、例えば、本体部610,この本体部610の前方側面に設けられた被写体撮影用のレンズ620,撮影時のスタート/ストップスイッチ630および表示部640を有している。この表示部640が上記表示装置に相当する。適用例5図21は、携帯電話機の外観を表したものである。この携帯電話機は、例えば上側筐体710と下側筐体720とを連結部ヒンジ部730で連結したものであり、ディスプレイ740,サブディスプレイ750,ピクチャーライト760およびカメラ770を有している。そして、これらのうちのディスプレイ740またはサブディスプレイ750が、上記表示装置に相当する。以上、実施の形態および変形例を挙げて本開示を説明したが、本開示はこれらの実施の形態に限定されず、種々の変形が可能である。例えば、上記実施の形態では、本開示における凹部の一例として、半導体層11上の選択的な領域において、導電膜13Bおよび絶縁膜12Bの全部が除去された導電膜13Bの表面から半導体層11の表面まで貫通する開口が設けられた構成を例に挙げたが、必ずしも導電膜13Bおよび絶縁膜12Bの全部が除去されていなくともよい。即ち、半導体層11上の選択的な領域において、導電膜13Bおよび絶縁膜12Bが、それらの厚み深さ方向における一部が除去されたものであってもよい導電膜13Bの表面から半導体層11の表面まで貫通していなくともよい。例えば、図22Aに示したように、厚み方向において、導電膜13Bまたは導電膜13Bの一部のみが選択的に除去されて凹部H1が形成されていてもよい。また、図22Bに示したように、導電膜13Bの全部と絶縁膜12Bの上面側の一部が除去されて凹部H1が設けられていてもよい。但し、本実施の形態のように、凹部H1が半導体層11の表面まで貫通した構造の方が、半導体層11からの酸素離脱による電圧依存抑制の効果をより効果的に得ることができると共に、製造プロセスが簡易である。また、上記実施の形態等では、保持容量素子10Cの絶縁膜12Bが、トランジスタ10Bのゲート絶縁膜12Aと分離してパターニングした構成を図示したが、これらのゲート絶縁膜12Aおよび絶縁膜12Bは必ずしも分離されていなくともよく、トランジスタ10Bから保持容量素子10Cにわたって連続的に形成されていてもよい。また、半導体層11についてはトランジスタ10Bから保持容量素子10c,20cにかけて一体的に連続して形成された構成を例示したが、トランジスタ10Bおよび保持容量素子10c20cのそれぞれにおいて半導体層11が分離して設けられていてもよい。更に、上記実施の形態等では、高抵抗膜14を設けた構造を例に挙げて説明したが、この高抵抗膜14は設けられていなくともよい。但し、上述のように、高抵抗膜14を設けた場合の方が、トランジスタ10Bおよび保持容量素子10Cの電気特性を安定的に保持することができるため望ましい。加えて、上記実施の形態等では、半導体層11における所定の領域を低抵抗化させるための手法として、金属膜14aと半導体層11との反応による手法を用いたが、この他にも、プラズマ処理によって低抵抗化する手法、プラズマCVD法によりシリコン窒化膜を成膜し、このシリコン酸化膜からの水素拡散等により低抵抗化させる手法などを用いてもよい。また、上記実施の形態等では、保持容量素子10Cに形成される凹部H1として、上面からみたときの形状開口形状が方形状図3Aまたは矩形状図3Bである場合を例示したが、凹部の開口形状はこれらの形状に限定されるものではなく、他の様々な形状例えば円形状や多角形状等であってもよい。尚、本開示は、以下の1~9に記載したような構成であってもよい。1基板上に、表示素子と、前記表示素子の駆動素子としてのトランジスタと、映像信号に対応する電荷を保持する保持容量素子とを備え、前記保持容量素子は、酸化物半導体よりなる第1半導体層上に第1絶縁膜を介して第1導電膜を有し、かつ前記第1半導体層上の選択的な領域に、前記第1導電膜および前記第1絶縁膜のうちの少なくとも一部が除去されてなる凹部を有する表示装置。2前記トランジスタは、前記基板側から順に、酸化物半導体よりなる第2半導体層と、前記第2半導体層上の選択的な領域に設けられたゲート絶縁膜としての第2絶縁膜と、前記第2絶縁膜に対応する領域に配設されたゲート電極としての第2導電膜と、前記第1半導体層に電気的に接続されて設けられたソースドレイン電極層とを有する上記に記載の表示装置。3前記第1半導体層と前記第2半導体層とが同一材料により構成され、前記第1導電膜と前記第2導電膜とが同一材料により構成され、かつ前記第1絶縁膜と第2絶縁膜とが同一材料により構成されている上記に記載の表示装置。4第1半導体層は、前記第2半導体層と一体的に設けられている上記またはに記載の表示装置。5前記第1半導体層および前記第2半導体層は、前記第1導電膜および前記保持容量素子のそれぞれに非対向な領域に、他の領域よりも電気抵抗が低い低抵抗領域を有する上記ないしのいずれかに記載の表示装置。6前記ソースドレイン電極層は、前記第1半導体層の低抵抗領域に電気的に接続されている上記に記載の表示装置。7前記保持容量素子は、高抵抗膜により覆われている上記ないしのいずれかに記載の表示装置。8前記表示素子として有機電界発光素子を有する上記ないしのいずれかに記載の表示装置。9前記表示素子として液晶表示素子を有する上記ないしのいずれかに記載の表示装置。"