"入力端子と、出力端子と、前記入力端子に接続された第1の正の端子を備えたコンパレータと、前記コンパレータの第2の負の端子と前記出力端子との間の充電経路内の抵抗と、電流を前記抵抗に供給する電流源と、前記抵抗を介して、前記第2の負の端子と前記出力端子との間を接続可能な第1のスイッチであって、前記第1のスイッチは、前記コンパレータによって制御される、第1のスイッチと、前記入力端子と前記出力端子との間を接続可能な第2のスイッチであって、前記第1のスイッチの逆位相の前記第2のスイッチは、前記コンパレータによって制御される、第2のスイッチと、前記第2の負の端子の電圧をリセットする第3のスイッチとを備えることを特徴とするバッファ。前記第3のスイッチは、前記第2の負の端子と所望の電圧との間を接続可能であることを特徴とする請求項1に記載のバッファ。前記電流源は、電源から前記抵抗に前記電流を供給させ、前記所望の電圧は、接地電圧又は前記入力端子の最小値よりも低い電圧のうちの1つであることを特徴とする請求項1に記載のバッファ。前記電流源は、前記抵抗からグラウンドに前記電流を供給するためにシンクされ、前記所望の電圧は、電源電圧、又は前記入力端子の最大値よりも高い電圧であることを特徴とする請求項2に記載のバッファ。少なくとも、第1の位相、第2の位相、及び第3の位相を有し、前記第3のスイッチは、前記第1の位相において前記第2の負の端子の電圧をリセットするためにターンオンされ、前記コンパレータは、前記第1のスイッチをターンオンし、前記第2のスイッチをターンオフし、前記第3のスイッチは、前記第2の位相においてターンオフされ、前記コンパレータは、前記第3の位相において前記第1のスイッチをターンオフし、前記第2のスイッチをターンオンすることを特徴とする請求項1に記載のバッファ。高利得バッファが形成されることにより前記バッファと接続される高利得増幅器をさらに備えることを特徴とする請求項1に記載のバッファ。前記高利得バッファに接続されたアナログ-デジタル変換器ACDをさらに備え、前記アナログ-デジタル変換器は、第1の段にスイッチトキャパシタ回路を備えることを特徴とする請求項6に記載のバッファ。少なくともコンパレータと、前記コンパレータの時間遅延のオーバーシュートの値をキャンセルするスイッチと、充電経路内の抵抗であって、前記抵抗は、前記オーバーシュートを補償するために、前記コンパレータの負の端子と前記コンパレータの出力端子との間に一定の電位差を生成することを特徴とするコンパレータベースのバッファ。リセット位相と、粗いセトリング位相と、細かいセトリング位相とを備えることを特徴とする請求項8に記載のコンパレータベースのバッファ。スイッチトキャパシタの負荷を駆動するための高利得増幅器に関するシステムであって、高利得増幅器の入力と、電流源と、コンパレータと、少なくとも第1のスイッチ、第2のスイッチ、及び充電経路内の抵抗とを備えるバッファ部と、サンプリングキャパシタを備えるアナログ-デジタル変換ADC部とを備え、第2の位相が立ち上がるとき、前記サンプリングキャパシタは放電され、第1の位相が立ち上がり且つ第3の位相が立ち上がるとき、前記サンプリングキャパシタはグラウンドにリセットし、電圧VAはリセットし、前記サンプリングキャパシタの出力端子は前記電流源に接続された前記第1のスイッチをターンオンし、前記第3の位相が立ち下がるとき、前記サンプリングキャパシタは、入力電圧Vinに充電し、前記電圧VAが前記入力電圧Vinを超えるとき、前記第1のスイッチが開いて前記高利得増幅器の出力端子が、前記第2のスイッチを介して、前記ADCの前記サンプリングキャパシタの入力端子に直列接続されて、オーバーシュート誤差を低減し、前記第2の位相が立ち上がるとき、前記サンプリングキャパシタの電荷は、前記グラウンド及び前記ADCの増幅器に供給されることを特徴とするシステム。スイッチトキャパシタの負荷を駆動するための高利得増幅器に関する方法であって、第2の位相φ2が立ち上がるとき、少なくとも1つのサンプリングキャパシタを放電するステップと、電圧VAをリセットし、第1の位相φ1及び第3の位相φSが立ち上がるとき、コンパレータの出力によって少なくとも第1のスイッチをターンオンするステップと、前記第3の位相φSが立ち下がるとき、前記サンプリングキャパシタを電圧Vinに充電するステップと、前記電圧VAが前記電圧Vinを超えるとき、前記第1のスイッチを開くステップと、前記第2の位相φ2が立ち上がるとき、少なくとも1つの前記サンプリングキャパシタの電荷を仮想接地及び前記ADCの増幅器に供給するステップとを備えることを特徴とする方法。高利得増幅器は、大きなキャパシタの負荷を駆動することが困難である。高利得増幅器は、増大した帯域幅、高スルーレートを必要とし、従って大きな電力消費を必要とする。この問題に対処するための確立された方法がある一方で、それらの方法には欠点がある。複数の利得段を帯域幅要件の緩和のために用いることができる。代替的に、バッファ増幅器を挿入して、メイン増幅器の容量性負荷を減少することができる。しかしながら、両方法は、システムの電力消費を増大する。図1は、大きな定電流を要求する増幅器を小さな定電流を使用するコンパレータに置き換えた従来のコンパレータベースのスイッチトキャパシタCBSC回路を示す。該回路は、コンパレータ105と、電流源110及び115と、スイッチ120及び125と、キャパシタ130とを含む。しかしながら、このアーキテクチャは、コンパレータの遅延によって引き起こされるオーバーシュート誤差に苦しむ。この誤差を訂正するために、追加の細かいfine位相が要求される。この位相の間、低電流源を用いて、遅延によって引き起こされた誤差を訂正する。これは、追加の回路を必要とする。低電力消費及び簡素化された回路を有する高利得増幅器を用いて、大きなキャパシタの負荷を駆動するための技術が必要とされている。本発明は、高利得増幅器をサンプリングキャパシタに接続するための代替のアプローチを提供する。実施形態は、コンパレータベースのバッファ及び抵抗ベースのオーバーシュート訂正を含む、簡略化された誤差訂正技術を使用する。実施形態は、入力端子及び出力端子を備えるバッファと、前記入力端子に接続された第1の正の端子を備えるコンパレータと、前記コンパレータの第2の負の端子と前記出力端子との間の充電経路内の抵抗と、前記抵抗に電流を供給する電流源と、前記抵抗を介して前記第2の負の端子と前記出力端子との間を接続可能な第1のスイッチであって、前記コンパレータによって制御される第1のスイッチと、前記入力端子と前記出力端子との間を接続可能な第2のスイッチであって、前記第1のスイッチの逆位相で前記コンパレータによって制御される第2のスイッチと、前記第2の負の電圧をリセットする第3のスイッチとを備える。他の実施形態において、前記第3のスイッチは、前記第2の負の端子と所望の電圧との間を接続可能である。さらなる実施形態に関して、電流源は電源から前記抵抗に電流を供給させ、前記所望の電圧は、接地電圧か、又は前記入力端子の最小値よりも低い電圧のいずれかである。さらに他の実施形態において、電流源は、前記抵抗からグラウンドに前記電流を供給するようにシンクされ、前記所望の電圧は、電源電圧か、又は前記入力端子の最大値よりも高い電圧のいずれかである。さらに他の実施形態は、少なくとも、第1の位相と、第2の位相と、第3の位相とを有し、前記第3のスイッチSW3は、前記第1の位相φS=H、φ1=H、φ2=L、粗い位相の開始時において前記第2の負の端子の電圧をリセットするためにターンオンされ、前記コンパレータは、前記第1のスイッチをターンオンし、前記第2のスイッチをターンオフし、前記第3のスイッチSW3は、前記第2の位相φS=L、φ1=H、φ2=L、粗い位相の開始後においてターンオフされ、前記コンパレータは、前記第3の位相φS=L、φ1=H、φ2=L、細かい位相において前記第1のスイッチをターンオフし、前記第2のスイッチをターンオンする。次の実施形態は、高利得バッファが形成されることによって前記バッファに接続された高利得増幅器をさらに備える。他の実施形態は、前記高利得バッファに接続されたアナログ-デジタル変換器ADCをさらに備え、前記アナログ-デジタル変換器は、第1の段においてスイッチトキャパシタ回路を備える。他の実施形態は、少なくとも、コンパレータと、電流源と、前記コンパレータの時間遅延のオーバーシュート値をキャンセルするためのスイッチSW1、SW2と、充電経路内の抵抗とを備えるコンパレータベースのバッファを含み、前記抵抗は、前記オーバーシュートを補償するために、前記コンパレータの負の端子と正の端子との間の一定の電位差VCR=RCISを生成する。追加の実施形態は、リセット位相φS=H、φ1=H、φ2=L、粗い位相の開始時と、粗いセトリング位相φS=L、φ1=H、φ2=L、粗い位相の開始後と、細かいセトリング位相φS=L、φ1=L、φ2=H、細かい位相とを有する。さらに他の実施形態は、高利得増幅器の入力端子と、電流源と、コンパレータと、少なくとも第1のスイッチ、第2のスイッチ、及び充電経路内の抵抗と、サンプリングキャパシタを備えるアナログ-デジタル変換ADC部とを備えるバッファ部を備えるスイッチトキャパシタの負荷を駆動するための高利得増幅器に関するシステムを含む。第2の位相φ2が立ち上がるとき、前記サンプリングキャパシタは放電され、第1の位相が立ち上がり且つ第3の位相が立ち上がるとき、グラウンドにリセットされ、電圧VAがリセットし、コンパレータの出力が前記電流源に接続された前記第1のスイッチをターンオンし、前記第3の位相が立ち下がるとき、前記サンプリングキャパシタは入力電圧Vinに充電し、前記電圧VAが前記入力電圧Vinを超えるとき、第1のスイッチが開いて前記高利得増幅器の出力端子が前記第2のスイッチを介して前記ADCの前記サンプリングキャパシタの入力端子に直列接続され、オーバーシュート誤差を低減し、前記第2の位相が立ち上がるとき、前記サンプリングキャパシタ上の電荷は、前記グラウンド及び前記ADCの増幅器に供給される。さらなる実施形態は、スイッチトキャパシタの負荷を駆動するための高利得増幅器に関する方法であって、第2の位相φ2が立ち上がるとき、少なくとも1つのサンプリングキャパシタを放電するステップと、電圧VAをリセットして、第1の位相φ1及び第3の位相φSが立ち上がるとき、コンパレータの出力によって少なくとも第1のスイッチをターンオンするステップと、前記第3の位相φSが立ち下がるとき、前記サンプリングキャパシタをVinに充電するステップと、前記電圧VAが前記Vinを超えるとき、前記第1のスイッチを開くステップと、前記第2の位相φ2が立ち上がるとき、前記少なくとも1つのサンプリングキャパシタの電荷を仮想接地及び前記ADCの増幅器に供給するステップとを備える方法を含む。本明細書で説明される特徴及び利点は、包括的なものではなく、特に、多くの追加の特徴及び利点が、図面、明細書、特許請求の範囲の観点から当業者に明らかであろう。さらに、本命最初で使用される言葉は、主として可読的及び教授的な目的で選択されており、本発明の主題の範囲を限定しないことに留意すべきである。以下の詳細な説明は、添付の図面を参照して、特許請求の範囲として現在請求された発明の例示的な実施形態を提供する。本詳細な説明は、例示であり、本発明の範囲を限定しないことを意図している。実施形態は、当業者が本主題の発明を実施することができる程度に十分に詳細に説明されている。他の実施形態は、本主題の発明の概念又は範囲から逸脱せずに幾つかの変形を用いて実施することができる。図面は、必ずしも縮尺を示すわけではなく、強調は本発明の原理を例示するためのものである。二重dualオーバーシュート訂正を有するコンパレータベースのバッファは、スイッチトキャパシタの負荷を駆動する高利得増幅器の性能を改善する。本発明の効果は、シミュレーションによって実証される。図2は、コンパレータベースのバッファ200の実施形態を示す。そのクロックは、3つの位相φ1205、φ2210、φS215を使用する。φ1が1であるとき230、これはADC270のサンプリングキャパシタCs225の入力端子に入力されるサンプリング位相となり、サンプリングキャパシタCs225は、285で電圧VBのノードに接続される。φ2が1であるとき220、これはADC270のサンプリングキャパシタCs225の入力端子に入力される保持holding位相であり、サンプリングキャパシタCs225はADC270の増幅器280に接続される。短いパルス235を備えるφS215は、φ1205と同期する。φ2が1であるとき220、サンプリングキャパシタCs225は放電され、グラウンドにリセットされる。φ1が立ち上がり230、φSが立ち上がるとき235、スイッチSW3295は接地し、電圧VA260は短期間でリセットされ、コンパレータ240の出力は電流源250に接続されたスイッチSW1245をターンオンする。このとき、抵抗RC290は、電圧VA260のノードと電圧VB285のノードとの間を接続する。φSが立ち下がるとき、スイッチSW3295が開き、サンプリングキャパシタCs225は入力電圧Vin255まで充電し始める。この動作は、電圧VA260が入力電圧Vin255を超えたときに終了し、SW1245が開く。このとき、増幅器265Vin255の出力端子は、スイッチSW2275を介してADC270のサンプリングキャパシタCs225の入力端子に直列接続され、オーバーシュート誤差を低減する。最後に、φ2210が立ち上がるとき220、サンプリングキャパシタCs225上の電荷は仮想接地に供給され、サンプリングキャパシタCs225はADC270の増幅器280と接続される。電流源250は、抵抗RC290と抵抗RC290に電流を供給させる電源との間を接続する。スイッチSW3295は、接地するか、又はVinの最小値よりも低い電圧に接続する。コンパレータベースのバッファ200の他の実施形態では、電流源250は、抵抗RC290とグラウンドとの間を接続する。電流源290は、抵抗RC290からの電流を供給するためにシンクsinkされる。スイッチSW3295は、電源電圧に接続するか、又はVinの最大値よりも高い電圧に接続する。実施形態は、細かい電荷移動のために短い時間のみを必要とし、従ってコンパレータ240は時間遅延と電力消費との間の適切なトレードオフによって最適化することができる。加えて、増幅器280とサンプリングキャパシタCs225との間が直列接続されているため、訂正が正確となる。実施形態は、抵抗ベースのオーバーシュート訂正の解決法を備える。VB285のオーバーシュートを低減するために、簡略化された訂正アプローチが用いられる。言及したように、他の周知のアプローチに関して、追加の参照電圧又はスイッチトキャパシタ回路が用いられる。これらの他のスキーマにおいて、誤差電圧は、細かい訂正位相における振幅要件を低減するために、コンパレータの入力オフセット電圧によってモデル化され、負の入力電圧によって部分的にキャンセルされる。本発明の実施形態において、抵抗RC290は、充電経路chargingpath図2内に配置される。図3は、出力訂正システムの粗いcoarse305及び細かいfine310電荷移動位相に関して結果として生じる電圧を示すグラフ300である。該グラフは、VA315、VB320、及びComp325の値を示す。粗い位相の期間中、RC図2、290により、VA315とVB320との間には一定の電位差VCR330がある。VCR=RCISであり、コンパレータの遅延によって引き起こされるオーバーシュートを補償する。RC=td/CSを選択することによって、VB320のオーバーシュートをキャンセルすることができる。ここで、tdは、コンパレータ図2、240の時間遅延である。tdはシミュレーションのみによって見積もることができ、信号依存であるため、実施形態に関して細かい訂正位相がいまだに必要とされることになるが、RCを挿入しない場合よりも細かい訂正位相を大幅に短くすることができる。図4は、SPICEクラスの回路シミュレータSpectre登録商標を用いたシミュレーションにおいて用いられるコンパレータ回路の実施形態400を提供する。Spectre登録商標は、CadenceDesignSystems,Inc.Corporation,Delawareの商標として登録されている。図5は、実施形態に関する過渡シミュレーション結果を示すグラフである。図2の回路が、Spectre登録商標を用いてシミュレーションされた。CS=3、セトリングタイムは330nsであり、IS=9μAが選択された。図4に示されるコンパレータが用いられた。シミュレーションは、この段に関して平均遅延td=2.17を示した。スイッチSW1図2、245のオン抵抗が1.4kΩであるため、RC=5.5kΩが選択された。高利得増幅器の出力インピーダンスは、40kΩとなるように想定された。VDDは1.2Vであった。該グラフは、訂正505がないVBの過渡のシミュレーションとRCによって提供される訂正510を有するVBの過渡のシミュレーションを示す。粗い位相を経過後、訂正された出力はVin515に非常に近づき、増幅器は、細かい訂正位相の期間中、小さな電圧変化を提供することのみを必要とする。しかしながら、訂正のないスキーマに関して、細かい位相は、オーバーシュート電圧を訂正するために十分に長い時間ではない。図6は、スイッチトキャパシタの負荷を駆動するための高利得増幅器に関する方法の実施形態のフローチャート600である。本方法は、φ2=1であるとき、サンプリングキャパシタCSを放電するステップ605と、φ1及びφ2が立ち上がるとき、コンパレータの出力によってスイッチSW1をターンオンするステップ610と、サンプリングキャパシタCSをVinに充電するステップ615と、VAがVinを超えたとき、スイッチSW1を開くステップ620と、φ2が立ち上がるとき、サンプリングキャパシタの電荷を仮想接地に供給するステップ625とを備える。表1は、訂正ありの出力及び訂正なしの出力に関して様々な入力電圧を用いたシミュレーション結果を要約する。それらは、細かい位相の終わりで見られる。訂正回路の誤差は、訂正なしの回路の誤差よりも極めて小さい。本発明の実施形態の前述の説明は、例示及び説明の目的で提供されてきた。本発明の実施形態の説明は、包括的ではなく、又は開示された正確な形態に本発明を限定することを意図したものではない。本開示を考慮して多くの変更及び変化が可能である。この詳細な説明によってではなく、むしろ添付の特許請求の範囲によって限定される本発明の範囲を意図したものである。"