複数の画素を含む表示領域と、前記表示領域に画像を表示するための信号を供給するドライバとを備えた表示装置において、前記複数の画素のそれぞれは、ソース電極、ドレイン電極およびゲート電極を備えたTFTと、コモンと画素電極とを備え、前記コモンと前記画素電極とは、前記TFTの前記ソース電極上方に配置された無機パッシベーション膜と有機パッシベーション膜との積層膜上に配置され、前記有機パッシベーション膜は、前記ソース電極のコンタクト部上方に、非対称な開口部を有し、前記無機パッシベーション膜と前記上記無機パッシベーション膜の積層膜には、前記ソース電極のコンタクト部上であって、前記有機パッシベーション膜の開口部内に配置されたスルーホールが設けられ、前記スルーホールを介して前記ソース電極と前記画素電極とが電気的に接続されており、前記TFTの前記ドレイン電極が接続され、互いに隣接する前記画素の前記有機パッシベーション膜の前記非対称な開口部の向きが同じであることを特長とする表示装置。請求項1記載の表示装置において、前記無機パッシベーション膜と前記上部無機パッシベーション膜との積層膜に設けられた前記スルーホールは、前記ドレイン電極同士を接続するドレイン信号線に対して前記画素の遠方端に配置されていることを特徴とする表示装置。請求項1記載の表示装置において、前記複数の画素に設けられたTFTの前記ゲート電極同士を接続する走査線は直線であり、前記ドレイン電極同士を接続する映像信号線は、デルタ配置された前記画素間において曲折していることを特徴とする表示装置。請求項1記載の表示装置において、前記有機パッシベーション膜の非対称開口部は、ホームベース形開口部であることを特徴とする表示装置。請求項1記載の表示装置において、前記互いに隣接する画素の間には、2本の走査線が形成されていることを特徴とする表示装置。請求項5記載の表示装置において、前記互いに隣接する画素のそれぞれが有する前記TFTの形状及び前記画素電極の形状は、前記2本の走査線を軸に対称であり、前記互いに隣接する画素のそれぞれが有する前記非対称な開口部は、前記2本の走査線を軸に非対称であることを特徴とする表示装置。デジタルカメラ用をはじめ、表示装置は画素の高密度化高集積化高画質化の方向にあり、その一つの方向として発明者等は、画素をデルタ配置、即ち、マトリクス状に配置された画素において、ドレイン信号線映像信号線に沿って上下に隣接する画素をゲート信号線走査線の延伸方向に1/2画素ピッチだけずらした配置とした。更に、ドライバの端子数及び額縁での配線の引き回しの観点を考慮してゲート信号線2本に対しドレイン信号線1本の構成を採用することとした。但し、この構成を用いた場合には、ゲート信号線が1画素当り2本であるため、画素の透過率が低下すること、また、ドレイン信号線が1本のため駆動周波数を倍速駆動としているため書き込み時間が半減し、ドレイン線の波形なまりによる書き込み不足が問題になると予想された。そこで、書き込み不足に対してはドレイン線とコモン線との間にある無機パッシベーション膜の他に有機パッシベーション膜を積層することにより線間容量を低下させることにより、抑制防止できる見通しを、また、画素の透過率低下に対しては、画素のソースコンタクト部の設計マージンを4辺コンタクト設計から2辺コンタクト設計に変更することにより、コンタクト部の面積を縮小し画素の面積を拡大できる見通しを得た。しかしながら、上記対策を施した上で表示装置を製造したところ、表示ムラの問題が生じることが判明した。本発明の目的は、上記の構成で画素が配置された表示装置において、波形なまりや画素の透過率の低下を抑制でき、かつ表示ムラを抑制できる表示装置を提供することにある。上記目的を達成するための一実施形態として、複数の画素を含む表示領域と、前記表示領域に画像を表示するための信号を供給するドライバとを備えた表示装置において、前記複数の画素のそれぞれは、ソース電極、ドレイン電極およびゲート電極を備えたTFTと、コモンと画素電極とを備え、前記コモンと前記画素電極とは、前記TFTの前記ソース電極上方に配置された無機パッシベーション膜と有機パッシベーション膜との積層膜上に配置され、前記有機パッシベーション膜は、前記ソース電極のコンタクト部上方に、非対称な開口部を有し、前記無機パッシベーション膜と前記上記無機パッシベーション膜の積層膜には、前記ソース電極のコンタクト部上であって、前記有機パッシベーション膜の開口部内に配置されたスルーホールが設けられ、前記スルーホールを介して前記ソース電極と前記画素電極とが電気的に接続されており、前記TFTの前記ドレイン電極が接続され、互いに隣接する前記画素の前記有機パッシベーション膜の前記非対称な開口部の向きが同じであることを特長とする表示装置とする。本発明によれば、パッシベーション膜を無機パッシベーション膜、有機パッシベーション膜及び上部無機パッシベーション膜の多層構造にすると共に、互いに隣接する画素の有機パッシベーション膜の非対称な開口部の向きを同じとすることにより、波形なまりや画素の透過率の低下を抑制でき、かつ表示ムラを抑制できる表示装置を提供することができる。本発明者等は表示ムラの原因について検討するために、製造工程の見直しを行なった。図4a~図4gは、発明者等により検討された液晶表示装置特に、FETを含む画素部の製造工程を示す平面図である。まず、TFT基板100の上に走査線及びゲート電極101を形成した図4a。次いで、全面にゲート絶縁膜102を形成後、ゲート電極に対応する位置にTFTのチャネル部を構成する半導体層103を形成した図4b。引き続いて、チャネル部を挟んで半導体層103上にソース電極104と映像信号線及びドレイン電極105を形成した図4c。次いで、全面に無機パッシベーション膜106を形成後、ソース電極上方に非対称なここではホームベース形開口部を有する有機パッシベーション膜120を形成した図4d。引き続いて、有機パッシベーション膜のホームベース形開口部を含む一回り大きな開口部を有するコモンMIT108を形成した図4e。なお、それぞれの開口部はリソグラフィとエッチングにより形成した。次いで、全面に上部無機パッシベーション膜UPS109を形成後、無機パッシベーション膜106と上部無機パッシベーション膜109との積層膜にソース電極104が露出するスルーホールを形成した図4f。その後、無機パッシベーション膜106と上部無機パッシベーション膜109との積層膜に設けられたスルーホールを介してソース電極104に接続される画素電極110を形成した。このような工程を経て製造された液晶表示装置の不良解析を行なった結果、有機パッシベーション膜120に設けられたホームベース形開口に対して、無機パッシベーション膜106と上部無機パッシベーション膜109との積層膜に設けられたスルーホールの位置が相対的にずれていることが判明した。例えば図4fにおいて、リゾグラフィとエッチングにより形成されるスルーホールが、図面上部のホームベース形開口部に対して上側にずれた場合、図面下部のスルーホールも上側にずれるため図面下部のホームベース形開口部図面上部のホームベース形開口部に対して上下が反転しているに対しては下側にずれることになる。同様に、図面上部のホームベース形開口部に対して右側にずれた場合、図面下部のスルーホールは図面下部のホームベース形開口部図面上部のホームベース形開口部に対して上下が反転しているために対しては左側にずれることになる。そして、このホームベース形開口部内におけるスルーホールの位置のばらつきが表示ムラの主要な原因であることを突き止めた。本発明は上記知見により生まれたものである。ホームベース形開口部におけるスルーホールの相対的な位置ずれのばらつきを抑制するために、本発明ではドレイン線105に沿って隣接するホームベース形開口部において、上下で反転していたホームベース形開口部の向きを同一の向きに揃えた。これにより、リソグラフィ工程において合わせずれがあっても各ホームベース形開口部内におけるスルーホールの相対的な位置のばらつきが抑制され、表示ムラを抑制することができる。つまり、上述の液晶表示装置では、走査線を介して上下に配置される画素の構成が走査線を軸に対称の構造となっている。これは、マスク形成の際に走査線の上下に配置される画素を走査線を軸に反転させることでマスク形成作業を簡素化していることに起因する。本発明者は、走査線を軸に対称となっているTFTを形成するマスクや、画素電極を形成するマスクと異なり、有機パッシベーション膜に開口部を形成するマスクを非対称とすることで上述の不具合を解決するものである。以下、実施例を用いて説明する。本発明の第1の実施例を図1a~図1g、図2及び図3を用いて説明する。まず、液晶表示装置の全体構成について図3により説明する。図3は、携帯電話等に使用される液晶表示装置の平面図である。図3において、TFT基板100上に対向基板200が設置されている。TFT基板100と対向基板200の間に液晶層が挟持されている。TFT基板100と対向基板200とは額縁部に形成されたシール材20によって接着している。図3の端子部150とは反対側の一部シール材を形成してない部分は液晶の封入孔21となり、この部分から液晶が封入される。液晶を封入後、封入孔21は封着材22によって封着される。TFT基板100は対向基板200よりも大きく形成されており、TFT基板100が対向基板200よりも大きくなっている部分には、液晶表示装置に電源、映像信号、走査信号等を供給するための端子部150が形成されている。また、端子部150には、走査線、映像信号線等を駆動するためのICドライバ50が設置されている。ICドライバ50は3つの領域に分かれており、中央には映像信号駆動回路52が設置され、両脇には走査信号駆動回路51が設置されている。図3の表示領域10において、横方向には図示しない走査線が延在し、縦方向に配列している。また、縦方向には図示しない映像信号線が延在し、横方向に配列している。走査線は走査線引出し線31によって、ICドライバ50の走査信号駆動回路51と接続している。図3において、表示領域10を液晶表示装置の中央に配置するために、走査線引出し線31は表示領域10両側に配置され、このために、ICドライバ50には、走査信号駆動回路51が両脇に設置されている。一方映像信号線とICドライバ50を接続する映像信号線引出し線41は画面下側に集められている。映像信号線引出し線41はICドライバ50の中央部に配置されている映像信号駆動回路52と接続する。次に、本実施例に係る液晶表示装置特に、FETを含む画素部の製造工程について図1a~図1g、図2を用いて説明する。図1a~図1gは、本実施例に係る液晶表示装置特に、FETを含む画素部の製造工程を示す平面図、図2は、図1gのAA’断面図、図3は液晶表示装置の概略全体平面図である。本実施例に係る液晶表示装置は、画素がデルタ配置され、2本のゲート信号線に対して1本のドレイン信号線を備える。まず、ガラス製のTFT基板100の上に、ゲート電極101を形成する図1a、図2。ゲート電極101は走査線と同層で形成される。図面上では纏めて符号101として表記した。ゲート電極101はAl合金の上にMo合金が積層されたものを用いたが、これに限定されない。次に、絶縁膜102をSiNにより形成した。この絶縁膜のゲート電極101を覆う部分は、ゲート絶縁膜となる図2。図面上では纏めて符号102として表記した。その後、ゲート絶縁膜102を介してゲート電極101と対向する位置に、半導体層103を形成した図1b。本実施例では、半導体層103としてa-Si膜をプラズマCVDによって形成した。この半導体層103はTFTのチャネル部を構成する。チャネル部を挟んで半導体層103上にソース電極104とドレイン電極105を形成した図1c、図2。なお、半導体層103とドレイン電極105あるいはソース電極104との間には図示しないnSi層が形成される。半導体層103とソース電極104あるいはドレイン電極105とのオーミックコンタクトを取るためである。なお、図1aや図1bにおいて、ゲート電極や半導体層が上部と下部とで左右にずれているが、これは画素がデルタ配置しているためである。ドレイン電極105は映像信号線と兼用され、デルタ配置される画素間で曲折している。図面上は纏めて符号105で表記した。ソース電極104もドレイン電極105も同層で同時に形成される。本実施例では、ソース電極104あるいはドレイン電極105はMo合金で形成した。ソース電極104あるいはドレイン電極105の電気抵抗を下げたい場合は、例えば、Al合金をMo合金でサンドイッチした電極構造を用いてもよい。引き続き、TFTを覆って無機パッシベーション膜106をSiNによって形成した図2。無機パッシベーション膜106はTFTの、特にチャネル部を不純物から保護する。無機パッシベーション膜106を介して、ソース電極104上方に非対称なここではホームベース形開口部を有する有機パッシベーション膜120を形成した図1d、図2。その際、ドレイン電極105に沿って隣接するホームベース形開口部の向きが、互いに反転することなく、同一となるように配置した。つまり、走査線を軸として非対称となるように配置した。なお、ホームベース形開口部には無機パッシベーション膜106が露出している。次に、無機パッシベーション膜106と有機パッシベーション膜120の積層膜状に、ホームベース形開口部を含む一回り大きな開口部を有するコモンMIT108を形成した図1e、図2。コモンMIT108は透明導電膜であるITOIndiumTinOxideを表示領域10全体にスパッタリングすることによって形成した。すなわち、コモンMIT108は面状に形成される。コモンMIT108を全面にスパッタリングによって形成した後、エッチングによってホームベース形開口部を含む一回り大きな開口部を形成した。この開口部の中央部には無機パッシベーション膜106が、その周辺部には有機パッシベーション膜が露出している。次に、コモンMIT108や有機パッシベーション膜120、無機パッシベーション膜等を覆って上部無機パッシベーション膜109をSiNによって形成した。引き続き、エッチングにより、ホームベース形開口部の内側の無機パッシベーション膜106と上記無機パッシベーション膜109の積層膜にスルーホールを形成した図1f、図2。このスルーホール内にはソース電極104が露出している。その後、上部無機パッシベーション膜109およびスルーホールを覆って画素電極110となるITOをスパッタリングによって形成し、スパッタリングしたITOをパターニングして画素電極110を形成した図1g、図2。画素電極110は、櫛歯状の電極構造を有しており、コモンMIT108にはコモン電圧が印加され、画素電極110には映像信号による電圧が印加される。画素電極110に電圧が印加されると、電気力線が発生して液晶分子を電気力線の方向に回転させてバックライトからの光の透過を制御する図示せず。画素毎にバックライトからの透過が制御されるので、画像が形成されることになる。なお、画素電極110の上には液晶分子を配向させるための配向膜が形成されている図示せず。なお、1つの画素に対するソースコンタクト部の配置としてTFTの配置に対応して画素の上端右端、上端左端、下端右端、下端左端の4箇所に配置されうる。しかしながら、画素をデルタ配置とした場合、ソースコンタクト部の画素内の配置は、ドレイン信号線に沿って隣接する画素では画素の下端右端と上端右端との組み合わせ、即ち、図1a~図1gで示した配置、および下端左端と上端左端との組み合わせ、即ち、図1a~図1gで示した配置をドレイン信号線に対して反転した配置のみであり、上端と下端の何れもドレイン信号線から遠方端のみの配置となる。上述した工程を経て製造した液晶表示装置の表示ムラを評価した結果、無機パッシベーション膜と有機パッシベーション膜とを積層することによりコモン線とドレイン線との間の線間容量を増大することにより波形なまりが抑制され、ソースコンタクト設計マージンを2辺コンタクト設計として有機パッシベーション膜の開口部形状をホームベース形とすると共に、ドレイン信号線に沿って隣接するホームベース形開口部の向きを同一となるように配置ことにより透過率を犠牲にすることなく、表示ムラのない良好が画像をえることができた。以上、本実施例によれば、デルタ配置の画素を有する液晶表示装置において、波形なまりや画素の透過率の低下を抑制でき、かつ表示ムラを抑制できる液晶表示装置を提供することができる。なお、本発明は上記した実施例に限定されるものではなく、様々な変形例が含まれる。例えば、上記した実施例では、TFT基板側から、有機パッシベーション膜、平面形状のコモン、上部無機パッシベーション膜、櫛歯形状の画素電極と積層しているが、有機パッシベーション膜上に平面形状の画素電極、上部無機パッシベーション膜、櫛歯形状のコモンを積層した構造であってもよい。もちろん、画素電極とコモンとの双方を櫛歯形状としてもよい。また、半導体層よりもTFT基板側にゲート電極が形成される、いわゆるボトムゲート構造で記載されているが、半導体を多結晶シリコンで形成し、トップゲートとすることも可能である。また、上述の実施例では、ソース電極に接続される画素電極について記載しているが、コモンとコモンに電位を供給するコモン信号線との接続箇所に適応することも可能である。また、画素電極とソース電極との接続を2辺コンタクト設計、つまり、コンタクトホールの上下左右の4つのうちの少なくとも隣接する2つでの接続を補償する設計としているが、特に制限される訳ではない。また、液晶表示装置について記載しているが、本発明の思想を逸脱しない範囲で、液晶表示装置以外、画素にOLEDやMEMSを使用した表示装置への適用も可能である。