複数の有機樹脂層が積層されてなるパッケージ基板と、前記パッケージ基板の上面の第1の領域上に設けられた半導体素子と、前記パッケージ基板の上面の第2の領域上に固着された固着部と、前記半導体素子における前記パッケージ基板に接続された面の反対側の面と熱伝導部材を介して接触する被覆部とを有する放熱部材とを備え、前記第2の領域の直下方には、前記複数の有機樹脂層の各々に埋め込まれた前記第1のビアが、前記複数の有機樹脂層の厚さ方向に積層されることで構成される少なくとも1つのスタックドビア構造体が設けられている半導体装置。請求項1に記載の半導体装置において、前記第2の領域の直下方では、前記スタックドビア構造体が複数設けられており、前記各有機樹脂層上には、互いに隣接する前記スタックドビア構造体の前記第1のビア同士を横方向に接続する配線パターンが形成されていることを特徴とする半導体装置。請求項2に記載の半導体装置において、前記複数の有機樹脂層は、コア層と、前記コア層の上面上に形成された少なくとも一層の第1の有機樹脂層と、前記コア層の下面上に形成された少なくとも一層の第2の有機樹脂層とで構成されており、前記第1の有機樹脂層及び前記第2の有機樹脂層のうち、前記第2の領域の直下方であって、互いに隣接する前記スタックドビア構造体同士の間の領域には、前記配線パターンに接続された第2のビアがさらに埋め込まれていることを特徴とする半導体装置。請求項3に記載の半導体装置において、前記コア層内に形成された前記第1のビアは、前記コア層に形成されたホール内に充填された熱良導体で構成されており、前記第1の有機樹脂層及び前記第2の有機樹脂層内に形成された前記第1のビアは、前記第1の有機樹脂層及び前記第2の有機樹脂層に形成されたホール内に充填された熱良導体で構成されていることを特徴とする半導体装置。請求項3または4に記載の半導体装置において、前記第1のビアのうち、前記コア層内に設けられたビアの構成材料は、Al粒子若しくはCu粒子を含んだエポキシ材料、またはCu若しくはCu合金であることを特徴とする半導体装置。請求項4または5に記載の半導体装置において、前記第1の有機樹脂層内、及び前記第2の有機樹脂層内では、前記コア層内の1つのホールに対して1つずつの前記第1のビアが埋め込まれていることを特徴とする半導体装置。請求項4または5に記載の半導体装置において、前記第1の有機樹脂層内、及び前記第2の有機樹脂層内では、前記コア層内の1つのホールに対して複数の前記第1のビアが埋め込まれていることを特徴とする半導体装置。請求項7に記載の半導体装置において、前記第1の有機樹脂層内、及び前記第2の有機樹脂層内では、前記コア層内の1つのホールに対して複数形成された前記第1のビアが、前記パッケージ基板の上方から見て前記コア層内のホールの壁面と重なって配置されていることを特徴とする半導体装置。請求項7または8に記載の半導体装置において、前記コア層内の1つのホールに対して複数形成された前記第1のビアの直径は、80μm以上450μm以下であることを特徴とする半導体装置。請求項3~9のうちいずれか1つに記載の半導体装置において、前記第1のビアのうち、前記第1の有機樹脂層及び前記第2の有機樹脂層内に埋め込まれたビアは、Cu又はCu合金で構成されていることを特徴とする半導体装置。請求項2~10のうちいずれか1つに記載の半導体装置において、前記第2の領域の直下方では、前記スタックドビア構造体が複数の列を構成するように設けられていることを特徴とする半導体装置。請求項2~11のうちいずれか1つに記載の半導体装置において、前記第2の領域は、前記パッケージ基板上面の外周部に形成され、前記第1の領域を囲んでいることを特徴とする半導体装置。請求項1~12のうちいずれか1つに記載の半導体装置において、前記スタックドビア構造体の電位が動作時に接地電位または電源電位になっていることを特徴とする半導体装置。請求項1~13のうちいずれか1つに記載の半導体装置において、前記パッケージ基板の上面のうち、少なくとも前記第2の領域を除く領域上に設けられた保護膜をさらに備え、前記スタックドビア構造体と前記放熱部材とは、前記第2の領域において接着剤を介して接着されていることを特徴とする半導体装置。請求項2~14のうちいずれか1つに記載の半導体装置において、前記パッケージ基板内に設けられた前記スタックドビア構造体は、2000μm以下のピッチで配置されていることを特徴とする半導体装置。請求項2~15のうちいずれか1つに記載の半導体装置において、前記パッケージ基板内に設けられた前記スタックドビア構造体は、200μm以上500μm以下のピッチで配置されていることを特徴とする半導体装置。請求項2~16のうちいずれか1つに記載の半導体装置において、前記パッケージ基板の下面上に、前記スタックドビア構造体の直下に位置し、且つ前記スタックドビア構造体と接続されたはんだボールをさらに備えていることを特徴とする半導体装置。請求項17に記載の半導体装置において、前記複数のスタックドビア構造体それぞれに対応して設けられた前記はんだボール同士は一体化していることを特徴とする半導体装置。請求項1~18のうちいずれか1つに記載の半導体装置において、前記半導体素子は、前記パッケージ基板の上面にフリップチップ接続されていることを特徴とする半導体装置。上記特許文献1に記載の半導体装置は、良好な電気的特性と高い実装信頼性とを兼ね備えるものである。しかし、消費電力が大きい電子機器では半導体素子の発熱量が大きいため、放熱板及び熱伝導部材を介して伝えられる熱量が大きくなる。そのため、セット筐体を介して十分な放熱が出来ず、半導体素子の許容範囲を超えてその温度が上昇してしまうという新たな課題が生じる。また、引用文献1に記載の半導体装置では、放熱板の温度が上昇して熱膨張が生じた場合に、放熱板とパッケージ基板との固着部分に大きな応力が加わって、パッケージ基板が変形して反り量が増大する場合もある。この結果、上記従来の半導体装置では、実装に必要なはんだボールのコプラナリティーが得られなくなるという課題も生じている。本発明は、上記従来の半導体装置における課題を解決し、半導体素子の温度上昇を許容範囲に抑えることにより、放熱部材の熱膨張によるパッケージ基板の反り量の影響を回避した信頼性の高い半導体装置を提供することを目的とする。上記課題を解決するため本発明の半導体装置は、複数の有機樹脂層が積層されてなるパッケージ基板と、前記パッケージ基板の上面の第1の領域上に設けられた半導体素子と、前記パッケージ基板の上面の第2の領域上に固着された固着部と、前記半導体素子における前記パッケージ基板に接続された面の反対側の面と熱伝導部材を介して接触する被覆部とを有する放熱部材とを備えている。さらに、前記第2の領域の直下方には、前記複数の有機樹脂層の各々に埋め込まれた前記第1のビアが、前記複数の有機樹脂層の厚さ方向に積層されることで構成される少なくとも1つのスタックドビア構造体が設けられている。この構成によれば、放熱部材が固着された第2の領域の下方にスタックドビア構造体を形成するので、パッケージ基板内での放熱経路が最短距離になっており、半導体素子で生じた熱を放熱部材を介して効果的にパッケージ基板の外部へと放散させることが可能となっている。そのため、半導体素子の温度上昇を抑えることができるとともに、放熱部材の温度上昇に伴う熱膨張を抑えることができるので、半導体素子の反りの発生、パッケージ基板の反りの発生を効果的に抑えることができる。本発明の半導体装置は、放熱部材が固着される第2の領域の下方で、パッケージ基板において厚さ方向に積層されることで構成されるスタックドビア構造体が配置されている。このため、半導体素子が発熱して放熱部材の温度が上昇した場合でも、パッケージ基板に形成されたスタックドビア構造体を介して半導体素子で生じた熱を実装基板へと放熱し、半導体素子の温度上昇を回避することができる。また、放熱部材の熱膨張によるパッケージ基板の反り量を低減することができる。以下、本発明の実施形態に係る半導体装置について図面を参照して説明する。なお、以下で参照する各図は、説明の便宜上、本発明の実施形態に係る半導体装置の構成部材のうち、本発明を説明するために必要な主要部材を中心に簡略化して示したものである。従って、本発明に係る半導体装置は、参照する各図に示されていない任意の構成部材を備えることができる。また、各図中の部材の寸法は、実際の構成部材の寸法および各部材の寸法比率等を必ずしも忠実に表したものではない。実施形態図1aは、本発明の実施形態に係る半導体装置を示す斜視図であり、bは、当該半導体装置を上方から見た場合の平面図である。図2は、本実施形態に係る半導体装置の図1aに示すIIII線における断面図であり、図3は、本実施形態に係る半導体装置の図1aに示すIIIIII線における断面図である。図1a、b及び図2に示すように、本実施形態の半導体装置100は、回路基板であるパッケージ基板2と、パッケージ基板2の素子搭載面10の素子搭載エリア第1の領域10a上に搭載されたチップ状の半導体素子1と、パッケージ基板2の固着エリア第2の領域10bと、パッケージ基板2の素子搭載面10上に設けられ、半導体素子1で生じる熱を放熱する放熱板放熱部材4とを備えている。半導体素子1の回路形成面1a上には複数の突起電極3が設けられており、半導体素子1は、回路形成面1aをパッケージ基板2に向けた状態でフリップチップ接続されている。すなわち、パッケージ基板2の素子搭載面10の素子搭載エリア10aには突起電極3に対応する位置にランド20bが設けられており、突起電極3がランド20bに接続されるように半導体素子1は搭載されている。半導体素子1の回路形成面1aとパッケージ基板2の素子搭載面10の素子搭載エリア10aとの間の隙間にはアンダーフィルと呼ばれる絶縁性の樹脂7が充填されており、突起電極3の周囲を被覆している。樹脂7は半導体素子1の側面の一部及び素子搭載エリア10aの外周近傍をさらに覆っていてもよい。突起電極3として、一般には、はんだバンプが形成されるが、ワイヤーボンディング技術を応用した金Auのスタッドバンプや、Au以外の金属で構成されたバンプ、さらには、バンプ以外のボールやランドであってもよい。はんだバンプの形成には、めっき法や印刷方式、さらに、マイクロボール実装法などを用いることができる。アンダーフィルとして用いられる樹脂7としては、例えば、熱硬化性液状樹脂があり、シリカなどの無機系フィラーを含有したものが望ましい。また、この樹脂7は、半導体プロセスにおける後工程であるリフロー工程での高温に耐えうる程度の耐熱性を有することが望ましい。好ましい熱硬化性液状樹脂としては、例えば、エポキシ樹脂が挙げられる。本実施形態の半導体装置100では、放熱部材である放熱板4が、フリップチップ接続された半導体素子1からの熱伝導経路として機能する。放熱板4は、半導体素子1の回路形成面1aに対向する面裏面に放熱ペースト熱伝導部材5を介して接触された被覆部4aと、パッケージ基板2の固着エリア10b上に例えば接着剤6により接着された固着部4bと、被覆部4aと固着部4bとを接続する傾斜部4cとを有している。図2に示す例では、固着部4bに接着される固着エリア10bは、パッケージ基板2上面の周辺部に形成されるとともに、素子搭載エリア10aを囲んでいる。放熱ペースト5は、高い熱伝導性を有し、半導体素子1で発生した熱を効率良く放熱板4へと伝達する。なお、放熱ペースト5としては、例えば柔軟性のあるシリコーン系の接着剤等が好ましく用いられる。なお、本実施形態の半導体装置100に用いられている放熱部材は、板状の材料を加工して形成された放熱板4であるため、被覆部4aと固着部4bとが、被覆部4a及び固着部4bに対して所定の角度を成す傾斜部4cで接続されていて、放熱板4の内側に半導体素子1を包み込むようになっている。放熱板4の材料としては、熱伝導率が高く優れた放熱性能を有する銅Cu、アルミニウムAlなどの金属、又はAlSiCなどの金属化合物などが好ましい。パッケージ基板2は、例えば複数の有機樹脂層15が積層されることで形成される。図2に示す例では、パッケージ基板2は、有機樹脂からなり、スルーホールが形成されたコア層60と、コア層60の上面上及び下面上に少なくとも一層ずつ形成された有機樹脂層15とで構成されている。パッケージ基板2の構成材料は、半導体素子1を加熱によってフリップチップ接合する際に、伸縮量が小さい材料であることが望ましい。好ましい材料を用いた基板としては、多層セラミック基板、ガラス布積層エポキシ基板ガラエポ基板、アラミド不織布基板、ガラス布積層ポリイミド樹脂基板などがある。パッケージ基板2のコア層60に形成されたスルーホールには、CuあるいはCu合金等の導電体からなるビア32a、32bが埋め込まれている。また、コア層60の上下に配置された有機樹脂層15にも、ビアホール40内に埋め込まれたビア30a、30b、31a、31b、33a、33b、34a、34bが形成されている。このビア32a、32b、30a、30b、31a、31b、33a、33b、34a、34bは、例えばめっき法などによりスルーホール又はビアホール内にCuなどの熱良導体を充填することにより形成される。ただし、上述のビアは、Cu以外の金属、Al粒子やCu粒子などの金属粒子を含んだエポキシ材料等の樹脂により構成されていてもよい。なお、ここで、熱良導体とは、少なくとも熱伝導率が0.2W/m/K以上の物質をいうものとする。また、パッケージ基板2の下面素子搭載面10に対向する面12には信号伝達用のビア34bに接続されたランド25bと、放熱用のビア34aに接続されたランド25aとがそれぞれ形成されている。各有機樹脂層15の上面と、コア層60の上面上にもランド20a、20b、21a、21b、22a、22b、23a、23b、24a、24b、22a、22bが形成されている。パッケージ基板2の素子搭載面10上及び下面上には絶縁性の表面保護膜ソルダーレジスト49がそれぞれ形成されている。表面保護膜49は固着エリア10b上に形成されていてもよいが、後述するように半導体装置100の放熱性を向上させるためには固着エリア10b上に形成されないことがより好ましい。なお、ビア30aと放熱板4との間には表面保護膜49が介在しているので、両者は電気的に接続されない。また、パッケージ基板2の下面12上には、半導体装置100をマザーボードなど外部の実装基板等と固着させるための外部電極8が、例えば、縦横方向に整列配置されたマトリクス状などの規則的なパターンで形成されている。外部電極8として、一般には、はんだボールが形成されるが、外部電極8は、はんだボール以外の金属ボールやボール形状をとらないランドやバンプであってもよい。本実施形態の半導体装置100では、従来の半導体装置と異なり、固着エリア10bの接着剤が塗布されている部分の下方において、複数のビア30a、31a、32a、33a、及び34aがパッケージ基板2の膜厚方向図2での上下方向に積層されることでパッケージ基板2を貫通するように構成されたスタックドビア構造体9が形成されている。このスタックドビア構造体9は素子搭載面10から下面12まで、パッケージ基板2を貫通するように設けられている。スタックドビア構造体9を構成する複数のビアは、パッケージ基板2の上方から見て少なくとも一部が重なっている。なお、ビア30a、31a、33a、34aはビア32に比べて径が小さいマイクロビアであってもよい。ビア32の径は、例えば150μm~500μm程度であり、ビア30a、31a、33a、34aの径は、例えば40μm~100μm程度である。本実施形態では、1つの外部電極8につき1つのスタックドビア構造体9が形成されている。本実施形態の半導体装置100において、半導体素子1で発生した熱は、半導体素子1の裏面から放熱板4に伝わり、スタックドビア構造体9を介してパッケージ基板2下面の周辺部に設けられた外部電極8へと速やかに伝達される。各有機樹脂層15内のビアがスタックドビア構造を取らない場合、パッケージ基板2のビア30a及びランド20aに伝達された熱は、ビアと配線を介して縦方向及び横方向に伝達される。これに比べて、本実施形態の半導体装置100では、パッケージ基板2のビア30a及びランド20aに伝達された熱は、スタックドビア構造体9内に縦方向に伝わり、外部電極8から実装基板等へと速やかに伝達される。すなわち、放熱経路が最短化されているので、半導体素子1で発生した熱を速やかに外部へと放散させることができる。このため、本実施形態の半導体装置100では、半導体素子1が発熱して放熱部材放熱板4の温度が上昇した場合でも、半導体素子1の温度が大幅に上昇するのを回避することができる。また、放熱板4に伝達された熱を速やかに放散させることができるので、放熱板4の熱膨張を従来の半導体装置に比べて小さく抑えることができ、放熱板4とパッケージ基板2との固着部分に大きな応力が加わるのを防ぐことができる。また、パッケージ基板2の変形を緩和し、パッケージ基板2の反り量の増大を回避することができる。一方、半導体素子1の突起電極は、ランド20b、ビア30b、ビア31b、ランド22b、ビア32b、ビア33b、ランド24b、ビア34b、ランド25bを介して外部電極8に電気的に接続されている。また、本実施形態の半導体装置において、図3に示すように、固着エリア10bの下方領域では、外部電極8に対応して設けられた複数のスタックドビア構造体9が形成されている。互いに隣接するスタックドビア構造体9を構成するビア同士は、配線パターンによって横方向に接続されている。その結果、複数のスタックドビア構造体9と配線パターン51、52、53、54、55、56とで網目のようなパターンを形成している。このような網目パターンをとることは必須ではないが、このような構成をとることで、半導体素子1からパッケージ基板2への放熱経路がより拡大するので、より効果的に半導体素子1で発生した熱を放散させ、半導体素子1の温度上昇を抑えることができる。そのため、パッケージ基板2での反りの発生も効果的に抑えることができる。さらに、図3に示す各有機樹脂層15上の配線パターン同士は、図1bに示す通り、パッケージ基板2の上方から見て素子搭載エリア10aの周囲を囲むように枠状に形成されていることが好ましい。この構成によれば、パッケージ基板2の外周部の剛性を向上させることができるので、半導体素子1とパッケージ基板2との線膨張係数の差によって発生するパッケージ基板2の反りを効果的に緩和することができる。なお、スタックドビア構造体9自体にもパッケージ基板2の剛性を向上させる効果はある。また、スタックドビア構造体9とこれに接続される配線パターンの電位は接地電位GND又は電源電位であってもよい。このようにすることで、半導体素子1の温度上昇と、半導体素子1とパッケージ基板2の線膨張係数の差によって引き起こされるパッケージ基板2の反り量とを、より効果的に低減することができる。この場合、固着エリア10b上に表面保護膜49を形成せず、半導体素子1の裏面に接地端子や電源端子を露出させておくことで、半導体素子1の端子とスタックドビア構造体9とを電気的に接続させることができ、スタックドビア構造体9、放熱板4、放熱ペースト5を介して半導体素子1に接地電位又は電源電位を供給することができる。また、表面保護膜49を介さず直接スタックドビア構造体9と放熱板4とが接続されることで、直接的にスタックドビア構造体9への放熱経路が確保できるので、半導体素子1の温度上昇を効果的に低減することができる。-実施形態の第1の変形例-図4は、本発明の実施形態の第1の変形例に係る半導体装置の図1aに示すIIII線半導体装置の中央を通る切断面における断面図である。また、図5は、第1の変形例に係る半導体装置の図1aに示すIIIIII線における断面図である。図4に示すように、本変形例に係る半導体装置において、固着エリア10bの下方領域では、スタックドビア構造体9で構成される列が複数列配置され、各ビアに接続された同じ有機樹脂層上の配線パターン同士は互いに接続されている。すなわち、スタックドビア構造体9及び配線パターンで構成される網目パターン図3参照が例えば2重又は3重に、パッケージ基板2の上方から見て半導体素子1を囲むように設けられている。なお、図4では、1つの外部電極8に対して複数2つのスタックドビア構造体9が設けられている例を示しているが、外部電極8とスタックドビア構造体9とが1:1で設けられていてもよい。本変形例に係る半導体装置では、このような構成をとることで、図2に示す実施形態に係る半導体装置よりも放熱性をより一層向上させることができ、半導体素子1及びパッケージ基板2の反り量をより一層低減することができる。このため、半導体装置の信頼性をさらに高めることができる。また、本変形例に係る半導体装置においては、図5に示すように、コア層60を除く有機樹脂層15のうち、固着エリア10bの直下方であって、互いに隣接する2つのスタックドビア構造体9の間に位置する領域には、配線パターンに接続されたビア70がさらに埋め込まれている。ビア70は、例えばビア32a、32bに比べて径が小さいマイクロビアである。この構成によれば、ビア30a、31a、33a、34aと配線パターン51、52、53、54、55、56とで構成される網目パターンの網目が、図3に示す網目パターンに比べて小さく、メタルパターンが高密度化されているので、図1a、bに示す実施形態に係る半導体装置よりも放熱性が向上し、半導体素子1及びパッケージ基板2の反り量を低減することができる。従って、より信頼性の高い半導体装置を得ることができる。-実施形態の第2の変形例-図6は、実施形態の第2の変形例に係る半導体装置の図1aに示すIIII線における断面図である。また、図7は、第2の変形例に係る半導体装置の図1aに示すIIIIII線における断面図である。図6に示すように、実施形態の第2の変形例に係る半導体装置では、固着エリア10bに表面保護膜49が配置されておらず、パッケージ基板2に形成されたスタックドビア構造体9が放熱板4と直接接触している。この構成により、半導体素子1からのパッケージ基板2側への放熱経路を短縮化することができる。また、スタックドビア構造体9が外部電極8と接続されており、放熱板4から最短経路で実装基板図示せずへの放熱が可能な、高い信頼性を持つ半導体装置を得ることができる。表面保護膜49が固着エリア10b上に形成されない場合、放熱板4とスタックドビア構造体9とが直接接触することになるので、表面保護膜49を間に挟む場合に比べて放熱板4からスタックドビア構造体9へと向かう放熱経路での放熱効率を大幅に向上させることができる。また、図7に示すように、本変形例に係る半導体装置では、固着エリア10bの下方においてビアと配線パターンとで構成される網目構造が形成されている。また、スタックドビア構造体9に接続された複数の外部電極8aは、互いに接触し、一体化されている。外部電極8aは、例えばはんだボールで構成されている。この構成によれば、半導体素子1からパッケージ基板2への放熱経路を拡大できるので、半導体素子1の温度の上昇をさらに効果的に抑えることが可能となる。-実施形態の第3の変形例-図8は、スタックドビア構造体において積層されているスルーホール、スルーホールランド、マイクロビア、マイクロビアランドの形状を観念的に示す平面図であり、実施形態に係る半導体装置のスタックドビア構造体を拡大して示す図である。図9は、実施形態の第3の変形例に係るスタックドビア構造体の概略構成を観念的に示す平面図である。図8に示す例では、有機樹脂層15に形成されたビアホール40及びランド20a、21a、24aは、平面的に見てコア層60に形成されたスルーホール50の内部に収まる径を有している。これに対し、本変形例に係る半導体装置では、図9に示すように、スタックドビア構造体9を構成するスルーホール50のランド上に複数のビアホール40及びこれを埋め込む複数のビアマイクロビアが設けられている。この構成によれば、半導体素子1からのパッケージ基板2側への放熱経路を拡大することができ、半導体素子1の温度上昇をさらに抑えることが出来る。また、スルーホール50のランド25a上に複数配置されたマイクロビアがスルーホール50のメタル壁面金属膜等がめっき等された壁面に重なるように配置されていれば、半導体素子から実装基板側への放熱経路を短縮化することができ、半導体素子1の温度上昇をさらに抑えることが出来る。また、図10は、本変形例に係る半導体装置において、図9とは別のスタックドビア構造体の概略構成を示す平面図である。同図に示すように、マイクロビアのサイズがスルーホール50とのランド22a、23a上に複数配置されたマイクロビアのサイズを、スルーホール50の径と同等程度に拡大しても上述と同様の放熱効果を得ることができる。このときマイクロビアの径は例えば80μm~450μmである。本変形例の半導体装置によれば、半導体素子1が発熱して放熱部材放熱板4の温度が上昇した場合でも、半導体素子1の温度上昇を回避することができる。また、放熱板4に熱膨張が生じ、放熱板4とパッケージ基板2との固着部分に大きな応力が加わった場合でも、変形して反り量が増大することを回避することができる。このとき、スタックドビア構造体9間のピッチは実用設計上約2000μm以下とするが、200μm以上500μm以下であればさらに望ましい効果が得られる。なお、スタックドビア構造体9のピッチの前述の範囲は図1a、bに示す実施形態及び他の変形例に係る半導体装置にも適用できる。また、パッケージ基板2において、スタックドビア構造体9を構成するマイクロビアが、ビアホール内の全体をCuめっきで充填することによって形成されたものであってもCu粒子同様の効果を得ることができる。なお、スルーホール50のランド25a上に複数配置されたマイクロビアのサイズが、スルーホールの径と同等サイズに拡大しても同様の効果を得ることができる。このときマイクロビアの径は80μm~450μm程度である。なお、以上で説明した実施形態及びその変形例は本発明の単なる例示であって各部材の構成材料、サイズ、形状、接続方法等は本発明の趣旨を逸脱しない範囲で適宜変更可能である。また、それぞれの実施形態及びその変形例に用いられた部材等を他の変形例と適宜組み合わせることも可能である。例えば、図2、4、6では半導体素子1の回路形成面1aがパッケージ基板2に面するように、半導体素子1がパッケージ基板2上にフリップチップ接続される例を示したが、半導体素子1の回路形成面と裏面とを接続する貫通電極を設けた上でパッケージ基板2上のビア30b及びランド20bが貫通電極と電気的に接続するように、パッケージ基板2の素子搭載面10と半導体素子1の裏面とを接続させてもよい。この場合、半導体素子1の回路形成面1aが放熱板4の被覆部4aと放熱ペースト5を介して接触する。