第1の電極が第1の入力端子に電気的に接続され、第2の電極が第1の出力端子に電気的に接続され、ゲート電極が第1のノードに電気的に接続される第1のトランジスタと、第1の電極が前記第1の出力端子に電気的に接続され、第2の電極が第1の電源線に電気的に接続され、ゲート電極が第2のノードに電気的に接続される第2のトランジスタと、第1の電極が前記第1の入力端子に電気的に接続され、第2の電極が第2の出力端子に電気的に接続され、ゲート電極が前記第1のノードに電気的に接続される第3のトランジスタと、第1の電極が前記第2の出力端子に電気的に接続され、第2の電極が第2の電源線に電気的に接続され、ゲート電極が前記第2のノードに電気的に接続される第4のトランジスタと、前記第1のノードと前記第2のノードに与える電位のレベルを制御する制御部と、を有し、前記第2の電源線には、高電位駆動電圧または低電位駆動電圧が切り替えられて供給されることを特徴とするパルス出力回路。第1のトランジスタ乃至第11のトランジスタと、第1の入力端子乃至第5の入力端子、第1の出力端子、第2の出力端子と第1の電源線乃至第6の電源線とを有し、前記第1のトランジスタは、第1の電極が前記第1の入力端子に電気的に接続され、第2の電極が前記第2のトランジスタの第1の電極に電気的に接続され、ゲート電極が前記第3のトランジスタのゲート電極及び前記第7のトランジスタの第1の電極に電気的に接続され、前記第2のトランジスタは、第2の電極が前記第1の電源線に電気的に接続され、ゲート電極が前記第4のトランジスタのゲート電極、前記第6のトランジスタのゲート電極、前記第9のトランジスタの第2の電極、前記第10のトランジスタの第2の電極、及び前記第11のトランジスタの第1の電極に電気的に接続され、前記第3のトランジスタは、第1の電極が前記第1の入力端子に電気的に接続され、第2の電極が前記第2の出力端子に電気的に接続され、前記第4のトランジスタは、第1の電極が前記第2の出力端子に電気的に接続され、第2の電極が前記第2の電源線に電気的に接続され、前記第5のトランジスタは、第1の電極が前記第7のトランジスタの第2の電極に電気的に接続され、第2の電極が前記第3の電源線に電気的に接続され、ゲート電極が前記第4の入力端子に電気的に接続され、前記第6のトランジスタは、第1の電極が前記第5のトランジスタの第1の電極に電気的に接続され、第2の電極が前記第1の電源線に電気的に接続され、前記第7のトランジスタは、ゲート電極が前記第4の電源線に電気的に接続され、前記第8のトランジスタは、第1の電極が前記第5の電源線に電気的に接続され、第2の電極が前記第9のトランジスタの第1の電極に電気的に接続され、ゲート電極が前記第2の入力端子に電気的に接続され、前記第9のトランジスタは、ゲート電極が前記第3の入力端子に電気的に接続され、前記第10のトランジスタは、第1の電極が前記第6の電源線に電気的に接続され、ゲート電極が前記第5の入力端子に電気的に接続され、前記第11のトランジスタは、第2の電極が前記第1の電源線に電気的に接続され、ゲート電極が前記第4の入力端子に電気的に接続され、前記第1の電源線には、低電位駆動電圧が供給され、前記第2の電源線には、高電位駆動電圧または低電位駆動電圧が切り替えられて供給され前記第3の電源線乃至前記第6の電源線には、高電位駆動電圧が供給されていることを特徴とするパルス出力回路。請求項1において、前記第1のトランジスタ乃至前記第4のトランジスタは、Nチャネル型のトランジスタであることを特徴とするパルス出力回路。請求項2において、前記第3の電源線、第4の電源線、第5の電源線、及び第6の電源線の電位は、前記第1の電源線、前記第2の電源線の電位より高いことを特徴とするパルス出力回路。請求項2において、前記第1のトランジスタ乃至前記第11のトランジスタは、Nチャネル型のトランジスタであることを特徴とするパルス出力回路。パルス出力回路において、第m-1のパルス出力回路、第mのパルス出力回路、第m1のパルス出力回路、及び第m2のパルス出力回路m≧2を少なくとも含み、クロック信号を出力する第1の信号線乃至第4の信号線を有し、前記第m-1のパルス出力回路、前記第mのパルス出力回路、前記第m1のパルス出力回路、及び前記第m2のパルス出力回路m≧2は、それぞれ第1の入力端子乃至第5の入力端子と、第1の出力端子及び第2の出力端子とを含み、前記第mのパルス出力回路において、前記第1の入力端子乃至第3の入力端子は、前記第1の信号線乃至前記第4の信号線のうち3本の異なった信号線と電気的に接続され、前記第4の入力端子は、前記第m-1のパルス出力回路の前記第1の出力端子と電気的に接続され、前記第5の入力端子は、第m2のパルス出力回路の前記第1の出力端子と電気的に接続され、前記第1の出力端子は、第m1のパルス出力回路の前記第4の入力端子と電気的に接続されていることを特徴とするシフトレジスタ。請求項6において、前記第1の信号線乃至第4の信号線の各々は、順に1/4周期遅延したクロック信号を出力することを特徴とするシフトレジスタ。表示装置において、複数の画素が行列状に配列された表示パネルの画素ラインごとにゲート線走査線が設けられ、表示用走査信号の1水平期間の周期でそのゲート線走査線を順次選択して駆動することにより、表示画像の更新が行われる。そのように画素ラインすなわちゲート線走査線を順次選択して駆動するためのゲート線駆動回路走査線駆動回路としては、表示用走査信号の1フレーム期間で一巡するシフト動作を行うシフトレジスタを用いることができる。従来、この駆動回路内のシフトレジスタは、ある一定期間毎にカウントアップされ出力信号は制御されてきた。しかし各走査信号線の出力信号は、当然全走査ライン信号ライン分出力せねばならず、データ書き込み時間が長くなるという問題があった。本発明の一態様は、表示装置における画面のちらつきを低減し、データ書き込み時間の短縮及び消費電力の低減を保証する駆動回路、及び表示装置を提供することを課題の一つとする。本発明の一態様は、第1の電極が第1の入力端子に電気的に接続され、第2の電極が第1の出力端子に電気的に接続され、ゲート電極が第1のノードに電気的に接続される第1のトランジスタと、第1の電極が第1の出力端子に電気的に接続され、第2の電極が第1の電源線に電気的に接続され、ゲート電極が第2のノードに電気的に接続される第2のトランジスタと、第1の電極が第1の入力端子に電気的に接続され、第2の電極が第2の出力端子に電気的に接続され、ゲート電極が第1のノードに電気的に接続される第3のトランジスタと、第1の電極が第2の出力端子に電気的に接続され、第2の電極が第2の電源線に電気的に接続され、ゲート電極が第2のノードに電気的に接続される第4のトランジスタと、第1のノードと第2のノードに与える電位のレベルを制御する制御部とを有し、第2の電源線には、高電位駆動電圧または低電位駆動電圧が切り替えられて供給されることを特徴とするパルス出力回路である。本発明の一態様は、第1のトランジスタ乃至第11のトランジスタと、第1の入力端子乃至第5の入力端子、第1の出力端子、第2の出力端子を有し、第1の電源線乃至第6の電源線と電気的に接続され、第1のトランジスタは、第1の電極が第1の入力端子に電気的に接続され、第2の電極が第2のトランジスタの第1の電極に電気的に接続され、ゲート電極が第3のトランジスタのゲート電極及び第7のトランジスタの第1の電極に電気的に接続され、第2のトランジスタは、第2の電極が第1の電源線に電気的に接続され、ゲート電極が第4のトランジスタのゲート電極、第6のトランジスタのゲート電極、第9のトランジスタの第2の電極、第10のトランジスタの第2の電極、及び第11のトランジスタの第1の電極に電気的に接続され、第3のトランジスタは、第1の電極が第1の入力端子に電気的に接続され、第2の電極が第2の出力端子に電気的に接続され、第4のトランジスタは、第1の電極が第2の出力端子に電気的に接続され、第2の電極が第2の電源線に電気的に接続され、第5のトランジスタは、第1の電極が第7のトランジスタの第2の電極に電気的に接続され、第2の電極が第3の電源線に電気的に接続され、ゲート電極が第4の入力端子に電気的に接続され、第6のトランジスタは、第1の電極が第5のトランジスタの第1の電極に電気的に接続され、第2の電極が第1の電源線に電気的に接続され、第7のトランジスタは、ゲート電極が第4の電源線に電気的に接続され、第8のトランジスタは、第1の電極が第5の電源線に電気的に接続され、第2の電極が第9のトランジスタの第1の電極に電気的に接続され、ゲート電極が第2の入力端子に電気的に接続され、第9のトランジスタは、ゲート電極が第3の入力端子に電気的に接続され、第10のトランジスタは、第1の電極が第6の電源線に電気的に接続され、ゲート電極が第5の入力端子に電気的に接続され、第11のトランジスタは、第2の電極が第1の電源線に電気的に接続され、ゲート電極が第4の入力端子に電気的に接続され、第2の電源線には、高電位駆動電圧または低電位駆動電圧が切り替えられて供給されているパルス出力回路である。本発明の一態様において、第3の電源線、第4の電源線、第5の電源線、及び第6の電源線の電位は第1の電源線及び第2の電源線の電位より高いパルス出力回路でもよい。本発明の一態様において、第1のトランジスタ乃至第11のトランジスタは、Nチャネル型のトランジスタであるパルス出力回路でもよい。本発明の一態様は、第m-1のパルス出力回路、第mのパルス出力回路、第m1のパルス出力回路、及び第m2のパルス出力回路m≧2を少なくとも含み、クロック信号を出力する第1の信号線乃至第4の信号線を有し、第mのパルス出力回路において、第1の入力端子乃至第3の入力端子は、第1の信号線乃至第4の信号線のうち3本の異なった信号線と電気的に接続され、第4の入力端子は、第m-1のパルス出力回路の第1の出力端子と電気的に接続され、第5の入力端子は、第m2のパルス出力回路の第1の出力端子と電気的に接続され、第1の出力端子は、第m1のパルス出力回路の第4の入力端子と電気的に接続されているシフトレジスタである。本発明の一態様において、第1の信号線乃至第4の信号線の各々は、順に1/4周期遅延したクロック信号を出力するシフトレジスタでもよい。本発明の一態様により、表示装置における画面のチラツキを低減し、データ書き込み時間の短縮及び消費電力の低減を保証する駆動回路、及び表示装置を提供することができる。以下、本発明の実施の形態について図面を参照しながら説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って本実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同じ物を指し示す符号は異なる図面間において共通とする。なお、以下の説明で参照する図面において、同一図面中でトランジスタが実線及び破線の両方で表現されている場合、実線で表現されている場合には、当該トランジスタが導通状態オン状態にあることを表し、破線で表現されている場合には、当該トランジスタが非導通状態オフ状態にあることを表すものとする。実施の形態1本実施の形態では、パルス出力回路、当該パルス出力回路を含むシフトレジスタの一例に関して図1を参照して説明する。本実施の形態で示すシフトレジスタは、第1のパルス出力回路10_1~第nのパルス出力回路10_nn≧2と、クロック信号を出力する第1の信号線11~第4の信号線14を有している図1A参照。第1の信号線11は第1のクロック信号CK1を出力し、第2の信号線12は第2のクロック信号CK2を出力し、第3の信号線13は第3のクロック信号CK3を出力し、第4の信号線14は第4のクロック信号CK4を出力する。クロック信号CKは、一定の間隔でHレベル信号とLレベル信号を繰り返す信号であり、ここでは、第1のクロック信号CK1~第4のクロック信号CK4は、順に1/4周期分遅延している。本実施の形態では、第1のクロック信号CK1~第4のクロック信号CK4を利用して、パルス出力回路の駆動の制御等を行う。第1のパルス出力回路10_1~第nのパルス出力回路10_nの各々は、第1の入力端子21、第2の入力端子22、第3の入力端子23、第4の入力端子24、第1の出力端子25、第5の入力端子26、第2の出力端子27を有している図1B参照。第1の入力端子21、第2の入力端子22及び第3の入力端子23は、第1の信号線11~第4の信号線14のいずれかと電気的に接続されている。例えば、図1において、第1のパルス出力回路10_1は、第1の入力端子21が第1の信号線11と電気的に接続され、第2の入力端子22が第2の信号線12と電気的に接続され、第3の入力端子23が第3の信号線13と電気的に接続されている。また、第2のパルス出力回路10_2は、第1の入力端子21が第2の信号線12と電気的に接続され、第2の入力端子22が第3の信号線13と電気的に接続され、第3の入力端子23が第4の信号線14と電気的に接続されている。また、本実施の形態で示すシフトレジスタの第mのパルス出力回路m≧2において、第mのパルス出力回路の第4の入力端子24は第m-1のパルス出力回路の第1の出力端子25と電気的に接続され、第mのパルス出力回路の第5の入力端子26は第m2のパルス出力回路の第1の出力端子25と電気的に接続され、第mのパルス出力回路の第1の出力端子25は第m1のパルス出力回路の第4の入力端子24と電気的に接続され、第mのパルス出力回路の第2の出力端子27はOUTmに信号を出力する。例えば、第3のパルス出力回路10_3において、第3のパルス出力回路10_3の第4の入力端子24は第2のパルス出力回路10_2の第1の出力端子25と電気的に接続され、第3のパルス出力回路10_3の第5の入力端子26は第5のパルス出力回路10_5の第1の出力端子25と電気的に接続され、第3のパルス出力回路10_3の第1の出力端子25は第4のパルス出力回路10_4の第4の入力端子24及び第1のパルス出力回路10_1の第5の入力端子26と電気的に接続されている。また、第1のパルス出力回路10_1では、第4の入力端子24に第1のスタートパルスSP1が入力される。また、第n-1のパルス出力回路10_n-1では、第5の入力端子26に第2のスタートパルスSP2が入力される。また、第nのパルス出力回路10_nでは、第5の入力端子26に第3のスタートパルスSP3が入力される。なお、第2のスタートパルスSP2及び第3のスタートパルスSP3は、外部より入力される信号でもよいし、別途駆動回路の内部で生成された信号であってもよい。次に、第1のパルス出力回路10_1~第nのパルス出力回路10_nの具体的な構成に関して説明する。図1Cは、本明細書で開示する発明に関わるパルス出力回路の概略図である。第1のパルス出力回路10_1~第nのパルス出力回路10_nの各々は、ノードf1の制御により第1のクロック信号CK1を出力ラインに出力する第1のトランジスタ101及び第3のトランジスタ103と、ノードf2の制御により低電位駆動電圧VSS1を出力ラインに出力する第2トランジスタ102及び、可変電位駆動電圧VSS2を出力ラインに出力する第4のトランジスタ104から構成された出力部70と、ノードf1とノードf2を制御する制御部60とを有する。また、上述した第1の入力端子21、第4の入力端子24、第5の入力端子26、第1の出力端子25、第2の出力端子27に加え、第1の電源線31、第2の電源線32、第8の電源線38から第1のトランジスタ101乃至第4のトランジスタ104に信号が供給される。第1のトランジスタ101は、第1の電極が第1の入力端子21に電気的に接続され、第2の電極が第2のトランジスタ102の第1の電極に電気的に接続され、ゲート電極がノードf1に電気的に接続されている。第2のトランジスタ102は、第1の電極が第1の出力端子25に電気的に接続され、第2の電極が第1の電源線31に電気的に接続され、ゲート電極がノードf2に電気的に接続されている。第3のトランジスタ103は、第1の電極が第1の入力端子21に電気的に接続され、第2の電極が第4のトランジスタ104の第1の電極に電気的に接続され、ゲート電極がノードf1に電気的に接続されている。第4のトランジスタ104は、第1の電極が第2の出力端子27に電気的に接続され、第2の電極が第2の電源線32に電気的に接続され、ゲート電極がノードf2に電気的に接続されている。なお、図2に示すようにノードf2において、第2のトランジスタ102にかかる電圧ストレスを軽減させるため、第2のトランジスタ102及び第4のトランジスタ104のゲート電極間にトランジスタ100を別途設けてもよい。この場合、トランジスタ100のゲート電極は第7の電源線37と電気的に接続される。図6Cに示すように制御部60は、第5のトランジスタ105乃至第11のトランジスタ111から構成されるが、ノードf1及びノードf2を制御することができるいかなる構成も可能である。ここでは、説明上の便宜上、制御部60が図6Cに図示された制御部60と同一な構成を持つ場合のみを例であげて、図4に示したタイミングチャートを参照しながらパルス出力回路の動作について説明する事にする。なお図4に示したタイミングチャートにおいて、第1の期間51、第2の期間52、第3の期間53、第4の期間54、第5の期間55に分割して説明する。また、第1の期間51の開始時間をa、第2の期間52の開始時間をb、第3の期間53の開始時間をc、第4の期間54の開始時間をd、第5の期間55の開始時間をeとする。第1の期間51、第2の期間52、第3の期間53、第4の期間54を含む61から62までの期間t1を通常モード、第5の期間55である62から63までの期間t2を一斉モードとする。なお63以降の期間は、再び通常モードに戻るものとして説明する。なお、以下の説明において、第1のトランジスタ101~第4のトランジスタ104は、Nチャネル型のトランジスタとし、ゲート電極とソース電極間電圧Vgsがしきい値電圧Vthを上回ったとき導通状態になるものとする。図1Aに示した、第1のパルス出力回路10_1の出力に関して説明する。第1のパルス出力回路10_1は、第1の入力端子21が第1のクロック信号CK1を供給する第1の信号線11と電気的に接続され、第2の入力端子22が第2のクロック信号CK2を供給する第2の信号線12と電気的に接続され、第3の入力端子23が第3のクロック信号CK3を供給する第3の信号線13と電気的に接続されている。なお、第1の電源線31には、低電位駆動電圧VSS1が供給され、第2の電源線32には可変電位駆動電圧VSS2が供給され、第8の電源線38には高電位駆動電圧VDDが供給されるものとする。ここで、VSS1はVDDより小さく、VSS2はVDD以下であるとする。また、第1のクロック信号CK1~第4のクロック信号CK4は、一定の間隔でHレベルとLレベルを繰り返す信号であるが、Hレベルの電位は全てVDD、Lレベルの電位は全てVSS1であるとする。また、ここでは説明の簡略化のためVSS1=0とするが、これに限られない。第1の期間51において第1のスタートパルスSP1がHレベルとなり図4中のaノードf1は充電され、電位が上昇し、ノードf2は、VSS1まで放電される。そのため、第1のトランジスタ101及び第3のトランジスタ103がオンとなり、第2のトランジスタ102及び第4のトランジスタ104がオフする。従って、第1の期間51における第1の出力端子25及び第2の出力端子27の電位は、第1のクロック信号CK1のLレベルとなる。図5A参照第2の期間52において第1のクロック信号CK1がHレベルとなり図4中のb、浮遊状態となったノードf1は、第3のトランジスタ103のゲート電極とソース電極間の重畳部に形成された寄生容量による容量結合の影響でブートストラッピングされる。これにより、ノードf1の電位が更に上昇することで、第1のトランジスタ101及び第3のトランジスタ103は、完全にオンする。従って、第2の期間52における第1の出力端子25及び第2の出力端子27の電位は、Hレベルとなる。図5B参照なお、この時ノードf2がLレベルに維持されているため第1の出力端子25及び第2の出力端子27の電位がLレベルからHレベルに立ち上がるとき、ノードf2と第1の出力端子25及びノードf2と第2の出力端子27との容量結合による不具合を抑制することができる。第3の期間53において第1のスタートパルスSP1がHレベルからLレベルとなり図4中のc第1のクロック信号CK1が、第2の期間52に続いてHレベルを保持し、また第2の期間52に続いてノードf1の電位も変化しないため、第1のトランジスタ101及び第3のトランジスタ103は、オン状態を維持する。従って、第3の期間53における第1の出力端子25及び第2の出力端子27の電位は、Hレベルとなる。図5C参照第4の期間54において第1のクロック信号CK1がHレベルからLレベルとなり図4中のd、リセット信号RESETが入力されることで、ノードf1の電位は、VSS1まで放電され、ノードf2は電位が上昇する。そのため、第1のトランジスタ101及び第3のトランジスタ103がオフし、第2のトランジスタ102及び第4のトランジスタ104がオンとなる。従って、第4の期間54における第1の出力端子25及び第2の出力端子27の電位は、Lレベルとなる。図5D参照次に第5の期間55において、通常モードから、一斉オンモードに切り替える際、第2の電源線32VSS2の電位をLレベルからHレベルにする図4中のe。第1のスタートパルスSP1、及びリセット信号RESETはLレベルのままである。この時、第2の電源線32にHレベルの電位が供給されることによって、浮遊状態にあるノードf2は、第4のトランジスタ104のゲート電極とソース電極間の重畳部に形成された寄生容量による容量結合の影響でブートストラッピングされる。これにより、ノードf2の電位が上昇することで第4のトランジスタ104を完全にオンさせることができる。また第1の電源線31は、Lレベルである。従って、第5の期間55における第1の出力端子25の電位はLレベルとなり、第2の出力端子27の電位はHレベルとなる。また第5の期間55において、第2の電源線32をHレベルとした際に第2のトランジスタ102にかかえる電圧ストレスを軽減させるために、図2に示すようにあらかじめノードf2にトランジスタ100を設けてもよい。このように、第1の電源線31を第2のトランジスタ102の第2の電極、第2の電源線32を第4のトランジスタ104の第2の電極と電気的に接続した構成を設ける事で、第4の入力端子24の電位及び第5の入力端子26の電位をLレベルに保持する期間に、第2のトランジスタ102における第2の電極の電位及び第4のトランジスタ104における第2の電極の電位を互いに依存させることなく完全に独立した状態で制御できる。またこの場合シフトレジスタに設けられたパルス出力回路における出力部70において、次段のパルス出力回路に接続される第1の出力端子25と電気的に接続される第2のトランジスタ102に第1の電源線31から供給される電位を低電位駆動電圧VSS1とし、各走査信号線に接続される第2の出力端子27と電気的に接続される第4のトランジスタ104に第2の電源線32から供給される電位を可変電位駆動電圧VSS2とする。可変電位駆動電圧VSS2を通常モードでは、低電位駆動電圧VSS1とし、一斉モードにおいて、一斉オンモードでは高電位駆動電圧VDD、一斉オフモードでは低電位駆動電圧VSS1とすることにより、第2の出力端子27の電位を、第2の電源線32の電位を変化させる事で自由に制御することができる。このため、各走査信号線に接続される第2の出力端子27に対して同一タイミングで一括してオン信号又はオフ信号を出力することができる。上記構成および方法によれば、画像表示装置における駆動回路において、特定色例えば、全黒表示や全白表示表示の際、複数の各走査信号線に対し同一タイミングで一括して表示用走査信号オン信号又はオフ信号を出力することができるため、データ書き込み時間を短縮することができる。また一括表示後に走査信号線駆動部を停止する期間を確保でき、その期間における走査信号線駆動部の消費電力を低減させることができる。また、高速動作により駆動回路部にかかる負担を低減させることができるため、画面のチラツキを防止することができる。図6は、図1Cに図示されたパルス出力回路の具体的な回路構成を示したものである。本明細書で開示する発明に関わるシフトレジスタは、第1のパルス出力回路10_1~第nのパルス出力回路10_nn≧2と、クロック信号を出力する第1の信号線11~第4の信号線14を有している図6A参照。第1の信号線11は第1のクロック信号CK1を出力し、第2の信号線12は第2のクロック信号CK2を出力し、第3の信号線13は第3のクロック信号CK3を出力し、第4の信号線14は第4のクロック信号CK4を出力する。クロック信号CKは、一定の間隔でHレベル信号とLレベル信号を繰り返す信号であり、ここでは、第1のクロック信号CK1~第4のクロック信号CK4は、順に1/4周期分遅延している。本実施の形態では、第1のクロック信号CK1~第4のクロック信号CK4を利用して、パルス出力回路の駆動の制御等を行う。第1のパルス出力回路10_1~第nのパルス出力回路10_nの各々は、第1の入力端子21、第2の入力端子22、第3の入力端子23、第4の入力端子24、第1の出力端子25、第5の入力端子26、第2の出力端子27を有している図6B参照。第1の入力端子21、第2の入力端子22及び第3の入力端子23は、第1の信号線11~第4の信号線14のいずれかと電気的に接続されている。例えば、図6において、第1のパルス出力回路10_1は、第1の入力端子21が第1の信号線11と電気的に接続され、第2の入力端子22が第2の信号線12と電気的に接続され、第3の入力端子23が第3の信号線13と電気的に接続されている。また、第2のパルス出力回路10_2は、第1の入力端子21が第2の信号線12と電気的に接続され、第2の入力端子22が第3の信号線13と電気的に接続され、第3の入力端子23が第4の信号線14と電気的に接続されている。また、本実施の形態で示すシフトレジスタの第mのパルス出力回路m≧2において、第mのパルス出力回路の第4の入力端子24は第m-1のパルス出力回路の第1の出力端子25と電気的に接続され、第mのパルス出力回路の第5の入力端子26は第m2のパルス出力回路の第1の出力端子25と電気的に接続され、第mのパルス出力回路の第1の出力端子25は第m1のパルス出力回路の第4の入力端子24と電気的に接続され、第mのパルス出力回路の第2の出力端子27はOUTmに信号を出力する。例えば、第3のパルス出力回路10_3において、第3のパルス出力回路10_3の第4の入力端子24は第2のパルス出力回路10_2の第1の出力端子25と電気的に接続され、第3のパルス出力回路10_3の第5の入力端子26は第5のパルス出力回路10_5の第1の出力端子25と電気的に接続され、第3のパルス出力回路10_3の第1の出力端子25は第4のパルス出力回路10_4の第4の入力端子24及び第1のパルス出力回路10_1の第5の入力端子26と電気的に接続されている。また、第1のパルス出力回路10_1では、第4の入力端子24に第1のスタートパルスSP1が入力される。また、第n-1のパルス出力回路10_n-1では、第5の入力端子26に第2のスタートパルスSP2が入力される。また、第nのパルス出力回路10_nでは、第5の入力端子26に第3のスタートパルスSP3が入力される。なお、第2のスタートパルスSP2及び第3のスタートパルスSP3は、外部より入力される信号でもよいし、別途駆動回路の内部で生成された信号であってもよい。次に、第1のパルス出力回路10_1~第nのパルス出力回路10_nの具体的な構成に関して更に詳しく説明する。第1のパルス出力回路10_1~第nのパルス出力回路10_nの各々は、第1のトランジスタ101~第11のトランジスタ111を有している図6C参照。また、上述した第1の入力端子21、第2の入力端子22、第3の入力端子23、第4の入力端子24、第5の入力端子26及び第1の出力端子25、第2出力端子27に加え、第1の電源線31~第6の電源線36から第1のトランジスタ101~第11のトランジスタ111に信号が供給される。第1のトランジスタ101は、第1の電極が第1の入力端子21に電気的に接続され、第2の電極が第2のトランジスタ102の第1の電極に電気的に接続され、ゲート電極が第3のトランジスタ103のゲート電極及び第7のトランジスタ107の第1の電極に電気的に接続されている。第2のトランジスタ102は、第2の電極が第1の電源線31に電気的に接続され、ゲート電極が第4のトランジスタ104のゲート電極、第6のトランジスタ106のゲート電極、第9のトランジスタ109の第2の電極、第10のトランジスタ110の第2の電極、及び第11のトランジスタ111の第1の電極に電気的に接続されている。第3のトランジスタ103は、第1の電極が第1の入力端子21に電気的に接続され、第2の電極が第2の出力端子27に電気的に接続されている。第4のトランジスタ104は、第1の電極が第2の出力端子27に電気的に接続され、第2の電極が第2の電源線32に電気的に接続されている。第5のトランジスタ105は、第1の電極が第3の電源線33に電気的に接続され、第2の電極が第7のトランジスタ107の第2の電極に電気的に接続され、ゲート電極が第4の入力端子24に電気的に接続されている。第6のトランジスタ106は、第1の電極が第5のトランジスタ105の第2の電極に電気的に接続され、第2の電極が第1の電源線31に電気的に接続されている。第7のトランジスタ107は、ゲート電極が第4の電源線34に電気的に接続されている。第8のトランジスタ108は、第1の電極が第5の電源線35に電気的に接続され、第2の電極が第9のトランジスタ109の第1の電極に電気的に接続され、ゲート電極が第2の入力端子22に電気的に接続されている。第9のトランジスタ109は、ゲート電極が第3の入力端子23に電気的に接続されている。第10のトランジスタ110は、第1の電極が第6の電源線36に電気的に接続され、ゲート電極が第5の入力端子26に電気的に接続されている。第11のトランジスタ111は、第2の電極が第1の電源線31に電気的に接続され、ゲート電極が第4の入力端子24に電気的に接続されている。図6Cにおいて、第1のトランジスタ101のゲート電極、第3のトランジスタ103のゲート電極、第7のトランジスタ107の第1の電極の接続箇所をノードf1とする。また、第2のトランジスタ102のゲート電極、第4のトランジスタ104のゲート電極、第6のトランジスタ106のゲート電極、第9のトランジスタ109の第2の電極、第10のトランジスタ110の第2の電極、第11のトランジスタ111の第1の電極の接続箇所をノードf2とする。なお、図3に示すようにノードf2において、第2のトランジスタ102、第6のトランジスタ106、第11のトランジスタ111にかかる電圧ストレスを軽減させるため、第2のトランジスタ102及び第4のトランジスタ104のゲート電極間にトランジスタ100を別途設けてもよい。この場合、トランジスタ100のゲート電極は第7の電源線37と電気的に接続される。なお、第8のトランジスタ108のゲート電極に第2の入力端子22によって供給されるクロック信号、第9のトランジスタ109のゲート電極に第3の入力端子23によって供給されるクロック信号は、第8のトランジスタ108のゲート電極に第3の入力端子23によって供給されるクロック信号、第9のトランジスタ109のゲート電極に第2の入力端子22によって供給されるクロック信号となるように、結線関係を入れ替えてもよい。こうすることで第2の入力端子22及び第3の入力端子23の電位が低下することで生じるノードf2の電位の低下を低減させノードf2の電位の変動を小さくしノイズを低減することができる。次に、図1に示したシフトレジスタの動作について図7乃至図9を参照して説明する。具体的には、図7のタイミングチャートにおいて、第1の期間51、第2の期間52、第3の期間53、第4の期間54、第5の期間55に分割して説明する。また、第1の期間51の開始時間をa、第2の期間52の開始時間をb、第3の期間53の開始時間をc、第4の期間54の開始時間をd、第5の期間55の開始時間をeとする。第1の期間51、第2の期間52、第3の期間53、第4の期間54を含む61から62までの期間t1を通常モード、第5の期間55である62から63までの期間t2を一斉モードとする。なお63以降の期間は、再び通常モードに戻るものとして説明する。なお、以下の説明において、第1のトランジスタ101~第4のトランジスタ104は、Nチャネル型のトランジスタとし、ゲート電極とソース電極間電圧Vgsがしきい値電圧Vthを上回ったとき導通状態になるものとする。また、ここでは、第1のパルス出力回路10_1の出力に関して説明する。第1のパルス出力回路10_1は、第1の入力端子21が第1のクロック信号CK1を供給する第1の信号線11と電気的に接続され、第2の入力端子22が第2のクロック信号CK2を供給する第2の信号線12と電気的に接続され、第3の入力端子23が第3のクロック信号CK3を供給する第3の信号線13と電気的に接続されている。なお、第1の電源線31には低電位駆動電圧VSS1が供給され、第2の電源線32には可変電位駆動電圧VSS2高電位駆動電圧または低電位駆動電圧が切り替えられて供給されるが供給され、第3の電源線33、第4の電源線34、第5の電源線35、第6の電源線36には高電位駆動電圧VDDが供給されるものとする。ここで、VSS1はVDDより小さく、VSS2はVDD以下であるとする。また、第1のクロック信号CK1~第4のクロック信号CK4は、一定の間隔でHレベルとLレベルを繰り返す信号であるが、Hレベルの電位は全てVDD、Lレベルの電位は全てVSS1であるとする。また、ここでは説明の簡略化のためVSS1=0とするが、これに限られない。第1の期間51において第1のスタートパルスSP1がHレベルとなり図7中のa第1のパルス出力回路10_1の第4の入力端子24に電気的に接続された第5のトランジスタ105と第11のトランジスタ111が導通状態になる。第3のクロック信号CK3もHレベルであるため第9のトランジスタ109もオンする。また、第7のトランジスタ107のゲートには高電位駆動電圧VDDが印加されており、第7のトランジスタもオンする図8A参照。このとき、第5のトランジスタ105及び第7のトランジスタ107がオンであるためノードf1の電位は上昇する。また、第11のトランジスタ111がオンであるためノードf2の電位は下降する。また、第5のトランジスタ105の第2の電極の電位は、第5のトランジスタ105の第1の電極がソースとなって、第3の電源線33の電位VDDから第5のトランジスタ105のしきい値電圧を引いた値となるためVDD-Vth105Vth105は第5のトランジスタ105のしきい値電圧となる。またノードf1の電位は、第7のトランジスタ107の第2の電極がソースとなって、第7のトランジスタ107の第2の電極の電位VDD-Vth105から第7のトランジスタ107のしきい値電圧を引いた値となるためVDD-Vth105-Vth107Vth107は第7のトランジスタ107のしきい値電圧となる。ここで、第1のトランジスタ101及び第3のトランジスタ103において、ゲート電極の電位がVDD-Vth105-Vth107となっている。第1のトランジスタ101のゲート電極とソース電極間の電位及び第3のトランジスタ103のゲート電極とソース電極間の電位が各トランジスタのしきい値電圧を上回っている場合、すなわち、VDD-Vth105-Vth107>Vth101Vth101は第1のトランジスタ101のしきい値電圧及びVDD-Vth105-Vth107>Vth103Vth103は第3のトランジスタ103のしきい値電圧であれば、第1のトランジスタ101及び第3のトランジスタ103がオンする。従って、第1の出力端子25の電位及び第2の出力端子27の電位は、第1のクロック信号CK1のLレベルとなる。第2の期間52において第1のパルス出力回路10_1の第1の入力端子21がLレベルからHレベルに切り替わる図7中のb。ここで、第1のトランジスタ101及び第3のトランジスタ103がオンしているため、第1のトランジスタ101及び第3のトランジスタ103のソース電極とドレイン電極の間に電流が生じ、第1の出力端子25の電位及び第2の出力端子27の電位OUT1、すなわち第1のトランジスタ101の第2の電極この場合、ソース電極の電位及び第3のトランジスタ103の第2の電極この場合、ソース電極の電位が上昇を始める。第1の出力端子25の電位及び第2の出力端子27の電位上昇に伴い、浮遊状態となっているノードf1は、第1のトランジスタ101のゲート電極とソース電極間の重畳部、及び第3のトランジスタ103のゲート電極とソース電極間の重畳部に形成された寄生容量による容量結合の影響でブートストラッピングされ、第1のトランジスタ101のゲート電極の電位及び第3のトランジスタ103のゲート電極の電位が上昇する。最終的には、ノードf1の電位、すなわち第1のトランジスタ101のゲート電極の電位及び第3のトランジスタ103のゲート電極の電位は、それぞれVDDVth101及びVDDVth103より高くなり、第1の出力端子25の電位及び第2の出力端子27の電位は、第1のクロック信号CK1のHレベルとなる。図8B参照。また、このとき、第1のパルス出力回路10_1の第4の入力端子24が第1のスタートパルスSP1によりHレベルであるため、第11のトランジスタ111がオンしてノードf2がLレベルに維持されている。従って、第1の出力端子25の電位及び第2の出力端子27の電位がLレベルからHレベルに立ち上がるとき、ノードf2と第1の出力端子25及びノードf2と第2の出力端子27との容量結合による不具合を抑制することができる。次いで、第3の期間53において第1のスタートパルスSP1がLレベルとなり図7中のc第5のトランジスタ105と第11のトランジスタ111がオフする。また、第1のクロック信号CK1が第2の期間52に続いてHレベルを保持し、また第2の期間52に続いてノードf1の電位も変化しないため、第1のトランジスタ101の第1の電極及び第3のトランジスタ103の第1の電極にはHレベルの信号が供給される。従って、第1の出力端子25の電位及び第2の出力端子27の電位はHレベルとなる。図9A参照。なお、第3の期間53では、ノードf2に接続する各トランジスタがオフとなることにより、ノードf2が浮遊状態となるが、第1の出力端子25の電位及び第2の出力端子27の電位も変化しないため、ノードf2と第1の出力端子25及びノードf2と第2の出力端子27との容量結合による不具合を抑制することができる。なお、図6Cに示すように第4の電源線34から高電位駆動電圧VDDがゲートに印加される第7のトランジスタ107を設けておくことにより、ブートストラップ動作の前後において、以下のような利点がある。第4の電源線34から高電位駆動電圧VDDがゲートに印加される第7のトランジスタ107がない場合、ブートストラップ動作によりノードf1の電位が上昇すると、第5のトランジスタ105の第2の電極であるソース電極の電位が上昇していき高電位駆動電圧VDDより大きくなる。そして、第5のトランジスタ105のソース電極の電位が第1の電極側、即ち第3の電源線33側の電位に切り替わる。そのため、第5のトランジスタ105においては、図9Aの期間第3の期間53にゲート電極とソース電極間、ゲート電極とドレイン電極間ともに、大きなバイアス電圧が印加されるために大きな電圧ストレスがかかり、トランジスタの劣化の要因となりうる。高電位駆動電圧VDDがゲート電極に印加される第7のトランジスタ107を設けておくことにより、ブートストラップ動作によりノードf1の電位は上昇するものの、第5のトランジスタ105の第2の電極の電位の上昇を生じないようにすることができる。つまり、第7のトランジスタ107を設けることにより、第5のトランジスタ105のゲート電極とソース電極の間に印加される負のバイアス電圧の値を小さくすることができる。よって、本実施の形態の回路構成とすることにより、第5のトランジスタ105のゲート電極とソース電極の間に印加される負のバイアス電圧も小さくできるため、電圧ストレスによる第5のトランジスタ105の劣化を抑制することができる。なお、第7のトランジスタ107を設ける箇所については、第5のトランジスタ105の第2の電極と第1のトランジスタ101のゲート電極との間、及び第5のトランジスタ105の第2の電極と第3のトランジスタ103のゲート電極との間に第1の電極と第2の電極を介して接続されるように設ける構成であればよい。なお、本実施形態でのパルス出力回路を複数具備するシフトレジスタを構成する場合、走査線駆動回路より段数の多い信号線駆動回路では、第7のトランジスタ107を省略してもよい。次いで第4の期間54において第1のパルス出力回路10_1の第1の入力端子21がLレベルとなり図7中のd、第1の出力端子25の電位及び第2の出力端子27の電位が下降する。また、第4の期間54に第2の入力端子22及び第3の入力端子23がHレベルとなる。リセット信号RESETが入力されることで第5の入力端子26もHレベルとなるため、第10のトランジスタ110がオンする。第10のトランジスタ110がオンすることにより、ノードf2の電位はVDD-Vth110となるまで充電される。ノードf2の電位は、第6の電源線36の電位VDDから、第10のトランジスタ110のしきい値電圧を引いた値となるためVDD-Vth110Vth110は第10のトランジスタ110のしきい値電圧となる。この結果、第2のトランジスタ102、第4のトランジスタ104、第6のトランジスタ106もオンとなる。また、第2のトランジスタ102及び第4のトランジスタ104がオンすることにより、第1の出力端子25の電位及び第2の出力端子27の電位が下降し低電位駆動電圧VSS1まで放電され、第6のトランジスタ106がオンすることによりノードf1は、低電位駆動電圧VSS1まで放電される。従って第1のトランジスタ101及び第3のトランジスタ103がオフし、第1の出力端子25の電位及び第2の出力端子27の電位はLレベルとなる。図9B参照。その後、第5の期間55において、通常モードから、一斉オンモードに切り替える際、第2の電源線32の電位をHレベルにする図7中のe。第1のスタートパルスSP1、及びリセット信号RESETはLレベルのままである。この時、第10のトランジスタ110の第2の電極の電位は、第10のトランジスタ110の第2の電極がソースとなって、第6の電源線36の電位VDDから第10のトランジスタ110のしきい値電圧を引いた値となるためVDD-Vth110Vth110は第10のトランジスタ110のしきい値電圧となる。また、第2の電源線32にHレベルの電位が供給されることによって、浮遊状態にあるノードf2は、第4のトランジスタ104のゲート電極とソース電極間の重畳部に形成された寄生容量による容量結合の影響でブートストラッピングされる。従ってノードf2の電位はVDD-Vth110VDDとなっている。ノードf2の電位が上昇することで第4のトランジスタ104を完全にオンさせることができる。また第1の電源線31は、Lレベルであり、リセット信号もLレベルに保持されている。この時、第1の電源線31は、Lレベルであり、リセット信号もLレベルに保持されているため、第5の期間55における第1の出力端子25の電位は、Lレベルとなり、第2の出力端子27の電位はHレベルとなる。また、第5の期間55において、第2の電源線32をHレベルとした際一斉オンモードに第2のトランジスタ102にかかえる電圧ストレスを軽減させるために、図3に示すようにあらかじめノードf2にトランジスタ100を設けてもよい。このように、第1の電源線31を第2のトランジスタ102の第2の電極、第6のトランジスタ106の第2の電極、第11のトランジスタ111の第2の電極と電気的に接続し、第2の電源線32を第4のトランジスタ104の第2の電極と電気的に接続した構成を設ける事で、第4の入力端子24の電位及び第5の入力端子26の電位をLレベルに保持する期間に、第2のトランジスタ102における第2の電極の電位及び第4のトランジスタ104における第2の電極の電位を互いに依存させることなく完全に独立した状態で制御できる。またこの場合シフトレジスタに設けられたパルス出力回路における出力部70において、次段のパルス出力回路に接続される第1の出力端子25と電気的に接続される第2のトランジスタ102に第1の電源線31から供給される電位を低電位駆動電圧VSS1とし、各走査信号線に接続される第2の出力端子27と電気的に接続される第4のトランジスタ104に第2の電源線32から供給される電位を可変電位駆動電圧VSS2とする。可変電位駆動電圧VSS2を通常モードでは、低電位駆動電圧VSS1とし、一斉モードにおいて、一斉オンモードでは高電位駆動電圧VDD、一斉オフモードでは低電位駆動電圧VSS1とすることにより、第2の出力端子27の電位を、第2の電源線32の電位を変化させる事で自由に制御することができる。このため、各走査信号線に接続される第2の出力端子27に対して同一タイミングで一括してオン信号又はオフ信号を出力することができる。上記構成および方法によれば、画像表示装置における駆動回路において、特定色例えば、全黒表示や全白表示表示の際、複数の各走査信号線に対し同一タイミングで一括して表示用走査信号オン信号又はオフ信号を出力することができるため、データ書き込み時間を短縮することができる。また一括表示後に走査信号線駆動部を停止する期間を確保でき、その期間における走査信号線駆動部の消費電力を低減させることができる。また、高速動作により駆動回路部にかかる負担を低減させることができるため、画面のチラツキを防止することができる。なお、本実施の形態で示したシフトレジスタ及びパルス出力回路は、本明細書中の他の実施の形態で示すシフトレジスタ及びパルス出力回路の構成と組み合わせて実施することが可能である。また、本実施の形態の発明は半導体装置にも適用できる。本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置を意味する。実施の形態2本実施の形態では、上記実施の形態で示したシフトレジスタ及びパルス出力回路と異なる構成に関して説明する。上記実施の形態1において示した構成では、回路は全てNチャネル型トランジスタを用いて構成した例を示したが、単極性のトランジスタを用いるという点で、Pチャネル型のトランジスタのみを用いて同様の構成としてもよい。特に図示はしないが、図1C又は図6Cで示した図において、トランジスタの接続は同様とし、電源線の電位の高低を実施の形態1で説明した場合と逆にすればよい。また、入力される信号のHレベルとLレベルを全て逆として入力される構成とすればよい。なお、本実施の形態の発明は半導体装置にも適用できる。なお、本実施の形態において、各々の図で述べた内容は、別の実施の形態で述べた内容に対して、適宜、組み合わせ、又は置き換えなどを自由に行うことができる。実施の形態3本実施の形態では、本明細書で開示する発明に関わるシフトレジスタを用いた表示装置に適用できるトランジスタの例を示す。本明細書で開示する発明に関わるシフトレジスタを用いた表示装置に適用できるトランジスタの構造は特に限定されず、例えばトップゲート構造、又はボトムゲート構造のスタガ型及びプレーナ型などを用いることができる。また、トランジスタはチャネル形成領域が一つ形成されるシングルゲート構造でも、二つ形成されるダブルゲート構造もしくは三つ形成されるトリプルゲート構造であっても良い。また、チャネル領域の上下にゲート絶縁層を介して配置された2つのゲート電極層を有する、デュアルゲート型でもよい。なお、図18A乃至Dにトランジスタの断面構造の一例を以下に示す。図18A乃至Dに示すトランジスタは、半導体として酸化物半導体を用いるものである。酸化物半導体を用いることのメリットは、比較的簡単かつ低温のプロセスで高い移動度と低いオフ電流が得られることであるが、もちろん、他の半導体を用いてもよい。図18Aに示すトランジスタ410は、ボトムゲート構造の薄膜トランジスタの一つであり、逆スタガ型薄膜トランジスタともいう。トランジスタ410は、絶縁表面を有する基板400上に、ゲート電極層401、ゲート絶縁層402、酸化物半導体層403、ソース電極層405a、及びドレイン電極層405bを含む。また、トランジスタ410を覆い、酸化物半導体層403に積層する絶縁膜407が設けられている。絶縁膜407上にはさらに保護絶縁層409が形成されている。図18Bに示すトランジスタ420は、チャネル保護型チャネルストップ型ともいうと呼ばれるボトムゲート構造の一つであり逆スタガ型薄膜トランジスタともいう。トランジスタ420は、絶縁表面を有する基板400上に、ゲート電極層401、ゲート絶縁層402、酸化物半導体層403、酸化物半導体層403のチャネル形成領域を覆うチャネル保護層として機能する絶縁層427、ソース電極層405a、及びドレイン電極層405bを含む。また、トランジスタ420を覆い、保護絶縁層409が形成されている。図18Cに示すトランジスタ430はボトムゲート型の薄膜トランジスタであり、絶縁表面を有する基板である基板400上に、ゲート電極層401、ゲート絶縁層402、ソース電極層405a、ドレイン電極層405b、及び酸化物半導体層403を含む。また、トランジスタ430を覆い、酸化物半導体層403に接する絶縁膜407が設けられている。絶縁膜407上にはさらに保護絶縁層409が形成されている。トランジスタ430においては、ゲート絶縁層402は基板400及びゲート電極層401上に接して設けられ、ゲート絶縁層402上にソース電極層405a、ドレイン電極層405bが接して設けられている。そして、ゲート絶縁層402、及びソース電極層405a、ドレイン電極層405b上に酸化物半導体層403が設けられている。図18Dに示すトランジスタ440は、トップゲート構造の薄膜トランジスタの一つである。トランジスタ440は、絶縁表面を有する基板400上に、絶縁層437、酸化物半導体層403、ソース電極層405a、及びドレイン電極層405b、ゲート絶縁層402、ゲート電極層401を含み、ソース電極層405a、ドレイン電極層405bにそれぞれ配線層436a、配線層436bが接して設けられ電気的に接続している。本実施の形態では、上述のとおり、半導体層として酸化物半導体層403を用いる。酸化物半導体層403に用いる酸化物半導体としては、少なくともIn、Ga、Sn及びZnから選ばれた一種以上の元素を含有する。例えば、四元系金属の酸化物であるIn-Sn-Ga-Zn-O系酸化物半導体や、三元系金属の酸化物であるIn-Ga-Zn-O系酸化物半導体、In-Sn-Zn-O系酸化物半導体、In-Al-Zn-O系酸化物半導体、Sn-Ga-Zn-O系酸化物半導体、Al-Ga-Zn-O系酸化物半導体、Sn-Al-Zn-O系酸化物半導体や、二元系金属酸化物であるIn-Zn-O系酸化物半導体、Sn-Zn-O系酸化物半導体、Al-Zn-O系酸化物半導体、Zn-Mg-O系酸化物半導体、Sn-Mg-O系酸化物半導体、In-Mg-O系酸化物半導体や、In-Ga-O系酸化物半導体、一元系金属の酸化物であるIn-O系酸化物半導体、Sn-O系酸化物半導体、Zn-O系酸化物半導体などを用いることができる。また、上記酸化物半導体にInとGaとSnとZn以外の元素、例えばSiO2を含ませてもよい。例えば、In-Ga-Zn-O系酸化物半導体とは、インジウムIn、ガリウムGa、亜鉛Znを有する酸化物半導体、という意味であり、その組成比は問わない。また、酸化物半導体層403は、化学式InMO3ZnOmm>0で表記される薄膜を用いることができる。ここで、Mは、Ga、Al、MnおよびCoから選ばれた一または複数の金属元素を示す。例えばMとして、Ga、Ga及びAl、Ga及びMn、またはGa及びCoなどがある。また、酸化物半導体としてIn-Zn-O系の材料を用いる場合、用いるターゲットの組成比は、原子数比で、In:Zn=50:1~1:2モル数比に換算するとIn2O3:ZnO=25:1~1:4、好ましくはIn:Zn=20:1~1:1モル数比に換算するとIn2O3:ZnO=1:2~10:1、さらに好ましくはIn:Zn=1.5:1~15:1モル数比に換算するとIn2O3:ZnO=3:4~15:2とする。例えば、In-Zn-O系酸化物半導体の形成に用いるターゲットは、原子数比がIn:Zn:O=X:Y:Zのとき、Z>1.5XYとする。酸化物半導体層403を用いたトランジスタ410、420、430、440は、オフ状態における電流値オフ電流値を低くすることができる。よって、画像信号等の電気信号の保持時間を長くすることができ、電源オン状態では書き込み間隔も長く設定できる。よって、リフレッシュ動作の頻度を少なくすることができるため、消費電力を抑制する効果を奏する。また、酸化物半導体層403を用いたトランジスタ410、420、430、440は、比較的高い電界効果移動度が得られるため、高速駆動が可能である。よって、表示装置の画素部に該トランジスタを用いることで、高画質な画像を提供することができる。また、該トランジスタは、同一基板上に駆動回路部または画素部に作り分けて作製することができるため、表示装置の部品点数を削減することができる。絶縁表面を有する基板400に使用することができる基板に大きな制限はないが、バリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板を用いる。ボトムゲート構造のトランジスタ410、420、430において、下地膜となる絶縁膜を基板とゲート電極層の間に設けてもよい。下地膜は、基板からの不純物元素の拡散を防止する機能があり、窒化シリコン膜、酸化シリコン膜、窒化酸化シリコン膜、又は酸化窒化シリコン膜から選ばれた一又は複数の膜による積層構造により形成することができる。ゲート電極層401の材料は、モリブデン、チタン、クロム、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウム等の金属材料またはこれらを主成分とする合金材料を用いて、単層でまたは積層して形成することができる。ゲート絶縁層402は、プラズマCVD法又はスパッタリング法等を用いて、酸化シリコン層、窒化シリコン層、酸化窒化シリコン層、窒化酸化シリコン層、酸化アルミニウム層、窒化アルミニウム層、酸化窒化アルミニウム層、窒化酸化アルミニウム層、又は酸化ハフニウム層を単層で又は積層して形成することができる。例えば、第1のゲート絶縁層としてプラズマCVD法により膜厚50nm以上200nm以下の窒化シリコン層SiNyy>0を形成し、第1のゲート絶縁層上に第2のゲート絶縁層として膜厚5nm以上300nm以下の酸化シリコン層SiOxx>0を積層して、合計膜厚200nmのゲート絶縁層とする。ソース電極層405a、ドレイン電極層405bに用いる導電膜としては、例えば、Al、Cr、Cu、Ta、Ti、Mo、Wからから選ばれた元素、または上述した元素を成分とする合金か、上述した元素を組み合わせた合金膜等を用いることができる。また、Al、Cuなどの金属層の下側又は上側の一方または双方にTi、Mo、Wなどの高融点金属層を積層させた構成としても良い。また、Al膜に生ずるヒロックやウィスカーの発生を防止する元素Si、Nd、Scなどが添加されているAl材料を用いることで耐熱性を向上させることが可能となる。ソース電極層405a、ドレイン電極層405bに接続する配線層436a、配線層436bのような導電膜も、ソース電極層405a、ドレイン電極層405bと同様な材料を用いることができる。また、ソース電極層405a、ドレイン電極層405bこれと同じ層で形成される配線層を含むとなる導電膜としては導電性の金属酸化物で形成しても良い。導電性の金属酸化物としては酸化インジウムIn2O3、酸化スズSnO2、酸化亜鉛ZnO、酸化インジウム酸化スズ合金In2O3―SnO2、ITOと略記する、酸化インジウム酸化亜鉛合金In2O3―ZnOまたはこれらの金属酸化物材料に酸化シリコンを含ませたものを用いることができる。絶縁膜407、427、437は、代表的には酸化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜、または酸化窒化アルミニウム膜などの無機絶縁膜を用いることができる。保護絶縁層409は、窒化シリコン膜、窒化アルミニウム膜、窒化酸化シリコン膜、窒化酸化アルミニウム膜などの無機絶縁膜を用いることができる。また、保護絶縁層409上にトランジスタ起因の表面凹凸を低減するために平坦化絶縁膜を形成してもよい。平坦化絶縁膜としては、ポリイミド、アクリル、ベンゾシクロブテン、等の有機材料を用いることができる。また上記有機材料の他に、低誘電率材料low-k材料等を用いることができる。なお、これらの材料で形成される絶縁膜を複数積層させることで、平坦化絶縁膜を形成してもよい。このように、本実施の形態において、オフ電流値が低い酸化物半導体層を含むトランジスタを用いることにより、低消費電力な表示装置を提供することができる。実施の形態4本実施の形態は、酸化物半導体層を含むトランジスタ、及び作製方法の一例を図19を用いて詳細に説明する。上記実施の形態と同一部分又は同様な機能を有する部分、及び工程は、上記実施の形態と同様に行うことができ、繰り返しの説明は省略する。また同じ箇所の詳細な説明は省略する。図19A乃至Eにトランジスタの断面構造の一例を示す。図19A乃至Eに示すトランジスタ510は、図18Aに示すトランジスタ410と同様なボトムゲート構造の逆スタガ型薄膜トランジスタである。本実施の形態の半導体層に用いる酸化物半導体は、n型不純物である水素を酸化物半導体から除去し、酸化物半導体の主成分以外の不純物が極力含まれないように高純度化することによりi型真性の酸化物半導体、又はi型真性に限りなく近い酸化物半導体としたものである。すなわち、不純物を添加してi型化するのでなく、水素や水等の不純物を極力除去したことにより、高純度化されたi型真性半導体又はそれに近づけることを特徴としている。従って、トランジスタ510が有する酸化物半導体層は、高純度化及び電気的にi型真性化された酸化物半導体層である。また、高純度化された酸化物半導体中にはキャリアが極めて少なくゼロに近い、キャリア濃度は1×1014/cm3未満、好ましくは1×1012/cm3未満、さらに好ましくは1×1011/cm3未満である。酸化物半導体中にキャリアが極めて少ないため、トランジスタのオフ電流を少なくすることができる。オフ電流は少なければ少ないほど好ましい。具体的には、上述の酸化物半導体層を具備する薄膜トランジスタは、チャネル幅1μmあたりのオフ電流密度を室温下において、10aA/μm1×10-17A/μm以下にすること、さらには1aA/μm1×10-18A/μm以下、さらには10zA/μm1×10-20A/μm以下にすることが可能である。オフ状態における電流値オフ電流値が極めて小さいトランジスタを画素部に用いることにより、静止画領域におけるリフレッシュ動作を少ない画像データの書き込み回数で行うことができる。また、上述の酸化物半導体層を具備するトランジスタ510はオン電流の温度依存性がほとんど見られず、オフ電流も非常に小さいままである。以下、図19A乃至Eを用い、基板505上にトランジスタ510を作製する工程を説明する。まず、絶縁表面を有する基板505上に導電膜を形成した後、第1のフォトリソグラフィ工程によりゲート電極層511を形成する。なお、レジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。絶縁表面を有する基板505は、実施の形態3に示した基板400と同様な基板を用いることができる。本実施の形態では基板505としてガラス基板を用いる。下地膜となる絶縁膜を基板505とゲート電極層511との間に設けてもよい。下地膜は、基板505からの不純物元素の拡散を防止する機能があり、窒化シリコン膜、酸化シリコン膜、窒化酸化シリコン膜、又は酸化窒化シリコン膜から選ばれた一又は複数の膜による積層構造により形成することができる。また、ゲート電極層511の材料は、モリブデン、チタン、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウム等の金属材料又はこれらを主成分とする合金材料を用いて、単層で又は積層して形成することができる。次いで、ゲート電極層511上にゲート絶縁層507を形成する。ゲート絶縁層507は、プラズマCVD法又はスパッタリング法等を用いて、酸化シリコン層、窒化シリコン層、酸化窒化シリコン層、窒化酸化シリコン層、酸化アルミニウム層、窒化アルミニウム層、酸化窒化アルミニウム層、窒化酸化アルミニウム層、又は酸化ハフニウム層を単層で又は積層して形成することができる。本実施の形態の酸化物半導体は、不純物を除去され、i型化又は実質的にi型化された酸化物半導体を用いる。このような高純度化された酸化物半導体は界面準位、界面電荷に対して極めて敏感であるため、酸化物半導体層とゲート絶縁層との界面は重要である。そのため高純度化された酸化物半導体に接するゲート絶縁層は、高品質化が要求される。例えば、μ波例えば周波数2.45GHzを用いた高密度プラズマCVDは、緻密で絶縁耐圧の高い高品質な絶縁層を形成できるので好ましい。高純度化された酸化物半導体と高品質ゲート絶縁層とが密接することにより、界面準位を低減して界面特性を良好なものとすることができるからである。もちろん、ゲート絶縁層として良質な絶縁層を形成できるものであれば、スパッタリング法やプラズマCVD法など他の成膜方法を適用することができる。また、成膜後の熱処理によってゲート絶縁層の膜質、酸化物半導体との界面特性が改質される絶縁層であっても良い。いずれにしても、ゲート絶縁層としての膜質が良好であることは勿論のこと、酸化物半導体との界面準位密度を低減し、良好な界面を形成できるものであれば良い。また、ゲート絶縁層507、酸化物半導体膜530に水素、水酸基及び水分がなるべく含まれないようにするために、酸化物半導体膜530の成膜の前処理として、スパッタリング装置の予備加熱室でゲート電極層511が形成された基板505、又はゲート絶縁層507までが形成された基板505を予備加熱し、基板505に吸着した水素、水分などの不純物を脱離し排気することが好ましい。なお、予備加熱室に設ける排気手段はクライオポンプが好ましい。なお、この予備加熱の処理は省略することもできる。またこの予備加熱は、絶縁層516の成膜前に、ソース電極層515a及びドレイン電極層515bまで形成した基板505にも同様に行ってもよい。次いで、ゲート絶縁層507上に、膜厚2nm以上200nm以下、好ましくは5nm以上30nm以下の酸化物半導体膜530を形成する図19A参照。。なお、酸化物半導体膜530をスパッタリング法により成膜する前に、アルゴンガスを導入してプラズマを発生させる逆スパッタを行い、ゲート絶縁層507の表面に付着している粉状物質パーティクル、ごみともいうを除去することが好ましい。逆スパッタとは、ターゲット側に電圧を印加せずに、アルゴン雰囲気下で基板側にRF電源を用いて電圧を印加して基板にプラズマを形成して表面を改質する方法である。なお、アルゴン雰囲気に代えて窒素、ヘリウム、酸素などを用いてもよい。酸化物半導体膜530に用いる酸化物半導体は、少なくともIn、Ga、Sn及びZnから選ばれた一種以上の元素を含有する。例えば、実施の形態3に示した四元系金属酸化物や、三元系金属酸化物や、二元系金属酸化物や、一元系金属酸化物などの酸化物半導体を用いることができる。また、上記酸化物半導体にInとGaとSnとZn以外の元素、例えばSiO2を含ませてもよい。例えば、In-Ga-Zn-O系酸化物半導体とは、インジウムIn、ガリウムGa、亜鉛Znを有する酸化物半導体、という意味であり、その組成比は問わない。また、酸化物半導体層は、化学式InMO3ZnOmm>0で表記される薄膜を用いることができる。ここで、Mは、Zn、Ga、Al、Mn及びCoから選ばれた一または複数の金属元素を示す。例えばMとして、Ga、Ga及びAl、Ga及びMn、またはGa及びCoなどがある。本実施の形態では、酸化物半導体膜530としてIn-Ga-Zn-O系酸化物ターゲットを用いてスパッタリング法により成膜する。この段階での断面図が図19Aに相当する。また、酸化物半導体膜530は、希ガス代表的にはアルゴン雰囲気下、酸素雰囲気下、又は希ガスと酸素の混合雰囲気下においてスパッタ法により形成することができる。また、酸化物半導体としてIn-Zn-O系の材料を用いる場合、用いるターゲットの組成比は、原子数比で、In:Zn=50:1~1:2モル数比に換算するとIn2O3:ZnO=25:1~1:4、好ましくはIn:Zn=20:1~1:1モル数比に換算するとIn2O3:ZnO=1:2~10:1、さらに好ましくはIn:Zn=1.5:1~15:1モル数比に換算するとIn2O3:ZnO=3:4~15:2とする。例えば、In-Zn-O系酸化物半導体の形成に用いるターゲットは、原子数比がIn:Zn:O=X:Y:Zのとき、Z>1.5XYとする。酸化物ターゲットの充填率は90以上100以下、好ましくは95以上100である。充填率の高い金属酸化物ターゲットを用いることにより、成膜した酸化物半導体膜は緻密な膜となる。酸化物半導体膜530を、成膜する際に用いるスパッタガスは水素、水、水酸基又は水素化物などの不純物が除去された高純度ガスを用いることが好ましい。減圧状態に保持された成膜室内に基板を保持し、基板温度を100°C以上600°C以下好ましくは200°C以上400°C以下とする。基板を加熱しながら成膜することにより、成膜した酸化物半導体膜に含まれる不純物濃度を低減することができる。また、スパッタリングによる損傷が軽減される。そして、成膜室内の残留水分を除去しつつ水素及び水分が除去されたスパッタガスを導入し、上記ターゲットを用いて基板505上に酸化物半導体膜530を成膜する。成膜室内の残留水分を除去するためには、吸着型の真空ポンプ、例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ましい。また、排気手段としては、ターボポンプにコールドトラップを加えたものであってもよい。クライオポンプを用いて排気した成膜室は、例えば、水素原子、水H2Oなど水素原子を含む化合物より好ましくは炭素原子を含む化合物も等が排気されるため、当該成膜室で成膜した酸化物半導体膜に含まれる不純物の濃度を低減できる。成膜条件の一例としては、基板とターゲットの間との距離を100mm、圧力0.6Pa、直流DC電源0.5kW、酸素酸素流量比率100雰囲気下の条件が適用される。なお、パルス直流電源を用いると、成膜時に発生する粉状物質パーティクル、ごみともいうが軽減でき、膜厚分布も均一となるために好ましい。次いで、酸化物半導体膜530を第2のフォトリソグラフィ工程により島状の酸化物半導体層に加工する。また、島状の酸化物半導体層を形成するためのレジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。また、ゲート絶縁層507にコンタクトホールを形成する場合、その工程は酸化物半導体膜530の加工時に同時に行うことができる。なお、ここでの酸化物半導体膜530のエッチングは、ドライエッチングでもウェットエッチングでもよく、両方を用いてもよい。例えば、酸化物半導体膜530のウェットエッチングに用いるエッチング液としては、燐酸と酢酸と硝酸を混ぜた溶液、アンモニア過水31重量過酸化水素水:28重量アンモニア水:水=5:2:2などを用いることができる。また、ITO07N関東化学社製を用いてもよい。次いで、酸化物半導体層に第1の加熱処理を行う。この第1の加熱処理によって酸化物半導体層の脱水化または脱水素化を行うことができる。第1の加熱処理の温度は、400°C以上750°C以下、または400°C以上基板の歪み点未満とする。ここでは、加熱処理装置の一つである電気炉に基板を導入し、酸化物半導体層に対して窒素雰囲気下450°Cにおいて1時間の加熱処理を行った後、大気に触れることなく、酸化物半導体層への水や水素の再混入を防ぎ、酸化物半導体層531を得る図19B参照。。なお、加熱処理装置は電気炉に限られず、抵抗発熱体などの発熱体からの熱伝導または熱輻射によって、被処理物を加熱する装置を用いてもよい。例えば、GRTAGasRapidThermalAnneal装置、LRTALampRapidThermalAnneal装置等のRTARapidThermalAnneal装置を用いることができる。LRTA装置は、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのランプから発する光電磁波の輻射により、被処理物を加熱する装置である。GRTA装置は、高温のガスを用いて加熱処理を行う装置である。高温のガスには、アルゴンなどの希ガス、または窒素のような、加熱処理によって被処理物と反応しない不活性気体が用いられる。例えば、第1の加熱処理として、650°C~700°Cの高温に加熱した不活性ガス中に基板を移動させて入れ、数分間加熱した後、基板を移動させて高温に加熱した不活性ガス中から出すGRTAを行ってもよい。なお、第1の加熱処理においては、窒素、またはヘリウム、ネオン、アルゴン等の希ガスに、水、水素などが含まれないことが好ましい。または、加熱処理装置に導入する窒素、またはヘリウム、ネオン、アルゴン等の希ガスの純度を、6N99.9999以上好ましくは7N99.99999以上即ち不純物濃度を1ppm以下、好ましくは0.1ppm以下とすることが好ましい。また、第1の加熱処理で酸化物半導体層を加熱した後、その加熱温度を維持しながら又はその加熱温度から降温する過程で、同じ炉に高純度の酸素ガス、高純度のN2Oガス、又は超乾燥エア露点が-40°C以下、好ましくは-60°C以下を導入してもよい。酸素ガスまたはN2Oガスに、水、水素などが含まれないことが好ましい。または、加熱処理装置に導入する酸素ガスまたはN2Oガスの純度を、6N以上好ましくは7N以上即ち、酸素ガスまたはN2Oガス中の不純物濃度を1ppm以下、好ましくは0.1ppm以下とすることが好ましい。酸素ガス又はN2Oガスの作用により、脱水化または脱水素化処理による不純物の排除工程によって同時に減少してしまった酸化物半導体を構成する主成分材料である酸素を供給することによって、酸化物半導体層を高純度化及び電気的にi型真性化する。また、酸化物半導体層の第1の加熱処理は、島状の酸化物半導体層に加工する前の酸化物半導体膜530に行うこともできる。その場合には、第1の加熱処理後に、加熱装置から基板を取り出し、フォトリソグラフィ工程を行う。なお、第1の加熱処理は、上記以外にも、酸化物半導体層成膜後であれば、酸化物半導体層上にソース電極層及びドレイン電極層を積層させた後、あるいは、ソース電極層及びドレイン電極層上に絶縁層を形成した後、のいずれで行っても良い。また、ゲート絶縁層507にコンタクトホールを形成する場合、その工程は酸化物半導体膜530に第1の加熱処理を行う前でも行った後に行ってもよい。また、酸化物半導体層を2回に分けて成膜し、2回に分けて加熱処理を行うことで、下地部材の材料が、酸化物、窒化物、金属など材料を問わず、膜厚の厚い結晶領域単結晶領域、即ち、膜表面に垂直にc軸配向した結晶領域を有する酸化物半導体層を形成してもよい。例えば、3nm以上15nm以下の第1の酸化物半導体膜を成膜し、窒素、酸素、希ガス、または乾燥空気の雰囲気下で450°C以上850°C以下、好ましくは550°C以上750°C以下の第1の加熱処理を行い、表面を含む領域に結晶領域板状結晶を含むを有する第1の酸化物半導体膜を形成する。そして、第1の酸化物半導体膜よりも厚い第2の酸化物半導体膜を形成し、450°C以上850°C以下、好ましくは600°C以上700°C以下の第2の加熱処理を行い、第1の酸化物半導体膜を結晶成長の種として、上方に結晶成長させ、第2の酸化物半導体膜の全体を結晶化させ、結果として膜厚の厚い結晶領域を有する酸化物半導体層を形成してもよい。次いで、ゲート絶縁層507、及び酸化物半導体層531上に、ソース電極層及びドレイン電極層これと同じ層で形成される配線を含むとなる導電膜を形成する。ソース電極層、及びドレイン電極層に用いる導電膜としては、実施の形態3に示したソース電極層405a、ドレイン電極層405bに用いる材料を用いることができる。第3のフォトリソグラフィ工程により導電膜上にレジストマスクを形成し、選択的にエッチングを行ってソース電極層515a、ドレイン電極層515bを形成した後、レジストマスクを除去する図19C参照。。第3のフォトリソグラフィ工程でのレジストマスク形成時の露光には、紫外線やKrFレーザ光やArFレーザ光を用いるとよい。酸化物半導体層531上で隣り合うソース電極層の下端部とドレイン電極層の下端部との間隔幅によって後に形成されるトランジスタのチャネル長Lが決定される。なお、チャネル長L=25nm未満の露光を行う場合には、数nm~数10nmと極めて波長が短い超紫外線ExtremeUltravioletを用いて第3のフォトリソグラフィ工程でのレジストマスク形成時の露光を行うとよい。超紫外線による露光は、解像度が高く焦点深度も大きい。従って、後に形成されるトランジスタのチャネル長Lを10nm以上1000nm以下とすることも可能であり、回路の動作速度を高速化できる。また、フォトリソグラフィ工程で用いるフォトマスク数及び工程数を削減するため、透過した光が複数の強度となる露光マスクである多階調マスクによって形成されたレジストマスクを用いてエッチング工程を行ってもよい。多階調マスクを用いて形成したレジストマスクは複数の膜厚を有する形状となり、エッチングを行うことでさらに形状を変形することができるため、異なるパターンに加工する複数のエッチング工程に用いることができる。よって、一枚の多階調マスクによって、少なくとも二種類以上の異なるパターンに対応するレジストマスクを形成することができる。よって露光マスク数を削減することができ、対応するフォトリソグラフィ工程も削減できるため、工程の簡略化が可能となる。なお、導電膜のエッチングの際に、酸化物半導体層531がエッチングされ、分断することのないようエッチング条件を最適化することが望まれる。しかしながら、導電膜のみをエッチングし、酸化物半導体層531を全くエッチングしないという条件を得ることは難しく、導電膜のエッチングの際に酸化物半導体層531は一部のみがエッチングされ、溝部凹部を有する酸化物半導体層となることもある。本実施の形態では、導電膜としてTi膜を用い、酸化物半導体層531にはIn-Ga-Zn-O系酸化物半導体を用いたので、エッチャントとしてアンモニア過水アンモニア、水、過酸化水素水の混合液を用いる。次いで、N2O、N2、またはArなどのガスを用いたプラズマ処理を行い、露出している酸化物半導体層の表面に付着した吸着水などを除去してもよい。プラズマ処理を行った場合、大気に触れることなく、酸化物半導体層の一部に接する保護絶縁膜となる絶縁層516を形成する。絶縁層516は、少なくとも1nm以上の膜厚とし、スパッタ法など、絶縁層516に水、水素等の不純物を混入させない方法を適宜用いて形成することができる。絶縁層516に水素が含まれると、その水素の酸化物半導体層への侵入、又は水素による酸化物半導体層中の酸素の引き抜き、が生じ酸化物半導体層のバックチャネルが低抵抗化N型化してしまい、寄生チャネルが形成されるおそれがある。よって、絶縁層516はできるだけ水素を含まない膜になるように、成膜方法に水素を用いないことが重要である。本実施の形態では、絶縁層516として膜厚200nmの酸化シリコン膜をスパッタリング法を用いて成膜する。成膜時の基板温度は、室温以上300°C以下とすればよく、本実施の形態では100°Cとする。酸化シリコン膜のスパッタ法による成膜は、希ガス代表的にはアルゴン雰囲気下、酸素雰囲気下、または希ガスと酸素の混合雰囲気下において行うことができる。また、ターゲットとして酸化シリコンターゲットまたはシリコンターゲットを用いることができる。例えば、シリコンターゲットを用いて、酸素を含む雰囲気下でスパッタ法により酸化シリコンを形成することができる。酸化物半導体層に接して形成する絶縁層516は、水分や、水素イオンや、OH-などの不純物を含まず、これらが外部から侵入することをブロックする無機絶縁膜を用い、代表的には酸化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜、または酸化窒化アルミニウム膜などを用いる。酸化物半導体膜530の成膜時と同様に、絶縁層516の成膜室内の残留水分を除去するためには、吸着型の真空ポンプクライオポンプなどを用いることが好ましい。クライオポンプを用いて排気した成膜室で成膜した絶縁層516に含まれる不純物の濃度を低減できる。また、絶縁層516の成膜室内の残留水分を除去するための排気手段としては、ターボポンプにコールドトラップを加えたものであってもよい。絶縁層516を、成膜する際に用いるスパッタガスは水素、水、水酸基又は水素化物などの不純物が除去された高純度ガスを用いることが好ましい。次いで、不活性ガス雰囲気下、または酸素ガス雰囲気下で第2の加熱処理好ましくは200°C以上400°C以下、例えば250°C以上350°C以下を行う。例えば、窒素雰囲気下で250°C、1時間の第2の加熱処理を行う。第2の加熱処理を行うと、酸化物半導体層の一部チャネル形成領域が絶縁層516と接した状態で加熱される。以上の工程を経ることによって、酸化物半導体膜に対して第1の加熱処理を行って水素、水分、水酸基又は水素化物水素化合物ともいうなどの不純物を酸化物半導体層より意図的に排除し、かつ不純物の排除工程によって同時に減少してしまう酸化物半導体を構成する主成分材料の一つである酸素を供給することができる。よって、酸化物半導体層は高純度化及び電気的にi型真性化する。以上の工程でトランジスタ510が形成される図19D参照。。また、絶縁層516に欠陥を多く含む酸化シリコン層を用いると、酸化シリコン層形成後の加熱処理によって酸化物半導体層中に含まれる水素、水分、水酸基又は水素化物などの不純物を酸化物絶縁層に拡散させ、酸化物半導体層中に含まれる該不純物をより低減させる効果を奏する。絶縁層516上にさらに保護絶縁層506を形成してもよい。例えば、RFスパッタ法を用いて窒化シリコン膜を形成する。RFスパッタ法は、量産性がよいため、保護絶縁層の成膜方法として好ましい。保護絶縁層は、水分などの不純物を含まず、これらが外部から侵入することをブロックする無機絶縁膜を用い、窒化シリコン膜、窒化アルミニウム膜などを用いる。本実施の形態では、保護絶縁層506を、窒化シリコン膜を用いて形成する図19E参照。。本実施の形態では、保護絶縁層506として、絶縁層516まで形成された基板505を100°C~400°Cの温度に加熱し、水素及び水分が除去された高純度窒素を含むスパッタガスを導入しシリコン半導体のターゲットを用いて窒化シリコン膜を成膜する。この場合においても、絶縁層516と同様に、処理室内の残留水分を除去しつつ保護絶縁層506を成膜することが好ましい。保護絶縁層の形成後、さらに大気中、100°C以上200°C以下、1時間以上30時間以下での加熱処理を行ってもよい。この加熱処理は一定の加熱温度を保持して加熱してもよいし、室温から、100°C以上200°C以下の加熱温度への昇温と、加熱温度から室温までの降温を複数回くりかえして行ってもよい。このように、本実施の形態を用いて作製した、高純度化された酸化物半導体層を含むトランジスタを用いることにより、オフ状態における電流値オフ電流値をより低くすることができる。よって、画像信号等の電気信号の保持時間を長くすることができ、書き込み間隔も長く設定できる。よって、リフレッシュ動作の頻度をより少なくすることができるため、消費電力を抑制する効果を高くできる。また、高純度化された酸化物半導体層を含むトランジスタは、高い電界効果移動度が得られるため、高速駆動が可能である。よって、表示装置の画素部に該トランジスタを用いることで、高画質な画像を提供することができる。また、該トランジスタによって、同一基板上に駆動回路部または画素部を作り分けて作製することができるため、表示装置の部品点数を削減することができる。本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。実施の形態5実施の形態1乃至2のいずれかで一例を示したシフトレジスタを用いて表示装置を作製することができる。また、シフトレジスタを含む駆動回路の一部または全体を、画素部と同じ基板上に一体形成し、システムオンパネルを形成することができる。図10Aにおいて、第1の基板4001上に設けられた画素部4002を囲むようにして、シール材4005が設けられている。図10Aにおいては、第1の基板4001上のシール材4005によって囲まれている領域とは異なる領域に、別途用意された基板上に単結晶半導体膜又は多結晶半導体膜で形成された走査線駆動回路4004、信号線駆動回路4003が実装されている。また別途形成された信号線駆動回路4003と、走査線駆動回路4004または画素部4002に与えられる各種信号及び電位は、FPCFlexibleprintedcircuit4018a、4018bから供給されている。図10BCにおいて、第1の基板4001上に設けられた画素部4002と、走査線駆動回路4004とを囲むようにして、シール材4005が設けられている。また画素部4002と、走査線駆動回路4004の上に第2の基板4006が設けられている。よって画素部4002と、走査線駆動回路4004とは、第1の基板4001とシール材4005と第2の基板4006とによって、表示素子と共に封止されている。図10BCにおいては、第1の基板4001上のシール材4005によって囲まれている領域とは異なる領域に、別途用意された基板上に単結晶半導体膜又は多結晶半導体膜で形成された信号線駆動回路4003が実装されている。図10BCにおいては、別途形成された信号線駆動回路4003と、走査線駆動回路4004または画素部4002に与えられる各種信号及び電位は、FPC4018から供給されている。また図10BCにおいては、信号線駆動回路4003を別途形成し、第1の基板4001に実装している例を示しているが、この構成に限定されない。走査線駆動回路を別途形成して実装しても良いし、信号線駆動回路の一部または走査線駆動回路の一部のみを別途形成して実装しても良い。なお、別途形成した駆動回路の接続方法は、特に限定されるものではなく、COGChipOnGlass方法、ワイヤボンディング方法、或いはTABTapeAutomatedBonding方法などを用いることができる。図10Aは、COG方法により信号線駆動回路4003、走査線駆動回路4004を実装する例であり、図10Bは、COG方法により信号線駆動回路4003を実装する例であり、図10Cは、TAB方法により信号線駆動回路4003を実装する例である。また、表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコントローラを含むIC等を実装した状態にあるモジュールとを含む。なお、本明細書中における表示装置とは、画像表示デバイス、表示デバイス、もしくは光源照明装置含むを指す。また、コネクター、例えばFPCもしくはTABテープもしくはTCPが取り付けられたモジュール、TABテープやTCPの先にプリント配線板が設けられたモジュール、または表示素子にCOG方式によりIC集積回路が直接実装されたモジュールも全て表示装置に含むものとする。また第1の基板上に設けられた画素部、走査線駆動回路及び信号線駆動回路は、実施の形態1乃至2のいずれかで一例を示したシフトレジスタを適用することができる。該シフトレジスタを適用することによって、特定色例えば、全黒表示や全白表示表示の際、複数の各走査信号線に対し同一タイミングで一括して表示用走査信号オン信号又はオフ信号を出力することができるため、データ書き込み時間を短縮することができる。また一括表示後に走査信号線駆動部を停止する期間を確保でき、その期間における走査信号線駆動部の消費電力を低減させることができる。また、高速動作により駆動回路部にかかる負担を低減させることができるため、画面のチラツキを防止することができる。表示装置に設けられる表示素子としては液晶素子液晶表示素子ともいう、発光素子発光表示素子ともいう、を用いることができる。発光素子は、電流または電圧によって輝度が制御される素子をその範疇に含んでおり、具体的には無機ELElectroLuminescence、有機EL等が含まれる。また、電子インクなど、電気的作用によりコントラストが変化する表示媒体も適用することができる。表示装置の一形態について、図11乃至図13を用いて説明する。図11乃至図13は、図10BのM-Nにおける断面図に相当する。図11乃至図13で示すように、表示装置は接続端子電極4015及び端子電極4016を有しており、接続端子電極4015及び端子電極4016はFPC4018が有する端子と異方性導電膜4019を介して、電気的に接続されている。接続端子電極4015は、第1の電極層4030と同じ導電膜から形成され、端子電極4016は、トランジスタ4010、4011のソース電極及びドレイン電極と同じ導電膜で形成されている。また第1の基板4001上に設けられた画素部4002と、走査線駆動回路4004は、トランジスタを複数有しており、図11乃至図13では、画素部4002に含まれるトランジスタ4010と、走査線駆動回路4004に含まれるトランジスタ4011とを例示している。図11では、トランジスタ4010、4011上には絶縁膜4020、絶縁膜4024が設けられ、図12及び図13ではさらに、絶縁層4021が設けられている。なお、絶縁膜4023は下地膜として機能する絶縁膜である。本実施の形態では、走査線駆動回路4004には、実施の形態1乃至2のいずれかで一例を示したシフトレジスタを適用することができる。該シフトレジスタを適用することにより図11乃至図13で示す本実施の形態の表示装置として、駆動回路部の消費電力を低減し、画面のチラツキを防止することができる。画素部4002に設けられたトランジスタ4010は表示素子と電気的に接続し、表示パネルを構成する。表示素子は表示を行うことができれば特に限定されず、様々な表示素子を用いることができる。図11に表示素子として液晶素子を用いた液晶表示装置の例を示す。図11において、表示素子である液晶素子4013は、第1の電極層4030、第2の電極層4031、及び液晶層4008を含む。なお、液晶層4008を挟持するように配向膜として機能する絶縁膜4032、4033が設けられている。第2の電極層4031は第2の基板4006側に設けられ、第1の電極層4030と第2の電極層4031とは液晶層4008を介して積層する構成となっている。また4035は絶縁膜を選択的にエッチングすることで得られる柱状のスペーサであり、液晶層4008の膜厚セルギャップを制御するために設けられている。なおスペーサの形状は、柱状に限定されるものではなく、例えば、球状のスペーサを用いていても良い。表示素子として、液晶素子を用いる場合、サーモトロピック液晶、低分子液晶、高分子液晶、強誘電性液晶、反強誘電性液晶等を用いることができる。これらの液晶材料は、条件により、コレステリック相、スメクチック相、キュービック相、カイラルネマチック相、等方相等を示す。また、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善するために数重量以上のカイラル剤を混合させた液晶組成物を用いて液晶層に用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が1msec以下と短く、光学的等方性であるため配向処理が不要であり、視野角依存性が小さい。また配向膜を設けなくてもよいのでラビング処理も不要となるため、ラビング処理によって引き起こされる静電破壊を防止することができ、作製工程中の液晶表示装置の不良や破損を軽減することができる。よって液晶表示装置の生産性を向上させることが可能となる。また、高分子分散型液晶PDLCPolymerDispersedLiquidCrystal、高分子分散液晶、ポリマー分散型液晶ともいう又は高分子ネットワーク型液晶PNLCPolymerNetworkLiquidCrystalも配向膜を用いなくてもよい。液晶層に高分子液晶を用いる例を図14に示す。図14の表示装置は、反射型液晶表示装置であり、第1の基板4001と第2の基板4006とによって挟持される液晶素子4013は、反射性を有する第1の電極層4930、透光性を有する第2の電極層4931、及び高分子分散型液晶を用いた液晶層4908を含む。なお、視認側の第2の基板4006の外側液晶層4908と反対側には、位相差板4951、偏光板4952が設けられている。位相差板4951及び偏光板4952の積層によって円偏光板として機能することができる。高分子分散型液晶を用いた液晶層を含む液晶表示装置では、液晶による光の散乱光を利用して白表示明表示を行う。液晶層4908は、高分子ネットワークを形成する高分子層中に液晶粒が分散された構成となっている。液晶層4908において、第1の電極層4930と第2の電極層4931に電圧を印加しない場合オフ状態ともいうは、高分子層内に分散している液晶粒はランダムに配列し高分子の屈折率と液晶分子の屈折率とが異なるため、液晶粒によって、入射した光は散乱される。よって、偏光板4952を設けても液晶層4908によって偏光された入射光は散乱されるため、一定の割合で光は偏光板4952を通過して視認側に放射される。よって視認側から確認できる表示は明表示となる。また、液晶層4908は不透明な白濁した状態となるので、反射性を有する第1の電極層4930表面が鏡面であっても映り込みなどの視認性の低下は生じない。一方、第1の電極層4930と第2の電極層4931に電圧を印加した場合オン状態ともいう、液晶層4908に電界が形成され、液晶粒内の液晶分子は電界方向に配列し高分子の屈折率と短軸の液晶分子の屈折率とがほぼ一致するため、入射した光は液晶粒で散乱されず、液晶層4908を透過する。よって、入射する光の偏光状態は、偏光板4952及び位相差板4951によって制御され、位相差板4951として1/4波長板λ/4板を用いると、入射する光は再び視認側に放射されるまでに偏光板4952及び位相差板4951を2回通過することになるため、1/2波長分の位相変化を生じることになる。よって、入射した光は放射時に偏光板4952に吸収され、視認側から確認できる表示は暗表示となる。液晶表示装置に設けられる保持容量の大きさは、画素部に配置されるトランジスタのリーク電流等を考慮して、所定の期間の間電荷を保持できるように設定される。高純度の酸化物半導体膜を有するトランジスタを用いることにより、各画素における液晶容量に対して1/3以下、好ましくは1/5以下の容量の大きさを有する保持容量を設ければ充分である。本実施の形態で用いるシフトレジスタは特定色例えば、全黒表示や全白表示表示の際、複数の各走査信号線に対し同一タイミングで一括して表示用走査信号オン信号又はオフ信号を出力することができるため、データ書き込み時間を短縮することができる。また一括表示後に走査信号線駆動部を停止する期間を確保でき、その期間における走査信号線駆動部の消費電力を低減させることができる。また、高速動作により駆動回路部にかかる負担を低減させることができるため、画面のチラツキを防止することができる。液晶表示装置には、TNTwistedNematicモード、IPSIn-Plane-Switchingモード、FFSFringeFieldSwitchingモード、ASMAxiallySymmetricalignedMicro-cellモード、OCBOpticalCompensatedBirefringenceモード、FLCFerroelectricLiquidCrystalモード、AFLCAntiFerroelectricLiquidCrystalモードなどを用いることができる。また、ノーマリーブラック型の液晶表示装置、例えば垂直配向VAモードを採用した透過型の液晶表示装置としてもよい。ここで、垂直配向モードとは、液晶表示パネルの液晶分子の配列を制御する方式の一種であり、電圧が印加されていないときにパネル面に対して液晶分子が垂直方向を向く方式である。垂直配向モードとしては、いくつか挙げられるが、例えば、MVAMulti-DomainVerticalAlignmentモード、PVAPatternedVerticalAlignmentモード、ASVモードなどを用いることができる。また、画素ピクセルをいくつかの領域サブピクセルに分け、それぞれ別の方向に分子を倒すよう工夫されているマルチドメイン化あるいはマルチドメイン設計といわれる方法を用いることができる。また、表示装置において、ブラックマトリクス遮光層、偏光部材、位相差部材、反射防止部材などの光学部材光学基板などは適宜設ける。例えば、偏光基板及び位相差基板による円偏光を用いてもよい。また、光源としてバックライト、サイドライトなどを用いてもよい。また、バックライトとして複数の発光ダイオードLEDを用いて、時間分割表示方式フィールドシーケンシャル駆動方式を行うことも可能である。フィールドシーケンシャル駆動方式を適用することで、カラーフィルタを用いることなく、カラー表示を行うことができる。また、画素部における表示方式は、プログレッシブ方式やインターレース方式等を用いることができる。また、カラー表示する際に画素で制御する色要素としては、RGBRは赤、Gは緑、Bは青を表すの三色に限定されない。例えば、RGBWWは白を表す、又はRGBに、イエロー、シアン、マゼンタ等を一色以上追加したものがある。なお、色要素のドット毎にその表示領域の大きさが異なっていてもよい。ただし、本発明はカラー表示の表示装置に限定されるものではなく、モノクロ表示の表示装置に適用することもできる。また、表示装置に含まれる表示素子として、エレクトロルミネッセンスを利用する発光素子を適用することができる。エレクトロルミネッセンスを利用する発光素子は、発光材料が有機化合物であるか、無機化合物であるかによって区別され、一般的に、前者は有機EL素子、後者は無機EL素子と呼ばれている。有機EL素子は、発光素子に電圧を印加することにより、一対の電極から電子および正孔がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、それらキャリア電子および正孔が再結合することにより、発光性の有機化合物が励起状態を形成し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このような発光素子は、電流励起型の発光素子と呼ばれる。無機EL素子は、その素子構成により、分散型無機EL素子と薄膜型無機EL素子とに分類される。分散型無機EL素子は、発光材料の粒子をバインダ中に分散させた発光層を有するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー-アクセプター再結合型発光である。薄膜型無機EL素子は、発光層を誘電体層で挟み込み、さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を利用する局在型発光である。なお、ここでは、発光素子として有機EL素子を用いて説明する。発光素子は発光を取り出すために少なくとも一対の電極の一方が透明であればよい。そして、基板上にトランジスタ及び発光素子を形成し、基板とは反対側の面から発光を取り出す上面射出や、基板側の面から発光を取り出す下面射出や、基板側の面及び基板とは反対側の面から発光を取り出す両面射出構造の発光素子があり、どの射出構造の発光素子も適用することができる。図12に表示素子として発光素子を用いた発光装置の例を示す。表示素子である発光素子4513は、画素部4002に設けられたトランジスタ4010と電気的に接続している。なお発光素子4513の構成は、第1の電極層4030、電界発光層4511、第2の電極層4031の積層構造であるが、示した構成に限定されない。発光素子4513から取り出す光の方向などに合わせて、発光素子4513の構成は適宜変えることができる。隔壁4510は、有機絶縁材料、又は無機絶縁材料を用いて形成する。特に感光性の樹脂材料を用い、第1の電極層4030上に開口部を形成し、その開口部の側壁が連続した曲率を持って形成される傾斜面となるように形成することが好ましい。電界発光層4511は、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。発光素子4513に酸素、水素、水分、二酸化炭素等が侵入しないように、第2の電極層4031及び隔壁4510上に保護膜を形成してもよい。保護膜としては、窒化シリコン膜、窒化酸化シリコン膜、DLC膜等を形成することができる。また、第1の基板4001、第2の基板4006、及びシール材4005によって封止された空間には充填材4514が設けられ密封されている。このように外気に曝されないように気密性が高く、脱ガスの少ない保護フィルム貼り合わせフィルム、紫外線硬化樹脂フィルム等やカバー材でパッケージング封入することが好ましい。充填材4514としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹脂または熱硬化樹脂を用いることができ、PVCポリビニルクロライド、アクリル、ポリイミド、エポキシ樹脂、シリコーン樹脂、PVBポリビニルブチラルまたはEVAエチレンビニルアセテートを用いることができる。例えば充填材として窒素を用いればよい。また、必要であれば、発光素子の射出面に偏光板、又は円偏光板楕円偏光板を含む、位相差板λ/4板、λ/2板、カラーフィルタなどの光学フィルムを適宜設けてもよい。また、偏光板又は円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸により反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。また、表示装置として、電子インクを駆動させる電子ペーパーを提供することも可能である。電子ペーパーは、電気泳動表示装置電気泳動ディスプレイとも呼ばれており、紙と同じ読みやすさ、他の表示装置に比べ低消費電力、薄くて軽い形状とすることが可能という利点を有している。電気泳動表示装置は、様々な形態が考えられ得るが、プラスの電荷を有する第1の粒子と、マイナスの電荷を有する第2の粒子とを含むマイクロカプセルが溶媒または溶質中に複数分散され、マイクロカプセルに電界を印加することによって、マイクロカプセル中の粒子を互いに反対方向に移動させて一方側に集合した粒子の色のみを表示するものである。なお、第1の粒子または第2の粒子は染料を含み、電界がない場合において移動しないものである。また、第1の粒子の色と第2の粒子の色は異なるもの無色を含むとする。このように、電気泳動表示装置は、誘電定数の高い物質が高い電界領域に移動する、いわゆる誘電泳動的効果を利用したディスプレイである。上記マイクロカプセルを溶媒中に複数分散させたものが電子インクと呼ばれるものであり、この電子インクはガラス、プラスチック、布、紙などの表面に印刷することができる。また、カラーフィルタや色素を有する粒子を用いることによってカラー表示も可能である。なお、マイクロカプセル中の第1の粒子および第2の粒子は、導電体材料、絶縁体材料、半導体材料、磁性材料、液晶材料、強誘電性材料、エレクトロルミネセント材料、エレクトロクロミック材料、磁気泳動材料から選ばれた一種の材料、またはこれらの複合材料を用いればよい。また、電子ペーパーとして、ツイストボール表示方式を用いる表示装置も適用することができる。ツイストボール表示方式とは、白と黒に塗り分けられた球形粒子を表示素子に用いる電極層である第1の電極層及び第2の電極層の間に配置し、第1の電極層及び第2の電極層に電位差を生じさせて、その球形粒子の向きを制御することにより、表示を行う方法である。図13に、半導体装置の一形態としてアクティブマトリクス型の電子ペーパーを示す。図13の電子ペーパーは、ツイストボール表示方式を用いた表示装置の例である。トランジスタ4010と接続する第1の電極層4030と、第2の基板4006に設けられた第2の電極層4031との間には、黒色領域4615a及び白色領域4615bを有し、周りが液体で満たされているキャビティ4612を含む球形粒子4613が設けられており、球形粒子4613の周囲は樹脂等の充填材4614で充填されている。第2の電極層4031が共通電極対向電極に相当する。第2の電極層4031は、共通電位線と電気的に接続される。なお、図11乃至図13において、第1の基板4001、第2の基板4006としては、ガラス基板の他、可撓性を有する基板も用いることができ、例えば透光性を有するプラスチック基板などを用いることができる。プラスチックとしては、FRPFiberglass-ReinforcedPlastics板、PVFポリビニルフルオライドフィルム、ポリエステルフィルムまたはアクリル樹脂フィルムを用いることができる。また、アルミニウムホイルをPVFフィルムやポリエステルフィルムで挟んだ構造のシートを用いることもできる。絶縁膜4020は、酸化シリコン、酸窒化シリコン、酸化ハフニウム、酸化アルミニウム、酸化ガリウム等の無機絶縁材料を含む材料を用いて形成することができる。絶縁膜4020の作製方法に特に限定はなく、例えば、プラズマCVD法やスパッタリング法などの成膜方法を用いて作製することができる。なお、水素や水などが混入しにくいという点では、スパッタリング法が好適である。絶縁膜4024は、スパッタ法を用いて、窒化シリコン膜、窒化酸化シリコン膜、酸化アルミニウム膜、窒化アルミニウム膜、酸化窒化アルミニウム膜、又は窒化酸化アルミニウム膜の単層、又は積層で形成すればよく、トランジスタの保護膜として機能する。絶縁層4021は、無機絶縁材料又は有機絶縁材料を用いて形成することができる。なお、アクリル樹脂、ポリイミド、ベンゾシクロブテン系樹脂、ポリアミド、エポキシ樹脂等の、耐熱性を有する有機絶縁材料を用いると、平坦化絶縁膜として好適である。また上記有機絶縁材料の他に、低誘電率材料low-k材料、シロキサン系樹脂、PSGリンガラス、BPSGリンボロンガラス等を用いることができる。なお、これらの材料で形成される絶縁膜を複数積層させることで、絶縁層を形成してもよい。絶縁層4021の形成法は、特に限定されず、その材料に応じて、スパッタリング法、スピンコート法、ディッピング法、スプレー塗布、液滴吐出法インクジェット法、スクリーン印刷、オフセット印刷等、ロールコーティング、カーテンコーティング、ナイフコーティング等を用いることができる。表示装置は光源又は表示素子からの光を透過させて表示を行う。よって光が透過する画素部に設けられる基板、絶縁膜、導電膜などの薄膜はすべて可視光の波長領域の光に対して透光性とする。表示素子に電圧を印加する第1の電極層及び第2の電極層画素電極層、共通電極層、対向電極層などともいうにおいては、取り出す光の方向、電極層が設けられる場所、及び電極層のパターン構造によって透光性、反射性を選択すればよい。第1の電極層4030、第2の電極層4031は、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物以下、ITOと示す。、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電性材料を用いることができる。また、第1の電極層4030、第2の電極層4031はタングステンW、モリブデンMo、ジルコニウムZr、ハフニウムHf、バナジウムV、ニオブNb、タンタルTa、クロムCr、コバルトCo、ニッケルNi、チタンTi、白金Pt、アルミニウムAl、銅Cu、銀Ag等の金属、又はその合金、若しくはその窒化物から一つ、又は複数種を用いて形成することができる。また、トランジスタは静電気などにより破壊されやすいため、駆動回路保護用の保護回路を設けることが好ましい。保護回路は、非線形素子を用いて構成することが好ましい。以上のように実施の形態1乃至2のいずれかで示したシフトレジスタを適用することによって、特定色例えば、全黒表示や全白表示表示の際、複数の各走査信号線に対し同一タイミングで一括して表示用走査信号オン信号又はオフ信号を出力することができるため、データ書き込み時間を短縮することができる。また一括表示後に走査信号線駆動部を停止する期間を確保でき、その期間における走査信号線駆動部の消費電力を低減させることができる。また、高速動作により駆動回路部にかかる負担を低減させることができるため、画面のチラツキを防止することができる。本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。実施の形態6本明細書に開示する液晶表示装置は、さまざまな電子機器遊技機も含むに適用することができる。電子機器としては、例えば、テレビジョン装置テレビ、またはテレビジョン受信機ともいう、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯電話機携帯電話、携帯電話装置ともいう、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げられる。図15Aは、テレビジョン装置の一例を示している。テレビジョン装置9600は、筐体9601に表示部9603が組み込まれている。表示部9603により、映像を表示することが可能である。また、ここでは、スタンド9605により筐体9601を支持した構成を示している。テレビジョン装置9600の操作は、筐体9601が備える操作スイッチや、別体のリモコン操作機9610により行うことができる。リモコン操作機9610が備える操作キー9609により、チャンネルや音量の操作を行うことができ、表示部9603に表示される映像を操作することができる。また、リモコン操作機9610に、当該リモコン操作機9610から出力する情報を表示する表示部9607を設ける構成としてもよい。なお、テレビジョン装置9600は、受信機やモデムなどを備えた構成とする。受信機により一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線による通信ネットワークに接続することにより、一方向送信者から受信者または双方向送信者と受信者間、あるいは受信者間同士などの情報通信を行うことも可能である。図15Bは、デジタルフォトフレームの一例を示している。例えば、デジタルフォトフレーム9700は、筐体9701に表示部9703が組み込まれている。表示部9703は、各種画像を表示することが可能であり、例えばデジタルカメラなどで撮影した画像データを表示させることで、通常の写真立てと同様に機能させることができる。なお、デジタルフォトフレーム9700は、操作部、外部接続用端子USB端子、USBケーブルなどの各種ケーブルと接続可能な端子など、記録媒体挿入部などを備える構成とする。これらの構成は、表示部と同一面に組み込まれていてもよいが、側面や裏面に備えるとデザイン性が向上するため好ましい。例えば、デジタルフォトフレーム9700の記録媒体挿入部に、デジタルカメラで撮影した画像データを記憶したメモリを挿入して画像データを取り込み、取り込んだ画像データを表示部9703に表示させることができる。また、デジタルフォトフレーム9700は、無線で情報を送受信できる構成としてもよい。無線により、所望の画像データを取り込み、表示させる構成とすることもできる。図16Aは携帯型遊技機であり、筐体9881と筐体9891の2つの筐体で構成されており、連結部9893により、開閉可能に連結されている。筐体9881には表示部9882が組み込まれ、筐体9891には表示部9883が組み込まれている。また、図16Aに示す携帯型遊技機は、その他、スピーカ部9884、記録媒体挿入部9886、LEDランプ9890、入力手段操作キー9885、接続端子9887、センサ9888力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの、マイクロフォン9889等を備えている。もちろん、携帯型遊技機の構成は上述のものに限定されず、少なくとも本明細書に開示する液晶表示装置を備えた構成であればよく、その他付属設備が適宜設けられた構成とすることができる。図16Aに示す携帯型遊技機は、記録媒体に記録されているプログラム又はデータを読み出して表示部に表示する機能や、他の携帯型遊技機と無線通信を行って情報を共有する機能を有する。なお、図16Aに示す携帯型遊技機が有する機能はこれに限定されず、様々な機能を有することができる。図16Bは大型遊技機であるスロットマシンの一例を示している。スロットマシン9900は、筐体9901に表示部9903が組み込まれている。また、スロットマシン9900は、その他、スタートレバーやストップスイッチなどの操作手段、コイン投入口、スピーカなどを備えている。もちろん、スロットマシン9900の構成は上述のものに限定されず、少なくとも本明細書に開示する液晶表示装置を備えた構成であればよく、その他付属設備が適宜設けられた構成とすることができる。図17Aは、携帯電話機の一例を示している。携帯電話機1000は、筐体1001に組み込まれた表示部1002の他、操作ボタン1003、外部接続ポート1004、スピーカ1005、マイク1006などを備えている。図17Aに示す携帯電話機1000は、表示部1002を指などで触れることで、情報を入力することができる。また、電話を掛ける、或いはメールを作成するなどの操作は、表示部1002を指などで触れることにより行うことができる。表示部1002の画面は主として3つのモードがある。第1は、画像の表示を主とする表示モードであり、第2は、文字等の情報の入力を主とする入力モードである。第3は表示モードと入力モードの2つのモードが混合した表示入力モードである。例えば、電話を掛ける、或いはメールを作成する場合は、表示部1002を文字の入力を主とする文字入力モードとし、画面に表示させた文字の入力操作を行えばよい。この場合、表示部1002の画面のほとんどにキーボードまたは番号ボタンを表示させることが好ましい。また、携帯電話機1000内部に、ジャイロ、加速度センサ等の傾きを検出するセンサを有する検出装置を設けることで、携帯電話機1000の向き縦か横かを判断して、表示部1002の画面表示を自動的に切り替えるようにすることができる。また、画面モードの切り替えは、表示部1002を触れること、又は筐体1001の操作ボタン1003の操作により行われる。また、表示部1002に表示される画像の種類によって切り替えるようにすることもできる。例えば、表示部に表示する画像信号が動画のデータであれば表示モード、テキストデータであれば入力モードに切り替える。また、入力モードにおいて、表示部1002の光センサで検出される信号を検知し、表示部1002のタッチ操作による入力が一定期間ない場合には、画面のモードを入力モードから表示モードに切り替えるように制御してもよい。表示部1002は、イメージセンサとして機能させることもできる。例えば、表示部1002に掌や指を触れることにより、掌紋、指紋等を撮像することで、本人認証を行うことができる。また、表示部1002に近赤外光を発光するバックライトまたは近赤外光を発光するセンシング用光源を用いれば、指静脈、掌静脈などを撮像することもできる。図17Bも携帯電話機の一例である。図17Bの携帯電話機は、筐体9411に、表示部9412、及び操作ボタン9413を含む表示装置9410と、筐体9401に操作ボタン9402、外部入力端子9403、マイク9404、スピーカ9405、及び着信時に発光する発光部9406を含む通信装置9400とを有しており、表示機能を有する表示装置9410は電話機能を有する通信装置9400と矢印の2方向に脱着可能である。よって、表示装置9410と通信装置9400の短軸同士を取り付けることも、表示装置9410と通信装置9400の長軸同士を取り付けることもできる。また、表示機能のみを必要とする場合、通信装置9400より表示装置9410を取り外し、表示装置9410を単独で用いることもできる。通信装置9400と表示装置9410とは無線通信又は有線通信により画像又は入力情報を授受することができ、それぞれ充電可能なバッテリーを有する。