シフトレジスタユニットであって、1フレーム又は複数のフレームの表示時間を備える1つのフレーム間隔において、第2のクロック信号が第1のクロック信号の反転信号と同じ、第3のクロック信号がローレベルを保持し、隣り合う次のフレーム間隔において、第3のクロック信号が第1のクロック信号と同じ、第2のクロック信号がローレベルを保持しており、第2のクロック信号または第3のクロック信号を入力し、且つフレーム開始信号、第1のクロック信号、低電圧信号、リセット信号及び隣り合う次のシフトレジスタユニットが送信した第1の信号と第2の信号を入力する入力モジュールと、前記入力モジュールに接続され、少なくとも二つの薄膜トランジスタを備え、前記入力モジュールが入力した第2のクロック信号または第3のクロック信号に基づいて、且つフレーム開始信号、第1のクロック信号、及び隣り合う次のシフトレジスタユニットが送信した第1の信号と第2の信号に基づいて、ゲート駆動信号を生成し、且つ前記少なくとも二つの薄膜トランジスタが形成した少なくとも一つの第1のノードのレベルを、前記入力モジュールが入力した第2のクロック信号または第3のクロック信号がローレベルを保持するフレーム間隔においてローレベルに保持させる処理モジュールと、前記処理モジュールに接続され、前記処理モジュールが生成したゲート駆動信号を送信する出力モジュールと、を備えることを特徴とするシフトレジスタユニット。前記処理モジュールは、前記入力モジュールに接続され、少なくとも二つの薄膜トランジスタを備え、前記入力モジュールが入力した第2のクロック信号または第3のクロック信号に基づいて、且つフレーム開始信号、第1のクロック信号、及び隣り合う次のシフトレジスタユニットが送信した第1の信号と第2の信号に基づいて、ゲート駆動信号を生成するゲート駆動信号生成ユニットと、前記ゲート駆動信号生成ユニットに接続され、前記ゲート駆動信号生成ユニットの中の少なくとも二つの薄膜トランジスタが形成した少なくとも一つの第1のノードのレベルを、前記入力モジュールが入力した第2のクロック信号又は第3のクロック信号がローレベルを保持するフレーム間隔においてローレベルに保持させるレベル制御ユニットと、を備えることを特徴とする請求項1に記載のシフトレジスタユニット。前記入力モジュールは、フレーム開始信号を入力する開始信号入力端と、第1のクロック信号を入力する第1のクロック信号入力端と、第2のクロック信号又は第3のクロック信号を入力する第2のクロック信号入力端と、このシフトレジスタユニットに隣り合う次のシフトレジスタユニットが入力した第1の信号を入力する第1の信号入力端と、このシフトレジスタユニットに隣り合う次のシフトレジスタユニットが入力した第2の信号を入力する第2の信号入力端と、低電圧信号を入力する低電圧信号入力端と、リセット信号を入力するリセット信号入力端と、を備えることを特徴とする請求項1に記載のシフトレジスタユニット。前記ゲート駆動信号生成ユニットは、ドレインとゲートがいずれも開始信号入力端に接続された第1の薄膜トランジスタと、ドレインが前記第1の薄膜トランジスタのソースに接続され、ゲートがリセット信号入力端に接続され、ソースが低電圧信号入力端に接続された第2の薄膜トランジスタと、ドレインが第1のクロック信号入力端に接続され、ゲートが前記第1の薄膜トランジスタのソースに接続され、ソースが自身のゲートと出力モジュールとに接続された第3の薄膜トランジスタと、ドレインが前記第3の薄膜トランジスタのソースに接続され、ゲートが前記リセット信号入力端に接続され、ソースが前記低電圧信号入力端に接続された第4の薄膜トランジスタと、ドレインが前記第1の薄膜トランジスタのソースに接続され、ソースが前記低電圧信号入力端に接続された第5の薄膜トランジスタと、ドレインが前記第3の薄膜トランジスタのソースに接続され、ソースが前記低電圧信号入力端に接続された第6の薄膜トランジスタと、ソースがそれぞれ前記第5の薄膜トランジスタのゲートと前記第6の薄膜トランジスタのゲートとに接続された第7の薄膜トランジスタと、ドレインが前記第7の薄膜トランジスタのソースに接続され、ゲートが前記第1の薄膜トランジスタのソースに接続され、ソースが前記低電圧信号入力端に接続された第8の薄膜トランジスタと、ソースが前記第7の薄膜トランジスタのゲートに接続された第9の薄膜トランジスタと、ドレインが前記第9の薄膜トランジスタのソースに接続され、ゲートが前記第1の薄膜トランジスタのソースに接続され、ソースが前記低電圧信号入力端に接続された第10の薄膜トランジスタと、ドレインが前記第1の薄膜トランジスタのドレインに接続され、ソースが前記第1の薄膜トランジスタのソースに接続され、ゲートが第2のクロック信号入力端に接続された第11の薄膜トランジスタと、ドレインが前記第3の薄膜トランジスタのソースに接続され、ソースが前記低電圧信号入力端に接続され、ゲートが第2のクロック信号入力端に接続された第12の薄膜トランジスタと、を備えることを特徴とする請求項3に記載のシフトレジスタユニット。第7の薄膜トランジスタのソース、第8の薄膜トランジスタのドレイン、第5の薄膜トランジスタのゲート及び第6の薄膜トランジスタのゲートが接続する箇所は第1のノードを形成することを特徴とする請求項4に記載のシフトレジスタユニット。前記レベル制御ユニットは、ドレインが前記第5の薄膜トランジスタのドレインに接続され、ゲートが前記第1の信号入力端に接続され、ソースが前記低電圧信号入力端に接続された第13の薄膜トランジスタと、ドレインが前記第10の薄膜トランジスタのドレインに接続され、ゲートが前記第2の信号入力端に接続され、ソースが前記低電圧信号入力端に接続された第14の薄膜トランジスタと、ドレインが前記第8の薄膜トランジスタのドレインに接続され、ゲートが前記第2の信号入力端に接続され、ソースが前記低電圧信号入力端に接続された第15の薄膜トランジスタと、ドレインが前記第6の薄膜トランジスタのドレインに接続され、ゲートが前記第1の信号入力端に接続され、ソースが前記低電圧信号入力端に接続された第16の薄膜トランジスタと、を備えることを特徴とする請求項5に記載のシフトレジスタユニット。前記第9の薄膜トランジスタのゲートとドレイン及び第7の薄膜トランジスタのドレインが前記第1のクロック信号入力端に接続され、または、前記第9の薄膜トランジスタのゲートとドレイン及び第7の薄膜トランジスタのドレインが前記第2のクロック信号入力端に接続されることを特徴とする請求項6に記載のシフトレジスタユニット。両端がそれぞれ前記第3の薄膜トランジスタのゲートとソースとに接続されたコンデンサを更に備えることを特徴とする請求項7に記載のシフトレジスタユニット。前記第7の薄膜トランジスタのチャネルの幅長さ比と第8の薄膜トランジスタのチャネルの幅長さ比との比率は11~150であって、前記第9の薄膜トランジスタのチャネルの幅長さ比と第10の薄膜トランジスタのチャネルの幅長さ比との比率は11~150であることを特徴とする請求項7に記載のシフトレジスタユニット。前記出力モジュールは、前記第3の薄膜トランジスタのソースに接続され、前記処理モジュールが生成したゲート駆動信号を送信するゲート駆動信号出力端と、前記第7の薄膜トランジスタのソースに接続され、第3の信号をこのシフトレジスタユニットに隣り合う前のシフトレジスタユニットに出力する第1の信号出力端と、前記第3の薄膜トランジスタのゲートとソースとに接続され、第4の信号をこのシフトレジスタユニットに隣り合う前のシフトレジスタユニットに出力する第2の信号出力端と、を備えることを特徴とする請求項7に記載のシフトレジスタユニット。ディスプレー用ゲート駆動装置において、順次に接続されたn1個の請求項1に記載のシフトレジスタユニットを備え、ここで、nが自然数であり、1番目のシフトレジスタユニットとn1番目のシフトレジスタユニット以外、各シフトレジスタユニットの出力モジュールは、いずれも隣り合う前のシフトレジスタユニットの入力モジュールと、隣り合う次のシフトレジスタユニットの入力モジュールとに接続され、各シフトレジスタユニットが出力したゲート駆動信号はいずれも隣り合う前のシフトレジスタユニットのリセット信号として隣り合う前のシフトレジスタユニットに送信され、各シフトレジスタユニットが出力したゲート駆動信号はいずれも隣り合う次のシフトレジスタユニットのフレーム開始信号として隣り合う次のシフトレジスタユニットに送信され、1番目のシフトレジスタユニットの出力モジュールは2番目のシフトレジスタユニットの入力モジュールに接続され、1番目のシフトレジスタユニットが出力したゲート駆動信号は2番目のシフトレジスタユニットのフレーム開始信号として2番目のシフトレジスタユニットに入力され、最後のシフトレジスタユニットの出力モジュールはn番目のシフトレジスタユニットの入力モジュールに接続され、最後のシフトレジスタユニットが出力したゲート駆動信号はn番目のシフトレジスタユニットのリセット信号としてn番目のシフトレジスタユニットに送信され、最後のシフトレジスタユニットの出力モジュールは自身の入力モジュールに接続され、最後のシフトレジスタユニットが出力したゲート駆動信号は自身のリセット信号として自身の入力モジュールに送信されることを特徴とするディスプレー用ゲート駆動装置。1番目のシフトレジスタユニットと最後のシフトレジスタユニット以外、各シフトレジスタユニットのゲート駆動信号出力端はいずれも隣り合う前のシフトレジスタユニットのリセット信号入力端と、隣り合う次のシフトレジスタユニットの開始信号入力端とに接続され、1番目のシフトレジスタユニットのゲート駆動信号出力端は2番目のシフトレジスタユニットの開始信号入力端に接続され、n1番目のシフトレジスタユニットのゲート駆動信号出力端はそれぞれ隣り合うn番目のシフトレジスタユニットのリセット信号入力端と、自身のリセット信号入力端とに接続されることを特徴とする請求項12に記載のディスプレー用ゲート駆動装置。1番目のシフトレジスタユニットとn1番目のシフトレジスタユニット以外、各シフトレジスタユニットの第1の信号出力端はいずれも隣り合う前のシフトレジスタユニットの第1の信号入力端に接続され、第2の信号出力端はいずれも隣り合う前のシフトレジスタユニットの第2の信号入力端に接続され、第1の信号入力端はいずれも隣り合う次のシフトレジスタユニットの第1の信号出力端に接続され、第2の信号入力端はいずれも隣り合う次のシフトレジスタユニットの第2の信号出力端に接続され、1番目のシフトレジスタユニットの第1の信号入力端は2番目のシフトレジスタユニットの第1の信号出力端に接続され、第2の信号入力端は2番目のシフトレジスタユニットの第2の信号出力端に接続され、n1番目のシフトレジスタユニットの第1の信号出力端と第1の信号入力端とはいずれもn番目のシフトレジスタユニットの第1の信号入力端に接続され、第2の信号出力端と第2の信号入力端とはいずれもn番目のシフトレジスタユニットの第2の信号入力端に接続されることを特徴とする請求項11に記載のディスプレー用ゲート駆動装置。n1が偶数である場合、i番目のシフトレジスタユニットの第1の信号入力端はi1番目のシフトレジスタユニットの第1の信号出力端に接続され、i番目のシフトレジスタユニットの第2の信号入力端はi1番目のシフトレジスタユニットの第2の信号出力端に接続され、ここで、iが奇数であり、i∈1n、i番目のシフトレジスタユニットの第1の信号出力端はi1番目のシフトレジスタユニットの第1の信号入力端に接続され、i番目のシフトレジスタユニットの第2の信号出力端はi1番目のシフトレジスタユニットの第2の信号入力端に接続され、n1が奇数である場合、i番目のシフトレジスタユニットの第1の信号入力端はi1番目のシフトレジスタユニットの第1の信号出力端に接続され、i番目のシフトレジスタユニットの第2の信号入力端はi1番目のシフトレジスタユニットの第2の信号出力端に接続され、ここで、iが奇数であり、i∈1n1、i番目のシフトレジスタユニットの第1の信号出力端はi1番目のシフトレジスタユニットの第1の信号入力端に接続され、i番目のシフトレジスタユニットの第2の信号出力端はi1番目のシフトレジスタユニットの第2の信号入力端に接続され、n1番目のシフトレジスタユニットの第1の信号入力端と第1の信号出力端とはいずれもn番目のシフトレジスタユニットの第1の信号入力端に接続され、n1番目のシフトレジスタユニットの第2の信号入力端と第2の信号出力端とはn番目のシフトレジスタユニットの第2の信号入力端に接続されることを特徴とする請求項12に記載のディスプレー用ゲート駆動装置。i番目のシフトレジスタユニットは、第1のクロック信号入力端が第1のクロック信号を入力することに用いられ、第2のクロック信号入力端が第2のクロック信号を入力することに用いられ、i1番目のシフトレジスタユニットは、第1のクロック信号入力端が第1のクロック信号の反転信号を入力することに用いられ、第2のクロック信号入力端が第3のクロック信号を入力することに用いられることを特徴とする請求項13に記載のディスプレー用ゲート駆動装置。液晶ディスプレーであって、請求項11に記載のディスプレー用ゲート駆動装置を備えることを特徴とする液晶ディスプレー。本発明は、薄膜トランジスタの寿命を延長して且つシフトレジスタユニットの安定性を向上できるシフトレジスタユニット、ディスプレー用ゲート駆動装置ならびに液晶ディスプレーを提供することを目的とする。本発明が提供するシフトレジスタユニットは、1フレーム又は複数のフレームの表示時間を備える1つのフレーム間隔において、第2のクロック信号が第1のクロック信号の反転信号と同じ、第3のクロック信号がローレベルを保持し、隣り合う次のフレーム間隔において、第3のクロック信号が第1のクロック信号と同じ、第2のクロック信号がローレベルを保持しており、第2のクロック信号または第3のクロック信号を入力し、且つフレーム開始信号、第1のクロック信号、低電圧信号、リセット信号及び隣り合う次のシフトレジスタユニットが送信した第1の信号と第2の信号を入力する入力モジュールと、前記入力モジュールに接続され、少なくとも二つの薄膜トランジスタを備え、前記入力モジュールが入力した第2のクロック信号または第3のクロック信号に基づいて、且つフレーム開始信号、第1のクロック信号、及び隣り合う次のシフトレジスタユニットが送信した第1の信号と第2の信号に基づいて、ゲート駆動信号を生成し、且つ前記少なくとも二つの薄膜トランジスタが形成した少なくとも一つの第1のノードのレベルを、前記入力モジュールが入力した第2のクロック信号または第3のクロック信号がローレベルを保持するフレーム間隔においてローレベルに保持させる処理モジュールと、前記処理モジュールに接続され、前記処理モジュールが生成したゲート駆動信号を送信する出力モジュールと、を備える。本発明が更に提供するディスプレー用ゲート駆動装置は、順次に接続されたn1個の前記のシフトレジスタユニットを備え、ここで、nが自然数であり、1番目のシフトレジスタユニットとn1番目のシフトレジスタユニット以外、各シフトレジスタユニットの出力モジュールは、いずれも隣り合う前のシフトレジスタユニットの入力モジュールと、隣り合う次のシフトレジスタユニットの入力モジュールとに接続され、各シフトレジスタユニットが出力したゲート駆動信号はいずれも隣り合う前のシフトレジスタユニットのリセット信号として隣り合う前のシフトレジスタユニットに送信され、各シフトレジスタユニットが出力したゲート駆動信号はいずれも隣り合う次のシフトレジスタユニットのフレーム開始信号として隣り合う次のシフトレジスタユニットに送信され、1番目のシフトレジスタユニットの出力モジュールは2番目のシフトレジスタユニットの入力モジュールに接続され、1番目のシフトレジスタユニットが出力したゲート駆動信号は2番目のシフトレジスタユニットのフレーム開始信号として2番目のシフトレジスタユニットに入力され、最後のシフトレジスタユニットの出力モジュールはn番目のシフトレジスタユニットの入力モジュールに接続され、最後のシフトレジスタユニットが出力したゲート駆動信号はn番目のシフトレジスタユニットのリセット信号としてn番目のシフトレジスタユニットに送信され、最後のシフトレジスタユニットの出力モジュールは自身の入力モジュールに接続され、最後のシフトレジスタユニットが出力したゲート駆動信号は自身のリセット信号として自身の入力モジュールに送信される。本発明が更に提供する液晶ディスプレーは、前記のディスプレー用ゲート駆動装置を備える。以下は、図面と実施形態を通じて本発明の技術方案をさらに詳細に説明する。本発明の下記各実施形態において、主に液晶ディスプレーを例として説明するが、本発明の実施形態におけるシフトレジスタユニット及びゲート駆動装置は液晶ディスプレーに限らず、他の各種のディスプレー、例えば有機発光ダイオードOLEDディスプレーに用いられている。図1は本発明の実施形態に係るシフトレジスタユニットの構造ブロック模式図である。このシフトレジスタユニットは、入力モジュール11と処理モジュール12と出力モジュール13とを備える。入力モジュール11は、第2のクロック信号または第3のクロック信号を入力して、且つフレーム開始信号、第1のクロック信号、低電圧信号、リセット信号、及び隣り合う次のシフトレジスタユニットが送信した第1の信号と第2の信号を入力するために用いられる。一つのフレーム間隔に、第2のクロック信号は第1のクロック信号の反転信号と同じく、第3のクロック信号はローレベルを保持している。隣り合う次のフレーム間隔に、第3のクロック信号は第1のクロック信号と同じく、第2のクロック信号はローレベルを保持している。一つのフレーム間隔は1つのフレーム又は複数のフレームの表示時間を含む。処理モジュール12は、入力モジュール11に接続され、少なくとも二つの薄膜トランジスタを備え、入力モジュール11が入力した第2のクロック信号または第3のクロック信号に基づいて、且つフレーム開始信号、第1のクロック信号、及び隣り合う次のシフトレジスタユニットが送信した第1の信号と第2の信号に基づいて、ゲート駆動信号を生成し、且つ少なくとも二つの薄膜トランジスタが形成した少なくとも一つの第1のノードのレベルを、入力モジュール11が入力した第2のクロック信号又は第3のクロック信号がローレベルを保持するフレーム間隔にローレベルに保持させる。出力モジュール13は、処理モジュール12に接続され、処理モジュール12が生成したゲート駆動信号を送信する。図2は本発明のシフトレジスタユニットの第1実施形態の構造模式図である。この実施形態において、処理モジュール12はゲート駆動信号生成ユニット121とレベル制御ユニット122とを備える。ゲート駆動信号生成ユニット121は、入力モジュール11に接続され、少なくとも二つの薄膜トランジスタを備え、入力モジュール11が入力した第2のクロック信号または第3のクロック信号に基づいて、且つフレーム開始信号、第1のクロック信号、及び隣り合う次のシフトレジスタユニットが送信した第1の信号と第2の信号に基づいて、ゲート駆動信号を生成する。レベル制御ユニット122は、ゲート駆動信号生成ユニット121に接続され、ゲート駆動信号生成ユニット121における少なくとも二つの薄膜トランジスタが形成した少なくとも一つの第1のノードのレベルを、入力モジュール11が入力した第2のクロック信号又は第3のクロック信号がローレベルを保持するフレーム間隔にローレベルに保持させる。図3aは本発明のシフトレジスタユニットの第2実施形態の構造模式図である。この実施形態において、入力モジュール11は、開始信号入力端INPUT1、第1のクロック信号入力端CLK1IN、第2のクロック信号入力端CLK2IN、第1の信号入力端PDNIN、第2の信号入力端PUNIN、低電圧信号入力端、及びリセット信号入力端RESETINを備える。開始信号入力端INPUT1はフレーム開始信号を入力する。第1のクロック信号入力端PDNINは第1のクロック信号を入力する。第2のクロック信号入力端CLK2INは第2のクロック信号又は第3のクロック信号を入力する。第1の信号入力端PDNINはこのシフトレジスタユニットに隣り合う次のシフトレジスタユニットが入力した第1の信号を入力する。第2の信号入力端PUNINはこのシフトレジスタユニットに隣り合う次のシフトレジスタユニットが入力した第2の信号を入力する。低電圧信号入力端は低電圧信号を入力する。リセット信号入力端RESETINはリセット信号を入力する。出力モジュール13は、ゲート駆動信号出力端OUTと、第1の信号出力端PDLOUTと、第2の信号出力端PULOUTとを備える。ゲート駆動信号出力端OUTは処理モジュールが生成したゲート駆動信号を送信する。第1の信号出力端PDLOUTは、第3の信号をこのシフトレジスタユニットに隣り合う前のシフトレジスタユニットに出力する。第2の信号出力端PULOUTは、第4の信号をこのシフトレジスタユニットに隣り合う前のシフトレジスタユニットに出力する。ゲート駆動信号生成ユニット121は、第1の薄膜トランジスタT1、第2の薄膜トランジスタT2、第3の薄膜トランジスタT3、第4の薄膜トランジスタT4、第5の薄膜トランジスタT5、第6の薄膜トランジスタT6、第7の薄膜トランジスタT7、第8の薄膜トランジスタT8、第9の薄膜トランジスタT9、第10の薄膜トランジスタT10、第11の薄膜トランジスタT11、第12の薄膜トランジスタT12を備える。第1の薄膜トランジスタT1のゲートとドレインはいずれも開始信号入力端INPUT1に接続されている。第2の薄膜トランジスタT2のドレインは第1の薄膜トランジスタT1のソースに接続され、第2の薄膜トランジスタT2のゲートはリセット信号入力端RESETINに接続され、第2の薄膜トランジスタT2のソースは低電圧信号入力端VSSINに接続されている。第3の薄膜トランジスタT3のドレインは第1のクロック信号入力端CLK1INに接続され、第3の薄膜トランジスタT3のゲートとソースとは第2の信号出力端PULOUTに接続され、第3の薄膜トランジスタT3のソースは自身のゲートとゲート駆動信号出力端OUTとにも接続されている。第4の薄膜トランジスタT4のゲートはリセット信号入力端RESETINに接続され、第4の薄膜トランジスタT4のドレインは第3の薄膜トランジスタT3のソースに接続され、第4の薄膜トランジスタT4のソースは低電圧信号入力端VSSINに接続されている。第5の薄膜トランジスタT5のドレインは第1の薄膜トランジスタT1のソースに接続され、第5の薄膜トランジスタT5のソースは低電圧信号入力端VSSINに接続されている。第6の薄膜トランジスタT6のドレインは第3の薄膜トランジスタT3のソースに接続され、第6の薄膜トランジスタT6のソースは低電圧信号入力端VSSINに接続されている。第7の薄膜トランジスタT7のソースはそれぞれ第5の薄膜トランジスタT5のゲートと第6の薄膜トランジスタT6のゲートと第1の信号出力端PDLOUTとに接続されている。第8の薄膜トランジスタT8のゲートは第1の薄膜トランジスタT1のソースに接続され、第8の薄膜トランジスタT8のドレインは第7の薄膜トランジスタT7のソースに接続され、第8の薄膜トランジスタT8のソースは低電圧信号入力端VSSINに接続されている。第9の薄膜トランジスタT9のソースは第7の薄膜トランジスタT7のゲートに接続されている。第10の薄膜トランジスタT10のゲートは第1の薄膜トランジスタT1のソースに接続され、第10の薄膜トランジスタT10のドレインは第9の薄膜トランジスタT9のソースに接続され、第10の薄膜トランジスタT10のソースは低電圧信号入力端VSSINに接続されている。第11の薄膜トランジスタT11のソースは開始信号入力端INPUT1に接続され、ドレインは第1の薄膜トランジスタT1のソースに接続され、ゲートは第2のクロック信号入力端CLK2INに接続されている。第12の薄膜トランジスタT12のドレインは第3の薄膜トランジスタT3のソースに接続され、ソースは低電圧信号入力端VSSINに接続され、ゲートは第2のクロック信号入力端CLK2INに接続されている。第1の薄膜トランジスタT1のソースと第2の薄膜トランジスタT2のドレインと第5の薄膜トランジスタT5のドレインと第10の薄膜トランジスタT10のゲートと第8の薄膜トランジスタT8のゲートと第3の薄膜トランジスタT3のゲートが接続する箇所は第2のノードを形成している。本発明の各実施形態において第2のノードはPUノードと称される。第7の薄膜トランジスタT7のソースと第8の薄膜トランジスタT8のドレインと第5の薄膜トランジスタT5のゲートと第6の薄膜トランジスタT6のゲートとが接続する箇所は第1のノードを形成している。本発明の各実施形態において第1のノードはPDノードと称される。第9の薄膜トランジスタT9のソースと第7の薄膜トランジスタT7のゲートとが接続する箇所は第3のノードを形成している。本発明の各実施形態において第3のノードはPDCNノードと称されている。図3aにおいては、レベル制御ユニット122は第13の薄膜トランジスタT13、第14の薄膜トランジスタT14、第15の薄膜トランジスタT15、及び第16の薄膜トランジスタT16を備える。第13の薄膜トランジスタT13のゲートは第1の信号入力端PDNINに接続され、ドレインは第5の薄膜トランジスタT5のドレインと第1の薄膜トランジスタT1のソースとに接続され、ソースは低電圧信号入力端VSSINに接続されている。第14の薄膜トランジスタT14のゲートは第2の信号入力端PUNINに接続され、ドレインは第10の薄膜トランジスタT10のドレインと第9の薄膜トランジスタT9のソースとに接続され、ソースは低電圧信号入力端VSSINに接続されている。第15の薄膜トランジスタT15のゲートは第2の信号入力端PUNINに接続され、ドレインは第8の薄膜トランジスタT8のドレインと第7の薄膜トランジスタT7のソースとに接続され、ソースは低電圧信号入力端VSSINに接続されている。第16の薄膜トランジスタT16のゲートは第1の信号入力端PDNINに接続され、ドレインは第6の薄膜トランジスタT6のドレインと第3の薄膜トランジスタT3のソースとに接続され、ソースは低電圧信号入力端VSSINに接続されている。図4は本発明の実施形態に係るディスプレー用ゲート駆動装置の構造模式図である。図4に示すように、この装置は、順次に接続されたn1個のシフトレジスタユニットを備える。このn1個のシフトレジスタユニットはそれぞれSR1、SR2、......、SRn1と標識される。1番目のシフトレジスタユニットSR1とn1番目のシフトレジスタユニットSRn1以外に、各シフトレジスタユニットの出力モジュール13はいずれも隣り合う前のシフトレジスタユニットの入力モジュール11と、隣り合う次のシフトレジスタユニットの入力モジュール11とに接続されている。これによって、各シフトレジスタユニットが出力したゲート駆動信号はいずれも隣り合う前のシフトレジスタユニットのリセット信号として、隣り合う前のシフトレジスタユニットに送信されている。各シフトレジスタユニットが出力したゲート駆動信号はいずれも隣り合う次のシフトレジスタユニットのフレーム開始信号として隣り合う次のシフトレジスタユニットに入力されている。1番目のシフトレジスタユニットSR1の出力モジュール13は2番目のシフトレジスタユニットSR2の入力モジュール11に接続され、1番目のシフトレジスタユニットSR1が出力したゲート駆動信号は2番目のシフトレジスタユニットSR2のフレーム開始信号として2番目のシフトレジスタユニットSR2に送信されている。最後のシフトレジスタユニットSRn1の出力モジュール13はn番目のシフトレジスタユニットSRnの入力モジュール11に接続され、最後のシフトレジスタユニットSRn1が出力したゲート駆動信号はn番目のシフトレジスタユニットSRnのリセット信号としてn番目のシフトレジスタユニットSRn送信されている。最後のシフトレジスタユニットSRn1の出力モジュール13は自身の入力モジュール11に接続され、最後のシフトレジスタユニットSRn1が出力したゲート駆動信号は自身のリセット信号として自身の入力モジュール11に送信されている。図5aは本発明の実施形態に係るディスプレー用ゲート駆動装置の第1実施形態の構造模式図である。この実施形態において、n1個の図3aに示したシフトレジスタユニットを備え、1番目のシフトレジスタユニットSR1と最後のシフトレジスタユニットSRn1以外に、各シフトレジスタユニットのゲート駆動信号出力端OUTはいずれも隣り合う前のシフトレジスタユニットのリセット信号入力端RETSETINと、隣り合う次のシフトレジスタユニットの開始信号入力端INPUT1とに接続されている。1番目のシフトレジスタユニットSR1のゲート駆動信号出力端OUTは2番目のシフトレジスタユニットSR2の開始信号入力端INPUT1に接続され、n1番目のシフトレジスタユニットSRn1のゲート駆動信号出力端OUTはそれぞれ隣り合うn番目のシフトレジスタユニットSRnのリセット信号入力端RETSETINと、自身のリセット信号入力端RETSETINとに接続されている。1番目のシフトレジスタユニットSR1と最後のシフトレジスタユニットSRn1以外に、各シフトレジスタユニットの第1の信号出力端PDLOUTはいずれも隣り合う前のシフトレジスタユニットの第1の信号入力端PDNINに接続され、第2の信号出力端PULOUTはいずれも隣り合う前のシフトレジスタユニットの第2の信号入力端PUNINに接続され、第1の信号入力端PDNINはいずれも隣り合う次のシフトレジスタユニットの第1の信号出力端PDLOUTに接続され、第2の信号入力端PUNINはいずれも隣り合う次のシフトレジスタユニットの第2の信号出力端PULOUTに接続されている。1番目のシフトレジスタユニットSR1の第1の信号入力端PDNINは2番目のシフトレジスタユニットSR2の第1の信号出力端PDLOUTに接続され、第2の信号入力端PUNINは2番目のシフトレジスタユニットSR2の第2の信号出力端PULOUTに接続されている。n1番目のシフトレジスタユニットSRn1の第1の信号出力端PDLOUTと第1の信号入力端PDNINとはいずれもn番目のシフトレジスタユニットSRnの第1の信号入力端PDNINに接続され、第2の信号出力端PULOUTと第2の信号入力端とはn番目のシフトレジスタユニットSRnの第2の信号入力端に接続されている。図3aと図5aを結合して本発明の実施形態のディスプレー用ゲート駆動装置における各シフトレジスタユニットの接続関係は明らかに見えることができる。以下は、単独のシフトレジスタユニットにおける入力信号と出力信号間のシーケンス関係、及びディスプレー用ゲート駆動装置における入力信号と出力信号間のシーケンス関係を説明する。図5bは図5aに示したディスプレー用ゲート駆動装置の入力信号と出力信号のシーケンス図である。図5bは液晶ディスプレーのゲート駆動装置の入力信号と出力信号のシーケンス図であって、他のディスプレーのゲート駆動装置の入力信号と出力信号のシーケンス図はそれと類似するので、液晶ディスプレーのゲート駆動装置の原理を参照して理解できる。STVはフレーム開始信号である。このSTV信号は1番目のシフトレジスタユニットSR1の開始信号入力端INPUT1に入力され、他のシフトレジスタユニットの開始信号入力端INPUT1はいずれも隣り合う前のシフトレジスタユニットのゲート駆動信号出力端OUTに接続され、即ち、他のシフトレジスタユニットの開始信号入力端INPUT1に入力されたのは隣り合う前のシフトレジスタユニットが出力したゲート駆動信号OUTPUTである。一つのシフトレジスタユニットが出力したゲート駆動信号は、隣り合う次のシフトレジスタユニットのフレーム開始信号となる。図5bにおいては、INPUTは1番目のシフトレジスタユニットSR1以外の他の各シフトレジスタユニットの開始信号入力端INPUT1に入力された信号である。各シフトレジスタユニットは一つのゲート駆動信号OUTPUTを出力して、駆動液晶ディスプレーの一行のゲートラインに用いられている。低電圧信号VSS図5b中にはVSSを図示しないは各シフトレジスタユニットの低電圧信号入力端VSSINに入力され、i番目のシフトレジスタユニットSRiの第1のクロック信号入力端CLK1INには第1のクロック信号CLK1が入力され、第2のクロック信号入力端CLK2INには第2のクロック信号CLK2が入力される。ただし、iは奇数である。n1が奇数であれば、i1、3、5、......、n1である。iが偶数であれば、i1、3、5、......、nである。i1番目のシフトレジスタユニットSRi1の第1のクロック信号入力端CLK1INには第1のクロック信号の反転信号CLK1Bが入力され、第3のクロック信号入力端CLK2INには第3のクロック信号CLK3が入力される。図3bは図5aにおける3番目のシフトレジスタユニットSR3の入力信号と出力信号のシーケンス図である。図3bは液晶ディスプレーのゲート駆動装置の入力信号と出力信号のシーケンス図であって、他のディスプレーのゲート駆動装置の入力信号と出力信号のシーケンス図はそれと類似したので、液晶ディスプレーのゲート駆動装置の原理を参照して理解できる。開始信号入力端INPUT1は信号INPUTを入力し、第1のクロック信号入力端CLKINは第1のクロック信号CLK1を入力し、第2のクロック信号入力端CLK2INは第2のクロック信号CLK2を入力し、低電圧信号入力端VSSINは低電圧信号VSSを入力し、リセット信号入力端RESETINはリセット信号RESETを入力し、ゲート駆動信号出力端OUTはゲート駆動信号OUTPUTを出力する。図3bにおいて低電圧信号VSSは図示されていないが、低電圧信号VSSは低電圧をずっと保持している信号である。4番目のシフトレジスタユニットSR4の第1の信号出力端PDLOUTは信号PDNを出力している。この信号PDNは3番目のシフトレジスタSR3の第1の信号入力端PDLINに入力され、第1の信号と見なされることができる。4番目のシフトレジスタSR4の第2の信号出力端PULOUTは信号PUNを出力している。この信号PUNは3番目のシフトレジスタSR3の第2の信号入力端PUNINに入力され、第2の信号と見なされることができる。3番目のシフトレジスタSR3の第1の信号出力端PDLOUTが出力した信号PDLは2番目のシフトレジスタSR2の第1の信号入力端PDNINに入力され、第3の信号と見なされることができる。3番目のシフトレジスタSR3の第2の信号出力端PULOUTが出力した信号PULは2番目のシフトレジスタSR2の第2の信号入力端PUNINに入力され、第4の信号と見なされることができる。3番目のシフトレジスタSR3については、第2のクロック信号入力端CLK2INに入力されるのは第2のクロック信号CLK2であるが、3番目のシフトレジスタSR3には、4番目のシフトレジスタSR4が生成した信号PDNとPUNを含むが入力される必要があって、信号PDNとPUNを含むの生成は第3のクロック信号CLK3に頼るので、図3bにおいて第3のクロック信号CLK3を併せて図示している。本発明の実施形態においてTholdでフレーム間隔を表示している。フレーム間隔は一つのフレーム又は複数のフレームの表示時間を含む。つまり、フレーム間隔はフレーム開始信号STV信号の一つの立ち上がりの開始時刻から後のある立ち上がりの開始時刻までの間隔である。一般的には、Tholdはディスプレーの一フレームの画像を走査する時間間隔の整数倍であって、最小とも一倍、多くとも数十ないし百倍に至る。図5bから見えるように、異なるフレーム間隔において、第2のクロック信号CLK2と第3のクロック信号CLK3とは形状が異なる。図5bと図3bに示すように、隣り合う二つのフレーム間隔は、それぞれTh1とTh2である。図3bから見えるように、Th1において、第2のクロック信号CLK2は第1のクロック信号の反転信号CLK1Bと同じであって、Th2において、第2のクロック信号CLK2はローレベルを保持している。Th1において、第3のクロック信号CLK3はローレベルを保持している。Th2において、第3のクロック信号CLK3は第1のクロック信号CLK1と同じである。図5cは図5bの簡略シーケンス図である。図5cから、第2のクロック信号CLK2と第3のクロック信号CLK3とフレーム開始信号STVとの間の関係が明らかに見える。以下は、図3aと3bを結合して本発明の実施形態におけるシフトレジスタユニットの動作原理を説明する。本発明の実施形態において、フレーム間隔は一つ又は複数のフレームの表示時間を含むことができるが、一旦フレーム間隔の長さを確定した後に、各フレーム間隔の長さは同じである。即ち、図3bにおいてTh1とTh2の長さが同じである。Th1から五つの段階を取って、それぞれI1、I2、I3、I4、及びI5と表示する。Th2から五つの段階を取って、それぞれII1、II2、II3、II4及びII5と表示する。一Th1において図3aと図5aの構造を結合して分かるように、Th1の時間間隔において、第3のクロック信号CLK3がローレベルを保持しているので、3番目のシフトレジスタSR3が入力した信号PDNはローレベルを保持して、3番目のシフトレジスタSR3における第13の薄膜トランジスタT13と第14の薄膜トランジスタT14はオフされている。1、I1段階において信号INPUTはハイレベルであって、リセット信号RESETはローレベルであって、第1の薄膜トランジスタT1はオンされ、PUノードの信号はハイレベル、即ち、3番目のシフトレジスタSR3が出力した信号PULはハイレベルである。PUノードの信号がハイレベルなので、第3の薄膜トランジスタT3と第8の薄膜トランジスタT8と第10の薄膜トランジスタT10はオンされている。信号PUNはローレベルであって、第15の薄膜トランジスタT15と第14の薄膜トランジスタT14はオフされている。第1のクロック信号CLK1はローレベルであって、第2のクロック信号CLK2はハイレベルであって、第7の薄膜トランジスタT7と第9の薄膜トランジスタT9と第11の薄膜トランジスタT11と第12の薄膜トランジスタT12はオンされている。第7の薄膜トランジスタT7のチャネルの幅長さ比と第8の薄膜トランジスタのチャネルの幅長さ比との比率、及び第9の薄膜トランジスタT9のチャネルの幅長さ比と第10の薄膜トランジスタのチャネルの幅長さ比との比率を設定することによって、PDノードの信号がローレベルにされることができる。これによって、第5の薄膜トランジスタT5と第6の薄膜トランジスタT6がオフされる。第7の薄膜トランジスタT7のチャネルの幅長さ比と第8の薄膜トランジスタT8のチャネルの幅長さ比との比率は11~150でもいいし、第9の薄膜トランジスタT9のチャネルの幅長さ比と第10の薄膜トランジスタT10のチャネルの幅長さ比との比率は11~150でもいいのである。リセット信号RESETはローレベルであって、第2の薄膜トランジスタT2と第4の薄膜トランジスタT4がオフされているので、ゲート駆動信号OUTPUTはローレベル、信号PDLはローレベル、信号PULはハイレベルである。2、I2段階において信号INPUTはローレベルとなって、第1の薄膜トランジスタT1はオフされ、リセット信号RESETはローレベルであって、PUノードの信号はハイレベルを保持している。つまり、3番目のシフトレジスタユニットSR3が出力した信号PULは依然としてハイレベルである。PUノードの信号はハイレベルを保持しているので、第3の薄膜トランジスタT3と第8の薄膜トランジスタT8と第10の薄膜トランジスタT10はオンされる状態を保持している。信号PUNはハイレベルであるので、第14の薄膜トランジスタT14と第15の薄膜トランジスタT15がオンされる。第2のクロック信号CLK2はローレベルであって、第7の薄膜トランジスタT7と第9の薄膜トランジスタT9と第11の薄膜トランジスタT11と第12の薄膜トランジスタT12はオフされ、PDノードの信号はローレベルを保持している。これによって第5の薄膜トランジスタT5と第6の薄膜トランジスタT6はオフされる。リセット信号RESETはローレベルであって、第2の薄膜トランジスタT2と第4の薄膜トランジスタT4はオフされる。第1のクロック信号CLK1はハイレベルであって、第3の薄膜トランジスタT3はオンされるので、ゲート駆動信号OUTPUTはハイレベルである。信号PULはハイレベルであって、信号PDLはローレベルである。3、I3段階において信号INPUTはローレベルであって、リセット信号RESETはハイレベルであって、第2の薄膜トランジスタT2と第4の薄膜トランジスタT4はオンされ、PUノードの信号はローレベルになる。これによって、第3の薄膜トランジスタT3と第8の薄膜トランジスタT8と第10の薄膜トランジスタT10はオフされる。信号PUNはハイレベルであって、第14の薄膜トランジスタT14と第15の薄膜トランジスタT15はオンされる状態を保持する。第2のクロック信号CLK2はハイレベルであって、第7の薄膜トランジスタT7と第9の薄膜トランジスタT9と第11の薄膜トランジスタT11と第12の薄膜トランジスタT12はオンされているが、このときの信号PUNはハイレベルであると、第14の薄膜トランジスタT14と第15の薄膜トランジスタT15はオンされ、第9の薄膜トランジスタT9と第14の薄膜トランジスタT14の幅長さ比の比率、及び第7の薄膜トランジスタT7と第15の薄膜トランジスタT15の幅長さ比の比率を設定、例えば幅長さ比の比率を11~150に設定することによって、PDノードの信号をローレベルに保持する。これによって、第5の薄膜トランジスタと第6の薄膜トランジスタはオフされる状態を保持する。第1のクロック信号CLK1はローレベルであって、第2の薄膜トランジスタT2と第4の薄膜トランジスタT4はオンされている。第2の薄膜トランジスタT2と第4の薄膜トランジスタT4のソースは低電圧信号入力端VSSINに接続されているので、ゲート駆動信号OUTPUTはローレベルになる。信号PDLはローレベルを保持し、信号PULはローレベルになる。4、I4段階において信号INPUTはローレベルであって、第1の薄膜トランジスタT1はオフされている。リセット信号RESETはローレベルであって、PUノードの信号はローレベルであって、つまり、3番目のシフトレジスタユニットSR3が出力した信号PULはローレベルである。PUノードの信号はローレベルであるので、第8の薄膜トランジスタT8と第10の薄膜トランジスタT10はオフされる。信号PUNはローレベルであって、第14の薄膜トランジスタT14と第15の薄膜トランジスタT15はオフされる。第2のクロック信号CLK2はローレベルであって、第7の薄膜トランジスタT7と第9の薄膜トランジスタT9と第11の薄膜トランジスタT11と第12の薄膜トランジスタT12はオフされ、PDノードの信号はローレベルを保持する。これによって第5の薄膜トランジスタT5と第6の薄膜トランジスタT6はオフされる。リセット信号RESETはローレベルであって、第2の薄膜トランジスタT2と第4の薄膜トランジスタT4はオフされ、ゲート駆動信号OUTPUTはローレベルを保持する。信号PULはローレベルであって、信号PDLはローレベルである。5、I5段階において信号INPUTはローレベルであって、第1の薄膜トランジスタT1はオフされている。リセット信号RESETはローレベルであって、PUノードの信号はローレベルを保持し、第8の薄膜トランジスタT8と第10の薄膜トランジスタT10はオフされる。信号PUNはローレベルであって、第14の薄膜トランジスタT14と第15の薄膜トランジスタT15はオフされる。第2のクロック信号CLK2はハイレベルであって、第7の薄膜トランジスタT7と第9の薄膜トランジスタT9と第11の薄膜トランジスタT11と第12の薄膜トランジスタT12はオンされ、PDノードの信号はハイレベルである。これによって、第5の薄膜トランジスタT5と第6の薄膜トランジスタT6はオンされる。リセット信号RESETはローレベルであって、第2の薄膜トランジスタT2と第4の薄膜トランジスタT4はオフされ、ゲート駆動信号OUTPUTがローレベルを保持する。図3bはシフトレジスタユニットの一部のシーケンス図のみを示す。ディスプレーは1フレームの画像を表示するたびに、ある一行の液晶画素を制御するシフトレジスタユニットは一つのハイレベルのゲート駆動信号を出力し、信号、リセット信号RESET、第1のクロック信号CLK1及び第2のクロック信号CLK2はいずれもI1、I2、I3段階のシーケンスを一回繰り返す。ディスプレーは1フレームの画像を表示する時間のうち、I1、I2、I3段階以外の時間において、信号INPUT、リセット信号RESET、第1のクロック信号CLK1及び第2のクロック信号CLK2はいずれもI4及びI5段階と同じシーケンスを一回繰り返す。二Th2において図3aと図5aの構造を結合して見えるように、Th2において、第2のクロック信号CLK2はローレベルを保持するので、第5の薄膜トランジスタT5、第6の薄膜トランジスタT6、第7の薄膜トランジスタT7、第9の薄膜トランジスタT9、第11の薄膜トランジスタT11及び第12の薄膜トランジスタT12はオフされ、PDノードの信号はローレベルを保持し、第3の薄膜トランジスタSR3が出力した信号PDLもローレベルを保持する。1、II1段階において信号INPUTはハイレベルであって、リセット信号RESETはローレベルであって、第1の薄膜トランジスタT1はオンされ、PUノードの信号はハイレベルである。つまり、3番目のシフトレジスタユニットSR3が出力した信号PULはハイレベルである。PUノードの信号はハイレベルであるので、第3の薄膜トランジスタT3と第8の薄膜トランジスタT8と第10の薄膜トランジスタT10はオンされる。信号PUNはローレベルであって、第15の薄膜トランジスタT15と第14の薄膜トランジスタT14はオフされる。信号PDNはローレベルであって、第13の薄膜トランジスタT13と第16の薄膜トランジスタT16はオフされる。リセット信号RESETはローレベルであって、第2の薄膜トランジスタT2とT4はオフされ、且つ第1のクロック信号CLK1はローレベルであるので、ゲート駆動信号OUTPUTはローレベルである。信号PDLはローレベルであって、信号PULはハイレベルである。2、II2段階において信号INPUTはローレベルになって、第1の薄膜トランジスタT1はオフされ、リセット信号RESETはローレベルであって、PUノードの信号はハイレベルを保持する。つまり、3番目のシフトレジスタユニットSR3が出力した信号PULはハイレベルである。PUノードの信号はハイレベルを保持するので、第3の薄膜トランジスタT3と第8の薄膜トランジスタT8と第10の薄膜トランジスタT10はオンされる。信号PUNはハイレベルであるので、第14の薄膜トランジスタT14と第15の薄膜トランジスタT15はオンされる。信号PDNはローレベルであって、第13の薄膜トランジスタT13と第16の薄膜トランジスタT16はオフされる。リセット信号RESETはローレベルであって、第2の薄膜トランジスタT2と第4の薄膜トランジスタT4はオフされる。第1のクロック信号CLK1はハイレベルであって、第3の薄膜トランジスタT3はオンされるので、ゲート駆動信号OUTPUTはハイレベルである。信号PULはハイレベルであって、信号PDLはローレベルである。3、II3段階において信号INPUTはローレベルであって、リセット信号RESETはハイレベルであって、第2の薄膜トランジスタT2と第4の薄膜トランジスタT4はオンされ、PUノードの信号はローレベルになる。これによって、第3の薄膜トランジスタT3と第8の薄膜トランジスタT8と第10の薄膜トランジスタT10はオフされる。信号PUNはハイレベルであって、第14の薄膜トランジスタT14と第15の薄膜トランジスタT15はオンされる。信号PDNはローレベルであって、第13の薄膜トランジスタT13と第16の薄膜トランジスタT16はオフされる状態を保持する。第1のクロック信号CLK1はローレベルであって、第2の薄膜トランジスタT2と第4の薄膜トランジスタT4はオンされている。第2の薄膜トランジスタT2と第4の薄膜トランジスタT4のソースが低電圧信号入力端VSSINに接続されているので、ゲート駆動信号OUTPUTはローレベルになる。信号PDLはローレベルを保持し、信号PULはローレベルになる。4、II4段階において信号INPUTはローレベルであって、第1の薄膜トランジスタT1はオフされる状態を保持する。リセット信号RESETはローレベルであって、PUノードの信号はローレベルである。つまり、3番目のシフトレジスタユニットSR3が出力した信号PULはローレベルである。PUノードの信号はローレベルであるので、第8の薄膜トランジスタT8と第10の薄膜トランジスタT10はオフされる。信号PUNはローレベルであって、第14の薄膜トランジスタT14と第15の薄膜トランジスタT15はオフされる。信号PDNはハイレベルであって、第13の薄膜トランジスタT13と第16の薄膜トランジスタT16はオンされる。リセット信号RESETはローレベルであって、第2の薄膜トランジスタT2と第4の薄膜トランジスタT4はオフされ、ゲート駆動信号OUTPUTはローレベルを保持する。信号PULはローレベルであって、信号PDLはローレベルである。5、II5段階において信号INPUTはローレベルであって、第1の薄膜トランジスタT1はオフされる。リセット信号RESETはローレベルであって、PUノードの信号はローレベルを保持し、第8の薄膜トランジスタT8と第10の薄膜トランジスタT10はオフされる。信号PUNはローレベルであって、第14の薄膜トランジスタT14と第15の薄膜トランジスタT15はオフされる。リセット信号RESETはローレベルであって、第2の薄膜トランジスタT2と第4の薄膜トランジスタT4はオフされ、ゲート駆動信号OUTPUTはローレベルを保持する。図3bにはシフトレジスタユニットの一部のシーケンス図のみを示す。ディスプレーは1フレームの画像を表示するたびに、ある一行の液晶画素を制御するシフトレジスタユニットは一つのハイレベルのゲート駆動信号を出力し、信号、リセット信号RESET、第1のクロック信号CLK1及び第2のクロック信号CLK2はいずれもII1、II2、II3段階のシーケンスを一回繰り返す。ディスプレーが1フレームの画像を表示する時間のうち、II1、II2、II3段階以外の時間において、信号INPUT、リセット信号RESET、第1のクロック信号CLK1及び第2のクロック信号CLK2はいずれもII4とII5段階と同じシーケンスを一回繰り返す。本発明の実施形態が提供したシフトレジスタユニットは、Th2、即第2のクロック信号CLK2がローレベルを保持するフレーム間隔において、PDノードの信号はずっとローレベルを保持する。これによってゲートがPDノードに接続された第5の薄膜トランジスタT5と第6の薄膜トランジスタT6のオン時間は短くなって、第5の薄膜トランジスタT5と第6の薄膜トランジスタT6の寿命を延長することができる。図3bにおいて3番目のシフトレジスタユニットSR3の入力信号と出力信号のシーケンス図を示す。他のシフトレジスタユニットについては、第2のクロック信号入力端CLK2INに入力されたのは第3のクロック信号であると、第3のクロック信号はローレベルを保持するフレーム間隔において、PDノードの信号はローレベルを保持する。これによって、ゲートがPDノードに接続された第5の薄膜トランジスタT5と第6の薄膜トランジスタT6のオン時間は短くなって、第5の薄膜トランジスタT5と第6の薄膜トランジスタT6の寿命を延長することができる。他の各シフトレジスタユニットの入力信号と出力信号のシーケンス図は図3bに類似するので、詳細は省略する。図6aは本発明のシフトレジスタユニットの第3実施形態における構造模式図である。図6bは図6aにおけるシフトレジスタユニットの入力信号と出力信号のシーケンス図である。この実施形態が図3aに示した第2実施形態と区別するところは、コンデンサC1を追加することである。このコンデンサC1の一端は第3の薄膜トランジスタT3のソースに接続され、他端は第3の薄膜トランジスタT3のゲートに接続されている。図6bに示したシーケンス図が図3bに示したシーケンス図と区別するところは、I2段階とII2段階である。コンデンサC1のカップリング作用によって、図6bにおけるPUノードの信号のレベルは図3bよりも高いのである。図7は本発明の第4実施形態のシフトレジスタユニットの構造模式図である。この実施形態が図3aに示した第2実施形態と区別するところは、図7に示した第4実施形態のシフトレジスタユニットにおいて第9の薄膜トランジスタT9のゲートとドレイン、及び第7の薄膜トランジスタT7のドレインはいずれも第1のクロック信号入力端CLK1INに接続されているが、図3aにおいて第9の薄膜トランジスタT9のゲートとドレイン、及び第7の薄膜トランジスタT7のドレインはいずれも第2のクロック信号入力端CLK2INに接続されていることである。図3aに示したシフトレジスタユニットは、I2と第II2段階において、第1のクロック信号CLKはPUノードが出力した信号と共にハイレベルであるが、第9の薄膜トランジスタT9のゲートが第2のクロック信号入力端CLK2INに接続されるので、第9の薄膜トランジスタT9はオフされる。第7の薄膜トランジスタT7のゲートはPDCNノードに接続されているが、PDCNノードの信号はI2段階においてもローレベルであるので、第7の薄膜トランジスタT7はオフされる。第8の薄膜トランジスタT8と第10の薄膜トランジスタT10はI2段階においてオンされ、第8の薄膜トランジスタT8のソースと第10の薄膜トランジスタT10のソースがいずれも低電圧信号入力端CLKBINに接続されているので、第8の薄膜トランジスタT8と第10の薄膜トランジスタT10のソースはローレベルである。I2段階において、第2のクロック信号CLK2はローレベルである。これによって、第9の薄膜トランジスタT9のドレインと第10の薄膜トランジスタT10のソースはいずれもローレベルであるので、第9の薄膜トランジスタT9と第10の薄膜トランジスタT10において漏れ電流が生じなく、第7の薄膜トランジスタT7のドレインと第8の薄膜トランジスタT8のソースがいずれもローレベルであるので、第7の薄膜トランジスタT7と第8の薄膜トランジスタT8においても漏れ電流が生じないのである。これによって、シフトレジスタユニットの消費電力を低減できる。図7に示したシフトレジスタユニットは、I2とII2段階において、第1のクロック信号CLK1はPUノードが出力した信号と共にハイレベルであって、第7の薄膜トランジスタT7と第8の薄膜トランジスタT8と第9の薄膜トランジスタT9と第10の薄膜トランジスタT10は同時にオンされるので、漏れ電流がより大きくて、シフトレジスタユニットの消費電力もより大きくなる。図7に示したシフトレジスタユニットにコンデンサが追加されることができる。このコンデンサの両端はそれぞれ第3の薄膜トランジスタのゲートとソースとに接続されている。以下は、図5aと図5bを結合して本発明の実施形態が提供したディスプレー用ゲート駆動装置の動作原理を説明する。液晶ディスプレーを例にして説明する。液晶ディスプレーは順次走査を用いて、同一行において液晶画素と直列に接続される薄膜トランジスタのゲートはいずれも同一のシフトレジスタユニットに接続され、ディスプレー用ゲート駆動装置におけるシフトレジスタユニットは同一行における全部の薄膜トランジスタのオンオフを制御できる。液晶ディスプレーパネルにおいてn行の液晶画素が存在すると、図5bに示したシーケンス図を参照して、Th1には、第1段階においてフレーム開始信号が1番目のシフトレジスタユニットSR1の開始信号入力端INPUT1に入力され、第2段階において1番目のシフトレジスタユニットSR1のゲート駆動信号出力端OUTがハイレベルのゲート駆動信号OUTPUT1を出力するとともに、このハイレベルのゲート駆動信号OUTPUT1は2番目のシフトレジスタユニットSR2の開始信号入力端INPUT1に入力され、第3の段階において、2番目のシフトレジスタユニットSR2のゲート駆動信号出力端OUTがハイレベルのゲート駆動信号OUTPUT2を出力する。これによって類推すれば、各シフトレジスタユニットはハイレベルのゲート駆動信号を順次に出力し、このシフトレジスタユニットに接続された同一行の薄膜トランジスタのオンを制御する。その原理は第2、3段階と同じである。第4の段階において、n番目のシフトレジスタユニットSRnはハイレベルのゲート駆動信号OUTPUTnを出力すると共に、n番目のシフトレジスタユニットSRnが出力したゲート駆動信号はn1番目のシフトレジスタユニットSRn1の開始信号入力端INPUT1の入力信号とされる。第5の段階において、n1番目のシフトレジスタユニットSRn1はハイレベルの信号OUTPUTn1を出力し、このゲート駆動信号OUTPUTn1は負荷を駆動することに用いられず、即、n1番目のシフトレジスタユニットSRn1は、一行の薄膜トランジスタを駆動しなく、それが出力したハイレベルの信号OUTPUTn1はn番目のシフトレジスタユニットSRnとその自身のリセット信号として用いられる。図5aに示したディスプレー用ゲート駆動装置は図3a、図6aと図7に示したシフトレジスタユニットを備える。図8は本発明の実施形態に係るディスプレー用ゲート駆動装置の第2実施形態における構造模式図である。この実施形態が図5aに示した第1の実施形態と区別するところは、この実施形態における各シフトレジスタユニットの第1の信号入力端と第1の信号出力端と第2の信号入力端と第2の信号出力端が他のシフトレジスタユニットに接続される方式は、図5aに示した実施形態と異なる。この実施形態において、二つ毎のシフトレジスタユニットが一組を構成し、一組における二つのシフトレジスタユニットの各信号入力端と出力端と間に接続関係がある。具体的な接続関係は以下の通りである。i番目のシフトレジスタユニットSRiの第1の信号入力端PDNINはi1番目のシフトレジスタユニットSRi1の第1の信号出力端PDLOUTに接続され、i番目のシフトレジスタユニットSRiの第2の信号入力端PUNINはi1番目のシフトレジスタユニットSRi1の第2の信号出力端PULOUTに接続されている。iは奇数であって、i∈1nである。i番目のシフトレジスタユニットSRiの第1の信号出力端PDLOUTは第i1番目のシフトレジスタユニットSRi1の第1の信号入力端PDNINに接続され、i番目のシフトレジスタユニットSRiの第2の信号出力端PULOUTはi1番目のシフトレジスタユニットSRi1の第2の信号入力端PUNINに接続されている。図9は本発明の実施形態に係るディスプレー用ゲート駆動装置の第3実施形態におけるの構造模式図である。この実施形態が図9に示した第3実施形態と区別するところは、この実施形態においてn1が奇数であるので、最後のシフトレジスタユニットの各信号入力端と信号出力端との接続関係は図9に示した実施形態と異なる。具体的な接続関係は以下の通りである。i番目のシフトレジスタユニットSRiの第1の信号入力端PDNINはi1番目のシフトレジスタユニットSRi1の第1の信号出力端PDLOUTに接続され、i番目のシフトレジスタユニットSRiの第2の信号入力端PUNINはi1番目のシフトレジスタユニットの第2の信号出力端PULOUTに接続されている。i∈1n1である。i番目のシフトレジスタユニットSRiの第1の信号出力端PDLOUTはi1番目のシフトレジスタユニットSRi1の第1の信号入力端PDNINに接続され、i番目のシフトレジスタユニットSRiの第2の信号出力端PULOUTはi1番目のシフトレジスタユニットSRi1の第2の信号入力端PUNINに接続されている。n1番目のシフトレジスタユニットSRn1の第1の信号入力端PDNINと第1の信号出力端PDLOUTはいずれもn番目のシフトレジスタユニットSRnの第1の信号入力端PDNINに接続され、n1番目のシフトレジスタユニットSRn1の第2の信号入力端PUNINと第2の信号出力端PULOUTはn番目のシフトレジスタユニットSRnの第2の信号入力端PUNINに接続されている。図5a、図8と図9におけるn1番目のシフトレジスタユニットSRn1は負荷を駆動するに用いられず、余分のシフトレジスタユニットと見做すことができる。図5a、図8と図9に示したゲート駆動装置は、一つだけの余分のシフトレジスタユニットを備えるが、実際により多くの余分のシフトレジスタユニットを備えてもいい。ディスプレー用ゲート駆動装置を更に確実的にリセットするように、各余分のシフトレジスタユニットを組み合わせることができる。本発明の実施形態は前記各実施形態の前記ディスプレー用ゲート駆動装置を備える液晶ディスプレーを更に提供する。本発明の実施形態が提供したシフトレジスタユニット、ディスプレー用ゲート駆動装置及び液晶ディスプレーにおいて、処理モジュールは、入力モジュールが入力した第2のクロック信号または第3のクロック信号に基づいて、且つフレーム開始信号と第1のクロック信号、及び隣り合う次のシフトレジスタユニットが送信する第1の信号と第2の信号に基づいて、ゲート駆動信号を生成するだけでなく、さらに少なくとも二つの薄膜トランジスタが形成した少なくとも一つの第1のノードのレベルを、入力モジュールが入力した第2のクロック信号又は第3のクロック信号がローレベルを保持するフレーム間隔においてローレベルに保持させることができる。これによって、第1のノードがハイレベルを保持する時間は短くなって、ゲートが第1のノードに接続された各薄膜トランジスタの寿命を延長できて、シフトレジスタユニットの安定性を向上する。最後に、以下のように説明する必要がある。即ち、上記した実施形態は、本発明の技術案を説明するに用いられるものだけであり、それを制限するものではない。好適な実施形態を参照して本発明を詳細に説明したが、依然として本発明の技術案を補正し、或いは同等な取替を行うことができ、この補正又は取替が補正後の技術案の本質を本発明の各実施形態の技術案の主旨と範囲から離脱させないことは当業者にとって理解するところである。