"変曲点を境に低輝度側がリニア特性、高輝度側がログ特性であるリニアログ特性を持つ固体撮像装置であって、受光素子及び前記受光素子で蓄積された電荷を転送する転送ゲートを含み、露光期間において前記受光素子に蓄積された電荷に応じた画素信号を通常画素信号として出力する画素を複数備える撮像素子と、前記通常画素信号の出力後、前記受光素子に電荷を注入して前記受光素子の電荷の蓄積量を満杯にする白リセットを実行する第1処理と、前記第1処理の終了後、前記転送ゲートを中間電位で駆動し、所定の待機時間が経過した後、前記受光素子に蓄積された電荷に応じた画素信号を白リセット信号として出力する第2処理とを各画素に実行させる撮像素子制御部と、前記変曲点よりも高輝度の所定照度の被写体を露光したときの各通常画素信号のバラツキと各白リセット信号のバラツキとを等しくするための所定の乗算係数を各白リセット信号に乗じ、得られた各白リセット信号を各通常画素信号から減じることで各通常画素信号を補正する画像信号処理部とを備える固体撮像装置。前記撮像素子制御部は、前記第1、第2処理を全画素に実行させる請求項1記載の固体撮像装置。前記待機時間は、現フレームの通常画素信号の出力が終了してから次フレームの露光期間が開始されるまでの期間に設定される請求項1又は2記載の固体撮像装置。前記画像信号処理部は、前記乗算係数を各白リセット信号に乗じる乗算器を含む請求項1~3のいずれかに記載の固体撮像装置。前記画像信号処理部は、所定の撮像条件が変化した場合に前記乗算係数を再設定する請求項1~4のいずれかに記載の固体撮像装置。前記撮像素子及び前記画像信号処理部は、1本のチャネルを介して接続され、前記撮像素子は、前記通常画素信号と前記白リセット信号とを前記チャネルを介してシリアルに出力する請求項1~5のいずれかに記載の固体撮像装置。前記撮像素子及び前記画像信号処理部は、前記白リセット信号を出力する第1チャネルと、前記通常画素信号を出力する第2チャネルとを介して接続され、前記撮像素子は、前記通常画素信号と前記白リセット信号とを前記第1、第2チャネルを介して同一タイミングでパラレルに出力する請求項1~5のいずれかに記載の固体撮像装置。前記画素は、複数行×複数列で配列され、前記撮像素子は、同一行の通常画素信号と白リセット信号とを同一タイミングで出力する請求項7記載の固体撮像装置。前記画素は、複数行×複数列で配列され、前記撮像素子は、異なる行の通常画素信号と白リセット信号と同一タイミングで出力する請求項7記載の固体撮像装置。前記撮像素子及び前記画像信号処理部は、1チップ化された集積回路により構成されている請求項1~9のいずれかに記載の固体撮像装置。前記画像信号処理部は、前記所定照度の被写体を露光したときの各通常画素信号と各白リセット信号との相関を示す近似直線の傾きを1にする値を前記乗算係数として算出する請求項1~10のいずれかに記載の固体撮像装置。ところで、リニアログ特性の変曲点は画素毎にバラツキを持つことが知られている。特許文献2では、白リセットを行う画素は遮光画素に限定されているため、画素毎の変曲点のバラツキを特定することができないという課題を有している。また、特許文献2では、リーク期間が通常の撮像動作時における露光期間と同じ長さに設定されているため、リーク期間において通常の被写体を露光することができないという問題がある。本発明の目的は、白リセットを行うことで、リニアログ特性の変曲点の画素毎のバラツキを特定し、そのバラツキが除去された画素信号を得ることができる固体撮像装置を提供することである。1本発明による固体撮像装置は、変曲点を境に低輝度側がリニア特性、高輝度側がログ特性であるリニアログ特性を持つ固体撮像装置であって、受光素子及び前記受光素子で蓄積された電荷を転送する転送ゲートを含み、露光期間において前記受光素子に蓄積された電荷に応じた画素信号を通常画素信号として出力する画素を複数備える撮像素子と、前記通常画素信号の出力後、前記受光素子に電荷を注入して前記受光素子の電荷の蓄積量を満杯にする白リセットを実行する第1処理と、前記第1処理の終了後、前記転送ゲートを中間電位で駆動し、所定の待機時間が経過した後、前記受光素子に蓄積された電荷に応じた画素信号を白リセット信号として出力する第2処理とを各画素に実行させる撮像素子制御部と、前記変曲点よりも高輝度の所定照度の被写体を露光したときの各通常画素信号のバラツキと各白リセット信号のバラツキとを等しくするための所定の乗算係数を各白リセット信号に乗じ、得られた各白リセット信号を各通常画素信号から減じることで各通常画素信号を補正する画像信号処理部とを備える。この構成によれば、通常画素信号の読み出し後、受光素子に電荷を注入し、待機時間が経過した後、白リセット信号が読み出されている。そして、読み出された白リセット信号に乗算係数が乗じられ、得られた白リセット信号が通常画素信号から減じられ、出力画素信号が生成されている。そのため、各画素の変曲点のバラツキが除去された出力画素信号を得ることができる。また、本構成では、全画素から白リセット信号が読み出され、読み出された白リセット信号を用いて対応する通常画素信号が補正されているため、通常画素信号に含まれる変曲点のバラツキを確実に除去することができる。また、本構成では、ログ領域の所定照度の光を各画素に入射させたときに得られる通常画素信号のバラツキと、白リセット信号のバラツキとを同一にするための乗算係数が白リセット信号に乗じられ、得られた白リセット信号を用いて通常画素信号が補正されている。そのため、白リセット信号が通常画素信号の変曲点を表すことになり、通常画素信号から白リセット信号を減じることで、確実に変曲点のバラツキを除去することができる。2前記撮像素子制御部は、前記第1、第2処理を全画素に実行させることが好ましい。この構成によれば、第1、第2処理が全画素に行われ、全画素の白リセット信号が得られるため、全画素が個別に持つ変曲点のバラツキを除去することができる。3前記待機時間は、現フレームの通常画素信号の出力が終了してから次フレームの露光期間が開始されるまでの期間に設定されることが好ましい。この構成によれば、待機時間は白リセットが終了してから次フレームの露光が開始されるまでの期間よりも短く設定されているため、通常画素信号を得るための露光期間を犠牲にすることなくフレーム毎に変動する変曲点のバラツキが確実に除去された通常画素信号を得ることができる。4前記画像信号処理部は、前記乗算係数を各白リセット信号に乗じる乗算器を含むことが好ましい。この構成によれば、乗算器を用いて乗算係数が白リセット信号の乗じられるため、乗算処理を高速に行うことができる。5前記画像信号処理部は、所定の撮像条件が変化した場合に前記乗算係数を再設定することが好ましい。この構成によれば、撮像条件に応じて適切な乗算係数を算出し、変曲点のバラツキをより精度良く除去することができる。6前記撮像素子及び前記画像信号処理部は、1本のチャネルを介して接続され、前記撮像素子は、前記通常画素信号と前記白リセット信号とを前記チャネルを介してシリアルに出力することが好ましい。この構成によれば、通常画素信号と白リセット信号とは1本のチャネルを介してシリアルに出力されることになる。7前記撮像素子及び前記画像信号処理部は、前記白リセット信号を出力する第1チャネルと、前記通常画素信号を出力する第2チャネルとを介して接続され、前記撮像素子は、前記通常画素信号と前記白リセット信号とを前記第1、第2チャネルを介して同一タイミングでパラレルに出力することが好ましい。この構成によれば、2本のチャネルを用いて通常画素信号と白リセット信号とをパラレルに出力することができ、画素信号の出力時間の短縮を図ることができる。8前記画素は、複数行×複数列で配列され、前記撮像素子は、同一行の通常画素信号と白リセット信号とを同一タイミングで出力することが好ましい。この構成によれば、2本のチャネルを用いて同一画素の通常画素信号と白リセット信号とを同時に出力することができる。9前記画素は、複数行×複数列で配列され、前記撮像素子は、異なる行の通常画素信号と白リセット信号と同一タイミングで出力することが好ましい。この構成によれば、行が異なる通常画素信号と白リセット信号とを同時に出力することができるため、待機時間を1水平期間以上確保することができ、受光素子からリークする電荷量が増大し、白リセット信号を変曲点のレベルに近づけることができる。10前記撮像素子及び前記画像信号処理部は、1チップ化された集積回路により構成されていることが好ましい。この構成によれば、固体撮像装置の小型化を図ることができる。11前記画像信号処理部は、前記所定照度の被写体を露光したときの各通常画素信号と各白リセット信号との相関を示す近似直線の傾きを1にする値を前記乗算係数として算出することが好ましい。この構成によれば、通常画素信号のバラツキと白リセット信号のバラツキとを同一にすることができる。本発明によれば、通常画素信号の読み出し後、受光素子に電荷を注入し、待機時間が経過した後、白リセット信号が読み出されている。そして、読み出された白リセット信号に乗算係数が乗じられ、得られた白リセット信号が通常画素信号から減じられ、出力画素信号が生成されている。そのため、各画素の変曲点のバラツキが除去された出力画素信号を得ることができる。実施の形態1図1は、本発明の実施の形態1による固体撮像装置の全体構成を示すブロック図である。図1に示す固体撮像装置は、リニア特性とログ特性とが変曲点で切り替わるリニアログ特性の光電変換特性を持つ固体撮像装置である。具体的には、本実施の形態による固体撮像装置は、変曲点より低輝度側がリニア特性を持ち、高輝度側がログ特性を持つリニアログ特性の光電変換特性を持つ固体撮像装置である。固体撮像装置は、撮像素子110及び画像処理部120を備えている。撮像素子110及び画像処理部120は1つのICチップ内に構成されていても良いし、別のICチップとして構成されても良い。画像処理部120は、画像信号処理部121及び撮像素子制御部122を備えている。撮像素子制御部122は、SYSCLKとレジスタ制御信号とを撮像素子110に出力し、撮像素子110を制御する。SYSCLKは例えば図略の発振回路により生成される所定の周波数例えば54MHzを持つクロック信号である。レジスタ制御信号は、図2に示すタイミング制御部22が備えている各種のレジスタにデータを書き込むための信号である。撮像素子110は、1本のチャネルCH1を介して画像信号処理部121と接続され、チャネルCH1を介して通常画素信号D1と白リセット信号D2とを画像信号処理部121に出力する。ここで、通常画素信号D1は、露光期間において受光素子に蓄積された電荷に応じた画素信号を示す。また、白リセット信号D2は、受光素子に電荷を注入して受光素子の電荷の蓄積量を満杯にする白リセットを実行し、所定の待機時間が経過した後、受光素子に蓄積された電荷に応じた画素信号を示す。画像信号処理部121は、変曲点よりも高輝度の所定照度の被写体を露光したときの各通常画素信号D1のバラツキと各白リセット信号のバラツキとを等しくするための所定の乗算係数を各白リセット信号に乗じ、得られた各白リセット信号D2を各通常画素信号D1から減じることで各通常画素信号D1を補正し、得られた画素信号を最終的に出力画素信号D3として外部装置に出力する。ここで、外部装置としては、例えば、液晶パネルや有機ELパネル等の表示装置や、出力画素信号D3を保持するメモリ等が該当する。撮像素子制御部122は、各画素に第1、第2処理を実行させる。第1処理は、通常画素信号D1の出力後、受光素子に電荷を注入して受光素子の電荷の蓄積量を満杯にする白リセットを実行する処理である。第2処理は、第1処理の終了後、転送ゲートを中間電位で駆動し、所定の待機時間が経過した後、受光素子に蓄積された電荷に応じた画素信号を白リセット信号D2として出力する処理である。図2は、図1に示す撮像素子110の詳細な構成を示すブロック図である。撮像素子110は、画素アレイ部21、タイミング制御部22、ローデコーダ23、カラムADCアレイ部24、カラムデコーダ25、センスアンプ26、LVDSシリアライザ27、出力端子28、ランプ波生成回路29、及び入力端子210,211を備えている。画素アレイ部21は、M正の整数行×N正の整数列でマトリックス状に配列され、受光素子を含む複数の画素により構成されている。各画素は、撮像素子制御部122の制御の下、第1、第2処理を実行して白リセット信号D2を出力し、かつ、被写体を露光して通常画素信号D1を出力する。また、各画素は、例えば赤R、緑G、青Bのいずれかの原色カラーフィルタを備えた、R,G,Bの画素により構成されている。そして、R,G,Bの画素は、例えばベイヤー配列等の所定の配列パターンにしたがって配列されている。なお、原色カラーフィルタに代えて、例えば、シアンC、イエローY、マゼンタMの補色カラーフィルタを採用してもよい。この場合、C、Y、Mの画素を例えばベイヤー配列等の配列パターンにしたがって配列させればよい。補色カラーフィルタは、一般的に原色カラーフィルタに比べて感度が高い。そのため、感度を優先する場合は、補色カラーフィルタを採用すればよい。但し、補色カラーフィルタを採用した場合、C、Y、Mの画像信号をR、G、Bの画像信号に変換する色変換処理が必要になることもあるため、処理コストの低下を図るという観点からは、原色カラーフィルタを採用することが好ましい。タイミング制御部22は、PLL、タイミングジェネレータTG、及びレジスタを備え、ローデコーダ23、カラムADCアレイ部24、及びカラムデコーダ25を制御する。PLLは、必要に応じてSYSCLKを逓倍例えば2逓倍してTGに供給する。TGはPLLから供給された信号にしたがって、水平同期信号及び垂直同期信号等のタイミング信号を生成し、ローデコーダ23、カラムADCアレイ部24、及びカラムデコーダ25に供給し、これらの動作を同期させる。レジスタは、例えばローデコーダ23が各画素に出力する各種の画素制御信号の波形を規定するための波形データを保持している。ここで、レジスタが保持する波形データは、撮像素子制御部122から出力されるレジスタ制御信号によって書き込まれている。したがって、各画素は、撮像素子制御部122によりタイミング制御部22及びローデコーダ23を介して制御される。ローデコーダ23は、例えば、垂直走査回路と、ドライバ回路とを備えている。垂直走査回路は、例えば、シフトレジスタにより構成され、タイミングジェネレータから出力される垂直同期信号をトリガーとして、画素アレイ部21の各行をサイクリックに選択し、画素アレイ部21を垂直走査する。ここで、ローデコーダ23は、画素アレイ部21を上側から下側に向けて1行ずつ、順次に選択してもよいし、画素アレイ部21を下側から上側に向けて1行ずつ、順次に選択してもよい。ドライバ回路は、タイミング制御部22のレジスタに書き込まれた波形データにしたがって画素制御信号を生成し、各画素に供給することで各画素を駆動させる。カラムADCアレイ部24は、画素アレイ部21の各列に対応するN個のカラムADC24xを備えている。カラムADC24xは、画素アレイ部21の各列に対応する垂直信号線L_1を介して各列の画素と接続され、垂直走査回路により選択された行の画素から画素信号を読み出す。各画素は、1水平期間において、ノイズ成分のみからなる画素信号と、ノイズ成分にシグナル成分が加算された画素信号とを出力する。ここで、ノイズ成分のみからなる画素信号をノイズ成分信号と記述し、ノイズ成分にシグナル成分が加算された画素信号をノイズシグナル成分信号と記述する。カラムADC24xは、相関二重サンプリング回路及びAD変換回路を含む。相関二重サンプリング回路は、画素から出力されたノイズ成分信号及びノイズシグナル成分信号に対して相関二重サンプリング処理を行う。これにより、ノイズシグナル成分信号とノイズ成分信号との差分が求められ、ノイズシグナル成分信号に含まれるノイズ成分が除去され、シグナル成分のみから構成される画素信号であるシグナル成分信号が生成される。AD変換回路は、相関二重サンプリング回路により生成されたシグナル成分信号をAD変換アナログデジタル変換して保持する。具体的には、AD変換回路は、相関二重サンプリング回路からシグナル成分信号が入力されると、ランプ波生成回路29から出力されるランプ信号のレベルがシグナル成分信号のレベルを超えるまでの時間をカウントし、アナログのシグナル成分信号をAD変換する。本実施の形態では、シグナル成分信号は、例えば14ビットのデジタルデータに変換される。カラムデコーダ25は、例えばシフトレジスタにより構成され、タイミング制御部22から出力される水平同期信号に同期した列選択信号を出力することで、1水平期間において、各列のカラムADC24xをサイクリックに選択し、カラムADCアレイ部24を水平走査し、各列のカラムADC24xが保持するデジタルの画素信号をセンスアンプ26に順次に出力させる。センスアンプ26は、カラムADCアレイ部24から水平信号線L_2を介して出力されるデジタルの画素信号を増幅し、LVDSシリアライザ271に出力する。本実施の形態では、カラムADC24xは、14ビットのデジタルの画素信号を生成し、各ビットの信号の位相を180度ずらし、位相が180度ずらされた信号と、位相がずらされていない信号とからなる合計28個の信号をセンスアンプ26に出力する。よって、カラムADCアレイ部24とセンスアンプ26とを接続する水平信号線L_2は、合計28本となる。そして、センスアンプ26は、28本の水平信号線L_2を流れる信号をそれぞれ増幅して、各信号の波形を成形してLVDSシリアライザ27に出力する。LVDSシリアライザ27は、LVDSLowVoltagedifferentialsingalings規格に準拠したシリアライザであり、センスアンプ26から28本の水平信号線L_2を介してパラレルで出力される信号を差動増幅して14ビットの信号とし、シリアルに変換して出力端子28に出力する。出力端子28は、LVDSシリアライザ27からの画素信号をチャネルCH1を介して画像信号処理部121に出力する。ランプ波生成回路29は、一定の傾きを持って直線状に変化するランプ信号を生成して、各カラムADC24xに出力する。入力端子210は、撮像素子制御部122から供給されるSYSCLKが入力され、タイミング制御部22に出力する。入力端子211は、撮像素子制御部122から供給されるレジスタ制御信号が入力され、タイミング制御部22に出力する。図3は、画素アレイ部21を構成する画素の回路図である。図3に示す画素は、受光素子以下、PDと記述する。、転送トランジスタTX以下、TXと記述する。転送ゲートの一例、リセットトランジスタRST以下、RSTと記述する。、増幅トランジスタSF以下、SFと記述する。、行選択トランジスタSEL以下、SELと記述する。、及び浮遊拡散層FD以下、FDと記述する。FD:FloatingDiffusionを備えている。PDは埋込型のフォトダイオードにより構成され、リセット時において、RST及びTXがオンされ、アノードに負の駆動電圧PVSS以下、PVSSと記述するが印加されている。TXは、例えばnMOSnegativechannelMetalOxideSemiconductorにより構成され、PDにより蓄積された電荷をFDに転送する。TXのゲートには、TXをオン、オフするための転送制御信号φTX画素制御信号の一例、以下、φTXと記述する。が入力される。TXのドレインは、FDを介してRSTに接続されている。φTXがローレベル以下、Loと記述する。になるとTXのゲートが閉じてTXがオフし、φTXがハイレベル以下、Hiと記述する。になると、TXのゲートが開いてTXがオンする。なお、φTXは、ローデコーダ23から出力される。FDは、PDから転送された電荷を蓄積する。これにより、FDには電荷に応じた電圧が現れる。RSTは、例えばnMOSにより構成され、FDをリセットし、FDに蓄積された電荷をFDの外部に排出する。RSTのゲートには、RSTをオン、オフするためのリセット信号φRST画素制御信号の一例、以下、φRSTと記述する。が入力され、ドレインにはPDに電荷を注入するための電荷注入信号φRD画素制御信号の一例、以下、φRDと記述する。が入力されている。従来の画素回路では、PDのドレインには、固定電圧である正の駆動電圧PVDD以下、PVDDと記述する。が入力されていたが、図3では、PVDDではなくHi又はLoのレベルをとるφRDが入力されている。そして、RSTは、φRST=Hiになると、オンしてFDをリセットし、φRST=Loになるとオフする。なお、PVDD、PVSSは図略の電圧源から出力され、φRD、φRSTは、ローデコーダ23から出力される。SFは、例えばnMOSにより構成され、ゲートがFDを介してTX及びRSTに接続され、ドレインにPVDDが入力され、ソースがSELに接続されている。そして、SFはFDに現れる電圧を電流増幅してSELに出力する。SELは、例えばnMOSにより構成され、ゲートに行選択信号φVSEN画素制御信号の一例、以下、φVSENと記述する。が入力され、ドレインがSFに接続され、ソースが垂直信号線L_1を介して対応する列のカラムADC24xに接続されている。そして、SELは、SFにより電流増幅された電圧を画素信号として、垂直信号線L_1を介して対応する列のカラムADC24xに出力する。ここで、φVSENはローデコーダ23から出力される。図4は、図3に示す画素のタイミングチャートである。時刻t0は、前フレームの露光期間の終了間際のある時刻を示し、被写体の照度に応じた信号電荷がPDに蓄積されている。露光期間では、PDの電位が蓄積される電荷量に応じて減少している。また、露光期間では、φRD=Hi、φRST=Hi、φTX=Mid中間電位とされ、FDが常時リセットされている。φTX=Midとすることでリニアログ特性が実現される。つまり、φTX=Midとすると、TXのゲートが半開状態になる。そのため、低輝度の被写体を露光した場合、PDに蓄積された電荷はTXのポテンシャル障壁ES図6参照を越えることができないため、リニア特性を持つことになる。一方、高輝度の被写体を露光した場合、PDに蓄積された電荷の一部は、TXのポテンシャル障壁ESを越えてFDに漏れ出ることができる。したがって、PDはFDに電荷を流しつつ、電荷を蓄積するため、PDに蓄積される電荷はログ特性を持つことになる。これにより、低輝度がリニア特性を持ち、高輝度側がログ特性を持つリニアログ特性が実現される。なお、露光期間では、φRST=HiであるためFDは常時リセットされ、PDからTXを介してFDに漏れ出た電荷は画素回路の外部に排出される。MidによってTXのポテンシャル障壁ESが決定されるため、Midは変曲点のレベルを決定する。したがって、理想的にはMidの値を全画素同一にすると変曲点のレベルは全画素同一になるはずである。しかしながら、実際には回路素子の固体バラツキのため、全画素に印加するMidを同一にしても、TXのポテンシャル障壁ESは画素毎にバラツキを持つ結果、変曲点にバラツキが発生してしまう。このバラツキを除去することが本実施の形態の目的である。時刻t1では、φRD=Hiを維持した状態で、φRST=Lo、φTX=Loにされる。これにより、FDのリセットが終了し、FDの電位がリセットレベルからノイズレベルV_n1に低下する。そして、φVSEN=Hiにされ、ノイズレベルV_n1の電位を持つノイズ成分信号が垂直信号線L_1を介してカラムADC24xに出力される。これにより、通常画素信号D1のノイズ成分信号が読み出される。時刻t2では、φTX=Hiにされ、TXのゲートが全開し、PDに蓄積された電荷がTXを介してFDに転送される。これにより、FDの電位は、PDに蓄積された電荷に応じてシグナルレベルV_s1まで低下する。時刻t3では、φTXがLoに戻され、φVSEN=Hiにされ、シグナルレベルV_s1のノイズシグナル成分信号が垂直信号線L_1を介してカラムADC24xに出力される。これにより、通常画素信号D1のノイズシグナル成分信号が読み出される。ノイズシグナル成分信号を読み出したカラムADC24xは、相関二重サンプリングCDS:correlateddoublesamplingを実行し、時刻t1で読み出したノイズ成分信号と時刻t3で読み出したノイズシグナル成分信号との差分を求め、ノイズシグナル成分信号に含まれるノイズ成分を相殺し、シグナル成分信号を求める。そして、カラムADC24xは、求めたシグナル成分信号に対してAD変換を行う。これにより、通常画素信号D1が得られる。以上の時刻t1~t3に示す期間が、通常画素信号D1の読出期間となる。時刻t4~t8に示す期間が白リセット信号D2の読出期間である。時刻t4では、φRD=Lo、φRST=Hi、φTX=Hiにされ、LoのφRDがTX、RSTを介してPDのカソードに印加され、RSTからFDを介してPDに電荷が注入される。これにより、PDの電荷の蓄積量が満杯にされ、PDが白リセットされる。普通、リセットと言えばPDの電荷を空にすることである。以下、この通常のリセットを黒リセットと呼ぶ。時刻t4では、PDの電荷を満杯にしてPDをリセットしているので、黒リセットとの対比を図るために、本明細書では、時刻t4でのリセットを白リセットと呼ぶ。図5は、図4の時刻t4における画素のポテンシャル図である。図5に示すように、φTX=Hi、φRST=HiによりTX、RSTがオンすることで、PDに電荷が注入され、PD及びFDが蓄積する電荷の量が満杯になっていることが分かる。図4の時刻t5では、φRDがHiに戻され、φTX=Midにされる。これにより、白リセットによりPDに蓄積された電荷のうちTXのゲートのポテンシャル障壁ESを越える電荷がTXを介してFDに漸次に流れ、PDの電位が漸次に増大している。この時刻t5に示されるφTX=Midの期間を待機時間TAと呼ぶ。図6は、図4の時刻t5における画素のポテンシャル図である。時刻t5では、φTX=Midとされているため、PDに蓄積された電荷のうちTXのポテンシャル障壁ESを超える電荷が漸次にFDに流れていることが分かる。なお、待機時間TAにおいて、φRST=HiであるためFDはRSTによりリセットされ、FDに流れ出た電荷は画素の外部に排出される。待機時間TAを無限にすると、ポテンシャル障壁ESを超える電荷が全てFDを介して外部に排出されるため、待機時間TAの終了時にPDに残存する電荷は変曲点のレベルを示すことになる。そのため、待機時間TAを無限にすると、PDに残存する電荷量から変曲点のレベルを正確に求めることができる。しかしながら、待機時間TAを無限にしなくてもある一定時間確保すれば、待機時間TAの終了時にPDに残存する電荷は、TXのポテンシャル障壁ESに応じた値を持つことになる。したがって、待機時間TAを一定時間確保することで、各画素のポテンシャル障壁ES、つまり変曲点を特定することができる。図4の時刻t6、t7、t8は時刻t1、t2、t3とそれぞれ同じであり、白リセット信号D2におけるノイズ成分信号及びノイズシグナル成分信号の読み出しが行われている。具体的には、時刻t6では、φRST=Lo、φTX=Loにされ、FDの電位がリセットレベルからノイズレベルV_n2まで低下する。そして、φVSEN=Hiにされ、ノイズレベルV_n2を持つノイズ成分信号がカラムADC24xに出力される。なお、ノイズレベルV_n1、V_n2がリセットレベルから低下するのは、FD及びRST間の寄生容量及びFDのkTCノイズ等に起因する。また、ノイズレベルV_n1、V_n2は画素毎にバラツキを持ち、経時的にも変化するため、ノイズレベルV_n1、Vn2は異なることもある。時刻t7では、φTX=Hiにされ、待機時間TAの終了時にPDに残存する電荷がTXを介してFDに転送される。これにより、転送された電荷に応じてFDの電位がノイズレベルV_n2からシグナルレベルV_s2まで低下する。時刻t8では、φTXがLoに戻され、φVSEN=Hiにされ、シグナルレベルV_s2のノイズシグナル成分信号が垂直信号線L_1を介してカラムADC24xに出力される。カラムADC24xは、相関二重サンプリングを実行し、時刻t6で読み出したノイズ成分信号と時刻t8で読み出したノイズシグナル成分信号との差分を求め、ノイズシグナル成分信号に含まれるノイズ成分を相殺し、シグナル成分信号を求める。そして、カラムADC24xは、求めたシグナル成分信号に対してAD変換を行う。これにより白リセット信号がD2得られる。時刻t9では、時刻t0と同様、φRST=Hi、φVSEN=Lo、φTX=Midにされ、次フレームの露光期間が開始される。このように、リニアログの通常画素信号D1を読み出した後、PDに電荷を注入してPDを白リセットし、一定期間の待機時間TAの後、白リセット信号D2を読み出すことによって、各画素の変曲点のレベルに応じた画素信号を得ることができる。なお、時刻t4における処理が第1処理に相当し、時刻t5~t8が第2処理に相当する。つまり、撮像素子制御部122は、時刻t4~t8において図4に示すφRD、φRST、φVSEN、φTXの波形を持つ画素制御信号をローデコーダ23から出力させるための波形データをタイミング制御部22のレジスタに予め書き込んでおくことで、各画素に第1、第2処理を実行させる。図7は、通常画素信号D1の光電変換特性と、白リセット信号D2及び待機時間TAの関係とを示したグラフである。図7では左側の縦軸Y軸は通常画素信号D1を示し、右側のY軸は白リセット信号D2を示し、下側の横軸X軸は入射光照度を対数で示し、上側のX軸は待機時間TA単位は秒を対数で示している。図7において、グラフG1が通常画素信号D1の光電変換特性を示し、グラフG2が白リセット信号D2及び待機時間TAの関係示している。グラフG1に示すように、通常画素信号D1は変曲点P1を境に左側がリニア特性、右側がログ特性を持っており、リニアログ特性を持っていることが分かる。グラフG2に示すように、白リセット信号D2は、待機時間TAが短くなるにつれて高くなっており、待機時間TAが長くなるにつれて小さくなっていることが分かる。領域71で示すように待機時間TAが約1msecよりも短い場合、白リセット信号D2は通常画素信号D1の変曲点P1のレベルより高くなっている。また、領域72で示すように待機時間TAが約1msecよりも長くなると、白リセット信号D2は通常画素信号D1の変曲点P1のレベルより小さくなっている。このことは、待機時間TAを短くすると、TXのポテンシャル障壁ESを超える画素の全てがFDに流れ出ずPDに多く残存していることを示している。一方、待機時間TAを長くすると、TXのポテンシャル障壁ESを超える画素の多くがFDに流れ出ていることを示している。そして、待機時間TAを更に長くすると、TXのポテンシャル障壁ESを超える画素の全てがFDに流れ出ることを示している。また、領域72では白リセット信号D2が変曲点P1のレベルよりも小さくなっているため、通常画素信号D1の変曲点P1は、ポテンシャル障壁ESよりも高い状態にあるということを意味している。図8は、ログ領域に属する所定照度の光を複数の画素に入射させたときの各画素における通常画素信号D1と白リセット信号D2との相関関係を示したグラフである。なお、ログ領域とは変曲点P1よりも照度が高い領域を示す。白リセット信号D2を得るための待機時間TAとしては、125μsecが採用されている。125μsecは変曲点P1と相関を持つ白リセット信号D2を得るために確保しなければならない待機時間TAの最短時間である。所定照度としては、10Luxが採用されている。図8においてY軸は白リセット信号D2を示し、X軸は通常画素信号D1を示している。両者の相関係数R2は0.9933であり、非常に高い相関関係がある。10Luxの光を複数の画素に入射させた場合に得られる各画素の通常画素信号D1は本来的には同じであるが、変曲点P1がバラツキを持っているため、それに応じて通常画素信号D1の値がばらついている。したがって、図8において、通常画素信号D1は各画素の変曲点P1のレベルを示している。つまり、図8では、通常画素信号D1のバラツキは変曲点P1のバラツキを示している。また、白リセット信号D2はポテンシャル障壁ESに応じた値を持っているため、図8において、白リセット信号D2も各画素の変曲点P1のバラツキを示している。つまり、図8では、白リセット信号D2のバラツキは変曲点P1のバラツキを示している。また、グラフ中に記載した近似直線81の傾きは1.053となっている。これは、待機時間TAが125usecと短いので、通常画素信号D1が変曲点P1のレベルよりも高い状態であることを示している。図8において、通常画素信号D1と白リセット信号D2との相関係数が1であれば白リセット信号D2は各画素の変曲点P1を示すと考えられるが、相関係数が1から少しずれているため、白リセット信号D2は変曲点P1から多少ずれている。したがって、図8に示す白リセット信号D2をそのまま用いて通常画素信号D1を補正しても、通常画素信号D1から変曲点P1のバラツキを精度良く除去することはできない。そこで、本実施の形態では、ログ領域の所定照度の光を各画素に入射させたときに得られる通常画素信号D1のバラツキと、白リセット信号D2のバラツキとを同一にするための乗算係数を白リセット信号D2に乗じ、得られた白リセット信号D2 ́を用いて通常画素信号D1を補正する。具体的には、図8に示す近似直線81の傾きを1にすれば、通常画素信号D1のバラツキと白リセット信号D2のバラツキとを同一にすることができる。そこで、本実施の形態では、近似直線81の傾きを1にするための値を乗算係数として予め求めておき、その値を図略のメモリに保持させておく。そして、通常撮像時にその乗算係数を用いて通常画素信号D1を補正する。なお、近似直線81の傾きの逆数を白リセット信号D2に乗じれば、近似直線81の傾きを1にすることができるため、乗算係数としては近似直線の傾きの逆数が採用される。したがって、図8の例では、近似直線81の傾きは1.0523であるため、1/1.0523=約0.950が乗算係数として採用される。図9は、図2に示す固体撮像装置のカラムADCアレイ部24が通常画素信号D1及び白リセット信号D2を読み出す際のタイミングチャートである。1段目のHsyncは水平同期信号を示している。図9のタイミングチャートは画素アレイ部21のN行目とN1行目との画素について示している。時刻T91においてHsync水平同期信号がHiになり、N行目の通常画素信号D1の読出期間である期間901が開始される。期間901では、ノイズ成分信号、ノイズシグナル成分信号が順次にカラムADCアレイ部24に読み出されCDSが行われアナログの通常画素信号D1が得られる。次に、期間902において、N行目の画素に対して白リセット及びPDリークが行われる。ここで、PDリークとは、図4に示す待機時間TAにおいてφTX=Midに設定してPDからFDに電荷をリークすることを指す。また、期間902においては、期間901で得られたアナログの通常画素信号D1がカラムADCアレイ部24によりAD変換される。次に、N行目の白リセット信号D2の読出期間である期間903が開始される。期間903では、ノイズ成分信号、ノイズシグナル成分信号が順次に読み出され、カラムADCアレイ部24によりCDSが行われ、アナログの白リセット信号D2が得られる。また、期間903が開始されると、期間902でAD変換されたデジタルの通常画素信号D1のチャネルCH1を介しての出力が開始される。次に、期間904において、N行目の画素の次フレームの露光期間が開始される。また、期間904が開始されると、期間903でCDSされたアナログの白リセット信号D2がAD変換される。時刻t92が到来すると、AD変換されたデジタルの白リセット信号の出力が開始される。また、時刻t92が到来すると、次の1水平期間が開始され、N1行目の画素に対して上記と同じ処理が開始される。なお、1水平期間は、Hsyncが出力されてから次のHsyncが出力されるまでの期間である。以上のように、図2に示す固体撮像装置では、撮像素子110及び画像信号処理部121が1本のチャネルCH1により接続されているため、この1本のチャネルCH1を介して時系列に通常画素信号D1と白リセット信号D2とが出力される。図10は、画像信号処理部121の詳細な構成を示すブロック図である。画像信号処理部121は、減算器301、乗算器302、減算器303、CPU304、及びバッファ305を備えている。CPU304は、図略のメモリに格納された乗算係数α1を減算器301及び乗算器302に出力する。この乗算係数α1は上述した、白リセット信号D2のバラツキと通常画素信号D1のバラツキとを同じにするための乗算係数である。また、CPU304は、バッファ305に保持された1枚分の白リセット信号D2の平均値を面内平均値β1として求め、減算器301に出力する。バッファ305は、画素アレイ部21から出力される1枚分の通常画素信号D1と白リセット信号D2とを保持し、同一画素の通常画素信号D1と白リセット信号D2とを同時に出力する。まず、白リセット信号D2は減算器301に入力される。グラフ1001は、減算器301の入力される白リセット信号D2を示す。グラフ1001に示すように、白リセット信号D2は、面内平均値β1を中心として上下に凹凸を持っている。この凹凸は変曲点P1のバラツキを表している。減算器301は、白リセット信号D2から面内平均値β1を減じ、白リセット信号D21を出力する。グラフ1002は、減算器301から出力される白リセット信号D21を示している。グラフ1002に示すように、白リセット信号D21は、平均値がゼロの凹凸を持つ信号である。つまり、白リセット信号D21は、白リセット信号D2からDC成分である面内平均値β1を減算した信号となる。次に、乗算器302は白リセット信号D21に乗算係数α1を乗じ、白リセット信号D2 ́を生成する。これにより、図8に示す近似直線81の傾きが1になる。図8の例では、相関関係の傾きが1.053であったため、これを1.00にするために乗算係数α1は0.950に設定されている。グラフ1003は、白リセット信号D2 ́を示している。白リセット信号D2 ́は、平均値がゼロの凹凸の信号であるが、白リセット信号D21に比べ凸凹の高さが少し小さくなっている。これは、白リセット信号D2 ́は、白リセット信号D21に1以下の乗算係数α1が乗じられた信号だからである。次に、減算器303は、通常画素信号D1から白リセット信号D2 ́を減じる。グラフ1005は、全画素にログ領域の所定照度の光を入射させた場合における各画素から出力される通常画素信号D1を示している。変曲点P1にバラツキがないとすると、各画素からは同じレベルの通常画素信号D1が出力されるため、通常画素信号D1をグラフ化するとフラットになるはずである。しかしながら、変曲点P1はバラツキを有しているため、グラフ1005に示すように、通常画素信号D1はあるDC成分に変曲点P1のバラツキが積算された凹凸形状を有していることが分かる。この通常画素信号D1から白リセット信号D2 ́を減じると、グラフ1004に示すように、通常画素信号D1の変曲点P1のバラツキが除去された出力画素信号D3が得られる。なお、図10では、通常画素信号D1は全画素に対して一定照度の光を入射させた場合に得られる画素信号を示したが、通常撮像時においても、通常画素信号D1から白リセット信号D2 ́を減じることで、通常画素信号D1に含まれる変曲点P1のバラツキを除去することができる。すなわち、通常撮像時では各画素が受光する光の照度は異なるため、各画素から出力される通常画素信号D1は異なっている。しかしながら、各画素から出力される通常画素信号D1は、変曲点P1の上に被写体の情報が載った信号であるため、通常画素信号D1から白リセット信号D2 ́を減じれば、各通常画素信号D1に含まれる変曲点P1のバラツキが除去されて変曲点P1が同じレベルになり、同じレベルになった変曲点P1の上に被写体の情報が載った出力画素信号D3が得られる。これにより、通常撮像時で得られた通常画素信号D1に含まれる変曲点P1のバラツキを除去することができる。なお、通常撮像時には、1フレームの画像データにおいて、ログ領域の通常画素信号D1とリニア領域の通常画素信号D1とが混在することもある。この場合、CPU304は、バッファ305に保持された通常画素信号D1の値からログ領域の通常画素信号D1とリニア領域の通常画素信号D1とを判別し、リニア領域と判別した通常画素信号D1に対しては、白リセット信号D2を減ずることなく、そのまま出力画素信号D3として出力すればよい。一方、ログ領域の通常画素信号D1に対しては、上記の白リセット信号D2を減じる処理を実行すればよい。これにより、リニア領域の通常画素信号D1に対して白リセット信号D2が減じられることを防止することができる。なお、CPU304は、画素アレイ部21を構成する各画素の変曲点P1のレベルを図略のRAMに予め記憶しておき、バッファに保持された通常画素信号D1が対応する変曲点P1のレベルよりも大きければ、ログ領域の通常画素信号D1と判定し、変曲点P1のレベルよりも小さければ、リニア領域の通常画素信号D1と判定すればよい。なお、図10の手法では、平均値がゼロの白リセット信号D21が生成され、白リセット信号D21に基づき通常画素信号D1が補正されている。そのため、出力画素信号D3に面内平均値β1の成分が含まれることを防止し、通常画素信号D1のDC成分と出力画素信号D3のDC成分とを同じにすることができる。図17は、画像信号処理部121の変形例を示したブロック図である。図17の画像信号処理部121は、図10の減算器301を省いた点を特徴としている。それ以外の構成は図10の画像信号処理部121と同じである。図10では、通常画素信号D1のDC成分と出力画素信号D3のDC成分とを同じにするために、白リセット信号D2から面内平均値β1を減じ、白リセット信号D2のDC成分をカットしていた。しかしながら、この処理は必須ではない。例えば、出力画素信号D3が得られた後で、出力画素信号D3から面内平均値β1を減じて、白リセット信号のDC成分をカットするようにしてもよい。そこで、図17に示す画像信号処理部121は、白リセット信号のDC成分をカットせずに、白リセット信号D2に乗算係数α1を乗じて白リセット信号D2 ́を生成し、通常画素信号D1から白リセット信号D2 ́を減じて、通常画素信号D1を補正している。具体的には、図17では、グラフ1003に示すように、白リセット信号D2 ́は平均値がゼロにはなっていない。したがって、図17の白リセット信号D2 ́は図10の白リセット信号D2 ́に比べて、DC成分だけ大きな値を持っている。そのため、グラフ1004に示すように、図17の出力画素信号D3は図10の出力画素信号D3に比べて全体的に低い値になっている。このように、図17の画像信号処理部121では、減算器301が省かれているため画像信号処理部121の回路規模を縮小することができる。また、減算器301による減算処理が行われていないため、処理コストを削減することができる。以上のように、本実施の形態による固体撮像装置では、通常画素信号D1の読み出し後、RSTからPDに電荷を注入し、待機時間TAが経過した後、白リセット信号D2が読み出されている。そして、読み出された白リセット信号D2に乗算係数α1が乗じられ、得られた白リセット信号D2 ́が通常画素信号D1から減じられ、出力画素信号D3が生成されている。そのため、各画素の変曲点P1のバラツキが除去された出力画素信号D3を得ることができる。また、本実施の形態では、全画素から白リセット信号D2が読み出され、読み出された白リセット信号D2を用いて対応する通常画素信号D1が補正されているため、通常画素信号D1に含まれる変曲点P1のバラツキを確実に除去することができる。すなわち、特許文献1の技術では、遮光画素から出力された白リセット信号D2のみ用いて他の有効画素の変曲点P1が特定されていた。つまり、特許文献1では、白リセット信号D2を得た画素と通常画素信号D1を得た画素とが異なっていたため、各画素の変曲点P1のバラツキまでは除去することはできなかった。一方、本実施の形態では、通常画素信号D1は同一画素から出力された白リセット信号D2を用いて変曲点P1のバラツキが除去されているため、各画素が個別に持つ変曲点P1のバラツキを精度良く除去することができる。また、特許文献1では白リセットの後の待機時間TAを、露光期間と同等にしていたため、1フレーム毎に白リセット信号を読み出して、通常画素信号D1を補正することができなかった。つまり、特許文献1では、フレーム毎に変動する変曲点P1のバラツキを除去することができなかった。一方、本実施の形態では、待機時間TAは白リセットが終了してから次フレームの露光が開始されるまでの期間よりも短く設定されているため、フレーム毎に変動する変曲点P1のバラツキが確実に除去された出力画素信号D3を得ることができる。同時に、通常画素信号D1を得ることができなくなる期間が発生することを防止することができる。実施の形態2図11は、本発明の実施の形態2による固体撮像装置の全体構成を示すブロック図である。実施の形態2による固体撮像装置は、詳細は図1の固体撮像装置と同じであるが、撮像素子110と画像信号処理部121とが2本のチャネルCH1、CH2を介して接続されていることを特徴としている。チャネルCH1は通常画素信号D1を出力し、チャネルCH2は白リセット信号D2を出力する。つまり、実施の形態2では、通常画素信号D1と白リセット信号D2とが別のチャネルから出力されていることを特徴としている。図12は、図11の撮像素子110の構成を示すブロック図である。詳細は図2と同じだが、実施の形態2による固体撮像装置ではチャネルの増加に伴い、カラムADC24x内に通常画素信号D1用と白リセット信号D2用の2つのラッチ回路が設けられている。そして、通常画素信号D1用のセンスアンプ261、LVDSシリアライザ271、及び出力端子281と白リセット信号D2用のセンスアンプ262、LVDSシリアライザ272、及び出力端子282とが設けられている。これにより、通常画素信号D1をチャネルCH1から出力し、白リセット信号D2をチャネルCH2から出力するというように、通常画素信号D1及び白リセット信号D2を別々のチャネルから出力することができる。図13は、図12に示す固体撮像装置のカラムADCアレイ部24が通常画素信号D1及び白リセット信号D2を読み出す際のタイミングチャートである。詳細は図9と同じだが、カラムADC24x内に通常画素信号D1用と白リセット信号D2用との2つのラッチ回路があるため、2つの画素信号を同時に出力することができる。時刻T131~T132の1水平期間では、図9と同様にして、カラムADCアレイ部24によりN行目の通常画素信号D1及びN行目の白リセット信号D2のAD変換までが行われる。そして、時刻T132が開始されると、N行目の通常画素信号D1のチャネルCH1を介しての出力が開始され、かつ、N行目の白リセット信号D2のチャネルCH2を介しての出力が開始される。このように、実施の形態2による固体撮像装置では、チャネルCH1、CH2を用いて同一画素の通常画素信号D1と白リセット信号とを同時に出力することができる。そのため、画像信号処理部121では、図10、図17に示したバッファ305が不要となる。但し、図10においてバッファ305を省くとCPU304はバッファ305に蓄積された白リセット信号D2から面内平均値β1を求めることができなくなるため、例えば予め求めておいた白リセット信号D2の面内平均値β1を採用すればよい。また、画像信号処理部121に入力された通常画素信号D1がリニア領域の画素信号であるかログ領域の画素信号であるかをCPU304に判定させるために、図10のバッファ305として、1画素分の通常画素信号D1と白リセット信号D2とを蓄積するバッファを設けてもよい。実施の形態3図14は、本発明の実施の形態3による固体撮像装置の全体構成を示すブロック図である。実施の形態3による固体撮像装置は、チャネルCH1、CH2の2本のチャネルを用いて通常画素信号D1と白リセット信号D2とを出力する点は実施の形態2と同じであるが、撮像素子110の構成が実施の形態2と相違している。図15は、図14の撮像素子110の構成を示すブロック図である。実施の形態3による撮像素子110は、詳細は図12と同じだが、画素アレイ部21の下側に通常画素信号D1用のカラムADCアレイ部241、カラムデコーダ251、センスアンプ261、LVDSシリアライザ271、及び出力端子281が設けられ、画素アレイ部21の上側に白リセット信号D2用のカラムADCアレイ部242、カラムデコーダ252、センスアンプ262、LVDSシリアライザ272、及び出力端子282が設けられている。なお、チップレイアウト上、必ずしも画素アレイ部21の上下にカラムADCアレイ部241、242を設ける必要はなく、画素アレイ部21の上下以外の箇所に設けてもよい。図16は、図15に示す固体撮像装置のカラムADCアレイ部241、242が通常画素信号D1及び白リセット信号D2を読み出す際のタイミングチャートである。図13では、1つのカラムADCアレイ部24しかなかったため、1水平期間中にN行目の通常画素信号D1と白リセット信号D2とのCDS及びAD変換を行う必要があった。そのため、N行目の通常画素信号D1のAD変換の期間中にN行目の白リセット及びPDリークを行う必要があり、白リセット及びPDリークの期間を1水平期間以内にする必要があり、白リセット及びPDリークの期間を十分に確保できないという課題があった。一方、本実施の形態では、2つのカラムADCアレイ部241、242が設けられているため、カラムADCアレイ部241、242は、それぞれ、異なる行の画素信号のCDS及びAD変換を同時に行うことができる。図16の例では、カラムADCアレイ部241がN行目の通常画素信号D1をCDS及びAD変換するのと同時に、カラムADCアレイ部242がN-2行目の白リセット信号D2をAD変換している。ここで、CDSされる通常画素信号D1と白リセット信号D2とが2行ずれているのは、N行目の通常画素信号D1の読み出しが開始されてから時刻T161、2水平期間が経過したときにN行目の白リセット信号D2の読み出しが開始されているからである時刻T163。このように、N行目の通常画素信号D1の読み出しタイミング時刻T161と、N行目の白リセット信号D2の読み出しタイミング時刻T163とを2水平期間にすると、2水平期間において、N行目の通常画素の読み出す期間以外の期間をN行目の白リセット及びPDリークの期間として確保することができる。つまり、図16の例では、白リセット及びPDリーク期間をほぼ2水平期間も確保することができる。そのため、白リセット信号がより正確に画素の変曲点P1を示すことになり、通常画素信号D1から変曲点P1のバラツキをより精度の良く除去することができる。以後、カラムADCアレイ部241がN1、N2行目の通常画素信号D1に対してCDS及びAD変換するのと同時に、カラムADCアレイ部242がN-1、N行目の白リセット信号D2に対してCDS及びAD変換する。また、AD変換されたN、N1、N2行目の通常画素信号D1がチャネルCH1を介して出力されるのと同時に、N-2、N-1、N行目の白リセット信号D2がチャネルCH2を介して出力される。このように、本実施の形態では、2つのカラムADCアレイ部241、242を設けたため、白リセット及びPDリーク時間の設定の自由度を高めることができる。また、1水平期間内に通常画素信号D1と白リセット信号D2との両方をAD変換する必要が無いので、1水平期間を実施の形態1、2の半分にすることができ、より高速に動作させることができる。なお、本実施の形態では、N行目の通常画素信号D1と白リセット信号D2との読み出しタイミングを2水平期間ずらしたが、本発明はこれに限定されず、3水平期間以上ずらしてもよい。こうすることで、白リセット及びPDリークの期間を3水平期間以上確保することができる。実施の形態4実施の形態4による固体撮像装置は、撮像条件が変化した場合に乗算係数α1を再設定することを特徴としている。ここで、撮像条件としては、環境温度、シャッタースピードが該当する。撮像条件が変化すると各画素の変曲点のバラツキが変動する可能性がある。そこで、本実施の形態では、撮像条件が変化すると、乗算係数α1を再設定する。画像信号処理部121は撮像条件の変化を検出すると、全画素に所定照度の光を照射し、全画素の通常画素信号D1を取得する。具体的には、画像信号処理部121は、固体撮像素子に設けられた図略の光源に所定照度の光を発光させる。そして、画像信号処理部121は、撮像素子制御部122に図4に示すシーケンスに従って撮像素子110を駆動させるように要求し、通常画素信号D1及び白リセット信号D2を取得する。そして、画像信号処理部121は、図8に示す通常画素信号D1及び白リセット信号D2の近似直線81を求め、近似直線81の傾きの逆数を乗算係数α1として算出する。以後、画像信号処理部121は、この乗算係数α1を用いて、通常撮像時により得られた通常画素信号D1を補正する。なお、画像信号処理部121は、電源投入時に乗算係数α1を算出し、以後、撮像条件の変化を検出する毎に乗算係数α1を算出するようにしてもよい。例えば、撮像条件として環境温度を採用する場合、固体撮像装置に図略の温度センサを設ける。そして、画像信号処理部121は、環境温度を監視し、電源投入時の環境温度に対して一定温度以上環境温度が変化した場合、乗算係数α1を再設定する。また、撮像条件として、シャッタースピードを採用する場合、画像信号処理部121はシャッタースピードが変更される都度、又はシャッタースピードの変更量が一定の値以上である場合、乗算係数α1を再設定する。ここで、シャッタースピードは例えば、ユーザの設定により変更されてもよいし、被写体の照度に応じて変更されてもよい。例えば、撮像素子制御部122は、被写体の照度が低い場合、露光期間を長く設定し、シャッタースピードを遅く設定する。一方、被写体の照度が高い場合、露光期間を短く設定し、シャッタースピードを速く設定する。したがって、画像信号処理部121は、撮像素子制御部122から露光期間の設定情報を取得することで、シャッタースピードの変化量を判定し、撮像条件の変化を検出すればよい。更に、撮像条件として、変曲点のレベルの変化を採用してもよい。例えば、被写体のダイナミックレンジが変更されるとそれに併せて、撮像素子制御部122は、各画素のダイナミックレンジを変更するために変曲点のレベルを変更することがある。或いは、撮像素子制御部122は、ユーザによるダイナミックレンジの切り替え指示に応じて変曲点のレベルを変更することもある。このように、撮像素子制御部122によりダイナミックレンジが変更されて変曲点のレベルが変更される都度、或いはその変更量が一定の値以上である場合、画像信号処理部121は乗算係数α1を再設定すればよい。このように、実施の形態4による固体撮像装置によれば、撮像条件に応じて適切な乗算係数α1を算出し、変曲点P1のバラツキをより精度良く除去することができる。その他実施の形態1~4では、PDの白リセットのために、RSTからPDに電荷を注入したがこれに限定されない。例えば、図3においてPDのカソードに電流源を接続することで、PDに電荷を注入してもよい。また、撮像素子110の外部に設けたLED等の光源を設け、この光源からの光をPDに受光させて、PDに電荷を注入してもよい。"