半導体基板内に形成されたpドーピング領域とnドーピング領域と、前記pドーピング領域と前記nドーピング領域との間に形成された光導波路コア領域と、前記光導波路コア領域と前記pドーピング領域との間に形成され、それぞれが第1距離だけ離隔して形成され、前記光導波路コア領域の厚さと同じ厚さを有する複数の第1スラブと、前記光導波路コア領域と前記nドーピング領域との間に形成され、それぞれが第2距離だけ離隔して形成され、前記光導波路コア領域の厚さと同じ厚さを有する複数の第2スラブと、を含むことを特徴とする光電子装置。前記複数の第1スラブのそれぞれの第1領域は、p型ドーパントでドーピングされ、前記複数の第2スラブのそれぞれの第2領域は、n型ドーパントでドーピングされることを特徴とする請求項1に記載の光電子装置。前記光導波路コア領域の縁部と前記p型ドーパントでドーピングされた前記複数の第1スラブのそれぞれの前記第1領域との距離は、0~200nmであり、前記光導波路コア領域の縁部と前記n型ドーパントでドーピングされた前記複数の第2スラブのそれぞれの前記第2領域との距離は、0~200nmであることを特徴とする請求項1に記載の光電子装置。前記複数の第1スラブのそれぞれは、前記半導体基板を貫通する複数の第1貫通ホールのそれぞれの間に配され、前記複数の第2スラブのそれぞれは、前記半導体基板を貫通する複数の第2貫通ホールのそれぞれの間に配されることを特徴とする請求項1に記載の光電子装置。前記複数の第1スラブのそれぞれの幅の範囲と前記複数の第2スラブのそれぞれの幅との範囲は、10nm~1000nmであることを特徴とする請求項1に記載の光電子装置。前記第1距離と前記第2距離は、互いに同一であることを特徴とする請求項1に記載の光電子装置。前記第1距離と前記第2距離は、互いに異なることを特徴とする請求項1に記載の光電子装置。前記第1距離の範囲と前記第2距離の範囲のそれぞれは、0.1μm~2μmであることを特徴とする請求項1に記載の光電子装置。前記複数の第1スラブのそれぞれと前記複数の第2スラブのそれぞれは、ジグザグに配されることを特徴とする請求項1に記載の光電子装置。前記複数の第1スラブのそれぞれの長さの範囲と前記複数の第2スラブのそれぞれの長さの範囲のそれぞれは、100nm~1000nmであることを特徴とする請求項1に記載の光電子装置。第1半導体基板をエッチングして、下部クラッディングを生成する段階と、前記下部クラッディングの上部に積層された第2半導体基板に少なくとも一対のスラブと前記少なくとも一対のスラブとの間に配された光導波路コア領域を同時に形成する段階と、を含むことを特徴とする光電子装置の製造方法。前記少なくとも一対のスラブのそれぞれの厚さと前記光導波路コア領域の厚さは、互いに同一であることを特徴とする請求項11に記載の光電子装置の製造方法。前記少なくとも一対のスラブは、互いに対向するように配されることを特徴とする請求項11に記載の光電子装置の製造方法。前記少なくとも一対のスラブは、互いに交差するように配されることを特徴とする請求項11に記載の光電子装置の製造方法。半導体基板内に形成された光導波路コア領域と、それぞれが前記半導体基板内で前記光導波路コア領域の厚さと同じ厚さに、前記光導波路コア領域の両側に形成された複数の垂直スラブと、を含むことを特徴とする光電子装置。前記複数の垂直スラブのうち第1グループの垂直スラブのそれぞれは、第1間隔で前記光導波路コア領域の一側に一列に形成され、前記複数の垂直スラブのうち第2グループの垂直スラブのそれぞれは、第2間隔で前記光導波路コア領域の他側に一列に形成されることを特徴とする請求項15に記載の光電子装置。前記第1グループの垂直スラブのそれぞれは、前記半導体基板を貫通する複数の第1貫通ホールのそれぞれの間に配され、前記第2グループの垂直スラブのそれぞれは、前記半導体基板を貫通する複数の第2貫通ホールのそれぞれの間に配されることを特徴とする請求項16に記載の光電子装置。前記第1間隔と前記第2間隔は、互いに同様に形成されるか、または互いに異って形成されることを特徴とする請求項16に記載の光電子装置。前記第1グループの垂直スラブのそれぞれと前記第2グループの垂直スラブのそれぞれとは、互いに対向するように配されることを特徴とする請求項16に記載の光電子装置。前記第1グループの垂直スラブのそれぞれと前記第2グループの垂直スラブのそれぞれとは、互いに交差するように配されることを特徴とする請求項16に記載の光電子装置。本発明が解決しようとする技術的な課題は、互いに同じ高さを有する光導波路コア領域と複数の垂直スラブとを含む光電子装置、該光電子装置の製造方法、及び該光電子装置を含む光変調器を提供するところにある。本発明の実施形態による光電子装置は、半導体基板内に形成されたpドーピング領域とnドーピング領域と、pドーピング領域とnドーピング領域との間に形成された光導波路コア領域と、光導波路コア領域とpドーピング領域との間に形成され、それぞれが第1距離だけ離隔して形成され、光導波路コア領域の厚さと同じ厚さを有する複数の第1スラブと、光導波路コア領域とnドーピング領域との間に形成され、それぞれが第2距離だけ離隔して形成され、光導波路コア領域の厚さと同じ厚さを有する複数の第2スラブと、を含む。複数の第1スラブのそれぞれの第1領域は、p型ドーパントでドーピングされ、複数の第2スラブのそれぞれの第2領域は、n型ドーパントでドーピングされる。光導波路コア領域の縁部とp型ドーパントでドーピングされた複数の第1スラブのそれぞれの第1領域との距離は、0~200nmであり、光導波路コア領域の縁部とn型ドーパントでドーピングされた複数の第2スラブのそれぞれの第2領域との距離は、0~200nmである。複数の第1スラブのそれぞれは、半導体基板を貫通する複数の第1貫通ホールのそれぞれの間に配され、複数の第2スラブのそれぞれは、半導体基板を貫通する複数の第2貫通ホールのそれぞれの間に配される。複数の第1スラブのそれぞれの幅の範囲と複数の第2スラブのそれぞれの幅の範囲は、10nm~1000nmである。実施形態によって、第1距離と第2距離は、互いに同一である。他の実施形態によって、第1距離と第2距離は、互いに異なる。第1距離の範囲と第2距離の範囲のそれぞれは、0.1μm~2μmである。実施形態によって、複数の第1スラブのそれぞれと複数の第2スラブのそれぞれは、ジグザグに配される。複数の第1スラブのそれぞれの長さの範囲と複数の第2スラブのそれぞれの長さの範囲のそれぞれは、100nm~1000nmである。本発明の実施形態による光電子装置の製造方法は、第1半導体基板をエッチングして、下部クラッディングを生成する段階と、下部クラッディングの上部に積層された第2半導体基板に少なくとも一対のスラブと少なくとも一対のスラブとの間に配された光導波路コア領域を同時に形成する段階と、を含む。少なくとも一対のスラブのそれぞれの厚さと光導波路コア領域の厚さは、互いに同一である。実施形態によって、少なくとも一対のスラブは、互いに対向するように配される。他の実施形態によって、少なくとも一対のスラブは、互いに交差するように配される。本発明の実施形態による光電子装置は、半導体基板内に形成された光導波路コア領域と、それぞれが半導体基板内で光導波路コア領域の厚さと同じ厚さに、光導波路コア領域の両側に形成された複数の垂直スラブと、を含む。複数の垂直スラブのうち第1グループの垂直スラブのそれぞれは、第1間隔で光導波路コア領域の一側に一列に形成され、複数の垂直スラブのうち第2グループの垂直スラブのそれぞれは、第2間隔で光導波路コア領域の他側に一列に形成される。第1グループの垂直スラブのそれぞれは、半導体基板を貫通する複数の第1貫通ホールのそれぞれの間に配され、第2グループの垂直スラブのそれぞれは、半導体基板を貫通する複数の第2貫通ホールのそれぞれの間に配される。実施形態によって、第1間隔と第2間隔は、互いに同様に形成されるか、または互いに異なって形成される。実施形態によって、第1グループの垂直スラブのそれぞれと第2グループの垂直スラブのそれぞれは、互いに対向するように配される。他の実施形態によって、第1グループのスラブのそれぞれと第2グループのスラブのそれぞれは、互いに交差するように配される。本発明の実施形態による光電子装置の製造方法は、互いに同じ厚さを有する光導波路コア領域と複数のスラブとを同時に形成することができる。以下、添付した図面を参照して、本発明を詳しく説明する。図1は、本発明の一実施形態による位相シフタの斜視図を示し、図2は、図1に示された位相シフタの平面図を示す。図1と図2とを参照すると、光電子装置、例えば、光変調器の一部として具現可能な位相変調器または位相シフタ100は、シリコンsilicon;Siで具現された第1半導体基板102、第1半導体基板102の上部に形成された下部クラッディングcladding104、及び下部クラッディング104の上部に形成された第2半導体基板110を含む。下部クラッディング104は、二酸化ケイ素siliconoxide;SiO2で具現可能であり、第2半導体基板110は、シリコンSiで具現可能である。図1では、説明の便宜上、第2半導体基板110内に多数個の第1垂直スラブ114と多数個の第2垂直スラブ118とを形成するための一つのマスク101を共に図示する。ここで、スラブslabとは、光導波路コア領域112に電子またはホールを注入することができる電荷経路を意味する。多数個の第1垂直スラブ114のそれぞれと多数個の第2垂直スラブ118のそれぞれとは、例えば、一つのマスク101を用いて、第2半導体基板110を貫通する多数個の第1貫通ホール116のそれぞれと多数個の第2貫通ホール120のそれぞれとが、同時に形成されるにつれて、同時に形成される。第2半導体基板110は、光信号を伝送するための光導波路コア領域112、光導波路コア領域112の一側に形成された多数個の第1垂直スラブ114、光導波路コア領域112の他側に形成された多数個の第2垂直スラブ118、pドーピング領域p-dopedregion122、及びnドーピング領域n-dopedregion124を含む。多数個の第1垂直スラブ114のそれぞれの幅L11の範囲は、10nm~1000nmである。また、多数個の第2垂直スラブ118のそれぞれの幅L21の範囲は、10nm~1000nmである。多数個の第1垂直スラブ114のそれぞれの距離L12の範囲は、0.1μm~2μmである。また、多数個の第2垂直スラブ118のそれぞれの距離L22の範囲は、0.1μm~2μmである。多数個の第1垂直スラブ114のそれぞれの長さL13の範囲は、100nm~1000nmである。また、多数個の第2垂直スラブ118のそれぞれの長さL23の範囲は、100nm~1000nmである。図1に示したように、多数個の第1垂直スラブ114のそれぞれと多数個の第2垂直スラブ118のそれぞれとは、光導波路コア領域112に平行に同一な間隔で具現可能である。図2に示したように、多数個の第1垂直スラブ114のそれぞれと多数個の第2垂直スラブ118のそれぞれとは、互いに対向するように配される。すなわち、対を成す2つの垂直スラブ114、118は、互いに対向するように配置される。例えば、多数個の第1垂直スラブ114と多数個の第2垂直スラブ118とは、光導波路コア領域112の長辺longedgeに沿って光導波路コア領域112の両側に配される。図3は、図1に示された位相シフタをA-A’方向に沿って切断した斜視図を示し、図4は、図3に示された位相シフタの正面図を示す。図3に示された位相シフタ100は、図1に示された位相シフタ100に、pドーピング領域122と第1電極パッドpad134とを接続するための複数の第1メタルmetal電極130と、nドーピング領域124と第2電極パッド136とを接続するための複数の第2メタル電極132とをさらに含む。光導波路コア領域112の屈折率を制御するために、電源電圧Vは、第1電極パッド134に供給され、接地電圧GNDは、第2電極パッド136に供給される。例えば、電源電圧Vは、変調された電圧信号であり得る。また、構造を明確にするために、図3に示された位相シフタ100では、図7に示された位相シフタ100から下部クラッディング104と上部クラッディング105とが除去された。しかし、図4の正面図では、下部クラッディング104と上部クラッディング105とが共に図示されている。図4に示したように、光導波路コア領域112の高さまたは、‘深さ’とも言うD1、多数個の第1垂直スラブ114のそれぞれの高さ、及び多数個の第2垂直スラブ118のそれぞれの高さは、互いに同様に形成される。ここで、同一であるということは、完全に同一であるということはもちろん、与えられた誤差範囲内で同一であるということを意味する。すなわち、図1に示したように、光導波路コア領域112、多数個の第1垂直スラブ114、及び多数個の第2垂直スラブ118が、例えば、一つのマスク101を用いて単一エッチングetching過程を通じて同時に具現可能であるので、光導波路コア領域112の高さD1、多数個の第1垂直スラブ114のそれぞれの高さ、及び多数個の第2垂直スラブ118のそれぞれの高さは、互いに同様に形成される。また、単一エッチング過程を通じて光導波路コア領域112、多数個の第1垂直スラブ114、及び多数個の第2垂直スラブ118が形成されうるので、図1に示された位相シフタ100を製造する工程は、水平スラブを含む位相シフタを製造する工程に比べて、マスクの数を減らすことができる効果がある。また、単一エッチング過程を通じて光導波路コア領域112、多数個の第1垂直スラブ114、及び多数個の第2垂直スラブ118が形成されうるので、位相シフタ100を製造するためのコストを節減できるだけではなく、製造工程が単純になる効果がある。光導波路コア領域112の高さD1、pドーピング領域122の高さ、及びnドーピング領域124の高さも、互いに同様に形成される。多数個の第1垂直スラブ114のそれぞれは、p型ドーパントp-typedopantでドーピングdopingされ、多数個の第2垂直スラブ118のそれぞれは、n型ドーパントでドーピングされうる。この際、光導波路コア領域112の縁部とp型ドーパントでドーピングされた多数個の第1垂直スラブ114のそれぞれの縁部との距離L31の範囲は、0nm~200nmである。また、光導波路コア領域112の縁部とn型ドーパントでドーピングされた多数個の第2垂直スラブ118のそれぞれの縁部との距離L32の範囲は、0nm~200nmである。電源から供給されたホールは、pドーピング領域122、第1垂直スラブまたは、一定部分が、p型ドーパントでドーピングされた第1垂直スラブ114、光導波路コア領域112、第2垂直スラブまたは、一定部分が、n型ドーパントでドーピングされた第2垂直スラブ118、nドーピング領域124を通じて接地に伝送することができる。接地から供給された電子は、ホールと逆方向に伝送することができる。図5は、図1に示された位相シフタをB-B’方向に沿って切断した斜視図を示し、図6は、図5に示された位相シフタの正面図を示す。構造を明確にするために、図5に示された位相シフタ100では、図7に示された位相シフタ100から下部クラッディング104と上部クラッディング105とが除去された。しかし、図6では、下部クラッディング104と上部クラッディング105とが共に図示されている。図6に示したように、光導波路コア領域112の高さまたは、‘深さ’とも言うD1、多数個の第1貫通ホール116のそれぞれの高さ、及び多数個の第2貫通ホール120のそれぞれの高さが、互いに同様に形成される。図7は、図3に示された位相シフタと下部クラッディングと上部クラッディングとを含む位相シフタの斜視図を示す。図7に示された位相シフタ100は、第2半導体基板110を取り囲む下部クラッディング104と上部クラッディング105とを含む。図8は、本発明の他の実施形態による位相シフタの斜視図を示し、図9は、図8に示された位相シフタの平面図を示す。図8と図9とを参照すると、光電子装置、例えば、光変調器の一部として具現可能な位相シフタ200は、シリコンSiで具現された第1半導体基板202、第1半導体基板202の上部に形成された下部クラッディング204、及び下部クラッディング204の上部に形成された第2半導体基板205を含む。多数個の第1垂直スラブ212のそれぞれと多数個の第2垂直スラブ216のそれぞれは、図1で説明したように、例えば、一つのマスクを用いて第2半導体基板205に多数個の第1貫通ホール214のそれぞれと多数個の第2貫通ホール218のそれぞれとが、同時に形成されるにつれて、同時に形成される。第2半導体基板205は、光信号を伝送するための光導波路コア領域206、光導波路コア領域206の一側に形成された多数個の第1垂直スラブ212、光導波路コア領域206の他側に形成された多数個の第2垂直スラブ216、pドーピング領域208、及びnドーピング領域210を含む。多数個の第1垂直スラブ212のそれぞれの幅L41の範囲は、10nm~1000nmである。また、多数個の第2垂直スラブ216のそれぞれの幅L51の範囲は、10nm~1000nmである。多数個の第1垂直スラブ212のそれぞれの距離L42の範囲は、0.1μm~2μmである。また、多数個の第2垂直スラブ216のそれぞれの距離L52の範囲は、0.1μm~2μmである。多数個の第1垂直スラブ212のそれぞれの長さL43の範囲は、100nm~1000nmである。また、多数個の第2垂直スラブ216のそれぞれの長さL53の範囲は、100nm~1000nmである。多数個の第1垂直スラブ212のそれぞれは、p型ドーパントでドーピングされ、多数個の第2垂直スラブ216のそれぞれは、n型ドーパントでドーピングされうる。この際、p型ドーパントでドーピングされうる領域の範囲とn型ドーパントでドーピングされうる領域の範囲とは、図4を参照して説明した通りである。図8と図9とに示したように、多数個の第1垂直スラブ212のそれぞれと多数個の第2垂直スラブ216のそれぞれは、互いに交差して例えば、ジグザグzigzag配される。すなわち、対を成す2つの垂直スラブ212、216は、互いに交差して配置される。例えば、多数個の第1垂直スラブ212と多数個の第2垂直スラブ216とは、光導波路コア領域206の長辺に沿って光導波路コア領域206の両側に配される。図9のように具現された位相シフタ200は、光導波路コア領域206に各スラブ212、216が及ぼす影響を減少させることができるので、光導波路コア領域206を通じて伝送される光信号の損失を減らすことができる。図10は、本発明のまた他の実施形態による位相シフタの斜視図を示し、図11は、図10に示された位相シフタの平面図を示す。図10と図11とを参照すると、光電子装置、例えば、光変調器の一部として具現可能な位相シフタ300は、シリコンSiで具現された第1半導体基板302、第1半導体基板302の上部に形成された下部クラッディング304、及び下部クラッディング304の上部に形成された第2半導体基板305を含む。多数個の第1垂直スラブ312のそれぞれと多数個の第2垂直スラブ316のそれぞれは、図1で説明したように、例えば、一つのマスクを用いて第2半導体基板305に多数個の第1貫通ホール314のそれぞれと多数個の第2貫通ホール318のそれぞれとが、同時に形成されるにつれて、同時に形成される。第2半導体基板305は、光信号を伝送するための光導波路コア領域306、光導波路コア領域306の一側に形成された多数個の第1垂直スラブ312、光導波路コア領域306の他側に形成された多数個の第2垂直スラブ316、pドーピング領域308、及びnドーピング領域310を含む。図11に示された多数個の第1垂直スラブ312のそれぞれの幅と長さは、図2に示された多数個の第1垂直スラブ114のそれぞれの幅と長さと同一であり、図11に示された多数個の第2垂直スラブ316のそれぞれの幅と長さは、図2に示された多数個の第2垂直スラブ118のそれぞれの幅と長さと同一である。図11に示された多数個の第1垂直スラブ312のそれぞれの距離L62の範囲は、10nm~1000nmであり、多数個の第2垂直スラブ316のそれぞれの距離L72の範囲は、10nm~1000nmである。多数個の第1垂直スラブ312のそれぞれは、p型ドーパントでドーピングされ、多数個の第2垂直スラブ316のそれぞれは、n型ドーパントでドーピングされうる。この際、p型ドーパントでドーピングされうる領域の範囲とn型ドーパントでドーピングされうる領域の範囲とは、図4を参照して説明した通りである。図11に示したように、多数個の第1垂直スラブ312のそれぞれの距離L62と多数個の第2垂直スラブ316のそれぞれの距離L72とは、互いに異なる。すなわち、多数個の第1垂直スラブ312のそれぞれが配される間隔L62と多数個の第2垂直スラブ316のそれぞれが配される間隔L72とは、互いに異なる。このような構造によって、図10のような具現された位相シフタ300は、光導波路コア領域306に注入される電子の密度とホールの密度とを非対称的に調節することができる。図12は、図1、図8、または図10に示された位相シフタを含む光変調器のブロック図を示す。図12を参照すると、光変調器400は、光スプリッタspliter403、位相シフタ409、及び光結合器411を含む。光変調器400は、マッハツェンダ干渉計Mach-ZehnderInterferometer、MZIであり得る。光スプリッタ403は、変調されていない光信号401を変調されていない第1光信号405と変調されていない第2光信号407とに分離する。図1、図8、または図10に示された位相シフタ100、200、または300の構造を含む位相シフタ409は、制御電圧Vctrによって変調されていない第2光信号407の位相を変調して、位相変調された光信号410を生成する。制御電圧Vctrは、電-光変換を制御するために、位相シフタ100、200、または300に供給される少なくとも一つの電圧例えば、VとGNDを意味する。光結合器411は、変調されていない第1光信号405と位相変調された光信号410とを結合し、出力光信号413を生成する。図13は、図1、図8、または図10に示された位相シフタの製造方法を説明するためのフローチャートである。図1、図8、図10、及び図13を参照すると、第1半導体基板102、202、または302をエッチングして、下部クラッディング104、204、または304が生成されるステップS10。下部クラッディング104、204、または304の上部に積層された第2半導体基板110、205、または305を、例えば、一つのマスクを用いてエッチングして、少なくとも一対のスラブ114と118、212と216、または312と316と少なくとも一対のスラブとの間に配された光導波路コア領域112、206、または306を同時に形成するステップS20。少なくとも一対のスラブのそれぞれの厚さと光導波路コア領域の厚さとは、互いに同一である。マスクが如何に具現されたかによって、図1に示したように、少なくとも一対のスラブ114と118とが互いに対向するように配されるか、図8に示したように、少なくとも一対のスラブ212と216とが互いに交差するように配置される。図14Aから図14Hは、図7に示された位相シフタを生成する段階を詳しく示す。図6、図7、及び図14Aから図14Hを参照し、位相シフタを生成する方法を詳しく説明する。第1半導体基板102が準備され図14A、トレンチエッチングtrenchetchingを通じて第1半導体基板102の上部がエッチングされる図14B。下部クラッディング104を形成するために、エッチングされた部分にSiO2を形成する図14C。第1半導体基板102の上部と下部クラッディング104の上部とに無定形シリコンamorphoussiliconが形成され、結晶化される図14D。光導波路コア領域112と複数の垂直スラブ114、118とを含む位相シフタを形成するために、第2半導体基板110がエッチングされる図14E。pドーピング領域122を形成するために、p型ドーパントが第2半導体基板122に注入され、nドーピング領域124を形成するために、n型ドーパントが第2半導体基板124に注入される図14F。上部クラッディング105が、第2半導体基板110の上部とエッチングされた部分とに堆積されるdeposit図14G。そして、pドーピング領域122に第1メタル電極130が接続され、nドーピング領域124に第2メタル電極132が接続され、第1メタル電極130と第1電極パッド134とが接続され、第2メタル電極132と第2電極パッド136とが接続される図14H。図8と図10のそれぞれに示された位相シフタの製造方法は、図14Aから図14Hに示された過程と類似している。