"電源から負荷への給電経路に設けられ、バイアス電圧のオン/オフに応じてオン/オフする電流制御素子と、前記給電経路を流れる電流が既定レベルを超えるとオンするPNP型トランジスタと、前記トランジスタのコレクタと接地電位とに接続され、当該トランジスタがオンされると充電されるコンデンサと、ロジックレベルのオンレベルまたはオフレベルを出力する起動スイッチと、前記起動スイッチの出力レベルと前記コンデンサの充電電荷に基づくロジックレベルとに基づいて前記バイアス電圧のオン/オフを識別する論理回路と、前記トランジスタと前記コンデンサとの間に設けられるスイッチ素子と、前記起動スイッチのオンレベルを遅延した起動信号を生成し、この起動信号により前記スイッチ素子をオンする遅延回路とを具備する、保護回路。前記遅延回路は、前記起動スイッチのオン時点から既定期間だけ遅延してオンされて前記起動信号を出力するサブ起動スイッチを備える、請求項1に記載の保護回路。前記論理回路の駆動電圧を前記電源から生成する手段をさらに備え、前記駆動電圧で前記論理回路を駆動して前記給電経路をフローティングさせた、請求項1に記載の保護回路。前記遅延回路は、前記起動スイッチのオンにより生じる突入電流の期間だけ当該起動スイッチのオンレベルを遅延して前記起動信号を生成する、請求項1乃至3のいずれか1項に記載の保護回路。前記スイッチ素子は、前記起動信号のオンレベルにより発光する発光部と、前記トランジスタと前記コンデンサとの間に設けられる受光部とを備えるフォトカプラである、請求項1乃至3のいずれか1項に記載の保護回路。前記スイッチ素子は、前記起動信号のオンレベルにより発光する発光部と、前記トランジスタと前記コンデンサとの間に設けられる受光部とを備えるフォトMOSFETMetalOxideSemiconductorFieldEffectTransistorである、請求項1乃至3のいずれか1項に記載の保護回路。前記スイッチ素子は、前記起動信号により前記トランジスタと前記コンデンサとを接続するリレー素子である、請求項1乃至3のいずれか1項に記載の保護回路。前記給電経路に設けられ、前記電流により生じる電圧降下で前記トランジスタをバイアスする抵抗素子を備える、請求項1乃至3のいずれか1項に記載の保護回路。前記抵抗素子は、PTCPositiveTemperatureCoefficientサーミスタである、請求項8に記載の保護回路。無線通信システムのサービスエリアを光ファイバを介して拡大する光通信システムにおいて、前記無線通信システムの基地局に接続される親局と、前記親局に前記光ファイバを介して接続される中継機と、前記中継機に個別に信号ケーブルを介して接続される複数の子局とを具備し、前記中継機は、主電源からの電力を複数に分配して前記複数の子局のそれぞれを前記信号ケーブルを介して給電する給電部と、前記子局ごとの信号ケーブルごとに設けられる複数の保護回路とを備え、前記保護回路の各々は、前記分配された電源から前記子局への給電経路に設けられ、バイアス電圧のオン/オフに応じてオン/オフする電流制御素子と、前記給電経路を流れる電流が既定レベルを超えるとオンするPNP型トランジスタと、前記トランジスタのコレクタと接地電位とに接続され、当該トランジスタがオンされると充電されるコンデンサと、ロジックレベルのオンレベルまたはオフレベルを出力する起動スイッチと、前記起動スイッチの出力レベルと前記コンデンサの充電電荷に基づくロジックレベルとに基づいて前記バイアス電圧のオン/オフを識別する論理回路と、前記トランジスタと前記コンデンサとの間に設けられるスイッチ素子と、前記起動スイッチのオンレベルを遅延した起動信号を生成し、この起動信号により前記スイッチ素子をオンする遅延回路とを有する、光通信システム。前記遅延回路は、前記起動スイッチのオン時点から既定期間だけ遅延してオンされて前記起動信号を出力するサブ起動スイッチを備える、請求項10に記載の光通信システム。前記論理回路の駆動電圧を前記電源から生成する手段をさらに備え、前記駆動電圧で前記論理回路を駆動して前記給電経路をフローティングさせた、請求項10に記載の光通信システム。前記遅延回路は、前記起動スイッチのオンにより生じる突入電流の期間だけ当該起動スイッチのオンレベルを遅延して前記起動信号を生成する、請求項10乃至12のいずれか1項に記載の光通信システム。前記スイッチ素子は、前記起動信号のオンレベルにより発光する発光部と、前記トランジスタと前記コンデンサとの間に設けられる受光部とを備えるフォトカプラである、請求項10乃至12のいずれか1項に記載の光通信システム。前記給電経路に設けられ、前記電流により生じる電圧降下で前記トランジスタをバイアスする抵抗素子を備える、請求項10乃至12のいずれか1項に記載の光通信システム。前記抵抗素子は、PTCPositiveTemperatureCoefficientサーミスタである、請求項15に記載の光通信システム。主電源からの電力を複数に分配して複数の負荷のそれぞれを給電する給電部と、前記負荷ごとに設けられる複数の保護回路とを備え、前記保護回路の各々は、前記分配された電源から前記負荷への給電経路に設けられ、バイアス電圧のオン/オフに応じてオン/オフする電流制御素子と、前記給電経路を流れる電流が既定レベルを超えるとオンするエミッタ接地型トランジスタと、前記トランジスタのコレクタと接地電位とに接続され、当該トランジスタがオンされると充電されるコンデンサと、ロジックレベルのオンレベルまたはオフレベルを出力する起動スイッチと、前記起動スイッチの出力レベルと前記コンデンサの充電電荷に基づくロジックレベルとに基づいて前記バイアス電圧のオン/オフを識別する論理回路と、前記トランジスタと前記コンデンサとの間に設けられるスイッチ素子と、前記起動スイッチのオンレベルを遅延した起動信号を生成し、この起動信号により前記スイッチ素子をオンする遅延回路とを有する、給電システム。前記遅延回路は、前記起動スイッチのオン時点から既定期間だけ遅延してオンされて前記起動信号を出力するサブ起動スイッチを備える、請求項17に記載の給電システム。前記論理回路の駆動電圧を前記電源から生成する手段をさらに備え、前記駆動電圧で前記論理回路を駆動して前記給電経路をフローティングさせた、請求項17に記載の給電システム。前記遅延回路は、前記起動スイッチのオンにより生じる突入電流の期間だけ当該起動スイッチのオンレベルを遅延して前記起動信号を生成する、請求項17乃至19のいずれか1項に記載の給電システム。前記スイッチ素子は、前記起動信号のオンレベルにより発光する発光部と、前記トランジスタと前記コンデンサとの間に設けられる受光部とを備えるフォトカプラである、請求項17乃至19のいずれか1項に記載の給電システム。前記給電経路に設けられ、前記電流により生じる電圧降下で前記トランジスタをバイアスする抵抗素子を備える、請求項17乃至19のいずれか1項に記載の給電システム。前記抵抗素子は、PTCPositiveTemperatureCoefficientサーミスタである、請求項22に記載の給電システム。主にコスト面でのメリットから、中継機の電源出力を子局の数だけ分配し、個別のスイッチユニットにより子局ごとにオン/オフするといった給電システムが一般的である。子局はビルの天井裏など作業性の悪い環境に設置されることが多く、ケーブルなどの敷設環境も良いとはいえない。そこでスイッチユニットに保護回路を設け、子局側に短絡障害などを生じても給電側が破損しないように予防策を講じることが求められる。このような用途にスイッチFETFieldEmissionTransistorを用いた保護回路が用いられるが、子局の消費電力が比較的多いことからFETの発熱対策を要する。また、起動時に流れる突入電流への対策も必要である。いくつかの回路が提案されているがいずれも一長一短である。例えば、電流検出抵抗で過電流を検出すると補助トランジスタをオンさせてコンデンサを充電し、その充放電特性を利用してスイッチFETをオン/オフする保護回路が知られている。このような構成では放電時定数は長ければ長いほど良いが、子局を最初に起動する際、突入電流発生の期間を含む放電の期間にわたって過電流検出回路の動作をマスクしないと誤動作を起こす。そこで、ディレイICIntegratedCircuitを用いて、起動時からディレイICの遅延時間分、過電流検出回路の信号をマスクして突入時の誤動作を回避するようにした回路も知られている。この形式の回路は負荷が正常な状態から起動できれば有効であるが、起動時に既に負荷が短絡しているようなケースではマスク期間の全てにわたって短絡電流が流れ続けることになるので、非常にリスクが大きい。つまり当技術分野においては保護のためコンデンサの放電時定数を長くしようとすればするほど危険が増すというジレンマに陥ることから、対策が求められている。目的は、負荷側の短絡へのリスクを軽減した保護回路、光通信システムおよび給電システムを提供することにある。実施形態によれば、保護回路は、電源から負荷への給電経路に設けられバイアス電圧のオン/オフに応じてオン/オフする電流制御素子と、前記給電経路を流れる電流が既定レベルを超えるとオンするPNP型トランジスタと、前記トランジスタのコレクタと接地電位とに接続され、当該トランジスタがオンされると充電されるコンデンサと、ロジックレベルのオンレベルまたはオフレベルを出力する起動スイッチと、前記起動スイッチの出力レベルと前記コンデンサの充電電荷に基づくロジックレベルとに基づいて前記バイアス電圧のオン/オフを識別する論理回路と、前記トランジスタと前記コンデンサとの間に設けられるスイッチ素子と、前記起動スイッチのオンレベルを遅延した起動信号を生成し、この起動信号により前記スイッチ素子をオンする遅延回路とを具備する。図1は、実施形態に係る給電システムを適用可能な光通信システムの一例を示すシステム図である。図1のシステムは、無線通信システムの基地局40の展開するサービスエリアを光ファイバFを用いて拡大するもので、いわゆるRoFシステムである。図1において、基地局40はマルチケーブルLを介して親局20に接続される。親局20は基地局40の送受するRF信号をマルチケーブルLを介して取得する。親局20は光ファイバFを介して中継機50に接続される。中継機50は同軸ケーブルCを介して複数の子局31~3nに接続される。光ファイバFの長さは数Km程度にまで伸ばすことができる。同軸ケーブルCは信号伝送と給電とを兼用することができ、その長さは長くとも数百メートル程度である。基地局40および移動局T1,T2は、例えばWiMAXなどの無線通信システムに属する。基地局40は例えば見晴らしの良いビルビル100の屋上などに設置されて無線ゾーンを展開する。無線ゾーン内に在圏する移動局T1は、このシステムに割り当てられたキャリア帯域の無線チャネルを介して基地局40に接続される。ビル100の傍に高層ビルビル200が建設されたとすると、その直下などにおいては基地局40からのRF信号が届かず、不感地帯が形成されることがある。そこで子局31~3nを設け、光ファイバFを介して基地局40と子局31~3nとの間に情報通信路を開設することで不感地帯を解消することができる。このほか子局31~3nはビルの中などにも設置され、不感地帯の解消に役立てられる。図2は、図1に示されるシステムの要部構成を示すブロック図である。基地局40と親局20とを接続するマルチケーブルLは、ダウンリンクの信号ケーブルとアップリンクの信号ケーブルと、監視制御信号を伝送するための信号線とを纏めたものである。親局20には例えばビル内の電源部80から電力が供給される。親局20は光ファイバFを介して複数の中継機50に接続される。図1、図2においては1系統の中継機を示す。中継機50は給電部90からの給電を受けて機能する。給電部90は、例えば商用電源100からの100ボルト電圧を適宜、降圧して必要な電圧を生成する。給電部90からの電力は中継機50に給電されるとともに複数に分配され、同軸ケーブルCを介して各子局31~3nに分配される。電圧を重畳される同軸ケーブルCへの出方路には保護回路10が設けられ、負荷側の短絡に備えるようになっている。保護回路10を子局31~3nごとに設けることで、一つの子局のショートが他の全ての子局に影響しないようにできる。電源部80および給電部90は大容量の電源装置であり、100V以上の電圧を専用の給電ケーブルで配電するのでケーブル短絡の発生可能性はきわめて低い。万一ケーブル短絡が生じても電源の過電流保護回路により保護される。これに対し、中継機50と子局31~3n間の給電系統は同軸ケーブルCを用いているので短絡事故の可能性が比較的高い。以上の構成を基本として、実施形態に係る給電システムについて説明するが、これに先立ち既存の給電システムについて補足する。図3は、既存の保護回路の一例を示す図である。この保護回路は、負荷への供給電流iをオン/オフするpチャネルMOS-FET[スイッチFETQ1]と、このスイッチFETQ1のバイアスを制御する、コレクタ接地型のPNP型トランジスタQ2とを備える。スイッチFETQ1は電流制御素子の一例であり、ソース-ゲート間のバイアス電圧のオン/オフに応じてオン/オフされる。そして、スイッチFETQ1のソースに直列接続される電流検出抵抗器R3に生じる電圧降下でトランジスタQ2をオン/オフすることで、スイッチFETQ1をオン/オフするものである。負荷用の電源は電源であり、スイッチFETQ1のソースを電源側に接続し、ドレインを負荷出力側に接続して、スイッチFETQ1を電源ラインに挿入する。負荷への電力供給のオン/オフを、スイッチFETQ1のオン/オフにより制御する。スイッチFETQ1のゲートは、電源とGND接地電位との間に接続される抵抗器R5、R6の中間に、抵抗器R7を介して接続される。抵抗器R7はスイッチFETQ1の発振を防止するために設けられる。R5、R6の抵抗値によりスイッチFETQ1のバイアスレベルが決まる。さらに、抵抗器R6とGNDとの間にフォトカプラPC1の受光部が接続される。電流検出抵抗器R3の両端は、トランジスタQ2のエミッタ、ベースに接続される。電流検出抵抗器R3は、給電経路を流れる電流により生じる電圧降下でトランジスタQ2をバイアスする。電流検出抵抗器R3の抵抗値は、定常状態で負荷に流れる電流値に対して例えば2倍の電流が流れたときにトランジスタQ2がオンになるような値にする。さらに、トランジスタQ2のベースに抵抗器R4を挿入すると、トランジスタQ2の発振を防止することができる。この系はフォトカプラB-B′を介して、電気的に絶縁された状態で起動スイッチSWに接続される。起動スイッチSWが接続されるとフォトカプラPC1の発光部が受光部をオンして保護回路が閉じ、負荷への電力供給が開始される。上記構成において供給電流iのレベルが規定値以下である状態、つまり正常動作時にはトランジスタQ2のベース-エミッタ間の電圧i×R3がトランジスタのVBEよりも低いのでトランジスタQ2はオフに保たれる。よってスイッチFETQ1はゲート抵抗器R7を介してバイアスされてオンとなる。供給電流iのレベルが規定値を超えるとトランジスタQ2が導通し始め、スイッチFETQ1のゲート-ソース電圧VGSが低下する。これにより供給電流iが抑圧される。一方、負荷側に短絡を生じるとスイッチFETQ1の両端に供給電圧Vssがダイレクトに加わり、かつトランジスタQ2をオンする直前の一定電流i=VBE/R3が連続して流れてしまう。このときのスイッチFETQ1の損失はVss×iとなる。例えば供給電圧Vss=50[V]、i=2[A]であれば損失は100Wにもなり、スイッチFETQ1が破損しないようにするために巨大な放熱器などを必要としたり、スイッチFETQ1そのものも大容量のものが必要になる。つまり子局ごとにこのような大掛かりな部品が必要になるので現実的でない。図4は、図3の構成を改良した保護回路の一例を示す図である。図4の回路は、電流検出抵抗器R3で検出した過電流、つまり規定レベルを超えた電流でトランジスタQ2をオンさせ、このオン時にコンデンサC10を充電し、このコンデンサC10の充放電特性を利用してスイッチFETQ1をオン/オフさせるものである。トランジスタQ2のコレクタはコンデンサC10を介してGNDに接続される。コンデンサC10は、直列接続された放電用抵抗器R1,R2に並列に接続される。放電用抵抗器R1,R2の接続点はシュミットトリガバッファIC1に接続される。シュミットトリガバッファIC1の出力は、遅延リセットICIC2の出力とともにNAND回路IC3に接続される。電流検出抵抗器R3、トランジスタQ2、放電用抵抗器R1,R2、シュミットトリガバッファIC1などを含めて過電流検出回路が形成される。NAND回路IC3は過電流検出回路の出力を検出するためのバッファで、例えばシュミットトリガ入力型のインバータである。NAND回路IC3の出力と起動スイッチSWの状態をNAND回路IC4で論理処理し、その結果によりフォトカプラPC1を駆動する。なお起動スイッチSWはロジックレベルのオンレベルまたはオフレベルを出力する。図4の構成によれば、過電流が流れると過電流検出回路のトランジスタQ2がオンし、コンデンサC10が充電される。この充電時間はトランジスタQ2のオン抵抗によるのでコンデンサC10の電位は急激に立ち上がる。よってNAND回路IC3の入力レベルがHighHとなり、結果としてスイッチFETQ1がオフになる。以上により過電流は流れなくなるが、充電されたコンデンサC10の電位は、その静電容量C10と抵抗値R1、R2で決まる放電時定数によりゆっくりとしか低下しないので、その期間はスイッチFETQ1のオフ状態が維持される。放電によりNAND回路IC3の入力レベルがLowLになった瞬間にまた電流が流れてトランジスタQ2がオンされ、直後にオフ制御される。つまり、コンデンサC10の充電時定数に相当する期間、スイッチFETQ1はオンになり、放電時定数に応じてオフとなる。このオン/オフの比率は設計により定めることができるので、短絡時の保護としては有効なものである。ただし、スイッチFETQ1をオンしたとき負荷側に流れる突入電流によって誤動作しないようにするためには、図4の起動スイッチSWをオンして回路を起動した瞬間に流れる突入電流発生の期間、過電流検出回路の動作をマスクして、トランジスタQ2がオフしないようにガードしなければ誤動作を起こす。そこで遅延リセットICIC2を設け、起動スイッチSWのオンタイミングから遅延リセットIC2の遅延時間分、過電流検出回路の信号をマスクすることで突入時の誤動作を回避するようにする。RCによる遅延回路で過電流検出回路の信号をマスクするようにしてもよい。しかしながら先に述べたように、いったん過電流が検出されると、C10、R1、R2で決まる放電時定数の間はトランジスタQ2のオフ状態を維持したい。よって遅延リセットICIC2の遅延時間をこの放電時定数よりも長い期間に設定する必要があり、数10msec[ミリ秒]オーダの遅延時間が必要になる。放電時定数は長ければ長いほど良いが、これに応じてマスク期間も長く取る必要がある。すなわち、図4に示す回路は、負荷が正常な状態で起動し、電流の増大がその後に起こるようなケースでは有効に機能する。しかしながら起動スイッチSWをオンするときに既に負荷が短絡していると、短絡電流はマスク期間にわたって流れ続けることになる。このように図4の回路は負荷短絡へのリスクが非常に大きいといわざるを得ない。図5は、図4に示す回路の動作を説明するためのタイミングチャートである。1はNAND回路IC4の一方の端子へのロジックレベルであり、起動スイッチのオンによりHとなる。2は遅延リセットICIC2の出力ロジックレベル、3はシュミットトリガバッファIC1の出力ロジックレベルで、いずれもNAND回路IC3に入力される。4はNAND回路IC3の出力ロジックレベルであり、NAND回路IC4の他方の端子への入力ロジックレベルである。5はNAND回路IC4の出力ロジックレベルであり、6はスイッチFETQ1のオン/オフ状態を示す。まず、負荷が正常、つまり負荷側に短絡を生じていない状態での動作について説明する。正常状態において起動スイッチSWをオンする前の時点で1、2、3はいずれもL、4はH、よって5はHでフォトカプラPC1の発光部は発光せず、スイッチFETQ1のバイアスがオフ、すなわちスイッチFETQ1はオフ状態で維持される。起動スイッチSWがオンされたタイミングで1がHに変化すると、5がLに転じてスイッチFETQ1をオンさせる。この時、負荷の突入特性によりトランジスタQ2がオンするが、遅延リセットICIC2がまだオンしていないので2はLレベルのままである。よって突入電流により3がHになったとしても4はHのまま変わらない。ここで、起動スイッチSWオン時の突入電流により過電流検出回路が充放電する期間をマスクするための期間を、少なくとも3がHとなってからLに戻るまでの期間にわたって継続する必要がある。遅延時間の経過後に遅延リセットICIC2がオンとなり2がHとなるが、その時に突入電流によってC10が充電される。突入電流の終了後はC10が放電し、その間継続している3のH状態は終了している。このとき電流検出抵抗器R3を流れる電流は定常状態に近くなっており、トランジスタQ2はオフしている。すなわち、正常に負荷を起動することができる。システムが正常に起動したのち負荷電流が増大し、電流検出抵抗器R3の両端電圧電圧降下がトランジスタQ2のVBEを越えると瞬時にコンデンサC10が充電され、シュミットトリガバッファIC1の出力3がHとなる。すると4がLとなり5がHに転じてフォトカプラPC1の発光部がオフとなり、スイッチFETQ1がオフされて子局への給電が停止される。なお、この時に遅延リセットICIC2側2は影響を受けず、過電流検出系は接続された状態を維持する。スイッチFETQ1がオフしたことにより負荷に電流が流れなくなる。よって電流検出抵抗器R3の両端電圧がVBEより低くなるが、コンデンサC10の電荷は抵抗器R1、R2を経由してゆっくりとしか放電されないので、スイッチFETQ1のオフが維持される。その後、抵抗器R2の電位がシュミットトリガバッファIC1のしきい値より低下して3がLレベルになった瞬間、4がHとなりフォトカプラPC1がオンされ、スイッチFETQ1が再度オンする。その時に流れる電流がまだ大きければトランジスタQ2が再びオンして3はHとなり、スイッチFETQ1をオフさせる。6に示されるようにスイッチFETQ1がオンしている期間は短く、オフの期間は長く、発振が繰り返される。よってスイッチFETQ1を流れる電流値は時間積分すれば実質的に小さい値となり、スイッチFETQ1の破損の虞を小さくすることができる。次に、負荷が初めから短絡していた場合の動作について説明する。起動スイッチSWをオンする前の時点では上記と同様に、1、2、3はいずれもL、4はH、よって5はHでスイッチFETQ1はオフ状態で維持される。起動スイッチSWをオンしたタイミングで1がHに変化すると、4と1がHになるので5はLに転じスイッチFETQ1をオンさせる。このとき負荷が短絡しているので短絡電流が流れ、トランジスタQ2がオンして3はHになるが、遅延リセットICIC2がまだオンしていないので2はLレベルのままである。遅延時間後に遅延リセットICIC2がオンとなるが、その間短絡電流は流れ続けている。遅延リセットICIC2がオンした瞬間に、スイッチFETQ1をオフさせる。それ以降の動作は正常起動後に短絡が発生した場合と同じような動作で発振が繰り返される。すなわち負荷が短絡している状態から起動すると、遅延リセットICIC2に設定した遅延時間の間、短絡電流が流れ続けることになり、電源保護の観点からこれを解消する必要がある。以下ではこのような不具合を解消することの可能な実施の形態につき説明する。[第1の実施形態]図6は、第1の実施形態に係わる保護回路の一例を示すブロック図である。図6において図3、図4と共通する部分は同じ符号を付して示し、ここでは異なる部分についてのみ説明する。図6においては、図4の遅延リセットICIC2およびNAND回路IC3を省略し、起動スイッチSWをNAND回路IC4の一方の入力に接続する。また、抵抗器R1,R2の接続点をシュミット入力インバータIC6を介してNAND回路IC4の他方の入力に接続する。さらに第1の実施形態では、起動スイッチSWを、T型に接続される抵抗器9およびコンデンサC20からなる遅延回路を介してシュミット入力インバータIC5に接続し、そのロジックレベル8により第2のフォトカプラPC2の発光部をオンする。このフォトカプラPC2の受光部はトランジスタQ2とコンデンサC10との間に設けられ、8がLとなることでトランジスタQ2に電流を流すことができる。つまり8がLになっていなければトランジスタQ2に電流が流れない。放電用抵抗器R1とR2の抵抗値の比率は、トランジスタQ2がオンしたのちフォトカプラPC2がオンしたときにコンデンサC10に印加される電圧ほとんど電源電圧と等しいをR2/R1R1倍した値が、シュミット入力インバータIC6の入力電圧範囲の上限NAND回路IC3の電源電圧Vcを越えない程度で、かつ入力論理HighHと識別できるように設定する。第1の実施形態では、起動スイッチSWをオンした時に生じる突入電流がトランジスタQ2をオンさせる期間よりも長い時間に、遅延回路コンデンサC20、抵抗器R9の遅延時間を設定する。好ましくは突入電流の期間をカバーする最小限の遅延時間とする。図7に示すように、起動スイッチSWのオンしたのちシュミット入力インバータIC5にかかる電圧7の立ち上がりを遅くすることで5と8との間に遅延差Xを設ける。すなわち起動スイッチSWの状態を遅延回路で時間的になまらせて、これをシュミット入力インバータIC5で識別することにより、起動スイッチSWの変化に対して時間的に遅延した起動信号でフォトカプラPC2を駆動するようにする。図8は、図6に示す回路の動作を説明するためのタイミングチャートである。起動スイッチSWがオンされると1および5のロジックレベルは直ちに切り替わるが、8は遅延回路の作用により突入電流の期間だけ遅れて切り替わるHからLへ。図5のマスク期間に比べると図8の遅延時間は格段に短い。この遅延時間の期間に渡って過電流検出回路の作用がマスクされる。つまりトランジスタQ2がオンしてもフォトカプラPC2がオンされないので、コンデンサC10が充電されることも無い。つまり起動から突入電流の生じている期間に渡って3はLのままである。図9は実施形態に係る保護回路における動作特性の実験結果を示す波形図である。図9aは、負荷起動時の突入特性を示す。横軸のスケールは500μsec/divである。図9bは、負荷短絡時の起動特性を示す。横軸のスケールは10msec/divである。図9aによれば、1msec以内に突入電流の低下することがわかる。つまり実験に用いた負荷は起動時の突入電流が1msec以内に収束するという特性を持つ。このような負荷を強制的に短絡して起動すると、図9bに示すような波形が得られた。実験においては余裕を見てマスク期間を6msec程度に設定した。図9bの波形によれば、設定した6msecの間は短絡電流が継続して、その後、発振動作に移行していることがわかる。図4に示す既存の保護回路では、遅延リセットICICの遅延時間を、発振周期図9bでは15msec程度よりも長く、例えば20msec以上に設定する必要がある。負荷が短絡している状態で起動すると、この期間、短絡電流が流れ続ける。これに対し実施形態の保護回路では、短絡電流の流れる期間を1/4近くにまで短縮できる。コンデンサC10の充放電周期をチューニングすればその効果をさらに大きくできる。以上説明したように第1の実施形態では、突入電流の期間だけ遅延してフォトカプラPC2をオンすることで、その期間はトランジスタQ2がオンしても、コンデンサ10を充電しないようにしておくことができる。これにより過電流検出回路を突入電流の時間だけマスクすることができる。そもそも図4の構成においても、起動スイッチSWのオン時の突入電流が流れる時間だけマスクできれば良いにも拘わらず、遅延リセットICにより、過電流検出回路の充放電時間よりも長期間のマスク期間を設ける必要があった。これに対し第1の実施形態では、マスク期間を、突入電流の期間に相当するごく短時間数msecオーダに設定することが可能になる。つまり起動スイッチSWをオンしてからのマスク時間を数msecまで短縮できるようになる。マスク時間を短くすればするほど、起動時にスイッチFETQ1で生じる電力損失を低減でき、破壊に到るリスクを抑えることが可能になる。すなわち過電流検出回路の放電時定数コンデンサC10の放電時定数を長くしてもそれに影響されず、単に負荷の起動時の突入特性をマスクするだけで電源を保護することが可能になる。オン/オフのデューティ比については、オン期間は短いほど、オフ期間は長いほど効果的である。オフを長くしようとすればするほど既存の保護回路は不利になるが、第1の実施形態に係る保護回路は影響を受けることはない。このように第1の実施形態によれば、わずかな回路部品の変更のみで、起動スイッチSWをオンした直後のマスク時間を短くすることができるようになり、スイッチFETQ1破壊のリスクを飛躍的に軽減することが可能になる。これらのことから、負荷側の短絡へのリスクを軽減した保護回路、光通信システムおよび給電システムを提供することが可能になる。[第2の実施形態]図10は、第2の実施形態に係わる保護回路の一例を示すブロック図である。図10において図6と共通する部分には同じ符号を付して示し、ここでは異なる部分についてのみ説明する。第1の実施形態では遅延時間をRCによる遅延回路で決めるようにした。これに代えて図10に示すように起動スイッチSW1に対するサブ起動スイッチとしての起動スイッチSW2を設け、起動スイッチSW1のオン時点から既定の遅延期間だけ遅延してサブ起動スイッチSW2をオンして起動信号を出力するようにしても良い。つまり制御する側で遅延時間管理した起動信号を生成するようにしても同じ効果を得ることができる。[第3の実施形態]図11は、第2の実施形態に係わる保護回路の一例を示すブロック図である。図11において図6および図10と共通する部分には同じ符号を付して示し、ここでは異なる部分についてのみ説明する。第1および第2の実施形態では、電源供給する回路は正電圧でGNDは論理回路と共通電位になっているとした。これを一般的に拡張し、電源供給回路がフローティング状態であっても時に同様の効果を得ることができる。図11に置いて、論理回路で使用するための電圧を例えば抵抗器RdとツェナダイオードD1で作成し、論理回路をこのD1で発生した電圧と-側端子との間で動作させればよい。起動スイッチSWをフォトMOSスイッチのFETとして、制御信号は他の電位でフォトMOSの入力側を制御すれば、同じ効果が得られることは自明である。すなわち本発明は、電源供給する電圧がフローティング状態である構成においても容易に適用できる。なお本発明は上記実施の形態に限定されるものではない。例えば図2では商用電源10から中継機50および子局31~3nへの電源を取り込むようにした。これに代えて、親局20と中継機50とが比較的近ければロスも少ないことが見込まれるので、電源部80からの電力を給電部90に伝送するようにしても良い。このようにすれば電源も集中管理することができるようになるので、システム導入のための障壁が少なくなる。つまり子局に分配するための主電源は、基地局側に設けても良いし、中継機に設けても良い。また、電流検出抵抗器R3に代えてPositiveTemperatureCoefficientPTCサーミスタを用いることもできる。RTCサーミスタは正の温度係数を有する抵抗素子である。短絡時に流れる短絡電流でPTCサーミスタを自己発熱させ、増大した抵抗値により短絡電流のピークを抑えることが可能になる。また、フォトカプラPC2に代えて、フォトMOSFETMetalOxideSemiconductorFieldEffectTransistor:光MOSFETを用いても上記と同様の作用および効果を奏することは明らかである。さらには、メカニカルリレーリレー素子などの機械的スイッチを用いても良い。要するにトランジスタQ2とコンデンサC10とを、起動スイッチSWのオン時点から突入電流の期間だけ遅れて接続することが可能であれば、あらゆる部品を用いることができる。このほか、同軸ケーブルCに代えて、イーサネット登録商標ケーブルにより給電するようにしても良い。本発明のいくつかの実施形態を説明したが、これらの実施形態は例として提示するものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。"