"交流電源を直流出力に整流する整流部と、力率改善機能を有して前記交流電源の電圧を任意の電圧または電流に変換して出力する複数の回路ブロックと、前記回路ブロックの動作を制御する制御部とを備え、前記複数の回路ブロックの出力側を直列に接続して得られる一式の電力で、車両に搭載された動力用のバッテリを充電する充電装置であって、前記複数の回路ブロックの入力側を直列または並列のいずれかの接続に切り換える接続切換部を備え、前記交流電源の電圧が所定の電圧値未満のときは、前記複数の回路ブロックの入力側を並列に接続し、前記交流電源の電圧が所定の電圧値以上のときは、前記複数の回路ブロックの入力側を直列に接続することを特徴とする充電装置。前記接続切換部は、半導体のスイッチング素子によって構成されることを特徴とする請求項1記載の充電装置。前記整流部を構成するダイオード、および、前記接続切換部を構成するダイオードに並列にスイッチング素子を接続し、もしくは、前記ダイオードの代わりに等価的な並列ダイオードを有したスイッチング素子を使用し、前記ダイオードもしくは前記等価的なダイオードの順方向に電流が流れるタイミングに、前記スイッチング素子を導通にすることを特徴とする請求項1記載の充電装置。前記複数の回路ブロックの入力側を直列または並列のいずれかの接続に切り換える所定の電圧値は、入力側を並列から直列に切り換える第1の電圧値と、入力側を直列から並列に切り換える前記第1の電圧値より低い値の第2の電圧値からなることを特徴とする請求項1記載の充電装置。前記回路ブロックは、力率改善回路およびフォワード式のDC/DCコンバータ部、または、力率改善機能を有するフライバック式のDC/DCコンバータ部から構成されることを特徴とする請求項1記載の充電装置。前記それぞれの回路ブロックは、複数の力率改善機能を有して前記交流電源の電圧を任意の電圧または電流に変換して出力する回路ブロック部によって構成されることを特徴とする請求項1記載の充電装置。前記回路ブロックの入力側が並列に接続されるときに、それぞれの回路ブロックのスイッチング素子は、互いにずれた位相で動作し、前記回路ブロックの入力側が直列に接続されるときに、それぞれの回路ブロックのスイッチング素子は、同位相で動作することを特徴とする請求項1記載の充電装置。特許文献1,2でともに引用されている従来の技術には、交流電源を整流する回路構成において、交流電源電圧が100Vrmsのときに倍電圧整流を行い、交流電源電圧が200Vrmsのときに全波整流を行うものが記載されている。このような倍電圧整流回路を使用する構成では、交流の半サイクル分の電力をコンデンサに蓄えなければならず、大電力の機器には相応の容量を備えた大きなコンデンサが必要となるため、低コストで小型の機器には好ましくない。また、特許文献1,2に係る発明は、交流電源電圧によって入力回路を切り換える構成を備えているが、いずれも大電力を蓄えるバッテリを充電する充電装置に関するものではない。このため、高い力率を確保するための考慮がなく、当然のことながら力率改善回路がない。さらに、スイッチング素子や整流ダイオードに汎用的な定格電圧の低い素子を使用するため、出力を直列に接続する構成に関する発想もない。交流電源から大容量のバッテリを充電する充電装置では、高効率で充電を行うために、単純なAC/DCコンバータを使用せず、力率改善回路とDC/DCコンバータ回路とを組み合わせることが一般的である。特に、電気自動車用の大容量のバッテリを充電する充電装置においては、力率改善回路やDC/DCコンバータ回路に使用する部品として、車両の移動先で充電する際の交流電源の環境や蓄電量によって変動するバッテリ電圧に対応する特性を有しており、かつ条件の悪い交流電源電圧と出力電圧の組み合わせであっても、充分に対応可能な定格部品を選定する必要がある。この発明は、上記のような課題を解決するためになされたもので、簡易な構成で、大電力を蓄えるバッテリを高効率で充電することができる充電装置を得ることを目的とする。この発明に係る充電装置は、交流電源を直流出力に整流する整流部と、力率改善機能を有して交流電源の電圧を任意の電圧または電流に変換して出力する複数の回路ブロックと、回路ブロックの動作を制御する制御部とを備え、複数の回路ブロックの出力側を直列に接続して得られる一式の電力で、車両に搭載された動力用のバッテリを充電する充電装置であって、複数の回路ブロックの入力側を直列または並列のいずれかの接続に切り換える接続切換部を備え、交流電源の電圧が所定の電圧値未満のときは、複数の回路ブロックの入力側を並列に接続し、交流電源の電圧が所定の電圧値以上のときは、複数の回路ブロックの入力側を直列に接続する。この発明によれば、簡易な構成で、大電力を蓄えるバッテリを高効率で充電することができるという効果がある。以下、この発明をより詳細に説明するため、この発明を実施するための形態について、添付の図面に従って説明する。実施の形態1.図1は、この発明の実施の形態1に係る充電装置の構成を示す図である。図1に示す充電装置1は、交流電源2から電気自動車用のバッテリ3を充電する装置であり、電源整流部5、接続切換部6、PFC力率改善;PowerFactorCorrectionDC/DCコンバータ部7および制御部9を備える。電気自動車用のバッテリ3は、電気自動車の動力用モータなどの高電圧の負荷4と接続される。電源整流部5は、全波整流用に接続されたダイオード5-1~5-4を備えている。ダイオード5-1,5-2の各アノード端子は、低電位側出力となり、回路ブロック8-2のそれぞれのFET電界効果トランジスタのソース端子と接続し、スイッチSW2を介して回路ブロック8-1のそれぞれのFETのソース端子と接続している。また、ダイオード5-3,5-4の各カソード端子は、高電位側出力となり、回路ブロック8-1のコイルの一端FETと接続しない方の端子と接続し、スイッチSW1を介して回路ブロック8-2のコイルの一端と接続している。さらに、交流電源2の一方の出力端子がダイオード5-1,5-3の接続点と接続し、交流電源2の他方の出力端子がダイオード5-2,5-4の接続点に接続している。接続切換部6は、制御部9の接続切換信号に応じてオンオフするスイッチSW1,SW2およびダイオードD1を備える。スイッチSW1は、ダイオード5-3,5-4の各カソード端子と回路ブロック8-2のPFC部のコイルの一端との接続をオンオフする。また、スイッチSW2は、ダイオード5-1,5-2の各アノード端子と回路ブロック8-1のPFC部およびDC/DCコンバータ部のそれぞれのFETのソース端子との接続をオンオフする。ダイオードD1は、スイッチSW1と回路ブロック8-2のPFC部のコイルの一端との接続点にカソード端子が接続しており、スイッチSW2と回路ブロック8-1のPFC部およびDC/DCコンバータ部のそれぞれのFETのソース端子との接続点にアノード端子が接続している。PFCDC/DCコンバータ部7は、100Vrms系または200Vrms系などの各種の交流電源2を電源として、80Vdc程度から400Vdc程度に変動する電気自動車用動力用の直流電圧を生成する。図1の例では、PFCDC/DCコンバータ部7が2個の回路ブロック8-1,8-2から構成されており、回路ブロック8-1,8-2は、出力側がバッテリ3に対して直列に接続され、入力側がスイッチSW1,SW2のオンオフにより電源整流部5を介して交流電源2に対して並列接続と直列接続が切り換えられるように接続されている。つまり、スイッチSW1,SW2がともにオンされると、回路ブロック8-1,8-2の入力側が並列に接続され、スイッチSW1,SW2をともにオフすると、ダイオードD1を介して回路ブロック8-1,8-2の入力側が直列に接続される。なお、PFCDC/DCコンバータ部7は、3個以上の回路ブロックを使用して構成してもよい。また、回路ブロック8-1,8-2は、PFC力率改善部とDC/DCコンバータ部から構成される。PFC部は、コイル、FET、ダイオードおよびコンデンサから構成されており、制御部9の駆動信号に従ってFETがコイルに流れる電流を断続し、FETがオンの間にコイルとコアに蓄えた磁気エネルギを、FETをオフして吐き出す昇圧電源として機能する。当PFC部によって、交流の1サイクルの中で電源電圧が低下するタイミングであっても相応の電力を出力して力率を高くしている。DC/DCコンバータ部は、フォワード式のトランス、H形に接続された4個のFETからなるブリッジ部、4個の整流ダイオードからなる整流部、コイルおよび平滑コンデンサから構成される。ブリッジ部の各FETは、制御部9の駆動信号によってオンオフ動作して略矩形波を生成し、略矩形波をトランスの1次巻線に印加する。整流部は、4個の整流ダイオードから構成される全波整流回路であり、トランスの2次巻線に発生する略矩形波を整流する。整流部で整流された電流は、平滑用のコイルおよび平滑コンデンサによって平滑化され、直流電圧が出力される。制御部9は、PFC部のFETおよびDC/DCコンバータ部のブリッジ部のFETをオンオフさせる駆動信号を出力する。また、制御部9は、電源整流部5で全波整流された電源電圧を入力し、電源電圧に応じて接続切換部6のスイッチSW1,SW2をオンオフする接続切換信号を出力する。次に動作について説明する。制御部9は、電源整流部5を介して交流電源2の電源電圧を入力し、入力電圧値と所定の電圧値とを比較して、入力電圧値電源電圧値と同意が所定の電圧値以上であれば、接続切換部6に対してスイッチSW1,SW2がともにオフになる接続切換信号を出力する。接続切換部6は、この接続切換信号を入力すると、スイッチSW1,SW2をともにオフする。これにより、ダイオードD1に電流が流れることで、回路ブロック8-1,8-2の入力側は、ダイオードD1を介して直列に接続され、PFCDC/DCコンバータ部7から、バッテリ3の充電電力として一式の直流出力を得る。一方、入力電圧値電源電圧値と同意が所定の電圧値未満であれば、制御部9は、接続切換部6に対して、スイッチSW1,SW2がともにオンになる接続切換信号を出力する。接続切換部6は、この接続切換信号を入力すると、スイッチSW1,SW2をともにオンする。これにより、回路ブロック8-1,8-2の入力側が並列に接続されたPFCDC/DCコンバータ部7から、バッテリ3の充電電力として一式の直流出力を得る。なお、このときダイオードD1には逆方向に電圧が印加されて電流は流れない。ここで、上記所定の電圧値を例えば160Vrmsとすれば、電源電圧値が所定の電圧値以上の交流電源2は、200Vrms系の交流電源である。また、電源電圧値が所定の電圧値未満の交流電源2は、100Vrms系の交流電源となる。なお、実施の形態1に係る充電装置は、図2のように構成してもよい。図2は、実施の形態1に係る充電装置の別の構成例を示す図である。図2に示す充電装置1AのPFCDC/DCコンバータ部7Aは、図1と回路ブロックの構成が異なる。図2に示す回路ブロック8A-1,8A-2は、力率改善用のコイルを兼用する1次巻線と、交流電源2と車両の電源とを絶縁する2次巻線を備えたフライバック式のトランスを使用して構成される。回路ブロック8A-1,8A-2のFETは、上記トランスの1次巻線への通電電流を断続するスイッチング素子である。また、整流ダイオードは、トランスの2次巻線からの出力電流を整流する。平滑コンデンサは、整流ダイオードの出力電流を蓄えて平滑する。回路ブロック部8A-1,8A-2では、図2に示すようにそれぞれのトランスの2次巻線側出力側に備える平滑コンデンサが、バッテリ3に対して直列に接続される。回路ブロック8A-1のトランスの1次巻線の一方の端子FETと接続しない方の端子が、電源整流部5の一方の端子およびスイッチSW1の一方の端子と接続しており、当該トランスの1次巻線のもう一方の端子は、FETのドレイン端子と接続し、FETのソース端子がダイオードD1のアノード端子とスイッチSW2の一方の端子に接続する。また、回路ブロック8A-2のトランスの1次巻線の一方の端子FETと接続しない方の端子は、ダイオードD1のカソード端子とスイッチSW1のもう一方の端子に接続し、当該トランスの1次巻線のもう一方の端子はFETのドレイン端子と接続し、FETのソース端子がスイッチSW2のもう一方の端子と電源整流部5のもう一方の端子に接続する。制御部9は、交流電源2の電源電圧値が所定の電圧値以上であれば、接続切換部6のスイッチSW1,SW2がともにオフになるよう操作して、回路ブロック8A-1,8A-2の入力側をダイオードD1を介して直列に接続する。これにより、PFCDC/DCコンバータ部7Aから、バッテリ3の充電電力として一式の直流出力を得る。また、交流電源2の電源電圧値が所定の電圧値未満であれば、制御部9は、接続切換部6のスイッチSW1,SW2がともにオンになるよう操作して、回路ブロック8A-1,8A-2の入力側を並列に接続する。これにより、PFCDC/DCコンバータ部7Aからバッテリ3の充電電力として一式の直流出力を得る。この発明では、交流電源の電源電圧によって、使用するスイッチング素子や整流ダイオードに高電圧が印加されないように、PFC部およびフォワード式のトランスを用いたDC/DCコンバータ部あるいは、力率改善用のコイルを兼用するフライバック式のトランスを用いたDC/DCコンバータ部によって構成される回路ブロックを複数使用して、それぞれの回路ブロックのトランスの2次側の構成部材を直列に接続して一式の充電出力を得る。このように、2次側の構成部材を直列に接続することで、使用するスイッチング素子や整流ダイオードとして、汎用的な定格電圧の低い素子を使用することができる。さらに、複数の回路ブロックを使用することから、交流電源電圧が低電圧であれば、これらの回路ブロックを並列に接続し、交流電源電圧が高電圧の場合には、直列に接続する構成を実現することができる。交流電源電圧によって、複数の回路ブロックの入力側を並列あるいは直列に切り換えて接続することで、使用するトランスの巻数比とこのトランスの1次側に印加する矩形波状の電圧のDutyを好適な範囲に限定することができ、入力する交流電源電圧や出力するバッテリ3への充電電圧を様々な条件で効率を高く維持することが可能である。なお、効率を高く維持するためには、トランスの巻数比を、特定の電源電圧と出力電圧に対する巻数に設定して、トランスの1次側に印加する略矩形波を、電圧が印加されない期間の少ない波形広幅Dutyの矩形波にすることが望ましい。しかしながら、例えば上記回路ブロックを1個備えた構成では、100Vrmsの電源電圧から400Vdcのバッテリを充電するためには、約3倍400/100√2の昇圧を確保するトランスを使用する必要があり、当構成において、200Vrmsの電源電圧で80Vdcのバッテリを充電する場合、印加する矩形状波のDutyを約1/780/200×100√2/400にして対応せざるを得ない。このように、上記回路ブロックを1個だけ備えた構成では、必然的に、電圧が印加されない期間が拡大矩形波のDuty幅を狭小化するために、効率が悪化することは否めない。上述したように、全ての交流電源電圧範囲を1系統の回路構成によって対応する場合には、交流電源電圧によって、効率が高いときと、効率が低いときの差が顕在化しやすく、全ての電圧範囲において高い効率を確保することは困難であった。これに対して、この発明に係る充電装置では、高効率ながら対応電圧が狭い複数の回路ブロックの入力側を並列あるいは直列に切り換えて接続することにより、広範囲の交流電源電圧において高い効率を確保することができる。なお、図1および図2の構成において、2個の回路ブロックの入力側を直列に接続して動作させるときに、2個の回路ブロックの動作にアンバランスが生じて両者が異なる電力を出力することがないように、制御部9が、両者が出力するそれぞれの電圧を入力して、これら入力電圧回路ブロックの出力電圧と同意値に基づいて両者の出力が同等になるようにPFC部あるいはDC/DCコンバータ部のそれぞれのFETを制御してもよい。例えば、制御部9が、2個の回路ブロックのそれぞれのPFC部のコンデンサの電圧、あるいは、それぞれのDC/DCコンバータ部の平滑コンデンサの電圧をフィードバックして、PFC部あるいはDC/DCコンバータ部のそれぞれのFETを制御する。図1および図2の構成において、2個の回路ブロックの入力側を並列に接続して動作させるときに、各回路ブロックのそれぞれのFETを同時に動作させれば、配線に重畳するリプルの影響が大きくなるので、リプルを軽減してノイズを小さくするために、制御部9は、駆動信号の出力タイミングを制御することにより、それぞれの回路ブロックのFETの動作位相を互いにずらして動作させる。また、2個の回路ブロックの入力側を直列に接続して動作させるときは、各回路ブロックのそれぞれのFETも直列に接続されるため、それぞれのFETを同時に動作させなければ所望のDutyで電流を通電することができないので、制御部9は、駆動信号の出力タイミングを制御することにより、それぞれの回路ブロックのFETを同位相で動作させる。なお、上記説明では、1つの制御部9で全ての制御を行う構成を示したが、それぞれの回路ブロックごとに制御部を設け、それぞれの制御を分担してもよい。また、2個の回路ブロックの入力側の接続を切り換えるスイッチSW1,SW2は、例えばリレーの接点であり、交流電源電圧によってリレーの動作コイルへの電流を通電または停止することによって操作される。さらに、複数の回路ブロックの入力側の接続を切り換える電圧値を1点にすると、交流電源電圧が当該電圧値を挟んで上下に変動した場合に、直列接続と並列接続の切り換えを繰り返すハンチング動作が発生することがあるので、図1および図2の構成において、スイッチSW1,SW2をオンオフする上記所定の電圧値として、2個の回路ブロックの入力側を並列接続から直列接続に切り換える第1の電圧値と、直列接続から並列接続に切り換える第2の電圧値を設定し、第1の電圧値が第2の電圧値よりも高い値であるものとする。つまり、複数の回路ブロックの入力側の接続を切り換える電圧値にヒステリシスを設け、制御部9は、2個の回路ブロックの入力側が並列接続である場合に、交流電源電圧が第2の電圧値以上であっても第1の電圧値未満であればその接続を維持し、交流電源電圧が第1の電圧値以上になると、2個の回路ブロックの入力側を並列接続から直列接続に切り換えるように制御する。また、制御部9は、2個の回路ブロックの入力側が直列接続である場合に、交流電源電圧が第1の電圧値未満であっても第2の電圧値以上であれば、その接続を維持し、交流電源電圧が第2の電圧値未満になると、2個の回路ブロックの入力側を直列接続から並列接続に切り換えるように制御する。上記並列接続から直列接続への切り換える電圧値と、直列接続から並列接続への切り換える電圧値を別々に設定し、切り換える電圧値にヒステリシスを設けることで、ハンチング動作の発生が回避され、挙動の安定した充電装置を実現できる。なお、複数の回路ブロックの入力側を並列接続から直列接続に切り換える第1の交流電圧値は、例えば170Vrms、直列接続から並列接続に切り換える第2の交流電圧値は、例えば150Vrmsである。以上のように、この実施の形態1によれば、交流電源2を直流出力に整流する電源整流部5と、力率改善機能を有して交流電源の電圧を任意の電圧または電流に変換して出力する回路ブロック8-1,8-2と、回路ブロック8-1,8-2の動作を制御する制御部9とを備え、回路ブロック8-1,8-2の出力側を直列に接続して得られる一式の充電電力で、車両に搭載された動力用のバッテリ3を充電する充電装置1であって、回路ブロック8-1,8-2の入力側を直列または並列のいずれかの接続に切り換える接続切換部6を備え、接続切換部6を制御して、交流電源2の電圧が所定の電圧値未満のときに、回路ブロック8-1,8-2の入力側を並列に接続し、交流電源2の電圧が所定の電圧値以上のときは、回路ブロック8-1,8-2の入力側を直列に接続する。このように構成することで、広範囲の交流電源電圧に対して好適な巻数比のトランスや好適なインダクタンスのコイルを使用することができる。また、好適なDutyの矩形波をトランスに印加することができ、高効率の充電装置を構成することができる。また、この実施の形態1によれば、回路ブロックを、PFC部力率改善回路およびフォワード式のDC/DCコンバータ部で構成するか、もしくは、フライバック式のDC/DCコンバータ部で構成する。例えば、効率を重視する回路構成とする場合、PFC部およびフォワード式のDC/DCコンバータ部で回路ブロックを構成し、サイズとコストを重視する場合は、フライバック式のDC/DCコンバータ部で回路ブロックを構成することで、目的に応じた好適な仕様の充電装置を実現できる。さらに、この実施の形態1によれば、所定の電圧値が、回路ブロック8-1,8-2の入力側を直列に切り換える第1の電圧値と、第1の電圧値より低い値であって、回路ブロック8-1,8-2の入力側を並列に切り換える第2の電圧値からなり、制御部9が、回路ブロック8-1,8-2の入力側が並列接続である場合に、交流電源2の電圧が第2の電圧値以上であっても第1の電圧値未満であればその接続を維持し、交流電源2の電圧が第1の電圧値以上になると、回路ブロック8-1,8-2の入力側を並列接続から直列接続に切り換えるように制御し、回路ブロック8-1,8-2の入力側が直列接続である場合に、交流電源2の電圧が第1の電圧値未満であっても第2の電圧値以上であればその接続を維持し、交流電源2の電圧が第2の電圧値未満になると、回路ブロック8-1,8-2の入力側を直列接続から並列接続に切り換えるように制御する。このようにすることで、直列接続と並列接続の切り換えを繰り返すハンチング動作の発生が回避され、挙動の安定した充電装置を実現できる。さらに、この実施の形態1によれば、制御部9が、回路ブロック8-1,8-2の入力側が並列接続である場合に、それぞれの回路ブロック8-1,8-2の動作位相を互いにずらして動作させ、回路ブロック8-1,8-2の入力側が直列接続である場合は、それぞれの回路ブロック8-1,8-2を同位相で動作させる。このようにすることで、回路ブロック8-1,8-2の入力側を並列に接続したときは、回路ブロック8-1,8-2の動作位相を互いにずらして動作させることで、配線に重畳するリプルが軽減され、ノイズを低減でき、また、回路ブロック8-1,8-2の入力側を直列に接続したときは、所望のDutyで動作させることができる充電装置を実現できる。実施の形態2.図3は、この発明の実施の形態2に係る充電装置の構成を示す図である。図3に示す充電装置1Bは、上記実施の形態1の図2の構成における接続切換部6のスイッチSW1をスイッチング素子FET1とし、スイッチSW2をスイッチング素子FET2とした接続切換部6Aで代替している。なお、図3において、図2と同一の構成要素には同一符号を付して説明を省略する。制御部9は、電源整流部5を介して交流電源2の電源電圧を入力し、入力電圧値と所定の電圧値とを比較して、入力電圧値電源電圧値と同意が所定の電圧値以上であれば例えば、交流電源2が200Vrms系の交流電源である場合、接続切換部6Aに対してFET1,FET2がともにオフになる接続切換信号を出力する。接続切換部6Aは、この接続切換信号を入力すると、FET1,FET2をともにオフする。これにより、ダイオードD1に電流が流れることで、回路ブロック8A-1,8A-2の入力側は、ダイオードD1を介して直列に接続されて、PFCDC/DCコンバータ部7Aからバッテリ3の充電電力として一式の直流出力を得る。一方、入力電圧値電源電圧値と同意が所定の電圧値未満であれば例えば、交流電源2が100Vrms系の交流電源である場合、制御部9は、接続切換部6Aに対してFET1,FET2がともにオンになる接続切換信号を出力する。接続切換部6Aは、この接続切換信号を入力すると、FET1,FET2をともにオンする。これにより、回路ブロック8A-1,8A-2の入力側が並列に接続されたPFCDC/DCコンバータ部7Aからバッテリ3の充電電力として一式の直流出力を得る。なお、このときダイオードD1には逆方向に電圧が印加されて電流は流れない。なお、図3の構成において、2個の回路ブロックの入力側を直列に接続して動作させるときに、2個の回路ブロックの動作にアンバランスが生じて両者が異なる電力を出力することがないように、制御部9が、両者が出力するそれぞれの電圧を入力して、これら入力電圧値に基づいて両者の出力が同等になるようにDC/DCコンバータ部のFETを制御してもよい。例えば、制御部9が、2個の回路ブロックのそれぞれのDC/DCコンバータ部の平滑コンデンサの電圧それぞれの出力電圧をフィードバックしてDC/DCコンバータ部のそれぞれのFETを制御することで、両者の出力電圧を同等にする。図3の構成において、2個の回路ブロックの入力側を並列に接続して動作させるときに、各回路ブロックのそれぞれのFETを同時に動作させれば、配線に重畳するリプルの影響が大きくなるので、リプルを軽減してノイズを小さくするために、制御部9は、駆動信号の出力タイミングを制御することにより、それぞれの回路ブロックのFETの動作位相を互いにずらして動作させる。また、2個の回路ブロックの入力側を直列に接続して動作させるときは、各回路ブロックのそれぞれのFETも直列に接続されるため、それぞれのFETを同時に動作させなければ所望のDutyで電流を通電することができないので、制御部9は、駆動信号の出力タイミングを制御することにより、それぞれの回路ブロックのFETを同位相で動作させる。また、上記説明では、1つの制御部9で全ての制御を行う構成を示したが、それぞれの回路ブロックごとに制御部を設け、それぞれの制御を分担してもよい。さらに、図3の構成において、上記実施の形態1と同様に、制御部9によって接続切換部6AのFET1,FET2をオンオフする上記所定の電圧値として、2個の回路ブロックの入力側を並列接続から直列接続に切り換える第1の電圧値と、直列接続から並列接続に切り換える第2の電圧値を設定して、両者の関係を第1の電圧値>第2の電圧値としてもよい。例えば、第1の交流電圧値を170Vrmsとし、第2の交流電圧値を150Vrmsとする。このようにすることで、ハンチング動作の発生が回避され、挙動の安定した充電装置を実現できる。上記説明では、スイッチSW1,SW2をFET1,FET2に代替した構成を示したが、FET以外にIGBTInsulatedGateBipolarTransistorやトランジスタによって代替してもよい。図4は、実施の形態2に係る制御部9内の接続切り換え用FET駆動回路の構成例を示す図である。接続切換部による回路ブロックの接続切り換えは、PFCやDC/DCコンバータ用FETのように高速で行う必要がないので、図4に示すように1次巻線と2次巻線が絶縁されたパルストランスを使用して生成される接続切り換え信号を使用する。当構成において、接続切換部のFET1,FET2をオンするときは、当パルストランスの1次側に矩形波を入力して、このパルストランスの2次側に発生する矩形波をダイオードによって整流して生成される電圧を、接続切換部のFET1,FET2のゲート端子に印加する。当然のことながら、当パルストランスの1次側への矩形波印加を停止すれば、接続切換部のFET1,FET2のゲート端子電圧が低下して接続切換部のFET1,FET2はオフする。上記のように、パルストランスを使用することで、動作電位が異なる接続切換部のFET1,FET2のオンオフを制御部9によって操作することができ、回路ブロック8A-1,8A-2の入力側を直列接続または並列接続に任意に切り換えることができる。以上のように、この実施の形態2によれば、接続切換部6Aが、FETなどの半導体のスイッチング素子により、回路ブロック8A-1,8A-2の入力側を直列または並列のいずれかの接続に切り換えるので、接点の寿命が課題となるリレー等の機械的なスイッチと比べて、長寿命で信頼性の高い充電装置を実現できる。また、上記実施の形態1と同様に、広範囲の交流電源電圧に対して好適な巻数比のトランスや好適なインダクタンスのコイルを使用することができる。また、好適なDutyの矩形波をトランスに印加することができ、高効率の充電装置を構成することができる。実施の形態3.図5は、この発明の実施の形態3に係る充電装置の構成を示す図である。図5に示す充電装置1Cは、上記実施の形態1の図2の構成における接続切換部6のスイッチSW1をスイッチング素子FET1とし、スイッチSW2をスイッチング素子FET2とし、ダイオードD1をスイッチング素子FET3とした接続切換部6Bで代替している。なお、図5において図2と同一の構成要素には同一符号を付して説明を省略する。制御部9は、電源整流部5を介して交流電源2の電源電圧を入力し、入力電圧値と所定の電圧値とを比較して、入力電圧値電源電圧値と同意が所定の電圧値以上であれば例えば、交流電源2が200Vrms系の交流電源である場合、接続切換部6Bに対してFET1,FET2をともにオフし、FET3をオンする接続切換信号を出力する。接続切換部6Bは、この接続切換信号が入力されると、FET1,FET2をともにオフし、FET3をオンする。これにより、回路ブロック8A-1,8A-2の入力側は、FET3を介して直列に接続され、FET3に電流を流すことで、PFCDC/DCコンバータ部7Aからバッテリ3の充電電力として一式の直流出力を得る。一方、入力電圧値電源電圧値と同意が所定の電圧値未満であれば例えば、交流電源2が100Vrms系の交流電源である場合、制御部9は、接続切換部6Bに対してFET1,FET2をともにオンし、FET3をオフする接続切換信号を出力する。接続切換部6Bは、この接続切換信号が入力されると、FET1,FET2をともにオンし、FET3をオフする。これにより、回路ブロック8A-1,8A-2の入力側が並列に接続されたPFCDC/DCコンバータ部7Aからバッテリ3の充電電力として一式の直流出力を得る。また、実施の形態3に係る充電装置は、図6のように構成してもよい。図6は、実施の形態3に係る充電装置の別の構成例を示す図である。図6に示す充電装置1Cの電源整流部5Aでは、図5に示した電源整流部5のダイオード5-1~5-4をFET13-1~13-4で代替している。なお、制御部9の位相入力部は、電源整流部5Aのスイッチング素子のオンオフ動作を制御する部分であって、抵抗R1,R2を介して交流電源2の双方の電圧をそれぞれ入力し、抵抗R1,R2を介して入力された交流電源電圧と比較電源10cの比較用直流電圧とをそれぞれ比較する比較器10a,10bから構成される。FET13-3,13-4を駆動するドライバとして、パルストランス14a,14bを設けている。パルストランス14a,14bは、比較器10a,10bの出力に応じた駆動信号をFET13-3,13-4のゲート端子に出力してオンオフ動作させる。比較器10aは、抵抗R1を介して入力された交流電源電圧と比較電源10cの比較用直流電圧との大小比較によって高レベルあるいは低レベルの電圧を出力し、比較器10bは、抵抗R2を介して入力された交流電源電圧と比較用直流電圧との大小比較によって高レベルあるいは低レベルの電圧を出力する。例えば、交流電源2の抵抗R1側の交流電源電圧が比較用直流電圧以上になり、FET13-2のダイオードの順方向に電流が流れるときに、比較器10aの出力が高レベルになってFET13-2をオンする。また、交流電源2の抵抗R2側の交流電源電圧が比較用直流電圧以上になり、FET13-1のダイオードの順方向に電流が流れるときに、比較器10bの出力が高レベルになって、FET13-1をオンする。これにより、低電位側出力から交流電源2に電流を流す低電位側のダイオードダイオード5-1、5-2に相当を、交流電源2の交流電源電圧の位相に同期して短絡することができ、損失の少ない同期整流を行うことができる。以上のように、制御部9は、交流電源2の交流電源電圧の位相に同期して、FET13-1,13-2のオンオフ動作を制御同期整流することで、電源整流部5Aの低電位側のダイオード5-1,5-2で生じていた順方向の電圧降下による損失を低減できる。また、パルストランス14a,14bは、比較器10a,10bの出力に対応した制御信号をFET13-3,13-4のゲート端子に出力してオンオフさせる。つまり、交流電源2の抵抗R1側の交流電源電圧が比較用直流電圧以上になり、FET13-3のダイオードの順方向に電流が流れるときに、比較器10aの出力が高レベルになり、これに応じてパルストランス14aの2次側の電圧が上昇して、FET13-3をオンする。また、交流電源2の抵抗R2側の交流電源電圧が比較用直流電圧以上になり、FET13-4のダイオードの順方向に電流が流れるときに、比較器10bの出力が高レベルになり、これに応じてパルストランス14bの2次側の電圧が上昇して、FET13-4をオンする。このように構成することで、高電位側のダイオードダイオード5-3,5-4に相当で生じる順方向の電圧降下による損失をさらに低減できる。なお、ダイオードを並列に接続したFET13-1~13-4のように、ダイオード機能付きまたは寄生ダイオードがあるFETを使用してもよく、あるいは、還流ダイオードを設けたIGBTを使用しても、同様の効果が得られる。また、高電位側のFET13-3,13-4またはIGBTの駆動は、パルストランス以外にレベルシフト回路あるいは他の構成の絶縁ドライバ回路を使用することも可能である。なお、図6は、制御部9の中の位相入力部として比較器10a,10bを利用した回路構成を示したが、他の回路構成や、CPUを用いたデジタル回路で構成してもよい。例えば、CPUが、A/Dコンバータを介して交流電源2の交流電源電圧を取り入れ、交流電源2の位相に同期した適切なタイミングでFET13-1~13-4などのスイッチング素子のオンオフ動作を制御することもできる。つまり、制御部9が、ダイオード機能またはダイオードの順方向に電流が流れるときにスイッチング素子をオン導通する構成にして、電源整流部や接続切換部を、入力される交流電源に同期して動作させる交流電源に同期して整流を行う。位相入力部の比較器10a,10bあるいはCPUを使用する制御部9の回路構成は、交流電源2の交流電源電圧を整流した直流電源の低電位側出力を共通電位として利用できる。このため、簡素な回路で、上記回路ブロック部のスイッチング素子や同期整流用のスイッチング素子のオンオフ動作を制御することができる。上記において、電源整流部のダイオードをダイオード機能付きのスイッチング素子または寄生ダイオードがあるスイッチング素子もしくはダイオードを並列に接続したスイッチング素子で代替する構成を示したが、接続切換部のダイオードD1を同様な素子で代替する構成にしてもよい。以上のように、電源整流部や接続切換部におけるダイオードの順方向電圧降下例えば、0.7~1V程度を並列に接続したスイッチング素子で短絡することで、ダイオードによる電力損失を軽減することができ、高効率の充電装置を構成することができる。例えば、通電電流が10Aならば、順方向電圧降下が1Vのダイオードを電源整流部や接続切換部に使用すれば、電源整流部や接続切換部における電力損失は10Wとなるが、導通時の抵抗が10mΩのスイッチング素子を使用すれば、同1Wに低減できる。なお、図5および図6の構成において、2個の回路ブロックの入力側を直列に接続して動作させるときに、2個の回路ブロックの動作にアンバランスが生じて両者が異なる電力を出力することがないように、制御部9が、両者が出力するそれぞれの電圧を入力して、これら入力電圧値に基づいて両者の出力が同等になるようにDC/DCコンバータ部のFETを制御してもよい。例えば、制御部9が、2個の回路ブロックのそれぞれのDC/DCコンバータ部の平滑コンデンサの電圧それぞれの出力電圧をフィードバックしてDC/DCコンバータ部のそれぞれのFETを制御することで、両者の出力電圧を同等にする。図5および図6の構成において、2個の回路ブロックの入力側を並列に接続して動作させるときに、各回路ブロックのそれぞれのFETを同時に動作させれば、配線に重畳するリプルの影響が大きくなるので、リプルを軽減してノイズを小さくするために、制御部9は、駆動信号の出力タイミングを制御することにより、それぞれの回路ブロックのFETの動作位相を互いにずらして動作させる。また、2個の回路ブロックの入力側を直列に接続して動作させるときは、各回路ブロックのそれぞれのFETも直列に接続されるため、それぞれのFETを同時に動作させなければ所望のDutyで電流を通電することができないので、制御部9は、駆動信号の出力タイミングを制御することにより、それぞれの回路ブロックのFETを同位相で動作させる。なお、上記説明では、1つの制御部9で全ての制御を行う構成を示したが、それぞれの回路ブロックごとに制御部を設け、それぞれの制御を分担してもよい。さらに、図5および図6の構成において、上記実施の形態1と同様に、制御部9によって接続切換部6BのFET1,FET2,FET3をオンオフする上記所定の電圧値として、2個の回路ブロックの入力側を並列接続から直列接続に切り換える第1の電圧値と、直列接続から並列接続に切り換える第2の電圧値を設定して、両者の関係を第1の電圧値>第2の電圧値としてもよい。例えば、第1の交流電圧値を170Vrmsとし、第2の交流電圧値を150Vrmsとする。このようにすることで、ハンチング動作の発生が回避され、挙動の安定した充電装置を実現できる。さらに、上記実施の形態2と同様に、FET1,FET2,FET3を、FET以外にIGBTやトランジスタで代替してもよい。また、上記実施の形態2と同様に、接続切換部のFET1,FET2およびFET3のゲート端子に印加する駆動信号を、制御部9内のパルストランスの1次側に矩形波を入力し、このトランスの2次側に発生した矩形波を整流することで生成してもよい。なお、FET3のゲート端子に印加する駆動信号は、FET1,FET2の駆動信号を反転させた信号である。上記構成によって、接点の寿命があるリレーに代替して、半導体のスイッチを使用することで、長寿命で信頼性の高い充電装置を構成することができる。以上のように、この実施の形態3によれば、電源整流部5A、および、接続切換部6Bを構成するダイオードを、ダイオード機能付きのスイッチング素子や、寄生ダイオードを有するスイッチング素子、またはダイオードを並列に接続したスイッチング素子を用いて構成し、制御部9が、ダイオードまたはダイオードに相当する部分に順方向電流が流れるタイミングに、スイッチング素子を導通にすることでダイオードの順方向電圧降下をスイッチング素子で短絡することとなり、当該ダイオードによる電力損失を軽減することができ、高効率の充電装置を実現できる。また、上記実施の形態1と同様に、広範囲の交流電源電圧に対して好適な巻数比のトランスや好適なインダクタンスのコイルを使用することができる。また、好適なDutyの矩形波をトランスに印加することができ、高効率の充電装置を構成することができる。実施の形態4.図7は、この発明の実施の形態4に係る充電装置の構成を示す図である。図7に示す充電装置1DのPFCDC/DCコンバータ部7Bは、回路ブロック8B-1,8B-2から構成される。また、回路ブロック8B-1,8B-2の各々は、回路ブロック部8B-1-1~8B-1-N、回路ブロック部8B-2-1~8B-2-NNは、2以上の任意の整数から構成される。また、回路ブロック部8B-1-1~8B-1-N、回路ブロック部8B-2-1~8B-2-Nは、上記実施の形態1の図1で示したPFC部およびフォワード式のDC/DCコンバータ部からなる回路ブロックの出力用平滑コンデンサ、または、図2で示した力率改善用のコイルを兼用するフライバック式のトランスを用いたDC/DCコンバータ部からなる回路ブロックの出力用平滑コンデンサを共用しながら、定格電力が低い素子を使用した小容量の回路でそれぞれ構成したものである。なお、図1の回路ブロックの構成および、図2の回路ブロックの構成は、図7の構成において、N=1とした場合である。制御部9は、駆動信号を各回路ブロック部のそれぞれのFETに駆動信号を出力してオンオフ動作を制御することで、各回路ブロック部における出力電圧を制御する。このとき、回路ブロック部8B-1-1~8B-1-Nと、回路ブロック8B-2-1~8B-2-NのFETを、位相をずらして動作させることにより、PFCDC/DCコンバータ部7Bの入力および出力に重畳するリプルを軽減することができる。これによって、配線に重畳されるリプルが少なく、ノイズの小さな充電装置を実現することができる。また、平滑コンデンサに入出力するリプル電流を軽減できることから、リプル電流による平滑コンデンサの発熱が軽減され、平滑コンデンサの劣化を抑制できる。図7の構成において、回路ブロック部8B-1-1~8B-1-Nと、回路ブロック部8B-2-1~8B-2-Nの入力側を並列に接続して動作させるときに、配線に重畳するリプルをさらに軽減してノイズを小さくするために、制御部9は、駆動信号の出力タイミングを制御して、回路ブロック部8B-1-1~8B-1-Nと、回路ブロック部8B-2-1~8B-2-Nとを構成する個々のFETの動作位相を互いにずらして動作させる。また、回路ブロック部8B-1-1~8B-1-Nと、回路ブロック部8B-2-1~8B-2-Nの入力側を直列に接続して動作させるときは、各回路ブロック部を構成するそれぞれのFETも直列に接続されるため、直列に接続される個々のFETを同時に動作させなければ所望のDutyで電流を通電することができないので、制御部9は、駆動信号の出力タイミングを制御して回路ブロック部8B-1-1~8B-1-Nと、回路ブロック部8B-2-1~8B-2-Nの直列に接続される個々のFETを同位相で動作させる。このとき、各回路ブロック部を構成する個々のFETの動作位相を互いにずらして動作させれば、上記の並列接続構成と同様に配線に重畳するリプルを軽減してノイズを小さくすることができる。以上のように、この実施の形態4によれば、力率改善機能を有して交流電源の電圧を任意の電圧または電流に変換して出力する複数の回路ブロック部8B-1-1~8B-1-Nと、回路ブロック部8B-2-1~8B-2-NNは2以上の任意の整数を備え、それぞれの回路ブロック8B-1,8B-2は、複数の回路ブロック部8B-1-1~8B-1-Nと、回路ブロック部8B-2-1~8B-2-Nによって構成されながらも、一部の構成を互いに共用して構成される。このようにすることで、使用する素子の数量の増加を抑制しながら、個々の回路ブロックに使用する素子に、さらに定格電力が低い素子を使用することができる。なお、本発明はその発明の範囲内において、各実施の形態の自由な組み合わせ、あるいは各実施の形態の任意の構成要素の変形、もしくは各実施の形態において任意の構成要素の省略が可能である。"