"複数の誘電体層と複数の電極層との積層体である積層帯域通過フィルタにおいて、前記電極層のいずれかに形成した接地電極と、前記電極層のいずれかに形成したキャパシタ電極と、前記電極層のいずれかに形成した線路電極および前記誘電体層に形成したビア電極からなるインダクタ電極と、を備え、前記インダクタ電極の一端は前記キャパシタ電極と接続され、当該インダクタ電極の他端は前記接地電極と接続され、前記インダクタ電極で構成されるインダクタと前記キャパシタ電極と前記接地電極が対向して構成される容量とでLC並列共振器が構成され、前記LC並列共振器は前記積層体内で3つ以上形成されるとともに、隣接するLC並列共振器同士で結合し、前記複数のLC並列共振器のうち入力側のLC並列共振器が接続される入力電極と、出力側のLC並列共振器が接続される出力電極とを備え、前記複数のLC並列共振器のインダクタ電極は、当該インダクタ電極の一方の端部と前記キャパシタ電極との接続点を始点とし、当該インダクタ電極の他方の端部と前記接地電極との接続点を終点とするループをそれぞれ形成し、前記複数のLC並列共振器のインダクタ電極の線路電極は前記誘電体の積層方向に対して垂直方向に配列され、前記複数の線路電極の配列方向に見たとき、互いに結合する複数の前記LC並列共振器のインダクタ電極によって囲まれる領域が少なくとも一部が重なっていて、前記複数のLC並列共振器のインダクタ電極の他端が接続される接地電極は、前記一つの誘電体層の表面を覆う領域で形成されるとともに、前記積層方向に見たとき、前記複数のLC並列共振器のキャパシタ電極およびインダクタ電極が前記接地電極の形成領域内にあることを特徴とする積層帯域通過フィルタ。前記複数のLC並列共振器のインダクタ電極に対して絶縁状態で横断する横断電極が設けられ、前記横断電極は前記LC並列共振器の接地側となる接地電極に導通する、請求項1に記載の積層帯域通過フィルタ。前記複数のLC並列共振器のインダクタ電極に対して絶縁状態で横断する横断電極が設けられ、前記横断電極の一端は前記入力側のLC並列共振器のキャパシタ電極と積層方向に対向して容量を構成し、前記横断電極の他端は前記出力側のLC並列共振器のキャパシタ電極と積層方向に対向して容量を構成する、請求項1に記載の積層帯域通過フィルタ。積層した誘電体層の側面に側面電極を備え、前記LC並列共振器の接地側となる接地電極は少なくとも1本の接続電極を経由して前記側面電極に導通する、請求項1~3のうちいずれか1項に記載の積層帯域通過フィルタ。前記接地電極は、前記複数のLC並列共振器のうち所定のLC並列共振器同士の接地間で電気的高周波的に分離された複数の接地電極からなる、請求項4に記載の積層帯域通過フィルタ。前記入力電極と前記出力電極とを構成する入出力電極形成層を、前記キャパシタ電極または前記線路電極の少なくとも一方の電極を含む電極層とは別に設けるとともに、前記入力電極および前記出力電極がそれぞれ導通する入力端子および出力端子を前記積層体の側面に設けた、請求項5に記載の積層帯域通過フィルタ。前記入出力電極形成層は、前記線路電極を形成した電極層と前記キャパシタ電極を形成した電極層との間に配置されている、請求項6に記載の積層帯域通過フィルタ。前記複数のLC並列共振器のキャパシタ電極は当該複数のキャパシタ電極の配置範囲に広がる共通の接地電極との間にそれぞれ容量を構成する電極であり、当該キャパシタ電極は同一の電極層で形成されている、請求項1~7のうちいずれか1項に記載の積層帯域通過フィルタ。前記線路電極は同一の電極層に形成されたものである、請求項1~8のうちいずれか1項に記載の積層帯域通過フィルタ。前記キャパシタ電極および前記線路電極のそれぞれは、それら複数のキャパシタ電極および前記線路電極が分布する範囲の中心を通り、且つ、前記線路電極に平行な仮想中心線に対して線対称に配置されている、請求項9に記載の積層帯域通過フィルタ。隣接する少なくとも2つの前記線路電極の幅が互いに異なる、請求項9または10に記載の積層帯域通過フィルタ。隣接する前記線路電極の幅方向の間隔が非等間隔である、請求項9~11のうちいずれか1項に記載の積層帯域通過フィルタ。前記線路電極にはそれぞれ2つのビア電極が接続されるとともに、当該2つのビア電極の接続点間距離は、少なくとも2つの前記線路電極同士で異なる、請求項1~12に記載の積層帯域通過フィルタ。前記複数の電極層のうち所定の電極層に、前記入力電極と前記出力電極との間を容量で接続するためのキャパシタ電極を設けた、請求項1~13のういちいずれか1項に記載の積層帯域通過フィルタ。複数の前記線路電極のうち少なくとも1つがミアンダ形状またはコ字形状である請求項1~14のうちいずれか1項に記載の積層帯域通過フィルタ。前記入力側のLC並列共振器のキャパシタ電極と前記出力側のLC並列共振器のキャパシタ電極とで挟まれる領域以外の領域に他のキャパシタ電極を形成した請求項1~15のうちいずれか1項に記載の積層帯域通過フィルタ。前記入力側および出力側のLC並列共振器のキャパシタ電極と、当該キャパシタ電極以外のキャパシタ電極とがそれぞれ異なる電極層に配置されている請求項1~16のうちいずれか1項に記載の積層帯域通過フィルタ。前記線路電極を含む電極層に積層されている前記誘電体層の比誘電率は6以上80以下の範囲内にあり、前記キャパシタ電極を含む電極層が積層されている前記誘電体層の比誘電率は20以上である、請求項1~17のうちいずれか1項に記載の積層帯域通過フィルタ。前記誘電体層は、低温焼結セラミックである、請求項1~18のうちいずれか1項に記載の積層帯域通過フィルタ。特許文献1の積層帯域通過フィルタでは、各LC並列共振器が有するコイルが2層のコイルパターンで形成されているので、各LC並列共振器間の磁気的な結合が大きくなるという問題がある。また、2層のコイルパターンでコイルを形成しているので、コイルのQ値の劣化により、積層帯域通過フィルタの挿入損失が大きくなるという問題がある。上記問題を解決するために、各LC並列共振器間の距離を十分空ける必要があるが、そのため積層帯域通過フィルタの厚み寸法が大きくなってしまうという問題がある。特許文献2の積層帯域通過フィルタは、コンデンサの自己共振を利用するものであり、キャパシタ電極のキャパシタンス成分と、そのキャパシタ電極がそれぞれ有するインダクタンス成分とでLC共振器を構成している。そのため、所望のインダクタンスを持つ共振器を構成できず、低損失な帯域通過フィルタの特性が得られない。特許文献3,4の積層帯域通過フィルタでは、小型且つ低損失な帯域通過フィルタを得ることができるが、通過帯域からその帯域外への急峻な減衰量特性を得るために共振器を多段化しようとすると、2段のフィルタを積層方向に積み上げてストリップラインを厚み方向で結合させることになり、多段のフィルタを構成する場合に厚み寸法が大きくなるという問題が生じる。また、このような従来の積層帯域通過フィルタでは、積層体内にキャパシタ電極およびインダクタ電極によるLC並列共振器を配置するとともに、隣接するインダクタ電極間を誘導結合させた場合に通過帯域での通過特性にリップル偏差が生じるという問題があった。そこで、この発明の目的は、上述の問題を解消して、小型低損失で且つ通過帯域から通過帯域外への減衰が急峻であり、帯域内でのリップルの少ない積層帯域通過フィルタを提供することにある。1複数の誘電体層と複数の電極層との積層体である積層帯域通過フィルタにおいて、前記電極層のいずれかに形成した接地電極と、前記電極層のいずれかに形成したキャパシタ電極と、前記電極層のいずれかに形成した線路電極および前記誘電体層に形成したビア電極からなるインダクタ電極と、を備え、前記インダクタ電極の一端は前記キャパシタ電極と接続され、当該インダクタ電極の他端は前記接地電極と接続され、前記インダクタ電極で構成されるインダクタと前記キャパシタ電極と前記接地電極が対向して構成される容量とでLC並列共振器が構成され、前記LC並列共振器は前記積層体内で3つ以上形成されるとともに、隣接するLC並列共振器同士で結合し、前記複数のLC並列共振器のうち入力側のLC並列共振器が接続される入力電極と、出力側のLC並列共振器が接続される出力電極とを備え、前記複数のLC並列共振器のインダクタ電極は、当該インダクタ電極の一方の端部と前記キャパシタ電極との接続点を始点とし、当該インダクタ電極の他方の端部と前記接地電極との接続点を終点とするループをそれぞれ形成し、前記複数のLC並列共振器のインダクタ電極の線路電極は前記誘電体の積層方向に対して垂直方向に配列され、前記複数の線路電極の配列方向に見たとき、互いに結合する複数の前記LC並列共振器のインダクタ電極によって囲まれる領域が少なくとも一部が重なっていて、前記複数のLC並列共振器のインダクタ電極の他端が接続される接地電極は、前記一つの誘電体層の表面を覆う領域で形成されるとともに、前記積層方向に見たとき、前記複数のLC並列共振器のキャパシタ電極およびインダクタ電極が前記接地電極の形成領域内にあるように構成する。2前記複数のLC並列共振器のインダクタ電極に対して絶縁状態で横断する横断電極が設けられ、前記横断電極は前記LC並列共振器の接地側となる接地電極に導通するように構成する。3前記複数のLC並列共振器のインダクタ電極に対して絶縁状態で横断する横断電極が設けられ、前記横断電極の一端は前記入力側のLC並列共振器のキャパシタ電極と積層方向に対向して容量を構成し、前記横断電極の他端は前記出力側のLC並列共振器のキャパシタ電極と積層方向に対向して容量を構成するものとする。4積層した誘電体層の側面に側面電極通常は接地電位の電極を備え、前記LC並列共振器の接地側となる接地電極は少なくとも1本の接続電極を経由して前記側面電極に導通する。5前記接地電極は、前記複数のLC並列共振器のうち所定のLC並列共振器同士の接地間で電気的高周波的に分離された複数の接地電極で構成する。6前記入力電極と前記出力電極とを構成する入出力電極形成層を、前記キャパシタ電極または前記線路電極の少なくとも一方の電極を含む電極層とは別に設けるとともに、前記入力電極および前記出力電極がそれぞれ導通する入力端子および出力端子を前記積層体の側面に設ける。7前記入出力電極形成層は、前記線路電極を形成した電極層と前記キャパシタ電極を形成した電極層との間に配置する。8前記複数のLC並列共振器のキャパシタ電極は当該複数のキャパシタ電極の配置範囲に広がる共通の接地電極との間にそれぞれ容量を構成する電極であり、当該キャパシタ電極は同一共通の電極層で形成する。9前記線路電極は同一の電極層に形成する。10前記線路電極のそれぞれは、それら複数の線路電極が分布する範囲の中心を通り、且つ、前記線路電極に平行な仮想中心線に対して線対称に配置する。11隣接する少なくとも2つの前記線路電極の幅が互いに異なるものとする。12隣接する前記線路電極の幅方向の間隔を非等間隔とする。13前記線路電極にはそれぞれ2つのビア電極を接続するとともに、当該2つのビア電極の接続点間距離を、少なくとも2つの前記線路電極同士で異なるものとする。14前記複数の電極層のうち所定の電極層に、前記入力電極と前記出力電極との間を容量で接続するためのキャパシタ電極を設ける。15複数の前記線路電極のうち少なくとも1つをミアンダ形状またはコ字形状とする。16前記入力側のLC並列共振器のキャパシタ電極と前記出力側のLC並列共振器のキャパシタ電極とで挟まれる領域以外の領域に他のキャパシタ電極を形成する。17前記入力側および出力側のLC並列共振器のキャパシタ電極と、当該キャパシタ電極以外のキャパシタ電極とはそれぞれ異なる電極層に配置する。18前記線路電極を含む電極層に積層されている前記誘電体層の比誘電率は6以上80以下の範囲内にあり、前記キャパシタ電極を含む電極層が積層されている前記誘電体層の比誘電率は20以上とする。19前記誘電体層は低温焼結セラミックとする。1複数のLC並列共振器のインダクタ電極のそれぞれがループを形成し、互いに結合するLC並列共振器のインダクタ電極によるループの面がそのインダクタ電極の配列方向を見たとき、ループ面同士が少なくとも一部で重なっているため、隣接するLC並列共振器間の結合度誘導結合を高めることができ、広帯域化が図れる。また、キャパシタ電極とは別にインダクタ電極を形成できるので、Q値の高いインダクタを形成して低挿入損失化が図れる。また、コンデンサの自己共振を使用した共振器ではないので所望のインダクタンスを有する共振器が構成でき、所望の通過帯域で低挿入損失が実現できる。また、結合する少なくとも2つのLC並列共振器のインダクタ電極によるループの方向が互いに逆方向であるので、通過帯域での挿入損失のリップルが抑えられ、良好な帯域通過特性が得られる。また、複数のLC並列共振器のインダクタ電極およびキャパシタ電極を誘電体層および電極層の積層方向に対して垂直方向に配列することによって、隣接するインダクタ電極によるループ面の間隔が一定に保てるので、誘電体層と電極層の積層時の面方向のずれが生じても互いに隣接するLC並列共振器のインダクタ電極間のずれをほとんど無くすことができ、特性ばらつきの少ない帯域通過フィルタ特性が得られる。2前記複数のLC並列共振器のインダクタ電極に対して絶縁状態で横断電極を横断させることによって、その横断電極の形状やインダクタ電極との間隔層の厚みを変更するだけで、LC並列共振器の構成を変えることなく所望の通過帯域特性を得ることができるようになる。前記横断電極を接地することによって、接地しないに場合に比べて通過帯域特性の異なった帯域通過フィルタが得られる。3前記横断電極により、前記帯域通過フィルタの入出力間に容量が構成される。この容量の値を調整することで、帯域通過フィルタの通過帯域外の所望の周波数に減衰極を設けることができる。4積層した誘電体層の側面に側面電極を備え、前記LC並列共振器の接地側となる接地電極を接続電極を経由して側面電極に導通させることによって、その接続電極は微小なインダクタとして作用し、この接続電極の形状を変えるだけで基本設計構造を変えることなく通過帯域特性を変更することができる。5前記接地電極を電気的に分離した複数の接地電極で構成することによって、複数のLC並列共振器のうち所定のLC並列共振器間の接地電極を介する高周波信号の不要な伝播を防止でき、通過帯域外の減衰量を大きく確保することができる。6入力端子と出力端子とを構成する入出力端子電極層をキャパシタ電極またはインダクタ電極の少なくとも一方の電極を含む電極層とは別に設けることによって、入出力端子をキャパシタ電極またはインダクタ電極の位置形状とは独立して任意の位置に配置することができ、誘電体層と電極層との積層体の任意の位置に入出力端子を配置できる。7入出力電極形成層を、前記線路電極を形成した電極層と前記キャパシタ電極を形成した電極層との間に配置することによって、積層体のカット精度、および各層の積み重ねずれの精度に対する共振周波数のばらつきを低減できる。すなわち、ビア電極については、そのビア電極間の相対的な位置精度が高いので、各層の積み重ねずれや印刷ずれによってビア電極の形成位置が相対的にずれても、インダクタ電極は所望のインダクタンスを有することになり、入出力電極の形成位置がLC並列共振器の共振周波数に直接影響を与えない。8複数のLC並列共振器のキャパシタ電極を、それらのキャパシタ電極の配置範囲に広がる共通の接地電極との間にそれぞれ容量を構成することによって、隣接するキャパシタ電極間にも容量が生じて、従来、独立して必要とされていたLC並列共振期間の結合用の容量素子を省くことができ、共振器のQ値の向上が図れる。また、キャパシタ電極を形成した層の積みずれや印刷ずれが生じても、接地電極との間に生じる容量および隣接するキャパシタ電極間にも容量に変化が生じないので、そのことによる特性のばらつきが抑えられる。9前記複数のLC並列共振器のインダクタ電極が誘電体層の層方向に延びる線路電極を含み、その線路電極が同一の電極層に形成することによって、その線路電極形成層の印刷ずれや積みずれが生じても各インダクタ電極のインダクタンスの変動が小さく、且つ隣接するインダクタ電極によるループ面の間隔が高精度に一定に保てるので互いに隣接するLC並列共振器のインダクタ電極間のずれをほとんど無くすことができ、特性ばらつきの少ない帯域通過フィルタ特性が得られる。10前記線路電極のそれぞれを、それら複数の線路電極が分布する範囲の中心を通り、且つ線路電極に平行な仮想中心線に対して線対称に配置することによって、入出力の方向性がなくなり、実装基板への実装時にどちらの方向に実装しても同等の電気的特性を得ることができる。11隣接する2つの線路電極の幅を互いに異なるものとすることにより、LC並列共振器のインダクタのインダクタンス値をそれぞれ微調整できるようになる。12同様に、隣接する線路電極の幅方向の間隔を非等間隔とすることにより、LC並列共振器間の電磁界結合を変更することができ、積層帯域通過フィルタの入出力インピーダンスを調整することができる。13各線路電極に2つビア電極を接続されるようにし、その2つのビア電極の接続点間距離を少なくとも2つの線路電極同士で異ならせることによって、各LC並列共振器の共振周波数を微調整することができ、通過帯域内のリップルを最小限に抑えることができる。14前記入力電極と出力電極との間を容量で接続するためのキャパシタ電極を設けることによって、そのキャパシタ電極の追加変更によってLC並列共振器の基本構成を変更することなく所望の減衰特性を得ることができる。15複数の前記線路電極のうち少なくとも1つをミアンダ形状またはコ字形状とすることにより、限られた占有面積内に相対的に長い線路電極を形成でき、そのため、必要なインダクタンスを得るための面積が縮小化でき、その分全体に小型化できる。16入力側のLC並列共振器のキャパシタ電極と出力側のLC並列共振器のキャパシタ電極とで挟まれる領域以外の領域に他のキャパシタ電極を形成することにより、入力側のLC並列共振器のキャパシタ電極と出力側のLC並列共振器のキャパシタ電極と間の容量を他のキャパシタ電極に影響されずに設定することができ、不要な結合も生じないので通過帯域両側の減衰極の周波数の設計が容易となる。17入出力電極間の容量を変えることにより、フィルタの減衰帯域の片側または両側に現れる減衰極の周波数を変えることができ、フィルタの減衰特性を制御することができるが、入出力電極間に他の電極が存在する場合、その電極を介して容量制御を行う必要があり、容量値の制御が困難である。そこで、前記入力側および出力側のLC並列共振器のキャパシタ電極と、当該キャパシタ電極以外のキャパシタ電極とをそれぞれ異なる電極層に配置することによって、これらのキャパシタが他の共振器のキャパシタ電極とは結合せず、安定した容量が得られる。その結果、減衰極特性およびフィルタ特性が向上する。また入出力電極間の距離のみでの容量調整が可能になり、減衰極の周波数調整設定が容易となる。18前記線路電極を含む電極層に積層される誘電体層の比誘電率を6以上80以下の範囲内とし、前記キャパシタ電極を含む電極層が積層される誘電体層の比誘電率を20以上とすることにより、単位面積当たりのキャパシタンスを大きくすることができ、全体に小型化できるとともにインダクタのQ値の劣化を抑えることができる。19前記誘電体層を低温焼結セラミックとすることにより、単位面積当たりのキャパシタンスを大きくでき、全体に小型化が図れる。《第1の実施形態》第1の実施形態に係る積層帯域通過フィルタについて図2~図9を参照して説明する。図2のAは第1の実施形態に係る積層帯域通過フィルタの分解斜視図、Bはその外観斜視図である。図2のAに示すように、この積層帯域通過フィルタは、接地電極形成層101、キャパシタ電極形成層102、入出力電極形成層103、線路電極形成層104、および外層105を備えている。これらの各層は誘電体層の上面に所定パターンの電極を形成したものである。これらの各層を積層したものが、誘電体層と電極層とを備えた積層体となる。図2のAにおいて、接地電極形成層101の上面に接地電極109を形成している。キャパシタ電極形成層102にはキャパシタ電極111~115を形成している。入出力電極形成層103には入出力電極121,122を形成している。線路電極形成層104には線路電極116~120を形成している。この積層帯域通過フィルタは、5つの誘電体層と4つの電極層とで積層体をなすとともに、その端面に端子電極を形成したものである。図2のBにおいて、積層体100は上記誘電体層と電極層との積層体である。この積層体の4つの側面のうち対向する2つの側面に端面に入出力端子7,8を設け、残る2つの側面に接地端子6を設けることによって積層帯域通過フィルタ1を構成している。前記各層の誘電体層部分は、比誘電率が6以上80以下の範囲内である低温焼結セラミックLTCCである。また、上記線路電極を含む電極層に積層されている誘電体層、すなわち線路電極形成層104および外層105の比誘電率は6以上80以下の範囲内にある。また、キャパシタ電極形成層の比誘電率は20以上である。各誘電体層は、例えば酸化チタン、酸化バリウム、アルミナ等の成分のうち、少なくとも1つ以上の成分と、ガラス成分とから形成される低温焼結セラミックスを用いて形成される。各誘電体層を形成する材料は、以降に示す別の実施形態についても同様である。図2のAにおいて、接地電極形成層101には、その平面外形より一回り小さな範囲に広がる接地電極109と、この接地電極109に導通するとともに接地電極形成層101の2つの側面にまで延びる接地接続電極151,152を形成している。この2つの接地接続電極151,152は、図2のBに示した接地端子6に導通することになる。キャパシタ電極形成層102には、それぞれ矩形状をなし、互いに平行な5つのキャパシタ電極111~115を形成している。これらのキャパシタ電極111~115は接地電極109との間でそれぞれ容量を構成する。また隣接するキャパシタ電極の間にも容量を構成する。入出力電極形成層103には、その2つの短辺に接する矩形状の入出力電極121,122を形成している。この2つの入出力電極121,122は図2のBに示した入出力端子7,8に導通することになる。線路電極形成層104には、互いに平行でそれぞれ線路状の線路電極116~120を形成している。キャパシタ電極形成層102、入出力電極形成層103および線路電極形成層104には、これらの積層方向に延びるビア電極131~142を形成している。ビア電極131は線路電極116の一端116Aとキャパシタ電極111とに導通する。ビア電極132は線路電極116の他端116Bと接地電極109とに導通する。ビア電極133は線路電極117の一端117Aと接地電極109とに導通する。ビア電極134は線路電極117の他端117Bとキャパシタ電極112とに導通する。ビア電極135は線路電極118の一端118Aとキャパシタ電極113とに導通する。ビア電極136は線路電極118の他端118Bと接地電極109とに導通する。ビア電極137は線路電極119の一端119Aと接地電極109とに導通する。ビア電極138は線路電極119の他端119Bとキャパシタ電極114とに導通する。ビア電極139は線路電極120の一端120Aとキャパシタ電極115とに導通する。ビア電極140は線路電極120の他端120Bと接地電極109とに導通する。したがって上記各ビア電極と各線路電極とによる各インダクタ電極およびそれらのループ方向は次のような関係となる。[表1]________________________________インダクタ電極ビア電極線路電極ループ方向________________________________第1131,1321161第2133,1341170第3135,1361181第4137,1381190第5139,1401201________________________________インダクタ電極が形成するループは、キャパシタ電極とインダクタ電極との接続点を始点とした、インダクタ電極の経路により形成される。すなわち、キャパシタ電極とビア電極との接続点を始点とし、当該ビア電極、線路電極、別のビア電極との接続経路によりループは形成される。ループの方向とは、線路電極の配列方向の一方の方向からループを見たとき、そのループの始点からの回り方向である。例えば、図2のAを入出力電極121側から入出力電極122に向かって、各インダクタ電極が形成するループを見たとき、第1のインダクタ電極は、キャパシタ電極111とビア電極131との接続点始点-ビア電極131-線路電極116-ビア電極132との接続経路でループを形成していて、当該第1のインダクタ電極によるループの方向は左回りである。第2のインダクタ電極は、キャパシタ電極112とビア電極134との接続点始点-ビア電極134-線路電極117-ビア電極133との接続経路でループを形成していて、当該第2のインダクタ電極によるループ方向は右回りである。ここで、ループの方向は左回り、右回りの2方向しかないので、一方の方向を1,他方を0で表す。表1に示した5つ5段のLC並列共振器の各共振器間の結合の極性は、帯域通過フィルタの入力側から出力側にかけて順に表すと、10101と表現できる。また、入出力部ビア電極141は入出力電極121とキャパシタ電極111とに導通し、入出力部ビア電極142は入出力電極122とキャパシタ電極115とに導通する。図3のAは上記積層帯域通過フィルタの等価回路図である。また図3のBはその通過特性SパラメータのS21特性である。図3のAにおいて、入力端子INは、図2のAに示した入出力電極121が導通する入出力端子7に対応し、出力端子OUTは入出力電極122が導通する入出力端子8に対応する。インダクタL1は、ビア電極131,132および線路電極116で構成されるインダクタ電極により生じるインダクタンスを記号化したものである。インダクタL2はビア電極133,134および線路電極117で構成されるインダクタ電極により生じるインダクタンス成分を記号化したものである。同様に、インダクタL3はビア電極135,136および線路電極118で構成されるインダクタ電極により生じるインダクタンス成分を記号化したものである。インダクタL4はビア電極137,138および線路電極119で構成されるインダクタ電極により生じるインダクタンス成分を記号化したものである。インダクタL5はビア電極139,140および線路電極120で構成されるインダクタ電極により生じるインダクタンス成分を記号化したものである。また、キャパシタC1~C5はキャパシタ電極111~115と接地電極109との間に生じる容量を記号化したものである。キャパシタC12はキャパシタ電極111-112間に生じる容量を記号化したものである。同様にキャパシタC23はキャパシタ電極112-113間に生じる容量を記号化したもの、キャパシタC34はキャパシタ電極113-114間に生じる容量を記号化したもの、キャパシタC45はキャパシタ電極114-115間に生じる容量を記号化したものである。このようにそれぞれ2つのビア電極と1つの線路電極とによるインダクタ電極がなすループ面をインダクタ電極の配列方向に見たとき、ループの面同士が少なくとも一部で重なるように配置している。そのため、少なくとも隣接するインダクタ電極によるインダクタ同士は誘導結合する。図3のBに示すように、この例では3.3~5.3GHzの周波数帯で通過し、それ以外の周波数帯を遮断する帯域通過フィルタ特性が得られる。また、6.6GHzには減衰極ポールが生じていて、この減衰極付近の減衰量を大きく確保している。この減衰極は複数のLC並列共振器を交互に逆極性の誘導結合で結合させたことによって生じたものである。《第2の実施形態》図4は第2の実施形態に係る積層帯域通過フィルタの分解斜視図である。この図4は第1の実施形態で示した図2のAと対比するように表した図である。したがって基本的に同一構成部分については同一符号を付している。第1の実施形態と異なるのは、入出力電極の取り出し方と、隣接するLC並列共振器間の誘導結合の極性である。この積層帯域通過フィルタは接地電極形成層101、キャパシタ電極形成層202、線路電極形成層104、および外層105の積層体からなる。接地電極形成層101には接地電極109および接地接続電極151,152を形成している。キャパシタ電極形成層202には、5つのキャパシタ電極111~115を形成している。またこのキャパシタ電極形成層202には、キャパシタ電極111,115にそれぞれ導通するとともにキャパシタ電極形成層202の両端部にそれぞれ引き出した入出力電極221,222を形成している。線路電極形成層104には5つの線路電極116~120を形成している。ビア電極231はキャパシタ電極111と線路電極116の一端とに導通し、ビア電極232は線路電極116の他端と接地電極109とに導通する。ビア電極233は接地電極109と線路電極117の一端とに導通し、ビア電極234は線路電極117の他端とキャパシタ電極112とに導通する。ビア電極235は接地電極109と線路電極118の一端とに導通し、ビア電極236は線路電極118の他端とキャパシタ電極113とに導通する。ビア電極237は接地電極109と線路電極119の一端とに導通し、ビア電極238は線路電極119の他端とキャパシタ電極114とに導通する。ビア電極239は線路電極120の一端とキャパシタ電極115とに導通し、ビア電極240は線路電極120の他端と接地電極109とに導通する。したがって上記各ビア電極と各線路電極による各インダクタ電極およびそれらのループ方向は次のような関係となる。[表2]________________________________インダクタ電極ビア電極線路電極ループ方向________________________________第1231,2321161第2233,2341170第3235,2361180第4237,2381190第5239,2401201________________________________このように入力側LC並列共振器のインダクタ電極第1のインダクタ電極によるループの方向と、それに隣接するLC並列共振器のインダクタ電極第2のインダクタ電極によるループの方向とは互いに逆である。また、出力側LC並列共振器のインダクタ電極第5のインダクタ電極によるループの方向と、それに隣接するLC並列共振器のインダクタ電極第4のインダクタ電極によるループの方向とは互いに逆である。第3のインダクタ電極によるループの方向は第2第4のインダクタ電極によるループの方向と同方向である。したがって、この帯域通過フィルタのLC並列共振器の各共振器間の結合の極性は10001と表現できる。このように、隣接するLC並列共振器同士でインダクタ電極によるループの方向を逆にすることにより、また、特に入力側または出力側LC並列共振器のインダクタ電極とそれに結合するLC並列共振器のインダクタ電極によるループの方向を逆にすることにより、通過帯域のリップルを小さくすることができる。《第3の実施形態》第3の実施形態に係る積層帯域通過フィルタについて図5~図9を参照して説明する。この第3の実施形態に係る積層帯域通過フィルタは3つのLC並列共振器を備えたものであり、その等価回路は図5に示すとおりである。第1第2の実施形態では5つ5段のLC並列共振器を結合させた例を示したが、同様にして各段のインダクタ電極は2つのビア電極と1つの線路電極とで構成することができる。図6~図9は、このような3段構成の積層帯域通過フィルタにおいて、隣接するLC並列共振器間の誘導結合の極性、すなわちインダクタ電極によるループの方向を変化させた場合の特性の違いについて示している。これらの図6~図9においてはいずれも通過特性SパラメータのS21特性を示していて、Aは通過帯域とその上下の減衰域を含む周波数範囲の特性、Bは特にその通過帯域部分について示している。図6は、この3つ3段のLC並列共振器の各共振器間の結合の極性が101、すなわち入力側LC並列共振器と2段目のLC並列共振器とは逆極性の誘導結合であり、且つ2段目のLC並列共振器と出力側LC並列共振器とが、逆極性の誘導結合である場合の特性である。この例では2.7~4.8GHzを通過帯域とする低リップル帯域通過特性が得られている。図7は図6に示した特性を得たインダクタ電極のインダクタンスおよびキャパシタ電極のキャパシタンスを変えることなく、同一極性のみ111となるように構成した場合の例である。通過帯域は3.2~4.0GHzと狭帯域化することがわかる。図8は上記3つ3段のLC並列共振器の各共振器間の結合の極性が111の条件で通過帯域が3.0~4.8GHzとなるように3つのLC並列共振器のインダクタンスおよびキャパシタンスを調整した場合の特性である。通過帯域に大きなリップルが生じ、通過帯域全域にわたって挿入損失が大きくなることが分かる。図9は、上記3つ3段のLC並列共振器の各共振器間の結合の極性が110の場合の特性である。図6に示した101の場合に比べて、通過帯域の高域側に減衰極が生じ、広帯域の通過帯域特性を得ることができないものの、低挿入損失が保てる周波数帯域として十分な帯域の確保と、減衰とを得ることができる。このように、結合すべき2つのLC並列共振器のインダクタ電極によるループの方向が逆方向である関係を設けることによって広帯域にわたって低挿入損失な特性が得られる。《第4の実施形態》図10は第4の実施形態に係る積層帯域通過フィルタの分解斜視図、図11はその外観斜視図である。図2に示した第1の実施形態に係る積層帯域通過フィルタと異なるのは、入出力電極、接地接続電極、入出力端子、接地端子のそれぞれの位置である。図10においては、図2のAと対比するために、基本的に同一構成の部分には同一符号を付している。この積層帯域通過フィルタは接地電極形成層201、キャパシタ電極形成層102、入出力電極形成層103、線路電極形成層104、および外層105で積層体200をなすとともに、その積層体200に入出力端子および接地端子を設けたものである。接地電極形成層201には接地電極109および接地接続電極151~154を形成している。これらの接地接続電極のうち接地接続電極151は接地電極形成層201の一方の長辺の中央部に引き出し、3つの接地接続電極152~154は他方の長辺に引き出すように配置している。キャパシタ電極形成層102にはキャパシタ電極111~115を形成している。入出力電極形成層103には入出力電極221,222を形成している。図2のAに示した例では入出力電極形成層103の端辺に2つの入出力電極を引き出すようにしたが、この図10に示す例では同一の長辺部分に入出力電極221,222を引き出すように配置している。線路電極形成層104には線路電極116~120を形成している。ビア電極131はキャパシタ電極111と線路電極116の一端とに導通するとともに途中で入出力電極221にも導通する。また、ビア電極139はキャパシタ電極115と線路電極120の一端とに導通するとともに途中で入出力電極222にも導通する。この第4の実施形態に係る積層帯域通過フィルタの等価回路図は図3のAに示したものとは異なり、インダクタL1の途中部分に入力端子INが接続され、インダクタL5の途中部分に出力端子OUTが接続された構造となる。このような構成によれば、2つの入出力電極221,222の間および2つの入出力端子7,8の間に接地接続電極151および接地端子6が存在するので入出力間の信号の不要なバイパスを遮断できる。また、キャパシタ電極と線路電極間を繋ぐビア電極に入出力電極を導通させるようにしたことにより、入出力電極形成層の厚みを変更することで、インダクタ電極から入出力電極を引き出す位置を任意に変更できる。これにより、所望の入出力インピーダンスを得ることができる。《第5の実施形態》図12は第5の実施形態に係る積層帯域通過フィルタの分解斜視図、図13はその等価回路図である。この例では、接地電極109から4つの接地接続電極151~154を引き出している。また、キャパシタ電極形成層102に、キャパシタ電極111~115を形成するとともに、キャパシタ電極111,115に導通する入出力電極321,322を形成している。したがって図2のAにおいて示した入出力電極形成層103に相当するものは存在しない。その他の構成は第1の実施形態の場合と同様である。図13に示した等価回路は図3のAに示したものと同様であるが、図2のAの構成では入出力電極121,122とキャパシタ電極111,115との間に入出力部ビア電極141,142が存在するので電気的な特性は多少異なる。《第6の実施形態》図14は第6の実施形態に係る積層帯域通過フィルタの分解斜視図、図15はその斜視図である。この例では、接地電極109から6つの接地接続電極151~156を引き出している。また、キャパシタ電極形成層102に、キャパシタ電極111~115を形成するとともに、キャパシタ電極111,115から入出力電極321,322を連続的に形成している。その他の構成は第5の実施形態の場合と同様である。これにより、所望の位置に入出力電極321,322を形成することができる。《第7の実施形態》図16はこの第7の実施形態に係る積層帯域通過フィルタの分解斜視図、図17はその等価回路図である。この例では線路電極形成層104に線路電極116~120を形成するとともに、線路電極116,120にそれぞれ導通する入出力電極421,422を形成している。このように入出力電極421,422を線路電極形成層104に形成しているので、入出力電極専用の誘電体層は不要である。この積層帯域通過フィルタは、入出力電極421,422を線路電極116,120の中間位置途中部分から引き出すように形成しているので、その等価回路は図17のように表すことができる。したがって、線路電極116,120から入出力電極421,422を引き出す位置を定めることによって、入力側および出力側LC並列共振器の入出力インピーダンスを定めることができる。《第8の実施形態》図18は第8の実施形態に係る積層帯域通過フィルタの分解斜視図である。全体の基本的な構成は図2のAから第3のインダクタ電極とキャパシタ電極113とを除いたものと同様である。但し線路電極形成層104に形成する各線路電極216~220の形状、寸法、形成位置については異なる。この線路電極216~220の形状、寸法、形成位置を定めることによってLC並列共振器のインダクタンスおよびLC並列共振器間の結合の強さを定めることができる。この積層帯域通過フィルタは、接地電極形成層701、キャパシタ電極形成層402、入出力電極形成層403、線路電極形成層404、および外層405で積層体をなし、その積層体の端面に所定の入出力端子および接地端子を設けたものである。図18に示すように、入出力電極形成層403には入出力電極721,722を形成している。キャパシタ電極形成層402のキャパシタ電極411,412,413,414は接地電極409に対向する。ビア電極441は入出力電極721とキャパシタ電極411とに導通し、ビア電極442は入出力電極722とキャパシタ電極414とに導通する。ビア電極431はキャパシタ電極411と線路電極616の一端とに導通し、ビア電極432は線路電極616の他端と接地電極409とに導通する。ビア電極433は接地電極409と線路電極617の一端とに導通し、ビア電極434は線路電極617の他端とキャパシタ電極412とに導通する。ビア電極435は接地電極409と線路電極618の一端とに導通し、ビア電極436は線路電極618の他端とキャパシタ電極413とに導通する。ビア電極437はキャパシタ電極414と線路電極619の一端とに導通し、ビア電極438は線路電極619の他端と接地電極409とに導通する。したがって、この4つ4段のLC並列共振器の各共振器間の結合の極性は1001である。図19は4段のLC並列共振器を構成した場合についての線路電極と、それに導通するビア電極との相互位置関係を示す図である。図19においてA1~A3は線路電極616~619のうち隣接する線路電極間の距離である。B1~B4は各線路電極616~619の電極幅である。寸法C1~C3はビア電極のインダクタ電極配列方向の間隔である。図20は上記各部の寸法を変化させた3つの例であり、図21はその3つの各帯域通過フィルタの通過特性SパラメータのS21特性および反射特性SパラメータのS11特性を示す図である。なお、フィルタの入出力の方向性をなくすために、A1=A3、C1=C3としている。またB1=B4、B2=B3としている。線路電極616,619にビア電極431,437を介してそれぞれ接続するキャパシタ電極411,414の電極寸法は同一であり、線路電極617,618にビア電極434,436を介してそれぞれ接続するキャパシタ電極412,413の電極寸法は同一寸法である。なお、キャパシタ電極411,414の電極寸法と412,413の電極寸法とは同一であってもいいし、異なっていてもよい。図20および図21においてAは基準となる比較対象とするものであり、この例では2.8G~3.5GHzを通過帯域とする帯域通過特性が得られている。Bでは上記寸法C2をAの状態から広げたものである。この場合、3.2~3.5GHzを通過帯域とする帯域通過特性が得られる。このようにAに比べて狭帯域となることがわかる。またCに示す条件ではBの場合とほぼ同様の通過帯域で低リップルの特性が得られることが分かる。《第9の実施形態》図22は、5段のLC並列共振器からなる帯域通過フィルタの線路電極形成層の平面図であり、互いに隣接する線路電極間の寸法A1~A4を示している。図22において、範囲LAは線路電極が分布する範囲を示している。また直線VCLは、この範囲LAの中心を通り、且つ各線路電極に平行な仮想中心線を示している。この第9の実施形態は、上記線路電極の間隔A1~A4を変化させたときのフィルタ特性の変化について示すものである。図23は上記寸法A1~A4を4通りに変化させた例を示している。図24のA~Dは図23に示した4つの条件でのフィルタの通過特性を示している。いずれも、上記仮想中心線VCLに対して線対称となるように5つの線路電極の長さおよび幅を定めるとともに上記寸法A1~A4を定めている。図24においてAは基準となる比較対象とする特性であり、3.2~5.0GHzの帯域通過特性が得られている。上記寸法A1,A4を大きくするとともに寸法A2,A3を小さくすれば図24のBに示すように通過帯域が高域側に広くなる。また上記寸法A1~A4をいずれも広げることによって図24のCに示すように通過帯域のリップルが増大する。さらに、上記寸法A1,A4を小さくするとともに寸法A2,A3を大きくすれば、図24のDに示すように通過帯域は3.3~5.0GHzとなり、低域側の通過帯域幅が狭くなることが分かる。《第10の実施形態》図25は、5段のLC並列共振器からなる帯域通過フィルタの線路電極形成層の平面図であり、線路電極間の寸法B1~B4および線路電極の幅C1~C5について示している。この第10の実施形態は、上記線路電極間の寸法B1~B4および線路電極の幅C1~C5を変化させたときのフィルタ特性の変化について示すものである。図26は上記寸法B1~B4およびC1~C5を7通りに変化させた例を示している。図27のA~Gは図26の7つの条件でのフィルタの通過特性を示している。Aは基準となる比較対象とする特性であり、3.2~5.0GHzを通過帯域とする帯域通過特性が得られている。Aの条件から上記寸法B2,B3を小さくするとともに寸法C2,C4を広げることによって、図27のBに示すように通過帯域が高域側に広がることが分かる。また、Bの条件からさらに上記寸法B2,B3を小さくするとともに寸法C2,C4を大きくすれば図27のCに示すように通過帯域が高域側に広がるとともに帯域内のリップルが大きくなることが分かる。また、Aの条件からさらに上記寸法B1,B4を小さくするとともに寸法C2,C4を大きくすれば図27のDに示すように通過帯域が高域側に広がることが分かる。また、Dの条件からさらに上記寸法B1,B4を小さくするとともに寸法C2,C4を大きくすれば図27のEに示すように通過帯域がさらに高域側に広がるが通過帯域内のリップルが大きくなることが分かる。またF,Gを対比すれば分かるように、上記寸法B2,B3を小さくするとともに寸法C3を大きくすれば、通過帯域が広がることが分かる。《第11の実施形態》図28は第11の実施形態に係る積層帯域通過フィルタの分解斜視図である。この例では2つの線路電極形成層104,204を備えている。一方の線路電極形成層104には線路電極116~120を形成している。もう1つの線路電極形成層204には線路電極416,418,420を形成している。ビア電極131は線路電極116および416の一端に導通している。また、ビア電極132は線路電極116および416の他方の端部に導通している。ビア電極135は線路電極118および418の一方の端部に導通している。ビア電極136は線路電極118および418の他方の端部に導通している。同様にビア電極139は線路電極120および420の一方の端部に導通している。ビア電極140は線路電極120および420の他方の端部に導通している。したがって線路電極116,118,120にはそれぞれ線路電極416,418,420がビア電極を介して並列接続されることになる。このようにインダクタ電極の一部である線路電極は多層化することができ、そのことによって所望のインダクタンス値を得ることができる。また線路電極の導体損失を抑えてインダクタのQ値を高めることによって挿入損失を低減することもできる。《第12の実施形態》図29は第12の実施形態に係る積層帯域通過フィルタの2つの構成例のうちの一方の分解斜視図である。図30はその通過特性を示す図である。この積層帯域通過フィルタは、接地電極形成層101、キャパシタ電極形成層102、入出力電極形成層103、線路電極形成層104、横断電極形成層106、および外層105で積層体をなし、その積層体の端面に所定の入出力端子および接地端子を設けたものである。図2のAに示した積層帯域通過フィルタと異なり、この例では横断電極170および接地接続電極551を形成した横断電極形成層106を設けている。接地接続電極551は接地電極形成層101に形成した接地接続電極151とともに積層体の側面に形成する接地端子に導通する。このようにインダクタ電極この例では特に線路電極116~120に対して絶縁状態で横断電極170が横断し且つその横断電極が接地されることになる。図31は上記横断電極形成層の構成の異なったもう1つの積層帯域通過フィルタの分解斜視図である。この例では横断電極形成層106に、接地しない横断電極170を形成している。このように横断電極170の接地有無によってもフィルタ特性が変化するので、目的に応じて選択する。その場合にも他の各層の電極パターンは変更することなく特性変更が可能となる。図32~図34は上記横断電極の有無およびその接地有無の別によるフィルタ特性の変化について示している。但しこの例では3段のLC並列共振器を構成した例である。図32は横断電極を設けない例、図33は接地しない横断電極を設けた場合、図34は接地した横断電極を設けた場合である。図32と図33を対比すれば明らかなように、接地しない横断電極を設けることによって、通過帯域を広帯域化するとともに通過帯域から高域側の遮断帯域への減衰を急峻にすることができる。また、接地した横断電極を設けることによって、通過帯域を狭くするとともに通過帯域から減衰帯域への減衰特性を急峻にすることができる。なお、図では示していないが、上記横断電極の形状大きさおよび横断電極形成層の誘電体の厚みを変えることによってもフィルタの通過帯域特性を変更することができる。《第13の実施形態》図35は第13の実施形態に係る積層帯域通過フィルタの分解斜視図である。図2のAに示したものと異なり、この第13の実施形態では、接地電極形成層401に形成する接地接続電極155~158の個数、幅および位置を適宜設定することによって接地電極109と積層体側面に形成する接地端子との間に生じるインダクタンス成分を積極的に定めるようにしたものである。図36はこの積層帯域通過フィルタの等価回路図である。図36においてインダクタL6は上記接地接続電極155~158により生じるインダクタンス成分を記号化したものである。これらの接地接続電極155~158の個数、幅、長さを変えることによってインダクタL6の値を定めることができる。なお、図3,図5,図13,図17、後に参照する図41,図43,図46,図47,図49,図53の等価回路図については、各接地接続電極により生じるインダクタンス成分を記号化したインダクタの記載は省略している。図37は上記インダクタL6の値を3通りに定めた時のフィルタの通過特性を示している。AはL6=0.03nHとした時、BはL6=0.10nHとした時、CはL6=0.20nHとした時の特性である。インダクタL6のインダクタンスが小さいほど、通過帯域の高域側に生じる減衰極での減衰量が大きくなることが分かる。またL6のインダクタンスを大きくすることによって、通過帯域からその高域側への減衰特性が急峻になることが分かる。《第14の実施形態》図38は第14の実施形態に係る積層帯域通過フィルタの分解斜視図である。この例では接地電極形成層501に、互いに分離した3つの接地電極209~211およびそれらから引き出した接地接続電極251~256を形成している。キャパシタ電極形成層102のキャパシタ電極111,112は上記接地電極209に対向し、キャパシタ電極113は上記接地電極210に対向し、キャパシタ電極114,115は上記接地電極211に対向する。またビア電極132,133は上記接地電極209に導通し、ビア電極136は上記接地電極210に導通し、ビア電極137,140は上記接地電極211に導通する。したがってこの積層帯域通過フィルタの等価回路は図39に示すようなものとなる。ここでインダクタL12は接地接続電極251,252に生じるインダクタンス成分を記号化したものである。インダクタL30は上記接地接続電極253,254に生じるインダクタンス成分を記号化したものである。インダクタL45は上記接地接続電極255,256に生じるインダクタンス成分を記号化したものである。このように所定のキャパシタ電極が対向し、所定のビア電極が導通する接地電極を複数に分離したことにより、共通の接地電極を設けたものに比べて特性の異なった帯域通過フィルタが得られる。《第15の実施形態》図40は第15の実施形態に係る積層帯域通過フィルタの分解斜視図である。また図41のAはこのフィルタの等価回路図である。図2のAに示した例では入出力電極形成層103に形成した入出力電極121とキャパシタ電極形成層102に形成したキャパシタ電極111とをビア電極141で導通させたが、この図40に示す例では、線路電極116の途中と入出力電極521とにそれぞれ導通するビア電極241を設けている。また図2のAではキャパシタ電極115と入出力電極122とに導通するビア電極142を設けたが、この図40に示す例では、入出力電極522を、この入出力電極522とキャパシタ電極115との間に容量が生じるように形成している。したがって図40に示した積層帯域通過フィルタの等価回路は図41のAに示すようなものとなる。ここでインダクタL1はビア電極131,132および線路電極116によるインダクタである。またキャパシタC50はキャパシタ電極115と入出力電極522との間に生じるキャパシタンスを記号化したものである。このようにしてインダクタンス分割誘導性結合で入力し、容量取り出し容量性結合で出力するフィルタとして用いることができる。回路設計において、積層帯域通過フィルタの入出力インピーダンスが高い場合は、インダクタンス分割を用い、積層帯域通過フィルタの入出力インピーダンスが低い場合には、容量取り出しを行うことで、入出力インピーダンスを整合させることができる。なお、図40に示したビア電極241を設けなければ入出力電極521とキャパシタ電極111との間に生じる容量で外部結合をとることができる。この場合の等価回路は図41のBに示すようなものとなる。ここでキャパシタC10は上記入出力電極521とキャパシタ電極111との間に生じる容量を記号化したものである。このように入出力とともに容量性結合とすることもでき、単にビア電極の有無だけでこのような入出力形式の変更も容易にできる。《第16の実施形態》図42は第16の実施形態に係る積層帯域通過フィルタの分解斜視図、図43のAはその等価回路図、図43のBはその通過特性を示す図である。この積層帯域通過フィルタは、接地電極形成層601、キャパシタ電極形成層302、入出力電極形成層303、線路電極形成層304、および外層305で積層体をなし、その積層体の端面に所定の入出力端子および接地端子を設けたものである。図42に示すように、入出力電極形成層303には入出力電極621,622とともに入出力間キャパシタ電極160を形成している。この入出力間キャパシタ電極160は2つの入出力電極621,622との間に容量を生じさせることによって、入出力電極621-622間を容量結合させるものである。キャパシタ電極形成層302のキャパシタ電極311,312,313は接地電極309に対向する。ビア電極341は入出力電極621とキャパシタ電極311とに導通し、ビア電極342は入出力電極622とキャパシタ電極313とに導通する。ビア電極331はキャパシタ電極311と線路電極516の一端とに導通し、ビア電極332は線路電極516の他端と接地電極309とに導通する。ビア電極333は接地電極309と線路電極517の一端とに導通し、ビア電極334は線路電極517の他端とキャパシタ電極312とに導通する。ビア電極335はキャパシタ電極313と線路電極518の一端とに導通し、ビア電極336は線路電極518の他端と接地電極309とに導通する。したがって、この3つ3段のLC並列共振器の各共振器間の結合の極性は101である。この積層帯域通過フィルタの等価回路は図43のAに示すようなものとなる。ここでキャパシタC13は上記入出力間キャパシタ電極160を設けたことによって入出力電極621-622間に生じる容量を記号化したものである。このように101結合の3段の共振器を順に結合させるとともに、1段目と3段目の共振器間を容量性結合させることによって、図43のBに示すような通過特性が得られる。図44のAは比較例として上記入出力間キャパシタ電極を設けない場合の等価回路図、図44のBはその場合のフィルタの特性図である。図43のBと図44のBとを対比すれば明らかなように、入出力間キャパシタ電極を設けることによって、通過帯域の高域側の減衰極が高域側に離れるが通過帯域の低域側に2つの減衰極が生じることによって、通過帯域から低域側への減衰特性を急峻にすることができる。このようにして共振器間の飛び結合も、単に入出力電極形成層に入出力間キャパシタ電極を形成するだけで容易に生じさせることができる。したがって得るべきフィルタ特性に応じてこの入出力間キャパシタ電極の有無、形状、形成位置を適宜設定すればよい。《第17の実施形態》第17の実施形態は、4段のLC並列共振器を構成し、且つ入出力間キャパシタ電極を設けた例である。図45は第17の実施形態に係る積層帯域通過フィルタの分解斜視図、図46のAはその等価回路図、Bはその通過特性を示す図である。この積層帯域通過フィルタは、接地電極形成層701、キャパシタ電極形成層402、入出力電極形成層403、線路電極形成層404、および外層405で積層体をなし、その積層体の端面に所定の入出力端子および接地端子を設けたものである。図45に示すように、入出力電極形成層403には入出力電極721,722とともに入出力間キャパシタ電極260を形成している。この入出力間キャパシタ電極260は2つの入出力電極721,722との間に容量を生じさせることによって、入出力電極721-722間を容量結合させるものである。キャパシタ電極形成層402のキャパシタ電極411,412,413,414は接地電極409に対向する。ビア電極441は入出力電極721とキャパシタ電極411とに導通し、ビア電極442は入出力電極722とキャパシタ電極414とに導通する。ビア電極431はキャパシタ電極411と線路電極616の一端とに導通し、ビア電極432は線路電極616の他端と接地電極409とに導通する。ビア電極433は接地電極409と線路電極617の一端とに導通し、ビア電極434は線路電極617の他端とキャパシタ電極412とに導通する。ビア電極435は接地電極409と線路電極618の一端とに導通し、ビア電極436は線路電極618の他端とキャパシタ電極413とに導通する。ビア電極437はキャパシタ電極414と線路電極619の一端とに導通し、ビア電極438は線路電極619の他端と接地電極409とに導通する。したがって、この4つ4段のLC並列共振器の各共振器間の結合の極性は1001である。この積層帯域通過フィルタの等価回路は図46のAに示すようなものとなる。ここでキャパシタC14は上記入出力間キャパシタ電極260を設けたことによって入出力電極721-722間に生じる容量を記号化したものである。このように1001結合の4段の共振器を順に結合させるとともに、1段目と4段目の共振器間を容量性結合させることによって図46のBに示すような通過特性が得られる。図47のAは比較例として上記入出力間キャパシタ電極を設けない場合の等価回路図、図47のBはその場合のフィルタの特性図である。図46のBと図47のBとを対比すれば明らかなように、入出力間キャパシタ電極を設けることによって、通過帯域の高域側に減衰極が生じるとともに通過帯域の低域側に2つの減衰極が生じることによって、通過帯域から低域側への減衰特性および通過帯域から高域側への減衰特性をともに急峻にすることができる。《第18の実施形態》第18の実施形態は、4段のLC並列共振器を構成し、且つ入出力間キャパシタ電極を設けた例である。図48は第18の実施形態に係る積層帯域通過フィルタの分解斜視図、図49はその等価回路図である。この積層帯域通過フィルタは、接地電極形成層701、キャパシタ電極形成層402、入出力電極形成層503,506、線路電極形成層404、入出力間キャパシタ電極形成層507、および外層405で積層体をなし、その積層体の端面に所定の入出力端子および接地端子を設けたものである。この例では入出力電極形成層506に入出力電極823,824を形成し、入出力電極形成層503に入出力電極821,822を形成している。またこの2つの入出力電極形成層506,503とは別に入出力間キャパシタ電極形成層507に入出力間キャパシタ電極360を形成している。この入出力間キャパシタ電極360は入出力電極823-360-824間でそれぞれ容量を生じさせて入出力間を容量結合させる。また線路電極616~619を横断する横断電極としても作用する。その他は第17の実施形態の場合と同様である。なお、入出力電極821と823とは、積層体の一方の端面に形成する端子電極に接続される。また,入出力電極822と824とは、積層体の他方の端面に形成する端子電極に接続される。図49においてキャパシタC14は上記入出力間キャパシタ電極360を設けたことによる入出力電極823-360-824間に生じる容量を記号化したものである。なお、上記入出力間キャパシタ電極360が横断電極として作用する場合には分布定数線路的であるので図49では表していない。《第19の実施形態》第19の実施形態は、4段のLC並列共振器を構成し、入出力間キャパシタ電極を設けるとともに、最下層以外の層に内部接地電極を設けた例である。図50は第19の実施形態に係る積層帯域通過フィルタの分解斜視図である。ここで接地電極形成層701、キャパシタ電極形成層402、入出力電極形成層403、線路電極形成層404の構成は図45に示したものと同様である。図50ではさらに接地電極形成層801を線路電極形成層404と外層405との間に設けている。この接地電極形成層801にはクランク型の接地電極509を形成している。このクランク型の接地電極509のうち互いに平行な部分は線路電極617,618と部分的に平行に対向するように配置している。したがって2段目と3段目のLC並列共振器のインダクタと接地との間に分布容量が生じることになる。このように複数のLC並列共振器を順に誘導結合させた基本構成のものに接地電極形成層を挿入することによって付加回路を容易に設けることができ、そのことによってフィルタ特性を様々に定めることができる。《第20の実施形態》第20の実施形態はチップインダクタを用いて5段のLC並列共振器を構成したものである。図51のAはこの第20の実施形態に係る積層帯域通過フィルタの分解斜視図、Bは外観斜視図である。この積層帯域通過フィルタは、接地電極形成層101、キャパシタ電極形成層102、入出力電極形成層103、および線路電極形成層504を積層してなる積層体に入出力端子7,8、接地端子6を形成し、チップインダクタ171~175を実装搭載することによって構成したものである。図51のAにおいて、線路電極形成層504にはチップインダクタ接続電極716A,716B~720A,720Bを形成している。線路電極形成層504とキャパシタ電極形成層102との間および線路電極形成層504と接地電極形成層101との間にそれぞれ設けるビア電極の構成は図2のAに示したものと同様である。したがって上記チップインダクタ171~175を上記積層体に搭載した状態で、等価回路としては図3のAに示したものと同等のフィルタを構成することができる。このように、搭載するチップインダクタ171~175のインダクタンス値を変更することによって、上記積層体を変更することなくフィルタ特性を容易に設定することができる。また、チップインダクタを用いることによってLC並列共振器の各インダクタのインダクタンス値を大きく確保できるので、小型でありながら比較的低い周波数帯域に適用可能な帯域通過フィルタが構成できる。《第21の実施形態》参考例以上に示した各実施形態では、誘電体層おび電極層の積層方向に対して垂直方向にインダクタ電極およびキャパシタ電極を配列形成したが、第21の実施形態では、インダクタ電極およびキャパシタ電極を誘電体層および電極層の積層方向に配列する例を参考例として示す。図52はこの第21の実施形態に係る積層帯域通過フィルタの分解斜視図である。この積層帯域通過フィルタは、接地電極形成層21,23,25,27、インダクタキャパシタ電極形成層22,24,26、および外層28を積層して積層体200を構成するとともに、その側面に入出力端子70,80および接地端子60,61を形成したものである。接地電極形成層21には接地電極31および接地接続電極71,72を形成している。接地電極形成層23には接地電極32および接地接続電極73を形成している。接地電極形成層25に接地電極33および接地接続電極74を形成している。また接地電極形成層27には接地電極34および接地接続電極75,76を形成している。インダクタキャパシタ電極形成層22,24,26にはそれぞれキャパシタ電極41,42,43、インダクタ電極51,52,53をそれぞれ形成している。またインダクタ電極51の端部と接地電極32とに導通するビア電極91、インダクタ電極52の端部と接地電極33とに導通するビア電極92、インダクタ電極53の端部と接地電極33とに導通するビア電極93をそれぞれ設けている。このような構成であるので、等価回路図として図53に示すような回路が構成できる。ここでキャパシタC1~C3は上記キャパシタ電極41~43と接地電極31~34との間に生じる容量を記号化したものである。またインダクタL1~L3は上記インダクタ電極51~53によるインダクタンス成分を記号化したものである。図52に示したインダクタ電極52によるループの方向とインダクタ電極51,53によるループの方向とは逆方向であるので、図53に示した誘導性結合M1,M2はそれぞれ逆極性であり101結合の構成となる。なお、接地端子61はインダクタ電極51~53の一部とそれぞれ対向して横断するので横断電極としても作用する。なお、以上に示した各実施形態ではキャパシタ電極をキャパシタ電極形成層に電極を形成することによってLC並列共振器のキャパシタを構成したが、チップコンデンサを誘電体層と電極層との積層体に搭載してもよい。また、以上に示した各実施形態では、共通の接地電極とキャパシタ電極とで容量を生じさせたが、接地電極の代わりに別のキャパシタ電極を別の電極形成層に形成することで、容量を生じさせてもよい。《第22の実施形態》図54は第22の実施形態に係る積層帯域通過フィルタの分解斜視図、図55のAはその等価回路図、図55のBはその通過特性および反射特性を示す図である。この積層帯域通過フィルタは、接地電極形成層901、キャパシタ電極形成層902、入出力電極形成層903、線路電極形成層904、および外層905で積層体をなし、その積層体の端面に所定の入出力端子および接地端子を設けたものである。この積層帯域通過フィルタの外観は図2のBに示したものと同様である。図54に示すように、入出力電極形成層903には入出力電極1021,1022とともに入出力間キャパシタ電極1060を形成している。この入出力間キャパシタ電極1060は2つの入出力電極1021,1022との間に容量を生じさせることによって、入出力電極1021-1022間を容量結合させるものである。キャパシタ電極形成層902のキャパシタ電極1011,1012,1013はそれぞれ接地電極1009に対向する。ビア電極1031は入出力電極1021、キャパシタ電極1011、および線路電極1016に導通し、ビア電極1035は入出力電極1022、キャパシタ電極1013、および線路電極1018に導通する。ビア電極1032は線路電極1016の他端と接地電極1009とに導通する。ビア電極1033は接地電極1009と線路電極1017の一端とに導通し、ビア電極1034は線路電極1017の他端とキャパシタ電極1012とに導通する。ビア電極1036は線路電極1018の他端と接地電極1009とに導通する。この積層帯域通過フィルタの等価回路は図55のAに示すようなものとなる。この回路は第16の実施形態で図43のAに示したものと同様である。図55のAに示すキャパシタC1,C2,C3はキャパシタ電極1011、1012、1013と接地電極1009とで構成される。インダクタL1は線路電極1016とビア電極1031,1032により構成される。インダクタL2は線路電極1017とビア電極1033,1034により構成される。インダクタL3は線路電極1018とビア電極1035,1036により構成される。キャパシタC12はキャパシタ電極1011と1012との電極間間隙、キャパシタC23はキャパシタ電極1012と1013との電極間間隙でそれぞれ構成される。キャパシタC13は入出力間キャパシタ電極1060と入出力電極1021,1022との電極間間隙によって構成される容量、および入出力間キャパシタ電極1060の両端部分とキャパシタ電極1011,1013との間に生じる容量の合成容量である。また、インダクタL1とL2との間に誘導結合M1、インダクタL2とL3との間に誘導結合M2がそれぞれ生じる。この3段のLC並列共振器の各共振器間の結合の極性は101である。以上の構造により、3段のLC並列共振器から成るバンドパスフィルタとして作用する。この第22の実施形態では、3つの線路電極1016,1017,1018のうち中央の線路電極1017をミアンダ状にしたことにより、限られた占有面積内に相対的に長い線路電極を形成できる。そのため、必要なインダクタンスを得るための面積が縮小化でき、その分全体に小型化できる。また、キャパシタ電極形成層902上に形成した2段目のLC並列共振器のキャパシタ電極1012を入力側のLC並列共振器のキャパシタ電極1011と出力側のLC並列共振器のキャパシタ電極1013との間に挟まれない位置に配置している。このような各キャパシタ電極の配置によって、キャパシタ電極1011と1012との間に生じる容量、およびキャパシタ電極1013と1012との間に生じる容量を共に小さくしたまま、これらの容量とは独立に、2つのキャパシタ電極1011-1013間に生じる容量を最適な値に定めることができる。そのため、2つのキャパシタ電極1011-1013間の間隔を調整するだけで、入出力端子間の容量を設定することができ、通過帯域両側の減衰極の周波数の設計が容易となる。因みに図42に示した例では、キャパシタ電極311と313との間に2段目の共振器のキャパシタ電極312が介在しているので、キャパシタ電極311,313とキャパシタ電極312との間に相対的に大きな容量が生じる。そのため、入出力端子間容量値の設計が難しく、飛び結合による減衰極の制御も困難である。さらに、この第22の実施形態では、入出力間キャパシタ電極1060を2段目のLC並列共振器のキャパシタ電極1012と対向しない容量性結合しない位置に配置している。そのため、入出力間キャパシタ電極1060と2段目のLC並列共振器のキャパシタ電極1012との不要な結合が抑えられ、1段目の共振器と3段目の共振器との飛び結合による所期の減衰極特性が得られる。このように101結合の3段の共振器を順に結合させるとともに、1段目と3段目の共振器間を容量性結合させることによって、図55のBに示すような特性が得られる。ここで特性S21は通過特性、特性S11は反射特性である。この例では約2.3~2.9GHzに通過帯域が得られている。また、この通過帯域の低域側に2つの減衰極が生じている。図43のBと対比すれば明らかなように、通過帯域の低域で通過帯域に近い側の減衰極による減衰量が大きく、約2.2GHz以下の周波数帯で減衰量約-40dBを確保できていることがわかる。《第23の実施形態》図56は第23の実施形態に係る積層帯域通過フィルタの分解斜視図である。第22の実施形態で図54に示した例と異なるのは、線路電極形成層904に形成した各線路電極のパターンである。この図56に示す例では、線路電極形成層904にそれぞれミアンダ状の線路電極1116,1117,1118を形成している。その他は図54に示したものと同様である。したがって、等価回路は図55のAと同様である。また、これらの線路電極のパターンは線路電極形成層904の中心に対して点対称に形成している。そのため、等価回路で表した場合の1段目と3段目のLC並列共振器のインダクタL1,L3は等しく、またインダクタL1-L2間の誘導結合M1と、インダクタL2-L3間の誘導結合M2とは等しい。なお、この例では線路電極1116,1117,1118のいずれもミアンダ状に形成したが、1段目と3段目の線路電極1116,1118はそれぞれ中央側に突出するコ字形状にしてもよい。このように各線路電極1116,1117,1118の線路長を長くしたことにより、等価回路で表した場合の各段のLC並列共振器のインダクタL1,L2,L3のインダクタンスが大きくなる。そのため、各線路電極1116,1117,1118が直線状である場合に比較して、通過帯域の周波数を低く設定することができる。このようにして小型の積層帯域通過フィルタを構成できる。また、線路電極形成層904のみを変更するだけで、フィルタの特性を容易に変更することができる。《第24の実施形態》図57は第24の実施形態に係る積層帯域通過フィルタの分解斜視図、図58のAはその等価回路図、図58のBはその通過特性および反射特性を示す図である。この積層帯域通過フィルタは、接地電極形成層1001、キャパシタ電極形成層1002,1006、入出力電極形成層1003、線路電極形成層1004、および外層1005で積層体をなし、その積層体の端面に所定の入出力端子および接地端子を設けたものである。この積層帯域通過フィルタの外観は図2のBに示したものと同様である。図57に示すように、入出力電極形成層1003には入出力電極1021,1022とともに入出力間キャパシタ電極1060を形成している。この入出力間キャパシタ電極1060は2つの入出力電極1011,1014との間に容量を生じさせることによって、入出力電極1021-1022間を容量結合させるものである。キャパシタ電極形成層1006のキャパシタ電極1011,1014はそれぞれ接地電極1009に対向する。もう一つのキャパシタ電極形成層1002のキャパシタ電極1012,1013はそれぞれ接地電極1009に対向する。ビア電極1031は入出力電極1021、キャパシタ電極1011、および線路電極1016の一端に導通する。ビア電極1032は線路電極1016の他端と接地電極1009とに導通する。ビア電極1033は接地電極1009と線路電極1017の一端とに導通する。ビア電極1034は線路電極1017の他端とキャパシタ電極1012とに導通する。ビア電極1035は線路電極1018の一端と接地電極1019とに導通する。ビア電極1036は線路電極1018の他端とキャパシタ電極1013とに導通する。ビア電極1037は入出力電極1022、キャパシタ電極1014、および線路電極1019に導通する。ビア電極1038は線路電極1019の他端と接地電極1009とに導通する。この積層帯域通過フィルタの等価回路は図58のAに示すようなものとなる。この図58のAに示すキャパシタC1,C2,C3,C4はキャパシタ電極1011,1012,1013,1014と接地電極1009とで構成される。インダクタL1は線路電極1016とビア電極1031,1032により構成される。インダクタL2は線路電極1017とビア電極1033,1034により構成される。インダクタL3は線路電極1018とビア電極1035,1036により構成される。インダクタL4は線路電極1019とビア電極1037,1038により構成される。キャパシタC23はキャパシタ電極1012と1013との電極間間隙により構成される。キャパシタC14は入出力間キャパシタ電極1060と入出力電極1011,1014との電極間間隙によって構成される容量、および入出力間キャパシタ電極1060の両端部分とキャパシタ電極1011,1014との間に生じる容量の合成容量である。また、インダクタL1とL2との間に誘導結合M1、インダクタL2とL3との間に誘導結合M2、インダクタL3とL4との間に誘導結合M3がそれぞれ生じる。この4段のLC並列共振器の各共振器間の結合の極性は1001である。以上の構造により、4段のLC並列共振器から成るバンドパスフィルタとして作用する。この第24の実施形態では、入力側および出力側の共振器のキャパシタ電極1011,1014を他のキャパシタ電極1012,1013とは異なる単独の電極層に配置しているので、入出力側の共振器のキャパシタ1011,1014は他の共振器のキャパシタ電極1012,1013とは結合せず、安定した容量が得られる。その結果、減衰極特性およびフィルタ特性が向上する。また、入出力側の共振器のキャパシタ電極1011,1014が共振器のインダクタと電磁界結合しないので高いQ特性の共振器が得られ、減衰極特性およびフィルタ特性が向上する。さらに、入力側および出力側の共振器のキャパシタ電極1011,1014と他のキャパシタ電極1012,1013を内部の接地電極1009の表裏に形成したことにより、内部接地電極の有効面積が増大し、その分小型化設計が可能となる。図58のBはこの第24の実施形態の積層帯域通過フィルタの特性図である。ここで特性S21は通過特性、特性S11は反射特性である。この例では約2.2~2.5GHzに通過帯域が得られている。また、この通過帯域の低域側と高域側のそれぞれ2つの減衰極が生じている。図46のBと対比すれば明らかなように、通過帯域の高域で通過帯域に近い側の減衰極による減衰量が大きく設定できていることがわかる。《第25の実施形態》図59は第25の実施形態に係る積層帯域通過フィルタの分解斜視図、図60のAはその等価回路図、図60のBはその通過特性および反射特性を示す図である。第24の実施形態が4段の共振器を設けたものであるのに対し、この第25の実施形態では3段の共振器を設けている。この積層帯域通過フィルタは、接地電極形成層1001、キャパシタ電極形成層1002,1006、入出力電極形成層1003、線路電極形成層1004、および外層1005で積層体をなし、その積層体の端面に所定の入出力端子および接地端子を設けたものである。この積層帯域通過フィルタの外観は図2のBに示したものと同様である。図59に示すように、線路電極形成層1004には3つの線路電極1016,1017,1018を形成していて、キャパシタ電極形成層1002には1つのキャパシタ電極1012を形成している。また、それに応じてビア電極の形成位置を定めている。その他の各電極層の構成は図57に示したものと同様である。すなわちその他の電極層としては図57に示した4段の場合と同じ電極層のパターンを用いる。ビア電極1031は入出力電極1021、キャパシタ電極1011、および線路電極1016の一端に導通する。ビア電極1032は線路電極1016の他端と接地電極1009とに導通する。ビア電極1033は接地電極1009と線路電極1017の一端とに導通する。ビア電極1034は線路電極1017の他端とキャパシタ電極1012とに導通する。ビア電極1035は入出力電極1022、キャパシタ電極1013、および線路電極1018の一端に導通する。ビア電極1036は線路電極1018の他端と接地電極1009とに導通する。この積層帯域通過フィルタの等価回路は図60のAに示すようなものとなる。この図60のAに示すキャパシタC1,C2,C3はキャパシタ電極1011,1012,1013と接地電極1009とで構成される。インダクタL1は線路電極1016とビア電極1031,1032により構成される。インダクタL2は線路電極1017とビア電極1033,1034により構成される。インダクタL3は線路電極1018とビア電極1035,1036により構成される。キャパシタC13は入出力間キャパシタ電極1060と入出力電極1011,1013との電極間間隙によって構成される容量、および入出力間キャパシタ電極1060の両端部分とキャパシタ電極1011,1013との間に生じる容量の合成容量である。また、インダクタL1とL2との間に誘導結合M1、インダクタL2とL3との間に誘導結合M2がそれぞれ生じる。この3段のLC並列共振器の各共振器間の結合の極性は101である。以上の構造により、3段のLC並列共振器から成るバンドパスフィルタとして作用する。この第25の実施形態では、入力側および出力側の共振器のキャパシタ電極1011,1013を他の共振器のキャパシタ電極1012とは異なる単独の電極層に配置しているので、入出力側の共振器のキャパシタ1011,1013は他の共振器のキャパシタ電極1012とは結合せず、安定した容量が得られる。その結果、減衰極特性およびフィルタ特性が向上する。また、入出力側の共振器のキャパシタ電極1011,1013が共振器のインダクタと電磁界結合しないので高いQ特性の共振器が得られ、減衰極特性およびフィルタ特性が向上する。さらに、入力側および出力側の共振器のキャパシタ電極1011,1013と他のキャパシタ電極1012を内部の接地電極1009の表裏に形成したことにより、内部接地電極の有効面積が増大し、その分小型化設計が可能となる。図60のBはこの第25の実施形態の積層帯域通過フィルタの特性図である。ここで特性S21は通過特性、特性S11は反射特性である。この例では約2.2~2.5GHzに通過帯域が得られている。また、この通過帯域の低域側に2つの減衰極、高域側に1つの減衰極が生じている。図43のBと対比すれば明らかなように、通過帯域の低域で通過帯域に近い側の減衰極による減衰量が大きく設定できていることがわかる。"