第1の端子と、第2の端子と、アンテナに接続される第3の端子と、前記第1及び第3の端子間で、高周波信号を伝搬する第1の状態と、前記高周波信号を遮断する第2の状態とを切り替える第1の切替器と、前記第2及び第3の端子間で、前記第1の切替器とは排他的に前記第1の状態と前記第2の状態とを切り替える第2の切替器と、を備え、前記第1及び第2の切替器各々は、前記第1の状態に在る場合に、前記高周波信号の減衰量を複数段階の内のいずれかに調整する、アンテナスイッチ。請求項1において、前記第1及び第2の切替器各々は、前記第1及び第2の端子各々と前記第3の端子との間に直列接続された複数のFETFieldEffectTransistorを含む第1のFET列を、備え、前記第1の状態において、前記複数のFETの一部がオフされると共に残りのFETがオンされて、前記高周波信号を伝搬し、前記減衰量は、前記オフされるFETの数によって調整される、ことを特徴としたアンテナスイッチ。請求項2において、前記減衰量は、前記オンされるFETの少なくとも一部の抵抗値を変化させることによって更に調整される、ことを特徴としたアンテナスイッチ。請求項2又は3において、前記第1及び第2の切替器各々は、前記第1及び第2の端子各々と接地点との間に直列接続された複数のFETを含む第2のFET列を、備え、前記第1の状態において、前記第2のFET列中の少なくとも一部のFETがオンされて、前記高周波信号を分流し、前記減衰量は、前記第2のFET列中でオンされるFETの数によって更に調整される、ことを特徴としたアンテナスイッチ。請求項1において、前記第1及び第2の切替器各々は、前記第1及び第2の端子各々と前記第3の端子との間に直列接続された複数のFETを含み、前記第1の状態において、前記複数のFETがオンされて前記高周波信号を伝搬し、前記減衰量は、少なくとも一部のFETのオン抵抗値を変化させることによって調整される、ことを特徴としたアンテナスイッチ。請求項1において、前記第1及び第2の切替器各々は、前記第1及び第2の端子各々と接地点との間に直列接続された複数のFETを含み、前記第1の状態において、少なくとも一部のFETがオンされて、前記高周波信号を分流し、前記減衰量は、前記オンされるFETの数によって調整される、ことを特徴としたアンテナスイッチ。請求項1において、前記第1及び第2の切替器各々は、前記第1及び第2の端子各々と前記第3の端子との間に直列接続された複数のFETをそれぞれ含む複数のFET列を、並列に備え、前記第1の状態において、前記複数のFET列の内の少なくとも一部のFET列中の一部のFETがオフされると共に残りのFETがオンされて、前記高周波信号を伝搬し、前記減衰量は、前記オフされるFETの数によって調整される、ことを特徴としたアンテナスイッチ。請求項1~7のいずれか一項において、前記第1の切替器で伝搬する高周波信号の周波数として、第1の帯域が割り当てられ、前記第2の切替器で伝搬する高周波信号の周波数として、前記第1の帯域と異なる第2の帯域が割り当てられる、ことを特徴としたアンテナスイッチ。請求項1~7のいずれか一項において、前記第1の切替器は、前記第1の端子から前記第3の端子へ、前記アンテナを介して送信すべき高周波信号を伝搬し、前記第2の切替器は、前記第3の端子から前記第2の端子へ、前記アンテナを介して受信された高周波信号を伝搬する、ことを特徴としたアンテナスイッチ。請求項1~9のいずれか一項に記載のアンテナスイッチと、前記第1及び第2の切替器における前記第1及び第2の状態の排他的な切り替えと前記減衰量の調整とを制御して、前記アンテナスイッチを介した高周波信号の送受信を行う送受信回路と、を備えた通信装置。請求項10において、前記送受信回路は、高周波信号を、前記第1の状態に在る一方の切替器へ出力し、当該高周波信号の電力を一定レベル以下に低下させる必要がある場合に、前記一方の切替器に対して前記減衰量の調整を指示する、ことを特徴とした通信装置。請求項10又は11において、前記送受信回路は、前記第1の状態に在る一方の切替器に対して、自回路へ入力される高周波信号の電力が一定レベルとなるよう前記減衰量の調整を指示する、ことを特徴とした通信装置。本願発明者は、上記の通信装置には、RFICの規模や消費電力が増大してしまうという課題があることを発見した。具体的には、送信電力の調整に際して、HPAによるゲイン調整では十分に送信電力を低下させることができない。このため、特に送信電力を0dBm以下に低下させる場合、RFICによるゲイン調整が主として行われる。従って、RFICには60~70dB程度の広いダイナミックレンジが要求され、RFICの規模や消費電力の増大に繋がる。例えば、RFICには、ローカルリークを抑制するためのアイソレーション回路やその制御機構等を設ける必要がある。一方、受信感度の調整に際しては、受信電力が基地局との距離に応じて異なるため、LNAのゲインには一定以上のダイナミックレンジが要求され、やはりRFICの規模や消費電力の増大に繋がる。例えば、アンプを多段化し、各アンプに対して個別に制御を行うこと等が必要である。なお、参考技術として、特許文献3には、受信電力が高すぎる場合にアンテナスイッチの受信端子を開放して、受信信号を減衰させる通信装置が記載されている。しかしながら、この通信装置では、RFICに必要とされるダイナミックレンジを十分には低減できない。事実、アンテナスイッチの後段には、多段のアンプが設けられている。本発明の一態様に係るアンテナスイッチは、アンテナと後段回路の間で、高周波信号を伝搬する状態と遮断する状態とを排他的に切り替える第1及び第2の切替器を含む。各切替器は、高周波信号の伝搬に際して、その減衰量を複数段階の内のいずれかに調整する。すなわち、本発明では、アンテナスイッチの通過損失を可変させることによって、高周波信号を減衰させる。このため、RFICに必要とされるダイナミックレンジを低減することが可能である。本発明によれば、RFICの規模や消費電力の増大を抑止することが可能である。以下、本発明に係るアンテナスイッチ及びこれを適用する通信装置の実施の形態1~5を、図1~図16を参照して説明する。なお、各図面において同一要素には同一の符号が付されており、説明の明確化のため、必要に応じて重複説明は省略される。実施の形態1図1に示すように、本実施の形態に係る通信装置1Aは、通信方式として、WCDMA等のFDD方式を採用している。この通信装置1Aは、本実施の形態に係るアンテナスッチ10と、送受信回路20とを含む。この内、アンテナスッチ10は、2つの信号端子101及び102と、アンテナ30を接続するためのアンテナ端子103と、2つの切替器201及び202とを含む。切替器201は、信号端子101とアンテナ端子103の間で、高周波信号を伝搬する状態と、高周波信号を遮断する状態とを切り替える。また、切替器202は、信号端子102とアンテナ端子103の間で、切替器201とは排他的に伝搬状態と遮断状態とを切り替える。伝搬状態に在る場合、切替器201及び202の各々は、送受信回路20による制御の下、後述する如く高周波信号の減衰量を複数段階の内のいずれかに調整する。なお、以降の説明においては、この調整をSWロス調整と呼称することがある。一方、送受信回路20は、BB回路40と、RFIC50と、2つのHPA60_1及び60_2と、2つのデュプレクサ70_1及び70_2とを含む。BB回路40は、所望のベースバンド信号を発生してRFIC50へ出力する一方、RFIC50から入力されるベースバンド信号を処理する。RFIC50は、BB回路40から入力されるベースバンド信号に対して変調や周波数変換等の処理を施し、これにより得た高周波信号をHPA60_1又は60_2へ出力する。具体的には、RFIC50は、周波数帯域Aを使用するシステム環境下であれば、高周波信号をHPA60_1へ出力する。この場合、RFIC50又はBB回路40は、アンテナスッチ10を予め制御して、切替器201を伝搬状態に切り替えると共に切替器202を遮断状態に切り替えておく。一方、周波数帯域Bを使用するシステム環境下であれば、RFIC50は、高周波信号をHPA60_2へ出力する。この場合、RFIC50又はBB回路40は、アンテナスッチ10を予め制御して、切替器202を伝搬状態に切り替えると共に切替器201を遮断状態に切り替えておく。これにより、高周波信号は、デュプレクサ70_1又は70_2と切替器201又は202とを経由して、アンテナ30から送出されることとなる。なお、RFIC50又はBB回路40は、アンテナスッチ10でのSWロス調整に係る制御に加えて、HPA60_1又は60_2のゲインを可変させる制御も行う。また、RFIC50は、周波数帯域Aを使用するシステム環境下では、アンテナ30、切替器201、及びデュプレクサ70_1を経由して高周波信号を受信する。一方、周波数帯域Bを使用するシステム環境下では、RFIC50は、アンテナ30、切替器202、及びデュプレクサ70_2を経由して高周波信号を受信する。RFIC50は、受信した高周波信号に対して復調や周波数変換等の処理を施し、これにより得たベースバンド信号をBB回路40へ出力する。送信動作において、高周波信号の送信電力を一定レベル以下に低下させる必要がある場合、RFIC50又はBB回路40は、アンテナスッチ10にSWロス調整を行わせ、以て高周波信号を所望のレベルまで減衰させる。なお、一般に、満たすべき送信電力の値は基地局から指示される。これにより、RFIC50からの出力レベルの下限値を、満たすべき送信電力の下限値よりも高い一定の値に設定することができる。従って、高周波信号の送信に際してRFIC50に必要とされるダイナミックレンジを低減できる。一方、受信動作において、RFIC50又はBB回路40は、RFIC50で測定したRSSI等に応じて、アンテナスッチ10にSWロス調整を行わせ、以てRFIC50へ入力される高周波信号の電力を一定レベルに維持する。これにより、RFIC50では、LNAによるゲイン調整が不要若しくは僅かで済む。従って、高周波信号の受信に際してRFIC50に必要とされるダイナミックレンジを低減できる。なお、アンテナスッチ10は、FDD方式を採用する通信装置に限らず、GSM等のTDD方式を採用する通信装置にも適用できる。TDD方式を採用する場合、通信装置を図2に示す如く構成する。図2に示す通信装置1Bは、送受信回路20がBB回路40、RFIC50、及び1つのHPA60を含む点で、図1に示した通信装置1Aと異なる。RFIC50から出力された高周波信号は、HPA60を経由して、アンテナスッチ10の信号端子101へ入力される。一方、アンテナ30を介して受信した高周波信号は、アンテナスッチ10の信号端子102を経由して、RFIC50へ入力される。RFIC50又はBB回路40は、送信期間において、アンテナスッチ10内の切替器201を伝搬状態に切り替えると共に、切替器202を遮断状態に切り替える。一方、受信期間において、RFIC50又はBB回路40は、切替器202を伝搬状態に切り替えると共に、切替器201を遮断状態に切り替える。これにより、送信信号及び受信信号が、時分割で、アンテナスッチ10でのSWロス調整に供されることとなる。以下、上記の動作を実現するアンテナスッチ10の具体的な構成例及び動作例を、図3及び図4を参照して詳細に説明する。図3に示すように、アンテナスッチ10内の切替器201は、Seriesブロック301_1と、Shuntブロック400_1とを含む。この内、Seriesブロック301_1は、信号端子101とアンテナ端子103の間にソースドレイン経路が直列接続された、一例として5つのFET311a~311eから成る。これらのFET311a~311eには、ゲート抵抗を介してRFIC50又はBB回路40から、個別の制御電圧V31a~V31eが印加される。一方、Shuntブロック400_1は、接地点と信号端子101及びSeriesブロック301_1の接続点との間にソースドレイン経路が直列接続された複数のFETから成る。Shuntブロック400_1中のFETには、ゲート抵抗を介してRFIC50又はBB回路40から、共通の制御電圧V4_1が印加される。同様に、アンテナスッチ10内の切替器202は、Seriesブロック301_2と、Shuntブロック400_2とを含む。この内、Seriesブロック301_2は、信号端子102とアンテナ端子103の間にソースドレイン経路が直列接続された、一例として5つのFET312a~312eから成る。これらのFET312a~312eには、ゲート抵抗を介してRFIC50又はBB回路40から、個別の制御電圧V32a~V32eが印加される。一方、Shuntブロック400_2は、接地点と信号端子102及びSeriesブロック301_2の接続点との間にソースドレイン経路が直列接続された複数のFETから成る。Shuntブロック400_2中のFETには、ゲート抵抗を介してRFIC50又はBB回路40から、共通の制御電圧V4_2が印加される。なお、Seriesブロック及びShuntブロック各々におけるFETのスタック数は、端子に入力される最大電力に応じて適宜決定すれば良い。次に、SWロス調整に係る動作を、図4に示す如く、切替器201を伝搬状態とする一方で切替器202を遮断状態とする場合を例に取って説明する。RFIC50又はBB回路40は、Seriesブロック301_1中の一部のFETをオフする。一方、RFIC50又はBB回路40は、Seriesブロック301_1中の残りのFETを、その閾値電圧以上の制御電圧を印加することによってオンする。図4の例では、3つのFET311a~311cがオフされ、残り2つのFET311d及び311eがオンされている。なお、図示を省略するが、Shuntブロック400_1中のFET、及びSeriesブロック301_2中のFET312a~312eはオフされている。ここで、オン状態に在るFETは、そのソースドレイン経路を抵抗素子として見做すことができる。また、オフ状態に在るFETは、そのソースとドレインが容量を介して結合されており、容量素子と見做すことができる。このため、一部のFETがオフされ且つ残りのFETがオンされたSeriesブロック301_1は、抵抗素子に直列に容量素子が接続された状態となり、その通過損失が全てのFETをオンした場合と比して増大する。従って、高周波信号を、信号端子101とアンテナ端子103の間で減衰させることができる。また、減衰量は、オフするFETの数を変更することにより、段階的に調整できる。なお、減衰量の可変範囲及び可変ステップは、Seriesブロック301_1中に含めるFETの特性を変更することによって、適宜に調整できる。また、図4の例では、個別の制御電圧V31a~V31aを印加することによってSeriesブロック301_1中のFETを部分的にオフした。しかしながら、この部分的なオフ動作は、例えば、互いに異なる特性を有するFETを用いてSeriesブロック301_1を構成し、各FETに共通の制御電圧を印加することによっても実現できる。また、RFIC50又はBB回路40は、Shuntブロック400_2中のFETを、その閾値電圧以上の制御電圧V4_2を印加することによってオンする。これにより、仮に高周波信号がSeriesブロック301_2を通過した場合であっても、高周波信号は接地点へ向かって伝搬される。このため、高周波信号が他方の信号端子102へリークしてしまうのを抑止できる。以下、アンテナスッチ10の有用性及び有効性を、図5~図8を参照して順に説明する。まず、アンテナスッチ10の有用性を、図5に示す如く、FDD方式を採用する通信装置1Aが、基地局2により形成されるセル3内において通信を行っている場合を例に取って説明する。前提として、通信装置は、基地局に近い程に送信電力を低くすることが望ましい。また、基地局に近い程に受信電力が高いため、通信装置は受信感度を低くすることが望ましい。一方、通信装置は、基地局から遠い程に送信電力を高くすることが望ましい。また、基地局から遠い程に受信電力が低いため、通信装置は受信感度を高くすることが望ましい。換言すると、送信電力及び受信電力は、基地局に近い程に減衰を必要とし、基地局から遠い程に減衰を必要としない。通信装置1Aが基地局2に近い地点4に位置する場合、通信装置1Aは、送信電力を一定レベル以下に低下させる必要があると判断し、アンテナスッチ10にSWロス調整を行わせる。この時、アンテナスッチ10は、送信電力TX及び受信電力RXを同時に減衰させる。また、上述した通り、通信装置1Aは、受信電力に応じてアンテナスッチ10にSWロス調整を行わせ、受信電力を一定レベルに維持する。通信装置1Aが基地局2から遠い地点5に位置する場合、受信電力は低い。このため、送信電力TX及び受信電力RXの減衰量は小さい。従って、アンテナスッチ10は、上記の前提を満たし、FDD方式で利用するのに適している。なお、上述した通り、TDD方式では、送信信号及び受信信号が時分割でSWロス調整に供される。この時、アンテナスッチ10は、送信電力又は受信電力を択一的に減衰させる。このため、アンテナスッチ10は、TDD方式で利用するのにも勿論適している。次に、アンテナスッチ10の有効性を、図6~図8を参照して詳細に説明する。図6に示すように、高周波信号の送信電力は、-50~30dBm程度の広範囲に亘って調整する必要がある。このため、一般的な通信装置においては、HPA及びRFICに必要とされるダイナミックレンジが80dB程度と広い。上述した通り、HPAによるゲイン調整では十分に送信電力を低下させることができない。このため、特に送信電力を0dBm以下に低下させる場合、RFICによるゲイン調整が主として行われ、RFICには60~70dB程度の広いダイナミックレンジが要求される。一方、本実施の形態においては、図6に示す如く、アンテナスッチ10でのSWロス調整によって、HPA及びRFICに必要とされるダイナミックレンジが大幅に低減される。従って、RFICの設計が容易となり、回路規模を削減することが可能である。また、仮にRFIC50で送信電力を一定レベル以下に低下させようとした場合、図7に示すように、RFIC50内のミキサ51に入力されるIF信号のレベルを低くする必要があり、ローカルリークが発生する虞がある。具体的には、RFIC50内のミキサ51がIF信号とシンセサイザ52から出力されるローカル信号とをミキシングして高周波信号を生成するが、IF信号のレベルが低い程にローカルリークが発生し、ローカル信号とのアイソレーションが必要となる。このため、RFIC50にアイソレーション回路等を設ける必要があり、RFIC50の規模や消費電力が増大してしまう。しかしながら、本実施の形態では、送信電力を一定レベル以下に低下させる場合、これをアンテナスッチ10でのSWロス調整により実現する。このため、RFIC50に過剰なアイソレーションを持たせる必要は無く、以てRFIC50の規模や消費電力を削減することが可能である。さらに、図8に示すように、一般的な通信装置では、高周波信号の受信電力RxをLNAでのゲイン調整によって低下させる。このため、LNAのゲインには一定以上のダイナミックレンジが要求され、RFICの規模や消費電力が増大する。具体的には、LNAの多段化及び各LNAに対する個別制御が必要となる。一方、本実施の形態においては、図8に示す如く、アンテナスッチ10でのSWロス調整によって、受信電力RXを一定レベルに維持する。このため、LNAによるゲイン調整が不要となるか、或いはLNAの段数及びこれに伴う制御数が低減される。従って、RFICの設計が容易となり、回路規模や消費電力を削減することが可能である。なお、一般に、アンテナ近傍での電力損失は、通信特性に大きな影響を与えることが知られている。しかしながら、本実施の形態に係るアンテナスッチでは、既存のアンテナスッチに含まれるFET列を、通過損失を可変させるための要素として転用する。換言すると、本実施の形態には、新たに電力損失を生じ得る要素を通信装置に追設する必要が無いというメリットがある。従って、本実施の形態に係るアンテナスッチが通信特性に与える影響は、例えばアンテナスイッチとRFICの間でインピーダンス調整を行うような技術と比して、格段に小さいであろう。実施の形態2本実施の形態に係る通信装置は、上記の実施の形態1と同様に構成できる。但し、本実施の形態は、アンテナスイッチを図9に示す如く構成する点で、上記の実施の形態1と異なる。具体的には、図9に示すように、本実施の形態に係るアンテナスイッチ10A内の切替器201には、図3に示したSeriesブロック301_1に代えて、Seriesブロック300_1が設けられている。Seriesブロック300_1は、信号端子101とアンテナ端子103の間にソースドレイン経路が直列接続された複数のFETから成る。Seriesブロック300_1中のFETには、ゲート抵抗を介してRFIC50又はBB回路40から、共通の制御電圧V3_1が印加される。また、切替器202には、図3に示したSeriesブロック301_2に代えて、Seriesブロック300_2が設けられている。Seriesブロック300_2は、信号端子102とアンテナ端子103の間にソースドレイン経路が直列接続された複数のFETから成る。Seriesブロック300_2中のFETには、ゲート抵抗を介してRFIC50又はBB回路40から、共通の制御電圧V3_2が印加される。次に、アンテナスイッチ10AにおけるSWロス調整に係る動作を、図10に示す如く、切替器201を伝搬状態とする一方で切替器202を遮断状態とする場合を例に取って説明する。RFIC50又はBB回路40は、Seriesブロック300_1中のFETをオンする。この時、RFIC50又はBB回路40は、制御電圧V3_1を調整し、以てSeriesブロック300_1中のFETのオン抵抗値を高く変更する。なお、図示を省略するが、Shuntブロック400_1中のFET及びSeriesブロック300_2中のFETはオフされている。また、図4と同様、Shuntブロック400_2中のFETがオンされ、以て信号号端子102へ高周波信号のリークが抑止される。ここで、Seriesブロック300_1中の各FETは、オン抵抗値の変更に伴って、その通過損失が単純にオンした場合と比して増大する。換言すると、Seriesブロック300_1全体の通過損失が増大する。なお、Seriesブロック300_1は、各FETに個別の制御電圧を印加し、一部のFETのオン抵抗値を変更できるように構成しても良い。この場合も、Seriesブロック300_1全体の通過損失は、やはり増大する。例えば、図3に示したSeriesブロック301_1を用いて、一部のFETをオフすることによる通過損失の増大効果、及び残りのオンされたFETの抵抗値を変更することによる通過損失の増大効果の両者を得ることもできる。従って、上記の実施の形態1と同様、高周波信号を、信号端子とアンテナ端子の間で減衰させることができる。また、本実施の形態では、減衰量の調整粒度を、上記の実施の形態1と比して細かくできるという効果も得られる。例えばWCDMAを採用する通信システムでは細かいステップでの電力調整が要求されるが、本実施の形態に係るアンテナスイッチ10Aは、このようなシステム要求にも柔軟に対応できる。実施の形態3本実施の形態に係る通信装置は、上記の実施の形態1と同様に構成できる。但し、本実施の形態は、アンテナスイッチを図11に示す如く構成する点で、上記の実施の形態1及び2と異なる。具体的には、図11に示すように、本実施の形態に係るアンテナスイッチ10B内の切替器201は、図9と同様、Seriesブロック300_1を含む。また、切替器201には、図3及び図9の各々に示したShunブロック400_1に代えて、Shuntブロック402_1が設けられている。Shuntブロック402_1は、接地点と信号端子101及びSeriesブロック300_1の接続点との間にソースドレイン経路が直列接続された、一例として5つのFET421a~421eから成る。これらのFET421a~421eには、ゲート抵抗を介してRFIC50又はBB回路40から、個別の制御電圧V41a~V41eが印加される。また、切替器202は、図9と同様、Seriesブロック300_2を含む。また、切替器202には、図3及び図9の各々に示したShunブロック400_2に代えて、Shuntブロック402_2が設けられている。Shuntブロック402_2は、接地点と信号端子102及びSeriesブロック300_2の接続点との間にソースドレイン経路が直列接続された、一例として5つのFET422a~422eから成る。これらのFET422a~422eには、ゲート抵抗を介してRFIC50又はBB回路40から、個別の制御電圧V42a~V42eが印加される。次に、アンテナスイッチ10BにおけるSWロス調整に係る動作を、図12に示す如く、切替器201を伝搬状態とする一方で切替器202を遮断状態とする場合を例に取って説明する。RFIC50又はBB回路40は、Seriesブロック300_1中のFETをオンする。これにより、信号端子101とアンテナ端子103の間で高周波信号が伝搬されることとなる。なお、図示を省略するが、Seriesブロック300_2中のFETはオフされている。また、RFIC50又はBB回路40は、Shuntブロック402_1中の少なくとも一部のFETを、その閾値電圧以上の制御電圧を印加することによってオンする。図12の例では、3つのFET421a~421cがオンされ、残り2つのFET421d及び421eはオフされている。これにより、高周波信号は、接地点方向へ分流される。この結果、信号端子101及びアンテナ端子103に出力される高周波信号の電力を減衰させることができる。また、減衰量は、オンするFETの数を変更することにより、段階的に調整できる。さらに、RFIC50又はBB回路40は、Shuntブロック402_2中のFETをオンする。これにより、信号号端子102へ高周波信号のリークが抑止される。このように、本実施の形態においては、上記の実施の形態1及び2と同様、高周波信号を信号端子とアンテナ端子の間で減衰させることができる。また、一般にShuntブロック中のFETのサイズはSeriesブロックと比して小さいため、本実施の形態では、減衰量の調整粒度を上記の実施の形態1と比して細かくできるという効果も得られる。従って、本実施の形態に係るアンテナスイッチ10Bは、上記の実施の形態2と同様、システム要求に柔軟に対応できる。さらに、アンテナスイッチ10Bには、ESD等のサージ電圧を接地点へ逃がすことができ、送受信回路20が破壊し難いというメリットも有る。実施の形態4本実施の形態に係る通信装置は、上記の実施の形態1と同様に構成できる。但し、本実施の形態は、アンテナスイッチを図13に示す如く構成する点で、上記の実施の形態1~3と異なる。具体的には、図13に示すように、本実施の形態に係るアンテナスイッチ10C内の切替器201は、図3に示したSeriesブロック301_1、及び図11に示したShuntブロック402_1の両者を含む。また、切替器202は、図3に示したSeriesブロック301_2、及び図11に示したShuntブロック402_2の両者を含む。次に、アンテナスイッチ10CにおけるSWロス調整に係る動作を、図14に示す如く、切替器201を伝搬状態とする一方で切替器202を遮断状態とする場合を例に取って説明する。この場合、図4と同様にして、Seriesブロック301_1中の一部のFET311a~311cがオフされると共に、残りの2つのFET311d及び311eがオンされる。従って、Seriesブロック301_1は、その通過損失が全てのFETをオンした場合と比して増大する。また、図12と同様にして、Shuntブロック402_1中の一部のFET421a~421cがオンされ、以て高周波信号を接地点方向へ分流する。この結果、信号端子101及びアンテナ端子103に出力される高周波信号の電力が減衰される。さらに、Shuntブロック402_2中のFETがオンされ、以て信号号端子102へ高周波信号のリークが抑止される。これにより、本実施の形態では、高周波信号の減衰量を、段階的且つ細かい粒度で調整することができる。従って、本実施の形態によれば、上記の実施の形態1に示した効果、及び上記の実施の形態3に示した効果の両者を得ることができる。実施の形態5本実施の形態に係る通信装置は、上記の実施の形態1と同様に構成できる。但し、本実施の形態は、アンテナスイッチを図15に示す如く構成する点で、上記の実施の形態1~4と異なる。具体的には、図15に示すように、本実施の形態に係るアンテナスイッチ10D内の切替器201には、図3に示したSeriesブロック301_1に代えて、Seriesブロック501_1が設けられている。Seriesブロック501_1では、ソースドレイン経路が直列接続された一例として5つのFETから成る5つのFET列が、信号端子101とアンテナ端子103の間に並列に接続されている。Seriesブロック501_1中のFETには、ゲート抵抗を介してRFIC50又はBB回路40から、個別の制御電圧V51a~V51e、V51f、...、V51k、...、V51p、...、V51u、...が印加される。また、切替器202には、図3に示したSeriesブロック301_2に代えて、Seriesブロック501_2が設けられている。Seriesブロック501_2では、ソースドレイン経路が直列接続された一例として5つのFETから成る5つのFET列が、信号端子102とアンテナ端子103の間に並列に接続されている。Seriesブロック501_2中のFETには、ゲート抵抗を介してRFIC50又はBB回路40から、個別の制御電圧V52a~V52e、V52f、...、V52k、...、V52p、...、V52u、...が印加される。次に、アンテナスイッチ10DにおけるSWロス調整に係る動作を、図16に示す如く、切替器201を伝搬状態とする一方で切替器202を遮断状態とする場合を例に取って説明する。RFIC50又はBB回路40は、Seriesブロック501_1中の少なくとも一部のFET列中の一部のFETをオフする。一方、RFIC50又はBB回路40は、Seriesブロック501_1中の残りのFETをオンする。図16の例では、12個のFETがオフされ、残り13個のFETがオンされている。なお、図示を省略するが、Shuntブロック400_1中のFET、及びSeriesブロック501_2中のFET312a~312eはオフされている。Shuntブロック400_2中のFETがオンされ、以て信号号端子102へ高周波信号のリークが抑止される。これにより、本実施の形態では、上記の実施の形態1と同様、高周波信号の減衰量を段階的に調整できる。加えて、本実施の形態では、減衰量の可変ステップの幅を、上記の実施の形態1と比して細かく設定することができる。ここで、可変ステップ幅の細かさは、FET列の並列数に比例する。なお、上記の実施の形態によって本発明は限定されるものではなく、特許請求の範囲の記載に基づき、当業者によって種々の変更が可能なことは明らかである。