"第1の基板に形成された光電変換部であって、入射光に応じた信号電荷を生成して蓄積する光電変換部と、第2の基板側に形成された電荷蓄積容量部であって、前記光電変換部から転送される信号電荷を一時的に保持する電荷蓄積容量部と、前記第2の基板に形成された複数のMOSトランジスタであって、前記電荷蓄積容量部に蓄積された信号電荷を転送するための複数のMOSトランジスタと、を有する複数の画素と、前記第1の基板に形成された第1接続電極と、前記第1の基板に形成された第1接続電極と電気的に接続される前記第2の基板に形成された第2接続電極と、を含み、前記電荷蓄積容量部は前記第2接続電極の直下に形成されており、前記電荷蓄積容量部は、前記第1接続電極と該第1接続電極に接続された前記第2接続電極とからなる2層の配線層と、前記第2の基板に形成された配線層と、その間に形成される誘電体層で構成されている固体撮像装置。前記光電変換部において、全画素同時刻に信号電荷の蓄積を開始され、全画素同時刻に前記光電変換部において蓄積された信号電荷を前記電荷蓄積容量部に転送することで露光期間を終了が終了されるグローバルシャッタ機能を有し、画素毎に、前記電荷蓄積容量部に蓄積された信号電荷を前記複数のMOSトランジスタを介して順次転送される請求項1に記載の固体撮像装置。前記誘電体層は、TaO、HfO、AlOのいずれかで構成される請求項2に記載の固体撮像装置。前記第1の基板に形成され、前記光電変換部に蓄積された信号電荷を前記電荷蓄積容量部に転送する第1転送トランジスタと、前記第2の基板に形成され、前記電荷蓄積容量部に蓄積された信号電荷を読み出す第2転送トランジスタを含む複数のMOSトランジスタを有し、前記第1接続電極は前記第2転送トランジスタのソースとなる領域を遮光するための遮光膜を兼ねる請求項3に記載の固体撮像装置。前記第1の基板に形成された第1接続電極と、前記第2の基板に形成された第2接続電極との電気的接続は、前記第1の基板が光入射側にくるように、前記第1の基板と前記第2の基板を貼り合わせることによってなされている請求項4記載の固体撮像装置。前記第1の基板は、光電変換部で生成され、蓄積された信号電荷を前記電荷蓄積容量部に転送する第1転送トランジスタを有し、前記第2の基板は、前記電荷蓄積容量部に蓄積された信号電荷をフローティングディフュージョン領域に転送する第2転送トランジスタを有し、前記第1転送トランジスタのドレインと、前記電荷蓄積容量部と、前記第2転送トランジスタのソースは電気的に接続されている請求項5記載の固体撮像装置。第1の基板に形成された光電変換部であって、入射光に応じた信号電荷を生成して蓄積する光電変換部と、第2の基板側に形成された電荷蓄積容量部であって、前記光電変換部から転送される信号電荷を蓄積する電荷蓄積容量部と、前記第2の基板に形成された複数のMOSトランジスタであって、前記電荷蓄積容量部に蓄積された信号電荷を転送するための複数のMOSトランジスタと、を有する複数の画素と、前記第1の基板に形成された第1接続電極と、前記第1の基板に形成された第1接続電極と電気的に接続される前記第2の基板に形成された第2接続電極と、を含み、前記電荷蓄積容量部は前記第2接続電極の直下に形成されており、前記電荷蓄積容量部は、前記第1接続電極と該第1接続電極に接続された前記第2接続電極とからなる2層の配線層と、前記第2の基板に形成された配線層と、その間に形成される誘電体層で構成されている固体撮像装置において、全画素同時刻に、前記光電変換部に蓄積された信号電荷をリセットし、信号電荷の蓄積を開始する工程、全画素同時刻に、前記光電変換部において蓄積された信号電荷を前記電荷蓄積容量部に転送することで露光期間を終了する工程、画素毎に、前記電荷蓄積容量部に蓄積された信号電荷を前記複数のMOSトランジスタを介して順次転送する工程、を含む固体撮像装置の駆動方法。前記第1の基板は、光電変換部で生成され、蓄積された信号電荷を前記電荷蓄積容量部に転送する第1転送トランジスタを有し、前記第2の基板は、前記電荷蓄積容量部に蓄積された信号電荷をフローティングディフュージョン領域に転送する第2転送トランジスタを有し、前記第1転送トランジスタのドレインと、前記電荷蓄積容量部と、前記第2転送トランジスタのソースは電気的に接続されており、前記露光期間の終了時には、前記第1転送トランジスタをオンすることで、光電変換部に蓄積された信号電荷を前記電荷蓄積容量部に転送し、前記画素毎の信号電荷の転送では、前記第2転送トランジスタをオンすることで、前記電荷蓄積容量部に蓄積された信号電荷を前記第2の基板の不純物領域に転送する請求項7に記載の固体撮像装置の駆動方法。前記画素毎の信号電荷の転送では、第2転送トランジスタをオンする前に、前記フローティングディフュージョン領域の信号電荷をリセットし、前記フローティングディフュージョン領域のリセット信号を取得する請求項8に記載の固体撮像装置の駆動方法。光学レンズと、第1の基板に形成された光電変換部であって、入射光に応じた信号電荷を生成して蓄積する光電変換部と、第2の基板側に形成された電荷蓄積容量部であって、前記光電変換部から転送される信号電荷を一時的に保持する電荷蓄積容量部と、前記第2の基板に形成された複数のMOSトランジスタであって、前記電荷蓄積容量部に蓄積された信号電荷を転送するための複数のMOSトランジスタと、を有する複数の画素と、前記第1の基板に形成された第1接続電極と、前記第1の基板に形成された第1接続電極と電気的に接続される前記第2の基板に形成された第2接続電極と、を含み、前記電荷蓄積容量部は前記第2接続電極の直下に形成されており、前記電荷蓄積容量部は、前記第1接続電極と該第1接続電極に接続された前記第2接続電極とからなる2層の配線層と、前記第2の基板に形成された配線層と、その間に形成される誘電体層で構成されている固体撮像装置と、前記固体撮像装置から出力される出力信号を処理する信号処理回路と、を含む電子機器。前記光電変換部において、全画素同時刻に信号電荷の蓄積を開始され、全画素同時刻に前記光電変換部において蓄積された信号電荷を前記電荷蓄積容量部に転送することで露光期間を終了が終了されるグローバルシャッタ機能を有し、画素毎に、前記電荷蓄積容量部に蓄積された信号電荷を前記複数のMOSトランジスタを介して順次転送される請求項10に記載の電子機器。前記誘電体層は、TaO、HfO、AlOのいずれかで構成される請求項11に記載の電子機器。前記第1の基板に形成され、前記光電変換部に蓄積された信号電荷を前記電荷蓄積容量部に転送する第1転送トランジスタと、前記第2の基板に形成され、前記電荷蓄積容量部に蓄積された信号電荷を読み出す第2転送トランジスタを含む複数のMOSトランジスタを有し、前記第1接続電極は前記第2転送トランジスタのソースとなる領域を遮光するための遮光膜を兼ねる請求項12に記載の電子機器。前記第1の基板に形成された第1接続電極と、前記第2の基板に形成された第2接続電極との電気的接続は、前記第1の基板が光入射側にくるように、前記第1の基板と前記第2の基板を貼り合わせることによってなされている請求項13記載の電子機器。前記第1の基板は、光電変換部で生成され、蓄積された信号電荷を前記電荷蓄積容量部に転送する第1転送トランジスタを有し、前記第2の基板は、前記電荷蓄積容量部に蓄積された信号電荷をフローティングディフュージョン領域に転送する第2転送トランジスタを有し、前記第1転送トランジスタのドレインと、前記電荷蓄積容量部と、前記第2転送トランジスタのソースは電気的に接続されている請求項14記載の電子機器。しかしながら、従来のグローバルシャッタ機能を有するCMOS型固体撮像装置では、光電変換部と蓄積容量部とを基板の同一平面上に作りこまねばならならず、チップ面積の増大が避けられない。さらに、年々微細化と多画素化が進む固体撮像装置の市場において、チップ面積の増大によるコスト増の負担は深刻なものとなりつつある。また、光電変換部と蓄積容量部とを基板の同一平面上に形成する場合、基板の面積が蓄積容量部に採られるため、光電変換部の受光面積が小さくなる問題がある。上述の点に鑑み、本発明は、固体撮像装置が形成されるチップ面積の縮小化が図られ、チップ単体のコストの低減が図られた固体撮像装置を提供する。また、その固体撮像装置を用いることにより、小型化が図られた電子機器を提供する。上記課題を解決し、本発明の目的を達成するため、本発明の固体撮像装置は、第1の基板に形成された光電変換部であって、入射光に応じた信号電荷を生成して蓄積する光電変換部と、第2の基板側に形成された電荷蓄積容量部であって、光電変換部から転送される信号電荷を一時的に保持する電荷蓄積容量部と、第2の基板に形成された複数のMOSトランジスタであって、電荷蓄積容量部に蓄積された信号電荷を転送するための複数のMOSトランジスタと、を有する複数の画素と、第1の基板に形成された第1接続電極と、第1の基板に形成された第1接続電極と電気的に接続される第2の基板に形成された第2接続電極と、を含み、電荷蓄積容量部は、第2接続電極の直下に形成されている。また、電荷蓄積容量部は、第1接続電極と該第1接続電極に接続された第2接続電極とからなる2層の配線層と、第2の基板に形成された配線層と、その間に形成される誘電体層で構成されている。本発明の固体撮像装置では、第1の基板と第2の基板が接続電極によって電気的に接続されることにより、第1の基板と第2の基板が一体化されている。また、第1の基板に光電変換部が形成されており、第2の基板に複数のMOSトランジスタが形成されているので、第1の基板に形成される光電変換部の面積を大きく確保することができる。本発明の固体撮像装置の駆動方法は、上述した本発明の固体撮像装置において、全画素同時刻に、前記光電変換部に蓄積された信号電荷をリセットし、信号電荷の蓄積を開始する工程、全画素同時刻に、光電変換部において蓄積された信号電荷を電荷蓄積容量部に転送することで露光期間を終了する工程、画素毎に、電荷蓄積容量部に蓄積された信号電荷を複数のMOSトランジスタを介して順次転送する工程を有する。本発明の電子機器は、光学レンズと、上述した本発明の固体撮像装置と、固体撮像装置から出力される出力信号を処理する信号処理回路とを有して構成されている。本発明によれば、固体撮像装置が形成されるチップ面積の縮小化が図られると共に、チップ単体のコストの低減が図られる。また、本発明の固体撮像装置を用いることにより、小型化が図られた電子機器が得られる。以下に、本発明の実施形態に係る固体撮像装置とその駆動方法、及び電子機器の一例を、図1~図13を参照しながら説明する。本発明の実施形態は以下の順で説明する。なお、本発明は以下の例に限定されるものではない。1.第1の実施形態:固体撮像装置1.1固体撮像装置全体の構成1.2要部の構成1.3固体撮像装置の製造方法1.4固体撮像装置の回路構成1.5固体撮像装置の駆動方法2.第2の実施形態:固体撮像装置3.第3の実施形態:電子機器1.第1の実施形態:固体撮像装置[1.1固体撮像装置全体の構成]図1は、本発明の第1の実施形態に係る固体撮像装置1の全体を示す概略構成図である。本実施形態例の固体撮像装置1は、シリコンからなる基板11上に配列された複数の画素2から構成される画素部3と、垂直駆動回路4と、カラム信号処理回路5と、水平駆動回路6と、出力回路7と、制御回路8等を有して構成される。画素2は、フォトダイオードからなる光電変換部と、電荷蓄積容量部と、複数のMOSトランジスタとから構成され、基板11上に、2次元アレイ状に規則的に複数配列される。画素2を構成するMOSトランジスタは、転送トランジスタ、リセットトランジスタ、選択トランジスタ、アンプトランジスタで構成される4つのMOSトランジスタであってもよく、また、選択トランジスタを除いた3つのMOSトランジスタであってもよい。画素部3は、2次元アレイ状に規則的に複数配列された画素2から構成される。画素部3は、実際に光を受光し光電変換によって生成された信号電荷を増幅してカラム信号処理回路5に読み出す有効画素領域と、黒レベルの基準になる光学的黒を出力するための黒基準画素領域図示せずとから構成されている。黒基準画素領域は、通常は、有効画素領域の外周部に形成されるものである。制御回路8は、垂直同期信号、水平同期信号及びマスタクロックに基づいて、垂直駆動回路4、カラム信号処理回路5、及び水平駆動回路6等の動作の基準となるクロック信号や制御信号などを生成する。そして、制御回路8で生成されたクロック信号や制御信号などは、垂直駆動回路4、カラム信号処理回路5及び水平駆動回路6等に入力される。垂直駆動回路4は、例えばシフトレジスタによって構成され、画素部3の各画素2を行単位で順次垂直方向に選択走査する。そして、各画素2のフォトダイオードにおいて受光量に応じて生成した信号電荷に基づく画素信号を、垂直信号線9を通してカラム信号処理回路5に供給する。カラム信号処理回路5は、例えば、画素2の列毎に配置されており、1行分の画素2から出力される信号を画素列毎に黒基準画素領域図示しないが、有効画素領域の周囲に形成されるからの信号によって、ノイズ除去や信号増幅等の信号処理を行う。カラム信号処理回路5の出力段には、水平選択スイッチ図示せずが水平信号線10とのあいだに設けられている。水平駆動回路6は、例えばシフトレジスタによって構成され、水平走査パルスを順次出力することによって、カラム信号処理回路5の各々を順番に選択し、カラム信号処理回路5の各々から画素信号を水平信号線10に出力させる。出力回路7は、カラム信号処理回路5の各々から水平信号線10を通して、順次に供給される信号に対し信号処理を行い出力する。[1.2要部の構成]次に、図2~図3を用いて、本実施形態例の固体撮像装置1の要部の概略構成について説明する。図2は、本実施形態例に係る固体撮像装置1の1画素分の概略断面構成図であり、図3A,Bは、図2に示す固体撮像装置1の製造途中における概略断面構成図である。本実施形態例の固体撮像装置1は、図2に示すように、光電変換部PDが形成された第1の基板80と、電荷蓄積容量部61及び複数のMOSトランジスタが形成された第2の基板81とを有して構成されている。そして、第1の基板80及び第2の基板81は、積層して張り合わされた構成とされている。また、光電変換部PDが形成された第1の基板80側が、光Lが入射される光入射面を構成しており、第1の基板80の光入射面上には、カラーフィルタ59、及びオンチップレンズ60が形成されている。図3A,Bを用いて、第1の基板80及び第2の基板81の構成について詳述する。まず、第1の基板80について説明する。第1の基板80は、図3Aに示すように、光電変換部PDと、第1転送トランジスタTr1のドレインとされる不純物領域16が形成された半導体基板12と、その半導体基板12上部に形成された、多層配線層17とから構成されている。半導体基板12は、N型のシリコン基板により形成され、その半導体基板12上部には、P型ウェル層13が形成されている。P型ウェル層13は半導体基板12にP型の不純物をイオン注入することにより形成することができる。光電変換部PDは、P型ウェル層13に形成されたN型ウェル層14と、N型ウェル層14に接する領域であって、P型ウェル層13の表面側に形成されたP型不純物領域15により構成されている。N型ウェル層14は、P型ウェル層13の所望の領域にN型の不純物をイオン注入することにより形成されている。また、P型不純物領域15は、P型ウェル層13の所望の領域にP型の不純物を高濃度にイオン注入することにより形成されている。この光電変換部PDにおいては、P型不純物領域15とN型ウェル層14とのpn接合、及びN型ウェル層14とP型ウェル層13とのpn接合の効果により、HADHoleAccumulationDiode登録商標構造が構成される。このような構成を有する光電変換部PDでは、入射した光Lの光量に応じた信号電荷が生成され、P型不純物領域15とN型ウェル層14との間に形成された空乏層に光電変換された信号電荷が蓄積される。不純物領域16は、P型ウェル層13表面側であって、光電変換部PDから所定の距離だけ離した領域に形成されており、光電変換部PDから転送されてくる信号電荷を一時的に蓄積する領域とされる。この不純物領域16は、P型ウェル層13の所望の領域にN型の不純物を高濃度にイオン注入することにより形成される。本実施形態例では、光電変換部PDと不純物領域16との間の領域が、第1転送トランジスタTr1のチャネル部とされる。多層配線層17は、半導体基板12の、光電変換部PDや不純物領域16が形成されたP型ウェル層13上部に形成されている。多層配線層17では、第1転送トランジスタTr1を構成するゲート電極19と、ゲート電極19上部に形成される第1配線層M1と、第1配線層M1上部に形成される第2配線層M2とが、層間絶縁膜18を介して積層されて構成されている。ゲート電極19は、P型ウェル層13に形成された光電変換部PDと不純物領域16との間のチャネル部上部に、図示しないゲート絶縁膜を介して形成されている。第1配線層M1では、第1接続配線23と第2接続配線22とがそれぞれ構成されている。第1接続配線23は、層間絶縁膜18に形成されたコンタクト部21を介して不純物領域16に接続されている。また、第2接続配線22は、層間絶縁膜18に形成されたコンタクト部20を介してゲート電極19に接続されている。第2配線層M2では、第1接続電極27と第2接続電極26とがそれぞれ構成されており、第1接続電極27及び第2接続電極26は、多層配線層17表面に露出して形成されている。第1接続電極27は、層間絶縁膜18に形成されたコンタクト部24を介して、第1配線層M1からなる第1接続配線23に接続されている。また、第2接続電極26は、層間絶縁膜18に形成されたコンタクト部25を介して、第1配線層M1からなる第2接続配線22に接続されている。以上の構成を有する第1の基板80においては、半導体基板12の第1接続電極27、第2接続電極26が形成される側とは反対側が光入射側とされる。また、後述するが、第1の基板における半導体基板12は、後の工程で所定の厚さにまで除去されるものである。次に、第2の基板81について説明する。第2の基板81は、図3Bに示すように、複数のMOSトランジスタのソースドレインとされる不純物領域30,31,32,34,35が形成された半導体基板28と、その半導体基板28上部に形成された多層配線層36とから構成されている。そして、多層配線層36には、電荷蓄積容量部61が形成されている。本実施形態例において、第2の基板81において形成される複数のMOSトランジスタは、第2転送トランジスタTr2と、リセットトランジスタTr3と、増幅トランジスタTr4と、選択トランジスタTr5である。半導体基板28は、N型のシリコン基板により形成され、この半導体基板28上部には、P型ウェル層29が形成されている。P型ウェル層29は半導体基板28にP型の不純物をイオン注入することにより形成することができる。第2転送トランジスタTr2、リセットトランジスタTr3、増幅トランジスタTr4、選択トランジスタTr5を構成する各不純物領域30,31,32,34,35は、P型ウェル層29表面側の所望の領域に、それぞれ形成されている。これらの不純物領域30,31,32,34,35は、P型ウェル層29の所望の領域にN型の不純物を高濃度にイオン注入することにより形成されるものである。不純物領域30は、第2転送トランジスタTr2のソースとされる。また、不純物領域31は、第2転送トランジスタTr2のドレインと、リセットトランジスタTr3のソースに共用され、信号電荷が読み出されるフローティングディフュージョン領域として用いられる。また、不純物領域32は、リセットトランジスタTr3のドレインと、増幅トランジスタTr4のソースに共用される。また、不純物領域34は、増幅トランジスタTr4のドレインと、選択トランジスタTr5のソースに共用される。また、不純物領域35は、選択トランジスタTr5のドレインとされる。そして、各不純物領域30,31,32,34,35間のP型ウェル層29領域は、各MOSトランジスタを構成するチャネル部とされる。多層配線層36は、半導体基板28の、不純物領域30,31,32,34,35が形成されたP型ウェル層29上部に形成されている。多層配線層36では、各MOSトランジスタを構成するゲート電極38,39,40,41と、第1配線層M1’と、第2配線層M2’と、第3配線層M3’が、層間絶縁膜37を介して積層されて構成されている。各ゲート電極38,39,40,41は、各MOSトランジスタを構成するチャネル部上に、図示しないゲート絶縁膜を介して形成されている。不純物領域30と不純物領域31間のP型ウェル層29上部に形成されるゲート電極38は、第2転送トランジスタTr2のゲート電極38とされる。また、不純物領域31と不純物領域32間のP型ウェル層29上部に形成されるゲート電極39は、リセットトランジスタTr3のゲート電極とされる。また、不純物領域32と不純物領域34間のP型ウェル層29上部に形成されるゲート電極40は、増幅トランジスタTr4のゲート電極とされる。また、不純物領域34と不純物領域35間のP型ウェル層29上部に形成されるゲート電極41は、選択トランジスタTr5のゲート電極とされる。第1配線層M1’は、ゲート電極38,39,40,41上部に層間絶縁膜37を介して形成されており、この第1配線層M1’では第1接続配線50、第2接続配線49、選択配線48、及び垂直信号線9がそれぞれ構成されている。第1接続配線50は、層間絶縁膜37に形成されたコンタクト部42を介して、第2転送トランジスタTr2のソースとされる不純物領域30に接続されている。第2接続配線49は、層間絶縁膜37に形成されたコンタクト部43,44を介して、それぞれ不純物領域31及び増幅トランジスタTr4のゲート電極40に接続されている。すなわち、第2接続配線49により、フローティングディフュージョン領域である不純物領域31と増幅トランジスタTr4のゲート電極40は電気的に接続されている。また、選択配線48は、層間絶縁膜37に形成されたコンタクト部45を介して選択トランジスタTr5のゲート電極41に接続されている。そして、選択トランジスタTr5のゲート電極41には、選択配線48から、選択パルスが供給される。また、垂直信号線9は、層間絶縁膜37に形成されたコンタクト部46を介して、選択トランジスタTr5のドレインである不純物領域35に接続されている。第2配線層M2’では、第3接続配線52、及び電荷保持用電極51が構成されている。第3接続配線52は、層間絶縁膜37に形成されたコンタクト部47を介して第1接続配線50に接続されている。また、電荷保持用電極51は、所定の領域に延在して形成されている。この電荷保持用電極51は、後述するが、電荷蓄積容量部61を構成する電極である。このため、電荷保持用電極51は電荷蓄積容量部61の容量値が十分に得られる大きさに形成されている。また、この電荷保持用電極51には、図示しない第2の基板81の多層配線層36に形成された第1転送配線が接続されており、第1転送配線から電荷保持用電極51には、第1転送パルスが供給される。そして、第2配線層M2’の第3接続配線52及び電荷保持用電極51上部には、誘電体層53が形成され、第3配線層M3’は、誘電体層53を介して第2配線層M2’上部に形成されている。すなわち、誘電体層53は、第2配線層M2’と第3配線層M3’の間に挟まれて構成されている。この誘電体層53の材料としては、高誘電体材料であるTaO,HfO,AlO等を用いることができる。第3配線層M3’では、第1接続電極56と第2接続電極57とがそれぞれ構成されており、第1接続電極56及び第2接続電極57は、多層配線層36表面に露出して形成されている。第1接続電極56は、誘電体層53に形成されたコンタクト部55を介して、第2配線層M2’からなる第3接続配線52に接続され、また、第2配線層M2’で構成された電荷保持用電極51上部に延在して形成されている。また、第2接続電極57は、誘電体層53に形成されたコンタクト部54を介して、第2配線層M2’からなる電荷保持用電極51に接続されている。本実施形態例では、電荷保持用電極51と、その上部に誘電体層53を介して形成される第1接続電極56により、電荷蓄積容量部61が形成されている。なお、図3Bにおいては図示を省略するが、第2転送トランジスタTr2のゲート電極38には、第2転送パルスを供給するための第2転送配線が接続されている。同じく、リセットトランジスタTr3のゲート電極39にも、リセットパルスを供給するためのリセット配線が接続されている。そして、これらの第2転送配線及びリセット配線は多層配線層36に形成されている所望の配線層によって形成されている。そして、本実施形態例の固体撮像装置1は、第2の基板81上部に、第1の基板80及び第2の基板81の互いの第1接続電極56,27、及び第2接続電極57,26同士が接続されるように第1の基板80が積層された構成とされている。そして、第1の基板80と第2の基板81が張り合わされることにより、第1転送トランジスタTr1を構成する不純物領域16と、電荷蓄積容量部61と、第2転送トランジスタTr2を構成する不純物領域30が電気的に接続される。また、本実施形態例の固体撮像装置1では、第1の基板80と第2の基板81が積層されて張り合わされることにより、光電変換部PDと電荷蓄積容量部61が立体的に積層される。また、本実施形態例の固体撮像装置1では、第1接続電極56は遮光膜を兼ねるものであり、第2転送トランジスタTr2のソースとなる不純物領域30は第1接続電極56に遮光されている。このため、不純物領域30への光の入射が抑制され、不要な信号電荷の発生が抑制されるので、混色が低減される。そしてこの場合、光電変換部PDの開口部分を除く全ての領域が遮光されることが好ましい。次に、第1の基板80と第2の基板81を積層して形成する本実施形態例の固体撮像装置1の製造方法について説明する。[1.3固体撮像装置の製造方法]図4A,図5A,図6Aは、第1の基板80における第1接続電極27及び第2接続電極26の製造工程図であり、図4B,図5B,図6Bは、第2の基板81における第1接続電極56及び第2接続電極57の製造工程図である。また、図7、及び図8は、第1接続電極27,56及び第2接続電極26,57同士の接着方法を示す図である。なお、第1の基板80における第1接続電極27及び第2接続電極26、及び、第2の基板81における第1接続電極56及び第2接続電極57を形成する前段の工程は、通常の固体撮像装置の製造方法と同様であるから説明を省略する。また、図4~図8において、図2、及び図3に対応する部分には同一符号を付す。図4Aに示すように、第1の基板80において、第1配線層M1を被覆する層間絶縁膜18を形成した後、第2配線層M2からなる第1接続電極27及び第2接続電極26を形成する。第1接続電極27は、コンタクト部24を介して第1接続配線23に接続されるように形成され、また、第2接続電極26は、第2接続配線22にコンタクト部25を介して接続されるように形成する。第2の基板81においても同様に、図4Bに示すように、第2配線層M2’を被覆する層間絶縁膜37を形成した後第3配線層M3’からなる第1接続電極56及び第2接続電極57を形成する。第1接続電極56は、コンタクト部55を介して第3接続配線52に接続されるように形成され、また、第2接続電極57は、電荷保持用電極51にコンタクト部54を介して接続されるように形成する。そして、本実施形態例では、これらの第1接続電極27,56、及び第2接続電極26,57はそれぞれアルミニウムにより形成されている。その後、図5Aに示すように、第1の基板80において、アルミニウムから成る第1接続電極27及び第2接続電極26を形成した後、第1接続電極27及び第2接続電極26を被覆するように接着剤を塗布し、接着剤層18aを形成する。同様に、図5Bに示すように、第2の基板81において、アルミニウムから成る第1接続電極56及び第2接続電極57を形成した後、第1接続電極56及び第2接続電極57を被覆するように接着剤を塗布し、接着剤層37aを形成する。この接着剤層18a,37aは、層間絶縁膜18,37を兼ねるものである。その後、図6A,Bに示すように、接着剤層18a,37aを酸素プラズマエッチングにより除去し、第1の基板80及び第2の基板81の第1接続電極27,56及び第2接続電極26,57の表面を露出させる。その後、例えば、アルゴンスパッタにより、それぞれの電極表面を活性化し、活性化層18b,37bを形成する。その後、図7に示すように、第2の基板81の活性化層37bに、第1の基板80の活性化層18bが張り合わされるように圧着する。そうすると、活性化された電極面同士が圧着されることにより、第1の基板80及び第2の基板81は、一体化すると共に、それぞれの第1接続電極27と第1接続電極56、及び第2接続電極26と第2接続電極57とが互いに電気的に接合する。以上のようにして接着されることにより、第1の基板80と第2の基板81が一体化され、電気的にも接続される。第1の基板80と第2の基板81とが接続された後、図8に示すように、第1の基板80の光入射側の半導体基板12をエッチングにより除去し、光電変換部PDの機能するため光電変換部PDで光が吸収されるために必要な厚さまで薄肉化する。その後、図2に示すように、第1の基板80上部の光入射面側に、カラーフィルタ59、及び、オンチップレンズ60等を順に形成して、本実施形態例の固体撮像装置1が完成する。カラーフィルタ59及びオンチップレンズ60等も、通常の固体撮像装置の製造方法と同様にして形成する。[1.4固体撮像装置の回路構成]次に、図9を用いて、本実施形態例の固体撮像装置1の駆動方法について説明する。図9は、本実施形態例の固体撮像装置1の1画素分の回路構成であり、図10は、隣接する2行2列、4画素分の回路構成である。図9の線aは、第1の基板80に形成された第1接続電極27及び第2接続電極26と、第2の基板81に形成された第1接続電極56と第2接続電極57との電極接続面である。光電変換部PDであるフォトダイオードのアノード側は接地され、カソード側は、第1転送トランジスタTr1のソースに接続されている。また、図2では図示を省略しているが、図9,10に示すように、第1の基板80には、光電変換部用リセットトランジスタTr6が構成されており、光電変換部PDのカソード側には、光電変換部用リセットトランジスタTr6のドレインが接続されている。光電変換部用リセットトランジスタTr6のソースには電源電圧VDDを印加するための電源電圧配線85が接続されている。また、光電変換部用リセットトランジスタTr6のゲート電極62にはリセットパルスφPDRSTを供給するためのリセット配線75が接続されている。第1転送トランジスタTr1のドレインは、電荷蓄積容量部61を構成する第1接続電極56を介して、第2転送トランジスタTr2のソースに接続されている。第1転送トランジスタTr1のゲート電極19には、第1転送パルスφTRG1が供給される第1転送配線84が接続されている。また、第1転送配線84は、電荷蓄積容量部61を構成する電荷保持用電極51に接続されている。第2転送トランジスタTr2のドレインは、リセットトランジスタTr3のソースに接続されるとともに、増幅トランジスタTr4のゲート電極40に接続されている。第2転送トランジスタTr2のゲート電極38には第2転送パルスφTRG2が供給するための第2転送配線63が接続されている。リセットトランジスタTr3のドレインには電源電圧VDDを印加するための電源電圧配線88が接続されており、リセットトランジスタTr3のゲート電極39にはリセットパルスφRSTを供給するためのリセット配線64が接続されている。増幅トランジスタTr4のソースには電源電圧VDDを印加するための電源電圧配線88が接続されており、増幅トランジスタTr4のドレインは選択トランジスタTr5のソースに接続されている。選択トランジスタTr5のゲート電極41には選択パルスφSELを供給するための選択配線48が接続されており、選択トランジスタTr5のドレインは垂直信号線9に接続されている。そして、図10に示すように、画素2が二次元マトリクス状に配列される固体撮像装置1においては、各ゲート電極38,39,41に行毎に共通の第2転送配線63、リセット配線64、選択配線48が接続される。そして、各ゲート電極38,39,41に入力される第2転送パルスφTRG2、リセットパルスφRST、選択パルスφSELは、垂直駆動回路4から供給されている。また、図示しないが光電変換部用リセットトランジスタTr6のゲート電極62に供給されるリセットパルスφPDRST、第1転送トランジスタTr1のゲート電極19に供給される第1転送パルスφTRG1も垂直駆動回路4により供給される。また、選択トランジスタTr5のドレインには列ごとに共通の垂直信号線9が接続される。垂直信号線9の後段には、列ごとに設けられたカラム信号処理回路5が接続されている。そして、カラム信号処理回路5の後段には水平駆動回路6からの水平選択パルスが入力される水平トランジスタTr7が接続されている。[1.5固体撮像装置の駆動方法]次に、以上の回路構成を有する固体撮像装置1における駆動方法を、図11に示すタイミングチャート及び、図10の回路構成を用いて説明する。まず、リセットパルスφPDRSTをハイにして、全画素の光電変換部用リセットトランジスタTr6を同時にオンすることにより、全画素の光電変換部PDの電位を電源電圧VDDと同電位になるようにリセットする。すなわち、この動作により、全画素の光電変換部PDに貯まっていた不要な電荷が排出され、光電変換部PDの電位が一定値VDDにリセットされる。次に、リセットパルスφPDRSTをローにして、全画素の光電変換部用リセットトランジスタTr6を同時にオフし、全画素の光電変換部PDにおいて信号電荷の生成蓄積を開始する。信号電荷は、光電変換部PDに入射した光の光量に応じて生成され、生成された信号電荷は、光電変換部PDにおけるpn接合の効果によりできる電位の井戸に蓄積される。このとき、電荷蓄積容量部61に貯まっていた信号電荷は、前の読み出し時に順次読み出されて電荷蓄積容量部61は空になっていると仮定するが、別途、電荷蓄積容量部61をリセットするタイミングを設けても良い。次いで、リセットパルスφPDRSTをローにしてから所定の蓄積時間を経過する前に、第1転送パルスφTRG1をハイにして、全画素の第1転送トランジスタTr1を同時にオンして、光電変換部PDに貯まっている信号電荷を不純物領域16に転送する。そうすると、不純物領域16、不純物領域30、及び電荷蓄積容量部61は電気的に接続されているので、信号電荷は第1の基板80に形成された不純物領域16、不純物領域30、及び電荷蓄積容量部61に一時的に蓄積される。また、このように第1転送パルスφTRG1がハイになっている間は、信号電荷は、電荷蓄積容量部61に主に蓄積されている。その後、第1転送パルスφTRG1をローにして全画素の第1転送トランジスタTr1をオフすることにより、主に電荷蓄積容量部61に蓄積されていた信号電荷が、不純物領域16及び不純物領域30の空乏層に転送される。図11に示すように、リセットパルスφPDRSTをローにしてから第1転送パルスφTRG1を再度ローにするまでの時間が蓄積露光時間電子シャッタの時間となる。なお、第1転送パルスφTRG1をハイにして、光電変換部PDから電荷蓄積容量部61へ信号電荷を転送する際には、第1転送パルスφTRG1の電位は、光電変換部PDからの信号電荷を完全転送できる電位にする。次に、リセットパルスφPDRSTをハイにして、全画素の光電変換部用リセットトランジスタTr6をオンして光電変換部PDをリセットする。これにより、電荷蓄積容量部61に貯まっている信号電荷を読み出す間に、光電変換部PDに蓄積され、光電変換部PDの最大蓄積電荷量を超えた分の信号電荷が、電荷蓄積容量部61へ溢れてしまうのを防ぐ。あるいは、次の信号電荷の蓄積に備えて、光電変換部PDを電源電圧VDDと同電位にリセットする。電荷蓄積容量部61や、不純物領域16、30に信号電荷を蓄積している間は、第1転送パルスφTRG1の電位として、電荷蓄積容量部61の表面に反転層を形成するような電位を加えてもよい。これにより、信号電荷の蓄積中に、暗電流の発生を抑制することができる。その後、選択パルスφSEL1をハイにして、1行目の選択トランジスタTr5をオンし、1行目の画素2を選択する。この1行目の選択パルスφSEL1をハイにした状態において、リセットパルスφRST1をハイにして、1行目のリセットトランジスタTr3をオンする。これにより、増幅トランジスタTr4のゲート電極40に接続されているフローティングディフュージョン領域となる不純物領域31の電位が電源電圧VDDと同電位にリセットされる。このとき、増幅トランジスタTr4のリセット時出力は、垂直信号線9を介してカラム信号処理回路5に保存される。次いで、第2転送パルスφTRG21をハイにして、1行目の画素2の第2転送トランジスタTr2をオンし、1行目の画素2の不純物領域30、及び不純物領域16にある信号電荷をフローティングディフュージョン領域である不純物領域31に転送する。このとき、第2転送パルスφTRG21の電位は、不純物領域30、及び不純物領域16から不純物領域31へ信号電荷を完全転送できる電位にする。不純物領域31に信号電荷が読み出されることにより、フローティングディフュージョン領域である不純物領域31の電位が変化し、その電位変化に応じた信号電圧が増幅トランジスタTr4のゲート電極40に印加される。そして、増幅トランジスタTr4により増幅された信号電圧が、垂直信号線9に出力される。そして、垂直信号線9に出力された信号電圧は、カラム信号処理回路5へ送られる。カラム信号処理回路5では、先ほど保存されたリセット時出力と、増幅された信号電圧との差を1行目の画素2の画素信号として出力する。そして、これらの1行目の画素2の画素信号は、水平駆動回路6により水平トランジスタTr7を順次オンすることにより、出力回路7を経て出力端子Voutからシリアルに出力される。その後、選択パルスφSEL1をローにした後、選択パルスφSEL2をハイにして、2行目の選択トランジスタTr5をオンし、2行目の画素2を選択する。この2行目の選択トランジスタTr5の選択パルスφSEL2をハイにした状態において第2転送パルスφTRG22、リセットパルスφRST2の状態を、1行目の第2転送パルスφTRG21、リセットパルスφRST1と同様に駆動する。これにより、2行目の画素2に関して、先に説明した1行面と同様の読み出し動作が行われる。以上の説明からわかるように、本実施形態例の固体撮像装置1では、光電変換部PDにおいて信号電荷を生成、蓄積する蓄積露光時間は全画素同時刻に行われる。そして、全画素同時刻に蓄積された信号電荷は、それぞれの電荷蓄積容量部61で蓄積保持され、ライン順次で、不純物領域31に読み出され、信号電荷の電位に応じて増幅された信号電圧が垂直信号線9を介して出力される。本実施形態例の固体撮像装置1によれば、従来のグローバルシャッタ機能を有する固体撮像装置と回路構成自体に大きな変更はないが、光電変換部PDと、回路部分とを別の基板に形成することにより、光電変換部PDの開口面積を大きくすることができる。すなわち、本実施形態例では、第1の基板80における受光面の有効面積の全てを、光電変換部PDとして用いることができるので、光電変換部PD自体の面積を確保することもでき、また、開口面積も大きくすることができる。これにより、受光感度の向上が図られる。また、第1の基板80に形成される光電変換部PDと、第2の基板81に形成される複数のMOSトランジスタは、従来の固体撮像装置1の製造方法においても、それぞれ、独立の工程で形成されるものである。そのため、一つの基板に全て形成することで共通化できる工程を除けば、本実施形態例の第1の基板80を形成する工程と、第2の基板81を形成する工程を足し合わせた工程数は、従来の固体撮像装置の製造における工程数に近くなる。すなわち、従来の1つの基板に全ての要素を形成する固体撮像装置と、第1の基板80と第2の基板81にそれぞれ必要な要素を形成する本実施形態例の固体撮像装置1とは、製造工程数はそれほど変わらない。一方、本実施形態例の固体撮像装置1では、光電変換部PDを形成する第1の基板80と、電荷蓄積容量部61と複数のMOSトランジスタを形成する第2の基板81を別個に形成するため、1つの基板面積を小さくすることができる。このため、固体撮像装置1が形成されたチップ面積の縮小化が図られ、1枚のウェハーからとれるチップの数を増やすことができる。このように、本実施形態例では、工程数は変わらず、1枚のウェハーからとれるチップ数を増やすことができるので、理論上は、チップ単体のコストを安くすることができる。また、本実施形態例の固体撮像装置1では、第1の基板80と第2の基板81とが電気的に接続されるため、複数のMOSトランジスタを駆動する回路構成は、全て第2の基板81に形成すればよく、回路が複雑なることがない。以上のように、本実施形態例の固体撮像装置1によれば、各画素2が、電荷蓄積容量部61を保有することで、全画素同時の電子シャッタ動作グローバルシャッタ動作を行うことができる。また、電荷蓄積容量部61と、光電変換部PDとを立体的に積層することにより、光電変換部PDの受光面積を最大限に活用することで、小さい面積で最大の受光感度を得ることが可能になる。同じ性能の素子を従来の固体撮像装置よりはるかに小さい面積で実現えきるので、チップ単体のコストを下げると同時に、映像機器等、電子機器の小型化に適した固体撮像装置を得ることができる。2.第2の実施形態:固体撮像装置次に、本発明の第2の実施形態に係る固体撮像装置について説明する。図12は、本発明の第2の実施形態に係る固体撮像装置90の全体を示す概略構成図である。本実施形態例の固体撮像装置90は、第1の実施形態における固体撮像装置1と、電荷蓄積容量部の構成が異なるものである。また、本実施形態例の固体撮像装置90の全体構成は、図1と同様であるから、重複説明を省略する。図12において、図2に対応する部分には同一符号付し、重複説明を省略する。本実施形態例の第2の基板91は、図12に示すように、所望の不純物領域31,32,33,34,35及び、埋め込み型の電荷蓄積容量部74が形成された半導体基板78と、所望の配線、及び電極が形成される多層配線層76とから構成されている。第2の基板91において形成される複数のMOSトランジスタは、第2転送トランジスタTr2と、リセットトランジスタTr3と、増幅トランジスタTr4と、選択トランジスタTr5である。半導体基板78は、N型のシリコン基板により形成され、半導体基板78上部の、MOSトランジスタ及び電荷蓄積容量部74が形成される領域には、P型ウェル層79が形成されている。P型ウェル層79は半導体基板78にP型の不純物をイオン注入することにより形成することができる。第2転送トランジスタTr2、リセットトランジスタTr3、増幅トランジスタTr4、選択トランジスタTr5を構成する各不純物領域31,32,34,35は、P型ウェル層表面側の所望の領域に、それぞれ形成されている。これらの不純物領域31,32,34,35は、P型ウェル層79の所望の領域にN型の不純物を高濃度にイオン注入することにより形成される。不純物領域31は、第2転送トランジスタTr2のドレインと、リセットトランジスタTr3のソースに共用される、信号電荷が読み出されるフローティングディフュージョン領域として用いられる。また、不純物領域32は、リセットトランジスタTr3のドレインと、増幅トランジスタTr4のソースに共用される。また、不純物領域34は、増幅トランジスタTr4のドレインと、選択トランジスタTr5のソースに共用される。また、不純物領域35は、選択トランジスタTr5のドレインとされる。電荷蓄積容量部74は、半導体基板78の溝部70に形成された第1電極層72、誘電体層71、第2電極層73により構成されている。すなわち、本実施形態例の電荷蓄積容量部74は、トレンチキャパシタを構成している。溝部70は、P型ウェル層79表面から、半導体基板78のN領域に達する深さにまで開口することにより形成されている。そして、第1電極層72は、溝部70底部の周辺領域を囲む領域に、半導体基板78のN領域に接するように形成されたN型の不純物領域により構成されている。この第1電極層72は、P型ウェル層79と、半導体基板78を構成するN領域との界面に、N型の不純物をイオン注入することにより形成する。誘電体層71は、溝部70内表面に形成されたシリコン酸化膜により形成されている。第2電極層73は、誘電体層71を介して溝部70内を埋め込むように形成された多結晶シリコンにより形成されている。この第2電極層73を構成する多結晶シリコンは、N型の不純物がドープされていることが好ましい。そして、電荷蓄積容量部74を構成する第2電極層73は、半導体基板78の表面側で、電荷蓄積容量部74と、不純物領域31との間に形成される第2転送トランジスタTr2のチャネル部となる領域に接続されるように形成されている。また、本実施形態例では、半導体基板78のP型ウェル層79が形成された領域以外の表面に、N型の不純物が高濃度にイオン注入され不純物領域33が形成されている。そして、この不純物領域33と第1電極層72は、半導体基板78を構成する同電位のN領域によって電気的に接続される構成とされている。このような構成の電荷蓄積容量部74における第2電極層73は、第2転送トランジスタTr2のソースとされる。そして、電荷蓄積容量部74、及び各不純物領域31,32,34,35との間のP型ウェル層79の領域は各MOSトランジスタのチャネル部とされる。多層配線層76は、半導体基板78上部に形成されている。多層配線層76では、MOSトランジスタを構成するゲート電極38,39,40,41と、第1配線層M1’と、第2配線層M2’が、層間絶縁膜77を介して積層されて構成されている。ゲート電極38,39,40,41は、各チャネル部上部に、図示しないゲート絶縁膜を介して形成されている。電荷蓄積容量部74と不純物領域31間のP型ウェル層79上部に形成されるゲート電極38は、第2転送トランジスタTr2のゲート電極とされる。また、不純物領域31と不純物領域32間のP型ウェル層79上部に形成されるゲート電極39は、リセットトランジスタTr3のゲート電極とされる。また、不純物領域32と不純物領域34間のP型ウェル層79上部に形成されるゲート電極40は、増幅トランジスタTr4のゲート電極とされる。また、不純物領域34と不純物領域35間のP型ウェル層79上部に形成されるゲート電極41は、選択トランジスタTr5のゲート電極とされる。第1配線層M1’では、第1接続配線50、第2接続配線49、選択配線48、及び垂直信号線9がそれぞれ構成されている。第1接続配線50は、層間絶縁膜77に形成されたコンタクト部42を介して、第2転送トランジスタTr2のソースとされる第2電極層73に接続されている。第2接続配線49は、層間絶縁膜77に形成されたコンタクト部43,44を介して、それぞれ不純物領域31及び増幅トランジスタTr4のゲート電極40に接続されている。すなわち、第2接続配線49により、フローティングディフュージョン領域となる不純物領域31と増幅トランジスタTr4のゲート電極40は電気的に接続されている。また、選択配線48は、層間絶縁膜77に形成されたコンタクト部45を介して選択トランジスタTr5のゲート電極41に接続されている。選択配線48により、選択トランジスタTr5のゲート電極41には、選択パルスが供給される。また、垂直信号線9は、層間絶縁膜77に形成されたコンタクト部46を介して、選択トランジスタTr5のドレインである不純物領域35に接続されている。第2配線層M2’では、第1接続電極86と第2接続電極87とがそれぞれ構成されており、第1接続電極86及び第2接続電極87は、多層配線層76表面に露出して形成されている。第1接続電極86は、層間絶縁膜77に形成されたコンタクト部82を介して、第1配線層M1’からなる第1接続配線50に接続されている。また、第2接続電極87は、層間絶縁膜77に形成されたコンタクト部83を介して半導体基板78を構成するN領域に形成された不純物領域33に接続されている。また、この第2接続電極87には、図示しない第2の基板91の多層配線層76に形成された第1転送配線が接続されており、第1転送配線から、第1転送トランジスタTr1のゲート電極19、及び不純物領域33には、第1転送パルスが供給される。なお、図12においては図示を省略するが、第2転送トランジスタTr2のゲート電極38には、第2転送パルスを供給する第2転送配線が接続されている。同じく、リセットトランジスタTr3のゲート電極39にも、リセットパルスを供給するリセット配線が接続されている。そして、これらの第2転送配線及びリセット配線は多層配線層の、所望の配線層によって形成されている。そして、本実施形態例の固体撮像装置90は、第2の基板91上部に、第1の基板80及び第2の基板91の互いの第1接続電極27,86、第2接続電極26,87同士が接続されるように第1の基板80が積層された構成とされている。本実施形態例の固体撮像装置90においても、第1の実施形態における固体撮像装置1と同様の方法により、第1の基板80と第2の基板91が張り合わされる。また、本実施形態例の固体撮像装置90においても、第1の実施形態におけり固体撮像装置1と同様の回路構成を有する。本実施形態例の固体撮像装置90では、第1転送トランジスタTr1のゲート電極19に供給される第1転送パルスがハイにされることにより、第1転送トランジスタTr1がオンされて、信号電荷は、光電変換部PDから不純物領域16に転送される。このとき、第2の基板91の第1電極層72には、ゲート電極19と同電位が供給されているので、信号電荷は、第1の基板80の不純物領域16と、第2の基板91に形成された電荷蓄積容量部74によって一時的に保持される。このとき、信号電荷は、主に、電荷蓄積容量部74に蓄積される。その後、画素毎にフローティングディフュージョン領域である不純物領域31に転送され画素毎に読み出される。このような駆動方法は第1の実施形態における固体撮像装置1と同様である。本実施形態例の固体撮像装置90によれば、電荷蓄積容量部74を半導体基板78に形成された溝部70に形成することで、電荷蓄積容量部を構成する配線層を減らすことができる他、第1の実施形態における固体撮像装置1と同様の効果を得ることができる。上述の第1の実施形態、及び第2の実施形態では、電荷蓄積容量部を第2の基板側に形成する例としたが、第1の基板側に形成してもよい。しかし、受光面積を大きくとるという目的からは、第1の基板に形成することが好ましい。また、上述の第1の実施形態、及び第2の実施形態では、入射光量に応じた信号電荷を物理量として検知する単位画素が行列状に配置されてなるCMOS型固体撮像装置に適用した場合を例に挙げて説明した。しかしながら、本発明はCMOS型固体撮像装置への適用に限られるものではない。また画素が二次元マトリックス状に形成された画素部の画素列ごとにカラム回路を配置してなるカラム方式の固体撮像装置全般に限定するものでもない。また、本発明は、可視光の入射光量の分布を検知して画像として撮像する固体撮像装置への適用に限らず、赤外線やX線、あるいは粒子等の入射量の分布を画像として撮像する固体撮像装置にも適用可能である。また、広義の意味として、圧力や静電容量など、他の物理量の分布を検知して画像として撮像する指紋検出センサ等の固体撮像装置物理量分布検知装置全般に対して適用可能である。さらに、本発明は、画素部の各単位画素を行単位で順に走査して各単位画素から画素信号を読み出す固体撮像装置に限られるものではない。画素単位で任意の画素を選択して、当該選択画素から画素単位で信号を読み出すX-Yアドレス型の固体撮像装置に対しても適用可能である。なお、固体撮像装置はワンチップとして形成された形態であってもよいし、画素部と、信号処理部または光学系とがまとめてパッケージングされた撮像機能を有するモジュール状の形態であってもよい。また、本発明は、固体撮像装置への適用に限られるものではなく、撮像装置にも適用可能である。ここで、撮像装置とは、デジタルスチルカメラやビデオカメラ等のカメラシステムや、携帯電話機などの撮像機能を有する電子機器のことを言う。なお、電子機器に搭載される上記モジュール状の形態、即ちカメラモジュールを撮像装置とする場合もある。3.第3の実施形態:電子機器次に、本発明の第3の実施形態に係る電子機器について説明する。図13は、本発明の第3の実施形態に係る電子機器200の概略構成図である。本実施形態例の電子機器200は、上述した本発明の第1の実施形態における固体撮像装置1を電子機器カメラに用いた場合の実施形態を示す。図13に、本実施形態例に係る電子機器200の概略断面構成を示す。本実施形態に係る電子機器200は、静止画撮影が可能なデジタルカメラを例としたものである。本実施形態に係る電子機器200は、固体撮像装置1と、光学レンズ210と、シャッタ装置211と、駆動回路212と、信号処理回路213とを有する。光学レンズ210は、被写体からの像光入射光を固体撮像装置1の撮像面上に結像させる。これにより固体撮像装置1内に一定期間当該信号電荷が蓄積される。シャッタ装置211は、固体撮像装置1への光照射期間および遮光期間を制御する。駆動回路212は、固体撮像装置1の転送動作およびシャッタ装置211のシャッタ動作を制御する駆動信号を供給する。駆動回路212から供給される駆動信号タイミング信号により、固体撮像装置1の信号転送を行なう。信号処理回路213は、各種の信号処理を行う。信号処理が行われた映像信号は、メモリなどの記憶媒体に記憶され、あるいはモニタに出力される。本実施形態例の電子機器200では、固体撮像装置1の微細化が可能であるため、電子機器200全体の小型化が可能とされる。また、固体撮像装置1を形成するコストが低減されるため、電子機器200の製造コストも低減される。このように、固体撮像装置1を適用できる電子機器200としては、カメラに限られるものではなく、デジタルスチルカメラ、さらには携帯電話機等のモバイル機器向けカメラモジュールなどの撮像装置に適用可能である。本実施形態例においては、固体撮像装置1を電子機器に用いる構成としたが、前述した第2の実施形態における固体撮像装置90を用いることもできる。"