右目用画像信号を表示する右目用フィールドと左目用画像信号を表示する左目用フィールドとを交互に繰り返して画像を表示するとともに前記右目用フィールドおよび前記左目用フィールドに同期した第1制御信号を発信する画像表示部と、前記第1制御信号を受信するとともに可視光を透過および遮断する右目用シャッタおよび左目用シャッタを有するシャッタ眼鏡とを備えた画像表示装置であって、前記シャッタ眼鏡は、受信した複数フィールド分にわたる前記第1制御信号にもとづく複数フィールド分の第1タイミング情報を記憶するとともに、記憶した複数フィールド分の前記第1タイミング情報にもとづき第2制御信号を生成するシャッタ制御回路を備え、前記第2制御信号を用いて前記右目用シャッタおよび前記左目用シャッタにおける可視光の透過および遮断を制御することを特徴とする画像表示装置。前記シャッタ制御回路は、クロック発生部と、前記クロック発生部で発生したクロックにもとづき計数を行うとともに受信した前記第1制御信号でリセットされるカウンタ部と、前記第1制御信号を受信したときの前記カウンタ部の出力信号を第1タイミング情報として複数フィールド分記憶する記憶部と、前記記憶部で記憶した複数フィールド分の第1タイミング情報にもとづき第2タイミング情報を設定するタイミング設定部と、前記タイミング設定部が設定した第2タイミング情報と前記カウンタ部の出力とを比較して前記第2制御信号を生成する制御信号生成部とを備えたことを特徴とする請求項1に記載の画像表示装置。前記シャッタ制御回路は、複数フィールド分にわたる前記第1制御信号のうち、半数以上の前記第1制御信号が欠落したときに、前記右目用シャッタおよび前記左目用シャッタをともに可視光を透過する状態にすることを特徴とする請求項1に記載の画像表示装置。前記画像表示部は、プラズマディスプレイパネルを用いて構成されていることを特徴とする請求項1に記載の画像表示装置。右目用画像信号を表示する右目用フィールドと左目用画像信号を表示する左目用フィールドとを交互に繰り返して画像を表示するとともに前記右目用フィールドおよび前記左目用フィールドに同期した第1制御信号を発信する画像表示部に表示される画像の鑑賞に用いられ、前記第1制御信号を受信するとともに可視光を透過および遮断する右目用シャッタおよび左目用シャッタを有するシャッタ眼鏡であって、受信した複数フィールド分にわたる前記第1制御信号にもとづく複数フィールド分の第1タイミング情報を記憶するとともに、記憶した複数フィールド分の前記第1タイミング情報にもとづき第2制御信号を生成するシャッタ制御回路を備え、前記第2制御信号を用いて前記右目用シャッタおよび前記左目用シャッタにおける可視光の透過および遮断を制御することを特徴とするシャッタ眼鏡。前記シャッタ制御回路は、クロック発生部と、前記クロック発生部で発生したクロックにもとづき計数を行うとともに受信した前記第1制御信号でリセットされるカウンタ部と、前記第1制御信号を受信したときの前記カウンタ部の出力信号を第1タイミング情報として複数フィールド分記憶する記憶部と、前記記憶部で記憶した複数フィールド分の第1タイミング情報にもとづき第2タイミング情報を設定するタイミング設定部と、前記タイミング設定部が設定した第2タイミング情報と前記カウンタ部の出力とを比較して前記第2制御信号を生成する制御信号生成部とを備えたことを特徴とする請求項5に記載のシャッタ眼鏡。前記シャッタ制御回路は、複数フィールド分にわたる前記第1制御信号のうち、半数以上の前記第1制御信号が欠落したときに、前記右目用シャッタおよび前記左目用シャッタをともに可視光を透過する状態にすることを特徴とする請求項5に記載のシャッタ眼鏡。以下、本発明の実施の形態における画像表示装置について、プラズマディスプレイパネルを用いたプラズマディスプレイ装置を例に挙げ、図面を用いて説明する。実施の形態図1は、本発明の実施の形態におけるプラズマディスプレイ装置に用いるパネル10の構造を示す分解斜視図である。ガラス製の前面基板21上には、走査電極22と維持電極23とからなる表示電極対24が複数形成されている。そして、走査電極22と維持電極23とを覆うように誘電体層25が形成され、その誘電体層25上に保護層26が形成されている。この保護層26は、酸化マグネシウムMgOを主成分とする材料で形成されている。ガラス製の背面基板31上にはデータ電極32が複数形成され、データ電極32を覆うように誘電体層33が形成され、さらにその上に井桁状の隔壁34が形成されている。そして、隔壁34の側面および誘電体層33上には赤色R、緑色Gおよび青色Bの各色に発光する蛍光体層35が設けられている。これら前面基板21と背面基板31とを、微小な放電空間を挟んで表示電極対24とデータ電極32とが交差するように対向配置する。そして、その外周部をガラスフリット等の封着材によって封着する。そして、その内部の放電空間には、例えばネオンとキセノンの混合ガスを放電ガスとして封入する。放電空間は隔壁34によって複数の区画に仕切られており、表示電極対24とデータ電極32とが交差する部分に放電セルが形成されている。こうして、パネル10には複数の放電セルが形成される。そして、これらの放電セルで放電を発生し、放電セルの蛍光体層35を発光放電セルを点灯することにより、パネル10にカラーの画像を表示する。なお、パネル10においては、表示電極対24が延伸する方向に配列された連続する3つの放電セル、すなわち、赤色Rに発光する放電セルと、緑色Gに発光する放電セルと、青色Bに発光する放電セルの3つの放電セルで1つの画素が構成される。なお、パネル10の構造は上述したものに限られるわけではなく、例えば隔壁が垂直方向列方向にのみ配置されるストライプ状の隔壁を備えたものであってもよい。図2は、本発明の実施の形態におけるプラズマディスプレイ装置に用いるパネル10の電極配列図である。パネル10には、水平方向行方向に延長されたn本の走査電極SC1~走査電極SCn図1の走査電極22およびn本の維持電極SU1~維持電極SUn図1の維持電極23が配列され、垂直方向列方向に延長されたm本のデータ電極D1~データ電極Dm図1のデータ電極32が配列されている。そして、1対の走査電極SCii=1~nおよび維持電極SUiと1つのデータ電極Djj=1~mとが交差した部分に放電セルが形成される。すなわち、1対の表示電極対24上には、m個の放電セルが形成され、m/3個の画素が形成される。そして、放電セルは放電空間内にm×n個形成され、m×n個の放電セルが形成された領域がパネル10の画像表示領域となる。例えば、画素数が1920×1080個のパネルでは、m=1920×3となり、n=1080となる。図3は、本発明の実施の形態におけるプラズマディスプレイ装置100の回路ブロック図である。本実施の形態に示すプラズマディスプレイ装置100は、画像表示部40とシャッタ眼鏡50とを備えている。画像表示部40は、パネル10、画像信号処理回路41、データ電極駆動回路42、走査電極駆動回路43、維持電極駆動回路44、タイミング発生回路45、制御信号発信部46および各回路ブロックに必要な電源を供給する電源回路図示せずを備えている。画像信号処理回路41は、入力された画像信号にもとづき、各放電セルに階調値を割り当てる。そして、その階調値を、サブフィールド毎の発光非発光を示す画像データ発光非発光をデジタル信号の1、0に対応させたデータのことに変換する。すなわち、画像信号処理回路41は、1フィールド毎の画像信号をサブフィールド毎の発光非発光を示す画像データに変換する。例えば、入力された画像信号がR信号、G信号、B信号を含むときには、そのR信号、G信号、B信号にもとづき、各放電セルにR、G、Bの各階調値を割り当てる。あるいは、入力された画像信号が輝度信号Y信号および彩度信号C信号、またはR-Y信号およびB-Y信号、またはu信号およびv信号等を含むときには、その輝度信号および彩度信号にもとづきR信号、G信号、B信号を算出し、その後、各放電セルにR、G、Bの各階調値1フィールドで表現される階調値を割り当てる。そして、各放電セルに割り当てたR、G、Bの階調値を、サブフィールド毎の発光非発光を示す画像データに変換する。また、入力される画像信号が、右目用画像信号と左目用画像信号とを有する立体視用の画像信号であり、その画像信号をパネル10に表示する際には、右目用画像信号と左目用画像信号とがフィールド毎に交互に画像信号処理回路41に入力される。したがって、画像信号処理回路41は、右目用画像信号を右目用画像データに変換し、左目用画像信号を左目用画像データに変換する。タイミング発生回路45は、水平同期信号および垂直同期信号にもとづき、各回路ブロックの動作を制御する各種のタイミング信号を発生する。そして、発生したタイミング信号をそれぞれの回路ブロック画像信号処理回路41、データ電極駆動回路42、走査電極駆動回路43、維持電極駆動回路44等へ供給する。また、タイミング発生回路45は、シャッタ眼鏡50のシャッタの開閉を制御するための、右目用フィールドおよび左目用フィールドに同期した第1制御信号を制御信号発信部46に出力する。制御信号発信部46は、LEDLightEmittingDiode等の発光素子47を有する。そして、第1制御信号をエンコードしてシリアル信号に変換し、発光素子47を用いて、そのシリアル信号を例えば赤外線等の光信号に変換して発信する。このように、タイミング発生回路45は第1制御信号を発生し、制御信号発信部46は第1制御信号を光信号に変換してシャッタ眼鏡50に発信する。データ電極駆動回路42は、右目用画像データおよび左目用画像データを含む画像データを構成するサブフィールド毎のデータを、各データ電極D1~データ電極Dmに対応する信号に変換する。そして、その信号、およびタイミング発生回路45から供給されるタイミング信号にもとづき、各データ電極D1~データ電極Dmを駆動する。書込み期間では書込みパルスを発生し、各データ電極D1~データ電極Dmに印加する。走査電極駆動回路43は、傾斜波形発生回路、維持パルス発生回路、走査パルス発生回路図3には示さずを備え、タイミング発生回路45から供給されるタイミング信号にもとづいて駆動電圧波形を作成し、走査電極SC1~走査電極SCnのそれぞれに印加する。傾斜波形発生回路は、初期化期間に、走査電極SC1~走査電極SCnに印加する初期化波形をタイミング信号にもとづいて発生する。維持パルス発生回路は、維持期間に、走査電極SC1~走査電極SCnに印加する維持パルスをタイミング信号にもとづいて発生する。走査パルス発生回路は、複数の走査電極駆動IC走査ICを備え、書込み期間に、走査電極SC1~走査電極SCnに印加する走査パルスをタイミング信号にもとづいて発生する。維持電極駆動回路44は、維持パルス発生回路および電圧Veを発生する回路を備え図3には示さず、タイミング発生回路45から供給されるタイミング信号にもとづいて駆動電圧波形を作成し、維持電極SU1~維持電極SUnのそれぞれに印加する。維持期間では、タイミング信号にもとづいて維持パルスを発生し、維持電極SU1~維持電極SUnに印加する。このように画像表示部40は、右目用画像信号を表示する右目用フィールドと左目用画像信号を表示する左目用フィールドとを時間順に交互に繰り返してパネル10に3D画像を表示するとともに、右目用フィールドおよび左目用フィールドに同期した第1制御信号を発生し、光信号に変換してシャッタ眼鏡50に発信する。シャッタ眼鏡50は、シャッタ制御回路52と右目用シャッタ56Rおよび左目用シャッタ56Lとを有する。シャッタ制御回路52は、光信号に変換された第1制御信号をフォトダイオード等の受光素子53を用いて受信し、第1制御信号に再生する。右目用シャッタ56Rおよび左目用シャッタ56Lは、例えば液晶を用いて構成された光学シャッタであり、それぞれ独立にシャッタの開閉が可能である。そして、シャッタ眼鏡50は、制御信号発信部46から発信され、シャッタ制御回路52において受信、再生された第1制御信号にもとづいて右目用シャッタ56Rおよび左目用シャッタ56Lの開閉動作可視光を透過する状態と遮断する状態とを繰り返す動作を制御する。ただし、本実施の形態におけるシャッタ眼鏡50は、シャッタ制御回路52において再生された第1制御信号をそのまま右目用シャッタ56Rおよび左目用シャッタ56Lの制御に用いているわけではない。詳細は後述するが、シャッタ制御回路52は、再生した第1制御信号にもとづき第2制御信号を生成する。そして、シャッタ眼鏡50は、その第2制御信号を用いて右目用シャッタ56Rおよび左目用シャッタ56Lを制御する。このようにシャッタ眼鏡50は、第1制御信号を受信するとともに可視光を透過および遮断する右目用シャッタ56Rおよび左目用シャッタ56Lを有する。なお、本発明は、右目用シャッタ56Rおよび左目用シャッタ56Lを構成する材料が何ら液晶に限定されるものではない。可視光の遮断と透過とを高速に切り換えることができるものであれば、シャッタを構成する材料はどのようなものであってもかまわない。次に、画像表示部40の動作について説明する。画像表示部40は、サブフィールド法によって階調表示を行う。サブフィールド法では、1フィールドを時間軸上で複数のサブフィールドに分割し、各サブフィールドにそれぞれ輝度重みを設定する。それぞれのサブフィールドは初期化期間、書込み期間および維持期間を有する。そして、サブフィールド毎に各放電セルの発光非発光を制御することによってパネル10に画像を表示する。輝度重みとは、各サブフィールドで表示する輝度の大きさの比を表すものであり、各サブフィールドでは輝度重みに応じた数の維持パルスを維持期間に発生する。そのため、例えば、輝度重み8のサブフィールドは、輝度重み1のサブフィールドの約8倍の輝度で発光し、輝度重み2のサブフィールドの約4倍の輝度で発光する。したがって、画像信号に応じた組み合わせで各サブフィールドを選択的に発光させることによって様々な階調を表示し、パネル10に画像を表示することができる。なお、本実施の形態において、プラズマディスプレイ装置100に入力される画像信号は、右目用画像信号と左目用画像信号とをフィールド毎に交互に繰り返す立体視用の画像信号である。そして、右目用画像信号を表示する右目用フィールドと、左目用画像信号を表示する左目用フィールドとを時間順に交互に繰り返してパネル10に表示することで、右目用画像および左目用画像からなる立体視用の画像3D画像がパネル10に表示される。そのため、単位時間例えば、1秒間に表示される3D画像の枚数は、フィールド周波数1秒間に発生するフィールドの数の半分となる。例えば、フィールド周波数が60Hzであれば、1秒間に表示される右目用画像および左目用画像はそれぞれ30枚ずつとなるため、1秒間に30枚の3D画像がパネル10に表示されることになる。そこで、本実施の形態では、フィールド周波数を通常の2倍例えば、120Hzに設定し、フィールド周波数が低い画像を表示する際に発生しやすい画像のちらつきフリッカを低減している。そして、使用者は、パネル10に表示される3D画像を、右目用フィールドおよび左目用フィールドに同期して右目用シャッタ56Rおよび左目用シャッタ56Lをそれぞれ独立に開閉するシャッタ眼鏡50を通して観賞する。これにより、使用者は、右目用画像を右目だけで観測し、左目用画像を左目だけで観測することができるので、パネル10に表示される3D画像を立体視することができる。なお、右目用フィールドと左目用フィールドとは、表示する画像信号が異なるだけであり、1つのフィールドを構成するサブフィールドの数、各サブフィールドの輝度重み、サブフィールドの配列等のフィールドの構成は同じである。そこで、以下、右目用および左目用の区別が必要ない場合には、右目用フィールドおよび左目用フィールドを単にフィールドと略記する。また、右目用画像信号および左目用画像信号を単に画像信号と略記する。また、フィールドの構成のことを、サブフィールド構成とも記す。まず、1つのフィールドの構成と各電極に印加する駆動電圧波形について説明する。右目用フィールドおよび左目用フィールドの各フィールドは複数のサブフィールドを有し、それぞれのサブフィールドは、初期化期間と書込み期間と維持期間とを有する。初期化期間では、放電セルに初期化放電を発生し、続く書込み期間における書込み放電に必要な壁電荷を各電極上に形成する初期化動作を行う。初期化動作には、それまでの放電の有無にかかわらず放電セルに強制的に初期化放電を発生する強制初期化動作と、直前のサブフィールドの書込み期間において書込み放電を発生した放電セルだけに初期化放電を発生する選択初期化動作とがある。書込み期間では、走査電極22に走査パルスを印加するとともにデータ電極32に選択的に書込みパルスを印加し、発光するべき放電セルに選択的に書込み放電を発生して、続く維持期間で維持放電を発生するための壁電荷をその放電セル内に形成する書込み動作を行う。維持期間では、それぞれのサブフィールドの輝度重みに所定の比例定数を乗じた数の維持パルスを走査電極22および維持電極23に交互に印加して、直前の書込み期間に書込み放電を発生した放電セルで維持放電を発生し、その放電セルを発光する維持動作を行う。この比例定数が輝度倍率である。例えば、輝度倍率が2倍のとき、輝度重み2のサブフィールドの維持期間では、走査電極22と維持電極23とにそれぞれ4回ずつ維持パルスを印加する。そのため、その維持期間で発生する維持パルスの数は8となる。本実施の形態では、1フィールドを5つのサブフィールドサブフィールドSF1、サブフィールドSF2、、サブフィールドSF5で構成する例を説明する。サブフィールドSF1~サブフィールドSF5の各サブフィールドはそれぞれ16、8、4、2、1の輝度重みを有する。このように、本実施の形態では、フィールドの最初に発生するサブフィールドSF1を輝度重みの最も大きいサブフィールドとし、それ以降は輝度重みが順次小さくなるように各サブフィールドに輝度重みを設定し、フィールドの最後に発生するサブフィールドSF5を輝度重みの最も小さいサブフィールドとする。そして、フィールドの最初に発生するサブフィールドSF1の初期化期間では強制初期化動作を行い、サブフィールドSF2~サブフィールドSF5の初期化期間では選択初期化動作を行うものとする。これにより、画像の表示に関係のない発光はサブフィールドSF1における強制初期化動作の放電にともなう発光のみとなる。したがって、維持放電を発生しない黒表示領域の輝度である黒輝度は強制初期化動作における微弱発光だけとなり、パネル10にコントラストの高い画像を表示することが可能となる。しかし、本実施の形態は、1フィールドを構成するサブフィールドの数や各サブフィールドの輝度重みが上記の値に限定されるものではない。また、画像信号等にもとづいてサブフィールド構成を切り換える構成であってもよい。次に、パネル10を駆動するための駆動電圧波形とその動作について説明する。図4は、本発明の実施の形態におけるプラズマディスプレイ装置100に用いるパネル10の各電極に印加する駆動電圧波形を示す図である。図4には、書込み期間において最初に書込み動作を行う走査電極SC1、書込み期間において最後に書込み動作を行う走査電極SCn、維持電極SU1~維持電極SUn、およびデータ電極D1~データ電極Dmのそれぞれに印加する駆動電圧波形を示す。また、図4には、サブフィールドSF1からサブフィールドSF3の途中までの駆動電圧波形を示している。サブフィールドSF1は強制初期化動作を行うサブフィールドであり、サブフィールドSF2およびサブフィールドSF3は選択初期化動作を行うサブフィールドである。したがって、サブフィールドSF1と、サブフィールドSF2およびサブフィールドSF3では、初期化期間に走査電極22に印加する駆動電圧の波形形状が異なる。なお、他のサブフィールドにおける駆動電圧波形は、維持期間における維持パルスの発生数が異なる以外はサブフィールドSF2、サブフィールドSF3の駆動電圧波形とほぼ同様である。また、以下における走査電極SCi、維持電極SUi、データ電極Dkは、各電極の中から画像データサブフィールド毎の発光非発光を示すデータにもとづき選択された電極を表す。まず、サブフィールドSF1について説明する。サブフィールドSF1の初期化期間前半部では、データ電極D1~データ電極Dm、維持電極SU1~維持電極SUnには、それぞれ電圧0Vを印加する。走査電極SC1~走査電極SCnには、電圧Vi1を印加し、電圧Vi1から電圧Vi2に向かって緩やかに上昇する傾斜波形電圧を印加する。電圧Vi1は、維持電極SU1~維持電極SUnに対して放電開始電圧未満の電圧に設定し、電圧Vi2は、維持電極SU1~維持電極SUnに対して放電開始電圧を超える電圧に設定する。この傾斜波形電圧が上昇する間に、走査電極SC1~走査電極SCnと維持電極SU1~維持電極SUnとの間、および走査電極SC1~走査電極SCnとデータ電極D1~データ電極Dmとの間に、それぞれ微弱な初期化放電が持続して発生する。そして、走査電極SC1~走査電極SCn上に負極性の壁電圧が蓄積され、データ電極D1~データ電極Dm上および維持電極SU1~維持電極SUn上には正極性の壁電圧が蓄積される。この電極上の壁電圧とは、電極を覆う誘電体層上、保護層上、蛍光体層上等に蓄積された壁電荷により生じる電圧を表す。サブフィールドSF1の初期化期間後半部では、維持電極SU1~維持電極SUnには正極性の電圧Veを印加し、データ電極D1~データ電極Dmには電圧0Vを印加する。走査電極SC1~走査電極SCnには、電圧Vi3から負極性の電圧Vi4に向かって緩やかに下降する傾斜波形電圧を印加する。電圧Vi3は、維持電極SU1~維持電極SUnに対して放電開始電圧未満となる電圧に設定し、電圧Vi4は放電開始電圧を超える電圧に設定する。この傾斜波形電圧を走査電極SC1~走査電極SCnに印加する間に、走査電極SC1~走査電極SCnと維持電極SU1~維持電極SUnとの間、および走査電極SC1~走査電極SCnとデータ電極D1~データ電極Dmとの間に、それぞれ微弱な初期化放電が発生する。そして、走査電極SC1~走査電極SCn上の負極性の壁電圧および維持電極SU1~維持電極SUn上の正極性の壁電圧が弱められ、データ電極D1~データ電極Dm上の正極性の壁電圧は書込み期間での書込み動作に適した値に調整される。以上により、サブフィールドSF1の初期化期間における初期化動作、すなわち、全ての放電セルで強制的に初期化放電を発生する強制初期化動作が終了する。続くサブフィールドSF1の書込み期間では、維持電極SU1~維持電極SUnに電圧Veを印加し、走査電極SC1~走査電極SCnのそれぞれには電圧Vcを印加する。次に、最初に書込み動作を行う1行目の走査電極SC1に負極性の電圧Vaの負極性の走査パルスを印加する。そして、データ電極D1~データ電極Dmのうちの1行目において発光するべき放電セルのデータ電極Dkに正極性の電圧Vdの書込みパルスを印加する。電圧Vdの書込みパルスを印加した放電セルのデータ電極Dkと走査電極SC1との交差部の電圧差は、外部印加電圧の差電圧Vd-電圧Vaにデータ電極Dk上の壁電圧と走査電極SC1上の壁電圧との差が加算されたものとなる。これによりデータ電極Dkと走査電極SC1との電圧差が放電開始電圧を超え、データ電極Dkと走査電極SC1との間に放電が発生する。また、維持電極SU1~維持電極SUnに電圧Veを印加しているため、維持電極SU1と走査電極SC1との電圧差は、外部印加電圧の差である電圧Ve-電圧Vaに維持電極SU1上の壁電圧と走査電極SC1上の壁電圧との差が加算されたものとなる。このとき、電圧Veを、放電開始電圧をやや下回る程度の電圧値に設定することで、維持電極SU1と走査電極SC1との間を、放電には至らないが放電が発生しやすい状態とすることができる。これにより、データ電極Dkと走査電極SC1との間に発生する放電を引き金にして、データ電極Dkと交差する領域にある維持電極SU1と走査電極SC1との間に放電を発生することができる。こうして、発光するべき放電セルに書込み放電が発生し、走査電極SC1上に正極性の壁電圧が蓄積され、維持電極SU1上に負極性の壁電圧が蓄積され、データ電極Dk上にも負極性の壁電圧が蓄積される。このようにして、1行目において発光するべき放電セルで書込み放電を発生して各電極上に壁電圧を蓄積する書込み動作を行う。一方、書込みパルスを印加しなかったデータ電極32と走査電極SC1との交差部の電圧は放電開始電圧を超えないので、書込み放電は発生しない。以上の書込み動作を、走査電極SC2、走査電極SC3、、走査電極SCnという順番で、n行目の放電セルに至るまで順次行い、サブフィールドSF1の書込み期間が終了する。このようにして、書込み期間では、発光するべき放電セルに選択的に書込み放電を発生し、その放電セルに壁電荷を形成する。続くサブフィールドSF1の維持期間では、まず維持電極SU1~維持電極SUnに電圧0Vを印加するとともに走査電極SC1~走査電極SCnに正極性の電圧Vsの維持パルスを印加する。書込み放電を発生した放電セルでは、走査電極SCiと維持電極SUiとの電圧差が、維持パルスの電圧Vsに走査電極SCi上の壁電圧と維持電極SUi上の壁電圧との差が加算されたものとなる。これにより、走査電極SCiと維持電極SUiとの電圧差が放電開始電圧を超え、走査電極SCiと維持電極SUiとの間に維持放電が発生する。そして、この放電により発生した紫外線により蛍光体層35が発光する。また、この放電により、走査電極SCi上に負極性の壁電圧が蓄積され、維持電極SUi上に正極性の壁電圧が蓄積される。さらに、データ電極Dk上にも正極性の壁電圧が蓄積される。書込み期間において書込み放電が発生しなかった放電セルでは維持放電は発生せず、初期化期間の終了時における壁電圧が保たれる。続いて、走査電極SC1~走査電極SCnには電圧0Vを印加し、維持電極SU1~維持電極SUnには電圧Vsの維持パルスを印加する。維持放電を発生した放電セルでは、維持電極SUiと走査電極SCiとの電圧差が放電開始電圧を超える。これにより、再び維持電極SUiと走査電極SCiとの間に維持放電が発生し、維持電極SUi上に負極性の壁電圧が蓄積され、走査電極SCi上に正極性の壁電圧が蓄積される。以降同様に、走査電極SC1~走査電極SCnと維持電極SU1~維持電極SUnとに、輝度重みに所定の輝度倍率を乗じた数の維持パルスを交互に印加する。こうして表示電極対24の電極間に電位差を与えることにより、書込み期間において書込み放電を発生した放電セルで維持放電が継続して発生する。そして、維持期間における維持パルスの発生後維持期間の最後に、維持電極SU1~維持電極SUnおよびデータ電極D1~データ電極Dmには電圧0Vを印加したまま、ベース電位である電圧0Vから電圧Vrに向かって緩やかに上昇する傾斜波形電圧を走査電極SC1~走査電極SCnに印加する。走査電極SC1~走査電極SCnへ印加する傾斜波形電圧が放電開始電圧を超えて上昇する間に、維持放電を発生した放電セルに微弱な放電が持続して発生する。この微弱な放電で発生した荷電粒子は、維持電極SUiと走査電極SCiとの間の電圧差を緩和するように、維持電極SUi上および走査電極SCi上に壁電荷となって蓄積されていく。これにより、データ電極Dk上の正極性の壁電圧を残したまま、走査電極SCiおよび維持電極SUi上の壁電圧が弱められる。走査電極SC1~走査電極SCnに印加する電圧が電圧Vrに到達したら、走査電極SC1~走査電極SCnへの印加電圧を電圧0Vまで下降する。こうして、サブフィールドSF1の維持期間における維持動作が終了する。以上により、サブフィールドSF1の駆動動作が終了する。サブフィールドSF2では、初期化期間において、サブフィールドSF1における初期化期間の前半部を省略した駆動電圧波形を各電極に印加する選択初期化動作を行う。サブフィールドSF2の初期化期間では、維持電極SU1~維持電極SUnには電圧Veを、データ電極D1~データ電極Dmには電圧0Vを、それぞれ印加する。走査電極SC1~走査電極SCnには放電開始電圧未満となる電圧例えば、電圧0Vから放電開始電圧を超える負極性の電圧Vi4に向かって緩やかに下降する傾斜波形電圧を印加する。これにより、直前のサブフィールド図4では、サブフィールドSF1の維持期間に維持放電を発生した放電セルでは微弱な初期化放電が発生する。そして、走査電極SCi上および維持電極SUi上の壁電圧が弱められる。また、データ電極Dk上には、直前の維持期間に発生した維持放電によって十分な正極性の壁電圧が蓄積されているので、この壁電圧の過剰な部分が放電され、データ電極Dk上の壁電圧は書込み動作に適した壁電圧に調整される。一方、直前のサブフィールド図4では、サブフィールドSF1の維持期間に維持放電を発生しなかった放電セルでは、初期化放電は発生せず、直前のサブフィールドの初期化期間終了時における壁電荷がそのまま保たれる。このように、サブフィールドSF2における初期化動作は、直前のサブフィールドの書込み期間で書込み動作を行った放電セル、すなわち、直前のサブフィールドの維持期間に維持放電を発生した放電セルで選択的に初期化放電を発生する選択初期化動作となる。サブフィールドSF2の書込み期間では、サブフィールドSF1の書込み期間と同様の駆動電圧波形を各電極に印加し、発光するべき放電セルの各電極上に壁電圧を蓄積する書込み動作を行う。続く維持期間も、サブフィールドSF1の維持期間と同様に、輝度重みに応じた数の維持パルスを走査電極SC1~走査電極SCnと維持電極SU1~維持電極SUnとに交互に印加し、書込み期間において書込み放電を発生した放電セルに維持放電を発生する。サブフィールドSF3~サブフィールドSF5の各サブフィールドの初期化期間および書込み期間では、各電極に対してサブフィールドSF2の初期化期間および書込み期間と同様の駆動電圧波形を印加する。また、サブフィールドSF3~サブフィールドSF5の各サブフィールドの維持期間では、維持期間に発生する維持パルスの数を除き、サブフィールドSF2と同様の駆動電圧波形を各電極に印加する。以上が、本実施の形態においてパネル10の各電極に印加する駆動電圧波形の概要である。なお、本実施の形態では、電圧Vi1=145V、電圧Vi2=335V、電圧Vi3=190V、電圧Vi4=-160V、電圧Va=-180V、電圧Vc=-35V、電圧Vs=190V、電圧Vr=190V、電圧Ve=130V、電圧Vd=60Vに設定している。また、サブフィールドSF1の初期化期間において走査電極SC1~走査電極SCnに印加する上り傾斜波形電圧はその勾配を1.5V/μsecに設定し、下り傾斜波形電圧はその勾配を-2.5V/μsecに設定し、サブフィールドSF2~サブフィールドSF5の初期化期間において走査電極SC1~走査電極SCnに印加する下り傾斜波形電圧はその勾配を-2.5V/μsecに設定している。また、維持期間における維持パルスの発生後維持期間の最後に、電圧0Vから電圧Vrに向かって上昇する傾斜波形電圧はその勾配を10V/μsecに設定している。ただし、上述した電圧値や勾配の具体的な数値は単なる一例に過ぎず、本発明は、各電圧値や勾配が上述した数値に限定されるものではない。各電圧値や勾配等は、パネルの放電特性やプラズマディスプレイ装置の仕様等にもとづき最適に設定することが望ましい。次に、本実施の形態におけるプラズマディスプレイ装置100のシャッタ眼鏡50について説明する。図5は、本発明の実施の形態におけるプラズマディスプレイ装置100のサブフィールド構成と第1制御信号およびシャッタ眼鏡50の開閉動作とを概略的に示す図である。図5には、書込み期間において最後に書込み動作を行う走査電極SCnに印加する駆動電圧波形と、第1制御信号と、右目用シャッタ56Rおよび左目用シャッタ56Lの開閉動作とを示す。また、図5には6つのフィールドを示す。本実施の形態においては、パネル10に3D画像を表示するために、右目用フィールドと左目用フィールドとを交互に発生する。例えば、図5に示す6つのフィールドのうち、最初のフィールドと、3番目のフィールドと、5番目のフィールドは右目用フィールドであり、右目用画像信号をパネル10に表示する。また、2番目のフィールドと、4番目のフィールドと、6番目のフィールドは左目用フィールドであり、左目用画像信号をパネル10に表示する。また、シャッタ眼鏡50を通してパネル10に表示される3D画像を観測する使用者には、2フィールドで表示される画像右目用画像および左目用画像が1枚の3D画像として認識される。そのため、使用者には、1秒間にパネル10に表示される画像の数が、1秒間に表示されるフィールドの数の半分の数として観測される。例えば、パネルに表示される3D画像のフィールド周波数1秒間に発生するフィールドの数が60Hzのとき、使用者には、1秒間に30枚の3D画像が観測されることになる。したがって、1秒間に60枚の3D画像を表示するためには、フィールド周波数を60Hzの2倍の120Hzに設定しなければならない。そこで、本実施の形態では、使用者に3D画像の動画像が滑らかに観測されるように、フィールド周波数1秒間に発生するフィールドの数を通常の2倍例えば、120Hzに設定している。右目用フィールド、左目用フィールドの各フィールドは、5つのサブフィールドサブフィールドSF1、サブフィールドSF2、サブフィールドSF3、サブフィールドSF4、サブフィールドSF5を有する。またサブフィールドSF1~サブフィールドSF5の各サブフィールドには、それぞれ16、8、4、2、1の輝度重みが設定されている。このように、本実施の形態では、サブフィールドの発生順に輝度重みが順次小さくなるように各サブフィールドに輝度重みを設定した5つのサブフィールドで1つのフィールドを構成している。すなわち、フィールドの最初に輝度重みの最も大きいサブフィールドを発生し、2番目に輝度重みが2番目に大きいサブフィールドを発生し、3番目に輝度重みが3番目に大きいサブフィールドを発生し、4番目に輝度重みが4番目に大きいサブフィールドを発生し、フィールドの最後に輝度重みの最も小さいサブフィールドを発生する。本実施の形態において、このように各サブフィールドを発生してパネル10を駆動するのは、以下のような理由による。パネル10で用いられている蛍光体層35は、その蛍光体を構成する材料に依存した残光特性を有する。この残光とは、放電終了後も蛍光体が発光を持続する現象のことである。そして、残光の強さは、蛍光体の発光時の輝度に比例し、蛍光体が発光したときの輝度が高いほど、残光も強くなる。また、残光は、蛍光体の特性に応じた時定数で減衰し、時間の経過とともに徐々に輝度が低下するが、維持放電を終了した後も数msecの間は残光が持続するという特性を有する蛍光体材料も存在する。また、蛍光体が発光したときの輝度が高いほど減衰に要する時間も長くなる。輝度重みが大きいサブフィールドで生じる発光は輝度重みが小さいサブフィールドで生じる発光よりも輝度が高い。したがって、輝度重みが大きいサブフィールドで生じた発光による残光は、輝度重みが小さいサブフィールドで生じた発光による残光よりも、輝度が高くなり、減衰に要する時間も長くなる。そのため、1フィールドの最終サブフィールドを輝度重みの大きいサブフィールドにすると、最終サブフィールドを輝度重みの小さいサブフィールドにするときと比較して、続くフィールドに漏れ込む残光が増加する。右目用フィールドと左目用フィールドとを交互に発生してパネル10に3D画像を表示するプラズマディスプレイ装置100においては、1つのフィールドで発生した残光が続くフィールドに漏れ込むと、その残光は、画像信号とは関係のない不要な発光として使用者に観測されることとなる。この現象がクロストークである。したがって、1つのフィールドから次のフィールドに漏れ込む残光が増加するほど、クロストークは悪化し、3D画像の立体視は阻害され、プラズマディスプレイ装置100における画像表示品質は劣化する。なお、この画像表示品質とは、シャッタ眼鏡50を通して3D画像を観賞する使用者にとっての画像表示品質のことである。1つのフィールドから次のフィールドに漏れ込む残光を弱め、クロストークを低減するためには、輝度重みの大きいサブフィールドを1フィールドの早い時期に発生して強い残光をできるだけ自フィールド内で収束させることが望ましい。すなわち、フィールドの最初に輝度重みの最も大きいサブフィールドを発生し、以降、サブフィールドの発生順に輝度重みを小さくし、フィールドの最後のサブフィールドを輝度重みの最も小さいサブフィールドにして、次フィールドへの残光の漏れ込みをできるだけ低減することが望ましい。そこで、本実施の形態では、クロストークを抑制するために、サブフィールドSF1を輝度重みの最も大きいサブフィールドとし、以降のサブフィールドは輝度重みを順次小さくする構成とする。また、本実施の形態において、シャッタ眼鏡50は、第1制御信号にもとづき右目用シャッタ56Rおよび左目用シャッタ56Lの開閉動作を行う。タイミング発生回路45は、右目用シャッタ56Rを開くための第1制御信号以下、第1右開信号Sro1と略記するを右目用フィールドのサブフィールドSF1の書込み期間の開始に同期して出力する。また、タイミング発生回路45は、右目用シャッタ56Rを閉じるための第1制御信号以下、第1右閉信号Src1と略記するを左目用フィールドの開始前に同期して出力する。また、タイミング発生回路45は、左目用シャッタ56Lを開くための第1制御信号以下、第1左開信号Slo1と略記するを左目用フィールドのサブフィールドSF1の書込み期間の開始に同期して出力する。また、タイミング発生回路45は、左目用シャッタ56Lを閉じるための第1制御信号以下、第1左閉信号Slc1と略記するを右目用フィールドの開始前に同期して出力する。制御信号発信部46は、第1制御信号のそれぞれ第1右開信号Sro1、第1右閉信号Src1、第1左開信号Slo1、第1左閉信号Slc1を、ヘッダ部分とコード部分とタイミング部分とを有するシリアル信号に変換し、さらにそのシリアル信号を光信号に変換して、シャッタ眼鏡50へ送信する。ヘッダ部分は、後続する一連のシリアル信号が第1制御信号であることを示している。コード部分は、第1制御信号が第1右開信号Sro1、第1右閉信号Src1、第1左開信号Slo1、第1左閉信号Slc1のいずれであるかを識別するために設けられている。またタイミング部分は、コード部分で指定された制御を行うタイミングを示すために設けられている。なお、ヘッダ部分、タイミング部分は必ずしも独立して設ける必要はなく、コード部分と兼用させたシリアル信号の構成としてもよい。図6は、本発明の実施の形態におけるプラズマディスプレイ装置100のシャッタ眼鏡50に設けられるシャッタ制御回路52の回路ブロック図である。シャッタ制御回路52は、クロック発生部61と、制御信号受信部62と、カウンタ部63と、記憶部64と、タイミング設定部65と、制御信号生成部66とを有する。クロック発生部61は、シャッタ眼鏡50のシャッタ制御回路52を動作させるためのクロック信号以下、クロックCKと記すを発生し、シャッタ制御回路52の各部に供給する。受光素子53は、制御信号発信部46から発光素子47を介して送信される光信号に変換された第1制御信号を受信し、電気的なシリアル信号に変換する。制御信号受信部62は、受光素子53において受光され光信号から電気的なシリアル信号に変換された第1制御信号を受信する。また、クロック発生部61のクロックCKが同期信号として制御信号受信部62に入力される。そして、制御信号受信部62は、第1制御信号をデコードして第1右開信号Sro1、第1右閉信号Src1、第1左開信号Slo1、第1左閉信号Slc1とし、それらを出力する。受光素子53で受信したシリアル信号はクロック発生部61のクロックCKの位相とは無関係に送信されてくるが、本実施の形態において、制御信号受信部62は、第1右開信号Sro1、第1右閉信号Src1、第1左開信号Slo1、第1左閉信号Slc1のそれぞれをクロックCKに同期させ、かつクロックCKの1クロック周期のパルス幅に整形して出力する。カウンタ部63は、カウンタ71と、一致回路72と、セレクタ73と、ANDゲート74と、ディレイ75と、ORゲート76とを有する。カウンタ71は、クロック発生部61のクロックCKが同期信号として入力され、クロックCKに同期して計数値を増加させる計数器アップカウンタであり、その計数値を出力する。また、カウンタ71はORゲート76から出力される信号がリセット信号として入力され、このリセット信号により計数値がリセットされる。カウンタ71は、右目用シャッタ56Rおよび左目用シャッタ56Lの制御の1周期にわたりクロックCKを計数カウントできるだけのビット長を有する。この1周期とは、右目用シャッタ56Rおよび左目用シャッタ56Lが開く動作をしてから次に開く動作をするまでの期間のことであり、実質的には2フィールドに相当する期間である。例えば、制御の1周期を最長16msecフィールド周波数が120Hzの映像信号の2フィールドに相当する期間とし、クロックCKの1周期が1μsecであれば、カウンタ71のビット長は14ビット最大で、16383まで計数可能である。なお、以下、説明を簡略化するために、カウンタ71のビット長は7ビットであるものとする。したがって、カウンタ71の出力の最小値は0であり、最大値は127である。一致回路72は、2つの入力端子を有し、それぞれの入力端子に入力される信号が互いに等しいときに、Hレベルの信号を出力する。一致回路72は、一方の入力端子に0が入力され、他方の入力端子にカウンタ71の出力が入力されている。したがって、一致回路72は、カウンタ71の出力が最小値0になったときにHレベルを出力する。セレクタ73は、2つの入力端子を有し、セレクタ信号にもとづきいずれかの入力端子に入力される信号を出力する。セレクタ73の一方の入力端子にはカウンタ71の出力の最大値に等しい127が入力され、他方の入力端子にはカウンタ71の出力が入力されている。また、セレクタ73には、セレクタ信号として一致回路72の出力信号が入力されている。そして、セレクタ73は、一致回路72の出力信号がLレベルであればカウンタ71の出力信号を選択し、一致回路72の出力信号がHレベルであれば127を選択して出力する。ANDゲート74は、2入力1出力の論理積演算を行う。すなわち、2つの入力信号がともにHレベルであればHレベルの信号を出力し、2つの入力信号の少なくとも一方がLレベルであればLレベルの信号を出力する。そして、ANDゲート74には、一方の入力端子には一致回路72の出力信号が入力され、他方の入力端子にはクロックCKを論理反転した信号反転信号が入力されている。したがって、ANDゲート74は、一致回路72の出力信号とクロックCKの反転信号がともにHレベルであればHレベルの信号を出力し、少なくとも一方がLレベルであればLレベルの信号を出力する。以下、ANDゲート74の出力信号をシフトクロックSsftと呼称する。ディレイ75は一般的に用いられているラッチ回路であり、後述する第2左閉信号Slc2が入力され、同期信号としてクロックCKの反転信号が入力されている。そして、ディレイ75は、第2左閉信号Slc2をクロックCKの反転信号でラッチすることにより、第2左閉信号Slc2をクロックCKの1/2周期分だけ遅延して出力する。ORゲート76は、2入力1出力の論理和演算を行う。すなわち、2つの入力信号がともにLレベルであればLレベルの信号を出力し、2つの入力信号の少なくとも一方がHレベルであればHレベルの信号を出力する。そして、ORゲート76には、一方の入力端子にはディレイ75の出力信号が入力され、他方の入力端子には制御信号受信部62から出力される第1左閉信号Slc1が入力されている。したがって、ORゲート76は、ディレイ75から出力されるクロックCKの1/2周期分だけ遅延した第2左閉信号Slc2と制御信号受信部62から出力される第1左閉信号Slc1がともにLレベルであればLレベルの信号を出力し、少なくとも一方がHレベルであればHレベルの信号を出力する。そして、ORゲート76の出力信号は、リセット信号としてカウンタ71に入力される。記憶部64は、ORゲート81a、ORゲート81b、ORゲート81c、ORゲート81dと、データラッチ82a、データラッチ82b、データラッチ82c、データラッチ82dと、シフトレジスタ83a、シフトレジスタ83b、シフトレジスタ83c、シフトレジスタ83dとを有する。ORゲート81a、ORゲート81b、ORゲート81c、ORゲート81dは、ORゲート76と同様に2入力1出力の論理和演算を行う。ORゲート81aは、一方の入力端子にはANDゲート74から出力されるシフトクロックSsftが入力され、他方の入力端子には制御信号受信部62から出力される第1右開信号Sro1が入力されている。そして、ORゲート81aは、それらの論理和演算の結果をデータラッチ82aに用いるクロック信号として出力する。ORゲート81bは、一方の入力端子にはANDゲート74から出力されるシフトクロックSsftが入力され、他方の入力端子には制御信号受信部62から出力される第1右閉信号Src1が入力されている。そして、ORゲート81bは、それらの論理和演算の結果をデータラッチ82bに用いるクロック信号として出力する。ORゲート81cは、一方の入力端子にはANDゲート74から出力されるシフトクロックSsftが入力され、他方の入力端子には制御信号受信部62から出力される第1左開信号Slo1が入力されている。そして、ORゲート81cは、それらの論理和演算の結果をデータラッチ82cに用いるクロック信号として出力する。ORゲート81dは、一方の入力端子にはANDゲート74から出力されるシフトクロックSsftが入力され、他方の入力端子には制御信号受信部62から出力される第1左閉信号Slc1が入力されている。そして、ORゲート81dは、それらの論理和演算の結果をデータラッチ82dに用いるクロック信号として出力する。データラッチ82a、データラッチ82b、データラッチ82c、データラッチ82dは、一般的に用いられているラッチ回路である。データラッチ82aは、セレクタ73から出力される信号カウンタ71の出力信号、または数値127が入力され、同期信号としてORゲート81aの出力信号が入力されている。そして、データラッチ82aは、セレクタ73から出力される信号をORゲート81aから出力される同期信号でラッチし、それを第1タイミング情報として出力する。データラッチ82bは、セレクタ73から出力される信号が入力され、同期信号としてORゲート81bの出力信号が入力されている。そして、データラッチ82bは、セレクタ73から出力される信号をORゲート81bから出力される同期信号でラッチし、それを第1タイミング情報として出力する。データラッチ82cは、セレクタ73から出力される信号が入力され、同期信号としてORゲート81cの出力信号が入力されている。そして、データラッチ82cは、セレクタ73から出力される信号をORゲート81cから出力される同期信号でラッチし、それを第1タイミング情報として出力する。データラッチ82dは、セレクタ73から出力される信号が入力され、同期信号としてORゲート81dの出力信号が入力されている。そして、データラッチ82dは、セレクタ73から出力される信号をORゲート81dから出力される同期信号でラッチし、それを第1タイミング情報として出力する。上述したように、カウンタ71の出力が0であれば、一致回路72はHレベルの信号を出力する。したがって、セレクタ73はカウンタ71の出力の最大値に等しい127を選択して出力し、ANDゲート74はシフトクロックSsftを出力する。カウンタ71の出力が0以外の数値であれば、一致回路72はLレベルの信号を出力する。したがって、セレクタ73はカウンタ71の出力信号を選択して出力し、ANDゲート74の出力信号はLレベルとなる。したがって、データラッチ82aは、ANDゲート74からシフトクロックSsftが出力されたときには、カウンタ71の出力の最大値に等しい127をラッチし、それを第1タイミング情報として出力する。また、ANDゲート74からLレベルの信号が出力されたときには、制御信号受信部62から第1右開信号Sro1が出力されるタイミングでカウンタ71の出力信号をラッチし、それを第1タイミング情報として出力する。データラッチ82bは、ANDゲート74からシフトクロックSsftが出力されたときには、カウンタ71の出力の最大値に等しい127をラッチし、それを第1タイミング情報として出力する。また、ANDゲート74からLレベルの信号が出力されたときには、制御信号受信部62から第1右閉信号Src1が出力されるタイミングでカウンタ71の出力信号をラッチし、それを第1タイミング情報として出力する。データラッチ82cは、ANDゲート74からシフトクロックSsftが出力されたときには、カウンタ71の出力の最大値に等しい127をラッチし、それを第1タイミング情報として出力する。また、ANDゲート74からLレベルの信号が出力されたときには、制御信号受信部62から第1左開信号Slo1が出力されるタイミングでカウンタ71の出力信号をラッチし、それを第1タイミング情報として出力する。データラッチ82dは、ANDゲート74からシフトクロックSsftが出力されたときには、カウンタ71の出力の最大値に等しい127をラッチし、それを第1タイミング情報として出力する。また、ANDゲート74からLレベルの信号が出力されたときには、制御信号受信部62から第1左閉信号Slc1が出力されるタイミングでカウンタ71の出力信号をラッチし、それを第1タイミング情報として出力する。シフトレジスタ83a、シフトレジスタ83b、シフトレジスタ83c、シフトレジスタ83dは、一般的に用いられているシフトレジスタ回路であり、複数のラッチ回路を直列カスケードに接続して構成されている。そして、入力される同期信号に同期して、入力信号を1ラッチ回路ずつ移動して1段ずつシフトして出力する。したがって、シフトレジスタ83a、シフトレジスタ83b、シフトレジスタ83c、シフトレジスタ83dは、各シフトレジスタを構成するラッチ回路の数だけ入力信号を遅延することができる。このとき、シフトレジスタにはシフトレジスタを構成するラッチ回路の数だけ入力信号が記憶されていることになる。例えば、各シフトレジスタを構成するラッチ回路がそれぞれ10であれば、各シフトレジスタは、入力信号を、シフトレジスタに入力される同期信号の10周期分だけ遅延して出力することができる。このとき、シフトレジスタには10個の入力信号が記憶されている。なお、本実施の形態では、シフトレジスタ83a、シフトレジスタ83b、シフトレジスタ83c、シフトレジスタ83dの各シフトレジスタは、2以上のラッチ回路で構成されているものとするが、以下、各シフトレジスタは8個のラッチ回路で構成されているものとして説明を行う。したがって、シャッタ眼鏡が受信する複数フィールド分にわたる第1制御信号の複数とは2以上のことである。シフトレジスタ83a、シフトレジスタ83b、シフトレジスタ83c、シフトレジスタ83dには、同期信号として、ANDゲート74から出力されるシフトクロックSsftが入力される。シフトレジスタ83aには、データラッチ82aから出力される第1タイミング情報が入力される。したがって、シフトレジスタ83aから出力される信号は、データラッチ82aから出力される第1タイミング情報をシフトクロックSsftの8周期分遅延した信号となる。シフトレジスタ83bには、データラッチ82bから出力される第1タイミング情報が入力される。したがって、シフトレジスタ83bから出力される信号は、データラッチ82bから出力される第1タイミング情報をシフトクロックSsftの8周期分遅延した信号となる。シフトレジスタ83cには、データラッチ82cから出力される第1タイミング情報が入力される。したがって、シフトレジスタ83cから出力される信号は、データラッチ82cから出力される第1タイミング情報をシフトクロックSsftの8周期分遅延した信号となる。シフトレジスタ83dには、データラッチ82dから出力される第1タイミング情報が入力される。したがって、シフトレジスタ83dから出力される信号は、データラッチ82dから出力される第1タイミング情報をシフトクロックSsftの8周期分遅延した信号となる。タイミング設定部65は、データセレクタ84a、データセレクタ84b、データセレクタ84c、データセレクタ84dを有する。データセレクタ84a、データセレクタ84b、データセレクタ84c、データセレクタ84dは、内部に複数の記憶回路と多数決回路とを備え、記憶回路に記憶された複数のデータのうち、最も数が多いデータ最頻値を選択して出力する。例えば、データセレクタが10個の記憶回路を有し、各記憶回路に6個の10と4個の20とが記憶されていれば、データセレクタは数が多い方の10を選択して出力する。また、最頻値が複数存在する場合には最も大きい値のデータを選択して出力する。例えば、データセレクタが10個の記憶回路を有し、各記憶回路に5個の10と5個の20とが記憶されていれば、データセレクタは数値が大きい方の20を選択して出力する。なお、本実施の形態では、データセレクタ84a、データセレクタ84b、データセレクタ84c、データセレクタ84dの各データセレクタは、シフトレジスタ83a、シフトレジスタ83b、シフトレジスタ83c、シフトレジスタ83dの各シフトレジスタに備えられたラッチ回路と同数の記憶回路を内部に備えているものとする。例えば、各シフトレジスタが8個のラッチ回路で構成されていれば、各データセレクタはそれぞれ8個の記憶回路を有し、記憶回路に記憶された8個のデータで多数決判定を行うものとする。そして、各データセレクタは、シフトレジスタから新たなデータが出力される毎に、記憶回路に記憶されたデータを古い方から順に1つずつ更新するものとする。データセレクタ84aにはシフトレジスタ83aから出力される第1タイミング情報が入力される。そして、データセレクタ84aは、シフトレジスタ83aから出力される8個の第1タイミング情報を記憶し、そのうちの最頻値を選択して第2タイミング情報として出力する。データセレクタ84bにはシフトレジスタ83bから出力される第1タイミング情報が入力される。そして、データセレクタ84bは、シフトレジスタ83bから出力される8個の第1タイミング情報を記憶し、そのうちの最頻値を選択して第2タイミング情報として出力する。データセレクタ84cにはシフトレジスタ83cから出力される第1タイミング情報が入力される。そして、データセレクタ84cは、シフトレジスタ83cから出力される8個の第1タイミング情報を記憶し、そのうちの最頻値を選択して第2タイミング情報として出力する。データセレクタ84dにはシフトレジスタ83dから出力される第1タイミング情報が入力される。そして、データセレクタ84dは、シフトレジスタ83dから出力される8個の第1タイミング情報を記憶し、そのうちの最頻値を選択して第2タイミング情報として出力する。制御信号生成部66は、一致回路91a、一致回路91b、一致回路91c、一致回路91dと、ANDゲート92R、ANDゲート92Lと、JKフリップフロップ93R、JKフリップフロップ93Lと、増幅器94R、増幅器94Lとを有する。一致回路91a、一致回路91b、一致回路91c、一致回路91dは、2つの入力端子を有し、それぞれの入力端子に入力される信号が互いに等しいときに、Hレベルの信号を出力する。一致回路91aは、一方の入力端子にデータセレクタ84aから出力される第2タイミング情報が入力され、他方の入力端子にはカウンタ71の出力が入力されている。したがって、一致回路91aは、カウンタ71の出力がデータセレクタ84aから出力される第2タイミング情報と等しくなったときにHレベルを出力する。この一致回路91aから出力される信号は、右目用シャッタ56Rを開くための第2制御信号以下、第2右開信号Sro2と記すである。一致回路91bは、一方の入力端子にデータセレクタ84bから出力される第2タイミング情報が入力され、他方の入力端子にはカウンタ71の出力が入力されている。したがって、一致回路91bは、カウンタ71の出力がデータセレクタ84bから出力される第2タイミング情報と等しくなったときにHレベルを出力する。この一致回路91bから出力される信号は、右目用シャッタ56Rを閉じるための第2制御信号以下、第2右閉信号Src2と記すである。一致回路91cは、一方の入力端子にデータセレクタ84cから出力される第2タイミング情報が入力され、他方の入力端子にはカウンタ71の出力が入力されている。したがって、一致回路91cは、カウンタ71の出力がデータセレクタ84cから出力される第2タイミング情報と等しくなったときにHレベルを出力する。この一致回路91cから出力される信号は、左目用シャッタ56Lを開くための第2制御信号以下、第2左開信号Slo2と記すである。一致回路91dは、一方の入力端子にデータセレクタ84dから出力される第2タイミング情報が入力され、他方の入力端子にはカウンタ71の出力が入力されている。したがって、一致回路91dは、カウンタ71の出力がデータセレクタ84dから出力される第2タイミング情報と等しくなったときにHレベルを出力する。この一致回路91dから出力される信号は、左目用シャッタ56Lを閉じるための第2制御信号以下、第2左閉信号Slc2と記すである。ANDゲート92R、ANDゲート92Lは、ANDゲート74と同様に2入力1出力の論理積演算を行う。ANDゲート92Rは、一方の入力端子には第2右開信号Sro2を論理反転した信号が入力され、他方の入力端子には第2右閉信号Src2が入力されている。したがって、ANDゲート92Rは、第2右開信号Sro2がLレベルであり、第2右閉信号Src2がHレベルであればHレベルの信号を出力し、それ以外ではLレベルの信号を出力する。ANDゲート92Rは、第2右開信号Sro2を優先するために設けられた回路である。ANDゲート92Lは、一方の入力端子には第2左開信号Slo2を論理反転した信号が入力され、他方の入力端子には第2左閉信号Slc2が入力されている。したがって、ANDゲート92Lは、第2左開信号Slo2がLレベルであり、第2左閉信号Slc2がHレベルであればHレベルの信号を出力し、それ以外ではLレベルの信号を出力する。ANDゲート92Lは、第2左開信号Slo2を優先するために設けられた回路である。JKフリップフロップ93R、JKフリップフロップ93Lは一般に用いられているJKフリップフロップ回路である。すなわち、入力端子JにLレベルの信号が入力され、入力端子KにHレベルの信号が入力されると、出力信号はLレベルとなる。また、入力端子JにHレベルの信号が入力され、入力端子KにLレベルの信号が入力されると、出力信号はHレベルとなる。また、入力端子J、入力端子KにそれぞれLレベルの信号が入力されると、出力信号は前の状態を維持する。また、入力端子J、入力端子KにそれぞれHレベルの信号が入力されると、出力信号は前の状態を論理反転した信号となる。JKフリップフロップ93Rは、入力端子Jに一致回路91aから出力される第2右開信号Sro2が入力され、入力端子KにANDゲート92Rの出力信号が入力される。したがって、JKフリップフロップ93Rは、第2右開信号Sro2がHレベルになると、出力信号をHレベルにする。また、JKフリップフロップ93Rは、ANDゲート92Rの出力がHレベルのとき、すなわち、第2右閉信号Src2がHレベルであり第2右開信号Sro2がLレベルのときには、出力信号をLレベルにする。そして、JKフリップフロップ93Rは、第2右開信号Sro2がLレベルであり第2右閉信号Src2がLレベルのときには出力信号が変化しない。JKフリップフロップ93Lは、入力端子Jに一致回路91cから出力される第2左開信号Slo2が入力され、入力端子KにANDゲート92Lの出力信号が入力される。したがって、JKフリップフロップ93Lは、第2左開信号Slo2がHレベルになると、出力信号をHレベルにする。また、JKフリップフロップ93Lは、ANDゲート92Lの出力がHレベルのとき、すなわち、第2左閉信号Slc2がHレベルであり第2左開信号Slo2がLレベルのときには、出力信号をLレベルにする。そして、JKフリップフロップ93Lは、第2左開信号Slo2がLレベルであり第2左閉信号Slc2がLレベルのときには出力信号が変化しない。なお、JKフリップフロップ93R、JKフリップフロップ93Lには、クロックCKを論理反転した信号反転信号が同期信号として入力される。したがって、JKフリップフロップ93R、JKフリップフロップ93Lの出力は、クロックCKの1/2周期分だけ遅延した信号となる。増幅器94R、増幅器94Lは、電圧増幅器であり、シャッタ眼鏡50のシャッタを制御するために必要な電圧を発生する。本実施の形態において、シャッタ眼鏡50が備える右目用シャッタ56Rおよび左目用シャッタ56Lはノーマリホワイト制御用電圧を印加しないときに可視光を透過するの液晶シャッタである。したがって、右目用シャッタ56Rおよび左目用シャッタ56Lは、制御用の電圧VCL例えば、電圧30Vを印加すれば可視光を遮断する状態となり、制御用の電圧VCLを印加しなければ例えば、電圧0Vを印加すれば可視光を透過する状態となる。増幅器94Rは、JKフリップフロップ93Rの出力を、右目用シャッタ56Rを駆動するために必要な電圧VCLまで増幅する。上述したように右目用シャッタ56Rはノーマリホワイトの液晶シャッタであるので、増幅器94Rは、JKフリップフロップ93Rの出力がHレベルのときには電圧0Vを出力し、JKフリップフロップ93Rの出力がLレベルのときには右目用シャッタ56Rを閉じるために電圧VCLを出力する。増幅器94Lは、JKフリップフロップ93Lの出力を、左目用シャッタ56Lを駆動するために必要な電圧VCLまで増幅する。上述したように左目用シャッタ56Lはノーマリホワイトの液晶シャッタであるので、増幅器94Lは、JKフリップフロップ93Lの出力がHレベルのときには電圧0Vを出力し、JKフリップフロップ93Lの出力がLレベルのときには左目用シャッタ56Lを閉じるために電圧VCLを出力する。このように、シャッタ制御回路52は、クロック発生部61と、クロック発生部61で発生したクロックCKにもとづき計数値を増加するとともに受信した第1制御信号でリセットされるカウンタ部63と、第1制御信号を受信したときのカウンタ部63の出力信号を第1タイミング情報として複数フィールド分記憶する記憶部64と、記憶部64で記憶した複数フィールド分の第1タイミング情報にもとづき第2タイミング情報を設定するタイミング設定部65と、タイミング設定部65が設定した第2タイミング情報とカウンタ71の出力とを比較して第2制御信号を生成する制御信号生成部66とを備える。図7は、本発明の実施の形態におけるプラズマディスプレイ装置100のシャッタ眼鏡50の動作を示すタイミングチャートである。図7には、シャッタ制御回路52における各回路ブロックの出力信号を示しており、シャッタ眼鏡50が制御信号発信部46から送信される第1制御信号に同期して正しく動作しているときのタイミングチャートを示している。以下、カウンタ71が制御信号発信部46から送信される第1制御信号に同期して正しく動作しているとき、制御信号受信部62が第1右開信号Sro1を出力するときのカウンタ71の出力は10であり、制御信号受信部62が第1右閉信号Src1を出力するときのカウンタ71の出力は50であり、制御信号受信部62が第1左開信号Slo1を出力するときのカウンタ71の出力は60であり、制御信号受信部62が第1左閉信号Slc1を出力するときのカウンタ71の出力は100であるものとして、説明を行う。上述したように、カウンタ71が制御信号発信部46から送信される第1制御信号に同期して正しく動作していれば、カウンタ71が100を出力するときに、制御信号受信部62は第1左閉信号Slc1を出力する。ORゲート76には第1左閉信号Slc1が入力されているので、ORゲート76からカウンタ71に第1左閉信号Slc1がリセット信号として入力される。これにより、カウンタ71は、クロックCKに同期してリセットされ、カウンタ71の出力信号は0になる。カウンタ71が0を出力すると、一致回路72はHレベルを出力する。これにより、セレクタ73の出力信号は、カウンタ71の出力信号から127に切り換わる。同時に、ANDゲート74はクロックCKの反転信号に同期してシフトクロックSsftを出力する。シフトクロックSsftがANDゲート74から出力されると、シフトレジスタ83aは、データラッチ82aの出力信号を新たな第1タイミング情報として取り込む。カウンタ71が制御信号発信部46から送信される第1制御信号に同期して正しく動作していれば、データラッチ82aの出力信号は10である。したがって、シフトレジスタ83aは、この10を新たな第1タイミング情報として取り込む。同時に、シフトレジスタ83aは、シフトレジスタ83aの内部に蓄積された第1タイミング情報を1段ずつシフト1ラッチ回路だけデータを移動する。カウンタ71が第1制御信号に同期して正しく動作していれば、シフトレジスタ83aの内部に蓄積された第1タイミング情報は全て10である。したがって、シフトレジスタ83aからは10が出力される。同様に、シフトクロックSsftがANDゲート74から出力されると、シフトレジスタ83bは、データラッチ82bの出力信号を新たな第1タイミング情報として取り込む。カウンタ71が制御信号発信部46から送信される第1制御信号に同期して正しく動作していれば、データラッチ82bの出力信号は50である。したがって、シフトレジスタ83bは、この50を新たな第1タイミング情報として取り込む。同時に、シフトレジスタ83bは、シフトレジスタ83bの内部に蓄積された第1タイミング情報を1段ずつシフト1ラッチ回路だけデータを移動する。カウンタ71が第1制御信号に同期して正しく動作していれば、シフトレジスタ83bの内部に蓄積された第1タイミング情報は全て50である。したがって、シフトレジスタ83bからは50が出力される。同様に、シフトクロックSsftがANDゲート74から出力されると、シフトレジスタ83cは、データラッチ82cの出力信号を新たな第1タイミング情報として取り込む。カウンタ71が制御信号発信部46から送信される第1制御信号に同期して正しく動作していれば、データラッチ82cの出力信号は60である。したがって、シフトレジスタ83cは、この60を新たな第1タイミング情報として取り込む。同時に、シフトレジスタ83cは、シフトレジスタ83cの内部に蓄積された第1タイミング情報を1段ずつシフト1ラッチ回路だけデータを移動する。カウンタ71が第1制御信号に同期して正しく動作していれば、シフトレジスタ83cの内部に蓄積された第1タイミング情報は全て60である。したがって、シフトレジスタ83cからは60が出力される。同様に、シフトクロックSsftがANDゲート74から出力されると、シフトレジスタ83dは、データラッチ82dの出力信号を新たな第1タイミング情報として取り込む。カウンタ71が制御信号発信部46から送信される第1制御信号に同期して正しく動作していれば、データラッチ82dの出力信号は100である。したがって、シフトレジスタ83dは、この100を新たな第1タイミング情報として取り込む。同時に、シフトレジスタ83dは、シフトレジスタ83dの内部に蓄積された第1タイミング情報を1段ずつシフト1ラッチ回路だけデータを移動する。カウンタ71が第1制御信号に同期して正しく動作していれば、シフトレジスタ83dの内部に蓄積された第1タイミング情報は全て100である。したがって、シフトレジスタ83dからは100が出力される。このように、カウンタ71が制御信号発信部46から送信される第1制御信号に同期して正しく動作していれば、シフトレジスタ83aから出力される信号は常に10となり、シフトレジスタ83bから出力される信号は常に50となり、シフトレジスタ83cから出力される信号は常に60となり、シフトレジスタ83dから出力される信号は常に100となる。したがって、データセレクタ84aには常に10が取り込まれ、データセレクタ84aにおいて多数決判定により選択される数値は10となる。その結果、データセレクタ84aは第2タイミング情報として10を出力する。同様に、データセレクタ84bには常に50が取り込まれ、データセレクタ84bにおいて多数決判定により選択される数値は50となる。その結果、データセレクタ84bは第2タイミング情報として50を出力する。同様に、データセレクタ84cには常に60が取り込まれ、データセレクタ84cにおいて多数決判定により選択される数値は60となる。その結果、データセレクタ84cは第2タイミング情報として60を出力する。同様に、データセレクタ84dには常に100が取り込まれ、データセレクタ84dにおいて多数決判定により選択される数値は100となる。その結果、データセレクタ84dは第2タイミング情報として100を出力する。また、ANDゲート74から出力されるシフトクロックSsftは、ORゲート81aを介してデータラッチ82aに同期信号として入力されているので、シフトクロックSsftがANDゲート74から出力されると、データラッチ82aは、セレクタ73の出力信号を新たな入力信号として取り込むラッチする。このとき、セレクタ73は127を出力しているので、データラッチ82aがラッチする信号は127となり、データラッチ82aの出力信号は10から127に一旦切り換わる。なお、図7に示す各数値は10進数で表しているが、この127はカウンタ71における最大値に等しいので、図7にはこの127をカウンタ71における最大値の意味でFFFと記す。また、ANDゲート74から出力されるシフトクロックSsftは、ORゲート81bを介してデータラッチ82bに同期信号として入力され、ORゲート81cを介してデータラッチ82cに同期信号として入力され、ORゲート81dを介してデータラッチ82dに同期信号として入力されている。したがって、シフトクロックSsftがANDゲート74から出力されると、データラッチ82b、データラッチ82c、データラッチ82dは、セレクタ73から出力される127を新たな入力信号としてラッチする。カウンタ71が制御信号発信部46から送信される第1制御信号に同期して正しく動作していれば、データラッチ82bの出力信号は50であり、データラッチ82cの出力信号は60であり、データラッチ82dの出力信号は100である。したがって、ANDゲート74からシフトクロックSsftが出力されるタイミングで、データラッチ82bの出力信号は50から127図7では、FFFに一旦切り換わり、データラッチ82cの出力信号は60から127図7では、FFFに一旦切り換わり、データラッチ82dの出力信号は100から127図7では、FFFに一旦切り換わる。カウンタ71は第1左閉信号Slc1によりリセットされているので、カウンタ71の出力信号は0から、クロックCKに同期して1ずつ増加する。これにより、一致回路72の出力信号はLレベルとなり、ANDゲート74の出力信号もLレベルとなり、セレクタ73の出力信号は、127からカウンタ71の出力信号に切り換わる。カウンタ71が制御信号発信部46から送信される第1制御信号に同期して正しく動作していれば、カウンタ71の出力信号が10のときに、制御信号受信部62は第1右開信号Sro1を出力する。制御信号受信部62が出力する第1右開信号Sro1はORゲート81aを介してデータラッチ82aに同期信号として入力されている。したがって、データラッチ82aは、セレクタ73の出力信号であるカウンタ71の出力信号10を、新たな第1タイミング情報としてラッチする。これにより、データラッチ82aの出力信号は127図7では、FFFから10に切り換わる。また、一致回路91aでは、データセレクタ84aが出力する第2タイミング情報とカウンタ71の出力信号とを比較している。上述したようにカウンタ71が制御信号発信部46から送信される第1制御信号に同期して正しく動作していれば、データセレクタ84aが出力する第2タイミング情報は10であるので、カウンタ71の出力信号が10のときに、一致回路91aからはHレベルの信号が出力される。この信号は、第2右開信号Sro2としてJKフリップフロップ93Rの入力端子Jに入力されているので、一致回路91aからの出力信号がHレベルになったときに、JKフリップフロップ93Rの出力信号はHレベルとなる。これにより、増幅器94Rの出力信号は電圧0Vとなり、右目用シャッタ56Rは可視光を遮断する状態から可視光を透過する状態に変化する。次に、カウンタ71が制御信号発信部46から送信される第1制御信号に同期して正しく動作していれば、カウンタ71の出力信号が50のときに、制御信号受信部62は第1右閉信号Src1を出力する。制御信号受信部62が出力する第1右閉信号Src1はORゲート81bを介してデータラッチ82bに同期信号として入力されている。したがって、データラッチ82bは、セレクタ73の出力信号であるカウンタ71の出力信号50を、新たな第1タイミング情報としてラッチする。これにより、データラッチ82bの出力信号は127図7では、FFFから50に切り換わる。また、一致回路91bでは、データセレクタ84bが出力する第2タイミング情報とカウンタ71の出力信号とを比較している。上述したようにカウンタ71が制御信号発信部46から送信される第1制御信号に同期して正しく動作していれば、データセレクタ84bが出力する第2タイミング情報は50であるので、カウンタ71の出力信号が50のときに、一致回路91bからはHレベルの信号が出力される。この信号は、第2右閉信号Src2としてANDゲート92Rを介してJKフリップフロップ93Rの入力端子Kに入力されているので、一致回路91bからの出力信号がHレベルになったときに、JKフリップフロップ93Rの出力信号はLレベルとなる。これにより、増幅器94Rの出力信号は電圧VCL例えば、電圧30Vとなり、右目用シャッタ56Rは可視光を透過する状態から可視光を遮断する状態に変化する。次に、カウンタ71が制御信号発信部46から送信される第1制御信号に同期して正しく動作していれば、カウンタ71の出力信号が60のときに、制御信号受信部62は第1左開信号Slo1を出力する。制御信号受信部62が出力する第1左開信号Slo1はORゲート81cを介してデータラッチ82cに同期信号として入力されている。したがって、データラッチ82cは、セレクタ73の出力信号であるカウンタ71の出力信号60を、新たな第1タイミング情報としてラッチする。これにより、データラッチ82cの出力信号は127図7では、FFFから60に切り換わる。また、一致回路91cでは、データセレクタ84cが出力する第2タイミング情報とカウンタ71の出力信号とを比較している。上述したようにカウンタ71が制御信号発信部46から送信される第1制御信号に同期して正しく動作していれば、データセレクタ84cが出力する第2タイミング情報は60であるので、カウンタ71の出力信号が60のときに、一致回路91cからはHレベルの信号が出力される。この信号は、第2左開信号Slo2としてJKフリップフロップ93Lの入力端子Jに入力されているので、一致回路91cからの出力信号がHレベルになったときに、JKフリップフロップ93Lの出力信号はHレベルとなる。これにより、増幅器94Lの出力信号は電圧0Vとなり、左目用シャッタ56Lは可視光を遮断する状態から可視光を透過する状態に変化する。次に、カウンタ71が制御信号発信部46から送信される第1制御信号に同期して正しく動作していれば、カウンタ71の出力信号が100のときに、制御信号受信部62は第1左閉信号Slc1を出力する。制御信号受信部62が出力する第1左閉信号Slc1はORゲート81dを介してデータラッチ82dに同期信号として入力されている。したがって、データラッチ82dは、セレクタ73の出力信号であるカウンタ71の出力信号100を、新たな第1タイミング情報としてラッチする。これにより、データラッチ82dの出力信号は127図7では、FFFから100に切り換わる。また、一致回路91dでは、データセレクタ84dが出力する第2タイミング情報とカウンタ71の出力信号とを比較している。上述したようにカウンタ71が制御信号発信部46から送信される第1制御信号に同期して正しく動作していれば、データセレクタ84dが出力する第2タイミング情報は100であるので、カウンタ71の出力信号が100のときに、一致回路91dからはHレベルの信号が出力される。この信号は、第2左閉信号Slc2としてANDゲート92Lを介してJKフリップフロップ93Lの入力端子Kに入力されているので、一致回路91dからの出力信号がHレベルになったときに、JKフリップフロップ93Lの出力信号はLレベルとなる。これにより、増幅器94Lの出力信号は電圧VCL例えば、電圧30Vとなり、左目用シャッタ56Lは可視光を透過する状態から可視光を遮断する状態に変化する。さらに、一致回路91dから出力される第2左閉信号Slc2は、ディレイ75およびORゲート76を介してカウンタ71にリセット信号として入力されている。したがって、カウンタ71は、第2左閉信号Slc2によりリセットされ、カウンタ71の出力信号は再び0になる。なお、カウンタ71が制御信号発信部46から送信される第1制御信号に同期して正しく動作していれば、第1左閉信号Slc1と第2左閉信号Slc2とは、実質的に同じタイミングで発生する。カウンタ71がリセットされることで、シャッタ制御回路52は上述と同様の動作を繰り返す。そして、これらの動作を繰り返すことにより、シャッタ制御回路52は、右目用シャッタ56Rおよび左目用シャッタ56Lにおける可視光を透過する状態と可視光を遮断する状態とを制御する。そして、シャッタ制御回路52においては、発光素子47から発信され受光素子53において受信される光信号が遮蔽物等により一時的に遮られ、制御信号受信部62において受信すべき制御信号発信部46から発信される第1制御信号が一時的に欠落したとしても、データセレクタ84a~データセレクタ84dにおいて多数決の判定結果が変化しない限り、データセレクタ84a~データセレクタ84dから出力される第2タイミング情報は変化しない。そして、データセレクタ84a~データセレクタ84dから出力される第2タイミング情報が正しければ、一致回路91a~一致回路91dは正しいタイミングで第2制御信号を出力する。したがって、シャッタ制御回路52においては、制御信号受信部62において受信すべき第1制御信号が一時的に欠落したとしても、データセレクタ84a~データセレクタ84dから出力される第2タイミング情報が変化するまでは、一致回路91a~一致回路91dは正しいタイミングで第2制御信号を出力し、右目用シャッタ56Rおよび左目用シャッタ56Lを正常に制御することができる。したがって、使用者においては、発光素子47から発信され受光素子53において受信される光信号が遮蔽物等により一時的に遮られたとしても、パネル10に表示される3D画像を正常に立体視することができる。なお、本実施の形態においては、記憶部64におけるシフトレジスタ83a、シフトレジスタ83b、シフトレジスタ83c、シフトレジスタ83dの各シフトレジスタは、8個のラッチ回路で構成され、8個の第1タイミング情報を記憶するものとして説明を行った。この8個の第1タイミング情報を記憶する期間は、12フィールドに相当する。したがって、この構成の場合、シャッタ制御回路52においては、制御信号受信部62において受信すべき第1制御信号が10フィールド以上の期間にわたって欠落すると、データラッチ82a、データラッチ82b、データラッチ82c、データラッチ82dから出力される信号は全て127となり、シフトレジスタ83a、シフトレジスタ83b、シフトレジスタ83c、シフトレジスタ83dの各シフトレジスタに記憶される情報の半数以上が127となる。これにより、データセレクタ84a、データセレクタ84b、データセレクタ84c、データセレクタ84dにおける多数決の判定結果は全て127となり、データセレクタ84a、データセレクタ84b、データセレクタ84c、データセレクタ84dから出力される第2タイミング情報は全て127となる。この場合、カウンタ71の出力信号が127となったときに、一致回路91a、一致回路91b、一致回路91c、一致回路91dの出力信号は全てHレベルとなる。したがって、JKフリップフロップ93Rの出力、およびJKフリップフロップ93Lの出力はともにHレベルとなる。その結果、増幅器94Rおよび増幅器94Lの出力信号は電圧0Vとなり、右目用シャッタ56Rおよび左目用シャッタ56Lは、ともに可視光を透過する状態となる。その後、カウンタ71は一致回路91dからの出力信号によりリセットされ、出力信号は再度0となり、クロックCKに同期して0から1ずつ数値を増加させる。これにより、一致回路91a、一致回路91b、一致回路91c、一致回路91dの出力信号は全てLレベルとなる。したがって、JKフリップフロップ93Rの出力、およびJKフリップフロップ93Lの出力はともにそれまでの状態を維持し、Hレベルとなる。その結果、増幅器94Rおよび増幅器94Lの出力信号は電圧0Vを維持し、右目用シャッタ56Rおよび左目用シャッタ56Lは、ともに可視光を透過する状態を維持する。このように、シャッタ制御回路52においては、制御信号受信部62において受信すべき第1制御信号が長時間にわたってデータセレクタ84a、データセレクタ84b、データセレクタ84c、データセレクタ84dにおける多数決の判定結果は全て127となるまで欠落すると、右目用シャッタ56Rおよび左目用シャッタ56Lをともに可視光を透過する状態に維持する。したがって、シャッタ眼鏡50においては、片方のシャッタが閉じた状態で動作が停止したり、あるいは、両方のシャッタが閉じた状態で動作が停止することを防止できるので、使用者が片方または両方の視界が遮られたままの状態になることを防止することができる。以上示したように、本実施の形態においてシャッタ眼鏡50は、受信した複数フィールド分にわたる第1制御信号にもとづく複数フィールド分の第1タイミング情報を記憶するとともに、記憶した複数フィールド分の第1タイミング情報にもとづき第2制御信号を生成するシャッタ制御回路52を備え、第2制御信号を用いて右目用シャッタ56Rおよび左目用シャッタ56Lにおける可視光の透過および遮断を制御する。これにより、シャッタ眼鏡50において、受信すべき第1制御信号が一時的に欠落したとしても、右目用シャッタ56Rおよび左目用シャッタ56Lを正常に制御することができる。しがたって、シャッタ眼鏡50を介してパネル10に表示される3D画像を鑑賞する使用者は、プラズマディスプレイ装置100から発信されシャッタ眼鏡50において受信されるシャッタ眼鏡制御用の光信号が遮蔽物等により一時的に遮られたとしても、パネル10に表示される3D画像を正常に立体視することができる。さらに、シャッタ眼鏡50においては、受信すべき第1制御信号が欠落したときに、片方のシャッタが閉じた状態で動作が停止したり、あるいは、両方のシャッタが閉じた状態で動作が停止することを防止できるので、使用者が片方または両方の視界が遮られたままの状態になることを防止することができる。なお、本実施の形態においては、シャッタ制御回路52内の各回路を動作するのに必要な同期信号であるクロックCKをシャッタ眼鏡50内に内蔵したクロック発生部61において発生する。したがって、シャッタ眼鏡50においては、受信すべき第1制御信号が欠落したとしても、安定にクロックCKを発生することができ、シャッタ制御回路52内の各回路を安定に動作することができる。なお、本実施の形態においては、記憶部64におけるシフトレジスタ83a、シフトレジスタ83b、シフトレジスタ83c、シフトレジスタ83dの各シフトレジスタは、8個のラッチ回路で構成され、8個の第1タイミング情報を記憶するものとして説明を行った。しかし、本発明は何らこの構成に限定されるものではない。シャッタ制御回路52においては、シフトレジスタを構成するラッチ回路の数を多くすることで、制御信号受信部62で受信すべき第1制御信号が欠落した場合に右目用シャッタ56Rおよび左目用シャッタ56Lを正常に制御することができる時間を延長することができる。あるいは、シャッタ制御回路52においては、シフトレジスタを構成するラッチ回路の数を少なくすることで、制御信号受信部62で受信すべき第1制御信号が欠落してから右目用シャッタ56Rおよび左目用シャッタ56Lをともに開いた状態にするまでに要する時間を短縮することができる。なお、本実施の形態では、カウンタ71を、クロック発生部61のクロックCKに同期して計数値を増加させる計数器アップカウンタとして説明したが、カウンタ71を、クロック発生部61のクロックCKに同期して計数値を減少させる計数器ダウンカウンタとして構成することも可能である。その場合、シャッタ制御回路52における各設定値は、ダウンカウンタにあわせて設定しなおせばよい。なお、本実施の形態においては、1つのフィールドを5つのサブフィールドで構成する例を説明した。しかし、本発明は1フィールドを構成するサブフィールドの数が何ら上記の数に限定されるものではない。例えば、サブフィールドの数を5よりも多くすることで、パネル10に表示できる階調の数をさらに増加することができる。また、本実施の形態においては、サブフィールドの輝度重みを2のべき乗とし、サブフィールドSF1~サブフィールドSF5の各サブフィールドの輝度重みを16、8、4、2、1に設定する例を説明した。しかし、各サブフィールドに設定する輝度重みは、何ら上記の数値に限定されるものではない。例えば、12、7、3、2、1等として階調を決めるサブフィールドの組合せに冗長性を持たせることにより、動画擬似輪郭の発生を抑制したコーディングが可能となる。1フィールドを構成するサブフィールドの数や、各サブフィールドの輝度重み等は、パネル10の特性やプラズマディスプレイ装置100の仕様等に応じて適宜設定すればよい。なお、本発明における実施の形態に示した各回路ブロックは、実施の形態に示した各動作を行う電気回路として構成されてもよく、あるいは、同様の動作をするようにプログラミングされたマイクロコンピュータ等を用いて構成されてもよい。なお、本実施の形態では、1画素をR、G、Bの3色の放電セルで構成する例を説明したが、1画素を4色あるいはそれ以上の色の放電セルで構成するパネルにおいても、本実施の形態に示した構成を適用することは可能であり、同様の効果を得ることができる。なお、上述した駆動回路は一例を示したものであり、駆動回路の構成は上述した構成に限定されるものではない。なお、本発明の実施の形態において示した具体的な数値は、画面サイズが50インチ、表示電極対24の数が1024のパネル10の特性にもとづき設定したものであって、単に実施の形態における一例を示したものに過ぎない。本発明はこれらの数値に何ら限定されるものではなく、各数値はパネルの特性やプラズマディスプレイ装置の仕様等にあわせて最適に設定することが望ましい。また、これらの各数値は、上述した効果を得られる範囲でのばらつきを許容するものとする。また、サブフィールド数や各サブフィールドの輝度重み等も本発明における実施の形態に示した値に限定されるものではなく、また、画像信号等にもとづいてサブフィールド構成を切り換える構成であってもよい。