"リセット信号のノイズ除去を行うノイズ除去回路と、前記ノイズ除去回路によるノイズ除去後の信号でリセットされるディジタル回路と、前記リセット信号によるリセット状態が解除されるまでの期間、前記ディジタル回路の出力信号を、所定の値に固定する早期有効化回路と、を備えることを特徴とする電子回路。前記リセット信号は、パワーオンリセット信号であることを特徴とする請求項1記載の電子回路。前記早期有効化回路は、前記ディジタル回路の出力信号と前記リセット信号との論理演算を行い、その論理演算の結果を出力することを特徴とする請求項1または請求項2記載の電子回路。前記ディジタル回路は、順序回路であり、前記ノイズ除去回路は、前記ノイズ除去後の信号で前記順序回路を非同期リセットすること、を特徴とする請求項1から請求項3のうちのいずれか1項記載の電子回路。前記ノイズ除去回路は、前記リセット信号を所定クロック遅延させ、遅延させた前記リセット信号とその時点の前記リセット信号との論理演算を行って前記リセット信号のノイズを除去し、前記論理演算により得られるノイズ除去後の信号を出力することを特徴とする請求項1から請求項4のうちのいずれか1項記載の電子回路。前記ノイズ除去回路と、前記ディジタル回路と、前記早期有効化回路とを有するICチップを備え、前記ICチップは、前記リセット信号の入力端子と、出力端子と、前記出力端子に接続された出力バッファーとを有し、前記早期有効化回路は、前記出力バッファーに接続されていること、を特徴とする請求項1から請求項5のうちのいずれか1項記載の電子回路。図3は、パワーオンリセットでディジタル回路を非同期リセットする電子回路の一例を示す回路図である。図4は、図3に示す電子回路におけるクロック信号、パワーオンリセット信号、および出力端子の状態の一例を示すタイミングチャートである。図3に示す電子回路では、集積回路IC:IntegratedCircuitチップ101にクロック発生回路2とパワーオンリセット回路3が接続されている。クロック発生回路2からICチップ101のCLK端子にクロック信号CLKが入力され、パワーオンリセット回路3からICチップ101のPOR端子にパワーオンリセット信号POR_Nが入力される。ICチップ101は、ディジタル回路111を有し、ディジタル回路111の出力信号が出力バッファー112を介して出力端子TARに印加される。ノイズの多い環境では、このパワーオンリセット信号をそのまま非同期リセットの信号として使用すると、ノイズで誤ってディジタル回路111がリセットされてしまうため、ノイズ除去回路113によってパワーオンリセット信号のノイズ除去が行われる。ノイズ除去回路113には、入力バッファー114を介してクロック信号CLKが供給されるとともに、入力バッファー115を介してパワーオンリセット信号POR_Nが供給され、ノイズ除去後の信号リセット信号RSTがディジタル回路111の非同期リセットに使用される。ノイズ除去回路113は、パワーオンリセット信号を所定クロック遅延させ、遅延させたパワーオンリセット信号とその時点のパワーオンリセット信号との論理演算を行ってパワーオンリセット信号のノイズを除去し、その論理演算により得られるノイズ除去後のリセット信号RSTを出力する。これにより、図4に示すように、パワーオンリセット信号にノイズが発生しても、ディジタル回路111はリセットされない。しかしながら、このようにしてディジタル回路111の初期化を行う場合、パワーオンリセット信号によるリセット状態が解除されリセット信号RSTがディジタル回路111に供給されるまでの遅延期間図4における電源投入のタイミングToから時刻T1までの期間がノイズ除去回路113での遅延以上の長さに設定されるため、その遅延期間におけるディジタル回路111の出力信号の値は無効不定となってしまう。このため、その期間中、出力端子TARに接続された回路や機器が誤動作する可能性がある。例えばモーターの制御信号が出力端子TARから出力される場合、電源投入後、ディジタル回路111の出力信号の値が無効不定である期間に、制御信号の値が意図せぬ値となり、モーターが意図せぬ動きをする可能性がある。本発明は、上記の問題に鑑みてなされたものであり、リセットに起因するディジタル回路の初期化時の誤動作の発生を減らす電子回路を得ることを目的とする。上記の課題を解決するために、本発明では以下のようにした。本発明に係る電子回路は、リセット信号のノイズ除去を行うノイズ除去回路と、ノイズ除去回路によるノイズ除去後の信号でリセットされるディジタル回路と、リセット信号によるリセット状態が解除されるまでの期間、そのディジタル回路の出力信号を、所定の値に固定する早期有効化回路とを備える。これにより、パワーオンリセット信号などによるリセット状態が解除されるまでの期間、ディジタル回路の出力信号の値が不定にならずに済むため、リセットによるディジタル回路の初期化時の誤動作の発生が減る。また、本発明に係る電子回路は、上記の電子回路に加え、次のようにしてもよい。この場合、上述のリセット信号は、パワーオンリセット信号である。また、本発明に係る電子回路は、上記の電子回路のいずれかに加え、次のようにしてもよい。この場合、早期有効化回路は、上述のディジタル回路の出力信号とパワーオンリセット信号との論理演算を行い、その論理演算の結果を出力する。また、本発明に係る電子回路は、上記の電子回路のいずれかに加え、次のようにしてもよい。この場合、上述のディジタル回路は、順序回路であり、ノイズ除去回路は、上述のノイズ除去後の信号で順序回路を非同期リセットする。また、本発明に係る電子回路は、上記の電子回路のいずれかに加え、次のようにしてもよい。この場合、ノイズ除去回路は、パワーオンリセット信号を所定クロック遅延させ、遅延させたパワーオンリセット信号とその時点のパワーオンリセット信号との論理演算を行ってパワーオンリセット信号のノイズを除去し、その論理演算により得られるノイズ除去後の信号を出力する。また、本発明に係る電子回路は、上記の電子回路のいずれかに加え、次のようにしてもよい。この場合、電子回路は、上述のノイズ除去回路と、上述のディジタル回路と、上述の早期有効化回路とを有するICチップを備える。ICチップは、パワーオンリセット信号の入力端子と、出力端子と、出力端子に接続された出力バッファーとを有し、パワーオンリセット回路は、その入力端子に接続され、早期有効化回路は、その出力バッファーに接続されている。本発明によれば、電子回路において、リセットによるディジタル回路の初期化時の誤動作の発生を減らすことができる。以下、図に基づいて本発明の実施の形態を説明する。図1は、本発明の実施の形態に係る電子回路の構成を示す回路図である。図1に示す電子回路は、ICチップ1にクロック発生回路2とパワーオンリセット回路3が接続されている。クロック発生回路2からICチップ1のCLK端子にクロック信号CLKが入力され、パワーオンリセット回路3からICチップ1のPOR端子にパワーオンリセット信号POR_Nが入力される。また、ICチップ1の出力端子TARには、図示せぬ回路や機器が接続される。ICチップ1は、ディジタル回路11、出力バッファー12、ノイズ除去回路13、入力バッファー14,15、および早期有効化回路16を有する。ディジタル回路11は、フリップフロップ21,22を有する順序回路である。なお、図1において、ディジタル回路11内の、フリップフロップ21,22以外の素子の図示は省略している。ノイズ除去回路13には、入力バッファー14を介してクロック信号CLKが供給されるとともに、入力バッファー15を介してパワーオンリセット信号POR_Nが供給され、ノイズ除去後の信号リセット信号RSTがディジタル回路11の非同期リセットに使用される。ノイズ除去回路13は、パワーオンリセット信号を所定クロック遅延させ、遅延させたパワーオンリセット信号とその時点のパワーオンリセット信号との論理演算を行ってパワーオンリセット信号のノイズを除去し、その論理演算により得られるノイズ除去後のリセット信号RSTをディジタル回路11へ出力する。このため、パワーオンリセット信号によるリセットが継続する期間は、ノイズ除去回路13での遅延以上の長さに設定される。早期有効化回路16は、ディジタル回路11と出力端子TARに接続されている出力バッファー12との間に設けられており、パワーオンリセット信号によるリセット状態が解除されるまでの期間、ディジタル回路11の出力信号を、所定の値に固定し、パワーオンリセット信号によるリセット状態が解除されると、ディジタル回路11の出力信号をそのまま出力バッファー12へ供給する。この実施の形態では、ディジタル回路11は、フリップフロップ21,22から2つの出力信号を出力している。早期有効化回路16は、2つのOR演算回路31,32を有し、ディジタル回路11の2つの出力信号とパワーオンリセット信号との論理演算をそれぞれ行い、その論理演算の結果を出力する。この実施の形態では、パワーオンリセット信号の値は、リセット状態が解除されるとHハイレベルになるので、パワーオンリセット信号が、これらのOR演算回路31,32の一方の入力として反転入力されている。パワーオンリセット信号によるリセット状態が解除されるまでの期間において出力すべき固定値に応じて、OR演算回路31の他方の入力および出力の両方が反転または非反転とされるとともに、OR演算回路32の他方の入力および出力の両方が反転または非反転とされる。なお、OR演算回路31,32の代わりにAND演算回路を使用してもよい。その場合も同様にして、AND演算回路の2入力および1出力について反転か非反転かが適宜設定される。出力バッファー12は、スリーステートバッファーであり、OR演算回路31から入力信号を供給され、OR演算回路32から制御信号を供給される。次に、上記電子回路の動作について説明する。図2は、図1に示す電子回路におけるクロック信号、パワーオンリセット信号、および出力端子の状態の一例を示すタイミングチャートである。当該電子回路を内蔵している電気機器の電源が投入されると時刻To、当該電子回路の各部が起動を開始する。図2に示すように、クロック発生回路2は、電源投入時刻Toから遅延してクロック信号CLKの出力を開始する。同様に、パワーオンリセット回路3は、電源投入時刻Toから遅延して、パワーオンリセット信号POR_Nによるリセット状態を解除するこの実施の形態では、パワーオンリセット信号POR_NをLローレベルからHレベルへ変更することでリセット状態が解除される。ICチップ1のノイズ除去回路13は、クロック信号CLKとパワーオンリセット信号POR_Nを供給され、所定クロックだけパワーオンリセット信号を遅延させ、現時点のパワーオンリセット信号がLレベルからHレベルへ変化したときに、遅延させたパワーオンリセット信号がLレベルであれば、リセット信号RSTHレベルのパルス信号をディジタル回路11へ供給する。リセット信号RSTが供給される前はつまり、時刻Toから時刻T1までの期間、ディジタル回路11の出力信号の値は無効不定であり、リセット信号RSTが供給されると時刻T1、ディジタル回路11は、初期化され、それ以降の出力信号の値は有効となる。一方、出力端子TARのレベルは、時刻Toから時刻T1までの期間つまり、ディジタル回路11の出力が不定である期間、パワーオンリセット信号がLレベルであるため、早期有効化回路16による固定値が出力バッファー12に供給され、早期有効化回路16により指定されるレベルの信号が出力バッファー12から出力端子TARに印加されるので、出力端子TARのレベルは有効となる。ただし、電源投入直後は、電源電圧が低く、入力バッファー15、早期有効化回路16、出力バッファー12の正常動作が保証されないため、出力端子TARのレベルも有効ではない。時刻T1以降の期間においては、パワーオンリセット信号はHレベルとなるため、早期有効化回路16により、ディジタル回路11の出力信号がそのまま出力バッファー12に供給され、ディジタル回路11により指定されるレベルの信号が出力バッファー12から出力端子TARに印加される。したがって、この期間においても、出力端子TARのレベルは有効となる。図2に示すように、時刻T1以降の期間においてパワーオンリセット信号にノイズが発生した場合、ノイズに起因して、早期有効化回路16による固定値が出力バッファー12に供給されてしまう。このとき、その固定値が、本来出力されるべきディジタル回路11の出力信号の値と同一であることが保証されないため、パワーオンリセット信号にノイズが発生している期間の出力端子TARのレベルは有効ではなくなる。しかしながら、ノイズ除去回路13によりこのノイズは除去されるため、このノイズに起因してディジタル回路11にリセット信号RSTが供給されることはなく、ディジタル回路11は、正常動作を継続する。ディジタル回路11が正常動作を継続しているため、パワーオンリセット信号からノイズがなくなると、出力端子TARのレベルはただちに有効に戻る。以上のように、上記実施の形態によれば、ノイズ除去回路13は、パワーオンリセット信号のノイズ除去を行い、ディジタル回路11は、ノイズ除去回路13によるノイズ除去後の信号でリセットされる。早期有効化回路16は、パワーオンリセット信号によるリセット状態が解除されるまでの期間、ディジタル回路11の出力信号を所定の値に固定する。これにより、パワーオンリセット信号によるリセット状態が解除されるまでの期間、ディジタル回路11の出力信号の値が不定にならずに済むため、パワーオンリセットによるディジタル回路11の初期化時の誤動作の発生が減る。なお、上述の実施の形態は、本発明の好適な例であるが、本発明は、これらに限定されるものではなく、本発明の要旨を逸脱しない範囲において、種々の変形、変更が可能である。例えば、上記実施の形態において、パワーオンリセット信号の代わりに、ユーザーによるリセット操作などにより発生する強制リセット信号を使用するようにしてもよい。その場合、パワーオンリセット回路3の代わりに、強制リセット信号を生成する強制リセット回路が使用される。また、上記実施の形態においては、出力端子TARに接続されている出力バッファー12に対して入力される信号を早期に有効化しているが、入力端子に接続されている入力バッファースリーステートバッファーなどに対して入力される制御信号を同様に早期に有効化するようにしてもよい。同様に、出力端子TARに接続されている入出力バッファーに対して入力される信号を早期に有効化するようにしてもよい。"