"入力端子と接続された第1の配線と、出力端子と接続された第2の配線と、一方の端子が前記第1の配線と接続され、他方の端子が前記第2の配線と接続された第1のフォトセンサと第2のフォトセンサとを有し、前記第1の配線と前記第2の配線とは平行に配置され、前記入力端子から、前記第1の配線、前記第1のフォトセンサ、前記第2の配線を介して前記出力端子に至る第1の経路と、前記入力端子から、前記第1の配線、前記第2のフォトセンサ、前記第2の配線を介して前記出力端子に至る第2の経路とは、抵抗値の和が等しいことを特徴とする光検出回路。請求項1において、前記第1の配線と前記第2の配線とは、同一の導電体材料からなり、且つ配線の幅が同一であることを特徴とする光検出回路。請求項1又は2において、前記入力端子と前記出力端子は、同一の制御回路に接続されていることを特徴とする光検出回路。複数のフォトセンサを備える光検出回路において、各フォトセンサに電源を供給する配線や、各フォトセンサが光を検出して生成した電気信号を出力する配線に、寄生抵抗のばらつきが存在すると、このばらつきに起因したノイズが発生するという課題があった。本発明の一態様は、入力端子と接続された第1の配線と、出力端子と接続された第2の配線と、一方の端子が第1の配線と接続され、他方の端子が第2の配線と接続された第1のフォトセンサと第2のフォトセンサとを有し、第1の配線と第2の配線とは平行に配置され、入力端子から、第1の配線、第1のフォトセンサ、第2の配線を介して出力端子に至る第1の経路と、入力端子から、第1の配線、第2のフォトセンサ、第2の配線を介して出力端子に至る第2の経路とは、抵抗値の和が等しいことを特徴とする光検出回路である。フォトセンサを備える光検出回路において、配線寄生抵抗に起因する基準電圧および出力信号のばらつきを低減し、高精度の光検出回路を実現することができる。以下、開示される発明の実施の形態について、図面を用いて説明する。ただし、本発明は以下の説明に限定されず、その発明の趣旨およびその範囲から逸脱することなく、その態様および詳細をさまざまに変更し得ることは当業者に容易に理解される。実施の形態1本明細書において、フォトセンサとは、光エネルギーを電気エネルギーに変換する半導体素子を備えた回路をいう。この半導体素子として、例えば、受光した光量に応じて電流を発生させる素子や、受光した光強度に応じて電気抵抗値が変化する素子などが含まれる。光検出回路1の構成図1は、光検出回路1の構成を示す図である。この光検出回路1には、複数のフォトセンサがマトリクス状に配列されている。基準信号線L1は、1列分n個のフォトセンサP1a,P1b,...,P1nに対し、基準電圧X1を供給する。また、フォトセンサ出力信号線L2は、1列分n個のフォトセンサP1a,P1b,...,P1nの出力信号X2を出力する。ここで、基準電圧X1は、制御回路2から光検出回路1の外部に引き回した配線を介し、入力端子基準信号線L1との接続部Pt1を通って、基準信号線L1へ供給される。光検出回路1の外部に引き回した配線は、光検出回路1の内部の配線基準信号線L1,フォトセンサ出力信号線L2より、配線の幅を太くする。したがって、この配線の配線寄生抵抗は信号に影響を与えないほど低いと考えてよい。ここで、一例として、フォトセンサP1aに注目し、基準電圧X1および出力信号X2の経路を説明する。基準信号線L1へ供給された基準電圧X1は、フォトセンサP1aの入力端子Pt3を通って、フォトセンサP1aへ供給される。フォトセンサP1aにおいて出力信号X2が生成され、この出力信号X2は、フォトセンサP1aの出力端子Pt4を通って、フォトセンサ出力信号線L2へ供給される。また、出力信号X2は、出力端子制御回路2とフォトセンサ出力信号線L2との接続部Pt2を通って、制御回路2へ供給される。フォトセンサP1a,P1b,...,P1nそれぞれに供給される基準電圧X1は、基準信号線L1の配線寄生抵抗R1a,R1b,...,R1nによる電圧降下の影響を受ける。また、フォトセンサP1a,P1b,...,P1nそれぞれから出力される出力信号X2は、フォトセンサ出力信号線L2の配線寄生抵抗R2a,R2b,...,R2nによる電圧降下の影響を受ける。ここで、フォトセンサP1aに注目する。フォトセンサP1aには、基準信号線L1の配線寄生抵抗R1aを介して基準電圧X1が供給される。そして、フォトセンサP1aから、フォトセンサ出力信号線L2の配線寄生抵抗R2a,R2b,...,R2nを介して出力信号X2が出力される。続いて、フォトセンサP1bに注目する。フォトセンサP1bには、基準信号線L1の配線寄生抵抗R1a,R1bを介して基準電圧X1が供給される。そして、フォトセンサP1bから、フォトセンサ出力信号線L2の配線寄生抵抗R2b,...,R2nを介して出力信号X2が出力される。入力端子Pt1から供給され、フォトセンサP1aを介して出力端子Pt2に出力される信号の経路と、入力端子Pt1から供給され、フォトセンサP1bを介して出力端子Pt2に出力される信号の経路とを比較する。フォトセンサP1aを介する信号は配線寄生抵抗R2aを介するのに対し、フォトセンサP1bを介する信号は配線寄生抵抗R1bを介する点で、両経路は異なる。フォトセンサP1a,P1bに同一強度の光が照射され、かつ、フォトセンサP1a,P1bの特性ばらつきは無視できる場合を考える。このとき、配線寄生抵抗R2a=R1bであれば、フォトセンサP1aを介して出力される信号と、フォトセンサP1bを介して出力される信号とが、それぞれ受ける配線寄生抵抗による電圧降下の和は等しいといえる。続いて、フォトセンサP1cに注目する。フォトセンサP1cには、基準信号線L1の配線寄生抵抗R1a,R1bを介して基準電圧X1が供給される。そして、フォトセンサP1cから、フォトセンサ出力信号線L2の配線寄生抵抗R2c,...,R2nを介して出力信号X2が出力される。入力端子Pt1から供給され、フォトセンサP1bを介して出力端子Pt2に出力される信号の経路と、入力端子Pt1から供給され、フォトセンサP1cを介して出力端子Pt2に出力される信号の経路とを比較する。フォトセンサP1bを介する信号は配線寄生抵抗R2bを介するのに対し、フォトセンサP1cを介する信号は配線寄生抵抗R1cを介する点で、両経路は異なる。フォトセンサP1b,P1cに同一強度の光が照射され、かつ、フォトセンサP1b,P1cの特性ばらつきは無視できる場合を考える。このとき、配線寄生抵抗R2b=R1cであれば、フォトセンサP1bを介して出力される信号と、フォトセンサP1cを介して出力される信号とが、それぞれ受ける配線寄生抵抗による電圧降下の和は等しいといえる。同様の考察を、1列分n個のフォトセンサP1a,P1b,...,P1nすべてに適用する。すると、配線寄生抵抗R2a=R1b,R2b=R1c,R2c=R1d,...,R2n-1=R1nがそれぞれ成り立てば、フォトセンサP1a,P1b,...,P1nそれぞれに供給される基準電圧X1およびフォトセンサP1a,P1b,...,P1nそれぞれから出力される出力信号X2が受ける電圧降下の和はそれぞれ等しくなることがわかる。配線寄生抵抗R2a=R1b,R2b=R1c,R2c=R1d,...,R2n-1=R1nを成り立たせるためには、例えば、基準信号線L1とフォトセンサ出力信号線L2とを、同一の導電体材料、かつ、同一の配線幅で作製すればよい。また、各フォトセンサを等間隔に配列することも有効である。また、本明細書において、配線寄生抵抗Aと配線寄生抵抗BがA=B、すなわち、配線寄生抵抗Aと配線寄生抵抗Bが等しいとは、その抵抗値にまったく相違がない場合を指すだけではなく、配線寄生抵抗の差が、信号の伝達に影響を与えない程度のものである場合も含むものとする。以上のように、この光検出回路1では、1列分n個のフォトセンサP1a,P1b,...,P1nそれぞれを介する経路において、配線寄生抵抗に起因する基準電圧X1および出力信号X2のばらつきを低減することができる。他のフォトセンサの列についても同様に考えると、光検出回路1が備えるすべてのフォトセンサそれぞれを介する経路において、配線寄生抵抗に起因する基準電圧X1および出力信号X2のばらつきが低減されることがわかる。したがって、撮像が高精度である光検出回路1を実現することができる。比較例:光検出回路3の構成図1に示した光検出回路1とは構成が異なる光検出回路3の構成を図2に示す。光検出回路3は、基準電圧X3の供給される向きと、出力信号X4の出力される向きが逆であるのに対し、光検出回路1は、基準電圧X1の供給される向きと、出力信号X2の出力される向きが同じである点で、光検出回路1と光検出回路3の構成は異なる。まず、フォトセンサP3aに注目する。フォトセンサP3aには、制御回路2から、基準信号線L3の配線寄生抵抗R3aを介して基準電圧X3が供給される。そして、制御回路2には、フォトセンサP3aから、フォトセンサ出力信号線L4の配線寄生抵抗R4aを介して出力信号X4が供給される。続いて、フォトセンサP3bに注目する。フォトセンサP3bには、制御回路2から、基準信号線L3の配線寄生抵抗R3a,R3bを介して基準電圧X3が供給される。そして、フォトセンサP3bから、フォトセンサ出力信号線L4の配線寄生抵抗R4b,R4aを介して出力信号X4が制御回路2に供給される。制御回路2から基準電圧X3として供給され、フォトセンサP3aを介して制御回路2に出力信号X4として供給される信号の経路と、制御回路2から基準電圧X3として供給され、フォトセンサP3bを介して制御回路2に出力信号X4として供給される信号の経路とを比較する。フォトセンサP3bを介する信号は、配線寄生抵抗R3b,R4bを介すため、フォトセンサP3aを介する信号よりも経路が長い。したがって、フォトセンサP3bを介する信号は、フォトセンサP3aを介する信号より、配線寄生抵抗による電圧降下の影響が大きいといえる。以上のように、図2に示す光検出回路3の構成では、1列分n個のフォトセンサP3a,P3b,...,P3nそれぞれを介する経路において、配線寄生抵抗に起因する基準電圧X3および出力信号X4のばらつきが存在することがわかる。他のフォトセンサの列についても同様に考えると、光検出回路3が備えるすべてのフォトセンサそれぞれを介する経路において、配線寄生抵抗に起因する基準電圧X3および出力信号X4のばらつきが存在することがわかる。よって、光検出回路1のように、基準電圧X1の供給元例えば入力端子Pt1と、出力信号X2の供給先例えば出力端子Pt2を、光検出回路1の対向する側にそれぞれ配置することが、配線寄生抵抗に起因する基準電圧X1および出力信号X2のばらつきを低減するために重要な構成であることがわかる。なお、図7に示すように、画素202にフォトセンサ204と表示素子203を備える画素回路201を設けることで、高精度のタッチ入力機能を備えた表示装置200を実現できる。実施の形態2フォトセンサの回路構成例について、図面に基づいて説明する。フォトセンサP10の回路構成図3Aに基づいて、フォトセンサP10の回路構成について説明する。このフォトセンサP10は、フォトダイオードD1およびトランジスタQ1,Q2を備えている。フォトダイオードD1は、アノードが配線L12に接続され、カソードがトランジスタQ1のゲートに接続されている。トランジスタQ1は、ソースまたはドレインの一方が基準信号線L10に接続され、ソースまたはドレインの他方がトランジスタQ2のソースまたはドレインの一方に接続されている。トランジスタQ2は、ゲートが配線L13に接続され、ソースまたはドレインの他方がフォトセンサ出力信号線L11に接続されている。トランジスタQ1は、フォトダイオードD1から供給される電荷量に応じて、フォトセンサP10の出力信号を生成する。また、トランジスタQ2は、トランジスタQ1が生成した出力信号の、フォトセンサ出力信号線L11への供給を制御するスイッチである。トランジスタQ1,Q2は、フォトセンサ出力信号線L11に不要な電圧を出力してしまうことを防ぐため、オフ電流が小さいトランジスタを用いることが適している。ここで、酸化物半導体を用いたトランジスタはオフ電流が極めて小さい。よって、トランジスタQ1,Q2として、酸化物半導体を用いたトランジスタを用いることが適している。フォトセンサP11の回路構成図3Bに基づいて、フォトセンサP11の回路構成について説明する。このフォトセンサP11は、図3Aに示したフォトセンサP10に、トランジスタQ3を加えた構成である。トランジスタQ3は、ゲートが配線L14に接続され、ソースまたはドレインの一方がフォトダイオードD1のカソードに接続され、ソースまたはドレインの他方がトランジスタQ1のゲートに接続されている。このトランジスタQ3は、トランジスタQ1のゲートに蓄積した、フォトダイオードD1から供給された電荷を保持するために設ける。したがって、トランジスタQ3として、オフ電流が小さいトランジスタを用いることが適している。ここで、酸化物半導体を用いたトランジスタはオフ電流が極めて小さい。よって、トランジスタQ3として、酸化物半導体を用いたトランジスタを用いることが適している。酸化物半導体を用いたトランジスタについて本明細書に開示する酸化物半導体について説明する。トランジスタに用いる酸化物半導体は、ドナーの原因である水素、水分、水酸基または水酸化物水素化合物ともいうなどの不純物を意図的に排除したのち、これらの不純物の排除工程において同時に減少してしまう酸素を供給することで、高純度化および電気的にi型真性化されている。これは、トランジスタの電気的特性の変動を抑制するための処理である。また、高純度化された酸化物半導体を用いたトランジスタは、光劣化が生じにくいため、フォトセンサにおけるトランジスタとしての使用に適している。酸化物半導体に含まれる水素を極力除去することで、酸化物半導体中のキャリア密度は、1×1014/cm3未満、好ましくは1×1012/cm3未満、より好ましくは1×1010/cm3未満となる。ワイドギャップ半導体である酸化物半導体は、少数キャリア密度が低く、また、少数キャリアが誘起されにくい。そのため、酸化物半導体を用いたトランジスタにおいては、トンネル電流が発生し難く、ひいては、オフ電流が小さくなるといえる。また、ワイドギャップ半導体である酸化物半導体を用いたトランジスタにおいては、衝突イオン化ならびにアバランシェ降伏が起きにくい。したがって、酸化物半導体を用いたトランジスタは、ホットキャリア劣化への耐性があるといえる。ホットキャリア劣化の主な要因は、アバランシェ降伏によってキャリアが増大し、高速に加速されたキャリアがゲート絶縁膜へ注入されることであるためである。なお、本明細書においてオフ電流とは、室温において、-20[V]以上-5[V]以下の範囲で任意のゲート電圧を印加したときに、しきい値電圧Vthが正であるnチャネル型トランジスタのソース-ドレイン間を流れる電流を指す。なお、室温とは、15°C以上25°C以下の温度を指す。高純度化および電気的にi型真性化された酸化物半導体を用いたトランジスタは、室温において、チャネル幅W=1[μm]あたりの電流値が、100[aA/μm]以下、好ましくは1[aA/μm]以下、さらに好ましくは10[zA/μm]以下である。先述のとおり、高純度化および電気的にi型真性化された酸化物半導体を用いることにより、オフ電流値が極めて小さいトランジスタを提供できる。以下、評価用素子TEGとも呼ぶを作製し、得られたオフ電流特性の測定結果について説明する。作製したTEGには、チャネル幅Wに対するチャネル長Lの比L/W=3[μm]/50[μm]膜厚d=30[nm]のトランジスタを200個並列に接続することにより、L/W=3[μm]/10000[μm]のトランジスタを設けた。図5は、TEGに設けたトランジスタの伝達特性[logId-Vg]を示すグラフである。これらのグラフの、横軸はゲート電圧値Vg[V]を表し、縦軸はドレイン電流値Id[A]を表している。なお、基板温度は室温であり、ソース-ドレイン間電圧Vdは1[V]グラフは破線または10[V]グラフは実線のいずれかである。このとき、ソース-ゲート間電圧Vgを-20[V]~20[V]まで変化させ、ソース-ドレイン電流Idの変化特性を測定した。図5に示すように、チャネル幅Wが10000[μm]のトランジスタは、Vdが1[V]および10[V]のいずれにおいても、オフ電流は1×10-13[A]以下となっている。これは、測定機半導体パラメータアナライザ、Agilent4156C;Agilent社製の分解能100fA以下である。このオフ電流値は、チャネル幅1[μm]あたりに換算すると、10[aA/μm]に相当する。引き続き、フォトセンサの他の回路構成例について説明する。フォトセンサP12の回路構成図4Aに基づいて、フォトセンサP12の回路構成について説明する。このフォトセンサP12は、フォトダイオードD1,トランジスタQ1およびコンデンサC1を備えている。フォトダイオードD1は、アノードが配線L12に接続され、カソードがトランジスタQ1のゲートに接続されている。トランジスタQ1は、ソースまたはドレインの一方が基準信号線L10に接続され、ソースまたはドレインの他方がフォトセンサ出力信号線L11に接続されている。コンデンサC1は、一方の電極がフォトダイオードD1のカソードに接続され、他方の電極が配線L15に接続されている。フォトセンサP13の回路構成図4Bに基づいて、フォトセンサP13の回路構成について説明する。このフォトセンサP13は、図3Bに示したフォトセンサP11に、トランジスタQ4を加えた構成である。トランジスタQ4は、ゲートが配線L16に接続され、ソースまたはドレインの一方が基準信号線L10に接続され、ソースまたはドレインの他方がトランジスタQ1のゲートに接続されている。トランジスタQ4は、トランジスタQ1のゲートに、リセット信号を供給するために設ける。フォトセンサP14の回路構成図4Cに基づいて、フォトセンサP14の回路構成について説明する。このフォトセンサP14は、図4Bに示したフォトセンサP13から、トランジスタQ2を省いた構成である。実施の形態3高純度化および電気的にi型真性化された酸化物半導体を用いたトランジスタの作製方法の一例について、図6に基づいて説明する。まず、基板100上に下地膜となる絶縁層101を形成する。絶縁層101は、処理室内の残留水分を除去しつつ成膜するとよい。絶縁層101に水素、水、水酸基または水酸化物などが含まれないようにするためである。次に、絶縁層101上に、酸化物半導体層をスパッタリング法により成膜する。なお、酸化物半導体層の成膜前に、絶縁層101が形成された基板100を予備加熱するとよい。酸化物半導体層に、水素、水分および水酸基が極力含まれないようにするためである。予備加熱により、基板100に吸着した水素、水分などの不純物は脱離し、排気される。酸化物半導体層のターゲットとしては、酸化亜鉛を主成分とする金属酸化物のターゲットを用いることができる。例えば、組成比として、In2O3:Ga2O3:ZnO=1:1:1[mol数比]のターゲットを用いることができる。これ以外にも、例えばIn2O3:Ga2O3:ZnO=1:1:2[mol数比]、またはIn2O3:Ga2O3:ZnO=1:1:4[mol数比]の組成比を有するターゲットを用いることもできる。その他、In-Sn-Ga-Zn-O,In-Sn-Zn-O,In-Al-Zn-O,Sn-Ga-Zn-O,Al-Ga-Zn-O,Sn-Al-Zn-O,In-Zn-O,Sn-Zn-O,Al-Zn-O,Zn-Mg-O,Sn-Mg-O,In-Mg-O,In-O,Sn-O,Zn-Oなどの金属酸化物をターゲットとして用いることができる。また、酸化物半導体層として、InMO3ZnOmm>0で表記される薄膜を用いることもできる。ここで、Mは、Ga、Al、MnおよびCoから選ばれた1または複数の金属元素である。例えば、Mとして、Ga、GaおよびAl、GaおよびMn、もしくはGaおよびCoが挙げられる。成膜した酸化物半導体層は、第1のフォトリソグラフィ工程により島状の酸化物半導体層102に加工される図6A参照。その後、酸化物半導体層102から水素、水、および水酸基等を除去するために、基板を電気炉に導入し、窒素雰囲気下で加熱処理する。この加熱処理は、酸化物半導体層102に対する脱水化、脱水素化の効果を奏する。この加熱処理の温度は、400°C以上750°C以下、好ましくは400°C以上基板の歪み点未満とする。また、この加熱処理の雰囲気は、水、水素などが含まれないようにする。この加熱処理の後、連続して酸素雰囲気または窒素および酸素を含む雰囲気例えば、窒素:酸素の体積比=4:1で加熱処理するとよい。酸化物半導体層102中に生じた酸素欠損を修復するためである。その後、絶縁層101および酸化物半導体層102上に、第1の電極103aおよび第2の電極103bを形成する図6B参照。第1の電極103aは、ソース電極およびドレイン電極の一方として機能する。第2の電極103bは、ソース電極およびドレイン電極の他方として機能する。次に、絶縁層101,酸化物半導体層102,第1の電極103aおよび第2の電極103b上にゲート絶縁層104を形成する図6C参照。なお、ゲート絶縁層104の成膜雰囲気には、水素が含まれないようにするとよい。続いて、ゲート絶縁層104の一部を除去することにより、第1の電極103a,第2の電極103bに達する開口105a,105bを形成する図6D参照。そして、ゲート絶縁層104および開口105a,105b上に、ゲート電極106,第1の配線107aおよび第2の配線107bを形成する図6E参照。以上のように、高純度化および電気的にi型真性化された酸化物半導体を用いたトランジスタを作製することができる。"