絶縁表面上に下地膜を形成し、前記下地膜上に酸化物半導体層を形成し、前記酸化物半導体層の一部と接するソース電極層及びドレイン電極層を形成し、前記酸化物半導体層、前記ソース電極層及び前記ドレイン電極層上にゲート絶縁層を形成し、前記ゲート絶縁層上に前記酸化物半導体層の一部と重なるようにゲート電極層を形成する工程において、前記酸化物半導体層は、スパッタガスの全流量に対する酸素流量の割合を90以上100以下として、インジウム、ガリウム、及び亜鉛を含む金属酸化物をスパッタすることにより形成することを特徴とする半導体装置の作製方法。絶縁表面上に下地膜を形成し、前記下地膜上にゲート電極層を形成し、前記ゲート電極層上にゲート絶縁層を形成し、前記ゲート絶縁層上に酸化物半導体層を形成し、前記酸化物半導体層の一部と接するソース電極層及びドレイン電極層を形成し、前記酸化物半導体層、前記ソース電極層及び前記ドレイン電極層上に保護膜を形成する工程において、前記酸化物半導体層は、スパッタガスの全流量に対する酸素流量の割合を90以上100以下として、インジウム、ガリウム、及び亜鉛を含む金属酸化物をスパッタすることにより形成することを特徴とする半導体装置の作製方法。請求項2において、前記保護膜は、ガリウム、及び亜鉛を含む金属酸化物のスパッタにより形成することを特徴とする半導体装置の作製方法。請求項1乃至3のいずれか一項において、前記下地膜、及び前記ゲート絶縁膜は、ガリウム及び亜鉛を含む金属酸化物のスパッタにより形成することを特徴とする半導体装置の作製方法。請求項1乃至4のいずれか一項において、前記ゲート電極層は積層であり、少なくともゲート絶縁層と接する側の層は、窒素を含むスパッタガスを用いてインジウム、ガリウム、及び亜鉛を含む金属酸化物をスパッタすることにより形成することを特徴とする半導体装置の作製方法。請求項1乃至5のいずれか一項において、前記酸化物半導体層は基板温度200°C以上450°C以下で形成することを特徴とする半導体装置の作製方法。インジウム、ガリウム、及び亜鉛を含む酸化物半導体層と、ガリウム及び亜鉛を含み、かつ前記酸化物半導体層の一方の面と接するゲート絶縁層と、インジウム、ガリウム、亜鉛、及び窒素を含み、かつ前記ゲート絶縁層を介して前記酸化物半導体層と重なるゲート電極層と、を有し、前記酸化物半導体層の他方の面が、ガリウム、及び亜鉛を含む金属酸化物に接していることを特徴とする半導体装置。デバイス作製工程において、酸化物半導体中に酸素欠損が生じると、その電気伝導度を変化させてしまうことがある。また、酸化物半導体中に電子供与体を形成する水素や水が混入した場合も同様である。このような現象は、酸化物半導体を用いたトランジスタにとって電気的特性の変動要因となる。そのため、酸化物半導体を酸素過剰な状態で形成するとともに、外部から水素や水が極力混入しないデバイス構成とすることが好ましい。したがって、本発明の一態様は、酸素過剰な酸化物半導体を再現性良く形成する方法を提供することを目的の一つとする。また、酸化物半導体中に外部から水素や水が極力混入しないデバイス構成を提供することを目的の一つとする。本明細書で開示する本発明の一態様は、酸化物半導体を含むトランジスタの作製方法において、酸化物半導体層を酸素過剰な状態で形成する方法であり、かつ、酸化物半導体層中に水素や水などの不純物を極力混入させないデバイス構成に関する。本明細書で開示する本発明の一態様は、絶縁表面上に下地膜を形成し、下地膜上に酸化物半導体層を形成し、酸化物半導体層の一部と接するソース電極層及びドレイン電極層を形成し、酸化物半導体層、ソース電極層及びドレイン電極層上にゲート絶縁層を形成し、ゲート絶縁層上に酸化物半導体層の一部と重なるようにゲート電極層を形成する工程において、酸化物半導体層は、スパッタガスの全流量に対する酸素流量の割合を90以上100以下として、インジウム、ガリウム、及び亜鉛を含む金属酸化物をスパッタすることにより形成することを特徴とする半導体装置の作製方法である。本明細書で開示する本発明の他の一態様は、絶縁表面上に下地膜を形成し、下地膜上にゲート電極層を形成し、ゲート電極層上にゲート絶縁層を形成し、ゲート絶縁層上に酸化物半導体層を形成し、酸化物半導体層の一部と接するソース電極層及びドレイン電極層を形成し、酸化物半導体層、ソース電極層及びドレイン電極層上に保護膜を形成する工程において、酸化物半導体層は、スパッタガスの全流量に対する酸素流量の割合を90以上100以下として、インジウム、ガリウム、及び亜鉛を含む金属酸化物をスパッタすることにより形成することを特徴とする半導体装置の作製方法である。上記下地膜、ゲート絶縁層、保護膜は、ガリウム及び亜鉛を含む金属酸化物をスパッタすることにより形成するGa-Zn-O膜を用いることが好ましい。該金属酸化物は、非常に緻密であり、バリア性が高い。したがって、該金属酸化物で酸化物半導体層を挟み込むことにより、酸化物半導体層への水素や水などの不純物の混入を抑えることができる。また、上記ゲート電極層は積層であり、少なくともゲート絶縁層と接する側の層は、窒素を含むスパッタガスを用いてインジウム、ガリウム、及び亜鉛を含む金属酸化物をスパッタすることにより形成する窒素を含むIn-Ga-Zn-O膜を用いることが好ましい。該ゲート電極層に窒素を含むIn-Ga-Zn-O膜を用いることで、トランジスタの電気特性のしきい値電圧をプラスにすることができ、所謂ノーマリーオフのスイッチング素子を実現できる。また、本明細書で開示する本発明の他の一態様は、インジウム、ガリウム、及び亜鉛を含む酸化物半導体層と、ガリウム、及び亜鉛を含み、かつ酸化物半導体層の一方の面と接するゲート絶縁層と、インジウム、ガリウム、亜鉛、及び窒素を含み、かつゲート絶縁層を介して酸化物半導体層と重なるゲート電極層と、を有し、酸化物半導体層の他方の面が、ガリウム、及び亜鉛を含む金属酸化物に接していることを特徴とする半導体装置である。酸素過剰な酸化物半導体を再現性良く形成する方法、及び酸化物半導体中に外部から水素や水が極力混入しないデバイス構成の提供によって、信頼性の高い半導体装置を形成することができる。以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、その形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。実施の形態1本実施の形態では、本発明の一態様における半導体装置の構造、及び作製方法について説明する。図1は、トップゲート型のトランジスタの断面図であり、トランジスタ120は、絶縁表面を有する基板100上において、下地膜101、酸化物半導体層108a、ソース電極層104a、ドレイン電極層104b、ゲート絶縁層102、ゲート電極層112、及び保護膜110a、保護膜110bを含んだ構成となっている。酸化物半導体層108aに用いる材料としては、少なくともインジウムInあるいは亜鉛Znを含むことが好ましい。特にInとZnを含むことが好ましい。また、該酸化物半導体を用いたトランジスタの電気特性のばらつきを減らすためのスタビライザーとして、それらに加えてガリウムGaを有することが好ましい。また、スタビライザーとしてスズSnを有することが好ましい。また、スタビライザーとしてハフニウムHfを有することが好ましい。また、スタビライザーとしてアルミニウムAlを有することが好ましい。また、他のスタビライザーとして、ランタノイドである、ランタンLa、セリウムCe、プラセオジムPr、ネオジムNd、サマリウムSm、ユウロピウムEu、ガドリニウムGd、テルビウムTb、ジスプロシウムDy、ホルミウムHo、エルビウムEr、ツリウムTm、イッテルビウムYb、ルテチウムLuのいずれか一種あるいは複数種を有してもよい。例えば、酸化物半導体として、酸化インジウム、酸化スズ、酸化亜鉛、二元系金属の酸化物であるIn-Zn系酸化物、Sn-Zn系酸化物、Al-Zn系酸化物、Zn-Mg系酸化物、Sn-Mg系酸化物、In-Mg系酸化物、In-Ga系酸化物、三元系金属の酸化物であるIn-Ga-Zn系酸化物IGZOとも表記する、In-Al-Zn系酸化物、In-Sn-Zn系酸化物、Sn-Ga-Zn系酸化物、Al-Ga-Zn系酸化物、Sn-Al-Zn系酸化物、In-Hf-Zn系酸化物、In-La-Zn系酸化物、In-Ce-Zn系酸化物、In-Pr-Zn系酸化物、In-Nd-Zn系酸化物、In-Sm-Zn系酸化物、In-Eu-Zn系酸化物、In-Gd-Zn系酸化物、In-Tb-Zn系酸化物、In-Dy-Zn系酸化物、In-Ho-Zn系酸化物、In-Er-Zn系酸化物、In-Tm-Zn系酸化物、In-Yb-Zn系酸化物、In-Lu-Zn系酸化物、四元系金属の酸化物であるIn-Sn-Ga-Zn系酸化物、In-Hf-Ga-Zn系酸化物、In-Al-Ga-Zn系酸化物、In-Sn-Al-Zn系酸化物、In-Sn-Hf-Zn系酸化物、In-Hf-Al-Zn系酸化物を用いることができる。In-Ga-Zn系の酸化物半導体材料は、無電界時の抵抗が十分に高くオフ電流を十分に小さくすることが可能であり、かつ、電界効果移動度が高い特徴を有している。また、In-Sn-Zn系酸化物半導体材料を用いたトランジスタは、In-Ga-Zn系の酸化物半導体材料を用いたトランジスタよりも電界効果移動度を三倍以上にすることができ、かつ、しきい値電圧を正にしやすい特徴を有している。これらの半導体材料は、本発明の一態様における半導体装置を構成するトランジスタに用いることのできる好適な材料の一つである。なお、ここで、例えば、In-Ga-Zn系酸化物とは、InとGaとZnを主成分として有する酸化物という意味であり、InとGaとZnの比率は問わない。また、InとGaとZn以外の金属元素が入っていてもよい。また、酸化物半導体として、InMO3ZnOmm>0、且つ、mは整数でないで表記される材料を用いてもよい。なお、Mは、Ga、Fe、Mn及びCoから選ばれた一の金属元素または複数の金属元素を示す。また、酸化物半導体として、In3SnO5ZnOnn>0、且つ、nは整数で表記される材料を用いてもよい。例えば、In:Ga:Zn=1:1:1=1/3:1/3:1/3あるいはIn:Ga:Zn=2:2:1=2/5:2/5:1/5の原子数比のIn-Ga-Zn系酸化物やその組成の近傍の酸化物を用いることができる。あるいは、In:Sn:Zn=1:1:1=1/3:1/3:1/3、In:Sn:Zn=2:1:3=1/3:1/6:1/2あるいはIn:Sn:Zn=2:1:5=1/4:1/8:5/8の原子数比のIn-Sn-Zn系酸化物やその組成の近傍の酸化物を用いるとよい。しかし、これらに限られず、必要とする半導体特性移動度、しきい値、ばらつき等に応じて適切な組成のものを用いればよい。また、必要とする半導体特性を得るために、キャリア密度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間結合距離、密度等を適切なものとすることが好ましい。例えば、In-Sn-Zn系酸化物では比較的容易に高い移動度が得られる。しかしながら、In-Ga-Zn系酸化物でも、バルク内欠陥密度を低減することにより移動度を上げることができる。なお、例えば、In、Ga、Znの原子数比がIn:Ga:Zn=a:b:cabc=1である酸化物の組成が、原子数比がIn:Ga:Zn=A:B:CABC=1の酸化物の組成の近傍であるとは、a、b、cが、a―A2b―B2c―C2≦r2を満たすことをいい、rは、例えば、0.05とすればよい。他の酸化物でも同様である。酸化物半導体は単結晶でも、非単結晶でもよい。後者の場合、アモルファスでも、多結晶でもよい。また、アモルファス中に結晶性を有する部分を含む構造でも、非アモルファスでもよい。アモルファス状態の酸化物半導体は、比較的容易に平坦な表面を得ることができるため、これを用いてトランジスタを作製した際の界面散乱を低減でき、比較的容易に、比較的高い移動度を得ることができる。また、結晶性を有する酸化物半導体では、よりバルク内欠陥を低減することができ、表面の平坦性を高めればアモルファス状態の酸化物半導体以上の移動度を得ることができる。表面の平坦性を高めるためには、平坦な表面上に酸化物半導体を形成することが好ましく、具体的には、平均面粗さRaが1nm以下、好ましくは0.3nm以下、より好ましくは0.1nm以下の表面上に形成するとよい。本実施の形態では、インジウムIn、ガリウムGa、亜鉛Znを有する金属酸化物膜であるIn-Ga-Zn-O膜を用いる。In-Ga-Zn-O膜は、その構成元素である酸素が欠損すると、欠陥準位が形成されるため、電気伝導度が変化することがある。電気伝導度の変化はトランジスタの初期特性だけでなく、長期信頼性にも大きく影響するため、In-Ga-Zn-O膜は、酸素過剰の状態で形成されることが好ましい。なお、酸素過剰のIn-Ga-Zn-O膜とは、膜中において、In、Ga、またはZnの金属元素との結合を有さない余剰酸素を有するIn-Ga-Zn-O膜のことを言う。余剰酸素の有無は、ESR電子スピン共鳴分析を行うことにより確認することができる。ESR分析では、マイクロ波の吸収の起こる磁場の値H0から式g=hv/βH0を用いてg値というパラメータが得られる。なお、hはプランク定数であり、βはボーア磁子であり、どちらも定数である。図8は、In-Ga-Zn-O膜を室温300K、周波数9.5GHzのマイクロ波で分析したESRシグナルであり、サンプルAは、スパッタガスの流量をアルゴン:酸素=30sccm:15sccmとして室温で形成した膜、サンプルBは、サンプルAと同じスパッタガス条件として200°Cで形成した膜、サンプルCは、スパッタガスの流量をアルゴン:酸素=0sccm:40sccm酸素100として200°Cで形成した膜である。なお、その他の成膜条件は共通であり、In2O3:Ga2O3:ZnO=1:1:1[mol数比]の金属酸化物三井金属製を成膜用ターゲットとして、圧力0.4Pa、直流電力0.5kWカソードサイズ12インチφで、0.5mm厚の石英ガラス上に膜厚100nmで成膜している。サンプルAでは、酸素のダングリングボンドに起因するg=2.008のシグナルが観測されており、そのスピン密度は、3.8×1018spins/cm3である。また、サンプルBでは、g=2.008のシグナルはほとんど観測されず、そのスピン密度は、測定下限以下の1.0×1016spins/cm3未満である。この結果から、室温成膜したサンプルAは、図9Aに示す原子配置モデルのような、多量の酸素のダングリングボンドが存在する準安定構造であり、加熱成膜したサンプルBは、酸素のダングリングボンド数の少ない安定構造であると言える。つまり、成膜時に加熱をすることによって、原子配置は安定化するようになる。なお、サンプルAを加熱することによっても、サンプルBのようにスピン密度は低下し、原子配置が安定化することがわかっている。一方、サンプルCは、加熱成膜でありながらも、g=2.008のシグナルが観測され、スピン密度が2.0×1018spins/cm3であり、サンプルAとESRシグナルが類似した分析結果が得られている。本来、加熱成膜によって安定構造に成り得るはずのサンプルCからg=2.008のシグナルが観測されるという結果は、図9Bに示すように膜中に余剰酸素があり、その余剰酸素は孤立電子を持っていることを示唆している。つまり、スパッタガスの全流量に対する酸素流量の割合を高めることによって、酸素過剰のIn-Ga-Zn-O膜を形成することができる。ソース電極層104a及びドレイン電極層104bは、モリブデン、チタン、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウム等の金属材料、または、これらを主成分とする合金材料を用いることができる。なお、図1ではソース電極層104a及びドレイン電極層104bを単層で図示しているが、上記材料の積層であってもよい。例えば、酸化物半導体層108aと接する側をチタンとしたアルミニウムとの積層などが挙げられる。ゲート絶縁層102には、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウム、酸化ガリウム、酸化ガリウム亜鉛、酸化窒化アルミニウム、窒化酸化アルミニウム、または酸化ハフニウムなどの絶縁膜を用いることができる。特に酸化ガリウム亜鉛Ga-Zn-Oは非常に緻密な膜を形成することができるため、酸化物半導体層108a中への水素や水などの不純物の混入を抑制する効果が優れている。また、酸化物半導体層108aにIn-Ga-Zn-O膜を用いる場合は、その界面特性が良好となり、トランジスタの電気特性を向上させることができる。なお、下地膜101にも上記の絶縁膜を用いることができ、酸化ガリウム亜鉛をゲート絶縁層102と下地膜101に用いた場合には、酸化物半導体層108a中への不純物混入の抑制効果を更に高めることができる。ゲート電極層112には、導電膜と窒素を含むIn-Ga-Zn-O膜との積層を用いることが好ましい。窒素を含むIn-Ga-Zn-O膜の仕事関数は5eV以上であり、ゲート絶縁膜と接する側に用いることでIn-Ga-Zn-O膜を半導体層とするトランジスタのしきい値電圧を正の値にすることができる。なお、窒素を含むIn-Sn-O膜や、窒素を含むIn-Ga-O膜や、窒素を含むIn-Zn-O膜や、窒素を含むSn-O膜や、窒素を含むIn-O膜や、金属窒化膜InN、SnNなどを用いることもできる。シリコン半導体を用いたトランジスタでは、主に導電型を変化させることのできる不純物元素をチャネル形成領域のシリコン半導体層に微量に添加し、ゲート電極とチャネル形成領域の半導体層との仕事関数差を調整することによって、しきい値電圧を制御する。一方、本実施の形態における酸化物半導体ここでは、In-Ga-Zn-O膜を用いたトランジスタでは、窒素を含むIn-Ga-Zn-O膜をゲート電極とすることでチャネル形成領域との仕事関数差を調整し、しきい値電圧を制御する。具体的には、しきい値電圧を正の値とし、所謂ノーマリーオフ型のスイッチング素子を実現できる。なお、窒素を意図的に含ませたIn-Ga-Zn-O膜と窒素を意図的に含ませたものではないIn-Ga-Zn-O膜とは、膜質が大きく異なるものであり、本発明の一態様は、窒素を意図的に含ませたIn-Ga-Zn-O膜の特性を利用するものである。図10は、石英基板上に窒素を含むIn-Ga-Zn-O膜を基板温度200°Cおよび400°Cで成膜を行った膜厚300nmのサンプルと、該サンプルを窒素雰囲気下450°C、1時間の加熱処理を行ったサンプルのホール効果測定ホール効果測定装置:ResiTest8300シリーズ、株東陽テクニカ製を使用を行った結果である。図10に示すグラフの縦軸はキャリア濃度を示し、横軸は成膜ガス全体に対する窒素ガスの割合を示している。成膜ガス全体に対する窒素ガスの割合が多くなるにつれて、キャリア濃度が増加し、加熱処理することによってもキャリア濃度が増加する傾向が図10から読み取れる。この結果は、窒素を含むIn-Ga-Zn-O膜におけるキャリアが電子であることを示しており、窒素を含むIn-Ga-Zn-O膜のキャリアタイプはn型であると判別できる。このように、In-Ga-Zn-O膜に意図的に窒素を含ませることによりキャリア濃度を高くすることができ、導電層として使用することができるようになる。また、上述したように、In-Ga-Zn-O膜に意図的に窒素を含ませることにより仕事関数を5eV以上とすることができ、ゲート電極として用いることで、しきい値電圧の制御をすることもできる。また、成膜条件を基板温度400°C、窒素ガス流量40sccmとして石英基板上に300nmの成膜を行ったサンプルと、成膜条件を基板温度400°C、酸素ガス流量40sccmとして石英基板上に300nmの成膜を行ったサンプルと、をそれぞれOUTOFPLANEでXRD測定を行った結果を図11A及び図1Bに示す。窒素を含むIn-Ga-Zn-O膜は、成膜直後で結晶性が高く、図11Aに示すように鋭いピークが確認できる。また、酸素ガスのみで成膜したIn-Ga-Zn-O膜は、窒素を含むIn-Ga-Zn-O膜に比べて結晶性が低いことが分かる。このように成膜直後でIn-Ga-Zn-O膜と窒素を含むIn-Ga-Zn-O膜は、大きく膜質が異なっている。なお、図1において、ゲート電極層112は、積層されたそれぞれの導電層の端面が連続して斜面を形成するように例示してあるが、図12に示すように、積層されたそれぞれの導電層の端面が連続せず、段差を形成するようにしても良い。この場合、ゲート絶縁層と接する側の導電層の幅を広く、ゲート絶縁層の接しない側の導電層の幅を狭く形成する。このゲート電極層の形状は、他の実施の形態に示す図1とは異なる構造のトランジスタについても適用することができる。保護膜110a及び保護膜110bは、酸化シリコン、窒化シリコン、酸化ガリウム、酸化ガリウム亜鉛、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、酸化ハフニウム、又はこれらの混合材料を用いて単層で、または積層して形成することができる。なお、本実施の形態では保護膜110a、及び保護膜110bの2層構造とする例を示したが、単層構造としてもよい。以下、図2A乃至図2Eを用い、基板上に本発明の一態様であるトランジスタを作製する工程を説明する。まず、基板100上に下地膜101を形成する図2A参照。基板100は、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスなどのガラス材料を用いる。大量生産する上では、基板100は第8世代2160mm×2460mm、第9世代2400mm×2800mm、または2450mm×3050mm、第10世代2950mm×3400mm等のマザーガラスを用いることが好ましい。マザーガラスは、処理温度が高く、処理時間が長いと大幅に収縮するため、マザーガラスを使用して大量生産を行う場合、作製工程の加熱処理は、600°C以下、好ましくは450°C以下とすることが望ましい。下地膜101は、スパッタ法を用いて50nm以上600nm以下の膜厚で、酸化ガリウム亜鉛Ga-Zn-O膜を形成する。例えば、ガリウム、及び亜鉛を含む金属酸化物、代表的には酸化ガリウム亜鉛Ga2O3:ZnO=1:1、または5:1[mol数比]を成膜用のターゲットとし、アルゴンなどの希ガス、希ガス及び酸素、または酸素を用いて該ターゲットをスパッタすることにより酸化ガリウム亜鉛膜を形成することができる。下地膜101は、膜中バルク中に少なくとも化学量論比を超える量の酸素が存在することが好ましい。下地膜101の膜厚を厚くすることで、後に行われる加熱処理における下地膜101の酸素放出量を増加させることができると共に、その増加によって下地膜101及び後に形成される酸化物半導体膜との界面における欠陥を低減することができる。なお、下地膜101には、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウム、酸化ガリウム、酸化窒化アルミニウム、窒化酸化アルミニウム、または酸化ハフニウムなどの絶縁膜を用いることもできる。また、アルカリ金属などの不純物を含むガラス基板を用いる場合、半導体層やゲート絶縁層へのアルカリ金属の侵入防止のため、下地膜101と基板100との間に窒化物絶縁層を設けても良い。該窒化物絶縁層としては、窒化シリコン膜、窒化アルミニウム膜などがあり、PCVD法またはスパッタ法で形成することができる。リチウムLiやナトリウムNaなどのアルカリ金属は、トランジスタ特性を劣化させる要因となるため、基板100から侵入させないようにすることが好ましい。次いで、下地膜101上に酸化物半導体膜108をスパッタ法により形成する図2B参照。酸化物半導体膜108は、成膜用ターゲットにIn-Ga-Zn-O系金属酸化物In2O3:Ga2O3:ZnO=1:1:1または1:1:2[mol数比]を用いて、基板とターゲットの間との距離を170mm、基板温度200°C以上450°C以下、圧力0.4Pa、直流DC電力0.5kWカソードサイズ12インチφとし、スパッタガスに酸素のみ、または希ガス及び酸素を用いて形成することができる。該希ガスとしては、代表的にはアルゴンを用いるが、ネオン、クリプトン、またはキセノンを用いても良い。また、酸化物半導体としてIn-Zn-O系の材料を用いる場合、用いるターゲットの組成比は、原子数比で、In:Zn=50:1~1:2mol数比に換算するとIn2O3:ZnO=25:1~1:4、好ましくはIn:Zn=20:1~1:1mol数比に換算するとIn2O3:ZnO=10:1~1:2、さらに好ましくはIn:Zn=15:1~1.5:1mol数比に換算するとIn2O3:ZnO=15:2~3:4とする。例えば、In-Zn系酸化物半導体の形成に用いるターゲットは、原子数比がIn:Zn:O=X:Y:Zのとき、Z>1.5XYとする。また、In-Sn-Zn系酸化物の形成には、In:Sn:Znが原子数比で、1:2:2、2:1:3、1:1:1、または20:45:35などとなる酸化物ターゲットを用いる。ここで、スパッタガスの全流量に対する酸素流量の割合は、90以上100以下、好ましくは95以上100以下、更に好ましくは100とする。スパッタガスの全流量に対する酸素流量の割合を高めることで、酸素過剰のIn-Ga-Zn-O膜を形成することができ、酸素欠損の起こりにくい膜とすることができる。また、上記スパッタガスには、水素、水、水酸基または水素化物などの不純物が除去された高純度ガスを用いることが好ましい。なお、酸化物半導体膜108を成膜する処理室の圧力を0.4Pa以下とすることで、酸化物半導体膜108の表面及び膜中への、アルカリ金属、水素等の不純物の混入を低減することができる。また、酸化物半導体膜108を成膜する処理室のリークレートを1×10-10Pam3/秒以下とすることで、成膜途中における酸化物半導体膜108への、アルカリ金属、水素、水、水酸基または水素化物等の不純物の混入を低減することができる。また、排気系として吸着型の真空ポンプを用いることで、排気系からアルカリ金属、水素、水、水酸基または水素化物等の不純物の逆流を低減することができる。また、酸化物半導体膜108を成膜するためのターゲットの純度を、99.99以上とすることで、酸化物半導体膜108に混入するアルカリ金属、水素、水、水酸基または水素化物等を低減することができる。また、当該ターゲットを用いることで、酸化物半導体膜108において、リチウムの濃度を5×1015/cm3以下、好ましくは1×1015/cm3以下、ナトリウムの濃度を5×1016/cm3以下、好ましくは1×1016/cm3以下、さらに好ましくは1×1015/cm3以下、カリウムの濃度を5×1015/cm3以下、好ましくは1×1015/cm3以下とすることができる。アルカリ金属、及びアルカリ土類金属は結晶性酸化物半導体膜にとっては悪性の不純物であり、少ないほうがよい。特にアルカリ金属のうち、ナトリウムは酸化物半導体に接する酸化物絶縁層に拡散し、Naとなる。また、酸化物半導体内において、金属と酸素の結合を分断し、あるいは結合中に割り込む。その結果、トランジスタ特性の劣化、例えば、ノーマリーオン化しきい値電圧の負へのシフトや、移動度の低下等をもたらす。加えて、特性のばらつきの原因ともなる。このような問題は、特に酸化物半導体膜中の水素の濃度が十分に低い場合において顕著となる。したがって、結晶性酸化物半導体膜中の水素の濃度が5×1019/cm3以下、特に5×1018/cm3以下である場合には、アルカリ金属の濃度を上記の値にすることが強く求められる。以上の条件により、酸化物半導体膜を形成することで、アルカリ金属の濃度が5×1016atoms/cm3以下、水素の濃度が1×1019atoms/cm3以下とした、不純物を極めて低減した酸素過剰な状態の酸化物半導体膜108を形成することができる。なお、こうして得られた酸化物半導体膜108は、単結晶、多結晶ポリクリスタルともいう。または非晶質などの状態をとる。好ましくは、酸化物半導体膜は、CAAC-OSCAxisAlignedCrystallineOxideSemiconductor膜とする。CAAC-OS膜は、完全な単結晶ではなく、完全な非晶質でもない。CAAC-OS膜は、非晶質相に結晶部を有する結晶-非晶質混相構造の酸化物半導体膜である。なお、当該結晶部は、一辺が100nm未満の立方体内に収まる大きさであることが多い。また、透過型電子顕微鏡TEM:TransmissionElectronMicroscopeによる観察像では、CAAC-OS膜に含まれる非晶質部と結晶部との境界は明確ではない。また、TEMによってCAAC-OS膜には粒界グレインバウンダリーともいう。は確認できない。そのため、CAAC-OS膜は、粒界に起因する電子移動度の低下が抑制される。CAAC-OS膜に含まれる結晶部は、c軸がCAAC-OS膜の被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃い、かつab面に垂直な方向から見て三角形状または六角形状の原子配列を有し、c軸に垂直な方向から見て金属原子が層状または金属原子と酸素原子とが層状に配列している。なお、異なる結晶部間で、それぞれa軸およびb軸の向きが異なっていてもよい。本明細書において、単に垂直と記載する場合、85°以上95°以下の範囲も含まれることとする。また、単に平行と記載する場合、-5°以上5°以下の範囲も含まれることとする。なお、CAAC-OS膜において、結晶部の分布が一様でなくてもよい。例えば、CAAC-OS膜の形成過程において、酸化物半導体膜の表面側から結晶成長させる場合、被形成面の近傍に対し表面の近傍では結晶部の占める割合が高くなることがある。また、CAAC-OS膜へ不純物を添加することにより、当該不純物添加領域において結晶部が非晶質化することもある。CAAC-OS膜に含まれる結晶部のc軸は、CAAC-OS膜の被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃うため、CAAC-OS膜の形状被形成面の断面形状または表面の断面形状によっては互いに異なる方向を向くことがある。なお、結晶部のc軸の方向は、CAAC-OS膜が形成されたときの被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向となる。結晶部は、成膜することにより、または成膜後に加熱処理などの結晶化処理を行うことにより形成される。CAAC-OS膜を用いたトランジスタは、可視光や紫外光の照射による電気特性の変動を低減することが可能である。よって、当該トランジスタは、信頼性が高い。なお、酸化物半導体膜を構成する酸素の一部は窒素で置換されてもよい。CAAC-OS膜は、その組成などに応じて、導体であったり、半導体であったり、絶縁体であったりする。また、その組成などに応じて、可視光に対して透明であったり不透明であったりする。このようなCAAC-OS膜の例として、膜状に形成され、膜表面または支持する基板面に垂直な方向から観察すると三角形または六角形の原子配列が認められ、かつその膜断面を観察すると金属原子または金属原子および酸素原子または窒素原子の層状配列が認められる結晶を挙げることもできる。CAAC-OS膜に含まれる結晶構造の一例について図13乃至図15を用いて詳細に説明する。なお、特に断りがない限り、図13乃至図15は上方向をc軸方向とし、c軸方向と直交する面をab面とする。なお、単に上半分、下半分という場合、ab面を境にした場合の上半分、下半分をいう。また、図13において、丸で囲まれたOは4配位のOを示し、二重丸で囲まれたOは3配位のOを示す。図13Aに、1個の6配位のInと、Inに近接の6個の4配位の酸素原子以下4配位のOと、を有する構造を示す。ここでは、金属原子が1個に対して、近接の酸素原子のみ示した構造を小グループと呼ぶ。図13Aの構造は、八面体構造をとるが、簡単のため平面構造で示している。なお、図13Aの上半分および下半分にはそれぞれ3個ずつ4配位のOがある。図13Aに示す小グループは電荷が0である。図13Bに、1個の5配位のGaと、Gaに近接の3個の3配位の酸素原子以下3配位のOと、Gaに近接の2個の4配位のOと、を有する構造を示す。3配位のOは、いずれもab面に存在する。図13Bの上半分および下半分にはそれぞれ1個ずつ4配位のOがある。また、Inも5配位をとるため、図13Bに示す構造をとりうる。図13Bに示す小グループは電荷が0である。図13Cに、1個の4配位のZnと、Znに近接の4個の4配位のOと、を有する構造を示す。図13Cの上半分には1個の4配位のOがあり、下半分には3個の4配位のOがある。または、図13Cの上半分に3個の4配位のOがあり、下半分に1個の4配位のOがあってもよい。図13Cに示す小グループは電荷が0である。図13Dに、1個の6配位のSnと、Snに近接の6個の4配位のOと、を有する構造を示す。図13Dの上半分には3個の4配位のOがあり、下半分には3個の4配位のOがある。図13Dに示す小グループは電荷が1となる。図13Eに、2個のZnを含む小グループを示す。図13Eの上半分には1個の4配位のOがあり、下半分には1個の4配位のOがある。図13Eに示す小グループは電荷が-1となる。ここでは、複数の小グループの集合体を中グループと呼び、複数の中グループの集合体を大グループユニットセルともいう。と呼ぶ。ここで、これらの小グループ同士が結合する規則について説明する。図13Aに示す6配位のInの上半分の3個のOは、下方向にそれぞれ3個の近接Inを有し、下半分の3個のOは、上方向にそれぞれ3個の近接Inを有する。図13Bに示す5配位のGaの上半分の1個のOは、下方向に1個の近接Gaを有し、下半分の1個のOは、上方向に1個の近接Gaを有する。図13Cに示す4配位のZnの上半分の1個のOは、下方向に1個の近接Znを有し、下半分の3個のOは、上方向にそれぞれ3個の近接Znを有する。このように、金属原子の上方向に近接する4配位のOの数と、そのOの下方向にある近接金属原子の数は等しく、同様に金属原子の下方向に近接する4配位のOの数と、そのOの上方向にある近接金属原子の数は等しい。小グループ同士の結合に寄与するOは4配位なので、Oの下方向にある近接金属原子の数と、Oの上方向にある近接金属原子の数の和は4になる。したがって金属原子の上方向にある4配位のOの数と、別の金属原子の下方向にある4配位のOの数との和が4個のとき、金属原子を有する二種の小グループ同士は結合することができる。例えば、6配位の金属原子InまたはSnが下半分の4配位のOを介して結合する場合、4配位のOが3個であるため、5配位の金属原子GaまたはIn、または4配位の金属原子Znのいずれかと結合することになる。これらの配位数を有する金属原子は、c軸方向において、4配位のOを介して結合する。また、このほかにも、層構造の合計の電荷が0となるように複数の小グループが結合して中グループを構成する。図14Aに、In-Sn-Zn-O系の層構造を構成する中グループのモデル図を示す。図14Bに、3つの中グループで構成される大グループを示す。なお、図14Cは、図14Bの層構造をc軸方向から観察した場合の原子配列を示す。図14Aにおいては、簡単のため、3配位のOは省略し、4配位のOは個数のみ示し、例えば、Snの上半分および下半分にはそれぞれ3個ずつ4配位のOがあることを丸枠の3として示している。同様に、図14Aにおいて、Inの上半分および下半分にはそれぞれ1個ずつ4配位のOがあり、丸枠の1として示している。また、同様に、図14Aにおいて、下半分には1個の4配位のOがあり、上半分には3個の4配位のOがあるZnと、上半分には1個の4配位のOがあり、下半分には3個の4配位のOがあるZnとを示している。図14Aにおいて、In-Sn-Zn-O系の層構造を構成する中グループは、上から順に4配位のOが3個ずつ上半分および下半分にあるSnが、4配位のOが1個ずつ上半分および下半分にあるInと結合し、そのInが、上半分に3個の4配位のOがあるZnと結合し、そのZnの下半分の1個の4配位のOを介して4配位のOが3個ずつ上半分および下半分にあるInと結合し、そのInが、上半分に1個の4配位のOがあるZn2個からなる小グループと結合し、この小グループの下半分の1個の4配位のOを介して4配位のOが3個ずつ上半分および下半分にあるSnと結合している構成である。この中グループが複数結合して大グループを構成する。ここで、3配位のOおよび4配位のOの場合、結合1本当たりの電荷はそれぞれ-0.667、-0.5と考えることができる。例えば、In6配位または5配位、Zn4配位、Sn5配位または6配位の電荷は、それぞれ3、2、4である。したがって、Snを含む小グループは電荷が1となる。そのため、Snを含む層構造を形成するためには、電荷1を打ち消す電荷-1が必要となる。電荷-1をとる構造として、図13Eに示すように、2個のZnを含む小グループが挙げられる。例えば、Snを含む小グループが1個に対し、2個のZnを含む小グループが1個あれば、電荷が打ち消されるため、層構造の合計の電荷を0とすることができる。具体的には、図14Bに示した大グループが繰り返されることで、In-Sn-Zn-O系の結晶In2SnZn3O8を得ることができる。なお、得られるIn-Sn-Zn-O系の層構造は、In2SnZn2O7ZnOmmは0または自然数。とする組成式で表すことができる。また、このほかにも、四元系金属の酸化物であるIn-Sn-Ga-Zn系酸化物や、三元系金属の酸化物であるIn-Ga-Zn系酸化物IGZOとも表記する。、In-Al-Zn系酸化物、Sn-Ga-Zn系酸化物、Al-Ga-Zn系酸化物、Sn-Al-Zn系酸化物や、In-Hf-Zn系酸化物、In-La-Zn系酸化物、In-Ce-Zn系酸化物、In-Pr-Zn系酸化物、In-Nd-Zn系酸化物、In-Sm-Zn系酸化物、In-Eu-Zn系酸化物、In-Gd-Zn系酸化物、In-Tb-Zn系酸化物、In-Dy-Zn系酸化物、In-Ho-Zn系酸化物、In-Er-Zn系酸化物、In-Tm-Zn系酸化物、In-Yb-Zn系酸化物、In-Lu-Zn系酸化物や、二元系金属の酸化物であるIn-Zn系酸化物、Sn-Zn系酸化物、Al-Zn系酸化物、Zn-Mg系酸化物、Sn-Mg系酸化物、In-Mg系酸化物や、In-Ga系酸化物などを用いた場合も同様である。例えば、図15Aに、In-Ga-Zn-O系の層構造を構成する中グループのモデル図を示す。図15Aにおいて、In-Ga-Zn-O系の層構造を構成する中グループは、上から順に4配位のOが3個ずつ上半分および下半分にあるInが、4配位のOが1個上半分にあるZnと結合し、そのZnの下半分の3個の4配位のOを介して、4配位のOが1個ずつ上半分および下半分にあるGaと結合し、そのGaの下半分の1個の4配位のOを介して、4配位のOが3個ずつ上半分および下半分にあるInと結合している構成である。この中グループが複数結合して大グループを構成する。図15Bに3つの中グループで構成される大グループを示す。なお、図15Cは、図15Bの層構造をc軸方向から観察した場合の原子配列を示している。ここで、In6配位または5配位、Zn4配位、Ga5配位の電荷は、それぞれ3、2、3であるため、In、ZnおよびGaのいずれかを含む小グループは、電荷が0となる。そのため、これらの小グループの組み合わせであれば中グループの合計の電荷は常に0となる。また、In-Ga-Zn-O系の層構造を構成する中グループは、図15Aに示した中グループに限定されず、In、Ga、Znの配列が異なる中グループを組み合わせた大グループも取りうる。次いで、酸化物半導体膜108の形成後に、水素及び水分をほとんど含まない雰囲気下窒素雰囲気、酸素雰囲気、乾燥空気雰囲気例えば、水分については露点-40°C以下、好ましくは露点-60°C以下などで第1の加熱処理温度範囲200°C以上450°C以下を行ってもよい。この第1の加熱処理は、酸化物半導体膜中からH、OHなどを脱離させる脱水化または脱水素化とも呼ぶことができ、不活性雰囲気下で昇温し、途中で酸素を含む雰囲気に切り替える加熱処理を行う場合や、酸素雰囲気下で加熱処理を行う場合は、加酸化処理とも呼べる。次いで、酸化物半導体膜108を加工して島状の酸化物半導体層108aを形成する。酸化物半導体膜108の加工は、所望の形状のマスクを酸化物半導体膜108上に形成した後、酸化物半導体膜108をエッチングすることによって行うことができる。上述のマスクは、フォトリソグラフィなどの方法を用いて形成することができる。または、インクジェット法などの方法を用いてマスクを形成しても良い。なお、酸化物半導体膜108のエッチングは、ドライエッチングでもウェットエッチングでもよい。もちろん、これらを組み合わせて用いてもよい。次いで、酸化物半導体層108a上に、ソース電極層及びドレイン電極層これと同じ層で形成される配線を含むを形成するための導電膜を形成し、該導電膜を加工して、ソース電極層104a及びドレイン電極層104bを形成する図2C参照。ソース電極層104a及びドレイン電極層104bは、スパッタ法等により、モリブデン、チタン、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウム等の金属材料、またはこれらを主成分とする合金材料を用いて、単層で、または積層して形成することができる。次いで、酸化物半導体層108aの一部と接し、かつ、ソース電極層104a及びドレイン電極層104bを覆うようにゲート絶縁層102を形成する図2D参照。ゲート絶縁層102には、下地膜101と同様の材料を用いることができる。本実施の形態では、ゲート絶縁層102として、下地膜101と同じ酸化ガリウム亜鉛を用い、膜厚は10nm以上200nm以下とする。ここで、ゲート絶縁層102の形成後に第2の加熱処理を行っても良い。第2の加熱処理の条件は、不活性雰囲気、酸素雰囲気、または酸素と窒素の混合雰囲気下で、200°C以上400°C以下とする。また、第2の加熱処理の加熱時間は1分以上24時間以下とする。第2の加熱処理によって、ゲート絶縁層102から酸化物半導体層108aへの酸素供給が行われ、酸素欠損が補填される。その結果、トランジスタのしきい値電圧の経時変化を小さくすることができる。次いで、ゲート絶縁層102上にゲート電極層となる導電膜の積層を形成する。本実施の形態において、該導電膜の積層の一つに、窒素を含むIn-Ga-Zn-O膜を用いる。成膜条件は、In2O3:Ga2O3:ZnO=2:2:1[mol数比]の酸化物ターゲット三井金属製を用い、基板とターゲットの間の距離T-S距離とも呼ぶを40mm以上300mm以下、圧力0.4Pa以上0.6Pa以下、アルゴンガス流量0sccm以上175sccm以下、窒素ガス流量25sccm以上200sccm以下、直流電力1kW以上5kW以下カソードサイズ12インチφ、基板温度80°C以上450°C未満とする。上記条件において形成した窒素を含むIn-Ga-Zn-O膜は、c軸配向を有する多結晶であり、結晶性が高い。なお、スパッタガスを窒素ガスのみ流量40sccmとして成膜した場合、単膜での仕事関数が5.6eVの窒素を含むIn-Ga-Zn-O膜を得ることができる。このような窒素を含むIn-Ga-Zn-O膜をゲート電極層に用いることでトランジスタのしきい値電圧を正の値にすることができる。また、窒素を含むIn-Ga-Zn-O膜は、加熱処理を行うと抵抗が小さくなるため、加熱処理を行ってもよい。ただし、ゲート電極層を他の金属材料などとの積層で形成する場合は、該金属材料が変質しない温度で加熱処理を行う。例えば、積層する材料にアルミニウムを用いる場合は380°C以下、銅を用いる場合は450°C以下で加熱処理を行うことが好ましい。なお、積層のゲート電極層を構成する他の導電膜には、低抵抗な導電膜、具体的にはアルミニウム膜や銅膜、またはこれらの膜にチタンTi、タンタルTa、タングステンW、モリブデンMo、クロムCr、ネオジムNd、スカンジウムScから選ばれた元素を単数、又は複数組み合わせた合金膜を用いることが好ましい。なお、窒素を含むIn-Ga-Zn-O膜は、ゲート絶縁層と接する側に形成する。また、上記低抵抗の導電層と窒素を含むIn-Ga-Zn-O膜の間に、バリア層として機能する窒化金属膜、例えば窒化チタン、窒化タンタル、窒化タングステン、窒化モリブデン、窒化クロムなどを設けても良い。次いで、フォトリソグラフィ工程、及びエッチング工程によりゲート電極層112を形成する。ゲート電極層112は、ゲート絶縁層102を介して酸化物半導体層108aの一部と重なるように形成する。次いで、ゲート電極層112及びゲート絶縁層102を覆う保護膜110a、保護膜110bを形成する図2E参照。保護膜110a及び保護膜110bは、酸化シリコン、窒化シリコン、酸化ガリウム、酸化ガリウム亜鉛、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、酸化ハフニウム、またはこれらの混合材料を用いて単層で、または積層して形成することができる。本実施の形態では、保護膜110aとしてスパッタ法で得られる300nmの酸化シリコン膜を用い、窒素雰囲気下で250°C、1時間の加熱処理を行う。その後、水分の侵入防止や、アルカリ金属の侵入防止のため、保護膜110bとしてスパッタ法で得られる窒化シリコン膜を形成する。リチウムLiやナトリウムNaなどのアルカリ金属は、不純物であるため含有量を少なくすることが好ましく、酸化物半導体層108a中に2×1016/cm3以下、好ましくは、1×1015/cm3以下の濃度とする。以上の工程でトップゲート型のトランジスタ120が形成される。該トランジスタは、酸素が過剰な酸化物半導体層を有しているとともに、不純物の侵入を抑制できる緻密な酸化ガリウム亜鉛で該酸化膜半導体層を封じた構成となっており、信頼性が高く、安定した電気的特性を有する。なお、本実施の形態は、他の実施の形態と自由に組み合わすことができる。実施の形態2本実施の形態では、実施の形態1と一部異なる工程例を図3を用いて説明する。なお、図3において、図2と同一の箇所には同じ符号を用い、同じ符号の詳細な説明はここでは省略する。また、本実施の形態におけるトランジスタの各構成要素は、実施の形態1で説明したトランジスタの各構成要素と同じ材料を用いるものとする。図3Dは、トップゲート型のトランジスタの断面図であり、トランジスタ130は、絶縁表面を有する基板100上において、下地膜101、ソース電極層104a、ドレイン電極層104b、酸化物半導体層108a、ゲート絶縁層102、ゲート電極層112、保護膜110a、保護膜110bを含んだ構成となっている。以下、図3A乃至図3Dを用い、基板上にトランジスタ130を作製する工程を説明する。まず、基板100上に下地膜101を形成する。次いで、下地膜101上にソース電極層及びドレイン電極層これと同じ層で形成される配線を含むを形成するための導電膜を形成し、当該導電膜を加工して、ソース電極層104aおよびドレイン電極層104bを形成する図3A参照。次いで、ソース電極層104a及びドレイン電極層104b上に酸化物半導体膜108を形成する図3B参照。次いで、必要に応じて加熱処理を行う。加熱処理は、水素及び水分をほとんど含まない雰囲気窒素雰囲気、酸素雰囲気、乾燥空気雰囲気下において、200°C以上450°C以下の温度で行う。次いで、酸化物半導体膜108を加工して島状の酸化物半導体層108aを形成する。なお、酸化物半導体膜108を島状に加工しない構成とすることもできる。次いで、酸化物半導体層108a上に、ゲート絶縁層102を形成する図3C参照。次いで、ゲート絶縁層102上に導電膜を形成した後、フォトリソグラフィ工程及びエッチング工程により、ゲート電極層112を形成する。ゲート電極層112は、ゲート絶縁層102を介して酸化物半導体層108aの一部と重なるように形成する。次いで、ゲート電極層112及びゲート絶縁層102を覆う保護膜110a、保護膜110bを形成する図3D参照。以上の工程でトップゲート型のトランジスタ130が形成される。該トランジスタは、酸素が過剰な酸化物半導体層を有しているとともに、不純物の侵入を抑制できる緻密な酸化ガリウム亜鉛で該酸化膜半導体層を封じた構成となっており、信頼性が高く、安定した電気的特性を有する。なお、本実施の形態は、他の実施の形態と自由に組み合わすことができる。実施の形態3本実施の形態では、実施の形態1と一部異なる工程例を図4を用いて説明する。なお、図4において、図1と同一の箇所には同じ符号を用い、同じ符号の詳細な説明はここでは省略する。また、本実施の形態におけるトランジスタの各構成要素は、別途説明の無い限り、実施の形態1で説明したトランジスタの各構成要素と同じ材料を用いるものとする。図4Fは、ボトムゲート型のトランジスタ140の断面図であり、トランジスタ140は、絶縁表面を有する基板100上において、下地膜101、ゲート電極層112、ゲート絶縁層102、ソース電極層104a、ドレイン電極層104b、酸化物半導体層108a、保護膜110a、保護膜110bを含んだ構成となっている。以下、図4A乃至図4Fを用い、基板上にトランジスタ140を作製する工程を説明する。まず、基板100上に下地膜101を形成する。次いで、下地膜101上に導電膜を形成した後、フォトリソグラフィ工程及びエッチング工程によりゲート電極層112を形成する図4A参照。次いで、ゲート電極層112上に、ゲート絶縁層102を形成する図4B参照。次いで、ゲート絶縁層102上にソース電極層及びドレイン電極層これと同じ層で形成される配線を含むを形成するための導電膜を形成し、当該導電膜を加工して、ソース電極層104a及びドレイン電極層104bを形成する図4C参照。次いで、ソース電極層104a及びドレイン電極層104b上に酸化物半導体膜108を形成する図4D参照。次いで、必要に応じて加熱処理を行う。加熱処理は、水素及び水分をほとんど含まない雰囲気窒素雰囲気、酸素雰囲気、乾燥空気雰囲気下において、200°C以上450°C以下の温度で行う。次いで、酸化物半導体膜108を加工して島状の酸化物半導体層108aを形成する図4E参照。酸化物半導体膜108の加工は、所望の形状のマスクを酸化物半導体膜108上に形成した後、酸化物半導体膜108をエッチングすることによって行うことができる。上述のマスクは、フォトリソグラフィなどの方法を用いて形成することができる。または、インクジェット法などの方法を用いてマスクを形成しても良い。なお、酸化物半導体膜108のエッチングは、ドライエッチングでもウェットエッチングでもよい。もちろん、これらを組み合わせて用いてもよい。次いで、酸化物半導体層108a、ソース電極層104a、及びドレイン電極層104bを覆う保護膜110a、保護膜110bを形成する図4F参照。なお、本実施の形態において保護膜110aには、酸化ガリウム亜鉛を用いる。また、保護膜110aの成膜後、または保護膜110bの成膜後には、加熱処理を行うことが好ましい。加熱処理によって、保護膜110aから酸化物半導体層108aへの酸素供給が行われる。加熱処理の条件は、不活性雰囲気、酸素雰囲気、酸素と窒素の混合雰囲気下で、200°C以上400°C以下とする。また、この加熱処理の加熱時間は1分以上24時間以下とする。以上の工程でボトムゲート型のトランジスタ140が形成される。該トランジスタは、酸素が過剰な酸化物半導体層を有しているとともに、不純物の侵入を抑制できる緻密な酸化ガリウム亜鉛で該酸化膜半導体層を封じた構成となっており、信頼性が高く、安定した電気的特性を有する。なお、本実施の形態は、他の実施の形態と自由に組み合わすことができる。実施の形態4本実施の形態では、実施の形態3と一部異なる工程例を図5を用いて説明する。なお、図5において、図3と同一の箇所には同じ符号を用い、同じ符号の詳細な説明はここでは省略する。また、本実施の形態におけるトランジスタの各構成要素は、別途説明の無い限り、実施の形態1で説明したトランジスタの各構成要素と同じ材料を用いるものとする。図5Eは、ボトムゲート型のトランジスタ150の断面図であり、トランジスタ150は、絶縁表面を有する基板100上において、下地膜101、ゲート電極層112、ゲート絶縁層102、酸化物半導体層108a、ソース電極層104a、ドレイン電極層104b、保護膜110a、保護膜110bを含んだ構成となっている。以下、図5A乃至図5Eを用い、基板上にトランジスタ150を作製する工程を説明する。まず、基板100上に下地膜101を形成する。次いで、下地膜101上に導電膜を形成した後、フォトリソグラフィ工程、及びエッチング工程によりゲート電極層112を形成する図5A参照。次いで、ゲート電極層112上に、ゲート絶縁層102を形成する図5B参照。次いで、ゲート絶縁層102上に酸化物半導体膜108を形成する図5C参照。次いで、必要に応じて加熱処理を行う。加熱処理は、水素及び水分をほとんど含まない雰囲気窒素雰囲気、酸素雰囲気、乾燥空気雰囲気下において、200°C以上450°C以下の温度で行う。次いで、酸化物半導体膜108を加工して島状の酸化物半導体層108aを形成する図5D参照。酸化物半導体膜108の加工は、所望の形状のマスクを酸化物半導体膜108上に形成した後、酸化物半導体膜108をエッチングすることによって行うことができる。上述のマスクは、フォトリソグラフィなどの方法を用いて形成することができる。または、インクジェット法などの方法を用いてマスクを形成しても良い。なお、酸化物半導体膜108のエッチングは、ドライエッチングでもウェットエッチングでもよい。もちろん、これらを組み合わせて用いてもよい。次いで、酸化物半導体層108a上にソース電極層及びドレイン電極層これと同じ層で形成される配線を含むを形成するための導電膜を形成し、該導電膜を加工して、ソース電極層104a及びドレイン電極層104bを形成する。なお、該導電膜を形成する前にゲート電極層112と重なるように酸化物半導体層108a上に絶縁性を有する保護膜を設けてもよい。保護膜を設けることによって、該導電膜の加工時のダメージから酸化物半導体層108aを保護することができる。なお、該保護膜を設けない構成のチャネルエッチ型、該保護膜を設ける構成をチャネル保護型ともいう。次いで、酸化物半導体層108a、ソース電極層104a、及びドレイン電極層104bを覆う保護膜110a、保護膜110bを形成する図5E参照。なお、本実施の形態において保護膜110aには、酸化ガリウム亜鉛を用いる。また、保護膜110aの成膜後、または保護膜110bの成膜後には、加熱処理を行うことが好ましい。加熱処理によって、保護膜110aから酸化物半導体層108aへの酸素供給が行われる。加熱処理の条件は、不活性雰囲気、酸素雰囲気、酸素と窒素の混合雰囲気下で、200°C以上400°C以下とする。また、この加熱処理の加熱時間は1分以上24時間以下とする。以上の工程でボトムゲート型のトランジスタ150が形成される。該トランジスタは、酸素が過剰な酸化物半導体層を有しているとともに、不純物の侵入を抑制できる緻密な酸化ガリウム亜鉛で該酸化膜半導体層を封じた構成となっており、信頼性が高く、安定した電気的特性を有する。なお、本実施の形態は、他の実施の形態と自由に組み合わすことができる。実施の形態5本実施の形態では、同一基板上に少なくとも駆動回路の一部と、画素部に配置するトランジスタを作製する例について以下に説明する。画素部に配置するトランジスタは、実施の形態1乃至4のいずれか一つに従って形成する。また、実施の形態1乃至4に示すトランジスタはnチャネル型であるため、駆動回路のうち、nチャネル型トランジスタで構成することができる駆動回路の一部を画素部のトランジスタと同一基板上に形成する。アクティブマトリクス型表示装置の一例を図6Aに示す。表示装置の基板5300上には、画素部5301、第1の走査線駆動回路5302、第2の走査線駆動回路5303、信号線駆動回路5304を有する。画素部5301には、複数の信号線が信号線駆動回路5304から延伸して配置され、複数の走査線が第1の走査線駆動回路5302、及び走査線駆動回路5303から延伸して配置されている。なお走査線と信号線との交差領域には、各々、表示素子を有する画素がマトリクス状に設けられている。また、表示装置の基板5300はFPCFlexiblePrintedCircuit等の接続部を介して、タイミング制御回路コントローラ、制御ICともいうに接続されている。図6Aでは、第1の走査線駆動回路5302、第2の走査線駆動回路5303、信号線駆動回路5304は、画素部5301と同じ基板5300上に形成される。そのため、外部に設ける駆動回路等の部品の数が減るので、コストの低減を図ることができる。また、基板5300外部に駆動回路を設けた場合、配線を延伸させる必要が生じ、配線間の接続数が増える。同じ基板5300上に駆動回路を設けた場合、その配線間の接続数を減らすことができ、信頼性の向上、又は歩留まりの向上を図ることができる。また、画素部の回路構成の一例を図6Bに示す。ここでは、VA型液晶表示パネルの画素構造を示す。この画素構造は、一つの画素に複数の画素電極層が有り、それぞれの画素電極層にトランジスタが接続されている。各トランジスタは、異なるゲート信号で駆動されるように構成されている。すなわち、マルチドメイン設計された画素において、個々の画素電極層に印加する信号を、独立して制御する構成を有している。トランジスタ628のゲート配線602と、トランジスタ629のゲート配線603には、異なるゲート信号を与えることができるように分離されている。一方、データ線として機能するソース電極層又はドレイン電極層616は、トランジスタ628とトランジスタ629で共通に用いられている。トランジスタ628とトランジスタ629は実施の形態1乃至5のいずれか一のトランジスタを適宜用いることができる。トランジスタ628またはトランジスタ629と電気的に接続する第1の画素電極層と第2の画素電極層の形状は異なっており、スリットによって分離されている。V字型に広がる第1の画素電極層の外側を囲むように第2の画素電極層が形成されている。第1の画素電極層と第2の画素電極層に印加する電圧のタイミングを、トランジスタ628及びトランジスタ629により異ならせることで、液晶の配向を制御している。トランジスタ628はゲート配線602と接続し、トランジスタ629はゲート配線603と接続している。ゲート配線602とゲート配線603は異なるゲート信号を与えることで、トランジスタ628とトランジスタ629の動作タイミングを異ならせることができる。また、容量配線690と、誘電体として機能するゲート絶縁層と、第1の画素電極層または第2の画素電極層と電気的に接続する容量電極とで保持容量を形成する。第1の画素電極層と液晶層と対向電極層が重なり合うことで、第1の液晶素子651が形成されている。また、第2の画素電極層と液晶層と対向電極層が重なり合うことで、第2の液晶素子652が形成されている。また、一画素に第1の液晶素子651と第2の液晶素子652が設けられたマルチドメイン構造である。なお、図6Bに示す画素構成は、これに限定されない。例えば、図6Bに示す画素に新たにスイッチ、抵抗素子、容量素子、トランジスタ、センサ、又は論理回路などを追加してもよい。また、画素部の回路構成の他の一例を図6Cに示す。ここでは、有機EL素子を用いた表示パネルの画素構造を示す。有機EL素子は、発光素子に電圧を印加することにより、一対の電極から電子および正孔がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、それらキャリア電子および正孔が再結合することにより、発光性の有機化合物が励起状態を形成し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このような発光素子は、電流励起型の発光素子と呼ばれる。図6Cは、半導体装置の例としてデジタル時間階調駆動を適用可能な画素構成の一例を示す図である。デジタル時間階調駆動を適用可能な画素の構成及び画素の動作について説明する。ここでは酸化物半導体層をチャネル形成領域に用いるnチャネル型のトランジスタを1つの画素に2つ用いる例を示す。画素6400は、スイッチング用トランジスタ6401、駆動用トランジスタ6402、発光素子6404及び容量素子6403を有している。スイッチング用トランジスタ6401は、ゲート電極層が走査線6406に接続され、第1電極ソース電極層及びドレイン電極層の一方が信号線6405に接続され、第2電極ソース電極層及びドレイン電極層の他方が駆動用トランジスタ6402のゲート電極層に接続されている。駆動用トランジスタ6402は、ゲート電極層が容量素子6403を介して電源線6407に接続され、第1電極が電源線6407に接続され、第2電極が発光素子6404の第1電極画素電極に接続されている。発光素子6404の第2電極は共通電極6408に相当する。共通電極6408は、同一基板上に形成される共通電位線と電気的に接続される。なお、発光素子6404の第2電極共通電極6408には低電源電位が設定されている。なお、低電源電位とは、電源線6407に設定される高電源電位を基準にして低電源電位<高電源電位を満たす電位であり、低電源電位としては例えばGND、0Vなどが設定されていても良い。この高電源電位と低電源電位との電位差を発光素子6404に印加して、発光素子6404に電流を流して発光素子6404を発光させるため、高電源電位と低電源電位との電位差が発光素子6404の順方向しきい値電圧以上となるようにそれぞれの電位を設定する。なお、容量素子6403は駆動用トランジスタ6402のゲート容量を代用して省略することも可能である。駆動用トランジスタ6402のゲート容量については、チャネル形成領域とゲート電極層との間で容量が形成されていてもよい。ここで、電圧入力電圧駆動方式の場合には、駆動用トランジスタ6402のゲート電極層には、駆動用トランジスタ6402が十分にオンするか、オフするかの二つの状態となるようなビデオ信号を入力する。つまり、駆動用トランジスタ6402は線形領域で動作させる。駆動用トランジスタ6402を線形領域で動作させるため、電源線6407の電圧よりも高い電圧を駆動用トランジスタ6402のゲート電極層にかける。なお、信号線6405には、電源線電圧駆動用トランジスタ6402のしきい値電圧以上の電圧をかける。また、デジタル時間階調駆動に代えて、アナログ階調駆動を行う場合、信号の入力を異ならせることで、図6Cと同じ画素構成を用いることができる。アナログ階調駆動を行う場合、駆動用トランジスタ6402のゲート電極層に発光素子6404の順方向電圧駆動用トランジスタ6402のしきい値電圧以上の電圧をかける。発光素子6404の順方向電圧とは、所望の輝度とする場合の電圧を指しており、少なくとも順方向しきい値電圧を含む。なお、駆動用トランジスタ6402が飽和領域で動作するようなビデオ信号を入力することで、発光素子6404に電流を流すことができる。駆動用トランジスタ6402を飽和領域で動作させるため、電源線6407の電位は、駆動用トランジスタ6402のゲート電位よりも高くする。ビデオ信号をアナログとすることで、発光素子6404にビデオ信号に応じた電流を流し、アナログ階調駆動を行うことができる。なお、図6Cに示す画素構成は、これに限定されない。例えば、図6Cに示す画素に新たにスイッチ、抵抗素子、容量素子、センサ、トランジスタ又は論理回路などを追加してもよい。なお、本実施の形態は、他の実施の形態と自由に組み合わすことができる。実施の形態6本明細書に開示する半導体装置は、さまざまな電子機器遊技機も含むに適用することができる。電子機器としては、例えば、テレビジョン装置テレビ、またはテレビジョン受信機ともいう、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラ等のカメラ、デジタルフォトフレーム、携帯電話機携帯電話、携帯電話装置ともいう、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げられる。上記実施の形態で説明した表示装置を具備する電子機器の例について説明する。図7Aは、携帯型の情報端末であり、本体3001、筐体3002、表示部3003a、3003bなどによって構成されている。表示部3003bはタッチパネルとなっており、表示部3003bに表示されるキーボードボタン3004を触れることで画面操作や、文字入力を行うことができる。勿論、表示部3003aをタッチパネルとして構成してもよい。実施の形態1で示したトランジスタをスイッチング素子として液晶パネルや有機発光パネルを作製して表示部3003a、3003bに適用することにより、信頼性の高い携帯型の情報端末とすることができる。図10Aは、様々な情報静止画、動画、テキスト画像などを表示する機能、カレンダー、日付又は時刻などを表示部に表示する機能、表示部に表示した情報を操作又は編集する機能、様々なソフトウェアプログラムによって処理を制御する機能、等を有することができる。また、筐体の裏面や側面に、外部接続用端子イヤホン端子、USB端子など、記録媒体挿入部などを備える構成としてもよい。また、図7Aに示す携帯型の情報端末は、無線で情報を送受信できる構成としてもよい。無線により、電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすることも可能である。図7Bは、携帯音楽プレイヤーであり、本体3021には表示部3023と、耳に装着するための固定部3022と、スピーカー、操作ボタン3024、外部メモリスロット3025等が設けられている。実施の形態1乃至4で示したトランジスタをスイッチング素子として液晶パネルや有機発光パネルを作製して表示部3023に適用することにより、より信頼性の高い携帯音楽プレイヤーとすることができる。さらに、図7Bに示す携帯音楽プレイヤーにアンテナやマイク機能や無線機能を持たせ、携帯電話と連携させれば、乗用車などを運転しながらワイヤレスによるハンズフリーでの会話も可能である。図7Cは、携帯電話であり、筐体2800及び筐体2801の二つの筐体で構成されている。筐体2801には、表示パネル2802、スピーカー2803、マイクロフォン2804、ポインティングデバイス2806、カメラ2807、外部接続端子2808などを備えている。また、筐体2800には、携帯電話の充電を行う太陽電池2810、外部メモリスロット2811などを備えている。また、アンテナは筐体2801内部に内蔵されている。実施の形態1乃至4で示したトランジスタを表示パネル2802に適用することにより、信頼性の高い携帯電話とすることができる。また、表示パネル2802はタッチパネルを備えており、図7Cには映像表示されている複数の操作キー2805を点線で示している。なお、太陽電池2810で出力される電圧を各回路に必要な電圧に昇圧するための昇圧回路も実装している。例えば、昇圧回路などの電源回路に用いられるパワートランジスタも実施の形態1乃至4に示したトランジスタの酸化物半導体層108aの膜厚を2μm以上50μm以下とすることで形成することができる。表示パネル2802は、使用形態に応じて表示の方向が適宜変化する。また、表示パネル2802と同一面上にカメラ2807を備えているため、テレビ電話が可能である。スピーカー2803及びマイクロフォン2804は音声通話に限らず、テレビ電話、録音、再生などが可能である。さらに、筐体2800と筐体2801は、スライドし、図7Cのように展開している状態から重なり合った状態とすることができ、携帯に適した小型化が可能である。外部接続端子2808は、充電ケーブルまたはUSBケーブルなどの各種ケーブルと接続可能であり、充電及びパーソナルコンピュータなどとのデータ通信が可能である。また、外部メモリスロット2811に記録媒体を挿入し、より大量のデータ保存及び移動に対応できる。また、上記機能に加えて、赤外線通信機能、テレビ受信機能などを備えたものであってもよい。図7Dは、テレビジョン装置の一例を示している。テレビジョン装置9600は、筐体9601に表示部9603が組み込まれている。表示部9603により、映像を表示することが可能である。また、ここでは、CPUを内蔵したスタンド9605により筐体9601を支持した構成を示している。実施の形態1乃至4で示したトランジスタを表示部9603に適用することにより、信頼性の高いテレビジョン装置9600とすることができる。テレビジョン装置9600の操作は、筐体9601が備える操作スイッチや、別体のリモコン操作機により行うことができる。また、リモコン操作機に、当該リモコン操作機から出力する情報を表示する表示部を設ける構成としてもよい。なお、テレビジョン装置9600は、受信機やモデムなどを備えた構成とする。受信機により一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線による通信ネットワークに接続することにより、一方向送信者から受信者または双方向送信者と受信者間、あるいは受信者間同士などの情報通信を行うことも可能である。また、テレビジョン装置9600は、外部接続端子9604や、記憶媒体再生録画部9602、外部メモリスロットを備えている。外部接続端子9604は、USBケーブルなどの各種ケーブルと接続可能であり、パーソナルコンピュータなどとのデータ通信が可能である。記憶媒体再生録画部9602では、ディスク状の記録媒体を挿入し、記録媒体に記憶されているデータの読み出し、記録媒体への書き込みが可能である。また、外部メモリスロットに差し込まれた外部メモリ9606にデータ保存されている画像や映像などを表示部9603に映し出すことも可能である。なお、本実施の形態は、他の実施の形態と自由に組み合わすことができる。