"電気絶縁性を有する支持基板の上に、シリコン基板が位置している複合基板であって、前記シリコン基板は、複数の第1領域と、前記複数の第1領域の間に位置する第2領域とを有し、前記第2領域の前記支持基板側の主面に酸化シリコンを主成分とする酸化部が位置している、複合基板。前記支持基板は、酸化アルミニウムを主成分とする単結晶である、請求項1に記載の複合基板。前記酸化部は、前記複数の第1領域の周囲を囲んでいる、請求項1または2に記載の複合基板。前記酸化部は、前記シリコン基板を厚み方向に貫通している、請求項1から3のいずれかに記載の複合基板。前記酸化部は、前記シリコン基板の側面から露出している、請求項1から4のいずれかに記載の複合基板。前記酸化部は、前記シリコン基板のうち前記支持基板側の主面を除く他の表面よりも内側に位置している、請求項1から3のいずれかに記載の複合基板。前記複数の第1領域の前記支持基板側の主面に、前記酸化部よりも厚みの薄い第2の酸化部が位置している、請求項1から6のいずれかに記載の複合基板。前記第2領域と前記支持基板との接合強度は、前記複数の第1領域と前記支持基板との接合強度よりも大きい、請求項1から7のいずれかに記載の複合基板。複数の第1領域と前記複数の第1領域の間に位置する第2領域とを有するシリコン基板において、前記第2領域の表面に酸化シリコンを主成分とする酸化部を形成する酸化部形成工程と、電気絶縁性を有する支持基板に、前記シリコン基板の前記酸化部を接合する接合工程とを含む複合基板の製造方法。前記酸化部形成工程は、前記シリコン基板の表面のうち、前記第2領域を酸化して前記酸化部を形成する、請求項9記載の複合基板の製造方法。前記酸化部形成工程は、前記シリコン基板上に、酸化シリコンを主成分とする酸化膜を形成する工程と、前記シリコン基板に、前記酸化膜から露出する前記複数の第1領域および表面に前記酸化膜の一部を除去して形成される前記酸化部を有する第2領域を形成する工程とを含む請求項9記載の複合基板の製造方法。前記酸化部形成工程は、前記シリコン基板上に、前記第2領域を露出させた状態で前記複数の第1領域を被覆する第1酸化膜を形成する工程と、前記第1酸化膜に被覆された前記複数の第1領域の表面および前記第1酸化膜から露出する第2領域の表面を、未酸化部を残して酸化して、前記第1酸化膜と新たに酸化した領域とを合わせた、前記複数の第1領域および前記第2領域を被覆する第2酸化膜を形成する工程と、前記第2酸化膜を前記複数の第1領域の前記未酸化部が露出する平面までエッチングして、前記平面に露出する前記第2酸化膜の残部を前記酸化部とする工程と、を含む請求項9記載の複合基板の製造方法。前記シリコン基板の表面のうち前記複数の第1領域に、前記酸化部に比べて厚みの薄い第2の酸化部を自然酸化により形成する、請求項9~12のいずれかに記載の複合基板の製造方法。請求項1から8のいずれかに記載の複合基板において、前記複数の第1領域に対応して半導体素子として機能する複数の素子部を形成する工程と、前記複数の素子部の少なくとも1つを含む領域ごとに前記複合基板を分割する工程とを含む、電子部品の製造方法。前記複合基板を分割する工程は、前記複合基板を分割して形成される分割面において、前記第2領域が露出するように前記複合基板を分割する、請求項14記載の電子部品の製造方法。電気絶縁性を有する支持チップ上に、シリコンチップが位置している電子部品において、前記シリコンチップは、半導体素子として機能する素子部が形成されている第1領域と、前記第1領域を囲むように位置する第2領域とを含み、前記第2領域の前記支持チップ側の主面に酸化シリコンを主成分とする酸化部が位置している、電子部品。前記シリコンチップの外周側面全域は、前記第2領域で覆われている、請求項16記載の電子部品。前記酸化部の厚みおよび前記素子部の厚みの合計厚みは、前記シリコンチップの厚みよりも大きい、請求項16または17に記載の電子部品。しかし、特許文献1に記載された技術では、シリコンとサファイアとの格子構造の違いによって、シリコンに格子欠陥が生じてしまっていた。本発明は、上述の事情のもとで考え出されたものであって、結晶性の優れるシリコン基板を有する複合基板、電子部品、ならびに複合基板および電子部品の製造方法を提供することを目的とする。本発明の実施形態に係る複合基板は、電気絶縁性を有する支持基板の上に、シリコン基板が位置している。前記シリコン基板は、複数の第1領域と、前記複数の第1領域の間に位置する第2領域とを有している。そして、前記第2領域の前記支持基板側の主面に酸化シリコンを主成分とする酸化部が位置している。本発明の実施形態に係る複合基板の製造方法は、酸化部形成工程と接合工程とを含む。酸化部形成工程は、複数の第1領域と前記複数の第1領域の間に位置する第2領域とを有するシリコン基板において、前記第2領域の表面に酸化シリコンを主成分とする酸化部を形成する。接合工程は、電気絶縁性を有する支持基板に、前記シリコン基板の前記酸化部を接合する。本発明の実施形態に係る電子部品の製造方法は、本発明の複合基板に、前記第1領域に半導体素子として機能する素子部を形成する工程と、少なくとも1つの前記素子部を含む領域ごとに前記複合基板を分割する工程と、を含む。本発明の実施形態に係る電子部品は、電気絶縁性を有する支持チップ上に、シリコンチップが位置している。そして、前記シリコンチップは、半導体素子として機能する素子部が形成されている第1領域と、前記第1領域を囲むように位置する第2領域とを含む。前記第2領域の前記支持チップ側の主面に酸化シリコンを主成分とする酸化部が位置している。本発明によれば、結晶性の優れるシリコン基板を有する複合基板、電子部品、ならびに複合基板および電子部品の製造方法を提供することができる。<複合基板の第1の実施形態>本発明の複合基板の実施形態の一例である複合基板1について図面を参照しつつ、説明する。図1に示した複合基板1は、支持基板10と、半導体基板シリコン基板20とを含んで構成されている。支持基板10は、半導体基板20の支持部材となるものである。本実施形態では、酸化アルミニウムを主成分とする単結晶以下、サファイアというによって形成されている。この支持基板10のD1方向側の主面以下、上面10aというの上には、半導体基板20が支持されて、貼り合わされている。半導体基板20は、半導体素子として機能する素子部を一部に形成するものである。この半導体基板20では、素子部を形成する領域を第1領域20xとし、第1領域20xの間に位置する領域を第2領域20yとしている。第1領域20xは、半導体基板20のD1,D2方向に位置する主面以下、上主面20aというに行列状に配列されている。なお、この第1領域20xの形状および配列は、これに限定されるものではなく、適宜選択される。また、第2領域20yのうち、第1領域20xの間に位置する一部は、上主面20aの上に格子状に延びている。なお、この第2領域20yの形状は、第1領域20xの形状および配列に応じて適宜選択される。この半導体基板20は、主部21と酸化部22とを含んで構成されている。主部21は、半導体基板20の主となる部位であり、シリコン単結晶以下、単にシリコンというで形成されている。この主部21は、主として第1領域20xに位置している。酸化部22は、主部21を酸化して形成されている部位であり、酸化シリコンで形成されている。この酸化部22は、主として第2領域20yに位置している。つまり、この酸化部22は、第1領域20xの間に形成されている。この酸化部22は、半導体基板20のD2方向側の主面以下、下主面20bというに面している。サファイアとシリコンとの密着強度に比べて、サファイアと酸化シリコンとの密着強度が大きいので、半導体基板20の下主面20bに酸化部22が面していることによって、支持基板10と半導体基板20との貼り合わせの密着強度を高めることができる。言い換えると、第1領域20xと支持基板10との接合強度に比べて、第2領域20yと支持基板10との接合強度が高くなっている。すなわち、複合基板1は局所的に結合強度が異なるものとなっている。また、素子部が形成される第1領域20xの間に位置する第2領域20yに酸化部22が位置することによって、素子部の間の電気絶縁性、つまりアイソレーションを高めることができる。特に、複数の素子部を1つの電子部品に形成する場合に好適である。また、シリコンの熱伝導率は、約148Wm-1K-1であり、酸化シリコンの熱伝導率は、約8Wm-1K-1である。つまり、シリコンの熱伝導率は、酸化シリコンの熱伝導率に比べて大きい。そのため、素子部が形成される第1領域20xの間に位置する第2領域20yに酸化部22が位置することによって、第1領域20xから支持基板10に対して良好に伝熱させることができる。また、酸化部22が第1領域20xの周囲を囲むように形成されている。この複合基板1では、複合基板1を電子部品として分割した後でも、支持基板10と半導体基板20とを良好に密着させることができる。なお、本実施形態の構成を、個々の第1領域20xが酸化部22で区分されている、と言い換えることもできる。本実施形態の構成をさらに別の表現で言い換えると、半導体基板20のうち、平面視で酸化部22が位置する領域と重ならない部分を第1領域20xとし、重なる領域を第2領域20yとする、と言える。また、酸化部22は、半導体基板20の下主面20bを除く他の表面、つまり上主面20aおよび側面20cよりも内側に形成されている。言い換えると、この半導体基板20の上主面20aおよび側面20cには、主部21が面している。つまり、半導体基板20の露出している部位の組成が同じになっている。そのため、この半導体基板20では、シリコンと酸化シリコンとの組成差を利用するプロセスを含めた種々のプロセスから効果的なものを選択して利用することができる。この支持基板10および半導体基板20は、接合する面の面粗さが小さいことが好ましく、平均面粗さRaが10nm未満であることがより好ましい。平均面粗さRaを小さくすることによって、互いに接合する際に加える圧力を小さくすることができる。特に、平均面粗さRaが1nm以下であることが好ましく、この場合には接合を極めて小さい加圧で行なうことができる。次に、各要素の詳しい構成について詳述する。支持基板10は、電気絶縁性を有する材料であれば特に限定されず、酸化アルミニウム、炭化シリコンなどを主成分とするものを用いることができる。例えば、酸化アルミニウムを主成分とし、不純物を含んでいてもよい。支持基板10の厚みは、その上に位置する半導体基板20を支持することができれば特に限定はないが、例えば、600μm~650μmのものを用いることができる。半導体基板20は、シリコン単結晶基板である。このシリコンとしては、p型,n型またはノンドープのシリコンを採用できる。ここで、ノンドープとは、単に不純物を意図してドープしていないシリコンであって、不純物を全く含まない真性シリコンに限定されるものではない。半導体基板20のドーパント濃度は、第1領域20xに形成する半導体素子としての素子部の所望の特性に応じて適宜設定すればよい。例えば、p型の不純物をドープする場合には、1×1016atoms/cm3未満の範囲が挙げられる。n型の不純物をドープする場合には、ドーパント濃度としては、5×1015atoms/cm3未満の範囲が挙げられる。また、ドーパント濃度は均一でなくてもよく、例えば、厚み方向に濃度分布を有していてもよい。また、半導体基板20の厚みは、例えば、50~10000nmの範囲が挙げられる。第1領域20xには、後から半導体素子として機能する素子部を作りこむ。このため1領域20xの平面視の大きさは、所望の素子部を得るために適宜設定する。例えば、図1aの左右方向の幅を30~5000μmとし、図1aの上下方向の幅を30~5000μmとすればよい。第2領域20yの平面視での幅図1aの左右方向の幅、言い換えると図1bの左右方向の幅は、5~100μmとすればよい。この幅は、隣り合う複数の第1領域20xの間隔と言い換えることができる。酸化部22の平面視における大きさは、第2領域20yと同等とすればよい。また、酸化部22の厚みは、例えば、半導体基板20の厚みよりも小さくすればよい。ただし、支持基板1との接合強度を高めるために、酸化部22は少なくとも自然酸化膜を超える厚みが必要である。具体的には、少なくとも2原子層の厚みよりは大きくする必要がある。半導体基板20の厚みが200nmを超える場合には、好適には、酸化部22の厚みは200nm程度とすればよい。<複合基板および電子部品の製造方法>本発明の複合基板および電子部品の製造方法の実施形態の一例を、図2~4を参照して説明する。酸化部形成工程まず、図2aに示したように、半導体基板20となる基板素材20Xを準備する。本実施形態では、基板素材20Xとしてシリコンを採用する。次に、図2bに示したように、この基板素材20Xの主面のうち、半導体基板20の下主面20bとなる一方の主面を酸化処理して、酸化膜22Xを形成する。本実施形態では、酸化の結果、当該主面の表面全体にSiO2からなる酸化膜22Xが形成される。この酸化処理としては、熱酸化、溶液酸化などの種々の方法が採用される。なお、基板素材20Xのうち、酸化されていない領域を未酸化部21Xとする。次に、図2cに示したように、形成された酸化膜22Xの一部を除去して未酸化部21Xを露出させる。この除去は、第2領域20yとなる領域に応じて行なわれる。すなわち、第2領域20yとなる領域において未酸化部21Xを露出させる。この除去の際に、残った酸化膜22Xを部分酸化膜第1酸化膜22Yとする。この除去の方法としては、マスクを利用し、マスクから露出した表面を化学的にエッチングしたり、イオンビームなどで物理的にエッチングしたりする方法が採用される。また、マスクとしては、メタルマスク、フォトマスクなどがあり、エッチングの方法に応じて適宜選択される。次に、図3aに示したように、この基板素材20Xの未酸化部21Xを再度酸化処理して、酸化膜第2酸化部22Zを形成する。この酸化処理の際に、部分酸化膜22Yを残した領域と、新たに酸化する領域との厚みの差が、酸化部22の厚みよりも大きくなるように制御する。好ましくは、酸化部22の厚みに近づけておく。このような制御は、加える温度、酸素の濃度、溶液の濃度など種々の公知パラメータを利用して、ナノメートル単位で行なうことができる。次に、図3bに示したように、この基板素材20Xの酸化膜22Zを精密エッチングして、半導体基板20を製造する。この精密エッチングによって、先に部分酸化膜22Yを残した領域の下から未酸化部21Xを露出させるのと併せて、この露出する未酸化部21Xを含めた表面を平らにする。この平らになった表面から未酸化部21Xと酸化膜22Zの一部とが露出している。この精密エッチングの際に、残した酸化膜22Zが半導体基板20の酸化部22となり、精密エッチング後の未酸化部21Xが主部21となる。この精密エッチングに用いるエッチング手段としては、例えばドライエッチングが挙げられる。このドライエッチングには、化学的な反応によるものと、物理的な衝突によるものとが含まれる。化学的な反応を利用するものとしては、反応性の気体ガス、イオンおよびイオンビーム、ならびにラジカルを利用するものなどが挙げられる。この反応性イオンに使われるエッチングガスとしては、六フッ化硫黄SF6、四フッ化炭素CF4などが挙げられる。また、物理的な衝突によるものとしては、イオンビームを利用するものが挙げられる。このイオンビームを利用するものには、ガスクラスタイオンビームGasClusterIonBeam;GCIBを用いた方法が含まれている。これらのエッチング手段を用いて狭い領域をエッチングしながら、可動ステージで基板素材20Xを走査することで、大面積の素材基板であっても良好に精密エッチングをすることができる。接合工程次に、図3cに示したように、支持基板10と、半導体基板20とを酸化部22を介して貼り合わせる。貼り合わせの方法としては、貼り合わせる面の表面を活性化して接合する方法、および静電気力を利用して接合する方法が挙げられる。表面の活性化する方法としては、例えば真空中でイオンビームを照射して表面をエッチングして活性化する方法、化学溶液で表面をエッチングして活性化する方法などが挙げられる。この接合は常温で行なうことが好ましい。また、支持基板10と半導体基板20とを対向配置して加熱加圧して接合してもよい。なお、この接合に際しては、樹脂系などの接着剤を使用しない方法が採用され、原子間力などを利用した固相接合SolidStateBondingによって、支持基板10と半導体基板20とが直接的に接合される。この直接的な接合に際しては、支持基板10と半導体基板20との間に混成層が形成される場合もある。上述のようにして、複合基板1が得られる。また、この後に、複合基板1の半導体基板20を所望の厚さになるように薄く加工してもよい。薄く加工する方法としては、砥粒研磨、化学エッチング、イオンビームエッチングなど種々のものが採用でき、複数の方法を組み合わせてもよい。いわゆるスマートカット法を用いてもよい。次に、図4aに示すように、得られた複合基板1の上主面20a側から素子部23を形成する。この素子部23は、任意の第1領域20xに形成する。この素子部23としては、種々の半導体素子構造が挙げられる。次に、図4bに示すように、素子部23が形成された複合基板1を分けて、電子部品2を製造する。この複合基板1を電子部品2に分けるのに際して、少なくとも1つの素子部23が1つの電子部品2に含まれるようにする。言い換えると、1つの電子部品2に複数の第1領域20x、ひいては複数の素子部23が含まれていてもよい。また、1つの電子部品2には、酸化部22および酸化部22を分割した分割酸化部22aのうち、少なくとも1つが含まれるようにする。1つの電子部品2に酸化部22または分割酸化部22aを含ませることによって、電子部品2として利用する際にも、支持基板10と半導体基板20とを良好に密着させることができる。さらに、図4bに示すように、複合基板1を分割することにより、分割面25が新たに形成される。この分割面25において第2領域20yが露出するように複合基板1を分割することが好ましい。言い換えると、分割面25において、酸化部22または分割酸化部22aが露出するように複合基板1を分割することが好ましい。このように分割することにより、電子部品2として利用する際にも周縁から半導体基板20が剥がれることを抑制することができる。以上のようにして、素子部23を有する電子部品2を製造することができる。<複合基板の第2の実施形態>図5に示した複合基板1Aは、半導体基板20Aを有している点において、複合基板1と異なっている。この半導体基板20Aの酸化部22Aは、半導体基板20Aの上主面20Aaおよび下主面20Abに面している。つまり、この酸化部22Aは、半導体基板20AをD1,D2方向に貫通しているので、1つの半導体素子2に複数の素子部を形成する場合でも素子部の間のアイソレーションをさらに高めることができる。<複合基板の第3の実施形態>図6に示した複合基板1Bは、半導体基板20Bを有している点において、複合基板1と異なっている。この半導体基板20Bの酸化部22Bは、半導体基板20Bの側面20Bcから露出している。つまり、この半導体基板20Bの側面20Bcには、主部21Cと酸化部22Bとが面している。また、この半導体基板20Bは、半導体基板20Bの下主面20Bbおよび側面20Bcに面している。この複合基板1Bでは、半導体素子を製造する際の種々の工程において、半導体基板20Bが周縁から剥がれるのを低減することができる。また、本実施形態では、酸化部22Bが第1領域20xから半導体基板20Bの周縁にわたって形成されている。支持基板10と半導体基板20Bとの接合面積を大きくし、良好に接合させることができる。なお、この半導体基板20Bの酸化部22Bは、半導体基板20Aの酸化部22Aのように、D1,D2方向に貫通していてもよい。<複合基板の第4の実施形態>図7に示した複合基板1Cは、半導体基板20Cを有している点において、複合基板1と異なっている。この半導体基板20Cは、主部21Cと、酸化部22と、第2の酸化部24とを含んでいる。第2の酸化部24は、半導体基板20Cの下主面20bに面しており、支持基板10と主部21Cとの間に位置している。この第2の酸化部24は、D1,D2方向に沿った厚みが酸化部22の厚みに比べて薄くなっている。この第2の酸化部24は、自然酸化によって薄く形成することが好ましい。この第2の酸化部24は、放熱性の観点から極力薄いことが好ましいことによる。この第2の酸化部24を有することによって、複合基板1Cは、支持基板10と半導体基板20Cとの密着をより強固にしている。また、この第2の酸化部24の厚みを酸化部22の厚みに比べて薄くなっていることによって、複合基板1Cは、第1領域20xの放熱性が低下するのを押さえている。つまり、この複合基板1Cでは、支持基板10との密着性と、支持基板10への放熱性との両立を図っている。このような第2の酸化部24の厚みは、酸化部22の厚みを上回らない程度の範囲であれば特に限定されない。例えば、酸化部22の厚みを100nmとし、第2の酸化部24の厚みを2nm以下としてもよい。なお、この半導体基板20Cの酸化部22Cは、半導体基板20Aの酸化部22Aのように、D1,D2方向に貫通していてもよい。<複合基板の製造方法の第2の実施形態>図2,図3に示す複合基板の製造方法において、酸化部形成工程を図8に示すような工程としてもよい。具体的には、図8aに示すように、半導体基板20XD上に酸化膜22XDを形成する。酸化膜22XDは、半導体基板20XDの表面を熱酸化により酸化させて形成してもよいし、薄膜形成方法により形成してもよい。次に、図8bに示すように、酸化膜22XDの一部を除去して、酸化膜22XDを部分酸化膜22YDとして、半導体基板20Dを得る。この部分酸化膜22YDが酸化部22Dとなる。酸化部22Dから半導体基板20Dの表面が露出する領域が第1領域20Dxとなり、第1領域20XDを除く領域が、一表面に酸化部22Dを有する第2領域22Dyとなる。<電子部品の実施形態>本発明の電子部品の実施形態の一例を図9を用いて説明する。図9に示す電子部品200は、電気絶縁性を示す支持チップ110と、支持チップ110上に位置するシリコンチップ120とを含む。支持チップ110は例えばサファイアからなる。シリコンチップ120は、半導体素子として機能する素子部123が形成されている第1領域120xと、平面視で、この第1領域120xを囲むように位置する第2領域120yとを有する。第2領域120yの支持チップ110側の主面には酸化シリコンを主成分とする酸化部122が位置している。素子部123と支持チップ110とが直接接合されているので、寄生容量が少なく、かつ、素子部123で発生した熱を支持チップ110側に放熱できる、放熱性に優れた電子部品200を提供することができる。さらに、第2領域120yの酸化部122により、支持チップ110とシリコンチップ120とが強固に接続されているため、両者の剥離を抑制できる、信頼性の高い電子部品200を提供できる。また、図9に示す電子部品200は、シリコンチップ120の外周側面全域が、第2領域120yで覆われている。言い換えると、シリコンチップ120の外周面に酸化部122が露出している。このような構成とすることにより、側面の周縁部からの剥離を抑制することができ、信頼性の高い電子部品200とすることができる。図9に示す電子部品200は、例えば、図4に示す工程を経て製造できる。すなわち、支持チップ110,シリコンチップ120は、複合基板1において、それぞれ支持基板10,半導体基板20を分割することにより形成される。<電子部品の変形例>図9に示す電子部品200は、1つの電子部品中に素子部123が1つ有する構成であるが、図10に示す電子部品200Aのように、1つの電子部品中に複数の素子部123Aa,123Abを有するものとしてもよい。ここで、電子部品200Aは、素子部123Aa,123Abにおいて、第1領域120Aa,120Abの表面から深さ方向厚み方向に不純物をドープした不純物拡散領域150を有する。そして、不純物拡散領域150の厚みと酸化部122Aの厚みとを足し合わせた合計厚みが、シリコンチップ120Aの厚みよりも厚くなっている。言い換えると、深さ方向において、不純物拡散領域150が存在する領域と、酸化部122Aが存在する領域が重複している。このような構成により、素子部123Aa,123Ab間での意図せぬノイズ混入を抑制することができる。ここで、不純物拡散領域150の厚みを単に素子部の厚みともいうものとする。そして不純物拡散領域150の厚みとは、不純物拡散領域150のうち、シリコンチップ120の上面から深さ方向に最も離れた位置までの距離をいうものとする。なお、この例では、酸化部122Aは、シリコンチップ120Aの支持チップ110側の主面下面120Aaのみに面しているが、シリコンチップ120Aの下面120Aaおよび上面120Abに面していてもよい。言い換えると、酸化部122Aがシリコンチップ120をD1,D2方向に貫通していてもよい。なお、本発明は上記の実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内で種々の変更を施すことは何等差し支えない。例えば、半導体基板20では、酸化部22が第1領域20xの周縁から主部21の周縁にわたって形成されているが、このような形状に限られない。例えば、図11に示した半導体基板20Eのように、酸化部22Eが第1領域20xの周縁までを囲む構成であってもよい。また、半導体基板20では、酸化部22が第1領域20xを格子状に囲んでいるが、このような形状に限られない、例えば、図12に示した半導体基板20Fのように、第1領域20xに沿って延びる一対の酸化部22Fであってもよい。また、図13に示した半導体基板20Gのように、第1領域20xの4隅に設けられた酸化部22Gであってもよい。また、半導体基板20では、第1領域20xと第2領域20yの酸化部22の表面とが同一面となっているが、酸化部22が支持基板10に確実に接続されていれば、図14aに示すように段差を有していてもよい。また、電子部品200を、図14bに示すような電子部品200Bとしてもよい。電子部品200Bは、例えば、複合基板1Hを分割することにより得ることができる。さらに、電子部品200では、第2領域120yが電子部品200の外周側面に露出しているが、図15aに示す電子部品200Cのように、第2領域120yが電子部品200Cの外周側面に露出していないものでもよい。言い換えると、電子部品200Cは、第2領域120yが平面視で外周部よりも内側に位置している。第1領域120xが外周側面全域に露出している、とも言える。また、電子部品200では電子部品200では、第2領域120yが第1領域の全周囲を取り囲むように連続して形成されているが、非連続であってもよく、図15bに示す電子部品200Dにように、複数の第2領域120yを囲むように配置してもよい。このような電子部品200Dは、例えば、図13に示す複合基板1Gを分割することにより得ることができる。なお、本明細書では、各構成要素の変形例には、変形元となる構成要素の符号の最後に、A~Fの大文字のアルファベットを付している。"