"2つのアナログデータ信号の非反転信号を入力とし、クロック信号に応じて前記2つのアナログデータ信号のうち何れか一方を選択的に出力する第1のセレクタと、前記2つのアナログデータ信号の反転信号を入力とし、前記クロック信号に応じて前記2つのアナログデータ信号のうち何れか一方を選択的に出力する第2のセレクタと、前記第1のセレクタの出力信号と前記第2のセレクタの出力信号との差信号を出力する減算回路とを備えることを特徴とするアナログマルチプレクサ。請求項1記載のアナログマルチプレクサにおいて、さらに、前記2つのアナログデータ信号の非反転信号を前記第1のセレクタに入力する第1のデータバッファと、前記2つのアナログデータ信号の反転信号を前記第2のセレクタに入力する第2のデータバッファと、前記クロック信号の非反転信号と反転信号とを前記第1、第2のセレクタに入力するクロックバッファとを備えることを特徴とするアナログマルチプレクサ。請求項2記載のアナログマルチプレクサにおいて、前記第1のデータバッファ、前記第2のデータバッファ、前記クロックバッファの各々は、入力がバッファの差動入力端子に接続された第1のエミッタフォロアと、この第1のエミッタフォロアから出力される差動信号を入力とするバッファ用の差動増幅器と、この差動増幅器から出力される差動信号を入力とし、出力がバッファの差動出力端子に接続された第2のエミッタフォロアと、前記第1のエミッタフォロアに定電流を供給するバッファ用の第1の電流源と、前記バッファ用の差動増幅器に定電流を供給するバッファ用の第2の電流源と、前記第2のエミッタフォロアに定電流を供給するバッファ用の第3の電流源とから構成され、前記バッファ用の差動増幅器は、前記第1のエミッタフォロアから出力される差動信号を入力とする差動構成の第1、第2のトランジスタと、この第1、第2のトランジスタから出力される差動信号を前記第2のエミッタフォロアに出力する差動構成の第3、第4のトランジスタとが、カスコード接続されていることを特徴とするアナログマルチプレクサ。請求項1乃至3の何れか1項に記載のアナログマルチプレクサにおいて、前記第1のセレクタ、前記第2のセレクタの各々は、入力が第1のアナログデータ信号用の非反転入力端子及び反転入力端子に接続され、出力が非反転出力端子及び反転出力端子に接続されたセレクタ用の第1の差動増幅器と、入力が第2のアナログデータ信号用の非反転入力端子及び反転入力端子に接続され、出力が非反転出力端子及び反転出力端子に接続されたセレクタ用の第2の差動増幅器と、入力がクロック信号用の非反転制御入力端子及び反転制御入力端子に接続され、出力が前記セレクタ用の第1の差動増幅器を構成する差動構成の第1、第2のトランジスタのエミッタ及び前記セレクタ用の第2の差動増幅器を構成する差動構成の第3、第4のトランジスタのエミッタに接続されたセレクタ用の第3の差動増幅器と、前記セレクタ用の第1乃至第3の差動増幅器に定電流を供給するセレクタ用の電流源とから構成され、前記第1のセレクタは、前記第1のアナログデータ信号用の非反転入力端子に第1のアナログデータ信号の非反転信号が入力され、前記第1のアナログデータ信号用の反転入力端子に第1のアナログデータ信号の反転信号が入力され、前記第2のアナログデータ信号用の非反転入力端子に第2のアナログデータ信号の非反転信号が入力され、前記第2のアナログデータ信号用の反転入力端子に第2のアナログデータ信号の反転信号が入力され、前記クロック信号用の非反転制御入力端子にクロック信号の非反転信号が入力され、前記クロック信号用の反転制御入力端子にクロック信号の反転信号が入力され、前記第2のセレクタは、前記第1のアナログデータ信号用の非反転入力端子に第1のアナログデータ信号の反転信号が入力され、前記第1のアナログデータ信号用の反転入力端子に第1のアナログデータ信号の非反転信号が入力され、前記第2のアナログデータ信号用の非反転入力端子に第2のアナログデータ信号の反転信号が入力され、前記第2のアナログデータ信号用の反転入力端子に第2のアナログデータ信号の非反転信号が入力され、前記クロック信号用の非反転制御入力端子にクロック信号の非反転信号が入力され、前記クロック信号用の反転制御入力端子にクロック信号の反転信号が入力されることを特徴とするアナログマルチプレクサ。請求項1乃至3の何れか1項に記載のアナログマルチプレクサにおいて、前記第1のセレクタ、前記第2のセレクタの各々は、入力が第1のアナログデータ信号用の非反転入力端子及び反転入力端子に接続され、出力が非反転出力端子及び反転出力端子に接続されたセレクタ用の第1の差動増幅器と、入力が第2のアナログデータ信号用の非反転入力端子及び反転入力端子に接続され、出力が非反転出力端子及び反転出力端子に接続されたセレクタ用の第2の差動増幅器と、入力がクロック信号用の非反転制御入力端子及び反転制御入力端子に接続され、出力が前記セレクタ用の第1の差動増幅器を構成する差動構成の第1、第2のトランジスタのエミッタ及び前記セレクタ用の第2の差動増幅器を構成する差動構成の第3、第4のトランジスタのエミッタに接続されたセレクタ用の第3の差動増幅器と、前記セレクタ用の第1乃至第3の差動増幅器に定電流を供給するセレクタ用の電流源とから構成され、前記第1のセレクタは、前記第1のアナログデータ信号用の非反転入力端子に第1のアナログデータ信号の非反転信号が入力され、前記第1のアナログデータ信号用の反転入力端子に第1のアナログデータ信号の反転信号が入力され、前記第2のアナログデータ信号用の非反転入力端子に第2のアナログデータ信号の非反転信号が入力され、前記第2のアナログデータ信号用の反転入力端子に第2のアナログデータ信号の反転信号が入力され、前記クロック信号用の非反転制御入力端子にクロック信号の非反転信号が入力され、前記クロック信号用の反転制御入力端子にクロック信号の反転信号が入力され、前記第2のセレクタは、前記第1のアナログデータ信号用の非反転入力端子に第2のアナログデータ信号の反転信号が入力され、前記第1のアナログデータ信号用の反転入力端子に第2のアナログデータ信号の非反転信号が入力され、前記第2のアナログデータ信号用の非反転入力端子に第1のアナログデータ信号の反転信号が入力され、前記第2のアナログデータ信号用の反転入力端子に第1のアナログデータ信号の非反転信号が入力され、前記クロック信号用の非反転制御入力端子にクロック信号の反転信号が入力され、前記クロック信号用の反転制御入力端子にクロック信号の非反転信号が入力されることを特徴とするアナログマルチプレクサ。請求項4または5記載のアナログマルチプレクサにおいて、さらに、前記第1のセレクタ、前記第2のセレクタの各々は、ベースが前記クロック信号用の非反転制御入力端子に接続され、コレクタが前記セレクタ用の第3の差動増幅器を構成する差動構成の第5、第6のトランジスタのうちの第6のトランジスタのコレクタに接続され、エミッタがオープン状態とされたセレクタ用の第7のトランジスタと、ベースが前記クロック信号用の反転制御入力端子に接続され、コレクタが前記セレクタ用の第3の差動増幅器を構成する差動構成の第5、第6のトランジスタのうちの第5のトランジスタのコレクタに接続され、エミッタがオープン状態とされたセレクタ用の第8のトランジスタと、前記セレクタ用の第1の差動増幅器を構成する差動構成の第1、第2のトランジスタのエミッタと前記第5のトランジスタのコレクタとの間に設けられたセレクタ用の第1、第2のエミッタ抵抗と、前記セレクタ用の第2の差動増幅器を構成する差動構成の第3、第4のトランジスタのエミッタと前記第6のトランジスタのコレクタとの間に設けられたセレクタ用の第3、第4のエミッタ抵抗と、前記第5、第6のトランジスタのエミッタと前記セレクタ用の電流源との間に設けられたセレクタ用の第5、第6のエミッタ抵抗とを備え、前記セレクタ用の第5、第6のエミッタ抵抗は、前記セレクタ用の第1乃至第4のエミッタ抵抗よりも小さい値であることを特徴とするアナログマルチプレクサ。請求項1乃至6の何れか1項に記載のアナログマルチプレクサにおいて、前記減算回路は、非反転入力端子が前記第1のセレクタの非反転出力端子に接続され、反転入力端子が前記第1のセレクタの反転出力端子に接続された第1の入力バッファと、非反転入力端子が前記第2のセレクタの非反転出力端子に接続され、反転入力端子が前記第2のセレクタの反転出力端子に接続された第2の入力バッファと、前記第1のセレクタ用の非反転入力端子が前記第1の入力バッファの非反転出力端子に接続され、前記第1のセレクタ用の反転入力端子が前記第1の入力バッファの反転出力端子に接続され、前記第2のセレクタ用の非反転入力端子が前記第2の入力バッファの反転出力端子に接続され、前記第2のセレクタ用の反転入力端子が前記第2の入力バッファの非反転出力端子に接続された加算回路とから構成されることを特徴とするアナログマルチプレクサ。請求項7記載のアナログマルチプレクサにおいて、前記加算回路は、入力が前記第1のセレクタ用の非反転入力端子及び反転入力端子に接続され、出力が減算回路の非反転出力端子及び反転出力端子に接続された加算用の第1の差動増幅器と、入力が前記第2のセレクタ用の非反転入力端子及び反転入力端子に接続され、出力が減算回路の非反転出力端子及び反転出力端子に接続された加算用の第2の差動増幅器と、前記加算用の第1の差動増幅器に定電流を供給する加算用の第1の電流源と、前記加算用の第2の差動増幅器に定電流を供給する加算用の第2の電流源と、一端が減算回路の非反転出力端子に接続され、他端が電源電圧に接続された第1の負荷抵抗と、一端が減算回路の反転出力端子に接続され、他端が電源電圧に接続された第2の負荷抵抗と、一端が前記加算用の第1の差動増幅器を構成する差動構成の第1、第2のトランジスタのエミッタに接続された加算用の第1、第2のエミッタ抵抗と、一端が前記加算用の第2の差動増幅器を構成する差動構成の第3、第4のトランジスタのエミッタに接続された加算用の第3、第4のエミッタ抵抗と、アノードが前記加算用の第1、第2のエミッタ抵抗の他端に接続され、カソードが前記加算用の第1の電流源に接続された第1のダイオードと、アノードが前記加算用の第3、第4のエミッタ抵抗の他端に接続され、カソードが前記加算用の第2の電流源に接続された第2のダイオードとから構成されることを特徴とするアナログマルチプレクサ。従来のアナログマルチプレクサでは、セレクタ103内で2つのアナログデータD1,D2とクロック信号CLKとがトランジスタを介して接続されるため、アナログ出力にクロック信号CLKに起因するノイズクロック信号CLK自身またはその微分成分などが混入することが避けられなかった。例えば、図12に示したセレクタ103の構成例では、アナログデータD1,D2が入力される上段の差動増幅器とクロック信号CLKが入力される中段の差動増幅器とは縦積み構成となっており、中段の差動増幅器を構成するトランジスタQ5,Q6のベースコレクタ間寄生容量Cbcを介して高周波信号が上段の差動増幅器のアナログデータD1,D2に混入するため、特に高周波信号に対して出力アナログデータの波形品質の劣化が避けられないという問題点があった。本発明の目的は、クロック信号を抑圧する新しい回路形式を採用することにより、アナログデータ出力にクロック信号が混入しないアナログマルチプレクサを提供することを目的とする。特に、従来課題となっていた、高周波領域にて波形劣化しないアナログマルチプレクサを提供することを目的とする。本発明のアナログマルチプレクサは、2つのアナログデータ信号の非反転信号を入力とし、クロック信号に応じて前記2つのアナログデータ信号のうち何れか一方を選択的に出力する第1のセレクタと、前記2つのアナログデータ信号の反転信号を入力とし、前記クロック信号に応じて前記2つのアナログデータ信号のうち何れか一方を選択的に出力する第2のセレクタと、前記第1のセレクタの出力信号と前記第2のセレクタの出力信号との差信号を出力する減算回路とを備えることを特徴とするものである。また、本発明のアナログマルチプレクサの1構成例は、さらに、前記2つのアナログデータ信号の非反転信号を前記第1のセレクタに入力する第1のデータバッファと、前記2つのアナログデータ信号の反転信号を前記第2のセレクタに入力する第2のデータバッファと、前記クロック信号の非反転信号と反転信号とを前記第1、第2のセレクタに入力するクロックバッファとを備えることを特徴とするものである。また、本発明のアナログマルチプレクサの1構成例において、前記第1のデータバッファ、前記第2のデータバッファ、前記クロックバッファの各々は、入力がバッファの差動入力端子に接続された第1のエミッタフォロアと、この第1のエミッタフォロアから出力される差動信号を入力とするバッファ用の差動増幅器と、この差動増幅器から出力される差動信号を入力とし、出力がバッファの差動出力端子に接続された第2のエミッタフォロアと、前記第1のエミッタフォロアに定電流を供給するバッファ用の第1の電流源と、前記バッファ用の差動増幅器に定電流を供給するバッファ用の第2の電流源と、前記第2のエミッタフォロアに定電流を供給するバッファ用の第3の電流源とから構成され、前記バッファ用の差動増幅器は、前記第1のエミッタフォロアから出力される差動信号を入力とする差動構成の第1、第2のトランジスタと、この第1、第2のトランジスタから出力される差動信号を前記第2のエミッタフォロアに出力する差動構成の第3、第4のトランジスタとが、カスコード接続されていることを特徴とするものである。また、本発明のアナログマルチプレクサの1構成例において、前記第1のセレクタ、前記第2のセレクタの各々は、入力が第1のアナログデータ信号用の非反転入力端子及び反転入力端子に接続され、出力が非反転出力端子及び反転出力端子に接続されたセレクタ用の第1の差動増幅器と、入力が第2のアナログデータ信号用の非反転入力端子及び反転入力端子に接続され、出力が非反転出力端子及び反転出力端子に接続されたセレクタ用の第2の差動増幅器と、入力がクロック信号用の非反転制御入力端子及び反転制御入力端子に接続され、出力が前記セレクタ用の第1の差動増幅器を構成する差動構成の第1、第2のトランジスタのエミッタ及び前記セレクタ用の第2の差動増幅器を構成する差動構成の第3、第4のトランジスタのエミッタに接続されたセレクタ用の第3の差動増幅器と、前記セレクタ用の第1乃至第3の差動増幅器に定電流を供給するセレクタ用の電流源とから構成され、前記第1のセレクタは、前記第1のアナログデータ信号用の非反転入力端子に第1のアナログデータ信号の非反転信号が入力され、前記第1のアナログデータ信号用の反転入力端子に第1のアナログデータ信号の反転信号が入力され、前記第2のアナログデータ信号用の非反転入力端子に第2のアナログデータ信号の非反転信号が入力され、前記第2のアナログデータ信号用の反転入力端子に第2のアナログデータ信号の反転信号が入力され、前記クロック信号用の非反転制御入力端子にクロック信号の非反転信号が入力され、前記クロック信号用の反転制御入力端子にクロック信号の反転信号が入力され、前記第2のセレクタは、前記第1のアナログデータ信号用の非反転入力端子に第1のアナログデータ信号の反転信号が入力され、前記第1のアナログデータ信号用の反転入力端子に第1のアナログデータ信号の非反転信号が入力され、前記第2のアナログデータ信号用の非反転入力端子に第2のアナログデータ信号の反転信号が入力され、前記第2のアナログデータ信号用の反転入力端子に第2のアナログデータ信号の非反転信号が入力され、前記クロック信号用の非反転制御入力端子にクロック信号の非反転信号が入力され、前記クロック信号用の反転制御入力端子にクロック信号の反転信号が入力されることを特徴とするものである。また、本発明のアナログマルチプレクサの1構成例において、前記第1のセレクタ、前記第2のセレクタの各々は、入力が第1のアナログデータ信号用の非反転入力端子及び反転入力端子に接続され、出力が非反転出力端子及び反転出力端子に接続されたセレクタ用の第1の差動増幅器と、入力が第2のアナログデータ信号用の非反転入力端子及び反転入力端子に接続され、出力が非反転出力端子及び反転出力端子に接続されたセレクタ用の第2の差動増幅器と、入力がクロック信号用の非反転制御入力端子及び反転制御入力端子に接続され、出力が前記セレクタ用の第1の差動増幅器を構成する差動構成の第1、第2のトランジスタのエミッタ及び前記セレクタ用の第2の差動増幅器を構成する差動構成の第3、第4のトランジスタのエミッタに接続されたセレクタ用の第3の差動増幅器と、前記セレクタ用の第1乃至第3の差動増幅器に定電流を供給するセレクタ用の電流源とから構成され、前記第1のセレクタは、前記第1のアナログデータ信号用の非反転入力端子に第1のアナログデータ信号の非反転信号が入力され、前記第1のアナログデータ信号用の反転入力端子に第1のアナログデータ信号の反転信号が入力され、前記第2のアナログデータ信号用の非反転入力端子に第2のアナログデータ信号の非反転信号が入力され、前記第2のアナログデータ信号用の反転入力端子に第2のアナログデータ信号の反転信号が入力され、前記クロック信号用の非反転制御入力端子にクロック信号の非反転信号が入力され、前記クロック信号用の反転制御入力端子にクロック信号の反転信号が入力され、前記第2のセレクタは、前記第1のアナログデータ信号用の非反転入力端子に第2のアナログデータ信号の反転信号が入力され、前記第1のアナログデータ信号用の反転入力端子に第2のアナログデータ信号の非反転信号が入力され、前記第2のアナログデータ信号用の非反転入力端子に第1のアナログデータ信号の反転信号が入力され、前記第2のアナログデータ信号用の反転入力端子に第1のアナログデータ信号の非反転信号が入力され、前記クロック信号用の非反転制御入力端子にクロック信号の反転信号が入力され、前記クロック信号用の反転制御入力端子にクロック信号の非反転信号が入力されることを特徴とするものである。また、本発明のアナログマルチプレクサの1構成例において、前記第1のセレクタ、前記第2のセレクタの各々は、ベースが前記クロック信号用の非反転制御入力端子に接続され、コレクタが前記セレクタ用の第3の差動増幅器を構成する差動構成の第5、第6のトランジスタのうちの第6のトランジスタのコレクタに接続され、エミッタがオープン状態とされたセレクタ用の第7のトランジスタと、ベースが前記クロック信号用の反転制御入力端子に接続され、コレクタが前記セレクタ用の第3の差動増幅器を構成する差動構成の第5、第6のトランジスタのうちの第5のトランジスタのコレクタに接続され、エミッタがオープン状態とされたセレクタ用の第8のトランジスタと、前記セレクタ用の第1の差動増幅器を構成する差動構成の第1、第2のトランジスタのエミッタと前記第5のトランジスタのコレクタとの間に設けられたセレクタ用の第1、第2のエミッタ抵抗と、前記セレクタ用の第2の差動増幅器を構成する差動構成の第3、第4のトランジスタのエミッタと前記第6のトランジスタのコレクタとの間に設けられたセレクタ用の第3、第4のエミッタ抵抗と、前記第5、第6のトランジスタのエミッタと前記セレクタ用の電流源との間に設けられたセレクタ用の第5、第6のエミッタ抵抗とを備え、前記セレクタ用の第5、第6のエミッタ抵抗は、前記セレクタ用の第1乃至第4のエミッタ抵抗よりも小さい値であることを特徴とするものである。また、本発明のアナログマルチプレクサの1構成例において、前記減算回路は、非反転入力端子が前記第1のセレクタの非反転出力端子に接続され、反転入力端子が前記第1のセレクタの反転出力端子に接続された第1の入力バッファと、非反転入力端子が前記第2のセレクタの非反転出力端子に接続され、反転入力端子が前記第2のセレクタの反転出力端子に接続された第2の入力バッファと、前記第1のセレクタ用の非反転入力端子が前記第1の入力バッファの非反転出力端子に接続され、前記第1のセレクタ用の反転入力端子が前記第1の入力バッファの反転出力端子に接続され、前記第2のセレクタ用の非反転入力端子が前記第2の入力バッファの反転出力端子に接続され、前記第2のセレクタ用の反転入力端子が前記第2の入力バッファの非反転出力端子に接続された加算回路とから構成されることを特徴とするものである。また、本発明のアナログマルチプレクサの1構成例において、前記加算回路は、入力が前記第1のセレクタ用の非反転入力端子及び反転入力端子に接続され、出力が減算回路の非反転出力端子及び反転出力端子に接続された加算用の第1の差動増幅器と、入力が前記第2のセレクタ用の非反転入力端子及び反転入力端子に接続され、出力が減算回路の非反転出力端子及び反転出力端子に接続された加算用の第2の差動増幅器と、前記加算用の第1の差動増幅器に定電流を供給する加算用の第1の電流源と、前記加算用の第2の差動増幅器に定電流を供給する加算用の第2の電流源と、一端が減算回路の非反転出力端子に接続され、他端が電源電圧に接続された第1の負荷抵抗と、一端が減算回路の反転出力端子に接続され、他端が電源電圧に接続された第2の負荷抵抗と、一端が前記加算用の第1の差動増幅器を構成する差動構成の第1、第2のトランジスタのエミッタに接続された加算用の第1、第2のエミッタ抵抗と、一端が前記加算用の第2の差動増幅器を構成する差動構成の第3、第4のトランジスタのエミッタに接続された加算用の第3、第4のエミッタ抵抗と、アノードが前記加算用の第1、第2のエミッタ抵抗の他端に接続され、カソードが前記加算用の第1の電流源に接続された第1のダイオードと、アノードが前記加算用の第3、第4のエミッタ抵抗の他端に接続され、カソードが前記加算用の第2の電流源に接続された第2のダイオードとから構成されることを特徴とするものである。本発明によれば、2つのアナログデータ信号の非反転信号を入力とし、クロック信号に応じて2つのアナログデータ信号のうち何れか一方を選択的に出力する第1のセレクタと、2つのアナログデータ信号の反転信号を入力とし、クロック信号に応じて2つのアナログデータ信号のうち何れか一方を選択的に出力する第2のセレクタと、第1のセレクタの出力信号と第2のセレクタの出力信号との差信号を出力する減算回路とを設けることにより、クロック信号に起因するノイズクロック信号自身またはその微分成分など成分のアナログ出力への混入を抑圧することができる。本発明では、クロック信号の微分成分などのノイズに対しても抑圧効果があるので、従来課題となっていた高周波領域での波形劣化を抑圧することができる。本発明では、高周波領域で波形劣化を抑圧できるので、広帯域の任意波形発生が求められる光通信、無線通信、ワイヤード通信、計測器応用の分野において、感度が向上し、エラーレートが向上するという効果が得られる。[第1の実施の形態]以下、本発明の実施の形態について図面を参照して説明する。図1は本発明の第1の実施の形態に係るアナログマルチプレクサの構成を示すブロック図である。本実施の形態のアナログマルチプレクサは、入力端子がアナログマルチプレクサのアナログデータD1入力端子に接続された第1のデータバッファ1と、入力端子がアナログマルチプレクサのアナログデータD2入力端子に接続された第2のデータバッファ2と、入力端子がアナログマルチプレクサのクロック入力端子に接続されたクロックバッファ3と、第1の入力端子が第1のデータバッファ1の非反転出力端子に接続され、第2の入力端子が第2のデータバッファ2の非反転出力端子に接続され、制御入力端子がクロックバッファ3の出力端子に接続された第1のセレクタ4と、第1の入力端子が第1のデータバッファ1の反転出力端子に接続され、第2の入力端子が第2のデータバッファ2の反転出力端子に接続され、制御入力端子がクロックバッファ3の出力端子に接続された第2のセレクタ5と、第1の入力端子が第1のセレクタ4の出力端子に接続され、第2の入力端子が第2のセレクタ5の出力端子に接続され、出力端子がアナログマルチプレクサのデータ出力端子に接続された減算回路6とから構成される。従来例で説明したように、アナログマルチプレクサは、2つのアナログデータD1,D2とクロック信号CLKを入力とし、クロック信号CLKのレベルハイまたはローに応じて、アナログデータD1またはD2の何れかを選択して出力する。本実施の形態のアナログマルチプレクサは、同一に設計されたセレクタを2つ用いることが従来と異なる。第1のセレクタ4は、第1のデータバッファ1の非反転出力と第2のデータバッファ2の非反転出力を入力とする。一方、第2のセレクタ5は、第1のデータバッファ1の反転出力と第2のデータバッファ2の反転出力を入力とする。セレクタ4,5の制御入力へのクロック信号CLKは、クロックバッファ3によって同一信号が分配され入力される。本実施の形態においても、第1のセレクタ4の構成は図12に示した従来のセレクタ103と同様であるので、図12の符号を用いて説明する。図12では、アナログデータD1をトゥルー信号DT1とコンプリメンタリ信号DC1からなる差動信号とし、アナログデータD2をトゥルー信号DT2とコンプリメンタリ信号DC2からなる差動信号とし、クロック信号CLKをトゥルー信号CTとコンプリメンタリ信号CCからなる差動信号とし、第1のセレクタ4が出力するアナログデータをトゥルー信号QDTとコンプリメンタリ信号QDCからなる差動信号としている。図12に示したように、第1のセレクタ4は、ベースがアナログデータD1用の非反転入力端子に接続され、コレクタがセレクタ4の反転出力端子に接続されたトランジスタQ1と、ベースがアナログデータD1用の反転入力端子に接続され、コレクタがセレクタ4の非反転出力端子に接続されたトランジスタQ2と、ベースがアナログデータD2用の非反転入力端子に接続され、コレクタがセレクタ4の反転出力端子に接続されたトランジスタQ3と、ベースがアナログデータD2用の反転入力端子に接続され、コレクタがセレクタ4の非反転出力端子に接続されたトランジスタQ4と、ベースがセレクタ4の非反転制御入力端子に接続され、コレクタがトランジスタQ1,Q2のエミッタに接続されたトランジスタQ5と、ベースがセレクタ4の反転制御入力端子に接続され、コレクタがトランジスタQ3,Q4のエミッタに接続されたトランジスタQ6と、ベースにバイアス電圧VCSが入力され、コレクタがトランジスタQ5,Q6のエミッタに接続されたトランジスタQ7と、一端がトランジスタQ7のエミッタに接続され、他端が電源電圧VEEグランドに接続された抵抗R1とから構成される。アナログデータD1用の非反転入力端子にはアナログデータD1のトゥルー信号DT1が入力され、アナログデータD1用の反転入力端子にはアナログデータD1のコンプリメンタリ信号DC1が入力され、アナログデータD2用の非反転入力端子にはアナログデータD2のトゥルー信号DT2が入力され、アナログデータD2用の反転入力端子にはアナログデータD2のコンプリメンタリ信号DC2が入力される。また、非反転制御入力端子にはクロック信号CLKのトゥルー信号CTが入力され、反転制御入力端子にはクロック信号CLKのコンプリメンタリ信号CCが入力される。第1のセレクタ4の上段は、トランジスタQ1,Q2からなる差動増幅器とトランジスタQ3,Q4からなる差動増幅器の2つの差動増幅器で構成される。トランジスタQ1,Q2からなる一方の差動増幅器にはアナログデータD1のトゥルー信号DT1、コンプリメンタリ信号DC1が入力され、トランジスタQ3,Q4からなる他方の差動増幅器にはアナログデータD2のトゥルー信号DT2、コンプリメンタリ信号DC2が入力される。第1のセレクタ4の中段は、トランジスタQ5,Q6からなる1つの差動増幅器で構成される。この差動増幅器には、クロック信号CLKのトゥルー信号CT、コンプリメンタリ信号CCが入力される。第1のセレクタ4の下段は、トランジスタQ7と抵抗R1とからなる電流源で構成される。トランジスタQ5,Q6からなる差動増幅器は、クロック信号CLKのレベルに応じて上段の2つの差動増幅器のうちどちらか一方を選択し、この選択した差動増幅器に電流源から供給される電流を流す。これにより、アナログデータD1,D2のうち、選択された差動増幅器に入力されている方のデータが出力される仕組みになっている。第2のセレクタ5は、第1のセレクタ4と同一の回路構成であるが、アナログデータD1,D2の入力形態が第1のセレクタ4と異なる。第2のセレクタ5の構成を図2に示す。第2のセレクタ5においては、アナログデータD1用の非反転入力端子トランジスタQ1のベースにアナログデータD1のコンプリメンタリ信号DC1が入力され、アナログデータD1用の反転入力端子トランジスタQ2のベースにアナログデータD1のトゥルー信号DT1が入力され、アナログデータD2用の非反転入力端子トランジスタQ3のベースにアナログデータD2のコンプリメンタリ信号DC2が入力され、アナログデータD2用の反転入力端子トランジスタQ4のベースにアナログデータD2のトゥルー信号DT2が入力されるようになっている。第1のセレクタ4の出力、及び第2のセレクタ5の出力には、従来例で説明したように、クロック信号CLKに起因するノイズクロック信号CLK自身またはその微分成分などが混入する。セレクタ4,5は同一に設計されているので、クロック信号CLKの混入レベルや混入波形は同一となる。一方、第1のセレクタ4から出力されるアナログデータは非反転、第2のセレクタ5から出力されるアナログデータは反転となっており、お互いに反転している。減算回路6は、第1のセレクタ4の出力と第2のセレクタ5の出力との差信号を出力する。減算回路6の出力は、アナログデータ成分に関しては、第1のセレクタ4の出力非反転と第2のセレクタ5の出力反転との差信号になり、クロック信号CLKに起因するノイズ成分に関しては、第1のセレクタ4の出力非反転と第2のセレクタ5の出力非反転との差信号になる。すなわち、減算回路6から出力されるアナログデータOUTは、各セレクタ4,5の出力の2倍の強度となる。一方、クロック信号CLKに起因するノイズ成分については同一信号同士の減算となり、互いに相殺されるので、アナログデータOUTへのノイズ成分の混入を抑制することができる。なお、図1に示した本実施の形態のアナログマルチプレクサの構成例では、シングルエンド信号、差動信号の区別をせずに記載しているが、どちらを選択してもよい。図12に示した第1のセレクタ4の構成例及び図2に示した第2のセレクタ5の構成例は、入力が差動信号に対応したものを例に挙げたが、シングルエンド信号に対応したものでもよい。また、アナログマルチプレクサの入力をシングルエンド信号として、セレクタ4,5に差動信号入力のものを使う場合には、データバッファ1,2にシングルエンド信号-差動信号変換機能を付加すればよい。以上のように、本実施の形態では、クロック信号CLKに起因するノイズクロック信号CLK自身またはその微分成分など成分のアナログ出力への混入を抑圧することができる。本実施の形態では、クロック信号CLKの微分成分などのノイズに対しても抑圧効果があるので、従来課題となっていた高周波領域での波形劣化が起こらないという利点がある。[第2の実施の形態]次に、本発明の第2の実施の形態について説明する。図3は本発明の第2の実施の形態に係るアナログマルチプレクサの構成を示すブロック図であり、図1と同一の構成には同一の符号を付してある。本実施の形態は、第1の実施の形態の減算回路6の具体的な構成例を示すものである。減算回路6は、第1の入力バッファ60と、第2の入力バッファ61と、加算回路62とから構成される。第1の入力バッファ60は、第1のセレクタ4の出力信号を入力とし、差動信号を出力する。第2の入力バッファ61は、第2のセレクタ5の出力信号を入力とし、差動信号を出力する。加算回路62は、信号の加算を電流加算で実現する回路である。加算回路62は、第1の入力バッファ60の出力信号と第2の入力バッファ61の出力信号を入力とするが、第2の入力バッファ61の出力信号のみ、差動信号のトゥルー/コンプリメンタリを入れ替えて入力する。以上により、第1の入力バッファ60は第1のセレクタ4の出力の非反転信号を加算回路62に入力し、第2の入力バッファ61は第2のセレクタ5の出力の反転信号を加算回路62に入力するので、加算回路62の出力は第1のセレクタ4の出力と第2のセレクタ5の出力との差信号となる。このように、第1の入力バッファ60、第2の入力バッファ61及び加算回路62は、減算回路6の役割を担う。なお、図3では、第1の入力バッファ60の出力及び第2の入力バッファ61の出力が差動信号であることを明示しているが、その他の信号はシングルエンド信号でも差動信号でもどちらでもよい。例えば、セレクタ4,5の入出力を差動信号とする場合には、第1の入力バッファ60の入力及び第2の入力バッファ61の入力を差動信号とすればよい。本実施の形態では、第1の実施の形態の効果に加えて、減算回路6の2つの入力の遅延時間や負荷を同一にできるので、アナログデータ成分の波形劣化を防ぐことができ、クロック信号CLKに起因するノイズクロック信号CLK自身またはその微分成分など成分を理想的に抑圧することができる。[第3の実施の形態]次に、本発明の第3の実施の形態について説明する。図4は本発明の第3の実施の形態に係るアナログマルチプレクサの構成を示すブロック図であり、図1、図3と同一の構成には同一の符号を付してある。本実施の形態は、第2の実施の形態の全回路を差動回路で実現した場合の例である。第1のセレクタ4の構成は図12に示したとおりであり、第2のセレクタ5の構成は図2に示したとおりである。第1のデータバッファ1の非反転出力端子から出力されるアナログデータD1のトゥルー信号DT1は第1のセレクタ4のアナログデータD1用の非反転入力端子トランジスタQ1のベースに入力され、第1のデータバッファ1の反転出力端子から出力されるアナログデータD1のコンプリメンタリ信号DC1は第1のセレクタ4のアナログデータD1用の反転入力端子トランジスタQ2のベースに入力される。第2のデータバッファ2の非反転出力端子から出力されるアナログデータD2のトゥルー信号DT2は第1のセレクタ4のアナログデータD2用の非反転入力端子トランジスタQ3のベースに入力され、第2のデータバッファ2の反転出力端子から出力されるアナログデータD2のコンプリメンタリ信号DC2は第1のセレクタ4のアナログデータD2用の反転入力端子トランジスタQ4のベースに入力される。また、第1のデータバッファ1の非反転出力端子から出力されるアナログデータD1のトゥルー信号DT1は第2のセレクタ5のアナログデータD1用の反転入力端子トランジスタQ2のベースに入力され、第1のデータバッファ1の反転出力端子から出力されるアナログデータD1のコンプリメンタリ信号DC1は第2のセレクタ5のアナログデータD1用の非反転入力端子トランジスタQ1のベースに入力される。第2のデータバッファ2の非反転出力端子から出力されるアナログデータD2のトゥルー信号DT2は第2のセレクタ5のアナログデータD2用の反転入力端子トランジスタQ4のベースに入力され、第2のデータバッファ2の反転出力端子から出力されるアナログデータD2のコンプリメンタリ信号DC2は第2のセレクタ5のアナログデータD2用の非反転入力端子トランジスタQ3のベースに入力される。以上の接続により、第1のセレクタ4から出力されるアナログデータは非反転、第2のセレクタ5から出力されるアナログデータは反転となっており、お互いに反転している。また、クロックバッファ3の非反転出力端子から出力されるクロック信号CLKのトゥルー信号CTは第1のセレクタ4及び第2のセレクタ5の非反転制御入力端子トランジスタQ5のベースに入力され、クロックバッファ3の反転出力端子から出力されるクロック信号CLKのコンプリメンタリ信号CCは第1のセレクタ4及び第2のセレクタ5の反転制御入力端子トランジスタQ6のベースに入力される。つまり、クロック信号CLKについては、同一信号が分配されてセレクタ4,5に入力される。第2の実施の形態で説明したとおり、減算回路6は、第1の入力バッファ60と、第2の入力バッファ61と、加算回路62とから構成される。第1の入力バッファ60と第2の入力バッファ61とは、それぞれエミッタフォロアからなる。第1のセレクタ4の非反転出力端子から出力される非反転信号は第1の入力バッファ60の非反転入力端子に入力され、第1のセレクタ4の反転出力端子から出力される反転信号は第1の入力バッファ60の反転入力端子に入力される。第2のセレクタ5の非反転出力端子から出力される非反転信号は第2の入力バッファ61の非反転入力端子に入力され、第2のセレクタ5の反転出力端子から出力される反転信号は第2の入力バッファ61の反転入力端子に入力される。第1の入力バッファ60の非反転出力端子から出力される非反転信号は加算回路62の第1のセレクタ4用の非反転入力端子に入力され、第1の入力バッファ60の反転出力端子から出力される反転信号は加算回路62の第1のセレクタ4用の反転入力端子に入力される。第2の入力バッファ61の非反転出力端子から出力される非反転信号は加算回路62の第2のセレクタ5用の反転入力端子に入力され、第2の入力バッファ61の反転出力端子から出力される反転信号は加算回路62の第2のセレクタ5用の非反転入力端子に入力される。このように、第2の入力バッファ61の出力信号のみ、差動信号のトゥルー/コンプリメンタリを入れ替えて加算回路62に入力する。加算回路62は、第1のセレクタ4用の非反転入力端子に入力された信号と第2のセレクタ5用の非反転入力端子に入力された信号とを加算した結果を、非反転出力端子からアナログデータOUTのトゥルー信号QTとして出力し、第1のセレクタ4用の反転入力端子に入力された信号と第2のセレクタ5用の反転入力端子に入力された信号とを加算した結果を、反転出力端子からアナログデータOUTのコンプリメンタリ信号QCとして出力する。上記のとおり、第1の入力バッファ60は第1のセレクタ4の出力の非反転信号を加算回路62に入力し、第2の入力バッファ61は第2のセレクタ5の出力の反転信号を加算回路62に入力するので、加算回路62の出力は第1のセレクタ4の出力と第2のセレクタ5の出力との差信号となる。このように、第1の入力バッファ60、第2の入力バッファ61及び加算回路62は、減算回路6の役割を担う。本実施の形態では、第1、第2の実施の形態の効果に加えて、全回路が差動回路であるため、全ての内部回路において遅延時間や負荷を同一にすることができるので、アナログデータ成分の波形劣化を防ぐことができ、クロック信号CLKに起因するノイズクロック信号CLK自身またはその微分成分など成分を理想的に抑圧することができる。[第4の実施の形態]次に、本発明の第4の実施の形態について説明する。図5は本発明の第4の実施の形態に係るアナログマルチプレクサの構成を示すブロック図であり、図1、図3と同一の構成には同一の符号を付してある。本実施の形態のアナログマルチプレクサは、第1のデータバッファ1と、第2のデータバッファ2と、クロックバッファ3と、第1のセレクタ4と、第2のセレクタ5aと、減算回路6とから構成される。本実施の形態は、第3の実施の形態において第2のセレクタの2つのアナログデータ入力を入れ替え、かつ第2のセレクタのクロック入力論理を反転させた例である。第1のセレクタ4の構成は図12に示したとおりであり、第1のデータバッファ1及びクロックバッファ3と第1のセレクタ4との接続は第3の実施の形態で説明したとおりである。本実施の形態の第2のセレクタ5aの構成を図6に示す。第2のセレクタ5aは、第1のセレクタ4と同一の回路構成であるが、アナログデータD1,D2の入力形態及びクロック信号CLKの入力形態が第1のセレクタ4と異なる。第2のセレクタ5aにおいては、アナログデータD1用の非反転入力端子トランジスタQ1のベースにアナログデータD2のコンプリメンタリ信号DC2が入力され、アナログデータD1用の反転入力端子トランジスタQ2のベースにアナログデータD2のトゥルー信号DT2が入力され、アナログデータD2用の非反転入力端子トランジスタQ3のベースにアナログデータD1のコンプリメンタリ信号DC1が入力され、アナログデータD2用の反転入力端子トランジスタQ4のベースにアナログデータD1のトゥルー信号DT1が入力される。また、非反転制御入力端子トランジスタQ5のベースにクロック信号CLKのコンプリメンタリ信号CCが入力され、反転制御入力端子トランジスタQ6のベースにクロック信号CLKのトゥルー信号CTが入力される。このように、本実施の形態では、クロック信号CLKの非反転信号を第1のセレクタ4に入力し、クロック信号CLKの反転信号を第2のセレクタ5aに入力するとともに、第2のセレクタ5aの2つのアナログデータD1,D2の入力を入れ替えている。第2のセレクタ5aは、クロック入力論理が反転しているが、選択されるアナログデータ入力も入れ替わっているので、結果として論理的には第3の実施の形態と同一の機能を実現できる。その他の構成は第3の実施の形態と同じである。本実施の形態では、第3の実施の形態の効果に加えて、回路の対称性を向上できるため、信号入力波形の歪みに対して耐性が高いという利点がある。例えば、入力されるクロック信号CLKのデューティ比が50から若干ずれていた場合、第3の実施の形態ではこの歪みがアナログデータ出力にジッタとして現れるが、本実施の形態では、2つのセレクタ4,5aでデューティ比が逆方向にずれるため、クロック信号CLKの歪みがアナログ出力にジッタとして現れることがない。また、クロックバッファ3が歪みを持つ場合も同様に、この歪みがアナログ出力に影響しないので、製造ばらつきや外部環境変化電源電圧変動、温度変動に強いという利点がある。[第5の実施の形態]次に、本発明の第5の実施の形態について説明する。本実施の形態は、第3の実施の形態及び第4の実施の形態について、バッファ1~3、セレクタ4,5,5a、及び加算回路62のより詳細な具体例を与えるものである。図7は第1のデータバッファ1の構成例を示す回路図である。第1のデータバッファ1は、ベースがデータバッファ1の差動入力端子非反転入力端子と反転入力端子のうちの非反転入力端子に接続され、コレクタが電源電圧VCCに接続されたトランジスタQ10と、ベースがデータバッファ1の反転入力端子に接続され、コレクタが電源電圧VCCに接続されたトランジスタQ11と、ベースがトランジスタQ10のエミッタに接続され、コレクタが電源電圧VCCに接続されたトランジスタQ12と、ベースがトランジスタQ11のエミッタに接続され、コレクタが電源電圧VCCに接続されたトランジスタQ13と、ベースがトランジスタQ12のエミッタに接続されたトランジスタQ14と、ベースがトランジスタQ13のエミッタに接続されたトランジスタQ15と、エミッタがトランジスタQ14のコレクタに接続されたトランジスタQ16と、エミッタがトランジスタQ15のコレクタに接続されたトランジスタQ17と、ベース及びコレクタが電源電圧VCCに接続され、エミッタがトランジスタQ16,Q17のベースに接続されたトランジスタQ18と、ベースがトランジスタQ16のコレクタに接続され、コレクタが電源電圧VCCに接続され、エミッタがデータバッファ1の差動出力端子非反転出力端子と反転出力端子のうちの反転出力端子に接続されたトランジスタQ19と、ベースがトランジスタQ17のコレクタに接続され、コレクタが電源電圧VCCに接続され、エミッタがデータバッファ1の非反転出力端子に接続されたトランジスタQ20と、ベースにバイアス電圧VCSが供給され、コレクタがトランジスタQ10のエミッタに接続されたトランジスタQ21と、ベースにバイアス電圧VCSが供給され、コレクタがトランジスタQ11のエミッタに接続されたトランジスタQ22と、ベースにバイアス電圧VCSが供給され、コレクタがトランジスタQ12のエミッタに接続されたトランジスタQ23と、ベースにバイアス電圧VCSが供給され、コレクタがトランジスタQ13のエミッタに接続されたトランジスタQ24と、ベースにバイアス電圧VCSが供給されるトランジスタQ25と、ベースにバイアス電圧VCSが供給され、コレクタがトランジスタQ16,Q17ベース及びトランジスタQ18のエミッタに接続されたトランジスタQ26と、ベースにバイアス電圧VCSが供給され、コレクタがトランジスタQ19のエミッタに接続されたトランジスタQ27と、ベースにバイアス電圧VCSが供給され、コレクタがトランジスタQ20のエミッタに接続されたトランジスタQ28とを有する。さらに、第1のデータバッファ1は、一端がデータバッファ1の非反転入力端子に接続され、他端が電源電圧VCCに接続された抵抗R10と、一端がデータバッファ1の反転入力端子に接続され、他端が電源電圧VCCに接続された抵抗R11と、一端がトランジスタQ14のエミッタに接続され、他端がトランジスタQ25のコレクタに接続された抵抗R12と、一端がトランジスタQ15のエミッタに接続され、他端がトランジスタQ25のコレクタに接続された抵抗R13と、一端がトランジスタQ16のコレクタ及びトランジスタQ19のベースに接続され、他端が電源電圧VCCに接続された抵抗R14と、一端がトランジスタQ17のコレクタ及びトランジスタQ20のベースに接続され、他端が電源電圧VCCに接続された抵抗R15と、一端がトランジスタQ21のエミッタに接続され、他端が電源電圧VEEに接続された抵抗R16と、一端がトランジスタQ22のエミッタに接続され、他端が電源電圧VEEに接続された抵抗R17と、一端がトランジスタQ23のエミッタに接続され、他端が電源電圧VEEに接続された抵抗R18と、一端がトランジスタQ24のエミッタに接続され、他端が電源電圧VEEに接続された抵抗R19と、一端がトランジスタQ25のエミッタに接続され、他端が電源電圧VEEに接続された抵抗R20と、一端がトランジスタQ26のエミッタに接続され、他端が電源電圧VEEに接続された抵抗R21と、一端がトランジスタQ27のエミッタに接続され、他端が電源電圧VEEに接続された抵抗R22と、一端がトランジスタQ28のエミッタに接続され、他端が電源電圧VEEに接続された抵抗R23とを有する。非反転入力端子にはアナログデータD1のトゥルー信号DT1が入力され、反転入力端子にはコンプリメンタリ信号DC1が入力される。トランジスタQ10~Q13はエミッタフォロアを構成し、トランジスタQ14~Q17と抵抗R12~R15は差動増幅器を構成し、トランジスタQ19,Q20はエミッタフォロアを構成している。これらの回路は全て差動信号に対応した回路構成となっている。トランジスタQ21と抵抗R16はトランジスタQ10に電流を供給する電流源を構成し、トランジスタQ22と抵抗R17はトランジスタQ11に電流を供給する電流源を構成し、トランジスタQ23と抵抗R18はトランジスタQ12に電流を供給する電流源を構成し、トランジスタQ24と抵抗R19はトランジスタQ13に電流を供給する電流源を構成している。トランジスタQ25と抵抗R20は差動回路に電流を供給する電流源を構成している。また、トランジスタQ27と抵抗R22はトランジスタQ19に電流を供給する電流源を構成し、トランジスタQ28と抵抗R23はトランジスタQ20に電流を供給する電流源を構成している。図7に示した回路は、差動増幅器を含むので、差動信号入力に対応できるだけでなく、シングルエンド信号が入力された場合、シングルエンド信号を差動信号に変換するシングルバランス変換回路として機能する。すなわち、シングルエンド信号、差動信号のどちらの信号にも対応できる。また、差動増幅器として、トランジスタQ14,Q15とトランジスタQ16,Q17とをカスコード接続した構成を採用することで、広帯域化を図ることができる。なお、図7では第1のデータバッファ1の構成を示しているが、第2のデータバッファ2及びクロックバッファ3の構成も同一である。図7の構成を第2のデータバッファ2として使用する場合には、非反転入力端子にアナログデータD2のトゥルー信号DT2を入力し、反転入力端子にコンプリメンタリ信号DC2を入力すればよい。図7の構成をクロックバッファ3として使用する場合には、非反転入力端子にクロック信号CLKのトゥルー信号CTを入力し、反転入力端子にコンプリメンタリ信号CCを入力すればよい。図8は第1のセレクタ4の構成例を示す回路図である。図8に示す構成では従来例と同様に差動トランジスタの縦積み構成を採用しているが、アナログデータに対して高い線形性が得られるようにするため、トランジスタQ1のエミッタとトランジスタQ5のコレクタとの間に抵抗R2を挿入し、トランジスタQ2のエミッタとトランジスタQ5のコレクタとの間に抵抗R3を挿入し、トランジスタQ3のエミッタとトランジスタQ6のコレクタとの間に抵抗R4を挿入し、トランジスタQ4のエミッタとトランジスタQ6のコレクタとの間に抵抗R5を挿入し、トランジスタQ5のエミッタとトランジスタQ7のコレクタとの間に抵抗R6を挿入し、トランジスタQ6のエミッタとトランジスタQ7のコレクタとの間に抵抗R7を挿入している。トランジスタQ5,Q6にはクロック信号CLKに応じたスイッチング動作を行わせるので、理想的なスイッチング動作を実現するため、トランジスタQ5,Q6のエミッタに挿入する抵抗R6,R7は、上段のトランジスタQ1~Q4のエミッタに挿入する抵抗R2~R5よりも小さい値とする。トランジスタQ5,Q6のエミッタには抵抗を挿入せず、上段のトランジスタQ1~Q4のエミッタのみに抵抗を挿入してもよい。従来例で説明したように、トランジスタQ5,Q6にクロック信号CLKが入力されるため、トランジスタQ5,Q6のベースコレクタ間寄生容量Cbcを介して高周波信号クロック信号CLKの微分成分などのノイズが上段のトランジスタQ1~Q4に入力されるアナログデータに混入する。このようなノイズの混入を抑圧するために、Cbc補償トランジスタとして、ベースがセレクタ4の非反転制御入力端子に接続され、コレクタがトランジスタQ6のコレクタに接続され、エミッタがオープン状態とされたトランジスタQ8と、ベースがセレクタ4の反転制御入力端子に接続され、コレクタがトランジスタQ5のコレクタに接続され、エミッタがオープン状態とされたトランジスタQ9とを挿入している。図8のノードAについて考えると、クロック信号CLKのトゥルー信号CTがトランジスタQ5のベースに入力され、このトランジスタQ5のベースコレクタ間寄生容量Cbcを介してノードAにトゥルー信号CTの微分成分が混入する。これに対して、Cbc補償トランジスタQ9に注目すると、クロック信号CLKのコンプリメンタリ信号CCがベースに入力され、このトランジスタQ9のベースコレクタ間寄生容量Cbcを介してノードAにコンプリメンタリ信号CCの微分成分が混入する。したがって、ノードAにはトゥルー信号CTの微分成分とコンプリメンタリ信号CCの微分成分が現れるが、トゥルー信号CTとコンプリメンタリ信号CCが逆論理であるので、互いの微分成分も逆波形となる。以上により、Cbc補償トランジスタQ8,Q9により、高周波信号クロック信号CLKの微分成分などのノイズが上段の差動増幅器に入力されるアナログデータに混入することを抑圧することができる。なお、図8では第1のセレクタ4の構成を示しているが、第2のセレクタ5,5aの構成も同一である。図8の構成を第2のセレクタ5として使用する場合には、図2で説明したとおりアナログデータD1,D2の入力形態を変更すればよい。図8の構成を第2のセレクタ5aとして使用する場合には、図6で説明したとおりアナログデータD1,D2の入力形態及びクロック信号CLKの入力形態を変更すればよい。図9は加算回路62の構成例を示す回路図である。加算回路62は、ベースが第1のセレクタ4用の非反転入力端子に接続され、コレクタが加算回路62の反転出力端子に接続されたトランジスタQ30と、ベースが第1のセレクタ4用の反転入力端子に接続され、コレクタが加算回路62の非反転出力に接続されたトランジスタQ31と、ベースが第2のセレクタ5,5a用の非反転入力端子に接続され、コレクタが加算回路62の反転出力端子に接続されたトランジスタQ32と、ベースが第2のセレクタ5,5a用の反転入力端子に接続され、コレクタが加算回路62の非反転出力に接続されたトランジスタQ33と、ベースにバイアス電圧VCSが供給されるトランジスタQ34,Q35と、一端がトランジスタQ30のエミッタに接続された抵抗R30と、一端がトランジスタQ31のエミッタに接続された抵抗R31と、一端がトランジスタQ32のエミッタに接続された抵抗R32と、一端がトランジスタQ33のエミッタに接続された抵抗R33と、一端が加算回路62の反転出力端子に接続され、他端が電源電圧VCCに接続された負荷抵抗R34と、一端が加算回路62の非反転出力端子に接続され、他端が電源電圧VCCに接続された負荷抵抗R35と、一端がトランジスタQ34のエミッタに接続され、他端が電源電圧VEEに接続された抵抗R36と、一端がトランジスタQ35のエミッタに接続され、他端が電源電圧VEEに接続された抵抗R37と、アノードが抵抗R30,R31の他端に接続され、カソードがトランジスタQ34のコレクタに接続されたダイオードD30と、アノードが抵抗R32,R32の他端に接続され、カソードがトランジスタQ35のコレクタに接続されたダイオードD31とを有する。第1のセレクタ4用の非反転入力端子トランジスタQ30のベースには第1の入力バッファ60の非反転出力端子から出力される非反転信号INT1が入力され、第1のセレクタ4用の反転入力端子トランジスタQ31のベースには第1の入力バッファ60の反転出力端子から出力される反転信号INC1が入力され、第2のセレクタ5,5a用の非反転入力端子トランジスタQ32のベースには第2の入力バッファ61の反転出力端子から出力される反転信号INC2が入力され、第2のセレクタ5,5a用の反転入力端子トランジスタQ33のベースには第2の入力バッファ61の非反転出力端子から出力される非反転信号INT2が入力される。加算回路62は、トランジスタQ30,Q31からなる差動増幅器とトランジスタQ32,Q33からなる差動増幅器の2つの差動増幅器から構成されており、この2つの差動増幅器の負荷抵抗を共通化することで、第1の入力バッファ60の出力と第2の入力バッファ61の出力とを電流加算する仕組みとなっている。アナログデータが歪まないようにするため、各差動増幅器のトランジスタQ30~Q33のエミッタに抵抗R30~R33を挿入し、利得が高くならないように工夫している。なお、2つのセレクタ4,5またはセレクタ4,5aと加算回路62とを縦積みすることにより一つの回路で構成することも考えられるが、個別の回路に分離することにより、クロック信号CLKに起因するノイズクロック信号CLK自身またはその微分成分などのアナログデータへの混入を避けている。図10A~図10Fは第4、第5の実施の形態のアナログマルチプレクサの動作をシミュレーションした結果を示す波形図である。図10Aはアナログマルチプレクサに入力されるアナログデータDT1,DC1,DT2,DC2の波形を示し、図10Bは第1のデータバッファ1及び第2のデータバッファ2の出力波形を示し、図10Cはクロックバッファ3の非反転出力端子から出力されるクロック信号CTの波形を示し、図10Dは第1のセレクタ4の非反転出力端子から出力される信号の波形を示し、図10Eは第2のセレクタ5aの非反転出力端子から出力される信号の波形を示し、図10Fはアナログマルチプレクサの非反転出力端子加算回路62の非反転出力端子から出力されるアナログデータQTの波形を示している。図10Dに示す第1のセレクタ4の出力波形は、従来のアナログマルチプレクサの出力波形に相当する。この出力波形を図10Fに示す第4、第5の実施の形態の出力波形と比較すると、クロック信号CLKに起因するノイズクロック信号CLK自身またはその微分成分などの混入により、波形品質が劣化していることが分かる。つまり、本発明によれば、ノイズ成分のアナログ出力への混入を抑圧できることが分かる。"