基板と、前記基板の上に形成された第1の電極と、前記第1の電極の上方に設けられ、弾性変形可能な可動部とを備え、前記可動部が形状記憶合金膜を含むことを特徴とする電子デバイス。前記可動部は、第2の電極を含み、前記第1の電極と前記第2の電極間に発生する静電力により前記可動部が撓むことを特徴とする請求項1記載の電子デバイス。前記可動部は、第3の電極と第4の電極に挟まれた圧電素子を含み、前記圧電素子の撓みにより前記可動部が撓むことを特徴とする請求項1記載の電子デバイス。前記可動部は、拡散防止膜と酸化防止膜を備え、前記形状記憶合金膜が、前記拡散防止膜と前記酸化防止膜によって挟まれたことを特徴とする請求項2に記載の電子デバイス。前記拡散防止膜と前記酸化防止膜の少なくとも一方はクロムを含むことを特徴とする請求項4に記載の電子デバイス。前記拡散防止膜と前記酸化防止膜の少なくとも一方は白金を含むことを特徴とする請求項4に記載の電子デバイス。前記形状記憶合金膜は、チタン膜とニッケル膜との積層膜、又は、チタン膜とニッケル膜との積層膜に対して熱処理を行った膜であることを特徴とする請求項2に記載の電子デバイス。前記可動部の一部が前記基板に機械的に接続され、前記形状記憶合金膜が、前記一部から前記電極の上方に至る途中にのみ形成されたことを特徴とする請求項2に記載の電子デバイス。前記可動部は、前記形状記憶合金膜と金属膜とを含む積層膜であることを特徴とする請求項2に記載の電子デバイス。前記金属膜は、前記積層膜の最下層又は最上層のいずれか、又は該最下層と該最上層の両方に形成されることを特徴とする請求項9に記載の電子デバイス。前記形状記憶合金膜の変態温度は、50°Cよりも低い温度であることを特徴とする請求項1乃至請求項10のいずれか1項に記載の電子デバイス。前記可動部は、第1の金属膜と、前記形状記憶合金膜と、第2の金属膜とをこの順に形成してなることを特徴とする請求項2に記載の電子デバイス。前記第1の電極は、キャパシタの下部電極であり、前記可動部側に形成された電極のうち、前記第1の電極に最近接の電極は、前記キャパシタの上部電極であり、前記可動部が撓むことにより前記キャパシタの容量が可変となることを特徴とする請求項1乃至請求項12のいずれか1項に記載の電子デバイス。前記基板の上に、前記第1の電極から間隔をおいて形成された線路を更に有し、前記可動部が撓むことにより、前記線路と前記最近接の電極との間の容量が可変となることを特徴とする請求項1乃至請求項12のいずれか1項に記載の電子デバイス。前記基板上に形成された第1の導体パターンと、前記基板上に、前記第1の導体パターンから間隔をおいて形成された第2の導体パターンとを更に有し、前記可動部が撓んで前記第1の導体パターンと前記第2の導体パターンの各々に当接することにより、前記第1の導体パターンと前記第2の導体パターンとが前記可動部を介して電気的に接続されることを特徴とする請求項1乃至請求項12のいずれか1項に記載の電子デバイス。基板の上に第1の電極を形成する工程と、前記基板と前記第1の電極の上に、上面が平坦な犠牲膜を形成する工程と、前記犠牲膜の前記上面に、形状記憶合金膜を含む可動部を形成する工程と、前記可動部を前記平坦な上面上で熱処理することにより、前記形状記憶合金膜に平坦な形状を記憶させる工程と、前記熱処理の後、前記犠牲膜を除去することにより、前記可動部を前記第1の電極から発生する静電力で撓むように弾性変形可能にする工程と、を有することを特徴とする電子デバイスの製造方法。前記可動部を形成する工程において、チタン膜とニッケル膜とを積層して前記形状記憶合金膜にすると共に、前記熱処理により、前記チタン膜と前記ニッケル膜とを合金化することを特徴とする請求項16に記載の電子デバイスの製造方法。前記可動部を形成する工程は、前記犠牲膜の前記上面の上方に拡散防止膜を形成する工程と、前記第1の拡散防止膜の上に前記形状記憶合金膜を形成する工程と、前記形状記憶合金膜の上に酸化防止膜を形成する工程とを有することを特徴とする請求項16又は請求項17に記載の電子デバイスの製造方法。電子デバイスとその製造方法において、周囲の温度変化により電子デバイスの電気的特性が変動するのを抑制することを目的とする。以下の開示の一観点によれば、基板と、前記基板の上に形成された第1の電極と、前記第1の電極の上方に設けられ、弾性変形可能な可動部とを備え、前記可動部が形状記憶合金膜を含む電子デバイスが提供される。また、その開示の他の観点によれば、基板の上に第1の電極を形成する工程と、前記基板と前記第1の電極の上に、上面が平坦な犠牲膜を形成する工程と、前記犠牲膜の前記上面に、形状記憶合金膜を含む可動部を形成する工程と、前記可動部を前記平坦な上面上で熱処理することにより、前記形状記憶合金膜に平坦な形状を記憶させる工程と、前記熱処理の後、前記犠牲膜を除去することにより、前記可動部を前記第1の電極から発生する静電力で撓むように弾性変形可能にする工程とを有する電子デバイスの製造方法が提供される。本実施形態の説明に先立ち、本願発明者が行った調査について説明する。MEMS技術で作製される電子デバイスには様々な可動部が形成される。そのような可動部を備えた電子デバイスとして可変キャパシタとスイッチ素子がある。このうち、可変キャパシタについて最初に説明する。図1aは可変キャパシタの断面図である。この可変キャパシタ10は、絶縁性基板1、柱2、電極3、及び可動上部電極4を備える。絶縁性基板1は、例えばガラス基板であって、その上に成膜された金膜をパターニングすることで電極3が形成される。また、柱2は、接地電位に維持された金等の導電性材料よりなり、その上面に可動部として供される可動上部電極4が固定される。その可動上部電極4は、例えば、金膜等の単層の金属膜からなる。なお、可動上部電極4の下面に、厚さが50nm~200nm程度の密着層を形成してもよい。このような可変キャパシタ10では、電極3と可動上部電極4との間に容量Cが形成される。そして、容量Cの大きさを可変とすべく、柱2と可動上部電極4の電位を接地電位に維持しながら、電極3に正電位Vを印加して、電極3の周囲に静電界を発生させる。これにより、図1aの点線に示すように、電極3よりも電位が低い可動上部電極4が静電力で電極3側に引き付けられて撓むので、可動上部電極4と電極3との間隔D1が短くなり、静電位Vの印加前と比較して容量Cを大きくすることができる。容量Cの大きさは、正電位Vの大きさを微調整することにより、間隔D1を変化させることで制御できる。そして、理想的には、可変キャパシタ10の周囲の温度が変化した場合でも、同じ大きさの正電位Vを電極3に与えたときに、常に同じ大きさの容量Cを得られるのが好ましい。例えば、温度変化があっても、正電位Vが印加されていないときに可動上部電極4が常に平坦であれば、平坦な状態から所定の撓み量を発生させるのに要する正電位Vも常に同じ大きさとなり、環境の如何を問わず容量Cを微調整できる。しかし、本願発明者の調査によれば、図1bに示すように、可変キャパシタ10の周囲の温度が上昇すると、可動上部電極4が絶縁性基板1から離れる方向に反ることが明らかとなった。これは、温度の上昇によって可動上部電極4が熱膨張するためと考えられる。このように熱により可動上部電極4が上方に反ると、図1aのように可動上部電極4が平坦な場合と比較して、基板1側に可動上部電極4を引き付けるのに要する正電位Vの大きさが大きくなる。そのため、図1aの場合と同じ正電位Vを電極3に印加しても、可動上部電極4と電極3との間隔D2が図1aにおける間隔D1よりも広くなり、正電位Vで容量Cの大きさを微調整するのが困難となる。また、熱膨張によって材料の塑性限界を超えて可動上部電極4が反ると、可動上部電極4が元の形状に戻らなくなり、可変キャパシタ10が動作しなくなるという問題もある。これと同様の問題がスイッチ素子にも発生する。図2aは、MEMS技術で作製されたスイッチ素子の断面図である。このスイッチ素子20は、絶縁性基板1、柱7、電極8、導体パターン9、接点11、及びカンチレバー12を備える。このうち、電極8と導体パターン9は、絶縁性基板1の上に成膜された金膜をパターニングすることで形成され得る。また、柱7は、接地電位に維持された金等の導電性材料よりなり、その上面に可動部として供されるカンチレバー12が固定される。カンチレバー12は、その一端が上下に可動な自由端となっており、当該自由端に導電性の接点11を有する。このようなスイッチ素子20では、電極8に正電位Vを与えることで電極8の周囲に静電界を生じさせ、静電力によりカンチレバー12を基板1側に引き付ける。これにより、点線に示すように端子11が導体パターン9に当接し、端子11と導体パターン9との間でスイッチングが行われる。そのスイッチングの信頼性を高めるには、正電位Vを与えたときに導体パターン9に接点11が確実に当接することが求められる。しかし、図2bに示すように、スイッチ素子20の周囲の温度が上昇すると、カンチレバー12が熱膨張することにより、カンチレバー12が絶縁性基板1から離れる方向に反ってしまう。こうなると、電極8に正電位Vを与えても、導体パターン9と接点11との間に隙間が生じ、これらの間でスイッチングが行えなくなる危険性が高まる。更に、熱膨張によって材料の塑性限界を超えてカンチレバー12が反ると、カンチレバー12の形状が元に戻らずに、スイッチ素子20をオン状態にできなくなるという問題もある。本願発明者は、このような調査結果に基づき、以下に説明するような各実施形態に想到した。第1実施形態本実施形態では、以下のように電子デバイスとして可変キャパシタを作製する。図3は、本実施形態に係る可変キャパシタの斜視図である。この可変キャパシタ30は、絶縁性基板31、柱32、電極33、及び可動上部電極34を備える。このうち、絶縁性基板31の材料としては、不純物濃度が極めて低い高抵抗シリコン、ガラス、及びセラミックのいずれかを使用し得る。また、電極33は、例えば高周波信号SRF用の線路として供され、その両側の絶縁性基板31の上に柱32が設けられる。なお、高周波信号SRF用の線路としては、CPWや、絶縁性基板31の裏面に設けられた不図示のグランドパターンと協働するマイクロストリップラインがある。柱32は、後述のように金メッキ等により形成される。そして、柱32の上面には、可動部として供される可動上部電極34の一部34aが上下に弾性変形可能な状態で固定され、可動上部電極34が柱32を介して基板31に機械的に接続される。このような可変キャパシタ30では、電極33がキャパシタの下部電極の機能を兼ね、当該電極33と上部可動電極34との間に容量Cが形成される。その容量Cの大きさは、可動上部電極34が点線のように撓んで電極33との間隔Dを変えることで可変となる。その撓みにより、可動上部電極34の中央部では、変形前と比較して約5μm~10μm程度の大きさだけ間隔Dが縮まる。なお、電極33の上面に、撓んだ上部電極34と接する誘電体膜を設けてもよい。その場合、誘電体膜に可動電極34が接したときに電極33に容量Cが付加された状態ON状態となる。そして、空気の誘電率はその誘電体膜の誘電率と比べると無視しうるので、誘電体膜から可動電極34が離れたときに、電極33から容量Cが除去された状態OFF状態となる。なお、そのような誘電体膜としては、例えばアルミナ膜がある。本実施形態では、このように可動上部電極34を撓ますため、電極33に供給する高周波信号SRFに約30V~100Vの正の直流バイアス電圧VDCを重畳し、その直流バイアス電圧VDCにより電極33の周囲に静電界を発生させる。これにより、直流バイアス電圧VDCよりも電位が低い可動上部電極34が静電力で電極33に引き付けられ、可動上部電極34を撓ますことが可能となる。そして、直流バイアス電圧VDCの大きさを変えることで、可動上部電極34の撓みの量を調節して容量Cの大きさを制御でき、高周波信号SRF用の線路として供される電極33のインピーダンス整合を行ったり、高周波信号SRFの変調を行うことが可能となる。なお、電極33の上面に誘電体膜を形成する場合は、適当な値に定めた一定の直流バイアス電圧VDCをON、OFFすることで、容量CのON状態とOFF状態とをデジタル的に切り替えることができる。図4は、図3のI-I線に沿う断面図である。図4に示すように、可動上部電極34は、金属膜37と形状記憶合金膜38とをこの順に積層してなる。なお、各膜37、38の積層順はこれに限定されず、可動上部電極34の最上層と最下層のいずれか若しくは両方に金属膜37を形成してもよい。その金属膜37の材料としては、電気抵抗の小さい金属材料を使用するのが好ましく、本実施形態では金を使用する。なお、金に代えて、アルミニウムと銅のいずれかの純金属を金属膜37の材料として使用してもよい。一方、形状記憶合金膜38は、変態温度Tth以上の温度では変形を受けてもすぐさま元の形状を回復する性質を持ち、その回復力は純金属のそれに比べてはるかに強い。このような性質は超弾性とも呼ばれる。特に、変態温度が常温程度若しくは常温以下の形状記憶合金のことを超弾性合金と呼ぶこともある。本実施形態では、形状記憶合金膜38の材料としてTiNi合金を使用し、予め形状記憶合金膜38に平坦な形状を記憶させておく。そのTiNi合金の変態温度Tthは、合金中のTiとNiの原子数比により制御でき、本実施形態では変態温度Tthを室温25°C以下、例えば-20°Cとする。なお、変態温度Tthが室温より多少高く30°C~50°C程度であっても熱膨張の度合いが小さく機械的な弾性力で膨張が抑えられていれば特に問題はない。これにより、変態温度Tth25°C~50°C程度若しくはそれ以上の温度で可変キャパシタ30を使用すれば、形状記憶合金膜38には常にもとの平坦な形状に戻ろうとする強い力が現れる。そのため、熱膨張によって金属膜37が反ろうとしても、形状記憶合金膜38がその反りを抑えるように機能し、周囲の温度変化によって可動上部電極34に反りが発生するのを防止できる。その結果、周囲の温度が変化した場合でも、電極33に印加する直流バイアス電圧VDCで可動上部電極34の反り量を精密に制御でき、周囲の温度変化によらずに所定の容量Cを得ることができる。特に、形状記憶合金膜38の反り防止の能力は、単位体積あたりの仕事に換算した場合、バイメタルと比較して25倍以上もあるため、可動上部電極34の反りの抑制に好適な膜である。なお、変態温度Tthは、形状記憶合金膜38に常に回復力を発現させておくために、上記のように室温以下であるのが好ましい。但し、変態温度Tthが室温よりもある程度高くても、直流バイアス電圧VDCの公差内ですむ場合や、熱による変形が永久変形になる前の状態で平坦に戻る温度範囲内であれば、実用的には問題はない。また、高温環境下で可変キャパシタ30を使用すると、熱膨張により金属膜37が弾性限界を超えて塑性変形し、金属膜37がもとの形に戻らなくなる場合がある。そのような場合でも、形状記憶合金膜38の回復力で強制的に可動上部電極34を平坦な形に戻すことができるように、熱膨張により金属膜37が弾性限界を超える温度Tよりも低い温度に変態温度Tthを設定するのがより好ましい。また、可動上部電極34は、形状記憶合金膜38だけでなく金属膜37も含むため、その金属膜37によって可動上部電極34の電気的抵抗を小さくすることができる。特に、本実施形態のように電極33に高周波信号SRFを流す場合では、表皮効果によって可動上部電極34の最下層である金属膜37に高周波電流が流れるため、金属膜37による抵抗低減の実益がある。なお、電極33から発生する静電力は、形状記憶合金膜38が元の形状に戻ろうとする力よりもはるかに強くなるように設定されるので、静電力による可動上部電極34の撓みが形状記憶合金膜38によって阻害されることはない。次に、本実施形態に係る可変キャパシタの製造方法について説明する。図5~図8は、本実施形態に係る可変キャパシタの製造途中の断面図である。最初に、図5aに示すように、絶縁性基板31の上にスパッタ法で電極33として金膜等の純金属からなる導電膜を1μm~3μmの厚さに形成する。また、電極33の材料は純金属に限定されず、金やアルミニウム等に他の元素を微量に添加してなる合金であってもよい。なお、その金膜と絶縁性基板31との間に密着膜としてチタンTi膜を形成してもよい。そして、その電極33の上に第1のレジストパターン40を形成した後、電極33を給電層にしながらレジストパターン40の開口40a内に柱32として金メッキ膜を電解メッキ法で成長させる。柱32の高さは特に限定されない。本実施形態では、5μm~6μm程度の高さに柱32を形成する。このように柱32を形成した後、第1のレジストパターン40は除去される。次いで、図5bに示すように、イオンミリングにより電極33をパターニングして、二つの柱32の間に電極33を線状に残す。なお、電極33は柱32の下にも残るが、柱32の下の電極33と、二つの柱33の間の電極33とは分離される。次に、図6aに示すように、柱32の上に第2のレジストパターン41を形成する。そして、第2のレジストパターン41で柱32の上面を保護しながら、電極33と絶縁性基板31の各々の上にシード層39としてスパッタ法により銅膜を形成する。なお、電極33の上に誘電体膜を形成する場合には、電極33以外の領域をレジストパターンで保護しながら、スパッタ法等で誘電体膜としてアルミナ膜を100nm~500nmの厚さに形成し、その後にシード層39を形成すればよい。次いで、図6bに示すように、シード層39を給電層に使用する電解メッキ法により、柱32以外の領域に犠牲膜42として銅メッキ膜を柱32と同じ高さまで成長させる。なお、犠牲膜42の材料は銅に限定されず、シリコンであってもよい。また、このようにして形成された犠牲膜42の上面は平坦となる。この後に、第2のレジストパターン41を除去することにより、柱32の上面をその周囲の犠牲膜42から露出させる。続いて、図7aに示すように、犠牲膜42の平坦な上面上と柱32の上に金属膜37としてスパッタ法により金膜を1μm~2μm程度の厚さに形成する。なお、金膜に代えて、アルミニウム膜や銅膜を形成してもよい。また、金属膜37と柱32との密着性を向上させるために、金属膜37の形成前に、予め柱32や犠牲膜42の上に密着膜としてチタン膜やクロム膜を形成してもよい。そして、その金属膜37の上にスパッタ法でクロム膜を300nm~500nm程度の厚さに形成し、そのクロム膜を導電性拡散防止膜45とする。なお、そのクロム膜は、金属膜37と柱32との密着性を高める密着膜としての機能も兼ねており、そのような膜としてはクロム膜の他にチタン膜もある。また、クロム膜とチタン膜のいずれかと白金膜との積層膜も良好な導電性拡散防止膜45となる。更に、導電性拡散防止膜45の上に形状記憶合金膜38としてスパッタ法でTiNi膜を形成する。形状記憶合金膜38の膜厚は特に限定されないが、金属膜37と同じ程度の厚さにするのが好ましく、本実施形態では1μm~3μm程度とする。また、形状記憶合金膜38を形成するときのスパッタ法では、TiNi合金からなるスパッタターゲットを用いると共に、スパッタガスとしてアルゴンガスを使用する。既述のように、形状記憶合金膜38の変態温度Tthは膜中のTiとNiの原子数比で決まる。但し、形状記憶合金膜38中のTiとNiの原子数比がスパッタターゲット中におけるのと同一になるとは限らないため、所定の原子数比を得るのに必要なスパッタターゲット中のTiとNiの原子数比を予め調査しておくのが好ましい。本実施形態では、そのような調査をした上で、変態温度Tthが室温以下、例えば-20°Cとなるように、形状記憶合金膜38におけるTiとNiの原子数比を調節する。次いで、形状記憶合金膜38の上に導電性酸化防止膜46としてスパッタ法でクロム膜を300nm~500nm程度の厚さに形成する。導電性酸化防止膜46は、大気中の酸素により形状記憶合金膜38が酸化されるのを防止し、酸化により形状記憶合金膜38の原子数比がずれてその変態温度Tthが変動するのを抑制するように機能する。一方、形状記憶合金膜38の下の導電性拡散防止膜45は、絶縁性基板31中のシリコンや柱32中の金等が形状記憶合金膜38内に拡散するのを防止し、形状記憶合金膜38にけるTiとNiの原子数比が変動するのを抑制する機能を有する。本願発明者の調査によれば、導電性拡散防止膜45や導電性酸化防止膜46として形成されるクロム膜や白金膜は、他の膜と比較して、TiNi膜に対する酸化防止や拡散防止に優れていることが判明した。ここまでの工程により、各膜37、45、38、46を積層してなる可動上部電極膜34が形成されたことになる。なお、金属膜37と形状記憶合金膜38の形成順を上記とは逆にしてもよい。その場合は、下から順に、導電性拡散防止膜45、形状記憶合金膜38、導電性酸化防止膜46、及び金属膜37を形成すればよい。次に、図7bに示すように、アルゴン等の不活性ガスの雰囲気内又は真空中で形状記憶合金膜38に対して熱処理を施し、形状記憶合金膜38に平坦な形状を記憶させる。このような熱処理は形状記憶処理とも呼ばれる。本実施形態では、基板温度を350°C~500°C、処理時間を30分から60分とする条件でこの熱処理を行う。また、その形状記憶処理を不活性ガスの雰囲気内又は真空中で行うことにより、形状記憶合金膜38が酸化してその変態温度が予定していた温度からずれるのを防止できる。続いて、図8aに示すように、可動上部電極34の上にフォトレジストを塗布し、それを露光、現像することにより、平面形状が矩形状の第2のレジストパターン48を形成する。そして、第2のレジストパターン48をマスクにしながら、アルゴンガスを使用するイオンミリングにより可動上部電極34をパターニングし、可動上部電極34の平面形状を矩形状に整形する。その後に、第2のレジストパターン48は除去される。なお、本工程で可動上部電極34をパターニングした後に、図7bの形状記憶処理を行ってもよい。次に、図8bに示すように、RIE又はウエットエッチングにより犠牲膜42とシード層39を除去する。犠牲膜42がシリコン膜の場合は、RIEのエッチングガスとしてSF6ガスを使用することで、柱32や可動上部電極膜34等をエッチングせずに犠牲膜42を除去することができる。また、犠牲膜42が銅膜の場合には、エッチング液として塩化第二鉄溶液、酢酸と過酸化水素水との混合溶液、アンモニア銅錯体系の溶液等のいずれかを使用することで、犠牲膜42を除去することが可能である。このように犠牲膜42を除去することで、可動上部電極34が犠牲膜42の拘束から開放され、電極33から発生する静電力により下方に撓むことができるようになる。以上により、本実施形態に係る可変キャパシタ30の基本構造が得られる。第2実施形態上記した第1実施形態では可変キャパシタについて説明した。本実施形態では、以下のようにして可変キャパシタの電気的特性を改善する。図9a、bは、本実施形態に係る可変キャパシタの断面図である。なお、図9a、bにおいて、第1実施形態で説明したのと同じ要素には同じ符号を付し、以下ではその説明を省略する。図9aに示すように、本実施形態に係る可変キャパシタ50では、可動上部電極34を第1の金属膜51、形状記憶合金膜38、及び第2の金属膜52の積層膜とする。このうち、第1の金属膜51と第2の金属膜52の材料としては、金、アルミニウム、及び銅等のように、形状記憶合金膜38よりも電気抵抗の小さい純金属を使用する。一方、形状記憶合金膜38は、第1実施形態と同様にTiNi膜であり、変態温度Tth以上の温度で平坦な形状に戻るように形状記憶処理が施されている。その変態温度Tthは、室温25°C程度若しくはそれ以下、例えば-20°Cである。このような可変キャパシタ50は第1実施形態と同様の製造方法で形成され、各膜51、38、52を順に形成した後にそれらをイオンミリングによりパターニングすることで平面形状が矩形状の可動上部電極34が得られる。また、図9bに示すように、本実施形態においても電極33を流れる高周波信号SRFに直流バイアス電圧VDCを重畳することにより可動上部電極34を撓ませ、可動上部電極34と電極33とで形成される容量Cの大きさを調節する。ここで、電極33に高周波信号SRFを供給すると、表皮効果によって可動上部電極34の中央よりもその表層に優先的に電流が流れる。本実施形態では、その表皮効果で電流が集中する可動上部電極34の最上層と最下層に抵抗の低い金属膜51、52を設けたので、高周波信号SRFの減衰を低減でき、可変キャパシタ50の電気的特性を第1実施形態よりも改善することができる。第3実施形態本実施形態では、以下のようにして可変キャパシタの電気的特性を更に改善する。図10a、bは、本実施形態に係る可変キャパシタの断面図である。なお、図10a、bにおいて、第1実施形態で説明したのと同じ要素には同じ符号を付し、以下ではその説明を省略する。図10aに示すように、本実施形態に係る可変キャパシタ60でも、第1実施形態と同様に可動上部電極34の一部34aが柱32の上面に固定される。但し、本実施形態では、可動上部電極34において当該一部34aから電極33の上方に至る途中にのみ形状記憶合金膜38を形成する。その可動上部電極34の撓ませ方は第1実施形態と同様であり、図10bのように電極33を流れる高周波信号SRFに正の直流バイアス電圧VDCを重畳することで静電力により可動上部電極34を撓ませ、容量Cの大きさを調節する。ここで、第1実施形態で説明したように、可変キャパシタ60の周囲の温度が上昇すると金属膜37が熱膨張し、金属膜37が上方に反ろうとする。その反りが発生する場合に可動上部電極34において最も応力が集中する部分は、柱32に固定されている一部34aである。よって、本実施形態のようにその一部34aを覆うように形状記憶合金膜38を形成することで、熱膨張により金属膜37が上方に反ろうとするのを形状記憶合金膜38で抑制でき、直流バイアス電圧VDCがない状態において可動上部電極膜34を平坦に維持できる。しかも、電極33の上方においては金属膜37の上面から形状記憶合金膜38が除去されているので、金属膜37の上側全面に電気抵抗の高い形状記憶合金膜38が存在する場合と比較して可動上部電極膜34の電気抵抗を下げることができる。その結果、第2実施形態よりも更に高周波信号SRFの減衰を低減でき、可変キャパシタ60の電気的特性を高めることができるようになる。次に、本実施形態に係る可変キャパシタ60の製造方法について説明する。図11~図13は、本実施形態に係る可変キャパシタ60の製造途中の断面図である。なお、これらの図において第1実施形態で説明したのと同じ要素には同じ符号を付し、以下ではその説明を省略する。可変キャパシタ60を製造するには、まず、第1実施形態で説明した図5a~図6bの工程を行った後、図11aに示すように、犠牲膜42の平坦な上面上と柱32の上に金属膜37としてスパッタ法により金膜を1μm~2μm程度の厚さに形成する。なお、金膜に代えて、アルミニウム膜や銅膜を形成してもよい。また、金属膜37と柱32との密着性を向上させるために、金属膜37の形成前に、予め柱32や犠牲膜42の上に密着膜としてチタン膜やクロム膜を形成してもよい。次いで、図11bに示すように、第2のレジストパターン48をマスクにしながら、アルゴンガスを使用するイオンミリングにより金属膜37をパターニングし、金属膜37の平面形状を矩形状に整形する。その後に、第2のレジストパターン48は除去される。次に、図12aに示すように、金属膜37と犠牲膜42の各々の上にフォトレジストを塗布し、それを露光、現像することにより、柱32の上方に窓59aを備えた第3のレジストパターン59を形成する。そして、その窓59a内と第3のレジストパターン59の上に、形状記憶合金膜38としてスパッタ法でTiNi膜を1μm~3μm程度の厚さに形成する。形状記憶合金膜38の変態温度Tthは、膜中のTiとNiの原子数比で定まる。その原子数比を適宜調節することで、本実施形態では変態温度Tthを室温程度又はそれ以下、例えば-20°Cとする。次いで、図12bに示すように、第3のレジストパターン59を除去することで形状記憶合金膜38をリフトオフし、柱32の上方にのみ形状記憶合金膜38を残す。ここまでの工程により、金属膜37と形状記憶合金膜38とを備えた可動上部電極34が形成されたことになる。その後、基板温度を350°C~500°C、処理時間を30分~60分とする条件で形状記憶合金膜38に対して形状記憶処理を行い、形状記憶合金膜38に平坦な形状を記憶させる。続いて、図13に示すように、RIE又はウエットエッチングにより犠牲膜42とシード層39とを除去する。第1実施形態で説明したように、犠牲膜42がシリコン膜の場合にはRIEのエッチングガスとしてSF6ガスを使用し、犠牲膜42が銅膜の場合には、エッチング液として塩化第二鉄溶液等を使用する。以上により、本実施形態に係る可変キャパシタ60の基本構造が完成する。第4実施形態第1~第3実施形態では可変キャパシタについて説明した。これに対し、本実施形態ではスイッチ素子について説明する。図14は、本実施形態に係るスイッチ素子70の斜視図である。このスイッチ素子70は、絶縁性基板31、柱72、電極73、第1及び第2の導体パターン74、75、カンチレバー76、及び接点77を備える。このうち、絶縁性基板31の材料としては、第1実施形態の可変キャパシタと同様に、不純物濃度が極めて低い高抵抗シリコン、ガラス、及びセラミックのいずれかを使用し得る。また、第1の導体パターン74と第2の導体パターン75は、接点77の下方において間隔をおいて隔てられており、例えば高周波信号の線路として供される。柱72は、後述のように金メッキ等により形成されるものであり、その上面には可動部として供されるカンチレバー76が弾性変形可能な状態で設けられる。カンチレバー76の一部76aは固定端として柱72の上に固定されており、当該一部76aとは反対側の端部は上下に可動な自由端となっている。本実施形態では、このようにカンチレバー76が柱72を介して基板31に機械的に接続される。また、柱72とカンチレバー76は、不図示の配線により高抵抗素子を経由して接地電位に維持される。また、カンチレバー76と接点77との間に不図示の絶縁層を設け、その絶縁層によってカンチレバー76と接点77とを互いに絶縁してもよい。このようなスイッチ素子70では、電極73に約30Vの正電位Vを付与することで、電極73よりも電位が低いカンチレバー76が基板31側に引き付けられ、接点77が各導体パターン74、75に当接する。これにより、各導体パターン74、75が接点77を介して電気的に接続されてスイッチがオン状態になり、これらの導体パターン74、75間に電流が流れる。図15は、図14のII-II線に沿う断面図である。図15に示すように、カンチレバー76は、金属膜78と形状記憶合金膜79とをこの順に積層してなる。なお、各膜78、79の積層順はこれに限定されず、カンチレバー76の最上層と最下層のいずれかに金属膜78を形成すればよい。その金属膜78の材料としては、電気抵抗の小さい金属材料を使用するのが好ましく、本実施形態では金、アルミニウム、及び銅のいずれかの純金属を使用する。一方、形状記憶合金膜79は、例えばTiNi合金膜であって、形状記憶処理によって平坦な形状が予め記憶されている。TiNi合金の変態温度Tthは、合金中のTiとNiの原子数比により制御でき、本実施形態では変態温度Tthを室温25°C程度又はそれ以下、例えば-20°Cとする。これにより、変態温度Tth以上の温度でスイッチ素子70を使用すれば、形状記憶合金膜79には常にもとの平坦な形状に戻ろうとする強い力が現れる。そのため、熱膨張等によって金属膜78が反ろうとしても、形状記憶合金膜79がその反りを抑えるように機能し、周囲の温度変化によってカンチレバー76に反りが発生するのを防止できる。その結果、周囲の温度が変化した場合でも、電極73に印加する正電位Vでカンチレバー76を確実に基板31側に引き付けることができ、スイッチをオン状態にすることができる。第1実施形態で説明したように、形状記憶合金膜79の反り防止の能力は、単位体積あたりの仕事に換算した場合、バイメタルと比較して25倍以上もあると考えられるため、カンチレバー76の反りの抑制に好適な膜である。ここで、高温環境下でスイッチ素子70を使用すると、熱膨張により金属膜78が弾性限界を超えて塑性変形し、金属膜78がもとの形に戻らなくなる場合がある。そのような場合でも、形状記憶合金膜79の回復力で強制的にカンチレバー76を平坦な形に戻すことができるように、熱膨張により金属膜79が弾性限界を超える温度Tよりも低い温度に変態温度Tthを設定するのが好ましい。また、カンチレバー76は、形状記憶合金膜79だけでなく金属膜78も含むため、その金属膜78によってカンチレバー79の電気的抵抗を小さくすることができる。特に、各導体パターン74、75図14に高周波信号を流す場合では、表皮効果によってカンチレバー76の最下層である金属膜78に高周波電流が流れるため、金属膜78による抵抗低減の実益がある。なお、電極73から発生する静電力は、形状記憶合金膜79が元の形状に戻ろうとする力よりもはるかに強く設定するので、静電力を利用したスイッチング動作が形状記憶合金膜79によって阻害されることはない。次に、本実施形態に係るスイッチ素子の製造方法について説明する。図16~図19は、本実施形態に係るスイッチ素子の製造途中の断面図である。まず、図16aに示すように、絶縁性基板31の上に金膜等の純金属からなる導電膜をスパッタ法で1μm~2μm程度の厚さに形成し、それをパターニングして台座71、電極73、及び第1の導体パターン74を形成する。なお、本工程では、第2の導体パターン75図14参照も同時に形成される。次いで、図16bに示すように、絶縁性基板31、台座71、電極73、及び第1の導体パターン74の各々の上にシード層80として銅膜をスパッタ法で500nm程度の厚さに形成する。その後に、シード層80の上にフォトレジストを塗布し、それを露光、現像することにより、第1の導体パターン74の上方に窓81aを備えた第1のメッキレジスト81を形成する。次に、シード層80を給電層にしながら、電解メッキにより窓81a内に第1の犠牲膜83として銅メッキ膜を形成する。そして、その銅メッキ膜が窓81aの途中の深さまで成長したところで第1の犠牲膜83の形成を終え、引き続きシード層80を給電層に使用しながら第1の犠牲膜83の上に接点77として電解金メッキ膜を形成する。その接点77の厚さは、例えば、0.5μm~1μm程度である。この後に、第1のメッキレジスト81は除去される。続いて、図17aに示す断面構造を得るまでの工程について説明する。まず、シード層80と接点77の上にフォトレジストを塗布し、それを露光、現像することにより第2のメッキレジスト85を形成する。その第2のメッキレジスト85は、台座71の上方に窓85aを備える。次に、窓85aから露出するシード層80をエッチングした後、シード層80に給電を行いながら、電解メッキにより窓85a内の台座71上に柱72として金メッキ膜を成長させる。柱72の高さは特に限定されないが、本実施形態では3μm~4μm程度の高さに柱72aを成長させる。その後に、第2のメッキレジスト85を除去する。次いで、図17bに示すように、柱72と端子77の上に第3のメッキレジスト82を形成する。そして、再びシード層80を給電層に使用しながら、当該シード層80の上に上面が平坦な銅メッキ膜を形成し、その銅メッキ膜を第2の犠牲膜86とする。その後に、第3のメッキレジスト82を除去する。次に、図18aに示す断面構造を得るまでの工程について説明する。まず、第2の犠牲膜86の平坦な上面上と、柱72と端子77の各々の上に、金属膜78としてスパッタ法により金膜を1μm~2μm程度の厚さに形成する。なお、金膜に代えて、アルミニウム膜や銅膜を形成してもよいし、これらの積層膜を形成してもよい。また、金属膜78と柱72との密着性を向上させるために、金属膜78の形成前に、予め柱72や第2の犠牲膜86の上に密着膜としてチタン膜やクロム膜を形成してもよい。次いで、金属膜78の上にクロム膜を300nm~500nm程度の厚さに形成し、そのクロム膜を導電性拡散防止膜88とする。更に、TiNi合金からなるスパッタターゲットを用いると共に、スパッタガスとしてアルゴンガスを使用して、導電性拡散防止膜88の上に形状記憶合金膜79としてスパッタ法でTiNi膜を形成する。形状記憶合金膜79の膜厚は特に限定されないが、金属膜78と同じ程度の厚さにするのが好ましく、本実施形態では2μm~3μm程度とする。第1実施形態と同様に、本実施形態でも、変態温度Tthが室温程度又はそれ以下、例えば-20°Cとなるように、形状記憶合金膜79におけるTiとNiの原子数比を調節する。次いで、形状記憶合金膜79の上に導電性酸化防止膜89としてスパッタ法でクロム膜を300nm~500nm程度の厚さに形成する。導電性酸化防止膜89は、形状記憶合金膜79が酸化してその変態温度Tthが変動するのを抑制するように機能する。なお、変態温度の変動が問題にならない場合には導電性酸化防止膜89を省いてもよい。一方、形状記憶合金膜79の下の導電性拡散防止膜88は、絶縁性基板31中のシリコンや柱72中の金等が形状記憶合金膜88内に拡散するのを防止し、形状記憶合金膜79にけるTiとNiの原子数比が変動するのを抑制する機能を有する。次に、図18bに示すように、アルゴン等の不活性ガスの雰囲気内又は真空中で形状記憶合金膜79に対して形状記憶処理を行い、形状記憶合金膜79に平坦な形状を記憶させる。その形状記憶処理の条件は特に限定されない。その条件としては、例えば、基板温度350°C~500°C、処理時間30分~60分が採用される。次いで、図19aに示すように、形状記憶合金膜79の上に第1のレジストパターン93を形成する。そして、第1のレジストパターン93をマスクにしながら、アルゴンガスを使用するイオンミリングにより形状記憶合金膜79と金属膜78とをパターニングし、これらの膜の平面形状を矩形状に整形する。その後に、第1のレジストパターン93を除去する。ここまでの工程により、金属膜78と形状記憶合金膜79とを積層してなるカンチレバー76が形成されたことになる。この後は、図19bに示すように、シード層80と各犠牲膜83、86をウエットエッチングにより除去する。各犠牲膜83、86が銅膜である場合、本工程で使用し得るエッチング液としては、塩化第二鉄溶液、酢酸と過酸化水素水との混合溶液、アンモニア銅錯体系の溶液等のいずれかがある。また、ウエットエッチングに代えて、RIEにより本工程を行ってもよい。このように各犠牲膜83、86を除去することで、カンチレバー76が犠牲膜83、86の拘束から開放され、電極73から発生する静電力により下方に撓むことができるようになる。以上により、本実施形態に係るスイッチ素子70の基本構造が完成する。第5実施形態上記した第4実施形態ではスイッチ素子について説明した。本実施形態では、以下のようにしてスイッチ素子の電気的特性を改善する。図20a、bは、本実施形態に係るスイッチ素子の断面図である。なお、図20a、bにおいて、第4実施形態で説明したのと同じ要素には第4実施形態におけるのと同じ符号を付し、以下ではその説明を省略する。図20aに示すように、本実施形態に係るスイッチ素子90では、カンチレバー76を第1の金属膜91、形状記憶合金膜79、及び第2の金属膜92の積層膜とする。このうち、第1の金属膜91と第2の金属膜92の材料としては、金、アルミニウム、及び銅等のように、形状記憶合金膜79よりも電気抵抗の小さい純金属を使用する。一方、形状記憶合金膜79は、第4実施形態と同様にTiNi膜であり、変態温度Tth以上の温度で平坦な形状に戻るように形状記憶処理が施されている。その変態温度Tthは、室温25°C程度若しくはそれ以下、例えば-20°Cである。このようなスイッチ素子90は第4実施形態と同様の製造方法で形成され、各膜91、79、92を順に形成した後にそれらをイオンミリングによりパターニングすることで平面形状が矩形状のカンチレバー76が得られる。また、図20bに示すように、本実施形態においても電極73に正電位Vを印加することによりカンチレバー76を撓ませる。これにより、第1の導体パターン74と第2の導体パターン75図14参照の各々に接点77に当接し、各導体パターン74、75の間でスイッチがオン状態になる。ここで、各導体パターン74、75に供給される信号が高周波信号の場合、スイッチがオン状態においては、表皮効果によってカンチレバー76の中央よりもその表層に優先的に電流が流れる。本実施形態では、その表皮効果で電流が集中するカンチレバー76の最上層と最下層に抵抗の低い金属膜91、92を設けたので、高周波信号の減衰を低減してスイッチ素子90の電気的特性を第4実施形態よりも改善することができる。第6実施形態本実施形態では、以下のようにしてスイッチ素子の電気的特性を更に改善する。図21a、bは、本実施形態に係るスイッチ素子の断面図である。なお、図21a、bにおいて、第4実施形態で説明したのと同じ要素には同じ符号を付し、以下ではその説明を省略する。図21aに示すように、本実施形態に係るスイッチ素子100でも、第4実施形態と同様にカンチレバー76の一部76aが柱72の上面に固定される。但し、本実施形態では、カンチレバー76において、当該一部76aから電極73の上方に至る途中にのみ形状記憶合金膜79を形成する。カンチレバー76の撓ませ方は第4実施形態と同様であり、図21bのように電極73に正電位Vを与えることにより、静電力でカンチレバー76を撓ませてスイッチングを行う。ここで、スイッチ素子100の周囲の温度が上昇したとき、熱膨張により金属膜78が上方に反ろうとするが、その反りが原因でカンチレバー76において最も応力が集中する部分は、柱72に固定されている一部76aである。そのため、本実施形態のようにその一部76aを覆うように形状記憶合金膜79を形成することで、熱膨張で金属膜78が上方に反ろうとするのを形状記憶合金膜79で抑制でき、正電位Vが印加されていない状態においてカンチレバー76を平坦に維持できる。更に、接点77の周囲においては金属膜78の上面から形状記憶合金膜79が除去されているので、金属膜78の上側全面に電気抵抗の高い形状記憶合金膜79が存在する場合と比較してカンチレバー76の電気抵抗を下げることができる。よって、各導電パターン74、75図14参照に高周波信号を流し、表皮効果でカンチレバー76に電流が流れる場合でも、その電流がカンチレバー76内で減衰するのを防止でき、スイッチ素子100の電気的特性を高めることができるようになる。次に、このスイッチ素子100の製造方法について説明する。図22~図24は、本実施形態に係るスイッチ素子100の製造途中の断面図である。なお、これらの図において、第4実施形態で説明したのと同じ要素には同じ符号を付し、以下ではその説明を省略する。スイッチ素子100を製造するには、まず、第4実施形態で説明した図16a~図17bの工程を行う。そして、図22aに示すように、第2の犠牲膜86の平坦な上面上と、柱72と接点77の各々の上に金属膜78としてスパッタ法により金膜を1μm~2μm程度の厚さに形成する。なお、金膜に代えて、アルミニウム膜や銅膜を形成してもよいし、これらの積層膜を形成してもよい。更に、金属膜78と柱72との密着性を向上させるために、金属膜78の形成前に、予め柱72や第2の犠牲膜86の上に密着膜としてチタン膜やクロム膜を形成してもよい。次いで、図22bに示すように、第1のレジストパターン93をマスクにしながら、アルゴンガスを使用するイオンミリングにより金属膜78をパターニングし、金属膜78の平面形状を矩形状に整形する。その後に、第1のレジストパターン93は除去される。次に、図23aに示すように、金属膜78と第2の犠牲膜86の各々の上にフォトレジストを塗布し、それを露光、現像することにより、柱72の上方に窓95aを備えた第2のレジストパターン95を形成する。そして、その窓95a内と第2のレジストパターン95の上に、形状記憶合金膜79としてスパッタ法でTiNi膜を1μm~3μm程度の厚さに形成する。その形状記憶合金膜79中のTiとNiの原子数比を適宜調節し、本実施形態では形状記憶合金膜79の変態温度Tthを室温以下、例えば-20°Cとする。次いで、図23bに示すように、第2のレジストパターン95を除去することで形状記憶合金膜79をリフトオフし、柱72の上方にのみ形状記憶合金膜79を残す。ここまでの工程により、金属膜78と形状記憶合金膜79とを備えたカンチレバー76が形成されたことになる。その後、基板温度を350°C~500°C、処理時間を30分~60分とする条件で形状記憶合金膜79に対して形状記憶処理を行い、形状記憶合金膜79に平坦な形状を記憶させる。次いで、図24に示すように、塩化第二鉄溶液等のエッチング液を用いてシード層80と各犠牲膜83、86をウエットエッチングにより除去する。以上により、本実施形態に係るスイッチ素子100の基本構造が完成する。第7実施形態本実施形態では、電子デバイスとして可変キャパシタを形成する。第1実施形態では、図3に示したように、高周波信号SRFに直流バイアス電圧VDCを重畳することで、電極33に対し、高周波信号SRF用の線路としての機能と可動上部電極34を撓ますための駆動電極としての機能の両方を担わせた。これに対し、本実施形態では、以下のように線路と駆動電極とを分離する。図25~図29は、本実施形態に係る可変キャパシタの製造途中の断面図である。最初に、図25aに示すように、セラミック基板等の絶縁性基板101を用意する。絶縁性基板101には銅を材料とする貫通配線106が設けられ、絶縁性基板101の裏面には銅膜等のグランド層102が形成される。そして、その絶縁性基板101の上面に密着膜としてチタンTi膜をスパッタ法で50nm~100nm程度の厚さに形成した後、その上に金膜をスパッタ法で200nm~1000nm程度の厚さに形成し、これら金膜とチタン膜とを導電膜103とする。次に、図25bに示すように、不図示のレジストパターンをメッキレジストに使用するアディティブ法により、電解金メッキで柱108と線路110とを形成する。その線路110は、グランド層102と協働してマイクロストリップラインの一部となる。なお、柱108の高さは5μm~6μm程度であり、線路110の高さは2μm~3μm程度である。このように高さの異なる二種類のパターンを形成するには、メッキレジストを形成し直して上記のアディティブ法を2回行えばよい。また、線路110の形成に使用したメッキレジストが残存する状態でアルミナ膜等の誘電体膜112をスパッタ法で形成してもよい。誘電体膜112の形成後にそのメッキレジストを除去することで、線路110の上面のみに誘電体膜112を選択的に形成することができる。なお、その誘電体膜112の膜厚は、例えば200nm~500nm程度である。続いて、図26aに示すように、柱108と誘電体膜112の各々の上面を第1のレジストパターン115で保護しながらイオンミリングにより導電膜103をパターニングし、柱108と線路110の間に駆動電極103を形成する。この後に、第1のレジストパターン115は除去される。次いで、図26bに示すように、柱108の上面を第2のレジストパターン120で覆いながら絶縁性基板101の上側全面にシード層として不図示の銅膜をスパッタ法で50nm~100nm程度の厚さに形成する。そして、そのシード層を給電層にしながら電解銅メッキを行うことにより、犠牲膜121として上面が平坦な銅メッキ膜を柱108の高さまで成長させる。その後、第2のレジストパターン120は除去される。続いて、図27aに示すように、犠牲膜121の平坦な上面上と柱108の上に、金属膜123としてスパッタ法で金膜を1μm~2μm程度の厚さに形成する。なお、金属膜123を形成する前に、柱108と犠牲膜121の上に密着膜としてスパッタ法でチタン膜を50nm~100nm程度の厚さに形成してもよい。次に、図27bに示す断面構造を得るまでの工程について説明する。まず、金属膜123の上に、スパッタ法でクロム膜を300nm~500nm程度の厚さに形成し、そのクロム膜を導電性拡散防止膜124とする。そして、導電性拡散防止膜124の上に、形状記憶合金膜125としてスパッタ法でチタン膜とニッケル膜を交互に複数積層する。この場合、チタン膜とニッケル膜の膜厚は、いずれも5nm~100nm程度である。また、このように積層して得られた形状記憶合金膜125の膜厚は1μm~3μm程度である。そして、形状記憶合金膜125における最終的なチタンとニッケルとの原子数比は、チタン膜とニッケル膜の各々の膜厚の比により調整し得る。このようにチタン膜とニッケル膜との積層膜を形状記憶合金膜125とすることで、形状記憶合金膜の原子数比のコントロールが容易になる。なお、上記の積層膜に代えて、チタンとニッケルの原子数比が調整された形状記憶合金のスパッタターゲットを利用して、形状記憶合金膜125として単層のTiNi合金をスパッタ法で形成してもよい。その後、スパッタ法により形状記憶合金膜125の上に再びクロム膜を300nm~500nm程度の厚さに形成し、そのクロム膜を導電性酸化防止膜126とする。その導電性酸化防止膜126は、大気中の酸素により形状記憶合金膜125が酸化されるのを防止し、酸化により形状記憶合金膜125の原子数比がずれてその変態温度Tthが変動するのを抑制するように機能する。一方、形状記憶合金膜125の下の導電性拡散防止膜124は、絶縁性基板101中のシリコンや柱108中の金等が形状記憶合金膜125内に拡散するのを防止し、形状記憶合金膜125にけるTiとNiの原子数比が変動するのを抑制する機能を有する。ここまでの工程により、各膜123~126を積層してなる可動上部電極130が形成されたことになる。次いで、図28aに示すように、真空炉における加熱で形状記憶合金膜125に対して形状記憶処理を行い、形状記憶合金膜125に平坦な形状を記憶させる。その形状記憶合金処理の条件としては、例えば、基板温度300°C~500°C、処理時間30分~60分が採用される。また、この形状記憶合金処理は、形状記憶合金膜125に対する溶体化処理も兼ねており、形状記憶合金処理によって形状記憶合金膜125中のチタン膜とニッケル膜とが合金化する。次に、図28bに示すように、可動上部電極130の上にフォトレジストを塗布し、それを露光、現像することにより、平面形状が矩形状の第3のレジストパターン131を形成する。そして、第3のレジストパターン131をマスクにしながら、アルゴンガスを使用するイオンミリングにより可動上部電極130をパターニングし、可動上部電極130の平面形状を矩形状に整形する。その後に、第3のレジストパターン131は除去される。なお、このように可動上部電極131をパターニングした後に、上記の形状記憶処理図28a参照を行ってもよい。次に、図29に示すように、ウエットエッチングにより犠牲膜121を除去する。銅を材料とする犠牲膜121は、エッチング液として塩化第二鉄溶液、酢酸と過酸化水素水との混合溶液、アンモニア銅錯体系の溶液等のいずれかを使用することで選択的に除去することができる。そして、このように犠牲膜121を除去することで、可動上部電極130が犠牲膜121の拘束から開放され、駆動電極103aから発生する静電力により下方に撓むことができるようになる。以上により、本実施形態に係る可変キャパシタ140の基本構造が得られる。この可変キャパシタ140では、線路110と可動上部電極130との間に容量Cが形成され、可動上部電極130が下方に撓むことで線路110に付加される容量Cの大きさが可変となる。これにより、線路110の分布定数を変化させることが可能となり、高周波回路の電磁波伝播長を変化させることができる。このような可変キャパシタ140は、例えば、可変フィルタに好適に使用される。また、本実施形態では、線路110とは別に駆動電極103aを設け、その駆動電極103aに直流電圧を印加して可動上部電極130を引き付けるための静電力を発生させる。よって、静電力を発生させるための直流電圧を線路110に印加する必要がなく、その直流電圧が原因で誘電体膜112がチャージアップするのを防止できる。更に、誘電体膜112を形成しない場合でも、駆動電極103aに印加する直流電圧をコントロールすることで線路110と可動上部電極130とが接触する危険性を低減できる。また、本実施形態では、ニッケル膜とチタン膜との積層膜を形状記憶合金膜125とするので、ニッケル膜とチタン膜の膜厚の比を制御することで形状記憶合金膜125におけるニッケルとチタンの原子数比を簡単に制御することができる。以下に、このようにして形成した形状記憶合金膜125の物性について本願発明者が行った調査について説明する。図30a、bは、その調査に使用したサンプルを模式的に示す断面図である。図30aに示すように、この調査では、銅を材料とする犠牲膜121の上に導電性拡散防止膜124としてスパッタ法でクロム膜を形成した。そして、その導電性拡散防止膜124の上に、厚さが15nmのチタン膜125aと厚さが10nmのニッケル膜125bとを交互に積層して形状記憶合金膜125を形成した。その形状記憶合金膜125においては、チタン膜125aとニッケル膜125bと一組とし、チタン膜125aとニッケル膜125bを120組積層した。これにより、形状記憶合金膜125のトータルの厚さは3μmとなり、形状記憶合金膜125における原子数比はTiNi=4852となる。次いで、図30bに示すように、真空炉において形状記憶合金膜125に対して基板温度を300°C~500°C、処理時間を30分~60分とする条件で形状記憶処理を行った。上記のように、その形状記憶処理は、形状記憶合金膜125に対する溶体化処理も兼ねており、形状記憶合金処理によって複数のチタン膜125aとニッケル膜125bの各々が合金化する。図31は、完成後のサンプルを昇温させることで得られた形状記憶合金膜125のDSC曲線を示す図であって、横軸は温度°Cを示し、縦軸は示唆熱量mWを示す。図31に示されるように、この形状記憶合金膜125は385°Cで溶体化する。また、図32は、この形状記憶合金膜125の別のDSC曲線を示す図である。図32の下側のDSC曲線は、図31のDSC曲線を得た後に形状記憶合金膜125を冷却することで得られたものであり、図32の上側のDSC曲線は、その冷却後に再び形状記憶合金膜125を昇温させて得られたものである。図32に示されるように、形状記憶合金膜125は、Af点が33°CでMs点が31°Cであり、ほぼ室温の変態温度を有することが明らかとなった。次に、本願発明者が行った別の調査について説明する。その調査では、環境温度の変化に伴なう可動上部電極130の湾曲量が調査された。その可動上部電極130の一部として形成される形状記憶合金膜125の膜厚は2μmであり、その変態温度は47°Cである。また、比較例として、形状記憶合金膜125を形成せずに金属膜123のみを可動上部電極130としたサンプルも用意した。そのサンプルでは、金属膜123として厚さが1μmの金膜を形成した。なお、その金属膜123の下面には、密着膜として厚さが50nmのチタン膜を形成した。その調査結果を図33に示す。図33の各グラフの横軸は、柱108図29参照から基板横方向に測った可動上部電極130の長さμmを示し、縦軸は、任意の基準点から基板垂直方向に測った可動上部電極130の高さμmである。なお、図33では、本実施形態と比較例の各々において、室温のときから可動上部電極130の中央部が上方に変位した量を湾曲量Δで表している。図33に示すように、本実施形態では、室温~120°Cにわたって可動上部電極130の湾曲量Δは0μmである。これに対し、比較例では、120°Cのときに湾曲量Δが約9μmとなってしまっている。このことから、本実施形態のように可動上部電極130の一部に形状記憶合金膜125を使用することが、環境温度の変化が原因の可動上部電極130の湾曲を抑制するのに有効であることが確かめられた。第8実施形態上記した第1~第7実施形態では、静電力を利用して可動部を撓ませた。これに対し、本実施形態では、圧電素子により可動部を撓ませる。図34a、bは、本実施形態に係る可変キャパシタ170の断面図である。なお、図34a、bにおいて、第7実施形態で説明したのと同じ要素には同じ符号を付し、以下ではその説明を省略する。図34aに示すように、本実施形態に係る可変キャパシタ170は可動上部電極160を有する。その可動上部電極160は、金属膜123、形状記憶合金膜125、上部金属膜127、第1の電極151、圧電素子152、及び第2の電極153をこの順に形成してなる。これらのうち、圧電素子152としては、例えば厚さが約1μm~2μm程度のPZT膜を形成し得る。また、上部金属膜127の材料としては、金、アルミニウム、及び銅等のように、形状記憶合金膜125よりも電気抵抗の小さい純金属を使用する。そして、第1の電極151と第2の電極153としては、いずれも厚さが約300nm程度のプラチナ膜を形成し得る。このような可変キャパシタ170では、図34bに示すように、第1の電極151に負の電圧を印加し、第2の電極153に正の電圧を印加することにより圧電素子152が撓む。そして、その圧電素子152の撓みによって可動上部電極160も撓み、可動上部電極160と線路110とで形成される容量Cの大きさを調節することができる。更に、可動上部電極160が形状記憶合金膜125を有するため、熱膨張によって金属膜123、127が反ろうとしても形状記憶合金膜125がその反りを抑えるように機能し、周囲の温度変化によって可動上部電極160に反りが発生するのを防止できる。その結果、周囲の温度が変化した場合でも、第1の電極151と第2の電極153との間の電位差により可動上部電極160の反り量を精密に制御でき、周囲の温度変化によらずに所定の容量Cを得ることができる。次に、この可変キャパシタ170の製造方法について説明する。図35~図37は、本実施形態に係る可変キャパシタの製造途中の断面図である。この可変キャパシタを製造するには、まず、第7実施形態で説明した図25a~図28aの工程を行う。なお、本実施形態では、上記のように圧電素子152を利用して可動上部電極160を撓ますため、静電力を発生させるための駆動電極103a図26a参照は不要である。更に、図27bを参照して説明したように、形状記憶合金膜125の下面と上面の各々には、導電性拡散防止膜124と導電性酸化防止膜126が形成される。なお、その導電性酸化防止膜126は、後で形成される圧電素子152図34a参照の構成原子が形状記憶合金膜125中に拡散するのを防止する拡散防止膜としての機能も兼ねる。続いて、図35bに示すように、第2の金属膜127としてスパッタ法等で金膜を形成した後、図36aに示すように、その第2の金属膜127の上に第3のレジストパターン131を形成する。そして、第3のレジストパターン131をマスクにしがなら、イオンミリングにより金属膜123、形状記憶合金膜125、及び上部金属膜127の各々をパターニングする。この後に、第3のレジストパターン131は除去される。次に、図36bに示す断面構造を得るまでの工程について説明する。まず、絶縁性基板101の上側全面に、第1の電極151としてプラチナ膜をスパッタ法で約300nmの厚さに形成する。次いで、その第1の電極151の上に、ゾルゲル法でPZT塗膜を1μm~2μmの厚さに形成し、そのPZT塗膜をランプアニールにより硬化させて、圧電素子152を形成する。そして、圧電素子152の上にスパッタ法でプラチナ膜を約300nmの厚さに形成し、そのプラチナ膜を第2の電極153とする。その後に、第1の電極151、圧電素子152、及び第2の電極153をイオンミリング等によりパターニングする。ここまでの工程により、形状記憶合金膜125と圧電素子152とを含む可動上部電極160が形成されたことになる。次に、図37に示すように、ウエットエッチングにより犠牲膜121を除去する。銅を材料とする犠牲膜121は、エッチング液として塩化第二鉄溶液、酢酸と過酸化水素水との混合溶液、アンモニア銅錯体系の溶液等のいずれかを使用することで選択的に除去することができる。そして、このように犠牲膜121を除去することで、可動上部電極160が犠牲膜121の拘束から開放され、圧電素子152によって可動上部電極160が下方に撓むことができるようになる。以上により、本実施形態に係る可変キャパシタ170の基本構造が得られる。第9実施形態上記の第8実施形態では、圧電素子152と形状記憶合金膜125とを備えた可変キャパシタについて説明した。これに対し、本実施形態では、圧電素子と形状記憶合金膜とを備えたスイッチ素子について説明する。図38a、bは、本実施形態に係るスイッチ素子の断面図である。なお、図38a、bにおいて、第5実施形態と第9実施形態で説明したのと同じ要素にはこれらの実施形態におけるのと同じ符号を付し、以下ではその説明を省略する。図38aに示すように、本実施形態に係るスイッチ素子190は、接点77、カンチレバー180、及び絶縁体181を有する。このうち、カンチレバー180は、第1の電極151、圧電素子152、第2の電極153、第1の金属膜91、形状記憶合金膜79、及び第2の金属膜92をこの順に形成してなる。また、絶縁体181はカンチレバー180の先端に設けられ、その絶縁体181の下面に接点77が設けられる。このようなスイッチ素子190は、図38bに示すように、第1の電極151に負の電圧を印加し、第2の電極153に正の電圧を印加することにより圧電素子152が撓む。そして、その圧電素子152の撓みによってカンチレバー180が絶縁性基板31側に撓むため、第1の導体パターン74に接点77が当接し、スイッチ素子190がオン状態となる。更に、カンチレバー180が形状記憶合金膜79を有するため、熱膨張によって各金属膜91、92が絶縁性基板31から離れる方向に反ろうとしても形状記憶合金膜79がその反りを抑えるように機能する。そのため、周囲の温度が変化した場合でも、第1の電極151と第2の電極153との間の電位差によりカンチレバー180の反り量を制御でき、周囲の温度変化によらずに接点77と第1の導体パターン74とを確実に接触させることができるようになる。次に、このスイッチ素子190の製造方法について説明する。図39~図41は、本実施形態に係るスイッチ素子の製造途中の断面図である。最初に、図39aに示す断面構造を得るまでの工程について説明する。まず、第4実施形態で説明した図16a~図17bの工程を行うことで、柱72と接点77の周囲を第2の犠牲膜86で埋め込む。なお、本実施形態では、第2の犠牲膜86を形成する前に、接点77の上に絶縁体181としてスパッタ法で選択的に酸化シリコン膜を形成しておく。次に、柱72、第2の犠牲膜86、及び絶縁体181の各々の上に第1の電極151としてプラチナ膜をスパッタ法で約300nmの厚さに形成する。次いで、その第1の電極151の上に、ゾルゲル法でPZT塗膜を1μm~2μmの厚さに形成し、そのPZT塗膜をランプアニールにより硬化させて、圧電素子152を形成する。更に、圧電素子152の上にスパッタ法でプラチナ膜を約300nmの厚さに形成し、そのプラチナ膜を第2の電極153とする。続いて、図39bに示すように、第2の電極153の上に、第1の金属膜91としてスパッタ法により金膜を1μm~2μm程度の厚さに形成する。なお、金膜に代えて、アルミニウム膜や銅膜を形成してもよいし、これらの積層膜を形成してもよい。そして、第1の金属膜91の上にクロム膜を300nm~500nm程度の厚さに形成し、そのクロム膜を導電性拡散防止膜88とする。更に、TiNi合金からなるスパッタターゲットを用いると共に、スパッタガスとしてアルゴンガスを使用して、導電性拡散防止膜88の上に形状記憶合金膜79としてスパッタ法でTiNi膜を2μm~3μm程度の厚さに形成する。その形状記憶合金膜79は、膜中におけるTiとNiの原子数比を調節することで、変態温度Tthが室温程度又はそれ以下、例えば-20°Cとされる。次いで、形状記憶合金膜79の上に導電性酸化防止膜89としてスパッタ法でクロム膜を300nm~500nm程度の厚さに形成する。次に、図40aに示すように、アルゴン等の不活性ガスの雰囲気内又は真空中で形状記憶合金膜79に対して形状記憶処理を行い、形状記憶合金膜79に平坦な形状を記憶させる。その形状記憶処理の条件は特に限定されない。その条件としては、例えば、基板温度350°C~500°C、処理時間30分~60分が採用される。続いて、図40bに示すように、形状記憶合金膜79の上に第2の金属膜92として金膜を形成する。次に、図41aに示すように、第2の金属膜92の上に第1のレジストパターン93を形成する。そして、第1のレジストパターン93をマスクにしながら、アルゴンガスを使用するイオンミリングにより、第2の金属膜92から第1の電極151までをパターニングし、カンチレバー180を形成する。その後に、第1のレジストパターン93を除去する。この後は、図41bに示すように、シード層80と各犠牲膜83、86をウエットエッチングにより除去する。各犠牲膜83、86が銅膜である場合、本工程で使用し得るエッチング液としては、塩化第二鉄溶液、酢酸と過酸化水素水との混合溶液、アンモニア銅錯体系の溶液等のいずれかがある。また、ウエットエッチングに代えて、RIEにより本工程を行ってもよい。このように各犠牲膜83、86を除去することで、カンチレバー180が犠牲膜83、86の拘束から開放され、圧電素子152によってカンチレバー180が下方に撓むことができるようになる。以上により、本実施形態に係るスイッチ素子190の基本構造が完成する。