"入力されるデジタル信号の入力サンプリングレートタイミングとサンプリングレート変換後の出力サンプリングレートタイミングを生成するサンプリングタイミング生成部と、所定の時間間隔で離散化されたフィルタ係数の系列を予め記憶するフィルタ係数記憶部と、このフィルタ係数記憶部に記憶されたフィルタ係数と前記所定の時間間隔よりも短い時間間隔で離散化されたフィルタ係数との少なくとも1階以上の差分値の系列を予め記憶するフィルタ係数差分記憶部と、前記フィルタ係数記憶部および前記フィルタ係数差分記憶部に対して、前記入力サンプリングレートタイミングで初期化されかつ前記出力サンプリングレートタイミングで更新される位相カウンタ値に対応するリードアドレスからのデータの読み出し制御を行うフィルタ係数制御部と、前記所定の時間間隔よりも短い時間間隔での信号補間が必要な場合において、前記フィルタ係数制御部の読み出し制御のもと前記フィルタ係数記憶部および前記フィルタ係数差分記憶部からそれぞれ読み出されたデータを加算することにより1組のフィルタ係数を生成する累積加算部と、前記入力サンプリングレートタイミングで一サンプルずつ入力されシフトレジスタにて保持された1組のサンプルからなる前記デジタル信号と前記累積加算部から出力される1組のフィルタ係数との積和演算を行い、前記出力サンプリングレートタイミングで当該積和演算結果を出力することにより、サンプリングレート変換後のデジタル信号を出力するトランスバーサルフィルタ部と、を備えることを特徴とするサンプリングレート変換装置。前記フィルタ係数差分記憶部は、前記差分値をその差分の階数毎に記憶し、前記フィルタ係数制御部は、前記信号補間で要求される時間分解能に応じて、前記フィルタ係数記憶部から1組のフィルタ係数を読み出すとともに、前記フィルタ係数差分記憶部から前記階数毎に1組の前記差分値を読み出し、前記累積加算部は、前記フィルタ係数記憶部から読み出された1組のフィルタ係数と前記フィルタ係数差分記憶部から前記階数毎にそれぞれ読み出された1組の前記差分値とを累積加算することにより、前記1組のフィルタ係数を生成することを特徴とする請求項1に記載のサンプリングレート変換装置。入力されるデジタル信号の入力サンプリングレートタイミングとサンプリングレート変換後の出力サンプリングレートタイミングを生成するサンプリングタイミング生成部と、所定の時間間隔で離散化されたフィルタ係数の系列を予め記憶するフィルタ係数記憶部と、このフィルタ係数記憶部に記憶されたフィルタ係数と前記所定の時間間隔よりも短い時間間隔で離散化されたフィルタ係数との少なくとも1階以上の差分値の系列を予め記憶するフィルタ係数差分記憶部と、前記フィルタ係数記憶部および前記フィルタ係数差分記憶部に対して、前記入力サンプリングレートタイミングで初期化されかつ前記出力サンプリングレートタイミングで更新される位相カウンタ値に対応するリードアドレスからのデータの読み出し制御を行うフィルタ係数制御部と、前記フィルタ係数差分記憶部に格納されている最も高階の差分値で表される時間分解能よりも高い時間分解能の信号補間が必要な場合には、当該最も高階の差分値を用いて補間をすることにより、当該最も高階の差分値よりも高階の差分値を生成する係数補間部と、前記フィルタ係数制御部の読み出し制御のもと前記フィルタ係数記憶部および前記フィルタ係数差分記憶部からそれぞれ読み出されたデータと前記係数補間部により生成された前記差分値とを加算することにより1組のフィルタ係数を生成する累積加算部と、前記入力サンプリングレートタイミングで一サンプルずつ入力されシフトレジスタにて保持された1組のサンプルからなる前記デジタル信号と前記累積加算部から出力される1組のフィルタ係数との積和演算を行い、前記出力サンプリングレートタイミングで当該積和演算結果を出力することにより、サンプリングレート変換後のデジタル信号を出力するトランスバーサルフィルタ部と、を備えることを特徴とするサンプリングレート変換装置。前記フィルタ係数差分記憶部は、前記差分値をその差分の階数毎に記憶し、前記フィルタ係数制御部は、前記信号補間で要求される時間分解能に応じて、前記フィルタ係数記憶部から1組のフィルタ係数を読み出すとともに、前記フィルタ係数差分記憶部から前記階数毎に1組の前記差分値を読み出し、前記累積加算部は、前記フィルタ係数記憶部から読み出された1組のフィルタ係数と前記フィルタ係数差分記憶部から前記階数毎にそれぞれ読み出された1組の前記差分値と前記係数補間部により生成された1組の前記差分値とを累積加算することにより、前記1組のフィルタ係数を生成することを特徴とする請求項3に記載のサンプリングレート変換装置。入力されるデジタル信号の入力サンプリングレートタイミングとサンプリングレート変換後の出力サンプリングレートタイミングを生成するサンプリングタイミング生成ステップと、所定の時間間隔で離散化されたフィルタ係数の系列を予め記憶するフィルタ係数記憶部、およびこのフィルタ係数記憶部に記憶されたフィルタ係数と前記所定の時間間隔よりも短い時間間隔で離散化されたフィルタ係数との少なくとも1階以上の差分値の系列を予め記憶するフィルタ係数差分記憶部に対して、前記入力サンプリングレートタイミングで初期化されかつ前記出力サンプリングレートタイミングで更新される位相カウンタ値に対応するリードアドレスからのデータの読み出しを行うデータ読出ステップと、前記所定の時間間隔よりも短い時間間隔での信号補間が必要な場合において、前記フィルタ係数記憶部および前記フィルタ係数差分記憶部からそれぞれ読み出されたデータを加算することにより1組のフィルタ係数を生成する累積加算ステップと、前記入力サンプリングレートタイミングで一サンプルずつ入力された1組のサンプルからなる前記デジタル信号と前記累積加算ステップにて得られた1組のフィルタ係数との積和演算を行い、前記出力サンプリングレートタイミングで当該積和演算結果を出力することにより、サンプリングレート変換後のデジタル信号を出力する積和演算ステップと、を含むことを特徴とするサンプリングレート変換方法。入力されるデジタル信号の入力サンプリングレートタイミングとサンプリングレート変換後の出力サンプリングレートタイミングを生成するサンプリングタイミング生成ステップと、所定の時間間隔で離散化されたフィルタ係数の系列を予め記憶するフィルタ係数記憶部、およびこのフィルタ係数記憶部に記憶されたフィルタ係数と前記所定の時間間隔よりも短い時間間隔で離散化されたフィルタ係数との少なくとも1階以上の差分値の系列を予め記憶するフィルタ係数差分記憶部に対して、前記入力サンプリングレートタイミングで初期化されかつ前記出力サンプリングレートタイミングで更新される位相カウンタ値に対応するリードアドレスからのデータの読み出しを行うデータ読出ステップと、前記フィルタ係数差分記憶部に格納されている最も高階の差分値で表される時間分解能よりも高い時間分解能の信号補間が必要な場合には、当該最も高階の差分値を用いて補間をすることにより、当該最も高階の差分値よりも高階の差分値を生成する係数補間ステップと、前記フィルタ係数記憶部および前記フィルタ係数差分記憶部からそれぞれ読み出されたデータと前記係数補間部により生成された前記差分値とを加算することにより1組のフィルタ係数を生成する累積加算ステップと、前記入力サンプリングレートタイミングで一サンプルずつ入力された1組のサンプルからなる前記デジタル信号と前記累積加算ステップにて得られた1組のフィルタ係数との積和演算を行い、前記出力サンプリングレートタイミングで当該積和演算結果を出力することにより、サンプリングレート変換後のデジタル信号を出力する積和演算ステップと、を含むことを特徴とするサンプリングレート変換方法。しかしながら、非特許文献1に記載の従来技術によれば、デジタルフィルタのフィルタ係数を等間隔の時間で切り替えてN倍オーバーサンプリングの補間処理を行った後、補間したN倍の信号からM個毎にサンプルを抜き出すことによりN/M倍のサンプリングレートに変換された信号を得ることができるが、オーバーサンプリングのNの値が大きくなると、補間に必要なフィルタ係数が増大し、回路規模フィルタ係数を記憶しておくレジスタ、またはメモリが増大してしまい、回路実装が困難になるという問題点があった。この発明は、上記に鑑みてなされたものであって、補間に必要なフィルタ係数を記憶するメモリ容量を削減し、従来よりも回路規模の小さい実装でサンプリングレート変換を実現することができるサンプリングレート変換装置およびサンプリングレート変換方法を提供することを目的とする。上述した課題を解決し、目的を達成するために、本発明に係るサンプリングレート変換装置は、入力されるデジタル信号の入力サンプリングレートタイミングとサンプリングレート変換後の出力サンプリングレートタイミングを生成するサンプリングタイミング生成部と、所定の時間間隔で離散化されたフィルタ係数の系列を予め記憶するフィルタ係数記憶部と、このフィルタ係数記憶部に記憶されたフィルタ係数と前記所定の時間間隔よりも短い時間間隔で離散化されたフィルタ係数との少なくとも1階以上の差分値の系列を予め記憶するフィルタ係数差分記憶部と、前記フィルタ係数記憶部および前記フィルタ係数差分記憶部に対して、前記入力サンプリングレートタイミングで初期化されかつ前記出力サンプリングレートタイミングで更新される位相カウンタ値に対応するリードアドレスからのデータの読み出し制御を行うフィルタ係数制御部と、前記所定の時間間隔よりも短い時間間隔での信号補間が必要な場合において、前記フィルタ係数制御部の読み出し制御のもと前記フィルタ係数記憶部および前記フィルタ係数差分記憶部からそれぞれ読み出されたデータを加算することにより1組のフィルタ係数を生成する累積加算部と、前記入力サンプリングレートタイミングで一サンプルずつ入力されシフトレジスタにて保持された1組のサンプルからなる前記デジタル信号と前記累積加算部から出力される1組のフィルタ係数との積和演算を行い、前記出力サンプリングレートタイミングで当該積和演算結果を出力することにより、サンプリングレート変換後のデジタル信号を出力するトランスバーサルフィルタ部と、を備えることを特徴とする。本発明によれば、補間に必要なフィルタ係数を記憶するメモリ容量を削減し、従来よりも回路規模の小さい実装でサンプリングレート変換を実現することができる、という効果を奏する。以下に、本発明に係るサンプリングレート変換装置およびサンプリングレート変換方法の実施の形態を図面に基づいて詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。実施の形態1.図1は、本実施の形態に係るサンプリングレート変換装置の構成例を示す図である。図1に示すように、サンプリングレート変換装置は、入力されるデジタル信号Ainの入力サンプリングレートタイミングおよびサンプリングレート変換後の出力サンプリングレートタイミングを生成するサンプリングタイミング生成部1と、入力されたデジタル信号Ainとフィルタ係数の積和演算畳み込み演算を行うことによりサンプリングレート変換後のデジタル信号Aoutを生成するトランスバーサルフィルタ部2と、所定の時間間隔で離散化されたフィルタ係数を記憶するフィルタ係数記憶メモリ3-1と、フィルタ係数記憶メモリ3-1に格納したフィルタ係数からの所定の時間差分情報を記憶するフィルタ係数記憶メモリ3-2と、フィルタ係数記憶メモリ3-2に格納したフィルタ係数差分値からの所定の時間差分情報を記憶するフィルタ係数記憶メモリ3-3と、サンプリングタイミング生成部1からの指示タイミングでフィルタ係数記憶メモリ3-1~3-3に対してリードアドレス制御を行うフィルタ係数制御部6と、フィルタ係数記憶メモリ3-1~3-3からリードされた値を累積加算して得られたフィルタ係数をトランスバーサルフィルタ部2に出力する累積加算部7と、を備えている。次に、本実施の形態の動作について説明する。まず、サンプリングタイミング生成部1により、トランスバーサルフィルタ部2へ入力されるデジタル信号Ainの入力サンプリングクロック入力サンプリングレートタイミングとサンプリングレート変換後のデジタル信号Aoutの出力サンプリングクロック出力サンプリングレートタイミングが生成され、フィルタ係数制御部6、累積加算部7およびトランスバーサルフィルタ部2へ出力される。入力されるデジタル信号Ainは、前記入力サンプリングクロックのタイミングでトランスバーサルフィルタ部2に1サンプルずつ入力される。トランスバーサルフィルタ部2内では、入力されたデジタル信号Ainを複数サンプルにわたり記憶するシフトレジスタ図示せずを備えており、サンプリングされたデータは入力サンプリングクロックのタイミングで1サンプルずつシフトレジスタに格納される。フィルタ係数制御部6は、デジタル信号Ainに対するサンプリング位相をカウントする位相カウンタ部図示せずを有し、この位相カウンタ部は、出力サンプリングクロックのタイミングでカウンタ値を更新する。すなわち、位相カウンタ部は、例えば、入力サンプリングクロックでカウンタ値を初期化し、出力サンプリングクロックでカウンタ値を更新することで入力されるデジタル信号Ainに対するサンプリング位相をカウントすることができる。例えば、入力サンプリングレートを1MHz、出力サンプリングレートを10MHzとすると、出力サンプリングレートは入力サンプリングレートの10倍のオーバーサンプリングになるので、出力サンプリング時間の10倍が入力サンプリング時間間隔に相当する。そのため、0~9までの位相カウンタを用意し、出力サンプリング時間間隔で位相カウンタをインクリメントすることで、入力サンプリングレートと出力サンプリングレートの位相差を得ることができ、入力サンプリング時間のx/10位相xは位相カウンタ値だけタイミングをずらした信号を補間するためのフィルタ係数を選択すればよいことになる。なお、出力サンプリングレートが入力サンプリングレートの非整数倍の場合であっても対応可能で、例えば、入力サンプリングレートの1/1024の時間分解能を有する位相カウンタ0~1023を用いて、出力サンプリングレートあたりの位相偏移量Δθを次式で求めることができる。Δθ=1024×入力サンプリングレート/出力サンプリングレートこの場合、出力サンプリングレートの時間間隔で上記のΔθだけ位相カウンタをインクリメントすることで、入力サンプリング時間のx/1024位相xは位相カウンタ値だけタイミングをずらした信号を補間するためのフィルタ係数を選択すればよいことになる。Δθが割り切れない場合は、四捨五入するなどで丸めてしまえばよい。なお、これらの例に限定されないのはいうまでもない。また、フィルタ係数制御部6は、この位相カウンタ値から当該位相カウンタ値に対応したフィルタ係数記憶メモリ3-1~3-3のリードアドレスをデコードする。すなわち、フィルタ係数制御部6は、位相カウンタ値を変換し、対応するフィルタ係数記憶メモリ3-1~3-3のリードアドレスを求める。ここで、リードアドレスへのデコード方法については、入力されるデジタル信号Ainのサンプリング位相を示す位相カウンタ値に対応したフィルタ係数が格納されているリードアドレスに変換するものであればよく、特にデコード方法について限定はしない。フィルタ係数記憶メモリ3-1は、入力されるデジタル信号Ainのサンプリング位相に対応する信号補間またはそのサンプリング位相に近い信号補間をするためのフィルタ係数を格納する。このフィルタ係数は、インターポレーションフィルタやデシメーションフィルタの係数であり、アップサンプリングやダウンサンプリングする際に発生する折り返し雑音を除去するための周波数特性を有するフィルタ係数を用いる。フィルタ係数記憶メモリ3-2は、フィルタ係数記憶メモリ3-1に格納されているフィルタ係数の時間サンプル間隔よりも高い時間分解能でのフィルタ係数として、フィルタ係数記憶メモリ3-1に格納されているフィルタ係数からの差分値フィルタ係数差分値を格納するメモリである。したがって、フィルタ係数記憶メモリ3-2は、フィルタ係数メモリ3-1よりも高い時間分解能の信号補間を対象としたフィルタ係数を必要とする場合に使用される。フィルタ係数記憶メモリ3-3は、同様にフィルタ係数記憶メモリ3-2に格納されているフィルタ係数の時間サンプル間隔よりも高い時間分解能でのフィルタ係数として、フィルタ係数記憶メモリ3-2に格納されているフィルタ係数差分値からの差分値フィルタ係数差分値を格納するメモリである。なお、本実施の形態では、例えば1階および2階の差分情報を格納するメモリを設ける例について説明しているが、要求される時間分解能に応じて例えばより高階の差分情報を格納するメモリを設けることもできる。累積加算部7は、フィルタ係数記憶メモリ3-1に格納されているフィルタ係数よりも高い時間分解能の信号補間を対象としたフィルタ係数を必要とする場合に、フィルタ係数記憶メモリ3-1に格納されているフィルタ係数とフィルタ係数記憶メモリ3-2に格納されているフィルタ係数差分値とを加算し、またはフィルタ係数記憶メモリ3-1に格納されているフィルタ係数とフィルタ係数記憶メモリ3-2およびフィルタ係数記憶メモリ3-3にそれぞれ格納されているフィルタ係数差分値とを加算して、より高い時間分解能の信号補間を対象としたフィルタ係数を生成する。トランスバーサルフィルタ部2は、入力されたデジタル信号Ainを複数サンプルにわたり前記シフトレジスタに記憶し、前記シフトレジスタに格納されている1組のサンプルからなるデジタル信号と累積加算部7から出力される1組のフィルタ係数とを積和演算しすなわち、畳み込み演算し、サンプリングタイミング生成部1からの前記出力サンプリングクロックのタイミングにあわせて積和演算結果を出力する。この出力結果がサンプリングレート変換後のデジタル信号Aoutとなる。次に、本実施の形態におけるフィルタ係数記憶メモリ3-1~3-3の詳細を図2~図4を用いて説明する。図2は、フィルタ係数記憶メモリ3-1の構成例を示す図である。図2において、フィルタ係数のタップ数Nを例えば5とし、Tは入力されるデジタル信号Ainの1サンプル周期を示している。アドレス0には基準となるフィルタ係数5タップA0,A4,A8,A12,A16が格納されている。アドレス1にはアドレス0のフィルタ係数に対してT/4時間がずれた場合の1組のフィルタ係数A1,A5,A9,A13,A17が格納されている。T/4がこの場合の時間分解能を表す。同様に、アドレス2にはアドレス1のフィルタ係数に対してT/4時間がずれた場合の1組のフィルタ係数A2,A6,A10,A14,A18が格納され、アドレス3にはアドレス2のフィルタ係数に対してそれぞれT/4時間がずれた場合の1組のフィルタ係数A3,A7,A11,A15,A19が格納されている。図3は、フィルタ係数記憶メモリ3-2の構成例を示す図である。図3では、フィルタ係数記憶メモリ3-2にフィルタ係数差分値B0~B19が格納されている。図2で示したフィルタ係数記憶メモリ3-1に格納された各々のフィルタ係数A0~A19に対してT/8だけ時間をずらしたフィルタ係数値をD0~D19とした場合、B0~B19は次の式1で表される。Bx=Dx-Axx:0~191ここで、式1は、例えばB0=D0-A0などを総括的に表したものである。図4は、フィルタ係数記憶メモリ3-3の構成例を示す図である。図4では、フィルタ係数記憶メモリ3-3にフィルタ係数差分値C0y~C19yy:01が格納されている。フィルタ係数記憶メモリ3-1に格納された各々のフィルタ係数A0~A19とT/16だけ時間をずらしたフィルタ係数値をE00~E190とし、フィルタ係数記憶メモリ3-1に格納された各々のフィルタ係数A0~A19とフィルタ係数記憶メモリ3-2に格納された各々のフィルタ係数B0~B19とを加算したフィルタ係数に対して、T/16だけ時間をずらしたフィルタ係数値をE01~E191とした場合、C00~C190、C01~C191は次の式2、式3で表される。Cx0=Ex0-Axx:0~192Cx1=Ex1-Ax-Bxx:0~193ここで、式2は、例えばC00=E00-A0、式3は、例えばC01=E01-A0-B0などを総括的に表したものである。したがって、例えば、フィルタ係数記憶メモリ3-1のアドレス0に対してT/2時間をずらしたフィルタ係数を得る場合は、フィルタ係数記憶メモリ3-1のアドレス2に格納されているフィルタ係数をリードすればよい。すなわち、フィルタ係数制御部6は、フィルタ係数記憶メモリ3-1のアドレス2に格納されている1組のフィルタ係数を累積加算部7へ読み出すよう制御し、累積加算部7はこの1組のフィルタ係数をトランスバーサルフィルタ部2に出力し、トランスバーサルフィルタ部2は、この1組のフィルタ係数とシフトレジスタに保持された1組のデジタル信号Ainとの積和を演算する。また、例えば、3T/8時間をずらしたフィルタ係数を得る場合は、フィルタ係数記憶メモリ3-1のアドレス1に格納されているフィルタ係数A1,A5,A9,A13,A17と、フィルタ係数記憶メモリ3-2のアドレス1に格納されているフィルタ係数差分値B1、B5、B9、B13、B17を用いて、累積加算部7により、次の式4の計算をすれば求めることができる。Dx=AxBxx:1,5,9,13,174すなわち、フィルタ係数制御部6は、フィルタ係数記憶メモリ3-1のアドレス1に格納されている1組のフィルタ係数とフィルタ係数記憶メモリ3-2のアドレス1に格納されている1組のフィルタ係数差分値を累積加算部7へ読み出すよう制御し、累積加算部7はこの1組のフィルタ係数と1組のフィルタ係数差分値とに対して上記式4を計算して1組のフィルタ係数を求めた後にこの1組のフィルタ係数をトランスバーサルフィルタ部2に出力し、トランスバーサルフィルタ部2は、この1組のフィルタ係数とシフトレジスタに保持された1組のデジタル信号Ainとの積和を演算する。また、例えば、7T/16時間をずらしたフィルタ係数を得る場合は、フィルタ係数記憶メモリ3-1のアドレス1に格納されているフィルタ係数A1,A5,A9,A13,A17と、フィルタ係数記憶メモリ3-2のアドレス1に格納されているフィルタ係数差分値B1、B5、B9、B13、B17とフィルタ係数記憶メモリ3-3のアドレス3に格納されているフィルタ係数差分値C11,C51,C91,C131,C171を用いて、累積加算部7により、次の式5の計算をすれば求めることができる。Ex1=AxBxCx1x:1,5,9,13,175なお、さらに高い分解能が要求される場合は、位相カウンタ値を四捨五入するなどにより、フィルタ係数記憶メモリ3-1~3-3の最大の時間分解能図示例では、T/16に丸めることで、フィルタ係数を求めてもよい。以上のように、本実施の形態によれば、1サンプル周期に対して時間分解能のより低い時間間隔のフィルタ係数をフィルタ係数記憶メモリ3-1フィルタ係数記憶部に格納し、それよりも時間分解能の高い時間間隔のフィルタ係数を生成するために、フィルタ係数記憶メモリ3-1に格納したフィルタ係数との差分値のみをフィルタ係数記憶メモリ3-2フィルタ係数差分記憶部に格納し、さらにそれよりも時間分解能の高い時間間隔のフィルタ係数を生成するために、フィルタ係数記憶メモリ3-1に格納したフィルタ係数とフィルタ係数記憶メモリ3-2に格納したフィルタ係数差分値を加算して生成したフィルタ係数との差分値のみをフィルタ係数記憶メモリ3-3フィルタ係数差分記憶部に格納するようにし、必要な時間分解能のフィルタ係数に応じて、各々のメモリから必要な情報を読み出して加算することにより、高分解能のフィルタ係数を生成するようにしているので、従来のように、必要な時間分解能のフィルタ係数の全てをメモリに記憶しておかなければならない構成とは対照的に、それよりも少ない情報である差分情報だけをメモリフィルタ係数記憶メモリ3-2,3-3に記憶しておけばよいので、従来に比べて大幅にメモリ容量を削減することができる。特に、高分解能の差分情報になるほど情報量は小さくなるので、フィルタ係数をより高分解能化する場合にメモリ削減効果は大きくなる。さらに、時間分解能の低いフィルタ係数からより高い時間分解能のフィルタ係数を生成するための差分情報を段階的に記憶しておく構成をとることにより、所望の時間分解能のフィルタ係数を生成する際にメモリから読み出すべき必要な情報を小さく抑えることができるため、本実施の形態は、読み出すデータ容量を低減する効果と、フィルタ係数を復元するための加算時の演算量を低減する効果を有している。実施の形態2.以上の実施の形態1では、高い時間分解能のフィルタ係数を生成するために、より低い時間分解能のフィルタ係数からの差分値をメモリに記憶しておき、低い時間分解能のフィルタ係数と差分値を加算することにより高い時間分解能のフィルタ係数を生成するようにしたものであるが、本実施の形態は、さらにメモリを削減したい場合に高い時間分解能の差分情報ほど情報量が小さくなることを利用して、差分情報をメモリに記憶しておくのではなく、差分情報を補間して生成するようにしている。図5は、本実施の形態に係るサンプリングレート変換装置の構成例を示す図である。図5において、係数補間部20は、フィルタ係数記憶メモリ3-2に格納されているフィルタ係数の差分情報を補間してより高い時間分解能のフィルタ係数を生成するものである。すなわち、図5では、フィルタ係数記憶メモリ3-3を設ける代わりに、係数補間部20が設けられている。なお、図5では、図1と同一の構成要素には同一の符号を付してその詳細な説明を省略する。次に、本実施の形態の動作について説明する。まず、サンプリングタイミング生成部1により、トランスバーサルフィルタ部2へ入力されるデジタル信号Ainの入力サンプリングクロックとサンプリングレート変換後のデジタル信号Aoutの出力サンプリングクロックが生成され、入力サンプリングクロックはトランスバーサルフィルタ部2へ出力され、出力サンプリングクロックはフィルタ係数制御部6、累積加算部7およびトランスバーサルフィルタ部2へ出力される。入力されるデジタル信号Ainは、前記入力サンプリングクロックのタイミングでトランスバーサルフィルタ部2に1サンプルずつ入力される。トランスバーサルフィルタ部2内では、入力されたデジタル信号Ainを複数サンプルにわたり記憶するシフトレジスタ図示せずを備えており、サンプリングされたデータは入力サンプリングクロックのタイミングで1サンプルずつシフトレジスタに格納される。フィルタ係数制御部6は、デジタル信号Ainに対するサンプリング位相をカウントする位相カウンタ部図示せずを有し、この位相カウンタ部は、出力サンプリングクロックのタイミングでカウンタ値を更新する。すなわち、位相カウンタ部は、例えば、入力サンプリングクロックでカウンタ値を初期化し、出力サンプリングクロックでカウンタ値を更新することで入力されるデジタル信号Ainに対するサンプリング位相をカウントすることができる。また、フィルタ係数制御部6は、この位相カウンタ値から当該位相カウンタ値に対応したフィルタ係数記憶メモリ3-1~3-2のリードアドレスをデコードする。すなわち、フィルタ係数制御部6は、位相カウンタ値を変換し、対応するフィルタ係数記憶メモリ3-1~3-2のリードアドレスを求める。ここで、リードアドレスへのデコード方法については、入力されるデジタル信号Ainのサンプリング位相を示す位相カウンタ値に対応したフィルタ係数が格納されているリードアドレスに変換するものであればよく、特にデコード方法について限定はしない。フィルタ係数記憶メモリ3-1は、入力されるデジタル信号Ainのサンプリング位相に対応する信号補間またはそのサンプリング位相に近い信号補間をするためのフィルタ係数を格納する。なお、フィルタ係数は、デジタル信号Ainのサンプリング位相に厳密に対応していなくとも、それに近いものであればよい。フィルタ係数記憶メモリ3-2は、フィルタ係数記憶メモリ3-1に格納されているフィルタ係数の時間サンプル間隔よりも高い時間分解能でのフィルタ係数として、フィルタ係数記憶メモリ3-1に格納されているフィルタ係数からの差分値フィルタ係数差分値を格納するメモリである。したがって、フィルタ係数記憶メモリ3-2は、フィルタ係数メモリ3-1よりも高い時間分解能の信号補間を対象としたフィルタ係数を必要とする場合に使用される。係数補間部20は、フィルタ係数記憶メモリ3-2に格納されているフィルタ係数差分値で表現される時間分解能よりも高い時間分解能を要求された場合に、フィルタ係数記憶メモリ3-2の差分情報を補間して例えば線形補間、より高い時間分解能におけるフィルタ係数の差分情報を生成する。累積加算部7は、フィルタ係数メモリ3-1に格納されているフィルタ係数よりも高い時間分解能の信号補間を対象としたフィルタ係数を必要とする場合に、フィルタ係数メモリ3-1に格納されているフィルタ係数とフィルタ係数記憶メモリ3-2に格納されているフィルタ係数差分値とを加算し、またはフィルタ係数メモリ3-1に格納されているフィルタ係数とフィルタ係数記憶メモリ3-2に格納されているフィルタ係数差分値と係数補間部20により係数補間で生成されたフィルタ係数差分値とを加算して、より高い時間分解能の信号補間を対象としたフィルタ係数を生成する。トランスバーサルフィルタ部2は、入力されたデジタル信号Ainを複数サンプルにわたり前記シフトレジスタに記憶し、前記シフトレジスタに格納されているデジタル信号と累積加算部7から出力されるフィルタ係数とを積和演算し、サンプリングタイミング生成部1からの前記出力サンプリングクロックのタイミングにあわせて積和演算結果を出力する。この出力結果がサンプリングレート変換後のデジタル信号Aoutとなる。次に、本実施の形態におけるフィルタ係数記憶メモリ3-1、フィルタ係数記憶メモリ3-2、および係数補間部20の詳細を図2、図3、および図6を用いて説明する。なお、図2、図3は、実施の形態1と同様であるため説明を省略する。図6は、係数補間部20による係数補間処理を説明するための説明図である。図6では、実施の形態1で説明したCxyx:0~19y:01を補間で求める場合を例に説明している。図4で示したように、フィルタ係数記憶メモリ3-1に格納された各々のフィルタ係数A0~A19とT/16だけ時間をずらしたフィルタ係数値をE00~E190とし、フィルタ係数記憶メモリ3-1に格納された各々のフィルタ係数A0~A19とフィルタ係数記憶メモリ3-2に格納された各々のフィルタ係数B0~B19とを加算したフィルタ係数に対して、T/16だけ時間をずらしたフィルタ係数値をE01~E191とした場合、C00~C190、C01~C191は上記の式2、式3で表される。係数補間部20にて、例えば、C11,C51,C91,C131,C171を補間して求める場合、フィルタ係数記憶メモリ3-2に格納された差分情報を用いて、下記の式6~式10のように計算をして求めることができる。C11=A2-A1-B1/26C51=A6-A5-B5/27C91=A10-A9-B9/28C131=A14-A13-B13/29C171=A18-A17-B17/210したがって、例えば、7T/16時間をずらしたフィルタ係数を得る場合は、フィルタ係数記憶メモリ3-1のアドレス1に格納されている1組のフィルタ係数A1,A5,A9,A13,A17と、フィルタ係数記憶メモリ3-2のアドレス1に格納されている1組のフィルタ係数差分値B1,B5,B9,B13,B17と係数補間部20で計算した1組のフィルタ係数差分値C11,C51,C91,C131,C171を用いて、累積加算部7により、次の式11の計算を実行すればよい。Ex1=AxBxCx1x:1,5,9,13,1711さらに、より高い分解能を要求された場合は、係数補間部20にてさらに高い時間分解能のフィルタ係数差分値を生成することにより、より高い時間分解能のフィルタ係数を生成することが可能である。以上のように、1サンプル周期に対して時間分解能の低い間隔のフィルタ係数をフィルタ係数記憶メモリ3-1フィルタ係数記憶部に格納し、それよりも時間分解能の高い間隔のフィルタ係数を生成するために、フィルタ係数記憶メモリ3-1に格納したフィルタ係数との差分値のみフィルタ係数記憶メモリ3-2フィルタ係数差分記憶部に格納し、さらにそれよりも時間分解能の高い間隔のフィルタ係数を生成するために、フィルタ係数記憶メモリ3-1に格納したフィルタ係数とフィルタ係数記憶メモリ3-2に格納したフィルタ係数を加算して生成したフィルタ係数との差分値を補間により求めるようにし、必要な時間分解能のフィルタ係数に応じて、各々のメモリからの必要な情報と補間して求めたフィルタ係数差分値を読み出して加算することにより、高分解能のフィルタ係数を生成するようにしているので、実施の形態1で必要であったフィルタ係数差分値を格納するメモリフィルタ係数記憶メモリ3-3を設けることなく、必要なフィルタ係数差分値を補間により計算で求めるので、実施の形態1よりもさらにメモリ容量を削減することができる。また、本効果は、高い時間分解能であるフィルタ係数の差分情報の量が小さいことを利用しており、フィルタ係数をそのまま補間して求めたものよりも、補間による誤差を大幅に低減できる効果があり、メモリ容量を削減すると同時に補間誤差を小さくおさえる効果を有する。"