隣接する均一サイズのビットセルのパターンと、いくつかの前記ビットセルの占有面積と一致する占有面積を有する領域を有するように構成された信号分配回路とを備えるメモリアレイ。前記信号分配回路が、前記均一サイズのビットセルのサイズの整数倍と一致するサイズを有する領域を占有する請求項1に記載のメモリアレイ。前記隣接する均一サイズのビットセルが、前記信号分配回路の占有面積の外部に複数のアクティブビットセルを備える請求項1に記載のメモリアレイ。前記アクティブビットセルの各々の中で構成された抵抗メモリ要素を備える請求項3に記載のメモリアレイ。前記アクティブビットセルの各々の中で構成された磁気トンネル接合を備える請求項3に記載のメモリアレイ。前記隣接する均一サイズのビットセルが、前記信号分配回路の占有面積内に複数のダミービットセルを備える請求項3に記載のメモリアレイ。前記信号分配回路が前記アクティブビットセルに結合される請求項3に記載のメモリアレイ。前記信号分配回路が、前記パターンの第1の寸法で展開するワード線ストラップを備える請求項1に記載のメモリアレイ。前記信号分配回路が、前記パターンの第2の寸法で展開する少なくとも1つの基板タイを備える請求項1に記載のメモリアレイ。前記メモリアレイの周囲に展開する複数の端部ダミーセルをさらに備える請求項1に記載のメモリアレイ。前記端部ダミーセルが、複数の前記均一サイズのビットセルを備える請求項10に記載のメモリアレイ。前記端部ダミーセルが、前記均一サイズのビットセルよりも大きいビットセルを備える請求項10に記載のメモリアレイ。磁気ランダムアクセスメモリに統合される請求項1に記載のメモリアレイ。携帯電話、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、コンピュータ、ハンドヘルドパーソナル通信システムユニット、ポータブルデータユニット、および固定ロケーションデータユニットのうちの少なくとも1つに統合される請求項1に記載のメモリアレイ。メモリアレイの中で隣接する均一サイズのビットセルのパターンを形成するステップと、いくつかの前記ビットセルの占有面積と一致するパターンの占有面積を有する領域の中で信号分配回路を形成するステップとを備える方法。前記均一サイズのビットセルのサイズの整数倍と一致するサイズを有する領域の中で前記信号分配回路を形成するステップを備える請求項15に記載の方法。前記メモリアレイの周囲に展開する複数の端部ダミーセルを形成するステップをさらに備える請求項15に記載の方法。前記端部ダミーセルを複数の前記均一サイズのビットセルとして形成するステップを備える請求項17に記載の方法。前記端部ダミーセルを前記均一サイズのビットセルよりも大きいビットセルとして形成するステップを備える請求項17に記載の方法。前記メモリアレイを磁気ランダムアクセスメモリに統合するステップを備える請求項15に記載の方法。前記メモリアレイを、携帯電話、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、コンピュータ、ハンドヘルドパーソナル通信システムユニット、ポータブルデータユニット、および固定ロケーションデータユニットのうちの少なくとも1つに統合するステップを備える請求項15に記載の方法。メモリアレイの中で隣接する均一サイズのビットセルのパターンを形成し、いくつかの前記ビットセルの占有面積と一致するパターンの占有面積を有する領域の中で信号分配回路を形成するステップとからなる方法。前記メモリアレイを、携帯電話、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、コンピュータ、ハンドヘルドパーソナル通信システムユニット、ポータブルデータユニット、および固定ロケーションデータユニットのうちの少なくとも1つに統合するステップをさらに備える請求項22に記載の方法。メモリアレイの中で隣接する均一サイズのビットセルのパターンを形成するための手段と、いくつかの前記ビットセルの占有面積と一致するパターンの占有面積を有する領域の中で信号分配回路を形成するための手段とを備える装置。携帯電話、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、コンピュータ、ハンドヘルドパーソナル通信システムユニット、ポータブルデータユニット、および固定ロケーションデータユニットのうちの少なくとも1つに統合される請求項24に記載の装置。本開示の態様は、メモリ要素の均一パターンを含む大規模メモリアレイを含む。大規模メモリアレイ内のサブアレイは、ワード線ストラップおよび基板タイなどの信号分配線または回路によって分離される。例示的な実施形態では、基板タイは、メモリアレイ基板に接触する金属であり得る。たとえば、nチャネル金属酸化膜半導体では、基板はp型でありグランドに接続され得る。pチャネル金属酸化膜半導体では、基板はn型であり電源に接続され得る。WLストラップは、たとえば大規模メモリのポリゲートに接続された金属を介するスタックであり得る。信号分配線または回路のためのユニットレイアウトセルは、サブアレイ内のアクティブビットセルの幅または高さに対応する幅または高さで形成される。したがって、信号分配セルは、アクティブビットセルと同じ占有面積を有する領域を占有する。これによって、サブアレイにわたるパターン均一性を分断することなく、信号分配セルの中にダミーメモリ要素を配置することができ、大規模アレイにわたるメモリ要素のパターンの不連続を防止する。この場合、より大きなダミーメモリ要素を備えたダミービットセルは必要ではなく、総チップサイズの低減につながり得る。サブアレイにわたってMTJパターンの均一性が維持されるので、大きなサイズのダミーメモリ要素を備えたダミービットセルは必要ではない。しかしながら、ダミービットセルはまた、たとえばトランジスタダミーを与えるためなどの他の目的でサブアレイの中に配置され得る。この場合、ダミービットセル内部のダミーメモリ要素は、アクティブメモリ要素のものと同じでなければならない。標準サイズのメモリセルと同様のサイズのまたはより大きな端部ダミーセルは、端部でのマクロローディング効果を解消するために大規模アレイの端部周辺に配置され得る。本開示の態様は、メモリアレイの中の隣接する均一サイズのビットセルのパターンと、いくつかのビットセルの占有面積と一致するパターンで占有面積を有するように構成された信号分配回路とを含む装置を提供する。例示的な一実施形態では、信号分配回路の幅は、均一サイズのビットセルの幅の整数倍と一致する。装置は、信号分配回路の占有面積の外部にいくつかのアクティブビットセルを含む。磁気トンネル接合などの抵抗メモリ要素は、たとえば、各アクティブビットセルの中で構成される。本開示の態様に従って、装置は、ダミービットセルによって分離された、いくつかのアクティブビットセルのサブアレイを含み得る。サブアレイのうちの少なくとも1つは、信号分配回路によって囲まれていてもよい。信号分配回路は、サブアレイの数のアクティブビットに結合される。信号分配回路は、パターンの第1の寸法で展開するワード線ストラップと、パターンの第2の寸法で展開する少なくとも1つの基板タイとを含み得る。本開示の別の態様に従って、いくつかの端部ダミーセルは大規模メモリアレイの周囲に展開する。端部ダミーセルは、均一サイズのメモリ要素、または均一サイズのメモリ要素よりも大きなメモリ要素を含み得る。本開示によるパターンが均一に離間したメモリ要素を含む大規模メモリアレイは、磁気ランダムアクセスメモリに統合され得る。例示的な実施形態では、メモリアレイは、たとえば携帯電話、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、コンピュータ、ハンドヘルドパーソナル通信システムユニット、ポータブルデータユニット、または固定ロケーションデータユニットに統合され得る。本開示の別の態様は、大規模メモリアレイを形成するための方法を含む。本方法は、メモリアレイの中で隣接する均一サイズのビットセルのパターンを形成することと、いくつかのビットセルの占有面積と一致するパターンで占有面積を有する信号分配回路を形成することとを含む。例示的な一実施形態では、信号分配回路は、均一サイズのビットセルの幅の整数倍と一致する幅を有するように形成される。本開示の別の態様は、大規模メモリアレイを形成するための方法を含む。本方法は、メモリアレイの中で隣接する均一サイズのビットセルのパターンを形成するステップと、いくつかのビットセルの占有面積と一致するパターンで占有面積を有する信号分配回路を形成するステップとを含む。本開示の別の態様による装置は、メモリアレイの中で隣接する均一サイズのビットセルのパターンを形成するための手段と、いくつかのビットセルの占有面積と一致するパターンで占有面積を有する信号分配回路を形成するための手段とを含む。上記は、以下の詳細な説明がより理解され得るように、本開示の特徴および技術的な利点を、かなり大まかに概説したものである。本開示のさらなる特徴および利点は、以下で説明される。本開示と同じ目的を実行するための他の構造を修正または設計するための基礎として、本開示が容易に利用され得ることが、当業者には理解されよう。また、そのような等価の構成は、添付の特許請求の範囲で述べられるような本開示の教示から逸脱しないことが、当業者には認識されよう。機構と動作の方法との両方に関する、本開示の特性であると考えられる新規の特徴は、添付の図面とともに考慮されることで、さらなる目的および利点とともに、以下の説明からより理解されるだろう。しかしながら、図面の各々は例示および説明のみを目的に与えられ、本開示の範囲を定めることを目的とはしないことを、明確に理解されたい。本開示のより完全な理解のために、ここで、添付の図面と併せて以下の説明を参照する。本開示の態様は、ビットセルの均一パターンを含む大規模メモリアレイに関する。本開示の一態様による大規模メモリアレイについて、図3を参照して説明する。大規模メモリアレイ302は、各々がビットセル310のパターンを含むいくつかのサブアレイ304に分割される。図3に示す例では、各サブアレイは、たとえば64×64ビットセルを含む。ワード線ストラップおよび基板タイなどの信号分配回路のためのスペースを与えるために、各サブアレイ304の周囲にいくつかのダミービットセル312が配置される。ダミービットセル312は、メモリ制御回路に接続されていないMTJを有するビットセルなどの非機能ビットセルを含み得る。したがって、大規模メモリアレイ302内のサブアレイ304の各々は、ダミービットセル312の各々がサブアレイ内のアクティブビットセル314と同じ寸法を有するダミービットセル312の領域によって分離される。本開示によれば、ワード線ストラップおよび基板タイなどの信号分配回路306は、信号分配回路がダミービットセル312の領域と同じ占有面積を占めるように、ダミービットセル312の幅または高さに対応する幅または高さで形成される。ダミービットセル312はアクティブビットセル314と同じ均一サイズおよびパターンを有するので、大規模アレイ302にわたるビットセルの均一パターンは、信号分配回路306を配置することによって中断されない。信号分配回路306のいずれかまたは両側にあるサブアレイ304の中のアクティブメモリセル314は、信号分配回路306に結合され得る。例示的な一実施形態では、ワード線ストラップは、相補型金属酸化膜半導体ダイのMetal2などのより低い金属層上で形成される。本開示の態様は、MTJパターンの均一性を破損することなく、通常のMTJと同じサイズのダミーMTJを収容するために、MRAMアレイにおける基板タイおよびワード線ストラップの占有面積を含む信号分配回路の占有面積のサイズを調節する。ワード線ストラップの幅を最少設計の幅からビットセルの幅とほぼ等しいものに、またはビットセルの幅の整数倍に増やすことによって、より大きなMTJを備えたダミーセルは必要とされない。これによってアレイ領域全体は、以前のMRAMアレイ設計と比較して減少する。同様に、基板タイの高さは最少設計の幅からビットセルの高さと等しいものに、またはビットセルの高さの整数倍に増やすことができる。この方法は、大きなメモリアレイにわたってMTJパターンの均一性を保持し、大規模メモリアレイの領域を約3減らすことができる。本開示の態様によれば、大きなダミーMTJを備えた端部ダミーセルは、MTJパターンの均一性が破損している大規模メモリアレイ308の周囲に配置され得る。多数の端部ダミーセルは、アレイサイズ全体を著しく増加させることなく、端部でのMTJパターンの均一性を保証するために配置し得る。本開示の様々な態様によれば、信号分配線または回路のためのユニットレイアウトは、アクティブビットセルの整数倍の寸法を有する。このことはサブアレイにわたってメモリパターンの均一性を中断することなく、信号分配回路の内部にダミーMTJを配置する。これらのダミー要素は、アクティブメモリ要素と同じサイズを有する。本開示の態様によれば、端部でのマクロローディング効果を補正するために、大きなサイズのダミーメモリ要素を備えたダミービットセルを各サブアレイの中のアクティブビットセルの周りに配置することは必要ではない。大きなメモリアレイにわたってパターンの均一性が維持されるので、これらのダミービットセルは必要ではない。本開示によって、各サブアレイの中のアクティブビットセルの周りからこれらの大きなサイズのダミービットセルを除去することは、チップサイズをより小さくすることにつながり得る。しかしながら、ダミービットセルは、たとえばトランジスタのダミーとして使用するためなど、他の目的のために配置され得る。この場合、ダミービットセルの中のダミーメモリ要素は、アクティブメモリ要素と同じ寸法を有する。大きなメモリアレイの端部のアクティブメモリ要素は、依然としてマクロローディング効果による影響を受ける。したがって、ダミーメモリ要素は依然として大きなアレイの端部に配置されなければならない。チップのサイズを実質的に増加させることなく、多数のダミーメモリ要素の線を配置することができる。これらのダミーメモリ要素のサイズは、アクティブメモリ要素のサイズと等しいか、またはそれより大きいものであり得る。図4は、本開示の一態様による大規模メモリを形成する方法400を示すフローチャートである。方法400は、ブロック402で、メモリアレイの中で隣接する均一サイズのビットセルのパターンを形成することと、ブロック404で、いくつかのビットセルの占有面積と一致するパターンで占有面積を有する信号分配回路を形成することとを含む。例示的な一実施形態では、方法400はまた、ブロック406で、メモリアレイの周囲に展開するいくつかの端部ダミーセルを形成することも含む。図5は、本開示の実施形態を有利に使用できる例示的なワイヤレス通信システム500を示すブロック図である。例示のために、図5は、3つの遠隔ユニット520、530および550ならびに2つの基地局540を示している。ワイヤレス通信システムがこれよりも多くの遠隔ユニットおよび基地局を有してもよいことが、認識されよう。遠隔ユニット520、530および550は、ICデバイス525A、525Cおよび525Bを含み、これらは開示済みのMRAMを含む。基地局、スイッチングデバイスおよびネットワーク機器など、他のデバイスも開示済みMRAMを含み得ることが認識されよう。図5は、基地局540から遠隔ユニット520、530および550への順方向リンク信号580、ならびに遠隔ユニット520、530および550から基地局540への逆方向リンク信号590を示す。図5では、遠隔ユニット520は携帯電話として示され、遠隔ユニット530はポータブルコンピュータとして示され、遠隔ユニット550はワイヤレスローカルループシステム内の固定ロケーション遠隔ユニットとして示されている。たとえば、遠隔ユニットは、携帯電話、ハンドヘルドパーソナル通信システムユニット、個人情報端末のようなポータブルデータユニット、GPS対応デバイス、ナビゲーションデバイス、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、メータ読取り機器のような固定ロケーションデータユニット、またはデータもしくはコンピュータ命令の記憶もしくは取り出しを行う任意の他のデバイス、またはそれらの任意の組合せであってよい。図5は、本開示の教示に従った遠隔ユニットを示すが、本開示は、これらの例示的な図示されたユニットには限定されない。本開示の実施形態は、MRAMを含む任意のデバイスにおいて適切に使用されてもよい。図6は、上記で開示したMRAMなど、半導体コンポーネントの回路設計、レイアウト設計、および論理設計のために用いられる、設計用ワークステーションを示すブロック図である。設計用ワークステーション600は、オペレーティングシステムソフトウェア、支援ファイル、および、CadenceまたはOrCADのような設計用ソフトウェアを含むハードディスク601を含む。設計用ワークステーション600はまた、回路610の設計またはMRAMを有するパッケージングされた集積回路のような半導体コンポーネント612の設計を容易にするために、ディスプレイを含む。記憶媒体604が、回路設計610または半導体コンポーネント612を有形に記憶するために提供される。回路設計610または半導体コンポーネント612は、GDSIIまたはGERBERのようなファイルフォーマットで、記憶媒体604に記憶され得る。記憶媒体604は、CDROM、DVD、ハードディスク、フラッシュメモリ、または他の適切なデバイスであってよい。さらに、設計用ワークステーション600は、記憶媒体604からの入力を受け入れ、または記憶媒体604に出力を書き込むための、駆動装置603を含む。記憶媒体604に記録されるデータは、論理回路構成、フォトリソグラフィマスクのためのパターンデータ、または、電子ビームリソグラフィのような連続書込ツールのためのマスクパターンデータを、特定することができる。データはさらに、論理シミュレーションと関連付けられたタイミングダイヤグラムまたはネット回路のような、論理検証データを含み得る。記憶媒体604にデータを提供すると、半導体ウェハを設計するためのプロセスの数が減少することで、回路設計610または半導体コンポーネント612の設計が容易になる。ファームウェアおよびまたはソフトウェア実装形態の場合、これらの方法は、本明細書で説明する機能を実行するモジュールによって実装されてもよい。本明細書で説明する方法を実施する際に、命令を有形に具現化する任意の機械可読媒体を使用してもよい。たとえば、ソフトウェアコードはメモリに記憶され、プロセッサユニットにより実行されてもよい。メモリは、プロセッサユニット内に実装されてもよく、またはプロセッサユニットの外部に実装されてもよい。本明細書では、メモリという用語は、長期メモリ、短期メモリ、揮発性メモリ、不揮発性メモリ、または他のメモリのいずれかの種類を指し、特定の種類のメモリまたは特定の数のメモリ、またはメモリが記憶される媒体の特定の種類に何ら限定されない。ファームウェアおよびまたはソフトウェアで実装する場合、機能は、コンピュータ可読媒体上に1つもしくは複数の命令またはコードとして記憶されてもよい。この例には、データ構造によって符号化されたコンピュータ可読媒体、およびコンピュータプログラムによって符号化されたコンピュータ可読媒体が含まれる。コンピュータ可読媒体は、物理的なコンピュータ記憶媒体を含む。記憶媒体は、コンピュータによってアクセスされ得る任意の使用可能な媒体であってもよい。限定ではなく、例として、そのようなコンピュータ可読媒体は、RAM、ROM、EEPROM、CDROM、または他の光ディスクストレージ、磁気ディスクストレージまたは他の磁気記憶デバイス、あるいは所望のプログラムコードを命令またはデータ構造の形で記憶するのに使用することができ、かつコンピュータからアクセスすることのできる任意の他の媒体を含んでよく、本明細書で使用する場合、ディスクには、コンパクトディスク、レーザディスク、光ディスク、デジタル多用途ディスク、フレキシブルディスク、およびブルーレイディスクが含まれ、ディスクは通常、データを磁気的に再生し、一方、ディスクはデータをレーザによって光学的に再生する。上記の組合せも、コンピュータ可読媒体の範囲内に含めるべきである。命令およびまたはデータは、コンピュータ可読媒体上に記憶されるのに加えて、通信装置に含まれる伝送媒体上の信号として提供されてもよい。たとえば、通信装置は、命令およびデータを示す信号を有する送受信機を含み得る。命令およびデータは、1つまたは複数のプロセッサに特許請求の範囲において概説する機能を実施させるように構成される。特定の回路について説明したが、当業者には、本開示を実施する上で開示された回路のすべてが必要とされるわけではないことが理解されよう。さらに、本開示に対する注目を維持するためにある公知の回路については説明していない。本開示およびその利点について詳しく説明したが、添付の特許請求の範囲によって規定される本開示の技術から逸脱することなく、本明細書において様々な変更、代用および改変を施せることを理解されたい。たとえば、上および下などの関係語が、基板または電子デバイスに関して使用される。もちろん、基板または電子デバイスが逆転した場合には、上は下に、下は上になる。さらに、横向き、上および下は、基板または電子デバイスの側面を指すことがある。さらに、本出願の範囲は、本明細書において説明したプロセス、機械、製造、物質組成、手段、方法、およびステップの特定の実施形態に限定されるものではない。当業者には本開示から容易に理解されるように、本明細書で説明した対応する実施形態と実質的に同じ機能を実行する、または実質的に同じ結果を実現する、現存するまたは今後開発されるプロセス、機械、製造、物質組成、手段、方法、またはステップを、本開示に従って利用してもよい。したがって、添付の特許請求の範囲は、そのようなプロセス、機械、製造、物質組成、手段、方法、またはステップを範囲内に含むものである。