"複数のチャネルの信号が予め定められた順序で時分割多重化された入力信号をサンプル毎に入力し、前記入力信号に含まれる一のチャネルの入力信号サンプルと当該チャネルの過去の信号サンプルである遅延信号サンプルに対して係数を用いて演算を行う演算部と、前記演算部が演算に用いる前記係数を切り替える切替部と、前記入力信号サンプルを前記入力信号に対するサンプリング間隔の前記チャネル数倍遅延させて、前記遅延信号サンプルを生成する遅延部を備えることを特徴とする信号処理装置。前記遅延部は、前記入力信号サンプルを1サンプリング間隔だけ遅延させる第1遅延回路部と、前記第n-1nは、1よりも大きく、Nよりも小さい整数、Nは1よりも大きい整数遅延回路部が遅延させた信号サンプルを1サンプリング間隔だけ遅延させる第n遅延回路部と、第N-1遅延回路部が前記遅延させた信号サンプルをさらに1サンプリング間隔だけ遅延させて前記遅延信号サンプルを生成する、第N遅延回路部と備えることを特徴とする請求項1に記載の信号処理装置。前記遅延信号サンプルとして、入力信号に含まれるチャネル数KKは、1より大きくNより小さい整数、又はNと等しい整数に応じて、第K遅延回路部が生成した遅延信号サンプルを選択する出力選択部を備えることを特徴とする請求項2に記載の信号処理装置。前記演算部は、前記入力信号サンプルならびに前記遅延信号サンプルに対して前記係数を積和演算することを特徴とする請求項1ないし3のいずれかに記載の信号処理装置。前記演算部は、前記入力信号サンプルならびに前記遅延信号サンプルに対して前記係数に基づく非線形演算を行うことを特徴とする請求項1ないし3のいずれかに記載の信号処理装置。複数のチャネル毎に対応する係数を入力する係数入力部を備える信号処理装置における信号処理方法であって、前記信号処理装置は、複数チャネルの信号が予め定められた順序で時分割多重化された入力信号をサンプル毎に入力し、前記入力信号に含まれる一のチャネルの入力信号サンプルと当該チャネルの過去の信号サンプルである遅延信号サンプルに対して係数を用いて演算を行う過程と、前記信号処理装置は、前記演算に用いる前記係数を切り替える過程と、前記信号処理装置は、前記入力信号サンプルを前記入力信号に対するサンプリング間隔の前記チャネル数倍遅延させて、前記遅延信号サンプルを生成する過程と、を有することを特徴とする信号処理方法。複数のチャネル毎に対応する係数を入力する係数入力部を備えるコンピュータに、複数チャネルの信号が予め定められた順序で時分割多重化された入力信号をサンプル毎に入力し、前記入力信号に含まれる一のチャネルの入力信号サンプルと当該チャネルの過去の信号サンプルである遅延信号サンプルに対して係数を用いて演算を行う手順、前記演算に用いる前記係数を切り替える手順、前記入力信号サンプルを前記入力信号に対するサンプリング間隔の前記チャネル数倍遅延させて、前記遅延信号サンプルを生成する手順、を実行させるための信号処理プログラム。複数チャネルの色空間信号が予め定められた順序で時分割多重化された入力画像信号をサンプル毎に入力し、前記入力画像信号に含まれる一のチャネルの入力信号サンプルと当該チャネルの過去の信号サンプルである遅延信号サンプルに対して係数を用いて演算を行って表示信号サンプルを生成する演算部と、前記演算部が演算に用いる前記係数を切り替える切替部と、前記入力信号サンプルを前記入力信号に対するサンプリング間隔の前記チャネル数倍遅延させて、前記遅延信号サンプルを生成する遅延部と、前記演算部が生成した表示信号サンプルからなる表示画像信号が表すカラー画像を表示する画像表示部を備えることを特徴とする画像表示装置。しかしながら、上述のデジタルローパスフィルターは、デジタル点順次色信号を一括してフィルタリングする。そのため、特許文献1記載のカラー撮像装置は、デジタル点順次色信号を構成する各チャネルの信号に対して、チャネル毎に異なる係数を用いて処理を行うことができなかった。本発明は上記の点に鑑みてなされたものであり、時分割多重化された信号を構成する各チャネルの信号に対して異なる係数を用いて処理を行うことができる信号処理装置、信号処理方法、信号処理プログラム、及び画像表示装置を提供する。1本発明は上記の課題を解決するためになされたものであり、本発明の一態様は、複数チャネルの信号が予め定められた順序で時分割多重化された入力信号をサンプル毎に入力し、前記入力信号に含まれる一のチャネルの入力信号サンプルと当該チャネルの過去の信号サンプルである遅延信号サンプルに対して係数を用いて演算を行う演算部と、前記演算部が演算に用いる前記係数を切り替える切替部と、前記入力信号サンプルを前記入力信号に対するサンプリング間隔の前記チャネル数倍遅延させて、前記遅延信号サンプルを生成する遅延部を備えることを特徴とする信号処理装置である。2本発明のその他の態様は、上述の信号処理装置において、前記遅延部は、前記入力信号サンプルを1サンプリング間隔だけ遅延させる第1遅延回路部と、前記第n-1nは、1よりも大きく、Nよりも小さい整数、Nは1よりも大きい整数遅延回路部が遅延させた信号サンプルを1サンプリング間隔だけ遅延させる第n遅延回路部と、第N-1遅延回路部が前記遅延させた信号サンプルをさらに1サンプリング間隔だけ遅延させて前記遅延信号サンプルを生成する、第N遅延回路部と備えることを特徴とする3本発明のその他の態様は、上述の信号処理装置において、前記遅延信号サンプルとして、入力信号に含まれるチャネル数KKは、1より大きくNより小さい整数、又はNと等しい整数に応じて、第K遅延回路部が生成した遅延信号サンプルを選択する出力選択部を備えることを特徴とする。4本発明のその他の態様は、上述の信号処理装置において、前記演算部は、前記入力信号サンプルならびに前記遅延信号サンプルに対して前記係数を積和演算することを特徴とする。5本発明のその他の態様は、上述の信号処理装置において、前記演算部は、前記入力信号サンプルならびに前記遅延信号サンプルに対して前記係数に基づく非線形演算を行うことを特徴とする。6本発明のその他の態様は、複数のチャネル毎に対応する係数を入力する係数入力部を備える信号処理装置における信号処理方法であって、前記信号処理装置は、複数チャネルの信号が予め定められた順序で時分割多重化された入力信号をサンプル毎に入力し、前記入力信号に含まれる一のチャネルの入力信号サンプルと当該チャネルの過去の信号サンプルである遅延信号サンプルに対して係数を用いて演算を行う過程と、前記信号処理装置は、前記演算に用いる前記係数を切り替える過程と、前記信号処理装置は、前記入力信号サンプルを前記入力信号に対するサンプリング間隔の前記チャネル数倍遅延させて、前記遅延信号サンプルを生成する過程と、を有することを特徴とする信号処理方法である。7本発明のその他の態様は、複数のチャネル毎に対応する係数を入力する係数入力部を備えるコンピュータに、複数チャネルの信号が予め定められた順序で時分割多重化された入力信号をサンプル毎に入力し、前記入力信号に含まれる一のチャネルの入力信号サンプルと当該チャネルの過去の信号サンプルである遅延信号サンプルに対して係数を用いて演算を行う手順、前記演算に用いる前記係数を切り替える手順、前記入力信号サンプルを前記入力信号に対するサンプリング間隔の前記チャネル数倍遅延させて、前記遅延信号サンプルを生成する手順、を実行させるための信号処理プログラムである。8本発明のその他の態様は、複数チャネルの色空間信号が予め定められた順序で時分割多重化された入力画像信号をサンプル毎に入力し、前記入力画像信号に含まれる一のチャネルの入力信号サンプルと当該チャネルの過去の信号サンプルである遅延信号サンプルに対して係数を用いて演算を行って表示信号サンプルを生成する演算部と、前記演算部が演算に用いる前記係数を切り替える切替部と、前記入力信号サンプルを前記入力信号に対するサンプリング間隔の前記チャネル数倍遅延させて、前記遅延信号サンプルを生成する遅延部と、前記演算部が生成した表示信号サンプルからなる表示画像信号が表すカラー画像を表示する画像表示部を備えることを特徴とする画像表示装置である。本発明によれば、簡素なハードウェア規模での信号処理を行うことができる。第1の実施形態以下、図面を参照しながら本発明の第1の実施形態について説明する。本実施形態に係る信号処理装置1は、入力信号としてNチャネルNは2又は2よりも大きい整数、例えば3の色信号値を含む画像信号に対して、線形演算の一例としてFIRフィルタリングを行う構成例である。入力信号は、各チャネルの信号サンプルとして、各チャネルの色信号値が時分割多重化された信号である。即ち、入力信号は、サンプル時刻毎に予め定められたチャネルの順序で各チャネルの色信号値が直列に配列された信号である。入力信号に含まれるチャネル数Nは、多重度を表す。入力信号のサンプリング時間間隔に多重度Nを乗じた時間を、多重化周期と呼ぶ。例えば、入力信号がYCbCr画像信号である場合、この入力信号は、Yチャネル、Cbチャネル、Crチャネルの各チャネルの色信号値を含む。YCbCrとは表色系の一例である。Yチャネルは、画素の座標毎の輝度値Yを信号サンプルとしてとるチャネルである。Cbチャネルは、画素の座標毎の青色成分の信号値Bから輝度値Yを差し引いた色差値B-Yを信号サンプルとしてとるチャネルである。Crチャネルは、画素の座標毎の赤色成分の信号値Rから輝度値Yを差し引いた色差値R-Yを信号サンプルとしてとるチャネルである。次に、入力信号の一例について説明する。図1は、入力信号の一例を表す概念図である。図1において、横軸はサンプル時刻を表し、四角形の領域は各々信号サンプルaY,0,0等を表す。添字の冒頭のYは、輝度値を表し、Yに続く0,0は、画素の座標を表す。この0,0は、あるフレームの画像の原点を表す。図1において、入力信号に含まれる信号サンプルは、左から右へ順に、aY,0,0、aCb,0,0、aCr,0,0、aY,0,1、aCb,0,1、aCr,0,1、...、aY,0,W-1、aCb,0,W-1、aCr,0,W-1、aY,1,0、aCb,1,0、aCr,1,0、...である。Wは、1フレームの画像信号に含まれる水平方向の画素数である。即ち、図1に示す例では、入力信号は、Yチャネル、Cbチャネル、Crチャネルの順で各座標の信号値が直列に配列され、画素間の順序がラスターraster順に配列されている。ラスター順とは、2次元の画像信号を画素毎にラスタースキャンrasterscan、ラスター走査する順序である。図2は、1つのフレームでのラスタースキャンを表す概念図を示す。図2の横軸は水平方向を表し、縦軸は垂直方向を表す。図2において、四角形の領域は各画素の座標を表す。図2の左上端が原点0,0である。矢印は、ラスター順を表す。図2では、ラスタースキャンによる対象画素は、原点から水平方向に最右端0,W-1に進む。その後、対象画素は、垂直方向の隣接する列の最左端1,0に進み、この点から水平方向に再右端1,W-1に進む。これを、対象画素が右下端H-1,W-1に達するまで繰り返す。Hは、1フレームの画像信号に含まれる垂直方向の画素数である。その後、対象画素は次のフレームの原点に進み、同様に対象画素の位置が移動する。なお、以下の説明では、画素の座標を原点からのラスター順jjは、整数値で表し、入力信号のチャネルをiで表すことがある。この例では、iは、Y、Cb、Crの何れかのチャネルを表す。チャネルi、座標jの信号サンプルをai,jと表し、チャネルiの信号サンプルからなる信号を[ai]と表す。図3は、本実施形態に係る信号処理装置1の構成を表す概略図である。信号処理装置1は、係数入力部11、切替部12、組み合わせ回路部演算部13及び遅延部14を含んで構成される。係数入力部11は、3個の係数群[bY]、[bCb]、及び[bCr]が予め記憶されている記憶部を備える。各係数群は、それぞれ対応するチャネルの信号に対する処理に用いられる。即ち、係数群[bY]は、Yチャネルの信号[aY]に対する処理に用いられる。係数群[bCb]は、Cbチャネルの信号[aCb]に対する処理に用いられる。係数群[bCr]は、Crチャネルの信号[aCr]に対する処理に用いられる。組み合わせ回路部13は、一例として、M次のFIRFiniteImpulseResponse;有限インパルスフィルタ応答フィルタ、特に、4次のFIRフィルタである。ここで、Mは、一般的に、2又は2よりも大きい整数である。係数群[bY]は、4個のフィルタ係数[bY,0,bY,1,...,bY,3]からなる。係数群[bCb]は、4個のフィルタ係数[bCb,0,bCb,1,...,bCb,3]からなる。係数群[bCr]は、4個のフィルタ係数[bCr,0,bCr,1,...,bCr,3]からなる。係数入力部11は、これらの係数群[bY]、[bCb]、及び[bCr]を切替部12に出力する。切替部12は、係数入力部11から入力された係数群[bY]、[bCb]、及び[bCr]から、入力信号のサンプル毎に、入力信号サンプルのチャネルiに対応する係数群[bi]を選択する。切替部12は、選択した係数群[bi]を組み合わせ回路部13に出力する。切替部12は、3個の入力端子群121-0~121-2、1個の出力端子群122及び可動切片123を含んで構成される。各入力端子群は、入力信号サンプルの各チャネルに対応しており、係数入力部11から当該チャネルの係数群[bY]、[bCb]、又は[bCr]が入力される。切替部12は、入力信号の信号サンプルが配列されたチャネルiの順序で可動切片123を対応するチャネルiに対応する入力端子群121-iに倒す。切替部12が可動切片123を倒す時間間隔は、入力信号のサンプリング時間間隔である。可動切片123は、入力端子群121-iから入力された係数群[bi]を出力端子群122に出力する。出力力端子群122は、可動切片123から入力された係数群[bi]を組み合わせ回路部13に出力する。組み合わせ回路部13には、上述の時分割多重化された入力信号に含まれる入力信号サンプルai,j3図3では、iがYチャネルである入力信号サンプルが入力される場合を示すがサンプル毎に外部から入力され、切替部12の出力端子群122から係数群[bi]が入力される。組み合わせ回路部13は、入力信号サンプル群[ai]に対して、入力された係数群[bi]を用いた演算を行う。入力信号サンプル群[ai]は、チャネルiの現在の入力信号サンプルai,j3と過去のM-1個Mは2又は2よりも大きい整数、例えば4の入力信号サンプルai,j~ai,j2からなる。組み合わせ回路部13は、演算結果を表す出力信号サンプルa’i,jを生成する。組み合わせ回路部13は、生成した出力信号サンプルa’i,jからなる出力信号をサンプル毎に外部に出力する。また、組み合わせ回路部13は、当該チャネルiの現在の入力信号サンプルai,j3と過去の2個M-2個の入力信号サンプルai,j1、ai,j2からなる入力信号サンプル群を遅延部14に出力する。組み合わせ回路部13は、遅延部14から当該チャネルiの前サンプルから過去の3個M-1個の入力信号サンプルai,j~ai,j2からなる遅延信号サンプル群[ai]j2,M-1が入力される。組み合わせ回路部13は、例えば、3個の分岐部131-1~131-3、4個の乗算部132-0~132-3、及び加算部133を含んで構成される。この例は、組み合わせ回路部13が4次のFIRフィルタである場合である。分岐部131-1は、遅延部14から入力されたチャネルiにおける2サンプル過去の入力信号サンプルai,j1を乗算部132-1及び遅延部14に出力する。分岐部131-2は、遅延部14から入力されたチャネルiにおける1サンプル過去の信号サンプルai,j2を乗算部132-2及び遅延部14に出力する。分岐部131-3は、外部から入力された現在の信号サンプルai,j3を乗算部132-3及び遅延部14に出力する。乗算部132-0~132-3は、出力端子群122から係数群[bi]を構成するフィルタ係数bi,3~bi,0が入力される。乗算部132-0には、遅延回路部141-0が出力した3サンプル過去の入力信号サンプルai,jが入力される。乗算部132-1には、分岐部131-1が出力した2サンプル過去の入力信号サンプルai,j1が入力される。乗算部132-2には、分岐部131-2が出力した1サンプル過去の入力信号サンプルai,j2が入力される。乗算部132-3には、分岐部131-3が出力した現在の入力信号サンプルai,j3が入力される。乗算部132-0~132-3は、入力された3サンプル過去の入力信号サンプルai,j3から現サンプルの入力信号サンプルai,jに至る全部で4個の入力信号サンプルと、フィルタ係数bi,3~bi,0とをそれぞれ乗算する。乗算部132-0~132-3は、積bi,3ai,j3~bi,0ai,jをそれぞれ加算部133に出力する。加算部133は、乗算部132-0~132-3から入力された積bi,3ai,j3~bi,0ai,jを加算し、それらの和を表す出力信号サンプルa’i,jを生成する。加算部133は、生成した出力信号サンプルa’i,jを外部に出力する。遅延部14は、組み合わせ回路部13から入力された入力信号サンプル群[ai]j3,M-1を各々多重化周期だけ遅延させて遅延信号サンプル群[ai]j2,M-1を生成する。遅延部14は、生成した遅延信号サンプル群[ai]j2,M-1を組み合わせ回路部13に出力する。遅延部14は、3個の遅延回路部141-0~141-2を含んで構成される。遅延回路部141-0は、遅延回路部141-1から入力された次チャネルi1の入力信号サンプル群[ai1]j2,M-1を保持する。この入力信号サンプル群[ai1]j2,M-1は、前サンプルj2までの過去の3個M-1個の入力信号サンプルai1,j~ai1,j2からなる。遅延回路部141-0は、保持した入力信号サンプル群[ai1]j2,M-1を1サンプリング時間間隔後に遅延信号サンプル群として組み合わせ回路部13に出力する。そこで、遅延回路部141-0は、3個M-1個の遅延素子1411-0-0~1411-0-2を備える。遅延素子1411-0-0~1411-0-2は、遅延回路部141-1からチャネルi1の入力信号サンプルai1,j~ai1,j2を1サンプリング時間間隔保持する。遅延素子1411-0-0~1411-0-2は、保持した入力信号サンプルai,j~ai,j2を各々乗算部132-0、分岐部131-1及び分岐部131-2に出力する。遅延回路部141-1は、遅延回路部141-2から入力された、その次のチャネルi2の入力信号サンプル群[ai2]j2,M-1を保持する。この入力信号サンプル群[ai2]j2,M-1は、前サンプルj2までの過去の3個の入力信号サンプルai2,j~ai2,j2からなる。遅延回路部141-1は、保持した入力信号サンプル群[ai2]j2,M-1を1サンプリング時間間隔後に遅延回路部14-0に出力する。遅延回路部141-1は、3個の遅延素子1411-1-0~1411-1-2を備える。遅延素子14-1-0~14-1-2は、遅延回路部141-2からチャネルi2の信号サンプルai2,j~ai2,j2を1サンプル時間保持する。遅延素子1411-1-0~1411-1-2は、保持した入力信号サンプルai1,j~ai1,j2を各々遅延素子1411-1-0~1411-1-2に出力する。遅延回路部141-2は、組み合わせ回路部13から入力された、現チャネルiの入力信号サンプル群[ai]j3,M-1を保持する。遅延回路部141-2は、保持した入力信号サンプル群[ai]j3,M-1を1サンプリング時間間隔後に遅延回路部141-1に出力する。遅延回路部141-2は、3個の遅延素子1411-2-0~1411-2-2を備える。遅延素子1411-2-0~1411-2-2は、分岐部131-1~131-3から入力されたチャネルiの入力信号サンプルai,j1~ai2,j2を1サンプル時間保持する。遅延素子1411-2-0~1411-2-2は、保持した入力信号サンプルai,j1~ai,j3を各々遅延素子1411-1-0~遅延部1411-1-2に出力する。これにより、組み合わせ回路部13から出力された入力信号サンプルai,j3は、遅延部14において多重化周期、即ち3サンプリング時間間隔Nサンプリング時間間隔遅延して組み合わせ回路部13に出力される。これらの入力信号サンプルが、チャネル毎の入力信号サンプル群[ai]を構成する。そして、組み合わせ回路部13は、そのチャネルiについての入力信号サンプル群[ai]を処理対象として利用する。このとき、チャネルiに対応する係数群[bi]が組み合わせ回路部13に入力され、処理に用いられる。遅延部14を構成する遅延回路部141-0~141-2は、1サンプリング時間間隔毎に入力された信号サンプル群[ai]を遅延させて出力する。入力信号が多重度3Nで時分割多重化されているため、サンプリング時間間隔で、組み合わせ回路部13が処理対象として利用される入力信号サンプルのチャネルiが切り替わる。同時に、組み合わせ回路部13に入力される係数群[bi]のチャネルiが切り替わる。次に、組み合わせ回路部13に外部から信号サンプルaY,j3が入力された時点において、各構成部に入力される信号について説明する。出力端子122へ入力される係数は、bY,0、bY,1、bY,2、及びbY,3である。分岐部131-1~131-3へ入力される入力信号サンプルは、aY,j1~aY,j3である。乗算部132-0へ入力される入力信号サンプルと係数は、それぞれaY,j及びbY,0である。乗算部132-1へ入力される信号サンプルと係数は、それぞれaY,j1及びbY,1である。乗算部132-2へ入力される信号サンプルと係数は、それぞれaY,j2及びbY,2である。乗算部132-3へ入力される信号サンプルと係数は、それぞれaY,j3及びbY,3である。加算部133へ入力される信号サンプルは、bY,0aY,j、bY,1aY,j1、bY,2aY,j2、及びbY,3aY,j3である。遅延素子1411-0-0~1411-0-2へ入力される入力信号サンプルは、aCb,j~aCb,j2である。遅延素子1411-1-0~1411-1-2へ入力される入力信号サンプルは、aCr,j~aCr,j2である。遅延素子1411-2-0~1411-2-2へ入力される入力信号サンプルは、aY,j1~aY,j3である。次に、本実施形態に係る信号処理について説明する。図4は、本実施形態に係る信号処理を表すフローチャートである。ステップS101信号処理装置1は、処理に用いられる係数を初期設定する。設定する係数は、例えば、入力信号に含まれるチャネル数N、各チャネルに対応する係数群[bi]、1個の係数群[bi]に含まれる係数の数M、サンプル時間、及び画像のサイズ水平方向画素数W、垂直方向画素数Hである。その後、ステップS102に進む。ステップS102組み合わせ回路部13は、入力信号に含まれる入力信号サンプルai,j3がサンプル毎に外部から入力される。組み合わせ回路部13は、遅延回路部14-0から当該チャネルiの前サンプルj2から過去の3M-1個の信号サンプルai,j~ai,j2からなる遅延信号サンプル群[ai]j2,M-1が入力される。その後、ステップS103に進む。ステップS103切替部12は、係数入力部11から入力信号サンプルのチャネルiに対応する係数群[bi]が入力され、入力された係数群[bi]を組み合わせ回路部13に出力する。その後、ステップS104に進む。ステップS104組み合わせ回路部13は、現在の入力信号サンプルai,j3及び過去のM-1個の入力信号サンプルai,j~ai,j2からなる入力信号サンプル[ai]に対して、切替部12から入力された係数群[bi]を用いて演算を行い、演算結果を表す出力信号サンプルa’i,jを生成する。組み合わせ回路部13が4M次のFIRフィルタである場合、組み合わせ回路部13は、入力信号サンプルai,j~ai,j3と係数群[bi]に含まれるフィルタ係数bi,0~bi,3で重み付き加算畳み込み演算[convolution]とも呼ぶする。その後、ステップS105に進む。ステップS105組み合わせ回路部13は、生成した出力信号サンプルa’i,jを外部に出力する。その後、ステップS106に進む。ステップS106組み合わせ回路部13は、現在の入力信号サンプルai,j3及び過去の2M-2個の入力信号サンプルai,j1、ai,j2からなる入力信号サンプル群[ai]j3,M-1を遅延部14に出力する。遅延部14は、組み合わせ回路部13から入力された入力信号サンプル群[ai]j3,M-1を多重化周期だけ保持する。遅延部14は、多重化周期が経過した後、保持した入力信号サンプル群[ai]j2,M-1を遅延信号サンプル群として組み合わせ回路部に出力する。組み合わせ回路部13は、遅延部14から遅延信号サンプル群[ai]j2,M-1が入力される。その後、ステップS107に進む。ステップS107切替部12は、係数入力部11から入力された係数群から、組み合わせ回路部13に出力する係数群として入力信号サンプルの次のチャネルi1に対応する係数群[bi1]を選択する。その後、処理を終了する。このように、本実施形態によれば、多重化信号を構成する各チャネルの信号に対して異なる係数を用いて処理を行うことができる。そのため、チャネル毎に異なる特性を反映した出力信号を得ることができる。また、本実施形態では、入力信号をチャネル毎に分離する構成、チャネル毎に演算を行う構成例えば、加算器等に比較して規模が大きい乗算器等及び処理済みの各チャネルの信号を再度多重化する構成を省略することができる。そのため、ハードウェア規模が過大になることが回避される。第2の実施形態次に、図面を参照しながら本発明の第2の実施形態について説明する。本実施形態に係る信号処理装置2は、前述の信号処理装置1とは異なるフォーマットサンプリング形式の入力信号に対して処理を行う。処理対象の入力信号は、4:2:2形式でサンプリングされたYCbCr画像信号である。これに対し信号処理装置1の入力信号のフォーマットは、4:4:4形式である。4:2:2形式のYCbCr画像信号も、Yチャネル、Cbチャネル、Crチャネル、各チャネルの色信号値を含む。但し、Yチャネルの信号の解像度画素間隔が、Cbチャネル、Crチャネルの信号の解像度画素間隔のそれぞれ半分である。そのため、4:2:2形式の入力信号は、2系統の信号を含む。一方の系統の信号は、Yチャネルの信号だけで構成される輝度信号である。他方の系統の信号は、Cbチャネルの信号サンプルとCrチャネルの信号サンプルが交互に配列されて時分割多重化された色差信号である。つまり、色差信号のチャネル数多重度Nは2である。次に、輝度信号の一例について説明する。図5は、輝度信号の一例を表す概念図である。図5において、横軸はサンプル時刻を表し、四角形の領域は各々信号サンプルaY,0,0等を表す。図5において、輝度信号に含まれる信号サンプルは、左から右へ順に、aY,0,1、aY,0,0、aY,0,2、aY,0,3、...、aY,0,W-1、aY,1,0、aY,1,1、aY,1,2、...である。即ち、図5に示す例では、輝度信号は、Yチャネルの信号値がラスター順に直列に配列されて構成されている。次に、色差信号の一例について説明する。図6は、色差信号の一例を表す概念図である。図6において、横軸はサンプル時刻を表し、四角形の領域は各々信号サンプルaCb,0,0等を表す。図6において、色差信号に含まれる信号サンプルは、左から右へ順に、aCb,0,0、aCr,0,0、aCb,0,1、aCr,0,1、...、aCb,0,W/2-1、aCr,1,0、aCb,1,0、aCr,1,1、...である。即ち、図6に示す例では、色差信号は、Cbチャネル、Crチャネルの順で各座標の信号値が直列に配列インターリーブされ、座標間の順序がラスター順に配列されて構成されている。次に、信号処理装置2の構成について説明する。信号処理装置2は、輝度信号及び色差信号に対し、各々独立に処理例えば、FIRフィルタリングを行う。図7は、本実施形態に係る信号処理装置2の構成を表す概略図である。信号処理装置2は、係数入力部21、切替部22、色差処理回路部23-1、輝度処理回路部23-2及び遅延部24-1、2を含んで構成される。係数入力部21の構成は、係数入力部11図3と同様である。但し、係数入力部21は、2個の係数群[bCb]、及び[bCr]が予め記憶されている記憶部を備える。各係数群は、対応するチャネルの信号に対する処理に用いられる。係数入力部21は、これらの係数群[bCb]及び[bCr]を切替部22に出力する。切替部22の構成は、切替部12図3と同様である。但し、切替部22は、係数入力部21から入力された係数群[bCb]及び[bCr]から、色差信号のサンプル毎に、色差信号サンプルのチャネルiに対応する係数群[bi]を選択する。切替部22は、選択した係数群[bi]を色差処理回路部23に出力する。色差処理回路部23-1の構成は、組み合わせ回路部13図3と同様である。但し、色差処理回路部23-1には、上述の色差信号に含まれる色差信号サンプルai,j3がサンプル毎に外部から入力され、切替部22から係数群[bi]が入力される。色差処理回路部23-1は、入力色差信号サンプル群[ai]に対して、入力された係数群[bi]を用いた演算を行う。入力色差信号サンプル群[ai]は、色差信号を構成するチャネルiの現在の入力色差信号サンプルai,j3と過去の3個M-1個の入力色差信号サンプルai,j~ai,j2からなる。Mは、前述のFIRフィルタの次数4である。色差処理回路部23-1は、演算結果を表す出力色差信号サンプルa’i,jを生成する。色差処理回路部23-1は、生成した出力色差信号サンプルa’i,jからなる出力色差信号をサンプル毎に外部に出力する。また、色差処理回路部23-1は、当該チャネルiの現在の入力色差信号サンプルai,j3と過去の2個M-2個の入力色差信号サンプルai,j1、ai,j2からなる入力色差信号サンプル群[ai]j3,M-1を遅延部24-1に出力する。色差処理回路部23-1は、遅延部24-1から当該チャネルiの前サンプルから過去の3個M-1個の入力色差信号サンプルai,j~ai,j2からなる遅延信号サンプル群[ai]j2,M-1が入力される。輝度処理回路部23-2の構成は、組み合わせ回路部13図3と同様である。但し、輝度処理回路部23-2は、上述の輝度信号に含まれる輝度信号サンプルaY,j3がサンプル毎に外部から入力される。輝度処理回路部23-2は、輝度信号を構成する現在の入力輝度信号サンプルaY,j3と過去の3個M-1個の入力輝度信号サンプルaY,j~aY,j2からなる入力輝度信号サンプル群[aY]に対して、予め定められた係数群[bY]を用いた演算を行う。輝度処理回路部23-1は、演算結果を表す出力輝度信号サンプルa’Y,jを生成する。輝度処理回路部23-1は、生成した出力輝度信号サンプルa’Y,jからなる出力輝度信号をサンプル毎に外部に出力する。また、輝度処理回路部23-1は、現在の入力輝度信号サンプルaY,j3と過去の2個M-2個の入力輝度信号サンプルaY,j1、aY,j2からなる入力輝度信号サンプル群[aY]j3,M-1を遅延部24-2に出力する。輝度処理回路部23-2は、遅延部24-2から前サンプルから過去の3個M-1個の入力輝度信号サンプルaY,j~aY,j2からなる遅延信号サンプル群[aY]j2,M-1が入力される。遅延部24-1の構成は、遅延部14図3と同様である。但し、遅延部24-1は、色差処理回路部23-1から入力された入力色差信号サンプル群[ai]j3,M-1を各々多重化周期だけ遅延させて遅延信号サンプル群[ai]j2,M-1を生成する。遅延部14-1は、生成した遅延信号サンプル群[ai]j2,M-1を色差処理回路部23-1に出力する。この例では、遅延部24-1は、2個の遅延回路部241-1-0、241-1-1を含んで構成される。遅延部24-2の構成は、遅延部14図3と同様である。但し、遅延部24-2は、輝度処理回路部24-1から入力された入力輝度信号サンプル群[aY]j3,M-1を各々サンプリング時間間隔だけ遅延させて遅延信号サンプル群[aY]j2,M-1を生成する。遅延部14-1は、生成した遅延信号サンプル群[aY]j2,M-1を色差処理回路部23-1に出力する。この例では、遅延部24-2は、1個の遅延回路部241-2を含んで構成される。このように、本実施形態によれば、時分割多重化された色差信号と多重化されていない輝度信号が独立に入力されても、色差信号を各チャネルに分離することなくチャネル毎に異なる係数群を用いて処理を行うことができる。第3の実施形態次に、図面を参照しながら本発明の第3の実施形態について説明する。本実施形態に係る信号処理装置3は、入力信号として3チャネルのYCbCr画像信号に対して、非線形演算の一例として中央値を選択する処理を行う構成例である。図8は、本実施形態に係る信号処理装置3の構成を表す概略図である。信号処理装置3は、係数入力部31、切替部32、組み合わせ回路部33、及び遅延部34を含んで構成される。係数入力部31の構成は、係数入力部11図3と同様である。但し、係数入力部31は、3個の係数bY,0、bCb,0、及びbCr,0が予め記憶されている記憶部を備える。各係数bi,0は、チャネルiの入力信号サンプル群[ai]に対して後述する中央値を選択するか否かを表す値である。例えば、bi,0が1であるとは、チャネルiの入力信号サンプル群[ai]の中央値を選択することを表す。bi,0が0であるとは、チャネルiの入力信号サンプル群[ai]の中央値を選択しないことを表す。係数入力部31は、これらの係数bY,0、bCb,0、及びbCr,0を切替部32に出力する。切替部32の構成は、切替部12図3と同様である。但し、切替部32は、係数入力部31から入力された係数bY,0、bCb,0、及びbCr,0から、入力信号のサンプル毎に、入力信号サンプルのチャネルiに対応する係数bi,0を選択する。切替部32は、選択した係数bi,0を組み合わせ回路部33に出力する。組み合わせ回路部33は、入力信号に含まれる入力信号サンプルai,j2図8では、iがYチャネルである入力信号サンプルが入力される場合を示すがサンプル毎に外部から入力され、切替部32から係数bi,0が入力される。組み合わせ回路部33-1は、チャネルiの現在の入力信号サンプルai,j2と過去のL-1個Lは、2よりも大きい整数、例えば3の入力信号サンプルai,j、ai,j1からなる入力信号サンプル群[ai]に対して、入力された係数bi,0に基づく処理を行う。係数bi,0が中央値を選択することを表す場合、組み合わせ回路部33は、入力信号サンプル群[ai]から、その中央値である入力信号サンプルを演算結果として選択する。係数bi,0が中央値を選択しないことを表す場合、組み合わせ回路部33は、入力信号サンプル群[ai]から、その中央の入力信号サンプルai,j1を演算結果として選択する。組み合わせ回路部33は、演算結果を表す出力信号サンプルa’i,jを生成する。組み合わせ回路部33は、生成した出力信号サンプルa’i,jからなる出力信号をサンプル毎に外部に出力する。また、組み合わせ回路部33は、当該チャネルiの現在の入力信号サンプルai,j2と過去の1個L-2個の入力信号サンプルai,j1からなる入力信号サンプル群[ai]j2,L-1を遅延部34に出力する。組み合わせ回路部33は、遅延部34から当該チャネルiの前サンプルから過去の1個L-2個の入力信号サンプルai,j~ai,j2からなる遅延信号サンプル群[ai]j1,L-1が入力される。組み合わせ回路部33は、分岐部331-1~331-3、中央値選択部332、及び切替部333を含んで構成される。分岐部331-1は、外部から入力された入力信号サンプルai,j2を、中央値選択部332及び遅延部34に出力する。分岐部331-2は、遅延部34から入力されたチャネルiにおける1サンプル過去の入力信号サンプルai,j1を分岐部331-3及び切替部333に出力する。分岐部331-3は、分岐部331-2から入力されたチャネルiにおける1サンプル過去の入力信号サンプルai,j1を中央値選択部332及び遅延部34に出力する。中央値選択部332は、チャネルiの2サンプルL-1サンプル過去の入力信号サンプルai,jを遅延部34から入力され、チャネルiの1サンプル過去の入力信号サンプルai,j1を分岐部331-3から入力され、チャネルiの現在の入力信号サンプルai,j2を分岐部331-1から入力される。中央値選択部332は、入力された入力信号サンプルai,j~ai,j2から、その中央値中間値、メディアン[median]ともいうを選択する。中央値とは、有限個の数値から、最大値から値が大きい順又は、最小値から値が小さい順にに順列させたとき、その中央の順位この例では、2番目をとる数値である。中央値選択部332は、選択した中央値を切替部333に出力する。切替部333は、切替部332から入力された係数bi,0に基づいて中央値選択部332から入力された中央値と分岐部331-2から入力された入力信号サンプルai,j1の何れかを演算結果として選択する。切替部333は、係数bi,0が中央値を選択することを表す場合、中央値選択部332から入力された中央値を選択する。切替部333は、係数bi,0が中央値を選択しないことを表す場合、分岐部331-2から入力された入力信号サンプルai,j1を選択する。切替部333は、選択した演算結果を表す出力信号サンプルa’i,jを生成し、生成した出力信号サンプルa’i,jを外部に出力する。切替部333は、例えば、入力端子3331-1、3331-2、出力端子3332、及び可動切片3333を含んで構成される。入力端子3331-1には、分岐部331-2から入力信号サンプルai,j1が入力される。入力端子3331-2は、中央値選択部332から中央値が入力される。出力端子3332は、可動切片3333から入力された信号サンプルを出力信号サンプルa’i,jとして外部に出力する。切替部333は、係数bi,0が中央値を選択することを表す場合、可動切片3333を入力端子3331-2に倒し、中央値選択部332から入力された中央値を出力端子3332に出力する。切替部333は、係数bi,0が中央値を選択しないことを表す場合、可動切片3333を入力端子3331-1に倒し、分岐部331-2から入力された入力信号サンプルai,j1を出力端子3332に出力する。遅延部34の構成は、遅延部14図3と同様である。但し、遅延部34は、組み合わせ回路部33から入力された入力信号サンプル群[ai]j2,L-1を各々多重化周期だけ遅延させて遅延信号サンプル群[ai]j1,L-1を生成する。遅延部34は、生成した遅延信号サンプル群[ai]j1,L-1を組み合わせ回路部331に出力する。この例では、遅延部34は、3個の遅延回路部341-0~341-2を含んで構成される。遅延回路部341-0は、遅延回路部341-1から入力された次チャネルi1の入力信号サンプル群[ai1]j1,L-1を保持する。この入力信号サンプル群[ai1]j1,L-2は、前サンプルjまでの過去の2個L-1個の入力信号サンプルai1,j、ai1,j1からなる。遅延回路部341-0は、保持した入力信号サンプル群[ai]j2,L-1を1サンプリング時間間隔後に遅延信号サンプル群として組み合わせ回路部33に出力する。ここで、遅延回路部341-0は、チャネルiの前サンプルj1の入力信号サンプルai,j1を分岐部331-2に出力する。遅延回路部341-0は、チャネルiの2L-1サンプル前のサンプルj2の入力信号サンプルai,jを中央値選択部332に出力する。遅延回路部341-1は、遅延回路部341-2から入力された、その次のチャネルi2の入力信号サンプル群[ai2]j1,L-1を保持する。この入力信号サンプル群[ai2]j1,L-1は、前サンプルj1までの過去の2個L-1個の入力信号サンプルai2,j~ai2,j1からなる。遅延回路部14-1は、保持した入力信号サンプル群[ai2]j1,L-1を1サンプリング時間間隔後に遅延回路部14-0に出力する。遅延回路部341-2は、組み合わせ回路部13から入力された、現チャネルiの入力信号サンプル群[ai]j2,L-1を保持する。遅延回路部341-2は、保持した入力信号サンプル群[ai]j2,L-1を1サンプリング時間間隔後に遅延回路部341に出力する。ここで、遅延回路部341-2は、分岐部331-1から現チャネルiの入力信号サンプルai,j2が入力される。遅延回路部341-2は、分岐部331-3から現チャネルiの前サンプルj1の入力信号サンプルai,j1が入力される。なお、切替部333は、上述の構成に限らず、次に述べる構成を備えていてもよい。図9は、本実施形態に係る切替部333の他の構成例を表す概略図である。切替部333は、減算部3334、乗算部3335-1、乗算部3335-2及び、比較部3336を含んで構成される。減算部3334は、固定値1から切替部32から入力された係数bi,0を減算した信号値を、乗算部3335-2に出力する。ここで、係数bi,0は、上述のように1又は0の値をとり、係数bi,0が1のときは減算部3336から出力される信号値は0となる。これに対し、係数bi,0が0のときは減算部3336から出力される信号値は1となる。減算部3336は、この例に限られず、切替部32から入力された係数bi,0に対してNOT演算を行う構成例えば、NOT回路を備えていればよい。乗算部3335-1は、中央値選択部332から入力された中央値と切替部32から入力された係数bi,0を乗算し、乗算によって得られた積を比較部3335に出力する。乗算部3335-2は、分岐部331-2から入力された入力信号サンプルai,j1と減算部3334から入力された信号値を乗算し、乗算によって得られた積を比較部3335に出力する。比較部3336は、乗算部3335-1から入力された積の絶対値と、乗算部3335-2から入力された積の絶対値を比較する。比較部3336は、積の絶対値が大きい方の信号サンプルを出力信号サンプルa’i,jとして外部に出力する。次に、本実施形態に係る組み合わせ回路部33が行う演算処理について説明する。図10は、本実施形態に係る演算処理を示すフローチャートである。ステップS201分岐部331-1は、外部から入力された入力信号サンプルai,j2を、中央値選択部332及び遅延部34に出力する。分岐部331-2は、遅延部34から入力されたチャネルiにおける1サンプル過去の入力信号サンプルai,j1を分岐部331-3及び切替部333に出力する。分岐部331-3は、分岐部331-2から入力されたチャネルiにおける1サンプル過去の入力信号サンプルai,j1を中央値選択部332及び遅延部34に出力する。その後、ステップS202に進む。ステップS202中央値選択部332は、チャネルiの2サンプル過去の入力信号サンプルai,jを遅延部34から入力され、チャネルiの1サンプル過去の入力信号サンプルai,j1を分岐部331-3から入力され、チャネルiの現在の入力信号サンプルai,j2を分岐部331-1から入力される。中央値選択部332は、入力された入力信号サンプルai,j~ai,j2から、その中央値を選択する。中央値選択部332は、選択した中央値を切替部333に出力する。その後、ステップS203に進む。ステップS203切替部333は、中央値選択部332から中央値を入力され、分岐部331-2から入力信号サンプルai,j1を入力される。その後、ステップS204に進む。ステップS204切替部333は、切替部332からチャネルiに対応する係数bi,0を入力される。その後、ステップS205に進む。ステップS205切替部333は、係数bi,0が中央値を選択することを表す値か否かを判断する。係数bi,0が中央値を選択することを表す値と判断された場合ステップS205Y、ステップS206に進む。係数bi,0が中央値を選択することを表す値ではないと判断された場合ステップS205N、ステップS207に進む。ステップS206切替部333は、中央値選択部332から入力された中央値を選択し、選択した演算結果を表す出力信号サンプルa’i,jを外部に出力する。その後、処理を終了する。ステップS207切替部333は、分岐部331-2から入力された入力信号サンプルai,j1を選択し、選択した演算結果を表す出力信号サンプルa’i,jを外部に出力する。その後、処理を終了する。このように、本実施形態によれば、多重化信号を構成する各チャネルの信号に対して異なる係数を用いて非線形処理を行うことができる。例えば、中央値を選択するか否か、即ち有効にするか否かを、入力信号を各チャネルに分離することなくチャネル毎に選択することができる。第4の実施形態次に、図面を参照しながら本発明の第4の実施形態について説明する。本実施形態に係る信号処理装置4は、多重度Kチャネル数が変化する入力信号を処理する。但し、最大多重度をNNは、1よりも大きい整数とする。図11は、本実施形態に係る信号処理装置4の構成を表す概略図である。信号処理装置4は、係数入力部41、切替部42、組み合わせ回路部43及び遅延部44を含んで構成される。係数入力部41の構成は、係数入力部11図3と同様である。但し、係数入力部41は、N個の係数群[b0]、[b1]、...及び[bN-1]が予め記憶されている記憶部を備える。各係数群[bi]は、チャネルiの入力信号サンプル群[ai]に対する演算処理に用いる係数群である。係数群[bi]は、例えば、FIRフィルタ係数である。係数入力部41は、これらの係数群[b0]、[b1]、...及び[bN-1]を切替部42に出力する。切替部42の構成は、切替部12図3と同様である。但し、切替部42は、係数入力部41から入力されたK個の係数群[b0]、[b1]、...及び[bK-1]から、入力信号のサンプル毎に、入力信号サンプルのチャネルiに対応する係数群[bi]を選択する。このようにして、チャネル数Kの変化に応じて選択される係数群の範囲を変更する。切替部42は、選択した係数群[bi]を組み合わせ回路部43に出力する。組み合わせ回路部43の構成は、組み合わせ回路部13と同様である。但し、組み合わせ回路部43は、入力信号に含まれる入力信号サンプルai,jMがサンプル毎に外部から入力され、切替部32から係数群[bi]が入力される。組み合わせ回路部43は、チャネルiの現在の入力信号サンプルai,jMと過去のM-1個Mは、一度に処理に用いられるサンプル数を表す0よりも大きい整数、例えば3の入力信号サンプルai,j、ai,jM-1からなる入力信号サンプル群[ai]に対して、入力された係数群[bi]に基づく処理を行う。組み合わせ回路部43は、演算結果を表す出力信号サンプルa’i,jを生成する。組み合わせ回路部43は、生成した出力信号サンプルa’i,jからなる出力信号をサンプル毎に外部に出力する。組み合わせ回路部43は、当該チャネルiの現在の入力信号サンプルai,jMと過去のM-2個の入力信号サンプルai,j1~ai,jM-1からなる入力信号サンプル群[ai]jM,M-1を遅延部44に出力する。組み合わせ回路部43は、遅延部44から当該チャネルiの前サンプルから過去のM-1個の入力信号サンプルai,j~ai,jM-1からなる遅延信号サンプル群[ai]jM-1,M-1が入力される。遅延部44は、N個の遅延回路部441-1~441-N及び選択部442を含んで構成される。遅延回路部441-1は、組み合わせ回路部43から入力された入力信号サンプル群[ai]jM,M-1を保持する。遅延回路部441-1は、保持した入力信号サンプル群[aiK-1]jM-1,M-1を1サンプリング時間間隔後に遅延回路部441-2及び選択部442に出力する。遅延回路部441-nnは、1より大きくNより小さい整数は、遅延回路部441-n-1から入力された入力信号サンプル群[aiK-n1]jM-1,M-1を保持する。遅延回路部441-nは、保持した入力信号サンプル群[aiK-n]jM-1,M-1を1サンプリング時間間隔後に遅延回路部441-n1及び選択部442に出力する。遅延回路部441-Nは、遅延回路部441-N-1から入力された入力信号サンプル群[aiK-N1]jM-1,M-1を保持する。遅延回路部441-nは、保持した入力信号サンプル群[aiK-N]jM-1,M-1を1サンプリング時間間隔後に選択部442に出力する。ここで、入力信号サンプル群[aiK-n1]jM-1,M-1のインデックスのうちK-n1は、チャネル番号を表す整数である。選択部442は、遅延回路部441-1~441-Nから入力された入力信号サンプル群[aiK-1]jM-1,M-1~[aiK-N]jM-1,M-1から、チャネル数Kに対応する入力信号サンプル群[ai]jM-1,M-1を選択する。選択部442は、選択した入力信号サンプル群[ai]jM-1,M-1を遅延信号サンプル群として組み合わせ回路部43に出力する。ここで、チャネル数Kは、予め設定された値でもよいし、入力信号に付随して入力されるチャネル数情報が表す値でもよい。ここで、選択部442は、入力端子4421-1~4421-N、出力端子4422及び可動端子4423を備える。入力端子4421-1~4421-Nは、遅延回路部441-1~441-Nからそれぞれ入力された入力信号サンプル群[aiK-1]jM-1,M-1~[aiK-N]jM-1,M-1が入力される。出力端子4422は、可動端子4423に入力された入力信号サンプル群を組み合わせ回路部443に出力する。選択部442は、チャネル数がKの場合、可動端子4423を選択部4421-Kに倒す。このとき、可動端子4423は、チャネル数Kに対応する選択部4421-Kから入力信号サンプル群[ai]jM-1,M-1を出力端子4422に出力する。次に、本実施形態に係る信号処理について説明する。図12は、本実施形態に係る信号処理を表すフローチャートである。本実施形態に係る信号処理は、図5のステップS101~S107の他、ステップS308~S310を実行する。ここで、本実施形態では、ステップS105を実行した後で、ステップS308に進む。ステップS308遅延部44は、入力された入力信号サンプルに対応するチャネル番号iを1増加させる。遅延部44は、増加させたチャネル番号がチャネル数Kを越えたか否か判断する。チャネル番号がチャネル数Kを越えたと判断された場合ステップS308Y、チャネル番号iを初期値、例えば0に戻し、ステップS309に進む。チャネル番号がチャネル数Kを越えていないと判断された場合ステップS308N、ステップS106に進む。ステップS309遅延部44は、チャネル数Kが変化したか否か判断する。チャネル数Kが変化したと判断された場合ステップS309Y、ステップS310に進む。チャネル数Kが変化していないと判断された場合ステップS309N、ステップS106に進む。ステップS310選択部442は、遅延回路部441-1~441-Nから入力された入力信号サンプル群[aiK-1]jM-1,M-1~[aiK-N]jM-1,M-1から、チャネル数Kに対応する入力信号サンプル群[ai]jM-1,M-1を選択する。選択部442は、選択した入力信号サンプル群[ai]jM-1,M-1を遅延信号サンプル群として組み合わせ回路部43に出力する。その後、ステップS106に進む。なお、チャネル数Kが固定値である場合には、ステップS309を省略してもよい。このように、本実施形態によれば、1サンプリング時間間隔ずつ遅延させた複数の入力信号サンプル群から、多重化周期だけ遅延した入力信号サンプル群が選択される。選択された入力信号サンプル群は遅延信号サンプル群として演算の対象となる。従って、本実施形態では、多重度が異なる入力信号や多重度が変化する入力信号に対しても、入力信号を各チャネルに分離することなくチャネル毎の処理を行うことができる。第5の実施形態次に、図面を参照しながら本発明の第5の実施形態について説明する。図13は、本実施形態に係る画像表示装置5の構成を示す概略図である。画像表示装置5は、信号処理部500、受信アンテナ501、外部入力端子502、HDMIHigh-DefinitionMultimediaInterface;高解像度マルチメディアインタフェースレシーバ503、ディスクドライブ504、チューナ505、セレクタ506、ネットワークIFInterface;インタフェース507、ROMRead-OnlyMemory;読出専用メモリ508、RAMRandomAccessMemory;ランダムアクセスメモリ509、CPUCentralProcessingUnit;中央処理装置510、赤外線受光部311、OSDOn-ScreenDisplay;オンスクリーンディスプレイ生成部512、LCDLiquidCrystalDisplay;液晶ディスプレイコントローラ513、及びLCD表示部514を含んで構成される。受信アンテナ501は、受信した放送電波に基づく受信信号をチューナ504に出力する。外部入力端子502は、画像表示装置5の外部から入力された信号をHDMIレシーバ503、ディスクドライブ504、チューナ505に出力する。HDMIレシーバ503は、外部入力端子502から入力されたHDMI形式の信号を画像信号に変換し、変換した画像信号をセレクタ506に出力する。ディスクドライブ504は、外部入力端子302から入力された画像信号を収納した記憶媒体例えば、ブルーレイディスクに記憶する。ディスクドライブ504は、例えば、記憶媒体から記憶された画像信号を読み出し、読み出した画像信号をセレクタ506に出力する。チューナ505は、受信アンテナ302から入力された受信信号又は外部入力端子502から入力された受信信号を、例えば操作入力信号に基づく搬送波周波数で復調して画像信号を生成し、生成した画像信号をセレクタ506に出力する。セレクタ506は、HDMIレシーバ503、ディスクドライブ504、チューナ505の何れかから入力された画像信号を例えば操作入力信号に基づき選択し、選択された画像信号を信号処理部500に出力する。ネットワークIF507は、通信回線例えば、ローカル通信回線、インターネットに接続され、画像表示装置5を動作させるためのプログラム例えば、バージョンアップ用プログラムをその通信回線から入力され、ROM508に記憶させる。CPU510は、ROM508から記憶されたプログラムを読み出し、読み出したプログラムを実行することにより画像表示装置5を構成する各部を動作させる。RAM509は、プログラムを動作させて生成したデータを一時的に記憶する。赤外線受光部511は、赤外線で入力された操作入力信号を電気信号による操作入力信号に変換し、チューナ505、セレクタ506又はOSD生成部512に出力する。OSD生成部512は、赤外線受光部311から入力された操作入力信号に基づき設定情報を示すOSD信号を生成し、生成したOSD信号をLCDコントローラ513に出力する。信号処理部500は、信号処理装置1図3、信号処理装置2図7、信号処理装置3図8または信号処理装置4図11のいずれかと同様の構成を備え、セレクタ506から入力された画像信号を入力信号として上述の処理を行って、出力信号を生成する。信号処理部500は、生成した出力信号をLCDコントローラ513に出力する。LCDコントローラ513は、信号処理装置500から入力された出力信号とOSD生成部512から入力されたOSD信号を重畳して表示画像信号を生成する。LCDコントローラ513は、生成した表示画像信号をLCD514に出力する。なお、OSD信号の入力がない場合は、LCDコントローラ513は、信号処理装置500から入力された出力信号を表示画像信号としてLCD514に出力する。LCD514は、LCDコントローラ513から入力された表示用画像信号に基づく画像を表示する。このように、本実施形態によれば、信号処理部500に入力される入力信号を構成する各チャネルの色信号に対して異なる係数を用いて処理を行うことができる。そのため、チャネル毎に異なる特性が付与された出力信号を得ることができる。また、本実施形態では、入力信号を各チャネルの色信号に分離する構成、チャネル毎に色信号に処理を行う構成、及び処理済みの信号を再度多重化する構成を省略することができる。そのため、ハードウェア規模が過大になることが回避される。なお、上述の各実施形態では、組み合わせ回路部13、33、43又は色差処理回路部23-1に入力される入力信号サンプルと切替部12、32、42又は22から入力される係数群とを同期させる同期部を備えてもよい。ここで、同期部が行う同期処理の一例について説明する。図14は、同期処理の一例を表すフローチャートである。ステップS401同期部は、入力信号から同期信号を検出したか否か判断する。同期信号が検出された場合ステップS401Y、ステップS402に進む。同期信号が検出されなかった場合ステップS401N、処理を終了する。ステップS402同期部は、同期信号の直後の入力信号サンプルに対応するチャネルiを検出し、係数選択信号を生成する。係数選択信号とは、検出したチャネルiに対応する係数群を選択することを指示する信号である。同期部は、生成した係数選択信号を切替部12図3、32図8、又は42図41又は、22図7に出力する。ステップS403切替部12、32、42、又は22は、同期部から入力された係数再設定信号が表すチャネルiに対応する係数群[bi]を選択し、選択した係数群[bi]を組み合わせ回路部13、33、43又は色差処理回路部23-1に出力する。上述のチャネル検出において、同期信号の直後の入力信号サンプルのチャネルiが予め定められている場合には、同期部は、そのチャネルiに対応する係数選択信号を生成する。ここで、同期信号の配置例について説明する。図15は、同期信号の配置例を表す概念図である。図15において、横軸はサンプル時刻を表し、四角形の領域は各々信号サンプルaY,0,0等を表す。図15において、入力信号に含まれる信号サンプルは、左から右へ順に、同期信号、aY,0,0、aCb,0,0、aCr,0,0、aY,0,1、aCb,0,1、aCr,0,1、...、aY,0,W-1、aCb,0,W-1、aCr,0,W-1、aY,1,0、aCb,1,0、aCr,1,0、...である。即ち、図15は、入力信号の先頭に同期信号が配置され、同期信号の直後に入力信号サンプルaY,0,0が配置されている例を表す。本実施形態では、同期信号は、各フレームの先頭に配置される垂直同期信号であっても、各ライン行の先頭に配置される水平同期信号であってもよい。組み合わせ回路部13、33、43又は色差処理回路部23-1に同期信号が入力されたとき、同期部は、入力信号から、この同期信号を検知する。同期部は、その直後の入力信号サンプルaY,0,0のチャネルYに対応する係数選択信号を生成する。切替部12、32、42、又は22は、同期部から入力された係数選択信号に基づきチャネルYに対応する係数群[bY]を選択し、選択した係数群を組み合わせ回路部13、33、43又は色差処理回路部23-1に出力する。これにより、同期部は、組み合わせ回路部13、33、43又は色差処理回路部23-1に入力される入力信号サンプルaY,0,0と対応する係数群[bY]を同期させることができる。なお、上述の組み合わせ回路部13図3、33図8、43図11及び色差処理回路部23-1図7は、遅延信号サンプル群に画面右端の画素に対応する信号サンプルを含む場合、新たな入力信号サンプルを含めずに演算対象となる入力信号サンプル群[ai]を構成してもよい。画面右端の画素とは、水平方向の座標がW-1である画素である。画面左端の画素とは、水平方向の座標が0である画素である。この場合、例えば、上述の組み合わせ回路部13、33、43及び色差処理回路部23-1は、新たな入力信号サンプルの代わりに、当該チャネルiの前回の入力信号サンプルを含める。従って、演算対象となる入力信号サンプル群[ai]に、互いに空間的に離れた画素の信号サンプルが含まれなくなる。これにより、処理された信号値の空間的連続性を維持し、処理による画像品質の劣化を回避できる。なお、上述では、組み合わせ回路部13、43及び色差処理回路部23-1がFIRフィルタである場合を例にとって説明したが、本実施形態では、これには限られない。組み合わせ回路部13、43及び色差処理回路部23-1は、チャネル毎に入力信号サンプル群に対して係数群に基づく演算を行う構成、例えば、IIRフィルタ、ARMAフィルタ、であればよい。なお、上述では、組み合わせ回路部33が中央値を選択するか否か、即ち中央値の選択を有効にするか否かをチャネル毎に定める場合を例にとって説明したが、本実施形態では、これには限られない。組み合わせ回路部33は、チャネル毎に異なる非線形演算を行う構成や処理方法の有効無効を定める構成であればよい。なお、上述では、組み合わせ回路部13、33、43及び色差処理回路部23-1がYCbCr画像信号もしくは、その一部のチャネルの信号を処理する場合を例にとって説明したが、本実施形態では、これには限られない。組み合わせ回路部13、33、43及び色差処理回路部23-1は、異なる表色系で表された画像信号、例えば、RGB画像信号、YUV画像信号を処理するものであってもよい。また、組み合わせ回路部13、33、43及び色差処理回路部23-1は、カラー画像に限らず時分割多重化された立体画像信号を処理するものであってもよい。このような立体画像信号は、各視点に対応したチャネルの画像信号例えば、左画像信号と右画像信号の信号サンプルがチャネル毎に交互に配列されている。なお、上述では、信号処理装置2が、入力信号として、複数のチャネルの信号サンプルを時分割多重化した系統の信号と、1チャネルの信号サンプルからなる系統の信号を独立に処理する例について説明したが、本実施形態ではこれには限られない。信号処理装置2は、複数の系統の各々多重度が異なる信号を独立に処理するものであればよい。なお、上述では、信号処理部500が、信号処理装置1と同様な構成を備える例について説明したが、本実施形態ではこれには限られない。信号処理部500は、信号処理装置2-4の何れかと同様な構成を備えてもよい。なお、上述では、信号処理装置1-4が、画像信号を入力信号として処理する場合を例にとって説明したが、本実施形態では、これには限られない。組み合わせ回路部13、33、43は、複数のチャネルの信号が時分割多重化された信号、例えば音声信号2チャネルステレオ信号、5.1チャネルステレオ信号、22.2チャネルステレオ信号、等を処理するものであってもよい。なお、上述した実施形態における信号処理装置1~4及び画像表示装置5の一部、例えば、係数入力部11、21、31、41、切替部12、22、32、42、組み合わせ回路部13、33、43、遅延部14、24-1、24-2、34、44、色差処理回路部23-1、輝度処理回路部23-2、信号処理部500、セレクタ506、OSD生成部512及びLCDコントローラ513をコンピュータで実現するようにしても良い。その場合、この制御機能を実現するためのプログラムをコンピュータ読み取り可能な記録媒体に記録して、この記録媒体に記録されたプログラムをコンピュータシステムに読み込ませ、実行することによって実現しても良い。なお、ここでいうコンピュータシステムとは、信号処理装置1~4又は画像表示装置5に内蔵されたコンピュータシステムであって、OSや周辺機器等のハードウェアを含むものとする。また、コンピュータ読み取り可能な記録媒体とは、フレキシブルディスク、光磁気ディスク、ROM、CD-ROM等の可搬媒体、コンピュータシステムに内蔵されるハードディスク等の記憶装置のことをいう。さらにコンピュータ読み取り可能な記録媒体とは、インターネット等のネットワークや電話回線等の通信回線を介してプログラムを送信する場合の通信線のように、短時間、動的にプログラムを保持するもの、その場合のサーバやクライアントとなるコンピュータシステム内部の揮発性メモリのように、一定時間プログラムを保持しているものも含んでも良い。また上記プログラムは、前述した機能の一部を実現するためのものであっても良く、さらに前述した機能をコンピュータシステムにすでに記録されているプログラムとの組み合わせで実現できるものであっても良い。また、上述した実施形態における信号処理装置1~4及び画像表示装置5の一部、または全部を、LSILargeScaleIntegration等の集積回路として実現しても良い。信号処理装置1~4及び画像表示装置5の各機能ブロックは個別にプロセッサ化してもよいし、一部、または全部を集積してプロセッサ化しても良い。また、集積回路化の手法はLSIに限らず専用回路、または汎用プロセッサで実現しても良い。また、半導体技術の進歩によりLSIに代替する集積回路化の技術が出現した場合、当該技術による集積回路を用いても良い。以上、図面を参照してこの発明の一実施形態について詳しく説明してきたが、具体的な構成は上述のものに限られることはなく、この発明の要旨を逸脱しない範囲内において様々な設計変更等をすることが可能である。"