論理信号を出力する信号出力回路と、前記信号出力回路と同じ論理信号を出力する、前記信号出力回路と並列に設けられた電流一定回路と、入力される選択信号に応じて、前記信号出力回路と前記電流一定回路のいずれか一方にデータを入力し、当該データに応じた論理信号を出力させる選択回路と、を備える出力回路。前記選択回路は、電源ノイズを許容値以下に抑制する場合に、前記電流一定回路を選択する請求項1に記載の出力回路。前記論理信号が出力される伝送線は終端されていることを特徴とする請求項1又は2に記載の出力回路。前記信号出力回路は、電源に接続されたCMOS回路である請求項1~3のいずれか1項に記載の出力回路。前記電流一定回路は、前記電源から流れる電流を一定とする請求項4に記載の出力回路。請求項1~5のいずれか1項に記載の出力回路と、終端された伝送路を介して前記出力回路と接続される入力回路と、を備える信号伝送回路。複数の前記出力回路と、複数の前記出力回路のそれぞれに伝送線を介して接続される複数の入力回路とを備え、複数の前記出力回路のうちの一部では前記信号出力回路が選択され、残りの前記出力回路では前記電流一定回路が選択される請求項6に記載の信号伝送回路。論理信号を出力する信号出力回路と前記信号出力回路と同じ論理信号を出力する電流一定回路とを有する出力回路に入力される選択信号に応じて、前記信号出力回路と電流一定回路のいずれか一方を選択してデータを入力し、前記データが入力された前記信号出力回路と前記電流一定回路のいずれか一方から、当該データに応じた論理信号を出力する、信号伝送方法。電源ノイズを許容値以下に抑制する場合に、前記電流一定回路を選択する請求項8に記載の信号伝送方法。複数の出力回路のうちの一部において、前記信号出力回路を選択し、残りの前記出力回路では、前記電流一定回路を選択する、請求項8又は9に記載の信号伝送方法。一般的に、送信回路において信号を出力する出力回路としてCMOS回路が用いられている。CMOS回路は、電源端子と接地端子との間にPチャネルMOSトランジスタ、NチャネルMOSトランジスタが直列に接続された構成を有している。高速信号を伝送する際の信号反射や波形歪み等の防止のために、伝送路は終端抵抗等により終端されている。このような信号伝送回路では、信号1の場合は電源から電流が流れ、信号0の場合には電源からの電流が流れない。このため、多ビットの信号が0から1又は0から1に変化した場合、電源ノイズが大きくなるという問題がある。本発明は、上記の問題を背景としてなされたものであり、電源ノイズの低減を図ることができる信号伝送回路、信号伝送方法を提供することを主たる目的とする。本発明の一態様に係る出力回路は、論理信号を出力する信号出力回路と、前記信号出力回路と同じ論理信号を出力する、前記信号出力回路と並列に設けられた電流一定回路と、入力される選択信号に応じて、前記信号出力回路と前記電流一定回路のいずれか一方にデータを入力し、当該データに応じた論理信号を出力させる選択回路とを備える。本発明の一態様に係る信号伝送回路は、上記記載の出力回路と、終端された伝送路を介して前記出力回路と接続される入力回路とを備える。本発明の他の態様に係る信号伝送方法は、入力される選択信号に応じて、論理信号を出力する信号出力回路と、前記信号出力回路と同じ論理信号を出力する電流一定回路のいずれか一方を選択してデータを入力し、前記データが入力された前記信号出力回路と前記電流一定回路のいずれか一方から、当該データに応じた論理信号を出力する。本発明では、電源ノイズの低減を図ることができる信号伝送回路、信号伝送方法を提供することができる。本発明は、送信回路と受信回路間において、伝送路を介して、高速に信号を伝送する技術に関する。本発明に係る信号伝送回路は、論理信号を出力する信号出力回路と、信号出力回路と同じ論理信号を出力する、信号出力回路と並列に設けられた電流一定回路とを有しており、いずれか一方が選択される。これにより、信号伝送回路における電源ノイズが低減される。以下、本発明の実施の形態について図面を参照しながら説明する。以下の説明は、本発明の実施の形態を説明するものであり、本発明が以下の実施形態に限定されるものではない。説明の明確化のため、以下の記載は、適宜、省略及び簡略化がなされている。又、当業者であれば、以下の実施形態の各要素を、本発明の範囲において容易に変更、追加、変換することが可能である。実施の形態.本発明の実施の形態に係る信号伝送回路について、図を参照して説明する。図1は、実施の形態に係る出力回路Oの構成を示す図である。図1に示すように、実施の形態に係る出力回路Oは、CMOS回路OA、電流一定回路OB、選択回路SLを備えている。CMOS回路OA、電流一定回路OBは同論理の回路であり、同じデータが入力されると同じ論理信号を出力する。CMOS回路OAは、入力されたデータに応じた論理信号を出力する信号出力回路である。電流一定回路OBは、CMOS回路OAと同じデータが入力された場合に、同じ論理信号を出力する。また、電流一定回路OBは、電源からの電流を一定とする。電流一定回路OBは、CMOS回路OAと並列に設けられている。選択回路SLは、入力される選択信号Sに応じて、CMOS回路OAと電流一定回路OBのいずれか一方に、入力データDを入力し、当該入力データDに応じた論理信号を出力させる。ここで、図2を参照して、出力回路Oを用いた信号伝送回路の構成について説明する。図2に示すように、実施の形態に係る信号伝送回路は、高速信号を送信する送信側の送信回路1と、送信回路10からの出力信号を受信する受信回路2を有する。送信回路1には、複数の出力回路O1、O2、、Onが設けられている。出力回路O1、O2、、Onは、それぞれCMOS回路OA1、OA2、、OAn、電流一定回路OB1、OB2、、OBnを有している。受信回路2には、複数の入力回路L1、L2、、Lnが設けられている。送信回路1の出力回路O1、O2、、Onと受信回路2の入力回路L1、L2、、Lnとは伝送路3を介してそれぞれ接続されている。各伝送路3は、終端抵抗R1、R2、、Rnの一端が接続され、それぞれ終端されている。終端抵抗R1、R2、、Rnの他端には、終端電圧Vttが供給されている。出力回路O1、O2、、Onには、それぞれ選択信号S1、S2、、Snが入力されている。出力回路O1、O2、、Onは、選択信号S1、S2、、Snに応じて、入力データD1、D2、、Dnを、CMOS回路OA1、OA2、、OA又は電流一定回路OB1、OB2、、OBnのいずれか一方に入力して出力する。図3は、本実施の形態に係る信号伝送回路の回路構成を示す図である。各出力回路O1、O2、、Onは、同一の構成を有している。図3では、出力回路O1のみを図示している。図3に示すように、CMOS回路OAは、PMOSトランジスタTp11、NMOSトランジスタTn11を有している。PMOSトランジスタTp11とNMOSトランジスタTn11は、電源端子と接地端子との間に直列接続されている。PMOSトランジスタTp11とNMOSトランジスタTn11のゲートは接続されており、この接続点n1に入力データD1が入力される。PMOSトランジスタTp11とNMOSトランジスタTn11の接続点n2がCMOS回路OA1の出力端子となる。電流一定回路OBは、PMOSトランジスタTp21、NMOSトランジスタTn21、Tn22、Tn23を有している。電源端子と接地端子との間には、PMOSトランジスタTp21、NMOSトランジスタTn22が直列に接続されている。また、電源端子と接地端子との間には、NMOSトランジスタTn21、Tn23が直列に接続されている。NMOSトランジスタTn21、Tn23とPMOSトランジスタTp21、NMOSトランジスタTn22とは並列に接続されている。PMOSトランジスタTp21、NMOSトランジスタTn21、Tn22、Tn23のゲートは接続されており、この接続点n3に入力データD1が入力される。また、NMOSトランジスタTn21、Tn23の接続点とPMOSトランジスタTp21、NMOSトランジスタTn22の接続点とは接続されており、この接続点n4が電流一定回路OB1の出力端子となる。CMOS回路OA1の接続点n1には、スイッチTsw11が接続されている。CMOS回路OA1の接続点n2には、スイッチTsw12が接続されている。電流一定回路OB1の接続点n3には、スイッチTsw21が接続されている。電流一定回路OB1の接続点n4には、スイッチTsw22が接続されている。スイッチTsw11、Tsw12、Tsw21、Tsw22は、いずれもNMOSトランジスタからなる。スイッチTsw11、Tsw12の各ゲートには選択回路SL1からの出力信号が入力される。スイッチTsw21、Tsw22の各ゲートには選択回路SL1から出力信号の反転信号が入力される。選択回路SL1は、入力される選択信号S1に応じて、CMOS回路OA1と電流一定回路OB1のいずれかを選択する。選択回路SL1により選択されたCMOS回路OA1と電流一定回路OB1のいずれかに、入力データD1が入力され、これに応じた論理信号が出力される。出力回路O1から出力された信号は、入力回路L1に送られ、終端抵抗R1で終端電圧Vttに接続されている。図4は、出力回路の一例である、一般的なCMOS回路の構成を示す図である。図4に示すように、電源端子と接地端子との間にPチャネルMOSトランジスタ及びNチャネルMOSトランジスタが直列に接続されている。PチャネルMOSトランジスタとNチャネルMOSトランジスタの接続点が伝送線を介して入力回路に接続されている。図5は、高速信号伝送を行う場合の出力回路の一例である、一般的なCMOS回路の構成を示す図である。図5に示すように、伝送線には、終端抵抗Rを介して終端電圧Vttが供給されている。このように、図4、5に示す一般的な出力回路では、入力データは、CMOS回路に入力され、CMOS回路によって入力データに対応した論理信号が出力される。本実施の形態に係る信号伝送回路では、各出力回路Oにおいて、CMOS回路OAと電流一定回路OBのいずれかが選択される。すなわち、入力データは、CMOS回路OA又は電流一定回路OBのいずれか一方に入力される。ここで、信号伝送回路の動作の一例について、図3を参照して説明する。選択信号S1が0の場合は、スイッチTsw11、Tsw12がONし、スイッチTsw21、Tsw22がOFFする。これにより、CMOS回路OA1が選択される。一方、選択信号S1が1の場合は、スイッチTsw11、Tsw12がOFFし、スイッチTsw21、Tsw22がONする。これにより、電流一定回路OB1が選択される。図6は、出力回路O1においてCMOS回路OA1が選択された場合の送信回路1と受信回路2との接続を示している。CMOS回路OA1が選択されると、図6に示すように、接続点n2と入力回路L1とが接続される。図6において、入力回路L1に入力されるCMOS回路OA1からの論理信号をVinAとする。また、CMOS回路OA1において電源から流れる電流をIddA、CMOS回路OA1における電源ノイズをVdd2Aとする。図7は、出力回路O1において電流一定回路OB1が選択された場合の送信回路1と受信回路2との接続を示している。電流一定回路OB1が選択されると、図7に示すように、接続点n3と入力回路L1とが接続される。図7において、入力回路L1に入力される電流一定回路OB1からの論理信号をVinBとする。また、電流一定回路OB1において電源から流れる電流をIddB、電流一定回路OB1における電源ノイズをVdd2Bとする。図8は、図5、6に示す夫々の場合の、入力回路L1に入力される論理信号VinA、VinBの波形を示すグラフである。図8において、論理信号VinAは実線で、論理信号VinBは破線で示されている。図8に示すように、論理信号VinA、VinBは同じ波形である。図9は、図5、6に示す夫々の場合の、CMOS回路OA1、電流一定回路OB1において電源から流れる電流IddA、IddBの波形を示すグラフである。図9において、電流IddAは実線で、電流IddBは破線で示されている。図9に示すように、CMOS回路OA1が選択されている場合、論理信号が0の場合は電流が流れないが、1の場合には電源から電流IddAが流れる。一方、電流一定回路OB1が選択されている場合、論理信号が0、1の場合のいずれも、一定の電流IddBが流れている。図10は、図5、6に示す夫々の場合の、CMOS回路OA1、電流一定回路OB1において電源から流れる電源ノイズVdd2A、Vdd2Bを示すグラフである。図10において、電源ノイズVdd2Aは実線で、Vdd2Bは破線で示されている。上述したように、CMOS回路OA1が選択された場合は論理信号が0の場合と1の場合で電流量が異なる。一方、電流一定回路OBは選択された場合は、論理信号が0の場合と1の場合のいずれにおいても、電流量は一定となっている。このため、電源ノイズVdd2AよりもVdd2Bのほうが小さくなる。このように、出力回路Oとして、電流一定回路OBを選択した場合は、CMOS回路OAを選択した場合よりも電源ノイズを小さくすることができる。電源ノイズは、回路の許容値を超えると回路の誤動作を引き起こすため、許容値以下に抑える必要がある。一方、CMOS回路OAは、電流一定回路OBよりも平均した消費電力が小さくなる。従って、電源ノイズを許容値以下に抑えつつ、消費電力が小さくなるように、CMOS回路OAと電流一定回路OBの選択数を最適とすることが望ましい。これにより、電源ノイズを低減することができるとともに、消費電力を抑制することができる。以上説明したように、本実施の形態では、出力回路Oにおいて、CMOS回路OAと電流一定回路OBとが選択可能に設けられている。電流一定回路OBを選択することにより、出力回路Oにおける変化電流を制御することができる。これにより、CMOS回路OAから出力された信号を入力回路Lで受信する信号伝送回路に比べて、電源ノイズを低減することができる。また、多ビットの出力回路Oのうち、電源から流れる電流を一定とする電流一定回路OBを選択する個数を最適化することにより、電源ノイズの低減とともに、消費電力の抑制を実現できる。上記の実施形態の一部又は全部は、以下の付記のようにも記載されうるが、以下には限られない。付記1論理信号を出力する信号出力回路と、前記信号出力回路と同じ論理信号を出力する、前記信号出力回路と並列に設けられた電流一定回路と、入力される選択信号に応じて、前記信号出力回路と前記電流一定回路のいずれか一方にデータを入力し、当該データに応じた論理信号を出力させる選択回路と、を備える出力回路。付記2前記選択回路は、電源ノイズを許容値以下に抑制する場合に、前記電流一定回路を選択する請求項1に記載の出力回路。付記3前記論理信号が出力される伝送線は終端されていることを特徴とする請求項1又は2に記載の出力回路。付記4前記信号出力回路は、電源に接続されたCMOS回路である請求項1~3のいずれか1項に記載の出力回路。付記5前記電流一定回路は、前記電源から流れる電流を一定とする請求項4に記載の出力回路。付記6請求項1~5のいずれか1項に記載の出力回路と、終端された伝送路を介して前記出力回路と接続される入力回路と、を備える信号伝送回路。付記7複数の前記出力回路と、複数の前記出力回路のそれぞれに伝送線を介して接続される複数の入力回路とを備え、複数の前記出力回路のうちの一部では前記信号出力回路が選択され、残りの前記出力回路では前記電流一定回路が選択される請求項6に記載の信号伝送回路。付記8入力される選択信号に応じて、論理信号を出力する信号出力回路と、前記信号出力回路と同じ論理信号を出力する電流一定回路のいずれか一方にデータを入力し、前記データが入力された前記信号出力回路と前記電流一定回路のいずれか一方から、当該データに応じた論理信号を出力する、信号伝送方法。付記9電源ノイズを許容値以下に抑制する場合に、前記電流一定回路を選択する請求項8に記載の信号伝送方法。付記10複数の出力回路のうちの一部において、前記信号出力回路を選択し、残りの前記出力回路では、前記電流一定回路を選択する、請求項8又は9に記載の信号伝送方法。