順変換部及び逆変換部を有する複数の単相インバータユニットの出力側を直列に接続し、各単相インバータユニットの順変換部の入力側に入力トランスを介してそれぞれの交流電力を入力する直列多重インバータ装置であって、前記各単相インバータユニットの順変換部は、120°通流制御を行い、前記各単相インバータユニットの順変換部の交流入力側に接続した系統電圧検出部及び系統電圧位相同期判定部を備え、系統電圧位相に同期した同期信号を生成するマスタ制御装置と、該マスタ制御装置で生成された前記同期信号が伝送され、伝送された前記同期信号を基に系統電圧と同期した120°通流幅の信号を生成して前記各単相インバータユニットの順変換部のスイッチング動作を制御するスレーブ制御装置とを備えたことを特徴とする直列多重インバータ装置。順変換部及び逆変換部を有する複数の単相インバータユニットの出力側を直列に接続し、各単相インバータユニットの順変換部の入力側に入力トランスを介してそれぞれの交流電力を入力する直列多重インバータ装置であって、前記入力トランスの系統側の系統電圧を検出する系統電圧検出部及び系統電圧位相同期判定部を備え、系統電圧位相に同期した同期信号を生成するマスタ制御装置と、該マスタ制御装置から出力される前記同期信号が個別に入力されて、前記系統電圧に同期した120°通流幅信号を生成して前記各単相インバータユニットの順変換部のスイッチング動作を個別に制御する複数のスレーブ装置とを備えていることを特徴とする直列多重インバータ装置。前記マスタ装置は、前記系統電圧に同期した同期信号を、系統電圧検出遅れ時間、演算遅延時間などの遅延時間分前の時点で生成し、前記系統電圧位相と前記単相インバータユニットの出力電圧位相とを同期させることを特徴とする請求項1又は2に記載の直列多重インバータ装置。前記マスタ制御装置は、系統電圧位相と前記単相インバータユニットの入力電圧位相とが位相差を有する場合、当該位相差情報を予め前記スレーブ制御装置へ伝送し、当該スレーブ制御装置は、伝送された前記同期信号に対して前記位相差を補正した120°通流幅信号を生成することを特徴とする請求項1乃至3の何れか1項に記載の直列多重インバータ装置。ところで、上記特許文献1に記載された従来例にあっては、電圧検出回路101で検出した電圧値を各単相インバータユニットのコントローラへ伝送している。このため、データ量に応じて伝送時間が長くなるという未解決の課題がある。また、電圧値を直接単相インバータユニットへ伝送しているため、系統電圧位相と、同期したゲート信号を生成するには、各単相インバータユニットのコントローラで電圧検出回路の遅延時間やCPUなどの演算遅延時間を補正する必要があり、機能重複した構成となるという未解決の課題がある。さらに、系統電圧位相と単相インバータユニットを同期させるには、その位相差の情報、あるいは入力電圧位相の情報が必要となり、特許文献1に記載された構成では、同期を実現することができないという未解決の課題がある。そこで、本発明は、上記従来例の未解決の課題に着目してなされたものであり、系統電圧を検出する検出部と単相インバータユニットの順変換部を制御する制御部との間のデータ伝送時間を短縮することができ、遅延時間の補正や位相差の補正を行うことが可能な直列多重インバータ装置を提供することを目的としている。上記目的を達成するために、本発明に係る直列多重インバータ装置の第1の態様は、順変換部及び逆変換部を有する複数の単相インバータユニットの出力側を直列に接続し、各単相インバータユニットの順変換部の入力側に入力トランスを介してそれぞれの交流電力を入力する直列多重インバータ装置である。この直列多重インバータ装置は、前記各単相インバータユニットの順変換部は、120°通流制御を行い、マスタ制御装置及びスレーブ制御装置を備えている。マスタ制御装置は、前記各単相インバータユニットの順変換部の交流入力側に接続した系統電圧検出部及び系統電圧位相同期判定部を備え、系統電圧位相に同期した同期信号を生成する。スレーブ制御装置は、該マスタ制御装置で生成された前記同期信号が伝送され、伝送された前記同期信号を基に系統電圧と同期した120°通流幅の信号を生成して前記各単相インバータユニットの順変換部のスイッチング動作を制御する。また、本発明に係る直列多重インバータ装置の第2の態様は、順変換部及び逆変換部を有する複数の単相インバータユニットの出力側を直列に接続し、各単相インバータユニットの順変換部の入力側に入力トランスを介してそれぞれの交流電力を入力する直列多重インバータ装置である。この直列多重インバータ装置は1つのマスタ制御装置と前記各単相インバータユニットを個別に制御する複数のスレーブ制御装置とを備えている。マスタ制御装置は、前記入力トランスの系統側の系統電圧を検出する系統電圧検出部及び系統電圧位相同期判定部を備え、系統電圧位相に同期した同期信号を生成する。複数のスレーブ装置は、マスタ制御装置から出力される前記同期信号が個別に入力されて、前記系統電圧に同期した120°通流幅信号を生成して前記各単相インバータユニットの順変換部のスイッチング動作を個別に制御する。また、本発明に係る直列多重インバータ装置の第3の態様は、前記マスタ装置が、前記系統電圧に同期した同期信号を、系統電圧検出遅れ時間、演算遅延時間などの遅延時間分前の時点で生成し、前記系統電圧位相と前記単相インバータユニットの出力電圧位相とを同期させる。また、本発明に係る直列多重インバータ装置の第4の態様は、前記マスタ制御装置が、系統電圧位相と前記単相インバータユニットの入力電圧位相とが位相差を有する場合、当該位相差情報を予め前記スレーブ制御装置へ伝送し、当該スレーブ制御装置は、伝送された前記同期信号に対して前記位相差を補正した120°通流幅信号を生成する。本発明によれば、マスタ制御装置が系統電圧検出部及び系統電圧位相同期判定部を備え、系統電圧位相同期判定部で生成した同期信号を単相インバータユニットの順変換部を120°通流制御するスレーブ制御装置に伝送するので、同期信号を例えは1ビットで構成することができ、伝送時間を短縮することができる。このように、マスタ制御装置及びスレーブ制御装置間で同期信号を伝送するので、同期信号の出力タイミングを調整することが可能となり、電圧検出回路の遅延時間やCPUなどの演算遅延時間の調整が可能となるとともに、系統電圧位相と単相インバータユニットの入力電圧位相の位相差を調整することが可能となる。以下、本発明の実施の形態を図面について説明する。図1は本発明に係る直列多重インバータ装置に適用し得る単相インバータユニット及びその制御回路を示すブロック図である。図中、1は単相インバータユニットである。この単相インバータユニット1は、前述した図7における単相インバータユニットU1′~U6′、V1′~V6′及びW1′~W6′を構成するものであり、図8に相当するものである。単相インバータユニット1は、3相交流を直流に変換する順変換部2と、この順変換部2から出力される直流電力を平滑化するコンデンサ3と、このコンデンサ3の両端間に並列に接続された逆変換部4とを備えている。順変換部2は、正極側ラインLp及び負極側ラインLn間に接続された例えばIGBTで構成される6個の半導体スイッチング素子Q1~Q6を有する。ここで、半導体スイッチング素子Q1及びQ2は正極側ラインLp及び負極側ラインLn間に直列に接続され、半導体スイッチング素子Q3及びQ4の直列回路と半導体スイッチング素子Q5及びQ6の直列回路とが正極側ラインLp及び負極側ラインLn間に半導体スイッチング素子Q1及びQ2と並列に接続されている。また、逆変換部4は、正極側ラインLp及び負極側ラインLn間に接続された例えばIGBTで構成される4個の半導体スイッチング素子Q7~Q10を有する。ここで、半導体スイッチング素子Q7及びQ8は正極側ラインLp及び負極側ラインLn間に直列に接続されている。また、半導体スイッチング素子Q9及びQ10も正極側ラインLp及び負極側ラインLn間に直列に接続されている。そして、半導体スイッチング素子Q7及びQ8の接続点が直列に接続された一方の側の単相インバータユニット1の他方の出力端子に、半導体スイッチング素子Q9及びQ10の接続点が直列に接続された他方の側の単相インバータユニット1の一方の出力端子に接続されている。そして、順変換部2の半導体スイッチング素子Q1及びQ2間の接続点に入力トランスの出力側に接続されたU相ラインLuが接続されている。また、半導体スイッチング素子Q3及びQ4間の接続点に入力トランスの出力側に接続されたV相ラインLvが接続されている。さらに、半導体スイッチング素子Q5及びQ6間の接続点に入力トランスの出力側に接続されたW相ラインLwが接続されている。また、入力トランス及び順変換部2間のU相ラインLu、V相ラインLv及びW相ラインLwがマスタ制御装置5に接続されている。このマスタ制御装置5は、U相ラインLuの系統電圧Vu、V相ラインLvの系統電圧Vv及びW相ラインLwの系統電圧Vwを検出する系統電圧検出部6と、この系統電圧検出部6で検出した各系統電圧Vu、Vv及びVwを基に同期信号Syを生成する系統電圧位相同期判定部7とを備えている。ここで、系統電圧位相同期判定部7は、入力される系統電圧Vu、Vv及びVwが負値から正値に反転する零クロス点を検出し、零クロス点を検出したときに、所定幅の同期信号Syをスレーブ制御装置8へ出力する。このスレーブ制御装置8は、マスタ制御装置5から入力される同期信号Syの立ち上がりで0°にリセットされる360°カウンタ9を備えており、この360°カウンタ9のカウント値に基づいて前述した単相インバータユニット1の順変換部2の半導体スイッチング素子Q1~Q6を120°通流制御する個別のゲート信号を生成する。すなわち、スレーブ制御装置8は、360°カウンタ9のカウント値が30°~150°の区間でオン状態となる半導体スイッチング素子Q1のゲートを駆動するU相ゲート信号を形成する。すなわち、スレーブ制御装置8は、360°カウンタ9のカウント値が150°~270°の区間でオン状態となる半導体スイッチング素子Q3のゲートを駆動するV相ゲート信号を形成する。また、スレーブ制御装置8は、360°カウンタ9のカウント値が270°~30°の区間でオン状態となる半導体スイッチング素子Q5のゲートを駆動するW相ゲート信号を生成する。同様に、スレーブ制御装置8は、360°カウンタ9のカウント値が210°~330°の区間でオン状態となる半導体スイッチング素子Q2のゲートを駆動するX相ゲート信号を生成する。また、スレーブ制御装置8は、360°カウンタ9のカウント値が330°~90°の区間でオン状態となる半導体スイッチング素子Q4のゲートを駆動するY相ゲート信号を生成する。また、スレーブ制御装置8は、360°カウンタ9のカウント値が90°~210°の区間でオン状態となる半導体スイッチング素子Q6のゲートを駆動するZ相ゲート信号を生成する。そして、スレーブ制御装置8で生成されたU相、V相及びW相ゲート信号が単相インバータユニット1の順変換部2の半導体スイッチング素子Q1、Q3及びQ5のゲートに供給される。同様に、スレーブ制御装置8で生成されたX相、Y相及びZ相ゲート信号が単相インバータユニット1の順変換部2の半導体スイッチング素子Q2、Q4及びQ6のゲートに供給される。次に、上記実施形態の動作を図2に示すタイムチャートを伴って説明する。今、U相ラインLuのU相系統電圧Vuを例に取って説明する。このU相系統電圧Vuは、図2aに示すように、例えば0°~180°の間で正値となり、180°~360°0°の間で負値となる正弦波信号となる。このため、U相系統電圧Vuがマスタ制御装置5の系統電圧検出部6で検出されると、このU相系統電圧Vuが系統電圧位相同期判定部7に供給される。このため、系統電圧位相同期判定部7でU相系統電圧Vuが負値から正値に反転する点すなわち、零クロス点を検出して、図2bに示すように、零クロス点で立ち上がり、比較的短い所定時間オン状態を継続してからオフ状態に復帰する同期信号Syを生成する。そして、系統電圧位相同期判定部7で生成された同期信号Syがスレーブ制御装置8に伝送される。このスレーブ制御装置8では、同期信号Syの立ち上がりで360°カウンタ9が0°にリセットされて、図2cに示すように、0°からカウントを開始する。このため、スレーブ制御装置8では、360°カウンタ9のカウント値に応じて図2d~iに示すU相系統電圧Vuに同期したU相~Z相ゲート信号を生成する。そして、生成したU相、V相及びW相ゲート信号を単相インバータユニット1の順変換部2の半導体スイッチング素子Q1、Q3及びQ5のゲートに供給する。また、生成したX相、Y相及びZ相ゲート信号を単相インバータユニット1の順変換部2の半導体スイッチング素子Q2、Q4及びQ6のゲートに供給する。このため、順変換部2がU相系統電圧Vuに同期した120°通流制御されて、3相交流電力を直流電力に変換する。そして、この順変換部2から出力される直流電力がコンデンサ3で平滑化されてから逆変換部4に供給されることにより、逆変換部4の半導体スイッチング素子Q7及びQ8の接続点と半導体スイッチング素子Q9及びQ10の接続点との間に系統電圧Vuに位相同期した単相交流が出力される。このように、単相インバータユニット1の順変換部2がU相系統電圧Vuに同期して120°通流制御されているので、電動機Mが回生状態となったときに、電動機Mで発生した電圧は逆変換部4のダイオードを通じて一旦直流に変換され、且つコンデンサ3で平滑された後に順変換部2の各半導体スイッチング素子Q1~Q6によって三相交流に逆変換されて交流電源側に回生される。このように、上記第1の実施形態によると、単相インバータユニット1に入力トランス側から供給される系統電圧Vu~Vwをマスタ制御装置5の系統電圧検出部6で検出し、検出した系統電圧Vuを系統電圧位相同期判定部7に供給して、系統電圧Vuの零クロス点を検出して同期信号Syを生成する。そして、生成した同期信号Syをスレーブ制御装置8に供給して360°カウンタ9を0°にリセットすることにより、系統電圧Vuに同期したU相~Z相ゲート信号を生成する。生成したU相~Z相ゲート信号を単相インバータユニット1の順変換部2の各半導体スイッチング素子Q1~Q6のゲートに供給するので、順変換部2を系統電圧に位相同期したゲート信号で120°通流制御することができる。このとき、マスタ制御装置5及びスレーブ制御装置8が一対一であり、両者間の信号の伝送が1ビットの同期信号Syで済むことから、伝送時間を短縮することができるとともに、系統電圧の位相に同期したゲート駆動信号を生成して、系統電圧位相と単相インバータユニット1の順変換部2の120°通流制御を正確に行うことができる。次に、本発明の第2の実施形態を図3について説明する。この第2の実施形態では、各単相インバータユニット1に入力される入力トランスTrからの系統電圧には位相ずれを生じないので、1つのマスタ制御装置5で複数のスレーブ制御装置8を同期制御するようにしたものである。すなわち、第2の実施形態では、図3に示すように、入力トランスTrの入力側に系統電力源10から供給される系統電圧Vu~Vwを共通のマスタ制御装置5に入力する。このマスタ制御装置5は前述した第1の実施形態と同様に系統電圧検出部6及び系統電圧位相同期判定部7を備えている。そして、系統電圧位相同期判定部7から出力される系統電圧Vu~Vwに同期した同期信号Syが、入力トランスTrの出力側に接続された各単相インバータユニットU1~U3、V1~V3及びW1~W3の順変換部2を個別に制御するスレーブ制御装置SCu1~SCu3、SCv1~SCv3及びSCw1~SCw3に伝送される。この第2の実施形態では、共通のマスタ制御装置5から出力される同期信号Syを各単相インバータユニットU1~U3、V1~V3及びW1~W3の順変換部2を個別に制御するスレーブ制御装置SCu1~SCu3、SCv1~SCv3及びSCw1~SCw3に伝送する。このため、マスタ制御装置5から各スレーブ制御装置SCu1~SCu3、SCv1~SCv3及びSCw1~SCw3に伝送する同期信号Syが1ビットで済むので、前述した第1の実施形態と同様に伝送時間を短縮することができる。しかも、前述した第1の実施形態では、マスタ制御装置5を各単相インバータユニットと同数設ける必要があるが、第2の実施形態では共通の1つのマスタ制御装置5を設けるだけでよい。このため、第2の実施形態ではマスタ制御装置5の数を減少させてコストを低減することができるとともに、全体構成を小型化することができる。次に、本発明の第3の実施形態を図4について説明する。この第3の実施形態では、マスタ制御装置での遅延時間を考慮して正確な同期信号を生成するようにしたものである。すなわち、第3の実施形態では、図4及び図5に示すように、上述した第2の実施形態において、マスタ制御装置5に系統電圧検出部6及びこの系統電圧検出部6で検出した系統電圧をもとに遅延時間を考慮した同期信号を生成する同期信号生成部11が設けられている。この同期信号生成部11は、マスタ制御装置5の系統電圧検出部6で系統電圧を検出する際の遅延時間τdと、マスタ制御装置5に含まれるCPUなどの演算遅延時間τcとで生じる遅延時間τだけ同期信号Syを早めに生成するように構成されている。すなわち、同期信号生成部11では、上述した遅延時間τは設計段階で求めることができるので、同期信号Syより遅延時間τだけ前に補正同期信号Syaを生成する。具体的には、下記1式に示す電圧閾値Vthを基準として、その電圧閾値VthをU相系統電圧値が下回っている状態から上回る状態となった瞬間に補正同期信号Syaを発生させる。Vth=-Vp×sin{τdτc/T}×360°............1ここで、Vpは系統電圧ピーク値V、Tは系統周期sである。この第3の実施形態によると、図5aに示すように、同期信号生成部11で上記1式によって算出される電圧閾値Vthを設定しておく。この状態で、系統電圧検出部6で検出されるU相系統電圧Vuが負側のピーク値に向かって減少して時点t1で電圧閾値Vthを下回ってから負側のピーク値を越えて時点t2で電圧閾値Vthを上回ると、その瞬間に図5cに示すように補正同期信号Syaを出力する。このときの補正同期信号Syaは、前述した第1の実施形態におけるU相系統電圧Vuが零クロス点である時点t3で発生する図5bに示す同期信号Syに対して系統電圧検出部6での遅延時間τdと演算遅延時間τcを加算した遅延時間τ分だけ先行して早めに生成される。このとき、系統電圧検出部6で検出された検出電圧Vuは図5aで実線図示のように、点線図示の実際の系統電圧Vurに対して遅延時間τだけ遅れているので、補正同期信号Syaを実際の系統電圧Vurの零クロス点に一致させることができ、正確な同期信号を生成することができる。そして、生成された補正同期信号Syaが各スレーブ制御装置SCu1~SCu3、SCv1~SCv3及びSCw1~SCw3に伝送される。このため、この補正同期信号Syaに基づいて各スレーブ制御装置SCu1~SCu3、SCv1~SCv3及びSCw1~SCw3で各単相インバータユニットU1~U3、V1~V3及びW1~W3の順変換部2に対するU相~Z相ゲート信号を生成する。これらU相~Z相ゲート信号によって各単相インバータユニットU1~U3、V1~V3及びW1~W3の順変換部2が実際の系統電圧に位相同期した120°通流制御される。次に、本発明の第4の実施形態を図6について説明する。この第4の実施形態は、系統電圧に対して単相インバータユニット1に入力される入力電圧位相に位相差を生じている場合を考慮したものである。系統電圧位相に対する単相インバータユニット1の入力電圧位相の位相差Hdは、単相インバータユニット1の主回路の設計段階で求めることができる。このため、上述した第2の実施形態の構成において、マスタ制御装置5に、予め系統電圧位相に対する単相インバータユニット1の入力電圧位相の位相差Hdを設定しておく。そして、マスタ制御装置5で、直列多重インバータ装置を駆動開始する際に、マスタ制御装置5から位相差Hdを各スレーブ制御装置SCu1~SCu3、SCv1~SCv3及びSCw1~SCw3にシリアル伝送によって送信する。スレーブ制御装置SCu1~SCu3、SCv1~SCv3及びSCw1~SCw3では、マスタ制御装置5から位相差Hdを受信すると、内蔵する360°カウンタ9のカウント値と比較してU相~Z相ゲート駆動信号を生成する値を位相差Hdだけ補正する。これにより、単相インバータユニット1の入力電圧位相と同期した120°のゲート駆動信号を生成することができる。次に、上記第4の実施形態の動作を、図6aに示すように、U相系統電圧Vuに対して単相インバータユニット1の入力電圧Vuiに30°の位相遅れが生じている場合について説明する。この場合に、直列多重インバータ装置を駆動開始すると、先ず、マスタ制御装置5から各スレーブ制御装置SCu1~SCu3、SCv1~SCv3及びSCw1~SCw3に対して、位相差Hd=30°がシリアル伝送で送信される。このため、各スレーブ制御装置SCu1~SCu3、SCv1~SCv3及びSCw1~SCw3では、位相差Hd=30°だけ、内蔵する360°カウンタ9のカウント値と比較する値を補正する。このため、U相系統電圧Vuが図6aで実線図示のように変化し、時点t11で負値から正値に反転する零クロス点となると、マスタ制御装置5から図6bに示す同期信号Syが各スレーブ制御装置SCu1~SCu3、SCv1~SCv3及びSCw1~SCw3に伝送される。このため、各スレーブ制御装置SCu1~SCu3、SCv1~SCv3及びSCw1~SCw3では、前述した第2の実施形態と同様に、同期信号Syを受信した時点で360°カウンタ9が0°にリセットされてこの360°カウンタ9が0°からカウントを開始する。このとき、前述した第2の実施形態では、360°カウンタ9のカウント値が30°となった時点で図6dに示すように、U相ゲート信号がオン状態に反転し、その後、カウント値が150°となった時点でオフ状態に復帰する。しかしながら、本実施形態では、360°カウンタ9と比較する値が位相差Hd=30°だけ補正されているので、図6eに示すように、360°カウンタ9のカウント値が60°となった時点でU相ゲート信号がオン状態に反転し、その後、カウント値が180°となった時点でオフ状態に復帰する。したがって、位相差Hd分だけ位相が遅れたU相ゲート信号を生成することができる。同様に、V相~Z相ゲート信号についても位相差Hd分だけ位相が遅れた信号とすることができる。そして、位相が遅れたU相~Z相ゲート信号が各単相インバータユニット1の順変換部2の半導体スイッチング素子Q1~Q6に供給されるので、各単相インバータユニット1の順変換部2で位相遅れを生じている入力電圧Vuiに同期した120°通流制御を行うことができる。なお、上記第4の実施形態においては、各単相インバータユニット1の入力電圧Vuiの位相差Hdが同一である場合について説明したが、これに限定されるものではなく、各単相インバータユニット1の入力電圧Vuiの位相差Hdが異なる場合には、直列多重インバータ装置の駆動開始時にマスタ制御装置5から各スレーブ制御装置SCu1~SCu3、SCv1~SCv3及びSCw1~SCw3に個別の位相差Hdを送信するようにすればよい。また、上記第3及び第4の実施形態においては、前述した第2の実施形態の構成を適用した場合について説明したが、これに限定されるものではなく、前述した第1の実施形態の構成にも適用することができるものである。