"平板状の絶縁性基板、該絶縁性基板の一方主面に形成された第1上面電極、第2上面電極、前記絶縁性基板の他方主面に形成された第1下面電極、第2下面電極を備える基板と、本体の長さ方向の両端にそれぞれ対向して第1外部電極と第2外部電極とが形成され、前記第1外部電極が前記第1上面電極に実装され、前記第2外部電極が前記第2上面電極に実装されるチップ部品と、を備える電子部品であって、前記基板は、前記一方主面と前記他方主面に直交する端面に形成され、前記第1上面電極と前記第1下面電極を接続し、前記第2上面電極と前記第2上面電極とを接続する複数の接続電極を備え、前記チップ部品の本体の長さ方向と直交する幅方向の略中央において、前記第1上面電極と前記第1下面電極とが離間し、前記第2上面電極と前記第2下面電極とが離間していることを特徴とする電子部品。請求項1に記載の電子部品であって、前記絶縁性基板には、前記チップ部品の前記第1外部電極に対応する位置に、それぞれ前記第1上面電極および前記第1下面電極が設けられ、前記チップ部品の前記第2外部電極に対応する位置に、それぞれ前記第2上面電極および前記第2下面電極が設けられ、前記複数の接続電極は、前記絶縁性基板の四隅に形成されている、電子部品。請求項2に記載の電子部品であって、前記絶縁性基板の四隅には切り欠き部が形成されており、該切り欠き部の内壁面に前記接続電極が形成されている、電子部品。請求項3に記載の電子部品であって、前記絶縁性基板に前記チップ部品を搭載した際に、前記一方主面および前記他方主面に直交する方向から見て、前記切り欠き部の少なくとも一部は前記チップ部品の外形で構成される領域内に存在する、電子部品。請求項3または請求項4に記載の電子部品であって、前記切り欠き部は、前記一方主面および前記他方主面に直交する方向から見た状態で、前記絶縁性基板の中心側に膨らむ円弧形状で形成されている、電子部品。請求項3または請求項4に記載の電子部品であって、前記絶縁性基板は、前記チップ部品を搭載した際、前記一方主面および前記他方主面に直交する方向から見た状態で、前記チップ部品の外形よりも小さい外形形状で形成されている、電子部品。請求項1乃至請求項6のいずれかに記載の電子部品であって、前記絶縁性基板は、前記チップ部品の前記第1外部電極および前記第2外部電極が形成される端部の中心から前記絶縁性基板に下ろした垂線が該絶縁性基板と交差する位置を含む所定範囲において、前記第1外部電極および前記第2外部電極に対して直接対面している、電子部品。請求項1乃至請求項6のいずれかに記載の電子部品であって、前記第1上面電極および前記第2上面電極の前記チップ部品を搭載する面には、前記チップ部品の前記第1外部電極および前記第2外部電極が形成される端部の中心から前記第1上面電極および前記第2上面電極に下ろした垂線が前記基板と交差する位置を含む所定範囲にレジスト膜が設けられている、電子部品。平板状の絶縁性基板、該絶縁性基板の一方主面に形成された第1上面電極、第2上面電極、前記絶縁性基板の他方主面に形成された第1下面電極、第2下面電極を備える基板と、本体の長さ方向の両端にそれぞれ対向して第1外部電極と第2外部電極とが形成され、前記第1外部電極が前記第1上面電極に実装され、前記第2外部電極が前記第2上面電極に実装されるチップ部品と、を備える電子部品であって、前記基板は、前記一方主面と前記他方主面に直交する端面に形成され、前記第1上面電極と前記第1下面電極を接続し、前記第2上面電極と前記第2上面電極とを接続する複数の接続電極を備え、前記第1上面電極および前記第2上面電極には、前記第1外部電極および前記第2外部電極の端面の中心から前記第1上面電極および前記第2上面電極に下ろした垂線が前記基板と交差する位置を含む所定範囲が前記第1上面電極および前記第2上面電極に対して非接触となる接触規制手段が形成されている、電子部品。請求項9に記載の電子部品であって、前記絶縁性基板には、前記チップ部品の前記第1外部電極に対応する位置に、それぞれ前記第1上面電極および前記第1下面電極が設けられ、前記チップ部品の前記第2外部電極に対応する位置に、それぞれ前記第2上面電極および前記第2下面電極が設けられ、前記接触規制手段は、前記第1上面電極および前記第2上面電極に設けられた開口領域である、電子部品。請求項9に記載の電子部品であって、前記絶縁性基板には、前記チップ部品の前記第1外部電極に対応する位置に、それぞれ前記第1上面電極および前記第1下面電極が設けられ、前記チップ部品の前記第2外部電極に対応する位置に、それぞれ前記第2上面電極および前記第2下面電極が設けられ、前記接触規制手段は、前記第1上面電極および前記第2上面電極に形成されたレジスト膜である、電子部品。請求項9乃至請求項11のいずれかに記載の電子部品であって、前記接続電極は、前記チップ部品の本体の長さ方向と直交する幅方向の略中央に形成されている、電子部品。請求項9乃至請求項12のいずれかに記載の電子部品であって、前記接続電極は、前記絶縁性基板の端面部に形成された切り欠き部の内壁面に形成されている、電子部品。請求項13に記載の電子部品であって、前記切り欠き部は、前記一方主面、前記他方主面に直交する方向から見た状態で、前記絶縁性基板の中心側に膨らむ円弧形状で形成されている、電子部品。平板状の絶縁性基板、該絶縁性基板の一方主面に形成された第1上面電極、第2上面電極、前記絶縁性基板の他方主面に形成された第1下面電極、第2下面電極を備える基板と、本体の長さ方向の両端にそれぞれ対向して第1外部電極と第2外部電極とが形成され、前記第1外部電極が前記第1上面電極に実装され、前記第2外部電極が前記第2上面電極に実装されるチップ部品と、を備える電子部品であって、前記基板は、前記一方主面と前記他方主面に直交する端面に形成され、前記第1上面電極と前記第1下面電極を接続し、前記第2上面電極と前記第2上面電極とを接続する複数の接続電極を備え、前記接続電極は、前記絶縁性基板の前記端面から凹む形状で形成された切り欠き部を形成する内壁面に形成されており、該切り欠き部の前記第1上面電極側および前記第2上面電極側には、前記絶縁性基板を平面視して前記切り欠き部を覆う規制部が形成されている、電子部品。請求項1乃至請求項15に記載の電子部品であって、前記チップ部品の前記第1外部電極および前記第2外部電極が形成される端面の中心を含む所定範囲に接合規制手段が形成されている、電子部品。請求項16に記載のチップ構造体であって、前記接合規制手段は、前記端面の全面に亘る、チップ構造体。請求項1乃至請求項17のいずれかに記載の電子部品であって、前記チップ部品が、二端子型の積層セラミックコンデンサである、電子部品。しかしながら、上述の特許文献2の構成では、支持基板の上に部品基板を重ね合わせ、接合材で接合した後、半田レジストを部品基板の側面にだけ形成して、回路基板への実装時のはんだが部品基板にまでぬれ上がるのを防止している。つまり、実装時のはんだは支持基板の側面にはぬれ上がるが、部品基板の外部電極には付着しないので、部品基板が強く拘束されない。その結果、部品基板が振動しても、その振動が支持基板を介して回路基板などに伝播するのを抑制できる。しかし、この構造では、支持基板に部品基板を接合材で接合した後で、部品基板の側面にのみ半田レジストを形成しなければならず、製造コストがかかるおそれがあった。また、特許文献3の構成では、インターポーザーにおける下面電極の配列方向と、上面電極の配列方向が交差する、すなわち積層セラミックコンデンサの外部電極の配列方向とインターポーザーの回路基板への実装電極の配列方向とが交差するという、特殊な構造を用いている。したがって、インターポーザーが大型化するとともに、インターポーザーの電極形状が複雑になり、さらに高コスト化してしまう可能性があった。したがって、本発明の目的は、構造設計や実装が容易で、従来の一般的な実装構造と同等の実装強度および電気特性を有し、振動音の発生をより効果的に抑制できる電子部品を実現することにある。この発明は、平板状の絶縁性基板、該絶縁性基板の一方主面に形成された第1上面電極、第2上面電極、絶縁性基板の他方主面に形成された第1下面電極、第2下面電極を備える基板と、本体の長さ方向の両端にそれぞれ対向して第1外部電極と第2外部電極とが形成され、第1外部電極が第1上面電極に実装され、第2外部電極が第2上面電極に実装されるチップ部品と、を備える電子部品に関する。この電子部品では、基板は、一方主面と他方主面に直交する端面に形成され、第1上面電極と第1下面電極を接続し、第2上面電極と第2上面電極とを接続する複数の接続電極を備える。チップ部品の本体の長さ方向と直交する幅方向の略中央において、第1上面電極と第1下面電極とが離間し、第2上面電極と第2下面電極とが離間している。この構成では、チップ部品と基板とからなる電子部品を回路基板に接合する際には、はんだ等の接合部材以下、代表してはんだを例に説明する。を用いる。このようなはんだによる接合では、少なくとも回路基板に形成された実装用のランドから基板の接続電極にかけてはんだフィレットが形成されるように、はんだ接合を行う。このようにフィレットを形成することで、電子部品の実装時の浮きを防止したり、接合強度を確保できたり、確実にはんだ接合していることを目視確認することができるため、非常に有効である。この際、供給されたはんだ量によっては、はんだが電子部品に多くぬれ上がることがある。はんだが絶縁性基板を介してチップ部品の端面中央部にまで濡れ広がると、チップ部品の両端部を強く拘束してしまい、チップ部品の振動が絶縁性基板を介して回路基板に伝わりやすく、振動音を生じる可能性がある。しかしながら、本願発明の構成を用いれば、はんだが電子部品からぬれ上がり、チップ部品の第1、第2外部電極に到達しても、チップ部品の底面側の角部に最も付着し、例えば、当該角部から主面に直交する方向に延びる稜線部へはんだが広がり、はんだが外部電極の中心付近に付着することが規制される。これにより、上述の振動音の発生を抑制できる。さらに、電子部品がチップ部品に平板状の絶縁性基板を追加するだけの構造であるため、低背化が可能であり、従来と同様の接合強度も得られる。また、特殊な構造を必要としないので、容易な部品変更や設計変更が可能である。また、この発明の電子部品は次の構成であることが好ましい。絶縁性基板には、チップ部品の第1外部電極に対応する位置に、それぞれ第1上面電極および第1下面電極が設けられ、チップ部品の第2外部電極に対応する位置に、それぞれ第2上面電極および第2下面電極が設けられている。複数の接続電極は、絶縁性基板の四隅に形成されている。この構成では、チップ部品の両端に形成された第1、第2外部電極の配列方向と、電子部品の第1、第2上面電極および第1、第2下面電極の配列方向とが略同じであり、絶縁性基板の四隅に接続電極が形成されているので、当該接続電極は第1、第2外部電極の稜線部に最も近くなる。これにより、第1、第2上面電極にぬれ上がったはんだは、稜線部付近に付着する。また、この発明の電子部品では、絶縁性基板の四隅に切り欠き部が形成されており、該切り欠き部の内壁面に接続電極が形成されていることが好ましい。この構成では、接続電極と第1、第2外部電極の稜線部の第1、第2上面電極側端部との距離が、より近くなる。また、この発明の電子部品では、絶縁性基板にチップ部品を搭載した際に、一方主面および他方主面に直交する方向から見て、切り欠き部の少なくとも一部はチップ部品の外形で構成される領域内に存在することが好ましい。この構成では、切り欠き部の少なくとも一部がチップ部品の外形形状の領域内に配置されるので、切り欠き部に形成された接続電極をはんだがぬれ上がっても、そのはんだがチップ部品の外部電極の稜線部付近で止まり、絶縁性基板の上面電極全体、ひいてはチップ部品の長さ方向両端面全体に濡れ広がるのを抑制できる。また、接続電極とチップ部品の外部電極の稜線部とがほぼ同じ位置にあるので、直接チップ部品を回路基板に実装する際に利用する回路基板上のランドを、そのまま利用することができる。また、この発明の電子部品では、切り欠き部は、一方主面および他方主面に直交する方向から見た状態で、絶縁性基板の中心側に膨らむ円弧形状で形成されていることが好ましい。この構成では、基板の外形すなわち第1、第2上面電極の配列方向である長さ方向、および長さ方向に直交する幅方向に対して切り欠く長さに対して、絶縁性基板の中心側へ凹む距離を、より長くすることができる。これにより、接続電極と第1、第2外部電極の稜線部の第1、第2上面電極側端部との距離が、さらに近くなる。また、この発明の電子部品では、絶縁性基板は、チップ部品を搭載した際、一方主面および他方主面に直交する方向から見た状態で、チップ部品の外形よりも小さい外形形状で形成されていてもよい。この構成では、絶縁性基板がチップ部品の外形の内側に入り込むことで、接続電極をぬれ上がったはんだが、チップ部品の第1、第2外部電極の稜線部の底面側によってせき止められるので、さらに第1、第2外部電極の中心付近へのはんだの付着を抑制できる。また、絶縁性基板の主面に直交する方向から見て、第1、第2外部電極の稜線部の位置が、電子部品と回路基板との接合位置になるため、チップ部品単体を直接回路基板へ実装する実装用ランドと略同じ形状の実装用ランドで、電子部品を実装できる。これにより、平面的に大型化することなく、電子部品を実装できる。また、この発明の電子部品では、絶縁性基板は、チップ部品の第1外部電極および第2外部電極が形成される端部の中心から基板に下ろした垂線が該基板と交差する位置を含む所定範囲において、第1外部電極および第2外部電極に対して直接対面していてもよい。この構成では、チップ部品の第1外部電極および第2外部電極が形成される端部の中心から基板に下ろした垂線が該基板と交差する位置を含む所定範囲において、第1外部電極および第2外部電極に対して絶縁性基板が直接対面していることにより、ぬれ上がったはんだが第1、第2外部電極の端面の中心に到達することを阻止できる。すなわち、絶縁性基板の上記所定範囲に電極非形成部が形成されていることで、ぬれ上がったはんだが第1、第2外部電極の端面の中心に到達することを阻止できる。また、この発明の電子部品では、第1上面電極および第2上面電極のチップ部品を搭載する面には、チップ部品の第1外部電極および第2外部電極が形成される端部の中心から第1上面電極および第2上面電極に下ろした垂線が基板と交差する位置を含む所定範囲にレジスト膜が設けられていてもよい。この構成では、レジスト膜により、ぬれ上がったはんだが第1、第2外部電極の端面の中心に到達することを阻止できる。また、この発明は、平板状の絶縁性基板、該絶縁性基板の一方主面に形成された第1上面電極、第2上面電極、絶縁性基板の他方主面に形成された第1下面電極、第2下面電極を備える基板と、本体の長さ方向の両端にそれぞれ対向して第1外部電極と第2外部電極とが形成され、第1外部電極が第1上面電極に実装され、第2外部電極が第2上面電極に実装されるチップ部品と、を備える電子部品に関するものであり、次の構成であってもよい。この電子部品では、基板は、一方主面と他方主面に直交する端面に形成され、第1上面電極と第1下面電極を接続し、第2上面電極と第2上面電極とを接続する複数の接続電極を備える。第1上面電極および第2上面電極には、第1外部電極および第2外部電極の端面の中心から第1上面電極および第2上面電極に下ろした垂線が基板と交差する位置を含む所定範囲が第1上面電極および第2上面電極に対して非接触となる接触規制手段が形成されている。この構成では、電子部品をはんだで回路基板に実装する際に、はんだが電子部品からぬれ上がり、チップ部品の第1、第2外部電極に到達しても、接触規制手段により、はんだが第1、第2外部電極の中心付近に付着することを阻止できる。これにより、上述の振動音の発生を抑制できる。また、この発明の電子部品では、次の構成であることが好ましい。絶縁性基板には、チップ部品の第1外部電極に対応する位置に、それぞれ第1上面電極および第1下面電極が設けられ、チップ部品の第2外部電極に対応する位置に、それぞれ第2上面電極および第2下面電極が設けられる。接触規制手段は、第1上面電極および第2上面電極に設けられた開口領域である。この構成では、第1、第2外部電極の中心から第1、第2上面電極にそれぞれ下ろした垂線の位置中心直下位置には電極が形成されない。これにより、当該中心直下位置へのはんだの付着を阻止できる。また、この発明の電子部品では、次の構成であることが好ましい。絶縁性基板には、チップ部品の第1外部電極に対応する位置に、それぞれ第1上面電極および第1下面電極が設けられ、チップ部品の第2外部電極に対応する位置に、それぞれ第2上面電極および第2下面電極が設けられている。接触規制手段は、第1上面電極および第2上面電極に形成されたレジスト膜である。この構成では、第1、第2外部電極の中心直下位置では、第1、第2外部電極と第1、第2上面電極との間にレジスト膜が配設されている。これにより、当該中心直下位置へのはんだの付着を阻止できる。また、この発明の電子部品では、接続電極は、チップ部品の本体の長さ方向と直交する幅方向の略中央に形成されていてもよい。また、この発明の電子部品では、接続電極は、絶縁性基板の端面部に形成された切り欠き部の内壁面に形成されていることが好ましい。また、この発明の電子部品では、切り欠き部は、一方主面および他方主面に直交する方向から見た状態で、絶縁性基板の中心側に膨らむ円弧形状で形成されていることが好ましい。この構成では、絶縁性基板の外形すなわち第1、第2上面電極の配列方向である長さ方向、および長さ方向に直交する幅方向に対して切り欠く長さに対して、絶縁性基板の中心側へ凹む距離を、より長くすることができる。また、この発明は、平板状の絶縁性基板、該絶縁性基板の一方主面に形成された第1上面電極、第2上面電極、絶縁性基板の他方主面に形成された第1下面電極、第2下面電極を備える基板と、本体の長さ方向の両端にそれぞれ対向して第1外部電極と第2外部電極とが形成され、第1外部電極が第1上面電極に実装され、第2外部電極が第2上面電極に実装されるチップ部品と、を備える電子部品に関するものであり、次の構成であってもよい。この電子部品では、接続電極は、絶縁性基板の端面から凹む形状で形成された切り欠き部を形成する内壁面に形成されている。切り欠き部の第1上面電極側および第2上面電極側には、絶縁性基板を平面視して切り欠き部を覆う規制部が形成されている。この構成では、規制部により、回路基板から絶縁性基板の接続電極を沿って濡れ上がる接合部材が、規制部により堰き止められ、第1、第2上面電極に達しない。これにより、チップ部品の第1、第2外部電極への接合部材の不要な付着を防止できる。また、この発明の電子部品では、チップ部品の第1外部電極および第2外部電極が形成される端面の中心を含む所定範囲に接合規制手段が形成されていてもよい。この構成では、チップ部品に対しても、はんだがチップ部品の端面中央に付着することを抑制する構造を設けている。これにより、上述の絶縁性基板に対する構造的特徴とともに、チップ部品の端面中央にはんだが付着することを、より確実に抑制できる。また、この発明の電子部品では、接合規制手段は端面の全面に亘っていてもよい。この構成では、例えば第1、第2外部電極がチップ部品の底面絶縁性基板へ接合される側の面にしか形成されていない。これにより、チップ部品の端面中央にはんだが付着することを、さらに確実に抑制できる。また、この発明の電子部品では、チップ部品が積層セラミックコンデンサである、ことが好ましい。この発明に示す電子部品を用いて積層セラミックコンデンサ等のチップ部品を回路基板へ実装すれば、振動音の発生を抑制できる。さらに、構造が簡素で小型化が可能であり、回路基板への実装構造も容易になる。また、従来の一般的な実装構造と同等の実装強度および電気特性を確保することもできる。本発明の第1の実施形態に係るインターポーザーを含む電子部品について、図を参照して説明する。図1は本実施形態に係るインターポーザー12を含む電子部品10の構成を示す三面図およびインターポーザー12と積層セラミックコンデンサ11との形状の関係を示す図である。図2は本実施形態に係るインターポーザー12の三面図である。図3は本実施形態に係る電子部品10を回路基板200に実装した状態を示す三面図である。図1、図2、図3に示す三面図は、各図Aが平面図、各図Bが長さ方向側面図、および各図Cが幅方向側面図で記載されている。ここで、平面図は、インターポーザー12もしくは電子部品10を上面側から見た図である。長さ方向側面図は、インターポーザー12もしくは電子部品10を、インターポーザー12の中間接続用電極以下、IP電極と称する121,122の配列する方向に直交し、インターポーザー12の主面積層セラミックコンデンサ11の実装面に平行な方向から見た図である。また、幅方向側面図は、インターポーザー12もしくは電子部品10を、インターポーザー12のIP電極121,122の配列する方向に平行で、インターポーザー12の主面積層セラミックコンデンサ11の実装面に平行な方向から見た図である。各図では、ハッチングを行っているが、これらは、各部位を識別しやすくするものであり、断面図を示すものではない。なお、以下の各図でも同様に記載しており、断面図である場合には、その都度、断面図であることを示す。積層セラミックコンデンサ11は、本発明のチップ部品に相当し、部品本体110を備える。部品本体110は、誘電体層と内層電極層とを所定数積層して焼成することで、形成される。積層セラミックコンデンサ11は、部品本体110の長さ方向図1Aに示す図面の横方向の一方端に外部電極111本発明の第1外部電極に相当する。が形成されており、対向する他方端に外部電極112本発明の第2外部電極に相当する。が形成されている。当該外部電極111,112は所定の導電性ペーストを焼成することで形成され、表面に錫メッキが施されている。以下、この外部電極111,112の配列する方向を積層セラミックコンデンサ11の長さ方向とし、当該長さ方向に直交し、さらに積層セラミックコンデンサ11が実装される実装面に平行な方向を積層セラミックコンデンサ11の幅方向として、説明する。外部電極111,112は、部品本体110の長さ方向の両端面のみでなく、当該長さ方向の両端面から幅方向の両端面および天面および底面にかけて広がるように形成されている。このように形成される積層セラミックコンデンサ11は、例えば、長さ×幅が、3.2mm×1.6mm、2.0mm×1.25mm、1.6mm×0.8mm、1.0mm×0.5mm、0.6mm×0.3mm等の寸法で形成されている。インターポーザー12は、本発明の基板に相当し、図2に示すように、絶縁性基板120を備える。絶縁性基板120は、例えば0.5mm程度~1.0mm程度の厚みを有し、絶縁性樹脂から構成されている。絶縁性基板120は、主面に直交する方向から見て、積層セラミックコンデンサ11と相似な略矩形状に形成されている。絶縁性基板120は、主面に直交する方向から見た状態で、四つの角部が主面の中央側に凹む形状で形成された切り欠き部Cd11,Cd12,Cd13,Cd14を有する。この際、切り欠き部Cd11,Cd12,Cd13,Cd14は、主面に直交する方向から見た状態で、矩形状の絶縁性基板120の各角を中心として、所定の半径Rで切り欠く形状で形成されている。このような切り欠き部Cd11,Cd12,Cd13,Cd14は、複数の絶縁性基板120を配列したベース基板から個別の絶縁性基板120を分割する際に、隣接する四つの絶縁性基板120の接する点に円筒形のスルーホールを形成しておき、当該スルーホール形成部を通るように切断して分割することで容易に形成できる。絶縁性基板120は、平面視した長さおよび幅が、実装する積層セラミックコンデンサ11の長さおよび幅に対してわずかに大きくなるように、形成されている。すなわち、図1Dに示すように、積層セラミックコンデンサ11の長さをLciとし、絶縁性基板120インターポーザー12の長さをLiとした場合に、Li≒Lci且つLi>Lciとする。同様に、積層セラミックコンデンサ11の幅をWciとし、絶縁性基板120インターポーザー12の幅をWiとした場合に、Wi≒Wci且つWi>Wciとする。この際、切り欠き部Cd11,Cd12,Cd13,Cd14を規定する曲面の中央部が、実装された積層セラミックコンデンサ11の外形範囲内に入るように、形成されている。絶縁性基板120の積層セラミックコンデンサ11が実装される側となる一方主面には、上面電極1211、1221が形成されている。上面電極1211、1221は互いに離間して形成されている。上面電極1211が本発明の第1上面電極に相当し、上面電極1221が本発明の第2上面電極に相当する。上面電極1211は、一方主面の長さ方向の一方端の領域に形成されている。この際、上面電極1211は、インターポーザー12絶縁性基板120の一方主面上に、互いの長さ方向が略一致するように積層セラミックコンデンサ11を実装した際に、積層セラミックコンデンサ11の外部電極111の底面が接する領域を含むように、長さ方向に対する電極の形成寸法が設定されている。また、上面電極1211は、幅方向には全幅に亘り形成されている。上面電極1221は、一方主面の長さ方向の他方端の領域に形成されている。この際、上面電極1221は、インターポーザー12絶縁性基板120の一方主面上に、互いの長さ方向が略一致するように積層セラミックコンデンサ11を実装した際に、積層セラミックコンデンサ11の外部電極112の底面が接する領域を含むように、長さ方向に対する電極の形成寸法が設定されている。また、上面電極1221は、幅方向には全幅に亘り形成されている。絶縁性基板120の積層セラミックコンデンサ11が実装される側と反対側になる他方主面には、下面電極1212、1222が形成されている。下面電極1212、1222は互いに離間して形成されている。下面電極1212が本発明の第1下面電極に相当し、下面電極1222が本発明の第2下面電極に相当する。下面電極1212は、絶縁性基板120の他方主面の長さ方向の一方端の領域に、上面電極1211と略対向する形状に形成されている。下面電極1222は、絶縁性基板120の他方主面の長さ方向の他方端の領域に、上面電極1221と略対向する形状で形成されている。この際、下面電極1212,1222は、実装される積層セラミックコンデンサ11の外部電極111,112と、主面に直交する方向から見て、重なる位置に電極が存在するように形成されていると、より好ましい。絶縁性基板120の長さ方向の一方端に形成された上面電極1211と下面電極1212は、切り欠き部Cd11,Cd12の壁面に形成された接続電極401,402によりそれぞれ接続されている。これら上面電極1211、下面電極1212および切り欠き部Cd11の接続電極401、切り欠き部Cd12の接続電極402により、上述のIP電極121が形成される。絶縁性基板120の長さ方向の他方端に形成された上面電極1221と下面電極1222は、切り欠き部Cd13,Cd14の壁面に形成された接続電極403,403によりそれぞれ接続されている。これら上面電極1221、下面電極1222および切り欠き部Cd13の接続電極403、切り欠き部Cd14の接続電極404により、上述のIP電極122が形成される。このようなインターポーザー12に、積層セラミックコンデンサ11が実装される場合、インターポーザー12のIP電極121の上面電極1211と、積層セラミックコンデンサ11の外部電極111とを、外部電極111の錫メッキの再溶融により、電気的、機械的に接続する。また、インターポーザー12のIP電極122の上面電極1221と、積層セラミックコンデンサ11の外部電極112とを、外部電極112の錫メッキの再溶融により、電気的、機械的に接続する。なお、IP電極121,122に、予め錫メッキを行っていれば、このIP電極121,122の錫メッキも含めて接続される。このように錫メッキを用いることで、必要最小限の量で接合でき、チップ部品の外部電極の中心付近をできるだけ拘束しないようにすることができる。これにより、電子部品10が形成される。なお、積層セラミックコンデンサ11とインターポーザー12との接合は、外部電極111,112の錫メッキやインターポーザー12の錫メッキを用いず、略同量のはんだによって行ってもよい。電子部品10は、図3に示すように、回路基板20に実装される。この際、回路基板20の実装用ランド201にインターポーザー12のIP電極121の下面電極1212が接続し、実装用ランド202にインターポーザー12のIP電極122の下面電極1222が接続するように、実装される。インターポーザー12のIP電極121,122と回路基板20の実装用ランド201,202との接続には、はんだ300を用いる。このようなはんだ300による接合では、少なくとも回路基板20の実装用ランド201,201からインターポーザー12の接続電極401-404にかけてはんだフィレットが形成されるように、はんだ接合を行う。このようにフィレットを形成することで、電子部品10の実装時の浮きを防止したり、接合強度を確保できたり、確実にはんだ接合していることを目視確認することができるため、非常に有効である。なお、ぬれ性を有し導電性を有する接合剤であれば、はんだ300以外の材料を用いてもよい。このようなはんだ300による接合を行うと、供給されるはんだ量が多かった場合、IP電極121,122の接続電極401-404ではんだフィレットを形成する以上に、接続電極401-404を介してインターポーザー12の上面側まではんだ300が上がってくることがある。しかしながら、本実施形態の構成では、インターポーザー12の四つの角にのみ接続電極401-404を形成し、当該接続電極401-404が形成される切り欠き部Cd11,Cd12,Cd13,Cd14が、主面に直交する方向から見た積層セラミックコンデンサ11の四つ角、すなわち外部電極111,112における主面に直交する方向に延びる四稜線の位置と一致する。この構成により、はんだ300は、図3に示すように、当該四つの角部付近の切り欠き部Cd11,Cd12,Cd13,Cd14に対応する外部電極111,112の四稜線の各下端から四稜線に沿うように付着する。これにより、外部電極111,112の端面の中央付近にははんだ300が付着せず、上述のような積層セラミックコンデンサ11の歪みによる振動音の発生を効果的に抑制することができる。図4は、本実施形態の構成および従来の構成による音圧レベル-周波数特性を示す図である。図4における従来の構成とは、インターポーザーを用いず積層セラミックコンデンサを回路基板へ直接実装する構成態様T0と、インターポーザーを用いながら外部電極の端面中心を主として端面全体ではんだ接合した構成態様I0である。図4に示すように、本実施形態の構成を用いることで、従来の態様T0と比較して、振動音の音圧レベルを広い周波数帯域で大幅に抑制することができる。同様に、従来の態様I0と比較しても効果的に振動音の音圧レベルを抑制することができる。さらに、本実施形態のように板厚の薄い絶縁性基板120からなるインターポーザー12を用いることで、電子部品10の高さが大きくなることを抑制でき、低背化が可能になる。また、積層セラミックコンデンサ11、インターポーザー12を回路基板20に対して主面が一致するように積層して実装する構造であるので、高い接合強度を実現できる。これにより、積層セラミックコンデンサ11を回路基板20に直接実装する場合と略同等の接合強度を得られる。さらに、上述の実施形態では、実装用ランド201,202は、積層セラミックコンデンサ11を直接実装する場合と同じ仕様で、形状および間隔が設定されている。上述のように、本実施形態の電子部品10は、主面に直交する方向から見て、インターポーザー12のIP電極121,122の位置と積層セラミックコンデンサ11の外部電極111,112の位置とが重なり、積層セラミックコンデンサ11の外部電極111,112の四稜線と略同じ位置に接続電極401-404が存在するので、積層セラミックコンデンサ11を直接実装する場合と同じ仕様の実装用ランド201,202で、そのまま電子部品10を実装することができる。すなわち、回路基板20の実装ランド201,202の設計変更を必要としない。さらに、回路基板20に積層セラミックコンデンサ11単体を実装する場合とほぼ同じ専有面積で、電子部品10を実装することができる。これにより、インターポーザー12を用いても平面的に殆ど大型化することなく、積層セラミックコンデンサ11を回路基板20へ接続できる。次に、第2の実施形態に係る電子部品について、図を参照して説明する。図5A~図5Cは本実施形態に係るインターポーザー12Aを含む電子部品10Aの構成を示す三面図である。図5Dはインターポーザー12Aと積層セラミックコンデンサ11との形状の関係を示す図である。図6は本実施形態の係る電子部品10Aを回路基板20に実装した状態での三面図である。本実施形態のインターポーザー12Aは、基本的構成は第1の実施形態に示したインターポーザー12と同じであるが、長さおよび幅が異なる。図5Dに示すように、インターポーザー12Aすなわち絶縁性基板120Aの長さLiAは、積層セラミックコンデンサ11の長さLciに対してわずかに短い。すなわち、LiA≒Lci且つLiA<Lciとなる。インターポーザー12Aすなわち絶縁性基板120Aの幅は、積層セラミックコンデンサ11の幅と略同じで且つ短い。すなわち、WiA≒Wci且つWiA<Wciとなる。このような構成で、第1の実施形態と同様の回路基板20へのはんだ接合を行うと、供給されるはんだ量が多かった場合、はんだ300が、図6に示すように、切り欠き部Cd11A,Cd12A,Cd13A,Cd14A接続電極401A,402A,403A,404Aに対応する外部電極111,112の四稜線の各下端から四稜線に沿うように付着する。これにより、外部電極111,112の端面の中央付近にははんだ300が付着せず、上述のような積層セラミックコンデンサ11の歪みによる振動音の発生を効果的に抑制することができる。さらに、本実施形態の構成では、回路基板20に積層セラミックコンデンサ11単体を実装する場合と同じ実装用ランドを利用できる。また、積層セラミックコンデンサ11を単体で実装する場合と同じ面積で、電子部品10を実装することができる。これにより、インターポーザー12を用いても、さらなる小型化が可能になる。次に、第3の実施形態に係る電子部品について、図を参照して説明する。図7A~図7Cは本実施形態に係るインターポーザー12Bを含む電子部品10Bの構成を示す三面図である。図7Dはインターポーザー12Bと積層セラミックコンデンサ11との形状の関係を示す図である。図7Dに示すように、本実施形態のインターポーザー12Bは、第1の実施形態に示したインターポーザー12に対して、長さおよび幅がより大きくなる構造を有する。具体的には、インターポーザー12Bの長さをLiBとし、幅をWiBとした場合に、LiB>Lci、WiB>Wciとなる。また、インターポーザー12Bでは、切り欠き部Cd11B,Cd12B,Cd13B,Cd14Bが、主面に直交する方向から見て直線状となるように、形成されている。切り欠き部Cd11B,Cd12B,Cd13B,Cd14Bは、主面に直交する方向から見て、積層セラミックコンデンサ11の外形形状の内側に入らないような形状で形成されている。このような形状であっても、切り欠き部Cd11B,Cd12B,Cd13B,Cd14Bに形成された接続電極401B,402B,403B,404Bは、積層セラミックコンデンサ11の外部電極111,112に対して、当該外部電極111,112の前記主面に直交する方向に延びる四稜線のインターポーザー12B側端部に最も近くなる。これにより、接続電極401B,402B,403B,404Bを介してはんだがぬれあがって、外部電極111,112に付着しても、外部電極111,112の四稜線付近にのみ付着する。したがって、上述の各実施形態と同様に、振動音の発生を抑制できる。さらに、インターポーザー12BのIP電極121Bの上面電極1211Bは、幅方向に沿って離間して形成された部分上面電極1211LB,1211RBで構成される。すなわち、インターポーザー12Bの上面には、部分上面電極1211LB,1211RBで挟まれる電極離間部500本発明の接触規制手段に相当する。が形成されている。これら部分上面電極1211LB,1211RBは、外部電極111の二稜線の位置を含む範囲で電極形成されている。インターポーザー12BのIP電極122Bの上面電極1221Bは、幅方向に沿って離間して形成された部分上面電極1221LB,1221RBで構成される。すなわち、インターポーザー12Bの上面には、部分上面電極1221LB,1221RBで挟まれる電極離間部500本発明の接触規制手段に相当する。が形成されている。これら部分上面電極1221LB,1221RBは、外部電極112の二稜線の位置を含む範囲で電極形成されている。このような構成とすることで、外部電極111,112の端面における幅方向の中央付近電極離間部500には、上面電極が形成されず、当該外部電極111,112の端面における幅方向の中央付近へのはんだの付着を防止できる。これにより、さらに確実に振動音の発生を抑制できる。なお、図7では、IP電極121B,122Bの下面電極がそれぞれ幅方向に分離していないが、分離させてもよい。第4の実施形態に係る電子部品について、図を参照して説明する。図8は本実施形態に係るインターポーザー12Cを含む電子部品10Cの構成を示す三面図である。本実施形態のインターポーザー12Cは、上面電極がインターポーザー12Cの全幅に亘って形成されたものであり、他の構成は、第3の実施形態に示したインターポーザー12Bと同じである。本実施形態のIP電極121Cの上面電極1211Cは、インターポーザー12Cの全幅に亘り形成されている。IP電極122Cの上面電極1221Cも、インターポーザー12Cの全幅に亘り形成されている。このような構成であっても、上述の第3実施形態に示したように、切り欠き部Cd11C,Cd12C,Cd13C,Cd14Cに形成された接続電極401C,402C,403C,404Cは、積層セラミックコンデンサ11の外部電極111,112に対して、当該外部電極111,112の前記主面に直交する方向に延びる四稜線のインターポーザー12C側端部に最も近くなる。これにより、接続電極401C,402C,403C,404Cを介してはんだがぬれ上がって、外部電極111,112に付着しても、外部電極111,112の四稜線付近にのみ付着する。したがって、第3実施形態と同様に、振動音の発生を抑制できる。次に、第5の実施形態に係る電子部品について、図を参照して説明する。図9は本実施形態に係るインターポーザー12Dを含む電子部品10Dの構成を示す三面図である。本実施形態のインターポーザー12Dは、上面電極1211D,1221D上に、はんだレジスト膜Re12が形成されたものであり、他の構成は、第1の実施形態に示したインターポーザー12と同じである。はんだレジスト膜Re12は、本発明の接触規制手段に相当し、積層セラミックコンデンサ11の外部電極111,112の幅方向の中心位置から上面電極1211D,1221Dに下ろす垂線が上面電極1211D,1221Dに直交する位置を含む所定幅の範囲に形成されている。はんだレジスト膜Re12は、インターポーザー12Dの長さ方向に対しても、前記垂線が上面電極1211D,1221Dに直交する位置を含む所定長の範囲に形成されている。これにより、外部電極111,112の幅方向の中央付近が、IP電極121D,122Dの上面電極1211D,1221Dに接しない。このため、上述のように、はんだが上面電極1211D,1221Dにぬれ上がっても、はんだレジスト膜Re12により、中央付近には付着しない。これにより、より確実に振動音の発生を抑制できる。次に、第6の実施形態に係る電子部品について、図を参照して説明する。図10は本実施形態に係るインターポーザー12Eを含む電子部品10Eの構成を示す三面図である。なお、図10では、インターポーザー12Eの構造を明確に示すために積層セラミックコンデンサ11の図示を簡略化している。本実施形態のインターポーザー12Eは、第3の実施形態に対して、切り欠き部Cd61,Cd62の形成位置が異なるものであり、他の構成は、第3の実施形態に示したインターポーザー12Bと同じである。インターポーザー12EのIP電極121Eの上面電極1211Eは、インターポーザー12Eすなわち絶縁性基板120Eの幅方向に沿って離間して配置された部分上面電極1211LE,1211REを備える。すなわち、インターポーザー12Eの上面には、部分上面電極1211LE,1211REで挟まれる電極離間部501が形成されている。この電極離間部501では、インターポーザー12Eの絶縁性基板120Eの上面と、積層セラミックコンデンサ11の外部電極111とが直接対面している。部分上面電極1211LE,1211REは、絶縁性基板120Eの長さ方向の一方端付近で、且つ積層セラミックコンデンサ11の外部電極111が載置される位置よりも端部側に形成された接続電極により接続されている。切り欠き部Cd61は、絶縁性基板120EのIP電極121Eが形成される側の端面で、絶縁性基板120Eの幅方向の略中心位置に形成されている。切り欠き部Cd61の形状は、上述の第1の実施形態に示した切り欠き部Cd11,Cd12,Cd13,Cd14と同様に、主面に直交する方向から見て円弧状になるような形状である。切り欠き部Cd61の壁面には接続電極411Eが形成されており、前記部分上面電極1211LE,1211REを接続する電極を介して、部分上面電極1211LE,1211REに接続されている。インターポーザー12EのIP電極122Eの上面電極1221Eは、インターポーザー12Eすなわち絶縁性基板120Eの幅方向に沿って離間して配置された部分上面電極1221LE,1221REを備える。すなわち、インターポーザー12Eの上面には、部分上面電極1221LE,1221REで挟まれる電極離間部501が形成されている。この電極離間部501では、インターポーザー12Eの絶縁性基板120Eの上面と、積層セラミックコンデンサ11の外部電極112とが直接対面している。部分上面電極1221LE,1221REは、絶縁性基板120Eの長さ方向の他方端付近で、且つ積層セラミックコンデンサ11の外部電極112が載置される位置よりも端部側に形成された接続電極により接続されている。切り欠き部Cd62は、絶縁性基板120EのIP電極122Eが形成される側の端面で、絶縁性基板120Eの幅方向の略中心位置に形成されている。切り欠き部Cd62の形状も、切り欠き部Cd61と同様に、主面に直交する方向から見て円弧状になるような形状である。切り欠き部Cd62の壁面には接続電極412Eが形成されており、前記部分上面電極1221LE,1221REを接続する電極を介して、部分上面電極1221LE,1221REに接続されている。このような構成とすることで、接続電極411E,412Eをそれぞれ備える切り欠き部Cd61,Cd62を、インターポーザー12Eの幅方向の中央に設置しても、上述の各実施形態に示したように上面電極121E,122Eにぬれ上がったはんだは、外部電極111,112の四稜線付近に付着し、幅方向の中央付近には付着しない。これにより、上述の各実施形態と同様に、振動音の発生を抑制できるとともに、上述の各効果を奏することができる。次に、第7の実施形態に係る電子部品について、図を参照して説明する。図11は本実施形態に係るインターポーザー12Fを含む電子部品10Fの構成を示す三面図である。なお、図11では、インターポーザー12Fの構造を明確に示すために積層セラミックコンデンサ11の図示を簡略化している。本実施形態のインターポーザー12Fは、第6の実施形態に示したインターポーザー12Eに対して、上面電極1211F,1221Fを、絶縁性基板120Fの略全幅に亘るように形成し、部分的に電極非形成部131F,132Fを設けたものであり、他の構成は同じである。電極非形成部131Fは、積層セラミックコンデンサ11の外部電極111の幅方向の中心位置から上面電極1211Fに下ろす垂線が上面電極1211Fに直交する位置を含む所定幅の範囲に形成されている。電極非形成部131Fは、インターポーザー12Fの長さ方向すなわち絶縁性基板120Fの長さ方向に対しても、前記垂線が上面電極1211Fに直交する位置を含む所定長の範囲に形成されている。言い換えれば、インターポーザー12Fの上面における外部電極111の幅方向の中央付近に、電極の開口パターンが形成されている。これにより、外部電極111の幅方向の中央付近が、IP電極121Fの上面電極1211Fに接しない。同様に、電極非形成部132Fは、積層セラミックコンデンサ11の外部電極112の幅方向の中心位置から上面電極1221Fに下ろす垂線が上面電極1221Fに直交する位置を含む所定幅の範囲に形成されている。電極非形成部132Fは、インターポーザー12Fの長さ方向すなわち絶縁性基板120Fの長さ方向に対しても、前記垂線が上面電極1221Fに直交する位置を含む所定長の範囲に形成されている。言い換えれば、インターポーザー12Fの上面における外部電極112の幅方向の中央付近に、電極の開口パターンが形成されている。これにより、外部電極112の幅方向の中央付近が、IP電極122Fの上面電極1221Fに接しない。このため、上述のように、はんだが接続電極411F,412Fを介して上面電極1211F,1221Fにぬれ上がっても、電極非形成部131F,132Fにより、外部電極111,112の中央付近には付着しない。これにより、振動音の発生を抑制できる。次に、第8の実施形態に係る電子部品について、図を参照して説明する。図12は本実施形態に係るインターポーザー12Gを含む電子部品10Gの構成を示す三面図である。なお、図12では、インターポーザー12Gの構造を明確に示すために積層セラミックコンデンサ11の図示を簡略化している。本実施形態のインターポーザー12Gは、第7の実施形態に示した電極非形成部131F,132Fと同じ位置に、はんだレジスト膜Re12Gをそれぞれ形成したものであり、他の構成は第7の実施形態と同じである。この際、図12では、当該位置に上面電極を形成しているように図示されているが、当該位置には上面電極を形成してもしなくてもよい。このはんだレジスト膜Re12Gが本発明の接触規制手段に相当する。このような構成では、上述のように、はんだが接続電極411G,412Gを介して上面電極1211G,1221Gにぬれ上がっても、はんだレジスト膜Re12Gにより、外部電極111,112の中央付近には付着しない。これにより、振動音の発生を抑制できる。次に、第9の実施形態に係る電子部品について、図を参照して説明する。図13は本実施形態に係るインターポーザー12Hを含む電子部品10Hの構成を示す三面図である。なお、図13では、インターポーザー12Hの構造を明確に示すために積層セラミックコンデンサ11の図示を簡略化している。本実施形態のインターポーザー12Hは、第7の実施形態に示した電極非形成部131F,132Fを形成せず、絶縁性基板120Hの略全幅に亘って、上面電極1211H,1221Hが形成されており、当該上面電極1211H,1221H上にはんだレジスト膜Re12Hが形成されている。他の構成は、第7の実施形態と同じである。はんだレジスト膜Re12Hは、積層セラミックコンデンサ11の外部電極111,112の幅方向の中心位置から上面電極1211H,1221Hに下ろす垂線が上面電極1211H,1221Hに直交する位置を含む所定幅の範囲に形成されている。はんだレジスト膜Re12Hは、インターポーザー12Hの長さ方向に対しても、前記垂線が上面電極1211H,1221Hに直交する位置を含む所定長の範囲に形成されている。このはんだレジスト膜Re12Hが本発明の接触規制手段に相当する。さらに、はんだレジスト膜Re12Hは、上面電極1211H,1221Hが切り欠き部Cd61,Cd62の接続電極411H,412Hに接続する領域と、上面電極1211H,1221Hが外部電極111,112の前記四稜線に接する領域とを、絶縁性基板120Hの主面に直交する方向から見て分割するような形状で形成されている。例えば、図13Aに示すように、切り欠き部Cd61,Cd62側に中心を有し、外部電極111,112の幅方向の中央付近を通り、所定の幅を有する円弧状に形成する。このような構成とすることで、上述のようにはんだが接続電極411H,412Hを介して上面電極1211H,1221Hにぬれ上がっても、はんだレジスト膜Re12Hにより、外部電極111,112には全くはんだが付着しない。これにより、さらに確実に振動音の発生を抑制できる。次に、第10の実施形態に係る電子部品について、図を参照して説明する。図14は本実施形態に係るインターポーザー12Kを含む電子部品10Kの構成を示す三面図である。なお、図14では、インターポーザー12Kの構造を明確に示すために積層セラミックコンデンサ11の図示を簡略化している。本実施形態のインターポーザー12Kは、第9の実施形態に示したインターポーザー12Hに対して、はんだレジスト膜Re12Kの形状が異なるものであり、他の構成は同じである。はんだレジスト膜Re12Kは、インターポーザー12Kの長さ方向に対して、積層セラミックコンデンサ11の外部電極111,112の幅方向の中心位置から上面電極1211K,1221Kに下ろす垂線が上面電極1211K,1221Kに直交する位置を含み、且つ長さ方向の両端まで達する形状で形成されている。このはんだレジスト膜Re12Kが本発明の規制部に相当する。この際、はんだレジスト膜Re12Kは、接続電極411K,412Kを備える切り欠き部Cd61,Cd62の上面電極1211K,1221K側の開口端を覆うような形状で形成されている。このような構造とすることで、電子部品10Kを回路基板に実装する際にはんだが切り欠き部Cd61,Cd62の接続電極411K,412Kに沿ってぬれ上がってきても、はんだレジスト膜Re12Kによって、はんだのインターポーザー12Kの上面側へのぬれ上がりを堰き止めることができる。これにより、回路基板へ実装するためのはんだが、インターポーザー12Kの上面側すなわち積層セラミックコンデンサ11の外部電極111,112に、不要に付着することを防止できる。この結果、上述の各実施形態と同様に、振動音の発生を抑制できる。次に、第11の実施形態に係る電子部品について、図を参照して説明する。図15は本実施形態に係るインターポーザー12Lを含む電子部品10Lの構成を示す三面図である。なお、図15では、インターポーザー12Lの構造を明確に示すために積層セラミックコンデンサ11の図示を簡略化している。本実施形態のインターポーザー12Lは、第10の実施形態に示したインターポーザー12Kに対して、はんだレジスト膜Re12Lの形状が異なるものであり、他の構成は同じである。はんだレジスト膜Re12Lは、第10の実施形態のインターポーザー12Kと同様に、インターポーザー12Lの接続電極411L,412Lを備える切り欠き部Cd61,Cd62の上面電極1211L,1221L側を覆うような形状で形成されている。ただし、本実施形態のはんだレジスト膜Re12Lは、前記長さ方向の中央側の端部が、積層セラミックコンデンサ11の外部電極111,112が上面電極1211L,1221Lに当接する実装される位置まで届かない形状で形成されている。言い換えれば、はんだレジスト膜Re12Lは、切り欠き部Cd61,Cd62を覆うことを最小限とし、できる限り小さい形状に形成されている。このはんだレジスト膜Re12Lが本発明の規制部に相当する。このような構造のはんだレジスト膜Re12Lを形成すれば、上述の第10の実施形態に示したインターポーザー12Kと同様に、本実施形態のインターポーザー12Lでも、回路基板へ実装するためのはんだが、インターポーザー12Lの上面側すなわち積層セラミックコンデンサ11の外部電極111,112に、不要に付着することを防止できる。この結果、上述の各実施形態と同様に、振動音の発生を抑制できる。さらに、本実施形態の構造を用いることで、はんだレジスト膜Re12Lが積層セラミックコンデンサ11の実装される領域まで広がらない形状であるので、積層セラミックコンデンサ11を上面電極1211L,1221Lへ実装する際に、積層セラミックコンデンサ11の外部電極111,112の底面と上面電極1211L,1221Lとの間に、はんだレジスト膜Re12Lが介在しない。これにより、積層セラミックコンデンサ11の外部電極111,112の底面と上面電極1211L,1221Lとが離間することなく、確実に当接する。したがって、積層セラミックコンデンサ11の外部電極111,112の底面と上面電極1211L,1221Lとの接合強度が向上する。なお、第10の実施形態および第11の実施形態に示したはんだレジスト膜は、インターポーザーの幅方向の中央領域にのみ形成されているが、幅方向の全域に亘って形成してもよい。また、第10の実施形態および第11の実施形態に示したインターポーザーは、幅方向の中央に切り欠き部を形成したものであるが、上述の各実施形態に示した、角部に切り欠き部を設けたものであっても、当該切り欠き部を覆うようにはんだレジスト膜を形成することができる。これにより、第10の実施形態および第11の実施形態と同様に不要なはんだの外部電極への付着を防止できる。また、第10の実施形態および第11の実施形態に示したインターポーザーは、はんだレジスト膜を用いた例を示したが、切り欠き部を上面電極側から覆うように金属膜を形成してもよく、はんだのぬれ上がりを堰き止められる板状の部材であればよい。また、上述の各実施形態の構成は単独で用いてもよいが、複数の実施形態の構成を組み合わせて用いることもできる。さらには、これらの実施形態の構成に基づき類推できる形状であれば、上述の各実施形態と同様の作用効果を得られる。また、上述の実施形態では、絶縁性基板に対して電極非形成部やレジスト膜を形成することで、積層セラミックコンデンサ11の外部電極111,112の端面中央にはんだが付着することを抑制したが、このような電極非形成部やレジスト膜を、外部電極111,112に形成することも可能である。図16は、その他の実施形態に係る電子部品10Jを回路基板200に実装した状態を示す三面図である。図16に示す電子部品10Jは、第1の実施形態に示した電子部品10に対して、積層セラミックコンデンサ11Jの外部電極が異なるものであり、他の構成は同じである。電子部品10Jの積層セラミックコンデンサ11Jの外部電極111J,112Jは、図16Cに示すように、部品本体110の長手方向の端面、すなわち外部電極111J,112Jの形成面の中央に、所定面積で電極非形成部140が設けられている。このような構成とすることで、部品本体110の外部電極111J,112Jが形成される端面の中央にはんだが付着することを、さらに確実に防止できる。この電極非形成部140が、本発明の接合規制手段に相当する。なお、外部電極に非形成部を設けることやレジスト膜を形成し、直接回路基板に接合する構成でも、振動音の発生を抑制することが可能であるが、上述の構成からなるインターポーザーを介することにより、より確実に振動音の発生を抑制するとともに、実装時の浮きを抑制し接合の安定性を得ることができる。また、図16では、電極非形成部140を設ける例を示したが、当該領域に、電極の有無に関係なく、レジスト膜を形成するようにしてもよい。さらには、外部電極を底面にのみ形成する構造であってもよい。そして、このような図16に類する構成は、上述のいずれの実施形態の構成とも組み合わせることができる。また、上述の説明では、チップ部品として積層セラミックコンデンサを用いた例を示したが、同様の振動が発生する他のチップ部品にも、上述の構成を適用することができる。そして、本発明で示す略矩形とは、長方形に限るものではなく、正方形や、これら長方形や正方形の角部隅が切り取られた多角形、長方形や正方形の角部隅が曲面状に成形された形状も含む。"