アレイ状に配列された複数のLEDを駆動するために駆動信号を生成するための発光ダイオードLED駆動装置であって、該駆動装置はラッチ許可信号、直列データ入力信号、及びクロック信号を受信し、直列データ出力信号を出力し、該ラッチ許可信号と該クロック信号とに従ってモード切替え信号を生成するための認識回路と、該直列データ入力信号を受信し、該直列データ入力信号を該モード切替え信号に従って選択信号又は更新データとして格納するための切替え回路と、第1レジスタ列と第1セレクタとを備える1つ以上のレジスタ回路であって、該レジスタ回路は第1入力ポート及び第1出力ポートを有し、該第1入力ポートは該第1レジスタ列と該第1セレクタとに接続され、該第1レジスタ列は該第1セレクタに接続され、該レジスタ回路は該選択信号に従って該第1レジスタ列内に該更新データを記憶するか、又は該第1レジスタ列をバイパスして該更新データを直接出力する1つ以上のレジスタ回路と、第2レジスタ列、バイパスレジスタ、及び第2セレクタを備え、該1つ以上のレジスタ回路に直列に接続されたバッファ回路であって、該バッファ回路は第2入力ポート及び第2出力ポートを有し、該第2入力ポートは該バイパスレジスタと該第2レジスタ列とに接続され、該第2レジスタ列と該バイパスレジスタとは該第2セレクタに接続され、該バッファ回路は該選択信号に従って該第2レジスタ列内に該更新データを記憶するか、又は該バイパスレジスタを介して該更新データを出力するバッファ回路と、該第1レジスタ列及び該第2レジスタ列に電気的に接続され複数の表示データを記憶し、該第1レジスタ列及び該第2レジスタ列に格納された該更新データに従って該表示データを更新するための表示データ記憶部と、該表示データに応じた該駆動信号を出力するための信号生成回路とを備えるLED駆動装置。前記第1レジスタ列と前記第2レジスタ列とは複数の単位レジスタを備え、該複数の単位レジスタは直列に接続されている請求項1に記載のLED駆動装置。前記認識回路は前記ラッチ許可信号の時間長さと前記クロック信号の1サイクルとを比較して前記モード切替え信号を生成する請求項1に記載のLED駆動装置。前記ラッチ許可信号の時間長さが前記クロック信号の1サイクルであれば、前記切替え回路は該直列データ入力信号を前記選択信号として格納し、該ラッチ許可信号の時間長さが該クロック信号の2サイクルであれば、前記切替え回路は該直列データ入力信号を前記更新データとして格納する請求項3に記載のLED駆動装置。前記バッファ回路と前記レジスタ回路は電子スイッチを備え、前記クロック信号は該電子スイッチにより該バッファ回路及び該レジスタ回路に前記選択信号に従って選択的に入力される請求項1に記載のLED駆動装置。直列に接続された複数の請求項1記載のLED駆動装置を備え、該複数のLED駆動装置の1つにより出力される前記直列データ出力信号は、別のLED駆動装置が受信した前記直列データ入力信号である、発光ダイオードLED駆動システム。アレイ状に配列された複数のLEDを駆動するための発光ダイオードLED駆動装置であって、該駆動装置は選択信号、更新データ、及び更新命令に従って駆動信号を出力し、該駆動信号は該選択信号により選択されたLEDの輝度を調整するために使用され、第1レジスタ列と第1セレクタとを備える1つ以上のレジスタ回路であって、該レジスタ回路は第1入力ポート及び第1出力ポートを有し、該第1入力ポートは該第1レジスタ列と該第1セレクタとに接続され、該第1レジスタ列は該第1セレクタに接続され、該第1セレクタは該第1レジスタ列又は該第1入力ポートを該第1出力ポートに選択的に接続する1つ以上のレジスタ回路と、第2レジスタ列、バイパスレジスタ、及び第2セレクタを備え、該1つ以上のレジスタ回路に直列に接続されたバッファ回路であって、該バッファ回路は第2入力ポート及び第2出力ポートを有し、該第2入力ポートは該バイパスレジスタと該第2レジスタ列とに接続され、該第2レジスタ列と該バイパスレジスタとは該第2セレクタに接続され、該第2セレクタは該第2レジスタ列又は該バイパスレジスタを該第2出力ポートに選択的に接続するバッファ回路と、該第1レジスタ列及び該第2レジスタ列に電気的に接続され複数の表示データを記憶し、該更新命令に従って該第1レジスタ列及び該第2レジスタ列に格納されたデータを使用して該表示データを更新するための表示データ記憶部と、該表示データに応じた該駆動信号を出力するための信号生成回路とを備えるLED駆動装置。前記第1レジスタ列、前記第2レジスタ列、及び前記バイパスレジスタはクロック入力ポートを備え、該クロック入力ポートはクロック信号を入力するために使用され、該クロック信号の1サイクル後に、該第1レジスタ列、該第2レジスタ列、及び該バイパスレジスタは1ビット更新データを出力する請求項7に記載のLED駆動装置。前記バッファ回路と前記レジスタ回路は電子スイッチを備え、前記クロック信号は該電子スイッチにより前記クロック入力ポートに前記選択信号に従って選択的に入力される請求項8に記載のLED駆動装置。前記第1レジスタ列と前記第2レジスタ列とは複数の単位レジスタを備え、該複数の単位レジスタは直列に接続されている請求項8に記載のLED駆動装置。アレイ状に配列された複数のLEDを駆動するための発光ダイオードLED駆動装置であって、該駆動装置は選択信号、更新データ、及び更新命令に従って駆動信号を出力し、該駆動信号は該選択信号により選択されたLEDの輝度を調整するために使用され、第1レジスタ列、バイパスレジスタ、及びセレクタを備えるバッファ回路であって、該バッファ回路は入力ポート及び出力ポートを有し、該入力ポートは該バイパスレジスタと該第1レジスタ列とに接続され、該第1レジスタ列と該バイパスレジスタとは該セレクタに接続され、該セレクタは該第1レジスタ列又は該バイパスレジスタを該出力ポートに選択的に接続するバッファ回路と、該第1レジスタ列に電気的に接続され複数の表示データを記憶し、該更新命令に従って該第1レジスタ列に格納されたデータを使用して該表示データを更新するための表示データ記憶部と、該表示データに応じた該駆動信号を出力するための信号生成回路とを備えるLED駆動装置。前記第1レジスタ列及び前記バイパスレジスタはクロック入力ポートを備え、該クロック入力ポートはクロック信号を入力するために使用され、該クロック信号の1サイクル後に、該第1レジスタ列及び該バイパスレジスタは1ビット更新データを出力する請求項11に記載のLED駆動装置。前記バッファ回路と前記レジスタ回路は電子スイッチを備え、前記クロック信号は該電子スイッチにより前記クロック入力ポートに前記選択信号に従って選択的に入力される請求項12に記載のLED駆動装置。前記第1レジスタ列は複数の単位レジスタを備え、該複数の単位レジスタは直列に接続されている請求項13に記載のLED駆動装置。一般的に、アレイ状に配列されたLEDLED表示スクリーン又はLEDバックライトモジュールは多数の駆動装置により駆動され、該多数の駆動装置は直列に接続されている。100×100LEDアレイを例にとると、各駆動装置は16個のLEDを駆動し、各LEDは12ビット輝度レベルに対応しており、625個の駆動装置が必要である。しかし、625個の駆動装置が直列に接続された場合、各更新の時間はかなり長くなる。従って、実際には、同じ横列内のLED用の駆動装置が直列接続される。即ち、7個の駆動装置が直列接続され1つの横列を構成する。しかし、この方法は幾つかの欠陥を有する。先ず、最後の駆動装置のレジスタの一部12LEDに対応する144レジスタが使用されず、無駄になる。第2に、各横列は制御のために1つのI/Oポートを必要とし、使用するI/Oポートが多過ぎる。第3に、1つの横列のLEDの一部だけの輝度を更新する場合も、全てのレジスタを更新する必要があり、かなり時間がかかる。上記の問題に鑑みて、本発明はデータ更新遅延時間を低減できるLED駆動装置を提供する。本発明は複数のLEDを駆動するための駆動信号を生成するために使用されるLED駆動装置を提供する。該複数のLEDはアレイ状に配列される。該駆動装置はラッチ許可LE信号、直列データ入力SDI信号、及びクロック信号を受信し、直列データ出力SDO信号を出力する。該駆動装置は認識回路、切替え回路、1つ以上のレジスタ回路、及びバッファ回路を備える。該認識回路は該ラッチ許可信号LEと該クロック信号CLKとに従ってモード切替え信号を生成する。該切替え回路は該直列データ入力信号を受信し、該直列データ入力信号を該モード切替え信号に従って選択信号又は更新データとして格納する。該レジスタ回路は第1レジスタ列と第1セレクタとを備え、第1入力ポート及び第1出力ポートを有し、該第1入力ポートは該第1レジスタ列と該第1セレクタとに接続されている。該第1レジスタ列は該第1セレクタに接続され、該レジスタ回路は該選択信号に従って該第1レジスタ列内に該更新データを記憶するか、又は該第1レジスタ列をバイパスして該更新データを直接出力する。該バッファ回路と該1つ以上のレジスタ回路は直列に接続されている。該バッファ回路は第2レジスタ列、バイパスレジスタ、及び第2セレクタを備え、第2入力ポート及び第2出力ポートを有する。該第2入力ポートは該バイパスレジスタと該第2レジスタ列とに接続され、該第2レジスタ列と該バイパスレジスタとは該第2セレクタに接続されている。該バッファ回路は該選択信号に従って該第2レジスタ列内に該更新データを記憶するか、又は該バイパスレジスタを介して該更新データを出力する。該バッファ回路はレジスタ列とバイパスレジスタとを備える。該バッファ回路は該更新データを該レジスタ列と該バイパスレジスタとに該選択信号に従って選択的に記憶する。該表示データ記憶部は複数の表示データを記憶し、更新命令に従って該レジスタ列に格納された該更新データを使用して該表示データを更新する。該信号生成回路は該表示データに応じた該駆動信号を出力する。本発明は別のLED駆動装置を提供する。この駆動装置は選択信号、更新データ、及び更新命令に従って駆動信号を出力する。該駆動信号は該選択信号により選択されたLEDの輝度を調整するために使用される。バッファ回路はレジスタ列とバイパスレジスタとを備える。該バッファ回路は該更新データを該レジスタ列と該バイパスレジスタとに該選択信号に従って選択的に記憶する。表示データ記憶部は複数の表示データを記憶し、該更新命令に従って該レジスタ列に格納された該更新データを使用して該表示データを更新する。信号生成回路は該表示データに応じた該駆動信号を出力する。より詳細には、バッファ回路は入力ポート、出力ポート、及びセレクタを更に備える。該バッファ回路の該入力ポートは該レジスタ列の入力ポートと該バイパスレジスタの入力ポートとに接続され、該レジスタ列の出力ポートと該バイパスレジスタの出力ポートとは該セレクタの2つの入力ポートにそれぞれ接続され、該セレクタの出力ポートは該バッファ回路の該出力ポートに接続されている。該セレクタは該レジスタ列の出力ポート、又は該バイパスレジスタの出力ポートを該バッファ回路の該出力ポートに該選択信号に従って選択的に接続する。該駆動装置はデータ出力ポートを更に備え、該データ出力ポートは該バッファ回路の該出力ポートに接続されている。該データ出力ポートは該更新データを出力でき、多数の駆動装置を直列に接続することが可能である。別の態様では、駆動装置は複数のレジスタ回路を更に備える。該複数のレジスタ回路と該バッファ回路は直列に接続され、更新データを該表示データ記憶部に該選択信号に従って選択的に格納する。各レジスタ回路は入力ポート、出力ポート、レジスタ列、バイパス配線、及びセレクタを備える。レジスタ回路の該入力ポートは該レジスタ列の入力ポートと該バイパス配線とに接続されている。該レジスタ列の出力ポートと該バイパス配線とは該セレクタの2つの入力ポートにそれぞれ接続され、該セレクタの出力ポートはレジスタ回路の該出力ポートに接続されている。該セレクタは該レジスタ列の出力ポート、又は該バイパス配線を該レジスタ回路の該出力ポートに該選択信号に従って選択的に接続する。本駆動装置は該選択信号に従って該レジスタ列内に該更新データを記憶するか、又は該バイパスレジスタを介して該更新データを出力する。該更新データが該バイパスレジスタに記憶される場合、該更新データが本駆動装置を通過するクロック数が低減される。本発明は下記の詳細な説明からより完全に理解されるであろう。下記の説明は例示だけのためであり、本発明を限定するものではない。本発明の詳細な特徴と利点を下記の実施形態において詳細に説明する。詳細な説明の内容は当業者が本発明の技術内容を理解し、実施するのに十分であろう。また、本明細書、請求項、及び図面に開示された内容に基づいて当業者は本発明の目的と利点を容易に理解できるであろう。下記の実施形態は本発明を更に詳細に説明するためのものであり、本発明の範囲を限定するよう意図されてはいない。図1を参照すると、本発明の第1の実施形態に係るシステムのブロック図が示されている。LED駆動装置10はバッファ回路11、表示データ記憶部18、及び信号生成回路19を備える。バッファ回路11はレジスタ列12、バイパスレジスタ14、及びセレクタ16を備える。バッファ回路11は入力ポート111と出力ポート112とを有する。入力ポート111はレジスタ列12とバイパスレジスタ14とに接続されている。レジスタ列12とバイパスレジスタ14とはセレクタ16に接続されている。セレクタ16は出力ポート112に接続されている。駆動装置10は選択信号SLT、直列データ入力信号SDI、及び更新命令CMDを受信し駆動信号DRIを出力するために使用される。選択信号SLTと直列データ入力信号SDIは駆動装置10に直列に入力される。駆動装置10は2つの動作モード、即ち、チャネル選択モードとデータ転送モードとを有する。ユーザはモード選択信号を入力して駆動装置10のチャネル選択モード又はデータ転送モードを選択できる。例えば、モード選択信号がローレベルの時、駆動装置10はチャネル選択モードであり、モード選択信号がハイレベルの時、駆動装置10はデータ転送モードである。先ず、チャネル選択モードでは、ユーザは選択信号SLTをセレクタ16に転送できる。セレクタ16は選択信号SLTに従ってレジスタ列12又はバイパスレジスタ14を出力ポートに選択的に接続する。より詳細には、選択信号SLTは許可信号又は禁止信号であってもよい。選択信号SLTが許可信号である場合、セレクタ16はレジスタ列12を出力ポートに接続し、バイパスレジスタ14と該出力ポートとの接続を切断する。選択信号SLTが禁止信号である場合、セレクタ16はバイパスレジスタ14を該出力ポートに接続し、レジスタ列12と該出力ポートとの接続を切断する。データ転送モードでは、駆動装置10が受信した直列データ入力信号SDIはレジスタ列12及びバイパスレジスタ14内に格納される。セレクタ16の出力が選択されているので、レジスタ列12又はバイパスレジスタ14のデータが出力され直列データ出力信号SDOとなる。本実施形態では、駆動装置10はクロック信号CLKを受信してよい。クロック信号CLKは多数の交互するハイレベルとローレベルにより形成される。クロック信号CLKがハイレベルからローレベルに遷移する位置は立ち下がりエッジと呼ばれ、クロック信号CLKがローレベルからハイレベルに遷移する位置は立ち上がりエッジと呼ばれる。クロック信号CLKの1サイクルは2つの隣り合う立ち下がりエッジ間の時間又は2つの隣り合う立ち上がりエッジ間の時間により規定される。データ転送モードでは、駆動装置10はクロック信号CLKを受信し続け、クロック信号CLKをレジスタ列12及びバイパスレジスタ14へ転送する。クロック信号CLKの各サイクル後に、レジスタ列12とバイパスレジスタ14は1ビットデータを読み込み、1ビットデータを出力する。レジスタ列12は先入れ先出しFIFOシフトレジスタであってもよい。レジスタ列12は直列に接続されたN個の単位レジスタにより構成され、各単位レジスタは1ビットデータを記憶する。この単位レジスタはDフリップフロップであってもよい。1サイクル後、単位レジスタに記憶されたデータは次の単位レジスタにシフトされる。言い換えると、1サイクル後、第1単位レジスタに記憶されたデータはシフトされ第2単位レジスタに記憶され、第2単位レジスタに記憶されていたデータはシフトされ第3単位レジスタに記憶され、といったようになる。レジスタ列12へのデータ入力はNサイクル遅延されて、レジスタ列12から出力される。別の態様では、バイパスレジスタ14は1つの単位レジスタにより構成されたレジスタと見なすことが出来る。バイパスレジスタ14に入力されたデータは1サイクル遅延されて、レジスタ列12により出力される。バイパスレジスタ14は同期のために使用されてよい。バイパスレジスタ14が設けられなければ、データは配線の寄生容量によってRC抵抗容量遅延効果を生成する可能性がある。RC遅延効果はクロック信号CLKのサイクルを長くし、駆動装置10の遅延時間に影響する。駆動装置10はデータ出力ポートを更に備えてよい。データ出力ポートはバッファ回路11の出力ポートに接続される。データ出力ポートは直列データ出力信号SDOを出力するので、複数の駆動装置10を直列に接続することが可能になる。上記の説明から、レジスタ列12とバイパスレジスタ14とセレクタ16との組合せは可変長さを有する1つのレジスタと見なすことが出来る。選択信号SLTが許可信号である場合、該可変長さレジスタの長さはNビットである。選択信号SLTが禁止信号である場合、該可変長さレジスタの長さは1ビットである。即ち、駆動装置10の遅延時間は選択信号SLTにより制御される。また、駆動装置10は表示データ記憶部18を備える。表示データ記憶部18とレジスタ列12はバスにより接続されている。駆動装置10に入力される信号は更新命令CMDを含む。更新命令CMDは表示データ記憶部18に転送される。更新命令CMDを受信した後、表示データ記憶部18はレジスタ列12内の表示データを取り込み、表示データ記憶部18内のデータを更新する。表示データ記憶部18が取り込んだデータが正確な直列データ入力信号SDIであることを保証するために、表示データ記憶部18は選択信号SLTにより選択的に許可又は禁止される。即ち、選択信号SLTが許可信号であり表示データ記憶部18が更新命令CMDを受信した場合のみ、表示データ記憶部18はレジスタ列12内の表示データを取り込み、記憶する。信号生成回路19は表示データに応じた駆動信号DRIを出力する。駆動信号DRIはPWM信号又は階調輝度値であってよい。出力される駆動信号DRIがPWM信号である場合、駆動信号DRIは1つ以上のLEDを駆動する。上記のように、駆動装置10は選択信号SLTに従って、レジスタ列12内に直列データ入力信号SDIを格納するか、又はバイパスレジスタ14を介して直列データ入力信号SDIを出力する。直列データ入力信号SDIがバイパスレジスタ14を介して出力される時、駆動装置10の遅延時間は大幅に低減される。例えば、20個の駆動装置10が直列に接続され、各駆動装置10が192ビットを記憶する場合を考えると、第10駆動装置10のデータの更新が必要である時、従来の方法では、各駆動装置10は192クロックCLKの時間を必要とする。従って、従来の方法では、第10駆動装置10内のデータの更新を完了するためにクロック信号CLKの1920サイクルが必要である。しかし、本発明の駆動装置10によれば、前の9個の駆動装置10を禁止にするよう選択信号SLTが入力される。次に、直列データ入力信号SDIが禁止状態の駆動装置に入力されると、該直列データ入力信号SDIはバイパスレジスタ14を通って出力される。即ち、必要なクロック信号CLKのサイクル数は1サイクルだけである。従って、本発明の駆動装置10は、第10駆動装置10内のデータの更新を完了するために192サイクルバイパス信号9サイクル、即ち、クロック信号CLKの合計201サイクルを必要とするだけである。従って、本発明の駆動装置10はデータ更新の遅延時間を大幅に低減できる。駆動装置10の用途柔軟性を増加させるために、駆動装置10は下記の構造を採用してもよい。図2を参照すると、本発明の第2の実施形態に係るシステムのブロック図が示されている。駆動装置10はバッファ回路11、複数のレジスタ回路20、20’、20、認識回路15、及び切替え回路13を備える。バッファ回路11とレジスタ回路20は直列に接続されている。LED駆動装置10は複数のLEDを駆動する駆動信号DRIを生成するために使用される。LEDはアレイ状に配列されている。駆動装置10はラッチ許可LE信号、直列データ入力SDI信号、及びクロック信号CLKを受信し、直列データ出力SDO信号を出力する。認識回路15はラッチ許可信号LEとクロック信号CLKとに従ってモード切替え信号を生成する。より詳細には、認識回路15はラッチ許可信号LEの時間長さとクロック信号CLKの1サイクルとを比較してモード切替え信号を生成する。該モード切替え信号は該チャネル選択モードと該データ転送モードとを選択するために使用される。切替え回路13は直列データ入力信号SDIを受信し、直列データ入力信号SDIを該モード切替え信号に従って選択信号又は更新データとして格納する。より詳細には、ラッチ許可信号LEの時間長さがクロック信号CLKの1サイクルである場合、直列データ入力信号SDIは選択信号例えば、SLT1、SLT2、SLT3、及びSLT4として選択信号レジスタ17に格納される。ラッチ許可信号LEの時間長さがクロック信号CLKの2サイクルである場合、直列データ入力信号SDIは更新データとして選択された第1レジスタ列12aに格納される。ラッチ許可信号LEの時間長さは立ち上がりエッジから立ち下がりエッジまでの時間として定義される。クロック信号CLKの1サイクルは2つの隣り合う立ち上がりエッジ間の時間又は2つの隣り合う立ち下がりエッジ間の時間として定義される。バッファ回路11は第2レジスタ列12b、バイパスレジスタ14、及びセレクタ16を備える。バッファ回路11は入力ポート及び出力ポートを有する。バッファ回路11の入力ポートは第1レジスタ列12aとバイパスレジスタ14とに接続されている。第1レジスタ列12aとバイパスレジスタ14とはセレクタ16に接続されている。セレクタ16はバッファ回路11の出力ポートに接続されている。レジスタ回路20は第1レジスタ列12aとセレクタ16とを備える。レジスタ回路20は入力ポート及び出力ポートを有する。レジスタ回路20の入力ポートは第1レジスタ列12aとセレクタ16とに接続されている。第1レジスタ列12aはセレクタ16に接続されている。セレクタ16はレジスタ回路20の出力ポートに接続されている。本実施形態では、3つのレジスタ回路レジスタ回路20、20’、20が設けられている。レジスタ回路20、20’、20が直列に接続され、次にバッファ回路11と直列に接続されている。本実施形態で開示した方法の他に、バッファ回路11がレジスタ回路20、レジスタ回路20’、及びレジスタ回路20と直列に接続されてもよい。駆動装置10は2つの異なる動作モード、即ち、該チャネル選択モードと該データ転送モードとを有する。該2つの動作モードは認識回路15が生成するモード切替え信号により選択される。先ず、チャネル選択モードでは、入力ポートにより受信された選択信号SLT1、SLT2、SLT3、SLT4がそれぞれレジスタ回路20、20’、20とバッファ回路11のセレクタ16に転送される。バッファ回路11のセレクタ16は第2レジスタ列12b又はバイパスレジスタ14を出力ポートに選択信号SLT4に従って選択的に接続する。より詳細には、選択信号SLT4が許可信号である時、セレクタ16は第2レジスタ列12bを出力ポートに接続し、バイパスレジスタ14と該出力ポートとの接続を切断する。選択信号SLT4が禁止信号である時、セレクタ16はバイパスレジスタ14を該出力ポートに接続し、第2レジスタ列12bと該出力ポートとの接続を切断する。レジスタ回路20のセレクタ16は第1レジスタ列12a又はバイパス配線を出力ポートに選択信号SLT1に従って選択的に接続する。選択信号SLT1が許可信号である時、セレクタ16は第1レジスタ列12aを出力ポートに接続し、バイパス配線と該出力ポートとの接続を切断する。選択信号SLT1が禁止信号である時、セレクタ16はバイパス配線を該出力ポートに接続し、第1レジスタ列12aと該出力ポートとの接続を切断する。レジスタ回路20’、20の動作はレジスタ回路20と同様であり、詳細な説明を省略する。データ転送モードでは、直列データ入力信号SDIがレジスタ回路20、レジスタ回路20’、レジスタ回路20、及びバッファ回路11に順に転送され、最後にバッファ回路11が直列データ出力信号SDOを出力する。レジスタ回路20、レジスタ回路20’、レジスタ回路20、及びバッファ回路11はそれぞれセレクタ16への選択信号SLT1、SLT2、SLT3、SLT4に従って異なる信号を出力する。例えば、選択信号SLT1、SLT3が禁止信号であり、選択信号SLT2、SLT4が許可信号である時、レジスタ回路20’の第1レジスタ列12aとバッファ回路11の第2レジスタ列12bとが更新され、レジスタ回路20内のデータとレジスタ回路20内のデータはバイパス配線を介して直接出力される。即ち、直列データ入力信号SDIは許可されたレジスタ回路20又はバッファ回路11内だけに格納される。また、駆動装置10は表示データ記憶部18を備える。表示データ記憶部18と第1レジスタ列12a及び第2レジスタ列12bとはバスにより接続されている。直列データ入力信号SDIが完全に入力された後、表示データ記憶部18は許可された各レジスタ回路20又はバッファ回路11の第1レジスタ列12a及び第2レジスタ列12bの表示データをバスを介して並列に取り込み、表示データ記憶部18内のデータを更新する。正確な直列データ入力信号SDIを取り込むために、表示データ記憶部18は第1レジスタ列12a及び第2レジスタ列12bに電子スイッチモジュール30を介して接続されている。本実施形態では、電子スイッチモジュール30はANDゲート又はトランジスタであってもよい。電子スイッチモジュール30は該選択信号により制御され、選択信号SLT1、SLT2、SLT3、SLT4が許可信号であり、更新命令CMDを受信した時だけ、電子スイッチモジュール30は導通する。即ち、電子スイッチモジュール30が導通した時、表示データ記憶部18は第1レジスタ列12a及び第2レジスタ列12bの表示データを取り込み、表示データ記憶部18内に該表示データを記憶する。信号生成回路19は表示データに応じた駆動信号DRIを出力する。駆動信号DRIはPWM信号又は階調輝度値であってよい。禁止状態のレジスタ回路又はバッファ回路のレジスタのデータが更新されないことを確実にするために、クロック信号CLKの入力が制御される。図3を参照すると、本発明の第3の実施形態に係るシステムのブロック図が示されている。バッファ回路11とレジスタ回路20とは電子スイッチモジュール30を備える。電子スイッチモジュール30は選択信号SLT1、SLT2、SLT3、SLT4に従って制御される。選択信号SLT1、SLT2、SLT3、SLT4が禁止信号である時、電子スイッチモジュール30はクロック信号CLKの入力を遮断する。このため、直列データ入力信号SDIをバッファ回路11及びレジスタ回路20の第1レジスタ列12a及び第2レジスタ列12bに入力することが出来ない。図4を参照すると、本発明の駆動装置を採用したシステムの構造図が示されている。駆動装置10、10’、10、10’’’が直列に接続されている。駆動装置10により出力された直列データ出力信号SDOは駆動装置10’の直列データ入力信号SDIになる。駆動装置10’により出力された直列データ出力信号SDOは駆動装置10の直列データ入力信号SDIになる。駆動装置10により出力された直列データ出力信号SDOは駆動装置10’’’の直列データ入力信号SDIになる。また、駆動装置10、10’、10、10’’’は1つのラッチ許可信号LEと1つのクロック信号CLKとを共用する。図5を参照すると、本発明の第4の実施形態に係るシステムのブロック図が示されている。駆動装置10はバッファ回路11と複数のレジスタ回路20とを備える。バッファ回路11とレジスタ回路20は直列に接続されている。バッファ回路11は第2レジスタ列12b、バイパスレジスタ14、及びセレクタ16を備える。バッファ回路11は入力ポート及び出力ポートを有する。バッファ回路11の入力ポートは第1レジスタ列12bとバイパスレジスタ14とに接続される。第2レジスタ列12bとバイパスレジスタ14とはセレクタ16に接続されている。セレクタ16はバッファ回路11の出力ポートに接続されている。レジスタ回路20は第1レジスタ列12aとセレクタ16とを備える。レジスタ回路20は入力ポート及び出力ポートを有する。レジスタ回路20の入力ポートは第1レジスタ列12aとセレクタ16とに接続されている。第1レジスタ列12aはセレクタ16に接続されている。セレクタ16はレジスタ回路20の出力ポートに接続されている。駆動装置10は選択信号、直列データ入力信号SDI、及び更新命令CMDを受信し駆動信号DRIと直列データ出力信号SDOとを出力するために使用される。選択信号は4つの異なる選択信号SLT1、SLT2、SLT3、SLT4である。選択信号SLT1、SLT2、SLT3、SLT4と直列データ入力信号SDIとが駆動装置10に直列に入力される。駆動装置10は2つの動作モード、即ち、チャネル選択モードとデータ転送モードとを有する。該2つの動作モードはそれぞれ選択信号SLT1、SLT2、SLT3、SLT4の受信と直列データ入力信号SDIの受信とに対応する。先ず、チャネル選択モードでは、入力ポートが受信した選択信号SLT1、SLT2、SLT3、SLT4はそれぞれレジスタ回路20、20’、20とバッファ回路11のセレクタ16に転送される。バッファ回路11のセレクタ16は第2レジスタ列12b又はバイパスレジスタ14を出力ポートに選択信号SLT4に従って選択的に接続する。より詳細には、選択信号SLT4が許可信号である時、セレクタ16は第2レジスタ列12bを出力ポートに接続し、バイパスレジスタ14と該出力ポートとの接続を切断する。選択信号SLT4が禁止信号である時、セレクタ16はバイパスレジスタ14を該出力ポートに接続し、第2レジスタ列12bと該出力ポートとの接続を切断する。レジスタ回路20のセレクタ16は第1レジスタ列12a又はバイパス配線を出力ポートに選択信号SLT1に従って選択的に接続する。選択信号SLT1が許可信号である時、セレクタ16は第1レジスタ列12aを出力ポートに接続し、バイパス配線と該出力ポートとの接続を切断する。選択信号SLT1が禁止信号である時、セレクタ16はバイパス配線を該出力ポートに接続し、第1レジスタ列12aと該出力ポートとの接続を切断する。レジスタ回路20’、20の動作はレジスタ回路20と同様であり、詳細な説明を省略する。データ転送モードでは、直列データ入力信号SDIがレジスタ回路20、レジスタ回路20’、レジスタ回路20、及びバッファ回路11に順に転送され、最後にバッファ回路11が直列データ出力信号SDOを出力する。レジスタ回路20、レジスタ回路20’、レジスタ回路20、及びバッファ回路11はそれぞれセレクタ16への選択信号SLT1、SLT2、SLT3、SLT4に従って異なる信号を出力する。また、駆動装置10は表示データ記憶部18を備える。表示データ記憶部18と第1レジスタ列12a及び第2レジスタ列12bとはバスにより接続されている。駆動装置10に入力される直列データ入力信号SDIは更新命令CMDを更に含む。更新命令CMDは表示データ記憶部18に転送される。更新命令CMDを受信した後、表示データ記憶部18は許可された各レジスタ回路20又はバッファ回路11の第1レジスタ列12a及び第2レジスタ列12bの表示データをバスを介して並列に取り込み、表示データ記憶部18内のデータを更新する。正確な直列データ入力信号SDIを取り込むために、表示データ記憶部18は第1レジスタ列12a及び第2レジスタ列12bに電子スイッチモジュール30を介して接続されている。本実施形態では、電子スイッチモジュール30はANDゲート又はトランジスタであってもよい。電子スイッチモジュール30は該選択信号により制御され、選択信号SLT1、SLT2、SLT3、SLT4が許可信号であり、更新命令CMDを受信した時だけ、電子スイッチモジュール30は導通する。即ち、電子スイッチモジュール30が導通した時、表示データ記憶部18は第1レジスタ列12a及び第2レジスタ列12bの表示データを取り込み、表示データ記憶部18内に該表示データを記憶する。信号生成回路19は表示データに応じた駆動信号DRIを出力する。駆動信号DRIはPWM信号又は階調輝度値であってよい。禁止状態のレジスタ回路又はバッファ回路のレジスタのデータが更新されないことを確実にするために、クロック信号CLKの入力が制御される。図6を参照すると、本発明の第5の実施形態に係るシステムのブロック図が示されている。駆動装置10はバッファ回路11、複数のレジスタ回路20、20’、20、表示データ記憶部18、及び信号生成回路19を備える。バッファ回路11とレジスタ回路20は直列に接続されている。バッファ回路11とレジスタ回路20とは電子スイッチモジュール30を備える。電子スイッチモジュール30は選択信号SLT1、SLT2、SLT3、SLT4に従って制御される。選択信号SLT1、SLT2、SLT3、SLT4が禁止信号である時、電子スイッチモジュール30はクロック信号CLKの入力を遮断する。このため、直列データ入力信号SDIをバッファ回路11及びレジスタ回路20の第1レジスタ列12a及び第2レジスタ列12bに入力することが出来ない。複数の選択信号により本駆動装置を制御することで、複数のレジスタ列全部又は一部が更新データを読み込むか、又は全てのレジスタ列が禁止状態になる。従って、本駆動装置内に格納されるデータは複数の選択信号に従って柔軟に調整されうる。また、更新信号がセレクタにバイパスレジスタ又はバイパス配線を介して接続される場合、該更新信号が本駆動装置を通過するクロック数が大幅に低減される。