基板上に形成された薄膜状半導体層からなる感磁部と、前記感磁部の少なくとも2つの端部に形成された入出力電極と、前記感磁部上に形成された複数の短絡電極と、を備えた磁気抵抗素子において、前記短絡電極は、金属層と、当該金属層および前記感磁部間に設けられ前記金属層を形成する材料の前記感磁部への拡散を防止するためのPt層との積層構造からなることを特徴とする磁気抵抗素子。前記薄膜状半導体層は、InAsySb0≦y≦1からなる薄膜であることを特徴とする請求項1記載の磁気抵抗素子。前記短絡電極は、前記感磁部側からTi、Pt、AuまたはTi、Pt、Alの順に積層された積層構造であることを特徴とする請求項1または請求項2に記載の磁気抵抗素子。前記Pt層の厚みは、5~100nmであることを特徴とする請求項3記載の磁気抵抗素子。前記基板は、Si基板またはGaAs基板であることを特徴とする請求項1から請求項4の何れか1項に記載の磁気抵抗素子。近年、産業ロボットの小型化に伴い、回転媒体、さらにはセンサーである磁気抵抗素子が、各デバイスの発熱環境にさらされるなど、過酷な環境条件下で使用されうる状況となってきた。また、室温での動作のみならず、高温環境下、例えば125°Cでの安定動作も合わせて要求されている。しかしながら、従来の磁気抵抗素子は、このような非常に厳しい環境下では、短絡電極が半導体層に拡散し、素子特性の劣化などが生じ、その結果、要求される環境下での信頼性要求に対して十分応えることが困難であるという問題がある。本発明は、このような問題を鑑みてなされたものであり、その目的とするところは、製造が容易で、磁気抵抗素子の出力を低下させずに耐環境性の向上を図ることの可能な磁気抵抗素子を提供することにある。上記目的を達成するために、本発明の請求項1にかかる磁気抵抗素子は、基板上に形成された薄膜状半導体層からなる感磁部と、前記感磁部の少なくとも2つの端部に形成された入出力電極と、前記感磁部上に形成された複数の短絡電極と、を備えた磁気抵抗素子において、前記短絡電極は、金属層と、当該金属層および前記感磁部間に設けられ前記金属層を形成する材料の前記感磁部への拡散を防止するためのPt層との積層構造からなることを特徴としている。請求項2にかかる磁気抵抗素子は、前記薄膜状半導体層は、InAsySb0≦y≦1からなる薄膜であることを特徴としている。請求項3にかかる磁気抵抗素子は、前記短絡電極は、前記感磁部側からTi、Pt、AuまたはTi、Pt、Alの順に積層された積層構造であることを特徴としている。請求項4にかかる磁気抵抗素子は、前記Pt層の厚みは、5~100nmであることを特徴としている。請求項5にかかる磁気抵抗素子は、前記基板は、Si基板またはGaAs基板であることを特徴としている。本発明の磁気抵抗素子によれば、短絡電極を、金属層と、当該金属層と前記感磁部との間に設けられるPt層との積層構造で形成したため、金属層を形成する材料が前記感磁部を形成する薄膜状半導体層に拡散することを防止することができる。したがって、周囲環境の変化に伴う、金属層を形成する材料の、薄膜状半導体層への拡散を抑制することができ、すなわち、この拡散によって化合物半導体膜に欠陥が生じ、その結果、磁気抵抗素子の抵抗が増加することを回避することができる。そのため、磁気抵抗素子の環境変化に対する特性変化を抑制することができ、すなわち、耐環境性の向上を図ることができ、結果的に磁気抵抗素子の信頼性の向上を図ることができる。以下、本発明の実施形態について図面を参照しながら詳細に説明する。なお、複数の図面において同一の符号は同一物を表し、その繰り返しの説明は省略する。図1のa、bは、本発明の一実施形態に係る磁気抵抗素子1を示したものである。この磁気抵抗素子1は、図1aに示すように、絶縁基板11上でミアンダ状に形成された、抵抗値が磁界によって変化する化合物半導体膜12aから成る3列の感磁部12と、感磁部12上に形成された複数の短絡電極13とを備える。また、外部との電気的接続を行うための2つの取り出し電極14を備え、この取り出し電極14に外部端子を接続することによって、外部との電気的接続が行われる。なお、図1中の15は接続電極、16は感磁部12を形成する化合物半導体膜12aを保護するための保護膜であって電極部分を除く領域に形成されている。磁気抵抗素子1の感磁部12を構成する化合物半導体膜12aは、InSbやInAsのバルク、あるいは、InSb、InAs、またはInAsySb0≦y≦1、InaAlbGaAsxSb0≦ab≦1、0≦x≦1からなる薄膜であることが好ましいが、本発明においては、化合物半導体であれば良く、その構成元素を限定するものではない。化合物半導体膜12aの膜厚は通常、0.1~10μmである。また、Siや、Sn、S、Se、Te、Ge、またはCなどの不純物をドープしたものであっても良い。化合物半導体膜12aが薄膜である場合、薄膜を形成する方法としては、真空蒸着法や分子線エピタキシーMBE法などが好ましいが、必ずしもこれらの形成方法でなくても良い。取り出し電極14および接続電極15は、蒸着法、スパッタ法、またはめっき法などを用いて形成され、Cu、Al、Au単層、または、Ti/Au、Ni/Au、Cr/Cu、Cu/Ni/Au、Ti/Au/Ni、Cr/Au/Ni、Cr/Ni/Au/Ni、NiCr/Auの積層などとしても良い。また、後述の短絡電極13と同様に、Ti/Pt/Au、またはTi/Pt/Alなどの、バリア層としてPtを含んだ積層構造で形成してもよい。なお、例えばTi/Auとの記載は、Tiが下層でありAuが上層であることを表し、すなわち左側にある金属ほど下層の金属であることを表す。また、取り出し電極14と接続電極15とは、必ずしも同じ電極構造でなくても良い。一方、短絡電極13は、蒸着法、スパッタ法、またはめっき法などを用いて形成され、Ti/Pt/Au、またはTi/Pt/Alなどの、バリア層としてPtを含んだ積層構造で形成される。化合物半導体膜12aを保護するための保護膜16は、一般的には絶縁性無機質材料であることが好ましい。保護膜16には、例えば、窒化シリコンや酸化ケイ素等の薄膜を、プラズマCVD法等により150~500nm程度形成したものが用いられるが、本発明においては、保護膜16の有無、種類、および膜厚を規定するものではない。そして、このようにして形成した磁気抵抗素子1において、図1bに示すように、素子外部に形成されるモールド樹脂による、化合物半導体膜12aからなる感磁部12や各短絡電極13への圧力や面内応力を緩和する目的で、感磁部12および短絡電極13上を覆うように軟樹脂層17が形成されることが多い。この軟樹脂層17には、一般的に、1~300μmのシリコン系樹脂や、1~10μm厚のゴム系樹脂が用いられるが、本発明においては、軟樹脂層17の有無、種類、および膜厚を規定するものではない。次に、本発明の一実施形態に係る磁気抵抗素子1の製造方法について説明する。図2a~eは、2端子の磁気抵抗素子1の製造プロセスフローを示す図であって、図1aのA-A′断面図である。製造プロセスには、通常のフォトグラフィーの技術を用いることができる。まず、図2aに示されるように、まず絶縁基板11上に化合物半導体膜12aを成膜する。前記絶縁基板11としては、例えば厚さ625μmのGaAs基板を適用することができる。また、絶縁基板11として、Si基板を適用することもできる。前記化合物半導体膜12aとして例えばInSb膜を成膜する。次に、図2bに示されるように、化合物半導体膜12a上に、感磁部12形成用のマスクパターンを露光現像し、その後、化合物半導体膜12aを、塩酸過酸化水素系のエッチング液で所望の形状にメサエッチングして、絶縁基板11上に感磁部12を形成する。感磁部12の形成方法は、ドライ方式でも良く、塩酸過酸化水素系以外のエッチング液を用いてもよい。そして、保護膜16としての窒化シリコン膜を、プラズマCVD法により感磁部12の上に例えば、150nm程度形成する。次いで、図2cに示されるように、感磁部12上の、短絡電極13を形成する部分の保護膜16としての窒化シリコン膜を、短絡電極13を形成する部分よりも狭い範囲で反応性イオンエッチング装置を用いて除去すると共に、取り出し電極14および接続電極15を形成する部分の窒化シリコン膜保護膜16を除去する。次いで、フォトリソグラフィー、リフトオフ法を用いて、短絡電極13、取り出し電極14および接続電極15を形成する。前記取り出し電極14および接続電極15は、前述のように、蒸着法、スパッタ法、またはめっき法などを用いて形成し、例えば、Cu、Al、Au単層或いは、前述のようにこれらを含む積層に形成される。前記短絡電極13は、前述のように、Ti/Pt/Au、またはTi/Pt/Alなどの、バリア層としてPtを含んだ積層構造で形成される。最後に、図2dに示されるように、感磁部12および短絡電極13全面を覆うように、軟樹脂層17をフォトリソグラフィーにより形成する。これにより、2つの入出力用の取り出し電極端子電極14を有し、各取り出し電極14間に複数の短絡電極13を有する2端子構成の磁気抵抗素子1を、フォトリソグラフィーを応用して作成することができる。図3は、短絡電極13をTi/Pt/Auからなる積層構造で形成した場合図3aと、Ti/Auからなる積層構造で形成した場合図3bとについて、それぞれ190°Cの温度環境下に750時間放置した場合の、短絡電極13部分の素子の断面図である。図3bに示すように、短絡電極13をTi/Auからなる積層構造で形成した場合には、Au層がInSbからなる化合物半導体膜12aに拡散し、化合物半導体膜12aに空洞a1が生じるなどの欠陥が生じ、その結果、磁気抵抗素子1の抵抗が増加して磁気抵抗素子1の特性が劣化することになる。これに対し、図3aに示すように、短絡電極13をTi/Pt/Auからなる積層構造で形成した場合には、InSbからなる化合物半導体膜12aに劣化は生じていないことが確認できた。つまり、短絡電極13を構成する積層構造中にPt層を設けることによって、Ti層だけでなくPt層もバリア層として機能するため、短絡電極13を構成するAu層が化合物半導体膜12aに拡散することを防止することができることになる。したがって、化合物半導体膜12aに欠陥などが生じることを回避することができるため、結果的に、磁気抵抗素子の特性劣化を防止することができる。ここで、別途Pt層を設けるのではなく、Ti層を厚くしTi層のバリア層としての機能を十分発揮させることで、化合物半導体膜12aへのAu層の拡散を防止することも考えられる。しかしながら、Ti層を厚くすると、化合物半導体膜12aへの拡散を防止することができる反面、抵抗値が大きくなり、磁気抵抗素子1としての感度が低下してしまう。これに対し、Pt層を設けた場合には抵抗値の増加を抑制しつつ、且つ化合物半導体膜12aへの拡散を防止することができる。そのため、短絡電極13を、Pt層を含む積層構造からなる電極で構成することによって、耐環境性が高い磁気抵抗素子1を提供することができ、磁気抵抗素子1の信頼性向上を図ることができる。なお、本実施形態では、2端子の磁気抵抗素子を用いて説明を行ったが、本発明においては、端子数を規定するものではなく、例えば3端子或いは4端子であっても良い。また、化合物半導体膜12aを形成する化合物半導体は閃亜鉛鉱構造の化合物半導体であればよく、バルクであっても良い。また、各電極13~15を形成した後に保護膜16を形成しても良く、保護膜16の種類は窒化シリコンでなくても良い。保護膜16を除去する方法は、反応性イオンエッチングではなく、他のドライエッチングやウエットエッチング方式であっても良い。また、取り出し電極14および接続電極15と短絡電極13とは2度に分けて形成しても良い。また、取り出し電極14および接続電極15と短絡電極13とは異なる電極材料で形成してもよく、また、取り出し電極14と接続電極15とも異なる電極材料で形成してもよい。ここで、化合物半導体膜12aが薄膜状半導体層に対応し、取り出し電極14が入出力電極に対応し、短絡電極13を形成するAu層が金属層に対応している。以下に、本発明の実施例を説明する。なお、本発明はこの実施例に限定されるものではない。実施例1実施例1は、短絡電極13、取り出し電極14および接続電極15として、Ti/Pt/Auの積層構造からなる電極を形成したものである。すなわち、まず、厚さ0.63mmの半絶縁性GaAs単結晶基板11上に、分子線エピタキシー法を用いてSnドープInSb薄膜12aをエピタキシャル成長させた図2a。次に、GaAs基板11上に成膜したInSb薄膜12aの表面にフォトレジストを均一に塗布し、露光現像した後に、塩酸過酸化水素系のエッチング液でメサエッチングし、InSb薄膜12aからなる感磁部12を形成した図2a。感磁部としてのInSb薄膜12aの上に、保護膜16として窒化シリコン薄膜をプラズマCVD法で150nm形成した図2b。その後、再度フォトレジストを塗布した後に、短絡電極13、取り出し電極14および接続電極15を形成する部分の窒化シリコン薄膜12aを、CF4ガスにより反応性イオンエッチング装置を用いて除去した図2c。続いてフォトレジストを塗布して、露光現像を行って、短絡電極13、取り出し電極14および接続電極15を形成するための電極形成用のフォトマスクを形成した。次に、真空蒸着法により、短絡電極13、取り出し電極14および接続電極15を蒸着し、リフトオフ法で短絡電極13、取り出し電極14および接続電極15を形成した。これら電極は、Ti/Pt/Auの積層構造とし、1層目のTiを形成後、真空中で引き続き2層目のPtを形成し、真空中で引き続き3層目のAuを形成した。各電極13~15の厚さは、Ti/Pt/Au=100nm/20nm/450nmとした。次に、モールド樹脂による圧力や面内応力を緩和するために、感磁部12および短絡電極13を含む全面に軟樹脂層17としてゴム系樹脂を形成した図2d。このようにして、前記図2と同様の手順で、化合物半導体膜12aを感磁部12とし、半導体感磁部12の列が1素子あたり8列であり、取り出し電極14間に複数の短絡電極13を有する4端子の磁気抵抗素子1を複数製作した。次にこのようにして製作した磁気抵抗素子1に対し、これらを評価するための試験を行った。この試験は次の手順で行った。すなわち、裏面研削によって、GaAs基板11を所定の厚さに研磨し、リードフレーム上に接着剤で接着した後に、プラスチックパッケージでモールドした。特性変化を評価するため、加速試験としてPCTPressureCookerTest試験を行った。このPCT試験は、雰囲気温度121°C、湿度100、2atmの条件下で行い、印加電圧Vc=5Vとして中点電位を測定した。なお、ここでいう中点電位とは、直列に接続された2つの磁気抵抗素子の接続点の電位をいう。また、無磁界時における実際の中点電位と、無磁界時における印加電圧Vcより理論上決定される中点電位Vc/2との差をVoffといい、その変動量をΔVoffという。その結果、図4aに示すように、試験時間が500時間に達した場合であっても、中点電位の変動量Voff変動量は約±2.5mV以内となり、標準偏差σは1.2mVであって、Voff変動量は比較的小さく良好な結果を得られることが確認できた。なお、図4のaおよびbにおいて、横軸は試験時間、縦軸はVoff変動量ΔVoffである。なお、図4bは比較例であって後述する。また、特性変化を評価するための別の試験として、170°Cの温度環境下で1200時間の高温放置試験を行い、抵抗R0を測定した。なお、ここでいう、抵抗R0とは無磁界時における抵抗であり、抵抗R0の変動率をΔR0という。その結果、図5aに示すように、抵抗の変動率ΔR0は略零近傍を維持し、1000時間経過した時点での抵抗の変動率ΔR0は、平均0.0、標準偏差σは0.4であって、変動量は小さく良好な結果を得られることが確認できた。同様に、190°Cの温度環境下で1200時間での高温放置試験を行った。その結果、図6aに示すように、磁気抵抗素子の抵抗の変動率ΔR0は多少負値に変化してはいるものの、1000時間経過した時点での抵抗の変動率ΔR0は、平均-1.8、σは0.2となり、変動量は十分小さいことが確認できた。なお、図5および図6において、横軸は試験時間、縦軸は、抵抗の変動率ΔR0である。なお、図5b、図6bは比較例であって後述する。比較例1短絡電極13、取り出し電極14および接続電極15をTi/Pt/Auの積層構造で形成した場合の比較例として、各電極13~15を、Ti/Auの積層構造で形成した磁気抵抗素子を製作した。この比較例における磁気抵抗素子は、各電極13~15を、Ti/Auの積層構造とし、各層厚を、Ti/Au=100nm/450nmとしたことを除き、前記実施例1の磁気抵抗素子を製作した場合と同様の手順でTi/Auの積層構造からなる電極13~15を有する比較用の磁気抵抗素子を複数製作した。製作した22個の比較用の磁気抵抗素子について、実施例1と同様の手順で、特性変化を評価するための試験を行った。すなわち、雰囲気温度121°C、湿度100、2atmの条件下でPCT試験を行い、印加電圧Vc=5Vとして中点電位を測定した。その結果、図4bに示すように、試験時間が長くなるにつれてVoff変動量は増加し、500時間が経過した時点での、印加電圧Vc=5Vとしたときの、中点電位のVoff変動量の標準偏差σは8.0mVとなった。また、実施例1と同様の手順で、170°Cの温度環境下および190°の温度環境下でそれぞれ1200時間の高温放置試験を行い、抵抗の変動率ΔR0を測定した。その結果、図5bおよび図6bに示すように、試験時間が700時間程度の場合には、抵抗の変動率ΔR0は、170°Cの場合および190°Cの場合共に略零を維持するが、試験時間が800時間に近づくと試験時間の増加に伴って、抵抗の変動率ΔR0が増加し、実施例1の磁気抵抗素子Ti/Pt/Au=100nm/20nm/450nmの場合に比較して変動量が大きくなることが確認された。また、170°Cの高温放置試験での抵抗の変動率は1000時間で平均7、標準偏差σは13.4であり、190°Cの高温放置試験での抵抗の変動率は1000時間で平均1.5、標準偏差σは7.0であって、実施例1に比較して変動量が大きいことがわかる。実施例2実施例2は、実施例1と同様に、短絡電極13、取り出し電極14および接続電極15としてTi/Pt/Auの積層構造からなる電極を形成したものであるがPtの厚さを異ならせたものである。この実施例2では、各電極13~15を、Ti/Pt/Au=100nm/10nm/450nmの積層構造で形成した。そして、このようにして形成した磁気抵抗素子について、上記実施例1と同様の手順で同一の条件下でPCT試験および高温放置試験を行った。すなわち、PCT試験は、雰囲気温度121°C、湿度100、2atmの条件下で22個の磁気抵抗素子について検査を行い、印加電圧Vc=5Vとして中点電位を測定した。その結果、図7aに示すように、試験時間が500時間に達した場合であっても、中点電位の変動量Voff変動量は±5mV以内となり、標準偏差σは1.0mVであって、Voff変動量は比較的小さく良好な結果を得られることが確認できた。なお、図7aの横軸は試験時間、縦軸はVoff変動量ΔVoffである。また、高温放置試験は、170°Cの温度環境下で1200時間の高温放置試験を行い、抵抗の変動率ΔR0を測定した。その結果、図7bに示すように、抵抗の変動率ΔR0は略零近傍を維持し、1000時間経過した時点での抵抗の変動率ΔR0は、平均0.5、標準偏差σは0.15であって、変動量は小さく良好な結果を得られることが確認できた。なお、図7bにおいて、横軸は試験時間、縦軸は、抵抗の変動率ΔR0である。したがって、電極を構成するPtの電極厚が10nmであり、実施例1におけるPtの層厚20nmよりも薄くした場合であっても、PCT試験および高温放置試験において良好な結果を得ることが確認できた。実施例3実施例3は、実施例1と同様に、短絡電極13、取り出し電極14および接続電極15としてTi/Pt/Auの積層構造からなる電極を形成したものであるがPtの厚さを異ならせたものである。この実施例3では、各電極13~15を、Ti/Pt/Au=100nm/5nm/450nmの積層構造で形成した。そして、このようにして形成した磁気抵抗素子について、上記実施例1と同様の手順で同一の条件下でPCT試験および高温放置試験を行った。すなわち、PCT試験は、雰囲気温度121°C、湿度100、2atmの条件下で22個の磁気抵抗素子について検査を行い、印加電圧Vc=5Vとして中点電位を測定した。その結果、図8aに示すように、試験時間が500時間に達した場合であっても、中点電位の変動量Voff変動量は±5mV以内となり、標準偏差σは1.2mVであって、Voff変動量は比較的小さく良好な結果を得られることが確認できた。なお、図8aの横軸は試験時間、縦軸はVoff変動量ΔVoffである。また、高温放置試験は、170°Cの温度環境下で1200時間の高温放置試験を行い、抵抗の変動率ΔR0を測定した。その結果、図8bに示すように、抵抗の変動率ΔR0は略零近傍を維持し、1000時間経過した時点での抵抗の変動率ΔR0は、平均-0.1、標準偏差σは0.17であって、変動量は小さく良好な結果を得られることが確認できた。なお、図8bにおいて、横軸は試験時間、縦軸は、抵抗の変動率ΔR0である。したがって、電極を構成するPtの層厚が5nmであり、実施例1におけるPtの電極厚20nm、実施例2におけるPtの電極厚10nmよりも薄くした場合であっても、PCT試験および高温放置試験において良好な結果を得ることが確認できた。