"複数のスイッチング素子を有するフルブリッジ回路と、一次コイルと二次コイルとを有し、上記フルブリッジ回路の出力端子に上記一次コイルが接続したトランスと、該トランスの上記二次コイルに接続され、該二次コイルから出力する二次電圧を整流する整流回路と、平滑コンデンサ及び、該平滑コンデンサに直列接続された平滑リアクトルからなり、上記整流回路によって整流した二次電圧を平滑化するフィルタ回路と、スナバコンデンサと第1ダイオードとを直列接続してなり、上記平滑リアクトルに並列接続された第1直列接続体とを備え、上記スナバコンデンサの一方の端子は上記整流回路の正側の出力端子に接続し、上記スナバコンデンサの他方の端子は上記第1ダイオードのアノード端子に接続し、上記第1ダイオードのカソード端子は上記平滑コンデンサにおける正電圧が加わる端子に接続しており、上記スナバコンデンサと上記第1ダイオードとの接続点と、上記整流回路の負側の出力端子との間には第2ダイオードが設けられ、該第2ダイオードのカソード端子は上記接続点側に接続しており、上記フルブリッジ回路の上記スイッチング素子をフェイズシフト方式によりスイッチング制御するよう構成されていることを特徴とするスイッチング電源装置。請求項1に記載のスイッチング電源装置において、上記第2ダイオードと電荷放電用インピーダンスとが直列に接続されて第2直列接続体を構成しており、該第2直列接続体が、上記接続点と、上記整流回路の負側の出力端子との間に設けられていることを特徴とするスイッチング電源装置。請求項2に記載のスイッチング電源装置において、上記電荷放電用インピーダンスはインダクタンスであることを特徴とするスイッチング電源装置。請求項1~請求項3のいずれか1項に記載のスイッチング電源装置において、上記二次コイルが二次電圧を出力するオン時間と、上記二次コイルが上記二次電圧を出力しないオフ時間とを交互に繰り返すように、上記スイッチング素子を制御するよう構成されており、上記オフ時間において上記スナバコンデンサの両端電圧が0Vまで低下しないように、該スナバコンデンサの容量が定められていることを特徴とするスイッチング電源装置。しかしながら、従来のスイッチング電源装置91は、スナバコンデンサCsの放電電流Idが流れる経路上に、放電電流Idを抑制するための抵抗やコイル等が無いため、大きな放電電流Idが流れるという問題があった。また、多くの電荷を放電した後で、再びオン時間となり、スナバコンデンサCsを充電することとなるため、充電電流も大きくなるという問題があった。上述したように、サージ電圧を充分に吸収するためには、スナバコンデンサCsの容量を大きくする必要があるが、容量を大きくしすぎると、充電電流および放電電流Idが大きくなり、スイッチング電源装置91の電力損失が大きくなるという問題が生じる。本発明は、かかる問題点に鑑みてなされたもので、サージ電圧を低減しやすく、かつ電力損失が少ないスイッチング電源装置を提供しようとするものである。本発明は、複数のスイッチング素子を有するフルブリッジ回路と、一次コイルと二次コイルとを有し、上記フルブリッジ回路の出力端子に上記一次コイルが接続したトランスと、該トランスの上記二次コイルに接続され、該二次コイルから出力する二次電圧を整流する整流回路と、平滑コンデンサ及び、該平滑コンデンサに直列接続された平滑リアクトルからなり、上記整流回路によって整流した二次電圧を平滑化するフィルタ回路と、スナバコンデンサと第1ダイオードとを直列接続してなり、上記平滑リアクトルに並列接続された第1直列接続体とを備え、上記スナバコンデンサの一方の端子は上記整流回路の正側の出力端子に接続し、上記スナバコンデンサの他方の端子は上記第1ダイオードのアノード端子に接続し、上記第1ダイオードのカソード端子は上記平滑コンデンサにおける正電圧が加わる端子に接続しており、上記スナバコンデンサと上記第1ダイオードとの接続点と、上記整流回路の負側の出力端子との間には第2ダイオードが設けられ、該第2ダイオードのカソード端子は上記接続点側に接続しており、上記フルブリッジ回路の上記スイッチング素子をフェイズシフト方式によりスイッチング制御するよう構成されていることを特徴とするスイッチング電源装置にある請求項1。上記スイッチング電源装置においては、フルブリッジ回路のスイッチング素子をフェイズシフト方式によりスイッチング制御している。このようにすると、フェイズシフト方式によるスイッチング制御の効果によって、スナバコンデンサを放電する時間に、トランスの二次コイルに二次側還流電流が流れる。トランスの等価回路図18、図19参照をみた場合、一次側漏れインダクタンスと二次側漏れインダクタンスは直列回路で表される励磁インダクタンス>>漏れインダクタンスとする。上記二次側還流電流は、一次側漏れインダクタンスと二次側漏れインダクタンスの直列回路を流れる。以下、一次側漏れインダクタンスと二次側漏れインダクタンスを合わせたものを総漏れインダクタンスと記す。上記構成にすると、スナバコンデンサの放電電流は、後述するように、総漏れインダクタンスを流れる。そのため、この総漏れインダクタンスによって、大きな放電電流が流れることを防止できる。これにより、スイッチング電源装置の電力損失を低減することが可能となる。また、スナバコンデンサの容量を大きくしても、放電電流を少なくすることができる。そのため、容量の大きなスナバコンデンサを使用することができ、サージ電圧を吸収しやすくなる。これにより、整流ダイオードを保護しやすくなる。尚、本発明では、フェイズシフト制御の共振インダクタンス還流電流を流すインダクタンスとして、トランスの漏れインダクタンスを利用することができるが、別途、独立したインダクタンスをトランス端子に直列に追加してもよい。この場合は更に該追加インダクタンスが総漏れインダクタンスに追加されることになる。以上のごとく、本発明によれば、サージ電圧を低減しやすく、かつ電力損失が少ないスイッチング電源装置を提供することができる。上述した本発明における好ましい実施の形態につき説明する。上記スイッチング電源装置は、例えば、電気自動車やハイブリッド車に搭載したバッテリーを、家庭に配されたコンセントを使って充電するための充電装置に用いることができる。上記スイッチング電源装置において、上記第2ダイオードと電荷放電用インピーダンスとが直列に接続されて第2直列接続体を構成しており、該第2直列接続体が、上記接続点と、上記整流回路の負側の出力端子との間に設けられていることが好ましい請求項2。この場合には、スナバコンデンサの放電電流は、総漏れインダクタンスと電荷放電用インピーダンスとの双方を流れることになるため、放電電流をより効果的に減少させることができる。そのため、スナバコンデンサの容量を大きくしやすくなり、サージ電圧を吸収しやすくなると共に、スイッチング電源装置の電力損失をより効果的に低減することが可能になる。また、上記電荷放電用インピーダンスはインダクタンスであることが好ましい請求項3。この場合には、電荷放電用インピーダンスとして抵抗を用いた場合と比較して、放電電流が流れた場合の発熱量を低減できる。そのため、スイッチング電源装置の電力損失を低減しやすい。また、上記二次コイルが二次電圧を出力するオン時間と、上記二次コイルが上記二次電圧を出力しないオフ時間とを交互に繰り返すように、上記スイッチング素子を制御するよう構成されており、上記オフ時間において上記スナバコンデンサの両端電圧が0Vまで低下しないように、該スナバコンデンサの容量が定められていることが好ましい請求項4。この場合には、上記オフ時間においてスナバコンデンサの両端電圧が0Vまで低下しない位、容量の大きなスナバコンデンサを用いているため、二次コイルのサージ電圧をより効果的に吸収することが可能になる。実施例1本発明の実施例にかかるスイッチング電源装置につき、図1~図17を用いて説明する。図1に示すごとく、本例のスイッチング電源装置1は、フルブリッジ回路2と、トランス3と、整流回路10と、平滑コンデンサ11と、平滑リアクトル12と、第1直列接続体4とを備える。平滑リアクトル12と平滑コンデンサ11とによってフィルタ回路19が構成されている。フルブリッジ回路2は、複数のスイッチング素子SSa~Sdを有する。トランス3は一次コイル31と二次コイル32とを有する。フルブリッジ回路2の出力端子に一次コイル31が接続している。整流回路10は、トランス3の二次コイル32に接続され、該二次コイル32から出力する二次電圧を整流する。平滑リアクトル12と平滑コンデンサ11は、整流回路10によって整流した二次電圧を平滑化する。平滑リアクトル12は、平滑コンデンサ11に直列接続されている。第1直列接続体4は、スナバコンデンサCsと第1ダイオードDs1とを直列接続したものである。第1直列接続体4は、平滑リアクトル12に並列接続されている。スナバコンデンサCsの一方の端子60は整流回路10の正側の出力端子62に接続している。また、スナバコンデンサCsの他方の端子61は第1ダイオードDs1のアノード端子に接続している。第1ダイオードDs1のカソード端子は平滑コンデンサ11における正電圧が加わる端子65に接続している。スナバコンデンサCsと第1ダイオードDs1との接続点64と、整流回路10の負側の出力端子63との間には第2ダイオードDs2が設けられている。第2ダイオードDs2のカソード端子は接続点64側に接続している。スイッチング電源装置1は、フルブリッジ回路2のスイッチング素子SSa~Sdをフェイズシフト方式によりスイッチング制御するよう構成されている。本例のスイッチング電源装置1は、スイッチング素子SSa~Sdのデューティーを制御することにより、負荷13に加わる電圧を調節するためのDC-DCコンバータとして用いられる。本例では、フルブリッジ回路2のスイッチング素子Sa~Sdとして、MOSFETを用いている。スイッチング素子Sには、上アームとなる第1スイッチング素子Sa及び第3スイッチング素子Scと、下アームとなる第2スイッチング素子Sb及び第4スイッチング素子Sdとがある。各スイッチング素子SにはダイオードDa~DdMOSFETの寄生ダイオードが接続している。また、各スイッチング素子SにはコンデンサMOSFETの寄生コンデンサが接続している。第1スイッチング素子Saのソース端子と、第2スイッチング素子Sbのドレイン端子は接続している。また、第3スイッチング素子Scのソース端子と、第4スイッチング素子Sdのドレイン端子は接続している。第1スイッチング素子Saのドレイン端子と、第3スイッチング素子Scのドレイン端子は、共に電源14直流電源の正極端子に接続している。また、第2スイッチング素子Sbのソース端子と、第4スイッチング素子Sdのソース端子は、共に電源14の負極端子に接続している。各スイッチング素子Sのゲート端子は、図示しない制御回路に接続されている。この制御回路を使って、スイッチング素子Sのオンオフ動作を制御している。第1スイッチング素子Saと第2スイッチング素子Sbとの接続部68と、第3スイッチング素子Scと第4スイッチング素子Sdとの接続部69との間には、トランス3の一次コイル31が接続している。一次コイル31の一部は変圧に寄与せず、一次側漏れインダクタンスLL1となっている。トランス3の二次コイル32は、整流回路10に接続している。二次コイル32の一部は変圧に寄与せず、二次側漏れインダクタンスLL2となっている。整流回路10の正側の出力端子62と負荷13との間は、正側電力ライン6pによって接続されている。また、整流回路10の負側の出力端子63と負荷13との間は、負側電力ライン6nによって接続されている。正側電力ライン6pには平滑リアクトル12が設けられている。正側電力ライン6pと負側電力ライン6nとの間には、負荷13に並列になるように、平滑コンデンサ11が設けられている。上述したように、平滑リアクトル12には第1直列接続体4が並列接続している。第1直列接続体4は、スナバコンデンサCsと第1ダイオードDs1とを直列接続したものである。また、本例のスイッチング電源装置1は、第2ダイオードDs2と電荷放電用インピーダンス50スナバインダクタンスLsとを直列接続した第2直列接続体5を備える。第2ダイオードDs2のカソード端子は、スナバコンデンサCsと第1ダイオードDs1との接続点64に接続している。また、第2ダイオードDs2のアノード端子は、スナバインダクタンスLsの一方の端子51に接続している。スナバインダクタンスLsの他方の端子52は、負側電力ライン6nに接続している。本例のスイチッチング電源装置1は、フルブリッジ回路2のスイッチング素子Sa~Sdをオンオフ制御することにより、トランス3の一次コイル31に交流電圧一次電圧を印加するようになっている。これに伴って二次コイル32に二次電圧が発生する。この二次電圧を整流回路10によって整流し、平滑リアクトル12、平滑コンデンサ11によって平滑化している。本例では、図2に示すごとく、フルブリッジ回路2のスイッチング素子Sa~Sdを、フェイズシフト方式によりスイッチング制御している。すなわち、第1スイッチング素子Saと第2スイッチング素子Sbとを1組にしてオンオフ動作させると共に、第3スイッチング素子Scと第4スイッチング素子Sdとを別の組にしてオンオフ動作させる。そして、第1スイッチング素子Saと第2スイッチング素子Sbの動作波形に対して、第3スイッチング素子Scと第4スイッチング素子Sdの動作波形の位相をずらすことにより、第1スイッチング素子Sa又は第2スイッチング素子Sbと第4スイッチング素子Sd又は第3スイッチング素子Scとが同時にオンする時間幅を調節し、一次コイル31に加わる電圧V1,V2のパルス幅を制御している。第1スイッチング素子Saと第2スイッチング素子Sbとは同時にオンせず、第1スイッチング素子Saオンする時間Taと第2スイッチング素子Sbがオンする時間Tbとの間にディレイタイムDtが介在する。また、第3スイッチング素子Scと第4スイッチング素子Sdとは同時にオンせず、第3スイッチング素子Scがオンする時間Tcと第4スイッチング素子Sdがオンする時間Tdとの間にディレイタイムDtが介在する。また、各スイッチング素子Sa~Sdがオンする時間の長さ及び周期は一定である。第1スイッチング素子Saと第4スイッチング素子Sdとが同時にオンする時間に、トランス3の一次コイル31にパルス状の電圧V1が加わる。また、第2スイッチング素子Sbと第3スイッチング素子Scとが同時にオンする時間には、一次コイル31に、上記電圧V1とは逆向きの電圧V2が加わる。図4~図13を使って、フルブリッジ回路2に流れる電流の経路について説明する。図4~図13は、図1のフルブリッジ回路2及び一次コイル31、共振インダクタンスLrの等価回路である。本例では、一次側から見た総漏れインダクタンスLaを共振インダクタンスLrとして利用している。もちろん、別体のインダクタンスを追加してもよい。また、図4~図13は、図2のA~Jにそれぞれ対応している。図4に示すごとく、第1スイッチング素子Sa及び第4スイッチング素子Sdのみがオンしている場合は、一次電流I1が第1スイッチング素子Sa、一次コイル31、共振インダクタンスLr、第4スイッチング素子Sdを通って流れる。この状態において第4スイッチング素子Sdをオンからオフに切り替えると、図5に示すごとく、共振インダクタンスLrが電流を流し続けようとするため、一次側還流電流Ib1が発生する。この一次側還流電流Ib1は、第3フライホイールダイオードDc、第1スイッチング素子Sa、一次コイル31、共振インダクタンスLrからなる閉回路内を流れる。第3フライホイールダイオードDcに一次側還流電流Ib1が流れると、第3スイッチング素子Scの端子間の電位差が、第3フライホイールダイオードDcの順方向電圧まで低下する。この後、図6に示すごとく、第3スイッチング素子Scをオフからオンに切り替える。このようにオンオフ動作を制御することにより、第3スイッチング素子Scにおける電力損失を低減している。次いで、図7に示すごとく、一次側還流電流Ib1が流れている間に、第1スイッチング素子Saをオンからオフに切り替える。このようにすると、一次側還流電流Ib1は、第3フライホイールダイオードDc、電源14、第2フライホイールダイオードDb、一次コイル31、共振インダクタンスLrからなる閉回路内を流れるようになる。一次側還流電流Ib1が第2フライホイールダイオードDbを流れると、第2スイッチング素子Sbの端子間の電圧が、第2フライホイールダイオードDbの順方向電圧まで低下する。この後、図8に示すごとく、第2スイッチング素子Sbをオフからオンに切り替える。この状態で暫く経過すると一次側還流電流Ib1が減衰し、図9に示すごとく、電源14の電圧によって一次電流I1が流れる。一次電流I1は、第3スイッチング素子Sc、一次側漏れインダクタンスLL1、一次コイル31、第2スイッチング素子Sbを通る。図9の状態では、一次コイル31に流れる一次電流I1の向きは、図2の状態とは逆向きである。この後、図10に示すごとく、第3スイッチング素子Scをオンからオフに切り替える。このようにすると、共振インダクタンスLrが電流を流し続けようとするため、一次側還流電流Ib1が再び発生する。この一次側還流電流Ib1は、第4フライホイールダイオードDd、共振インダクタンスLr、一次コイル31、第2スイッチング素子Sbからなる閉回路内を流れる。図10では、共振インダクタンスLrに流れる一次側還流電流Ib1の向きは、図5~図8とは逆向きである。第4フライホイールダイオードDdに一次側還流電流Ib1が流れると、第4スイッチング素子Sdの端子間電圧が、第4フライホイールダイオードDdの順方向電圧まで低下する。この後、図11に示すごとく、第4スイッチング素子Sdをオフからオンに切り替える。次いで、一次側還流電流Ib1が流れ続けている間に、図12に示すごとく、第2スイッチング素子Sbをオンからオフに切り替える。このようにすると、一次側還流電流Ib1は、第1フライホイールダイオードDa、電源14、第4フライホイールダイオードDd、共振インダクタンスLr、一次コイル31からなる閉回路を流れるようになる。第1フライホイールダイオードDaに一次側還流電流Ib1が流れると、第1スイッチング素子Saの端子間電圧が、第1フライホイールダイオードDaの順方向電圧まで低下する。この後、図13に示すごとく、第1スイッチング素子Saをオフからオンに切り替える。この状態で暫く経過すると一次側還流電流Ib1が減衰し、図4に示すごとく、一次電流I1が流れ始める。一次電流I1は、第1スイッチング素子Sa、一次コイル31、共振インダクタンスLr、第4スイッチング素子Sdを流れる。以上説明したように、フルブリッジ回路をフェイズシフト方式によって動作させることにより、一次コイル31に一次電流I1と一次側還流電流Ib1とが交互に流れる。これに伴って、トランス3の二次コイル32に二次電流I2と二次側還流電流Ib2とが交互に流れる。この場合、トランスに印加される電圧の方向が交互に変わるたびに、トランス電流は流れる向きを変える。例えば図14に示すごとく、フルブリッジ回路2の第1スイッチング素子Saと第4スイッチング素子Sdのみをオンにすると、一次コイル31に今までとは逆向きの一次電流I1が流れ、又、二次コイル32にも、今までとは逆向きの二次電流I2が流れる。この際、今まで導通状態であったダイオードに逆電圧がかかると導通状態から不通導状態に移行するが、そのとき該ダイオードには逆向きのリカバリ電流が流れ、該リカバリ電流と総漏れインダクタンスLaによりサージ電圧が発生する。図14に示すごとく、二次電流I2は、第3整流ダイオードD3を通り、そして、平滑インダクタンス12、平滑コンデンサ11を通る経路、平滑インダクタンス12、負荷13を通る経路、スナバコンデンサCs、第1ダイオードDs1、平滑コンデンサ11を通る経路をたどり、第2整流ダイオードD2を流れる。この際、スナバコンデンサCsは電荷を蓄える。トランスに印加される電圧の方向が交互に変わるたびサージ電圧が発生するが、このサージ電圧はスナバコンデンサCsに吸収される。これにより、整流ダイオードD1~D4に大きなサージ電圧が加わることを防止している。図15に示すごとく、第1スイッチング素子Saをオンにした状態で第4スイッチング素子Sdをオフにすると、一次コイル31に一次側還流電流Ib1が流れはじめ、又、二次コイル32に二次側還流電流Ib2が流れる。二次側還流電流Ib2は、二次コイル32、第3整流ダイオードD3、平滑インダクタンス12、負荷13、第2整流ダイオードD2、二次側漏れインダクタンスLL2を流れる。二次側還流電流Ib2が流れる時は、二次コイル32の二次電圧が低下するため、スナバコンデンサCsに加わる電圧も低下する。そのため、スナバコンデンサCsは蓄えた電荷を放電する。スナバコンデンサCsの放電電流Idは、二次側還流電流Ib2とは逆向きに、二次側還流電流Ib2を減少させるように流れる。放電電流Idは、スナバコンデンサCs、第3整流ダイオードD3、二次コイル32、二次側漏れインダクタンスLL2、第2整流ダイオードD2、スナバインダクタンスLs、第2ダイオードDs2からなる閉回路内を流れる。なお、図15における回路上では、放電電流Idは二次側漏れインダクタンスLL2のみを流れているが、図18に示すごとく、等価回路的には、放電電流Idは総漏れインダクタンスLaを通るとみなすことができる。このように、放電電流Idが流れる経路上に二次側から見た総漏れインダクタンスLa共振インダクタンスLrとスナバインダクタンスLsとが存在するため、これらのインダクタンスLr、Lsによって、大きな放電電流Idが流れることを防止できる。なお、放電電流Idが流れる際に、インダクタンスLsはエネルギーを蓄える。次に、図16に示すごとく、フルブリッジ回路2の第2スイッチング素子Sbと第3スイッチング素子Scのみをオンにすると、一次コイル31に一次電流I1が流れ、又、二次コイル32に二次電流I2が流れる。図16における、一次電流I1及び二次電流I2の向きは、図14とは逆向きである。二次電流I2は、第1整流ダイオードD1を通り、そして、平滑インダクタンス12、平滑コンデンサ11を通る経路、平滑インダクタンス12、負荷13、を通る経路、スナバコンデンサCs、第1ダイオードDs1、平滑コンデンサ11を通る経路をたどり、第4整流ダイオードD4を流れる。この際、スナバコンデンサCsは電荷を蓄える。トランスに印加される電圧の方向が交互に変わるたびサージ電圧が発生するが、このサージ電圧はスナバコンデンサCsに吸収される。これにより、整流ダイオードD1~D4に大きなサージ電圧が加わることを防止している。また、二次電流I2が流れる際に、スナバインダクタンスLsは、スナバコンデンサCsの放電時図15参照に吸収したエネルギーを放出する。このエネルギーは回生電流Irとなり、スナバインダクタンスLs、第2ダイオードDs2、第1ダイオードDs1、平滑コンデンサ11からなる閉回路内を流れる。次に、図17に示すごとく、フルブリッジ回路2の第2スイッチング素子Sbをオンにした状態で第3スイッチング素子Scをオフにすると、一次コイル31に一次側還流電流Ib1が流れ、又、二次コイル31に二次側還流電流Ib2が流れる。二次側還流電流Ib2は、二次コイル32、二次側漏れインダクタンスLL2、第1整流ダイオードD1、平滑インダクタンス12、負荷13、第4整流ダイオードD4を流れる。二次側還流電流Ib2が流れる時には、二次コイル32の二次電圧が低下するため、スナバコンデンサCsに加わる電圧が低下する。そのため、スナバコンデンサCsは、蓄えた電荷を放電する。スナバコンデンサCsの放電電流Idは、二次側還流電流Ib2と逆向きに、二次側還流電流Ib2を減少させるように流れる。放電電流Idは、スナバコンデンサCs、第1整流ダイオードD1、二次側漏れインダクタンスLL2、二次コイル32、第4整流ダイオードD4、スナバインダクタンスLs、第2ダイオードDs2からなる閉回路内を流れる。なお、図17における回路上では、放電電流Idは二次側漏れインダクタンスLL2のみを流れているが、図19に示すごとく、等価回路的には、放電電流Idは総漏れインダクタンスLaを通るとみなすことができる。放電電流Idが流れた時に、スナバインダクタンスLsはエネルギーを蓄える。このエネルギーは、図14に示すごとく、スイッチング電源装置1に二次電流I2が再び流れた時に、回生電流Irとなって放出される。回生電流Irは、スナバインダクタンスLs、第2ダイオードDs2、第1ダイオードDs1、平滑コンデンサ11からなる閉回路内を流れる。本例の作用効果について説明する。本例では、フルブリッジ回路2のスイッチング素子Sa~Sdをフェィズシフト方式によりスイッチング制御している。このようにすると、フェィズシフト方式によるスイッチング制御の効果によって、スナバコンデンサCsを放電する時間図15、図17参照に、トランス3の二次コイル32に二次側還流電流Ib2が流れる。この二次側還流電流Ib2を減少させる方向に、スナバコンデンサCsの放電電流Idが流れる。上述したように、図15、図17の等価回路図18、図19を見ると、放電電流Idは総漏れインダクタンスLaを通ることが分かる。そのため、この総漏れインダクタンスLaによって、電荷の過剰な放出が抑制され、放電電流Idを減少させることができる。過剰な放電電流が抑制されることはスナバコンデンサCsの過剰な充電電流も抑制されることになり、これにより、スイッチング電源装置1の電力損失を低減することが可能になる。また、スナバコンデンサCsの値を大きくしても過剰な充放電電流が生じない。そのため、容量の大きなスナバコンデンサCsを使用することができ、サージ電圧を吸収しやすくなる。これにより、整流ダイオードD1~D4を保護しやすくなる。また、本例では図3に示すごとく、二次コイル32が二次電圧を出力するオン時間Tonと、二次コイル32が二次電圧を出力しないオフ時間Toffとを交互に繰り返すように、スイッチング素子Sa~Sdを制御するよう構成されている。そして、オフ時間ToffにおいてスナバコンデンサCsの両端電圧が0Vまで低下しないように、スナバコンデンサCsの容量が定められている。このようにすると、オフ時間ToffにおいてスナバコンデンサCsの両端電圧が0Vまで低下しない位、容量の大きなスナバコンデンサCsを用いているため、二次コイル32のサージ電圧を効果的に吸収することが可能になる。また、図1に示すごとく、本例のスイッチング電源装置1は、第2ダイオードDs2と電荷放電用インピーダンス50とを直列に接続した第2直列接続体5を備える。第2直列接続体5は、スナバコイルCsと第1ダイオードDs1との接続点64と、整流回路10の負側の出力端子63との間に設けられている。このようにすると、スナバコンデンサCsの放電電流Idは、総漏れインダクタンスLaと電荷放電用インピーダンス50との双方を流れることになるため、放電電流Idをより効果的に減少させることができる。そのため、スナバコンデンサCsの容量を大きくしやすくなり、サージ電圧を吸収しやすくなると共に、スイッチング電源装置1の電力損失をより効果的に低減することが可能になる。また、本例では、上記電荷放電用インピーダンス50として、インダクタンススナバインダクタンスLsを用いた。このようにすると、電荷放電用インピーダンス50として抵抗を用いた場合と比較して、放電電流Idが流れた場合の発熱量を低減できる。そのため、スイッチング電源装置1の電力損失を低減しやすい。以上のごとく、本例によれば、サージ電圧を低減しやすく、かつ電力損失が少ないスイッチング電源装置を提供することができる。実施例2本例は、図20に示すごとく、スナバコンデンサLs電荷放電用インピーダンス50を設けず、第2ダイオードDs2のアノード端子を負側電力ライン6nに接続した例である。このようにすると、スナバコンデンサCsの放電電流Idが流れる経路上に総漏れインダクタンスLaしか存在しないため、実施例1のスイッチング電源装置1と比較して放電電流Idの抑制効果が少ないものの、スナバコンデンサLsを設けないため、部品点数を低減することができ、スイッチング電源装置1の製造コストを下げることが可能となる。その他、実施例1と同様の構成及び作用効果を備える。本例ではフェイズシフト制御用共振インダクタンスとして総漏れインダクタンスLaを利用しているが、フェイズシフト制御でのスイッチング損失低減のため総漏れインダクタンスLaに直列に追加の共振インダクタンスLα図示しないを追加する場合がある。この場合は追加の共振インダクタンスLαと総漏れインダクタンスLaの合計が、共振インダクタンスLrとして作動する。実施例3本例は、図21に示すごとく、スイッチング電源装置1を充電装置100に使用した例である。充電装置100は、電気自動車やハイブリッド車等に搭載したバッテリー負荷13を、家庭に配された商用電源電源14を使って充電するための装置である。充電装置100は、電源14に接続した電源側整流回路150と、PFC回路600と、スイッチング電源装置1とを備える。PFC回路600は、チョークコイル60と、IGBT素子62と、放電防止用ダイオード61と、PFC用平滑コンデンサ63とを備える。充電装置100は、IGBT素子62をオンオフ制御することにより、チョークコイル60に流れるリアクトル電流IL1を正弦波に近い波形に矯正する。これにより、入力電流Isの波形の歪みを少なくし、電源14から供給する電力の力率を高めている。このように、充電装置100は、PFC回路600を使って電力の力率を高めた後で、スイッチング電源装置1のフルブリッジ回路2に直流電圧を加えるようになっている。実験例本例の効果を確認するために試験を行った。まず、図22に示すごとく、第1直列接続体4及び第2ダイオードDs2を備えない、本発明の範囲外の回路について試験を行った。図22の回路は、正側電力ライン96pと負側電力ライン96nとの間を、抵抗RとコンデンサCとによって直列接続したものである。この回路のスイッチング素子Sa~Sdをオンオフ動作させ、トランス93の二次電圧と二次電流の波形を確認した。試験では、上記コンデンサCの容量を3000pFとし、抵抗Rを22Ωとした。また、トランス93の一次コイルと二次コイルの巻数比を2:3にした。また、本試験では、スイッチング素子SとしてMOSFETを使用した。スイッチング素子Sに並列に接続されているダイオード、コンデンサはそれぞれMOSFETの寄生ダイオード、寄生コンデンサである。そして、フルブリッジ回路92をいわゆるハードスイッチング制御とフェイズシフト制御とによってオンオフ動作させ、それぞれの制御を行った場合における、トランス93の二次電圧と二次電流の波形を確認した。ハードスイッチング制御は、第1スイッチング素子Saと第4スイッチング素子Sdとを同期させると共に、第2スイッチング素子Sbと第3スイッチング素子Scとを同期させ、これらのスイッチング素子Sa~Sdがオンする時間を制御することにより、負荷913に加わる電圧を調節する制御方法である。試験では、直流入力電源914の電圧を400Vとし、負荷913の電圧を260V、負荷913の電力を3300Wになる様にスイッチング素子Sa~Sdのデューティー及び負荷913の値を制御した。図23に、ハードスイッチング制御を行った場合の、二次電圧と二次電流の波形を示し、図24に、フェイズシフト制御を行った場合の波形を示す。図23、図24に示すごとく、図22の回路においては、ハードスイッチング制御をした場合も、フェイズシフト制御を行った場合も、どちらも二次電圧にサージ電圧が発生していることがわかる。これは、図1の回路と異なり、コンデンサCの容量を充分に大きくできないため、コンデンサCによってサージ電圧を充分に吸収できないためと考えられる。また、図22の回路をハードスイッチング制御した場合の効率入力電力を負荷に伝達できる割合は83.8であり、フェイズシフト制御した場合の効率は87.4であった。ハードスイッチング制御とフェイズシフト制御とを比較すると、フィエズシフト制御の効率は3.6向上している。これは、フェイズシフト制御はスイッチング素子のスイッチング損失が低減し、又、トランス一次電圧が印加されていない期間にはトランス巻線には循環電流が流れるためトランス電流の振動がなく、ハードスイッチングでは生じる該電流の振動によるトランス巻線などの高周波損失増加が抑制されるためである。また、図1に示す回路において、スナバコンデンサCsの容量を1μFとし、スナバインダクタンスLsを100μHとして、フルブリッジ回路2のスイッチング素子Sa~Sdをオンオフ動作させた。トランス3の、一次コイル31と二次コイル32との巻数比を2:3とした。そして、フルブリッジ回路2をハードスイッチング制御とフェイズシフト制御の2種類の制御により動作させ、トランス3の二次電圧と二次電流の波形を確認した。直流入力電源914の電圧及び負荷913の電圧を図22の場合と同じにした。ハードスイッチング制御を行った場合の、二次電圧と二次電流の波形を図25に示し、フェイズシフト制御を行った場合の波形を図26に示す。図25に示すごとく、図1の回路をハードスイッチング制御により動作させた場合は、サージ電圧が低減するものの、二次電圧が発生しない時間Toffにおいて二次電流が共振していることが分かる。二次電流が共振すると、電力の効率が低下する原因となる。また、ハードスイッチング制御をした場合における、電力の効率は86.8であり、従来の図22における条件に対し、3.0の効率向上であった。また、図26に示すごとく、図1の回路をフェイズシフト制御により動作させた場合は、サージ電圧が低減すると共に、トランス電流の波形には振動電流がほとんど表れていない。この場合の効率は91.5であり、図22における条件に対し、効率は4.1の向上となった。この効率向上の効果はハードスイッチングとスナバ回路の組合せによる効果に対し、フェイズシフトとスナバ回路の組合せによる効率向上がよりおおきくなっていることがわかる。その理由は、振動電流によるトランス巻線の高周波損失低減に加え、トランス一次電圧が印加されていない期間の還流電流が充分低下しておりスナバコンデンサCsの過剰な充放電電流が抑制されていることによるスイッチング素子やトランス巻線の損失が低減されているためである。"