"半導体基体の第1主面側に形成された第1の第1導電型半導体領域と、前記第1の第1導電型半導体領域と接して前記半導体基体の内部に形成された第1の第2導電型半導体領域と、からなる第1フォトダイオードと、前記半導体基体の第2主面側に形成された第2の第1導電型半導体領域と、前記第2の第1導電型半導体領域と接して前記半導体基体の内部に形成された第2の第2導電型半導体領域と、からなる第2フォトダイオードと、前記半導体基体の第1主面に形成されたゲート電極と、を備え、前記第2の第1導電型半導体領域と前記第2の第2導電型半導体領域との接続面の不純物濃度が、前記第2の第2導電型半導体領域の前記第2の第1導電型半導体領域と反対側の層との接続面の不純物濃度以上である固体撮像素子。前記第1の第2導電型半導体領域と前記第2の第2導電型半導体領域との間に第3の第1導電型半導体領域を備える請求項1に記載の固体撮像素子。前記第1の第2導電型半導体領域と前記第2の第2導電型半導体領域との間に、前記第1の第2導電型半導体領域及び前記第2の第2導電型半導体領域よりも不純物濃度が低い第2導電型半導体領域を備える請求項1に記載の固体撮像素子。前記半導体基体の第1主面に形成された前記第1フォトダイオードの電荷を読み出す平面型の転送トランジスタと、前記半導体基体の第1主面に形成された前記第2フォトダイオードを読み出す縦型の転送トランジスタと、を備える請求項1に記載の固体撮像素子。半導体基体の第1主面側に形成された第1の第1導電型半導体領域と、前記第1の第1導電型半導体領域と接して前記半導体基体の内部に形成された第1の第2導電型半導体領域と、からなる第1フォトダイオードと、前記半導体基体の第2主面側に形成された第2の第1導電型半導体領域と、前記第2の第1導電型半導体領域と接して前記半導体基体の内部に形成された第2の第2導電型半導体領域と、からなる第2フォトダイオードと、前記半導体基体の第1主面に形成されたゲート電極と、を備え、前記第1の第2導電型半導体領域と前記第2の第2導電型半導体領域とが前記半導体基体内で接続され、前記第2の第1導電型半導体領域と前記第2の第2導電型半導体領域と接続面の不純物濃度が、前記第1の第2導電型半導体領域と前記第2の第2導電型半導体領域との接続面の不純物濃度以下である固体撮像素子。半導体基体の第1主面側から第2導電型の不純物を注入し、第1主面側の前記半導体基体の内部に第1の第2導電型半導体領域を形成する工程と、前記半導体基体の第1主面側から第1導電型の不純物を注入し、前記半導体基体の第1主面の表面に第1の第1導電型半導体領域を形成する工程と、前記半導体基体の第1主面にゲート電極を形成する工程と、前記半導体基体の第2主面側から第2導電型の不純物を注入し、第2主面側の前記半導体基体の内部に、第2主面の表面側の不純物濃度が前記半導体基体の深部側の不純物濃度以上の第2の第2導電型半導体領域を形成する工程と、前記半導体基体の第2主面側から第1導電型の不純物を注入し、前記半導体基体の第2主面の表面に第2の第1導電型半導体領域を形成する工程と、を有する固体撮像素子の製造方法。第1主面側から第1導電型の不純物を注入して、第1主面側の表面から前記半導体基体の内部まで第1画素分離を形成する工程と、第2主面側から第1導電型の不純物を注入して、第2主面側の表面から前記第1画素分離が形成されている位置まで第2画素分離を形成する工程と、を有する請求項6に記載の固体撮像素子の製造方法。半導体基体の第1主面側に形成された第1の第1導電型半導体領域と、前記第1の第1導電型半導体領域と接して前記半導体基体の内部に形成された第1の第2導電型半導体領域と、からなる第1フォトダイオードと、前記半導体基体の第2主面側に形成された第2の第1導電型半導体領域と、前記第2の第1導電型半導体領域と接して前記半導体基体の内部に形成された第2の第2導電型半導体領域と、からなる第2フォトダイオードと、前記半導体基体の第1主面に形成されたゲート電極と、を備え、前記第2の第1導電型半導体領域と前記第2の第2導電型半導体領域との接続面の不純物濃度が、前記第2の第2導電型半導体領域の前記第2の第1導電型半導体領域と反対側の層との接続面の不純物濃度以上である固体撮像素子と、前記固体撮像素子の撮像部に入射光を導く光学系と、前記固体撮像素子の出力信号を処理する信号処理回路と、を有する電子機器。固体撮像素子においては、さらなる飽和電荷量の向上が求められている。本技術においては、飽和電荷量の向上が可能な固体撮像素子を提供するものである。本技術の固体撮像素子は、半導体基体の第1主面側に形成された第1の第1導電型半導体領域と、第1の第1導電型半導体領域と接して半導体基体の内部に形成された第1の第2導電型半導体領域と、からなる第1フォトダイオードを備える。そして、半導体基体の第2主面側に形成された第2の第2導電型半導体領域と、第2の第1導電型半導体領域と接して半導体基体の内部に形成された第2の第2導電型半導体領域と、からなる第2フォトダイオードを備える。また、半導体基体の第1主面側形成されたゲート電極を備える。上記構成において、第2の第1導電型半導体領域と第2の第2導電型半導体領域との接続面の不純物濃度が、第2の第2導電型半導体領域の第2の第1導電型半導体領域と反対側の層との接続面の不純物濃度以上である。或いは、上記構成において、第1の第2導電型半導体領域と第2の第2導電型半導体領域とが半導体基体とが半導体基体内で接続されている。そして、第2の第1導電型半導体領域と第2の第2導電型半導体領域と接続面の不純物濃度が、第1の第2導電型半導体領域と第2の第2導電型半導体領域との接続面の不純物濃度以下である。また、本技術の電子機器は、上述の固体撮像素子と固体撮像素子の撮像部に入射光を導く光学系と、固体撮像素子の出力信号を処理する信号処理回路とを有する。また、本技術の固体撮像素子の製造方法は、半導体基体の第1主面側から第2導電型の不純物を注入し、第1主面側の半導体基体の内部に第1の第2導電型半導体領域を形成する工程を有する。そして、半導体基体の第1主面側から第1導電型の不純物を注入し、半導体基体の第1主面の表面に第1の第1導電型半導体領域を形成する工程と、半導体基体の第1主面にゲート電極を形成する工程とを有する。さらに、半導体基体の第2主面側から第2導電型の不純物を注入し、第2主面側の半導体基体の内部に、第2主面の表面側の不純物濃度が半導体基体の深部側の不純物濃度以上の第2の第2導電型半導体領域を形成する工程を有する。そして、半導体基体の第2主面側から第1導電型の不純物を注入し、導体基体の第2主面の表面に第2の第1導電型半導体領域を形成する工程を有する。上記固体撮像素子、及び、上記製造方法により作成される固体撮像素子によれば、半導体基体の第2主面側に不純物濃度の高い第1導電型半導体領域と第2導電型半導体領域とからフォトダイオードが形成される。このため、第2主面側にPN接合容量の大きいフォトダイオードが形成される。従って、固体撮像素子の飽和信号量を増加させることができる。本技術によれば、飽和電荷量の向上が可能な固体撮像素子を提供することができる。以下、本技術を実施するための最良の形態の例を説明するが、本技術は以下の例に限定されるものではない。なお、説明は以下の順序で行う。1.固体撮像素子の概要2.固体撮像素子の第1実施形態3.第1実施形態の固体撮像素子の製造方法4.固体撮像素子の第2実施形態5.第2実施形態の固体撮像素子の製造方法6.固体撮像素子の第3実施形態7.第3実施形態の固体撮像素子の製造方法8.固体撮像素子の第4実施形態9.第4実施形態の固体撮像素子の製造方法10.固体撮像素子の第5実施形態11.第5実施形態の固体撮像素子の製造方法12.電子機器の実施形態1.固体撮像素子の概要まず、固体撮像素子の概要について説明する。図1に、上述の特許文献1に記載された固体撮像素子の構成を示す。図1Aは固体撮像素子の構成を示す断面図であり、図1Bは図1Aに示す固体撮像素子のフォトダイオードPDにおける深さ方向のポテンシャルプロファイルである。図1Aに示す固体撮像素子10は、半導体基体11内の異なる深さに、三層のフォトダイオードPD14を備える。半導体基体11の深い位置に第1導電型p型半導体領域12Aと第2導電型n型半導体領域13との接続面を有して形成された第1フォトダイオードPD1を備える。そして、半導体基体11の表面に、不純物濃度が他の領域よりも大きい第1導電型p型半導体領域12Cと、第2導電型n型半導体領域13との接続面を有して形成された第3フォトダイオードPD3を備える。また、第1フォトダイオードPD1と、第3フォトダイオードPD3との中間層に、第1導電型p型半導体領域12Bと、第2導電型n型半導体領域13との接続面を有して形成された第3フォトダイオードPD2を備える。また、固体撮像素子10は、PD14の電荷を読み出す縦型トランジスタTrを備える。縦型Trは、ゲート絶縁膜17を介して形成された読み出しゲート電極16と、信号電荷を転送する転送チャネル19と、転送された信号電荷を蓄積するフローティングディフュージョンFD18とから構成される。読み出しゲート電極16は、半導体基体11上に形成されている平面ゲート電極16Aと、平面ゲート電極16A下で半導体基体11の表面から深さ方向に柱状に形成されている縦型ゲート電極16Bとからなる。FD18は、高濃度の第2導電型n型半導体領域からなる。FD18は、半導体基体11の表面で、読み出しゲート電極16と介してPD14と対向する位置に形成されている。また、縦型ゲート電極16Bに沿って、半導体基体11の表面から内部まで形成されているn型半導体領域13によりオーバーフローパスが構成されている。つまり、第2導電型半導体領域13のうち、第1導電型半導体領域12A~Cと接する部分がPD1~3を構成する。そして、第2導電型半導体領域13のうち、縦型ゲート電極16Bに沿って半導体基体11の表面から内部まで形成されている部分がオーバーフローパスを構成する。転送チャネル19は、低濃度の第2導電型n-型半導体領域により構成され、第1導電型半導体領域12Cと接して平面ゲート電極16Aの直下に形成されている。そして、転送チャネル19は、FD18、及び、オーバーフローパスを構成するn型半導体領域13に接して形成されている。次に、図1Bに示す、半導体基体11の表面に形成されているPD3と、半導体基体11の深い位置に形成されているPD2とのそれぞれのポテンシャルプロファイルについて説明する。図1Bに示すポテンシャルプロファイルは、PD14を構成する第2導電型半導体領域13と第1導電型半導体領域12A,Bのポテンシャルを示している。上述の図1に示す固体撮像素子10のPD14及びFD18は、半導体基体11の表面側からのイオン注入により形成されている。このため、図1Bに示すように、半導体基体11の深い位置にフォトダイオードを形成する場合には、高エネルギーのイオン注入により、第1導電型半導体領域と第2導電型半導体領域とのPN接合を作らなければならない。このため、第1導電型半導体領域と第2導電型半導体領域とのそれぞれの不純物が広範囲に広がり、不純物のプロファイルが緩やかになる。この結果、PN接合付近の不純物濃度が小さくなる。このため、半導体基体11の深い位置に形成したPD1は、単位面積当たりの容量が小さく、蓄積できる飽和信号量が小さくなる。従って、図1に示す固体撮像素子10の構成では、半導体基体11の深さ方向にフォトダイオード自体を増やしても、基体深部のフォトダイオードの飽和信号量が小さいため、飽和信号量増加効率が悪く、飽和電荷量の増加に大きな効果は得られない。次に、図2に上述の特許文献2に記載された固体撮像素子の構成を示す。図2Aは固体撮像素子の構成を示す断面図であり、図2Bは図2Aに示す固体撮像素子のフォトダイオードPDのX-X’断面における深さ方向のポテンシャルプロファイルである。図2Aに示す固体撮像素子20は、半導体基体21の光の入射面と反対面基体表面側に第1フォトダイオードPD1、光の入射面基体裏面側に第2フォトダイオードPD2が形成されている。各PD1及びPD2の間には、画素分離領域として第1導電型p型半導体領域25、及び、第1導電型p-型半導体領域31が設けられている。また、半導体基体21の入射面基体裏面上に、カラーフィルタやマイクロレンズ等の光学部品が搭載されている。基体表面側には、配線層や光電変換されて蓄積された信号電荷を読み出すためのMOSトランジスタ等が形成されている。PD1は、高濃度の第2導電型n型の半導体領域22からなる電荷蓄積領域、第2導電型n型の半導体領域23からなる光電変換領域、及び、暗電流の発生を抑制するための高濃度の第1導電型p型半導体領域27からなる。また、PD2は、第2導電型n-型半導体領域24からなる光電変換領域、及び、高濃度の第1導電型p型半導体領域26からなる。上述の構成により、図2Bに示すように、PD1及びPD2において、深い領域まで十分なポテンシャル領域が形成される。裏面側のPD2の第2導電型半導体領域24から、表面側のPD1の第2導電型半導体領域22にかけてなだらかな勾配が形成されている。裏面側のPD2は、半導体基体21の表面側に形成された転送Trに電荷を転送しなくてはならないため、ポテンシャルを表面側のPD1よりも低くする必要がある。次に、図2Aに示す固体撮像素子のPD1及びPD2の形成方法について説明する。まず、通常のプロセスフローにて半導体基体21の表面側にイオン注入によりPD1、及び、縦型Trを構成する不純物の拡散領域、画素分離領域となるp型半導体領域25を形成する。そして、半導体基体21上に絶縁層や導体層を形成し、ゲート電極や配線等を形成する。次に、半導体基体21の配線層側を支持基板に貼り合わせて、半導体基体21をCMPChemicalMechanicalPolishingやエッチングにより、1~1.5μm程度の厚さまで薄くする。そして、半導体基体21の裏面側から画素分離領域となるp-型半導体領域31を形成するためのイオン注入と、PD2を形成するためのイオン注入を行う。イオン注入後、裏面側にレーザアニールを行い、形成した不純物領域を活性化させ、PD2を形成する。上述のように、図2Aに示す固体撮像素子は、PD1が半導体基体21の表面側からのイオン注入により形成される。そして、PD2が半導体基体21の裏面からのイオン注入により形成される。半導体基体21の表面側と裏面側の2方向からイオン注入を行うことにより、半導体基体21の深部で不純物が広範囲に広がることを抑え、半導体基体21の深さ方向に受光領域を広げることができる。このため、飽和電荷量の増加率を高めることができる。また、裏面側のPD2も比較的低エネルギーで形成できる。しかし、上述の図2に示す固体撮像素子20では、半導体基体21のポテンシャル勾配により電荷を半導体基体21の表面側に移動させなければならない。このため、裏面側のPD2の不純物濃度を表面側のPD1と同等又は濃くすることができない。従って、飽和信号量の増大が望めない。上述の図2に示す構成の固体撮像素子20において、裏面側のPD2の不純物濃度を表面側のPD1と同等以上にした場合の構成を図3に示す。図3Aは固体撮像素子の構成を示す断面図であり、図3Bは図3Aに示す固体撮像素子のフォトダイオードPDのX-X’断面における深さ方向のポテンシャルプロファイルである。図3Aに示す固体撮像素子30は、半導体基体21の光の入射面と反対面基体表面側に第1フォトダイオードPD1、光の入射面基体裏面側に第2フォトダイオードPD2が形成されている。なお、そのほかの構成は、上述の図2Aに示す固体撮像素子20と同じである。PD1は、高濃度の第2導電型n型の半導体領域32からなる電荷蓄積領域、第2導電型n型の半導体領域33からなる光電変換領域、及び、暗電流の発生を抑制するための高濃度の第1導電型p型半導体領域37からなる。また、PD2は、PD1と同等以上の濃度の第2導電型n型半導体領域34からなる光電変換領域、及び、高濃度の第1導電型p型半導体領域36からなる。上述の構成により、図3Bにポテンシャルプロファイルを示すように、PD1及びPD2において、深い領域まで十分なポテンシャルの領域が形成される。また、PD2とPD1の不純物濃度を同等以上にした場合、PD2のポテンシャルがPD1と同じ程度まで高くなる。PD2のポテンシャルが高くなると、半導体基体の表面側からイオン注入して形成した第2導電型半導体領域33の濃度が低いため、PD2とPD1との間にポテンシャル障壁ができてしまう。つまり、図3Aに示す構成の固体撮像素子では、裏面側のフォトダイオードPD2で生成した電荷を表面のFDに転送することができない。また、第2導電型半導体領域33は、第2導電型半導体領域32よりも半導体基体の深いところに形成されるため、第2導電型半導体領域33よりも不純物が広がりやすく、高濃度に形成することが困難である。従って、裏面側のPD2の不純物濃度を表面側のPD1と同等もしくは濃くしてしまうと、転送経路の途中にポテンシャル障壁が発生し、PD2からFDまでの電荷転送が不可能になる。この結果、図3Aに示す構成の固体撮像素子30では、飽和信号量を増加させることができない。上述のように、電荷転送の観点から、従来の固体撮像素子の構成では、転送Trが形成される表面側のPDの不純物濃度を高くし、裏面側光の入射面側に形成されるPDの不純物濃度を表面側よりも低くする必要がある。この構成では、表面側のPDでは、不純物濃度を高くすることができるため、第1導電型半導体領域と第2導電型半導体領域とは急峻なPN接合が得られ、PN接合容量を大きくすることができる。しかし、裏面側のPDの第1導電型半導体領域と第2導電型半導体領域とに急峻な接合が得られないため、PN接合容量を大きくすることができない。2.固体撮像素子の第1実施形態[固体撮像素子の構成例:概略構成図]以下、本実施形態の固体撮像素子の具体的な実施の形態について説明する。図4に、固体撮像素子の一例として、MOSMetalOxideSemiconductor型の固体撮像素子の概略構成図を示す。図4に示す固体撮像素子40は、半導体基体、例えば、シリコン基板に複数の光電変換部となるフォトダイオードを含む画素42が規則的に2次元的に配列された画素部いわゆる撮像領域43と、周辺回路部とから構成される。画素42は、フォトダイオードと、複数の画素トランジスタいわゆるMOSトランジスタを有する。複数の画素トランジスタは、例えば転送トランジスタ、リセットトランジスタ、増幅トランジスタの3つのトランジスタで構成することができる。その他、選択トランジスタを追加して4つのトランジスタで構成することもできる。周辺回路部は、垂直駆動回路44と、カラム信号処理回路45と、水平駆動回路46と、出力回路47と、制御回路48等から構成されている。制御回路48は、垂直同期信号、水平同期信号及びマスタクロックに基づいて、垂直駆動回路44、カラム信号処理回路45及び水平駆動回路46等の動作の基準となるクロック信号や制御信号を生成する。制御回路48は、これらの信号を垂直駆動回路44、カラム信号処理回路45及び水平駆動回路46等に入力する。垂直駆動回路44は、例えばシフトレジスタによって構成される。垂直駆動回路44は、画素部43の各画素42を行単位で順次垂直方向に選択走査し、垂直信号線49を通して各画素42の光電変換素子において受光量に応じて生成した信号電荷に基づく画素信号をカラム信号処理回路45に供給する。カラム信号処理回路45は、画素42の例えば列ごとに配置され、4行分の画素42から出力される信号を画素列ごとに黒基準画素有効画素領域の周囲に形成されるからの信号によってノイズ除去などの信号処理を行う。即ち、カラム信号処理回路45は、画素42固有の固定パターンノイズを除去するためのCDScorrelateddoublesamplingや、信号増幅等の信号処理を行う。カラム信号処理回路45の出力段には水平選択スイッチ図示せずが水平信号線41との間に接続されて設けられている。水平駆動回路46は、例えばシフトレジスタによって構成され、水平走査パルスを順次出力することによって、カラム信号処理回路45の各々を順番に選択し、カラム信号処理回路45の各々から画素信号を水平信号線41に出力する。出力回路47は、カラム信号処理回路45の各々から水平信号線41を通して順次に供給される信号に対し、信号処理を行って出力する。上記の固体撮像素子40を、裏面照射型の固体撮像素子に適用する場合は、光入射面いわゆる受光面側の裏面上には配線層が形成されず、配線層は受光面と反対側の表面側に形成される。[固体撮像素子の構成例:画素部]次に、図5に、第1実施形態の固体撮像素子の1画素を構成する要部を示す。図5Aは固体撮像素子の構成を示す断面図であり、図5Bは図5Aに示す固体撮像素子のフォトダイオードPDのX-X’断面における深さ方向のポテンシャルプロファイルである。図5Aに示す固体撮像素子50は、半導体基体51の光の入射面と反対面基体表面51A側の表面に、第1フォトダイオードPD1が形成されている。そして、半導体基体51の光の入射面基体裏面51B側の表面に、第2フォトダイオードPD2が形成されている。また、半導体基体51の基体表面51A上に、絶縁層と配線とからなる配線層52が設けられている。半導体基体51の基体裏面51B上には絶縁層64を介して図示しない光電変換膜、カラーフィルタ、及び、マイクロレンズ等の光学部品が搭載される。PD1は、基体表面51A側から順に、高濃度の第1導電型p型半導体領域54、高濃度の第2導電型n型半導体領域55、及び、第2導電型n型半導体領域56を備える。PD2は、基体裏面51B側から順に、高濃度の第1導電型p型半導体領域59、高濃度の第2導電型n型半導体領域58、及び、第2導電型n型半導体領域57を備える。そして、PD1のn型半導体領域56と、PD2のn型半導体領域57とが、半導体基体51の中央で接続され、PD1とPD2とが一体に形成されている。p型半導体領域54,59は、PD1又はPD2における暗電流の発生を抑制するための不純物領域である。n型半導体領域55,58は電荷蓄積領域であり、n型半導体領域56,57は光電変換領域である。固体撮像素子50は、n型半導体領域58とn型半導体領域57とからなるPD2の第1導電型の半導体領域は、以下に説明する不純物濃度を有して構成されている。PD2の第1導電型の半導体領域は、p型半導体領域59の反対側の層と接する面の不純物濃度以上となる濃度で、p型半導体領域59と接する面に不純物を有している。ここで、図5Aに示す固体撮像素子の構成において、p型半導体領域59の反対側の層は、n型半導体領域56である。つまり、p型半導体領域59とn型半導体領域58との接続面での不純物濃度と、n型半導体領域57とPD1のn型半導体領域56との接続面での不純物濃度とを比較する。このとき、p型半導体領域59とn型半導体領域58との接続面の不純物濃度が、n型半導体領域57とPD1のn型半導体領域56との接続面の不純物濃度以上となる。このように、PD2の第1導電型の半導体領域n型半導体領域58及びn型半導体領域57の不純物濃度が調整されている。PD1についても、上述のPD2と同様に、PD1の第1導電型の半導体領域n型半導体領域58及びn型半導体領域57の不純物濃度が調整されている。つまり、p型半導体領域54と接する面のp型半導体領域55の不純物濃度が、n型半導体領域57と接する面のn型半導体領域56の不純物濃度以上となるように、PD1の不純物濃度が調整されている。また、図5Aに示す固体撮像素子50は、PD1及びPD2の電荷を読み出す縦型トランジスタTrを備える。縦型Trは、絶縁層63を介して形成された転送ゲート電極53と、転送された信号電荷を蓄積するフローティングディフュージョンFD60とから構成される。転送ゲート電極53は、半導体基体51上に形成されている平面ゲート電極53Aと、平面ゲート電極53A下で半導体基体51の表面から深さ方向に柱状に形成されている縦型ゲート電極53Bとからなる。FD60は、高濃度の第2導電型n型半導体領域からなり、転送ゲート電極53を介してPD1及びPD2と対向する位置の半導体基体51の表面に形成されている。また、各単位画素を区画するための画素分離領域として、第1画素分離部61、第2画素分離部62が第1導電型p型半導体領域により形成されている。第1、第2画素分離部61,62は隣接する画素間に形成されている。半導体基体51の表面51A側に第1画素分離部61が形成され、半導体基体51の裏面51B側に、第2画素分離部62が形成されている。そして、半導体基体51の中央で第1画素分離部61と第2画素分離部62とが接続されて一体化されている。また、に第1画素分離部61内にFD60が形成されている。次に、上述の構成の固体撮像素子のPD1及びPD2のX-X’断面における深さ方向のポテンシャルプロファイルについて説明する。図5Bに示すように、PD1及びPD2において、深い領域まで十分なポテンシャル領域が形成される。また、固体撮像素子50では、PD2の不純物濃度がPD1と同程度に形成されている。このため、PD2のn型半導体領域58のポテンシャルが、PD1のn型半導体領域55と同じ程度まで高く形成されている。また、PD2は、n型半導体領域58のポテンシャルが高く、n型半導体領域58からn型半導体領域57側にかけてポテンシャルがなだらかに低下している。このように、上述のPD2の不純物濃度に従って、ポテンシャルプロファイルが形成される。つまり、半導体基体51の裏面51B側のp型半導体領域59とn型半導体領域58との接続面が、PD1とPD2との接属面以上の濃度の不純物を有している。このため、p型半導体領域59側のn型半導体領域58のポテンシャルが高くなる。上述の固体撮像素子50の構成では、読み出し時に転送ゲート電極53に正電圧が印加されることにより、転送ゲート電極53直下のポテンシャル電位が変化する。そして、PD1及びPD2に蓄積された信号電荷が、転送ゲート電極53の縦型ゲート電極53Bの周囲の領域を通過して、FD60に転送される。このとき、裏面側のPD2の不純物濃度が高く、従来のポテンシャル勾配による電荷転送ができない構成においても、ゲート電極がPD2のn型半導体領域58、及び、n型半導体領域57に蓄積された電荷が、縦型TrによってFD60に転送される。このように、固体撮像素子50の構成によれば、PD1と同程度の不純物濃度で形成したPD2の電荷を読み出すことが可能となる。従って、裏面51Bに形成するPD2の不純物濃度を高くすることができるため、p型半導体領域59とn型半導体領域58とに急峻なPN接合が得られる。そして、PD2のPN接合容量を大きくすることができ、固体撮像素子50の飽和信号量を増加させることができる。3.第1実施形態の固体撮像素子の製造方法次に、第1実施形態の固体撮像素子の製造方法の一例を説明する。なお、以下の製造方法の説明では、上述の図5に示す第1実施形態の固体撮像素子50の構成と同様の構成には同じ符号を付して各構成の詳細な説明は省略する。また、半導体基体、配線層、他の各種トランジスタ、及び、固体撮像素子上に形成される各種素子の作製方法については説明を省略する。これらは従来公知の方法により作製することができる。まず、図6Aに示すように、半導体基体51を準備する。半導体基体51は、例えばSi基板を用いる。そして、半導体基体51の表面51Aと裏面51Bとに、熱酸化膜等からなる表面保護用の絶縁層63,64を形成する。次に、図6Bに示すように、半導体基体51の表面51A上にレジスト層71を形成する。レジスト層71は、フォトリソグラフィ技術を用いて、固体撮像素子の画素間を区分する画素分離領域の形成位置を開口するパターンに形成する。そして、レジスト層71の開口部から半導体基体51に第1導電型p型の不純物をイオン注入する。このイオン注入により、半導体基体51の表面51A側に第1画素分離部61を形成する。第1画素分離部61を形成する深さは、最終的に固体撮像素子50を形成した際の半導体基体51の厚さの半分程度とする。次に、図6Cに示すように、半導体基体51の表面51A上にレジスト層72を形成する。レジスト層72は、フォトリソグラフィ技術を用いて、固体撮像素子の転送ゲート電極53の縦型ゲート電極53Bの形成位置を開口するパターンに形成する。次に、図6Dに示すように、異方性エッチングにより、レジスト層72の開口部から半導体基体51及び絶縁層63をエッチングする。そして、半導体基体51に、トレンチ73を形成する。さらに、図7Eに示すように、トレンチ73内に露出する半導体基体51に、熱酸化膜等からなる絶縁層63を形成する。次に、レジスト層72を除去した後、図7Fに示すように、半導体基体51上にポリシリコン等からなるゲート電極材料層74を形成する。このゲート電極材料層74は、半導体基体51のトレンチ73を埋め込んで形成した後、CMP法等を用いて表面を平坦化する。次に、図7Gに示すように、ゲート電極材料層74上にレジスト層75を形成する。レジスト層75は、フォトリソグラフィ技術を用いて、固体撮像素子のゲート電極53の形成位置、特に平面ゲート電極53Aの形成領域上に残存するパターンに形成する。そして、図7Hに示すように、レジスト層75をマスクとしてゲート電極材料層74をエッチングする。これにより、ゲート電極53を形成する。ゲート電極53は、半導体基体51のトレンチ73内に形成された部位が縦型ゲート電極53Bとなり、半導体基体51の表面上に形成された部位が平面ゲート電極53Aとなる。次に、図8Iに示すように、半導体基体51上にレジスト層76を形成する。レジスト層76は、フォトリソグラフィ技術を用いて、固体撮像素子のPD1の形成位置を開口するパターンに形成する。そして、レジスト層76の開口部から半導体基体51の深い位置に第2導電型n型の不純物をイオン注入する。イオン注入は、最終的に固体撮像素子50を形成した際の半導体基体51の厚さの半分程度の深さまで行う。この工程により、半導体基体51の深部にPD1を構成する第2導電型n型半導体領域56を形成する。続けて、図8Jに示すように、レジスト層76の開口部から、前の工程で形成したn型半導体領域56上の浅い領域に、第2導電型n型の不純物をイオン注入する。このイオン注入により、高濃度の第2導電型n型半導体領域56を形成する。そして、図8Kに示すように、レジスト層76の開口部から第1導電型p型の不純物をイオン注入する。このイオン注入により、半導体基体51の表面に高濃度の第1導電型p型半導体領域54を形成する。以上の工程により、半導体基体51の表面51A側から、p型半導体領域54、n型半導体領域55、及び、n型半導体領域56が積層された構成のPD1を形成する。次に、図9Lに示すように、半導体基体51の表面51A上にレジスト層77を形成する。レジスト層77は、フォトリソグラフィ技術を用いて、固体撮像素子のFDの形成位置、具体的には、ゲート電極53を介してPD1と対向する位置の第1画素分離部61内を開口するパターンに形成する。そして、レジスト層77の開口部から半導体基体51に第2導電型n型の不純物をイオン注入する。このイオン注入により、半導体基体51の表面51A側の第1画素分離部61内にFD60を形成する。次に、図9Mに示すように、半導体基体51の表面51A上に配線層52を形成する。配線層52は、層間絶縁層と導体層とを積層して形成する。また、固体撮像素子のゲート電極やPD等に接続する導体層を、層間絶縁層を貫通して形成する。次に、図9Nに示すように、配線層52上に支持基板84を接続して半導体基体51を裏返す。そして、図10Oに示すように、半導体基体51の裏面51B側をCMP等を用いて除去する。半導体基体51の裏面51B側を除去することにより、所定の厚さに形成する。なお、半導体基体51の裏面51B側を除去する際に、絶縁層64が同時に除去される。このため、半導体基体51を所定の厚さに形成した後、再度、熱酸化膜等からなる表面保護用の絶縁層64を半導体基体51の裏面51Bに形成する。次に、図10Pに示すように、半導体基体51の裏面51B上にレジスト層78を形成する。レジスト層78は、フォトリソグラフィ技術を用いて、固体撮像素子の画素間を区分する画素分離領域の形成位置を開口するパターンに形成する。そして、レジスト層78の開口部から半導体基体51の裏面51B側に第1導電型p型の不純物をイオン注入する。このイオン注入により、半導体基体51の裏面51B側に第2画素分離部62を形成する。第2画素分離部62は、既に形成されている第1画素分離部61を接触する深さから裏面51Bまで形成する。この工程により、第1画素分離部61と第2画素分離部62とによる画素分離領域が半導体基体51の表面51Aから裏面51Bまで形成される。次に、図10Qに示すように、半導体基体51の裏面51B上にレジスト層79を形成する。レジスト層79は、フォトリソグラフィ技術を用いて、固体撮像素子のPD2の形成位置を開口するパターンに形成する。そして、レジスト層79の開口部から半導体基体51の深い位置に第2導電型n型の不純物をイオン注入する。イオン注入は、最終的に固体撮像素子50を形成した際の半導体基体51の厚さの半分程度の深さまで行う。そして、形成済みのPD1のn型半導体領域56を接続する位置まで不純物を拡散することにより、n型半導体領域56と接続する位置に、PD2を構成する第2導電型n型半導体領域57を形成する。次に、図11Rに示すように、レジスト層79の開口部から、前の工程で形成したn型半導体領域57上の浅い領域に、第2導電型n型の不純物をイオン注入する。このイオン注入により、高濃度の第2導電型n型半導体領域58を形成する。そして、図11Sに示すように、レジスト層79の開口部から第1導電型p型の不純物をイオン注入する。このイオン注入により、半導体基体51の裏面51Bに高濃度の第1導電型p型半導体領域59を形成する。以上の工程により、半導体基体51の裏面51B側から、p型半導体領域59、n型半導体領域58、及び、n型半導体領域57が積層された構成のPD2を形成する。次に、図11Tに示すように、PD1及びPD2等を形成した半導体基体51に、裏面51B側からレーザアニール等による熱処理を行う。例えば1000°Cの熱処理を行うことにより、半導体基体51中に形成した不純物の活性化を行う。以上の工程により、本実施形態の固体撮像素子を製造することができる。上述の本実施形態の固体撮像素子の製造方法では、半導体基体51の表面51A側からのイオン注入により、PD1を形成する。そして、半導体基体51の裏面51B側からのイオン注入により、PD2を形成する。このように、半導体基体51の表面51A側に形成するPD1を、表面51A側からのイオン注入によって形成することにより、不純物の濃度が低下せずに、半導体基体51の表面51A側に高濃度の不純物領域を形成することができる。さらに、半導体基体51の裏面51B側に形成するPD2を、裏面51B側からのイオンイオン注入によって形成することにより、不純物の濃度が低下せずに、半導体基体51の裏面51B側に高濃度の不純物領域を形成することができる。このため、p型半導体領域54,59とn型半導体領域55,58とに急峻なPN接合を形成することができる。この結果、PD1とPD2のPN接合容量を大きくすることができ、固体撮像素子50の飽和信号量を増加させることができる。また、半導体基体51の中心部のPD1とPD2との接合部には、半導体基体51の半分程度の深さまでイオン注入してn型半導体領域56,57を形成する。このため半導体基体51の中心部に表面及び裏面側に比べて高濃度のイオン注入を行わずに、PD1及びPD2の深さを確保することができる。従って、信号電荷の蓄積量を増加させることができる。また、上述の本実施形態の製造方法によれば、p型の不純物を注入して画素分離領域を形成する工程において、半導体基体51の表面51A側からのイオン注入と、裏面51B側からのイオン注入とを行う。そして、それぞれのイオン注入により、半分程度の深さまで第1画素分離部61、第2画素分離部62を形成することで、基板の深い領域までイオン注入した際に発生する不純物の拡散を抑制することができる。例えば、半導体基体の厚さとほぼ同じ深さまでイオン注入し、一工程で画素分離領域を形成した場合の固体撮像素子の概略構成を図12に示す。図12Aは、固体撮像素子の断面図である。図12Bは、図12Aに示す固体撮像素子のY-Y’断面におけるポテンシャルプロファイルである。p型不純物領域からなる画素分離部61Aは、半導体基体の表面から深くなるに従い、不純物の拡散によりイオン注入断面が広がる。拡散した画素分離領域は、不純物濃度が低くなるため、図12Bに示すように、ポテンシャル勾配が小さくなる。そして、半導体基体の光の入射面側のポテンシャルプロファイル領域が平坦になる。このため、画素分離領域で発生した電荷電子e-が隣接する画素に移動しやすくなる。これは、固体撮像素子の混色が増加する原因となる。これに対し、本実施形態の固体撮像素子の製造方法では、半導体基体の両面から、半導体基体の厚さの半分程度の深さまでイオン注入することで、半導体基体の深部での不純物の拡散を抑制している。このため、画素分離領域を、上述の図12Aに示す場合よりも狭くすることができる。図13に、図11Tに示す固体撮像素子のY-Y’断面におけるポテンシャルプロファイルを示す。図13に示すように、画素分離領域が狭くできるため、不純物濃度の低下が起きず、半半導体基体の光の入射面側のポテンシャル勾配が大きくなる。特に、フォトダイオード側に勾配が向く形状のポテンシャルプロファイルになる。このため、画素分離領域で発生した電荷電子を、フォトダイオード側へ移動させ、隣接する画素への移動を抑制することができる。従って、固体撮像素子の混色を抑制することができる。[変形例1]次に、図14に第1実施形態の変形例1の固体撮像素子の構成を示す。図14Aは固体撮像素子の構成を示す断面図であり、図14Bは図14Aに示す固体撮像素子のフォトダイオードPDのX-X’断面における深さ方向のポテンシャルプロファイルである。図14Aに示す固体撮像素子80は、半導体基体51の裏面51B側に形成されるPD2に、第1実施形態の固体撮像素子よりも高濃度の第2導電型n型半導体領域81が形成されている。なお、このn型半導体領域81以外の構成は、上述の第1実施形態と同様の構成であるため、説明を省略する。図14Aに示す固体撮像素子80のPD1は、基体表面51A側から順に、高濃度の第1導電型p型半導体領域54、高濃度の第2導電型n型半導体領域55、及び、第2導電型n型半導体領域56を備える。そして、PD2は、基体裏面51B側から順に、高濃度の第1導電型p型半導体領域59、高濃度の第2導電型n型半導体領域81、及び、第2導電型n型半導体領域57を備える。PD1のn型半導体領域56と、PD2のn型半導体領域57とが、半導体基体51の中央で接続され、PD1とPD2とが一体に形成されている。上述の構成の固体撮像素子80では、PD2の光電変換領域が高濃度のn型半導体領域81により形成されている。このため、図14Bにポテンシャルプロファイルを示すように、PD2のn型半導体領域81のポテンシャルが、PD1のn型半導体領域55よりも高く形成されている。従って、裏面51Bのp型半導体領域59とn型半導体領域81とに急峻なPN接合が得られる。n型半導体領域81の不純物濃度が大きいため、このPN接合容量も、図5に示す第1実施形態の固体撮像素子50よりも大きくなる。従って、PD2のPN接合容量を大きくすることができ、固体撮像素子80の飽和信号量を増加させることができる。また、裏面51B側に高いポテンシャルの領域が形成されていても、第1実施形態と同様に、縦型トランジスタが形成されているため、裏面51B側のPD2の信号電荷の転送を容易に行うことができる。[変形例2]次に、図15に第1実施形態の変形例2の固体撮像素子の構成を示す。図15Aは固体撮像素子の構成を示す断面図であり、図15Bは図15Aに示す固体撮像素子のフォトダイオードPDのX-X’断面における深さ方向のポテンシャルプロファイルである。図15Aに示す固体撮像素子82は、半導体基体51の表面51A側に形成されるPD1に、第1実施形態の固体撮像素子よりも高濃度の第2導電型n型半導体領域83が形成されている。なお、このn型半導体領域83以外の構成は、上述の第1実施形態と同様の構成であるため、説明を省略する。図15Aに示す固体撮像素子82のPD1は、基体表面51A側から順に、高濃度の第1導電型p型半導体領域54、高濃度の第2導電型n型半導体領域83、及び、第2導電型n型半導体領域56を備える。そして、PD2は、基体裏面51B側から順に、高濃度の第1導電型p型半導体領域59、高濃度の第2導電型n型半導体領域58、及び、第2導電型n型半導体領域57を備える。PD1のn型半導体領域56と、PD2のn型半導体領域57とが、半導体基体51の中央で接続され、PD1とPD2とが一体に形成されている。上述の構成の固体撮像素子82では、PD1の光電変換領域が高濃度のn型半導体領域83により形成されている。このため、図15Bにポテンシャルプロファイルを示すように、PD1のn型半導体領域83のポテンシャルが、PD2のn型半導体領域58よりも高く形成されている。従って、表面51Aのp型半導体領域54とn型半導体領域83とに急峻なPN接合が得られる。n型半導体領域81の不純物濃度が大きいため、このPN接合容量も、図5に示す第1実施形態の固体撮像素子50よりも大きくなる。従って、PD1のPN接合容量を大きくすることができ、固体撮像素子50の飽和信号量を増加させることができる。なお、上述の変形例1及び変形例2の固体撮像素子は、上述の第1実施形態の固体撮像素子の製造方法において、図8J又は図11Rに示す、第2導電型の不純物のイオン注入工程において、注入量を調整することにより製造することができる。4.固体撮像素子の第2実施形態次に、第2実施形態の固体撮像素子の構成について説明する。図16に、第2実施形態の固体撮像素子の1画素を構成する要部を示す。図16は固体撮像素子の構成を示す断面図である。図16に示す固体撮像素子90は、半導体基体91の光の入射面と反対面基体表面91A側の表面に、第1フォトダイオードPD1が設けられている。そして、半導体基体91の光の入射面基体裏面91B側の表面に、第2フォトダイオードPD2が形成されている。また、固体撮像素子90は、半導体基体91の基体表面91A上に、絶縁層と配線とからなる配線層92が設けられている。半導体基体91の基体裏面91B上には絶縁層102を介して図示しない光電変換膜、カラーフィルタ、及び、マイクロレンズ等の光学部品が搭載される。PD1は、基体表面91A側から順に、高濃度の第1導電型p型半導体領域94、及び、高濃度の第2導電型n型半導体領域95を備える。PD2は、基体裏面91B側から順に、高濃度の第1導電型p型半導体領域97、及び、高濃度の第2導電型n型半導体領域96を備える。そして、PD1のn型半導体領域95と、PD2のn型半導体領域96とが、半導体基体91の中央で接続され、PD1とPD2とが一体に形成されている。p型半導体領域94,97は、PD1又はPD2における暗電流の発生を抑制するための不純物領域である。n型半導体領域95,96は電荷蓄積領域である。また、PD1のn型半導体領域95と、PD2のn型半導体領域96は、半導体基体91内で接続されている。そして、n型半導体領域95とn型半導体領域96との接続面における不純物濃度が、PD2のp型半導体領域97との接続面のn型半導体領域96の不純物濃度以上となるように、固体撮像素子90の不純物濃度が調整されている。同様に、n型半導体領域95とn型半導体領域96との接続面における不純物濃度が、PD1のp型半導体領域94との接続面のn型半導体領域95の不純物濃度以上となるように、不純物濃度が調整されている。このように、半導体基体91の表面91A及び裏面91B以上の濃度となるように、中心側の不純物濃度が調整されたn型半導体領域95とn型半導体領域96とを接続することにより、ポテンシャル障壁が形成されない構成とすることができる。また、図16に示す固体撮像素子90は、PD1及びPD2の電荷を読み出す転送トランジスタTrを備える。転送Trは、絶縁層101を介して形成された転送ゲート電極93と、転送された信号電荷を蓄積するフローティングディフュージョンFD98とから構成される。FD60は、高濃度の第2導電型n型半導体領域からなり、転送ゲート電極93を介してPD1及びPD2と対向する位置の半導体基体91の表面に形成されている。また、各単位画素を区画するための第1画素分離部99、第2画素分離部100が第1導電型p型半導体領域により形成されている。第1画素分離部99、第2画素分離部100は隣接する画素間に形成されている。半導体基体91の表面91A側に第1画素分離部99が形成され、半導体基体91の裏面91B側に第2画素分離部100が形成されている。そして、半導体基体91の中央で第1画素分離部99と第2画素分離部100とが接続されて一体化されている。また、第1画素分離部99内にFD98が形成されている。第2実施形態の固体撮像素子90は、上述の第1実施形態の固体撮像素子に比べて光電変換領域となるn型半導体領域がない構成である。また、転送ゲート電極93が、半導体基体91上に形成されている平面ゲート電極のみからなり、半導体基体91の表面から深さ方向に柱状に形成されている縦型ゲート電極を備えていない。図17Aに、図16に示す固体撮像素子90のフォトダイオードPDのX-X’断面における、電荷蓄積時の深さ方向のポテンシャルプロファイルを示す。また、図17Bに、図16に示す固体撮像素子のフォトダイオードPDのX-X’断面における、電荷転送時の深さ方向のポテンシャルプロファイルを示す。固体撮像素子90は、図17Aに示すように、半導体基体91の中央のPD1及びPD2の接合部分が最も高いポテンシャルプロファイルとなっている。PD1ではp型半導体領域94とn型半導体領域95との接続面のポテンシャルが低い。そして、n型半導体領域95のポテンシャルが、p型半導体領域94から半導体基体91の中心部に近づくに従って高くなる。また、PD2ではp型半導体領域97とn型半導体領域96との接続面のポテンシャルが低い。そして、n型半導体領域96のポテンシャルが、p型半導体領域97から半導体基体91の中心部に近づくに従って高くなる。このように、半導体基体91の表面91A及び裏面91Bよりも、中心側に高濃度の不純物が注入されたPD1のn型半導体領域95と、PD2のn型半導体領域96とを接続することにより、ポテンシャル障壁が形成されない構成とすることができる。また、上記転送トランジスタでは、PDに蓄積された電荷を読み出す際には、転送ゲート電極93に正電圧を印加し、転送ゲート電極93直下のポテンシャル電位を変化させる。そして、PD1及びPD2に蓄積された信号電荷を、転送ゲート電極93下のチャネル領域を通過してFD98に転送させる。このとき、転送ゲート電極93に印加された電圧により、図17Bに示すように、転送ゲート電極93に近いPD1のp型半導体領域94のポテンシャルが引き上げられる。この結果、PD2からPD1側へのポテンシャル勾配が形成される。このため、固体撮像素子90では、縦型ゲート電極を備えていなくても、半導体基体91の裏面91B側のPD2に蓄積された電荷をFD98に転送することができる。また、上述の電荷転送を行うためには、PD1のn型半導体領域95と、PD2のn型半導体領域96との接続を良好にする必要がある。n型半導体領域95とn型半導体領域96との接続が悪く、間に低濃度な領域が存在すると、PD1とPD2との間にポテンシャル障壁が形成され、電荷転送が困難になる。このため、上述のように、PD1とPD2の接続面の不純物濃度が最も高くなるように、PD1のn型半導体領域95と、PD2のn型半導体領域96の不純物分布を制御することが好ましい。また、PD1のn型半導体領域95と、PD2のn型半導体領域96との接続を良好にするためには、半導体基体91の厚さを薄くする必要がある。例えば、半導体基体91の厚さを1.0μm~3μm程度とすることにより、本実施形態の固体撮像素子の良好な構成を実現できる。なお、上述の構成の固体撮像素子90では、半導体基体91の中心部をPD1とPD2との接続面とし、この接合部分のポテンシャルが最も高くなる構成としたが、例えば、PD1とPD2との接続面は半導体基体91の中心部でなくてもよい。また、ポテンシャルが最も高くなる位置も、半導体基体91の中心部でなくてもよい。転送ゲート電極93に正電圧を印加し、PD2に蓄積された電荷を読み出すことができる構成であれば、ポテンシャルが最も高くなる位置が、半導体基体91の中心から表面91A側や裏面91B側にずれた構成としてもよい。また、n型半導体領域96とn型半導体領域95の不純物濃度を変更することにより、ポテンシャルが最も高くなる位置がPD1とPD2との接続面から、n型半導体領域96又はn型半導体領域95側にずれた構成としてもよい。5.第2実施形態の固体撮像素子の製造方法次に、第2実施形態の固体撮像素子の製造方法の一例を説明する。なお、以下の製造方法の説明では、上述の図16に示す第2実施形態の固体撮像素子90の構成と同様の構成には同じ符号を付して各構成の詳細な説明は省略する。また、半導体基体、配線層、他の各種トランジスタ、及び、固体撮像素子上に形成される各種素子の作製方法については説明を省略する。これらは従来公知の方法により作製することができる。まず、図18Aに示すように、半導体基体91を準備する。半導体基体91は、例えばSi基板を用いる。そして、半導体基体91の表面91Aと裏面91Bとに、熱酸化膜等からなる表面保護用の絶縁層101,102を形成する。次に、図18Bに示すように、半導体基体91の表面91A上にレジスト層104を形成する。レジスト層104は、フォトリソグラフィ技術を用いて、固体撮像素子の画素間を区分する画素分離領域の形成位置を開口するパターンに形成する。そして、レジスト層104の開口部から半導体基体91にp型の不純物をイオン注入する。このイオン注入により、半導体基体91の表面91A側に第1画素分離部99を形成する。第1画素分離部99を形成する深さは、最終的に固体撮像素子90を形成した際の半導体基体91の厚さの半分程度とする。次に、図18Cに示すように、半導体基体91上にポリシリコン等からなるゲート電極材料層105を形成する。そして、図19Dに示すように、ゲート電極材料層105上にレジスト層106を形成する。レジスト層106は、フォトリソグラフィ技術を用いて、固体撮像素子のゲート電極93の形成位置に残存するパターンに形成する。そして、図19Eに示すように、レジスト層106をマスクとしてゲート電極材料層105をエッチングする。これにより、ゲート電極93を形成する。次に、図19Fに示すように、半導体基体91上にレジスト層107を形成する。レジスト層107は、フォトリソグラフィ技術を用いて、固体撮像素子のPD1の形成位置を開口するパターンに形成する。そして、レジスト層107の開口部から半導体基体91の深い位置にn型の不純物を高濃度にイオン注入する。イオン注入は、最終的に固体撮像素子90を形成した際の半導体基体91の厚さの半分程度の深さまで行う。この工程により、半導体基体91の深部にPD1を構成するn型半導体領域95を形成する。続けて、図20Gに示すように、レジスト層107の開口部から、前の工程で形成したn型半導体領域95上の浅い領域に、p型の不純物をイオン注入する。このイオン注入により、半導体基体91の表面にp型半導体領域94を形成する。以上の工程により、半導体基体91の表面91A側から、p型半導体領域94、及び、n型半導体領域95が積層された構成のPD1を形成する。次に、図20Hに示すように、半導体基体91の表面91A上にレジスト層108を形成する。レジスト層108は、フォトリソグラフィ技術を用いて、固体撮像素子のFD98の形成位置、具体的には、ゲート電極93を介してPD1と対向する位置の第1画素分離部99内を開口するパターンに形成する。そして、レジスト層108の開口部から半導体基体91にn型の不純物をイオン注入する。このイオン注入により、半導体基体91の表面91A側の第1画素分離部99内にFD98を形成する。次に、図20Iに示すように、半導体基体91の表面91A上に配線層92を形成する。配線層92は、層間絶縁層と導体層とを積層して形成する。また、固体撮像素子90のゲート電極93等に接続する導体層を、層間絶縁層を貫通して形成する。次に、図21Jに示すように、配線層92上に支持基板109を接続して半導体基体91を裏返す。そして、図21Kに示すように、半導体基体91の裏面91B側をCMP等を用いて除去する。半導体基体91の裏面91B側を除去することにより、半導体基体91を所定の厚さ例えば1μm~3μm程度にする。そして、再度、熱酸化膜等からなる表面保護用の絶縁層102を半導体基体91の裏面91Bに形成する。次に、図21Lに示すように、半導体基体91の裏面91B上にレジスト層110を形成する。レジスト層110は、フォトリソグラフィ技術を用いて、固体撮像素子の画素間を区分する画素分離領域の形成位置を開口するパターンに形成する。そして、レジスト層110の開口部から半導体基体91の裏面91B側にp型の不純物をイオン注入する。このイオン注入により、半導体基体91の裏面91B側に第2画素分離部100を形成する。第2画素分離部100は、既に形成されている第1画素分離部99に接触する深さから裏面91Bまで形成する。この工程により、第1画素分離部99と第2画素分離部100とによる画素分離領域が半導体基体91の表面91Aから裏面91Bまで形成される。次に、図22Mに示すように、半導体基体91の裏面91B上にレジスト層111を形成する。レジスト層111は、フォトリソグラフィ技術を用いて、固体撮像素子のPD2の形成位置を開口するパターンに形成する。そして、レジスト層111の開口部から半導体基体91の深い位置にn型の不純物をイオン注入する。イオン注入は、最終的に固体撮像素子90を形成した際の半導体基体91の厚さの半分程度の深さまで行う。そして、形成済みのPD1のn型半導体領域95と接続する位置まで不純物を拡散することにより、n型半導体領域95と接続する位置に、PD2を構成するn型半導体領域96を形成する。次に、図22Nに示すように、レジスト層111の開口部から、前の工程で形成したn型半導体領域96上の浅い領域に、p型の不純物をイオン注入する。このイオン注入により、半導体基体91の裏面91Bにp型半導体領域97を形成する。以上の工程により、半導体基体91の裏面91B側から、p型半導体領域97、及び、n型半導体領域96が積層された構成のPD2を形成する。次に、図22Oに示すように、PD1及びPD2等を形成した半導体基体91に、裏面91B側からレーザアニール等による熱処理を行う。例えば1000°Cの熱処理を行うことにより、半導体基体91中に形成した不純物の活性化を行う。以上の工程により、第2実施形態の固体撮像素子を製造することができる。上述の本実施形態の固体撮像素子の製造方法では、半導体基体91の表面91A側からのイオン注入により、PD1を形成する。そして、半導体基体91の裏面91B側からのイオン注入により、PD2を形成する。このため、半導体基体91の深部にイオン封入した際の不純物の拡散による濃度低下を防ぐことができる。従って、p型半導体領域94,97とn型半導体領域95,96とに急峻なPN接合を形成することができ、固体撮像素子90のPDの飽和信号量を増加することができる。また、半導体基体91を1~3μm程度とすることにより、不純物の拡散による濃度低下による半導体基体91の中央での低濃度の不純物領域の発生を防ぐことができる。このため、PD1の高濃度のn型半導体領域95と、PD2の高濃度のn型半導体領域96とを直接接続する構成とすることができる。このように、高濃度のn型半導体領域95,96を接続することにより、PD1とPD2との間にポテンシャル障壁が発生しないプロファイルとすることができる。このような構成によれば、転送ゲート電極93によるPD2の蓄積電荷の読み出しが容易となるため、半導体基体91の深さ方向に埋め込んだゲート電極を形成する必要がない。従って、固体撮像素子の製造工程の工程数の削減や簡略化が可能となる。6.固体撮像素子の第3実施形態次に、第3実施形態の固体撮像素子の構成について説明する。図23に、第3実施形態の固体撮像素子の1画素を構成する要部を示す。図23は固体撮像素子の構成を示す断面図である。図23に示す固体撮像素子120は、半導体基体121の光の入射面と反対面基体表面121A側の表面に、第1フォトダイオードPD1が設けられている。そして、半導体基体121の光の入射面基体裏面121B側の表面に、第2フォトダイオードPD2が形成されている。さらに、PD1とPD2との間に、第1導電型p型半導体領域127を備える。また、固体撮像素子120は、半導体基体121の基体表面121A上に、絶縁層と配線とからなる配線層122が設けられている。半導体基体121の基体裏面121B上には絶縁層135を介して図示しない光電変換膜、カラーフィルタ、及び、マイクロレンズ等の光学部品が搭載される。PD1は、基体表面121A側から順に、高濃度の第1導電型p型半導体領域124、高濃度の第2導電型n型半導体領域125、及び、第2導電型n型半導体領域126を備える。PD2は、基体裏面121B側から順に、高濃度の第1導電型p型半導体領域130、高濃度の第2導電型n型半導体領域129、及び、第2導電型n型半導体領域128を備える。そして、PD1のn型半導体領域126とPD2のn型半導体領域128とが、PD1とPD2との間に設けられた第1導電型p型半導体領域127と接続され、PD1とPD2とが一体に形成されている。p型半導体領域124,130は、PD1又はPD2における暗電流の発生を抑制するための不純物領域である。n型半導体領域125,129は電荷蓄積領域であり、n型半導体領域126,128は光電変換領域である。また、図23に示す固体撮像素子120は、PD1及びPD2の電荷を読み出す縦型トランジスタTrを備える。縦型Trは、絶縁層134を介して形成された転送ゲート電極123と、転送された信号電荷を蓄積するフローティングディフュージョンFD131とから構成される。転送ゲート電極123は、半導体基体121上に形成されている平面ゲート電極123Aと、平面ゲート電極123A下で半導体基体121の表面から深さ方向に柱状に形成されている縦型ゲート電極123Bとからなる。FD131は、高濃度の第2導電型n型半導体領域からなり、転送ゲート電極123を介してPD1及びPD2と対向する位置の半導体基体121の表面に形成されている。また、各単位画素を区画するための第1画素分離部132、第2画素分離部133が第1導電型p型半導体領域により形成されている。第1画素分離部132、第2画素分離部133は隣接する画素間に形成されている。半導体基体121の表面121A側に第1画素分離部132が形成され、半導体基体121の裏面121B側に第2画素分離部133が形成されている。そして、半導体基体121の中央で第1画素分離部132と第2画素分離部133とが接続されて一体化されている。また、第1画素分離部132内にFD131が形成されている。第3実施形態の固体撮像素子120の構成では、上述の第1実施形態の固体撮像素子に比べて、PD1とPD2との間にp型半導体領域127を備える構成である。このため、PD1に、n型半導体領域126とp型半導体領域127とのPN接合が形成される。また、PD2に、n型半導体領域128とp型半導体領域127とのPN接合が形成される。上述の第1実施形態の固体撮像素子と同様に、裏面121Bに形成するPD2の不純物濃度を高くする構成により、p型半導体領域130とn型半導体領域129とに急峻なPN接合が得られる。そして、PD2のPN接合容量を大きくすることができ、固体撮像素子120の飽和信号量を増加させることができる。さらに、p型半導体領域127と、n型半導体領域126及びn型半導体領域128との間に、PN接合が形成される。このため、PD1及びPD2において、第1実施形態よりもPN接合容量を大きく得ることができる。従って、固体撮像素子120の飽和信号量を増加させることができる。7.第3実施形態の固体撮像素子の製造方法次に、第3実施形態の固体撮像素子の製造方法の一例を説明する。なお、以下の製造方法の説明では、上述の図23に示す第3実施形態の固体撮像素子120の構成と同様の構成には同じ符号を付して各構成の詳細な説明は省略する。また、半導体基体、配線層、他の各種トランジスタ、及び、固体撮像素子上に形成される各種素子の作製方法については説明を省略する。これらは従来公知の方法により作製することができる。まず、図24Aに示すように、半導体基体121を準備する。半導体基体121は、例えばSi基板を用いる。そして、半導体基体121の表面121Aと裏面121Bとに、熱酸化膜等からなる表面保護用の絶縁層134,135を形成する。次に、図24Bに示すように、半導体基体121の表面121A上にレジスト層136を形成する。レジスト層136は、フォトリソグラフィ技術を用いて、固体撮像素子の画素間を区分する画素分離領域の形成位置を開口するパターンに形成する。そして、レジスト層136の開口部から半導体基体121に第1導電型p型の不純物をイオン注入する。このイオン注入により、半導体基体121の表面121A側に第1画素分離部132を形成する。第1画素分離部132を形成する深さは、最終的に固体撮像素子120を形成した際の半導体基体121の厚さの半分程度とする。次に、図24Cに示すように、半導体基体121の表面121A上にレジスト層137を形成する。レジスト層137は、フォトリソグラフィ技術を用いて、固体撮像素子の転送ゲート電極123の縦型ゲート電極123Bの形成位置を開口するパターンに形成する。次に、図25Dに示すように、異方性エッチングにより、レジスト層137の開口部から半導体基体121及び絶縁層134をエッチングする。そして、半導体基体121に、トレンチ138を形成する。さらに、図25Eに示すように、トレンチ138内に露出する半導体基体121に、熱酸化膜等からなる絶縁層134を形成する。次に、レジスト層137を除去した後、図25Fに示すように、半導体基体121上にポリシリコン等からなるゲート電極材料層139を形成する。このゲート電極材料層139は、半導体基体121のトレンチ138を埋め込んで形成した後、CMP法等を用いて表面を平坦化する。次に、図26Gに示すように、ゲート電極材料層139上にレジスト層140を形成する。レジスト層140は、フォトリソグラフィ技術を用いて、固体撮像素子のゲート電極123の形成位置、特に平面ゲート電極123Aの形成領域上に残存するパターンに形成する。そして、図26Hに示すように、レジスト層140をマスクとしてゲート電極材料層139をエッチングする。これにより、ゲート電極123を形成する。ゲート電極123は、半導体基体121のトレンチ138内に形成された部位が縦型ゲート電極123Bとなり、半導体基体121の表面上に形成された部位が平面ゲート電極123Aとなる。次に、図26Iに示すように、半導体基体121上にレジスト層141を形成する。レジスト層141は、フォトリソグラフィ技術を用いて、固体撮像素子のPD1の形成位置を開口するパターンに形成する。そして、レジスト層141の開口部から半導体基体121の深い位置にp型の不純物をイオン注入する。イオン注入は、最終的に固体撮像素子120を形成した際の半導体基体121の厚さの半分を中心とする位置に行う。この工程により、半導体基体121の深部にp型半導体領域127を形成する。そして、図27Jに示すように、レジスト層141の開口部から、前の工程で形成したp型半導体領域127上にn型の不純物をイオン注入する。この工程により、半導体基体121の深部にPD1を構成するn型半導体領域126を形成する。続けて、図27Kに示すように、レジスト層141の開口部から、前の工程で形成したn型半導体領域126上の浅い領域に、n型の不純物をイオン注入する。このイオン注入により、n型半導体領域125を形成する。そして、図27Lに示すように、レジスト層141の開口部から第p型の不純物をイオン注入する。このイオン注入により、半導体基体121の表面にp型半導体領域124を形成する。以上の工程により、半導体基体121の表面121A側から、p型半導体領域124、n型半導体領域125及びn型半導体領域126が積層された構成のPD1と、p型半導体領域127とを形成する。次に、図28Mに示すように、半導体基体121の表面121A上にレジスト層145を形成する。レジスト層145は、フォトリソグラフィ技術を用いて、固体撮像素子のFD131の形成位置、具体的には、ゲート電極123を介してPD1と対向する位置の第1画素分離部132内を開口するパターンに形成する。そして、レジスト層145の開口部から半導体基体121に第2導電型n型の不純物をイオン注入する。このイオン注入により、半導体基体121の表面121A側の第1画素分離部132内にFD131を形成する。次に、図28Nに示すように、半導体基体121の表面121A上に配線層122を形成する。配線層122は、層間絶縁層と導体層とを積層して形成する。また、固体撮像素子のゲート電極やPD等に接続する導体層を、層間絶縁層を貫通して形成する。次に、図28Oに示すように、配線層122上に支持基板142を接続して半導体基体121を裏返す。そして、図29Pに示すように、半導体基体121の裏面121B側をCMP等を用いて除去する。半導体基体121の裏面121B側を除去することにより、所定の厚さに形成する。そして、再度、熱酸化膜等からなる表面保護用の絶縁層135を半導体基体121の裏面121Bに形成する。次に、図29Qに示すように、半導体基体121の裏面121B上にレジスト層143を形成する。レジスト層143は、フォトリソグラフィ技術を用いて、固体撮像素子の画素間を区分する画素分離領域の形成位置を開口するパターンに形成する。そして、レジスト層143の開口部から半導体基体121の裏面121B側にp型の不純物をイオン注入する。このイオン注入により、半導体基体121の裏面121B側に第2画素分離部133を形成する。第2画素分離部133は、既に形成されている第1画素分離部132と接触する深さから裏面51Bまで形成する。この工程により、第1画素分離部132と第2画素分離部133とによる画素分離領域が半導体基体121の表面121Aから裏面121Bまで形成される。次に、図29Rに示すように、半導体基体121の裏面121B上にレジスト層144を形成する。レジスト層144は、フォトリソグラフィ技術を用いて、固体撮像素子のPD2の形成位置を開口するパターンに形成する。そして、レジスト層144の開口部から半導体基体121の深い位置にn型の不純物をイオン注入する。イオン注入は、最終的に固体撮像素子120を形成した際の半導体基体121の厚さの半分程度の深さまで行う。そして、形成済みのp型半導体領域127と接続する位置まで不純物を拡散することにより、p型半導体領域127と接続する位置に、PD2を構成するn型半導体領域128を形成する。次に、図30Sに示すように、レジスト層144の開口部から、前の工程で形成したn型半導体領域128上の浅い領域に、n型の不純物をイオン注入する。このイオン注入により、n型半導体領域129を形成する。そして、図30Tに示すように、レジスト層144の開口部からp型の不純物をイオン注入する。このイオン注入により、半導体基体121の裏面121Bに高濃度のp型半導体領域130を形成する。以上の工程により、半導体基体121の裏面121B側から、p型半導体領域130、n型半導体領域129、及び、n型半導体領域128が積層された構成のPD2を形成する。次に、図30Uに示すように、PD1及びPD2等を形成した半導体基体121に、裏面121B側からレーザアニール等による熱処理を行う。例えば1000°Cの熱処理を行うことにより、半導体基体121中に形成した不純物の活性化を行う。以上の工程により、第3実施形態の固体撮像素子を製造することができる。上述の本実施形態の固体撮像素子の製造方法では、半導体基体121の表面121A側と裏面121B側とから、それぞれイオン注入により、PD1とPD2を形成する。また、PD1とPD2との間に、イオン注入によりp型半導体領域127を形成し、n型半導体領域126及びn型半導体領域128と接続させている。p型半導体領域127を形成するPD1とPD2の間程度の深さであれば、イオン注入する拡散を制御することができる。このため、不純物の拡散によるp型半導体領域127の濃度低下は、問題とならない。このため、PD1とPD2と接触する部分において、p型半導体領域127とn型半導体領域126,128とのPN接合による容量の増加が可能となる。従って、第1実施形態の固体撮像素子に比べて、飽和信号量の増加した固体撮像素子50を製造することができる。8.固体撮像素子の第4実施形態次に、第4実施形態の固体撮像素子の構成について説明する。図31に、第4実施形態の固体撮像素子の1画素を構成する要部を示す。図31は固体撮像素子の構成を示す断面図である。図31に示す固体撮像素子150は、半導体基体151の光の入射面と反対面基体表面151A側の表面に、第1フォトダイオードPD1が設けられている。そして、半導体基体151の光の入射面基体裏面151B側の表面に、第2フォトダイオードPD2が形成されている。また、固体撮像素子150は、半導体基体151の基体表面151A上に、絶縁層と配線とからなる配線層152が設けられている。半導体基体151の基体裏面151B上には絶縁層165を介して図示しない光電変換膜、カラーフィルタ、及び、マイクロレンズ等の光学部品が搭載される。PD1は、基体表面151A側から順に、高濃度の第1導電型p型半導体領域154、高濃度の第2導電型n型半導体領域155、及び、第2導電型n型半導体領域156を備える。PD2は、基体裏面51B側から順に、高濃度の第1導電型p型半導体領域159、高濃度の第2導電型n型半導体領域158、及び、第2導電型n型半導体領域157を備える。そして、PD1のn型半導体領域156と、PD2のn型半導体領域157とが、半導体基体151の中央で接続され、PD1とPD2とが一体に形成されている。p型半導体領域154,159は、PD1又はPD2における暗電流の発生を抑制するための不純物領域である。n型半導体領域155,158は電荷蓄積領域であり、n型半導体領域156,157は光電変換領域である。また、図31に示す固体撮像素子150は、PD1及びPD2の電荷を読み出す縦型トランジスタTrを備える。縦型Trは、絶縁層164を介して形成された転送ゲート電極153と、転送された信号電荷を蓄積するフローティングディフュージョンFD161とから構成される。転送ゲート電極153は、半導体基体121上に形成されている平面ゲート電極153Aと、平面ゲート電極153A下で半導体基体121の表面から深さ方向に柱状に形成されている縦型ゲート電極153Bとからなる。FD161は、高濃度の第2導電型n型半導体領域からなり、転送ゲート電極153を介してPD1及びPD2と対向する位置の半導体基体151の表面に形成されている。また、各単位画素を区画するための第1画素分離部162、第2画素分離部163が第1導電型p型半導体領域により形成されている。第1画素分離部162、第2画素分離部163は隣接する画素間に形成されている。半導体基体151の表面151A側に第1画素分離部162が形成され、半導体基体151の裏面151B側に第2画素分離部163が形成されている。そして、半導体基体151の中央で第1画素分離部162と第2画素分離部163とが接続されて一体化されている。また、第1画素分離部162内にFD161が形成されている。平面ゲート電極153A下で縦型ゲート電極153Bの周囲に第2導電型n型半導体領域160を備える。n型半導体領域160は、縦型ゲート電極153Bを囲んで半導体基体151の表面からPD2のn型半導体領域158と近接する深さまで形成されている。n型半導体領域160は、PD1及びPD2からFD161への過剰電荷のオーバーフローパスや、電荷転送時のチャネルとなる領域である。上述の固体撮像素子150の構成では、読み出し時に転送ゲート電極153に正電圧が印加されることにより、平面ゲート電極153A下及び縦型ゲート電極153Bの周囲のポテンシャル電位が変化する。そして、このポテンシャルが変化する領域に、n型半導体領域160を備えることにより、PD1及びPD2に蓄積された信号電荷がn型半導体領域160を通り、FD161に転送される。また、固体撮像素子150の構成では、n型半導体領域156,157は、ポテンシャル勾配をなだらかにするために形成されている。これによりPD2の蓄積電荷をFDに転送しやすくなる。さらに、n型半導体領域160を備え、n型半導体領域160とPD2のn型半導体領域158が近接する構成により、PD1及びPD2からFD161への電荷転送が容易になる。このため、例えば、n型半導体領域156,157がなくても、又は、n型半導体領域156,157の不純物濃度が低くても、PD2の蓄積電荷がn型半導体領域160を通りFD161に転送され、PD2の蓄積電荷の読み出し可能となる。また、上述の第3実施形態のように、PD1とPD2の間にp型半導体領域を形成する構成とすることもできる。例えば、n型半導体領域156とn型半導体領域157との間にp型半導体領域を備える構成では、飽和信号量を増加させることができる。さらに、縦型ゲート電極153Bの周囲にn型半導体領域160を備えることにより、読み出し時に転送ゲート電極153に電圧が印加されたとき、n型半導体領域160のポテンシャルが変化する。そして、このn型半導体領域160のポテンシャルの変化により、PD2からFD161への電荷の転送が容易になる。9.第4実施形態の固体撮像素子の製造方法次に、第4実施形態の固体撮像素子の製造方法の一例を説明する。なお、以下の製造方法の説明では、上述の図31に示す第4実施形態の固体撮像素子150の構成と同様の構成には同じ符号を付して各構成の詳細な説明は省略する。また、半導体基体、配線層、他の各種トランジスタ、及び、固体撮像素子上に形成される各種素子の作製方法については説明を省略する。これらは従来公知の方法により作製することができる。まず、図32Aに示すように、半導体基体151を準備する。半導体基体151は、例えばSi基板を用いる。そして、半導体基体151の表面151Aと裏面151Bとに、熱酸化膜等からなる表面保護用の絶縁層164,165を形成する。次に、図32Bに示すように、半導体基体151の表面151A上にレジスト層166を形成する。レジスト層166は、フォトリソグラフィ技術を用いて、固体撮像素子の画素間を区分する画素分離領域の形成位置を開口するパターンに形成する。そして、レジスト層166の開口部から半導体基体151にp型の不純物をイオン注入する。このイオン注入により、半導体基体151の表面151A側に第1画素分離部162を形成する。第1画素分離部162を形成する深さは、最終的に固体撮像素子150を形成した際の半導体基体151の厚さの半分程度とする。次に、図32Cに示すように、半導体基体151の表面151A上にレジスト層167を形成する。レジスト層167は、フォトリソグラフィ技術を用いて、固体撮像素子の転送ゲート電極153の縦型ゲート電極153Bの形成位置を開口するパターンに形成する。次に、図33Dに示すように、異方性エッチングにより、レジスト層167の開口部から半導体基体151及び絶縁層164をエッチングする。そして、半導体基体151に、トレンチ168を形成する。さらに、図33Eに示すように、トレンチ168内に露出する半導体基体151に、熱酸化膜等からなる絶縁層164を形成する。次に、図33Fに示すように、トレンチ168の側壁に、図中に矢印で示すように斜め方向からn型の不純物をイオン注入する。このイオン注入により、トレンチ168の側壁の半導体基体151にn型半導体領域160を形成する。n型半導体領域160は、トレンチ168と、形成するPD1との間、及び、第1画素分離部162との間の領域に形成する。次に、レジスト層167を除去した後、図34Gに示すように、半導体基体151上にポリシリコン等からなるゲート電極材料層169を形成する。このゲート電極材料層169は、半導体基体151のトレンチ168を埋め込んで形成した後、CMP法等を用いて表面を平坦化する。次に、図34Hに示すように、ゲート電極材料層169上にレジスト層170を形成する。レジスト層170は、フォトリソグラフィ技術を用いて、固体撮像素子のゲート電極153の形成位置、特に平面ゲート電極153Aの形成領域上に残存するパターンに形成する。そして、図34Iに示すように、レジスト層170をマスクとしてゲート電極材料層169をエッチングする。これにより、ゲート電極153を形成する。ゲート電極153は、半導体基体151のトレンチ168内に形成された部位が縦型ゲート電極153Bとなり、半導体基体151の表面上に形成された部位が平面ゲート電極153Aとなる。次に、図35Jに示すように、半導体基体151上にレジスト層171を形成する。レジスト層171は、フォトリソグラフィ技術を用いて、固体撮像素子のPD1の形成位置を開口するパターンに形成する。そして、レジスト層171の開口部から半導体基体151の深い位置にn型の不純物をイオン注入する。イオン注入は、最終的に固体撮像素子150を形成した際の半導体基体151の厚さの半分を中心とする位置に行う。この工程により、半導体基体151の深部にn型半導体領域156を形成する。そして、図35Kに示すように、レジスト層171の開口部から、前の工程で形成したn型半導体領域156上の浅い領域に、n型の不純物をイオン注入する。このイオン注入により、n型半導体領域155を形成する。続けて、図35Lに示すように、レジスト層171の開口部から第p型の不純物をイオン注入する。このイオン注入により、半導体基体151の表面にp型半導体領域154を形成する。以上の工程により、半導体基体151の表面151A側から、p型半導体領域154、n型半導体領域155及びn型半導体領域156が積層された構成のPD1とを形成する。次に、図36Mに示すように、半導体基体151の表面151A上にレジスト層172を形成する。レジスト層172は、フォトリソグラフィ技術を用いて、固体撮像素子のFD161の形成位置、具体的には、ゲート電極153を介してPD1と対向する位置の第1画素分離部162内を開口するパターンに形成する。そして、レジスト層172の開口部から半導体基体151にn型の不純物をイオン注入する。このイオン注入により、半導体基体151の表面151A側の第1画素分離部162内にFD161を形成する。次に、図36Nに示すように、半導体基体151の表面151A上に配線層152を形成する。配線層152は、層間絶縁層と導体層とを積層して形成する。また、固体撮像素子のゲート電極やPD等に接続する導体層を、層間絶縁層を貫通して形成する。次に、図36Oに示すように、配線層152上に支持基板173を接続して半導体基体151を裏返す。そして、図37Pに示すように、半導体基体151の裏面151B側をCMP等を用いて除去する。半導体基体151の裏面151B側を除去することにより、所定の厚さに形成する。そして、再度、熱酸化膜等からなる表面保護用の絶縁層165を半導体基体151の裏面151Bに形成する。次に、図37Qに示すように、半導体基体151の裏面151B上にレジスト層174を形成する。レジスト層174は、フォトリソグラフィ技術を用いて、固体撮像素子の画素間を区分する画素分離領域の形成位置を開口するパターンに形成する。そして、レジスト層174の開口部から半導体基体151の裏面151B側にp型の不純物をイオン注入する。このイオン注入により、半導体基体151の裏面151B側に第2画素分離部163を形成する。第2画素分離部163は、既に形成されている第1画素分離部162と接触する深さから裏面151Bまで形成する。この工程により、第1画素分離部162と第2画素分離部163とによる画素分離領域が半導体基体151の表面151Aから裏面151Bまで形成される。次に、図37Rに示すように、半導体基体151の裏面151B上にレジスト層175を形成する。レジスト層175は、フォトリソグラフィ技術を用いて、固体撮像素子のPD2の形成位置を開口するパターンに形成する。そして、レジスト層175の開口部から半導体基体151の深い位置にn型の不純物をイオン注入する。イオン注入は、最終的に固体撮像素子150を形成した際の半導体基体151の厚さの半分程度の深さまで行う。そして、形成済みのn型半導体領域156と接続する位置まで不純物を拡散することにより、n型半導体領域156と接続する位置に、PD2を構成するn型半導体領域157を形成する。続けて、図38Sに示すように、レジスト層175の開口部から、前の工程で形成したn型半導体領域157上の浅い領域に、n型の不純物をイオン注入する。このイオン注入により、n型半導体領域158を形成する。そして、図38Tに示すように、レジスト層175の開口部からp型の不純物をイオン注入する。このイオン注入により、半導体基体151の裏面151Bにp型半導体領域159を形成する。以上の工程により、半導体基体151の裏面151B側から、p型半導体領域159、n型半導体領域158、及び、n型半導体領域157が積層された構成のPD2を形成する。次に、図38Uに示すように、PD1及びPD2等を形成した半導体基体151に、裏面151B側からレーザアニール等による熱処理を行う。例えば1000°Cの熱処理を行うことにより、半導体基体151中に形成した不純物の活性化を行う。以上の工程により、第4実施形態の固体撮像素子を製造することができる。上述の本実施形態の固体撮像素子の製造方法では、半導体基体151の表面151A側と裏面151B側とから、それぞれイオン注入により、PD1とPD2を形成する。また、縦型ゲート電極153Bの周囲に、PD1及びPD2と接続するイオン注入によりn型半導体領域160を形成する。この固体撮像素子の製造方法によれば、第1実施形態の固体撮像素子に比べて、PD2の蓄積電荷のFD161への転送が容易な固体撮像素子150を製造することができる。10.固体撮像素子の第5実施形態次に、図39に、第5実施形態の固体撮像素子の1画素を構成する要部を示す。図39に示す固体撮像素子180は、半導体基体181の基体表面181A上に、絶縁層と配線とからなる配線層182が設けられている。半導体基体181の基体裏面181B上には絶縁層196を介して図示しない光電変換膜、カラーフィルタ、及び、マイクロレンズ等の光学部品が搭載される。また、固体撮像素子180は、半導体基体181の光の入射面と反対面基体表面181A側の表面に、第1フォトダイオードPD1が設けられている。そして、半導体基体181の光の入射面基体裏面181B側の表面に、第2フォトダイオードPD2が形成されている。PD1は、基体表面181A側から順に、高濃度の第1導電型p型半導体領域185、高濃度の第2導電型n型半導体領域186、及び、第2導電型n型半導体領域187を備える。PD2は、基体裏面181B側から順に、高濃度の第1導電型p型半導体領域190、高濃度の第2導電型n型半導体領域189、及び、第2導電型n型半導体領域188を備える。PD1のn型半導体領域187と、PD2のn型半導体領域188とは、半導体基体181の中央で接続されている。このため、PD1とPD2とが一体に形成されている。p型半導体領域185,190は、PD1又はPD2における暗電流の発生を抑制するための不純物領域である。n型半導体領域186,189は電荷蓄積領域であり、n型半導体領域187,188は光電変換領域である。また、図39に示す固体撮像素子180は、PD1の電荷を読み出す第1転送トランジスタTrと、PD2の電荷を読み出す第2転送トランジスタTrとを備える。第1転送Trは、絶縁層195を介して形成された第1転送ゲート電極183と、転送された信号電荷を蓄積する第1フローティングディフュージョンFD191とから構成される、平面Trである。第1FD191は、高濃度の第2導電型n型半導体領域からなり、第1転送ゲート電極183を介してPD1と対向する位置の半導体基体181の表面に形成されている。第2転送Trは、絶縁層195を介して形成された第2転送ゲート電極184と、転送された信号電荷を蓄積する第2フローティングディフュージョンFD192とから構成される、縦型Trである。第2転送ゲート電極184は、半導体基体181上に形成されている平面ゲート電極184Aと、平面ゲート電極184A下で半導体基体181の表面から深さ方向に柱状に形成されている縦型ゲート電極184Bとからなる。第2FD192は、高濃度の第2導電型n型半導体領域からなり、第2転送ゲート電極184を介してPD2と対向する位置の半導体基体181の表面に形成されている。また、第1FD191と第2FD192とは、PD1及びPD2を介してそれぞれ対向する位置に形成されている。PD2は、第2画素分離部194と縦型ゲート電極184Bとの間のほぼ全面に形成されている。PD1は、PD2の中央で、第1転送ゲート電極183と、第2転送ゲート電極184の平面ゲート電極184Aとの間の領域に形成されている。また、n型半導体領域186及びn型半導体領域187は、第1転送ゲート電極183側がp型半導体領域185の端部に沿って形成されている。また、第2転送ゲート電極184側は、第2転送ゲート電極184に読み出し用の電圧を印加した際、PD1からFD2へ電荷が転送されない程度の間隔を開けて形成されている。また、各単位画素を区画するための第1画素分離部193、第2画素分離部194が第1導電型p型半導体領域により形成されている。第1画素分離部193、第2画素分離部194は隣接する画素間に形成されている。半導体基体181の表面181A側に第1画素分離部193が形成され、半導体基体181の裏面181B側に第2画素分離部194が形成されている。そして、半導体基体181の中央で第1画素分離部193と第2画素分離部194とが接続されて一体化されている。また、第1転送ゲート電極183側の第1画素分離部193に接して第1FD191が形成されている。第2転送ゲート電極184側の第1画素分離部193に接して第2FD192が形成されている。上述の構成の固体撮像素子180では、第1転送ゲート電極183に電圧を印加することにより、PD1に蓄積された信号電荷を第1FD191に転送する。また、第2転送ゲート電極184に電圧を印加することにより、PD2に蓄積された信号電荷を第2FD192に転送する。このように、固体撮像素子180は、PD1とPD2とをそれぞれ別のトランジスタにより読み出す構成である。固体撮像素子180では、PD2の不純物濃度がPD1と同程度に形成されている。このため、PD2のn型半導体領域189のポテンシャルが、PD1のn型半導体領域186と同じ程度まで高く形成されている。この結果、PD1及びPD2において、深い領域まで十分なポテンシャル領域が形成される。上述の固体撮像素子180の構成では、読み出し時に第1転送ゲート電極183に正電圧が印加されることにより、転送ゲート電極183直下のポテンシャル電位が変化する。そして、PD1に蓄積された信号電荷が、第1転送ゲート電極183下を通過して、第1FD191に転送される。また、第2転送ゲート電極184に正電圧が印加されることにより、転送ゲート電極184直下のポテンシャル電位が変化する。そして、そして、PD2に蓄積された信号電荷が、第2転送ゲート電極184の縦型ゲート電極184Bの周囲の領域を通過して、第2FD192に転送される。裏面側のPD2の不純物濃度が高く、従来のポテンシャル勾配による電荷転送はできない構成においても、縦型Trにより、PD2のn型半導体領域189、及び、n型半導体領域188に蓄積された電荷が、第2FD192に転送される。このように、固体撮像素子180の構成によれば、PD1と同程度の不純物濃度で形成したPD2の電荷を読み出すことが可能となる。また、PD1の電荷を読み出すために、半導体基体181に平面Trが形成され、PD2の電荷を読み出すために、半導体基体181に縦型Trが形成されている。このため、PD1とPD2とを別々に読み出すことができる。例えば、PD1で長波長側の光を検出し、PD2で短波長側の光を検出する構成とすることができる。また、半導体基体181の裏面181B上の光電変換膜を備えることにより、光電変換膜で、PD1とPD2の中間の波長の光を検出することもできる。このため、固体撮像素子からカラーフィルタを構成から除くことができ、光の利用効率の向上が可能となる。11.第5実施形態の固体撮像素子の製造方法次に、第5実施形態の固体撮像素子の製造方法の一例を説明する。なお、以下の製造方法の説明では、上述の図39に示す第5実施形態の固体撮像素子180の構成と同様の構成には同じ符号を付して各構成の詳細な説明は省略する。また、半導体基体、配線層、他の各種トランジスタ、及び、固体撮像素子上に形成される各種素子の作製方法については説明を省略する。これらは従来公知の方法により作製することができる。まず、図40Aに示すように、半導体基体181を準備する。半導体基体181は、例えばSi基板を用いる。そして、半導体基体181の表面181Aと裏面181Bとに、熱酸化膜等からなる表面保護用の絶縁層195,196を形成する。次に、図40Bに示すように、半導体基体181の表面181A上にレジスト層197を形成する。レジスト層197は、フォトリソグラフィ技術を用いて、固体撮像素子の画素間を区分する画素分離領域の形成位置を開口するパターンに形成する。そして、レジスト層197の開口部から半導体基体181にp型の不純物をイオン注入する。このイオン注入により、半導体基体181の表面181A側に第1画素分離部193を形成する。第1画素分離部193を形成する深さは、最終的に固体撮像素子180を形成した際の半導体基体181の厚さの半分程度とする。次に、図40Cに示すように、半導体基体181の表面181A上にレジスト層198を形成する。レジスト層198は、フォトリソグラフィ技術を用いて、固体撮像素子の第2転送ゲート電極184の縦型ゲート電極184Bの形成位置を開口するパターンに形成する。次に、図41Dに示すように、異方性エッチングにより、レジスト層198の開口部から半導体基体181及び絶縁層195をエッチングする。そして、半導体基体181に、トレンチ199を形成する。さらに、図41Eに示すように、トレンチ199内に露出する半導体基体181に、熱酸化膜等からなる絶縁層195を形成する。次に、レジスト層195を除去した後、図41Fに示すように、半導体基体181上にポリシリコン等からなるゲート電極材料層200を形成する。このゲート電極材料層200は、半導体基体181のトレンチ199を埋め込んで形成した後、CMP法等を用いて表面を平坦化する。次に、図42Gに示すように、ゲート電極材料層200上にレジスト層201を形成する。レジスト層201は、フォトリソグラフィ技術を用いて、第1転送ゲート電極183及び第2転送ゲート電極184の形成位置上に残存するパターンに形成する。そして、図42Hに示すように、レジスト層201をマスクとしてゲート電極材料層200をエッチングする。これにより、第1転送ゲート電極183及び第2転送ゲート電極184を形成する。第2転送ゲート電極184は、半導体基体181のトレンチ199内に形成された部位が縦型ゲート電極184Bとなり、半導体基体181の表面上に形成された部位が平面ゲート電極184Aとなる。次に、図42Iに示すように、半導体基体181上にレジスト層202を形成する。レジスト層202は、フォトリソグラフィ技術を用いて、固体撮像素子のPD1のn型半導体領域186及びn型半導体領域187の形成位置を開口するパターンに形成する。そして、レジスト層202の開口部から半導体基体181の深い位置にn型の不純物をイオン注入する。イオン注入は、最終的に固体撮像素子180を形成した際の半導体基体181の厚さの半分程度の深さまで行う。この工程により、半導体基体181の深部にPD1を構成するn型半導体領域187を形成する。続けて、図43Jに示すように、レジスト層202の開口部から、前の工程で形成したn型半導体領域187上の浅い領域に、n型の不純物をイオン注入する。このイオン注入により、n型半導体領域186を形成する。次に、図43Kに示すように、半導体基体181上にレジスト層207を形成する。レジスト層207は、フォトリソグラフィ技術を用いて、固体撮像素子のPD1のp型半導体領域185の形成位置を開口するパターンに形成する。そして、レジスト層207の開口部からp型の不純物をイオン注入する。このイオン注入により、半導体基体181の表面に第1導電型p型半導体領185を形成する。以上の工程により、半導体基体181の表面181A側から、p型半導体領域185、n型半導体領域186、及び、n型半導体領域187が積層された構成のPD1を形成する。また、上述のPD1の形成工程において、n型不純物のイオン注入は、レジスト層202のパターンに加えて、第1転送ゲート電極183によるセルフアライメントが行われる。また、p型不純物のイオン注入は、第1転送ゲート電極183と第2転送ゲート電極184とによるセルフアライメントが行われる。次に、図43Lに示すように、半導体基体181の表面181A上にレジスト層203を形成する。レジスト層203は、フォトリソグラフィ技術を用いて、固体撮像素子の第1FD191及び第2FD192の形成位置に形成する。具体的には、第1転送ゲート電極183及び第2転送ゲート電極184を介してPD1と対向する位置の第1画素分離部193,194の外側を開口するパターンを形成する。そして、レジスト層203の開口部から半導体基体181にn型の不純物をイオン注入する。このイオン注入により、半導体基体181の表面181A側に第1FD191及び第2FD192を形成する。次に、図44Mに示すように、半導体基体181の表面181A上に配線層182を形成する。配線層182は、層間絶縁層と導体層とを積層して形成する。また、固体撮像素子のゲート電極やPD等に接続する導体層を、層間絶縁層を貫通して形成する。次に、図44Nに示すように、配線層182上に支持基板204を接続して半導体基体181を裏返す。そして、図44Oに示すように、半導体基体181の裏面181B側をCMP等を用いて除去する。半導体基体181の裏面181B側を除去することにより、所定の厚さに形成する。そして、再度、熱酸化膜等からなる表面保護用の絶縁層196を半導体基体181の裏面181Bに形成する。次に、図45Pに示すように、半導体基体181の裏面181B上にレジスト層205を形成する。レジスト層205は、フォトリソグラフィ技術を用いて、固体撮像素子の画素間を区分する画素分離領域の形成位置を開口するパターンに形成する。そして、レジスト層205の開口部から半導体基体181の裏面181B側にp型の不純物をイオン注入する。このイオン注入により、半導体基体181の裏面181B側に第2画素分離部194を形成する。第2画素分離部194は、既に形成されている第1画素分離部193と接触する深さから裏面181Bまで形成する。この工程により、第1画素分離部193と第2画素分離部194とによる画素分離領域が半導体基体181の表面181Aから裏面181Bまで形成される。次に、図45Qに示すように、半導体基体181の裏面181B上にレジスト層206を形成する。レジスト層206は、フォトリソグラフィ技術を用いて、固体撮像素子のPD2の形成位置を開口するパターンに形成する。そして、レジスト層206の開口部から半導体基体181の深い位置にn型の不純物をイオン注入する。イオン注入は、最終的に固体撮像素子180を形成した際の半導体基体181の厚さの半分程度の深さまで行う。そして、形成済みのPD1のn型半導体領域187を接続する位置まで不純物を拡散することにより、n型半導体領域187と接続する位置に、PD2を構成するn型半導体領域188を形成する。次に、図45Rに示すように、レジスト層206の開口部から、前の工程で形成したn型半導体領域188上の浅い領域に、n型の不純物をイオン注入する。このイオン注入により、高濃度のn型半導体領域189を形成する。そして、図46Sに示すように、レジスト層206の開口部からp型の不純物をイオン注入する。このイオン注入により、半導体基体181の裏面181Bに高濃度のp型半導体領域190を形成する。以上の工程により、半導体基体181の裏面181B側から、p型半導体領域190、n型半導体領域189、及び、n型半導体領域188が積層された構成のPD2を形成する。次に、図46Tに示すように、PD1及びPD2等を形成した半導体基体181に、裏面181B側からレーザアニール等による熱処理を行う。例えば1000°Cの熱処理を行うことにより、半導体基体181中に形成した不純物の活性化を行う。以上の工程により、本実施形態の固体撮像素子を製造することができる。上述の本実施形態の固体撮像素子の製造方法では、第1実施形態と同様に、半導体基体181の表面181A側と裏面181B側から、それぞれイオン注入により、PD1及びPD2を形成する。このため、半導体基体の深部へのイオン注入による不純物の拡散を防ぎ、飽和信号量を増加させることができる。また、上述の本実施形態の製造方法によれば、p型の不純物を注入して画素分離を形成する工程において、半導体基体181の表面181A側と裏面181B側から、イオン注入を行い、第1画素分離部193、第2画素分離部194を形成する。このため、基板の深い領域までイオン注入した際に発生する不純物の拡散を抑制することができ、混色の発生し難い固体撮像素子を製造することができる。12.電子機器の実施形態次に、上述の固体撮像素子を備える電子機器の実施形態について説明する。上述の固体撮像素子は、例えば、デジタルカメラやビデオカメラ等のカメラシステム、撮像機能を有する携帯電話、又は、撮像機能を備えた他の機器等の電子機器に適用することができる。図47に、電子機器の一例として、固体撮像素子を静止画像又は動画を撮影が可能なカメラに適用した場合の概略構成を示す。この例のカメラ300は、固体撮像素子301と、固体撮像素子301の受光センサ部に入射光を導く光学系302と、固体撮像素子301及び光学系302間に設けられたシャッタ装置303と、固体撮像素子301を駆動する駆動回路304とを備える。さらに、カメラ300は、固体撮像素子301の出力信号を処理する信号処理回路305を備える。固体撮像素子301には、上述の各実施形態の固体撮像素子を適用する。光学系光学レンズ302は、被写体からの像光入射光を固体撮像素子301の撮像面不図示上に結像させる。これにより、固体撮像素子301内に、一定期間、信号電荷が蓄積される。なお、光学系302は、複数の光学レンズを含む光学レンズ群で構成してもよい。また、シャッタ装置303は、入射光の固体撮像素子301への光照射期間及び遮光期間を制御する。駆動回路304は、固体撮像素子301及びシャッタ装置303に駆動信号を供給する。そして、駆動回路304は、供給した駆動信号により、固体撮像素子301の信号処理回路305への信号出力動作、及び、シャッタ装置303のシャッタ動作を制御する。すなわち、この例では、駆動回路304から供給される駆動信号タイミング信号により、固体撮像素子301から信号処理回路305への信号転送動作を行う。信号処理回路305は、固体撮像素子301から転送された信号に対して、各種の信号処理を施す。そして、各種信号処理が施された信号映像信号は、メモリなどの記憶媒体不図示に記憶される、又は、モニタ不図示に出力される。なお、上述の固体撮像素子では、第1導電型をp型とし、第2導電型をn型として記載しているが、本技術においてn型とp型の導電型は逆でもよい。この場合、駆動方法において、各転送トランジスタに印加する電圧は、正電圧を負電圧に置き換える。なお、本開示は以下のような構成も取ることができる。1半導体基体の第1主面側に形成された第1の第1導電型半導体領域と、前記第1の第1導電型半導体領域と接して前記半導体基体の内部に形成された第1の第2導電型半導体領域と、からなる第1フォトダイオードと、前記半導体基体の第2主面側に形成された第2の第1導電型半導体領域と、前記第2の第1導電型半導体領域と接して前記半導体基体の内部に形成された第2の第2導電型半導体領域と、からなる第2フォトダイオードと、前記半導体基体の第1主面に形成されたゲート電極と、を備え、前記第2の第1導電型半導体領域と前記第2の第2導電型半導体領域との接続面の不純物濃度が、前記第2の第2導電型半導体領域の前記第2の第1導電型半導体領域と反対側の層との接続面の不純物濃度以上である固体撮像素子。2前記第1の第2導電型半導体領域と前記第2の第2導電型半導体領域との間に第3の第1導電型半導体領域を備える1に記載の固体撮像素子。3前記第1の第2導電型半導体領域と前記第2の第2導電型半導体領域との間に、前記第1の第2導電型半導体領域及び前記第2の第2導電型半導体領域よりも不純物濃度が低い第2導電型半導体領域を備える1又は2に記載の固体撮像素子。4前記半導体基体の第1主面に形成された前記第1フォトダイオードの電荷を読み出す平面型の転送トランジスタと、前記半導体基体の第1主面に形成された前記第2フォトダイオードを読み出す縦型の転送トランジスタと、を備える1から3のいずれかに記載の固体撮像素子。5半導体基体の第1主面側に形成された第1の第1導電型半導体領域と、前記第1の第1導電型半導体領域と接して前記半導体基体の内部に形成された第1の第2導電型半導体領域と、からなる第1フォトダイオードと、前記半導体基体の第2主面側に形成された第2の第1導電型半導体領域と、前記第2の第1導電型半導体領域と接して前記半導体基体の内部に形成された第2の第2導電型半導体領域と、からなる第2フォトダイオードと、前記半導体基体の第1主面に形成されたゲート電極と、を備え、前記第1の第2導電型半導体領域と前記第2の第2導電型半導体領域とが前記半導体基体内で接続され、前記第2の第1導電型半導体領域と前記第2の第2導電型半導体領域と接続面の不純物濃度が、前記第1の第2導電型半導体領域と前記第2の第2導電型半導体領域との接続面の不純物濃度以下である固体撮像素子。6半導体基体の第1主面側から第2導電型の不純物を注入し、第1主面側の前記半導体基体の内部に第1の第2導電型半導体領域を形成する工程と、前記半導体基体の第1主面側から第1導電型の不純物を注入し、前記半導体基体の第1主面の表面に第1の第1導電型半導体領域を形成する工程と、前記半導体基体の第1主面にゲート電極を形成する工程と、前記半導体基体の第2主面側から第2導電型の不純物を注入し、第2主面側の前記半導体基体の内部に、第2主面の表面側の不純物濃度が前記半導体基体の深部側の不純物濃度以上の第2の第2導電型半導体領域を形成する工程と、前記半導体基体の第2主面側から第1導電型の不純物を注入し、前記半導体基体の第2主面の表面に第2の第1導電型半導体領域を形成する工程と、を有する固体撮像素子の製造方法。7第1主面側から第1導電型の不純物を注入して、第1主面側の表面から前記半導体基体の内部まで第1画素分離を形成する工程と、第2主面側から第1導電型の不純物を注入して、第2主面側の表面から前記第1画素分離が形成されている位置まで第2画素分離を形成する工程と、を有する6に記載の固体撮像素子の製造方法。81から5のいずれかに記載の固体撮像素子と、前記固体撮像素子の撮像部に入射光を導く光学系と、前記固体撮像素子の出力信号を処理する信号処理回路と、を有する電子機器。"