主電流が流れるメイン素子と、前記主電流の一部が流れるように構成された電流センス素子とを有し、前記電流センス素子の出力端子からセンス電流が出力される電力用スイッチング半導体装置と、前記電流センス素子の前記出力端子に第1の主電極が接続された第1のトランジスタと、前記第1のトランジスタの第2の主電極に一方端が接続され、他方端が共通接続部に接続された電流検出抵抗とを有し、前記第1のトランジスタの制御電極が第1の基準電位に接続された電流検出回路と、前記電流検出抵抗によって発生する前記共通接続部を基準とした電位差を電流検出電圧として検出し、所定の閾値電圧との比較を行い、両者の大小関係によって前記電力用スイッチング半導体装置に過電流が流れているか否かを判定する過電流判定回路と、前記電力用スイッチング半導体装置の制御電極に与えられる制御信号を生成するドライブ回路と、を備える、パワーモジュール。前記第1のトランジスタは、前記電流センス素子からの前記センス電流を受けるカレントミラー回路のミラー電流が流れるトランジスタに相当し、前記カレントミラー回路は、前記電流センス素子の前記出力端子に第1の主電極が接続され、第2の主電極が前記第1の基準電位に接続された第2のトランジスタを有し、前記第1および第2のトランジスタの制御電極は、共通して前記第1の基準電位に接続される、請求項1記載のパワーモジュール。前記ドライブ回路は、前記第1の基準電位とは異なる第2の基準電位を基準とする第1の電源と、前記第1の基準電位を基準とし、前記第2の基準電位を生成する電位設定手段と、を有し、前記共通接続部には前記第2の基準電位が与えられ、前記第1の基準電位を接地電位とし、前記電位設定手段は、前記接地電位に対して負の電位を与え、前記制御信号として、正バイアスおよび負バイアスを前記電力用スイッチング半導体装置の前記制御電極に与える、請求項1または請求項2記載のパワーモジュール。前記電位設定手段は、前記接地電位を基準として前記第1の電源の電位を抵抗分割して得た負の電位を、前記共通接続部に前記第2の基準電位として与える、請求項3記載のパワーモジュール。前記電位設定手段は、前記接地電位を基準として前記第1の電源の電位をツェナーダイオードのツェナー電圧により規定して得た負の電位を、前記共通接続部に前記第2の基準電位として与える、請求項3記載のパワーモジュール。前記ドライブ回路は、前記第1の基準電位と前記第2の基準電位との間に、前記第1の基準電位に対して順方向となるように接続されたダイオード素子と抵抗との直列接続をさらに有し、前記ダイオード素子と前記抵抗との接続ノードに前記第1のトランジスタの前記制御電極が接続される、請求項3記載のパワーモジュール。前記ダイオード素子は、前記第1のトランジスタと同じ第3のトランジスタのダイオード接続によって得られるダイオード素子である、請求項6記載のパワーモジュール。前記電流検出回路、前記過電流判定回路および前記第1の電源を除いた前記ドライブ回路を含む駆動制御回路の全体あるいは一部が集積回路化された、請求項3~7の何れか1項に記載のパワーモジュール。前記電力用スイッチング半導体装置に逆並列に接続された電力用ダイオードをさらに備え、前記電力用ダイオードは、炭化シリコン基板上に形成される炭化シリコンダイオードまたは窒化ガリウム系材料で構成される基板上に形成される窒化ガリウムダイオードである、請求項1記載のパワーモジュール。前記電力用スイッチング半導体装置は、炭化シリコン基板上に形成される炭化シリコンスイッチング半導体装置または窒化ガリウム系材料で構成される基板上に形成される窒化ガリウムスイッチング半導体装置である、請求項1または請求項9記載のパワーモジュール。前記電力用スイッチング半導体装置は、絶縁ゲート型バイポーラトランジスタと、それに逆並列に接続されたダイオードとが半導体基板に一体で形成された逆導通絶縁ゲート型バイポーラトランジスタを含み、前記逆導通絶縁ゲート型バイポーラトランジスタは、シリコン基板上に形成される逆導通絶縁ゲート型バイポーラトランジスタ、炭化シリコン基板上に形成される炭化シリコン逆導通絶縁ゲート型バイポーラトランジスタおよび窒化ガリウム系材料で構成される基板上に形成される窒化ガリウム逆導通絶縁ゲート型バイポーラトランジスタの何れかである、請求項1記載のパワーモジュール。以上説明したように、電力用スイッチング半導体装置の過電流検出のための従来の構成では、センス電流を抵抗で検出する場合には、電流検出抵抗を大きくすると変動が大きくなり、電流検出抵抗を小さくすると、誤検出がおきやすいという問題があり、また、センス電流をカレントミラー回路を用いて検出する場合には、電源の変動の影響を受けて電流検出精度が低下するという問題があった。本発明は上記のような問題点を解消するためになされたもので、センス電流を抵抗で検出する場合であっても、カレントミラー回路を用いて検出する場合であっても、誤検出や電流検出精度の低下を起こさないパワーモジュールを提供することを目的とする。本発明に係るパワーモジュールの態様は、主電流が流れるメイン素子と、前記主電流の一部が流れるように構成された電流センス素子とを有し、前記電流センス素子の出力端子からセンス電流が出力される電力用スイッチング半導体装置と、前記電流センス素子の前記出力端子に第1の主電極が接続された第1のトランジスタと、前記第1のトランジスタの第2の主電極に一方端が接続され、他方端が共通接続部に接続された電流検出抵抗とを有し、前記第1のトランジスタの制御電極が第1の基準電位に接続された電流検出回路と、前記電流検出抵抗によって発生する前記共通接続部を基準とした電位差を電流検出電圧として検出し、所定の閾値電圧との比較を行い、両者の大小関係によって前記電力用スイッチング半導体装置に過電流が流れているか否かを判定する過電流判定回路と、前記電力用スイッチング半導体装置の制御電極に与えられる制御信号を生成するドライブ回路とを備えている。本発明に係るパワーモジュールの態様によれば、電力用スイッチング半導体装置のオン電圧が低い場合、電流センス素子に電流検出抵抗を接続すると、メイン素子と電流センス素子の制御電極にかかる電圧に差が生じ、電流分流比が変動する。この結果、正確なセンス電流が得られなくなるが、電流センス素子の出力端子には第1のトランジスタが接続されるので、電流センス素子の出力端子での電圧変動は、第1のトランジスタのオン抵抗である、例えば0.7V程度に抑えられる。この結果、メイン素子と電流センス素子の制御電極にかかる電圧の電圧差が0.7V程度に抑えられて安定し、センス電流の検出精度が向上する。メイン素子と電流センス素子の制御電極にかかる電圧の電圧差が0.7V程度に抑えられるので、メイン素子と電流センス素子とで電流分流比が変動することを考慮する必要がなく、電流検出抵抗の抵抗値を任意に設定できるので、電流検出抵抗の抵抗値を大きくすることで、誤検出を防ぐことができる。以下では、電力用スイッチング半導体装置としてIGBTを例に挙げて説明するが、MOSFEやバイポーラトランジスタなどその他の電力用スイッチング半導体装置についても本発明を適用可能である。また、電力用スイッチング半導体装置の導電型はNチャネル型であるものとして説明するが、Pチャネル型であっても良いことは言うまでもない。<実施の形態1><装置構成>図1は本発明に係る実施の形態1のパワーモジュール100の構成を示す回路図である。図1に示すように、パワーモジュール100においては、IGBT1のゲート-エミッタ間に供給する電圧ゲート電圧を制御することによってIGBT1をオン状態またはオフ状態に駆動する駆動制御回路10を備えている。駆動制御回路10は、直流電源V1を駆動電源としたドライブ回路C1と、過電流判定回路C2と、電流検出回路C3とを有している。IGBT1には、コレクタCおよびエミッタE間に逆並列にフリーホイールダイオード2が接続されている。フリーホイールダイオード2には、IGBT1がオフ状態のときに主回路からの還流電流が流れる。図1に示すパワーモジュール100においては、IGBT1のコレクタCには主電源電位VCCが与えられ、エミッタEは接地されて接地電位GND第1の基準電位が与えられる。そして、IGBT1のゲートGにはドライブ回路C1のドライバDRの出力が制御信号として与えられる。ドライバDRは、直流電源V1を駆動電源とし、直流電源V1の負電極は駆動制御回路10の共通接続部BPに接続されて駆動制御回路10の基準電位を与える構成となっており、ドライバDRの2つの入力部は、直流電源V1の正電極および共通接続部BPにそれぞれ接続されている。IGBT1は、過電流検出のために、主電流が流れるメイン素子と、主電流の一部が流れるように構成した電流センス素子とを有し、電流センス素子の出力端子センスエミッタからセンス電流が出力される構成となっている。電流センス素子は、コレクタドレインはメイン素子と共通でありながら、主電流に対して、一定の分流比でセンス電流が流れるように、メイン素子のエミッタの面積に対して、所定の面積比でエミッタの面積が設定されている。電流検出回路C3は、IGBT1のセンスエミッタSEにエミッタが接続され、ベースが接地されたPNPトランジスタQ5と、PNPトランジスタQ5のコレクタに一方端が接続され、他方端が共通接続部BPに接続された電流検出抵抗SRとを有している。なお、電流検出抵抗SRによって発生する共通接続部BPを基準とした電位差を電流検出電圧Vsとする。過電流判定回路C2は、共通接続部BPの電位を基準電位とし、電源電位Vcによって動作するコンパレータCPを有し、コンパレータCPの一方の入力は、PNPトランジスタQ5のコレクタと電流検出抵抗SRの一方端との接続ノードNDに接続され、コンパレータCPの一方の入力は、任意の閾値電圧を供給する直流電源V3の正電極に接続され、直流電源V3の負電極は共通接続部BPに接続されている。なお、コンパレータCPでは、電流検出電圧Vsと閾値電圧との比較を行い、両者の大小関係によってIGBT1に過電流が流れているかの判定を行い、その結果はドライブ回路C1に与えられてドライバDRの制御に使用される。そして、電流検出電圧Vsが過電流レベルを示す場合は、IGBT1をオフするなどの制御を行うが、本発明とは関係が薄いのでこれ以上の説明は省略する。また、ドライブ回路C1に含まれる直流電源V2の正電極は接地され、負電極は、共通接続部BPに接続されている。なお、直流電源V2の正電極はIGBT1のエミッタEとともに接地される。なお、PNPトランジスタQ5の代わりに、PチャネルMOSFETトランジスタを用いることも可能である。その場合は、IGBT1以外のトランジスタも、MOSFETで構成する。<装置動作>次に、パワーモジュール100の電流検出動作について説明する。パワーモジュール100においては、駆動制御回路10が独自の共通接続部BPを有しており、これに直流電源V2から負バイアスを印加することでドライブ回路基準電位第2の基準電位としている。そして、直流電源V1は、ドライブ回路基準電位を基準としてドライバDRを駆動するので、IGBT1のゲートには、制御信号として正バイアスおよび負バイアスが印加される構成となっている。なお、直流電源V2は負電位を設定するので、電位設定手段と呼称する場合もある。このように、IGBT1のゲートに、正バイアスおよび負バイアスが印加される場合のパワーモジュール100における電流検出動作のシミュレーション結果を図3に示す。なお、図2は、当該シミュレーションを行うための電流検出回路C3およびドライブ回路C1の構成要素を特定してシミュレーション条件を設定した図である。なお、図2において、図1と同じ構成には同じ符号を付し、重複する説明は省略する。図2において、IGBT1は、メイン素子MTと電流センス素子STとに分けられ、メイン素子MTのゲート-エミッタ間電圧ゲート電圧をVge、コレクタ-エミッタ間電圧をVceとして表している。また、IGBT1全体に流れる電流を主電流Icとし、電流センス素子STに流れる電流をセンス電流Isとして表している。また、PNPトランジスタQ5に流れる電流を電流Ieとして表している。ドライブ回路C1において、ドライバDRは、直流電源V1の正電極にコレクタが接続され、エミッタが抵抗R1を介して電流センス素子STのゲートに接続されたNPNトランジスタQ1と、コレクタが共通接続部BPに接続され、エミッタが抵抗R2を介して電流センス素子STのゲートに接続されたPNPトランジスタQ2と、NPNトランジスタQ1およびPNPトランジスタQ2のベースに、0Vから20Vの高さのパルス信号を与えるパルス信号源VPとを有している。パルス信号源VPは、共通接続部BPに接続されて、ドライブ回路基準電位を基準としている。なお、抵抗R1は、IGBT1のオン時のスイッチングスピードを設定する抵抗であり、抵抗R2は、IGBT1のオフ時のスイッチングスピードを設定する抵抗である。また、直流電源V1は、電位Bとして20Vを発生させる電源であり、直流電源V2は、電位Aとして-5Vを発生させる電源である。また、主電源電位VCCは200Vに設定される。また、IGBT1のコレクタと、主電源PWの正電極との間の負荷のインダクタンスL1は500μHに設定され、電流検出抵抗SRの抵抗値は12Ωに設定されている。図2に示したシミュレーション条件でシミュレーションを行った結果について、ゲート電圧Vgeの波形を図3のa部に、コレクタ-エミッタ間電圧Vceおよび主電流Icの波形を図3のb部に、センス電流Isの波形を図3のc部に、PNPトランジスタQ5に流れる電流Ieの波形を図3のd部に、電流検出電圧Vsの波形を図3のe部に示す。図3のa部に示されるパルス信号であるゲート電圧Vgeの立ち上がりおよび立ち下がりに応じて、IGBT1がオン、オフし、IGBT1がオンすることで、図3のb部に示されるように主電流Icが流れ、同時に図3のc部に示されるようにセンス電流Isが流れる。このセンス電流Isと同じように、図3のd部に示されるようにPNPトランジスタQ5に電流Ieが流れ、それに応じて図3のe部に示されるように電流検出電圧Vsが得られる。ここで、図3のa部に示されるように、ゲート電圧Vgeは、0Vから15Vの正バイアスだけでなく、0Vから-5Vの負バイアスも印加されたパルス波形となっている。このように、正バイアスおよび負バイアスで形成されるパルス信号をゲート電圧として用いることで、IGBT1のオフ動作を、より確実に行うことができる。すなわち、正バイアスのみで形成されたパルス信号であっても、IGBTのゲート-エミッタ間電圧が、IGBTの閾値電圧以下となればIGBTをオフすることはできるが、負バイアスを含んで形成されたパルス信号であれば、IGBTを、より確実にオフすることができる。また、正バイアスおよび負バイアスで形成されるパルス信号をゲート電圧として用いる場合、正バイアスのみで形成されたパルス信号を用いる場合に比べて、IGBT等の電力用スイッチングデバイスのオン電圧が低い場合でも、誤動作がしにくくなるという利点もある。また、電力用スイッチングデバイスのオン電圧が低い場合、電流センス素子に電流検出抵抗を接続すると、電流検出抵抗での電圧降下分だけメイン素子と電流センス素子のゲートにかかる電圧に電圧差ΔVgeが生じる。電流検出抵抗での電圧降下は、電流が流れれば流れるほど大きくなるので、過電流検出時には特に大きくなり、ΔVgeも大きくなって電流分流比が変動する。この結果、正確なセンス電流が得られなくなるが、IGBT1のセンスエミッタSEにはPNPトランジスタQ5が接続されるので、センスエミッタSEでの電圧変動は、PNPトランジスタQ5のオン抵抗、例えば0.7V程度に抑えられる。この結果、ΔVgeが0.7V程度に抑えられて安定し、センス電流の検出精度が向上する。また、電流検出抵抗SRの抵抗値に関係なくΔVgeが0.7V程度に抑えられるので、メイン素子MTと電流センス素子STとで電流分流比が変動することを考慮する必要がなく、電流検出抵抗SRの抵抗値を任意に設定できるので、電流検出抵抗SRの抵抗値を大きくすることで、誤検出を防ぐことができる。また、過電流判定回路C2では、電流検出電圧Vsと任意の閾値電圧とをコンパレータCPで比較することで過電流状態を判定するが、当該閾値電圧は、最低電位負電位となる共通接続部BPの電位であるドライブ回路基準電位を基準に作られるので、直流電源V1が変動してもドライブ回路基準電位は変動せず、高精度な電流検出が可能となる。なお、直流電源V2の電圧が変動するとドライブ回路基準電位も変動するが、ドライブ回路基準電位が変動すると、直流電源V3だけでなく、全ての回路の基準電位が同じように変動するので相対的な変動はゼロとなり、高精度な電流検出を維持できる。<実施の形態2><装置構成>図4は本発明に係る実施の形態2のパワーモジュール200の構成を示す回路図である。図4に示すように、パワーモジュール200においては、IGBT1のゲート-エミッタ間に供給する電圧ゲート電圧を制御することによってIGBT1をオン状態またはオフ状態に駆動する駆動制御回路20を備えている。なお、図1に示したパワーモジュール100と同一の構成については同一の符号を付し、重複する説明は省略する。駆動制御回路20には、直流電源V1を駆動電源としたドライブ回路C1と、過電流判定回路C2と、電流検出回路C4とを有している。図1に示した駆動制御回路10との相違点は、この電流検出回路C4にある。電流検出回路C4は、IGBT1のセンスエミッタSEにエミッタが接続されたPNPトランジスタQ3およびQ4と、PNPトランジスタQ4のコレクタに一方端が接続され、他方端が共通接続部BPに接続された電流検出抵抗SRとを有している。PNPトランジスタQ3およびQ4のベースは共通してPNPトランジスタQ3のコレクタに接続され、PNPトランジスタQ3およびQ4はカレントミラー回路を構成している。また、PNPトランジスタQ3のコレクタは接地され、直流電源V2の負電極は、共通接続部BPに接続され、直流電源V2の正電極は、IGBT1のエミッタEとともに接地されている。また、PNPトランジスタQ4のコレクタと電流検出抵抗SRの一方端との接続ノードNDは、コンパレータCPの一方の入力に接続されている。<装置動作>次に、パワーモジュール200の電流検出動作について説明する。パワーモジュール200においては、駆動制御回路20が独自の共通接続部BPを有しており、これに直流電源V2から負バイアスを印加することでドライブ回路基準電位としている。そして、直流電源V1は、ドライブ回路基準電位を基準としてドライバDRを駆動するので、IGBT1のゲートには、制御信号として正バイアスおよび負バイアスが印加される構成となっている。このように、IGBT1のゲートに、正バイアスおよび負バイアスが印加される場合のパワーモジュール200における電流検出動作のシミュレーション結果を図6に示す。なお、図5は、当該シミュレーションを行うための電流検出回路C4およびドライブ回路C1の構成要素を特定してシミュレーション条件を設定した図である。なお、図5において、図1と同じ構成には同じ符号を付し、シミュレーション条件も同じとし、重複する説明は省略する。図5において、IGBT1全体に流れる電流を主電流Icとし、電流センス素子STに流れる電流をセンス電流Isとして表し、PNPトランジスタQ3およびQ4にそれぞれ流れる電流を電流Ieとして表している。なお、PNPトランジスタQ3およびQ4のトランジスタ特性は同一であり、電流Ieはセンス電流Isの2分の1となる。図5に示したシミュレーション条件でシミュレーションを行った結果について、ゲート電圧Vgeの波形を図6のa部に、コレクタ-エミッタ間電圧Vceおよび主電流Icの波形を図6のb部に、センス電流Isの波形を図6のc部に、PNPトランジスタQ4に流れる電流Ieの波形を図6のd部に、電流検出電圧Vsの波形を図6のe部に示す。図6のa部に示されるパルス信号であるゲート電圧Vgeの立ち上がりおよび立ち下がりに応じて、IGBT1がオン、オフし、IGBT1がオンすることで、図6のb部に示されるように主電流Icが流れ、同時に図6のc部に示されるようにセンス電流Isが流れる。そして、図6のd部に示されるように、センス電流Isの約半分の電流IeがPNPトランジスタQ4に流れ、それに応じて図6のe部に示されるように電流検出電圧Vsが得られる。このように、駆動制御回路20においては、IGBT1のセンスエミッタSEの出力をカレントミラー回路で受けることで、センス電流Isの約半分の電流Ieを電流検出抵抗SRに流す構成とするので、電流検出抵抗SRでの消費電力を小さくできる。例えば、主電流Icが100A、メイン素子に対する電流センス素子の分流比が1/10000であって、電流検出電圧Vsが0.5Vの場合に過電流であると判断するなら、実施の形態1の駆動制御回路10においては、電流検出抵抗SRでの消費電力はVs×Is=0.5×100/10000=5mWとなる。一方、駆動制御回路20においては、電流検出抵抗SRでの消費電力はVs×1/2Is=0.5×50/10000=2.5mWとなる。このように、IGBT1のセンスエミッタSEの出力をカレントミラー回路で受ける構成を採用することで、カレントミラー回路のトランジスタサイズを変更あるいはミラー電流を生成するトランジスタを複数設けることで、電流検出抵抗SRに流す電流を任意に変更することが可能となる。例えば、PNPトランジスタQ3に対するPNPトランジスタQ4のサイズ比を10対1とすると、PNPトランジスタQ4には、センス電流Isの約10分の1の電流Ieが流れることとなる。<変形例1>以上説明した実施の形態1、2においては、直流電源V2から共通接続部BPに負バイアスを印加することでドライブ回路基準電位としたが、直流電源V2の代わりに直流電源V1の電位Bを抵抗分割することで負バイアスを得る、ツェナーダイオードにより負バイアスを得る構成としても良い。そこで、図7には抵抗分割により負バイアスを得る構成を、図8には抵抗とツェナーダイオードにより負バイアスを得る構成を示す。なお、図7および図8においては、図2および図5に示した構成と同一の構成については同一の符号を付し、重複する説明は省略する。図7に示すパワーモジュール100Aにおいては、直流電源V1の電位Bを分割する抵抗R4およびR5が、直流電源V1の正電極と共通接続部BPとの間に抵抗R4、R5の順に直列に介挿されており、抵抗R4とR5との接続ノードは、PNPトランジスタQ5のベースに接続され、IGBT1のエミッタEとともに接地されている。このような構成においては、電位Aを基準として共通接続部BPに抵抗分割比で決まる負バイアス、例えば-5Vを印加することができ、直流電源V2が不要になるという利点がある。なお、抵抗R4、R5により負電位を設定できるので、これらを電位設定手段PSと呼称する。図8に示すパワーモジュール100Bにおいては、直流電源V1の正電極と共通接続部BPとの間に、抵抗R4、ツェナーダイオードZ1がこの順に直列に介挿されている。なお、ツェナーダイオードZ1のアノードは共通接続部BPに接続され、ツェナーダイオードZ1のカソードが抵抗R4に接続され、その接続ノードは、PNPトランジスタQ5のベースに接続され、IGBT1のエミッタEとともに接地されている。このような構成においては、電位Aを基準として共通接続部BPにツェナーダイオードZ1のツェナー電圧で決まる負バイアス、例えば-5Vを印加することができ、直流電源V2が不要になるという利点がある。なお、ツェナーダイオードZ1のツェナー電圧によって負バイアスを規定するので、所望のツェナー電圧を有するツェナーダイオードを使用することで、容易に負バイアスを設定することができる。なお、抵抗R4、ツェナーダイオードZ1により負電位を設定できるので、これらを電位設定手段PSと呼称する。なお、図7、図8はパワーモジュール100の変形例として示したが、パワーモジュール200に適用しても良い。<変形例2>実施の形態1のパワーモジュール100においては、直流電源V2の正電極をPNPトランジスタQ5のベースに接続した構成を示し、実施の形態2のパワーモジュール200においては、直流電源V2の正電極をPNPトランジスタQ3のコレクタに接続した構成を示したが、図2および図5に示すように電流センス素子STのゲート電圧ゲート-エミッタ間電圧は、PNPトランジスタQ5およびPNPトランジスタQ4のベース-エミッタ間電圧の分だけ、メイン素子MTのゲート電圧ゲート-エミッタ間電圧よりも0.7V程度低くなる。このため、メイン素子MTに対する電流センス素子STの電流分流比が変動し、電流検出精度が低下する可能性がある。これを回避するため、図9および図10に示す構成を採用しても良い。すなわち、図9には、直流電源V2の電位Aを所定電位低下させた電位DをPNPトランジスタQ5のベースに与えるパワーモジュール100Cの構成を示し、図10には、直流電源V2の電位Aを所定電位低下させた電位DをPNPトランジスタQ4のベースに与えるパワーモジュール200Aの構成を示している。なお、図9および図10においては、図2および図5に示した構成と同一の構成については同一の符号を付し、重複する説明は省略する。図9に示すパワーモジュール100Cにおいては、直流電源V2の正電極と共通接続部BPとの間にダイオードD2、抵抗R6が、この順に直列に介挿されており、ダイオードD2と抵抗R6との接続ノードは、PNPトランジスタQ5のベースに接続されている。ダイオードD2は直流電源V2に対して順方向に接続されており、電位Aをダイオードのビルトイン電圧分、すなわち0.7V程度降下させた電位Dを作り出すことができる。これをPNPトランジスタQ5のベースに与えることで、電流センス素子STのゲート電圧の降下分が相殺され、メイン素子MTと電流センス素子STとでゲート電圧ゲート-エミッタ間電圧を一致させることが可能となり、メイン素子MTに対する電流センス素子STの電流分流比が変動することを抑制でき、より高精度な電流検出が可能となる。図10に示すパワーモジュール200Aにおいては、直流電源V2の正電極と共通接続部BPとの間にダイオードD2、抵抗R6が、この順に直列に介挿されており、ダイオードD2と抵抗R6との接続ノードは、PNPトランジスタQ4のベースに接続されている。ダイオードD2は直流電源V2に対して順方向に接続されており、電位Aをダイオードのビルトイン電圧分、すなわち0.7V程度降下させた電位Dを作り出すことができる。これをPNPトランジスタQ4のベースに与えることで、電流センス素子STのゲート電圧の降下分が相殺され、メイン素子MTと電流センス素子STとでゲート電圧ゲート-エミッタ間電圧を一致させることが可能となり、メイン素子MTに対する電流センス素子STの電流分流比が変動することを抑制でき、より高精度な電流検出が可能となる。また、図9および図10においては、直流電源V2の正電極と共通接続部BPとの間にダイオードD2、抵抗R6を直列に介挿した構成を示したが、ダイオードD2の代わりに、図11および図12に示すようにダイオード接続したトランジスタを用いる構成としても良い。図11に示すパワーモジュール100Dにおいては、直流電源V2の正電極と共通接続部BPとの間にPNPトランジスタQ6、抵抗R6が、この順に直列に介挿されており、PNPトランジスタQ6のエミッタはベースに接続され、PNPトランジスタQ6はダイオードとして機能する。PNPトランジスタQ6と抵抗R6との接続ノードは、PNPトランジスタQ5のベースに接続されている。また、図12に示すパワーモジュール200Bにおいては、直流電源V2の正電極と共通接続部BPとの間にPNPトランジスタQ6、抵抗R6が、この順に直列に介挿されており、PNPトランジスタQ6のエミッタはベースに接続され、PNPトランジスタQ6はダイオードとして機能する。PNPトランジスタQ6と抵抗R6との接続ノードは、PNPトランジスタQ4のベースに接続されている。このような構成を採ることで、ダイオードを用いる場合と同様に、電位Aをビルトイン電圧分降下させた電位Dを作り出すことができる。これに加えて、PNPトランジスタQ6を、PNPトランジスタQ5やPNPトランジスタQ4と同じトランジスタ可能ならば同じ製造ロットのトランジスタで構成することで、トランジスタ間での温度特性やプロセスばらつきによる個体差が小さくなり、PNPトランジスタQ6での降下電圧を、PNPトランジスタQ5およびPNPトランジスタQ4での降下電圧と同じにすることができ、さらに高精度な電流検出が可能となる。<パワーモジュールのインテリジェント化>実施の形態1および2において説明したパワーモジュール100および200のそれぞれにおいては、IGBT1、フリーホイールダイオード2、主電源電位VCCを与える電源および直流電源V1を除く構成によって駆動制御回路10および20が構成されているが、この駆動制御回路10および20の全体またはその一部を制御ICに内蔵した構成としても良い。このような制御ICと、IGBT1、フリーホイールダイオード2が1つのパッケージに集積されたものをインテリジェントパワーモジュールIPMと呼称する。駆動制御回路10および20をIC化することで、回路規模を縮小してパワーモジュール100および200全体を小型化できる。また、駆動制御回路10および20の全体をIC化することで、IGBT1、フリーホイールダイオード2と駆動制御回路10あるいは20によってパワーモジュールが構成されるため、部品点数が少なくなり、部品の個体差も少なくなって、不良率が低減する。また、部品点数が少なくなることで、組み立て間違いも低減し、組み立て時に不良となる確率が低減して不良率が低減する。また、部品点数が少なくなれば、部品管理や組み立てが容易となり製造コストを低減することもできる。また、部品点数が少なくなることで、部品の個体差が少なくなれば、電流検出の精度も高めることができる。ここで、駆動制御回路10および20の一部をIC化する例としては、ドライバDRを構成するNPNトランジスタQ1およびPNPトランジスタQ2をIC化する場合、NPNトランジスタQ1およびPNPトランジスタQ2に加え、抵抗R1およびR2もIC化する場合が考えられる。また、NPNトランジスタQ1およびPNPトランジスタQ2と、直流電源V1をIC化する場合、NPNトランジスタQ1およびPNPトランジスタQ2と、直流電源V1に加え、抵抗R1およびR2もIC化する場合が考えられる。直流電源V1はレギュレータとしてICに内蔵する。また、電流検出抵抗SR以外の駆動制御回路10および20の構成はIC化する場合も考えられる。電流検出抵抗SRは高精度な検出を行うために抵抗値を厳密に設定しなければならず、IC化すると変更ができないので、分離した構成とすることが望ましい。これは、IGBT1のスイッチングスピードを設定する抵抗R1およびR2においても同じであり、製品ごとにスイッチングスピードを変更する場合に備えて、抵抗R1およびR2を分離した構成とすることもある。<ワイドバンドギャップを有する半導体の使用>実施の形態1および2において説明したパワーモジュール100および200においては、IGBT1およびフリーホイールダイオード2の材質については言及しなかったが、IGBT1およびフリーホイールダイオード2を、シリコンSi基板上に形成されるシリコン半導体装置として構成しても良いが、IGBT1はシリコン半導体装置とし、フリーホイールダイオード2は、炭化シリコンSiC基板上に形成される炭化シリコン半導体装置や、窒化ガリウムGaN系材料で構成される基板上に形成される窒化ガリウム半導体装置としても良い。SiCやGaNは、ワイドバンドギャップ半導体であり、ワイドバンドギャップ半導体によって構成される半導体装置は、耐電圧性が高く、許容電流密度も高いため、シリコン半導体装置に比べて小型化が可能であり、これらの小型化された半導体装置を用いることにより、これらを組み込んだパワーモジュールの小型化が可能となる。また、耐熱性も高いため、ヒートシンクの放熱フィンの小型化や、水冷ではなく空冷による冷却も可能となり、パワーモジュールの一層の小型化が可能となる。また、シリコン半導体装置に比べて小型化されるので、同じ定格であれば、駆動制御回路10および20も小型化できる。逆に、フリーホイールダイオード2を、シリコン半導体装置として構成し、IGBT1などのスイッチングデバイスバイポーラトランジスタやMOSFETを含むを、炭化シリコン半導体装置や窒化ガリウム半導体装置などのワイドバンドギャップ半導体装置としても良い。この場合も、上記と同様の効果が得られる。また、スイッチングデバイスがシリコン半導体装置である場合、オン電圧が低いため、メイン素子と電流センス素子のゲートにかかる電圧差ΔVgeにより電流分流比が変動しやすいが、ワイドバンドギャップ半導体装置をスイッチングデバイスとした場合、オン電圧が高くなり、ΔVgeによる電流分流比の変動が抑制され、電流検出精度の向上が期待できる。もちろん、IGBT1およびフリーホイールダイオード2の両方をワイドバンドギャップ半導体装置で構成しても良いことは言うまでもない。<RC-IGBTの使用>実施の形態1および2において説明したパワーモジュール100および200においては、IGBT1にフリーホイールダイオード2が逆並列に接続された構成を示したが、IGBT1およびフリーホイールダイオード2に代えて、IGBTと、それに逆並列に接続されたダイオードとを一体で有するRC-IGBT逆導通IGBT:ReverseConductingInsulatedGateBipolarTransistorを使用しても良い。ここで、図13を用いてRC-IGBTの構成を説明する。図13は、IGBTとダイオードとを組み込んだ半導体チップ31の断面図を示しており、半導体チップ31は、n基板32を用いて形成されている。n基板32の上には、n型不純物を含むn型不純物層33が設けられ、その上に、p型不純物を含むpベース層34が選択的に設けられている。pベース層34の上には、高濃度のn型不純物を含むエミッタ領域35が選択的に形成されている。エミッタ領域35からpベース層34、n型不純物層33を貫通し、N基板32に達する溝36が形成されている。溝36の内壁にはゲート絶縁膜37が形成され、さらにその内側には、ポリシリコンのゲート電極38が形成されている。エミッタ領域35の上には、層間絶縁膜39が設けられている。エミッタ領域35の一部とpベース層34に接するように、エミッタ電極40が設けられている。N基板32の裏面には、Nカソード層41とpコレクタ層42が設けられ、これらの層の裏面に、コレクタ電極43が設けられている。この構造では、Nカソード層41が存在する領域ではダイオードが構成され、pコレクタ層42が存在する領域ではIGBTが構成されている。このようにしてIGBTと、このIGBTに逆並列に接続されたダイオードが同一チップ内に形成され、RC-IGBTが構成される。図13に示した半導体チップ31のダイオードは、pベース層34とn型不純物層33との間の電圧が、pn接合のビルトインポテンシャルを超えたときにオンする。IGBTのゲートがオンすると、n型不純物層33とエミッタ領域35との間が導通して同電位となる。しかし、エミッタ領域35は、pベース層34と共通のコンタクトをとっているため、ゲートをオンすることで、pベース層34とn型不純物層33とにより形成されるpn接合に電圧がかかりにくくなる。このため、pn接合でのホール注入が起こりにくくなり、順方向降下電圧Vfが上昇する。このようにIGBTとダイオードとを同一チップ内に形成したRC-IGBTを用いることで、個別のIGBTとダイオードとを用いる場合に比べて部品点数がさらに少なくなり、パワーモジュールの組み立て性が向上する。なお、RC-IGBTは、シリコン半導体装置として構成しても良いが、炭化シリコン半導体装置や窒化ガリウム半導体装置として構成しても良い。