第1金属層と、前記第1金属層の膜厚方向に離間して設けられ、第1方向および前記第1方向に交差する第2方向に配列された複数の孔を備えた第2金属層と、前記第2金属層の膜厚方向で前記第1金属層とは反対側に離間して設けられ、前記第1方向および前記第2方向とは異なる方向に延伸し、第1配線と第2配線とが交互に設けられた複数の第1配線および複数の第2配線と、前記複数の第1配線と前記複数の第2配線との間に設けられた誘電体膜と、前記複数の第1配線を、それぞれ前記複数の孔を通過し前記第1金属層に電気的に接続する複数の第1ビア配線と、前記複数の第2配線を、それぞれ前記第2金属層に電気的に接続する複数の第2ビア配線と、を具備することを特徴とするキャパシタ。前記複数の第1配線は、それぞれ前記複数の第1ビア配線のうち複数を介し前記第1金属層と電気的に接続され、前記複数の第2配線は、それぞれ前記複数の第2ビア配線のうち複数を介し前記第2金属層と電気的に接続されていることを特徴とする請求項1記載のキャパシタ。前記第2金属層は、複数の配線が格子状に形成されていることを特徴とする請求項2記載のキャパシタ。前記第1金属層は、複数の配線が格子状に形成されており、前記第2金属層に形成された複数の孔と、前記第1金属層に形成された複数の孔とは重なっていないことを特徴とする請求項3記載のキャパシタ。前記第2金属層に形成された前記複数の孔には、それぞれ前記複数の第1ビア配線のうち複数が通過することを特徴とする請求項1から4のいずれか一項記載のキャパシタ。半導体基板と、前記半導体基板上に形成された請求項1から8のいずれか一項記載のキャパシタと、を具備することを特徴とする半導体装置。例えば、デカップリングキャパシタは、性能を向上させるため、大容量であることが好ましい。例えば、高精度電子回路の動作周波数が高くなるとデカップリングキャパシタの容量を大きく確保することが望ましい。しかしながら、大容量のキャパシタを設けると、サイズが大きくなってしまう。そこで、キャパシタの容量密度例えば、単位面積当りの容量を大きくすることが求められる。半導体装置の微細化が進むと、上下の配線間隔より水平方向の配線間隔がより小さくなる。そこで、水平方向の配線間の容量をキャパシタとして用いることが有効である。しかし、配線が微細化すると、キャパシタの電極として機能する配線の延伸方向への電流の供給が難しくなる。本キャパシタおよび半導体装置は、キャパシタの電極として機能する配線の延伸方向への電流供給を容易とすることを目的とする。例えば、第1金属層と、前記第1金属層の膜厚方向に離間して設けられ、第1方向および前記第1方向に交差する第2方向に配列された複数の孔を備えた第2金属層と、前記第2金属層の膜厚方向で前記第1金属層とは反対側に離間して設けられ、前記第1方向および前記第2方向とは異なる方向に延伸し、第1配線と第2配線とが交互に設けられた複数の第1配線および複数の第2配線と、前記複数の第1配線と前記複数の第2配線との間に設けられた誘電体膜と、前記複数の第1配線を、それぞれ前記複数の孔を通過し前記第1金属層に電気的に接続する複数の第1ビア配線と、前記複数の第2配線を、それぞれ前記第2金属層に電気的に接続する複数の第2ビア配線と、を具備することを特徴とするキャパシタを用いる。例えば、半導体基板と、前記半導体基板上に形成された上記キャパシタと、を具備することを特徴とする半導体装置を用いる。本キャパシタおよび半導体装置によれば、キャパシタの電極として機能する配線の延伸方向への電流供給を容易とすることができる。以下、図面を参照し、実施例について説明する。図1は、実施例1に係るキャパシタの平面図である。図2は、第1金属層の平面図である。図3は、第2金属層の平面図である。図4は、第1金属層と第2金属層の平面図である。図5aは、図1のA-A断面図、図5bは、図1のB-B断面図である。図6aは、図1のC-C断面図、図6bは、図1のD-D断面図である。図5aから図6dのように、シリコン基板等の半導体基板10上に、絶縁膜22が形成されている。絶縁膜22の上面の凹部に第1金属層12が形成されている。第1金属層12および絶縁膜22上に絶縁膜24が形成されている。絶縁膜24の上面の凹部に第2金属層14が形成されている。第2金属層14は、第1金属層12上に離間して設けられている。このように、第1金属層12と第2金属層14とは電気的に分離されている。第2金属層14および絶縁膜24上に絶縁膜26が形成されている。絶縁膜26の凹部に配線16が形成されている。配線16は、第2金属層14上に離間して設けられている。配線16は、複数の第1配線16aおよび複数の第2配線16bを含む。第1ビア配線32は第1配線16aを第1金属層12に電気的に接続する。第2ビア配線34は、第2配線16bを第2金属層14に電気的に接続する。配線16および絶縁膜26上には、カバー膜として絶縁膜28が形成されている。図1のように、複数の第1配線16aと複数の第2配線16bは同じ方向に延伸している。第1配線16aと第2配線16bは交互に配置されている。図5aから図6dのように、第1配線16aと第2配線16bとの間には絶縁膜26が設けられている。絶縁膜26は、第1配線16aと第2配線16bとの間の誘電体膜として機能する。第1配線16aと第2配線16bとの間の誘電体膜によりキャパシタCとして機能する。第1金属層12は、第1配線16aに電流を供給する機能を有する。第2金属層14は、第2配線16bに電流を供給する機能を有する。絶縁膜22、24、26および28は、例えば酸化シリコン膜または低k膜である。第1金属層12、第2金属層、配線16、第1ビア配線32および第2ビア配線34は例えばCuを主に含む金属であり、ダマシン技術により形成されている。第1ビア配線32は、絶縁膜24および26を上下に貫通し金属で埋め込まれたコンタクトホールである。第2ビア配線34は、絶縁膜26を上下に貫通し金属で埋め込まれたコンタクトホールである。第1金属層12、第2金属層14および配線16の膜厚は、例えば100nm~400nmとすることができる。第1金属層12および第2金属層14の幅は、例えば2000nm~4000nmとすることができる。配線16の幅は、例えば100nm~400nmとすることができる。配線16の間隔は、例えば50nm以下とすることができる。第1金属層12、第2金属層および配線16が形成されていない絶縁膜22、24および26の膜厚は、例えば200nm~800nmとすることができる。第1金属層12と第2金属層14との上下の間隔、および第2金属層14と配線16との上下の間隔は、例えば100nm~400nmである。配線16の幅および間隔は、設計ルールで許容される最小寸法とすることが好ましい。これにより、配線16間に形成できる容量の容量値を向上できる。よって、容量密度を向上できる。一方、第1金属層12および第2金属層14の幅および間隔孔の幅は、設計ルールで許容される最大寸法とすることが好ましい。このように、第1金属層12および第2金属層14の幅は配線16より広いことが好ましい。これにより、多くの電流を配線16に供給できる。図2のように、第1金属層12は格子状形状である。第1金属層12は、格子状に配列した第1金属層12の膜厚方向に貫通する複数の孔36を備えている。図3のように、第2金属層14は格子状形状である。第2金属層14は、格子状に配列した第2金属層14の膜厚方向に貫通する複数の孔38を備えている。例えば、孔36の配列方向と孔38の配列方向は同じである。図4のように、第2金属層14の孔38の下には第1金属層12が存在している。例えば、孔38を第1金属層12に投影した領域は、全て第1金属層12に含まれる。図1、図6aおよび図6bのように、第2金属層14の複数の孔38は第1方向例えば図1の横方向と第1方向に交差する第2方向例えば図2の縦方向に配列している。配線16は第1方向と第2方向とは異なる方向に延伸している。第1配線16aは、孔38を通過する第1ビア配線32を介し、第1金属層12と電気的に接続される。第2配線16bは、孔38を通過しない第2ビア配線34を介し、第2金属層14と電気的に接続される。図6aにおいて、第1金属層12と接続されなかった第1配線16aは、図6bにおいて、第1金属層12と接続されている。同様に、図6aにおいて、第2金属層14と接続されなかった第2配線16bは、図6bにおいて、第2金属層14と接続されている。実施例1によれば、第1ビア配線32が複数の第1配線16aを、それぞれ孔38を通過し第1金属層12に電気的に接続する。また、第2ビア配線34が複数の第2配線16bを第2金属層14に電気的に接続する。これにより、複数の第1配線16aおよび第2配線16bに、それぞれ第1金属層12および第2金属層14から電流を供給できる。よって、配線16の延伸方向への電流供給が容易となる。図7は、比較例に係るキャパシタの平面図である。比較例においては、第1金属層12および第2金属層14の形状および配置は実施例2の同じである。図7のように、配線16の延伸方向が、第2金属層14の孔38の配列方向例えば第2方向と同じである。孔38の配列方向の領域40に設けられた第1配線16aは、孔38を通過する第1ビア配線32を介し第1金属層12に電気的に接続できる。しかし、領域40間の領域42に第1配線16aを設けても、第1配線16aを第1金属層12に電気的に接続できない。このため、配線16を敷き詰めることができる面積が小さくなり、容量密度を大きくできない。これに対し、実施例1によれば、図1のように、第2金属層14は、複数の孔38が第1方向および前記第1方向に交差する第2方向に配列されている。第1配線16aおよび第2配線16bは、第1方向および前記第2方向とは異なる方向に延伸している。これにより、ある孔38において、第1金属層12と接続できなかった第1配線16aは、別の孔38において第1金属層12と接続することができる。したがって、図1のように配線16を全面に敷き詰めることができる。よって、容量密度を向上させることができる。このように、実施例1によれば、容量密度を向上させ、かつ配線16の延伸方向への電流供給が容易となる。第2金属層14が備えるある孔38において、第1金属層12と接続できなかった第1配線16aは、隣接する別の孔38において第1金属層12と電気的に接続することができることが好ましい。これにより、第1配線16aは、短い間隔で第1金属層12と電気的に接続されることができる。例えば、第2金属層14の孔38の配列方向である第1方向と第2方向とが直交する。さらに、孔38の第1方向の配列間隔と第2方向の配列間隔が同じである。この場合、配線16の延伸方向は、第1方向および第2方向に対しそれぞれ45°であることが好ましい。さらに、複数の第1配線16aは、それぞれ複数の第1ビア配線32のうち複数を介し第1金属層12と電気的に接続されている。また、複数の第2配線16bは、それぞれ複数の第2ビア配線34のうち複数を介し第2金属層14と電気的に接続されている。このように、第1配線16aが延伸方向において複数箇所で第1金属層12と接続されることにより、第1配線16aの延伸方向における電流の供給を容易とすることができる。同様に、第2配線16bが延伸方向において複数箇所で第2金属層14と接続されることにより、第2配線16bの延伸方向における電流の供給を容易とすることができる。さらに、第2金属層14は、複数の配線が格子状に形成されている。これにより、複数の孔38を第1方向と第2方向に規則的に配置することができる。よって、一定間隔で、第1配線16aに電流を供給することができる。さらに、第1金属層12は、複数の配線が格子状に形成されている。第2金属層14に形成された複数の孔38と、第1金属層12に形成された複数の孔36とは重なっていない。これにより、孔38の下には第1金属層12が存在するため、孔38を通過し第1配線16aを第1金属層12と電気的に接続することができる。さらに、第2金属層14に形成された1つの孔38に、複数の第1ビア配線32のうち複数が通過する。これにより、第1ビア配線32を効率的に配置することができる。実施例1に係るキャパシタは、例えばデカップリングキャパシタとして用いることができる。デカップリングキャパシタにおいては、例えば、第1金属層12および第2金属層14のいずれか一方が電源に接続される。第1金属層12および第2金属層14の他方はグランドに接続される。これにより、キャパシタには大きな電荷が蓄積される。このため、第1配線16aおよび第2配線16bの延伸方向に大きな電流を供給することになる。よって、このようなキャパシタに、実施例1に係るキャパシタを用いることが好ましい。実施例1に係るキャパシタは、例えばアナログ-デジタル変換器等のアナログ回路のデカップリングキャパシタとして用いることが好ましい。これらの回路においては、電源ノイズが影響し易いため、大きなデカップリングキャパシタを用いることが有効である。さらに、実施例1に係るキャパシタはデカップリングキャパシタ以外のキャパシタ、例えば信号線に直列に接続されるキャパシタ等に用いることもできる。実施例1においては、半導体装置内の半導体基板10上に形成されたキャパシタを例に説明した。実施例1は半導体装置以外にも適用できる。しかしながら、半導体装置においては、微細化に伴い、上下の配線間の容量をキャパシタに用いるより、基板に水平方向の配線間の容量をキャパシタに用いることが容量密度の向上に有利である。よって、半導体装置に実施例1を適用することが好ましい。なお、実施例1では、基板10上に第1金属層12、第1金属層12上に第2金属層14、第2金属層14上に配線16が形成されている。基板10上に、配線16、配線16上に第2金属層14、第2金属層14上に第1金属層12が形成されていてもよい。すなわち、第2金属層14は、第1金属層12の膜厚方向に離間して設けられ、配線16は、第2金属層14の第1金属層12とは反対側の膜厚方向に離間して設けられていればよい。また、実施例1では、第1金属層12が格子状であったが、第1金属層12は例えば孔36を備えないベタパターンでもよい。しかしながら、第1金属層12の応力により第1金属層12が剥がれることを抑制するためには、第1金属層12も複数の孔36を備えることが好ましい。さらに、第1金属層12は格子状であることが好ましい。また、キャパシタの容量を増加させるため、第1配線16aおよび第2配線16bを複数積層する。積層された第1配線16a間をビア配線で電気的に接続し、積層された第2配線16b間をビア配線で電気的に接続してもよい。例えば、非特許文献1の図5に記載されているようなVPPVerticalparallelplates技術を用いることもできる。以上、本発明の実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形変更が可能である。実施例1を含む実施形態に関し、さらに以下の付記を開示する。付記1:第1金属層と、前記第1金属層の膜厚方向に離間して設けられ、第1方向および前記第1方向に交差する第2方向に配列された複数の孔を備えた第2金属層と、前記第2金属層の膜厚方向で前記第1金属層とは反対側に離間して設けられ、前記第1方向および前記第2方向とは異なる方向に延伸し、第1配線と第2配線とが交互に設けられた複数の第1配線および複数の第2配線と、前記複数の第1配線と前記複数の第2配線との間に設けられた誘電体膜と、前記複数の第1配線を、それぞれ前記複数の孔を通過し前記第1金属層に電気的に接続する複数の第1ビア配線と、前記複数の第2配線を、それぞれ前記第2金属層に電気的に接続する複数の第2ビア配線と、を具備することを特徴とするキャパシタ。付記2:前記複数の第1配線は、それぞれ前記複数の第1ビア配線のうち複数を介し前記第1金属層と電気的に接続され、前記複数の第2配線は、それぞれ前記複数の第2ビア配線のうち複数を介し前記第2金属層と電気的に接続されていることを特徴とする付記1記載のキャパシタ。付記3:前記第2金属層は、複数の配線が格子状に形成されていることを特徴とする付記2記載のキャパシタ。付記4:前記第1金属層は、複数の配線が格子状に形成されており、前記第2金属層に形成された複数の孔と、前記第1金属層に形成された複数の孔とは重なっていないことを特徴とする付記3記載のキャパシタ。付記5:前記第2金属層に形成された前記複数の孔には、それぞれ前記複数の第1ビア配線のうち複数が通過することを特徴とする付記1から4のいずれか一項記載のキャパシタ。付記6:前記第1金属層および前記第2金属層のいずれか一方は電源に接続され、前記第1金属層および前記第2金属層の他方はグランドに接続されていることを特徴とする付記1から5のいずれか一項記載のキャパシタ。付記7:前記キャパシタはデカップリングキャパシタであることを特徴とする付記1から5のいずれか一項記載のキャパシタ。付記8:前記第2金属層が備える複数の孔のうちある孔において、第1金属層と接続できなかった第1配線は、隣接する別の孔において前記第1金属層12と電気的に接続することを特徴とする付記1から7のいずれか一項記載のキャパシタ。付記9:半導体基板と、前記半導体基板上に形成された付記1から8のいずれか一項記載のキャパシタと、を具備することを特徴とする半導体装置。