"2つの入力信号がそれぞれゲートに与えられる第1のトランジスタ及び第2のトランジスタと、前記第1のトランジスタのドレインにドレインが接続され、前記第2のトランジスタのドレインにゲートが接続される第3のトランジスタと、前記第1のトランジスタのドレインにゲートが接続され、前記第2のトランジスタのドレインにドレインが接続される第4のトランジスタと、前記第3のトランジスタと前記第4のトランジスタのそれぞれのソースに接続される第1の定電流部と、前記第1のトランジスタのドレインと前記第2のトランジスタのドレインに、ゲートがそれぞれ接続される差動対と、前記差動対の共通のソースに接続される第2の定電流部と、を有し、前記差動対のドレインにそれぞれ対応するノードから出力信号を出力することを特徴とする出力回路。前記差動対のしきい値と、前記第3のトランジスタ及び前記第4のトランジスタのしきい値を互いに等しくし、前記差動対のソース電圧と、前記第3のトランジスタ及び前記第4のトランジスタのソース電圧を互いに等しくした、ことを特徴とする請求項1記載の出力回路。前記第1の定電流部は、前記第3のトランジスタ及び前記第4のトランジスタのソースと、第1の電圧が供給される第1の配線との間に接続され、ゲートに第1のバイアス電圧が供給される第1の定電流トランジスタであり、前記第2の定電流部は、前記差動対の共通のソースと前記第1の配線との間に接続され、ゲートに前記第1のバイアス電圧が供給される第2の定電流トランジスタであり、前記第1の定電流トランジスタのトランジスタ形状と、前記第2の定電流トランジスタのトランジスタ形状を互いに同じとした、ことを特徴とする請求項1又は2に記載の出力回路。前記第1の定電流部は、前記第3のトランジスタ及び前記第4のトランジスタのソースと、第1の電圧が供給される第1の配線との間に接続され、ゲートに第1のバイアス電圧が供給される第1の定電流トランジスタであり、前記第2の定電流部は、前記差動対の共通のソースと前記第1の配線との間に接続され、ゲートに第2のバイアス電圧が供給される第2の定電流トランジスタであり、前記第2のバイアス電圧に基づいて生成する基準電圧と、前記第3のトランジスタ及び前記第4のトランジスタのソース電圧を互いに等しくするように前記第1のバイアス電圧を生成するバイアス電圧制御部を含む、ことを特徴とする請求項1又は2に記載の出力回路。前記第3のトランジスタと前記第4のトランジスタと前記第1の定電流部はそれぞれ、1つのトランジスタ、又は互いに並列接続された複数のトランジスタにより形成され、前記差動対及び前記第2の定電流部はそれぞれ、互いに並列接続された複数のトランジスタにより形成され、前記第3のトランジスタ及び前記第4のトランジスタと、前記差動対のトランジスタ数の比を、前記第1の定電流トランジスタと前記第2の定電流トランジスタのトランジスタ数の比と等しくした、ことを特徴とする請求項3又は4に記載の出力回路。前記第1のトランジスタと並列に接続された第1のダイオードと、前記第2のトランジスタと並列に接続された第2のダイオードを有する、ことを特徴とする請求項1~5のうちの何れか一に記載の出力回路。前記第1のダイオードには直列に第1のスイッチが接続され、前記第2のダイオードには直列に第2のスイッチが接続された、ことを特徴とする請求項6に記載の出力回路。前記第3のトランジスタと並列に接続された第6のトランジスタと、前記第4のトランジスタと並列に接続された第7のトランジスタと、前記2つの入力信号が共に第1のレベルのときに前記第6のトランジスタ及び前記第7のトランジスタをオフするように前記トランジスタに供給する制御信号を生成する信号生成回路と、を有することを特徴とする請求項1~7のうちの何れか一に記載の出力回路。2つの入力信号に応じた2つの内部信号を生成する入力部と、前記2つの内部信号に応じた2つの出力信号を出力する差動部とを有し、前記差動部は、前記2つの内部信号それぞれを受けソースが互いに接続された一対のトランジスタと、前記一対のトランジスタのソースに接続された定電流部とを有し、前記入力部は、前記2つの入力信号が供給され、クロスカップル接続された一対のインバータを有し、前記一対のトランジスタのソース電圧としきい値に応じて前記内部信号を遅延して出力する、ことを特徴とする出力回路。ところで、図7に示す差動増幅器は、図8に示すように、出力信号OUTと反転出力信号XOUTのタイミングに差を生じる。例えば、出力信号OUTが立ち下がるタイミングに対して、反転出力信号XOUTが立ち上がるタイミングに遅延が生じる。なお、出力信号OUT,XOUTは相補信号であるため、反転出力信号XOUTが立ち下がるタイミングに対して、出力信号OUTが立ち上がるタイミングに遅延が生じる。図9に示すように、時刻T1において内部信号INaが上昇すると、その内部信号INaを受ける入力トランジスタM71のオン抵抗値が増加して入力トランジスタM71に流れる電流量が減少し、出力信号OUTが低下する。一方、時刻T1において内部信号XINaが下降する。入力トランジスタM72は、ゲートに受ける内部信号XINaが、高電位電圧VDDから、定電流トランジスタM73のソース-ドレイン間電圧と入力トランジスタM72のしきい値電圧Vthの合計値より低くなるとオンする時刻T2。そして、オンした入力トランジスタM72を介して抵抗R72に電流が流れ、反転出力信号XOUTが上昇する。このように、入力トランジスタM71,M72がオンオフするタイミングが互いに異なる。従って、出力信号OUT,XOUTは、ハイレベルからロウレベルへ変化する出力信号に対して、ロウレベルからハイレベルへ変化するタイミングが常に遅れることになる。このような相補な出力信号OUT,XOUT間の信号の遅れスキュ:Skewにより、出力信号OUT,XOUTのクロスポイントが、同信号OUT,XOUTの振幅の中央でクロスしなくなる。このように、クロスポイントが振幅の中央からずれた出力信号OUT,XOUTは、伝達するデータの品質低下を招く。本発明の一観点によれば、2つの入力信号がそれぞれゲートに与えられる第1のトランジスタ及び第2のトランジスタと、前記第1のトランジスタのドレインにドレインが接続され、前記第2のトランジスタのドレインにゲートが接続される第3のトランジスタと、前記第1のトランジスタのドレインにゲートが接続され、前記第2のトランジスタのドレインにドレインが接続される第4のトランジスタと、前記第3のトランジスタと前記第4のトランジスタのそれぞれのソースに接続される第1の定電流部と、前記第1のトランジスタのドレインと前記第2のトランジスタのドレインに、ゲートがそれぞれ接続され、対応するノードから出力信号が出力される差動対と、前記差動対の共通のソースに接続される第2の定電流部を有する。本発明の一観点によれば、2つの出力信号間のタイミングのずれを低減することができる。以下、各実施形態を添付図面に従って説明する。図1に示すように、データ転送システムは、パーソナルコンピュータPC11とデジタルカメラ12を含み、パーソナルコンピュータ11とデジタルカメラ12はケーブル13を介して互いに接続されている。ケーブル13は、データ転送に用いるインタフェースに応じたケーブル、例えばUSBケーブルである。デジタルカメラ12は、データ転送のためのドライバ回路を含む。ドライバ回路は、例えば差動増幅器である。転送データ、例えば画像データは、デジタルカメラ12からケーブル13を介してパーソナルコンピュータ11に転送される。図2に示すように、デジタルカメラ12に含まれる半導体装置20は、全体を制御するマイクロプロセッサMPU21、インタフェース22、メモリRAM:RandomAccessMemory記憶装置23、及び周辺回路24を含み、これらはバス25を介して互いに接続されている。周辺回路24は、例えば、撮像するためのフォーカス制御、色補正等の画像処理、撮像データを所定形式例えば、JPEG:JointPhotographicExpertsGroupの画像データに変換するデータ変換処理、等を実施する回路を含む。生成された画像データは、図示しない記憶装置に格納される。記憶装置は、例えばハードディスク装置HDD:HardDiskDriveや不揮発性メモリである。インタフェース22はドライバ回路26を含む。ドライバ回路26は、MPU21の制御により、画像データを出力する。この画像データは、ケーブル13を介してパーソナルコンピュータ11に転送される。次に、差動増幅器出力回路の構成例を説明する。第一実施形態以下、第一実施形態を図3,図4に従って説明する。図3に示すように、差動増幅器30は、入力部31と差動部32を有している。入力部31は、入力端子Pi1,Pi2から供給される相補な入力信号IN,XINに基づいて、相補な内部信号INa,XINaを生成する。入力信号INはトランジスタM1のゲートに供給され、反転入力信号XINはトランジスタM2のゲートに供給される。トランジスタM1のソースは低電位電圧VSSが供給される配線に接続されている。なお、以下の説明において、低電位電圧VSSが供給される配線を、その電圧を用いて配線VSSとして説明する。他の電圧についても同様とする。トランジスタM1のドレインはトランジスタM3のドレインと接続されている。トランジスタM2のソースは配線VSSに接続され、ドレインはトランジスタM4のドレインに接続されている。トランジスタM1のドレインとトランジスタM3のドレインとの間のノードN1インバータ33の出力ノードはトランジスタM4のゲートと接続されている。トランジスタM2のドレインとトランジスタM4のドレインとの間のノードN2インバータ34の出力ノードはトランジスタM3のゲートと接続されている。上記のように接続されたトランジスタM1とトランジスタM3は、入力信号INを受ける第1のインバータ33として動作する。また、トランジスタM2とトランジスタM4は、反転入力信号XINを受ける第2のインバータ34として動作する。そして、第1のインバータ33と第2のインバータ34は、互いにクロスカップル接続されている。トランジスタM3のソースとトランジスタM4のソースの間の接続点ノードN3はトランジスタM5に接続されている。トランジスタM5は例えばPチャネルMOSトランジスタである。トランジスタM5のドレインはノードN3に接続され、ソースは高電位電圧VDDが供給される配線以下、配線VDDと接続され、ゲートにバイアス電圧VBが供給される。トランジスタM5は、バイアス電圧VBに応じたドレイン電流を流す定電流源として動作する。トランジスタM5は第1の定電流部の一例である。このトランジスタM5により、ノードN3の電圧Vps1は、高電位電圧VDDから、バイアス電圧VBに応じたトランジスタM5のソース-ドレイン間の電圧だけ低い電圧となる。また、入力部31は、トランジスタM6,M7とORゲート35を含む。ORゲート35には相補な入力信号IN,XINが供給される。ORゲート35の出力端子はトランジスタM6,M7のゲートに接続されている。トランジスタM6,M7は例えばPチャネルMOSトランジスタである。トランジスタM6,M7は、インバータ33,34のトランジスタM3,M4と並列に接続されている。即ち、トランジスタM6のソース及びドレンはトランジスタM3のソース及びドレインとそれぞれ接続され、トランジスタM7のソース及びドレインはトランジスタM4のソース及びドレインとそれぞれ接続されている。ORゲート35は相補な入力信号IN,XINが共にLレベルのときにLレベルの制御信号S1を出力し、入力信号IN,XINのうちの少なくとも1つがHレベルのときにHレベルの制御信号S1を出力する。この制御信号S1は、トランジスタM6,M7のゲートに供給される。トランジスタM6,M7は、Hレベルの制御信号S1に応答してオフし、Lレベルの制御信号S1に応答してオンする。オンしたトランジスタM6は、トランジスタM3のソースとドレインとを互いに接続する。同様に、トランジスタM7は、トランジスタM4のソースとドレインを互いに接続する。従って、入力信号IN,XINが共にLレベルのとき、インバータ33,34の出力ノードN1,N2の電位は、ノードN3の電位と等しくなる。つまり、ORゲート35とトランジスタM6,M7は、Lレベルの入力信号IN,XINに応答して、内部信号INa,XINaの電位をノードN3の電位と等しくする。トランジスタM6,M7とORゲート35は信号生成回路の一例である。また、入力部31はスイッチSW1,SW2とダイオードD1,D2を含む。スイッチSW1の第1端子はノードN1に接続され、スイッチSW1の第2端子はダイオードD1のアノードに接続され、ダイオードD1のカソードは配線VSSに接続されている。同様に、スイッチSW2の第1端子はノードN2に接続され、スイッチSW2の第2端子はダイオードD2のアノードに接続され、ダイオードD2のカソードは配線VSSに接続されている。ダイオードD1とダイオードD2は、互いに同じ電気的特性を持つように形成されている。スイッチSW1,SW2は、例えば、図2に示すMPU21から供給される制御信号に応答してオンオフする。例えば、MPU21は、データ転送を行う場合に、第1レベル例えばHレベルの制御信号を出力し、データ転送を行わない期間、第1レベルと異なる第2レベル例えばLレベルの制御信号を出力する。スイッチSW1,SW2は、第1レベルの制御信号に応答してオンし、第2レベルの制御信号に応答してオフする。スイッチSW1がオンすると、ダイオードD1のアノードはノードN1に接続される。このノードN1に接続されたダイオードD1は、トランジスタM1がオフしているとき、ノードN1の電圧、即ち内部信号INaのレベルを、低電位電圧VSSからダイオードD1のしきい値電圧順方向電圧Vd1高い電位にクランプする。トランジスタM1がオンしたとき、ノードN1の電位は低電位電圧VSSレベルとなる。従って、内部信号INaは、低電位電圧VSSからダイオードD1のしきい値電圧Vd1まで遷移する。スイッチSW1がオフし、トランジスタM1がオフしているとき、ノードN1の電圧は、トランジスタM3,M5によって高電位電圧VDDレベルとなる。従って、オンしたスイッチSW1とダイオードD1は、ノードN1の電圧範囲、即ち内部信号INaの振幅を制限する。同様に、スイッチSW2がオンするとき、ノードN2に接続されるダイオードD2は、ノードN2の電位反転内部信号XINaのレベルを、低電位電圧VSSからダイオードD2のしきい値電圧順方向電圧Vd2高い電位にクランプする。従って、オンしたスイッチSW2とダイオードD2は、ノードN2の電圧範囲、即ち反転内部信号XINaの振幅を制限する。上記のノードN1,N2は差動部32に接続されている。そして、ノードN1の電圧を持つ内部信号INaと、ノードN2の電圧を持つ内部信号XINaは差動部32に供給される。差動部32は、内部信号INaをゲートに受けるトランジスタM11と、内部信号XINaをゲートに受けるトランジスタM12を有している。トランジスタM11,M12は例えばPチャネルMOSトランジスタである。トランジスタM11,M12のソースは互いに接続され、その接続点ノードN11はトランジスタM13に接続されている。トランジスタM13は例えばPチャネルMOSトランジスタである。トランジスタM13のドレインはノードN11に接続され、ソースは配線VDDに接続され、ゲートにバイアス電圧VBが供給される。トランジスタM13は、バイアス電圧VBに応じたドレイン電流を流す定電流源として動作する。トランジスタM13は第2の定電流部の一例である。このトランジスタM13により、ノードN11の電圧Vps2は、高電位電圧VDDから、バイアス電圧VBに応じたトランジスタM13のソース-ドレイン間の電圧だけ低い電圧となる。トランジスタM11のドレインは抵抗R11,R12を介して配線VSSに接続されている。トランジスタM12のドレインは抵抗R13,R14を介して配線VSSに接続されている。抵抗R11と抵抗R12の間のノードN12は出力端子Po1に接続され、抵抗R13と抵抗R14の間のノードN13は出力端子Po2に接続されている。入力部31において、対となるトランジスタは、互いに同じ電気的特性を持つように、形状等が設定されている。すなわち、インバータ33のトランジスタM1と、インバータ34のトランジスタM2は、互いに同じ電気的特性を持つように形成されている。例えば、トランジスタM1のゲート長及びゲート幅と、トランジスタM2のゲート長及びゲート幅は、それぞれ互いに同じ値に設定されている。同様に、インバータ33のトランジスタM3と、インバータ34のトランジスタM4は、互いに同じ電気的特性を持つように形成されている。同様に、差動部32において、対となるトランジスタ、すなわち内部信号INaを受け取るトランジスタM11と、反転内部信号XINaを受け取るトランジスタM12は、互いに同じ電的特性を持つように形成されている。入力部31において、トランジスタM5は、インバータ33,34に電流を供給する。差動部32において、トランジスタM13は、一対のトランジスタM11,M12に電流を供給する。そして、差動部32のトランジスタM13は、入力部31のトランジスタM5が流す電流と比例した量の電流を流すように設定されている。例えば、トランジスタM5に流れる電流量と、トランジスタM13に流れる電流量との比が、1対61:6となるように、両トランジスタM5,M13が設定されている。トランジスタM5とトランジスタM13の電流比は、例えば、並列に接続するトランジスタの数により設定される。例えば、トランジスタM13は、トランジスタM5と同じ形状に形成された6個のトランジスタ第1の単位トランジスタを含み、これら6個のトランジスタは互いに並列に接続される。トランジスタM5と第1の単位トランジスタは、ゲート長及びゲート幅が互いに等しい。トランジスタM5と第1の単位トランジスタは、同じ電気的特性同じしきい値電圧を持つ。従って、トランジスタM5とトランジスタM13は、同じしきい値電圧を持ち、所定比1:6の電流を流すように形成される。同様に、同じ信号をゲートに受けるトランジスタは、上記のトランジスタM5,M13の電流比と同じ電流比となるように設定されている。即ち、内部信号INaをゲートに受けるトランジスタM4とトランジスタM11は、それぞれの電流の比が所定比1:6となるように、設定されている。例えば、トランジスタM11は、トランジスタM4と同じ形状に形成された6個のトランジスタ第2の単位トランジスタを含み、これら6個のトランジスタは互いに並列に接続される。従って、トランジスタM4とトランジスタM11は、同じしきい値電圧を持ち、所定比1:6の電流を流すように形成される。同様に、反転内部信号XINaをゲートに受けるトランジスタM3とトランジスタM12は、それぞれの電流の比が所定比1:6となるように、設定されている。例えば、トランジスタM12は、トランジスタM3と同じ形状に形成された6個のトランジスタ第2の単位トランジスタを含み、これら6個のトランジスタは互いに並列に接続される。従って、トランジスタM3とトランジスタM12は、同じしきい値電圧を持ち、所定比1:6の電流を流すように形成される。上記したように、トランジスタM5とトランジスタM13の電流比は、トランジスタM4とトランジスタM11の電流比、トランジスタM3とトランジスタM12の電流比と等しい。また、トランジスタM3,M4のしきい値電圧は、トランジスタM11,M12のしきい値電圧と等しい。従って、ノードN3の電圧Vps1と、ノードN11の電圧Vps2は、互いに等しい。そして、トランジスタM4のゲートとトランジスタM11のゲートには、内部信号INaが供給される。トランジスタM3のゲートとトランジスタM12のゲートには、反転内部信号XINaが供給される。従って、トランジスタM4とトランジスタM11は、内部信号INaに応答して、同じタイミングでオンする。同様に、トランジスタM3とトランジスタM12は、反転内部信号XINaに応答して、同じタイミングでオンする。次に、差動増幅器30の動作を説明する。図4に示すように、Lレベル低電位電圧VSSレベルの入力信号INと、Hレベル高電位電圧VDDレベルの反転入力信号XINが供給されている。このとき、図3に示すトランジスタM1はLレベルの入力信号INに応答してオフし、トランジスタM2はHレベルの反転入力信号XINに応答してオンする。その結果、図4に示すように、内部信号INaは、低電位電圧VSSから図3に示すダイオードD1のしきい値電圧Vd1高い電位であり、反転内部信号XINaはLレベル低電位電圧VSSレベルである。時刻T0において、入力信号INが上昇を開始し、反転入力信号XINが下降を開始する。次いで、入力信号INがトランジスタM1のしきい値電圧Vt1を越える時刻T1と、トランジスタM1がオンして内部信号INaが下降する。内部信号INaがノードN3の電圧Vps1からトランジスタM11のしきい値電圧Vt11低い電圧V1より低くなる時刻T2と、トランジスタM11がオンする。このオンしたトランジスタM11を介して電流が抵抗R11,R12に流れ、出力信号OUTの電圧が上昇する。このとき、内部信号INaはトランジスタM4のゲートに供給され、このトランジスタM4のしきい値はトランジスタM11のしきい値と等しい。従って、トランジスタM4がオンする。このオンしたトランジスタM4に流れる電流によってノードN2の電位、即ち反転内部信号XINaの電圧が上昇する。この反転内部信号XINaは、差動部32のトランジスタM12のゲートに供給される。従って、トランジスタM12を介して抵抗R13,R14に流れる電流は減少し始め、反転出力信号XOUTの電圧が低下する。すなわち、時刻T2において、出力信号OUTの電圧が上昇を開始し、反転出力信号XOUTの電圧が下降を開始する。つまり、出力信号OUTが変化するタイミングと、反転出力信号XOUTが変化するタイミングとが一致する。次いで、反転内部信号XINaが電圧V1を越える時刻T3と、トランジスタM12がオフし、反転出力信号XOUTは低電位電圧VSSレベルとなる。反転内部信号XINaはトランジスタM4のゲートに供給される。従って、トランジスタM4がオフし、内部信号INaが低電位電圧VSSレベルとなる。従って、トランジスタM11のゲート電圧はこれ以上低下しないため、トランジスタM11に流れる電流量は変化しない。また、時刻T3において、トランジスタM12が既にオフしているため、トランジスタM12のゲート電圧が更に上昇しても、トランジスタM12はオフ横隊を維持し続けるため、トランジスタM12に流れる電流量は変化せず、トランジスタM11に流れる電流量への影響はない。このため、出力信号OUTの電圧は上昇しない。従って、出力信号OUTと反転出力信号XOUTが同じタイミングで上昇と下降が終了し、安定したレベルとなる。次いで、反転内部信号XINaが、低電位電圧VSSからダイオードD2のしきい値電圧Vd2高い電圧を越える時刻T4と、ダイオードD2がオンして反転内部信号XINaをクランプする。以上では、Lレベルの入力信号INがHレベルへ変化Hレベルの反転入力信号XINがLレベルへ変化と変化するときについて説明した。これに対し、Lレベルの反転入力信号XINがHレベルへ変化Hレベルの入力信号INがLレベルへ変化するときも同様であるため、図面及び説明を省略する。このように、差動増幅器30は、入力信号IN,XINの変化に対して、出力信号OUTを変更するタイミングと、反転出力信号XOUTを変更するタイミングとを一致させる。その結果、出力信号OUTと反転出力信号XOUTが互いに等しくなるときの電圧出力信号OUTの波形と反転出力信号XOUTの波形が交差するときの電圧は、出力信号OUT,XOUTの振幅の中間電圧となる。以上記述したように、本実施形態によれば、以下の効果を奏する。1入力信号IN,XINはトランジスタM1,M2のゲートに供給される。トランジスタM1のドレインはトランジスタM3のドレインとトランジスタM4のゲートに接続され、トランジスタM2のドレインはトランジスタM3のゲートとトランジスタM4のドレインに接続される。また、トランジスタM1,M2のドレインは差動対のトランジスタM11,M12のゲートに接続される。トランジスタM3,M4のソースには、ゲートにバイアス電圧VBが供給されるトランジスタM5が接続される。トランジスタM11,M12のソースには、ゲートにバイアス電圧VBが供給されるトランジスタM13が接続される。入力信号INがトランジスタM1のしきい値電圧Vt1を越えると、トランジスタM1がオンして内部信号INaが下降する。その内部信号INaがノードN3の電圧Vps1からトランジスタM11のしきい値電圧Vt11低い電圧V1より低くなると、トランジスタM11がオンする。このオンしたトランジスタM11を介して電流が抵抗R11,R12に流れ、出力信号OUTの電圧が上昇する。このとき、内部信号INaに応答してトランジスタM4がオンし、反転内部信号XINaの電圧が上昇する。この反転内部信号XINaにより、トランジスタM12を介して抵抗R13,R14に流れる電流は減少し始め、反転出力信号XOUTの電圧が低下する。このように、差動増幅器30は、入力信号IN,XINの変化に対して、出力信号OUTを変更するタイミングと、反転出力信号XOUTを変更するタイミングとを一致させることができる。そして、出力信号OUTと反転出力信号XOUTが互いに等しくなるときの電圧出力信号OUTの波形と反転出力信号XOUTの波形が交差するときの電圧を、出力信号OUT,XOUTの振幅の中間電圧とすることができる。2ORゲート35とトランジスタM6,M7は、Lレベルの入力信号IN,XINに応答して、内部信号INa,XINaの電位をノードN3の電位と等しくする。従って、共にLレベルの入力信号IN,XINによって内部信号INa,XINaが不定となるのを防ぐことができる。そして、ノードN3の電位は、ノードN11の電位と等しい。従って、トランジスタM11及びトランジスタM12は、ゲートにソース電圧Vps2と等しい内部信号INa,XINaがそれぞれ供給され、オフする。従って、出力信号OUT,XOUTは共にLレベル低電位電圧VSSレベルとすることができる。3入力信号INをゲートに受けるトランジスタM1のドレイン-ソース間にはスイッチSW1とダイオードD1が直列に接続される。同様に、反転入力信号XINをゲートに受けるトランジスタM2のドレイン-ソース間にはスイッチSW2とダイオードD2が直列に接続される。内部信号INa,XINaは、低電位電圧VSSからダイオードD1,D2のしきい値電圧順方向電圧高い電圧から下降する。ダイオードD1,D2が無い場合、内部信号INa,XINaは高電位電圧VDDレベルとなる。従って、内部信号INa,XINaを高電位電圧VDDから下降させる場合と比べ、図4に示す電圧V1より低くなるまでに要する時間、即ち、トランジスタM11,M12がオフするまでに要する時間が短くなる。この結果、データを高速に転送することが可能となる。4ダイオードD1,D2にスイッチSW1,SW2を直列に接続した。従って、スイッチSW1,SW2をオフすることで、ダイオードD1,D2に電流が流れなくなる。従って、消費電流を低減することができる。5ダイオードD1,D2は、内部信号INa,XINaの振幅を制限する。振幅が大きいと、所定のレベルに変化するまでに時間がかかる。入力信号IN,XINを短い周期で反転する場合、内部信号INa,XINaが例えば高電位電圧VDDレベルになるまえに、次の変化が開始する場合があり、符号間干渉が発生する。従って、内部信号INa,XINaの振幅を制限することにより、データ転送における符号間干渉を抑制することができる。第二実施形態以下、第二実施形態を図5に従って説明する。なお、上記実施形態と同じ部材については同じ符号を付し、説明の全て又は一部を省略する。図5に示すように、差動増幅器40は、入力部31aと、差動部32と、バイアス電圧制御部41を有している。入力部31aのトランジスタM5のゲートとドレインはバイアス電圧制御部41に接続されている。バイアス電圧制御部41は、トランジスタM21,M22、抵抗R21、オペアンプ42を含む。トランジスタM21,M22は例えばPチャネルMOSトランジスタである。トランジスタM21のソースは配線VDDに接続され、ドレインはトランジスタM22のソースに接続され、ゲートにバイアス電圧VBが供給される。トランジスタM22のドレインは抵抗R21の第1端子に接続され、抵抗R21の第2端子は配線VSSに接続されている。トランジスタM22のゲートは配線VSSに接続されている。トランジスタM21とトランジスタM22の間のノードN21はオペアンプ42の反転入力端子に接続されている。オペアンプ42の非反転入力端子は入力部31aのノードN3、つまりトランジスタM5のドレインに接続されている。オペアンプ42の出力端子はトランジスタM5のゲートに接続されている。バイアス電圧制御部41に含まれるトランジスタM21とトランジスタM22と抵抗R21は、差動部32のトランジスタM13とトランジスタM11M12と抵抗R11,R12R13,R14に対応するように形成されている。例えば、トランジスタM21はトランジスタM13と同量の電流を流すように形成され、トランジスタM22はトランジスタM11M12と同量の電流を流すように形成されている。そして、抵抗R21の抵抗値は、抵抗R11と抵抗R12の合成抵抗値と等しくなるように形成されている。このように形成されたトランジスタM21,M22及び抵抗R21は、差動部32のノードN11の電圧Vps2を、トランジスタM21とトランジスタM22の間のノードN21における基準電圧Vps3と、等しくする。オペアンプ42は、2つの入力端子における電圧を互いに等しくするようにバイアス電圧VB1を生成する。従って、オペアンプ42は、トランジスタM5のドレイン電圧、即ちノードN3の電圧Vps1と、ノードN21の電圧Vps3とを互いに等しくする。ノードN21の電圧Vps3は、差動部32におけるノードN11の電圧Vps2と等しい。従って、オペアンプ42は、入力部31aにおけるノードN3の電圧Vps1を、ノードN11の電圧Vps2と等しくする。以上記述したように、本実施形態によれば、上記の第一実施形態の効果に加え、以下の効果を奏する。6バイアス電圧制御部41は、バイアス電圧VBとトランジスタM21,M22及び抵抗R21により生成した基準電圧Vps3に、ノードN3の電圧Vps1、即ちトランジスタM3,M4のソース電圧を等しくするように、トランジスタM5を制御する。従って、差動部32におけるノードN11の電圧Vps2、即ちトランジスタM11,M12のソース電圧と、トランジスタM3,M4のソース電圧を互いに等しくすることができる。また、温度変化等の要因によってノードN3の電圧Vps1とノードN11の電圧Vps2とに差が生じるのを抑制することができる。その結果、温度変化等により出力信号OUT,XOUTのタイミングにずれが生じることを抑制することができる。尚、上記各実施形態は、以下の態様で実施してもよい。上記各実施形態において、PチャネルMOSトランジスタをNチャネルMOSトランジスタに、NチャネルMOSトランジスタをPチャネルMOSトランジスタに置き換えてもよい。トランジスタが置き換えられた差動増幅器は、上記各実施形態と同じ効果を奏する。例えば、図3に示す差動増幅器30は、図6に示すようになる。なお、図6に示す差動増幅器50において、図3に示す差動増幅器30に対応する部材について同じ符号を付している。なお、ダイオードD1,D2の接続や、電位の設定などが、図3に示す差動増幅器30と逆になることはいうまでもない。この差動増幅器50は、図3に示すORゲート35に替えてANDゲート51を有している。ANDゲート51は相補な入力信号IN,XINが共にHレベルのときにHレベルの制御信号S2を出力し、入力信号IN,XINのうちの少なくとも1つがLレベルのときにLレベルの制御信号S2を出力する。この制御信号S2は、トランジスタM6,M7のゲートに供給される。トランジスタM6,M7は、Hレベルの制御信号S2に応答してオンし、Lレベルの制御信号S2に応答してオフする。オンしたトランジスタM6は、トランジスタM3のソースとドレインとを互いに接続する。同様に、トランジスタM7は、トランジスタM4のソースとドレインを互いに接続する。従って、入力信号IN,XINが共にHレベルのとき、ノードN1,N2の電位は、ノードN3の電位と等しくなる。つまり、ANDゲート51とトランジスタM6,M7は、Hレベルの入力信号IN,XINに応答して、内部信号INa,XINaの電位をノードN3の電位と等しくする。従って、出力信号OUT,XOUTは共にLレベル低電位電圧VSSレベルとすることができる。上記各実施形態において、例えば、トランジスタM5とトランジスタM13の比率トランジスタ数を適宜変更してもよい。上記各実施形態において、スイッチSW1,SW2を省略してもよい。上記各実施形態において、スイッチSW1,SW2及びダイオードD1,D2を省略してもよい。上記各実施形態において、トランジスタM6,M7と、トランジスタM6,M7を制御する信号を生成するORゲート35又はANDゲート51を省略してもよい。上記各実施形態において、ORゲート35に換えて排他的論理和ゲートEX-ORゲートを用いてもよい。EX-ORゲートは、互いに同じレベルの入力信号IN,XIN共にHレベル、または共にLレベルに応答してLレベルの信号を出力し、互いに異なるレベルの入力信号IN,XINに応答してHレベルの信号を出力する。従って、EX-ORゲートとトランジスタM6,M7は、互いに同じレベルの入力信号IN,XINに応答して、内部信号INa,XINaの電位をノードN3の電位と等しくする。従って、入力信号IN,XINが共にLレベル、又は共にHレベルのときに、出力信号OUT,XOUTは共にLレベル低電位電圧VSSレベルとすることができる。このように、データを転送する所定の規格例えば、USBuniversalserialbus2.0規格に対応するドライバ回路を提供することができる。上記各実施形態では、機器間図1に示すパーソナルコンピュータ11とデジタルカメラ12の間でデータ転送を行うドライバ回路に差動増幅器30、40,50を用いたが、他の装置から信号を出力する場合に用いてもよい。例えば、1つの機器に含まれる1つの装置から他の装置へ信号を出力する場合や、1つの半導体装置内において1つの回路から他の回路へ信号を出力する場合、等に上記の差動増幅器を用いてもよい。"