複数のシステムモジュールSYSMODを備える自動試験装置で用いられる装置であって、一のシステムモジュールSYSMODは、一の時間測定部TMUを備え、前記時間測定部TMUは、グローバルタイムスタンプモジュールGTSMを備え、前記グローバルタイムスタンプモジュールGTSMは、複数のグローバルタイムスタンプコアGTSCを備え、前記複数のグローバルタイムスタンプコアGTSCはそれぞれ、少なくとも2つの情報を受信する情報受信部と、複数のグローバルタイムスタンプコアGTSCによるデータ取得を同期させるべく、コア入力INにおいてイベントEVを受信するイベント受信部と、前記コア入力INで受信される前記イベントEVから対象イベントEV_INTを決定するイベント決定部と、対象イベントEV_INTが決定されると、クロック情報CL_INFに対応するタイムスタンプカウンタTSCの現在のステータスTSを記録するようにタイムスタンプメモリTSMに指示する指示部とを備え、受信する前記2つの情報のうち第1の情報は前記クロック情報CL_INFを含み、前記受信する2つの情報のうち第2の情報は同期情報SYNC_INFを含み、前記グローバルタイムスタンプモジュールGTSMはさらに、前記複数のグローバルタイムスタンプコアGTSCに共通時間基準を供給することによって、前記複数のグローバルタイムスタンプコアGTSCによるデータ取得を同期させる供給部を備える、装置。前記時間測定部TMUの入力の数は少なくとも、被試験デバイスに対する前記システムモジュールSYSMODのI/Oポートの数と同じである請求項1に記載の装置。複数の異なる時間測定部TMUの複数の異なる分解能をスケーリングして一の統一分解能を提供するスケーリング部をさらに備える請求項1または請求項2に記載の装置。タイムスタンプカウンタTSCの2つの値の間のイベント時間を補間する補間部をさらに備える請求項1から請求項3のうちいずれか一項に記載の装置。アナログ信号をデジタル化した値を比較するアナログ比較器をエミュレートするエミュレート部をさらに備え、タイムスタンプTSは、アナログ信号をデジタル化した値を比較するデジタル比較器によって生成される請求項1から請求項4のうちいずれか一項に記載の装置。複数の前記時間測定部TMUについて記録されたタイムスタンプ値TSを収集する収集部をさらに備える請求項1から請求項5のうちいずれか一項に記載の装置。収集された前記タイムスタンプ値TSに基づいて時間差を計算する計算部を備える請求項6に記載の装置。複数のグローバルタイムスタンプコアGTSCを備える、自動試験装置で用いられるグローバルタイムスタンプモジュールGTSMのための方法であって、前記複数のグローバルタイムスタンプコアGTSCはそれぞれ、少なくとも2つの情報を受信する段階と、複数のグローバルタイムスタンプコアGTSCによるデータ取得を同期させるべく、コア入力CIにおいてイベントEVを受信する段階と、前記コア入力CIで受信される前記イベントEVから対象イベントEV_INTを決定する段階と、対象イベントEV_INTが決定されると、クロック情報CL_INFに対応するタイムスタンプカウンタTSCの現在のステータスTSを記録するようにタイムスタンプメモリTSMに指示する段階とを備え、前記グローバルタイムスタンプモジュールGTSMのための方法はさらに、前記複数のグローバルタイムスタンプコアGTSCに共通時間基準を供給することによって、前記複数のグローバルタイムスタンプコアGTSCによるデータ取得を同期させる段階を備え、受信する前記2つの情報のうち第1の情報は前記クロック情報CL_INFを含み、前記受信する2つの情報のうち第2の情報は同期情報SYNC_INFを含む方法。自動試験装置で用いられるグローバルタイムスタンプコアGTSCのための方法であって、少なくとも2つの情報を受信する段階と、複数のグローバルタイムスタンプコアGTSCによるデータ取得を同期させるべく、コア入力CIにおいてイベントEVを受信する段階と、前記コア入力CIで受信される前記イベントEVから対象イベントEV_INTを決定する段階と、対象イベントEV_INTが決定されると、クロック情報CL_INFに対応するタイムスタンプカウンタTSCの現在のステータスTSを記録するようにタイムスタンプメモリTSMに指示する段階とを備え、受信する前記2つの情報のうち第1の情報は前記クロック情報CL_INFを含み、前記受信する2つの情報のうち第2の情報は同期情報SYNC_INFを含む、方法。前記タイムスタンプカウンタTSCは、前記同期情報SYNC_INFのリセット情報に応じてリセットされる請求項9に記載の方法。このため、本発明の1以上の実施形態は、上述した問題のうち少なくとも1つを解決するATEおよびATEで利用される方法を提供することを目的とする。この目的は、独立請求項に記載した装置および方法によって達成することができる。従属請求項には好ましい実施形態を記載する。具体的には、複数のシステムモジュールを備える自動試験装置で用いられる装置によって上記の目的は達成される。一のシステムモジュールは、一の時間測定部TMUを備え、時間測定部TMUは、グローバルタイムスタンプモジュールを備え、グローバルタイムスタンプモジュールは、複数のグローバルタイムスタンプコアを備える。複数のグローバルタイムスタンプコアはそれぞれ、少なくとも2つの情報を受信する情報受信部を備え、受信する2つの情報のうち第1の情報はクロック情報を含み、受信する2つの情報のうち第2の情報は同期情報を含む。グローバルタイムスタンプコアはさらに、複数のグローバルタイムスタンプコアによるデータ取得を同期させるべく、コア入力においてイベントを受信するイベント受信部を備える。グローバルタイムスタンプコアはさらに、コア入力で受信される前記イベントから対象イベントを決定するイベント決定部と、対象イベントが決定されると、クロック情報に対応するタイムスタンプカウンタの現在のステータスを記録するようにタイムスタンプメモリに指示する指示部とを備える。グローバルタイムスタンプモジュールはさらに、複数のグローバルタイムスタンプコアに共通時間基準を供給することによって、複数のグローバルタイムスタンプコアによるデータ取得を同期させる供給部を備える。電子機器、特に、同期デジタル回路において、クロック情報とは、ロー状態とハイ状態との間で変動するタイプの信号であり、複数の回路の動作を調整するために用いられるとしてよい。クロック情報は、例えば、クロック生成器によって生成される。より複雑な構成も利用され得るが、最も一般的なクロック信号は、ディーティサイクルが50の方形波の形状を取り、周波数は一定であることが多い。同期を取るためにクロック情報および/またはクロック信号を用いる回路は、クロックサイクルの立ち上がりエッジまたは立ち下がりエッジのいずれかでアクティブとなり、ダブルデータレートの場合には、クロックサイクルの立ち上がりエッジおよび立ち下がりエッジの両方でアクティブとなるとしてよい。同期情報は多岐にわたり、同期が開始された時間、同期にかかった時間、同期させる対象、同期対象のステータス、データを処理する時間等が含まれるとしてよい。本発明はこのため、分散している時間測定素子を、好ましくは複数のグローバルタイムスタンプコアのデータ取得の時間が同期するように、同期させるという目的を達成する。ATEで同期を実現する方法には複数ある。簡単な方法としては、例えばスタートリガを用いて、トリガソースからトリガデスティネーションまたはトリガデスティネーション群までの高帯域幅信号経路を走らせる方法がある。このトリガメカニズムでは、アナログのマルチプレクサおよびセレクタを利用すると共に、さまざまなデスティネーションのための多数の個別のケーブル、または、何らかの種類のトリガバスを用いる。別の方法では、ベクトル同期装置イネーブルEnableInstrument:EINSTを利用し、1つのシーケンサを利用し、テスタにおいてEINSTトークンを含むシーケンス制御ベクトルを分配する。デジタル時間基準を設けることによって、システムクロックとベクトル時間との間の関係について、正確なものとすることができると共にデジタル制御が可能となる。このプロセスは、以下のようにまとめることができる。試験において、最初のベクトルがクロックサイクル境界で開始され、後続のベクトルはそれぞれ、先行する全てのベクトル時間の合計に等しい時間だけ間隔を空けて開始され、後続の各ベクトルの開始時間は、特定のクロックサイクルおよびこのサイクルの一部によって定められる。コア入力イベントは、試験中にDUTが発生させるイベントであればどのようなイベントであってもよい。対象イベントは、発生したコア入力イベントのうち特に有用なイベントであることが好ましく、ATEまたはATEの一部によって判断される。共通時間基準とは、上述のクロック情報、クロック情報の一部、上述の同期情報、同期情報の一部、これらの情報またはこれらの情報の一部または複数のグローバルタイムスタンプコアのデータ取得を同期させる上で利用され得る任意のその他の有用な情報の任意の組み合わせであってよい。イベントのタイムスタンプは、システム全体の任意の対象信号について並行して記録され、並行して記録されるとしてよい。そして、時間測定は、タイムスタンプ記録間の時間差を計算することによって簡単に行なうとしてよい。記録を並行して行なうため、多くの異なる時間スタンプ、例えば、時間値が並行して記録される可能性がある。1つのテストサイクルが完了すると、通常はデジタルパターンによって、全ての絶対測定結果が既に記録されている。そして、システムコントローラは、必要なタイムスタンプを全て収集して、必要となる相対タイミングを計算するとしてよい。上述の方法によると、DUTの試験に必要な試験時間を大幅に短縮することができるとしてよい。マルチサイトに用いられる場合であっても、シングルサイトで用いられる場合に比べてオーバーヘッドが非常に限られている。試験時間が増加する理由は、複数の異なるDUTのタイムスタンプ値を読み出して、最後に計算を行なうことが原因である可能性がある。このため、本発明では、高い試験スループットを維持しつつ複合的な時間測定を実行するとしてよい。本発明に係る装置は、試験時間を改善することに加えて、搭載ボードの設計を簡略化し、搭載ボードのコストを低減し、信頼性を高めるとしてよい。本発明の一実施形態によると、時間測定部の入力の数は少なくとも、被試験デバイスに対するシステムモジュールのI/Oポートの数と同じである。被試験デバイスに対するシステムモジュールのI/Oポートの数と同じであることが好ましい。本発明の別の実施形態によると、当該装置は、複数の異なる時間測定部の複数の異なる分解能をスケーリングして一の統一分解能を提供するスケーリング部を備える。本発明の別の実施形態によると、当該装置は、タイムスタンプカウンタの2つの値の間のイベント時間を補間する補間部を備える。本発明の別の好ましい実施形態によると、当該装置は、アナログ信号をデジタル化した値を比較するアナログ比較器をエミュレートするエミュレート部を備え、タイムスタンプは、アナログ信号をデジタル化した値を比較するデジタル比較器によって生成される。上述のシステムアーキテクチャは、グローバルタイムスタンプモジュールおよびグローバルタイムスタンプコアの全てについて同じハードウェアとすることに限定されない。タイムスタンプカウンタは、信号群毎に分解能を変えるとしてよい。低速信号、例えば、電圧/電流VI源の信号比較器は、デジタルピンの比較器に比べて低い分解能で記録するとしてよい。モジュールファームウェアまたはドライバソフトウェアは、ハードウェア毎に異なる分解能を統一分解能にスケーリングするとしてよい。このようなスケーリング構成によって、例えば、低分解能信号および高分解能信号を異なるデバイスで処理することができるという利点が得られ、デバイスの複雑性をさらに低くすることができるので、試験コストがさらに低減されるとしてよい。高分解能での時間測定のために、グローバルタイムスタンプコアは、高分解能時間測定ハードウェアを追加で有するとしてよい。このハードウェアは、2つの連続するグローバルタイムスタンプカウンタの値の間のイベント時間を補間するとしてよい。高分解能時間測定ハードウェアの値は、グローバルタイムスタンプカウンタの値と共に格納されるとしてよい。タイムスタンプの取得方法については、上述したアナログの比較器およびハードウェアを用いる以外の方法で取得する場合があるとしてよい。例えば、アナログの比較器が利用されていないデジタル制御VI源で取得するとしてよい。この場合、アナログ信号をデジタル化した値を比較してデジタルタイムスタンプを生成するデジタル比較器によって機能をエミュレートするとしてよい。本発明の別の実施形態によると、当該装置は、複数の時間測定部について記録された現在のステータスタイムスタンプ値を収集する収集部を備える。本発明の別の実施形態によると、当該装置は、収集された前記タイムスタンプ値TSに基づいて時間差を計算する計算部を備える。さらに、複数のグローバルタイムスタンプコアを備える自動試験装置で用いられる方法によって上記の本発明の目的は達成される。時間測定部を含んでいる各システムモジュールについて好ましい実施形態として、自動試験装置で用いられる当該方法は、少なくともグローバルタイムスタンプコアを備え、時間測定部を含んでいる各システムモジュールについてより好ましい実施形態として、自動試験装置で用いられる当該方法は、グローバルタイムスタンプコアを備える。複数のグローバルタイムスタンプコアはそれぞれ、少なくとも2つの情報を受信する段階を備える。受信する前記2つの情報のうち第1の情報はクロック情報を含み、前記受信する2つの情報のうち第2の情報は同期情報を含む。グローバルタイムスタンプコアはさらに、複数のグローバルタイムスタンプコアによるデータ取得を同期させるべく、コア入力においてイベントを受信する段階を備える。グローバルタイムスタンプコアはさらに、コア入力CIで受信される前記イベントEVから対象イベントEV_INTを決定する段階を備える。グローバルタイムスタンプコアはさらに、対象イベントEV_INTが決定されると、前記クロック情報CL_INFに対応するタイムスタンプカウンタTSCの現在のステータスTSを記録するようにタイムスタンプメモリTSMに指示する段階を備える。グローバルタイムスタンプモジュールのための方法はさらに、複数のグローバルタイムスタンプコアGTSCに共通時間基準を供給することによって、前記複数のグローバルタイムスタンプコアGTSCによるデータ取得を同期させる段階を備える。さらに、自動試験装置で用いられるグローバルタイムスタンプコアのための方法を含む自動試験装置で用いられる方法によって上記の本発明の目的は達成される。当該方法は、少なくとも2つの情報を受信する段階を備え、受信する2つの情報のうち第1の情報はクロック情報を含み、受信する2つの情報のうち第2の情報は同期情報を含む。上述した自動試験装置で用いられるグローバルタイムスタンプコアのための方法はさらに、複数のグローバルタイムスタンプコアによるデータ取得を同期させるべく、コア入力においてイベントを受信する段階を備える。上述した自動試験装置で用いられるグローバルタイムスタンプコアのための方法はさらに、コア入力で受信されるイベントから対象イベントを決定する段階を備える。上述した自動試験装置で用いられるグローバルタイムスタンプコアのための方法はさらに、対象イベントが決定されると、前記クロック情報に対応するタイムスタンプカウンタの現在のステータスを記録するようにタイムスタンプメモリに指示する段階を備える。本発明の一実施形態によると、上述した自動試験装置で用いられるグローバルタイムスタンプコアのための方法において、タイムスタンプカウンタは、同期情報のリセット情報に応じてリセットされる。従来の自動試験装置では、専用TMUの入力間、または、単一の入力において直接時間測定を実行している。測定毎に1つの値が読み出されるとしてよい。本発明を好ましい実施形態を参照しつつ以下で説明するが、好ましい実施形態は、本発明の範囲を限定するものではなく本発明の一例を説明するためのものである。実施形態で説明する特徴および当該特徴の組み合わせ全てが必ずしも本発明を実施する上で必須なわけではない。本明細書では、部材Aが部材Bに接続されている状態という記載は、部材Aおよび部材Bが直接物理的に接続されている状態、および、部材Aおよび部材Bが両者間の電気接続に影響を与えないその他の部材を介して間接的に接続されている状態を意味する。同様に、部材Cが部材Aと部材Bとの間に配設されている状態という記載は、部材Aおよび部材C、または、部材Bおよび部材Cが互いに直接接続されている状態に加えて、これらの部材が電気接続に影響を与えないその他の部材を介して間接的に接続されている状態を意味する。以下に記載する実施形態は試験装置に関する。より具体的には、被試験デバイスDUTの試験を行なう自動試験装置ATEに関する。図1は、ATEにおける従来の時間測定方法を説明する概略図である。同図に示すようなATEにおいて時間測定を行なうための従来の設定では、複数の異なるシステムモジュールSYSMOD、例えば、デジタルモジュール、任意波形生成器/デジタイザ、プログラム可能な電圧源および電流源VI源等が、搭載ボードを介してDUTにワイヤ接続されている。ATE内で利用可能な中央時間測定部TMUが別個に設けられている。TMUは、限られた数の時間測定用入力INを有する。時間測定を行なうべき任意のDUT信号は、特定用途向けリレーマトリクスを介して、TMUの入力INにワイヤ接続される。このリレーマトリクスは、特定用途向けにATEのユーザによって構築されるとしてよい。この結果、先行技術に係るシステムでは、ハードウェアにかかる労力が大きく、搭載ボードLBの複雑性が大きくなる。TMUの入力INの数が限られているので、時間測定はシリアルに行なう必要がある。このため、先行技術に係るシステムでは、試験プログラムの実行時間が長くなってしまう。この問題を解決するべく、本発明では分散方式で時間測定を行なう。この新しいシステム方式については、図2に概略を示している。図2は、本発明に係る新しいシステム時間測定方法の概略を示す概略図である。本発明では、分散型時間測定システムのための方法および装置を説明する。本システムでは、ATEまたはその他の高精度測定機器において、特定用途の要件に応じた労力および分解能で、時間測定を複合的且つ並行して行う。各システムモジュールは、DUTに対するモジュールI/Oの数と少なくとも同数の入力INを持つTMUを有する。これはグローバルシステムの特徴であるので、この方式はグローバルタイムスタンプ方式と呼ばれる。図2は、グローバルタイムスタンプ方式のシステム方式の概略を示す図である。試験スループットを高く、且つ、試験コストを低く維持するためには、複数の時間測定を並行して実行することが必要となる。本発明では、上述の必要性に対処するべく、分散方式の時間測定機能を実現する方法の概略を説明する。本明細書で提案する方法は、高価な時間測定専用デバイスの利用を避けて、ハードウェアに係る労力を出来る限り小さく納めるべく、既製品を利用する。具体的には、本発明では、分解能が可変で、ATEチャネルの要件に応じてスケーリング可能な分散方式の時間測定システムを説明する。本発明では、分散して設けられている時間測定部材を全て同期させることを含む、分散方式の時間測定方法を説明する。全機器の全ピンにおいて並行して時間を記録しつつ、イベント間の時間差を、イベント毎に記録された時間に基づいて減算を行なうことによって、計算するとしてよい。図3は、一実施形態に係る新しいシステム時間測定方式を説明するべく、グローバルタイムスタンプモジュールGTSMを示す概略ブロック図である。自動試験装置で利用される装置は、複数のシステムモジュールSYSMODを備える。各システムモジュールSYSMODは、時間測定部TMUを備えており、時間測定部TMUは、グローバルタイムスタンプモジュールGTSMを備える。グローバルタイムスタンプモジュールGTSMは、複数のグローバルタイムスタンプコアGTSCを備える。グローバルタイムスタンプコアGTSCは、少なくとも2つの情報を受信する情報受信部を備える。受信する2つの情報のうち第1の情報は、クロック情報CL_INFを含み、受信する2つの情報のうち第2の情報は、同期情報SYNC_INFを含む。グローバルタイムスタンプコアGTSCはさらに、コア入力INにおいてイベントEVを受信して、複数のグローバルタイムスタンプコアGTSCによるデータ取得を同期させるイベント受信部を備える。グローバルタイムスタンプコアGTSCはさらに、コア入力INにおいて受信したイベントEVの中から対象イベントEV_INTを決定するイベント決定部と、対象イベントEV_INTが決定されると、クロック情報CL_INFに対応するタイムスタンプカウンタTSCの現在のステータスTSを記録するようにタイムスタンプメモリTSMに指示する指示部とを備える。グローバルタイムスタンプモジュールGTSMはさらに、複数のグローバルタイムスタンプコアに共通時間基準を供給することによって、複数のグローバルタイムスタンプコアGTSMによるデータ取得を同期させる供給部を備える。図3に示すように、当該装置では、時間測定部TMUの入力INの数は少なくとも、被試験デバイスに対するシステムモジュールSYSMODのI/Oポートの数と同じである。時間測定部TMUの入力INの数は、被試験デバイスに対するシステムモジュールSYSMODのI/Oポートの数と同じであることが好ましい。当該装置はさらに、複数の異なる時間測定部TMUの複数の異なる分解能をスケーリングして統一分解能を提供するスケーリング部を備え、タイムスタンプカウンタTSCの2つの値の間のイベント時間を補間する補間部を備えるとしてよい。図3からさらに分かるように、当該装置は、アナログ信号をデジタル化した値を比較するアナログ比較器をエミュレートするエミュレート部を備え、タイムスタンプTSは、アナログ信号をデジタル化した値を比較するデジタル比較器によって生成される。さらに、当該装置は、複数の時間測定部TMUの記録されたタイムスタンプ値TSを収集する収集部と、収集されたタイムスタンプ値TSに基づいて時間差を計算する計算部とを備える。さらに、本発明は、複数のグローバルタイムスタンプコアGTSCを備える、自動試験装置で用いられる方法を提供する。各システムモジュールSYS_MODが時間測定部TMUを備え、自動試験装置で利用される当該方法は、少なくともグローバルタイムスタンプコアGTSCを備えていることが好ましい。また、各システムモジュールSYS_MODが時間測定部TMUを備え、自動試験装置で利用される当該方法は、グローバルタイムスタンプコアGTSCを備えていることがより好ましい。グローバルタイムスタンプコアGTSCは、少なくとも2つの情報を受信する段階を備え、受信する2つの情報のうち第1の情報はクロック情報CL_INFを含み、受信する2つの情報のうち第2の情報は同期情報SYNC_INFを含む。グローバルタイムスタンプコアGTSCはさらに、複数のグローバルタイムスタンプコアGTSCによるデータ取得を同期させるべく、コア入力CIにおいてイベントEVを受信する段階を備える。グローバルタイムスタンプコアGTSCはさらに、コア入力INで受信されるイベントEVから対象イベントEV_INTを決定する段階を備える。グローバルタイムスタンプコアGTSCはさらに、対象イベントEV_INTが決定されると、クロック情報CL_INFに対応するタイムスタンプカウンタTSCの現在のステータスTSを記録するようにタイムスタンプメモリTSMに指示する段階を備える。グローバルタイムスタンプモジュールGTSMのための方法はさらに、複数のグローバルタイムスタンプコアGTSCに共通時間基準を供給することによって、複数のグローバルタイムスタンプコアGTSCによるデータ取得を同期させる段階を備える。図4は、グローバルタイムスタンプシステムの概略を示す概略図である。グローバルタイムスタンプモジュールは、当該モジュールの任意の1つのDUT入出力ピンに対して1つの入力を備えるとしてよい。グローバルタイムスタンプモジュールに対する入力は、任意の種類の信号であってよく、デジタル信号であることが好ましく、当該モジュール内で比較器によって生成されたデジタル信号であることが最も好ましい。図4において、2つの共通信号から成る信号群を用いて、全てのグローバルタイムスタンプモジュールを同期させる。本発明は本例に限定されない。グローバルタイムスタンプモジュールを同期させる方法は他にも可能である。例えば、グローバルタイムスタンプモジュールを同期させるためには、3つ以上の共通信号を利用するとしてもよいし、信号を1つのみ利用するとしてもよい。また、グローバルタイムスタンプモジュールの同期に利用される2つ以上の信号は、同一の信号である必要はない。これらの信号は、図4において示す、任意のグローバルタイムスタンプモジュールにおいて時間基準として用いられる自励クロック信号であるGTS_CLOCK信号、および、システム内の任意のGTSモジュール内の任意のチャネルについて共通のゼロ時間ポイントを設定するために用いられるGTS_SYNC信号である。コアはさらに、コア入力INにある対象イベントEV_INTを選択するイベント設定部EAUを備えるとしてよい。このイベント設定部を用いることによって、ユーザが関心を持たない大量のイベント時間データを記録することを回避できるとしてよい。コアの入力CIに有効なイベントEVがある場合には、イベント設定部EAUは、タイムスタンプメモリTSMに書き込みコマンドを発行する。図5に示すように、イベント設定部EAUからの書き込みコマンドWRITEに応じて、タイムスタンプメモリTSMは、タイムスタンプカウンタTSCの現在のステータスTSを記録する。本発明の一実施形態によると、図4に示すグローバルタイムスタンプコアGTSCは、GTS_CLOCK信号のエッジをカウントし、且つ、GTS_SYNC信号によって初期値にリセットされるタイムスタンプカウンタTSCを備える。システムが備えるいずれのタイムスタンプカウンタTSCも、同時に、同じタイムスタンプTSを示すとしてよい。このため、いずれのシステムピンであっても、同時に現れるイベントEVについては、関連するタイムスタンプメモリTSMに同じタイムスタンプTSが書き込まれることになるとしてよい。図5は、本発明に係る新しいシステム時間測定方式を説明するための、グローバルタイムスタンプコアGTSCを示す概略ブロック図である。本発明はさらに、自動試験装置で利用される方法を提供する。当該方法は、自動試験装置で利用されるグローバルタイムスタンプコアGTSCのための方法を含む。当該方法は、少なくとも2つの情報を受信する段階を備える。受信する2つの情報のうち第1の情報はクロック情報CL_INFを含み、受信する2つの情報のうち第2の情報は同期情報SYNC_INFを含む。上述した自動試験装置で用いられるグローバルタイムスタンプコアGTSCのための方法はさらに、複数のグローバルタイムスタンプコアGTSCによるデータ取得を同期させるべく、コア入力INにおいてイベントEVを受信する段階を備える。上述した自動試験装置で用いられるグローバルタイムスタンプコアGTSCのための方法はさらに、コア入力CIで受信されるイベントEVから対象イベントEV_INTを決定する段階を備える。上述した自動試験装置で用いられるグローバルタイムスタンプコアGTSCのための方法はさらに、対象イベントEV_INTが決定されると、クロック情報CL_INFに対応するタイムスタンプカウンタTSCの現在のステータスTSを記録するようにタイムスタンプメモリTSMに指示する段階を備える。本発明の一実施形態によると、上述した自動試験装置で用いられるグローバルタイムスタンプコアGTSCのための方法では、タイムスタンプカウンタTSCは、同期情報SYNC_INFのリセット情報に応じてリセットされるとしてよい。当業者であれば容易に、上述したさまざまな方法のステップは、プログラミングされたコンピュータで実行し得るものと認めるであろう。本明細書において、一部の実施形態は、機械またはコンピュータによる読み取りが可能で、機械実行可能命令またはコンピュータ実行可能命令から成るプログラムを符号化するプログラム格納装置、例えば、デジタルデータ格納媒体をも含むものとする。上記命令は、上述した方法のステップの一部または全てを実行する。プログラム格納装置は、例えば、デジタルメモリ、磁気ディスクおよび磁気テープ等の磁気格納媒体、ハードドライブ、または、光学的に読出可能なデジタルデータ格納媒体であってよい。実施形態はさらに、上述の方法のステップを実行するようにプログラミングされたコンピュータを含むものである。明細書および図面は単に、本発明の原理を説明するためのものである。このため、当業者であれば、本明細書に明示的に説明または図示していなくても、本発明の原理を具現化して本発明の意図および範囲内に含まれるさまざまな構成を考案することができると考えられる。さらに、本明細書に記載した例は全て、読み手が本発明の原理および関連技術分野の発展のために発明者が考案した概念を理解する上で助けになるように明らかに説明のみを主な目的としており、具体的に記載した例および条件に限定されるものではないと解釈されたい。さらに、本明細書の説明はすべて、本発明の原理、側面および実施形態、ならびに、本発明の具体例を記載しており、その均等物を含むものとする。図面に図示したさまざまな構成要素の機能は、専用ハードウェアおよびソフトウェアを実行可能なハードウェアを適切なソフトウェアと共に用いることで提供されるとしてよい。この機能は、プロセッサによって提供される場合、単一の専用プロセッサ、単一の共有プロセッサ、または、一部が共有される複数のプロセッサによって提供されるとしてよい。さらに、プロセッサまたはコントローラという用語を明示的に用いる場合、ソフトウェアを実行可能なハードウェアのみを意味するものと解釈されるべきではなく、これらに限定されないが、デジタルシグナルプロセッサDSPハードウェア、ネットワークプロセッサ、特定用途向け集積回路ASIC、フィールドプログラマブルゲートアレイFPGA、ソフトウェア格納用のリードオンリーメモリROM、ランダムアクセスメモリRAM、不揮発性ストレージを暗示的に含むものとしてよい。その他のハードウェア、従来および/またはカスタムメイドのハードウェアも含むとしてよい。同様に、図面に図示したいずれのスイッチも概念を示したものに過ぎない。その機能は、プログラムロジックの動作によって、専用ロジックによって、プログラム制御ロジックおよび専用ロジックのやり取りによって、または、手動で実現するとしてよく、上記の説明からより具体的に理解されるであろうが、実装する際に特定の方法を選択することが可能である。当業者におかれては本明細書で言及したブロック図はいずれも本発明の原理を具現化する回路の一例を概念的に示したものと理解されたい。同様に、フローチャート、フロー図、状態遷移図、擬似コード等は、コンピュータ可読媒体において実質的に表現され、明示的に図示するか否かに関わらずコンピュータまたはプロセッサによって実行されるさまざまなプロセスを表したものと理解されたい。