半導体基板上方に形成された光電変換層と、前記光電変換層で発生して捕集された電荷に応じた信号を読み出す前記半導体基板に形成されたMOSトランジスタ回路とを有する固体撮像素子であって、前記MOSトランジスタ回路は、前記光電変換層と電気的に接続された電荷蓄積部と、前記電荷蓄積部の電位をリセット電位にリセットするリセットトランジスタと、前記電荷蓄積部の電位に応じた信号を出力する出力トランジスタとを含み、前記リセットトランジスタ及び前記出力トランジスタは、キャリアの極性が前記光電変換層で発生して捕集された電荷と逆極性となっており、前記リセットトランジスタのリセット電位Vs、全ての電位の基準となる電位GND、前記MOSトランジスタ回路の電源電圧Vdd、及び前記リセットトランジスタがオン状態における前記電荷蓄積部の電位を表す第一の電位と前記リセットトランジスタがオン状態からオフ状態になった直後の前記電荷蓄積部の電位を表す第二の電位との差ΔV2が、GND<Vs<GNDΔV2Vdd/51の関係を満たす固体撮像素子。請求項1記載の固体撮像素子であって、前記リセットトランジスタがオフ状態のときの前記リセットトランジスタのゲート電極下方にある前記半導体基板の領域の電位Vrg1、前記第二の電位Vfd、及び前記オフ状態において前記電荷蓄積部から前記リセットトランジスタのリセット電源への電荷の漏れ出しが発生しない前記第二の電位Vfdと前記電位Vrg1との差の臨界値を表す電位ΔV1は、Vfd>Vrg1ΔV12の関係を満たす固体撮像素子。請求項2記載の固体撮像素子であって、前記リセットトランジスタがオン状態のときの前記リセットトランジスタのゲート電極下方にある前記半導体基板の領域の電位Vrg2が、Vrg2>Vs3の関係を満たし、前記リセットトランジスタの閾値電圧が、1、2、3を満たす範囲内にある固体撮像素子。請求項2又は3記載の固体撮像素子であって、前記出力トランジスタの電源電圧Vdd、及び、前記出力トランジスタの閾値電圧Vthが、Vrg1ΔV1-Vdd<Vth<Vrg1ΔV1の関係を満たす固体撮像素子。請求項1~4のいずれか1項記載の固体撮像素子を備える撮像装置。特許文献1に記載の固体撮像素子も含めて、一般に、固体撮像素子にはダイナミックレンジの拡大が求められる。しかし、特許文献1にはダイナミックレンジ拡大のことについては記載されていない。特に、特許文献1に記載の固体撮像素子のように、シリコン基板上方の光電変換素子から信号電荷として正孔を取り出す光電変換層積層型の固体撮像素子では、信号電荷として電子を取り出す一般的なシリコン基板中のフォトダイオードを用いた固体撮像素子とは異なる信号読み出し回路を有する。このため、ダイナミックレンジ拡大のための新たな工夫が必要となる。本発明の目的は、高感度かつ広ダイナミックレンジを実現することのできる光電変換層積層型の固体撮像素子及び撮像装置を提供することにある。本発明の固体撮像素子は、半導体基板上方に形成された光電変換層と、前記光電変換層で発生して捕集された電荷に応じた信号を読み出す前記半導体基板に形成されたMOSトランジスタ回路とを有する固体撮像素子であって、前記MOSトランジスタ回路は、前記光電変換層と電気的に接続された電荷蓄積部と、前記電荷蓄積部の電位をリセット電位にリセットするリセットトランジスタと、前記電荷蓄積部の電位に応じた信号を出力する出力トランジスタとを含み、前記リセットトランジスタ及び前記出力トランジスタは、キャリアの極性が前記光電変換層で発生して捕集された電荷と逆極性となっており、全ての電位の基準となる電位GND、前記リセットトランジスタのリセット電圧Vs、前記MOSトランジスタ回路の電源電圧Vdd、及び前記リセットトランジスタがオン状態における前記電荷蓄積部の電位を表わす第一の電位と前記リセットトランジスタがオン状態からオフ状態になった直後の前記電荷蓄積部の電位を表す第二の電位との差ΔV2が、GND<Vs<GNDΔV2Vdd/5の関係を満たすものである。本発明の撮像装置は、前記固体撮像素子を備えるものである。本発明によれば、高感度かつ広ダイナミックレンジを実現することのできる固体撮像素子及び撮像装置を提供することができる。以下、本発明の一実施形態である固体撮像素子100について図面を参照して説明する。固体撮像素子100は、デジタルカメラ及びデジタルビデオカメラ等の撮像装置、電子内視鏡及びカメラ付携帯電話機等に搭載される撮像モジュール等に搭載して用いられる。図1に示す固体撮像素子100は、基板101と、絶縁層102と、接続電極103と、画素電極104と、接続部105と、接続部106と、有機層107と、対向電極108と、緩衝層109と、封止層110と、カラーフィルタ111と、隔壁112と、遮光層113と、保護層114と、対向電極電圧供給部115と、読出し回路116とを備える。基板101は、シリコン等の半導体基板である。基板101上には絶縁層102が形成されている。絶縁層102の表面には複数の画素電極104と複数の接続電極103が形成されている。有機層107は、光電変換層を少なくとも含んで構成されている。光電変換層は、受光した光に応じて電荷を発生する光電変換材料で構成された層である。有機層107は、複数の画素電極104の上にこれらを覆って設けられている。有機層107は、画素電極104の上では一定の膜厚となっているが、画素部以外有効画素領域外では膜厚が変化していても問題ない。なお、有機層107は、有機材料のみからなる層で構成されたものだけでなく、一部の層が無機材料を含む構成であるものであってもよい。対向電極108は、画素電極104と対向する電極であり、有機層107上にこれを覆って設けられている。対向電極108は、有機層107に光を入射させるため、入射光に対して透明な導電性材料で構成されている。対向電極108は、有機層107よりも外側に配置された接続電極103の上にまで形成されており、接続電極103と電気的に接続されている。接続部106は、絶縁層102に埋設されており、接続電極103と対向電極電圧供給部115とを電気的に接続するためのプラグ等である。対向電極電圧供給部115は、基板101に形成され、接続部106及び接続電極103を介して対向電極108に所定の電圧を印加する。対向電極108に印加すべき電圧が固体撮像素子100の電源電圧Vddよりも高い場合は、チャージポンプ等の昇圧回路によって電源電圧Vddを昇圧して上記所定の電圧を供給する。画素電極104は、画素電極104とそれに対向する対向電極108との間にある有機層107で発生した電荷を捕集するための電荷捕集用の電極である。読出し回路116は、複数の画素電極104の各々に対応して基板101に設けられており、対応する画素電極104で捕集された電荷に応じた信号を読出すものである。読出し回路116は、基板101に形成されたMOSMetal-Oxide-Semiconductorトランジスタを含む回路で構成されており、絶縁層102内に配置された図示しない遮光層によって遮光されている。読出し回路116の詳細については後述する。緩衝層109は、対向電極108上に、対向電極108を覆って形成されている。封止層110は、緩衝層109上に、緩衝層109を覆って形成されている。カラーフィルタ111は、封止層110上の各画素電極104と対向する位置に形成されている。隔壁112は、カラーフィルタ111同士の間に設けられており、カラーフィルタ111の集光効率を向上させるためのものである。遮光層113は、封止層110上のカラーフィルタ111及び隔壁112を設けた領域以外に形成されており、有効画素領域以外に形成された有機層107に光が入射する事を防止する。保護層114は、カラーフィルタ111、隔壁112、及び遮光層113上に形成されており、固体撮像素子100全体を保護する。なお、図1の例では、画素電極104及び接続電極103が、絶縁層102の表面部に埋設された形となっているが、これらは絶縁層102の上に形成されてあっても良い。また、接続電極103、接続部106、及び対向電極電圧供給部115のセットが複数設けられているが、これは1組のみであっても良い。図1の例のように、対向電極108の両端部から対向電極108へ電圧を供給することで、対向電極108での電圧降下を抑制することができる。このセットの数は、素子のチップ面積を勘案して、適宜増減すれば良い。固体撮像素子100は、複数の画素部を有する。複数の画素部は、基板101を光の入射側から平面視した状態で、2次元状に配列されている。画素部は、画素電極104と、該画素電極104と対向する対向電極108と、これらの画素電極104及び対向電極108に挟まれた有機層107とを含む光電変換素子と、カラーフィルタ111と、読出し回路116とを含む。次に、周辺回路の構成例について説明する。図2は、図1に示した固体撮像素子100の周辺回路を含む全体構成例を示す図である。図2に示したように、固体撮像素子100には、図1に示した構成の他に、垂直ドライバ121と、タイミングジェネレータ122と、信号処理回路123と、水平ドライバ124と、LVDS125と、シリアル変換部126と、パッド127とを備える。図2に示した画素領域内の各ブロックは読出し回路116を示している。この固体撮像素子100の周辺回路は、一般的なMOS型イメージセンサに用いられる周辺回路とほぼ同じものを採用することができる。パッド127は、外部との入出力に用いるインターフェースである。タイミングジェネレータ122は、固体撮像素子100を駆動するためのタイミング信号を供給し、間引き読出しや部分読出し等の読出し制御も行なう。信号処理回路123は、読出し回路116の各列に対応して設けられている。信号処理回路123は、対応する列から出力された信号に対し、相関二重サンプリングCDS処理を行ない、処理後の信号をデジタル信号に変換する。信号処理回路123で処理後の信号は、列毎に設けられたメモリに記憶される。垂直ドライバ121は、読出し回路116から信号を読出す制御等を行なう。水平ドライバ124は、信号処理回路123のメモリに記憶された1行分の信号を順次読出してLVDS125に出力する制御を行なう。LVDS125は、LVDSlowvoltagedifferentialsignalingに従ってデジタル信号を伝送する。シリアル変換部126は、入力されるパラレルのデジタル信号をシリアルに変換して出力する。次に、光電変換層の好ましい構成例について説明する。光電変換層は、p型有機半導体とn型有機半導体とを含む。p型有機半導体とn型有機半導体を接合させてドナ‐アクセプタ界面を形成することにより励起子解離効率を増加させることができる。このために、p型有機半導体とn型有機半導体を接合させた構成の光電変換層は高い光電変換効率を発現する。特に、p型有機半導体とn型有機半導体を混合した光電変換層は、接合界面が増大して光電変換効率が向上するので好ましい。p型有機半導体化合物は、ドナ性有機半導体であり、主に正孔輸送性有機化合物に代表され、電子を供与しやすい性質がある有機化合物をいう。さらに詳しくは2つの有機材料を接触させて用いたときにイオン化ポテンシャルの小さい方の有機化合物をいう。したがって、ドナ性有機化合物は、電子供与性のある有機化合物であればいずれの有機化合物も使用可能である。例えば、トリアリールアミン化合物、ベンジジン化合物、ピラゾリン化合物、スチリルアミン化合物、ヒドラゾン化合物、トリフェニルメタン化合物、カルバゾール化合物、ポリシラン化合物、チオフェン化合物、フタロシアニン化合物、シアニン化合物、メロシアニン化合物、オキソノール化合物、ポリアミン化合物、インドール化合物、ピロール化合物、ピラゾール化合物、ポリアリーレン化合物、縮合芳香族炭素環化合物ナフタレン誘導体、アントラセン誘導体、フェナントレン誘導体、テトラセン誘導体、ピレン誘導体、ペリレン誘導体、フルオランテン誘導体、含窒素ヘテロ環化合物を配位子として有する金属錯体等を用いることができる。なお、これに限らず、上記したように、n型アクセプタ性化合物として用いた有機化合物よりもイオン化ポテンシャルの小さい有機化合物であればドナ性有機半導体として用いてよい。n型有機半導体化合物は、アクセプタ性有機半導体であり、主に電子輸送性有機化合物に代表され、電子を受容しやすい性質がある有機化合物をいう。さらに詳しくは、n型有機半導体とは、2つの有機化合物を接触させて用いたときに電子親和力の大きい方の有機化合物をいう。したがって、アクセプタ性有機化合物は、電子受容性のある有機化合物であればいずれの有機化合物も使用可能である。例えば、縮合芳香族炭素環化合物ナフタレン誘導体、アントラセン誘導体、フェナントレン誘導体、テトラセン誘導体、ピレン誘導体、ペリレン誘導体、フルオランテン誘導体、窒素原子、酸素原子、硫黄原子を含有する5~7員のヘテロ環化合物例えばピリジン、ピラジン、ピリミジン、ピリダジン、トリアジン、キノリン、キノキサリン、キナゾリン、フタラジン、シンノリン、イソキノリン、プテリジン、アクリジン、フェナジン、フェナントロリン、テトラゾール、ピラゾール、イミダゾール、チアゾール、オキサゾール、インダゾール、ベンズイミダゾール、ベンゾトリアゾール、ベンゾオキサゾール、ベンゾチアゾール、カルバゾール、プリン、トリアゾロピリダジン、トリアゾロピリミジン、テトラザインデン、オキサジアゾール、イミダゾピリジン、ピラリジン、ピロロピリジン、チアジアゾロピリジン、ジベンズアゼピン、トリベンズアゼピン等、ポリアリーレン化合物、フルオレン化合物、シクロペンタジエン化合物、シリル化合物、含窒素ヘテロ環化合物を配位子として有する金属錯体などが挙げられる。なお、これに限らず、上記したように、p型ドナ性化合物として用いた有機化合物よりも電子親和力の大きな有機化合物であればアクセプタ性有機半導体として用いてよい。p型有機半導体、又はn型有機半導体としては、いかなる有機色素を用いても良いが、好ましくは、シアニン色素、スチリル色素、ヘミシアニン色素、メロシアニン色素ゼロメチンメロシアニンシンプルメロシアニンを含む、3核メロシアニン色素、4核メロシアニン色素、ロダシアニン色素、コンプレックスシアニン色素、コンプレックスメロシアニン色素、アロポーラー色素、オキソノール色素、ヘミオキソノール色素、スクアリウム色素、クロコニウム色素、アザメチン色素、クマリン色素、アリーリデン色素、アントラキノン色素、トリフェニルメタン色素、アゾ色素、アゾメチン色素、スピロ化合物、メタロセン色素、フルオレノン色素、フルギド色素、ペリレン色素、ペリノン色素、フェナジン色素、フェノチアジン色素、キノン色素、ジフェニルメタン色素、ポリエン色素、アクリジン色素、アクリジノン色素、ジフェニルアミン色素、キナクリドン色素、キノフタロン色素、フェノキサジン色素、フタロペリレン色素、ジケトピロロピロール色素、ジオキサン色素、ポルフィリン色素、クロロフィル色素、フタロシアニン色素、金属錯体色素、縮合芳香族炭素環系色素ナフタレン誘導体、アントラセン誘導体、フェナントレン誘導体、テトラセン誘導体、ピレン誘導体、ペリレン誘導体、フルオランテン誘導体が挙げられる。n型有機半導体として、電子輸送性に優れた、フラーレン又はフラーレン誘導体を用いることが特に好ましい。フラーレンとは、フラーレンC60、フラーレンC70、フラーレンC76、フラーレンC78、フラーレンC80、フラーレンC82、フラーレンC84、フラーレンC90、フラーレンC96、フラーレンC240、フラーレン540、ミックスドフラーレン、フラーレンナノチューブを表し、フラーレン誘導体とはこれらに置換基が付加された化合物のことを表す。フラーレン誘導体の置換基として好ましくは、アルキル基、アリール基、又は複素環基である。アルキル基として更に好ましくは、炭素数1~12までのアルキル基であり、アリール基、及び複素環基として好ましくは、ベンゼン環、ナフタレン環、アントラセン環、フェナントレン環、フルオレン環、トリフェニレン環、ナフタセン環、ビフェニル環、ピロール環、フラン環、チオフェン環、イミダゾール環、オキサゾール環、チアゾール環、ピリジン環、ピラジン環、ピリミジン環、ピリダジン環、インドリジン環、インドール環、ベンゾフラン環、ベンゾチオフェン環、イソベンゾフラン環、ベンズイミダゾール環、イミダゾピリジン環、キノリジン環、キノリン環、フタラジン環、ナフチリジン環、キノキサリン環、キノキサゾリン環、イソキノリン環、カルバゾール環、フェナントリジン環、アクリジン環、フェナントロリン環、チアントレン環、クロメン環、キサンテン環、フェノキサチイン環、フェノチアジン環、またはフェナジン環であり、さらに好ましくは、ベンゼン環、ナフタレン環、アントラセン環、フェナントレン環、ピリジン環、イミダゾール環、オキサゾール環、またはチアゾール環であり、特に好ましくはベンゼン環、ナフタレン環、またはピリジン環である。これらはさらに置換基を有していてもよく、その置換基は可能な限り結合して環を形成してもよい。なお、複数の置換基を有しても良く、それらは同一であっても異なっていても良い。また、複数の置換基は可能な限り結合して環を形成してもよい。光電変換層がフラーレン又はフラーレン誘導体を含むことで、フラーレン分子またはフラーレン誘導体分子を経由して、光電変換により発生した電荷を画素電極104又は対向電極108まで早く輸送できる。フラーレン分子またはフラーレン誘導体分子が連なった状態になって電荷の経路が形成されていると、電荷輸送性が向上して光電変換素子の高速応答性が実現可能となる。このためにはフラーレン又はフラーレン誘導体が光電変換層に40以上含まれていることが好ましい。もっとも、フラーレン又はフラーレン誘導体が多すぎるとp型有機半導体が少なくなって接合界面が小さくなり励起子解離効率が低下してしまう。光電変換層において、フラーレン又はフラーレン誘導体と共に混合されるp型有機半導体として、特許第4213832号公報等に記載されたトリアリールアミン化合物を用いると光電変換素子の高SN比が発現可能になり、特に好ましい。光電変換層内のフラーレン又はフラーレン誘導体の比率が大きすぎると該トリアリールアミン化合物が少なくなって入射光の吸収量が低下する。これにより光電変換効率が減少するので、光電変換層に含まれるフラーレン又はフラーレン誘導体は85以下の組成であることが好ましい。次に、読出し回路116の構成について説明する。図3は、図1に示す固体撮像素子100における読出し回路116の構成を示す図である。読出し回路116は、周知の3トランジスタ又は回路保護用のトランジスタを有する4トランジスタ構成のMOSトランジスタ回路であればよい。例えば、図3の例では、読出し回路116は、電荷蓄積部であるフローティングディフュージョンFDと、リセットトランジスタ204と、出力トランジスタ205と、選択トランジスタ206と、フローティングディフュージョンFDの電位が上昇しすぎるのを抑制するための保護回路300とを備える。リセットトランジスタ204、出力トランジスタ205、及び選択トランジスタ206は、それぞれnチャネルMOSトランジスタnMOSトランジスタで構成されている。フローティングディフュージョンFDは、画素電極104と電気的に接続されており、その電位が画素電極104の電位に応じて変化する。図3の例では、有機層107内において、露光期間中、対向電極108から画素電極104に向かって信号電流Isigが流れるように換言すると、正孔が画素電極104で捕集されるように、対向電極108に印加する電圧VPXを設定している。このため、露光期間中は、Isigが画素電極104に流れることで、画素電極104の電位が上昇し、これに伴ってフローティングディフュージョンFDの電位も上昇することになる。リセットトランジスタ204は、フローティングディフュージョンFDの電位をリセット電位にリセットするためのものである。リセットトランジスタ204は、そのドレイン端子がフローティングディフュージョンFDに電気的に接続され、そのソース端子には図示しないリセット電源が接続されて、ここから電圧Vsが供給されている。リセットトランジスタ204のゲート端子に印加されるリセットパルスRGがハイレベルになると、リセットトランジスタ204がオンし、リセットトランジスタ204のソースからドレインに電子が注入される。この電子により、フローティングディフュージョンFDの電位が降下して、フローティングディフュージョンFDの電位がリセット電位にリセットされる。出力トランジスタ205は、フローティングディフュージョンFDの電位を電圧信号に変換して出力するものである。出力トランジスタ205は、そのゲート端子がフローティングディフュージョンFDに電気的に接続され、そのドレイン端子には固体撮像素子100の電源が接続され、この電源から、読み出し回路116に供給される電圧の最大値である電源電圧Vddが供給されている。また、出力トランジスタ205のソース端子は選択トランジスタ206のドレイン端子に接続されている。選択トランジスタ206は、出力トランジスタ205の出力信号を信号線に選択的に出力するためのものである。選択トランジスタ206は、そのソース端子が信号線に接続されている。選択トランジスタ206のゲート端子に印加される選択パルスRWがハイレベルになると、選択トランジスタ206はオンし、出力トランジスタ205で変換された電圧信号が信号線に出力される。保護回路300は、フローティングディフュージョンFDに接続されている。保護回路300は、フローティングディフュージョンFDの電位が、電源電圧Vddよりも高くなるのを防ぐためのダイオードやトランジスタにより構成される。読出し回路116は、このような回路構成により、画素電極104で捕集された電荷正孔に応じた信号を信号線に読出すことができる。次に、読出し回路116の動作を、リセットトランジスタ204のドレイン領域に接続されたフローティングディフュージョンFD、リセットトランジスタ204のソース領域RS、リセットトランジスタ204のゲート電極下方の基板101の領域であるリセットトランジスタ204のチャネル領域RCの各ポテンシャルを参照して説明する。図4は、図1に示した固体撮像素子100における読出し回路116の動作を説明するためのポテンシャル図である。図4に示す電位は、基準電位GND例えば接地電位を基準にしたときの値である。FIG4Aは、リセットトランジスタ204をオン状態にしたときのフローティングディフュージョンFD、チャネル領域RC、及びソース領域RSの断面ポテンシャルを示した図である。FIG4Bは、リセットトランジスタ204をオン状態からオフ状態にした直後のフローティングディフュージョンFD、チャネル領域RC、及びソース領域RSの断面ポテンシャルを示した図である。FIG4Cは、リセットトランジスタ204をオフ状態にしてから有機層107の光電変換層で発生した電荷をフローティングディフュージョンFDに蓄積しているときのフローティングディフュージョンFD、チャネル領域RC、及びソース領域RSの断面ポテンシャルを示した図である。FIG4Dは、FIG4Cの状態からフローティングディフュージョンFDへの電荷の蓄積が進み、電荷をこれ以上蓄積できない飽和状態になったときのフローティングディフュージョンFD、チャネル領域RC、及びソース領域RSの断面ポテンシャルを示した図である。各図で右上から左下に向かう斜めハッチングを示した部分は、電子が溜まっている領域であることを示す。まず、露光開始前に、垂直ドライバ121によってリセットトランジスタ204のゲート電極にリセットパルスが供給され、リセットトランジスタ204がオン状態になる。FIG4Aに示すように、リセットトランジスタ204がオン状態になると、チャネル領域RCの電位がソース領域RSの電位Vsよりも高い電位Vrg2になり、この結果、フローティングディフュージョンFDの電位がソース領域RSの電位Vsと同じになり、フローティングディフュージョンFDがリセット電位Vsにリセットされる。次に、リセットパルスの供給が停止されると、リセットトランジスタ204はオフ状態になる。リセットトランジスタ204がオフ状態になった直後のポテンシャルはFIG4Bに示したようになる。FIG4Bに示すように、チャネル領域RCの電位は電位Vrg2から電位Vrg1まで下降する。このとき、フローティングディフュージョンFDとリセットトランジスタ204との寄生容量に起因して、フローティングディフュージョンFDの電位が、リセット電位VsよりもΔV2だけ下降する。リセットパルスの供給停止をもって露光が開始されると、光電変換層で発生した電荷のうちの正孔がフローティングディフュージョンFDに蓄積される。フローティングディフュージョンFDには多数の電子が存在するため、蓄積された正孔はすぐに電子と結合し消失する。これにより、フローティングディフュージョンFDの電位が変化する。FIG4Cに示すように、蓄積される正孔hが増えるにしたがって、フローティングディフュージョンFDの電位が上昇する。そして、FIG4Dに示すように、フローティングディフュージョンFDの電位が出力トランジスタ205に供給される電源電圧Vdd近傍に達した時点で、飽和状態になる。なお、ここで、フローティングディフュージョンFDの電位が出力トランジスタ205に供給される電源電圧Vdd近傍に達した時点で飽和状態にしているのは、フローティングディフュージョンFDの電位が電源電圧Vddを超えると、フローティングディフュージョンFDに過大な電圧が印加されるために故障するおそれがあるためである。この固体撮像素子100の信号電圧のダイナミックレンジは、正孔hが蓄積することによって変化するフローティングディフュージョンFDの電圧振幅によって決まる。すなわち、FIG4Bの正孔hが蓄積していない状態と、FIG4Dの正孔hが蓄積して飽和した状態とにおけるフローティングディフュージョンFDの電位差が大きいほど、フローティングディフュージョンFDの電位振幅が大きく、ダイナミックレンジが広い。FIG4Dでの飽和状態におけるフローティングディフュージョンFDの電位は電源電圧Vdd例えば3.3Vである。このため、FIG4Bに示した状態でのフローティングディフュージョンFDの電位を出来る限り基準電位GND例えば0Vに近づけることで、ダイナミックレンジを拡大することができる。リセットトランジスタ204をオフ状態にした直後のフローティングディフュージョンFDの電位VfdResetは、下記式1によって決まる。VfdReset=Vs-ΔV21上述したように、この固体撮像素子100では、式1のVfdResetが基準電位GNDに一致する場合に最大ダイナミックレンジを得られる。すなわち、式1のVfdResetに基準電位GNDを代入して変形した下記式2を満たすようにリセット電位Vsを決めることで、最大ダイナミックレンジを実現することができる。Vs=GNDΔV22ただし、固体撮像素子100においては、実際には画素毎に供給される電圧にバラツキがある。このバラツキも考慮した上で、全ての画素においてVfdResetがGNDにできる限り近づくように電位Vsを設定することが必要である。前述したように、ダイナミックレンジを広げるには、VfdResetをGNDに近づけるように小さくするほど好ましい。一方、VfdResetがGNDよりも小さくなってしまうと、基板101に電荷がリークしてしまい、画質を大きく損なうことになる。このため、全ての画素でVfdResetがGNDよりも決して小さくはならないように注意したうえで、VfdResetをGNDに近づけるようにVsを設定することが必要である。発明者が鋭意検討した結果、固体撮像素子100においては、一般的なIC同様に、供給電圧のバラツキが、最大で電源電圧Vddの±10程度であることが分かった。よって、固体撮像素子100においては、供給電圧が最も高い画素と最も低い画素とでは、供給電圧が最大で電源電圧Vddの20程度Vdd/5異なる可能性がある。したがって、このバラツキも含めて電位VfdResetが基準電圧GNDよりも小さくならないように考慮すると、式2は、GND<Vs<GNDΔV2Vdd/52’となる。この条件を満たすことにより、ダイナミックレンジを最大化することが可能である。一方、FIG4Bのように、リセットオフ後のフローティングディフュージョンFDの電位を浅くすると、フローティングディフュージョンFDとリセットトランジスタ204のソース領域RSとの間でリークが発生しやすくなる。このため、FIG4Bの状態で、フローティングディフュージョンFDに蓄積されてくる正孔が、チャネル領域RCの電位を超えてソース領域RSに漏れ出さないように工夫することが必要である。発明者が鋭意検討した結果、この電荷の漏れ出しを抑制するには、リセットトランジスタがオフ時のチャネル領域RCの電位Vrg1と電位VfdResetとの関係が重要であることが分かった。具体的には、リセットトランジスタ204のオフ状態においてフローティングディフュージョンFDからリセットトランジスタ204の電源ソース領域RSへの電荷の漏れ出しが発生しない、電位VfdResetと電位Vrg1との差の臨界値をΔV1とすると、下記式3を満たすように電位Vrg1と電位VfdResetを決めることが重要である。VfdReset>Vrg1ΔV13なお、電位Vrg1は、リセットトランジスタ204の閾値電圧Vth_rs及び変調度mとリセットトランジスタ204のオフ状態のときにゲート電極に印加される電圧本実施形態ではGNDとしているを用いて、以下の式4によって表すことができる。Vrg1=GND-Vth_rs×m4一方、固体撮像素子100において残像が発生しないためには、FIG4Aの状態で、フローティングディフュージョンFDとリセットトランジスタ204のソース領域RSとが同電位になるように完全にリセットすることが必要である。このためには、リセットトランジスタ204がオン時のチャネル領域RCの電位Vrg2とソース領域RSの電位Vsとの関係が重要である。具体的には、下記式5を満たすように電位Vrg2と電位Vsとが決められている。Vrg2>Vs5なお、電位Vrg2は、リセットトランジスタ204の閾値電圧Vth_rs及び変調度mとリセットトランジスタ204のオン状態のときにゲート電極に印加される電圧本実施形態ではVddとしているを用いて、下記式6によって表すことができる。Vrg2=Vdd-Vth_rs×m6式3~6より、リセットトランジスタ204の閾値電圧Vth_rsが満たすべき範囲が、下記のように求まる。式5を、式6を用いて変形すると、下記式7が得られる。{Vdd-Vs/m}>Vth_rs7また、式3を、式1、式4を用いて変形すると、次の式8が得られる。Vth_rs>{GNDΔV1ΔV2-Vs/m}8式7と式8に式2を代入してVsを消すと、次の式9が得られる。{GNDΔV1-GND/m}<Vth_rs<{Vdd-ΔV2GND/m}9このように、固体撮像素子100では、Vth_rsが式9の関係を満たしている。Vth_rsは画素ごとにバラツキがあるため、全ての画素で式9の関係を満たすことが必要である。式9の関係を満たすことで、最大ダイナミックレンジを実現しながら、リセットトランジスタ204による完全リセットを実現し、さらに、リセット後から飽和状態になるまでの間にフローティングディフュージョンFDからソース領域RSに電荷が漏れ出すことによるリークの発生を防ぐことができる。式9に、一般的なMOS型イメージセンサで用いられている値GND=0V、Vdd=3.3V、m=0.9を代入し、更に、ΔV1=ΔV2=0.5Vとすると、0.55<Vth_rs<2.75となり、この範囲であれば、最大ダイナミックレンジを実現しながら、固体撮像素子100を電荷漏れによるリークを発生させることなく、問題なく動作させることができる。次に、比較のために、固体撮像素子100において画素電極104で電子を捕集し、読出し回路116でこの電子の量に応じた信号を読み出す一般的な構成の動作について説明する。この構成では、出来る限りダイナミックレンジを広くするため、一般的に、リセットトランジスタ204のソース領域RSこの構成の場合は、これがドレイン領域となるが、名称はそのままとしているの電位Vsを電源電圧Vddとしており、以下でも、Vs=Vddとして説明する。また、画素電極104で電子を捕集する場合にも、画素電極104で正孔を捕集する場合と同様に供給電圧が画素毎にばらつく。しかし、ここでは、比較しやすくするために、供給電圧のばらつきは無いものとして説明する。図5は、図1に示した固体撮像素子100において画素電極104で電子を捕集する構成にしたときの読出し回路116の動作を説明するためのポテンシャル図である。FIG5Aは、リセットトランジスタ204をオン状態にしたときのフローティングディフュージョンFD、チャネル領域RC、及びソース領域RSの断面ポテンシャルを示した図である。FIG5Bは、リセットトランジスタ204をオン状態からオフ状態にした直後のフローティングディフュージョンFD、チャネル領域RC、及びソース領域RSの断面ポテンシャルを示した図である。FIG5Cは、リセットトランジスタ204をオフ状態にしてから有機層107の光電変換層で発生した電子をフローティングディフュージョンFDに蓄積しているときのフローティングディフュージョンFD、チャネル領域RC、及びソース領域RSの断面ポテンシャルを示した図である。FIG5Dは、FIG5Cの状態からフローティングディフュージョンFDへの電子の蓄積が進み、電子をこれ以上蓄積できない蓄積しても、信号出力としては飽和する飽和状態になったときのフローティングディフュージョンFD、チャネル領域RC、及びソース領域RSの断面ポテンシャルを示した図である。まず、露光開始前に、垂直ドライバ121によってリセットトランジスタ204のゲート電極にリセットパルスが供給され、リセットトランジスタ204がオン状態になる。FIG5Aに示すように、リセットトランジスタ204がオン状態になると、チャネル領域RCの電位がソース領域RSの電位Vddよりも高い電位になり、この結果、フローティングディフュージョンFDの電位がソース領域RSの電位Vddと同じになり、フローティングディフュージョンFDがリセット電位Vddにリセットされる。次に、リセットパルスの供給が停止されると、リセットトランジスタ204はオフ状態になる。リセットトランジスタ204がオフ状態になった直後のポテンシャルはFIG5Bに示したようになる。FIG5Bに示すように、チャネル領域RCの電位は電位Vrg1まで下降する。このとき、フローティングディフュージョンFDとリセットトランジスタ204との寄生容量に起因して、フローティングディフュージョンFDの電位はリセット電位VddよりもΔV2だけ下降する。リセットパルスの供給停止をもって露光が開始されると、光電変換層で発生した電荷のうちの電子がフローティングディフュージョンFDに蓄積される。電子がフローティングディフュージョンFDに蓄積されると、FIG5Cに示すように、フローティングディフュージョンFDの電位は、そこに蓄積される電子が増えるにしたがって下降する。そして、FIG5Dに示すように、フローティングディフュージョンFDの電位が、電位Vrg1にΔV1を加算した電位に達した時点で、飽和状態になる。飽和状態になってからは、電子が蓄積されても、その蓄積された電子はソース領域RSに漏れ出していくため、信号量は変化しない。なお、フローティングディフュージョンFDの電位がGNDよりも小さい場合には基板中に信号電荷がリークしてしまうため、飽和状態でのフローティングディフュージョンFDの電位は最小でもGNDである。画素電極104で電子を捕集する構成にした場合のダイナミックレンジは、FIG5BにおけるフローティングディフュージョンFDの電位と、FIG5DにおけるフローティングディフュージョンFDの電位との差によって決まる。つまり、FIG5Bに示した状態でのフローティングディフュージョンFDの電位を高くするほど、ダイナミックレンジが広くなる。そして、FIG5Bに示した状態でのフローティングディフュージョンFDの電位を電源電圧Vddにできれば、最大ダイナミックレンジを実現することができる。リセットトランジスタ204をオフ状態にした直後のフローティングディフュージョンFDの電位をVddにするには、ソース領域RSの電位Vsを電源電圧Vddよりも高いVddΔV2にする必要がある。しかし、これを実現するには、ソース領域RSに電源電圧Vddよりも高い電圧を印加できるように、ソース領域RSの耐圧を高くする必要がある。このため、全ての画素のソース領域RSに特別なウエルを設けることが必要になる。このような特別なウエルを画素毎に設けることは、画素サイズの増大や製造工程数の増大を招くため、画素数低下やコスト増に繋がってしまう。これに対し、画素電極104で正孔を捕集する前述してきた構成によれば、最大ダイナミックレンジを実現するために、式2’を満たすように電位Vsを決めている。ΔV2は、設計によっても変わるが、Vddよりも大きくなることはない。このため、ソース領域RSは標準的な不純物領域でよく、標準的な工程で作成することができる。したがって、画素サイズの縮小及び製造コストの削減が可能である。したがって、固体撮像素子100によれば、画素サイズ縮小による画素数増、コスト減を実現しながら、最大ダイナミックレンジを実現することができる。次に、フローティングディフュージョンFDの電位がVddを超えないようにする保護回路300の構成例について説明する。図6は、図3における保護回路300の構成例を示す図である。図6に示す保護回路300は、nMOS型のトランジスタ207により構成されている。トランジスタ207は、そのゲート端子とドレイン端子が画素電極104及びフローティングディフュージョンFDと電気的に接続され、そのソース端子には電圧VLMTが供給されている。このトランジスタ207により、フローティングディフュージョンFDの電位が、VLMTにトランジスタ207の閾値電圧Vthを加えた値VLMTVth以上まで上がってしまうのを防止することができる。VLMTVthをVdd近傍とすることで、フローティングディフュージョンFDの電位がVdd以上になるのを防ぐことができる。図7は、図3における保護回路300の別の構成例を示す図である。図7に示す保護回路300は、ダイオード208により構成されている。ダイオード208は、そのカソードが画素電極104及びフローティングディフュージョンFDと電気的に接続され、そのアノードには電圧VLMTが供給されている。このダイオード208により、フローティングディフュージョンFDの電位が、VLMTにダイオード208のブレークダウン電圧Vbを加えた値VLMTVb以上まで上がってしまうのを防止することができる。VLMTVbをVdd近傍とすることで、フローティングディフュージョンFDの電位がVdd以上になるのを防ぐことができる。なお、最大ダイナミックレンジを実現するという目的から言えば、図3に示した読み出し回路116において保護回路300は省略してもよい。保護回路300を省略した場合には、信号蓄積期間中、フローティングディフュージョンFDの電位が電源電圧Vddを超えて上昇を続ける。ただし、この場合にも、フローティングディフュージョンFDの電位が電源電圧Vddを超えた範囲においては、この範囲が後段の回路の動作領域から外れているため、信号を外部へ読み出せない。このため、保護回路300を省略した場合にも、保護回路300がある場合と同様に、フローティングディフュージョンFDの信号電位はVddで飽和するとして扱えば良い。ここまでは、フローティングディフュージョンFDの電位振幅についてのみ説明してきた。最大ダイナミックレンジを実現するためには、フローティングディフュージョンFDの電位が信号線に出力できるように、出力トランジスタ205が動作する電位範囲も適切に設定する必要がある。出力トランジスタ205が出力できるフローティングディフュージョンFDの電圧範囲は、出力トランジスタ205の閾値電圧Vth_SFを用いて、Vth_SF<フローティングディフュージョンFDの電圧<VddVth_SFで示される。したがって、FIG4Bの状態におけるフローティングディフュージョンFDの電位を信号として出力できるようにするためには、出力トランジスタ205の閾値電圧Vth_SFが下記式10の関係を満たしていることが好ましい。Vrg1ΔV1-Vdd<Vth_SF<Vrg1ΔV110式10を満たすことにより、フローティングディフュージョンFDに信号電荷が蓄積されていない状態であっても、適切な信号出力を黒レベルとして信号線に出力することができる。なお、出力トランジスタ205のダイナミックレンジを広げるため、式10の範囲内で、Vth_SFはできる限り大きいことが望ましい。なお、図3に示した回路において、全てのトランジスタをpチャネルMOSトランジスタとし、画素電極104で電子を捕集し、その電子の量に応じた信号を、pMOSトランジスタで構成された読出し回路116で読み出す構成図8参照としてもよい。図8は、図3に示した読み出し回路の変形例を示す図である。図8に示した読み出し回路は、リセットトランジスタ204、出力トランジスタ205、及び選択トランジスタ206がpチャネルMOS型に変更された点、保護回路300が、フローティングディフュージョンFDの電位が基準電位GNDを下回らないようにするための回路に変更されている点、読み出し回路が形成されているnウエル図示せずが電源電圧Vddにバイアスされている点、を除いては図3に示した読み出し回路と同じ構成である。なお、図3に示す読み出し回路の半導体領域フローティングディフュージョンFD、各トランジスタ及び保護回路の半導体領域は、pウエルに形成されている。図8において、対向電極108には基準電圧GNDよりも低い値例えば-10Vが印加される。また、出力トランジスタ205のドレインには基準電圧GNDが印加される。そして、リセットトランジスタ204のオン時のポテンシャル、リセットトランジスタ204のオフ直後のポテンシャル、信号電荷蓄積中のポテンシャル、信号電荷がこれ以上蓄積されない飽和状態におけるポテンシャルは、図9に示すようなものになる。図9は、図中の下から上に向かって電位が高くなっている点、電位GNDと電位Vddの位置が逆転している点を除いては、図4に示したものと同じである。以下、図9について説明する。FIG9Aに示すように、リセットトランジスタ204がオン状態になると、チャネル領域RCの電位がソース領域RSの電位Vsよりも低い電位Vrg2になり、この結果、フローティングディフュージョンFDの電位がソース領域RSの電位Vsと同じになり、フローティングディフュージョンFDがリセット電位Vsにリセットされる。次に、リセットパルスの供給が停止されると、リセットトランジスタ204はオフ状態になる。リセットトランジスタ204がオフ状態になった直後のポテンシャルはFIG9Bに示したようになる。FIG9Bに示すように、チャネル領域RCの電位は電位Vrg2から電位Vrg1まで上昇する。このとき、フローティングディフュージョンFDとリセットトランジスタ204との寄生容量に起因して、フローティングディフュージョンFDの電位が、リセット電位VsよりもΔV2だけ上昇する。FIG9BにおけるフローティングディフュージョンFDの電位と、チャネル領域RCの電位との差であるΔV1は、フローティングディフュージョンFDに蓄積されてくる電子がリセットトランジスタ204のソース領域RSに漏れ出さないような最小の値になっている。リセットパルスの供給停止をもって露光が開始されると、光電変換層で発生した電荷のうちの電子がフローティングディフュージョンFDに蓄積される。FIG9Cに示すように、フローティングディフュージョンFDに蓄積される電子eが増えるにしたがって、フローティングディフュージョンFDの電位が下降する。そして、FIG9Dに示すように、フローティングディフュージョンFDの電位が出力トランジスタ205に供給される基準電圧GND近傍に達した時点で、飽和状態になる。このように、フローティングディフュージョンFDの電位が基準電圧GNDを下回らないように、読み出し回路には保護回路300が設けられている。また、この構成の場合、式1、2、2’、3~10を、以下の式1a、2a、2a’、3a~10aのように変形する。VfdReset=VsΔV21aVs=Vdd-ΔV22aVdd-ΔV2-Vdd/5<Vs<Vdd2a’VfdReset<Vrg1-ΔV13aVrg1=Vdd-Vth_rs×m4aVrg2<Vs5aVrg2=GND-Vth_rs×m6a{GND-Vs/m}<Vth_rs7aVth_rs<{Vdd-ΔV1ΔV2Vs/m}8a{GND-Vdd-ΔV2/m}<Vth_rs<{Vdd-VddΔV1/m}9aVrg1-ΔV1-Vdd×2<Vth_SF<Vrg1-ΔV1-Vdd10a以上のように、図8に示した回路構成であっても、式2a’の関係を満たすことで、画素サイズ縮小による画素数増、コスト減を実現しながら、最大ダイナミックレンジを実現することができる。なお、図8に示した読み出し回路においても、保護回路300は省略することができる。保護回路300を省略する場合は、出力トランジスタ205が、基準電位GNDを下回る電位を信号として読み出さないようにすればよい。以上説明してきたように、本明細書には次の事項が開示されている。開示された固体撮像素子は、半導体基板上方に形成された光電変換層と、前記光電変換層で発生して捕集された電荷に応じた信号を読み出す前記半導体基板に形成されたMOSトランジスタ回路とを有する固体撮像素子であって、前記MOSトランジスタ回路は、前記光電変換層と電気的に接続された電荷蓄積部と、前記電荷蓄積部の電位をリセット電位にリセットするリセットトランジスタと、前記電荷蓄積部の電位に応じた信号を出力する出力トランジスタとを含み、前記リセットトランジスタ及び前記出力トランジスタは、キャリアの極性が前記光電変換層で発生して捕集された電荷と逆極性となっており、前記リセットトランジスタのリセット電位Vs、全ての電位の基準となる電位GND、前記MOSトランジスタ回路の電源電圧Vdd、及び前記リセットトランジスタがオン状態における前記電荷蓄積部の電位を表す第一の電位と前記リセットトランジスタがオン状態からオフ状態になった直後の前記電荷蓄積部の電位を表す第二の電位との差ΔV2が、GND<Vs<GNDΔV2Vdd/511の関係を満たすものである。開示された固体撮像素子は、前記リセットトランジスタがオフ状態のときの前記リセットトランジスタのゲート電極下方にある前記半導体基板の領域の電位Vrg1、前記第二の電位Vfd、及び前記オフ状態において前記電荷蓄積部から前記リセットトランジスタのリセット電源への電荷の漏れ出しが発生しない前記第二の電位Vfdと前記電位Vrg1との差の臨界値を表す電位ΔV1が、Vfd>Vrg1ΔV112の関係を満たすものである。開示された固体撮像素子は、前記リセットトランジスタがオン状態のときの前記リセットトランジスタのゲート電極下方にある前記半導体基板の領域の電位Vrg2が、Vrg2>Vs13の関係を満たし、前記リセットトランジスタの閾値電圧が、11、12、13の関係を満たす範囲内にあるものである。開示された固体撮像素子は、前記出力トランジスタの電源電圧Vdd、及び、前記出力トランジスタの閾値電圧Vthが、Vrg1ΔV1-Vdd<Vth<Vrg1ΔV1の関係を満たすものである。開示された撮像装置は、前記固体撮像素子を備えるものである。