入力端子に接続されたスイッチング素子と、前記スイッチング素子の出力側に接続され入力電圧よりも高い電圧を得るブートストラップ回路と、出力電圧より検出した電圧が入力されるフィードバック配線と、前記スイッチング素子を制御する回路であって、前記ブートストラップ回路からの前記入力電圧よりも高い電圧が供給され、前記フィードバック配線より入力された電圧が基準電圧よりも高くなると前記スイッチング素子をオフにする制御手段とを備え、入力電圧よりも低い出力電圧を得るDC-DCコンバータであって、前記ブートストラップ回路のスイッチング素子と反対側が接続されるブート配線と、前記フィードバック配線との間にキャパシタが取り付けられていることを特徴とするDC-DCコンバータ。前記制御手段は、前記フィードバック配線より入力された電圧を基準電圧と比較し、その結果を出力するコンパレータと、前記コンパレータからの信号に基づいて前記スイッチング素子を駆動するドライブ回路を備えている請求項1に記載のDC-DCコンバータ。前記キャパシタは、前記フィードバック配線が開放されたとき、前記フィードバック配線の電圧を前記基準電圧以上に引き上げる静電容量を有している請求項2に記載のDC-DCコンバータ。前記キャパシタは、前記ブート配線につながる導電体と、前記フィードバック配線につながる導電体とを対向させ、寄生容量が発生するようにしてなる請求項1から請求項3のいずれかに記載のDC-DCコンバータ。前記導電体はリードフレームである請求項4に記載のDC-DCコンバータ。前記導電体は回路基板上に設けられた金属箔である請求項4に記載のDC-DCコンバータ。前記スイッチング素子、前記ブートストラップ回路、前記制御手段及び前記導電体を樹脂で封止することでモジュール化されており、少なくとも前記導電体が対向してキャパシタを構成している部分は、前記キャパシタが予め決められた静電容量を持つような比誘電率の樹脂で封止されている請求項4から請求項6のいずれかに記載のDC-DCコンバータ。前記導電体の前記キャパシタを構成する部分は他の部分よりも厚く形成されている請求項4から請求項7のいずれかに記載のDC-DCコンバータ。前記スイッチング素子とは別のスイッチング素子を備えており、前記制御手段が前記複数のスイッチング素子を同期させてスイッチング制御する請求項1から請求項8のいずれかに記載のDC-DCコンバータ。請求項1から請求項9のDC-DCコンバータを電源回路に用いたことを特徴とする電子機器。例えば、上述したようなDC-DCコンバータモジュールでは、フィードバック端子SFBとICとが確実に接続されていない状態、すなわち、フィードバック端子SFBがオープンになっている状態で入力電圧を入力端子Sinに入力させると、コンパレータCmが正確に動作できなくなり、第1スイッチング素子Tr1及び第2スイッチング素子Tr2が正確に制御されない。これにより、入力電圧とほぼ同じ電圧値の出力電圧が出力端子から出力されてしまう場合がある。このように、降圧型のDC-DCコンバータモジュールで電圧を下げることができないと、出力端子Soutに接続された電子機器例えば、LSI等に予め決められた電圧以上の電圧が印加され、前記電子機器が破損してしまう場合がある。なお、このような状態をオープン不良という。また、フィードバック端子SFBと外部回路とが確実に接続されていない場合も同様のオープン不良が発生する。このようなオープン不良は、ICとリードフレームとの接続の際のはんだ付け、ワイヤボンディングが不十分であり、ICの端子とリードフレームとが接続されていないとき発生するものである。しかしながら、目視による確認の場合、ICの端子とリードフレームとが接続されているように見える場合もあり、発見するのが困難である。このため、従来のDC-DCコンバータモジュールでは、出力端子Soutと接地端子Sgnとの間にツェナーダイオードを挿入する等の方法で出力電圧を抑える必要があり、電子部品が多くなるとともに製造の手間が多くなる。そこで本発明は、フィードバック端子が開放されても、過剰な電圧が出力されるのを抑制することができるDC-DCコンバータを提供することを目的とする。上記目的を達成するため本発明は、入力端子に接続されたスイッチング素子と、前記スイッチング素子の出力側に接続され入力電圧よりも高い電圧を得るブートストラップ回路と、出力電圧より検出した電圧が入力されるフィードバック端子と、前記スイッチング素子を制御する回路であって、前記ブートストラップ回路からの前記入力電圧よりも高い電圧が供給され、前記フィードバック端子より入力された電圧が所定の電圧よりも高くなると前記スイッチング素子をオフにする制御手段とを備え、入力電圧よりも低い出力電圧を得るDC-DCコンバータであって、前記ブートストラップ回路のスイッチング素子と反対側が接続されるブート配線と、前記フィードバック配線との間にキャパシタが取り付けられていることを特徴とする。この構成によると、フィードバック端子が開放状態の場合であっても、フィードバック端子への入力電圧が、前記キャパシタを介して前記ブートストラップ回路によって高められた電圧で引っ張られて確保されるので、前記ドライブ回路に一定の電圧を、出力電圧が入力電圧と同じほぼ同じ電圧となることを抑制することができる。この構成によると、DC-DCコンバータの後段に配置され、前記出力電圧で駆動される電子部品電子機器に高い電圧が印加されるのを防ぐことが可能である。これにより、前記フィードバック端子が開放されたとしても、DC-DCコンバータの後段に配置された電子部品電子機器の破損を抑制する、すなわち、DC-DCコンバータの後段に配置された電子部品電子機器を保護することが可能である。上記構成において、前記制御手段が、前記フィードバック配線より入力された電圧を基準電圧と比較し、その結果を出力するコンパレータと、前記コンパレータからの信号に基づいて前記スイッチング素子を駆動するドライブ回路を備えていてもよい。上記構成において、前記キャパシタが、前記フィードバック配線が開放されたとき、前記フィードバック配線の電圧を前記基準電圧以上に引き上げる静電容量を有していてもよい。上記構成において、前記キャパシタは、前記ブート端子につながる導電体と、前記フィードバック端子につながる導電体とを対向させ、寄生容量が発生するように構成されている。この構成によると、例えば、1pF以下といった汎用品では得ることが困難な静電容量のキャパシタでも、前記導電体の対向面の面積、間隔を調整することで得ることが可能である。また、別途キャパシタを配線する必要がないので、前記キャパシタの取り付けミスによる不具合を防ぐことができる。上記構成において、前記導電体はリードフレームであってもよいし、回路基板上に設けられた金属箔であってもよい。なお、金属箔を構成する金属としては、銅、アルミニウム、ニッケル及びこれらの合金を挙げることができるが、これに限定されるものではない。上記構成において、前記スイッチング素子、前記ブートストラップ回路、前記ドライブ回路及び前記導電体を樹脂で封止しており、少なくとも前記導電体が対向してキャパシタを構成している部分は、前記キャパシタが予め決められた静電容量を持つような比誘電率の樹脂で封止されている。この構成によると、前記キャパシタ導電体の形状では、必要な静電容量を得ることができなくても、封止樹脂を誘電体として用いることで、必要な静電容量を得ることができる。これにより、前記キャパシタの静電容量を得るために、前記導電体の配置を変更する必要がないので、DC-DCコンバータを小さくすることが可能である。前記導電体の前記キャパシタを構成する部分は他の部分よりも厚く形成されていてもよい。このように、厚さ方向に大きくすることで、DC-DCコンバータが平面内で大型化するのを抑制することが可能である。上記構成において、前記スイッチング素子とは別のスイッチング素子を備えており、前記ドライブ回路が前記複数のスイッチング素子を同期させるものであってもよい。この構成によると、同期整流を行うので、整流にダイオード等を用いる場合に比べて、消費電力を抑えることが可能である。上記構成のDC-DCコンバータを電源回路として利用したものとして、例えば、車載用のナビゲーション装置、車載用のオーディオ装置、PC用の外付け光ディスク装置DVD、BD等、PC用の外付けハードディスク装置等の電子機器を挙げることができる。本発明によると、DC-DCコンバータのIC、電子部品等が接続されるリードフレームの形状や、前記ICや電子部品が実装される基板の配線パターンの形状を工夫することで、余分な部品を追加することなく、フィードバック端子が開放されても、過剰な電圧が出力されるのを抑制することができる。以下に本発明の実施形態について図面を参照して説明する。図1は本発明にかかるDC-DCコンバータの一例のパッケージの概略図であり、図2は図1に示すDC-DCコンバータのブロック図である。なお、本発明にかかるDC-DCコンバータにおいて、図6に示す従来のDC-DCコンバータと実質上同じ部分には、同じ符号を付すとともに実質上同じ部分の詳細な説明は省略している。図1に示すようにDC-DCコンバータPgは、リードフレームFrに、ICと、第1スイッチング素子Tr1と、コイルLと、ブートキャパシタCBとが接続されて、パッケージ化されている。図1に示すように、リードフレームFrは、接地配線Pgnと、入力配線Pinと、ブート配線PBと、ブートキャパシタCBとコイルLとが接続される接続配線Pswと、出力配線Poutと、フィードバック配線PFBとを備えている。また、リードフレームFrには、接地配線Pgnと接続された接地端子Sgnと、ブート配線PBと接続されたブート端子SBと、接続配線Pswと接続された接続端子Sswと、入力端子Sinと、出力端子Soutと、フィードバック配線と接続されたフィードバック端子SFBとを備えている。ICと入力配線Pin、接続配線Psw及びブート配線PBは、金属線によって電気的に接続されている、すなわち、ワイヤボンディングされている。また、ICは接地配線Pgnともワイヤボンディングにて電気的に接続されている。また、コイルLは一方が接続配線Pswに、他方が出力配線Poutに接続されている。そして、第1スイッチング素子Tr1は、接地配線Pgn及びICとワイヤボンディングにて電気的に接続されている。また、第1スイッチング素子Tr1は図1の裏面全体一部の場合もあるに端子スイッチング素子Tr1がn型MOSFETの場合ソース端子が形成されており、その裏面の端子が接続配線Pswと接続されている。さらに、ブートキャパシタCBは一方の端子がブート配線PBに、他方の端子が接続配線Pswに直接接続されている。なお、ブートキャパシタCBの各端子とブート配線PB、接続配線Pswとは、はんだ付けにて接続される。本発明にかかるDC-DCコンバータPgでは、ブート配線PBとフィードバック配線PFBとを対向するように形成することで、キャパシタCfvを形成し寄生容量を発生させている。なお、図1に示しているように、ブート配線PBとフィードバック配線PFBとは対向部分の幅W及び間隔dとなるように形成されている。図1、図2に示すように、本発明にかかるDC-DCコンバータPgは、ブート端子SBに接続されたブート配線PBとフィードバック端子SFBに接続されたフィードバック配線PFBとの間に、キャパシタCfvが配置されている状態になっている。なお、このキャパシタCfvは上述しているように、リードフレームFrの配置によって構成されているものである。そして、本発明のDC-DCコンバータPgはこのキャパシタCfvが備えられている以外は、従来のDC-DCコンバータと同じ回路構成となっている。本発明にかかるDC-DCコンバータPgの動作について図面を参照して説明する。図3は本発明にかかるDC-DCコンバータが通常状態のときとフィードバック配線がオープンになったときの出力電圧を示す図である。なお、図3において、Vinは入力電圧、Voutは通常状態の出力電圧、Vout1は本発明のDC-DCコンバータにおいてフィードバック配線がオープンになったときの出力電圧を示している。また、Vout2は従来のDC-DCコンバータにおいてフィードバック配線がオープンになったときの出力電圧を示している。また、図中左側は通常状態フィードバック配線がオープンでない状態を示しており、右側はフィードバック配線がオープンになった状態を示している。まず、フィードバック配線PFBとICとが接続されている通常状態、すなわち、フィードバック配線PFBがオープンでない状態のときの動作について説明する。DC-DCコンバータにおいて、第2スイッチング素子Tr2がオフ期間のとき、内部定電圧電源Vsを介し、ブートキャパシタCBが充電される。そして、ブートキャパシタCBは、第2スイッチング素子Tr2がオン期間のとき、放電される。第2スイッチング素子Tr2がオン期間のとき、ブート配線PBの電圧すなわち、ドライブ回路Dcに入力される電圧は、入力電圧VinにブートキャパシタCBの電圧を加えた電圧に高められる。一方、コンパレータCmの反転入力側には、抵抗R1及びR2で分圧された電圧が入力されている。また上述しているように、コンパレータCmの反転入力側に接続するフィードバック配線PFBには、他端がブート配線PBと接続されているキャパシタCfvが接続されている。キャパシタCfvの静電容量がブートキャパシタCB等に比べて小さいため、抵抗R1及びR2で分圧された電圧フィードバック配線PFBからコンパレータCmの反転入力側に入力される電圧のキャパシタCfvの影響は無視できる。すなわち、フィードバック配線PFBがオープン状態でないとき、抵抗R1及びR2で分圧された電圧がコンパレータCmの反転入力側に精度よく入力されていると言える。以上のことより、フィードバック配線PFBがオープン状態でないとき、コンパレータCmの反転入力側には、出力電圧より検出された電圧が高い精度でキャパシタCfvの影響をほとんど受けない状態で入力されているので、DC-DCコンバータPgは予め決められた基準電圧電源Vrefによって決定される出力電圧Vout図3参照を出力する。次に、本発明にかかるDC-DCコンバータPgのフィードバック配線PFBがオープン状態であるときの動作について説明する。フィードバック配線PFBがオープン状態のDC-DCコンバータPgでは、抵抗R1及びR2で分圧された電圧がコンパレータCmの反転入力側に正確に入力されない。すなわち、コンパレータCmの反転入力側に入力される入力電圧が定まっていない状態となっている。ブートキャパシタCBはフィードバック配線PFBがオープン状態でないときと同様の動作をする。すなわち、第2スイッチング素子Tr2がオフ期間のとき、内部定電圧電源Vsによって充電され、第2スイッチング素子Tr2がオン期間のとき、放電される。そして、ブート配線PBの電圧は、第2スイッチング素子Tr2がオン期間のとき、入力電圧VinにブートキャパシタCBの電圧を加えた電圧に高められる。上述したように、コンパレータCmの反転入力側の電圧が定まっていないため、コンパレータCmの反転入力側には、キャパシタCfvを介してブート配線PBの電圧に引っ張られた電圧が印加される。このとき、キャパシタCfvの容量を適切に設定することで、反転入力側に印加される電圧を、基準電圧電源Vrefよりも高くすることが可能である。なお、キャパシタCfvの容量について、後ほど詳しく説明する。このように、ブートキャパシタCBとキャパシタCfvによる電圧がコンパレータCmの反転側に入力されることで、コンパレータCmからLowレベルの信号が出力される。これにより、DC-DCコンバータPgが、出力電圧を下げる方向に動き、出力電圧は、予め決められた出力電圧Voutよりも小さくなる図3に示すVout1。また、キャパシタCfvの容量は小さいので、コンパレータCmの反転入力側の電圧は、最初からフィードバック配線PFBがオープン状態のときは駆動開始より、駆動途中でオープンになったときはフィードバック配線PFBがオープンになったときから短時間でVrefよりも高い電圧となる。このことから、DC-DCコンバータPgはフィードバック配線PFBがオープンになった時点最初からフィードバック配線PFBがオープンの場合はDC-DCコンバータPgが駆動した時点より短時間で、入力電圧Vinよりも低い電圧Vout1を出力する図3参照。以上のことより、本発明のDC-DCコンバータPgでは、フィードバック配線がオープンになっている場合オープンになった場合に、出力電圧で駆動する電子機器に入力電圧と同等の高い電圧が印加されるのを抑制することができ、電子機器の誤動作及び破損を抑制することができる。次に、キャパシタCfvの静電容量について説明する。本発明のDC-DCコンバータPgにおいて、適切なキャパシタCfvの容量は、第1スイッチング素子Tr1と第2スイッチング素子Tr2の周波数によっても変動する。図4はフィードバック配線がオープン状態のDC-DCコンバータをスイッチング周波数が1MHzで駆動したときの、キャパシタの静電容量と出力電圧との関係を示す図である。図4に示すように、キャパシタCfvの静電容量が3fFfF:フェムトファラッド=10-15F以上あれば、オープン状態となっているDC-DCコンバータPgでも、出力電圧Voutを入力電圧Vinよりも小さくすることができる。また、図4のDC-DCコンバータの場合、キャパシタCfvの静電容量を約15fFにすることで、所定の出力電圧Voutを得ることができる。また、キャパシタCfvの静電容量が大きすぎると、スイッチング周波数を上げることができなくなる。図4に示すように、上述の条件のDC-DCコンバータの場合、1pF以下であることが好ましい。しかしながら、このようない小さな静電容量は汎用のキャパシタで得ることは困難である。このため、本発明のDC-DCコンバータPgでは、上述したように、ブート配線PBを構成するリードフレームとフィードバック配線PFBを構成するリードフレームとを向かい合うように設計し、リードフレームを電極とするキャパシタを形成している。なお、リードフレームを対向配置してキャパシタを形成することは、例えば、特開平3259560等にも記載されているように、既知の技術である。上述したように、スイッチング周波数によりキャパシタCfvの最適な静電容量は変化するが、フィードバック配線がオープンとなったとき、出力電圧が上昇するのを抑制することができる静電容量としておくことで、フィードバック配線が結線された通常状態のときは、あらかじめ決められた出力電圧Voutを出力し、フィードバック配線がオープン状態になったときに、出力電圧Voutよりも小さな電圧Vout1を出力するようになる。これにより、オープン不良の発生を抑制することができる。また、本発明にかかるDC-DCコンバータPgでは、リードフレームFrとIC及び電子回路部品とを接続したのち、樹脂で封止しパッケージ化している。樹脂で封止することで、IC、電子回路部品等の半導体を熱、光及び湿度等の環境から守る。なお、本発明にかかるDC-DCコンバータPgでは、IC、リードフレームFr、第1スイッチング素子Tr1、ブートキャパシタCB及びコイルLを樹脂で封止したパッケージとしている。さらに、リードフレームFrの設計だけでは、必要な静電容量を得るための面積を得ることができない場合がある。この場合、比誘電率の高い樹脂で封止するようにすることで、小さな面積でも必要な静電容量を得ることができる。なお、図5に示しているように、キャパシタCfvが形成されている部分のみ比誘電率の高い樹脂で樹脂封止部P2を形成し、残りの部分は通常の樹脂で樹脂封止部P1を形成するようにしてもよい。この場合、キャパシタを封止する樹脂封止部P2の樹脂は、他の電子部品を封止するための条件を見たす必要はなく、比誘電率だけで樹脂を選定することができおる。次に、本発明にかかるDC-DCコンバータの具体的な実施例について説明する。本実施例では、対向するリードフレームの間隔d図1参照を0.2mm、対向するリードフレームの厚さ図1の紙面に垂直な方向を0.2mm、対向するリードフレームの幅Wを0.7mmとした。そして、封止樹脂の比誘電率を4とすることで、キャパシタCfvの静電容量を20fF~100fFとすることができる。なお、リードフレームの寸法は製造誤差により10程度ずれた場合であっても、オープン不良を起こさないように決定されている。なお、上述のDC-DCコンバータPgのパッケージは、リードフレームを用いてICや電子回路部品を接続しているが、リードフレームの代わりに上面に金属膜の配線パターンを備えた基板を用いたものでも同様の効果を得ることができる。すなわち、ブート端子SBにつながる配線パターンとフィードバック端子SFBにつながる配線パターンとでキャパシタを形成する構成とすればよい。なお、対向する部分の配線の幅を十分に取れない場合には、対向する配線パターンを形成する金属膜の厚さを厚くすればよい。以上、本発明の実施形態について説明したが、本発明はこの内容に限定されるものではない。また本発明の実施形態は、発明の趣旨を逸脱しない限り、種々の改変を加えることが可能である。