ゲート電極に接するように設けられた第1の絶縁層と、前記第1の絶縁層に接するように設けられた第2の絶縁層と、前記第2の絶縁層に接するように設けられた酸化物半導体層と、前記酸化物半導体層に接するように設けられた第3の絶縁層を有し、前記酸化物半導体層は、前記第2の絶縁層と前記第3の絶縁層との間に配置され、前記第1の絶縁層は前記第2の絶縁層よりも比誘電率が高いことを特徴とする半導体装置。請求項1において、前記第2の絶縁層、前記第3の絶縁層、及び前記酸化物半導体層はスパッタ法で作製することを特徴とする半導体装置。請求項1または請求項2において、さらに絶縁表面を有する基板を有し、前記基板と前記酸化物半導体層の間に前記ゲート電極を有することを特徴とする半導体装置。第1のゲート電極に接するように設けられた第1の絶縁層と、前記第1の絶縁層に接するように設けられた第2の絶縁層と、前記第2の絶縁層に接するように設けられた酸化物半導体層と、前記酸化物半導体層に接するように設けられた第3の絶縁層と、前記第3の絶縁層に接して前記第3の絶縁層より比誘電率が高い第4の絶縁層と、前記第1のゲート電極と重なる第2のゲート電極を前記第4の絶縁層に接して有し、前記酸化物半導体層は、前記第2の絶縁層と前記第3の絶縁層との間に配置され、前記第1の絶縁層は前記第2の絶縁層よりも比誘電率が高いことを特徴とする半導体装置。請求項1乃至4のいずれか一において、前記第1の絶縁層は比誘電率が10より高い材料を用いることを特徴とする半導体装置。請求項1乃至5のいずれか一において、前記第1の絶縁層はハフニウムを含む絶縁膜を用いることを特徴とする半導体装置。絶縁表面を有する基板上に第1の絶縁層と、前記第1の絶縁層上に酸化物半導体層と、前記酸化物半導体層上に第2の絶縁層と、前記第2の絶縁層上に第3の絶縁層と、前記第3の絶縁層上に前記酸化物半導体層と重なるゲート電極とを有し、前記第3の絶縁層は前記第2の絶縁層よりも比誘電率が高いことを特徴とする半導体装置。請求項7において、前記第1の絶縁層、前記第2の絶縁層、及び前記酸化物半導体層はスパッタ法で作製することを特徴とする半導体装置。請求項7または請求項8において、前記第3の絶縁層は比誘電率が10より高い材料を用いることを特徴とする半導体装置。請求項7乃至9のいずれか一において、前記第3の絶縁層はハフニウムを含む絶縁膜を用いることを特徴とする半導体装置。絶縁表面を有する基板上にゲート電極を形成し、前記ゲート電極を覆う第1の絶縁層をスパッタ法により形成し、前記第1の絶縁層上に第2の絶縁層をスパッタ法により形成し、前記第2の絶縁層上に酸化物半導体層を形成し、窒素、酸素、または希ガスを含む雰囲気下で400°C以上基板の歪み点未満の加熱処理を行い、前記酸化物半導体層上に第3の絶縁層をスパッタ法により形成し、前記第1の絶縁層は前記第2の絶縁層よりも比誘電率が高い半導体装置の作製方法。半導体装置は、動作時の消費電力だけでなく、スタンバイ時の消費電力も重要視される。特に携帯型の半導体装置は、バッテリーを電源としているため、限られた電力量での使用可能時間が制限される。他にも、車載の半導体装置は、スタンバイ時のリーク電流が大きいと、バッテリーの寿命の低下を招く恐れがある。例えば、電気自動車においては、車載の半導体装置のリーク電流に起因して一定の充電量あたりの走行距離が短縮してしまう。消費電力を低減するためには、動作時の消費電力だけでなくスタンバイ時のリーク電流を低減することが効果的である。個々のトランジスタのリーク電流は大きなものではないが、LSIは数百万のトランジスタが設けられており、それらのリーク電流をあわせると、決して小さなものにはならない。このようなリーク電流は待機時の半導体装置の消費電力を増加させるもとになっている。リーク電流の要因は種々存在するが、スタンバイ時のリーク電流を低減することができれば、駆動回路などで消費される電力を低減させることで半導体装置の省電力化を図ることができる。半導体装置のスタンバイ時のリーク電流を低減することを課題の一つとする。また、半導体装置は微小化が要求されているため、半導体装置の構成要素であるトランジスタにも微小化が要求されるのは必然である。微小化されたトランジスタはゲート絶縁層の薄膜化を要求されるが、ゲート絶縁層の厚さが1nm以下となると、トンネル電流が増加し、また、ゲート絶縁層にピンホールが発生する確率も急増し、これらの要因によりゲートリーク電流が増加する。このため、ゲート絶縁層が酸化珪素膜単層である場合はゲート絶縁層の薄膜化には物理的限界が生じつつある。ゲート絶縁層の薄膜化を図ることを課題の一とする。そして、トランジスタの微小化、さらには半導体装置全体の微小化を図ることを課題の一とする。酸化物半導体中でドナー準位を構成する水または水素などの不純物を除去することで、真性又は実質的に真性な半導体であって、シリコン半導体よりもエネルギーギャップが大きい酸化物半導体でチャネル領域が形成されるトランジスタを用い、表示装置、電気光学装置、半導体回路、電子部品、および電子機器を作製する。酸化物半導体に含まれる水素などの不純物は400°C以上基板の歪み点未満の加熱処理により除去し、酸化物半導体に含まれる水素濃度が十分に低減されて高純度化された酸化物半導体層を用いることによりトランジスタのオフ電流を下げることができる。なお、酸化物半導体としては、化学式InMO3ZnOmm>0で表記される薄膜を用いることができる。ここで、Mは、Ga、Al、MnおよびCoから選ばれた一または複数の金属元素を示す。例えばMとして、Ga、Ga及びAl、Ga及びMn、またはGa及びCoなどがある。ゲート絶縁層に比誘電率が10以上のhigh-k膜を用いることで、微小化したトランジスタのゲートリーク電流を低減させることが可能となり、半導体装置の省電力化を実現する。比誘電率の高いhigh-k膜としては、酸化ハフニウムHfO2等、珪酸ハフニウムHfSixOy;ただしx>0、y>0、珪酸ハフニウムオキシナイトライドHfSiON、ハフニウムアルミネートHfAlxOy;ただしx>0、y>0などを用いることができる。また、他のhigh-k膜としては、酸化ジルコニウムZrO2等、酸化タンタルTa2O5等、酸化アルミニウムジルコニウムZrAlxOy;ただしx>0、y>0なども挙げることができ、これらの材料のうちのいずれか一からなる層と、上述したハフニウムを含む絶縁膜との積層をゲート絶縁層に用いることもできる。また、ハフニウムを含む絶縁膜は、ウェットエッチングを用いた場合に、ほとんどエッチングされないため、下方に設けられる電極や基板を保護するエッチングストッパー膜として機能させることもできる。また、ゲート絶縁層に比誘電率が10以上のhigh-k膜を用いることで、酸化珪素膜単独で形成された厚さ0.8nm以下のゲート絶縁層と同じ効果を、厚さ2nm以上具体的には厚さ2nm以上10nm以下の厚さのゲート絶縁層で得られる。或いは、ゲート絶縁層に比誘電率が10以上のhigh-k膜具体的には厚さ2nm以上10nm以下を用いることで、酸化珪素膜で換算した場合のゲート絶縁層よりもゲート絶縁膜の薄膜化ができる。また、ゲート絶縁層にピンホールなどがなく、均一な絶縁耐圧を有するトランジスタを実現できる。本明細書で開示する本発明の一態様は、ゲート電極に接するように設けられた第1の絶縁層と、第1の絶縁層に接するように設けられた金属酸化物からなる第2の絶縁層と、第2の絶縁層に接するように設けられた酸化物半導体層と、酸化物半導体層に接するように設けられた第3の絶縁層を有し、酸化物半導体層は、第2の絶縁層と第3の絶縁層との間に配置され、第1の絶縁層は第2の絶縁層より比誘電率が高いことを特徴とする半導体装置である。上記構成は、上記課題の少なくとも一つを解決する。例えば、酸化物半導体層と接する第2の絶縁層より比誘電率が高い第1の絶縁層として、ハフニウムを含む絶縁膜具体的には厚さ2nm以上10nm以下を用いることで、酸化珪素膜で換算した場合のゲート絶縁層よりもゲート絶縁膜の薄膜化ができ、トランジスタの微小化を実現できる。上記構成において、第2の絶縁層、第3の絶縁層、及び酸化物半導体層はスパッタ法で作製することが好ましい。第2の絶縁層及び第3の絶縁層は、酸化物半導体層に水素、水酸基、及び水分がなるべく含まれないようにするため、成膜室内の残留水分を除去しつつ水素及び水分が除去されたスパッタガスを導入して成膜を行うことが好ましい。ボトムゲート型のトランジスタを作製する方法も本発明の一つであり、その作製方法に関する構成は、絶縁表面を有する基板上にゲート電極を形成し、ゲート電極を覆う第1の絶縁層をスパッタ法により形成し、第1の絶縁層上に第2の絶縁層をスパッタ法により形成し、第2の絶縁層上に酸化物半導体層を形成し、窒素、酸素、または希ガスを含む雰囲気下で400°C以上基板の歪み点未満の加熱処理を行って酸化物半導体層に含まれる含有水分などを低減し、酸化物半導体層上に第3の絶縁層をスパッタ法により形成し、第1の絶縁層は前記第2の絶縁層より比誘電率が高い半導体装置の作製方法である。また、第2の絶縁層及び第3の絶縁層は、酸化物半導体層と接する層であるため、酸化珪素などの酸化物絶縁層とすることが好ましい。特に酸化物半導体層の形成後に形成する第3の絶縁層は、400°C以上基板の歪み点未満の加熱処理によって酸化物半導体層中の不純物水分などを排除する工程によって同時に減少してしまった酸化物半導体を構成する材料の1つである酸素を供給することもできる。酸化物半導体を構成する材料の1つである酸素を供給することによって、酸化物半導体層を高純度化及び電気的にI型真性化することができる。また、第1の絶縁層は、比誘電率が10以上のhigh-k膜を用い、例えばハフニウムを含む絶縁膜を用いると、酸化物半導体層のパターニングの際にウェットエッチングを用い、第2の絶縁層の膜厚が薄く除去された場合でも、ほとんどエッチングされないため、下方に設けられるゲート電極や基板を保護するエッチングストッパー膜として機能させることもできる。また、チャネル領域の上下にゲート絶縁層を介して配置された2つのゲート電極を有する、デュアルゲート型のトランジスタの構造も本発明の一つであり、その構成は、第1のゲート電極に接するように設けられた第1の絶縁層と、第1の絶縁層に接するように設けられた第2の絶縁層と、第2の絶縁層に接するように設けられた酸化物半導体層と、酸化物半導体層に接するように設けられた第3の絶縁層と、第3の絶縁層に接して第3の絶縁層より比誘電率が高い第4の絶縁層と、第1のゲート電極と重なる第2のゲート電極を第4の絶縁層に接して有し、酸化物半導体層は、前記第2の絶縁層と前記第3の絶縁層との間に配置され、第1の絶縁層は前記第2の絶縁層より比誘電率が高いことを特徴とする半導体装置である。上記構成は、上記課題の少なくとも一つを解決する。例えば、第2の絶縁層より比誘電率が高い第1の絶縁層としてハフニウムを含む絶縁膜を用い、第3の絶縁層より比誘電率が高い第4の絶縁層としてハフニウムを含む絶縁膜を用いることによって、デュアルゲート型のトランジスタのゲート絶縁層の膜厚を薄くすることができ、デュアルゲート型のトランジスタの微小化を実現できる。上記構成において、酸化物半導体層をトランジスタのチャネル形成領域を含む半導体層に用いた場合、半導体装置の製造工程によっては、トランジスタのしきい値電圧がマイナス側、或いはプラス側にシフトすることがある。そのため、チャネル形成領域を含む半導体層に酸化物半導体を用いたトランジスタでは、しきい値電圧の制御を行うことのできる構成が好適であり、第1のゲート電極または第2のゲート電極の電位を制御することにより所望の値のしきい値電圧に制御することもできる。水素濃度が十分に低減されて高純度化された酸化物半導体層を用いるトランジスタは、リーク電流による消費電力の少ない半導体装置を実現できる。また、ゲートリーク電流が低い優れたhigh-k膜を用いたゲート絶縁層を有するトランジスタを実現できる。また、水素濃度が十分に低減されて高純度化された酸化物半導体層を用いるトランジスタは、ガラス基板上に形成することができ、ガラス基板上にディスプレイやLSIやCPUやメモリを形成することができる。大面積のガラス基板を用いることにより、製造コストを低減することができる。以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、その形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。実施の形態1本実施の形態では、本明細書に開示する半導体装置に適用できるトランジスタの例を示す。本明細書に開示する半導体装置に適用できるトランジスタの構造は特に限定されず、例えばゲート電極が、ゲート絶縁層を介して、酸化物半導体層の上側に配置されるトップゲート構造、又はゲート電極が、ゲート絶縁層を介して、酸化物半導体層の下側に配置されるボトムゲート構造のスタガ型及びプレーナ型などを用いることができる。また、トランジスタはチャネル形成領域が一つ形成されるシングルゲート構造でも、二つ形成されるダブルゲート構造もしくは三つ形成されるトリプルゲート構造であっても良い。また、チャネル領域の上下にゲート絶縁層を介して配置された2つのゲート電極を有する、デュアルゲート型でもよい。なお、図1A乃至Dにトランジスタの断面構造の一例を以下に示す。図1A乃至Dに示すトランジスタは、半導体として酸化物半導体を用いるものである。酸化物半導体を用いることのメリットは、トランジスタのオン状態における電界効果移動度の最大値5cm2/Vsec以上、好ましくは10cm2/Vsec以上150cm2/Vsec以下が比較的優れていることと、トランジスタのオフ状態において低いオフ電流1aA/μm未満、さらに好ましくは10zA/μm未満、且つ、85°Cにて100zA/μm未満が得られることである。図1Aに示すトランジスタ410は、ボトムゲート構造のトランジスタの一つであり、逆スタガ型トランジスタともいう。トランジスタ410は、絶縁表面を有する基板400上に、ゲート電極401、第1のゲート絶縁層402a、第2のゲート絶縁層402b、酸化物半導体層403、ソース電極405a、及びドレイン電極405bを含む。また、トランジスタ410を覆い、酸化物半導体層403に積層する絶縁膜407が設けられている。絶縁膜407上にはさらに保護絶縁層409が形成されている。図1Bに示すトランジスタ420は、チャネル保護型チャネルストップ型ともいうと呼ばれるボトムゲート構造の一つであり逆スタガ型トランジスタともいう。トランジスタ420は、絶縁表面を有する基板400上に、ゲート電極401、第1のゲート絶縁層402a、第2のゲート絶縁層402b、酸化物半導体層403、酸化物半導体層403のチャネル形成領域を覆うチャネル保護層として機能する絶縁層427、ソース電極405a、及びドレイン電極405bを含む。また、トランジスタ420を覆い、保護絶縁層409が形成されている。図1C示すトランジスタ430はボトムゲート型のトランジスタであり、絶縁表面を有する基板である基板400上に、ゲート電極401、第1のゲート絶縁層402a、第2のゲート絶縁層402b、ソース電極405a、ドレイン電極405b、及び酸化物半導体層403を含む。また、トランジスタ430を覆い、酸化物半導体層403に接する絶縁膜407が設けられている。絶縁膜407上にはさらに保護絶縁層409が形成されている。トランジスタ430においては、第1のゲート絶縁層402aは基板400及びゲート電極401上に接して設けられ、ソース電極405a、ドレイン電極405bは、第2のゲート絶縁層402b上に接して設けられている。そして、第2のゲート絶縁層402b、及びソース電極405a、ドレイン電極405b上に酸化物半導体層403が設けられている。図1Dに示すトランジスタ440は、トップゲート構造のトランジスタの一つである。トランジスタ440は、絶縁表面を有する基板400上に、絶縁層437、酸化物半導体層403、ソース電極405a、及びドレイン電極405b、第2のゲート絶縁層402b、第1のゲート絶縁層402a、ゲート電極401を含み、ソース電極405a、ドレイン電極405bにそれぞれ配線層436a、配線層436bが接して設けられ電気的に接続している。本実施の形態では、上述のとおり、半導体層として酸化物半導体層403を用いる。酸化物半導体層403に用いる酸化物半導体としては、四元系金属酸化物であるIn-Sn-Ga-Zn-O系酸化物半導体や、三元系金属酸化物であるIn-Ga-Zn-O系酸化物半導体、In-Sn-Zn-O系酸化物半導体、In-Al-Zn-O系酸化物半導体、Sn-Ga-Zn-O系酸化物半導体、Al-Ga-Zn-O系酸化物半導体、Sn-Al-Zn-O系酸化物半導体や、二元系金属酸化物であるIn-Zn-O系酸化物半導体、Sn-Zn-O系酸化物半導体、Al-Zn-O系酸化物半導体、Zn-Mg-O系酸化物半導体、Sn-Mg-O系酸化物半導体、In-Mg-O系酸化物半導体や、一元系金属酸化物であるIn-O系酸化物半導体、Sn-O系酸化物半導体、Zn-O系酸化物半導体などを用いることができる。また、上記酸化物半導体にSiO2を含んでもよい。ここで、例えば、In-Ga-Zn-O系酸化物半導体とは、インジウムIn、ガリウムGa、亜鉛Znを有する酸化物膜、という意味であり、その化学量論比はとくに問わない。また、InとGaとZn以外の元素を含んでもよい。酸化物半導体層403を用いたトランジスタ410、420、430、440は、オフ状態における電流値オフ電流値を低くすることができる。また、酸化物半導体層403を用いたトランジスタ410、420、430、440は、比較的高い電界効果移動度が得られるため、高速駆動が可能である。第1のゲート絶縁層402aは、プラズマCVD法又はスパッタリング法等を用いて得られるハフニウムを含むhigh-k膜、例えば酸化ハフニウム膜、珪酸ハフニウム膜、珪酸ハフニウムオキシナイトライド膜、ハフニウムアルミネート膜を単層で又は積層して形成することができる。また、第2のゲート絶縁層402bは、酸化シリコン層SiOxx>2、窒化シリコン層、酸化窒化シリコン層、窒化酸化シリコン層を単層で又は積層して形成することができる。例えば、第1のゲート絶縁層402aとしてスパッタ法により膜厚5nm以上100nm以下の酸化ハフニウム層を形成し、第1のゲート絶縁層上に第2のゲート絶縁層402bとしてスパッタ法により膜厚5nm以上100nm以下の酸化シリコン層SiOxx>2を積層して、合計膜厚100nm以下のゲート絶縁層とする。なお、第2のゲート絶縁層402bよりも第1のゲート絶縁層402aの膜厚が厚いように膜厚設定することが好ましい。トップゲート構造のトランジスタ440においては、酸化物半導体層403上に接する第2のゲート絶縁層402bを形成した後に、第1のゲート絶縁層402aを形成する順序とする。ボトムゲート構造のトランジスタ410、420、430において、下地膜となる絶縁膜を基板とゲート電極の間に設けてもよい。下地膜は、基板からの不純物元素の拡散を防止する機能があり、窒化シリコン膜、酸化シリコン膜、窒化酸化シリコン膜、又は酸化窒化シリコン膜から選ばれた一又は複数の膜による積層構造により形成することができる。絶縁表面を有する基板400に使用することができる基板に大きな制限はないが、バリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板を用いる。ゲート電極401の材料は、Mo、Ti、Cr、Ta、W、Al、Cu、Nd、Sc等の金属材料またはこれらを主成分とする合金材料を用いて、単層でまたは積層して形成することができる。ソース電極405a、ドレイン電極405bに用いる導電膜としては、例えば、Al、Cr、Cu、Ta、Ti、Mo、Wからから選ばれた元素を含む金属膜、または上述した元素を成分とする金属窒化物膜窒化チタン膜、窒化モリブデン膜、窒化タングステン膜等を用いることができる。また、Al、Cuなどの金属膜の下側又は上側の一方または双方にTi、Mo、Wなどの高融点金属膜またはそれらの金属窒化物膜窒化チタン膜、窒化モリブデン膜、窒化タングステン膜を積層させた構成としても良い。また、ソース電極405a、ドレイン電極405bこれと同じ層で形成される配線層を含むとなる導電膜としては導電性の金属酸化物を用いてもよい。導電性の金属酸化物としては酸化インジウムIn2O3等、酸化スズSnO2等、酸化亜鉛ZnO等、酸化インジウム酸化スズ合金In2O3―SnO2等、ITOと略記する、酸化インジウム酸化亜鉛合金In2O3―ZnO等またはこれらの金属酸化物材料に酸化シリコンを含ませたものを用いることができる。酸化物半導体層の上方に設けられる絶縁膜407、427は、代表的には酸化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜、または酸化窒化アルミニウム膜などの無機絶縁膜を用いることができる。また、酸化物半導体層の下方に設けられる絶縁層437は、代表的には酸化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜、または酸化窒化アルミニウム膜などの無機絶縁膜を用いることができる。また、酸化物半導体層の上方に設けられる保護絶縁層409は、窒化シリコン膜、窒化アルミニウム膜、酸化窒化アルミニウム膜、ハフニウムを含むhigh-k膜などを用いることができる。ハフニウムを含むhigh-k膜としては、例えば酸化ハフニウム膜、珪酸ハフニウム膜、珪酸ハフニウムオキシナイトライド膜、ハフニウムアルミネート膜などを用いることができる。このように、本実施の形態において、電界効果移動度が高く、オフ電流値が低い酸化物半導体層を含むトランジスタを用い、第1のゲート絶縁層402aとしてハフニウムを含むhigh-k膜を用いることにより、リーク電流による消費電力の少ない半導体装置を提供することができる。実施の形態2本実施の形態は、酸化物半導体層を含むトランジスタ、及び作製方法の一例を図2を用いて詳細に説明する。上記実施の形態と同一部分又は同様な機能を有する部分、及び工程は、上記実施の形態と同様に行うことができ、繰り返しの説明は省略する。また同じ箇所の詳細な説明は省略する。図2A乃至Eにトランジスタの断面構造の一例を示す。図2A乃至Eに示すトランジスタ510は、図1Aに示すトランジスタ410と同様なボトムゲート構造の逆スタガ型トランジスタである。以下、図2A乃至Eを用い、基板505上にトランジスタ510を作製する工程を説明する。まず、絶縁表面を有する基板505上に導電膜を形成した後、第1のフォトリソグラフィ工程によりゲート電極511を形成する。なお、レジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。絶縁表面を有する基板505は、実施の形態1に示した基板400と同様な基板を用いることができる。本実施の形態では基板505としてガラス基板を用いる。下地膜となる絶縁膜を基板505とゲート電極511との間に設けてもよい。下地膜は、基板505からの不純物元素の拡散を防止する機能があり、窒化シリコン膜、酸化シリコン膜、窒化酸化シリコン膜、又は酸化窒化シリコン膜から選ばれた一又は複数の膜による積層構造により形成することができる。また、ゲート電極511の材料は、Mo、Ti、Cr、Ta、W、Al、Cu、Nd、Sc等の金属材料又はこれらを主成分とする合金材料を用いて、単層で又は積層して形成することができる。次いで、ゲート電極511上に第1のゲート絶縁層507aを形成する。第1のゲート絶縁層507aは、プラズマCVD法又はスパッタリング法等を用いて、high-k膜を形成する。本実施の形態では、酸化ハフニウムからなる金属酸化物ターゲットを用い、RF電源電力1kw、圧力3mTorr、基板とターゲットの間との距離T-S間距離を150mm、成膜温度を室温とし、アルゴン流量を5sccm、酸素流量を5sccmとして50nmの酸化ハフニウム膜を成膜する。なお、上記成膜条件で得られた100nmの酸化ハフニウム膜の比誘電率は、15であった。なお、真空の誘電率ε0を8.84×10-12F/mとし、電極パッド面積0.7854mm2で比誘電率を算出した。また、酸化ハフニウム膜の成膜後、窒素雰囲気で550°C、1時間の熱処理を行って測定したところ、酸化ハフニウム膜の比誘電率は、15.2であり成膜直後とほとんど同じ値であった。酸化ハフニウム膜は薬液を用いるウェットエッチングではほとんどエッチングできないため、エッチングする際にはBCl3ガスやCl2ガスやCHF3ガスやこれらの混合ガスを用いたドライエッチングを用いる。後の工程で酸化ハフニウム膜を選択的にエッチングしてゲート電極511に達するコンタクトホールを形成する際、BCl3ガスとCl2ガスの混合ガスを用いる場合には、ゲート電極511がTi膜やAl膜であると一緒にエッチングされてしまうため、ゲート電極511の最上層をW膜とすることが好ましい。次いで、第1のゲート絶縁層507a上に第2のゲート絶縁層507bを形成する。第2のゲート絶縁層507bは、プラズマCVD法又はスパッタリング法等を用いて、酸化シリコン層、窒化シリコン層、酸化窒化シリコン層、窒化酸化シリコン層を単層で又は積層して形成することができる。本実施の形態では、第1のゲート絶縁層507a上に第2のゲート絶縁層507bとしてスパッタ法により膜厚5nm以上100nm以下の酸化シリコン層SiOxx>2を積層して、合計膜厚100nm以下のゲート絶縁層とする。本実施の形態の酸化物半導体は、不純物を除去され、I型化又は実質的にI型化された酸化物半導体を用いる。本発明の技術思想においてI型化又は実質的にI型化された酸化物半導体とは、キャリア密度が1×1012cm-3未満、さらに好ましくは測定限界以下の1.45×1010cm-3未満である酸化物半導体を指している。このような高純度化された酸化物半導体は界面準位密度、界面電荷に対して極めて敏感であるため、酸化物半導体層とゲート絶縁層との界面は重要である。そのため高純度化された酸化物半導体に接する第2のゲート絶縁層507bは、高品質化が要求される。例えば、μ波例えば周波数2.45GHzを用いた高密度プラズマCVDは、緻密で絶縁耐圧の高い高品質な絶縁層を形成できるので好ましい。高純度化された酸化物半導体と高品質な第2のゲート絶縁層507bとが密接することにより、界面準位密度を低減して界面特性を良好なものとすることができるからである。もちろん、第2のゲート絶縁層507bとして良質な絶縁層を形成できるものであれば、スパッタリング法など他の成膜方法を適用することができる。また、成膜後の熱処理によって第2のゲート絶縁層507bの膜質や、酸化物半導体との界面特性が改質される絶縁層であっても良い。いずれにしても、第2のゲート絶縁層507bとしての膜質が良好であることは勿論のこと、酸化物半導体との界面準位密度を低減し、良好な界面を形成できるものであれば良い。また、第1のゲート絶縁層507a、第2のゲート絶縁層507b、及び酸化物半導体膜530に水素、水酸基及び水分がなるべく含まれないようにするために、酸化物半導体膜530の成膜の前処理として、スパッタリング装置の予備加熱室でゲート電極511が形成された基板505、第1のゲート絶縁層507a、又は第2のゲート絶縁層507bまでが形成された基板505を予備加熱し、基板505に吸着した水素、水分などの不純物を脱離し排気することが好ましい。なお、予備加熱室に設ける排気手段はクライオポンプが好ましい。なお、この予備加熱の処理は省略することもできる。またこの予備加熱は、絶縁層516の成膜前に、ソース電極515a及びドレイン電極515bまでが形成された基板505にも同様に行ってもよい。次いで、第2のゲート絶縁層507b上に、膜厚2nm以上200nm以下、好ましくは5nm以上30nm以下の酸化物半導体膜530を形成する図2A参照。なお、酸化物半導体膜530をスパッタリング法により成膜する前に、アルゴンガスを導入してプラズマを発生させる逆スパッタを行い、第2のゲート絶縁層507bの表面に付着している粉状物質パーティクル、ごみともいうを除去することが好ましい。逆スパッタとは、ターゲット側に電圧を印加せずに、アルゴン雰囲気下で基板側にRF電源を用いて電圧を印加して基板近傍にプラズマを形成して表面を改質する方法である。なお、アルゴン雰囲気に代えて窒素、ヘリウム、酸素などを用いてもよい。酸化物半導体膜530に用いる酸化物半導体は、実施の形態1に示した酸化物半導体を用いることができる。また、上記酸化物半導体にSiO2を含んでもよい。本実施の形態では、酸化物半導体膜530としてIn-Ga-Zn-O系金属酸化物ターゲットを用いてスパッタリング法により成膜する。この段階での断面図は図2Aに相当する。また、酸化物半導体膜530は、希ガス代表的にはアルゴン雰囲気下、酸素雰囲気下、又は希ガスと酸素の混合雰囲気下においてスパッタ法により形成することができる。酸化物半導体膜530をスパッタリング法で作製するためのターゲットとしては、例えば、組成比として、In2O3:Ga2O3:ZnO=1:1:1[mol数比]の金属酸化物ターゲットを用い、In-Ga-Zn-O膜を成膜する。また、このターゲットの材料及び組成に限定されず、例えば、In2O3:Ga2O3:ZnO=1:1:2[mol数比]の金属酸化物ターゲットを用いてもよい。また、金属酸化物ターゲットの相対密度は90以上100以下、好ましくは95以上99.9以下である。相対密度の高い金属酸化物ターゲットを用いることにより、成膜した酸化物半導体膜は緻密な膜とすることができる。酸化物半導体膜530を、成膜する際に用いるスパッタガスは水素、水、水酸基又は水素化物などの不純物が除去された高純度ガスを用いることが好ましい。減圧状態に保持された成膜室内に基板を保持し、基板温度を100°C以上600°C以下好ましくは200°C以上400°C以下とする。基板を加熱しながら成膜することにより、成膜した酸化物半導体膜に含まれる不純物濃度を低減することができる。また、スパッタリングによる損傷が軽減される。そして、成膜室内の残留水分を除去しつつ水素及び水分が除去されたスパッタガスを導入し、上記ターゲットを用いて基板505上に酸化物半導体膜530を成膜する。成膜室内の残留水分を除去するためには、吸着型の真空ポンプ、例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ましい。また、排気手段としては、ターボポンプにコールドトラップを加えたものであってもよい。クライオポンプを用いて排気した成膜室は、例えば、水素原子、水H2Oなど水素原子を含む化合物より好ましくは炭素原子を含む化合物も等が排気されるため、当該成膜室で成膜した酸化物半導体膜に含まれる不純物の濃度を低減できる。成膜条件の一例としては、基板とターゲットの間との距離を100mm、圧力0.6Pa、直流DC電源0.5kW、酸素酸素流量比率100雰囲気下の条件が適用される。なお、パルス直流電源を用いると、成膜時に発生する粉状物質パーティクル、ごみともいうが軽減でき、膜厚分布も均一となるために好ましい。次いで、酸化物半導体膜530を第2のフォトリソグラフィ工程により島状の酸化物半導体層に加工する。また、島状の酸化物半導体層を形成するためのレジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。また、第1のゲート絶縁層507a及び第2のゲート絶縁層507bにコンタクトホールを形成する場合、その工程は酸化物半導体膜530の加工時に同時に行うことができる。なお、ここでの酸化物半導体膜530のエッチングは、ドライエッチングでもウェットエッチングでもよく、両方を用いてもよい。例えば、酸化物半導体膜530のウェットエッチングに用いるエッチング液としては、燐酸と酢酸と硝酸を混ぜた溶液や、ITO07N関東化学社製を用いてもよい。次いで、酸化物半導体層に第1の加熱処理を行う。この第1の加熱処理によって酸化物半導体層の脱水化または脱水素化を行うことができる。第1の加熱処理の温度は、400°C以上750°C以下、または400°C以上基板の歪み点未満とする。ここでは、加熱処理装置の一つである電気炉に基板を導入し、酸化物半導体層に対して窒素雰囲気下450°Cにおいて1時間の加熱処理を行った後、大気に触れることなく、酸化物半導体層への水や水素の再混入を防ぎ、酸化物半導体層531を得る図2B参照。なお、加熱処理装置は電気炉に限られず、抵抗発熱体などの発熱体からの熱伝導または熱輻射によって、被処理物を加熱する装置を用いてもよい。例えば、GRTAGasRapidThermalAnneal装置、LRTALampRapidThermalAnneal装置等のRTARapidThermalAnneal装置を用いることができる。LRTA装置は、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのランプから発する光電磁波の輻射により、被処理物を加熱する装置である。GRTA装置は、高温のガスを用いて加熱処理を行う装置である。高温のガスには、アルゴンなどの希ガス、または窒素のような、加熱処理によって被処理物と反応しない不活性気体が用いられる。例えば、第1の加熱処理として、650°C~700°Cの高温に加熱した不活性ガス中に基板を移動させて入れ、数分間加熱した後、基板を移動させて高温に加熱した不活性ガス中から出すGRTAを行ってもよい。なお、第1の加熱処理においては、窒素、またはヘリウム、ネオン、アルゴン等の希ガスに、水、水素などが含まれないことが好ましい。または、加熱処理装置に導入する窒素、またはヘリウム、ネオン、アルゴン等の希ガスの純度を、6N99.9999以上好ましくは7N99.99999以上即ち不純物濃度を1ppm以下、好ましくは0.1ppm以下とすることが好ましい。また、第1の加熱処理で酸化物半導体層を加熱した後、同じ炉に高純度の酸素ガス、高純度のN2Oガス、又は超乾燥エア露点が-40°C以下、好ましくは-60°C以下を導入してもよい。酸素ガスまたはN2Oガスに、水、水素などが含まれないことが好ましい。または、加熱処理装置に導入する酸素ガスまたはN2Oガスの純度を、6N以上好ましくは7N以上即ち、酸素ガスまたはN2Oガス中の不純物濃度を1ppm以下、好ましくは0.1ppm以下とすることが好ましい。酸素ガス又はN2Oガスの作用により、脱水化または脱水素化処理によって不純物を排除する工程によって同時に減少してしまった酸化物半導体を構成する材料の1つである酸素を供給することによって、酸化物半導体層を高純度化及び電気的にI型真性化する。また、酸化物半導体層の第1の加熱処理は、島状の酸化物半導体層に加工する前の酸化物半導体膜530にも行うことができる。その場合には、第1の加熱処理後に、加熱装置から基板を取り出し、フォトリソグラフィ工程を行う。なお、第1の加熱処理は、上記以外にも、酸化物半導体層成膜後であれば、酸化物半導体層上にソース電極及びドレイン電極を積層させた後、あるいは、ソース電極及びドレイン電極上に絶縁層を形成した後、のいずれでも良い。また、第1のゲート絶縁層507a及び第2のゲート絶縁層507bにコンタクトホールを形成する場合、その工程は酸化物半導体膜530に第1の加熱処理を行う前でも行った後でもよい。また、酸化物半導体層を2回に分けて成膜し、2回に分けて加熱処理を行うことで、下地部材の材料が、酸化物、窒化物、金属など材料を問わず、膜厚の厚い結晶領域、即ち、膜表面に垂直にc軸配向した結晶領域を有する酸化物半導体層を形成してもよい。例えば、3nm以上15nm以下の第1の酸化物半導体膜を成膜し、窒素、酸素、希ガス、または乾燥空気の雰囲気下で450°C以上850°C以下、好ましくは550°C以上750°C以下の第1の加熱処理を行い、表面を含む領域に結晶領域板状結晶を含むを有する第1の酸化物半導体膜を形成する。そして、第1の酸化物半導体膜よりも厚い第2の酸化物半導体膜を形成し、450°C以上850°C以下、好ましくは600°C以上700°C以下の第2の加熱処理を行い、第1の酸化物半導体膜を結晶成長の種として、上方に結晶成長させ、第2の酸化物半導体膜を結晶化させ、結果として膜厚の厚い結晶領域を有する酸化物半導体層を形成してもよい。次いで、第2のゲート絶縁層507b、及び酸化物半導体層531上に、ソース電極及びドレイン電極これと同じ層で形成される配線を含むとなる導電膜を形成する。ソース電極、及びドレイン電極に用いる導電膜としては、実施の形態1に示したソース電極405a、ドレイン電極405bに用いる材料を用いることができる。第3のフォトリソグラフィ工程により導電膜上にレジストマスクを形成し、選択的にエッチングを行ってソース電極515a、ドレイン電極515bを形成した後、レジストマスクを除去する図2C参照。第3のフォトリソグラフィ工程でのレジストマスク形成時の露光には、紫外線やKrFレーザ光やArFレーザ光を用いるとよい。酸化物半導体層531上で隣り合うソース電極の下端部とドレイン電極の下端部との間隔幅によって後に形成されるトランジスタのチャネル長Lが決定される。なお、チャネル長L=25nm未満の露光を行う場合、第3のフォトリソグラフィ工程でのレジストマスク形成時の露光は、数nm~数10nmと極めて波長が短い超紫外線ExtremeUltravioletを用いるとよい。超紫外線による露光は、解像度が高く焦点深度も大きい。従って、後に形成されるトランジスタのチャネル長Lを10nm以上1000nm以下とすることも可能であり、回路の動作速度を高速化できる。また、フォトリソグラフィ工程で用いるフォトマスク数及び工程数を削減するため、透過した光が複数の強度となる露光マスクである多階調マスクによって形成されたレジストマスクを用いてエッチング工程を行ってもよい。多階調マスクを用いて形成したレジストマスクは複数の膜厚を有する形状となり、エッチングを行うことでさらに変形することができるため、異なるパターンに加工する複数のエッチング工程に用いることができる。よって、一枚の多階調マスクによって、少なくとも二種類以上の異なるパターンに対応するレジストマスクを形成することができる。よって露光マスク数を削減することができ、対応するフォトリソグラフィ工程も削減できるため、工程の簡略化が可能となる。なお、導電膜のエッチングの際に、酸化物半導体層531がエッチングされ、分断することのないようエッチング条件を最適化することが望まれる。しかしながら、酸化物半導体層531を全くエッチングせずに導電膜のみをエッチングする条件を得ることは難しく、導電膜のエッチングの際に酸化物半導体層531は一部がエッチングされ、溝部凹部を有する酸化物半導体層となることもある。本実施の形態では、導電膜としてTi膜を用い、酸化物半導体層531にはIn-Ga-Zn-O系酸化物半導体を用いたので、Ti膜のエッチャントとしてアンモニア過水31重量過酸化水素水:28重量アンモニア水:水=5:2:2を用いる。次いで、N2O、N2、またはArなどのガスを用いたプラズマ処理を行い、露出している酸化物半導体層の表面に付着した吸着水などを除去してもよい。プラズマ処理を行った場合、プラズマ処理の後、大気に触れることなく、酸化物半導体層の一部に接する保護絶縁膜となる絶縁層516を形成する。絶縁層516は、少なくとも1nm以上の膜厚とし、スパッタ法など、絶縁層516に水、水素等の不純物を混入させない方法を適宜用いて形成することができる。絶縁層516に水素が含まれると、その水素の酸化物半導体層への侵入、又は水素による酸化物半導体層中の酸素の引き抜き、が生じ酸化物半導体層のバックチャネルが低抵抗化N型化してしまい、寄生チャネルが形成されるおそれがある。よって、絶縁層516はできるだけ水素を含まない膜になるように、成膜方法に水素を用いないことが重要である。本実施の形態では、絶縁層516として膜厚200nmの酸化シリコン膜をスパッタリング法を用いて成膜する。成膜時の基板温度は、室温以上300°C以下とすればよく、本実施の形態では100°Cとする。酸化シリコン膜のスパッタ法による成膜は、希ガス代表的にはアルゴン雰囲気下、酸素雰囲気下、または希ガスと酸素の混合雰囲気下において行うことができる。また、ターゲットとして酸化シリコンターゲットまたはシリコンターゲットを用いることができる。例えば、シリコンターゲットを用いて、酸素を含む雰囲気下でスパッタ法により酸化シリコンを形成することができる。酸化物半導体層に接して形成する絶縁層516は、水分や、水素イオンや、OH-などの不純物を含まず、これらが外部から侵入することをブロックする無機絶縁膜を用い、代表的には酸化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜、または酸化窒化アルミニウム膜などを用いる。酸化物半導体膜530の成膜時と同様に、絶縁層516の成膜室内の残留水分を除去するためには、吸着型の真空ポンプクライオポンプなどを用いることが好ましい。クライオポンプを用いて排気した成膜室で成膜した絶縁層516に含まれる不純物の濃度を低減できる。また、絶縁層516の成膜室内の残留水分を除去するための排気手段としては、ターボポンプにコールドトラップを加えたものであってもよい。絶縁層516を、成膜する際に用いるスパッタガスは水素、水、水酸基又は水素化物などの不純物が除去された高純度ガスを用いることが好ましい。次いで、不活性ガス雰囲気下、または酸素ガス雰囲気下で第2の加熱処理好ましくは200°C以上400°C以下、例えば250°C以上350°C以下を行う。例えば、窒素雰囲気下で250°C、1時間の第2の加熱処理を行う。第2の加熱処理を行うと、酸化物半導体層の一部チャネル形成領域が絶縁層516と接した状態で加熱される。酸化物半導体膜に対しておこなう第1の加熱処理水素、水分、水酸基又は水素化物水素化合物ともいうなどの不純物を酸化物半導体層から意図的に排除する工程によって同時に減少してしまう、酸化物半導体を構成する材料の1つである酸素を、以上の工程を経ることによって、酸化物半導体層に供給することができる。よって、酸化物半導体層は高純度化及び電気的にI型真性化する。以上の工程でトランジスタ510が形成される図2D参照。また、絶縁層516に欠陥を多く含む酸化シリコン層を用いると、酸化シリコン層形成後の加熱処理によって酸化物半導体層中に含まれる水素、水分、水酸基又は水素化物などの不純物を絶縁層に拡散させ、酸化物半導体層中に含まれる不純物をより低減させる効果を奏する。絶縁層516上にさらに保護絶縁層506を形成してもよい。例えば、RFスパッタ法を用いて窒化シリコン膜を形成する。RFスパッタ法は、量産性がよいため、保護絶縁層の成膜方法として好ましい。保護絶縁層は、水分などの不純物を含まず、これらが外部から侵入することをブロックする無機絶縁膜を用い、窒化シリコン膜、窒化アルミニウム膜などを用いる。本実施の形態では、保護絶縁層506を、窒化シリコン膜を用いて形成する図2E参照。本実施の形態では、保護絶縁層506として、絶縁層516まで形成された基板505を100°C~400°Cの温度に加熱し、水素及び水分が除去された高純度窒素を含むスパッタガスを導入し、シリコン半導体のターゲットを用いて窒化シリコン膜を成膜する。この場合においても、絶縁層516と同様に、処理室内の残留水分を除去しつつ保護絶縁層506を成膜することが好ましい。保護絶縁層の形成後、さらに大気中、100°C以上200°C以下、1時間以上30時間以下での加熱処理を行ってもよい。この加熱処理は一定の加熱温度を保持して加熱してもよいし、室温から、100°C以上200°C以下の加熱温度への昇温と、加熱温度から室温までの降温を複数回くりかえして行ってもよい。このように、本実施の形態を用いて作製した、高純度化された酸化物半導体層を含むトランジスタは、高い電界効果移動度が得られるため、高速駆動が可能である。第1のゲート絶縁層として酸化ハフニウム膜を用いることにより、トランジスタのゲートリーク電流を低減させることが可能となり、半導体装置の省電力化を実現する。また、第1のゲート絶縁層として酸化ハフニウム膜を用いることで、酸化珪素膜単独で形成された厚さ0.8nm以下のゲート絶縁層と同じ効果を、厚さ2nm以上具体的には厚さ2nm以上10nm以下の厚さのゲート絶縁層で得られる。また、本実施の形態は実施の形態1と自由に組み合わせることができる。実施の形態3本実施の形態では、チャネル領域の上下にゲート絶縁層を介して配置された2つのゲート電極を有する、デュアルゲート型のトランジスタを作製する例を以下に示す。なお、途中の工程は実施の形態2と同一であるため、同一の箇所には同じ符号を用いて説明する。図3A乃至Cにトランジスタの断面構造の一例を示す。図3Aは、図2Cと同一である。まず、実施の形態2に従って、図3Aの状態を得る。次いで、実施の形態2と同様に酸化物半導体層の一部に接する保護絶縁膜となる絶縁層516を形成する。本実施の形態においては、後の工程で第2のゲート電極を形成するため、第2のゲート絶縁層507bと同じ材料、同じ膜厚の絶縁膜を形成する。次いで、図3Bに示すように、絶縁層516上に、絶縁層516よりも比誘電率の高い絶縁層526を形成する。絶縁層526は、第1のゲート絶縁層507aと同じ材料である酸化ハフニウム膜、同じ膜厚20nmの絶縁膜を形成する。次いで、絶縁層526上に第2のゲート電極508を形成する。第2のゲート電極508の材料は、Mo、Ti、Cr、Ta、W、Al、Cu、Nd、Sc等の金属材料またはこれらを主成分とする合金材料を用いて、単層でまたは積層して形成することができる。以上の工程で図3Cに示すトランジスタ520を作製することができる。なお、酸化ハフニウムである絶縁層526は、ウェットエッチングではほとんどエッチングされないため、第2のゲート電極508のパターニングの際にウェットエッチングを用いると、エッチングストッパー膜として機能し、絶縁層526の膜厚が2nm以上10nm以下であっても絶縁層526にピンホールなどがなく、均一な絶縁耐圧を有するトランジスタ520を実現できる。第2の絶縁層より比誘電率が高い第1の絶縁層としてハフニウムを含む絶縁膜を用い、第3の絶縁層より比誘電率が高い第4の絶縁層としてハフニウムを含む絶縁膜を用いることによって、酸化珪素膜で換算した場合のゲート絶縁層よりも本実施の形態のゲート絶縁層の薄膜化ができる。酸化物半導体層をトランジスタのチャネル形成領域を含む半導体層に用いた場合、半導体装置の製造工程によっては、トランジスタのしきい値電圧がマイナス側、或いはプラス側にシフトすることがある。そのため、チャネル形成領域を含む半導体層に酸化物半導体を用いたトランジスタでは、トランジスタ520のように、デュアルゲート型の構造とし、しきい値電圧の制御を行うことのできる構成が好適であり、第1のゲート電極511または第2のゲート電極508の電位を制御することにより所望の値のしきい値電圧に制御することもできる。本実施の形態は実施の形態1または実施の形態2と自由に組み合わせることができる。実施の形態4酸化物半導体層は、製造工程において生じる電界の影響を受けやすい。そこで、実施の形態1の図1Dに示すようなトップゲート型のトランジスタを作製する場合には、酸化物半導体層上にスパッタ法でゲート絶縁層を形成する際に生じる電界などの影響を低減するための成膜装置を図4に示す。本実施の形態では酸化ハフニウム膜を図4A及び図4Bに示す成膜装置で成膜する例を示す。チャンバー301内を真空状態とし、原料ガスとしてO2ガスとArガスの混合ガス、またはArガスを流して、RF電源304と接続された電極302と、電極303とが対向して設けられる。電極302と電極303には酸化ハフニウムのターゲット308、309がそれぞれ固定されている。なお、図4Aはチャンバー301を上方からみた上面模式図であり、図4Bはチャンバー301の断面模式図である。大面積基板にも対応できるように、基板305を縦置きとしてスパッタ成膜を行う。酸化ハフニウムのターゲット308、309は対向しており、その間には基板305が配置されないようにすることで基板305がほとんどプラズマに曝されないようにする。基板305には絶縁膜で覆われた酸化物半導体層が設けられており、図4A及び図4Bに示す装置を用いることによって、酸化物半導体層に実用上支障のない損傷プラズマダメージなどを与えることなく酸化ハフニウム膜の成膜を行うことができる。こうして、ホルダー307で固定した基板305の表面へ酸化ハフニウム膜を成膜する。なお、成膜速度が安定するまでシャッター306で基板への被膜形成を停止しておき、シャッター306を開けて成膜を開始する。図4A及び図4Bにおいて、シャッター306はスライド式のシャッターを図示したが、特に限定されない。図4Aではチャンバー底面に対して基板面を垂直に示しているが、特に限定されず、ホルダー307で基板面がチャンバー底面に対して斜めになるように配置してもよい。ホルダー307にはヒータが設けられており、基板305を加熱しながら成膜を行うことができる。ホルダー307のヒータを用いて、減圧状態に保持されたチャンバー301内に基板305を保持し、基板305の温度が100°C以上550°C未満、好ましくは200°C以上400°C以下となるように基板305上の酸化物半導体層を熱することもできる。そして、チャンバー301内の水分を除去しつつ、水素や水などが除去されたスパッタガス酸素またはアルゴンを導入し、上記ターゲットを用いて酸化ハフニウム膜を形成する。ホルダー307のヒータを用いて、基板305を熱しながら酸化ハフニウム膜を形成することにより、スパッタによる損傷を軽減することもできる。チャンバー301内の水分を除去するためには、吸着型の真空ポンプを用いることが好ましい。例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプなどを用いることができる。また、ターボポンプにコールドトラップを加えたものを用いてもよい。クライオポンプなどを用いて排気することで、処理室から水素や水などを除去することができる。また、本実施の形態では、酸化ハフニウム膜を例に説明したが特に限定されず、ゲート絶縁層に用いることのできる絶縁膜や、他のhigh-k膜の成膜に図4に示す成膜装置を用いることができる。また、図4に示す成膜装置は、酸化物半導体層に接する絶縁膜の成膜に用いることもできる。実施の形態5本実施の形態では、半導体装置の一形態に相当する液晶表示パネルの外観及び断面について、図5を用いて説明する。図5A及び図5Cは、トランジスタ4010、4011、及び液晶素子4013を、第1の基板4001と第2の基板4006との間にシール材4005によって封止した、パネルの平面図であり、図5Bは、図5Aまたは図5CのM-Nにおける断面図に相当する。第1の基板4001上に設けられた画素部4002と、走査線駆動回路4004とを囲むようにして、シール材4005が設けられている。また画素部4002と、走査線駆動回路4004の上に第2の基板4006が設けられている。よって画素部4002と、走査線駆動回路4004とは、第1の基板4001とシール材4005と第2の基板4006とによって、液晶層4008と共に封止されている。また第1の基板4001上のシール材4005によって囲まれている領域とは異なる領域に、別途用意された基板上に単結晶半導体膜又は多結晶半導体膜で形成された信号線駆動回路4003が実装されている。なお、別途形成した駆動回路の接続方法は、特に限定されるものではなく、COG方法、ワイヤボンディング方法、或いはTAB方法などを用いることができる。図5Aは、COG方法により信号線駆動回路4003を実装する例であり、図5Cは、TAB方法により信号線駆動回路4003を実装する例である。また第1の基板4001上に設けられた画素部4002と、走査線駆動回路4004は、トランジスタを複数有しており、図5Bでは、画素部4002に含まれるトランジスタ4010と、走査線駆動回路4004に含まれるトランジスタ4011とを例示している。トランジスタ4011は、第1のゲート絶縁層4020a、第2のゲート絶縁層4020bを有し、実施の形態2で示した第1のゲート絶縁層402a、第2のゲート絶縁層402bを用いることができる。第1のゲート絶縁層402aとしてhigh-k膜を用いることにより、ゲートリーク電流の少ないトランジスタとすることができる。トランジスタ4010、4011上には絶縁層4041、4042、4021が設けられている。トランジスタ4010、4011は、実施の形態1で示したゲートリーク電流の少ないトランジスタを適用することができる。駆動回路用のトランジスタ4011及び画素用のトランジスタ4010としては、実施の形態1で示したトランジスタ410、420、430、440を用いることができる。本実施の形態において、トランジスタ4010、4011はnチャネル型トランジスタである。絶縁層4021上において、駆動回路用のトランジスタ4011の酸化物半導体層のチャネル形成領域と重なる位置に導電層4040が設けられている。導電層4040を酸化物半導体層のチャネル形成領域と重なる位置に設けることによって、BT試験前後におけるトランジスタ4011のしきい値電圧の変化量を低減することができる。また、導電層4040の電位はトランジスタ4011のゲート電極の電位と同じでもよいし、異なっていても良く、第2のゲート電極として機能させることもできる。また、導電層4040の電位がGND、0V、或いはフローティング状態であってもよい。また、液晶素子4013が有する画素電極層4030は、トランジスタ4010と電気的に接続されている。そして液晶素子4013の対向電極層4031は第2の基板4006上に形成されている。画素電極層4030と対向電極層4031と液晶層4008とが重なっている部分が、液晶素子4013に相当する。なお、画素電極層4030、対向電極層4031はそれぞれ配向膜として機能する絶縁層4032、4033が設けられ、絶縁層4032、4033を介して液晶層4008を挟持している。なお、第1の基板4001、第2の基板4006としては、透光性基板を用いることができ、ポリエステルフィルム、またはアクリル樹脂フィルムなどのプラスチックや、ガラスや、セラミックスなどを用いることができる。また4035は絶縁膜を選択的にエッチングすることで得られる柱状のスペーサであり、画素電極層4030と対向電極層4031との間の距離セルギャップを制御するために設けられている。なお球状のスペーサを用いていても良い。また、対向電極層4031は、トランジスタ4010と同一基板上に設けられる共通電位線と電気的に接続される。共通接続部を用いて、一対の基板間に配置される導電性粒子を介して対向電極層4031と共通電位線とを電気的に接続することができる。なお、導電性粒子はシール材4005に含有させる。また、配向膜を用いないブルー相を示す液晶を用いてもよく、その場合には横電界方式とするため、図5に示す電極配置と異なる配置とする。例えば、同一絶縁層上に画素電極層と共通電極層とを並べて配置し、液晶層に横電界を印加する。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善するために5重量以上のカイラル剤を混合させた液晶組成物を用いて液晶層4008に用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が1msec以下と短く、光学的等方性であるため配向処理が不要であり、視野角依存性が小さい。なお透過型液晶表示装置の他に、半透過型液晶表示装置でも適用できる。また、液晶表示装置では、基板の外側視認側に偏光板を設け、内側に着色層、表示素子に用いる電極層という順に設ける例を示すが、偏光板は基板の内側に設けてもよい。また、偏光板と着色層の積層構造も本実施の形態に限定されず、偏光板及び着色層の材料や作製工程条件によって適宜設定すればよい。また、表示部以外にブラックマトリクスとして機能する遮光膜を設けてもよい。トランジスタ4011、4010上には、酸化物半導体層に接して絶縁層4041が形成されている。絶縁層4041は実施の形態1示した絶縁膜407と同様な材料及び方法で形成すればよい。ここでは、絶縁層4041として、実施の形態4の成膜装置を用いたスパッタ法により酸化珪素膜を形成する。また、絶縁層4041上に接して保護絶縁層4042を形成する。また、絶縁層4042は実施の形態1で示した保護絶縁層409と同様な材料及び方法で形成すればよい。また、トランジスタの表面凹凸を低減するために、絶縁層4042を平坦化絶縁膜として機能する絶縁層4021で覆う構成となっている。また、平坦化絶縁膜として絶縁層4021を形成する。絶縁層4021としては、ポリイミド、アクリル、ベンゾシクロブテン、ポリアミド、エポキシ等の、耐熱性を有する有機材料を用いることができる。また上記有機材料の他に、低誘電率材料low-k材料、シロキサン系樹脂、PSGリンガラス、BPSGリンボロンガラス等を用いることができる。なお、これらの材料で形成される絶縁膜を複数積層させることで、絶縁層4021を形成してもよい。絶縁層4021の形成法は、特に限定されず、その材料に応じて、スパッタ法、SOG法、スピンコート、ディップ、スプレー塗布、液滴吐出法インクジェット法、スクリーン印刷、オフセット印刷等、ドクターナイフ、ロールコーター、カーテンコーター、ナイフコーター等を用いることができる。絶縁層4021の焼成工程と半導体層のアニールを兼ねることで効率よく半導体装置を作製することが可能となる。画素電極層4030、対向電極層4031は、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物以下、ITOと示す。、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電性材料を用いることができる。また別途形成された信号線駆動回路4003と、走査線駆動回路4004または画素部4002に与えられる各種信号及び電位は、FPC4018から供給されている。接続端子電極4015が、液晶素子4013が有する画素電極層4030と同じ導電膜から形成され、端子電極4016は、トランジスタ4010、4011のソース電極及びドレイン電極と同じ導電膜で形成されている。接続端子電極4015は、FPC4018が有する端子と、異方性導電膜4019を介して電気的に接続されている。また図5においては、信号線駆動回路4003を別途形成し、第1の基板4001に実装している例を示しているがこの構成に限定されない。走査線駆動回路を別途形成して実装しても良いし、信号線駆動回路の一部または走査線駆動回路の一部のみを別途形成して実装しても良い。実施の形態6本実施の形態では、半導体装置の一形態として電子ペーパーの例を示す。実施の形態2に示す方法により得られる積層のゲート絶縁層を含むトランジスタは、スイッチング素子と電気的に接続する素子を利用して電子インクを駆動させる電子ペーパーに用いてもよい。電子ペーパーは、電気泳動表示装置電気泳動ディスプレイとも呼ばれており、紙と同じ読みやすさ、他の表示装置に比べ低消費電力、薄くて軽い形状とすることが可能という利点を有している。電気泳動ディスプレイは、様々な形態が考えられ得るが、プラスの電荷を有する第1の粒子と、マイナスの電荷を有する第2の粒子とを含むマイクロカプセルが溶媒または溶質に複数分散されたものであり、マイクロカプセルに電界を印加することによって、マイクロカプセル中の粒子を互いに反対方向に移動させて一方側に集合した粒子の色のみを表示するものである。なお、第1の粒子または第2の粒子は染料を含み、電界がない場合において移動しないものである。また、第1の粒子の色と第2の粒子の色は異なるもの無色を含むとする。このように、電気泳動ディスプレイは、誘電定数の高い物質が高い電界領域に移動する、いわゆる誘電泳動的効果を利用したディスプレイである。上記マイクロカプセルを溶媒中に分散させたものが電子インクと呼ばれるものであり、この電子インクはガラス、プラスチック、布、紙などの表面に印刷することができる。また、カラーフィルタや色素を有する粒子を用いることによってカラー表示も可能である。また、アクティブマトリクス基板上に適宜、二つの電極の間に挟まれるように上記マイクロカプセルを複数配置すればアクティブマトリクス型の表示装置が完成し、マイクロカプセルに電界を印加すれば表示を行うことができる。例えば、実施の形態2のトランジスタによって得られるアクティブマトリクス基板を用いることができる。なお、マイクロカプセル中の第1の粒子および第2の粒子は、導電体材料、絶縁体材料、半導体材料、磁性材料、液晶材料、強誘電性材料、エレクトロルミネセント材料、エレクトロクロミック材料、磁気泳動材料から選ばれた一種の材料、またはこれらの複合材料を用いればよい。図6は、半導体装置の例としてアクティブマトリクス型の電子ペーパーを示す。半導体装置に用いられるトランジスタ581としては、実施の形態2で示すトランジスタと同様に作製でき、ゲートリーク電流の少ないトランジスタである。図6の電子ペーパーは、ツイストボール表示方式を用いた表示装置の例である。ツイストボール表示方式とは、白と黒に塗り分けられた球形粒子を表示素子に用いる電極層である第1の電極層及び第2の電極層の間に配置し、第1の電極層及び第2の電極層に電位差を生じさせての球形粒子の向きを制御することにより、表示を行う方法である。トランジスタ581はボトムゲート構造のトランジスタであり、第1のゲート絶縁層582a、第2のゲート絶縁層582bの積層上に接して酸化物半導体層を有し、該酸化物半導体層と接する絶縁層583に覆われている。なお、第1のゲート絶縁層582aはハフニウムを含む絶縁膜であり、第2のゲート絶縁層582bよりも比誘電率の高い膜を用いている。トランジスタ581のソース電極又はドレイン電極は、第1の電極層587と、絶縁層583、584、585に形成される開口で接しており電気的に接続している。第1の電極層587と第2の電極層588との間には黒色領域590a及び白色領域590bを有し、周りに液体で満たされている球形粒子589が一対の基板580、596の間に設けられており、球形粒子589の周囲は樹脂等の充填材595で充填されている図6参照。また、第1の電極層587が画素電極に相当し、第2の電極層588が共通電極に相当する。第2の電極層588は、トランジスタ581と同一基板上に設けられる共通電位線と電気的に接続される。共通接続部を用いて、一対の基板580、596間に配置される導電性粒子を介して第2の電極層588と共通電位線とを電気的に接続することができる。また、ツイストボールの代わりに、電気泳動素子を用いることも可能である。透明な液体と、正に帯電した白い微粒子と負に帯電した黒い微粒子とを封入した直径10μm~200μm程度のマイクロカプセルを用いる。第1の電極層と第2の電極層との間に設けられるマイクロカプセルは、第1の電極層と第2の電極層によって、電場が与えられると、白い微粒子と、黒い微粒子が逆の方向に移動し、白または黒を表示することができる。この原理を応用した表示素子が電気泳動表示素子であり、一般的に電子ペーパーとよばれている。電気泳動表示素子は、液晶表示素子に比べて反射率が高いため、補助ライトは不要であり、また消費電力が小さく、薄暗い場所でも表示部を認識することが可能である。また、表示部に電源が供給されない場合であっても、一度表示した像を保持することが可能であるため、電波発信源から表示機能付き半導体装置単に表示装置、又は表示装置を具備する半導体装置ともいうを遠ざけた場合であっても、表示された像を保存しておくことが可能となる。以上の工程により、ゲートリーク電流の少ないトランジスタを有し、省電力化された電子ペーパーを作製することができる。本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。実施の形態7本実施の形態では、酸化物半導体を用いたトランジスタと、酸化物半導体以外の材料を用いたトランジスタとを同一基板上に形成する例を以下に示す。図7は、半導体装置の構成の一例である。図7Aには、半導体装置の断面を、図7Bには、半導体装置の平面を、それぞれ示す。ここで、図7Aは、図7BのA1-A2およびB1-B2における断面に相当する。図7Aおよび図7Bに示される半導体装置は、下部に第1の半導体材料を用いたトランジスタ160を有し、上部に第2の半導体材料を用いたトランジスタ162を有する。本実施の形態では、第1の半導体材料を酸化物半導体以外の半導体材料シリコンなどとし、第2の半導体材料を酸化物半導体とする。酸化物半導体以外の材料を用いたトランジスタは、高速動作が容易である。一方で、酸化物半導体を用いたトランジスタは、その特性により長時間の電荷保持を可能とする。図7におけるトランジスタ160は、半導体材料例えば、シリコンなどを含む基板100に設けられたチャネル形成領域116と、チャネル形成領域116を挟むように設けられた不純物領域120と、不純物領域120に接する金属化合物領域124と、チャネル形成領域116上に設けられたゲート絶縁層108と、ゲート絶縁層108上に設けられたゲート電極110と、を有する。半導体材料を含む基板100は、シリコンや炭化シリコンなどの単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウムなどの化合物半導体基板、SOI基板などを適用することができる。なお、一般にSOI基板は、絶縁表面上にシリコン半導体層が設けられた構成の基板をいうが、本明細書等においては、絶縁表面上にシリコン以外の材料からなる半導体層が設けられた構成の基板も含む概念として用いる。つまり、SOI基板が有する半導体層は、シリコン半導体層に限定されない。また、SOI基板には、ガラス基板などの絶縁基板上に絶縁層を介して半導体層が設けられた構成のものが含まれるものとする。トランジスタ160の金属化合物領域124の一部には、電極126が接続されている。ここで、電極126は、トランジスタ160のソース電極やドレイン電極として機能する。また、基板100上にはトランジスタ160を囲むように素子分離絶縁層106が設けられており、トランジスタ160を覆うように絶縁層128および絶縁層130が設けられている。なお、高集積化を実現するためには、図7に示すようにトランジスタ160がサイドウォール絶縁層を有しない構成とすることが望ましい。一方で、トランジスタ160の特性を重視する場合には、ゲート電極110の側面にサイドウォール絶縁層を設け、不純物濃度が異なる領域を含む不純物領域120を設けても良い。トランジスタ160は公知の技術を用いて作製することができる。このようなトランジスタ160は、高速動作が可能であるという特徴を有する。このため、当該トランジスタを読み出し用のトランジスタとして用いることで、情報の読み出しを高速に行うことができる。トランジスタ160を形成した後、トランジスタ162および容量素子164の形成前の処理として、絶縁層128や絶縁層130にCMP処理を施して、ゲート電極110および電極126の上面を露出させる。ゲート電極110および電極126の上面を露出させる処理としては、CMP処理の他にエッチング処理などを適用することも可能であるエッチング処理などはCMP処理と組み合わせても良い。なお、トランジスタ162の特性を向上させるために、絶縁層128や絶縁層130の表面は可能な限り平坦にしておくことが望ましい。次に、ゲート電極110、電極126、絶縁層128、絶縁層130などの上に導電層を形成し、該導電層を選択的にエッチングして、ソース電極またはドレイン電極142a、ソース電極またはドレイン電極142bを形成する。導電層は、スパッタ法をはじめとするPVD法や、プラズマCVD法などのCVD法を用いて形成することができる。また、導電層の材料としては、Al、Cr、Cu、Ta、Ti、Mo、Wからから選ばれた元素や、上述した元素を成分とする合金等を用いることができる。Mn、Mg、Zr、Be、Nd、Scのいずれか、またはこれらを複数組み合わせた材料を用いてもよい。導電層は、単層構造であっても良いし、2層以上の積層構造としてもよい。例えば、チタン膜や窒化チタン膜の単層構造、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜が積層された2層構造、窒化チタン膜上にチタン膜が積層された2層構造、チタン膜とアルミニウム膜とチタン膜とが積層された3層構造などが挙げられる。なお、導電層を、チタン膜や窒化チタン膜の単層構造とする場合には、テーパー形状を有するソース電極またはドレイン電極142a、およびソース電極またはドレイン電極142bへの加工が容易であるというメリットがある。上部のトランジスタ162のチャネル長Lは、ソース電極またはドレイン電極142a、およびソース電極またはドレイン電極142bの下端部の間隔によって決定される。なお、チャネル長Lが25nm未満のトランジスタを形成する場合に用いるマスク形成の露光を行う際には、数nm~数10nmと波長の短い超紫外線を用いるのが望ましい。次に、ソース電極またはドレイン電極142aの上に絶縁層143aを、ソース電極またはドレイン電極142bの上に絶縁層143bを、それぞれ形成する。絶縁層143aおよび絶縁層143bは、ソース電極またはドレイン電極142aや、ソース電極またはドレイン電極142bを覆う絶縁層を形成した後、当該絶縁層を選択的にエッチングすることにより形成できる。また、絶縁層143aおよび絶縁層143bは、後に形成されるゲート電極の一部と重畳するように形成する。このような絶縁層を設けることにより、ゲート電極と、ソース電極またはドレイン電極との間の容量を低減することが可能である。絶縁層143aや絶縁層143bは、酸化シリコン、酸窒化シリコン、窒化シリコン、酸化アルミニウム等の無機絶縁材料を含む材料を用いて形成することができる。なお、ゲート電極と、ソース電極またはドレイン電極との間の容量を低減させるという点では、絶縁層143aおよび絶縁層143bを形成するのが好適であるが、当該絶縁層を設けない構成とすることも可能である。次に、ソース電極またはドレイン電極142a、およびソース電極またはドレイン電極142bを覆うように酸化物半導体層を形成した後、当該酸化物半導体層を選択的にエッチングして酸化物半導体層144を形成する。酸化物半導体層は、実施の形態2に示す材料及び形成プロセスを用いる。その後、酸化物半導体層に対して、熱処理第1の熱処理を行うことが望ましい。この第1の熱処理によって酸化物半導体層中の、過剰な水素水や水酸基を含むを除去し、酸化物半導体層の構造を整え、エネルギーギャップ中の欠陥準位密度を低減することができる。第1の熱処理の温度は、例えば、300°C以上550°C未満、または400°C以上500°C以下とする。熱処理は、例えば、抵抗発熱体などを用いた電気炉に被処理物を導入し、窒素雰囲気下、450°C、1時間の条件で行うことができる。この間、酸化物半導体層は大気に触れさせず、水や水素の混入が生じないようにする。第1の熱処理によって不純物を低減し、I型真性またはI型に限りなく近い酸化物半導体層を形成することで、極めて優れた特性のトランジスタを実現することができる。次に、酸化物半導体層144に接する第1のゲート絶縁層146aを形成し、その上に第2のゲート絶縁層146bを形成する。第1のゲート絶縁層146aは、スパッタ法またはプラズマCVD法を用い、酸化シリコン、窒化シリコン、酸窒化シリコンを用いる。また、第2のゲート絶縁層146bは、実施の形態2に示す比誘電率が10以上のhigh-k膜を用いる。high-k膜を用いることでゲート絶縁層の薄膜化によるゲートリーク電流の増大を抑制し、半導体装置を微細化することができる。なお、第1のゲート絶縁層146aと第2のゲート絶縁層146bの合計膜厚は、2nm以上100nm以下、好ましくは10nm以上50nm以下とする。次に、第2のゲート絶縁層146b上において酸化物半導体層144と重畳する領域にゲート電極148aを形成し、ソース電極またはドレイン電極142aと重畳する領域に電極148bを形成する。第1のゲート絶縁層146a、または第2のゲート絶縁層146bの形成後には、不活性ガス雰囲気下、または酸素雰囲気下で第2の熱処理を行うのが望ましい。熱処理の温度は、200°C以上450°C以下、望ましくは250°C以上350°C以下である。例えば、窒素雰囲気下で250°C、1時間の熱処理を行えばよい。第2の熱処理を行うことによって、トランジスタの電気的特性のばらつきを軽減することができる。また、第1のゲート絶縁層146a、または第2のゲート絶縁層146bが酸素を含むため、酸化物半導体層144に酸素を供給し、該酸化物半導体層144の酸素欠損を補填して、I型真性またはI型に限りなく近い酸化物半導体層を形成することもできる。なお、第2の熱処理のタイミングはこれに限定されない。例えば、ゲート電極の形成後に第2の熱処理を行っても良い。また、第1の熱処理に続けて第2の熱処理を行っても良いし、第1の熱処理に第2の熱処理を兼ねさせても良いし、第2の熱処理に第1の熱処理を兼ねさせても良い。上述のように、第1の熱処理と第2の熱処理の少なくとも一方を適用することで、酸化物半導体層144を、その主成分以外の不純物が極力含まれないように高純度化することができる。ゲート電極148aおよび電極148bは、第2のゲート絶縁層146b上に導電層を形成した後に、当該導電層を選択的にエッチングすることによって形成することができる。次に、第2のゲート絶縁層146b、ゲート電極148a、および電極148b上に、絶縁層150および絶縁層152を形成する。絶縁層150および絶縁層152は、スパッタ法やCVD法などを用いて形成することができる。また、酸化シリコン、酸窒化シリコン、窒化シリコン、酸化ハフニウム、酸化アルミニウム等の無機絶縁材料を含む材料を用いて形成することができる。次に、第1のゲート絶縁層146a、第2のゲート絶縁層146b、絶縁層150、及び絶縁層152に、ソース電極またはドレイン電極142bにまで達する開口を形成する。当該開口の形成は、マスクなどを用いた選択的なエッチングにより行われる。ここで、上記の開口は、電極126と重畳する領域に形成することが望ましい。このような領域に開口を形成することで、電極のコンタクト領域に起因する素子面積の増大を抑制することができる。つまり、半導体装置の集積度を高めることができる。その後、上記開口に電極154を形成し、絶縁層152上に電極154に接する配線156を形成する。電極154は、例えば、開口を含む領域にPVD法やCVD法などを用いて導電層を形成した後、エッチング処理やCMPといった方法を用いて、上記導電層の一部を除去することにより形成することができる。配線156は、スパッタ法をはじめとするPVD法や、プラズマCVD法などのCVD法を用いて導電層を形成した後、当該導電層をパターニングすることによって形成される。また、導電層の材料としては、Al、Cr、Cu、Ta、Ti、Mo、Wから選ばれた元素や、上述した元素を成分とする合金等を用いることができる。Mn、Mg、Zr、Be、Nd、Scのいずれか、またはこれらを複数組み合わせた材料を用いてもよい。詳細は、ソース電極またはドレイン電極142aなどと同様である。以上により、高純度化された酸化物半導体層144を用いたトランジスタ162、および容量素子164が完成する。容量素子164は、ソース電極またはドレイン電極142a、酸化物半導体層144、第1のゲート絶縁層146aと第2のゲート絶縁層146b、および電極148b、で構成される。なお、図7の容量素子164では、酸化物半導体層144と第1のゲート絶縁層146aと第2のゲート絶縁層146bを積層させることにより、ソース電極またはドレイン電極142aと、電極148bとの間の絶縁性を十分に確保することができる。もちろん、十分な容量を確保するために、酸化物半導体層144を有しない構成の容量素子164を採用しても良い。また、絶縁層143aと同様に形成される絶縁層を有する構成の容量素子164を採用しても良い。さらに、容量が不要の場合は、容量素子164を設けない構成とすることも可能である。高純度化され、真性化された酸化物半導体層144を用いることで、トランジスタのオフ電流を十分に低減することができる。そして、このようなトランジスタを用いることで、極めて長期にわたり記憶内容を保持することが可能な半導体装置が得られる。また、本実施の形態において示す半導体装置では、配線を共通化しているため、集積度が十分に高められた半導体装置が実現される。また、電極126と電極154とを重畳するように形成することで、電極のコンタクト領域に起因する素子面積の増大を抑制し、より一層の高集積化が実現される。以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。実施の形態8本明細書に開示する半導体装置は、さまざまな電子機器遊技機も含むに適用することができる。電子機器としては、例えば、テレビジョン装置テレビ、またはテレビジョン受信機ともいう、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラ等のカメラ、デジタルフォトフレーム、携帯電話機携帯電話、携帯電話装置ともいう、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げられる。本実施の形態では、実施の形態1乃至3のいずれか一で得られるゲートリーク電流の少ないトランジスタを搭載した電子機器の例について図8を用いて説明する。図8Aは、少なくとも表示装置を一部品として実装して作製したノート型のパーソナルコンピュータであり、本体3001、筐体3002、表示部3003、キーボード3004などによって構成されている。なお、実施の形態5に示すゲートリーク電流の少ないトランジスタを有し、省電力化された表示装置をノート型のパーソナルコンピュータは有している。図8Bは、少なくとも表示装置を一部品として実装して作製した携帯情報端末PDAであり、本体3021には表示部3023と、外部インターフェイス3025と、操作ボタン3024等が設けられている。また操作用の付属品としてスタイラス3022がある。なお、実施の形態5に示すゲートリーク電流の少ないトランジスタを有し、省電力化された表示装置を携帯情報端末は有している。図8Cは実施の形態6に示すゲートリーク電流の少ないトランジスタを有し、省電力化された電子ペーパーを一部品として実装して作製した電子書籍である。図8Cは、電子書籍の一例を示している。例えば、電子書籍2700は、筐体2701および筐体2703の2つの筐体で構成されている。筐体2701および筐体2703は、軸部2711により一体とされており、該軸部2711を軸として開閉動作を行うことができる。このような構成により、紙の書籍のような動作を行うことが可能となる。筐体2701には表示部2705が組み込まれ、筐体2703には表示部2707が組み込まれている。表示部2705および表示部2707は、続き画面を表示する構成としてもよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とすることで、例えば右側の表示部図8Cでは表示部2705に文章を表示し、左側の表示部図8Cでは表示部2707に画像を表示することができる。また、図8Cでは、筐体2701に操作部などを備えた例を示している。例えば、筐体2701において、電源2721、操作キー2723、スピーカ2725などを備えている。操作キー2723により、頁を送ることができる。なお、筐体の表示部と同一面にキーボードやポインティングデバイスなどを備える構成としてもよい。また、筐体の裏面や側面に、外部接続用端子イヤホン端子、USB端子、またはACアダプタおよびUSBケーブルなどの各種ケーブルと接続可能な端子など、記録媒体挿入部などを備える構成としてもよい。さらに、電子書籍2700は、電子辞書としての機能を持たせた構成としてもよい。また、電子書籍2700は、無線で情報を送受信できる構成としてもよい。無線により、電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすることも可能である。図8Dは、実施の形態5に示すゲートリーク電流の少ないトランジスタを有し、省電力化された表示装置を一部品として実装して作製した携帯電話であり、筐体2800及び筐体2801の二つの筐体で構成されている。筐体2801には、表示パネル2802、スピーカー2803、マイクロフォン2804、ポインティングデバイス2806、カメラ用レンズ2807、外部接続端子2808などを備えている。また、筐体2801には、携帯型情報端末の充電を行う太陽電池セル2810、外部メモリスロット2811などを備えている。また、アンテナは筐体2801内部に内蔵されている。また、表示パネル2802はタッチパネルを備えており、図8Dには映像表示されている複数の操作キー2805を点線で示している。なお、太陽電池セル2810で出力される電圧を各回路に必要な電圧に昇圧するための昇圧回路も実装している。表示パネル2802は、使用形態に応じて表示の方向が適宜変化する。また、表示パネル2802と同一面上にカメラ用レンズ2807を備えているため、テレビ電話が可能である。スピーカー2803及びマイクロフォン2804は音声通話に限らず、テレビ電話、録音、再生などが可能である。さらに、筐体2800と筐体2801は、スライドし、図8Dのように展開している状態から重なり合った状態とすることができ、携帯に適した小型化が可能である。外部接続端子2808はACアダプタ及びUSBケーブルなどの各種ケーブルと接続可能であり、充電及びパーソナルコンピュータなどとのデータ通信が可能である。また、外部メモリスロット2811に記録媒体を挿入し、より大量のデータ保存及び移動に対応できる。記録媒体として、実施の形態6に示す半導体装置を用いることができる。実施の形態6によれば、オフ電流を十分に低減することができるトランジスタを用いることで、極めて長期にわたり記憶内容を保持することが可能な半導体装置が得られる。また、上記機能に加えて、赤外線通信機能、テレビ受信機能などを備えたものであってもよい。図8Eは実施の形態5に示すゲートリーク電流の少ないトランジスタを有し、省電力化された表示装置を一部品として実装して作製したデジタルカメラであり、本体3051、表示部A3057、接眼部3053、操作スイッチ3054、表示部B3055、バッテリー3056などによって構成されている。本実施の形態は、実施の形態1乃至6のいずれか一と自由に組み合わせることができる。