互いに比例した定電流を出力する第1および第2の定電流源と、キャパシタと、周期的なクロックに同期して、前記キャパシタの充電電圧を初期化し、この初期化後、前記第1の定電流源による前記キャパシタの充電または放電を開始させ、充電または放電による前記キャパシタの充電電圧の変化量が基準電圧に達するまでの間、前記第1の定電流源による前記キャパシタの充電または放電を継続させるとともに、前記第1の定電流源による前記キャパシタの充電または放電を継続させる間だけ前記第2の定電流源による電流の出力を継続させる動作を繰り返す制御回路と、前記第2の定電流源の出力電流を平滑化する平滑化回路とを具備することを特徴とする定電流回路。前記第1および第2の定電流源は、共通の定電流源の出力電流に比例した定電流を発生する第1および第2のカレントミラーにより構成され、前記制御回路は、前記第1のカレントミラーおよび前記キャパシタ間に直列に介挿された第1のスイッチと、前記第2のカレントミラーおよび前記平滑化回路間に直列接続された第2のスイッチとを具備し、前記前記キャパシタの充電電圧の初期化後からの変化量が前記基準電圧以内である期間だけ前記第1および第2のスイッチをONとすることを特徴とする請求項1に記載の定電流回路。前記第1および第2の定電流源は、共通の定電流源の出力電流に比例した定電流を発生する第1および第2のカレントミラーにより構成され、前記制御回路は、前記キャパシタの充電電圧の初期化後からの変化量が前記基準電圧以内である期間だけ前記共通の電流源による電流の出力を行わせることを特徴とする請求項1に記載の定電流回路。前記キャパシタに並列接続された放電用スイッチを具備し、前記制御回路は、周期的なクロックに同期して、前記放電用スイッチをONさせることにより、前記キャパシタの充電電荷を放電させて前記キャパシタの充電電圧を初期化し、この初期化後、前記第1の定電流源による前記キャパシタの充電を開始させ、充電により前記キャパシタの充電電圧が基準電圧だけ上昇するまでの間、前記第1の定電流源による前記キャパシタの充電を継続させるとともに、前記第1の定電流源による前記キャパシタの充電を継続させる間だけ前記第2の定電流源による電流の出力を継続させる動作を繰り返すことを特徴とする請求項1~3のいずれか1の請求項に記載の定電流回路。前記キャパシタに直列接続された充電用スイッチを具備し、前記制御回路は、周期的なクロックに同期して、前記充電用スイッチをONさせることにより、前記キャパシタの充電電圧を所定の電圧に初期化し、この初期化後、前記第1の定電流源による前記キャパシタの放電を開始させ、放電により前記キャパシタの充電電圧が基準電圧だけ低下するまでの間、前記第1の定電流源による前記キャパシタの放電を継続させるとともに、前記第1の定電流源による前記キャパシタの放電を継続させる間だけ前記第2の定電流源による電流の出力を継続させる動作を繰り返すことを特徴とする請求項1~3のいずれか1の請求項に記載の定電流回路。前記平滑化回路により平滑化された電流に比例した電流を出力する出力用カレントミラーを具備することを特徴とする請求項1~5のいずれか1の請求項に記載の定電流回路。上述した基準抵抗を利用した定電流回路では、定電流の精度は、基準抵抗の抵抗値の精度に依存する。しかしながら、基準抵抗を半導体集積回路内に形成する場合、抵抗値に±20のバラツキが発生するため、定電流回路により得られる定電流のバラツキを20以下にすることが困難であるという問題があった。本発明は以上説明した事情に鑑みてなされたものであり、電流値のバラツキの小さい定電流回路を提供することを目的としている。この発明は、互いに比例した定電流を出力する第1および第2の定電流源と、キャパシタと、周期的なクロックに同期して、前記キャパシタの充電電圧を初期化し、この初期化後、前記第1の定電流源による前記キャパシタの充電または放電を開始させ、充電または放電による前記キャパシタの充電電圧の変化量が基準電圧に達するまでの間、前記第1の定電流源による前記キャパシタの充電または放電を継続させるとともに、前記第1の定電流源による前記キャパシタの充電または放電を継続させる間だけ前記第2の定電流源による電流の出力を継続させる動作を繰り返す制御回路と、前記第2の定電流源の出力電流を平滑化する平滑化回路とを具備することを特徴とする定電流回路を提供する。かかる発明によれば、第1の定電流源による充電または放電によりキャパシタの充電電圧を基準電圧だけ変化させるまでの期間、第2の定電流源から平滑化回路への定電流の出力が行われる。このため、第2の定電流源から平滑化回路に供給される平均電流は、基準電圧と、キャパシタの容量値と、キャパシタの充電または放電の周期と、第1の電流源と第2の電流源との電流比により決定され、この平均電流に相当する定電流が平滑化回路から出力される。ここで、キャパシタおよび抵抗を半導体集積回路に形成する場合、キャパシタの容量値のバラツキを抵抗値のバラツキよりも小さくすることが可能である。従って、基準抵抗を利用した定電流回路よりも電流値の精度の高い定電流回路を実現することができる。以下、図面を参照し、この発明の実施形態について説明する。<第1実施形態>図1は、この発明の第1実施形態である定電流回路の構成を示す回路図である。図1において、Nチャネルトランジスタ6、14および15は、P型半導体基板に各々形成されている。そして、P型半導体基板は、接地電位に固定されている。また、Pチャネルトランジスタ1、3、4、9および10は、P型半導体基板に形成された孤立したN型不純物領域であるNウェルに各々形成されている。Pチャネルトランジスタ1および定電流源2は、電源VDDおよび接地線間に直列に介挿されている。さらに詳述すると、Pチャネルトランジスタ1のソースとPチャネルトランジスタ1の属するNウェルは電源VDDに接続され、Pチャネルトランジスタ1のゲートおよびドレインは共通接続されている。そして、このPチャネルトランジスタ1のゲートおよびドレインの共通接続点と接地線との間に電流値Iaの定電流源2が介挿されている。この定電流源2は、例えば前掲図6の定電流回路のような抵抗を利用した構成のものでもよい。本実施形態の特徴は、この定電流源2の電流の精度が良くなくても、高精度の出力電流IOUTが定電流回路から得られるようにした点にある。なお、定電流源2の電流の精度が良くなくても高精度の出力電流IOUTが得られる理由については後述する。Pチャネルトランジスタ1および3は、第1のカレントミラーを構成している。さらに詳述すると、Pチャネルトランジスタ3のソースとPチャネルトランジスタ3の属するNウェルは電源VDDに接続され、Pチャネルトランジスタ3のゲートは、Pチャネルトランジスタ1のゲートおよびドレインの共通接続点に接続されている。そして、Pチャネルトランジスタ3のドレインが第1のカレントミラーの電流出力端子となっている。Pチャネルトランジスタ1および9は、第2のカレントミラーを構成している。さらに詳述すると、Pチャネルトランジスタ9のソースとPチャネルトランジスタ9の属するNウェルは電源VDDに接続され、Pチャネルトランジスタ9のゲートは、Pチャネルトランジスタ1のゲートおよびドレインの共通接続点に接続されている。そして、Pチャネルトランジスタ9のドレインが第2のカレントミラーの電流出力端子となっている。ここで、Pチャネルトランジスタ1、3および9は、同じチャネル長を有している。また、Pチャネルトランジスタ1のチャネル幅をWとした場合、Pチャネルトランジスタ3のチャネル幅はW、Pチャネルトランジスタ9のチャネル幅はnWnは任意の定数となっている。従って、Pチャネルトランジスタ3は電流値Iaの定電流源、Pチャネルトランジスタ9は電流値nIaの定電流源として機能する。このように、本実施形態において、Pチャネルトランジスタ3および9は、互いに比例した定電流を出力する第1および第2の定電流源として機能する。キャパシタ5は、容量値Cを有しており、一方の電極が接地されている。第1のスイッチであるPチャネルトランジスタ4は、ドレインがキャパシタ5の他方の電極に接続されている。また、Pチャネルトランジスタ4のソースとPチャネルトランジスタ4が形成されたNウェルは、第1のカレントミラーの出力端子であるPチャネルトランジスタ3のドレインに接続されている。Nチャネルトランジスタ6は、キャパシタ5の充電電荷を周期的に放電させる放電用スイッチとして設けられたものである。このNチャネルトランジスタ6のドレインは、Pチャネルトランジスタ4のドレインとキャパシタCの電極との共通接続点に接続され、ソースは接地線に接続されている。そして、Nチャネルトランジスタ6のゲートには、一定周波数fのクロックCLKが与えられる。Pチャネルトランジスタ10は、第2のスイッチとして設けられたものである。このPチャネルトランジスタ10のソースおよびPチャネルトランジスタ10の形成されたNウェルは、第2のカレントミラーを構成するPチャネルトランジスタ9のドレインに接続されている。キャパシタ11、抵抗12およびキャパシタ13は、第2のスイッチを介して出力される第2のカレントミラーの出力電流を平滑化する平滑化回路19を構成している。さらに詳述すると、キャパシタ11は、第2のスイッチであるPチャネルトランジスタ10のドレインと接地線との間に介挿されている。そして、抵抗12およびキャパシタ13は、Pチャネルトランジスタ10のドレインに接続されたキャパシタ11の電極と接地線との間に直列に介挿されている。抵抗12とキャパシタ13との共通接続点が平滑化回路19の出力端子となっている。コンパレータ7は、反転入力端子に基準電圧源8が出力する基準電圧Vaが与えられ、非反転入力端子にキャパシタ5の充電電圧V1が与えられる。このコンパレータ7は、キャパシタ5の充電電圧V1が基準電圧Va以内である期間だけ第1および第2のスイッチであるPチャネルトランジスタ4および10に対する各ゲート電圧をLレベルとし、Pチャネルトランジスタ4および10をONにする。本実施形態では、このコンパレータ7とPチャネルトランジスタ4および10により、キャパシタ5の充電電圧V1が基準電圧Va以内である期間だけPチャネルトランジスタ3第1の定電流源からキャパシタ5への電流の出力およびPチャネルトランジスタ9第2の定電流源から平滑化回路19への電流の出力を行わせる制御回路が構成されている。Nチャネルトランジスタ14および15は、平滑化回路19により平滑化された電流に比例した出力電流IOUTを出力する出力用カレントミラーを構成している。さらに詳述すると、Nチャネルトランジスタ14および15は、各々ソースが接地されている。また、Nチャネルトランジスタ14および15のゲートとNチャネルトランジスタ14のドレインは、平滑化回路19の出力端子である抵抗12およびキャパシタ13の共通接続点に接続されている。そして、Nチャネルトランジスタ15のドレインが電流IOUTを出力する出力用カレントミラーの出力端子となっている。図2は本実施形態による定電流回路の各部の波形を示すタイムチャートである。以下、図2を参照し、本実施形態の動作を説明する。本実施形態では、図2に示すように、所定のパルス幅を有する正極性のクロックCLKが1/fの時間間隔で発生され、このクロックCLKが発生される都度、放電用スイッチたるNチャネルトランジスタ6がONとなり、キャパシタ5の放電が行われ、キャパシタ5の充電電圧V1が0Vとなる。このようにしてキャパシタ5の充電電圧V1が基準電圧Vaよりも低くなると、コンパレータ7は、Pチャネルトランジスタ4および10に対する各ゲート電圧をLレベルとし、Pチャネルトランジスタ4および10をONにする。そして、クロックCLKがLレベルとなってNチャネルトランジスタ6がOFFになると、第1の定電流源であるPチャネルトランジスタ3からの定電流I1=IaがPチャネルトランジスタ4を介してキャパシタ5に流れ込み、キャパシタ5の充電電圧V1が直線的に上昇する。一方、第2の定電流源であるPチャネルトランジスタ9からの定電流I2=nIaがPチャネルトランジスタ10を通過し、キャパシタ11、抵抗12およびキャパシタ13からなる平滑化回路19に供給される。このPチャネルトランジスタ3からキャパシタ5への定電流I1=Iaの供給と、Pチャネルトランジスタ9から平滑化回路19への定電流I2=nIaの供給は、キャパシタ5の充電電圧V1が基準電圧Va以内である期間だけ継続される。この間、平滑化回路19では、キャパシタ11の充電電圧V2が上昇する。そして、キャパシタ5の充電電圧V1が基準電圧Vaに到達すると、コンパレータ7は、Pチャネルトランジスタ4および10に対する各ゲート電圧をHレベルとし、Pチャネルトランジスタ4および10をOFFにする。これによりPチャネルトランジスタ4を介してキャパシタ5へ流れ込む電流I1は0になり、Pチャネルトランジスタ10を介して平滑化回路19へ供給される電流I2も0になる。このため、キャパシタ5の充電電圧V1が基準電圧Vaに到達した以降は、再びクロックCLKが発生するまでの間、キャパシタ5の充電電圧V1は基準電圧Vaと同じレベルを維持する。また、平滑化回路19ではキャパシタ11に充電された電荷が抵抗12を介してキャパシタ13およびNチャネルトランジスタ14側へと放電され、キャパシタ11の充電電圧V2はキャパシタ11および13の合成容量と抵抗12の抵抗値により定まる時定数に従って緩やかに低下する。本実施形態による定電流回路では、クロックCLKが発生する都度、以上の動作が繰り返される。ここで、クロックCLKの発生後、キャパシタ5の充電電圧V1が0Vから基準電圧Vaまで上昇するのに要する時間Taは、次式により与えられる。Ta=VaC/Ia......1この時間Taの間にPチャネルトランジスタ10を介して平滑化回路19に供給される電荷Qaは、次式により与えられる。Qa=nIaTa......2従って、平滑化回路19を介してNチャネルトランジスタ14に流れ込む平均電流I3aveは、次式により与えられ、この平均電流I3aveに比例した電流が定電流回路の出力電流IOUTとなる。I3ave=fQa=fnIaTa=fnIaVaC/Ia=fVaCn......3ここで、平滑化回路19の時定数を十分に大きくすれば、定電流回路の出力電流IOUTのリップルを十分に小さくし、出力電流IOUTを上記式3のI3aveに比例した電流値に安定化することができる。以上のように、本実施形態によれば、定電流回路の出力電流IOUTは、容量値Cに依存した値となり、定電流源2の電流値Iaには依存しない。従って、定電流源2が例えば前掲図6の定電流回路のような抵抗を利用した構成のものであり、電流値Iaのバラツキが大きい場合であっても、その影響によって定電流回路の出力電流IOUTがばらつくことはない。また、定電流回路の出力電流IOUTは、キャパシタ5の容量値Cに依存するが、半導体集積回路にキャパシタを形成する場合のキャパシタの容量値のバラツキは±10程度であり、抵抗のバラツキよりも十分に小さい。従って、定電流回路の出力電流IOUTのバラツキを小さくすることができる。また、本実施形態によれば、出力用カレントミラーにより平滑化回路19により平滑化された電流I3aveに比例した出力電流IOUTを出力するので、出力電流IOUTの供給先の負荷が変動する状況においても出力電流IOUTを安定化することができる。<第2実施形態>図3は、この発明の第2実施形態である定電流回路の構成を示す回路図である。上記第1実施形態では、キャパシタ5の充電電圧V1が基準電圧Va以内である期間だけ第1および第2の定電流源Pチャネルトランジスタ3による第1のカレントミラーおよびPチャネルトランジスタ9による第2のカレントミラーによる電流の出力を行わせる制御回路を、Pチャネルトランジスタ4および10と、コンパレータ7により構成した。これに対し、本実施形態では、Pチャネルトランジスタ4および10が取り除かれており、その代わりに、Pチャネルトランジスタ16がPチャネルトランジスタ1および定電流源2間に介挿されている。そして、Pチャネルトランジスタ16のゲートには、コンパレータ7の出力信号が与えられる。また、Pチャネルトランジスタ1、3および9の各ゲートの共通接続点と電源VDDとの間に抵抗17が介挿されている。この抵抗17は、Pチャネルトランジスタ16がOFFとなったときにPチャネルトランジスタ1、3および9の各ゲート電圧をHレベルとし、Pチャネルトランジスタ1、3および9をOFFさせるための抵抗である。本実施形態では、コンパレータ7とPチャネルトランジスタ16が制御回路を構成している。すなわち、本実施形態において、コンパレータ7は、キャパシタ5の充電電圧V1が基準電圧Va以内である期間だけPチャネルトランジスタ16をONにして、第1の電流源であるPチャネルトランジスタ3からキャパシタ5への電流の出力と、第2の電流源であるPチャネルトランジスタ9から平滑化回路19への電流の出力とを行わせる。本実施形態では、抵抗17が設けられているため、Pチャネルトランジスタ1に流れる電流は定電流源2の電流値Iaよりも少なくなる。しかしながら、Pチャネルトランジスタ3および9に流れる各電流間には比例関係が成立し、前掲式3の平均電流I3aveがNチャネルトランジスタ14に流れる。従って、本実施形態においても上記第1実施形態と同様な効果が得られる。<第3実施形態>図4は、この発明の第3実施形態である定電流回路の構成を示す回路図である。図4において、Pチャネルトランジスタ26、34および35は、N型半導体基板に形成されている。そして、N型半導体基板は、電源VDDに接続されている。また、また、Nチャネルトランジスタ21、23、24、29および30は、N型半導体基板に形成された孤立したPウェルに形成されている。Nチャネルトランジスタ21および定電流源22は、電源VDDおよび接地線間に直列に介挿されている。さらに詳述すると、Nチャネルトランジスタ21のソースとNチャネルトランジスタ21の属するPウェルは接地され、Nチャネルトランジスタ21のゲートおよびドレインは共通接続されている。そして、このNチャネルトランジスタ21のゲートおよびドレインの共通接続点と電源VDDとの間に電流値Iaの定電流源22が介挿されている。上記第1実施形態と同様、この定電流源22は、例えば前掲図6の定電流回路のような抵抗を利用した構成のものでもよい。Nチャネルトランジスタ21および23は、第1のカレントミラーを構成しており、Nチャネルトランジスタ23のドレインが第1のカレントミラーの電流出力端子となっている。また、Nチャネルトランジスタ21および29は、第2のカレントミラーを構成しており、Nチャネルトランジスタ29のドレインが第2のカレントミラーの電流出力端子となっている。ここで、Nチャネルトランジスタ21、23および29は、同じチャネル長を有している。また、Nチャネルトランジスタ21のチャネル幅をWとした場合、Nチャネルトランジスタ23のチャネル幅はW、Nチャネルトランジスタ29のチャネル幅はnWnは任意の定数となっている。従って、Nチャネルトランジスタ23は電流値Iaの第1の定電流源、Pチャネルトランジスタ29は電流値nIaの第2の定電流源として機能する。キャパシタ25は、容量値Cを有しており、一方の電極が接地されている。Nチャネルトランジスタ24は、ドレインがキャパシタ25の他方の電極に接続されている。また、Nチャネルトランジスタ24のソースとNチャネルトランジスタ24が形成されたPウェルは、第1のカレントミラーの出力端子であるNチャネルトランジスタ23のドレインに接続されている。このNチャネルトランジスタ24は、第1の定電流源であるNチャネルトランジスタ23をキャパシタ25に接続する第1のスイッチとして機能する。Pチャネルトランジスタ26は、キャパシタ25の充電電圧を周期的に電源VDDのレベルに初期化する充電用スイッチとして設けられたものである。このPチャネルトランジスタ26のドレインは、Nチャネルトランジスタ24のドレインとキャパシタCの電極との共通接続点に接続され、ソースは電源VDDに接続されている。そして、Pチャネルトランジスタ26のゲートには、一定周波数fのクロックCLKBが与えられる。Nチャネルトランジスタ30は、第2の電流源であるNチャネルトランジスタ29を平滑化回路39に接続する第2のスイッチとして機能する。さらに詳述すると、Nチャネルトランジスタ30のソースおよびNチャネルトランジスタ30の形成されたPウェルは、第2のカレントミラーを構成するNチャネルトランジスタ29のドレインに接続されている。そして、Nチャネルトランジスタ30のドレインは、平滑化回路39に接続されている。平滑化回路39は、キャパシタ31、抵抗32およびキャパシタ33を有している。ここで、キャパシタ31は、Nチャネルトランジスタ30のドレインと電源VDDとの間に介挿されている。そして、抵抗32およびキャパシタ33は、Nチャネルトランジスタ30のドレインに接続されたキャパシタ31の電極と電源VDDとの間に直列に介挿されている。そして、抵抗32とキャパシタ33との共通接続点が平滑化回路39の出力端子となっている。コンパレータ27の反転入力端子と電源VDDとの間には基準電圧Vaを出力する基準電圧源28が介挿されており、同反転入力端子には電圧VDD-Vaが与えられる。また、コンパレータ27の非反転入力端子にはキャパシタ25の充電電圧V1’が与えられる。このコンパレータ27は、キャパシタ25の充電電圧V1’が電圧VDD-Va以上である期間だけNチャネルトランジスタ24および30に対する各ゲート電圧をHレベルとし、Nチャネルトランジスタ24および30をONにする。本実施形態では、このコンパレータ27と第1および第2のスイッチであるNチャネルトランジスタ24および30により、キャパシタ25の充電電圧V1’の電源電圧VDDからの低下量が基準電圧Va以内である期間だけNチャネルトランジスタ23第1の定電流源によるキャパシタ25の放電およびNチャネルトランジスタ29第2の定電流源から平滑化回路39への電流の出力を行わせる制御回路が構成されている。Pチャネルトランジスタ34および35は、平滑化回路39により平滑化された電流に比例した電流IOUTを出力する出力用カレントミラーを構成している。さらに詳述すると、Pチャネルトランジスタ34および35は、各々ソースが電源VDDに接続されている。また、Pチャネルトランジスタ34および35のゲートとPチャネルトランジスタ34のドレインは、平滑化回路39の出力端子である抵抗32およびキャパシタ33の共通接続点に接続されている。そして、Pチャネルトランジスタ35のドレインが電流IOUTを出力する出力用カレントミラーの出力端子となっている。図5は本実施形態による定電流回路の各部の波形を示すタイムチャートである。以下、図5を参照し、本実施形態の動作を説明する。本実施形態では、図5に示すように、所定のパルス幅を有する負極性のクロックCLKBが1/fの時間間隔で発生され、このクロックCLKBが発生される都度、充電用スイッチたるPチャネルトランジスタ26がONとなり、キャパシタ25の充電電圧V1’が電源電圧VDDに初期化される。このようにしてキャパシタ25の充電電圧V1’が電源電圧VDDに初期化されると、コンパレータ27は、Nチャネルトランジスタ24および30に対する各ゲート電圧をHレベルとし、Nチャネルトランジスタ24および30をONにする。そして、クロックCLKBがHレベルとなってPチャネルトランジスタ26がOFFになると、キャパシタ25からNチャネルトランジスタ24を介して第1の定電流源であるNチャネルトランジスタ23に電流I1=Iaが流れ、キャパシタ25の充電電圧V1’が直線的に低下する。一方、第2の定電流源であるNチャネルトランジスタ29からNチャネルトランジスタ30を介して平滑化回路39に電流I2=nIaが供給される。この電流I1=Iaのキャパシタ25からの放電と、Nチャネルトランジスタ29から平滑化回路39への電流I2=nIaの供給は、キャパシタ25の充電電圧V1’の電源電圧VDDからの低下量が基準電圧Va以内である期間だけ継続される。この間、平滑化回路39では、キャパシタ31の充電が行われ、Nチャネルトランジスタ30のドレインの電圧V2’が低下する。そして、キャパシタ25の充電電圧V1’の電源電圧VDDからの低下量が基準電圧Vaに到達すると、コンパレータ27は、Nチャネルトランジスタ24および30に対する各ゲート電圧をLレベルとし、Nチャネルトランジスタ24および30をOFFにする。これによりキャパシタ25からNチャネルトランジスタ24を介してNチャネルトランジスタ23に流れ込む電流I1は0になり、Nチャネルトランジスタ30を介して平滑化回路39へ供給される電流I2も0になる。このため、キャパシタ25の充電電圧V1’が電圧VDD-Vaに到達した以降は、再びクロックCLKBが発生するまでの間、キャパシタ25の充電電圧V1’は電圧VDD-Vaと同じレベルを維持する。また、平滑化回路39ではキャパシタ31に充電された電荷が抵抗32を介してキャパシタ33およびPチャネルトランジスタ34側へと放電され、電圧V2’はキャパシタ31および33の合成容量と抵抗32の抵抗値により定まる時定数に従って緩やかに上昇する。本実施形態による定電流回路では、クロックCLKBが発生する都度、以上の動作が繰り返される。本実施形態においても上記第1実施形態と同様な効果が得られる。すなわち、Pチャネルトランジスタ34から流れ出す平均電流I3aveは、式3に示すものと同じ電流値になる。<他の実施形態>以上、この発明の第1~第3実施形態について説明したが、これ以外にも、この発明には他の実施形態が考えられる。例えば次の通りである。1上記第1実施形態において、Pチャネルトランジスタ4および10を設ける代わりに、Pチャネルトランジスタ1、3および9の各ゲートの共通接続点と電源VDDとの間にスイッチを介挿し、コンパレータ7の出力信号がLレベルであるときはこのスイッチをOFFさせ、コンパレータ7の出力信号がHレベルであるときはこのスイッチをONさせるように構成してもよい。この態様によれば、キャパシタ5の充電電圧V1が基準電圧Va以内である期間はスイッチがOFFとなってPチャネルトランジスタ3および9が定電流の出力を行い、キャパシタ5の充電電圧V1が基準電圧Vaに到達すると、スイッチがONとなってPチャネルトランジスタ3および9がOFFとなり、Pチャネルトランジスタ3および9による電流の出力が停止する。従って、上記第1実施形態と同様な効果が得られる。2上記各実施形態では、定電流回路を構成するスイッチング素子として電界効果トランジスタを使用したが、バイポーラトランジスタを使用してもよい。3上記各実施形態では、出力用カレントミラーを用いたが、平滑化回路19の出力電流を定電流回路の出力電流IOUTとしてもよい。4上記第1実施形態から上記第2実施形態への変形を上記第3実施形態に適用してもよい。すなわち、上記第3実施形態図4において、Nチャネルトランジスタ24および30を省略し、Nチャネルトランジスタ21のゲートおよびドレインの共通接続点と、定電流源22との間にコンパレータ27の出力信号がHレベルである場合だけONとなるNチャネルトランジスタを設け、さらにNチャネルトランジスタ21のゲートおよびドレインの共通接続点と接地線との間に抵抗を介挿するのである。この態様においても、上記各実施形態と同様な効果が得られる。5上記第1および第2実施形態では、キャパシタ5の充電電圧V1を周期的に0Vに初期化した。また、上記第3実施形態では、キャパシタ25の充電電圧V1’を周期的に電源電圧VDDに初期化した。しかし、キャパシタの初期電圧は、このような電圧である必要はなく、任意の電圧でよい。6上記式3から明らかなように、定電流回路の出力電流IOUTの電流値は、上記第1実施形態図1、第2実施形態図3におけるキャパシタ5または上記第3実施形態図4におけるキャパシタ25を容量値Cと、上記第1実施形態図1、第2実施形態図3における基準電圧源8または上記第3実施形態図4における基準電圧源28の電圧値Vaと、上記第1実施形態図1、第2実施形態図3におけるPチャネルトランジスタ9のチャネル幅のPチャネルトランジスタ1および3のチャネル幅に対する比nまたは第3実施形態図4におけるNチャネルトランジスタ29のチャネル幅のNチャネルトランジスタ21および23のチャネル幅に対する比nとに依存する。そこで、次のようにして出力電流IOUTの電流値が可変の定電流回路を構成してもよい。a.上記第1実施形態図1、第2実施形態図3におけるキャパシタ5または上記第3実施形態図4におけるキャパシタ25を容量値Cが可変のキャパシタとすることにより、出力電流IOUTの電流値が可変の定電流回路を構成する。容量値Cが可変のキャパシタ5または25は、例えば複数のキャパシタとこれらのキャパシタ間の接続状態を切り換えることにより並列接続されたキャパシタの個数を切り換えるためのスイッチとからなる周知の構成のものを使用すればよい。b.上記第1実施形態図1、第2実施形態図3における基準電圧源8または上記第3実施形態図4における基準電圧源28を電圧値Vaが可変の基準電圧源とすることにより、出力電流IOUTの電流値が可変の定電流回路を構成する。c.上記第1実施形態図1、第2実施形態図3における例えばPチャネルトランジスタ9または第3実施形態図4における例えばNチャネルトランジスタ29のチャネル幅を可変にすることにより、出力電流IOUTの電流値が可変の定電流回路を構成する。チャネル幅が可変のトランジスタは、例えば複数のトランジスタとこれらのトランジスタ間の接続状態を切り換えることにより並列接続されたトランジスタの個数を切り換えるためのスイッチとからなる周知の構成のものを使用すればよい。