入力信号を増幅した第1増幅信号を電源端子に出力するメインアンプと、前記入力信号を増幅した第2増幅信号を出力するサブアンプと、前記第1増幅信号に基づいたスイッチング動作によって生成した電流を前記電源端子に供給するスイッチングレギュレータと、前記電源端子から分岐した第1経路及び第2経路のそれぞれに流れる電流を、前記第2増幅信号に基づいて制御することで、前記電源端子から外部へ供給する電源電圧を制御する電流制御回路とを具備する電源回路。請求項1に記載の電源回路において、前記入力信号は、電力増幅器に対して入力される変調信号の包絡線信号を含み、前記電力増幅器は前記電源端子から供給される電源電圧に応じて動作する電源回路。請求項1又は2に記載の電源回路において、前記電流制御回路は、前記第1経路に流れる電流に応じて前記第2経路の電流の大きさが制御される電流ミラー回路を備え、前記サブアンプは、前記入力信号及び前記第1経路から供給される信号に基づいた前記第2増幅信号を前記電流制御回路に出力して、前記第1経路に流れる電流及び前記第2経路に流れる電流を制御する電源回路。請求項3に記載の電源回路において、前記電流制御回路は、入力が前記サブアンプの出力に接続され、出力が前記第1経路を介して前記電源端子に接続される第1出力段インバータと、入力が前記サブアンプの出力に接続され、出力が前記第2経路を介して前記電源端子に接続される第2出力段インバータを備え、前記第1出力段インバータと前記第2出力段インバータの電源は共通接続される電源回路。請求項4に記載の電源回路において、前記第2出力段インバータの出力は、第3増幅回路を介して前記第2経路に接続される電源回路。請求項4又は5に記載の電源回路において、前記第2出力段インバータに含まれるトランジスタのゲート幅は前記第1出力段インバータに含まれるトランジスタのゲート幅よりも大きく、前記サブアンプの出力及び非反転入力端子は前記第1経路に接続され、反転入力端子には前記入力信号が供給される電源回路。請求項1から6のいずれか1項に記載の電源回路において、前記メインアンプは、センス抵抗の一端に前記第1増幅信号を出力し、前記スイッチングレギュレータは、前記センス抵抗の両端に発生した電圧に応じてスイッチング動作し、前記第1経路及び前記第2経路は前記センス抵抗の他端と前記電源端子との間から分岐して形成される電源回路。請求項7に記載の電源回路において、一端が前記センス抵抗の一端に接続され、他端が前記第2経路に接続される第3経路と、一端が接地された容量素子の他端と前記電源端子との間の接続を制御するスイッチ素子とを更に具備する電源回路。請求項1から6のいずれか1項に記載の電源回路において、入力が前記メインアンプの出力に接続され、出力が抵抗分圧回路を介して前記スイッチングレギュレータに接続される第3出力段インバータと、入力が前記メインアンプの出力に接続され、出力が前記電源端子に接続される第4出力段インバータとを更に具備し、前記第3出力段インバータと前記第4出力段インバータの電源は共通接続され、前記メインアンプは、前記第1増幅信号を、前記第3出力段インバータを介して前記スイッチングレギュレータに出力するとともに、前記第4出力段インバータを介して前記電源端子に出力する電源回路。請求項4から6のいずれか1項に記載の電源回路において、入力が前記メインアンプの出力に接続され、出力が抵抗分圧回路を介して前記スイッチングレギュレータに接続される第3出力段インバータと、入力が前記メインアンプの出力に接続され、出力が前記電源端子に接続される第4出力段インバータと、入力が前記サブアンプの出力に接続され、出力が増幅回路を介して前記スイッチングレギュレータに接続され、電源が前記第1出力段インバータ及び前記第2出力段インバータの電源に共通接続される第5出力段インバータと、一端が接地された容量素子の他端と前記電源端子との間の接続を制御するスイッチ素子とを更に具備し、前記第3出力段インバータと前記第4出力段インバータの電源は共通接続され、前記メインアンプは、前記第1増幅信号を、前記第3出力段インバータを介して前記スイッチングレギュレータに出力するとともに、前記第4出力段インバータを介して前記電源端子に出力する電源回路。請求項1から10のいずれか1項に記載の電源回路において、前記入力信号は、WCDMAWidebandCodeDivisionMultipleAccess、HSUPAHighSpeedUplinkPacketAccess、WLANWirelessLocalAreaNetwork、LTELongTermEvolutionのいずれかの通信方式で用いられる変調信号の包絡線信号を含む電源回路。入力信号を増幅した第1増幅信号を電源端子に出力するステップと、前記第1増幅信号に基づいたスイッチング動作によって生成した第1電流を電源端子に供給するステップと、前記電源端子から分岐した第1経路及び第2経路のそれぞれに流れる電流を、前記入力信号の第2増幅信号に基づいて制御することで、前記電源端子から外部へ供給する電源電圧を制御するステップとを具備する電源制御方法。図1を参照して、増幅器700の入力信号RFinとして変調信号が入力される場合、電源回路600から増幅器700へ供給される電源電流Ioutは、入力信号RFinのエンベロープ信号Venvに応じた波形となる。ここで、図2を参照して、図1に示す電源回路600から供給される電源電圧Voutについて説明する。以下では、説明を簡単化するため、エンベロープ信号Venvとして固定値V1が入力される場合の電源回路600の動作について説明する。増幅器700からみた電源回路600の出力インピーダンスをZ1とすると、電源回路600の出力信号Voutは、Vout=V1-Z1×Ioutとなる。増幅器700に対する電源電流Ioutは、エンベロープ信号Venvに応じて変動する。このため、入力信号RFin変調信号のある瞬間において増幅器700の出力信号RFoutのパワーが高いとき、電源電流Ioutは大きくなり、電源電圧Voutは本来出力される固定値V1よりも小さくなってしまう。増幅器700の最大出力パワーは電源電圧Voutに比例するため、結果として増幅器700の最大パワーが圧縮されてしまう。従って、増幅器700の最大パワーの圧縮量を抑制するためには電源回路600の出力インピーダンスZ1を充分小さくする必要がある。出力インピーダンスZ1は、線形アンプ610の出力インピーダンスZ2とスイッチングレギュレータ620の出力インピーダンスZ3の並列接続で構成される。ここで、スイッチングレギュレータ620の出力インピーダンスZ3は、インダクタ622とスイッチング素子621の出力インピーダンスとの直列接続で構成される。このため、内部スイッチング周波数が低い場合、すなわちエンベロープ信号Vinが低周波の場合、インピーダンスZ3は、Z2に比べて充分低いインピーダンスとなる。一方、内部スイッチング周波数が高い場合、すなわちエンベロープ信号Vinが高周波の場合、インピーダンスZ3はハイインピーダンスとなる。このように、増幅器700に対する入力信号RFinのベースバンド周波数におけるスイッチングレギュレータ620の出力インピーダンスZ3がハイインピーダンスかどうかは、電源回路600における内部スイッチング周波数すなわち、エンベロープ信号Venvの周波数に応じて決まる。電源回路600の内部スイッチング周波数が入力信号RFinのベースバンド周波数よりも高く、ベースバンド周波数におけるスイッチングレギュレータ620の出力インピーダンスZ3がロウインピーダンスで、線形アンプ610の出力インピーダンスZ2よりも低い場合を考える。この場合、入力信号RFinのベースバンド周波数における電源回路600の出力インピーダンスZ1はスイッチングレギュレータの出力インピーダンスZ3となる。尚、Z2は、線形アンプ610の出力抵抗Rout、及びその増幅率AvによりZ2=Rout/1Avで表される。又、出力抵抗Routは、線形アンプ610における図示しない出力段回路のMOSFETであるPチャネル型トランジスタ、Nチャネル型トランジスタのチャネル長変調係数λp、λnによって、Rout=1/λp×Isd_p又はRout=1/λn×Ids_nで表される。ただし、図示しない出力段のPチャネル型トランジスタのドレイン電流をIsd_p、Nチャネル型トランジスタのドレイン電流をIds_nとする。以下、出力段回路を構成するPチャネル型トランジスタ例示:P型MOSFETをP型出力段トランジスタと称し、Nチャネル型トランジスタ例示N型MOSFETをN型出力段トランジスタと称す線形アンプ610の出力電流が0の定常状態において電源回路600の電源効率を高くするためには、ドレイン電流Isd_p及びIds_nの値を、線形アンプ610に求められる周波数帯域を満たす程度に低く設定するのが一般的である。このときのドレイン電流Isd_p、Ids_nは等しくなる。内部スイッチング周波数が入力信号RFin変調信号のベースバンド周波数より低い場合、当該ベースバンド周波数においては、線形アンプ610の出力インピーダンスZ2は、スイッチングレギュレータ620の出力インピーダンスZ3よりも充分小さくなる。このため、電源回路600から増幅器700に供給される電源電流Ioutのベースバンド周波数成分は、線形アンプ610から供給されることになる。このときの電源回路600の動作の一例を図2に示す。図2aは、入力信号RFinの電圧変調信号電圧及びエンベロープアンプ信号Venvの電圧の時間変化を示す。ただし、ここでは、説明の簡単化のため、エンベロープ信号の電圧Venvは固定され、VenvDC=V1に設定される。図2bは、増幅器700に供給される電源電流Iout、線形アンプ610の定常電流Iout-Iswの時間的変化を示す。図2cは、増幅器700に供給される電源電圧Voutの時間的変化を示す。増幅器の電源電流Ioutが交流的に変化し、その周波数が内部スイッチング周波数よりも高い場合、この交流電流分は、スイッチングレギュレータ620ではなく線形アンプ610から供給される。電源電流Ioutの交流的な変化により線形アンプ610の出力段トランジスタ図示なしに流れる電流がほぼ0となると、線形アンプ610の出力段の出力抵抗Routが増加し、電源電圧Voutは線形アンプ610に入力されるエンベロープ電圧Venvにより制御される本来の出力電圧から離れる。ここで線形アンプ610の図示しない出力段回路N型出力段トランジスタ及びP型出力段トランジスタの定常状態におけるドレイン電流をIsd_ps、Ids_nsとすると、出力段回路から電流Isenseが流れ出る場合、P型出力段トランジスタに流れるドレイン電流Isd_pは、IsenseIds_nsすなわちIout-IswIds_nsで表され、出力段回路に電流Isenseが流れ込む場合、N型出力段トランジスタに流れるドレイン電流Ids_nは、IsenseIsd_psすなわちIout-IswIsd_psで表される。これにより、出力抵抗Routは、Rout=1/{λp×Iout-IswIds_ns}又はRout=1/{λn×Iout-IswIsd_ps}で表される。尚、Isense>>Isdps、Idsnsになると、P型出力段トランジスタから電流が流れ出す場合、Isd_p=Isenseであり、N型出力段トランジスタに電流が流れ込む場合、Ids_n=Isenseである。図2に示すように、ベースバンド周波数での増幅器700への電源電流Ioutによって、線形アンプ610の出力段回路図示なしのP型出力段トランジスタ、N型出力段トランジスタのドレイン電流Iout-IswIds_ns又はIout-IswIsd_psが0となる点が発生する例えば時刻T1、T2。この時、時刻T1ではP型出力段トランジスタのRoutが上昇し、時刻T2ではN型出力段トランジスタのRoutが上昇することから、線形アンプ610の出力インピーダンスZ2も上昇し、電源回路600の出力電圧Voutは、図2の時刻T1、T2に示すように、エンベロープ信号Venvとして入力された電圧V1から外れた値を示すこととなる。以上のように、従来技術による電源回路600は、電源電流Ioutの交流周波数が内部スイッチング周波数自励発振周波数よりも高い場合、電源電圧Voutとして出力する電圧値が、エンベロープ信号Venvの電圧値から大きく外れることがある。上述の一例では、エンベロープ信号に応じた電源電圧を供給する電源回路について説明したが、これに限らず、線形アンプとスイッチングレギュレータを備えた同様の構成による回路においても、出力負荷電流の周波数が、スイッチングレギュレータにおける内部スイッチング周波数自励発振周波数よりも高い場合、出力電圧が入力電圧から外れた値を示す場合がある。上記の課題を解決するために、本発明は、以下に述べられる手段を採用する。その手段を構成する技術的事項の記述には、[特許請求の範囲]の記載と[発明を実施するための形態]の記載との対応関係を明らかにするために、[発明を実施するための形態]で使用される番号符号が付加されている。ただし、付加された番号符号は、[特許請求の範囲]に記載されている発明の技術的範囲を限定的に解釈するために用いてはならない。本発明による電源回路は、メインアンプ例えば211、サブアンプ例えば221、スイッチングレギュレータ230、電流制御回路例えば222を具備する。メインアンプ例えば211は、入力信号Venvを増幅した第1増幅信号を電源端子240に出力する。サブアンプ例えば220は、入力信号Venvを増幅した第2増幅信号を出力する。スイッチングレギュレータ230は、第1増幅信号に基づいたスイッチング動作によって生成した電流を電源端子240に供給する。電流制御回路例えば221は、電源端子240から分岐した第1経路251及び第2経路252のそれぞれに流れる電流を、第2増幅信号に基づいて制御することで、電源端子240から外部へ供給する電源電圧を制御する。本発明による電源制御方法は、入力信号Venvを増幅した第1増幅信号を電源端子240に出力するステップと、第1増幅信号に基づいたスイッチング動作によって生成した第1電流を電源端子240に供給するステップと、電源端子240から分岐した第1経路251及び第2経路252のそれぞれに流れる電流を、入力信号Venvの第2増幅信号に基づいて制御することで、電源端子240から外部へ供給する電源電圧Voutを制御するステップとを具備する。本発明によれば、出力負荷電流の交流周波数が自励発振周波数よりも高い場合であっても、安定して入力電圧により制御される出力電圧を発生させることが可能となる。以下、添付図面を参照しながら本発明の実施の形態を説明する。図面において同一、又は類似の参照符号は、同一、類似、又は等価な構成要素を示している。以下では、出力負荷電流として電源電流IoutをRFPAに供給する電源回路を一例として本発明による半導体集積回路の詳細を説明する。本発明による電源回路は、WCDMAWidebandCodeDivisionMultipleAccess、HSUPAHighSpeedUplinkPacketAccess、WLANWirelessLocalAreaNetwork、LTELongTermEvolutionなどの通信方式で採用されている変調信号を入力信号RFinとするRFPA以下、増幅器100と称すに対し、電源電圧Voutを供給する。増幅器100は、電源電圧Voutに応じて動作し、入力信号RFinを増幅した信号RFoutを出力する。本発明による電源回路は、スイッチングレギュレータと、入力端子と出力端子電源電圧Voutを出力する電源端子との間に並列接続された2つのアンプを備える。本発明による電源回路は、一方の出力電流を電流制御回路によって制御することで、増幅器100に対する電源電流出力負荷電流の交流周波数がスイッチングレギュレータを含む回路ループの自励発振周波数よりも高い場合でも、安定した電源電圧Voutを供給することができる。以下、本発明による電源回路の詳細な構成及び動作を第1から第4の実施の形態を一例として説明する。1.第1の実施の形態図3から図6を参照して、第1の実施の形態における電源回路200を説明する。構成図3から図5を参照して、第1の実施の形態における電源回路200の構成の詳細を説明する。図3は、本発明による電源回路200エンベロープアンプ、あるいは、ハイブリッドスイッチングサプライモジュレータとも称すの第1の実施の形態における構成を示す図である。図3に示す電源回路200は、メインアンプ回路210、サブアンプ回路220、スイッチングレギュレータ230スイッチングアンプとも称す、センス抵抗201、比較器202、抵抗250を有する第1経路251、及び第2経路252を具備する。メインアンプ回路210は、ボルテージフォロワ接続された線形アンプ211を含み、その非反転入力端子には、増幅器100に対する入力信号RFinのエンベロープ信号電圧値Venv、以下、エンベロープ信号Venvと称すが入力される。線形アンプ211の出力は、センス抵抗201を介して増幅器100の電源端子240に接続される。線形アンプ211は、電源電圧Vsupplyに応じて動作し、エンベロープ信号Venvとセンス抵抗201に対する出力電圧OPoutとの差動増幅信号第1増幅信号を、センス抵抗201を介して電源端子240に出力する。尚、線形アンプ211は、ボルテージフォロワ接続に限らず、エンベロープ信号Venvの電圧値Venvを比例倍するようにフィードバック接続によって構成されていても良い。比較器202は、ヒステリシスコンパレータに例示され、センス抵抗の両端線形アンプ211の出力端と電源端子240との間の電圧に応じた制御電圧Vcoutをスイッチングレギュレータ230のスイッチング素子231に出力する。スイッチングレギュレータ230は、スイッチング素子231、インダクタ232、ダイオード233を備える。スイッチング素子231は、Pチャネル型MOSトランジスタに例示され、ゲートに供給される制御電圧Vcoutに応じて、電源電圧Vsupplyが供給される電源端子と、インダクタ232及びダイオード233のカソードとの間の接続を制御する。インダクタ232の他端は、電源端子240に接続され、ダイオード233のアノードは接地される。サブアンプ回路220は、線形アンプ221と電流制御回路222を備える。線形アンプ221はボルテージフォロワ接続され、その非反転入力端子にはエンベロープ信号Venvが入力される。線形アンプ221の出力は、電流制御回路222を介して第1経路251に接続される。線形アンプ221は、電源電圧Vsupplyに応じて動作し、エンベロープ信号Venvに応じた出力電圧VoutAと電源端子240の電圧Voutとの差分電圧が抵抗250に印加されることで流れる電流Isub1に応じた電流Isub2を、第2経路252を介して電源端子240に出力する。尚、線形アンプ221は、ボルテージフォロワ接続に限らず、エンベロープ信号Venvの電圧値Venvを比例倍するようにフィードバック接続によって構成されていても良い。本発明では、線形アンプ211と線形アンプ221は、電源回路200の入力端子と出力端子電源端子240との間に並列に接続される。線形アンプ221は、線形アンプ211よりも出力電流供給能力が低くても良いが、オープンループゲインの帯域特性が広いことが好ましい。一般的に、線形アンプの出力電流が大きい場合、ゲートサイズの大きいMOSFETが線形アンプの出力段に搭載される。この場合、線形アンプの出力容量が大きくなることから、その動作周波数帯域は低くなる。一方、本発明に係るサブアンプ回路220の線形アンプ221の出力は、第1経路251上の抵抗250を介して電源端子240に接続されているため、その出力段に搭載されるMOSFETのゲートサイズをメインアンプ回路210よりも小さくすることができる。又、線形アンプ221の出力からは、出力段MOSサイズの大きい線形アンプ211の出力容量、及び電源回路200と増幅器100との間の整合回路として電源端子240に接続されるシャント容量図示なしが抵抗250を介して見えるため、線形アンプ221の動作周波数帯域を、線形アンプ211と比較して広くすることができる。電流制御回路222は、第1経路251及び第2経路252を介して電源端子240に接続された電流ミラー回路を備える。この電流ミラー回路は、第1経路251に流れる第1電流Isub1を所定の倍率で増幅し、第2電流Isub2として第2経路252に供給する。図3に示す電流制御回路222は、線形アンプ221からの出力信号が第1経路251に供給されるため、エンベロープ信号Venvに応じた第1電流Isub1が第1経路251を流れ、これに応じて第2電流Isub2の大きさが制御される。図3に示す電源回路200のサブアンプ回路220は、図4又は図5に示すサブアンプ回路220A、220Bに置き換えても構わない。図4は、本発明に係るサブアンプ回路220Aの構成の一例を示す図である。図4を参照して、サブアンプ回路220Aは、線形アンプ221Aと電流制御回路222Aを備える。線形アンプ221Aの反転入力端子にはエンベロープ信号Venvが入力され、非反転入力端子は第1経路251に接続され、第1電流Isub1が供給される。線形アンプ221Aの出力は、電流制御回路222A、第1経路251、及び第2経路252を介して増幅器100の電源端子240に接続される。線形アンプ221Aは、電源電圧Vsupplyに応じて動作し、エンベロープ信号Venvと第1経路251から供給される電圧VoutAとの差動増幅信号第2増幅信号を電流制御回路222Aに出力する。電流制御回路222Aは、線形アンプ221Aから出力された第2増幅信号がゲート制御信号として共通に入力される第1出力段インバータ21、第2出力段インバータ22を備える。第1出力段インバータ21は、ドレインが出力端子を介して第1経路251に共通接続されるPチャネル型MOSトランジスタ241とNチャネル型MOSトランジスタ242を備える。第1出力段インバータ21の入力端子は、電源245を介してPチャネル型MOSトランジスタ241のゲートに接続されるとともに、電源246を介してNチャネル型MOSトランジスタ242のゲートに接続される。第2出力段インバータ22は、ドレインが出力端子を介して第2経路252に共通接続されるPチャネル型MOSトランジスタ243とNチャネル型MOSトランジスタ244を備える。第2出力段インバータ22の入力端子は、電源245を介してPチャネル型MOSトランジスタ243のゲートに接続されるとともに、電源246を介してNチャネル型MOSトランジスタ244のゲートに接続される。電源245、246は、線形アンプ221Aからの出力電圧第2増幅信号に電位差を設けて、第1出力段インバータ21及び第2出力段インバータ22の各ゲートに供給する。第1出力段インバータ21と第2出力段インバータ22は、共通の電源に接続され、電源電圧Vsupplyに応じて動作し、線形アンプ221Aから出力された第2増幅信号に応じた電流を、第1経路251、第2経路252に供給する。第1出力段インバータ21のトランジスタ241、242と、第2出力段インバータ22のトランジスタ243、244とのサイズ比ゲート幅比は、m:1に設定されることが好ましいmは1より大きい。すなわち、第1出力段インバータ21のトランジスタ243、244のサイズゲート幅をW3、W4とすると、第2出力段インバータ22のトランジスタ241、242のサイズゲート幅はm×W3、m×W4となる。第1出力段インバータ21と第2出力段インバータ22のゲート端電圧は共通しているため、そのサイズ比mにより、第2出力段インバータ22に接続された第1経路251に流れる第1電流Isub1のm倍の第2電流Isub2が第2経路252に流れることになる。図5は、本発明に係るサブアンプ回路の構成の他の一例を示す図である。図5に示すサブアンプ回路220Bは、図4に示すサブアンプ回路220Aの応用形であり、電流制御回路222Bは、図4に示す構成に加えて電流増幅アンプ247を更に備える。電流増幅アンプ247は、第2出力段インバータ22の出力端子と第2経路252との間に設けられ、第1電流Isub1のm倍の第2電流Isub2を更に増幅する。他の構成は、図5と同様であるので、その説明は省略する。この場合、第1経路251上に設けられた抵抗250を更に大きくすることが出来、線形アンプ221の動作周波数帯域を、線形アンプ211と比較して更に広くすることができる。動作図3及び図6を参照して、本発明による電源回路200の動作の詳細を説明する。図3を参照して、線形アンプ211の出力電圧OPoutが大きくなり、センス抵抗201に流れる出力電流Isense’がある一定値を超えると、センス抵抗201の両端の電位差が大きくなる。この際、比較器202のヒステリシス電圧をVhysとすれば、OPout-Vout>Vhysになると比較器202の出力はローレベルとなる。これによりスイッチング素子231はオン状態となり電源からインダクタ232に対して供給される電圧Vswは増大し、インダクタ232を介して電源端子240に供給されるスイッチング電流Iswは徐々に増加していく。スイッチング電流Isが増加し、OPout<Voutとなると、線形アンプ211側にスイッチングレギュレータ230からの電流Iswの一部が流れ込み、Vout-Opout>Vhysとなる。この際、比較器202の出力はハイレベルとなる。これによりスイッチング素子231はオフ状態となり電源からインダクタ232に対して供給される電圧Vswは減少し、インダクタ232を介して電源端子240に供給されるスイッチング電流Iswは徐々に減少していく。上述の動作によって、線形アンプ211、比較器202、スイッチングレギュレータ230から構成される回路ループは自励発振し、エンベロープ信号Venvに比例した電流Ioutが電源端子240を介して増幅器100に供給されることとなる。増幅器100に対する電源電圧Voutが、自身に入力される入力信号RFinのエンベロープ信号Venvに応じて制御されるため、その効率は改善される。図6を参照して、電源回路200から供給される電源電圧Voutの変動抑制効果について説明する。以下では、説明を簡単化するため、エンベロープ信号Venvとして固定値V1が入力される場合の電源回路200の動作について説明する。ここで、図2aは、電源端子240から増幅器100に供給される電源電流Iout、電源端子240に流れ込む定常電流Iout-Isw=Isenseの時間的変化を示す。図2bは、電源端子240から増幅器100に供給される電源電圧Voutの時間的変化を示す。図6cは、第1経路251に流れる第1電流Isub1と第2経路252に流れる第2電流Isub2の時間的変化を示す。図6dは、センス抵抗201に流れる電流Isense’の時間的変化を示す。従来と同様に、電源電流Iout出力負荷電流が交流的に変化し、その周波数ベースバンド周波数成分が上記回路ループの自励発振周波数よりも高い場合、電源電流Ioutの交流電流分はスイッチングレギュレータ230から供給され得ず、メインアンプ回路210から供給されることになる。図6aを参照して、電源電流Ioutの交流的な変化によりメインアンプ回路210の出力段素子図示なしに流れる電流IsenseIds_ns又はIsenseIsd_psがほぼ0となる。このとき、メインアンプ回路210の出力段の出力抵抗が増加し、電源端子240から出力される電源電圧Voutは、エンベロープ信号Venvに応じた出力電圧Venvから離れようとする例えば図6b時刻T1、T2参照。ただし、線形アンプ211の出力段トランジスタ図示なしの定常状態におけるドレイン電流をIsd_ps、Ids_nsとする。一方、本発明では、電源電流Iout出力負荷電流が交流的に変化し、その周波数ベースバンド周波数成分が上記回路ループの自励発振周波数よりも高い場合でも、サブアンプ回路220の出力が抵抗250を介して電源端子240に接続されているため、電源電流Ioutの交流成分はサブアンプ回路220からはほとんど供給されない。このため、サブアンプ回路220から抵抗250に対する出力電圧VoutAは、エンベロープ信号Venvにより制御される本来の出力電圧Venvとなる。このとき、上述のように電源電圧VoutがVenvから外れた値を示す場合、抵抗250の両端には電位差Vout-VoutA=Vout-Venvが生じ、当該電位差及び抵抗250に応じた大きさの第1電流Isub1が、第1経路251に流れることとなる例えば図6c時刻T1、T2参照。サブアンプ回路220に設けられた電流ミラー回路は、第1電流Isub1に応じた大きさの第2電流Isub2を第2経路2に供給することで電流Isens及び電源電圧Voutの変動分を補正する図6bcd時刻T1、T2参照。これにより、電源電圧Voutは、出力電圧VoutA、すなわちエンベロープ信号が示す電圧Venvとなるように補正される。例えば、電源電圧Voutが本来の電圧Venv=V1よりも上昇した場合例えば時刻T1、電源端子240から抵抗250を介してサブアンプ回路220に第1電流Isub1が流れ込む。これに応じてサブアンプ回路220には、第1電流Isub1を増幅した第2電流Isub2が電源端子240から流れ込み、電源電圧Voutは低下する。あるいは、電源電圧Voutが本来の電圧Venv=V1よりも低下した場合例えば時刻T2、サブアンプ回路220から抵抗250を介して電源端子240に第1電流Isub1が流れ込む。これに応じて電源端子240には、第1電流Isub1を増幅した第2電流Isub2がサブアンプ回路220から流れ込み、電源電圧Voutは上昇する。以上のような動作により、本発明による電源回路200は、電源電流Iout出力負荷電流の交流周波数が上記自励発振周波数よりも高い場合であっても、電源電圧Voutの変動が抑制され、安定してエンベロープ信号Venv入力電圧によって制御される電源電圧Vout出力電圧を発生させることが可能となる。2.第2の実施の形態図7を参照して、第2の実施の形態における電源回路300を説明する。構成図7は、第2の実施の形態における電源回路300の構成を示す図である。図7に示す電源回路300は、メインアンプ回路310、サブアンプ回路220、スイッチングレギュレータ230スイッチングアンプとも称す、抵抗分圧回路350、比較器360、抵抗250を有する第1経路251、及び第2経路252を具備する。第2の実施の形態における電源回路300は、図3に示す第1の実施の形態における電源回路200のメインアンプ回路210、センス抵抗201及び比較器202に替えて、メインアンプ回路310、抵抗分圧回路350、比較器360を備える。他の構成は第1の実施の形態と同様であるため、その説明は省略する。第1の実施の形態における電源回路200では、スイッチングレギュレータ230からのスイッチング電流Iswの交流成分をセンス抵抗201で電圧に変換し、この電圧で比較器202の出力レベルハイレベル又はローレベルを制御している。一方、第2の実施の形態における電源回路300では、メインアンプ回路310の出力段回路によって増幅率の異なる電流が抵抗分圧回路350と電源端子240に出力され、当該電流に応じて抵抗分圧回路350に発生した電圧によって比較器360の出力レベルを制御している。本実施の形態におけるメインアンプ回路310は、線形アンプ311と出力段回路312を備える。線形アンプ311の非反転入力端子にはエンベロープ信号Venvが入力され、反転入力端子は出力段回路312のメイン出力端子電源端子240に接続され電源電圧Voutが供給される。線形アンプ311は、電源電圧Vsupplyに応じて動作し、エンベロープ信号Venvと電源端子240の電源電圧Voutとの差動増幅信号第2増幅信号を出力段回路312に出力する。出力段回路312は、線形アンプ311から出力された第1増幅信号がゲート制御信号として共通に入力される第3出力段インバータ31、第4出力段インバータ32を備える。第3出力段インバータ31は、ドレインが出力端子を介して抵抗分圧回路350に共通接続されるPチャネル型MOSトランジスタ321とNチャネル型MOSトランジスタ322を備える。第3出力段インバータ31の入力端子は、電源325を介してPチャネル型MOSトランジスタ321のゲートに接続されるとともに、電源326を介してNチャネル型MOSトランジスタ242のゲートに接続される。第4出力段インバータ32は、ドレインが出力端子を介して電源端子240に共通接続されるPチャネル型MOSトランジスタ323とNチャネル型MOSトランジスタ324を備える。第4出力段インバータ32の入力端子は、電源325を介してPチャネル型MOSトランジスタ323のゲートに接続されるとともに、電源326を介してNチャネル型MOSトランジスタ323のゲートに接続される。電源325、326は、線形アンプ311からの出力電圧第1増幅信号に電位差を設けて、第3出力段インバータ31及び第4出力段インバータ32の各ゲートに供給する。第3出力段インバータ31と第4出力段インバータ32は、共通の電源に接続され、電源電圧Vsupplyに応じて動作し、線形アンプ311から出力された第1増幅信号に応じた電流Isenseを抵抗分圧回路350に、電流Imainを電源端子240に出力する。第3出力段インバータ31のトランジスタ321、322と、第4出力段インバータ32のトランジスタ323、324とのサイズ比ゲート幅比は、1:nに設定されることが好ましいnは1より大きい。第3出力段インバータ31と第4出力段インバータ32のゲート端電圧は共通しているため、そのサイズ比nにより、第3出力段インバータ31に接続された抵抗分圧回路350に流れる電流Isenseのn倍の電流Imainが電源端子240に供給されることになる。抵抗分圧回路は、抵抗351、352、353、354を備え、メインアンプ回路310から供給された電圧VoutBと抵抗分圧によって生成した電圧VoutCとの電位差を比較器360に供給する。詳細には、一端に電源電圧Vsupplyが供給される抵抗351は接続点を介して、第3出力段インバータの出力端子、抵抗352の一端、及び比較器360の入力端子に接続される。又、一端に電源電圧Vsupplyが供給される抵抗353は接続点を介して、抵抗354の一端及び比較器360の入力端子に接続される。尚、抵抗352、354の他端は接地される。比較器360は、ヒステリシスコンパレータに例示され、抵抗351と抵抗352の接続点の電圧VoutBと、抵抗353と抵抗354の接続点の電圧VoutCとの電位差に応じた制御電圧Vcoutをスイッチングレギュレータ230のスイッチング素子231に出力する。動作次に、図7を参照して、第2の実施の形態における電源回路300の動作の詳細を説明する。ここでは、第1の実施の形態と異なる動作を中心に説明する。スイッチングレギュレータ230からのスイッチング電流Iswの交流成分により、メインアンプ回路310に流れる電流Imainが変動する。これにともない電流Imainの1/nの大きさの電流Isenseも変動する。この結果、抵抗分圧回路350の分圧点における電圧VoutBが変化し、その変化分に応じて比較器360からの制御電圧Vcoutの信号レベルが制御されることで、第1の実施の形態における電源回路200と同様な動作が行われる。すなわち、抵抗分圧回路350における電圧VoutBの変化分が、第1の実施の形態におけるセンス抵抗201による電位差相当として働き、電源回路300は第1の実施の形態と同様に動作することとなる。本実施の形態における電源回路300では、メインアンプ回路と電源端子240との間の電流経路上に第1の実施の形態で必要となったセンス抵抗201を設ける必要がない。このため、本実施の形態による電源回路300によれば、スイッチングレギュレータ230からの交流電流成分がセンス抵抗に流れることで発生する電力損失を低減することができる。尚、電源回路300に搭載されたサブアンプ回路220も、第1の実施の形態と同様に、図4、5に示すサブアンプ回路220A、220Bのいずれかに置換してもよい。3.第3の実施の形態図8を参照して、第3の実施の形態における電源回路400を説明する。構成図8は、第3の実施の形態における電源回路400の構成を示す図である。図8に示す電源回路400は、メインアンプ回路210、サブアンプ回路220、スイッチングレギュレータ230スイッチングアンプとも称す、センス抵抗201、比較器202、抵抗250を有する第1経路251、第2経路252、抵抗260を有する第3経路253、及び出力容量回路410を具備する。第3の実施の形態における電源回路400は、図3に示す第1の実施の形態における電源回路200に対し、第3経路253及び出力容量回路410が追加された構成を示し、他の構成は第1の実施の形態と同様である。詳細には、第3経路253は、メインアンプ回路210の出力とセンス抵抗201との間のノード254と、第1経路251抵抗250とサブアンプ回路220の出力との間のノード255との間に形成される。すなわち、メインアンプ回路210の出力は、抵抗260を介してサブアンプ回路220の出力に接続される。又、出力容量回路410は、スイッチ素子411と、一端がスイッチ素子411を介して電源端子240に接続され、他端が接地された容量素子412を備える。スイッチ素子411は、図示しない制御信号に応じて容量素子412と電源端子240との接続を制御する。動作次に、図8を参照して、第3の実施の形態における電源回路400の動作の詳細を説明する。ここでは、第1の実施の形態と異なる動作を中心に説明する。第3の実施の形態における電源回路400は、第1の実施の形態で示された動作状態以下、第1動作モードと称すに加えて、エンベロープ信号VenvがDCに近い低周波信号である場合に対応可能な新たな動作状態以下、第2動作モードと称すを有する。これらの動作状態は、スイッチ素子411のオンオフを制御することで変更することができる。例えば、所定の周波数以上のエンベロープ信号Venvが入力される場合、スイッチ素子411をオフ状態とすることで電源端子240と容量素子412とが切り離され、電源回路400は第1動作モードに設定される。これにより、電源回路400は、第1の実施の形態と同様に動作する。すなわち、電源電流Iout出力負荷電流が交流的に変化し、その周波数ベースバンド周波数成分が、メインアンプ回路210、比較器202、スイッチングレギュレータ230から構成される回路ループの自励発振周波数よりも高い場合でも、サブアンプ回路220から抵抗250に対する出力電圧VoutAは、エンベロープ信号Venvにより制御される本来の出力電圧Venvを維持する。これにより、電源電圧Voutの変動を抑制することができる。一方、所定の周波数より低いエンベロープ信号Venvが入力される場合、スイッチ素子411をオン状態とすることで電源端子240と容量素子412とが接続され、電源回路400は第2動作モードに設定される。この際、スイッチ素子411のスイッチング動作オン動作に同期してメインアンプ回路210線形アンプ211はオフ状態となる。この場合、スイッチングレギュレータ230から流れるスイッチング電流Iswの交流成分はその大部分が容量素子412に流れ、残る交流電流成分が電源端子240から第1経路251抵抗250及び第3経路253センス抵抗201及び抵抗260を介してサブアンプ回路220に流れることになる。この結果、センス抵抗201に電流が流れることでセンス抵抗201の両端に電位差が発生し、この電位差によって比較器202の出力制御電圧Vcoutが制御される。しかし、センス抵抗201に流れる交流電流は第1の実施の形態で示された大きさと比較して低減される。このため、サブアンプ回路220、比較器202、スイッチングレギュレータ230から構成される回路ループの自励発振周波数は、第1の実施の形態で示された自励発信周波数よりも低くなる。尚、第2動作モードでは、メインアンプ回路210線形アンプ211はオフ状態となるため、メインアンプ回路210における消費電力を低減することができる。サブアンプ回路220の出力抵抗は自励発振周波数の信号に対して充分低い必要がある。しかし、第2動作モードに設定する際、その周波数は第1の実施の形態に比べて低いため、サブアンプ回路220の周波数帯域は低くても構わない。このため、サブアンプ回路220に搭載する線形アンプ221として、周波数帯域が低く消費電流の小さな線形アンプを利用することが可能となる。又、容量素子412によって、センス抵抗201及び抵抗260を介してサブアンプ回路220に流れる電流は小さくなるため、スイッチングレギュレータ230のスイッチング動作によって電源端子240に発生するリップル電圧も低減できる。以上のように、第2動作モードでは、線形アンプ211がオフとなることで消費電力を削減でき、電源端子240に接続された容量素子412によってスイッチング動作による出力リップル電圧を低減できる。4.第4の実施の形態図9を参照して、第4の実施の形態における電源回路500を説明する。構成図9は、第4の実施の形態における電源回路500の構成を示す図である。第4の実施の形態における電源回路500は、第2の実施の形態における電源回路300と第3の実施の形態における電源回路とを技術的矛盾がない範囲内で組み合わせて実現される。すなわち、第4の実施の形態における電源回路500は、第2の実施の形態における電源回路300に対して、第4の実施の形態で示された出力容量回路410が追加されて構成される。詳細には、電源回路500は、メインアンプ回路310、サブアンプ回路220C、スイッチングレギュレータ230スイッチングアンプとも称す、抵抗分圧回路350、比較器360、抵抗250を有する第1経路251、第2経路252、及び出力容量回路410を具備する。本実施の形態におけるメインアンプ回路310の構成は、基本的には第2の実施の形態と同様であるが、第3出力段インバータ31の出力が抵抗分圧回路350のみならずサブアンプ回路220Cの出力に接続されている。サブアンプ回路220Cは、図4に示すサブアンプ回路220Aに対して第5出力段インバータ23を更に備える。第5出力段インバータ23には、第1出力段インバータ21及び第2出力段インバータ22と共通のゲート制御信号が線形アンプ221Aから入力される。第5出力段インバータ23は、ドレインが出力端子を介してメインアンプ回路310の第3出力段インバータの出力及び抵抗分圧回路350に共通接続されるPチャネル型MOSトランジスタ271とNチャネル型MOSトランジスタ272を備える。第5出力段インバータ23の入力端子は、電源245を介してPチャネル型MOSトランジスタ271のゲートに接続されるとともに、電源246を介してNチャネル型MOSトランジスタ272のゲートに接続される。電源245、246は、線形アンプ221Aからの出力電圧第2増幅信号に電位差を設けて、第1出力段インバータ21、第2出力段インバータ22、第5出力段インバータ23の各ゲートに供給する。第1出力段インバータ21、第2出力段インバータ22及び第5出力段インバータ23は、共通の電源に接続され、電源電圧Vsupplyに応じて動作し、線形アンプ221Aから出力された第2増幅信号に応じた電流を、第1経路251、第2経路252、メインアンプ回路310と抵抗分圧回路350との接続端子に供給する。第2出力段インバータ22のトランジスタ243、244と、第5出力段インバータ23のトランジスタ271、272とのサイズ比ゲート幅比は、1:pに設定されることが好ましいpは1より大きい。第2出力段インバータ22と第5出力段インバータ23のゲート端電圧は共通しているため、そのサイズ比pにより、第2出力段インバータ22に接続された第1経路251に流れる第1電流Isub1のp倍の電流が、メインアンプ回路310第3出力段インバータ31の出力及び抵抗分圧回路350に流れることになる。動作次に、図9を参照して、第4の実施の形態における電源回路500の動作の詳細を説明する。ここでは、第2の実施の形態と異なる動作を中心に説明する。第2の実施の形態における電源回路500は、第2の実施の形態で示された動作状態以下、第3動作モードと称すに加えて、エンベロープ信号VenvがDCに近い低周波信号である場合に対応可能な新たな動作状態以下、第4動作モードと称すを有する。これらの動作状態は、第3の実施の形態と同様にスイッチ素子411のオンオフを制御することで変更することができる。例えば、所定の周波数以上のエンベロープ信号Venvが入力される場合、スイッチ素子411をオフ状態とすることで電源端子240と容量素子412とが切り離され、電源回路500は第3動作モードに設定される。これにより、電源回路500は、第2の実施の形態と同様に動作する。すなわち、電源電流Iout出力負荷電流が交流的に変化し、その周波数ベースバンド周波数成分が、メインアンプ回路210、比較器202、スイッチングレギュレータ230から構成される回路ループの自励発振周波数よりも高い場合でも、サブアンプ回路220から抵抗250に対する出力電圧VoutAは、エンベロープ信号Venvにより制御される本来の出力電圧Venvを維持する。これにより、電源電圧Voutの変動を抑制することができる。一方、所定の周波数より低いエンベロープ信号Venvが入力される場合、スイッチ素子411をオン状態とすることで電源端子240と容量素子412とが接続され、電源回路400は第2動作モードに設定される。この際、スイッチ素子411のスイッチング動作オン動作に同期してメインアンプ回路210線形アンプ211はオフ状態となる。この場合、スイッチングレギュレータ230から流れるスイッチング電流Iswの交流成分はその大部分が容量素子412に流れ、残る交流電流成分が電源端子240から第1経路251抵抗250を介してサブアンプ回路220に流れることになる。又、第2の実施の形態と同様に、第1経路251を介してサブアンプ回路220Cに流れる電流Isub1に応じて、第5出力段インバータ23からp×Isub1の電流が抵抗分圧回路350における抵抗351と抵抗352の接続端に流れることとなる。この結果、抵抗分圧回路350の分圧点における電圧VoutBが変化し、その変化分に応じて比較器360からの出力制御電圧Vcoutの信号レベルが制御される。しかし、サブアンプ回路220Cに流れる交流電流は第2の実施の形態と比較して低減されるため、サブアンプ回路220C、比較器360、スイッチングレギュレータ230から構成される回路ループの自励発振周波数は第2の実施の形態と比較して低くなる。尚、第4動作モードでは、メインアンプ回路310線形アンプ311はオフ状態となるため、メインアンプ回路310における消費電力を低減することができる。サブアンプ回路220Cの出力抵抗は自励発振周波数の信号に対して充分低い必要がある。しかし、第4動作モードに設定する際、その周波数は第2の実施の形態に比べて低いため、サブアンプ回路220Cの周波数帯域は低くても構わない。このため、サブアンプ回路220Cに搭載する線形アンプ221Aとして、周波数帯域が低く消費電流の小さな線形アンプを利用することが可能となる。又、容量素子412によってサブアンプ回路220Cに流れる電流は小さくなるため、スイッチングレギュレータ230のスイッチング動作によって電源端子240に発生するリップル電圧も低減できる。以上のように、第4の実施の形態における電源回路500によれば、センス抵抗を利用しない形態においても、線形アンプ311がオフとなることで消費電力を削減でき、電源端子240に接続された容量素子412によってスイッチング動作による出力リップル電圧を低減できる。以上、本発明の実施の形態を詳述してきたが、具体的な構成は上記実施の形態に限られるものではなく、本発明の要旨を逸脱しない範囲の変更があっても本発明に含まれる。上述の実施の形態では、エンベロープ信号Venvに応じた電源電流IoutをRFPAに供給する電源回路を一例として本発明を説明したが、メインアンプ回路に対する入力信号に応じた出力負荷電流を端子240から出力する半導体集積回路であれば、これに限らない。