基材と、前記基材に形成されたスリットにより輪郭の一部が画定されて上方に弾性変形可能な梁と、前記梁の上面に設けられた導体パターンと、前記導体パターンの上方に設けられ、該導体パターンと当接するコンタクト電極と、前記導体パターンと、前記輪郭の外側における前記基材とを繋ぐ弾性変形可能なブリッジ電極と、を有することを特徴とする電子デバイス。前記輪郭の外側の前記基材に形成されたグランドパターンと、前記グランドパターンから前記梁の上方に延在する接地電極とを更に有することを特徴とする請求項1に記載の電子デバイス。前記グランドパターンが複数設けられ、各々の該グランドパターン同士が前記接地電極によって接続されたことを特徴とする請求項2に記載の電子デバイス。前記梁は、一方の端部と他方の端部が前記基材に固定され、かつ、前記一方の端部寄りの第1の部分と前記他方の端部寄りの第2の部分とを備え、前記第1の部分の幅が前記第2の部分の幅よりも広いことを特徴とする請求項2に記載の電子デバイス。前記導体パターンは、前記第2の部分における前記梁に収まる大きさに設けられたことを特徴とする請求項4に記載の電子デバイス。前記他方の端部に、前記第2の部分よりも幅が狭い狭窄部を設けたことを特徴とする請求項5に記載の電子デバイス。前記梁の前記第1の部分に、下部電極、圧電膜、及び上部電極をこの順に形成してなる圧電素子が設けられたことを特徴とする請求項4に記載の電子デバイス。前記梁の前記第1の部分の上面に設けられた第1の駆動電極と、前記第1の駆動電極の上方に設けられ、該第1の駆動電極との間に駆動電圧が印加される第2の駆動電極とを更に有することを特徴とする請求項2に記載の電子デバイス。基材と、一方の端部と他方の端部の各々が前記基材に固定されて上方に弾性変形可能であり、前記一方の端部寄りの第1の部分と前記他方の端部寄りの第2の部分とを備えた梁と、前記梁の前記第2の部分の上面に設けられた導体パターンと、前記導体パターンの上方に設けられ、該導体パターンと当接するコンタクト電極とを有し、前記梁の前記第2の部分の厚さが前記第1の部分よりも薄く、かつ、前記第2の部分の長さが前記第1の部分の長さよりも短いことを特徴とする電子デバイス。基材にスリットを形成することにより、上方に弾性変形可能な梁の輪郭の一部を前記スリットで画定する工程と、前記梁の上面に導電パターンを形成する工程と、前記導体パターンの上方に、該導体パターンと当接するコンタクト電極を形成する工程と、前記導体パターンと、前記輪郭の外側における前記基材とを繋ぐ弾性変形可能なブリッジ電極を形成する工程と、を有することを特徴とする電子デバイスの製造方法。電子デバイスとその製造方法において、電子デバイスの特性を向上させることを目的とする。以下の開示の一観点によれば、基材と、前記基材に形成されたスリットにより輪郭の一部が画定されて上方に弾性変形可能な梁と、前記梁の上面に設けられた導体パターンと、前記導体パターンの上方に設けられ、該導体パターンと当接するコンタクト電極と、前記導体パターンと、前記輪郭の外側における前記基材とを繋ぐ弾性変形可能なブリッジ電極とを有する電子デバイスが提供される。また、その開示の他の観点によれば、基材と、一方の端部と他方の端部の各々が前記基材に固定されて上方に弾性変形可能であり、前記一方の端部寄りの第1の部分と前記他方の端部寄りの第2の部分とを備えた梁と、前記梁の前記第2の部分の上面に設けられた導体パターンと、前記導体パターンの上方に設けられ、該導体パターンと当接するコンタクト電極とを有し、前記梁の前記第2の部分の厚さが前記第1の部分よりも薄く、かつ、前記第2の部分の長さが前記第1の部分の長さよりも短い電子デバイスが提供される。更に、その開示の他の観点によれば、基材にスリットを形成することにより、上方に弾性変形可能な梁の輪郭の一部を前記スリットで画定する工程と、前記梁の上面に導電パターンを形成する工程と、前記導体パターンの上方に、該導体パターンと当接するコンタクト電極を形成する工程と、前記導体パターンと、前記輪郭の外側における前記基材とを繋ぐ弾性変形可能なブリッジ電極を形成する工程とを有する電子デバイスの製造方法が提供される。以下の開示によれば、導電パターンに接続されたブリッジ電極により、導電パターンを流れる信号をその途中で外部に引き出せるので、ブリッジ電極がない場合と比較して導電パターンの長さを短くできる。これにより、導電パターンの電気抵抗が低減するため、その電気抵抗が原因でスイッチングの対象となる信号に損失が生じるのを防止でき、ひいては電子デバイスの特性を向上させることが可能となる。本実施形態の説明に先立ち、本実施形態の基礎となる予備的事項について説明する。図1は、二つの接点を備えたMEMSスイッチの一例を示す分解斜視図である。このMEMSスイッチ1は、基板2と、グランドパターン3と、第1及び第2の信号線5、6とを有する。更に、第1及び第2の信号線5、6の上方には、可動電極7に支持された接点部8が設けられる。このようなMEMSスイッチ1においては、グランドパターン3と可動電極7との間に電位差を与えてこれらの間に静電引力を生じさせることで、可動電極7が下方に撓んで接点部8が第1及び第2の信号線5、6の各々に当接し、スイッチがオン状態となる。また、第1及び第2の信号線5、6を囲むようにグランドパターン3を形成しているため、第1及び第2の信号線5、6とグランドパターン3とがコプレーナ構造を形成する。そのため、第1及び第2の信号線5、6とグランドパターン3との間の浮遊容量を適宜調節することで、第1及び第2の信号線5、6のインピーダンスを所望の値に調節し易くなる。但し、このMEMSスイッチ1では、オン状態からオフ状態に戻そうとしても、接点部8が第1の信号線5と第2の信号線6の各々に貼り付いたままになることがある。このような現象は、スティッキングと呼ばれ、MEMSスイッチ1が不良になる要因の一つになる。スティッキングは、第1及び第2の信号線5、6と接点部8の各々の材料として金等のように柔らかで粘着力のある材料を使用した場合に顕著に発生する。特に、この例では、接点部8が第1及び第2の信号線5、6の各々と当接するため接点が二つ存在しており、接点が一つの場合と比較して接点部8が受ける粘着力が大きくなり、スティッキングが発生し易い構造となってしまう。一方、図2は、接点が一つのみのMEMSスイッチの一例を示す斜視図である。このMEMSスイッチ10は、基板11と、第1及び第2の信号線12、13と、可動部19とを有する。このうち、可動部19は、下部電極15、圧電膜16、上部電極17、及び金属膜18をこの順に形成してなると共に、基板11に固定されている端部19aを除いて基板11から離れて設けられる。また、第1の信号線12は、可動部19の形状に合わせてその一部が基板11から離れて設けられると共に、その端部が金属膜18と接続される。このようなMEMSスイッチ10では、下部電極15と上部電極17との間に電位差を与えることにより圧電膜16に応力が生じて可動部19が矢印のように基板11に向かって撓み、第1の信号線12と第2の信号線13とが当接してスイッチがオン状態となる。このとき、第1の信号線12と第2の信号線13とが当接する接点Pは一つのみなので、図1のように接点が二つある場合と比較して第1の信号線12と第2の信号線13との間に働く粘着力が弱くなり、スティッキングが生じ難くなる。しかし、このMEMSスイッチ10においては、可動部19を下方に撓ますべく可動部19と第1の信号線12の各々の形状を立体的形状としたため、第1の信号線12の周囲にグランドパターンを形成するのが難しくなる。そのため、図1のようなコプレーナ構造を実現することができず、第1の信号線12や第2の信号線13のインピーダンスを所望の値にするのが難しくなってしまう。以下、本実施形態について説明する。第1実施形態図3は、本実施形態に係る電子デバイスの斜視図である。この電子デバイス30はMEMSスイッチであって、SOI基板等の基材31と、スイッチングの対象となるRF信号が流れる導電パターン40と、ブリッジ電極45と、コンタクト電極47とを備える。このうち、ブリッジ電極45は、その両端がそれぞれ導電パターン40と基材31とに接続されると共に、後述のように上方に弾性変形可能である。また、コンタクト電極47は、スイッチがオン状態のときに導電パターン40に当接する単一の突起47aを有しており、RF信号が流れる信号経路の一部となる。また、導電パターン40の周囲の基材31上には、導電パターン40と協働してコプレーナ構造を形成する第1のグランドパターン41と第2のグランドパターン42が設けられる。これらの第1のグランドパターン41と第2のグランドパターン42の上面には、ブリッジ状の第1の接地電極46の端部46x、46yが接続される。更に、この電子デバイス30は第2の接地電極48を有しており、この第2の接地電極48の端部48x、48yも第1のグランドパターン41と第2のグランドパターン42に接続される。そして、これらの第1の接地電極46及び第2の接地電極48によって、第1のグランドパターン41と第2のグランドパターン42の各々は接地電位に維持される。図4は、電子デバイス30の拡大平面図である。なお、図4では、図が煩雑になるのを防ぐため、前述の第1及び第2の接地電極46、48を省略してある。図4に示すように、ブリッジ電極45とコンタクト電極47の各々の上面には、スイッチングの対象となるRF信号Sの入出力に供される外部接続端子29としてはんだバンプが設けられる。また、基材31にはスリット34aが形成され、そのスリット34aにより梁34xの輪郭の一部が画定される。梁34xは、一方の端部34cと他方の端部34dが基材31に固定されており、これらの端部の間において上下に弾性変形可能である。また、その梁34xは、一方の端部34c寄りの第1の部分P1と他方の端部34d寄りの第2の部分P2とを備える。本実施形態では、第1の部分P1の幅W1を第2の部分P2の幅W2よりも広くすることにより、第2の部分P2の剛性を第1の部分P1におけるよりも弱め、第1の部分P1における梁34xが上方に容易に弾性変形できるようにする。前述の各幅は特に限定されないが、第1の部分P1の幅W1は例えば150μmであり、第2の部分P2の幅W2は例えば30μmである。更に、第1の部分P1の長さX1は例えば300μmであり、第2の部分P2の長さX2は例えば400μmである。更に、第1の部分P1における梁34xには圧電素子Qが形成される。圧電素子Qは、下部電極36a、圧電膜37、及び上部電極38aをこの順に形成してなり、電圧の印加によって梁34xを上方に撓ます駆動力を生成する。その電圧は、下部電極36aと上部電極38aの各々の上面に形成された外部接続端子29を介して圧電素子Qに印加される。圧電素子Qの材料は特に限定されない。本実施形態では圧電膜37の材料としてPZT使用し、下部電極36aと上部電極38aの各々の材料としてプラチナを使用する。一方、第2の部分P2における梁34xには、第2の部分P2に収まる大きさに導電パターン40が形成される。その導電パターン40の延在方向は特に限定されないが、本実施形態では、導電パターン40の横におけるスリット34aの延在方向D1に沿って延在するように当該導電パターン40を形成する。そして、その導電パターン40の端部が、ブリッジ電極45によって、梁34xの輪郭の外側の基材31に機械的に繋がれる。ブリッジ電極45の延在方向D2は特に限定されないが、本実施形態では、その延在方向D2を、前述のスリット34aの延在方向D1に直交する方向とする。このようにすると、延在方向D1に沿って導電パターン40を流れるRF信号Sを、導電パターン40の途中でブリッジ電極45を介して延在方向D2に引き出すことができる。導電パターン40は、コンタクト電極47と干渉しない位置にまでRF信号Sを引き出す役割を担うが、導電パターン40の途中でブリッジ電極45によりRF信号Sを引き出すようにすると、RF信号Sの引き出しに要する導電パターン40の長さL1を短くできる。そのため、ブリッジ電極45を設けない場合と比較して導電パターン40の電気抵抗を低減でき、RF信号Sの損失を抑制することが可能となる。なお、RF信号Sに限らず、導電パターン40にDC信号を流す場合においても、そのような電気抵抗の低減による損失を抑制することができる。図5は、この電子デバイス30の全体平面図である。図5に示すように、第1の接地電極46は、第1のグランドパターン41と第2のグランドパターン42の各々から梁34xの上方に延在する。同様に、第2の接地電極48も、第1のグランドパターン41と第2のグランドパターン42の各々から梁34xの上方に延在する。そして、その第2の接地電極48の上面には、第1のグランドパターン41と第2のグランドパターン42を接地するための外部接続端子29が設けられる。第1のグランドパターン41と第2のグランドパターン42は、導電パターン40と共にコプレーナ構造を形成するため、導電パターン40との間隔を調節することで、RF信号Sが流れる線路のインピーダンスを調節することができる。次に、この電子デバイス30のスイッチング動作について説明する。図6は、電子デバイス30のスイッチング動作について説明するための断面図であって、図4のI-I線に沿った断面図に相当する。なお、図6では外部接続端子29を省略してある。図6に示すように、基材31は、シリコン基板32の上に酸化シリコン膜33とシリコン膜34とをこの順に形成してなるSOI基板である。その基材31において、梁34xの下方における基材31と酸化シリコン膜33は除去されているため、梁34xは酸化シリコン膜33による拘束力を受けずに上下に弾性変形可能となる。また、シリコン膜34の上には下地絶縁膜35として熱酸化膜が形成され、その下地絶縁膜35の上に前述の圧電素子Qが形成される。実使用下においては、圧電素子Qの下部電極36aと上部電極38aとの間に直流電源Eを接続し、これらの電極間に約10V程度の駆動電圧Vを印加することにより、圧電効果で圧電膜37を面内方向に収縮させる。これにより、梁34xが上方に撓み、コンタクト電極47の突起47aに導電パターン40が当接して電子デバイス30がオン状態となる。撓みによる梁34xの上昇量は、梁34xにおいて最も撓んだ部分で約1μm程度である。なお、オフ状態にするには駆動電圧Vの印加を停止すればよい。図7aは、スイッチがオン状態における図4のII-II線に沿う断面図である。なお、図7aでは外部接続端子29を省略してある。図7aに示すように、スイッチがオン状態となって梁34xが撓むと、導電パターン40に接続されているブリッジ電極45も撓むので、梁34xの動きがブリッジ電極45によって阻害されることはない。図7bは、梁34xとブリッジ電極45の各々のバネ定数の計算に使用したモデルの斜視図である。このうち、梁34xについては、長さX1X2を700μm、幅wを30μm、厚さt1を15μm、材質をシリコンとした。また、梁34xの各端部34c、34dは固定端とした。一方、ブリッジ電極45については、長さBW1を80μm、幅BP1を30μm、厚さt2を15μm、材質を金とした。そして、ブリッジ電極45の一方の端部45xは固定端、他方の端部45yは自由端とした。このようなモデルでバネ定数を計算したところ、梁34xのバネ定数は1605.8Nmとなったのに対し、ブリッジ電極45のバネ定数は34Nmとなった。この結果から、ブリッジ電極45のバネ定数は梁34xのバネ定数に比べて十分小さいことが明らかとなった。よって、図7aで説明したように梁34xの動きはブリッジ電極45によって阻害されず、梁34を駆動するための駆動電圧Vはブリッジ電極45がない場合と実質的に同一で、低い駆動電圧Vでブリッジ電極45を駆動することができる。以上説明した本実施形態に係る電子デバイス30では、図4に示したように、導電パターン40を流れるRF信号Sをブリッジ電極45を介して外部に引き出すので、導電パターン40の長さL1を短くできる。これにより、導電パターン40の電気抵抗を低減し、導電パターン40に起因したRF信号Sの損失を抑制できる。また、梁34xの第1の部分P1の幅W1を第2の部分P2の幅W2におけるよりも広くしたので、第1の部分P1の広い領域に圧電素子Qを形成することができ、圧電素子Qで発生する駆動力を強めることができる。そして、第2の部分P2の幅W2を狭めてその剛性を第1の部分P1よりも弱めたため、梁34xを上方に撓ますために圧電素子Qに印加する駆動電圧Vも低減することができる。更に、図5に示したように、接地電位とされる第1の接地電極46がコンタクト電極47の横にあるので、コンタクト電極47と第1の接地電極46とがコプレーナ構造を形成する。よって、第1の接地電極46とコンタクト電極47との間隔等を調節することにより、RF信号Sが流れる線路のインピーダンスを簡単に調節することができ、外部のデバイスとのインピーダンス整合を図るのが容易となる。同様に、第2の接地電極48はブリッジ電極45と協働してコプレーナ構造を形成するため、第2の接地電極48とブリッジ電極45との間隔を調節することで線路のインピーダンス調整が可能となる。更に、コンタクト電極47に設ける突起47aが一つのみなので、突起47aを複数設ける場合よりもコンタクト電極47と導電パターン40との間の粘着力が弱められ、コンタクト電極47が導電パターン40に張り付いたままとなるスティッキングを抑制できる。次に、この電子デバイス30の製造方法について説明する。図8~図20は、本実施形態に係る電子デバイス30の製造途中の断面図である。なお、図8~図20において、上記で説明したのと同じ要素には上記と同じ符号を付し、以下ではその説明を省略する。また、図8~図20において、第1断面は図5のI-I線に沿う断面に相当し、第2断面は図5のII-II線に沿う断面に相当する。更に、第3断面は図5のIII-III線に沿う断面に相当する。この電子デバイス30は、MEMS技術を用いて以下のように製造される。まず、図8に示すように、基材31としてSOI基板を用意する。その基材31におけるシリコン基板32の厚さは約525μmであり、酸化シリコン膜33の厚さは約4μmである。また、シリコン膜34の厚さは約15μmである。なお、シリコン膜34は前述のブリッジ電極45の下地となる。そのため、ブリッジ電極45を流れるRF信号Sがシリコン膜34に流れるのを防止するために、シリコン膜34中の不純物を制御することによりシリコン膜34の抵抗率をなるべく高く、例えば1000Ωcm以上とするのが好ましい。次に、図9に示す断面構造を得るまでの工程について説明する。まず、シリコン膜34の表面を熱酸化することにより、下地絶縁膜35として熱酸化膜を約500nm程度の厚さに形成する。なお、熱酸化はシリコン基板32の裏面においても進行するので、当該裏面にも下地絶縁膜35が形成される。そして、その下地絶縁膜35の上に、厚さが約50nmのチタン膜と厚さが約200nmのプラチナ膜をこの順にスパッタ法で形成し、これらの積層膜を第1の導電膜36とする。なお、第1の導電膜36におけるチタン膜は密着膜としての役割を担う。次いで、第1の導電膜36の上に、圧電膜37としてゾルゲル法でPZT膜を形成する。そのゾルゲル法では、圧電膜37の厚さが約1μmになるまで、PZT塗膜の形成とその焼成とを複数回繰り返す。なお、焼成時の基板温度は約450°Cである。更に、圧電膜37の上に第2の導電膜38としてスパッタ法でプラチナ膜を約200nmの厚さに形成する。その後に、基板温度を約650°Cとする条件で圧電膜37に対してRTAを行い、圧電膜37中のPZTを結晶化させてその圧電特性を向上させる。続いて、図10に示すように、第2の導電膜38をイオンミリングによりパターニングして上部電極38aを形成する。更に、不図示のレジストパターンをマスクにしながらエッチング液として緩衝フッ酸溶液を用いて圧電膜37をウエットエッチングすることにより、圧電膜37をパターニングする。そして、第1の導電膜36をイオンミリングによりパターニングして下部電極36aを形成する。ここまでの工程により、下部電極36a、圧電膜37、及び上部電極38aをこの順に形成してなる圧電素子Qが形成されたことになる。その後に、エッチング液として緩衝フッ酸溶液を用いて、下地絶縁膜35として形成した熱酸化膜をウエットエッチングにより除去する。これにより、下地絶縁膜35は、圧電素子Qの下にのみ残されることになる。なお、このウエットエッチングにおいては不図示のレジストパターンによって圧電素子Qがマスクされ、ウエットエッチングを終了した後のそのレジストパターンは除去される。図21は、本工程を終了した後の平面図である。前述の図10において、第1断面は図21のI-I線に沿う断面に相当し、第2断面は図10のII-II線に沿う断面に相当する。また、図10の第3断面は図21のIII-III線に沿う断面に相当する。なお、図21では下地絶縁膜35を省略してある。これについては後述の図22~図24でも同様である。図21に示すように、下部電極36a、圧電膜37、及び上部電極38aは、いずれも平面視で矩形状である。次に、図11に示すように、圧電素子Qから間隔をおいた部分のシリコン膜34の上に、導電パターン40と第1及び第2のグランドパターン41、42として、スパッタ法により厚さが約50nmのチタン膜と厚さが約500nmの金膜をこの順に形成する。なお、これらチタン膜と金膜は、不図示のレジストパターンを用いたリフトオフ法により前述の導電パターン40や第1及び第2のグランドパターン41、42の形状にパターニングされる。また、本工程で形成するチタン膜は密着膜としての役割を担う。図22は、本工程を終了した後の平面図である。前述の図11において、第1断面は図22のI-I線に沿う断面に相当し、第2断面は図11のII-II線に沿う断面に相当する。また、図11の第3断面は図22のIII-III線に沿う断面に相当する。図22に示すように、導電パターン40は平面視で長尺状に形成され、その導電パターン40の両脇に第1のグランドパターン41と第2のグランドパターン42が形成される。次いで、図12に示すように、基材31の上側全面にフォトレジストを塗布し、それを露光、現像して第1のレジストパターン38を形成する。そして、この第1のレジストパターン38をマスクにしてシリコン膜34をドライエッチングし、シリコン膜34に幅が約2μmのスリット34aを形成する。そのドライエッチングとしては、エッチングの異方性が高いDeepRIEを採用するのが好ましい。DeepRIEでは、エッチング雰囲気中にSF6とC4F8とを交互に供給することで、堆積物による側壁保護とエッチングとが交互に進行し、スリット34aの側壁を基材31の上面に対して垂直にすることが可能となる。そして、このようにスリット34aを形成することで、シリコン膜34の一部が梁34xとして画定される。この後に、第1のレジストパターン38は除去される。図23は、本工程を終了した後の平面図である。前述の図12において、第1断面は図23のI-I線に沿う断面に相当し、第2断面は図11のII-II線に沿う断面に相当する。また、図23の第3断面は図11のIII-III線に沿う断面に相当する。図23に示すように、スリット34aは二つ形成され、各スリット34aの間に圧電素子Qと導電パターン40が設けられる。続いて、図13に示すように、基材31の上側全面に犠牲絶縁膜43として酸化シリコン膜をプラズマCVD法で約5μmの厚さに形成する。そして、フォトリソグラフィとエッチングにより、犠牲絶縁膜43に第1及び第2の凹部43a、43bと第1~第4の開口43c~43fの各々を互いに間隔をおいて形成する。このうち、第2の凹部43bは第1の凹部43aよりも深く形成され、更に第1~第4の開口43c~43fは第1及び第2の凹部43a、43bのいずれよりも深く形成される。このように深さの異なる凹部や開口を形成するには、フォトリソグラフィとエッチングとをそれぞれ複数回行えばよい。各凹部と開口の深さは特に限定されないが、本実施形態では第1の凹部43aの深さを約1.7μmとし、第2の凹部43bの深さを約3.7μmとする。そして、第1~第4の開口43c~43fの深さは、犠牲絶縁膜43の厚さと同じ約5μmとする。次いで、図14に示すように、犠牲絶縁膜43の上面と、第1及び第2の凹部43a、43bの内面と、第1~第4の開口43c~43fの内面とに、シード層39として厚さが約50nmのモリブデン膜と厚さが約500nmの金膜をこの順にスパッタ法で形成する。次に、図15に示す断面構造を得るまでの工程について説明する。まず、シード層39の上にフォトレジストを塗布し、それを露光、現像することにより第2のレジストパターン52を形成する。その第2のレジストパターン52は、前述した第1の開口43cと第4の開口43fに重なる窓52aを備える。そして、シード層39を給電層にしながら窓52a内に金膜を約3μmの厚さに電解めっきにより成長させ、その金膜をコンタクト電極45とする。なお、第3断面の点線円内に示すように、コンタクト電極45が形成されない部分の第1の開口43cと第4の開口43fの側面には第2のレジストパターン52が形成されるため、当該部分には金膜は成長しない。この後に、第2のレジストパターン52は除去される。次に、図16に示すように、シード層39の上に再びフォトレジストを塗布し、それを露光、現像することにより第3のレジストパターン53を形成する。そして、シード層39を給電層にしながら、第3のレジストパターン53で覆われていない部分のシード層39上に金膜を電解めっきで成長させ、その金膜を第1の接地電極46、コンタクト電極47、及び第2の接地電極48とする。第1断面に示すように、第1の接地電極46は第1の凹部43aに形成され、その第1の凹部43aの深さを調節することにより第1の接地電極46と上部電極38aとの間隔を調節し得る。一方、コンタクト電極47には、第2の凹部43bを反映した突起47aが形成される。また、第3断面に示すように、ブリッジ電極45において第4の開口43fの外側に形成されている部分は第3のレジストパターン53で覆われているため、新たに形成した金膜によってその膜厚が増大することはなく、ブリッジ電極45の可撓性は維持される。また、第4の開口43f内に形成されている部分のブリッジ電極45は、新たに形成した金膜によって膜厚が増大してその強度が補強される。更に、第2断面に示すように、コンタクト電極47のうち第2の開口43dと第3の開口43eに形成された部分は、ブリッジ状のコンタクト電極47をシリコン膜34に固定する第1のアンカー47x及び第2のアンカー47yとなる。そのコンタクト電極47の厚さは特に限定されないが、本実施形態では本工程で形成する金膜の厚さを約20μmとすることで、スリット34aの上方でのコンタクト電極47の厚さT1を約20μmとする。なお、前述のように第3のレジストパターン53で覆われているブリッジ電極45の厚さT2は、スリット34aの上方で約3μm程度の厚さであり、前述のコンタクト電極47の厚さT1よりも薄い。図24は、本工程を終了した後の平面図である。前述の図16において、第1断面は図24のI-I線に沿う断面に相当し、第2断面は図16のII-II線に沿う断面に相当する。また、図16の第3断面は図24のIII-III線に沿う断面に相当する。次に、図17に示す断面構造を得るまでの工程について説明する。まず、ヨウ素とヨウ化カリウムとの混合溶液をエッチング液として使用しながら、犠牲絶縁膜43の上面に露出しているシード層39をウエットエッチングして除去する。次に、シリコン基板32の裏面にフォトレジストを塗布し、それを露光、現像することにより第4のレジストパターン54を形成する。そして、第4のレジストパターン54をマスクにしながらDeepRIEによりシリコン基板32をドライエッチングし、シリコン基板32の一部領域Rを除去する。そのドライエッチングで使用するエッチングガスは特に限定されない。本実施形態では、エッチング雰囲気中にエッチングガスとしてSF6とC4F8とを交互に供給する。なお、第4のレジストパターン54を形成する前に、シリコン基板32の裏面に残存する熱酸化膜をフッ酸溶液で予め除去することにより、その熱酸化膜が本工程のドライエッチングのマスクになるのを防止してもよい。続いて、図18に示すように、第4のレジストパターン54を引き続きマスクに使用しながら、エッチングガスとしてCF4ガスを使用するドライエッチングにより一部領域Rにおける酸化シリコン膜33を除去し、一部領域Rにシリコン膜34の裏面を露出させる。この後に、第4のレジストパターン54は除去される。次に、図19に示すように、フッ酸蒸気を用いるエッチングにより犠牲絶縁膜43を除去する。これにより、梁34xが酸化シリコン膜33の拘束力から開放されて弾性変形可能となる。その後に、図20に示すように、リン酸と酢酸と硝酸の混合溶液をエッチング液として使用しながら、コンタクト電極47の下に残存するシード層39のうちモリブデン膜のみをウエットエッチングして除去する。そのエッチングによりコンタクト電極47の突起47aに低抵抗の金膜が露出するため、梁34xが上方に弾性変形したときに導電パターン40とコンタクト電極47との接触抵抗を低減することができる。なお、本工程を終了した後の突起47aと導電パターン40との間隔は、約0.3μm程度となる。以上により、本実施形態に係る電子デバイス30の基本構造が完成する。この後は、電子デバイス30の必要部分に外部接続端子29図4参照としてはんだバンプを接合する工程に移るが、その詳細については省略する。次に、本実施形態に対する比較例について説明する。図25は、比較例に係る電子デバイス81の平面図である。なお、図25において、本実施形態と同じ要素には本実施形態におけるのと同じ符号を付し、以下ではその説明を省略する。図25に示すように、この電子デバイス81は、圧電素子Qによって梁34xを撓ますタイプのMEMSスイッチであって、前述の導電パターン40とコプレーナ構造を形成するグランドパターン49を備える。但し、この電子デバイス81は、図5に示したブリッジ電極45、第1の接地電極46、及び第2の接地電極48がない点で本実施形態と相違する。このようにブリッジ電極45がないため、導電パターン40を流れるRF信号Sをスリット34aを跨いで外部に引き出すことができず、導電パターン40の終端にパッド40aを設けて当該パッド40aからRF信号Sを取り出さなければならない。その結果、梁34xの第2の部分P2の全長に渡って導電パターン40が延在することとなるため、その導電パターン40の長さL1が本実施形態におけるのよりも長くなり、導電パターン40の電気抵抗が増加してRF信号Sに損失が発生してしまう。なお、導電パターン40の膜厚を厚くしてその電気抵抗を低減することも考えられる。但し、膜厚を厚くすると、導電パターン40の材料である金が原因で導電パターン40に強い引張応力が生じるため、スイッチがオフの状態においても梁34xが上方に沿ってしまい、突起47aと導電パターン40との間隔を十分に維持することができない。また、導電パターン40の電気抵抗を低減すべく導電パターン40の線幅を広くすると、第2の部分P2の梁34xの幅も広くしなければならないため、第2の部分P2の剛性が増加して梁34xを撓ますのに要する駆動電圧が上昇してしまう。しかも、この電子デバイス81においては、コンタクト電極47の横に第1の接地電極46図5参照がないので、コンタクト電極47と第1の接地電極46との間隔を調整してRF信号Sの信号経路のインピーダンスを調節することもできない。第2実施形態本実施形態に係る電子デバイスは、以下に説明するように、第1実施形態と比較して駆動電圧を低減できるMEMSスイッチである。図26は、本実施形態に係る電子デバイス60の平面図である。なお、図26において、第1実施形態で説明したのと同じ要素には第1実施形態におけるのと同じ符号を付し、以下ではその説明を省略する。図26に示すように、本実施形態では、第1実施形態の第1及び第2のグランドパターン41、42図5参照の形成部位にまで下部電極36aが延在しており、下部電極36aに第1及び第2のグランドパターン41、42としての機能を兼ねさせる。図27は、この電子デバイス60の動作について説明するための断面図であって、図26のIV-IV線に沿う断面図に相当する。図27に示すように、この電子デバイス60をオン状態にするには上部電極38aに電圧値が約7Vの直流電源Eを接続すると共に、下部電極36aを接地電位とする。このようにすると、下部電極36aと上部電極38aとの間に第1の駆動電圧V1が印加されると共に、上部電極38aと第1の接地電極46との間に第2の駆動電圧V2が印加される。このように二つの駆動電圧V1、V2を利用すると、第1の駆動電圧V1によって圧電素子Qを駆動できるだけでなく、第2の駆動電圧V2によって上部電極38aと第1の接地電極46との間にも静電引力Fが働き、この静電引力Fによっても梁34xが撓む。そのため、圧電素子Qに印加する第1の駆動電圧V1を弱めても梁34xが十分に撓み、第1実施形態と比較してスイッチングに要する駆動電圧を低減することが可能となる。なお、図26の例では、単一の直流電源Eを使用しているため第1の駆動電圧V1と第2の駆動電圧V2の値は同じになるが、本実施形態はこれに限定されない。例えば、複数の直流電源Eにより下部電極36a、上部電極38a、及び第1の接地電極46に個別に電圧を印加して、第1の駆動電圧V1と第2の駆動電圧V2とを異なる値としてもよい。更に、前述のように駆動電圧を弱めるのではなく、直流電源Eの電圧値を第1実施形態の駆動電圧Vと同じ10V程度としてもよい。このようにすると、静電引力Fと圧電素子Qの駆動力の双方が突起47aに作用して、当該突起47aが導電パターン40に強く押圧される。そのため、長期間の使用によって突起47aの表面に有機物等の皮膜が形成されていても、スイッチをオン状態にすることでその皮膜が破られ、皮膜によるオン抵抗の上昇を防止して電子デバイス60の長寿命化を実現できる。第3実施形態本実施形態では、第1実施形態よりも小型化が可能な電子デバイスについて説明する。図28は、本実施形態に係る電子デバイス65の平面図である。なお、図28において、第1実施形態で説明したのと同じ要素には第1実施形態におけるのと同じ符号を付し、以下ではその説明を省略する。この電子デバイス65は、MEMSスイッチであって、梁34xの他方の端部34dに、第2の部分P2の幅W2よりも幅Wnが狭い狭窄部Pnを備える。このように幅Wnが狭い狭窄部Pnの剛性は第2の部分P2のそれよりも小さくなる。そのため、第2の部分P2と狭窄部Pnとを合わせた長さL2を短縮しても、圧電素子Qの駆動力で第2の部分P2を上方に容易に弾性変形することができ、デバイスの小型化を実現することが可能となる。第4実施形態本実施形態に係る電子デバイスは、以下に説明するように、長寿命化が可能なMEMSスイッチである。図29は、本実施形態に係る電子デバイス68の平面図である。なお、図29において第1実施形態で説明したのと同じ要素には第1実施形態におけるのと同じ符号を付し、以下ではその説明を省略する。この電子デバイス68においては、第2の部分P2よりも他方の端部34d寄りの梁34xに、第2の部分P2の幅W2よりも広い幅W3を有する第3の部分P3を形成し、この第3の部分P3にも圧電素子Qを設ける。その第3の部分P3における梁34xの形状は、第1の部分P1における梁34xの形状に類似しており、その幅W3を第2の部分P2の幅W2よりも広くしたことで第3の部分P3の広い領域に圧電素子Qを形成し、その圧電素子Qの駆動力を高めることができる。また、導電パターン40は平面視で略正方形に形成され、その上方にブリッジ電極45とコンタクト電極47とが配される。本実施形態では、RF信号Sの信号経路に沿ってこれらのブリッジ電極45とコンタクト電極47とを一列に配する。図30は、図29のV-V線に沿う断面図である。第1実施形態ではシリコン膜34にコンタクト電極47を固定する第1のアンカー47xと第2のアンカー47y図16参照を形成したが、本実施形態では第1のアンカー47xのみを形成し、コンタクト電極47の突起47a寄りの端部は自由端とする。以上説明した電子デバイス68においては、図29に示したように二つの圧電素子Qを形成するので、圧電素子Qが一つのみの場合と比較してコンタクト電極47の突起47aが導電パターン40に強く押圧される。第2実施形態で説明したように、そのような押圧力の上昇は、長期間の電子デバイスの使用が原因のオン抵抗の上昇を抑制するため、電子デバイスの長寿命化を図ることが可能となる。第5実施形態第1~第4実施形態では、圧電素子Qによって梁34xを駆動する電子デバイスについて説明した。これに対し、本実施形態では、静電引力によって梁34xを駆動する電子デバイスについて説明する。図31は、本実施形態に係る電子デバイス70の平面図である。なお、図70において、第1~第4実施形態で説明したのと同じ要素にはこれらの実施形態におけるのと同じ符号を付し、以下ではその説明を省略する。この電子デバイス70は、MEMSスイッチであって、第1の部分P1における梁34xの上面に第1の駆動電極71を有すると共に、その第1の駆動電極71の上方に第2の駆動電極72を備える。更に、その第1の駆動電極71の上面には外部接続端子29としてはんだバンプが接合され、第1の接地電極46にはその外部接続端子29が露出する開口46aが形成される。次に、この電子デバイス70のスイッチング動作について説明する。図32は、電子デバイス70のスイッチング動作について説明するための断面図であって、図31のVI-VI線に沿った断面図に相当する。実使用下においては、第1の駆動電極71と第2の駆動電極72との間に直流電源Eを接続してこれらの電極間に約10V程度の駆動電圧Vを印加し、これらの電極間に静電引力Fを生じさせる。これにより、梁34xが上方に撓み、コンタクト電極47の突起47aに導電パターン40が当接して電子デバイス70がオン状態となる。なお、オフ状態にするには駆動電圧Vの印加を停止すればよい。以上説明した本実施形態によれば、図31に示したように、第1実施形態の圧電素子Qを形成しないため、圧電素子Qの形成工程が不要となり、電子デバイス70の低コスト化を実現できる。更に、第1実施形態と同様に、導電パターン40の途中でブリッジ電極45を介してRF信号Sを外部に引き出すため、導電パターン40の長さL3を短くしてRF信号Sの損失を抑制できる。そして、第1の接地電極46や第2の接地電極48が、ブリッジ電極45やコンタクト電極47と共にコプレーナ構造を形成するので、第1実施形態と同様にRF信号Sが流れる線路のインピーダンスを簡単に調節することができる。次に、この電子デバイス70の製造方法にいて説明する。図33~図37は、本実施形態に係る電子デバイス70の製造途中の断面図である。なお、図33~図37において、第1~第4実施形態で説明したのと同じ要素にはこれらの実施形態におけるのと同じ符号を付し、以下ではその説明を省略する。また、図33~図37において、第1断面は図31のVI-VI線に沿う断面に相当し、第2断面は図31のVII-VII線に沿う断面に相当する。更に、第3断面は図31のVIII-VIII線に沿う断面に相当する。この電子デバイス70は、MEMS技術を用いて以下のように製造される。まず、図33に示すようにSOI基板31を用意する。そして、そのSOI基板31のシリコン膜34の上にスパッタ法でチタン膜と金膜をこの順に形成した後、これらの膜をリフトオフ法でパターニングすることで、導電パターン40、第1及び第2のグランドパターン41、42、及び第1の駆動電極71を形成する。なお、前述のチタン膜と金膜の厚さは特に限定されないが、本実施形態ではチタン膜を約50nmに形成し、金膜を約500nmの厚さに形成する。図38は、本工程を終了した後の平面図である。前述の図33において、第1断面は図38のVI-VI線に沿う断面に相当し、第2断面は図38のVII-VII線に沿う断面に相当する。また、図33の第3断面は図38のVIII-VIII線に沿う断面に相当する。次に、図34に示すように、ドライエッチングによりシリコン基板34に幅が約2μmのスリット34aを形成し、そのスリット34aによりシリコン膜34の一部を梁34xとして画定する。そのスリット34aの形成方法は、図12を参照して第1実施形態で説明したのと同じなのでここでは省略する。図39は、本工程を終了した後の平面図である。前述の図34において、第1断面は図39のVI-VI線に沿う断面に相当し、第2断面は図39のVII-VII線に沿う断面に相当する。また、図34の第3断面は図39のVIII-VIII線に沿う断面に相当する。図39に示すように、スリット34aによってその輪郭の一部が画定された梁34xは第1の部分P1と第2の部分P2とを有しており、このうちの第2の部分P2に収まるように前述の導電パターン40が形成される。そして、第1の駆動電極71はその一部が第1の部分P1に形成される。また、第1実施形態と同様に、第1の部分P1は、その幅W1が第2の部分P2の幅W2よりも広く形成される。次に、図35に示すように、第1実施形態の図13~図15の工程に従い、基材31の上に犠牲絶縁膜43とブリッジ電極45とを形成する。第1実施形態で説明したように、そのブリッジ電極45は、シード層39を給電層とする電解金めっきにより形成される。次いで、図36に示すように、シード層39上に第3のレジストパターン53を形成する。そして、シード層39を給電層にしながら、第3のレジストパターン53で覆われていない部分のシード層39上に電解めっきで金膜を成長させ、その金膜を第1の接地電極46、コンタクト電極47、第2の接地電極48、及び第2の駆動電極72とする。その金膜の厚さは特に限定されないが、本実施形態では約20μmの厚さに金膜を形成する。また、このように形成された第1の接地電極46には、第3のレジストパターン53がめっきのマスクとなって開口46aが形成される。この後は、第1実施形態で説明した図17~図19の工程を行うことにより、図37に示すように、上下に弾性変形可能な梁34xを形成する。図40は、本工程を終了した後の平面図である。前述の図37において、第1断面は図40のVI-VI線に沿う断面に相当し、第2断面は図40のVII-VII線に沿う断面に相当する。また、図37の第3断面は図40のVIII-VIII線に沿う断面に相当する。以上により、本実施形態に係る電子デバイス70の基本構造が完成する。この後は、開口46aから露出する第2の駆動電極72の上面等に外部接続端子29図31参照としてはんだバンプを接合する工程が行われるが、その詳細については省略する。次に、本実施形態に対する比較例について説明する。図41は、比較例に係る電子デバイス82の平面図である。なお、図41において、本実施形態と同じ要素には本実施形態におけるのと同じ符号を付し、以下ではその説明を省略する。図41に示すように、この電子デバイス82は、第1の駆動電極71と第2の駆動電極72との間に生じる静電引力で梁34xを撓ませるタイプのMEMSスイッチであって、前述の導電パターン40とコプレーナ構造を形成するグランドパターン49を備える。但し、この電子デバイス82は、図31に示したブリッジ電極45、第1の接地電極46、及び第2の接地電極48がない点で本実施形態と相違する。ブリッジ電極45がないため、この電子デバイス82では、導電パターン40を流れるRF信号Sをスリット34aを跨いで外部に引き出せず、導電パターン40の終端にパッド40aを設けて当該パッド40aからRF信号Sを取り出さなければならない。よって、梁34xの第2の部分P2の全長に渡って導電パターン40が延在することとなるため、その導電パターン40の長さL3が本実施形態におけるのよりも長くなり、導電パターン40の電気抵抗が増加してRF信号Sに損失が発生してしまう。第6実施形態第1~第5実施形態では、ブリッジ電極45を設けることで導電パターン40の長さを短くし、RF信号の損失を防止した。本実施形態では、そのようなブリッジ電極45が不要な電子デバイスについて説明する。図42は、第6実施形態に係る電子デバイス90の平面図である。なお、図42において、第1~第5実施形態で説明したのと同じ要素にはこれらにおけるのと同じ符号を付し、以下ではその説明を省略する。この電子デバイス90は、第1実施形態と同様に圧電素子Qの駆動力によって梁34xが撓むMEMSスイッチであるが、第1実施形態とは異なりブリッジ電極45図5参照がない。図43は、図42のIX-IX線に沿う断面図である。図43に示すように、本実施形態では、第2の部分P2における梁34xの厚さを第1の部分P1におけるよりも薄くすることにより、第2の部分P2の剛性を第1の部分P2のそれよりも低くする。このように剛性を低くすると、梁34xの可撓性を維持するのに要する第2の部分P2の長さX2を第1の部分P1の長さX1よりも短くできる。その結果、第2の部分P2に形成される導電パターン40の長さを第1実施形態におけるよりも短くできるため、ブリッジ電極45図5参照でRF信号Sを引き出さなくても、導電パターン40の電気抵抗が原因でRF信号Sに損失が生じるのを抑制できる。第2の部分P2における梁34xの薄厚化の方法は特に限定されない。図44は薄厚化の一例を示す断面図である。この方法では、第1実施形態の図8の工程の前に、基材31の表面に第4のレジストパターン95を形成する。そして、第4のレジストパターン95をマスクにしながら、エッチングガスとしてSF6ガスを使用するRIEによりシリコン膜34をハーフエッチングし、第2の部分P2に相当する部分のシリコン膜34の厚さを10μm程度にまで薄くする。この後は、第1実施形態で説明した図9~図20の工程を行うことで、図43に示した電子デバイス90の基本構造を完成させる。なお、上記では圧電素子Qによって梁34xを撓ますタイプの電子デバイス90について説明したが、本実施形態はこれに限定されない。図45は、静電引力によって梁34xを撓ますタイプの電子デバイス97の平面図であり、図46は図45のX-X線に沿う断面図である。なお、図45及び図46において、第1~第5実施形態で説明したのと同じ要素にはこれらにおけるのと同じ符号を付し、以下ではその説明を省略する。この電子デバイス97は、第5実施形態と同様に、第1の駆動電極71と第2の駆動電極72との間に生じる静電引力によって梁34xが撓んでスイッチがオン状態となる。図46に示すように、電子デバイス97においても、第2の部分P2における梁34xを第1の部分P1よりも薄くすることで、第2の部分P2の長さX2を第1の部分P1の長さX1よりも短くできる。これにより、前述の電子デバイス90図43参照と同様に、ブリッジ電極45を不要としつつ、導電パターン40の電気抵抗が原因でRF信号Sに損失が生じるのを抑制できる。以上説明した各実施形態に関し、更に以下の付記を開示する。付記1基材と、前記基材に形成されたスリットにより輪郭の一部が画定されて上方に弾性変形可能な梁と、前記梁の上面に設けられた導体パターンと、前記導体パターンの上方に設けられ、該導体パターンと当接するコンタクト電極と、前記導体パターンと、前記輪郭の外側における前記基材とを繋ぐ弾性変形可能なブリッジ電極と、を有することを特徴とする電子デバイス。付記2前記輪郭の外側の前記基材に形成されたグランドパターンと、前記グランドパターンから前記梁の上方に延在する接地電極とを更に有することを特徴とする付記1に記載の電子デバイス。付記3前記グランドパターンが複数設けられ、各々の該グランドパターン同士が前記接地電極によって接続されたことを特徴とする付記2に記載の電子デバイス。付記4前記梁は、一方の端部と他方の端部が前記基材に固定され、かつ、前記一方の端部寄りの第1の部分と前記他方の端部寄りの第2の部分とを備え、前記第1の部分の幅が前記第2の部分の幅よりも広いことを特徴とする付記2に記載の電子デバイス。付記5前記導体パターンは、前記第2の部分における前記梁に収まる大きさに設けられたことを特徴とする付記4に記載の電子デバイス。付記6前記他方の端部に、前記第2の部分よりも幅が狭い狭窄部を設けたことを特徴とする付記5に記載の電子デバイス。付記7前記梁の前記第1の部分に、下部電極、圧電膜、及び上部電極をこの順に形成してなる圧電素子が設けられたことを特徴とする付記4に記載の電子デバイス。付記8前記下部電極は、前記グランドパターンを兼ねることを特徴とする付記7に記載の電子デバイス。付記9前記第2の部分よりも前記他方の端部寄りの前記梁に、前記第2の部分よりも幅が広い第3の部分が設けられ、前記第3の部分にも前記圧電素子が設けられたことを特徴とする付記7又は付記8に記載の電子デバイス。付記10前記上部電極の上方に前記接地電極が位置すると共に、前記下部電極と前記上部電極との間に第1の駆動電圧が印加され、前記上部電極と前記接地電極との間に第2の駆動電圧が印加されることを特徴とする付記7乃至付記9のいずれか1項に記載の電子デバイス。付記11前記梁の前記第1の部分の上面に設けられた第1の駆動電極と、前記第1の駆動電極の上方に設けられ、該第1の駆動電極との間に駆動電圧が印加される第2の駆動電極とを更に有することを特徴とする付記2に記載の電子デバイス。付記12前記ブリッジ電極の延在方向は、該ブリッジ電極の下の前記スリットの延在方向と直交することを特徴とする付記1乃至付記11のいずれか1項に記載の電子デバイス。付記13前記導体パターンの延在方向は、前記ブリッジ電極の前記延在方向と直交することを特徴とする付記12に記載の電子デバイス。付記14前記スリットの上方における前記ブリッジ電極の厚さは、前記スリットの上方における前記コンタクト電極の厚さよりも薄いことを特徴とする付記1乃至付記13のいずれか1項に記載の電子デバイス。付記15前記基材は、シリコン基板の上に酸化シリコン膜とシリコン膜が順に形成されたSOI基板であって、前記梁は前記シリコン膜の一部であり、該梁の下の前記シリコン基板と前記酸化シリコン膜とが除去されたことを特徴とする付記1乃至付記14のいずれか1項に記載の電子デバイス。付記16前記コンタクト電極は、前記導電パターンに当接する単一の突起を有することを特徴とする付記1乃至付記15のいずれか1項に記載の電子デバイス。付記17基材と、一方の端部と他方の端部の各々が前記基材に固定されて上方に弾性変形可能であり、前記一方の端部寄りの第1の部分と前記他方の端部寄りの第2の部分とを備えた梁と、前記梁の前記第2の部分の上面に設けられた導体パターンと、前記導体パターンの上方に設けられ、該導体パターンと当接するコンタクト電極とを有し、前記梁の前記第2の部分の厚さが前記第1の部分よりも薄く、かつ、前記第2の部分の長さが前記第1の部分の長さよりも短いことを特徴とする電子デバイス。付記18前記梁の前記第1の部分に、下部電極、圧電膜、及び上部電極をこの順に形成してなる圧電素子が設けられたことを特徴とする付記17に記載の電子デバイス。付記19基材にスリットを形成することにより、上方に弾性変形可能な梁の輪郭の一部を前記スリットで画定する工程と、前記梁の上面に導電パターンを形成する工程と、前記導体パターンの上方に、該導体パターンと当接するコンタクト電極を形成する工程と、前記導体パターンと、前記輪郭の外側における前記基材とを繋ぐ弾性変形可能なブリッジ電極を形成する工程と、を有することを特徴とする電子デバイスの製造方法。付記20前記ブリッジ電極を形成する工程は、前記導電パターンを形成した後に、前記基材の上に犠牲絶縁膜を形成する工程と、前記導電パターンの上の前記犠牲絶縁膜に第1の開口を形成する工程と、前記第1の開口から間隔をおいた部分の前記犠牲絶縁膜に第2の開口を形成する工程と、前記第1の開口内、前記第2の開口内、及び前記第1の開口と前記第2の開口との間の前記犠牲絶縁膜の上面に前記ブリッジ電極を形成する工程と、前記第2の開口内の前記ブリッジ電極の膜厚を増大させる工程と、前記犠牲絶縁膜を除去する工程とを有することを特徴とする付記19に記載の電子デバイスの製造方法。