セラミック焼結体からなる基板本体に、第1の充填物質で充填された複数の第1のビア電極を形成する段階と、前記複数の第1のビア電極のうち導通不良の第1のビア電極にビア孔を形成する段階と、前記ビア孔に第1の充填物質より低い焼結温度を有する第2の充填物質を充填する段階と、前記第2の充填物質を焼結して第2のビア電極を形成する段階と、を含む、プローブ基板のリペア方法。前記第1の充填物質は、銅又は銀である、請求項1に記載のプローブ基板のリペア方法。前記第2の充填物質は、銀ナノ粒子である、請求項1に記載のプローブ基板のリペア方法。前記第2の充填物質の焼結温度は、400°C以下である、請求項1に記載のプローブ基板のリペア方法。前記導通不良の第1のビア電極に形成されたビア孔の深さは、1~4mmである、請求項1に記載のプローブ基板のリペア方法。前記導通不良の第1のビア電極に形成されたビア孔の直径は、100~500μmである、請求項1に記載のプローブ基板のリペア方法。前記ビア孔は、レーザードリリング又は機械的ドリリングによって形成される、請求項1に記載のプローブ基板のリペア方法。前記第2の充填物質を構成する粒子のサイズは、50~500nmである、請求項1に記載のプローブ基板のリペア方法。セラミック焼結体からなる基板本体と、前記基板本体に形成された第1の充填物質で充填された複数の第1のビア電極と、前記第1の充填物質より低い焼結温度を有する第2の充填物質で充填された第2のビア電極と、を含む、プローブ基板。前記第1の充填物質は、銅又は銀である、請求項9に記載のプローブ基板。前記第2の充填物質は、銀ナノ粒子である、請求項9に記載のプローブ基板。前記第2の充填物質の焼結温度は、400°C以下である、請求項9に記載のプローブ基板。前記第2のビア電極の深さは、1~4mmである、請求項9に記載のプローブ基板。前記第2のビア電極の直径は、100~500μmである、請求項9に記載のプローブ基板。前記第2の充填物質を構成する粒子のサイズは、50~500nmである、請求項9に記載のプローブ基板。本発明の目的は、上記の問題点を解決するために、プローブ基板のビアが導通不良である場合、簡単な工程でプローブ基板をリペアすることで、製造コストを節減できるプローブ基板のリペア方法及びこれを利用するプローブ基板を提供することである。本発明は、上記の目的を達成するためのものであって、本発明の一実施形態に係るプローブ基板のリペア方法は、セラミック焼結体からなる基板本体に第1の充填物質で充填された複数の第1のビア電極を形成する段階と、複数の第1のビア電極のうち導通不良の第1のビア電極にビア孔を形成する段階と、ビア孔に第1の充填物質より低い焼結温度を有する第2の充填物質を充填する段階と、第2の充填物質を焼結して第2のビア電極を形成する段階とを含む。上記第1の充填物質は、銅又は銀であっても良い。上記第2の充填物質は、銀ナノ粒子であっても良い。上記第2の充填物質の焼結温度は、400°C以下であっても良い。上記導通不良の第1のビア電極に形成されたビア孔の深さは、1~4mmであることが好ましい。上記導通不良の第1のビア電極に形成されたビア孔の直径は、100~500μmであっても良い。上記ビア孔は、レーザードリリング又は機械的ドリリングによって形成されることができる。上記第2の充填物質を構成する粒子のサイズは、50~500nmであっても良い。本発明の他の実施形態に係るプローブ基板は、セラミック焼結体からなる基板本体と、基板本体に形成された第1の充填物質で充填された複数の第1のビア電極と、第1の充填物質より低い焼結温度を有する第2の充填物質で充填された第2のビア電極とを含む。上記第1の充填物質は、銅又は銀であっても良い。上記第2の充填物質は、銀ナノ粒子であっても良い。上記第2の充填物質の焼結温度は、400°C以下であっても良い。上記第2のビア電極の深さは、1~4mmであっても良い。上記第2のビア電極の直径は、100~500μmであっても良い。上記第2の充填物質を構成する粒子のサイズは、50~500nmであっても良い。本発明によると、プローブ基板のビアにおいて導通不良又はショートが発生した場合、簡単な工程でプローブ基板をリペアできるため、製造コストを節減することができる。以下、添付の図面を参照して、本発明の好ましい実施形態を詳述する。なお、本発明の実施形態は、多様な他の形態に変形されることができ、本発明の範囲が後述する実施形態に限定されるものではない。また、本発明の実施形態は、当業界において通常の知識を有する者に本発明をより完全に説明するために提供されるものである。したがって、図面における要素の形状及びサイズなどは、より明確な説明のために誇張されることがある。なお、図面上において同一の符号で表示される要素は、同一の要素である。図1は、本発明の一実施形態により製造されたプローブカードの断面図である。本発明の一実施形態に係るプローブカードは、ビア電極が形成されたプローブ基板13と、当該プローブ基板13に取り付けられる探針15とからなる。プローブ基板のテスターから発生した信号は、パフォーマンスボードを介してプローブ基板の外部電極パッドに伝達され、当該伝達された信号は、基板内部における複数のビア電極及び内部電極パターンを経て探針15を介してチップのパッドに伝達される。そして、チップのパッドから出力される信号は、探針15を介してプローブ基板の外部電極パターン及び内部電極パターン並びにビア電極を経てパフォーマンスボードを介して再びテスターに伝達される。したがって、半導体テスト装置は、上記のような信号の入出力によってウエハに形成されたチップの良不良を選別するようになる。しかしながら、上記プローブ基板において、電気的な連結を行う複数のビア電極のうち一つが導通不良であると、プローブカード全体が導通不良となるため、プローブカード全体を廃棄しなげればならない。しかしながら、本発明の一実施形態に係るプローブ基板のリペア方法によると、ビア電極が導通不良のプローブ基板をリペアして用いるため、基板の不良度が減少するようになる。低温焼成セラミック基板13には、探針部15と、複数のビア電極11とが形成される。当該ビア電極11のうち不良なビア電極は、リペアされてリペアされたビア電極210として存在し、ビア電極11と同様に内部電極パターン又は外部電極パターン間を電気的に連結する。本発明の一実施形態によると、小型化が可能であり、電気連結性に優れた内部回路を備えて高周波測定に有利であり、簡単な工程でプローブ基板をリペアして基板の製造コストが減少するようになる。図2aから図2dは、本発明の一実施形態に係るプローブ基板のリペア方法を示す工程の流れ図である。図2aは、セラミック焼結体からなる基板本体以下、‘セラミックシート’ともいうに、第1の充填物質で充填された複数の第1のビア電極110が形成される段階を示す図面である。まず、図2aに示されるように、本発明の一実施形態に係るプローブ基板は、セラミックシート100が積層されたセラミック積層体の構造を有する。上記プローブ基板は、複数のセラミックシートが積層された構造であって、その内部には、電気導通構造である複数の第1のビア電極110と内部電極図示せずとが備えられる。上記第1のビア電極110と内部電極は、第1の充填物質からなることができる。当該第1の充填物質は、電気電導性に優れた銀Ag、銅Cu等の物質からなることができる。上記セラミックシートは、グラス、バインダー、セラミックフィラー等が含まれたものであって、本技術分野における公知の工程、例えば、ドクターブレード工程等によって製造されることができる。この場合、グラス成分としては、SiO2、B2O3、CaO、MgO等を含むことができ、セラミックフィラーとしては、アルミナAl2O3又はBa系セラミック、Bi系セラミック等を所望の遺伝特性に応じて適宜用いることができる。本発明の一実施形態では、低温同時焼成セラミックLTCC工程を利用するため、上記セラミックシート100は、焼成温度が約700~900°Cの低温焼成セラミックシートであることが好ましい。なお、図示されてはいないが、セラミック積層体の上面には、プローブ基板の探針部との接合領域として提供されるパッドをさらに備え、当該パッドは、第1のビア電極110及び内部電極と電気的に連結されることができる。図2aを参照すると、上記のような方法で複数の第1のビア電極110が形成されたセラミックシート100が製造される。そして、基板の導通テストを通じて複数の第1のビア電極110のうちオープンされたビア電極110’を見出す。導通不良のビア電極110’を含む基板は、全体が廃棄されるべきであるが、本発明の一実施形態に係るプローブ基板のリペア方法によると、導通不良のビア電極110’をリペアすることができるため、基板を再使用することができるようになる。図2bは、複数の第1のビア電極110のうち導通不良のビア電極110’にビア孔を形成する段階を示す図面である。上記ビア孔111は、レーザードリリング又は機械的ドリリングによって形成されることができるが、これらに制限されるものではない。上記ビア孔111は、レーザードリリング又は機械的ドリリングによって形成されるため、上記導通不良のビア電極110’に形成されるビア孔の深さは、1~4mmであることが好ましい。また、上記ビア孔111の直径は、100~500μmであることが好ましい。図2cは、上記ビア孔111に第2の充填物質が充填される段階を示す図面である。上記第2の充填物質は、第1の充填物質より低い焼結温度を有するナノパウダー201であることが好ましい。上記第2の充填物質は、銀ナノパウダーであることが好ましいが、これに制限されるものではない。上記第2の充填物質のサイズは、50~500nmであることが好ましい。上記第2の充填物質である銀粒子のサイズが、50nmより小さい場合は、常温で互いに凝集され、500nmより大きい場合は、低温で焼成されることができない恐れがあるため、50~500nmであることが好ましい。上記ナノパウダー201は、スクイーズ200等の手段で充填されることができる。上記第2の充填物質は、第1の充填物質より焼結温度が低いため、上記ビア孔に充填された第2の充填物質の焼結時、セラミックシート100と第1のビア電極110に充填された物質の焼結温度より高ければ、上記セラミックシートと第1のビア電極は損傷を受けることになる。しかしながら、本発明の一実施形態によると、第2の充填物質の焼結温度は、第1の充填物質の焼結温度より低いため、上記セラミックシート100と第1のビア電極110に及ぶ影響が小さくなる。上記第2の充填物質の焼結温度は、400°C以下であることが好ましい。上記のような方法で第2の充填物質201がビア孔111に充填されて焼結されると、導通不良のビア電極110’が再充填された第2のビア電極210が形成される。以後、内部電極及び外部電極を加え、セラミックシート100を積層したプローブ基板が提供される。図3は、本発明の一実施形態によりリペアされたビアを示す平面図である。図3を参照すると、セラミックシート100の表面には、複数の第1のビア電極110と、導通不良のビア電極110’がリペアされた第2のビア電極210とが形成される。当該第2のビア電極210のサイズは、100~500μmである。本発明の一実施形態によると、プローブ基板のリペア方法が提供される。まず、第1の充填物質で充填された複数の第1のビア電極110が形成されたセラミック基板100が製造される。その後、セラミック基板の導通テストを通じて、複数の第1のビア電極110のうち導通不良のビア電極110’の位置を確認する。次に、上記導通不良のビア電極110’をリペアするために、導通不良のビア電極110’に、レーザードリリング又は機械的ドリリングでビア孔111を形成する。次いで、当該ビア孔111に、第1の充填物質より焼結温度が低い第2の充填物質をスクイーズ200等の手段で充填する。上記第2の充填物質は、銀ナノパウダーであることが好ましい。以後、第2の充填物質で充填されたセラミックシート100を焼結することで、導通不良のビア電極のないセラミックシート100を製造する。本発明の一実施形態に係るプローブ基板のリペア方法によると、より簡単な工程で導通不良のビア電極をリペアできるようになる。このようなリペア方法によると、従来、複数のビア電極の中に不良が発生したビア電極が存在すると廃棄しなければならなかった基板を再使用できるようになって、原資材の浪費を防止でき、これにより製造コストが減少するようになる。さらに、プローブ基板の不良率が顕著に減少するようになる。