"入射光を検出する光検出回路であって、固定電源線と光検出線との間に設けられたトランジスタと、前記トランジスタのゲートと制御線との間に設けられるとともに、カソードが前記制御線側を向くように配置されたフォトダイオードと、前記フォトダイオードと並列接続された第1容量素子と、前記トランジスタのゲートと前記固定電源線との間に設けられた第2容量素子とを備えた光検出回路。前記制御線は、前記フォトダイオードに順バイアスを印加するとともに前記トランジスタをオフ状態とする第1電圧と、前記フォトダイオードに逆バイアスを印加するとともに前記トランジスタをオフ状態とする第2電圧と、前記フォトダイオードに逆バイアスを印加するとともに前記トランジスタをオン状態とする第3電圧とを順次、出力する電源に接続される配線である請求項1に記載の光検出回路。入射光を検出する光検出回路であって、固定電源線と光検出線との間に設けられたトランジスタと、前記トランジスタのゲートと制御線との間に設けられるとともに、カソードが前記制御線側を向くように配置されたフォトダイオードとを備え、前記制御線は、前記フォトダイオードに順バイアスを印加するとともに前記トランジスタをオフ状態とする第1電圧と、前記フォトダイオードに逆バイアスを印加するとともに前記トランジスタをオフ状態とする第2電圧と、前記フォトダイオードに逆バイアスを印加するとともに前記トランジスタをオン状態とする第3電圧とを順次、出力する電源に接続される配線である光検出回路。前記トランジスタのゲートと制御線との間に、前記フォトダイオードと並列に接続された第1容量素子をさらに備えた請求項3に記載の光検出回路。前記トランジスタのゲートと前記固定電源線との間に第2容量素子をさらに備えた請求項3または請求項4に記載の光検出回路。自発光素子を含む複数の画素と、前記画素から発せられた光を検出する複数の光検出回路とを備え、前記光検出回路は、固定電源線と光検出線との間に設けられたトランジスタと、前記トランジスタのゲートと制御線との間に設けられるとともに、カソードが前記制御線側を向くように配置されたフォトダイオードと、前記フォトダイオードと並列接続された第1容量素子と、前記トランジスタのゲートと前記固定電源線との間に設けられた第2容量素子とを有する表示パネル。自発光素子を含む複数の画素と、前記画素から発せられた光を検出する複数の光検出回路とを備え、前記光検出回路は、固定電源線と光検出線との間に設けられたトランジスタと、前記トランジスタのゲートと制御線との間に設けられるとともに、カソードが前記制御線側を向くように配置されたフォトダイオードとを有し、前記制御線は、前記フォトダイオードに順バイアスを印加するとともに前記トランジスタをオフ状態とする第1電圧と、前記フォトダイオードに逆バイアスを印加するとともに前記トランジスタをオフ状態とする第2電圧と、前記フォトダイオードに逆バイアスを印加するとともに前記トランジスタをオン状態とする第3電圧とを順次、出力する電源に接続される配線である表示パネル。表示パネルと、前記表示パネルを駆動する駆動回路とを備え、前記表示パネルは、自発光素子を含む複数の画素と、前記画素から発せられた光を検出する複数の光検出回路とを有し、前記光検出回路は、固定電源線と光検出線との間に設けられたトランジスタと、前記トランジスタのゲートと制御線との間に設けられるとともに、カソードが前記制御線側を向くように配置されたフォトダイオードと、前記フォトダイオードと並列接続された第1容量素子と、前記トランジスタのゲートと前記固定電源線との間に設けられた第2容量素子とを有する表示装置。前記駆動回路は、前記フォトダイオードに順バイアスを印加するとともに前記トランジスタをオフ状態とする第1電圧と、前記フォトダイオードに逆バイアスを印加するとともに前記トランジスタをオフ状態とする第2電圧と、前記フォトダイオードに逆バイアスを印加するとともに前記トランジスタをオン状態とする第3電圧とを順次、前記制御線に出力する電源を有する請求項8に記載の表示装置。前記駆動回路は、前記光検出線に接続された受光信号処理回路をさらに有し、前記受光信号処理回路は、前記光検出線の電圧を検出する電圧検出部と、前記光検出線の電圧を初期化する初期化部とを有する請求項8または請求項9に記載の表示装置。前記駆動回路は、前記電圧検出部で検出された電圧の大きさに応じて映像信号を補正する信号処理回路をさらに有する請求項10に記載の表示装置。表示パネルと、前記表示パネルを駆動する駆動回路とを備え、前記表示パネルは、自発光素子を含む複数の画素と、前記画素から発せられた光を検出する複数の光検出回路とを有し、前記光検出回路は、固定電源線と光検出線との間に設けられたトランジスタと、前記トランジスタのゲートと制御線との間に設けられるとともに、カソードが前記制御線側を向くように配置されたフォトダイオードとを有し、前記駆動回路は、前記フォトダイオードに順バイアスを印加するとともに前記トランジスタをオフ状態とする第1電圧と、前記フォトダイオードに逆バイアスを印加するとともに前記トランジスタをオフ状態とする第2電圧と、前記フォトダイオードに逆バイアスを印加するとともに前記トランジスタをオン状態とする第3電圧とを順次、前記制御線に出力する電源を有する表示装置。前記駆動回路は、前記光検出線に接続された受光信号処理回路をさらに有し、前記受光信号処理回路は、前記光検出線の電圧を検出する電圧検出部と、前記光検出線の電圧を初期化する初期化部とを有する請求項12に記載の表示装置。前記駆動回路は、前記電圧検出部で検出された電圧の大きさに応じて映像信号を補正する信号処理回路をさらに有する請求項13に記載の表示装置。固定電源線と光検出線との間に設けられたトランジスタと、前記トランジスタのゲートと制御線との間に設けられると共にカソードが前記制御線側を向くように配置されたフォトダイオードとを備えた光検出回路を用いて、入射光を検出する光検出方法であって、前記制御線の電圧を、前記フォトダイオードに順バイアスを印加するとともに前記トランジスタをオフ状態とする第1電圧に設定するとともに、前記光検出線の電圧を初期化する第1ステップと、前記制御線の電圧を、前記フォトダイオードに逆バイアスを印加するとともに前記トランジスタをオフ状態とする第2電圧に設定する第2ステップと、前記制御線の電圧を、前記フォトダイオードに逆バイアスを印加するとともに前記トランジスタをオン状態とする第3電圧に設定する第3ステップとを含む光検出方法。前記第2ステップと前記第3ステップとの間に、前記光検出線の電圧を再度、初期化する第4ステップを含む請求項15に記載の光検出方法。ところで、特許文献1に記載の方策では、電流変化を的確に検知するために、電流変化の大きなオフ領域印加電圧:負で0V付近を用いるのが望ましい。ところが、このときの電流値は大きくなっているとはいっても、オン電流と比較すると非常に小さい。そのため、輝度変化の検出精度が十分に得られないという問題があった。本発明はかかる問題点に鑑みてなされたものであり、その第1の目的は、焼き付きを低減しつつ、高い検出精度を得ることの可能な光検出回路および光検出方法を提供することにある。また、第2の目的は、上記検出回路を含む表示パネルおよびそれを備えた表示装置を提供することにある。本発明の第1の光検出回路は、入射光を検出する回路である。この光検出回路は、固定電源線と光検出線との間に設けられたトランジスタと、トランジスタのゲートと制御線との間に設けられるとともに、カソードが制御線側を向くように配置されたフォトダイオードを備えている。この光検出回路は、さらに、フォトダイオードと並列接続された第1容量素子と、トランジスタのゲートと固定電源線との間に設けられた第2容量素子とを備えている。本発明の第1の表示パネルは、自発光素子を含む複数の画素と、画素から発せられた光を検出する複数の光検出回路とを備えている。この表示パネルに含まれる光検出回路は、上記の第1の光検出回路と同一の構成要素を有している。本発明の第1の表示装置は、表示パネルと、表示パネルを駆動する駆動回路とを備えている。この表示装置に含まれる表示パネルは、上記の第1の表示パネルと同一の構成要素を有している。本発明の第1の光検出回路、第1の表示パネルおよび第1の表示装置では、カソードが制御線側を向くようにフォトダイオードが配置されると共に、フォトダイオードに並列に第1容量素子が設けられている。これにより、1本の制御線に制御パルスを印加するだけで、光検出線に接続されたトランジスタのゲートに、画素から発せられた光の光量の大きさに応じた電圧をオン電圧として印加することが可能となる。本発明の第2の光検出回路は、入射光を検出する回路である。この光検出回路は、固定電源線と光検出線との間に設けられたトランジスタと、トランジスタのゲートと制御線との間に設けられるとともに、カソードが制御線側を向くように配置されたフォトダイオードを備えている。上記の制御線は、第1電圧、第2電圧および第3電圧の計3値を順次、出力する電源に接続される配線である。ここで、第1電圧は、フォトダイオードに順バイアスを印加するとともにトランジスタをオフ状態とする電圧である。第2電圧は、フォトダイオードに逆バイアスを印加するとともにトランジスタをオフ状態とする電圧である。第3電圧は、フォトダイオードに逆バイアスを印加するとともにトランジスタをオン状態とする電圧である。本発明の第2の表示パネルは、自発光素子を含む複数の画素と、画素から発せられた光を検出する複数の光検出回路とを備えている。この表示パネルに含まれる光検出回路は、上記の第2の光検出回路と同一の構成要素を有している。本発明の第2の表示装置は、表示パネルと、表示パネルを駆動する駆動回路とを備えている。この表示装置に含まれる表示パネルは、上記の第2の表示パネルと同一の構成要素を有している。また、この表示装置に含まれる駆動回路は、上述の第1電圧、第2電圧および第3電圧の計3値を順次、出力する電源を有している。本発明の第2の光検出回路、第2の表示パネルおよび第2の表示装置では、カソードが制御線側を向くようにフォトダイオードが配置されている。これにより、1本の制御線に制御パルスを印加するだけで、光検出線に接続されたトランジスタのゲートに、画素から発せられた光の光量の大きさに応じた電圧をオン電圧として印加することが可能となる。本発明の光検出方法は、固定電源線と光検出線との間に設けられたトランジスタと、トランジスタのゲートと制御線との間に設けられると共にカソードが制御線側を向くように配置されたフォトダイオードとを備えた光検出回路を用いて、入射光を検出する方法である。この光検出方法は、以下の3つのステップを含むものである。A制御線の電圧を、フォトダイオードに順バイアスを印加するとともにトランジスタをオフ状態とする第1電圧に設定するとともに、光検出線の電圧を初期化する第1ステップB制御線の電圧を、フォトダイオードに逆バイアスを印加するとともにトランジスタをオフ状態とする第2電圧に設定する第2ステップC制御線の電圧を、フォトダイオードに逆バイアスを印加するとともにトランジスタをオン状態とする第3電圧に設定する第3ステップ本発明の光検出方法において、さらに、第2ステップと第3ステップとの間に、光検出線の電圧を再度、初期化する第4ステップを含んでいてもよい。本発明の光検出方法では、カソードが制御線側を向くように配置されたフォトダイオードを含む光検出回路を用いて、1本の制御線に、3種類の電圧を含む制御パルスを印加するだけで、光検出線に接続されたトランジスタのゲートに、画素から発せられた光の光量の大きさに応じた電圧をオン電圧として印加することが可能である。本発明の第1および第2の光検出回路、第1および第2の表示パネル、第1および第2の表示装置ならびに光検出方法によれば、光検出線に接続されたトランジスタのゲートに、画素から発せられた光の光量の大きさに応じた電圧をオン電圧として印加することができるようにしたので、焼き付きを低減しつつ、高い検出精度を得ることができる。以下、発明を実施するための形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。1.実施の形態表示装置光検出回路においてトランジスタのドレインとフォトダイオードのアノードとが互いに異なる配線に接続されている例2.変形例表示装置光検出回路においてトランジスタのドレインとフォトダイオードのアノードとが共通の配線に接続されている例3.参考例入力装置<1.実施の形態>構成図1は、本発明の一実施の形態に係る表示装置1の全体構成の一例を表したものである。この表示装置1は、表示パネル10と、表示パネル10の周辺に形成された駆動回路20とを備えている。表示パネル10表示パネル10は、複数の画素11を表示パネル10の全面に渡って2次元配置したものである。表示パネル10は、各画素11をアクティブマトリクス駆動することにより、外部から入力された映像信号20Aに基づく画像を表示するものである。各画素11は、例えば、赤色用の画素11Rと、緑色用の画素11Gと、青色用の画素11Bとを含んでいる。図2は、画素11R,11G,11Bの内部構成の一例を表したものである。画素11R,11G,11Bは、例えば、図2に示したように、画素回路12と、有機EL素子13R,13G,13Bとを有している。有機EL素子13Rは赤色光を発する有機EL素子であり、有機EL素子13Gは緑色光を発する有機EL素子であり、有機EL素子13Bは青色光を発する有機EL素子である。以下では、有機EL素子13R,13G,13Bの総称として有機EL素子13を用いるものとする。なお、有機EL素子13R,13G,13Bは、本発明の自発光素子の一具体例に相当する。有機EL素子13は、例えば、図示しないが、陽極アノード、有機層および陰極カソードが順に積層された構成を有している。有機層は、例えば、陽極の側から順に、正孔注入効率を高める正孔注入層と、発光層への正孔輸送効率を高める正孔輸送層と、電子と正孔との再結合による発光を生じさせる発光層と、発光層への電子輸送効率を高める電子輸送層とを積層してなる積層構造を有している。画素回路12は、例えば、図2に示したように、トランジスタT10,T20と、保持容量C10とを有している。トランジスタT10は、信号線DTLの電圧をサンプリングするとともにトランジスタT20のゲートに書き込むものである。トランジスタT20は、トランジスタT10によって書き込まれた電圧の大きさに応じて有機EL素子13に流れる電流を制御するものである。保持容量C10は、トランジスタT20のゲート-ソース間に所定の電圧を保持するものである。トランジスタT10は、例えば、nチャネルMOS型の薄膜トランジスタTFTにより形成されている。トランジスタT20は、例えば、pチャネルMOS型のTFTにより形成されている。なお、トランジスタT20は、nチャネルMOS型のTFTにより形成されていてもよい。表示パネル10は、行方向に延在する複数の書込線WSLと、列方向に延在する複数の信号線DTLと、行方向に延在する複数の電源線VCCLと、電源線VCATLとを有している。各信号線DTLと各書込線WSLとの交差点近傍には、画素11R、画素11Gまたは画素11Bが設けられている。各信号線DTLは、後述の信号線駆動回路23の出力端図示せずと、トランジスタT10のソースまたはドレインとに接続されている。各書込線WSLは、後述の書込線駆動回路24の出力端図示せずと、トランジスタT10のゲートに接続されている。各電源線VCCLは、後述の電源28に含まれる固定の電圧Vccを出力する電源の出力端図示せずと、トランジスタT20のソースまたはドレインに接続されている。電源線VCATLは、後述の電源28において基準電位に相当する電圧Vcat例えばグラウンド電位となっている配線図示せずと、有機EL素子13のカソードに接続されている。トランジスタT10のゲートは、書込線WSLに接続されている。トランジスタT10のソースまたはドレインが信号線DTLに接続され、トランジスタT10のソースおよびドレインのうち信号線DTLに未接続の端子がトランジスタT20のゲートに接続されている。トランジスタT20のソースまたはドレインが電源線VCCLに接続され、トランジスタT20のソースおよびドレインのうち電源線VCCLに未接続の端子が有機EL素子13のアノードに接続されている。保持容量C10の一端がトランジスタT20のゲートに接続され、保持容量C10の他端がトランジスタT20のソース図2では電源線VCCL側の端子に接続されている。つまり、保持容量C10は、トランジスタT20のゲート-ソース間に挿入されている。有機EL素子13のカソードは、電源線VCATLに接続されている。トランジスタT10のドレインは信号線DTLに接続されており、トランジスタT10のソースはトランジスタT20のゲートに接続されている。トランジスタ20のソースは電源線VCCLに接続されており、トランジスタT20のドレインは有機EL素子13のアノードに接続されている。有機EL素子13のカソードは電源線VCATLに接続されている。表示パネル10は、さらに、画素11R、画素11Gまたは画素11Bから発せられた光を検出する複数の光検出回路14を有している。表示パネル10は、各光検出回路14をライン駆動することにより、画素11R、画素11Gまたは画素11Bから発せられた光を検出するものである。光検出回路14は、画素11R、画素11Gまたは画素11Bから発せられた光を検出可能な位置、具体的には、画素11R、画素11Gまたは画素11Bに隣接して配置されている。光検出回路14は、例えば、画素11R、画素11Gまたは画素11Bごとに1つずつ設けられている。なお、光検出回路14は、複数の画素11R、複数の画素11Gまたは複数の画素11Bごとに1つずつ設けられていてもよい。光検出回路14は、例えば、図3に示したように、トランジスタT1と、フォトダイオードD1と、容量素子C1,C2とを有している。なお、容量素子C1は、本発明の第2容量素子の一具体例に相当し、容量素子C2は、本発明の第1容量素子の一具体例に相当する。トランジスタT1は、光検出線LDLへ検出信号を出力するものである。フォトダイオードD1は、画素11R、画素11Gまたは画素11Bから発せられた光を検出するものである。容量素子C1,C2は、制御線RSTの電圧変化に応じてトランジスタT1のゲート電圧を変化させるものである。トランジスタT1は、例えば、nチャネルMOS型のTFTにより形成されている。なお、トランジスタT20は、pチャネルMOS型のTFTにより形成されていてもよい。表示パネル10は、行方向に延在する複数の制御線RSTと、列方向に延在する複数の光検出線LDLと、行方向に延在する複数の電源線VDDLとを有している。なお、電源線VDDLは、本発明の固定電源線の一具体例に相当する。各制御線RSTと各光検出線LDLとの交差点近傍に、光検出回路14が設けられている。各制御線RSTは、後述の制御線駆動回路25の出力端図示せずと、フォトダイオードD1のカソードおよび容量素子C2の一端とに接続されている。各光検出線LDLは、後述の受光信号処理回路26の出力端図示せずと、トランジスタT1ソースまたはドレインに接続されている。各電源線VDDLは、後述の電源28に含まれる固定の電圧Vddを出力する電源の出力端図示せずと、トランジスタT1のソースおよびドレインのうち光検出線LDLに未接続の端子および容量素子C1の一端とに接続されている。トランジスタT1のゲートがフォトダイオードD1のアノードと、容量素子C1と容量素子C2との接続点とに接続されている。トランジスタT1のソースまたはドレインが電源線VDDLに接続され、トランジスタT1のソースおよびドレインのうち電源線VDDLに未接続の方が光検出線LDLに接続されている。フォトダイオードD1のカソードが制御線RSTに接続されている。容量素子C1の一端がトランジスタT1のゲートに接続され、容量素子C1の他端が電源線VDDLに接続されている。容量素子C2の一端がトランジスタT1のゲートに接続され、容量素子C2の他端が制御線RSTに接続されている。駆動回路20駆動回路20は、例えば、図1に示したように、タイミング制御回路21、映像信号処理回路22、信号線駆動回路23、書込線駆動回路24および制御線駆動回路25を有している。さらに、駆動回路20は、例えば、図1に示したように、受光信号処理回路26、記憶回路27および電源28を有している。タイミング制御回路21は、映像信号処理回路22、信号線駆動回路23、書込線駆動回路24、制御線駆動回路25、受光信号処理回路26、記憶回路27および電源28が連動して動作するように制御するものである。タイミング制御回路21は、例えば、外部から入力された同期信号20Bに応じて同期して、上述した各回路に対して制御信号21Aを出力するようになっている。映像信号処理回路22は、外部から入力されたデジタルの映像信号20Aを補正すると共に、補正した後の映像信号をアナログに変換して信号線駆動回路23に出力するものである。本実施の形態では、映像信号処理回路22は、記憶回路27から入力される補正係数26Aを用いて映像信号20Aを補正するようになっている。映像信号処理回路22は、例えば、表示装置1の電源投入時に、記憶回路27から補正係数26Aを読み出しておき、読み出した補正係数26Aを映像信号20Aに掛け合わせることにより、映像信号20Aを補正するようになっている。このとき、映像信号処理回路22は、外部から入力された補正前の映像信号20Aの階調の大きさに応じて補正係数26Aに重み付けを行い、重み付けされた後の補正係数26Aを用いて映像信号20Aを補正するようになっていてもよい。なお、例えば、階調の大きさと、重み付けの度合いとの対応関係をまとめたテーブルを記憶回路27などにあらかじめ記憶させておき、映像信号処理回路22が、例えば、表示装置1の電源投入時に、そのテーブルを記憶回路27から読み出すようにしてもよい。なお、記憶回路27から補正係数26Aを読み出すタイミングは、表示装置1の電源投入時だけに限られるものではない。例えば、映像を表示している期間中に記憶回路27に格納されている補正係数26Aが更新される場合には、映像信号処理回路22は、その都度、記憶回路27から補正係数26Aを読み出すようになっていてもよい。信号線駆動回路23は、映像信号処理回路22から入力されたアナログの映像信号を、制御信号21Aの入力に応じて同期して各信号線DTLに出力するものである。書込線駆動回路24は、制御信号21Aの入力に応じて同期して、複数の書込線WSLを所定の単位ごとに例えば1本ずつ順次選択するものである。制御線駆動回路25は、例えば、制御信号21Aの入力に応じて同期して、複数の制御線RSTを所定の単位ごとに例えば1本ずつ順次選択するものである。なお、制御線駆動回路25が、複数の制御線RSTを複数本ずつ順次選択する場合には、複数の光検出回路14からの検出信号が1本の光検出線LDLに併せて出力されることになる。制御線駆動回路25は、3種類の電圧を含む制御パルスを選択信号として制御線RSTに出力するものである。具体的には、制御線駆動回路25は、フォトダイオードD1に順バイアスを印加するとともにトランジスタT1をオフ状態とする第1電圧電圧Vssと、フォトダイオードD1に逆バイアスを印加するとともにトランジスタT1をオフ状態とする第2電圧電圧Viniと、フォトダイオードD1に逆バイアスを印加するとともにトランジスタT1をオン状態とする第3電圧電圧Vdd2とを含む制御パルスを選択信号として制御線RSTに出力するようになっている。ここで、第1電圧は、第2電圧および第3電圧よりも低い電圧であり、トランジスタT1のゲート電圧を初期化する電圧である。第2電圧は、第1電圧よりも大きく第3電圧よりも小さい電圧であり、光検出時においてフォトダイオードD1に与えられる電圧である。第3電圧は、第1電圧および第2電圧よりも高い電圧であり、検出信号を光検出線LDLに出力するための電圧である。受光信号処理回路26は、例えば、図4に示したように、電圧検出部DT1と、スイッチSW1とを有している。電圧検出部DT1は、光検出線LDLの電圧を検出するものであり、光検出線LDLに接続されている。スイッチSW1は光検出線LDLの電圧を初期化するものである。スイッチSW1の一端が光検出線LDLに接続され、スイッチSW1の他端が電源線VINILに接続されている。電源線VINILは、後述の電源28に含まれる固定の電圧Viniを出力する電源の出力端図示せずに接続されている。受光信号処理回路26は、さらに、図示しないが、光検出回路14から入力された受光信号14A電気信号に基づいて補正係数26Aを導出し、導出した補正係数26Aを、制御信号21Aの入力に応じて同期して記憶回路27に出力する信号処理回路を有している。記憶回路27は、受光信号処理回路26から入力された補正係数26Aを格納するものである。記憶回路27は、格納した補正係数26Aを、映像信号処理回路22によって読み出すことができるようになっている。電源28は、表示パネル10に対して固定の電圧を供給するものである。電源28は、例えば、固定の電圧Vccを出力する電源や、固定の電圧Vddを出力する電源、固定の電圧Viniを出力する電源、基準電位に相当する電圧Vcatとなっている配線などを含んで構成されている。次に、図5~図12を参照しつつ、光検出回路14の動作について説明する。図5~図12は、光検出回路14の動作の一例を示したものである。図5、図6では、一例として光検出周期をほぼ1Fとしている。ここで、図5Aは、図2の画素回路12内のトランジスタT10のオンオフの状態を表している。図5Bは、図3の光検出回路14内の制御線RSTの電位を表している。図5Cは、図4の受光信号処理回路26内のスイッチSW1の電位を表している。図6は、白検出時および黒検出時における光検出線LDLの電位とトランジスタT1のゲートA点の電位を表している。図7~図12は、光検出回路14の一連の動作を、画素11R,11G,11Bの動作と共に表したものである。まず、図7に示したように、スイッチSW1をオンして、光検出線LDLの電位をViniにする。さらに、制御線RSTの電位を初期化電位であるVssにする。これにより、検出準備期間t1に入り、トランジスタT1のゲート電位がVssVthDVthDはフォトダイオードD1の閾値電圧よりも大きければ図7のように電流が流れ、トランジスタT1のゲート電位はVssVthDという電位に初期化される。この時、トランジスタT1のゲート-ソース間電位はVssVthD-Vini<Vth1Vth1はトランジスタT1の閾値電圧となり、トランジスタT1はオフ状態となっている。一定時間経過後、制御線RSTをVssにしたままで、スイッチSW1をオフする。次に、図8に示したように、トランジスタT10をオンして画素回路12内のトランジスタT20のゲートに信号電圧Vsigを入力し、信号書き込み期間t2に入る。この動作により、トランジスタT20のゲート-ソース間電圧はトランジスタT20の閾値電圧以上となり、トランジスタT20を介して有機EL素子13に電流が流れ、有機EL素子13は発光を開始する。このとき、フォトダイオードD1の端子間電圧は小さいので、更に次の動作である制御線RSTの電位をVssからViniへ変化させる動作までの時間を短くすれば、フォトダイオードD1にリーク電流はほとんど流れない。続いて、トランジスタT10をオフしたのち、一定時間経過後、図9に示したように、制御線RSTの電位をVssから光検出電位であるViniに変化させ、光検出期間t3に入る。これにより、制御線RSTの電位変化が容量素子C2を介してトランジスタT1のゲートに入力され、トランジスタT1のゲート電位はVssVthDΔV0という電位に増加する。その結果、光検出素子D1にはVssVthDΔV0-Viniという電位差が発生するので、光を受光することで図9に示したように制御線RSTからトランジスタT1のゲートにリーク電流が流れる。これにより、トランジスタT1のゲート電位は徐々に増加する。一定時間経過後、図10に示したように、トランジスタT1のゲート電位はVssVthDΔV0ΔV1という値となる。この時、トランジスタT1のゲート-ソース間電圧がトランジスタT1の閾値電圧よりも小さいので、トランジスタT1は依然オフ状態となり、光検出線LDLの電位はViniのままである。次に、図11に示したように、制御線RSTの電位をViniからVdd2に増加させ、出力期間t3に入る。これにより、制御線RSTの電位変化が容量素子C2を介してトランジスタT1のゲートに入力され、トランジスタT1のゲート電位はViniVthDΔV1ΔV2という電位に増加する。この時、トランジスタT1のゲート-ソース電圧ΔV2VssVthDΔV0ΔV1-ViniがトランジスタT1の閾値電圧以上であれば、図11に示したように電源線VDDLから電流が流れ、光検出線LDLの電位は上昇を開始する。そして、一定時間経過後、光検出線LDLはViniΔVwという電位となる。その後、図12に示したように、制御線RSTの電位をVdd2からVssに変化させ、出力期間t3を終了する。これにより、再び、制御線RSTの電位変化が容量素子C2を介してトランジスタT1のゲートに入力され、トランジスタT1のゲート電位はVssVthDとなる。その結果、再び、トランジスタT1はオフ状態となる。最後に、図12に示したように、スイッチSW1をオンして、光検出線LDLの電位をViniとする。効果次に、本実施の形態の光検出回路14の効果について、比較例と対比して説明する。有機EL素子は、通電する電流量に応じて素子が劣化し、発光効率が低下するという特徴を有している。そのため、有機EL素子を表示装置の画素として用いた場合には、画素ごとに劣化の状況が異なることがある。例えば、時刻や表示チャンネルなどの情報が長時間、同じ場所に高輝度で表示されていた場合には、その部分の画素だけ劣化が早まる。その結果、劣化の早まった画素を含む部分に高輝度の映像が表示された場合には、劣化の早まった画素の部分だけが暗く表示される焼き付きという現象が生じてしまう。この焼き付きは非可逆性であることから、一旦、焼き付きが生じると、焼き付きが消えることはない。有機EL素子に流す電流量を補正することにより、焼き付きを改善する手法は、今までに多数提案されている。例えば、画素回路に隣接して光検出回路を設けるとともに、光検出回路の出力に基づいて信号線の電圧を補正する信号処理回路を設けることが提案されている特許文献1参照。特許文献1に記載の方策では、電流変化を的確に検知するためには、電流変化の大きなオフ領域印加電圧:負で0V付近を用いることが必要となる。ところが、このときの電流値は大きくなっているとはいっても、オン電流と比較すると非常に小さい。そのため、輝度変化の検出精度が十分に得られないという問題があった。精度よく輝度変化を検出するためには、光検出線LDLの寄生容量を充電する時間を長くすることが必要となり、実際には、充電期間を1フレーム以上にしないと、精度良く電流変化を検出することは難しい。そこで、フォトダイオードD2のサイズを大きくして電流量を大きくすることが考えられる。しかし、フォトダイオードD2のサイズが大きくなると、その分だけ光検出回路200の占有面積も大きくなってしまう。そのような問題に対して、例えば、図24に示した光検出回路300および受光信号処理回路400を用いることが考えられる。光検出回路300は、検出信号を出力するトランジスタT3と、光を検出するフォトダイオードD3と、容量素子C3とを有している。トランジスタT3は光検出線LDLと電源線VDDLとの間に設けられている。フォトダイオードD3は、トランジスタT3のゲートと制御線RSTとの間に、アノードをトランジスタT3のゲート側に向けた状態で設けられている。容量素子C3は、トランジスタT3のゲートと制御線RWSとの間に設けられている。受光信号処理回路400は、光検出線LDLに出力された電圧を検出する電圧検出部DT1と、光検出線LDLに接続されたスイッチSW1と、スイッチSW1を介して光検出線LDLに接続された電源線VINILとを有している。電圧検出部DT1は、図示しないが、検出電圧に対応する信号を信号処理回路に出力するようになっている。信号処理回路は、電圧検出部DT1から入力された信号に基づいて、信号線DTLに出力する電圧の大きさを補正するようになっている。次に、図25~図31を参照しつつ、光検出回路300の動作について説明する。図25~図31は、光検出回路300の動作の一例を示したものである。図25、図26では、一例として光検出周期をほぼ1Fとしている。ここで、図25Aは、図20の画素100内のトランジスタT10のオンオフの状態を表している。図25Bは、図24の光検出回路300内の制御線RSTの電位を表している。図25Cは、図24の光検出回路300内の制御線RWSの電位を表している。図25Dは、図24の受光信号処理回路400内のスイッチSW1の電位を表している。図26は、白検出時および黒検出時における光検出線LDLの電位とトランジスタT3のゲートB点の電位を表している。図27~図31は、光検出回路300の一連の動作を、画素100の動作と共に表したものである。まず、図27に示したように、制御線RWSをVssにするとともに、制御線RSTをViniにする。さらに、スイッチSW1をオンして、光検出線LDLの電位をViniにする。これにより、検出準備期間t1に入り、トランジスタT3のゲート電位がVini-VthDVthDはフォトダイオードD3の閾値電圧よりも小さければ図26のように電流が流れ、トランジスタT3のゲート電位はVini-VthDという電位に初期化される。この時、トランジスタT3のゲート-ソース間電位は-VthDとなり、トランジスタT3はオフ状態となっている。一定時間経過後、制御線RSTをVssにしたままで、スイッチSW1をオフする。次に、図28に示したように、トランジスタT10をオンして画素100内のトランジスタT20のゲートに信号電圧Vsigを入力し、信号書き込み期間t2に入る。この動作により、トランジスタT20のゲート-ソース間電圧はトランジスタT20の閾値電圧以上となり、トランジスタT20を介して有機EL素子120に電流が流れ、有機EL素子120は発光を開始する。これにより、フォトダイオードD3は電位差が発生している状態で光を検出し、図28に示したように、トランジスタT3のゲートから制御線RSTにリーク電流が流れ、トランジスタT3のゲート電位は徐々に低下する。続いて、トランジスタT10をオフしたのち、光検出期間t3に入り、一定時間経過後、トランジスタT3のゲート電位はVini-VthD-ΔVという電位となる。この時、トランジスタT3のゲート-ソース間電位は-VthD-ΔVとなるため、トランジスタT3は依然オフ状態となり、光検出線LDLの電位はViniのままである。次に、図29に示したように、制御線RWSの電位をVssからVccに増加させ、出力期間t4に入る。これにより、制御線RWSの電位変化量が容量素子C3を介してトランジスタT3のゲートに入力され、トランジスタT3のゲート電位はVini-VthD-ΔVΔV2という電位に増加する。この時、トランジスタT3のゲート-ソース電圧ΔV2-ΔV-VthDがトランジスタT3の閾値電圧以上であれば、図26に示したように電源線VDDLから電流が流れ、光検出線LDLの電位は上昇を開始する。そして、一定時間経過後、光検出線LDLはViniΔVwという電位となる。その後、図30に示したように、制御線RWSの電位をVccからVssに変化させ、出力期間t4を終了する。これにより、再び、制御線RWSの電位変化が容量素子C3を介してトランジスタT3のゲートに入力され、トランジスタT3のゲート電位はVini-VthD-ΔVとなる。その結果、再び、トランジスタT3はオフ状態となる。最後に、図31に示したように、スイッチSW1をオンして、光検出線LDLの電位をViniとする。次に、上記の一連の動作を白発光検出時と黒発光検出時で行った場合について考える。一般に、光検出素子の受光量が多いほど、光検出素子に流れる電流量は多くなる。そのため、白発光受光時におけるトランジスタT3のゲート電位の変化量の方が、黒発行受光時におけるトランジスタT3のゲート電位の変化量よりも大きくなる。これにより、出力時におけるトランジスタT3のゲート電位は黒発光受光時の方が大きくなり、最終的に光検出線LDLには、黒発光受光時の方が白発光受光時に比較して大きな電圧が出力される。従って、精度良く電流変化を検出することができ、焼き付き等の画質不良を改善することができる。ところで、上記の光検出回路300では、電源線VDDL、制御線RST,RWSおよび光検出線LDLの計4本の配線が必要である。一般に、電源線や制御線などの配線は表示パネルの垂直方向もしくは水平方向に延伸している。そのため、それらの本数が多いと、配線間ショート等などの、歩留まりを低下させる問題が生じやすくなる。次に、本実施の形態の光検出回路14において、上記の一連の動作を白発光検出時と黒発光検出時で行った場合について考える。本実施の形態においても、上記の比較例と同様、白発光受光時におけるトランジスタT1のゲート電位の変化量の方が、黒発行受光時におけるトランジスタT1のゲート電位の変化量よりも大きくなる。これにより、出力時におけるトランジスタT1のゲート電位は黒発光受光時の方が大きくなり、最終的に光検出線LDLには、黒発光受光時の方が白発光受光時に比較して大きな電圧が出力される。従って、本実施の形態では、精度良く電流変化を検出することができ、焼き付き等の画質不良を改善することができる。また、本実施の形態では、カソードが制御線RST側を向くようにフォトダイオードD1が配置されている。これにより、1本の制御線RSTに上述の制御パルスを印加するだけで、光検出線LDLに接続されたトランジスタのT1ゲートに、画素11R,11G,11Bから発せられた光の光量の大きさに応じた電圧をオン電圧として印加することが可能となる。つまり、1本の制御線RST、1本の電源線VDDLおよび1本の光検出線LDLの計3本の配線だけで、画素11R,11G,11Bから発せられた光の光量の大きさに応じた電圧を得ることが可能となる。従って、図24に示した光検出回路300よりも1本少ない配線数で焼き付きを低減することができる。また、本実施の形態では、図24に示した光検出回路300よりも1本少ない配線で、光検出回路14を駆動することができることから、光検出回路300と比べて、配線間ショート等などの、歩留まりを低下させる問題が生じる可能性を低くすることができる。また、本実施の形態において、複数の制御線RSTが複数本ずつ順次選択される場合には、複数の光検出回路14からの検出信号が1本の光検出線LDLに併せて出力されることになる。なお、複数の制御線RSTが複数本ずつ順次選択される場合としては、例えば、複数の制御線RSTが同一タイミングで選択される場合や、複数の制御線RSTの出力期間がオーバーラップしている場合などがある。これにより、一度に使用されるフォトダイオードD1の数を増やすことができるので、光検出精度を向上させることが可能となる。<2.変形例>図13は、上記実施の形態に係る光検出回路14の一変形例を表したものである。本変形例に係る光検出回路14では、トランジスタT1に対して電源線VDDLの代わりに、制御線RSTが接続されている。本変形例に係る光検出回路14を含む表示装置1の基本的な動作は、上記実施の形態に係る光検出回路14を含む表示装置1の動作と同じである。つまり、制御線RSTをVssとすることでトランジスタT1のゲート電位を初期化し、次にViniとすることでトランジスタT1をオフした状態でフォトダイオードD1に電位差を発生させ光検出が行われる。最後に、制御線RSTの電位をVdd2とすることでトランジスタT1をオン状態とし、検出信号を光検出線LDLに出力させる。ただし、本変形例では、トランジスタT1のゲート電圧の変動が光検出線LDLに入力されてしまうので、例えば、図14に示したように、出力期間t4の直前に光検出線LDLの電位をViniに初期化する必要がある。本変形例では、上記実施の形態と同様、1本の制御線RST、1本の電源線VDDLおよび1本の光検出線LDLの計3本の配線だけで、画素11R,11G,11Bから発せられた光の光量の大きさに応じた電圧を得ることが可能となる。従って、図22に示した光検出回路300よりも1本少ない配線数で焼き付きを低減することができる。また、本変形例では、上記実施の形態と同様、図24に示した光検出回路300よりも1本少ない配線で、光検出回路14を駆動することができることから、光検出回路300と比べて、配線間ショート等などの、歩留まりを低下させる問題が生じる可能性を低くすることができる。また、本変形例においても、複数の制御線RSTが複数本ずつ順次選択される場合には、光検出精度を向上させることが可能となる。なお、本変形例において、例えば、図15に示したように、容量素子C1をなくし、トランジスタT1のゲート-ソース間の寄生容量C4を容量素子C1と同様に機能させるようにしてもよい。また、本変形例において、例えば、図16に示したように、容量素子C2をなくし、トランジスタT1のゲート-ドレイン間の寄生容量C5を容量素子C2と同様に機能させるようにしてもよい。また、本変形例において、例えば、図17に示したように、容量素子C1,C2をなくし、トランジスタT1のゲート-ソース間の寄生容量C4を容量素子C1と同様に機能させるとともに、トランジスタT1のゲート-ドレイン間の寄生容量C5を容量素子C1と同様に機能させるようにしてもよい。<3.参考例>図18は、参考例に係る入力装置2の全体構成の一例を表したものである。この入力装置2は、入力パネル30と、入力パネル30の周辺に形成された駆動回路40とを備えている。入力パネル30入力パネル30は、複数の光検出回路14を入力パネル30の全面に渡って2次元配置したものである。入力パネル30は、各光検出回路14をライン駆動することにより、外部から入力された映像信号20Aに基づく画像を表示するものである。光検出回路14は、例えば、図3、図13、図15、図16または図17に示した構成となっている。入力パネル30は、行方向に延在する複数の制御線RSTと、列方向に延在する複数の光検出線LDLと、行方向に延在する複数の電源線VDDLとを有している。各制御線RSTと各光検出線LDLとの交差点近傍に、光検出回路14が設けられている。各制御線RSTは、光検出回路14が図3に示した構成となっている場合には、制御線駆動回路25の出力端図示せずと、フォトダイオードD1のカソードおよび容量素子C2の一端とに接続されている。光検出回路14が図13、図15、図16または図17に示した構成となっている場合には、各制御線RSTは、制御線駆動回路25の出力端図示せずと、フォトダイオードD1のカソードおよび容量素子C2の一端と、トランジスタT1のソースおよびドレインのうち光検出線LDLに未接続の端子に接続されている。各光検出線LDLは、受光信号処理回路26の出力端図示せずと、トランジスタT1ソースまたはドレインに接続されている。各電源線VDDLは、光検出回路14が図3に示した構成となっている場合には、電源28に含まれる固定の電圧Vddを出力する電源の出力端図示せずと、トランジスタT1のソースおよびドレインのうち光検出線LDLに未接続の端子および容量素子C1の一端とに接続されている。光検出回路14が図13、図15、図16または図17に示した構成となっている場合には、各電源線VDDLは、電源28に含まれる固定の電圧Vddを出力する電源の出力端図示せずと、容量素子C1の一端とに接続されている。駆動回路40駆動回路40は、例えば、図18に示したように、タイミング制御回路21、制御線駆動回路25、受光信号処理回路26および電源28を有している。タイミング生成回路21は、制御線駆動回路25、受光信号処理回路26および電源28が連動して動作するように制御するものである。タイミング生成回路21は、例えば、外部から入力された同期信号20Bに応じて同期して、上述した各回路に対して制御信号21Aを出力するようになっている。制御線駆動回路25は、例えば、制御信号21Aの入力に応じて同期して、複数の制御線RSTを所定の単位ごとに例えば1本ずつ順次選択するものである。なお、制御線駆動回路25が、複数の制御線RSTを複数本ずつ順次選択する場合には、複数の光検出回路14からの検出信号が1本の光検出線LDLに併せて出力されることになる。制御線駆動回路25は、上記実施の形態と同様、3種類の電圧を含む制御パルスを選択信号として制御線RSTに出力するものである。具体的には、制御線駆動回路25は、フォトダイオードD1に順バイアスを印加するとともにトランジスタT1をオフ状態とする第1電圧と、フォトダイオードD1に逆バイアスを印加するとともにトランジスタT1をオフ状態とする第2電圧と、フォトダイオードD1に逆バイアスを印加するとともにトランジスタT1をオン状態とする第3電圧とを含む制御パルスを選択信号として制御線RSTに出力するようになっている。受光信号処理回路26は、例えば、図4に示したように、電圧検出部DT1と、スイッチSW1とを有している。受光信号処理回路26は、さらに、図示しないが、光検出回路14から入力された受光信号14A電気信号に基づいて、入射光によって形成された発光スポットの入力パネル30上の位置を導出し、導出した位置情報26Bを、制御信号21Aの入力に応じて同期して外部に出力する信号処理回路を有している。電源28は、入力パネル30に対して固定の電圧を供給するものである。電源28は、例えば、固定の電圧Vddを出力する電源などを含んで構成されている。次に、図19を参照しつつ、入力装置2の動作について説明する。図19Aは、入力装置2の入力パネル30に対して、レーザポインタ3のレーザ光L1を照射することにより、入力装置2に所定の情報を入力している様子を模式的に表したものである。図19Bは、入力装置2の入力パネル30に、先端だけが光るペンライト4の先端を接触させるとともに、入力パネル30に対してペンライト4の光L2を照射することにより、入力装置2に所定の情報を入力している様子を模式的に表したものである。入力装置2に入力する所定の情報としては、例えば、文字、記号、または画像などが挙げられる。本参考例では、レーザポインタ3やペンライト4などで入力装置2の入力パネル30を照射し、入力パネル30に形成された発光スポットを入力パネル30の表面で動かすことにより、発光スポットの位置情報26Bが出力される。そして、この位置情報26Bを図示しない情報処理装置で蓄積することにより、例えば、文字、記号、または画像などの情報が得られる。本参考例において、入射光を検出するための解像度が、入力パネル30に含まれる光検出回路14の総数解像度よりも小さくても問題ない場合には、複数の制御線RSTを複数本ずつ順次選択することも可能である。なお、複数の制御線RSTを複数本ずつ順次選択する方法としては、例えば、複数の制御線RSTを同一タイミングで選択したり、複数の制御線RSTの出力期間をオーバーラップさせたりする方法がある。このようにした場合には、複数の光検出回路14からの検出信号が1本の光検出線LDLに併せて出力されることになるので、一度に使用されるフォトダイオードD1の数を増やすことができ、光検出精度を向上させることが可能となる。"