"半導体基板上に、下地金属膜、下層絶縁膜、及び中間金属膜を順に積層する工程と、前記下層絶縁膜の厚みを測定する工程と、前記下層絶縁膜の厚みを測定した後に、前記中間金属膜上に上層絶縁膜、及び上地金属膜を順に積層する工程とを備え、前記下地金属膜、前記下層絶縁膜、及び前記中間金属膜から第1のMIMキャパシタが構成され、前記中間金属膜、前記上層絶縁膜、及び前記上地金属膜から第2のMIMキャパシタが構成され、前記第1のMIMキャパシタの静電容量と前記第2のMIMキャパシタの静電容量の合計値が所望の静電容量に近づくように、測定した前記下層絶縁膜の厚みに基づいて、前記上層絶縁膜及び前記上地金属膜の少なくとも一方の設計条件を調整することを特徴とする半導体装置の製造方法。前記合計値が所望の静電容量に近づくように、測定した前記下層絶縁膜の厚みに基づいて、前記上層絶縁膜の厚みを調整することを特徴とする請求項1に記載の半導体装置の製造方法。前記合計値が所望の静電容量に近づくように、測定した前記下層絶縁膜の厚みに基づいて、前記上地金属膜の面積を調整することを特徴とする請求項1又は2に記載の半導体装置の製造方法。前記合計値が所望の静電容量に近づくように、測定した前記下層絶縁膜の厚みに基づいて、前記上層絶縁膜の誘電率を調整することを特徴とする請求項1~3の何れか1項に記載の半導体装置の製造方法。絶縁膜の誘電率や厚みは所定の値に決まっているため、所望の静電容量のMIMキャパシタを得るために、金属膜の面積を調整していた。しかし、製造プロセスにおける製造条件のわずかな差異によって、絶縁膜の厚みが微妙にばらつき、所望の静電容量を実現できない場合がある。この場合、MMIC増幅器などの特性不良を引き起こし、製造歩留まりが低下する。この問題は、複数のMIMキャパシタを積層した半導体装置でも生じていた。本発明は、上述のような課題を解決するためになされたもので、その目的は積層したMIMキャパシタの静電容量の合計値を所望の静電容量に近づけることができる半導体装置の製造方法を得るものである。本発明に係る半導体装置の製造方法は、半導体基板上に、下地金属膜、下層絶縁膜、及び中間金属膜を順に積層する工程と、前記下層絶縁膜の厚みを測定する工程と、前記下層絶縁膜の厚みを測定した後に、前記中間金属膜上に上層絶縁膜、及び上地金属膜を順に積層する工程とを備え、前記下地金属膜、前記下層絶縁膜、及び前記中間金属膜から第1のMIMキャパシタが構成され、前記中間金属膜、前記上層絶縁膜、及び前記上地金属膜から第2のMIMキャパシタが構成され、前記第1のMIMキャパシタの静電容量と前記第2のMIMキャパシタの静電容量の合計値が所望の静電容量に近づくように、測定した前記下層絶縁膜の厚みに基づいて、前記上層絶縁膜及び前記上地金属膜の少なくとも一方の設計条件を調整することを特徴とする。本発明により、積層したMIMキャパシタの静電容量の合計値を所望の静電容量に近づけることができる。本発明の実施の形態に係る半導体装置の製造方法について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。実施の形態1.本発明の実施の形態1に係る半導体装置の製造方法について図面を参照して説明する。図1及び図2は、本発明の実施の形態1に係る半導体装置の製造方法を説明するための断面図である。まず、図1に示すように、半導体基板1上に、下地金属膜2と引き出し線3を電子ビーム蒸着及びリフトオフなどにより選択的に形成する。下地金属膜2上に、下層絶縁膜4をプラズマCVDなどにより形成する。下層絶縁膜4上に、中間金属膜5と引き出し線6を電子ビーム蒸着及びリフトオフなどにより選択的に形成する。次に、下層絶縁膜4の厚みを測定する。この下層絶縁膜4の厚みの測定には、フーリエ変換赤外分光FTIR装置や分散型分光装置などによる非破壊の膜厚測定方法を用いる。次に、図2に示すように、中間金属膜5上に、上層絶縁膜7をプラズマCVDなどにより形成する。上層絶縁膜7上に、上地金属膜8と引き出し線9を電子ビーム蒸着及びリフトオフなどにより選択的に形成する。ここで、下地金属膜2、下層絶縁膜4、及び中間金属膜5から第1のMIMキャパシタが構成される。中間金属膜5、上層絶縁膜7、及び上地金属膜8から第2のMIMキャパシタが構成される。これらの2つのMIMキャパシタが上下に積層されている。中間金属膜5が第1及び第2のMIMキャパシタの第1の電極となり、下地金属膜2及び上地金属膜8が電気的に接続されて第1及び第2のMIMキャパシタの第2の電極となる。第1及び第2のMIMキャパシタは、引き出し線3,6,9を介して他の回路に接続される。第1のMIMキャパシタの静電容量C1と第2のMIMキャパシタの静電容量C2は次式のように表される。C1=ε1S1/d1C2=ε2S2/d2ここで、S1は中間金属膜5の面積、S2は上地金属膜8の面積、ε1は下層絶縁膜4の誘電率、ε2は上層絶縁膜7の誘電率、d1は下層絶縁膜4の厚み、d2は上層絶縁膜7の厚みである。実施の形態1では、第1のMIMキャパシタの静電容量C1と第2のMIMキャパシタの静電容量C2の合計値が所望の静電容量Ctに近づくように、測定した下層絶縁膜4の厚みd1に基づいて、上層絶縁膜7の厚みd2を調整する。静電容量値Ctを得るための上層絶縁膜7の厚みd2は以下で与えられる。d2=ε2S2/Ct-ε1S1/d1上層絶縁膜7の厚みの制御は、上層絶縁膜7の堆積時間などのプロセスパラメータを変化させて行う。予想し得る第1のMIMキャパシタの静電容量C1のばらつきに対し、プロセスパラメータを数種類準備しておくことが好ましい。以上説明したように、実施の形態1では、測定した下層絶縁膜4の厚みd1に基づいて上層絶縁膜7の厚みd2を調整する。これにより、第1のMIMキャパシタの静電容量C1のばらつきを製造プロセス中に補正して、第1のMIMキャパシタの静電容量C1と第2のMIMキャパシタの静電容量C2の合計値を所望の静電容量Ctに近づけることができる。実施の形態2.実施の形態2では、第1のMIMキャパシタの静電容量C1と第2のMIMキャパシタの静電容量C2の合計値が所望の静電容量Ctに近づくように、測定した下層絶縁膜4の厚みd1に基づいて、上地金属膜8の面積S2を調整する。静電容量値Ctを得るための上地金属膜8の面積S2は以下で与えられる。S2=d2/ε2×Ct-ε1S1/d1上地金属膜8の面積S2の制御は、上地金属膜8のマスクパターンにより行う。予想し得る第1のMIMキャパシタの静電容量C1のばらつきに対し、マスクパターンを数種類準備しておくことが好ましい。以上説明したように、実施の形態2では、測定した下層絶縁膜4の厚みd1に基づいて上地金属膜8の面積S2を調整する。これにより、第1のMIMキャパシタの静電容量C1のばらつきを製造プロセス中に補正して、第1のMIMキャパシタの静電容量C1と第2のMIMキャパシタの静電容量C2の合計値を所望の静電容量Ctに近づけることができる。実施の形態3.実施の形態3では、第1のMIMキャパシタの静電容量C1と第2のMIMキャパシタの静電容量C2の合計値が所望の静電容量Ctに近づくように、測定した下層絶縁膜4の厚みd1に基づいて、上層絶縁膜7の誘電率ε2を調整する。静電容量値Ctを得るための上層絶縁膜7の誘電率ε2は以下で与えられる。ε2=d2S2/Ct-ε1S1/d1上層絶縁膜7の誘電率ε2の制御は、上層絶縁膜7の材料などのプロセスパラメータを変化させて行う。予想し得る第1のMIMキャパシタの静電容量C1のばらつきに対し、プロセスパラメータを数種類準備しておくことが好ましい。以上説明したように、実施の形態3では、測定した下層絶縁膜4の厚みd1に基づいて上層絶縁膜7の誘電率ε2を調整する。これにより、第1のMIMキャパシタの静電容量C1のばらつきを製造プロセス中に補正して、第1のMIMキャパシタの静電容量C1と第2のMIMキャパシタの静電容量C2の合計値を所望の静電容量Ctに近づけることができる。なお、本発明は実施の形態1~3の構成に限定されず、第1のMIMキャパシタの静電容量C1と第2のMIMキャパシタの静電容量C2の合計値が所望の静電容量Ctに近づくように、測定した下層絶縁膜4の厚みd1に基づいて、上層絶縁膜7及び上地金属膜8の少なくとも一方の設計条件を調整することで効果を得ることができる。また、実施の形態1~3では2つのMIMキャパシタが上下に積層されているが、本発明は3層以上のMIMキャパシタが積層された場合にも適用することができる。また、半導体基板1の物質はGaAsであるが、これに限らずSi、他のIII-V族半導体、II-IV族半導体などでもよい。引き出し線3,6,9の接続位置や形状は問わない。中間金属膜5や上地金属膜8の形状も問わない。"