"所定の時間間隔仕様でクロックを生成するローカルクロック発生器を備えた2装置間でネットワークを介してタイミングパケットの交換により時刻を同期させるシステムにおける受信側装置であって、前記受信側装置は、前記受信側装置のローカルクロック発生器のカウント値の変化傾きを表す第1係数を演算する第1回路と、送信側装置から受信したタイミングパケットに含まれる送信側クロックのタイムスタンプに基づき送信開始からのカウント値の変化傾きを表す第2係数を演算する第2回路と、前記第1係数と前記第2係数との差が所定値を超えたとき、前記受信側装置のローカルクロック発生器のカウント値の変化傾きが前記第2係数の変化傾きに一致するように前記受信側装置のローカルクロック発生器のクロック間隔を調整する第3回路と、前記第1係数と前記第2係数との差が所定値を超えたとき、前記受信側装置のローカルクロック発生器のクロックの位相を、次のタイミングパケットの受信までの時間間隔の間に受信したタイミングパケットの位相に一致するように位相を調整する第4回路と、を備えたことを特徴とするネットワーク接続受信側装置。請求項1記載のネットワーク接続受信側装置において、前記受信側装置は、さらに、前記第3回路および前記第4回路による調整後、前記次のタイミングパケットを受信した場合に、前記第1係数と前記第2係数との差が所定値を超えたとき、前記受信したタイミングパケットを廃棄する第5回路を備えたことを特徴とするネットワーク接続受信側装置。請求項1記載のネットワーク接続受信側装置において、前記受信側装置は、さらに、前記第1係数および前記第2係数を一定時間収集し、この収集した第1係数および第2係数のワーストn値n:整数を前記所定値として設定する第6回路を備えたことを特徴とするネットワーク接続受信側装置。請求項1記載のネットワーク接続受信側装置において、前記受信側装置は、さらに、前記第1係数および前記第2係数を一定時間収集し、この収集した第1係数および第2係数の標準正規分布表により前記所定値を設定する第7回路を備えたことを特徴とするネットワーク接続受信側装置。所定の時間間隔仕様でクロックを生成するローカルクロック発生器と、前記ローカルクロック発生器で生成されるクロックをカウントするカウンタとをそれぞれ備えた送信側装置および受信側装置を備え、前記送信側装置と前記受信側装置との間でネットワークを介してタイミングパケットの交換により時刻を同期させる時刻同期化システムであって、前記受信側装置は、前記受信側装置のローカルクロック発生器のカウント値の変化傾きを表す第1係数を演算する第1回路と、送信側装置から受信したタイミングパケットに含まれる送信側クロックのタイムスタンプに基づき送信開始からのカウント値の変化傾きを表す第2係数を演算する第2回路と、前記第1係数と前記第2係数との差が所定値を超えたとき、前記受信側装置のローカルクロック発生器のカウント値の変化傾きが前記第2係数の変化傾きに一致するように前記受信側装置のローカルクロック発生器のクロック間隔を調整する第3回路と、前記第1係数と前記第2係数との差が所定値を超えたとき、前記受信側装置のローカルクロック発生器のクロックの位相を、次のタイミングパケットの受信までの時間間隔の間に受信したタイミングパケットの位相に一致するように位相を調整する第4回路と、を備えたことを特徴とする時刻同期化システム。請求項5記載の時刻同期化システムにおいて、前記受信側装置は、さらに、前記第3回路および前記第4回路による調整後、前記次のタイミングパケットを受信した場合に、前記第1係数と前記第2係数との差が所定値を超えたとき、前記受信したタイミングパケットを廃棄する第5回路を備えたことを特徴とする時刻同期化システム。請求項5記載の時刻同期化システムにおいて、前記受信側装置は、さらに、前記第1係数および前記第2係数を一定時間収集し、この収集した第1係数および第2係数のワーストn値n:整数を前記所定値として設定する第6回路を備えたことを特徴とする時刻同期化システム。請求項5記載の時刻同期化システムにおいて、前記受信側装置は、さらに、前記第1係数および前記第2係数を一定時間収集し、この収集した第1係数および第2係数の標準正規分布表により前記所定値を設定する第7回路を備えたことを特徴とする時刻同期化システム。ところで、前記特許文献1の技術に関して、本発明者が検討した結果、以下のようなことが明らかとなった。1時間オフセットは、タイミングパケットの周期により変動するが、パケット周期を意図的に変えたことによる変動か、遅延変動による変動かの区別が不可能である。2タイミングパケットの遅延変動を直接計測する手段はないため、遅延変動分の完全な除去はできない。3パケット周期を意図的に変えることがあるため、タイミングパケットの時間オフセットから統計的に閾値を計算することが困難である。また、統計計算できるよう、回避できたとしても、回路規模が巨大になり、FPGAFieldProgrammableGateArrayなどでは実現不可能となる。そこで、本発明は前記のような従来技術の問題点を解決課題として、その代表的な目的は、同期パケットの周期を意図的に変動させても同期精度に影響せず、ネットワークの遅延変動を測定するしくみが不要な受信側装置、およびこの受信側装置を備えた時刻同期化システムを提供することにある。本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。すなわち、代表的なものの概要は、所定の時間間隔仕様でクロックを生成するローカルクロック発生器を備えた2装置間でネットワークを介してタイミングパケットの交換により時刻を同期させるシステムにおける受信側装置であって、以下のような特徴を有するものである。前記受信側装置は、前記受信側装置のローカルクロック発生器のカウント値の変化傾きを表す第1係数を演算する第1回路と、送信側装置から受信したタイミングパケットに含まれる送信側クロックのタイムスタンプに基づき送信開始からのカウント値の変化傾きを表す第2係数を演算する第2回路と、前記第1係数と前記第2係数との差が所定値を超えたとき、前記受信側装置のローカルクロック発生器のカウント値の変化傾きが前記第2係数の変化傾きに一致するように前記受信側装置のローカルクロック発生器のクロック間隔を調整する第3回路と、前記第1係数と前記第2係数との差が所定値を超えたとき、前記受信側装置のローカルクロック発生器のクロックの位相を、次のタイミングパケットの受信までの時間間隔の間に受信したタイミングパケットの位相に一致するように位相を調整する第4回路と、を備えたことを特徴とする。さらに望ましくは、前記受信側装置は、前記第3回路および前記第4回路による調整後、前記次のタイミングパケットを受信した場合に、前記第1係数と前記第2係数との差が所定値を超えたとき、前記受信したタイミングパケットを廃棄する第5回路を備えたことを特徴とする。また、代表的なものの別の概要は、所定の時間間隔仕様でクロックを生成するローカルクロック発生器と、前記ローカルクロック発生器で生成されるクロックをカウントするカウンタとをそれぞれ備えた送信側装置および受信側装置を備え、前記送信側装置と前記受信側装置との間でネットワークを介してタイミングパケットの交換により時刻を同期させる時刻同期化システムにも適用することができる。本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。すなわち、代表的な効果は、同期パケットの周期を意図的に変動させても同期精度に影響せず、ネットワークの遅延変動を測定するしくみが不要な受信側装置、およびこの受信側装置を備えた時刻同期化システムを提供することができる。以下の実施の形態においては、便宜上その必要があるときは、複数の実施の形態またはセクションに分割して説明するが、特に明示した場合を除き、それらは互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。また、以下の実施の形態において、要素の数等個数、数値、量、範囲等を含むに言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。さらに、以下の実施の形態において、その構成要素要素ステップ等も含むは、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。[本発明の実施の形態の概要]本発明の実施の形態である受信側装置は、所定の時間間隔仕様でクロックを生成するローカルクロック発生器を備えた2装置間でネットワークを介してタイミングパケットの交換により時刻を同期させるシステム時刻同期化システムにおける受信側装置であって、以下のような特徴を有するものである一例として、内に対応する構成要素等を付記。すなわち、前記受信側装置は、前記受信側装置のローカルクロック発生器のカウント値の変化傾きを表す第1係数を演算する第1回路カウンタ22の補正しない場合の傾きを演算する差分算出回路231と周期計測回路232と傾き算出回路233と、送信側装置から受信したタイミングパケットに含まれる送信側クロックのタイムスタンプに基づき送信開始からのカウント値の変化傾きを表す第2係数を演算する第2回路カウンタ12の傾きを演算する差分算出回路231と周期計測回路232と傾き算出回路233と、前記第1係数と前記第2係数との差が所定値を超えたとき、前記受信側装置のローカルクロック発生器のカウント値の変化傾きが前記第2係数の変化傾きに一致するように前記受信側装置のローカルクロック発生器のクロック間隔を調整する第3回路カウンタ22の傾き補正のための調整を行う傾き補正回路236と、前記第1係数と前記第2係数との差が所定値を超えたとき、前記受信側装置のローカルクロック発生器のクロックの位相を、次のタイミングパケットの受信までの時間間隔の間に受信したタイミングパケットの位相に一致するように位相を調整する第4回路カウンタ22の傾き補正位相補正のための調整を行う傾き補正回路236と、を備えたことを特徴とする。さらに望ましくは、前記受信側装置は、前記第3回路および前記第4回路による調整後、前記次のタイミングパケットを受信した場合に、前記第1係数と前記第2係数との差が所定値を超えたとき、前記受信したタイミングパケットを廃棄する第5回路比較廃棄回路235を備えたことを特徴とする。以上説明した本発明の実施の形態の概要に基づいた実施の形態を、以下において具体的に説明する。以下に説明する実施の形態は本発明を用いた一例であり、本発明は以下の実施の形態により限定されるものではない。[実施の形態]本発明の一実施の形態を、図1~図4を用いて説明する。<時刻同期化システムの構成および同期化動作>図1および図2を用いて、本発明の一実施の形態である時刻同期化システムの構成および同期化動作について説明する。図1は、この時刻同期化システムの構成の一例を示す概略図である。図2は、この時刻同期化システムの同期化動作の一例を示す説明図である。まず、図1により、時刻同期化システムの構成を説明する。図1では、一例として、Ethernet登録商標の時刻同期化システムに適用した例を示し、時刻同期化に関係する部分のみを図示している。図1において、時刻同期化システムは、送信側装置1と、受信側装置2とからなり、送信側装置1と受信側装置2とがネットワーク3を介して接続されて構成される。送信側装置1と受信側装置2とのそれぞれには、所定の時間間隔仕様でクロックを生成するローカルクロック発生器11,21を備えている。そして、送信側装置1と受信側装置2との間で、ネットワーク3を介してタイミングパケットの交換により時刻を同期させることができる。具体的に、送信側装置1は、ローカルクロック発生器11と、このローカルクロック発生器11で生成したクロックをカウントするカウンタ12を備えている。受信側装置2は、ローカルクロック発生器21と、このローカルクロック発生器21で生成したクロックをカウントするカウンタ22と、送信側装置1のカウンタ12に受信側装置2のカウンタ22を同期させる同期化回路23を備えている。同期化回路23の詳細な構成については、図3および図4において後述する。次に、図2により、図1に示した時刻同期化システムの同期化動作を説明する。この同期化動作は、送信側装置1のカウンタ12に受信側装置2のカウンタ22を同期させる同期化回路23で実行される。基本的な考え方は、タイミングパケット到着毎に傾き係数を算出し、これに対して廃棄制御をするものである。図2において、時刻t1までは、受信側装置2は送信側装置1からタイミングパケットを受け取っていないので同期できない。送信側装置1のカウンタ12と受信側装置2のカウンタ22の差分は開いていくのみである。時刻t1で、受信側装置2が送信側装置1からタイミングパケットを受け取ると、送信側装置1のカウンタ12と受信側装置2のカウンタ22の差分D1が判明する。このとき、図2のa補正しない場合のカウンタ22、の変化となる。同期化回路23は、この判明した差分D1に基づき、カウンタ22に対して単位時間当たり、H1=D1/t1だけ補正する。これを、ここでは傾き補正傾き補正値H1と呼ぶ。これにより、カウンタ12とカウンタ22の傾きが合致する。このとき、図2のb傾き補正した場合のカウンタ22、の変化となる。この傾きを補正しても、時刻t1での差分D1は解消されないため、次のタイミングパケットの到着時刻t2までに補正する。これを、ここでは位相補正位相補正値P1=D1と呼ぶ。これにより、カウンタ22はカウンタ12と傾き位相両方が合致する。このとき、図2のc傾き補正位相補正後のカウンタ22、の変化となる。時刻t2では、時刻t1での傾き補正に過不足なければ、差分D2=0である。傾き補正値は前値を保持しH2=H1、位相補正値は差分D2の値なので0である。もし、D2が0でなければ、傾き補正に過不足があることを意味する。よって、傾き補正値は、D2分の傾き値を前値に加減算する。すなわち、H2=H1D2/t2-t1となる。また、位相補正値は前値を保持せず、D2分だけを次のタイミングパケットの到着時刻t3までに補正する。以上のように、経過時刻tn、nは1,2,3,...に対するカウンタ値の関係において、傾き補正Hnと位相補正Pnとを行い、送信側装置1のカウンタ12と受信側装置2のカウンタ22との差分Dnを0にして、受信側装置2のカウンタ22を送信側装置1のカウンタ12に同期させる。続いて、算出した傾きの変動要因を考える。傾き係数の分母であるタイミングパケットの到着周期tnは、受信側装置2にて実測するため、以下の誤差要因を含む。例えば、1ネットワーク3の中継による遅延の変動競合によるパケット送信待ち合わせなど、2受信側装置2内のクロック同期化による遅延の変動、3受信側装置2内のクロック一般的には周波数精度50ppmほどの水晶発信器が使われるのジッタワンダ要因による変動、などによりばらつきが発生する。このばらつきに対する所定値、すなわち廃棄閾値を算出する手段を本技術で実現する。上記で最も大きな変動要因は、1ネットワーク3の中継による遅延の変動であるが、輻輳などにより補正不可能なまで大きくなったtnによる傾き値による補正は排除すべきである。排除するための手段は、閾値による廃棄制御である。閾値を設定する対象は、単純なタイミングパケットのタイムスタンプ=同期すべき相手との時間オフセットを算出できるや、その到着周期ではなく、上述した傾きとする。この傾きは、パケット周期を意図的に大きくすればタイムスタンプ値も大きくなるため、変化しない。しかし、遅延変動によってパケットが遅れて到着した場合は、パケット周期が大きくなってもタイムスタンプ値は変わらないため、傾き値が小さく算出される。よって、傾き値に閾値を設けて廃棄制御することによって、最大誤差要因であるネットワーク3の中継による遅延の変動分が除去可能となる。<同期化回路の構成および動作>図3および図4を用いて、図1に示した受信側装置2内の同期化回路23の構成および動作について説明する。図3は、この受信側装置2内の同期化回路23の構成の一例を示すブロック図である。図4は、さらに、この図3に示した同期化回路23内のワーストn検出回路の構成の一例を示す回路図である。まず、図3により、図1に示した受信側装置2内の同期化回路23の構成および動作を説明する。図3において、同期化回路23は、差分算出回路231と、この差分算出回路231の出力に接続される周期計測回路232と、差分算出回路231の出力と周期計測回路232の出力に接続される傾き算出回路除算器233と、この傾き算出回路233の出力に接続されるワーストn検出回路234と、傾き算出回路233の出力とワーストn検出回路234の出力に接続される比較廃棄回路235と、この比較廃棄回路235の出力に接続される傾き補正回路236から構成され、特に、傾き算出回路233と傾き補正回路236との間に、ワーストn検出回路234と比較廃棄回路235が設けられている。この同期化回路23において、差分算出回路231と周期計測回路232と傾き算出回路233は、受信側装置2のローカルクロック発生器21のカウント値の変化傾きを表す第1係数を演算する第1回路カウンタ22の補正しない場合の傾きを演算する回路、送信側装置1から受信したタイミングパケットに含まれる送信側クロックのタイムスタンプに基づき送信開始からのカウント値の変化傾きを表す第2係数を演算する第2回路カウンタ12の傾きを演算する回路として機能する。また、傾き補正回路236は、第1係数と第2係数との差が所定値を超えたとき、受信側装置2のローカルクロック発生器21のカウント値の変化傾きが第2係数の変化傾きに一致するように受信側装置2のローカルクロック発生器21のクロック間隔を調整する第3回路カウンタ22の傾き補正のための調整を行う回路、第1係数と第2係数との差が所定値を超えたとき、受信側装置2のローカルクロック発生器21のクロックの位相を、次のタイミングパケットの受信までの時間間隔の間に受信したタイミングパケットの位相に一致するように位相を調整する第4回路カウンタ22の傾き補正位相補正のための調整を行う回路として機能する。さらに、比較廃棄回路235は、傾き補正回路236による調整後、次のタイミングパケットを受信した場合に、第1係数と第2係数との差が所定値を超えたとき、受信したタイミングパケットを廃棄する第5回路として機能する。また、ワーストn検出回路234は、第1係数および第2係数を一定時間収集し、この収集した第1係数および第2係数のワーストn値n:整数を所定値として設定する第6回路として機能する。この同期化回路23の入力は、送信側装置1から送信されるタイミングパケットにより得られたカウンタ12のタイムスタンプである。差分算出回路231は、IEEE1588規格で規定された手順に則り、タイミングパケットにより得られたカウンタ12のタイムスタンプを入力とし、カウンタ12とカウンタ22との差分を算出する。周期計測回路232は、タイミングパケットの周期を実測する。傾き算出回路233は、差分算出回路231で算出したカウンタ12とカウンタ22との差分と、周期計測回路232で実測した周期とから傾き値を算出する。ワーストn検出回路234は、傾き算出回路233で算出された傾き値を入力とし、この入力された傾き値のワーストn値を検出して保持する。このワーストn値は、傾き値の理想値が0であるため、単純に側と-側の両方を検出する。図3においては、後述する図4を例に、ワーストn値として-側ワースト10、側ワースト10の場合を図示している。比較廃棄回路235は、ワーストn検出回路234で検出して保持したワーストn値を閾値とし、この閾値と傾き算出回路233で算出した傾き値とを比較し、この閾値を超える傾き値を廃棄する。ここでは、-側閾値と側閾値との間にある傾き値だけを後段の傾き補正回路236に伝達する。傾き補正回路236は、比較廃棄回路235から伝達された傾き値から単位時間当たりのカウンタ22の補正量を算出し、この補正量をカウンタ22へ出力する。これにより、この受信側装置2のカウンタ22を送信側装置1のカウンタ12に同期させる。ここで一例として、送信側装置1と受信側装置2とを接続するネットワーク3の輻輳が発生した場合を考える。ネットワーク3の輻輳時、パケットが遅れて到着するので、周期計測回路232の出力は大きくなる。一方、差分算出回路231の出力値は、パケットが遅れただけのため、変わらない。よって、傾き算出回路233は、異常に小さな傾き値を算出する。この異常な傾き値を、ワーストn値を閾値とした制御により廃棄する。また、ネットワーク3の輻輳ではなく、意図的にタイミングパケットの周期を大きくした場合、周期計測回路232の出力が同様に大きくなるが、タイミングパケットのタイムスタンプが進んでいるため、差分算出回路231の出力値も大きくなる。その結果、傾き値が変わらないため、これの影響を受けない。以上により、ネットワーク3の輻輳により発生する同期精度の悪化を防ぐことが可能となる。すなわち、ネットワーク3の輻輳による変動か、意図的な変動かの区別が可能となり、この意図的な変動の影響を受けることがない。次に、図4により、図3に示した同期化回路23内のワーストn検出回路234の構成および動作を説明する。図4において、ワーストn検出回路234は、ワーストn側検出回路2341と、ワーストn-側検出回路2342から構成される。ワーストn側検出回路2341は、従属接続された10段のワースト10回路から構成される。1段目のワースト10回路は、フリップフロップFFと比較器CP1とフリップフロップWORST1から構成され、2段目~9段目のワースト10回路は、マルチプレクサMUX2~MUX9と比較器CP2~CP9とANDゲートAND2~AND9とORゲートOR2~OR9とフリップフロップWORST2~WORST9から構成され、10段目のワースト10回路は、マルチプレクサMUX10と比較器CP10とANDゲートAND10とフリップフロップWORST10から構成される。1段目のワースト10回路において、クロックに同期して動作するフリップフロップFFに傾き値が入力されて保持され、この保持された傾き値が比較器CP1およびフリップフロップWORST1、さらに2段目以降のマルチプレクサ0入力端子MUX2へ出力される。このフリップフロップFFから出力された傾き値は、比較器CP1で基準値より大きいか判断され、大きい場合にフリップフロップWORST1のイネーブル信号ENが活性化され、この傾き値がフリップフロップWORST1に保持される。このフリップフロップWORST1に保持された傾き値は、2段目のマルチプレクサ1入力端子MUX2に出力される。そして、このマルチプレクサMUX2において、0入力端子に入力された傾き値と、1入力端子に入力された傾き値とのうち、大きい方が選択される。以降、2段目~9段目の各ワースト10回路において順に、マルチプレクサMUX2~MUX9で選択された傾き値は、比較器CP2~CP9で基準値より大きいか判断され、大きい場合にフリップフロップWORST2~WORST9のイネーブル信号ENが活性化され、この傾き値がフリップフロップWORST2~WORST9に保持される。このフリップフロップWORST2~WORST9に保持された傾き値は、次段のマルチプレクサ1入力端子MUX3~MUX10に出力される。そして、このマルチプレクサMUX3~MUX10において、0入力端子に入力された傾き値と、1入力端子に入力された傾き値とのうち、大きい方が選択される。最後に、10段目のワースト10回路において、マルチプレクサMUX10で選択された傾き値は、比較器CP10で基準値より大きいか判断され、大きい場合にフリップフロップWORST10のイネーブル信号ENが活性化され、この傾き値がフリップフロップWORST10に保持される。このフリップフロップWORST10に保持された傾き値は、ワーストn側検出回路2341の側ワースト10の閾値信号として出力される。図示しないが、ワーストn-側検出回路2342においても、ワーストn側検出回路2341と同様に、従属接続された10段のワースト10回路から構成される。ただし、各段の比較器は、不等号の向きが側と異なり、側で>のものが-側では<となる。そして、傾き値は、各比較器で基準値より小さいか判断され、小さい場合にフリップフロップに保持され、最後に、ワーストn-側検出回路2342から、-側ワースト10の閾値信号が出力される。以上により、ワーストn検出回路234は、ワーストn側検出回路2341で側ワースト10の閾値信号を生成し、ワーストn-側検出回路2342で-側ワースト10の閾値信号を生成して、この側と-側との閾値信号を出力することができる。<変形例>1ワーストn検出回路234は、図4に示すようなハードウエアで構成する場合に限らず、ソフトウエアで実現することも可能である。この場合に、タイミングパケットの周期がソフト処理時間に対して十分長い場合、上記ワーストn検出回路が不要となる。2上記ワーストn検出回路のワーストn値をソフトウエアで周期的に収集することにより、傾き値の分布が判明するので、標準正規分布表により閾値を設定することも可能である。すなわち、標準正規分布表により所定値を設定する第7回路として機能する。この場合にも、上記1と同様に、タイミングパケットの周期がソフト処理時間に対して十分長いことが条件である。<実施の形態の効果>以上説明した本実施の形態によれば、受信側装置2の同期化回路23として、差分算出回路231、周期計測回路232、傾き算出回路233および傾き補正回路236を備え、さらに望ましくは、比較廃棄回路235、ワーストn検出回路234を備えたことにより、以下の効果を得ることができる。1受信側装置2のローカルクロック発生器21のカウント値の変化傾きが、送信側装置1から受信したタイミングパケットに含まれるタイムスタンプに基づくカウント値の変化傾きに一致するように、受信側装置2のローカルクロック発生器21のクロック間隔を調整することができる。2受信側装置2のローカルクロック発生器21のクロックの位相を、送信側装置1から受信したタイミングパケットの位相に一致するように調整することができる。3クロック間隔およびクロックの位相を調整した後、次のタイミングパケットを受信した場合に、カウント値の変化傾きの差が所定値を超えたとき、受信したタイミングパケットを廃棄することができるので、遅延変動分を除去することが可能となる。4同期パケットの周期を意図的に変動させても、同期精度に影響することがない。5ネットワーク3の遅延変動を測定するしくみが不要であり、単純にタイミングパケットの周期だけを測定すればよい。6廃棄制御の統計的手法を、例えば最小二乗法などの方法に比べ、ワーストn検出回路234はずっと簡単な回路で実現することができる。7回路規模が小さいため、FPGAなど、小さな規模のデバイスに容易に適用可能である。8ワーストn検出回路234の計算時間は、数クロックであるため、計算時間による補正遅れの影響を考慮する必要がない。以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。"