"オーミック電極の形成方法であって、半導体層の表面に複数種類の金属を積層し、積層電極部を形成する積層電極部形成工程と、前記積層電極部を熱処理するアニール工程と、熱処理後の前記積層電極部を被覆部で被覆し、被覆電極部を形成する被覆電極部形成工程と、前記被覆電極部を覆うように前記半導体層の表面に絶縁体膜を形成する絶縁体膜形成工程と、前記被覆電極部に対応して開口が形成されているレジスト膜を前記絶縁体膜の表面にパターニングするレジスト膜形成工程と、前記レジスト膜の前記開口から露出する前記絶縁体膜を除去し、前記被覆電極部を露出させる露出工程と、硫酸を含むエッチング液を用いて前記レジスト膜を除去するレジスト膜除去工程と、を備えており、前記被覆部の材料は、金又は白金であるオーミック電極形成方法。前記エッチング液が、硫酸加水である請求項1に記載のオーミック電極形成工程。前記積層電極部は、第1金属層と第2金属層と第3金属層を有しており、前記第1金属層は、前記半導体層側に設けられており、その材料がバナジウム、又はチタンであり、前記第2金属層は、前記第1金属層と前記第3金属層の間に設けられており、その材料がアルミニウムであり、前記第3金属層は、前記被覆部側に設けられており、その材料がモリブテン、又はニッケルである請求項1又は2に記載のオーミック電極形成工程。前記アニール工程と前記被覆電極部形成工程の間に、前記積層電極部の表面にニッケル、チタン、又はコバルトの接着層を形成する接着層形成工程をさらに備える請求項1~3のいずれか一項に記載のオーミック電極形成工程。半導体層の表面に設けられているオーミック電極であって、前記半導体層の表面に接触するとともに、複数種類の金属が積層している積層電極部と、前記積層電極部を被覆する被覆部と、を備えており、前記被覆部が合金化していない金又は白金であるオーミック電極。一般的に、この種のオーミック電極は、絶縁体膜で覆われており、絶縁体膜に形成されたコンタクトホールを介して外部と電気的に接続して用いられる。コンタクトホールは、絶縁体膜の表面にレジスト膜をパターニングした後に、絶縁体膜の一部を除去することで形成される。レジスト膜の残渣は汚染源となることから、コンタクトホールを形成した後に、レジスト膜を完全に除去することが望まれる。レジスト膜を完全に除去するためには、硫酸を含む強酸のエッチング液を用いるのが望ましい。しかしながら、レジスト膜を除去する段階では、オーミック電極がコンタクトホールから露出している。このため、レジスト膜を除去するために供給されるエッチング液の一部は、コンタクトホールを介してオーミック電極にも供給される。上記したように、この種のオーミック電極は、オーミック接触性を改善するために、積層電極部を被覆部で被覆した後に高温の熱処理が実施されている。このため、被覆部は、熱拡散することによって積層電極部との間で合金化している。合金化された被覆部は、強酸のエッチング液によって溶解することから、オーミック電極の表面が強酸のエッチング液によってエッチングされてしまう。この結果、オーミック電極の表面にダメージが形成され、例えば、外部との電気的な接続が劣化するという問題が生じてしまう。このような事態を避けるためには、アッシング、有機洗浄、又は剥離液等の弱い洗浄方法を用いることができるが、このような弱い洗浄方法では、レジスト膜を完全に除去することができない。このため、弱い洗浄方法では、レジスト膜の残渣が汚染源となり、半導体装置の特性に悪影響を与えてしまう。本明細書で開示される技術は、硫酸を含むエッチング液を利用してレジスト膜を除去することが可能となるようなオーミック電極の形成方法を提供することを目的としている。また、本明細書で開示される技術は、そのような形成方法で形成されたオーミック電極を提供することも目的としている。本明細書で開示される技術では、被覆部を形成する工程が、積層電極部を熱処理した後に実施されることを特徴としている。このため、被覆部は、合金化しておらず、単一の金属層の状態が維持されている。単一の金属層の状態を維持する被覆部は、硫酸を含む強酸のエッチング液に対してエッチング耐性を有する。このため、本明細書で開示される技術では、強酸のエッチング液を利用してレジスト膜を除去することが可能となり、レジスト膜の残渣の問題が解決される。すなわち、本明細書で開示されるオーミック電極の形成方法は、積層電極部形成工程とアニール工程と被覆電極部形成工程と絶縁体膜形成工程とレジスト膜形成工程と露出工程とレジスト膜除去工程を備える。積層電極部形成工程では、半導体層の表面に複数種類の金属が積層され、積層電極部が形成される。アニール工程では、積層電極部が熱処理される。被覆電極部形成工程では、熱処理後の積層電極部を被覆部で被覆し、被覆電極部が形成される。絶縁体膜形成工程では、被覆電極部を覆うように半導体層の表面に絶縁体膜が形成される。レジスト膜形成工程では、被覆電極部に対応して開口が形成されているレジスト膜が絶縁体膜の表面にパターニングされる。露出工程では、レジスト膜の開口から露出する絶縁体膜が除去され、被覆電極部が露出される。レジスト膜除去工程では、硫酸を含むエッチング液を用いてレジスト膜が除去される。ここで、被覆部の材料には、金又は白金が用いられている。上記形成方法では、被覆部を形成する工程が、積層電極部を熱処理した後に実施されることを特徴としている。このため、被覆部は、合金化しておらず、単一の金属層の状態が維持されており、硫酸を含む強酸のエッチング液に対してエッチング耐性を有している。硫酸を含むエッチング液は、硫酸加水であってもよい。積層電極部は、第1金属層と第2金属層と第3金属層を有していてもよい。第1金属層は、半導体層側に設けられており、その材料がバナジウム、又はチタンであってもよい。第2金属層は、第1金属層と第3金属層の間に設けられており、その材料がアルミニウムであってもよい。第3金属層は、被覆部側に設けられており、その材料がモリブテン、又はニッケルであってもよい。アニール工程と被覆電極部形成工程の間に、積層電極部の表面にニッケル、チタン、又はコバルトの接着層を形成する接着層形成工程をさらに備えていてもよい。このような接着層が設けられていると、積層電極簿と被覆部の接着性が向上する。本明細書で開示されるオーミック電極は、半導体層の表面に接触するとともに複数種類の金属が積層している積層電極部と、その積層電極部を被覆する被覆部を備えている。本明細書で開示されるオーミック電極では、被覆部が合金化していない金又は白金であることを特徴としている。このような形態のオーミック電極は、本明細書で開示される形成方法を利用して形成されたことを反映している。本明細書で開示される技術によると、被覆部を形成する工程が熱処理の後に実施されるので、熱処理によって被覆部が合金化することがない。この結果、硫酸を含むエッチング液を利用してレジスト膜を除去することができ、レジスト膜の残渣が汚染源となる問題を抑えることができる。以下、図1~6を参照して、1つの実施形態のオーミック電極を形成する方法の概要を説明する。本実施形態のオーミック電極は、トランジスタ、スイッチング素子、ダイオード、発光素子、受光素子、又は表面弾性波素子SAW等の様々な半導体装置に用いられる。本実施形態では、半導体材料に窒化物半導体が用いられているが、この例に限定するものではなく、他の半導体材料、例えば、シリコン、炭化珪素、ガリウム砒素等の半導体材料が用いられてもよい。図1に示されるように、窒化ガリウムGaNの半導体層1の表面に複数種類の金属が積層した積層電極部2を形成する。積層電極部2に積層される金属層の数及びその種類は特に限定されるものではないが、半導体層1の表面に対してオーミック接触するのに適した数及び種類が望ましい。第1金属層2aは、低抵抗化を目的として形成されており、その材料には、例えばバナジウム、又はチタンが用いられてもよい。第2金属層2bは、低抵抗化を目的として形成されており、その材料には、例えばアルミニウムが用いられてもよい。第3金属層2cは、密着性の改善を目的として形成されており、その材料には、例えばモリブテン、又はニッケルが用いられてもよい。積層電極部2の形成方法は、既知の様々な技術を利用することができ、特に限定されるものではない。本実施形態の積層電極部2は、電子ビーム蒸着法、スパッタ法、CVD法、抵抗加熱蒸着法、又は原子層成膜法ALDを利用して半導体層1の表面に積層してもよい。積層電極部2を形成した後に、積層電極部2のオーミック接触性を向上させるために、熱処理が実施される。熱処理の条件は、特に限定されるものではなく、積層電極部2と半導体層1のオーミック接触性が向上する範囲内で適宜に設定される。一例では、熱処理の温度が約600~850°Cであり、熱処理時間が約30秒~5分であってもよい。これにより、積層電極部2では、第1金属層2aと第2金属層2bと第3金属層2cが相互に拡散し、第1金属層2aと第2金属層2b、及び第2金属層2bと第3金属層2cの明白な接合界面が消失する。積層電極部2の形態には、熱処理が施されたが明白に反映している。この拡散は、オージェ電子分光法により確認することができる。次に、図2に示されるように、積層電極部2の表面に被覆部3を被覆する。被覆部3は、積層電極部2が酸化されるのを抑制するために、はんだとの濡れ性を改善するために、又は他の理由のために形成されてもよい。被覆部3の材料には、金Au、白金Pt、又はこれらが積層された積層被覆部が用いられてもよい。被覆部3の形成方法は、既知の様々な技術を利用することができ、特に限定されるものではない。本実施形態の被覆部3は、電子ビーム蒸着法、スパッタ法、CVD法、又は抵抗加熱蒸着法を利用して積層電極部2の表面に形成してもよい。なお、積層電極部2を熱処理した後、被覆部3を被覆する前に、積層電極部2と被覆部3の間に、積層電極部2と被覆部3の接着性を向上させるために、ニッケルNi、チタンTi、又はコバルトCoの接着層を形成してもよい。ここで、本願明細書では、便宜の上で、積層電極部2と被覆部3の組合せを被覆電極部4という。次に、図3に示されるように、被覆電極部4を被覆するように半導体層1の表面に絶縁体膜5を形成する。絶縁体膜5は、半導体層1の表面を保護するために、積層電極部2を図示しない他の部材から絶縁するために形成されてもよい。一例では、絶縁体膜5の材料には、窒化シリコンSiN、二酸化ケイ素SiO2又は酸化アルミニウムAl2O3が用いられてもよい。絶縁体膜5の形成方法は、既知の様々な技術を利用することができ、特に限定されるものではない。本実施形態の絶縁体膜5は、CVD法、ALD法、スパッタ法を利用して半導体層1の表面に形成してもよい。また、後述する実施例で示されるように、絶縁体膜5は、ゲート絶縁膜として用いられてもよい。次に、図4に示されるように、絶縁体膜5の表面にレジスト膜6を形成する。レジスト膜6は、被覆電極部4に対応して開口7が形成されるようにパターニングされている。レジスト膜6の材料は、硫酸を含む強酸のエッチング液で除去可能なものであれば特に限定されるものではない。次に、図5に示されるように、レジスト膜6の開口7から露出する絶縁体膜5を除去し、被覆電極部4を露出させる。絶縁体膜5を除去する方法は、既知の様々な技術を利用することができ、特に限定されるものではない。本実施形態の絶縁体膜5は、RIEReactiveIonEtching法、ウェットエッチング法、又はICPInductivelyCoupledPlasma法を利用して除去してもよい。これにより、被覆電極部4が外部と電気的に接続するためのコンタクトホールが形成される。次に、図6に示されるように、硫酸を含むエッチング液を利用して、レジスト膜6を除去する。硫酸を含むエッチング液は、極めて強い酸性であり、レジスト膜6を良好に除去することができる。本実施形態では、硫酸を含むエッチング液には、硫酸加水が用いられており、レジスト膜6を除去するこの工程は、キャロス洗浄とも称される。このように、キャロス洗浄によってレジスト膜6は良好に除去されるので、レジスト膜6の残渣による汚染等が抑制されている。このとき、エッチング液の一部は、コンタクトホールを介して被覆電極部4にも供給される。しかしながら、被覆電極部4の被覆部3は、熱処理の後に積層されたものであり、単一の金属層の形態を維持している。すなわち、被覆電極部4の被覆部3は熱拡散しておらず、積層電極部2との間に明白な接合界面が存在し、合金化していない。このことは、走査型電子顕微鏡、透過型電子顕微鏡TransmissionElectronMicroscope:TEM等を用いて確認することができる。被覆電極部4の被覆部3が単一の金属層の形態を維持しているので、硫酸を含むエッチング液に対してエッチング耐性を有しており、被覆電極部4の表面がエッチングされることが防止されている。この結果、被覆電極部4の表面のダメージが抑えられる。以下、図7~図14を参照して、第1実施例のノーマリオフ型のHEMTを製造する方法を説明する。まず、図7に示されるように、半導体下層12と半導体上層14が積層した半導体層10を用意する。半導体下層12は、ノンドープの窒化ガリウムGaNである。半導体上層14は、ノンドープの窒化アルミニウムガリウムAlGaNであり、アルミニウムの組成比が約25であり、その厚みが約20nmである。このように、半導体下層12と半導体上層14のバンドギャップが異なっており、半導体下層12と半導体上層14がヘテロ接合を構成している。このため、半導体下層12と半導体上層14のヘテロ接合面近傍に2次元電子ガス層が誘起されており、この2次元電子ガス層がチャネルとして利用される。半導体下層12と半導体上層14は、有機金属気相成長法MOCVDMetalOrganicChemicalVaporDepositionを利用して、図示しないサファイア基板上に積層して形成されている。次に、図8に示されるように、第2半導体層14を貫通するトレンチ16を形成する。トレンチ16は、RIEReactiveIonEtching法を利用して形成されている。この例では、トレンチ16が第2半導体層14を貫通して第1半導体層12にまで達しているが、この例に代えて、第2半導体層14を貫通しないように形成されていてもよい。後述するように、このトレンチ16内には、絶縁ゲートが形成される。このため、第1実施例のHEMTでは、トレンチ16の下方の低い電子密度を利用して、ノーマリオフ型の絶縁ゲートが構成される。次に、図9に示されるように、半導体層10の表面にドレイン用積層電極部22とソース用積層電極部32を形成する。ドレイン用積層電極部22とソース用積層電極部32はいずれも、電子ビーム蒸着法を利用して形成されており、バナジウムV/アルミニウムAl/モリブテンMoが積層して形成されている。次に、ドレイン用積層電極部22とソース用積層電極部32が形成された半導体層10は、アニール炉内に搬入され、熱処理が施される。熱処理温度は約600°Cであり、その熱処理時間は約5分である。これにより、ドレイン用積層電極部22と半導体層10のオーミック接触性、及びソース用積層電極部32と半導体層10のオーミック接触性の双方が向上する。また、この熱処理によって、バナジウムVとアルミニウムAlの間が合金化され、及びアルミニウムAlとモリブテンMoの間が合金化され、これらの明白な接合界面が消失する。次に、図10に示されるように、ドレイン用積層電極部22を被覆するドレイン用被覆部24を形成する。また、ソース用積層電極部32の表面を被覆するソース用被覆部34を形成する。ドレイン用被覆部24及びソース用被覆部34はいずれも、電子ビーム蒸着法を利用して同時に形成されており、その材料が金Auである。ここで、本明細書では、ドレイン用積層電極部22とドレイン用被覆部24の組合せをドレイン電極20と称し、ソース用積層電極部32とソース用被覆部34の組合せをソース電極30と称する。次に、図11に示されるように、ドレイン電極20及びソース電極30を覆うように、半導体層10の表面に絶縁体膜42を形成する。絶縁体膜42は、CVD法を利用して形成されており、その材料が窒化シリコンSiNである。絶縁体膜42は、トレンチ16の内壁も被膜して形成されている。絶縁体膜42の厚みは50nmである。次に、図12に示されるように、絶縁体膜42の表面にレジスト膜44を形成する。レジスト膜44は、ドレイン電極20とソース電極30のそれぞれに対応して開口46が形成されるようにパターニングされている。レジスト膜44の材料は、ノボラック系有機膜である。次に、図13に示されるように、RIEReactiveIonEtching法を利用して、レジスト膜44の開口46から露出する絶縁体膜42を除去し、ドレイン電極20及びソース電極30を露出させる。これにより、ドレイン電極20及びソース電極30が外部と電気的に接続するためのコンタクトホールが形成される。次に、キャロス洗浄を実施し、残存するレジスト膜44を除去する。キャロス洗浄に用いられる硫酸加水硫酸:過酸化水素=5:2は、強酸性のエッチング液であり、レジスト膜44を良好に除去することができる。このため、本実施例の方法では、レジスト膜44の残渣による汚染等が抑制されている。このとき、エッチング液の一部は、コンタクトホールを介してドレイン電極20及びソース電極30にも供給される。しかしながら、ドレイン用被覆部24及びソース用被覆部34は、熱処理の後に積層されたものであり、単一の金属層の形態を維持している。このため、ドレイン用被覆部24及びソース用被覆部34は、硫酸加水に対してエッチング耐性を有しており、ドレイン電極20及びソース電極30の表面がエッチングされることが防止されている。この結果、ドレイン電極20及びソース電極30の表面のダメージが抑えられており、良好な特性を得ることができる。最後に、図14に示されるように、電子ビーム蒸着法を利用して、トレンチ16に対応してゲート電極52が形成される。このように絶縁体膜42の一部は、ゲート絶縁膜としても用いられている。図15~図19を参照して、第2実施例のノーマリオフ型のHEMTを製造する方法を説明する。ドレイン用積層電極部22とソース用積層電極部32を熱処理する工程図9参照までは、第1実施例のHEMTの製造方法と同様である。なお、第1実施例の共通する構成要素に関しては共通の符号を付し、その説明を省略することがある。次に、図15に示されるように、ドレイン用積層電極部22を被覆するドレイン用接着層23及びドレイン用被覆部24を形成する。また、ソース用積層電極部32の表面を被覆するソース用接着層33及びソース用被覆部34を形成する。第2実施例のHEMTの製造方法では、ドレイン電極20とソース電極30のそれぞれに、接着層23,33を形成することを特徴としている。接着層23,33は、積層電極部22,32と被覆部24,34の接着性を向上させるために形成されており、その材料にはニッケルNiが用いられている。さらに、第2実施例のHEMTの製造方法では、図15に示されるように、ドレイン電極20とトレンチ16の間の半導体層10の表面に、パンチスルー抑制電極60を形成することを特徴としている。パンチスルー抑制電極60は、コンタクト層63とパンチスルー抑制電極用被覆部64を備えている。コンタクト層63の材料にはニッケルNiが用いられており、パンチスルー抑制電極用被覆部64の材料には金Auが用いられている。パンチスルー抑制電極60は、半導体層10に対してショットキー接触している。パンチスルー抑制電極60は、ドレイン電極20及びソース電極30の接着層23,33と被覆部24,34を形成するのと同時に形成される。このため、パンチスルー抑制電極60は、特別な工程を追加することなく、ドレイン電極20及びソース電極30と同時に形成することができる。パンチスルー抑制電極60には、接地電圧又は十分に低い電圧を印加して用いられる。これにより、トレンチ16内に形成される絶縁ゲートのドレイン側端部に集中する電界を緩和し、その端部で発生するパンチスルーを抑制することができる。次に、図16に示されるように、ドレイン電極20,パンチスルー抑制電極60及びソース電極30を覆うように、半導体層10の表面に絶縁体膜42を形成する。次に、図17に示されるように、絶縁体膜42の表面にレジスト膜44を形成する。レジスト膜44は、ドレイン電極20,パンチスルー抑制電極60とソース電極30のそれぞれに対応して開口46が形成されるようにパターニングされている。次に、図18に示されるように、RIEReactiveIonEtching法を利用して、レジスト膜44の開口46から露出する絶縁体膜42を除去し、ドレイン電極20,パンチスルー抑制電極60及びソース電極30を露出させる。次に、キャロス洗浄を実施し、残存するレジスト膜44を除去する。この例でも、ドレイン用被覆部24、パンチスルー抑制電極用被覆部64及びソース用被覆部34は、熱処理の後に積層されたものであり、単一の金属層の形態を維持している。このため、ドレイン用被覆部24,パンチスルー抑制電極用被覆部64及びソース用被覆部34は、硫酸加水に対してエッチング耐性を有しており、ドレイン電極20,パンチスルー抑制電極60及びソース電極30の表面がエッチングされることが防止されている。最後に、図19に示されるように、電子ビーム蒸着法を利用して、トレンチ16に対応してゲート電極52が形成される。以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。"