"出力電圧制御手段を有し、入力電圧を所定の出力電圧に変換して出力する電力変換部と、外部機器と双方向通信を行うと共に前記電力変換部の動作を監視又は制御する制御回路とを備えた電源装置において、前記制御回路は、ハイインピーダンスの入力段を有するデジタルインプット、及び、ハイレベル、ローレベル又はハイインピーダンスに切り替え可能な出力段を有するデジタルアウトプットで構成されたIOポートと、ハイインピーダンスの入力段を有する受信用のRXD端子、及びローレベル又はハイインピーダンスの信号を出力可能な出力段を有する送信用のTXD端子が設けられ通信を行うUARTモジュールと、前記IOポート、前記UARTモジュール及び前記電力変換部に接続され、メモリに記録されたプログラムを実行して各種の処理や演算を行うCPUと、前記IOポート、前記UARTモジュール及び前記CPUに電源供給する第一の直流電源とを備え、前記デジタルインプット、前記デジタルアウトプット、前記RXD端子及び前記TXD端子が互いに接続され、当該接続点であるINFラインがプルアップ抵抗を介して前記第一の直流電源にプルアップされ、さらに前記制御回路は、前記INFラインを外部に接続可能にするINF端子と、前記IOポート、前記UARTモジュール、前記CPU及び前記第一の直流電源の各グランド側端子を共通化して外部に接続可能にするGND端子とを備え、使用に際して、前記制御回路のINF端子及びGND端子が外部機器に連結され、連結された前記INFライン及びGNDラインを通じて双方向通信可能に設けられたことを特徴とする電源装置。前記IOポートは、前記デジタルインプット及び前記デジタルアウトプットが一体に構成され、前記CPUからの指示により、何れかの機能に切り替えられる請求項1記載の電源装置。出力電圧制御手段を有し入力電圧を所定の出力電圧に変換して出力する電力変換部と、外部機器と双方向通信を行うと共に前記電力変換回路の動作を監視又は制御する制御回路とを備えた電源装置において、前記制御回路は、ハイインピーダンスの入力段を有するデジタルインプット、及び、ハイレベル、ローレベル又はハイインピーダンスに切り替え可能な出力段を有するデジタルアウトプットで構成されたIOポートと、ハイインピーダンスの入力段を有する受信用のRXD端子、及びローレベル又はハイインピーダンスの信号を出力可能な出力段を有する送信用のTXD端子が設けられ通信を行うUARTモジュールと、前記IOポート、前記UARTモジュール及び前記電力変換部に接続され、メモリに記録されたプログラムを実行して各種の処理や演算を行うCPUと、前記IOポート、前記UARTモジュール及び前記CPUに電源供給する第一の直流電源とを備え、前記デジタルインプット及び前記RXD端子が互いに接続され、当該接続点が第一のプルアップ抵抗を介して前記第一の直流電源にプルアップされると共に、当該接続点が第一のNPNトランジスタのコレクタに接続され、前記デジタルアウトプット及び前記TXD端子が互いに接続され、当該接続点が第二のプルアップ抵抗を介して前記第一の直流電源にプルアップされると共に、当該接続点が第二のNPNトランジスタのベースに接続され、前記第一のNPNトランジスタのベースと前記第二のNPNトランジスタのコレクタとが互いに接続され、その接続点であるINFラインが第三のプルアップ抵抗を介して前記第一の直流電源にプルアップされ、前記第一及び第二のNPNトランジスタのエミッタ同士が互いに接続されてグランド側端子となり、さらに前記制御回路は、前記INFラインを外部に接続可能にするINF端子と、前記IOポート、前記UARTモジュール、前記CPU、前記第一の直流電源及び前記第一及び第二のNPNトランジスタの各グランド側端子を共通化して外部に接続可能にするGND端子とを備え、使用に際して、前記制御回路のINF端子及びGND端子が外部機器に連結され、連結されたINFライン及びGNDラインを通じて双方向通信可能に設けられたことを特徴とする電源装置。前記制御回路は、前記第一の直流電源と絶縁された第二の直流電源が設けられ、前記第一及び第二のNPNトランジスタに代えて、入力側の発光ダイオード及び出力側のフォトトランジスタにより入出力が絶縁された第一及び第二のフォトカプラが設けられ、前記デジタルインプット及び前記RXD端子の接続点が、第一のフォトトランジスタのコレクタに接続され、前記デジタルアウトプット及び前記TXD端子の接続点が、第二の発光ダイオードのアノードに接続され、第一の発光ダイオードのアノードと第二のフォトトランジスタのコレクタとが互いに接続され、その接続点であるINFラインが第三のプルアップ抵抗を介して前記第二の直流電源にプルアップされ、前記第一のフォトトランジスタのエミッタ及び第二の発光ダイオードのカソードが互いに接続されて、前記IOポート、前記UARTモジュール、前記CPU、及び前記第一の直流電源と共通のグランド側端子となり、前記第一の発光ダイオードのカソード及び第二のフォトトランジスタのエミッタが互いに接続されて、前記第二の直流電源と共通のグランド側端子となり、さらに前記制御回路は、前記INFラインを外部に接続可能にするINF端子と、前記第二の直流電源及び前記第一の発光ダイオード及び第二のフォトトランジスタのグランド側端子を外部に接続可能にするGND端子とを備えた請求項3記載の電源装置。前記制御回路には、前記第二の直流電源に代えて、外部からの直流電圧の供給を受けるための外部電源接続用のVB端子が設けられ、前記第一の発光ダイオードと前記第二のフォトトランジスタとの接続点であるINFラインが、前記第三のプルアップ抵抗を介して前記VB端子に接続された請求項4記載の電源装置。前記請求項1又は2記載の電源装置を1台以上と、当該電源装置が有する前記制御回路と同様の構成を備えた前記外部機器とを備え、前記外部機器と前記電源装置の前記INF端子同士、及び前記外部機器と前記電源装置の前記GND端子同士がそれぞれ連結され、前記電源装置の前記制御回路は、前記外部機器と連結されたINFライン及びGNDラインを通じて双方向通信を行うことを特徴とする電源システム。個々の前記電源装置の前記INF端子同士が互いに接続され、その接続点と前記外部機器の前記INF端子との間にONOFFスイッチが挿入され、前記ONOFFスイッチをオフすることによって前記電源装置の前記電力変換部が動作を一括停止させる請求項6記載の電源システム。前記ONOFFスイッチをオンからオフに切り替えたとき、個々の前記電源装置の前記制御回路は、通信を行わない待機状態が解除された時から一定時間を経過しても通信情報が受信されないことを検知して、前記電力変換部の動作を停止させる請求項7記載の電源システム。個々の前記電源装置の前記INF端子ごとにONOFFスイッチの一端が接続され、個々の前記ONOFFスイッチの他端同士が互いに接続され、当該他端同士の接続点と前記外部機器の前記INF端子との間にONOFFスイッチが挿入され、前記ONOFFスイッチをオフすることによって、対応する前記電源装置の前記電力変換部が動作を停止させる請求項6記載の電源システム。前記ONOFFスイッチをオンからオフに切り替えたとき、対応する前記電源装置の前記制御回路は、通信を行わない待機状態が解除された時から一定時間を経過しても通信情報が受信されないことを検知して、前記電力変換部の動作を停止させる請求項9記載の電源システム。前記請求項3又は4記載の電源装置を1台以上と、当該電源装置が有する前記制御回路と同様の構成を備えた前記外部機器とを備え、前記外部機器と前記電源装置の前記INF端子同士、及び前記外部機器と前記電源装置の前記GND端子同士がそれぞれ連結され、前記電源装置の前記制御回路は、前記外部機器と連結されたINFライン及びGNDラインを通じて双方向通信を行うことを特徴とする電源システム。前記請求項5記載の電源装置を1台以上と、当該電源装置が有する前記制御回路と同様の構成を備えた前記外部機器とを備え、前記外部機器と前記電源装置の前記INF端子同士、及び前記外部機器と前記電源装置の前記GND端子同士がそれぞれ連結され、前記外部機器及び個々の前記電源装置に設けられた前記VB端子同士が互いに接続され、前記外部機器の前記VB端子及び前記GND端子の間に、前記第一の直流電源と絶縁された第三の直流電源が設けられ、前記電源装置の前記制御回路は、前記外部機器と連結されたINFライン及びGNDラインを通じて双方向通信可能に設けられたことを特徴とする電源システム。前記外部機器の前記INF端子及び前記GND端子の間にONOFFスイッチが挿入され、前記ONOFFスイッチをオンすることによって前記電源装置の前記電力変換部の動作を一括停止させる請求項11又は12記載の電源システム。前記ONOFFスイッチをオフからオンに切り替えたとき、個々の前記電源装置の前記制御回路は、通信を行わない待機状態が解除された時から一定時間を経過しても前記通信情報が受信されないことを検知して、前記電力変換部の動作を停止させる請求項13記載の電源システム。前記外部機器の前記TXD端子から出力されて前記INFラインを通じて前記電源装置へ送信される通信フレーム、及び、個々の前記電源装置の前記TXD端子から出力されて前記INFラインを通じて前記外部機器へ送信される通信フレームは、少なくとも1フレーム中に、個々の前記電源装置に付与されているアドレス情報と各種のデータ情報とを含むように構成され、前記電源装置のUARTモジュールは、前記外部機器から自己のアドレスと一致するアドレス情報を含む通信フレームを受信するまで、CPUの指示により、通信を不能にする請求項6,11,12記載の電源システム。従来のUART方式を用いた電源システム10の場合、1対1の単方向通信を行うため、電源システム内の電源装置の台数が増えるに従って、通信に必要な通信線の本数が比例的に増加する。高周波の信号が通過するこの種の通信線は、通信線間の容量結合による相互干渉や外来ノイズの影響を受けやすい等の問題があるので、特に配線が長くなるときは、各信号線にグランド線を沿わせたりツイストさせたりして配線しなければならない。例えば、図16に示すように、1台の外部機器18と2台の電源装置121,122を接続する場合、TXD端子同士およびRXD端子同士を連結する通信線が4本あり、さらに各通信線ごとにグランド線を沿わせるために、合計8本の配線が必要になる。従って、電源装置が3台、4台、と増えると、配線が12本、16本、というふうに比例的に増加する。従って、1台の外部機器と多数台の電源装置で電源システムを構成する場合、配線が非常に煩雑になるという問題があった。また、電源装置12のUARTモジュール16は、安価で入手性のよい汎用マイクロコントローラに標準搭載されたものを使用できるが、外部機器18が有する独立した多チャンネルのUARTモジュール20は、汎用マイクロコントローラで実現することは困難である。また、従来のI2C方式を用いた電源システム22の場合、電源装置の台数が増えると、上記の電源システム10のような格別な通信線の増加はない。しかし、上述した通信線間の容量結合による相互干渉等を回避するため、やはり各信号線ごとにグランド線を沿わせるように配線しなければならず、電源装置に対して4本の配線が必要になるため、多数台の電源装置で電源システムを構成する場合に配線が煩雑になるという問題があった。また、I2C方式は、1対多の双方向通信を行うため、上記のように、信号データに電源装置を識別するアドレス情報を持たせなければならない。しかし、図18に示すように、通常、アドレス情報とデータ情報とが分離独立したフレームで送信され、フレーム内にパリティ等のエラー検出を持たないため、例えば外来ノイズ等の影響でアドレス情報にビットエラーが発生すると、命令等の対象でない電源装置にデータ情報が送信されて誤動作しやすく、通信の信頼性が非常に低いものであった。さらに、I2Cモジュールは、UARTモジュールに比べて高機能の通信モジュールであるため、高価なデジタルプロセッサにしか搭載されていないことが多く、コストの増加を招いていた。また、特許文献1の発明に係る電源装置及び電源システムはI2C方式で通信を行うので、従来の電源システム22と同様に、通信線間の容量結合による相互干渉等を回避するための配線の手間の問題、通信の信頼性の問題、通信モジュールのコストの問題などがあった。この発明は、上記背景技術に鑑みて成されたものであり、安価なUARTモジュールを使用し、少ない配線数で信頼性の高い通信を行うことが可能な電源装置及びそれを用いた電源システムを提供することを目的とする。請求項1記載の発明は、出力電圧制御手段を有し、入力電圧を所定の出力電圧に変換して出力する電力変換部と、外部機器と双方向通信を行うと共に前記電力変換部の動作を監視又は制御する制御回路とを備えた電源装置であって、前記制御回路は、ハイインピーダンスの入力段を有するデジタルインプット、及び、ハイレベル、ローレベル又はハイインピーダンスに切り替え可能な出力段を有するデジタルアウトプットで構成されたIOポートと、ハイインピーダンスの入力段を有する受信用のRXD端子、及びローレベル又はハイインピーダンスの信号を出力可能な出力段を有する送信用のTXD端子が設けられ通信を行うUARTモジュールと、前記IOポート、前記UARTモジュール及び前記電力変換部に接続され、メモリに記録されたプログラムを実行して各種の処理や演算を行うCPUと、前記IOポート、前記UARTモジュール及び前記CPUに電源供給する第一の直流電源とを備え、前記デジタルインプット、前記デジタルアウトプット、前記RXD端子及び前記TXD端子が互いに接続され、当該接続点であるINFラインがプルアップ抵抗を介して前記第一の直流電源にプルアップされ、さらに、前記制御回路は、前記INFラインを外部に接続可能にするINF端子と、前記IOポート、前記UARTモジュール、前記CPU及び前記第一の直流電源の各グランド側端子を共通化して外部に接続可能にするGND端子とを備え、使用に際して、前記制御回路のINF端子及びGND端子が外部機器に連結され、連結されたINFライン及びGNDラインを通じて双方向通信可能に設けられた電源装置である。前記IOポートは、前記デジタルインプット及び前記デジタルアウトプットが一体に構成され、前記CPUからの指示により、何れかの機能に切り替えられるものであってもよい請求項2記載の発明。また、請求項3記載の発明は、出力電圧制御手段を有し入力電圧を所定の出力電圧に変換して出力する電力変換部と、外部機器と双方向通信を行うと共に前記電力変換回路の動作を監視又は制御する制御回路とを備えた電源装置であって、前記制御回路は、ハイインピーダンスの入力段を有するデジタルインプット、及び、ハイレベル、ローレベル又はハイインピーダンスに切り替え可能な出力段を有するデジタルアウトプットで構成されたIOポートと、ハイインピーダンスの入力段を有する受信用のRXD端子、及び、ローレベル又はハイインピーダンスの信号を出力することが可能な出力段を有する送信用のTXD端子が設けられ通信を行うUARTモジュールと、前記IOポート、前記UARTモジュール及び前記電力変換部に接続され、メモリに記録されたプログラムを実行して各種の処理や演算を行うCPUと、前記IOポート、前記UARTモジュール及び前記CPUに電源供給する第一の直流電源とを備え、前記デジタルインプット及び前記RXD端子が互いに接続され、当該接続点が第一のプルアップ抵抗を介して前記第一の直流電源にプルアップされると共に、当該接続点が第一のNPNトランジスタのコレクタに接続され、前記デジタルアウトプット及び前記TXD端子が互いに接続され、当該接続点が第二のプルアップ抵抗を介して前記第一の直流電源にプルアップされると共に、当該接続点が第二のNPNトランジスタのベースに接続され、前記第一のNPNトランジスタのベースと前記第二のNPNトランジスタのコレクタとが互いに接続され、その接続点であるINFラインが第三のプルアップ抵抗を介して前記第一の直流電源にプルアップされ、前記第一及び第二のNPNトランジスタのエミッタ同士が互いに接続されてグランド側端子となり、さらに、前記制御回路は、前記INFラインを外部に接続可能にするINF端子と、前記IOポート、前記UARTモジュール、前記CPU、前記第一の直流電源及び前記第一及び第二のNPNトランジスタの各グランド側端子を共通化して外部に接続可能にするGND端子とを備え、使用に際して、前記制御回路のINF端子及びGND端子が外部機器に連結され、連結されたINFライン及びGNDラインを通じて双方向通信可能に設けられた電源装置である。前記制御回路は、前記第一の直流電源と絶縁された第二の直流電源が設けられ、前記第一及び第二のNPNトランジスタに代えて、入力側の発光ダイオード及び出力側のフォトトランジスタにより入出力が絶縁された第一及び第二のフォトカプラが設けられ、前記デジタルインプット及び前記RXD端子の接続点が、第一のフォトトランジスタのコレクタに接続され、前記デジタルアウトプット及び前記TXD端子の接続点が、第二の発光ダイオードのアノードに接続され、第一の発光ダイオードのアノードと第二のフォトトランジスタのコレクタとが互いに接続され、その接続点であるINFラインが第三のプルアップ抵抗を介して前記第二の直流電源にプルアップされ、前記第一のフォトトランジスタのエミッタ及び第二の発光ダイオードのカソードが互いに接続されて、前記IOポート、前記UARTモジュール、前記CPU、及び前記第一の直流電源と共通のグランド側端子となり、前記第一の発光ダイオードのカソード及び第二のフォトトランジスタのエミッタが互いに接続されて、前記第二の直流電源と共通のグランド側端子となり、さらに、前記制御回路は、前記INFラインを外部に接続可能にするINF端子と、前記第二の直流電源及び前記第一の発光ダイオード及び第二のフォトトランジスタのグランド側端子を外部に接続可能にするGND端子とを備えたものであってもよい請求項4記載の発明。また、前記制御回路には、前記第二の直流電源に代えて、外部からの直流電圧の供給を受けるための外部電源接続用のVB端子が設けられ、前記第一の発光ダイオードと前記第二のフォトトランジスタとの接続点であるINFラインが、前記第三のプルアップ抵抗を介して前記VB端子に接続されていてもよい請求項5記載の発明。請求項6記載の発明は、前記請求項1又は2記載の電源装置を1台以上と、当該電源装置が有する前記制御回路と同様の構成を備えた前記外部機器とを備え、前記外部機器と前記電源装置の前記INF端子同士、及び前記外部機器と前記電源装置の前記GND端子同士がそれぞれ連結され、前記電源装置の前記制御回路は、前記外部機器と連結されたINFライン及びGNDラインを通じて双方向通信を行う電源システムである。個々の前記電源装置の前記INF端子同士が互いに接続され、その接続点と前記外部機器の前記INF端子との間にONOFFスイッチが挿入され、前記ONOFFスイッチをオフすることによって前記電源装置の前記電力変換部が動作を一括停止させるものであってもよい請求項7記載の発明。前記ONOFFスイッチをオンからオフに切り替えたとき、個々の前記電源装置の前記制御回路は、通信を行わない待機状態が解除された時から一定時間を経過しても通信情報が受信されないことを検知して、前記電力変換部の動作を停止させてもよい請求項8記載の発明。あるいは、個々の前記電源装置の前記INF端子ごとにONOFFスイッチの一端が接続され、個々の前記ONOFFスイッチの他端同士が互いに接続され、当該他端同士の接続点と前記外部機器の前記INF端子との間にONOFFスイッチが挿入され、前記ONOFFスイッチをオフすることによって、対応する前記電源装置の前記電力変換部が動作を停止させるものであってもよい請求項9記載の発明。前記ONOFFスイッチをオンからオフに切り替えたとき、対応する前記電源装置の前記制御回路は、通信を行わない待機状態が解除された時から一定時間を経過しても通信情報が受信されないことを検知して、前記電力変換部の動作を停止させてもよい請求項10記載の発明。請求項11記載の発明は、請求項3又は4記載の電源装置を1台以上と、当該電源装置が有する前記制御回路と同様の構成を備えた前記外部機器とを備え、前記外部機器と前記電源装置の前記INF端子同士、及び前記外部機器と前記電源装置の前記GND端子同士がそれぞれ連結され、前記電源装置の前記制御回路は、前記外部機器と連結されたINFライン及びGNDラインを通じて双方向通信を行う電源システムである。請求項12記載の発明は、請求項5記載の電源装置を1台以上と、当該電源装置が有する前記制御回路と同様の構成を備えた前記外部機器とを備え、前記外部機器と前記電源装置の前記INF端子同士、及び前記外部機器と前記電源装置の前記GND端子同士がそれぞれ連結され、前記外部機器及び個々の前記電源装置に設けられた前記VB端子同士が互いに接続され、前記外部機器の前記VB端子及び前記GND端子の間に、前記第一の直流電源と絶縁された第三の直流電源が設けられ、前記電源装置の前記制御回路は、前記外部機器と連結されたINFライン及びGNDラインを通じて双方向通信可能に設けられた電源システムである。前記外部機器の前記INF端子及び前記GND端子の間にONOFFスイッチが挿入され、前記ONOFFスイッチをオンすることによって前記電源装置の前記電力変換部の動作を一括停止させるものであってもよい請求項13記載の発明。前記ONOFFスイッチをオフからオンに切り替えたとき、個々の前記電源装置の前記制御回路は、通信を行わない待機状態が解除された時から一定時間を経過しても前記通信情報が受信されないことを検知して、前記電力変換部の動作を停止させてもよい請求項14記載の発明。前記外部機器の前記TXD端子から出力されて前記INFラインを通じて前記電源装置へ送信される通信フレーム、及び、個々の前記電源装置の前記TXD端子から出力されて前記INFラインを通じて前記外部機器へ送信される通信フレームは、少なくとも1フレーム中に、個々の前記電源装置に付与されているアドレス情報と各種のデータ情報とを含むように構成され、前記電源装置のUARTモジュールは、前記外部機器から自己のアドレスと一致するアドレス情報を含む通信フレームを受信するまで、CPUの指示により、通信を不能にしてもよい請求項15記載の発明。この発明の電源装置は、制御回路が一般的なUARTモジュール及びIOポート等を組み合わせた構成なので、安価な汎用マイクロコントローラを使用して容易に実現することができる。また、電源装置外部への接続用端子が少なくて済むのでINF端子、GND端子、VB端子、端子ピン又は端子台を設けるスペースを最小限に抑えることができる。この発明の電源システムは、外部機器と電源装置との間の配線が少ないので、通信線間の容量結合による相互干渉等の問題を回避するための手間が軽減される。特に、送受信される通信フレームは、1フレーム中にデータ情報とアドレス情報とを含むように構成することで、アドレス情報のビットエラー等による電源システムの誤動作を回避しやすく、通信の信頼性をさらに向上させることができる。また、この電源システムは、INFラインにONOFFスイッチを接続することにより、電源装置に入力電源を接続した状態で電力変換部の出力をオンオフさせるリモートオンオフ動作を行うことができる。従って、各電源装置にリモートオンオフ用の端子を新設する必要がないので、電源装置の端子形態端子の配置、数などについて標準化し易く、業界標準としての確立が容易に可能となる。さらに、通信端子INF端子を設けることができない場合でも、上記の優れた通信機能と確実なリモートオンオフ動作の両方を容易に実現することができる。以下、この発明の電源装置及びそれを用いた電源システムの第一実施形態について、図1~図4に基づいて説明する。この実施形態の電源システム40は、図1に示すように、1つの入力電源42から電力の供給を受け、n台の負荷44ごとに所定の電圧及び電流を出力するシステムであり、この中に、第一実施形態の電源装置46がn台と、それらを監視又は制御する外部機器48が1台使用されている。n台の電源装置46は、それぞれ電力変換部50及び制御回路52を備えている。以下、説明の便宜のため、n台の電源装置を461,,46k,,46nの符号を付して表わし、その他の関係する各構成についても符号の末尾に電源装置の台数番号である1,,k,,nを付して表わす。電力変換部50は、例えば、入力電源42から入力電圧がIN端子に入力され、直流の出力電圧に変換してOUT端子から出力し、負荷44に電力を供給するDC-DCコンバータであり、マイクロコントローラ等の汎用デジタルプロセッサを用いて構成された図示しない出力電圧制御手段によって制御されている。制御回路52は、外部機器48と双方向通信を行うと共に、電力変換部50の動作を監視又は制御するものである。制御回路52kは、図2に示すように、IOポート54k、UARTモジュール56k、CPU58k、図示しない第一の直流電源を備え、その多くの部分が、上記の出力電圧制御手段が設けられたデジタルプロセッサ内に設けられ、その他必要な回路素子をデジタルプロセッサの外部に接続することによって構成されている。第一の直流電源は、デジタルプロセッサを含む制御回路52kの動作用の電源であり、直流電圧Vakを出力する。IOポート54kは、ハイインピーダンスの入力段を有するデジタルインプット、及び、ハイレベル、ローレベル又はハイインピーダンスに切り替え可能な出力段を有するデジタルアウトプットの機能を備えている。ここでは、デジタルインプットとデジタルアウトプットが一体に構成され、IOポート54kの入出力端子はIOk端子の一つであり、CPU58kの指令によってデジタルインプットとデジタルアウトプットの各機能が相互に切り替えられるようになっている。IOk端子は、プルアップ抵抗60kを介して図示しない第一の直流電源の電圧Vakにプルアップされている。UARTモジュール56kは、UART方式の通信を行うモジュールであり、ハイインピーダンスの入力段を有する受信用のRXDk端子と、ローレベル又はハイインピーダンスに切り替え可能な出力段を有する送信用のTXDk端子とが設けられている。RXDk端子とTXDk端子は互いに接続され、上記のプルアップ抵抗60kを介して図示しない第一の直流電源の電圧Vakにプルアップされている。なお、プルアップ抵抗60kは、デジタルプロセッサにプルアップ抵抗が内蔵されているものであれば、これを使用してもよい。通常のデジタルプロセッサ61は、搭載されているUARTモジュールの送信側の出力段が、オープンドレイン出力型のものとプッシュプル出力型のものがある。この実施形態のUARTモジュール56kは、TXDk端子がローレベル又はハイインピーダンスの信号を出力する必要があるので、オープンドレイン出力型であれば、図3aに示すようにそのままTXDk端子として使用し、プッシュプル出力であれば、図3bに示すように、ハイレベルが出力されるのを阻止するダイオード64を接続する等して使用することができる。TXDk端子が出力する通信フレームは、例えば図3cのようにフォーマットされ、Startビット1bit、通信情報8bit、Parityビット1bit、Stopビット1bitの合計11ビットで構成されている。この中の通信情報8bitは、命令や監視データ等のデータ情報5bitと、命令等の対象である電源装置46を識別するアドレス情報3bitで構成されている。Parityビットは、エラーチェック用のビットである。なお、これらのビット数の構成は、一般的なUARTモジュール56が備えている設定に対して割り当てを行なった一例であり、通信の目的、内容、電源装置の台数、デジタルプロセッサ62のもつUARTモジュール56の性能などに応じてビット数の増減が可能である。CPU58kは、IOポート54k、UARTモジュール56k及び電力変換部50kに接続され、メモリに記録されたプログラムを実行して各種の処理や演算を行う。上記のように、IOポート54kのIOk端子と、UARTモジュール56kのRXDk端子及び前記TXDk端子は互いに接続されており、その接続点であるINFラインが、制御回路52kの外部接続端子であるINFk端子に引き出されている。また、IOポート54k、UARTモジュール56k、CPU58k及び図示しない第一の直流電源などの各グランド電位を共通化したGNDラインが、制御回路52kのもう一つの外部接続端子であるGNDk端子に引き出されている。外部機器48は、図2に示すように、電源装置46kが有する制御回路52kと同様の構成を備えている。以下、外部機器48の各構成は、符号の末尾に0を付し、それぞれIOポート540、UARTモジュール560、CPU580、プルアップ抵抗600、IO0端子、RXD0端子、TXD0端子、INF0端子及びGND0端子と表する。電源システム40は、上述したn台の電源装置461~46n及び外部機器48で構成され、図1に示すように、電力変換部501~50nのIN1~INn端子が入力電源42の両端に接続され、OUT1~OUTn端子ごとに負荷441~44nが接続されている。制御回路521~52nのINF1~INFn端子が互いに接続され、その接続点と外部機器48のINF0端子が通信線であるINFライン62で連結されている。制御回路521~52nのGND1~GNDn端子も互いに接続され、その接続点と外部機器48のGND0端子が、INFライン62に沿わせて設けたGNDライン64で連結されている。また、各制御回路52には、あらかじめ各電源装置46を識別するアドレスが付与されている。次に、この実施形態の電源システム40の動作を図4に基づいて説明する。ここで、図4のタイムチャートは、上段に、外部機器48が有するUARTモジュール560の動作とIO0端子の状態の変化を示している。IO0端子の欄のLは、デジタルアウトプット設定のローレベルであることを示し、Fは、デジタルインプット設定のハイインピーダンスであることを示している。また、図4の下段に、外部機器48からの命令等の対象となる特定の電源装置46kが有するUARTモジュール56kの動作とIOk端子の状態の変化を示している。IOk端子の欄のLFについては、上記と同様である。また、図4の中段に、INFライン62のINF電圧V62を波形ハイレベル又はローレベルで表わしている。また、ここでは、外部機器48と各制御回路521~52nとの間で行われる通信は、まず、外部機器48の側から4つの送信フレームを出力し、その後、各制御回路521~52nの側から3つの返信フレームを出力するものとする。なお、このフレームの数は一例であり、変更できることは言うまでもない。通信開始前の待機状態の期間は、外部機器48のUARTモジュール560、及び各電源装置46のUARTモジュール561~nは、CPU581~nの指令により、RXD1~RXDn端子は、信号入力の有無にかかわらず受信機能が無効に設定される。また、外部機器48のIO0端子はLに設定され、各電源装置46のIO1~IOn端子はFに設定される。従って、待機状態の期間は、INF電圧V62が、IO0端子の電圧レベルに支配されてローレベルとなる。外部機器48は、通信を開始するとき、まず、IO0端子をFに切り替えてINF電圧V62をハイレベルに反転させる。各制御回路52は、IO1~IOn端子を通じてINF電圧V62を観測し、規定の時間taの間ハイレベルが継続したことを検知して、RXD1~RXDn端子の受信機能を有効に設定する。そして、外部機器48は、IO0端子をFを切り替えてから規定の時間tbtb>taの経過後に、TXD0端子から第1送信フレームを出力する。この時間tbは、時間taの経過後、RXD1~RXDn端子の受信機能を無効から有効に設定変更する遅れ時間≒時間taを考慮して規定されている。第1送信フレームに含まれる通信情報8ビットは、例えば、電力変換部の電圧を測定して返信せよという命令であるデータ情報5ビットと、対象は、特定の電源装置46kであることを示すアドレス情報3ビットである。第1送信フレームは、各制御回路46のRXD1~RXDn端子の全てで受信された後、自己のアドレスと一致した制御回路52kは、IOk端子をLに切り替えてINF電圧V62をローレベルに反転させ、通信情報を受信したことをIO0端子を通じて外部機器48に知らせる。また、RXDk端子の受信機能を無効に設定する。一方、自己のアドレスと一致しなかった制御回路52は、一定時間通信を行わない。次に、制御回路52kは、第2送信フレームを受信する準備ができると、IOk端子をFに切り替えてINF電圧V62をハイレベルに反転させ、準備ができたことをIO0端子を通じて外部機器48に知らせ、さらに時間tc経過後、RXDk端子の受信機能を有効に設定する。そして、外部機器48は、IOk端子がFに切り替わったことを認識し、規定の時間tdtd>tcの経過後に、TXD0端子から第2送信フレームを出力する。この時間tdは、RXDk端子の受信機能を無効から有効に変更する遅れ時間≒時間tcを考慮して規定されている。第2送信フレームに含まれる通信情報8ビットは、例えば、電圧の測定点は電源回路のA点であることを示す上位5ビットであるデータ情報5ビットと、対象は、特定の電源装置46kであることを示すアドレス情報3ビットである。第2送信フレームをRXDk端子を通じて受信した制御回路52kは、IOk端子をLに切り替えてINF電圧V62をローレベルに反転させ、通信情報を受信したことをIO0端子を通じて外部機器48に知らせる。以降、制御回路52kは、第3、第4送信フレームを受信する準備ができると、第2送信フレームのときと同様の通信動作を繰り返し、第4送信フレームまでの受信を完了させる。第3送信フレームに含まれる通信情報8ビットは、例えば、電圧の測定点は電源回路のA点であることを示す下位5ビットであるデータ情報5ビットと、対象は、特定の電源装置46kであることを示すアドレス情報3ビットである。従って、第2、第3送信フレームの各データ情報を組み合わせることで、1セットのデータ情報10ビットが構成される。第4送信フレームに含まれる通信情報8ビットは、例えば、データ送受信のエラーを検出するためのチェックサムであって、第1~第3送信フレームのデータ情報を合計したものの下位5ビットであるデータ情報5ビットと、対象は、特定の電源装置46kであることを示すアドレス情報3ビットである。制御回路52kは、このチェックサムと前3回の通信で実際に受信した内容とが一致しない場合は、通信エラーとして処理する。ここでは、通信エラーに対する処理方法についての説明は、省略する。第1~第4送信フレームを受信した制御回路52kは、外部機器48の命令に従い、電力変換部50kと連携して電源回路のA点電圧の測定値を取得する。次に、制御回路52kは、取得した測定値を返信する準備ができると、まず、IOk端子をFに切り替えてINF電圧V62をハイレベルに反転させる。外部機器48は、IO0端子を通じてINF電圧V62を観測し、規定の時間teの間ハイレベルが継続したことを検知して、RXD0端子の受信機能を有効に設定する。そして、制御回路52kは、IOk端子をFに切り替えた後、規定の時間tftf>teの経過後に、TXDk端子から第1返信フレームを出力する。この時間tfは、RXD0端子の受信機能を無効から有効に変更する遅れ時間≒時間teを考慮して規定されている。第1返信フレームに含まれる通信情報8ビットは、例えば、A点電圧の測定値の上位5ビットであるデータ情報5ビットと、対象は、特定の電源装置46kであることを示すアドレス情報3ビットである。外部機器48は、第1返信フレームの受信が完了すると受信機能を無効にし、その直後に制御回路52kがIOk端子をLに切り替えてINF電圧V62をローレベルに反転させる。次に、制御回路52kは、第2、第3返信フレームを送信する準備ができると、第1返信フレームのときと同様の通信動作を繰り返し、第3フレームまでの返信を完了させ、る。第2返信フレームに含まれる通信情報8ビットは、電圧の測定点は電源回路のA点であるという引数の下位5ビットであるデータ情報5ビットと、対象は、特定の電源装置46kであることを示すアドレス情報3ビットである。従って、第1、第2返信フレームの各データ情報を組み合わせることで、1セットのデータ情報10ビットが構成される。第3返信フレームに含まれる通信情報8ビットは、例えば、データ送受信のエラーを検出するためのチェックサムであって、第1、第2送信フレームのデータ情報を合計したものの下位5ビットであるデータ情報5ビットと、対象は、特定の電源装置46kであることを示すアドレス情報3ビットである。外部機器48は、このチェックサムと前2回の通信で実際に受信した内容とが一致しないときは、通信エラーとして処理を行う。外部機器48が第1~第3返信フレームを受信すると、一通りの通信が終了し、上述した通信開始前の待機状態に戻る。待機状態に戻るときは、INF電圧V62がローレベルになるのと同時、又はローレベルになった後のタイミングで、制御回路52kが、INF電圧V62の電圧レベルの監視を開始する。以上説明したように、この実施形態の電源装置46は、制御回路52が一般的なUARTモジュール56及びIOポート54等を組み合わせた構成なので、安価な汎用デジタルプロセッサを使用して容易に実現することができる。また、外部出力がINF端子とGND端子の2つだけなので、端子ピン又は端子台を設けるスペースを最小限に抑えることができる。また、この実施形態の電源システム40は、外部機器48と電源装置46との通信を行う配線が少なくて済むのでINFライン62とGNDライン64の2つ、通信線間の容量結合による相互干渉等の問題を回避するための手間が軽減される。特に、送受信される通信フレームは、1フレーム中にデータ情報とアドレス情報とParityビットを含むように構成するため、フレームのデータ信頼性が高く、さらにチェックサムによるエラーチェックも行うので、通信全体における信頼性が高く、電源システム40の誤動作が起こりにくい。次に、この発明の電源システムの第二実施形態について、図5、図6に基づいて説明する。ここで、上記実施形態と同様の構成は、同一の符号を付して説明を省略する。第二実施形態の電源システム70は、上記の電源システム40の構成に加え、INFライン62にONOFFスイッチ72を新設したものであり、その他の構成は同じである。ONOFFスイッチ72は、各電源装置46の電力変換部50を起動停止させるリモートオンオフ機能を実現するための双方向導通型のスイッチであり、図5に示すように、各電源装置46のINF1~INFn端子を互いに接続した接続点と外部機器48のINF0端子とを連結するINFライン62の途中に挿入され、INFライン62を断続することができる。通常は、オペレータが操作しやすいように、外部機器48の近傍に設置することが好ましい。あるいは、外部機器48の内部に設けてもよい。次に、電源システム70の動作を説明する。図6aのタイムチャートは、入力電源42が各電力変換部50のIN1~INn端子に各々接続された状態で、ONOFFスイッチ72がオフからオンに切り替えられたときの動作を示している。ここで、INF電圧V62aは、ONOFFスイッチ72を挟んで外部機器48側のINFライン62aの電圧であり、INF電圧V62bは、ONOFFスイッチ72を挟んで各制御回路52側のINFライン62bの電圧である。また、電圧Voutは、各電力変換部50のOUT端子に発生する出力電圧であり、ハイレベルは出力オン、ローレベルは出力オフを表わしている。ONOFFスイッチ72がオフのときは、図4の待機状態と同様の状態であり、外部機器48と制御回路521~52nのUARTモジュール560~56nが、受信無効に設定されている。外部機器48側のINF電圧V62aは、IO0端子はLに設定されているのでローレベルになっている。一方、各制御回路52側のINF電圧V62bは、INF1~INFn端子に接続されている何れの端子IO,RXD,TXD端子もハイインピーダンスなので、プルアップ抵抗601~nによりハイレベルになっている。そして、各制御回路521~52nは、IO1~IOn端子を通じてINF電圧V62bを観測し、ハイレベルであること検知して電力変換部501~50nの動作を停止させ、出力オフとなっている。この状態からONOFFスイッチ72をオンに切り替えると、ハイレベルだったINF電圧V62bが、外部機器48のIO0端子の電圧レベルに支配されてローレベルとなる。すると、制御回路521~52nは、INF電圧V62bがローレベルであることを検知し、所定時間ty経過後に電力変換回路501~50nの動作を開始させ、出力オンにする。一方、図6bのタイムチャートは、出力オンの状態でONOFFスイッチ72がオフに切り替えられたときの動作を示している。ONOFFスイッチ72をオフに切り替えると、ローレベルだったINF電圧V62bが、プルアップ抵抗601~nによりハイレベルになる。すると、各制御回路521~52nは、INF電圧V62bがハイレベルであることを検知し、規定の時間tzの経過後に電力変換回路501~50nの動作を停止させ、出力オフになる。この時間tzは、図4に示す第1送信フレームの送信が完了するまでの時間txよりも長く規定されており、従って、各制御回路521~52nは、時間txを経過しても第1送信フレームが受信されないことを検知することによって、ONOFFスイッチ72をオフして出力をオフさせようとする図6bの動作と、図4の通信動作とを明確に区別することができる。以上説明したように、この実施形態の電源システム70は、INFライン62にONOFFスイッチ72を挿入することにより、各電力変換部501~50nの出力をオンオフさせるリモートオンオフ動作を行うことができる。従って、各電源装置461~nにリモートオンオフ用の端子を新設する必要がなく、電源装置の端子形態端子の配置、数などを業界標準に準拠させつつ、上記の優れた通信機能と確実なリモートオンオフ動作の両方を容易に実現することができる。なお、電源システム70は、1つのONOFFスイッチ72で各電源装置46のリモートオンオフを一括して行なう構成であるが、ONOFFスイッチ72を各電源装置46のINF端子の直近に個別に設ける構成にすることで、個々のONOFFスイッチ72に対応するスイッチ電源装置46ごとにリモートオンオフを行なうことが可能になる。この場合の電源装置46の動作は、図6で説明した上記の動作と同様である。次に、この発明の電源装置とそれを用いた電源システムの第三実施形態について、図7~図10に基づいて説明する。ここで、上記実施形態と同様の構成は、同一の符号を付して説明を省略する。この実施形態の電源システム74は、図1の電源システム40において、電源装置461~46n及び外部機器48に代えて、第三実施形態の電源装置761~76n及び外部機器78が設けられ、さらに、INFライン62とGNDライン64の間にONOFFスイッチ80が新設された構成を有している。その他の構成及び接続は同じである。n台の電源装置76は、新たな制御回路82kと、上記と同様の電力変換部50kとを備えている。制御回路82kは、図8に示すように、デジタルインプット84k及びデジタルアウトプット86kを有した新たなIOポート88kと、上記と同様のUARTモジュール56k、CPU58k及び、図示しない第一の直流電源を備えている。第一の直流電源は、制御回路82kの動作用の電源であり、直流電圧Vakを出力する。IOポート88kには、ハイインピーダンスの入力段を有するデジタルインプット84kと、ハイレベル、ローレベル又はハイインピーダンスに切り替え可能な出力段を有するデジタルアウトプット86kが独立して設けられ、各々の入力又は出力端子として、Ik端子とOk端子が設けられている。Ik端子は、第一のプルアップ抵抗90kを介して図示しない第一の直流電源の電圧Vakにプルアップされ、Ok端子は、第二のプルアップ抵抗92kを介して第一直流電源の電圧Vakにプルアップされている。UARTモジュール56kは、上記のように、ハイインピーダンスの入力段を有する受信用のRXDk端子と、ローレベル又はハイインピーダンスの信号を出力することが可能な出力段を有する送信用のTXDk端子とが設けられている。RXDk端子は、第一のプルアップ抵抗90kを介して第一の直流電源の電圧Vakにプルアップされ、TXDk端子は、第二のプルアップ抵抗92kを介して第一の直流電源の電圧Vakにプルアップされている。TXDk端子が出する通信フレームは、図3cと同様にフォーマットされ、Startビット1bit、通信情報8bit、Parityビット1bit、Stopビット1bitの合計11ビットで構成されている。この中の通信情報8bitは、命令や監視データ等のデータ情報5bitと、命令等の対象である電源装置76を識別するアドレス情報3bitで構成されている。Ik端子とRXDk端子の接続点には、第一のNPNトランジスタ94kのコレクタが接続され、Ok端子とTXDk端子の接続点には、第二のNPNトランジスタ96kのベースが接続されている。第一のNPNトランジスタ94kのベースと第二のNPNトランジスタ96kのコレクタは互いに接続され、その接続点が第三のプルアップ抵抗98kを介して第一の直流電源にプルアップされている。第一及び第二のNPNトランジスタ94k,96kのエミッタは、互いに接続されてグランド側端子となっている。そして、第一のNPNトランジスタ94kのベースと第二のNPNトランジスタ96kのコレクタの接続点であるINFラインが、制御回路82kの外部接続端子であるINFk端子に引き出されている。また、IOポート88k、UARTモジュール56k、CPU58k、図示しない第一の直流電源、及び第一及び第二のNPNトランジスタ94k,96kのエミッタなどの各グランド側端子を共通化したGNDラインが、制御回路82kのもう一つの外部接続端子であるGNDk端子に引き出されている。外部機器78は、図9に示すように、電源装置76kが有する制御回路82kと同様の構成を備えている。以下、外部機器78の各構成は、符号の末尾に0を付し、それぞれデジタルインプット840、デジタルアウトプット860、IOポート880、UARTモジュール560、CPU580、第一、第二及び第三のプルアップ抵抗900,920980、第一及び第二のNPNトランジスタ940,960、I0端子、O0端子、RXD0端子、TXD0端子、INF0端子及びGND0端子と表する。電源システム74は、上述したn台の電源装置761~76n及び外部機器78で構成され、図7に示すように、制御回路821~82nのINF1~INFn端子が互いに接続され、その接続点と外部機器78のINF0端子とが通信線であるINFライン62で連結されている。制御回路821~82nのGND1~GNDn端子も互いに接続され、その接続点と外部機器78のGND0端子が、INFライン62に沿わせて設けたGNDライン64で連結されている。また、各制御回路82には、あらかじめ各電源装置76を識別するアドレスが付与されている。ONOFFスイッチ80は、各電源装置76の電力変換部50を起動停止させるリモートオンオフ機能を実現するためのスイッチであり、図7に示すように、INFライン62とGNDライン64の間に接続され、INFライン62をGNDライン64に短絡開放することができる。通常は、オペレータが操作しやすいように、外部機器78の近傍に設置することが好ましい。あるいは、外部機器78の内部に設けてもよい。次に、この実施形態の電源システム74において、ONOFFスイッチ80がオフにされている状態出力オンの状態で通信が行われる動作を、図10に基づいて説明する。ここで、図10のタイムチャートは、上段に、外部機器78が有するUARTモジュール560の動作とO0端子の状態の変化を示している。O0端子の欄のLは、デジタルアウトプットがローレベルであることを示し、Fは、デジタルアウトプットがハイインピーダンスであることを示している。また、図10の下段に、外部機器78からの命令等の対象となる特定の電源装置82kが有するUARTモジュール56kの動作とOk端子の状態の変化を示している。Ok端子の欄のLFについては、上記と同様である。また、図10の中段に、INFライン62のINF電圧V62を波形ハイレベル又はローレベルで表わしている。また、外部機器78と各制御回路821~82nとの間で行われる通信は、図4と同様に、外部機器78の側から4つの送信フレームを出力し、その後、各制御回路821~82nの側から3つの返信フレームを出力するものとする。通信開始前の待機状態の期間は、外部機器78のUARTモジュール560、及び各電源装置76のUARTモジュール561~nは、CPU580~nの指令により、RXD0~RXDn端子は、信号入力の有無にかかわらず受信機能が無効に設定される。また、外部機器78のO0端子はLに設定され、各電源装置76のO1~On端子もLに設定される。従って、待機状態の期間は、第二のNPNトランジスタ960~96nがオフし、INF電圧V62がハイレベルとなる。外部機器78は、通信を開始するとき、まず、O0端子をFに切り替えて第二のNPNトランジスタ960をオンさせ、INF電圧V62をローレベルに反転させる。各制御回路82は、INF電圧V62がローレベルに転じたことを第一のNPNトランジスタ941~nがオフしてI1~In端子がハイレベルに転じたことよって認識し、INF電圧V62が規定の時間taの間ローレベルを継続した時点で、RXD1~RXDn端子の受信機能を有効に設定する。そして、外部機器78は、O0端子をFを切り替えた後、規定の時間tbtb>taの経過後に、TXD0端子から第1送信フレームを出力する。この時間tbは、RXD1~RXDn端子の受信機能を無効から有効に変更する遅れ時間≒時間taを考慮して規定されている。第1送信フレームに含まれる通信情報8ビットは、上記と同様に、データ情報5ビットとアドレス情報3ビットである。この電源システム74の場合、図4で説明した電源システム40の場合と異なり、TXD端子が出力した第1送信フレームは、第二のNPNトランジスタ960によってハイレベルとローレベルのロジックが反転し、反転した状態でINFライン62を通じてINF1~INFn端子に到達し、第一のNPNトランジスタ941~94nによって再度ロジックが反転して復元され、RXD1~n端子に入力される。第1送信フレームは、各制御回路82のRXD1~RXDn端子の全てで受信された後、自己のアドレスと一致した制御回路82kは、Ok端子をFに切り替える。すると、第二のNPNトランジスタ960,96kがオン状態になり、INF電圧V62は、外部機器78と制御回路82kの双方からの支配を受け、ローレベルに保持されることになる。その後、外部機器78はO0端子をLに切り替え、第二のNPNトランジスタ960をオフさせる。これにより、INFライン62は、制御回路82kの電圧レベルだけに支配されることになる。また、外部機器78は、O0端子をLに切り替えるのと同時に、デジタルインプット840の状態を観測する。制御回路82kが第一送信フレームを正常に受信したとすれば、INF電圧V62はローレベルとなり、第一のNPNトランジスタ940がオフし、I0端子がハイレベルを示す。従って、外部機器78は、I0端子がハイレベルであること認識することで、制御回路82kが第1送信フレームを受信したことを知ることができる。その後、制御回路82kは、Ok端子をLに切り替えて第二のNPNトランジスタ96kをオフさせ、INF電圧V62をハイレベルに反転させる。一方、自己のアドレスと一致しなかった制御回路82は、一定時間通信を行わない。次に、制御回路82kは、第2送信フレームを受信する準備ができると、Ok端子をFに切り替えてINF電圧V62をローレベルに反転させて準備ができたことをI0端子を通じて外部機器78に知らせ、さらに時間tc後に、RXDk端子の受信機能を有効に設定する。そして、外部機器78は、Ok端子がFに切り替わったことを認識し、規定の時間tdtd>tcの経過後に、TXD0端子から第2送信フレームを出力する。この時間tdは、RXDk端子の受信機能を無効から有効に変更する遅れ時間≒時間tcを考慮して規定されている。第2送信フレームに含まれる通信情報8ビットも、上記と同様に、データ情報5ビットとアドレス情報3ビットである。第2送信フレームをRXDk端子を通じて受信した制御回路82kは、IOk端子をLに切り替える。すると、第二のNPNトランジスタ960,96kがオン状態になり、INF電圧V62は、外部機器78と制御回路82kの双方からの支配を受け、ローレベルに保持されることになる。その後、外部機器78は、O0端子をLに切り替えて第二のNPNトランジスタ960をオフさせる。これにより、INFライン62は、制御回路82kの電圧レベルだけに支配されることになる。また、外部機器78は、O0端子をLに切り替えるのと同時に、デジタルインプット840の状態を観測する。制御回路82kが第2送信フレームを正常に受信したとすれば、INF電圧V62はローレベルとなり、第一のNPNトランジスタ940がオフし、I0端子がハイレベルを示す。従って、外部機器78は、I0端子がハイレベルであること認識することで、制御回路82kが第2送信フレームを受信したことを知ることができる。その後、制御回路82kは、Ok端子をLに切り替えて第二のNPNトランジスタ96kをオフさせ、INF電圧V62をハイレベルに反転させる。以降、制御回路82kは、第3、第4送信フレームを受信する準備ができると、第2送信フレームのときと同様の通信動作を繰り返し、第4送信フレームまでの受信を完了させる。第3、第4送信フレームに含まれる通信情報8ビットも、上記と同様に、それぞれデータ情報5ビットとアドレス情報3ビットである。第1~第4送信フレームを受信した制御回路82kは、外部機器78の命令に従い、指定された処理、例えば、電源回路のA点電圧の測定値を取得する処理を行う。次に、制御回路82kは、上記の測定値等のデータ情報を含む第1返信情報を送信する準備ができると、まず、Ok端子をFに切り替えてINF電圧V62をローレベルに反転させる。外部機器78は、INF電圧V62がローレベルに転じたことを第一のNPNトランジスタ940がオフしてI0端子がハイレベルに転じたことよって認識し、INF電圧V62が規定の時間teの間ローレベルを継続した時点で、RXD0端子の受信機能を有効に設定する。そして、制御回路82kは、Ok端子をFに切り替えた後、規定の時間tftf>teの経過後に、TXDk端子から第1返信フレームを出力する。この時間tfは、RXD0端子の受信機能を無効から有効に変更する遅れ時間≒時間teを考慮して規定されている。第1返信フレームに含まれる通信情報8ビットは、上記と同様に、データ情報5ビットと、アドレス情報3ビットである。第1返信フレームの送信が完了すると、制御回路82kはOk端子をLに切り替え、INF電圧V62をハイレベルに反転させる。次に、制御回路78kは、第2、第3返信フレームを送信する準備ができると、第1返信フレームのときと同様の通信動作を繰り返し、第3フレームまでの返信を完了させ、る。第2、第3返信フレームに含まれる通信情報8ビットも、上記と同様に、それぞれデータ情報5ビットとアドレス情報3ビットである。外部機器78が第1~第3返信フレームを受信すると、一通りの通信が終了し、上述した通信開始前の待機状態に戻る。待機状態に戻るときは、INF電圧V62がハイレベルになるのと同時、又はハイレベルになった後のタイミングで、制御回路82kは、INF電圧V62の電圧レベルの監視を開始する。ONOFFスイッチ80を用いたリモートオンオフ動作は、ONOFFスイッチ80をオンすることによって出力をオフするので、図5、図6で説明した電源システム70と出力オンオフのロジックが反対になるものの、図6とほぼ同様の動作により、各電源装置50の出力を確実にオンオフさせることができる。また、図10に示す第1送信フレームの送信が完了するまでの時間txを考慮して出力オフのタイミング時間tzを設定することによって、ONOFFスイッチ80をオフして出力をオフさせようとする動作と、図10の通信動作とを明確に区別することができる点についても同様である。以上説明したように、この実施形態の電源装置76及び電源システム74によれば、上述した電源装置46及び電源システム40と同様の優れた作用効果を得ることができる。さらに、電源装置46は、第一及び第二のPNPトランジスタ94,96のバッファ作用により、IOポート88やUARTモジュール56のシンク電流が大幅に低減され、INFライン62を駆動する能力が高くなるので、特に多数台の電源装置を使用して電源システムを構築する場合に有利である。また、電源システム74は、ONOFFスイッチ80をオンオフすることによって、電力変換部50の出力を確実にオンオフさせることができる。従って、上記の電源システム70と同様に、優れた通信機能とリモートオンオフ機能の両方を容易に実現することができる。さらに、この電源システム74の場合は、ONOFFスイッチ80は、INFライン62からGNDライン64に向かう一方向にのみ導通可能な半導体スイッチを使用できるという利点がある。上記の電源システム70の場合は、ONOFFスイッチ72は双方向に電流が流れるので、例えば複数個の半導体スイッチ素子を組み合わせる等して双方向に導通可能なスイッチを構成しなければならない。また、ONOFFスイッチ72の両端の電位が変動するため、各半導体スイッチ素子の駆動回路に一定の工夫が求められる。しかし、この電源システム74乃場合、ONOFFスイッチ80を1個のバイポーラトランジスタでシンプルに構成することができ、且つ、一端がGNDライン64に接続されるので、当該バイポーラトランジスタのオンオフ駆動も容易である。次に、この発明の電源装置とそれを用いた電源システムの第四実施形態について、図11~図13に基づいて説明する。ここで、上記実施形態と同様の構成は、同一の符号を付して説明を省略する。この実施形態の電源システム100は、第三実施形態の電源システム74において、電源装置761~76n及び外部機器78に代えて、新たな電源装置1021~102n及び外部機器104が設けられ、さらに、後述するVBライン122に直流電圧Vbを供給する第三の直流電源106が新設された構成になっている。n台の電源装置102は、新たな制御回路108k、と上記の電力変換部50kとを備えている。制御回路108kは、図12に示すように、上記の制御回路76kと同様に、デジタルインプット84k及びデジタルアウトプット86kを有するIOポート88k、UARTモジュール56k、CPU58k及び、図示しない第一の直流電源を備えている。第一の直流電源は、制御回路108kの動作用の電源であり、直流電圧Vakを出力する。IOポート88kは、デジタルインプット84k及びデジタルアウトプット86kの入力端子であるIk端子及び出力端子であるOk端子を備えている。Ik端子が第一のプルアップ抵抗90kを介して図示しない第一の直流電源の電圧Vakにプルアップされている構成と、Ok端子が第二のプルアップ抵抗92kを介して第一直流電源の電圧Vakにプルアップされている構成についても、上記制御回路82と同様である。UARTモジュール56kは、受信用のRXDk端子と送信用のTXDk端子とが設けられている。RXDk端子が第一のプルアップ抵抗90kを介して第一の直流電源の電圧Vakにプルアップされている構成と、TXDk端子が第二のプルアップ抵抗92kを介して第一の直流電源の電圧Vakにプルアップされている構成についても、上記制御回路82と同様である。この制御回路108kは、上記制御回路82の第一及び第二のNPNトランジスタ94k,96kに代えて、入力側の発光ダイオード及び出力側のフォトトランジスタを有する第一及び第二のフォトカプラ110k,112kが設けられている。第一のフォトカプラ110kは、入力側の第一の発光ダイオード114kと出力側の第一のフォトトランジスタ116kで構成され、入出力が絶縁されている。第二のフォトカプラ112も、入力側の第二の発光ダイオード118kと出力側の第二のフォトトランジスタ120kで構成され、入出力が絶縁されている。Ik端子とRXDk端子の接続点に、第一のフォトトランジスタ116kのコレクタが接続され、Ok端子とTXDk端子の接続点には、第二の発光ダイオード118のアノードが接続されている。第一の発光ダイオード114kのアノードと第二のフォトトランジスタ120kのコレクタは互いに接続され、その接続点に第三のプルアップ抵抗98kの一端が接続されている。第一のフォトトランジスタ116kのエミッタ及び第二の発光ダイオード118kのカソードは互いに接続されてグランド側端子になっており、IOポート88k、UARTモジュール56k、CPU58k及び第一直流電源の各グランド側端子と共通化されている。また、第一発光ダイオード114kのカソード及び第二フォトトランジスタ120のエミッタは、互いに接続されて独立したグランド電位になっている。そして、第一の発光ダイオード114kのアノードと第二のフォトトランジスタ120kのコレクタとの接続点であるINFラインが、制御回路108kの外部接続端子であるINFk端子に引き出されている。また、第一の発光ダイオード114kのカソードと第二のフォトトランジスタ120kのエミッタの接続点である独立したGNDラインが、制御回路108kの外部接続端子であるGNDk端子に引き出されている。さらに、第三のプルアップ抵抗の他の一端が、外部電源接続用のVBk端子に引き出されている。外部機器104は、図13に示すように、電源装置102kが有する制御回路108kと同様の構成を備えている。以下、外部機器104の各構成は、符号の末尾に0を付し、それぞれデジタルインプット840、デジタルアウトプット860、IOポート880、UARTモジュール560、CPU580、第一、第二及び第三のプルアップ抵抗900,920980、第一及び第二のフォトカプラ1100,1120、第一及び第二の発光ダイオード1140,1180、第一及び第二のフォトトランジスタ1160,1200、I0端子、O0端子、RXD0端子、TXD0端子、INF0端子、GND0端子及びVB0端子と表する。電源システム100は、上述したn台の電源装置1021~102n及び外部機器104で構成され、図11に示すように、制御回路1081~108nのINF1~INFn端子が互いに接続され、その接続点と外部機器104のINF0端子が通信線であるINFライン62で連結されている。制御回路1081~108nのGND1~GNDn端子も互いに接続され、その接続点と外部機器104のGND0端子が、INFライン62に沿わせて設けたGNDライン64で連結されている。さらに、制御回路1081~108nのVB1~VBn端子も互いに接続され、その接続点と外部機器104のGND0端子が、VBライン122で連結されている。また、各制御回路108には、あらかじめ各電源装置102を識別するアドレスが付与されている。電力変換部50を起動停止させるリモートオンオフ用のONOFFスイッチ80は、上記電源システム74と同様に、INFライン62とGNDライン64の間に接続されている。また、新設された第三の直流電源106は、VBライン122とGNDライン64の間に接続され、VBライン122に電圧Vbを供給する。以上のように構成されたこの実施形態の電源装置102及び電源システム100によれば、上述した電源装置76及び電源システム74と同様の優れた作用効果を得ることができる。さらに、この電源システム100の場合、各電源装置102の制御回路108内の主グランド側端子及び外部機器104内の主グランド側端子をそれぞれ絶縁させた構造になるので、各主グランド側端子の電位が異なる場合でも、INFライン62、GNDライン122及びVBライン122を問題なく連結できるという利点がある。次に、上記第四実施形態の電源装置102及び電源システム100の変形例について、図14、図15に基づいて説明する。ここで、上記実施形態と同様の構成は、同一の符号を付して説明を省略する。変形例に係る電源システムは、図11の電源システム100において、VBライン122及び第三の直流電源106を省略するため、個々の電源装置1021~102n及び外部機器104の内部に、第二の直流電源124を設けたものである。変形例に係る電源装置1021~102nは、図14に示すように、制御回路108kに第二の直流電源124kが設けられ、電圧Vbkを出力するプラス側が、第三のプルアップ抵抗98kのINFk端子と反対側の一端に接続され、マイナス側が、GNDk端子に引き出されているグランド側端子に接続されている。そして、VBk端子は削除されている。同様に、外部機器104も、図15に示すように、第二の直流電源1240が設けられ、電圧Vb0を出力するプラス側が、第三のプルアップ抵抗980のINF0端子と反対側の一端に接続され、マイナス側が、グランド電位に接続されたGND0端子に引き出されている。そして、VB0端子は削除されている。以上説明した変形例に係る電源装置102は、制御回路108内部に第一の直流電源と絶縁されて独立した第二の直流電源124を新設する代わりに、外部接続端子であるVB端子を削除することができる。そして、電源システム100のVBライン122と第三の直流電源100を省略し、配線をシンプルにすることができるという利点がある。従って、構築しようとする電源システムの規模や使用する電源装置の態様に鑑みて、いずれかの形態を適宜選択すればよい。なお、この発明の電源装置及びそれを用いた電源システムは、上記実施形態に限定されるものではない。例えば、電源装置の電力変換部は、スイッチングレギュレータ又はシリーズレギュレータ、DC-DCコンバータ又はAC-DCコンバータなど、自由に選択することができ、入出力絶縁型か非絶縁型かも問わない。また、通信を行う制御回路は、電力変換部の出力電圧制御手段と合わせて1つのデジタルプロセッサ内に構成してもよいし、別個に独立して設けてもよい。また、電源システムの外部機器と電源装置との間で行われる通信に関し、図3cの通信フレーム、図4、図10で説明した通信動作は一例であり、送受信される送信フレーム及び返信フレームのフォーマット、データ情報の内容、ビット数の割り振り、1回の通信で送受信される通信フレームの数などは自由に変更できる。また、IOポートとUARTモジュールが連携する動作についても、様々なアプリケーションを適用することができる。また、リモートオンオフ機能が不要であれば、ONOFFスイッチを削除しても構わない。また、この電源システムは、電源システムがそのまま最終装置に組み込まれるものである必要はなく、例えば、電源装置の生産工場で電源装置の出荷試験を行う試験システムに適用し、この試験システムを使用して個々の電源装置の初期設定例えば、出力電圧制御手段の制御特性のキャリブレーションなどを行い、出荷された電源装置のみが最終製品に組み込まれるものであってもよい。"