"複数のアドレスポートおよび複数のデータポートを有し、各データポートへの入力データを各アドレスポートへの入力アドレス指定データに応じたアドレスへ記憶するととともに、各アドレスポートへの入力アドレス指定データに応じて指定されるアドレスの記憶データを各データポートから出力する不揮発性メモリと、前記アドレス指定データを出力する複数のアドレスポート、および前記不揮発性メモリへの記憶用データを出力し且つ同不揮発性メモリから出力されるデータを取込む複数のデータポートを有する制御部と、前記制御部の各アドレスポートに接続された複数の第1アドレスバスと、前記不揮発性メモリの各アドレスポートに接続された複数の第2アドレスバスと、前記制御部の各データポートと前記不揮発性メモリの各データポートとの間に接続されたデータバスと、前記各第1アドレスバスと前記各第2アドレスバスとを接続するとともに、その接続に際しての互いの接続先を状況に応じて切替えるアドレスバス切替回路と、を備えることを特徴とする電子機器。固有のデータを保持したデータ保持媒体と、前記データ保持媒体に保持されたデータを前記アドレスバス切替回路における接続先を指定するためのキーデータに変換する変換回路と、を備え、前記アドレスバス切替回路は、前記各第1アドレスバスと前記各第2アドレスバスとを接続するとともに、その接続に際しての互いの接続先を前記キーデータに応じて切替える、ことを特徴とする請求項1記載の電子機器。前記データバスは、前記制御部の各データポートに接続された複数の第1データバス、および前記不揮発性メモリの各データポートに接続された複数の第2データバスであり、前記各第1データバスと前記各第2データバスとを接続するとともに、その接続に際しての互いの接続先を状況に応じて切替えるデータバス切替回路、をさらに備える、ことを特徴とする請求項1記載の電子機器。固有のデータを保持したデータ保持媒体と、前記データ保持媒体に保持されたデータを、前記アドレスバス切替回路における接続先を指定するための第1キーデータおよび前記データバス切替回路における接続先を指定するための第2キーデータに変換する変換回路と、を備え、前記アドレスバス切替回路は、前記各第1アドレスバスと前記各第2アドレスバスとを接続するとともに、その接続に際しての互いの接続先を前記第1キーデータに応じて切替え、前記データバス切替回路は、前記各第1データバスと前記各第2データバスとを接続するとともに、その接続に際しての互いの接続先を前記第2キーデータに応じて切替える、ことを特徴とする請求項3記載の電子機器。前記保持媒体に保持されたデータは、当該電子機器の部品に固有のIDデータであることを特徴とする請求項2または請求項4記載の電子機器。前記不揮発性メモリ、前記制御部、前記各第1アドレスバス、前記各第2アドレスバス、前記各第1データバス、前記各第2データバス、前記アドレスバス切替回路、前記データバス切替回路、および前記変換回路が搭載された回路基板、をさらに備え、前記データ保持媒体は、前記回路基板の外に存する、ことを特徴とする請求項4記載の電子機器。上記の不揮発性メモリを採用することで、電源オフしても画像データが消えない、電源オン時の起動が速くなるなどのメリットが得られるが、反面、不揮発性メモリが不正に持ち出されると、大事なデータが外部に漏洩する可能性がある。本発明の実施形態の目的は、不揮発性メモリ内のデータの漏洩を防ぐことができるセキュリティ性にすぐれた電子機器を提供することである。本発明の実施形態の電子機器は、複数のアドレスポートおよび複数のデータポートを有し、各データポートへの入力データを各アドレスポートへの入力アドレス指定データに応じたアドレスへ記憶するととともに、各アドレスポートへの入力アドレス指定データに応じて指定されるアドレスの記憶データを各データポートから出力する不揮発性メモリと、前記アドレス指定データを出力する複数のアドレスポート、および前記不揮発性メモリへの記憶用データを出力し且つ同不揮発性メモリから出力されるデータを取込む複数のデータポートを有する制御部と、前記制御部の各アドレスポートに接続された複数の第1アドレスバスと、前記不揮発性メモリの各アドレスポートに接続された複数の第2アドレスバスと、前記制御部の各データポートと前記不揮発性メモリの各データポートとの間に接続されたデータバスと、前記各第1アドレスバスと前記各第2アドレスバスとを接続するとともにその接続に際しての互いの接続先を状況に応じて切替えるアドレスバス切替回路と、を備える。以下、一実施形態について説明する。図1に示すように、電子機器たとえばMFP等の画像処理装置の構成要素となる回路基板1に、制御部として機能するCPU2、および不揮発性メモリ3が搭載される。CPU2は、データ書込み読出しを指定するための信号を出力するライトリードポートWR、データ書込み読出しの対象となるチップをセレクトするための信号を出力するチップセレクトポートCS、アドレス指定データを出力する複数のアドレスポートA0,A1,...An、およびデータ入出力用の複数のデータポートD0,D1,...Dnを有する。不揮発性メモリ3は、アドレス指定データが入力される複数のアドレスポートAX0,AX1,...AXn、およびデータ入出力用の複数のデータポートDX0,DX1,...DXnを有し、データポートDX0,DX1,...DXnへの入力データをアドレスポートAX0,AX1,...AXnへの入力アドレス指定データに応じたアドレスへ記憶するととともに、アドレスポートAX0,AX1,...AXnへの入力アドレス指定データに応じたアドレスの記憶データをデータポートDX0,DX1,...DXnから出力する。CPU2のアドレスポートA0,A1,...Anに、複数の第1アドレスバス5a,5b,...5nが接続される。不揮発性メモリ3のアドレスポートAX0,AX1,...AXnに、複数の第2アドレスバス6a,6b,...6nが接続される。また、CPU2のデータポートD0,D1,...Dnに、複数の第1データバス7a,7b,...7nが接続される。不揮発性メモリ3のデータポートDX0,DX1,...DXnに、複数の第2データバス8a,8b,...8nが接続される。回路基板1におけるCPU2と不揮発性メモリ3との間の位置に、ASIC10が配置される。このASIC10上に、アドレスバス切替回路11、データバス切替回路12、変換回路13、およびレジスタ14が構成される。アドレスバス切替回路11は、CPU2からの第1アドレスバス5a,5b,...5nと不揮発性メモリ3からの第2アドレスバス6a,6b,...6nとを接続するとともに、その接続に際しての互いの接続先を状況に応じて切替える。具体的には、電源がオフの場合、電源がオンでも後述の第1キーデータKEY-Aを受けていない場合、電源がオンでかつ第1キーデータKEY-Aを受けていてもその第1キーデータKEY-Aが正規のものでない場合、第1アドレスバス5a,5b,...5nを第2アドレスバス6a,6b,...6nのどれに接続するかの接続パターンを図2に破線で示す通常状態符号順に設定する。すなわち、1番目の第1アドレスバス5aを1番目の第2アドレスバス6aに接続する。2番目の第1アドレスバス5bを2番目の第2アドレスバス6bに接続する。3番目の第1アドレスバス5cを3番目の第2アドレスバス6cに接続する。4番目からn番目の第1アドレスバス5d~5nについても、同様に4番目からn番目の第2アドレスバス6d~6nに接続する。電源がオンで正規の第1キーデータKEY-Aを受けている場合は、第1アドレスバス5a,5b,...5nを第2アドレスバス6a,6b,...6nのどれに接続するかの接続パターンを図3に破線で示すように通常とは異なる状態に設定する。すなわち、1番目の第1アドレスバス5aを2番目の第2アドレスバス6bに接続する。2番目の第1アドレスバス5bを1番目の第2アドレスバス6aに接続する。3番目の第1アドレスバス5cを4番目の第2アドレスバス6dに接続する。4番目の第1アドレスバス5dを3番目の第2アドレスバス6cに接続する。5番目からn番目の第1アドレスバス5e~5nについても、同様に5番目からn番目の第2アドレスバス6d~6nに対し交互に接続する。これら2通りの接続パターンは、アドレスバス切替回路11内の論理回路により選択的に構成される。一方、データバス切替回路12は、CPU2からの第1データバス7a,7b,...7nと不揮発性メモリ3からの第2データバス8a,8b,...8nとを接続するとともに、その接続に際しての互いの接続先を状況に応じて切替える。具体的には、電源がオフの場合、電源がオンでも後述の第2キーデータKEY-Dを受けていない場合、電源がオンでかつ第2キーデータKEY-Dを受けていてもその第2キーデータKEY-Dが正規のものでない場合、第1データバス7a,7b,...7nを第2データバス8a,8b,...8nのどれに接続するかの接続パターンを図4に破線で示す通常状態符号順に設定する。すなわち、1番目の第1データバス7aを1番目の第2データバス8aに接続する。2番目の第1データバス7bを2番目の第2データバス8bに接続する。3番目の第1データバス7cを3番目の第2データバス8cに接続する。4番目からn番目の第1データバス7d~7nについても、同様に4番目からn番目の第2データバス8d~8nに接続する。なお、図4の矢印は不揮発性メモリ3へのデータ書込み時のデータ流れ方向を示している。不揮発性メモリ3からのデータ読込み時は、図6の矢印で示すデータ流れ方向となる。図4の接続パターンと図6の接続パターンは互いに同じである。電源がオンで正規の第2キーデータKEY-Dを受けている場合は、第1データバス7a,7b,...7nを第2データバス8a,8b,...8nのどれに接続するかの接続パターンを図5に破線で示すように通常とは異なる状態に設定する。すなわち、1番目の第1データバス7aを2番目の第2データバス8bに接続する。2番目の第1データバス7bを1番目の第2データバス8aに接続する。3番目の第1データバス7cを4番目の第2データバス8dに接続する。4番目の第1データバス7dを3番目の第2データバス8cに接続する。5番目からn番目の第1データバス7e~7nについても、同様に5番目からn番目の第2データバス8d~8nに対し交互に接続する。なお、図5の矢印は不揮発性メモリ3へのデータ書込み時のデータ流れ方向を示している。不揮発性メモリ3からのデータ読込み時は、図7の矢印で示すデータ流れ方向となる。図5の接続パターンと図7の接続パターンは互いに同じである。これら2通りの接続パターンは、データバス切替回路12内の論理回路により選択的に構成される。上記変換回路13は、回路基板1の外に存するデータ保持媒体たとえばICチップ20と電気的に接続されており、そのICチップ20に保持されているIDデータを、論理回路構成により、予め定められた第1キーデータKEY-Aおよび第2キーデータKEY-Dに変換して出力する。第1キーデータKEY-Aは、アドレスバス切替回路11における接続パターンを指定するためのものである。第2キーデータKEY-Dは、データバス切替回路12における接続パターンを指定するためのものである。上記ICチップ20は、当該画像処理装置の部品たとえば現像剤収容用のトナーボックスに装着されているもので、トナーボックスごとに固有のIDデータとして例えばシリアル番号データを記憶している。上記レジスタ14は、変換回路13から出力される第1キーデータKEY-Aおよび第2キーデータKEY-Dを保持する。このレジスタ14に保持された第1キーデータKEY-Aがアドレスバス切替回路11に供給され、同保持された第2キーデータKEY-Dがデータバス切替回路12に供給される。作用を説明する。まず、当該画像処理装置に回路基板1が装着されている場合、当該画像処理装置のトナーボックスに装着されているICチップ20内のシリアル番号が第1キーデータKEY-Aおよび第2キーデータKEY-Dに変換される。変換された第1キーデータKEY-Aはアドレスバス切替回路11に供給され、同変換された第2キーデータKEY-Dはデータバス切替回路12に供給される。当該画像処理装置の電源がオンされると、アドレスバス切替回路11およびデータバス切替回路12が動作する。アドレスバス切替回路11は、供給される第1キーデータKEY-Aが正規のものであれば、第1アドレスバス5a,5b,...5nをその第1キーデータKEY-Aに応じた図3の接続パターンで第2アドレスバス6a,6b,...6nに接続する。データバス切替回路12は、供給される第2キーデータKEY-Dが正規のものであれば、第1データバス7a,7b,...7nをその第2キーデータKEY-Dに応じた図5および図7の接続パターンで第2データバス8a,8b,...8nに接続する。CPU2は、データの書込みが必要であれば、アドレス指定データをアドレスポートA0,A1,...Anから出力するとともに、記憶用のデータをデータポートD0,D1,...Dnから出力する。また、CPU2は、データの読込みが必要であれば、アドレス指定データをアドレスポートA0,A1,...Anから出力するとともに、データポートD0,D1,...Dnに入力されるデータを取り込む。CPU2のアドレスポートA0,A1,...Anから出力されるアドレス指定データは、アドレスバス切替回路11により通常とは異なる順序のビット配列に置き換えられた形で不揮発性メモリ3のアドレスポートAX0,AX1,...AXnに入力される。CPU2のデータポートD0,D1,...Dnから出力されるデータは、データバス切替回路12により通常とは異なる順序のビット配列に置き換えられた形で不揮発性メモリ3のデータポートDX0,DX1,...DXnに入力される。不揮発性メモリ3は、データポートDX0,DX1,...DXnへの入力データを、アドレスポートAX0,AX1,...AXnへの入力アドレス指定データに応じたアドレスに、記憶する。また、不揮発性メモリ3は、アドレスポートAX0,AX1,...AXnへの入力アドレス指定データに応じたアドレスの記憶データを、データポートDX0,DX1,...DXnから出力する。この出力データは、データバス切替回路12により、通常の順序のビット配列に戻された状態でCPU2のデータポートD0,D1,...Dnに入力される。不揮発性メモリ3に記憶されるデータとして、例えば、CPU2の制御に使用された制御用データ、CPU2で画像処理された画像データ、回路基板1の外で画像処理された画像データなどがある。一方、何者かによって回路基板1が当該画像処理装置から取り外されると、変換回路13とICチップ20との電気的接続が解除される。この場合、変換回路13から第1キーデータKEY-Aおよび第2キーデータKEY-Dが出力されなくなり、それに伴い、レジスタ14内の第1キーデータKEY-Aおよび第2キーデータKEY-Dが消滅する。レジスタ14内の第1キーデータKEY-Aおよび第2キーデータKEY-Dが消滅すると、たとえ回路基板1が外部電源によって電源オン状態となっても、アドレスバス切替回路11の接続パターンは電源オフ時と同じ図2の通常状態となり、データバス切替回路12の接続パターンも電源オフ時と同じ図4および図6の通常状態となる。不揮発性メモリ3内のデータは、もともと通常とは異なる順序のビット配列でアドレス指定されたものであり、しかも通常とは異なる順序のビット配列で記憶されたものである。したがって、悪意を持った何者かが回路基板1を外部に持ち出し、その不揮発性メモリ3からデータを読出そうとしても、実際に読出されるデータは本来のデータとはまったく異なる意味不明のものとなる。すなわち、不揮発性メモリ3内の制御用データや画像データを適正な状態で読出すことは不可能であり、データの漏洩を未然に防ぐことができる。アドレスバス切替回路11による接続先の切替えだけでも高いセキュリティ性が得られるが、それにデータバス切替回路12による接続先の切替えが加わることで、セキュリティ効果がさらに向上する。しかも、第1キーデータKEY-Aおよび第2キーデータKEY-Dの種となるシリアル番号データは、ICチップ20が装着されたトナーカセットに固有のものであるから、回路基板1を外部に持ち出した何者かが同様のシリアル番号データを得ようとしても、その実現は極めて困難である。この点でも高いセキュリティ効果が得られる。なお、第1キーデータKEY-Aおよび第2キーデータKEY-Dの種となるIDデータとしては、トナーカセットに限らず、画像処理装置の部品であればどの部品のものでもよい。その他、上記実施形態および各変形例は、例として提示したものであり、発明の範囲を限定することは意図していない。この新規な実施形態および変形例は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、書き換え、変更を行うことができる。これら実施形態や変形は、発明の範囲は要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。"