配線基板と、前記配線基板の第1の主面に搭載された半導体素子と、前記配線基板の第2の主面に設けられた電源用又は接地用のはんだボールと、前記第2の主面に立設された信号用の長尺状の導電片と、を有することを特徴とする半導体装置。前記導電片は導電ピンであることを特徴とする請求項1に記載の半導体装置。電源用又は接地用の第1の配線層と、信号用の第2の配線層とを備えた多層配線層と、前記多層配線層の主面に設けられ、前記第1の配線層と電気的に接続されたはんだボールと、前記主面に設けられ、前記第2の配線層と電気的に接続された長尺状の導電片と、を有することを特徴とする配線基板。電源用又は接地用のはんだボールと、信号用の長尺状の導電片とが主面に設けられた半導体装置と、前記はんだボールが接合した第1のパッドと、前記導電片の先端に当接した第2のパッドとを備えた配線基板と、を有することを特徴とする電子装置。配線基板が備える第1のパッドと第2のパッドのうち、少なくとも第2のパッドにはんだを塗布する工程と、半導体装置が備える電源用又は接地用のはんだボールを前記第1のパッドに当接させると共に、前記半導体装置が備える信号用の長尺状の導電片の先端を前記はんだに当接させる工程と、前記はんだと前記はんだボールとを加熱して溶融させることにより、前記はんだを介して前記第2のパッドに前記導電片を接続すると共に、前記第1のパッドに前記はんだボールを接続する工程と、を有することを特徴とする電子装置の製造方法。半導体装置とその製造方法、配線基板、及び電子装置において、信号経路のインピーダンス整合を図ることを目的とする。以下の開示の一観点によれば、配線基板と、前記配線基板の第1の主面に搭載された半導体素子と、前記配線基板の第2の主面に設けられた電源用又は接地用のはんだボールと、前記第2の主面に立設された信号用の長尺状の導電片とを有する半導体装置が提供される。また、その開示の別の観点によれば、電源用又は接地用の第1の配線層と、信号用の第2の配線層とを備えた多層配線層と、前記多層配線層の主面に設けられ、前記第1の配線層と電気的に接続されたはんだボールと、前記主面に設けられ、前記第2の配線層と電気的に接続された長尺状の導電片とを有する配線基板が提供される。更に、その開示の他の観点によれば、電源用又は接地用のはんだボールと、信号用の長尺状の導電片とが主面に設けられた半導体装置と、前記はんだボールが接合した第1のパッドと、前記導電片の先端に当接した第2のパッドとを備えた配線基板とを有する電子装置が提供される。そして、その開示の更に別の観点によれば、配線基板が備える第1のパッドと第2のパッドのうち、少なくとも第2のパッドにはんだを塗布する工程と、半導体装置が備える電源用又は接地用のはんだボールを前記第1のパッドに当接させると共に、前記半導体装置が備える信号用の長尺状の導電片の先端を前記はんだに当接させる工程と、前記はんだと前記はんだボールとを加熱して溶融させることにより、前記はんだを介して前記第2のパッドに前記導電片を接続すると共に、前記第1のパッドに前記はんだボールを接続する工程とを有する電子装置の製造方法が提供される。以下の開示によれば、電源用又は接地用のはんだボールとは別に、信号用の導電片を形成する。その導電片は、長尺状であるため、球形のはんだボールと比較して他の導電部材と近接し難く、不要な容量が付加され難い。そのため、その容量が原因で信号経路にインピーダンスの不整合が生じ難くなり、信号の高速化を実現することができる。本実施形態の説明に先立ち、本実施形態の基礎となる予備的事項について説明する。図1は、BGA型の半導体装置1の平面図である。この半導体装置1は、配線基板2と半導体素子3とを有する。配線基板2は、インターポーザとして供されるものであって、金線等のボンディングワイヤ4によって半導体素子3と電気的に接続される。なお、半導体素子3は封止樹脂で封止されるが、図1ではその封止樹脂は省略してある。配線基板2は、信号領域Aと電源-グランド領域Bとに大別される。このうち、信号領域Aは、半導体素子3との間で信号の入出力を行うためのはんだボールが設けられる領域である。一方、電源-グランド領域Bは、半導体素子3に電源を供給したり半導体素子3を接地するためのはんだボールが設けられる領域である。図2は、図1のI-I線に沿う断面図である。図2に示すように、配線基板2は、絶縁性基材10と、第1の配線層11と、第2の配線層12とを備える。このうち、第1の配線層11は配線基板2の第1の主面2a側に形成され、第2の配線層12は第2の主面2b側に形成される。更に、第1の配線層11と第2の配線層12はソルダレジスト層19によって保護される。そして、配線基板2の第1の主面2aには接着剤13を介して半導体素子3が固着され、第2の主面2bにおける第2の配線層12には外部接続端子としてはんだボール9が接合される。また、半導体素子3は、金線等のボンディングワイヤ4によって配線基板2と電気的に接続され、封止樹脂6によって封止される。図3は、はんだボール9側から見た領域C図1参照における半導体装置1の拡大平面図である。領域Cは、信号領域Aと電源-グランド領域Bとの両方を含む領域であるが、図3の例では各領域A、Bの別を問わず外部接続端子として複数のはんだボール9が設けられる。また、それらのはんだボール9は、配線基板2に形成された概略円形の複数のランド12aに接合される。半導体装置1を不図示の実装基板に搭載する際には、そのはんだボール9をリフローすることで、半導体装置1と実装基板とが電気的かつ機械的に接続される。はんだボール9は、このようにリフローによって実装基板に半導体装置1を簡単に実装できるという利点があるものの、以下に説明するように信号の劣化を防止するという点においては不向きである。図4は、はんだボール9とのその周囲の拡大断面図である。図4に示すように、はんだボール9は信号経路Pの一部となる。ここで、配線基板2の内層には不図示のグランドプレーンが形成されており、そのグランドプレーンとはんだボール9との間に不要な容量Cが形成されてしまう。また、はんだボール9は球形であるため、ランド12aに隣接する第2の配線12とはんだボール9とが近接し、これらの間にも不要な容量Cが形成されてしまう。そのような容量は、隣接するはんだボール9の間等にも形成され得る。その結果、配線基板2から外部に出る信号経路Pのインピーダンスがはんだボール9において低下し、その信号経路Pにおいてインピーダンスの不整合が生じる。例えば、家電製品用の配線基板2では、配線のインピーダンスをシングルエンドの特性インピーダンスについては50Ω、差動インピーダンスについては100Ωに固定することが多い。しかし、上記の容量Cによってはんだボール9における信号経路Pのインピーダンスがこれらの値よりも小さくなってしまう。そして、このようなインピーダンスの不整合が原因で、信号経路Pを流れる信号の波形が崩れ、信号の高速化が妨げられてしまう。更に、球形のはんだボール9では、その表面と経路Pとの間隔r1が経路Pに沿って不均一となる。そのため、はんだボール9の断面における信号の反射の仕方が経路Pに沿って不均一となり、信号の波形が劣化し易い。このような不都合を解消するため、はんだボール9に代えて導電ピンを用いることも考えられる。図5は、はんだボール9に代えて導電ピンを用いた場合の配線基板2の拡大断面図である。導電ピン15は、その表面と信号の経路Pとの間隔r2が経路Pに沿って均一なため、導電ピン15の断面における信号の反射の仕方が経路Pに沿って均一となり、信号の波形が劣化し難くなる。更に、導電ピン15の幅は狭いため、配線基板22内のグランドプレーン不図示と導電ピン15との間に形成される不要な容量Cを小さくすることができる。また、ランド12aに隣接する第2の配線12と導電ピン15とが離れるため、はんだボール9のように不要な容量Cも形成され難くなる。これにより、容量Cが原因で信号経路Pのインピーダンスが低下するのを抑制できるため、信号経路Pにおいてインピーダンスの不整合が生じ難くなり、信号の高速化を実現できるようになる。このように、導電ピン15は、信号の波形の劣化を防止したり信号を高速化したりするのには有利である。但し、導電ピン15は、実装基板に半導体装置1を実装するときに以下のような不都合を招いてしまう。図6は、実装基板17に実装された半導体装置1の断面図である。図6に示すように、実装基板17には導電ピン15を通すためのスルーホール17aが形成される。そのスルーホール17aは、ドリルを用いた穴あけ加工によって実装基板17に予め形成されるが、その穴あけ加工によって実装基板17の製造コストが上昇してしまう。更に、この方法では、スルーホール17aからはみ出た部分の導電ピン15にはんだ18を塗布して実装基板17に導電ピン15を固定するため、導電ピン15がはみ出た側の実装基板17の主面17aには他の電子部品を実装できないという不都合も生じる。本願発明者はこのような知見に鑑み、以下に説明するような各実施形態に想到した。以下、図面を参照して、発明を実施するための実施形態に係る半導体装置とその製造方法、配線基板、及び電子装置について説明する。以下の実施形態の構成は例示であり、本実施形態は以下に説明する構成に限定されない。第1実施形態図7は、本実施形態に係る半導体装置21の平面図である。この半導体装置21は、配線基板22と半導体素子23とを有する。配線基板22は、インターポーザとして供されるものであって、金線等のボンディングワイヤ24によって半導体素子23と電気的に接続される。なお、半導体素子23は封止樹脂で封止されるが、図7ではその封止樹脂は省略してある。配線基板22は、信号領域Aと電源-グランド領域Bとに大別される。このうち、信号領域Aは、半導体素子23との間で信号の入出力を行うための外部接続端子が設けられる領域である。一方、電源-グランド領域Bは、半導体素子23に電源を供給したり半導体素子23を接地するための外部接続端子が設けられる領域である。図8は、図7のII-II線に沿う断面図である。図8に示すように、配線基板22は、絶縁性基材30と、第1の配線層31と、第2の配線層32とを備える。このうち、第1の配線層31は配線基板22の第1の主面22a側に形成され、第2の配線層32は第2の主面22b側に形成される。第1の配線層31と第2の配線層32は、いずれも銅箔をパターニングしてなり、10μm~23μmの厚さを有する。また、絶縁性基材30は、ガラスエポキシ樹脂やポリイミドを材料とするものであって、450μmの厚さを有する。これら第1の配線層31と第2の配線層32は、ソルダレジスト層39によって保護される。そして、配線基板22の第1の主面22aには接着剤33を介して半導体素子23が固着される。その半導体素子23は、金線等のボンディングワイヤ24によって配線基板22と電気的に接続され、封止樹脂43によって封止される。更に、本実施形態では、配線基板22の第2の主面22bに複数の導電ピン35が外部接続端子として立設されると共に、その導電ピン35とは別にはんだボール36も外部接続端子として複数設けられる。これらの外部接続端子のうち、導電ピン35は、はんだボール36よりも長尺であって、配線基板22を介して半導体素子23に信号を入出力する長尺状の導電片として供される。導電ピン35の材料は特に限定されない。本実施形態では、導電ピン35の母材として銅を使用し、その銅の腐食防止のために導電ピン35の表面に金メッキ膜を施す。なお、導電ピン35と金メッキ膜との密着性を向上させるため、これらの間にニッケルメッキ膜を形成してもよい。更に、銅に代えて、アルミニウム、金、銀、ステンレス、及びコバールのいずれかを導電ピン35の材料として使用してもよい。そして、はんだボール36は、配線基板22を介して半導体素子23に電源を供給したり半導体素子23を接地するのに供される。図9は、第2の主面22b側から見た領域D図7参照における配線基板22の拡大平面図である。図9に示すように、上記の導電ピン35は配線基板22の信号領域Aに設けられ、はんだボール36は電源-グランド領域Bに設けられる。このように信号用の外部接続端子として導電ピン35を使用することで、図4に示したような不要な容量Cが導電ピン35に付与されるのを抑制でき、導電ピン35を流れる信号の高速化を実現することができる。更に、予備的事項で説明したように、はんだボールと比較して導電ピン35は信号の波形を劣化させ難いので、本実施形態では導電ピン35を流れる信号が劣化するのを防止することもできる。特に、半導体素子23に高速インターフェース用のマクロが設けられ、そのマクロから導電ピン35に高速差動信号が供給される場合に、上記のような信号の高速化や波形の劣化の防止の実益がある。そのような高速インターフェースの規格としては、例えば、USB、PCIExpress、SATA、FPDLink、DDR、HDMI、及びVLDS等がある。一方、電源用又は接地用の外部接続端子としてははんだボール36を形成することにより、そのはんだボール36と配線基板22内の不図示の接地層との間に意図的に容量を形成し、その容量をデカップリングキャパシタとして機能させることができきる。更に、はんだボール36は、導電ピン35と比較して後述の実装基板との接合強度が高いので、その実装基板と配線基板22との機械的な接続強度を高めることができる。また、配線基板22には第1のランド32aと第2のランド32bが間隔をおいて複数設けられており、第1のランド32aにはんだボール36が接合され、第2のランド32bに導電ピン35が接合される。第1のランド32aと第2のランド32bの平面形状はいずれも概略円形である。また、本実施形態では、隣接する第1のランド32a同士の中心間距離Pと、隣接する第2のランド32b同士の中心間距離Pは同一であり、いずれも例えば1.0mm~1.27mm程度である。図10は、上記した配線基板22の拡大断面図である。図10に示されるように、配線基板22の絶縁性基材30には、絶縁性樹脂40によって埋め込まれたスルーホール30aが形成される。そのスルーホール30aの内面には銅メッキ膜等の導電膜37が形成され、その導電膜37によって絶縁性基材30の両主面側が電気的に接続されることになる。そして、絶縁性基材30の両主面は、厚さが25μm~30μmのソルダレジスト層39により保護される。そのレジスト層39には、上記の第1のランド32aと第2のランド32bの各々と重なる第1の開口39aと第2の開口39bが形成される。これらの開口の直径は特に限定されないが、第1の開口39aの直径E1は約0.5mmであり、第2の開口39bの直径E2は約0.45mmである。同様に、第1のランド32aと第2のランド32bの直径は特に限定されないが、第2のランド32bの直径D2を第1のランド32aの直径D1よりも小さくするのが好ましい。本実施形態では、直径D1を約0.6mmとし、直径D2を約0.5mmとする。また、上記した導電ピン35は、ピン固定材41によって第2のランド32bに接合される。ここで、本実施形態では、上記のように第2のランド32bの直径D2を第1のランド32aの直径D1よりも小さくする。このように直径D2を小さくすると、第2のランド32bと配線基板22内のグランドプレーン不図示との間に生じる容量Cを小さくすることができる。また、第2の主面22b側に形成された導電膜37や第1のランド32a等の他の導電部材から第2のランド32bが隔てられ、それらの導電部材と第2のランド32bとの間の容量を小さくできる。これにより、配線基板22の内部から外部に至る信号経路Pのインピーダンスが第2のランド32bにおいて低下するのを抑制でき、信号経路Pにおいてインピーダンスの不整合が生じるのを防止できる。更に、直径D2を小さくすると、導電ピン35と第2のランド32bの各々の直径の差が小さくなるので、その直径の差が原因で信号経路Pの途中で信号の反射が乱れるのを防止でき、信号の波形劣化を抑制することが可能となる。なお、導電ピン35とはんだボール36の各々のサイズは特に限定されない。本実施形態では、はんだボール36の直径を約0.6mmとする。また、第2の主面22bから測った導電ピン35の高さh2は、第2の主面22bから測ったはんだボール36の高さh1以下であるのが好ましい。本実施形態では、例えばh1を0.5mm~0.6mmとし、h2をh1の高さ以下、例えば0.5mmとする。次に、本実施形態に係る半導体装置21の製造方法について説明する。なお、半導体装置21の製造方法は下記に限定されない。図11~図14は、本実施形態に係る半導体装置の製造途中の拡大断面図である。最初に、図11aに示すように、絶縁性基材30の両面に導体箔34として銅箔が貼付された銅張基材を用意し、ドリル加工によってその銅張基材にスルーホール30aを形成する。導体箔34の厚さは、例えば約23μmとするが、これに限らず他の厚さであってもよい。なお、絶縁性基材30の材料としてはガラスエポキシ樹脂を使用し得るが、これに限らず他の材料であってもよい。絶縁性基材30の厚さは、例えば約450μmとするが、これに限らず他の厚さであってもよい。そして、スルーホール30aの内面に不図示の無電解銅メッキ膜を形成し、その無電解銅メッキ膜を給電層にしてスルーホール30a内に導電膜37を形成する。次に、図11bに示すように、導体箔34をパターニングすることにより、絶縁性基材30の一方の主面上にボンディングパッド32cを形成すると共に、絶縁性基材30の他方の主面上に第1のランド32aと第2のランド32bとを形成する。続いて、図12aに示すように、スルーホール30a内に絶縁性樹脂40を埋め込む。そして、配線基板22の両主面上にソルダレジスト層39として印刷法等により感光性樹脂を塗布する。その後、ソルダレジスト層39を露光、現像して、各ランド32a、32bとボンディングパッド32cの上のソルダレジスト39に第1~第3の開口39a~39cを形成する。次いで、図12bに示すように、第2のランド32bの上にピン固定材41を塗布する。そのピン固定材41の材料や融点は特に限定されないが、本実施形態では例えば融点が230°C程度のSnCuはんだをピン固定材41として使用する。そして、リフローによりピン固定材41を加熱して溶融し、ピン固定材41で第2のランド32b上に導電ピン35を接合する。次に、図13に示すように、第1のランド32a上にはんだボール36を接合する。接合に際しては、はんだボール36を加熱して溶融するが、その加熱温度はピン固定材41の融点よりも低いため、本工程においてピン固定材41が溶融して導電ピン35が脱落することはない。ここまでの工程により、インターポーザとして供される配線基板22の基本構造が完成する。これ以降の工程について、図14を参照して説明する。図14に示すように、配線基板22の第1の主面22aに、接着材33により半導体素子23を固着する。そして、半導体素子23の不図示の電極とボンディングパッド32cにボンディングワイヤ24を接続し、半導体素子23と配線基板22とを電気的に接続する。その後、封止樹脂43でボンディングワイヤ24と半導体素子23とを封止し、半導体素子23を外気から保護する。以上により、本実施形態に係る半導体装置21の基本構造が完成する。この半導体装置21は、以下のように実装基板に実装される。図15は、実装基板50に半導体装置21を実装してなる電子装置49の平面図である。実装基板50はマザーボード等の配線基板であって、この例ではその実装基板50に二つの半導体装置21を実装すると共に、これらの半導体装置21と同一の面側の実装基板50に電子部品51として抵抗素子を実装する。また、その実装基板50は、信号領域Eと電源-グランド領域Fとに大別される。このうち、信号領域Eは、信号用の配線が形成される領域である。そして、電源-グランド領域Fは、電源用又は接地用の配線が形成される領域である。更に、この実装基板50の縁には、上記の各領域E、Fに信号や電源電圧を供給するための複数のコネクタ53が設けられる。図16は、図15のIII-III線に沿う断面図である。図16に示すように、実装基板50は、第1の配線層72と、絶縁層71と、第2の配線層73とを交互に複数積層してなる多層配線層を有する。これらの配線層72、73のうち、第1の配線層72は電源用又は接地用の配線層として供され、第2の配線層73は信号用の配線層として供される。そして、上記の導電ピン35は信号用の第2の配線層73と電気的に接続され、はんだボール36は接地用又は電源用の第1の配線層72と電気的に接続される。また、その実装基板50の両主面のうち、半導体装置21が実装されている側とは反対の主面には、外部接続端子として複数のはんだボール57が設けられる。図17a、bは、上記の電子装置49の製造方法について説明するための断面図である。図17aに示すように、実装基板50の表面には、ソルダレジスト層54と、銅箔等の導体箔をパターニングしてなる第1のパッド59aと第2のパッド59bとが形成される。そして、その実装基板50の上方に半導体装置21を配し、第1のパッド59aとはんだボール36とを位置合わせすると共に、第2のパッド59bと導電ピン35とを位置合わせする。なお、本実施形態では、半導体装置21を実装する前に予めこれらのパッド59a、59b上に予備はんだ60を塗布しておく。次に、図17bに示すように、導電ピン35とはんだボール36の各々が予備はんだ60に当接した状態で、リフローによって予備はんだ60とはんだボール36とを溶融させる。これにより、第1のパッド59aにはんだボール36が接続されると共に、第2のパッド59bに予備はんだ60を介して導電ピン35が接続され、配線基板50に半導体装置21が機械的かつ電気的に接続されることになる。なお、本工程での加熱温度は、ピン固定材41の融点よりも低くするのが好ましい。このような温度で加熱することで、上記のリフローの際にピン固定材41が溶融して導電ピン35が不安定になるのを防止しつつ、はんだボール36と予備はんだ60のみを溶融させることができる。以上により、配線基板50に半導体装置21を実装してなる電子装置49の基本構造が得られたことになる。上記した本実施形態では、予備はんだ60によって第2のパッド59bに導電ピン35の先端部分を接合する。これにより、導電ピン35を挿入するためのスルーホールを実装基板50に形成する必要がなくなるため、スルーホールの加工コストが不要となり、実装基板50への半導体装置21の実装コストを低減できる。更に、スルーホールに導電ピン35を挿入しないので、導電ピン35の先端が実装基板50を突き抜けることもない。そのため、実装基板50の両主面のうち、半導体装置21が実装されている側の主面だけでなく、それとは反対の主面にも抵抗素子等の電子部品を実装でき、実装基板50への実装密度を向上させることができる。ここで、半導体装置21と実装基板50との間隔Dは導電ピン35によって規制されるため、導電ピン35の高さがはんだボール36の高さよりも高いと、第1のパッド59aにはんだボール36が当接しなくなる。そこで、本実施形態では、図10に示したように、配線基板22の第2の主面22bから測った導電ピン35の高さh2をはんだボール36の高さh1以下とする。これにより、第1のパッド59aにはんだボール36が確実に当接するようになり、配線基板22と実装基板50との接続信頼性が向上する。また、信号用の外部接続端子のみを導電ピン35にし、電源用又は接地用の外部接続端子をはんだボール36とすることで、第1のパッド59aと広く接触するはんだボール36によって機械的に強固に配線基板22と実装基板50とを接続することができる。更に、導電ピン35を信号用の外部接続端子として使用するので、既述のように信号経路P図10参照におけるインピーダンスの不整合を抑制し、信号の高速化に資することができる。第2実施形態次に、第2実施形態に係る半導体装置について、その製造工程を追いながら説明する。なお、本実施形態は、配線基板22への導電ピン35の固定方法のみが第1実施形態と相違し、それ以外については第1実施形態と同様である。図18~図20は、本実施形態に係る半導体装置の製造途中の断面図である。なお、図18~図20において、第1実施形態で説明したのと同じ要素には第1実施形態におけるのと同じ符号を付し、以下ではその説明を省略する。この半導体装置を製造するには、まず、第1実施形態の図11a、bの工程を行う。これにより、図18aに示すように、絶縁性基材30のスルーホール30a内に導電膜37が形成された構造が得られる。次に、図18bに示すように、絶縁性基材30の両面にソルダレジスト層39として印刷法等により感光性樹脂を塗布する。なお、ソルダレジスト層39はある程度の粘性があるため、スルーホール30aがソルダレジスト層39で埋め込まれることはない。その後、ソルダレジスト層39を露光、現像することにより、ソルダレジスト層39に第1の開口39a、第3の開口39c、及び第4の開口39dを形成する。これらの開口のうち、第4の開口39dはスルーホール30aに重なるように形成され、当該第4の開口39dからスルーホール30aの縁の導電膜37が露出する。続いて、図19aに示すように、第4の開口39dから露出した部分の導電膜37にピン固定材41を塗布し、そのピン固定材41をリフローして溶融させる。そして、スルーホール30aに挿入できる直径Rを有する導電ピン35を用意する。本実施形態では、その導電ピン35の途中の高さに直径Rよりも大きいストッパ35aを設ける。次に、図19bに示すように、ピン固定材41が溶融した状態でスルーホール30aに導電ピン35を挿入し、ピン固定材41により導電膜37に導電ピン35を接合する。ここで、本実施形態では、導電ピン35にストッパ35aを設けたため、スルーホール30aのある程度の深さまで導電ピン35を挿入すると、スルーホール30aの縁の導電膜37にストッパ35aが当接する。これにより、導電ピン35の挿入深さを簡単にコントロールでき、導電ピン35の先端がスルーホール30aを突き抜けるのを防止するこが可能となる。その後に、図20に示すように、第1のランド32a上にはんだボール36を接合する。接合に際しては、はんだボール36を加熱して溶融するが、その加熱温度はピン固定材41の融点よりも低いため、本工程においてピン固定材41が溶融して導電ピン35がスルーホール30aから脱落することはない。ここまでの工程により、インターポーザとして供される配線基板22の基本構造が完成する。この後は、第1実施形態で説明した図14の工程を行うことで、配線基板22に半導体素子23を実装してなる半導体装置を完成させるが、その詳細については省略する。以上説明した本実施形態によれば、図20に示したように、スルーホール30a内に導電ピン35を挿入し、導電ピン35と導電膜37とを直接接続する。よって、導電ピン35と導電膜37との配線距離を最短にすることができ、導電膜37から導電ピン35に至る信号経路において配線遅延が生じるのを抑制でき、導電ピン35を流れる信号の高速化を実現することができる。第3実施形態次に、第3実施形態に係る半導体装置について、その製造工程を追いながら説明する。なお、本実施形態が第2実施形態と相違するのは導電ピン35の形状のみであり、それ以外は第2実施形態と同様である。図21~図22は、本実施形態に係る半導体装置の製造途中の断面図である。なお、図21~図22において、第2実施形態で説明したのと同じ要素には第2実施形態におけるのと同じ符号を付し、以下ではその説明を省略する。この半導体装置を製造するには、まず、第2実施形態の図18a、bの工程を行う。これにより、図21aに示すように、絶縁性基材30の両面にソルダレジスト層39が形成された構造を得る。そして、スルーホール30a内の導電膜37上にピン固定材41を塗布すると共に、スルーホール30aに挿入できる直径Rを有する導電ピン35を用意する。第2実施形態と異なり、導電ピン35にはストッパ35a図19a参照が形成されておらず、導電ピン35の形状は棒状である。次に、図21bに示すように、ピン固定材41が溶融した状態でスルーホール30aに導電ピン35を挿入し、ピン固定材41により導電膜37に導電ピン35を接合する。その後、図22に示すように、第2実施形態と同様にして、第1のランド32a上にはんだボール36を接合することにより、インターポーザとして供される配線基板22の基本構造が得られる。この後は、第1実施形態で説明した図14の工程を行うことで、配線基板22に半導体素子23を実装してなる半導体装置を完成させるが、その詳細については省略する。以上説明した本実施形態によれば、図22に示したように、導電ピン35の形状を、信号経路Pに沿って直径Rが同一の棒状とする。このように配線経路Pに沿って直径Rを同一にすると、導電ピン35の断面での信号の反射の仕方が配線経路Pに沿って同一となるため、導電ピン35を流れる信号の波形が劣化するのを防止できる。更に、本実施形態では、導電ピン35にストッパ35a図20参照のような突起を形成しないため、その突起と配線基板22内のグランドプレーン不図示との間に不要な容量Cが形成され難い。同様に、ストッパ35aのような突起と第1のパッド32aとの間にも不要な容量が形成され難い。その結果、それらの容量が原因で導電ピン35において信号経路Pのインピーダンスが低下するのを抑制でき、信号経路Pにおけるインピーダンスの不整合を防止できる。第4実施形態上記した第1~第3実施形態では、信号用の外部接続端子として導電ピン35を形成した。これに対し、本実施形態では、導電ピン35に代えて可撓性を有する導電性リードを長尺状の導電片として形成する。図23~図24は、本実施形態に係る半導体装置の製造途中の断面図である。なお、図23~図24において、第1~第3実施形態で説明したのと同じ要素にはこれらの実施形態におけるのと同じ符号を付し、以下ではその説明を省略する。この半導体装置を製造するには、まず、第2実施形態の図11a~図12aに示す工程を行う。これにより、図23aに示すように、絶縁性基材30の両面にソルダレジスト層39が形成された構造を得る。そして、第2のランド32bの上にピン固定材41を塗布すると共に、可撓性のある導電性リード63を用意する。このうち、ピン固定材41の材料は第1実施形態と同様である。また、導電性リード63は、後述のはんだボール36と比べて長尺な長尺状の導電片の一例である。図25は、その導電性リード63の拡大断面図である。図25に示すように、導電性リード63は、概略線状の可撓性フィルム61と、その表面に形成された導体箔62とを有する。可撓性フィルム61と導体箔62の材料は特に限定されないが、本実施形態では可撓性フィルム61としてポリイミドを使用し、導体箔62として銅箔を使用する。次に、図23bに示すように、リフローによりピン固定材41を加熱して溶融し、ピン固定材41で第2のランド32b上に導電性リード63を接合する。これにより、導電性リード63の導体箔62図25参照と第2のランド32bとが電気的に接続される。次に、図24に示すように、第1のランド32a上に、ピン固定材41よりも融点が低いはんだボール36を接合する。接合に際しては、はんだボール36をその融点以上に加熱して溶融させるが、本工程ではその加熱温度をピン固定材41の融点よりも低くすることでピン固定材41が溶融するのを防止し、第2のランド32bから導電性リード63が剥離しないようにする。なお、はんだボール36と導電性リード63のサイズは特に限定されない。本実施形態では、配線基板22の第2の主面22bから測ったはんだボール36の高さh1を約0.5mmとし、はんだボール36の直径を約0.6mmとする。また、第2の主面22bから測った導電性リード63の高さh2を0.5mm以下とする。ここまでの工程により、インターポーザとして供される配線基板22の基本構造が完成する。その配線基板22では、信号用の外部接続端子として導電性リード63が設けられる。導電性リード63は、微細加工が容易なポリイミド等の可撓性フィルム61を基にして作製できるため、導電ピン35図10参照と比較してその線幅を更に細くすることができる。そのため、導電性リード63と配線基板22内のグランドプレーン不図示との間に生じる容量Cを小さくすることができる。また、このように導電ピン35の線幅を狭くすることで、導電性リード63の側面を、第2の主面22b側に形成された第1のランド32aや導電膜37の導電性部材から更に離すことができる。これにより、その導電性部材と導電性リード63との間に不要な容量が付加され難くなる。その結果、導電性リード63を通る信号経路のインピーダンスが寄生容量によって低下するのが抑制され、その信号経路でインピーダンスの不整合が生じるのを防止できる。図26は、その配線基板22に半導体素子23を実装してなる半導体装置70の断面図である。第1実施形態と同様に、その半導体装置70においては、配線基板22の第1の主面22aに接着剤33により半導体素子23が固着される。また、半導体装置70は、以下のようにして実装基板に実装される。図27a、bは、実装基板50に半導体装置70を実装してなる電子装置80の製造方法について説明するための断面図である。なお、図27a、bにおいて、第1実施形態で説明したのと同じ要素には第1実施形態におけるのと同じ符号を付し、以下ではその説明を省略する。まず、図27aに示すように、実装基板50の第1のパッド59aとはんだボール36とを位置合わせすると共に、第2のパッド59bと導電性リード63とを位置合わせする。なお、第1のパッド59aと第2のパッド59bの各々の上には、予め予備はんだ60を塗布しておく。次に、図27bに示すように、予備はんだ60に導電性リード63とはんだボール36を当接させ、リフローにより予備はんだ60とはんだボール36を溶融させる。これにより、第1のパッド59aにはんだボール36が接続されると共に、第2のパッド59bに予備はんだ60を介して導電性リード63が接続され、配線基板50に半導体装置70が機械的かつ電気的に接続されることになる。なお、上記のリフローにおける加熱温度は、ピン固定材41の融点よりも低いため、リフロー時にピン固定材41が溶融して第2のランド32bから導電性リード63が剥離することはない。また、本工程では、第2のパッド59bに当接した導電性リード63が変形するため、配線基板22と実装基板50との間隔Dが狭まり、溶融したはんだボール36を第1のランド59aに確実に当接させることができる。以上により、電子装置80の基本構造が得られたことになる。上記した本実施形態によれば、信号用の外部接続端子として導電性リード63を用いる。概略線状の導電性リード63は、既述のようにはんだボールと比較して寄生容量が付加され難いため、信号の高速化を実現できる。更に、図27bの工程で可撓性を有する導電性リード63が変形することではんだボール36が第1のランド59aに確実に当接するようになり、実装基板50と半導体装置70との接続信頼性を向上させることができる。しかも、導電性リード63を通すためのスルーホールを実装基板50に形成する必要がないのでスルーホールの加工コストを削減できる。そして、そのスルーホールを導電性リード63が突き抜けることがないので、半導体装置70が実装されているのとは反対側の実装基板50の主面にも抵抗素子等の電子部品を実装でき、実装基板50への実装密度を向上させることができる。第5実施形態本実施形態では、第1~第4実施形態で説明した導電ピン35の配置例や、導電ピン35が接合される第2のランド59bの好適な大きさ等について説明する。第1例図28は、第1例に係る配線基板22の拡大平面図である。なお、図28において、第1~第4実施形態で説明したのと同じ要素にはこれらの実施形態におけるのと同じ符号を付し、以下ではその説明を省略する。これについては、後述の第2~第5例でも同様である。図28に示すように、本例では、隣接する二つの導電ピン35からなる第1~第3の対M1~M3を形成する。第1~第3の対M1~M3の各々においては、一方の導電ピン35には高速差動信号のポジ側の信号が供給され、他方の導電ピン35には高速差動信号のネガ側の信号が供給される。高速差動信号用の入力信号と出力信号は配線基板22内の隣接する配線を流れるが、信号経路に沿って配線のインピーダンスが変化するのを防止するため、それらの配線の間隔は信号経路に沿って一定であるのが好ましい。本例では、上記のように隣接する二つの導電ピン35を対にして使用するため、これらの二つの導電ピン35の間隔と配線基板22内における配線間隔とが大きく異ならず、配線間隔の変動が原因で信号経路のインピーダンスが急激に変化するのを抑制できる。なお、図28のように導電ピン35を行列状に配列する場合、導電ピン35の対の態様としては、列方向に隣接する第1の対M1と、行方向に隣接する第2の対M2と、斜め方向に隣接する第3の対M3とがある。第2例図29は、第2例に係る配線基板22の拡大平面図である。図29に示すように、本例では、第1例で説明した第1の対M1と第2のM2の各々において、隣接する導電ピン35の間隔d1、d2を他の導電ピン35同士の間隔d3よりも狭くする。このようにすると、上記の各間隔d1、d2を、配線基板22内における隣接する配線の間隔に近づけることができるため、信号経路のインピーダンスが急激に変化するのを抑制できる。なお、各間隔d1、d2をどのように狭めるかは特に限定されない。例えば、第1の対M1におけるように、隣接する第2のランド32bの間隔を他のランド32b同士の間隔よりも狭めてもよい。或いは、第2の対M2におけるように、隣接する第2のランド32bの間隔を他のランド32b同士の間隔と同じに維持しながら、第2のランド32bと導電ピン35の各々の中心を偏心させることにより、間隔d2を狭めてもよい。なお、場合によっては、各間隔d1、d2を間隔d3よりも広げてもよい。このように間隔d1、d2を広げると、100Ωに設定されることが多いドライバー不図示の出力インピーダンスやレシーバ不図示の入力インピーダンスに信号経路の差動インピーダンスが近くなり、インピーダンス整合が図り易くなることがある。第3例図30は、第3例に係る配線基板22の拡大平面図である。本例では、第1例図28参照において一つの導電ピン35が設けられていた部位に、第2の対M2の二つの導電ピン35を設ける。このようにしても、第2の対M2における導電ピン35同士の間隔を他の導電ピン35のそれよりも狭くすることができる。その結果、第2の対M2における導電ピン35の間隔が配線基板22内における隣接する配線同士の間隔に近くなり、配線間隔の変動が原因で信号経路のインピーダンスが急激に変化するのを抑制できる。本例は上記に限定されない。例えば、第1例において一つの導電ピン35が設けられていた部位に、列方向に導電ピン35が隣接する第1の対M1図28参照や斜め方向に隣接する第3の対M3図28を設けてもよい。第4例図31は、第4例に係る配線基板22の拡大平面図である。本例では、複数の第2のランド32bの中に、その直径L1が他の第2のランド32bの直径と異なるものを混在させる。直径L1が大きくなると、第2のランド32bと配線基板22内のグランドプレーン不図示との間に生じる容量Cを大きくすることができる。また、隣接する第2のランド32b同士の間隔が狭くなり、これらの間に形成される寄生容量が大きくなる。一方、直径L1が小さければ、第2のランド32bと配線基板22内のグランドプレーン不図示との間に生じる容量Cを小さくすることができる。更に、隣接する第2のランド32b同士の間隔が広くなり、これらの間に形成される寄生容量が小さくなる。同様に、複数の導電ピン35の中に、その直径L2が他の導電ピン35の直径と異なるものを混在させ、導電ピン35と配線基板22内のグランドプレーンとの間に形成される容量Cや、導電ピン35の間に形成される寄生容量の大きさを調節してもよい。このように、上記の直径L1、L2は、信号経路に所定の大きさの寄生容量を意図的に付加し、その信号経路のインピーダンスを制御するパラメータとなり得る。よって、本例のように様々な直径L1、L2を混在させることで、各々の導電ピン35を通る信号経路のインピーダンスを自在に制御でき、回路を設計する際の自由度を向上させることができる。なお、具体的なインピーダンス値は特に限定されないが、高速差動配線用の信号経路については100Ω近傍の差動インピーダンスとし、シングルエンド用の信号経路については50Ω程度の特性インピーダンスとするのが好ましい。第5例図32は、第5例に係る配線基板22の拡大平面図である。上記した第1~第4実施形態では、図9に示したように、導電ピン35とはんだボール36を信号領域Aと電源-グランド領域Bの各々に分けて形成した。これに対し、本実施形態では、図32に示すように、配線基板22の一部領域Xにおいて複数の導電ピン35と複数のはんだボール36とを混在させる。このようにしても、第1~第4実施形態と同様に、導電ピン35を通る信号の高速化等を実現することができる。第6実施形態上記した第1~第5実施形態では、図8に示したように、インターポーザとして供される配線基板22の外部接続端子の一部を導電ピン35とし、残りの外部接続端子をはんだボール36とした。本実施形態では、これと同様の構造を実装基板50に形成する。図33は、本実施形態に係る実装基板50に半導体装置21を実装してなる電子装置90の断面図である。なお、図33において、第1~第5実施形態で説明したのと同じ要素には同じ符号を付し、以下ではその説明を省略する。図33に示すように、本実施形態では、電子装置90の外部接続端子としてはんだボール57と導電ピン58が混在して複数設けられる。そして、これらの外部接続端子のうち、はんだボール57は、接地用又は電源用の第1の配線層72に電気的に接続され、導電ピン58は信号用の第2の配線層73に電気的に接続される。なお、図33では半導体装置21の外部接続端子として導電ピン35とはんだボール36とを混在させた場合を例示しているが、半導体装置21の外部接続端子としてはんだボール36のみを設けてもよい。図34は、この実装基板50の拡大断面図である。図34に示すように、実装基板50が備える絶縁層71にはスルーホール71aが形成される。スルーホール71aは、絶縁層71の一方の主面側と他方の主面側とを電気的に接続するために形成されるものであり、その内面には銅メッキ膜等の導電膜68が形成されると共に、絶縁性樹脂69によって埋め込まれる。また、絶縁層71の一方の主面には、例えば厚さが23μm程度の銅メッキ膜等の導電膜をパターニングしてなる第1のランド65aと第2のランド65bが形成される。これら第1のランド65aと第2のランド65bは、ソルダレジスト層64により保護される。また、第1のランド65aと第2のランド65bの直径は特に限定されない。本実施形態では、第1実施形態の図10において第1の直径D1よりも第2の直径D2を小さくしたのと同様な理由により、第2のランド65bの直径D4を第1のランド65aの直径D3よりも小さくする。このように直径D4を小さくすると、第2のランド65bと実装基板50内のグランドプレーン不図示との間に生じる容量Cを小さくすることができる。また、実装基板50の一方の主面50a側に形成された導電膜68や第1のランド65a等の他の導電部材から第2のランド65bが隔てられ、それらの導電部材と第2のランド65bとの間に生じる容量Cを小さくできる。これにより、第1実施形態で説明したように、導電ピン58を通る信号の波形の劣化を防止したり、信号の高速化を実現したりすることができる。また、ソルダレジスト層64の厚さは、例えば25μm程度とされる。そして、第1のランド65aにははんだボール57が接合され、第2のランド65bにははんだ等のピン固定材66を介して導電ピン58が接合される。はんだボール57と導電ピン58の各々のサイズは特に限定されない。本実施形態では、はんだボール57の直径を約0.6mmとする。更に、第1実施形態の図10において高さh2を高さh1以下としたのと同じ理由により、実装基板50の一方の主面50aから測った導電ピン58の高さh4を、当該主面50aから測ったはんだボール57の高さ以下とする。例えば、はんだボール57の高さh3を約0.5mmとし、導電ピン58の高さh4を0.5mm以下とする。これにより、第1実施形態で説明したように、実装基板50を他の基板に実装する際、導電ピン58の高さが原因ではんだボール57に接続不良が発生するのを防止できる。更に、はんだボール57と導電ピン58の接合順序も特に限定されないが、第1実施形態と同様に、最初に導電ピン58を第2のランド65bに接合し、その後にはんだボール57を第1のランド65aに接合するのが好ましい。この場合、ピン固定材66の材料として融点がはんだボール57のそれよりも高い材料を使用するのが好ましい。このようにすると、第1のパッド65aにはんだボール57を接合する際の加熱温度をはんだボール57の融点よりも高くし、且つピン固定材66の融点よりも低くすることで、ピン固定材66が溶融するのを防止でき、第2のランド65bから導電ピン58が脱落する危険性を低減できる。以上説明した本実施形態によれば、実装基板50の信号用の外部接続端子として導電ピン58を形成し、接地用又は電源用の外部接続端子としてはんだボール57を形成する。第1実施形態で説明したように、このように信号用に導電ピン58を形成することで、信号の波形劣化を防止したり、信号の高速化を図ったりすることができる。なお、本実施形態は上記に限定されず、導電ピン58として図20や図22のような棒状のピンを使用し、それをスルーホール71aに挿入してもよい。更に、図25のような可撓性のある導電性リード63を導電ピン58に代えて使用してもよい。以上説明した各実施形態に関し、更に以下の付記を開示する。付記1配線基板と、前記配線基板の第1の主面に搭載された半導体素子と、前記配線基板の第2の主面に設けられた電源用又は接地用のはんだボールと、前記第2の主面に立設された信号用の長尺状の導電片と、を有することを特徴とする半導体装置。付記2前記導電片は導電ピンであることを特徴とする付記1に記載の半導体装置。付記3前記配線基板にスルーホールが形成され、前記導電ピンの一部が前記スルーホールに挿入されたことを特徴とする付記2に記載の半導体装置。付記4前記導電ピンの途中の高さに、該導電ピンの直径よりも大きいストッパが設けられたことを特徴とする付記3に記載の半導体装置。付記5前記スルーホール内に、前記導電ピンと電気的に接続された導電膜が形成されたことを特徴とする付記3又は付記4に記載の半導体装置。付記6前記導電片は、可撓性を有する導電性リードであることを特徴とする付記1に記載の半導体装置。付記7前記第2の主面に形成された第1のランドと、前記第2の主面において前記第1のランドと間隔をおいて形成され、前記第1のランドよりも直径が小さい第2のランドとを更に有し、前記第1のランドに前記はんだボールが接合され、前記第2のランドに前記導電片が接合されたことを特徴とする付記1~6のいずれかに記載の半導体装置。付記8電源用又は接地用の第1の配線層と、信号用の第2の配線層とを備えた多層配線層と、前記多層配線層の主面に設けられ、前記第1の配線層と電気的に接続されたはんだボールと、前記主面に設けられ、前記第2の配線層と電気的に接続された長尺状の導電片と、を有することを特徴とする配線基板。付記9電源用又は接地用のはんだボールと、信号用の長尺状の導電片とが主面に設けられた半導体装置と、前記はんだボールが接合した第1のパッドと、前記導電片の先端に当接した第2のパッドとを備えた配線基板と、を有することを特徴とする電子装置。付記10配線基板が備える第1のパッドと第2のパッドのうち、少なくとも第2のパッドにはんだを塗布する工程と、半導体装置が備える電源用又は接地用のはんだボールを前記第1のパッドに当接させると共に、前記半導体装置が備える信号用の長尺状の導電片の先端を前記はんだに当接させる工程と、前記はんだと前記はんだボールとを加熱して溶融させることにより、前記はんだを介して前記第2のパッドに前記導電片を接続すると共に、前記第1のパッドに前記はんだボールを接続する工程と、を有することを特徴とする電子装置の製造方法。