"第一の電極と、抵抗変化層と、第二の電極と、中間絶縁膜と、制御電極と、をこの順に積層した積層構造を備え、前記抵抗変化層と前記中間絶縁膜が直接接していない、ことを特徴とする抵抗変化素子。前記中間絶縁膜の比誘電率が前記抵抗変化層の比誘電率よりも大きい、ことを特徴とする、請求項1に記載の抵抗変化素子。前記中間絶縁膜の厚さが前記抵抗変化層の厚さよりも薄い、ことを特徴とする、請求項1に記載の抵抗変化素子。前記第一の電極は金属イオンを供給する活性電極からなり、前記抵抗変化層はイオン化した金属が伝導する固体電解質層からなり、前記第二の電極は前記金属イオンと反応しない不活性電極からなる、ことを特徴とする、請求項1乃至3のいずれか1項に記載の抵抗変化素子。前記中間絶縁膜が、ハフニア膜、アルミナ膜、ジルコニア膜、イットリア膜、シリコン窒素膜、シリコン炭化窒素膜、シリコン酸化膜の少なくとも1を含む、ことを特徴とする請求項1乃至3のいずれか1項に記載の抵抗変化素子。前記制御電極は、Ta、Ti、TaN、TiN、W、Al、の少なくとも1つを含む、ことを特徴とする請求項1乃至4のいずれか1項に記載の抵抗変化素子。半導体素子基板上に形成された、少なくとも二つの、請求項1乃至6のいずれか1項に記載の抵抗変化素子を備え、少なくとも二つの前記抵抗変化素子の、前記抵抗変化層同士、前記第二の電極同士、前記中間絶縁膜同士、及び制御電極同士が一体化している、ことを特徴とする抵抗変化素子。半導体素子基板上に形成された、少なくとも二つの前記抵抗変化素子の各々が、金属イオンの供給源となる活性電極と、イオン化した金属が伝導する固体電解質層と、不活性電極と、絶縁膜と、制御電極とがこの順に積層した、積層構造を備え、少なくとも二つの前記抵抗変化素子の、固体電解質層同士、不活性電極同士、中間絶縁膜同士、及び制御電極同士が一体化している、ことを特徴とする請求項7に記載の抵抗変化素子。請求項1乃至8のいずれか1項に記載の前記抵抗変化素子に対して、前記第一の電極と前記制御電極との間に規則的に交番する電圧を印加し、過渡的に流れる交流電流を両電極間に流すことによって、前記抵抗変化素子の抵抗値を遷移させることを特徴とする、抵抗変化素子のプログラミング方法。前記交番する電圧の時間微分値の絶対値又はそのピーク値が、前記電圧の上昇時と下降時で異なり、前記絶対値もしくはそのピーク値の大きさの違いによって前記抵抗変化素子の抵抗値を遷移させる請求項9記載の抵抗変化素子のプログラミング方法。以下に関連技術の分析を与える。前述したような2端子型抵抗変化素子を半導体装置上に形成してプログラミングする場合、例えば信号線の伝達先を不揮発的に切り替えるスイッチに適用する場合、プログラミングのための制御信号線と、プログラミング後にON状態となった抵抗変化素子を介して伝搬する信号線とが独立していないため、プログラミングの制御が難しく、誤動作を生じ易い、という問題点を有している。本発明は、上記問題点を解消すべく全く新たに創案されたものであって、その主たる目的は、誤書き込み、及び誤動作を防止し、高信頼化、及び高密度化が可能な抵抗変化素子、及びそのプログラミング方法を提供することにある。本発明によれば、第一の電極と、抵抗変化層抵抗変化膜と、第二の電極と、中間絶縁膜と、制御電極と、をこの順に積層した積層構造を備え、前記抵抗変化層と前記中間絶縁膜が直接接していない抵抗変化素子が提供される。本発明によれば、上記抵抗変化素子に対して、前記第一の電極と制御電極との間に規則的に交番する電圧を印加し、過渡的に流れる交流電流を両電極間に流すことによって前記抵抗変化素子の抵抗値を遷移させる、プログラミング方法が提供される。本発明によれば、抵抗変化素子の誤書き込み、及び誤動作を防止し、高信頼化、及び高密度化を可能としている。本発明の第1の形態においては、例えば図2を参照すると、第一の電極と、抵抗変化層抵抗変化膜202と、第二の電極203を有する抵抗変化素子において、第二の電極203に接する中間絶縁膜204と、中間絶縁膜204に接する制御電極205を備える。第一の電極201と制御電極205間に電圧を印加することで、抵抗変化膜202の抵抗状態を変化させ、かつ、第二の電極203を利用して抵抗状態の読み出しや、信号の入出力がなされる電気回路を有する半導体装置を構成することができる。制御電極205は、中間絶縁膜204によって第二の電極203と絶縁分離されているため、制御電極205に印加されるプログラミング信号と、第一の電極201と第二の電極202間を伝搬するロジック信号/読み出し信号とを分離することができる。かかる本発明によれば、抵抗変化層の抵抗状態を、抵抗変化層とは直接接しない中間絶縁膜204を介して絶縁分離された制御電極205への電圧印加で行うことによって、プログラミングのための制御信号線と、プログラミング後に接続される信号線もしくは読み出し線を独立させることができる。このため、抵抗変化素子の誤書き込み、及び誤動作を防止することができる。第一の電極201と制御電極205間に印加された電圧は、抵抗変化膜202と中間絶縁膜204とで電圧分割される。例えば、より小さい制御電圧で抵抗変化素子の抵抗状態をOFF状態からON状態へ変化させるプログラミングするためには、印加した制御電圧の大半が抵抗変化素子に印加させることが好ましい。そのため、第二の電極203に蓄積する電荷を一定とした場合、中間絶縁膜204の比誘電率が、抵抗変化膜202の比誘電率よりも大きいことが好ましい。さらに、中間絶縁膜204の厚さは、抵抗変化膜202の厚さよりも薄いことが好ましい。例えば、第一の電極201は、金属イオンを供給する活性電極図3の301を含む構成としてもよい。また、抵抗変化層202は、イオン化した金属が伝導する固体電解質層図3の302を含む構成としてもよい。さらに、第二の電極203は、前記金属イオンと反応しない不活性電極図3の303を含む構成としてもよい。前記中間絶縁膜204、304は、ハフニア膜、アルミナ膜、ジルコニア膜、イットリア膜、シリコン窒素膜、シリコン炭化窒素膜、シリコン酸化膜のいずれかを含むことが好ましい。前記制御電極205、305は、Ta、Ti、TaN、TiN、W、Alのいずれを含むことが好ましい。本発明の第2の形態によれば、相補型構造抵抗変化素子を有するクロスバースイッチ回路を有する半導体装置が提供される。本発明の第2の形態においては、例えば図5を参照すると、半導体素子基板上に形成された、バイポーラ型抵抗変化素子において、第一の電極と、抵抗変化層と、第二の電極と、中間絶縁膜と、制御電極とがこの順に積層した、積層構造を備える、少なくとも2つの抵抗変化素子であって、前記2つの抵抗変化素子の、抵抗変化層502同士、第二の電極503同士、中間絶縁膜504同士、及び制御電極505同士が一体化している構成としてもよい。半導体装置において、前記抵抗変化素子は、半導体装置内の多層配線層に形成され、前記第一電極は下部電極を兼ねた配線図10の3であって、前記抵抗変化膜図10の9との間に絶縁性バリア膜図10の7が介在し、前記絶縁性バリア膜図10の7は開口部を有し、前記抵抗変化膜図10の9は、前記開口部において前記下部電極兼配線3と接する構成としてもよい。前記抵抗変化素子構造において、前記絶縁性バリア膜7は一つの開口部を有し、それぞれ独立した下部電極兼配線3上に開口されており、上部電極は二つの抵抗変化素子間で電気的に一体化した構成としてもよい。前記抵抗変化素子構造において、それぞれ独立した少なくとも2本の下部電極兼配線の双方に接続するように前記絶縁性バリア膜は一つの開口部を有する構成としてもよい。本発明の第3の形態においては、前記固体電解質層は、少なくともSiOxCy、TaSiOx、TaOx、ZrOx、HrOx、SiOx、TiOx、有機物を主成分とする材料のいずれかを含む。前記第一の電極は、銅を含む構成としてもよい。前記第二の電極は、Ru、あるいはPtかを含む構成としてもよい。絶縁性バリア膜は、SiC、SiCN、SiNのいずれかを含む構成としてもよい。前記第二の電極は、固体電解質と接する面にRu、中間絶縁膜に接する面にTaを含む積層電極Ru/Taとしてもよい。本発明の第4の形態において、半導体装置の製造方法は、半導体基板上の多層配線層の内部に抵抗変化素子を有する半導体装置の製造にあたり、下層配線上に絶縁性バリア膜図10の7を形成する工程と、前記絶縁性バリア膜上に開口部パターンを有するハードマスク膜図11Cの8を形成する工程と、前記ハードマスク膜をマスクとして、前記開口部パターンから露出する前記絶縁性バリア膜を反応性ドライエッチングにより、前記絶縁性バリア膜に、前記下層配線に通ずるととともに、壁面が前記配線から離れるにしたがい広くなったテーパ面となった開口部を形成する工程図12Aと、前記抵抗変化膜図10、図12Cの9を形成する工程と、前記上部電極図10の10、11、13を形成する工程と、を含む。前記絶縁性バリア膜上に開口部を形成する工程において、2本の異なる下層配線の双方に連続した一つの開口部を形成するようにしてもよい。前記配線を形成する工程は、前記抵抗変化膜の前記下部電極とならない他の配線を同時に形成し、前記プラグを形成する工程では、前記他の配線上に他のプラグを形成する半導体装置の製造方法であることが好ましい。本発明の第5の形態において、前記抵抗変化層をOFF状態からON状態へ、もしくはON状態からOFF状態へ抵抗値を遷移させるためには、書き込み電圧を前記抵抗変化層の両端に印加する際に、書き込み電流が流れることが好ましい。前記抵抗変化層と前記中間絶縁膜を流れるリーク電流が少なすぎると、書き込み電流が不十分となる可能性がある。この場合、第一の電極と制御電極の間に交番する電圧を印加し、交流電流を両電極間に流すようにしてもよい。さらに、本発明の第5の形態において、前記抵抗変化層の両端に印加される電圧波形が上昇時と下降時で異なる時間変化をもたせるようにしてもよい。このようにすることで、容量性の電流の時間変化は電圧の時間変化の微分値に比例するため、交流電流の各々の極性に対して、異なるピーク電流値を設定することができる。このピーク電流値の差によって、抵抗変化素子をON状態もしくはOFF状態に状態遷移させることができる。例えば、バイポーラ型抵抗変化素子において、第一の電極から不活性電極側に電流を流すことで、OFF状態からON状態に抵抗値が遷移する場合を考えると、第一の電極から不活性電極に流れる電流のピーク値を高くし、逆方向のピーク値を低くすることによって、交流電流によるプログラミングを可能としている。半導体装置内の多層配線層の内部に抵抗変化素子を有するフィールドプログラマブルゲートアレイ、混載メモリを搭載した半導体装置に適用して好適とされる。以下、いくつかの実施形態について説明する。<実施形態1>図1Aは、関連技術比較例の2端子抵抗変化素子回路の等価回路、図1Bは、本実施形態に係る制御端子付き抵抗変化素子の等価回路を示す。図1A、Bにおいて、101は抵抗変化素子、102、103は端子である。図1Bに示すように、本発明の実施形態では、制御信号の入出力を行う制御端子104を有する。本発明の第一の実施形態に係る半導体装置について、図1B、図2、図3を参照して説明する。図2は、図1Bの第一の実施形態の抵抗変化素子の断面構成を模式的に示す図である。図2を参照すると、抵抗変化素子は、第一の電極201、抵抗変化膜202、第二の電極203、中間絶縁膜204、制御電極205がこの順に積層されている。例えば、抵抗変化素子が、金属イオンの析出を利用した固体電解質スイッチである場合には、第一の電極201は、図3の活性電極301、抵抗変化膜202は図3の固体電解質層302、第二の電極203は図3の不活性電極303である。固体電解質スイッチをOFF状態からON状態へ遷移させる場合には、第一の電極201活性電極301を接地し、制御電極205305に負電圧を印加すると、抵抗変化膜202固体電解質層302と中間絶縁膜204間で電圧分割された電圧が、抵抗変化膜202固体電解質層302に印加され、図3の金属架橋306が形成される。ここで、できるだけ電圧値が小さな制御電圧で、固体電解質スイッチの抵抗状態を変化させるためには、抵抗変化膜202固体電解質層302と中間絶縁膜204絶縁膜304の抵抗値が同じ場合には、中間絶縁膜204絶縁膜304の比誘電率が抵抗変化膜202固体電解質層302よりも大きくし、膜厚は薄いことが好ましい。例えば、抵抗変化膜202固体電解質層302は、有機膜を主成分とする膜例えば、比誘電率:3.0、膜厚:5nmを含む。中間絶縁膜204絶縁膜304は、ハフニアHfOx;比誘電率:20、膜厚:6nmを含む。このとき、直列接続における電荷の分布から、抵抗変化膜202固体電解質層302、及び中間絶縁膜204絶縁膜304に印加される電圧の比率は1:20となる。すわなち、制御電極205305に、例えば2Vを印加すると、抵抗変化膜202固体電解質層302に約1.9V印加することができる。また、抵抗値の観点からも、中間絶縁膜204絶縁膜304の膜厚が抵抗変化膜202固体電解質層302よりも薄いことが好ましい。抵抗変化膜202固体電解質層302としては低密度な膜を用いることが好ましい。このため、緻密な材料から構成される中間絶縁膜204絶縁膜304と比べるとリーク電流が大きくなる傾向がある。それぞれの抵抗値を等しくするためには、抵抗変化膜202固体電解質層302の膜厚よりも中間絶縁膜204絶縁膜304の膜厚を薄くすることでリーク電流レベルを一致させることもできるようになる。ここで、本実施形態における、誤書き込み、誤動作不良の改善要因について説明する。制御電極を有しない抵抗変化素子の場合図1A参照、第一の電極201と第二の電極203に直接電位差を生じさせることで、抵抗変化膜202の抵抗状態を変化プログラミングさせる。一方、本実施形態によれば、抵抗変化層202の抵抗状態を、抵抗変化層202とは直接接しない中間絶縁膜204を介して絶縁分離されている制御電極205へ電圧を印加することによって、プログラミングのための制御信号線と、プログラミング後に接続される信号線もしくは読み出し線を独立させることができる。このため、抵抗変化素子の誤書き込み、及び誤動作を防止することができる。<実施形態2>次に本発明の第二の実施形態について説明する。第二の実施形態では、不活性電極第二の電極同士が接続された相補型抵抗変化素子を例に説明する。図4Aは、関連技術の2端子抵抗変化素子を二つ使用した相補型抵抗変化素子回路、図4Bは、第二の実施形態による制御端子付き抵抗変化素子の回路を示す図である。図4Aの構成では、抵抗変化素子401aと抵抗変化素子401bは、活性電極同士が接続され、活性電極に接続された端子402a、402bを介して、入出力を行う。抵抗変化素子401aと抵抗変化素子401bの不活性電極にトランジスタMOSトランジスタ405のソース又はドレイン端子を接続して制御する。一方、第二の実施形態の抵抗変化素子では、図4Bに示すように、トランジスタを接続することなく、制御信号の入出力を行う制御端子404を有する構造としている。このため、図4Aのトランジスタ相当分の回路面積が削減される。抵抗変化素子抵抗変化素子スイッチの面積を低減することができる。次に、第二の実施形態の抵抗変化素子について、活性電極同士が電気的に接続される構造について、図5、図6を用いて説明する。図5に示す例では、2つの抵抗変化素子を有し、前記抵抗変化素子の抵抗変化膜502同士、第二の電極503同士、中間絶縁膜504同士、制御電極505同士が接続され、未接続の二つの第一の電極501a、501bから入出力がなされる。第一の実施の形態のように、制御電極505に電圧を印加することで、抵抗変化膜502の抵抗状態を変化させ、抵抗状態を不揮発に記憶することができる、二つの抵抗変化素子を有することで、未接続の二つの第一の電極第一の電極501aと第一の電極501bの間で、抵抗値の読み出し、あるいは信号の入出力を行うことができる。このとき、制御電極505は、第一の電極501a、第一の電極501b、及び、第二の電極503とは絶縁分離されているため、プログラム用の制御信号と、ロジック信号読み出し信号とが混線することはない。図6に示す例では、2つのバイポーラ型の固体電解質スイッチを有し、前記抵抗変化素子の固体電解質602同士、不活性電極603同士、中間絶縁膜604同士、制御電極605同士が接続され、かつ未接続の二つの第一の電極第一の活性電極601a、第二の活性電極601bから入出力がなされる。スイッチング素子をオン状態低抵抗状態にするためには、制御電極605に電圧が印加されることで、第一の活性電極601a、及び第二の活性電極601bのそれぞれから金属架橋606a及び606bが固体電解質602内に形成され、第一の活性電極601aと不活性電極603と第二の活性電極601bが電気的に接続される。このとき、第一の実施形態と同じく、制御電極605は、中間絶縁膜604を介して不活性電極とは絶縁分離されているため、活性電極と不活性電極の接続状態によらず、分離されている。<実施形態3>次に本発明の第三の実施形態について説明する。第三の実施形態では、制御電極を有する抵抗変化素子第一の実施形態を、アレイ状に配置したスイッチクロスバースイッチとして用いることで、スイッチ素子の小面積化を図ることができるようになる。図7は、第三の実施形態の構成を示す図である。図7には、抵抗変化素子をアレイ上に配置し、クロスバースイッチとした構成が等価回路で示されている。図7を参照すると、抵抗変化素子701aは、図2の第一の電極201と接続する端子702aと、第二電極203と接続する端子703a、及び制御電極205と接続する制御端子704aを有する。水平線705a、705bの各水平線上で隣り合う抵抗変化素子の第二の電極203と接続する端子同士は接続され、垂直線706a、bの各垂直線上で隣り合う抵抗変化素子の第一の電極201と接続する端子同士も接続されている。対角線707上に配置された抵抗変化素子の制御電極205同士が接続されている。すなわち、抵抗変化素子701aは、水平線705a、垂直線706a、対角線707aの交点に位置する。ここで、図7において、全ての抵抗変化素子がオフ状態であるとし、抵抗変化素子701aをオン状態にプログラミングする場合について説明する。垂直線706aにセット電圧を印加し、それ以外の垂直線には、セット電圧の半分の電圧を印加し、水平線はすべてフローティングとし、対角線707aは接地電位とし、それ以外の対角線はセット電圧の半分の電圧を印加する。このような電圧印加を行うことで、クロスーバーアレイ内の抵抗変化素子701aのみの第一の電極図2の201-制御電極図2の205間にセット電圧が印加され、プログラミングを行うことができる。非選択の抵抗変化素子には最大でもセット電圧の半分の電圧しか印加されないため、オン状態にプログラミングされることはない。オン状態の抵抗変化素子701aをオフ状態にプログラミングする場合には、対角線は全てフローティングにし、水平線705aにセット電圧を印加し、それ以外の水平線にはセット電圧の半分の電圧を印加し、垂直線706aは接地電位とし、それ以外の垂直線はセット電圧の半分の電圧を印加する。このような電圧印加を行うことで、制御端子を用いて選択した交点に位置する抵抗変化素子のプログラミングを行い、任意の抵抗状態にすることができる。このような操作を各交点について繰り返すことで、クロスバースイッチとして所望の接続状態が得ることができる。このとき、制御端子同士を接続している対角線は、抵抗変化素子の抵抗状態によらず、常に抵抗変化素子とは絶縁分離されているため、プログラミングの精度が向上する。<実施形態4>次に本発明の第四の実施形態について説明する。第四の実施形態では、制御電極を有する相補型抵抗変化素子図5参照をアレイ上に配置したスイッチクロスバースイッチとして用いることで、スイッチ素子の小面積化を図る。相補型抵抗変化素子は、図5に示すように、二つの抵抗変化素子間で電圧分割される点と、バイポーラ型抵抗変化素子が互いに異なるセット電圧方向で直列接続される点から、相補型抵抗変化素子のOFF時におけるディスターブに対する信頼性が改善する。さらに、制御端子を加えることで、よりプログラミングの制御性を向上することができる。図8は、第四の実施形態の構成を示す図である。図8には、相補抵抗変化素子をアレイ上に配置し、クロスバースイッチとした時の構成が等価回路で示されている。図8を参照すると、抵抗変化素子801a、及び抵抗変化素子801bのそれぞれの第一の電極と接続する端子803aと802aが、水平線805a、及び垂直線806aに接続している。抵抗変化素子801a及び801bの第二電極同士と接続する制御端子804aは対角線807bに接続している。すなわち、抵抗変化素子801a及び801bは、水平線805a、垂直線806a、対角線807bの交点に位置する。ここで、全ての抵抗変化素子がオフ状態であるとし、抵抗変化素子801a及び801bの双方をオン状態として、クロスバーの交点をオン状態にプログラミングする場合について説明する。まず、抵抗変化素子801aをオン状態にするために、水平線805aにセット電圧を印加し、それ以外の水平線にはセット電圧の半分の電圧を印加し、垂直線はすべてフローティングとし、対角線807bは接地電位とし、それ以外の対角線はセット電圧の半分の電圧を印加する。このような電圧印加を行うことで、抵抗変化素子801aのみの第一の電極-制御電極間にセット電圧が印加され、プログラミングを行うことができる。非選択の抵抗変化素子には最大でもセット電圧の半分の電圧しか印加されないため、オン状態にプログラミングされることはない。つづいて、抵抗変化素子801bをオン状態にするため、垂直線806aにセット電圧を印加し、それ以外の垂直線にはセット電圧の半分の電圧を印加し、水平線は全てフローティングとし、対角線807bは接地電位とし、それ以外の対角線はセット電圧の半分の電圧を印加する。このような電圧印加を行うことで、抵抗変化素子801bのみの第一の電極-制御電極間にセット電圧が印加され、プログラミングを行うことができるようになる。このように抵抗変化素子801a及び801bの双方がオン状態になることで、垂直線806aと水平線805aを接続することができるようになる。<実施形態5>次に本発明の第五の実施形態について説明する。第五の実施形態では、第三の実施形態及び第四の実施形態4のクロスバースイッチの構成において、対角線の共有化を行うことで、対角線につながるプログラミングドライバーの数を削減し、低面積化をすることができるようになる。図9は、対角線の共有化を行った場合のクロスバースイッチへの適用形態を説明する図である。図中は5×5の抵抗変化素子がマトリックス上に配置されている。このとき、5本の対角線906a~906eまでが配置され、それぞれが5つの抵抗変化素子と接続されており、接続されている抵抗変化素子は、行列内に一つだけ接続されている。すなわち、nxnのクロスバースイッチの場合、それぞれn個の抵抗変化素子と接続された、計n本の対角線を有する構成とすることで、クロスバースイッチに用いる対角線の小面積化を図ることができる。次に、上記した抵抗変化素子を含む半導体装置の一具体例とその製造方法の一例について詳細に説明する。半導体基板上の多層配線層の内部に抵抗変化素子を有する半導体装置の製造方法は、下部電極例えば図2の第一の電極201を兼務した配線上に、抵抗変化膜例えば図2の202、上部電極例えば図2の第二の電極203をこの順に形成する工程と、前記上部電極図2の203上に、絶縁膜例えば図2の中間絶縁膜204を介して上層配線例えば図2の制御電極205を形成する工程を形成する工程と、を含む。以下、より具体的な実施例について説明する。<実施例1>本発明に係る抵抗変化素子の一具体例について説明する。図10は、実施例1の半導体装置の構成を模式的に示した部分断面図である。実施例1の半導体装置は、半導体基板上の銅多層配線層の内部に抵抗変化素子22を有する装置である。多層配線層は、半導体基板図示せず上にて、層間絶縁膜4、絶縁性バリア膜7、層間絶縁膜16、及び絶縁性バリア膜21の順に積層した絶縁積層体を有する。第1配線3は、層間絶縁膜4に形成された配線溝にバリアメタル6を介して銅5が埋め込まれている。第2配線17は、層間絶縁膜16に形成された配線溝に、バリアメタル20を介して、銅18が埋め込まれており、層間絶縁膜16に形成された下穴にプラグ19が埋め込まれており、第2配線17とプラグ19が一体となっており、第2配線17及びプラグ19の側面乃至底面がバリアメタル20によって覆われている。多層配線層は、絶縁性バリア膜7に形成された開口部にて、下部電極となる第1配線3、絶縁性バリア膜7の開口部の壁面、乃至絶縁性バリア膜7上に、抵抗変化膜9、第1上部電極10、及び第2上部電極11の順に積層した抵抗変化素子22が形成されている。抵抗変化膜9、第1上部電極10、第2上部電極11、中間絶縁膜12、第3上部電極13の積層体からなる。実施例1によれば、第1配線3を抵抗変化素子22の下部電極とすることで、すなわち、第1配線3が抵抗変化素子22の下部電極を兼ねることで、工程数を簡略化しながら、電極抵抗を下げるこができる。例えば、通常のCu銅ダマシン配線プロセスへの追加工程として、少なくとも3枚のマスクセットを作成するだけで、抵抗変化素子を搭載することができる。このため、抵抗変化素子の低抵抗化と低コスト化を同時に達成することができる。抵抗変化素子22は、抵抗変化型不揮発素子であり、例えば、固体電解質層中における金属イオン移動と電気化学反応とを利用したスイッチング素子とすることができる。抵抗変化素子22は、下部電極となる第1配線3と、プラグ19と電気的に接続された上部電極11、13とを有する構成となっている。抵抗変化素子22は、絶縁性バリア膜7に形成された開口部の領域にて、抵抗変化膜9と第1配線3とが直接接している。また第3上部電極13上にて、プラグ19と第3上部電極13とがバリアメタル20を介して電気的に接続されている。抵抗変化素子22は、電圧の印加、あるいは電流を流すことで、ON/OFFの制御が行われる。例えば、抵抗変化膜9中への第1配線3に係る金属の電界拡散を利用してON/OFFの制御を行う。第3上部電極13及びバリアメタル20は、同一の材料で構成されている。このようにすることで、プラグ19のバリアメタル20と抵抗変化素子22の第3上部電極13とが一体化し、接触抵抗を低減し、かつ、密着性の向上による信頼性の向上を実現することができる。半導体基板は、半導体素子が形成された基板である。半導体基板には、例えば、シリコン基板、単結晶基板、SOISilicononInsulator基板、TFTThinFilmTransistor基板、液晶製造用基板等の基板を用いることができる。図10の層間絶縁膜4は、半導体基板上に形成された絶縁膜である。層間絶縁膜4には、例えば、シリコン酸化膜、シリコン酸化膜よりも比誘電率の低い低誘電率膜例えば、SiOCH膜等を用いることができる。層間絶縁膜4は、複数の絶縁膜を積層したものであってもよい。層間絶縁膜4には、第1配線3を埋め込むための配線溝が形成されており、当該配線溝にバリアメタル6を介して銅5が埋め込まれている。絶縁性バリア膜7は、層間絶縁膜4、16間に介在したバリア性を有する絶縁膜である。絶縁性バリア膜7は、第1配線3用の配線溝の加工時にエッチングストップ層としての役割を有する。絶縁性バリア膜7は、第1配線3を含む層間絶縁膜4上に形成され、第1配線3に係る金属例えば、Cuの酸化を防いだり、層間絶縁膜4中への第1配線3に係る金属の拡散を防いだり、上部電極11、10、及び抵抗変化膜9の加工時にエッチングストップ層としての役割を有する。絶縁性バリア膜7には、例えば、SiC膜、SiCN膜、SiN膜、及び、それらの積層構造等を用いることができる。絶縁性バリア膜7は、第1配線3上にて開口部を有する。絶縁性バリア膜7の開口部においては、第1配線3の銅5と抵抗変化膜9が接している。この絶縁性バリア膜7の開口部は、第1配線3の領域内に形成されている。このようにすることで、凹凸の小さい第1配線3の表面上に抵抗変化素子22を形成することができる。絶縁性バリア膜7の開口部の壁面は第1配線3から離れるにしたがい広くなったテーパ面となっている。層間絶縁膜16は、絶縁性バリア膜7上に形成された絶縁膜である。層間絶縁膜16には、例えば、シリコン酸化膜、シリコン酸化膜よりも比誘電率の低い低誘電率膜例えば、SiOCH膜等を用いることができる。層間絶縁膜16は、複数の絶縁膜を積層したものであってもよい。第1配線3は、層間絶縁膜4に形成された配線溝にバリアメタル6を介して埋め込まれた配線である。第1配線3は、抵抗変化素子22の下部電極を兼ね、抵抗変化膜9と直接接している。なお、第1配線3と抵抗変化膜9の間には、電極層等が挿入されていてもよい。電極層が形成される場合は、電極層と抵抗変化膜9は連続工程にて堆積され、連続工程にて加工される。バリアメタル6は、第1配線3に係る金属が層間絶縁膜4や下層へ拡散することを防止するために、配線の側面乃至底面を被覆する、バリア性を有する導電性膜である。バリアメタル6には、例えば、第1配線3がCuを主成分とする金属元素からなる場合には、タンタルTa、窒化タンタルTaN、窒化チタンTiN、炭窒化タングステンWCNのような高融点金属やその窒化物等、またはそれらの積層膜を用いることができる。抵抗変化膜9は、抵抗が変化する膜である。抵抗変化膜9は、第1配線3下部電極に係る金属の作用拡散、イオン伝動等により抵抗が変化する材料を用いることができる。抵抗変化素子22の抵抗変化を金属イオンの析出によって行う場合には、イオン伝導可能な固体電解質膜が用いられる。例えば、Taを含む酸化物絶縁膜であって、Ta2O5、TaSiO等を用いることができる。また、抵抗変化膜9は、例えば、下からTa2O5、TaSiOの順に積層した積層構造とすることができる。あるいは、抵抗変化膜9は有機物を主成分とした膜とすることができる。このような積層構造とすることで、抵抗変化膜9を固体電解質層として用いた場合には、低抵抗時ON時に、イオン伝導層内部に形成される金属イオン例えば、銅イオンよる架橋を、有機物を主成分とする層で分断し、OFF時に金属イオンを容易に回収することができるようになる。この結果、スイッチング特性を向上させることができる。抵抗変化膜9は、第1配線3、絶縁性バリア膜7の開口部のテーパ面、乃至絶縁性バリア膜7上に形成されている。抵抗変化膜9は、第1配線3と抵抗変化膜9の接続部の外周部分が少なくとも絶縁性バリア膜7の開口部のテーパ面上に沿って配設されている。開口部下の第1の配線3は、第一の実施形態における第一の電極図2の201に相当する。第1上部電極10は、抵抗変化素子22の上部電極における下層側の電極であり、抵抗変化膜9と直接接している。第一の実施形態における第二の電極に相当する。第1上部電極10には、第1配線3に係る金属よりもイオン化しにくく、抵抗変化膜9において拡散、イオン電導しにくい金属が用いられ、酸化の自由エネルギーの絶対値が小さい金属材料とすることが好ましい。第1上部電極10には、例えば、Pt、Ru等を用いることができる。また、第1上部電極10には、Pt、Ru等の金属材料を主成分として酸素を添加してもよく、また酸素を添加した層との積層構造にしてもよい。第2上部電極11は、抵抗変化素子22の上部電極における上層側の電極であり、第1上部電極10上に形成されている。第2上部電極11は、第1上部電極10を保護する役割を有する。すなわち、第2上部電極11が第1上部電極10を保護することで、プロセス中の第1上部電極10へのダメージを抑制し、抵抗変化素子22のスイッチング特性を維持することができる。第2上部電極11には、例えば、Ta、Ti、W、Alあるいはそれらの窒化物等を用いることができる。中間絶縁膜12は、第2上部電極11と第3上部電極13とを絶縁分離する膜である。中間絶縁膜12は、例えば、ハフニア膜、アルミナ膜、ジルコニア膜、イットリア膜、シリコン窒素膜、シリコン炭化窒素膜、シリコン酸化膜から選択することができ、抵抗変化膜9よりも比誘電率が大きく、膜厚が薄いことが好ましい。スパッタリング法やALDAtomiclayerdeposition法等を用いて形成することができ、成長温度は350°C以下であることが好ましい。第3上部電極13はプラグ19を形成する際のホール形成時にエッチンストッパーとしての役割を果たす。第3上部電極13は、抵抗変化素子22にダメージを与えることなく、さらに抵抗変化膜9からの酸素の脱離を防ぐ機能を有する。第3上部電極13は、バリアメタル20を介したプラグコンタクトプラグ19との接触抵抗を低減するために、バリアメタル20と同じ材料であることが好ましく、Ta、あるいはその窒化物であることが好ましい。第3上部電極は第一の実施形態における制御電極図2の205に相当する。層間絶縁膜16には、例えば、シリコン酸化膜、SiOC膜、シリコン酸化膜よりも比誘電率の低い低誘電率膜例えば、SiOCH膜等を用いることができる。層間絶縁膜16は、複数の絶縁膜を積層したものであってもよい。層間絶縁膜16には、プラグ19を埋め込むための下穴が形成されており、当該下穴にバリアメタル20を介してプラグ19が埋め込まれている。バリアメタル20は、第2配線17プラグ19を含むに係る金属が層間絶縁膜16や下層へ拡散することを防止するために、第2配線17及びプラグ19の側面乃至底面を被覆する、バリア性を有する導電性膜である。バリアメタル20には、例えば、タンタルTa、窒化タンタルTaN、窒化チタンTiN、炭窒化タングステンWCNのような高融点金属やその窒化物等、またはそれらの積層膜を用いることができる。絶縁性バリア膜バリア絶縁膜21は、第2配線17を含む層間絶縁膜16上に形成され、第2配線17に係る金属例えば、Cuの酸化を防ぐ役割や、上層への第2配線17に係る金属の拡散を防ぐ役割を有する絶縁膜である。絶縁性バリア膜21には、例えば、SiC膜、SiCN膜、SiN膜、及びそれらの積層構造等を用いることができる。<実施例2>次に、実施例2として、半導体装置の製造方法について図面を用いて説明する。実施例2の製造方法は、第1乃至第四の実施形態、実施例1に示した半導体装置を形成するため方法の一例である。図11乃至図15は、本発明の実施例1に係る半導体装置の製造方法を工程順に模式的に示した工程断面図である。なお、図11乃至図15は、単に図面作成の都合で分図されている。まず、半導体基板例えば、半導体素子が形成された基板上に層間絶縁膜2例えば、シリコン酸化膜、膜厚300nmを堆積し、その後、リソグラフィ法フォトレジスト形成、ドライエッチング、フォトレジスト除去を含むを用いて、層間絶縁膜4に配線溝を形成し、その後、当該配線溝にバリアメタル6例えば、TaN/Ta、膜厚5nm/5nmを介して第1配線図10の3の銅5を埋め込むステップA1;図11A参照。ステップA1において、層間絶縁膜2は、プラズマCVD法によって形成することができる。ここで、プラズマCVDChemicalVaporDeposition法とは、例えば、気体原料、あるいは液体原料を気化させることで減圧下の反応室に連続的に供給し、プラズマエネルギーによって、分子を励起状態にし、気相反応、あるいは基板表面反応等によって基板上に連続膜を形成する手法である。また、ステップA1において、第1配線5、6:図10の3に対応は、例えば、PVDPhysicalVaporDeposition法によってバリアメタル6例えば、TaN/Taの積層膜を形成し、PVD法によるCuシードの形成後、電解めっき法によって銅5を配線溝内に埋設し、200°C以上の温度で熱処理後、CMPChemicalMechanicalPolishing法によって配線溝内以外の余剰の銅を除去することで形成することができる。このような一連の銅配線の形成方法は、当該技術分野における一般的な手法を用いることができる。ここで、CMP法とは、多層配線形成プロセス中に生じるウェハ表面の凹凸を、研磨液をウェハ表面に流しながら回転させた研磨パッドに接触させて研磨することによって平坦化する方法である。溝に埋め込まれた余剰の銅を研磨することによって埋め込み配線ダマシン配線を形成したり、層間絶縁膜を研磨することで平坦化を行う。次に、第1配線5、6を含む層間絶縁膜4上に絶縁性バリア膜7例えば、SiCN膜、膜厚30nmを形成するステップA2;図11B参照。ここで、絶縁性バリア膜7は、プラズマCVD法によって形成することができる。絶縁性バリア膜7の膜厚は、10nm~50nm程度であることが好ましい。次に、絶縁性バリア膜7上にハードマスク膜8例えば、シリコン酸化膜を形成するステップA3;図11C参照。このとき、ハードマスク膜8は、ドライエッチング加工におけるエッチング選択比を大きく保つ観点から、絶縁性バリア膜7とは異なる材料であることが好ましく、絶縁膜であっても導電膜であってもよい。ハードマスク膜8には、例えば、シリコン酸化膜、シリコン窒化膜、TiN、Ti、Ta、TaN等を用いることができ、SiN/SiO2の積層体を用いることができる。次に、ハードマスク膜8上にフォトレジスト図示せずを用いて開口部をパターニングし、フォトレジストをマスクとしてドライエッチングすることによりハードマスク膜8に開口部パターンを形成し、その後、酸素プラズマアッシング等によってフォトレジストを剥離するステップA4;図12A参照。このとき、ドライエッチングは必ずしも絶縁性バリア膜7の上面で停止している必要はなく、絶縁性バリア膜7の内部にまで到達していてもよい。次に、ハードマスク膜8図12Aの8をマスクとして、ハードマスク膜8の開口部から露出する絶縁性バリア膜7をエッチバックドライエッチングすることにより、絶縁性バリア膜7に開口部を形成して、絶縁性バリア膜7の開口部から第1配線3を露出させる。このとき、開口部は層間絶縁膜内部にまで達していても良い。その後、アミン系の剥離液等で有機剥離処理を行うことで、第1配線5,6の露出面に形成された酸化銅を除去するとともに、エッチバック時に発生したエッチング複生成物等を除去するステップA5;図12B参照。ステップA5において、ハードマスク膜図12Aの8は、エッチバック中に完全に除去されることが好ましいが、絶縁材料である場合にはそのまま残存してもよい。また、絶縁性バリア膜7の開口部の形状は、円形、正方形、四角形とし、円の直径、あるいは四角形の一辺の長さは20nmから500nmとすることができる。また、ステップA5において、絶縁性バリア膜7をエッチバックでは、反応性ドライエッチングを用いることで、絶縁性バリア膜7の開口部の壁面をテーパ面とすることができる。反応性ドライエッチングでは、エッチングガスとしてフルオロカーボンを含むガスを用いることができる。次に、ステップA6において、第1配線5,6を含む絶縁性バリア膜7上に抵抗変化膜9例えば、SiC3O1、TaSiO、Ta2O5、ZrO、HfO等、膜厚は4~10nmを堆積するステップA7;図12C参照。ここで、抵抗変化膜9は、PVD法やCVD法を用いて形成することができる。ステップA7では、絶縁性バリア膜7の開口部は、ステップA5の有機剥離処理によって水分等が付着しているため、抵抗変化膜9の堆積前に250°C~350°C程度の温度にて、減圧下で熱処理を加えて脱ガスしておくことが好ましい。この際、銅表面を再度酸化させないよう、真空下、あるいは窒素雰囲気等にする等の注意が必要である。また、ステップA7では、抵抗変化膜9の堆積前に、絶縁性バリア膜7の開口部から露出する第1配線5、6に対して、H2ガスを用いた、ガスクリーニング、あるいはプラズマクリーニング処理を行ってもよい。このようにすることで、抵抗変化膜9を形成する際に、第1配線5、6の銅5の酸化を抑制することができ、プロセス中の銅の熱拡散物質移動を抑制することができるようになる。さらに、ステップA7では、抵抗変化膜9の堆積前に、PVD法を用いて薄膜のTi2nm以下図示せずを堆積することで、第一配線5銅の酸化を抑制してもよい。薄膜のTi層は抵抗変化膜9の形成中に酸化されて、チタン酸化物となる。また、ステップA7では、抵抗変化膜9として、固体電解質層を用いたタイプではなく、遷移金属酸化物例えば、TiO、NiO等や、HfOx、ZrOx、TaOxを用いた抵抗変化膜を用いる場合には、抵抗変化膜9を堆積する前に、下部電極図示せずを成膜してもよい。下部電極には、例えば、Ti、TiN、W、WN、Ta、TaN、Ru、RuOx等を用いることができ、例えば、それらの積層構造例えば、TaN下層/Ru上層であっても良い。この時、積層構造の合計膜厚は、抵抗変化素子9をビア層間絶縁膜内部に形成する都合上、素子段差と表面ラフネスを低減するため、絶縁性バリア膜7よりも薄いことが必要であり、好ましくは10nm以下であると良い。また、ステップA7では、抵抗変化膜9を段差のある開口部10にカバレッジよく埋め込む必要があるため、プラズマCVD法を用いて行うことが好ましい。次に、抵抗変化膜9上に第1上部電極10例えば、Ru、膜厚10nm及び第2上部電極11例えば、Ta、膜厚10nm、中間絶縁膜12たとえはHfOx,第3上部電極13例えばTaをこの順に形成するステップA8。次に、第3上部電極13上にハードマスク膜a例えば、SiN膜、膜厚30nm、及びハードマスク膜b例えば、SiO2膜、膜厚200nmをこの順に積層するステップA9、図示せず。ステップA9において、ハードマスク膜a及びハードマスク膜bは、プラズマCVD法を用いて成膜することができる。ハードマスク膜a、bは当該技術分野における一般的なプラズマCVD法を用いて形成することができる。また、ハードマスク膜aとハードマスク膜bとは、異なる種類の膜であることが好ましく、例えば、ハードマスク膜aをSiN膜とし、ハードマスク膜bをSiO2膜とすることができる。次に、ステップA10において、ハードマスク膜上に、抵抗変化素子22をパターニングするためのフォトレジスト図示せずを形成し、その後、当該フォトレジストをマスクとして、ハードマスク膜aが表れるまでハードマスク膜bをドライエッチングし、その後、酸素プラズマアッシングと有機剥離を用いてフォトレジストを除去する。次に、ハードマスク膜をマスクとして、ハードマスク膜b、第3上部電極13、中間絶縁膜12、第二上部電極11、第1上部電極10、抵抗変化膜9を連続的にドライエッチングするステップA11、図13A。このとき、ハードマスク膜は、エッチバック中に完全に除去されることが好ましいが図13A、そのまま残存してもよい。ステップA11において、例えば、第3上部電極11がTaの場合には、Cl2系のRIEReactiveIonEtchingで加工することができる。第1上部電極10がRuの場合には、Cl2/O2の混合ガスでRIE加工することができる。また、抵抗変化膜9のエッチングでは、下面の絶縁性バリア膜7上でドライエッチングを停止させる必要がある。抵抗変化膜9がTaを含む酸化物であり、絶縁性バリア膜7がSiN膜やSiCN膜である場合には、CF4系、CF4/Cl2系、CF4/Cl2/Ar/N2系等の混合ガスでエッチング条件を調節することでRIE加工することができる。このようなハードマスクRIE法を用いることで、抵抗変化素子部をレジスト除去のための酸素プラズマアッシングに曝すことなく、抵抗変化素子22を加工をすることができる。また、加工後に酸素プラズマによって酸化処理する場合には、レジストの剥離時間に依存することなく酸化プラズマ処理を照射することができるようになる。次に、抵抗変化素子22上に、層間絶縁膜16例えばSiO2図13B、平坦化しステップA12;図14A、層間絶縁膜16-2、ハードマスク膜15をさらに堆積するステップA13;図14B。その後、第2配線17図10参照用の配線溝、及びプラグ19用の下穴を形成し、銅デュアルダマシン配線プロセスを用いて、当該配線溝及び当該下穴内に、バリアメタル20例えば、TaN/Taを介して第2配線17例えば、Cu及びプラグ19例えば、Cuを同時に形成し、その後、第2配線17を含む層間絶縁膜16上に絶縁性バリア膜21例えば、SiCN膜を堆積するステップA14;図15参照。なお、図15の断面図は、図5に対応している。図15の第1配線3aバリアメタル6a、銅5aは図5の第一電極201a、第1配線3bバリアメタル6b、銅5bは図5の第一電極201bに対応している。また、ステップA13、A14において、層間絶縁膜16及び16-2はプラズマCVD法で形成することができる。また、ステップA13において、抵抗変化素子22によって形成される段差を解消するため、層間絶縁膜16を厚く堆積し、CMPによって層間絶縁膜16を削り込んで平坦化し、層間絶縁膜16を所望の膜厚としてもよい図14A参照。。本実施例によれば、第1配線5、6:図10の3を抵抗変化素子22の下部電極とすることで、すなわち、第1配線5、6が抵抗変化素子22の下部電極を兼ねることで、抵抗変化素子22の小型化による高密度化を実現するとともに、相補型の抵抗変化素子を形成することができる。このため、信頼性を向上させることができる。通常のCuダマシン配線プロセスに追加工程として、2PRPhotoRegistのマスクセットを作成するだけで、抵抗変化素子22を搭載することができ、装置の低コスト化を同時に達成することができるようになる。さらに、銅配線によって構成される最先端のデバイスの内部にも抵抗変化素子22を搭載して、装置の性能を向上させることができる。<実施形態6>次に、本発明の第六の実施形態を説明する。図17は、第六の実施形態の抵抗変化素子のプログラミング回路について示す。プログラミング動作の説明に最低限必要な部分のみを残して抜き出したものである。プログラミング回路は状況に応じてさまざまに変形して利用し得る。図17において、1701及び1702は、抵抗変化素子の第一の電極を表し、それぞれに対して書き込み選択用のスイッチ1703及び1704が接続されており、制御電極1710、書き込み電圧源1709を有する。以下では、スイッチ1703を閉じてクローズ、導通状態、スイッチ1704を開放しオープン、非導通状態、端子1701側を、OFF状態からON状態に遷移させる場合を説明する。まず、第一のステップにおいて、スイッチ1705を閉じ、キャパシタ1708を充電する。次に第二のステップにおいて、スイッチ1705を開放し、スイッチ1706を閉じる。このとき、制御電極1710には電荷が蓄積されるが、その速度は、スイッチ1706の駆動能力に比例する。第三のステップにおいて、スイッチ1706を開放し、スイッチ1707を閉じる。すると、制御電極1710に蓄えられた電荷は、スイッチ1707を通じてGNDグランド電位側に放電される。以上の第一のステップから第三のステップを繰り返すことで、所望の交流電流を抵抗変化素子に印加することができる。図17において、各スイッチ1703~1706には、電界効果型トランジスタFieldEffectTransistorFETを使用することができる。図18は、第六の実施形態において、抵抗変化素子をプログラミングするための、図17の制御電極1710の電圧波形と電流波形の典型例を示す波形図である。例えば、制御電極1710への電荷蓄積の時定数を電荷放出の時定数よりも短く設定することで、制御電極1710から端子1701の向きに流れる電流のピーク値を逆方向の電流のピーク値よりも大きくするとよい。こうするためには、スイッチ1706の駆動力電流駆動能力をスイッチ1707の駆動力よりも大とし、瞬間的により大きな電流が流せるようにすると良い。スイッチ1706及びスイッチ1707の駆動力は、スイッチ1706、1707を構成する電界効果トランジスタFETのゲート幅Wゲート幅を大とすると、FETの相互コンダクタンスが増大する、もしくは、それぞれの電界効果トランジスタに印加されるゲート電圧ゲートソース間電圧によって調整することができる例えばFETのゲートソース間電圧を大とするとドレインソース間電流が増大する。キャパシタ1708の容量は、一例として、制御電極の容量の10倍以上とすることが好ましく、例えば制御電極の容量が0.5fFfemtofaradであるときには、5fFのキャパシタンスを設定することが好ましい。端子1702側の抵抗変化素子は、スイッチ1703を開放して、スイッチ1704を閉じて、同様に第一のステップから第三のステップを繰り返すことによりプログラムすることができる。また、抵抗変化素子を、ON状態からOFF状態へ遷移させる際には、スイッチ1706と1707の駆動力の関係を逆になるように回路を構成するとよい。以上、幾つかの実施形態、実施例を説明したが、これら実施形態及び実施例は単に実例を挙げて発明を説明するためのものであって、限定することを意味するものではない。例えば、CMOS回路を有する半導体製造装置技術に関して詳しく説明し、半導体基板上の銅多層配線内部に抵抗変化素子を形勢する例について説明したが、本発明は上記に限定されるものではなく、例えば、DRAMDynamicRandomAccessMemory、SRAMStaticRandomAccessMemory、一括消去型の書き換え可能な不揮発性メモリであるフラッシュメモリあるいはEEPROM:ElectricallyErasableandProgrammableReadOnlyMemory、FRAMFerroElectricRandomAccessMemory、MRAMMagneticRandomAccessMemory、抵抗変化型メモリ、バイポーラトランジスタ等のようなメモリ回路を有する半導体製品、あるいは、マイクロプロセッサ等の論理回路を有する半導体製品、あるいは、これらを同時に掲載したボードやパッケージの銅配線上へも適用することができる。また、本発明は、半導体装置への電子回路装置、光回路装置、量子回路装置、マイクロマシン、MEMSMicroElectroMechanicalSystems等の接合にも適用することができる。また、本発明ではスイッチ機能での実施例を中心に説明したが、不揮発性と抵抗変化特性の双方を利用したメモリ素子に用いることもできる。本発明による基板の接合方法は、そのできあがりからも、確認することができる。具体的には、例えば、デバイスの断面をTEMTransmissionElectronMicroscope;透過型電子顕微鏡観察することで、多層配線に銅配線が用いられていることを確認し、抵抗変化素子が搭載されている場合には、当該抵抗変化素子が積層構造であることかた、該積層構造内部に中間絶縁膜を備えているかを観察することで確認することができ、本発明を実施した構造であるかを確認することができる。さらにTEMに加え、例えばEDXEnergyDispersiveXraySpectroscopy;エネルギー分散型X線分光法や、EELSElectronEnergyLossSpectroscopy;電子エネルギー損失分光法等の組成分析を行うことで、本発明を実施した構造であるか否かの確認を行うことができる。なお、上記の特許文献、非特許文献の各開示を、本書に引用をもって繰り込むものとする。本発明の全開示請求の範囲を含むの枠内において、さらにその基本的技術思想に基づいて、実施形態ないし実施例の変更調整が可能である。また、本発明の請求の範囲の枠内において種々の開示要素各請求項の各要素、各実施例の各要素、各図面の各要素等を含むの多様な組み合わせないし選択が可能である。すなわち、本発明は、請求の範囲を含む全開示、技術的思想にしたがって当業者であればなし得るであろう各種変形、修正を含むことは勿論である。"