基板上に下部バリア膜を形成する工程と、前記下部バリア膜の上にシード膜を形成する工程と、前記シード膜の一部の領域上に導電部材を形成する工程と、前記導電部材の上面に、上部バリア膜を形成する工程と、前記導電部材が形成されていない領域の前記シード膜を除去し、前記シード膜が除去された領域に前記下部バリア膜を露出させる工程と、前記導電部材の側面に側方バリア膜を形成する工程と、前記導電部材及び前記側方バリア膜が形成されていない領域の前記下部バリア膜を除去する工程とを有する半導体装置の製造方法。前記側方バリア膜を形成する工程は、前記下部バリア膜の上面、前記導電部材の上面及び側面に、前記側方バリア膜を堆積させる工程と、前記側方バリア膜を異方性エッチングすることにより、前記下部バリア膜及び前記導電部材の上面に堆積している前記側方バリア膜を除去し、前記導電部材の側面に前記側方バリア膜を残す工程と、前記導電部材及び前記側方バリア膜が配置されていない領域の前記下部バリア膜を除去する工程とを含む請求項1に記載の半導体装置の製造方法。前記導電部材を形成する工程は、前記シード膜の上に、前記導電部材が配置される領域に対応する開口が形成されたレジスト膜を形成する工程と、前記開口の底面に露出している前記シード膜の上に、前記導電部材を成長させる工程とを含み、前記上部バリア膜を形成する工程は、前記レジスト膜の上には成長せず、前記導電部材の上に成長する条件で、前記導電部材の上に選択的に前記上部バリア膜を成長させる工程と、前記上部バリア膜を成長させた後、前記レジスト膜を除去する工程とを含む請求項1または2に記載の半導体装置の製造方法。前記導電部材を形成する工程は、前記シード膜の上に、前記導電部材が配置される領域に対応する開口が形成されたレジスト膜を形成する工程と、前記開口の底面に露出している前記シード膜の上に、前記導電部材を成長させ、前記導電部材の上面が前記レジスト膜の上面よりも低い段階で成長を停止させる工程とを含み、前記上部バリア膜を形成する工程は、前記レジスト膜の上及び前記導電部材の上に、前記上部バリア膜を堆積させる工程と、前記レジスト膜が露出するまで前記上部バリア膜を研磨し、前記導電部材の上には前記上部バリア膜の一部を残す工程と、前記上部バリア膜を研磨した後、前記レジスト膜を除去する工程とを含む請求項1または2に記載の半導体装置の製造方法。前記上部バリア膜は、前記側方バリア膜より厚い請求項1乃至4のいずれか1項に記載の半導体装置の製造方法。前記側方バリア膜を形成する工程は、前記下部バリア膜及び前記上部バリア膜の表面には成長せず、前記導電部材の側面には成長する条件で、前記側方バリア膜を形成する請求項1に記載の半導体装置の製造方法。前記下部バリア膜を除去する工程の後、さらに、前記基板、前記側方バリア膜、及び前記上部バリア膜の上に、絶縁膜を形成する工程を有する請求項1乃至6のいずれか1項に記載の半導体装置の製造方法。金属部材とレジスト膜との界面に隙間を形成する工程では、例えば反応性イオンエッチングが適用される。このエッチングは、金属部材とレジスト膜との界面近傍のレジスト膜のみならず、レジスト膜の上面もエッチングする。このため、金属部材とレジスト膜との間に所望の隙間を再現性よく形成することが困難である。金属部材の表面に、再現性よくバリア膜を形成する技術が望まれている。上記課題を解決するための半導体装置の製造方法は、基板上に下部バリア膜を形成する工程と、前記下部バリア膜の上にシード膜を形成する工程と、前記シード膜の一部の領域上に導電部材を形成する工程と、前記導電部材の上面に、上部バリア膜を形成する工程と、前記導電部材が形成されていない領域の前記シード膜を除去し、前記シード膜が除去された領域に前記下部バリア膜を露出させる工程と、前記導電部材の側面に側方バリア膜を形成する工程と、前記導電部材及び前記側方バリア膜が形成されていない領域の前記下部バリア膜を除去する工程とを有する。シード膜を除去した後には導電部材の側面が露出しているため、容易に側方バリア膜を形成することができる。[実施例1]図1A~図1Rを参照して、実施例1による半導体装置の製造方法について説明する。図1Aに示すように、支持基板10の上面に、複数の半導体チップ11が搭載されている。半導体チップ11の間に、樹脂等の充填部材12が充填されている。半導体チップ11には、トランジスタ等の電子素子が形成されており、半導体チップ11の上面に、複数の電極パッド13が露出している。以下、支持基板10、半導体チップ11、及び充填部材12をまとめて。単に基板15ということとする。図1Bに示すように、基板15の上に、下部バリア膜20及びシード膜21を、例えばスパッタリングにより形成する。下部バリア膜20には、例えば厚さ20nmのTi膜が用いられる。下部バリア膜20は、その上に形成する導電プラグ内の銅の拡散を防止する機能を有する。さらに、下部バリア膜20は、基板15との密着性を確保する機能も有する。下部バリア膜20の材料として、高融点金属、高融点金属を含む合金、高融点金属の窒化物、または高融点金属を含む合金の窒化物を用いてもよい。Ti以外の高融点金属として、例えばCr、Zr、Mo、Ru、Hf、Ta、W等が挙げられる。さらに、これらの異なる材料からなる膜を積層してもよい。例えば、下部バリア膜20を、Ti膜とTiN膜との積層構造としてもよい。シード膜21には、例えば厚さ100nmのCu膜が用いられる。図1Cに示すように、シード膜21の上に、感光性レジスト膜23を形成する。感光性レジスト膜23に、フォトリソグラフィにより、開口24を形成する。開口24は、電極パッド13に対応する位置に配置される。開口24の底に、シード膜21が露出する。図1Dに示すように、開口24の底に露出しているシード膜21を核として、電解めっき法により、銅を選択的に成長させる。これにより、開口24内が、銅からなる導電部材25で埋め込まれる。なお、導電部材25に銅合金を用いてもよい。導電部材25の上面の高さは、感光性レジスト膜23の上面の高さと等しいか、またはそれよりも低くする。導電部材25の上面に、パラジウムPd触媒を用いた活性化処理を施す。図1Eに示すように、活性化された導電部材25の上面に、無電解めっき法を用いてバリアメタルを成長させることにより、導電部材25の上に上部バリア膜28を形成する。感光性レジスト膜23の上面には、バリアメタルは成長しない。上部バリア膜28には、例えばCoWPが用いられ、その厚さは20nm~100nmの範囲内である。上部バリア膜28として、活性化処理された導電部材25の上面に、無電解めっき法により成長させることができる他の導電材料を用いてもよい。例えば、P、W、及びBの少なくとも1つの元素とCoとを含む合金、またはCoを用いてもよいし、P、W、及びBの少なくとも1つの元素とNiとを含む合金、またはNiを用いてもよい。また、導電プラグ27を構成しているシード膜20及び導電部材25に、銀Agまたは銀合金を用いてもよい。上部バリア膜28を形成した後、レジスト膜23を除去する。図1Fに、レジスト膜23図1Eを除去した後の半導体装置の断面図を示す。導電部材25が配置されていない領域に、シード膜21が露出している。図1Gに示すように、露出しているシード膜21図1Fをエッチングする。シード膜21のエッチングには、例えば硫酸、または硫酸を主成分とする薬液を用いることができる。これにより、シード膜21と導電部材25とからなる導電プラグ27が形成される。導電プラグ27が配置されていない領域には、下部バリア膜20が露出する。図1Hに示すように、露出している下部バリア膜20の上面、導電プラグ27の側面、及び上部バリア膜28の側面と上面とを、側方バリア膜30で覆う。側方バリア膜30には、例えば厚さ50nmの窒化シリコン膜が用いられる。側方バリア膜30の堆積には、例えば化学気相成長CVDが適用される。図1Iに示すように、側方バリア膜30図1Hを異方性エッチングする。これにより、上部バリア膜28の上面及び下部バリア膜20の上面を覆っていた側方バリア膜30が除去され、導電プラグ27の側面には、側方バリア膜30が残る。側方バリア膜30の異方性エッチングには、フロロカーボン、例えばCF4、CHF3を含むガスを用いた反応性イオンエッチングRIEが適用される。このエッチング条件は、上部バリア膜28のエッチングレートに対する側方バリア膜30のエッチングレートの比エッチング選択比が十分高い。なお、上部バリア膜28を、側方バリア膜30より厚くすることが好ましい。このような厚さの関係に設定しておくと、上部バリア膜28に対する側方バリア膜30のエッチング選択比を大きくできない場合でも、異方性エッチング後に、上部バリア膜28を導電プラグ27の上に再現性よく残存させることができる。図1Jに示すように、導電プラグ27及び側方バリア膜30が形成されていない領域の下部バリア膜20図1Iを除去する。下部バリア膜20が除去された領域に基板15が露出する。下部バリア膜20の除去には、フロロカーボン、例えばCF4、CHF3を含むガスを用いたRIEが適用される。側方バリア膜30の異方性エッチングに用いるガスと、下部バリア膜20のエッチングに用いるガスとは、共にフロロカーボンを含むが、ガス中のCF4やCHF3の混合比が異なる。下部バリア膜20のエッチングに用いるガスは、側方バリア膜30に対する下部絶縁膜20のエッチング選択比が大きくなるように、混合比が最適化されている。図1Kに示すように、基板15の上に、層間絶縁膜33を形成し、層間絶縁膜33で導電プラグ27、側方バリア膜30、及び上部バリア膜28を覆う。層間絶縁膜33には、絶縁性樹脂、例えばフェノールノボラック系樹脂が用いられる。図1Lに示すように、上部バリア膜28の上面が露出するまで、層間絶縁膜33を研磨する。図1Mに示すように、層間絶縁膜33、上部バリア膜28、及び側方バリア膜30の上に、2層目の下部バリア膜40及びシード膜41を、順番に形成する。下部バリア膜40及びシード膜41の材料及び形成方法は、図1Bに示した下部バリア膜20及びシード膜21の材料及び形成方法を同一である。図1Nに示すように、シード膜41の一部の領域上に、導電部材45を形成し、その上面に、上部バリア膜48を形成する。導電部材45及び上部バリア膜48の材料及び形成方法は、図1Fに示した導電部材25及び上部バリア膜28の材料及び形成方法と同一である。図1Oに示すように、導電部材45が配置されていない領域のシード膜41図1Nを除去する。シード膜41の除去には、図1Gに示したシード膜21の除去方法を同一の方法が適用される。シード膜41が除去された領域に、下部バリア膜40が露出する。シード膜41及び導電部材45が、配線47を構成する。図1Pに示すように、配線47及び上部バリア膜48の側面に、側方バリア膜49を形成する。側方バリア膜49の形成方法は、図1Iを参照して説明した側方バリア膜30の形成方法と同一である。図1Qに示すように、配線47及び側方バリア膜49が配置されていない領域の下部バリア膜40図1Pを除去する。下部バリア膜40の除去方法は、図1Jを参照して説明した下部バリア膜40の除去方法と同一である。図1Rに示すように、配線47の間を、層間絶縁膜53で埋め込む。層間絶縁膜53の形成方法は、図1Lに示した層間絶縁膜33の形成方法と同一である。図1Bに示した下部バリア膜20の形成から、図1Rに示した層間絶縁膜53の形成までの工程を繰り返すことにより、多層配線層を形成する。最上層に、電極パッド57を形成する。電極パッド57が形成されていない領域に、パッシベーション膜58を形成する。実施例1による方法で製造した半導体装置においては、導電プラグ27の底面は下部バリア膜20で被覆され、側面は側方バリア膜30で被覆され、上面は上部バリア膜28で被覆されている。配線47の底面は下部バリア膜40で被覆され、側面は側方バリア膜49で被覆され、上面は上部バリア膜48で被覆されている。このため、導電プラグ27及び配線47内の銅の拡散を防止することができる。さらに、層間絶縁膜33、53等に含浸されている水分等による導電プラグ27及び配線47の腐蝕を抑制することができる。次に、種々の比較例と比較しながら、実施例1の有利な効果について説明する。図2A~図2Cに、比較例1による製造方法の製造途中段階における半導体装置の断面図を示す。図2A~図2Cの各構成部分には、図1A~図1Rの対応する構成部分と同一の参照符号が付されている。図2Aは、図1Jを参照して説明した下部バリア膜20のエッチング工程後の半導体装置の断面図を示す。実施例1においては、側方バリア膜30が形成されていたが、比較例1では、側方バリア膜が形成されていない。導電プラグ27をエッチングマスクとして、下部バリア膜20がエッチングされる。このエッチングには、RIEが適用される。導電プラグ27の側面にイオンが衝突するため、導電プラグ27の側面がスパッタリングされる。スパッタリングされた銅の一部は基板15の表面に付着し、付着物50が形成される。導電プラグ27の側面及び上面にバリア膜を選択成長させるために、導電プラグ27の表面に形成されている自然酸化膜をウェットエッチングにより除去する。このウェットエッチング時やパラジウム触媒による活性化処理時にも、エッチングされた銅によって基板15の表面が汚染される。導電プラグ27に損傷を与えることなく、銅の付着物50を除去することは困難である。図2Bに示すように、導電プラグ27の側面及び上面に、無電解めっき法により上部バリア膜28を選択的に成長させる。これにより、導電プラグ27の側面及び上面を、上部バリア膜28で被覆することができる。上部バリア膜28の形成時に、付着物50からも上部バリア膜28と同一材料の異物51が成長する。図2Cに示すように、導電プラグ27の間を層間絶縁膜33で埋め込む。基板15と層間絶縁膜33との界面に残存する付着物50及び異物51は、基板15と層間絶縁膜33との密着性を低下させる。本来、基板15と層間絶縁膜33との界面は、リーク電流が発生し易い箇所である。リーク電流が発生しやすい箇所に導電性の付着物50及び異物51が残存していると、イオンマイグレーション現象が生じやすくなる。これにより、リーク電流のパスが形成されやすくなる。上記実施例1による方法では、図1Jに示したように、下部バリア膜20をエッチングする工程において、導電プラグ27が既に上部バリア膜28及び側方バリア膜30で覆われている。導電プラグ27の側面がRIE時のイオンの衝突によってスパッタリングされないため、導電プラグ27を構成する金属元素で基板表面が汚染されることを防止できる。実施例1では、図1Kに示した基板15と層間絶縁膜33との界面に、導電性の付着物や異物が残存しにくい。このため、基板15と層間絶縁膜33との密着性の低下を防止することができる。さらに、イオンマイグレーション現象が生じにくいため、イオンマイグレーションに起因する絶縁性の低下を防止することができる。同様に、図1Rに示した層間絶縁膜33と層間絶縁膜53との密着性の低下を防止することができる。さらに、イオンマイグレーションに起因する配線47の間の絶縁性の低下を防止することができる。図3A~図3Cに、比較例1による方法の製造途中段階における導電プラグの断面図を示す。図3A~図3Cの各構成部分には、図1A~図1Rの対応する構成部分と同一の参照符号が付されている。図3Aは、図2Aに示した下部バリア膜20及び導電プラグ27の構造を拡大したものである。この状態で、Pd触媒を用いた活性化処理を行うと、図3Bに示したように、銅を主成分とする導電プラグ27の表層部分が溶解する。このため、配線27の側面が、シード膜20の端面よりも後退する。図3Cに示すように、導電プラグ27の側面及び上面に上部バリア膜28を選択成長させる。上部バリア膜28の側面は、下部バリア膜20の端面よりも後退している。すなわち、下部バリア膜20の端部が、上部バリア膜28の側面よりも外側に向かって突出した構造が得られる。この突出した部分20Aに電界が集中するため、隣の導電プラグ27との絶縁性が低下する。実施例1による方法では、図1Iに示したように、側方バリア膜30を形成した後に、上部バリア膜28及び側方バリア膜30をエッチングマスクとして、下部バリア膜20がエッチングされる。このため、図1Jに示したように、下部バリア膜20の端面の位置が、側方バリア膜30の側面の位置に整合する。すなわち、図3Cに示したような突出部分20Aは形成されない。従って、比較例1のような絶縁性の低下は生じない。また、図1Qに示した配線47においても、側方バリア膜49の側面から下部バリア膜40の端面が突出することはない。図4A及び図4Bに、比較例2による半導体装置の製造方法の製造途中段階における装置の断面図を示す。図4A及び図4Bの各構成部分には、図1A~図1Rの対応する構成部分と同一の参照符号が付されている。図4Aに示すように、基板15の上に、下部バリア膜20及び導電プラグ27が形成されている。基板15及び導電プラグ27の表面を、絶縁性バリア膜60で覆う。絶縁性バリア膜60には、例えば窒化シリコンが用いられる。図4Bに示すように、絶縁性バリア膜60の上に、層間絶縁膜33を形成する。無機材料からなる絶縁性バリア膜60と、有機材料からなる層間絶縁膜33とは、密着性が悪いため、絶縁性バリア膜60と層間絶縁膜33との界面で、剥離61が生じやすい。さらに、絶縁性バリア膜60と層間絶縁膜33との熱膨張係数の相違に起因して、クラック62が発生しやすい。また、図1Rに示した層間絶縁膜33と層間絶縁膜53との間に、無機材料の絶縁性バリア膜60に相当するバリア膜を配置した構造では、層間絶縁膜33内に水分が侵入すると、絶縁性バリア膜が水分の脱離を阻害することになる。上記実施例1では、基板15と層間絶縁膜33との界面、及び層間絶縁膜33と層間絶縁膜53との界面に、無機材料からなる絶縁性バリア膜が配置されていないため、剥離やクラックは生じ難い。また、層間絶縁膜33等に侵入した水分の脱離が、無機材料からなる絶縁性バリア膜によって阻害されることもない。[実施例2]図5A~図5Hを参照して、実施例2による半導体装置の製造方法について説明する。図5Aに示すように、基板15の上に、下部バリア膜20、シード膜21、及びレジスト膜23を形成する。レジスト膜23に、開口24を形成する。ここまでの工程は、実施例1の図1Cに示したレジスト膜23及び開口24を形成するまでの工程と同一である。図5Bに示すように、開口24の底面に露出したシード膜21の上に、無電解めっき法を用いて、導電部材25を成長させる。導電部材25には、例えば銅または銅合金が用いられる。なお、シード膜21及び導電部材25に、銀または銀合金を用いてもよい。導電部材25の上面がレジスト膜23の上面よりも低い状態で、導電部材25の成長を停止させる。例えば、導電部材25の上面を、レジスト膜23の上面よりも100nm~200nm程度低くする。図5Cに示すように、レジスト膜23及び導電部材25の上に、TiまたはTiNからなる上部バリア膜28を堆積させる。上部バリア膜28の厚さは、例えば100nmとする。上部バリア膜28の成膜には、例えばスパッタリングを適用することができる。図5Dに示すように、レジスト膜23が露出するまで上部バリア膜28にCMPを施す。導電部材25の上には、上部バリア膜28が残存する。その後、レジスト膜23を除去する。図5Eに、レジスト膜23図5Dを除去した後の半導体装置の断面図を示す。導電部材25が形成されていない領域に、シード膜21が露出する。この製造途中段階における構成は、実施例1の図1Fに示した構成と同一である。その後、実施例1の図1Gから図1Lまでの工程と同一の工程を実施する。図5Fに、実施例1の図1Gから図1Lまでの工程と同一の工程を実施した後の半導体装置の断面図を示す。図5Fに示した製造途中段階における構成は、実施例1の図1Lに示した構成と同一である。なお、実施例2では、上部バリア膜28がTiまたはTiNで形成されているため、図1Jに示したTi等の下部バリア膜20をエッチングする工程において、上部バリア膜28の表層部もエッチングされる。従って、図5Cに示した上部バリア膜28を堆積させる工程において、下部バリア膜20のエッチング時の目減りを考慮して上部バリア膜28の厚さを設定しておくことが好ましい。図5Gに示すように、層間絶縁膜33及び上部バリア膜28の上に、下部バリア膜40、配線47、上部バリア膜48、側方バリア膜49、及び層間絶縁膜53を形成する。これらの形成方法は、その下の下部バリア膜20、導電プラグ27、上部バリア膜28、側方バリア膜30、及び層間絶縁膜33の形成方法と同一である。配線47は、下部バリア膜40、上部バリア膜28、導電プラグ27、及び下部バリア膜20を介して、電極パッド13に接続される。図5Hに示すように、図5Aに示した下部バリア膜20の形成から、図5Gに示した層間絶縁膜53の形成までの工程を繰り返すことにより、多層配線層を形成する。多層配線層の最上層に、電極パッド57を形成する。電極パッド57が形成されていない領域に、パッシベーション膜58を形成する。実施例2においても、実施例1と同様に、図2A~図2C、図3A~図3C、図4A~図4Bに示した比較例1及び比較例2に対して有利な効果が得られる。また、実施例1では、図1Eに示した上部バリア膜28を導電部材25の上に選択成長させた。実施例2においては、図5Cに示したように、上部バリア膜28を形成する工程において、導電部材25の上のみに選択成長させる方法が採用されていない。このため、上部バリア膜28に、選択成長させることが困難な材料を用いることができる。実施例2においては、上部バリア膜28、48としてTiまたはTiN等の導電材料を用いたが、銅の拡散を防止することができる絶縁材料、例えば窒化シリコンSiN、酸窒化シリコンSiON、炭化シリコンSiC酸炭化シリコンSiOC等を用いてもよい。上部バリア膜28、48に絶縁材料を用いる場合には、その上の配線または導電プラグと電気的接続を行う工程において、上部バリア膜28、48の一部を除去して導電プラグ27及び配線47の上面の少なくとも一部を露出させる手順を採用すればよい。[実施例3]図6A~図6Gを参照して、実施例3による半導体装置の製造方法について説明する。図6Aに示すように、基板15の上に、下部バリア膜20、シード膜21、導電部材25、及び上部バリア膜28を形成する。ここまでの工程は、実施例2の図5Aに示した段階までの工程と同一である。図6Bに示すように、導電部材25が形成されていない領域のシード膜21図6Aを、ウェットエッチングにより除去する。導電部材25及びその直下のシード膜21により、導電プラグ27が構成される。図6Cに示すように、無電解めっき法を用い、下部バリア膜20及び上部バリア膜28の表面には成長せず、導電プラグ27の側面に選択的に成長する条件で、側方バリア膜30を成長させる。側方バリア膜30には、例えば、P、W、及びBの少なくとも1つの元素とCoとを含む合金、またはCoを用いてもよいし、P、W、及びBの少なくとも1つの元素とNiとを含む合金、またはNiを用いてもよい。実施例1では、図1Hに示したように、側方バリア膜30を全面に形成したが、実施例3のように、側方バリア膜30の形成に、選択成長を適用してもよい。図6Dに示すように、上部バリア膜28及び側方バリア膜30をエッチングマスクとして、下部バリア膜20図6Cをエッチングする。これにより、基板15の上面が露出する。図6Eに示すように、導電プラグ27の間の領域を、層間絶縁膜33で埋め込む。層間絶縁膜33の形成方法は、実施例1の図1K及び図1Lに示した層間絶縁膜33の形成方法と同一である。図6Fに示すように、層間絶縁膜33及び上部バリア膜28の上に、下部バリア膜40、配線47、上部バリア膜48、側方バリア膜49、及び層間絶縁膜53を形成する。これらの形成方法は、その下の下部バリア膜20、導電プラグ27、上部バリア膜28、側方バリア膜30、及び層間絶縁膜33の形成方法と同一である。配線47は、下部バリア膜40、上部バリア膜28、導電プラグ27、及び下部バリア膜20を介して、電極パッド13に接続される。図6Gに示すように、図6Aに示した下部バリア膜20の形成から、図6Fに示した層間絶縁膜53の形成までの工程を繰り返すことにより、多層配線層を形成する。多層配線層の最上層に、電極パッド57を形成する。電極パッド57が形成されていない領域に、パッシベーション膜58を形成する。実施例3においても、実施例1と同様に、図2A~図2C、図3A~図3C、図4A~図4Bに示した比較例1~比較例3に対して有利な効果が得られる。また、実施例3においても、実施例2と同様に、上部バリア膜28、48として、銅の拡散を防止する機能を有する絶縁材料、例えば窒化シリコン等を用いてもよい。[実施例4]図7A~図7Cを参照して、実施例4による半導体装置の製造方法について説明する。図7Aは、実施例1の図1Gに示した製造途中段階と同一の段階における半導体装置の断面図を示す。図7Bに示すように、下部バリア膜20の上には成長せず、導電プラグ27及び上部バリア膜28の表面に選択的に成長する条件で、側方バリア膜30を、無電解めっき法により成長させる。側方バリア膜30には、例えば、P、W、及びBの少なくとも1つの元素とCoとを含む合金、またはCoを用いてもよいし、P、W、及びBの少なくとも1つの元素とNiとを含む合金、またはNiを用いてもよい。実施例3では、図6Cに示したように、側方バリア膜30を、導電プラグ27の側面にのみ選択成長させたが、実施例4のように、導電プラグ27の側面と上面に、側方バリア膜30を選択成長させてもよい。図7Cに示すように、側方バリア膜30をエッチングマスクとして、下部バリア膜20図7Bをエッチングする。このエッチング時に、導電プラグ27の上面は、上部バリア膜28と側方バリア膜30との2層で覆われている。実施例1においては、図1Jに示したように、下部バリア膜20のエッチング時に、導電プラグ27の上面には、上部バリア膜28のみが配置されている。実施例2による方法を採用すると、下部バリア膜20のエッチング時に導電プラグ27を保護する機能を高めることができる。[実施例5]図8A及び図8Bを参照して、実施例5による半導体装置の製造方法について説明する。図8Aは、実施例1の図1Hに示した製造途中段階と同一の段階における半導体装置の断面図を示す。実施例1では、側方バリア膜30に窒化シリコン等の絶縁材料を用いた。実施例5では、側方バリア膜30の材料として、高融点金属、高融点金属を含む合金、高融点金属の窒化物、または高融点金属を含む合金の窒化物を用いる。高融点金属として、例えばTi、Cr、Zr、Mo、Ru、Hf、Ta、W等が挙げられる。さらに、これらの異なる材料からなる膜を積層してもよい。例えば、側方バリア膜30を、Ti膜とTiN膜との積層構造としてもよい。図8Bに示すように、側方バリア膜30を異方性エッチングすることにより、上部バリア膜28及び下部バリア膜20図8Aの上に堆積していた側方バリア膜30を除去する。さらに、導電プラグ27が形成されていない領域の下部バリア膜20図8Aをエッチングする。これにより、基板15の表面及び上部バリア膜28の上面が露出する。導電プラグ27の側面には、側方バリア膜30が残存する。実施例1では、図1Hに示したように、側方バリア膜30に絶縁材料を用いたが、実施例5のように、側方バリア膜30に導電材料を用いてもよい。下部バリア膜20と側方バリア膜30とのエッチングレートの差が少ない条件で異方性エッチングを行う場合には、図8Aに示した導電プラグ27が形成されていない領域の下部バリア膜20と側方バリア膜30とを、同一のエッチング条件で連続してエッチングし、除去することができる。以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。