容量と、該容量を充放電する電流生成回路とを有する三角波発生回路を備えた、DCDCコンバータの制御回路において、前記電流生成回路は、並列接続された複数のカレントミラーを有し、前記複数のカレントミラーの少なくとも一つは、制御信号に応じて電流が制御され、前記容量に供給する電流が変化することにより、三角波の発振周波数が変化する、制御回路。請求項1に記載の制御回路を備えるDCDCコンバータ。負荷電流レベルに応じて制御信号をカレントミラーのスイッチング素子に出力し、サンプリング周波数を変化する、DCDCコンバータの駆動方法。上述のように、DCDCコンバータはその出力電力に依存して電力効率が変動する。したがって従来では、DCDCコンバータに接続する負荷回路の消費電力の値または消費電力の変動幅によって、異なる仕様の複数のDCDCコンバータの中から最適なものを選択して使用する必要があった。そのため、幅広い出力電力の幅に適応したDCDCコンバータが求められている。しかし、様々な用途の負荷回路素子に幅広く対応したDCDCコンバータとするには、接続する負荷回路素子の消費電力に応じて、当該消費電力付近で最も効率の高い動作となるように制御できる制御回路を用いることが必要となる。特に、DCDCコンバータの低出力電力側での電力効率を上げるには、上述のようにサンプリング周波数を低くすることが有効であるが、そのDCDCコンバータを幅広い用途、つまり様々な消費電力を持つ負荷回路素子に適用させるためには、そのサンプリング周波数の可変幅を広くする、または複数のサンプリング周波数の値を選択できるような制御回路を用いることが有効である。特許文献1によれば、制御回路内の三角波発生回路内におけるカレントミラーを構成する部分において、その基準となる電流源を電源回路から出力される負荷電流に応じて変化させることにより、三角波発生回路の発振周波数を低下させる方法が考案されている。しかしこの方法では、発振周波数の可変幅を広く取ることが出来ない問題がある。具体的には、発振周波数を大きく、例えば一桁程度変化させようとすると、カレントミラーの電流源の電流を一桁程度変化させる必要があり、カレントミラーを構成する各トランジスタに印加される電圧が大きく変化する。このように大きく電流を変化させようとすると、例えばトランジスタのアーリー効果により飽和領域外で動作してしまうことによりカレントミラー回路が正常動作することができず、期待された発振周波数を得ることが出来ない恐れがある。また上記とは別に、抵抗素子とスイッチを用いて三角波発生回路の出力インピーダンスを変化させることにより、発振周波数を変化させる方法も考案されている。しかしこの方法では集積回路内部に作りこんだ場合、抵抗素子の抵抗値のばらつきに依存して、発振周波数が大きくばらついてしまう恐れがある。さらに、発振周波数は抵抗素子の抵抗値に比例するため、例えば発振周波数を数十倍に変化させたい場合では相応のサイズの抵抗素子を用いなければならず、回路サイズの増大を招くためコスト等の面で現実的ではない。本発明はこのような技術的背景のもとでなされたものである。本発明は、負荷回路の消費電力によらず、最適な電力効率を実現するDCDCコンバータを提供することを課題の一とする。また、広いサンプリング周波数の可変幅を持った制御回路を提供することを課題の一とする。上記課題を達成するためには、発振周波数の可変幅の広い三角波発生回路を制御回路に適用すればよい。三角波発生回路は、電流生成回路と、容量素子とを有し、その発振周波数は、当該容量素子への充放電にかかる時間の逆数に比例する。すなわち、発振周波数は容量素子の容量値の逆数と、電流生成回路の流す電流値に比例する。本発明の一態様の三角波発生回路が有する電流生成回路は、並列接続された複数段のカレントミラーを有し、上記複数段のカレントミラーからの出力電流の合計の電流が、当該電流生成回路の出力電流となるよう配置されている。カレントミラー接続されるトランジスタのサイズに応じて、各段のカレントミラーからの出力電流が決定される。さらにそれぞれのカレントミラーにはスイッチング素子が接続され、当該スイッチング素子のオン/オフ動作によって、各段から出力される電流のオン/オフが制御される。ここでトランジスタのサイズとは、トランジスタのW/LW:チャネル幅、L:チャネル長比のことをいう。したがって、各段のカレントミラーに接続されたスイッチング素子を制御することにより、電流生成回路の出力電流を変化させることが出来る。さらに、各カレントミラーを構成するトランジスタのサイズを適切に組み合わせることにより、電流生成回路の出力電流に、より大きな変化幅をもたせることが出来る。本発明の一態様のDCDCコンバータは、当該DCDCコンバータの出力電流レベルに応じて、最適なPWM制御信号のサンプリング周波数を実現する発振周波数となるように、上記電流生成回路内のそれぞれのカレントミラー接続されたスイッチング素子を制御し、電流生成回路の出力電流を変化させる。すなわち、本発明の一態様は、容量と、容量を充放電する電流生成回路とを有する三角波発生回路を備えたDCDCコンバータの制御回路において、該電流生成回路は、並列接続された複数のカレントミラーを有し、該複数のカレントミラーの少なくとも一つは、制御信号に応じて電流が制御され、容量に供給する電流が変化することにより、三角波の発振周波数が変化する、制御回路である。また、本発明の一態様は、上記制御回路を備えるDCDCコンバータである。また、本発明の一態様は、負荷電流レベルに応じて制御信号をカレントミラーのスイッチング素子に出力し、サンプリング周波数を変化する、DCDCコンバータの駆動方法である。このような電流生成回路を具備する三角波発生回路は、発振周波数に広い可変幅を持たせることが可能であり、このような三角波発生回路を制御回路に適用することにより、広いサンプリング周波数の可変幅を持った制御回路とすることができる。さらにこのような制御回路をDCDCコンバータに適用することにより、負荷回路の消費電力によらず、最適な電力効率を実現するDCDCコンバータとすることができる。なお特に断りがない場合、本明細書等において制御回路とは、PWM制御方式を用いてDCDCコンバータの駆動を制御する機能を有する回路のことを言う。本発明によれば、負荷回路の消費電力によらず、最適な電力効率を実現するDCDCコンバータを提供することができる。また、広いサンプリング周波数の可変幅を持った制御回路を提供することができる。実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。したがって、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する発明の構成において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。トランジスタは半導体素子の一種であり、電流や電圧の増幅や、導通または非導通を制御するスイッチング動作などを実現することができる。本明細書におけるトランジスタは、IGFETInsulatedGateFieldEffectTransistorや薄膜トランジスタTFT:ThinFilmTransistorを含む。また、ソースやドレインの機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書においては、ソースやドレインの用語は、入れ替えて用いることができるものとする。また、本明細書等において、トランジスタのソース、又はドレインのどちらか一方のことを第1電極と呼び、ソース、又はドレインの他方を第2電極とも呼ぶことがある。なお、この際、ゲートについてはゲート又はゲート電極とも呼ぶ。また、本明細書等において、電気的に接続には、何らかの電気的作用を有するものを介して接続されている場合が含まれる。ここで、何らかの電気的作用を有するものは、接続対象間での電気信号の授受を可能とするものであれば、特に制限を受けない。例えば、何らかの電気的作用を有するものには、電極や配線をはじめ、トランジスタなどのスイッチング素子、抵抗素子、インダクタ、キャパシタ、その他の各種機能を有する素子などが含まれる。なお、本明細書等においてノードとは、回路を構成する素子の電気的な接続を可能とする素子例えば、配線などのことをいう。したがって、Aが接続されたノードとは、Aと電気的に接続され、且つAと同電位と見なせる配線のことをいう。なお、配線の途中に電気的な接続を可能とする素子例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオードなどが1個以上配置されていても、Aと同電位と見なせれば同じノードであるとする。また、本明細書等において、回路を構成する素子、または複数の素子からなる構成単位が複数存在し、且つこれらが共通する機能を有する場合において、当該素子、または構成単位に共通した構成、機能等の説明を行うときに、その符号にnを添えて表記する場合がある。また、これら共通する機能を有する素子、または構成単位のうちの一部、または全部を指す場合には、その符号に1~nを添えて表記する場合がある。実施の形態1本実施の形態では、発振周波数の広い可変幅を持つ三角波発生回路を適用した、制御回路、及びDCDCコンバータの構成例について、図1乃至3を用いて説明する。図1は、DCDCコンバータの構成を示すブロック図である。本実施の形態で例示するDCDCコンバータ100には、入力側に電源120が、また出力側に負荷回路130が接続される。DCDCコンバータ100は、制御回路110と、制御回路110の出力及び電源120とが接続する電力変換回路101と、電力変換回路101の出力に接続する負荷電流検知回路103、及び出力電圧検知回路105と、を有する。電力変換回路101は、電源120から入力される電力と、制御回路110から入力されるPWM制御信号とから、負荷回路130に安定した電圧を出力する。電力変換回路101としては、例えば降圧型コンバータ、昇圧型コンバータ、昇降圧型コンバータなど、PWM制御信号によりスイッチングトランジスタを制御することにより出力電圧を制御する変換回路を用いることができる。出力電圧検知回路105は、電力変換回路101の出力電圧をモニタする機能を有し、後に説明する制御回路110内の誤差増幅器113に当該出力電圧の値に対応した電圧レベル信号を出力する。負荷電流検知回路103は、DCDCコンバータ100に接続する負荷回路130に流れる電流以降、負荷電流とも呼ぶを検知する機能を有する。さらに負荷電流検知回路103は、検知した負荷電流の値に応じて、後に説明する三角波発生回路111が出力する三角波の発振周波数を変更するよう、三角波発生回路111内の電流生成回路を制御する制御信号を出力する。次に、制御回路110の構成について説明する。上記で説明した従来の制御回路と同様、制御回路110は、三角波発生回路111、誤差増幅器113、及びPWMバッファ115から構成される。誤差増幅器113は、出力電圧検知回路105から出力された電圧レベル信号と、DCDCコンバータ100の所望の出力電圧の値とを比較し、その差に応じた電圧レベルを有する出力信号をPWMバッファ115に出力する。三角波発生回路111は、DCDCコンバータ100のサンプリング周波数を規定する発振周波数を有する三角波をPWMバッファ115に出力する回路である。PWMバッファ115は、三角波発生回路111から入力される三角波の電圧レベルと、誤差増幅器113から入力される入力信号の電圧レベルとを比較し、当該三角波の発振周波数と等しい周波数を有し、且つ電圧レベル信号に応じて適切なデューティ比を有するPWM制御信号を電力変換回路101に出力する。ここで、本構成の三角波発生回路111は、発振周波数の異なる複数の三角波を出力できる機能を有することを特徴としている。さらに、当該発振周波数は、負荷電流検知回路103の出力する電流制御信号によって適宜選択されることを特徴としている。次に上記機能を実現する、三角波発生回路111の構成の一例について詳細に説明する。図2Aに三角波発生回路111の構成のブロック図を示す。三角波発生回路111は、電流生成回路200、比較回路151、ラッチ回路153、及び容量素子155から構成される。電流生成回路200は、電流生成回路200から容量素子155に向かって、順方向、または逆方向の電流を出力する。この電流により容量素子155は充放電され、この充放電に伴って容量素子155の陽極に繋がるノード出力ノードに相当の電圧が変動する。比較回路151は、上記出力ノードの電圧と、上限電圧VREFH、及び下限電圧VREFLとを比較し、出力ノードの電圧が上限電圧VREFHを超えた、若しくは下限電圧VREFLを下回ったときに、これに接続するラッチ回路153の出力を反転させるような信号を出力する。例えば、比較回路151、及びラッチ回路153の構成としては、図2Bに示すようなものとすることが出来る。比較回路151は2つのコンパレータコンパレータ161a、コンパレータ161bより構成され、三角波発生回路111の出力ノードが、コンパレータ161aの-入力端子、及びコンパレータ161bの入力端子に接続される。また、コンパレータ161aの入力端子には上限電圧VREFHが、コンパレータ161bの-入力端子には下限電圧VREFLがそれぞれ入力される。2つのコンパレータのそれぞれの出力は、NANDフリップフロップ回路で構成されたラッチ回路153に入力される。ここでまず、電流生成回路200から出力される電流の向きが、容量素子155を充電する向きであるとすると、出力ノードの電圧は徐々に上昇する。当該ノードの電圧が上限電圧VREFHを超えると、コンパレータ161aの出力がHigh電位からLow電位に変化し、ラッチ回路153からHigh電位が電流生成回路200に入力される。この電圧信号により、電流生成回路200から出力される電流の向きが反転し、容量素子155を放電する向きに電流が流れ、同時に出力ノードの電圧が下降し始める。その後、出力ノードの電圧が下限電圧VREFLを下回ると、今度はコンパレータ161bの出力がHigh電位からLow電位に変化するため、ラッチ回路の出力がLow電位に反転し、電流生成回路200の出力する電流の向きは再度、容量素子155を充電する向きに反転する。このような一連の動作が繰り返されることにより、三角波発生回路111からは三角波が出力される。なお、上記の動作から分かるように、三角波発生回路111から出力される三角波は、上限電圧VREFHと下限電圧VREFLとの電圧差が大きいほど、また容量素子155の容量の大きさが大きいほど、さらに電流生成回路200から出力される電流の大きさが小さいほど、その発振周波数が低くなる。次に、電流生成回路200の構成の一例について説明する。図3は本実施の形態で例示する、電流生成回路200の回路図である。電流生成回路200は電源電位が印加される電源線VDD、接地電位が印加される接地電位線GNDを有する。また、入力端子INPUTには上記で示したラッチ回路153からの出力信号が入力され、信号線SWには負荷電流検知回路103からの制御信号が入力される。出力端子OUTPUTからは、電流生成回路200で生成する順方向、又は逆方向の電流が出力される。電流生成回路200は、複数のトランジスタトランジスタ201、トランジスタ203、トランジスタ205、トランジスタ2110、トランジスタ2111、トランジスタ2130、及びトランジスタ2131、複数のスイッチスイッチ215、スイッチ217、スイッチ207a、及びスイッチ207b、及び、定電流源219で構成されている。ここで、トランジスタ201、トランジスタ203、トランジスタ2110、及びトランジスタ2111はpチャネル型のトランジスタであり、トランジスタ205、トランジスタ2130及びトランジスタ2131はnチャネル型のトランジスタである。トランジスタ201と、トランジスタ203、トランジスタ2110、及びトランジスタ2111とは、カレントミラー接続されている。すなわち、トランジスタ201はゲートとソース又はドレインの一方が接続され、且つ、トランジスタ201のゲートと、トランジスタ203、トランジスタ2110、及びトランジスタ2111のそれぞれのゲートが接続されている。ここでたとえば、トランジスタ201を流れる電流すなわち定電流源219を流れる電流をIrefとし、トランジスタ201のトランジスタサイズをMrefとしたときに、これとカレントミラー接続し、トランジスタサイズがMであるトランジスタに流れる電流Iは、Irefに、M/Mrefをかけたものと等しくなる。したがって、トランジスタ203、トランジスタ2110、及びトランジスタ2111に流れる電流は、そのトランジスタサイズと定電流源219による電流値で一義的に決定される。トランジスタ2111を流れる電流は、スイッチ215によって制御され、スイッチ215は上記で説明した負荷電流検知回路103から入力される信号により制御される。スイッチ215がオンのときはトランジスタ2111に上記で説明したような電流が流れ、スイッチ215がオフのときは、この電流が遮断される。一方、トランジスタ205と、トランジスタ2130及びトランジスタ2131とは、カレントミラー接続されている。すなわち、トランジスタ205のゲートとソース又はドレインの一方が接続され、且つ、トランジスタ205のゲートと、トランジスタ2130及びトランジスタ2131のそれぞれのゲートが接続されている。また、トランジスタ203とトランジスタ205とは直列接続されているため、トランジスタ203を流れる電流とトランジスタ205を流れる電流とは等しくなる。したがって、トランジスタ2130及びトランジスタ2131に流れる電流は、それぞれのトランジスタのトランジスタサイズと、定電流源219の流す電流値によって一義的に決定される。また、トランジスタ2131を流れる電流はスイッチ217によってオンオフが制御される。スイッチ217は上記と同様に、負荷電流検知回路103から入力される信号により、オンオフが制御される。ここで本明細書等において、スイッチ215又はスイッチ217に相当する電流制御用のスイッチは、上記で説明した負荷電流検知回路103の出力する信号によって、それぞれのスイッチに電気的に接続されるトランジスタが電流を流した状態、又は電流が遮断された状態の2状態を制御する機能素子としての意味で用いている。したがって、本構成ではこのようなスイッチをそれぞれのトランジスタに直列接続し、電流を遮断するような構成としているが、これに限定されず、トランジスタ2111、及びトランジスタ2131を流れる電流を遮断できれば、スイッチの構成や配置する位置などを自由に設定しうる。例えば、トランジスタ2111及びトランジスタ2131のゲートに印加される電圧を制御するような構成を用い、当該トランジスタのオンオフを制御することにより、電流の制御を行っても良い。スイッチ207a及びスイッチ207bはそれぞれ、図2に示したラッチ回路153からの出力信号によって交互にオン、オフするように制御される。例えばスイッチ207aがオン状態でスイッチ207bがオフ状態のときは、スイッチ207aを流れる電流が出力端子OUTPUTから三角波発生回路111内の容量素子155に向かって、すなわち、当該容量素子155を充電する向きに電流が流れる。一方、207aがオフ状態でスイッチ207bがオン状態のときは、上記とは反対向き、すなわち容量素子155を放電する向きに電流が流れる。ここで、本実施の形態で示す電流生成回路200は、上記容量素子155を充放電する電流の大きさを、負荷電流検知回路103から信号線SWに入力される制御信号によって変化させることができることを特徴としている。以下では電流生成回路200が出力する電流の大きさについて説明する。スイッチ207aがオン状態のときに、容量素子155を充電する向きに流れる電流充電電流とも言うの大きさ電流値をIpとする。スイッチ215がオフ状態のときのIpは、トランジスタ2110を流れる電流の電流値Ip0と等しくなる。一方スイッチ215がオン状態のときのIpは、トランジスタ2110を流れる電流の電流値Ip0と、トランジスタ2111を流れる電流の電流値Ip1との和となる。同様に、スイッチ207bがオン状態のときに容量素子155を放電する向きに流れる電流放電電流ともいうの大きさ電流値をInとすると、スイッチ217がオフ状態のときのInはトランジスタ2130を流れる電流の電流値In0と等しくなり、またスイッチ217がオン状態のときのInは、トランジスタ2131を流れる電流の電流値In1とIn0との和となる。ここで、図3に点線で示すような、トランジスタ201又はトランジスタ205とカレントミラー接続されたトランジスタと、これを制御するスイッチとを含む構成単位のことをカレントミラー本構成ではカレントミラー210a1、カレントミラー210b1と呼ぶこととする。カレントミラーは一定の電流を出力することができ、且つ当該カレントミラー内のスイッチによって当該電流を出力するか否かを制御することができる。また、本構成で用いるスイッチとしては、オンオフ制御可能なスイッチング素子であれば何を用いてもよく、nチャネル型トランジスタ、pチャネル型トランジスタ、またはこれらを組み合わせたスイッチング素子例えばアナログスイッチなどを用いることができる。以上のような構成とすることにより、負荷電流検知回路103から信号線SWを介して電流生成回路200に入力される制御信号によって、電流生成回路200の出力する電流の値を変化させることが可能となる。すなわち、DCDCコンバータ100の出力する負荷電流の大きさに応じて、電流生成回路200の出力電流の値を変化させることにより、三角波発生回路111の出力する三角波の発振周波数を変化させることができる。このことは、制御回路110のサンプリング周波数を変化させることにつながる。ここで、負荷電流の大きさによって適切なサンプリング周波数になるように、負荷電流検知回路103の出力信号を設定すればよい。また、本実施の形態ではカレントミラーを充電電流源、放電電流源それぞれに一つずつ配置する構成としたが、これを並列に複数配置しても良い。カレントミラーを複数配置し、この電流を制御する構成とすることにより、電流生成回路200の出力電流の選択肢が増えるため、出力電流の値をより細かく設定することが出来る。これにより制御回路110のサンプリング周波数を細かく設定することができる。さらに、各カレントミラーの有するトランジスタに、さまざまなサイズのトランジスタを用いることにより、電流生成回路200の出力電流の可変幅を広くすることができる。例えば図3で示す構成であれば、トランジスタ2110のサイズをMとし、トランジスタ2111のサイズを9×Mとすることにより、スイッチ215のオン、オフ制御によって出力できる電流値を10倍まで変化させることができる。このように各カレントミラーが有するトランジスタのサイズは、カレントミラーの段数を考慮し、所望のサンプリング周波数の可変幅に合わせて適宜設定すればよい。また、本実施の形態で示した構成では、定電流源219の電流値を固定したまま、電流生成回路200の出力電流の値を変えることができる。したがって、たとえ電流生成回路200の出力電流の大きさを大きく変えたとしても、それぞれのカレントミラーを構成するトランジスタが流す電流値は変化することがなく、当該トランジスタは常に飽和領域での動作が保証されるため、カレントミラー回路は正常動作する。つまり、このような構成とすることにより、出力電流の可変幅が広く、安定して動作する電流生成回路とすることができる。上記のような電流生成回路を有する三角波発生回路から出力される三角波を用いた制御回路は、広いサンプリング周波数の可変幅を持った制御回路とすることができる。さらにこのような制御回路を用いたDCDCコンバータは、負荷回路の消費電力によらず、最適な電力効率を実現するDCDCコンバータとすることができる。なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせて実施することができる。実施の形態2本実施の形態では、実施の形態1で示した電流生成回路について、より具体的な構成例について図4を用いて説明する。なお、本実施の形態で説明する構成や機能は、実施の形態1と多くの点で共通している。したがって、実施の形態1で述べた構成や機能が重複する点については、説明を省略するか簡略化するものとする。図4は、本実施の形態で例示する、電流生成回路300の構成を示す回路図である。実施の形態1で示した電流生成回路200と同様に、電流生成回路300には電源線VDD、接地電位線GND、及び、入力端子INPUTが接続される。また複数の信号線SW1~nにはそれぞれ、負荷電流検知回路103からの制御信号が入力される。また出力端子OUTPUTからは、電流生成回路300で生成する順方向、又は逆方向の電流が出力される。電流生成回路300は、トランジスタ301と、トランジスタ301のゲート及び第2電極にゲートが接続されたトランジスタ303、及びトランジスタ3110を有し、これらの第1電極は電源線VDDと接続する。トランジスタ301の第2電極は、定電流源319に接続する。また、トランジスタ303の第2電極は、トランジスタ305の第1電極に接続する。トランジスタ305のゲート及び第1電極は、トランジスタ3130のゲートと接続され、トランジスタ305とトランジスタ3130の第2電極は接地電位線GNDと接続する。ここで、トランジスタ311nとトランジスタ315nとから構成される構成単位をカレントミラー310an、またトランジスタ313nとトランジスタ317nとから構成される構成単位をカレントミラー310bnと呼ぶこととする。電流生成回路300には、並列接続されたカレントミラー310a1~nが計n段配置されている。同様に、並列接続されたカレントミラー310b1~nが計n段配置されている。さらにこれらに対応してインバータ3211~nが計n個配置されている。ここでnは1以上の自然数である。カレントミラー310anにおいて、トランジスタ311nの第1電極は電源線VDDと接続し、第2電極はトランジスタ315nの第1電極と接続し、ゲートはトランジスタ301のゲート及び第2電極と接続する。またトランジスタ3110及び複数のトランジスタ3151~nのそれぞれの第2電極は、トランジスタ307aの第1電極と接続する。一方、カレントミラー310bnにおいて、トランジスタ313nの第2電極は接地電位線GNDと接続し、第1電極はトランジスタ317nの第2電極と接続し、ゲートはトランジスタ305のゲート及び第1電極と接続する。またトランジスタ3130及び複数のトランジスタ3171~nのそれぞれの第1電極は、トランジスタ307bの第2電極と接続する。トランジスタ317nのゲートは、n本の信号線のうちの一つ信号線SWnと接続すると共に、インバータ321nを介してトランジスタ315nのゲートに電気的に接続される。トランジスタ307aの第2電極は、トランジスタ307bの第1電極と接続し、この間のノードが電流生成回路300の出力電流を出力する出力端子OUTPUTに相当する。さらに、トランジスタ307a及びトランジスタ307bのゲートは入力端子INPUTに接続する。ここで、トランジスタ301、トランジスタ303、トランジスタ307a、トランジスタ3110、複数のトランジスタ3111~n、及び複数のトランジスタ3151~nはpチャネル型のトランジスタであり、トランジスタ305、トランジスタ307b、トランジスタ3130、複数のトランジスタ3131~n、及び複数のトランジスタ3171~nはnチャネル型のトランジスタである。トランジスタ3110及び複数のトランジスタ3111~nのそれぞれを流れる電流は、トランジスタ301のトランジスタサイズと各々のトランジスタサイズとの比、及びトランジスタ301を流れる電流すなわち定電流源319の流す電流に比例した値となる。また、トランジスタ315nを流れる電流、すなわちカレントミラー310anを流れる電流は、トランジスタ315nによってオン、オフが制御される。トランジスタ303とトランジスタ305は直列に接続されているため、トランジスタ303を流れる電流は全てトランジスタ305を流れる。また、トランジスタ3130及び複数のトランジスタ3131~nのそれぞれを流れる電流は、上記と同じ理由でトランジスタ305のトランジスタサイズと各々のトランジスタサイズとの比、及びトランジスタ301を流れる電流すなわち定電流源319の流す電流に比例した値となる。さらに、トランジスタ313nを流れる電流、すなわちカレントミラー310bnを流れる電流は、トランジスタ317nによって、オン、オフが制御される。複数の信号線SW1~nには、実施の形態1で説明した負荷電流検知回路103から出力された制御信号が入力される。信号線SWnに入力される制御信号がHighレベルのとき、トランジスタ317n、及びトランジスタ315nはオン状態となるため、カレントミラー310an及びカレントミラー310bnは上記で説明したような各々のトランジスタサイズに応じた電流を流す。一方、制御信号がLowレベルのときには、トランジスタ317n、及びトランジスタ315nはオフ状態となるため、これらカレントミラーからの電流は遮断される。出力端子OUTPUTに流れる電流は、制御信号Highレベル信号が入力され、電流が流れた状態となっているカレントミラーからの電流の和となる。このように、複数の信号線SW1~nに入力される制御信号によって、電流生成回路300からの出力電流を複数の選択肢から選択することが出来る。並列に接続するカレントミラーの段数が多いほど、それだけ電流生成回路300の出力できる電流値の選択肢を多くすることが出来る。一方、段数を多くすることにより、電流生成回路300だけでなく、負荷電流検知回路103をはじめとする周辺回路の回路サイズも多少は大きくなるため、これらの回路サイズや、所望のサンプリング周波数の可変幅、可変段数などを考慮して、当該カレントミラーの段数は適宜決定すればよい。さらに、トランジスタ3110、及び複数のトランジスタ3111~n、並びにトランジスタ3130、及び複数のトランジスタ3131~nの各々のトランジスタサイズを適宜調整することにより、より出力電流の可変幅が広い電流生成回路300とすることが出来る。たとえばn=2として、トランジスタ3110のサイズがM0、トランジスタ3111のサイズが9×M0、トランジスタ3112のサイズが90×M0である場合、当該電流生成回路の出力電流値は最大で100倍の可変幅を持たせることが可能となる。ここで、トランジスタ3110、及びトランジスタ3130のトランジスタサイズは、電流生成回路300の出力電流の最小値を決定するため、これらのサイズは三角波発生回路の他の設計パラメータや、所望のサンプリング周波数の可変幅などを考慮し、想定される最も小さい負荷電流に合わせて適宜決定すればよい。本実施の形態で例示した電流生成回路300は、全てトランジスタで構成するため、例えば抵抗素子の切り替えによって出力電流値を可変とする構成に比べて回路サイズを小さいものとすることができる。また本実施の形態で例示した電流生成回路300は、定電流源319の流す電流値を固定したまま、電流生成回路300の出力電流の値を変えることが出来る。したがって、たとえ電流生成回路300の出力電流の可変幅を広くしても、各カレントミラーを構成するトランジスタが流す電流値は変化することがなく、当該トランジスタは常に飽和領域での動作が保証されるため、カレントミラー回路は正常動作する。つまり、このような構成とすることにより、出力電流の可変幅の広い電流生成回路とすることができる。上記のような電流生成回路を有する三角波発生回路から出力される三角波を用いた制御回路は、広いサンプリング周波数の可変幅を持った制御回路とすることができる。さらにこのような制御回路を用いたDCDCコンバータは、負荷回路の消費電力によらず、最適な電力効率を実現するDCDCコンバータとすることができる。なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせて実施することができる。実施の形態3本実施の形態では、実施の形態2で示した電流生成回路とは異なる構成の電流生成回路の構成例について図5を用いて説明する。なお、本実施の形態で説明する構成や機能は、上記の実施の形態と多くの点で共通している。したがって、上記の実施の形態で述べた構成や機能が重複する点については、説明を省略するか簡略化するものとする。図5は、本実施の形態で例示する、電流生成回路400の構成を示す回路図である。上記実施の形態で示した電流生成回路と同様に、電流生成回路400には電源線VDD、接地電位線GND、及び、入力端子INPUTが接続される。また複数の信号線SW1~nにはそれぞれ、負荷電流検知回路103からの制御信号が入力される。また出力端子OUTPUTからは、電流生成回路400で生成する順方向、又は逆方向の電流が出力される。電流生成回路400は、トランジスタ401と、トランジスタ401のゲート及び第2電極にゲートが接続されたトランジスタ403、及びトランジスタ4110を有し、これらの第1電極は、電源線VDDと接続する。トランジスタ401の第2電極は、定電流源419と接続する。また、トランジスタ403の第2電極は、トランジスタ405の第1電極と接続される。トランジスタ405のゲート及び第1電極は、トランジスタ4130のゲートと接続され、トランジスタ405とトランジスタ4130の第2電極は接地電位線GNDと接続する。ここで、トランジスタ411n、トランジスタ415n、及びトランジスタ416nから構成される構成単位をカレントミラー410an、またトランジスタ413n、トランジスタ417n、及びトランジスタ418nから構成される構成単位をカレントミラー410bnとする。電流生成回路400には、並列接続されたカレントミラー410a1~nが計n段配置されている。同様に、並列接続されたカレントミラー410b1~nが計n段配置されている。さらにこれらに対応してインバータ4211~n及びインバータ4221~nがそれぞれ計n個ずつ配置されている。ここでnは1以上の自然数である。カレントミラー410anにおいて、トランジスタ415nの第1電極はトランジスタ401のゲート及び第2電極と接続され、第2電極はトランジスタ411nのゲート、及びトランジスタ416nの第2電極と接続される。トランジスタ416nの第1電極、及びトランジスタ411nの第1電極はそれぞれ電源線VDDと接続する。またトランジスタ4110、及び複数のトランジスタ4111~nのそれぞれの第2電極は、トランジスタ407aの第1電極と接続される。一方、カレントミラー410bnにおいて、トランジスタ417nの第1電極は、トランジスタ405のゲート及び第1電極と接続され、第2電極は、トランジスタ413nのゲート、及びトランジスタ418nの第1電極と接続される。トランジスタ418nの第2電極と、トランジスタ413nの第2電極はそれぞれ接地電位線GNDと接続する。また、トランジスタ4130、及び複数のトランジスタ4131~nの第1電極は、トランジスタ407bの第2電極と接続する。トランジスタ418nのゲートは、n本の信号線のうちの一つ信号線SWnと、トランジスタ415nのゲートに接続すると共に、インバータ422nを介してトランジスタ417nに電気的に接続され、さらにインバータ421nを介してトランジスタ416nのゲートに電気的に接続される。トランジスタ407aの第2電極は、トランジスタ407bの第1電極と接続し、この間のノードが電流生成回路400の出力電流を出力する出力端子OUTPUTに相当する。さらに、トランジスタ407a及びトランジスタ407bのゲートは入力端子INPUTに接続する。ここで、トランジスタ401、トランジスタ403、トランジスタ407a、トランジスタ4110、複数のトランジスタ4111~n、複数のトランジスタ4151~n、及び複数のトランジスタ4161~nは全てpチャネル型のトランジスタであり、トランジスタ405、トランジスタ407b、トランジスタ4130、複数のトランジスタ4131~n、複数のトランジスタ4171~n、及び複数のトランジスタ4181~nは全てnチャネル型のトランジスタである。カレントミラー410anにおいて、トランジスタ415nのゲートと、トランジスタ416nのゲートにはインバータ421nによりそれぞれ反転したレベルの信号が入力される。すなわち、トランジスタ415nがオン状態のとき、トランジスタ416nはオフ状態となり、逆にトランジスタ415nがオフ状態のとき、トランジスタ416nはオン状態となる。トランジスタ415nがオン状態のとき、トランジスタ411nのゲートにはトランジスタ401のゲート及び第2電極と接続されるノードの電圧が印加されることになり、トランジスタ401とトランジスタ411nとのカレントミラー接続が実現されるため、トランジスタ411nにはそのトランジスタサイズに応じた電流が流れる。一方、トランジスタ416nがオン状態の時には、トランジスタ411nのゲートには電源電圧が入力されるためトランジスタ411nはオフ状態となり、カレントミラー410anからの電流は遮断される。一方、カレントミラー410bnにおいて、トランジスタ417nのゲートとトランジスタ418nのゲートには、インバータ422nを介してそれぞれ反転したレベルの信号が入力される。すなわち、トランジスタ417nがオン状態のとき、トランジスタ418nはオフ状態となり、逆にトランジスタ417nがオフ状態のとき、トランジスタ418nはオン状態となる。トランジスタ417nがオン状態のとき、トランジスタ413nのゲートにはトランジスタ405のゲート及び第1電極と接続されるノードの電圧が印加されることになり、トランジスタ405とトランジスタ413nとのカレントミラー接続が実現されるため、トランジスタ413nにはそのトランジスタサイズに応じた電流が流れる。一方、トランジスタ418nがオン状態の時には、トランジスタ413nのゲートには接地電圧が入力されるためトランジスタ413nはオフ状態となり、カレントミラー410bnからの電流は遮断される。ここで、信号線SWには、実施の形態1で説明した負荷電流検知回路103から出力された制御信号が入力される。信号線SWnに入力される制御信号がHighレベルのとき、トランジスタ418n、及びトランジスタ416nはオン状態、トランジスタ415n及びトランジスタ417nはオフ状態となるため、2つのカレントミラーカレントミラー410an、カレントミラー410bnからの電流は遮断される。一方、制御信号がLowレベルのときは、トランジスタ418n及びトランジスタ416nがオフ状態となり、トランジスタ417n及びトランジスタ415nはオン状態となるため、2つのカレントミラーカレントミラー410an、カレントミラー410bnからは電流が流れる。以上のように信号線SWに入力される制御信号により、各カレントミラーからの電流を適宜遮断することが出来る。したがって当該制御信号に応じて、電流生成回路400の出力電流を変化させることが出来る。本実施の形態で示した構成では、カレントミラーを構成するトランジスタの数が実施の形態2で示した構成よりも一つ多い構成となっている。このような構成とすることにより、例えば低電流駆動させた場合などにおいて、トランジスタ自体のオン抵抗の影響が無視できなくなる場合に、この影響を抑制する効果を奏する。すなわち、本実施の形態で示した電流生成回路400のように、カレントミラー接続されているトランジスタに直列に制御用トランジスタを配置しない構成とすることにより、トランジスタのオン電流の影響をなくすことが出来、より低電流駆動を実現することが出来る。上記のような電流生成回路を有する三角波発生回路から出力される三角波を用いた制御回路は、広いサンプリング周波数の可変幅を持った制御回路とすることができる。さらにこのような制御回路を用いたDCDCコンバータは、負荷回路の消費電力によらず、最適な電力効率を実現するDCDCコンバータとすることができる。なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせて実施することができる。