-互いに実質的に平行である第1表面12および第2表面25と、前記第1表面12と前記第2表面25との間に延在する側面40と、を含むアセンブリを提供するステップと、-前記第2表面25上に延在する構造部材75と、前記構造部材75から前記側面40に沿って前記第1表面12まで延在する相互接続部材80と、を含む、1つの導電性材料で作られた電気構造体70を形成するステップと、を含むタイプの、回路の製造方法であって、前記側面40は10μmを超える高さを有し、前記電気構造体70は、導電性材料を堆積することによって、前記第2表面25上の前記構造部材75と前記側面40上の前記相互接続部材80とを同時に堆積することによって形成される、回路の製造方法。前記側面40は、前記第1表面12に対してアンダーカットされるか、または前記第1表面12と垂直である、請求項1に記載の方法。前記電気構造体70を形成するステップは連続的に、-前記第1表面12および前記第2表面25上に第1メタライゼーションコーティング90を堆積するステップと、-前記側面40上に第2メタライゼーションコーティング95を堆積するステップと、-前記第1メタライゼーションコーティング90および前記第2メタライゼーションコーティング95上に同時に、電解成長によって電気構造体70を堆積するステップと、を含む、請求項1または2に記載の方法。前記第2メタライゼーションコーティング95を堆積するステップは、前記側面40の化学的処理によって達成される、請求項3に記載の方法。前記電気構造体70を形成するステップは、前記第1および第2メタライゼーションコーティング90、95を堆積するステップの後に、前記電解堆積ステップの間に前記電気構造体70で覆われることを意図する前記第1メタライゼーションコーティング90の領域を露出した状態で残す樹脂層100を堆積するステップと、前記電解堆積の後に前記樹脂層100を除去するステップと、を含む、請求項3または4に記載の方法。集積回路を製造するための方法であり、前記アセンブリを提供するステップは、基板5の上部表面の上部に、前記アセンブリの前記第1表面を形成する下部表面12上に延在する少なくとも1つの誘電体層15を形成するステップを含み、前記誘電体層15は、前記アセンブリの前記第2表面を形成する上部表面25と、前記誘電体層15の上部表面25と前記下部表面12との間に延在する側面40と、を有する、請求項1から5の何れか1項に記載の方法。前記または各誘電体層15は、ポリマー材料である、請求項6に記載の方法。前記側面40は、前記下部表面12に対してアンダーカットされるか、または前記下部表面12と垂直である、請求項6または7に記載の方法。少なくとも1つの誘電体層15は、前記側面40によって区切られた相互接続貫通開口30が備わっている、請求項6から8の何れか1項に記載の方法。前記アセンブリはさらに、前記第1表面12および前記第2表面25と実質的に平行である少なくとも1つの追加表面55と、前記第1表面12と前記第2表面25との間に延在する側面40と、前記第2表面25と前記追加表面55との間に延在する側面60と、を含み、少なくとも1つの前記側面40、60は10μmを超える高さを有し、前記電気構造体70は、前記第2表面25上に延在する構造部材75と、前記追加表面55上に延在する構造部材85と、前記側面40、60に沿って前記追加表面55および/または前記第2表面25上に延在する前記構造部材75、85からそれぞれ前記第2表面25または前記第1表面12まで延在する相互接続部材80、86と、を同時に堆積することによって形成される、請求項1から9の何れか1項に記載の方法。各側面40、60は、10μmを超える高さを有する、請求項10に記載の方法。前記第1メタライゼーションコーティングを堆積するステップは、前記追加表面55上に第1メタライゼーションコーティング90を堆積するステップを含み、前記第2メタライゼーションコーティングを堆積するステップは、前記側面60上に第2メタライゼーションコーティング95を堆積するステップを含む、請求項10または11に記載の方法。段のある誘電体構造を規定する幾つかの重複誘電体層15、45が、下部表面12上に形成され、各誘電体層15、45は、上部表面25、55と、その上部表面25、55と下部誘電体層15の上部表面25または下部表面12との間に延在する側面40、60と、を有し、前記側面40、60の少なくとも1つは、10μmを超える高さを有し、前記電気構造体70は、各誘電体層15、45の上部表面25、55上に延在する構造部材75、85と、各誘電体層15、45の側面40、60に沿って、この誘電体層15、45の上部表面25、55上に延在する前記構造部材75、85から、下部誘電体層15の上部表面25または下部表面12まで延在する相互接続部材80、86と、を同時に堆積することによって形成される、請求項1から12の何れか1項に記載の方法。各誘電体層15、45の前記側面40、60は、10μmを超える高さを有する、請求項13に記載の方法。各誘電体層15、45は、ポリマー材料である、請求項13または14に記載の方法。前記電気構造体70は、電解堆積によって形成される、請求項1から15の何れか1項に記載の方法。互いに実質的に平行である第1表面12および第2表面25と、前記第1表面12と前記第2表面25との間に延在する側面40と、を有するアセンブリを含む回路であって、電気構造体70が1つの導電性材料で作られ、前記第2表面25上に延在する構造部材75と、前記構造部材75から前記側面40に沿って前記第1表面12まで延在する相互接続部材80と、を含み、前記側面40は10μmを超える高さを有し、前記電気構造体70は、前記第2表面25および前記側面40上の前記相互接続部材80上に堆積される、回路。上部表面を有する基板5を含み、少なくとも1つの誘電体層15が前記基板の上部表面の上部に形成され、下部表面12上に延在し、前記誘電体層15は、上部表面25と、前記上部表面25と前記下部表面12との間に延在する側面40と、有し、電気構造体70が1つの導電性材料で作られ、前記誘電体層15の前記上部表面25上に延在する構造部材75と、前記構造部材75から前記側面40に沿って前記下部表面12まで延在する相互接続部材80と、を含み、前記側面40は10μmを超える高さを有し、前記電気構造体70は、前記上部表面25および前記誘電体層15の前記側面40上に堆積される、請求項17に記載の回路。基板5を含み、前記第1および第2表面12、25は前記基板5によって区切られる、請求項17に記載の回路。基板5と、前記基板5に付加されたチップ160と、を含み、前記第1表面12は前記基板5によって区切られ、前記第2表面25は前記チップ160によって区切られる、請求項17に記載の回路。基板と、良好な品質が望まれるパッシブ電子部品との間の相互作用を制限するために、金属平面を用いて基板を区切りscreen、これらのパッシブ部品が上に作られる絶縁材料の厚い層をこの区切り上に形成することができる。絶縁材料の厚い層の上で、例えば場合によっては基板の表面に集積されたアクティブ部品、この基板上部に形成されたパッシブ部品などの部品を接続するために、厚い誘電体層を完全に横切る金属相互接続開口を作る必要がある。前述したように、部品はまた、十分な厚さの金属レベルから形成させるべきである。この目的のために、連続的な以下のステップから成る方法が使用され得る:a基板の上部表面上に、接着層を堆積し、電解成長ベースelectrolyticgrowthbaseを形成する、ステップ;bこの接着層上に、電気構造体の第1部分の形成が望まれる領域のみにフォトリソグラフィによって開口が作られた厚い樹脂層を堆積するステップこの構造体の第1部分は、半導体基板の表面に集積された部品と、厚い絶縁材料の表面に形成される部品との間に電気的相互接続を作る相互接続部材を形成する;c樹脂に作られた開口に、導電材料の電解堆積electrolyticdepositionによって、接着層から相互接続部材を成長させるステップ;d樹脂層を除去するステップ;e電気構造体の第1部分によって覆われていない領域における接着層をエッチングするステップ;f電気構造体の第1部分の周りに、スピンコーティングによって誘電体層を堆積させるステップ;g誘電体層の上部表面を研磨するステップ;ここで、誘電体層内の電気構造体の第1部分の存在がそのスピンコーティングの間にこの層の厚さ不規則性を生じさせるため、誘電体層の上部表面を研磨するステップは必要であり、このステップの終わりに、誘電体層が基板上に形成され、相互接続部材がこの誘電体層を介して形成され、h誘電体層上に延在し相互接続レベルを形成する構造部材が次いで形成され、この目的のために、新規の金属接着層、そしてこの接着層上の構造樹脂層が、相互接続レベルの電解堆積が進められる前に、誘電体層上に連続的に堆積され;i樹脂が溶解され;j接着層がエッチングされる。相互接続のそれぞれの追加レベルに対し、ステップaからjを通常繰り返す必要があるが、1つの別の方法は、ステップjを実施せず、ステップbから再開することから成る。したがって、多数の技術的ステップが、1つまたは幾つかの有意な厚さを有する絶縁誘電体層が集積回路に堆積されるときに1つまたは幾つかの相互接続レベルを含むパッシブ電気構造体を得るのに必要である。本発明の目的は、前述の方法と類似であるが、技術的ステップの数が非常に低減された製造方法を提供することである。この目的のために、本発明の対象は、側面が10μmを超える高さを有し、電気構造体が、誘電体層の上面上に構造部材を、側面上に相互接続部材を同時に堆積することによる導電性材料の堆積によって形成される、前述のタイプの集積回路の製造方法である。本発明による方法は、個別にまたは全ての技術的に可能な組合せによって取得される以下の1つまたは複数の特徴を含むことができる:-そのtheまたは各誘電体層は、ポリマー材料である;-誘電体層の側面は、基板の上部表面に対してアンダーカットされるか、または基板の上部表面に垂直である;-電気構造体を形成するステップは、以下のステップを連続的に含む:-下部の底部層上、かつそのtheまたは各誘電体層の上部表面上に、第1メタライゼーションコーティングを堆積させるステップ;-そのtheまたは各誘電体層の側面に、第2メタライゼーションコーティングを堆積させるステップ;および-第1メタライゼーションコーティングおよび第2メタライゼーションコーティング上に同時に、電解成長によって電気構造体を堆積させるステップ;-第2メタライゼーションコーティングの堆積は、誘電体層の側面の化学的処理によって実施される;-電気構造体を形成するステップは、第1および第2メタライゼーションコーティングの堆積後に、電解堆積ステップの間に電気構造体で覆われることが意図される第1メタライゼーションコーティングの領域を露出された状態にする樹脂層の堆積と、電解堆積後の樹脂層の除去と、を含む;-少なくとも1つの誘電体層が、側面によって区切られた相互接続貫通開口interconnectionthrough-apertureを備える;-段階的な誘電体構造を規定する幾つかの重畳誘電体層は、下部表面上に形成され、各誘電体層は上部表面を有し、側面は、その上部表面と、下部誘電体層の上部表面または下部表面と、の間に延在し、側面の少なくとも1つは10μmを超える高さを有し、電気構造体は、各誘電体層の上部表面上に延在する構造部材と、各誘電体層の側面に沿って、この誘電体層の上部表面上に延在する構造部材から、下部の誘電体層の上部表面まで、または下部表面まで延在する相互接続部材と、を同時に堆積することによって形成される;-各誘電体層の側面は、10μmより大きい高さを有する;-各誘電体層は、ポリマー材料である;-電気構造体は、電解堆積によって形成される。本発明とともに、金属化ホールがアクティブチップとの電気的接続のために作られる、厚いポリマー誘電体例えば140μmまでの堆積に基づく<<aboveIC>>低温方法が適用される可能性がある。そのメタライゼーションは、電解成長によって、この誘電体の表面でなされる35μmの厚さまで。本方法の利点はとりわけ、ホスト基板によって被る機械的ストレスを制限するためのポリマーの構造化、並びに、金属化ホールを充填し、ポリマー表面で相互接続部とインダクタを作るための単一ステップでの金属の成長にある。確かに、この方法は、垂直であり有意な高さを有する誘電体側面にわたって伸張できる連続的金属ラインを単一のステップで製造することを可能にする。この同一の方法では、接続ラインは、単一の金属成長ステップにおいて、幾つかの厚い誘電体レベル上に集積され得る。最終的に、この方法は、幾つかの相互接続レベルを集積するために使用され得る。それぞれの場合、最終チップは機械的によりロバストであり、金属レベル間の多数の界面を除去することにより、その構造体の電気的性能は向上する。本発明はまた、本発明の方法によって得られる集積回路に関する。したがって、それは通常、上部表面を有する基板を含む集積回路に関し、少なくとも1つの誘電体層が基板の上部面の上部に形成され、上部表面上に延在し、誘電体層は、上部表面と、上部表面と下部表面との間に延在する側面と、を有し、電気構造体は1つの導電性材料で作られ、誘電体層の上部表面上に延在する構造部材と、構造部材から側面に沿って下部表面まで延在する相互接続部材と、を含み、側面は10μmを超える高さを有し、誘電体構造体は、誘電体層の上部表面および側面上に堆積される。電気構造体は、下部表面およびとりわけカソードスパッタリングまたは熱蒸発による堆積から生じる第1メタライゼーションコーティングで覆われた誘電体層の上部表面上での堆積、とりわけ電解堆積から生じ、第2メタライゼーションコーティングで覆われた側面では、とりわけ側面の化学的処理から生じる。本発明は、例示としてのみ提示され、添付の図面に関連してなされた以下の説明を読むことで、より良好に理解されよう。本発明による方法は、基板上、とりわけこの基板のアクティブまたは導電性領域上部へのパッシブ電気構造体の集積を可能にする。この基板は例えば、半導体材料で作られる。これらのパッシブ電気構造体は特に、インダクタ、キャパシタ、レジスタ、アンテナまたは相互接続部品interconnectionsなどのパッシブ電子部品である。このような相互接続部品はとりわけ、基板のアクティブまたは導電性領域の様々な領域間、基板の様々なアクティブまたは導電性領域間、または幾つかの積層された集積回路のアクティブまたは導電性領域間の電気的接続の確立を目的とする。それらはまた、個別の電子部品の電気的接続を可能にできる、つまりモノリシック回路に集積されていない相互接続部材を形成することができる。以下の説明では、<<下部lower>>および<<上部upper>>との用語が基板に関して使用され、<<下部lower>>との用語は、基板に最も近い部材の位置を規定し、<<上部upper>>との用語は、基板から最も遠いこの部材の位置を規定する。[第1実施形態]図1から7は、本発明の第1実施形態によるモノリシック集積回路を製造する方法の連続的なステップを示す。本方法は、半導体材料で作られた基板5上で実施される。基板5は特にシリコンで作られる。代わりに、それはガラス基板または例えばPET、ポリアミドなどで作られたフレキシブル基板である。別の代替実施形態によると、基板はエポキシ樹脂で作られ、またはポリクロロビフェニルPCBから作られる。それは、例えば200μmと1.5mmの間に含まれる厚さを有するウエハとして現れる。基板5は、実質的に平面的な上部表面12を含む。例示された実施形態では、基板5は、その上に接続を作ることが望ましい少なくとも1つのアクティブまたは導電領域10を含む。その領域10はアクティブ領域、つまり、例えばダイオードまたはトランジスタなどのアクティブ電子部品が集積された基板の領域であるか、または単純に導電領域である。領域10は特に、例えばトランジスタまたはダイオードなどのアクティブ電子部品の電極である。領域10は、当業者に周知の任意の方法によって、前もって基板に集積された。第1ステップにおいて、誘電体層15が基板5の上部表面12上に形成される。誘電体層15は、底部表面20、上部表面25、および誘電体層15を横切る相互接続開口30を含む。相互接続開口30は、誘電体層15の2つの面する側面40よって区切られている。それは領域10に一致して位置され、領域10に開口している。誘電体層15の各側面40は、基板5の上部表面12と実質的に垂直である。これに関連して、誘電体層は電気的絶縁層である。代替実施形態によると、各側面40は、基板5の上部表面12に対してアンダーカットされる。この場合、面する側面40は、基板5から離れるについて互いに近づく。代替実施形態によると、特に金属層である中間層が、基板5の上部表面12と誘電体層15との間に挿入される。この場合、誘電体層15は、下部の底部層上に延在し、その各側面40は、その上部表面25と下部の底部層の上部表面との間に延在する。誘電体層15は、有意な厚さを有する層の形成を可能にできるポリマー材料で作られる。ポリマー材料は特に、10μmを超える、とりわけ25μmを超える、特に80μmを超える、特にevenmostparticularly100μmを超える厚さを有する。例示の実施形態では、ポリマー材料の誘電率は2.85である。使用されるポリマー材料は、日射の効果下で硬化することができ、重合されていないポリマー材料を選択的に除去できる現像液が存在する。ポリマー材料は有利には、Su-8樹脂、またはKapton登録商標、Durimide登録商標あるいはIntervia登録商標などのポリイミドである。誘電体層15を形成するために、誘電体ポリマー材料が、誘電体ポリマー材料のフルプレート層afullplatelayerを得るために、基板5の上部表面12上にコーティングされる。フルプレート層は、基板5の上部表面12を完全に覆う層を意味する。こうして得られたフルプレート層はそして、所望の構造を有する誘電体層15を得るために、フォトリソグラフィによって所定の領域にある誘電体材料を選択的に除去することによって構造化される。図1から8に示された実施形態では、構造化は、開口30を備えた誘電体層15を形成するため図1に、フォトグラフィによってフルプレート層に開口30を開ける段階から成る。誘電体層15は、その底部表面20とその上部表面25との間にある有意な厚さを有し、とりわけ10μmを超える、特に25μmを超える、特にevenmostparticularly80μmを超える、特に100μmevenmostparticularlyを超える厚さを有する。図1から8に示された実施形態では、誘電体層15は略70μmの厚さを有する。そして、誘電体層15の上部表面25に延在する構造部材75と、構造部材75から相互接続開口30を介して第1誘電体層15の側面40に沿って基板5の上部表面12まで延在する相互接続部材80と、を含む、1つの材料で作られた電気構造体70が形成される。相互接続部材80はしたがって、側面40の全高さにわたって延在する。それは、構造部材75を領域10に電気的に接続する。中間層が基板5の上部表面12と誘電体層15との間に挿入される場合図示せず、相互接続部材80は、構造部材75から側面40に沿って下部の底部層の上部表面まで広がる。それはそして、構造部材75を、例えば電気的相互接続層である下部の層に電気的に接続する。電気構造体70を形成するステップは、以下の段階を連続的に含む:-第1メタライゼーションコーティング90の堆積段階図2-第2メタライゼーションコーティング95の堆積段階であって、第1および第2メタライゼーションコーティング90、95はともに、導電性連続的電解成長96に対する連続的導電性ベースを形成する、段階図3-樹脂層100の堆積段階図4-電気構造体70の電解成長による堆積段階図5-樹脂層100の除去段階図6-電気構造体70で覆われていない領域における第1メタライゼーションコーティング90のエッチング段階図7。したがって、電気構造体70を形成するために、第1メタライゼーションコーティング90は露出された上部表面、つまり特に、誘電体層15の上部表面25および相互接続開口30を介して基板5の上部表面12上に堆積される。第1メタライゼーションコーティング90は、基板5の上部表面12を覆う第1部分102と、誘電体層15の上部表面25に延在する第2部分105と、を含む。それは、金属材料、特に、接着層を形成し電解成長によって電気構造体70を形成する材料の接着を促進できる導電性材料で作られる。第1メタライゼーションコーティング90は特に、2層の連続的堆積によって作られる。第1層は、例えばチタン、クロムまたはチタン/タングステン合金などで作られた接着ベースである。代わりに、接着ベースは、タンタルまたはタングステンで作られる。第2層は、例えば金、銅またはニッケルで作られた電解堆積物を成長させるためのベースである。第1メタライゼーションコーティング90は、0.25μm程度の厚さを有する薄層である。第1メタライゼーションコーティング90は、当業者に既知の金属材料を堆積するための従来の方法、特に陰極スパッタリングまたは熱蒸発で堆積される。このような堆積の間、露出された上部表面には容易に、第1コーティング90を形成する金属材料が到達し、これらの表面は故に連続的に覆われる。一方、誘電体層15の有意な厚さおよび側面40の形状geometryにより、金属コーティングを堆積する従来の方法では、金属材料での側面40の適切な被覆ができない。連続的電解成長96に対するベースを形成するために、第2メタライゼーションコーティング95が、各相互接続開口30の側面40上に堆積される図3。第2メタライゼーションコーティング95は故に、第1メタライゼーションコーティング90の第1部分102と第2部分105との間に電気接続を形成する。上部表面12に垂直であるか、またはアンダーカットである側面40のトポロジーを考慮すると、第2メタライゼーションコーティング95は、側面40の化学処理、または<<化学蒸着によるメタライゼーション>>によって堆積される。誘電体層15の側面40のこの化学処理は特に、-化学処理の以下のステップの間に場合によっては不利となり得る残留物から側面40をきれいにするためのそれらの洗浄から成る、側面40の準備段階;-こうして準備された側面40への、メタライゼーションコーティング95を形成する金属パラジウムのイオンの接着を促進し、第2メタライゼーションコーティング95を形成するためにこれらの金属イオンの触媒を可能にし、故に側面40を導電性にする開始剤の堆積段階を含む。これらの段階のそれぞれは、適切な溶液を含む槽への浸漬によって達成される。第2メタライゼーションコーティング95は例えば、最適化されたクックソンエレクトロニクスCooksonElectronicsからのEnvision登録商標方法を用いて形成される。第2メタライゼーションコーティング95は、第1メタライゼーションコーティング90の材料と類似の性質を有する材料で作られる。樹脂層100はそして、電気構造体70との接触、および電気構造体70との接触を意図する第1メタライゼーションコーティング90の領域を露出した状態に残すこと、を意図しないこのコーティング90の領域を覆うために、第1メタライゼーションコーティング90上に堆積される図4。モールドがしたがって、電気構造体70を堆積するために形成され、電解堆積ステップの間の導電性材料の広がりを制限でき、導電性材料は樹脂層100で覆われた第1メタライゼーションコーティング90の領域上に堆積され得ない。したがって、第1実施形態では、樹脂層100が第1メタライゼーションコーティング90の第2部分105の領域、つまり第1誘電体層15と一致する第1メタライゼーションコーティング90の領域を覆う。所望の構造を有する樹脂層100が、当業者に周知の任意の適切な方法、特にフォトリソフラフィによって得られる。樹脂層100は有意な厚さ、特に10μmと200μmとの間に含まれる厚さを有する。例示の実施例では、それは90μmに略等しい厚さを有する。樹脂層100を形成する樹脂は特に、10に対して1の解像度aresolutionof1for10を有する、つまり100μmに略等しい厚さを有する樹脂層からフォトリソフラフィによって得られ得るトレンチの最小幅が10μmである、ネガティブ型の感光性樹脂である。それはしたがって、100μmの樹脂厚に対して10μmより大きいか、または等しい幅を有するパターンを形成することができる。電気構造体70はそして、電解堆積方法での同時の堆積によって形成されるが図5、連続的電解成長ベース96の領域における導電性材料は樹脂層100で覆われない。その連続性により、電解成長ベース96はその表面全体にわたる電解電流を伝導することができ、したがって、導電性材料の電解成長の間の誘電体層15の上部表面25上および側面40上への、相互接続開口30によって区切られた基板5の上部表面12の領域における導電性材料の同時堆積によって、1つの相互接続部材80および構造部材75の同時形成を可能にする。したがって、図1から8に示された実施形態において、導電性材料は、第1構造部材75および相互接続部材80を同時に形成するために、誘電体層15の上部表面25上および側面40上に、相互接続開口30を介して基板5の上部表面12にわたって同時に堆積される。1つの材料で作られた電気構造体70は故に、単一の電解成長ステップで形成される。電気構造体70は導電性材料で作られ、電解によって堆積されることができる。それは有利には、銅で作られる。代わりにそれは、金または電解堆積が可能な金属合金で作られる。構造部材75は例えば、電子部品の全部または一部、とりわけインダクタなどのパッシブ電子部品を形成する。それはまた、領域10の様々な領域と接続することを意図する相互接続ラインを形成することができる。構造部材75の厚さは、その電子機能によって決まる。それはまた、回路の用途によって決まる。例として、構造部材は、低レベルまたは低ノイズ増幅回路の構造部材に必要であるよりも大きな厚さのパワー増幅回路が備えられる。目安として、構造部材75の厚さは例えば、5μmと150μmとの間に含まれる。より具体的には、構造部材75の厚さは例えば、5μmと200μmとの間に含まれる。電気構造体70を形成した後、樹脂層100は、例えば樹脂層100を選択的に溶解できる槽に図5で示されたアセンブリを浸すことによって溶解される図6。最終的に、連続的電解成長ベース96は、電気構造体70で覆われていない領域、つまり樹脂層100で以前覆われていた領域においてエッチングされる図7。このエッチングは、任意の適切なエッチング方法、とりわけ化学エッチングによって実施される。図7に示され、構造部材75によって形成された1つの相互接続レベルを含むモノリシック集積回路126が故に得られる。図8は、第1実施形態による方法によって得られたモノリシック集積回路126の一部分を示す、より具体的には領域10の上部に形成された1つの材料で作られた電気構造体70を示す写真である。オプションとして、その形成の間に、基板5の上部表面12の限定された領域のみを覆うために、誘電体層15が構造化される。基板5の上部表面12または下部の層の限定された領域のみに延在する誘電体層15の形成は、有利である。確かに、誘電体材料は重合の間に後退するretract傾向があり、それは、その小さな厚さにより非常に壊れやすい基板5に有意な機械的ストレスをもたらす。より限定して延在された誘電体層15の適用は、基板5に与える機械的ストレスを減少させる。このような構造化は、例えば相互接続開口30の作製をもたらすフォトリソグラフィの間に、フォトリソグラフィによって達成される。[第2実施形態]図9は、第2実施形態による方法によって得られるモノリシック集積回路の断面図を示す。得られる集積回路は、第1実施形態による方法で得られるものと、誘電体層15が任意の相互接続開口30を有しないという点で異なる。この実施形態では、誘電体層15が側面40を有するリブを規定する。それは、その側面40の下部で垂直である領域10の2つの領域を露出した状態にする間、アクティブまたは導電性領域10上に延在する。各側面40は、10μmを超える、特に50μmを超える高さを有する。例示の実施例では、この高さは80μmに略等しい。1つの材料で作られた電気構造体70を形成するステップは、-基板5の上部表面における第1部分102および第1誘電体層15の上部表面25における第2部分105を形成するために、基板5の露出された上部表面および誘電体層15上に第1メタライゼーションコーティング90を堆積する段階;-連続的電解成長ベース96を形成するために、誘電体層15の側面40上に第2メタライゼーションコーティング95を堆積する段階;-電気構造体70で覆われることを意図しない第1メタライゼーションコーティング90の第1部分102の領域に、樹脂層100を堆積する段階;-電気構造体70を電解堆積する段階;-樹脂層100を除去する段階;および-電気構造体70で覆われない領域において、第1メタライゼーションコーティング90をエッチングする段階;を含む。電解堆積ステップの間、誘電体層15上に延在する構造部材75、側面40に沿って構造部材75から基板5の上部表面12までそれぞれ延在する2つの相互接続部材80を含む、1つの材料で作られた電気構造体70が得られる。それはさらに、各相互接続部材80に対して、対応する相互接続部材80から領域10の両方の露出された領域と一致する基板5の上部表面12に延在する構造部材76を含む。構造部材75、相互接続部材80、および構造部材76は、電解堆積によって同時に形成される。構造部材75および76は例えば、5と200μmの間に含まれる厚さを有する。[第3実施形態]図10から19は、第3実施形態による方法によって得られるモノリシック集積回路125を示す。この方法は、幾つかのレベルを有する電気構造体が形成される点で、第1実施形態による方法とは異なる。これを行うために、この実施形態において第1誘電体層として記載される誘電体層15の上に置かれた第2誘電体層45が形成される図11。第2誘電体層45は、第1誘電体層15の形成ステップの直後に形成される図10。第2誘電体層45は、第1誘電体層15を部分的にのみ覆う。したがって、第2誘電体層45は、第1誘電体層15の露出された領域を残す。第2誘電体層45の特定構造は、周知の方法で、フォトリソグラフィによって得られる。両層15、45はともに、誘電体構造体を形成する。第1誘電体層は、第1誘電体層15の2つの面する側面40によってそれぞれ区切られた2つの相互接続開口30を含む。各相互接続開口30は、アクティブまたは導電性領域10と一致して位置され、アクティブまたは導電性領域10に開口する。第2誘電体層45は、相互接続開口30の間に配置される。第1および第2誘電体層15、45によって形成される誘電体構造体は、段を有する。第2誘電体45は、底部表面50と、上部表面55と、上部表面55および下部の誘電体層、つまり第1誘電体層15の上部表面の間に延在する少なくとも1つの側面60と、を含む。各側面60は、10μmを超える、特に25μmを超える高さを有する。この実施形態では、各側面60は、50μmに略等しい高さを有し、第1誘電体層45の各側面40は、30μmに略等しい高さを有する。誘電体構造体はこうして、あらゆる点で10μmを超える高さを有し、第1および第2誘電体層15、45が重なる領域では、80μmに略等しい高さを有する。例示の実施形態では、各側面60は、第2誘電体層45の上部表面55および基板5の上部表面12に対して、実質的に垂直である。代替形態によると、各側面60は、基板5の上部表面12に対して鋭角を形成する。第2誘電体層45は、第1誘電体層15の材料と同一の性質を有するポリマー材料、例えば同一の材料で形成される。それは有利には、Su-8ポリマーで作られる。電気構造体70を形成するステップは、-相互接続開口30を介する基板5の上部表面12上の第1部分102、第1誘電体層15の露出された上部表面25上の第2部分105、および第2誘電体層45の上部表面55上の第3部分110を形成するために、基板5、第1誘電体層15および第2誘電体層45の露出された上部表面に第1メタライゼーションコーティング90を堆積する段階図12;-連続的電解成長ベース96を形成するために、第1誘電体層15の側面40および第2誘電体層45の側面60上に、第2メタライゼーションコーティング95を堆積する段階図13;-電気構造体70に覆われることを意図しない第1メタライゼーションコーティング90の第2部分105の領域上に、樹脂層100を堆積する段階図14;-電気構造体70を電解堆積する段階図15;-樹脂層100を除去する段階図16;および-電気構造体70で覆われない領域において、第1メタライゼーションコーティング90をエッチングする段階図17;を含む。1つの材料で作られた電気構造体70を形成するステップのこれらのサブステップは、第1実施形態に関して記載されたものと類似である。電解堆積ステップの最後に、以下を含む1つの材料で作られる電気構造体70が得られる図15:-第2誘電体層45の両側において、第1誘電体層15上に延在する2つの第1構造部材75;-第1相互接続部材80と記載され、それぞれ相互接続開口30の1つを介して第1の各構造部材75から基板5の上部表面12まで延在する、2つの相互接続部材80;-第2誘電体層45上に延在する第2構造部材85;および-それぞれ第2誘電体層45の側面60に沿って第2構造部材85から、この場合は第1誘電体層の上部表面25である下部の誘電体層の上部表面まで延在する、2つの第2相互接続部材87。第2相互接続部材87は、側面60を覆う。それらは、第1および第2構造部材75、85をともに電気的に接続する。エッチングステップ図17の最後に、例えば半導体材料で作られる少なくとも1つの基板5、並びに誘電体層の上部表面によってそれぞれ規定され、第1および第2構造部材75、85によってそれぞれ形成される少なくとも2つの電気的相互接続レベルを含むモノリシック集積回路125が形成される。相互接続レベルは、相互接続部材87を介してともに電気的に接続される。第1および第2構造部材75、85は例えば、例えばインダクタなどの電子部品、とりわけパッシブ電子部品の全部または一部を形成する。それらはまた、様々なアクティブまたは導電性領域10、あるいは同一のアクティブまたは導電性領域10の異なる領域をともに接続することを意図する相互接続ラインを形成する。構造部材75、85のそれぞれの厚さは、その電子機能に応じて変化する。第1および第2構造部材75、85は例えば、5と200μmとの間に含まれる厚さを有する。図18は、集積回路125、基板5のアクティブ領域10上に2つの相互接続レベルを形成する1つの材料で作られ、アクティブ領域10と接続する2つの第1相互接続部材80を含む電気構造体70の一部分の断面写真である。図19は、本発明による方法で得られる集積回路125を示す写真であり、電気構造体70はインダクタ127を形成する。[代替実施形態]代替実施形態によると、2つ以上の誘電体層が重ねられる。この場合、製造方法は、第2誘電体層45の形成段階の後および第1メタライゼーションコーティング90の堆積段階の前に、それぞれが下部の誘電体層上に形成される追加の誘電体層を形成する中間ステップを含む。それぞれの追加の誘電体層は、上部表面と、底部表面と、その上部表面と下部の誘電体層の上部表面との間に延在する側面と、を含む。一実施形態によると、各誘電体層は、10μmを超える高さを有する側面を有する。この場合、第1メタライゼーションコーティング90がそれぞれの追加の誘電体層の自由上部表面上にさらに堆積され、第2メタライゼーションコーティング95がそれぞれの追加の誘電体層の側面上にさらに堆積される。それぞれの追加の誘電体層の上部表面は、相互接続レベルを規定し、電気構造体は、これらの各相互接続レベル上の構造部材、並びにこれらの構造部材に対して、この構造部材を底部の構造部材に接続するために、対応する構造部材から下部の誘電体層の上部表面まで延在する相互接続部材を含む。単一の電解成長ステップで形成された1つの材料で作られる電気構造体70はさらに、第1および第2相互接続部材80、87と、第1および第2構造部材75、85と、を含み、少なくとも1つの追加の構造部材は、追加の誘電体層の1つ、特に上部の誘電体層、つまり最後に適用された誘電体層上に延在する。それはさらに、追加の誘電体層の側面に沿って追加の構造部材から下部の誘電体層の上部表面まで延在する、少なくとも1つの追加の相互接続部材を含む。有利に、電気構造体70は、それぞれの追加の誘電体層上に延在する。この場合、形成される1つの材料で作られた電気構造体70は、誘電体層と同数の相互接続レベルを含む。本発明による第1、第2および第3実施形態による、本方法の別の代替実施形態によると、特に金属である1つまたは幾つかの中間層が、基板5の上部表面12と第1誘電体層15との間に挿入される。このまたはこれらの中間層は例えば相互接続層を形成し、相互接続部材80を介してそれに電気構造体70が接続される。この場合、第1誘電体層15が延在する底部表面は、第1誘電体層15の直ぐ下に位置する中間層の上部表面である。別の代替形態によると、本発明による方法によって製造された集積回路は、少なくとも2つの集積された副回路のスタックであり、1つの材料で作られる電気構造体70はとりわけ、スタック内でともに接続される副回路を可能にする。[本発明の利点]本発明による方法は、低減された技術的ステップの数を有し、誘電性絶縁材料の厚層で作られ、非常に良好な電気的特性を有するパッシブ構造を集積するモノリシック回路、特に、低損失および良好な品質係数を有するインダクタを得る可能性を提供する。これらの良好な電気的特性は特に、基板の遮電壁を製造する金属平面上で実施可能な厚い電気的絶縁層の使用により生じる。従来の方法と比較したステップ数の顕著な低減はとりわけ、それが、横切って段階状にされる誘電体層が大きな厚みを有するときでさえも単一の電解による堆積ステップで幾つかのレベルに延在する電気構造体の形成を可能にする、という事実から生じる。したがって、この方法は、接着層の堆積および各相互接続レベルに対して実施される樹脂の堆積を必要としない。さらに、誘電体層が電気構造体の堆積段階の前に形成されるため、この層のコーティングの間に障害物がなく、故に追加の研磨操作を実施する必要なく、実質的に平坦な上部表面を直接得ることができる。この技術の使用はしたがって、製造収率の増加およびコストの顕著な低減をもたらす。1つまたは幾つかの相互接続レベルを含み、厚い誘電体層を横切って延びる電気構造体の単一ステップでの堆積は、誘電体層の側面上に第2メタライゼーションコーティングを製造することによって可能になるが、それは、幾つかのレベルにわたって連続的電解成長ベースを得ることを可能にする。したがって、この相互接続レベルの電解堆積を進める前に、作られる各相互接続レベルに対する接着層および樹脂層を堆積する必要性はもはやない。その製造方法は故に、単純化される。本発明による方法は、直線状の側面を有する誘電体樹脂が使用される、つまりそれらの構造化の上に誘電体層の上部表面と垂直の側面を形成する場合に特に有益である。形成された電気構造体70は、1つの材料で作られた構造体であり、つまり単一の電解成長ステップから生じる。結果として、それはその異なる部分の間に、それを弱めその電気的特性に影響を与えることがあるジョイントを全く含まない。特にそれは、もっぱら銅で形成され、異なる導電性材料で作られた挿入物を全く含まない。したがって、その機械的強度は向上する。基板の表面における金属遮蔽面上に任意に堆積された大きな厚さの絶縁誘電体層を用いることによって、この方法によって集積されたパッシブ構造体は、基板の低抵抗率に対して全くまたはあまり敏感ではなく、それらの電気的性能は向上する。本発明による方法とともに、したがって、パッシブ構造体、特に非常に低損失を有する相互接続部およびインダクタを形成する電気構造体を含む、集積回路を製造することが可能になる。それは、高出力収率、故に低減された消費量を有するRFおよびマイクロ波電力増幅器を設計し製造する可能性を与える。それはまた、集積回路上に直接アンテナを実装することを可能にし得る。高解像度樹脂の使用は、高い樹脂層厚を有し、小さな幅を有するパターンを得る可能性を与え、その方法の応用分野を広げ、一方で、構成部品の設計に関して大きな自由度を提供する。最終的に、絶縁誘電体層の構造化は、機械的観点からロバストであるパッシブ電気構造体を得る可能性を与え、それは特に低損失をともなう良好な電気的性能を有する。この技術の使用は、半導体基板に制限されず、それは、ガラス、フレキシブル基板PET、ポリイミドなどの他のタイプの基板に適用され得る。本発明はまた、本発明の方法によって得られる集積回路に関する。第1、第2および第3実施形態並びに代替実施形態では、側面40および/または60は例えば、10μmと500μmとの間に含まれる厚さを有する。図20および21は、代替実施形態による方法によって得られる回路を示す。第1および第2実施形態の構成要素と類似の構成要素の参照符号は維持される。図20に示される回路は、電気構造体70が誘電体層上に形成されない点で、第1および第2実施形態による回路とは異なる。この代替実施形態によると、機械加工された基板5が第1ステップで提供される。基板5は例えば、シリコン基板である。それは、互いに実質的に平行である第1表面12および第2表面25を有するために、機械加工される。第1および第2表面12、25は、表面12、25に垂直な方向に沿って、互いに相隔たる。側面40は、第1表面12と第2表面25との間に延在する。示された実施形態では、側面40は、第1表面12と実質的に垂直である。示された例では、基板5は、互いに実質的に平行であり、同一表面、例えば第1表面12からそれぞれ上方に延在する側面40を含む。これらの側面40は、平行な側面40の間に位置された第2表面12の部分、基板5におけるウェル150で区切られる。図20で示された例では、基板5はさらに、第1および第2表面12、25に実質的に平行な追加の表面55を含む。追加の表面55は、この表面と垂直な方向に沿って、第2表面25から相隔たる。側面60は、追加の表面55と第2表面25との間に延在する。実施形態によると、側面40および/または60は、10μmと500μmとの間に含まれる厚さを有する。機械加工された基板5上に回路を製造する方法は、第1および第2実施形態に関連して記載された方法に類似しているが、誘電体層を形成する任意のステップを含まない。第1メタライゼーションコーティングは、第1および第2表面12、25上、場合によっては基板5の追加表面55上に直接形成され、第2メタライゼーションコーティングは、連続的電解成長ベース96を形成するために、基板5の側面40、60を覆って形成される。この方法の最後に、1つの材料で作られた、つまり電解による単一の堆積ステップで形成された電気構造体70を含む回路が得られる。1つの材料で作られたこの電気構造体70は、基板5の第1表面12、第2表面25、および追加表面55上にそれぞれ延在する構造部材152、154、156と、構造部材152、154および156の間の側面40、60に沿って延在する相互接続部材160と、を含む。このような回路はとりわけ、マイクロ流体用途に用いられる。図21に示される回路は、電気構造体70が誘電体層上に形成されない点で、第1および第2実施形態による回路とは異なる。この代替実施形態によると、基板5は第1ステップで提供され、基板5の上部表面12上に例えば接着によって付加されたチップ160を含む。チップ160は、上部表面25と、基板5の上部表面25と上部表面12との間に延在する側面40とを有する。チップ160はその上部表面25上に、接続パッド165を含む。オプションとして、中間層がチップと基板5との間に挿入される。この場合、側面40がチップ160の上部表面25と下部層の上部表面との間に延在する。示された実施形態では、側面40は、基板5の上部表面12と実質的に垂直である。実施形態によると、側面40は、10μmと500μmとの間に含まれる厚さを有する。チップ160が備わった基板5上に回路を製造する方法は、第1および第2実施形態に関連して記載された方法に類似しているが、誘電体層を形成するステップを含まない。第1メタライゼーションコーティング90は、基板5の上部表面12場合によっては下部層の上部表面上、およびチップ160の上部表面25上に形成される。第2メタライゼーションコーティング95は、第1メタライゼーションコーティング90で連続的電解成長ベース96を形成するために、少なくとも1つの側面40上に形成される。本方法の最後に形成される、1つの材料で作られたこの電気構造体70は、基板5の上部表面12上に延在する少なくとも1つの第1構造部材170と、チップ160の上部表面25上に延在する第2構造部材172と、を含む。それはさらに、第1構造部材170と第2構造部材172との間に延在する相互接続部材174を、それらを互いに電気的に接続するために含む。このような回路は例えば、基板5上に付加された幾つかのチップ160をともに電気的に接続する可能性を与える。より一般的には、本発明は、以下のステップ:-互いに実質的に平行である第1表面および第2表面と、第1表面と第2表面との間に延在する側面と、を含むアセンブリを提供する段階;-第2表面上に延在する構造部材と、構造部材から側面に沿って第1表面まで延在する相互接続部材と、を含む、1つの導電性材料で作られた電気構造体を形成する段階;を含むタイプの回路の製造方法に関し、ここで、側面は10μmを超える高さを有し、電気構造体は導電性材料を堆積することによって形成され、一方で、誘電体層の第2表面上の構造部材と側面上の相互接続部材とが同時に堆積される。第1および第2表面は、第1および第2表面に垂直な方向に沿って相隔たる。代替実施形態によると、アセンブリはさらに、第1および第2表面に実質的に平行な少なくとも1つの追加表面と、第1表面と第2表面との間に延在する側面と、第2表面と追加表面との間に延在する側面と、を含み、少なくとも1つの側面は10μmを超える高さを有し、電気構造体は、第2表面上に延在する構造部材と、追加表面上に延在する構造部材と、側面に沿って第3表面および/または第2表面上に延在する構造部材からそれぞれ第2表面または第1表面まで延在する相互接続部材と、を同時に堆積することによって形成される。