"第1のパネルと第2のパネルの表示を制御する表示パネル制御回路であって、クロック信号を出力する電圧制御型発振器と、前記クロック信号をカウントし、所定のタイミングでPLLリセット信号を出力するとともに前記PLLリセット信号で自らをリセットする第1のカウンタを有し、前記第1のパネル用の水平系出力パルス群を出力する第1のパネル用水平系パルス作成部と、前記PLLリセット信号と水平同期信号との位相を比較する位相比較器と、前記位相比較器による比較結果を受けて、PLLループとして位相誤差電圧を前記電圧制御型発振器へフィードバックする平滑器と、前記クロック信号をカウントし、前記第1のカウンタから出力されたPLLリセット信号が入力されることによりリセットされる第2のカウンタを有し、前記第2のパネル用の水平系出力パルス群を出力する第2のパネル用水平系パルス作成部とを備え、前記PLLリセット信号は前記水平同期信号のエッジと同期するようにフィードバック制御されていることを特徴とする表示パネル制御回路。前記第1のパネル用水平系パルス作成部の出力信号をクロックとしてカウントし、垂直同期信号でリセットされる第3のカウンタを有し、前記第1のパネルおよび前記第2のパネル用の垂直系出力パルス群を出力する垂直系パルス作成部をさらに備えていることを特徴とする請求項1に記載の表示パネル制御回路。前記第1のパネル用水平系パルス作成部は、前記クロック信号をN分の1Nは正の整数分周して前記第1のカウンタのクロックを作成する第1の分周器をさらに有し、前記第2のパネル用水平系パルス作成部は、前記クロック信号をM分の1MはNと異なる正の整数分周して前記第2のカウンタのクロックを作成する第2の分周器をさらに有することを特徴とする請求項1に記載の表示パネル制御回路。前記第1のカウンタから出力されたPLLリセット信号が前記第2の分周器に入力されることにより、前記第2の分周器がリセットされることを特徴とする請求項3に記載の表示パネル制御回路。表示パネル制御回路を用いて第1のパネルと第2のパネルの表示を制御する表示パネル制御方法であって、前記表示パネル制御回路は、クロック信号を出力する電圧制御型発振器と、第1のカウンタを有し、前記第1のパネル用の水平系パルス出力群を出力する第1のパネル用水平系パネル作成部と、第2のカウンタを有し、前記第2のパネル用の水平系パルス出力群を出力する第2のパネル用水平系パネル作成部と、PLLリセット信号と水平同期信号との位相を比較する位相比較器と、前記位相比較器による比較結果を受けて、PLLループとして位相誤差電圧を前記電圧制御型発振器へフィードバックする平滑器とを有しており、前記第1のパネル用水平系パルス作成部が前記クロック信号をカウントし、所定のタイミングでPLLリセット信号を出力するとともに前記PLLリセット信号で前記第1のカウンタをリセットするステップと、第2のパネル用水平系パルス作成部が前記クロック信号をカウントし、前記第1のカウンタから出力された前記PLLリセット信号により前記第2のカウンタがリセットされるステップと、前記PLLリセット信号が前記水平同期信号のエッジと同期するようにフィードバック制御されるステップとを備えていることを特徴とする表示パネル制御方法。しかし、以上で説明した従来の表示パネル制御回路は、第1のパネルを表示する場合はVCO1100の出力信号であるVCOCLK1を第1のパネルの1画素分の周期から決定された第1の周波数に設定し、第2のパネルを表示する場合にはVCO1100の出力信号であるVCOCLK2を第2のパネルの1画素分の周期から決定された第2の周波数に設定する必要があった。そのため、従来の表示パネル制御回路では第1のパネルと第2のパネルの表示を交互に行うことは可能であったが、第1のパネルと第2のパネルを同時に表示させることはできなかった。VCOを2つ用意し、PLLループを2重に持たせれば2つのパネルを同時に表示することはできるが、表示パネル制御回路を集積化して用いる場合に回路サイズが大きくなり、LSI全体の面積を小さくできないという不具合があった。さらに、従来は異なる2種類の液晶パネルを同時に駆動表示するために、それぞれ個別の表示パネル制御回路を持つ2つのLSIを用いていたので、LSIが実装されたセット全体の面積が大きくなるという不具合があった。なお、平2-137586号公報に開示された液晶表示装置の制御回路は、VTRにおける静止画再生についての課題を解決するものであるが、1つの表示パネルを駆動するための回路である。その他の先行文献においても、複数の液晶パネルを同時に表示させる液晶表示に関する制御装置、制御回路は開示されていない。本発明は上記従来の課題を解決するもので、1つのVCOで、2つ以上の表示パネルを同時に表示させることを可能とし、且つ回路面積の増加を抑えた表示パネル制御回路を提供することを目的とする。上記課題を解決するため、本発明の表示パネル制御回路は、第1のパネルと第2のパネルの表示を制御する表示パネル制御回路であって、クロック信号を出力する電圧制御型発振器と、前記クロック信号をカウントし、第1の分周比でリセットされる第1のカウンタを有し、前記第1のパネル用の水平系出力パルス群を出力する第1のパネル用水平系パルス作成部と、前記クロック信号をカウントし、前記第1のカウンタがリセットされるタイミングと同一のタイミングでリセットされる第2のカウンタを有し、前記第2のパネル用の水平系出力パルス群を出力する第2のパネル用水平系パルス作成部とを備えている。この構成により、電圧制御型発振器の出力信号を切り替えることなく第1のカウンタのクロックおよび第2のカウンタのクロックを生成することができる。そのため、第1のパネル用の水平系出力パルス群と第2のパネル用の水平系出力パルス群とを同時に出力することが可能となるので、駆動方式等が異なる2つの表示パネルを同時に駆動することが可能となる。これにより、例えば本発明の表示パネル制御回路をデジタルビデオカメラに搭載すれば、モニターとファインダーの液晶パネルを同時に表示させることができるので、対面撮影などが可能となる。なお、本発明の表示パネル制御回路を用いて3つ以上の表示パネルを同時に駆動することも可能である。また、前記第1のパネル用水平系パルス作成部の出力信号をクロックとしてカウントし、垂直同期信号でリセットされる第3のカウンタを有し、前記第1のパネルおよび前記第2のパネル用の垂直系出力パルス群を出力する垂直系パルス作成部をさらに備えていることが好ましい。前記第1のパネル用水平系パルス作成部の出力信号と水平同期信号との位相を比較する位相比較器と、前記位相比較器による比較結果を受けて、PLLループとして位相誤差電圧を前期電圧制御型発振器へフィードバックする平滑器とをさらに備えている。これにより、第1のカウンタのリセットタイミングが外部入力の水平同期信号HDのタイミングに一致するようにPLLが動作するので、第2のパネル用水平系パルス作成部のカウンタのリセットタイミングも水平同期信号のタイミングに一致させることができ、表示の乱れを抑えることができる。前記第1のパネル用水平系パルス作成部は、前記クロック信号をN分の1Nは正の整数分周して前記第1のカウンタのクロックを作成する第1の分周器をさらに有し、前記第2のパネル用水平系パルス作成部は、前記クロック信号をM分の1MはNと異なる正の整数分周して前記第2のカウンタのクロックを作成する第2の分周器をさらに有することにより、パネルごとに異なる水平系出力パルス群の基準信号を生成することができる。前記第1のカウンタから出力されたPLLリセット信号が前記第2の分周器および前記第2のカウンタに入力されることにより、第2のパネル用の水平シフトクロックや水平系出力パルスを水平同期信号に同期させることができるので、表示の乱れを抑制することができる。また、本発明の表示パネル制御方法は、電圧制御型発振器と、第1のカウンタを有する第1のパネル用水平系パルス作成部と、第2のカウンタを有する第2のパネル用水平系パルス作成部とを備えた表示パネル制御回路を用いて第1のパネルと第2のパネルの表示を同時に制御する表示パネル制御方法であって、前記電圧制御型発振器から出力された第1のクロック信号から第2のクロック信号を生成するステップaと、前記第2のクロック信号をクロックとして前記第1のパネル用水平系パルス作成部が前記第1のパネル用の水平系出力パルス群を出力するステップbと、前記第1のクロック信号から第3のクロック信号を生成するステップcと、前記第3のクロック信号をクロックとして前記第2のパネル用水平系パルス作成部が前記第2のパネル用の水平系出力パルス群を出力するステップdとを備えている。この方法によれば、同一のクロック信号を受けて第1のパネル用水平系パルス作成部と第2のパネル用水平系パルス作成部とがそれぞれのパネル用の水平系出力パルス群を同時に出力できるので、駆動方式が異なるパネルや画素数が異なるパネルであっても同時に駆動することができる。前記表示パネル制御回路は、前記第1のパネル用水平系パルス作成部の出力信号と水平同期信号との位相を比較する位相比較器と、前記位相比較器による比較結果を受けて、PLLループとして位相誤差電圧を前期電圧制御型発振器へフィードバックする平滑器とをさらに備えており、前記第1のカウンタが所定のタイミングでリセットされるステップと、前記第1のカウンタがリセットされるタイミングと同一のタイミングで前記第2のカウンタがリセットされるステップとをさらに備えていることにより、第1のカウンタのリセットタイミングが外部入力の水平同期信号HDのタイミングに一致するようにPLLが動作するので、第2のパネル用水平系パルス作成部のカウンタのリセットタイミングも水平同期信号のタイミングに一致させることができ、表示の乱れを抑えることができる。本発明によれば、1つのVCO出力周波数で、例えば駆動方式が1画素順次転送方式である第1のパネルと、3画素同時転送方式である第2のパネルなど、互いに異なる方式のパネルを交互ではなく同時に両方を駆動する表示パネル制御回路を実現できるという有利な効果が得られる。また、本発明によれば、複数の表示パネルを同時に表示させることができる上、回路面積の増加が小さいので、サイズの制約がある場合に有利な表示パネル制御回路を実現できる。以下、本発明の実施をするための最良の形態を具体的に示した実施の形態について、図面とともに記載する。実施の形態図1、図2及び図3を用いて、本発明の実施形態に係る液晶表示制御回路表示パネル制御回路について説明する。本実施形態の液晶表示制御回路は、2つの液晶パネルを備えたデジタルビデオカメラやデジタルカメラなどのAV機器に用いられる。図1は、本発明の実施形態に係る液晶表示制御回路の構成を示すブロック回路図である。同図に示すように、本実施形態の液晶表示制御回路は、制御電圧に応じて発振周波数を変化させ、位相ロック状態において基準入力信号の周波数のn倍の発振周波数であるクロック信号VCOCLKを出力する電圧制御型発振器以下VCOと記す100と、クロック信号VCOCLKをカウントし所定の分周比でリセットされるカウンタと分周器とを有する第1のパネル用水平系パルス作成部200と、クロック信号VCOCLKをカウントし第1のパネル用水平系パルス作成部200のカウンタがリセットされるタイミングと同一のタイミングでリセットされるカウンタを有する第2のパネル用水平系パルス作成部500と、第1のパネル用水平系パルス作成部200の出力信号をクロック信号VCLKとしてカウントし端子20に入力される垂直同期信号VDに同期させてリセットされるカウンタを有する第1のパネルと第2のパネル共用の垂直系パルス作成部600と、第1のパネル用水平系パルス作成部200の出力信号PLLRESETと端子10に入力される水平同期信号HDとの位相を比較する位相比較器300と、位相比較器300の出力を受けて、VCO100へPLLループとして位相誤差電圧をフィードバックする平滑器以下LPFと記す400とを備えている。なお、第1のパネル用水平系パルス作成部200の出力信号であるクロック信号VCLKとPLLRESETとは異なる信号であってもよいし、同一の信号であってもよい。第1のパネル用水平系パルス作成部200は、第1のパネル用水平系出力パルス群を出力端子25に送出し、第2のパネル用水平系パルス作成部500は、第2のパネル用水平系出力パルス群を出力端子45に送出する。第1のパネルと第2のパネル共用の垂直系パルス作成部600は、第1のパネル用垂直系出力パルス群を第1のパネル用垂直系出力群端子40に送出し、第2のパネル用垂直系出力パルス群を第2のパネル用垂直系出力群端子60にそれぞれ送出する。ここで、第1のパネル用水平系出力パルス群には、第1のパネルの駆動に必要な各種出力パルスと水平シフトクロックとが含まれている。また、第2のパネル用水平系出力パルス群には、第2のパネルの駆動に必要な各種出力パルスと水平シフトクロックとが含まれている。本実施形態の液晶表示制御回路では、PLLループ内の位相比較器での位相被比較信号と、第2のパネル用水平系パルス作成部500のカウンタをリセットする信号とを同一の信号PLLRESETとしているが、各々個別の信号であってもかまわない。第1のパネル用水平系パルス作成部200内のカウンタは水平同期信号HDと位相比較させる位相被比較信号PLLRESETを作成するため、少なくとも1水平期間の64μsecの周期まで動作させる必要があるが、第2のパネル用水平系パルス作成部500内のカウンタは、高々水平ブランキングまでの時間をカウントできばよいので、第1のパネル用水平系パルス作成部200内のカウンタより規模が小さくてよい。なお、垂直系パルス作成部600は第1のパネル用の出力パルス群と第2のパネル用の出力パルス群とを共に出力している。これは、パネルの画素数や駆動方式が異なるパネルであっても、垂直方向のパルス群は1水平期間を周期とするタイミング出力パルス群になるので、共通の信号を両パネルに分岐して出力することができるためである。次に、液晶表示制御回路の具体例を挙げて各構成要素の説明をする。図2は、本実施形態の液晶表示制御回路の具体構成例を示すブロック回路図である。同図では、第1のパネルとして1画素順次転送方式のパネルを、第2のパネルとして3画素同時転送方式のパネルを例として図示している。デジタルビデオカメラの場合、第1のパネルと第2のパネルのうち一方がファインダー用として用いられ、他方が画像確認用の液晶モニターとして用いられる。図2に示すように、第1のパネル用水平系パルス作成部200は、1/6分周器1/N分周器210と、Hカウンタ1220と、第1のパネル用水平シフトクロック作成部230とを有している。第1のパネル用水平系パルス作成部200においては、VCO100の出力信号であるVCOCLK1を1/6分周器210で6分の1分周した信号HCLK1をHカウンタ1220のクロック信号としている。また、信号HCLK1は、第1のパネル用水平シフトクロック作成部230に入力されている。Hカウンタ1220の複数の出力のうち信号PLLRESETは位相比較器300および第2のパネル用水平系パルス作成部500へ供給され、複数の出力のうち第1のパネル用水平系出力群は第1のパネル用水平系出力群端子30に送出され、複数の出力のうち出力信号VCLKは垂直系パルス作成部600へ供給されている。第1のパネル用水平シフトクロック作成部230は、HCLK1をクロック入力とする1/2分周器231と、VCO100の出力信号であるVCOCLK1をクロック入力とし、1/2分周器231の出力を受けるシフトレジスタ232と、シフトレジスタ232の出力を、画素がデルタ配列された液晶パネルのODDラインとEVENラインとで切り替えるスイッチ部233とを有している。第1のパネル用水平シフトクロック出力端子35からは、スイッチ部233の出力信号である第1のパネル用の3相水平シフトクロックCPH1、CPH2、CPH3が回路外部に出力される。この第1のパネル用水平シフトクロック作成部230は従来例の第1のパネル用水平シフトクロック作成部230と同一である。なお、図2で示す第1のパネル用水平系出力群端子30および第1のパネル用水平シフトクロック出力端子35は、図1で示す出力端子25に相当する。第2のパネル用水平系パルス作成部500は、1/5分周器1/M分周器510と、Hカウンタ2520と、第2のパネル用水平シフトクロック作成部530とを有している。また、第2のパネル用水平シフトクロック作成部530は、1/2分周器531と、インバータ534と、D-FF532と、スイッチ部533とを有している。第2のパネル用水平系パルス作成部500において、1/5分周器510がVCO100の出力信号であるVCOCLK1を5分の1分周して信号HCLK2を出力する。1/5分周器510にはまた、Hカウンタ1220の出力であるPLLRESETが入力される。また、信号HCLK2はHカウンタ2のクロック信号となるとともに、第2のパネル用水平シフトクロック作成部530内の1/2分周器531のクロック信号ともなる。このHCLK2は、1/2分周器531の出力をD入力とするD-FF532のクロック入力端子にインバータ534を介して入力される。1/2分周器531とD-FF532の両出力は、デルタ配列された液晶パネルのODDラインとEVENラインとで切り替えるスイッチ部533に入力され、スイッチ部533は、第2のパネル用の2相の水平シフトクロックCKH1、CKH2を第2のパネル用水平シフトクロック出力端子55に出力する。この水平シフトクロックCKH1、CKH2は、水平同期信号HDに同期している。また、Hカウンタ2520は前述のHCLK2の他にPLLRESETを受けて、水平同期信号HDに同期された第2のパネル用水平系出力を第2のパネル用水平系出力群端子50に出力する。なお、図2で示す第2のパネル用水平系出力群端子50および第2のパネル用水平シフトクロック出力端子55は、図1で示す出力端子45に相当する。ここで、本実施形態の液晶表示制御回路が従来の液晶表示制御回路と異なるのは1/2分周器231と1/2分周器531とが出力するクロック、すなわち第1のパネル用の水平シフトクロックと第2のパネル用の水平シフトクロックを作成するための基準信号が2つHCLK1およびHCLK2同時に出力される点である。これに対し、従来例では第1のパネルと第2のパネルで共通してHCLK1が1/2分周器1231図5参照に入力されていた。そして、第1のパネル表示の場合と第2のパネル表示の場合とでVCO1100の出力を選択信号SELによりVCOCLK1とVCOCLK2に切り替えていたので、HCLK1は第1のパネル表示と第2のパネル表示とでその周波数は異なっていた。そのため、従来例では第1のパネルと第2のパネルとの交互表示は可能であっても同時に表示させることができなかった。本発明の実施形態では、VCOの出力であるシステムクロックを切り替えることなく、単一の信号VCOCLK1から第1のパネル用水平シフトクロックの基準信号であるHCLK1と第2のパネル用水平シフトクロックの基準信号であるHCLK2とが生成される。そのため、第2のパネル用水平シフトクロックであるCKH1,CKH2と、第1のパネル用水平シフトクロックであるCPH1、CPH2、CPH3と同時に出力することが可能であるので、第1のパネルと第2のパネルを同時に表示することができる。なお、従来例での第1のパネル用水平シフトクロックの基準信号HCLK1と本実施形態での第1のパネル用水平シフトクロックの基準信号HCLK1とは同一であるが、従来例での第2のパネル用水平シフトクロックの基準信号HCLK1と本実施形態での第2のパネル用水平シフトクロックの基準信号HCLK2とは、周波数はほぼ等しいが同一信号ではない。なお、第1のパネル用水平シフトクロック作成部230に含まれるシフトレジスタ232の回路構成は、図7に示す従来のシフトレジスタ1232と同じである。また、第2のパネル用水平シフトクロック作成部530に含まれるCKHO、CKHEを作成するための回路は、図6に示す従来の回路において、1/2分周器231を1/2分周器531に、インバータ1534をインバータ534に、D-FF1532をD-FF532にそれぞれ置き換えた構成となっている。図3は、本実施形態の液晶表示制御回路における第2のパネル用水平シフトクロック等の動作波形を示す図である。同図に示すように、VCOCLK1が5分の1分周されたHCLK2を1/2分周した信号がCKHOであり、CKHOの90度位相遅れの信号がCKHEである。CKHOやCKHEのHi期間が第2のパネルでの3画素分に相当する。本実施形態の例では、第1のパネルの画素周期で決定されるVCOCLK1から第2のパネル用の信号HCLK2を得るのにM分の1分周器のMの値が5になっている。具体的なパネルの例として第1のパネルを480画素の1画素順次転送方式、第2のパネルを521画素の3画素同時転送方式とした場合、N=6、M=5の設定で両パネルとも真円率をほぼ1にすることが可能である。また、図2に示すように、垂直系パルス作成部600は、VCLKをクロック入力とし、端子20に入力された垂直同期信号VDが入力されるVカウンタ1610と、Vカウンタ1610の各出力を反転が必要な信号に対して反転させる反転処理部620、630とから構成される。反転処理部620からの出力信号群は第1のパネル用垂直系出力群端子40に出力され、反転処理部630からの出力信号群は第2のパネル用垂直系出力群端子60に出力されている。垂直系パルス作成部600の構成は、従来の液晶表示制御回路と同様である。以上のように、本実施形態の液晶表示制御回路によれば、個別の制御回路を設けることなく画素数あるいは駆動方式が異なる複数のパネルを同時に駆動することができる。すなわち、1つのVCOで2つ以上のパネルを駆動することができるので、1つのLSIで制御回路を構成でき、回路面積の増加を抑えることができる。そのため、デジタルビデオカメラやデジタルカメラに本実施形態の液晶表示制御回路を用いれば、被写体が自身の映像を確認しながら撮影される対面撮影を行うことができる。なお、本実施形態の説明では、1画素順次転送方式のパネルと3画素同時転送方式のパネルを同時に駆動する例を示したが、本実施形態の液晶表示制御回路は、これ以外の駆動方式のパネルであっても複数のパネルを同時に駆動させることができる。また、第1のパネルと第2のパネルが同じ転送方式であって画素数だけが異なる場合でも両パネルを同時に駆動させることができる。そのため、AV機器に備えるパネルの選択の幅が広がり、例えば低価格のパネルを用いて製造コストを低減することも可能となる。また、本実施形態の液晶表示制御回路は、デルタ配列を採用しないストライプパネルを駆動することもできる。その場合、スイッチ部233やスイッチ部533は不要となる。これと同様に、本実施形態の液晶表示制御回路は、ライン反転駆動以外の方式で駆動されるパネルを駆動することもできる。この場合は、反転処理部620、630が不要になる。また、以上の説明では1/N分周器210のNが6、1/M分周器のMが5である例を示したが、NとMはパネルに応じて適宜変更すればよい。ただし、第1のパネルと第2のパネルが画素数の異なるパネルあるいは駆動方式の異なるパネルである場合、水平系出力の基準信号のクロック周期を互いに異なる周期とするために、NとMを異なる値に設定する必要がある。これに加え、これらの分周器の分周比をユーザーが変更可能とすれば、ユーザがAV機器を製造する際に、パネルを選定するための自由度がさらに大きくなる。また、本発明の液晶表示制御回路を用いれば、3つ以上の表示パネルを同時に駆動することもできる。この場合、表示パネルの数だけ水平系出力パルス作成部を設け、VCOの出力VCOCLK1からこれらの水平系出力パルス作成部内でそれぞれのパネル用の基準信号を生成し、これをクロックとするHカウンタを設ければよい。"