"第1の方向に延在するように、シリコンを含む半導体基板に形成され、底面及び対向する第1及び第2の側面を含む内面により区画されたゲート電極用溝と、前記ゲート電極用溝の内面を覆うゲート絶縁膜と、前記ゲート電極用溝の下部に、前記ゲート絶縁膜を介して設けられたゲート電極と、前記ゲート電極よりも上方に配置された前記ゲート絶縁膜、及び前記ゲート電極の上面を覆う水素含有絶縁膜と、前記水素含有絶縁膜を介して、前記ゲート電極用溝の上部を埋め込むフッ素含有絶縁膜と、前記ゲート電極よりも上方に位置する前記半導体基板に設けられ、前記第1の側面に配置された前記ゲート絶縁膜と接触する第1の不純物拡散領域と、前記ゲート電極よりも上方に位置する前記半導体基板に設けられ、前記第2の側面に配置された前記ゲート絶縁膜と接触する第2の不純物拡散領域と、を備え、前記ゲート絶縁膜と接触する前記第1及び第2の不純物拡散領域の面に、前記シリコンと前記水素とが結合したSi-H結合、及び前記シリコンと前記フッ素とが結合したSi-F結合を有することを特徴とする半導体装置。前記半導体基板は、シリコン基板であることを特徴とする請求項1記載の半導体装置。前記水素含有絶縁膜は、前記水素を含んだプラズマSiN膜であることを特徴とする請求項1または2記載の半導体装置。前記フッ素含有絶縁膜は、フッ素含有シリコン酸化膜であることを特徴とする請求項1ないし3のうち、いずれか1項記載の半導体装置。前記ゲート電極は、前記ゲート絶縁膜と接触し、かつバリア膜となる第1の金属膜と、前記第1の金属膜よりも抵抗が小さく、かつ前記第1の金属膜を介して前記ゲート電極用溝の下部を埋め込む第2の金属膜と、を有することを特徴とする請求項1ないし4のうち、いずれか1項記載の半導体装置。前記半導体基板に設けられ、前記第1の方向と交差する方向に延在する帯状の活性領域を区画すると共に、前記ゲート電極用溝に分断される素子分離領域を有することを特徴とする請求項1ないし5のうち、いずれか1項記載の半導体装置。前記第1の不純物拡散領域の上方に、前記第1の方向と交差する第2の方向に延在し、かつ第1の不純物拡散領域と電気的に接続されたビット線を有することを特徴とする請求項1ないし6のうち、いずれか1項記載の半導体装置。前記半導体基板上に設けられた層間絶縁膜と、前記層間絶縁膜を貫通し、前記第2の不純物拡散領域の上面に到達するコンタクトプラグと、前記層間絶縁膜の上方に設けられ、前記コンタクトプラグを介して、前記第2の不純物拡散領域と電気的に接続されたキャパシタと、を有することを特徴とする請求項1ないし7のうち、いずれか1項記載の半導体装置。前記層間絶縁膜上に、前記コンタクトプラグの上面と接触する容量コンタクトパッドを設けると共に、前記容量コンタクトパッド上に前記キャパシタを配置したことを特徴とする請求項8記載の半導体装置。前記層間絶縁膜上には、積層された複数の絶縁膜が設けられており、前記積層された複数の絶縁膜のうち、少なくとも1つが熱CVD法で形成されたシリコン窒化膜であることを特徴とする請求項8または9記載の半導体装置。シリコンを含む半導体基板に、第1の方向に延在し、かつ底面及び対向する第1及び第2の側面を含む内面により区画されたゲート電極用溝を形成する工程と、前記ゲート電極用溝の内面を覆うゲート絶縁膜を形成する工程と、前記ゲート絶縁膜を介して、前記ゲート電極用溝の下部にゲート電極を形成する工程と、前記ゲート電極よりも上方に形成された前記ゲート絶縁膜、及び前記ゲート電極の上面を覆う水素含有絶縁膜を形成する工程と、前記水素含有絶縁膜を介して、前記ゲート電極用溝の上部を埋め込むフッ素含有絶縁膜を形成する工程と、前記ゲート電極よりも上方に位置する前記半導体基板に、前記第1の側面に形成された前記ゲート絶縁膜と接触する第1の不純物拡散領域と、前記第2の側面に形成された前記ゲート絶縁膜と接触する第2の不純物拡散領域と、を同時に形成する工程と、前記半導体基板を熱処理することで、前記水素含有絶縁膜に含まれる水素、及び前記フッ素含有絶縁膜に含まれるフッ素を拡散させて、前記ゲート絶縁膜と接触する前記第1及び第2の不純物拡散領域の面にSi-H結合及びSi-F結合を形成する工程と、を含むことを特徴とする半導体装置の製造方法。前記半導体基板としてシリコン基板を用いることを特徴とする請求項11記載の半導体装置の製造方法。前記水素含有絶縁膜として、プラズマCVDChemicalVaporDeposition法により前記水素を含むプラズマSiN膜を形成することを特徴とする請求項11または12記載の半導体装置の製造方法。前記フッ素含有絶縁膜として、SiOF膜を形成することを特徴とする請求項11ないし13記載のうち、いずれか1項記載の半導体装置の製造方法。前記ゲート電極は、前記ゲート絶縁膜を覆うように、バリア膜となる第1の金属膜を成膜し、次いで、該第1の金属膜を介して前記ゲート電極用溝を埋め込む第2の金属膜を成膜した後、エッチバックにより、前記ゲート電極用溝の下部に前記第1及び第2の金属膜を残存させることで形成することを特徴とする請求項11ないし14のうち、いずれか1項記載の半導体装置の製造方法。前記ゲート電極用溝を形成する前に、前記半導体基板に、前記第1の方向と交差する方向に延在する帯状の活性領域を区画し、かつ前記ゲート電極用溝に分断される素子分離領域を形成する工程を含むことを特徴とする請求項11ないし15のうち、いずれか1項記載の半導体装置の製造方法。前記第1の不純物拡散領域の上方に、該第1の不純物拡散領域と電気的に接続されるビット線を形成する工程を含むことを特徴とする請求項11ないし16記載の半導体装置の製造方法。前記水素及び前記フッ素を拡散させる前記熱処理は、前記ビット線を形成する工程よりも後の工程で行なうことを特徴とする請求項11ないし17のうち、いずれか1項記載の半導体装置の製造方法。前記半導体基板上に層間絶縁膜を形成する工程と、前記層間絶縁膜を貫通し、かつ前記第2の不純物拡散領域の上面に到達するコンタクトプラグを形成する工程と、前記層間絶縁膜の上方に、前記コンタクトプラグを介して、前記第2の不純物拡散領域と電気的に接続されるキャパシタを形成する工程と、を含むことを特徴とする請求項11ないし18のうち、いずれか1項記載の半導体装置の製造方法。前記キャパシタを形成する前に、前記層間絶縁膜上に、前記コンタクトプラグの上面と接触する容量コンタクトパッドを形成する工程を有し、前記キャパシタを前記容量コンタクトパッド上に形成することを特徴とする請求項19記載の半導体装置の製造方法。しかしながら、特許文献2の記載の水素アニールは、製造工程の最後に実施する必要があるため、半導体基板上にはトランジスタ、複数の配線層、及び層間絶縁膜等が既に形成されてしまった後の状態、すなわち半導体基板の表面から上方に遠く離れた構造物の上面から水素を拡散させていた。そのため、水素雰囲気とゲート絶縁膜との距離が長くなり、ゲート絶縁膜と半導体基板との界面に十分な量の水素を供給することが困難であった。また、近年、半導体装置の微細化を実現する高精度エッチングの要求に対応するために、エッチングストッパーとして、水素の拡散のバリアとなってしまう窒化シリコン膜が一部の層間絶縁膜として用いられるようになっており、この構成も上記界面への水素の拡散を阻害する原因となっている。これにより、ゲート絶縁膜と接触する半導体基板に存在する欠陥を水素で十分にターミネートすることが困難となるため、接合リーク電流を十分に低減できないという問題やMOSトランジスタの特性が劣化してしまうという問題があった。また、DRAMでは、上記接合リーク電流が増加した場合、リフレッシュ特性が低下してしまう。本発明の一観点によれば、第1の方向に延在するように、シリコンを含む半導体基板に形成され、底面及び対向する第1及び第2の側面を含む内面により区画されたゲート電極用溝と、前記ゲート電極用溝の内面を覆うゲート絶縁膜と、前記ゲート電極用溝の下部に、前記ゲート絶縁膜を介して設けられたゲート電極と、前記ゲート電極よりも上方に配置された前記ゲート絶縁膜、及び前記ゲート電極の上面を覆う水素含有絶縁膜と、前記水素含有絶縁膜を介して、前記ゲート電極用溝の上部を埋め込むフッ素含有絶縁膜と、前記ゲート電極よりも上方に位置する前記半導体基板に設けられ、前記第1の側面に配置された前記ゲート絶縁膜と接触する第1の不純物拡散領域と、前記ゲート電極よりも上方に位置する前記半導体基板に設けられ、前記第2の側面に配置された前記ゲート絶縁膜と接触する第2の不純物拡散領域と、を備え、前記ゲート絶縁膜と接触する前記第1及び第2の不純物拡散領域の面に、前記シリコンと前記水素とが結合したSi-H結合、及び前記シリコンと前記フッ素とが結合したSi-F結合を有することを特徴とする半導体装置が提供される。本発明の半導体装置によれば、ゲート電極よりも上方に配置されたゲート絶縁膜、及びゲート電極の上面を覆う水素含有絶縁膜と、水素含有絶縁膜を介して、ゲート電極用溝の上部を埋め込むフッ素含有絶縁膜と、を備え、ゲート絶縁膜と接触する第1及び第2の不純物拡散領域の面に、半導体基板に含まれるシリコンと水素含有絶縁膜に含まれる水素とが結合したSi-H結合、及び半導体基板に含まれるシリコンとフッ素含有絶縁膜に含まれるフッ素とが結合したSi-F結合を有することにより、ゲート絶縁膜と接触する第1及び第2の不純物拡散領域の面に存在する欠陥をターミネートすることが可能となるため、接合リーク電流を低減することができる。また、例えば、半導体装置としてDRAMを用いた場合、リフレッシュ特性を改善することができる。また、ゲート絶縁膜と接触する第1及び第2の不純物拡散領域の面に、Si-H結合と比較して結合エネルギーが高く、熱で解離しにくいSi-F結合を設けることにより、半導体装置を製造後に行なう後工程具体的には、例えば、ダイシング工程、ダイボンディング工程、ワイヤボンディング工程、半導体装置の樹脂封止する工程、リード加工等において、不良モードであるPBTIPositiveBiasTemperatureInstability、NBTINegativeBiasTemperatureInstability、及びHC劣化を抑制可能となるので、半導体装置に設けられたトランジスタの信頼性を向上できる。以下、図面を参照して本発明を適用した実施の形態について詳細に説明する。なお、以下の説明で用いる図面は、本発明の実施形態の構成を説明するためのものであり、図示される各部の大きさや厚さや寸法等は、実際の半導体装置の寸法関係とは異なる場合がある。実施の形態図1は、本発明の実施の形態に係る半導体装置のメモリセルの平面図であり、図2は、図1に示す半導体装置のA-A線方向の断面図である。図1では、本実施の半導体装置10の一例としてDRAMDynamicRandomAccessMemoryを挙げる。また、図1では、DRAMのメモリセル11のレイアウトの一例を図示している。図1において、X方向は、第2の方向ビット線29の延在方向を示しており、Y方向は、X方向に対して交差する第1の方向ゲート電極用溝17の延在方向を示している。図1では、説明の便宜上、半導体基板13、活性領域14、素子分離領域15、ゲート電極用溝17と、ダミーゲート電極用溝18と、ダミーゲート電極23、シリコン層21、シリコン層22他のシリコン層、ビット線29、コンタクトプラグ36、及び容量コンタクトパッド38のみを図示し、これら以外のメモリセル11の構成要素の図示を省略する。また、図2において、図1に示す半導体装置10と同一構成部分には同一符号を付す。本実施の形態の半導体装置10は、図1及び図2に示すメモリセル11が形成されるメモリセル領域と、該メモリセル領域の周囲に配置され、周辺回路用トランジスタ図示せずを備えた周辺回路領域図示せずと、を有する。ここで、図1及び図2を参照して、本実施の形態の半導体装置10に設けられたメモリセル11の構成について説明する。図1及び図2を参照するに、メモリセル11は、半導体基板13と、素子分離領域15と、ゲート電極用溝17と、ダミーゲート電極用溝18と、ゲート絶縁膜21と、ダミーゲート電極23と、トランジスタ25と、第1の層間絶縁膜26と、ビットコンタクト27と、サイドウォール膜32と、ビット線29と、キャップ絶縁膜31と、第2の層間絶縁膜33と、コンタクト孔35と、コンタクトプラグ36と、容量コンタクトパッド38と、シリコン窒化膜39と、キャパシタ41と、第3の層間絶縁膜43と、ビア44,48と、配線45,49と、第4の層間絶縁膜47と、保護膜51と、を有する。なお、本実施の形態において、請求項8,9に記載の層間絶縁膜は、第1の層間絶縁膜26及び第2の層間絶縁膜33により構成されており、請求項10記載の積層された複数の絶縁膜は、シリコン窒化膜39、第3の層間絶縁膜43、第4の層間絶縁膜47、及び保護膜51により構成されている。図1を参照するに、半導体基板13は、板状とされており、シリコンからなる単結晶半導体基板である。半導体基板13の上面13aには、素子分離領域15に囲まれ、X方向に所定角度傾斜した方向に対して帯状に延在する複数の活性領域14が形成されている。半導体基板13としては、例えば、p型単結晶シリコン基板を用いることができる。なお、本実施の形態では、半導体基板13としてp型単結晶シリコン基板を用いた場合を例に挙げて、以下の説明を行う。図1を参照するに、素子分離領域15は、半導体基板13に形成されており、上記複数の活性領域14を区画している。素子分離領域15は、ゲート電極用溝17により分断されている。素子分離領域15は、半導体基板13に形成された素子分離用溝図示せずを絶縁膜例えば、シリコン酸化膜SiO2膜で埋め込むことで構成されている。図2を参照するに、ゲート電極用溝17は、Y方向に延在するよう半導体基板13に形成されており、底面17c及び対向する第1及び第2の側面17a,17bを含む内面以下、ゲート電極用溝17の底面17c及び対向する第1及び第2の側面17a,17bを含む内面を単にゲート電極用溝17の内面というにより区画されている。ゲート電極用溝17の幅W1は、例えば、45nmとすることができる。この場合、ゲート電極用溝17の深さD1は、例えば、200nmとすることができる。図1を参照するに、ゲート電極用溝17は、Y方向に延在する2つのダミーゲート電極用溝18の間に2つ配置されている。2つのゲート電極用溝17は、第1の側面17aが対向するように配置されている。図2を参照するに、ダミーゲート電極用溝18は、Y方向に延在するよう半導体基板13に形成されており、底面18c及び対向する側面18a,18bを含む内面以下、ダミーゲート電極用溝18の底面18c及び対向する側面18a,18bを含む内面を単にダミーゲート電極用溝18の内面というにより区画されている。ダミーゲート電極用溝18の幅W2は、ゲート電極用溝17の幅W1と略等しく、例えば、45nmとすることができる。また、ダミーゲート電極用溝18の深さD2は、ゲート電極用溝17の深さD1と略等しく、例えば、200nmとすることができる図1を参照するに、ダミーゲート電極用溝18は、Y方向に延在する2つのゲート電極用溝17を挟み込むように配置されている。図2を参照するに、ゲート絶縁膜21は、ゲート電極用溝17の内面、及びダミーゲート電極用溝18の内面を覆うように設けられている。ゲート絶縁膜21としては、例えば、単層のシリコン酸化膜SiO2膜、シリコン酸化膜を窒化した膜SiON膜、積層されたシリコン酸化膜SiO2膜、シリコン酸化膜SiO2膜上にシリコン窒化膜SiN膜を積層させた積層膜等を用いることができる。ゲート絶縁膜21として単層のシリコン酸化膜SiO2膜を用いる場合、ゲート絶縁膜21の厚さは、例えば、4nmとすることができる。図2を参照するにダミーゲート電極23は、ゲート絶縁膜21を介して、ダミーゲート電極用溝18の下部18Aに設けられている。ダミーゲート電極23の上面23aは、半導体基板13の上面13aよりも下方に配置されている。半導体基板13の上面13aからダミーゲート電極23の上面23aまでの深さは、例えば、60nmとすることができる。ダミーゲート電極23は、ゲート絶縁膜21と接触し、バリア膜として機能する第1の金属膜55と、第1の金属膜55を介して、ダミーゲート電極用溝18の下部18Aを埋め込む第2の金属膜56と、有する。第1の金属膜55としては、例えば、厚さ5nmの窒化チタン膜TiN膜を用いることができる。また、第2の金属膜56としては、例えば、タングステン膜W膜を用いることができる。図2を参照するに、トランジスタ25は、トレンチゲート構造とされた選択用のMOSMetalOxideSemiconductorトランジスタである。トランジスタ25は、ゲート電極用溝17の内面に設けられたゲート絶縁膜21と、ゲート電極61と、水素含有絶縁膜62と、フッ素含有絶縁膜63と、第1の不純物拡散領域65と、第2の不純物拡散領域66と、を有する。図2を参照するに、ゲート電極61は、ゲート絶縁膜21を介して、ゲート電極用溝17の下部17Aを埋め込むように設けられている。図1を参照するに、ゲート電極61は、複数の活性領域14及び素子分離領域15に跨って、Y方向に延在している。ゲート電極61は、ワード線として機能する電極である。図2を参照するに、ゲート電極61の上面61aは、半導体基板13の上面13aよりも下方に配置されている。半導体基板13の上面13aからゲート電極61の上面61aまでの深さは、例えば、60nmとすることができる。ゲート電極61は、ゲート絶縁膜21と接触し、バリア膜として機能する第1の金属膜55と、第1の金属膜55を介して、ゲート電極用溝17の下部17Aを埋め込む第2の金属膜56と、有する。つまり、ゲート電極61は、先に説明したダミーゲート電極23と同じ金属膜具体的には、第1及び第2の金属膜55,56により構成されている。第1の金属膜55としては、例えば、厚さ5nmの窒化チタン膜TiN膜を用いることができる。また、第2の金属膜56としては、例えば、タングステン膜W膜を用いることができる。図2を参照するに、水素含有絶縁膜62は、ダミーゲート電極23の上面23aと、ゲート電極61の上面61aと、ダミーゲート電極23の上面23aよりも上方に配置されたゲート絶縁膜21と、ゲート電極61の上面61aよりも上方に配置されたゲート絶縁膜21と、を覆うように設けられている。水素含有絶縁膜62は、ゲート電極用溝17の上部17Bゲート電極用溝17の下部17Aよりも上方に位置する部分を埋め込まない厚さとされている。具体的には、ゲート電極用溝17の幅W1が45nmで、かつ半導体基板13の上面13aからゲート電極61の上面61aまでの深さが60nmの場合、水素含有絶縁膜62の厚さは、例えば、20nmとすることができる。水素含有絶縁膜62は、水素含有絶縁膜62を形成後に行なう熱処理工程後述する図12に示す工程参照により、ゲート絶縁膜21と接触する第1及び第2の不純物拡散領域65,66の面具体的には、ゲート電極形成用溝17の上部17Bを構成する第1及び第2の側面17a,17bに到達するように、水素含有絶縁膜62に含まれる水素Hを拡散させることで、第1及び第2の不純物拡散領域65,66が形成された半導体基板13に含まれるシリコンSiと水素Hとを反応させて、Si-H結合を形成するための絶縁膜である。図2には、図示していないがゲート絶縁膜21と接触する第1及び第2の不純物拡散領域65,66の面には、上記Si-H結合が設けられている。ここでは、水素ターミネートが生じる領域をゲート絶縁膜21と接触する第1及び第2の不純物拡散領域65,66の面として記載しているが、より具体的には、ゲート電極形成用溝17の第1及び第2の側面17a、17bに対応する領域、および底面17cに対応する領域の全体がターミネートされる。すなわち、水素含有絶縁膜62に含有される水素は、ゲート絶縁膜21内を拡散して対向する半導体基板13の表面に位置するシリコンの未結合手をターミネートする。ゲート絶縁膜21は、ゲート電極形成用溝17の内面全体を覆うように形成されているので、上記のように第1及び第2の側面17a、17b及び底面17cの全体がターミネートされることとなる。したがって、第1及び第2の不純物拡散領域65,66の面がターミネートされることは、ゲート電極形成用溝17の内面全体のシリコン基板表面がターミネートされることを意味している。このように、ゲート絶縁膜21と接触する第1及び第2の不純物拡散領域65,66の面にSi-H結合を設けることにより、ゲート絶縁膜21と接触する第1及び第2の不純物拡散領域65,66の面に存在する欠陥具体的には、ドライエッチングによるダメージ、加工/成膜による応力、ストレス、及びイオン注入等に起因する欠陥をターミネートすることが可能となるので、接合リーク電流を低減できる。これにより、半導体装置10としてDRAMを用いた場合、リフレッシュ特性の低下を抑制できる。図2を参照するに、水素含有絶縁膜62は、ゲート電極61の上面61aとフッ素含有絶縁膜63との間に配置されている。このように、ゲート電極61の上面61aとフッ素含有絶縁膜63との間に水素含有絶縁膜62を設けることにより、フッ素Fを含むフッ素含有絶縁膜63と第1及び第2の金属膜55,56よりなるゲート電極23とが直接接触することがなくなる。これにより、フッ素含有絶縁膜63に含まれるフッ素により、第1及び第2の金属55,56で構成されたゲート電極61が腐食することを抑制可能となる。水素含有絶縁膜62としては、水素含有絶縁膜62中に含まれる水素が0.5~2×1022atmos/cm3の濃度範囲となるプラズマSiN膜を用いるとよい。0.5×1022atmos/cm3より水素濃度が低くなるとターミネートの効果が不十分となり、2×1022atmos/cm3より高くなると、膜中の水素が凝集して気体となり、特に400°C以上の熱処理が加わると膨張して膜の破裂を招くので好ましくない。図2を参照するに、フッ素含有絶縁膜63は、水素含有絶縁膜62を介して、ゲート電極用溝17の上部17Bを埋め込むように設けられている。フッ素含有絶縁膜63としては、例えば、フッ素含有シリコン酸化膜具体的には、例えば、SiOF膜を用いることができる。また、フッ素含有絶縁膜63中に含まれるフッ素は、例えば、0.5~1×1021atmos/cm3の濃度範囲にするとよい。この範囲より小さいとターミネーションの効果が不十分となり、高すぎるとゲート電極をエッチングしてしまう虞がある。フッ素含有絶縁膜63は、フッ素含有絶縁膜63を形成後に行なう熱処理工程後述する図12に示す工程参照により、ゲート絶縁膜21と接触する第1及び第2の不純物拡散領域65,66の面具体的には、ゲート電極形成用溝17の上部17Bを構成する第1及び第2の側面17a,17bにフッ素含有絶縁膜63に含まれるフッ素Fを拡散させることで、第1及び第2の不純物拡散領域65,66の面に存在するシリコンと該フッ素とを反応させてSi-F結合を形成するための絶縁膜である。このように、ゲート絶縁膜21と接触する第1及び第2の不純物拡散領域65,66の面に、Si-F結合を設けることにより、ゲート絶縁膜21と接触する第1及び第2の不純物拡散領域65,66の面に存在する欠陥をターミネートすることが可能となるので、接合リーク電流を低減できる。したがって、本実施の形態のように、半導体装置10としてDRAMを用いた場合、リフレッシュ特性の低下を抑制できる。また、Si-F結合は、Si-H結合と比較して結合エネルギーが高いKang-illSeo,RaghavasimhanSreenivasan,PaulC.Mclntyre,andKrishnaC.Saraswat:ImprovementinHigh-kHfO/SiO2ReliabilitybyIncorporationofFluorine,2005IEEE参照。このため、半導体装置10を製造後に行なう後工程具体的には、例えば、ダイシング工程、ダイボンディング工程、ワイヤボンディング工程、半導体装置10を樹脂により封止する工程、リード加工等において、半導体装置10に応力や熱が印加された際、Si-F結合は、Si-H結合と比較して解離しにくい。よって、後工程処理された半導体装置10において、不良モードであるPBTIPositiveBiasTemperatureInstability、NBTINegativeBiasTemperatureInstability、及びHC劣化を抑制可能となるので、トランジスタ25の信頼性を向上できる。図2を参照するに、第1の不純物拡散領域65は、隣り合うように形成された2つのゲート電極用溝17の第1の側面17a間に位置する半導体基板13活性領域14のうち、ゲート電極61の上面61aよりも上方に位置する部分に形成されている。第1の不純物拡散領域65の上面65aは、半導体基板13の上面13aに対して略面一とされている。第1の不純物拡散領域65は、ソース/ドレイン領域として機能する不純物拡散領域である。図2に示す半導体装置10の構造の場合、第1の不純物拡散領域65は、ドレイン領域として機能する。半導体基板13がp型シリコン基板の場合、第1の不純物拡散領域65は、n型不純物例えば、リンPを半導体基板13にイオン注入することで形成する。図2を参照するに、第2の不純物拡散領域66は、ゲート電極用溝17の第2の側面17bとダミーゲート電極用溝18の側面18aとの間に位置する半導体基板13活性領域14のうち、ゲート電極61の上面61aよりも上方に位置する部分に形成されている。第2の不純物拡散領域66の上面66aは、半導体基板13の上面13aに対して略面一とされている。第2の不純物拡散領域66は、ソース/ドレイン領域として機能する不純物拡散領域である。図2に示す半導体装置10の構造の場合、第2の不純物拡散領域66は、ソース領域として機能する領域である。半導体基板13がp型シリコン基板の場合、第2の不純物拡散領域66は、n型不純物例えば、リンPを半導体基板13にイオン注入することで形成する。図2を参照するに、第1の層間絶縁膜26は、ゲート絶縁膜21の上端面、水素含有絶縁膜62の上端面、フッ素含有絶縁膜63の上面63a、及び第2の不純物拡散領域66の上面66aに設けられている。第1の層間絶縁膜26は、第1の不純物拡散領域65の上面65aを露出する開口部26Aを有する。第1の層間絶縁層26としては、シリコン酸化膜SiO2膜を用いる。図2を参照するに、ビットコンタクト27は、第1の層間絶縁膜26の開口部26Aを埋め込むように設けられている。ビットコンタクト27の下端は、第1の不純物拡散領域65の上面65aと接触している。これにより、ビットコンタクト27は、第1の不純物拡散領域65と電気的に接続されている。ビットコンタクト27は、金属膜により構成されている。具体的には、ビットコンタクト27は、例えば、ポリシリコン膜により構成することができる。図1及び図2を参照するに、ビット線29は、X方向に延在するように、第1の層間絶縁膜26の上面26aに設けられている。これにより、ビット線29は、ゲート電極61と交差している。ビット線29は、ビットコンタクト27と一体に構成されている。これにより、ビット線29は、ビットコンタクト27を介して、第1の不純物拡散領域65と電気的に接続されている。ビット線29は、例えば、窒化チタン膜と、タングステン膜とを順次積層した積層構造とすることができる。図2を参照するに、キャップ絶縁膜31は、ビット線29の上面29aを覆うように設けられている。キャップ絶縁膜31は、ビット線29の上面29aを保護すると共に、異方性エッチング具体的には、ドライエッチングによりビット線29の母材となる金属膜をエッチングする際のエッチングマスクとして機能する膜である。キャップ絶縁膜31の上面31aは、平坦な面とされている。キャップ絶縁膜31としては、シリコン窒化膜SiN膜を用いる。図2を参照するに、サイドウォール膜32は、ビット線29の側面及びキャップ絶縁膜31の側面を覆うように、第1の層間絶縁膜26の上面26aに設けられている。サイドウォール膜32としては、シリコン窒化膜SiN膜を用いる。図2を参照するに、第2の層間絶縁膜33は、キャップ絶縁膜31の上面31aを露出するように、第1の層間絶縁膜26の上面26aに設けられている。第2の層間絶縁膜33の上面33aは、平坦な面とされており、キャップ絶縁膜31の上面31aに対して略面一とされている。第2の層間絶縁層33としては、シリコン酸化膜SiO2膜を用いる。図2を参照するに、コンタクト孔35は、第1及び第2の層間絶縁膜26,33よりなる層間絶縁膜を貫通すると共に、サイドウォール膜32の側面、第2の不純物拡散領域66の上面66aの一部、及びフッ素含有絶縁膜63の上面63aの一部を露出するように設けられている。図2を参照するに、コンタクトプラグ36は、コンタクト孔35を埋め込むように設けられている。つまり、コンタクトプラグ36は、第1及び第2の層間絶縁膜26,33を貫通し、かつフッ素含有絶縁膜63の上面63a及び第2の不純物拡散領域66の上面66aに到達している。コンタクトプラグ36の上面36aは、平坦な面とされており、第2の層間絶縁膜33の上面33aに対して略面一とされている。図2を参照するに、容量コンタクトパッド38は、その一部がコンタクトプラグ36の上面36aと接触するように、第2の層間絶縁膜33の上面33aに設けられている。容量コンタクトパッド38上には、キャパシタ41を構成する下部電極71が設けられている。これにより、容量コンタクトパッド38は、コンタクトプラグ36と下部電極71とを電気的に接続している。図1を参照するに、容量コンタクトパッド38は、円形状とされており、Y方向において、コンタクトプラグ36に対して互い違いの位置に配列されている。これらの容量コンタクトパッド38は、X方向において、隣り合うビット線29間に配置されている。つまり、容量コンタクトパッド38は、Y方向に沿って1つおきにゲート電極61上に容量コンタクトパッド38の中心部を配置するか、Y方向に沿って1つおきにゲート電極61の側面上方に容量コンタクトパッド38の中心部を配置するかの、いずれかの位置を繰り返すように互い違いに配置されている。つまり、容量コンタクトパッド38は、Y方向に千鳥状に配置されている。図2を参照するに、シリコン窒化膜39は、容量コンタクトパッド38の外周を囲むように、第2の層間絶縁膜33の上面33aに設けられている。シリコン窒化膜39には製造方法の説明で述べるように、シリコン酸化膜のエッチングに対するストッパーとしての機能が要求されるため、プラズマを用いない熱CVD法で形成される緻密な膜が必要となる。上記シリコン窒化膜39は、ジクロロシランとアンモニアとを原料ガスとして650~800°Cの温度範囲で形成され、かつ膜中の水素含有量は1~2×1021atmos/cm3の範囲である。前述のように、上記濃度範囲では、ゲート電極形成用溝17の内面をターミネートする水素としては機能しない。逆に、シリコン窒化膜39は、緻密であるが故に最後の水素アニールで気相から供給される水素の拡散バリアとして機能するため、ゲート絶縁膜21までの水素の拡散の阻害要因となる。図2を参照するに、キャパシタ41は、容量コンタクトパッド38に対してそれぞれ1つ設けられている。キャパシタ41は、下部電極71と、容量絶縁膜72と、上部電極73と、を有する。下部電極71は、容量コンタクトパッド38上に設けられており、容量コンタクトパッド38と接続されている。下部電極71は、王冠形状とされている。容量絶縁膜72は、シリコン窒化膜39から露出された複数の下部電極71の表面、及びシリコン窒化膜39の上面を連続して覆うように設けられている。つまり、容量絶縁膜72は、複数の下部電極71に亘るように配置されている。上部電極73は、容量絶縁膜72の表面を覆うように設けられている。上部電極73は、容量絶縁膜72が形成された下部電極71の内部、及び複数の下部電極71間を埋め込むように配置されている。上部電極73の上面73aは、複数の下部電極71の上端よりも上方に配置されており、かつ平坦な面とされている。上記構成とされたキャパシタ41は、容量コンタクトパッド38を介して、第2の不純物拡散領域66と電気的に接続されている。図2を参照するに、第3の層間絶縁膜43は、上部電極73の上面73aに設けられている。第3の層間絶縁層43としては、シリコン酸化膜SiO2膜を用いる。図2を参照するに、ビア44は、第3の層間絶縁膜43に内設されている。ビア44の下端は、上部電極73の上面73aと接触している。これにより、ビア44は、上部電極73と電気的に接続されている。図2を参照するに、配線45は、第3の層間絶縁膜43の上面43aに配置されており、ビア44の上端と接続されている。これにより、配線45は、ビア44を介して、キャパシタ41の上部電極73と電気的に接続されている。図2を参照するに、第4の層間絶縁膜47は、配線45を覆うように、第3の層間絶縁膜43の上面43aに設けられている。第4の層間絶縁膜47としては、シリコン酸化膜SiO2膜を用いる。図2を参照するに、ビア48は、配線45上に位置する第4の層間絶縁膜47に内設されている。ビア48の上端は、第4の層間絶縁膜47の上面47aから露出されており、ビア48の下端は、配線45と接触している。図2を参照するに、配線49は、第4の層間絶縁膜47の上面47aに設けられており、ビア48の上端と接続されている。配線49は、ビア48を介して、キャパシタ41の上部電極73と電気的に接続されている。配線49は、半導体装置10に設けられた配線のうち、最上層に配置された配線である。図2を参照するに、保護膜51は、最上層の配線49を覆うように、第4の層間絶縁膜47の上面47aに設けられている。保護膜51は、機械的損傷、化学薬品等の化学的損傷、及び静電破壊等の電気的損傷から半導体装置10を保護するためのパッシベーション膜である。保護膜51としては、例えば、ポリイミド膜、PSG膜、及びSi3N4膜等を用いることができる。本実施の形態の半導体装置によれば、ゲート電極61よりも上方に配置されたゲート絶縁膜21、及びゲート電極61の上面61aを覆う水素含有絶縁膜62と、水素含有絶縁膜62を介して、ゲート電極用溝17の上部17Bを埋め込むフッ素含有絶縁膜63と、を備え、ゲート絶縁膜21と接触する第1及び第2の不純物拡散領域65,66の面に、半導体基板13に含まれるシリコンと水素含有絶縁膜62に含まれる水素とが結合したSi-H結合、及び半導体基板13に含まれるシリコンとフッ素含有絶縁膜63に含まれるフッ素とが結合したSi-F結合を有することにより、ゲート絶縁膜21と接触する第1及び第2の不純物拡散領域65,66の面に存在する欠陥をターミネートすることが可能となるため、接合リーク電流を低減することができる。また、例えば、半導体装置10としてDRAMを用いた場合、リフレッシュ特性を改善することができる。また、ゲート絶縁膜21と接触する第1及び第2の不純物拡散領域65,66の面に、Si-H結合と比較して結合エネルギーが高く、熱で解離しにくいSi-F結合を設けることにより、半導体装置10を製造後に行なう後工程具体的には、例えば、ダイシング工程、ダイボンディング工程、ワイヤボンディング工程、半導体装置10の樹脂封止する工程、リード加工等において、不良モードであるPBTI、NBTI、及びHC劣化を抑制可能となるので、半導体装置10に設けられたトランジスタ25の信頼性を向上できる。なお、本実施の形態の半導体装置10において、コンタクトプラグ36の下端と第2の不純物拡散領域66との間に、図示していないシリサイド層例えば、チタンシリサイド層TiSi2層を設けてもよい。これにより、コンタクトプラグ36と第2の不純物拡散領域66との間のコンタクト抵抗を小さくすることができる。図3~図15は、本発明の実施の形態に係る半導体装置の製造工程を示す断面図である。図3~図15は、図2に示す半導体装置10の切断面に対応する断面図である。図3~図15において、図2に示す半導体装置10と同一構成部分には、同一符号を付す。始めに、図3に示す工程では、半導体基板13の上面13aに、図示していない素子分離領域15図1参照を形成する。これにより、図1に示すように、X方向に所定角度傾斜した方向に対して帯状に延在し、かつY方向に所定の間隔で離間した状態で配置された複数の活性領域14を区画する。半導体基板13としては、シリコンを含む半導体基板を準備する。具体的には、半導体基板13として、例えば、p型単結晶シリコン基板を準備する。なお、以下の説明では、半導体基板13としてp型単結晶シリコン基板を用いた場合を例に挙げる。素子分離領域15は、STIShallowTrenchIsolation法により形成する。具体的には、素子分離領域15は、エッチングにより半導体基板13に溝図示せずを形成し、該溝に絶縁膜例えば、シリコン酸化膜SiO2膜で埋め込むことで形成する。このとき、素子分離領域15の上面が、半導体基板13の上面13aに対して略面一となるように、素子分離領域15を形成する。次いで、半導体基板13の上面13a及び素子分離領域15の上面に、シリコン窒化膜SiN膜よりなるエッチング用マスク76を形成する。このとき、エッチング用マスク76図1には図示せずは、図1において、Y方向に延在する帯状形状とされ、かつX方向に等ピッチ間隔で複数配置されたライン状帯状に形成する。具体的には、CVD法により、半導体基板13の上面13a及び素子分離領域15の上面を覆うシリコン窒化膜を成膜し、次いで、ホトリソグラフィ技術により、シリコン窒化膜上にパターニングされたホトレジスト図示せずを形成する。次いで、該ホトレジスト図示せずをマスクとする異方性エッチング具体的には、ドライエッチングによりシリコン窒化膜をエッチングすることで、シリコン窒化膜よりなるエッチング用マスク76を形成する。次いで、図4に示す工程では、エッチング用マスク76を介した異方性エッチング具体的には、ドライエッチングにより、エッチング用マスク76から露出された半導体基板13及び素子分離領域15図示せずをエッチングすることで、図1に示すY方向に延在し、かつX方向に配置されたゲート電極用溝17及びダミーゲート電極用溝18を複数形成する。このとき、ダミーゲート電極用溝18は、図1に示すX方向に対して隣り合うように配置された2本のゲート電極用溝17を、X方向から挟み込むように形成する。ゲート電極用溝17は、対向する側面17a,17b、及び底面17cを含む内面により区画され、ダミーゲート電極用溝18は、対向する側面18a,18b及び底面18cを含む内面により区画されている。上記ドライエッチングにより、ゲート電極用溝17の幅W1は、ダミーゲート電極用溝18の幅W2と略等しく形成されると共に、ゲート電極用溝17の深さD1は、ダミーゲート電極用溝18の深さD2と略等しく形成される。ゲート電極用溝17及びダミーゲート電極用溝18の幅W1,W2は、例えば、45nmとすることができる。この場合、ゲート電極用溝17及びダミーゲート電極用溝18の深さD1,D2は、例えば、200nmとすることができる。なお、図示してはいないが、ゲート電極用溝17及びダミーゲート電極用溝18は、ゲート電極用溝17及びダミーゲート電極用溝18の下面17c,18cが図1に示す素子分離領域15の下端よりも上方に位置するように形成する。次いで、図5に示す工程では、ゲート電極用溝17の内面、及びダミーゲート電極用溝18の内面を覆うゲート絶縁膜21を形成する。ゲート絶縁膜21としては、例えば、単層のシリコン酸化膜SiO2膜、シリコン酸化膜を窒化した膜SiON膜、積層されたシリコン酸化膜SiO2膜、シリコン酸化膜SiO2膜上にシリコン窒化膜SiN膜を積層させた積層膜等を用いることができる。ゲート絶縁膜21として単層のシリコン酸化膜SiO2膜を用いる場合、ゲート絶縁膜21は、熱酸化法により形成する。具体的には、O2雰囲気とされ、1000°Cに加熱され酸化炉内で、シリコン酸化膜SiO2膜よりなるゲート絶縁膜21を形成する。ゲート絶縁膜21としてシリコン酸化膜SiO2膜を形成する場合、ゲート絶縁膜21の厚さは、例えば、4nmとすることができる。次いで、図6に示す工程では、ゲート絶縁膜21を介して、ゲート電極用溝17の下部17Aを埋め込むゲート電極61と、ゲート絶縁膜21を介して、ダミーゲート電極用溝18の下部18Aを埋め込むダミーゲート電極23と、を同時に形成する。具体的には、ゲート絶縁膜21及びエッチング用マスク76を覆う第1の金属膜55を形成し、次いで、第1の金属膜55の表面に、ゲート電極用溝17及びダミーゲート電極用溝18を埋め込む第2の金属膜56を形成する。より具体的には、第1の金属膜55として、厚さ5nmの窒化チタン膜TiN膜を形成し、その後、第2の金属膜56としてタングステン膜W膜を形成する。次いで、ゲート電極用溝17の下部17A及びダミーゲート電極用溝18の下部18Aに、第1及び第2の金属膜55,56が残存するように、第1及び第2の金属膜55,56をエッチバックすることで、第1及び第2の金属膜55,56よりなるゲート電極61と、第1及び第2の金属膜55,56よりなるダミーゲート電極23と、を同時に形成する。上記エッチバックにより、ゲート電極61の上面61a及びダミーゲート電極23の上面23aは、半導体基板13の上面13aよりも下方に配置される。次いで、図7に示す工程では、ゲート電極61の上面61a、ダミーゲート電極23の上面23a、ゲート電極61及びダミーゲート電極23よりも上方に形成されたゲート絶縁膜21、及びエッチング用マスク76を覆う水素含有絶縁膜62を形成する。このように、ゲート電極61よりも上方に形成されたゲート絶縁膜21を覆う水素含有絶縁膜62を形成することで、後述する図12に示す工程で行なう熱処理により、ゲート絶縁膜21と接触する第1及び第2の不純物拡散領域65,66の面に到達するように、水素含有絶縁膜62に含まれる水素を拡散させ、第1及び第2の不純物拡散領域65,66の面を構成する半導体基板13に含まれるシリコンと水素含有絶縁膜62に含まれていた水素とを反応させてSi-H結合を形成することが可能となる。これにより、ゲート絶縁膜21と接触する第1及び第2の不純物拡散領域65,66の面に存在する欠陥をターミネートすることが可能となるので、接合リーク電流を低減できる。また、本実施の形態のように、半導体装置10としてDRAMを製造する場合、半導体装置10のリフレッシュ特性の低下を抑制できる。図7に示す工程では、具体的には、プラズマCVD法により、水素含有絶縁膜62としてプラズマSiN膜例えば、厚さ20nmを形成する。該プラズマSiN膜を形成する際のガスとしては、例えば、SiH4及びNH3等を用いることができる。この場合、処理温度成膜温度としては、例えば、300°Cを用いることができる。このように、プラズマCVD法を用いて、水素含有絶縁膜62を形成することにより、プラズマ中には水素Hが豊富に含まれるので、ALDAtomicLayerDeposition法やLP-CVD法を用いて水素含有絶縁膜62を形成した場合と比較して、水素含有絶縁膜62が含有する水素濃度を高くすることができる。また、水素含有絶縁膜62となるプラズマSiN膜中に含まれる水素が0.5~2×1022atmos/cm3の濃度範囲となるように形成するとよい。0.5×1022atmos/cm3より水素濃度が低くなるとターミネートの効果が不十分となり、2×1022atmos/cm3より高くなると、膜中の水素が凝集して気体となり、特に400°C以上の熱処理が加わると膨張して膜の破裂を招くので好ましくない。次いで、水素含有絶縁膜62を介して、ゲート電極用溝17の上部17B及びダミーゲート電極用溝18の上部18Bダミーゲート電極用溝18の下部18Aよりも上方に位置する部分を埋め込むフッ素含有絶縁膜63を形成する。このとき、図7に示すように、エッチング用マスク76、及びエッチング用マスク76間に形成される凹部は、フッ素含有絶縁膜63に覆われる。具体的には、HDPHighDensityPlasma-CVD法により、フッ素含有絶縁膜63としてSiOF膜を形成する。このとき、フッ素含有絶縁膜63中に含まれるフッ素は、例えば、0.5~1×1021atmos/cm3の濃度範囲にするとよい。この範囲より小さいとターミネーションの効果が不十分となり、高すぎるとゲート電極をエッチングしてしまう虞がある。HDP-CVD法では、SiOF膜を成膜する際のガスとしてSiOF及びNF3等を用いることができる。この場合、処理温度成膜温度としては、例えば、300°Cを用いることができる。このように、水素含有絶縁膜62を介して、ゲート電極61及びダミーゲート電極23の上方に形成されたゲート絶縁膜21を覆うフッ素含有絶縁膜63を形成することで、後述する図12に示す工程で行なう熱処理により、ゲート絶縁膜21と接触する第1及び第2の不純物拡散領域65,66の面に到達するように、フッ素含有絶縁膜63に含まれるフッ素を拡散させ、第1及び第2の不純物拡散領域65,66の面を構成する半導体基板13に含まれるシリコンとフッ素含有絶縁膜63に含まれていたフッ素とを反応させてSi-F結合を形成することが可能となる。これにより、ゲート絶縁膜21と接触する第1及び第2の不純物拡散領域65,66の面に存在する欠陥をターミネートすることが可能となるので、接合リーク電流を低減できる。また、本実施の形態のように、半導体装置10としてDRAMを製造する場合、半導体装置10のリフレッシュ特性の低下を抑制できる。また、先に説明したように、Si-F結合は、Si-H結合と比較して結合エネルギーが高いため、半導体装置10に応力や熱が印加された際、解離しにくい。よって、後工程具体的には、例えば、ダイシング工程、ダイボンディング工程、ワイヤボンディング工程、半導体装置10を樹脂により封止する工程、リード加工等処理された半導体装置10において、不良モードであるPBTI、NBTI、及びHC劣化を抑制可能となるので、後述する工程において形成されるトランジスタ25図9参照の信頼性を向上できる。また、水素含有絶縁膜62を介して、ゲート電極61上及びダミーゲート電極23上にフッ素含有絶縁膜63を形成することにより、フッ素含有絶縁膜63とゲート電極61及びダミーゲート電極23を構成する金属膜具体的には、第1及び第2の金属膜55,56とが直接接触することがなくなるので、フッ素含有絶縁膜63に含まれるフッ素により、ゲート電極61及びダミーゲート電極23を構成する金属膜が腐食することを抑制できる。次いで、図8に示す工程では、図7に示す水素含有絶縁膜62及びフッ素含有絶縁膜63をエッチバックすることで、ゲート電極用溝17の上部17B及びダミーゲート電極用溝18の上部18Bに水素含有絶縁膜62及びフッ素含有絶縁膜63を残存させる。このとき、フッ素含有絶縁膜63の上面63aが半導体基板13の上面13aに対して略面一となるように、上記エッチバックを行なう。これにより、図2に示す形状とされた水素含有絶縁膜62及びフッ素含有絶縁膜63が形成される。次いで、図9に示す工程では、図8に示すエッチング用マスク76を除去する。これにより、半導体基板13の上面13aが露出される。次いで、ゲート電極61よりも上方に位置する半導体基板13に、第1の側面17aに形成されたゲート絶縁膜21と接触する第1の不純物拡散領域65と、第2の側面17bに形成されたゲート絶縁膜21と接触する第2の不純物拡散領域66と、を同時に形成する。これにより、第1の側面17a間に位置する半導体基板13に第1の不純物拡散領域65が形成され、第2の側面17bと側面18aとの間に位置する半導体基板13に第2の不純物拡散領域66が形成される。具体的には、半導体基板13がp型シリコン基板の場合、半導体基板13に、n型不純物であるリンPをイオン注入することで、第1及び第2の不純物拡散領域65,66を形成する。これにより、ゲート絶縁膜21、ゲート電極61、第1の不純物拡散領域65、及び第2の不純物拡散領域66を有したトランジスタ25が形成される。上記第1及び第2の不純物拡散領域65,66を形成する場合、第1及び第2の不純物拡散領域65,66の下面がゲート電極61の上面61aに対して略一致するようにする。また、第1及び第2の不純物拡散領域65,66は、半導体基板13の上面13aにn型不純物をイオン注入して形成するため、第1及び第2の不純物拡散領域65,66の上面65a,66aは、半導体基板13の上面13aに対して略面一となる。次いで、図10に示す工程では、ゲート絶縁膜21の上端面、水素含有絶縁膜62の上端面、フッ素含有絶縁膜63の上面63a、及び第2の不純物拡散領域66の上面66aを覆うと共に、第1の不純物拡散領域65の上面65aを露出する溝状の開口部26Aを有した第1の層間絶縁層26を形成する。具体的には、CVD法により、図9に示す構造体の上面を覆うシリコン酸化膜SiO2膜を成膜し、次いで、ホトリソグラフィ技術及びドライエッチング技術により、該シリコン酸化膜SiO2膜に第1の不純物拡散領域65の上面65aを露出する開口部26Aを形成することで、シリコン酸化膜SiO2膜よりなる第1の層間絶縁層26を形成する。次いで、図11に示す工程では、開口部26Aを充填し、第1の不純物拡散領域65の上面65aと接触するビットコンタクト27と、ビットコンタクト27と一体とされたビット線29と、ビット線29の上面29aを覆うキャップ絶縁膜31と、を同時に形成する。具体的には、開口部27Aを充填し、かつ第1の層間絶縁膜26の上面26aを覆うように、ビットコンタクト27及びビット線29の母材となる導電膜図示せずを成膜し、次いで、該導電膜上にキャップ絶縁膜31の母材となる図示していないシリコン窒化膜SiN膜を成膜する。次いで、ホトリソグラフィ技術及びドライエッチング技術を用いて、シリコン窒化膜SiN膜及び導電膜をパターニングすることで、キャップ絶縁膜31と、ビットコンタクト27と、ビットコンタクト27と一体とされたビット線29と、を同時に形成する。ビットコンタクト27及びビット線29の母材となる導電膜としては、例えば、ポリシリコン膜と、窒化チタン膜TiN膜と、タングステン膜W膜と、を順次積層した積層膜を用いることができる。この場合、ポリシリコン膜は、開口部26Aを埋め込む厚さで形成する。次いで、ビット線29の側面、及びキャップ絶縁膜31を覆うように、図示していないシリコン窒化膜SiN膜と、図示していないシリコン酸化膜SiO2膜と、を順次成膜する。その後、該シリコン窒化膜SiN膜及びシリコン酸化膜SiO2膜を全面エッチバックすることで、キャップ絶縁膜31の側面及びビット線29の側面を覆うと共に、シリコン窒化膜SiN膜及びシリコン酸化膜SiO2よりなるサイドウォール膜32を形成する。このように、サイドウォール膜32を、シリコン窒化膜SiN膜と、シリコン酸化膜SiO2と、を積層して形成することにより、後述する図12に示す工程において、第2の層間絶縁膜33としてSODSpinOnGlass法により塗布系絶縁膜を成膜した場合、該塗布系絶縁膜の濡れ性が改善されるため、塗布系絶縁膜中へのボイドの発生を抑制できる。次いで、図12に示す工程では、図11に示す構造体の上面側に、キャップ絶縁膜31の上面31aに対して略面一とされた上面33aを有した第2の層間絶縁膜33を形成する。これにより、キャップ絶縁膜31の上面31aは、第2の層間絶縁膜33から露出される。具体的には、図11に示す構造体の上面側に、キャップ絶縁膜31及びサイドウォール膜32を覆うように、SOG法により、第2の層間絶縁膜33の母材となる塗布系絶縁膜シリコン酸化膜を塗布する。上記塗布系絶縁膜を形成する際には、ポリシラザンを含有した塗布液を用いるとよい。次いで、熱処理を行なうことで、該塗布系絶縁膜の膜質を緻密にすると共に、ゲート絶縁膜21と接触する第1及び第2の不純物拡散領域65,66の面に到達するように、水素含有絶縁膜62に含まれる水素、及びフッ素含有絶縁膜63に含まれるフッ素を拡散させる。これより、第1及び第2の不純物拡散領域65,66の面を構成する半導体基板13に含まれるシリコンと拡散した水素とが反応してSi-H結合が形成されると共に、第1及び第2の不純物拡散領域65,66の面を構成する半導体基板13に含まれるシリコンと拡散したフッ素とが反応してSi-F結合が形成される。これにより、先に説明したように、リーク電流を低減できると共に、トランジスタ25の信頼性を向上させることができる。上記熱処理の条件としては、例えば、温度が700~800°C、処理時間10分を用いることができる。また、上記熱処理は、水蒸気雰囲気中で行なうとよい。また、水素含有絶縁膜62に含まれる水素、及びフッ素含有絶縁膜63に含まれるフッ素を拡散させるための熱処理工程は、ビット線29を形成する工程よりも後の工程で行なうとよい。このように、水素含有絶縁膜62に含まれる水素、及びフッ素含有絶縁膜63に含まれるフッ素を拡散させるための熱処理工程を、ビット線29を形成する工程よりも後の工程で行なうことで、ゲート絶縁膜21と接触する第1及び第2の不純物拡散領域65,66の面に存在し、かつドライエッチングによるダメージ、加工/成膜による応力、ストレス、及びイオン注入等に起因する欠陥を十分にターミネートすることが可能となる。なお、本実施の形態では、第2の層間絶縁膜33を形成する際の熱処理を利用して、水素含有絶縁膜62に含まれる水素、及びフッ素含有絶縁膜63に含まれるフッ素を拡散させる場合を例に挙げて説明したが、水素及びフッ素を拡散させる熱処理は、ビット線29を形成後であればよく、本実施の形態に限定されない。次いで、CMP法により、キャップ絶縁膜31の上面31aが露出するまで、熱処理された塗布系絶縁膜シリコン酸化膜の研磨を行なう。これにより、図12に示すように、平坦な上面33aを有し、かつ塗布系絶縁膜シリコン酸化膜よりなる第2の層間絶縁膜33が形成される。なお、図12には図示していないが、上記研磨後に、CVD法により、キャップ絶縁膜31の上面31a及び第2の層間絶縁膜33の上面33aを覆うシリコン酸化膜SiO2膜を形成してもよい。次いで、図13に示す工程では、SACSelfAlignedContact法により、第1及び第2の層間絶縁膜26,33を異方性エッチング具体的には、ドライエッチングすることで、第1及び第2の層間絶縁膜26,33を貫通し、かつ第2の不純物拡散領域66の上面66aの一部、及びフッ素含有絶縁膜63の上面の一部に到達するコンタクト孔35を形成する。次いで、コンタクト孔35内を埋め込むように、CVD法により、窒化チタン膜図示せずと、タングステン膜図示せずとを順次積層させる。次いで、CMP法により、第2の層間絶縁膜33の上面33aに形成された不要な窒化チタン膜及びタングステン膜を研磨除去することで、窒化チタン膜及びタングステン膜よりなり、かつ上面36aが第2の層間絶縁膜33の上面33aに対して面一とされたコンタクトプラグ36を形成する。これにより、コンタクトプラグ36は、第2の不純物拡散領域66の上面66aと接触し、第2の不純物拡散領域66と電気的に接続される。次いで、第2の層間絶縁膜33の上面33aに、コンタクトプラグ36の上面36aの一部と接触する容量コンタクトパッド38を形成する。具体的には、キャップ絶縁膜31の上面31a、コンタクトプラグ36の上面36a、及び第2の層間絶縁膜33の上面33aを覆うように、コンタクトプラグ36の母材となる金属膜図示せずを成膜する。次いで、ホトリソグラフィ技術により、該金属膜の上面のうち、容量コンタクトパッド38の形成領域に対応する面を覆うホトレジスト図示せずを形成する。次いで、該ホトレジストをマスクとするドライエッチングにより、ホトレジストから露出された不要な金属膜を除去することで、金属膜よりなる容量コンタクトパッド38を形成する。その後、ホトレジスト図示せずを除去する。次いで、図14に示す工程では、キャップ絶縁膜31の上面31a、コンタクトプラグ36の上面36a、及び第2の層間絶縁膜33の上面33aに、容量コンタクトパッド38を覆うシリコン窒化膜39を形成する。シリコン窒化膜39には、シリコン酸化膜のエッチングに対するストッパーとしての機能が要求されるため、プラズマを用いない熱CVD法で形成される緻密な膜が必要となる。具体的には、上記シリコン窒化膜39は、ジクロロシランとアンモニアとを原料ガスとして650~800°Cの温度範囲で形成される。このとき、シリコン窒化膜39中の水素含有量が1~2×1021atmos/cm3の範囲内となるように形成する。上記濃度範囲とされたシリコン窒化膜39は、ゲート電極形成用溝17の内面をターミネートする水素としては機能しない。逆に、シリコン窒化膜39は、緻密であるが故に最後の水素アニールで気相から供給される水素の拡散バリアとして機能するため、ゲート絶縁膜21までの水素の拡散の阻害要因となる。次いで、シリコン窒化膜39上に、図示していない厚さの厚いシリコン酸化膜SiO2膜を成膜する。該シリコン酸化膜SiO2膜の厚さは、例えば、厚さ1500nmとすることができる。次いで、ホトリソグラフィ技術により、シリコン酸化膜SiO2膜上にパターニングされたホトレジスト図示せずを形成する。次いで、該ホトレジストをマスクとするドライエッチングにより、容量コンタクトパッド38と対向するシリコン酸化膜図示せず及びシリコン窒化膜39をエッチングすることで、容量コンタクトパッド38を露出するシリンダ孔図示せずを形成する。その後、ホトレジスト図示せずを除去する。次いで、シリンダ孔図示せずの内面、及び容量コンタクトパッド38の上面に、金属膜例えば、窒化チタン膜を成膜することで、該金属膜よりなり、かつ王冠形状とされた下部電極71を形成する。次いで、ウエットエッチングにより、シリコン酸化膜図示せずを除去する。次いで、シリコン窒化膜39の上面を露出させる。このとき、シリコン窒化膜39は、該ウエットエッチングにより、シリコン窒化膜39の下方に形成された構造体がエッチングされることを防止するエッチング防止膜として機能する。次いで、シリコン窒化膜39の上面、及び下部電極71を覆う容量絶縁膜72を形成する。次いで、容量絶縁膜72の表面を覆うように、容量絶縁膜72が形成された下部電極71の内部、及び複数の下部電極71間を埋め込む上部電極73を形成する。このとき、上部電極73は、上部電極73の上面73aの位置が容量絶縁膜72よりも上方に配置されるように形成する。これにより、各容量コンタクトパッド38上に、下部電極71、容量絶縁膜72、及び平坦な上面73aを有した上部電極73よりなるキャパシタ41が形成される。次いで、図15に示す工程では、上部電極73の上面73aを覆う第3の層間絶縁膜43を形成する。具体的には、CVD法により、シリコン酸化膜SiO2膜を成膜することで、該シリコン酸化膜SiO2膜よりなる第3の層間絶縁層43を形成する。次いで、ホトリソグラフィ技術及びドライエッチング技術により、第3の層間絶縁層43に、上部電極73の上面73aを露出する開口部81を形成する。次いで、第3の層間絶縁層43の上面43aに、開口部81を埋め込む金属膜図示せずを形成する。次いで、ホトリソグラフィ技術及びドライエッチング技術により、該金属膜をパターニングすることで、該金属膜よりなり、上部電極73の上面73aと接触するビア44と、該金属膜よりなり、かつビア44と一体形成された配線45と、を同時に形成する。これにより、配線45は、ビア44を介して、上部電極73と電気的に接続される。次いで、第3の層間絶縁膜43の上面43aに、配線45を覆う第4の層間絶縁膜47を形成する。具体的には、CVD法により、シリコン酸化膜SiO2膜を成膜することで、該シリコン酸化膜SiO2膜よりなる第4の層間絶縁層47を形成する。次いで、先に説明した開口部81の形成方法と同様な手法により、第4の層間絶縁層47をエッチングすることで、配線45の上面45aを露出する開口部82を形成する。次いで、先に説明したビア44及び配線45の形成方法と同様な手法により、開口部82を埋め込み、かつ配線45の上面45aと接続されたビア48と、第4の層間絶縁層47の上面47aに、ビア48と一体形成された配線49と、を同時に形成する。これにより、配線49は、ビア48を介して、上部電極73と電気的に接続される。その後、第4の層間絶縁膜47の上面47aに、最上層の配線49を覆う保護膜51を形成する。具体的には、保護膜51として、例えば、ポリイミド膜、PSG膜、及びSi3N4膜等を形成する。これにより、図15に示すように、本実施の形態の半導体装置10が製造される。本実施の形態の半導体装置の製造方法によれば、ゲート電極61よりも上方に形成されたゲート絶縁膜21、及びゲート電極61の上面61aを覆う水素含有絶縁膜62を形成する工程と、水素含有絶縁膜62を介して、ゲート電極用溝17の上部17Bを埋め込むフッ素含有絶縁膜63を形成する工程と、シリコンを含む半導体基板13を熱処理することで、水素含有絶縁膜62に含まれる水素、及びフッ素含有絶縁膜63に含まれるフッ素を拡散させて、ゲート絶縁膜21と接触する第1及び第2の不純物拡散領域65,66の面にSi-H結合及びSi-F結合を形成する工程、とを含むことで、Si-H結合及びSi-F結合により、ゲート絶縁膜21と接触する第1及び第2の不純物拡散領域65,66の面に存在する欠陥をターミネートすることが可能となるため、接合リーク電流を低減できる。したがって、本実施の形態のように、半導体装置10としてDRAMを用いた場合、リフレッシュ特性の低下を抑制できる。また、ゲート絶縁膜21と接触する第1及び第2の不純物拡散領域65,66の面に、Si-H結合よりも結合力の高いSi-F結合を形成することにより、後工程処理された半導体装置10において、不良モードであるPBTI、NBTI、及びHC劣化を抑制することが可能となるため、トランジスタ25の信頼性を向上できる。なお、コンタクトプラグ36の下端と第2の不純物拡散領域66との間に、図示していないシリサイド層例えば、チタンシリサイド層TiSi2層を形成してもよい。これにより、コンタクトプラグ36と第2の不純物拡散領域66との間のコンタクト抵抗を小さくすることができる。以上、本発明の好ましい実施の形態について詳述したが、本発明はかかる特定の実施の形態に限定されるものではなく、特許請求の範囲内に記載された本発明の要旨の範囲内において、種々の変形変更が可能である。"