"メインアンプ及びピークアンプを備えたドハティ増幅装置であって、前記メインアンプを構成するメインアンプデバイスと、前記ピークアンプを構成するピークアンプデバイスと、前記メインアンプデバイス及びピークアンプが実装された基板と、を有し、前記メインアンプデバイスは、第1デバイス本体、第1入力端子、及び、第1出力端子を備え、前記第1入力端子及び前記第1出力端子が前記第1デバイス本体を挟んで対向して配置され、前記ピークアンプデバイスは、第2デバイス本体、第2入力端子、及び、第2出力端子を備え、前記第2入力端子及び前記第2出力端子が前記第2デバイス本体を挟んで対向して配置され、前記ピークアンプデバイスは、前記メインアンプデバイスの位置に対して、前記メインアンプデバイスの第1入力端子から第1出力端子に向かう入出力方向にずれた位置に、実装されているドハティ増幅装置。前記ピークアンプデバイスは、前記入出力方向において、前記ピークアンプデバイスの前記第2入力端子が前記メインアンプデバイスの前記第1出力端子と一致する位置、又は、前記ピークアンプデバイスの前記第2入力端子が前記メインアンプデバイスの前記第1出力端子よりも、前記入出力方向にずれた位置、に実装されている請求項1記載のドハティ増幅装置。前記ピークアンプデバイスは、前記メインアンプデバイスに対して、前記入出力方向へ、λ/4λは、増幅される信号の波長以上ずれている請求項1又は2記載のドハティ増幅装置。請求項1記載のドハティ増幅装置を用いて信号を増幅する通信装置。本発明者は、実際のドハティ増幅装置の効率特性を測定したところ、図17に示すように、ピークアンプが動作していない小信号時において、効率の実測値が、理論値を下回る現象が生じた。ドハティ増幅装置の効率が理論値を下回る現象の原因は、これまで解明されていなかった。本発明者は、ドハティ増幅装置の効率が理論値を下回る現象の原因を、新たに見出し、本発明を完成した。1本発明者が見出した新たな知見によれば、メインアンプを構成するメインアップデバイスを、ピークアンプを構成するピークアンプデバイスに対して、特定の方向にずらすことで、上記問題を解消できる。すなわち、本発明は、メインアンプ及びピークアンプを備えたドハティ増幅装置であって、前記メインアンプを構成するメインアンプデバイスと、前記ピークアンプを構成するピークアンプデバイスと、前記メインアンプデバイス及びピークアンプが実装された基板と、を有し、前記メインアンプデバイスは、第1デバイス本体、第1入力端子、及び、第1出力端子を備え、前記第1入力端子及び前記第1出力端子が前記第1デバイス本体を挟んで対向して配置され、前記ピークアンプデバイスは、第2デバイス本体、第2入力端子、及び、第2出力端子を備え、前記第2入力端子及び前記第2出力端子が前記第2デバイス本体を挟んで対向して配置され、前記ピークアンプデバイスは、前記メインアンプデバイスの位置に対して、前記メインアンプデバイスの第1入力端子から第1出力端子に向かう入出力方向にずれた位置に、実装されているドハティ増幅装置である。2前記ピークアンプデバイスは、前記入出力方向において、前記ピークアンプデバイスの前記第2入力端子が前記メインアンプデバイスの前記第1出力端子と一致する位置一致する位置は、ほぼ一致する位置を含む。、又は、前記ピークアンプデバイスの前記第2入力端子が前記メインアンプデバイスの前記第1出力端子よりも、前記入出力方向にずれた位置、に実装されているのが好ましい。3前記ピークアンプデバイスは、前記メインアンプデバイスに対して、前記入出力方向へ、λ/4λは、増幅される信号の波長以上ずれているのが好ましい。4他の観点からみた本発明は、1~3のいずれか1項に記載のドハティ増幅装置を用いて信号を増幅する通信装置である。以下、本発明の好ましい実施形態について図面を参照しながら説明する。[1.ドハティ増幅装置の構成]図1は、実施形態に係るドハティ増幅装置10を示している。ドハティ増幅装置10は、配線パターンが形成された回路基板15に、アンプデバイス1,2及びその他の回路素子を実装して構成されている。このドハティ増幅装置10は、無線基地局装置又は無線端末装置などの通信装置に搭載され、信号送信信号の増幅を行うために用いられる。図2にも示すように、ドハティ増幅装置10は、メインアンプアベレージアンプを構成するアンプデバイスメインアンプデバイス1とピークアンプを構成するアンプデバイスピークアンプデバイス2とを有している。なお、メインアンプ及びピークアンプは、それぞれ、主にアンプデバイスによって構成されるが、アンプデバイス以外に、アンプとして機能するために必要な回路整合回路などを含んでいる。ドハティ増幅装置10の入力部Pinに与えられた入力信号は、分配器5によって、メインアンプデバイス1とピークアンプデバイス2とに分配される。分配器5は、ウィルキンソン型分配器によって構成されている。ウィルキンソン型分配器5は、λ/4線路5a、λ/4線路5b、及び抵抗5cを有しており、2つの出力ポート5d,5eからは、同位相の信号が出力される。分配された一方の信号は、メインアンプデバイス1に入力され、他方の信号は、λ/4線路4を介してピークアンプデバイス2に入力される。なお、λは増幅される信号の波長である。ピークアンプデバイス2には、λ/4線路4を介して信号が入力されるため、ピークアンプデバイス2に入力される信号は、メインアンプデバイス1に入力される信号に対して、90°位相差を持っている。メインアンプデバイス1の出力信号は、λ/4線路インピーダンス調整器3を介して、ピークアンプデバイス2の出力信号と合成される。両アンプの合成出力が、ドハティ増幅装置の出力部Poutから出力される。メインアンプは、AB級アンプ又はB級アンプとして構成され、ピークアンプは、C級アンプとして構成されている。メインアンプを構成するアンプデバイスメインアンプデバイス1は、信号が入力される入力端子第1入力端子1a及び信号が出力される出力端子第1出力端子1bを備えている。入力端子1aは、アンプデバイス本体第1デバイス本体1c内のアンプ素子の入力ゲートに接続されており、出力端子1bは、アンプ素子の出力ドレインに接続されている。また、両端子1a,1bは、回路基板15上に形成された配線パターン8に接続される。ピークアンプを構成するアンプデバイスピークアンプデバイス2も同様に、信号が入力される入力端子第2入力端子2a及び信号が出力される出力端子第2出力端子2bを備えている。入力端子2aは、アンプデバイス本体第2デバイス本体2c内のアンプ素子の入力ゲートに接続されており、出力端子2bは、アンプ素子の出力ドレインに接続されている。また、両端子2a,2bは、回路基板15上に形成された配線パターン8に接続される。なお、アンプデバイス本体第1及び第2デバイス本体1c,2cは、半導体のアンプ素子を半導体パッケージに収納したものである。図3及び図4に示すように、メインアンプデバイス1の両端子1a,1b及び第1デバイス本体1cは、ベース部材1d上に設けられている。ベース部材1dは、当該ベース部材1dの大きさにあわせて回路基板15に形成された装着孔30内に挿入される。ベース部材1dは、ネジ6,6によって、通信装置の筐体20又はヒートシンクに取り付けられる。メインアンプデバイス1から発生した熱は、ベース部材1dを介して、筐体20又はヒートシンクに伝えられ、効率的に放熱が行われる。なお、ピークアンプデバイス2も、メインアンプデバイス1と同様に、図3及び図4に示すように取り付けられる。ここで、ベース部材1dに実装されるアンプは一例であって、基板に実装される面実装タイプのアンプデバイスにおいても、本発明の効果は保たれる。図1及び図2に戻り、メインアンプデバイス1においては、両端子1a,1bは、アンプ素子FETが封入されたアンプデバイス本体第1デバイス本体1cを挟んで対向して配置されている。また、ピークアンプ2においても、両端子2a,2bが、アンプ素子FETが封入されたアンプデバイス本体第1デバイス本体2cを挟んで対向して配置されている。ここで、入力端子1a,2aから出力端子1b,2bへ向かう方向を入出力方向Dsとする。また、図1及び図2において、左右方向をX方向、上下方向をY方向とする。図1及び図2において、メインアンプデバイス1及びピークアンプデバイス2は、入出力方向Dsが同一となるように基板15に実装されている。また、メインアンプデバイス1及びピークアンプデバイス2は、それぞれの入出力方向Dsが、X方向の正方向と一致している。メインアンプデバイス1及びピークアンプデバイス2は、互いに、X方向にずれて位置しているとともに、Y方向入出力方向Dsと直交する方向にずれて位置している。ピークアンプデバイス2は、メインアンプデバイス1に対して、入出力方向Dsへ、λ/4ほどずれているずれ量DA=λ/4。λ/4のずれ量は、λ/4線路4の形成方向を、入出力方向X方向に一致させることで得ることができる。ピークアンプデバイス2のずれ量は、λ/4に限定されるものではない。ただし、ピークアンプデバイス2は、入出力方向Dsにおいて、ピークアンプデバイス2の入力端子2aがメインアンプデバイス1の出力端子1bと一致する位置、又は、ピークアンプデバイス2の入力端子2aがメインアンプデバイス1の出力端子1bよりも、入出力方向Dsにずれた位置であるのが好ましい。その理由については後述する。また、メインアンプデバイス1に対するピークアンプデバイス2のずれ量は、製造誤差程度のものでは意味がなく、実質的にずれていることを要する。メインアンプデバイス1に対してピークアンプ2を実質的にずらすには、例えば、基板15に形成される装着孔30の端縁PEの位置図3参照、及び/又は、アンプデバイス1,2の出力端子1b、2bに接続される配線パターン端の位置PLE図3参照をずらせばよい。メインアンプデバイス1とピークアンプデバイス2とのY方向のずれ量は、特に限定されないが、図2に示すように、メインアンプデバイス1とピークアンプデバイス2とを、Y方向にみて、一部重複する位置に設けることで、装置10全体をY方向にコンパクトにすることができる。[2.ドハティ増幅装置における磁界結合]図1及び図2に示すドハティ増幅装置10の実装構造によれば、図16に示す従来の実装構造に比べて、小信号時ピークアンプの非動作時における効率低下を防止することができる。図16に示す従来の実装構造において、効率低下が生じていた原因を、図5に基づき説明する。図5において、点Cは、図15及び図16における点Cを示しており、メインアンプデバイス101の出力とピークアンプデバイス102の出力との合成ポイントである。点Cのインピーダンスが50Ωとなる場合、メインアンプデバイスFET101の出力のインピーダンスは、1~10Ω程度にすぎず、λ/4線路インピーダンス変換器103にてインピーダンス変換が行われ、インピーダンス整合がなされている。まず、メインアンプデバイス101の出力端Pmから点Cまでの範囲における、ピーク電圧とピーク電流について考察する。ここで、メインアンプデバイス101の出力端Pmのピーク電圧をVout1、ピーク電流をIout1とする。また、点Cのピーク電圧をVout2、ピーク電流をIout2とする。メインアンプデバイス101の出力端Pmから点Cからまでの範囲において、どの位置においても電力Poutは一定である。また、点Cのインピーダンスが50Ωであることから、インピーダンス変換器103のインピーダンスZoutは、50Ω未満となる。したがって、メインアンプデバイス101の出力端Pmにおける電圧Vout1=√Zout×Poutメインアンプデバイス101の出力端Pmにおける電流Iout1=√Pout/Zoutである。一方、点C付近の電圧Vout2=√50Ω×Pout点C付近の電流Iout2=√Pout/50Ωである。そして、Zout<50Ωであるから、図6abに示すように、Vout1<Vout2Iout1>Iout2となる。このように、メインアンプデバイス101の出力端Pmのピーク電流Iout1は、大きくなることがわかる。本発明者は、大きくなる電流Iout1に着目した。この電流Iout1は、その周囲に磁界Hを発生させる。この磁界Hを介して、メインアンプデバイス101の出力側とピークアンプデバイス102の出力側とが磁界結合し、ピークアンプデバイス102の出力側に逆電流IDRが生じる。メインアンプデバイス101の出力端Pmの電流Iout1は、最も大きいから、この出力端Pmを流れる電流Iout1が最も大きな逆電流IDRを生じさせることになる。ただし、この逆電流IDRは、微弱なものであり、磁界結合が生じたとしても、問題を生じさせるものとは一般的には考えられない。しかし、本発明者は、図5のPIの位置で逆電流IDRが流れると、それが微弱であっても、ドハティ増幅装置の動作に影響を与えることを見出した。図7aは、入力信号が小信号であるときのドハティ増幅装置の理論的な等価回路を示している。入力信号が小信号である場合には、ピークアンプデバイス102は動作しておらず、点Cからピークアンプデバイス102側をみたインピーダンスはopenとなっている。したがって、メインアンプデバイス101からの出力電流は、図7a中の矢印に示すように、出力負荷106側へのみ流れる。なお、図7中、105はインピーダンス整合器である。そして、入力信号が小信号であるときの点Cはopenである一方、点Cからピークアンプデバイス102の出力端側にλ/4の位置PI図5参照は、shortとなる。shortとなる位置で、磁界結合による逆電流IDRが生じると、点Cからピークアンプデバイス102側をみたインピーダンスが低下し、openでなくなる。その結果、メインアンプデバイス101からの出力電流は、図7bに示すように出力負荷106側へだけでなく、ピークアンプデバイス102インピーダンス107側へも流れることになる。図7bの動作は、図7aによる理論的な動作とは異なるものであり、ドハティ増幅装置の効率ドレイン効率を低下させる。以上に鑑みれば、図5において問題なのは、メインアンプデバイス101の出力端Pmから、合成点Cからλ/4までのX方向間隔D1が、十分に大きくないことであることがわかる。そこで、本実施形態に係るドハティ増幅装置10では、図8にも示すように、ピークアンプデバイス2の実装位置XA2が、メインアンプデバイス1の実装位置XA1に対して、入出力方向Dsへずれている。ピークアンプデバイス2が入出力方向Dsへずれていることで、必然的に、点Cからλ/4の位置PIXB3は、出力端PmXB1から、ずれ量DAぶん遠ざかり、DBとなるD1<DB。したがって、点Cからλ/4の位置PIXB3は、出力端Pmを流れる電流によって発生した磁界HLによる影響を受けにくくなる。しかも、出力端Pmよりも点C側の位置を流れる電流によって発生する磁界HSは、弱いから、この磁界HSを介して生じる逆電流も非常に小さくなる。しかも、本実施形態では、ピークアンプデバイス2の入力端子2aがメインアンプデバイス1の出力端子1bよりも、入出力方向Dsにずれた位置にある。つまり、メインアンプデバイス1の出力端子1bの位置XB1は、ピークアンプデバイス2側では、ピークアンプデバイス2への入力ライン上の位置となる。このため、メインアンプデバイス1の出力端Pmを流れる電流によって発生した磁界HLは、専ら、ピークアンプデバイス2への入力ゲートライン上に、逆電流IGRを発生させる。ピークアンプデバイス2への入力ゲートライン上に発生した逆電流IGRは、ピークアンプデバイス2を、OFFさせるように作用するため、逆電流IGRが大きいほど、点Cをopenに維持し易くなる。つまり、本実施形態の実装配置によれば、ピークアンプデバイス2の出力ドレインラインに生じる逆電流IDRを小さくするだけでなく、ピークアンプデバイス2への入力ゲートライン上に逆電流IGRを発生させて、積極的に、点Cをopenに維持することができる。かかる観点からは、ピークアンプデバイス2の入力端子2aは、入出力方向Dsにおいて、メインアンプデバイス1の出力端子2bに対して、少なくともとほぼ一致する位置となるか、又は、さらにピークアンプデバイス2が入出力方向Dsへずれているのが好ましい。ただし、図9に示すように、ピークアンプデバイス2の入力端子2aが、メインアンプデバイス1の出力端子1bよりも、入出力方向Dsの反対方向にあってもよい。ピークアンプデバイス2の入力端子2aが、メインアンプデバイス1の出力端子1bよりも、入出力方向Dsの反対方向にある場合には、図9に示すように、DC1<DC2が好ましい。ここで、DC1は、メインアンプデバイス1の出力端PmXB1からピークアンプデバイス2の入力端XC1の入出力方向間隔である。また、DC2は、メインアンプデバイス1の出力端PmXB1からピークアンプデバイス2の出力端XC2の入出力方向間隔である。DC1<DC2とすることで、メインアンプデバイス1の出力端Pmを流れる電流によって発生した磁界HLは、ピークアンプデバイス2への入力ゲートライン上に、逆電流IGRを発生させやすくなり好適である。DC1<DC2とするには、ピークアンプデバイス2を、メインアンプデバイス1に対して、そのX方向幅の1/2以上、入出力方向X方向へずらせばよい。なお、メインアンプデバイス1とピークアンプデバイス2をX方向及びY方向の双方においてずらすことで、通信装置の筐体20又はヒートシンクへの取り付け方の自由度が向上する。図16の実装配置では、共に発熱量の大きいメインアンプデバイス101とピークアンプデバイス102とが並置されているため、図16のドハティ増幅装置は、図16のX方向が空気の流れる方向鉛直方向となるように、通信装置の筐体20等に取り付ける必要がある。逆に、図16のY方向が空気の流れる方向鉛直方向となるようにドハティ増幅装置を設置すると、メインアンプデバイス101及びピークアンプデバイス102のうち、下側のアンプデバイスから発生した熱が、上側のアンプデバイスに伝わって、上側のアンプの温度が高くなり易く不適切である。これに対して、メインアンプデバイス1とピークアンプデバイス2がX方向及びY方向の双方においてずれていることで、X方向及びY方向のいずれを鉛直方向としてもよく、ドハティ増幅装置10の設置の自由度が高い。なお、空気の流れは、筐体20又はヒートシンクに設けられたフィンにそって生じるため、図10abに示すように、フィンの長手方向を基準に考えると、フィン長手方向は、X方向及びY方向のいずれであってもよい、ということになる。また、ピークアンプデバイス2,200を複数有するドハティ増幅装置の場合、図11のように、ピークアンプデバイス2,200同士を入出力方向DsX方向にずらしてもよいし、図12のように、ピークアンプデバイス2,200を入出力方向DsX方向において一致させてもよい。[3.実施形態に係るドハティ増幅装置の検証]図13及び図14は、本実施形態のドハティ増幅装置10図1、図2、図8の測定結果、及び、図5に関して説明した磁界結合を考慮しないでドハティ増幅装置のシミュレーションを行った結果を示している。図13は、ドレイン効率を示し、図13aが実際の測定結果、図13bがシミュレーション結果である。図14は、Pinに対するPout/Gain特性を示し、図14aが実際の測定結果、図14bがシミュレーション結果である。図13及び図14において、m4、m1、m3は、シミュレーション結果から得られたP1dBのポイントを示している。m6、m2、m5は、シミュレーション結果から得られた10dBバックオフのポイントを示している。図13及び図14から明らかなように、実際の測定結果と、磁界結合を考慮しないシミュレーション結果とは、ほぼ一致しており、ピークアンプ2の位置をずらすことで、磁界結合による影響を回避できていることがわかる。[4.付記]なお、今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した意味ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味、及び範囲内でのすべての変更が含まれることが意図される。"