"1ビットのデジタルベースバンドデータの正転データと、当該正転データの反転データと、第1RF信号と、当該第1RF信号と位相が180度異なる第2RF信号と、を入力し、第1電圧信号と、当該第1電圧信号の差動信号である第2電圧信号とを出力する受動ミキサ回路と、定電流源と、前記定電流源によって生成された定電流を、前記受動ミキサ回路から出力された前記第1電圧信号、第2電圧信号に応じて第1出力信号と、当該第1電圧信号の差動信号である第2出力信号とに変換する差動対素子と、を有するユニットブロックを複数個含み、複数ビットの前記デジタルベースバンドデータからなるデジタルベースバンド信号によって前記第1RF信号及び前記第2RF信号を変調し、前記各ユニットブロックからの出力信号を加算すること特徴とする直接RF変調送信器。前記受動ミキサ回路は、ソースに前記1ビットのデジタルベースバンドデータの正転データが入力され、ゲートに前記第1RF信号が入力され、ドレインが前記差動対を構成する第5トランジスタのゲートに接続される第1トランジスタと、ソースに前記1ビットのデジタルベースバンドデータの正転データが入力され、ゲートに前記第2RF信号が入力され、ドレインが前記差動対を構成する第6トランジスタのゲートに接続される第2トランジスタと、ソースに前記1ビットのデジタルベースバンドデータの反転データが入力され、ゲートに前記第2RF信号が入力され、ドレインが前記第5トランジスタのゲートに接続される第3トランジスタと、ソースに前記1ビットのデジタルベースバンドデータの反転データが入力され、ゲートに前記第1RF信号が入力され、ドレインが前記第6トランジスタのゲートに接続される第4トランジスタと、を含むこと特徴とする請求項1に記載の直接RF変調送信器。前記定電流源は、前記第5トランジスタのソースと前記第6トランジスタのソースの共通接点に接続されることを特徴とする請求項2に記載の直接RF変調送信器。前記第1トランジスタ、前記第2トランジスタ、前記第3トランジスタ、前記第4トランジスタは、N型MOSトランジスタで構成されることを特徴とする請求項2から3のいずれかに1項に記載の直接RF変調送信器。前記第1トランジスタ、前記第2トランジスタ、前記第3トランジスタ、前記第4トランジスタは、P型MOSトランジスタで構成されることを特徴とする請求項2から3のいずれかに1項に記載の直接RF変調送信器。しかしながら、オーバードライブ電圧を小さくするためには、MOSトランジスタのゲート幅Wとゲート長Lの比であるW/L値を大きく設計する必要がある。しかし、定電流源用のMOSトランジスタ147では、サイズのばらつき抑止や熱雑音低減の観点からオーバードライブ電圧を小さくすることは好ましくない。MOSトランジスタの141、142、143、144、145、146に関しては、通常は、Lはプロセスの最小値で設計されることを考慮すると、ゲート幅Wを大きくすることになる。ゲート幅Wの拡大は、W×Lで示されるMOSトランジスタのゲート面積の増大を招く。ゲート面積の増大は、その前段回路例えば2分周器の容量性負荷が増大し、デジタル/RF変換器の消費電流増大を招くため好ましくない。つまり、従来技術では、低電源電圧化による低消費電力化と、前段回路への容量負荷軽減による低消費電流化による低消費電力化とがトレードオフの関係にある。本発明は、以上の点に鑑みてなされたものであり、消費電力をより省力化することができる直接RF変調送信器を提供することを目的とする。本発明の直接RF変調送信器は、1ビットのデジタルベースバンドデータの正転データと、当該正転データの反転データと、第1RF信号と、当該第1RF信号と位相が180度異なる第2RF信号と、を入力し、第1電圧信号と、当該第1電圧信号の差動信号である第2電圧信号とを出力する受動ミキサ回路例えば図1に示した受動ミキサ回路100と、定電流源例えば図1に示したMOSトランジスタ107と、前記定電流源によって生成された定電流を、前記受動ミキサ回路から出力された前記第1電圧信号、第2電圧信号に応じて第1出力信号と、当該第1電圧信号の差動信号である第2出力信号とに変換する差動対素子例えば図1に示したMOSトランジスタ105、106と、を有するユニットブロックを複数個含み、複数ビットの前記デジタルベースバンドデータからなるデジタルベースバンド信号によって前記第1RF信号及び前記第2RF信号を変調し、前記各ユニットブロックからの出力信号を加算することを特徴とする。また、本発明の直接RF変調送信器は、上記した発明において、前記受動ミキサ回路が、ソースに前記1ビットのデジタルベースバンドデータの正転データが入力され、ゲートに前記第1RF信号が入力され、ドレインが前記差動対を構成する第5トランジスタ例えば図1に示したMOSトランジスタ105のゲートに接続される第1トランジスタ例えば図1に示したMOSトランジスタ101と、ソースに前記1ビットのデジタルベースバンドデータの正転データが入力され、ゲートに前記第2RF信号が入力され、ドレインが前記差動対を構成する第6トランジスタ例えば図1に示したMOSトランジスタ106のゲートに接続される第2トランジスタ例えば図1に示したMOSトランジスタ102と、ソースに前記1ビットのデジタルベースバンドデータの反転データが入力され、ゲートに前記第2RF信号が入力され、ドレインが前記第5トランジスタのゲートに接続される第3トランジスタ例えば図1に示したMOSトランジスタ103と、ソースに前記1ビットのデジタルベースバンドデータの反転データが入力され、ゲートに前記第1RF信号が入力され、ドレインが前記第6トランジスタのゲートに接続される第4トランジスタ例えば図1に示したMOSトランジスタ104と、を含むことが望ましい。また、本発明の直接RF変調送信器は、上記した発明において、前記定電流源が、前記第5トランジスタのソースと前記第6トランジスタのソースの共通接点に接続されることが望ましい。また、本発明の直接RF変調送信器は、上記した発明において、前記第1トランジスタ、前記第2トランジスタ、前記第3トランジスタ、前記第4トランジスタが、N型MOSトランジスタで構成されることが望ましい。また、本発明の直接RF変調送信器は、上記した発明において、前記第1トランジスタ、前記第2トランジスタ、前記第3トランジスタ、前記第4トランジスタが、P型MOSトランジスタで構成されることが望ましい。上記した本発明の直接RF変調送信器は、パッシブミキサと差動対の組み合わせ回路をギルバートセルの替わりに用いることで、低電源電圧化による低消費電力化と、前段回路への容量負荷軽減による低消費電流化による低消費電力化を両立させることができる。そのため、このような送信器を半導体集積回路で実現した場合、消費電力を従来に比べ少なくすることができる。以上のことから、本発明によれば、消費電力をいっそう省力化することができる直接RF変調送信器を提供することができる。第1実施形態以下、本発明の直接RF変調送信器の第1実施形態、第2実施形態、第3実施形態を説明する。回路構成図1は、第1実施形態の直接RF変調送信器の回路構成を説明するための図であって、直接RF変調送信器に含まれるデジタル/RF変換器の1つのユニットブロックu1を示している。なお、ユニットブロックとは、直接RF変調送信器に含まれるデジタル/RF変換器を構成する1つの電流源と、この電流源に対応して設けられた複数のスイッチとを含むユニットを指す。ユニットブロックu1は、MOSトランジスタ101、102、103、104、105、106、107を含んでいる。第1実施形態では、MOSトランジスタ101~107は、N型MOSトランジスタである。MOSトランジスタ101~104は、受動ミキサ回路100を構成する。また、MOSトランジスタ105~107は、電流出力回路150を構成する。MOSトランジスタ101、102のソースは、端子108に接続されている。また、MOSトランジスタ103、104のソースは端子109に接続されている。端子108は、受動ミキサ回路100に1ビットベースバンドデータDを入力する。端子109は、受動ミキサ回路100に1ビットベースバンドデータDの反転データDNを入力する。また、受動ミキサ回路100のMOSトランジスタ101、104のゲートには、差動ローカル信号TxLoIが入力される。MOSトランジスタ102、103のゲートには、差動ローカル信号TxLoI-が入力される。差動ローカル信号TxLoI、TxLoI-は、送信キャリア波の周波数で振動する。MOSトランジスタ105、106は、ソース同士が接続されて差動対を構成する。MOSトランジスタのドレイン105、106には、MOSトランジスタ107のドレインが接続されている。MOSトランジスタ107のゲートには電圧Vbが供給され、電圧Vbに対応する量の電流がMOSトランジスタ105、106に供給される。このようなMOSトランジスタ107は、定電流源として機能する。MOSトランジスタ105のゲートには、受動ミキサ回路100のMOSトランジスタ101、103のドレインから出力される出力電圧Vpが入力される。MOSトランジスタ106のゲートには、MOSトランジスタ104、102のドレインから出力される出力電圧Vnが入力される。MOSトランジスタ105、106は、MOSトランジスタ107から供給された一定の電流を、出力端子110、111に振り分ける。出力端子110、111に振り分けられた電流は、ユニットブロックu1の外部で電流負荷回路に入力され、電圧に変換される。この結果、MOSトランジスタ105のドレインと接続する出力端子110には出力電圧Vonがかかる。また、MOSトランジスタ106のドレインと接続する出力端子111には出力電圧Vopがかかる。図2は、1ビットベースバンドデータD、差動ローカル信号TxLoI、出力電圧Vp、出力電圧Von、Vopを示した図である。図2に示したように、出力電圧Vpは、入力される1ビットベースバンドデータDと、差動ローカル信号TxLoIの極性にしたがって1または0の値をとる。1ビットベースバンドデータDは、受動ミキサ回路100において、差動ローカル信号TxLoI、TxLoI-によって周波数変換されたとみなすことができる。電源電圧第1実施形態の直接RF変調送信器において、電流出力回路150を構成する全てのMOSトランジスタが飽和領域で動作するための必要最低限の電源電圧Vddは、数式2で表される。Vdd>VoVov5Vov7...式2式2において、Vov5はMOSトランジスタ105のオーバードライブ電圧を指す。また、Vov7は、MOSトランジスタ107のオーバードライブ電圧を指す。また、受動ミキサ回路100の出力電圧Vpの極性がハイであり、Vnの極性がローであり、ユニットブロックの出力においてシングルエンドのゼロ-ピーク電圧振幅V0が必要であるものとした。上記した式2と、図14に示した従来のユニットブロックの電源電圧を示す式1とを比較すると、第1実施形態のユニットブロックに必要な電源電圧Vddは、従来のユニットブロックに必要な電源電圧Vdd ́よりもVov1 ́だけ小さいことが分かる。なお、図1に示したMOSトランジスタ107が、図14に示したMOSトランジスタ147と同じ設計条件、同じプロセス条件で製造されたものとする。図1に示したMOSトランジスタ105,106が図14に示したMOSトランジスタ145、146と同じ設計条件、同じプロセス条件で製造されたものとする。さらに、第1実施形態では、受動ミキサ回路100の電源、グランド間に電流が流れる経路が無いため、受動ミキサ回路100では電流が消費されない。このため、図1に示したユニットブロックを含む第1実施形態の直接RF変調送信器は、従来の直接RF変調送信器と比較していっそうの低電源電圧化による低消費電力化が可能である。前段回路への影響第1実施形態の効果次に、ユニットブロックを含むデジタル/RF変換器の前段回路例えば2分周器に対する、第1実施形態の影響について説明する。図1に示した受動ミキサ回路100を構成するMOSトランジスタ101~104は、そのゲート、ソース間電圧が十分高くなってオーバードライブ電圧が正になると、ソース、ドレイン間が電気的に接続される。そして、ソース、ドレイン間の電圧が等しくするように動作する。このような動作は、受動ミキサ回路100を構成するMOSトランジスタ101~104が、正のオーバードライブ電圧のときに、基本的に三極管領域において動作することを意味する。受動ミキサ回路100に入力される1ビットベースバンドデータD、反転データDNは、差動ローカル信号TxLo、TxLo-によって周波数変換される。周波数変換された信号は、差動対を構成するMOSトランジスタ105、106のゲートに入力される。MOSトランジスタ105のゲートに出力される出力電圧Vpの変化速度は、トランジスタ101もしくはトランジスタ103のオーバードライブ電圧が正の場合の抵抗成分と、トランジスタ105のゲートの容量成分によって制限される。式3は、所望の周波数をf、MOSトランジスタ101、103のゲート幅をW、ゲート長をL、トランジスタ101、103のオーバードライブ電圧が負から正に遷移するときの、ソース、ドレイン電圧をVds、MOSトランジスタ105のゲート容量CL、キャリアの移動度をμ、単位面積当たりのゲート容量をCoxとしたときの、必要なW/L比の最小値を示している。ここでfは送信キャリア周波数よりも高い周波数を設定することが望ましい。W/L=2πCLf/μCoxVds...式3MOSトランジスタのゲート容量は、ゲート幅Wとゲート長LとCoxから計算され、式4に示される。図14に示したMOSトランジスタ145のゲート幅Wを20[um]、ゲート長Lを0.13[um]、キャリア移動度μを100[uA/V2]、Coxを10[fF/um2]とする。このとき、MOSトランジスタ145のゲート容量CLは、式4から26[fF]と算出される。この結果は、前段回路からの信号LOが26[fF]の容量を駆動することを意味する。CL=CoxWL式4次に、図1の差動対を構成するMOSトランジスタ105が、図14のトランジスタ145と同一サイズ、同じ単位面積当たりのゲート容量Coxを有し、MOSトランジスタ105と図14に示したMOSトランジスタ145とはゲート容量CLが等しいとする。さらに、図1に示したMOSトランジスタ107と図14に示したMOSトランジスタ147は同一値の定電流を生成するものとする。このとき、第1実施形態の受動ミキサ回路100を構成するトランジスタ101のW/Lの最小値は、f=2[GHz]、Vds=0.1[V]とすると、W/L=32.67と計算される。ここでL=0.13[um]とすると、W=4.25[um]となり、トランジスタ101のゲート容量は、Cox=10[fF/um2]とすると、5.52[fF]となる。一般に、1つの受動ミキサ回路100を構成するトランジスタ101~104は、全て同じゲート幅とゲート長とを有するように設計される。これにより、前段の回路からのローカル差動信号TxLoは、MOSトランジスタ101のゲート容量と、MOSトランジスタ104のゲート容量の合計値である11.04[fF]を駆動する。以上のことから、第1実施形態の直接RF変調送信器は、そのユニットブロックの前段回路が駆動すべき容量が、従来技術よりも小さくなる。このため、第1実施形態の直接RF変調送信器は、従来よりも低い消費電力で駆動することができるようになる。第2実施形態回路構成図3は、本発明の第2実施形態の直接RF変調送信器の、ユニットブロックu2を説明するための図である。ユニットブロックu2は、MOSトランジスタ201、202、203、204、205、206を含んでいる。MOSトランジスタ201~204は、P型MOSトランジスタであって、受動ミキサ回路200を構成する。MOSトランジスタ205、206は、NMOSトランジスタである。さらに、ユニットブロックu2は、MOSトランジスタ205、206のソースに接続される定電流源207を含んでいる。MOSトランジスタ205、206、定電流源207は、電流出力回路250を構成する。MOSトランジスタ201、202のソースは、端子208に接続されている。また、MOSトランジスタ203、204のソースは端子209に接続されている。端子208は、受動ミキサ回路200に1ビットベースバンドデータDを入力する。端子209は、受動ミキサ回路200に1ビットベースバンドデータDの反転データDNを入力する。また、受動ミキサ回路200のMOSトランジスタ201、204のゲートには、差動ローカル信号TxLoIが入力される。MOSトランジスタ202、203のゲートには、差動ローカル信号TxLoI-が入力される。差動ローカル信号TxLoI、TxLoI-は、送信キャリア波の周波数で振動する。このとき、受動ミキサ回路200の出力電圧Vp、Vnは、入力される1ビットベースバンドデータDと差動ローカル信号TxLoの極性から、図2に示した表の極性に従って出力される。図2に示したように、受動ミキサ回路200において、1ビットベースバンドデータDは、差動ローカル信号TxLo、TxLo-によって周波数変換されるものとみなせる。受動ミキサ回路200の出力電圧Vpは、差動対を構成するMOSトランジスタ205のゲートに入力される。出力電圧Vnは、差動対を構成するMOSトランジスタ206のゲートに入力される。MOSトランジスタ205、206は、定電流源207によって生成された定電流を、出力端子210、211に振り分ける。このとき、定電流源207は適切にバイアスされている。出力端子210、211に振り分けられた電流は、ユニットブロックu2の外部で電流負荷回路に入力され、電圧に変換される。電源電圧第2実施形態の直接RF変調送信器の電流出力回路250は、図1に示したMOSトランジスタ107に代えて、定電流源207を設けた点でのみ第1実施形態と相違する。電流出力回路250は第1実施形態の電流出力回路150と同様に動作するため、その説明を省くものとする。前段回路への影響次に、ユニットブロックを含むデジタル/RF変換器の前段回路例えば2分周器に対する、第2実施形態の影響について説明する。先ず、図3に示したMOSトランジスタ201のゲート幅Wとゲート長LのW/L比を、式3を使って計算する。差動対を構成するMOSトランジスタ205、206は、図1に示したMOSトランジスタ105、106と同一の設計条件、プロセス条件によって製造されているものとする。また、受動ミキサ回路200を構成するMOSトランジスタ201のVds=-0.1[V]、キャリア移動度μ=-40[uA/V2]とする。この他の条件は、第1実施形態のMOSトランジスタ101のW/L比を計算するにあたって式3に入力されたものと同じであるものとする。このような計算により、MOSトランジスタ201のW/L比は、81.68となる。ここでL=0.13[um]とするとW=10.62[um]となる。また、MOSトランジスタ201の単位面積当たりのゲート容量Cox=10[fF/um2]とすると、MOSトランジスタ201のゲート容量CLは、式4から13.80[fF]となる。したがって、第2実施形態では、前段回路から入力される差動ローカル信号TxLoが駆動する容量は、27.6[fF]となる。この値は図14に示した入力信号LOが26[fF]駆動する容量とほぼ等しい。本計算はf=2[GHz]として計算を行ったが、より低い周波数を想定した場合、必要なW/L値が小さくなるため、ゲート容量の値をより小さくすることが可能である。定電流源への影響次に、受動ミキサ回路200の出力電圧変化の挙動が、受動ミキサ回路200と接続される電流出力回路250に与える影響を説明する。1第1実施形態について比較例第2実施形態と比較するため、先ず、受動ミキサ回路100を構成するMOSトランジスタに、NMOSトランジスタを使った第1実施形態における定電流源への影響について説明する。NMOSトランジスタがスイッチとしてオン状態となる条件は、式5によって表される。Vgs-Vtn>0式5ここで、VgsはMOSトランジスタのゲート、ソース間電圧であり、Vtnは閾値電圧である。Vtn=0.5とし、図1に示した1ビットデジタル信号D、反転データDN、差動ローカル信号TxLo、TxLo-の電圧が図4のように変化したとする。図4の縦軸は信号の電圧レベルを示し、横軸は時間を示している。曲線aは差動ローカル信号TxLoを示し、曲線bは差動ローカル信号TxLo-を示している。直線cは1ビットデジタル信号Dを示し、直線dは反転データDNを示している。図4に示すように各信号の電圧レベルが変化する場合、MOSトランジスタ101~104は、図5に示すようにオン、オフされる。図5aはMOSトランジスタ101のオン、オフ状態を示す。図5の縦軸は各MOSトランジスタのオン、オフ状態を示し、横軸は時間を示す。図5bはMOSトランジスタ102のオン、オフ状態を、cはMOSトランジスタ103のオン、オフ状態を、dはMOSトランジスタ104のオン、オフ状態をそれぞれ示している。図5a~dにおいて、ハイ区間がMOSトランジスタのオンを表し、ロー区間がMOSトランジスタのオフを表す。図6は、図5に示したようにMOSトランジスタ101~104がオン、オフ動作したときの、受動ミキサ回路100の出力電圧Vp、Vnの変化を示している。図6の縦軸は出力電圧のレベルであり、横軸は時間である。図6において、プロット□は出力電圧Vpを示している。また、プロット×は出力電圧Vnを示している。出力電圧Vpは、MOSトランジスタ101がオン、MOSトランジスタ103がオフの場合、1ビットベースバンドデータDにしたがう電圧となる。また、MOSトランジスタ101がオフ、MOSトランジスタ103がオンの場合、反転データDNにしたがう電圧となる。また、MOSトランジスタ101がオン、MOSトランジスタ103がオンの場合、1ビットベースバンド信号にしたがう電圧と、反転データDNにしたがう電圧の中間電圧となる。さらに、MOSトランジスタ101がオフ、MOSトランジスタ103がオフになる状態は、差動ローカル信号TxLo、TxLo-の動作点を適切にバイアスすることによって回避される。出力電圧Vnは、MOSトランジスタ102がオン、MOSトランジスタ104がオフの場合、1ビットベースバンドデータDにしたがう電圧となる。また、MOSトランジスタ102がオフ、MOSトランジスタ104がオンの場合、反転データDNにしたがう電圧となる。また、MOSトランジスタ102がオン、MOSトランジスタ104がオンの場合、1ビットベースバンド信号にしたがう電圧と、反転データDNにしたがう電圧の中間電圧となる。さらに、MOSトランジスタ102がオフ、MOSトランジスタ104がオフになる状態は、差動ローカル信号TxLo、TxLo-の動作点を適切にバイアスすることによって回避される。NMOSトランジスタで構成された受動ミキサ回路100は、図4に示した入力状態のとき、ソース電圧の低いMOSトランジスタ103、104の方が、MOSトランジスタ101、102よりもオン状態に遷移し易い。このため図6に示した入力電圧Vp、Vnのように、ハイ電圧出力図6の縦軸1.5よりもロー電圧出力図6の縦軸1.0の時間が長くなり、瞬間的にVpがロー電圧でVnもロー電圧という状況が発生し得る。出力電圧Vp、Vnは、受動ミキサ回路100の後段に設置される電流出力回路150のMOSトランジスタ105、106のゲート電圧になる。このため、出力電圧Vp、Vnが共にロー電圧になる、という状況は、定電流源として機能するMOSトランジスタ107のドレイン電圧を瞬間的に低下させる場合がある。MOSトランジスタ107のドレイン電圧が瞬間的に低下すると、MOSトランジスタ107の状態は、瞬間的に飽和領域から三極間領域に遷移する。このとき、MOSトランジスタ107から出力される電流の値は、本来期待されている値から外れる可能性がある。電流値が期待値から瞬間的にずれることは、出力における歪みとなることもある。2第2実施形態について第2実施形態の効果次に、図3に示した受動ミキサ回路200の出力の電圧変化の挙動が、電流出力回路250のMOSトランジスタ205、206と定電流源207に与える影響を説明する。受動ミキサ回路200を構成するMOSトランジスタ201~204は、PMOSトランジスタである。PMOSトランジスタがスイッチとしてオン状態となる条件は、式6によって与えられる。式6において、Vgsはトランジスタのゲート、ソース間電圧であり、VtpはPMOSトランジスタの閾値電圧である。Vgs-Vtp<0...式6図7は、図3に示したユニットブロックu2における、1ビットベースバンドデータD、反転データDN、差動ローカル信号TxLo、TxLo-の電圧の変化の状態を示した図である。図7の縦軸は、各信号の電圧レベルを示し、横軸は時間を示している。図7中に示した曲線aは差動ローカル信号TxLoを示し、曲線bは差動ローカル信号TxLo-を示している。直線cは1ビットデジタル信号Dを示し、直線dは反転データDNを示している。なお、図7に示した状態では、閾値電圧Vtpが、-0.5Vであるものとする。図7に示すように各信号の電圧レベルが変化する場合、MOSトランジスタ201~204は、図8に示すようにオン、オフされる。図8の縦軸は各MOSトランジスタのオン、オフ状態を示し、横軸は時間を示す。図8aはMOSトランジスタ201のオン、オフ状態を示す。図8bはMOSトランジスタ202のオン、オフ状態を、cはMOSトランジスタ203のオン、オフ状態を、dはMOSトランジスタ204のオン、オフ状態をそれぞれ示している。図8a~dにおいて、ハイ区間がMOSトランジスタのオンを表し、ロー区間がMOSトランジスタのオフを表す。図9は、図3に示したMOSトランジスタ201~204が図8に示したようにオン、オフ動作したときの、受動ミキサ回路200の出力電圧Vp、Vnの変化を示している。図9の縦軸は出力電圧のレベルであり、横軸は時間である。図9において、プロット□は出力電圧Vpを示している。また、プロット×は出力電圧Vnを示している。出力電圧Vpは、MOSトランジスタ201がオン、MOSトランジスタ203がオフの場合、1ビットベースバンドデータDにしたがう電圧となる。また、MOSトランジスタ201がオフ、MOSトランジスタ203がオンの場合、反転データDNにしたがう電圧となる。また、MOSトランジスタ201がオン、MOSトランジスタ203がオンの場合、1ビットベースバンド信号にしたがう電圧と、反転データDNにしたがう電圧の中間電圧となる。さらに、MOSトランジスタ201がオフ、MOSトランジスタ203がオフになる状態は、差動ローカル信号TxLo、TxLo-の動作点を適切にバイアスすることによって回避される。PMOSトランジスタで構成された受動ミキサ回路200は、図7に示した入力状態のとき、ソース電圧の高いMOSトランジスタ201、202の方が、MOSトランジスタ203、204よりもオン状態に遷移し易い。このため図9に示した出力電圧Vp、Vnのように、ロー電圧出力よりもハイ電圧出力の時間が長くなる。そのため、受動ミキサ回路200をNMOSトランジスタで構成した場合と異なり、Vpがロー電圧でVnもロー電圧という状況は、瞬間的であっても発生しない。このため定電流源207の状態が瞬間的に飽和領域から三極間領域に遷移し、定電流源207から出力される電流が、本来期待されている値から外れることを防ぐことができる。第3実施形態回路構成図10は、本発明の第3実施形態を説明するための図であって、実施形態3の直接RF変調送信器に含まれる、デジタル/RF変換器図中、DRCと記すの回路図である。デジタル/RF変換器は、LSBLeastSignificantBit側の信号を処理するブロックと、MSBMostSignificantBit側の信号を処理するブロックとを備えている。LSB側のブロックは、ユニットブロックがバイナリで重み付けされた電流源300、301、...30kと、NMOSトランジスタで構成された差動対340、341、...34kと、ローカル信号用とデータ信号を周波数掛算するためのNMOSトランジスタで構成されたミキサ回路320、321、...32kと、で構成されている。また、MSBMostSignificantBit側のブロックは、同じ値に重み付けされた電流源310と、NMOSトランジスタで構成された差動対350と、ローカル信号用とデータ信号をミキシングするためのNMOSトランジスタで構成されたミキサ回路330とが必要なビット分並列に接続された構成を有している。このような構成により、実施形態3のデジタル/RF変換器を有した直接RF変調送信器では、デジタル/アナログ変換と周波数掛算とを同時に行うことができる。なお、図10に示した例では、デジタル/RF変換器の外部に設けられた外部負荷によって全ユニットブロックの電流出力が電圧変換されることとなっている。ミキサ回路320、321、...32k、ミキサ回路320と差動対340、341、...304k、差動対350で構成される各回路は、第1実施形態で示したユニットブロックそのものである。また、ミキサ回路320、321、...32k、ミキサ回路320を第2実施形態で説明した、PMOSトランジスタで構成された受動ミキサ回路に置き換えたデジタル/RF変換器回路を有した直接RF変調送信器においても、デジタル/アナログ変換と周波数掛算とを同時に行うことができる。図10に示した第1実施形態、第2実施形態のユニットブロックに相当する構成から得られた電流は、図10に示すように、加算されて外部に出力される。電源電圧と前段回路への影響実施形態3の効果図10に示した実施形態3のデジタル/RF変換器回路は、第1実施形態もしくは第2実施形態に記載のユニットブロックにより構成される。このため、第1実施形態、第2の実施形態において説明した通り、従来技術と比較し、低電圧化による低消費化に加え、前段回路の消費電流低減による低消費電力化が可能である。"