トランスの一次側を駆動するスイッチング手段と、前記スイッチング手段に接続され、前記スイッチング手段に流れる電流を検出する電流検出手段と、前記電流検出手段に並列に接続され、前記電流検出手段のインダクタンスによって生じる起電力を低減する電力低減手段とを有することを特徴とするスイッチング電源。前記電力低減手段は、ダイオードであることを特徴とする請求項1に記載のスイッチング電源。前記ダイオードの順方向の電圧を前記スイッチング手段がオンするための閾値電圧より低い電圧に設定することを特徴とする請求項2に記載のスイッチング電源。前記電力低減手段は、コンデンサであることを特徴とする請求項1に記載のスイッチング電源。前記電力低減手段は、コンデンサと抵抗を直列に接続した回路であることを特徴とする請求項1に記載のスイッチング電源。前記電流検出手段とは、巻線抵抗もしくは皮膜抵抗であることを特徴とする請求項1乃至5のいずれかの項に記載のスイッチング電源。画像形成手段と、前記画像形成手段の動作を制御する制御手段と、前記制御手段に電力を供給するスイッチング電源と、を備え、前記スイッチング電源は、トランスの一次巻線を駆動するスイッチング手段と、前記スイッチング手段に接続され、前記スイッチング手段に流れる電流を検出する電流検出手段と、前記電流検出手段に並列に接続され、前記電流検出手段のインダクタンスによって生じる起電力を低減する電力低減手段とを有することを特徴とする画像形成装置。しかし、上記のスイッチング電源には、以下に説明するような課題がある。FET1のドレイン電流Idは、三角形状の間欠波形となる。従って、電流検出抵抗Risに流れる電流も、同様に三角形状の間欠波形となる。よって、通常、電流検出抵抗Risには耐パルス性の高い抵抗が採用される。例えば、図10Aに示すように、ワイヤ状の金属素体をコイル状に巻いた巻線抵抗や、図10Bに示すように、筒状の抵抗皮膜に螺旋状のスリットを設けた皮膜抵抗が採用されることが多い。ところで、これらの抵抗は、そのコイル状の構造から、インダクタンスLisを持つ。図11、および図12を用いて、電流検出抵抗RisがインダクタンスLisを持つ場合の動作について説明する。時刻t21において、FET1のゲート-ソース間電圧Vgsが上昇し、ゲート閾値電圧Vthを超えると、ドレイン電流Idが流れ始め、次第に上昇していく。この電流は、電流検出抵抗RisのインダクタンスLisにも流れる。時刻t22において、ゲート-ソース間電圧Vgsが下降してゲート閾値電圧Vthを下回ると、ドレインIdは急速に低下していく。すると、インダクタンスLisに逆起電力Vsが発生する。この逆起電力Vsは、FET1のソース端子側がマイナス、PWMコントロールモジュールIC1のGND端子側がプラスの極性となる。PWMコントロールモジュールIC1内のFET3には、ボディダイオードD1が存在する。よって逆起電力逆起電圧Vsは、図12中の破線で示すとおり、IC1のGND端子→ボディダイオードD1→FET1のゲート端子のルートで、FET1のゲート-ソース間に印加される。すると、図12中の時刻t23のように、FET1のゲート-ソース間電圧Vgsが閾値電圧Vthを超え、FET1が再度オンしてドレイン電流Idが流れ出す。このとき、FET1のドレイン-ソース間電圧Vdsは、非常に高い状態にあるため、FET1が発熱して、場合によってはFET1が破壊に至るという課題がある。本発明は上記課題を鑑み、電流検出抵抗のインダクタンスによる逆起電力によるスイッチング素子の発熱を低減することを目的とする。上記課題を解決するための本発明のスイッチング電源は、トランスの一次側を駆動するスイッチング手段と、前記スイッチング手段に接続され、前記スイッチング手段に流れる電流を検出する電流検出手段と、前記電流検出手段に並列に接続され、前記電流検出抵抗のインダクタンスによって生じる起電力を低減する電力低減手段とを有することを特徴とする。本発明によれば。電流検出抵抗のインダクタンスの影響によるスイッチング手段の発熱を低減できる。次に、上述した課題を解決するための本発明の具体的な構成について、以下に実施例に基づき説明する。なお、以下に示す実施例は一例であって、この発明の技術的範囲をそれらのみに限定する趣旨のものではない。実施例1図1、図2を用いて本発明の実施例1のスイッチング電源について説明する。実施例1は、電流検出抵抗Risと並列に、ダイオードDclを接続し、電流検出抵抗のインダクタンスLisで発生する逆起電力逆起電圧をDclの順方向電圧Vfでクランプすることにより、FET1が再度オンすることを防ぐことを特徴とする。つまり、ダイオードDclが起電力低減回路として機能する。なお、この電流検出抵抗は、上記で説明したワイヤ状の金属素体をコイル状に巻いた巻線抵抗もしくは筒状の抵抗皮膜に螺旋状のスリットを設けた皮膜抵抗である図10参照。図1は、上記の図8における主要部を抜粋した図を用いて示している。基本構成は図8と同様であり、トランスの一次側一次巻線をスイッチング素子で所定の周波数で駆動することによりトランスの二次側二次巻線から電圧を出力するスイッチング電源を前提としている。なお、図8と共通する個所については同じ符号で示している。図1におけるダイオードDclが図8の構成に対して追加されている点が異なる。図2は、実施例1におけるスイッチング素子であるFET1のドレイン-ソース間電圧とドレイン電流とゲート-ソース間電圧の動作波形を示している。図2の時刻t31において、FET1のゲート-ソース間電圧Vgsが上昇し、ゲート閾値電圧Vthを超えると、ドレイン電流Idが流れ始め、次第に上昇していく。このドレイン電流Idは、電流検出RisのインダクタンスLisにも流れる。時刻t32において、ドレイン-ソース間電圧Vgsが下降してゲート閾値電圧Vthを下回ると、ドレイン電流Idは急速に低下していく。すると、インダクタンスLisに逆起電力Vsが発生する。この逆起電力Vsは、FET1のソース端子側がマイナス、PWMコントロールモジュールIC1のGND端子側がプラスの極性となる。ここで、実施例1では電流検出抵抗Risに対して並列にダイオードDclが接続されている。このときダイオードDclの順方向の電圧降下Vfは、FET1のゲート閾値電圧Vthよりも小さい。従って、発生した逆起電力Vsは、図2中の破線で示すとおり、ダイオードDclの順方向の電圧降下Vfでクランプされることになる。つまり、時刻t32~t34の間、FET1のゲート-ソース間電圧Vgsも、ダイオードDclのVfでクランプされることとなり、FET1の閾値電圧Vthを超えることはない。以上、説明したように、実施例1では、電流検出抵抗巻線抵抗に並列にダイオードを接続し、そのダイオードの順方向の電圧降下をFET1のゲート閾値電圧Vthより小さい値にする。これにより、FET1が電流検出抵抗の逆起電力によって、再度オンしてFET1にドレイン電流Idが流れ出すことがなくなるため、FET1の発熱を低減することができる。FET1の発熱が低減されれば、発熱によって生じる破壊する等の故障の発生を抑制できる。実施例2次に、図3と図4を用いて実施例2の構成と動作を説明する。実施例2の特徴は、電流検出抵抗Risと並列に、コンデンサCclを接続する点である。これにより、電流検出抵抗のインダクタンスLisの逆起電力Vsを低減して、FET1の再オンを防ぐことが特徴である。つまり、コンデンサCclが起電力低減回路として機能する。この電流検出抵抗は、上記で説明したワイヤ状の金属素体をコイル状に巻いた巻線抵抗もしくは筒状の抵抗皮膜に螺旋状のスリットを設けた皮膜抵抗である図10参照。図3は、上記の図8の主要部を抜粋した図を用いて示している。基本構成は図8と同様であり、トランスの一次側一次巻線をスイッチング素子で所定の周波数で駆動することによりトランスの二次側二次巻線から電圧を出力するスイッチング電源を前提としている。図8と共通する個所については同じ符号で示している。図3におけるコンデンサCclが図8の構成に対して追加されている点が異なる。図4は、実施例2におけるスイッチング素子であるFET1のドレイン-ソース間電圧とドレイン電流とゲート-ソース間電圧の動作波形を示している。時刻t41において、FET1のゲート-ソース間電圧Vgsが上昇し、ゲート-ソース間電圧Vgsがゲート閾値電圧Vthを超えると、ドレイン電流Idが流れ始め、次第に上昇していく。このドレイン電流Idは、電流検出抵抗RisのインダクタンスLisにも流れる。時刻t42において、ゲート-ソース間電圧Vgsが下降してゲート閾値電圧Vthを下回ると、ドレイン電流Idは急速に低下していく。すると、電流検出抵抗RisのインダクタンスLisに逆起電力Vsが発生する。この逆起電力Vsは、FET1のソース端子側がマイナス、PWMコントロールモジュールIC1のGND端子側がプラスの極性となる。実施例2の構成では、電流検出抵抗Risには、コンデンサCclが接続されている。インダクタンスLisに発生した逆起電力Vsによって、コンデンサCclに蓄えられるエネルギと、それまでインダクタンスLisに流れていたドレイン電流Idpによって、インダクタンスLisに蓄えられるエネルギは等しくなる。つまり、概ね、以下の式1が成り立つことになる。上式1をVsについて解くと、Vsは、以下の式2で示される。時刻t42~t43の期間、FET1のゲート-ソース間電圧Vgsは、このVsまで上昇することとなる。ここで、実施例2ではコンデンサCclの静電容量は、以下の式3を満たすように設定している。このように設定することで、Vsは、ゲート閾値電圧Vthを超えることはない。以上、説明したように、実施例2では、電流検出抵抗巻線抵抗に並列にダイオードを接続し、そのダイオードの順方向の電圧降下をFET1のゲート閾値電圧Vthより小さい値にする。これにより、FET1が電流検出抵抗の逆起電力によって、再度オンしてFET1にドレイン電流Idが流れ出すことがなくなるため、FET1の発熱を低減することができる。FET1の発熱が低減されれば、発熱によって生じる破壊する等の故障の発生を抑制できる。なお、実施例2の変形例として図5に示すように、コンデンサCclに、さらに抵抗Rclを直列に接続する構成でも同様の効果を得ることができる。この場合は、コンデンサCclと抵抗Rclで生成する回路の電圧値を閾値電圧Vthより低い値にすればよい。実施例3次に、図6と図7を用いて実施例3の構成及び動作を説明する。実施例3は、DC/DCコンバータに適用した例である。実施例1と同様、電流検出抵抗Risと並列にダイオードDclを接続し、電流検出抵抗のインダクタンスLisで発生する逆起電力をDclの順方向の電圧降下Vfでクランプし、FET1が再度オンすることを防ぐものである。この電流検出抵抗は、上記で説明したワイヤ状の金属素体をコイル状に巻いた巻線抵抗もしくは筒状の抵抗皮膜に螺旋状のスリットを設けた皮膜抵抗である図10参照。まず、図6を用いてDC/DCコンバータの回路構成を説明する。なお、上記の図8のトランスの一次側の回路構成と同様の個所は省略または同符号を示している。図6において一次電解コンデンサC1に充電された直流電圧Vinは、電流検出抵抗Risを介して、FET1のソース端子に供給される。FET1のドレイン端子は、入力電圧Vinをスイッチングしてパルス電圧を生成する。FET1によって生成されたパルス電圧は、ダイオードD3とインダクタL1、と二次電解コンデンサC2によって平滑化され、出力電圧Voutとして負荷抵抗RLに供給される。FET1のゲート端子には、PWMコントロールモジュールIC1よりOUT信号が供給されている。PWMコントロールモジュールIC1はFET1のスイッチングをPWM信号によって制御して、出力電圧Voutを安定化させる。これが実施例のDC/DCコンバータの構成である。次に、以上の回路の動作波形を図7に示す。時刻t51で、FET1のゲート-ソース間電圧Vgsが低下し、ゲート閾値電圧Vthを下回ると、FET1にドレイン電流Idが流れる。このドレイン電流Idは、電流検出抵抗RisのインダクタンスLisにも流れる。時刻t52において、ゲート-ソース間電圧Vgsが上昇しゲート閾値電圧Vthを上回ると、ドレインIdは急速に低下していく。すると、電流検出抵抗RisのインダクタンスLisに逆起電力Vsが発生する。この逆起電力Vsは、入力電圧Vinの側がマイナス、FET1のソース端子側がプラスの極性となる。実施例3では、電流検出抵抗Risに並列にダイオードDclが接続されている。このときダイオードDclの順方向の電圧降下Vfは、FET1のゲート閾値電圧Vthよりも小さく設定されている。すると、逆起電力Vsは、図7中の破線で示すとおり、ダイオードDclの順方向の電圧降下Vfでクランプされる。よって、時刻t52からt53の間、FET1のゲート-ソース間電圧Vgsも、このダイオードの電圧降下Vfでクランプされることとなり、ゲート閾値電圧Vthを下回ることはない。以上、説明したように、実施例3では、電流検出抵抗巻線抵抗に並列にダイオードを接続し、そのダイオードの順方向の電圧降下をFET1のゲート閾値電圧Vthより小さい値にする。これにより、FET1が電流検出抵抗の逆起電力によって、再度オンしてFET1にドレイン電流Idが流れ出すことがなくなるため、FET1の発熱を低減することができる。FET1の発熱が低減されれば、発熱によって生じる破壊する等の故障の発生を抑制できる。<スイッチング電源の適用例>上記の実施例で説明したスイッチング電源装置を、例えばレーザビームプリンタ、複写機、ファクシミリ等の画像形成装置における低電圧電源として適用することができる。以下にその適用例を説明する。スイッチング電源は、画像形成装置における制御部としてのコントローラへの電力供給、また、用紙を搬送する搬送ローラの駆動部としてのモータへの電力供給のための電源として適用される。図13Aに画像形成装置の一例であるレーザビームプリンタの概略構成を示す。レーザビームプリンタ200は、画像形成部210として潜像が形成される像担持体としての感光ドラム211、感光ドラムに形成された潜像をトナーで現像する現像部212を備えている。そして感光ドラム211に現像されたトナー像をカセット216から供給された記録媒体としてのシート不図示に転写して、シートに転写したトナー像を定着器214で定着してトレイ215に排出する。また、図13B画像形成装置の制御部としてのコントローラと駆動部としてのモータへの電源からの電力供給ラインを示す。前述の電流共振電源は、このような画像形成動作を制御するCPU310有するコントローラへ300の電力供給、また、画像形成のための駆動部としてのモータ312及びモータ313に電力を供給する低圧電源として適用できる。供給する電力としては、コントローラ300へは3.3V、モータへは24Vを供給する。例えばモータ312はシートを搬送する搬送ローラを駆動するモータ、モータ313は定着器214を駆動するモータである。このような画像形成装置の低電圧電源として、上記のスイッチング電源装置を適用した場合でも、上記実施例と同様、低電圧電源のスイッチング素子の温度上昇を低減し、安定した電圧を供給することができ、画像形成装置を安定して動作することができる。なお、上記実施例で説明したスイッチング電源は、ここで示した画像形成装置に限らず他の電子機器の低電圧電源としても適用可能である。