金属からなり、周縁部に少なくとも1つの切り欠き部と、該切り欠き部によって周縁部から側方に突き出す突き出し部とを有するダイパッドと、端部にボンディングパッドを有し、該ボンディングパッドが前記ダイパッドと間隔をおいて前記切り欠き部に配置された第1のインナリードと、前記ダイパッドの上に、中心位置が前記ダイパッドの中心位置よりも前記突き出し部側に位置するように保持された半導体チップと、前記半導体チップと前記ボンディングパッドとを電気的に接続するワイヤとを備えている半導体装置。請求項1において、前記ボンディングパッドは、前記ダイパッドの側面に沿い且つ間隔をおいて延びる延長部を有している半導体装置。請求項2において、前記延長部は、前記ダイパッドの側面の一部と電気的に接続されている半導体装置。請求項2において、前記ダイパッドは、接地電位が印加され、前記延長部と前記ダイパッドの側面とによって容量素子部が形成されている半導体装置。請求項2において、前記延長部は、前記ダイパッドとワイヤによって電気的に接続されている半導体装置。請求項2において、前記半導体チップ、ダイパッド及び第1のインナリードを封止する封止樹脂材をさらに備え、前記ダイパッドにおける前記半導体チップの保持面と反対側の面の少なくとも一部は、前記封止樹脂材から露出しており、前記延長部は、前記封止樹脂材から露出するように形成された突起部を有している半導体装置。請求項1において、前記第1のリードと並行して配置され、前記ダイパッドの側面と間隔をおいて延びる第2のリードをさらに備え、前記第2のリードは、前記ボンディングパッドとワイヤによって電気的に接続されている半導体装置。請求項1において、前記第1のリードと並行して配置され、前記ダイパッドの側面と間隔をおいて延びる第2のリードと、前記半導体チップ、ダイパッド、第1のインナリード及び第2のリードを封止する封止樹脂材とをさらに備え、前記第2のリードは、前記ボンディングパッドとワイヤによって電気的に接続されており、前記ダイパッドにおける前記半導体チップの保持面と反対側の面の少なくとも一部は、前記封止樹脂材から露出しており、前記第2のリードは、前記封止樹脂材から露出するように形成された突起部を有している半導体装置。請求項1~8のいずれか1項において、前記ダイパッドの上面と前記ボンディングパッドの上面とは、前記ダイパッドの下面からの高さが同一であり、前記ダイパッドの厚さは、前記インナリードの厚さよりも厚い半導体装置。請求項1~8のいずれか1項において、前記ボンディングパッドの上面は、前記ダイパッドの上面よりも高く、前記ダイパッドの厚さは、前記インナリードの厚さと同等である半導体装置。請求項1~10のいずれか1項において、前記切り欠き部の平面形状は、四角形の二辺、三角形の一辺、凹状の円弧、又は凸状の円弧である半導体装置。金属からなるダイパッドと、端部にボンディングパッドを有し、該ボンディングパッドが前記ダイパッドの上方に間隔をおいて前記ダイパッドの一部と重なるように配置された第1のインナリードと、前記ダイパッドの上に、中心位置が前記ダイパッドの中心位置よりも前記ボンディングパッド側に位置するように保持された半導体チップと、前記半導体チップと前記ボンディングパッドとを電気的に接続するワイヤとを備えている半導体装置。請求項12において、前記ボンディングパッドは、前記ダイパッドの側面に沿い且つ間隔をおいて延びる延長部を有している半導体装置。請求項13において、前記延長部は、前記ダイパッドとワイヤによって電気的に接続されている半導体装置。請求項12において、前記第1のリードと並行して配置され、前記ダイパッドの側面と間隔をおいて延びる第2のリードをさらに備え、前記第2のリードは、前記ボンディングパッドとワイヤによって電気的に接続されている半導体装置。請求項15において、前記第2のリードは、前記ダイパッドとワイヤによって電気的に接続されている半導体装置。しかしながら、前記各従来例には、以下のような問題がある。まず、図34aに示すリードフレーム及びそれを用いた高周波用途の第1の従来例に係る半導体装置は、高出力電力増幅器用高周波トランジスタのインピーダンスが一般に低いことから、図34aに示すパッケージに高周波トランジスタを実装した場合は、デバイスの各電極から各リードの端部に設けられたボンドパッドへのワイヤが長くなる。このため、端子リード自体の寄生インダクタンス成分が大きくなる。その結果、アウタリードの端部でのインピーダンスは、低インピーダンスのままで高インピーダンス側に変換されないため、50Ω整合することが困難となる。従って、デバイスの端部外部端子からアウタリードの端部までの高周波損失が大きくなってしまうので、高出力電力増幅器としての高周波性能が劣化、すなわち利得が低下してしまう。また、図34bに示すリードフレーム及びそれを用いた高周波用途の第2の従来例に係る半導体装置は、ダイパッドの対向する周辺縁にまでボンドパッドが延長され、ワイヤボンドが電極及びボンドパッドに沿って、ほぼ平行に配置される。その上、リードの長手方向にほぼ等間隔でワイヤが接続されるため、デバイスが高周波信号を伝送するという観点からは、デバイスの入力端子である各電極に給電される高周波信号の位相が、各電極で異なった状態で高周波信号が増幅されることになる。さらに、デバイスの出力端子である各電極から出力された高周波信号がボンドパッドから出力される際に、位相が異なった高周波信号が重畳されることになる。これにより、高出力電力増幅器として、出力電力及び利得が低下し、高周波性能が劣化してしまう。また、ダイパッドの周辺縁にまで延びるボンドパッドにワイヤを接続することから、インナリード部に最短距離でワイヤが接続されたとしても、インナリード部へのワイヤ接続点からアウタリードの端部までの距離が長くなってしまう。その結果、寄生インダクタンス成分が大きくなるため、アウタリードの端部でのインピーダンスは、低インピーダンスのままであり、50Ω整合が困難である。図34bのように、ダイパッドの近傍にボンドパッドを配置する構成を記載する特許文献3の第5図、特許文献4の第4図、特許文献5の第1図及び第3図、特許文献6の第4図、特許文献7の第15図並びに特許文献8の第3図においても、ボンドパッドとデバイス半導体チップとを接続するワイヤの長さが短縮されても、インナリード部の長さが長くなることから、50Ω整合は困難である。次に、図35a~図35cに示すリードフレーム及びそれを用いた高周波用途の第3の従来例に係る半導体装置は、インナリード部とダイパッド部の上面との間に、半導体チップが挟み込まれる形態である。このように、半導体チップがインナリード部とダイパッド部との間に挟み込むという実装方法は、通常のダイボンディング法では困難である。さらに、インナリード部に高周波信号を伝送する場合に、該高周波信号の基準電位は、接地電位となるダイパッド部の上面となるため、半導体チップが上記のように挟み込まれると、誘電体部が挿入されることによる高周波信号波形に乱れが生じてしまう。従って、樹脂封止後のパッケージ品として、半導体チップに対する高周波信号のインピーダンス整合に影響を与えるため、低インピーダンスから高インピーダンス側へのインピーダンス変換による50Ω整合が困難となる。その上、誘電体部による高周波的な損失が生じ、半導体チップからアウタリード部までの高周波損失が大きくなってしまい、高出力電力増幅器として、高周波性能が劣化、すなわち利得が低下してしまう。なお、特許文献10の第10図には、半導体チップの搭載位置が示されていない。本発明は、前記の問題を解決し、高出力化及び高利得動作が可能な電力増幅器を有する半導体装置を実現できるようにすることを目的とする。前記の目的を達成するため、本発明は、半導体チップを保持するダイパッドに切り欠き部を設け、設けた切り欠き部にインナーリードの端部であるボンディングパッドを配置する構成とする。また、他の構成として、インナーリードの端部であるボンディングパッドを、半導体チップの上方ではなく、ダイパッドの上方に重なるように配置する構成とする。具体的に、本発明に係る第1の半導体装置は、金属からなり、周縁部に少なくとも1つの切り欠き部と、該切り欠き部によって周縁部から側方に突き出す突き出し部とを有するダイパッドと、端部にボンディングパッドを有し、該ボンディングパッドがダイパッドと間隔をおいて切り欠き部に配置された第1のインナリードと、ダイパッドの上に、中心位置がダイパッドの中心位置よりも突き出し部側に位置するように保持された半導体チップと、半導体チップとボンディングパッドとを電気的に接続するワイヤとを備えている。第1の半導体装置によると、周縁部に少なくとも1つの切り欠き部と該切り欠き部によって周縁部から側方に突き出す突き出し部とを有するダイパッドと、端部にボンディングパッドを有し、該ボンディングパッドがダイパッドと間隔をおいて切り欠き部に配置された第1のインナリードとを備えているため、半導体チップの各電極から第1のインナーリードのボンディングパッドへのワイヤ長が短くなる。このため、第1のインナリード自体の寄生インダクタンス成分を小さくすることができる。その結果、アウタリードの端部でのインピーダンスを50Ω整合することができるので、高出力及び高利得動作が可能な電力増幅器を得ることができる。第1の半導体装置において、ボンディングパッドは、ダイパッドの側面に沿い且つ間隔をおいて延びる延長部を有していてもよい。このようにすると、延長部を先端開放型のスタブオープンスタブとして機能させることができる。この場合に、延長部は、ダイパッドの側面の一部と電気的に接続されていてもよい。また、この場合に、ダイパッドは、接地電位が印加され、延長部とダイパッドの側面とによって容量素子部が形成されていてもよい。また、この場合に、延長部は、ダイパッドとワイヤによって電気的に接続されていてもよい。このようにすると、延長部を先端短絡型のスタブショートスタブとして機能させることができる。また、この場合に、半導体装置は、半導体チップ、ダイパッド及び第1のインナリードを封止する封止樹脂材をさらに備え、ダイパッドにおける半導体チップの保持面と反対側の面の少なくとも一部は、封止樹脂材から露出しており、延長部は、封止樹脂材から露出するように形成された突起部を有していてもよい。第1の半導体装置は、第1のリードと並行して配置され、ダイパッドの側面と間隔をおいて延びる第2のリードをさらに備え、第2のリードは、ボンディングパッドとワイヤによって電気的に接続されていてもよい。このようにすると、第2のリードを先端開放型のスタブオープンスタブとして機能させることができる。また、第1の半導体装置は、第1のリードと並行して配置され、ダイパッドの側面と間隔をおいて延びる第2のリードと、半導体チップ、ダイパッド、第1のインナリード及び第2のリードを封止する封止樹脂材とをさらに備え、第2のリードは、ボンディングパッドとワイヤによって電気的に接続されており、ダイパッドにおける半導体チップの保持面と反対側の面の少なくとも一部は、封止樹脂材から露出しており、第2のリードは、封止樹脂材から露出するように形成された突起部を有していてもよい。このようにすると、第2のリードを先端短絡型のスタブショートスタブとして機能させることができる。第1の半導体装置において、ダイパッドの上面とボンディングパッドの上面とは、ダイパッドの下面からの高さが同一であり、ダイパッドの厚さは、インナリードの厚さよりも厚くてもよい。また、第1の半導体装置において、ボンディングパッドの上面は、ダイパッドの上面よりも高く、ダイパッドの厚さは、インナリードの厚さと同等であってもよい。また、第1の半導体装置において、切り欠き部の平面形状は、四角形の二辺、三角形の一辺、凹状の円弧、又は凸状の円弧であってもよい。本発明に係る第2の半導体装置は、金属からなるダイパッドと、端部にボンディングパッドを有し、該ボンディングパッドがダイパッドの上方に間隔をおいてダイパッドの一部と重なるように配置された第1のインナリードと、ダイパッドの上に、中心位置がダイパッドの中心位置よりもボンディングパッド側に位置するように保持された半導体チップと、半導体チップとボンディングパッドとを電気的に接続するワイヤとを備えている。第2の半導体装置によると、金属からなるダイパッドと、端部にボンディングパッドを有し、該ボンディングパッドがダイパッドの上方に間隔をおいてダイパッドの一部と重なるように配置された第1のインナリードとを備えているため、半導体チップの各電極から第1のインナーリードのボンディングパッドへのワイヤ長が短くなる。このため、第1のインナリード自体の寄生インダクタンス成分を小さくすることができる。その結果、アウタリードの端部でのインピーダンスを50Ω整合することができるので、高出力及び高利得動作が可能な電力増幅器を得ることができる。第2の半導体装置において、ボンディングパッドは、ダイパッドの側面に沿い且つ間隔をおいて延びる延長部を有していてもよい。このようにすると、延長部を先端開放型のスタブオープンスタブとして機能させることができる。この場合に、延長部は、ダイパッドとワイヤによって電気的に接続されていてもよい。このようにすると、延長部を先端短絡型のスタブショートスタブとして機能させることができる。第2の半導体装置は、第1のリードと並行して配置され、ダイパッドの側面と間隔をおいて延びる第2のリードをさらに備え、第2のリードは、ボンディングパッドとワイヤによって電気的に接続されていてもよい。このようにすると、第2のリードを先端開放型のスタブオープンスタブとして機能させることができる。この場合に、第2のリードは、ダイパッドとワイヤによって電気的に接続されていてもよい。このようにすると、第2のリードを先端短絡型のスタブショートスタブとして機能させることができる。本発明に係る半導体装置によると、高出力化及び高利得動作が可能な、マイクロ波帯及びミリ波帯の電力増幅器を有する半導体装置を実現することができる。第1の実施形態本発明の第1の実施形態に係る半導体装置について図1a及び図1bを参照しながら説明する。図1aに示すように、第1の実施形態に係る半導体装置は、例えば高周波デバイスを有する半導体チップ310をリードフレームに保持する樹脂封止型パッケージの形態を採る。なお、図1においては、さらに、後述する実施形態においては、いずれも封止樹脂材を省略している。第1の実施形態に係るリードフレームは、厚さが1mm~2mm程度の厚板部と、厚さが0.4mm~0.5mm程度の薄板部とを有し、銅Cuを主成分とした異形材フレームとして構成されている。半導体チップ310をダイボンディング材により上面に保持するダイパッド301は厚板部に形成され、第1のインナリード302、第2のインナリード303及び吊りリード304は薄板部に形成される。第1のインナリード302及び第2のインナリード303におけるダイパッド301側の各端部には、第1のボンディングパッド302a及び第2のボンディングパッド303aが設けられている。第1の実施形態の特徴として、ダイパッド301には、各ボンディングパッド302a、303aが、例えば0.4mm~0.5mm程度の間隔を保持してそれぞれ配置される切り欠き部301a、301bが形成されている。この2つの切り欠き部301a、301bによって、ダイパッド301における吊りリード304と半導体チップ310との間の部分は、突き出し部301cが形成される。各切り欠き部301a、301bは、ダイパッド301を主面の表裏方向に打ち抜くように形成されており、その平面形状は長方形状である。なお、各切り欠き部301a、301bの平面形状は、同一の形状に限られず、互いに異なっていてもよい。第1のインナリード302、第2のインナリード303及び吊りリード304は、それぞれ金型によるプレス加工により形成された曲げ加工部305を有している。なお、曲げ加工部305は、該半導体装置を組み込むシステム又はセット内の高周波回路部におけるボード上への実装形態に応じて形成されるため、必ずしも設ける必要はない。第1のインナリード302の第1のボンディングパッド302a及び第2のインナリード303の第2のボンディングパッド303aは、各上面がダイパッド301の上面とほぼ同一の高さとなるように配置されている。また、第1のボンディングパッド302a及び第2のボンディングパッド303aは、第1のインナリード302及び第2のインナリード303のそれぞれの幅よりも大きくなるように形成されている。このように、各ボンディングパッド302a、303aを幅広とする構成により、図1bに示す樹脂封止領域313を封止樹脂材によって封止した後に、各インナリード302a、303aが封止樹脂材の外部に脱落することを防止できる。後述する半導体チップ310の上面に形成されたワイヤボンディング用パッドは、第1のインナリード302及び第2のインナリード303の各ボンディングパッド302a、303aと第1のワイヤ金属細線311及び第2のワイヤ金属細線312によってそれぞれ電気的に接続される。ここで、ワイヤ311、312同士の長さはほぼ同等である。半導体チップ310のダイパッド301上におけるダイボンド位置は、ワイヤ311、312の長さを短くしたい場合、又は複数本のワイヤの長さを同等にしたい場合に対応して任意の位置でよい。但し、いずれの場合も、ダイボンド位置は、半導体チップ310の中心位置がダイパッド301の中心位置よりも突き出し部301c側に位置するようにする。さらには、半導体チップ310の少なくとも一部が、突き出し部301cの上に位置するようにする。半導体チップ310をダイパッド301上に固着するダイボンディング材には、小信号デバイスの場合は、銀ペースト材等を用い、パワーデバイスの場合は、半田材として金Au/錫Snの共晶半田等を用いることができる。各ワイヤ311、312には、金Au又はアルミニウムAlが用いられる。図1aには、各ワイヤ311、312を1本ずつとしているが、インダクタンス低減及び許容電流容量を高くする等の目的により、複数本とすることがある。半導体チップ310は、例えば、シリコンSiからなる基板上に成長させた窒化ガリウムGaN系化合物半導体に形成されたヘテロ接合電界効果型トランジスタHeterojunctionFieldEffectTransistorHFETを用いることができる。シリコン基板には、高い比抵抗を有する基板、例えば比抵抗が1kΩcm以上の基板を用いる。また、半導体チップ310の厚さは100μm程度である。なお、半導体チップ310は、窒化ガリウムGaN系半導体に限られず、ヒ化ガリウムGaAs系のMESFETMetalSemiconductorFieldEffectTransistor、PHEMTPseudmorphicHighElectronMobilityTransistor若しくはHBTHeterojunctionBipolarTransistorでもよく、シリコンSi系MOSFETMetalOxideSemiconductorFieldEffectTransistor若しくはバイポーラトランジスタでもよく、また、InP系トランジスタ等が適用可能である。図2a及び図2bに半導体チップ310におけるトランジスタ真性領域と配線パッドのレイアウトを示す。なお、本実施形態においては、図2に示すレイアウトは、図1に示す第1のボンディングパッド302aをゲート側として配置し、第2のボンディングパッド303aをドレイン側として配置して、ソース接地をする場合のレイアウトである。また、図2cに示すように、高出力化を図るために、FETにおける線状のゲートフィンガの数を増やして、くし状に配置したり、複数のフィンガを一ユニットとしてマルチセル化したりすることにより、総ゲート幅を大きくすることが一般に行われている。図2a及び図2bに示すように、半導体チップ310の上面には、GaN系HFETの真性領域401が形成されている。真性領域401に形成されているゲート電極、ソース電極及びドレイン電極を真性領域401の外部に引き出すことにより、真性領域401の周囲には、それぞれワイヤボンディング用ゲートパッド402、ワイヤボンディング用ソースパッド403及びワイヤボンディング用ドレインパッド404が形成されている。ここで、図2aと図2bとでは、それぞれのワイヤボンディング用ゲートパッド402の平面形状が異なっている。図2aに示すゲートパッド402の平面形状が、ほぼ正方形であるのに対し、図2bに示すゲートパッド402は、図2aに示すゲートパッド402に対して、両側に直角に引き出して、平面T字状としている。この引き出した部分に、複数本のワイヤを接続することができるため有効である。さらに、図2bに示すゲートパッド402は、図2aのゲートパッド402に対して、高周波的な分布定数素子としては、先端開放型のスタブとして機能するため、トランジスタのインピーダンスの50Ω整合に有効である。図2cの構成において、単位フィンガ長Lfは400μmであり、12本のフィンガによって総ゲート幅Wgは4800μmとなる。また、半導体チップ310の外形寸法は、ほぼ0.6mm角である。上述したように、半導体チップ310を含むダイパッド301及びボンディングパッド302a、303aは、樹脂封止領域313がエポキシ等の封止樹脂材によって封止されている。このとき、ダイパッド301の半導体チップ310と反対側の面裏面は、封止樹脂材によって覆われずに露出している。このダイパッド301の露出部分は、接地用端子及び放熱経路として、高周波デバイス又はパワーデバイスをダイパッド301に実装した後に重要な役割を果たす。さらに、この露出部分は、システム又はセット内の高周波回路部におけるボード上の接地用パッドに半田付け等によって電気的に接続される。第1のボンディングパッド302aの上面及び第2のボンディングパッド303aの上面と、ダイパッド301の上面とはほぼ同一の高さとしている。これにより、第1のボンディングパッド302a及び第2のボンディングパッド303aと、ダイパッド301の上に保持された半導体チップ310との間を電気的に接続するワイヤ311、312は、接地電位面として機能するダイパッド301との間隔が小さくなる。このため、対接地容量成分、すなわち並列容量成分が増えることになる。この並列容量成分は、図1bに示す第1のワイヤ311に付加した寄生容量素子として記載している。この並列容量成分により、トランジスタの低インピーダンスが高インピーダンスへと変換されるため、半導体チップからアウタリードまでの高周波の損失が低減される。その上、寄生容量素子はプリマッチング機能を有するため、パッケージのリード端のインピーダンスとして50Ωに近いインピーダンスを実現することができる。各インナリード302、303の第1のボンディングパッド302aの下側部分及び第2のボンディングパッド303aの下側部分には、誘電体材料である封止樹脂材が充填される。従って、封止樹脂材から露出するダイパッド301の裏面がシステム又はセット内の高周波回路部におけるボード上の接地用パッドに半田付け等により電気的に接続されると、各インナリード302、303の下側に充填された封止樹脂材が接地容量成分、すなわち並列容量成分となる。この並列容量成分はプリマッチング機能として働くため、パッケージのリード端のインピーダンスとして50Ωに近いインピーダンスを実現できる。このように、第1の実施形態によると、半導体チップ310の各パッドからインナーリード302、303のボンディングパッド302a、303aへのワイヤ長を短縮し、且つワイヤ長を均等としている。さらに、各インナリード302、303とダイパッド301との間の高低差をなくすようにしている。このため、インナリード302、303自体の寄生インダクタンス成分を小さくすることができる。その上、ワイヤ311、312とインナリード302、303との対接地容量成分が増加するため、半導体チップ310からアウタリードまでの高周波損失を低減することができる。その結果、高性能な高出力電力増幅器の樹脂モールドパッケージ品を実現できる。また、本半導体装置パッケージをシステム又はセット内の高周波回路部におけるボード上に実装する際に、50Ω整合を取るための外付けのチップ容量素子、抵抗素子及びインダクタの部品点数を減らすことができると共に、広い周波数帯域のインピーダンス整合にも対応できるという利点がある。製造方法次に、第1の実施形態に係るリードフレームの製造方法の一例について図3a~図3dを参照しながら説明する。まず、図3aに示すように、厚板部及び薄板部を有する金属板301Aをスタンピング加工で打ち抜くことにより、図3bに示すダイパッド301、第1のインナリード302、第2のインナリード303、吊りリード304及び突き出し部301cを形成する。なお、各リード302~304及び突き出し部301cは、スタンピング加工に限られず、エッチングにより形成可能な厚さであれば、エッチング加工により形成してもよい。続いて、第1のインナリード302、第2のインナリード303及びダイパッド301の必要な部分に銀めっきを施す。銀めっきは、ダイパッド301に固着される半導体チップと、第1のボンディングパッド302a及び第2のボンディングパッド303aとをワイヤにより電気的に接続する際の、各ボンディングパッドとワイヤとの合金を促進し、ワイヤボンディング時の熱圧着の強度を上げるために行う。さらに、スタンピング加工によって、角部又は隅部を斜めに削る加工である面取り形状や、窪み等の複雑な横断面形状を、各インナリード302、303及びダイパッド301の少なくとも一方に形成することができる。この複雑な横断面形状は、樹脂封止後の封止樹脂材の内部において、各インナリード302、303の機械的な噛み合わせを強める役割を果たす。次に、図3cに示すように、各インナリード302、303におけるボンディングパッド302a、303aとの各接続部分と、吊りリード304におけるダイパッド301の突き出し部301cとの接続部分とに、プレスを用いて曲げ加工部305をそれぞれ形成する。次に、図3dに示すように、半導体チップ310をダイパッド301の上面の所定の位置に固着する。具体的には、半導体チップ310は、その中心位置がダイパッド301の中心位置よりも突き出し部301c側に位置するように固着する。続いて、図2に示した半導体チップ310上のワイヤボンディング用ゲートパッド402及びドレインパッド404と、各インナリード302、303の各ボンディングパッド302a、303aとを、第1のワイヤ311及び第2のワイヤ312によってそれぞれ電気的に接続する。その後、樹脂封止領域313をエポキシ等の封止樹脂材によって封止する。第1のインナリード302及び第2のインナリード303における樹脂封止領域313から露出するアウタリードには、錫Sn等のめっきが施され、これらアウタリードが、周囲のフレームから切断されて所望の半導体装置を得る。以上の製造方法により、下記の3つの効果を得られるため、高性能な高出力電力増幅器を含む樹脂モールドパッケージ品を得ることができる。第1に、ダイパッドに、インナリードのボンディングパッドが配置される切り欠き部を形成して、ダイパッドとインナリードとの間の高低差及び半導体チップとボンディングパッドとの距離を小さくすることにより、各ワイヤの長さを短縮できる。その結果、ワイヤによる寄生インダクタンスを低減できると共に、半導体チップからアウタリードまでの高周波損失を低減できる。第2に、ワイヤ及びインナリードの対接地容量成分が増加するため、トランジスタの低インピーダンスが高インピーダンスへ変換されていく。このため、半導体チップからアウタリードまでの高周波損失が低減される。その上、対接地容量成分がプリマッチング機能を持つため、パッケージのリード端のインピーダンスとして50Ωに近いインピーダンスを実現できる。従って、本実施形態に係るパッケージをシステム又はセット内の高周波回路部におけるボード上に実装する際に、50Ω整合を取るためのボード上に実装する外付けのチップ容量素子、抵抗素子及びインダクタの部品点数を減らすことができ、その上、広い周波数帯域のインピーダンス整合に対応できる。第3に、半導体チップとインナリードのボンディングパッドとの間を接続するワイヤの長さを均等にすることができる。これにより、半導体チップに入力される高周波信号の位相と該半導体チップから出力される高周波信号の位相とが揃うため、高出力電力増幅器として、出力電力及び利得の低下を防ぐことができる。入力側と出力側とのワイヤ長が均等でない場合には、各ワイヤを伝送する高周波信号の位相が異なり、半導体チップに入力される高周波信号の位相と該半導体チップから出力される高周波信号の位相とがずれる場合がある。その結果、高出力電力増幅器として、出力電力及び利得が低下して、高周波特性が劣化する場合がある。第1の実施形態の第1変形例以下、本発明の第1の実施形態の第1変形例に係る半導体装置について図4を参照しながら説明する。図4に示すように、第1変形例に係るリードフレームは、ダイパッド301に形成される第1の切り欠き部301a及び第2の切り欠き部301bの切り欠き面積を大きくし、それに合わせて各インナリード302、303のボンディングパッド302a、303aの平面積を大きくしている。また、半導体チップ310は、2つの切り欠き部301a、301bに挟まれた突き出し部301cの上に保持される。その結果、本変形例においては、半導体チップ310と、第1のボンディングパッド302a及び第2のボンディングパッド303aとを接続する各ワイヤ311、312の長さを、より短縮することができる。第1の実施形態の第2変形例以下、本発明の第1の実施形態の第2変形例に係る半導体装置について図5を参照しながら説明する。図5に示すように、第2変形例に係るリードフレームは、ダイパッド301の突き出し部301cを薄板部に変えて、ダイパッド301と同様に厚板部により構成してもよい。第1の実施形態の第3変形例以下、本発明の第1の実施形態の第3変形例に係る半導体装置について図6を参照しながら説明する。図6に示すように、第3変形例に係るリードフレームは、各インナリード302、303が、各ボンディングパッド302a、303aに対してそれぞれ外側の側面と一致するように形成されている。このような構成のリードフレームであっても、第1の実施形態と同様の効果を得ることができる。第1の実施形態の第4変形例以下、本発明の第1の実施形態の第4変形例に係る半導体装置について図7を参照しながら説明する。図7に示すように、第4変形例に係るリードフレームは、各インナリード302、303が、各ボンディングパッド302a、303aに対してそれぞれ内側の側面と一致するように形成されている。このような構成のリードフレームであっても、第1の実施形態と同様の効果を得ることができる。第1の実施形態の第5変形例以下、本発明の第1の実施形態の第5変形例に係る半導体装置について図8を参照しながら説明する。図8a及び図8bに示すように、第5変形例に係るリードフレームは、該リードフレーム全体を、銅Cuを主成分とし、厚さが0.4mm~0.5mm程度の均一な薄板部材により構成している。第5変形例においては、第1のインナリード302及び第2のインナリード303は、金型によるプレス加工によって上方に屈曲された曲げ加工部305を有している。具体的には、各ボンディングパッド302a、303aの下面がダイパッド301の上面の高さとほぼ同一となるように曲げ加工する。なお、曲げ加工部305は、システム又はセット内の高周波回路部におけるボード上への実装形態によってその要否が決定されるため、設けない場合もある。また、各インナリード302、303の平面形状には、第3変形例又は第4変形例を適用してもよい。第1のインナリード302及び第2のインナリード303に曲げ加工部305を設ける場合には、第1のボンディングパッド302a及び第2のボンディングパッド303aの下側部分には、誘電体材料である封止樹脂材が充填される。従って、封止樹脂材から露出するダイパッド301の裏面がシステム又はセット内の高周波回路部におけるボード上の接地用パッドに半田付け等により電気的に接続されると、各ボンディングパッド302a、303aの下側に充填された封止樹脂材が接地容量成分、すなわち並列容量成分となる。この並列容量成分はプリマッチング機能として働くことにより、トランジスタの低インピーダンスが高インピーダンスへ変換される。その結果、半導体チップからアウタリードまでの高周波損失が低減されると共に、容量成分がプリマッチング機能を有することから、パッケージのリード端のインピーダンスとして50Ωに近いインピーダンスを実現できる。さらに、第5変形例に係る半導体装置を、システム又はセット内の高周波回路部のボード上に実装する際に、50Ω整合を取るための外付けのチップ容量素子、抵抗素子及びインダクタの部品点数を減らすことができると共に、広い周波数帯域のインピーダンス整合にも対応することができる。第1の実施形態の第6変形例以下、本発明の第1の実施形態の第6変形例に係る半導体装置について図9を参照しながら説明する。図9a及び図9bに示すように、第6変形例に係るリードフレームは、ダイパッド301に形成される切り欠き部301a、301bの平面形状を三角形状としている。これに合わせて、各インナリード302、303に設けるボンディングパッド302a、303aも、各切り欠き部301a、301bの斜辺である側面に沿うような平面形状を有している。第1の実施形態の第7変形例以下、本発明の第1の実施形態の第7変形例に係る半導体装置について図10を参照しながら説明する。図10a及び図10bに示すように、第7変形例に係るリードフレームは、ダイパッド301に形成される切り欠き部301a、301bの平面形状を凹状の円弧としている。これに合わせて、各インナリード302、303に設けるボンディングパッド302a、303aも、各切り欠き部301a、301bの凹状の円弧の側面に沿うような、凸状の円弧状を有している。なお、切り欠き部301a、301bの平面形状を、凹状の円弧に代えて、凸状の円弧としてもよい。この場合にも、各ボンディングパッド302a、303aの平面形状は、各切り欠き部301a、301bの円弧の側面に沿うようにする。第1の実施形態の第8変形例以下、本発明の第1の実施形態の第8変形例に係る半導体装置について図11を参照しながら説明する。図11に示すように、第8変形例に係るリードフレームは、第1のインナリード302、第2のインナリード303及び吊りリード304に曲げ加工部305を設けない構成としている。これにより、各インナリード302、303及び吊りリード304の上面は、ダイパッド301突き出し部301cの上面の高さとほぼ同等となる。但し、各インナリード302、303及び吊りリード304は、薄板部に形成される。上記のような、第6~第8の各変形例に係るリードフレームであっても、第1の実施形態と同様の効果を得ることができる。第2の実施形態以下、本発明の第2の実施形態に係る半導体装置について図12a及び図12bを参照しながら説明する。図12において、図1に示す構成部材と同一の構成部材には同一の符号を付し、相違する構成部材のみを説明する。図12a及び図12bに示すように、第2の実施形態に係るリードフレームの第1のインナリード302及び第2のインナリード303には、それぞれ各ボンディングパッド302a、303aの外側の端部がダイパッド301における互いに対向する側面インナリードの長手方向に平行な側面に沿い且つ間隔をおいて延びる第1の延長部302b及び第2の延長部303bが設けられている。ここで、各延長部302b、303bのダイパッド301側とダイパッド301の側面との間隔は、0.4mm~0.5mm程度である。各延長部302b、303bは、それぞれ高周波的な分布定数素子の先端開放型のスタブオープンスタブとして機能し、トランジスタのインピーダンスを50Ωに整合するために有効である。第1の実施形態において、接地面に対する並列容量が増えると、プリマッチング機能によって、50Ω整合に寄与することを説明した。並列容量成分の周波数依存性は、分布定数素子の先端開放型のスタブオープンスタブの周波数依存性とほぼ同等である。但し、オープンスタブのスタブ長は、所望の周波数の電気長として波長の4分の1以下である。従って、半導体装置を伝送する高周波信号の周波数によってオープンスタブの長さが変わるため、第1の延長部302b及び第2の延長部303bの最適な長さは、周波数に応じて変わることになる。このため、実際には、各延長部302b、303bにおける先端部突き出し部301cと反対側の端部の位置は、ダイパッド301における突き出し部301cと反対側の側面から、各ボンディングパッド302a、303aとの接続位置までの間で、その長さが適当な値に調整される。なお、第1の延長部302bの長さと第2の延長部303bの長さとは互いに異なっていてもよい。各ボンディングパッド302a、303aの下側部分を含め、各延長部302b、303bの下側部分にも、誘電体材料である封止樹脂材が充填される。従って、封止樹脂材から露出するダイパッド301の裏面がシステム又はセット内の高周波回路部におけるボード上の接地用パッドに半田付け等により電気的に接続されると、各延長部302b、303bの下側に充填された封止樹脂材が接地容量成分、すなわち並列容量成分となる。この並列容量成分はプリマッチング機能として働くため、パッケージのリード端のインピーダンスとして50Ωに近いインピーダンスを実現できる。このため、本半導体装置パッケージをシステム又はセット内の高周波回路部におけるボード上に実装する際に、50Ω整合を取るため外付けのチップ容量素子、抵抗素子及びインダクタの部品点数を減らすことができると共に、広い周波数帯域のインピーダンス整合に対応することができる。図13a~図13cに、並列容量成分の周波数依存性が分布定数素子の先端開放型のスタブの周波数依存性とほぼ同等であることを説明する。図13aは、始点インピーダンスZ0に直列素子Zsとして、インダクタンス成分Lを挿入した場合の矢印の方向を見たスミスチャート上でのインピーダンスの軌跡を示している。図13bは、始点インピーダンスZ0に並列素子Ypとして、キャパシタンス成分を挿入した場合の矢印の方向を見たアドミタンスチャート上でのインピーダンスの軌跡を示している。また、図13cは、始点インピーダンスZ0に並列素子Ypとして、インダクタンス成分を挿入した場合の矢印の方向を見たアドミタンスチャート上でのインピーダンスの軌跡を示している。スミスチャートは、インピーダンスと反射係数との関係を図表化しており、アドミタンスチャートは、アドミタンスと反射係数との関係を図表化している。スミスチャートは直列回路素子の取り扱いに適し、アドミタンスチャートは並列回路素子の取り扱いに適している。いずれのチャートでも、インピーダンス又はアドミタンスを基準となる特性インピーダンスで正規化して表示する。一般に、特性インピーダンス50Ωが基準となる。前述したように、ダイパッド301の裏面は、封止樹脂材で覆われずに露出している。この露出部分が、接地用端子及び放熱経路として高周波デバイス又はパワーデバイスの実装用基板への実装時には重要な役割を果たす。すなわち、ダイパッド301の裏面は、システム又はセット内の高周波回路部におけるボード上の接地用パッドに半田付け等により電気的に接続される。また、第1のボンディングパッド302の上面及び第2のボンディングパッド303の上面と、ダイパッド301の上面とはほぼ同一の高さに配置される。これにより、ダイパッド301の上に固着された半導体チップ310と第1のボンディングパッド302及び第2のボンディングパッド303との間を電気的に接続する第1のワイヤ311及び第2のワイヤ312は、接地電位面として機能するダイパッド301との間隔が小さくなるため、対接地容量成分、すなわち並列容量成分が増えることになる。この並列容量成分により、トランジスタの低インピーダンスが高インピーダンスへ変換されていくため、半導体チップからアウタリードまでの高周波の損失が低減される。その上、並列容量成分はプリマッチング機能を有するため、パッケージのリード端のインピーダンスとして50Ωに近いインピーダンスを実現できる。なお、第2の実施形態に係るリードフレームの製造方法は、図3で示した第1の実施形態に係るリードフレームの製造方法と同等であるが、各インナリード302、303のボンディングパッド302a、303aが延長された延長部302b、303bを薄板部から、各ボンディングパッド302a、303aと一体に打ち抜く工程が異なる。第2の実施形態においても、上記の構成により、第1の実施形態で説明した3つの効果に加え、下記に示す第4の効果を得られるため、高性能な高出力電力増幅器を含む樹脂モールドパッケージ品を実現することができる。第4の効果は、第1のボンディングパッド302aの第1の延長部302b及び第2のボンディングパッド303aの第2の延長部303bが、高周波的な分布定数素子として先端開放型のスタブオープンスタブとして機能し、等価的に並列容量の増加をもたらす。この増加した並列容量のプリマッチング機能により、トランジスタの低インピーダンスが高インピーダンスへ変換されていくため、半導体チップからアウタリードまでの高周波損失が低減されると共に、パッケージのリード端のインピーダンスとして50Ωに近いインピーダンスを実現できる。第2の実施形態の第1変形例以下、本発明の第2の実施形態の第1変形例に係る半導体装置について図14を参照しながら説明する。図14に示すように、第1変形例に係るリードフレームは、各インナリード302、303が、ボンディングパッド302a、303aに対してそれぞれ外側の側面と一致するように形成され、延長部302b、303bの長手方向の中心線とそれぞれ一致するように形成されている。このような構成のリードフレームであっても、第2の実施形態と同様の効果を得ることができる。第2の実施形態の第2変形例以下、本発明の第2の実施形態の第2変形例に係る半導体装置について図15を参照しながら説明する。図15に示すように、第2変形例に係るリードフレームは、各インナリード302、303が、各ボンディングパッド302a、303aに対してそれぞれ内側の側面と一致するように形成されている。このような構成のリードフレームであっても、第2の実施形態と同様の効果を得ることができる。なお、インナリードのボンデイングパッドとの接続位置は、ボンデイングパッドの外側部分から内側部分の間で任意の位置に設定可能である。第2の実施形態の第3変形例以下、本発明の第2の実施形態の第3変形例に係る半導体装置について図16を参照しながら説明する。図16a及び図16bに示すように、第3変形例に係るリードフレームは、先端開放型のスタブオープンスタブを、各ボンディングパッド302a、303aと一体に形成するのではなく、各ボンディングパッド302a、303aとは別体の第3のインナーリード321及び第4のインナーリード322として形成している。具体的には、第3のインナーリード321は、第1のインナリード302の外側で、且つダイパッド301の側面に平行に延びる第1の延長部321aを有している。また、第4のインナーリード322は、第2のインナリード303の外側で、且つダイパッド301の側面に平行に延びる第2の延長部322aを有している。第3のインナリード321の第1の延長部321aを高周波的な分布定数素子の先端開放型のスタブとして機能させるために、第3のインナリード321は、第3のワイヤ323によって第1のボンディングパッド302aと電気的に接続されている。同様に、第4のインナリード322は、第4のワイヤ324によって第2のボンディングパッド303aと電気的に接続されている。なお、本パッケージをシステム又はセット内の高周波回路部におけるボード上に実装する際には、第3のインナリード321及び第4のインナリード322のアウタリード側は、非接続NC:NonConnectinであってもよい。また、チップ容量素子等を電気的に接続しておけば、上述したプリマッチング機能を果たす。また、第1の実施形態の第5変形例のように、リードフレームの厚さを0.4mm~0.5mm程度の均一な厚さの薄板材とし、該薄板材から、ダイパッド301、第1のインナリード302、第2のインナリード303及び吊りリード304を形成し、第1のボンディングパッド302a及び第2のボンディングパッド303aの外側の一部分からそれぞれ延長部302b、303bを形成してもよい。この場合には、第1の実施形態の第5変形例のように、各ボンディングパッド302a、303a及びその延長部302b、303bは、それらの下面がダイパッド301の上面の高さとほぼ同一となるように曲げ加工する。また、第2の実施形態及びその変形例においても、ダイパッド301に形成する切り欠き部301a、301bの平面形状については、第1の実施形態の図9及び図10の平面形状を適用可能である。第3の実施形態以下、本発明の第3の実施形態に係る半導体装置について図17a及び図17bを参照しながら説明する。図17において、図12に示す構成部材と同一の構成部材には同一の符号を付し、相違する構成部材のみを説明する。図17a及び図17bに示すように、第3の実施形態に係るリードフレームにおいては、第1のボンディングパッド302aの第1の延長部302bの端部及び第2のボンディングパッド303aの第2の延長部303bの端部が、それぞれ突起状の第1の接続部302c及び第2の接続部303cによってダイパッド301と電気的に接続されている。パッケージとして、封止樹脂材から露出するダイパッド301を、システム又はセット内の高周波回路部におけるボード上の接地用パッドに半田付け等により電気的に接続すると、第1の延長部302b及び第2の延長部303bは共に接地電位となる。これにより第1の延長部302b及び第2の延長部303bは、高周波的な分布定数素子の先端短絡型のスタブショートスタブとして機能することになる。従って、半導体装置を伝送する高周波信号の周波数によって先端短絡型のスタブの長さが変わるため、第1の延長部302b及び第2の延長部303bの最適な長さは、周波数に応じて変わることになる。このため、実際には、各延長部302b、303bにおける突き出し部301cと反対側の端部の位置は、ダイパッド301における突き出し部301cと反対側の側面から、各ボンディングパッド302a、303aとの接続位置までの間で、その長さが適当な値に調整される。なお、第1の延長部302bと第2の延長部303bと互いの長さは異なっていてもよい。また、第1の接続部302c及び第2の接続部303cは、プレス加工ではなく、エッチング加工により形成することができる。ところで、図13cに示すように、トランジスタの入力インピーダンス位置に対して、例えば、ボンディングワイヤ又はリードのインダクタンス成分が加わった後のインピーダンス位置としてリアクタンス成分が負となる容量性領域にある場合に、先端短絡型のスタブは、50Ω整合するために有効に機能する。なお、図13cは、アドミタンスチャートに先端短絡型のスタブが付加された場合のインピーダンスの軌跡を示している。第3の実施形態においては、半導体チップ310におけるワイヤボンディング用ゲートパッド402と真性領域401との間に、図18a及び図18bに示すように、トランジスタに電圧を印加して生じる直流電流を阻止する容量素子部405を挿入する必要がある。容量素子は、半導体チップ310のワイヤボンディング用ゲートパッド402と真性領域401との間に容量素子部405を設ける構成に代えて、半導体チップ310と第1のボンディングパッド302a及び第2のボンディングパッド303aとの間に、容量素子を含むチップをダイパッド301上に実装する構成としてもよい。ここで、容量素子を含むチップには、半導体基板上に形成された容量素子又はセラミック基板上に形成された平行平板型素子を用いることができる。なお、本実施形態において、ショートスタブ機能を有するリードを、半導体チップ310からみて片側だけに設ける場合においても容量素子の適用は可能である。例えば、ショートスタブ機能を有するリートが第1のインナリード302だけの場合、半導体チップ310と第1のボンディングパッド302aとの間に、容量素子を含むチップをダイパッド301の上に実装する構成としてもよい。また、本実施形態に限らず、第1及び第2の実施形態におけるオープンスタブ機能を有するリードを、半導体チップ310からみて片側だけに設ける場合においても、上記と同様に容量素子の適用は可能である。第3の実施形態の第1変形例以下、本発明の第3の実施形態の第1変形例に係る半導体装置について図19を参照しながら説明する。図19に示すように、第1変形例に係るリードフレームは、第1のボンディングパッド302aの第1の延長部302b及び第2のボンディングパッド303aの第2の延長部303bに設ける突起状の各接続部302c、303cに代えて、第3のワイヤ323及び第4のワイヤ324によってそれぞれダイパッド301と電気的に接続されている。このようにしても、ダイパッド301の電位が接地電位とされた場合には、第1の延長部302b及び第2の延長部303bは、高周波的な分布定数素子の先端短絡型のスタブとして機能する。この動作原理と具体的な構成は、第3の実施形態に示したとおりである。なお、第3のワイヤ323及び第4のワイヤ324の接続位置は、ダイパッド301における各延長部302b、303bと対向する側面の任意の位置でよく、また複数の箇所に設けても、第3の実施形態と同様の効果を得ることができる。第3の実施形態の第2変形例以下、本発明の第3の実施形態の第2変形例に係る半導体装置について図20を参照しながら説明する。図20に示すように、第2変形例に係るリードフレームには、第1のボンディングパッド302aの第1の延長部302b及び第2のボンディングパッド303aの第2の延長部303bの各端部に、それぞれダイパッド301の側面に向かって張り出し、且つ空隙330を有する第1の張り出し部302d及び第2の張り出し部303dを設けている。各張り出し部302d、303dとダイパッド301との空隙330は、封止樹脂材により充填される。この空隙330に充填された封止樹脂材によって、各張り出し部302d、303dには容量成分が生じる。この生じた容量成分により、第1の延長部302b及び第2の延長部303bは、高周波的な分布定数素子の先端短絡型のスタブショートスタブとして機能する。なお、第2変形例においては、第3の実施形態及び第1変形例のような、直流成分を阻止DCブロックする容量素子部405は必ずしも必要ではない。また、動作原理と具体的な構成は、第3の実施形態に示したとおりであり、第3の実施形態と同様の効果を得ることができる。なお、用いる周波数にもよるが、各張り出し部302d、303dとダイパッド301の側面との間の空隙330の寸法は、各延長部302b、303bと該延長部302b、303bと対向するダイパッド301の側面との間の寸法の30~80程度に設定することが好ましい。具体的には、空隙330の寸法は0.3mm~0.4mm程度とする。第3の実施形態の第3変形例以下、本発明の第3の実施形態の第3変形例に係る半導体装置について図21を参照しながら説明する。図21に示すように、第3変形例においては、各張り出し部302d、303dは、ダイパッド301の対向する側面の中央部付近に設けられている。すなわち、各張り出し部302d、303dは各延長部302b、303bの側面の任意の位置でよく、また複数の箇所に設けても、第3の実施形態と同様の効果を得ることができる。第3の実施形態の第4変形例以下、本発明の第3の実施形態の第4変形例に係る半導体装置について図22を参照しながら説明する。図22a及び図22bに示すように、第4変形例に係るリードフレームには、第1のボンディングパッド302aの第1の延長部302b及び第2のボンディングパッド303aの第2の延長部303bの各端部に、それぞれ下方に向かって突き出す第1の突起部302e及び第2の突起部303eを設けている。これらの突起部302e、303eは、例えば曲げ加工等によって形成することができる。各突起部302e、303eの下面は、ダイパッド301の下面と互いの高さが揃うように形成されている。従って、本リードフレームが、樹脂封止領域313において、封止樹脂材により封止された際に、ダイパッド301の裏面に加え、各突起部302e、303eの下面が封止樹脂材から露出する。第4変形例に係るパッケージにおけるダイパッド301、第1の突起部302e及び第2の突起部303eが、システム又はセット内の高周波回路部におけるボード上の接地用パッドに半田付け等によって電気的に接続されると、第1の突起部302e及び第2の突起部303eは共に接地電位となる。これにより、第1のインナリード302の第1の延長部302b及び第2のインナリード303の第2の延長部303bは、高周波的な分布定数素子の先端短絡型のスタブショートスタブとして機能する。この動作原理と具体的な構成は、第3の実施形態に示したとおりである。第3の実施形態の第5変形例以下、本発明の第3の実施形態の第5変形例に係る半導体装置について図23を参照しながら説明する。図23に示すように、第5変形例においては、各突起部302e、303eは、ダイパッド301の対向する側面の中央部付近に設けられている。すなわち、各突起部302e、303eは各延長部302b、303bの下面の任意の位置でよく、また複数の箇所に設けても、第3の実施形態と同様の効果を得ることができる。第3の実施形態の第6変形例以下、本発明の第3の実施形態の第6変形例に係る半導体装置について図24を参照しながら説明する。図24に示すように、第6変形例に係るリードフレームは、第1のインナリード302の第1の延長部302bに形成される容量生成用の第1の張り出し部に突起部を設け、第1の接地型張り出し部302fとしている。同様に、第2のインナリード303の第2の延長部303bに形成される容量生成用の第2の張り出し部に突起部を設け、第2の接地型張り出し部303fとしている。この構成により、第2変形例の構成と第4変形例の構成とを併せ持つリードフレームを得ることができる。従って、その効果も第2変形例の効果と第4変形例の効果とを併せ持つことになる。なお、各接地型張り出し部302f、303fは各延長部302b、303bの任意の位置でよく、また複数の箇所に設けてもよい。また、各インナリード302、303の平面形状は、第2の実施形態の第1変形例又は第2変形例に係る形状を適用することができる。第3の実施形態の第7変形例以下、本発明の第3の実施形態の第7変形例に係る半導体装置について図25を参照しながら説明する。図25a及び図25bに示すように、第7変形例に係るリードフレームは、第4変形例の変形例であって、先端短絡型のスタブショートスタブを、各ボンディングパッド302a、303aと一体に形成するのではなく、各ボンディングパッド302a、303aとは別体の第3のインナーリード321及び第4のインナーリード322として形成している。具体的には、第3のインナーリード321は、第1インナリード302の外側で、且つダイパッド301の側面に平行に延びる第1の延長部321aを有している。また、第4のインナーリード322は、第2インナリード303の外側で、且つダイパッド301の側面に平行に延びる第2の延長部322aを有している。さらに、第3のインナリード321の第1の延長部321a及び第2のインナリード322の第2の延長部322aの各端部に、それぞれ下方に向かって突き出す第1の突起部321b及び第2の突起部322bを設けている。各突起部321b、322bの下面は、ダイパッド301の下面と互いの高さが揃うように形成されている。従って、本リードフレームが、樹脂封止領域313において、封止樹脂材により封止された際に、ダイパッド301の裏面に加え、各突起部321b、322bの下面が封止樹脂材から露出する。第7変形例に係るパッケージにおけるダイパッド301、第1の突起部321b及び第2の突起部322bが、システム又はセット内の高周波回路部におけるボード上の接地用パッドに半田付け等によって電気的に接続されると、第1の突起部321b及び第2の突起部322bは共に接地電位となる。これにより、第3のインナリード321の第1の延長部321a及び第4のインナリード322の第2の延長部322aは、高周波的な分布定数素子の先端短絡型のスタブショートスタブとして機能する。この動作原理と具体的な構成は、第3の実施形態に示したとおりである。なお、各突起部321b、322bは各延長部321a、322aの下面の任意の位置でよく、また複数の箇所に設けても、第3の実施形態と同様の効果を得ることができる。また、第3のインナリード321の第1の延長部321a及び第4のインナリード322の第2の延長部322aに、それらの下面から下方に突き出す突起部321b、322bを設ける代わりに、図17に示すように、それぞれダイパッド301の側面と接続する接続部を任意の位置に設けることにより、第1の延長部321a及び第2の延長部322aのそれぞれ接地電位に設定してもよい。また、第1の実施形態の第5変形例のように、リードフレーム全体を厚さが0.4mm~0.5mm程度の均一な薄板部材により構成する場合には、第3の実施形態の第1変形例のように、各延長部302b、303bにそれぞれ第3のワイヤ323及び第4のワイヤ324を接続する形態、第3の実施形態の第2変形例及び第3変形例のように、各延長部302b、303bにそれぞれ張り出し部302d、303dを設ける形態、さらには、第3の実施形態の第7変形例を適用可能である。また、第3の実施形態及びその変形例に係るリードフレームの製造方法については、第1の実施形態に係るリードフレームの製造方法を適用可能である。また、第3の実施形態及びその変形例においても、ダイパッド301に形成する切り欠き部301a、301bの平面形状については、第1の実施形態の図9及び図10の平面形状を適用可能である。第4の実施形態以下、本発明の第4の実施形態に係る半導体装置について図26a及び図26bを参照しながら説明する。図26aに示すように、第4の実施形態に係る半導体装置は、半導体チップ310をリードフレームに保持する樹脂封止型パッケージの形態を採る。第4の実施形態に係るリードフレームは、厚さが1mm~2mm程度の厚板部と、厚さが0.4mm~0.5mm程度の薄板部とを有し、銅Cuを主成分とした異形材フレームとして構成されている。第1の実施形態と同様に、上面に半導体チップ310を保持するダイパッド301は厚板部に形成され、第1のインナリード302、第2のインナリード303及び吊りリード304は薄板部に形成される。第1のインナリード302及び第2のインナリード303におけるダイパッド301側の各端部には、各インナリード302、303よりも幅広の第1のボンディングパッド302a及び第2のボンディングパッド303aが設けられている。第4の実施形態の特徴として、ダイパッド301に、第1のインナリード302の第1のボンディングパッド302a及び第2のインナリード303の第2のボンディングパッド303を間隔をおいて配置する切り欠き部301a、301bを設ける代わりに、各ボンディングパッド302a、303aが、ダイパッド301の各隅部の上方に互いに重なる交差するように形成している。ここで、ダイパッド301の上面と、各ボンディングパッド302a、303aの下面の間隔とは、ほぼ薄板部の厚さ相当である。ダイパッド301の上面には、例えば高周波デバイスである半導体チップ310がダイボンディング材によって固着されている。該半導体チップ310の上面に形成されたワイヤボンディング用パッド図2参照は、第1のインナリード302及び第2のインナリード303の各ボンディングパッド302a、303aと第1のワイヤ311及び第2のワイヤ312によってそれぞれ電気的に接続される。ここで、ワイヤ311、312同士の長さはほぼ同等である。半導体チップ310のダイパッド301上におけるダイボンド位置は、ワイヤ311、312の長さを短くしたい場合、又は複数本のワイヤの長さを同等にしたい場合に対応して任意の位置が可能である。但し、いずれの場合も、ダイボンド位置は、半導体チップ310の中心位置がダイパッド301の中心位置よりもボンディングパッド302a、303a側に位置するようにする。ダイボンディング材には、第1の実施形態で説明した部材を用いることができる。また、各ワイヤ311、312は1本ずつとしているが、インダクタンス低減及び許容電流容量を高くする等の目的により、複数本としてもよい。半導体チップ310は、例えば、窒化ガリウムGaN系化合物半導体からなるヘテロ接合電界効果型トランジスタHFETを用いることができる。また、半導体チップ310の厚さは100μmである。なお、半導体チップ310は、GaN系半導体に限られず、第1の実施形態で示した他のトランジスタも適用可能である。第4の実施形態においても、半導体チップ310を含むダイパッド301及びボンディングパッド302a、303aは、樹脂封止領域313がエポキシ等の封止樹脂材によって封止されている。このとき、ダイパッド301の半導体チップ310と反対側の面裏面は、封止樹脂材で覆われずに露出している。このダイパッド301の露出部分は、接地用端子及び放熱経路として、高周波デバイス又はパワーデバイスをダイパッド301に実装した後に重要な役割を果たす。さらに、この露出部分は、システム又はセット内の高周波回路部におけるボード上の接地用パッドに半田付け等によって電気的に接続される。インナリード302、303の第1のボンディングパッド302aの下側部分及び第2のボンディングパッド303aの下側部分には、誘電体材料である封止樹脂材が充填されている。従って、封止樹脂材から露出するダイパッド301の裏面がシステム又はセット内の高周波回路部におけるボード上の接地用パッドに半田付け等により電気的に接続されると、各インナリード302、303の下側に充填された封止樹脂材が接地容量成分、すなわち並列容量成分となる。この並列容量成分はプリマッチング機能として働くため、パッケージのリード端のインピーダンスとして50Ωに近いインピーダンスを実現できる。また、各ボンディングパッド302a、303aとダイパッド301上の半導体チップ310との間を電気的に接続するワイヤ311、312は、接地電位面として機能するダイパッド301との間隔を十分に小さくすることにより、対接地容量成分、すなわち並列容量成分が増えることになる。これにより、トランジスタの低インピーダンスが高インピーダンスへ変換されていくため、半導体チップからアウタリードまでの高周波損失が低減される。その上、容量性分のプリマッチング機能によって、パッケージのリード端のインピーダンスとして50Ωに近いインピーダンスを実現できる。このように、第4の実施形態によると、半導体チップ310の各パッドからインナーリード302、303のボンディングパッド302a、303aへのワイヤ長を短縮し、且つワイヤ長を均等としている。このため、インナリード302、303自体の寄生インダクタンス成分を小さくすることができる。その上、各ワイヤ311、312と各インナリード302、303との対接地容量成分が増加するため、半導体チップからアウタリードまでの高周波損失を低減することができる。その結果、高性能な高出力電力増幅器の樹脂モールドパッケージ品を実現できる。また、本半導体装置パッケージをシステム又はセット内の高周波回路部におけるボード上に実装する際に、50Ω整合を取るための外付けのチップ容量素子、抵抗素子及びインダクタの部品点数を減らすことができると共に、広い周波数帯域のインピーダンス整合にも対応できるという利点がある。製造方法次に、第4の実施形態に係るリードフレームの製造方法の一例について図27a~図27dを参照しながら説明する。まず、図27aに示すように、厚板部及び薄板部を有する金属板301Aをスタンピング加工で打ち抜くことにより、図27bに示すダイパッド301、第1のインナリード302、第2のインナリード303及び吊りリード304を形成する。なお、リードフレームは、スタンピング加工に限られず、エッチングにより形成可能な厚さであれば、エッチング加工により形成してもよい。続いて、第1のインナリード302、第2のインナリード303及びダイパッド301の必要な部分に銀めっきを施す。また、このスタンピング加工によって、角部又は隅部を斜めに削る加工である面取り形状や、窪み等の複雑な横断面形状を、各インナリード302、303及びダイパッド301の少なくとも一方に形成することができる。次に、図27cに示すように、例えば、プレス法により、吊りリード304に曲げ角が小さいクランク状で上方に屈曲する第1の曲げ加工部304aを形成する。これにより、各インナリード302、303と吊りリード304のアウタリード側とは、ダイパッド301の上面よりも上方に移動する。なお、この段階では、各インナリード302、303及び吊りリード304は図示しないリードフレームによって互いに接続されている。また、ここでは、図3cに示す製造方法により形成する曲げ加工と比べて、第1の曲げ加工部304aをダイパッド301の上面と平行な方向に長くなるように形成している。次に、図27dに示すように、プレス法等により、吊りリード304における第1の曲げ加工部304aの近傍部分に対して、第1のインナリード302及び第2のインナリード303が共にダイパッド301の上面に対して平行な方向に移動してダイパッド301の上方に配置されるように第2の曲げ加工部304bを形成する。続いて、図示はしていないが、第1の実施形態と同様に、半導体チップ310をダイパッド301の上面の所定の位置に固着する。具体的には、図26bに示すように、半導体チップ310は、その中心位置がダイパッド301の中心位置よりもボンディングパッド302a、303a側に位置するように固着する。続いて、図2に示した半導体チップ310上のワイヤボンディング用ゲートパッド402及びドレインパッド404と、各ボンディングパッド302a、303aとを、第1のワイヤ311及び第2のワイヤ312によってそれぞれ電気的に接続する。その後、樹脂封止領域313をエポキシ等の封止樹脂材によって封止する。なお、吊りリード304の第2の曲げ加工部304bは、樹脂封止領域313から露出してもよい。なお、本実施形態においても、図2に示すレイアウトを適用し、図26に示すボンディングパッド302aをゲート側とし、ボンディングパッド303aをドレイン側として配置して、ソース接地をする場合のレイアウトである。その後、第1のインナリード302、第2のインナリード303の各アウタリードには、錫Sn等のめっきが施され、これらアウタリードが、周囲のフレームから切断されて所望の半導体装置を得る。以上の製造方法により、下記の3つの効果を得られるため、高性能な高出力電力増幅器を含む樹脂モールドパッケージ品を得ることができる。第1に、ダイパッドとインナリードとの間の高低差ができる限り小さくなるように、インナリードの端部であるボンディングパッドをダイパッドの上方に配置して、半導体チップとボンディングパッドとの距離を小さくすることにより、各ワイヤの長さを短縮できる。その結果、ワイヤによる寄生インダクタンスを低減できると共に、半導体チップからアウタリードまでの高周波損失を低減できる。第2に、ワイヤ及びインナリードの対接地容量成分が増加するため、トランジスタの低インピーダンスが高インピーダンスへ変換されていく。このため、半導体チップからアウタリードまでの高周波損失が低減される。その上、対接地容量成分がプリマッチング機能を持つため、パッケージのリード端のインピーダンスとして50Ωに近いインピーダンスを実現できる。従って、本実施形態に係るパッケージをシステム又はセット内の高周波回路部におけるボード上に実装する際に、50Ω整合を取るためのボード上に実装する外付けのチップ容量素子、抵抗素子及びインダクタの部品点数を減らすことができ、その上、広い周波数帯域のインピーダンス整合に対応できる。第3に、半導体チップとインナリードのボンディングパッドとの間を接続するワイヤの長さを均等にすることができる。これにより、半導体チップに入力される高周波信号の位相と該半導体チップから出力される高周波信号の位相とが揃うため、高出力電力増幅器として、出力電力及び利得の低下を防止することができる。第4の実施形態の第1変形例以下、本発明の第4の実施形態の第1変形例に係る半導体装置について図28を参照しながら説明する。図28a及び図28bに示すように、第1変形例に係るリードフレームは、第1のインナリード302及び第2のインナリード303のそれぞれに、各ボンディングパッド302a、303aの外側の端部がダイパッド301における互いに対向する側面インナリードの長手方向に平行な側面に沿い且つ間隔をおいて延びる第1の延長部302b及び第2の延長部303bが設けられている。第1の延長部302b及び第2の延長部303bは、高周波的な分布定数素子の先端開放型のスタブオープンスタブとして機能し、トランジスタのインピーダンスを50Ω整合するために有効である。第1の実施形態で説明したように、接地面に対する並列容量成分が増えると、この並列容量成分は、プリマッチング機能により50Ω整合に寄与する。また、第2の実施形態で説明したように、並列容量成分の周波数依存性は、分布定数素子のオープンスタブの周波数依存性とほぼ同等である。但し、オープンスタブのスタブ長は、所望の周波数の電気長として波長の4分の1以下である。従って、半導体装置を伝送する高周波信号の周波数によってオープンスタブの長さが変わるため、第1の延長部302b及び第2の延長部303bの最適な長さは、周波数に応じて変わることになる。このため、実際には、各延長部302b、303bにおける吊りリード304と反対側の端部の位置は、ダイパッド301における吊りリード304と反対側の端面から、各ボンディングパッド302a、303aとの接続位置までの間で、その長さが適当な値に調整される。なお、第1の延長部302bの長さと第2の延長部303bの長さとは互いに異なっていてもよい。各ボンディングパッド302a、303aの下側部分を含め、延長部302b、303bの下側部分にも、誘電体材料である封止樹脂材が充填される。従って、封止樹脂材から露出するダイパッド301の裏面がシステム又はセット内の高周波回路部におけるボード上の接地用パッドに半田付け等により電気的に接続されると、各延長部302b、303bの下側に充填された封止樹脂材が接地容量成分、すなわち並列容量成分となる。この並列容量成分はプリマッチング機能として働くため、パッケージのリード端のインピーダンスとして50Ωに近いインピーダンスを実現できる。このため、本半導体装置パッケージをシステム又はセット内の高周波回路部におけるボード上に実装する際に、50Ω整合を取るため外付けのチップ容量素子、抵抗素子及びインダクタの部品点数を減らすことができると共に、広い周波数帯域のインピーダンス整合に対応することができる。第4の実施形態の第2変形例以下、本発明の第4の実施形態の第2変形例に係る半導体装置について図29を参照しながら説明する。図29a及び図29bに示すように、第2変形例に係るリードフレームは、先端開放型のスタブオープンスタブを、各ボンディングパッド302a、303aと一体に形成するのではなく、各ボンディングパッド302a、303aとは別体の第3のインナーリード321及び第4のインナーリード322として形成している。具体的には、第3のインナーリード321は、第1インナリード302の外側で、且つダイパッド301の側面に平行に延びる第1の延長部321aを有している。また、第4のインナーリード322は、第2インナリード303の外側で、且つダイパッド301の側面に平行に延びる第2の延長部322aを有している。第3のインナリード321の第1の延長部321aを高周波的な分布定数素子の先端開放型のスタブとして機能させるために、第3のインナリード321は、第3のワイヤ323によって第1のボンディングパッド302aと電気的に接続されている。同様に、第4のインナリード322は、第4のワイヤ324によって第2のボンディングパッド303aと電気的に接続されている。なお、本パッケージをシステム又はセット内の高周波回路部におけるボード上に実装する際には、第3のインナリード321及び第4のインナリード322のアウタリード側は、非接続NC:NonConnectinであってもよい。また、チップ容量素子等を電気的に接続しておけば、上述したプリマッチング機能を果たす。第4の実施形態の第3変形例以下、本発明の第4の実施形態の第3変形例に係る半導体装置について図30を参照しながら説明する。図30a及び図30bに示すように、第3変形例に係るリードフレームは、第1のボンディングパッド302aの第1の延長部302bの端部及び第2のボンディングパッド303aの第2の延長部303bの端部が、それぞれ第3のワイヤ323及び第2のワイヤ324によってダイパッド301と電気的に接続されている。パッケージとして、封止樹脂材から露出するダイパッド301を、システム又はセット内の高周波回路部におけるボード上の接地用パッドに半田付け等により電気的に接続すると、第1の延長部302b及び第2の延長部303bは共に接地電位となる。これにより第1の延長部302b及び第2の延長部303bは、高周波的な分布定数素子の先端短絡型のスタブショートスタブとして機能することになる。この動作原理と具体的な構成は、第3の実施形態に示したとおりである。なお、各ワイヤ323、324は各延長部302b、303bの任意の位置でよく、また複数の箇所に設けても、同様の効果を得ることができる。第4の実施形態の第4変形例以下、本発明の第4の実施形態の第4変形例に係る半導体装置について図31を参照しながら説明する。図31a及び図31bに示すように、第4変形例に係るリードフレームは、第2変形例に係るリードフレームに先端短絡型のスタブショートスタブとして機能させる構成である。具体的には、第1のボンディングパッド302aの第1の延長部302bの端部及び第2のボンディングパッド303aの第2の延長部303bの端部とダイパッド301とを、それぞれ第5のワイヤ325及び第6のワイヤ326によって電気的に接続している。パッケージとして、封止樹脂材から露出するダイパッド301を、システム又はセット内の高周波回路部におけるボード上の接地用パッドに半田付け等により電気的に接続すると、第1の延長部302b及び第2の延長部303bは共に接地電位となる。これにより第1の延長部302b及び第2の延長部303bは、高周波的な分布定数素子の先端短絡型のスタブショートスタブとして機能する。この動作原理と具体的な構成は、第3の実施形態に示したとおりである。なお、第5のワイヤ325及び第6のワイヤ326は各延長部302b、303bの任意の位置でよく、また複数の箇所に設けても、同様の効果を得ることができる。また、第1の実施形態の第5変形例のように、リードフレーム全体を厚さが0.4mm~0.5mm程度の均一な薄板部材により構成する場合でも、図26、図28、図29、図30及び図31の各形態を適用可能である。なお、上記の第1~第4の実施形態においては、FETのソース接地について説明したが、半導体装置を有する回路によってはFETのドレイン接地の場合であっても、また、ゲート接地の場合であっても、本発明は適用可能である。また、半導体チップ310としてバイポーラトランジスタを用い、ベース接地をする場合においても適用可能であり、また、エミッタ接地又はコレクタ接地の場合においても、本発明は適用可能である。すなわち、半導体装置を有する回路の接地方式に応じて半導体チップの各端子の配置を決めればよく、その端子の配置に応じて本発明は適用可能である。