"薄膜トランジスタ素子を含む駆動部が複数、マトリクス状に配置されてなるトランジスタアレイ基板と、前記トランジスタアレイ基板上に形成され、前記複数の駆動部に対応する各領域の一部分にコンタクトホールが形成された層間絶縁膜と、前記層間絶縁膜上に前記複数の駆動部に対応してマトリクス状に配置された複数の画素電極を備え、前記複数の駆動部には、欠陥の駆動部が一部に含まれており、前記複数の画素電極のうち、欠陥の駆動部にそれぞれ対応するものを第1画素電極と、欠陥でない駆動部にそれぞれ対応するものを第2画素電極と称した場合、前記第2画素電極の各々は、一部が対応するコンタクトホールに入り込むように形成されており、前記第2画素電極のそれぞれのコンタクトホールに入り込んでいる部分が、対応する駆動部の給電パッドとコンタクトすることで、前記第2画素電極のそれぞれが、対応する駆動部に電気的に接続されており、前記第1画素電極のそれぞれは、対応する駆動部と電気的に非接続に保たれており、前記第1画素電極のそれぞれは、隣接する第2画素電極の何れかと導電性材料からなる接続部により接続され、前記接続部のそれぞれは、前記第1画素電極から前記隣接する第2画素電極に至る当該接続部のそれぞれが形成された全領域で、前記層間絶縁膜に接した状態で形成されている表示パネル。前記複数の画素電極および前記接続部のそれぞれは、同一材料からなり、前記第1画素電極、前記隣接する第2画素電極、および前記接続部のそれぞれは、一体形成されている請求項1に記載の表示パネル。電極材料膜における、前記複数の画素電極および前記接続部のそれぞれに当たる部分が、レジスト材料で覆われた状態でエッチングされることにより、前記第1画素電極、前記隣接する第2画素電極、および前記接続部のそれぞれは、一体形成されている請求項2に記載の表示パネル。前記接続部のそれぞれは、絶縁部で被覆されている請求項2または3に記載の表示パネル。前記絶縁部は、前記複数の画素電極を区画する隔壁である請求項4に記載の表示パネル。少なくとも一つの第1画素電極は分割されており、分割された第1画素電極のそれぞれは、当該第1画素電極に隣接する、別々の第2画素電極に接続されている請求項1~5の何れか1項に記載の表示パネル。前記第1画素電極のそれぞれは、対応する駆動部の前記薄膜トランジスタ素子における、当該第1画素電極のそれぞれへの給電経路が切断されることにより、対応する欠陥の駆動部と電気的に非接続に保たれている請求項1~5の何れか1項に記載の表示パネル。前記第1画素電極のそれぞれは、対応するコンタクトホールに当たる部分が欠けた形状である請求項1~5の何れか1項に記載の表示パネル。前記層間絶縁膜は、前記トランジスタアレイ基板上に形成されたパッシベーション膜と、前記パッシベーション膜上に形成された平坦化膜を含む請求項1~8の何れか1項に記載の表示パネル。前記第1画素電極のそれぞれは、行方向に隣接した第2画素電極に接続されている請求項1~9の何れか1項に記載の表示パネル。前記第1画素電極のそれぞれは、列方向に隣接した第2画素電極に接続されている請求項1~9の何れか1項に記載の表示パネル。前記表示パネルは、エレクトロルミネッセント表示パネルである請求項1~11の何れか1項に記載の表示パネル。前記表示パネルは、有機エレクトロルミネッセント表示パネルである請求項12に記載の表示パネル。基板を準備する準備工程と、前記基板上に、薄膜トランジスタ素子を含む駆動部を複数マトリクス状に配置することで、トランジスタアレイ基板を形成するトランジスタアレイ基板形成工程と、前記トランジスタアレイ基板上に、前記複数の駆動部に対応する各領域の一部分にコンタクトホールが形成された層間絶縁膜を形成する層間絶縁膜形成工程と、前記層間絶縁膜上に、前記複数の駆動部に対応して複数の画素電極をマトリクス状に配置する画素電極形成工程を含み、前記複数の駆動部には、欠陥の駆動部が一部に含まれており、前記複数の画素電極のうち、欠陥の駆動部にそれぞれ対応するものを第1画素電極と、欠陥でない駆動部にそれぞれ対応するものを第2画素電極と称した場合、前記第2画素電極の各々を、一部が対応するコンタクトホールに入り込むように形成し、前記第2画素電極のそれぞれのコンタクトホールに入り込んでいる部分を、対応する駆動部の給電パッドとコンタクトさせることで、前記第2画素電極のそれぞれを、対応する駆動部に電気的に接続し、前記第1画素電極のそれぞれを、対応する駆動部と電気的に非接続にし、前記第1画素電極のそれぞれを、隣接する第2画素電極の何れかと導電性材料からなる接続部により接続し、前記接続部のそれぞれを、前記第1画素電極から前記隣接する第2画素電極に至る当該接続部のそれぞれが形成された全領域で、前記層間絶縁膜に接するよう形成する表示パネルの製造方法。前記画素電極形成工程では、接続部の材料として画素電極と同一材料を用い、前記第1画素電極、前記隣接する第2画素電極、および前記接続部のそれぞれを一体形成する請求項14に記載の表示パネルの製造方法。前記画素電極形成工程は、前記層間絶縁膜上に、電極材料からなる膜を形成する電極材料膜形成工程と、前記電極材料膜上にレジスト膜を形成するレジスト膜形成工程と、前記レジスト膜を、前記複数の画素電極に対応した所定形状にパターニングするレジスト膜パターニング工程と、前記所定形状にパターニングされたレジスト膜のうち、前記第1画素電極のそれぞれと、隣接する前記第2画素電極の何れかとの間に当たる部分に、レジスト材料を追加することで、前記第1画素電極のそれぞれから前記何れかの第2画素電極に至る領域に当たる部分を埋めるレジスト材料追加工程と、前記電極材料膜をエッチングすることで、前記第1画素電極、前記隣接する第2画素電極、および前記接続部のそれぞれを一体形成するエッチング工程を有する請求項15に記載の表示パネルの製造方法。前記接続部のそれぞれを絶縁部で被覆する工程をさらに含む請求項15または16に記載の表示パネルの製造方法。前記絶縁部は、前記複数の画素電極を区画する隔壁である請求項17に記載の表示パネルの製造方法。前記画素電極形成工程は、前記エッチング工程前に、前記所定形状にパターニングされたレジスト膜のうち、少なくとも一つの第1画素電極の中央部に当たる部分をレーザにより除去するレジスト膜除去工程を含み、前記レジスト材料追加工程では、前記所定形状にパターニングされたレジスト膜のうち、前記少なくとも一つの第1画素電極のそれぞれと、隣接する2つの前記第2画素電極との間に当たる部分のそれぞれに、レジスト材料を追加することで、前記少なくとも一つの第1画素電極のそれぞれから前記2つの第2画素電極のそれぞれに至る領域に当たる部分を埋め、前記エッチング工程では、前記少なくとも一つの第1画素電極を分割して形成するとともに、分割された第1画素電極のそれぞれを、当該第1画素電極に隣接する、別々の第2画素電極に接続するよう形成する請求項16~18の何れか1項に記載の表示パネルの製造方法。前記画素電極形成工程は、前記エッチング工程前に、前記所定形状にパターニングされたレジスト膜のうち、第1画素電極のそれぞれに対応するコンタクトホールに当たる部分をレーザにより除去するレジスト膜除去工程を含み、前記エッチング工程では、対応するコンタクトホールに当たる部分が欠けた形状となるよう前記第1画素電極のそれぞれを形成する請求項16~18の何れかに記載の表示パネルの製造方法。前記絶縁材料膜形成工程の前に、前記各欠陥の駆動部の薄膜トランジスタ素子における、対応する第1画素電極への給電経路を切断する工程をさらに含む請求項14~20の何れか1項に記載の表示パネルの製造方法。前記層間絶縁膜を形成する工程は、前記トランジスタアレイ基板上にパッシベーション膜を形成する工程と、前記パッシベーション膜上に平坦化膜を形成する工程を含む請求項14~21の何れか1項に記載の表示パネルの製造方法。前記第1画素電極のそれぞれを、行方向に隣接した第2画素電極に接続する請求項14~22の何れか1項に記載の表示パネルの製造方法。前記第1画素電極のそれぞれを、列方向に隣接した第2画素電極に接続する請求項14~22の何れか1項に記載の表示パネルの製造方法。前記表示パネルは、エレクトロルミネッセント表示パネルである請求項14~24の何れか1項に記載の表示パネルの製造方法。前記表示パネルは、有機エレクトロルミネッセント表示パネルである請求項25に記載の表示パネルの製造方法。基板を準備する準備工程と、前記基板上に、薄膜トランジスタ素子を含む駆動部を複数マトリクス状に配置することで、トランジスタアレイ基板を形成するトランジスタアレイ基板形成工程と、前記トランジスタアレイ基板における各薄膜トランジスタ素子の欠陥の有無を検査する検査工程と、前記検査の結果に基づいて、前記トランジスタアレイ基板における欠陥の駆動部の位置情報を取得する位置情報取得工程と、取得した位置情報が示す欠陥の駆動部の配線または薄膜トランジスタ素子の少なくとも一部を切断することで、当該駆動部を電気的に非導通とする切断工程と、前記トランジスタアレイ基板上に、前記複数の駆動部に対応する各領域の一部分にコンタクトホールが形成された層間絶縁膜を形成する層間絶縁膜形成工程と、前記層間絶縁膜上に、前記複数の駆動部に対応して複数の画素電極をマトリクス状に配置する画素電極形成工程を含み、前記複数の駆動部には、欠陥の駆動部が一部に含まれており、前記複数の画素電極のうち、欠陥の駆動部にそれぞれ対応するものを第1画素電極と、欠陥でない駆動部にそれぞれ対応するものを第2画素電極と称した場合、前記第2画素電極の各々を、一部が対応するコンタクトホールに入り込むように形成し、前記第2画素電極のそれぞれのコンタクトホールに入り込んでいる部分を、対応する駆動部の給電パッドとコンタクトさせることで、前記第2画素電極のそれぞれを、対応する駆動部に電気的に接続し、前記第1画素電極のそれぞれを、対応する欠陥の駆動部を電気的に非導通にすることで、対応する欠陥の駆動部と電気的に非接続にし、前記画素電極形成工程は、前記層間絶縁膜上に、電極材料からなる膜を形成する工程と、前記電極材料膜上にレジスト膜を形成する工程と、前記レジスト膜を、前記複数の画素電極に対応した所定形状にパターニングする工程と、前記所定形状にパターニングされたレジスト膜のうち、前記第1画素電極のそれぞれと、隣接する前記第2画素電極の何れかとの間に当たる部分に、レジスト材料を追加することで、前記第1画素電極のそれぞれから前記何れかの第2画素電極に至る領域に当たる部分を埋める工程と、前記電極材料膜をエッチングすることで、前記第1画素電極、前記隣接する第2画素電極、および前記接続部のそれぞれを一体形成するエッチング工程を有する表示パネルの製造方法。基板を準備する準備工程と、前記基板上に、薄膜トランジスタ素子を含む駆動部を複数マトリクス状に配置することで、トランジスタアレイ基板を形成するトランジスタアレイ基板形成工程と、前記トランジスタアレイ基板における各薄膜トランジスタ素子の欠陥の有無を検査する検査工程と、前記検査の結果に基づいて、前記トランジスタアレイ基板における欠陥の駆動部の位置情報を取得する位置情報取得工程と、前記トランジスタアレイ基板上に、前記複数の駆動部に対応する各領域の一部分にコンタクトホールが形成された層間絶縁膜を形成する層間絶縁膜形成工程と、前記層間絶縁膜上に、前記複数の駆動部に対応して複数の画素電極をマトリクス状に配置する画素電極形成工程を含み、前記複数の駆動部には、欠陥の駆動部が一部に含まれており、前記複数の画素電極のうち、欠陥の駆動部にそれぞれ対応するものを第1画素電極と、欠陥でない駆動部にそれぞれ対応するものを第2画素電極と称した場合、前記画素電極形成工程は、前記層間絶縁膜上に、電極材料からなる膜を形成する工程と、前記電極材料膜上にレジスト膜を形成する工程と、前記レジスト膜を、前記複数の画素電極に対応した所定形状にパターニングする工程と、前記所定形状にパターニングされたレジスト膜のうち、前記第1画素電極のそれぞれと、隣接する前記第2画素電極の何れかとの間に当たる部分に、レジスト材料を追加することで、前記第1画素電極のそれぞれから前記何れかの第2画素電極に至る領域に当たる部分を埋める工程と、前記所定形状にパターニングされたレジスト膜のうち、前記第1画素電極のそれぞれに対応するコンタクトホールに当たる部分を除去する工程と、前記電極材料膜をエッチングすることで、前記第1画素電極、前記隣接する第2画素電極、および前記接続部のそれぞれを一体形成するとともに、対応するコンタクトホールに当たる部分が欠けた第1画素電極を形成する工程を有する表示パネルの製造方法。ところで、信号線を覆う絶縁膜の膜厚は、ショート防止の観点から、ある程度厚いほうが好ましい。絶縁膜が薄膜であると、当該絶縁膜にピンホールやクラック等が発生し易く、仮に信号線を絶縁膜で覆ったとしても、当該絶縁膜上に形成される金属薄膜と信号線がショートしかねないからである。ショートしてしまうと、欠陥でない駆動部に対応する画素電極も正常に駆動させることができなくなるため、表示パネルにおける不良の範囲が拡がり、さらなる画質の劣化を招いてしまう。しかしながら、絶縁膜の膜厚を厚くすると、基板と絶縁膜の段差が大きくなるため、金属薄膜が断線し易くなる。金属薄膜はスパッタ等で形成されるが、基板と絶縁膜の段差が大きくなることで、絶縁膜の側面部分が被覆され難くなるからである。断線が発生すると、隣接する画素電極同士が電気的に接続されなくので、画質が改善されない。そこで、本発明は、隣接する画素電極の接続部分が断線し難い表示パネルを提供することを目的とする。上記課題を解決するために、本発明の一態様に係る表示パネルは、薄膜トランジスタ素子を含む駆動部が複数、マトリクス状に配置されてなるトランジスタアレイ基板と、前記トランジスタアレイ基板上に形成され、前記複数の駆動部に対応する各領域の一部分にコンタクトホールが形成された層間絶縁膜と、前記層間絶縁膜上に前記複数の駆動部に対応してマトリクス状に配置された複数の画素電極を備え、前記複数の駆動部には、欠陥の駆動部が一部に含まれており、前記複数の画素電極のうち、欠陥の駆動部にそれぞれ対応するものを第1画素電極と、欠陥でない駆動部にそれぞれ対応するものを第2画素電極と称した場合、前記第2画素電極の各々は、一部が対応するコンタクトホールに入り込むように形成されており、前記第2画素電極のそれぞれのコンタクトホールに入り込んでいる部分が、対応する駆動部の給電パッドとコンタクトすることで、前記第2画素電極のそれぞれが、対応する駆動部に電気的に接続されており、前記第1画素電極のそれぞれは、対応する駆動部と電気的に非接続に保たれており、前記第1画素電極のそれぞれは、隣接する第2画素電極の何れかと導電性材料からなる接続部により接続され、前記接続部のそれぞれは、前記第1画素電極から前記隣接する第2画素電極に至る当該接続部のそれぞれが形成された全領域で、前記層間絶縁膜に接した状態で形成されているとした。本発明の一態様に係る表示パネルでは、前記第1画素電極のそれぞれは、隣接する第2画素電極の何れかと導電性材料からなる接続部により接続され、前記接続部のそれぞれは、前記第1画素電極から前記隣接する第2画素電極に至る当該接続部のそれぞれが形成された全領域で、前記層間絶縁膜に接した状態で形成されている。言い換えると、前記層間絶縁膜上における、前記第1画素電極から前記隣接する第2画素電極に至る接続部のそれぞれが形成された全領域には、段差が存在しない。このため、接続部は断線し難い。また、前記第1画素電極のそれぞれは、前記接続部により接続された前記第2画素電極に対応する欠陥でない駆動部により駆動されるので、表示パネルに輝点または滅点が生じることを防止することができる。よって、輝点または滅点による画質の劣化を抑制することができる。<実施の態様>本発明の一態様である表示パネルは、薄膜トランジスタ素子を含む駆動部が複数、マトリクス状に配置されてなるトランジスタアレイ基板と、前記トランジスタアレイ基板上に形成され、前記複数の駆動部に対応する各領域の一部分にコンタクトホールが形成された層間絶縁膜と、前記層間絶縁膜上に前記複数の駆動部に対応してマトリクス状に配置された複数の画素電極を備え、前記複数の駆動部には、欠陥の駆動部が一部に含まれており、前記複数の画素電極のうち、欠陥の駆動部にそれぞれ対応するものを第1画素電極と、欠陥でない駆動部にそれぞれ対応するものを第2画素電極と称した場合、前記第2画素電極の各々は、一部が対応するコンタクトホールに入り込むように形成されており、前記第2画素電極のそれぞれのコンタクトホールに入り込んでいる部分が、対応する駆動部の給電パッドとコンタクトすることで、前記第2画素電極のそれぞれが、対応する駆動部に電気的に接続されており、前記第1画素電極のそれぞれは、対応する駆動部と電気的に非接続に保たれており、前記第1画素電極のそれぞれは、隣接する第2画素電極の何れかと導電性材料からなる接続部により接続され、前記接続部のそれぞれは、前記第1画素電極から前記隣接する第2画素電極に至る当該接続部のそれぞれが形成された全領域で、前記層間絶縁膜に接した状態で形成されているとした。本発明の一態様に係る表示パネルでは、前記第1画素電極のそれぞれは、隣接する第2画素電極の何れかと導電性材料からなる接続部により接続され、前記接続部のそれぞれは、前記第1画素電極から前記隣接する第2画素電極に至る当該接続部のそれぞれが形成された全領域で、前記層間絶縁膜に接した状態で形成されている。言い換えると、前記層間絶縁膜上における、前記第1画素電極から前記隣接する第2画素電極に至る接続部のそれぞれが形成された全領域には、段差が存在しない。このため、接続部は断線し難い。また、前記第1画素電極のそれぞれは、前記接続部により接続された前記第2画素電極に対応する欠陥でない駆動部により駆動されるので、表示パネルに輝点または滅点が生じることを防止することができる。よって、輝点または滅点による画質の劣化を抑制することができる。ここで、本発明の別の態様として、前記複数の画素電極および前記接続部のそれぞれは、同一材料からなり、前記第1画素電極、前記隣接する第2画素電極、および前記接続部のそれぞれは、一体形成されているとしてもよい。その際、本発明の別の態様として、電極材料膜における、前記複数の画素電極および前記接続部のそれぞれに当たる部分が、レジスト材料で覆われた状態でエッチングされることにより、前記第1画素電極、前記隣接する第2画素電極、および前記接続部のそれぞれは、一体形成されているとしてもよい。本態様の表示パネルでは、前記接続部により接続された前記第1画素電極と前記隣接する第2画素電極の間には、例えば自然酸化膜のような、接続界面に存在し電気抵抗成分となる接続界面が存在しない。したがって、前記第1画素電極から、前記接続部により接続された前記隣接する第2画素電極への映像信号は、接続境界が存在する場合に比べ、減衰が少ない。その結果、欠陥の駆動部に対応した画素においても良好な発光を得ることができる。ここで、本発明の別の態様として、前記接続部のそれぞれは、絶縁部で被覆されているとしてもよい。ここで、本発明の別の態様として、前記絶縁部は、前記複数の画素電極を区画する隔壁であるとしてもよい。ここで、本発明の別の態様として、少なくとも一つの第1画素電極は分割されており、分割された第1画素電極のそれぞれは、当該第1画素電極に隣接する、別々の第2画素電極に接続されているとしてもよい。本態様の表示パネルでは、分割された第1画素電極のそれぞれは、当該第1画素電極に隣接する、別々の第2画素電極に接続されているので、例えば、分割された第1画素電極が映像の切れ目に当たる場合に、ユーザの違和感を軽減することができる。ここで、本発明の別の態様として、前記第1画素電極のそれぞれは、対応する駆動部の前記薄膜トランジスタ素子における、当該第1画素電極のそれぞれへの給電経路が切断されることにより、対応する欠陥の駆動部と電気的に非接続に保たれているとしてもよい。ここで、本発明の別の態様として、前記第1画素電極のそれぞれは、対応するコンタクトホールに当たる部分が欠けた形状であるとしてもよい。ここで、本発明の別の態様として、前記層間絶縁膜は、前記トランジスタアレイ基板上に形成されたパッシベーション膜と、前記パッシベーション膜上に形成された平坦化膜を含むとしてもよい。ここで、本発明の別の態様として、前記第1画素電極のそれぞれは、行方向に隣接した第2画素電極に接続されているとしてもよい。ここで、本発明の別の態様として、前記第1画素電極のそれぞれは、列方向に隣接した第2画素電極に接続されているとしてもよい。表示パネルにおける発光色が列ごとに異なることを前提とした場合、本態様の表示パネルでは、前記第1画素電極のそれぞれは、同一の発光色の第2画素電極に接続されているため、ユーザへの違和感を低減することができる。ここで、本発明の別の態様として、前記表示パネルは、エレクトロルミネッセント表示パネルであるとしてもよい。ここで、本発明の別の態様として、前記表示パネルは、有機エレクトロルミネッセント表示パネルであるとしてもよい。ここで、本発明の一態様である表示パネルの製造方法は、基板を準備する準備工程と、前記基板上に、薄膜トランジスタ素子を含む駆動部を複数マトリクス状に配置することで、トランジスタアレイ基板を形成するトランジスタアレイ基板形成工程と、前記トランジスタアレイ基板上に、前記複数の駆動部に対応する各領域の一部分にコンタクトホールが形成された層間絶縁膜を形成する層間絶縁膜形成工程と、前記層間絶縁膜上に、前記複数の駆動部に対応して複数の画素電極をマトリクス状に配置する画素電極形成工程を含み、前記複数の駆動部には、欠陥の駆動部が一部に含まれており、前記複数の画素電極のうち、欠陥の駆動部にそれぞれ対応するものを第1画素電極と、欠陥でない駆動部にそれぞれ対応するものを第2画素電極と称した場合、前記第2画素電極の各々を、一部が対応するコンタクトホールに入り込むように形成し、前記第2画素電極のそれぞれのコンタクトホールに入り込んでいる部分を、対応する駆動部の給電パッドとコンタクトさせることで、前記第2画素電極のそれぞれを、対応する駆動部に電気的に接続し、前記第1画素電極のそれぞれを、対応する駆動部と電気的に非接続にし、前記第1画素電極のそれぞれを、隣接する第2画素電極の何れかと導電性材料からなる接続部により接続し、前記接続部のそれぞれを、前記第1画素電極から前記隣接する第2画素電極に至る当該接続部のそれぞれが形成された全領域で、前記層間絶縁膜に接するよう形成するとした。ここで、本発明の別の態様として、前記画素電極形成工程では、接続部の材料として画素電極と同一材料を用い、前記第1画素電極、前記隣接する第2画素電極、および前記接続部のそれぞれを一体形成するとしてもよい。その際、本発明の別の態様として、前記画素電極形成工程は、前記層間絶縁膜上に、電極材料からなる膜を形成する電極材料膜形成工程と、前記電極材料膜上にレジスト膜を形成するレジスト膜形成工程と、前記レジスト膜を、前記複数の画素電極に対応した所定形状にパターニングするレジスト膜パターニング工程と、前記所定形状にパターニングされたレジスト膜のうち、前記第1画素電極のそれぞれと、隣接する前記第2画素電極の何れかとの間に当たる部分に、レジスト材料を追加することで、前記第1画素電極のそれぞれから前記何れかの第2画素電極に至る領域に当たる部分を埋めるレジスト材料追加工程と、前記電極材料膜をエッチングすることで、前記第1画素電極、前記隣接する第2画素電極、および前記接続部のそれぞれを一体形成するエッチング工程を有するとしてもよい。本発明の一態様に係る表示パネルの製造方法では、接続部を形成する工程を別途追加する必要はないので、製造工程を簡略化しつつ、前記第1画素電極、前記隣接する第2画素電極、および前記接続部のそれぞれが一体形成された構造を実現することができる。また、レジストパターニング後にレジスト修正を行っているため、欠陥の薄膜トランジスタ素子の位置に応じた露光用マスクを用意する必要はないので、コストの観点から有用である。ここで、本発明の別の態様として、前記接続部のそれぞれを絶縁部で被覆する工程をさらに含むとしてもよい。ここで、本発明の別の態様として、前記絶縁部は、前記複数の画素電極を区画する隔壁であるとしてもよい。ここで、本発明の別の態様として、前記画素電極形成工程は、前記エッチング工程前に、前記所定形状にパターニングされたレジスト膜のうち、少なくとも一つの第1画素電極の中央部に当たる部分をレーザにより除去するレジスト膜除去工程を含み、前記レジスト材料追加工程では、前記所定形状にパターニングされたレジスト膜のうち、前記少なくとも一つの第1画素電極のそれぞれと、隣接する2つの前記第2画素電極との間に当たる部分のそれぞれに、レジスト材料を追加することで、前記少なくとも一つの第1画素電極のそれぞれから前記2つの第2画素電極のそれぞれに至る領域に当たる部分を埋め、前記エッチング工程では、前記少なくとも一つの第1画素電極を分割して形成するとともに、分割された第1画素電極のそれぞれを、当該第1画素電極に隣接する、別々の第2画素電極に接続するよう形成するとしてもよい。ここで、本発明の別の態様として、前記画素電極形成工程は、前記エッチング工程前に、前記所定形状にパターニングされたレジスト膜のうち、第1画素電極のそれぞれに対応するコンタクトホールに当たる部分をレーザにより除去するレジスト膜除去工程を含み、前記エッチング工程では、対応するコンタクトホールに当たる部分が欠けた形状となるよう前記第1画素電極のそれぞれを形成するとしてもよい。本態様の表示パネルの製造方法では、配線カット工程を別途設けることで、欠陥の駆動部と画素電極を電気的に非接続にするのではなく、パターニングされたレジスト層を修正することで、電気的に非接続な構成を実現している。したがって、製造工程を簡略化することができる。ここで、本発明の別の態様として、前記絶縁材料膜形成工程の前に、前記各欠陥の駆動部の薄膜トランジスタ素子における、対応する第1画素電極への給電経路を切断する工程をさらに含むとしてもよい。ここで、本発明の別の態様として、前記層間絶縁膜を形成する工程は、前記トランジスタアレイ基板上にパッシベーション膜を形成する工程と、前記パッシベーション膜上に平坦化膜を形成する工程を含むとしてもよい。ここで、本発明の一態様である表示パネルの製造方法は、基板を準備する準備工程と、前記基板上に、薄膜トランジスタ素子を含む駆動部を複数マトリクス状に配置することで、トランジスタアレイ基板を形成するトランジスタアレイ基板形成工程と、前記トランジスタアレイ基板における各薄膜トランジスタ素子の欠陥の有無を検査する検査工程と、前記検査の結果に基づいて、前記トランジスタアレイ基板における欠陥の駆動部の位置情報を取得する位置情報取得工程と、取得した位置情報が示す欠陥の駆動部の配線または薄膜トランジスタ素子の少なくとも一部を切断することで、当該駆動部を電気的に非導通とする切断工程と、前記トランジスタアレイ基板上に、前記複数の駆動部に対応する各領域の一部分にコンタクトホールが形成された層間絶縁膜を形成する層間絶縁膜形成工程と、前記層間絶縁膜上に、前記複数の駆動部に対応して複数の画素電極をマトリクス状に配置する画素電極形成工程を含み、前記複数の駆動部には、欠陥の駆動部が一部に含まれており、前記複数の画素電極のうち、欠陥の駆動部にそれぞれ対応するものを第1画素電極と、欠陥でない駆動部にそれぞれ対応するものを第2画素電極と称した場合、前記第2画素電極の各々を、一部が対応するコンタクトホールに入り込むように形成し、前記第2画素電極のそれぞれのコンタクトホールに入り込んでいる部分を、対応する駆動部の給電パッドとコンタクトさせることで、前記第2画素電極のそれぞれを、対応する駆動部に電気的に接続し、前記第1画素電極のそれぞれを、対応する欠陥の駆動部を電気的に非導通にすることで、対応する欠陥の駆動部と電気的に非接続にし、前記画素電極形成工程は、前記層間絶縁膜上に、電極材料からなる膜を形成する工程と、前記電極材料膜上にレジスト膜を形成する工程と、前記レジスト膜を、前記複数の画素電極に対応した所定形状にパターニングする工程と、前記所定形状にパターニングされたレジスト膜のうち、前記第1画素電極のそれぞれと、隣接する前記第2画素電極の何れかとの間に当たる部分に、レジスト材料を追加することで、前記第1画素電極のそれぞれから前記何れかの第2画素電極に至る領域に当たる部分を埋める工程と、前記電極材料膜をエッチングすることで、前記第1画素電極、前記隣接する第2画素電極、および前記接続部のそれぞれを一体形成するエッチング工程を有するとしてもよい。ここで、本発明の一態様である表示パネルの製造方法は、基板を準備する準備工程と、前記基板上に、薄膜トランジスタ素子を含む駆動部を複数マトリクス状に配置することで、トランジスタアレイ基板を形成するトランジスタアレイ基板形成工程と、前記トランジスタアレイ基板における各薄膜トランジスタ素子の欠陥の有無を検査する検査工程と、前記検査の結果に基づいて、前記トランジスタアレイ基板における欠陥の駆動部の位置情報を取得する位置情報取得工程と、前記トランジスタアレイ基板上に、前記複数の駆動部に対応する各領域の一部分にコンタクトホールが形成された層間絶縁膜を形成する層間絶縁膜形成工程と、前記層間絶縁膜上に、前記複数の駆動部に対応して複数の画素電極をマトリクス状に配置する画素電極形成工程を含み、前記複数の駆動部には、欠陥の駆動部が一部に含まれており、前記複数の画素電極のうち、欠陥の駆動部にそれぞれ対応するものを第1画素電極と、欠陥でない駆動部にそれぞれ対応するものを第2画素電極と称した場合、前記画素電極形成工程は、前記層間絶縁膜上に、電極材料からなる膜を形成する工程と、前記電極材料膜上にレジスト膜を形成する工程と、前記レジスト膜を、前記複数の画素電極に対応した所定形状にパターニングする工程と、前記所定形状にパターニングされたレジスト膜のうち、前記第1画素電極のそれぞれと、隣接する前記第2画素電極の何れかとの間に当たる部分に、レジスト材料を追加することで、前記第1画素電極のそれぞれから前記何れかの第2画素電極に至る領域に当たる部分を埋める工程と、前記所定形状にパターニングされたレジスト膜のうち、前記第1画素電極のそれぞれに対応するコンタクトホールに当たる部分を除去する工程と、前記電極材料膜をエッチングすることで、前記第1画素電極、前記隣接する第2画素電極、および前記接続部のそれぞれを一体形成するとともに、対応するコンタクトホールに当たる部分が欠けた第1画素電極を形成する工程を有するとしてもよい。<実施の形態1>-表示装置100の概略ブロック図-図1aは、本発明の実施の形態1に係る表示パネル105を含む表示装置100の電気的な構成を示すブロック図である。図1aに示されるように、表示装置100は、制御回路101と、メモリ102と、走査線駆動回路103と、データ線駆動回路104と、画素回路が行列状に配置された表示パネル105を備える。表示パネル105は、例えばエレクトロルミネッセント以下、ELと記す。表示パネルであり、有機EL表示パネルとしてもよい。また、表示パネル105は、液晶表示パネルとしてもよい。図1bは、表示パネル105が有する一画素回路の回路構成及びその周辺回路との接続を示す図である。図1bに示されるように、画素回路208は、ゲート線200と、データ線201と、電源線202と、スイッチングトランジスタ203と、駆動トランジスタ204と、画素電極205と、保持容量206と、共通電極207を含んで構成される。スイッチングトランジスタ203及び駆動トランジスタ204は、薄膜トランジスタ素子である。画素電極205と共通電極207の間には、複数の機能層を積層して構成した発光層または液晶が形成される。周辺回路は、走査線駆動回路103とデータ線駆動回路104を備える。また、スイッチングトランジスタ203、駆動トランジスタ204、及び保持容量206により駆動部209が構成されている。表示パネル105がEL表示パネルの場合には、データ線駆動回路104から供給された信号電圧は、スイッチングトランジスタ203を介して駆動トランジスタ204のゲート端子へと印加される。駆動トランジスタ204は、そのデータ電圧に応じた電流をソース-ドレイン端子間に流す。この電流が画素電極205へと流れることにより、その電流に応じた発光輝度が得られる。なお、表示パネル105が液晶表示パネルの場合には、ゲート線200に加えられた電圧によりスイッチングトランジスタ203のソース-ドレイン端子間に電流が流れ、そのときデータ線201に加えられた電圧が画素電極205に供給されることになる。-レイアウト-続いて、表示パネル105における、ゲート線200、データ線201、電源線202、および駆動部209のレイアウトについて説明する。図2は、表示パネル105における、ゲート線200、データ線201、電源線202、および駆動部209のレイアウトを示す模式平面図である。図2に示されるように、複数の駆動部209は、マトリクス状に配置されている。複数の駆動部209の一部は欠陥の駆動部で、残部は欠陥でないすなわち正常に動作する駆動部である。欠陥の駆動部とは、常にオン状態の薄膜トランジスタ、または常にオフ状態の薄膜トランジスタを含む駆動部をいう。以降の説明では、列Y軸方向に隣接した二つの駆動部駆動部209aと駆動部209bに着目して説明する。図2において、駆動部209aは欠陥でない駆動部を表し、駆動部209bは欠陥の駆動部を表している。欠陥でない駆動部209aでは、駆動トランジスタ204aと当該駆動部209aに対応する画素電極に給電するための給電パッド211aが、配線により接続されている破線部aを参照。したがって、駆動トランジスタ204aから、コンタクトホール212aを介して給電パット211aと接続された画素電極へ給電されることになる。つまり、駆動部209aは、対応する画素電極と電気的に接続されている。一方、欠陥の駆動部209bでは、駆動トランジスタ204bと当該駆動部209bに対応する画素電極に給電するための給電パッド211bとを接続する配線は、切断されている破線部bを参照。したがって、駆動トランジスタ204bから、コンタクトホール212bを介して給電パット211bと接続された画素電極へ給電されることはない。つまり、欠陥の駆動部209bは、対応する画素電極と電気的に非接続に保たれている。また、行方向に配置された複数の駆動部からなる駆動部の行の片側には、ゲート線200が形成されている。一方、列方向に配置された複数の駆動部からなる駆動部の列の片側には、データ線201が形成され、他方には、電源線202が形成されている。図3は、表示パネル105における画素電極205のレイアウトを示す模式平面図である。図3に示されるように、複数の画素電極205は、マトリクス状に配置されている。複数の画素電極205は、図2で示した複数の駆動部209と1対1に対応する形態で設けられている。したがって、複数の画素電極205の中には、欠陥でない駆動部にそれぞれ対応する画素電極第2画素電極と、欠陥の駆動部にそれぞれ対応する画素電極第1画素電極が存在することになる。以降の説明では、列Y軸方向に隣接した二つの画素電極画素電極205aと画素電極205bに着目して説明する。図3において、画素電極205aが駆動部209aに対応する画素電極を表し、画素電極205bが駆動部209bに対応する画素電極を表している。画素電極205aと画素電極205bは、導電性の材料からなる接続部221abを介して接続されている。表示パネル105において発光色が列ごとに異なる場合には、図3に示されるように、画素電極205bを、列方向に隣接した画素電極205aに接続するのが好ましい。先ほど説明したように、駆動部209bの駆動トランジスタ204bから給電パッド211bへと伸びる配線が切断されているため、画素電極205bが画素電極205aに接続されることで、画素電極205bは、駆動部209aにより駆動されることになる。すなわち、駆動部209aにより両方の画素電極が駆動される。したがって、欠陥の駆動部209bが原因で、表示パネル105に滅点や輝点が生じることを防止することができるので、画質の劣化を防止することができる。-断面図-図4aは、表示パネル105の構成を模式的に示す部分断面図図2のA-A’断面であり、欠陥でない駆動部209aにおける駆動トランジスタ204aに対応する部分を示す。図4aに示されるように、基板401上にゲート電極402aが設けられ、ゲート電極402aの設けられた基板401上にゲート絶縁膜403が設けられている。ゲート絶縁膜403上における、ゲート電極402aの上方に当たる部分には半導体層404aが設けられている。加えて、ゲート絶縁膜403上には、ソースドレイン電極配線以下、SD電極配線と記す。405a、406aが設けられている。これらSD電極配線405a、406aは、それぞれ一部が半導体層404aに乗り上げており、当該半導体層404a上で間隔を隔てて位置している。さらに、SD電極配線405a、406aを覆うように層間絶縁膜407が形成されている。層間絶縁膜407は、例えば2層構造であり、薄膜トランジスタ素子を保護するために、SD電極配線405a、406aを覆うように形成されたパッシベーション膜408と、薄膜トランジスタ素子が形成された領域と形成されていない領域の表面段差を平坦に調整するために、パッシベーション膜408上に形成された平坦化膜409からなる。図4bは、表示パネル105の構成を模式的に示す部分断面図図2のB-B’断面であり、欠陥の駆動部209bにおける駆動トランジスタ204bに対応する部分を示す。図4bに示されるように、基板401上にゲート電極402bが設けられ、ゲート電極402bの設けられた基板401上にゲート絶縁膜403が設けられている。ゲート絶縁膜403上における、ゲート電極402bの上方に当たる部分には半導体層404bが設けられている。加えて、ゲート絶縁膜403上には、SD電極配線405b、406bが設けられている。これらSD電極配線405b、406bは、それぞれ一部が半導体層404bに乗り上げており、当該半導体層404b上で間隔を隔てて位置している。ただし、図4bでは、SD電極配線406bの一部が切断されている点で、図4aに示される構成と異なる。すなわち、SD電極配線406bは、電極部分406b1と電極部分406b2からなり、これらの間には隙間が存在する。このため、駆動部209bから当該駆動部209bに対応する画素電極に給電されることはない。さらにSD電極配線405b、406bを覆うように層間絶縁膜407が形成されている。層間絶縁膜407は、例えば2層構造であり、パッシベーション膜408と、パッシベーション膜408上に形成された平坦化膜409からなる。図5は、表示パネル105の構成を模式的に示す部分断面図図3のC-C’断面である。基板401上にゲート線200が設けられ、ゲート線200の設けられた基板401上にゲート絶縁膜403が設けられている。ゲート絶縁膜403上にパッシベーション膜408および平坦化膜409がこの順に積層されている。平坦化膜409上に画素電極205aおよび画素電極205bが間隔を隔てて設けられており、これらの画素電極を繋ぐように接続部221abが形成されている。この接続部221abは、金属薄膜であり、画素電極205aと画素電極205bの間の当該接続部221abが形成された全領域において、平坦化膜409に接した状態で形成されている。このため、接続部221abは断線し難い構成となっている。また、ゲート線200と接続部221abの位置関係に着目すると、これらは、ゲート絶縁膜403、パッシベーション膜408、および平坦化膜409を介して対向している。ここで、平坦化膜409の膜厚は例えば4000nmであり、非常に厚膜である。このため、平坦化膜409にはピンホールが発生し難い。したがって、接続部221abと平坦化膜409の下方に形成されたゲート線200がショートすることを防止することができる。ところで、ゲート線200と接続部221abの間には寄生容量が発生する。ここで、画素電極205bは、画素電極205aと電気的に接続されるため、これらは同電位で、かつ、電気信号も同位相となる。したがって、寄生容量が原因で、隣接する画素の間で映像信号の遅延やクロストークが発生し、画質が劣化する恐れがある。しかしながら、本実施の形態では、平坦化膜409は厚膜であるため、接続部221abとゲート線200の間隔が大きくなるので、接続部221abとゲート線200の間の寄生容量を小さくすることができる。これにより、映像信号の遅延やクロストークによる画質劣化を防止することができる。なお、ここでは、欠陥でない駆動部と当該駆動部に対応する画素電極として駆動部209aおよび画素電極205aを例に挙げて、これらの構成について説明したが、他の欠陥でない駆動部と当該駆動部に対応する画素電極についても同様の構成となる。同様に、第1画素電極と、当該第1画素電極に接続された第2画素電極、およびこれらを接続する接続部として画素電極205a、画素電極205b、および接続部221abを例に挙げて、これらの構成について説明したが、他の第1画素電極と、当該他の第1画素電極に接続された第2画素電極、およびこれらを接続する接続部についても同様の構成となる。-製作工程-表示パネル105の製作工程について説明する。ここでは特に、トランジスタアレイを形成する工程から画素電極を形成する工程までを説明する。図6は、表示パネル105の製作工程を示す図である。まず、ステップS101のトランジスタアレイ形成工程では、基板上に複数の駆動部をマトリクス状に形成することで、トランジスタアレイ基板を形成する。ステップS102のトランジスタアレイ検査工程では、マトリクス状に形成された複数の駆動部における、どの薄膜トランジスタ素子が欠陥かを検査する。具体的には、まず、欠陥検査装置が、マトリクス状に形成された複数の駆動部における各薄膜トランジスタ素子のアドレスを設定する。次に、ゲート線、データ線、および電源線に電位をかけ、非接触の電位計を用いて各アドレスの電位を計測する。計測した電位が正常な値であれば、そのアドレスに対応する薄膜トランジスタ素子は、欠陥でないと判定する。一方、正常な値でなければ、そのアドレスに対応する薄膜トランジスタ素子は、欠陥であると判定する。ここで欠陥には2種類ある。薄膜トランジスタ素子が常にオンの状態であるショート状態と、薄膜トランジスタ素子が常にオフの状態であるオフ状態である。欠陥検査装置は、各信号線の電位を調整することで、欠陥の薄膜トランジスタがどちらの状態であるかを判定する。すなわち、欠陥検査装置は、各薄膜トランジスタ素子が正常、ショート状態、オフ状態の何れであるかを判定する。ステップS103の配線カット工程では、欠陥であると判定された薄膜トランジスタ素子における、対応する画素電極への給電経路を切断する。例えば、薄膜トランジスタにおける、給電パッドへと伸びる配線をカットする。なお、欠陥がショート状態の場合には、画素電極への給電経路をカットする必要があるが、欠陥がオフ状態である場合には、必ずしも画素電極への給電経路をカットする必要はない。オフ状態の場合には対応する画素は滅点となり、その場合には、その周辺の画素が発光していても目立ち難いからである。一方、オン状態の場合には対応する画素が輝点となり、その場合には、その周辺の画素が暗くなっている場合表示パネルに映像が表示されていない場合や低輝度のラスター表示の場合などには、たとえ輝点となる画素が1つであっても目立つため、ユーザに認識されやすい。このため、輝点が1つでも存在すると、不良品パネルとされる。それ故、オン状態の薄膜トランジスタの配線をカットする必要がある。ステップS104の層間絶縁膜形成工程では、トランジスタアレイ基板上に層間絶縁膜を形成する。この層間絶縁膜は、各駆動部における給電パッドに対応する一部分にコンタクトホールが設けられた構成となっている。ステップS105の画素電極形成工程では、複数の駆動部に1対1に対応するように、複数の画素電極をマトリクス状に形成する。本実施の形態では、複数の画素電極の各々は、一部が対応するコンタクトホールに入り込むように形成され、当該一部が対応する給電パッドとコンタクトしている。ステップS106の画素電極接続工程では、第1画素電極のそれぞれを、当該第1画素電極に隣接する第2画素電極の何れかに、接続部を介して接続する。画素電極形成工程および画素電極接続工程について図7,8を用いて詳細に説明する。図7は、画素電極形成工程および画素電極接続工程の一例を示す工程図である。図8は、画素電極形成工程および画素電極接続工程のうち図7に示す工程に後続する部分の一例を示す工程図である。図7aは、基板401上にゲート線200が形成され、ゲート線200を覆うようにゲート絶縁膜403が形成され、ゲート絶縁膜403上にパッシベーション膜408、平坦化膜409、および電極材料膜411がこの順に形成された状態を示している。この後、図7bに示されるように、電極材料膜411上に、レジスト層412を形成した後、図7cに示されるように、レジスト層412上に所定形状の開口部を持つマスク413を重ね、マスク413の上から感光させる。その後、余分なレジストを現像液例えばTMAHTetramethylammoniumhydroxide水溶液で洗い出すことで、レジスト層412のパターニングが完了する。パターニングされたレジスト層412は、図7dに示されるように、ゲート線200の上方に当たる部分が除去されており、レジスト部分412aとレジスト部分412bからなる。その後、電極材料膜411をウェットエッチング液でウェットエッチングすると、図7eに示されるように、電極材料膜411のうちレジスト層412a、412bで覆われた部分のみが残存する。その後、当該部分上のレジスト層412a、412bを例えば有機系剥離液で除去する。これにより、図7fに示されるように、画素電極205a、205bが形成される。以上が画素電極形成工程の説明である。続いて、図8aに示されるように、隣り合う画素電極205a、205bの間にレーザCVD414により金属薄膜を堆積して、図8bに示されるように、これらの画素電極205a、205bを接続部221abにより接続する。-表示パネル105の構成-ここでは、表示パネル105の一例としてEL表示パネルの構成について説明する。図9は、表示パネル105の要部を模式的に示す部分断面図である。図9に示されるように、トランジスタアレイ基板301上にパッシベーション膜408が形成され、パッシベーション膜408上に平坦化膜409が形成されている。この平坦化膜409上に、画素電極陽極205a、205bが形成されている。画素電極は、サブピクセル単位で行列状にパターニングして形成される。また、X軸方向に隣り合う3つのサブピクセルの組み合わせにより1画素ピクセルが構成される。隣り合う画素電極205a、205bの間にはバンク304が形成されており、バンク304で規定された領域内において画素電極205a、205b上には、所定の色の発光層305G、305Rが積層されている。発光層305R、305G、305Bは例えば有機発光層である。さらに、発光層305R、305G、305B上には、共通電極陰極207が、バンク304で規定された領域を超えて隣接する発光層のものと連続するように形成されている。画素電極205aと画素電極205bは接続部221abにより接続されており、この接続部221abは、バンク304で被覆されている。したがって、接続部221abの一部が画素電極205a、205bに乗り上げるように形成されていたとしても、その後の工程に影響を与えることはない。なお、図9には示されていないが、トランジスタアレイ基板301上に形成されたパッシベーション膜408および平坦化膜409には、複数の駆動部に相当する各領域の一部分にコンタクトホールが形成されている。画素電極205a、205bは、対応するコンタクトホールに沿って形成されることで、対応する給電パッドとコンタクトしている。以下、表示パネル105がEL表示パネルの場合における各部の材料等について詳細に説明する。-各部構成-トランジスタアレイ基板301は、基板上に複数の駆動部がマトリクス状に配置されてなる。パッシベーション膜408は、ポリイミド系樹脂またはシリコーン系樹脂等の絶縁材料からなる。平坦化膜409は、ポリイミド系樹脂またはアクリル系樹脂等の絶縁材料からなる。画素電極205a、205bは、アルミニウムAl、あるいはアルミニウム合金で形成されている。また、例えば、銀Ag、銀とパラジウムと銅との合金、銀とルビジウムと金との合金、モリブデンとクロムの合金MoCr、ニッケルとクロムの合金NiCr等で形成されていても良い。表示パネル105がトップエミッション型である場合には、画素電極205a、205bは、光反射性の材料で形成されていることが好ましい。なお、画素電極205a、205b以外の画素電極205もこれらと同様の材料からなる。接続部221abは、アルミニウムAl、あるいはアルミニウム合金で形成されている。また、例えば、銀Ag、銀とパラジウムと銅との合金、銀とルビジウムと金との合金、モリブデンとクロムの合金MoCr、ニッケルとクロムの合金NiCr等で形成されていても良い。接続部221abは、画素電極205a、205bと同一材料であってもよい。バンク304は、樹脂等の有機材料で形成されており絶縁性を有する。有機材料の例として、アクリル系樹脂、ポリイミド系樹脂、ノボラック型フェノール樹脂等が挙げられる。バンク304は、有機溶剤耐性を有することが好ましい。さらに、バンク304はウェットエッチング処理、ベーク処理等がされることがあるので、それらの処理に対して過度に変形、変質などをしないような耐性の高い材料で形成されることが好ましい。発光層305R、305G、305Bが有機発光層である場合には、例えば、特開平5-163488号公報に記載のオキシノイド化合物、ペリレン化合物、クマリン化合物、アザクマリン化合物、オキサゾール化合物、オキサジアゾール化合物、ペリノン化合物、ピロロピロール化合物、ナフタレン化合物、アントラセン化合物、フルオレン化合物、フルオランテン化合物、テトラセン化合物、ピレン化合物、コロネン化合物、キノロン化合物及びアザキノロン化合物、ピラゾリン誘導体及びピラゾロン誘導体、ローダミン化合物、クリセン化合物、フェナントレン化合物、シクロペンタジエン化合物、スチルベン化合物、ジフェニルキノン化合物、スチリル化合物、ブタジエン化合物、ジシアノメチレンピラン化合物、ジシアノメチレンチオピラン化合物、フルオレセイン化合物、ピリリウム化合物、チアピリリウム化合物、セレナピリリウム化合物、テルロピリリウム化合物、芳香族アルダジエン化合物、オリゴフェニレン化合物、チオキサンテン化合物、シアニン化合物、アクリジン化合物、8-ヒドロキシキノリン化合物の金属錯体、2-ビピリジン化合物の金属錯体、シッフ塩とIII族金属との錯体、オキシン金属錯体、希土類錯体等の蛍光物質で形成されることが好ましい。共通電極陰極207は、例えば、酸化インジウムスズITOや酸化インジウム亜鉛IZO等で形成される。表示パネル105がトップエミッション型である場合には、共通電極207は、光透過性の材料で形成されることが好ましい。以上、本発明に係る表示パネルについて、実施の形態に基づいて説明したが、本発明は上記実施の形態に限られないことは勿論である。例えば、以下のような変形例が考えられる。<変形例1>接続部の構成を替えた一変形例について説明する。本変形例において、表示パネルにおける、ゲート線200、データ線201、電源線202、および駆動部209のレイアウトは、図2と同一であるとする。-表示パネルにおける画素電極のレイアウト-図10は、変形例1に係る表示パネルにおける画素電極の模式平面図である。図10に示されるように、複数の画素電極231は、マトリクス状に配置されている。複数の画素電極231は、図2で示した複数の駆動部209と1対1に対応する形態で設けられている。したがって、図3で示された構成と同様、複数の画素電極231の中には、欠陥でない駆動部に対応する画素電極第2画素電極と欠陥の駆動部に対応する画素電極第1画素電極が存在することになる。図10において、画素電極231aが駆動部209aに対応する画素電極を表し、画素電極231bが駆動部209bに対応する画素電極を表している。図3と同様に、画素電極231aと画素電極231bは、導電性の材料からなる接続部231abを介して接続されている。図3の構成と異なる点は、画素電極231a、画素電極231b、および接続部231abが、一体形成されていることである。-断面図-図11は、変形例1の表示パネルの構成を模式的に示す部分断面図図10のD-D’断面である。図11に示されるように、基板401上にゲート線200が設けられ、ゲート線200の設けられた基板401上にゲート絶縁膜403が設けられている。さらに、ゲート絶縁膜403上にパッシベーション膜408および平坦化膜409がこの順に積層されている。ここまでは、図5で示される構成と同一である。ただし、変形例1では、平坦化膜409上に画素電極が間隔を隔てて設けられ、これらの電極を繋ぐように別途接続部が設けられているのではなく、画素電極231a、231b、および接続部231abは、同一材料からなり、かつ、一体形成されている。すなわち、接続部231abにより接続された画素電極231aと画素電極231bの間には、例えば自然酸化膜のような、接続界面に存在し電気抵抗成分となる接続界面が存在しない。このため、画素電極231aと画素電極231bの接続にあたっては、純粋な電気抵抗以外の電気抵抗成分が存在しない。したがって、画素電極231aから画素電極231bへの映像信号は、接続境界が存在する場合に比べ、減衰が少ない。その結果、欠陥の駆動部に対応した画素においても良好な発光を得ることができる。また、接続部231abは、画素電極231aから画素電極231bに至る当該接続部231abが形成された全領域で、平坦化膜409に接した状態で形成されているため、当然ながら、接続部231abは断線し難い。-製作工程-変形例1の表示パネルの製作工程について説明する。図12は、変形例1に係る表示パネルの製作工程を示す図である。図12のステップS201からステップS204は、図6のステップS101からステップS104と同一である。よって、ここではそれらの説明は省略する。ステップS205の画素電極形成工程では、複数の駆動部に1対1に対応するように、複数の画素電極をマトリクス状に形成する。複数の画素電極は、フォトリソ法を用いて形成される。フォトリソ法を用いて複数の画素電極を形成する際には、一般的に、レジスト層をパターニングした後にレジスト修正工程が設けられる。この工程は、パターニングされたレジスト層の断線等を検出し修正する工程であり、ディスペンサによりレジスト材料を追加したり、パターニングされたレジスト層の一部をレーザにより除去したりする。本変形例では、このレジスト修正工程において、画素電極231aと画素電極231bの間にレジスト材料を追加する。これにより、画素電極231a、231bと接続部231abを一体形成している。詳細は、図13、14を用いて説明する。図13は、変形例1に係る画素電極形成工程の一例を示す工程図である。図14は、画素電極形成工程のうち図13に示す工程に後続する部分の一例を示す工程図である。図13aから図13dは、図7aから図7dと同一であるので、説明を省略する。レジスト層のパターニングの後、図14aに示されるように、レジスト部分412aとレジスト部分412bの間の隙間部分電極材料膜411が露出した部分にディスペンサ414によりレジスト材料を追加することで、図14bに示されるように、当該隙間部分をレジスト材料412abで埋める。その後、電極材料膜411をウェットエッチング液でウェットエッチングすると、レジスト材料で覆われた部分のみが残存する。ここでは、図14bに示されるように、レジスト部分412aとレジスト部分412bの間の隙間部分もレジスト材料412abで覆われているため、図14cに示されるように、途切れることなく全体に亘って電極材料膜411が残存することになる。すなわち、電極材料膜411のうちレジスト部分412aとレジスト部分412bの間に当たる部分も残存する。その後、レジスト部分412a、レジスト部分412、およびレジスト部分412abを例えば有機系剥離液で除去する。電極材料膜411のうち画素電極231a、画素電極231b、および接続部231abに相当する部分がレジスト材料で覆われた状態で、電極材料膜411のエッチング工程が行われるので、図14dに示されるように、画素電極231a、画素電極231b、および接続部231abが、一体形成される。なお、ディスペンサ414によりレジスト材料412abを追加した後、余分なレジストをレーザで除去することで、追加されたレジスト材料412abの形状を整える線状にする工程を設けてもよい。これにより、接続部の形状を整えることができる。以上のように変形例1の製造方法では、電極材料膜411をエッチングする際には、画素電極231a、画素電極231b、および接続部231abが、一体形成されるよう、パターニングされたレジスト層を予め修正している。この修正は、レジスト層の断線等を検出し修正するレジスト修正工程という既存工程で行われる。つまり、電極材料膜411をエッチングした後、別途、接続部を形成する工程を設けるのではなく、パターニングされたレジスト層を、レジスト修正工程という既存工程で修正することで、画素電極231aおよび画素電極231bの形成と同時に、接続部231abの形成も実現している。接続部を形成する工程を別途追加する必要はないので、製造工程を簡略化しつつ、隣接する画素電極が一体形成された構造を実現することができる。また、変形例1の製造方法によれば、レジストパターニング後にレジスト修正を行っているため、欠陥の薄膜トランジスタ素子の位置に応じた露光用マスクを用意する必要はない。したがって、コストの観点から有用である。<変形例2>欠陥の駆動部に対応する画素電極の形状を替えた一変形例について説明する。変形例2も、変形例1と同様、レジスト修正工程で、パターニングされたレジスト層を修正する。これにより、欠陥の駆動部に対応する画素電極の形状を替える。本変形例において、表示パネルにおける、ゲート線200、データ線201、電源線202、および駆動部209のレイアウトは、図2と同一であるとする。-表示パネルにおける画素電極のレイアウト-図15は、変形例2に係る表示パネルにおける画素電極の模式平面図である。図15に示されるように、複数の画素電極241は、マトリクス状に配置されている。複数の画素電極241は、図2で示した複数の駆動部と1対1に対応する形態で設けられている。したがって、図3で示された構成と同様、複数の画素電極241の中には、欠陥でない駆動部にそれぞれ対応する画素電極第2画素電極と、欠陥の駆動部にそれぞれ対応する画素電極第1画素電極が存在することになる。以降の説明では、画素電極241a、画素電極241b、および画素電極241cに着目して説明する。図15において、画素電極241a、241cが欠陥でない駆動部に対応する画素電極を表し、画素電極241bが欠陥の駆動部に対応する画素電極を表している。図3の構成と異なる点は、画素電極241bが分割されており、分割された各々が異なる画素電極に接続されていることである。ここでは、画素電極241bが部分画素電極241b1、241b2に分割されており、部分画素電極241b1が接続部241cb1を介して画素電極241cに、部分画素電極241b2が接続部241ab2を介して画素電極241aに接続されている。駆動部209bの駆動トランジスタ204bから給電パッド211bへと伸びる配線が切断されているため、画素電極241b2が画素電極241aに接続されることで、画素電極241b2は、駆動部209aにより駆動されることになる。すなわち、駆動部209aにより両方の画素電極が駆動される。同様に、画素電極241b1が画素電極241cに接続されることで、画素電極241b1は、画素電極241cに対応する欠陥でない駆動部により駆動されることになる。すなわち、画素電極241cに対応する駆動部により両方の画素電極が駆動されることになる。この構成によれば、欠陥の駆動部209bが原因で、表示パネルに滅点や輝点が生じることを防止することができるので、画質の劣化を防止することができる。加えて、例えば、画素電極241aと画素電極241bの境界が映像の切れ目に当たる場合、画素電極241bの一部である部分画素電極241b2のみが画素電極241aに接続されているので、画素電極241bの全体が画素電極241aに接続されている場合に比べ、ユーザの違和感を軽減することができる。-製作工程-表示パネルの製作工程について説明する。図16は、変形例2に係る画素電極形成工程の一例を示す工程図図15のE-E’断面に相当である。図17は、画素電極形成工程のうち図16に示す工程に後続する部分の一例を示す工程図である。図16aは、基板401上に第一プレート層415、ゲート絶縁膜403、第二プレート層416、パッシベーション膜408、平坦化膜409、および電極材料膜411がこの順に形成された状態を示している。この後、図16bに示されるように、電極材料膜411上に、レジスト層417を形成した後、図16cに示されるように、レジスト層417上に所定形状の開口部を持つマスク418を重ね、マスク418の上から感光させる。その後、余分なレジストを現像液例えばTMAH水溶液で洗い出すことで、レジスト層417のパターニングが完了する。パターニングされたレジスト層417は、図16dに示されるように、電極材料膜411の全体を覆っている。次に、図16eに示されるように、レーザ419を用いて、レジスト層417の一部を除去することで、パターニングされたレジスト層を修正する。これにより、図17aに示されるように、電極材料膜411のうち一部分がレジスト部分417a、417bから露出することになる。その後、電極材料膜411をウェットエッチング液でウェットエッチングすると、レジスト材料で覆われた部分のみが残存する。ここでは、図17bに示されるように、電極材料膜411のうちレジスト部分417a、417bで覆われた部分のみが残存することになる。その後、レジスト部分417a、およびレジスト部分417bを例えば有機系剥離液で除去する。これにより、図17cに示されるように、画素電極241b1および画素電極241b2が形成される。以上のように変形例2の製造方法では、電極材料膜をエッチングする際には、画素電極241bが分割して形成されるよう、パターニングされたレジスト層を予め修正している。この修正は、レジスト修正工程という既存工程で行われる。つまり、パターニングされたレジスト層を、レジスト修正工程という既存工程で修正することで、画素電極が分割されてなる構造を実現している。したがって、工程数を増やすことなく、欠陥の駆動部に対応する画素電極が分割された構造を実現することができる。また、変形例2の製造方法によれば、レジストパターニング後にレジスト修正を行っているため、欠陥の薄膜トランジスタ素子の位置に応じた露光用マスクを用意する必要はない。したがって、コストの観点から有用である。<変形例3>欠陥の駆動部に対応する画素電極の形状を替えた一変形例について説明する。変形例3も、変形例1、2と同様、レジスト修正工程で、パターニングされたレジスト層を修正する。これにより、欠陥の駆動部に対応する画素電極の形状を替える。本変形例において、表示パネルにおける、ゲート線200、データ線201、電源線202、および駆動部209のレイアウトは、図2と同一であるとする。-表示パネルにおける画素電極のレイアウト-図18は、変形例3に係る表示パネルにおける画素電極の模式平面図である。図18に示されるように、複数の画素電極251は、マトリクス状に配置されている。複数の画素電極251は、図2で示した複数の駆動部と1対1に対応する形態で設けられている。したがって、図3で示された構成と同様、複数の画素電極251の中には、欠陥でない駆動部にそれぞれ対応する画素電極第2画素電極と、欠陥の駆動部にそれぞれ対応する画素電極第1画素電極が存在することになる。図18において、画素電極251aが駆動部209aに対応する画素電極を表し、画素電極251bが駆動部209bに対応する画素電極を表している。図18に示されるように、画素電極251aと画素電極251bは、導電性の材料からなる接続部251abを介して接続されている。画素電極251a、画素電極251b、および接続部251abは、一体形成されているとしてもよい。駆動部209bの駆動トランジスタ204bから給電パッド211bへと伸びる配線が切断されているため、画素電極251bが画素電極251aに接続されることで、画素電極251bは、駆動部209aにより駆動されることになる。すなわち、駆動部209aにより両方の画素電極が駆動される。この構成によれば、欠陥の駆動部209bが原因で、表示パネルに滅点や輝点が生じることを防止することができるので、画質の劣化を防止することができる。図18において、図3、10の構成と異なる点は、画素電極251bに対応するコンタクトホール212bが、当該画素電極251bにより覆われていないことである。つまり、本変形例では、画素電極251aがコンタクトホール261aを覆っているつまり、一部が対応するコンタクトホールに入り込むように形成されているのに対し、画素電極251bはコンタクトホール212bを覆っておらず、コンタクトホール212bに相当する部分が欠けた形状になっている。このように、画素電極251bの形状を工夫することで、画素電極251bと欠陥の駆動部209bを電気的に非接続な状態にしている。-製作工程-表示パネルの製作工程について説明する。図19は、変形例3に係る表示パネルの製作工程を示す図である。図19のステップS301およびステップS302は、図6のステップS101およびステップS102と同一である。よって、ここではその詳細な説明は省略する。本変形例では、ステップS302のトランジスタアレイ検査工程の後、配線カット工程を経ることなく、ステップS303の層間絶縁膜形成工程に進む。その後、ステップS304の画素電極形成工程では、複数の駆動部に1対1に対応するように、複数の画素電極をマトリクス状に形成する。画素電極形成工程には、先ほど説明したように、レジスト修正工程が含まれる。本変形例では、このレジスト修正工程で、パターニングされたレジスト層のうちコンタクトホール212bに相当する部分を除去している。画素電極形成工程の詳細については図20,21を用いて説明する。図20は、変形例3に係る画素電極形成工程の一例を示す工程図図19のF-F’断面に相当である。図21は、画素電極形成工程のうち図20に示す工程に後続する部分の一例を示す工程図である。図20aは、基板401上にゲート絶縁膜403、給電パッド211a、パッシベーション膜408、平坦化膜409、および電極材料膜411がこの順に形成された状態を示している。ただし、パッシベーション膜408および平坦化膜409のうち給電パッド211aの上方に当たる一部分にはコンタクトホール212bが形成され、電極材料膜411は平坦膜409上にコンタクトホール212bに沿って形成されている。この後、図20bに示されるように、電極材料膜411上に、レジスト層421を形成した後、図20cに示されるように、レジスト層421上に所定形状の開口部を持つマスク422を重ね、マスク422の上から感光させる。その後、余分なレジストを現像液例えばTMAH水溶液で洗い出すことで、レジスト層421のパターニングが完了する。パターニングされたレジスト層421は、図20dに示されるように、コンタクトホール212bからずれた部分画素電極251bと画素電極251cの間に当たる部分が除去されており、レジスト部分421aとレジスト部分421bからなる。次に、図21aに示されるように、レジスト部分421bのうちコンタクトホール212bの上方に当たる部分にレーザ419を照射することで、図21bに示されるように、当該部分を除去し、電極材料膜411のうちコンタクトホール212bに当たる部分を露出させる。その後、電極材料膜411をウェットエッチング液でウェットエッチングすると、レジスト材料で覆われた部分のみが残存する。ここでは、図21bに示されるように、電極材料膜411のうちコンタクトホール212bに当たる部分はレジスト部分421cで覆われていないため、図21cに示されるように、電極材料膜411における当該部分は、除去されることになる。その後、レジスト部分421aおよびレジスト部分421cを例えば有機系剥離液で除去する。これにより、図21dに示されるように、画素電極251aおよび画素電極251bが形成される。ここで、画素電極251bは、コンタクトホール212bに延在して形成されておらず、給電パッド211bと接していない。このため、給電パッド211bと画素電極251bは電気的に接続されないことになる。以上のように変形例3の製造方法では、電極材料膜211をエッチングする際には、形成される画素電極251bが、コンタクトホールに当たる部分が欠けた形状となるよう、パターニングされたレジスト層を予め修正している。配線カット工程を別途設けることで、欠陥の駆動部と画素電極を電気的に非接続にするのではなく、パターニングされたレジスト層を、レジスト修正工程という既存工程で修正することで、電気的に非接続な構成を実現している。したがって、製造工程を簡略化することができる。加えて、パターニングされたレジスト層を修正することにより、欠陥の駆動部と画素電極を電気的に非接続にするので、薄膜トランジスタ素子のレイアウトを変更する必要がない。ここでは特に説明しなかったが、レジスト修正工程で、図14a、bで示されるように、隣接する画素電極の間に当たる部分にレジスト材料を追加することで、画素電極251a、画素電極251b、および接続部251abが一体形成されるようにしてもよい。こうすることで、欠陥の駆動部と画素電極を電気的に非接続にしつつ、別途工程を追加することなく、画素電極251a、画素電極251b、および接続部251abを一体形成することができる。また、変形例3の製造方法によれば、変形例1および2と同様、欠陥の薄膜トランジスタ素子の位置に応じた露光用マスクを用意する必要はないので、コストの観点から有用である。なお、ここでは、画素電極251bの形状が、コンタクトホールに当たる部分が欠けた形状すなわち、画素電極251bがコンタクトホールに入り込んでいないであるとして説明したが、給電パッド211bに接しなければ、画素電極251bの一部がコンタクトホールに入り込んでいてもよい。<変形例4>各駆動部の構成を変えた一変形例について説明する。本変形例では、各駆動部は、一つの薄膜トランジスタ素子からなる。-レイアウト-変形例4に係る表示パネルにおける、ゲート線200a、電源線202a、駆動部501、および画素電極601のレイアウトについて説明する。図22は、変形例4に係る表示パネルにおける、ゲート線200a、電源線202a、駆動部501、および画素電極601のレイアウトを示す模式平面図である。図22に示されるように、複数の駆動部501は、マトリクス状に配置されている。複数の駆動部501の一部は欠陥の駆動部で、残部は欠陥でない駆動部である。また、複数の画素電極601は、複数の駆動部501と1対1に対応する形態で、マトリクス状に配置されている。したがって、複数の画素電極601の中には、欠陥でない駆動部にそれぞれ対応する画素電極第2画素電極と、欠陥の駆動部にそれぞれ対応する画素電極第1画素電極が存在することになる。以降の説明では、駆動部501a、駆動部501b、画素電極601a、画素電極601bに着目して説明する。図9において、駆動部501aが欠陥でない駆動部を表し、駆動部501bが欠陥の駆動部を表し、画素電極601aが駆動部501aに対応する画素電極を表し、画素電極601bが駆動部502bに対応する画素電極を表している。欠陥でない駆動部501aでは、駆動部501aと画素電極601aに給電するための給電パッド503aが、配線により接続されている破線部502aを参照。したがって、駆動部501aから、コンタクトホール504aを介して給電パット503aと接続された画素電極601aへ給電されることになる。つまり、駆動部501aは、画素電極601aと電気的に接続されている。一方、欠陥の駆動部501bでは、駆動部501bと画素電極601bに給電するための給電パッド503bを接続する配線は、切断されている破線部502bを参照。したがって、駆動部501bから、コンタクトホール504bを介して給電パット503bと接続された画素電極601bへ給電されることはない。つまり、欠陥の駆動部501bは、画素電極601bと電気的に非接続となっている。画素電極601aと画素電極601bは、導電性の材料からなる接続部601abを介して接続されている。先ほど説明したように、駆動部501bから給電パッド503bへと伸びる配線が切断されているため、画素電極601bが画素電極601aに接続されることで、画素電極601bは、駆動部501aにより駆動されることになる。すなわち、駆動部501aにより両方の画素電極が駆動される。したがって、欠陥の駆動部501bが原因で、表示パネルに滅点や輝点が生じることを防止することができるので、画質の劣化を防止することができる。行方向に配置された複数の駆動部からなる駆動部の行の片側には、ゲート線200aが形成されている。一方、列方向に配置された複数の駆動部からなる駆動部の列の片側には、電源線202aが形成されている。-断面図-図23aは、変形例4に係る表示パネルの構成を模式的に示す部分断面図図22のG-G’断面である。図23aに示されるように、基板601上にゲート電極602aが設けられ、ゲート電極602aの設けられた基板601上にゲート絶縁膜603が設けられている。ゲート絶縁膜603上における、ゲート電極602aの上方に当たる部分には半導体層604aが設けられている。加えて、ゲート絶縁膜603上には、SD電極配線605a、606a、給電パッド503aが設けられている。これらSD電極配線605a、606aは、それぞれ一部が半導体層604aに乗り上げており、当該半導体層604a上で間隔を隔てて位置している。さらに、SD電極配線605a、606a、給電パッド503aを覆うように層間絶縁膜607が形成されている。層間絶縁膜609は、例えば2層構造であり、パッシベーション膜607および平坦化膜608からなる。層間絶縁膜609には、コンタクトホール504aが形成されており、このコンタクトホール504aに沿って画素電極601aが形成され、給電パッド503aとコンタクトしている。図23bは、変形例4に係る表示パネルの構成を模式的に示す部分断面図図22のH-H’断面である。図23bに示されるように、基板601上にゲート電極602bが設けられ、ゲート電極602bの設けられた基板601上にゲート絶縁膜603が設けられている。ゲート絶縁膜603上における、ゲート電極602bの上方に当たる部分には半導体層604bが設けられている。加えて、ゲート絶縁膜603上には、SD電極配線605b、606b、および給電パッド503bが設けられている。これらSD電極配線605b、606bは、それぞれ一部が半導体層604bに乗り上げており、当該半導体層604b上で間隔を隔てて位置している。ただし、図23bでは、SD電極配線606bの一部が切断されている点で、図23aの構成と異なる。すなわち、SD電極配線606bは、電極部分606b1と電極部分606b2からなり、これらの間には隙間が存在する。このため、欠陥の駆動部501bから画素電極601bに給電されることはない。さらに、SD電極配線605b、606b、および給電パッド503bを覆うように層間絶縁膜609が形成されている。層間絶縁膜609は、例えば2層構造であり、パッシベーション膜607および平坦化膜608からなる。層間絶縁膜609には、コンタクトホール504bが形成されており、このコンタクトホール504bに沿って画素電極601bが形成され、給電パッド503bとコンタクトしている。また、図22のI-I’断面は、図5で示した断面図と同じになる。簡単に説明すると、平坦化膜上に画素電極601aおよび画素電極601bが間隔を隔てて設けられており、これらの画素電極を繋ぐように接続部601abが形成されている。この接続部601abは、金属薄膜であり、画素電極601aと画素電極601bの間の当該接続部601abが形成された全領域において、平坦化膜409に接した状態で形成されている。このため、接続部601abは断線し難い構成となっている。また、ゲート線200aと接続部601abは、ピンホールが発生し難い膜厚の平坦化膜608等を介して対向している。したがって、ゲート線200aと接続部601abがショートすることを防止することができる。さらに、平坦化膜409が厚膜であるので、ゲート線200aと接続部601abの間隔が大きくなる。このため、寄生容量を小さくすることができる。これにより、映像信号の遅延やクロストーク等による画質劣化を防止することができる。なお、変形例1~3を本変形例に組み合わせてもよい。<その他の変形例>1表示パネルが有機EL表示パネルの場合、画素電極と有機発光層との間には、必要に応じて、ホール注入層、ホール輸送層またはホール注入兼輸送層が介挿されていてもよい。共通電極と有機発光層との間には、必要に応じて、電子注入層、電子輸送層または電子注入兼輸送層が介挿されていてもよい。2表示パネルの一例として液晶表示パネルの構成についても簡単に説明する。液晶表示パネルでは、トランジスタアレイ基板上にパッシベーション膜が形成され、パッシベーション膜上に平坦化膜が形成されている。この平坦化膜上に、複数の画素電極が形成されている。ここまでは、EL表示パネルと同様の構成である。EL表示パネルとの違いは、複数の画素電極に対向するように共通電極が設けられ、複数の画素電極と共通電極の間が液晶で充填されている点である。3本明細書において、マトリクス状は、ハニカム状も含む概念である。したがって、隣接する画素電極には、行方向および列方向に限らず、斜め方向も含まれる。よって、欠陥の画素電極が斜め方向に隣接する画素電極に接続されてもよい。4欠陥の駆動部に対応する画素電極は、列方向に隣接する画素電極に接続したが、行方向に隣接する画素電極に接続してもよい。特に表示パネルが単色を表示するものである場合には、必ずしも列方向に隣接する画素電極に接続する必要はない。5層間絶縁膜407はパッシベーション膜のみからなるとしてもよい。その場合、少なくとも画素電極205aと画素電極205bの間の領域は、接続部205abが断線し難い構成となるよう、平坦である必要がある。上述した変形例においても同様のことがいえる。6複数の画素電極の各々は、層間絶縁膜上に形成された部分と対応するコンタクトホールに入り込んだ部分とからなる。各部分は、必ずしも一体形成されている必要はなく、各々異なる材料かなるとしてもよい。7表示装置100の外観を示さなかったが、例えば、図24に示すような外観を有する。"