集積回路装置において、第1の環状誘電体ブロックを有する底部ウェハー、前記底部ウェハー上に配置される、第2の環状誘電体を有する少なくとも1つの積層ウェハー、および実質的に直線状に前記底部ウェハー中へと前記積層ウェハーを貫通する導電性ビア、を備え、前記底部ウェハーと前記積層ウェハーはその間の接着層により接合され、該底部ウェハーと該積層ウェハーとの間にはバンプパッドは配置されず、前記導電性ビアは、前記第1の環状誘電体ブロックおよび前記第2の環状誘電体ブロックの内部に位置していることを特徴とする集積回路装置。前記第1の環状誘電体ブロックが内壁を有し、前記導電性ビアが該内壁と接触していることを特徴とする請求項1記載の集積回路装置。前記第1の環状誘電体ブロックが内壁を有し、前記導電性ビアが該内壁から隔てられていることを特徴とする請求項1記載の集積回路装置。前記底部ウェハーが背面誘電層を含み、前記導電性ビアが該底部ウェハーの背面誘電層を貫通しないことを特徴とする請求項1記載の集積回路装置。前記少なくとも1つの積層ウェハーが、バンプパッドを有する上面ウェハーを含み、前記導電性ビアが該バンプパッドに接続されていることを特徴とする請求項1記載の集積回路装置。前記積層ウェハーがコンタクトプラグおよび相互接続部を備え、該相互接続部および該コンタクトプラグが同じ導電性材料から製造されていることを特徴とする請求項1記載の集積回路装置。前記積層ウェハーが能動素子および該能動素子の隣のトレンチアイソレーションを備え、前記導電性ビアが該トレンチアイソレーション内に位置していることを特徴とする請求項1記載の集積回路装置。前記底部ウェハーと前記積層ウェハーとの間にはんだが配置されていないことを特徴とする請求項1記載の集積回路装置。集積回路装置を調製する方法であって、第1の環状誘電体ブロックを有する底部ウェハーを形成する工程、第2の環状誘電体を有する少なくとも1つの積層ウェハーを形成する工程、前記底部ウェハーと前記積層ウェハーとの間にバンプパッドを形成せずに、前記少なくとも1つの積層ウェハーを前記底部ウェハーにその間の接着層によって接合する工程、および実質的に直線状に前記底部ウェハー中へと前記積層ウェハーを貫通する導電性ビアを形成する工程であって、該導電性ビアが前記第1の環状誘電体ブロックおよび前記第2の環状誘電体ブロックの内部に形成されるものである工程、を有してなる方法。前記第1の環状誘電体ブロックを有する底部ウェハーを形成する工程が、該底部ウェハー内に環状凹部を形成する工程、および該環状凹部に誘電体材料を充填する工程、を含むことを特徴とする請求項9記載の方法。前記環状凹部が前記底部ウェハーのシャロートレンチアイソレーション内に形成されていることを特徴とする請求項10記載の方法。前記導電性ビアを形成する工程が、前記第1の環状誘電体ブロック内にビアホールを形成する工程を含み、該ビアホールが該第1の環状誘電体ブロックの内壁を露出していることを特徴とする請求項9記載の方法。前記導電性ビアを形成する工程が、前記第1の環状誘電体ブロック内にビアホールを形成する工程を含み、該ビアホールが該第1の環状誘電体ブロックの内壁から隔てられていることを特徴とする請求項9記載の方法。前記導電性ビアが、前記底部ウェハーを貫通せずに形成されることを特徴とする請求項9記載の方法。前記積層ウェハー上にバンプパッドを形成する工程をさらに含み、前記導電性ビアが該バンプパッドに接続されることを特徴とする請求項9記載の方法。前記積層ウェハーを形成する工程が、コンタクトプラグおよび相互接続部を形成する工程を含み、該相互接続部および該コンタクトプラグが同じ導電性材料から製造されていることを特徴とする請求項9記載の方法。前記積層ウェハーを形成する工程が、該積層ウェハーの所定の区域にトレンチアイソレーションを形成する工程を含み、前記導電性ビアが該トレンチアイソレーション内に位置していることを特徴とする請求項9記載の方法。前記少なくとも1つの積層ウェハーの前記底部ウェハーへの接合が、該底部ウェハーと該積層ウェハーとの間にはんだを使用せずに行われることを特徴とする請求項9記載の方法。前記底部ウェハーを形成する工程が、該底部ウェハーの底面に背面誘電層を形成する工程を含むことを特徴とする請求項9記載の方法。前記導電性ビアを形成する工程が、前記第1の環状誘電体ブロック内にビアホールを形成する工程を含み、前記背面誘電層が、該ビアホールを形成するためのエッチング停止層として使用されることを特徴とする請求項19記載の方法。しかしながら、このビアの上端にあるバンプパッドの形成には、シーディング、電気メッキ、フォトリソグラフィーおよびエッチングプロセスが必要である。したがって、ビアの上端にバンプパッドを形成することは、非常に複雑で費用がかかる。本発明のある態様は、積層ウェハーの集積回路装置、および積層ウェハーと底部ウェハーとの間にバンプパッドが配置されないように、シリコン貫通ビアの形成前にウェハーを接合することによって、その集積回路装置を調製する方法を提供することである。したがって、複雑な加工と高コストの問題を解決することができる。本発明の1つの態様は、第1の環状誘電体ブロックを有する底部ウェハー;底部ウェハー上に配置される、第2の環状誘電体を有する少なくとも1つの積層ウェハー;および実質的に直線状に底部ウェハー中へと積層ウェハーを貫通する導電性ビア;を備えた集積回路装置を開示する。本発明のある実施の形態において、底部ウェハーと積層ウェハーはその間の接着層により接合され、底部ウェハーと積層ウェハーとの間にはバンプパッドは配置されず、導電性ビアは、第1の環状誘電体ブロックおよび第2の環状誘電体ブロックの内部に位置している。本発明の別の態様は、集積回路装置を調製する方法であって、第1の環状誘電体ブロックを有する底部ウェハーを形成する工程;第2の環状誘電体を有する少なくとも1つの積層ウェハーを形成する工程;底部ウェハーと積層ウェハーとの間にバンプパッドを形成せずに、少なくとも1つの積層ウェハーを底部ウェハーにその間の接着層によって接合する工程;および実質的に直線状に底部ウェハー中へと積層ウェハーを貫通する導電性ビアを形成する工程であって、導電性ビアが第1の環状誘電体ブロックおよび第2の環状誘電体ブロックの内部に形成されるものである工程;を有してなる方法を開示する。各ウェハー毎に1つのバンプパッドを形成する、特許文献1に開示された技法と対比して、本発明の実施の形態は、積層ウェハーを貫通するが、底部ウェハーの背面誘電体層は貫通しないシリコン貫通ビアの形成前にウェハーを接合することによって集積回路装置を形成する。その結果、本発明の実施の形態は、積層ウェハーと底部ウェハーとの間にバンプパッドを形成する必要がない。したがって、複雑な加工と高コストの問題を解決することができる。その上、この導電性ビアは、積層ウェハーの第2の環状誘電体ブロックが導電性ビアを積層ウェハー内の他の素子から絶縁し、底部ウェハーの第1の環状誘電体ブロックが導電性ビアを底部ウェハー内の他の素子から絶縁するように、第1の環状誘電体ブロックおよび第2の環状誘電体ブロックの内部に形成されている。前述のものは、以下に続く本発明の詳細な説明がよりよく理解されるように、本発明の特徴と技術的利点をかなり広く概説したものである。本発明の追加の特徴と利点は、以下に記載されており、本発明の請求項の主題を形成する。開示された概念および特定の実施の形態は、本発明の目的と同じ目的を達成するための他の構造またはプロセスを変更または設計するための基礎として容易に利用できることが当業者には明らかであろう。そのような同等の構成が、添付の特許請求の範囲に述べられた本発明の精神および範囲から逸脱しないことも当業者には理解されよう。本明細書に含まれ、その一部を構成する添付図面は、その開示の実施の形態を例示しており、説明と共に、本発明の原理を説明するように働く。図1から図20は、本発明の1つの実施の形態による集積回路装置100を形成する方法を示す説明図である。図1はシリコンウェハー11の断面図であり、図2および図3は本発明の1つの実施の形態による図1のシリコンウェハー11の拡大平面図である。本発明の1つの実施の形態において、製造プロセスを実施して、シリコンウェハー11内のトランジスタなどの能動素子13を形成し、この能動素子13およびシリコンウェハー11内の能動素子13の隣りのシャロートレンチアイソレーションSTI17を誘電体層15が被覆している。続いて、フォトリソグラフィープロセスを実施してマスク層18を形成し、次いで、エッチングプロセスを実施して、シャロートレンチアイソレーション17内に環状凹部19を形成する。本発明の1つの実施の形態において、環状凹部19がシャロートレンチアイソレーション17を貫通している。本発明の1つの実施の形態において、環状凹部19は内縁20Aおよび外縁20Bを有し、内縁20Aと外縁20Bの形状は、図2に示されるように、円形である。本発明の1つの実施の形態において、内縁20Aと外縁20Bの形状は、図3に示されるように、角丸矩形である。図4はシリコンウェハー11の断面図であり、図5および図6は本発明の1つの実施の形態による図4のシリコンウェハー11の拡大平面図である。本発明の1つの実施の形態において、マスク層18を剥がし、堆積プロセスおよびCMPプロセスによって環状凹部19に誘電体材料を充填して、図4および図5に示されるように、環状誘電体ブロック21Aを形成する。本発明の1つの実施の形態において、環状誘電体ブロック21Aは内壁22Aおよび外壁22Bを有する。本発明の1つの実施の形態において、内壁22Aおよび外壁22Bは、図5に示すように円形であっても、図6に示すように角丸矩形であっても差し支えない。図7および図8は、本発明の1つの実施の形態によるシリコンウェハー11の断面図である。図7を参照すると、本発明の1つの実施の形態において、フォトリソグラフィープロセスとエッチングプロセスを実施して、環状誘電体ブロック21Aおよび誘電体層15の一部を除去して少なくとも1つのくぼみ23を形成する。続いて、フォトリソグラフィープロセスとエッチングプロセスを実施して、能動素子13上の誘電体層15の一部を除去して、図8に示されるように、少なくとも1つのコンタクトホール25を形成する。このコンタクトホール25は、能動素子13の少なくとも1つの端子を露出する。図9および図10は、本発明の1つの実施の形態によるシリコンウェハー11の断面図である。図9を参照すると、本発明の1つの実施の形態において、コンタクトホール25内にコンタクトプラグ27を形成し、タングステンなどの、フォトリソグラフィープロセスとエッチングプロセスにより使用されるのと同じ導電性材料により、くぼみ23内に相互接続部29を形成する。続いて、堆積プロセスおよびエッチングプロセスにより導電層31を形成して、図10に示されるように、コンタクトプラグ27により相互接続部29を能動素子13に電気的に接続する。本発明の1つの実施の形態において、相互接続部29および導電層31は接続構造30を形成する。図11および図12は、本発明の1つの実施の形態によるシリコンウェハー11の断面図である。本発明の1つの実施の形態において、堆積プロセスにより誘電層33を形成して導電層31を被覆し、次いで、堆積プロセスにより保護層35を形成して、誘電層33を被覆する。続いて、接着剤37Aによりウェハー10の上面に担体39Aを接着し、次いで、背面研削プロセスまたはCMPプロセスなどの薄化プロセスを実施して、図12に示されるように、ウェハー10の底面からウェハー10の一部を除去する。本発明の1つの実施の形態において、薄化プロセスを実施して、環状誘電体ブロック21Aの下端が露出されるように、ウェハー10の底面からウェハー10の一部を除去する。図13および図14は、本発明の1つの実施の形態による底部ウェハー10Aの断面図である。本発明の1つの実施の形態において、背面誘電層40がウェハー10Aの底面に堆積されて、底部ウェハー10Aを形成しており、背面誘電層40は、ビアホールを形成するためのその後のエッチングプロセスのためのエッチング停止層として働く。続いて、担体39Aおよび接着剤37Aを除去し、図14に示されるように、接着剤37Bによりウェハー10Aの背面に別の担体39Bを接着する。図15は、本発明の1つの実施の形態による積層ウェハー10Bの断面図である。本発明の1つの実施の形態において、別のウェハーに、図1から図11に示された製造プロセスを再度実施して、環状誘電体ブロック21Bを有する積層ウェハー10Bを形成する。続いて、接着剤37Cにより積層ウェハー10Bの上面に担体39Cを接着し、次いで、背面研削プロセスまたはCMPプロセスなどの薄化プロセスを実施して、図15に示されるように、積層ウェハー10Bの底面から積層ウェハー10Bの一部を除去する。本発明の1つの実施の形態において、薄化プロセスを実施して、環状誘電体ブロック21Bの下端が露出されるように、積層ウェハー10Bの底面から積層ウェハー10Bの一部を除去する。図16は、本発明の1つの実施の形態による底部ウェハー10Aに接着された積層ウェハー10Bの断面図である。本発明の1つの実施の形態において、積層ウェハー10Bは、底部ウェハー10Aと積層ウェハー10Bとの間にバンプパッドを形成せずに、その間の接着層41によって底部ウェハー10Aに接合される。本発明の1つの実施の形態において、間の接着層41は、底部ウェハー10Aと積層ウェハー10Bとの間の唯一の層である。すなわち、積層ウェハー10Bは、はんだを使用せずに底部ウェハー10Aに接合されている。本発明の1つの実施の形態において、担体39Cおよび接着剤37Cを積層ウェハー10Bの上面から除去し、別の積層ウェハー10Bを同じ技法によって積層ウェハー10Bの上面に接着することができ、以下同様である。すなわち、1つ以上の積層ウェハー10Bを底部ウェハー10Aに接着することができる。図17は、本発明の1つの実施の形態による、底部ウェハー10A中へと積層ウェハー10Bを貫通したビアホール45を示す断面図である。本発明の1つの実施の形態において、担体39Cおよび接着剤37Cを積層ウェハー10Bの上面から除去し、次いで、フォトリソグラフィープロセスを実施して、積層ウェハー10B上にマスク層43を形成する。続いて、エッチング停止層として背面誘電層40を使用することによって、フッ素含有エッチングガスを使用したドライエッチングプロセスを実施して、実質的に直線状に底部ウェハー10A中へと積層ウェハー10Bを貫通した少なくとも1つのビアホール45を形成する。本発明の1つの実施の形態において、この少なくとも1つのビアホール45は、底部ウェハー10Aの背面誘電層40は貫通しない。本発明の1つの実施の形態において、この少なくとも1つのビアホール45は、環状誘電体ブロック21Aおよび環状誘電体ブロック21Bの内部に形成されている。本発明の1つの実施の形態において、ビアホール45は、環状誘電体ブロック21Aの内壁22Aを露出しない。図18は、本発明の1つの実施の形態により、ビアホール45内に形成された導電性ビア49を示す断面図である。本発明の1つの実施の形態において、マスク層43を取り除き、物理的気相成長法によって、ビアホール45内にバリア層でもあるシード層47を形成する。続いて、電気メッキプロセスを実施して、ビアホール45に銅などの導電性材料を充填することによって、導電性ビアTSV49を形成する。本発明の1つの実施の形態において、導電性ビア49は、底部ウェハー10A中へと積層ウェハー10Bを貫通する。特に、導電性ビア49は、底部ウェハー10Aの背面誘電層40を貫通しない。本発明の1つの実施の形態において、導電性ビア49は環状誘電体ブロック21Aおよび環状誘電体ブロック21Bの内部に形成されており、よって、環状誘電体ブロック21Bは導電性ビア49を積層ウェハー10B内の他の素子から絶縁し、環状誘電体ブロック21Aは導電性ビア49を底部ウェハー10A内の他の素子から絶縁する。図19および図20は、本発明の1つの実施の形態による集積回路装置100を示す断面図である。本発明の1つの実施の形態において、積層ウェハー10B上にバンプパッド51を形成して、集積回路装置100を完成している。本発明の1つの実施の形態において、導電性ビア49はシャロートレンチアイソレーション17内に配置され、バンプパッド51に接続され、担体39Bおよび接着剤37Bは、図20に示されるように、底部ウェハー10Aの背面から除去される。本発明の1つの実施の形態において、導電性ビア49は、接続構造30の相互接続部29に電気的に接続されており、接続構造30の導電層31が能動素子13を相互接続部29に電気的に接続している。したがって、能動素子13は導電性ビア49に電気的に接続されている。図21および図22は、本発明の1つの実施の形態による集積回路装置200を示す断面図である。本発明の1つの実施の形態において、図1から図16に示された製造プロセスを繰り返し、担体39Cおよび接着剤37Cを積層ウェハー10Bの上面から除去し、次いで、フォトリソグラフィープロセスを実施して、積層ウェハー10B上にマスク層143を形成する。続いて、エッチング停止層として背面誘電層40を使用することによって、フッ素含有エッチングガスを使用したドライエッチングプロセスを実施して、実質的に直線状に底部ウェハー10A中へと積層ウェハー10Bを貫通する少なくとも1つのビアホール145を形成する。本発明の1つの実施の形態において、この少なくとも1つのビアホール145は、環状誘電体ブロック21Aおよび環状誘電体ブロック21Bの内部に形成されている。図17に示されたビアホール45は環状誘電体ブロック21Aの内壁22Aを露出しない。反対に、図21に示されたビアホール145は、環状誘電体ブロック21Aの内壁22Aを露出する。すなわち、図21に示されたビアホール145のサイズは、図17に示されたビアホール45のサイズよりも大きい。図22を参照して、図18から図20に示された製造プロセスを繰り返して、ビアホール145内にバリア層であるシード層147を、ビアホール145内に導電性ビアTSV149を、さらに積層ウェハー10B上にバンプパッド151を形成して、集積回路装置200を完成し、担体39Bおよび接着剤37Bを底部ウェハー10Aの背面から除去する。各ウェハー毎に1つのバンプパッドを形成する特許文献1に開示された技法と比べて、本発明の実施の形態は、積層ウェハー10Bを貫通するが、底部ウェハー10Aの背面誘電層40は貫通しないシリコン貫通ビア49の形成前に、ウェハー10Aおよび10Bを接合することによって、集積回路装置100を形成する。その結果、本発明の実施の形態は、積層ウェハー10Bと底部ウェハー10Aとの間にバンプパッド51を形成する必要なく、したがって、複雑な加工および高コストの問題を解決することができる。その上、導電性ビア49は環状誘電体ブロック21Aおよび環状誘電体ブロック21Bの内部に形成されており、よって、環状誘電体ブロック21Bは導電性ビア49を積層ウェハー10B内の他の素子から絶縁し、環状誘電体ブロック21Aは導電性ビア49を底部ウェハー10A内の他の素子から絶縁する。本発明とその利点を詳細に説明してきたが、それらに、添付の特許請求の範囲により定義された本発明の精神および範囲から逸脱せずに、様々な変更、置換および改変を行えることが理解されよう。例えば、先に論じられたプロセスの多くは、異なる方法論で実施したり、他のプロセスによって置き換えたり、その両方を行ったりしても差し支えない。さらに、本出願の範囲は、明細書に記載されたプロセス、装置、製造、物質の組成、手段、方法および工程の特定の実施の形態に制限されることは意図されていない。本発明の開示から当業者には容易に明白であるように、ここに記載された対応する実施の形態と実質的に同じ機能を果たす、または実質的に同じ結果を達成する、既存のまたは後に開発されるプロセス、装置、製造、物質の組成、手段、方法または工程を、本発明にしたがって使用してもよい。したがって、添付の特許請求の範囲は、その範囲内に、そのようなプロセス、装置、製造、物質の組成、手段、方法または工程を含むことが意図されている。