基板上に帯状に形成されている第1電極配線と、前記第1電極配線および前記基板上に形成されている層間絶縁層と、前記層間絶縁層を貫通して前記第1電極配線に至るメモリセルホールと、前記メモリセルホール中において、前記メモリセルホールの底部および側面を覆う領域に形成されている抵抗変化層と、前記抵抗変化層上に、前記メモリセルホールの内部に形成された第1電極と、前記第1電極および前記層間絶縁層上において、少なくとも前記メモリセルホールの開口を覆う領域に、前記第1電極配線と交差する方向に帯状に形成されている第1配線と、を備え、前記抵抗変化層は、酸素不足型遷移金属酸化物で構成される第1抵抗変化層と、酸素含有率が前記第1抵抗変化層と異なる酸窒素不足型遷移金属酸窒化物で構成される第2抵抗変化層との積層構造体であり、前記遷移金属をM、前記第1抵抗変化層の組成をMOz、前記第2抵抗変化層の組成をMOxNyと表した場合に、z>xyなる関係を満たす不揮発性記憶装置。前記第1抵抗変化層が前記メモリセルホールの底部および側面に接しており、前記第2抵抗変化層が前記第1抵抗変化層に接している、請求項1に記載の不揮発性記憶装置。前記遷移金属が、タンタル、ハフニウム、ジルコニウム、ニッケル、チタンからなる群より選ばれるいずれか1つの遷移金属である、請求項1に記載の不揮発性記憶装置。前記遷移金属がタンタルである、請求項1に記載の不揮発性記憶装置。酸窒素不足型タンタル酸窒化物に占める酸素原子数と窒素原子数の総和が、50乃至70atmである、請求項4に記載の不揮発性記憶装置。前記第1電極と前記第1配線との間に第1電流制御層を配置する、請求項1に記載の不揮発性記憶装置。しかしながら、特許文献3に開示された抵抗変化層を用いて不揮発性記憶装置を形成する場合には、以下の課題が生じる。不揮発性記憶装置の製造プロセスにおいては、多層配線の形成時に、層間絶縁膜の成膜、プラグ形成、配線形成、リカバリーアニールなどの工程において、抵抗変化型素子が熱処理されることになる。これらの熱処理により抵抗変化素子の抵抗変化層において、酸素濃度が高い第2のタンタル酸化物層から酸素濃度が低い第1のタンタル酸化物層に酸素が拡散し、その結果、酸素濃度プロファイルの劣化が生じる。さらに、酸素含有率の異なる2つの抵抗変化層をホール内に埋め込み形成する場合、通常の積層構造とは異なり、酸素含有率の異なる2つの抵抗変化層は下部電極膜直上のホール底部に加えてホール側壁部分でも両層が接するために有底筒状となって界面部の面積が著しく増加するために、酸素の相互拡散がより起こりやすくなる課題がある。本発明は、上記従来の課題を解決するものであり、第1の抵抗変化層と第2の抵抗変化層との相互拡散を抑制することが可能となり、記憶装置の動作が安定する不揮発性記憶装置を提供することを目的とする。本発明の不揮発性記憶装置の一つの態様は、基板上に帯状に形成されている第1電極配線と、前記第1電極配線および前記基板上に形成されている層間絶縁層と、前記層間絶縁層を貫通して前記第1電極配線に至るメモリセルホールと、前記メモリセルホール中において、前記メモリセルホールの底部および側面を覆う領域に形成されている抵抗変化層と、前記抵抗変化層上において、前記メモリセルホールの内部に形成された第1電極と、前記第1電極および前記絶縁層上において、少なくとも前記メモリセルホールの口部を覆う領域に、前記第1電極配線と交差する方向に帯状に形成されている第1配線と、を備え、前記抵抗変化層は、酸素不足型遷移金属酸化物で構成される第1抵抗変化層と、酸素含有率が前記第1抵抗変化層と異なる酸窒素不足型遷移金属酸窒化物で構成される第2抵抗変化層との積層構造体であり、前記遷移金属をM、前記第1抵抗変化層の組成をMOz、前記第2抵抗変化層の組成をMOxNyと表した場合に、z>xyなる関係を満たしている。本発明の不揮発性記憶装置は、ホール内に酸素含有率の異なる2つの抵抗変化層を埋め込んだ構造により2つの抵抗変化層の界面部分の面積が増加しても、第2の抵抗変化層が酸窒素不足型金属酸窒化物であるために、第1の抵抗変化層である金属酸化物との相互拡散を抑制することが可能となり、記憶装置の動作が安定するという効果を奏する。本発明の不揮発性記憶装置の一つの態様は、基板上に帯状に形成されている第1電極配線と、前記第1電極配線および前記基板上に形成されている層間絶縁層と、前記層間絶縁層を貫通して前記第1電極配線に至るメモリセルホールと、前記メモリセルホール中において、前記メモリセルホールの底部および側面を覆う領域に形成されている抵抗変化層と、前記抵抗変化層上において、前記メモリセルホールの内部に形成された第1電極と、前記第1電極および前記絶縁層上において、少なくとも前記メモリセルホールの口部を覆う領域に、前記第1電極配線と交差する方向に帯状に形成されている第1配線と、を備え、前記抵抗変化層は、酸素不足型遷移金属酸化物で構成される第1抵抗変化層と、酸素含有率が前記第1抵抗変化層と異なる酸窒素不足型遷移金属酸窒化物で構成される第2抵抗変化層との積層構造体であり、前記遷移金属をM、前記第1抵抗変化層の組成をMOz、前記第2抵抗変化層の組成をMOxNyと表した場合に、z>xyなる関係を満たしている。ここで、前記第1抵抗変化層が前記メモリセルホールの底部および側面に接しており、前記第2抵抗変化層が前記第1抵抗変化層に接していてもよい。前記遷移金属は、タンタル、ハフニウム、ジルコニウム、ニッケル、チタンからなる群より選ばれるいずれか1つの遷移金属であることが好ましい。また、前記遷移金属はタンタルであることが好ましい。酸窒素不足型タンタル酸窒化物に占める酸素原子数と窒素原子数の総和は、50乃至70atmであることが好ましい。また、前記第1電極と前記第1配線との間に第1電流制御層を配置する構成とすることも可能である。微細な記憶素子を実現する構造および製造方法としては、1基板に平行な面に必要となる電極層および抵抗変化層を積層して成膜した後にドライエッチングプロセスにより一括して加工する方法と、2あらかじめ微細ホールを形成し、この微細ホール内に抵抗変化層や電極を埋め込み形成する方法が考えられる。1の場合、成膜プロセスは容易であるが、エッチングレートの異なる複数の薄膜材料を一括してドライエッチングするために、所望の精度で加工することは容易ではない。特に、積層数が多い素子構造の場合や素子サイズが小さい場合には、エッチングプロセスが困難となる。一方、2の場合には、エッチングプロセスの課題よりは微細ホール内に抵抗変化層および電極を形成することが難しくなる。一般に、スパッタ法のような物理的手法の成膜プロセスは、アスペクト比の高い微細ホールにカバレッジ良く膜を形成することは困難である。そこで、CVD法やALD法を用いることになる。微細ホールに内に酸素含有率の異なる複数の抵抗変化層を埋め込み形成してなるホール型素子では、当該ホール型素子と同じフットプリントに、基板の主面と平行に複数の抵抗変化層を積層してなるプレーナー型素子と比べて、抵抗変化層同士の接触面積が大きくなる。例えば、1辺がLnmの正方形のフットプリントに形成可能なプレーナー型素子およびホール型素子を考える。図18は、プレーナー型素子の一例を模式的に示す平面図およびA-A’線に沿う断面図である。このようなプレーナー型素子の場合、抵抗変化層同士の接触面積Sは式1で表される。S=L2式1図19は、ホール型素子の一例を模式的に示す平面図およびB-B’線に沿う断面図である。このようなホール型素子の場合には、ホール深さをD、第1抵抗変化層の膜厚をT1、第2抵抗変化層の膜厚をT2とすると、抵抗変化層同士の接触面積Sは、式2で表される。S=L-2T1×D-T1π{L-2T1/2}2π式2例えば、L=60nm、D=120nm、T1=T2=10nmの場合を考えると、プレーナー型素子では、抵抗変化層間の接触面積Sは、式1より3600nm2である。これに対し、ホール型素子では、抵抗変化層間の接触面積Sは、式2より15079.6nm2となり積層構造の約4.2倍となる。従って、抵抗変化層間での酸素の相互拡散量も増加すると推定される。タンタルTa、チタンTiなどの金属酸窒化物は安定な化合物であり、窒化タンタルTaN、窒化チタンTiNと同様にバリア性が高い。また、金属酸窒化物は、金属窒化物中の窒素原子の一部を酸素原子で置換していると考えられる。このため、拡散後に酸素で置換されるサイトが制限されているために、界面からの酸素原子の拡散は抑制されると考えられる。従って、界面からの酸素原子の拡散に対しては、拡散後の置換サイトを抑制する効果があり、酸素拡散を防止することができると考えられる。よって、本発明の不揮発性記憶装置の構成では、ホール内に酸素含有率の異なる2つの抵抗変化層を埋め込んだ構造により2つの抵抗変化層の界面部分の面積が増加しても、第2の抵抗変化層が酸窒素不足型金属酸窒化物であるために、第1の抵抗変化層である金属酸化物との相互拡散を抑制することが可能となる。また、前記第1抵抗変化層の組成をMOzと表し、前記第2抵抗変化層の組成をMOxNyと表した場合に、z>xy式3なる関係を満たしている。式3の関係を満たすことにより、第1の抵抗変化層であるタンタル酸化物層の抵抗率は、酸窒素不足型タンタル酸窒化物層の抵抗率よりも高くなる。抵抗変化動作時に印加した電圧パルスは、第1抵抗変化層であるタンタル酸化物層と第2抵抗変化層である酸窒素不足型タンタル酸窒化物層の両方に分配されるが、このうち抵抗変化動作に寄与するのは、酸素が出入りするタンタル酸化物層に分配される成分である。タンタル酸化物層の抵抗率を酸窒素不足型タンタル酸化物層の抵抗率より高くすることで、タンタル酸化物層に分配される電圧パルスの成分が大きくなり、不揮発性記憶装置を低電圧で動作させることが可能となる。また、前記組成の関係を満たすことにより第1の抵抗変化層であるMOz層の抵抗率は、第2抵抗変化層であるMOxNy層の抵抗率よりも高くなる。抵抗変化動作時に印加した電圧パルスは、第1抵抗変化層と第2抵抗変化層の両方に印加されるが、このうち抵抗変化動作に寄与するのは、酸素が出入りする第1抵抗変化層に印加される電圧である。第1抵抗変化層の抵抗率を第2抵抗変化層の抵抗率より高くすることで、第1抵抗変化層に分配される電圧パルスの成分が、第2抵抗変化層に分配される電圧パルスの成分よりも大きくなる。これにより、抵抗変化層を単層で構成した場合に比べて、不揮発性記憶装置を低電圧で動作させることが可能となる。不揮発性記憶装置を上述の構成とすることで、不揮発性記憶装置を抵抗変化動作させるために必要な電圧は2.4V以下となり、低電圧で動作させることが可能となる。以下、本発明の実施形態について、図面を参照しながら説明する。なお、同じ要素については同じ符号を付しており説明を省略する場合がある。また、トランジスタや記憶部等の形状については模式的なものであり、その個数等についても図示しやすい個数としている。第1実施形態[装置構成]図1は、本発明の第1実施形態に係る不揮発性記憶装置10の構成の一例を模式的に示す平面図、および1A-1A線に沿う断面を矢印方向に見た断面図である。図1の平面図は、理解しやすくするために最上層の第4層間絶縁層23の一部を除去した仮想的な状態を示す。図2は、図1の要部である第1抵抗変化型素子17の平面図、および2A-2A線に沿う断面を矢印方向に見た断面図である。本実施形態の不揮発性記憶装置10は、基板11と、基板11の上に形成された、第1裏打ち配線15とその上部に第1裏打ち配線15と物理的に接触するように形成された第1電極配線151とで構成される下層配線と、当該下層配線を覆うように形成された第3層間絶縁層16とを備えている。当該下層配線は、基板11の主面に垂直な方向以下では、基板の厚み方向と言うから見て、帯状に形成されている。第3層間絶縁層16には、第1電極配線151に達するメモリセルホール29が、所定の間隔で形成されている。メモリセルホール29に対応して、第1抵抗変化型素子17が形成されている。ここで、第1電極配線151は帯状の電極であり、第1抵抗変化型素子17の第1電極を構成する。第1裏打ち配線15は、帯状の電極である第1電極配線151の配線抵抗を下げるため、第1電極配線151と略同一形状で、かつ第1電極配線151より抵抗の低い材料で構成される配線である。メモリセルホール29の内部には、メモリセルホール29の底および側壁を覆い第1電極配線151と物理的に接触するようにメモリセルホール29の形状に応じてほぼ同じ厚さでコンフォーマルconformalに形成された第1抵抗変化層18aと、第1抵抗変化層18aの底および側壁を覆い第1抵抗変化層18aと物理的に接触するように形成された第2抵抗変化層18bと、第2抵抗変化層18bの内側に第2抵抗変化層18bと物理的に接触するように形成された第1電極19が形成されている。ここで、コンフォーマルとは形状適応性がよいという意味であり、メモリセルホール29内の底面及び側壁に隙間なく、また段切れなく第1抵抗変化層18aをほぼ同じ膜厚で成膜できることと定義する。各メモリセルホール29について、該メモリセルホール29の底に露出する第1電極配線151と、該メモリセルホール29の内部の第1抵抗変化層18aと、該メモリセルホール29の内部の第2抵抗変化層18bと、該メモリセルホール29の内部の第1電極19とで、第1抵抗変化型素子17が構成される。第1抵抗変化層18aは、好ましくは遷移金属酸化物で構成され、より好ましくは酸素不足型のタンタル酸化物で構成される。第2抵抗変化層18bは、好ましくは酸窒素不足型金属酸窒化物で構成され、より好ましくは酸窒素不足型タンタル酸窒化物で構成される。ここで、酸素不足型の遷移金属酸化物とは、遷移金属Mの酸化物をMOxxは、遷移金属Mを1モルとしたときの酸素Oのモル数で表される組成比と表記した場合に、酸素Oの組成比xが化学量論的に安定な状態の組成比遷移金属MがタンタルTaの場合には2.5よりも小さい酸化物である。また、酸窒素不足型金属酸窒化物とは、遷移金属Mの酸窒化物をMOxNyx、yは、遷移金属Mを1モルとしたときの酸素O、窒素Nのそれぞれのモル数で表される組成比と表記した場合に、酸素Oの組成比xと窒素Nの組成比yとの和が化学量論的に安定な状態の組成比の和遷移金属MがタンタルTaの場合には2.5よりも小さい酸化物である。例えば、酸窒素不足型タンタル酸窒化物は、次のように定義される。一般に、タンタルは5価、酸素は-2価、窒素は-3価のイオンとして存在することが安定状態である。したがって、酸窒素不足型タンタル酸窒化物の組成をTaOxNyで表すと、2x3y=5を満たす酸窒素不足型タンタル酸窒化物が安定に存在しうることになる。酸窒素不足型タンタル酸窒化物とは、その組成をTaOx’Ny’で表すと、2x’3y’<5となるような組成を有する酸窒素不足型タンタル酸窒化物である。酸素不足型のタンタル酸化物で構成された遷移金属酸化物の抵抗変化層を用いることにより、可逆的に安定した書き換え特性を有する、抵抗変化現象を利用した不揮発性記憶素子を得ることができる。このことについては、特許文献5:国際公開第2008/059701号に詳細に説明されている。また、酸窒素不足型タンタル酸窒化物層は、特許文献3の国際公開第2008/149484号に記載された第1のタンタル酸化物層に比べて酸素が拡散しにくい。これは、Taの金属酸窒化物は安定な化合物であり、TaNと同様にバリア性が高い。また、金属酸窒化物は、金属窒化物中の窒素原子の一部を酸素原子で置換していると考えられる。このため、拡散後に酸素で置換されるサイトが制限されているために、界面からの酸素原子の拡散は抑制されると考えられる。以上より、タンタル酸化物層から酸素が拡散することを抑制することが可能となり、ホール型抵抗変化型素子の課題であった界面層面積の増加に伴う酸素濃度プロファイルの劣化を低減することが可能となる。第1抵抗変化層18aおよび第2抵抗変化層18bは、タンタル酸化物およびタンタル酸窒化物だけでなく、チタンTi、ハフニウムHf、ジルコニウムZr、またはニッケルNi等の遷移金属を母体とする酸化物および酸窒化物により形成してもよい。このような遷移金属酸化物は、閾値以上の電圧または電流が印加されたときに特定の抵抗値を示し、その抵抗値は新たに一定の大きさのパルス電圧またはパルス電流が印加されるまでは、その抵抗値を維持しつづけるため、不揮発性記憶素子に利用できる。第1抵抗変化層18aの酸素含有率は、第2抵抗変化層18bの酸素含有率よりも高いことが好ましい。すなわち、第1抵抗変化層18aを構成する遷移金属酸化物をMOz、第2抵抗変化層18bを構成する遷移金属酸窒化物をMOxNyとするとき、z>xy式4であることが好ましい。ここで特に、x>0かつy>0としてもよい。抵抗変化層が酸素含有率の異なる2つの層で構成されている抵抗変化素子については、特許文献3の国際公開第2008/149484号で詳細に説明されている。第1電極配線151の近傍において抵抗変化層の酸素含有率を高く設定することにより、第1電極配線151と抵抗変化層との界面での酸化還元反応により抵抗変化現象を発現しやすくすることができる。これにより、低電圧駆動が可能な良好なメモリセル特性を得ることができる。第1電極配線151は、白金やイリジウム、パラジウムなどで構成するのが好適である。白金やイリジウムの標準電極電位は1.2eV、パラジウムの標準電極電位は1.0eVとなる。一般に標準電極電位は、酸化されやすさの一つの指標であり、この値が大きければ酸化されにくく、小さければ酸化されやすいことを意味する。発明者らの研究によれば、電極を構成する材料の標準電極電位と抵抗変化層に含まれる遷移金属の標準電極電位との差が大きいほど抵抗変化が起こりやすく、差が小さくなるにつれて、抵抗変化が起こりにくいことが明らかになっている。この事実から、電極と抵抗変化層の材料の酸化のされやすさが抵抗変化現象のメカニズムに大きな役割を果たしていると推測される。タンタルの標準電極電位は-0.6eVで、白金やイリジウム、パラジウムの標準電極電位よりも低い。よって上記好適な構成では、白金やイリジウム、パラジウムで構成された第1電極配線151とタンタル酸化物で構成された第1抵抗変化層18aとの界面で、酸化還元反応が起こり、酸素の授受が行われて、抵抗変化現象が発現する。第1裏打ち配線15は、例えばTi-Al-N合金またはCuまたはAlまたはTi-Al合金またはこれらの積層構造で構成できる。第1電極配線151は、PtまたはIr等で構成できる。第1裏打ち配線15および第1電極配線151は、スパッタ法により成膜した後、露光プロセスとエッチングプロセスを経ることで容易に形成できる。第1電極19は、第1電極配線151を構成する材料より標準電極電位が低い材料で構成されていることが好ましい。さらに、第1電極19は、抵抗変化層を構成する遷移金属より標準電極電位が低い材料で構成されていることが好ましい。このような構成とすることにより、第1電極配線151と第1抵抗変化層18aの界面近傍で、第1抵抗変化層18aの酸化還元反応が選択的に起こり、安定した抵抗変化を起こすことができる。第1電極19は、第1抵抗変化層18aおよび第2抵抗変化層18bを構成する遷移金属の窒化物で構成されていてもよい。例えば、抵抗変化層18aおよび第2抵抗変化層18bをタンタル酸化物で構成する場合には、第1電極19を窒化タンタルTaNや、アルミニウムで構成してもよい。メモリセルホール29の上部開口には、第1抵抗変化層18aと、第2抵抗変化層18bと、第1電極19とが露出しており、これを被覆するように第1配線22が形成される。第1配線22は、基板の主面と平行な面内でかつ第1裏打ち配線15が配置された面と異なる面内において、第1裏打ち配線15に対して交差する方向に帯状でかつメモリセルホール29の開口より大きな形状面積を有し、メモリセルホール29の開口を完全に覆いかつその周囲にはみ出すように、第3層間絶縁層16の上に形成される。第1配線22の材料には、銅Cu、アルミニウムAl、等の低抵抗な材料を用いることができる。図1に示すように、第1配線22は、第1抵抗変化型素子17がマトリクス状に形成された領域の外まで延在されている。マトリクス領域内では、第1配線22が各メモリセルを接続する配線ワード線あるいはビット線等として機能する。本実施形態では、基板11としてシリコン単結晶基板が用いられ、基板11の上にトランジスタ等の能動素子12を集積した半導体回路を有する。図1では、能動素子12は、ソース領域12a、ドレイン領域12b、ゲート絶縁膜12cおよびゲート電極12dからなるトランジスタMOS-FETを示している。ただし、基板11の上には能動素子12だけでなく、一般にDRAM等のメモリ回路に必要な素子をも形成されうる。第1裏打ち配線15および第1配線22は、基板11の厚み方向から見て、第1抵抗変化型素子17が形成されたマトリクス領域とは異なる領域例えば、マトリクス領域の周辺において能動素子12にそれぞれ接続されている。すなわち、図1においては、第1裏打ち配線15は、第1層間絶縁層13、第2層間絶縁層14に形成されたメモリセルホール中の第2埋め込み導体24、第1埋め込み導体25および回路配線26を介して能動素子12のソース領域12aに接続されている。なお、第1配線22についても、第3埋め込み導体28を介して同様に別の能動素子図示せずに接続されている。能動素子12は、マトリクス領域の下に配置されていてもよい。第1層間絶縁層13、第2層間絶縁層14、第3層間絶縁層16、第4層間絶縁層23としては、絶縁性の酸化物あるいは窒化物を用いることができる。具体的には、CVD法による酸化シリコンSiOやオゾンO3とテトラエトキシシランTEOSを用いてCVD法により形成したTEOS-SiO膜あるいはシリコン窒化SiN膜等を用いることができる。第1層間絶縁層13、第2層間絶縁層14は、配線間の寄生容量の低減のために、フッ素含有酸化物例えば、SiOFやカーボン含有窒化物例えば、SiCNあるいは有機樹脂例えば、ポリイミドで形成されるのが好ましい。第3層間絶縁層16として、低誘電率材料であるシリコン炭窒化物SiCNの膜やシリコン炭酸化物SiOCの膜あるいはシリコンフッ素酸化物SiOFの膜等を用いてもよい。回路配線26については、従来のようにアルミニウムで形成してもよいが、微細化しても低抵抗を実現できる銅で形成するのが好ましい。[製造方法]次に、本発明の第1実施形態に係る不揮発性記憶装置の製造方法について、上述した不揮発性記憶装置10の例を用いて説明する。図3は、能動素子12が形成された基板11上に、第2層間絶縁層14と第1裏打ち配線15と第1電極配線151と第3層間絶縁層16を形成する工程後の、不揮発性記憶装置10の断面図である。図4は、第3層間絶縁層16にメモリセルホール29を形成する工程後の、不揮発性記憶装置10の平面図、および3A-3A線での断面を矢印方向から見た断面図である。なお、図4の断面図を含め、図4から図9に示す断面図はすべて、各工程における不揮発性記憶装置10の3A-3A線での断面を矢印方向から見た断面図である。図5は、第3層間絶縁層16の上およびメモリセルホール29の内部に第1抵抗変化層18aとなる第1抵抗変化材料層181aを形成する工程後の、不揮発性記憶装置10の断面図である。図6は、第1抵抗変化材料層181aの上に第2抵抗変化層18bとなる第2抵抗変化材料層181bを形成する工程後の、不揮発性記憶装置10の断面図である。図7は、第2抵抗変化材料層181bの上に第1電極19となる第1電極材料層191を形成する工程後の、不揮発性記憶装置10の断面図である。図8は、メモリセルホール29の内部の第1抵抗変化材料層181aと第2抵抗変化材料層181bと第1電極材料層191とを残し、それ以外の第1抵抗変化材料層181aと第2抵抗変化材料層181bと第1電極材料層191とをCMPにより除去する工程後の、不揮発性記憶装置10の平面図および断面図である。図9は、メモリセルホール29の上部開口を完全に覆いかつその外側にはみ出すように第1配線22を積層する工程後の、不揮発性記憶装置10の平面図および断面図である。以下、図3から図9を用いて本実施形態に係る不揮発性記憶装置10の製造方法について説明する。まず、図3に示すように、基板11上に、複数の能動素子12と、第1層間絶縁層13、第2層間絶縁層14と、第2埋め込み導体24、第1埋め込み導体25と、回路配線26と、第1裏打ち配線15と、第1電極配線151と、第3層間絶縁層16とを形成する。特に、第1裏打ち配線15および第1電極配線151は、第2層間絶縁層14中に埋め込み形成してもよい。このような構成は、例えば以下のように形成される。すなわち、第2層間絶縁層14に、一般的な半導体プロセスで用いられている技術を用いて、第1裏打ち配線15および第1電極配線151を埋め込むための溝と回路配線26に接続するためのメモリセルホールとを形成する。これらの溝は、基板の厚み方向から見て、帯状に形成される。これらの溝とメモリセルホールとを形成後、第1裏打ち配線15および第1電極配線151となる導体をCVD法などにより埋め込んだ後、例えばCMPにより不要部分を除去する。図3の構造を形成するためのその他の工程には、周知の製造方法を用いることができるので、詳細な説明を省略する。次に、図4に示すように、第1電極配線151を覆っている第3層間絶縁層16に、一定の配列ピッチで、底面に第1電極配線151が露出するようにメモリセルホール29を形成する。メモリセルホール29は、図4の平面図からわかるように、第1裏打ち配線15の幅より小さな外形としている。なお、図ではメモリセルホール29を四角形状としているが、円形状でも楕円形状でも、あるいはさらに他の形状であってもよい。メモリセルホール29は、一般的な半導体プロセスにより形成することができるので、詳細な説明は省略する。次に、図5に示すように、メモリセルホール29が形成された第3層間絶縁層16の上に、第1抵抗変化層18aとなる第1抵抗変化材料層181a第1堆積膜を形成する。本実施形態では、タンタル酸化物を、メモリセルホール29の内部側壁および底部および第3層間絶縁層16の上に、CVD法により堆積することにより、第1抵抗変化材料層181aが形成される。本実施形態では、第1抵抗変化材料層181aの形成の一手法として、CVD法を用いる。第1抵抗変化材料層181aの形成には、他の成膜方法として、スパッタ法や、特に微細ホールへのコンフォーマルな成膜に適したALD法などを用いてもよい。このプロセスにより、第1抵抗変化材料層181aは、メモリセルホール29の内部側壁および底部において、ほぼ均一な厚さでコンフォーマルに形成される。ソースガスとしては、例えば化1に示すターシャリーブチルイミドトリスジエチルアミドタンタルCH33CNTa[NC2H52]3、以下、TBTDETと記載するが用いられうる。反応性ガスとしては、例えばオゾンO3ガスが用いられる。成膜終了後は、窒素N2ガスをパージガスとして用いる。ただし、ガスの種類は以上のものに限定されない。本実施形態における第1抵抗変化材料層181aを形成するための方法では、まず、原料容器に抵抗変化層の原料前駆体であるTBTDETを充填する。成膜チャンバの内部には、ソースガスの自己分解反応が生じる温度例えば325°Cに加熱した基板を保持する。なお、基板の加熱温度としては、325°C、350°C、400°Cおよび440°Cの複数の温度条件での実験を実施した。原料容器のTBTDETを100°Cに加熱し、これをキャリアガスである窒素ガスでバブリングBubblingすることによりソースガスを発生させ、成膜チャンバにソースガスを導入する。同時に反応性ガスとしてオゾナイザで生成したO3ガスを成膜チャンバに導入する。これにより、TBTDETを酸化して、Ta酸化物の層を形成するとともに、TBTDETに含まれる配位子をCO2等の副生成物へと酸化させて除去する。所望の膜厚のTa酸化物を形成した後は、チャンバに窒素ガスを導入してチャンバのガスをパージし、余分な反応性ガスおよび副生成物を除去する。次に、図6に示すように、メモリセルホール29の側壁および底部、並びに第3層間絶縁層16上に形成された第1抵抗変化材料層181aの上に、第2抵抗変化層18bとなる第2抵抗変化材料層181b第2堆積膜を形成する。本実施形態では、タンタル酸窒化物を、第1抵抗変化材料層181aが形成されたメモリセルホール29’の内部側壁および底部および第3層間絶縁層16の上の第1抵抗変化材料層181aの上に、CVD法により堆積することにより、第2抵抗変化材料層181bが形成される。本実施形態では、第2抵抗変化材料層181bである酸窒素不足型金属酸窒化物薄膜の形成方法の一例として、CVD法と酸化処理の連続プロセスを用いる。当該形成方法は、具体的には例えば、遷移金属の原子を含有するソースガスと反応性ガス導入する第1工程と、第1工程後にソースガスと反応性ガスをパージする第2工程と、第2工程後にO3やO2などの酸化性の反応性ガスを導入する第3工程から構成される。第1工程では窒化性の反応性ガスを用いて、最初に金属窒化物薄膜を形成する。反応性ガス種が異なることを除き成膜温度などの条件は、前記第1抵抗変化材料層181aの形成と同様である。よって、両者で共通する部分については説明を省略する。第3工程では、基板温度を、第1、第2工程と同じ例えば350°Cに保持したまま、O3やO2などの酸化性の反応性ガスを一定時間導入して、金属窒化物薄膜中の窒素を酸素に置換することにより、金属酸窒化物薄膜を形成する。なお、上記の第1工程、第2工程、および第3工程を1度だけではなく、複数回繰り返すことにより、金属酸窒化物の組成を制御することが可能である。なお、抵抗変化層を構成する遷移金属酸化物および遷移金属酸窒化物として、ハフニウム、ジルコニウム、ニッケル、チタンを母体金属とする酸化物および酸窒化物を用いた場合でも、層が形成される原理から考えれば、タンタル酸化物およびタンタル酸窒化物の場合と同様に、酸素含有率の異なる金属酸化物を形成することが可能であると推察される。この場合の抵抗変化層の原料前駆体としては、塩化ジルコニウム[ZrCl4]、テトラエチルメチルアミノハフニウム[HfNCH3C2H54]、ニッケル1-ジメチルアミノ-2メチル-2ブタノレート[NiC7H16NO]、テトラエトキシチタン[TiOC3H74]などを用いることができる。その後、図7に示すように第1電極材料層191を第2抵抗変化材料層181bの上に形成する。本実施形態では、タンタル窒化物TaNを、第2抵抗変化材料層181bが形成されたメモリセルホール29の内部側壁および底部および第3層間絶縁層16の上の第1抵抗変化材料層181aの上の第2抵抗変化材料層181bの上に、例えばALD法やCVD法により堆積することにより、第1電極材料層191が形成される。CVD法の具体的な方法は第1抵抗変化材料層181aあるいは第2抵抗変化材料層181bにおけるものと同様であるので詳細な説明を省略する。原料前駆体としては、TBTDETやTaCl5、TaOC2H55などを用いることができる。反応性ガスとしては、窒化性ガスを用いることができる。次に、図8に示すように、CMPプロセスを用いて、第1電極材料層191および第2抵抗変化材料層181bおよび第1抵抗変化材料層181aの、第3層間絶縁層16の表面を覆う部分と、メモリセルホール29の上部開口よりも上にある部分第3層間絶縁層16の上端面と比べて基板からの高さがより高い部分を除去する。これによりメモリセルホール29中に第1抵抗変化層18aと、第2抵抗変化層18bと、第1電極19とを埋め込み形成する。次に、図9に示すように、第1電極19に接続するように第1配線22を形成する。具体的な形成方法は、周知の技術を用いることができるので詳細な説明を省略する。第1配線22は第3層間絶縁層16の上に、メモリセルホール29を完全に覆うように、基板の厚み方向から見て、少なくともメモリセルホール29の開口より大きな形状面積で、かつ第1裏打ち配線15および第1電極配線151と交差する方向に帯状に形成する。第1配線22は、第1抵抗変化型素子17がマトリクス状に形成された領域外にまで延びるように形成される。第1配線22と同時に第3埋め込み導体28も同時に形成し、この第3埋め込み導体28を介して回路配線図示せずに接続し、図示しない位置に設けられている能動素子に電気的に接続する。さらに第3層間絶縁層16と第1配線22とを覆うように第4層間絶縁層23を形成することで、図1に示すような不揮発性記憶装置が得られる。[酸窒素不足型タンタル酸窒化物層の特性]次に、第2抵抗変化材料層181bとして形成された酸窒素不足型タンタル酸窒化物薄膜の組成と比抵抗の関係について説明する。図10に、CVD法と酸化処理の連続プロセスにより形成した酸窒素不足型タンタル酸窒化物薄膜TBTDET由来の残留Cが含まれているに占めるON酸素原子数と窒素原子数の総和のatm値と酸窒素不足型タンタル酸窒化物薄膜の比抵抗specificelectricalresistanceの関係を示す。組成分析は、ラザフォード後方散乱RBS法により行った。上述した方法を用いて形成した酸窒素不足型タンタル酸窒化物薄膜中に含まれる酸素含有量は、CVD法による成膜後の酸化処理条件酸化性ガス流量、時間に依存すると考えられる。なお、RBS法により分析した酸素及び窒素の組成は、atm単位で±4と、比較的大きな誤差を含む。このため、ONのatm値にも誤差が生じる。RBS法による誤差を考慮すると、ONのatm値は50から70の範囲にある。また、図10には、比較例としてスパッタ法により形成した酸化タンタル膜即ち、Nのatm値=0に相当に占めるOのatm値と比抵抗の関係を併せてプロットしている。図10から、膜組成と比抵抗との相関は、CVD法で成膜された酸窒素不足型タンタル酸窒化物薄膜と、スパッタ法で形成されたタンタル酸化物膜とで同様の傾向があり、ONのatm値の増加に従い、膜の比抵抗値は増加することが確認できる。図10の実線は、基板温度400°Cで膜厚50nmに形成した第2抵抗変化層であるタンタル酸窒化物層のシート抵抗値を、4端子測定法により測定し、比抵抗を求めた結果を示す。ここで、a点は、CVD法による成膜後、酸化処理を行う前、組成がTa/O/N/C=33.6/0/54.5/11.9atmと分析された試料の比抵抗を示す。なお、Oのatm=0なる分析結果については、酸化処理を行う前とは言えOが全く含有されていないことは考えにくいので、4atm未満のOに対して分析感度が低いための誤差と見られる。b点は、組成がTa/O/N/C=32.4/4.7/54.3/8.6atmと分析されたTaO0.15N1.68と表記される試料の比抵抗を示し、c点は、組成がTa/O/N/C=29.9/7.4/54.2/8.5atmと分析されたTaO0.25N1.81と表記される試料の比抵抗を示す。図10の一点鎖線で示されるタンタル酸化物材料層の比抵抗は、断面SEMと蛍光X線により測定した膜厚と、4端子測定法により測定したシート抵抗値から算出した。次に、本願の第1抵抗変化層と第2抵抗変化層である酸窒化物層の積層構造のメモリとしての動作例、すなわち情報の書き込み/読み出しをする場合の動作例を、図11に示すプレーナー型素子により確認した。特性確認用のプレーナー型素子は、SiN膜膜厚100nmが形成されたシリコン基板200上に、TaNで構成した下部電極205、CVD法で形成したTaOxNy膜膜厚30nmである第2抵抗変化層206b、スパッタ法で形成したTaOz膜膜厚5nmである第1抵抗変化層206a、スパッタ法で形成したIr膜である上部電極膜厚50nm207を順次積層することにより作製されている。第1抵抗変化層206aと第2抵抗変化層206bとが抵抗変化層206を構成する。下部電極205および上部電極207は、コンタクトプラグ204、210を介して、配線201、211にそれぞれ接続される。このような方法に従って、基板温度325°Cで形成され、組成がx=0.31、y=1.41と分析されたTaOxNy膜を含む素子A、基板温度400°Cで形成され、組成がx=0.15、y=1.68と分析されたTaOxNy膜図10のb点の試料に相当を含む素子B、および、基板温度400°Cで形成され、組成がx=0.25、y=1.81と分析されたTaOxNy膜図10のc点の試料に相当を含む素子Cを作製し、それぞれの素子の動作特性を評価した。図12は、素子Aのパルス印加時の抵抗変化特性を示す図である。図12に示すように、極性が異なる2種類の電圧パルスを印加することで、素子Aが高抵抗状態と低抵抗状態に変化する。すなわち、下部電極205を基準として上部電極207に負の電圧パルス電圧-1.5V、パルス幅100nsを印加した場合、素子Aは、高抵抗状態抵抗値約150000Ωから低抵抗状態抵抗値約10000Ωに変化する。他方、正の電圧パルス電圧2.4V、パルス幅100nsを上部電極に印加した場合、素子Aは、低抵抗状態から高抵抗状態へ増加する。図13、図14は、それぞれ、図12と同様条件での電圧パルス印加による、素子B、素子Cの抵抗変化特性を示す図である。図13と図14とを比較すれば、同じ400°Cの基板温度にてタンタル酸窒化薄膜が形成された素子Bと素子Cとの間では、膜中の酸素と窒素の合計の比率が高く、比抵抗の値がより高い素子Cのほうが、比抵抗の値がより低い素子Bよりも抵抗変化特性がやや悪い高抵抗状態と低抵抗状態の抵抗比が小さいことが分かる。ここで、図11に示す下部電極205を基準としたときに、上部電極207に高い電圧を印加する場合を正の電圧の印加とし、下部電極205を基準としたときに、上部電極207に低い電圧を印加する場合を負電圧の印加とする。上述のように、いずれの素子も、2.4V以下の電圧で抵抗変化動作が可能である。これは、抵抗変化動作時に印加した電圧パルスは、第1抵抗変化層であるタンタル酸化物層と第2抵抗変化層である酸窒素不足型タンタル酸窒化物層の両方に分配されるが、このうち抵抗変化動作に寄与するのは、酸素が出入りするタンタル酸化物層に分配される成分である。タンタル酸化物層の抵抗率を酸窒素不足型タンタル酸化物層の抵抗率より高くすることで、タンタル酸化物層に分配される電圧パルスの電圧成分が大きくなるために、不揮発性記憶装置を低電圧で動作させることが可能となると考えられる。この考え方を確かめるために、第2抵抗変化層の製法または材料が異なる3種類のプレーナー型素子を複数個作製し、種類ごとに49個の素子の初期抵抗値を測定した。測定された初期抵抗値の中央値を表1に示す。酸素濃度が高い第1抵抗変化層は、何れの種類でも、スパッタ法で形成された膜厚5nmのTa2O5である。また、酸素濃度が低い酸窒化物である第2抵抗変化層は、種類ごとに、スパッタ法で形成された膜厚50nmのTaOx、CVD法で形成された膜厚50nmのTaOx、およびCVD法で形成された膜厚50nmのTaOxNyのいずれかである。表1からわかるように、第2抵抗変化層を酸窒化物にすることにより、初期抵抗値の中央値が大きく増加している。そのような構成では、タンタル酸窒化物はTaNと同様に安定な化合物でバリア性が高いこと、金属酸窒化物は金属窒化物中の窒素原子の一部を酸素原子で置換しているために界面からの酸素原子の拡散に対しては置換サイトを抑制する効果があることにより、第1抵抗変化層から第2抵抗変化層への酸素拡散が抑制される。この結果、第1抵抗変化層の抵抗値が低下しないと推察される。第2実施形態図15は、本発明の第2実施形態の不揮発性記憶装置30の構成を説明するための断面図である。この不揮発性記憶装置30は、図1に示す第1実施形態の不揮発性記憶装置10を基本構成としており、層間絶縁層のメモリセルホール中に埋め込まれた抵抗変化層と、第1電極と第1配線の間に非オーミック性素子を構成する層を積層した構成からなる。このような構成にすることにより、他素子からの回り込み電流を制限することが可能となり、不揮発性記憶素子の動作信頼性が向上する。第1実施形態との製造方法の差異は、図9で説明した工程において、第1電極19と第1配線22の間に第1電流制御層21を設けることのみである。第1電流制御層21が絶縁体の場合には第1非オーミック性素子20はMIMダイオードとなり、第1電流制御層21が半導体の場合には第1非オーミック性素子20はMSMダイオードとなる。第1電流制御層21の材料に絶縁体を用いる場合には、窒化シリコンSi3N4を用いることができる。第1電流制御層21の材料に半導体を用いる場合にはSi3N4より窒素含有量が少ない窒素不足型のシリコン窒化物を用いることができる。窒素不足型シリコン窒化膜の成膜には、例えば、多結晶シリコンのターゲットをアルゴンと窒素との混合ガス雰囲気の下でスパッタする手法、いわゆる、反応性スパッタ法を用いることができる。典型的な成膜条件として、圧力を0.08~2Paとし、基板温度を20~300°Cとし、窒素ガスの流量比アルゴンと窒素との総流量に対する窒素の流量の比率を0~40とし、DCパワーを100~1300Wとした上で、シリコン窒化膜の厚さが5~20nmとなるように成膜時間を調節する態様を採用することができる。タンタル窒化物の仕事関数は4.6eVであり、シリコンの電子親和力3.8eVより十分高いので、タンタル窒化物を第1配線22に用いた場合、第1電流制御層21と第1配線22との界面でショットキーバリアが形成される。第1配線22と第1電極19がともにタンタル窒化物で構成されている場合、第1非オーミック性素子20は双方向のMIMダイオードあるいは双方向のMSMダイオードとして機能する。本実施形態の場合には、図15に示すように第1電極19はメモリセルホール29の中上部開口より下側に完全に埋め込まれており、表面を非常に平滑に加工することができる。このような平滑な面上に第1電流制御層21を形成した場合には、層が薄い場合でも緻密で連続した層を得ることができ、第1電流制御層21の耐圧性比較的高い電圧を印加しても絶縁破壊が生じない特性を適切に確保できる。第1電極19は第1電流制御層21により上端面の全面が覆われるので、全ての層がメモリセルホールの中に埋め込まれた従来の非オーミック性素子で懸念される、第1電流制御層21の外周領域で第1電極19と第1配線22とが第1電流制御層21を介在せずに直接接触して生じる電流のリークが発生しない。第1配線22は、基板の厚み方向から見て第1電極19の外周より外側にまで設けられているので、第1非オーミック性素子20を流れる電流のパスは、基板の厚み方向から見て、第1電極19の外周から外側に広がるように形成される。この場合、メモリセルホール29中の第1電極19から第1電流制御層21に向かって、電界による電気力線が水平方向に広がるように形成されるので、第1非オーミック性素子20MIMダイオードまたはMSMダイオードの実効面積は、全ての層がメモリセルホールの中に埋め込まれた従来の非オーミック性素子における実効面積よりも大きくなる。したがって、従来よりも電流容量が大きく、かつ特性のばらつきの小さいMIMダイオードまたはMSMダイオードからなる第1非オーミック性素子20を得ることができる。第2実施形態の変形例次に、第1非オーミック性素子を有する不揮発性記憶装置の変形例について説明する。図16は、本発明の第2実施形態の変形例に係る不揮発性記憶装置31の要部の構成の一例を示す断面図である。図16における各構成要素には、図15の不揮発性記憶装置30において同一の機能を有する構成要素と同一の符号が付されている。図16に示されるように、不揮発性記憶装置31は、不揮発性記憶装置30と比べて、第2抵抗変化層18bおよび第1電極19の形状が異なり、第1電極19がメモリセルホール29の中に完全に埋め込まれている点が共通している。不揮発性記憶装置31は、例えば、次のような製造方法に従って形成してもよい。まず、第1実施形態において図3から図5で説明した工程と同様の工程を実行することにより、図5に示されるような、第3層間絶縁層16の上およびメモリセルホール29の内部に第1抵抗変化材料層181aが形成された構造を作成する。その後、第2抵抗変化材料層181bを、第1抵抗変化材料層181aが形成されたメモリセルホール29’を充填するように、CVD法で形成する。次に、第1電極材料層191を形成する前に、第2抵抗変化材料層181bおよび第1抵抗変化材料層181aの、第3層間絶縁層16の表面を覆う部分と、メモリセルホール29の上部開口よりも上にある部分第3層間絶縁層16の上端面と比べて基板からの高さがより高い部分を、CMPプロセスを用いて除去する。このとき、第2抵抗変化材料層181bの上面の一部は、第3層間絶縁層16の上端面よりも低い位置まで除去され、CMPプロセスに特有のリセスが形成される。このリセスを埋めるように、第2抵抗変化材料層181bおよび第3層間絶縁層16の上に第1電極材料層191を、CVD法で形成する。そして、再びCMPプロセスを用いて、第1電極材料層191の、第3層間絶縁層16の表面を覆う部分と、メモリセルホール29の上部開口よりも上にある部分を除去する。その後、第1実施形態において図9で説明した工程を実行することにより、不揮発性記憶装置31が完成する。不揮発性記憶装置31においても、不揮発性記憶装置30と同様に、第1電極19がメモリセルホール29の中に完全に埋め込まれ、かつ第1配線22は、基板の厚み方向から見て第1電極19の外周より外側にまで設けられていることから、全ての層がメモリセルホールの中に埋め込まれた従来の非オーミック性素子と比べて、第1電極19と第1配線22との直接接触による電流リークの懸念がなく、かつ、より大きな実効面積を持つ第1非オーミック性素子20を得ることができる。第3実施形態図17は、本発明の第3実施形態の不揮発性記憶装置40の構成を説明するための断面図である。この不揮発性記憶装置40は、図15に示す第2実施形態の不揮発性記憶装置30のメモリセルアレイを基本構成としており、この基本構成を構成単位として積層し、多層のメモリセルアレイを構成したものである。このようにメモリセルアレイを積層することにより、さらに大容量の不揮発性記憶装置を実現することができる。不揮発性記憶装置40では、抵抗変化型素子と非オーミック性素子とがそれぞれ3段ずつ積層された構成を例示しているが、第1段目、第2段目および第3段目のメモリセルアレイのそれぞれの構成要件を理解しやすくするために、第1段目については第1段、第2段目については第2段、第3段目については第3段を付して区別して表記する。以下では、不揮発性記憶装置30に含まれる構成要素と同じ構成要素には同じ符号を付し、説明を適宜省略する。以下、本実施形態の不揮発性記憶装置40の構成を簡単に説明する。なお、図15に示す不揮発性記憶装置30の場合には、第1配線22は、第1抵抗変化型素子17と第1非オーミック性素子20とがマトリクス状に形成された領域の外にまで延びる構成としている。一方、本実施形態の不揮発性記憶装置40では、第1配線22と別個の構成要素である第2裏打ち配線27及び第2電極配線152がマトリクス領域内の第1配線22上にも延在して設けられている。そのような構造は、さらに第2段目および第3段目にも同様に設けられる。また、第1段目の第1配線22と、第2段目の第2裏打ち配線27を、同じ材料で構成する場合は、1つの共通の配線層を第1段目と第2段目で共有してもよい。そのような共有は、さらに第2段目と第3段目においても同様に可能である。第2裏打ち配線27及び第2電極配線152を含む第4層間絶縁層23上に、さらに第5層間絶縁層47が形成されている。この第5層間絶縁層47には、第1抵抗変化型素子17に対応する位置にそれぞれメモリセルホールが設けられ、このメモリセルホール中に第2段目の抵抗変化層を構成する第3抵抗変化層42a及び第4抵抗変化層42b、並びに第2電極43が埋め込み形成されている。そして、この第2電極43に接続し、基板の厚み方向から見て第2裏打ち配線27に交差する方向に帯状に、第2電流制御層45、第2段の第2配線46、第3裏打ち配線49および第3電極配線153が形成されている。さらに、これらを埋め込むように第6層間絶縁層48が形成されている。第3電極配線153と第6層間絶縁層48上に第7層間絶縁層52が形成されている。この第7層間絶縁層52には、第1抵抗変化型素子17第1段記憶部および第2抵抗変化型素子41第2段記憶部に対応する位置にメモリセルホールが設けられ、このメモリセルホール中に第3段抵抗変化層を構成する第5抵抗変化層54a及び第6抵抗変化層54b、並びに第3電極55が埋め込み形成されている。そして、この第3電極55に接続し、基板の厚み方向から見て、第3裏打ち配線49および第3電極配線153に交差する方向に帯状に、第3電流制御層57、第3配線58および第4裏打ち配線59が形成されている。さらに、これらを埋め込み保護するために第8層間絶縁層60が形成されている。なお、第2段目の抵抗変化層第3抵抗変化層42aと第4抵抗変化層42bとで構成、この第2段目の抵抗変化層を挟む領域の第2電極配線152および第2電極43で第2抵抗変化型素子41第2段記憶部を構成している。また、第2電極43、第2電流制御層45および第2配線46で第2非オーミック性素子44を構成している。さらに、第3段目の抵抗変化層第5抵抗変化層54aと第6抵抗変化層54bとで構成、この第3段目の抵抗変化層を挟む領域の第3電極配線153および第3電極55で第3抵抗変化型素子53第3段記憶部を構成している。また、第3電極55、第3電流制御層57および第3配線58で第3非オーミック性素子56を構成している。また、第1裏打ち配線15は、第2埋め込み導体24、第1埋め込み導体25と回路配線26とを介して能動素子12のソース領域12aに接続している。また、第2裏打ち配線27についても同様に、別の埋め込み導体図示せずと別の回路配線図示せずとを介して別の能動素子図示せずに接続されている。さらに、第3裏打ち配線49は、図17に示すように、第5埋め込み導体50、第4埋め込み導体51、第1電極配線151、第1裏打ち配線15、第2埋め込み導体24、回路配線26、および第1埋め込み導体25を介して別の能動素子12のソース領域12aに接続されている。また、第4裏打ち配線59についても、第2裏打ち配線27と同様に異なる埋め込み導体図示せずと異なる回路配線図示せずとを介して異なる能動素子図示せずに接続されている。第1段目の第1裏打ち配線15と第2裏打ち配線27とは、それぞれビット線とワード線のいずれかとなり、例えば一般的なメモリ駆動回路に用いられるビット線デコーダとワード線デコーダにそれぞれ接続される。また、第2裏打ち配線27と第3裏打ち配線49とは、同様にそれぞれビット線とワード線のいずれかとなり、前記ビット線デコーダとワード線デコーダにそれぞれ接続される。ただし、第1段目において、第2裏打ち配線27がビット線を構成している場合には、第2段目においてもビット線を構成し、第3裏打ち配線49はワード線を構成するように設計される。さらに、第3裏打ち配線49がワード線を構成する場合には、第4裏打ち配線59はビット線を構成するように設計される。以上のように、本実施形態の不揮発性記憶装置40の場合には、それぞれの段多層のメモリセルアレイの各層に設けた第1抵抗変化型素子17、第2抵抗変化型素子41、第3抵抗変化型素子53に対して個別にそれぞれ第1非オーミック性素子20、第2非オーミック性素子44、第3非オーミック性素子56が設けられているので、それぞれの段に設けられている第1抵抗変化型素子17、第2抵抗変化型素子41、第3抵抗変化型素子53の書き込みと読み出しを安定に、かつ確実に行うことができる。このような多段構成の記憶部と非オーミック性素子を有する不揮発性記憶装置40の製造工程は、基本的には第2実施形態の不揮発性記憶装置30の製造方法に含まれる工程を繰り返せばよい。なお、上述した第3実施形態における不揮発性記憶装置は、図15に示す第2実施形態の不揮発性記憶装置30のメモリセルアレイを基本構成として、この基本構成を構成単位として積層し、多層のメモリセルアレイを構成したものである。しかしながら、この図15に示した構成に代えて、図16に示す第2実施形態の変形例の不揮発性記憶装置31のメモリセルアレイを基本構成として、この基本構成を構成単位として積層し、多層のメモリセルアレイを構成することも可能である。この構成によっても、本第3実施形態と同様の効果が得られる。