第1電源電圧と接地電圧との間の電圧差に相当する振幅の入力信号を受け、第2電源電圧と前記接地電圧との間の電圧差に相当する振幅の信号に変換して出力信号として出力する信号レベル変換部と、前記信号レベル変換部に接続され、前記出力信号を安定させる安定化回路とを具備し、前記信号レベル変換部は、前記第2電源電圧を受ける第2電源電圧供給ノードと、前記接地電圧を供給する接地電圧供給ノードと、第1PチャネルMOSトランジスタを介して前記第2電源電圧供給ノードに接続される接続ノードと、第2PチャネルMOSトランジスタを介して前記第2電源電圧供給ノードに接続される出力ノードと、前記接続ノードを介して前記第1PチャネルMOSトランジスタに接続され、前記入力信号に応答して前記接続ノードに前記接地電圧供給ノードの電圧を供給する第1NチャネルMOSトランジスタと、前記出力ノードを介して前記第2PチャネルMOSトランジスタに接続され、前記入力信号に応答して前記出力ノードに前記接地電圧供給ノードの電圧を供給する第2NチャネルMOSトランジスタとを具備し、前記第1PチャネルMOSトランジスタは、前記出力ノードに接続される第1PMOSゲートを有し、前記第1PMOSゲートに印加される電圧に応じて活性化され前記第2PチャネルMOSトランジスタは、前記接続ノードに接続される第2PMOSゲートを有し、前記第2PMOSゲートに印加される電圧に応じて活性化され前記安定化回路は、前記第2電源電圧供給ノードと前記接続ノードとの接続を制御する第1スイッチと、前記接続ノードに供給される接続ノード電圧を監視し、前記接続ノード電圧に応答して前記接地電圧供給ノードと前記出力ノードとの接続を制御する第2スイッチとを備え、前記第1スイッチは、前記第2電源電圧が、前記接地電圧と前記第2電源電圧との中間の第1中間電圧を超えないときに、前記第2電源電圧供給ノードと前記接続ノードとを接続し、前記第2スイッチは、前記接続ノードを介して供給される前記第2電源電圧供給ノードの電圧に応答して、前記出力ノードと前記接地電圧供給ノードとを接続するレベルシフト回路。請求項1に記載のレベルシフト回路において、前記第1スイッチは、前記第2電源電圧が、前記第1中間電圧を超えたときに、前記第2電源電圧供給ノードと前記接続ノードとの接続を禁止するレベルシフト回路。請求項2に記載のレベルシフト回路において、前記第1スイッチは、安定化用PチャネルMOSトランジスタで構成され、前記第2電源電圧の供給開始を示す電圧供給開始信号が印加されるゲートと前記第2電源電圧供給ノードに接続される電源端と、前記接続ノードに接続される接地端とを備え、前記第2スイッチは、安定化用NチャネルMOSトランジスタで構成され、前記接続ノードに接続されるゲートと、前記出力ノードに接続される電源端と、前記接地電圧供給ノードに接続される接地端とを備えるレベルシフト回路。レベルシフト回路と電源の電圧を検知するパワーオン検出回路と、を具備し、前記パワーオン検出回路は、電源電圧が所定の電圧を超えたことを示すパワーオン検出信号を生成し、前記パワーオン検出信号を前記レベルシフト回路に供給し、前記レベルシフト回路は、第1電源電圧と接地電圧との間の電圧差に相当する振幅の入力信号を受け、第2電源電圧と前記接地電圧との間の電圧差に相当する振幅の信号に変換して出力信号として出力する信号レベル変換部と、前記信号レベル変換部に接続され、前記出力信号を安定させる安定化回路とを具備し、前記信号レベル変換部は、前記第2電源電圧を受ける第2電源電圧供給ノードと、前記接地電圧を供給する接地電圧供給ノードと、第1PチャネルMOSトランジスタを介して前記第2電源電圧供給ノードに接続される接続ノードと、第2PチャネルMOSトランジスタを介して前記第2電源電圧供給ノードに接続される出力ノードと、前記接続ノードを介して前記第1PチャネルMOSトランジスタに接続され、前記入力信号に応答して前記接続ノードに前記接地電圧供給ノードの電圧を供給する第1NチャネルMOSトランジスタと、前記出力ノードを介して前記第2PチャネルMOSトランジスタに接続され、前記入力信号に応答して前記出力ノードに前記接地電圧供給ノードの電圧を供給する第2NチャネルMOSトランジスタとを具備し、前記第1PチャネルMOSトランジスタは、前記出力ノードに接続される第1PMOSゲートを有し、前記第1PMOSゲートに印加される電圧に応じて活性化され前記第2PチャネルMOSトランジスタは、前記接続ノードに接続される第2PMOSゲートを有し、前記第2PMOSゲートに印加される電圧に応じて活性化され前記安定化回路は、前記第2電源電圧供給ノードと前記接続ノードとの接続を制御する第1スイッチと、前記接続ノードに供給される接続ノード電圧を監視し、前記接続ノード電圧に応答して前記接地電圧供給ノードと前記出力ノードとの接続を制御する第2スイッチとを備え、前記第1スイッチは、前記パワーオン検出信号が、前記第2電源電圧が、前記接地電圧と前記第2電源電圧との中間の第1中間電圧を超えないことを示すときに、前記第2電源電圧供給ノードと前記接続ノードとを接続し、前記第2スイッチは、前記接続ノードを介して供給される前記第2電源電圧供給ノードの電圧に応答して、前記出力ノードと前記接地電圧供給ノードとを接続する半導体装置。請求項4に記載の半導体装置において、前記第1スイッチは、前記パワーオン検出信号が、前記第2電源電圧が、前記第1中間電圧を超えたことを示すときに、前記第2電源電圧供給ノードと前記接続ノードとの接続を禁止する半導体装置。請求項5に記載の半導体装置において、前記第1スイッチは、安定化用PチャネルMOSトランジスタで構成され、前記第2電源電圧の供給開始を示す電圧供給開始信号が印加されるゲートと前記第2電源電圧供給ノードに接続される電源端と、前記接続ノードに接続される接地端とを備え、前記第2スイッチは、安定化用NチャネルMOSトランジスタで構成され、前記接続ノードに接続されるゲートと、前記出力ノードに接続される電源端と、前記接地電圧供給ノードに接続される接地端とを備え、前記第1スイッチは、前記パワーオン検出信号が、Lowレベルのときに、前記第2電源電圧供給ノードと前記接続ノードとを接続し、前記パワーオン検出信号が、Highレベルのときに、前記第2電源電圧供給ノードと前記接続ノードとの接続を禁止する半導体装置。上述のように、半導体装置内の内部回路が複数の電圧で動作する領域を有する半導体装置では、低電圧動作回路から高電圧動作回路に信号を引き渡す場合にレベルシフト回路が用いられる。電源投入時に低電圧電源の立ち上がりが、高電圧電源の立ち上がりよりも遅い場合に、レベルシフト回路の出力信号の状態が不定状態となり、高電圧動作回路部分で誤動作を発生させるという不具合が以前から指摘されている。特許文献1に記載は、抵抗素子R101の作用によって、そのような不具合を抑制する技術を開示している。しかし、この抵抗素子R101を備えた場合、非反転入力信号IN=電源電圧VDL反転入力信号INB=接地電圧VSSで、レベルシフト回路105の非反転出力信号OUTがハイレベルを出力している期間には、電源電圧VDDから接地電圧VSSに貫通電流が流れるという問題がある。図5は、特許文献1の記載のレベルシフト回路105の電流-電圧特性を示す電圧電流波形図である。横軸は、非反転出力信号OUTの電圧レベルを示している。縦軸は、電流を示している。図5は、非反転出力信号OUTにハイレベルを出力している時の、第2PチャネルMOSトランジスタP102の電圧電流特性を、実線IP102で示し、抵抗素子R101の電圧電流特性を実線IR101で示している。図5に示されているように、レベルシフト回路105の非反転出力信号OUTがハイレベルのときは、実線IP102と実線IR101の交点の電圧横軸HOUTのレベルを出力し、交点の電流縦軸IDDの電流を消費することになる。また、電源電圧VDDと出力電圧HOUTの電圧差が、P型MOSFETのしきい値電圧よりも大きな場合には、第1PチャネルMOSトランジスタP101が非導通状態とならず、第1PチャネルMOSトランジスタP101、第1NチャネルMOSトランジスタN101を介して電源供給線から接地線に電流が流れることになる。さらに、非反転出力信号OUTを受けるVDD系回路例えば、図4の第2インバータINV2においても余分な電流が流れることがある。本発明が解決しようとする課題は、消費電流の増加を抑制しつつ電源投入時にレベルシフタの状態を確定させる技術を提供することにある。以下に、[発明を実施するための形態]で使用される番号を用いて、[課題を解決するための手段]を説明する。これらの番号は、[特許請求の範囲]の記載と[発明を実施するための形態]との対応関係を明らかにするために付加されたものである。ただし、それらの番号を、[特許請求の範囲]に記載されている発明の技術的範囲の解釈に用いてはならない。上記の課題を解決するために、第1電源電圧VDLと接地電圧VSSとの間の電圧差に相当する振幅の入力信号IN、INBを受け、第2電源電圧VDDと接地電圧VSSとの間の電圧差に相当する振幅の信号に変換して出力信号OUTとして出力する信号レベル変換部11と、信号レベル変換部11に接続され、出力信号OUTを安定させる安定化回路12とを具備するレベルシフト回路を構成する。ここで、信号レベル変換部11は、第2電源電圧VDDを受ける第2電源電圧供給ノードND1と、接地電圧VSSを供給する接地電圧供給ノードGNDと、第1PチャネルMOSトランジスタP1を介して第2電源電圧供給ノードND1に接続される接続ノードND2と、第2PチャネルMOSトランジスタP2を介して第2電源電圧供給ノードND1に接続される出力ノードND3と、接続ノードND2を介して第1PチャネルMOSトランジスタP1に接続され、入力信号IN、INBに応答して接続ノードND2に接地電圧供給ノードGNDの電圧を供給する第1NチャネルMOSトランジスタN1と、出力ノードND3を介して第2PチャネルMOSトランジスタP2に接続され、入力信号IN、INBに応答して出力ノードND3に接地電圧供給ノードGNDの電圧を供給する第2NチャネルMOSトランジスタN2とを備えることが好ましい。第1PチャネルMOSトランジスタP1は、出力ノードND3に接続される第1PMOSゲートを有し、第1PMOSゲートに印加される電圧に応じて活性化される。また、第2PチャネルMOSトランジスタP2は、接続ノードND2に接続される第2PMOSゲートを有し、第2PMOSゲートに印加される電圧に応じて活性化される。安定化回路12は、第2電源電圧供給ノードND1と接続ノードND2との接続を制御する第1スイッチP3と、接続ノードND2に供給される接続ノードND2電圧を監視し、接続ノードND2電圧に応答して接地電圧供給ノードGNDと出力ノードND3との接続を制御する第2スイッチN3とを備えることが好ましい。そして、第1スイッチP3は、第2電源電圧VDDが、接地電圧VSSと第2電源電圧VDDとの中間の第1中間電圧を超えないときに、第2電源電圧供給ノードND1と接続ノードND2とを接続する。また、第2スイッチN3は、接続ノードND2を介して供給される第2電源電圧供給ノードND1の電圧に応答して、出力ノードND3と接地電圧供給ノードGNDとを接続する。本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、消費電流の増加を抑制しつつ電源投入時にレベルシフタの状態を確定させることが可能となる。[第1実施形態]以下、本発明の実施の形態を図面に基づいて説明する。なお、実施の形態を説明するための図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。図6は、本実施形態の半導体装置1の構成を例示するブロック図である。半導体装置1は、外部電源7に接続されている。本実施形態においては、その外部電源7が、電源電圧VDDとして1.8Vを供給する場合を例示する。図6に示されているように、半導体装置1は、降圧回路2と、パワーオン検知回路3と、VDL系回路4と、レベルシフト回路5と、VDD系回路6とを備えている。VDD系回路6は、外部電源7から供給される電源電圧VDDを受けて動作する。本実施形態におけるVDD系回路6は、例えばVDD=1.8Vで動作するものとする。降圧回路2は、外部電源7から供給される電源電圧VDDを降圧して電源電圧VDLを生成する。VDL系回路4は、降圧回路2で発生した電源電圧VDLを受けて動作する。本実施形態の降圧回路2は、例えば、VDL=1.2Vで動作するものとする。VDL系回路4から供給されるVSS/VDL振幅の信号非反転入力信号IN、反転入力信号INBは、レベルシフト回路5により、VSS/VDD振幅の信号非反転出力信号OUT、反転出力信号OUTBにレベルシフトされる。VSS/VDD振幅の信号である非反転出力信号OUTは、VDD系回路6に供給される。パワーオン検知回路3は、レベルシフト回路5の電源電圧となる電源電圧VDDの立ち上がりを検知する。パワーオン検知回路3は、電源電圧VDDが所定の電圧を超えたとき、そのことを示すパワーオン検出信号PONVDDを生成する。パワーオン検知回路3の出力であるパワーオン検出信号PONVDDは、レベルシフト回路5に供給される。図7は、本実施形態のレベルシフト回路5の構成を例示する回路図である。本実施形態のレベルシフト回路5は、レベル変換部11と安定化部12とを備えている。また、本実施形態のVDL系回路4は、第1インバータINV1を備え、非反転入力信号INと反転入力信号INBをレベルシフト回路5に供給している。また、VDD系回路6は、第2インバータINV2を備え、レベルシフト回路5から供給される非反転出力信号OUTを受け取っている。図7に示されているように、レベル変換部11は、第1PチャネルMOSトランジスタP1と第1NチャネルMOSトランジスタN1とで構成される第一の電流経路と、第2PチャネルMOSトランジスタP2と第2NチャネルMOSトランジスタN2とで構成される第二の電流経路とを備えている。第1PチャネルMOSトランジスタP1は、電源電圧VDDを受ける電源電圧供給ノードND1と、接続ノード中間ノードND2との間に設けられている。第1NチャネルMOSトランジスタN1は、接続ノード中間ノードND2と、接地電圧を受ける接地電圧供給ノードGNDとの間に設けられている。第2PチャネルMOSトランジスタP2は、電源電圧供給ノードND1と、レベルシフト回路5の出力端として機能する出力ノードND3との間に設けられている。第2NチャネルMOSトランジスタN2は、出力ノードND3と接地電圧供給ノードGNDとの間に設けられている。第1PチャネルMOSトランジスタP1のゲートには、出力ノードND3の電圧が供給される。第2PチャネルMOSトランジスタP2のゲートには、接続ノード中間ノードND2の電圧が供給される。第1NチャネルMOSトランジスタN1のゲートには、信号線13を介して非反転入力信号INが供給される。第2NチャネルMOSトランジスタN2のゲートには、信号線14を介して反転入力信号INBが供給される。本実施形態のレベルシフト回路5において、安定化部12は、電源電圧供給ノードND1と接続ノード中間ノードND2との間に設けられた安定化用PチャネルMOSトランジスタP3を備えている。安定化用PチャネルMOSトランジスタP3のゲート電極には、電源電圧VDDの立ち上がりを検知するパワーオン検知回路VDD-PON回路から供給されるパワーオン検出信号PONVDDが印加される。安定化用PチャネルMOSトランジスタP3は、パワーオン検出信号PONVDDに応答して開閉するスイッチとしての機能を提供している。また、その安定化部12は、出力ノードND3と接地電圧供給ノードGNDとの間に設けられた安定化用NチャネルMOSトランジスタN3を備えている。安定化用NチャネルMOSトランジスタN3のゲート電極は、接続ノード中間ノードND2に接続されている。安定化用NチャネルMOSトランジスタN3は、接続ノード中間ノードND2の電圧に応じて開閉するスイッチとしての機能を提供している。以下に、本実施形態のレベルシフト回路5の動作について説明を行う。図8は、本実施形態のレベルシフト回路5の動作を例示する電圧波形図である。図8は、時刻T1から電源電圧VDDが立ち上がる時において、電源電圧VDLの電源投入が遅れた場合の動作を示している。このとき、レベルシフト回路5の入力である非反転入力信号IN、反転入力信号INBはともに接地電圧VSSレベルである。したがって、時刻T1における第1NチャネルMOSトランジスタN1と第2NチャネルMOSトランジスタN2とは、ともに非導通状態である。図8を参照すると、時刻T1におけるパワーオン検出信号PONVDDのレベルは接地電圧VSSである。電源電圧VDDのレベルは、時間の経過とともに上昇する。時刻T1Aにおいて、電源電圧VDDのレベルが、安定化用PチャネルMOSトランジスタP3にドレイン電流を流せるまで高くなる。この時刻T1Aで、安定化用PチャネルMOSトランジスタP3は導通状態となる。このとき、安定化用PチャネルMOSトランジスタP3は接続ノード中間ノードND2をVDDレベルにプルアップする。その後、接続ノード中間ノードND2のレベルは、電源電圧VDDの上昇に追随して遷移する。一方、安定化用NチャネルMOSトランジスタN3のゲート電極に接続された接続ノード中間ノードND2のレベルが上昇することで、安定化用NチャネルMOSトランジスタN3は導通状態となる。安定化用NチャネルMOSトランジスタN3は導通状態となることで、出力ノードND3は接地電圧VSSレベルに固定される。上述のレベルシフト回路105のように、本実施形態の安定化部12を備えていない場合では、電源電圧VDDの立ち上げから電源電圧VDLが立ち上がるまで、時刻T1から時刻T2の長期間にわたってレベルシフト回路の出力非反転出力信号OUT、反転出力信号OUTBが不定状態であった。本実施形態のレベルシフト回路5は、レベルシフト回路が不定状態である期間を、時刻T1から時刻T1Aまでという非常に短い期間にすることができる。本実施形態の半導体装置1は、電源電圧VDDの立ち上がりを検知するパワーオン検知回路3を備えている。本実施形態の半導体装置1にいて、そのパワーオン検知回路3の回路構成に制限はない。以下に、本実施形態のパワーオン検知回路3について説明を行う。図9は、パワーオン検知回路3の一般的な構成を例示する回路図である。図9に示されているように、パワーオン検知回路3は、第1抵抗素子R1と、第2抵抗素子R2と、第3抵抗素子R3と、第4抵抗素子R4と、検知回路用第1PチャネルMOSトランジスタMP1と、検知回路用第2PチャネルMOSトランジスタMP2と、検知回路用第1NチャネルMOSトランジスタMN1と、検知回路用第2NチャネルMOSトランジスタMN2とを備えている。第1抵抗素子R1と第2抵抗素子R2は、接点VR1を介して接続されている。また、その接点VR1は、検知回路用第1PチャネルMOSトランジスタMP1のゲートに接続されている。検知回路用第1PチャネルMOSトランジスタMP1と第3抵抗素子R3は、接点VR2を介して接続されている。また、その接点VR2は、検知回路用第1NチャネルMOSトランジスタMN1のゲートに接続されている。第4抵抗素子R4と検知回路用第1NチャネルMOSトランジスタMN1は、接点VR3を介して接続されている。また、その接点VR3は、検知回路用第2PチャネルMOSトランジスタMP2と検知回路用第2NチャネルMOSトランジスタMN2の各々のゲートに接続されている。次に、図10を参照してパワーオン検知回路3の動作について説明する。図10は、パワーオン検知回路3の動作を例示する図である。図10に示す各グラフは、電源電圧VDD、接点VR1、接点VR2、接点VR3およびパワーオン検出信号PONVDDの時間経過と電圧との対応を例示している。なお、以下の説明においては、本願発明の理解を容易にするために、第1抵抗素子R1の抵抗値=第2抵抗素子R2の抵抗値とし、接点VR1の電圧=電源電圧VDD×0.5とする。また、検知回路用第1PチャネルMOSトランジスタMP1と検知回路用第2PチャネルMOSトランジスタMP2のしきい値電圧Vtpを、しきい値電圧Vtp=-0.4Vとし、検知回路用第1NチャネルMOSトランジスタMN1と検知回路用第2NチャネルMOSトランジスタMN2のしきい値電圧Vtnを、しきい値電圧Vtn=0.4Vとする。図10に示されているように、電源電圧VDDを供給する電源電圧ノードに接続されたパワーオン検知回路3の各接点は、電源電圧VDDの立ち上げ前は、接地レベル0Vにある。電源電圧VDDが立ち上がっていくと、第1抵抗素子R1と第2抵抗素子R2により抵抗分圧された接点VR1は、VR1=VDL×R2/R1R21の比率で内部電源VDLに追随して上昇してゆく。電源電圧VDDが立ち上がる過程で、電源電圧VDDが0Vから0.8V未満の領域時刻TPON以前の時間帯では、検知回路用第1PチャネルMOSトランジスタMP1のゲートソース間の電圧差VR1-VDDは、P型MOSFETのしきい値電圧Vtpを絶対値において越えていない。したがって、このときの検知回路用第1PチャネルMOSトランジスタMP1は、非導通状態である。接点VR2は、抵抗R3により0Vに固定され、検知回路用第1NチャネルMOSトランジスタMN1もそのゲート電圧である接点VR2が0Vなので、非導通状態である。接点VR3は、抵抗R4によりVDDにプルアップされ、パワーオン検出信号PONVDDは、検知回路用第2NチャネルMOSトランジスタMN2により0Vに固定されたままを保つ。電源電圧VDDが0.8Vを越えると時刻TPON以降の時間帯、検知回路用第1PチャネルMOSトランジスタMP1のゲートソース間の電圧差VR1-VDDは、P型MOSFETのしきい値電圧Vtpを絶対値で超える。したがって検知回路用第1PチャネルMOSトランジスタMP1の状態は、導通状態に変化する。検知回路用第1PチャネルMOSトランジスタMP1は、接点VR2をプルアップする。検知回路用第1NチャネルMOSトランジスタMN1は、そのゲート電圧である接点VR2の電圧が上昇することで、導通状態に遷移する。検知回路用第1NチャネルMOSトランジスタMN1は、接点VR3をプルダウンする。パワーオン検知回路3は、接点VR3の電圧がプルダウンされることで、検知回路用第2PチャネルMOSトランジスタMP2により、ハイレベルをパワーオン検出信号PONVDDとして出力する。このように図9に示したパワーオン検知回路3は、電源電圧VDDが0Vから0.8V未満の領域では出力パワーオン検出信号PONVDDとしてロウレベルを出力する。また、パワーオン検知回路3は、電源電圧VDDが0.8Vを越えるとパワーオン検出信号PONVDDとしてハイレベルを出力する。本実施形態の半導体装置1は、本願のレベルシフト回路を制御する目的でパワーオン検知回路を備えている。VDD系回路6内のレジスタ等を電源投入時に初期化する目的で、パワーオン検知回路が設けられる場合は、そのパワーオン検知回路により本願のレベルシフタ回路を制御しても良い。また、半導体装置1の外部から所望の信号を得られる場合には、その信号によって本願のレベルシフト回路を制御しても良い。図11は、本実施形態の半導体装置1の他の構成を例示するブロック図である。図11に示されているように、他の構成の半導体装置1は、外部電源7と外部電源8とに接続されている。図11は、外部電源7が電源電圧VDDとして1.8Vを供給し、外部電源8が電源電圧VDLとして1.2Vを供給する場合を示している。その半導体装置1は、パワーオン検知回路3と、電源電圧VDDを受けて動作するVDD系回路6と、電源電圧VDLを受けて動作するVDL系回路4と、レベルシフト回路5とを備えている。パワーオン検知回路3は、レベルシフト回路5の電源電圧となる電源電圧VDDの立ち上がりを検知する。パワーオン検知回路3は、電源電圧VDDが所定の電圧を超えたとき、そのことを示すパワーオン検出信号PONVDDを生成する。パワーオン検知回路3の出力であるパワーオン検出信号PONVDDは、レベルシフト回路5に供給される。VDL系回路4から供給されるVSS/VDL振幅の信号INは、レベルシフト回路5により、VSS/VDD振幅の信号OUTにレベルシフトされる。VSS/VDD振幅の信号OUTは、VDD系回路6に入力される。半導体装置内部の電源構成は、要求仕様や設計事項に応じて複数の電源電圧が用いられる場合がある。本願のレベルシフト回路5を備える半導体装置1は、特定の電源構成にのみ適用されるものではなく、半導体装置内部の電源が2種類以上存在する場合に適用可能である。[第2実施形態]以下に、図面を参照して、本願発明の第2実施形態について説明を行う。図12は、本願のレベルシフト回路5の第2実施形態の構成を例示する回路図である。第2実施形態のレベルシフト回路5は、レベル変換部11aと安定化部12とを備えている。また、第2実施形態のVDL系回路4とVDD系回路6は、第1実施形態のVDL系回路4とVDD系回路6と同様に構成されている。図12に示されているように、レベル変換部11aは、第1PチャネルMOSトランジスタP1と第4NチャネルMOSトランジスタN1aとで構成される第一の電流経路と、第2PチャネルMOSトランジスタP2と第2NチャネルMOSトランジスタN2とで構成される第二の電流経路とを備えている。第1PチャネルMOSトランジスタP1は、電源電圧VDDを受ける電源電圧供給ノードND1と、接続ノード中間ノードND2との間に設けられている。第2実施形態において、第4NチャネルMOSトランジスタN1aは、接続ノード中間ノードND2と、第1インバータINV1の出力端との間に設けられている。第2PチャネルMOSトランジスタP2は、電源電圧供給ノードND1と、レベルシフト回路5の出力端として機能する出力ノードND3との間に設けられている。第2NチャネルMOSトランジスタN2は、出力ノードND3と接地電圧供給ノードGNDとの間に設けられている。第1PチャネルMOSトランジスタP1のゲートには、出力ノードND3の電圧が供給される。第2PチャネルMOSトランジスタP2のゲートには、接続ノード中間ノードND2の電圧が供給される。第4NチャネルMOSトランジスタN1aのゲートには、電源電圧VDLが供給される。第2NチャネルMOSトランジスタN2のゲートには、反転入力信号INBが供給される。第2実施形態のレベルシフト回路5において、安定化部12は、電源電圧供給ノードND1と接続ノード中間ノードND2との間に設けられた安定化用PチャネルMOSトランジスタP3を備えている。安定化用PチャネルMOSトランジスタP3のゲート電極には、電源電圧VDDの立ち上がりを検知するパワーオン検知回路VDD-PON回路から供給されるパワーオン検出信号PONVDDが印加される。また、その安定化部12は、出力ノードND3と接地電圧供給ノードGNDとの間に設けられた安定化用NチャネルMOSトランジスタN3を備えている。安定化用NチャネルMOSトランジスタN3のゲート電極は、接続ノード中間ノードND2に接続されている。第2実施形態のレベルシフト回路5は、第1実施形態のレベルシフト回路5と比較すると、第4NチャネルMOSトランジスタN1aのゲート及びソース電極の接続が異なっている。異なる構成のレベル変換部11aであっても、安定化部12を備えることによって、第1実施形態のレベルシフト回路5と機能的に同一なレベルシフト回路5を構成することが可能となる。第2実施形態のレベルシフト回路5における電源投入過程での動作は、接続ノード中間ノードND2は、安定化用PチャネルMOSトランジスタP3によりプルアップされ、出力ノードND3は、安定化用NチャネルMOSトランジスタN3によりプルダウンされる。このように、回路構成が異なるレベル変換部11aにおいても、安定化用PチャネルMOSトランジスタP3と安定化用NチャネルMOSトランジスタN3とを備える安定化部12を構成することで、第1実施形態と同様に所望の効果が得られる。[第3実施形態]以下に、図面を参照して、本願発明の第3実施形態について説明を行う。図13は、本願のレベルシフト回路5の第3実施形態の構成を例示する回路図である。第3実施形態のレベルシフト回路5は、レベル変換部11bと安定化部12とを備えている。また、第3実施形態のVDL系回路4とVDD系回路6は、第1実施形態のVDL系回路4とVDD系回路6と同様に構成されている。図13に示されているように、レベル変換部11bは、第1PチャネルMOSトランジスタP1と第4PチャネルMOSトランジスタP4と第1NチャネルMOSトランジスタN1とで構成される第一の電流経路と、第2PチャネルMOSトランジスタP2と第5PチャネルMOSトランジスタP5と第2NチャネルMOSトランジスタN2とで構成される第二の電流経路とを備えている。第1PチャネルMOSトランジスタP1は、電源電圧VDDを受ける電源電圧供給ノードND1と、第4PチャネルMOSトランジスタP4との間に設けられている。第4PチャネルMOSトランジスタP4は、第1PチャネルMOSトランジスタP1と接続ノード中間ノードND2との間に設けられている。また、第4PチャネルMOSトランジスタP4のゲートには非反転入力信号INが供給される。第1NチャネルMOSトランジスタN1は、接続ノード中間ノードND2と、接地電圧を受ける接地電圧供給ノードGNDとの間に設けられている。第2PチャネルMOSトランジスタP2は、電源電圧供給ノードND1と、第5PチャネルMOSトランジスタP5との間に設けられている。第5PチャネルMOSトランジスタP5は、第2PチャネルMOSトランジスタP2と出力ノードND3との間に設けられている。また、第5PチャネルMOSトランジスタP5のゲートには反転入力信号INBが供給される。第2NチャネルMOSトランジスタN2は、出力ノードND3と接地電圧供給ノードGNDとの間に設けられている。第1NチャネルMOSトランジスタN1のゲートには、非反転入力信号INが供給される。第2NチャネルMOSトランジスタN2のゲートには、反転入力信号INBが供給される。第3実施形態のレベルシフト回路5において、安定化部12は、電源電圧供給ノードND1と接続ノード中間ノードND2との間に設けられた安定化用PチャネルMOSトランジスタP3を備えている。安定化用PチャネルMOSトランジスタP3のゲート電極には、電源電圧VDDの立ち上がりを検知するパワーオン検知回路VDD-PON回路から供給されるパワーオン検出信号PONVDDが印加される。また、その安定化部12は、出力ノードND3と接地電圧供給ノードGNDとの間に設けられた安定化用NチャネルMOSトランジスタN3を備えている。安定化用NチャネルMOSトランジスタN3のゲート電極は、接続ノード中間ノードND2に接続されている。第3実施形態のレベルシフト回路5は、第1実施形態のレベルシフト回路5と比較すると、レベル変換部11bが第4PチャネルMOSトランジスタP4と第5PチャネルMOSトランジスタP5とを備えた構成となっている。第3実施形態のレベルシフト回路5は、出力を変化させる時の電源電圧VDDから接地電圧VSSへの貫通電流を削減する効果がある。第3実施形態のレベルシフト回路5は、そのようなレベルシフト回路に対して、安定化部12を適用している。第3実施形態のレベルシフト回路5は、機能的には第1、第2実施形態のレベルシフト回路5と同様である。第3実施形態のレベルシフト回路5における電源投入過程での動作は、接続ノード中間ノードND2は、安定化用PチャネルMOSトランジスタP3によりプルアップされ、出力ノードND3は、安定化用NチャネルMOSトランジスタN3によりプルダウンされる。このように、回路構成が異なるレベル変換部11bにおいても、安定化用PチャネルMOSトランジスタP3と安定化用NチャネルMOSトランジスタN3とを備える安定化部12を構成することで、第1実施形態と同様に所望の効果が得られる。以上、本願発明の実施の形態を具体的に説明した。本願発明は上述の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能である。