入射光に応じた信号電荷を発生するフォトダイオードをマトリクス上に複数備える光電変換部、光電変換部から得られる信号電荷を読み出し動作を行う読み出しゲート部と、信号を垂直及び水平方向へそれぞれ転送する転送部を有する撮像素子の駆動方法であって、該撮像素子の欠陥画素を検出する欠陥画素検出手段と、該欠陥画素検出手段によって検出されたその位置情報を元に欠陥画素を補正する欠陥画素補正手段と、該撮像素子を駆動する撮像系駆動回路を有する撮像装置において、該欠陥画素検出時に欠陥画素検出用駆動タイミングとして、該読み出しゲート部直下における半導体基板の界面が空乏状態となるような電位を前記読み出しゲート部内の読み出し電極に印加することを特徴とする撮像素子の駆動方法。該欠陥画素検出時において該読み出し電極に印加する電位は、該読み出しゲート部直下における半導体基板の界面が空乏状態となる電位であり、かつ該読み出しゲート部直下における半導体基板の界面が非空乏状態となる電位より高く、かつ該光電変換部から信号電荷を読み出す際の印加電位よりは低いことを特徴とする請求項1に記載の撮像素子の駆動方法。該欠陥画素検出用駆動タイミングは、少なくとも信号電荷蓄積時にて実施することを特徴とする請求項1に記載の撮像素子の駆動方法。入射光に応じた信号電荷を発生するフォトダイオードをマトリクス上に複数備える光電変換部、光電変換部から得られる信号電荷を読み出し動作を行う読み出しゲート部と、信号を垂直及び水平方向へそれぞれ転送する転送部を有する撮像素子の駆動方法であって、該撮像素子の欠陥画素を検出する欠陥画素検出手段と、該欠陥画素検出手段によって検出されたその位置情報を元に欠陥画素を補正する欠陥画素補正手段と、該撮像素子を駆動する撮像系駆動回路と、該撮像素子の温度状況を検知する温度検知手段を有する撮像装置において、該欠陥画素検出時に、該温度検知手段にて該撮像素子の温度が指定温度以上であった場合は撮像駆動タイミングを通常撮影駆動とし、該撮像素子の温度が指定温度以下である場合は欠陥画素検出用駆動タイミングとして、該読み出しゲート部直下における半導体基板の界面が空乏状態となるような電位を前記読み出しゲート部内の読み出し電極に印加することを特徴とする撮像素子の駆動方法。該欠陥画素検出時において該読み出し電極に印加する電位は、該読み出しゲート部直下における半導体基板の界面が空乏状態となる電位であり、かつ該読み出しゲート部直下における半導体基板の界面が非空乏状態となる電位より高く、かつ該光電変換部から信号電荷を読み出す際の印加電位よりは低いことを特徴とする請求項4に記載の撮像素子の駆動方法。該欠陥画素検出用駆動タイミングは、少なくとも信号電荷蓄積時にて実施することを特徴とする請求項4に記載の撮像素子の駆動方法。ところが、特許文献1のように暗電流成分を抑えようとすると、全ての転送電極に負電圧を印加するためには垂直電荷転送部内に電位段差を設ける必要があり、製造工数の増加や垂直電荷転送部の最大電荷蓄積量が減少するなどの問題がある。一方でキズ調整時において、キズ自身の信号レベルを大きくすることによりキズをより精度良く検出できるよう撮像素子の温度上昇や信号電荷の蓄積時間を必要があるため、工場出荷前の調整時間に時間が掛かり、生産効率性の点などにおいて問題があった。本発明の撮像素子の駆動方法は、入射光に応じた信号電荷を発生するフォトダイオードをマトリクス上に複数備える光電変換部、光電変換部から得られる信号電荷を読み出し動作を行う読み出しゲート部と、信号を垂直及び水平方向へそれぞれ転送する転送部を有する撮像素子の駆動方法であって、該撮像素子の欠陥画素を検出する欠陥画素検出手段と、該欠陥画素検出手段によって検出されたその位置情報を元に欠陥画素を補正する欠陥画素補正手段と、該撮像素子を駆動する撮像系駆動回路を有する撮像装置において、該欠陥画素検出時に欠陥画素検出用駆動タイミングとして、該読み出しゲート部直下における半導体基板の界面が空乏状態となるような電位を前記読み出しゲート部内の読み出し電極に印加することを特徴とする。本発明によれば、撮像素子の欠陥画素検出時において、温度依存及び露光時間依存しているキズの発生頻度を上げることにより、欠陥画素検出時間の短縮及び検出精度を高めることが可能となる。以下、本発明について図面を用いて実施例を説明する。撮像装置で発生するキズは大きく分けると二つに分類される。一つは撮像素子の構造的欠陥に起因する先天的キズであり、もう一つは宇宙線などの高エネルギー粒子による素子構造破壊による後天的キズである。先天的キズは、撮像装置製造工程内の調整工程で検出を行っている。後天的キズについては、撮像装置の使用中において自動的にキズを検出する機能ここでは自動調整機能と称すをあらかじめ搭載しておき、ユーザーの使用状況に合わせて定期的に実行することでキズ検出及び補正を実施している。以下、実施例1では撮像装置の製造工程における実施例を、実施例2では自動調整機能を搭載した撮像装置の実施例を説明する。[実施例1]デジタルカメラのような撮像装置は以下のようなシステム構成となっている図1。光学系111、撮像素子である撮像素子112、AFEアナログフロントエンド113、デジタル信号処理回路114、光学系駆動回路115、タイミングジェネレータ116、制御部117、記憶保持部118、ヒューマンI/F制御インターフェース部119、ユーザーインターフェース120を有する構成となっている。光学系111は、被写体からの入射光を撮像素子112の撮像面上に結像するレンズ111aと、撮像素子112の撮像エリアの入射光を制御するメカニカルシャッタ111bとを有している。撮像素子112は、光学系を通して入射した光を光電変換して電気信号として出力する。AFE113は、アナログ信号処理回路であり、撮像素子112から出力されるアナログ信号に対して、S/Hサンプル/ホールドやAGC自動利得制御などの信号処理を行った後、A/Dアナログ/デジタル変換する。デジタル信号処理回路114は、AFE113から供給されるデジタル信号に対して、制御部117からの指示にしたがって各種の信号処理を行う。デジタル信号処理回路内で行われる各種の信号処理とは、ホワイトバランス処理やガンマ処理、色差処理などのいわゆるカメラ信号処理や、カメラ制御用の検波データ画面内の情報を示すデータ。明るさやコントラスト、色合い等の計算処理を指す。制御部117は、例えばマイクロコンピュータによって構成され、デジタル信号処理回路114から送られてきた検波データなどを基に現在の入力画像の状態を把握し、ヒューマンI/F制御部119を経由して送られてくる各種設定モードに応じた撮像制御を行い、撮像画制御用データとしてデジタル信号処理回路114に、あるいはレンズ制御データやメカニカルシャッタ制御データとして光学系駆動回路115に、あるいはタイミング制御データとしてタイミングジェネレータ116に、あるいはゲイン制御データとしてAFE113に送信する。デジタル信号処理回路114、光学系駆動回路115、タイミングジェネレータ116およびAFE113は、制御部117から送られてきた制御値に応じた処理を行い、所望の信号処理光学系の駆動タイミング発生およびゲイン処理を実行する。撮像素子112は、タイミングジェネレータ116が発生する各種のタイミング信号に基づいて、画素アレイ部から任意の領域の信号を順次取り出してAFE113へと出力する。制御部117は、被写体距離やF値、シャッタースピード、倍率等のカメラ制御情報をヒューマンI/F制御部119に送信し、ユーザーインターフェース120を介して現在のカメラの情報をユーザーに知らせている。このときユーザーインターフェイス120によって撮像素子112の感度をはじめとする撮影条件の設定ができる。図2aに撮像素子の一例としてのCCD型撮像素子の概略構成図を示した。このCCD型撮像素子21は、半導体基板上で水平方向および垂直方向に所定ピッチで配置され、入射光に応じた信号電荷を発生する複数の光電変換部22と、光電変換部22から読み出した信号電荷をそれぞれ垂直方向に転送する複数の垂直転送部23と、垂直転送部23から転送された信号電荷を水平方向に転送する水平転送部24とを備えている。そして、水平転送部24の出力側にはフローティングデフュージョン部にて信号電荷を検出して、出力信号を生成する出力部25が接続されている。図2bに一つの画素の拡大平面図を示す、垂直転送部23は光電変換部22に近接して図中垂直方向に沿って形成され信号電荷を蓄積するn型半導体層からなる垂直電荷転送チャネル26、および垂直電荷転送チャネル26の上方に配置された複数の垂直転送電極27及び28を有する。垂直転送電極27は光電変換部22から垂直転送部23への信号読み出し電極を兼ねていることから光電変換部22の近傍まで電極が伸びており、垂直転送電極28は読み出し電極とならないため光電変換部22から離れるように配置されている。各垂直転送電極27、28には、電荷転送用の駆動パルス、例えばφV1~φV4が印加される。ここで、φViiは1~4が印加される電極をViと表記するが、場合により垂直転送電極とも表記する。撮影時の駆動では、信号読み出し時に読み出し電極ともなる垂直転送電極27に十分高い電位Vhを与え、読み出しゲート部32の電位が光電変換部22の電位より高い状態にし、光電変換部22から垂直転送部23に信号電荷が転送できるようにしている。信号電荷を垂直転送部23へ転送した後、信号電荷を転送する際には垂直転送電極27及び28にVh>Vm>Vlの電位関係にあるVmとVlを適宜与え、垂直電荷転送チャネルのポテンシャルを変えていくことにより電荷転送を行う。図3に図2bに示すA1-A2断面図をポテンシャル電位分布図と併せてaに、B1-B2断面図をポテンシャル電位分布図と併せてbに示した。図示したように、シリコン基板上にゲート絶縁膜31を形成し、さらにゲート絶縁膜31の上に垂直転送電極27V1もしくはV3及び28V2もしくはV4を形成している。シリコン基板とゲート絶縁膜31との界面付近にシリコン結晶における格子欠陥が存在しており、この部分における界面準位から発生する電子がフォトダイオードである光電変換部22に入ると、白キズの発生原因となる。そのため現在では白キズを低減させるために、フォトダイオードの表面をP層で覆う構成にすることが多い。これにより、界面付近でのホール密度を増加させ、界面で発生した電子を速やかにホールと再結合させることが可能となる。したがって、光電変換部22表面のP層が十分に機能していれば、白キズを招く電子の主な発生源は光電変換部22と垂直転送部23との間の領域図中×印で示すとなる。なお、垂直転送部23でも同様に格子欠陥が存在するが、これについてはここでは言及しない。図3aのポテンシャル電位図に示すように、垂直転送電極27にミディアムレベルの電圧Vm0V等を印加する場合には、シリコン基板とゲート絶縁膜31との界面で発生した電子が光電変換部22に入り込み、白キズが発生しやすくなる。一方、図3bのポテンシャル電位図に示すように、垂直転送電極28に電圧Vmを印加しても、白キズの発生は特に問題とならない。垂直転送電極28は読み出し電極ではないため、光電変換部22から離れて配置されており、そのために、読み出しゲート部32に相当する部分の素子分離領域33のポテンシャルは高い。したがって、素子分離領域33にはホールが蓄積された状態となり、この部分に存在する格子欠陥から発生する電子はホールと再結合することで、白キズの発生が抑制される。図4は本発明の実施例1に係るキズ検出におけるフローチャート図である。キズ検出が開始されると、S401にて制御部117から指令を受け、光学系111に含まれるメカニカルシャッタ111bを閉じ、撮像素子駆動モードをキズ検出モードに設定、AFE113に所定のゲインG1に設定する。S402にて制御部117から、AFE113、タイミングジェネレータ116、光学系を制御して所定の蓄積時間で撮影を行う。撮影時に取得された画像は信号処理回路114に送られる。S403では、信号処理回路114にて対象の画素とその周辺の画素とを比較、対象の画素の出力レベルが周辺の画素の出力レベルの平均値と比べ所定の値Th以上高い場合はキズと判定する。そうでなければキズでないと判定する。キズと判定された場合にはS404へ進み、検出されたキズアドレスを記憶保持部26に格納し、その後S405に進む。キズでないと判定された場合はS405に進む。S403からS405までのサイクルを撮影された画像の所定の領域内の全ての画素について検出を行ったのち、撮像システムの撮影待機状態へと戻る。図5は本発明の実施例1に係る撮像システムの欠陥画素検出モードへ移行した際の画素読み出し電極となる図2でのφV1、φV3垂直転送電極27へ与えるタイミングチャートを示した図である。図5にてt1は光電変換部22へ信号蓄積するための露光期間、t2は垂直転送部23に存在する暗電流を垂直転送部23から吐き出すために信号電荷転送時より高速に駆動する期間、t3は光電変換部22から垂直転送部23へ信号電荷を転送する期間であり、t3期間以降は垂直転送部23によって垂直方向に転送されていくことになる。図4のフローチャートにてS401に移行した際に制御部117から命令が出され、タイミングジェネレータ116から撮像素子112内に存在する垂直転送電極27に対して図5に示されるタイミングが与えられ、t1、t2、t3へと移行していく。S401にて欠陥画素検出モードへ移行した際も信号読み出し及び垂直転送は通常撮影と同じシーケンスを用いるが、露光期間となる電荷蓄積時間においては読み出し電極となる垂直転送電極27をすべてVm電位とする。工程でのキズ調整時に図5のような駆動モードに変更することにより、シリコン基板とゲート絶縁膜31との界面で発生しやすくなっている電子が光電変換部22に入り込むことが要因であるキズの発生頻度が高まり、温度や露光時間依存しているキズについて、温度上昇や露光時間を待つことなく、結果として調整時間の短縮及びキズ検出精度の向上を図ることが出来る。[実施例2]以下に本発明の実施例2について説明する。実施例2では、撮像装置自体にキズの自動調整機能を搭載した実施例について記述する。撮像装置のシステム構成は実施例1で示したものと同様であるため説明を省略する。図6は本発明の実施例2におけるキズ検出時のフローチャートである。ユーザーなどにより撮像装置に電源が投入されるとS601、図1における温度センサ27にて撮像素子の温度情報を制御部が取り入れ、撮像素子の温度tが指定温度T以上か以下かを判定するS602。指定温度T以下だった場合はS603へと遷移し、制御部117から命令が出され、タイミングジェネレータ116から撮像素子112内に存在する垂直転送電極27に対して図5に示されるタイミングが与えられる。その後、S604、S605へと遷移し、制御部117から、AFE113、タイミングジェネレータ116、光学系を制御して所定の蓄積時間で撮影を行う。S602にて撮像素子112が指定温度T以上である場合はS604、S605へと遷移し、撮像素子の駆動モードをキズ検出駆動モードに切り替えずに、上記同様に所定の蓄積時間にて撮影を行う。撮影時に取得された画像は信号処理回路114に送られる。S606では、信号処理回路114にて対象の画素とその周辺の画素とを比較、対象の画素の出力レベルが周辺の画素の出力レベルの平均値と比べ所定の値以上高い場合はキズと判定する。そうでなければキズでないと判定する。キズと判定された場合にはS607へ進み、記憶保持部118に格納されている以前検出されたキズアドレスと比較する。記憶保持部118に同一のキズアドレスが既に格納されていればそのままS609へ、格納されていなければS608へ進み、記憶保持部118に格納してからS609へ進む。S606からS609までのサイクルを撮影された画像の所定の領域内の全ての画素について検出を行ったのち、撮像システムの通常時の撮影待機状態へと戻る。S603にて切り替える図5のタイミングチャートについては実施例1と同様であるため個々では説明を省略する。なお、本実施例のS602にて温度確認をしているのは、撮像素子112の暗電流を必要以上に上げてしまうと、得られる画像のノイズが多くなることで必要以上にキズ検出をしてしまう恐れがあるため、補正後の画像劣化などの影響を与える可能性があるためである。以上、本発明の実施例2について説明してきたが、上記実施することにより撮像装置起動時、もしくは撮影待機中などにおいてキズの自動調整を行う場合に、キズの発生頻度を高めるため温度上昇待ちをする必要が無くなり、キズの検出精度の向上及び検出速度の向上が見込まれ、ユーザーに対しての使用感悪化を最低限にすることができる。また、本実施例2では電源起動時における説明としたが、ユーザーによる電源OFF操作時においてもS601を電源OFF操作とし、すべてのフローが終わった時点で電源OFFにするなどすることなども可能である。以上、本発明をその好適な実施形態に基づいて詳述してきたが、本発明はこれら特定の実施形態に限られるものではなく、この発明の要旨を逸脱しない範囲の様々な形態も本発明に含まれる。上述の実施形態の一部を適宜組み合わせてもよい。