"炭化珪素からなる第1導電型の半導体基板と、該半導体基板の一方の主面に形成され前記半導体基板よりも不純物濃度が低い第1導電型のドリフト層と、該ドリフト層よりも不純物濃度が高い第2導電型のベース層と、該ベース層の表層に選択的に配置される第1導電型のソース領域と、該ソース領域の主面から前記ドリフト層に達する深さの第1トレンチと、前記ドリフト層に達する深さであって前記第1トレンチよりも深い第2トレンチと、を少なくとも備え前記半導体基板の一方の主面側において、前記第1トレンチおよび前記第2トレンチは、互いに所定の間隔をあけて交互に取り囲む環状パターンとなるように形成したことを特徴とする半導体素子。前記第1トレンチおよび前記第2トレンチは、前記半導体基板の一方の主面において、前記半導体基板を構成する炭化珪素の結晶構造に近似させた環状パターンとなるように形成したことを特徴とする請求項1記載の半導体素子。前記第1トレンチおよび前記第2トレンチは、前記半導体基板の一方の主面に沿った幅が全て同一になるように形成したことを特徴とする請求項1または2記載の半導体素子。前記半導体基板を構成する炭化珪素は六方晶を成す結晶構造であり、前記第1トレンチおよび前記第2トレンチは、前記一方の主面側を平面視した時に六角形となるように形成したことを特徴とする請求項2または3記載の半導体素子。前記半導体基板の外形形状は、前記六角形を成す6辺のうちの4辺にそれぞれ平行な4辺からなる菱形であることを特徴とする請求項2ないし4いずれか1項記載の半導体素子。前記半導体基板を構成する炭化珪素は立方晶を成す結晶構造であり、前記第1トレンチおよび前記第2トレンチは、前記一方の主面側を平面視した時に四角形となるように形成したことを特徴とする請求項2または3記載の半導体素子。前記半導体基板の一方の主面側において、最も中心に配される前記第1トレンチ、または前記第2トレンチは、前記環状パターンで囲まれた中心領域全体にも前記第1トレンチ、または前記第2トレンチが形成されたことを特徴とする請求項1ないし6いずれか1項記載の半導体素子。しかしながら、上述したような従来のトレンチ構造のMOSFETでは、プロテクショントレンチとゲートトレンチとの間隔が一定ではなかった。即ち、図6に示した例では、プロテクショントレンチ102とゲートトレンチ101との間隔がn1とn2とで異なっていた。このため、ゲートトレンチとプロテクショントレンチとの間隔が大きく広がっている部分に過剰な電界が印加され、ゲートトレンチ101が局所的に破壊される懸念があった。本発明は上記課題に鑑みてなされたものであり、トレンチ構造を有する半導体素子において、ゲートトレンチの特定部分への電界集中を防止し、耐圧を改善することが可能な半導体素子を提供することを目的とする。上記課題を解決するために、本発明のいくつかの態様は、次のような半導体素子を提供した。すなわち、本発明の半導体素子は、炭化珪素からなる第1導電型の半導体基板と、該半導体基板の一方の主面に形成され前記半導体基板よりも不純物濃度が低い第1導電型のドリフト層と、該ドリフト層よりも不純物濃度が高い第2導電型のベース層と、該ベース層の表層に選択的に配置される第1導電型のソース領域と、該ソース領域の主面から前記ドリフト層に達する深さの第1トレンチと、前記ドリフト層に達する深さであって前記第1トレンチよりも深い第2トレンチと、を少なくとも備え前記半導体基板の一方の主面側において、前記第1トレンチおよび前記第2トレンチは、互いに所定の間隔をあけて交互に取り囲む環状パターンとなるように形成したことを特徴とする。前記第1トレンチおよび前記第2トレンチは、前記半導体基板の一方の主面において、前記半導体基板を構成する炭化珪素の結晶構造に近似させた環状パターンとなるように形成したことを特徴とする。前記第1トレンチおよび前記第2トレンチは、前記半導体基板の一方の主面に沿った幅が全て同一になるように形成したことを特徴とする。前記半導体基板を構成する炭化珪素は六方晶を成す結晶構造であり、前記第1トレンチおよび前記第2トレンチは、前記一方の主面側を平面視した時に六角形となるように形成したことを特徴とする。前記半導体基板の外形形状は、前記六角形を成す6辺のうちの4辺にそれぞれ平行な4辺からなる菱形であることを特徴とする。前記半導体基板を構成する炭化珪素は立方晶を成す結晶構造であり、前記第1トレンチおよび前記第2トレンチは、前記一方の主面側を平面視した時に四角形となるように形成したことを特徴とする。前記半導体基板の一方の主面側において、最も中心に配される前記第1トレンチ、または前記第2トレンチは、前記環状パターンで囲まれた中心領域全体にも前記第1トレンチ、または前記第2トレンチが形成されたことを特徴とする。本発明の半導体素子によれば、第1トレンチのいずれの部分においても、隣接する第2トレンチに対して所定の間隔が維持され、これよりも幅が狭まったり、あるいは広がったりする部分が存在しない。これによって、第1トレンチと第2トレンチとの間は、どの部分においても電界が均一に分布し、特定の部分に電界が集中することがなく、特定の部分に過剰な電界が印加されて第1トレンチが局所的に破壊されるといったことを確実に防止することが可能になる。また、第1トレンチ、および第2トレンチを全て同一の幅wとなるように形成することによって、トレンチ深さを均一にすることができ、耐圧容量を高めることが可能になる。以下、図面を参照して、本発明に係る半導体素子について説明する。なお、以下の実施形態では、半導体素子の一例として、縦型トレンチゲートMOSパワー半導体デバイスを挙げて説明する。また、本実施形態は、発明の趣旨をより良く理解させるために具体的に説明するものであり、特に指定のない限り、本発明を限定するものではない。また、以下の説明で用いる図面は、本発明の特徴をわかりやすくするために、便宜上、要部となる部分を拡大して示している場合があり、各構成要素の寸法比率などが実際と同じであるとは限らない。第一実施形態図1は、本発明の半導体素子の一実施形態である縦型トレンチゲートMOSパワー半導体デバイストレンチMOSFETを示す断面図である。縦型トレンチゲートMOSパワー半導体デバイス以下、単に半導体素子と称する10は、中心に位置して主電流の流れる活性領域とこの活性領域を取り巻くように配置される周辺耐圧構造領域を備えるトレンチMOSFETである。半導体素子10は、半導体基板11を備えている。半導体基板11は、例えば、不純物として窒素が2×1018cm-3程度ドープされたn型半導体であるSiC炭化ケイ素から構成されていればよい。SiC炭化ケイ素は、周知の通り、C原子およびSi原子の配列によって、2H,3C,4H,6H,8H,10H,15R等の結晶構造の異なる種類が存在するが、本実施形態では、結晶構造として六方晶を成す4H-SiCで構成された半導体基板11を用いる。半導体基板11の一方の主面11a上には、ドリフト層12が形成されている。ドリフト層12は、例えば、n型不純物を1.0×1016cm-3程度ドープさせたn-型SiCを厚さ10μm程度積層したものであればよい。こうしたドリフト層12は、半導体基板11の一方の主面11a上にエピタキシャル成長によって形成すればよい。ドリフト層12の上には、更にベース層13が形成されている。ベース層13は、例えば、Alを2.1×1017cm-3程度ドープさせたp型SiCを、厚さ2.5μm程度積層したものであればよい。こうしたベース層13は、ドリフト層12に重ねてエピタキシャル成長によって形成すればよい。ベース層13の上には、p型のコンタクト領域14、およびn型のソース領域15がそれぞれ形成されている。コンタクト領域14は、ドープする不純物としてAlを、またソース領域15はドープする不純物としてPをそれぞれ用いればよい。また、コンタクト領域14、およびソース領域15は、それぞれイオン注入法および1700°C程度の活性化熱処理によって形成することができる。さらに、こうしたp型のコンタクト領域14やn型のソース領域15、およびベース層13を貫通し、ドリフト層12に達する深さのゲートトレンチ第1トレンチ21、ショットキーバリアトレンチプロテクショントレンチ:第2トレンチ22が形成されている。ゲートトレンチ第1トレンチ21は、例えば、幅1.0μm程度、ドリフト層12に達する深さが3μm程度に形成された溝である。こうしたゲートトレンチ21の内部には、例えば、厚さ100nm程度のゲート酸化膜23と、このゲート酸化膜23の内部に形成されたポリシリコンなどからなるゲート電極24とが埋め込まれる。さらにゲート電極21aをソース領域15から絶縁するためにゲート電極24の上面を覆う層間絶縁層25が形成されている。ショットキーバリアトレンチ第2トレンチ22は、例えば、幅1.0μm程度、深さがゲートトレンチ21よりも深い5μm程度に形成された溝である。こうしたショットキーバリアトレンチ22の内部には、半導体基板11の一方の主面11a側を覆うアノード電極26の延長部分が形成されている。これらショットキーバリアトレンチ22の内部に形成されたアノード電極26の延長部分は、アノード電極26と共通の電極膜として形成される。ショットキーバリアトレンチ22の内部に形成されたソース領域15は、ショットキートレンチ22の底部のベース層13にショットキー接合されることにより、内蔵ショットキーバリアダイオードのアノード電極としても機能する。また、ショットキーバリアトレンチ22の底部には、アバランシェ破壊耐量の向上のためのp型領域27が形成されている。こうしたp型領域27は、ショットキーバリアトレンチ22の底部にAlイオン注入し、1700°C程度で熱処理を行うことによって形成される。一方、半導体基板11の他方の主面11b側には、ドレイン電極28が形成されている。ドレイン電極28は、例えば、Ti,Ni,Auなどから形成されていれば良い。図2は、半導体基板の一方の主面側における第1トレンチおよび第二トレンチの形成パターンを示した平面図である。本実施形態のように結晶構造として六方晶を成す4H-SiCで構成された半導体基板11を用いた際に、半導体基板11の一方の主面11aは、[0001]軸方向または[000-1]軸方向から<01-10>軸方向へ30度以上39度以下傾いた軸に垂直な結晶面であればよい。また、この4H-SiCで構成された半導体基板11の一方の主面11aの法線方向に伸びる結晶軸は[0001]軸または[000-1]軸であり、各々の結晶軸に対応した主面は0001面または000-1面であればよい。図2に示すように、半導体基板11の一方の主面11a側を平面視した時に、ゲートトレンチ第1トレンチ21とショットキーバリアトレンチ第2トレンチ22とは、それぞれ所定の溝幅で互いに所定の間隔をあけて交互に取り囲む環状パターンを描くように形成されている。そして、本実施形態のように半導体基板11が六方晶を成す4H-SiCから構成される場合、ゲートトレンチ第1トレンチ21およびショットキーバリアトレンチ第2トレンチ22は、環状パターンが正六角形となるように形成される。即ち、図2に示す実施形態では、主面11a側の最も中心に正六角形のショットキーバリアトレンチ第2トレンチ22が配され、その外側に所定の間隔dあけて最中心のショットキーバリアトレンチ第2トレンチ22よりも一回り大きい正六角形を成すゲートトレンチ第1トレンチ21が形成される。更に半導体基板11の外側外縁部に向かってショットキーバリアトレンチ第2トレンチ22、ゲートトレンチ第1トレンチ21と交互に取り囲むように形成される。そして、最外周がショットキーバリアトレンチ第2トレンチ22となるようにゲートトレンチ第1トレンチ21とショットキーバリアトレンチ第2トレンチ22とが互いに入れ子構造に形成される。例えば、図2に示す実施形態では、3つの正六角形のゲートトレンチ第1トレンチ21と、4つのショットキーバリアトレンチ第2トレンチ22とが形成される。このようなパターンでゲートトレンチ第1トレンチ21とショットキーバリアトレンチ第2トレンチ22とが、半導体基板11の一方の主面11a側に形成されると、全ての正六角形のゲートトレンチ第1トレンチ21が所定の間隔dをあけてショットキーバリアトレンチ第2トレンチ22に両側から囲まれる形態となる。また、それぞれのゲートトレンチ第1トレンチ21とショットキーバリアトレンチ第2トレンチ22とは、全て同一の幅wとなるように形成されている。また、半導体基板11は、外形形状が、正六角形を成すゲートトレンチ第1トレンチ21やショットキーバリアトレンチ第2トレンチ22の6辺のうちの4辺に対してそれぞれ平行な4辺で囲まれた菱形平行四辺形となるように形成される。こうした形状の半導体基板11は、例えば、略円形円盤状のSiCウェーハをX軸方向のダイシングラインに対してY方向のダイシングラインを90度よりも傾けて、例えば60度に傾くように設定して切断することによって得られる。以上のような本実施形態の半導体素子10によれば、正六角形を成すゲートトレンチ第1トレンチ21のいずれの部分においても、隣接するショットキーバリアトレンチ第2トレンチ22に対して所定の間隔dが維持され、これよりも幅が狭まったり、あるいは広がったりする部分が存在しない。ゲートトレンチ第1トレンチ21と、隣接するショットキーバリアトレンチ第2トレンチ22との間隔dは、例えば、0.5μm~8.0μm程度に形成されれば良い。また、図2においては、こうした間隔dは、ゲートトレンチ21の周縁エッジと、隣接するショットキーバリアトレンチ22の周縁エッジとの間の距離を示しているが、ゲートトレンチ21の幅の中心から、隣接するショットキーバリアトレンチ22の幅の中心までの、いわゆる形成ピッチを示すものであってもよい。こうしたゲートトレンチ第1トレンチ21とショットキーバリアトレンチ第2トレンチ22との間は、どの部分においても電界が均一に分布し、特定の部分に電界が集中することがない。これによって、特定の部分に過剰な電界が印加されてゲートトレンチ第1トレンチ21が局所的に破壊されることを確実に防止することが可能になる。即ち、図6に示した従来のトレンチゲートMOSパワー半導体デバイスでは、プロテクショントレンチ102とゲートトレンチ101との間隔が均一でなく、例えば間隔n1とn2とで異なっているため、この間隔が大きく広がっている部分に過剰な電界が印加され、ゲートトレンチ101が局所的に破壊される懸念があった。しかし、本実施形態のように、ゲートトレンチ第1トレンチ21とショットキーバリアトレンチ第2トレンチ22との間隔dを正六角形の形成パターンのどの部分においても等しくなるように形成することによって、こうした部分的な電界集中を防止して、ゲートトレンチ21の局所的な破壊を確実に防ぐことができる。また、それぞれのゲートトレンチ第1トレンチ21とショットキーバリアトレンチ第2トレンチ22とは、全て同一の幅wとなるように形成することによって、トレンチ深さを均一にすることができ、耐圧容量を高めることが可能になる。また、本実施形態のように、ゲートトレンチ第1トレンチ21およびショットキーバリアトレンチ第2トレンチ22を、半導体基板11の一方の主面11aにおいて、半導体基板11を構成する炭化珪素の結晶構造に近似させた環状パターン、例えば、結晶構造として六方晶を成す4H-SiCで構成された半導体基板11を用いた場合には、ゲートトレンチ第1トレンチ21およびショットキーバリアトレンチ第2トレンチ22を一方の主面11a側を平面視した時に六角形となるように形成することによって、チャンネル移動度が高いトレンチゲートMOSパワー半導体デバイス半導体素子を得ることが可能になる。また、半導体基板11の外形形状を、正六角形を成すゲートトレンチ第1トレンチ21やショットキーバリアトレンチ第2トレンチ22の6辺のうちの4辺に対してそれぞれ平行な4辺で囲まれた菱形平行四辺形となるように形成することによって、1枚のSiCウェーハから多数の半導体基板11をダイシングする際に、ゲートトレンチ第1トレンチ21やショットキーバリアトレンチ第2トレンチ22のスペースレイアウト上、最も無駄の無い形にすることができる。これによって、1枚のSiCウェーハから最大量の半導体基板チップ11を得ることができ、製造コストの低減を実現することが可能になる。図3は、第一実施形態の変形例である。上述した第一実施形態では、半導体基板11の最も中心に配置されるショットキーバリアトレンチ第2トレンチ22は、中心が抜けた正六角形に形成されている。一方、図3に示す実施形態では、半導体基板11の最も中心に配置されるショットキーバリアトレンチ第2トレンチ32は、正六角形の環状パターンで囲まれた中心領域全体にもトレンチが形成された、所謂、塗りつぶし形態の正六角形となるように形成されている。こうした形態のショットキーバリアトレンチ第2トレンチ32であっても、その外側に形成されるゲートトレンチ第1トレンチ31との間の間隔dは、いずれの部分でも均一に形成され、特定部分での電界の集中を防止できる。図4は、第一実施形態の別な変形例である。上述した第一実施形態では、正六角形に形成されたゲートトレンチ第1トレンチ21やショットキーバリアトレンチ第2トレンチ22の角部は、鋭角に形成されていた。一方、図4に示す実施形態では、ゲートトレンチ第1トレンチ41やショットキーバリアトレンチ第2トレンチ42の角部に丸みを付けた形状に形成している。これによって、特に正六角形の角部に電界が偏る懸念を、更に確実に防止することが可能になる。第二実施形態以下、本発明の半導体素子の第二実施形態について説明する。なお、半導体素子の断面構造は第一実施形態の図1と同様であり、第一実施形態と同様の構成についてはその説明を略す。図5は、第二実施形態における半導体基板の一方の主面側を平面視した時の第1トレンチおよび第2トレンチの形成パターンを示した平面図である。本実施形態の半導体素子50を構成する半導体基板51は、結晶構造として立方晶を成す3C-SiCで構成されている。図5に示すように、半導体基板51の一方の主面51a側を平面視した時に、ゲートトレンチ第1トレンチ61とショットキーバリアトレンチ第2トレンチ62とは、それぞれ所定の溝幅で互いに所定の間隔をあけて交互に取り囲む環状パターンを描くように形成されている。そして、本実施形態のように半導体基板51が立方晶を成す3C-SiCから構成される場合、ゲートトレンチ第1トレンチ61およびショットキーバリアトレンチ第2トレンチ62は、環状パターンが四角形となるように形成される。ゲートトレンチ第1トレンチ61およびショットキーバリアトレンチ第2トレンチ62は、一方の主面51aにおいて、平行な2辺が<100>軸方向に延び、他の平行な2辺が<010>軸方向に延び、かつそれぞれのトレンチの深さ方向図5中の紙面奥行方向の側壁面が001面に沿って広がるように形成されている。このようなパターンでゲートトレンチ第1トレンチ61とショットキーバリアトレンチ第2トレンチ62とが、半導体基板51の一方の主面51a側に形成されると、全ての四角形のゲートトレンチ第1トレンチ61が所定の間隔dをあけてショットキーバリアトレンチ第2トレンチ62に両側から囲まれる形態となる。以上のような本実施形態の半導体素子50によれば、四角形を成すゲートトレンチ第1トレンチ61のいずれの部分においても、隣接するショットキーバリアトレンチ第2トレンチ62に対して所定の間隔dが維持され、これよりも幅が狭まったり、あるいは広がったりする部分が存在しない。また、それぞれのゲートトレンチ第1トレンチ61とショットキーバリアトレンチ第2トレンチ62とは、全て同一の幅wとなるように形成される。こうした四角形のパターンで形成されたゲートトレンチ第1トレンチ61と、隣接するショットキーバリアトレンチ第2トレンチ62との間隔dは、例えば、0.5μm~8.0μm程度に形成されれば良い。また、図5においては、こうした間隔dは、ゲートトレンチ61の周縁エッジと、隣接するショットキーバリアトレンチ62の周縁エッジとの間の距離を示しているが、ゲートトレンチ61の幅の中心から、隣接するショットキーバリアトレンチ62の幅の中心までの、いわゆる形成ピッチを示すものであってもよい。ゲートトレンチ第1トレンチ61とショットキーバリアトレンチ第2トレンチ62との間は、どの部分においても電界が均一に分布し、特定の部分に電界が集中することがない。これによって、ゲートトレンチ第1トレンチ61とショットキーバリアトレンチ第2トレンチ62との間隔dを、四角形の形成パターンのどの部分においても等しくなるように形成することによって、こうした部分的な電界集中を防止して、ゲートトレンチ61の局所的な破壊を確実に防ぐことができる。また、それぞれのゲートトレンチ第1トレンチ61とショットキーバリアトレンチ第2トレンチ62とは、全て同一の幅wとなるように形成することによって、トレンチ深さを均一にすることができ、耐圧容量を高めることが可能になる。更に、ゲートトレンチ第1トレンチ61およびショットキーバリアトレンチ第2トレンチ62の深さ方向の側壁面がチャネル移動度の高い001面に沿って広がるように形成されているので、チャネル移動度のバラツキを抑えることができる。なお、本発明の実施形態では、半導体基板を構成するSiC炭化ケイ素として4H-SiC六方晶、3C-SiC立方晶を例示したが、これ以外にも、2H-SiC六方晶、4H-SiC六方晶、6H-SiC六方晶、8H-SiC六方晶、10H-SiC六方晶、15R-SiC菱面体晶など、数十種類知られているSiCの結晶多形のいずれにも適用することができる。"