"複数のノーマルセルと複数の補助セルを含むページ領域と、前記ページ領域のプログラム対象セルのうち基準電圧より大きい電圧でプログラムされたセルが発生した場合、1ビットパス信号を出力するビットパス検出部と、前記ページ領域に対する第1プログラム動作過程で前記1ビットパス信号が出力される時点まで印加されたプログラムパルスの回数を前記複数の補助セルに保存するプログラムパルス印加回数保存部と、前記複数の補助セルに保存されたプログラムパルスの印加回数に基づいて前記ページ領域の第2プログラム動作に対するプログラム開始電圧を設定するプログラム開始電圧設定部と、を備えることを特徴とする不揮発性メモリ装置。前記第1プログラム動作過程で前記1ビットパス信号が出力される時点まで前記ページ領域に印加されるプログラムパルスの回数をカウントして前記プログラムパルス印加回数保存部に伝達するプログラムパルスカウント部をさらに備えることを特徴とする請求項1に記載の不揮発性メモリ装置。前記複数のノーマルセルに対応するノーマルページバッファリング部と、前記複数の補助セルに対応する補助ページバッファリング部と、をさらに備えることを特徴とする請求項1に記載の不揮発性メモリ装置。前記プログラムパルス印加回数保存部が、前記プログラムパルスカウント部から伝達されるプログラムパルスの印加回数を前記補助ページバッファリング部にセッティングし、前記第1プログラム動作中に前記プログラムパルスカウント部から伝達されるプログラムパルスの印加回数が前記複数の補助セルに保存されるようにすることを特徴とする請求項3に記載の不揮発性メモリ装置。前記プログラム開始電圧設定部が、前記複数の補助セルに保存されたプログラムパルスの印加回数をリードした後、リードされたプログラムパルスの印加回数にステップ電圧を乗算し、その値を前記第1プログラム動作の開始電圧値に加算して、前記第2プログラム動作の開始電圧値として設定することを特徴とする請求項1に記載の不揮発性メモリ装置。前記プログラム開始電圧設定部が、前記複数の補助セルに保存されたプログラムパルスの印加回数をリードした後、リードされたプログラムパルスの印加回数が臨界値より大きい場合、前記リードされたプログラムパルス印加回数と臨界値の差異の分だけステップ電圧を乗算し、その値を前記第1プログラム動作の開始電圧値に加算して、前記第2プログラム動作の開始電圧値として設定し、前記リードされたプログラムパルスの印加回数が臨界値より小さい又は臨界値と同じ場合、前記第1プログラム動作の開始電圧値を前記第2プログラム動作の開始電圧値として設定することを特徴とする請求項1に記載の不揮発性メモリ装置。各々のノーマルセルおよび各々の補助セルがマルチレベルセルMLCであり、前記第1プログラム動作が下位ビットプログラム動作であり、前記第2プログラム動作が上位ビットプログラム動作であることを特徴とする請求項1に記載の不揮発性メモリ装置。複数のノーマルセルと複数の補助セルを各々含み、ワードラインを共有する第1ページ領域および第2ページ領域と、前記第1ページ領域のプログラム対象セルのうち基準電圧より大きい電圧でプログラムされたセルが発生した場合、1ビットパス信号を出力するビットパス検出部と、前記第1ページ領域に対するプログラム動作過程で前記1ビットパス信号が出力される時点まで印加されたプログラムパルスの回数を前記第1ページ領域の複数の補助セルに保存するプログラムパルス印加回数保存部と、前記第1ページ領域の複数の補助セルに保存されたプログラムパルスの印加回数に基づいて前記第1ページ領域または第2ページ領域に対するプログラム開始電圧を設定するプログラム開始電圧設定部と、を備えることを特徴とする不揮発性メモリ装置。前記第1ページ領域に対するプログラム動作過程で前記1ビットパス信号が出力される時点まで前記第1ページ領域に印加されるプログラムパルスの回数をカウントして前記プログラムパルス印加回数保存部に伝達するプログラムパルスカウント部をさらに備えることを特徴とする請求項8に記載の不揮発性メモリ装置。前記第1ページ領域および第2ページ領域の複数のノーマルセルに対応するノーマルページバッファリング部と、前記第1ページ領域および第2ページ領域の複数の補助セルに対応する補助ページバッファリング部と、をさらに備えることを特徴とする請求項9に記載の不揮発性メモリ装置。前記第1ページ領域の各々のノーマルセルおよび各々の補助セルと、第2ページ領域の各々のノーマルセルおよび各々の補助セルが、シングルレベルセルSLCであることを特徴とする請求項8に記載の不揮発性メモリ装置。前記プログラムパルス印加回数保存部が、前記プログラムパルスカウント部から伝達されるプログラムパルスの印加回数を前記補助ページバッファリング部にセッティングし、前記第1ページ領域に対するプログラム動作中に前記プログラムパルスカウント部から伝達されるプログラムパルスの印加回数が前記第1ページ領域の複数の補助セルに保存されるようにすることを特徴とする請求項10に記載の不揮発性メモリ装置。前記プログラム開始電圧設定部が、前記第1ページ領域の複数の補助セルに保存された前記プログラムパルスの印加回数をリードした後、リードされたプログラムパルスの印加回数にステップ電圧を乗算し、その値を前記第1ページ領域に対するプログラム動作の開始電圧値に加算して、前記第2ページ領域に対するプログラム動作の開始電圧値として設定することを特徴とする請求項8に記載の不揮発性メモリ装置。前記プログラム開始電圧設定部が、前記第1ページ領域の複数の補助セルに保存された前記プログラムパルスの印加回数をリードした後、リードされたプログラムパルスの印加回数が臨界値より大きい場合、前記リードされたプログラムパルス印加回数と臨界値の差異の分だけステップ電圧を乗算し、その値を前記第1ページ領域に対するプログラム動作の開始電圧値に加算して、前記第2ページ領域に対するプログラム動作の開始電圧値として設定し、前記リードされたプログラムパルスの印加回数が臨界値より小さい又は臨界値と同じ場合、前記第1ページ領域に対するプログラム動作の開始電圧値を前記第2ページ領域に対するプログラム動作の開始電圧値として設定することを特徴とする請求項8に記載の不揮発性メモリ装置。前記第1ページ領域の各々のノーマルセルおよび各々の補助セルとおよび第2ページ領域の各々のノーマルセルおよび各々の補助セルはマルチレベルセルMLCであることを特徴とする請求項10に記載の不揮発性メモリ装置。前記プログラムパルス印加回数保存部が、前記プログラムパルスカウント部から伝達されるプログラムパルスの印加回数を前記補助ページバッファリング部にセッティングし、前記第1ページ領域に対する第1プログラム動作中に前記プログラムパルスカウント部から伝達されるプログラムパルスの印加回数が前記第1ページ領域の複数の補助セルに保存されるようにすることを特徴とする請求項15に記載の不揮発性メモリ装置。前記プログラム開始電圧設定部が、前記第1ページ領域の複数の補助セルに保存された前記プログラムパルスの印加回数をリードした後、リードされたプログラムパルスの印加回数にステップ電圧を乗算し、その値を前記第1ページ領域に対する第1プログラム動作の開始電圧値に加算して、前記第1ページ領域に対する第2プログラム動作と前記第2ページ領域に対する第1および第2プログラム動作の開始電圧値として設定することを特徴とする請求項15に記載の不揮発性メモリ装置。前記プログラム開始電圧設定部が、前記第1ページ領域の複数の補助セルに保存された前記プログラムパルスの印加回数をリードした後、リードされたプログラムパルスの印加回数が臨界値より大きい場合、前記リードされたプログラムパルス印加回数と臨界値の差異の分だけステップ電圧を乗算し、その値を前記第1ページ領域に対する第1プログラム動作の開始電圧値に加算して、前記第1ページ領域に対する第2プログラム動作と前記第2ページ領域に対する第1および第2プログラム動作の開始電圧値として設定し、前記リードされたプログラムパルスの印加回数が臨界値より小さい又は臨界値と同じ場合、前記第1ページ領域に対する第1プログラム動作の開始電圧値を前記第1ページ領域に対する第2プログラム動作および前記第2ページ領域に対する第1および第2プログラム動作の開始電圧値として設定することを特徴とする請求項15に記載の不揮発性メモリ装置。前記第1ページ領域および第2ページ領域に対する第1プログラム動作が下位ビットプログラム動作であり、前記第1ページ領域および第2ページ領域に対する第2プログラム動作が上位ビットプログラム動作であることを特徴とする請求項17に記載の不揮発性メモリ装置。複数のノーマルセルと複数の補助セルを各々含み、ストリングを共有する第1ページ領域および第2ページ領域と、前記第1ページ領域または第2ページ領域のプログラム対象セルのうち基準電圧より大きい電圧でプログラムされたセルが発生した場合、1ビットパス信号を出力するビットパス検出部と、第1プログラム開始電圧が適用された前記第1ページ領域の第1プログラム動作過程で前記1ビットパス信号が出力される時点まで印加されたプログラムパルスの回数を前記第1ページ領域の複数の補助セルに保存した後、保存されたプログラムパルスの回数に応じて前記第1プログラム開始電圧を調節し、前記第1ページ領域の第2プログラム動作に適用する第1プログラム開始電圧調節部と、前記第1プログラム開始電圧と第2プログラム開始電圧が選択的に適用された前記第2ページ領域の第1プログラム動作過程で前記1ビットパス信号が出力される時点まで印加されたプログラムパルスの回数を前記第2ページ領域の複数の補助セルに保存した後、保存されたプログラムパルスの回数に応じて前記第2プログラム開始電圧を調節し、前記第2ページ領域の第2プログラム動作に適用する第2プログラム開始電圧調節部と、を備えることを特徴とする不揮発性メモリ装置。前記第1プログラム開始電圧調節部が、前記第1プログラム開始電圧が適用された前記第1ページ領域の第1プログラム動作過程で前記1ビットパス信号が出力される時点まで印加されたプログラムパルスの回数を前記第1ページ領域の複数の補助セルに保存する第1プログラムパルス印加回数保存部と、前記第1ページ領域の複数の補助セルに保存されたプログラムパルスの印加回数に応じて前記第1プログラム開始電圧を設定して前記第1ページ領域に対する第2プログラム動作に適用する第1プログラム開始電圧設定部を備えることを特徴とする請求項20に記載の不揮発性メモリ装置。前記第2プログラム開始電圧調節部が、前記第1ページ領域の複数の補助セルに保存されたプログラムパルスの印加回数を臨界値と比較して電圧選択信号を生成する電圧選択信号生成部と、前記電圧選択信号に応じて前記第1プログラム開始電圧と第2プログラム開始電圧が選択的に適用された前記第2ページ領域の第1プログラム動作過程で前記1ビットパス信号が出力される時点まで印加されたプログラムパルスの回数を前記第2ページ領域の複数の補助セルに保存する第2プログラムパルス印加回数保存部と、前記第2ページ領域の複数の補助セルに保存されたプログラムパルスの印加回数に応じて前記第2プログラム開始電圧を設定して前記第2ページ領域に対する第2プログラム動作に適用する第2プログラム開始電圧設定部と、を備えることを特徴とする請求項21に記載の不揮発性メモリ装置。前記第1ページ領域に対する第1プログラム動作過程で前記1ビットパス信号が出力される時点まで印加されたプログラムパルスの回数をカウントして前記第1プログラムパルス印加回数保存部に伝達し、前記第2ページ領域に対する第1プログラム動作過程で前記1ビットパス信号が出力される時点まで印加されたプログラムパルスの回数をカウントして前記第2プログラムパルス印加回数保存部に伝達するプログラムパルスカウント部をさらに備えることを特徴とする請求項22に記載の不揮発性メモリ装置。前記第1ページ領域および第2ページ領域の複数のノーマルセルに対応するノーマルページバッファリング部と、前記第1ページ領域および第2ページ領域の複数の補助セルに対応する補助ページバッファリング部と、をさらに備えることを特徴とする請求項20に記載の不揮発性メモリ装置。前記第1プログラムパルス印加回数保存部が、前記プログラムパルスカウント部から伝達されるプログラムパルスの印加回数を前記補助ページバッファリング部にセッティングし、前記第1ページ領域に対する第1プログラム動作中に前記プログラムパルスカウント部から伝達されるプログラムパルスの印加回数が前記第1ページ領域の複数の補助セルに保存されるようにすることを特徴とする請求項24に記載の不揮発性メモリ装置。前記第2プログラムパルス印加回数保存部が、前記プログラムパルスカウント部から伝達されるプログラムパルスの印加回数を前記補助ページバッファリング部にセッティングし、前記第2ページ領域に対する第1プログラム動作中に前記プログラムパルスカウント部から伝達されるプログラムパルスの印加回数が前記第2ページ領域の複数の補助セルに保存されるようにすることを特徴とする請求項25に記載の不揮発性メモリ装置。前記電圧選択信号生成部が、前記第1ページ領域の複数の補助セルに保存されたプログラムパルスの印加回数をリードした後、リードされたプログラムパルスの印加回数が臨界値より大きい場合、前記電圧選択信号を活性化させて前記第2ページ領域に対する第1プログラム動作に前記第1プログラム開始電圧が適用されるようにし、リードされたプログラムパルスの印加回数が臨界値より小さい又は臨界値と同じ場合、前記電圧選択信号を非活性化され前記第2ページ領域に対する第1プログラム動作に前記第2プログラム開始電圧が適用されるようにすることを特徴とする請求項22に記載の不揮発性メモリ装置。前記第1プログラム開始電圧設定部が、前記第1ページ領域の複数の補助セルに保存されたプログラムパルスの印加回数をリードした後、リードされたプログラムパルスの印加回数にステップ電圧を乗算し、その値の分だけ前記第1プログラム開始電圧値を増加させて前記第1ページ領域に対する第2プログラム動作に適用することを特徴とする請求項22に記載の不揮発性メモリ装置。前記第1プログラム開始電圧設定部が、前記第1ページ領域の複数の補助セルに保存されたプログラムパルスの印加回数をリードした後、リードされたプログラムパルスの印加回数が臨界値より大きい場合、前記リードされたプログラムパルス印加回数と臨界値の差異の分だけステップ電圧を乗算し、その値の分だけ前記第1プログラム開始電圧値を増加させて前記第1ページ領域に対する第2プログラム動作に適用されるようにし、前記リードされたプログラムパルスの印加回数が臨界値より小さい又は臨界値と同じ場合、前記第1プログラム開始電圧がそのまま前記第1ページ領域に対する第2プログラム動作に適用されるようにすることを特徴とする請求項22に記載の不揮発性メモリ装置。前記第2プログラム開始電圧設定部が、前記第2ページ領域の複数の補助セルに保存されたプログラムパルスの印加回数をリードした後、リードされたプログラムパルスの印加回数にステップ電圧を乗算し、その値の分だけ前記第2プログラム開始電圧値を増加させて前記第2ページ領域に対する第2プログラム動作に適用することを特徴とする請求項22に記載の不揮発性メモリ装置。前記第2プログラム開始電圧設定部が、前記第2ページ領域の複数の補助セルに保存されたプログラムパルスの印加回数をリードした後、リードされたプログラムパルスの印加回数が臨界値より大きい場合、前記リードされたプログラムパルス印加回数と臨界値の差異の分だけステップ電圧を乗算し、その値の分だけ前記第2プログラム開始電圧値を増加させて前記第2ページ領域に対する第2プログラム動作に適用されるようにして、前記リードされたプログラムパルスの印加回数が臨界値より小さい又は臨界値と同じ場合、前記第2プログラム開始電圧がそのまま前記第2ページ領域に対する第2プログラム動作に適用されるようにすることを特徴とする請求項22に記載の不揮発性メモリ装置。前記第1ページ領域の各々のノーマルセルおよび補助セルと、前記第2ページ領域の各々のノーマルセルおよび各々の補助セルがマルチレベルセルMLCであり、前記第1ページ領域および第2ページ領域に対する第1プログラム動作が下位ビットプログラム動作であり、前記第1ページ領域および第2ページ領域に対する第2プログラム動作が上位ビットプログラム動作であることを特徴とする請求項20に記載の不揮発性メモリ装置。初期化されたプログラム開始電圧を適用して複数のノーマルセルおよび複数の補助セルを含むページ領域の第1プログラム動作を行うステップと、前記第1プログラム動作過程で前記ページ領域のプログラム対象セルのうち検証電圧より大きい電圧でプログラムされたセルが発生する前まで前記ページ領域に印加されるプログラムパルスの回数をカウントするステップと、前記カウントするステップによって決定されたプログラムパルスの印加回数を前記複数の補助セルに保存するステップと、前記複数の補助セルに保存されたプログラムパルスの印加回数に応じて前記プログラム開始電圧を設定するステップと、前記設定するステップによって決定された前記プログラム開始電圧を適用して前記ページ領域の第2プログラム動作を行うステップと、を含むことを特徴とする不揮発性メモリ装置の動作方法。前記保存するステップが、前記カウントするステップによって決定されたプログラムパルスの印加回数を前記複数の補助セルに対応する補助ページバッファにセッティングするステップと、前記セッティングするステップ以後、前記第1プログラム動作を継続して行い、前記補助ページバッファにセッティングされたプログラムパルスの印加回数が前記複数の補助セルに保存されるようにするステップと、を含むことを特徴とする請求項33に記載の不揮発性メモリ装置の動作方法。前記設定するステップが、前記複数の補助セルに保存されたプログラムパルスの印加回数をリードするステップと、前記リードするステップによって出力されるプログラムパルスの印加回数にステップ電圧を乗算し、その値の分だけ前記プログラム開始電圧を増加させるステップと、を含むことを特徴とする請求項33に記載の不揮発性メモリ装置の動作方法。前記設定するステップが、前記複数の補助セルに保存されたプログラムパルスの印加回数をリードするステップと、前記リードするステップによって出力されるプログラムパルスの印加回数が臨界値より大きい場合、前記リードするステップによって出力されるプログラムパルスの印加回数と臨界値の差にステップ電圧を乗算し、その値の分だけ前記プログラム開始電圧を増加させるステップと、前記リードするステップによって出力されるプログラムパルスの印加回数が臨界値より小さい又は臨界値と同じ場合、前記プログラム開始電圧をそのまま維持するステップと、を含むことを特徴とする請求項33に記載の不揮発性メモリ装置の動作方法。各々のノーマルセルおよび各々の補助セルがマルチレベルセルMLCであり、前記第1プログラム動作が下位ビットプログラム動作であり、前記第2プログラム動作が上位ビットプログラム動作であることを特徴とする請求項33に記載の不揮発性メモリ装置の動作方法。プログラム開始電圧を適用して複数のノーマルセルと複数の補助セルを含む第1ページ領域のプログラム動作を行うステップと、前記プログラム開始電圧を適用して複数のノーマルセルと複数の補助セルを含み、前記第1ページ領域とワードラインを共有する第2ページ領域のプログラム動作を行うステップと、前記第1ページ領域に対するプログラム動作過程で前記第1ページ領域のプログラム対象セルのうち検証電圧より大きい電圧でプログラムされたセルが発生する前まで前記第1ページ領域に印加されるプログラムパルスの回数をカウントするステップと、前記カウントするステップによって決定されたプログラムパルスの印加回数を前記第1ページ領域の複数の補助セルに保存するステップと、前記第1ページ領域の複数の補助セルに保存されたプログラムパルスの印加回数に応じて前記プログラム開始電圧を設定するステップと、を含むことを特徴とする不揮発性メモリ装置の動作方法。前記保存するステップが、前記カウントするステップによって決定されたプログラムパルスの印加回数を前記第1ページ領域の複数の補助セルに対応する補助ページバッファにセッティングするステップと、前記セッティングするステップ以後、前記第1ページ領域のプログラム動作を継続して行い、前記補助ページバッファにセッティングされたプログラムパルスの印加回数が前記第1ページ領域の複数の補助セルに保存されるようにするステップと、を含むことを特徴とする請求項38に記載の不揮発性メモリ装置の動作方法。前記設定するステップが、前記第1ページ領域の複数の補助セルに保存されたプログラムパルスの印加回数をリードするステップと、前記リードするステップによって出力されるプログラムパルスの印加回数にステップ電圧を乗算し、その値の分だけ前記プログラム開始電圧の値を増加させるステップと、を含むことを特徴とする請求項38に記載の不揮発性メモリ装置の動作方法。前記設定するステップが、前記第1ページ領域の複数の補助セルに保存されたプログラムパルスの印加回数をリードするステップと、前記リードするステップによって出力されるプログラムパルスの印加回数が臨界値より大きい場合、前記リードするステップによって出力されるプログラムパルスの印加回数と臨界値の差異にステップ電圧を乗算し、その値の分だけ前記プログラム開始電圧の値を増加させるステップと、前記リードするステップによって出力されるプログラムパルスの印加回数が臨界値より小さい又は臨界値と同じ場合、前記プログラム開始電圧の値をそのまま維持するステップと、を含むことを特徴とする請求項38に記載の不揮発性メモリ装置の動作方法。前記第1ページ領域の各々のノーマルセルおよび各々の補助セルと、第2ページ領域の各々のノーマルセルおよび各々の補助セルがマルチレベルセルMLCである時、前記第1ページ領域のプログラム動作が前記第1ページ領域の第1および第2プログラム動作に分けられ、前記第2ページ領域のプログラム動作が前記第2ページ領域の第1および第2プログラム動作に分けられ、前記第1ページ領域の第1プログラム動作過程で前記カウントするステップと前記保存するステップおよび前記設定するステップが行われ、行われた結果。設定された前記プログラム開始電圧に応じて前記第1ページ領域の第2プログラム動作と前記第2ページ領域の第1および第2プログラム動作が行われることを特徴とする請求項38に記載の不揮発性メモリ装置の動作方法。前記第1ページ領域および第2ページ領域に対する第1プログラム動作が下位ビットプログラム動作であり、前記第1ページ領域および第2ページ領域に対する第2プログラム動作が上位ビットプログラム動作であることを特徴とする請求項42に記載の不揮発性メモリ装置の動作方法。第1プログラム開始電圧を適用して複数のノーマルセルと複数の補助セルを含む第1ページ領域のプログラム動作を行う第1プログラム動作ステップと、前記第1プログラム動作ステップで前記第1ページ領域のプログラム対象セルのうち検証電圧より大きい電圧でプログラムされたセルが発生する前まで前記第1ページ領域に印加されるプログラムパルスの回数を前記第1ページ領域の複数の補助セルに保存する第1保存ステップと、前記第1プログラム動作ステップで前記第1ページ領域の複数の補助セルに保存されたプログラムパルスの印加回数に応じて前記第1プログラム開始電圧を設定するステップと、前記第1プログラム動作ステップ以後に前記設定するステップで設定された前記第1プログラム開始電圧と第2プログラム開始電圧を電圧選択信号に応じて選択的に適用し、複数のノーマルセルと複数の補助セルを含み前記第1ページ領域とストリングを共有する第2ページ領域のプログラム動作を行う第2プログラム動作ステップと、前記第2プログラム動作ステップで前記第1ページ領域の複数の補助セルに保存されたプログラムパルスの印加回数に応じて前記電圧選択信号の値を決定するステップと、を含むことを特徴とする不揮発性メモリ装置の動作方法。前記第1保存ステップが、前記第1プログラム動作ステップで前記第1ページ領域のプログラム対象セルのうち検証電圧より大きい電圧でプログラムされたセルが発生する前まで前記第1ページ領域に印加されるプログラムパルスの回数をカウントするステップと、前記カウントするステップによって決定されたプログラムパルスの印加回数を前記第1ページ領域の複数の補助セルに対応する補助ページバッファにセッティングするステップと、前記セッティングするステップ以後、前記第1プログラム動作ステップが継続して行われるようにして前記補助ページバッファにセッティングされたプログラムパルスの印加回数が前記第1ページ領域の複数の補助セルに保存されるようにするステップと、を含むことを特徴とする請求項44に記載の不揮発性メモリ装置の動作方法。前記設定するステップが、前記第1ページ領域の複数の補助セルに保存されたプログラムパルスの印加回数をリードするステップと、前記リードするステップによって出力されるプログラムパルスの印加回数にステップ電圧を乗算し、その値の分だけ前記第1プログラム開始電圧の値を増加させるステップと、を含むことを特徴とする請求項44に記載の不揮発性メモリ装置の動作方法。前記設定するステップが、前記第1ページ領域の複数の補助セルに保存されたプログラムパルスの印加回数をリードするステップと、前記リードするステップによって出力されるプログラムパルスの印加回数が臨界値より大きい場合、前記リードするステップによって出力されるプログラムパルスの印加回数と臨界値の差異にステップ電圧を乗算し、その値の分だけ前記第1プログラム開始電圧を増加させるステップと、前記リードするステップによって出力されるプログラムパルスの印加回数が臨界値より小さい又は臨界値と同じ場合、前記第1プログラム開始電圧の値をそのまま維持するステップと、を含むことを特徴とする請求項44に記載の不揮発性メモリ装置の動作方法。前記決定するステップが、前記第1ページ領域の複数の補助セルに保存されたプログラムパルスの印加回数をリードするステップと、前記リードするステップによって出力されるプログラムパルスの印加回数が臨界値より大きい場合、前記電圧選択信号を活性化させて前記第2プログラム動作ステップに前記設定するステップで設定された前記第1プログラム開始電圧が適用されるようにするステップと、前記リードするステップによって出力されるプログラムパルスの印加回数が臨界値より小さい又は臨界値と同じ場合、前記電圧選択信号を非活性化され前記第2プログラム動作ステップに前記第2プログラム開始電圧が適用されるようにするステップと、を含むことを特徴とする請求項44に記載の不揮発性メモリ装置の動作方法。前記第1ページ領域の各々のノーマルセル、各々の補助セル、第2ページ領域の各々のノーマルセル、および各々の補助セルがマルチレベルセルMLCである時、前記第2プログラム動作ステップで前記第2ページ領域のプログラム対象セルのうち検証電圧より大きい電圧でプログラムされたセルが発生する前まで前記第2ページ領域に印加されるプログラムパルスの回数を前記第2ページ領域の複数の補助セルに保存する第2保存ステップと、前記第2プログラム動作ステップで前記第2ページ領域の複数の補助セルに保存されたプログラムパルスの印加回数に応じて前記第2プログラム開始電圧を設定するステップと、をさらに含み、前記第1ページ領域のプログラム動作は前記第1ページ領域の第1および第2プログラム動作に分けられて前記第2ページ領域のプログラム動作は前記第2ページ領域の第1および第2プログラム動作に分けられることを特徴とする請求項44に記載の不揮発性メモリ装置の動作方法。前記第1ページ領域の第1プログラム動作過程で前記第1保存ステップと前記第1プログラム開始電圧を設定するステップが行われ、行われた結果、設定された前記第1プログラム開始電圧が前記第1ページ領域の第2プログラム動作に適用され、前記第2ページ領域の第1プログラム動作過程で前記第2保存ステップと前記第2プログラム開始電圧を設定するステップが行われ、行われた結果、設定された前記第2プログラム開始電圧が前記第2ページ領域の第2プログラム動作に適用されることを特徴とする請求項49に記載の不揮発性メモリ装置の動作方法。前記第1ページ領域および第2ページ領域に対する第1プログラム動作が下位ビットプログラム動作であり、前記第1ページ領域および第2ページ領域に対する第2プログラム動作が上位ビットプログラム動作であることを特徴とする請求項49に記載の不揮発性メモリ装置の動作方法。本発明は、前述した従来技術の問題を解決するために提案されたものであって、不揮発性メモリ装置のプログラム時間のうち検証動作に要される時間を最小化させることができるプログラム方法を提供するのにその目的がある。前記の解決しようとする課題を達成するための本発明の一側面によれば、複数のノーマルセルと複数の補助セルを含むページ領域と、前記ページ領域のプログラム対象セルのうち基準電圧より大きい電圧でプログラムされたセルが発生した場合、1ビットパス信号を出力するビットパス検出部と、前記ページ領域に対する第1プログラム動作過程で前記1ビットパス信号が出力される時点まで印加されたプログラムパルスの回数を前記複数の補助セルに保存するプログラムパルス印加回数保存部と、前記複数の補助セルに保存されたプログラムパルスの印加回数に基づいて前記ページ領域の第2プログラム動作に対するプログラム開始電圧を設定するプログラム開始電圧設定部とを備える不揮発性メモリ装置を提供する。また、前記の解決しようとする課題を達成するための本発明の他の側面によれば、複数のノーマルセルと複数の補助セルを各々含み、ワードラインを共有する第1ページ領域および第2ページ領域と、前記第1ページ領域のプログラム対象セルのうち基準電圧より大きい電圧でプログラムされたセルが発生した場合、1ビットパス信号を出力するビットパス検出部と、前記第1ページ領域に対するプログラム動作過程で前記1ビットパス信号が出力される時点まで印加されたプログラムパルスの回数を前記第1ページ領域の複数の補助セルに保存するプログラムパルス印加回数保存部と、前記第1ページ領域の複数の補助セルに保存されたプログラムパルスの印加回数に基づいて前記第1ページ領域または第2ページ領域に対するプログラム開始電圧を設定するプログラム開始電圧設定部とを備える不揮発性メモリ装置を提供する。また、前記の解決しようとする課題を達成するための本発明のまた他の側面によれば、複数のノーマルセルと複数の補助セルを各々含み、ストリングを共有する第1ページ領域および第2ページ領域と、前記第1ページ領域のプログラム対象セルのうち基準電圧より大きい電圧でプログラムされたセルが発生した場合1ビットパス信号を出力するビットパス検出部と、前記第1ページ領域に対するプログラム動作過程で前記1ビットパス信号が出力される時点まで印加されたプログラムパルスの回数を前記第1ページ領域の複数の補助セルに保存するプログラムパルス印加回数保存部と、前記第1ページ領域の複数の補助セルに保存されたプログラムパルスの印加回数に基づいて前記第2ページ領域に対するプログラム開始電圧を設定するプログラム開始電圧設定部を備える不揮発性メモリ装置を提供する。また、前記の解決しようとする課題を達成するための本発明のまた他の側面によれば、複数のノーマルセルと複数の補助セルを各々含み、ストリングを共有する第1ページ領域および第2ページ領域と、前記第1ページ領域または第2ページ領域のプログラム対象セルのうち基準電圧より大きい電圧でプログラムされたセルが発生した場合、1ビットパス信号を出力するビットパス検出部と、第1プログラム開始電圧が適用された前記第1ページ領域の第1プログラム動作過程で前記1ビットパス信号が出力される時点まで印加されたプログラムパルスの回数を前記第1ページ領域の複数の補助セルに保存した後、保存されたプログラムパルスの回数に応じて前記第1プログラム開始電圧を調節し、前記第1ページ領域の第2プログラム動作に適用する第1プログラム開始電圧調節部と、前記第1プログラム開始電圧と第2プログラム開始電圧が選択的に適用された前記第2ページ領域の第1プログラム動作過程で前記1ビットパス信号が出力される時点まで印加されたプログラムパルスの回数を前記第2ページ領域の複数の補助セルに保存した後、保存されたプログラムパルスの回数に応じて前記第2プログラム開始電圧を調節し、前記第2ページ領域の第2プログラム動作に適用する第2プログラム開始電圧調節部とを備える不揮発性メモリ装置を提供する。また、前記の解決しようとする課題を達成するための本発明のまた他の側面によれば、初期化されたプログラム開始電圧を適用して複数のノーマルセルおよび複数の補助セルを含むページ領域の第1プログラム動作を行うステップと、前記第1プログラム動作過程で前記ページ領域のプログラム対象セルのうち検証電圧より大きい電圧でプログラムされたセルが発生する前まで前記ページ領域に印加されるプログラムパルスの回数をカウントするステップと、前記カウントするステップによって決定されたプログラムパルスの印加回数を前記複数の補助セルに保存するステップと、前記複数の補助セルに保存されたプログラムパルスの印加回数に応じて前記プログラム開始電圧を設定するステップと、前記設定するステップによって決定された前記プログラム開始電圧を適用して前記ページ領域の第2プログラム動作を行うステップとを含む不揮発性メモリ装置の動作方法を提供する。また、前記の解決しようとする課題を達成するための本発明のまた他の側面によれば、プログラム開始電圧を適用して複数のノーマルセルと複数の補助セルを含む第1ページ領域のプログラム動作を行うステップと、前記プログラム開始電圧を適用して複数のノーマルセルと複数の補助セルを含み、前記第1ページ領域とワードラインを共有する第2ページ領域のプログラム動作を行うステップと、前記第1ページ領域に対するプログラム動作過程で前記第1ページ領域のプログラム対象セルのうち検証電圧より大きい電圧でプログラムされたセルが発生する前まで前記第1ページ領域に印加されるプログラムパルスの回数をカウントするステップと、前記カウントするステップによって決定されたプログラムパルスの印加回数を前記第1ページ領域の複数の補助セルに保存するステップと、前記第1ページ領域の複数の補助セルに保存されたプログラムパルスの印加回数に応じて前記プログラム開始電圧を設定するステップとを含む不揮発性メモリ装置の動作方法を提供する。また、前記の解決しようとする課題を達成するための本発明のまた他の側面によれば、第1プログラム開始電圧を適用して複数のノーマルセルと複数の補助セルを含む第1ページ領域のプログラム動作を行う第1プログラム動作ステップと、前記第1プログラム動作ステップで前記第1ページ領域のプログラム対象セルのうち検証電圧より大きい電圧でプログラムされたセルが発生する前まで前記第1ページ領域に印加されるプログラムパルスの回数を前記第1ページ領域の複数の補助セルに保存する第1保存ステップと、前記第1プログラム動作ステップで前記第1ページ領域の複数の補助セルに保存されたプログラムパルスの印加回数に応じて前記第1プログラム開始電圧を設定するステップと、前記第1プログラム動作ステップ以後に前記設定するステップで設定された前記第1プログラム開始電圧と第2プログラム開始電圧を電圧選択信号により選択的に適用して複数のノーマルセルと複数の補助セルを含んで前記第1ページ領域とストリングを共有する第2ページ領域のプログラム動作を行う第2プログラム動作ステップと、前記第2プログラム動作ステップで前記第1ページ領域の複数の補助セルに保存されたプログラムパルスの印加回数に応じて前記電圧選択信号の値を決定するステップを含む不揮発性メモリ装置の動作方法とを提供して、また、前記第1ページ領域の各々のノーマルセル、各々の補助セル、第2ページ領域の各々のノーマルセル、および各々の補助セルがマルチレベルセルMLCである時、前記第2プログラム動作ステップで前記第2ページ領域のプログラム対象セルのうち検証電圧より大きい電圧でプログラムされたセルが発生する前まで前記第2ページ領域に印加されるプログラムパルスの回数を前記第2ページ領域の複数の補助セルに保存する第2保存ステップと、前記第2プログラム動作ステップで前記第2ページ領域の複数の補助セルに保存されたプログラムパルスの印加回数に応じて前記第2プログラム開始電圧を設定するステップとをさらに含む不揮発性メモリ装置の動作方法を提供する。前述した本発明は、複数のノーマルセルと複数の補助セルを含む単一ページ領域を第1プログラム動作させる時に分かる最適のプログラム開始電圧に対する情報を複数の補助セルに保存した後、単一ページ領域を第2プログラム動作させる時に適用させることができる。これによって、不揮発性メモリ装置のプログラム時間のうち検証動作に要される時間を最小化させる効果がある。また、複数のノーマルセルと複数の補助セルを各々含む第1ページ領域をプログラム動作させる時に分かる最適のプログラム開始電圧に対する情報を第1ページ領域の複数の補助セルに保存した後、第2ページ領域をプログラム動作させる時に適用させることができる。これによって、不揮発性メモリ装置のプログラム時間のうち検証動作に要される時間を最小化させる効果がある。また、最適のプログラム開始電圧に対する情報を複数の補助セルに保存するため、不揮発性メモリ装置に電源が供給されない場合でもその情報が消えない状態となる。これによって、データ入出力過程で電源供給状況が随時変動する場合でも常に安定的にプログラム時間のうち検証動作に要される時間を最小化させる効果がある。以下、添付された図面を参照して本発明の好ましい実施形態を説明する。しかし、本発明は以下で開示される実施形態に限定されるものではなく互いに異なる多様な形態で構成することができ、単に本実施形態は本発明の開示が完全なようにし、通常の知識を有する者に本発明の範疇を完全に知らせるために提供されるものである。図1は、通常の不揮発性メモリ装置のマルチレベルセルプログラム方法を説明するための図である。下位ビットプログラムLSBPGM動作ではプログラム動作によって互いに異なる2個のセル分布が表れる。すなわち、検証電圧LPV1以上でプログラムされたセルの分布を第2状態といい、そうではないセルの分布を第1状態という。このように下位ビットプログラム動作を行った状態で上位ビットプログラムMSBPGM動作を行うようになる。上位ビットプログラム動作によって互いに異なる閾電圧を有する4個のセル分布第3ないし第6状態が表れる。この時、各分布別に検証電圧が相異し、低い順序から整列すれば、第1検証電圧MPV1、第2検証電圧MPV2、第3検証電圧MPV3を挙げることができる。すなわち、第3検証電圧MPV3以上でプログラムされた状態を第6状態、第3検証電圧より低いが第2検証電圧MPV2以上でプログラムされた状態を第5状態、第2検証電圧より低いが第1検証電圧MPV1以上でプログラムされた状態を第4状態、第1検証電圧より低くプログラムされた状態を第3状態という。また、前記第4状態でプログラムしようとするセルを第1検証対象セル、第5状態でプログラムしようとするセルを第2検証対象セル、第6状態でプログラムしようとするセルを第3検証対象セルとして定義する。このように上位ビットプログラム動作では下位ビットプログラム動作に比べてさらに多くの検証電圧を基準として検証動作を行わなければならない。図2は、通常の不揮発性メモリ装置のISPPプログラム方法の概念を説明するための図である。ISPPIncrementalsteppulseprogramプログラム方法によれば、プログラムパルスを反復して印加するが、毎反復時ごとに検証動作を行い、プログラムパルスをステップ電圧Vstepの分だけ増加させ印加する。図示されたように、最初にはプログラム開始電圧Vstartを印加し、次のプログラムパルス印加時にはステップ電圧Vstepの分だけ増加されたプログラムパルスを印加する。そして毎プログラムパルスの印加時ごとに検証動作を行う。したがって一回のプログラムパルスに印加に要する時間はプログラムパルス印加時間tPULSEと検証時間tVFYの和と同じである。一方、消去状態のセルに対してプログラム開始電圧Vstartを最初に印加した際のセルの分布すなわちセルの閾値分布:athresholddistributionofcellsを、固有分布△Vthiと定義する。図では固有分布が概ね4Vである場合が示されている。プログラム開始電圧Vstart、ステップ電圧Vstep、および第1検証電圧PV1を基準としてプログラム動作を行うと、それぞれ第1検証電圧PV1以上で且つ固有分布△Vthiの最大値より低い閾電圧をもつセルの分布が形成される。この時プログラムが完了したセルの分布はステップ電圧Vstepの大きさと同じである。理論的には、プログラム動作の完了に必要なパルス印加回数Npgmは、固有分布△Vthiとステップ電圧Vstepの比によって決定される。例えば、固有分布△Vthiが4Vであり、ステップ電圧Vstepが1Vであるなら全部で4回のパルスが印加されなければならない。全体プログラム動作に要する時間tPROGは、前記パルス印加回数Npgmと一回のプログラムパルスに印加に要する時間tPULSEtVFYとの積と同じである。このようなISPPプログラム特性によれば、ステップ電圧Vstepを増加させるほどパルス印加回数Npgmが減少するため、全体プログラム動作に要する時間tPROGは減少する。しかし、プログラムが完了したセルの分布はステップ電圧Vstepと同じであるため、全体分布が広くなるという問題が発生する。図3は、通常のISPPプログラム方法でプログラムパルス印加による閾電圧の移動を示した図である。プログラム開始電圧Vstartが16Vでステップ電圧Vstepが1V、固有分布△Vthiが4Vと仮定する。プログラムしようとする目標電圧は1V~2Vであり、検証電圧は1Vである。最初のプログラムパルス印加時のプログラム電圧Vpgmは16Vとなる。最初のプログラムパルス印加時には前記固有分布△Vthiに応じて各セルの閾電圧が決定される。前記最初のプログラムパルス印加以後に1V以上でプログラムされたセルについては、ページバッファに保存されたデータが変更され、以後にプログラムパルスがこれ以上印加されない。2番目のプログラムパルス印加時に、1Vより低いセルの閾電圧は、プログラムパルス印加によってさらに上昇する。1Vより低いセルの閾電圧は、1Vずつ上昇することが好ましい。最初のプログラムパルス印加時のセルの分布が全体的に1Vの分だけ上昇したことが分かる。ただし、先に言及したように最初のプログラムパルス時に1V以上でプログラムされたセルに対してはプログラムパルスがさらに印加されないため、閾電圧の変化はない。3番目、4番目のプログラムパルス印加時にも前記と同様に1Vずつ閾電圧が上昇することが分かる。そしてプログラムが完了した状態の閾電圧の分布はステップ電圧の大きさと同じになる。図4は、通常のISPPプログラム方法でプログラム開始電圧の設定による分布変化を示した図である。プログラム開始電圧Vstartが16Vの場合と17Vの場合固有分布△Vthiは4V、ステップ電圧Vstepは1V、プログラム動作が完了した時に閾電圧の分布状態が相異することが分かる。すなわち、プログラム開始電圧が大きくなると、最大閾電圧値がさらに大きくなることになる。プログラム開始電圧Vstartが16Vの場合の最大閾電圧値は2Vであるが、プログラム開始電圧Vstartが17Vの場合の最大閾電圧値は3Vとなる。この時、プログラムが終了した状態での最大閾電圧値は相異するが、閾電圧の分布自体は1Vで同一であるということが分かる。先に言及したように閾電圧の分布はステップ電圧Vstepによって決定されるためである。このようにプログラム開始電圧の変化に応じて、プログラムが終了した状態は変わることになる。この時、プログラムパルス印加回数およびプログラム動作に要する時間は同一である。このような特性に照らしてみる時、種々の閾電圧分布状態を必要とするMLCプログラム動作では、1つのプログラム開始電圧を基準としてプログラム動作を行う必要がある。すなわち、目標とする閾電圧が最も低いセルを基準としてプログラム開始電圧を設定して初めてオーバープログラムを防止することができる。例えば、目標にする閾電圧が1V~2Vの場合、17Vをプログラム開始電圧と設定することになると、図示されたように一回のプログラムパルスの印加で2V~3Vの閾電圧を有するセルが発生するところ、このようなセルはオーバープログラムされたものとみなされる。したがって、プログラム動作が行われる際、プログラム開始電圧は16Vに設定される。図5は、プログラム/消去動作の回数による不揮発性メモリ装置のプログラム速度変化の概念を示した図である。不揮発性メモリ装置を使用するようになると、プログラム動作と消去動作を数回反復することになる。この時、プログラム動作はページ単位で、消去動作はブロック単位で行われる。プログラム/消去サイクル数program/erasecyclenumberが増加するほど不揮発性メモリ装置のプログラム速度が増加する傾向がある。すなわち、プログラム/消去動作回数の増加に応じて不揮発性メモリセルのフローティングゲートにトラップされる量が増加するため、一般セルに比べてプログラム速度が増加する。この時、プログラム速度は、一回のすなわち最初のプログラムパルス印加による閾電圧の変化量で定義されうる。したがって、ISPPのプログラムパルス印加回数Npgmを決定する要素である固有分布△Vthiに、プログラム/消去動作回数の増加による変化量を追加して考慮しなければならない。この時、前記変化量はプログラム/消去サイクル数が増加するほど大きくなることになる。このような特性を考慮してプログラム開始電圧を設定するならば、プログラム開始電圧は、プログラム/消去動作回数が最小の場合に比べて低く設定されなければならない。すなわち、不揮発性メモリ装置の最初の動作時からプログラム/消去サイクル数の増加によるプログラム速度を考慮して、プログラム開始電圧を低く印加する。このような構成によれば、最初の動作時から特定のプログラム/消去サイクル数に到達する前までは、実質的にダミーdummyプログラムパルスを印加するという効果が発生する。このため、全体的にプログラム動作に要する時間が増加するという問題が発生する。図6は、通常の不揮発性メモリ装置の検証方法のうちブラインド検証方法の概念を説明するための図である。前記検証方法は、MLCプログラム方法に適用される。図示された検証方法は2ビットマルチレベルセルプログラム時の検証方法である。全部で3個の検証電圧PV1、PV2、PV3を基準として検証動作を行う。前記3個の検証電圧を基準として各々検証動作を行うため、原則的には一回のプログラムパルス印加後に3回の検証動作を行わなければならない。しかし、先に言及したようにプログラム開始電圧は閾電圧が一番低い状態を基準として設定されるため、最初のプログラムパルス印加時には第2検証電圧PV2および第3検証電圧PV3以上でプログラムされるセルは発生しなくなる。すなわち、プログラムパルスがある程度印加された後に第2検証電圧、第3検証電圧以上でプログラムされるセルが発生することになる。したがって、検証動作に要する時間を短縮させるために、最初の何区間かの間はプログラムパルス後に第1検証電圧を基準とした検証動作のみを行う。このように一部検証動作を省略するとしてブラインドblind検証方法という。ただし、このようなブラインド検証方法の概念に加えて、先に説明したプログラム/消去検証サイクル数によるプログラム速度の変化を考慮したプログラムパルス印加方法を適用する場合、次のような問題が発生する。図7は、通常の不揮発性メモリ装置の上位ビットプログラムに対するプログラム/検証方法を説明するための図である。第1プログラム/検証方法によれば、先に説明したブラインド検証方法によって最初のプログラム電圧印加後に第1検証電圧MPV1を基準とする検証動作のみを行う。原則的には第2検証電圧、第3検証電圧などを基準とする検証動作も共に行わなければならないが、先に説明したブラインド検証方法によって第1検証電圧を基準とする検証動作のみを行う。プログラムパルス印加および第1検証電圧を基準とする検証動作のみを3回程度行った後に、第1検証電圧のみでなく第2検証電圧を基準とする検証動作も行う。また、第1および第2検証電圧を基準とする検証動作を3回程度行った後に第3検証電圧を基準とする検証動作を行う。一方、第1検証電圧のみを基準とする検証動作が行われる回数、第1および第2検証電圧のみを基準とする検証動作が行われる回数はあらかじめ設定されている。次に第2プログラム/検証方法について説明する。前記第2プログラム/検証方法では、プログラム/消去サイクル数の増加によってプログラム速度が増加する傾向を補償するためにプログラム開始パルスを低くして印加する。すなわち、図示されたように第1プログラム/検証方法に比べてプログラム開始パルスを低くして印加することになる。ただし、これはプログラム/消去サイクル数に応じて問題が生じることがある。すなわち、プログラム/消去サイクル数が高い場合にはプログラム速度が速いため、低いプログラムパルスの印加でも閾電圧の変化量が大きい。したがって、低いプログラム電圧の印加時にも検証動作を行う必要がある。また、閾電圧が一部上昇した時点以後A以後では第1および第2検証電圧を基準とする検証動作を行う必要がある。しかし、プログラム/消去サイクル数が小さい場合にはプログラム速度が遅いため、低いプログラムパルスの印加に対する閾電圧の変化量が小さい。したがって、低いプログラム電圧の印加時に検証動作を行わなければならない必要性は少なくなる。また、閾電圧の上昇幅が小さいため、プログラムパルスがある程度印加された以後A以後でも第1検証電圧を基準とする検証動作以外に第2検証電圧を基準とする検証動作まで行わなければならない必要性は少なくなる。図8は、通常の不揮発性メモリ装置のプログラム/検証方法を説明するための図である。図8を参照すれば、通常の不揮発性メモリ装置に先に説明したブラインド検証方法を断片的に適用する場合、プログラム/消去サイクル数が低い初期動作では第1検証電圧を基準とする検証動作外に不必要に第2検証電圧を基準とする検証動作を行うことになる場合が存在する。これを防止するために、例えば本実施形態では、第1検証電圧以上でプログラムされたセルが検出された場合に限ってブラインド検証方法を適用する。すなわち、図示されたように第1検証電圧以上でプログラムされたセルが検出される前までは第1検証電圧を基準とする第1検証動作と、ISPPプログラム動作を交互に行う。そして、第1検証電圧以上でプログラムされたセルが検出されると、検出されるまで印加されたプログラムパルス回数を保存して、他のページ領域にプログラムを行う時に保存されたプログラムパルス回数を基準としてプログラム開始電圧を調節し、前記説明したブラインド検証方法を行う。例えば、通常の不揮発性メモリ装置では、第1ページ領域に対してプログラムを行い、第1検証電圧以上でプログラムされたセルが検出されるまで印加されるプログラムパルス回数をカウントすることになる。図8では、第1ページ領域に対するプログラムパルス印加回数が4であることを知ることができる。したがって、第1ページ領域に対するプログラム開始電圧に4倍のステップ電圧を加えて第2ページ領域に対するプログラム開始電圧を設定し、設定されたプログラム開始電圧に応じて第2ページ領域に対するプログラム動作を行うようになる。このように第1ページ領域のプログラム結果を根拠として第2ページ領域のプログラム開始電圧を可変的に設定するため、ダミープログラムパルスの印加に要する時間を短縮させることができる。すなわち、図8の場合のように第2ページ領域に対するプログラム動作時、4度のダミープログラムパルス印加および検証動作に要する時間を減少させることができる。ところで、通常の不揮発性メモリ装置では、第1検証電圧以上でプログラムされたセルが検出されるまで、印加されたプログラムパルス回数を保存するための手段としてコントローラに含まれたラッチが使用される。すなわち、不揮発性メモリ装置にはページ領域の個数が少なくとも数十個から数百個含まれることが一般的であるため、不揮発性メモリ装置に含まれたすべてのページ領域のプログラムパルス回数を保存するためにはページ領域数に対応するだけのラッチがコントローラ内部に存在すべきであるが、これは実質的に可能な構成でない。したがって、通常の不揮発性メモリ装置では、設定された一部ページ領域に対応する少数のラッチをコントローラに具備した状態で、設定されたページ領域のプログラム動作によって調節可能なプログラム開始電圧を、設定されたページ領域周辺の複数のページ領域に一括的に適用する方式が使用される。しかし、いくら近くに位置した2個のページ領域であるといっても2つのページ領域間に工程Process、サイクリングcyclingの程度等の要因である差異が発生するとしたら同一の値を適用した時、正常にデータを検出することができないこともあるという問題がある。すなわち、いくら近くに位置した2個のページ領域であるといっても2つのページ領域の間の差異を勘案したマージンmarginを置かなければならない。例えば、あるページ領域がプログラム動作時、4回のプログラムパルスを印加する動作で、第1検証電圧以上でプログラムされたセルが検出されても近くの他のページ領域は同じ条件でこれより速い2回のプログラムパルスが印加されたり、3回のプログラムパルスが印加される動作で第1検証電圧以上でプログラムされたセルが存在することができる。すなわち、前記で説明した通常の不揮発性メモリ装置の動作方法は、半導体チップまたは動作計画plane等の全体変化の要素を判断してマージンmarginを置くべきだが、このマージンによって不揮発性メモリ装置のプログラム/検証方法性能に差異が発生することがある。図9は、本発明の実施形態による不揮発性メモリ装置を図示したブロックダイアグラムである。図10は、図9に図示された本発明の実施形態による不揮発性メモリ装置のメモリセルアレイおよびページバッファリング部の最初の構成を詳細に図示したブロックダイアグラムである。図9を参照すれば、本発明の実施形態による不揮発性メモリ装置は、不揮発性メモリセルアレイ900と、ページバッファリング部910と、ビットパス検出部920と、コントローラ内部に備えられたプログラム開始電圧設定部930と、プログラムパルス印加回数保存部940と、プログラムパルスカウント部950と、高電圧発生器960と、を備える。参考として、その動作による構成が具体的に図示されてはいないが、コントローラは不揮発性メモリ装置のプログラム動作、リード動作、消去動作など各種動作を行う。外部から入力される命令語、アドレス、データ等の入力を受けて該当する動作を行う。また高電圧発生器960を制御して各動作に該当する高電圧プログラム電圧、パス電圧、リード電圧などをメモリセルアレイに印加させる。またプログラム動作時に行われる検証動作では各メモリセルが基準電圧以上でプログラムされたのか否かを確認し、パス完了信号が入力されればプログラム動作が終了するように制御する。すなわち、コントローラ内部に図示されたプログラム開始電圧設定部930とプログラムパルス印加回数保存部940とプログラムパルスカウント部950は、本発明の特徴的な動作であるページ領域のプログラム対象セルのうち基準電圧以上でプログラムが完了されたセルが発生した時点、すなわち1ビットパス時点まで印加されたプログラムパルス印加回数を測定し、それによってプログラム開始電圧を設定するために必要な構成要素である。具体的に、メモリセルアレイ900とページバッファリング部910の具体的な構成を示した図10を参照して本発明の実施形態による不揮発性メモリ装置の構成を説明すれば次のとおりである。まず、メモリセルアレイ900は、ノーマル領域900Aと補助領域900Bを含む。同様に、ページバッファリング部910は、メモリセルアレイ900のノーマル領域900Aに対応するノーマルページバッファリング部910Aと補助領域900Bに対応する補助ページバッファリング部910Bを含む。ここで、メモリセルアレイ900のノーマル領域900Aは、前記で説明した通常の不揮発性メモリ装置のメイン領域とスペア領域とリダンダンシー領域をすべて合わせる領域である。反面、メモリセルアレイ900の補助領域900Bは、前記で説明した通常の不揮発性メモリ装置には含まれなかった領域である。すなわち、メモリセルアレイ900の補助領域900Bは、本発明の実施形態による不揮発性メモリ装置のために追加された領域であり、数バイトbyteの容量を有せるように設計される。この時、メモリセルアレイ900の補助領域900Bは、通常の不揮発性メモリ装置に完全に新しく追加された領域であって、メモリセルアレイ900の全体領域の大きさをもう少し増加させる方式によって具現されうる。もちろん、メモリセルアレイ900の全体領域の大きさを増加させずに前記で説明した通常の不揮発性メモリ装置にすでに含まれているスペア領域またはリダンダンシー領域の一部区間を分割して補助領域900Bとして設定するのも可能である。このように、メモリセルアレイ900がノーマル領域900Aと補助領域900Bを含むため、メモリセルアレイ900に備えられた各々複数のセルを含む複数の単一ページ領域900<0:K>、901<0:K>、...も複数のノーマルセルBL<0:M-1>に対応と複数の補助セルBL<M:N-1>に対応を含む形態で構成される。すなわち、各々の単一ページ領域900<0:K>、901<0:K>、...別に複数のノーマルセルBL<0:M-1>に対応と複数の補助セルBL<M:N-1>に対応を含む形態となる。そして、本実施形態は、単一ページ領域900<0:K>、901<0:K>、...のプログラム対象セルのうち基準電圧より大きい電圧でプログラムされたセルが発生した場合、1ビットパス信号1BIT_PASSを出力するビットパス検出部920と、単一ページ領域900<0:K>、901<0:K>、...に対する第1プログラム動作の過程で1ビットパス信号1BIT_PASSが出力される時点までに印加されたプログラムパルスの回数を複数の補助セルBL<M:N-1>に対応に保存するプログラムパルス印加回数保存部940と、複数の補助セルBL<M:N-1>に対応に保存されたプログラムパルスの印加回数に基づいて単一ページ領域900<0:K>、901<0:K>、...の第2プログラム動作に対するプログラム開始電圧を設定するプログラム開始電圧設定部930と、を備える。また、本実施形態は、第1プログラム動作過程で1ビットパス信号1BIT_PASSが出力される時点まで単一ページ領域900<0:K>、901<0:K>、...に印加されるプログラムパルスの回数をカウントしてプログラムパルス印加回数保存部940に伝達するプログラムパルスカウント部950をさらに備える。前述した構成でメモリセルアレイ900に備えられた複数のセルはすべてマルチレベルセルMLCMultiLevelCellである。すなわち、単一ページ領域900<0:K>、901<0:K>、...に含まれた複数のノーマルセルBL<0:M-1>に対応と複数の補助セルBL<M:N-1>に対応はすべてマルチレベルセルMLCである。したがって、本発明の実施形態による不揮発性メモリ装置のプログラム動作は、図11に図示されたフローチャートのように第1プログラム動作と第2プログラム動作に分けられる。この時、第1プログラム動作は、例えば下位ビットプログラム動作となり、第2プログラム動作は、例えば上位ビットプログラム動作になる。図11を参照して本発明の実施形態による不揮発性メモリ装置のプログラム動作を具体的に説明すれば次のとおりである。まず、不揮発性メモリ装置にパワーが供給される時1100、初期化された第1プログラム開始電圧と初期化された第2プログラム開始電圧はあらかじめ知ることができる値である。この時、初期化された第1プログラム開始電圧と初期化された第2プログラム開始電圧は、前記の図2で説明した消去状態のセルに対して最初に印加されるプログラム開始電圧Vstartとみなすことができ、設計者によってその基本値defaultvalueが調節される。参考として、初期化された第1プログラム開始電圧と初期化された第2プログラム開始電圧は、複数の単位ページ領域900<0:K>、901<0:K>、...に各々適用される常数であるため、一般的には互いに同じになるようにその基本値defaultvalueが調節される。もちろん、初期化された第1プログラム開始電圧と初期化された第2プログラム開始電圧の基本値が同じになるように調節されるというのはあくまでも設計者の選択によって変化しうる事項であるため、互いに異になるように調節されることもいくらでも可能である。その後、どんなプログラム動作を行うのかを決定することになる1110。すなわち、第1プログラム動作を行うのか、または第2プログラム動作を行うのかを選択することになる。この時、消去状態の単一ページ領域900<0:K>、901<0:K>、...を対象にプログラム動作が行われる時には第1プログラム動作を行うようになるものであり、第1プログラム動作がすでに行われた以後の単一ページ領域900<0:K>、901<0:K>、...を対象にプログラム動作が行われる時には第2プログラム動作を行うようになる。例えば、一般的な不揮発性メモリ装置で消去状態のセルを対象に先に下位ビットプログラム動作が行われ以後に上位ビットプログラム動作を行うものと同じである。まず、第1プログラム動作を説明すれば、初期化された第1プログラム開始電圧が単一ページ領域900<0:K>、901<0:K>、...に供給1120するようになり、次に1ビットパスが検出されたのか確認する1122。この時、1ビットパスが検出されなければ初期化された第1プログラム開始電圧とステップ電圧を合わせた電圧を単一ページ領域900<0:K>、901<0:K>、...に改めて供給するようになり1120、次に改めて1ビットパスが検出されたのか確認する1122。改めて1ビットパスが検出されなければ初期化された第1プログラム開始電圧とステップ電圧2を合わせた電圧を単一ページ領域900<0:K>、901<0:K>、...に改めて供給するようになり1120、次に改めて1ビットパスが検出されたのか確認する1122。このように単一ページ領域900<0:K>、901<0:K>、...にプログラム電圧を供給する動作1120と1ビットパスが検出されたのか確認する動作1122を継続して反復しつつ、単一ページ領域900<0:K>、901<0:K>、...に供給されるプログラム電圧の大きさをステップ電圧NN=反復回数ずつ増加させる。すなわち、初期化された第1プログラム開始電圧を基準として一般的なISPP動作を行いつつ1ビットパスが検出されたのか確認する動作1122を後続して行う。このように、単一ページ領域900<0:K>、901<0:K>、...にプログラム電圧を供給する動作1120と1ビットパスが検出されたのか確認する動作1122を継続して反復しつつ、1ビットパスが検出された場合、プログラムパルスカウント部950から出力される1ビットパスが検出されるまでカウントされたプログラムパルス回数PDをプログラムパルス印加回数保存部940によって単一ページ領域900<0:K>、901<0:K>、...の補助ページバッファリング部910Bにセッティング1124し、続いて第1プログラム動作を後続して行い1126、第1プログラム動作が完了1150できるようにする。このように、プログラムパルス印加回数保存部940が、プログラムパルスカウント部950から出力される1ビットパスが検出されるまでカウントされたプログラムパルス回数PDを補助ページバッファリング部910Bにセッティングした後、第1プログラム動作を完了することになると、補助ページバッファリング部910Bに対応する複数の補助セルBL<M:N-1>に対応にプログラムパルスカウント部950から出力される1ビットパスが検出されるまでカウントされたプログラムパルス回数PDが保存されるということが分かる。また、複数の単位ページ領域900<0:K>、901<0:K>、...は各々複数のノーマルセルBL<0:M-1>に対応と複数の補助セルBL<M:N-1>に対応を備えているため、各単位ページ領域900<0:K>、901<0:K>、...の複数の補助セルBL<M:N-1>に対応には各々の単位ページ領域900<0:K>、901<0:K>、...に対応する1ビットパスが検出されるまでカウントされたプログラムパルス回数PDが独立的に保存されることが分かる。参考として、前述した第1プログラム動作には、図9に示されたコントローラ内部のプログラムパルスカウント部950とプログラムパルス印加回数保存部940が対応されるものである。すなわち、一般的なISPP動作を行う回路は、図9に示されたコントローラにすでに含まれており、図示されなかったということが分かる。そして、第2プログラム動作を説明すれば、第1プログラム動作が完了して1ビットパスが検出されるまでカウントされたプログラムパルス回数PDが複数の補助セルBL<M:N-1>に対応に保存された単位ページ領域で第2プログラム動作が行われなければならないため、初期化された第2プログラム開始電圧を供給する前に、先に複数の補助セルBL<M:N-1>に対応に保存された1ビットパスが検出されるまでカウントされたプログラムパルス回数PDをリード1140する。リードされた1ビットパスが検出されるまでカウントされたプログラムパルス回数PDを初期化された第2プログラム開始電圧に適用するのは図9に示されたプログラム開始電圧設定部930によってなされるが、その方式は次のように2種類に分けることができる。最初に、複数の補助セルBL<M:N-1>に対応に保存されたプログラムパルスの印加回数PDをリードした後、リードされたプログラムパルスの印加回数PDにステップ電圧を乗算し、その値を初期化された第2プログラム開始電圧の値に加算して、新しい第2プログラム開始電圧として設定1142することになる。2番目は、複数の補助セルBL<M:N-1>に対応に保存されたプログラムパルスの印加回数PDをリードした後、リードされたプログラムパルスの印加回数PDが臨界値より大きい場合、リードされたプログラムパルス印加回数PDと臨界値の差異の分だけステップ電圧を乗算し、その値を初期化された第2プログラム開始電圧の値に加算して、新しい第2プログラム開始電圧として設定1142とする。しかし、リードされたプログラムパルスの印加回数PDが臨界値より小さい又は臨界値と同じ場合、初期化された第2プログラム開始電圧をそのまま第2プログラム開始電圧として設定1142することになる。この時、臨界値はセルの特性などによって実施者によって最適の値に選択できる。例えば、リードされたプログラムパルスの印加回数PDが2より小さい値ならば、大きい意味がないと判断して2を臨界値として設定することができる。このようにリードされた1ビットパスが検出されるまでカウントされたプログラムパルス回数PDを初期化された第2プログラム開始電圧に適用する方法によって決定された新しい第2プログラム開始電圧の供給を受けて第2プログラム動作が行われる。この時、第2プログラム動作は新しい第2プログラム開始電圧の供給を受けるため第1プログラム動作よりさらに速いタイミングにプログラム動作を完了することが可能である。参考として、第2プログラム動作も一般的なISPP方式を使用して動作する。前述した図9ないし図11によって単一ページ領域900<0:K>、901<0:K>、...をプログラムさせる時、下位ビットプログラム動作が発生する過程で単一ページ領域900<0:K>、901<0:K>、...の特性に適合した初期開始電圧を捜し出すために必要な情報1ビットパスが検出されるまでカウントされたプログラムパルス回数PDであるを内部に含まれた複数の補助セルに保存することができる。このように内部の複数の補助セルに保存された単一ページ領域900<0:K>、901<0:K>、...の特性に適合した初期開始電圧を捜し出すために必要な情報は、上位ビットプログラム動作が発生する過程で使用され、上位ビットプログラム動作にかかる時間を大きく短縮させることができる。また、単一ページ領域900<0:K>、901<0:K>、...内部の複数の補助セルに保存された単一ページ領域900<0:K>、901<0:K>、...の特性に適合した初期開始電圧を捜し出すために必要な情報は、不揮発性メモリ装置に電源が供給されない状況でも消えない。したがって、下位ビットプログラム動作が発生した以後、電源供給が切れ、改めて供給されても上位ビットプログラム動作が発生する過程で使用され上位ビットプログラム動作にかかる時間を大きく短縮させることができる。同様に、単一ページ領域900<0:K>、901<0:K>、...内部の複数のノーマルセルBL<0:M-1>に対応に対する消去動作と複数の補助セルBL<M:N-1>に対応に対する消去動作を互いに異なる方式でコントロールできるならば、不揮発性メモリ装置の動作初期に複数の単一ページ領域900<0:K>、901<0:K>、...各々の特性に適合した初期開始電圧を捜し出して内部の複数の補助セルBL<M:N-1>に対応に保存した後、以後のすべてのプログラム動作に適用することも可能である。すなわち、複数のノーマルセルBL<0:M-1>に対応および複数の補助セルBL<M:N-1>に対応がマルチレベルセルMLCMultiLevelCellの場合だけでなくシングルレベルセルSLCSingleLevelCellであっても、そのプログラム動作速度を短縮させるのに本発明のアイディアが適用できる。図12は、図9に示された本発明の実施形態による不揮発性メモリ装置のメモリセルアレイおよびページバッファリング部の2番目の構成を詳細に示したブロックダイアグラムである。参考として、図12に示された図は、前述した図10と同様に、図9に示された不揮発性メモリ装置の構成要素のうち、メモリセルアレイ900とページバッファリング部910の具体的な構成を示した図である。ただし、図10に示されたメモリセルアレイ900の具体的な構成が図10に示された図と大きい差異点を有するため、その全般的な動作も差異が発生しうるし、以下で開示される図12に対する説明では図10と図12の差異点を基準として説明がなされるものである。図12を参照すれば、本発明の実施形態による不揮発性メモリ装置のメモリセルアレイ900は、ノーマル領域900Cと補助領域900Dを含む。同様に、ページバッファリング部910は、メモリセルアレイ900のノーマル領域900Cに対応するノーマルページバッファリング部910Cと補助領域900Dに対応する補助ページバッファリング部910Dを含む。ここで、メモリセルアレイ900のノーマル領域900Cは、前記で説明した通常の不揮発性メモリ装置のメイン領域とスペア領域およびリダンダンシー領域をすべて合わせた領域である。反面、メモリセルアレイ900の補助領域900Dは、前記で説明した通常の不揮発性メモリ装置には含まれなかった領域である。すなわち、メモリセルアレイ900の補助領域900Dは、本発明の実施形態による不揮発性メモリ装置のために追加された領域であり、数バイトbyteの容量を有しうるように設計される。この時、メモリセルアレイ900の補助領域900Dは、通常の不揮発性メモリ装置に完全に新しく追加された領域であって、メモリセルアレイ900の全体領域の大きさをもう少し増加させる方式によって具現できる。もちろん、メモリセルアレイ900の全体領域の大きさを増加させずに前記で説明した通常の不揮発性メモリ装置にすでに含まれたスペア領域またはリダンダンシー領域の一部区間を分割して補助領域900Dとして設定するのも可能である。このように、メモリセルアレイ900が、ノーマル領域900Cと補助領域900Dを含むため、メモリセルアレイ900に備えられ、各々複数のセルを含み、互いにワードラインWL<0:K>を共有する第1ページ領域900<E0:EK>、901<E0:EK>、...および第2ページ領域900<O0:OK>、901<O0:OK>、...も各々複数のノーマルセルBLE<0:M-1>およびBLO<0:M-1>に対応と複数の補助セルBLE<M:N-1>およびBLO<M:N-1>に対応を含む形態で構成される。すなわち、ワードラインWL<0:K>を共有する第1ページ領域900<E0:EK>、901<E0:EK>、...も複数のノーマルセルBLE<0:M-1>に対応と複数の補助セルBLE<M:N-1>に対応を含む形態で構成され、第2ページ領域900<O0:OK>、901<O0:OK>、...も複数のノーマルセルBLO<0:M-1>に対応と複数の補助セルBLO<M:N-1>に対応を含む形態で構成される。参考として、第1ページ領域900<E0:EK>、901<E0:EK>、...と第2ページ領域900<O0:OK>、901<O0:OK>、...は、ワードラインWL<0:K>を共有する形態であるため、第1ページ領域900<E0:EK>、901<E0:EK>、...に含まれた複数のノーマルセルBLE<0:M-1>に対応および複数の補助セルBLE<M:N-1>に対応と第2ページ領域900<O0:OK>、901<O0:OK>、...に含まれた複数のノーマルセルBLO<0:M-1>に対応および複数の補助セルBLO<M:N-1>に対応が図で示されたように互いに交互に位置することになることが分かる。このようなアーキテクチャ方式は一般的にページバッファが占める面積に比べてメモリセルアレイストリングが占める面積がさらに小さいからなされる方式であり、第1ページ領域900<E0:EK>、901<E0:EK>、...と第2ページ領域900<O0:OK>、901<O0:OK>、...は互いにワードラインWL<0:K>を共有するという点以外は、完全に独立した動作を行うようになる。そして、本実施形態は、第1ページ領域900<E0:EK>、901<E0:EK>、...のプログラム対象セルのうち基準電圧より大きい電圧でプログラムされたセルが発生した場合、1ビットパス信号1BIT_PASSを出力するビットパス検出部920と、第1ページ領域900<E0:EK>、901<E0:EK>、...に対するプログラム動作過程で1ビットパス信号1BIT_PASSが出力される時点までに印加されたプログラムパルスの回数を第1ページ領域900<E0:EK>、901<E0:EK>、...の複数の補助セルBLE<M:N-1>に対応に保存するプログラムパルス印加回数保存部940と、第1ページ領域900<E0:EK>、901<E0:EK>、...の複数の補助セルBLE<M:N-1>に対応に保存されたプログラムパルスの印加回数に基づいて第1ページ領域900<E0:EK>、901<E0:EK>、...または第2ページ領域900<O0:OK>、901<O0:OK>、...のプログラム動作に対するプログラム開始電圧を設定するプログラム開始電圧設定部930と、を備える。また、本実施形態は、第1ページ領域900<E0:EK>、901<E0:EK>、...に対するプログラム動作過程で1ビットパス信号1BIT_PASSが出力される時点まで、第1ページ領域900<E0:EK>、901<E0:EK>、...に印加されるプログラムパルスの回数をカウントしてプログラムパルス印加回数保存部940に伝達するプログラムパルスカウント部950をさらに備える。前述した構成でメモリセルアレイ900に備えられた複数のセルはすべてシングルレベルセルSLCでありうるし、マルチレベルセルMLCでもありうる。すなわち、第1ページ領域900<E0:EK>、901<E0:EK>、...に含まれた複数のノーマルセルBLE<0:M-1>に対応と複数の補助セルBLE<M:N-1>に対応および第2ページ領域900<O0:OK>、901<O0:OK>、...に含まれた複数のノーマルセルBLO<0:M-1>に対応と複数の補助セルBLO<M:N-1>に対応は、すべてシングルレベルセルSLCでありうるし、マルチレベルセルMLCでもありうる。メモリセルアレイ900に備えられた複数のセルがシングルレベルセルSLCであるか、あるいはマルチレベルセルMLCであるかに応じてその動作が若干変わりうるが、図11に示されたフローチャートによってすべて説明可能である。具体的に図11を参照して本発明の実施形態による不揮発性メモリ装置のメモリセルアレイ900に備えられた複数のセルがシングルレベルセルSLCである場合を説明すれば次のとおりである。まず、不揮発性メモリ装置にパワーが供給1100される時、初期化された第1プログラム開始電圧と初期化された第2プログラム開始電圧が提供されることになっているが、図12に示された第1ページ領域900<E0:EK>、901<E0:EK>、...と第2ページ領域900<O0:OK>、901<O0:OK>、...に含まれた複数のセルは、シングルレベルセルSLCであるため1つのセルに対して2回のプログラム動作をなすことができない。したがって、初期化された第1プログラム開始電圧とは第1ページ領域の初期化されたプログラム開始電圧と置換することができ、初期化された第2プログラム開始電圧とは第2ページ領域の初期化されたプログラム開始電圧と置換することができる。この時、第1ページ領域の初期化されたプログラム開始電圧と第2ページ領域の初期化されたプログラム開始電圧は、前記の図2で説明した消去状態のセルに対して最初に印加されるプログラム開始電圧Vstartであるとみることができ、設計者によってその基本値defaultvalueが調節される。参考として、第1ページ領域の初期化されたプログラム開始電圧と第2ページ領域の初期化されたプログラム開始電圧は、第1ページ領域900<E0:EK>、901<E0:EK>、...および第2ページ領域900<O0:OK>、901<O0:OK>、...に各々適用される常数であるため、一般的には互いに同じくなるように、その基本値defaultvalueが調節される。もちろん、第1ページ領域の初期化されたプログラム開始電圧と第2ページ領域の初期化されたプログラム開始電圧の基本値が同じになるように調節されるというのは、あくまでも設計者の選択によって変化しうる事項であるため、互いに異なるように調節されることもいくらでも可能である。その後、どんなプログラム動作を行うのかを決定1110することになる。すなわち、第1プログラム動作を行うのか、でなければ第2プログラム動作を行うのかを選択することになる。この時、第1ページ領域900<E0:EK>、901<E0:EK>、...および第2ページ領域900<O0:OK>、901<O0:OK>、...に含まれた複数のセルはすべてシングルレベルセルSLCであるため、図11に示された第1プログラムは、第1ページ領域900<E0:EK>、901<E0:EK>、...のプログラム動作に対応され、図11に示された第2プログラムは、第2ページ領域900<O0:OK>、901<O0:OK>、...のプログラム動作に対応される。すなわち、シングルレベルセルSLCを有する一般的な不揮発性メモリ装置において、単位セルに対するプログラム動作は1回のみなされるというものである。まず、第1プログラム動作に対応する第1ページ領域900<E0:EK>、901<E0:EK>、...に対するプログラム動作を説明すれば、第1ページ領域の初期化されたプログラム開始電圧が第1ページ領域900<E0:EK>、901<E0:EK>、...に供給1120するようになり、次に第1ページ領域900<E0:EK>、901<E0:EK>、...で1ビットパスが検出されたのか確認1122する。この時、第1ページ領域900<E0:EK>、901<E0:EK>、...で1ビットパスが検出されなかったとすれば、第1ページ領域の初期化されたプログラム開始電圧にステップ電圧を加えた電圧を第1ページ領域900<E0:EK>、901<E0:EK>、...に改めて供給1120するようになり、次に改めて1ビットパスが検出されたのか確認1122する。再び1ビットパスが検出されなかったとすれば第1ページ領域の初期化されたプログラム開始電圧にステップ電圧2を加えた電圧を第1ページ領域900<E0:EK>、901<E0:EK>、...に改めて供給1120するようになり、次に改めて1ビットパスが検出されたのか確認1122する。このように、第1ページ領域900<E0:EK>、901<E0:EK>、...にプログラム電圧を供給する動作1120と1ビットパスが検出されたのか確認する動作1122を継続して反復しつつ、第1ページ領域900<E0:EK>、901<E0:EK>、...に供給されるプログラム電圧の大きさをステップ電圧NN=反復回数ずつ増加させる。すなわち、第1ページ領域の初期化されたプログラム開始電圧を基準として一般的なISPP動作を行いつつ1ビットパスが検出されたのか確認する動作1122を継続して行う。このように、第1ページ領域900<E0:EK>、901<E0:EK>、...にプログラム電圧を供給する動作1120と1ビットパスが検出されたのか確認する動作1122を継続して反復され、1ビットパスが検出された場合、プログラムパルスカウント部950から出力される1ビットパスが検出されるまでカウントされたプログラムパルス回数PDをプログラムパルス印加回数保存部940を介して第1ページ領域900<E0:EK>、901<E0:EK>、...の補助ページバッファリング部910Dにセッティング1124し、続いて第1プログラム動作を継続して行い1126、第1プログラム動作が完了1150できるようにする。このように、プログラムパルス印加回数保存部940がプログラムパルスカウント部950から出力される1ビットパスが検出されるまで、カウントされたプログラムパルス回数PDを補助ページバッファリング部910Dにセッティングした後、第1プログラム動作を完了することになると、補助ページバッファリング部910Dに対応する複数の補助セルBL<M:N-1>に対応にプログラムパルスカウント部950から出力される1ビットパスが検出されるまでカウントされたプログラムパルス回数PDが保存されるということが分かる。また、複数の第1ページ領域900<E0:EK>、901<E0:EK>、...は各々複数のノーマルセルBLE<0:M-1>に対応と複数の補助セルBLE<M:N-1>に対応を備えているため、各第1ページ領域900<E0:EK>、901<E0:EK>、...の複数の補助セルBLE<M:N-1>に対応には、各々の第1ページ領域900<E0:EK>、901<E0:EK>、...に対応する1ビットパスが検出されるまでカウントされたプログラムパルス回数PDが独立して保存されることが分かる。参考で、前述した第1ページ領域のプログラム動作には図9に示されたコントローラ内部のプログラムパルスカウント部950とプログラムパルス印加回数保存部940が対応されるものである。すなわち、一般的なISPP動作を行う回路は図9に示されたコントローラにすでに含まれており、図示されなかったということが分かる。そして、第2プログラム動作を説明すれば、第1ページ領域900<E0:EK>、901<E0:EK>、...のプログラム動作が完了し、1ビットパスが検出されるまでカウントされたプログラムパルス回数PDが第1ページ領域900<E0:EK>、901<E0:EK>、...の複数の補助セルBL<M:N-1>に対応に保存された状態で、第2ページ領域900<O0:OK>、901<O0:OK>、...のプログラム動作が行われなければならないため、第2ページ領域の初期化されたプログラム開始電圧を供給する前にまず第1ページ領域900<E0:EK>、901<E0:EK>、...の複数の補助セルBLE<M:N-1>に対応に保存された1ビットパスが検出されるまでカウントされたプログラムパルス回数PDをリード1140する。リードされた1ビットパスが検出されるまでカウントされたプログラムパルス回数PDを第2ページ領域の初期化されたプログラム開始電圧に適用するのは、図9に示されたプログラム開始電圧設定部930によってなされるが、その方式は次のように2種類に分けることができる。最初は、第1ページ領域900<E0:EK>、901<E0:EK>、...の複数の補助セルBLE<M:N-1>に対応に保存されたプログラムパルスの印加回数PDをリードした後、リードされたプログラムパルスの印加回数PDにステップ電圧を乗算し、その値を第2ページ領域の初期化されたプログラム開始電圧の値に加算して、新しい第2ページ領域のプログラム開始電圧として設定1142することになる。2番目は、第1ページ領域900<E0:EK>、901<E0:EK>、...の複数の補助セルBL<M:N-1>に対応に保存されたプログラムパルスの印加回数PDをリードした後、リードされたプログラムパルスの印加回数PDが臨界値より大きい場合、リードされたプログラムパルス印加回数PDと臨界値の差異の分だけステップ電圧を乗算し、その値を第2ページ領域の初期化されたプログラム開始電圧の値に加算して、新しい第2ページ領域のプログラム開始電圧として設定1142する。しかし、リードされたプログラムパルスの印加回数PDが臨界値より小さい又は臨界値と同じ場合、第2ページ領域の初期化されたプログラム開始電圧をそのまま第2ページ領域のプログラム開始電圧として設定1142することになる。この時、臨界値はセルの特性などに応じて実施者によって最適の値に選択することができる。例えば、リードされたプログラムパルスの印加回数PDが2より小さい値ならば、大きい意味がないと判断して2を臨界値として設定することができる。このようにリードされた1ビットパスが検出されるまでカウントされたプログラムパルス回数PDを第2ページ領域の初期化されたプログラム開始電圧に適用する方法によって決定された新しい第2ページ領域のプログラム開始電圧の供給を受けて第2ページ領域のプログラム動作が行われる。この時、第2ページ領域のプログラム動作は新しい第2ページ領域のプログラム開始電圧の供給を受けるため、第1ページ領域のプログラム動作よりさらに速いタイミングにプログラム動作を完了することが可能である。参考として、第2ページ領域のプログラム動作も一般的なISPP方式を使用して動作する。前述した図9と図11および図12によって第1ページ領域900<E0:EK>、901<E0:EK>、...をプログラム動作させる過程で第1ページ領域900<E0:EK>、901<E0:EK>、...の特性に適合した初期開始電圧を捜し出すために必要な情報1ビットパスが検出されるまでカウントされたプログラムパルス回数PDであるを第1ページ領域900<E0:EK>、901<E0:EK>、...に含まれた複数の補助セルに保存することができる。この時、第1ページ領域900<E0:EK>、901<E0:EK>、...と第2ページ領域900<O0:OK>、901<O0:OK>、...は、ワードラインWL<0:K>を共有する形態であるため、第1ページ領域900<E0:EK>、901<E0:EK>、...の特性に適合した初期開始電圧は、第2ページ領域900<O0:OK>、901<O0:OK>、...の特性に適合した初期開始電圧になることができる。したがって、第1ページ領域900<E0:EK>、901<E0:EK>、...の複数の補助セルに保存された第1ページ領域900<E0:EK>、901<E0:EK>、...の特性に適合した初期開始電圧を捜し出すために必要な情報は、第2ページ領域900<O0:OK>、901<O0:OK>、...のプログラム動作が発生する過程で使用され、第2ページ領域900<O0:OK>、901<O0:OK>、...のプログラム動作にかかる時間を大きく短縮させることができる。また、第1ページ領域900<E0:EK>、901<E0:EK>、...の複数の補助セルに保存された第1ページ領域900<E0:EK>、901<E0:EK>、...の特性に適合した初期開始電圧を捜し出すために必要な情報は、不揮発性メモリ装置に電源が供給されない状況でも消えない。したがって、第1ページ領域900<E0:EK>、901<E0:EK>、...のプログラム動作が発生した以後、電源供給が切れ、改めて供給されても第2ページ領域900<O0:OK>、901<O0:OK>、...のプログラム動作が発生する過程で使用され第2ページ領域900<O0:OK>、901<O0:OK>、...のプログラム動作にかかる時間を大きく短縮させることができる。そして、図11を参照し、本発明の実施形態による不揮発性メモリ装置のメモリセルアレイ900に備えられた複数のセルがマルチレベルセルMLCの場合を説明すれば次のとおりである。まず、不揮発性メモリ装置にパワーが供給1100される時、初期化された第1プログラム開始電圧と初期化された第2プログラム開始電圧が提供されるものとなっているが、図12に示されたメモリセルアレイ900は、第1ページ領域900<E0:EK>、901<E0:EK>、...と第2ページ領域900<O0:OK>、901<O0:OK>、...を含む構成でありつつ、同時に第1ページ領域900<E0:EK>、901<E0:EK>、...と第2ページ領域900<O0:OK>、901<O0:OK>、...に各々含まれた複数のセルがすべてマルチレベルセルMLCであるため、単純に初期化された第1プログラム開始電圧と初期化された第2プログラム開始電圧という2種類のプログラム開始電圧に区分することができない。したがって、初期化された第1プログラム開始電圧とは、第1ページ領域の初期化された第1プログラム開始電圧および第1ページ領域の初期化された第2プログラム開始電圧と置換することができ、初期化された第2プログラム開始電圧とは、第2ページ領域の初期化された第1プログラム開始電圧および第2ページ領域の初期化された第2プログラム開始電圧と置換することができる。この時、第1ページ領域の初期化された第1プログラム開始電圧と第1ページ領域の初期化された第2プログラム開始電圧および第2ページ領域の初期化された第1プログラム開始電圧と第2ページ領域の初期化された第2プログラム開始電圧は、前記の図2で説明した消去状態のセルに対して最初に印加されるプログラム開始電圧Vstartとみなすことができ、設計者によってその基本値defaultvalueが調節される。参考として、第1ページ領域の初期化された第1プログラム開始電圧と第1ページ領域の初期化された第2プログラム開始電圧および第2ページ領域の初期化された第1プログラム開始電圧と第2ページ領域の初期化された第2プログラム開始電圧は、第1ページ領域900<E0:EK>、901<E0:EK>、...および第2ページ領域900<O0:OK>、901<O0:OK>、...に各々適用される常数であるため、一般的には互いに同じくなるようにその基本値defaultvalueが調節される。もちろん、第1ページ領域の初期化された第1プログラム開始電圧と第1ページ領域の初期化された第2プログラム開始電圧および第2ページ領域の初期化された第1プログラム開始電圧と第2ページ領域の初期化された第2プログラム開始電圧の基本値が同じになるように調節されるというのはあくまでも設計者の選択によって変化しうる事項であるため、互いに異になるように調節されるのもいくらでも可能である。その後、どんなプログラム動作を行うのかを決定1110することになる。すなわち、第1プログラム動作を行うのか、でなければ第2プログラム動作を行うのかを選択することになる。この時、第1ページ領域900<E0:EK>、901<E0:EK>、...および第2ページ領域900<O0:OK>、901<O0:OK>、...に含まれた複数のセルはすべてマルチレベルセルMLCであるため、図11に示された第1プログラムと第2プログラムは、第1ページ領域900<E0:EK>、901<E0:EK>、...および第2ページ領域900<O0:OK>、901<O0:OK>、...のプログラム動作にすべて対応できる。すなわち、マルチレベルセルMLCを有する一般的な不揮発性メモリ装置において、単位セルに対するプログラム動作は下位ビットプログラム動作が行われ以後に、上位ビットプログラム動作が行われるというものである。ここで、本発明の実施形態による不揮発性メモリ装置のメモリセルアレイ900に備えられた複数のセルがマルチレベルセルMLCであり、ワードラインWL<0:K>を共有する第1ページ領域900<E0:EK>、901<E0:EK>、...と第2ページ領域900<O0:OK>、901<O0:OK>、...を含むため、特別に変わることができる動作が追加される。具体的に、第1ページ領域900<E0:EK>、901<E0:EK>、...の第1プログラム動作を行う時には図11に示された第1プログラム動作をそのまま行う。第1プログラム動作は、前述した説明に具体的に開示されているため以下の説明では詳しく開示しない。このように、第1プログラム動作が行われるため、第1ページ領域900<E0:EK>、901<E0:EK>、...の補助セルBLE<M:N-1>に対応には1ビットパスが検出されるまでカウントされたプログラムパルス回数PDが保存される。続いて、第1ページ領域900<E0:EK>、901<E0:EK>、...の第2プログラム動作を行う時には図11に示された第2プログラム動作をそのまま行う。第2プログラム動作は、前述した説明に具体的に開示されているため以下の説明では詳しく開示しない。このように、第1ページ領域900<E0:EK>、901<E0:EK>、...の第2プログラム動作を行う時、第2プログラム動作をそのまま行いつつ第1ページ領域900<E0:EK>、901<E0:EK>、...の補助セルBLE<M:N-1>に対応に保存されていた第1ページ領域900<E0:EK>、901<E0:EK>、...の特性に適合した初期開始電圧を捜し出すために必要な情報をそのまま使用し、第1ページ領域900<E0:EK>、901<E0:EK>、...の第2プログラム動作を行うことができるため、第1ページ領域900<E0:EK>、901<E0:EK>、...の第2プログラム動作にかかる時間を大きく短縮させることができる。次に、第2ページ領域900<O0:OK>、901<O0:OK>、...の第1プログラム動作を行う時には図11に示された第1プログラム動作を行うのではなく第2プログラム動作を行う。これは、第1ページ領域900<E0:EK>、901<E0:EK>、...と第2ページ領域900<O0:OK>、901<O0:OK>、...が互いにワードラインWL<0:K>を共有する状態であるため、第1ページ領域900<E0:EK>、901<E0:EK>、...の特性に適合した初期開始電圧は、つまり第2ページ領域900<O0:OK>、901<O0:OK>、...の特性に適合した初期開始電圧であるとみなしても差し支えないため可能な動作である。すなわち、第1ページ領域900<E0:EK>、901<E0:EK>、...の第1プログラム動作が図11の第1プログラム動作と同じ方式で行われることによって、すでに第1ページ領域900<E0:EK>、901<E0:EK>、...の複数の補助セルBLE<M:N-1>に対応に保存されている第1ページ領域900<E0:EK>、901<E0:EK>、...の特性に適合した初期開始電圧を捜し出すために必要な情報をそのまま第2ページ領域900<O0:OK>、901<O0:OK>、...のプログラム動作に適用することができるということを意味する。したがって、第2ページ領域900<O0:OK>、901<O0:OK>、...の第1プログラム動作および第2プログラム動作を行う時すべて図11に示された第2プログラム動作をそのまま適用して行っても第1ページ領域900<E0:EK>、901<E0:EK>、...の第1プログラム動作にかかる時間が大きく減少するように、第2ページ領域900<O0:OK>、901<O0:OK>、...の第1プログラム動作および第2プログラム動作にかかる時間が大きく減少するようにすることができる。また、第1ページ領域900<E0:EK>、901<E0:EK>、...の複数の補助セルBLE<M:N-1>に対応に保存された第1ページ領域900<E0:EK>、901<E0:EK>、...の特性に適合した初期開始電圧を捜し出すために必要な情報は、不揮発性メモリ装置に電源が供給されない状況でも消えない。したがって、第1ページ領域900<E0:EK>、901<E0:EK>、...の第1プログラム動作が発生した以後、電源供給が切れ、改めて供給されても第1ページ領域900<E0:EK>、901<E0:EK>、...の第2プログラム動作と第2ページ領域900<O0:OK>、901<O0:OK>、...の第1プログラム動作および第2プログラム動作が発生する過程で使用され第1ページ領域900<E0:EK>、901<E0:EK>、...の第2プログラム動作と第2ページ領域900<O0:OK>、901<O0:OK>、...の第1プログラム動作および第2プログラム動作にかかる時間を大きく短縮させることができる。図13は、図9に図示された本発明の実施形態による不揮発性メモリ装置のメモリセルアレイおよびページ領域バッファリング部の3番目の構成を詳細に図示したブロックダイアグラムである。参考として、前述した説明に開示された図10の構成は、図示された単一ページ領域900<0:K>、901<0:K>、...が各々独立したような状態となり、1個のページ領域で発生するプログラム動作単位として設定した時を仮定したものである。しかし、図10に示された単一ページ領域900<0:K>、901<0:K>、...を2個以上のページ領域で発生するプログラム動作単位として限定して設定すれば、図10の構成は図13に示された構成のように定義できる。図13を参照すれば、本発明の実施形態による不揮発性メモリ装置のメモリセルアレイ900は、複数のノーマルセルBL0:M-1>に対応と複数の補助セルBL<M:N-1>に対応を各々含み、互いにストリングを共有する第1ページ領域900<0>および第2ページ領域900<1:K>、901<0:OK>、...を含む形態となる。すなわち、メモリセルアレイ900に含まれた複数の単一ページ領域900<0:K>、901<0:K>、...のうち、何れか1つのページ領域900<0>が第1ページ領域と設定されると、残りページ領域900<1:K>、901<0:OK>、...は、第2ページ領域として設定されうることが分かる。このように、複数の単一ページ領域900<0:K>、901<0:K>、...を第1ページ領域900<0>と第2ページ領域900<1:K>、901<0:OK>、...に区分して設定したことを除外すれば、残りの構成は図10に示された構成と同一である。具体的にメモリセルアレイ900に含まれた複数のセルがすべてシングルレベルセルSLCであると仮定すれば、図13に示された不揮発性メモリ装置は、第1ページ領域900<0>のプログラム対象セルのうち、基準電圧より大きい電圧でプログラムされたセルが発生した場合、1ビットパス信号1BIT_PASSを出力するビットパス検出部920と、第1ページ領域900<0>に対するプログラム動作過程で1ビットパス信号1BIT_PASSが出力される時点まで印加されたプログラムパルスの回数を第1ページ領域900<0>の複数の補助セルBL<M:N-1>に対応に保存するプログラムパルス印加回数保存部940、および第1ページ領域900<0>の複数の補助セルBL<M:N-1>に対応に保存されたプログラムパルスの印加回数に基づいて第2ページ領域900<1:K>、901<0:OK>、...のプログラム動作に対するプログラム開始電圧を設定するプログラム開始電圧設定部930を備える。また、第1ページ領域900<0>に対するプログラム動作過程で1ビットパス信号1BIT_PASSが出力される時点まで第1ページ領域900<0>で印加されるプログラムパルスの回数をカウントしてプログラムパルス印加回数保存部940に伝達するプログラムパルスカウント部950をさらに備える。そして、メモリセルアレイ900に含まれた複数のセルがすべてマルチレベルセルMLCであると仮定すれば、図13に示された不揮発性メモリ装置は、第1ページ領域900<0>または第2ページ領域900<1:K>、901<0:OK>、...のプログラム対象セルのうち、基準電圧より大きい電圧でプログラムされたセルが発生した場合、1ビットパス信号1BIT_PASSを出力するビットパス検出部920と、第1プログラム開始電圧が適用された第1ページ領域900<0>の第1プログラム動作過程で1ビットパス信号1BIT_PASSが出力される時点まで印加されたプログラムパルスの回数を第1ページ領域900<0>の複数の補助セルBL<M:N-1>に対応に保存した後、保存されたプログラムパルスの回数に応じて第1プログラム開始電圧を調節し、第1ページ領域900<0>の第2プログラム動作に適用する第1プログラム開始電圧調節部930、940、950、および第1プログラム開始電圧と第2プログラム開始電圧が選択的に適用された第2ページ領域900<1:K>、901<0:OK>、...の第1プログラム動作過程で1ビットパス信号1BIT_PASSが出力される時点まで印加されたプログラムパルスの回数を第2ページ領域900<1:K>、901<0:OK>、...の複数の補助セルBL<M:N-1>に対応に保存した後、保存されたプログラムパルスの回数に応じて第2プログラム開始電圧を調節し、第2ページ領域900<1:K>、901<0:OK>、...の第2プログラム動作に適用する第2プログラム開始電圧調節部930、940、950、910を備える。ここで、第1プログラム開始電圧調節部930、940、950と第2プログラム開始電圧調節部930、940、950、910は、その構成要素が互いに重なることが分かるが、これは前述した説明のように図13の構成と図10と同一の構成要素を有するが、その動作が異なるということを表すために図9に開示された構成を他の範囲で表したものであることを意味する。まず、第1プログラム開始電圧調節部930、940、950は、図9に示されたプログラムパルス印加回数保存部940とプログラム開始電圧設定部930およびプログラムパルスカウント部950をそのまま備える構成である。すなわち、本実施形態は、第1プログラム開始電圧が適用された第1ページ領域900<0>の第1プログラム動作過程で1ビットパス信号1BIT_PASSが出力される時点まで印加されたプログラムパルスの回数を第1ページ領域900<0>の複数の補助セルBL<M:N-1>に対応に保存する第1プログラムパルス印加回数保存部940と、第1ページ領域900<0>の複数の補助セルBL<M:N-1>に対応に保存されたプログラムパルスの印加回数に応じて第1プログラム開始電圧を設定して第1ページ領域900<0>に対する第2プログラム動作に適用する第1プログラム開始電圧設定部930と、第1ページ領域900<0>に対する第1プログラム動作過程で1ビットパス信号1BIT_PASSが出力される時点まで印加されたプログラムパルスの回数をカウントして第1プログラムパルス印加回数保存部940に伝達するプログラムパルスカウント950と、を備える構成である。したがって、第1プログラム開始電圧調節部930、940、950の動作のみ説明すれば図11に示された第1プログラム動作と第2プログラム動作をそのまま適用することが可能である。しかし、第2プログラム開始電圧調節部930、940、950、910は、第1プログラム開始電圧調節部930、940、950と異なるように第2ページ領域900<1:K>、901<0:OK>、...の第1プログラム動作に適用されるプログラム開始電圧を第1プログラム開始電圧と第2プログラム開始電圧のうち、何れか1つの電圧で選択する動作が追加される。このような動作上の差異点によって第2プログラム開始電圧調節部930、940、950、910は、図9に示されたプログラムパルス印加回数保存部940とプログラム開始電圧設定部930とプログラムパルスカウント部950をそのまま備える構成と共に、ページバッファリング部910の構成に含まれて動作される電圧選択信号生成部9102の構成がさらに含まれなければならない。すなわち、図14に示された構成のような形態にならなければならない。したがって、第2プログラム開始電圧調節部930、940、950、910は、第1ページ領域900<0>の複数の補助領域900Dに保存されたプログラムパルスの印加回数を臨界値と比較して電圧選択信号VSELを生成する電圧選択信号生成部9102と、電圧選択信号VSELに応じて第1プログラム開始電圧と第2プログラム開始電圧が選択的に適用された第2ページ領域900<1:K>、901<0:OK>、...の第1プログラム動作過程で1ビットパス信号1BIT_PASSが出力される時点まで印加されたプログラムパルスの回数を第2ページ領域900<1:K>、901<0:OK>、...の複数の補助領域900Dに保存する第2プログラムパルス印加回数保存部940と、第2ページ領域900<1:K>、901<0:OK>、...の複数の補助領域900Dに保存されたプログラムパルスの印加回数に応じて第2プログラム開始電圧を設定して第2ページ領域900<1:K>、901<0:OK>、...に対する第2プログラム動作に適用する第2プログラム開始電圧設定部930と、第2ページ領域900<1:K>、901<0:OK>、...に対する第1プログラム動作過程で1ビットパス信号1BIT_PASSが出力される時点まで印加されたプログラムパルスの回数をカウントして第2プログラムパルス印加回数保存部940に伝達するプログラムパルスカウント部950と、をさらに備える形態となる。このように、第2プログラム開始電圧調節部930、940、950、910の動作は、第1プログラム開始電圧調節部930、940、950の動作と互いに異なるため図11に示された第1プログラム動作と第2プログラム動作をそのまま適用することができない。そのため、図11に示された第1プログラム動作と第2プログラム動作を若干変形した図15に図示された第1プログラム動作と第2プログラム動作を適用することになる。図15を参照して本発明の実施形態による不揮発性メモリ装置のプログラム動作を具体的に説明すれば次のとおりである。まず、不揮発性メモリ装置にパワーが供給1600される時、初期化された第1プログラム開始電圧と初期化された第2プログラム開始電圧が提供されることでなっているが、これは図15の動作ステップが単一ページ領域900<0:K>、901<0:K>、...に各々適用されることを仮定して定義された動作である反面、第2プログラム開始電圧調節部930、940、950、910では、第1プログラム開始電圧調節部930、940、950でその値がすでに調節され、第1ページ領域900<0>の第1プログラム動作と第2プログラム動作に対応するプログラム開始電圧を第1プログラム開始電圧でその動作を定義し、第2ページ領域900<1:K>、901<0:OK>、...の第1プログラム動作と第2プログラム動作に対応するプログラム開始電圧を第2プログラム開始電圧でその動作を定義したものであるため、図15に開示された初期化された第1プログラム開始電圧と初期化された第2プログラム開始電圧が第1ページ領域900<0>の動作に適用される場合は、すべて第1ページ領域900<0>の第1プログラム開始電圧に置換することができ、第2ページ領域900<1:K>、901<0:OK>、...の動作に適用される場合は、すべて第2ページ領域900<1:K>、901<0:OK>、...の第2プログラム開始電圧に置換することができる。不揮発性メモリ装置にパワーが供給1600された以後、どんなプログラム動作を行うのかを決定1610することになる。すなわち、図15に示された動作は第2プログラム開始電圧調節部930、940、950、910の動作であるため、図15に示された第1プログラム動作を行うのは、第2ページ領域900<1:K>、901<0:OK>、...の第1プログラム動作を行うことになり、図15に示された第2プログラム動作を行うのは、第2ページ領域900<1:K>、901<0:OK>、...の第2プログラム動作を行うことになる。この時、図11に示された第1プログラム動作によって第1ページ領域900<0>の複数の補助セルBL<M:N-1>に対応には1ビットパスが検出されるまでカウントされたプログラムパルス回数PD[0]が保存されている状態であるため、図15に示された第1プログラム動作によって行われる第2ページ領域900<1:K>、901<0:OK>、...の第1プログラム動作で第1ページ領域900<0>の補助セルBL<M:N-1>に対応に保存されたプログラムパルス回数PD[0]をリード1630することになる。その後、電圧選択信号生成部9102の動作によってリードされた第1ページ領域900<0>で1ビットパスが検出されるまでカウントされたプログラムパルス回数PD[0]を第2ページ領域900<1:K>、901<0:OK>、...の臨界値と比較する動作1631を行い、第2ページ領域900<1:K>、901<0:OK>、...の第2プログラム開始電圧に置換された初期化された第1プログラム開始電圧を設定する動作1632をすることになる。すなわち、リードされた第1ページ領域900<0>で1ビットパスが検出されるまでカウントされたプログラムパルス回数PD[0]が第2ページ領域900<1:K>、901<0:OK>、...の臨界値より大きい場合、電圧選択信号VSELが活性化され、リードされたプログラムパルス印加回数PD[0]とステップ電圧を乗算した値を第2ページ領域900<1:K>、901<0:OK>、...の第2プログラム開始電圧に置換された初期化された第1プログラム開始電圧の値に加算して第2ページ領域900<1:K>、901<0:OK>、...の第2プログラム開始電圧に置換された新しい第1プログラム開始電圧として設定1632されるようにする。もちろん、電圧選択信号VSELが活性化されるに対応してリードされたプログラムパルス印加回数PD[0]と第2ページ領域900<1:K>、901<0:OK>、...の臨界値の差異の分だけステップ電圧を乗算し、その値を第2ページ領域900<1:K>、901<0:OK>、...の第2プログラム開始電圧に置換された初期化された第1プログラム開始電圧の値に加算して第2ページ領域900<1:K>、901<0:OK>、...の第2プログラム開始電圧に置換された新しい第1プログラム開始電圧として設定1632されるようにすることも可能である。反対に、リードされた第1ページ領域900<0>で1ビットパスが検出されるまでカウントされたプログラムパルス回数PD[0]が第2ページ領域900<1:K>、901<0:OK>、...の臨界値より小さい場合、電圧選択信号VSELが非活性化されて第2ページ領域900<1:K>、901<0:OK>、...の第2プログラム開始電圧に置換された初期化された第1プログラム開始電圧がその値をそのまま維持1632するようになる。参考として、第2ページ領域900<1:K>、901<0:OK>、...の臨界値は、セルの特性などに応じて実施者によって最適の値に選択されることができる。例えば、リードされたプログラムパルスの印加回数PD[0]が2より小さい値ならば、大きい意味がないと判断して2を臨界値として設定することができる。また、リードされた第1ページ領域900<0>で1ビットパスが検出されるまでカウントされたプログラムパルス回数PD[0]が第2ページ領域900<1:K>、901<0:OK>、...の臨界値より大きい状態となり、第2ページ領域900<1:K>、901<0:OK>、...の第2プログラム開始電圧に置換された新しい第1プログラム開始電圧が設定される場合は、第1プログラム開始電圧調節部930、940、950の動作によって設定が終了した第1ページ領域900<0>の第1プログラム開始電圧と同じ値を有する状態であるということが分かり、したがって、図15に示された第1プログラム動作のうち、図面符号1630、1631、1632に該当する動作は第2ページ領域900<1:K>、901<0:OK>、...の第2プログラム開始電圧が、第1ページ領域900<0>の第1プログラム開始電圧に対応する電圧になるのか、でなければ初期化された1プログラム開始電圧に対応する電圧になるのかを決定する動作になることが分かる。このように、図15に示された第1プログラム動作のうち、図面符号1630、1631、1632に該当する動作が終了し、第2ページ領域900<1:K>、901<0:OK>、...の第2プログラム開始電圧が決定された以後の動作は、図11に示された第1プログラム動作と同じ状態となる。すなわち、第2ページ領域900<1:K>、901<0:OK>、...の第1プログラム動作のうち、1ビットパスが検出されるまでカウントされたプログラムパルス回数PDを第2ページ領域900<1:K>、901<0:OK>、...の複数の補助セルBL<M:N-1>に対応に保存することになる。そして、図15に図示された第2プログラム動作は、図11に示された第2プログラム動作と同じ状態となる。すなわち、第2ページ領域900<1:K>、901<0:OK>、...の第2プログラム動作に対応する第2プログラム開始電圧は、第2ページ領域900<1:K>、901<0:OK>、...の補助セルBL<M:N-1>に対応に保存された1ビットパスが検出されるまでカウントされたプログラムパルス回数PDを基準として決定される。前述した図9と図11および図13ないし図15によってメモリセルアレイ900に含まれた複数のセルがシングルレベルセルSLCであるとすれば、第1ページ領域900<0>をプログラム動作させる過程で第1ページ領域900<0>の動作特性に適合した初期開始電圧を捜し出すために必要な情報1ビットパスが検出されるまでカウントされたプログラムパルス回数PDであるを第1ページ領域900<0>の複数の補助セルBL<M:N-1>に対応に保存した後、第2ページ領域900<1:K>、901<0:OK>、...をプログラム動作させる過程で第1ページ領域900<0>の動作特性に適合した初期開始電圧を捜し出すために必要な情報を基準として第2ページ領域900<1:K>、901<0:OK>、...の動作特性に適合した初期開始電圧を捜し出す動作を行うことができ、これによって第2ページ領域900<1:K>、901<0:OK>、...のプログラム動作にかかる時間を短縮させることが可能である。また、メモリセルアレイ900に含まれた複数のセルがマルチレベルセルMLCであるとすれば、第1ページ領域900<0>を第1プログラム動作させる過程で第1ページ領域900<0>の動作特性に適合した初期開始電圧を捜し出すために必要な情報1ビットパスが検出されるまでカウントされたプログラムパルス回数PDであるを第1ページ領域900<0>の複数の補助セルBL<M:N-1>に対応に保存した後、第1ページ領域900<0>の第2プログラム動作に適用して第1ページ領域の第2プログラム動作にかかる時間を大きく短縮させることができるだけでなく、第2ページ領域900<1:K>、901<0:OK>、...を第1プログラム動作させる過程で第1ページ領域900<0>の動作特性に適合した初期開始電圧を捜し出すために必要な情報を基準として第2ページ領域900<1:K>、901<0:OK>、...の動作特性に適合した初期開始電圧を捜し出す動作を行うことができ、これによって第2ページ領域900<1:K>、901<0:OK>、...の動作特性に適合した初期開始電圧を捜し出す動作にかかる時間と第2ページ領域900<1:K>、901<0:OK>、...の第1プログラム動作にかかる時間を短縮させることができる。図16は本発明の他の側面による集積回路のブロック図である。図16に示された集積回路チップ1600は、前記説明されたような本発明の不揮発性メモリ装置1610を含む。前記不揮発性メモリ装置1610はフラッシュメモリを備え、プロセッサ1620と集積回路チップ1600を共有する。前記非揮発性メモリ装置1610とプロセッサ1620は、適当な通信ラインまたはバス1630によって連結される。本発明のまた他の実施形態では,複数の不揮発性メモリ装置が集積回路チップに含まれうる。図17は、本発明のまた他の側面によるコンパクトメモリカードのブロック図である。図17に図示されたコンパクトメモリカード1700は、前記で説明されたような本発明の複数の不揮発性メモリ装置17101-1710Nを含む。前記コンパクトメモリカード1700は、複数の不揮発性メモリ装置17101-1710Nが具現された1つの集積回路でもある。図18は、本発明のまた他の側面による情報処理システムのブロック図である。図18に示された情報処理システムは、プロセッサ1810、表示部1820、入出力部1830および前記に説明されたような本発明の複数の不揮発性メモリ装置1840を含む。前記不揮発性メモリ装置1840およびプロセッサ1810は図16に示された集積回路のような1つの集積回路チップに具現されうる。前記プロセッサ1810、表示部1820、入出力部1830および不揮発性メモリ装置1840は、適当な通信ラインまたはバス1850によって連結されうる。本発明のまた他の側面によって、ユーザは、入出力部1830を介して前記プロセッサ1810または不揮発性メモリ装置1830に指示を入力することができる。前記入出力部1830は、使用者が前記情報処理システム1800と通信するようにするキーボードまたは他の装置でありうる。以上で説明したように本発明の実施形態を適用すれば、複数のノーマルセルと複数の補助セルを含む単一ページ領域を第1プログラム動作させる時に分かる最適のプログラム開始電圧に対する情報を複数の補助セルに保存した後、単一ページ領域を第2プログラム動作させる時に適用することによって、不揮発性メモリ装置のプログラム時間のうち、検証動作に要される時間を最小化できる。また、複数のノーマルセルと複数の補助セルを各々含む第1ページ領域をプログラム動作させる時に分かる最適のプログラム開始電圧に対する情報を第1ページ領域の複数の補助セルに保存した後、第2ページ領域をプログラム動作させる時に適用することによって、不揮発性メモリ装置のプログラム時間のうち検証動作に要される時間を最小化できる。また、最適のプログラム開始電圧に対する情報を複数の補助セルに保存するため、不揮発性メモリ装置に電源が供給されない場合でも、その情報が消えない状態となる。これによって、データ入出力過程で電源供給状況が随時変動する場合でも、いつも安定的にプログラム時間のうち検証動作に要される時間を最小化できる。以上で説明した本発明は前述した実施形態および添付された図面によって限定されるものではなく、本発明の技術的思想を外れない範囲内で種々の置換、変形および変更が可能であるということは、本発明が属した技術分野で通常の知識を持った者にあって明白であろう。"