"半導体基板と、前記半導体基板上に形成された不純物層と、前記不純物層の表層に所定パターンで形成され、光電変換による信号電荷の生成及び蓄積を行うフォトダイオードを有する、光学系によって結像された被写体像の撮像信号を生成する複数の画素であって、位相差検出方式による前記光学系の焦点検出に用いられる撮像信号を生成する2種類の焦点検出用画素の組みを少なくとも1つ以上含む複数の画素と、前記半導体基板と前記2種類の焦点検出用画素との間に形成され、当該2種類の焦点検出用画素のそれぞれのフォトダイオードの互いに対向する側の第1光電変換領域の厚みと、前記第1光電変換領域とは反対側の第2光電変換領域の厚みとのいずれか一方を他方より薄くする領域制御層と、を備えることを特徴とする固体撮像素子。前記半導体基板は第1導電型であり、この半導体基板には電圧印加回路から第1の電圧が印加されるものであり、前記領域制御層は、前記半導体基板と前記不純物層との間に形成され、前記フォトダイオードから前記半導体基板への信号電荷に対する電位障壁をなす第2導電型のオーバーフローバリア層であって、前記第1光電変換領域の下方に位置する第1バリア層と、前記第1バリア層以外の領域で前記第1バリア層よりも前記第2導電型の不純物濃度が低く形成された第2バリア層とを有するオーバーフローバリア層であり、前記半導体基板への前記第1の電圧印加時に、前記第2バリア層の電位障壁が低下して、前記第2光電変換領域の前記第2バリア層側の部分で発生した信号電荷が前記半導体基板へ排出されるとともに、前記第1バリア層の電位障壁が、前記第1光電変換領域から前記半導体基板への信号電荷の排出を阻止するレベルで維持される、ことを特徴とする請求の範囲第1項記載の固体撮像素子。前記半導体基板は、電圧印加回路から前記第1の電圧と、前記第1の電圧よりも低い第2の電圧とが選択的に印加されるものであり、前記半導体基板への前記第2の電圧印加時に、前記第2バリア層の電位障壁が、前記第2光電変換領域から前記半導体基板への信号電荷の排出を阻止するレベルで維持されること、を特徴とする請求の範囲第2項記載の固体撮像素子。前記領域制御層は、前記第1光電変換領域と前記半導体基板との間に位置し、かつ前記第1光電変換領域側の層上面が前記第2光電変換領域の底面よりも上方に位置する形状であることを特徴とする請求の範囲第1項記載の固体撮像素子。互いに隣り合う前記フォトダイオードの間にはチャネルストップが形成されており、前記領域制御層は前記チャネルストップと一体に形成されていることを特徴とする請求の範囲第4項記載の固体撮像素子。前記複数の画素は、前記2種類の焦点検出用画素と、撮像にのみ用いられる通常画素であることを特徴とする請求項の範囲第1項ないし第5項いずれか1項記載の固体撮像素子。前記複数の画素の全ては、前記2種類の焦点検出用画素であることを特徴とする請求の範囲第1項ないし第5項いずれか1項記載の固体撮像素子。前記2種類の焦点検出用画素の一方である第1画素を第1の方向に一列に配列した第1画素列と、他方である第2画素を前記第1の方向に一列に配列した第2画素列とを、前記第1の方向に直交する第2の方向に交互に配列してなることを特徴とする請求の範囲第7項記載の固体撮像素子。A.固体撮像素子は以下を備える、A1半導体基板と、A2前記半導体基板上に形成された不純物層と、A3前記不純物層の表層に形成され、光学系により結像された被写体像を光電変換して信号電荷の生成及び蓄積を行うフォトダイオードを有し、AF制御用に位相差検出方式による前記光学系の焦点検出に用いられる撮像信号を生成する第1焦点検出用画素及び第2焦点検出用画素であり、前記第1焦点検出用画素を第1の方向に一列に配列した第1画素列と、前記第2焦点検出用画素を前記第1の方向に一列に配列した第2画素列とを、前記第1の方向に直交する第2の方向に交互に配列したパターンで形成された第1焦点検出用画素及び第2焦点検出用画素と、A4前記半導体基板と前記第1焦点検出用画素及び第2焦点検出用画素との間に形成され、当該各焦点検出用画素のそれぞれのフォトダイオードの互いに対向する側の第1光電変換領域の厚みと、前記第1光電変換領域とは反対側の第2光電変換領域の厚みとのいずれか一方を他方より薄くする領域制御層と、B.前記第1焦点検出用画素からの撮像信号によって構成される第1画像と、前記第2焦点検出用画素からの撮像信号によって構成される第2画像とからなる視差画像を生成する画像処理部と、を備えることを特徴とするデジタルカメラ。ところで、上記特許文献2に記載の固体撮像素子では、第1及び第2偏心開口部が遮光膜に形成されるので、例えば転送電極などの遮光膜の下地の凹凸の影響を受けて、第1及び第2偏心開口部のサイズが異なることがある。この場合には、右斜め上からの入射光に対する第1焦点検出用画素の感度と、左斜め上からの入射光に対する第2焦点検出用画素の感度とが異なってしまうという問題が発生する。また、各特許文献2~4に記載された固体撮像素子では、各焦点検出用画素の偏心開口部の開口面積が通常画素の通常開口部の面積よりも小さいか、あるいは各焦点検出用画素のPDの面積が通常画素のPDの面積よりも小さいので、各焦点検出用画素と通常画素とで感度が異なってしまう。このため、各焦点検出用画素から出力される信号を補正することが必要となる。本発明の目的は、2種類の焦点検出用画素の感度の差をなくすことができる固体撮像素子、及びこの固体撮像素子を備えるデジタルカメラを提供することにある。上記目的を達成するため、本発明の固体撮像素子は、半導体基板と、前記半導体基板上に形成された不純物層と、前記不純物層の表層に所定パターンで形成された複数の画素と、領域制御層とを備えることを特徴とする。複数の画素は、光電変換による信号電荷の生成及び蓄積を行うフォトダイオードを有し、光学系によって結像された被写体像の撮像信号を生成する。また、複数の画素は、位相差検出方式による前記光学系の焦点検出に用いられる撮像信号を生成する2種類の焦点検出用画素の組みを少なくとも1つ以上含む。領域制御層は、前記半導体基板と前記2種類の焦点検出用画素との間に形成されている。この領域制御層は、2種類の焦点検出用画素のフォトダイオードの互いに対向する側の第1光電変換領域の厚みと、前記第1光電変換領域とは反対側の第2光電変換領域の厚みとのいずれか一方を他方よりも薄くする。前記領域制御層は、前記第1光電変換領域の下方に位置する第1バリア層と、この第1バリア層以外の領域に形成された第2バリア層とを有するオーバーフローバリア層であることが好ましい。オーバーフローバリア層は、前記半導体基板と前記不純物層との間に形成され、前記フォトダイオードから前記半導体基板への信号電荷に対する電位障壁をなす。半導体基板は第1導電型である。この半導体基板には、電圧印加回路から第1の電圧が印加される。第2バリア層は、前記第1バリア層よりも前記第2導電型の不純物濃度が低く形成されている。半導体基板への前記第1の電圧印加時に、前記第2バリア層の電位障壁が低下して、前記第2光電変換領域の前記第2バリア層側の部分で発生した信号電荷が前記半導体基板へ排出される。また、第1バリア層の電位障壁が、前記第1光電変換領域から前記半導体基板への信号電荷の排出を阻止するレベルで維持される。前記半導体基板への第2の電圧印加時に、前記第2バリア層の電位障壁が、前記第2光電変換領域から前記半導体基板への信号電荷の排出を阻止するレベルで維持されることが好ましい。前記半導体基板は、電圧印加回路から第1の電圧と、前記第1の電圧よりも低い第2の電圧とが選択的に印加される。前記領域制御層は、前記第1光電変換領域と前記半導体基板との間に位置し、かつ前記第1光電変換領域側の層上面が前記第2光電変換領域の底面よりも上方に位置する形状を有していることが好ましい。互いに隣り合う前記フォトダイオードの間にはチャネルストップが形成されており、前記領域制御層は前記チャネルストップと一体に形成されていることが好ましい。前記複数の画素は、前記2種類の焦点検出用画素と、撮像にのみ用いられる通常画素であることが好ましい。前記複数の画素の全ては、前記2種類の焦点検出用画素であることが好ましい。第1画素列と第2画素列とを交互に配列することが好ましい。第1画素列は、前記一対の焦点検出用画素の一方である第1画素を第1の方向に一列に配列してなる。第2画素列は、他方である第2画素を前記第1の方向に一列に配列してなる。第1画素列と第2画素列とは、前記第1の方向に直交する第2の方向に交互に配列されている。また、本発明のデジタルカメラは、固体撮像素子と、画像処理部と、を備えることを特徴とする。固体撮像素子は、半導体基板と、半導体基板上に形成された不純物層と、不純物層の表層に形成された第1焦点検出用画素及び第2焦点検出用画素と、領域制御層と、を備える。第1及び第2焦点検出用画素は、光学系により結像された被写体像を光電変換して信号電荷の生成及び蓄積を行うフォトダイオードを有する。これら第1及び第2焦点検出用画素は、AF制御用に位相差検出方式による前記光学系の焦点検出に用いられる撮像信号を生成する。また、第1及び第2焦点検出用画素は、第1画素列と第2画素列とを交互に配列したパターンで形成されている。第1画素列は、第1焦点検出用画素を第1の方向に一列に配列してなる。第2画素列は、第2焦点検出用画素を前記第1の方向に一列に配列してなる。第1画素列と第2画素列とは、前記第1の方向に直交する第2の方向に交互に配列されている。領域制御層は、前記半導体基板と前記第1及び第2焦点検出用画素との間に形成されている。この領域制御層は、2種類の焦点検出用画素のフォトダイオードの互いに対向する側の第1光電変換領域の厚みと、前記第1光電変換領域とは反対側の第2光電変換領域の厚みとのいずれか一方を他方よりも薄くする。画像処理部は、第1画像と第2画像とからなる視差画像を生成する。第1画像は、第1焦点検出用画素からの撮像信号によって構成される。第2画像は、第2焦点検出用画素からの撮像信号によって構成される。本発明の固体撮像素子及びデジタルカメラは、領域制御層によって、2種類の焦点検出用画素の各フォトダイオードの第1光電変換領域の厚みと第2光電変換領域の厚みとのいずれか一方を他方よりも薄く形成することで、転送電極などの下地の凹凸の影響を受けることなく2種類の焦点検出用画素を形成することができる。その結果、例えば右斜め上からの入射光に対する一方の焦点検出用画素の感度と、左斜め上からの入射光に対する他方の焦点検出用画素の感度との差がなくなる。また、領域制御層として不純物濃度が異なる領域が形成されたオーバーフローバリア層を用いることにより、半導体基板に印加する電圧の大きさを切り替えることで、各フォトダイオードの第1光電変換領域の厚みと第2光電変換領域の厚みとのいずれか一方を他方よりも薄く形成することができる。これにより、焦点検出時以外では、通常画素及び焦点検出用画素の光電変換領域の形状をほぼ同じにすることができるので、両画素の感度がほぼ等しくなる。その結果、従来のように焦点検出用画素の信号出力を補正する必要がなくなる。図1に示すように、デジタルカメラ10のCPU11は、シャッタボタンや各種操作ボタンからなる操作部12からの制御信号に基づき、図示しないメモリから読み出した各種プログラムやデータを逐次実行して、デジタルカメラ10の各部を統括的に制御する。レンズユニット14には、撮影レンズ15の他に、図示しないフォーカス機構、絞り機構などが組み込まれている。フォーカス機構は、撮影レンズ15に組み込まれたフォーカスレンズを移動してピント合せを行うAF処理を行う。絞り機構は、絞りの開口径を調節することで、CCD16に入射する被写体光の強度を調節する。フォーカス機構及び絞り機構は、レンズドライバ17を介してCPU11によって動作制御される。撮影レンズ15の背後にはCCD16が配置されており、撮影レンズ15からの被写体光を電気的な撮像信号に変換して出力する。CCD16には、CCDドライバ18が接続している。CCDドライバ18は、TGTimingGenerator19からの同期パルスによって駆動され、CCD16の電荷蓄積時間と電荷読み出し転送タイミングを制御する。CCD16から出力された撮像信号はAFE20に入力される。AFE20は、TG19から入力される同期パルスに基づき、CCD16の電荷読み出し転送動作と同期して作動する。このAFE20は、CDS相関二重サンプリング回路、AGC自動ゲイン調整アンプ、A/D変換器から構成されている。CDS回路は、相関二重サンプリングを行って撮像信号からノイズを除去する。AGC回路は、CPU11によって設定された撮影感度に応じたゲインで撮像信号を増幅する。A/D変換器は、AGC回路からのアナログの撮像信号をデジタルな画像信号に変換して出力する。画像処理部21は、AFE20から入力された画像信号に対して階調変換、ホワイトバランス補正、γ補正処理、YC変換処理などの各種処理を施して画像データを生成する。AF検出部22は、AFE20から入力された画像信号を基に、被写体に撮影レンズ15のピントを合致させるためのフォーカス調整量を求める。CPU11は、AF検出部22が求めたフォーカス調整量に基づき、レンズドライバ17を制御してAF処理を実行する。圧縮伸長処理回路23は、画像処理部21で処理された画像データに対して圧縮処理を施す。また、圧縮伸長処理回路23は、メディアI/F24を介してメモリカード25から得られた圧縮画像データに対して伸長処理を施す。メディアI/F24は、メモリカード25に対する画像データの記録及び読み出しなどを行う。表示部26は、液晶ディスプレイなどからなり、スルー画像や再生画像などを表示する。CCDドライバ18には、基板電圧印加回路27が設けられている。基板電圧印加回路27は、CCD16を構成する半導体基板29図3参照に対して電圧の印加を行う。この電圧の印加は、撮影開始前の電子シャッタ期間やAF処理時などに行われる。図2に示すようにCCD16は、複数の画素30と、複数の垂直電荷転送部VCCD31と、水平電荷転送部HCCD32と、出力部33とを有している。各画素30は、半導体基板29上に2次元配列されており、被写体光を光電変換して信号電荷を発生する。各VCCD31は、各画素30で発生した信号電荷を図中垂直方向に転送する。HCCD32は、各VCCD31の端部に接続されており、VCCD31の各々を転送されてきた信号電荷を、図中水平方向に転送する。出力部33は、HCCD32から転送されてきた信号電荷を電圧信号に変換して出力する。各画素30は、ハニカム配列に並べられている。また、各画素30の1列ごとに1つのVCCD31が設けられている。各画素30の各列とそれに対応するVCCD31との間には、図中に矢印で模式的に示した読み出しチャネルが形成されている。露光期間中に各画素30で発生して蓄積された信号電荷は、読み出しチャネルを介して、VCCD31に読み出される。VCCD31は、半導体基板29の表層に、各画素30の間を通るように蛇行して形成されている。また、半導体基板29の表面上には垂直転送電極35が設けられている。垂直転送電極35は、VCCD31を図中水平方向に横切り、かつ各画素30を避けるように蛇行した第1~第4垂直転送電極35a~35dが図中垂直方向に交互に配列されてなる。VCCD31は、第1~第4垂直転送電極35a~35dにそれぞれ印加される4相の垂直転送パルスによって転送駆動される。HCCD32は、その上に設けられた複数の水平転送電極図示せずに印加される2相の水平転送パルスによって転送駆動される。出力部33は、HCCD32の端部に接続されている。この出力部33は、電荷を電圧に変換するフローティングディフュージョン部と、ソースフォロア回路とからなるFDアンプにより構成される。各画素30は、通常画素30Nと、第1焦点検出用画素30Rと、第2焦点検出用画素30Lとで構成されている。各画素30N,30R,30Lは、それぞれ所定パターンで配列されており、それぞれ入射した光を信号電荷に変換して蓄積するPDなどから構成されている。通常画素30Nは、スルー画表示時や撮影実行時などに画像形成を行うための画素である。第1及び第2焦点検出用画素30R,30Lは、位相差方式のAF以下、単にAFというを行うための画素である。また、第1及び第2焦点検出用画素30R,30Lは画像形成にも用いられる。第1及び第2焦点検出用画素30R,30Lは、AF処理時にそれぞれ異なる所定の方向からの入射光に対して感度が高くなる。図3において、n型第1導電型シリコンからなる半導体基板29Nsubの表層にはp型第2導電型のオーバーフローバリア層以下、単にOFB層という38が形成されている。OFB層38上には、本発明の不純物層に相当するp-型の低不純物濃度層以下、単に低濃度層という39が形成されている。低濃度層39の表層には、n型層からなり、通常画素30N、第1焦点検出用画素30R、及び第2焦点検出用画素30Lをそれぞれ構成するPD40N、PD40R、PD40Lが形成されている。各PD40N,40R,40Lの一方の側方には、低濃度層39の表層部からなる読み出しチャネル41を介して、n型層からなるVCCD31が形成されている。各PD40N,40R,40Lの他方の側方には、p型層からなるチャネルストップ42を介して隣接画素に属するVCCD31が形成されている。低濃度層39上には、例えば酸化シリコンSiO2からなる光透過性のゲート絶縁膜44が形成されている。ゲート絶縁膜44上には、各PD40N,40R,40Lの上方に位置する部分に、例えば窒化シリコンSiNを含む光透過性の反射防止膜46が形成されている。また、ゲート絶縁膜44上には、VCCD31、読み出しチャネル41、及びチャネルストップ42の略直上を覆うように、ポリシリコンなどからなる第1~第4垂直転送電極35a~35dが形成されている。第1~第4垂直転送電極35a~35dは、VCCD31を駆動して電荷転送を行わせる駆動電極として機能する。また、第1及び第3垂直転送電極35a,35cは、読み出しチャネル41を駆動して電荷読み出しを行わせる読出し電極としても機能する。ゲート絶縁膜44及び反射防止膜46上には、第1~第4垂直転送電極35a~35dを覆うように、例えばタングステンなどからなる遮光膜47が形成されている。遮光膜47には、各PD40N,40R,40Lの直上位置に開口部が形成され、それ以外の領域を遮光している。遮光膜47上には、表面が平坦な光透過性の平坦化層48が形成されている。この平坦化層48上には、カラーフィルタ49が形成されている。さらにカラーフィルタ49上には、各PD40N,40R,40Lの直上位置にマイクロレンズ50が形成されている。CCD16は、各PD40N,40R,40Lへの信号電荷蓄積を行う前の電子シャッタ期間に各PD40N,40R,40Lに残留した信号電荷を、半導体基板29へ排出する縦型オーバーフロードレイン構造を有している。OFB層38は、各PD40N,40R,40Lに蓄積された信号電荷に対する電位障壁となる。半導体基板29は、OFB層38の電位障壁を超えて流入した信号電荷を吸収する。OFB層38は、p型不純物層であり、不純物の濃度が異なる高濃度バリア層第1バリア層38aと低濃度バリア層第2バリア層38bとで構成されている。高濃度バリア層38aは、低濃度バリア層38bよりも不純物濃度が高いので、信号電荷に対する電位障壁のレベルが高くなる。この高濃度バリア層38aは、1組のPD40R,40Lの光電変換領域の互いに対向する側の第1光電変換領域52Ra,52Laの下方に形成されている。低濃度バリア層38bは、高濃度バリア層38a以外の領域に形成されている。低濃度バリア層38bは、高濃度バリア層38aよりも不純物濃度が低いので、信号電荷に対する電位障壁のレベルが低くなる。なお、ここでいう光電変換領域とは、光を電荷に変換して蓄積する領域である。OFB層38は、例えば不純物の注入量や注入速度等を制御するなどの各種方法を用いて形成される。これにより、PD40R,40Lの第1光電変換領域52Ra,52Laの下方に位置するOFB層38の不純物濃度が高くなる。また逆に、第1光電変換領域52Ra,52Laとはそれぞれ反対側の第2光電変換領域52Rb,52Lbの下方に位置するOFB層38の不純物濃度が低くなる。半導体基板29には、基板電圧印加回路27から電圧が印加される。基板電圧印加回路27は、半導体基板29への印加電圧の大きさを切り替えることで、OFB層38の電位障壁のレベルを変化させる。OFB層38は、高濃度バリア層38aと低濃度バリア層38bとからなるため、各層で電位障壁のレベル変化の特性が異なる。低濃度バリア層38bは高濃度バリア層38aに比べて電位障壁のレベル変化が生じやすい。従って、信号電荷に対する電位障壁の電位極大点K図4、図5参照は、半導体基板29への印加電圧に応じて、低濃度バリア層38bでは容易に移動するが、高濃度バリア層38aでは移動し難くなる。基板電圧印加回路27から半導体基板29への印加電圧は、電子シャッタ期間にはVhighに設定され、AF処理時にはVhighよりも低いVmid第1の電圧に設定され、信号電荷蓄積期間であるスルー画表示時や撮影実行時などの画像形成時にはVmidよりも低いVlow第2の電圧に設定される。Vhighは、各PD40N,40R,40Lに蓄積される信号電荷がすべて半導体基板29へ排出されるように、電位極大点KをPD40N,40R,40Lの表面側まで移動させる電圧値である。Vmidは、PD40R,40Lの一部の領域で生成された信号電荷が半導体基板29へ排出されるように、電位極大点Kを移動させる電圧値である。Vlowは、各PD40N,40R,40Lからの電荷の排出が行われないように、電位極大点KをOFB層38から移動させない電圧値である。次に、上記構成のCCD16の作用について説明を行う。図4に示すように画像形成時には、基板電圧印加回路27から半導体基板29に印加する電圧がVlowに設定される。この場合に各濃度バリア層38a,38bの電位障壁は、各PD40N,40R,40Lから半導体基板29への信号電荷の排出を阻止するレベルで維持される。また、各濃度バリア層38a,38bの電位極大点K点線で表示の位置もほぼ等しくなる。このため、PD40Nの光電変換領域と、PD40R,40Lの各光電変換領域との形状には差が生じない。これにより、通常画素30Nと、第1及び第2焦点検出用画素30R,30Lとの感度が等しくなる。その結果、画像形成時に、従来のように第1及び第2焦点検出用画素30R,30Lの信号出力を補正する必要がなく、通常画素30N、第1及び第2焦点検出用画素30R,30Lの撮像信号から1フレーム分の画像データが作成される。図5に示すようにAF処理時には、基板電圧印加回路27から半導体基板29に印加する電圧がVmidに設定される。これにより、不純物濃度が低い低濃度バリア層38bでは電位障壁が低下するとともに、電位極大点KがCCD16の表面側に移動する。このため、第2光電変換領域52Rb,52Lbのそれぞれ低濃度バリア層38b側の部分、より具体的には電位極大点Kよりも低濃度バリア層38b側の部分網掛け線で表示で発生した信号電荷が半導体基板29へ排出される。このため、第2光電変換領域52Rb,52Lbでは、CCD16の表面側の部分で発生した信号電荷が蓄積される。一方、不純物濃度が高い高濃度バリア層38aの電位障壁のレベルはほぼ変わらず、電位極大点KもCCD16の表面側へ移動しないか、あるいは僅かに表面側に移動する。この場合には、第1光電変換領域52Ra,52Laから半導体基板29への信号電荷の排出は阻止される。このため、第1光電変換領域52Ra,52Laでは、その全領域で発生した信号電荷が蓄積される。AF処理時には、PD40R,40Lの第1光電変換領域52Ra,52Laの半導体基板垂直方向の厚み以下、単に厚みというに対して、第2光電変換領域52Rb,52Lbの厚みが薄くなる。このため、PD40R,40Lの光電変換領域がそれぞれ非対称形状になる。これにより、第1焦点検出用画素30Rは、図中右斜め上からの入射光IRに対して感度が高くなる。逆に第2焦点検出用画素30Lは、図中左斜め上からの入射光ILに対して感度が高くなる。また、CCD16の製造工程では、各垂直転送電極35a~35dの形成前にOFB層38の形成を行うので、各濃度バリア層38a,38bの領域などが凹凸のある下地の影響を受けて変わることはない。その結果、入射光IRに対する第1焦点検出用画素30Rの感度と、入射光ILに対する第2焦点検出用画素30Lの感度との差がなくなる。画像処理部21は、第1焦点検出用画素30Rの撮像信号によって構成される画像以下、第1焦点検出用画像というと、第2焦点検出用画素30Lの撮像信号によって構成される画像第2焦点検出用画像というとを生成する。第1焦点検出用画像と第2焦点検出用画像とは、撮影レンズ15の合焦状態に応じて左右方向にシフトする。AF検出部22は、第1焦点検出用画像と第2焦点検出用画像とのずれ方向及び両画像間のずれ量を検知することで撮影レンズ15のフォーカス調整量を求める。そして、このフォーカス調整量に基づき、CPU11はレンズドライバ17を制御してAF処理を実行する。なお、位相差方式のAFについては、特許第2959142号などに詳細に説明されている。電子シャッタ期間には、基板電圧印加回路27から半導体基板29に印加する電圧がVhighに設定されて、各PD40N,40R,40Lに蓄積される信号電荷が全て半導体基板29へ排出される。なお、上述のVlow、Vmid、及びVhighの大きさは、例えば、CCD16の構造やその各部の材料、形状、厚みなどに応じて、実験やシミュレーション等で決定される。次に、図6を用いて本発明の第2実施形態のCCD59について説明を行う。上記第1実施形態のCCD16では、不純物の濃度が異なるOFB層38を形成することによって、各焦点検出用画素30R,30Lがそれぞれ入射光IR,ILに対して感度が高くなる。これに対してCCD59では、第1焦点検出用画素60Rと第2焦点検出用画素60Lとの間のチャネルストップ以下、単にCSというの形状を変えることにより、各焦点検出用画素60R,60Lがそれぞれ入射光IR,ILに対して感度が高くなるようする。CCD59は、一対の焦点検出用画素60R,60Lの形成位置と、各焦点検出用画素30R,30Lの間に位置するCS61ドットで表示の形状と、各焦点検出用画素60R,60LのPD62R,62Lの形状と、が第1実施形態のCCD16と異なる点を除けば、CCD16と基本的には同じ構成である。このため、CCD16と機能構成上同一のものについては、同一符号を付してその説明は省略する。本発明の領域制御層に相当するCS61は、p型不純物層である。CS61は、PD62Rの第1光電変換領域63RaとOFB層64との間に位置する第1領域制御部61Rと、PD62Lの第1光電変換領域63LaとOFB層64との間に位置する第2領域制御部61Lと、VCCD31とPD62Lとの間に位置するCS本体部61Cとからなる。第1領域制御部61Rは、その上面URが第2光電変換領域63Rbの底面BRよりも上方に位置するように形成されている。これにより、PD62Rは、その第1光電変換領域63Raの厚みが第2光電変換領域63Rbの厚みよりも薄くなるような非対称形状になる。このため、PD62Rは右斜め上からの入射光IRに対して感度が高くなる。第2領域制御部61Lは、その上面ULが第2光電変換領域63Lbの底面BLよりも上方に位置するように形成されている。これにより、PD62Lは、その第1光電変換領域63Laの厚みが第2光電変換領域63Lbの厚みよりも薄くなるような非対称形状になる。このため、PD62Lは左斜め上からの入射光ILに対して感度が高くなる。CCD59では、各焦点検出用画素60R,60Lがそれぞれ入射光IR,ILに対して感度が高くなる。このため、第1実施形態と同様に、第1及び第2焦点検出用画素60R,60Lの撮像信号によってそれぞれ構成される第1及び第2焦点検出用画像に基づきAF処理を実行することができる。CS61及びPD62R,62Lの形成は、各垂直転送電極35a~35dの形成前に行われるため、第1実施形態と同様に下地の凹凸の影響を受けない。その結果、入射光IRに対する第1焦点検出用画素60Rの感度と、入射光ILに対する第2焦点検出用画素60Lの感度との差を無くすことができる。上記第2実施形態では、CS61により各PD62R,62Lの光電変換領域の形状を制御しているが、各領域制御部61R,61LがCSと別体に形成されていてもよい。また、CS61の形状を変える代わりにCS42の形状を変えてもよい。上記各実施形態のCCD16,59において、ゲート絶縁膜44上に形成する電極や各種層などの各部の構成及び形状は、上記実施形態で挙げたものに限定されず、適宜変えてよい。また、CCD16,59の各半導体層の導電型を反転させp型をn型、n型をp型とする、信号電荷を電子ではなく正孔としても良い。上記第1実施形態では、第1光電変換領域52Ra,52Laの下方に高濃度バリア層38aを形成するとともに、第2光電変換領域52Rb,52Lbの下方に低濃度バリア層38bを形成しているが、両バリア層38a,38bの形成位置が逆であってもよい。上記各実施形態では、各画素がハニカム配列されたCCDについて説明を行ったが、各画素が正方格子状などに配列されたCCDにも本発明を適用することができる。例えば各画素を正方格子状に配列した場合に、全ての画素を第1及び第2焦点検出用画素30R,30Lで構成することにより、デジタルカメラ10は立体画像表示用のL,R視点画像を生成する単眼3Dカメラとして機能する。この場合に表示部26は、例えばレンチキュラレンズ図示せずを用いるレンチキュラ方式などの周知の立体表示方式で立体画像の再生表示を行う。図7に示すようにCCD70の全画素は、第1焦点検出用画素30Rを図中垂直方向第1の方向に配列した第1画素列71aと、第2焦点検出用画素30Lを図中垂直方向に配列した第2画素列71bとを、図中水平方向第2の方向に交互に配列してなる。第1実施形態と同様に、画像処理部21は、各第1焦点検出用画素30Rの撮像信号によって構成される第1焦点検出用画像と、各第2焦点検出用画素30Lの撮像信号によって構成される第2焦点検出用画像とを生成する。図5に示したOFB層38により、第1焦点検出用画素30Rは入射光IRに対して感度が高くなり、第2焦点検出用画素30Lは入射光ILに対して感度が高くなる。このため、第1焦点検出用画像と第2焦点検出用画像との間には視差が生じる。具体的には、第1焦点検出用画像がR視点画像となり、第2焦点検出用画像がL視点画像となる。CPU11は、CCD70から得られた第1及び第2焦点検出用画像をそれぞれ線状に分割した線状画像を交互に配置したストライプ画像データを生成し、このストライプ画像データを表示部26に出力する。表示部26のレンチキュラレンズの個々のレンズの下に、隣接する2つの線状画像が表示される。左眼と右眼とが、レンチキュラレンズを介して、視差のある第1焦点検出用画像と第2焦点検出用画像とをそれぞれ観察することで、立体画像を観察することができる。ここで、立体画像の表示方式はレンチキュラ方式に限られず、例えば視差バリア方式、パララックスバリア方式、アナグリフ方式、フレームシーケンシャル方式、ライトディレクション方式等の周知の各種立体表示方式を用いてよい。なお、図7では第1実施形態の第1及び第2焦点検出用画素30R,30Lで全画素を構成したCCD70を例に挙げて説明を行ったが、CCDの全画素を上記第2実施形態の第1及び第2焦点検出用画素60R,60Lで構成してもよい。図8に示すように、CCD73の全画素は、第1焦点検出用画素60Rを図中垂直方向に配列した第1画素列74aと、第2焦点検出用画素60Lを図中垂直方向に配列した第2画素列74bとを、図中水平方向に交互に配列してなる。図6に示したCS61により、第1焦点検出用画素60Rは入射光IRに対して感度が高くなり、第2焦点検出用画素60Lは入射光ILに対して感度が高くなる。このため、CCD70と同様に第1焦点検出用画像と第2焦点検出用画像との間には視差が生じる。これにより、表示部26で立体画像を観察することができる。なお、CCD70,73では、全画素が正方格子状に配列されているが、画素配列は特に限定されず、例えばハニカム配列などの任意の配列であってもよい。上記各実施形態では、第1焦点検出用画素30R,60Rと第2焦点検出用画素30L,60Lとを隣接して配置しているが、これらの間に通常画素30Nなどを配置しても良い。また、上記各実施形態ではCCDイメージセンサについて説明しているが、CMOSイメージセンサ等のその他の固体撮像素子においても本発明を適用することができる。"