所定のメモリ領域から所定のデバイスへのデータのダイレクトメモリアクセス転送の制御を行うDMA制御装置であって、外部デバイスから前記メモリ領域へのデータ転送を検出するデータ転送検出部と、前記データ転送検出部により前記メモリ領域への前記データ転送が検出された場合に、前記ダイレクトメモリアクセス転送の実行開始をDMAコントローラに指示するDMA実行指示部と、を備えることを特徴とするDMA制御装置。前記データ転送検出部は、前記外部デバイスが前記データ転送を行う前記メモリ領域の指定を受け付け、指定されたメモリ領域に対する前記データ転送を検出することを特徴とする請求項1に記載のDMA制御装置。前記データ転送検出部により前記データ転送が一定期間検出されない場合に、前記DMA実行指示部は、前記データ転送が無いことを示す信号を出力することを特徴とする請求項1または2に記載のDMA制御装置。前記データ転送検出部は、前記データ転送により転送されるデータの転送量が所定の値を超えたか否かを検出し、前記DMA実行指示部は、前記データ転送検出部により前記転送量が前記所定の値を超えたことが検出された場合に、前記ダイレクトメモリアクセス転送の実行開始を前記DMAコントローラに指示することを特徴とする請求項1~3のいずれか1項に記載のDMA制御装置。前記所定の値は、前記データ転送により転送されるデータを構成する各データブロックのデータサイズの値であり、前記データ転送検出部は、前記転送量が前記データサイズの値を超えたか否かを各データブロックについて検出し、前記DMA実行指示部は、各データブロックについて前記転送量が前記データサイズの値を超える度に、各データブロックに対する前記ダイレクトメモリアクセス転送の実行開始を前記DMAコントローラに指示することを特徴とする請求項4に記載のDMA制御装置。請求項1~5のいずれか1項に記載のDMA制御装置を備える画像形成装置。所定のメモリ領域から所定のデバイスへのダイレクトメモリアクセス転送の制御を行うDMA制御方法であって、外部デバイスから前記メモリ領域へのデータ転送を検出するデータ転送検出ステップと、前記データ転送検出ステップにおいて前記メモリ領域への前記データ転送が検出された場合に、前記ダイレクトメモリアクセス転送の実行開始をDMAコントローラに指示するDMA実行指示ステップと、を含むことを特徴とするDMA制御方法。しかしながら、外部デバイスから入力されるデータを、外部デバイスのホストコントローラが一旦メモリに記憶し、DMAコントローラが、画像処理を行う処理部に、メモリに記憶されたデータをDMAにより転送する場合、メモリに対するデータの記憶処理にDMAコントローラは関与しないため、DMAコントローラは、どの時点で上記転送を開始すべきかを判定することが困難である。DMAコントローラに上記転送を開始させるためには、ホストコントローラは、メモリに対するデータの記憶を完了した後、画像形成装置のCPUCentralProcessingUnitにデータの記憶を完了したことを通知し、その通知を受けたCPUがDMAコントローラにデータ転送を開始するように指示する処理などが必要となる。そのため、たとえDMAによる転送に特許文献1、あるいは、特許文献2に開示された技術を適用することとしても、ホストコントローラとCPUとの間の通信処理が必要となり、大きなオーバーヘッドが生じるので、データの転送を効率的に行うことができない。本発明は、上記課題に鑑み、大きなオーバーヘッドを生じさせることなく、データのDMA転送を効率的に行うことができるDMA制御装置、そのDMA制御装置を備える画像形成装置、および、DMA制御方法を提供することを目的とする。上記課題を解決する為に、本発明の第1の技術手段は、所定のメモリ領域から所定のデバイスへのデータのダイレクトメモリアクセス転送の制御を行うDMA制御装置であって、外部デバイスから前記メモリ領域へのデータ転送を検出するデータ転送検出部と、前記データ転送検出部により前記メモリ領域への前記データ転送が検出された場合に、前記ダイレクトメモリアクセス転送の実行開始をDMAコントローラに指示するDMA実行指示部と、を備えることを特徴とする。本発明の第2の技術手段は、第1の技術手段において、前記データ転送検出部は、前記外部デバイスが前記データ転送を行う前記メモリ領域の指定を受け付け、指定されたメモリ領域に対する前記データ転送を検出することを特徴とする。本発明の第3の技術手段は、第1または第2の技術手段において、前記データ転送検出部により前記データ転送が一定期間検出されない場合に、前記DMA実行指示部は、前記データ転送が無いことを示す信号を出力することを特徴とする。本発明の第4の技術手段は、第1~第3のいずれか1つの技術手段において、前記データ転送検出部は、前記データ転送により転送されるデータの転送量が所定の値を超えたか否かを検出し、前記DMA実行指示部は、前記データ転送検出部により前記転送量が前記所定の値を超えたことが検出された場合に、前記ダイレクトメモリアクセス転送の実行開始を前記DMAコントローラに指示することを特徴とする。本発明の第5の技術手段は、第4の技術手段において、前記所定の値は、前記データ転送により転送されるデータを構成する各データブロックのデータサイズの値であり、前記データ転送検出部は、前記転送量が前記データサイズの値を超えたか否かを各データブロックについて検出し、前記DMA実行指示部は、各データブロックについて前記転送量が前記データサイズの値を超える度に、各データブロックに対する前記ダイレクトメモリアクセス転送の実行開始を前記DMAコントローラに指示することを特徴とする。本発明の第6の技術手段は、第1~第5のいずれか1つに記載のDMA制御装置を画像形成装置が備えることを特徴とする。本発明の第7の技術手段は、所定のメモリ領域から所定のデバイスへのダイレクトメモリアクセス転送の制御を行うDMA制御方法であって、外部デバイスから前記メモリ領域へのデータ転送を検出するデータ転送検出ステップと、前記データ転送検出ステップにおいて前記メモリ領域への前記データ転送が検出された場合に、前記ダイレクトメモリアクセス転送の実行開始をDMAコントローラに指示するDMA実行指示ステップと、を含むことを特徴とする。本発明によれば、外部デバイスからメモリの所定のメモリ領域へのデータ転送を検出した場合に、ダイレクトメモリアクセス転送の実行開始をDMAコントローラに指示することとしたので、大きなオーバーヘッドを生じさせることなく、データのDMA転送を効率的に行うことができる。以下、本発明の実施形態について図面を参照して詳細に説明する。まず、本発明に係るDMA制御装置の構成の一例について説明する。図1は、DMA制御装置27を備える画像処理システム10の構成の一例を示す図である。この画像処理システム10は、例えば、プリンタやコピー機、FAX装置、MFPMultiFunctionPeripheralなどの画像形成装置に搭載されるシステムである。図1に示すように、画像処理システム10は、コントローラボード20、メモリ30、外部デバイス40を備える。コントローラボード20は、画像処理を制御する制御ボードである。メモリ30は、複数のブロックに分割された画像データなどを記憶するDRAMDynamicRandomAccessMemoryなどのメモリである。外部デバイス40は、画像データを複数のブロックに分割し、ブロックごとに画像データをメモリ30に記憶するデバイスである。コントローラボード20は、CPUCentralProcessingUnit21、汎用DMADirectMemoryAccessコントローラ22、画像処理部23、圧縮伸長処理部24、入出力インターフェース部25、メモリコントローラ26、DMA制御装置27を備える。CPU21は、コントローラボード20上の各機能部を制御する制御部である。このCPU21は、メモリ30にデバイス例えば、外部デバイス40などがアクセスするために必要なパラメータをそのデバイスから取得し、そのパラメータを後に説明するDMA制御装置27のレジスタ図示せずに設定する処理を行う。ここで、メモリ30にデバイスがアクセスするために必要なパラメータとは、メモリ30にデータを転送するデバイス、そのデバイスが画像データを書き込むメモリ30のメモリ領域、そのデバイスが送信する画像データのブロックサイズ、そのデバイスが送信する画像データのブロック数、DMA制御装置27がダイレクトメモリアクセスの実行開始を指示する画像処理DMAコントローラ23aの情報である。汎用DMAコントローラ22は、CPU21を介さずに、コントローラボード20上に搭載されたメモリ図示せず間、あるいは、メモリ30とコントローラボード20上に搭載されたメモリとの間でDMA転送を行う処理部である。画像処理部23は、メモリ30に記憶された画像データに対して、画像処理を行う処理部である。この画像処理部23は、画像処理DMAコントローラ23a、画像処理専用メモリ23bを備える。画像処理DMAコントローラ23aは、CPU21を介さずに、メモリ30から画像処理専用メモリ23bに画像データのDMA転送を行う処理部である。圧縮伸長処理部24は、画像処理部23により画像処理がなされた画像の符号化、および、復号化を行う処理部である。この圧縮伸長処理部24は、圧縮伸長処理DMAコントローラ24a、圧縮伸長処理専用メモリ24bを備える。圧縮伸長処理DMAコントローラ24aは、CPU21を介さずに、メモリ30から画像処理専用メモリ24bに、画像処理部23により画像処理がなされた画像データのDMA転送を行う処理部である。入出力インターフェース部25は、外部デバイス40と通信を行うインターフェースである。この入出力インターフェース部25は、例えば、PCIExpressにより通信を行う。メモリコントローラ26は、メモリ30に対する外部デバイス40からのアクセスを制御する処理部である。DMA制御装置27は、DMAコントローラのDMA転送を制御する装置である。このDMA制御装置27は、データ転送検出部27a、および、DMA実行指示部27bを備える。データ転送検出部27aは、画像データを転送するデバイスとしてCPU21により設定された外部デバイス40からメモリ30への画像データの転送を検出する処理部である。このデータ転送検出部27aは、上述したDMA制御装置27内のレジスタ図示せずを介して、外部デバイス40が画像データを書き込むメモリ30のメモリ領域の指定を受け付ける。そして、データ転送検出部27aは、指定されたメモリ領域に対する画像データの転送を検出する。これにより、たとえ複数の処理すべき画像データが外部デバイス40から転送された場合でも、各画像データの転送を区別して、処理対象とする画像データの転送のみを検出することができる。DMA実行指示部27bは、データ転送検出部27aにより外部デバイス40からメモリ30への画像データの転送が検出された場合に、メモリ30に記憶された画像データの画像処理専用メモリ23bへのDMA転送の実行開始を、DMA転送の実行開始を指示する対象としてCPU21により設定された画像処理DMAコントローラ23aに指示する処理部である。また、DMA実行指示部27bは、外部デバイス40による画像データの転送にエラーが発生し、データ転送検出部27aにより画像データの転送が一定期間検出されない場合に、画像データの転送が無いことを示す信号をCPU21に出力する処理を行う。この通知を受けたCPU21は、例えば、外部デバイス40に対して画像データを再送するよう要求する処理などを行う。なお、本実施形態のように、画像データが複数のデータブロックに分割されて転送される場合、データ転送検出部27aは、データの転送量がデータブロックのサイズを超えたか否かを検出する。このデータブロックは、画像処理部23および圧縮伸長処理部24が、画像処理および圧縮伸長処理を実行することが可能な最小サイズのデータのブロックである。そして、DMA実行指示部27bは、各データブロックについて、データの転送量がデータブロックのサイズの値を超える度に、画像処理DMAコントローラ23aに対してDMA転送の実行開始を指示する。このように、DMA実行指示部27bが、外部デバイス40による画像データの転送にエラーが発生し、画像データの転送が一定期間ない場合に、画像データの転送がないことを示す信号を出力することにより、CPU21などにシステムの停止を防ぐために適切な処理を実行させることが可能となる。また、DMA実行指示部27bが、各データブロックについて、データの転送量がデータブロックのサイズの値を超える度に、画像処理DMAコントローラ23aに対してDMA転送の実行開始を指示することにより、画像処理が実行可能なデータ量がメモリ30に記憶される度に、画像処理部23の画像処理専用メモリ23bへのデータのDMA転送が実行されるので、画像処理部23がアイドリング状態となることなく、画像処理部23に画像処理を効率的に実行させることができる。ここで、本実施形態に係るDMA制御処理においては、画像データのやり取りは、メモリ30、外部デバイス40、画像処理部23、圧縮伸長処理部24との間で以下のようにして行われる。図2は、本実施形態に係るDMA制御処理における画像データのやり取りについて説明する図である。図2に示すように、まず、画像データは、外部デバイス40からメモリ30に転送され、メモリ30に記憶される図2のa。データ転送検出部27aは、この画像データの転送を検出した場合に、画像処理部23に備わる画像処理DMAコントローラ23aに対して、メモリ30から画像処理用専用メモリ23bに画像データを転送するように指示をする。その指示に従い、画像処理DMAコントローラ23aは、メモリ30から画像処理部23に画像データを転送する図2のb。そして、画像処理部23により画像データの画像処理が行われると、画像処理がなされた画像データはメモリ30に記憶される図2のc。そして、画像処理部23は、圧縮伸長処理部24の圧縮伸長処理DMAコントローラ24aに対して、画像処理実行後の画像データをメモリ30に格納したことを通知する。その通知を受け取った圧縮伸長処理DMAコントローラ24aは、メモリ30に格納された画像処理実行後の画像データをDMA転送により圧縮伸長処理専用メモリ24bに転送する図2のd。その後、圧縮伸長処理部24は、画像処理実行後の画像データの符号化処理を行い、符号化処理がなされた画像データをメモリ30に記憶する図2のe。つぎに、本発明に係るDMA制御処理の処理手順の一例について説明する。図3、図4は、本発明に係るDMA制御処理の処理手順の一例を示すフローチャートである。図3に示すように、まず、CPU21は、外部デバイス40がメモリ30にアクセスするために必要なパラメータをDMA制御装置27のレジスタに設定するステップS101。ここで、外部デバイス40がメモリ30に対するアクセスに必要なパラメータとは、メモリ30にデータを転送する外部デバイス40、外部デバイス40が画像データを書き込むメモリ30のメモリ領域、外部デバイス40が送信する画像データのブロックサイズ、外部デバイス40が送信する画像データのブロック数、DMA制御装置27がダイレクトメモリアクセスの実行開始を指示する画像処理DMAコントローラ23aの情報である。その後、データ転送検出部27aは、転送サイズカウンタ、転送ブロック数カウンタの値を0に設定するステップS102。そして、データ転送検出部27aは、ステップS101で設定されたメモリ領域に対する外部デバイス40からのデータ転送の監視を開始するステップS103。そして、データ転送検出部27aは、ステップS101で設定されたメモリ領域に対して、外部デバイス40からのデータ転送が所定時間内にあったか否かを判定するステップS104。ステップS101で設定されたメモリ領域に対する外部デバイス40からのデータ転送が所定時間内になかった場合ステップS104においてNOの場合、DMA実行指示部27bは、ステップS101で設定されたメモリ領域に対する外部デバイス40からのデータ転送がないことをCPU21に通知するステップS106。この通知を受けたCPU21は、例えば、外部デバイス40に対して画像データを再送するよう要求する処理などを行う。そして、図4に示すように、データ転送検出部27aは、データ転送の監視を終了しステップS111、このDMA制御処理は終了する。図3のステップS104において、ステップS101で設定されたメモリ領域に対する外部デバイス40からのデータ転送が所定時間内にあった場合ステップS104においてYESの場合、データ転送検出部27aは、転送された画像データのサイズの分だけ転送サイズカウンタの値を増加させるステップS105。その後、図4に示すように、データ転送検出部27aは、転送サイズカウンタの値が、図3のステップS101で設定されたブロックサイズ未満であるか否かを判定するステップS107。転送サイズカウンタの値が、図3のステップS101で設定されたブロックサイズ未満である場合ステップS107においてYESの場合、図3のステップS104に移行して、それ以後の処理が実行される。転送サイズカウンタの値が、図3のステップS101で設定されたブロックサイズ未満でない場合ステップS107においてNOの場合、DMA実行指示部27bは、メモリ30に記憶された画像データのデータブロックに対するDMA転送の実行開始を、画像処理DMAコントローラ23aに指示することにより、画像処理DMAコントローラ23aを起動するステップS108。これにより、メモリ30に記憶された画像データの1つのデータブロックが画像処理専用メモリ23bにDMA転送により転送され、そのデータブロックに対する画像処理が画像処理部23によりなされる。ステップS108の処理の後、データ転送検出部27aは、転送ブロック数カウンタの値を1増加させるステップS109。そして、データ転送検出部27aは、転送ブロック数カウンタの値が、図3のステップS101で設定された画像データのブロック数以下であるか否かを判定するステップS110。転送ブロック数カウンタの値が、ステップS101で設定された画像データのブロック数以下である場合ステップS110においてYESの場合、データ転送検出部27aは、転送サイズカウンタの値を0に設定するステップS112。そして、図3のステップS104に移行して、それ以後の処理が実行される。転送ブロック数カウンタの値が、ステップS101で設定された画像データのブロック数以下でない場合ステップS110においてNOの場合、データ転送検出部27aは、データ転送の監視を終了しステップS111、このDMA制御処理は終了する。以上本発明の実施形態について説明したが、本発明は上述した実施形態に限定されず、本発明の要旨を逸脱しない範囲内で各種の変形、修正が可能である。例えば、上記実施形態では、画像処理部23が画像処理DMAコントローラ23aを備えることとしたが、画像処理DMAコントローラ23aは、画像処理部23とは独立に設けられることとしてもよい。また、圧縮伸長処理部24が圧縮伸長処理DMAコントローラ24aを備えることとしたが、圧縮伸長処理DMAコントローラ24aは、圧縮伸長処理部24とは独立に設けられることとしてもよい。