光源を点灯制御することによって出射される光ビームを所定の方向に走査することによって感光体に静電潜像を形成し、前記静電潜像を現像することによって画像を形成する画像形成装置において、入力画像信号を、前記光源を点灯させるための第1のビットデータと前記光源を消灯させるための第2のビットデータのうち少なくとも一方を含む複数のビットの画素データに変換する変換手段と、前記所定の方向の画像の長さを補正するために、前記画素データに対してビットデータの挿入及び削除の少なくとも一方を実行することによって補正後画素データを生成するデータ補正手段と、前記補正後画素データに応じて前記光源を点灯制御する駆動手段とを有し、前記データ補正手段は、前記感光体の所定の範囲を露光するための所定のビット数の画像データに関して、前記画素データから前記補正後画素データを生成する場合の前記所定のビット数に対する前記第1のビットデータ及び前記第2のビットデータの割合の変化量が最も小さくなるように前記第1又は前記第2のビットデータの挿抜処理を実行することを特徴とする画像形成装置。前記データ補正手段は、前記画素データに対して1ビットデータの挿抜を行う際、前記画素データに含まれる前記第1のビットデータのビット数が前記第2のビットデータのビット数よりも大きい場合、前記第1のビットデータと同一のビットデータを前記画素データに対して挿抜処理し、前記画素データに含まれる前記第1のビットデータのビット数が前記第2のビットデータのビット数よりも小さい場合、前記第2のビットデータと同一のビットデータを前記画素データに対して挿抜処理して前記補正後画素データを生成するようにしたことを特徴とする請求項1記載の画像形成装置。前記データ補正手段は、前記画素データに対して複数のビットデータの挿抜を行う際、前記第1及び第2のビットデータの少なくともと一方の挿抜処理を行って前記補正後画素データを生成するようにしたことを特徴とする請求項1記載の画像形成装置。補正前の画素データにおいて前記第1及び前記第2のビットデータのビット数が同数である際、前記データ補正手段は前記第1及び前記第2のビットデータのうち予め定められたビットデータの挿抜処理を行うことを特徴とする請求項2又は3記載の画像形成装置。前記データ補正手段は、前記画素データに含まれる階調情報及び属性情報に基づいて前記画素データに対して挿抜処理すべきビットデータの位置を決定することを特徴とする請求項1~4いずれか1項記載の画像形成装置。前記画素データは予め設定された主走査方向の幅によって規定されており、前記挿抜処理を行う際、前記データ補正手段は前記主走査方向のラインの途中で前記挿入及び前記削除を切り替えることを特徴とする請求項1~5いずれか1項記載の画像形成装置。光源を点灯制御することによって出射される光ビームを所定の方向に走査することによって感光体に静電潜像を形成し、前記静電潜像を現像することによって画像を形成する画像形成装置に用いられ、前記感光体の前記所定の方向における前記画像の倍率を補正するための倍率補正方法において、入力画像信号を、前記光源を点灯させるための第1のビットデータと前記光源を消灯させるための第2のビットデータのうち少なくとも一方を含む複数のビットの画素データに変換する変換ステップと、前記所定の方向の画像の長さを補正するために、前記画素データに対してビットデータの挿入及び削除の少なくとも一方を実行することによって補正後画素データを生成するデータ補正ステップと、前記補正後画素データに応じて前記光源を点灯制御する駆動ステップとを有し、前記データ補正ステップでは、前記感光体の所定の範囲を露光するための所定のビット数の画像データに関して、前記画素データから前記補正後画素データを生成する場合の前記所定のビット数に対する前記第1のビットデータ及び前記第2のビットデータの割合の変化量が最も小さくなるように前記第1又は前記第2のビットデータの挿抜処理を行うことを特徴とする倍率補正方法。光源を点灯制御することによって出射される光ビームを所定の方向に走査することによって感光体に静電潜像を形成し、前記静電潜像を現像することによって画像を形成する画像形成装置に用いられ、前記感光体の前記所定の方向における前記画像の倍率を補正するための倍率補正プログラムにおいて、前記画像形成装置が備えるコンピュータに、入力画像信号を、前記光源を点灯させるための第1のビットデータと前記光源を消灯させるための第2のビットデータのうち少なくとも一方を含む複数のビットの画素データに変換する変換ステップと、前記所定の方向の画像の長さを補正するために、前記画素データに対してビットデータの挿入及び削除の少なくとも一方を実行することによって補正後画素データを生成するデータ補正ステップと、前記補正後画素データに応じて前記光源を点灯制御する駆動ステップとを実行させ、前記データ補正ステップでは、前記感光体の所定の範囲を露光するための所定のビット数の画像データに関して、前記画素データから前記補正後画素データを生成する場合の前記所定のビット数に対する前記第1のビットデータ及び前記第2のビットデータの割合の変化量が最も小さくなるように前記第1又は前記第2のビットデータの挿抜処理を行うことを特徴とする倍率補正プログラム。請求項8に記載の倍率補正プログラムが記録されたコンピュータに読み取り可能な記録媒体。光源を点灯制御することによって出射される光ビームを所定の方向に走査することによって感光体に静電潜像を形成し、前記静電潜像を現像することによって画像を形成する画像形成装置において、前記所定の方向における前記画像の長さを補正するために、前記画像を示す画像データを規定する画素に対して当該画素よりも小さい補助画素片の挿入及び削除の少なくとも一方を行って補正後画素とする画素補正手段と、前記補正後画素に応じて前記光源を点灯制御する制御手段とを有し、前記画素補正手段は、前記補助画素片の挿抜を行う際、前記所定の方向における走査線の線幅の変化量が前記補助画素片の挿抜前の線幅に比べて小さくなるように前記補助画素片の挿抜を実行することを特徴とする画像形成装置。前記画素補正手段は、前記画素に含まれる階調情報及び属性情報に基づいて前記画素に対して挿抜処理すべき補助画素片の位置を決定することを特徴とする請求項1記載の画像形成装置。前記画素は予め設定された主走査方向の幅によって規定されており、前記挿抜を行う際、前記画素補正手段は前記主走査方向の走査線の途中で前記挿入及び前記削除を切り替えることを特徴とする請求項1又は2記載の画像形成装置。光源を点灯制御することによって出射される光ビームを所定の方向に走査することによって感光体に静電潜像を形成し、前記静電潜像を現像することによって画像を形成する画像形成装置に用いられ、前記感光体の前記所定の方向における前記画像の倍率を補正するための倍率補正方法において、前記所定の方向における前記画像の長さを補正するために、前記画像を示す画像データを規定する画素に対して当該画素よりも小さい補助画素片の挿入及び削除の少なくとも一方を行って補正後画素とする画素補正ステップと、前記補正後画素に応じて前記光源を点灯制御する制御ステップとを有し、前記画素補正ステップでは、前記補助画素片の挿抜を行う際、前記所定の方向における走査線の線幅の変化量が前記補助画素片の挿抜前の線幅に比べて小さくなるように前記補助画素片の挿抜を実行することを特徴とする倍率補正方法。光源を点灯制御することによって出射される光ビームを所定の方向に走査することによって感光体に静電潜像を形成し、前記静電潜像を現像することによって画像を形成する画像形成装置に用いられ、前記感光体の前記所定の方向における前記画像の倍率を補正するための倍率補正方法において、前記画像形成装置が備えるコンピュータに、前記所定の方向における前記画像の長さを補正するために、前記画像を示す画像データを規定する画素に対して当該画素よりも小さい補助画素片の挿入及び削除の少なくとも一方を行って補正後画素とする画素補正ステップと、前記補正後画素に応じて前記光源を点灯制御する制御ステップとを実行させ、前記画素補正ステップでは、前記補助画素片の挿抜を行う際、前記所定の方向における走査線の線幅の変化量が前記補助画素片の挿抜前の線幅に比べて小さくなるように前記補助画素片の挿抜を実行することを特徴とする倍率補正プログラム。請求項14に記載の倍率補正プログラムが記録されたコンピュータに読み取り可能な記録媒体。ところが、特許文献2に記載の手法においては、補正点で付加されるビットデータが0になるか又は1になるかは画素データに依存する。つまり、特許文献2に記載の手法では、補正点の前に位置する画素の画素分割変調された画素データの最終ビットを補正点に位置する画素の画素分割変調された画素データの先頭ビットとして付加するようにしているので、補正点で付加されるビットが最終ビットによって決定されることになる。そして、補正点に位置する画素が補正点の前に位置する画素に影響されることになって、主走査倍率を補正する際に、印字品質を損なう可能性がある。特に、一走査ラインにおいて挿入されるビットデータが多いと、印字品質を損なう可能性が大となってしまう。従って、本発明の目的は、印字品質が劣化することなく、所定の方向例えば、主走査方向における倍率を適正に補正することができる画像形成装置、その倍率補正方法、及び倍率補正プログラム、並びに記録媒体を提供することにある。上記の目的を達成するため、本発明による画像形成装置は、光源を点灯制御することによって出射される光ビームを所定の方向に走査することによって感光体に静電潜像を形成し、前記静電潜像を現像することによって画像を形成する画像形成装置において、入力画像信号を、前記光源を点灯させるための第1のビットデータと前記光源を消灯させるための第2のビットデータのうち少なくとも一方を含む複数のビットの画素データに変換する変換手段と、前記所定の方向の画像の長さを補正するために、前記画素データに対してビットデータの挿入及び削除の少なくとも一方を実行することによって補正後画素データを生成するデータ補正手段と、前記補正後画素データに応じて前記光源を点灯制御する駆動手段とを有し、前記データ補正手段は、前記感光体の所定の範囲を露光するための所定のビット数の画像データに関して、前記画素データから前記補正後画素データを生成する場合の前記所定のビット数に対する前記第1のビットデータ及び前記第2のビットデータの割合の変化量が最も小さくなるように前記第1又は前記第2のビットデータの挿抜処理を実行することを特徴とする。また、本発明による画像形成装置は、光源を点灯制御することによって出射される光ビームを所定の方向に走査することによって感光体に静電潜像を形成し、前記静電潜像を現像することによって画像を形成する画像形成装置において、前記所定の方向における前記画像の長さを補正するために、前記画像を示す画像データを規定する画素に対して当該画素よりも小さい補助画素片の挿入及び削除の少なくとも一方を行って補正後画素とする画素補正手段と、前記補正後画素に応じて前記光源を点灯制御する制御手段とを有し、前記画素補正手段は、前記補助画素片の挿抜を行う際、前記所定の方向における走査線の線幅の変化量が前記補助画素片の挿抜前の線幅に比べて小さくなるように前記補助画素片の挿抜を実行することを特徴とする。本発明によれば、感光体の主走査方向に画像の倍率補正を行う際に画素データに対してビットデータの挿入及び削除の少なくとも一方を行う挿抜処理を実行して画素データを補正して補正後画素データとする。そして、この際、補正後画素データにおける第1のビットデータと第2のビットデータとの割合と、補正前の画素データにおける第1のビットデータと第2のビットデータとの割合と比べた際、その差分が最も小さくなるように第1及び第2のビットデータの挿抜処理を行う。従って、印字品質を落とすことなく、主走査倍率を適正に補正することができるという効果がある。また、画像を示す画像データを規定する画素に注目して、当該画素よりも小さい補助画素片の挿入及び削除の少なくとも一方を行う際、所定の方向における走査線の線幅の変化量が補助画素片の挿抜前の線幅に比べて小さくなるように補助画素片の挿抜を実行行うようにしても、同様の効果が得られる。以下、本発明の実施の形態による画像形成装置の一例ついて図面を参照して説明する。図1は本発明の実施の形態による画像形成装置の一例を模式的に示す縦断面図である。図1を参照して、図示の画像形成装置は、所謂カラーレーザビームプリンタであり、転写材カセット53を備えている。転写材カセット53にセットされた転写材記録用紙は、給紙ローラ54によって一枚ずつ取り出され、搬送ローラ対55-a及び55-bで搬送されてレジストローラ56によって画像形成部に給送される。画像形成部において、転写材を搬送する転写搬送ベルト10が複数の回転ローラによって転写材搬送方向図1の右から左方向に沿って扁平に張設されている。記録用紙は、転写搬送ベルト10の搬送方向最上流部において、転写搬送ベルト10に静電吸着される。画像形成部は現像ユニット52-C、52-Y、52-M、及び52-Kを有しており、これら現像ユニット52-C、52-Y、52-M、及び52-Kには感光ドラム14-C、14-Y、14-M、及び14-Kが備えられている。そして、感光ドラム14-C、14-Y、14-M、及び14-Kは転写搬送ベルト10の搬送面に沿って配置されている。さらに、現像ユニット52-C、52-Y、52-M、及び52-Kには、それぞれ帯電器及び現像器が備えられるとともに、シアンC、イエローY、マゼンタM、及びブラックKの各色トナーが収納されている。感光ドラム14-C、14-Y、14-M、及び14-Kの周面はそれぞれ帯電器によって均一に帯電され、露光装置51-C、51-Y、51-M、及び51-Kが画像データに応じて感光ドラム14-C、14-Y、14-M、及び14-Kを露光する。これによって、感光ドラム14-C、14-Y、14-M、及び14-Kには静電潜像が形成される。これら静電潜像は現像器によって現像されて、感光ドラム14-C、14-Y、14-M、及び14-Kには各色トナー像が形成される。転写搬送ベルト10を挟んで、感光ドラム14-C、14-Y、14-M、及び14-Kに対向してそれぞれ転写ローラ57-C、57-Y、57-M、及び57-Kが配置されている。感光ドラム14-C、14-Y、14-M、及び14-K上のトナー像は、それぞれ転写ローラ57-C、57-Y、57-M、及び57-Kによって、転写搬送ベルト10によって搬送される記録用紙に順次重ね合わされて転写される。その後、記録用紙は、定着装置58に搬送されて、ここでトナー像が定着処理される。そして、記録用紙は排紙ローラ対59-a及び59-bによって機外に排出される。なお、転写搬送ベルト10の代わりに、シアン、イエロー、マゼンタ、及びブラックの各色トナーが直接転写される所謂中間転写ベルトを用いて、中間転写ベルト上のカラートナー像を記録用紙に2次転写するようにしてもよい。図2は、図1に示す露光装置に入射されるレーザ光レーザビームを生成するレーザビーム生成装置の一例を示すブロック図である。なお、図2においては、図1に示す露光装置を示す符号のサフィックスは省略されている。図2を参照して、レーザビーム生成装置は、画像処理回路2107を有している。画像処理回路2107には、例えば、画像形成装置において原稿読取の結果得られた画像信号入力画像信号が与えられる。画像処理回路2107は、画像信号を画素分割変調して、画素分割変調された画像信号以下画素変調画像信号と呼ぶを画像クロックに同期させて出力する。この画素変調画像信号はレーザ駆動装置2106に与えられ、レーザ駆動回路2106は画素変調画像信号に基づいて半導体レーザ光源2101を駆動つまり、点灯制御する。半導体レーザ2101の内部には、レーザ光の一部を検出するフォトダイオードセンサPDセンサ:図示せずが配置され、レーザ駆動装置2106は、PDセンサの検出信号を用いて半導体レーザ2101のAPCAutoPowerControl制御を行う。半導体レーザ2101から発光出射されたレーザ光光ビームは、コリメータレンズ2102及び絞り等を有する光学系を介してほぼ平行光になり、所定のビーム径でポリゴンミラー回転多面鏡2103に入射する。ポリゴンミラー2103は、所定方向に等角速度で回転しており、この回転に伴い、ポリゴンミラー2103に入射したレーザ光は、連続的に角度を変える偏向ビームとして反射される。この偏向ビームは、f-θレンズ2104によって集光作用を受ける。また、f-θレンズ2104は走査の時間的な直線性を保証するような歪曲収差の補正を行うので、f-θレンズ2104を通過した偏向ビームは、感光ドラム14サフィックス省略上に所定方向に等速で走査される。感光体ドラム14の一方の端部近傍には、偏向ビームを検出するビームディテクトセンサ2105が配置されおり、このセンサの検出信号はポリゴンミラー2103の回転とデータの書き込みとの同期をとるための同期信号として用いられる。このようなレーザ駆動装置2106においては、1走査中のレーザ光の光量を一定に保持するため、1走査中の光検出区間でレーザ光の出力を検出して半導体レーザ2101の駆動電流を1走査の間保持するという駆動方式が採用される。ここでは、画像形成装置が画像データに応じて画像形成を行う際に、主走査方向感光ドラムの長手方向の倍率以下、主走査倍率と呼ぶを調整する。続いて、図示の画像形成装置における主走査倍率の補正処理の概要について説明することにする。主走査倍率の補正に当たっては、レーザ光で走査される1ラインの少なくとも1つの補正点毎に、ある位置のビットを挿入又は削除する。これによって、1ラインに付加される新たな画素の画素データを生成する。挿入又は削除するビットの位置例えば、先頭ビット、中間ビット、又は最終ビットは、後述するようにして、当該補正点の階調情報及び属性情報に応じて決定される。そして、新たな画素の画素データは、固定周波数の画像クロックに同期して出力される。なお、主走査倍率とは、感光ドラムの主走査方向へ走査される際のレーザ光の幅をいうものとする。ここで、画像信号を構成する画素データは、例えば、16ビットの画素分割変調されたデータ列から構成されているとする。そして、補正前の画像データは1ライン当り4画素であるとする。なお、以下の説明では、主走査倍率の補正に当たって、その補正点として、同一ラインの1画素目と3画素目が選択されるものとする。図3は、本発明の実施の形態における主走査倍率補正によって1画素目と3画素目の最終ビットを挿抜する例を説明するための図である。そして、図3aは1画素目と3画素目の最終ビットを挿入する例を説明するための図であり、図3bは1画素目と3画素目の最終ビットを削除する例を説明するための図である。また、図3cは1画素目の最終ビットを挿入し3画素目の最終ビットを削除する例を説明するための図である。図3aに示すように、挿入補正を行う際には、補正点である1画素目及び3画素目の最終ビットインデックス16がそれぞれコピーされてその直後つまり、2画素目及び4画素目の先頭に挿入される。その結果、有効ビットがあたかも5画素目にずれ込み、5画素目の無効部分がビット0で埋められた状態となる。図3bに示すように、削除補正を行う際には、補正点である1画素目及び3画素目の最終ビットインデックス16がそれぞれ削除される。その結果、有効ビットが4画素目の途中で終わるため、4画素目の無効部分がビット0で埋められる。図3cに示すように、挿抜補正を行う際には、補正点である1画素目の最終ビットインデックス16がコピーされてその直後に挿入される。また、補正点である3画素目の最終ビットインデックス16が削除される。その結果、挿抜補正前と挿抜補正後においては有効なビット数は変わらない。図3cに示す例では、ライン全体で見れば挿抜補正前と挿抜補正後においてライン幅主走査幅は同一である。しかし、1画素目及び2画素目をセグメント0、3画素目及び4画素目をセグメント1とすると、セグメント0の主走査幅は挿抜補正後においては拡大し、セグメント1の主走査幅は挿抜補正後において縮小する。続いて、先頭ビットを挿抜する場合について説明する。図4は、本発明の実施の形態における主走査倍率補正によって1画素目と3画素目の先頭ビットを挿抜する例を説明するための図である。そして、図4aは1画素目と3画素目の先頭ビットを挿入する例を説明するための図であり、図4bは1画素目と3画素目の先頭ビットを削除する例を説明するための図である。また、図4cは1画素目の先頭ビットを挿入し3画素目の先頭ビットを削除する例を説明するための図である。図4aに示すように、挿入補正を行う際には、補正点である1画素目及び3画素目の先頭ビットインデックス1がそれぞれコピーされてその直後に挿入される。その結果、有効ビットがあたかも5画素目にずれ込み、5画素目の無効部分がビット0で埋められた状態となる。図4bに示すように、削除補正を行う際には、補正点である1画素目及び3画素目の先頭ビットインデックス1がそれぞれ削除される。その結果、有効ビットが4画素目の途中で終わるため、4画素目の無効部分がビット0で埋められる。図4cに示すように、挿抜補正を行う際には、補正点である1画素目の先頭ビットインデックス1がコピーされてその直後に挿入される。また、補正点である3画素目の先頭ビットインデックス1が削除される。その結果、挿抜補正前と挿抜補正後においては有効なビット数は変わらない。図4cに示す例では、ライン全体で見れば挿抜補正前と挿抜補正後においてライン幅主走査幅は同一である。しかし、1画素目及び2画素目をセグメント0、3画素目及び4画素目をセグメント1とすると、セグメント0の主走査幅は挿抜補正後においては拡大し、セグメント1の主走査幅は挿抜補正後において縮小する。さらに、中間ビットを挿抜する場合について説明する。図5は、本発明の実施の形態における主走査倍率補正によって1画素目と3画素目の中間ビットを挿抜する例を説明するための図である。そして、図5aは1画素目と3画素目の中間ビットを挿入する例を説明するための図であり、図5bは1画素目と3画素目の中間ビットを削除する例を説明するための図である。また、図5cは1画素目の中間ビットを挿入し3画素目の中間ビットを削除する例を説明するための図である。図5aに示すように、挿入補正を行う際には、補正点である1画素目及び3画素目の中間ビットインデックス8がそれぞれコピーされてその直後に挿入される。その結果、有効ビットがあたかも5画素目にずれ込み、5画素目の無効部分がビット0で埋められた状態となる。図5bに示すように、削除補正を行う際には、補正点である1画素目及び3画素目の中間ビットインデックス8がそれぞれ削除される。その結果、有効ビットが4画素目の途中で終わるため、4画素目の無効部分がビット0で埋められる。図5cに示すように、挿抜補正を行う際には、補正点である1画素目の中間ビットインデックス8がコピーされてその直後に挿入される。また、補正点である3画素目の中間ビットインデックス8が削除される。その結果、挿抜補正前と挿抜補正後においては有効なビット数は変わらない。図5cに示す例では、ライン全体で見れば挿抜補正前と挿抜補正後においてライン幅主走査幅は同一である。しかし、1画素目及び2画素目をセグメント0、3画素目及び4画素目をセグメント1とすると、セグメント0の主走査幅は挿抜補正後においては拡大し、セグメント1の主走査幅は挿抜補正後において縮小する。図3~図5においては、1画素目及び3画素目について、1ビット挿入又は削除、そして、1ビット挿抜する例について説明したが、2ビット挿入又は削除、そして、2ビット挿抜する場合もある。以下単に2ビット挿抜と呼ぶ。最終ビットにおいて、2ビット挿入する場合、例えば、1画素目と3画素目において、最終ビット図3aにおいてインデックス16を2回コピーしてその直後に挿入する。同様に、最終ビットにおいて、2ビット削除する場合、1画素目と3画素目において、最終ビットから2ビット図3bにおいてインデックス16及び15を削除する。また、最終ビットにおいて、1画素目で挿入補正を行い、3画素目で削除補正を行う場合には、1画素目において最終ビット図3cにおいてインデックス16が2回コピーされその直後に挿入される。そして、3画素目において、最終ビットから2ビット図3cにおいてインデックス16及び15が削除される。さらに、先頭ビットにおいて、2ビット挿入する場合、例えば、1画素目と3画素目において、先頭ビット図4aにおいてインデックス1を2回コピーしてその直後に挿入する。同様に、先頭ビットにおいて、2ビット削除する場合、1画素目と3画素目において、先頭ビットから2ビット図4bにおいてインデックス1及び2を削除する。また、先頭ビットにおいて、1画素目で挿入補正を行い、3画素目で削除補正を行う場合には、1画素目において先頭ビット図4cにおいてインデックス1が2回コピーされその直後に挿入される。そして、3画素目において、先頭ビットから2ビット図4cにおいてインデックス1及び2が削除される。加えて、中間ビットにおいて、2ビット挿入する場合、例えば、1画素目と3画素目において、中間ビット図5aにおいてインデックス8を2回コピーしてその直後に挿入する。同様に、中間ビットにおいて、2ビット削除する場合、1画素目と3画素目において、中間ビットから2ビット図5bにおいてインデックス8及び9を削除する。また、先頭ビットにおいて、1画素目で挿入補正を行い、3画素目で削除補正を行う場合には、1画素目において中間ビット図5cにおいてインデックス8が2回コピーされその直後に挿入される。そして、3画素目において、中間ビットの2ビット図5cにおいてインデックス8及び9が削除される。同様にして、2ビット挿抜において、先頭ビット及び最終ビットを挿抜する場合がある。先頭ビットと最終ビットを挿入する場合、1画素目及び3画素目において、その先頭ビット及び最終ビット図3aにおいてインデックス1及び16がコピーされて、それぞれその直後に挿入される。先頭ビットと最終ビットを削除する場合、1画素目と3画素目において、その先頭ビット及び最終ビット図3bにおいてインデックス1及び16を削除する。また、1画素目で挿入補正を行い、3画素目で削除補正を行う場合には、1画素目において先頭ビット及び最終ビット図3cにおいてインデックス1及び16がコピーされ、それぞれその直後に挿入される。そして、3画素目において先頭ビット及び最終ビット図3cにおいてインデックス1及び16が削除される。また、2ビット挿抜において、中間ビット及び最終ビットを挿抜する場合がある。中間ビットと最終ビットを挿入する場合、1画素目及び3画素目において、その中間ビット及び最終ビット図3aにおいてインデックス8及び16がコピーされて、それぞれその直後に挿入される。中間ビットと最終ビットを削除する場合、1画素目と3画素目において、その中間ビット及び最終ビット図3bにおいてインデックス8及び16を削除する。また、1画素目で挿入補正を行い、3画素目で削除補正を行う場合には、1画素目において中間ビット及び最終ビット図3cにおいてインデックス8及び16がコピーされ、それぞれその直後に挿入される。そして、3画素目において先頭ビット及び最終ビット図3cにおいてインデックス1及び16が削除される。このように、2ビット挿抜を行う際には、いずれのビットを挿抜するかについて種々のバラエティーがあり、3ビット以上の挿抜を行う際においても、同様にして挿抜が行われることになる。前述のように、上述のビット挿抜を行う際に、挿入又は削除するビットの位置は補正点の階調情報及び属性情報に応じて決定するが、この決定手法について説明する。まず、挿入又は削除するビットの位置を補正点の階調情報に応じて決定する手法について説明する。図6は、本発明の実施の形態における主走査倍率補正において、8ビットの画素分割変調データ列における階調情報濃度と挿抜ビットとの対応関係の一例を示す図である。また、図7は、本発明の実施の形態における主走査倍率補正において、16ビットの画素分割変調データ列における階調情報濃度と挿抜ビットとの対応関係の例を示す図である。さらに、図8は、本発明の実施の形態における主走査倍率補正において、32ビットの画素分割変調データ列における階調情報濃度と挿抜ビットとの対応関係の例を示す図である。1ビットの挿抜を行う場合、その選択肢として、次の選択肢がある。1ビットビットデータともいう0第1のビットデータを挿抜する。2ビット1第2のビットデータを挿抜する。そこで、補正前と補正後において、補正点における濃度変化を最少にすることを考慮して、補正点における階調情報に応じて選択肢が決定される。なお、どちらを選択しても濃度が変わらない場合には、ビット0を挿抜することにする。例えば、16ビットの画素分割変調データ列のうち、12ビットがビット0で、残りの4ビットがビット1であるとする以下4/16と表す。25点灯。補正点で挿入補正を行う場合、ビット0の挿入を行うと、補正後において、17ビットの画素分割変調データ列のうち、13ビットがビット0で、4ビットがビット1となる4/17、約23.5点灯。一方、ビット1の挿入を行うと、補正後において、17ビットの画素分割変調データ列のうち、12ビットがビット0、5ビットがビット1となる5/17、約29.4点灯。この結果、補正前の濃度4/16、25点灯と比べると、ビット0の挿入を行った場合のほうがその濃度4/17、約23.5点灯変化が少ない。よって、補正前の濃度が4/16、25点灯の場合において、1ビット挿入を行うとすると、ビット0を挿入することになる。また、ビット0の削除を行うと、補正後においては、15ビットの画素分割変調データ列のうち、11ビットがビット0で、4ビットがビット1となる4/15、約26.7点灯。一方、ビット1の削除を行うと、補正後においては、15ビットの画素分割変調データ列のうち、12ビットがビット0で、3ビットがビット1となる3/15、20点灯。この結果、補正前の濃度4/16、25点灯と比べると、ビット0の削除を行った場合のほうがその濃度4/15、約26.7点灯変化が少ない。よって、補正前の濃度が4/16、25点灯の場合において、1ビット削除を行うとすると、ビット0を削除する。続いて、16ビットの画素分割変調データ列のうち、8ビットがビット0で、残りの8ビットがビット1であるとする8/16、50点灯。補正点において挿入補正を行う場合に、ビット0の挿入を行うと、補正後において、17ビットの画素分割変調データ列のうち、9ビットがビット0、8ビットがビット1となる8/17、約47.1点灯。一方、ビット1の挿入を行うと、補正後において、17ビットの画素分割変調データ列のうち、8ビットがビット0、9ビットがビット1となる9/17、約52.9点灯。補正前の濃度8/16、50点灯と比べると、ビット0の挿入を行って補正後濃度8/17、約47.1点灯とすると、その差分は約2.9である。また、ビット1の挿入を行って補正後濃度9/17、約52.9点灯とすると、その差分は約2.9である。よって、補正前の濃度が8/16、50点灯の場合には、ビット0を挿入しても、ビット1を挿入しても、どちらでもよいことになる。ここでは、ビット0を操作するという観点から、ビット0を挿入することにする。続いて、補正点において、削除補正を行う場合について説明する。ビット0の削除を行うと、補正後において、15ビットの画素分割変調データ列のうち、7ビットがビット0で、8ビットがビット1となる8/15、約53.3点灯。一方、ビット1の削除を行うと、補正後において、15ビットの画素分割変調データ列のうち、8ビットがビット0で、7ビットがビット1となる7/15、約46.7点灯。補正前の濃度8/16、50点灯と比べると、ビット0の削除を行って補正後濃度8/15、約53.3点灯とすると、その差分は約3.3である。一方、ビット1の削除を行って補正後濃度7/15、約46.7とすると、その差分は約3.3となる。よって、補正前の濃度が8/16、50点灯の場合に、1ビット削除を行うとすると、ビット0を削除しても、ビット1を削除しても、どちらでもよい。この場合には、前述のように、ビット0が削除される。また、16ビットの画素分割変調データ列のうち、4ビットがビット0で、12ビットがビット1であるとする12/16、75点灯。補正点において挿入補正を行う場合に、ビット0の挿入を行うと、補正後において、17ビットの画素分割変調データ列のうち、5ビットがビット0、12ビットがビット1となる12/17、約70.6点灯。一方、ビット1の挿入を行うと、補正後において、17ビットの画素分割変調データ列のうち、4ビットがビット0、13ビットがビットデータ1となる13/17、約76.5点灯。補正前の濃度12/16、75点灯と比べると、ビット1の挿入を行った補正後濃度13/17、約76.5点灯がその差分が小さい。よって、補正前の濃度が12/16、75点灯の場合に、1ビット挿入を行うならば、ビット1が挿入される。当該補正点において削除補正を行う場合に、ビット0の削除を行うと、補正後において、15ビットの画素分割変調データ列のうち、3ビットがビット0で、12ビットがビット1となる12/15、80点灯。一方、ビット1の削除を行うと、補正後においては、15ビットの画素分割変調データ列のうち、4ビットがビット0で、11ビットがビットデータ1となる11/15、約73.3点灯。補正前の濃度12/16、75点灯と比べると、ビット1の削除を行った補正後濃度11/15、約73.3点灯がその差分が小さい。よって、補正前の濃度が12/16、75点灯の場合に、1ビット削除を行うならば、ビット1が削除される。2ビット挿抜を行う場合には、選択肢として、次の選択肢がある。1ビット0を2ビット挿抜する。2ビット0及びビット1を挿抜する。3ビット1を2ビット挿抜する。複数の選択肢がある場合には、図示の例では、ビット0を操作するという観点から、1、2、及び3の優先順位で選択肢が選択される。例えば、16ビットの画素分割変調データ列のうち、14ビットがビット0で、2ビットがビットデータ1であるとする2/16、12.5点灯。補正点で挿入補正を行う場合、ビット0を2ビット挿入すると、補正後において、18ビットの画素分割変調データ列のうち、16ビットがビット0で、2ビットがビット1となる2/18、約11.1点灯。また、ビット0及びビット1の挿入を行うと、補正後において、18ビットの画素分割変調データ列のうち、15ビットがビット0、3ビットがビット1となる3/18、約16.7点灯。さらに、ビット1を2ビット挿入すると、補正後において、18ビットの画素分割変調データ列のうち、14ビットがビット0、4ビットがビット1となる4/18、約22.2点灯。補正前の濃度2/16、12.5点灯と比べると、ビット0を2ビット挿入した場合である補正後濃度2/18、約11.1点灯がその差分が最も小さい。よって、補正前の濃度が2/16、12.5点灯の場合に、2ビットの挿入を行うならば、ビット0が2ビット挿入される。当該補正点で削除補正を行う場合には、ビット0を2ビット削除すると、補正後において、14ビットの画素分割変調データ列のうち、12ビットがビット0で、2ビットがビットデータ1となる2/14、約14.3点灯。また、ビット0及びビット1の削除を行うと、補正後において、14ビットの画素分割変調データ列のうち、13ビットがビット0、1ビットがビット1となる1/14、約7.1点灯。さらに、ビット1を2ビット削除すると、補正後において、14ビットの画素分割変調データ列のうち、14ビットがビット0、0ビットがビット1となる0/14、0点灯全消灯。補正前の濃度2/16、12.5点灯と比べると、ビット0を2ビット削除した場合である補正後濃度2/14、約14.3点灯がその差分が最も小さい。よって、補正前の濃度が2/16、12.5点灯の場合に、2ビット削除を行うならば、ビット0が2ビット削除される。16ビットの画素分割変調データ列のうち、12ビットがビット0で、4ビットがビット1であるとする4/16、25点灯。補正点で挿入補正を行う場合に、ビット0を2ビット挿入すると、補正後において、18ビットの画素分割変調データ列のうち、14ビットがビット0で、4ビットがビット1となる4/18、約22.2点灯。また、ビット0及びビット1の挿入を行うと、補正後において、18ビットの画素分割変調データ列のうち、13ビットがビット0、5ビットがビット1となる5/18、約27.8点灯。さらに、ビット1を2ビット挿入すると、補正後において、18ビットの画素分割変調データ列のうち、12ビットがビット0、6ビットがビットデータ1となる6/18、約33.3点灯。補正前の濃度4/16、25点灯と比べると、ビット0を2ビット挿入した補正後濃度4/18、約22.2点灯はその差分が約2.8である。また、ビット0及びビット1の挿入を行った場合の補正後濃度5/18、約27.8点灯はその差分が約2.8である。よって、補正前の濃度が4/16、25点灯の場合に、2ビット挿入を行うならば、ビット0を2ビット挿入しても、ビット0及びビット1を挿入しても、どちらでもよい。前述のように、ビット0を操作するという観点から、ビット0が2ビット挿入されることになる。当該補正点で削除補正を行う場合に、ビット0を2ビット削除すると、補正後において、14ビットの画素分割変調データ列のうち、10ビットがビット0で、4ビットがビット1となる4/14、約28.6点灯。また、ビット0及びビット1の削除を行うと、補正後において、14ビットの画素分割変調データ列のうち、11ビットがビット0で、3ビットがビット1となる3/14、約21.4点灯。さらに、ビット1を2ビット削除すると、補正後において、14ビットの画素分割変調さデータ列のうち、12ビットがビット0で、2ビットがビット1となる2/14、約14.3点灯。補正前の濃度4/16、25点灯と比べると、ビット0を2ビット削除した場合の補正後濃度4/14、約28.6点灯はその差分が約3.6である。また、ビット0及びビット1の削除を行った場合の補正後濃度3/14、約21.4点灯もその差分が約3.6である。よって、補正前の濃度が4/16、25点灯の場合に、2ビット削除を行うならば、ビット0を2ビット削除しても、ビット0及びビット1を削除しても、どちらでもよい。ここでは、ビット0を操作するという観点から、ビット0を2ビット削除することにする。さらに、16ビットの画素分割変調データ列のうち、10ビットがビット0で、6ビットがビットデータ1であるとする6/16、37.5点灯。補正点で挿入補正を行う場合、ビット0を2ビット挿入すると、補正後において、18ビットの画素分割変調データ列のうち、12ビットがビット0で、6ビットがビット1となる6/18、約33.3点灯。また、ビット0及びビット1の挿入を行うと、補正後において、18ビットの画素分割変調データ列のうち、11ビットがビット0、7ビットがビット1となる7/18、約38.9点灯。さらに、ビット1を2ビット挿入すると、補正後において、18ビットの画素分割変調データ列のうち、10ビットがビット0、8ビットがビット1となる8/18、約44.4点灯。補正前の濃度6/16、37.5点灯と比べるとつまり、ビット0とビット1の割合を比べると、ビット0及びビット1の挿入を行った場合の補正後濃度7/18、約38.9点灯がその差分が最も小さい。よって、補正前の濃度が6/16、37.5点灯の場合に、2ビット挿入を行うならば、ビット0及びビット1が挿入される。当該補正点で削除補正を行う場合に、ビット0を2ビット削除すると、補正後において、14ビットの画素分割変調データ列のうち、8ビットがビット0で、6ビットがビット1となる6/14、約42.9点灯。また、ビット0及びビット1の削除を行うと、補正後において、14ビットの画素分割変調データ列のうち、9ビットがビット0、5ビットがビット1となる5/14、約35.7点灯。さらに、ビット1を2ビット削除すると、補正後において、14ビットの画素分割変調データ列のうち、10ビットがビット0、4ビットがビット1となる4/14、28.6点灯。補正前の濃度6/16、37.5点灯と比べると、ビット0及びビット1の削除を行った場合の補正後濃度5/14、約35.7点灯においてその差分が最も小さい。よって、補正前の濃度が6/16、37.5点灯の場合に、2ビット削除を行うならば、ビット0及びビット1が削除される。16ビットの画素分割変調データ列のうち、8ビットがビット0で、8ビットがビット1であるとする8/16、50点灯、つまり、ビット0とビット1のビット数が同数。補正点で挿入補正を行う場合に、ビット0を2ビット挿入すると、補正後において、18ビットの画素分割変調データ列のうち、10ビットがビット0で、8ビットがビット1となる8/18、約44.4点灯。また、ビット0及びビット1の挿入を行うと、補正後において、18ビットの画素分割変調データ列のうち、9ビットがビット0、9ビットがビット1となる9/18、約50点灯。さらに、ビット1を2ビット挿入すると、補正後において、18ビットの画素分割変調データ列のうち、8ビットがビット0、10ビットがビット1となる10/18、約55.6点灯。補正前の濃度8/16、50点灯と比べると、ビット0及びビット1の挿入を行った場合の補正後濃度9/18、50点灯についてその差分が最も小さい。よって、補正前の濃度が8/16、50点灯の場合に、2ビット挿入を行うならば、ビット0及びビット1が挿入される。当該補正点で削除補正を行う場合に、ビット0を2ビット削除すると、補正後において、14ビットの画素分割変調データ列のうち、6ビットがビット0で、8ビットがビット1となる8/14、約57.1点灯。また、ビット0及びビット1の削除を行うと、補正後において、14ビットの画素分割変調データ列のうち、7ビットがビット0で、7ビットがビット1となる7/14、50点灯。さらに、ビット1を2ビット削除すると、補正後において、14ビットの画素分割変調データ列のうち、8ビットがビット0で、6ビットがビット1となる6/14、42.9点灯。補正前の濃度8/16、50点灯と比べると、ビット0及びビット1の削除を行った場合の補正後濃度7/14、50点灯についてその差分が最も小さい。よって、補正前の濃度が8/16、50点灯の場合に、2ビット削除を行うならば、ビット0及びビット1が削除される。16ビットの画素分割変調データ列のうち、6ビットがビット0で、10ビットがビット1であるとする10/16、62.5点灯。補正点で挿入補正を行う場合に、ビット0を2ビット挿入すると、補正後において、18ビットの画素分割変調データ列のうち、8ビットがビット0で、10ビットがビット1となる10/18、約55.6点灯。また、ビット0及びビット1の挿入を行うと、補正後において、18ビットの画素分割変調データ列のうち、7ビットがビット0、11ビットがビット1となる11/18、約61.1点灯。さらに、ビット1を2ビット挿入すると、補正後において、18ビットの画素分割変調データ列のうち、6ビットがビット0、12ビットがビット1となる12/18、約66.7点灯。補正前の濃度10/16、62.5点灯と比べると、ビット0及びビット1の挿入を行った場合の補正後濃度11/18、約61.1点灯についてその差分が最も小さい。よって、補正前の該補正点の濃度が10/16、62.5点灯の場合に、2ビット挿入を行うならば、ビット0及びビット1が挿入される。補正点で削除補正を行う場合に、ビット0を2ビット削除すると、補正後において、14ビットの画素分割変調データ列のうち、4ビットがビット0で、10ビットがビット1となる10/14、約71.4点灯。また、ビット0及びビット1の削除を行うと、補正後において、14ビットの画素分割変調データ列のうち、5ビットがビット0、9ビットがビット1となる9/14、約64.3点灯。さらに、ビット1を2ビット削除すると、補正後において、14ビットの画素分割変調データ列のうち、6ビットがビット0、8ビットがビット1となる8/14、57.1点灯。補正前の濃度10/16、62.5点灯と比べると、ビット0及びビット1の削除を行った場合の補正後濃度9/14、約64.3点灯についてその差分が最も小さい。よって、補正前の濃度が10/16、62.5点灯の場合に、2ビット削除を行うならば、ビット0とビット1が削除される。16ビットの画素分割変調データ列のうち、4ビットがビット0で、12ビットがビット1であるとする12/16、75点灯。補正点で挿入補正を行う場合に、ビット0を2ビット挿入すると、補正後において、18ビットの画素分割変調データ列のうち、6ビットがビット0で、12ビットがビット1となる12/18、約66.7点灯。また、ビット0及びビット1の挿入を行うと、補正後において、18ビットの画素分割変調データ列のうち、5ビットがビット0、13ビットがビット1となる13/18、約72.2点灯。さらに、ビット1を2ビット挿入すると、補正後において、18ビットの画素分割変調データ列のうち、4ビットがビット0、14ビットがビット1となる14/18、約77.8点灯。補正前の濃度12/16、75点灯と比べると、ビット0及びビット1の挿入を行った場合の補正後濃度13/18、約72.2点灯においてその差分が約2.8である。また、ビット1を2ビット挿入した場合の補正後濃度14/18、約77.8点灯においてもその差分が約2.8である。よって、補正前の濃度が12/16、75点灯の場合に、2ビット挿入を行うならば、ビット0及びビット1を挿入しても、ビット1を2ビット挿入しても、どちらでもよい。ここでは、前述のように、ビット0を操作するという観点から、ビット0及びビット1が挿入される。補正点で削除補正を行う場合に、ビット0を2ビット削除すると、補正後において、14ビットの画素分割変調データ列のうち、2ビットがビット0で、12ビットがビット1となる12/14、約85.7点灯。また、ビット0及びビット1の削除を行うと、補正後において、14ビットの画素分割変調データ列のうち、3ビットがビット0で、11ビットがビット1となる11/14、約78.6点灯。さらに、ビット1を2ビット削除すると、補正後において、14ビットの画素分割変調データ列のうち、4ビットがビット0で、10ビットがビット1となる10/14、約71.4点灯。補正前の濃度12/16、75点灯と比べると、ビット0及びビット1の削除を行った場合の補正後濃度11/14、約78.6点灯においてその差分が約3.6である。また、ビット1を2ビット削除した場合の補正後濃度10/14、約71.4点灯においてもその差分が約3.6である。よって、補正前の濃度が12/16、75点灯の場合に、2ビット削除を行うならば、ビット0及びビット1を削除しても、ビット1を2ビット削除しても、どちらでもよい。ここでは、ビット0を操作するという観点から、ビット0及びビット1が削除される。16ビットの画素分割変調されたデータ列のうち、2ビットがビット0で、14ビットがビット1であるとする14/16、87.5点灯。補正点で挿入補正を行う場合に、ビット0を2ビット挿入すると、補正後において、18ビットの画素分割変調データ列のうち、4ビットがビット0で、14ビットがビット1となる14/18、約77.8点灯。また、ビット0及びビット1の挿入を行うと、補正後において、18ビットの画素分割変調データ列のうち、3ビットがビット0、15ビットがビット1となる15/18、約83.3点灯。さらに、ビット1を2ビット挿入すると、補正後において、18ビットの画素分割変調データ列のうち、2ビットがビット0、16ビットがビット1となる16/18、約88.9点灯。補正前の濃度14/16、87.5点灯と比べると、ビット1を2ビット挿入した場合の補正後濃度16/18、約88.9点灯においてその差分が最も小さい。よって、補正前の濃度が14/16、87.5点灯の場合に、2ビット挿入を行うならば、ビット1が2ビット挿入される。補正点で削除補正を行う場合には、ビット0を2ビット削除すると、補正後において、14ビットの画素分割変調データ列のうち、0ビットがビット0で、14ビットがビット1となる14/14、100点灯全点灯。また、ビット0及びビット1の削除を行うと、補正後において、14ビットの画素分割変調データ列のうち、1ビットがビット0、13ビットがビット1となる13/14、約92.9点灯。ビット1を2ビット削除すると、補正後において、14ビットの画素分割変調データ列のうち、2ビットがビット0、12ビットがビット1となる12/14、約85.7点灯。補正前の濃度14/16、87.5点灯と比べると、ビット1を2ビット削除した場合の補正後濃度12/14、約85.7点灯においてその差分が最も小さい。よって、補正前の該補正点の濃度が14/16、87.5点灯の場合に、2ビット削除を行うならば、ビット1が2ビット削除される。続いて、3ビット挿抜を行う場合には、選択肢として、次の1~4の選択肢がある。1ビット0を3ビット挿抜する。2ビット0を2ビット挿抜して、ビット1を1ビット挿抜する。3ビット0を1ビット挿抜して、ビット1を2ビット挿抜する。4ビット1を3ビット挿抜する。ここでも、補正前と補正後において濃度変化を最少にするという観点から、補正点における階調情報に応じて1~4のいずれかの選択肢が選択される。また、複数の選択肢がある場合には、ビット0を操作するという観点から、上記の1~4の優先順位で選択肢が選択される。さらに、4ビット挿抜を行う場合には、選択肢として、1~5の選択肢がある。1ビット0を4ビット挿抜する。2ビット0を3ビット挿抜して、ビット1を1ビット挿抜する。3ビット0を2ビット挿抜して、ビット1を2ビット挿抜する。4ビット0を1ビット挿抜して、ビット1を3ビット挿抜する。5ビット1を4ビット挿抜する。ここでも、補正前と補正後において、濃度変化を最少にするという観点から階調情報に応じて1~5のいずれかの選択肢が選択される。そして、ビット0を操作するという観点から、選択肢1~5の優先順位で選択肢が選択される。なお、5ビット以上の挿抜を行う際においても、上述した説明と同様にして、挿入又は削除するビットが決定されることになる。図6~8では、全ての濃度に関して、1ビット、2ビット、3ビット、及び4ビットの挿抜を行う際の選択すべき選択肢が示されている。このように、挿入又は削除において、補正位置は同一の位置となるが、8ビットの画素分割変調データ列に対して4ビット挿抜を行う場合、補正前の濃度が、例えば、7/8、87.5点灯であると問題が起こるため例外としてもよい。つまり、このときには4ビット挿抜における上記の4及び5が選択肢とさるが、優先順位に従って選択肢4を選択すると、削除の場合に唯一の消灯部分を消失させてしまうことになる補正後に全点灯になる。このような点を避けるため、削除の場合のみ選択肢5を選択するようにしてもよい。続いて、本発明の実施の形態による主走査倍率補正における挿抜ビット位置の決定について説明する。挿抜ビット位置の決定については、画像信号に含まれる補正点の属性情報に応じて行われる。図9は、本発明の実施の形態における主走査倍率補正において、パルス位置が中央である場合の16ビットの画素分割変調データ列における階調情報濃度とパルスの対応関係の一例を示す図である。図10は、本発明の実施の形態における主走査倍率補正において、パルス位置が右寄せである場合の16ビットの画素分割変調データ列における階調情報濃度とパルスの対応関係の一例を示す図である。また、図11は、本発明の実施の形態における主走査倍率補正において、パルス位置が左寄せである場合の16ビットの画素分割変調データ列における階調情報濃度とパルスの対応関係の一例を示す図である。そして、図12は、本発明の実施の形態における主走査倍率補正において、パルス位置がスプリットである場合の16ビットの画素分割変調データ列における階調情報濃度とパルスの対応関係の例を示す図である。ここでは、挿入又は削除するビットについて上述したようにして既に決定されているものとする。また、画像信号を構成する画素データは、16ビットの画素分割変調データ列から構成されているものとする。いま、1ビット挿抜を行う場合に、属性情報がパルス位置で示されており、パルス位置が中央の場合について図9を参照して説明する。パルス位置が中央である場合、16ビットの画素分割変調データ列では、図9に示す濃度とパルス位置との対応となる。前述の選択肢1が選択されると、最終ビットが挿抜される。図9から分かるように、これによって、ビット0の挿抜を実現することができる。一方、選択肢2が選択されると、中間ビットが挿抜される。図9から分かるように、これによって、ビット1の挿抜を実現することができる。また、1ビット挿抜を行う場合に、パルス位置が右寄せの場合について図10を参照して説明する。パルス位置が右寄せである場合、16ビットの画素分割変調データ列では、図10に示す濃度とパルス位置との対応となる。前述の選択肢1が選択されると、先頭ビットが挿抜される。図10から分かるように、これによって、ビット0の挿抜を実現することができる。一方、選択肢2が選択されると、最終ビットが挿抜される。図10から分かるように、これによって、ビット1の挿抜を実現することができる。1ビット挿抜を行う場合に、パルス位置が左寄せの場合について図11を参照して説明する。パルス位置が左寄せである場合、16ビットの画素分割変調データ列では、図11に示す濃度とパルス位置との対応となる。前述の選択肢1が選択されると、最終ビットが挿抜される。図11から分かるように、これによって、ビット0の挿抜を実現することができる。一方、選択肢2が選択されると、先頭ビットが挿抜される。図11から分かるように、これによって、ビット1の挿抜を実現することができる。1ビット挿抜を行う場合に、パルス位置が左寄せの場合について図11を参照して説明する。パルス位置がスプリットである場合、16ビットの画素分割変調データ列では、図12に示す濃度とパルス位置との対応となる。前述の選択肢1が選択されると、中間ビットが挿抜される。図12から分かるように、これによって、ビット0の挿抜を実現することができる。一方、選択肢2が選択されると、最終ビットが挿抜される。図12から分かるように、これによって、ビット1の挿抜を実現することができる。2ビット挿抜を行う場合に、パルス位置が中央であると、前述の選択肢1が選択されると、先頭ビット及び最終ビットが挿抜される。図9から分かるように、これによって、ビット0を2ビット挿抜することができる。選択肢2が選択されると、中間ビット及び最終ビットが挿抜される。図9から分かるように、これによって、ビット0及びビット1を挿抜することができる。選択肢3が選択されると、中間ビットが2ビット挿抜される。図9から分かるように、これによって、ビット1を2ビット挿抜することができる。2ビット挿抜を行う場合に、パルス位置が右寄せであると、前述の選択肢1が選択されると、先頭ビットが2ビット挿抜される。図10から分かるように、これによって、ビット0を2ビット挿抜することができる。選択肢2が選択されると、先頭ビット及び最終ビットが挿抜される。図10から分かるように、これによって、ビット0及びビット1を挿抜することができる。選択肢3が選択されると、最終ビットが2ビット挿抜される。図10から分かるように、これによって、ビット1を2ビット挿抜することができる。2ビット挿抜を行う場合に、パルス位置が左寄せであると、前述の選択肢1が選択されると、最終ビットが2ビット挿抜される。図11から分かるように、これによって、ビット0を2ビット挿抜することができる。選択肢2が選択されると、先頭ビット及び最終ビットが挿抜される。図11から分かるように、これによって、ビット0及びビット1を挿抜することができる。選択肢3が選択されると、先頭ビットが2ビット挿抜される。図11から分かるように、これによって、ビット1を2ビット挿抜することができる。2ビット挿抜を行う場合に、パルス位置がスプリットであると、前述の選択肢1が選択されると、中間ビットが2ビット挿抜される。図12から分かるように、これによって、ビット0を2ビット挿抜することができる。選択肢2が選択されると、中間ビット及び最終ビットが挿抜される。図12から分かるように、これによって、ビット0及びビット1を挿抜することができる。選択肢3が選択されると、先頭ビット及び最終ビットが挿抜される。図12から分かるように、これによって、ビット1を2ビット挿抜することができる。3ビット挿抜を行う場合に、パルス位置が中央であると、前述の選択肢1が選択されると、先頭ビット1ビット及び最終ビット2ビットが挿抜される。図9から分かるように、これによって、ビット0を3ビット挿抜することができる。選択肢2が選択されると、先頭ビット、中間ビット、及び最終ビットが挿抜される。図9から分かるように、これによって、ビット0を2ビットとビット1を1ビット挿抜することができる。選択肢3が選択されると、中間ビット2ビットと最終ビット1ビットが挿抜される。図9から分かるように、これによって、ビット1を1ビットとビット1を2ビット挿抜することができる。選択肢4が選択されると、中間ビットが3ビット挿抜される。図9から分かるように、これによって、ビット1を3ビット挿抜することができる。3ビット挿抜を行う場合に、パルス位置が右寄せであると、前述の選択肢1が選択されると、先頭ビットから3ビットが挿抜される。図10から分かるように、これによって、ビット0を3ビット挿抜することができる。選択肢2が選択されると、先頭ビットから2ビットと最終ビットが挿抜される。図10から分かるように、これによって、ビット0を2ビットとビット1を1ビット挿抜することができる。選択肢3が選択されると、先頭ビットと最終ビットから2ビットが挿抜される。図10から分かるように、これによって、ビット1を1ビットとビット1を2ビット挿抜することができる。選択肢4が選択されると、最終ビットから3ビットが挿抜される。図10から分かるように、これによって、ビット1を3ビット挿抜することができる。3ビット挿抜を行う場合に、パルス位置が左寄せであると、前述の選択肢1が選択されると、最終ビットから3ビットが挿抜される。図11から分かるように、これによって、ビット0を3ビット挿抜することができる。選択肢2が選択されると、先頭ビットと最終ビットから2ビットが挿抜される。図11から分かるように、これによって、ビット0を2ビットとビット1を1ビット挿抜することができる。選択肢3が選択されると、先頭ビットから2ビットと最終ビットが挿抜される。図11から分かるように、これによって、ビット1を1ビットとビット1を2ビット挿抜することができる。選択肢4が選択されると、先頭ビットから3ビットが挿抜される。図11から分かるように、これによって、ビット1を3ビット挿抜することができる。3ビット挿抜を行う場合に、パルス位置がスプリットであると、前述の選択肢1が選択されると、中間ビットが3ビット挿抜される。図12から分かるように、これによって、ビット0を3ビット挿抜することができる。選択肢2が選択されると、中間ビット2ビットと最終ビットが挿抜される。図12から分かるように、これによって、ビット0を2ビットとビット1を1ビット挿抜することができる。選択肢3が選択されると、先頭ビット、中間ビット、及び最終ビットが挿抜される。図12から分かるように、これによって、ビット1を1ビットとビット1を2ビット挿抜することができる。選択肢4が選択されると、先頭ビットと最終ビット2ビットが挿抜される。図12から分かるように、これによって、ビット1を3ビット挿抜することができる。4ビット挿抜を行う場合に、パルス位置が中央であると、前述の選択肢1が選択されると、先頭ビット2ビットと最終ビット2ビット挿抜される。図9から分かるように、これによって、ビット0を4ビット挿抜することができる。選択肢2が選択されると、先頭ビット、中間ビット、最終ビット2ビットが挿抜される。図9から分かるように、これによって、ビット0を3ビットとビット1を1ビット挿抜することができる。選択肢3が選択されると、先頭ビット、中間ビット2ビット、及び最終ビットが挿抜される。図9から分かるように、これによって、ビット1を2ビットとビット1を2ビット挿抜することができる。選択肢4が選択されると、中間ビット3ビットと最終ビットが挿抜される。図9から分かるように、これによって、ビット0を1ビットとビット1を3ビット挿抜することができる。選択肢5が選択されると、中間ビット4ビットが挿抜される。図9から分かるように、これによって、ビット1を4ビット挿抜することができる。4ビット挿抜を行う場合に、パルス位置が右寄せであると、前述の選択肢1が選択されると、先頭ビット4ビットが挿抜される。図10から分かるように、これによって、ビット0を4ビット挿抜することができる。選択肢2が選択されると、先頭ビット3ビットと最終ビットが挿抜される。図10から分かるように、これによって、ビット0を3ビットとビット1を1ビット挿抜することができる。選択肢3が選択されると、先頭ビット2ビットと最終ビット2ビットが挿抜される。図10から分かるように、これによって、ビット1を2ビットとビット1を2ビット挿抜することができる。選択肢4が選択されると、先頭ビットと最終ビット3ビットが挿抜される。図10から分かるように、これによって、ビット0を1ビットとビット1を3ビット挿抜することができる。選択肢5が選択されると、最終ビット4ビットが挿抜される。図10から分かるように、これによって、ビット1を4ビット挿抜することができる。4ビット挿抜を行う場合に、パルス位置が左寄せであると、前述の選択肢1が選択されると、最終ビット4ビットが挿抜される。図11から分かるように、これによって、ビット0を4ビット挿抜することができる。選択肢2が選択されると、先頭ビットと最終ビット3ビットが挿抜される。図11から分かるように、これによって、ビット0を3ビットとビット1を1ビット挿抜することができる。選択肢3が選択されると、先頭ビット2ビットと最終ビット2ビットが挿抜される。図11から分かるように、これによって、ビット1を2ビットとビット1を2ビット挿抜することができる。選択肢4が選択されると、先頭ビット3ビットと最終ビットが挿抜される。図11から分かるように、これによって、ビット0を1ビットとビット1を3ビット挿抜することができる。選択肢5が選択されると、先頭ビット4ビットが挿抜される。図11から分かるように、これによって、ビット1を4ビット挿抜することができる。4ビット挿抜を行う場合に、パルス位置がスプリットであると、前述の選択肢1が選択されると、中間ビット4ビットが挿抜される。図12から分かるように、これによって、ビット0を4ビット挿抜することができる。選択肢2が選択されると、中間ビット3ビットと最終ビットが挿抜される。図12から分かるように、これによって、ビット0を3ビットとビット1を1ビット挿抜することができる。選択肢3が選択されると、先頭ビット、中間ビット2ビット、及び最終ビットが挿抜される。図12から分かるように、これによって、ビット1を2ビットとビット1を2ビット挿抜することができる。選択肢4が選択されると、先頭ビット、中間ビット、及び最終ビット2ビットが挿抜される。図12から分かるように、これによって、ビット0を1ビットとビット1を3ビット挿抜することができる。選択肢5が選択されると、先頭ビット2ビットと最終ビット2ビットが挿抜される。図12から分かるように、これによって、ビット1を4ビット挿抜することができる。なお、5ビット以上の挿抜処理を行う際においても、上述した1ビット~4ビットの挿抜処理と同様にして、挿入又は削除するビットの位置が決定されることになる。続いて、ビット挿抜処理の具体例について説明する。図13は、本発明の実施の形態で用いられるビット挿抜処理において、画像信号に含まれる補正点の階調情報が画素値2濃度2/16、12.5点灯であり、その属性情報がパルス位置中央である際に2ビットの削除を説明するための図である。ここで、画像信号を構成する画素データは、例えば、図9~図12で説明したように、16ビットの画素分割変調されたデータ列から構成されているものとする。また、主走査倍率補正処理については、図3~図5で説明したようにして行われるものとする。さらに、挿抜ビットの決定方法については、図6~図12で説明したようにして行われるものとする。図13を参照して、2ビットの削除を行う場合、削除ビットの選択肢としては、前述したように、3通りある。ここでは、補正前と補正後とにおいて、補正点の濃度変化を最少にするため、補正点の階調情報に応じて選択肢のいずれかが選択される。補正点における階調情報は画素値2濃度2/16、12.5点灯であるので、ビット0の2ビット削除が選択される。そして、ビット0を2ビット削除するため、削除ビットの位置を決定する際に、属性情報が参照される。補正点の属性情報はパルス位置であり、このパルス位置は中央であるので、先頭ビットと最終ビットが削除される。これによって、ビット0の2ビット削除を実現することができる。図14は、本発明の実施の形態で用いられるビット挿抜処理において、画像信号に含まれる補正点の階調情報が画素値3濃度3/16、約18.8点灯であり、その属性情報がパルス位置右寄せである際に、2ビットの挿入を説明するための図である。図14を参照して、2ビットの挿入を行う場合、挿入ビットの選択肢としては、前述したように、3通りある。ここでは、補正前と補正後とにおいて、補正点の濃度変化を最少にするため、補正点の階調情報に応じて選択肢のいずれかが選択される。補正点における階調情報は画素値3濃度3/16、約18.8点灯であるので、ビット0の2ビット挿入が選択される。そして、ビット0を2ビット挿入するため、挿入ビットの位置を決定する際に、属性情報が参照される。補正点の属性情報はパルス位置であり、このパルス位置は右寄せであるので、先頭ビットが2ビット挿入される。これによって、ビット0の2ビット挿入を実現することができる。図15は、本発明の実施の形態で用いられるビット挿抜処理において、画像信号に含まれる補正点の階調情報が画素値13濃度13/16、約81.3点灯であり、その属性情報がパルス位置左寄せである際に、2ビットの削除を説明するための図である。図15を参照して、2ビットの削除を行う場合、削除ビットの選択肢としては、前述したように、3通りある。ここでは、補正前と補正後とにおいて、補正点の濃度変化を最少にするため、補正点の階調情報に応じて選択肢のいずれかが選択される。補正点における階調情報は画素値13濃度13/16、約81.3点灯であるので、ビット1の2ビット削除が選択される。そして、ビット1を2ビット削除するため、削除ビットの位置を決定する際に、属性情報が参照される。補正点の属性情報はパルス位置であり、このパルス位置は左寄せであるので、先頭ビットから2ビットが削除される。これによって、ビット1の2ビット削除を実現することができる。図16は、本発明の実施の形態で用いられるビット挿抜処理において、画像信号に含まれる補正点の階調情報が画素値8濃度8/16、50点灯であり、その属性情報がパルス位置スプリットである際に、2ビットの挿入を説明するための図である。図16を参照して、2ビットの挿入を行う場合、削除ビットの選択肢としては、前述したように、3通りある。ここでは、補正前と補正後とにおいて、補正点の濃度変化を最少にするため、補正点の階調情報に応じて選択肢のいずれかが選択される。補正点における階調情報は画素値8濃度8/16、50点灯であるので、ビット0及びビット1の挿入が選択される。そして、ビット0及びビット1を挿入するため、挿入ビットの位置を決定する際に、属性情報が参照される。補正点の属性情報はパルス位置であり、このパルス位置はスプリットであるので、中間ビット及び最終ビットが挿入される。これによって、ビット0及びビット1の挿入を実現することができる。続いて、上述した主走査倍率補正処理を実行するための制御系について説明する。図17は、図2に示す画像処理回路2107の構成の一例を示すブロック図である。図2及び図17を参照して、画像処理回路2107は、制御信号発生回路2201を有している。制御信号発生回路2201は、図1に示す画像形成装置が備えるCPUからセグメント数及びセグメント0~mmは1以上の整数が与えられる。なお、セグメント0~mの各々はセグメント幅及び補正ポイント補正点数を有している。ここでは、主走査が複数のセグメントに分割されて処理される。例えば、セグメント数に応じたSRAMテーブルが制御信号発生回路2201に保持され、セグメント毎にセグメント幅画素数と当該セグメント中の補正点の数がSRAMテーブルに保持される。制御信号発生回路2201は、セグメント数及びセグメント0~mに基づいてFIFOFirstIn-FirstOutMemoryクロック発生回路2203及びパラレル-シリアル以下PSと呼ぶ変換/ビットデータ挿抜回路2208に対して補正点情報補正ポイント/補正ビットデータ数信号FIFO制御信号2252を与える。さらに、制御信号発生回路2201は、セグメント数及びセグメント0~mに基づいてシリアル-パラレル以下SPと呼ぶクロック発生回路2204に対してSP変換制御信号2253を与える。FIFOクロック発生回路2203は、基準クロック2251及び補正点情報信号2252に基づいて、FIFO2202、ディレイ時間発生回路2205、パルスデータLUTLookUPTable2207、LUTアドレス生成回路2206、及び挿抜ビットデータLUTLookUPTable2210に対して読み出しクロック2254を与える。SPクロック発生回路2204は、基準クロック2251及びSP変換制御信号2253に基づいて、SP変換回路2209に対してSP変換クロック2255を与える。また、このSP変換クロック2255は、画像クロックとしてSPクロック発生回路2204から出力される。FIFO2202には、本体制御部つまり、CPUからFIFO書き込み信号2256及び書き込みクロック2259が供給されるとともに、画像生成部図示せずから画像信号が画素単位で入力される。この画像信号の上位2ビットがパルス位置であり、下位4ビットがハーフトーン処理済みの画素値である。つまり、FIFO2202には6ビットの書き込み画素データ2257が入力される。FIFO2202からは、読み出しクロック2254及びディレイ時間発生回路2205から与えられるFIFO読み出し信号2260によって、6ビットの読み出し画素データ2261が出力される。読み出し画素データ2261は、ディレイ時間発生回路2205に入力される。ディレイ時間発生回路2205は、BDセンサから出力されるBD信号2262を基準として、本体制御部よって指定されたディレイ時間2263に応じて、FIFO読み出し信号2260を調整する。そして、BD信号2262を基準として、ディレイ時間2263経過後に、ディレイ時間発生回路2205はLUTアドレス生成回路2206に対して画素データ画素値2265及びパルス位置2266と画素データ有効信号2264とを入力する。LUTアドレス生成回路2206は、ディレイ時間発生回路2205から入力された画素データ画素値2265及びパルス位置2266と画素データ有効信号2264に基づいて、パルスデータLUT2207から16ビットのパルスデータ2268を読み出す。このパルスデータLUT2207にはパルス位置毎に、4ビットの画素値に対する16ビットのパルスデータが格納されている。図18は、図17に示すパルスデータLUT2207に格納されたパルスデータの一例を示す図である。図18に示すように、パルス位置2266が、2’b00で中央を、2’b01で右寄せを、2’b10で左寄せを、2’b11でスプリットを示すとすると、パルス位置2266を上位2ビット、画素値2265を下位4ビットとした6ビット信号をパルスデータLUTアドレス2267とすればよい。なお、パルスデータLUT2207は、ROMReadOnlyMemoryで実装するようにしてもよいし、RAMRamdomAccessMemoryで実装して、本体制御部からパルスデータを当該RAMに書き込むようにしてもよい。LUTアドレス生成回路2206は、ディレイ時間発生回路2205から入力された画素データ画素値2265と画素有効信号2264に基づいて、挿抜ビットデータLUT2210から8ビットの挿抜ビットデータ2275を読み出す。図19は、図17に示す挿抜ビットデータLUT2210に格納された挿抜ビットデータの一例を示す図である。図19に示すように、挿抜ビットデータLUT2210には、4ビットの画素値に対する8ビットの挿抜ビットデータが格納されている。そして、画素値2265が挿抜ビットデータLUTアドレス2274とされる。1ビット挿抜列では、1’b0が、ビット0の挿抜を示す。また、1’b1が、ビット1の挿抜を表す。2ビット挿抜列では、2’b00が、ビット0の2ビット挿抜を表す。また、2’b01が、ビット0とビット1の挿抜を表す。そして、2’b10が、ビット1の2ビット挿抜を表す。さらに、3ビット挿抜列では、2’b00が、ビット0の3ビット挿抜を表す。また、2’b01が、ビット0を2ビットとビット1の挿抜を表す。2’b10が、ビット0とビット1の2ビット挿抜を表す。さらに、2’b11が、ビット1の3ビット挿抜を表す。4ビット挿抜列では、3’b000が、ビット0の4ビット挿抜を表す。また、3’b001が、ビット0の3ビットとビット1の挿抜を表す。3’b010が、ビット0の2ビットとビット1の2ビットの挿抜を表す。さらに、3’b011が、ビット0とビットデータ1の3ビット挿抜を表す。そして、3’b100が、ビット1の4ビット挿抜を表す。なお、挿抜ビットデータLUT2210は、ROMで実装するようにしてもよいし、RAMで実装して、本体制御部から挿抜ビットデータを書き込むようにしてもよい。16ビットのLUT出力パルスデータ2268及び8ビットのLUT出力挿抜ビットデータ2275は、それぞれパルスデータ2270及び挿抜ビットデータ2276として、パルスデータ有効信号2269と同期して、パルス位置2271ととともに、PS変換/ビットデータ挿抜回路2208に入力される。PS変換/ビットデータ挿抜回路2208は、LUTアドレス生成回路2206から入力されたパルスデータ2270をPS変換クロック基準クロック2251によってシリアル画素信号に変換する。そして、PS変換/ビットデータ挿抜回路2208は、制御信号発生回路2201から入力される補正点情報信号2252に基づいて補正ポイント/補正ビットデータ数を判断し、ビットデータ挿抜を行う。つまり、PS変換/ビットデータ挿抜回路2208は、補正点における補正ビットデータ数1ビット~4ビットに応じて、LUTアドレス生成回路2206から入力された8ビットの挿抜ビットデータ2276のうち、該当部分1ビット挿抜~4ビット挿抜のビットスライスを参照する。これによって、PS変換/ビットデータ挿抜回路2208は挿抜ビットデータ情報を得る。ビットデータ挿抜を行う際、前述したように、PS変換/ビットデータ挿抜回路2208は、画素データのパルス位置2271を参照して、補正点における画素分割変調画素データについてビットデータを挿抜する位置を判断する。ビットデータ挿抜済みのシリアル画素信号2272は、PS変換/ビットデータ挿抜回路2208からSP変換回路2209に入力される。SP変換回路2209は、SP変換クロック2255によって入力されたシリアル画素信号2272を16ビットのパラレル画素信号2273に変換して出力する。次に、図17に示す画像処理回路2107の動作について説明する。図20は、図17に示す画像処理回路2107においてビット挿入1ビット挿入時に最終ビットを挿入する場合を行った場合のタイミングである。また、図21は、図17に示す画像処理回路2107においてビット削除1ビット削除時に最終ビットを削除する場合を行った場合のタイミングチャートである。まず、図17及び図20を参照して、ビット挿入を行う場合について、説明する。基準クロックPS変換クロック2251図20aは、読み出しクロックFIFOReadクロック/RAMReadクロック2254図20b及び画像クロックSP変換クロック2255図20fの基準となる信号である。この基準クロック2251は、画像クロックとなるSP変換クロック2255の周波数に対して、画素分割変調の分解能に比例した周波数となる。図示の例においては、画素分割変調の分解能を16ビットとした場合、基準クロック2251の周波数はSP変換クロック2255の16倍に設定される。読み出しクロック2254は、FIFO2202、パルスデータLUT2207、及び挿抜ビットデータLUT2210から1画素単位で画素データを読み出すタイミングを指示するためのクロックである。この読み出しクロック2254は、1ビット挿入が行われた際、次の画素を読み出すときには、先頭ビットに前画素の最終ビットが到達するように、1ビット分タイミングを遅らせる。以下の説明においては、再度画素内でビット挿入が行われるまでを同一周期とする。図示の例では1ビット挿入が行われるが、2~4ビット挿入の場合には、それぞれ2~4ビット分タイミングを遅らせる。補正点情報信号2252図20dは、ビット挿入が行われる次の画素の先頭ビットで、PS出力データシリアル画素信号2272図20eが更新されないように、読み出しクロック2254を遅らせるための制御信号である。この補正点情報信号2252により、PS出力データシリアル画素信号2272は、挿入ビットが、ビット挿入が行われる次の画素の先頭ビットで更新されず、現画素の最終ビットが付加されたことになる。また、補正点情報信号2252は、PS変換/ビットデータ挿抜回路2208がパルスデータ2270図20cをシリアライズする際に、1ビット挿入を行うことを示す制御信号である。この補正点情報信号2252によって、PS出力データシリアル画素信号2272に、1ビットデータ挿入が行われることになる。SP変換クロック2255図20fは、基準クロック2251図20aの1/16の周波数で、1画素区間を規定する画像クロックとして出力される。このSP変換クロック2255によって、ビットデータ挿入済みのPS出力データシリアル画素信号2272図20eは、16ビットのSP出力データパラレル画素信号2273図20gに変換されて出力されることになる補正後画素データの出力。続いて、図17及び図21を参照して、ビット削除を行った場合について、ビット挿入を行った場合と異なる部分を中心にして説明する。読み出しクロック2254図21bは、FIFO2202、パルスデータLUT2207、及び挿抜ビットデータLUT2210から1画素単位で画素データを読み出すタイミングを指示するためのクロックである。この読み出しクロック2254は、1ビットデータ削除が行われた次の画素を読み出す際には、最終ビットに次画素の先頭ビットが到達するように、1ビット分タイミングを早める。以下の説明においては、再度画素内でビット削除が行われるまでを同一周期とする。図示の例では、1ビット削除であるが、2~4ビット削除の場合には、それぞれ2~4ビット分タイミングを早めることになる。補正点情報信号2252図21dは、ビット削除が行われる次の画素の先頭ビットがPS出力データシリアル画素信号2272図21eに反映されるように、読み出しクロック2254を早めるための制御信号である。この補正点情報信号2252によって、PS出力データシリアル画素信号2272について、削除ビットによるブランクをビット削除が行われる次の画素の先頭ビットで埋めることができる。また、補正点情報信号2252は、PS変換/ビットデータ挿抜回路2208がパルスデータ2270図21cをシリアライズする際に、1ビット削除を行うことを示す制御信号である。この補正点情報信号2252によって、PS出力データシリアル画素信号2272に対して1ビット削除が行われることになる。SP変換クロック2255図21fは、基準クロック2251図21aの1/16の周波数で、1画素区間を規定する画像クロックとして出力される。このSP変換クロック2255によって、ビット削除済みのPS出力データシリアル画素信号2272図21eは、16ビットのSP出力データパラレル画素信号2273図21gに変換されて出力されることになる。続いて、本発明の本実施形態における主走査倍率補正処理の一例について具体例を挙げて説明する。ここでは、1画素を16ビットのデータとし、1ライン1走査ラインの画素数を4960ドットとする印字解像度600dpi、有効印字領域210mmに相当する。全体倍率補正拡大を行う場合、約1インチ伸張する必要がある場合に600ドット分挿入するとする。1画素を16ビットのデータとしているため、600×16=9600回、ビット挿入を行う必要がある。つまり、主走査4960ドットに対して9600回ビット挿入を行うことになる。主走査4960ドットを16個のセグメントに分割する場合には、1セグメントの幅は、4960/16=310ドットとなり、1セグメントでビット挿入を行う回数は、9600/16=600回となる。つまり、1セグメント幅310ドットに対して、600回ビット挿入を行う。具体的な挿入位置については、310ドットに対してビットを平均的に挿入する場合、31ドット中29ドットは1ドットに2回挿入、31ドット中2ドットは1ドットに1回挿入を10回繰り返すことになる。また、ライン内におけるビットデータの挿入回数と挿入頻度は変えずに、ビット挿入位置をライン毎にランダムに散らばらせることが考えられる。こうすることによって、4960ドットの行全体にわたって均一にビットが挿入され、さらに、挿入されたビットの位置がランダムとなる。図22は、本発明の実施の形態による主走査倍率補正処理において、1セグメント幅310ドットに対して、何回のビット挿抜を行うかを説明するための図である。そして、図22aは全体倍率補正拡大を行う際約1インチ伸張する必要がある場合を示す図であり、図22bは全体倍率補正縮小を行う際約1インチ短縮する必要がある場合を示す図である。また、図22cは部分倍率補正を行う場合を示す図であり、図22dは全体倍率補正拡大と部分倍率補正とを行う場合を示す図である。さらに、図22eは全体倍率補正縮小と部分倍率補正とを行う場合を示す図である。図22aに示すように、全体倍率補正拡大を行う際には、補正量はセグメントsegに亘って均一となる。なお、図中はビット挿入、-はビット削除を示す。そして、seg0は用紙紙の一端例えば左端であり、seg15は用紙の他端右端である。図22bに示すように、全体倍率補正縮小を行う際、約1インチ短縮する必要がある場合には、600ドット分削除する。全体倍率補正拡大を行う場合と同様であり、1セグメント幅310ドットに対して600回ビット削除を行う。図22cに示すように、部分倍率補正を行う場合には、ずれ量記憶部図示せずに記憶されたずれ情報に応じて、CPU等の補正量演算部図示せずが部分倍率補正量を演算する。図示の例では、複数のポイントで測定した実際の主走査線と理想的な主走査線との主走査方向のずれ量を主走査線の歪みを示すずれ情報としてずれ量記憶部に記憶する。ずれ情報は、例えば、画像形成装置の製造工程において、上記のずれ量を測定して、画像形成装置固有のずれ情報として記憶するようにする。なお、画像形成本装置自体に上記のずれ量を検出する検出機構を備えて、各色の像担持体毎にずれ量を測定するための所定のパターンを形成して、上記の検出機構によって検出したずれ量をずれ情報として記憶するようにしてもよい。主走査4960ドットを16個のセグメントに分割する場合、補正量演算部は、部分倍率補正量として、図22cに示す補正量情報を演算する。この場合、ビット挿入回数とビット削除回数とが等しく、全体倍率補正は行われていないことになる。全体倍率補正拡大と部分倍率補正を行う際に、ビット挿入による全体倍率補正拡大を行う場合には、前述のように、1セグメント幅310ドットに対して600回ビットデータ挿入が必要である。つまり、図22cに示す部分倍率補正を行う際の補正量を加えた和が補正量であって、その補正量は図22dに示すようになる。全体倍率補正縮小と部分倍率補正を行う場合については、全体倍率補正拡大と部分倍率補正とを行う場合と同様であり、その補正量は図21eに示すようになる。図23は図2に示す画像処理回路2107の構成の他の例を示すブロック図である。なお、図23において、図17に示す構成要素と同一の構成要素については同一の参照番号を付し説明を省略する。また、図23においては、制御信号発生回路2201に入力される信号については省略されている。図17に示す画像処理回路2107では、4ビットの画素値から16ビットのパルスデータを生成する際に、パルスデータLUT2207を参照するようにしたが、ここでは、パルスデータLUT2207の代わりにパルスデータ生成回路2211が用いられる。図23を参照すると、パルスデータ生成回路2211は、画素値2265とパルス位置2266とに基づいてパルスデータ2270を生成する。生成したパルスデータ2270はパルスデータ有効信号2269と同期して、パルスデータ生成回路211からパルス位置2271及び挿抜ビットデータ2276とともにPS変換/ビットデータ挿抜回路2208に与えられる。図24は、図2に示す画像処理回路2107の構成の他の例を示すブロック図である。なお、図24において、図17に示す構成要素と同一の構成要素については同一の参照番号を付し説明を省略する。また、図24においては、制御信号発生回路2201に入力される信号については省略されている。図24を参照して、ここでは、LUTアドレス生成回路2206は、ディレイ時間発生回路2205から入力された画素データ画素値2265及びパルス位置2266と画素有効信号2264とに応じて、挿抜ビット位置LUT2212から8ビットの挿抜ビット位置2278を読み出す。図25は、図24に示す挿抜ビット位置LUT2212に格納された挿抜ビット位置の一例を示す図である。図25も参照して、挿抜ビット位置LUT2212にはパルス位置毎に4ビットの画素値に対する8ビットの挿抜ビット位置が格納されている。パルス位置2266が、2’b00で中央を、2’b01で右寄せを、2’b10で左寄せを、2’b11でスプリットを示すとする。この場合、パルス位置2266を上位2ビット、画素値2265を下位4ビットとした6ビット信号を挿抜ビット位置LUTアドレス2277とすればよい。1ビット挿抜列では、2’b00が、最終ビットの挿抜を表す。また、2’b01が、先頭ビットの挿抜を表す。そして、2’b10が、中間ビットの挿抜を表す。2ビット挿抜列では、3’b000が、最終ビットの2ビット挿抜を表す。また、3’b001が、先頭ビットの2ビット挿抜を表す。さらに、3’b010が、中間ビットの2ビット挿抜を表す。そして、3’b011が、先頭ビットと最終ビットの挿抜を表す。加えて、3’b100が、中間ビットと最終ビットの挿抜を表す。3ビット挿抜列では、3’b000が、最終ビットの3ビット挿抜を表す。3’b001が、先頭ビットの3ビット挿抜を表す。また、3’b010が、中間ビットの3ビット挿抜を表す。3’b011が、先頭ビットと最終ビット2ビットの挿抜を表す。3’b100が、先頭ビット2ビットと最終ビットの挿抜を表す。3’b101が、中間ビット2ビットと最終ビットの挿抜を表す。3’b110が、先頭ビット、中間ビット、及び最終ビットの挿抜を表す。なお、挿抜ビット位置LUT2212は、ROMで実装するようにしてもよいし、RAMで実装して、本体制御部か当該RAMにパルスデータを書き込むようにしてもよい。パルスデータLUT2207から読み出された16ビットのLUT出力パルスデータ2268と挿抜ビット位置LUT2212から読み出された8ビットのLUT出力挿抜ビット位置2278とはそれぞれパルスデータ2270及び挿抜ビット位置2279としてパルスデータ有効信号2269と同期して、PS変換/ビットデータ挿抜回路2208に与えられる。PS変換/ビットデータ挿抜回路2208は、LUTアドレス生成回路2206から入力されたパルスデータ2270を、PS変換クロック基準クロック2251によってシリアル画素信号に変換する。そして、PS変換/ビットデータ挿抜回路2208は、制御信号発生回路2201から入力される補正点情報信号2252に基づいて補正ポイント/補正ビットデータ数を判断して、ビットデータ挿抜を行う。補正点における補正ビット数1ビット~3ビットに応じて、PS変換/ビットデータ挿抜回路2208はLUTアドレス生成回路2206から入力された8ビットの挿抜ビット位置2279のうち該当部分1ビット挿抜~3ビット挿抜のビットスライスを参照する。これによって、PS変換/ビットデータ挿抜回路2208は挿抜ビット位置情報を得る。ビットデータ挿抜を行う際、図17及び図23に示す画像処理回路2107においては、画素データのパルス位置を参照して、その参照結果に応じて、補正点における画素の画素分割変調画素データのビット挿抜位置を判断する必要がある。一方、図24に示す画像処理回路2107においては、挿抜ビット位置2279がLUTアドレス生成回路2206から入力されるので、その必要がなく、挿抜ビット位置判断のための回路を削減することができる。ビットデータ挿抜済みのシリアル画素信号2272は、SP変換回路2209に入力される。SP変換回路2209は、SP変換クロック2255によって、入力されたシリアル画素信号2272を16ビットのパラレル画素信号2273に変換して出力する。ところで、FIFOクロック発生回路2203は基準クロック2251の周期単位で、読み出しクロック2254を初期発生の際に遅延させるようにしてもよい。このようにすると、基準クロック2251の周期単位でディレイ時間が発生するので、読み出しクロック2254の周期単位でディレイ時間を発生するディレイ時間発生回路2205と併用すれば、より高精細なライン開始位置調整を行うことが可能となる。さらに、制御信号発生装置2201は、補正点情報信号を有効にするタイミングをライン毎にランダムに変更するようにしてもよい。補正ポイント補正点における補正ビット数が最大1ビットの場合、補正ビット数1ビットの補正ポイントの配置をライン毎にランダムに変更する。また、補正ビット数1ビットと補正ビット数2ビットの補正ポイントがライン上で混在している場合、補正ビット数2ビットの補正ポイントの配置をライン毎にランダムに変更する。さらに、補正ビット数2ビットと補正ビット数3ビットの補正ポイントがライン上で混在している場合、補正ビット数3ビットの補正ポイントの配置をライン毎にランダムに変更する。加えて、補正ビット数3ビットと補正ビット数4ビットの補正ポイントがライン上で混在している場合、補正ビット数4ビットの補正ポイントの配置をライン毎にランダムに変更する。これによって、ライン内における補正回数と補正頻度は変えずに、補正画素位置をライン毎にランダムに変更することができる。よって、補正画素の配置がランダムとなって、補正画素位置をライン毎に変更しない場合に起こる可能性のある縦方向の縞模様の発生を防ぐことができる。上述の説明では、ビットデータを挿抜する場合について説明したが、画像を示す画像データを規定する画素に対して当該画素よりも小さい補助画素片の挿入及び削除の少なくとも一方を行って補正後画素として、補正後画素に応じてレーザ等の光源を点灯制御するようにしてもよい。この場合、補助画素片の挿抜を行う際には、主走査方向における走査線の線幅の変化量が補助画素片の挿抜前の線幅に比べて小さくなるように補助画素片の挿抜を実行することになる。なお、上述の説明から明らかなように、図2に示す画像処理装置2107が変換手段及びデータ補正手段として機能することになる。また、レーザ駆動装置2106が駆動手段として機能する。また、図2に示す画像処理装置2107が画素補正手段として機能し、レーザ駆動装置2106が制御手段として機能するようにしてもよい。以上、本発明について実施の形態に基づいて説明したが、本発明は、これらの実施の形態に限定されるものではなく、この発明の要旨を逸脱しない範囲の様々な形態も本発明に含まれる。例えば、上記の実施の形態の機能を倍率補正方法として、この補正方法を、画像処理形成装置に実行させるようにすればよい。また、上述の実施の形態の機能を有するプログラムを倍率補正プログラムとして、この補正プログラムを画像処理装置が備えるコンピュータに実行させるようにしてもよい。この際、倍率補正方法及び倍率補正プログラムは、少なくとも変換ステップ、データ補正ステップ、及び駆動ステップを有することになる。また、倍率補正方法及び倍率補正プログラムは、少なくとも画素補正ステップ及び制御ステップを有するようにしてもよい。また、本発明は、以下の処理を実行することによっても実現される。即ち、上述した実施形態の機能を実現するソフトウェアプログラムを、ネットワーク又は各種記録媒体を介してシステム或いは装置に供給し、そのシステム或いは装置のコンピュータまたはCPUやMPU等がプログラムを読み出して実行する処理である。