システムのシステムアドレスマップが、システムメモリにおける読み出し専用領域についてのサポートを含んでいるかを判定する段階と、含んでいる場合、少なくとも一部が、システム管理モードSMMおよび非SMMの両方において読み出し可能であり、前記SMMにおいてだけ書き換え可能である保護すべきシステムデータを、前記読み出し専用領域を設定して、前記読み出し専用領域に記憶する段階と、前記非SMMでのコードの実行中に、前記読み出し専用領域の前記保護すべきシステムデータにアクセスする段階とを備える方法。システム動作の間、基本入出力システムBIOSを用いて、前記読み出し専用領域を再設定する段階をさらに備える請求項1に記載の方法。前記読み出し専用領域に、前記保護すべきシステムデータの少なくとも一部として、高度設定および電力インターフェースACPIデータを記憶する段階をさらに備える請求項1または2に記載の方法。非SMMコードの実行中に、前記システムの周辺装置から、前記読み出し専用領域内の位置への書き込みリクエストを受信し、前記書き込みリクエストに応答して、キャッシングエージェントから前記周辺装置に、偽のデータを含む終了メッセージを直接的に送信する段階をさらに備える請求項1から3のいずれか1項に記載の方法。非SMMコードの実行中に、前記システムの周辺装置から、前記読み出し専用領域内の位置への書き込みリクエストを受信し、前記書き込みリクエストに応答して、システム管理割り込みを信号伝達する段階をさらに備える請求項1から4のいずれか1項に記載の方法。前記SMMに移行し、前記SMMで前記書き込みリクエストを処理する段階をさらに備える請求項4または5に記載の方法。偽のデータを含むアボート終了を前記周辺装置に返す段階をさらに備える請求項4から6のいずれか1項に記載の方法。システムであって、命令を実行するプロセッサと、前記システムのアドレス空間に対応して論理アドレスを物理アドレスに対応付けるシステムアドレスマップを含み、かつ前記プロセッサに接続されたチップセットと、前記プロセッサに接続され、動的ランダムアクセスメモリDRAMを含むシステムメモリと、を備え、前記システムアドレスマップは、前記システムメモリの少なくとも1つの読み出し専用領域に、複数の論理アドレスをマッピングし、前記読み出し専用領域は、信頼されないモードにおいて読み出し可能であり、信頼されたモードにおいてだけ書き込み可能である、システム。前記システムメモリに接続され、読み出しリクエストに応答して、前記読み出し専用領域からの情報を記憶するキャッシングエージェントをさらに備える請求項8に記載のシステム。前記キャッシングエージェントに接続され、前記読み出し専用領域からの前記情報の前記キャッシングエージェントへの記憶を許可するかを決定するロジックをさらに備える請求項9に記載のシステム。前記ロジックは、前記読み出しリクエストに応答して、前記キャッシングエージェントへの前記記憶をイネーブルし、前記信頼されないモードで発行された書き込みリクエストに応答して、前記読み出し領域からの第2情報が記憶されることを防止する請求項10に記載のシステム。前記ロジックは、前記信頼されないモードで発生した前記読み出し専用領域への書き込みリクエストをトラップする請求項10または11に記載のシステム。前記ロジックは、システム管理リクエストを生成して、システム管理モードSMMハンドラが前記書き込みリクエストに応答して実行されるようにする請求項10から12のいずれか1項に記載のシステム。前記ロジックは、前記書き込みリクエストのリクエスト元に、アボート終了を返す請求項10から13のいずれか1項に記載のシステム。前記システムメモリにおける前記読み出し専用領域の位置に関する情報を記憶する第1対のレジスタと、前記読み出し専用領域が設定されているかを示すイネーブルインジケータおよび非許可エージェントが前記読み出し専用領域へのアクセスを試みていたことを示すステータスインジケータを記憶する制御レジスタとを含むレジスタの群をさらに備える請求項8から14のいずれか1項に記載のシステム。前記非許可エージェントは、前記読み出し専用領域への書き込みアクセスを求める非システム管理モードSMMコードである請求項15に記載のシステム。コンピュータシステムに、システムメモリがシステムファームウェアにより設定された読み出し専用領域を含むかを判定する手順と、含む場合、前記システムファームウェアにより書き込まれた保護すべきシステムデータを、信頼されたモードにおいて記憶する手順と、信頼されないモードでのコードの実行中に、前記読み出し専用領域の前記保護すべきシステムデータにアクセスする手順とを実行させるプログラム。信頼されない前記コードの実行中に、前記システムの周辺装置から、前記読み出し専用領域内の位置への書き込みリクエストを受信し、前記書き込みリクエストに応答して、前記信頼されたモードへの移行をイネーブルする割り込みを信号伝達する手順をさらに実行させる請求項17に記載のプログラム。偽のデータを含むアボート終了を前記周辺装置へ返す手順をさらに実行させる請求項17または18に記載のプログラム。前記保護すべきシステムデータの少なくとも第1部分を、前記信頼されないモードにおいて、前記システムのキャッシュメモリに共有状態でキャッシュし、前記保護すべきシステムデータの少なくとも第2部分を、前記信頼されたモードにおいて、前記キャッシュメモリに排他的状態でキャッシュする手順をさらに実行させる請求項17から19のいずれか1項に記載のプログラム。実施形態は、システムソフトウェア、より具体的には、BIOSによって、ホストの可視メモリの一部を切り出し、そこに読み出し専用ROと記すことができるようにする。その後は、このメモリ領域は、アーキテクチャとして設計されたエージェントarchitecturallymeasuredagent、たとえば、セキュアなコンテキストで実行されているBIOSによる場合以外は、書き込まれること、および、キャッシュ化されることから、保護される。本発明の範囲は以下に限定されないが、プロセッサ、メモリコントローラ、および/またはチップセットのロジックを用いてメモリ保護を提供してよい。被保護メモリは、変更された可能性を懸念することなく、OSから実行および読み出すことができる。実施形態は、SMMオーバーヘッド、または、読み出し専用フラッシュ装置からの読み出し専用メモリROMに基づく実行、を回避することにより、プラットフォーム性能に影響を与えることなく、OS通信経路における重要なBIOSコンポーネント等の各種情報を保護できるようにする。BIOS-OS間通信についていくつかの実施形態を記載するが、汎用性を失うことなく、その他の実施例を仮想マシンモニタVMM-仮想マシンMV間、またはOS-ドライバ間の通信に適用することができる。また、この特性は、整合性が重要であるが機密性が重要でないつまり、いかなるコードによっても読み出せるが、信頼されたエージェントによってだけ変更できる、その他のメモリマップドリソースmemory-mappedresourcesを保護するべく適用することができる。本明細書の特定の実施形態がBIOSのコンテキストで記載されるが、より一般的な実施形態を、BIOSを超越するシステムファームウェアで実施することができる。したがって、実施形態では、システムメモリの一部を、読み出し専用メモリとして設ける。アドレスマップの0xC0000p~0xFFFFFにROMが位置付けられた、いわゆるPC/ATシステムと呼ばれる従来のレガシーシステムでは、これらのメモリ位置を、システムメモリ、たとえば動的ランダムアクセスメモリDRAMにより裏付けることができるようにし、かつ、これらの領域を保護するべくチップセットもしくはアンコアにおいて、メモリ属性レジスタMARもしくはプログラム可能属性マップPAMレジスタを使用することにより、チップセットサポートをエミュレートしていた。このハードウェアは、PC/ATレガシーのランタイムBIOSに有用であった。SMBIOS、ACPI、ユニファイドEFIUEFIランタイムの登場により、チップセット/プラットフォームにおいてハードウェア資源の保護を受けることができ得る、プラットフォーム由来の帯状のメモリコンテンツswathsofmemorycontentが存在する場合がある。これらの最新のファームウェアデータテーブルおよびコードにとって、製造委託製品製造業者OEMSMM等のセキュアな実行モードは、これらの資源の参照モニタ/ガードとして使用することができる。したがって、実施形態は、堅牢かつセキュアなプラットフォームを提供するべく用いることができる。また、SMMを持たないシステム、または、SMMセキュリティについて懸念事項が存在するシステムにとって、この機能は、製造業者のシステムボードファームウェアが最初に起動されたときにおけるプラットフォームリセット時に利用可能としてよく、第三者コンテンツたとえば、オプションROM、OSローダ、OSランタイムの実行前に設定かつロックされる。これが至言であるのは、UEFIランタイム、SMBIOS、およびACPIは、システムボード製造業者から入手されるものであるべきであり、かつ、システムの出荷前に工場でセットアップされるべきであるからである。SMMソフトウェアロジックの別の実施形態としては、CPUパッケージにおける集積サービスプロセッサが挙げられる。たとえば、チップ上のシステムは、メインのCPUコアと一緒に集積された暗号用コプロセッサを有する場合がある。このような補助的な処理ユニットは、通常、メインの計算コアから区別するべく、アンコアの一部と呼ばれる。このコプロセッサは、BIOSベースのSMMと同じフローを提供しうる。図1を参照すると、本発明の一実施形態に係る読み出し専用セグメント領域RSEGを含むシステムアドレスマップが示されている。別の実施形態では、RSEGは、ハイメモリおよびローメモリの複数の領域であってよい。図1に示すように、システムアドレスマップ100が設けられる。一般的に、マップ100には、システム内の利用可能な全てのメモリのアドレス空間が設けられる。多様な実施形態において、システムアドレスマップは、チップセット、メモリコントローラ、プロセッサたとえば、アンコアロジック、もしくはその他のロケーションに設けてよい。一般的に、メモリマップは、メモリのソフトウェアビューasoftwareviewofmemoryとなるアドレス空間110を含む。図1の実施形態に見られるように、アドレス空間は、整合性compatibility領域112、ローメモリ領域114、およびハイメモリ領域116に区画することができる。図1の例では、整合性領域112は1メガバイトMBであってよく、ローメモリ領域114は4ギガバイトGBに拡張され、ハイメモリ領域116は16テラバイトTBに拡張されるが、本発明の範囲は、これに限定されない。このアドレス空間は、DRAMを含む多様なロケーションに存在しうる、システム内の実際の物理的メモリ、デバイス上のメモリ、メモリマップドI/OMMIO等にマッピングされる。図に見られるように、整合性領域112は、ディスクオペレーティングシステムDOS範囲122、ビデオグラフィックスアダプタVGAメモリ124、及びPAM領域126を含んでよい。ローメモリ領域114は、システムメモリ、たとえばDRAMローメモリ131の一部にマッピングされてよい。次に、本発明の実施形態に係るRSEG領域133を設けてよい。別の実施例では、この領域の容量は、約1MB集積度の高いシステムオンチップ等の空間制約的システムにおいてから128MB大型のエンタープライズサーバにおいての間で設定してよい。この領域の上には、MMIOロー領域134を設けてよい。次に、SMRAMに対応させてよいTSEG領域135を設けてよい。次に、他のメモリ位置へのポインタとしてよい多様なメモリアパーチャmemoryaperturesを設けてよい。これらのメモリアパーチャは、IO高度プログラム可能割り込みコントローラadvancedprogrammableinterruptcontroller:APICアパーチャ136、トラステッドプラットフォームモジュールTPMアパーチャ137、ローカルAPICアパーチャ138、およびBIOSアパーチャ139であってよく、これらは、BIOSイメージを含むフラッシュメモリをポイントしてよい。ハイメモリ領域116は、システムDRAMハイメモリ領域142、ハイRSEG領域144、ならびに、MMIOハイ領域アパーチャ145、予約アパーチャ147、および特権的な制御およびステータスレジスタCSRアパーチャ147等の多様なメモリアパーチャを含むメモリ領域140にマッピングされてよい。たとえば、図1の実施形態においてこれらの特定的な実施例を示したが、本発明の範囲はこれに限定されないことを理解されたい。図2は、本発明の一実施形態に係るRSEGに対する保護の実施例を示すロジックの図である。図2を参照すると、システム200は、一実施形態では、最終レベルキャッシュLLCであってよいキャッシングエージェント220に、アンコアロジック205およびキャッシングロジック215を介して接続される中央演算処理装置CPUコア210と、メモリコントローラ230とを備える。多様な実施例において、これらのコンポーネントのすべてを、1つの半導体ダイ内、たとえば、集積メモリコントローラを有するマルチコアプロセッサ内に集積してよい。しかし、本発明の範囲は、これに限定されない。さらに図にみられるように、メモリコントローラ230は、図示の実施形態では、複数のデュアルインラインメモリモジュールDIMMにより実装される動的ランダムアクセスメモリであってよいシステムメモリ240に接続される。図に見られるように、DRAMのうち少なくともいくつかは、RSEG領域245aおよび245bを含んでよい。コア210は、RSEG領域を実行することはできるが、信頼されたエージェントトラステッドエージェントをコアが実行していない限り、当該範囲に書き込むことができない。所定の条件により、RSEG領域を読み出し/書き込み可能に割り当てることにより、書き込み可能にすることができる。たとえば、BIOSSMMハンドラを用いてRSEG領域を変更してよいが、その他のエンティティによっては変更できない。したがって、システムメモリ240については、RSEG領域245を、システムアドレスマップにおいてノードの部分により区画された範囲として、BIOSにより設定可能とすることができる。理解されるように、この領域は、任意に組み合わせた物理的もしくは仮想的なRAM装置上に拡張することができる。キャッシングエージェント220は、RSEG領域における、非SMM書き込みアクセスのための領域のキャッシングを防止するべく動作してよい。これにより、キャッシュ攻撃を回避しうる。さらに、他の実施形態では、非SMM書き込み動作のためのRSEG領域のキャッシングの防止に加えて、同様のキャッシング防止を、非SMM読み出しにも適用してよい。一実施形態では、以下のレジスタを設けることができる。レジスタの位置は多様であってよいいくつかの実施形態では、複数のインスタンス化が存在しうるが、一例として、レジスタは、プロセッサのアンコアロジック205のアドレスデコーダロジック204の一部として設けてよい。説明の目的では、レジスタは、各キャッシングエージェントにも設けることができると仮定する。もちろん、レジスタは、キャッシングロジック、チップセットロジック等のその他の場所にも設けてよい。これらのジレスタは、たとえば、下位メモリおよび上位メモリの両方においてDRAMのRSEG領域を規定する。具体的には、これらのレジスタは、保護領域の境界を規定する制御レジスタを含む。RSEGHI_BASE上位4G領域におけるRSEG領域の開始63:20たとえば、1MBずつインクリメント、最上位ビットMSBは63より小さくすることができる。RSEGHI_LIMIT上位領域におけるRSEG領域の終了RSEGLO_BASE下位4G領域におけるRSEG領域の開始32:201MBずつインクリメントRSEGLO_LIMIT下位領域におけるRSEG領域の終了RSEG_CTRLSTSイネーブルビットおよびステータスビットを含む。多様な実施例において、この制御レジスタもしくは他の同様のレジスタは、第三者コードの実行前に設定されるRSEG_LOCK_PERMロックビットをさらに含んでよく、その結果、SMMを含む後のいかなるエージェントによっても、上記のn-タプルのレジスタのRSEG保護設定が変更できないようになる。このビットは、RSEG_LOCK_ONLY_SMM_ACCESSIBLEロックビットが既に設定されている場合は、無視してよいことに注意されたい。このRSEG_LOCK_ONLY_SMM_ACCESSIBLEロックビットは、第三者コードの実行前に設定することができ、その結果、SMM以外の後のいかなるエージェントによっても、上記のn-タプルのレジスタのRSEG保護設定が変更できないようになる。さらに、このビットは、RSEG_LOCK_PERMが既に設定されている場合は、無視してよい。これらのレジスタは、ロック前は、早期システムボードファームウェアコードによって利用可能であるべきであり、ロック後は、SMMコードによってだけ利用可能であるべきである。RSEGで保護すべき情報の一例としては、UEFIランタイムサービスがある。まず、パワーオンセルフテストPOSTの間に、BIOSが通常通りメモリを初期化する。BIOS実施形態は、www.uefi.org.で入手できるプラットフォーム初期化仕様1~5巻に規定されるセキュリティの初期化SEC、プレEFIPEI、および実行におけるドライバ実行環境DXE段階を含むことができるが、これらに限定されない。次に、BIOSが、UEFIランタイムサービスに占有されるメモリ領域としてRSEGを設定し、サービスを当該領域にロードする。その後、BIOSは、このメモリ領域を、たとえば、境界および制御レジスタを設定することにより、ロックする。これには、RSEG領域のキャッシングを阻止および停止するようキャッシングエージェントに強制する効果がある。後にBIOSSMMを実行して、たとえば、境界レジスタを更新することにより、RSEG領域のサイズを変更することができる。この時点までに起動されたBIOSの全ては、プラットフォーム製造業者によりセットアップされており、したがって信頼される。領域を設定し、適切なロックを設定した後、BIOSは、オペレーティングシステムを起動し、UEFI、従来のPC/ATBIOSオプション、ホストバスアダプタHBAからのROM等のその他の第三者コードを起動する。したがって、UEFIランタイムサービスはROであるので、UEFIランタイムサービスのその後の使用は、プラットフォームの全エンティティによって信頼されることができる。通常のシステム動作の間、RSEG違反が生じると、リクエストはトラップされたとえば、キャッシングロジックにより、RSEG_LOCK_ONLY_SMM_ACCESSIBLEが設定され、RSEG制御レジスタにステータスビットが設定され、SMIが生成される。SMMコードが実行されると、ステータスビットがクリアされ、トラップされたリクエストの終了が、たとえばCRAB_ABORT等のマスタアボートとして、コアに返されるたとえば、偽のデータが生成され、リクエスト元に返送される。RSEG_LOCK_PERM設定されたシステムでは、RSEGにカバーされた領域への書き込みの試みは無視される。キャッシングロジックが、非SMM書き込みまたは非SMMオーナシップリクエスト排他的E状態でデータを探すようキャッシュに求めるリクエストを受信すると、キャッシングロジックはリクエストをトラップし、SMIを生成するようメッセージを信号伝達する。リクエストは、SMMコードによってRSEG制御レジスタのRSEGステータスインジケータがクリアされるまで保持され、その後、SMMからの退出が行われ、キャッシングロジックがコアにCRAB_ABORTを生成できるようになる。多様な実施形態において、キャッシングロジックは、非キャッシング読み出しと、共有S状態S状態では、キャッシュへの書き込みが阻止されるでキャッシュする読み出しリクエストを許可する。したがって、S状態でだけ領域をキャッシュできるようにすることで、コードが全速力で実行できるようになるが、書き込みは防止される。SMMコードは、E状態または修正M状態でRSEG領域をキャッシュすることを許可されてよいが、その後、キャッシュは通常実行に戻る前にフラッシュされる。また、上記のレジスタは、LIMIT≦BASEである場合、または、RSEG_CTRLSTSのイネーブルビットが設定されていない場合、何の効果も持たない。完全な保護を提供するべく、SMMコードは、これらのレジスタの内容を変更上記したメカニズムを用いてすることを許可されてよい。性能を高めるべく、入出力I/O装置からのリクエストはいずれも、キャッシングロジックに送信され、キャッシングロジックで即座にCRAB_ABORTされるIO由来であるので、トラップすることによって、またはSMIを信号伝達することによって、コアをストールする必要はない。図3を参照すると、本発明の実施形態に係る方法のフロー図が示されている。具体的には、図3は、BIOSを使用して本発明の実施形態に係るRSEG領域を設定する実施例を示す。図示されるように、方法300は、BIOSを介して実行されうる、システムのパワーオンセルフテストPOST動作から開始されうるブロック305。POSTが成功すると、BIOSは、システムのメモリを設定してよいブロック310。次に、制御はブロック320に移行し、BIOSは、チップセット機能を読み出して、システムがRSEG機能向けに設定されているかを確認してよい。つまり、チップセットは、1つ以上のRSEG領域を含むアドレス空間たとえば、図1に示すを、たとえば、この特殊な設定を示す設定空間に存在するレジスタによって示されるように設けるよう設定されてよい。したがって、BIOSは、本発明の実施形態に係るRSEG動作をイネーブルするデバイスドライバを割り当ててロードしてよい。さらに図3を参照すると、菱形のブロック330において、チップセットがRSEGをサポートしてないと判定された場合、制御はブロック340に移行し、RSEGサポートなしで、BIOSはさらにシステム設定を行ってよい。その他の場合、制御はブロック350に移行し、BIOSは、1つ以上のRSEG領域を設定して関連するデータを保護してよい。本発明の範囲は以下の点に関して限定されないが、保護されるデータは、UEFIランタイムデータ、UEFIランタイムコード、ACPIテーブル等のACPIデータ、SMBIOSテーブル、ボリュームライセンス情報たとえば、OS起動キー、プラットフォーム識別子および認定情報たとえば、www.trustedcomputinggroup.orgに記載されたトラステッドプラットフォームモジュールをサポートするシステムボードについてのプラットフォーム製造業者からの信用証明等であってよい。ベースレジスタ、リミットレジスタ、制御レジスタ等の上記したレジスタ等、多様なレジスタの設定を含む設定が終わった後、BIOSは、制御を、OSブートローダに、そして、OSに渡してよいブロック360。そして、通常動作の間、BIOSおよびOSの両方が少なくとも読み出しとしてRSEG領域にアクセスし、記憶されたデータ/コードを使用してよいブロック370。システム動作の間に、BIOSは、所望の動作特性に基づいて、RSEG領域を再設定してよい。RSEG領域の移行、拡大、サイズ変更、オーバーライディング等であってよい再設定を実行するべく、BIOSは、制御レジスタロックビットに関して上記したように、SMMモードの間にロックを設定して、RSEG領域への更新をイネーブルしてよい。図3の実施形態においてこの特定的な実施例を示したが、本発明の範囲はこれに限定されないことを理解されたい。図4を参照すると、本発明の別の実施形態に係る方法のフロー図が示されている。図4に示すように、方法400は、システム動作の間、RSEG領域の保護を取り扱うべく、用いられる。図に見られるように、たとえば、キャッシュロジック、チップセットロジック等の多様なハードウェアを用いて実施され得る方法400は、RSEG領域への非SMM書き込みリクエストが受信されたときに開始するブロック410。説明の目的において、このリクエストは、たとえば、最終レベルキャッシュ等のキャッシュに対応づけられたロジックにおいて受信されたと仮定する。したがって、ロジックは、リクエストをトラップし、ステータスインジケータを設定し、SMIを信号伝達してよいブロック420。たとえば、ステータスインジケータは、RSEG領域への書き込みアクセスが非SMMエンティティによって試みられていたことを示すべく、RSEG制御レジスタのステータスインジケータであってよい。本明細書で使用される非SMMという用語は、システム管理モードの外部の、OSおよびその他の第三者コード等のあらゆるコードを示すことが意図されているが、BIOSコードは含まない。さらに図4を参照すると、SMI信号に応答して、SMMモードに移行してよいブロック430。たとえば、所定のSMMイベントハンドラを実行してよい。このハンドラの実行中、ハンドラは、RSEG制御レジスタを読み出し、RSEG制御レジスタのステータスインジケータをリセットしてよい。以下に限定されないが、たとえば、フラッシュ更新、電力管理、チップセットエラッタの回避、エラーロギング等のその他のSMMオプションも実行してよい。次に制御はブロック440に移行し、システム管理モードから退出してよい。したがって、制御は、通常システム動作に戻り、アボート終了がリクエスト元に返されるブロック450。たとえば、キャッシングロジックは、終了メッセージ、たとえば、CRAB_abort終了メッセージ等のアボート終了メッセージの一部として、偽のデータを生成して送付してよい。図4の実施形態においてこの特定的な実施例を示したが、本発明の範囲はこれに限定されないことを理解されたい。図3および図4の動作は、キャッシングエージェント以外でも実行してよい。たとえば、メモリコントローラMCがリクエストをトラップし、SMIを信号伝達し、トラップしたリクエストをアボートすることができるなら、MCでこれらの動作を実行することができる。これらの役割をシステムの多様なエンティティ間で分散することにより、その他の実施形態を実施することができる。したがって、多様な実施形態において、BIOSまたはOSが、読み出し動作および実行動作用のホストメモリのROセクションを生成することができる。さらに、RSEG領域は、メモリ容量の追加、メモリ除去等の信頼性-可用性-保守性RASオペレーションのために、オーバーライドかつサイズ変更してよい。実施形態は、多くの異なるシステム型で実施してよい。これらのうちいくつかのシステムとしては、デスクトップ、ラップトップ、ノートブック、ネットブック、もしくは、その他の種類のサーバシステム等のパーソナルコンピュータPCベースのシステムが挙げられる。しかし、実施形態は、いわゆるスマートホンを含む携帯電話、携帯情報端末、携帯インターネット機器、システムオンチップSoCベースのシステム等のその他のシステムで実施してもよい。図5を参照すると、本発明の実施形態に係るシステムのブロック図が示されている。図5に示すように、マルチプロセッサシステム600は、ポイントツーポイント相互接続システムであり、ポイントツーポイントインターコネクト650を介して結合された第1プロセッサ670および第2プロセッサ680を備える。図5に示すように、各プロセッサ670および680は、第1および第2のプロセッサコアつまり、プロセッサコア674aおよび674b、ならびにプロセッサコア684aおよび684bを含むマルチコアプロセッサであってよいが、より多くのコアがプロセッサに設けられてもよい。これらのコアは、本発明の実施形態に係る、システムメモリの読み出し専用領域へのアクセス許可を取り扱うロジックを含んでよい。さらに図5を参照して、第1プロセッサ670は、メモリコントローラハブMCH672と、ポイントツーポイントP-Pインターフェース676および678とをさらに含む。同じく、第2プロセッサ680は、MCH682と、P-Pインターフェース686および688とを含む。図5に示すように、HCH672および682は、各プロセッサを、対応するメモリ、つまり、各プロセッサにローカルに取り付けられ、かつ、多様なシステムデータを記憶して、コア、メモリコントローラ、およびチップセット690の組み合わせにより当該システムデータを保護することができる1つ以上の読み出し専用領域を含んでよいシステムメモリたとえば、DRAMの一部であってよいメモリ632およびメモリ634にそれぞれ接続する。第1プロセッサ670および第2プロセッサ680は、それぞれP-Pインターコネクト652および654を介してチップセット690に接続してよい。図5に示すように、チップセット690は、P-Pインターフェース694および698を含む。さらに、チップセット690は、チップセット690を高性能グラフィックスエンジン638にP-Pインターコネクト639により接続するインターフェース692を含む。チップセット690は、インターフェース696を介して第1バス616に接続されてよい。図5に示すように、第1バス616を第2バス620に接続するバスブリッジ618とともに、多様な入出力I/O装置614が、第1バス616に接続されてよい。たとえば、キーボード/マウス622、通信装置626、および、たとえば一実施形態ではコード630を含んでよいディスクドライブもしくはその他の大容量記憶装置等のデータストレージユニット628等の多様な装置が第2バス620に接続されてよい。さらに、オーディオI/O624が第2バス620に接続されてよい。上記したように、実施形態は、携帯電話等の移動体装置を含むその他の種類のシステムに組み込んでよい。図6を参照すると、本発明の別の実施形態に係るシステムのブロック図が示されている。図6に示すように、システム700は、移動体装置であってよく、多様なコンポーネントを備えてよい。図6のハイレベルビューに示すように、装置の中央演算装置であってよいアプリケーションプロセッサ710は、ストレージ715等の多様なコンポーネントと通信している。ストレージ715は、多様な実施形態において、プログラム記憶部およびデータ記憶部の両方を含んでよく、本発明の実施形態に係るセキュアなストレージとなるようにマッピングすることができる。アプリケーションプロセッサ710は、多様な実施形態において、ディスプレイ、および、実行されるとディスプレイ上に出現することができるタッチキーパッド等の1つ以上の入力装置を含む入出力システム720に、さらに接続されてよい。アプリケーションプロセッサ710は、さらに、音声およびデータ通信等の信号を出力するべく調整し、また、受信すべき電話およびその他の信号を調整するベースバンドプロセッサ730に接続されてよい。図に見られるように、ベースバンドプロセッサ730は、受信機能および送信機能の両方をイネーブルし得る送受信機740に接続されている。送受信機740は、無線ワイドエリアネットワークたとえば、3Gもしくは4Gネットワーク、および/または、無線ローカルエリアネットワークたとえば、ブルートゥース登録商標ネットワーク、または、電気電子技術者協会の802.11規格に準拠するいわゆるワイファイ登録商標ネットワーク等の1つ以上の通信プロトコルを介して、音声信号およびデータ信号を送受信することができる任意の種類のアンテナであってよいアンテナ750と通信してよい。図に見られるように、システム700は、移動環境での動作を可能にする充電式電池を有する充電式電源725をさらに備えてよい。図6の実施形態においてこの特定的な実施例を示したが、本発明の範囲はこれに限定されない。実施形態は、コードとして実施してよく、命令を実行するようにシステムをプログラムするべく用いることができる当該命令を記憶した記憶媒体に記憶してよい。記憶媒体は、フロッピー登録商標ディスクと、光ディスクと、光ディスクと、半導体ドライブSSDと、コンパクトディスク読み出し専用メモリCD-ROMと、書き換え可能コンパクトディスクCD-RWと、光磁気ディスクと、読み出し専用メモリROM、動的ランダムアクセスメモリDRAMおよび静的ランダムアクセスメモリSRAM等のランダムアクセスメモリRAM、消去可能プログラマブル読み出し専用メモリEPROM、フラッシュメモリ、電気的消去可能プログラマブル読み出し専用メモリEEPROM等の半導体装置と、磁気または光カードと、電子的命令を記憶するのに適したその他の任意の種類の媒体等の任意の種類の持続性記憶媒体を含むが、これらに限定されない。本発明を限られた数の実施形態に関して記載したが、当業者であれば、これらから多様な変更および変形に想到するであろう。添付の特許請求の範囲は、そのような変更および変形を、本発明の真の趣旨および範囲内に存在するものとして、その範囲に含むことが意図されている。