"2つのスイッチング素子を直列に接続し、接続点よりも高電位側をハイサイドスイッチング素子、低電位側をローサイドスイッチング素子として、ローサイドゲート駆動回路から正極性の電圧が出力されるとハイサイドゲート駆動回路は0Vを維持または負極性の電圧を出力し、ローサイドゲート駆動回路からの出力が0Vまたは負極性の電圧を出力する時はハイサイドゲート駆動回路から正極性の電圧が出力されるようにハイサイドとローサイドゲート駆動回路が制御される電力変換回路において、ローサイドゲート駆動回路の出力端子にトランスの1次側を接続し、ハイサイドスイッチング素子のゲートソース間にトランスの1次側電圧と反対の極性の電圧が発生するようにトランスの2次側を接続することを特徴とするゲート駆動回路。2つのスイッチング素子を直列に接続し、接続点よりも高電位側をハイサイドスイッチング素子、低電位側をローサイドスイッチング素子として、ローサイドゲート駆動回路から正極性の電圧が出力されるとハイサイドゲート駆動回路は0Vを維持または負極性の電圧を出力し、ローサイドゲート駆動回路からの出力が0Vまたは負極性の電圧を出力する時はハイサイドゲート駆動回路から正極性の電圧が出力されるようにハイサイドとローサイドゲート駆動回路が制御される電力変換回路において、ハイサイドおよび、ローサイドスイッチング素子のゲートソース間にNchノーマリーオン型補助スイッチング素子のドレインソースを接続し、トランスの1次側をゲート駆動回路の出力に接続し、ゲート駆動回路から正極性のゲート駆動電圧が出力されるとNchノーマリーオン型スイッチング素子のゲートソース間に負極性の電圧パルスが印加されるようにトランスの2次側をNchノーマリーオン型スイッチング素子のゲートソース間に接続することを特徴とするゲート駆動回路。2つのスイッチング素子を直列に接続し、接続点よりも高電位側をハイサイドスイッチング素子、低電位側をローサイドスイッチング素子として、ローサイドゲート駆動回路から正極性の電圧が出力されるとハイサイドゲート駆動回路は0Vを維持または負極性の電圧を出力し、ローサイドゲート駆動回路からの出力が0Vまたは負極性の電圧を出力する時はハイサイドゲート駆動回路から正極性の電圧が出力されるようにハイサイドとローサイドゲート駆動回路が制御される電力変換回路において、ハイサイドおよび、ローサイドスイッチング素子のゲートソース間にPchノーマリーオン型補助スイッチング素子のドレインソースを接続し、ローサイドまたはハイサイドのどちらか一方のゲート駆動回路から正極性の電圧が出力されてメインのスイッチング素子がターンオンしたときに、もう一方のメインのスイッチング素子に接続されているPchノーマリーオン型補助スイッチング素子がオン状態となりメインのスイッチング素子のゲートソース間が短絡され、メインのスイッチング素子がオフ状態を保持することを特徴としたゲート駆動回路。前記トランスは空芯トランスであることを特徴とする請求項1ないし3のいずれかに記載のゲート駆動回路。ゲート駆動回路は0Vと正極性の電圧を出力することを特徴とする請求項1ないし3のいずれかに記載のゲート駆動回路。請求項1に記載のゲート駆動回路におけるハイサイドゲート駆動回路、ローサイドゲート駆動回路、トランス、ハイサイドメインスイッチング素子、ローサイドメインスイッチング素子を同一のパッケージに封入したことを特徴とするパワー半導体モジュール。請求項2に記載のゲート駆動回路におけるハイサイドゲート駆動回路、ローサイドゲート駆動回路、トランス、Nchノーマリーオン型スイッチング素子、ハイサイドメインスイッチング素子、ローサイドメインスイッチング素子を同一のパッケージに封入したことを特徴とするパワー半導体モジュール。請求項3に記載のゲート駆動回路におけるハイサイドゲート駆動回路、ローサイドゲート駆動回路、Pchノーマリーオン型スイッチング素子、ハイサイドメインスイッチング素子、ローサイドメインスイッチング素子を同一のパッケージに封入したことを特徴とするパワー半導体モジュール。図1に示すインバータ回路では、スイッチング素子をハイサイドとローサイドに設置して上下アームを構成し、ハイサイドスイッチング素子がオン状態のとき、ローサイドスイッチング素子はオフ状態、また、ハイサイドスイッチング素子がオフ状態のとき、ローサイドスイッチング素子はオン状態となるように、どちらか一方がオンのときはもう片方はオフ状態になるように制御される。また、両方のスイッチング素子が同時にオンすると上下アームにスイッチング素子の定格電流以上の短絡電流が流れてしまい、スイッチング素子が破壊してしまう可能性がある。したがって、同時にオン状態にならないように、両方の素子が同時にオフ状態になる期間デッドタイムをもうける。ここで、図2に示すように、一方のスイッチング素子がオフ状態からオン状態になるともう片方のスイッチング素子のドレインソース間またはコレクタエミッタ間電圧は、0Vから入力直流電圧に自動的に変化する。それにともない、ゲートドレイン間またはゲートコレクタ間キャパシタンスがほぼ入力直流電圧と同じ値まで充電される。このとき、ゲートドレイン間またはゲートコレクタ間キャパシタンスに変位電流が流れ、この電流がゲートソース間またはゲートエミッタ間キャパシタンスを充電し、ゲート電圧が閾値をこえてしまい、スイッチング素子がオンしてしまうことがある。変位電流のピーク値はスイッチング素子のドレインソース間またはコレクタエミッタ間電圧の時間変化の割合dV/dtに比例するので、スイッチング素子のスイッチング損失を小さくするためにスイッチング時間を短くすると変位電流のピーク値が大きくなり、先に説明した原理でスイッチング素子がオンしやすくなる。そこで、ゲートソース間またはゲートエミッタ間を半導体スイッチング素子で短絡することにより、ゲート電圧が閾値をこえないようにするゲート駆動回路が検討されている。しかしながら、このような回路では、通常必要なゲート駆動回路を構成する部品の他に、ダイオードを2個、抵抗を1個、スイッチング素子を1個などの素子を少なくとも追加する必要がある。また、上記スイッチング素子は通常のゲート駆動回路の制御信号に同期して動作させる必要があり、同期信号を発生させるための制御装置が必要になることと、それらの回路全体の設計が複雑になる。本発明の実施の形態はこのような課題を解決するためのものであり、スイッチング素子を誤動作させずに高速低損失動作が可能なゲート駆動回路を、部品点数の少ない簡易な回路構成で実現することを目的とする。上記目的を達成するための第1の実施の形態であるゲート駆動回路は、ローサイドゲート駆動回路の出力端子にトランスの1次側を接続し、ハイサイドスイッチング素子のゲートソース間にトランスの1次側電圧と反対の極性の電圧が発生するようにトランスの2次側を接続する。これによって、ローサイドゲート駆動回路から正極性のゲート駆動電圧が出力されるとトランスを介してハイサイドスイッチング素子のゲートソース間に負極性の電圧パルスが印加され、ゲートソース間電圧は閾値以下の電圧となり、ローサイドスイッチング素子がターンオンするときに、ハイサイドスイッチング素子がオフ状態を保持するようにしたものである。上記目的を達成するための第2の実施の形態であるゲート駆動回路は、スイッチング素子のゲートソース間にNchノーマリーオン型スイッチング素子のドレインソースを接続し、トランスの1次側をゲート駆動回路の出力に接続する。また、ゲート駆動回路から正極性のゲート駆動電圧が出力されるとNchノーマリーオン型スイッチング素子のゲートソース間に負極性の電圧パルスが印加されるようにトランスの2次側をNchノーマリーオン型スイッチング素子のゲートソース間に接続する。そして、ローサイドゲート駆動回路から正極性の電圧が出力されるとハイサイドゲート駆動回路は0Vを維持または負極性の電圧を出力し、ローサイドゲート駆動回路からの出力が0Vまたは負極性の電圧を出力する時はハイサイドゲート駆動回路から正極性の電圧が出力されるようにハイサイドとローサイドゲート駆動回路が制御される。ローサイドゲート駆動回路から正極性の電圧が出力され、ローサイドスイッチング素子がターンオンしたときに、ハイサイドのNchノーマリーオン型スイッチング素子のゲートソース間電圧は0Vまたは正極性となりオン状態となりハイサイドスイッチング素子のゲートソース間が短絡され、ハイサイドスイッチング素子がオフ状態を保持するようにしたものである。一方、ハイサイドゲート駆動回路から正極性の電圧が出力され、ハイサイドスイッチング素子がターンオンしたときに、ローサイドのNchノーマリーオン型スイッチング素子のゲートソース間電圧は0Vまたは正極性となりオン状態となりローサイドスイッチング素子のゲートソース間が短絡され、ローサイドスイッチング素子がオフ状態を保持するようにしたものである。上記目的を達成するための第3の実施の形態であるゲート駆動回路は、スイッチング素子のゲートソース間にPchノーマリーオン型スイッチング素子のドレインソースを接続する。また、前記Pchノーマリーオン型スイッチング素子のゲート駆動回路は前記スイッチング素子のゲート駆動回路と共通とする。ローサイドゲート駆動回路から正極性の電圧が出力されるとハイサイドゲート駆動回路は0Vを維持または負極性の電圧を出力し、ローサイドゲート駆動回路からの出力が0Vまたは負極性の電圧を出力する時はハイサイドゲート駆動回路から正極性の電圧が出力されるようにハイサイドとローサイドゲート駆動回路が制御される。ローサイドゲート駆動回路から正極性の電圧が出力され、ローサイドスイッチング素子がターンオンしたときに、ハイサイドPchノーマリーオン型スイッチング素子はオン状態となりハイサイドスイッチング素子のゲートソース間が短絡され、ハイサイドスイッチング素子がオフ状態を保持するようにしたものである。一方、ハイサイドスイッチング素子がターンオンしたときに、ローサイドPchノーマリーオン型スイッチング素子はオン状態となりローサイドスイッチング素子のゲートソース間が短絡され、ローサイドスイッチング素子がオフ状態を保持するようにしたものである。以下,本発明の実施形態について図面を用いて説明する。[第1の実施の形態]まず、第1の実施の形態に係わるゲート駆動回路について説明する。図3は、本発明の実施の形態に係わるゲート駆動回路の等価回路である。ローサイドゲート駆動回路2の出力端子にトランス15の1次側を接続し、ハイサイドスイッチング素子5のゲートソース間にトランスの1次側電圧と反対の極性の電圧が発生するようにトランス15の2次側が接続される。ローサイドゲート駆動回路2から正極性のゲート駆動電圧が出力されるとトランス15を介してハイサイドスイッチング素子5のゲートソース間に負極性の電圧パルスが印加され、ゲートソース間電圧は閾値以下の電圧となり、ローサイドスイッチング素子6がターンオンするときに、ハイサイドスイッチング素子5がオフ状態を保持する。図4は、実施例1のゲート駆動回路の回路シミュレーション結果である。ローサイドゲートエミッタ電圧が0Vから15Vの電圧に変化する期間において、ハイサイドゲートエミッタ電圧には負極性のパルス電圧が印加されていることが確認できる。また、ハイサイドコレクタ電流も流れていないことから、ハイサイドスイッチング素子はオフ状態を維持していることが確認できる。この実施の形態によれば、ターンオンする側のスイッチング素子の各種電圧電流の状態を検出して、その状態をゲート駆動側へフィードバックするための外部制御回路を追加することなく、自動的に、ターンオンしない側のスイッチング素子のオフ状態を保持できる点で好ましい効果が得られる。かかる第1の実施の形態におけるトランスとしては、空芯トランスを用いることが好ましい。これは、磁性体コアを有するトランスでは、ヒステリシス損失が発生し、損失低下に寄与しないからである。また空芯トランスを使用すると、比較的コスト面で有利である。また、この実施の形態で、ゲート駆動回路は、スイッチング素子がオフ状態は0V、オン状態は正極性の電圧を出力するものであることが好ましい。その理由は、以下の通りである。すなわち、本実施の形態で解決しようとする課題は、変位電流によりゲートソース間キャパシタンスが充電され、ゲートソース間で電圧が閾値を越えてしまい誤動作するおそれがあることを解消するものである。この現象を防止する簡単な方法として、スイッチング素子がオフ状態の時に、ゲートソース間にマイナスバイアス負極性の電圧を印加することにより、充電電圧が閾値を越えないようにする方法がある。この場合、負極性の電源が別に必要なため、ゲート回路のコストが上昇するという欠点がある。本実施の形態によれば、負極性の電源が不要となるので、電力変換装置のコストを下げることが可能になる。[第2の実施の形態]図5は、第2の実施の形態に係わるゲート駆動回路の等価回路である。ハイサイドスイッチング素子5のゲートソース間にNchノーマリーオン型スイッチング素子13のドレインソースを接続し、トランス15の1次側をハイサイドゲート駆動回路1の出力に接続し、ハイサイドゲート駆動回路1から正極性のゲート駆動電圧が出力されるとNchノーマリーオン型スイッチング素子13のゲートソース間に負極性の電圧パルスが印加されるようにトランス15の2次側をNchノーマリーオン型スイッチング素子13のゲートソース間に接続する。なお、ローサイドもハイサイドと同様な構成動作原理であるので、説明は省略する。ローサイドゲート駆動回路2から正極性の電圧が出力されるとハイサイドゲート駆動回路1は0Vを維持または負極性の電圧を出力し、ローサイドゲート駆動回路2からの出力が0Vまたは負極性の電圧を出力する時はハイサイドゲート駆動回路1から正極性の電圧が出力されるようにハイサイドゲート駆動回路1とローサイドゲート駆動回路2が制御する。ローサイドゲート駆動回路2から正極性の電圧が出力され、ローサイドスイッチング素子6がターンオンしたときに、Nchノーマリーオン型スイッチング素子13のゲートソース間電圧は0Vまたは正極性となりオン状態となりハイサイドスイッチング素子5のゲートソース間が短絡され、ハイサイドスイッチング素子5がオフ状態を維持する。この実施の形態によれば、特にターンオンする側のスイッチング素子の各種電圧電流の状態を検出して、その状態をゲート駆動側へフィードバックするための外部制御回路を追加することなく、自動的に、ターンオンしない側のスイッチング素子のオフ状態を保持できる点で好ましい効果が得られる。また、ローサイドスイッチング素子6のターンオン動作終了後もハイサイドスイッチング素子5のゲートソース間は短絡された状態であるので、外部から何らかのノイズが侵入した場合でもハイサイドスイッチング素子5はオフ状態を保持できる点で好ましい効果が得られる。かかる第1の実施の形態におけるトランスとしては、空芯トランスを用いることが好ましい。これは、磁性体コアを有するトランスでは、ヒステリシス損失が発生し、損失低下に寄与しないからである。また、この実施の形態においても、前述の第1の実施形態と同様にゲート駆動回路は、スイッチング素子がオフ状態は0V、オン状態は正極性の電圧を出力するものであることが好ましい。[第3の実施の形態]図6は、本発明の第3の実施の形態に係わるゲート駆動回路の等価回路である。ハイサイドスイッチング素子5のゲートソース間にPchノーマリーオン型スイッチング素子14のドレインソースを接続し、ハイサイドゲート駆動回路1で前記Pchノーマリーオン型スイッチング素子14のゲートを駆動する。なお、ローサイドもハイサイドと同様な構成動作原理であるので、説明は省略する。ローサイドゲート駆動回路2から正極性の電圧が出力されるとハイサイドゲート駆動回路1は0Vを維持または負極性の電圧を出力し、ローサイドゲート駆動回路2からの出力が0Vまたは負極性の電圧を出力する時はハイサイドゲート駆動回路1から正極性の電圧が出力されるようにハイサイドゲート駆動回路1とローサイドゲート駆動回路2を制御する。ローサイドゲート駆動回路2から正極性の電圧が出力され、ローサイドスイッチンググ素子6がターンオンしたときに、Pchノーマリーオン型スイッチング素子14のゲートソース間電圧は0Vまたは正極性となりオン状態となりハイサイドスイッチング素子5のゲートソース間が短絡され、ハイサイドスイッチング素子5がオフ状態を維持する。この実施の形態によれば、特にターンオンする側のスイッチング素子の各種電圧電流の状態を検出して、その状態をゲート駆動側へフィードバックするための外部制御回路を追加することなく、自動的に、ターンオンしない側のスイッチング素子のオフ状態を保持できる点で好ましい効果が得られる。また、ローサイドスイッチング素子6のターンオン動作終了後もハイサイドスイッチング素子5のゲートソース間は短絡された状態であるので、外部から何らかのノイズが侵入した場合でもハイサイドスイッチング素子5はオフ状態を保持できる点で好ましい効果が得られる。かかる第1の実施の形態におけるトランスとしては、空芯トランスを用いることが好ましい。これは、磁性体コアを有するトランスでは、ヒステリシス損失が発生し、損失低下に寄与しないからである。また、この実施の形態においても、前述の第1の実施形態と同様にゲート駆動回路は、スイッチング素子がオフ状態は0V、オン状態は正極性の電圧を出力するものであることが好ましい。以上、3つの実施の形態について説明したが、これらの構成によれば、スイッチング素子のゲートソース間またはゲートエミッタ間電圧を閾値以下に保持するための回路を付加したゲート駆動回路を部品点数の少ない簡易な回路構成で実現することができる。[半導体素子チップ、モジュール、パッケージ]上記各実施の形態においては、この発明の実施の形態として駆動回路として説明したが、この実施の形態の駆動回路は、パルス出力の遅延、波形の鈍り、配線抵抗の増加などを防止するために、可能な限り配線長さが短い方が好ましい。同一の半導体チップ上に形成できる素子は、集合させて同一ICチップ上に形成することが好ましい。また、パッケージとしても同一パッケージに封入しモジュールとすることが好ましい。より具体的には、上述のゲート駆動回路において、トランスを、ローサイドゲート駆動回路、ハイサイドゲート駆動回路、Nch型ノーマリーオン型スイッチング素子、あるいはPchノーマリーオン型スイッチング素子と同一のパッケージに封入してゲート駆動ICとすることができる。また、Nch型ノーマリーオン型スイッチング素子、Pch型ノーマリーオン型スイッチング素子をメインスイッチング素子と同一の半導体チップに集積化してスイッチング素子とすることができる。さらに、ハイサイドゲート駆動回路、ローサイドゲート駆動回路、トランス、ハイサイドメインスイッチング素子、ローサイドメインスイッチング素子を同一のパッケージに封入してパワー半導体モジュールとすることができる。あるいは、ハイサイドゲート駆動回路、ローサイドゲート駆動回路、トランス、Nchノーマリーオン型スイッチング素子、ハイサイドメインスイッチング素子、ローサイドメインスイッチング素子を同一のパッケージに封入してパワー半導体モジュールとすることができる。また、ハイサイドゲート駆動回路、ローサイドゲート駆動回路、Pchノーマリーオン型スイッチング素子、ハイサイドメインスイッチング素子、ローサイドメインスイッチング素子を同一のパッケージに封入してパワー半導体モジュールとすることができる。上記モジュール化、同一パッケージ化によって、以下の効果が期待される。すなわち、1回路技術者にとっては、空芯トランスの接続作業が不要化される。2各種パワー半導体スイッチング素子のパラメータに合わせて最適なパラメータの空芯トランスを組み合わせることにより、回路技術者は特性が最適化されたパワー半導体モジュールなどの部品を採用することができる。3パワー半導体チップと空芯トランスの特性が向上する。以上、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。"