幾つかの機能的に異なる層38、60、70を備え、ホイートストンブリッジ層70がホイートストンブリッジ18の少なくとも2つの抵抗器20を備え、各々の抵抗器20は副抵抗器22の形態をした少なくとも1つの磁界感知素子10を備え、フリップ導体層38が、各々の磁界感知素子10の内部磁化状態をフリップする少なくとも1つのフリップ導体30を備える磁界感知デバイス50であって、前記フリップ導体30は複数の導体ストライプ32を備え、該複数の導体ストライプ32は、前記フリップ導体層38の少なくとも2つの異なるフリップ導体副層38-1、38-2の上に配列され、ビアを介して相互に電気結合されたことを特徴とする磁界感知デバイス。関連づけられた磁界感知素子10のフリップ磁界を提供し、ホイートストンブリッジ層70の側に対面する第1のフリップ導体副層38-1の上に配列された導体ストライプ32、34の第1の組、および導体ストライプ34の前記第1の組の電気接続を提供し、少なくとも1つの第2のフリップ導体副層38-2の上に配列された導体ストライプ32、36の少なくとも第2の組から成る配列を特徴とする、請求項1に記載の磁界感知デバイス。導体ストライプ32、34の前記第1の組が、前記磁界感知素子10の長手方向整列に関して本質的に垂直に方位され、導体ストライプ32、36の前記第2の組は、前記磁界感知素子10の前記長手方向整列に関して本質的に平行に方位されたことを特徴とする、請求項2に記載の磁界感知デバイス。導体ストライプ32、34の前記第1の組が、前記磁界感知素子10の中心部分80のためにフリップ磁界を提供する前記垂直方位導体ストライプ34、および前記磁界感知素子10の端部分82のためにフリップ磁界を提供する垂直導体ストライプ34から成るインターディジタル配列を備えることを特徴とする、請求項2または3に記載の磁界感知デバイス。前記磁界感知素子10の中心部分80のために提供されるフリップ磁界に関して、増加されたフリップ磁界が各々の磁界感知素子10の双方の端部分82に提供され得るように、導体ストライプ34の前記第1の組が設計および配列されたことを特徴とする、請求項1から4のいずれか一項に記載の磁界感知デバイス。均一なフリップ磁界が、磁気感知素子10の中心部分80で励起され得るように、導体ストライプ32、34の前記第1の組の少なくとも1つの導体ストライプが、電流分布を提供するために設計された少なくとも1つの電流分布要素44、好ましくは導体ストライプ32、34のコンダクタンスプロファイル54または非伝導区域56、特に窪み58を備え、これによって好ましくは前記導体ストライプ32、34が、前記磁界感知素子10の中心部分80の内部磁化状態をフリップするように適合されることを特徴とする、請求項2から5のいずれか一項に記載の磁界感知デバイス。前記抵抗器20が、副抵抗器22の形態をした少なくとも2つの磁界感知素子10を備え、各々の磁界感知素子10は、フリップ導体30の関連づけられた垂直導体ストライプ34の電流の流れ方向に関するその配列に依存して、正または負のバーバーポール整列26、28を有するバーバーポール構造16を備えることを特徴とする、請求項1から6のいずれか一項に記載の磁界感知デバイス。前記ホイートストンブリッジ層70の上の前記少なくとも2つの抵抗器20の副抵抗器22のインターディジタル配列24を特徴とする、請求項7に記載の磁界感知デバイス。前記磁界感知素子10の双方の長手方向端部分82のテーパ形態、好ましくは楕円形態を特徴とする、請求項1から8のいずれか一項に記載の磁界感知デバイス。前記ブリッジ抵抗器20が、前記第1のフリップ導体副層38-1の下および/または前記第2のフリップ導体副層38-2の中にあるように、ホイートストンブリッジ層70の上に配列されたことを特徴とする、請求項1から9のいずれか一項に記載の磁界感知デバイス。補償導体60が、外部磁界を補償する補償磁界を生成し、前記補償導体60は、少なくとも1つの補償導体層62の上に、好ましくは前記ホイートストンブリッジ層70の上部に、および前記フリップ導体層38に隣接しておよび/または互い違いに、配置されたことを特徴とする、請求項1から10のいずれか一項に記載の磁界感知デバイス。前記補償導体60が、複数の導体ストライプ32を備え、該複数の導体ストライプは、前記補償導体層62の少なくとも2つの異なる補償導体副層62-1、62-2の上に配列され、ビアを介して相互に電気結合され、補償磁界を提供する補償導体ストライプ66の第1の組が前記第1の補償導体副層62-1の上に配列され、補償導体ストライプ66の前記第1の組の電気接続を提供する補償導体ストライプ68の第2の組が前記第2の補償導体副層62-2の上に配列され、補償導体ストライプ66の前記第1の組は、前記ホイートストンブリッジ層70の上におよび隣接して、および前記第1のフリップ導体副層38-1の下に、配列されることを特徴とする、請求項11に記載の磁界感知デバイス。前記フリップ導体30および/または前記補償導体60の少なくとも一部分が、本質的にU字形、渦巻き形、および/または蛇行形態として配列されることを特徴とする、請求項1から12のいずれか一項に記載の磁界感知デバイス。前記フリップ導体30および/または前記補償導体60の材料が高伝導性であり、好ましくは銅、アルミニウム、銀、金、またはこれらの合金を備え、好ましくはバーバーポール構造16を形成する材料と同じであることを特徴とする、請求項1から13のいずれか一項に記載の磁界感知デバイス。ブリッジ抵抗器20の少なくとも1つの磁界感知素子10の磁化状態を独立にフリップするため、電気的に分離された2つ以上のフリップ導体30-1、30-2の各々が提供されることを特徴とする、請求項1から14のいずれか一項に記載の磁界感知デバイス。図1aおよび図1bは、AMRコンセプト、および、バーバーポール構造16を有しない磁界感知素子10における外部磁界14の角度に関する抵抗依存性を略図で示す。磁気抵抗とは、外部磁界が材料へ適用されたとき、その材料の電気抵抗値が変化する材料特性である。いわゆる異方性磁気抵抗AMRとは、電気抵抗が、電流方向と磁界Mの方位との間の角度Θに依存する磁界感知素子10の特性である。この効果は、好ましくは、パーマロイの狭くてw、薄くt、長いlシートの中で観測され得る。ここでl≫w≫tが成り立つ。パーマロイは、81Niおよび19Feの合金である。素子10の電気抵抗Rは、感知電流が磁界Mの方向と平行であるとき最大値R=を有し、磁界Mが電流方向と垂直であるとき最小値R⊥を有する。効果は、磁界Mに起因する原子の電子スピン整列のひずみによって引き起こされる。パーマロイ磁界感知素子10は内部磁化M012を有し、この内部磁化は典型的にはAMR感知素子の長手方向および感知素子10を通って流れる電流方向へ整列する。今後、磁界Mは、内部磁化M0および感知電流に平行な成分HP、および感知電流および内部磁化M012に垂直なHE14へ分割されるものと仮定する。これによって、さらに|M0|≫|HP|が成り立つものと仮定され、今後はHPが無視され得る。磁化M012に平行な電流を考慮すると、次の関係、すなわち、R=R⊥R=-R⊥cos2Θが成り立ち、tanΘは外部垂直磁界成分HE14と内部磁化M012との大きさの比である。これは図1bで描かれる。感知素子10の抵抗感度は、|HE|が|M0|Θ~45°に等しければ最大化され、|M0|≫|HE|および|M0|≪|HE|Θ~0°または90°であれば最小化される。図2aおよび図2bは、図1の磁界感知素子のさらなる発展を表し、|M0|≫|HE|Θ~0°の場合に最大抵抗感度へ到達するように外部磁界感度を向上させるバーバーポール構造16を有する。図1の磁気抵抗ストライプ素子からスタートすると、オーム抵抗を有して内部磁化M0に対する感知磁界HEの小さな変動を感知する磁界センサ10を有することが望ましい。Θ=arctanHE/M0であるR/Θ関係曲線は、小さなHE値について平坦であるから、典型的なAMRセンサは、いわゆるバーバーポール構造16を装備される。バーバーポール構造16は、白金、銅、アルミニウム、銀、または金から作られた高伝導性の小さなストライプを備え、ストライプは電流の流れに関して45°の角度で磁化可能材料たとえば、パーマロイへ取り付けられ、したがって図2aで示されるように、素子10を通って流れる45°傾斜電流53を強制する。このようにして、R/Θ関係曲線は、小さなHE変動が線形抵抗変化をもたらす線形領域へシフトされ、R=R⊥R=-R⊥cos2Θ±45°が成り立つ。図2aおよび図2bで分かるように、R/Θ関係曲線の勾配は、バーバーポール整列の角度および感知磁界HEに関する内部磁界M0の方向に依存する。上記から分かるように、抵抗変化の勾配は、バーバーポールの角度26、28の方向および感知磁界HE14に関する磁化M0の整列方向に依存する。図3は、磁界成分HE14の大きさを感知する磁界感知デバイスのホイートストンブリッジ配列18の略図を示す。ホイートストンブリッジ18は、4つの磁界感知素子10をブリッジ抵抗器20として備え、ブリッジ抵抗器20は、正および負の角度26、28を有するバーバーポール構造16を有する。図3bは、電圧Vss/Gndがブリッジ18へ適用されたときの、ホイートストンブリッジ18のUa/H関係を表す。外部磁界HE14を高感度で感知するためには、通常、1つまたは複数の感知素子10を備える4つの磁界感知抵抗器20R1、R2、R3、およびR4が、そのようなホイートストンブリッジ回路18の中に配列される。ホイートストンブリッジの2つの脚の抵抗値における非対称は、ブリッジの電圧差Uaをもたらす。感知磁界HE14が存在しないときでも、温度ドリフト、生産公差、および他の影響に起因して、残るオフセット電圧Uoffを完全にゼロにすることはできない。3つの次元の全部でベクトルの磁界を感知するには、3つの磁界感知デバイスを組み合わせなければならない。所望されないオフセット電圧Uoffを削除するため、内部磁化を二者択一的にフリップするフリップコンセプトが開発された。このコンセプトは、強い外部フリップ磁界Hflipによって磁界感知素子10の内部磁化M012を周期的にフリップし、ホイートストンブリッジ18の2つのフリップ状態の差分値ΔUaを使用して、外部磁界HE14の大きさを決定することを示唆する。ブリッジ抵抗器20R1、R2、R3、およびR4の単一の磁界感知素子10の内部磁化M012は、外部フリップ磁界Hflipによって周期的にフリップされる。フリップ磁界の典型的な強さは、0.1から50mTである。各々のフリップステップの後、ホイートストンブリッジ18の出力値ΔUaは、図3bで描かれるように、R/Θ関係曲線に従って、2つのフリップ磁化状態Hflipに依存してUoffのあたりで対称的に変化する。センサ信号Uaは、交代するセンサ信号であり、感知回路は静的オフセット値Uoffを削除し、ΔUaに依存してHEの強さを決定する。この数年間、バーバーポールおよびフリップコンセプトに基づく異なるAMRセンサ設計が論議の対象であった。図4は、フリップ導体30を有する磁界感知デバイス50の異なる基本コンセプトをイラストおよび抽象表現で示す。ホイートストンブリッジ抵抗器20は、単一または複数の磁界感知素子10を副抵抗器22、22-1から22-4までとして備え、単一または2つの電気的に分離されたフリップ導体30、または30-1、30-2を備える。図4aは、集積フリップコイル30を有する磁界感知デバイス50を表す。各々の磁界感知素子10は、互い違いのバーバーポール構造16、26、28を有する抵抗器20R1、R2、R3、およびR4を形成する。ホイートストンブリッジ18の上方部分の磁界感知素子10R1、R4は、ホイートストンブリッジ18の下方部分の磁界感知素子10R2、R3とは対照的に、反対方向のフリップ磁界Hflipへ露出され、磁界感知素子10R1、R4が1つの方向に磁化され、磁界感知素子10R2、R3が反対方向に磁化されるHflip方向のダッシュドット矢印およびドット矢印を参照。フリップ磁界Hflipはフリップ電流IFによって生成される。この電流はフリップ導体30を通って流れる電流パルスであってもよく、導体30は、渦巻きとして形成された複数の導体ストライプ32を備える。磁界感知素子10に関して垂直に方位された導体ストライプ32は、アンペアの法則に従ってフリップ磁界Hflipを生成し、磁界感知素子10の長さ方位と平行に方位された導体ストライプ32は、磁気活性導体ストライプ32の電気接続を提供する。その結果、オフセット電圧Uoffが削除され得るようにR/Θ関係曲線のフリップが達成され、小さなサイズの集積フリップコイルを有するコンパクトなセンサ構成が提供される。1993年、微細構造技術オプトエレクトロニクス協会IMO、ウェッツラー、ドイツは、図4bで描かれる感知デバイス50を提案した。このデバイスにおいて、各々のブリッジ抵抗器20R1、R2、R3、およびR4は、少なくとも2つの抵抗器副部品aおよびbへ分割され、各々の副部品は磁界感知素子10を副部品22-1または22-2として備え、互い違いのバーバーポール構造16、26、28を有する。各々の副抵抗器22-1、22-2R1a、R1b...は、フリップ電流IFによって生成されたフリップ導体30のフリップ磁界Hflipの反対部分へ露出され、感知素子10の生産公差または温度変動によって引き起こされたセンサオフセットをさらに減少し、抵抗器20の一層コンパクトな配列を達成し、一層小さなチップサイズをもたらす。図4cは、図4bの磁界感知素子デバイス50の更なる発展を略図で示す。このデバイスにおいて、フリップ導体30は2つの独立フリップ導体部分30-1および30-2へ分割される。各々の抵抗器20は、4つの副抵抗器22-1から22-4までに分割される。2つの導体部分30-1、30-2は、個々に独立して各々の副抵抗器22-1、22-2、22-3、および22-4のためにフリップ磁界Hflipを調整することを可能にする。各々の抵抗器20の副抵抗器22の半分は、2つの電気的に分離されたフリップ導体30-1、30-2の1つにかぶさる。双方のフリップ電流IF1、IF2の相関に依存して、正常フリップモード平行電流および非活性モード反対電流を設定可能であり、こうして感知デバイス50の自己較正が可能になる。2つのフリップ導体30-1、30-2は、4つの異なるフリップ状態を提供し/-/0/0Hflip状態を参照、これによって反対のフリップ電流IFHflip0/0の場合、ホイートストンブリッジの感度がほとんど削除非活性化され、出力信号がオフセット電圧UOFFを表す。図5は、技術水準のフリップ導体配列を有するセンサチップレイアウトとしての異なる磁界感知デバイス52を示す。図5aは、ホイートストンブリッジ18を備える第1の技術水準の磁界感知デバイス52を示す。このホイートストンブリッジにおいて、各々のブリッジ抵抗器20は、抵抗器である副抵抗器22の形態をした4つの磁界感知素子10を備える。抵抗器20は直列接続されて蛇行形態に配列され、これにより2つの抵抗器20の間の各々の接続点において、図3で説明されたように、接触パッド40Ua、Vcc、Gndはホイートストンブリッジ構成18との接触を可能にする。ホイートストンブリッジ18の下方部分では、グラウンドGndおよび供給電圧VCCの供給パッド40が配列される。上方接触パッド40は、ホイートストンブリッジのセンサ電圧Uaへアクセスして、電圧差ΔUaを測定することを可能にする。ホイートストンブリッジ18は単一フリップ導体層の上部に配列され、単一フリップ導体層には蛇行形フリップ導体30が配列され、接触パッド40を介して結合され得るフリップ電流IFは、フリップ導体30の接触ストライプ32を通って流れ、フリップ磁界Hflipを第2または第3の方向に生成する。フリップ導体30は単一層の上に配列され、チップ構造全体の寸法を決定し、ホイートストンブリッジ18が配列される空間を提供する。追加の電気絶縁層の上に補償導体60が配列される。この導体も蛇行形態として設計され、ホイートストンブリッジ18のブリッジ抵抗器20の数の2倍の蛇行勾配を有し、外部磁界を補償する補償電界を提供する。補償導体60はフリップ導体30と同じ原理に基くが、補償電流Icによって提供される磁界を生成する。この磁界は磁界感知素子10の長手方向と整列しないで垂直方向と整列し、内部磁化M0に影響しないで、測定されるべき外部磁界HE14と重ね合わせられるか、それを補償する。図5bは、同じくホイートストンブリッジ18を備える同様の技術水準の磁界感知デバイス52を示す。このデバイスにおいて、各々のブリッジ抵抗器20は、副抵抗器22の形態をした4つの磁界感知素子10から構成される。この感知デバイス52は、チップ52の別個の単一層の上に位置決めされた磁界フリップ導体30を備え、導体ストライプ32は、どちらかと言えば複雑な組み合わされた蛇行形態として配列される。フリップ導体30の電気導体32は接触パッド40を提供され、この接触パッドを介して、フリップ電流パルスIFが結合および抽出され得る。下方の接触パッド40は、異なる層の上のビア接続42を使用することによって、フリップ導体30の導体ストライプと結合される。このビア接続は、2つの層と、パッド40をフリップ導体30の第1の導体ストライプ32に接触させる短い導体ストライプとの間の、導電貫通孔である。図5bの磁界感知デバイス52のさらなる修正は、図5cに描かれる。ホイートストンブリッジ18は4つの抵抗器20を備え、各々の抵抗器20は副抵抗器22としての2つの磁界感知素子10から構成される。4つのブリッジ抵抗器20は直列に電気接続され、渦巻き磁気フリップ導体30の上で蛇行形態として配列される。双方の磁界感知素子10、すなわち、各々の抵抗器20の副抵抗器22は、フリップ導体30の水平整列伝導ストライプ32の上部に位置決めされる。各々の抵抗器20の第1の磁界感知素子10副抵抗器22は、上方方向フリップ磁界Hflipを生成するフリップ導体30の磁気活性導体ストライプ32水平方位ストライプ32の上部に配列され、第2の素子10は、下方方向Hflip磁界を生成する磁気活性導体ストライプ32の上部に配列される。フリップ導体30は接触パッド40へ接続されて、渦巻き形状を有する。Hflipフリップ磁界は、フリップ導体30を通って流れるフリップ電流IFによって生成される。渦巻きの中心における終端導体ストライプ32は、ビア42および次の層の上に位置決めされる導体ストライプによって接触パッド40へ接続される。図5cの右側には、フリップ導体構成30ならびに接続導体およびビア42が表される。図6は、本発明に従った磁界感知デバイス50の第1の実施形態を示す。磁界センサチップ50はホイートストンブリッジ18を備え、各々のブリッジ抵抗器20は2つの副抵抗器22を備え、これらの副抵抗器は、互い違いのバーバーポール構造16、26、28を有する磁界感知素子10として設計される。ホイートストンブリッジ18は、デバイス50の第1の層の上に配列される。ホイートストンブリッジ18は、電気エネルギーVcc、Gndをホイートストンブリッジ18へ供給するため、および外部磁界HE14の結果としてパッドVoから電圧差ΔVoを感知するため、4つの接触パッド40へ接続される。ホイートストンブリッジ18は、2つの副層38-1および38-2を備えるフリップ導体層38の上部に配列される。個々の副層の詳細な図は、図7a~図7cに描かれる。フリップ電流パルスIFを導体コイルの中へ送り込み、フリップ磁界Hflipを生成するため、フリップ導体30はフリップ導体層38の上に配列され、接触パッド40によって接触され得る。フリップ導体30の全体の設計は二重渦巻き形状である。フリップ磁界Hflipを磁界感知素子10の整列方向に生成する水平方位導体ストライプ32は、第1の副層38-1の上に配列される。これは図7bで表される。副層38-1の水平方位磁気活性導体ストライプ32は、フリップ磁界Hflipを生成するため導体ストライプの第1の組34を形成する。第1の組34の導体ストライプ32は、垂直方位接続導体ストライプ32へ接続される。この導体ストライプは、第1の組34のストライプ32を電気接続する導体ストライプ36の第2の組を形成し、第2の副層38-2の上に配列される。これは図7cで示される。導体ストライプ34、36の双方の組は、副層38-1、38-2の間のビア42を介して電気接続される。こうして、フリップ電流IFは、第1および第2の副層38-1、38-2の区分された導体ストライプ32を通って流れ得る。導体ストライプ34の第1の組は、磁界感知素子10の端部分82に配列された導体ストライプ32を備える。端部分82に配列された導体ストライプ32は、磁界感知素子10の中心部分80に配列される導体ストライプ34と比較して一層小さい幅を有する。このようにして、感知素子10の中心部分80に関して磁界感知素子10の端部分82で、増加されたフリップ磁界Hflipが生成され得る。こうして、感知素子10の内部磁化M0の確実なフリップを達成する際、フリップ電流IFが低くされ、磁気フリップ導体30のインダクタンスが減少され得る。低減された漂遊磁界、したがって一層低いインダクタンスに起因して、一層高いフリップ頻度が時間分解能の増加を可能にする。というのは、固定された時間区間中に一層多数の測定値が取得され得るからである。磁界感知素子10の中心部分80に関連づけられた導体ストライプ34の第1の組の導体ストライプ32は、非伝導区域56の形態をした電流分布要素44を備える。電流分布要素44は、フリップ電流IFを導体ストライプ32の上で均一に分布するように設計される。電流分布要素44は均一の電流分布を提供し、減少された均一のフリップ磁界Hflipが磁界感知素子10の中心部分80で生成され、増加されたフリップ磁界Hflipが磁界感知素子10の端部分82で生成される。電流分布要素44は、磁気フリップ電流IFの大きさを減少することを助け、フリップ機構を最適化して電気エネルギー消費を低減するように電流分布形状を形成する。図7aは、フリップ導体層38の上に配列されたフリップ導体30のレイアウトを略図で描いている。フリップ導体30は接触パッド40を介して電気接触可能であり、フリップ電流IFはフリップ導体30の中へ入り、そこから抽出され得る。図7bで表わされる、フリップ磁界を生成する導体ストライプ32の第1の組は、第1の副層38-1の上に配列され、図7cで示される第2の副層38-2の上に配列された導体ストライプ32の第2の組へ接続される。長方形および多角形の窪み58の形態をした電流分布要素44は、磁界感知素子10の中心部分80に関連づけられた相対的に広い導体ストライプの上に配列される。第1および第2の副層の導体ストライプ32の間の電気接続は、ビア40によって提供される。第2の副層38-2は第1の副層38-1の上部に配列され、ホイートストンブリッジ18のブリッジ抵抗器20を同様に備え得る。その副抵抗器22は磁界感知素子10から構成される。その結果、センサチップ構成50の全体は、下部層としての副層38-1および上部層としての38-2の2つを備え、第2の副層38-2はホイートストンブリッジ層70をさらに備える。この配列は、増加された磁気感度および一層低いエネルギー消費を有する非常にコンパクトなチップ設計を提供する。図8は、ブリッジ抵抗器20のインターディジタル配列24を有する磁界感知デバイス50の第2の実施形態を表す。フリップ導体配列30は、図6、図7で描かれた実施形態のフリップ導体と同じである。ホイートストンブリッジ18は4つの抵抗器20を備え、各々の抵抗器20は副抵抗器22の形態をした複数の磁界感知素子10を備える。各々の抵抗器20の磁界感知素子10は直列接続され、互い違いのバーバーポール構造26、28を有する2つの感知素子10は、反対のフリップ磁界Hflipを生成するフリップ導体30の第1の副層38-1の磁気活性導体ストライプ32の上に配列される。互に入り込む指が形成されるように、各々の抵抗器20の直列接続素子10は蛇行形態として配列される。ブリッジ抵抗器20がインターディジタル配列24として形成されるように、2つの抵抗器20の指は相互に作用し、隣接する抵抗器の磁気素子10は相互の近くに配列される。ブリッジ抵抗器20の感知素子10のコンパクトな配列に起因して、材料の不純物、欠陥、または温度変動は、双方の抵抗器へ同等に影響し、したがって感知デバイスの安定度および精度を向上させる。図9は、磁界感知デバイス50の他の実施形態を示す。このデバイスでは、フリップ導体30が二重に蛇行し、U字形導体ストライプ32を備える。このチップ配列50において、接触パッド40はチップレイアウトの接触側の上に配列され、ブリッジ抵抗器18の個々の感知素子10は、二重に蛇行するフリップ導体30に沿って直列接続で配列される。各々の抵抗器20は、互い違いのバーバーポール構造26、28を有する4つの磁界感知素子10を備え、磁界感知素子10は、反対のフリップ磁界を生成するフリップ導体30の磁気活性導体ストライプ32の組34の上部に位置決めされる。図9のフリップ導体配列30の詳細は、図10に描かれる。図10aは、図10bで示される副層38-1および図10cで示される副層38-2の2つの上に位置決めされたフリップ導体30の構造を顕示する。フリップ導体層38-1の上で水平に方位された第1の組の導体ストライプ32、34は、蛇行形態として配列され、磁界感知素子10の端部分82に関連づけられたU字形導体ストライプを備える。磁界感知素子10の中心部分80に関連づけられた導体ストライプ32の均一な電流密度を提供するため、円形または楕円形を有する非伝導性窪み58が提供される。電流分布要素44は、フリップ電流IFの電流密度を均一化して、磁界感知素子10の中心部分80のために均一なフリップ磁界Hflipを提供する。ホイートストンブリッジ層70のAMR感知素子10は、第2のフリップ導体の組32、36の垂直方位導体ストライプ36と一緒に第2の副層38-2の上に配列される。導体ストライプ34、36の2つの組は、ビア42によって電気接続される。図11は、図9で表わされたチップ構成のフリップ導体30の代替構成を描いている。図11aは、フリップ導体層38のフリップ導体30の全体的形状を表わす。図11bの第1の副層38-1は水平方位磁気活性導体ストライプ32、34のみを備え、図11cで描かれた第2の副層38-2は、垂直方位導体ストライプ32、36のみを備える。磁界感知素子10図示されずは、有利にはフリップ導体ストライプ36の第2の組と同じ図11cの層の上に配列され得る。双方の副層38-1および38-2の導体ストライプはビアによって接続される。副層38-2は副層38-1の上に配列され、図示されないホイートストンブリッジ層70の感知素子10を同様に備え得る。磁界感知素子10の中心部分80に関連づけられた導体ストライプ34の第1の組の磁気活性導体ストライプ32は、磁界感知素子10の端部分82に関連づけられた導体ストライプ32と比較して、減少された均一のフリップ磁界を生成するコンダクタンスプロファイル54を備える。図9のフリップ導体設計と比較して、ビア接続42の数は増加されるが、垂直および水平に方位された導体ストライプ34、36の厳格な分離に起因して、チップ区域の全体的サイズがさらに低減される。図12は、ホイートストンブリッジ層70の上部および下で、積み重ねられた層38、62の上に配列されたフリップ導体30および補償導体60を有する磁界感知デバイス50の他の実施形態を表す。フリップ導体配列は、図6で描かれた実施形態のフリップ導体と同じである。感知デバイス50は、第1の方向の磁界成分HEを感知するように適合され、フリップ磁界Hflipの方向に依存して第2および第3の方向に磁化され得る磁界感知素子10を備える。感知デバイス50のフリップ導体30および補償導体60の層配列は、図13で示される。図13aは、図12のチップ設計の導体ストライプ32の構成を表す。この構成は、フリップ導体30の、図13dで示されるフリップ導体副層38-1、図13eで表される38-2、および補償導体60の、図13bで描かれる副層62-1、図13cで描かれる62-2を備える。補償導体60ならびにフリップ導体30は、それぞれ2つの副層38-1、38-2、62-1、および62-2を備え、磁気活性導体ストライプ34、66の第1の組は、それぞれ第1の副層38-1、62-1の上に配列され、導体ストライプ34、66の第1の組をそれぞれ導電するための導体ストライプ36、68の第2の組は、第2の副層38-2、62-2の上に配列される。副層38-1、38-2および62-1、62-2は、相互の上部に積み重ねられ、またはホイートストンブリッジ層70を挟み得る。接触パッド40は、ホイートストンブリッジ18ならびにフリップ導体30および補償導体60を伝導するため積層アセンブリを囲む。補償導体60は、補償電界を生成して外部磁界HE14を補償するように設計され、補償磁界は磁界感知要素10図示されずの長さ配列と垂直に方位される。磁界感知素子10図示されずは、有利にはフリップ導体副層38-2のフリップ導体ストライプ36の第2の組と平行に、図13eで描かれた層の上に配列され得る。フリップ導体30の副層コンセプトは補償導体60へも適用され得るから、フリップ導体30を単一層の上に配列し、補償導体60の導体ストライプ66、68の2つの組を2つの副層62-1、62-2の上に配列し、よって本発明の利点を補償導体層配列60へ移転することも考慮可能であって有利である。最後に、図14は、図12で描かれた3次元磁気センサチップ配列50の略組立分解断面図を表す。配列50は、図13で描かれたフリップ導体層30、補償導体層60、およびホイートストンブリッジ層70を基板64の上に備える。チップレイアウトの3次元表現は純粋にイラストであり、実際の寸法を表現するものではない。基板64の上には、4つのブリッジ抵抗器20の磁界感知素子10が、ホイートストンブリッジ層70の上に配列される。磁界感知素子10は、AMR材料ストライプ48、たとえば、パーマロイストライプ、および高伝導性材料、たとえば、金または銅から作られたバーバーポール構造16を備える。ホイートストンブリッジ18の4つの抵抗器20は、磁界感知デバイス50の主な基板区域を覆う。各々の抵抗器20は複数の副抵抗器22を備え、ここで各々の副抵抗器22は磁界感知素子10である。各々の磁界感知素子10はAMR材料ストライプ48、たとえば、パーマロイストライプを備え、上部に高伝導性材料のバーバーポール構造16を備える。磁界感知素子10が配列された同じホイートストンブリッジ層70の上に、第2のフリップ導体副層30、38-2が提供される。この副層は、フリップ導体ストライプ34の第1の組の導体ストライプ32を電気接続するフリップ導体ストライプ32、36の第2の組を備える。図7c、図10c、図11c、または図13eで表された同様の構成を参照されたい。フリップ導体ストライプ36の第2の組およびバーバーポール構造16の金属化は同じであり、並列に加工され得る。組み合わせられた層70、38-2の上部に、補償導体ストライプ66の第1の組を備える第1の補償導体副層62-1が配列され、補償磁界が生成されて外部磁界HEを補償する。図13bの構成も参照されたい。第1の補償導体副層62-1の上部に、磁気活性フリップ導体ストライプ34の組を備える第1のフリップ導体副層38-1が配列される。図13dも参照されたい。フリップ導体30の第1の組34は、ビア導体要素42を介して磁気フリップ層38の第2の組36へ接続される。ビア導体要素42は、有利には補償導体ストライプ66の第1の組の伝導ストライプ32と並列に処理され得る。最後に、第1のフリップ導体副層38-1の上部に、第2の補償導体副層62-2が配列される。副層62-2は、第1の補償導体副層62-1の磁気活性導体ストライプ66の第1の組を接続する導体ストライプ68の第2の組を備える。図13cを参照されたい。補償導体ストライプ66、68の第1および第2の組の導体ストライプ32は、図示されていないビアによって接続される。副層38-1、38-2、62-1、62-2の互い違い設計は、最小漂遊磁界および低インダクタンスを有する高集積でコンパクトなチップ設計を提供する。このチップ設計は、低電力消費と共に高頻度および増加された感度で作動され得る。フリップコイル30の抵抗は、その磁界感知素子10およびそのフリップ導体30の形状に起因して、センサチップ50当たり1Ωへ減少され、Hflip磁界は、1.5Vよりも小さな電圧VFで200mA電流IFによって生成され得る。フリップ導体30の特別の設計は、増加されたHflip磁界を素子10の双方の端82で生成し、一層小さなHflip磁界を素子10の中心部分80で生成し、全体的に減少されたHflip磁界の強さによって内部磁化M0がフリップされ得る。さらに、各々の素子10の端部分82の低減された直径は、減少されたHflip磁界を適用して内部磁化M0を確実にフリップすることを可能にする。改善された設計は、小さくてコンパクトなセンサチップ配列50を提供する。配列50は3Dセンサチップへ拡大され、携帯デバイスの1.2V再充電可能バッテリによって加えられ得る比較的低い電圧によって駆動され得る。本発明は、上記の例に限定されず、添付された特許請求の範囲の中で自由に変形されてもよい。