"基板と、MEMS装置であって、当該MEMS装置は、作動電極と、前記基板に固く付着されたアンカー部及び前記作動電極上に位置する可動部を含むMEMS構造と、を備えている、当該作MEMS装置と、前記基板に形成されたドライバ回路と、を備え、前記ドライバー回路は、前記作動電極に高電圧AC信号を生成するための交流電源と、高電圧薄膜トランジスタHVTFTであって、当該HVTFTは、前記MEMS構造の前記アンカー部に接続されたドレイン電極、低電圧電源に連結されたソース電極、及び制御ゲート電極を備えている、当該HVTFTと、前記関連するHVTFTがオンして前記ドレイン電極を前記低電圧電源に連結されるように、前記HVTFTの制御ゲート電極に最大制御電圧を選択的に生成するための制御論理回路であって、当該最大制御電圧は、前記高電圧AC信号の振幅よりも実質的に低い、当該制御論理回路と、を備え、前記ソース電極が第1の距離だけ前記制御ゲート電極から離れるように、前記HVTFTの前記制御ゲート電極、前記ソース電極、及び前記ドレイン電極が配置され、前記ドレイン電極の何れかの部分と前記制御ゲート電極との間の最短距離が、前記第1の距離よりもはっきりと大きく、かつ、前記ドレイン電極と前記ソース電極との間の第1の遮断電圧が前記制御ゲート電極と前記ソース電極との間の第2の遮断電圧よりも大きくなるように、前記ドレイン電極は、前記制御ゲート電極から離間されていることを特徴とする、装置。前記MEMS装置は、共振周波数を有し、高電圧AC信号の周波数は、MEMS装置の共振周波数よりも高いことを特徴とする請求項1に記載の装置。前記MEMS構造は、マイクロスプリングMEMS構造の可動部が前記基板から離れるように曲がるように、内部応力勾配を有する応力処理フィルムを含むマイクロスプリングMEMS構造を備えていることを特徴とする請求項1に記載の装置。前記ソース電極と前記低電圧源との間に接続されたコンデンサーを更に備えたことを特徴とする請求項1に記載の装置。基板と、MEMS装置であって、当該MEMS装置は、作動電極と、前記基板に固く付着されたアンカー部及び前記作動電極上に位置する可動部を含むMEMS構造と、を備えている、当該作MEMS装置と、前記基板に形成されたドライバ回路と、を備え、前記ドライバ回路は、前記MEMS構造の前記アンカー部に高電圧AC信号を生成するための交流電源と、高電圧薄膜トランジスタHVTFTであって、当該HVTFTは、前記MEMS構造の前記アンカー部に接続されたドレイン電極、低電圧電源に連結されたソース電極、及び制御ゲート電極を備えている、当該HVTFTと、前記関連するHVTFTがオンして前記ドレイン電極を前記低電圧電源に連結されるように、前記HVTFTの制御ゲート電極に最大制御電圧を選択的に生成するための制御論理回路であって、当該最大制御電圧は、前記高電圧AC信号の振幅よりも実質的に低い、当該制御論理回路と、を備え、前記ソース電極が第1の距離だけ前記制御ゲート電極から離れるように、前記HVTFTの前記制御ゲート電極、前記ソース電極、及び前記ドレイン電極が配置され、前記ドレイン電極の何れかの部分と前記制御ゲート電極との間の最短距離が、前記第1の距離よりもはっきりと大きく、かつ、前記ドレイン電極と前記ソース電極との間の第1の遮断電圧が前記制御ゲート電極と前記ソース電極との間の第2の遮断電圧よりも大きくなるように、前記ドレイン電極は、前記制御ゲート電極から離間されていることを特徴とする、装置。前記MEMS装置は、共振周波数を有し、高電圧AC信号の周波数は、MEMS装置の共振周波数よりも高いことを特徴とする請求項5に記載の装置。前記MEMS構造は、マイクロスプリングMEMS構造の可動部が前記基板から離れるように曲がるように、内部応力勾配を有する応力処理フィルムを含むマイクロスプリングMEMS構造を備えていることを特徴とする請求項5に記載の装置。前記ソース電極と前記低電圧源との間に接続されたコンデンサーを更に備えたことを特徴とする請求項5に記載の装置。静電式に作動されたMEMS装置、及び、低電圧制御回路構成を備えた高電圧ドライバ回路を単一基板上で集積化し、これにより、大型の静電式に作動されたMEMS装置アレイの製造を容易にする方法及び構造が求められている。上記目的を達成すべく、本発明の第1の特徴において、装置が、基板と、前記基板上に形成された複数の高電圧薄膜トランジスタHVTFTを含むドライバ回路であって、各HVTFTが、制御ゲート電極、ソース電極、及び、該ソース電極が制御ゲート電極から第1の距離だけ離れるように配置されたドレイン電極を含み、該ドレイン電極が、ドレイン電極の任意の一部分と制御ゲート電極との間の最短距離が前記第1の距離より顕著に大きいように、また、前記ドレイン電極及び前記ソース電極間の第1の破壊電圧が前記制御ゲート電極及び前記ソース電極間の第2の破壊電圧より大きいように制御ゲート電極から離間されている、前記ドライバ回路と、前記基板上に形成されると共に前記複数のHVTFTの関連したHVTFTのドレイン電極にそれぞれ接続された複数の作動MEMS装置と、を含む。また、本発明の第2の特徴において、装置が、基板と、作動MEMS装置であって、前記基板の上に形成された作動電極、および該作動電極に隣接して配置された可動部を含むMEMS構造を含み、前記MEMS構造は、前記電極が第1の静電界を生成するときに前記可動部が前記基板に対して第1の位置に作動され、前記電極が第2の静電界を生成するときに前記可動部が前記基板に対して第2の位置に作動されるように形成された、作動MEMS装置と、作動回路であって、前記作動電極が前記第1の静電界を生成する第1の作動電圧を前記作動MEMS装置に、または前記作動電極が前記第2の静電界を生成する第2の作動電圧を前記作動電極に、選択的に印加すべく前記基板に設けられた作動回路と、を含み、前記作動回路は、前記基板上に形成される高電圧薄膜トランジスタHVTFTを含み、該HVTFTは、制御ゲート電極、ソース電極、及び、該ソース電極の一部が前記制御ゲート電極から第1の距離だけ離れているように配置されたドレイン電極を含み、該ドレイン電極は、該ドレイン電極が前記第1の距離よりも顕著に大きいオフセット距離だけ前記制御ゲート電極から横方向にオフセットされるオフセット位置に配置される。また、本発明の第3の特徴において、装置が、最大論理電圧を有する制御信号を生成するための制御論理回路と、低電圧源と、前記最大論理電圧より顕著に高い作動電圧を提供するための高電圧源と、前記制御回路に結合された制御ゲート電極、前記制御ゲート電極に相対的に近接して位置決めされると共に前記低電圧源に結合されたソース電極、及び、前記制御ゲート電極から相対的に離れて位置決めされると共に前記高電圧源に結合されたドレイン電極を含む、第1の高電圧薄膜トランジスタHVTFTと、第1のHVTFTのドレイン電極に接続される作動MEMS装置と、を含む。本発明の上記特徴に基づく上記装置によれば、最小数の表面接点を用いて大規模MEMSアレイを支持することができる。図1は、作動MEMS装置110、及び基板101上に一体的に製造された作動ドライバ回路130を含む簡略化した装置100を示す斜視図である。作動ドライバ回路130は、関連付けられた制御論理回路150から供給される比較的低い制御電圧即ち、10V以下に応じて比較的高い作動電圧即ち、50V以上を選択的に送るために利用されるオフセット-ゲートHVTFT140を含む。基板101は、ガラス、セラミック、プラスチック、及びフレキシブル基板などの絶縁体を使用して形成され、1つの実施の形態において、少なくとも1つの誘電体層105及びその上に形成される半導体層107を含む。半導体領域107は、アモルファスシリコンa-Si:H、多結晶シリコン、及び有機材料のいずれかを使用して形成される。基板101は、ステンレス鋼などの導電性材料を使用して形成可能であり、例えば、制御論理回路150を含む能動集積回路の有無にかかわらずシリコンや、砒化ガリウムなどの半導体材料から構成することもできる。本明細書中で使用されるように、作動MEMS装置は、マイクロ加工技術によって共通基板上で結合されるマイクロメカニカルMEMS構造及び作動電極の集積化を指している。特に、作動電極及び関連付けられた制御回路は、選択された集積回路IC処理手順を使用して製造され、MEMS構造は、選択されたIC処理手順と適合するミクロ機械加工プロセスを使用して製造される。図1の左側を参照すると、開示された実施の形態において、作動MEMS装置110は、基板上に即ち、誘電体層105上に形成される固定した作動電極115、及び、基板101に固定して動かないように取り付けられたアンカー部122と作動電極115上でアンカー部122から延出する片持ち式可動開放部125とを含むマイクロスプリングMEMS構造即ち、移動可能な対応物を含んでいる。以下で詳細に説明されるように、マイクロスプリング構造120は、開放部125を基板101から離れるように付勢する内部応力又は歪み勾配を含むように製造され、それによって、作動電極115から離れる方向に先端127を向ける表示された湾曲形状がもたらされる。他の実施の形態において、作動MEMS装置の移動可能な対応物は、例えば、移動可能な対応物又は固定電極の一方に印加された作動電圧に応じて且つ他方の構造が接地した、又は、適切な信号に結合された状態で静電気的に作動される金属ビーム又はダイヤフラムを含むこともできる。別の代替的な実施の形態において、作動MEMS装置の移動可能な対応物は、該移動可能な対応物に静電結合された2つの固定電極によって、固定電極の1つが接地状態にされ、もう1つの固定電極が制御高電圧を選択的に受信する状態で作動されてもよい。各々のHVTFTは、ドレイン電極の任意の一部と制御ゲート電極の間の最短距離が、ゲート誘電体の厚さ即ち、ゲート電極及びソース電極間の距離より顕著に大きい薄膜トランジスタTFTであり、その結果、ドレイン及びソース間の破壊電圧がゲート及びソース間の破壊電圧より大きくなる。各HVTFT140は、一般に、誘電体層105の下の基板101の上に形成される制御ゲート電極142、及び、誘電体層105上で、半導体領域107の反対端部に形成されるソース電極144とドレイン電極146を含む。あるいはまた、ソース電極、ドレイン電極、及び半導体領域は、ゲート電極の下に位置決めされる即ち、ゲート誘電体領域105Aがそれらの間に形成される。図2Aに示したように、各HVTFT140は、ゲート電極142がオフセットされるソース電極144の一部が実質的にゲート142の上に、即ち、ゲート142横方向に例えば距離D1だけ重なって位置決めされ、一方、ドレイン電極146は距離D2だけゲート構造142から横方向に重なり合う点で、標準TFTと区別される。すなわち、このオフセット-ゲート配置は、標準TFTと関連付けられるソース/ドレイン対称性と異なっており、一実施の形態において従来のCMOS技術又はTFT回路を使用して製造される制御論理回路150によって生成される比較的低い制御電圧例えば、0乃至20Vを使用して、高電圧例えば、選択されたスケーリングに応じて50乃至400V又はそれ以上の制御流路を容易にする。図1に示したように、HVTFT140は、MEMS装置110を作動させるために使用される高作動電圧一実施の形態において有限内部インピーダンスを備えた電圧源である作動電圧源にドレイン端子146が結合され、ソース端子144が低い電圧源に接続される例えば接地されるように配置される。図2A乃至図2Cを参照して以下で更に詳述されるように、この配置では、MEMS装置110に印加された作動電圧は、ゲート電極142上に送信される制御信号に反比例する。したがって、本発明は、ゲート電極142上に送信される比較的低い制御電圧を使用してMEMS装置110に印加される高作動電圧の制御を容易にし、一方、送信された高作動電圧によって引き起こされる誘電破壊の可能性を最小限に抑える。図2A乃至図2Cは、種々の動作状態におけるMEMS装置110を示している。図2Aは、先端127が作動電極115及び/又は基板101上に形成された他の構造例えば、電極115上に形成された電気的絶縁膜と接触する完全に格納された位置にあるMEMS装置110を示している。この完全に格納された位置は、制御論理回路150図1によってゲート電極142上に送信されたゲート電圧が最小限にされた例えば、0Vときに達成され、これによって、HVTFT140をオフにし、ドレイン電極146及び作動電極115に存在する高電圧がソース電極144に流れるのを防止する。作動電極115が高電圧に基本的に接続された状態で、比較的強い第1の静電界EF1が生成され、該静電界EF1が図2Aに示される完全に格納された位置に可動部125を移動させる。図2Bは、MEMS装置110が部分的に格納された位置この位置において、マイクロスプリング構造120の先端127が、図2Aに示される完全に格納された位置と、後述される十分に展開された位置との間にあるにおけるMEMS装置110を示している。この部分的に格納された位置は、MEMS装置110が部分的ターンオン状態にあるとき、即ち、制御論理回路150図1によってゲート電極142上に送信されたゲート電圧V1がHVTFT140を部分的にターンオンする選択された中間レベル例えば5Vにあるときに得られる。HVTFTが部分的にターンオンされた状態で、制御電流CC1がドレイン電極146からソース電極へ生成され、ソース電極は作動電極115上の電圧を低下させ、これにより、作動電極115からマイクロスプリング構造120の可動部125上に送られる静電誘引力が弱くなる。この減少した静電界の影響を受けて、可動部125は、内部応力勾配によって生成された曲げ力BF1が、比較的弱い第2の静電界EF2を有する状態の可動部125と均衡するまで、その内部応力勾配によって、基板101から離れるように湾曲し、それによって、図2Bに示される基板101に対して部分的に格納された位置に移動する。図2Cは、マイクロスプリング構造120の先端127が作動電極115から最大距離にある、完全に展開された位置におけるMEMS装置110を示している。この完全に展開した位置は、MEMS装置110が完全にターンオンされた状態にあるとき、即ち、ゲート電極142上に伝達されたゲート電圧V2が、HVTFT140を完全にターンオンする最大レベル例えば、10Vであるときに得られ、これにより、チャネル105A及びソース電極144を介してアースに作動電極115から最大制御電流CC2例えば、100Vをドレーンする。制御電流CC2が作動電極115から完全に流出された状態において、静電気力は、マイクロスプリングフィンガー120に印加されず、この結果、可動部125が、その内部応力勾配のために基板101から離れるように湾曲する。図3A乃至図3Hは、別の実施の形態による集積化MEMS/HVTFT装置を製造するためのプロセスを示している。図3Aは、公知の技術による基板301図3B乃至図3Hにおいては簡潔を図るべく省略される上のゲート電極310の形成を示している。ゲート電極310及び基板301の露出面の上には、下側窒化層322、次に形成されるTFT構造の半導体領域を形成する中間シリコン非ドープ層324、及び上部窒化層326を含むSi:H層320が形成される。図3Bを参照すると、第1のレジスト部330Aは、例えば、公知の後方照射技術を用いて、ゲート電極310の上の上部窒化層326の第1の部分326Aの上に形成される。図3Cに図示されるように、位置合わせ構造として第1のレジスト部330Aを使用して、第2のレジスト部330Bは、第2のレジスト部330Bが上部窒化層326の第2の部分326Bの上で第1の部分326Aから延出するように公知の技術を使用して形成される。上部窒化層326の露出された部分は、その後、公知の技術を使用してエッチングされ、その結果、上部窒化部326Cとなる図3D。図3Eを参照すると、金属層、又は、ドープされたSi:H及び金属から成る多層が、上部窒化部326Cの第1の端部の上に部分的に延出するソース電極332と、上部窒化部326Cの第2の端部の上に部分的に延出するドレイン/作動電極334と、ドレイン/作動電極334かから間隙337だけ離れている電極336と、を形成すべく付着され、パターン化される。図3Fを参照すると、中間層第2の誘電体層340例えば、酸窒化シリコン、BCB、又はポリイミド、及び、解放犠牲材料層350は、現状の構造の上に形成され、電極336の一部を露出させる開口部345を形成すべく公知の技術を用いてパターン化される。1つの実施の形態において、解放材料層350は、約0.05ミクロン以上の厚さに付着された例えば、スパッタリングされたチタンTiである。チタンの有益な特性を有する他の解放材料を使用することもでき、銅Cu、アルミニウムAl、ニッケルNi、ジルコニウムZr、コバルトCo、又は、シリコンSiや窒化シリコンSiNなどの非導電性材料のうちの少なくとも1つが挙げられる。さらに、2つ以上の解放材料層を、多層構造を形成すべく連続的に付着することができる。さらに別の可能な実施の形態において、上述の解放材料はいずれも、2つの非解放材料層即ち、後述されるバネ放出プロセスの間に除去されない材料の間にはさむことができる。その後、図3Gに示すように、応力処理されたバネ構造360を、アンカー部362が開口部345内に延出すると共に、電極336と接触し、可動部365が、ドレイン/作動電極334の少なくとも一部の上に延出する即ち、作動電極の真上にあるか、あるいは、例えばスプリングプローブ及び作動/検出構造を備えた検出プローブシステム代理人整理番号:XC-019-1Pなる米国特許番号は未定、出願番号第10/136,258号、参照によって全体が本明細書に組み込まれるに開示されているようなテーパ付き作動電極から横にずれるように、放出層350の上にスプリング材料層を付着し、パターン化することによって形成される。一実施の形態において、バネ構造360を形成するバネ材料は、成長方向における内部応力の変動を有する即ち、内部応力が放出層350の垂直方向の厚さ、又は、放出層350からの距離に比例して変化するように形成された応力処理された金属フィルムである。バネ構造360に内部応力変動を生成するための方法は、例えば米国特許第3,842,189号異なる内部応力を有する2つの金属を付着する方法及び米国特許第5,613,861号例えば、プロセスパラメータを変更しながら単一の金属をスパッタリングする方法において教示され、これら米国特許は共に本明細書中に参照によって組み込まれる。一実施の形態において、バネ構造360は、マイクロスプリングフィンガーを形成するのに好適な1つ以上の金属例えば、モリブデンMo、モリ-クロム合金MoCr、タングステンW、チタン-タングステン合金Ti:W、クロムCr、及びニッケルNiの1つ以上を含む。バネ構造360の厚さは、一定の範囲において、選択されたバネ材料、塗布されたコーティング使用時、及び、最終のマイクロスプリング構造の所望のばね定数とその形状に応じて決定される。代替の実施の形態において、バネ構造360を、低応力金属MEMSプロセス、ポリマーMEMSプロセス、又は、低温ボンディングから従来のシリコンMEMSプロセスまでを含む公知のTFT対応MEMSデポジション方法を使用して形成できる。最後に、解放材料層350は、バネ構造360の可動部365を解放するように除去されるエッチングされる。図3Hに示したように、解放材料層の除去により、解放された可動部は、その内部応力勾配のため、完全に格納された位置365Aから完全に展開された位置365Bまで移動する。図3Hをさらに参照すると、作動MEMS装置110A及びHVTFT140Aの次の動作は、基本的には、図1に示される実施の形態に関して述べられた動作と同様である。HVTFT140Aがゲート電極310の右端及びドレイン電極334Aの間のオフセット領域ORを画定することを、留意すべきである。さらに、前述の実施の形態とは異なり、中間層誘電体層340が作動電極334B及びバネ構造360の可動部365Bの間に位置決めされることにも留意すべきである。上記したようにMEMS装置ドライバ回路のための基本成形ブロックとしてHVTFTを使用する一般的な方式のほかに、本発明はまた、特定のドライバ回路にも関し、それは以下の例示的な実施の形態において説明される。特に、従来の高電圧ドライバ回路は、一般にはギガ-オーム範囲の高電位抵抗器を利用する。こうした抵抗器に基づくドライバ回路を使用する上での問題は、これらの抵抗器が、かなりのチップ空間を必要とすると共に、特別なマスク処理を必要とするので、オンチップ集積化が困難であるということである。抵抗器を使用する別の欠点は、正確な抵抗値を制御することの難しさである。こうした抵抗器は、結果として、不十分なアナログ作動制御を生じる急勾配の増幅特性曲線をもたらし、バイナリー用途に対してより好適である。図4は、別の実施の形態による静電気的に作動したMEMS装置110Bを制御するための全トランジスタ高電圧ドライバ回路130Bを含む装置100Bを示す簡略化した図である。ドライバ回路130Bは、高電圧源及びアースの間に直列接続される2つのオフセットゲートHVTFT140B1及び140B2を利用し、中間ノードN1は、作動MEMS装置110Bの作動電極115Bに接続されている。第1の負荷HVTFT140B1は、高電圧源に接続されるソース電極144B1と、中間ノードN1に接続されるドレイン電極146B1と、高電圧源に接続されると共に、オフセット領域ORB1がゲート電極142B1とドレイン電極146B1との間に即ち、高電圧源から離れて位置決めされるようにオフセットされたゲート電極142B1と、を有する。ソース電極144B1及びゲート電極142B1は、共に高作動電圧源に接続されていることに留意すべきである。一方、第2の制御HVTFT140B2は、接地されるソース電極144B2と、中間ノードN1に接続されるドレイン電極146B2と、及び、オフセット領域ORB2がゲート電極142B2とドレイン電極146B2との間に即ち、アースから離れて位置決めされるように配置されたゲート電極142B2を有する。例えば、制御論理回路150から受け取られる図1参照入力電圧は、ゲート端子142B2に印加され、第2のHVTFT140B2の導電率を制御することによって、中間ノードN1及び、このように作動電極115B上において作動電圧AVBを制御する。上記の実施の形態と同様に、作動MEMS装置110Bは、低電圧源例えば、アースに接続されるアンカー部122B、及び、作動電極115Bの上に設置される可動部125Bを有するMEMS構造120Bを含む。作動電極115B上の作動電圧AVBが低いとき即ち、第2のHVTFT140B2がゲート端子142B2上の高い制御電圧によってターンオンされるとき、MEMS構造120Bの内部応力勾配により、可動部125Bが作動電極115Bから離れるように湾曲する。逆に、作動電極115B上の作動電圧AVBが高いとき即ち、第2のHVTFT140B2がゲート端子142B2上の低い制御電圧によってターンオフされるとき、作動電極115BからMEMS構造120Bに印加される静電気力は、内部応力勾配によって生成される曲げ力を克服し、可動部125Bを上述のように作動電極115Bに向けて湾曲させる。したがって、図4に示される全トランジスタ高電圧ドライバ回路130Bは、上述の抵抗器に基づくドライバ回路に関連した問題を回避すると共に、MEMS装置110Bの作動を容易にする。本件出願人は、ドライバ回路130Bが高抵抗値の抵抗器の代わりに負荷トランジスタを用いる場合と同様に、標準的な低電圧NMOS回路が負荷トランジスタを使用することを指摘する。しかしながら、高電圧回路においては、単に抵抗器をHVTFTと交換した場合、所望の動作が得られるかどうかは明らかでない。ロードHVTFT140B1を、高電圧源に接続されるドレイン電極146B1即ち、オフセット領域がある側面と共に配置する場合この場合、ユーザはHVTFT140B1が通常のバイアス領域に維持されることを想定しているであろう、ゲート及びソース領域間の最高電圧がゲート誘電体の破壊電圧一般には、約40Vによって制限されることから、負荷HVTFT140B1は、直ちに燃焼する破壊される可能性が高い。さらに、図3A乃至図3Hに関して述べられたプロセスの流れを使用して装置100Bを製造することは、MEMS装置110B及びドライバ回路130Bの三次元3D集積化図4をもたらすだけでなく、優れた電圧絶縁を可能にする。図5に示したように、ノードN1から作動電極115Bに印加された高電圧はドレイン電極146B2に印加されるが、該ドレイン電極146B2は、側方オフセット領域ORB2によってゲート電極142B2から分離されているので、誘電材料の比較的幅広い部分にドレイン/ゲート領域VGDがもたらされる。一方、図5の左側に示すように、標準の即ち、比較的低い作動電圧に維持されるソース/ゲート電圧VSGが、ソース電極144B2及びゲート電極142B2を分離する誘電体の比較的狭い部分にわたって印加される。したがって、好適に幅広のオフセット領域ORB2を提供することによって、HVTFT140B2にわたって印加される高い作動電圧による誘電破壊の確率が最小限にされるように、ドライバ回路130B図4が構成される。さらに、図示されていないが、厚膜の層間誘電絶縁体及びエアブリッジクロスオーバー構造が、すべての高電圧クロスオーバー地点即ち、高い作動電圧源に接続された金属配線が、制御論理回路又はアースに接続された金属ラインと交差する地点に設けられ、これによって、クロスオーバー誘電破壊を最小限にする。図6Aは、図4に示された回路によって即ち、Si:HHVTFTを用いて生成された、実験的に生成された一般的な作動電圧AVBを示すグラフを示し、このグラフは、トランジスタのみのNMOS回路を構築するための重要な情報を提供する。図6Bに示したように、逆バイアス領域即ち、-100V<VDS<0Vにおいて、かなりの量の制御可能な電流がHVTFTを流れ、その一方で、VGSは20Vに制限される。100Vで作動するすべてのトランジスタHVTFTインバータが、標準的なディジタル/アナログD/A回路を使用して生成することができる0乃至10Vの入力電圧で明示されている。図7は、別の特定の実施の形態による、AC高圧電源610及び関連したオフセット-ゲートHVTFT140Cを使用して作動MEMS装置110Cを駆動するドライバ回路130Cを含む装置100Cを示す簡略化した回路図である。AC高圧電源610は、高電圧AC信号DVを作動MEMS装置110Cの作動電極115Cに伝達する。作動MEMS装置110Cはまた、アンカー部122C及び作動電極115Cの上に位置決めされた可動部125Cを有するMEMS構造120Cを含んでいる。アンカー部122Cは、オフセット-ゲートHVTFT140Cのドレイン電極146Cに接続され、該オフセット-ゲートHVTFT140Cは、ソース第1のコンデンサC1を介して接地されるソース電極144Cと、ノードN2に接続されるゲート電極と、を含み、該ノードN2は、標準の即ち、対称なTFT620を介して制御データ信号を受信すると共に、さらに、第2のコンデンサC2を介して接地される。前述した実施の形態と同様に、関連したHVTFT140Cは、データラインDL上に送信されるデータ信号によって、制御されオン/オフされ、該データラインDLは、ゲートラインGL上に伝送されるゲート信号に応じてTFT620によって送られる。図8に示したように、データラインDL上に伝送される制御信号の振幅は、高電圧AC信号DVよりも実質的に低い。この制御回路の目的は、MEMS装置を準静的に作動させることであり、制御信号は、高電圧AC源に対してDC信号に近い低電圧でなければならない。動作中に、AC高電圧信号DVが正の高電圧サイクルにあるとき、ソースコンデンサC1の電圧が、HVTFT140Cのしきい値電圧を差し引いたデータラインDLから受け取られる制御電圧より高くなるまで、作動電極115Cは帯電される。高電圧信号DVの負のサイクル部分において、HVTFT140Cが図6Bに示すように逆バイアス領域、即ち、100<Vds<0、の下で作動されると、作動電極115C及びソースコンデンサC1の電荷はHVTFT140Cを介して放出され、次のサイクルのための準備が整う。この構成では、高電圧AC信号DVの周波数がMEMS装置110Cの共振周波数よりもはるかに高い限り、MEMS装置110Cは印加電圧のRMS平均値を受け取るにすぎず、これはソースコンデンサC1及びデータラインDLで受け取られる入力制御電圧によって制御される。電荷モードによる静電駆動を用いることにより、MEMS装置110Cのスナップ-ダウン不安定性を基本的に排除され、静電アクチュエータの線形的制御可能な領域が大きく改善される理想的には、2枚の平行板の間の静電力は、電荷の二乗に比例し、間隙とは関係がない。図7に示される配置を逆にしてもよい即ち、AC信号DVをアンカー部122Cに印加し、作動電極115CをHVTFT140Cに接続した状態にすることは留意すべきである。さらに、図9に示したように、図4を参照して説明した上記ドライバ回路と同様に、ドライバ回路130Cは、電極115Cへの高電圧を制限することによりつまり、電極115Cが可動部122Cと接続することにより、クロスオーバー誘電破壊を防止する。これにより、側方オフセット領域ORCによってゲート電極142Cから分離されているドレイン電極146Cは、誘電体の比較的幅広部分の上にドレイン/ゲート領域VGDをもたらす。本発明によって提供される主な利点は、上述のように静電気的に作動されるMEMS装置及びHVTFTに基づくドライバ回路を集積化する装置が、最小数の表面接点を用いて大規模MEMSアレイを支持することができる点である。大規模MEMSアレイ即ち、多数行列の作動MEMS装置を含むは、図10に示されるMEMSダイヤフラムアレイなどの複雑な作動システムを構築するために特に有効である。必要とされる相互接続の数がアレイサイズの二乗として増加するため、ドライバ電子工学装置が画素レベルで集積化されない場合、上記複雑な作動システムの大型化の実現は非常に困難とされる。本明細書中で説明されるHVTFTに基づくドライバ回路は、この種の大規模なMEMSアレイ作動システムを構築するための解決法を提供する。アクティブマトリックス液晶ディスプレイを駆動するために使用されるものと同様のアクティブマトリックススイッチングネットワークは、相応な量の周辺回路のみでMEMS装置を駆動する上で当然の解決法である。したがって、本発明は、静電気的に作動したMEMS装置アレイ上の集積化ドライバ制御を容易にするHVTFTに基づくドライバ回路を提供する。従来のCMOS技術と比較して、TFT電子工学は、基板を選択する上での汎用性、大領域であること、さらに、単位面積当たりが低コストである等の利点を有する。基板を選択する上での汎用性は、以下の特徴において重要な利点である。即ち、1標準ガラス基板は、高電圧を容易に処理できる優れた隔離を提供し、2ガラス基板又は他の透明基板は、光学系を設計する広範囲の自由度を提供し、3ガラス基板、セラミック基板、又は、他の絶縁性基板は、高周波EM信号に対する損失が少なく、高周波用途に対して特に有効であり、4ガラスは標準的な生適合性のある基板であり、5可撓性プラスチック基板は、新規な湾曲した基板の適用を可能にし、6従来式のアクティブICでも、完全集積化システムを形成可能である。大領域であることは、大型システム、特に、MEMSアクチュエータの大型アレイを可能にする。薄膜プロセスの単位面積当たりの製造コストは、一般には、数十セント/平方インチの範囲にあり、従来の超大規模集積CMOSよりもマグニチュードが数オーダー低い大きさである。MEMS装置の大きさがそれらの機能性と密接な関係があるので、TFTプロセスの長さ規模数ミクロンは、一般的なMEMS装置と釣り合い、必ずしも縮小することが可能でないことが多い。本発明はマイクロスプリング式MEMS装置に関して本明細書中で説明されているが、本発明を、他の種類の作動MEMS装置その一部は上述されているを駆動するために使用することもできる。さらに、開示された実施の形態はn-チャネル装置を利用しているが、pチャネル又は混合されたnチャネル/pチャネル装置を使用する等の回路を生成することもできる。"