変調波信号を復調して原信号を再生するための受信回路であって、アンテナからの入力信号を増幅するローノイズアンプと、前記ローノイズアンプからの信号のピークをトラッキングし、トラッキングした値を保持するトラックホールド回路と、前記トラックホールド回路からの信号を平均化する平均化回路と、前記平均化回路からの信号をサンプリングし、サンプリングした信号を保持するサンプルホールド回路と、を備えることを特徴とする受信回路。前記トラックホールド回路は、トラッキング動作時にソースフォロアとして動作するソースフォロア部と、ホールド時にトラッキングした値を保持するコンデンサと、を備えることを特徴とする請求項1に記載の受信回路。前記平均化回路は、前記トラックホールド回路からの信号を電流に変換する電圧電流変換器と、前記電圧電流変換器からの電流をそれぞれサンプリングし該サンプリングした信号を次段に転送するように並列に接続された複数NNは自然数のスイッチドカレント回路と、前記複数のスイッチドカレント回路からの各出力電流を加算する加算器と、を備えることによって前記トラックホールド回路からの雑音を含む信号レベルをN倍にすると共に該雑音のレベルを√N倍にすることを特徴とする請求項1に記載の受信回路。前記スイッチドカレント回路は、自己バイアス型のスイッチドカレント回路であることを特徴とする請求項3に記載の受信回路。前記スイッチドカレント回路は、トランジスタと、前記トランジスタのゲートに接続されたコンデンサと、を含み、サンプル期間では、前記コンデンサへ入力電流を入力し、ホールド期間では、前記トランジスタのゲート電圧の電位を前記コンデンサで保持するとともに、前記トランジスタのドレインから出力電流を出力することを特徴とする請求項3に記載の受信回路。前記サンプルホールド回路の後段に接続されるデモジュレータを更に備えたことを特徴とする請求項1に記載の受信回路。図15を参照して説明した従来の受信回路では、AD変換器の前段に非線形動作をするミキサが存在するため、受信回路全体の線形性が悪く、また、ミキサによる混合処理により広い周波数域でスプリアスが生起するという問題があった。本発明は上述のような状況に鑑みてなされたものであり、線形性に優れ、且つ、スプリアスが十分に低減された受信回路を実現することを目的とする。上記課題を解決するために、ここに次に列挙する技術を提案する。1変調波信号を復調して原信号を再生するための受信回路であって、アンテナからの入力信号を増幅するローノイズアンプと、前記ローノイズアンプからの信号のピークをトラッキングし、トラッキングした値を保持するトラックホールド回路と、前記トラックホールド回路からの信号を平均化する平均化回路と、前記平均化回路からの信号をサンプリングし、サンプリングした信号を保持するサンプルホールド回路と、を備えることを特徴とする受信回路。2前記トラックホールド回路は、トラッキング動作時にソースフォロアとして動作するソースフォロア部と、ホールド時にトラッキングした値を保持するコンデンサと、を備えることを特徴とする1の受信回路。3前記平均化回路は、前記トラックホールド回路からの信号を電流に変換する電圧電流変換器と、前記電圧電流変換器からの電流をそれぞれサンプリングし該サンプリングした信号を次段に転送するように並列に接続された複数NNは自然数のスイッチドカレント回路と、前記複数のスイッチドカレント回路からの各出力電流を加算する加算器と、を備えることによって前記トラックホールド回路からの雑音を含む信号レベルをN倍にすると共に該雑音のレベルを√N倍にすることを特徴とする1の受信回路。4前記スイッチドカレント回路は、自己バイアス型のスイッチドカレント回路であることを特徴とする3の受信回路。5前記スイッチドカレント回路は、トランジスタと、前記トランジスタのゲートに接続されたコンデンサと、を含み、サンプル期間では、前記コンデンサへ入力電流を入力し、ホールド期間では、前記トランジスタのゲート電圧の電位を前記コンデンサで保持するとともに、前記トランジスタのドレインから出力電流を出力することを特徴とする4の受信回路。6前記サンプルホールド回路の後段に接続されるデモジュレータを更に備えたことを特徴とする1の受信回路。上記1~6の構成を採ることによって、ミキサを含まないで受信回路を構成することができ、ミキサを持つことによるスプリアスの発生等の欠点を解消できる。線形性に優れ且つスプリアスが十分に低減された受信回路を実現することができる。以下に図面を参照して本発明の実施の形態につき詳述することにより本発明を明らかにする。第1の実施の形態図1は、本発明の一つの実施の形態としての受信回路を示すブロック図である。この受信回路100は、アンテナ110からの入力信号を増幅するローノイズアンプ120と、その次段のトラックホールド回路130と、更に次段の平均化回路140と、更に次段のサンプルホールド回路150と、次段のデモジュレータ160を備える。尚、上記における増幅は信号レベルを減衰させるゲインが1未満であることを可とする。上述のローノイズアンプ120、トラックホールド回路130、平均化回路140、及び、サンプルホールド回路150はアナログ部を構成し、デモジュレータ160はデジタル部を構成する。この受信回路100は、従来のこの種の受信回路におけるようなミキサを用いることがないため、受信回路の線形性の向上がはかられ、また、スプリアスを軽減することができるものであり、更には、小型化をも実現することが可能である。次に、図2を用いて、図1の受信回路100の動作を説明する。図2は、図1の受信回路100の各部分の主要な信号の波形を示す図である。図2の縦軸は各信号の電圧であり、横軸は時間である。アンテナ110を経由してローノイズアンプ120に入力される信号SRFは、キャリアの周波数がfsrf、振幅がAsrfであるバースト状のパルス信号である。そして、信号SRFにおける各パルスの持続時間をtsigとすると、fsrf>>1/tsigである。通常、キャリアの周波数fsrfは、10GHz以上の高周波であり、その振幅Asrfは±1μV~±1.0V程度である。また、パルスの持続時間tsigは0.5~2.0nsecであり、パルスの繰り返し周期tprfに対応する繰り返し周波数fPRFは100kHz~10MHzのオーダーである。ローノイズアンプ110で増幅又は減衰された信号Asthは、そのキャリア成分を抑圧するために、トラックホールド回路130へと導かれる。トラックホールド回路130は、キャリア成分のピークに追従し、ピークでない部分は保持するように信号処理を行い、振幅Asthの信号STHを生成する。トラックホールド回路130は、キャリア成分を抑圧することが主目的であるため、後述するように、これに替えてローパスフィルタやバンドパスフィルタを適用することも可能である。キャリア成分を抑圧する際には、雑音帯域との関係に留意し、シグナル/ノイズ比以下、SNRと表記の最適化を図ることが重要になる。平均化回路140は、このSNRの改善を目的とした回路である。平均化回路140は、N個の並列の信号充電を行った後、直列加算を行う。この処理により、信号レベルはN倍するものの、雑音レベルは√N倍に留めるので、SNRを√N倍することができる。このときの平均化回路140の出力信号Saveの振幅Asaveは、振幅Asth×Nと表せる。サンプルホールド回路150は、1/tsigの広帯域信号を1/tprfの低速信号でサンプリングする。そのため、全ての信号と雑音成分が1/2×1/tprfの帯域内に折り返してくる。サンプリングクロックの周波数をfclock=1/tclockとすると、fclock≒1/tprfである。サンプルホールド回路150から生成された信号Sshは、振幅信号強度Asthを有し、この信号強度Asthは信号Saveが1/2×fclockの帯域内に折り返してきたものとして表すことができる。尚、帯域内への折り返しがなかった場合は、信号強度はゼロになる。本発明の受信回路では、上述の周波数fPRFとfclockとが等しく選ばれているため、両者の信号における位相が合致していればfclockの平均化の度に略一定値の即ち、キャリア成分が十分に抑圧された信号をサンプリングすることになる。これは即ち、平均化回路140の出力において信号成分の強度が殆どDC近傍に集中し、その大きさが入力のN倍になりNは平均化回路において、後述するように加算器で加算される入力数、従って、並置されたスイッチドカレント回路の並列数、雑音はDCから1/2×fclockの帯域に一様に拡散し、その強度は入力雑音強度の√N倍になることを意味する。図3は、図1に示す受信回路100の各部分の主要な信号の周波数スペクトラム図である。図3の縦軸は各波形の振幅信号強度であり、横軸は周波数である。図3を参照して容易に理解される通り、広帯域にある信号Ssrfが最終的にDC近傍の信号帯域はDC~fclock/2、信号強度はAsshに変換される。Asshはパルスの入力があるときの信号強度である。ここで、fsrf=79GHz、fprf=1/tprf=1MHz、tprf=1e6secとし、fprf≡fclock、平均化の回数をN個とする。信号SRFに相当する信号Ssrfが周波数79GHzにあり、信号強度Asrfで2GHz帯域の一様な信号となっている。この2GHz帯域の一様な信号が1/2×fclock=1/2×1MHz=500kHzの帯域内に折り返してくる。この2GHz帯域の一様な信号が500kHzの帯域内に全て折り返してくるとしたとき、10×log2×109/500×103=36dBとなり、従って、Assh=Asrf36となる。即ち、信号強度も雑音強度もともに同じ36dBだけ上昇するので、サンプルホールド回路150のサンプルホールド動作はSNRの変化に関与しないということが分かる。このように、サンプルホールド回路150のサンプルホールド動作はSNRの変化に関与しないが、平均化回路140の平均化動作によりSNRも改善することができる。即ち、既述のように、DC近傍に信号成分が集中していることを利用して、デモジュレータ160において、信号成分と雑音成分とをLPFによって容易に分離することができる。図4は、図1の受信回路100におけるトラックホールド回路130の一具体例を示す図である。図4において、トラックホールド回路130は、トランジスタMP、MN、負荷抵抗RLP、RLN、電流源IB1を含む線形増幅部131と、トランジスタMTA、MHA、MSFA、電流源IB2、コンデンサCA、CHAを含む第1トラックホールド部131aと、トランジスタMTB、MHB、MSFB、電流源IB3、コンデンサCB、CHBを含む第2トラックホールド部131bと、を備える。第1トラックホールド部131aのトランジスタMSFA及び電流源IB2、および、第2トラックホールド部131bのトランジスタMSFB及び電流源IB3は、それぞれ、図示のように各対応するトランジスタのベースに印加される信号CLKP、CLKNの状態に応じて、夫々ソースフォロアとして機能する。トラックホールド回路130における、線形増幅部131のトランジスタMP、MNの各ゲートにそれぞれ対応して、入力信号IP、INが入力され、第1トラックホールド部131aのトランジスタMTAとMSFAとの接続点、および、第2トラックホールド部131bのトランジスタMTBとMSFBとの接続点から各対応する出力信号OUTP、および、OUTNがそれぞれ出力される。一方、第1トラックホールド部131aのトランジスタMTA、MHA、および、第2トラックホールド部131bのトランジスタMTB、MHBに各対応して入力される信号CLKP、CLKNは、トラック/ホールドの2状態を遷移させるためのクロック信号である。図5は、図4のトラックホールド回路130の各ノードにおける信号のタイミングチャートである。図5に示されたとおり、トラックホールド回路130におけるトラック/ホールドの2状態を遷移させるためのクロック信号CLKP、CLKNに同期して入力信号IPに対応する信号OPがトラック/ホールドされて図示の出力信号OUTPが出力される。また、クロック信号CLKP、CLKNに同期して入力信号INに対応する信号ONがトラック/ホールドされて図示の出力信号OUTNが出力される。これらの出力信号を得る回路動作について、次の図6及び図7を参照して更に説明する図6は、図4のトラックホールド回路130がトラッキング動作を行うトラックモードのときの動作を説明するための等価回路図である。図7は、図4のトラックホールド回路130がホールド動作を行うホールドモードのときの動作を説明するための等価回路図である。信号CLKPがH信号CLKNがLのときが図6のトラックモードであり、ソースフォロアを構成するトランジスタMSFA及び電流源IB2に信号OPが入力され、信号OUTPが出力される。それとともに、ソースフォロアを構成するトランジスタMSFB及び電流源IB3にも信号ONが入力され信号OUTNが出力されて、トラッキング動作を行う。信号CLKNがH信号CLKPがLのときが図7のホールドモードであり、ソースフォロアを構成するトランジスタMSFA、MSFBはともにオフ状態となり、信号OUTP、OUTNの値はコンデンサCHA、CHBにより保持される。図8は、トラックホールド回路130のトラックホールド部131a131bにおけるソースフォロアの部分を表す回路図である。トラックホールド回路130は、図6を参照して既述のように、トラックモードにおいて、トランジスタMSFA及び電流源IB2、トランジスタMSFB及び電流源IB3、は、何れもソースフォロアを構成する。このソースフォロアの出力にコンデンサが付加された回路は1次のLPFとして動作することが知られている。図8に示すように、入力信号をSLNA、出力信号をSth、ソースフォロアを構成するトランジスタをMth、電流源をIbthとし、コンデンサをCthとする。トランジスタMthの相互コンダクタンスをgmthとすると、遮断周波数fcは、fc=gmth/2π×Cthと表せる。このとき変調波は非常に広い帯域を有するため、搬送波をフィルタにより除去しても信号成分は維持される。このことを図9に示す。図9は、図8のソースフォロアから構成されるLPFの動作を説明するための図である。図9の上段の図は、フィルタ特性を示す図であり、下段の図はこの特性のフィルタに係る入力信号及び出力信号の波形の変化を表す図である。フィルタの遮断周波数はfcであり、搬送波をフィルタにより除去しても、変調波は非常に広い帯域を有する広帯域信号であるため、信号成分は維持されている。搬送波成分を抑えるということは、サンプルホールド回路のクロック信号に対するジッタ耐性の要求を緩和することになるといえる。図10は、図1の受信回路100における平均化回路140の一具体例を示す図である。便宜上、後段のサンプルホールド回路150も同じ図に示している。図10に例示した平均化回路140は、N個の信号の加算に伴って、信号の振幅をN倍にすることで、信号のSNRを√N倍にする回路である。この信号処理は、例えば、V‐I変換器とスイッチドカレント回路SwitchedCurrent回路と加算器によって実現できる。平均化回路140は、入力信号Sthが入力され電流に変換して出力するV-I変換器141と、V-I変換器141からの電流をクロック信号によりサンプル/トランスファーするスイッチドカレント回路142複数のスイッチドカレント回路SI1~SINを含んで構成されると、複数のスイッチドカレント回路SI1~SINからの出力電流ISi1~ISiNを加算する加算器143とを備える。図11は、図10の平均化回路140の各ノードにおける信号のタイミングチャートである。先ず、入力信号SthはV-I変換器141によって電流に変換され、N個並列に配置された複数のスイッチドカレント回路SI1~SINに導かれる。各スイッチドカレント回路SI1~SINからの出力電流ISi1~ISiN各電流値はISi1に等しいは加算器143により入力電流Isiと並列数Nの関数Isi×Nになり、サンプルホールド回路150によるサンプルホールド後の出力は入力に対して√N倍となる。図12は、スイッチドカレント回路SI1~SINの一具体例を示す図である。図12aはフェーズ0サンプル期間における状態を表す図、図12bはフェーズ1ホールド期間における状態を表す図、図12cはスイッチを開閉するクロック信号Φ1およびΦ2を表すタイミングチャートである。スイッチドカレント回路SI1~SINは、スイッチSW1、SW2と、コンデンサCと、トランジスタM1とを含んで構成される。フェーズ0サンプル期間では、クロック信号Φ1によりスイッチSW1が閉じ、クロック信号Φ2によりスイッチSW2が入力側の端子を選択し、電流IinをコンデンサCへと導く。フェーズ1ホールド期間では、クロック信号Φ1によりスイッチSW1が開き、トランジスタM1のゲート電圧の電位をコンデンサCで保持するとともに、クロック信号Φ2によりスイッチSW2が出力側の端子を選択し、トランジスタM1のドレインが出力側へと接続されてIoutを出力する。通常、並列数Nは各スイッチドカレント回路を構成するトランジスタ等による各オフセットによる制限を受ける。しかし、本実施の形態におけるスイッチドカレント回路では、自己バイアス式であるため、トランジスタM1のオフセットに不感となっている。従って、本実施の形態のスイッチドカレント回路によれば、上記複数のスイッチドカレント回路SI1~SINからの各出力電流ISi1~ISiNは、入力電流と並列数のみの関数となる。図13は、本実施の形態におけるスイッチドカレント回路の出力電流ISi1~ISiNがトランジスタM1のオフセットに不感であることを説明するための図である。まず、トランジスタM1のゲート-ソース間電圧を求める。サンプル動作時における入力電流をIinとすると、Iin=k ́M1{Vgs1-Vth1ΔVoff1}2と表せるので、トランジスタM1のゲート-ソース間電圧Vgs1は、Vgs1=√Iin/k ́M1Vth1ΔVoff1となる。ここで、k ́M1はトランジスタM1の電圧-電流変換係数、Vgs1はトランジスタM1のゲート-ソース間電圧、Vth1はトランジスタM1のしきい値電圧、ΔVoff1はトランジスタM1のオフセット電圧である。オフセット電圧のため、実際のトランジスタM1のしきい値電圧は、Vth1ΔVoff1となっている。一方、ホールド動作時における出力電流をIoutとすると、Iout=k ́M1{Vgs1-Vth1ΔVoff1}2=k ́M1{√Iin/k ́M1Vth1ΔVoff1-Vth1ΔVoff1}2=Iinと表せる。すなわち、トランジスタM1のオフセット電圧は、IinからIoutへのカレントミラー動作のエラーにはならないことが分かる。このように、自己バイアス方式のスイッチドカレント回路を用いることで、スイッチドカレント回路SI1~SINからの出力電流ISi1~ISiN各電流値はISi1に等しいは入力電流Isiと並列数Nのみの関数Isi×Nになり、サンプルホールド回路によるサンプルホールド後の出力は入力に対して√N倍となる。よって、理論上はN数に従い、SNRの改善効果をより大きくできる。第2の実施の形態図14は、本発明の他の実施の形態としての受信回路を示す図である。この受信回路は、図1の受信回路100におけるトラックホールド回路130を、フィルタ170に置き換えたものである。図14において既述の図1との対応各部は同一の符号を附して示し、それらに関する各個の説明は、図1における該当部の説明を援用する。図14の受信回路100aは、アンテナ110からの入力信号を増幅するローノイズアンプ120と、その次段のフィルタ170と、更に次段の平均化回路140と、更に次段のサンプルホールド回路150と、次段のデモジュレータ160を備える。尚、上記における増幅は信号レベルを減衰させるゲインが1未満であることを可とする。上記ローノイズアンプ120、フィルタ170、平均化回路140、及び、サンプルホールド回路150はアナログ部を構成し、デモジュレータ160はデジタル部を構成する。フィルタ170は、トラックホールド回路130と同様に、キャリア成分を抑圧することができ、ローパスフィルタを適用して構成することができる。この受信回路100aは、ミキサを用いることがないため、スプリアスを軽減することができるものであり、更には、受信回路の線形性の向上、小型化をも実現することが可能である。また、フィルタを適用して構成しているので、これを制御するクロック信号は不要であるという利点がある。