"X方向に延在しY方向に並設される走査信号線と、Y方向に延在しX方向に並設される映像信号線とを有し、隣接する2本の前記走査信号線と映像信号線とで囲まれる領域が画素の領域を構成し、前記画素が前記走査信号線及び前記映像信号線に沿って、表示領域内にマトリックス状に配置される表示装置であって、前記表示領域から延在して形成され、前記表示領域内の映像信号線及び走査信号線と、駆動回路の出力又は駆動回路からの出力が入力される端子部とを電気的に接続する引き出し線と、前記引き出し線の上層に形成され前記引き出し線を覆う絶縁膜と、前記絶縁膜の上層に形成される導電膜とを備え、前記引き出し線は、前記駆動回路又は前記端子部から前記走査信号線又は前記映像信号線に至るまでの配線抵抗が小さい複数の第1の引き出し線と、前記第1の引き出し線よりも配線抵抗が小さい複数の第2の引き出し線とからなり、少なくとも前記第1の引き出し線は、前記絶縁膜を介して前記導電膜と重畳配置されることを特徴とする表示装置。X方向に延在しY方向に並設される走査信号線と、Y方向に延在しX方向に並設される映像信号線とを有し、隣接する2本の前記走査信号線と映像信号線とで囲まれる領域が画素の領域を構成し、前記画素が前記走査信号線及び前記映像信号線に沿って、表示領域内にマトリックス状に配置される表示装置であって、前記表示領域から延在して形成され、前記表示領域内の映像信号線及び走査信号線と駆動回路の出力又は駆動回路からの出力が入力される端子部とを電気的に接続する引き出し線と、前記引き出し線の上層に形成され前記引き出し線を覆う絶縁膜と、前記絶縁膜の上層に形成される導電膜とを備え、前記引き出し線は、前記絶縁膜を介して前記導電膜と重畳する第1の引き出し線と、前記導電膜と重畳しない第2の引き出し線とからなり、前記第1の引き出し線の前記駆動回路又は前記端子部から前記走査信号線又は前記映像信号線に至るまでの配線抵抗が、前記第2の引き出し線の配線抵抗よりも小さいことを特徴とする表示装置。前記第1の引き出し線は、前記第2の引き出し線よりも配線長が短く形成されていることを特徴とする請求項1又は2に記載の表示装置。前記第1の引き出し線と前記第2の引き出し線とが同一の導電膜材料からなることを特徴とする請求項3に記載の表示装置。前記第1の引き出し線の単位長さ当たりの抵抗値は、前記第2の引き出し線の単位長さ当たりの抵抗値よりも小さいことを特徴とする請求項1又は2に記載の表示装置。前記第1の引き出し線と前記第2の引き出し線とは異なる層に形成されることを特徴とする請求項5に記載の表示装置。前記導電膜は前記表示領域の近傍に形成され、電界が外部に漏れるのを防止する透明導電膜から延在してなることを特徴とする請求項1乃至6の内の何れかに記載の表示装置。前記絶縁膜は、少なくとも前記引き出し配線の表面に接して形成される第1の絶縁膜と、該第1の絶縁膜の上層に形成される第2の絶縁膜と、からなり、前記導電膜は、前記第1の引き出し線と前記第1の絶縁膜を介して対向配置される第1の導電膜と、前記第2の絶縁膜の上層に形成され、前記第2の絶縁膜に形成される貫通を介して前記第1の導電膜と電気的に接続される第2の導電膜と、からなることを特徴とする請求項1乃至6の内の何れかに記載の表示装置。前記第2の導電膜は、前記表示領域の近傍に形成され、電界が外部に漏れるのを防止する遮蔽用導電膜から延在してなることを特徴とする請求項8に記載の表示装置。前記走査信号線及び前記映像信号線が形成される第1基板と、液晶層を介して対向配置される第2基板とをからなる液晶表示パネルと、前記液晶表示パネルの裏面側に配置され、バックライト光を照射するバックライト装置とを備えることを特徴とする請求項1乃至9の内の何れかに記載の表示装置。液晶表示装置における表示画像の書き換えでは、第1方向に並設される画素行毎に、走査信号に同期して各画素に保持される電圧を走査信号線に出力される電圧に順次書き換える構成となっている。このとき、同一の走査信号線に接続される画素への映像信号の正確な書き込みのために、映像信号線への映像信号の出力と走査信号線への走査信号の出力が同期している。しかしながら、特許文献1に記載の液晶表示装置を含む従来の液晶表示装置では、複数本の走査信号線や映像信号線が表示領域内の一端側から他端側にかけて並設される構成となっている。このために、走査信号線や映像信号線の形成位置と駆動回路の搭載位置とが近い領域の引き出し線は短く形成され、遠い領域の引き出し線は長く形成されてしまうこととなる。一方、引き出し線の配線長が異なっている場合、配線長が短い場合に比較して配線長が長い場合には、配線長に比例して配線抵抗や寄生容量等も大きくなる。このために、各映像信号や走査信号が同期して駆動回路から出力された場合であっても、引き出し線の配線長に対応した信号遅れが映像信号及び走査信号が生じてしまうために、映像信号線に出力される映像信号及び走査信号線に出力される走査信号にも信号遅れが生じこととなる。特に、引き出し線の配線長が長い領域においてその影響が顕著となり、輝度ムラ等が生じることとなる。このような引き出し線の配線長の違いに伴う信号遅れを防止するために、従来の液晶表示装置では、走査信号線や映像信号線の形成位置と駆動回路の搭載位置とが近い領域の引き出し線には屈曲を設けて配線長を長くして、遠い領域の引き出し線との配線長差が小さくなるように形成している。一方、近年における高精細化に伴って走査信号線及び映像信号線が増大すると共に、挟額縁化により走査信号線や映像信号線の配線幅や配線領域が小さくなっている。このために、引き出し線に屈曲を設けることが困難であると共に、露光装置の精度によっては十分な配線長の屈曲を形成することが困難となっており、引き出し線の配線長差に伴う信号遅れに起因する輝度ムラを解決する方法が切望されている。本発明はこれらの問題点に鑑みてなされたものであり、本発明の目的は、引き出し線の配線長の違いに起因する輝度ムラの発生を防止することが可能な表示装置を提供することにある。1前記課題を解決すべく、本願発明の表示装置は、X方向に延在しY方向に並設される走査信号線と、Y方向に延在しX方向に並設される映像信号線とを有し、隣接する2本の前記走査信号線と映像信号線とで囲まれる領域が画素の領域を構成し、前記画素が前記走査信号線及び前記映像信号線に沿って、表示領域内にマトリックス状に配置される表示装置であって、前記表示領域から延在して形成され、前記表示領域内の映像信号線及び走査信号線と駆動回路の出力又は駆動回路からの出力が入力される端子部とを電気的に接続する引き出し線と、前記引き出し線の上層に形成され前記引き出し線を覆う絶縁膜と、前記絶縁膜の上層に形成される導電膜とを備え、前記引き出し線は、前記駆動回路又は前記端子部から前記走査信号線又は前記映像信号線に至るまでの配線抵抗が小さい複数の第1の引き出し線と、前記第1の引き出し線よりも配線抵抗が小さい複数の第2の引き出し線とからなり、少なくとも前記第1の引き出し線は、前記絶縁膜を介して前記導電膜と重畳配置される表示装置である。2前記課題を解決すべく、本願発明の表示装置は、X方向に延在しY方向に並設される走査信号線と、Y方向に延在しX方向に並設される映像信号線とを有し、隣接する2本の前記走査信号線と映像信号線とで囲まれる領域が画素の領域を構成し、前記画素が前記走査信号線及び前記映像信号線に沿って、表示領域内にマトリックス状に配置される表示装置であって、前記表示領域から延在して形成され、前記表示領域内の映像信号線及び走査信号線と駆動回路の出力又は駆動回路からの出力が入力される端子部とを電気的に接続する引き出し線と、前記引き出し線の上層に形成され前記引き出し線を覆う絶縁膜と、前記絶縁膜の上層に形成される導電膜とを備え、前記引き出し線は、前記絶縁膜を介して前記導電膜と重畳する第1の引き出し線と、前記導電膜と重畳しない第2の引き出し線とからなり、前記第1の引き出し線の前記駆動回路又は前記端子部から前記走査信号線又は前記映像信号線に至るまでの配線抵抗が、前記第2の引き出し線の配線抵抗よりも小さい表示装置である。本発明によれば、引き出し線の配線長の違いに起因する輝度ムラの発生を防止できる。本発明のその他の効果については、明細書全体の記載から明らかにされる。以下、本発明が適用された実施形態について、図面を用いて説明する。ただし、以下の説明において、同一構成要素には同一符号を付し繰り返しの説明は省略する。また、X,Y,ZはそれぞれX軸、Y軸、Z軸を示す。実施形態1全体構成図1は本発明の実施形態1の表示装置である液晶表示装置の概略構成を説明するための図であり、以下、図1に基づいて、実施形態1の液晶表示装置の全体構成を説明する。ただし、以下の説明では、IPSInPlaneSwitching方式の液晶表示パネルを用いる液晶表示装置に本願発明を適用した場合について説明するが、TNTwistedNematic方式やVAVerticalAlignment方式の液晶表示パネル等にも適用可能である。さらには、画像表示を行う表示パネルは非発光型の液晶表示パネルに限定されることはなく、他の非発光型の表示パネル、または有機EL表示パネルやプラズマ表示パネル等の自発光型の表示パネル等にも適用可能である。また、説明を簡単にするために、第1基板SUB1の液晶面側に形成される配向膜、及び第1基板SUB1及び第2基板SUB2の外側面に配置される偏光板等については省略する。図1に示すように、実施形態1の液晶表示装置は、画素電極PXや薄膜トランジスタTFT等が形成される第1基板SUB1と、第1基板SUB1に対向して配置され、カラーフィルタ等が形成される第2基板SUB2と、第1基板SUB1と第2基板SUB2とで挟持される液晶層とで構成される液晶表示パネルを有する。また、液晶表示パネルと光源となる図示しないバックライトユニットバックライト装置とを組み合わせることにより、液晶表示装置が構成されている。第1基板SUB1と第2基板SUB2との固定及び液晶の封止は、第2基板の周辺部に環状に塗布されたシール材SLで固定され、液晶も封止される構成となっている。ただし、実施形態1の液晶表示装置では、液晶が封入された領域の内で表示画素以下、画素と略記するの形成される領域が表示領域ARとなる。従って、液晶が封入されている領域内であっても、画素が形成されておらず表示に係わらない領域は表示領域ARとはならない。また、第2基板SUB2は第1基板SUB1よりも小さな面積となっており、第1基板SUB1の図中の下側及び右側の辺部を露出させるようになっている。第1基板SUB1の図中右側の辺部には、半導体チップで構成され走査信号を生成する走査信号駆動回路ゲートドライバSDRが搭載されている。また、第1基板SUB1の図中下側の辺部には、半導体チップで構成され映像信号を生成する図示しない映像信号駆動回路ドレインドライバが搭載されている。この走査信号駆動回路SDR及び映像信号駆動回路は、表示領域ARに配置される各画素を駆動する。なお、以下の説明では、液晶表示パネルの説明においても、液晶表示装置と記すことがある。また、第1基板SUB1及び第2基板SUB2としては、例えば周知のガラス基板が基材として用いられるのが一般的であるが、樹脂性の透明絶縁基板であってもよい。実施形態1の液晶表示装置では、第1基板SUB1の液晶側の面であって表示領域AR内には、図1中X方向に延在しY方向に並設され、走査信号駆動回路SDRからの走査信号が供給される走査信号線ゲート線GLが形成されている。また、図1中Y方向に延在しX方向に並設され、図示しない映像信号駆動回路からの映像信号階調信号が供給される映像信号線ドレイン線DLが形成されている。隣接する2本のドレイン線DLと隣接する2本のゲート線GLとで囲まれる領域が画素を構成し、複数の画素が、ドレイン線DL及びゲート線GLに沿って、表示領域AR内においてマトリックス状に配置されている。各画素は、例えば、図1中丸印Aの等価回路図A’に示すように、ゲート線GLからの走査信号によってオン/オフ駆動される薄膜トランジスタTFTと、このオンされた薄膜トランジスタTFTを介してドレイン線DLからの映像信号が供給される画素電極PXと、コモン線CLを介して映像信号の電位に対して基準となる電位を有する共通信号が供給される共通電極CTとを備えている。この等価回路図A’においては、画素電極PX及び共通電極CTを模式的に線状に記しているが、実施形態1の画素電極PX及び共通電極CTの何れか一方の電極が平板状に形成され、該一方の電極と絶縁膜を介して液晶面側に配置される他方の電極が重畳領域において線状に形成されている。該画素電極PXと共通電極CTとの間には、第1基板SUB1の主面に平行な成分を有する電界が生じ、この電界によって液晶分子を駆動させる。このとき、実施形態1の液晶表示装置においては、液晶に電界が印加されていない場合に光透過率を最小黒表示とし、電界を印加することにより光透過率を向上させていくノーマリブラック表示形態で表示を行うようになっている。なお、実施形態1の薄膜トランジスタTFTは、そのバイアスの印加によってドレイン電極とソース電極が入れ替わるように駆動するが、本明細書中においては、便宜上、ドレイン線DLと接続される側をドレイン電極、画素電極PXと接続される側をソース電極と記す。各ドレイン線DL及び各ゲート線GLはその端部において表示領域ARを越えてそれぞれ延在され、走査信号を生成する走査信号駆動回路SDR又は映像信号を生成する映像信号駆動回路にそれぞれ接続されている。なお、実施形態1の液晶表示装置では、走査信号駆動回路SDR及び映像信号駆動回路を半導体チップで形成し第1基板SUB1に搭載する構成としているが、映像信号を出力する映像信号駆動回路と走査信号を出力する走査信号駆動回路との何れか一方又はその両方の駆動回路をフレキシブルプリント基板FPCにテープキャリア方式やCOFChipOnFilm方式で搭載し、第1基板SUB1に形成される端子部を介して映像信号や走査信号を入力させる構成であってもよい。引き出し線の詳細構成図2は本発明の実施形態1の液晶表示装置における周辺部の拡大図、図3は図2に示すB-B’での断面図、図4は図2に示すC-C’線での断面図である。ただし、以下の説明では、表示領域AR内に配置されるドレイン線DL及びゲート線GLとなる信号線と、表示領域AR及びシール材SLを超えて表示領域ARの周辺部に延在されて走査信号駆動回路SDR及び映像信号駆動回路に至る信号線とを明確にするために、表示領域AR内に配置される信号線及びシールド電極CSと重畳する領域に形成される信号線をドレイン線DL及びゲート線GLと記し、表示領域ARの周辺部すなわちシールド電極CSよりも第1基板SUB1の辺縁部に近い領域に形成される信号線を引き出し線SIGと記す。図3に示すように、表示領域AR及びその近傍領域では、第1基板SUB1の液晶面側図2中上側には、X方向に延在するゲート線GLがY方向に並設されている。その上層には、ゲート線GLを含む第1基板SUB1の全面を覆うようにして、例えば窒化シリコンSiNからなる絶縁膜PAS1が形成されている。この絶縁膜PAS1は、薄膜トランジスタTFTの形成領域においては、ゲート絶縁膜として機能する。この絶縁膜PAS1の液晶面側には、絶縁膜PAS1を覆うようにして、絶縁膜PAS2が形成されている。この絶縁膜PAS2は薄膜トランジスタTFTのドレイン電極及びソース電極やドレイン線DL、並びにソース電極に電気的に接続される画素電極PX等と共に、絶縁膜PAS1の全面を覆うようにして形成されている。該絶縁膜PAS2の上層には、共通電極CT及び表示領域ARからの電界漏れを防止するための透明導電膜からなるシールド電極コモンシールドCSが形成されている。このシールド電極CSは、実施形態1においては、図示しない画素電極PXと絶縁膜PAS2を介して対向配置される線状の共通電極CTと同一の工程で形成される構成されると共に、電気的に接続される構成となっている。従って、シールド電極CSにも共通電極CTと同様にして、共通信号が供給されている。なお、シールド電極CSを共通電極CTと電気的に接続されない構成としてもよく、この場合には、シールド電極CSには電源電圧やグランド電圧等の一定の電圧を供給する構成がよい。また、図2に示すように、実施形態1の液晶表示装置では、表示領域AR内のゲート線GLから周辺部に延在される引き出し線SIGを、走査信号駆動回路SDRに近い引き出し線SIG2と遠い引き出し線SIG1との2つのグループに分けている。すなわち、実施形態1においては、走査信号駆動回路SDRはゲート線GLの延在方向X方向に対してはその辺部に搭載され、ゲート線GLの配設方向Y方向に対してはその中央部分に搭載されている。従って、実施形態1においては、ゲート線GLの並設方向Y方向に対して、表示領域ARの辺縁部のすなわち中央部から遠い位置に並設されるゲート線GLから延在されるためにその配線長が比較的に長く形成される引き出し線SIG1と、ゲート線GLの並設位置の中央部の近く形成されるゲート線GLから延在され、その配線長が引き出し線SIG1よりも比較的短く形成される引き出し線SIG2とのグループに分けている。ここで、後述する効果の項に示すように、従来の引き出し線SIGの構成では、配線長に比例して配線抵抗及び浮遊容量が大きくなる。このために、配線長の短い引き出し線SIGよりも配線長の長い引き出し線SIGに接続されるゲート線GLの走査信号が遅れることとなる。これに対して、実施形態1の引き出し線SIG1,SIG2の構成では、配線長が短い引き出し線SIG2の形成領域に対してのみ、シールド電極CSから延在する導電膜透明導電膜ECを設ける構成となっている。この場合、図4に示すように、引き出し線SIG2のみが絶縁膜PAS1,PAS2を介して導電膜ECと重畳する、すなわち平面的に見て引き出し線SIG2のみが導電膜ECと重畳する構成となる。この構成により、引き出し線SIG2と導電膜ECとの間には容量素子が形成されることとなる。その結果、引き出し線SIG2では、配線抵抗及び浮遊容量並びに導電膜ECとの間の容量素子とに従った遅れ時間遅延時間だけ、走査信号駆動回路SDRから出力される走査信号が遅れることとなる。一方、引き出し線SIG1の上層には、導電膜ECが形成されない構成となっているので、引き出し線SIG1における走査信号の遅れは、引き出し線SIG1の配線抵抗及び浮遊容量で決まることとなる。すなわち、実施形態1の液晶表示装置では、配線長が長い引き出し線である引き出し線SIG1での信号遅れ時間に対して、引き出し線SIG2での走査信号の遅れ時間が大きくなるように、容量素子を形成している。この容量素子を形成し引き出し線SIG2における信号遅れ信号遅延を生成するために、表示領域ARの周辺部の内で、引き出し線SIG2と重畳する領域に対してのみ、導電膜ECを形成する構成となっている。この場合、下記の効果の説明の項に示すように、引き出し線SIG1よりも引き出し線SIG2の容量が大きくなる。従って、配線容量と配線抵抗との積で算出される引き出し線SIG1の遅延時間T1と、引き出し線SIG2の遅延時間T2との差を小さくすることができる。その結果、配線長の異なる引き出し線SIG1,SIG2における遅延時間差T=T2-T1を小さくすることができるので、引き出し線SIGの配線長差に伴う信号遅れに起因する輝度ムラを大幅に抑制することが可能となり、液晶表示装置の表示品質を向上することができる。効果の説明図5に従来の液晶表示装置における周辺部の引き出し配線を説明するための図、図6に図5に示すD-D’線での断面図を示し、従来の引き出し線SIGと実施形態1の引き出し線SIG1,SIG2とにおける信号遅れについて説明する。ただし、以下の説明では、実施形態1の引き出し線SIG1,SIG2と、従来の液晶表示装置の引き出し線SIG1,SIG2とを明確にするために、従来の液晶表示装置における配線長が長い引き出し線SIGを引き出し線SIG1a、配線長が短い引き出し線SIGを引き出し線2aと記す。図5に示すように、従来の液晶表示装置の表示領域ARにおける画素構成及びゲート線GLの構成は実施形態1と同様であり、図示しない表示領域AR及びその近傍に形成されるシールド電極CSに重畳してゲート線GLが形成されている。また、ゲート線GLから延在して引き出し線SIG1a,SIG2aが形成され、その端部が図示しない走査信号駆動回路SDRに電気的に接続されている。ただし、実施形態1と同様に、その配線長が比較的長い引き出し線SIGを引き出し線SIG1aと記し、比較的短い引き出し線SIGを引き出し線SIG2aと記している。また、図6に示すように、従来の液晶表示装置では、ゲート線GLから延在する引き出し線SIG1a,SIG2aは絶縁膜PAS1,PAS2に覆われる構成となっている。すなわち、従来の液晶表示装置では、表示領域AR及びその近傍にのみ透明導電膜からなる導電膜シールド電極CSが形成され、引き出し線SIG1a,SIG2aが形成される周辺部には、平面的に見て、引き出し線SIG1a,SIG2aと重畳される導電膜は形成されない構成となっている。次に、従来の液晶表示装置における表示領域ARの端部すなわち引き出し線SIG1a,SIG2aとシールド電極CSの形成領域のゲート線GLとにおける走査信号の遅延時間について説明する。ただし、以下の説明では、ゲート線GL及び引き出し線SIG1a,SIG2aを形成するアルミニウムのシート抵抗を0.2Ω、その配線幅a1,a2及び配線高さは同じとする。また、絶縁膜PAS1,PAS2を形成する窒化シリコンSiNの比誘電率を5、真空の誘電率を8.9×10-12F/mとする。ただし、以下の説明においては、絶縁膜PAS1,PAS2を介して重畳配置されるシールド電極CSとゲート線GLとの間に形成される容量に比較して、隣接するゲート線GL間及び引き出し線SIG1a,SIG2a間に形成される寄生容量は非常に小さいので、省略する。走査信号駆動回路SDRから配線長の長い引き出し線SIG1a、及びシールド電極CSと重畳するゲート線GLを介して表示領域ARの入力側端部に到達するまでの走査信号の遅延時間T1は、以下の通りとなる。例えば、シールド電極CSと重畳するゲート線GLの配線長L1bがL1b=7000μm、配線幅がa1=5μmの場合、ゲート線GLの配線抵抗R1bはR1b=0.2×7000/5=280Ωとなる。また、配線容量C1bはC1b=5×8.9×10-12×5×10-6×7000×10-6/0.5=3.12pFとなる。さらには、引き出し線SIG1aの配線長L1aがL1a=70000μm、配線幅がa1=5μmの場合、引き出し線SIG1aの配線抵抗R1aはR1a=0.2×70000/5=2800Ωとなる。従って、引き出し線SIG1a及びゲート線GLを介して表示領域ARの入力側端部に到達する走査信号の遅延時間T1は、T1=R1aR1b×C1b=2802800×3.12=9.61nsとなる。一方、走査信号駆動回路SDRから配線長の短い引き出し線SIG2a、及びシールド電極CSと重畳するゲート線GLを介して表示領域ARの入力側端部に到達するまでの走査信号の遅延時間T2は、以下の通りとなる。この場合、シールド電極CSと重畳するゲート線GLの領域では、配線長L2b及び配線幅a2はL2b=L1b、a2=a1となるので、ゲート線GLの配線抵抗R2bはR2b=R1b=280Ω、配線容量C2bはC2b=C1b=3.12pFとなる。また、引き出し線SIG2aの配線長L2aがL2a=4000μm、配線幅がa2=5μmの場合、引き出し線SIG2aの配線抵抗R2aはR2a=0.2×4000/5=160Ωとなる。従って、引き出し線SIG2aを介して表示領域ARの入力側端部に到達する走査信号の遅延時間T2は、T2=R2aR2b×C2b=280160×3.12=1.37nsとなる。従って、配線長が長い引き出し線SIG1aでの遅延時間T1と、配線長が短い引き出し線SIG2aでの遅延時間T2との比T1/T2は、T1/T2=9.61/1.37=7.01となる。すなわち、従来の液晶表示装置では、走査信号駆動回路SDRに近いゲート線GLに入力される走査信号と、走査信号駆動回路SDRから遠いゲート線GLに入力される走査信号とでは、その遅れ時間Tに7倍程度の差が生じる。これに対して、実施形態1の液晶表示装置では、配線長が短い引き出し線SIG2に対してのみ当該引き出し線SIG2と重畳する導電膜ECが形成され、引き出し線SIG1の上層には導電膜ECが形成されない構成となっている。従って、実施形態1の引き出し線SIG1、及びシールド電極CSと重畳するゲート線GLを介して表示領域ARの入力側端部に到達するまでの走査信号の遅延時間T2は、前述する従来の液晶表示装置と同様となる。この場合、シールド電極CSと重畳するゲート線GLの配線長L1dがL1d=L1b=7000μm、配線幅がa1=5μmとなるので、ゲート線GLの配線抵抗R1dはR1d=R1b=280Ωとなり、配線容量C1dはC1d=C1b=3.12pFとなる。また、引き出し線SIG1の配線長L1cがL1c=L1a=70000μm、配線幅がa1=5μmとなるので、配線抵抗R1cはR1c=R1a=2800Ωとなる。従って、引き出し線SIG1を介して表示領域ARの入力側端部に到達する走査信号の遅延時間T1は、T1=R1cR1d×C1d=9.61nsとなる。一方、引き出し線SIG2はその形成領域においても、当該引き出し線SIG2と重畳する導電膜ECが形成されているので、当該引き出し線SIG2と導電膜ECとで形成される容量素子に相当する容量分の遅延分が加算されることとなる。従って、走査信号駆動回路SDRと接続される側の端部から表示領域ARの辺縁部に至るまでの引き出し線SIG2及びゲート線GLによる遅延時間T2は、以下の通りとなる。まず、実施形態1の引き出し線SIG2においても、従来の液晶表示と同様に、シールド電極CSと重畳するゲート線GLの領域では、配線長L2d及び配線幅a2はL2d=L2b=L1b、a2=a1となるので、シールド電極CSと重畳するゲート線GLの配線抵抗R2dはR2d=R2b=R1b=280Ωとなる。また、実施形態1の引き出し線SIG2の配線長L2c及び配線幅a2も従来と同様となるので、引き出し線SIG2の配線抵抗R2cはR2c=R2a=160Ωとなる。このとき、引き出し線SIG2と重畳配置される導電膜ECはシールド電極CSと同層に形成される構成となっている。従って、引き出し線SIG2と導電膜ECとの間に形成される配線容量と、ゲート線GLとシールド電極CSとの間に形成される配線容量との合計の配線容量C2dはC2d=5×8.9×10-12×5×10-6×70004000×10-6/0.5=4.90pFとなる。従って、引き出し線SIG2を介して表示領域ARの入力側端部に到達する走査信号の遅延時間T2は、T2=R2cR2d×C2d=280160×4.90=2.16nsとなる。これらの結果から、配線長が長い引き出し線SIG1での遅延時間T1と、配線長が短い引き出し線SIG2での遅延時間T2との比T1/T2は、T1/T2=9.61/2.16=4.45となる。従って、実施形態1の液晶表示装置では、走査信号駆動回路SDRに近いゲート線GLに入力される走査信号と、走査信号駆動回路SDRから遠いゲート線GLに入力される走査信号とでは、その遅延時間Tの比を従来の7倍から4倍程度に抑制することが可能となる。その結果、引き出し線SIGの配線長差に伴う信号遅れに起因する輝度ムラを大幅に抑制することが可能となり、液晶表示装置の表示品質を向上することができる。実施形態2図7は本発明の実施形態2の表示装置である液晶表示装置における周辺部の拡大図であり、図8は図7に示すE-E’線での断面図である。ただし、実施形態2の液晶表示装置は、導電膜MITの構成を除く他の構成は実施形態1と同様の構成となるので、以下の説明では導電膜MITについて詳細に説明する。図7に示すように、実施形態2の液晶表示装置では、シールド電極CSとは異なる導電膜MITが形成され、周辺部に形成される引き出し線SIG1,SIG2の内で、配線長が短い引き出し線SIG2と導電膜MITが平面的に見て重畳するように形成されている。このとき、シールド電極CSは延在部JCを有しており、該延在部JCはシールド電極CSから周辺部の側に延在して導電膜MITの端部と重畳される構成となっている。この重畳領域にはコンタクトホールCHが形成されており、延在部JCを介してシールド電極CSと導電膜MITとが電気的に接続される構成となっている。図8に示すように、実施形態2の液晶表示装置では、第1基板SUB1の液晶面側に形成される引き出し線SIG1,SIG2を覆うようにして形成される絶縁膜PAS1の上層に導電膜MITが形成されている。この実施形態2の導電膜MITは、画素電極と同一の工程で形成されるすなわち画素電極と同層に形成される構成となっており、透明導電膜材料で形成されている。この導電膜MITの上層には当該導電膜MITを覆うようにして絶縁膜PAS2が形成され、絶縁膜PAS2の上層に、共通電極と同層に形成されるシールド電極CSが形成されている。従って、シールド電極CSと導電膜MITとは、絶縁膜PAS2に形成されるコンタクトホールCHを介して電気的に接続される。ただし、導電膜MITは、例えば、絶縁膜PAS1の上面に形成される金属薄膜からなるドレイン線と同一の工程で形成してもよい。このように、実施形態2の引き出し線SIG2は絶縁膜PAS1の上面に形成される導電膜MITと重畳される構成となっているので、引き出し線SIG2と導電膜MITとの間隔は絶縁膜PAS1の膜厚d’となる。すなわち、実施形態1に比較して引き出し線SIG2と導電膜MITとの間隔を絶縁膜PAS2の膜厚dだけ小さくすることが可能となる。その結果、引き出し線SIG2と導電膜MITとで形成される容量素子の容量を大きくすることが可能となるので、配線長が短い引き出し線SIG2における走査信号の遅れ時間T2をさらに大きくすることができる。すなわち、同じ配線長の引き出し線SIG2に導電膜MITを重畳した場合であっても、実施形態1の引き出し線SIG2における遅延時間よりも大きくできる。その結果、配線長が長い引き出し線SIG1の遅延時間T1と引き出し線SIG2の遅延時間T2との遅延時間差T=T1-T2をさらに小さくすることが可能となり、表示品質をさらに向上させることができる。実施形態2における引き出し線SIG1,SIG2における遅延時間T1,T2は、以下の通りとなる。実施形態2の引き出し線SIG1は実施形態1と同様の構成となるので、引き出し線SIG1及びゲート線GLを介して表示領域ARの入力側端部に到達する走査信号の遅延時間T1は、T1=R1cR1d×C1d=2802800×3.12=9.61nsとなる。一方、引き出し線SIG2及び当該引き出し線SIG2に接続するゲート線GLでは、ゲート線GLはシールド電極CSと重畳し、引き出し線SIG2は導電膜MITと重畳する。従って、ゲート線GLとシールド電極CSとで形成される配線容量C2dは、C2d=5×8.9×10-12×5×10-6×7000×10-6/0.5=3.12pFとなる。同様にして、引き出し線SIG2と導電膜MITとで形成される配線容量C2eは、C2e=5×8.9×10-12×5×10-6×4000×10-6/0.2=4.43pFとなる。よって、引き出し線SIG2及びゲート線GLを介して表示領域ARの入力側端部に至る信号線の合成容量Cは、C=C2dC2e=3.124.43=7.55pFとなる。その結果、引き出し線SIG2及びゲート線GLを介して表示領域ARの入力側端部に至る走査信号の遅延時間T2は、T2=280160×7.55=3.32nsとなる。これらの結果から、配線長が長い引き出し線SIG1での遅延時間T1と、配線長が短い引き出し線SIG2での遅延時間T2との比T1/T2は、T1/T2=9.61/3.32=2.89となる。従って、実施形態2の液晶表示装置では、走査信号駆動回路SDRに近いゲート線GLに入力される走査信号と、走査信号駆動回路SDRから遠いゲート線GLに入力される走査信号とでは、その遅延時間Tの比を従来の7倍から2.89倍程度に抑制することが可能となる。すなわち、引き出し線SIGの配線長差に伴う信号遅れに起因する輝度ムラを実施形態1の構成よりも抑制することが可能となり、液晶表示装置の表示品質をさらに向上することができる。なお、実施形態2の構成では、シールド電極CSから延在する延在部JCを形成し、延在部JCと導電膜MITとの重畳に形成したコンタクトホールCHで電気的に接続する構成としたが、これに限定されることはない。例えば、第1基板SUB1の辺縁部に導電膜MITに接続され、所定の電圧を供給する信号線を設ける、又は導電膜MITからシールド電極CS方向に延在する延在部を設け、この延在部とシールド電極CSとの重畳領域にコンタクトホールを設けてシールド電極CSと導電膜MITとを電気的に接続する構成であってもよい。また、実施形態2の他の液晶表示装置として、例えば、図9に示すように、引き出し線SIG2と重畳する導電膜として、導電膜MITと導電膜ECとを用いる構成であってもよい。ただし、導電膜ECは前述する実施形態1と同様に、シールド電極CSと同層の導電膜ECとなるので、導電膜MITのX方向の端部と導電膜ECの端部とが重畳する領域に形成されるコンタクトホールCH2を介してシールド電極CSと導電膜ECとを電気的に接続する構成となっている。すなわち、図9に示す液晶表示装置では、平面的にみて導電膜MITと引き出し線SIG2とが重畳する領域では導電膜MITと引き出し線SIG2との間隔が小さく、導電膜ECと引き出し線SIG2とが重畳する領域では導電膜MITと引き出し線SIG2との間隔が比較的大きく形成される。従って、図9に示す構成では、前述する効果に加えて、導電膜MITと引き出し線SIG2とが重畳する領域と、導電膜ECと引き出し線SIG2とが重畳する領域との面積を任意に設定することにより、引き出し線SIG2と導電膜MIT,ECとで形成される容量を任意に設定でき、引き出し線SIG2における走査信号の遅延時間を最適な遅延時間とすることができるという格別の効果を得ることができる。実施形態3図10は本発明の実施形態3の表示装置である液晶表示装置の引き出し線の概略構成説明するための図であり、引き出し線SIG1,SIG2に重畳して形成される導電膜EC1,EC2の構成を除く他の構成は、実施形態1と同様の構成となる。図10から明らかなように、全ての引き出し線SIG1,SIG2に重畳して、導電膜EC1,EC2が形成される構成となっている。さらには、実施形態2の導電膜EC1,EC2では、各引き出し線SIG1,SIG2毎にその延在方向に沿って導電膜EC1,EC2が形成される構成となっており、シールド電極CSから延在する導電膜EC1,EC2がそれぞれY方向に並設される構成となっている。このような構成とすることにより、実施形態3の導電膜EC1,EC2では、各引き出し線SIGに対応した重畳量とすることができると共に、導電膜EC1,EC2を形成する透明導電膜材料の使用量を低減させる構成としている。ただし、隣接する導電膜EC1,EC2との間の領域に透明導電膜を形成する構成、又は導電膜EC2が形成される領域のみ実施形態1と同様に、隣接する導電膜EC2との間の領域に透明導電膜が形成される構成であってもよい。また、実施形態3では、各引き出し線SIG1,SIG2に沿ってシールド電極CSから延在する導電膜EC1,EC2のX方向長さ延在方向長さ、電極長が引き出し線SIG1,SIG2の配線長と反比例する構成となっている。すなわち、配線長が長い引き出し線SIG1と重畳して形成される導電膜EC1は、配線長が短い引き出し線SIG2と重畳して形成される導電膜EC2よりもその電極長が短く形成される。このような電極長とすることによって、引き出し線SIG1と導電膜EC1とで形成される容量素子の容量よりも、引き出し線SIG2と導電膜EC2とで形成される容量素子の容量が大きくなる構成としている。その結果、実施形態3の液晶表示装置においても、引き出し線SIG1,SIG2との遅延時間の差を小さくすることができるので、実施形態1と同様の効果を得ることができる。また、実施形態3の構成では、表示領域AR内の辺縁領域に形成されるゲート線に接続する引き出し線SIG1よりも配線長が短い引き出し線SIG2に対しても、重畳する導電膜EC2の電極長を異なる長さで形成している。すなわち、実施形態3の導電膜EC2では、配線長が短い引き出し線SIG2に対しても、各引き出し線SIG2と導電膜EC2とで形成される容量素子の容量を変化させる構成としている。特に、引き出し線SIG2の配線長に反比例する電極長の導電膜EC2を重畳して形成することにより、隣接する引き出し線SIG2との間における遅延時間差、すなわちY方向に隣接する画素間における遅延時間差を小さくする構成としている。その結果、実施形態3の液晶表示装置では、隣接する画素間における表示ムラ等の発生を抑制することが可能となり、表示品質をさらに向上することができるという格別の効果を得られる。なお、実施形態3の導電膜EC1,EC2では、引き出し線SIG2に重畳する導電膜EC2のみを引き出し線SIG2の配線長に応じて異なる電極長で形成する構成としたが、これに限定されることはない。例えば、全ての引き出し線SIG1,SIG2に対して、その配線長に反比例する導電膜EC1,EC2を重畳して形成することにより、隣接する引き出し線SIGとの間における遅延時間差、すなわちY方向に隣接する画素間における遅延時間差を小さくすることができる。その結果、隣接する画素間における表示ムラ等の発生を抑制することが可能となり、表示品質をさらに向上することができるという格別の効果を得られる。実施形態4図11は本発明の実施形態4の表示装置である液晶表示装置の引き出し線の概略構成説明するための図であり、引き出し線SIG1に重畳して形成される導電膜EC1の構成を除く他の構成は、実施形態2と同様の構成となる。図11から明らかなように、実施形態4においては、配線長が長い引き出し線SIG1に重畳して導電膜EC1が形成され、配線長が短い引き出し線SIG2に重畳して導電膜MITが形成される構成となっている。すなわち、実施形態4の液晶表示装置においても、各引き出し線SIG1,SIG2は導電膜EC1又は導電膜MITの何れかと重畳して形成される構成となっている。特に、引き出し線SIG2は、実施形態2と同様に、引き出し線SIG1,SIG2の表面を覆うようにして形成される図示しない絶縁膜PAS1の表面に配置される導電膜MITと重畳して配置されているので、実施形態2と同様の効果を得ることができる。また、実施形態4においては、引き出し線SIG1に沿ってシールド電極CSから延在する導電膜EC1が形成されており、このときの電極長は引き出し線SIG2の形成領域に沿って形成される導電膜MITのX方向の電極長さよりも短く形成されている。引き出し線SIG1,SIG2の配線長と反比例する構成となっている。すなわち、配線長が長い引き出し線SIG1と重畳して形成される導電膜EC1は、配線長が短い引き出し線SIG2と重畳して形成される導電膜EC2よりもその電極長が短く形成される。このような電極長とすることによって、引き出し線SIG1と導電膜EC1とで形成される容量素子の容量よりも、引き出し線SIG2と導電膜EC2とで形成される容量素子の容量が大きくなる構成としている。その結果、実施形態3の液晶表示装置においても、引き出し線SIG1,SIG2との遅延時間の差を小さくすることができる。実施形態5図12は本発明の実施形態5の表示装置である液晶表示装置を説明するための平面図であり、第1基板SUB1の1つの辺部に走査信号と映像信号とを生成し出力する駆動回路が搭載される構成である。ただし、実施形態5の液晶表示装置は駆動回路DR及び該駆動回路DRとゲート線とを接続する引き出し線SIG1,SIG2の形成位置並びに導電膜EC3を除く他の構成は、実施形態1と同様の構成である。図12から明らかなように、実施形態5の液晶表示装置の構成では、第1基板SUB1の図中下側辺部に搭載される駆動回路DRと表示領域内に並設される図示しないゲート線とは、第1基板SUB1の図中左右の周辺部に形成される引き出し線SIG1,SIG2で接続されている。このとき、実施形態5の液晶表示装置では、駆動回路DRに近い領域のゲート線と駆動回路DRとは、図12中左側の周辺部に形成される引き出し線SIG1,SIG2で接続されている。また、駆動回路DRから遠い領域のゲート線と駆動回路DRとは、図12中右側の周辺部に形成される引き出し線SIG1で接続されている。このとき、実施形態5の液晶表示装置では、図12中左側の周辺部に配置される引き出し線SIG1,SIG2の内で、駆動回路DRが搭載される辺部に近い領域に形成されるゲート線に接続される引き出し線SIG2に重畳して導電膜EC3が形成されている。この導電膜EC3は、前述する実施形態1と同様に、シールド電極CSから延在される透明導電膜で形成されているので、シールド電極CSと同じ電位に保持されており、実施形態1と同様の効果を得ることができる。なお、実施形態5の構成では、図12中左側の周辺部に形成される引き出し線SIG1,SIG2を配線長が長い引き出し線SIG1と、該引き出し線SIG1よりも配線長が短い引き出し線SIG2とに分けて、引き出し線SIG2の上層に導電膜EC3を形成する構成としたが、これに限定されることはない。例えば、表示領域の中央部分よりも駆動回路DRに近い領域に並設されるゲート線に接続される引き出し線、すなわち図12中左側の周辺部に形成される引き出し線の全てと重畳するようにして導電膜EC3を形成する構成であってもよい。実施形態6図13は本発明の実施形態6の表示装置である液晶表示装置の概略構成を説明するための平面図であり、図14は本発明の実施形態6の液晶表示装置における周辺部の拡大図、図15は図14に示すG-G’線での断面図である。ただし、実施形態6の液晶表示装置は駆動回路DRとゲート線とを接続する引き出し線SIGの構成及び導電膜EC4を除く他の構成は、実施形態5と同様の構成である。また、実施形態6の液晶表示装置においても図13中左側の周辺部にも引き出し線SIGが配置される構成となっているが、以下の説明では省略する。なお、本願発明は図13中左側又は右側の周辺部の内で、一方の側の周辺部のみに引き出し線SIGが配置される液晶表示装置にも適用可能である。図13から明らかなように、実施形態6の液晶表示装置も第1基板SUB1の図中下側の辺部に走査信号及び映像信号を出力する駆動回路DRが搭載されと共に、第1基板SUB1の図中左右の周辺部に引き出し線SIGが形成され、該駆動回路DRと表示領域内の図示しないゲート線とが電気的に接続されている。実施形態6の引き出し線SIGは、例えばクロムCrやITO等の透明導電膜からなる引き出し線SIG3と、アルミニウム等の金属薄膜等からなる引き出し線SIG4とから構成されている。このような構成からなる引き出し線SIG3,SIG4は、図15に示すように、異なる薄膜層に形成されることとなる。例えば、金属薄膜からなるゲート線と同層に形成される引き出し線SIG4は第1基板SUB1の表面に形成されることとなる。これに対して、例えばクロムからなるドレイン線や透明導電膜からなる画素電極等と同層に形成される引き出し線SIG3は、引き出し線SIG3の上面に形成される絶縁膜PAS1の上面に形成される。この場合、シート抵抗が小さい金属薄膜で形成される引き出し線SIG4は配線抵抗が小さく走査信号の遅延は小さいが、シート抵抗が大きいクロムや透明導電膜で形成される引き出し線SIG3は配線抵抗が大きくなるので、引き出し線SIG4に比較して走査信号の遅延は大きくなる。また、図15から明らかなように、引き出し線SIG4の上層には、シールド電極CSから延在して形成される導電膜EC4が、平面的に見て引き出し線SIG4と重畳するように形成される構成となっている。すなわち、図14に示すように、実施形態1と同様に、引き出し線SIG3の上面を覆うようにして形成され絶縁膜PAS2の上面の内で、引き出し線SIG4と重畳する位置に導電膜EC4が形成される構成となっている。その結果、実施形態6の引き出し線SIG4では、引き出し線SIG4と導電膜EC4とにより容量素子が形成され配線容量が大きくできる。この実施形態6の液晶表示装置に対して、従来の液晶表示装置では、図16に示すように、シールド電極CSは引き出し線SIG3,SIG4を覆う構成とはなっていない。すなわち、図16のH-H’線での断面図である図17に示すように、引き出し線SIG3の上層には絶縁膜PAS2が形成されるのみであり、引き出し線SIG4の上層には絶縁膜PAS1,PAS2が形成されるのみである。従って、引き出し線SIG3,SIG4における走査信号の遅延時間は、配線抵抗の大きな引き出し線SIG3が大きくなる。これに対して、実施形態6の液晶表示装置では、引き出し線SIG4と導電膜EC4とにより形成される容量素子分だけ容量を大きくできるので、駆動回路DRから出力された走査信号が表示領域の辺縁部に到達するまでの遅延時間を大きくすることが可能となる。従って、配線抵抗の大きい引き出し線SIG3を介してゲート線に到達する走査信号と、配線抵抗が小さい引き出し線SIG4を介してゲート線に到達する走査信号との遅延時間の差、すなわち引き出し線SIG3と引き出し線SIG4との遅延時間差を小さくすることができるので、実施形態1と同様の効果を得ることができる。なお、実施形態6の液晶表示装置では、金属薄膜等からなる配線抵抗の小さい引き出し線SIG4と、クロムや透明導電膜等からなる配線抵抗の大きい引き出し線SIG3とが1本ずつ交互に配置される構成となっているが、引き出し線SIG3,SIG4が交互に配置される構成に限定されることはない。例えば、2本ずつや3本ずつ等のように、引き出し線SIG3と引き出し線SIG4とが複数本ずつ交互に配置される構成にも適用可能である。実施形態7図18は本発明の実施形態7の表示装置である液晶表示装置の構成を説明するための周辺部の拡大図、図19は図18に示すJ-J’線での断面図である。ただし、実施形態7の液晶表示装置は導電膜EC4と導電膜MIT1を除く他の構成は、実施形態6と同様の構成である。図19に示すように、実施形態7の液晶表示装置においても、第1基板SUB1の上面に引き出し線SIG4が形成され、該引き出し線SIG4を覆うようにして形成される絶縁膜PAS1の上面に引き出し線SIG3が形成されている。このとき、図18から明らかなように、引き出し線SIG3と引き出し線SIG4とは平面的に見て交互に配置される構成となっているので、図19においても、引き出し線SIG3と引き出し線SIG4とはY方向にずれて配置されている。また、図19に示すように、絶縁膜PAS1の上層に導電膜MIT1が形成されており、該導電膜MIT1が引き出し線SIG3と同層に形成されている。このとき、図18に示すように、導電膜MIT1は引き出し線SIG4に沿って形成され、絶縁膜PAS2に形成されるコンタクトホールCHを介して、シールド電極CSと電気的に接続される構成となっている。さらには、シールド電極CSから延在する導電膜EC4が引き出し線SIG3と重畳するように形成されている。すなわち、実施形態7の引き出し線SIG3,SIG4の構成では、配線抵抗シート抵抗の小さい薄膜材料で形成される引き出し線SIG3には導電膜EC4が重畳して形成され、引き出し線SIG3の薄膜材料よりも配線抵抗シート抵抗が大きい薄膜材料で形成される引き出し線SIG4には導電膜MIT1が重畳して形成される構成となっている。この構成からなる実施形態7の液晶表示装置では、導電膜EC4の電極長は小さく形成され、導電膜MIT1は引き出し線SIG4の一端側から他端側にかけて引き出し線SIG4と重畳する構成となっている。従って、引き出し線SIG3と導電膜EC4とにより形成される容量素子の容量よりも、引き出し線SIG4と導電膜MIT1とにより形成される容量素子の容量を大きくできるので、駆動回路DRから出力された走査信号が引き出し線SIG4を介して、表示領域の辺縁部にゲート線に到達するまでの遅延時間を大きくすることが可能となる。従って、配線抵抗の大きい引き出し線SIG3を介してゲート線に到達する走査信号と、配線抵抗が小さい引き出し線SIG4を介してゲート線に到達する走査信号との遅延時間の差、すなわち引き出し線SIG3と引き出し線SIG4との遅延時間の差を小さくすることができるので、実施形態6と同様の効果を得ることができる。なお、実施形態7の構成では、導電膜MIT1のみが引き出し線SIG4に重畳される構成としたが、例えば、図9に示す実施形態2の他の液晶表示装置と同様に、引き出し線SIG4に重畳する導電膜を、導電膜MIT1と該導電膜MIT1に電気的に接続されるシールド電極CSと同層の導電膜とで形成する構成であってもよい。以上、本発明者によってなされた発明を、前記発明の実施形態に基づき具体的に説明したが、本発明は、前記発明の実施形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能である。"