"共通バスと、前記共通バスを通じてデータの授受を行なう複数のバス使用回路と、外部と接続された第1、第2および第3の端子と、前記複数のバス使用回路の中の選択されたバス使用回路がデータ転送待ちか否かを表わす第1の信号を前記第1の端子を通じて外部へ出力する転送待ち判定部と、前記複数のバス使用回路の中のデータ転送中のバス使用回路を表わす第2の信号を前記第2の端子を通じて外部へ出力するデータ転送権通知部と、前記複数のバス使用回路の中のいずれかのバス使用回路でバッファエラーが発生したか否かを表わす第3の信号を前記第3の端子を通じて外部へ出力するエラー通知部とを備えた、データ転送装置。前記転送待ち判定部は、さらに前記選択されたバス使用回路の前記データ転送待ちの時間を計測する、請求項1記載のデータ転送装置。前記転送待ち判定部は、前記共通バスのクロックにしたがって、カウントアップするカウンタと、前記選択されたバス使用回路から出力された転送要求信号を受けると前記カウンタのカウントアップを開始させ、前記選択されたバス使用回路から出力されたリードデータまたはライトデータを受けると前記カウンタのカウントアップを停止させるカウンタ制御回路と、前記カウンタの停止後のカウント値を保持する第1のレジスタとを含む、請求項2記載のデータ転送装置。前記転送待ち判定部は、さらに、前記第1のレジスタに保持される前記カウント値の履歴の最大値を保持する第2のレジスタを含む、請求項3記載のデータ転送装置。前記エラー通知部は、さらに、前記バッファエラーが発生したバス使用回路を表わす識別子を保持するエラーステイタスレジスタを含み、前記データ転送装置は、前記複数のバス使用回路に対して設定された優先度に基づいて、前記バス使用回路によるデータ転送の要求を許否または却下するデータ転送制御回路と、前記エラーステイタスレジスタ内の前記バッファエラーが発生したバス使用回路の前記優先度を変更する優先度変更回路とを備えた、請求項1記載のデータ転送装置。前記バス使用回路は、リードバッファを含み、前記優先度変更回路は、前記バッファエラーとしてリードバッファのオーバーフローが発生したバス使用回路の優先度を減少させ、前記バッファエラーとしてリードバッファのアンダーフローが発生したバス使用回路の優先度を増加させる、請求項5記載のデータ転送装置。前記バス使用回路は、ライトバッファを含み、前記優先度変更回路は、前記バッファエラーとしてライトバッファのオーバーフローが発生したバス使用回路の優先度を増加させ、前記バッファエラーとしてライトバッファのアンダーフローが発生したバス使用回路の優先度を減少させる、請求項5記載のデータ転送装置。前記データ転送装置は、さらに、サンプリング区間において、前記複数のバス使用回路によるデータ転送待ちの合計時間を算出する第1の算出部と、前記サンプリング区間において、前記複数のバス使用回路によるデータ転送の合計時間を算出する第2の算出部と、前記サンプリング区間内の前記データ転送の合計時間と前記データ転送待ちの合計時間の和を算出する加算部と、前記サンプリング区間の時間に対する前記合計時間の和の割合に基づいて、前記共通バスのクロック周波数を変更するクロック制御回路とを備えた、請求項1記載のデータ転送装置。前記クロック制御回路は、前記サンプリング区間の時間を前記合計時間の和で除算した値の倍数だけ前記共通バスのクロック周波数を増加させる、請求項8記載のデータ転送装置。前記データ転送装置は、さらに、前記複数のバス使用回路に対して設定された優先度に基づいて、前記バス使用回路によるデータ転送の要求を許否または却下し、データ転送を許可するときには、データ転送を許可するバス使用回路に対して設定された1回当りの転送量に基づいて、前記バス使用回路による1回当りの転送量を制御するデータ転送制御部と、前記第2の信号および前記第3の信号に基づいて、前記バッファエラーが発生したバス使用回路を特定し、前記特定したバス使用回路の優先度よりも高い優先度のバス使用回路の1回当りの転送量を減少させる転送量変更回路とを備える、請求項1記載のデータ転送装置。ところで、高機能SoCSystemonachipなどでは、動作上必要な外部端子の数が多く、データ転送バスの動作状態を通知するために多数の信号を引き出すことができない。その結果、チップ内部のデータ転送用バスの動作状態を外部から正確に把握できず、設計者は、専ら、高集積回路仕様書情報に基づいて、各周辺回路のデータ転送用バスの動作状態を推測するしかなかった。したがって、バス性能計算の推測値の妥当性を確認したり、異常時の原因を特定することが困難であった。しかしながら、特許文献1および特許文献2には、データ転送バスの動作状態を少ない端子数で効率よく外部に出力する構成が開示されていない。それゆえに、本発明の目的は、共通バスの動作状態を少ない端子数で効率よく外部に出力することができるデータ転送装置を提供することである。本発明の一実施形態のデータ転送装置は、共通バスと、共通バスを通じてデータの授受を行なう複数のバス使用回路と、外部と接続された第1、第2および第3の端子と、複数のバス使用回路の中の選択されたバス使用回路がデータ転送待ちか否かを表わす第1の信号を第1の端子を通じて外部へ出力する転送待ち判定部と、複数のバス使用回路の中のデータ転送中のバス使用回路を表わす第2の信号を第2の端子を通じて外部へ出力するデータ転送権通知部と、複数のバス使用回路の中のいずれかのバス使用回路でバッファエラーが発生したか否かを表わす第3の信号を第3の端子を通じて外部へ出力するエラー通知部とを備える。本発明の一実施形態のデータ転送装置によれば、共通バスの動作状態を少ない端子数で効率よく外部に出力することができる。以下、本発明の実施形態について図面を参照して説明する。[第1の実施形態]図1は、第1の実施形態におけるデータ転送装置の構成を表わす図である。図1を参照して、このデータ転送装置2は、データ転送バス4と、複数の周辺回路A、Bと、データ転送制御回路10と、転送待ち判定部12と、データ転送権通知部14と、エラー通知部16と、外部端子C、D、Eとを備える。外部端子C、D、Eは、データ転送装置の外部と接続され、外部へ信号を出力する。データ転送バス4は、複数の周辺回路A,Bで共通に使用される共通バスである。各周辺回路A,Bは、データ転送バス4に接続される。各周辺回路A,Bは、データ転送バス4を通じて他の周辺回路とデータの授受を行なう。周辺回路A,Bは、リードバッファと、ライトバッファとを含む。周辺回路A,Bは、リードバッファまたはライトバッファにエラーが発生したときに、バッファエラー信号をHレベルにアサートする。エラーには、アンダーフローとオーバーフローがある。アンダーフローとは、バッファ内にデータが蓄積されていない状態でデータの引き抜きが発生した場合をいう。オーバーフローは、バッファ内のデータ量が所定の閾値を超えている状態をいう。周辺回路A,Bは、他の周辺回路A,Bへデータを転送する必要があるとき、または他のデータ転送からデータの転送を受ける必要があるときに、データ転送要求信号をデータ転送バス4を介してデータ転送制御回路10へ出力する。周辺回路A,Bは、データ転送制御回路10からデータ転送バス4を介してデータ転送許可信号を受けた後、他の周辺回路A,Bへのライトデータつまり、他の周辺回路A,Bへ送るデータをデータ転送バス4へ出力し、または他の周辺回路A,Bからのリードデータつまり、他の周辺回路A,Bから送られるデータをデータ転送バス4から受ける。データ転送制御回路10は、周辺回路A,Bのデータ転送を制御する。データ転送制御回路10は、データ転送バス4を介して周辺回路A,Bからデータ転送要求信号を受けて、データ転送を許可する場合にはデータ転送許可信号をデータ転送バス4を介して周辺回路A,Bへ出力する。データ転送制御回路10は、複数の周辺回路A,Bからデータ転送要求信号を受けたときには、最も優先度の高い周辺回路A,Bに対してデータ転送を許可する許可信号を出力し、その他の周辺回路A,Bに対してデータ転送を拒否する拒否信号を出力する。また、データ転送制御回路10は、周辺回路A,Bからデータ転送要求信号を受けたときに、他の周辺回路A,Bでデータ転送が実行されている場合には、他の周辺回路A,Bでのデータ転送が終了後に、データ転送要求信号を発行した周辺回路A,Bにデータ転送許可信号を出力する。転送待ち判定部12は、複数の周辺回路A,Bのうち選択された周辺回路A,Bについて、データ転送の待ち時間を測定する。転送待ち判定部12は、転送待ち信号を外部端子Cへ出力する。転送待ち判定部12は、複数の周辺回路A,Bのうち選択された周辺回路A,Bについて、データ転送待ちが発生したときに、転送待ち信号WをHレベルにアサートする。データ転送権通知部14は、モードレジスタ18と、セレクタ20と、エンコーダ回路22とを含む。図示しないCPUは、モードレジスタ18に、データ転送権の有無を通知する周辺回路を表わす識別子を設定する。セレクタ20は、データ転送バス4に接続されているすべての周辺回路A,Bからリードデータ、またはライトデータを受け、そのうち、モードレジスタ18に設定された識別子の周辺回路から出力されたリードデータ、またはライトデータをエンコーダ回路22へ出力する。エンコーダ回路22は、セレクタ20から出力されるリードデータまたはライトデータを受けて、リードデータまたはライトデータがデータ転送中を表わすときには、データ転送権を有する周辺回路を特定する。エンコーダ回路22は、データ転送権を有する周辺回路の識別子をエンコードした3ビットのバス権表示信号Kを外部端子Dへ出力する。たとえば、モードレジスタ18に周辺回路A、周辺回路Bの識別子が設定された場合に、セレクタ20は、周辺回路A,周辺回路Bからのリードデータ、ライトデータをエンコーダ回路22へ出力する。エンコーダ回路22は、周辺回路Aのリードデータがデータをリードしている状態を表わすときたとえば、ヘッダによってリードデータまたはライトデータを識別できたときには、周辺回路Aを表わす識別子をエンコードした3ビットのバス権表示信号Kを出力する。たとえば、周辺回路A、B、C、D、E、F、Gを表わすときには、3ビットのバス権表示信号Kはそれぞれ2進数で001、010、011、100、101、110、111となる。エラー通知部16は、OR回路24と、エラーステイタスレジスタ26とを備える。OR回路24は、データ転送バス4に接続されているすべての周辺回路A,Bからのバッファエラー信号を受ける。OR回路24は、すべての周辺回路A,Bからのバッファエラー信号の論理和を算出して、エラー信号Eとして外部端子Eへ出力する。したがって、OR回路24は、データ転送バス4に接続されているいずれかの周辺回路にバッファエラーが発生したときには、エラー信号EをHレベルにアサートする。OR回路24は、データ転送バス4に接続されているすべての周辺回路A,Bでバッファエラーが発生しないときには、エラー信号EをLレベルにする。エラーステイタスレジスタ26は、バッファエラーが発生した周辺回路の識別子と、バッファエラーの種類を表わす識別子とを記憶する。バッファエラーの種類を表わす識別子は、リードバッファのオーバーフローを00とし、リードバッファのアンダーフローを01とし、ライトバッファのオーバーフローを10とし、ライトバッファのアンダーフローを11とする。動作図2は、第1の実施形態におけるデータ転送権の通知とエラーの通知の動作を説明するための図である。まず、CPUによって、データ転送権通知内のモードレジスタ18に周辺回路Aおよび周辺回路Bを特定する識別子が設定されているものとする。図2を参照して、データ転送制御回路10は、データ転送要求信号が発生するのを待つステップS101。周辺回路Aがデータ転送要求信号をデータ転送制御回路10へ出力する。周辺回路Aが、データ転送制御回路10からデータ転送許可信号を受けて、ライトデータの出力を開始、すなわちデータ転送を開始するステップS102。セレクタ20は、周辺回路Aからのライトデータをエンコーダ回路22へ出力する。エンコーダ回路22は、セレクタ20から出力されるライトデータを受けて、ライトデータがデータ転送中を表わすときには、データ転送権を有する周辺回路Aを特定する。エンコーダ回路22は、データ転送権を有する周辺回路Aの識別子をエンコードした3ビットのバス権表示信号K001を外部端子Dへ出力するステップS103。その後、周辺回路Aのライトバッファでオーバーフローが発生しステップS104、周辺回路Aは、バッファエラー信号を出力し、エラー通知部16のOR回路24は、エラー信号EをHレベルにアサートするステップS105。また、エラー通知部16のエラーステイタスレジスタ26は、バッファエラーが発生した周辺回路の識別子001と、バッファエラーの種類ここでは、ライトバッファのオーバーフローを表わす識別子10とを記憶するステップS106。その後、周辺回路Bがデータ転送要求信号をデータ転送制御回路10へ出力する。周辺回路Bが、データ転送制御回路10からデータ転送許可信号を受けて、ライトデータの出力を開始、すなわちデータ転送を開始するステップS107。エンコーダ回路22は、セレクタ20から出力されるライトデータを受けて、ライトデータがデータ転送中を表わすときには、データ転送権を有する周辺回路Bを特定する。エンコーダ回路22は、外部端子Dへ出力する3ビットのバス権表示信号Kを000に一旦クリアしステップS108、その後データ転送権を有する周辺回路Bの識別子010に設定するステップS109。信号の変化のタイミング図3は、第1の実施形態のデータ転送装置で伝送される信号のタイミングを表わす図である。まず、周辺回路Bがデータ転送を行ない、その後、周辺回路Aがデータ転送を行なうものとする。各周辺回路A,Bは、データ転送要求信号を送信してから、許可信号を受けて実際にデータを転送するまでの転送待ちの状態を有する。図3の例では、周辺回路Aがデータ転送要求信号を送信したときには、周辺回路Bがデータ転送中であったので、周辺回路Bがデータ転送を終了した後、周辺回路Aは許可信号を受信してデータ転送を実行している。転送待ち信号Wは、いずれかの周辺回路で転送待ちが発生したときに、Hレベルに活性化される。バス権表示信号Kは、周辺回路Bでデータ転送が行なわれているときに、周辺回路Bの識別子を表わし、周辺回路Aでデータ転送が行なわれているときに、周辺回路Aの識別子を表わす。以上のように、本実施の形態によれば、選択された周辺回路がデータ転送待ちであるか否かを表わす信号、いずれかの周辺回路でバッファエラーが発生したか否かを表わす信号、データ転送権を有する周辺回路がいずれであるかを示す信号を3個の端子で効率よく外部に出力することができるので、システム上重要な端子の多い高機能SoCにも実装環境への負荷を与えることなく実装することができる。また、端子から出力される信号によって、設計者によるデバッグが容易となる。すなわち、端子から出力される信号によって、データ転送方式や転送優先順位の妥当性を確認したりすることができる。また、設計者は、次期デバイス設計時の最適なハードウエア構成内蔵FIFO量などを検討することができる。また、バッファエラーが発生した時点が明示化され、エラーステイタスレジスタ26の内容、発生時点前後のエンコーダ回路22の出力を参照すれば、何の転送時にエラーが発生しているかが判るため、問題点を明確化でき、対策が立てやすくなる。[第2の実施形態]図4は、第2の実施形態のデータ転送装置の構成を表わす図である。図4を参照して、データ転送装置2は、周辺回路A,Bと、データ転送バス4と、データ転送制御回路10と、転送待ち判定部12と、外部端子Cとを備える。このデータ転送装置は、さらに、図1で説明したエラー通知部16、データ転送権通知部14、および外部端子D、Eとを備えるものとしてもよい。周辺回路A,Bと、データ転送バス4と、データ転送制御回路10とは、第1の実施形態で説明したものと同様である。転送待ち判定部12は、モードレジスタ28と、セレクタ回路30と、カウンタ制御回路32と、16ビットカウンタ38と、転送待ち時間保持レジスタ34と、最大転送待ち時間保持レジスタ36とを含む。図示しないCPUは、モードレジスタ28に、転送待ち時間を測定する周辺回路を表わす識別子を設定する。セレクタ回路30は、データ転送バス4に接続されているすべての周辺回路A,Bからデータ転送要求信号、リードデータ、ライトデータを受け、そのうち、モードレジスタ28に設定された識別子の周辺回路から出力されたデータ転送要求信号、リードデータ、ライトデータをカウンタ制御回路32へ出力する。カウンタ制御回路32は、セレクタからデータ転送要求信号を受けたときには、16ビットカウンタ38のカウント動作を開始させる開始信号を出力するともに、第1の実施形態で説明した転送待ち信号Wを活性化して外部端子Cへ出力する。また、カウンタ制御回路32は、セレクタからリードデータまたはライトデータの先頭を受けたときに、16ビットカウンタ38のカウント動作を停止させる停止信号を出力する。16ビットカウンタ38は、データ転送バスクロックの立上りに基づいて、カウント値を増加させる。16ビットカウンタ38は、開始信号を受けたときにカウント値の更新を開始し、終了信号を受けたときにカウント値の更新を停止する。16ビットカウンタ38のカウント値は、停止後、転送待ち時間保持レジスタ34へ出力される。転送待ち時間保持レジスタ34は、16ビットカウンタ38の停止後のカウント値、つまりモードレジスタ28に設定された識別子の周辺回路についての、データ転送バスクロックの立ち上がりを受信した回数で表わされる転送待ち時間を保持する。最大転送待ち時間保持レジスタ36は、転送待ち時間保持レジスタ34に保持されたカウント値の履歴の最大値を保持する。動作図5は、第2の実施形態のデータ転送待ち時間の測定動作を説明するための図である。図5を参照して、CPUによって、転送待ち判定部12内のモードレジスタ28に周辺回路Aを特定する識別子が設定されているものとする。図5を参照して、データ転送制御回路10は、データ転送要求信号が発生するのを待つステップS201。周辺回路Aがデータ転送要求信号をデータ転送制御回路10へ出力するステップS202。その後、セレクタ回路30は、周辺回路Aから出力されるデータ転送要求信号をカウンタ制御回路32へ出力する。カウンタ制御回路32は、セレクタ回路30からデータ転送要求信号を受けて、16ビットカウンタ38のカウント動作を開始させる開始信号を出力するステップS203。次に、周辺回路Aが、データ転送許可信号を受けて、ライトデータの出力を開始、すなわちデータ転送を開始するステップS204。その後、カウンタ制御回路32は、セレクタ回路30からライトデータの先頭を受けると、16ビットカウンタ38のカウント動作を停止させる停止信号を出力するステップS205。16ビットカウンタ38のカウント動作が停止すると、カウント値が転送待ち時間保持レジスタ34に送られて、転送待ち時間保持レジスタ34内の保持しているカウント値が更新される。たとえば、カウンタ値bが格納されるとするステップS206。最大転送待ち時間保持レジスタ36は、転送待ち時間保持レジスタ34の更新されたカウント値が、保持しているカウント値たとえばaよりも大きいときには、保持しているカウント値aを転送待ち時間保持レジスタ34内のカウント値bで更新するステップS207。16ビットカウンタ38は、カウント動作を停止した後、カウント値を0にクリアするステップS208。その後、周辺回路Aが、ライトデータの出力を停止、すなわちデータ転送を終了するステップS209。以上のように、本実施の形態によれば、データ転送要求信号を受けたときには、カウンタにデータ転送バスクロックに基づくカウント動作を開始させ、リードデータまたはライトデータの先頭を受けたときに、カウンタのカウント動作を停止させることによって、データ転送要求信号が発行されてから実際にデータが転送されるまので時間を測定することができる。[第3の実施形態]図6は、第3の実施形態のデータ転送装置の構成を表わす図である。図6を参照して、このデータ転送装置72は、データ転送バス4と、周辺回路A,Bと、エラー通知部16と、データ転送制御回路10と、優先度変更回路40とを備える。このデータ転送装置は、さらに、図1で説明したデータ転送権通知部14、転送待ち判定部12、および外部端子C~Eを備えるものとしてもよい。周辺回路A,Bは、ライトバッファ46,50とリードバッファ44,48とを含む。ライトバッファ46,50は、ライトアクセス時にライトデータをデータ転送バス4へ出力するために保持する。リードバッファ44,48は、リードアクセス時にデータ転送バス4から受けたリードデータを保持する。周辺回路A,Bのリードバッファ44,48がアンダーフローとなったときには、その周辺回路A,Bの識別子が、リードバッファ44,48がアンダーフローした周辺回路A,Bの識別子としてエラーステイタスレジスタ26に設定される。周辺回路A,Bのリードバッファ44,48がオーバーフローとなったときには、その周辺回路A,Bの識別子が、リードバッファ44,48がオーバーフローした周辺回路A,Bの識別子としてエラーステイタスレジスタ26に設定される。周辺回路A,Bのライトバッファ46,50がアンダーフローとなったときには、その周辺回路A,Bの識別子が、ライトバッファ46,50がアンダーフローした周辺回路A,Bの識別子としてエラーステイタスレジスタ26に設定される。周辺回路A,Bのライトバッファ46,50がオーバーフローとなったときには、その周辺回路A,Bの識別子が、ライトバッファ46,50がオーバーフローした周辺回路A,Bの識別子A,Bとしてエラーステイタスレジスタ26に設定される。データ転送制御回路10は、優先度設定レジスタ42を備える。優先度設定レジスタ42は、データ転送バス4に接続されている複数の周辺回路の優先度の設定値を保持する。優先度は、0~15の値をとる。優先度0が最も優先度が低く、優先度15が最も優先度が高い。データ転送制御回路10は、複数の周辺回路A,Bに対して設定された優先度に基づいて、周辺回路によるデータ転送の要求を許否または却下する。図7は、優先度変更回路40による優先度の変更例を表わす図である。優先度変更回路40は、エラー通知部16のエラーステイタスレジスタ26にリードバッファがオーバーフローした周辺回路の識別子が保持されている場合には、その識別子で特定される周辺回路の優先度を1段階下げる。優先度変更回路40は、エラー通知部16のエラーステイタスレジスタ26にリードバッファがアンダーフローした周辺回路の識別子が保持されている場合には、その識別子で特定される周辺回路の優先度を1段階上げる。優先度変更回路40は、エラー通知部16のエラーステイタスレジスタ26にライトバッファがオーバーフローした周辺回路の識別子が保持されている場合には、その識別子で特定される周辺回路の優先度を1段階上げる。優先度変更回路40は、エラー通知部16のエラーステイタスレジスタ26にライトバッファがアンダーフローした周辺回路の識別子が保持されている場合には、その識別子で特定される周辺回路の優先度を1段階下げる。以上のように、本実施の形態によれば、エラーが発生した周辺回路の優先度を変更することによって、エラーの発生を抑えるようにすることができる。[第4の実施形態]図8は、第4の実施形態のデータ転送装置の構成を表わす図である。図8を参照して、このデータ転送装置2は、データ転送バス4と、周辺回路A,Bと、データ転送制御回路10と、全転送待ち時間算出回路53と、加算回路55と、全転送時間算出回路52と、クロック制御回路57とを備える。このデータ転送装置は、さらに、図1で説明したエラー通知部16とデータ転送権通知部14と外部端子C~Eを備えるものとしてもよい。データ転送制御回路10は、転送量設定レジスタ59を含む。転送量設定レジスタ59は、データ転送バス4に接続されている周辺回路ごとの一転送当りで転送されるデータ量の設定値を保持する。全転送待ち時間算出回路53は、サンプリング区間内の全データ転送時間に対応するデータ転送バスクロックの数Aを算出する。具体的には、全転送待ち時間算出回路53は、第2の実施形態で説明した転送待ち判定部12と、加算回路150と、全転送待ち時間保持レジスタ51とを含む。加算回路150は、サンプリング区間において、転送待ち判定部12内のカウンタ制御回路32から停止信号を受けると、転送待ち判定部12の転送待ち時間保持レジスタ34からカウント値R0を読み出して、全転送待ち時間保持レジスタ51内のカウント値と加算して、加算結果で全転送待ち時間保持レジスタ51内のカウント値を更新する。サンプリング区間の終了後には、全転送待ち時間保持レジスタ51には、全転送待ち時間に対応するデータ転送バスクロックの数Aが保持される。全転送時間算出回路52は、転送量設定レジスタ59に設定される周辺回路ごとの1回当りのデータ転送量に基づいて、サンプリング区間における全転送時間に対応するデータ転送バスクロックの数Bを算出する。たとえば、周辺回路Aの1回当りのデータ転送量が64バイトであり、周辺回路Bの1回当りのデータ転送量が32バイトであるとする。また、データ転送バス4の転送速度がXバイト/秒とする。サンプリング区間において周辺回路Aで10回のデータ転送が発生し、周辺回路Bで5回のデータ転送が発生した場合に、周辺回路Aのデータ転送に64×10/X秒を要し、周辺回路Bのデータ転送に32×5/X秒を要する。したがって、一定期間における全転送時間は、800/X秒となり、全転送時間に対応するデータ転送バスクロックの数Bは、800/X×Tとなる。ただし、Tは、データ転送バスクロックの周期である。加算回路55は、サンプリング区間内の全データ転送時間に対応するデータ転送バスクロックの数Aと、全データ転送時間に対応するデータ転送バスクロックの数Bとを加算して、サンプリング区間内の全転送待ち時間と全転送時間の合計時間に対応するデータ転送バスクロックの数Cを算出する。クロック制御回路57は、サンプリング区間の時間に対する合計時間の割合に基づいて、データ転送バスクロックの周波数を変更する。クロック制御回路57は、除算回路54と、乗算回路56と、クロック逓倍回路58とを備える。除算回路54は、サンプリング区間の時間に対応するデータ転送バスクロックの数Sをサンプリング区間内の全転送待ち時間と全転送時間の合計時間に対応するデータ転送バスクロックの数Cで除算して、除算値Dを出力する。乗算回路56は、逓倍設定値hと除算値Dとを乗算して、乗算値Mを出力する。クロック逓倍回路58は、除算値Dだけデータ転送バスクロックの周波数を増加させる。すなわち、クロック逓倍回路58は、調整前は、基準クロックの周波数のh倍の周波数のクロックをデータ転送バスクロックとして出力していたのに対して、調整後は、基準クロックの周波数のM倍の周波数のクロックをデータ転送バスクロックとして出力する。例図9は、サンプリング区間における転送待ちとデータ転送とを表わす図である。図9に示すように、サンプリング区間において、周辺回路Aにおいて、転送待ち時間がデータ転送バスクロックの100個分の長さ、転送時間がデータ転送バスクロックの250個分の長さ、転送待ち時間がデータ転送バスクロックの150個分の長さ、転送時間がデータ転送バスクロックの250個分の長さであるとする。また、周辺回路Bにおいて、転送待ち時間がデータ転送バスクロックの100個分の長さ、転送時間がデータ転送バスクロックの250個分の長さ、転送待ち時間がデータ転送バスクロックの150個分の長さ、転送時間がデータ転送バスクロックの250個分の長さであるとする。図10は、図9の転送待ちおよびデータ転送の状態でのクロック制御を説明するための図である。図10に示すように、全転送待ち時間算出部で算出される全転送待ち時間Aはデータ転送バスクロックの500個分の長さである。全転送時間算出部で算出される全転送時間Bはデータ転送バスクロックの1000個分の長さである。加算回路55で算出される全転送待ち時間と全転送時間の合計時間Cはデータ転送バスクロックの1500個分の長さである。サンプリング区間Sは、データ転送バスクロックの4500個分の長さである。除算回路54で算出される除算値Dは3となる。また、逓倍設定値hは2のときには、乗算値Mは6となる。したがって、クロック逓倍回路58は、基準クロックの周波数の6倍の周波数のクロックをデータ転送バスクロックとして出力することになる。以上のように、本実施の形態によれば、実動作からデータ転送バスクロックの最適な動作周波数を割り出して、設定することができるので、無駄な電力消費を抑えることができる。[第5の実施形態]図11は、第5の実施形態のデータ転送装置の構成を表わす図である。図11を参照して、このデータ転送装置90は、周辺回路A,Bと、データ転送バス4と、データ転送権通知部14と、エラー通知部16と、転送量変更回路60と、データ転送制御回路10とを備える。このデータ転送装置は、さらに、図1で説明した転送待ち判定部12、および外部端子C~Eを備えるものとしてもよい。データ転送制御回路10は、優先度設定レジスタ42と、転送量設定レジスタ59とを含む。優先度設定レジスタ42は、データ転送バス4に接続される周辺回路A,Bの優先度の設定値を保持する。転送量設定レジスタ59は、データ転送バス4に接続される周辺回路ごとの1回当りのデータ転送量の設定値を保持する。ここで、1回当りのデータ転送量とは、1つのデータ転送要求信号を発行して、許可信号を受けたときに転送できるデータ量をいう。データ転送制御回路10は、優先度設定レジスタ42を参照して、複数の周辺回路A,Bに対して設定された優先度に基づいて、周辺回路A,Bからデータ転送要求信号に対して許否または却下する。データ転送制御回路10は、データ転送を許可するときには、転送量設定レジスタ59を参照して、データ転送を許可する周辺回路に設定された1回当りのデータ転送量に基づいて、その周辺回路による1回当りのデータ転送量を制御する。データ転送権通知部14は、第1の実施形態で説明したように、データ転送権を有する周辺回路の識別子をエンコードした3ビットのバス権表示信号Kを出力する。エラー通知部16は、第1の実施形態で説明したように、データ転送バス4に接続されているいずれかの周辺回路にバッファエラーが発生したときには、Hレベルにアサートしたエラー信号EをHを出力する。転送量変更回路60は、エラー通知部16から出力されるエラー信号EがHレベルにアサートされているときに、データ転送権通知部14から出力されるバス権表示信号Kを参照して、エラーが発生している周辺回路を特定する。転送量変更回路60は、優先度設定レジスタ42を参照して、特定したエラーが発生した周辺回路よりも優先度が高い周辺回路を特定する。転送量変更回路60は、優先度が高い周辺回路が複数個あるときには、それらのうち優先度が最も高い周辺回路を1つだけ特定する。転送量変更回路60は、特定した優先度が高い周辺回路の1回当りのデータ転送量を減少させる。図12は、周辺回路の優先度の例を表わす図である。図12を参照して、この例では、周辺回路A、B、Cの優先度がそれぞれ9、6、4である。図13aは、各周辺回路の1回当りのデータ転送量の初期値を表わす図である。図13aに示すように、この例では、すべての周辺回路の1回当りのデータ転送量は、64バイトである。この状態で、周辺回路Bにエラーが発生したときに、周辺回路Bよりも優先度が高い周辺回路Cの一回が特定される。そして、周辺回路Cの一転送当りのデータ転送量が現在の転送量の1/2に減少させられる。図13bは、転送量調整後の各周辺回路の1回当りのデータ転送量を表わす図である。図13bに示すように、この例では、周辺回路Cの1回当りのデータ転送量は、32バイトに減少する。図14aは、図13aの転送量の設定値の下での、周辺回路Bのデータ転送を説明するための図である。図14aに示すように、周辺回路Bから転送されるデータは、64バイトに分割されて転送される。この場合、周辺回路Bは、分割された64バイトのデータを転送する前ごとにデータ転送要求信号を発行する。図14bは、図13bの転送量の設定値の下での、周辺回路Bのデータ転送を説明するための図である。図14bに示すように、周辺回路Bから転送されるデータは、32バイトに分割されて転送される。この場合、周辺回路Bは、分割された32バイトのデータを転送する前ごとにデータ転送要求信号を発行する。以上のように、本実施の形態によれば、エラーが発生した周辺回路よりも優先度が高い周辺回路の1回当りのデータ転送量を減少させるので、エラーの発生を抑制することができる。今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。"