対向する第1の面と第2の面を有する半導体基板の前記第1の面に、ダイシングラインに沿って円柱状のトレンチを形成する工程と、前記半導体基板を熱処理し、前記円柱状のトレンチの回りの前記半導体基板材のマイグレーションにより、前記半導体基板の内部に中空部を形成する工程と、前記中空部が形成された前記半導体基板の前記第1の面であって、前記ダイシングラインで囲まれた矩形状領域に半導体素子を形成する工程と、前記半導体素子が形成された前記半導体基板を、前記第2の面側から所定の厚さになるまで除去する工程と、前記中空部を起点として、前記ダイシングラインに沿って前記半導体素子が形成された前記半導体基板をチップに分割する工程と、を具備することを特徴とする半導体装置の製造方法。前記半導体基板の前記第1の面に前記半導体素子を覆うように保護膜を形成し、前記ダイシングラインに沿って前記保護膜にスリットを形成し、前記スリットを起点として、前記ダイシングラインに沿って前記半導体基板をチップに分離することを特徴とする請求項1に記載の半導体装置の製造方法。対向する第1および第2の面と前記第1および第2の面と略直交する側面を有し、前記側面に前記第1の面から前記第2の面側に向かって周期的に配列された複数の溝が設けられた半導体基板と、前記半導体基板の前記第1の面であって、前記溝とオーバラップしない領域に設けられた半導体素子と、前記半導体基板の前記第1の面に前記半導体素子を覆うように設けられた保護膜と、を具備することを特徴とする半導体装置。前記溝は、平板状の凹部が前記半導体基板と平行な方向に延在したものであることを特徴とする請求項3に記載の半導体装置。前記溝は、半球状の凹部が前記半導体基板と平行な方向に周期的に配列されたものであることを特徴とする請求項3に記載の半導体装置。本発明は、チップ分割時の残留歪みが少ない半導体装置およびその製造方法を提供する。一つの実施形態によれば、半導体装置の製造方法では、対向する第1の面と第2の面を有する半導体基板の前記第1の面に、円柱状のトレンチをダイシングラインに沿って形成する。前記半導体基板を熱処理し、前記円柱状のトレンチの回りの前記半導体基板材のマイグレーションにより、前記半導体基板の内部に中空部を形成する。前記中空部が形成された前記半導体基板の前記第1の面であって、前記ダイシングラインで囲まれた矩形状領域に半導体素子を形成する。前記半導体素子が形成された前記半導体基板を、前記第2の面側から所定の厚さになるまで除去する。前記中空部を起点として、前記ダイシングラインに沿って前記半導体素子が形成された前記半導体基板をチップに分割する。別の実施形態によれば、半導体装置では、半導体基板は対向する第1および第2の面と前記第1および第2の面と略直交する側面を有し、前記側面に前記第1の面から前記第2の面側に向かって周期的に配列された複数の溝が設けられている。半導体素子が前記半導体基板の前記第1の面であって、前記溝とオーバラップしない領域に設けられている。保護膜が前記半導体基板の前記第1の面に前記半導体素子を覆うように設けられている。以下、本発明の実施例について図面を参照しながら説明する。本実施例について、図1乃至図6を参照して説明する。図1は本実施例の半導体装置を示す図で、図1aのその平面図、図1bは図1aのA-A線に沿って切断し矢印方向に眺めた断面図、図1cは図1aの要部を拡大して示す平面図である。図2乃至図6は半導体装置の製造工程を順に示す断面図である。図1に示すように、本実施例の半導体装置10では、半導体基板11は対向する第1の面11aと第2の面11bを有するシリコン基板である。半導体基板11は、例えばN型で、面方位が100、直径が200mmである。半導体基板11の第1の面11aには、複数の半導体素子12、例えばサイズが数mmの集積回路LSIが設けられている。半導体素子12は、ノッチ13の切れ込み方向に直交するX方向にピッチP1で配列され、X方向に直交するY方向にピッチP2で配列されている。X方向に隣り合う半導体素子12の間が、X方向にピッチP1で配列されたダイシングライン14である。同様に、Y方向に隣り合う半導体素子12の間が、Y方向にピッチP2で配列されたダイシングライン15である。即ち、ダイシングライン14、15は、幅がW1で、半導体基板11の第1の面11aに格子状に設けられている。半導体素子12は、ダイシングライン14、15で囲まれた矩形状領域に設けられている。ここで、X方向およびY方向は、シリコンの劈開面である01-1面および011面に垂直な方向である。半導体基板11のダイシングライン14、15に対応して、半導体基板11の内部に複数の中空部16が設けられている。中空部16は厚さがH1、幅がW2の平行平板状で、半導体基板11と平行な方向X方向およびY方向にダイシングライン14、15に沿って延在している。更に、中空部16は、半導体基板11と垂直な方向Z方向に離間して、ピッチP3で配列されている。本実施例では、5個の中空部16が設けられている。図1bに示す破線は、ダイシングライン14と半導体素子12の境界を示している。図1cに示す破線は中空部16のエッジを示している。半導体基板11の第1の面11aには、半導体素子12を覆う保護膜17が設けられている。半導体素子12の上部には配線層図示せずが設けられ、その配線層の間を埋めて表面を平坦化するための絶縁膜図示せずが設けられている。保護膜17とは、この絶縁膜を含み、半導体基板11の第1の面11aから設けられたトータルの膜のことである。保護膜17にはダイシングライン14、15に沿ってスリット17aが設けられている。スリット17aは、ダイシングライ14、15の両側に、中空部16のエッジに対向するように設けられている。本実施例では、ダイングライン14の幅W1は、例えば約30μmである。中空部16の各サイズは例えば、幅W2が約20μm、高さH1が約1μm、ピッチP3が約2.37μm程度である。保護膜17は、例えばトータルの厚さが約4.5μmのシリコン酸化膜およびシリコン窒化膜の積層膜である。スリット17aの幅W3は、例えば約3μm、残厚H2は例えば約50nmである。本実施例の半導体装置10は、保護膜17の上に粘着性シートを貼りつけた後、粘着性シートをエキスパンドすると、スリット17aを起点にして中空部16に挟まれた部分が破断し、半導体基板11がチップに分割されるように構成されている。エキスパンドにより、粘着性シートはX-Y平面内の全方向に引き伸ばされる。粘着性シートに貼りつけられた半導体基板11には引っ張り応力が生じる。この引っ張り応力は断面積が小さい部分に集中する。保護膜17では、スリット17aの底部に応力が集中する。半導体基板11では、主に中空部16に挟まれた部分に応力が集中する。その結果、引っ張り応力がシリコン酸化膜およびシリコンの降伏応力より大きくなると、スリット17aの底部が起点となり、スリット17aに近い中空部16に挟まれた部分から劈開面に沿って破断する。これにより、半導体基板11はチップに分割される。破断面は劈開面であることから、チップの側面はほぼ平滑で、チップ分割時の歪は原理的には残留しない。従って、チップ分割時の残留歪みが少ない半導体装置を得ることが可能である。次に、半導体装置10の製造方法について説明する。まず、図1に示す中空部16は、熱処理によるシリコンの表面マイグレーションにより、シリコン基板の内部に中空構造が形成される原理を応用して、半導体基板11に円柱状のトレンチを形成した後、半導体基板11を熱処理して形成するものである。熱処理によるシリコンの表面マイグレーションにより、シリコンの内部に中空構造が形成されることはよく知られている。例えば、シリコン基板に半径Ra、深さLの円柱状のトレンチを形成した場合、半径Raに応じて半径Rs=1.88Raの球状の中空部が形成される、深さLに応じてピッチλ=8.89Raで複数の中空部が形成される。更に、半径RaのトレンチをピッチRs以下で格子状に配列すると、隣接する半径Rsの球状の中空部が合体して、高さが2Rsの板状の中空部が形成される。即ち、図2a-1および図2a-2に示すように、最初の厚さが、例えば約800μmの半導体基板11のダイシングライン14、15となる予定の領域に複数の円形状の開口21aを有するマスク材21を形成する。図2a-1は半導体基板11の要部を示す平面図、図2a-2は半導体基板11の要部を示す断面図である。図2a-1の破線はダイシングライン14、15と半導体素子12の境界となる予定のラインを示している。マスク材21は、半導体基板11上にシリコン酸化膜を介して形成されたレジスト膜である。開口21aはフォトリソグラフィ法によりレジスト膜をパターニングして形成する。開口21aは半径Raで、X方向およびY方向にピッチP4で格子状に配列されている。図1に示す中空部16の高さH1=1μmを得るためには、上述の関係に従えば開口21aの半径Raを約0.27μm程度とする。ピッチP4は高さH1と同じとする。次に、図2bに示すように、マスク材21を用いてフッ素系ガスによるRIEReactiveIonEtching法により、深さLの円柱状のトレンチ22を形成する。トレンチ22のアスペクト比は、L/2Raで表わされる。図1に示す5個の中空部16を得るためには、上述の関係に従えばアスペクト比は約20程度が必要である。従って、深さLは11μm程度とする。次に、マスク材21を、例えばアッシャーを用いて除去した後、還元性雰囲気で半導体基板11を熱処理する。熱処理条件は、例えば圧力が約1333Pa10Torrの水素雰囲気中で、温度約1100°C、時間約10分である。熱処理により、シリコンの表面マイグレーションが生じ、半導体基板11の内部に中空部16が形成される。以下、中空部16が形成される様子を、図3a乃至図5aを用いて詳しく説明する。図3aに示すよう、熱処理によるシリコンの表面マイグレーションは、もっとも曲率半径の短い箇所で始まる。半導体基板11に形成されたトレンチ22では、トレンチ22の底部の角の曲率半径が短いので、角部の曲率半径が大きくなるように変形が始まる。トレンチ22の底部では角が広がり、その少し上では流動したシリコン原子が集まることで径が狭まる。これらの結果、トレンチ22が閉ざされ、球状の空洞16aが形成される。それに応じて、トレンチ22は浅くなる。図3bに示すように、トレンチ22の下部に形成される球状の空洞16aの直径は初期のトレンチ22の断面積よりも大きくなる。トレンチ22は、球状の空洞16aの直径より近接させて格子状に配列されているので、球状の空洞16a同士がくっつくようになる。一方、トレンチ22はアスペクト比が20と大きいので、いったん球状の空洞16aが形成されると、再び同様に底部から球状化が始まり、結果として球状の空洞16bが形成され、Z方向に並ぶようになる。図3cに示すように、つながった球状の空洞16a同士が平板状の中空部を形成し、球状の空洞16b同士がつながり、新たに球状の空洞16cが形成される。それに応じて、トレンチ22は浅くなる。この段階で、1つの中空部16が得られる。図4aに示すように、上述したシリコンの表面マイグレーションが繰り返され、つながった球状の空洞16b同士が平板状の中空部を形成し、球状の空洞16c同士がつながり、新たに球状の空洞16dが形成される。それに応じて、トレンチ22は浅くなる。この段階で、2つの中空部16が得られる。図4bに示すように、上述した工程が繰り返され、つながった球状の空洞16c同士が平板状の中空部を形成し、球状の空洞16d同士がつながり、新たに球状の空洞16eが形成される。それに応じて、トレンチ22は浅くなる。この段階で、3つの中空部16が得られる。図4cに示すように、上述した工程が繰り返され、つながった球状の空洞16d同士が平板状の中空部を形成し、球状の空洞16e同士がつながる。しかし、トレンチ22は浅くなり過ぎるので、次の球状の空洞は形成されない。この段階で、4つの中空部16が得られる。図5aに示すように、つながった球状の空洞16e同士が平板状の中空部を形成する。この段階で、5つの中空部16が得られる。トレンチ22の開口は閉じられ、最終的には平坦な表面が形成される。これにより、半導体基板11の内部に、図1に示す複数の中空部16がZ方向に形成される。次に、ダイシングライン14、15で囲まれた矩形状領域に半導体素子12を形成する。半導体素子12の形成工程については、周知でありその説明は省略する。次に、図5bに示すように、半導体素子12が形成された半導体基板11に保護膜17として、上述したトータルの厚さが4.5μmになるように、例えばCVDChemicalVaporDeposition法によりシリコン酸化膜を形成する。次に、図5cに示すように、保護膜17上に中空部16のエッジに対応してダイシングライン14、15の両側に開口を有するレジスト膜23を形成する。レジスト膜23をマスクとして、フッ素系ガスを用いたRIE法により保護膜17を異方性エッチングし、スリット17aを形成する。スリット17aは底部に応力を集中させて半導体基板11を破断するための起点とするものであるから、残部の厚さH2は小さいほうが好ましい。次に、図6aに示すように、半導体基板11に保護シート24を貼り付け、半導体基板11の表面を保護した後、半導体基板11を第2の面11b側から、例えばグラインダ研削して、厚さ50μmまで薄化する。半導体基板11の第2の面11b側を、例えばCMPChemicalMechanicalPolishing法により平坦化し、グラインダ研削によるダメージを除去してもよい。次に、図6bに示すように、保護シート24をエキスパンドして、全方向に引き伸ばす。そのときの引っ張り応力により、保護膜17のスリット17aの底部を起点として半導体基板11が劈開される。これにより、図6cに示すチップ25半導体装置が得られる。チップ25では、第1および第2の面11a、11bと略直交する側面11cに第1の面11aから第2の面11b側に向かって周期的に配列された複数の溝が設けられている。溝は、平板状の中空部16が分割されて生じたものであり、平板状の凹部が半導体基板11と平行な方向に延在している。半導体素子12は、溝とオーバラップしない領域に設けられている。保護膜17は、半導体基板11の第1の面11aに半導体素子12を覆うように設けられている。以上説明したように、本実施例では、半導体基板11のダイシングライン14、15に対応して、半導体基板11の内部に平板状の中空部16を形成している。更に、半導体基板11上に形成された保護膜17に、ダイシングライン14、15に沿ってスリット17aを形成している。その結果、スリット17aの底部を起点として、中空部16に挟まれた部分から半導体基板11を劈開し、チップに分割することができる。従って、チップ分割時の残留歪みが少ない半導体装置およびその製造方法が得られる。ここでは、保護シート24をエキスパンドして半導体基板11をチップに分割する場合について説明したが、ブレーキングによって、半導体基板11をチップに分割することも可能である。保護膜17にスリット17aを形成した場合について説明したが、スリット17aはなくても半導体基板11をチップに分割することは可能である。その場合は、エキスパンドよりもブレーキングが適している。5個の平板状の中空部16を半導体基板11に対して垂直な方向に形成した場合について説明したが、中空部16の数は特に限定されない。ダイシングするときの半導体基板の厚さ応じて適宜増減すればよい。即ち、半導体基板が厚いときは中空部16の数を増やし、半導体基板が薄いときは中空部16の数を減らすようにする。それに応じて、円柱状のトレンチ22のアスペクト比を増減する。ダイシングライン14、15は平坦な面になるので、ダイシングライン14、15に半導体素子を形成することが可能である。半導体素子としては、例えばプロセス評価用のMOSトランジスタなどが適している。なお、中空部16を形成するためのパラメータである半径Ra、深さL、ピッチP4はここで説明した値に限定されるものではなく、目的に応じて変更することは可能である。チップ25の側面には、中空部16による凹凸周期的に配列された溝が残存している。チップ25を樹脂でモールドすると、樹脂が凹凸に食いつき密着性を向上させることが可能である。しかも、チップ分割時の残留歪が少ないので、樹脂応力により半導体素子12の特性、信頼性が低下する恐れも少ない。本実施例について図7乃至図10を用いて説明する。図7は本実施例の半導体装置を示す図で、図7aのその平面図、図7bは図7aのB-B線に沿って切断し矢印方向に眺めた断面図、図7cは図7aの要部を拡大して示す平面図である。図8乃至図10は半導体装置の製造工程を順に示す断面図である。本実施例において、上記実施例1と同一の構成部分には同一符号を付してその部分の説明は省略し、異なる部分について説明する。本実施例が実施例1と異なる点は、中空部を球状としたことにある。即ち、図7に示すように、本実施例の半導体装置50は、半導体基板11のダイシングライン14、15に対応して、半導体基板11の内部に球状の中空部51が形成されている。中空部51は3次元格子状に配列されている。中空部51は半導体基板11と平行な方向X方向およびY方向にはピッチP5で配列され、直交する方向Z方向には図1bに示す中空部16と同様にピッチP3で配列されている。ピッチP5は、図2a-1に示すピッチP4より大きく設定されている。上述の関係に従えば、ピッチP5は高さH1以上、例えば2μm程度である。次に、半導体装置50の製造方法について説明する。半導体装置50の製造工程は、半導体装置10の製造工程と基本的に同じである。異なる点は、半導体装置10の製造工程ではトレンチを密に形成するのに対して、半導体装置50の製造工程ではトレンチを疎に形成することにある。図8a-1および図8a-2に示すように、図2a-1、および図2a-2と同様にして、ダイシングライン14、15となる予定の領域に複数の円形状の開口61aを有するマスク材61を形成する。マスク材61は、上述したピッチP5で配列される。次に、図8bに示すように、図2bと同様にして、半導体基板11に、深さLのトレンチ62を形成した後、半導体基板11を熱処理する。熱処理により、シリコンの表面マイグレーションが生じ、半導体基板11の内部に球状の中空部51が形成される。中空部51が形成される様子は、図9a乃至図10cに示すように、図3a乃至図5aと同様である。熱処理が進むにつれて、球状の空洞51a、51b、51c、51d、51eが次々と形成される。異なるのは、X、Y方向に隣接する球状の空洞が互いに離れているので、隣接する球状の空洞同士がくっつかないことである。これにより、半導体基板11のダイシングライン14、15に対応して、半導体基板11の内部に3次元格子状に配列された球状の中空部51が得られる。次に、図5a乃至図6cに示す工程に従って、チップ半導体装置が得られる。得られたチップには、側面11cに周期的に配列された複数の溝が設けられている。溝は、球状の中空部51が分割されて生じたものであり、半球状の凹部が半導体基板11と平行な方向に周期的に配列されている。以上説明したように、本実施例では、半導体基板11の内部に球状の中空部51を3次元格子状に配列している。球状の中空部51は、平板状の中空部16より空間に均一に分布しているので、中空部に起因して半導体基板11の機械強度が低下するのを抑制することができる利点がある。半導体素子12を形成する工程において、機械的強度の低下により、半導体基板11が熱応力、ハンドリングなどにより、破損する恐れが未然に防止される。また、ピッチP5がピッチP4より大きいので、形成するトレンチの数を低減することができる利点がある。本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。本発明は、以下の付記に記載されているような構成が考えられる。付記1前記半導体基板はシリコン基板であり、前記熱処理を水素雰囲気中、温度1000°C乃至1100°Cでおこなう請求項1に記載の半導体装置の製造方法。付記2前記スリットは、前記ダイシングラインの両側に形成される請求項2に記載の半導体装置の製造方法。付記3前記スリットは、前記中空部の縁に対応して形成される請求項2に記載の半導体装置の製造方法。