"半導体基板上に形成された第1電極と、第2電極と、前記第1電極と前記第2電極との間に介在され、両電極間に与えられる電気的信号に基づいて可逆的に抵抗値が変化する抵抗変化層とを備え、前記抵抗変化層は、第1の抵抗変化層と第2の抵抗変化層との少なくとも2層から構成され、前記第1の抵抗変化層の第1の面は、前記第1の電極と接続され、前記第1の抵抗変化層の第2の面は、前記第2の抵抗変化層の第1の面と接続され、前記第1の抵抗変化層は、第1の遷移金属酸化物から構成され、前記第2の抵抗変化層は、第2の遷移金属酸化物と第3の遷移金属酸化物とから構成され、前記第2の遷移金属酸化物の酸素不足度は、前記第1の遷移金属酸化物の酸素不足度及び前記第3の遷移金属酸化物の酸素不足度のいずれよりも高く、前記第3の遷移金属酸化物は、前記第1の抵抗変化層の前記第2の面の少なくとも一部と接し、前記第2の遷移金属酸化物は、前記第1の抵抗変化層の前記第2の底面の残りの部分と接する不揮発性記憶素子。前記第2の遷移金属酸化物と前記第3の遷移金属酸化物とは、同じ遷移金属で構成される請求項1に記載の不揮発性記憶素子。前記第2の遷移金属酸化物は、前記第2の抵抗変化層の中心側に配置され、前記第3の遷移金属酸化物は、前記第2の抵抗変化層の周縁側に配置される請求項1に記載の不揮発性記憶素子。前記第2の遷移金属酸化物は、前記第2の抵抗変化層の周縁側に配置され、前記第3の遷移金属酸化物は、前記第2の抵抗変化層の中心側に配置される請求項1に記載の不揮発性記憶素子。さらに、前記第2の抵抗変化層と前記第1電極又は前記第2電極との間に介在された電流制御層を備え、前記電流制御層は、前記第3の遷移金属酸化物と接する高抵抗領域と、前記第2の遷移金属酸化物と接する低抵抗領域とから構成され、前記電流制御層の低抵抗領域と前記第2の遷移金属酸化物とが接する面積は、前記第2の遷移金属酸化物と前記第1の遷移金属酸化物とが接する面積より小さい請求項1に記載の不揮発性記憶素子。前記第1の遷移金属酸化物、前記第2の遷移金属酸化物、前記第3の遷移金属酸化物及び前記電流制御層は、同種の遷移金属酸化物で構成され、前記高抵抗領域は、第4の遷移金属酸化物で構成され、前記低抵抗領域は、第5の遷移金属酸化物で構成され、前記第4の遷移金属酸化物の酸素不足度は、前記第2の遷移金属酸化物の酸素不足度より低く、前記第5の遷移金属酸化物の酸素不足度は、前記第2の遷移金属酸化物の酸素不足度より高い請求項5に記載の不揮発性記憶素子。請求項1~6のいずれか1項に記載の不揮発性記憶素子とスイッチ素子とが直列に接続されて構成されるメモリセルを複数個具備するメモリセルアレイと、前記メモリセルアレイが具備する複数のメモリセルの中から少なくとも一つのメモリセルを構成するスイッチ素子をONさせることで、少なくとも一つのメモリセルを選択する選択回路と、前記選択回路で選択されたメモリセルを構成する不揮発性記憶素子に書き込み用の電圧パルスを印加する書き込み回路と、前記選択回路で選択されたメモリセルを構成する不揮発性記憶素子に流れる電流量を検出することで、当該不揮発性記憶素子に記憶されていたデータの判別を行うセンスアンプとを備える不揮発性記憶装置。不揮発性記憶素子の製造方法であって、半導体基板上に、下部電極を形成する工程と、前記下部電極上に第2の遷移金属酸化物を形成する工程と、前記第2の遷移金属酸化物上に第1の遷移金属酸化物で構成される第1の抵抗変化層を形成する工程と、前記第1の抵抗変化層上に上部電極を形成する工程と、前記第2の遷移金属酸化物の一部を酸化することで第3の遷移金属酸化物を形成することにより、前記第1の抵抗変化層に接する前記第2の遷移金属酸化物と前記第1の抵抗変化層に接する前記第3の遷移金属酸化物とで構成される第2の抵抗変化層を形成する工程とを有する不揮発性記憶素子の製造方法。不揮発性記憶素子の製造方法であって、半導体基板上に、下部電極を形成する工程と、前記下部電極上に第1の遷移金属酸化物で構成される第1の抵抗変化層を形成する工程と、前記第1の抵抗変化層上に第2の遷移金属酸化物を形成する工程と、前記第2の遷移金属酸化物上に上部電極を形成する工程と、前記第2の遷移金属酸化物の一部を酸化することで第3の遷移金属酸化物を形成することにより、前記第1の抵抗変化層に接する前記第2の遷移金属酸化物と前記第1の抵抗変化層に接する前記第3の遷移金属酸化物とで構成される第2の抵抗変化層を形成する工程とを有する不揮発性記憶素子の製造方法。前記第2の遷移金属酸化物を酸化する工程では、前記第2の遷移金属酸化物の露出した側面部を酸化することで、前記第2の抵抗変化層の中心側に前記第2の遷移金属酸化物を形成するとともに前記第2の抵抗変化層の周縁側に前記第3の遷移金属酸化物を形成する請求項8又は9に記載の不揮発性記憶素子の製造方法。前記第2の遷移金属酸化物を酸化する工程では、前記第1の抵抗変化層に被覆された前記第2の遷移金属酸化物の表面の一部を前記第1の抵抗変化層と共に酸化することで、前記第2の抵抗変化層の中心側に前記第3の遷移金属酸化物を形成するとともに前記第2の抵抗変化層の周縁側に前記第2の遷移金属酸化物を形成する請求項8に記載の不揮発性記憶素子の製造方法。請求項1記載の不揮発性記憶素子の設計を支援する方法であって、前記第2の遷移金属酸化物の平面方向の寸法と前記不揮発性記憶素子の初期化電圧との依存関係を算出する算出ステップと、設計の対象となる不揮発性記憶素子に要求される初期化電圧を受け付ける受け付けステップと、前記算出ステップで算出された依存関係を参照することで、前記受け付けステップで受け付けた初期化電圧に対応する前記第2の遷移金属酸化物の平面方向の寸法を特定する特定ステップと、前記特定ステップで特定された寸法を出力する出力ステップとを含む不揮発性記憶素子の設計支援方法。前記算出ステップでは、前記寸法が異なる複数の請求項1記載の不揮発性記憶素子を製造する製造ステップと、前記製造ステップで製造された複数の不揮発性記憶素子を初期化することで、初期化電圧を計測する計測ステップと、前記複数の不揮発性記憶素子について、前記寸法と前記初期化電圧とを対応づけることで、前記依存関係を決定する決定ステップとを含む請求項12記載の不揮発性記憶素子の設計支援方法。抵抗変化型メモリの製造プロセスにおいては、銅やアルミニウム等で構成される電極配線の形成などに約400°Cの加熱工程が存在する。このような加熱工程は、上部及び下部の電極から抵抗変化層側に向かって電極材料の小さな突起hillockを発生させることが、発明者らの実験によって判明している。電極材料に小さな突起が発生した場合、抵抗変化層に生じる導電パスは、突起を起点として発生する。これは、抵抗変化層側へ発生する突起によって、遷移金属酸化物の膜厚が部分的に薄くなっているためである。また、抵抗変化素子の初期の絶縁状態は、遷移金属酸化物の膜厚だけでなく、突起の形状、サイズ、密度によって変動し、且つ、ばらつきも増加する。更に、突起の形状、サイズ、密度は、電極材料や膜ストレス、温度等のプロセス要因に強く依存する為、その制御は非常に困難と言える。以上のことから、抵抗変化素子の初期抵抗値初期化前の抵抗値を安定させる為には、電極に小さな突起を発生させない事が望ましい。抵抗変化素子の電極材料には、白金Pt、イリジウムIr、パラジウムPd、銅Cu、銀Ag、金Au等が用いられている。特に、Irは熱膨張係数coefficientofthermalexpansionが6.4E-6°C1とPtの熱膨張係数8.8E-6°C1より小さい。また、Irのヤング率は529E9N/m2とPtのヤング率152E9N/m2より大きい。なお、Enは×10nを意味する。これらの物理特性からIrはPtに比べ、ストレスによる塑性変形が生じ難いため、突起の発生がない。図1a及びbは、発明者らの実験によって得られた、このような突起に関するTEMTransmissionElectronMicroscope像を示す図である。図1aにPtを電極材料に用いた場合の抵抗変化素子の断面のTEM像を示す。下部電極301a上に第1の抵抗変化層302a及び第2の抵抗変化層303a、上部電極304aが積層されている。上部電極の小さな突起によって、第2の抵抗変化層303aが部分的に薄くなっていることが明らかである。一方、図1bは、Irを電極材料に用いた場合の抵抗変化素子の断面のTEM像を示す。下部電極301b上に第1の抵抗変化層302b及び第2の抵抗変化層303b、上部電極304bが積層されている。第2の抵抗変化層の膜厚は均一であり、上部電極に小さな突起が発生していない事がわかる。電極に小さな突起が発生しない場合、初期抵抗値は、遷移金属酸化物の膜厚で制御が可能となり、且つ、ばらつきも大幅に改善される。しかしながら、電極に小さな突起が無いため、遷移金属酸化物の膜厚が部分的に薄くなる箇所が存在しない。このため、製造直後の抵抗変化素子の遷移金属酸化物抵抗変化層に導電パスを形成する際に、1回乃至複数回、通常の抵抗変化に用いる駆動電圧より絶対値が高い電圧を抵抗変化層に印加して行う初期化においては、電極に小さな突起がある場合より初期化の電圧初期化電圧を高くする必要があり、抵抗変化素子における低電圧での初期化の妨げとなる。また、第2の抵抗変化層の膜厚を薄くすれば、初期化電圧を低下できるが、抵抗変化素子の抵抗値がばらつき、信頼性の観点から望ましくない。本発明の目的は、上記の課題を解決するものであり、電極と抵抗変化層の界面に小さな突起を形成することなく、低電圧での初期化が可能な不揮発性記憶素子及びその製造方法等を提供する事である。図18に示すように、抵抗変化層106が高濃度に酸素を含有している第1の抵抗変化層106x高抵抗層と低濃度に酸素を含有している第2の抵抗変化層106y低抵抗層の積層構造で構成される場合には、最初に電気信号を印加する時の初期抵抗値は、初期状態の高抵抗層により通常の抵抗変化時の高抵抗状態の抵抗値よりも高くなっており、そのままでは、電気信号通常の電気的パルスを与えても抵抗変化しないので抵抗変化特性を得ることはできない。抵抗変化特性を得るためには、初期状態の抵抗変化層に高電圧の電気的パルスを印加して、電気的な導電パスを高抵抗層内に形成する高抵抗層をブレイクダウンさせる必要がある。このような処理は、初期化、あるいは、初期ブレイクダウンと呼ばれている。この高電圧の電気的パルスの電圧初期化電圧は、メモリとして抵抗変化層を低抵抗状態から高抵抗状態へ、あるいは高抵抗状態から低抵抗状態へ変化させるために必要な通常の電気的パルスの電圧に比べて高い。したがって、このような高電圧の電気的パルスを発生させるための特別な回路が必要である。つまり、高電圧の電気的パルスを発生させるための特別な回路が、メモリとしての通常駆動時に印加する電気的パルスを発生させるための回路とは別に必要になるという問題がある。また、この問題に対して、抵抗変化層の高抵抗層の膜厚を薄くすることで初期ブレイクダウンに必要な電気的パルス電圧を低下させることも可能ではあるが、抵抗変化層の高抵抗層の膜厚を薄くすることは不揮発性記憶素子およびそれを用いたデバイスの信頼性の観点から望ましくない。つまり、初期ブレイクダウンに必要な電気的パルス電圧を小さくするために抵抗変化層の高抵抗層の膜厚を薄くすると抵抗変化素子の抵抗値がばらつき、信頼性が低下するという問題がある。本発明は、上述した問題に対して鋭意検討を行うことによって、積層構造の抵抗変化層を有した不揮発性記憶素子において、初期ブレイクダウンに必要な高電圧の電気的パルスを発生させる特別な回路を設けることなく、抵抗変化素子の抵抗値のばらつきを抑制した不揮発性記憶素子を提供するものである。そこで、本発明に係る不揮発性記憶素子は、半導体基板上に形成された第1電極と、第2電極と、前記第1電極と前記第2電極との間に介在され、両電極間に与えられる電気的信号に基づいて可逆的に抵抗値が変化する抵抗変化層とを備え、前記抵抗変化層は、第1の抵抗変化層と第2の抵抗変化層との少なくとも2層から構成され、前記第1の抵抗変化層の第1の面は、前記第1の電極と接続され、前記第1の抵抗変化層の第2の面は、前記第2の抵抗変化層の第1の面と接続され、前記第1の抵抗変化層は、第1の遷移金属酸化物から構成され、前記第2の抵抗変化層は、第2の遷移金属酸化物と第3の遷移金属酸化物とから構成され、前記第2の遷移金属酸化物の酸素不足度は、前記第1の遷移金属酸化物の酸素不足度及び前記第3の遷移金属酸化物の酸素不足度のいずれよりも高く、前記第3の遷移金属酸化物は、前記第1の抵抗変化層の前記第2の面の少なくとも一部と接し、前記第2の遷移金属酸化物は、前記第1の抵抗変化層の前記第2の面の残りの部分と接する。これにより、前記第2の遷移金属酸化物の平面方向における最大面積を縮小させることにより、前記抵抗変化層のリーク電流を減少させ、前記第1の遷移金属酸化物を流れる電流の密度が増加することから、前記第1の遷移金属酸化物の導電パスを容易に形成でき、初期化電圧を低減されることから、素子の低電圧での初期化が可能となる。つまり、第1の抵抗変化層と接触する第2の抵抗変化層は、酸素不足度の高い、つまり、抵抗値の小さい第2の遷移金属酸化物と、酸素不足度の低い、つまり、抵抗値の大きい第3の遷移金属酸化物とから構成されるので、第2の抵抗変化層を流れる電流のうち、大部分の電流が抵抗値の小さい第2の遷移金属酸化物を流れ、その後に第1の抵抗変化層を流れる。よって、第2の抵抗変化層が単一の遷移金属酸化物で構成されている場合に比べ、本発明の第2の抵抗変化層から第1の抵抗変化層に流れる電流の密度が増加する。よって、本発明に係る抵抗変化素子、ひいては、不揮発性記憶素子の初期化電圧が低減される。なお、前記第2の遷移金属酸化物と前記第3の遷移金属酸化物とは、同じ遷移金属で構成されていてもよい。また、前記第2の遷移金属酸化物は、前記第2の抵抗変化層の中心側に配置され、前記第3の遷移金属酸化物は、前記第2の抵抗変化層の周縁側に配置されていてもよい。これにより、前記第2の抵抗変化層のリーク電流の主要経路である側面部に、前記第3の遷移金属酸化物を配置することにより、前記第2の抵抗変化層のリーク電流を低減し、前記第1の遷移金属酸化物を流れる電流の密度を増加させ、前記第1の遷移金属酸化物の導電パスを容易に形成し、初期化電圧を低減されるため、素子の低電圧での初期化が可能となる。また、逆に、前記第2の遷移金属酸化物は、前記第2の抵抗変化層の周縁側に配置され、前記第3の遷移金属酸化物は、前記第2の抵抗変化層の中心側に配置されていてもよい。これにより、前記第2の遷移金属酸化物の平面方向の最大面積を前記第3の遷移金属酸化物の平面方向の面積で縮小できることから、周縁側と中心側とを入れ替えた構造に比べ、前記第3の遷移金属酸化物の膜厚を薄くでき、前記第3の遷移金属酸化物の形成にかかる熱履歴を低減できることから、酸素不足度の低い前記第1の遷移金属酸化物から酸素不足度の高い前記第2の遷移金属酸化物へ酸素が拡散する現象を抑制できる。また、さらに、前記第2の抵抗変化層と前記第1電極又は前記第2電極との間に介在された電流制御層を備え、前記電流制御層は、前記第3の遷移金属酸化物と接する高抵抗領域と、前記第2の遷移金属酸化物と接する低抵抗領域とから構成され、前記電流制御層の低抵抗領域と前記第2の遷移金属酸化物とが接する面積は、前記第2の遷移金属酸化物と前記第1の遷移金属酸化物とが接する面積より小さいのが好ましい。これにより、前記電流制御層の低抵抗領域と前記第2の遷移金属酸化物との面積差により、電流制御層の低抵抗領域から第2の遷移金属酸化物へ流入した電流には、平面方向に電流の密度差が生じ、前記第2の遷移金属酸化物の平面方向の中心ほど電流密度が高くなるため、前記第1の遷移金属酸化物の導電パスがより容易に形成でき、初期化電圧を減少できることから、低電圧での初期化が可能となる。ここで、前記第1の遷移金属酸化物、前記第2の遷移金属酸化物、前記第3の遷移金属酸化物及び前記電流制御層は、同種の遷移金属酸化物で構成され、前記高抵抗領域は、第4の遷移金属酸化物で構成され、前記低抵抗領域は、第5の遷移金属酸化物で構成され、前記第4の遷移金属酸化物の酸素不足度は、前記第2の遷移金属酸化物の酸素不足度より低く、前記第5の遷移金属酸化物の酸素不足度は、前記第2の遷移金属酸化物の酸素不足度より高いのがさらに好ましい。これにより、前記抵抗変化層と前記電流制御層とが同種の遷移金属酸化物で構成され、かつ第5の遷移金属酸化物の酸素濃度が第2の遷移金属酸化物の酸素濃度に比べ低いことから、前記第2の抵抗変化層と前記第1の電極又は第2の電極との間での発生する抵抗変化動作を抑制でき、素子の安定性が向上する。また、上記課題を解決するために、本発明に係る不揮発性記憶素子の製造方法は、半導体基板上に、下部電極を形成する工程と、前記下部電極上に第2の遷移金属酸化物を形成する工程と、前記第2の遷移金属酸化物上に第1の遷移金属酸化物で構成される第1の抵抗変化層を形成する工程と、前記第1の抵抗変化層上に上部電極を形成する工程と、前記第2の遷移金属酸化物の一部を酸化することで第3の遷移金属酸化物を形成することにより、前記第1の抵抗変化層に接する前記第2の遷移金属酸化物と前記第1の抵抗変化層に接する前記第3の遷移金属酸化物とで構成される第2の抵抗変化層を形成する工程とを有する。これにより、前記上部電極と前記第1の抵抗変化層との界面で、酸化還元の反応が起こり、上記不揮発性記憶素子が実現される。また、上記課題を解決するために、本発明に係る別の不揮発性記憶素子の製造方法は、半導体基板上に、下部電極を形成する工程と、前記下部電極上に第1の遷移金属酸化物で構成される第1の抵抗変化層を形成する工程と、前記第1の抵抗変化層上に第2の遷移金属酸化物を形成する工程と、前記第2の遷移金属酸化物上に上部電極を形成する工程と、前記第2の遷移金属酸化物の一部を酸化することで第3の遷移金属酸化物を形成することにより、前記第1の抵抗変化層に接する前記第2の遷移金属酸化物と前記第1の抵抗変化層に接する前記第3の遷移金属酸化物とで構成される第2の抵抗変化層を形成する工程とを有する。これにより、前記第1の遷移金属酸化物を形成後に素子を大気に暴露しても、酸素不足度の低い前記第1の遷移金属酸化の表面には自然酸化が発生しないことから、洗浄等の表面処理を用いることなく、前記第1の遷移金属酸化物と前記第2の遷移金属酸化物の接する面において自然酸化膜による影響を排除でき、前記第1の遷移金属酸化物の導電パスの形成が安定する。ここで、上記製造方法において、前記第2の遷移金属酸化物を酸化する工程では、前記第2の遷移金属酸化物の露出した側面部を酸化することで、前記第2の抵抗変化層の中心側に前記第2の遷移金属酸化物を形成するとともに前記第2の抵抗変化層の周縁側に前記第3の遷移金属酸化物を形成するのが好ましい。これにより、前記第2の抵抗変化層の側面部を酸化し、前記第3の遷移金属酸化物を形成することにより、加工時に生じた側面部のダメージを除去でき、前記第2の遷移金属酸化物の主要なリーク電流を低減することができ、前記第1の遷移金属酸化物に流れる電流が増加することから、初期化電圧が低減でき、低電圧での初期化が可能となる。また、前記第2の遷移金属酸化物を酸化する工程では、前記第1の抵抗変化層に被覆された前記第2の遷移金属酸化物の表面の一部を前記第1の抵抗変化層と共に酸化することで、前記第2の抵抗変化層の中心側に前記第3の遷移金属酸化物を形成するとともに前記第2の抵抗変化層の周縁側に前記第2の遷移金属酸化物を形成してもよい。これにより、前記第1の抵抗変化層を加工することなく、前記第2の抵抗変化層の表面の一部に前記第3の遷移金属酸化物を形成できることから、前記第1の抵抗変化層への加工ダメージを低減することができる。なお、本発明は、このような不揮発性記憶素子及びその製造方法として実現できるだけでなく、不揮発性記憶素子を構成する中核部品である抵抗変化素子として実現したり、不揮発性記憶素子をアレイ状に備える不揮発性記憶装置として実現したり、それら抵抗変化素子及び不揮発性記憶装置の製造方法として実現したり、不揮発性記憶素子の設計支援方法として実現したり、その設計支援方法をコンピュータに実行させるプログラムとして実現したり、そのプログラムが記録されたCD-ROM等のコンピュータ読み取り可能な記録媒体として実現することもできる。本発明によれば、第2の遷移金属酸化物の平面方向の最大面積を縮小することにより、抵抗変化層のリーク電流が減少し、第1の抵抗変化層へ流れる電流の密度が増加することから、抵抗変化素子の初期化のための初期化電圧が低減され、また、第1の抵抗変化層中の導電パスが容易に形成でき、不揮発性記憶素子の低電圧での初期化が可能となる効果が奏される。また、本発明に係る不揮発性記憶素子の製造方法によれば、不揮発性記憶素子の側面部の酸化によってダメージ層が回復されるとともに、不揮発性記憶素子を流れ得る電流の電流密度が増加するので、不揮発性記憶素子の初期化電圧が低減される。よって、本発明により、より低電圧での初期化が可能な不揮発性記憶素子等が実現され、低電圧で動作するメモリが必要とされる携帯型情報機器等の電子機器が普及してきた今日における本発明の実用的価値はきわめて高い。以下、本発明に係る不揮発性記憶素子、不揮発性記憶装置及び不揮発性記憶素子の設計支援方法について、図面を用いて詳細に説明する。実施の形態1まず、本発明の実施の形態1における不揮発性記憶素子について説明する。[構成]図2aは、本発明の実施の形態1における不揮発性記憶素子10の断面図である。図2bは、図2aにおけるAA ́線の断面図である。図2aに示すように、本実施の形態1の不揮発性記憶素子10は、抵抗変化型の不揮発性記憶素子であり、基板100、第1の配線101、第1の層間絶縁層102、第1のコンタクトプラグ104、抵抗変化素子15、第2の層間絶縁層108、第2のコンタクトプラグ110及び第2の配線111を備える。なお、本実施の形態の不揮発性記憶素子を用いて実際のメモリセルを構成する場合、前記第1の配線101及び前記第2の配線111のいずれか一方はスイッチ素子ダイオードまたはトランジスタと接続されて、非選択時にはスイッチ素子がオフ状態となるよう設定される。また、スイッチ素子との接続においては、コンタクトプラグ104または110や配線101または111を介さず直接に不揮発性記憶素子の電極105または107と接続するような構成も可能である。基板100は、シリコンSi等の半導体基板である。第1の配線101は、基板100上に形成された配線である。第1の層間絶縁層102は、この基板100上の第1の配線101を覆う500~1000nm厚のシリコン酸化膜等で構成される層間絶縁層である。第1のコンタクトホール103は、この第1の層間絶縁層102を貫通して第1の配線101と電気的に接続するコンタクトプラグ104のための50~300nmφのコンタクトホールである。コンタクトプラグ104は、第1のコンタクトホール103の内部にタングステンを主成分として埋め込まれた導体である。そして、抵抗変化素子15は、第1のコンタクトプラグ104を被覆して、第1の層間絶縁層102上に形成された窒化タンタル等で構成される5~100nm厚の下部電極105、20~100nm厚の抵抗変化層116、貴金属Pt、Ir、Pd等等で構成される5~100nm厚の上部電極107で構成される。第2の層間絶縁層108は、この抵抗変化素子15を被覆する、500~1000nm厚のシリコン酸化膜等で構成される層間絶縁層である。第2のコンタクトホール109は、この第2の層間絶縁層108を貫通して、上部電極107と電気的に接続する第2のコンタクトプラグ110のための50~300nmφのコンタクトホールである。第2のコンタクトプラグ110は、第2のコンタクトホール109の内部にタングステンを主成分とした導体である。第2の配線111は、第2のコンタクトプラグ110を被覆するように、第2の層間絶縁層108上に形成された配線である。なお、本発明に係る不揮発性記憶素子10は、少なくとも抵抗変化素子15を備えるものであればよく、他の構成要素基板100、第1の配線101、第1の層間絶縁層102、第1のコンタクトホール103、第1のコンタクトプラグ104、第2の層間絶縁層108、第2のコンタクトホール109、第2のコンタクトプラグ110、第2の配線111は必須ではない。このことは、後述する他の実施の形態についても同様である。ここで、抵抗変化層116は、上部電極第1の電極の一例107と下部電極第2の電極の一例105との間に介在され、両電極105及び107間に与えられる電気的信号に基づいて可逆的に抵抗値が変化するより具体的には、両電極105及び107間に与えられる電圧の極性に応じて高抵抗状態と低抵抗状態とを可逆的に遷移する層であり、第1の遷移金属酸化物116bで構成される第1の抵抗変化層1161と、第2の遷移金属酸化物116aと第3の遷移金属酸化物116cとで構成される第2の抵抗変化層1162の少なくとも2層で構成される。この抵抗変化層116つまり、第1の遷移金属酸化物116b、第2の遷移金属酸化物116a及び第3の遷移金属酸化物116cは、例えば、酸化タンタルTaOxを主成分とした遷移金属酸化物で構成される。ここで、第1の抵抗変化層1161の第1の面ここでは、上面は第1の電極ここでは、上部電極107と接続され、第1の抵抗変化層1161の第2の面ここでは、底面は第2の抵抗変化層1162の第1の面ここでは、上面と接続されている。第2の遷移金属酸化物116aの酸素含有率は、第1の遷移金属酸化物116bの酸素含有率及び第3の遷移金属酸化物116cの酸素含有率のいずれよりも低い。つまり、第2の遷移金属酸化物116aの抵抗値は、第1の遷移金属酸化物116bの抵抗値及び第3の遷移金属酸化物116cの抵抗値のいずれよりも低い。図2a及びbに示される第2の抵抗変化層1162の構造から分かるように、本実施の形態の第2の抵抗変化層1162では、抵抗値が低い第2の遷移金属酸化物116aは第2の抵抗変化層1162の中心側に配置され、抵抗値が高い第3の遷移金属酸化物116cは第2の抵抗変化層1162の周縁側に配置されている。そして、第3の遷移金属酸化物116cは、第1の抵抗変化層1161の第2の面ここでは、底面の少なくとも一部と接し、第2の遷移金属酸化物116aは、第1の抵抗変化層1161の第2の面ここでは、底面の残りの部分と接している。かかる構成によれば、抵抗値が高い第3の遷移金属酸化物116cが、抵抗値が低い第2の遷移金属酸化物116aの側面部に配置されるため、抵抗値が低い第2の遷移金属酸化物116aの平面方向の領域S2あるいは、抵抗値が低い第2の遷移金属酸化物116aと第1の抵抗変化層1161との接触領域の面積が上部電極107の電極領域S1の面積に比べ小さくなり、その結果、第2の遷移金属酸化物116aから第1の遷移金属酸化物116b第1の抵抗変化層1161へ流れる電流の密度が増加し、第1の遷移金属酸化物116bの導電パスが容易に形成され、これにより、抵抗変化素子15の初期化電圧が減少し、抵抗変化素子15の低電圧での初期化が可能となる。つまり、第2の遷移金属酸化物116a及び第3の遷移金属酸化物116cから構成される第2の抵抗変化層1162を流れる電流のうち、大部分の電流が抵抗値の低い第2の遷移金属酸化物116a即ち、第2の抵抗変化層1162の中心部を流れることになり、第2の抵抗変化層1162から第1の抵抗変化層1161へ流れる電流の密度が増加し、より小さな電圧で抵抗変化素子15を初期化することが可能となる。なお、ここでは、第2の抵抗変化層1162から第1の抵抗変化層1161へ流れる電流の密度が増加するしくみについて説明したが、その逆方向に流れる電流第1の抵抗変化層1161から第2の抵抗変化層1162への電流についても、同様のことが言える。上述のように、第2の遷移金属酸化物116aの酸素含有率は、第1の遷移金属酸化物116bの酸素含有率及び第3の遷移金属酸化物116cの酸素含有率のいずれよりも低い。言い換えると、第2の遷移金属酸化物116aの酸素不足度は、第1の遷移金属酸化物116bの酸素不足度及び第3の遷移金属酸化物116cの酸素不足度のいずれよりも高い。酸素不足度とは、遷移金属酸化物において、その化学量論的組成の酸化物を構成する酸素の量に対し、不足している酸素の割合をいう。例えば、遷移金属がタンタルTaの場合、化学量論的な酸化物の組成はTa2O5であるので、TaO2.5と表現できることから、TaO2.5の酸素不足度は0であり、TaO1.5の酸素不足度は、酸素不足度=2.5-1.5/2.5=40となる。酸素不足度の小さい酸化物は化学量論的組成の酸化物により近いため抵抗値が高く、酸素不足度の大きい酸化物は酸化物を構成する金属により近いため抵抗値が低い。また、Ta2O5の酸素含有率は、総原子数に占める酸素の比率O/TaOであり、71.4atmとなる。したがって、酸素不足型のタンタル酸化物は、酸素含有率は0より大きく、71.4atmより小さいことになる。抵抗変化層116を構成する金属は、タンタル以外の遷移金属を用いてもよい。遷移金属としては、タンタルTa、チタンTi、ハフニウムHf、ジルコニウムZr、ニオブNb、タングステンW等を用いることができる。遷移金属は複数の酸化状態をとることができるため、異なる抵抗状態を酸化還元反応により実現することが可能である。例えば、ハフニウム酸化物を用いる場合、第2の遷移金属酸化物116aの組成をHfOxとした場合にxが0.9以上1.6以下であり、且つ、第1の遷移金属酸化物116b及び第3の遷移金属酸化物116cの組成をHfOyとした場合にyがxの値よりも大である場合に、抵抗変化層116の抵抗値を安定して高速に変化させることが確認できている。この場合、第1の遷移金属酸化物116bの膜厚は、3~4nmが好ましい。また、ジルコニウム酸化物を用いる場合、第2の遷移金属酸化物116aの組成をZrOxとした場合にxが0.9以上1.4以下であり、且つ、第1の遷移金属酸化物116b及び第3の遷移金属酸化物116cの組成をZrOyとした場合にyがxの値よりも大である場合に、抵抗変化層116の抵抗値を安定して高速に変化させることが確認できている。この場合、第1の遷移金属酸化物116bの膜厚は、1~5nmが好ましい。なお、第1の遷移金属酸化物116bを構成する第1の遷移金属と、第2の遷移金属酸化物116a及び第3の遷移金属酸化物116cを構成する第2の遷移金属とは、異なる遷移金属を用いてもよい。この場合、第1の遷移金属酸化物116bは、第2の遷移金属酸化物116aよりも酸素不足度が小さい、つまり抵抗が高い方が好ましい。このような構成とすることにより、抵抗変化時に下部電極105及び上部電極107間に印加された電圧は、第1の遷移金属酸化物116bに、より多くの電圧が分配され、第1の遷移金属酸化物116b中で発生する酸化還元反応をより起こしやすくすることができる。また、第1の遷移金属と第2の遷移金属とが互いに異なる材料を用いる場合、第1の遷移金属の標準電極電位は、第2の遷移金属の標準電極電位より低い方が好ましい。抵抗変化現象は、抵抗が高い第1の遷移金属酸化物116b中に形成された微小なフィラメント導電パス中で酸化還元反応が起こってその抵抗値が変化し、発生すると考えられるからである。例えば、第2の遷移金属酸化物116a及び第3の遷移金属酸化物116cに酸素不足型のタンタル酸化物を用い、第1の遷移金属酸化物116bにチタン酸化物TiO2を用いることにより、安定した抵抗変化動作が得られる。チタン標準電極電位=-1.63eVはタンタル標準電極電位=-0.6eVより標準電極電位が低い材料である。標準電極電位は、その値が高いほど酸化しにくい特性を表す。第1の遷移金属酸化物116bに第2の遷移金属酸化物116a及び第3の遷移金属酸化物116cより標準電極電位が低い金属の酸化物を配置することにより、第1の遷移金属酸化物116b中でより酸化還元反応が発生しやすくなる。上記の各材料の積層構造の抵抗変化層における抵抗変化現象は、いずれも抵抗が高い第1の遷移金属酸化物116b中に形成された微小なフィラメント中で酸化還元反応が起こってその抵抗値が変化し、発生すると考えられる。つまり、第1の遷移金属酸化物116b側の上部電極107に、下部電極105を基準にして正の電圧を印加したとき、抵抗変化層116中の酸素イオンが第1の遷移金属酸化物116b側に引き寄せられる。これによって、第1の遷移金属酸化物116b中に形成された微小なフィラメント中で酸化反応が発生し、微小なフィラメントの抵抗が増大すると考えられる。逆に、第1の遷移金属酸化物116b側の上部電極107に、下部電極105を基準にして負の電圧を印加したとき、第1の遷移金属酸化物116b中の酸素イオンが第2の遷移金属酸化物116a側に押しやられる。これによって、第1の遷移金属酸化物116b中に形成された微小なフィラメント中で還元反応が発生し、微小なフィラメントの抵抗が減少すると考えられる。酸素不足度がより小さい第1の遷移金属酸化物116bに接続されている上部電極107は、例えば、白金Pt、イリジウムIr、パラジウムPdなど、第1の遷移金属酸化物116bを構成する遷移金属及び下部電極105を構成する材料と比べて標準電極電位がより高い材料で構成する。標準電極電位は、その値が高いほど酸化しにくい特性を表すので、上記の構成とすることにより、上部電極107と第1の遷移金属酸化物116bの界面近傍の第1の遷移金属酸化物116b中において、選択的に酸化還元反応が発生し、安定した抵抗変化現象が得られる。図3aに、実施の形態1の不揮発性記憶素子における、第2の遷移金属酸化物116aの平面方向の寸法より正確には、第2の遷移金属酸化物116aと第1の抵抗変化層1161との接触面における最大幅、その接触面が円形の場合にはその円形の直径と初期化電圧との関係を示す。本図から分かるように、第2の遷移金属酸化物116aの平面方向の寸法を縮小することにより、初期化電圧が減少することは明らかであり、低電圧での初期化が可能な不揮発性記憶素子が実現される。なお、本図に示されるカーブの右端部から分かるように、第2の遷移金属酸化物116aの平面方向の寸法が0.45μm以上では、初期化電圧は急激に増加する。図3bは、実施の形態1の不揮発性記憶素子における、第2の遷移金属酸化物116aの電流密度と初期化電圧との関係を示す図であり、図3aに示されたデータを基に作成されている。本図から分かるように、第2の遷移金属酸化物116aを流れる電流の電流密度が2E5A/cm2以上であれば、比較的低い初期化電圧4V以下が実現される。[製造方法]図4aからjは本発明の実施の形態1における不揮発性記憶素子10の要部の製造方法を示す断面図である。これらを用いて、本実施の形態1の不揮発性記憶素子10の要部の製造方法について説明する。図4aに示すように、第1の配線101を形成する工程において、トランジスタや下層配線などが形成されている基板100上に、アルミ等で構成される400~600nm厚の導電層を形成し、これをパターニングすることで第1の配線101を形成する。次に、図4bに示すように、第1の層間絶縁層102を形成する工程において、第1の配線101を被覆して基板100上に絶縁層を形成した後に表面を平坦化することで500~1000nm厚の第1の層間絶縁層102を形成する。第1の層間絶縁層102については、プラズマTEOSTetraethoxysilane膜や、配線間の寄生容量の低減のためにフッ素含有酸化物例えば、FSGFluorinatedSilicateGlassやlow-k材料を用いてもよい。次に、図4cに示すように、第1のコンタクトホール103を形成する工程において、所望のマスクを用いてパターニングして、第1の層間絶縁層102を貫通して第1の配線101に至る一辺が50~300nmの第1のコンタクトホール103を形成する。ここで、第1の配線101の幅が第1のコンタクトホール103より小さい場合には、マスク合わせずれの影響により第1の配線101と第1のコンタクトプラグ104の接触する面積が変わり、例えばセル電流が変動する。これを防止する観点から、本実施の形態では、第1の配線101の幅は第1のコンタクトホール103より大きな外形としている。次に、図4dに示すように、第1のコンタクトプラグ104を形成する工程において、まず下層に密着層及び拡散バリアとして機能する各々5~30nm厚のTi/TiN層をスパッタ法で成膜した後、上層にコンタクトプラグの主たる構成要素となる200~400nm厚のタングステンWをCVDChemicalVaporDepotion法で成膜する。このとき、第1のコンタクトホール103は後に第1のコンタクトプラグ104となる積層構造の導電層W/Ti/TiN構造で充填される。次に、図4eに示すように、第1のコンタクトプラグ104を形成する工程において、化学的機械研磨法CMPChemicalMechanicalPolishing法を用いてウエハ全面を平坦化研磨し、第1の層間絶縁層102上の不要な導電層を除去して、第1のコンタクトホール103の内部に第1のコンタクトプラグ104を形成する。次に、図4fに示すように、下部電極105及び抵抗変化層116を形成する工程において、第1のコンタクトプラグ104を被覆して、第1の層間絶縁層102上に、後に下部電極105となるタンタル窒化物等で構成される20~100nm厚の導電層をスパッタ法で形成する。ここでは、スパッタ法のみで導電層を形成したが、その導電層の形成後に追加のCMP法を用いた下部電極の平坦化を行ってもかまわない。続いて、下部電極105上に、第2の遷移金属酸化物116aを形成する。ここでは、タンタルターゲットをアルゴンと酸素ガス雰囲気中でスパッタリングする、いわゆる、反応性スパッタ法reactivesputteringで第2の遷移金属酸化物116aであるTaOx2を形成した。その時、抵抗変化を起こすのに有効な酸素含有率としては、55~65atmこの時x2の値は、1.22~1.86、その抵抗率は1~50mΩcm、膜厚は20~100nmである。続いて、第2の遷移金属酸化物116a上に、第1の遷移金属酸化物116bで構成される第1の抵抗変化層1161を形成する。第2の遷移金属酸化物116aと同様に、タンタルターゲットを酸素ガス雰囲気中でスパッタリングする反応性スパッタ法で第1の遷移金属酸化物116bであるTaOx1を形成した。その時、第2の抵抗変化層1162と積層して抵抗変化を起こすのに有効な酸素含有率は、68~71atmこの時x1の値は、2.1~2.5、その抵抗率は1E7mΩcm以上、膜厚は3~10nmである。ここでは、反応性スパッタ法を用いて形成したが、プラズマ酸化を用いて第2の遷移金属酸化物116aの表層を酸化し、酸素含有率の高い第1の遷移金属酸化物116bを形成してもかまわない。スパッタ法では、ストイキオメトリーな組成以上の酸素を含有させることは困難であるが、プラズマ酸化処理を行うと、酸素がタンタル酸化物の粒界、欠陥などに注入され、より高い酸素含有率を有する遷移金属酸化物を形成することができるので、リーク電流の抑制に効果がある。また、第1の抵抗変化層1161を形成するには、タンタル酸化物ターゲットを酸素ガス雰囲気中でスパッタリングする反応性スパッタ法を用いてもよい。次に、図4gに示すように、上部電極107を形成する工程において、第1の抵抗変化層1161上に、パターニング後に上部電極107となる貴金属Pt、Ir、Paなど等で構成される導電層を形成する。次に、図4hに示すように、抵抗変化素子15を形成する工程において、マスクを用いて、下部電極105、第2の遷移金属酸化物116a、第1の抵抗変化層1161及び上部電極107をパターニングし、第2の遷移金属酸化物116a、第1の抵抗変化層1161を下部電極105、上部電極107で挟持した構造を形成する。標準電極電位の高い材料として代表される貴金属などはエッチングが困難であるので、そのような貴金属を上部電極に用いた場合に、これをハードマスクとして抵抗変化素子15を形成することもできる。本工程では、同じマスクを用いて、一括してパターニングを行ったが、工程ごとにパターニングを行ってもかまわない。次に、図4iに示すように、第3の遷移金属酸化物116cを形成する工程において、上記パターニング後に露出した第2の遷移金属酸化物116aの側面に酸素含有率の高い第3の遷移金属酸化物116cをプラズマ酸化法PlasmaOxidationあるいはRTORapidThermalOxidation法により形成する。つまり、第2の遷移金属酸化物116aの露出した側面部を酸化することで、第2の抵抗変化層1162の中心側に第2の遷移金属酸化物116aを形成するとともに第2の抵抗変化層1162の周縁側に第3の遷移金属酸化物116cを形成する。このようにして形成される第3の遷移金属酸化物116cは、例えば、第1の遷移金属酸化物116bと同様の特性、つまり、TaOx3であり、その酸素含有率は68~75atmこの時x3の値は、2.1~3.0であり、その抵抗率は1E7mΩcm以上である。また、第3の遷移金属酸化物116cの膜厚は、抵抗変化素子15の寸法の半分より少ない範囲である。このように、抵抗率の低い第2の遷移金属酸化物116aの側面部に抵抗率の高い第3の遷移金属酸化物116cを形成することにより、第2の遷移金属酸化物116aのリーク電流を抑制できる。ここで用いた、プラズマ酸化法あるいはRTO法は、酸素雰囲気中で350°C~500°Cの温度範囲とした。500°C以上の温度領域では、第1の遷移金属酸化物116b内の酸素が第2の遷移金属酸化物116aへ拡散する為、素子の抵抗変化特性へ与える影響が大きい。図20a及びbに、側壁酸化を施さない場合aと側壁酸化を施した場合bの断面SEM写真を示す。図20bにおいて、側壁酸化された領域を破線で示す。図20bの側壁酸化はプラズマ酸化を用い、条件は、RFパワー:200W、O2ガス流量:300sccm、圧力:10Pa、ウエハ温度:400°C、酸化時間:60sの酸化工程を比抵抗2mΩcmのTaOx膜に施した。最後に、図4jに示す様に、抵抗変化層116を被覆して、500~1000nm厚の第2の層間絶縁層108を形成し、図4b、図4cと同様の製造方法で、その第2のコンタクトホール109及び第2のコンタクトプラグ110を形成する。その後第2のコンタクトプラグ110を被覆して、第2の配線111を形成して、不揮発性記憶素子10が完成する。以上の製造方法とすることにより、第2の抵抗変化層1162の側面部周縁部に抵抗率の高い第3の遷移金属酸化物116cを形成することができる。それにより、第2の抵抗変化層1162の中心部に位置する、抵抗率の低い第2の遷移金属酸化物116aと第1の抵抗変化層1161との接触領域S2の面積を上部電極107の領域S1の面積より小さくすることができることから、第1の遷移金属酸化物116aに流れる電流密度が増加し、第1の遷移金属酸化物116aの導電パスが容易に形成できる。これにより、抵抗変化素子15の初期化電圧を減少できることから、低電圧での初期化が可能な不揮発性記憶素子が実現される。図5は、実施の形態1の不揮発性記憶素子の歩留率を示す図である。縦軸は、256kbit256k個の不揮発性記憶素子で構成される記憶装置を初期化した場合に、正常な抵抗変化特性高抵抗状態と低抵抗状態とを可逆的に遷移する特性をもつ良品として動作し得る率歩留率を示す。横軸は、側壁酸化膜厚を表し、一番左の無しは側壁酸化を行わないサンプル図18に示される従来の不揮発性記憶素子50を示す。横軸のその他は、実施の形態1の不揮発性記憶素子10のように、第2の遷移金属酸化物116cの側壁を酸化することで第3の遷移金属酸化物116cを形成するプロセスを施して製作した不揮発性記憶素子10について、側壁の酸化膜厚を50nm、75nm、100nmと変化させた場合のデータである。本図から分かるように、側壁酸化無しの場合は256kbitメモリアレイの歩留がゼロであるのに対して、本実施形態のように、不揮発性記憶素子あるいは、抵抗変化素子の加工後に、その側面部より正確には、第2の抵抗変化層の側面部をより多く酸化することで、抵抗変化特性の歩留が改善される。これは、不揮発性記憶素子あるいは、抵抗変化素子を加工する際に発生した側面部より正確には、第2の抵抗変化層の側面部のダメージ層を酸化によって回復し、これによって側面部を流れるリーク電流が抑制されたためと、電流が素子中央部に集中し、電流が効率よくフィラメント形成に寄与できたためと考えられる。なお、図5では、側壁酸化膜厚が大きいほど256kbitメモリアレイの歩留がおおきくなっているが、これは、使用した抵抗変化素子の一辺が500nmと側壁酸化膜厚に比べて十分大きいためと考えられ、抵抗変化素子寸法を微細化していくと、側壁酸化膜厚は最適値を有すると考えられる。実施の形態2次に、本発明の実施の形態2における不揮発性記憶素子について説明する。[構成]図6aは、本発明の実施の形態2における不揮発性記憶素子20の断面図である。図6bは、図6aにおけるBB ́線の断面を矢印方向に見た断面図である。図6aに示すように、本実施の形態2の不揮発性記憶素子20は、抵抗変化型の不揮発性記憶素子であり、シリコンSi等の基板100、第1の配線101、第1の層間絶縁層102、第1のコンタクトプラグ104、抵抗変化素子25、第2の層間絶縁層108、第2のコンタクトプラグ110及び第2の配線111を備える。抵抗変化素子25は、下部電極105、抵抗変化層126及び上部電極107で構成される。抵抗変化層126は、下部電極105と上部電極107との間に介在され、両電極105及び107間に与えられる電気的信号に基づいて可逆的に抵抗値が変化するより具体的には、両電極105及び107間に与えられる電圧の極性に応じて高抵抗状態と低抵抗状態とを可逆的に遷移する層であり、第1の遷移金属酸化物116bで構成される第1の抵抗変化層1161と第2の遷移金属酸化物126aと第3の遷移金属酸化物126cとで構成される第2の抵抗変化層1262の少なくとも2層で構成される。図6aにおいて、図2aと同じ構成要素については同じ符号を用い、説明を省略する。なお、本実施の形態の不揮発性記憶素子を用いて実際のメモリセルを構成する場合、第1の配線101及び第2の配線111のいずれか一方はスイッチ素子ダイオードまたはトランジスタと接続されて、非選択時にはスイッチ素子がオフ状態となるよう設定される。また、スイッチ素子との接続においては、コンタクトプラグ104または110や配線101または111を介さず直接に不揮発性記憶素子の電極105または107と接続するような構成も可能である。図6aに示すように、本実施の形態2の不揮発性記憶素子20と、本実施の形態1の不揮発性記憶素子10とは、第2の抵抗変化層1262第2の遷移金属酸化物126a及び第3の遷移金属酸化物126cの構成に違いがある。本実施の形態の不揮発性記憶素子20においては、第3の遷移金属酸化物126cは、第1の抵抗変化層1161と接する第2の抵抗変化層1262の表面の一部に配置され、第1の抵抗変化層1161と第2の遷移金属酸化物126aとに挟まれている。つまり、図6a及びbに示される第2の抵抗変化層1262の構造から分かるように、本実施の形態の第2の抵抗変化層1262では、抵抗値が低い第2の遷移金属酸化物126aは第2の抵抗変化層1262の周縁側に配置され、抵抗値が高い第3の遷移金属酸化物126cは第2の抵抗変化層1262の表面の中心側に配置されている。そして、第3の遷移金属酸化物126cは、第1の抵抗変化層1161の第2の面ここでは、底面の少なくとも一部と接し、第2の遷移金属酸化物126aは、第1の抵抗変化層1161の第2の面ここでは、底面の残りの部分と接している。かかる構成によれば、第2の抵抗変化層1262の表面の第3の遷移金属酸化物126cが配置されていないS2a及びS2bの領域実際はリング状につながった領域では、第1の抵抗変化層1161と第2の遷移金属酸化物126aが上部電極107及び下部電極105に挟まれ、第2の抵抗変化層1262の表面に第3の遷移金属酸化物126cが配置されたS3の領域は、第1の抵抗変化層1161と第2の遷移金属酸化物126aと第3の遷移金属酸化物126cで構成される第2の抵抗変化層1262とが上部電極107及び下部電極105に挟まれた構成となる。S3の領域では、酸素含有率が高い第1の遷移金属酸化物116bと第3の遷移金属酸化物126cとが積層に配置され、S2a及びS2bの領域と比べ酸素含有率の高い遷移金属酸化物の膜厚が厚いことから、高抵抗となり、電流がほとんど流れない。従って、抵抗変化素子25内の電流の大部分は、S2a及びS2bの領域を通過し、第1の遷移金属酸化物116bへ流れるため、この領域において第1の遷移金属酸化物116bの電流密度が増加し、初期化電圧を減少させることができ、素子の低電圧での初期化が可能となる。つまり、第2の遷移金属酸化物126a及び第3の遷移金属酸化物126cから構成される第2の抵抗変化層1262を流れる電流のうち、大部分の電流が抵抗値の低い第2の遷移金属酸化物126a即ち、第2の抵抗変化層1262の周縁部を流れることになり、第2の抵抗変化層1262から第1の抵抗変化層1161へ流れる電流の密度が増加し、より小さな電圧で抵抗変化素子25を初期化することが可能となる。なお、ここでは、第2の抵抗変化層1262から第1の抵抗変化層1161へ流れる電流の密度が増加するしくみについて説明したが、その逆方向に流れる電流第1の抵抗変化層1161から第2の抵抗変化層1262への電流についても、同様のことが言える。また、本実施の形態2において、領域S1a及びS2bの面積は、第3の遷移金属酸化物126cの膜厚ではなく、その平面方向の領域S3の面積によって縮小する。従って、実施の形態1に比べ、実施の形態2の第3の遷移金属酸化物126cの膜厚を薄くできることから、第3の遷移金属酸化物126cの形成にかかる熱履歴を低減でき、酸素含有率の高い第1の遷移金属酸化物116bから酸素含有率の低い第2の遷移金属酸化物126aへ酸素が拡散する現象を抑制できる。[製造方法]図7aからeは本発明の実施の形態2における不揮発性記憶素子20の要部の製造方法を示す断面図である。これらを用いて、本実施の形態2の不揮発性記憶素子20の主要部の製造方法について説明する。また、図7a以前の工程は、図4a~gと同様であるので、説明を省略する。なお、本実施の形態では、上部電極107は、製造上、2つの層第1の上部電極107a及び第2の上部電極107bから構成されるので、図4gに示される実施の形態1における上部電極107の製造は、製造工程上、本実施の形態における第1の上部電極107aの製造に相当する。図7aに示すように、第1の上部電極107aを開口する工程において、パターニングによって第1の上部電極107aを開口し、抵抗変化層126を露出させる。ここでは、第1の抵抗変化層1161つまり、第1の遷移金属酸化物116bが露出しているが、第1の抵抗変化層1161つまり、第1の遷移金属酸化物116bを突き抜けて、第2の抵抗変化層1262ここでは、第2の遷移金属酸化物126aが露出してもかまわない。図7bに示すように、第3の遷移金属酸化物126cを形成する工程において、プラズマ酸化法あるいはRTO法で素子を酸化することにより、第1の上部電極107aの開口領域107xから酸素が進入し、第1の抵抗変化層1161つまり、第1の遷移金属酸化物116bを透過し、第2の抵抗変化層1262ここでは、第2の遷移金属酸化物126aの表面の一部を酸化し、第3の遷移金属酸化物126cを形成する。つまり、第1の抵抗変化層1161に被覆された第2の遷移金属酸化物126aの表面の一部を第1の抵抗変化層1161と共に酸化することで、第2の抵抗変化層1262の中心側に第3の遷移金属酸化物126cを形成するとともに第2の抵抗変化層1262の周縁側に第2の遷移金属酸化物126aを形成する。これにより、第3の遷移金属酸化物126cは第1の抵抗変化層1161と第2の遷移金属酸化物126aとに挟まれる配置となる。ここで用いたプラズマ酸化法あるいはRTO法は、酸素雰囲気中で350°C~500°Cの温度範囲内を使用した。500°C以上の温度では、第1の遷移金属酸化物116b中の酸素が第2の遷移金属酸化物126aへ拡散するため、素子の抵抗変化特性へあたえる影響が大きい。第1の上部電極107aの電極材料であるPtやIr等の貴金属は、500°C以下の温度では、酸化されず、且つ、酸素を透過させにくい。従って、第3の遷移金属酸化物126cを形成する際には、ハードマスクとしての役割を有する。このようにして形成される第3の遷移金属酸化物126cの特性素材、酸素含有率及び抵抗率は、実施の形態1における第3の遷移金属酸化物116cと同様である。第3の遷移金属酸化物126cの膜厚は、領域S3に高抵抗な領域を形成し、電流が流れにくくすることが目的であるため、1nm以上、さらに望ましくは5nm以上であれば良い。図7cに示すように、第2の上部電極107bを再度形成する工程において、第1の上部電極107aと同じ貴金属をスパッタ法により堆積し、開口領域107xを被覆する。ここでは、第1の上部電極107aと同じ貴金属を第2の上部電極107bとして堆積させたが、異なる金属TiN、Ta,TiAlN等でも構わない。次に、図7dに示すように、抵抗変化素子25を形成する工程において、パターニングを行い、抵抗変化素子25を所望の寸法に加工する。最後に、図7eに示す様に、抵抗変化層126を被覆して、500~1000nm厚の第2の層間絶縁層108を形成し、図4b、図4cと同様の製造方法で、その第2のコンタクトホール109及び第2のコンタクトプラグ110を形成する。その後第2のコンタクトプラグ110を被覆して、第2の配線111を形成して、不揮発性記憶素子20が完成する。以上の製造方法とすることにより、第2の抵抗変化層1262の周縁部に位置する第2の遷移金属酸化物126aの領域S2a及びS2bつまり、第2の遷移金属酸化物126aと第1の抵抗変化層1161との接触領域は、第2の抵抗変化層1262の中心部に位置する第3の遷移金属酸化物126cが配置されている領域S3第3の遷移金属酸化物126cと第1の抵抗変化層1161との接触領域に比べ、酸素含有率の高いつまり、酸素不足度の低い遷移金属酸化物の膜厚が薄く、低抵抗となるため、電流が流れ易くなり、電流密度が増加することから第1の遷移金属酸化物116bの導電パスの形成が容易となり、抵抗変化素子25の初期化電圧を減少でき、低電圧での初期化が可能な不揮発性記憶素子が実現される。実施の形態3次に、本発明の実施の形態3における不揮発性記憶素子について説明する。[構成]図8aは、本発明の実施の形態3における不揮発性記憶素子30の断面図である。図8bは、図8aにおけるCC ́線の断面を矢印方向から見た断面図である。図8aに示すように、本実施の形態3の不揮発性記憶素子30は、抵抗変化型の不揮発性記憶素子であり、基板200、第1の配線201、第1の層間絶縁層202、第1のコンタクトプラグ204、抵抗変化素子35、第2の層間絶縁層209、第2のコンタクトプラグ211及び第2の配線212を備える。なお、本実施の形態の不揮発性記憶素子を用いて実際のメモリセルを構成する場合、第1の配線201及び第2の配線212のいずれか一方はスイッチ素子ダイオードまたはトランジスタと接続されて、非選択時にはスイッチ素子がオフ状態となるよう設定される。また、スイッチ素子との接続においては、コンタクトプラグ204または211や配線201または212を介さず直接に不揮発性記憶素子の電極205または208と接続するような構成も可能である。基板200は、シリコンSi等の半導体基板である。第1の配線201は、基板200上に形成された配線である。第1の層間絶縁層202は、この基板200上の第1の配線201を覆う500~1000nm厚のシリコン酸化膜等で構成される層間絶縁層である。第1のコンタクトホール203は、この第1の層間絶縁層202を貫通して第1の配線201と電気的に接続する第1のコンタクトプラグ204のための50~300nmφのコンタクトホールである。第1のコンタクトプラグ204は、第1のコンタクトホール203の内部にタングステンを主成分として埋め込まれた導体である。そして、抵抗変化素子35は、第1のコンタクトプラグ204を被覆して、第1の層間絶縁層202上に形成された窒化タンタル等で構成される5~100nm厚の下部電極205、5~30nm厚の電流制御層206、20~100nm厚の抵抗変化層207、貴金属Pt、Ir、Pdなど等で構成される5~100nm厚の上部電極208で構成される。第2の層間絶縁層209は、この抵抗変化素子35を被覆する、500~1000nm厚のシリコン酸化膜等で構成される層間絶縁層である。第2のコンタクトホール210は、この第2の層間絶縁層209を貫通して、上部電極208と電気的に接続する第2のコンタクトプラグ211のための50~300nmφのコンタクトホールである。第2のコンタクトプラグ211は、第2のコンタクトホール210の内部にタングステンを主成分とした導体である。第2の配線212は、第2のコンタクトプラグ211を被覆するように、第2の層間絶縁層209上に形成された配線である。ここで、抵抗変化層207は、下部電極205と上部電極208との間に介在され、両電極205及び208間に与えられる電気的信号に基づいて可逆的に抵抗値が変化するより具体的には、両電極205及び208間に与えられる電圧の極性に応じて高抵抗状態と低抵抗状態とを可逆的に遷移する層であり、第1の遷移金属酸化物207bで構成される第1の抵抗変化層2071と、第2の遷移金属酸化物207aと第3の遷移金属酸化物207cとで構成される第2の抵抗変化層2072の少なくとも2層で構成される。この抵抗変化層207つまり、第1の遷移金属酸化物207b、第2の遷移金属酸化物207a及び第3の遷移金属酸化物207cで構成は、タンタル等の遷移金属を主成分とした遷移金属酸化物で構成される。第2の遷移金属酸化物207aの酸素含有率は、第1の遷移金属酸化物207bの酸素含有率及び第3の遷移金属酸化物207cの酸素含有率のいずれよりも低い。つまり、第2の遷移金属酸化物207aの抵抗値は、第1の遷移金属酸化物207bの抵抗値及び第3の遷移金属酸化物207cの抵抗値のいずれよりも低い。電流制御層206は、周縁側に配置された第4の遷移金属酸化物で構成される高抵抗領域206bと、中心側に配置された第5の遷移金属酸化物で構成される低抵抗領域206aとで構成される。この電流制御層206は、抵抗変化層207と同じく、タンタル等の遷移金属を主成分とした遷移金属酸化物で構成されていてもよい。電流制御層206を抵抗変化層207と同じ遷移金属の酸化物で構成する場合、第5の遷移金属酸化物低抵抗領域206aの酸素含有率は、第2の遷移金属酸化物207aの酸素含有率より低く、第4の遷移金属酸化物高抵抗領域206bの酸素含有率は、第2の遷移金属酸化物207aの酸素含有率より高い。つまり、第5の遷移金属酸化物低抵抗領域206aの酸素不足度は、第2の遷移金属酸化物207aの酸素不足度より高く、第4の遷移金属酸化物高抵抗領域206bの酸素不足度は、第2の遷移金属酸化物207aの酸素不足度より低い。かかる構成によれば、電流制御層の低抵抗領域206aの平面方向の領域S5の面積つまり、低抵抗領域206aと第2の遷移金属酸化物207aとが接する面積が、抵抗変化層207内の第2の遷移金属酸化物207aの平面方向の領域S4の面積つまり、第2の遷移金属酸化物207aと第1の遷移金属酸化物207bとが接する面積に比べ小さいため、下部電極205から電流制御層206を通過した電流は、図9で示すように、第2の遷移金属酸化物207aの平面方向に密度分布が生じ、第2の遷移金属酸化物207aの平面方向の中心部で電流密度が増加し、実施の形態1に比べ、第1の遷移金属酸化物207bの導電パスが容易に形成できることから、抵抗変化素子35の初期化電圧を減少でき、抵抗変化素子35の低電圧での初期化が可能となる。[製造方法]図10aからlは本発明の実施の形態3における不揮発性記憶素子30の要部の製造方法を示す断面図である。これらを用いて、本実施の形態3の不揮発性記憶素子30の要部の製造方法について説明する。図10aに示すように、第1の配線201を形成する工程において、トランジスタや下層配線などが形成されている基板200上に、アルミ等で構成される400~600nm厚の導電層を形成し、これをパターニングすることで第1の配線201を形成する。次に、図10bに示すように、第1の層間絶縁層202を形成する工程において、第1の配線201を被覆して基板200上に絶縁層を形成した後に表面を平坦化することで500~1000nm厚の第1の層間絶縁層202を形成する。第1の層間絶縁層202については、プラズマTEOS膜や、配線間の寄生容量の低減のためにフッ素含有酸化物例えば、FSG等のlow-k材料が用いられる。次に、図10cに示すように、第1のコンタクトホール203を形成する工程において、所望のマスクを用いてパターニングして、第1の層間絶縁層202を貫通して第1の配線201に至る50~300nmφ厚の第1のコンタクトホール203を形成する。ここで、第1の配線201の幅が第1のコンタクトホール203より小さい場合には、マスク合わせずれの影響により第1の配線201と第1のコンタクトプラグ204の接触する面積が変わり、例えばセル電流が変動する。これを防止する観点から、本実施の形態では、実施例として第1の配線201の幅は第1のコンタクトホール203より大きな外形としているが、本発明はこれに限定されるものではない。次に、図10dに示すように、第1のコンタクトプラグ204を形成する工程において、まず下層に密着層、拡散バリアとして機能する各々5~30nm厚のTiN/Ti層をスパッタ法で、上層に主成分となる200~400nm厚のタングステンをCVD法で成膜する。このとき、第1のコンタクトホール203は後に第1のコンタクトプラグ204となる積層構造の導電層で充填される。次に、図10eに示すように、第1のコンタクトプラグ204を形成する工程において、化学的機械研磨法CMP法を用いてウエハ全面を平坦化研磨し、第1の層間絶縁層202上の不要な導電層を除去して、第1のコンタクトホール203の内部に第1のコンタクトプラグ204を形成する。次に、図10fに示すように、第1のコンタクトプラグ204を被覆して、第1の層間絶縁層202上に、後に下部電極205としてタンタル窒化物等で構成される20~100nm厚の導電層をスパッタ法で形成する。ここでは、スパッタ法のみで下部電極205を形成したが、下部電極205の形成後にCMP法を用いた下部電極の平坦化を行ってもかまわない。続いて、下部電極205上に、第5の遷移金属酸化物つまり、低抵抗領域206aで構成される電流制御層206を形成する。ここでは、タンタルターゲットをアルゴンと酸素ガス雰囲気中でスパッタリングする、いわゆる、反応性スパッタ法で第5の遷移金属酸化物低抵抗領域206aであるTaOx5を形成した。その酸素含有率としては33~55atmこの時x5の値は、0.49~1.22、その抵抗率は0.3~1mΩcm、膜厚は5~20nmである。続いて、第5の遷移金属酸化物低抵抗領域206a上に第2の遷移金属酸化物207a及びを形成する。ここでは、タンタルターゲットをアルゴンと酸素ガス雰囲気中でスパッタリングする、いわゆる、反応性スパッタ法で第2の遷移金属酸化物207aであるTaOx2を形成した。その酸素含有率としては55~65atmこの時x2の値は、1.22~1.86、その抵抗率は1~50mΩcm、膜厚は20~100nmである。続いて、第2の遷移金属酸化物207a上に、酸素含有率が第2の遷移金属酸化物207aより高い第1の遷移金属酸化物207bを形成する。ここでは、タンタルターゲットを酸素ガス雰囲気中でスパッタリングする反応性スパッタ法にて第1の遷移金属酸化物207bであるTaOx1の形成を行った。その酸素含有率は、68~71atmこの時x1の値は、2.1~2.5、その抵抗率は1E7mΩcm以上、膜厚は3~10nmである。ここで第1の遷移金属酸化物207bは反応性スパッタを用いて形成したが、プラズマ酸化で第2の遷移金属酸化物207aの表層を酸化して、酸素含有率が高い遷移金属酸化物を形成してもかまわない。スパッタ法では、ストイキオメトリーな組成以上の酸素を含有させることは困難であるが、プラズマ酸化処理を行うと、酸素がタンタル酸化物の粒界、欠陥などに注入され、より高い酸素含有率を有する遷移金属酸化物を形成することができるので、リーク電流の抑制に効果がある。また、タンタル酸化物ターゲットを酸素ガス雰囲気中でスパッタリングする反応性スパッタ法を用いてもよい。続いて、第1の遷移金属酸化物207b上に上部電極208となる貴金属Pt、Ir、Paなど等で構成される導電層を形成する。次に、図10jに示すように、抵抗変化素子35を形成する工程において、所望のマスクを用いて、下部電極205、第5の遷移金属酸化物低抵抗領域206a、第2の遷移金属酸化物207a、第1の遷移金属酸化物207b及び上部電極208をパターニングし、第5の遷移金属酸化物低抵抗領域206aで構成される電流制御層206と第2の遷移金属酸化物207a、第1の遷移金属酸化物207bで構成される抵抗変化層207を下部電極105、上部電極107で挟持した抵抗変化素子35を形成する。標準電極電位の高い材料として代表される貴金属などはエッチングが困難であるため、そのような貴金属を上部電極に用いた場合に、これをハードマスクにして抵抗変化素子35を形成することもできる。本工程では、同じマスクを用いて、一括してパターニングを行ったが、工程ごとにパターニングを行ってもかまわない。次に、図10kに示すように、第4の遷移金属酸化物高抵抗領域206b及び第3の遷移金属酸化物207cを形成する工程において、上記パターニング後に露出した第5の遷移金属酸化物低抵抗領域206a及び第2の遷移金属酸化物207aの側面部に、酸素含有率が第5の遷移金属酸化物低抵抗領域206a及び第2の遷移金属酸化物207aより高い第4の遷移金属酸化物高抵抗領域206bと第3の遷移金属酸化物207cとをプラズマ酸化によって同時に形成する。ここで、第5の遷移金属酸化物の酸化レートは、第2の遷移金属酸化物の酸化レートより大きいほうが望ましい。そのような材料を選ぶことにより、1回の酸化工程で図8及び図9に示す構造の抵抗変化層207および電流制御層206が形成できる。また、本実施形態では、抵抗変化層207および電流制御層206に同じ遷移金属の酸化物を用いたが、第5の遷移金属酸化物低抵抗領域206aの酸化レートが、第2の遷移金属酸化物207aの酸化レートより大きく、酸化後の第4の遷移金属酸化物高抵抗領域206bの抵抗値が第2の遷移金属酸化物207aの抵抗値より大きくなるような材料であればよい。図11に、プラズマ酸化で形成される第3の遷移金属酸化物207c及び第4の遷移金属酸化物高抵抗領域206bのレート曲線を示す。酸化される母体の第2の遷移金属酸化物207aの比抵抗は、2mΩcmである。ここでは、3種類の酸素含有率45atm、56atm、59atmの遷移金属酸化物に対する酸化時間秒;図11の横軸と、その酸化によって形成される、より酸素含有率の高い遷移金属酸化物の側壁膜厚nm;図11の縦軸の関係が示されている。本図に示される3種類の曲線から分かるように、プラズマ酸化によって形成される酸素含有率の高い遷移金属酸化物の膜厚図11の縦軸は、遷移金属酸化物の酸素含有率に依存する。例えば、酸素含有率が45atmの遷移金属酸化物の場合は、酸素含有率が59atmの遷移金属酸化物の場合に比べ、遷移金属酸化物の酸化膜厚が約1.5倍程度厚く形成される。つまり、本実施の形態では、酸化のターゲットとなる第5の遷移金属酸化物低抵抗領域206a及び第2の遷移金属酸化物207aの酸素含有率が、それぞれ、33~55atm、55~65atmであることから、同一の酸化時間であっても、第5の遷移金属酸化物低抵抗領域206aの側面部に形成される第4の遷移金属酸化物高抵抗領域206bの膜厚は、第2の遷移金属酸化物207aの側面部に形成される第3の遷移金属酸化物207cに比べ厚くなる。このため、第5の遷移金属酸化物低抵抗領域206aの平面方向の領域S5の面積つまり、低抵抗領域206aと第2の遷移金属酸化物207aとが接する面積は、第2の遷移金属酸化物207aの平面方向の領域S4の面積つまり、第2の遷移金属酸化物207aと第1の遷移金属酸化物207bとが接する面積に比べ小さくなる。なお、このようにして形成される第4の遷移金属酸化物高抵抗領域206b及び第3の遷移金属酸化物207cは、例えば、第1の遷移金属酸化物207bと同様の特性、つまり、TaOx3であり、その酸素含有率は68~75atmこの時x3の値は、2.1~3.0であり、その抵抗率は1E7mΩcm以上である。つまり、第4の遷移金属酸化物高抵抗領域206bの酸素含有率68~75atmは、第2の遷移金属酸化物207aの酸素含有率55~65atmより高く、第5の遷移金属酸化物低抵抗領域206aの酸素含有率33~55atmは、第2の遷移金属酸化物207aの酸素含有率55~65atmより低くするほうが望ましい。最後に、図10lに示す様に、上部電極208と下部電極205で挟持された抵抗変化層207及び電流制御層206を被覆し、500~1000nm厚の第2の層間絶縁層209形成し、図4b、図4cと同様の製造方法で、その第2のコンタクトホール210及び第2のコンタクトプラグ211を形成する。その後第2のコンタクトプラグ211を被覆して、第2の配線212を形成して、不揮発性記憶素子30が完成する。以上の製造方法とすることにより、第5の遷移金属酸化物低抵抗領域206aの平面方向の最大面積S5つまり、低抵抗領域206aと第2の遷移金属酸化物207aとが接する面積が第2の遷移金属酸化物207aの平面方向の最大面積S4つまり、第2の遷移金属酸化物207aと第1の遷移金属酸化物207bとが接する面積に比べ小さくなり、電流制御層206を通過し、第2の遷移金属酸化物207aの平面方向に電流密度が生じ、第2の遷移金属酸化物207aの中心部で電流密度が増加することから、第1の遷移金属酸化物207bに導電パスが容易に形成され、抵抗変化素子35の初期化電圧を低減することができ、低電圧での初期化が可能な不揮発性記憶素子が実現される。実施の形態4次に、本発明の実施の形態4における不揮発性記憶素子について説明する。[構成]図12は、本発明の実施の形態4における不揮発性記憶素子40の断面図である。図12に示すように、本実施の形態2の不揮発性記憶素子40は、抵抗変化型の不揮発性記憶素子であり、シリコンSi等の基板100、第1の配線101、第1の層間絶縁層102、第1のコンタクトプラグ104、抵抗変化素子45、第2の層間絶縁層108、第2のコンタクトプラグ110及び第2の配線111を備える。抵抗変化素子45は、下部電極105、抵抗変化層136及び上部電極107で構成される。抵抗変化層136は、下部電極105と上部電極107との間に介在され、両電極105及び107間に与えられる電気的信号に基づいて可逆的に抵抗値が変化するより具体的には、両電極105及び107間に与えられる電圧の極性に応じて高抵抗状態と低抵抗状態とを可逆的に遷移する層であり、第1の遷移金属酸化物116bで構成される第1の抵抗変化層1161と第2の遷移金属酸化物116aと第3の遷移金属酸化物116cとで構成される第2の抵抗変化層1162の少なくとも2層で構成される。図12において、図2aと同じ構成要素については同じ符号を用い、説明を省略する。なお、本実施の形態の不揮発性記憶素子を用いて実際のメモリセルを構成する場合、前記第1の配線101及び前記第2の配線111のいずれか一方はスイッチ素子ダイオードまたはトランジスタと接続されて、非選択時にはスイッチ素子がオフ状態となるよう設定される。また、スイッチ素子との接続においては、コンタクトプラグ104または110や配線101または111を介さず直接に不揮発性記憶素子の電極105または107と接続するような構成も可能である。図12に示すように、本実施の形態4の不揮発性記憶素子40と、本実施の形態1の不揮発性記憶素子10とは、第1の遷移金属酸化物116bで構成される第1の抵抗変化層1161と第2の遷移金属酸化物116a及び第3の遷移金属酸化物116cとから構成される第2の抵抗変化層1162の配置の違いにある。不揮発性記憶素子40においては、第1の抵抗変化層1161の上に、第2の抵抗変化層1162が配置され、抵抗変化層136を構成している。つまり、第3の遷移金属酸化物116cは、第1の抵抗変化層1161の第2の面ここでは、上面の少なくとも一部と接し、第2の遷移金属酸化物116aは、第1の抵抗変化層1161の第2の面ここでは、上面の残りの部分と接している。かかる構成によれば、酸素含有率の高い第1の遷移金属酸化物116b上に酸素含有率の低い第2の遷移金属酸化物116aを形成するため、第1の遷移金属酸化物116bの形成後に素子を大気に暴露しても、酸素含有率の高い第1の遷移金属酸化物116bの表面には自然酸化膜が形成されず、第1の遷移金属酸化物116bと第2の遷移金属酸化物116aとの接する面において自然酸化膜の影響を排除でき、第1の遷移金属酸化物116bの導電パスの形成を安定させることかが可能となる。[製造方法]図13aからdは本発明の実施の形態4における不揮発性記憶素子40の要部の製造方法を示す断面図である。これらを用いて、本実施の形態4の不揮発性記憶素子40の主要部の製造方法について説明する。また、図13a以前の工程は、図4a~eと同様であるので、説明を省略する。次に、図13aに示すように、下部電極105及び抵抗変化層136を形成する工程において、第1のコンタクトプラグ104を被覆して、第1の層間絶縁層102上に、後に下部電極105となる貴金属Pt、Ir、Paなど等で構成される導電層を形成する。続いて、下部電極105上に、第1の遷移金属酸化物116bで構成される第1の抵抗変化層1161を形成する。ここでは、タンタルターゲットを酸素ガス雰囲気中でスパッタリングする反応性スパッタ法で第1の遷移金属酸化物116bであるTaOx1を形成した。その酸素含有率は、68~71atmこの時x1の値は、2.1~2.5、その抵抗率は1E7mΩcm以上、膜厚は3~10nmである。第1の遷移金属酸化物116bの酸素含有率が高いことから、形成後に大気へ暴露しても自然酸化膜が形成されない。続いて、第1の遷移金属酸化物116b上に、第2の遷移金属酸化物116aを形成する。ここでは、タンタルターゲットをアルゴンと酸素ガス雰囲気中でスパッタリングする、いわゆる、反応性スパッタ法で第2の遷移金属酸化物116aであるTaOx2を形成した。その酸素含有率としては、55~65atmこの時x2の値は、1.22~1.86、その抵抗率は1~50mΩcm、膜厚は20~100nmである。続いて、第2の遷移金属酸化物116a上に上部電極107となるタンタル窒化物等で構成される20~100nm厚の導電層をスパッタ法で形成する。次に、図13bに示すように、抵抗変化素子45を形成する工程において、マスクを用いて、下部電極105、第1の抵抗変化層1161、第2の遷移金属酸化物116a及び上部電極107をパターニングし、第2の遷移金属酸化物116a、第1の抵抗変化層1161を下部電極105、上部電極107で挟持した構造を形成する。ここでは、同じマスクを用いて、一括してパターニングを行ったが、工程ごとにパターニングを行ってもかまわない。次に、図13cに示すように、第3の遷移金属酸化物116cを形成する工程において、パターニング後に露出した第2の遷移金属酸化物116aの側面に酸素含有率の高い第3の遷移金属酸化物116cをプラズマ酸化法あるいはRTO法により形成する。このようにして形成される第3の遷移金属酸化物116cは、例えば、第1の遷移金属酸化物116bと同様の特性、つまり、TaOx3であり、その酸素含有率は68~75atmこの時x3の値は、2.1~3.0であり、その抵抗率は1E7mΩcm以上である。また、第3の遷移金属酸化物116cの膜厚は、抵抗変化素子45の寸法の半分より少ない範囲である。このように、抵抗率の低い第2の遷移金属酸化物116aの側面部に抵抗率の高い第3の遷移金属酸化物116cを形成することにより、第2の遷移金属酸化物116aのリーク電流を抑制できる。ここで用いた、プラズマ酸化法あるいはRTO法は、酸素雰囲気中で350°C~500°Cの温度範囲とした。500°C以上の温度領域では、第1の遷移金属酸化物116b内の酸素が第2の遷移金属酸化物116aへ拡散する為、素子の抵抗変化特性へ与える影響が大きい。最後に、図13dに示す様に、抵抗変化層136を被覆して、500~1000nm厚の第2の層間絶縁層108を形成し、図4b、図4cと同様の製造方法で、その第2のコンタクトホール109及び第2のコンタクトプラグ110を形成する。その後第2のコンタクトプラグ110を被覆して、第2の配線111を形成して、不揮発性記憶素子40が完成する。以上の製造方法とすることにより、第1の遷移金属酸化物116b上に第2の遷移金属酸化物116aを形成できるため、第1の遷移金属酸化物116bを形成後に素子を大気に暴露しても、酸素含有率の高いつまり、酸素不足度の低い第1の遷移金属酸化物116bの表面には自然酸化膜が形成されず、第1の遷移金属酸化物116bと第2の遷移金属酸化物116aとの接する面において自然酸化膜の影響を排除でき、第1の遷移金属酸化物116bの導電パスの形成を安定させるが可能となる。実施の形態5次に、本発明に係る不揮発性記憶装置の実施の形態について説明する。[構成]図14は、本発明の実施の形態5における不揮発性記憶装置400の構成を示すブロック図である。この不揮発性記憶装置400は、実施の形態1~4のいずれかにおける不揮発性記憶素子本図では可変抵抗の記号で表現されているを記憶素子として有する記憶装置であり、半導体基板上にメモリ本体部401を備えている。このメモリ本体部401は、マトリクス状に配置された複数の1T1R型のメモリセルを有するメモリセルアレイ402と、行選択回路408、ワード線ドライバWLD及びソース線ドライバSLDから構成される行ドライバ407と、列選択回路403と、情報の書き込みを行うための書き込み回路406と、選択ビット線に流れる電流量を検出し、データ1または0の判別を行うセンスアンプ404と、端子DQを介して入出力データの入出力処理を行うデータ入出力回路405とを具備している。また、この不揮発性記憶装置400は、書き込み用電源411として低抵抗LR化用電源412及び高抵抗HR化用電源413を備えている。ここで低抵抗LR化とは、不揮発性記憶素子より厳密には、不揮発性記憶素子が有する抵抗変化素子を高抵抗状態から低抵抗状態へ移行させることを意味し、高抵抗HR化とは、不揮発性記憶素子より厳密には、不揮発性記憶素子が有する抵抗変化素子を低抵抗状態から高抵抗状態へ移行させることを意味している。LR化用電源412の出力V2は行ドライバ407に供給され、HR化用電源413の出力V1は書き込み回路406に供給される。さらに、この不揮発性記憶装置400は、外部から入力されるアドレス信号を受け取るアドレス入力回路409と、外部から入力されるコントロール信号に基づいて、メモリ本体部401の動作を制御する制御回路410とを備えている。メモリセルアレイ402は、不揮発性記憶素子とスイッチ素子の一例であるトランジスタとが直列に接続されて構成される1T1R型メモリセルが複数個、2次元状に配置されてなるものであり、本実施の形態では、半導体基板の上に形成された、互いに交差するように配列された複数のワード線WL0,WL1,WL2,...及びビット線BL0,BL1,BL2,...と、これらのワード線WL0,WL1,WL2,...間に設けられたソース線SL0,SL2,...と、これらのワード線WL0,WL1,WL2,...及びビット線BL0,BL1,BL2,...の交点に対応してそれぞれ設けられた複数のNMOSトランジスタN11,N12,N13,N21,N22,N23,N31,N32,N33,...以下、トランジスタN11,N12,...と表すと、トランジスタN11,N12,...と1対1に直列接続された複数の不揮発性記憶素子R11,R12,R13,R21,R22,R23,R31,R32,R33、以下、不揮発性記憶素子R11,R12,...と表すとを備えている。これらのワード線WL0,WL1,WL2,...、ビット線BL0,BL1,BL2,...、ソース線SL0,SL02,...、トランジスタN11,N12,...、及び不揮発性記憶素子R11,R12,...のそれぞれによって、マトリクス状に配置された複数の1T1R型のメモリセルM11,M12,M13,M21,M22,M23,M31,M32,M33,...以下、メモリセルM11,M12,...と表すが構成されている。図14に示すように、トランジスタN11,N21,N31,...のゲートはワード線WL0に、トランジスタN12,N22,N32,...のゲートはワード線WL1に、トランジスタN13,N23,N33,...のゲートはワード線WL2に、それぞれ接続されている。また、トランジスタN11,N21,N31,...及びトランジスタN12,N22,N32,...は互いに共通接続されてソース線SL0に接続され、トランジスタN13,N23,N33,...及びトランジスタN14,N24,N34,...は同じくソース線SL2に接続されている。また、不揮発性記憶素子R11,R12,R13,...の一方の端子はビット線BL0に、不揮発性記憶素子R21,R22,R23,...の一方の端子はビット線BL1にそれぞれ接続されている。同様にして、不揮発性記憶素子R31,R32,R33,...の一方の端子はビット線BL2に接続されている。なお、図14では、不揮発性記憶素子は、可変抵抗の記号で表現されている。その可変抵抗の記号における矢印の向きは、その向きに矢印の後端を基準に矢印の先端に正の電圧が印加されたときに、その不揮発性記憶素子が低抵抗状態から高抵抗状態に変化することを示している。上記実施の形態における不揮発性記憶素子では、第2の抵抗変化層1162、1262及び2072矢印の後端を基準に第1の抵抗変化層1161及び2071矢印の先端に対して正の電圧が印加されたときに、その不揮発性記憶素子が低抵抗状態から高抵抗状態に変化する。アドレス入力回路409は、外部回路図示せずからアドレス信号を受け取り、このアドレス信号に基づいて行アドレス信号を行選択回路408へ出力するとともに、列アドレス信号を列選択回路403へ出力する。ここで、アドレス信号は、複数のメモリセルM11,M12,...のうちの選択される特定のメモリセルのアドレスを示す信号である。また、行アドレス信号はアドレス信号に示されたアドレスのうちの行のアドレスを示す信号であり、列アドレス信号は同じく列のアドレスを示す信号である。なお、これら行選択回路408及び列選択回路403は、メモリセルアレイ402が具備する複数のメモリセルM11等の中から少なくとも一つのメモリセルを構成するトランジスタN11等のゲートに電圧パルスを印加することで、少なくとも一つのメモリセルを選択する本発明に係る選択回路の一例である。制御回路410は、情報の書き込みサイクルにおいては、データ入出力回路405に入力された入力データDinに応じて、書き込み用電圧の印加を指示する書き込み信号を書き込み回路406へ出力する。他方、情報の読み出しサイクルにおいて、制御回路410は、読み出し動作を指示する読み出し信号をセンスアンプ404へ出力する。行選択回路408は、アドレス入力回路409から出力された行アドレス信号を受け取り、この行アドレス信号に応じて、複数のワード線WL0,WL1,WL2,...のうちの何れかを選択する。行ドライバ407は、行選択回路408の出力信号に基づいて、行選択回路408によって選択されたワード線に対して、所定の電圧を印加する。同様に、行選択回路408は、アドレス入力回路409から出力された行アドレス信号を受け取り、この行アドレス信号に応じて、複数のソース線SL0,SL2,...のうちの何れかを選択する。行ドライバ407は、行選択回路408の出力信号に基づいて、行選択回路408によって選択されたソース線に対して、所定の電圧を印加する。また、列選択回路403は、アドレス入力回路409から出力された列アドレス信号を受け取り、この列アドレス信号に応じて、複数のビット線BL0,BL1,BL2,...のうちの何れかを選択し、その選択されたビット線に対して、書き込み用電圧または読み出し用電圧を印加する。書き込み回路406は、本発明に係る選択回路で選択されたメモリセルを構成するトランジスタを介して当該メモリセルを構成する不揮発性記憶素子に書き込み用の電圧パルスを印加する回路であり、本実施の形態では、制御回路410から出力された書き込み信号を受け取った場合、列選択回路403に対し、選択されたビット線に対する書き込み用電圧の印加を指示する信号を出力する。なお、書き込みには、不揮発性記憶素子を高抵抗状態から低抵抗状態に変化させる低抵抗化LR化書き込み0書き込みと、その逆に、不揮発性記憶素子を低抵抗状態から高抵抗状態に変化させる高抵抗化HR化書き込み1書き込みとが含まれる。また、センスアンプ404は、情報の読み出しサイクルにおいて、読み出し対象となる選択ビット線に流れる電流量を検出し、データ1または0の判別を行う。その結果得られた出力データDOは、データ入出力回路405を介して、外部回路へ出力される。[動作]次に、以上のように構成された不揮発性記憶装置400の動作について、情報を書き込む場合の書き込みサイクルと情報を読み出す場合の読み出しサイクルとに分けて説明する。図15a~cは、本発明の実施の形態における不揮発性記憶装置400の動作例を示すタイミングチャートである。なお、ここでは、抵抗変化層が高抵抗状態の場合を情報1に、低抵抗状態の場合を情報0にそれぞれ割り当てると定義して、その動作例を説明する。また、以下の説明では、図14におけるメモリセルM11が選択されたものとし、当該選択されたメモリセルM11について情報の書き込み及び読み出しをする場合のみについて示す。なお、以下において、電圧V1及びV2はそれぞれHR化用電源413及びLR化用電源412で発生される電圧であり、また、電圧Vreadはセンスアンプ404で発生される読み出し用電圧、電圧VDDは不揮発性記憶装置400に供給される電源電圧である。図15aに示すメモリセルM11に対する情報0書き込みサイクルにおいては、最初に、列選択回路403及び行選択回路408は行選択回路408は行ドライバ407を介して、それぞれ、選択ビット線BL0及びソース線SL0を電圧V2例えば2.2Vに設定する。そして、行選択回路408は、行ドライバ407を介して、選択するワード線WL0を電圧VDD例えば2.2Vに設定し、選択メモリセルM11のNMOSトランジスタN11をオンする。次に、書き込み回路406は、列選択回路403を介して、選択ビット線BL0を所定期間だけ電圧0Vに設定し、その後再度電圧V2に設定することで、書き込み用の電圧パルスを出力する。この段階で、不揮発性記憶素子の下部電極と上部電極との間に書き込み用電圧が印加され、不揮発性記憶素子R11が高抵抗状態から低抵抗状態へ移行する。その後、行選択回路408は、行ドライバ407を介して、ワード線WL0を電圧0Vに設定し、NMOSトランジスタN11をオフして、情報0の書き込みが完了する。また、図15bに示すメモリセルM11に対する情報1書き込みサイクルにおいては、最初に、列選択回路403及び行選択回路408は行選択回路408は行ドライバ407を介して、それぞれ、選択ビット線BL0及びソース線SL0を電圧0Vに設定する。そして、行選択回路408は、行ドライバ407を介して、選択するワード線WL0を電圧VDD例えば2.2Vに設定し、選択メモリセルM11のNMOSトランジスタN11をオンする。次に、書き込み回路406は、列選択回路403を介して、選択ビット線BL0を所定期間だけ電圧V1例えば2.2Vに設定し、再度電圧0Vに設定する。この段階で、不揮発性記憶素子の下部電極と上部電極との間に書き込み用電圧が印加され、不揮発性記憶素子R11が低抵抗状態から高抵抗状態へ移行する。その後、行選択回路408は、行ドライバ407を介して、ワード線WL0を電圧0Vに設定し、NMOSトランジスタN11をオフして、情報1の書き込みが完了する。図15cに示すメモリセルM11に対する情報の読み出しサイクルにおいては、最初に、列選択回路403及び行選択回路408は行選択回路408は行ドライバ407を介して、それぞれ、選択ビット線BL0及びソース線SL0を電圧0Vに設定する。次に、行選択回路408は、行ドライバ407を介して、選択するワード線WL0を電圧VDDに設定し、選択メモリセルM11のNMOSトランジスタN11をオンする。次に、センスアンプ404は、列選択回路403を介して、選択ビット線BL0を所定期間だけ読出し電圧Vreadに設定し、選択メモリセルM11に流れる電流値を検出することで、情報0または情報1の判別を行う。その後、行選択回路408は、行ドライバ407を介して、ワード線WL0を電圧0Vに設定し、NMOSトランジスタN11をオフして、情報の読み出し動作を完了する。実施の形態6次に、本発明に係る不揮発性記憶素子の設計支援方法の実施の形態について説明する。図16は、本発明の実施の形態6における不揮発性記憶素子の設計支援方法に関する全体的な手順を示すフローチャートであり、図17は、図16におけるステップ10の詳細な手順を示すフローチャートである。この設計支援方法では、実施の形態1~4で開示された不揮発性記憶素子の設計を支援する方法であり、より詳しくは、設計の対象となる不揮発性記憶素子に要求される初期化電圧が入力として与えられると、その要求を満たす第2の遷移金属酸化物の平面方向の寸法より詳しくは、第2の遷移金属酸化物と第1の抵抗変化層との接触面積を決定する方法である。図16に示されるように、予め、図3aに示されるような依存関係、つまり、第2の遷移金属酸化物の平面方向の寸法あるいは面積と、そのような第2の遷移金属酸化物を有する不揮発性記憶素子の初期化電圧との依存関係を算出しておくS10。次に、設計の対象となる不揮発性記憶素子に要求される初期化電圧を受け付けるS11。そして、ステップS10で算出された依存関係を参照することで、いま受け付けた初期化電圧に対応する第2の遷移金属酸化物の平面方向の寸法を特定するS12。最後に、いま特定された寸法を出力するS13。ここで、上記依存関係の算出S10は、より詳しくは、図17に示される手順で実現される。つまり、予め、第2の遷移金属酸化物の平面方向の寸法が異なる複数の不揮発性記憶素子を製造しておくS20。次に、製造された複数の不揮発性記憶素子を初期化することで、各不揮発性記憶素子の初期化電圧を計測するS21。最後に、それら複数の不揮発性記憶素子について、第2の遷移金属酸化物の平面方向の寸法と初期化電圧とを対応づけてプロットすることで、第2の遷移金属酸化物の平面方向の寸法と、そのような第2の遷移金属酸化物を有する不揮発性記憶素子の初期化電圧との依存関係を決定するS22。なお、このような設計支援方法は、コンピュータで実行されるプログラムとして実現することもできる。具体的には、コンピュータに備えられたプロセッサは、設計支援用プログラムを実行することによって、複数の不揮発性記憶素子について、第2の遷移金属酸化物の平面方向の寸法と初期化電圧との対をキーボード等の入力装置を介してユーザから取得し、取得したデータを上記依存関係としてハードディスク等の記憶装置に格納しておいたうえでS10、設計の対象となる不揮発性記憶素子に要求される初期化電圧を、キーボード等の入力装置を介してユーザから受け付けS11、記憶装置に格納されている依存関係を参照することで、いま受け付けた初期化電圧に対応する第2の遷移金属酸化物の平面方向の寸法を特定しS12、特定した寸法をディスプレイ等に出力するS13。なお、依存関係については、プロセッサは、ユーザから入力された第2の遷移金属酸化物の平面方向の寸法と初期化電圧との対を用いて最小2乗法等で算出した近似曲線を上記依存関係として記憶装置に格納してもよい。以上、本発明に係る不揮発性記憶素子、不揮発性記憶装置及び不揮発性記憶素子の設計支援方法について、実施の形態に基づいて説明したが、本発明は、これらの実施の形態に限定されるものではない。こられの実施の形態に対して当業者が思いつく各種変形を施して得られる形態や、これらの実施の形態における構成要素を任意に組み合わせて実現される形態も本発明に含まれる。たとえば、実施の形態3では、実施の形態1における不揮発性記憶素子10に電流制御層206を付加した不揮発性記憶素子30が示されたが、電流制御層を付加した不揮発性記憶素子の構造としては、この構造に限られない。本発明は、実施の形態2における不揮発性記憶素子20に電流制御層を付加した構造であってもよい。その場合には、電流制御層の構造として、その中心側に高抵抗領域を配置し、その周縁側に低抵抗領域を配置すればよい。また、本発明に係る不揮発性記憶素子が有する抵抗変化素子の断面電流が流れる向きと直交する断面における形状は、正方形であったが、本発明は、この形状に限られず、長方形、円形、楕円等のいかなる形状であってもよい。第2~第4の遷移金属酸化物の断面についても同様である。第2の抵抗変化層の一部中心側又は周縁側が酸化されている限り、そうでない場合に比べて、第2の抵抗変化層から第1の抵抗変化層に流れる電流の電流密度が増加するので、本発明の効果が発揮されるからである。また、本発明に係る不揮発性記憶素子では、第2の遷移金属酸化物及び第3の遷移金属酸化物は、第1の抵抗変化層の底面に接していたが、第1の抵抗変化層の上面又は下面のいずれに接していてもよい。ここでいう、第1の抵抗変化層の底面とは、第1の抵抗変化層の上面及び下面のうち、第2の抵抗変化層と接する面のことである。また、本発明に係る不揮発性記憶素子を構成する遷移金属酸化物としては、TaOに限られず、NiO、TiO2、HfO2、ZrO2等のいずれの遷移金属酸化物であってもよい。"