不揮発性半導体メモリセルを有するメモリ部と、非可逆的に物理状態が変化する消去設定部と、前記消去設定部の前記物理状態に応じて、前記メモリ部に記憶されている全データを消去する消去処理を行うメモリコントローラと、を具備することを特徴とするメモリ装置。前記消去設定部が分圧された電圧信号を出力する分圧回路を有し、前記メモリコントローラが、前記消去設定部の前記物理状態を前記電圧信号にもとづき判定する判定部を有することを特徴とする請求項1に記載のメモリ装置。前記判定部が、前記分圧された電圧信号が変化したと判定した場合に、前記メモリコントローラが、前記消去処理を行うことを特徴とする請求項2に記載のメモリ装置。前記分圧回路が、第1の抵抗と、第2の抵抗と、前記第1の抵抗と前記第2の抵抗とを接続するとともに切断または切除が可能な配線部と、を有することを特徴とする請求項3に記載のメモリ装置。前記配線部とともに、前記第1の抵抗または前記第2の抵抗の少なくともいずれが、切除可能であることを特徴とする請求項4に記載のメモリ装置。前記消去設定部の前記物理状態が外部から観察可能であることを特徴とする請求項1から請求項5のいずれか1項に記載のメモリ装置。本発明の実施形態は、利便性の高いデータ漏洩防止機能を有するメモリ装置を提供することを目的とする。本発明の一態様のメモリ装置は、不揮発性半導体メモリセルを有するメモリ部と、非可逆的に物理状態が変化する消去設定部と、前記消去設定部の前記物理状態に応じて前記メモリ部に記憶されている全データを消去する消去処理を行うメモリコントローラと、を具備する。<第1実施形態>以下、本発明の第1実施形態のメモリ装置であるメモリカード2について説明する。図1に示すように、メモリカード2は、ホスト3とメモリシステム1を構成する。ホスト3は、パソコンまたはデジタルカメラ等であり、メモリカード2は、ホスト3と着脱可能に接続される、例えば、SDメモリカード登録商標である。なお、メモリ装置は、ホストの内部に収納されホストの起動データ等を記憶する、いわゆるエンベデッドタイプまたは半導体ディスクドライブ:SSD等の形態であってもよい。図1に示すように、メモリカード2は、メモリコントローラ10とメモリ部12と消去設定部20とを有する。メモリコントローラ10はメモリカード2全体の制御を行うCPUを有する。メモリ部12は不揮発性半導体メモリ部である。そして、消去設定部20は、メモリカード2から抜き取り可能な配線部であるピン22を有する。図2および図3に示すように、メモリカード2を廃棄するときに、ピン22はメモリカード2から抜き取られる。言い換えればピン22は切除される、すなわち、消去設定部20は、ピン有からピン無という物理状態の変化により、消去設定される。抜き取られたピン22はメモリカード2に再挿入不可能であり、一度、消去設定された消去設定部20を、もとの物理状態には戻すことはできない。すなわち、消去設定部20は非可逆的に物理状態が変化する。そして、後に詳述するように、消去設定部20が物理的変化により消去設定されたメモリカード2は、データ漏洩を防止することができる。図1に示すように、ホスト3と接続されると、VDDライン25およびGNDライン26を介して、メモリカード2のメモリコントローラ10およびメモリ部12だけでなく、消去設定部20にも電圧Vの電力が供給される。ホスト3からのデータは、データバス信号としてメモリコントローラ10を介してデータ記憶領域13に記憶される。またホスト3からのデータ読み出し信号コマンド等は制御信号としてメモリコントローラ10を介してメモリ部12に伝達される。メモリ部12は、書き込み/読み出し処理状態にあることを示すBUSY信号BY信号または処理受付可能状態であることを示すREADY信号RD信号を、メモリコントローラ10を介してホスト3に伝達する。メモリ部12は、多数の不揮発性半導体メモリセルであるNAND型メモリセルからなる。そして、メモリ部12はデータを記憶するデータ記憶領域13と、データ記憶領域13に記憶されるデータを管理する情報を記憶する管理領域14と、を有する。管理領域14には、例えば、FATFileAllocationTablesまたはNTSFNTFileSystem等のファイル管理テーブルが記憶されている。ホスト3から、通常のデータ消去処理コマンドが制御信号として入力されると、メモリコントローラ10は、データ記憶領域13に記憶されているデータではなく、管理領域14に記憶されているファイル管理テーブルの消去処理するデータの管理情報のみを消去する。これはデータ記憶領域13に記憶されているデータを、実際に消去処理するには長時間を要するためである。しかし、使用者は、ファイル管理テーブルにもとづいてデータ記憶領域13に記憶されているデータを把握しているため、データは消去されたように認識される。メモリカード2の消去設定部20は、第1の抵抗21と、第2の抵抗23と、第1の抵抗21と、第2の抵抗23とを接続する配線部であるピン22と、を有する分圧回路である。ピン22は、少なくとも一部が、第1の抵抗21と第2の抵抗23とを接続する導体からなり、中点24よりも第2の抵抗23側に配設されている。第1の抵抗21の一端部はVDDライン25と接続されており、第2の抵抗23の一端部はGNDライン26と接続されている。そして分圧された電圧信号、すなわち、分圧回路の中点24の電圧が、CONERASE信号として、メモリコントローラ10の判定部である判定回路11に入力されている。なお、図1等では判定回路11をメモリコントローラ10の一部の構成要素として図示しているが、判定回路11の一部はメモリコントローラ10を構成するCPUに読み込まれ動作するプログラムであってもよいし、判定回路11の他の一部はメモリコントローラ10の外部の回路であってもよい。図2および図3に示すように、使用者は、メモリカード2の外面に一部が露出しているピン22を、抜き取ることができる。なお、ピン22は少なくとも外面に露出している一部は非導電体であることが好ましい。すなわち、ピン22は、導電体で構成される部分と非導電体で構成される部分とを有していたり、外面に露出している部分は非導電体でコーティングされていたりすることが好ましい。抜き取られるとピン22は弾性力により大きく変形するために、使用者はピン22をメモリカード2に再挿入することできない。また、メモリカード2のピン22の有無、すなわち消去設定部20の物理状態は外部から観察可能である。なお、通常使用時においては、ピン22が、例えばメモリカード2に貼付したラベルの下にあり、外部から観察不可能であってもよい。廃棄時には、まずラベルが剥がされるために、ピン22の有無が確認可能となる。ここで、メモリカード2の消去動作について説明する。通常状態、すなわち、消去設定部20が消去設定されていないピン22がある状態では、判定回路11に入力されているCONERASE信号は、例えば、第1の抵抗21の抵抗値R1が5MΩ、第2の抵抗23の抵抗値R2が1MΩの場合、電圧が、V×1/6のLレベルである。なお、通常状態において、消去設定部20での電力消費を低減するために、第1の抵抗21の抵抗値R1および第2の抵抗23の抵抗値R2は、例えば0.5MΩ以上の高抵抗値であることが好ましい。メモリコントローラ10の判定回路11はCONERASE信号が、Lレベルであることを検知すると、廃棄状態ではないと判定する。このため、メモリコントローラ10は特別な処理は行わない。そして、使用者はメモリカード2を廃棄処理するときに、ピン22を抜き取るだけでよい。すなわち、ホスト3から送信した全データ消去処理コマンドにより、メモリ部12の全データ管理情報データ記憶領域に記憶されたデータを消去する必要はない。このためメモリカード2のデータ漏洩防止機能は利便性が高い。すなわち、破棄されたメモリカード2が悪意のある第三者に拾得され、データを閲覧される可能性は否定できない。しかし破棄されたメモリカード2の殆どはデータ漏洩することなく処分される。メモリカード2は、第三者に拾得され、データを閲覧するために、ホストに接続されたときに、はじめてデータ漏洩防止機能を発揮する。すなわち、図2に示すように、ピン22が抜き取られたメモリカード2がホストに接続された場合、判定回路11に入力されるCONERASE信号は、電圧がVのHレベルである。CONERASE信号のLレベルとHレベルとは、第1の抵抗21の抵抗値R1と第2の抵抗23の抵抗値R2との関係によって決まる。レベル差を大きくするためには、R1>>R2であることが好ましい。メモリコントローラ10の判定回路11はCONERASE信号が、変化したことを検知することにより、メモリカード2が廃棄状態にあると判定する。なお、判定回路11は、CONERASE信号が、Hレベルであることを検知してもよいが、Lレベルではないこと、すなわち変化したことを検知することが好ましい。判定回路11が廃棄状態と判定すると、メモリコントローラ10はメモリ部12に記憶されている全データを消去する全消去処理を自動的に行う。このため、メモリカード2がホストに接続されても、メモリ部12に記憶されているデータが読み出されることはない。メモリコントローラ10が行う全消去処理は、1回の内部コマンド発行により行う処理でもよいし、管理領域14に記憶されている管理情報をもとに複数回の内部コマンド発行により行う処理であってもよい。以上の説明のように、メモリカード2は利便性の高いデータ漏洩防止機能を有する。すなわち、メモリカード2のデータ漏洩防止機能は漏洩可能性があったとき、すなわち、廃棄されたメモリカード2がホストに接続されたときに、はじめて機能する。このため、使用者は廃棄前に長時間を要する全データを消去する消去処理を行う必要がないが、メモリカード2に記憶されていたデータが漏洩することはない。また、メモリカード2のピン22の有無は外部から観察可能であるために、使用者はメモリカード2の消去設定部20が、消去設定されていることを確実に確認できる。<第1実施形態の変形例>以下、図面を参照して本発明の第1実施形態の変形例のメモリカード2Aおよび2Bについて説明する。メモリカード2A、2Bは、第1実施形態のメモリカード2と類似しているため同じ構成要素の説明は省略する。図4Aに示すように第1実施形態の変形例1のメモリカード2Aの消去設定部20Aの第1の抵抗21と第2の抵抗23とを接続する配線部22Aは、誤消去防止ノッチ30とワイヤ31により接続されている。メモリカード2Aの側面にある誤消去防止ノッチ30は、通常使用時、下にスライドすることによりデータの削除/上書きを禁止する部材である。誤消去防止ノッチ30の位置はホスト3が物理的に検出しており、メモリカード2Aの内部の電気回路とは接続されていない。図4Bに示すように、廃棄時に、誤消去防止ノッチ30を取り外すことにより、ワイヤ31により誤消去防止ノッチ30と接続されている配線部22Aは切断される。なお、図4Bでは、ワイヤ31および配線部22Aは、メモリカード2A内部にあるが、メモリカード2Aから分離されてもよい。すなわち、ワイヤ31および配線部22Aは、誤消去防止ノッチ30とともにメモリカード2Aとは別体のものとして切除されてもよい。すなわち、メモリカード2Aにおいては、消去設定部20Aの消去設定は誤消去防止ノッチ30を用いて行われ、物理的に切断された配線部22Aを再接続することはできない。また消去設定の有無は、誤消去防止ノッチ30の状態から判断可能である。一方、図5Aに示すように第1実施形態の変形例2のメモリカード2Bの消去設定部20Bの配線部22Bは、筐体の一部が物理的に切除可能な部位、すなわち切除可能部35に配設されている。切除可能部35は、例えば筐体を構成する樹脂等が他の領域よりも薄く形成されている。図5Bに示すように、廃棄時には、配線部22Bは切断され切除可能部35は切除され、切り欠き部35Aが形成される。すなわち、メモリカード2Bにおいては、消去設定部20Bの消去設定は切除可能部35を用いて行われ、切断された配線部22Bを再接続することはできない。また消去設定の有無は、切除可能部35の状態から判断可能である。変形例1のメモリカード2Aおよび変形例2のメモリカード2Bは、第1実施形態のメモリカード2と同様の効果を有する。すなわち、分圧回路の配線部22A、22Bが切断/切除されると、CONERASE信号が、Hレベルとなる。このためホストに接続されるとメモリコントローラ10が全消去処理を行うため、メモリ部12に記憶されているデータが読み出されることはない。以上の説明のように、メモリカードの消去設定部の構成は、非可逆的に物理状態が変化する構成であればよい。<第2実施形態>以下、図面を参照して本発明の第2実施形態のメモリカード2Cについて説明する。メモリカード2Cは、第1実施形態のメモリカード2等と類似しているため同じ構成要素の説明は省略する。図6に示すようにメモリカード2Cの消去設定部20Cは、配線部22Cと第2の抵抗23とを有する切除可能部36が、切除可能である。廃棄時に、切除可能部35が切除されると、配線部22Cは切断されるとともに、配線部22Cは第2の抵抗23とともにメモリカード2Cとは別体となる。するとCONERASE信号はL1レベルから、電圧VのH1レベルに変化する。判定回路11Cは、CONERASE信号が、抵抗値R2のときのL1レベルでない場合には廃棄状態にあると判定する。例えば、判定回路11Cは、CONERASE信号が抵抗値R2のときのL1レベルに対して±10の範囲外の電圧信号では廃棄状態にあると判定する。メモリカード2Cでは、万が一、技術スキルの非常に高い第三者が消去設定部20Cをもとの状態に戻そうとしても、第三者は第2の抵抗23の抵抗値R2を知らない。そして、第三者が第2の抵抗23を使用しないで消去設定部20Cを再結線しようとした場合はもちろん、抵抗値の異なる抵抗を、第2の抵抗23として再結線しようとした場合にも、メモリカード2Cは、ホストに接続されるとメモリコントローラ10が全消去処理を行う。なお、切除可能部35が、第2の抵抗23だけでなく第1の抵抗21も含んでいてもよいし、第1の抵抗21だけを含んでいてもよい。すなわち、配線部22Cとともに、第1の抵抗21または第2の抵抗23の少なくともいずれが、切除可能であればよい。メモリカード2Cはメモリカード2等が有する効果を有し、よりセキュリテイが高い。<第3実施形態>以下、図面を参照して本発明の第3実施形態のメモリカード2Dについて説明する。メモリカード2Dは、第1実施形態のメモリカード2等と類似しているため同じ構成要素の説明は省略する。図7に示すように、メモリカード2Dの消去設定部20Dにおいては、切断または切除が可能な配線部であるピン22Dが、中点24よりも第1の抵抗21側に配設されている。このため、配線部22Dが切断または切除されると、CONERASE信号はH2レベルから、L2レベルに変化する。例えば、第1の抵抗21の抵抗値R1が1MΩ、第2の抵抗23の抵抗値R2が5MΩの場合、H2レベルの電圧は、V×1/6であり、L2レベルの電圧は0Vである。判定回路11Dは、CONERASE信号が、H2レベルであることを検知すると、廃棄状態ではないと判定する。このため、メモリコントローラ10は特別な処理は行わない。一方、判定回路11DはCONERASE信号が、H2レベルではないことを検知することにより、メモリカード2が廃棄状態にあると判定する。判定回路11Dが廃棄状態と判定すると、メモリコントローラ10Dはメモリ部12に記憶されている全データを消去する全消去処理を行う。メモリカード2Dはメモリカード2等と同様の効果を有する。なお、メモリカード2Dの消去設定部20Dの消去設定方法は、既に説明した第1実施形態の変形例1、2と同じでもよい。また第2実施形態と同じように、配線部とともに、第1の抵抗21または第2の抵抗23の少なくともいずれが、切除可能であってもよい。本発明の実施形態および変形例を説明したが、この実施形態等は、例として提示したものであり、発明の範囲を限定することは意図していない。実施形態等は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。実施形態等は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。