"直流入力電圧Viが入力される直流電源入力部と、磁気的に結合された1次巻線np及び2次巻線nsを少なくとも備えたトランスTと、前記直流電源入力部の両端に接続され、前記1次巻線npとインダクタLrと第1のスイッチング素子Q1とが直列に接続された第1の直列回路と、前記第1のスイッチング素子Q1の両端、または前記1次巻線npとインダクタLrとの直列回路の両端に接続され、第2のスイッチング素子Q2とキャパシタCrとが直列に接続された第2の直列回路と、前記第1のスイッチング素子Q1を所定時間オンさせた後、前記第2のスイッチング素子Q2を所定時間オンさせるスイッチング制御回路と、前記2次巻線nsから出力される交流電圧を整流平滑して負荷へ出力電圧Voを出力する第1の整流平滑回路と、を備えたスイッチング電源装置であって、前記負荷に流れる負荷電流を直接に又は間接に検出して前記負荷が軽負荷状態であるか否かを検知する軽負荷検知手段を備え、前記スイッチング制御回路は、前記第1のスイッチング素子のオン時間を制御する第1のスイッチング制御回路と、前記第1のスイッチング素子Q1のオン時間ton1に対する前記第2のスイッチング素子Q2のオン時間ton2の比率であるオン時間比率Daが前記負荷電流の変化に対してほぼ一定となるように前記第2のスイッチング素子Q2のオン時間を制御する第2のスイッチング制御回路とで構成され、通常負荷状態では、前記第1のスイッチング素子Q1と前記第2のスイッチング素子Q2とが相補的にオンオフを繰り返す電流連続モードで動作し、前記軽負荷検知手段が軽負荷状態を検知したときは、前記第2のスイッチング素子Q2のターンオフから、前記第1のスイッチング素子Q1のターンオンまでの間にトランスに電流が流れない電流停止期間が存在する電流不連続モードで動作することを特徴とするスイッチング電源装置。直流入力電圧Viが入力される直流電源入力部と、磁気的に結合された1次巻線np及び2次巻線nsを少なくとも備えたトランスTと、前記直流電源入力部の両端に接続された第1のスイッチング素子Q1と第2のスイッチング素子Q2とが直列に接続された第1の直列回路と、前記第2のスイッチング素子Q2の両端に接続され、前記1次巻線npとインダクタLrとキャパシタCrとが直列に接続された第2の直列回路と、前記第1のスイッチング素子Q1を所定時間オンさせた後、前記第2のスイッチング素子Q2を所定時間オンさせるスイッチング制御回路と、前記2次巻線nsから出力される交流電圧を整流平滑して負荷へ出力電圧Voを出力する第1の整流平滑回路と、を備えたスイッチング電源装置であって、前記負荷に流れる負荷電流を直接に又は間接に検出して前記負荷が軽負荷状態であるか否かを検知する軽負荷検知手段を備え、前記スイッチング制御回路は、前記第1のスイッチング素子のオン時間を制御する第1のスイッチング制御回路と、前記第1のスイッチング素子Q1のオン時間ton1に対する前記第2のスイッチング素子Q2のオン時間ton2の比率であるオン時間比率Daが前記負荷電流の変化に対してほぼ一定となるように前記第2のスイッチング素子Q2のオン時間を制御する第2のスイッチング制御回路とで構成され、通常負荷状態では、前記第1のスイッチング素子Q1と前記第2のスイッチング素子Q2とが相補的にオンオフを繰り返す電流連続モードで動作し、前記軽負荷検知手段が軽負荷状態を検知したときは、前記第2のスイッチング素子Q2のターンオフから、前記第1のスイッチング素子Q1のターンオンまでの間にトランスに電流が流れない電流停止期間が存在する電流不連続モードで動作することを特徴とするスイッチング電源装置。前記トランスTは第1の駆動巻線nb1を備え、前記第1の駆動巻線nb1に、前記スイッチング制御回路に対して直流電源電圧を供給する第2の整流平滑回路を設けた、請求項1又は2に記載のスイッチング電源装置。前記第2のスイッチング素子Q2がターンオフして前記トランスの巻線電圧が反転するタイミングを検出するタイミング検出手段と、出力電圧を検出して制御するための帰還信号を発生する帰還回路とを備え、前記第1のスイッチング制御回路は、前記タイミング検出手段により検出されたタイミングに僅かに遅れて第1のスイッチング素子をターンオンさせ、前記帰還信号の電圧に応じた時間Q1のオン時間の経過後にターンオフさせる回路である、請求項1乃至3の何れかに記載のスイッチング電源装置。前記タイミング検出手段は、前記トランスの巻線電圧の両端に生じる電圧変化を検出するものである、請求項4に記載のスイッチング電源装置。前記タイミング検出手段は、前記第1のスイッチング素子Q1または前記第2のスイッチング素子Q2の少なくとも一方のドレイン-ソース間電圧の変化を検出するものである、請求項4に記載のスイッチング電源装置。前記タイミング検出手段は、前記第1のスイッチング素子Q1または前記第2のスイッチング素子Q2の少なくとも1つのドレイン電流又はソース電流の変化を検出するものである、請求項4に記載のスイッチング電源装置。前記タイミング検出手段は、前記第1の駆動巻線nb1の両端に生じる電圧変化を検出するものである、請求項4に記載のスイッチング電源装置。前記トランスTは第2の駆動巻線nb2を備え、前記第1のスイッチング素子Q1と前記第2のスイッチング素子Q2との接続点と前記第2の駆動巻線nb2の第1端が接続され、前記第2の駆動巻線nb2の第2端と前記第2のスイッチング素子Q2の制御端子との間に、前記第2のスイッチング制御回路が接続され、第2のスイッチング制御回路は、前記第1のスイッチング素子Q1をターンオフすることで発生する前記第2の駆動巻線nb2の電圧により前記第2のスイッチング素子Q2をターンオンさせる回路である、請求項1乃至8の何れかに記載のスイッチング電源装置。前記第2のスイッチング制御回路は、前記オン時間比率Daがほぼ1となるように制御する回路である、請求項1乃至9の何れかに記載のスイッチング電源装置。前記第2のスイッチング制御回路は、前記オン時間比率をDa、前記直流入力電圧をVi、前記出力電圧をVo、前記1次巻線の巻回数をnp、前記2次巻線の巻回数をnsで表したとき、DaがnsVi/npVoよりも大きくなるように制御して、前記第2のスイッチング素子Q2をターンオフさせる回路である、請求項9に記載のスイッチング電源装置。前記DaがnsVi/npVo-1よりも大きくなるように制御して、前記第2のスイッチング素子Q2をターンオフさせる回路である、請求項9に記載のスイッチング電源装置。前記軽負荷検知手段は、前記帰還信号の電圧によって検知する、請求項1乃至12の何れかに記載のスイッチング電源装置。前記軽負荷検知手段は、前記第1のスイッチング素子又は前記第2のスイッチング素子を駆動するスイッチング周波数が上限値に達したか否かによって検知する、請求項1乃至12の何れかに記載のスイッチング電源装置。前記スイッチング制御回路は、前記電流不連続モードにおいて、前記負荷電流の減少にともなって、前記第1のスイッチング素子又は前記第2のスイッチング素子を駆動するスイッチング周波数を低下させる、請求項1乃至14の何れかに記載のスイッチング電源装置。前記スイッチング制御回路は、前記電流不連続モードにおいて、前記負荷電流の減少にともなって、前記第1のスイッチング素子Q1又は前記第2のスイッチング素子Q2のオン時間を小さくする、請求項1乃至14の何れかに記載のスイッチング電源装置。前記スイッチング制御回路は、前記電流連続モードにおいて、前記スイッチング周波数の最高値、又は前記第1のスイッチング素子又は第2のスイッチング素子のオン時間の最大値を設定する、請求項1乃至16の何れかに記載のスイッチング電源装置。前記スイッチング制御回路は、前記電流不連続モードにおいて、前記帰還信号に応じて前記スイッチング周波数又は前記第1のスイッチング素子又は第2のスイッチング素子のオン時間を制御する、請求項1乃至17の何れかに記載のスイッチング電源装置。前記スイッチング制御回路は、前記帰還信号の電圧に制限値を設定し、前記帰還信号の電圧が前記制限値を超えると前記第1のスイッチング素子Q1又は前記第2のスイッチング素子Q2のスイッチングを停止させる、請求項1乃至18の何れかに記載のスイッチング電源装置。前記スイッチング制御回路は、前記制限値において、最低スイッチング周波数且つ最小オン時間で動作する、請求項19に記載のスイッチング電源装置。前記スイッチング制御回路は、前記電流不連続モードにおいて、前記第1のスイッチング素子Q1がターンオフしても前記第2のスイッチング素子Q2をターンオンさせずに、まず、前記第2のスイッチング素子Q2の寄生ダイオードに順方向電流を流し、その後の逆回復時間で逆方向電流を流す、請求項1乃至20の何れかに記載のスイッチング電源装置。前記第1のスイッチング素子Q1、前記第2のスイッチング素子Q2、又は前記第1の整流平滑回路に備える整流素子の少なくとも何れかは、電界効果トランジスタである、請求項1乃至21の何れかに記載のスイッチング電源装置。前記インダクタLrを前記トランスの漏れインダクタンスで構成する、請求項1乃至22の何れかに記載のスイッチング電源装置。前記第1のタイプでは、通常は1石のスイッチング素子でコンバータが構成され、定格負荷では、スイッチング素子の両端に大きなスイッチングサージ電圧が発生し、スイッチング素子に高耐圧の特性が必要となる。一般に高耐圧のスイッチング素子は、コストが高く、導通時の電圧降下が大きいために、導通損は大きい。結果として、定格負荷での効率は低くなるという課題がある。前記第2のタイプでは、間欠発振動作であるため、出力電圧のリップルが大きい、間欠発振の周期が可聴周波数帯域となることにより音鳴りがする、などの課題がある。更には、発振期間において、二つのFETが動作するため、FETの駆動損失が大きい、急激な出力負荷の変動に対しての出力応答特性が悪い、などの課題がある。前記第3のタイプでは、待機時においてスイッチング制御回路などの電力消費が低減されるものの、スイッチング周波数が高くなるので、スイッチング損失が大きくなり、電力消費の低減効果が小さいという課題がある。この発明の目的は、軽負荷から定格負荷、重負荷まで広範囲な負荷の変動に対して、高効率動作を実現でき、且つ出力応答性に優れたスイッチング電源装置を提供することにある。前記課題を解決するために、この発明のスイッチング電源装置は次にように構成する。1直流入力電圧Viが入力される直流電源入力部と、磁気的に結合された1次巻線np及び2次巻線nsを少なくとも備えたトランスTと、前記直流電源入力部の両端に接続され、前記1次巻線npとインダクタLrと第1のスイッチング素子Q1とが直列に接続された第1の直列回路と、前記第1のスイッチング素子Q1の両端、または前記1次巻線npとインダクタLrとの直列回路の両端に接続され、第2のスイッチング素子Q2とキャパシタCrとが直列に接続された第2の直列回路と、前記第1のスイッチング素子Q1を所定時間オンさせた後、前記第2のスイッチング素子Q2を所定時間オンさせるスイッチング制御回路と、前記2次巻線nsから出力される交流電圧を整流平滑して負荷へ出力電圧Voを出力する第1の整流平滑回路と、を備え、前記負荷に流れる負荷電流を直接に又は間接に検出して前記負荷が軽負荷状態であるか否かを検知する軽負荷検知手段を備え、前記スイッチング制御回路は、前記第1のスイッチング素子のオン時間を制御する第1のスイッチング制御回路と、前記第1のスイッチング素子Q1のオン時間ton1に対する前記第2のスイッチング素子Q2のオン時間ton2の比率であるオン時間比率Daが前記負荷電流の変化に対してほぼ一定となるように前記第2のスイッチング素子Q2のオン時間を制御する第2のスイッチング制御回路とで構成され、通常負荷状態では、前記第1のスイッチング素子Q1と前記第2のスイッチング素子Q2とが相補的にオンオフを繰り返す電流連続モードで動作し、前記軽負荷検知手段が軽負荷状態を検知したときは、前記第2のスイッチング素子Q2のターンオフから、前記第1のスイッチング素子Q1のターンオンまでの間にトランスに電流が流れない電流停止期間が存在する電流不連続モードで動作することを特徴としている。2また、この発明のスイッチング電源装置は、直流入力電圧Viが入力される直流電源入力部と、磁気的に結合された1次巻線np及び2次巻線nsを少なくとも備えたトランスTと、前記直流電源入力部の両端に接続された第1のスイッチング素子Q1と第2のスイッチング素子Q2とが直列に接続された第1の直列回路と、前記第2のスイッチング素子Q2の両端に接続され、前記1次巻線npとインダクタLrとキャパシタCrとが直列に接続された第2の直列回路と、前記第1のスイッチング素子Q1を所定時間オンさせた後、前記第2のスイッチング素子Q2を所定時間オンさせるスイッチング制御回路と、前記2次巻線nsから出力される交流電圧を整流平滑して負荷へ出力電圧Voを出力する第1の整流平滑回路と、を備え、前記負荷に流れる負荷電流を直接に又は間接に検出して前記負荷が軽負荷状態であるか否かを検知する軽負荷検知手段を備え、前記スイッチング制御回路は、前記第1のスイッチング素子のオン時間を制御する第1のスイッチング制御回路と、前記第1のスイッチング素子Q1のオン時間ton1に対する前記第2のスイッチング素子Q2のオン時間ton2の比率であるオン時間比率Daが前記負荷電流の変化に対してほぼ一定となるように前記第2のスイッチング素子Q2のオン時間を制御する第2のスイッチング制御回路とで構成され、通常負荷状態では、前記第1のスイッチング素子Q1と前記第2のスイッチング素子Q2とが相補的にオンオフを繰り返す電流連続モードで動作し、前記軽負荷検知手段が軽負荷状態を検知したときは、前記第2のスイッチング素子Q2のターンオフから、前記第1のスイッチング素子Q1のターンオンまでの間にトランスに電流が流れない電流停止期間が存在する電流不連続モードで動作することを特徴とする。3例えば、前記トランスTは第1の駆動巻線nb1を備え、前記第1の駆動巻線nb1に、前記スイッチング制御回路に対して直流電源電圧を供給する第2の整流平滑回路を設ける。4例えば、前記第2のスイッチング素子Q2がターンオフして前記トランスの巻線電圧が反転するタイミングを検出するタイミング検出手段と、出力電圧を検出して制御するための帰還信号を発生する帰還回路とを備え、前記第1のスイッチング制御回路は、前記タイミング検出手段により検出されたタイミングに僅かに遅れて第1のスイッチング素子をターンオンさせ、前記帰還信号の電圧に応じた時間Q1のオン時間の経過後にターンオフさせる回路である。5例えば、前記タイミング検出手段は、前記トランスの巻線電圧の両端に生じる電圧変化を検出するものである。6例えば、前記タイミング検出手段は、前記第1のスイッチング素子Q1または前記第2のスイッチング素子Q2の少なくとも一方のドレイン-ソース間電圧の変化を検出するものである。7例えば、前記タイミング検出手段は、前記第1のスイッチング素子Q1または前記第2のスイッチング素子Q2の少なくとも1つのドレイン電流又はソース電流の変化を検出するものである。8例えば、前記タイミング検出手段は、前記第1の駆動巻線nb1の両端に生じる電圧変化を検出する。9例えば、前記トランスTは第2の駆動巻線nb2を備え、前記第1のスイッチング素子Q1と前記第2のスイッチング素子Q2との接続点と前記第2の駆動巻線nb2の第1端が接続され、前記第2の駆動巻線nb2の第2端と前記第2のスイッチング素子Q2の制御端子との間に、前記第2のスイッチング制御回路が接続され、第2のスイッチング制御回路は、前記第1のスイッチング素子Q1をターンオフすることで発生する前記第2の駆動巻線nb2の電圧により前記第2のスイッチング素子Q2をターンオンさせる回路である。10例えば、前記第2のスイッチング制御回路は、前記オン時間比率Daがほぼ1となるように制御する回路である。11例えば、前記第2のスイッチング制御回路は、前記オン時間比率をDa、前記直流入力電圧をVi、前記出力電圧をVo、前記1次巻線の巻回数をnp、前記2次巻線の巻回数をnsで表したとき、DaがnsVi/npVoよりも大きくなるように制御して、前記第2のスイッチング素子Q2をターンオフさせる回路である。12例えば、前記DaがnsVi/npVo-1よりも大きくなるように制御して、前記第2のスイッチング素子Q2をターンオフさせる回路である。13例えば、前記軽負荷検知手段は、前記帰還信号の電圧によって検知する。14例えば、前記軽負荷検知手段は、前記第1のスイッチング素子又は前記第2のスイッチング素子を駆動するスイッチング周波数が上限値に達したか否かによって検知する。15例えば、前記スイッチング制御回路は、前記電流不連続モードにおいて、前記負荷電流の減少にともなって、前記第1のスイッチング素子又は前記第2のスイッチング素子を駆動するスイッチング周波数を低下させる。16例えば、前記スイッチング制御回路は、前記電流不連続モードにおいて、前記負荷電流の減少にともなって、前記第1のスイッチング素子Q1又は前記第2のスイッチング素子Q2のオン時間を小さくする。17例えば、前記スイッチング制御回路は、前記電流連続モードにおいて、前記スイッチング周波数の最高値、又は前記第1のスイッチング素子又は第2のスイッチング素子のオン時間の最大値を設定する。18例えば、前記スイッチング制御回路は、前記電流不連続モードにおいて、前記帰還信号に応じて前記スイッチング周波数又は前記第1のスイッチング素子又は第2のスイッチング素子のオン時間を制御する。19例えば、前記スイッチング制御回路は、前記帰還信号の電圧に制限値を設定し、前記帰還信号の電圧が前記制限値を超えると前記第1のスイッチング素子Q1又は前記第2のスイッチング素子Q2のスイッチングを停止させる。20例えば、前記スイッチング制御回路は、前記制限値において、最低スイッチング周波数且つ最小オン時間で動作する。21例えば、前記スイッチング制御回路は、前記電流不連続モードにおいて、前記第1のスイッチング素子Q1がターンオフしても前記第2のスイッチング素子Q2をターンオンさせずに、まず、前記第2のスイッチング素子Q2の寄生ダイオードに順方向電流を流し、その後の逆回復時間で逆方向電流を流す、という制御をおこなう。22例えば、前記第1のスイッチング素子Q1、前記第2のスイッチング素子Q2、又は前記第1の整流平滑回路に備える整流素子の少なくとも何れかは、電界効果トランジスタである。23例えば、前記インダクタLrを前記トランスの漏れインダクタンスで構成する。この発明によれば、次のような効果を奏する。a待機時等の軽負荷状態で、スイッチング周波数を低減して電流不連続モードで動作する待機モードで動作することで、単位時間当たりのスイッチング回数が低減してスイッチング損失が抑えられ、高効率化を図ることができる。b軽負荷状態では、第2のスイッチング素子ハイサイドFETは第1のスイッチング素子ローサイドFETがターンオフした際に第1のスイッチング素子Q1に生じるサージ電圧を吸収できるだけの期間オンとなるので、第1のスイッチング素子Q1に要求される耐圧を低減することができる。c間欠発振動作にならないので、出力リップルの増大がなく、出力電圧の電圧精度に優れる。d間欠発振のように発振停止期間がないため、負荷急変に対する応答特性に優れる。e待機時等の軽負荷状態では、ほとんど第1のスイッチング素子ローサイドFETのみの動作で電力変換動作が行われるため、FETの駆動損失が低減できる。《第1の実施形態》第1の実施形態に係るスイッチング電源装置について、図2~図7を参照して説明する。図2は第1の実施形態に係るスイッチング電源装置101の回路図である。このスイッチング電源装置101の入力端子PI-PIG間に直流入力電源Viの電圧が入力される。そして、スイッチング電源装置101の出力端子PO-POG間に接続される負荷Roへ所定の直流電圧が出力される。入力端子PI-PIG間には、第1のスイッチング素子Q1、第2のスイッチング素子Q2及び電流検出用抵抗Riが直列に接続された第1の直列回路が構成されている。第1のスイッチング素子Q1と第2のスイッチング素子Q2はFETからなり、ハイサイドの第2のスイッチング素子Q2のドレイン端子が入力端子PIに接続され、ローサイドの第1のスイッチング素子Q1のソース端子が電流検出用抵抗Riを介して入力端子PIGに接続されている。第2のスイッチング素子Q2の両端には、キャパシタCrとトランスTの1次巻線np及びインダクタLrが直列に接続された第2の直列回路が構成されている。インダクタLrはトランスTの1次巻線npの漏れインダクタンスで構成される。トランスTの2次巻線ns1,ns2には、ダイオードDs,Df及びキャパシタCoからなる第1の整流平滑回路が構成されている。この第1の整流平滑回路は2次巻線ns1,ns2から出力される交流電圧を全波整流し平滑して、出力端子PO-POGへ出力する。トランスTの第1の駆動巻線nb1には、ダイオードDb及びキャパシタCbによる整流平滑回路が接続されている。この整流平滑回路によって得られる直流電圧がスイッチング制御IC81のGND端子及びVCC端子間に電源電圧として供給される。スイッチング制御IC81は、本発明の第1のスイッチング制御回路に相当する。スイッチング制御IC81は、そのOUT端子から第1のスイッチング素子Q1のゲートに対して駆動電圧Vgs1を出力する。第1のスイッチング素子Q1は、前記駆動電圧Vgs1によってオンオフ動作する。トランスTの第2の駆動巻線nb2と第2のスイッチング素子Q2との間にはハイサイドスイッチング制御回路である第2のスイッチング制御回路61が設けられている。具体的には、トランスTの第2の駆動巻線nb2の第1端は第1のスイッチング素子Q1と第2のスイッチング素子Q2との接続点第2のスイッチング素子Q2のソース端子に接続され、第2の駆動巻線nb2の第2端と第2のスイッチング素子Q2のゲート端子との間に第2のスイッチング制御回路61が接続されている。第2のスイッチング制御回路61は、第1のスイッチング素子Q1をターンオフすることで発生する第2の駆動巻線nb2の電圧によって、第2のスイッチング素子Q2をターンオンさせる。第2のスイッチング素子Q2がターンオンした後、第1のスイッチング素子Q1のオン時間ton1に対する第2のスイッチング素子Q2のオン時間ton2の比率、オン時間比率DaDa=ton2/ton1が負荷の変化に対してほぼ一定となるように第2のスイッチング素子Q2のオン時間を制御する。例えばDaがほぼ1であれば、Q1とQ2のオン時間はほぼ等しくなる。出力端子PO,POG及びスイッチング制御IC81の間には帰還回路83が設けられている。この帰還回路83は出力端子PO-POG間の電圧の分圧値と基準電圧との比較によって帰還信号を発生し、絶縁状態でスイッチング制御IC81のFB端子へフィードバック電圧を入力する回路である。図3は前記帰還回路83の回路図である。出力端子PO-POG間には、シャントレギュレータSR、抵抗R3及びフォトカプラPCの発光素子による直列回路と、抵抗R1,R2による分圧回路とが接続されている。シャントレギュレータSRのリファレンス端子には、上記R1,R2による抵抗分圧回路の分圧出力を与えている。また、シャントレギュレータSRの電圧制御端とリファレンス端子との間に抵抗R11とコンデンサC11からなる負帰還回路を設けている。また、スイッチング制御IC81のFB端子とGND端子との間にフォトカプラPCの受光素子が接続されている。スイッチング制御IC81の内部で、FB端子には定電流回路が接続されている。帰還回路83は、出力端子PO,POGへの出力電圧が設定電圧より高くなる程、FB端子の電圧が低くなる関係で作用する。図4は、スイッチング制御IC81内のFB端子とOUT端子間の構成を示すブロック図である。周波数設定部91は、FB端子に入力されるフィードバック電圧に応じて駆動信号生成部92が生成する駆動信号の周波数周期を設定する。駆動信号生成部92はOUT端子から第1のスイッチング素子Q1のゲートに対して駆動電圧Vgs1を出力する。周波数設定部91は、FB端子の電圧が低くなる程スイッチング周波数が上昇する関係で、矩形波信号を発生し、駆動信号生成部92へ出力する。待機時等の軽負荷状態ではない通常の動作モードで動作する負荷状態では、例えば負荷が軽くなって出力電圧が設定電圧より高くなる程、スイッチング周波数は高くなる。すなわち第1のスイッチング素子Q1のオン時間が短くなる。最大周波数設定部93は、スイッチング周波数が高くなり過ぎるのを防ぐために、スイッチング周波数の上限値ブランキング周波数を設定する。駆動信号生成部92は、最大周波数設定部93から出力される信号の周期でブランキングされる。通常動作モードで動作する通常負荷状態では、周波数設定部91から出力される矩形波がそのまま出力されるので、コンバータは電流連続モードで動作する。一方、待機動作モードで動作する軽負荷状態では、駆動信号生成部92から出力される信号の周期が設定値より短くならないように、最大周波数設定部93から出力される信号により制限される。そのため、この制限が掛かるような状態では、第1のスイッチング素子Q1及び第2のスイッチング素子Q2のオン時間は短くなるが、Q2がターンオフしてから次のQ1がターンオンするまでの間にブランク時間が挿入される。したがってコンバータは電流不連続モードで動作する。図5は通常動作モードの負荷状態で、負荷の軽重変化によるスイッチング周波数の変化を示す図である。前述したように、図2の第2のスイッチング制御回路61は第2のスイッチング素子Q2がターンオンした後、オン時間比率Daがほぼ一定となるように第2のスイッチング素子Q2のオン時間を制御する。図5はDaがほぼ1の場合である。但し、第1のスイッチング素子Q1のオン期間と第2のスイッチング素子Q2のオン期間との間にはデッドタイムが設けられる。このようにして通常負荷状態では、負荷が軽くなる程スイッチング周波数が上昇する関係で電流連続モードで動作することになる。図6は、通常負荷状態から軽負荷状態へ移行したときのスイッチング周波数の変化及びモードの変化を示す図である。通常負荷状態では、前述したように電流連続モードで動作し、負荷が軽くなる程スイッチング周波数が上昇する。スイッチング周波数がブランキング周波数に達した以降は、負荷が更に軽くなっても、図4に示した駆動信号生成部92から出力される駆動電圧の周波数は、最大周波数設定部93の作用により最大周波数以上にはならない。そのため、ブランキング周波数に達する軽負荷状態では、負荷が軽くなる程、スイッチング素子Q1,Q2のオン時間が短くなるが、スイッチング素子Q1,Q2のターンオンまでの間にブランク時間が挿入される。その結果、軽負荷状態では電流不連続モードで動作することになる。図7は前記FB端子の電圧とブランキング周波数との関係を示す図である。この例では、FB端子の電圧が0.4Vより低い場合無負荷状態又は略無負荷状態はスイッチング動作を停止する。FB端子の電圧が0.4V~0.6Vの区間はスイッチング周波数1kHzで動作し、0.6V~1.0Vの区間はスイッチング周波数が線形的に変化する。FB端子の電圧が1.0Vより高い場合通常負荷状態は、最大ブランキング周波数、例えば250kHzとなる。したがって、軽負荷状態ではスイッチング周波数が250kHzを超えることがなく、且つ負荷が軽くなるほどスイッチング周波数がさらに低下するので、電力変換損失がさらに抑制される。なお、ブランキング周波数はFB端子の電圧に無関係に固定例えば130kHzであってもよい。またFB端子の電圧に無関係にスイッチング素子の最大オン時間が設定されてもよい。以上に示したように、軽負荷状態では、第2のスイッチング素子ハイサイドFETQ2は、第1のスイッチング素子Q1ローサイドFETがターンオフした際に生じるサージ電圧を吸収できるだけの期間オンとなるので、FETの耐圧を低減することができる。また、間欠発振動作にならないので、出力リップルの増大がなく、出力電圧の電圧精度に優れる。さらに、間欠発振のように発振停止期間がないため、負荷急変に対する応答特性に優れる。また、待機時等の軽負荷状態では、ほとんど第1のスイッチング素子Q1ローサイドFETのみの動作で電力変換動作が行われるため、スイッチング素子での駆動損失が低減できる。なお、軽負荷状態で、第2の駆動巻線nb2に生じる電圧が第2のスイッチング素子Q2をターンオンさせるに要する電圧に達しない場合には、第2のスイッチング素子Q2の寄生ダイオード不図示の逆回復時間に前記寄生ダイオードに逆電流が流れる。したがって、第2のスイッチング素子Q2がオンしなくても第2のスイッチング素子Q2の寄生ダイオードがまず順方向、次に逆方向に電流が流れることで、第1のスイッチング素子Q1に生じるサージ電圧を吸収することができる。《第2の実施形態》図8は第2の実施形態に係るスイッチング電源装置102の回路図である。図2に示した第1の実施形態に係るスイッチング電源装置101と異なり、図8ではスイッチング制御IC84の構成、及び第2のスイッチング制御回路63の構成を具体的に表している。スイッチング制御IC84のOUT端子には定電流回路CC1及びキャパシタC3の直列回路が接続されていて、キャパシタC3の充電電圧がIS端子に入力されるように接続されている。第2のスイッチング素子Q2のターンオフにより第1の駆動巻線nb1に誘起される逆起電力の電圧がZT端子に入力されることにより、スイッチング制御IC84はOUT端子をハイレベルにする。これにより、第1のスイッチング素子Q1がターンオンする。スイッチング制御IC84は、第2のスイッチング素子Q2がターンオフしてトランスTの巻線電圧が反転するタイミングをZT端子の入力電圧で検出する。この構成が、本発明に係るタイミング検出手段に相当する。定電流回路CC1は、スイッチング制御IC84のOUT端子の電圧によりキャパシタC3を定電流充電する。スイッチング制御IC84内のコンパレータはキャパシタC3の電圧とFB端子の電圧とを比較し、キャパシタC3の電圧がFB端子の電圧と等しくなると第1のスイッチング素子Q1がターンオフされる。よって出力端子PO,POGへの出力電圧が高くなるほどFB端子の電圧が低くなり、キャパシタC3の充電時間が短くなって、第1のスイッチング素子Q1のオン時間が短くなる。このような機構によって、出力端子PO,POGへの出力電圧は一定電圧に制御される。一方、第2のスイッチング制御回路63は、第1のスイッチング素子Q1がターンオンすると、第2の駆動巻線nb2に誘起される電圧で、キャパシタCb2→ダイオードD3→定電流回路CC2→ダイオードD2→第2の駆動巻線nb2の経路で、キャパシタCb2が定電流で放電され、負電圧が発生する。その後、第1のスイッチング素子Q1がターンオフすると、第2の駆動巻線nb2に誘起される電圧で、抵抗R4を介して第2のスイッチング素子Q2に正電圧が印加されて、Q2がターンオンする。また、第2の駆動巻線nb2→ダイオードD1→定電流回路CC2→ダイオードD4→キャパシタCb2の経路で、キャパシタCb2の電荷が正方向に定電流充電される。キャパシタCb2の電圧がトランジスタのしきい値電圧である約0.6Vを超えた時点でトランジスタQ3がオンし、これにより、第2のスイッチング素子Q2がターンオフする。前記キャパシタCb2の充電時間すなわち第1のスイッチング素子Q1のオン時間と、キャパシタCb2の放電時間すなわち第2のスイッチング素子Q2のオン時間が等しくなり、オン時間比率Daはほぼ1で制御される。《第3の実施形態》図9は第3の実施形態に係るスイッチング電源装置103の回路図である。このスイッチング電源装置103の第2のスイッチング制御回路62は図8とは異なる。また、二次側の回路は図2及び図8に示した回路とは異なる。第2のスイッチング制御回路62において、トランジスタQ4,Q5及び抵抗R7,R8によって定電流回路が構成されている。従って、第2のスイッチング制御回路62の基本的な回路動作は、図8に示した第2のスイッチング制御回路63と同様である。なお、抵抗R4に対してダイオードD5及び抵抗R6の直列回路が並列に接続されている。そのため、第2のスイッチング素子Q2の駆動電圧Vgs2の立ち上がりはR4とR6の並列インピーダンスで設定され、立ち下がりはR4のみのインピーダンスで支配的に設定される。トランスTの2次巻線ns1,ns2には整流用のFETQs,FETQfが接続されている。2次側スイッチング制御回路86は、トランスTの2次巻線ns1又はns2に生じる起電圧の変化に同期してFETQs,FETQfをスイッチングする。このように、整流ダイオードに代えて整流のFETで同期整流することにより、電流が流れることにより発生する導通損失を低減することができる。図10は、図8や図9における第1のスイッチング素子Q1のゲートソース間電圧Vgs1、第2のスイッチング素子Q2のゲートソース間電圧Vgs2、第1のスイッチング素子Q1のドレインソース間電圧Vds1、及びキャパシタCb2の電圧の関係を示す波形図である。第1のスイッチング素子Q1がオンすると、ハイサイド駆動巻線nb2に負電圧が誘起され、キャパシタCb2の充電電圧VCb2はしきい値電圧の約0.6Vから低下していく。その後、第1のスイッチング素子Q1がターンオフすると、ハイサイド駆動巻線nb2に正電圧が誘起され、キャパシタCb2の充電電圧VCb2は上昇していく。このキャパシタCb2の充電電圧VCb2がしきい値電圧の約0.6Vを超えると、トランジスタQ3がオンする。これにより、第2のスイッチング素子Q2のゲート電位が0Vになって、第2のスイッチング素子Q2はターンオフする。キャパシタCb2は同じ電流値の定電流で充放電されるので、充電電圧VCb2の傾きは等しい。すなわち充放電電流比率Diは1:1である。そのため、第2のスイッチング素子Q2のオン時間は第1のスイッチング素子Q1のオン時間に等しい。図10においてTQ1ONとTQ2ONは上述の動作により等しくなっている。ここで第1のスイッチング素子Q1のオン時間が長くなりTQ1ONとなったとき、Vds1およびVcb2は点線で示された波形図となる。このときもTQ1ONとTQ2ONは上述の動作により等しくなっている。《第4の実施形態》図11は第4の実施形態に係るスイッチング電源装置104の回路図である。第1の実施形態で示したスイッチング電源装置と異なり、帰還回路を簡易的に表し、帰還の経路のみを一本の線Feedbackで表している。また第2のスイッチング制御回路66の構成が異なる。この例では、2つのツェナーダイオードDz1,Dz2が逆方向に直列接続され、さらに抵抗R7が直列接続された回路が設けられている。この回路はハイサイド駆動巻線nb2の出力電圧を入力して双方向に一定電圧を発生する。この直列接続されたツェナーダイオードDz1,Dz2の両端電圧が、キャパシタCb2及び抵抗R8による充放電回路に印加される。キャパシタCb2の充電と放電の電流を等しくするため、基本的に、2つのツェナーダイオードDz1,Dz2のツェナー電圧は等しい。図12は、図11における第1のスイッチング素子Q1のゲートソース間電圧Vgs1、第2のスイッチング素子Q2のゲートソース間電圧Vgs2、第1のスイッチング素子Q1のドレインソース間電圧Vds1、及びキャパシタCb2の電圧Vcb2の関係を示す波形図である。先ず、第1のスイッチング素子Q1がターンオンすると、ハイサイド駆動巻線nb2に誘起される負電圧が、ツェナーダイオードDz1,Dz2及び抵抗R7の直列回路で定電圧化され、キャパシタCb2及び抵抗R8による時定数回路に印加される。その後、第1のスイッチング素子Q1がターンオフすると、ハイサイド駆動巻線nb2に誘起される正電圧が抵抗R5を介して第2のスイッチング素子Q2に正電圧が印加されて、Q2がターンオンする。また、ハイサイド駆動巻線nb2に誘起される正電圧が、ツェナーダイオードDz1,Dz2及び抵抗R7の直列回路で定電圧化され、キャパシタCb2及び抵抗R8による時定数回路に、前記安定化された正電圧が印加される。キャパシタCb2の電圧がしきい値電圧の約0.6Vを超えた時点でトランジスタQ3がオンし、これにより、第2のスイッチング素子Q2がターンオフする。以上の動作によって、キャパシタCb2の充電時間すなわち第1のスイッチング素子Q1のオン時間と、キャパシタCb2の放電時間すなわち第2のスイッチング素子Q2のオン時間はほぼ等しくなる。図12においてTQ1ONとTQ2ONは上述の動作により等しくなっている。ここで第1のスイッチング素子Q1のオン時間が長くなりTQ1ONとなったとき、Vds1およびVCb2は点線で示された波形図となる。このときもTQ1ONとTQ2ONは上述の動作により等しくなっている。《第5の実施形態》図13は第5の実施形態に係るスイッチング電源装置105の回路図である。第2~第4の実施形態ではオン時間比率Da=TQ2ON/TQ1ON=1となるようにしたが、第5の実施形態では、オン時間比率Da=TQ2ON/TQ1ON≠1に対応する例である。第1の実施形態で示したスイッチング電源装置と異なり、二次側の回路構成がフライバック方式の回路構成であり、ダイオードDsとキャパシタCoからなる整流平滑回路で構成されている。また第2のスイッチング制御回路67の構成も異なる。この例では、2つの定電流回路CC21,CC22、逆流防止用のダイオードD1,D2キャパシタC5を備えている。第1のスイッチング素子Q1がターンオンすると、ハイサイド駆動巻線nb2に誘起される電圧で、キャパシタCb2→定電流回路CC22→ダイオードD2→ハイサイド駆動巻線nb2の経路で、キャパシタCb2が定電流によって負方向に放電される。その後、第1のスイッチング素子Q1がターンオフすると、ハイサイド駆動巻線nb2に誘起される正電圧で抵抗R5及びキャパシタC5を介して第2のスイッチング素子Q2に正電圧が印加されて、Q2がターンオンする。また、ハイサイド駆動巻線nb2→ダイオードD1→定電流回路CC21→キャパシタCb2の経路で、キャパシタCb2が定電流によって正方向に充電される。キャパシタCb2の電圧がしきい値電圧の約0.6Vを超えた時点でトランジスタQ3がオンし、これにより、第2のスイッチング素子Q2がターンオフする。キャパシタCb2に対する充電電流と放電電流が独立に定められるので、キャパシタCb2の放電時間すなわち第1のスイッチング素子Q1のオン時間と、キャパシタCb2の充電時間すなわち第2のスイッチング素子Q2のオン時間は異なる。但し、キャパシタCb2に対する充電時間と放電時間との比は一定であり、且つ第1のスイッチング素子Q1のオン時間と比例関係線形にある。そのため、オン時間比率Da=TQ2ON/TQ1ONは予め定めた関係で一定に保たれる。ここで例えば、電力変換回路がフライバックコンバータを応用した回路構成であるとする。さらに、スイッチング素子Q2がターンオフしてからトランスのリセット時間が終了し、トランスのリセットが終了したことによるトランス電圧の反転を利用してスイッチング素子Q1をターンオンさせることでトランスに流れる電流を電流臨界モードで動作させる場合について説明する。電流臨界モードで動作させるとゼロ電圧スイッチング動作が容易に達成でき、また2次側の整流ダイオードの逆回復時間に伴う損失を低減でき、特定の設計条件において、高効率な動作が実現できる。しかしながら、電流臨界モードで動作させると、RCCリンギングチョークコンバータのように負荷の変動に対してスイッチング素子Q1のオン時間が大きく変化してスイッチング周波数は大きく変動する。このようなスイッチング周波数の変動に追従してスイッチング素子Q2のオン時間を変化させることは、従来技術では非常に困難であった。本実施形態では、このような課題を次のように解決している。図13において、直流入力電圧をVi、出力電圧をVo、1次巻線の巻回数をnp、2次巻線の巻回数をnsで表したとき、トランスを励磁する時間tsとトランスをリセットする時間trとの間には、トランスの磁束の連続性より、tsVi/np=trVo/nsの関係式が成り立つ。よってトランスを励磁する時間tsに対するトランスをリセットする時間trの比は、tr/ts=nsVi/npVoと表せる。ここでキャパシタCb2の放電時間TQ1ONと放電電流値Ib1との積TQ1ONIb1は、放電電荷量となる。同様に、充電電荷量はTQ2ONIb2と表される。定常状態では、放電電荷量と充電電荷量が等しいことから、TQ1ONIb1=TQ2ONIb2が成り立つ。したがって、オン時間比率Da=TQ2ON/TQ1ON=Ib1/Ib2=1/Diとなる。ここで、Di=1/Da>tr/ts、すなわちDa<tr/tsと設定すると、スイッチング素子Q1のオン時間TQ1ONが変化しても、スイッチング素子Q2のオン時間TQ2ONは、トランスのリセット時間trよりも常に短くなる。このように設定すると、スイッチング素子Q2がターンオフしてから、トランスのリセット時間が終了することになり、トランスのリセットが終了したことによるトランス電圧の反転を利用してスイッチング素子Q1をターンオンさせることで、トランスに流れる電流を電流臨界モードで動作させることができる。さらに、負荷の変動に対してスイッチング素子Q1のオン時間が大きく変化した場合においても、これに追従してスイッチング素子Q2のオン時間を変化させ、電流臨界モードで動作が実現できる。すなわち本実施形態では、充放電電流比率Di=Ib2/Ib1とオン時間比率Da=TQ2ON/TQ1ONとは、Di=1/Daの関係が成り立ち、DiがnsVi/npVoよりも大きくなるように設定し、オン時間比率Daが負荷電流の変化に対してほぼ一定となるように第2のスイッチング素子Q2のオン時間を制御することにより、コンバータを電流臨界モードで動作させることができる。また、負荷の変化に対してスイッチング素子Q1のオン時間が変化して、スイッチング周期が変化しても、ゼロ電圧スイッチングを達成して、2次側の整流ダイオードの逆回復時間に伴う損失を低減することが可能となる。このように制御することで、フライバック方式において、第1の実施形態と同様に軽負荷状態での電流不連続モードに対応した動作をさせることができる。図14は、図13における第1のスイッチング素子Q1のゲートソース間電圧Vgs1、第2のスイッチング素子Q2のゲートソース間電圧Vgs2、第1のスイッチング素子Q1のドレインソース間電圧Vds1、及びキャパシタCb2の電圧Vcb2の関係を示す波形図である。第1のスイッチング素子Q1がオンすると、ハイサイド駆動巻線nb2に負電圧が誘起され、キャパシタCb2の充電電圧VCb2はしきい値電圧の約0.6Vから低下していく。その後、第1のスイッチング素子Q1がターンオフすると、ハイサイド駆動巻線nb2に正電圧が誘起され、キャパシタCb2の充電電圧VCb2は上昇していく。このキャパシタCb2の充電電圧VCb2がしきい値電圧の約0.6Vを超えると、トランジスタQ3がオンする。これにより、第2のスイッチング素子Q2のゲート電位が0Vになって、第2のスイッチング素子Q2はターンオフする。キャパシタCb2は定電流回路CC21で充電され、定電流回路CC22で放電されるので、充電電圧VCb2の上昇過程の傾きと下降過程の傾きは異なる。しかし、第1のスイッチング素子Q1のオン時間が変化しても充電電圧VCb2の上昇過程の傾きと下降過程の傾きはそれぞれ一定である。そのため、オン時間比率Da=TQ1ON/TQ2ONは予め定めた関係で一定に保たれる。図14ではスイッチング素子Q1のオン時間がTQ1ONのときの波形図は実線で示され、スイッチング素子Q1のオン時間がTQ1ONに変化したときの波形図は点線で示されている。《第6の実施形態》図15は、第6の実施形態に係るスイッチング電源装置106の回路図である。図13に示したスイッチング電源装置と異なるのは、キャパシタCrの位置と第2のスイッチング制御回路68の構成である。この例では、抵抗R81及びダイオードD81の直列回路と、抵抗R82及びダイオードD82の直列回路とが並列接続され、この並列回路に抵抗R7が直列されている。この直列回路がハイサイド駆動巻線nb2とキャパシタCb2との間に接続されている。また、ダイオードD11とツェナーダイオードDz12が逆方向に直列接続された回路がキャパシタCb2の両端に接続されている。この回路構成によって、ハイサイド駆動巻線nb2の出力電圧を入力して双方向に一定電圧を発生する。但し、キャパシタCb2に対する充電電流は抵抗R81を経由し、放電電流は抵抗R82を経由するので、キャパシタCb2に対する充電時定数と放電時定数は異なる。なお、ダイオードD82にキャパシタC82を並列接続することによって、このキャパシタC82によっても、キャパシタCb2への充電時定数と放電時定数を異ならせている。ダイオードD82に逆方向電圧が印加されている期間において、キャパシタC82に電荷を蓄え、ハイサイド駆動巻線nb2の電圧が変化するデッドタイムにおいて、キャパシタC82に蓄えられた電荷を放電することができ、結果的に整流ダイオードだけの場合よりも進み位相で電流を流すことができる。これにより、キャパシタCb2への充放電の電流量を調整することが可能となり、デッドタイム、特にキャパシタCb2への充放電電流の方向が変化する際における充放電電流の歪みをキャパシタC82で補正できる。また、キャパシタCb2の両端に接続されているダイオードD11とツェナーダイオードDz12が逆方向に直列接続された回路は、トランジスタQ3のベースエミッタ間の逆方向に印加される電圧をクランプして、過電圧が加えられるのを保護することが可能となる。図16は、図15における第1のスイッチング素子Q1のゲートソース間電圧Vgs1、第2のスイッチング素子Q2のゲートソース間電圧Vgs2、第1のスイッチング素子Q1のドレインソース間電圧Vds1、及びキャパシタCb2の電圧Vcb2の関係を示す波形図である。第1のスイッチング素子Q1がオンすると、ハイサイド駆動巻線nb2に負電圧が誘起され、キャパシタCb2の充電電圧VCb2はしきい値電圧の約0.6Vから低下していく。その後、第1のスイッチング素子Q1がターンオフすると、ハイサイド駆動巻線nb2に正電圧が誘起され、キャパシタCb2の充電電圧VCb2は上昇していく。このキャパシタCb2の充電電圧VCb2がしきい値電圧の約0.6Vを超えると、トランジスタQ3がオンする。これにより、第2のスイッチング素子Q2のゲート電位が0Vになって、第2のスイッチング素子Q2はターンオフする。キャパシタCb2に対する充電時定数と放電時定数は異なるが、その比はほぼ一定である。そのため、オン時間比率Da=TQ2ON/TQ1ONは予め定めた関係で一定に保たれる。なお図15では、第2のスイッチング素子Q2のゲート端子とソース端子間には電荷放電用に必要であれば抵抗Rgsが接続される。ここで、第5の実施形態での説明と同様に、スイッチング素子Q2がターンオフしてからトランスのリセット時間が終了し、トランスのリセットが終了したことによるトランス電圧の反転を利用してスイッチング素子Q1をターンオンさせることでトランスに流れる電流を電流臨界モードで動作させる場合について説明する。図15において、直流入力電圧をVi、出力電圧をVo、1次巻線の巻回数をnp、2次巻線の巻回数をnsで表したとき、トランスを励磁する時間tsとトランスをリセットする時間trとの間には、トランスの磁束の連続性により、tsVi-npVo/ns=trnpVo/nsの関係式が成り立つ。よって、トランスを励磁する時間tsに対するトランスをリセットする時間trの比は、tr/ts=nsVi/npVo-1と表せる。ここでキャパシタCb2の放電時間TQ1ONと放電電流値Ib1との積TQ1ONIb1は放電電荷量となる。同様に、充電電荷量はTQ2ONIb2と表される。定常状態では、放電電荷量と充電電荷量が等しいことから、TQ1ONIb1=TQ2ONIb2が成り立つ。したがって、オン時間比率Da=TQ2ON/TQ1ON=Ib1/Ib2=1/Diとなる。ここで、Di=1/Da>tr/ts、すなわちDa<tr/tsと設定すると、スイッチング素子Q1のオン時間TQ1ONが変化しても、スイッチング素子Q2のオン時間TQ2ONは、トランスのリセット時間trよりも常に短くなる。このように設定すると、スイッチング素子Q2がターンオフしてから、トランスのリセット時間が終了することになり、トランスのリセットが終了したことによるトランス電圧の反転を利用してスイッチング素子Q1をターンオンさせることで、トランスに流れる電流を電流臨界モードで動作させることができる。さらに、負荷の変動に対してスイッチング素子Q1のオン時間が大きく変化した場合においても、これに追従してスイッチング素子Q2のオン時間を変化させ、電流臨界モードで動作が実現できる。すなわち本実施形態では、充放電電流比率Di=Ib2/Ib1とオン時間比率Da=TQ2ON/TQ1ONとは、Di=1/Daの関係が成り立ち、DiがnsVi/npVo-1よりも大きくなるように設定し、オン時間比率Daが負荷電流の変化に対してほぼ一定となるように第2のスイッチング素子Q2のオン時間を制御することにより、コンバータを電流臨界モードで動作させることができる。また、負荷の変化に対してスイッチング素子Q1のオン時間が変化して、スイッチング周期が変化しても、ゼロ電圧スイッチングを達成して、2次側の整流ダイオードの逆回復時間に伴う損失を低減することが可能となる。《第7の実施形態》図17は、第7の実施形態に係るスイッチング電源装置107の回路図である。図15に示したスイッチング電源装置と異なるのは、第2のスイッチング制御回路69の構成である。この例では、抵抗R81及びダイオードD81の直列回路と、抵抗R82及びダイオードD82の直列回路とが並列接続され、この並列回路と抵抗R7との接続点とハイサイド駆動巻線nb2の一端との間に、2つのツェナーダイオードDz1,Dz2が逆方向に直列接続された回路が接続されている。すなわち、ツェナーダイオードDz1,Dz2を付加している。このように、ハイサイド駆動巻線nb2の出力を、ツェナーダイオードDz1,Dz2と抵抗R7との直列回路に入力し、ツェナーダイオードDz1,Dz2の直列回路の電圧を供給するようにしたことにより、ハイサイド駆動巻線nb2の電圧の変動による影響を抑制補正できる。《第8の実施形態》図18は、第8の実施形態に係るスイッチング電源装置108の回路図である。図17に示したスイッチング電源装置と異なるのは、第2のスイッチング制御回路70の構成である。ツェナーダイオードDz1,Dz2の接続関係及びその他の接続関係が異なるが、作用効果は基本的に第7の実施形態と同様である。このように、ハイサイド駆動巻線nb2の出力を、ツェナーダイオードDz1,Dz2と抵抗R71,R72との直列回路に入力し、ツェナーダイオードDz1,Dz2に加えられる電圧をキャパシタCb2と抵抗R81またはR82とから成る直列回路に供給するようにしたことにより、ハイサイド駆動巻線nb2の電圧の変動による影響を抑制補正できる。《第9の実施形態》図19は、第9の実施形態に係るスイッチング電源装置109の回路図である。図18に示したスイッチング電源装置と異なるのは、第2のスイッチング制御回路71の構成である。第2のスイッチング制御回路71では、キャパシタC5を抵抗R5に対して直列接続している。キャパシタC5と抵抗R5は、第2のスイッチング素子Q2のゲートへの電圧印加に関して時定数に基づいた遅延回路として作用し、第2のスイッチング素子Q2のゲートソース間の入力容量に関連して、第2のスイッチング素子Q2のターンオン遅延時間、ゲートソース間の電圧値を制御する。《第10の実施形態》図20は第10の実施形態に係るスイッチング電源装置110の回路図である。第1の実施形態で図2に示したスイッチング電源装置と異なるのは、キャパシタCrの位置である。共振キャパシタCrは、第1のスイッチング素子Q1のオフ時にインダクタLrに流れる電流が流れる経路に挿入されていればよいので、キャパシタCrは図20のように、1次巻線npの一端と第2のスイッチング素子Q2のソースとの間に接続されていてもよい。《第11の実施形態》図21は第11の実施形態に係るスイッチング電源装置111の回路図である。第1の実施形態で図2に示したスイッチング電源装置と異なるのは、キャパシタCr及びインダクタLrの位置である。共振キャパシタCr及びインダクタLrは、第1のスイッチング素子Q1のオフ時にインダクタLrに流れる電流の経路に直列に挿入されていればよいので、キャパシタCr及びインダクタLrは、図21のように、1次巻線npの両端にそれぞれ接続されていてもよい。《第12の実施形態》図22は第12の実施形態に係るスイッチング電源装置112の回路図である。第1の実施形態で図2に示したスイッチング電源装置と異なるのは、キャパシタCrの位置である。共振キャパシタCrは、第1のスイッチング素子Q1のオフ時にインダクタLrに流れる電流が流れる経路に挿入されていればよい。そのため、キャパシタCrは図22のように、第2のスイッチング素子Q2のドレインと入力端子PIとの間に接続されていてもよい。《第13の実施形態》図23は第13の実施形態に係るスイッチング電源装置113の回路図である。第1の実施形態で図2に示したスイッチング電源装置と異なるのは、第2のスイッチング素子Q2及びキャパシタCrの位置である。共振キャパシタCrは、第1のスイッチング素子Q1のオフ時にインダクタLrに流れる電流が流れる経路に挿入されていればよいので、キャパシタCrは図23のように、第2のスイッチング素子Q2のドレインと入力端子PIGとの間に接続されていてもよい。《第14の実施形態》図24は第14の実施形態に係るスイッチング電源装置114の回路図である。第10の実施形態で図20に示したスイッチング電源装置と異なるのは、キャパシタCr以外にキャパシタCr1,Cr2を設けた点である。インダクタ、1次巻線np、キャパシタCr、第2のスイッチング素子Q2、キャパシタCr1が閉ループを構成するように、キャパシタCr及びCr1を設けている。また、キャパシタCr1とインダクタLrとの接続点と入力端子PIGとの間にキャパシタCr2を接続している。このように、第2のスイッチング素子Q2に対して直列接続される共振キャパシタCr1,Cr2は複数であってもよい。キャパシタCr2を接続することにより、電源電圧Viから供給される電流は、第1のスイッチング素子Q1のオン時間と第2のスイッチング素子Q2のオン時間の双方の期間において流れ、第1のスイッチング素子Q1のオン時間しか流れない図23の回路構成に比較して、電源電圧Viから供給される電流の実効電流が低減される。これにより、電源電圧Viから供給される電流による導通損を低減することができる。《第15の実施形態》図25は第15の実施形態に係るスイッチング電源装置115の回路図である。第1の実施形態で図2に示したスイッチング電源装置と異なるのは、トランスTの二次側の構成である。第15の実施形態では、トランスTの2次巻線nsに、ダイオードD21,D22,D23,D34によるダイオードブリッジ回路及びキャパシタCoが接続されている。このようにダイオードブリッジ回路で全波整流してもよい。《第16の実施形態》図26は第16の実施形態に係るスイッチング電源装置116の回路図である。第1の実施形態で図2に示したスイッチング電源装置と異なるのは、トランスTの二次側の構成である。第16の実施形態では、トランスTの2次巻線ns1の両端に、ダイオードDs及びキャパシタCo1による整流平滑回路が構成され、2次巻線ns2の両端に、ダイオードDf及びキャパシタCo2による整流平滑回路が構成されている。そして、出力端子PO-POG間にキャパシタCo3が接続されている。このように倍電圧整流回路としてもよい。《他の実施形態》以上に示した各実施形態では、帰還信号の電圧によって、負荷の軽重を検知する、すなわち負荷に流れる電流を間接的に検出する回路を構成したが、軽負荷状態であるか否かを検知するために、負荷に流れる電流を直接検出する回路を設けてもよい。この場合には、軽負荷検出時にスイッチング制御ICのブランキング機能が有効になるように、スイッチング制御ICに制御信号を与えるように構成すればよい。第2のスイッチング素子Q2のターンオフタイミングは、トランスTの第1の駆動巻線nb1の両端に生じる電圧変化によって巻線電圧の反転を検出することによって検出するように回路を構成してもよい。また、第2のスイッチング素子Q2のターンオフタイミングは、第1のスイッチング素子Q1または第2のスイッチング素子Q2の少なくとも一方のドレイン-ソース間電圧の変化に基づいて検出してもよい。また、第2のスイッチング素子Q2のターンオフタイミングは、第1のスイッチング素子Q1または第2のスイッチング素子Q2の少なくとも1つのドレイン電流又はソース電流の変化に基づいて検出してもよい。なお、本発明は、ハーフブリッジコンバータだけでなく、フルブリッジコンバータなどの多石式のコンバータ、電圧クランプコンバータなどにおいて、二つのスイッチング素子を相補的に交互にオン/オフするスイッチング電源装置に適用できる。なお、以上に示した幾つかの実施形態で、トランスの巻線電圧の両端に生じる電圧変化を検出する例を示したが、第1のスイッチング素子Q1または第2のスイッチング素子Q2の少なくとも一方のドレイン-ソース間電圧の変化を検出するようにしてもよい。また、第1のスイッチング素子Q1または前記第2のスイッチング素子Q2の少なくとも1つのドレイン電流又はソース電流の変化を検出するようにしてもよい。また、第1の駆動巻線nb1の両端に生じる電圧変化を検出するようにしてもよい。また以上に示した幾つかの実施形態で示したインダクタLrはトランスTの漏れインダクタンスで構成してもよい。"