複数の電気導管と、少なくとも2つの電気導管とそれぞれ電気的に連通する複数の表示素子を含む画素と、を備え、前記画素は、高輝度範囲と低輝度範囲とを含む複数の輝度範囲を持ち、前記低輝度範囲での前記画素のビット密度は、前記高輝度範囲での前記画素のビット密度よりも高い、装置。前記画素は、複数の量子化レベルを持ち、それぞれの量子化レベルは、少なくとも1つの量子化ステップを含み、前記複数の量子化レベルは、中間的量子化レベルと、前記中間的量子化レベルより上の第1の複数の量子化レベルと、前記中間的量子化レベルより下の第2の複数の量子化レベルと、を含み、前記第2の複数の量子化レベルは、前記第1の複数の量子化レベルよりも多くの量子化ステップを含む、請求項1に記載の装置。前記第2の複数の量子化レベルにおける一連の前記量子化ステップ間の輝度の差は、人間視覚システムではそれぞれ検知されない、請求項2に記載の装置。前記画素は、複数の量子化ステップを持ち、前記画素における一連の前記量子化ステップ間の輝度の差は、それぞれ約4パーセント未満である、請求項1から3のいずれかに記載の装置。一連の前記量子化ステップ間の輝度の差は、人間視覚システムではそれぞれ検知されない、請求項4に記載の装置。前記低輝度範囲での輝度の差は、約4パーセント未満である、請求項1から5のいずれかに記載の装置。前記低輝度範囲での輝度の差は、人間視覚システムではそれぞれ検知されない、請求項1から6のいずれかに記載の装置。前記複数の表示素子のそれぞれは、分岐干渉表示素子を含む、請求項1から7のいずれかに記載の装置。前記複数の表示素子は、少なくとも4つの表示素子を含む、請求項1から8のいずれかに記載の装置。前記複数の電気導管は、第1の電気導管と、前記第1の電気導管から電気的に絶縁された第2の電気導管とを含み、前記複数の表示素子は、光学的に活性の第1の領域を持つ第1の表示素子と、光学的に活性の第2の領域を持つ第2の表示素子とを含み、前記第1の表示素子および第2の表示素子は、それぞれ、前記第1の電気導管および第2の電気導管と電気的に連通しており、光学的に活性の前記第1の領域と光学的に活性の前記第2の領域との比率は、1つの整数に実質的に等しい、請求項1から9のいずれかに記載の装置。光学的に活性の前記第1の領域と光学的に活性の前記第2の領域との比率の前記整数は、2、3、4、5、6、7、8、9、10、15、31、63、127、255と、2n-1とのうちのいずれかであり、前記nは、2以上の整数である、請求項10に記載の装置。前記複数の電気導管は、第1の電気導管と、前記第1の電気導管から電気的に絶縁された第2の電気導管とを含み、前記複数の表示素子は、第1の表示素子と第2の表示素子とを含み、前記第1の表示素子は、前記第1の電気導管および第2の電気導管と電気的に連通しており、前記第1の表示素子は、光学的に活性の第1の領域を持ち、前記第2の表示素子は、前記第1の電気導管および第2の電気導管と電気的に連通しており、前記第2の表示素子は、光学的に活性の前記第1の領域よりも小さい光学的に活性の第1の領域を持ち、前記第1の表示素子は、前記第2の表示素子が動作状態にあるときのみ、動作状態にあるように構成されている、請求項1から11のいずれかに記載の装置。前記複数の電気導管は、前記第1の電気導管および第2の電気導管から電気的に絶縁された第3の電気導管と、前記第1の電気導管、第2の電気導管および第3の電気導管から電気的に絶縁された第4の電気導管とをさらに含み、前記複数の表示素子のそれぞれは、第3の表示素子および第4の表示素子をさらに含み、前記第3の表示素子は、前記第1の電気導管および第3の電気導管と電気的に連通しており、前記第3の表示素子は、光学的に活性の前記第1のおよび第2の領域のそれぞれとは異なる光学的に活性の第3の領域を持ち、前記第4の表示素子は、前記第1の電気導管と、前記第3の電気導管または前記第4の電気導管のいずれかと、電気的に連通しており、前記第4の表示素子は、光学的に活性の前記第1、第2および第3の領域のそれぞれとは異なる光学的に活性の第4の領域を持つ、請求項12に記載の装置。光学的に活性の前記第4の領域は、光学的に活性の前記第3の領域よりも大きい、請求項13に記載の装置。前記第4の表示素子は、前記第1の電気導管および第4の電気導管と電気的に連通しており、前記第4の表示素子は、前記第3の表示素子が動作状態にあるときのみ、動作状態にあるように構成されている、請求項13または14に記載の装置。本発明のシステム、方法および装置は、それぞれいくつかの態様を有し、そのうちのどれ1つとして、その望ましい属性にもっぱら責任を負うものではない。次に、本発明の範囲を限定することなく、そのより顕著な特徴を簡潔に議論することにする。この議論を考察した後、特に発明を実施するための形態と題するセクションを読んだ後には、本発明の各特徴が、いかにして他の表示装置を上回る利点をもたらすかが理解されよう。実施形態によっては、光変調器装置は、第1の電気導管、第1の電気導管から電気的に絶縁された第2の電気導管、第1の導管および第2の導管と連通するように構成された第1の表示素子、ならびに第1の導管および第2の導管と連通するように構成された第2の表示素子を備える。第1の導管と第2の導管との間の電圧差の大きさが第1の動作電圧よりも大きいとき、第1の表示素子は動作状態にある。第1の導管と第2の導管との間の電圧差の大きさが第1の解放電圧よりも小さいとき、第1の表示素子は解放状態にある。第1の導管と第2の導管との間の電圧差の大きさが第2の動作電圧よりも大きいとき、第2の表示素子は動作状態にある。第1の導管と第2の導管との間の電圧差の大きさが第2の解放電圧よりも小さいとき、第2の表示素子は解放状態にある。第1の動作電圧が第2の動作電圧に実質上等しく、第1の解放電圧が第2の解放電圧と異なるか、または、第1の動作電圧が第2の動作電圧と異なり、第1の解放電圧が第2の解放電圧に実質上等しいかのいずれかである。実施形態によっては、光変調器装置は、電気信号を伝導する第1の伝送手段、電気信号を伝導する第2の伝送手段、ならびに第1の伝導手段および第2の伝導手段と連通するように構成された、光を変調する第1の変調手段を備える。第2の伝導手段は、第1の伝導手段から電気的に絶縁されている。第1の伝導手段と第2の伝導手段との間の電圧差の大きさが第1の動作電圧よりも大きいとき、第1の変調手段は動作状態にある。第1の伝導手段と第2の伝導手段との間の電圧差の大きさが第1の解放電圧よりも小さいとき、第1の変調手段は解放状態にある。第2の変調手段は、第1の伝導手段および第2の伝導手段と連通するように構成されている。第1の伝導手段と第2の伝導手段との間の電圧差の大きさが第2の動作電圧よりも大きいとき、第2の変調手段は動作状態にある。第1の伝導手段と第2の伝導手段との間の電圧差の大きさが第2の解放電圧よりも小さいとき、第2の変調手段は解放状態にある。第1の動作電圧が第2の動作電圧に実質上等しく、第1の解放電圧が第2の解放電圧と異なるか、または、第1の動作電圧が第2の動作電圧と異なり、第1の解放電圧が第2の解放電圧に実質上等しいかのいずれかである。実施形態によっては、光を変調する方法は、第1の導管および第2の導管と連通するように構成された第1の表示素子を設けるステップ、第1の導管および第2の導管と連通するように構成された第2の表示素子を設けるステップ、ならびに第1および第2の導管に電圧を選択的に加えて、第1の表示素子および第2の表示素子を選択的に動作させ解放するステップを含む。第1の導管と第2の導管との間の電圧差の大きさが第1の動作電圧よりも大きいとき、第1の表示素子は動作状態にある。第1の導管と第2の導管との間の電圧差の大きさが第1の解放電圧よりも小さいとき、第1の表示素子は解放状態にある。第1の導管と第2の導管との間の電圧差の大きさが第2の動作電圧よりも大きいとき、第2の表示素子は動作状態にある。第1の導管と第2の導管との間の電圧差の大きさが第2の解放電圧よりも小さいとき、第2の表示素子は解放状態にある。第1の動作電圧が第2の動作電圧に実質上等しく、第1の解放電圧が第2の解放電圧と異なるか、または、第1の動作電圧が第2の動作電圧と異なり、第1の解放電圧が第2の解放電圧に実質上等しいかのいずれかである。実施形態によっては、画像を表示する方法は、複数の画素を設けるステップ、画素の各表示素子を選択的に動作させて、画素の第1の範囲の輝度に対する第1のビット密度を実現するステップ、および画素の各表示素子を選択的に動作させて、画素の第2の範囲の輝度に対する第2のビット密度を実現するステップを含む。各画素は、複数の表示素子を備える。第2の範囲の輝度は、第1の範囲の輝度よりも高い。第2のビット密度は、第1のビット密度よりも低い。実施形態によっては、光変調器装置を製造する方法は、第1の電気導管を形成するステップ、第1の導管から電気的に絶縁された第2の電気導管を形成するステップ、第1の導管および第2の導管と連通するように構成された第1の表示素子を形成するステップ、ならびに第1の導管および第2の導管と連通するように構成された第2の表示素子を形成するステップを含む。第1の導管と第2の導管との間の電圧差の大きさが第1の動作電圧よりも大きいとき、第1の表示素子は動作状態にある。第1の導管と第2の導管との間の電圧差の大きさが第1の解放電圧よりも小さいとき、第1の表示素子は解放状態にある。第1の導管と第2の導管との間の電圧差の大きさが第2の動作電圧よりも大きいとき、第2の表示素子は動作状態にある。第1の導管と第2の導管との間の電圧差の大きさが第2の解放電圧よりも小さいとき、第2の表示素子は解放状態にある。第1の動作電圧が第2の動作電圧に実質上等しく、第1の解放電圧が第2の解放電圧と異なるか、または、第1の動作電圧が第2の動作電圧と異なり、第1の解放電圧が第2の解放電圧に実質上等しいかのいずれかである。以下の詳細な説明は、本発明のある特定の実施形態を対象としている。しかし、本発明は、多くの異なる方式で実施することができる。この説明では各図面を参照するが、これらの図面においては、全体を通して同じ部品は同じ数字で表される。以下の説明から明白になるように、各実施形態は、動いていようと静止していようと、また文字であろうと絵であろうと、画像を表示するように構成されたどんな装置で実施されてもよい。より具体的には、各実施形態は、たとえば以下の装置だがそれらに限定されない様々な電子装置において実施されてもよく、またはそれら電子装置に関連してもよいことが企図されている。すなわち、携帯電話、無線装置、携帯型情報端末、ハンドヘルドコンピュータまたはポータブルコンピュータ、GPS受信機ナビゲータ、カメラ、MP3プレーヤ、カムコーダ、ゲーム機、腕時計、時計、計算器、テレビジョンモニタ、フラットパネル表示装置、コンピュータモニタ、自動車表示装置、コックピットの制御装置およびまたは表示装置、カメラビューの表示装置、電子写真、電子広告板または電子サイン、プロジェクタ、建築物、パッケージング、ならびに美的な構造物などの装置である。本明細書に記載の装置と同様の構造のMEMS装置は、電子スイッチング装置などの非表示用途で使用することもできる。各動作電圧が実質上等しく、各解放電圧が異なるか、または各解放電圧が実質上等しく、各動作電圧が異なるかのいずれかである1組の表示素子が提供される。各表示素子は、共通の行ドライバおよび列ドライバを共用してもよいので、これらのヒステリシス窓を使用して動作することにより、電気導管の数を削減することが可能になる。実施形態によっては、各表示素子の光学活性領域は重み付けされて、低範囲のビット深度が改善される。実施形態によっては、各表示素子の光学活性領域の比率は、3、7、15、31、127、または255である。分岐干渉変調器MEMS表示素子を備える分岐干渉変調器表示装置の一実施形態が図1に示してある。これらの装置では、各画素は、明状態または暗状態のいずれかにある。明状態では、表示素子は、ユーザに向けて入射可視光の大部分を反射する。暗状態のときには、表示素子は、ユーザに向けて入射可視光をほとんど反射しない。実施形態に応じて、オンおよびオフ状態の光の反射特性が逆になってもよい。MEMS画素は、主に選択した色で反射するように構成することができ、白黒表示装置に加えてカラー表示装置も可能にする。図1は、表示装置での一連の画素における隣接する2つの画素を示す等角図であり、各画素はMEMS分岐干渉変調器を備える。実施形態によっては、分岐干渉変調器表示装置は、これら分岐干渉変調器の行列アレイを備える。各分岐干渉変調器は、少なくとも1つの寸法を可変にして光共振空洞を形成するように、互いから可変で制御可能な距離をおいて配置された1対の反射層を備える。一実施形態では、反射層のうちの1つは、2つの位置の間で移動してもよい。本明細書において解放位置と称される第1の位置では、可動反射層は、固定された部分的に反射する層から相対的に長い距離に配置される。本明細書において動作位置と称される第2の位置では、可動反射層は、部分的に反射する層により近く隣接して配置される。2つの層から反射する入射光は、可動反射層の位置に応じて、強め合いまたは弱め合いながら干渉し、各画素に対して、全体的に反射する状態または無反射の状態のいずれかを生成する。図1における画素アレイのうちの図示してある部分は、2つの隣接する分岐干渉変調器12aおよび12bを備える。左側の分岐干渉変調器12aでは、可動反射層14aが、光学スタック16aから所定の距離を置いた弛緩位置で示してあり、光学スタック16aは、部分的に反射する層を備えている。右側の分岐干渉変調器12bでは、可動反射層14bが、光学スタック16bに隣接した動作位置で示してある。光学スタック16aおよび16bは、本明細書において述べられているように、通常はいくつかの融合層を備え、それらの層には、インジウムスズ酸化物などの電極層、クロムなどの部分的に反射する層、および透明誘電体が含まれ得る。したがって、光学スタック16は、導電性であり、部分的に透明であり、部分的に反射し、また、たとえば上記各層のうちの1層または複数の層を透明な基板20上に析出することによって製造されてもよい。部分的に反射する層は、様々な金属、半導体、誘電体など、部分的に反射する様々な材料から形成することができる。部分的に反射する層は、1層または複数の層の材料から形成することができ、各層のそれぞれは、単一の材料または複数の材料の組合せから形成することができる。実施形態によっては、光学スタック16の各層は、平行ストリップにパターンづけされ、さらに以下で説明されるように、表示装置内で行電極を形成してもよい。可動反射層14a、14bは、析出した金属層または支柱18の上端に析出した層の一連の平行ストリップ、および各支柱18の間に析出した介在犠牲材料として形成されてもよい。犠牲材料がエッチング除去されると、可動反射層14a、14bは、確定したギャップ19だけ光学スタック16a、16bから分離される。アルミニウムなど高い導電性および反射特性をもつ材料を反射層14用に使用してもよく、これらのストリップは、表示装置内で列電極を形成してもよい。電圧を印加しないと、図1の画素12aによって示すように、空洞19は、可動反射層14aが機械的に弛緩した状態で、可動反射層14aと光学スタック16aの間にとどまる。しかし、選択された行および列に電位差が加わると、対応する画素での行電極と列電極の交差部分に形成されたコンデンサが充電され、静電気力により各電極がともに引っ張られる。電圧が十分に高いとき、可動反射層14は変形し、光学スタック16に押しつけられる。図1の右側の画素12bによって示すように、光学スタック16内の誘電体層は、短絡を防止し、層14と16の間の分離距離を制御してもよい。印可された電位差の極性がどうであれ、挙動は同じである。このようにして、反射か無反射かの画素状態を制御することができる行列動作は、従来のLCDおよび他の表示装置技術で使用される動作と多くの点で類似している。図2から5Bには、表示装置の用途において分岐干渉変調器のアレイを使用するための、例示的な1つのプロセスおよびシステムが示してある。図2は、本発明の各態様を組み込んでもよい電子装置の一実施形態を示すシステムブロック図である。例示的な実施形態では、電子装置はプロセッサ21を備える。プロセッサ21は、ARM、Pentium、PentiumII、PentiumIII、PentiumIV、PentiumPro、8051、MIPS、PowerPC、ALPHAなど、どんな汎用のシングルチップまたはマルチチップのマイクロプロセッサでもよく、デジタル信号プロセッサ、マイクロコントローラ、またはプログラマブルゲートアレイなど、どんな特殊目的のマイクロプロセッサでもよい。当技術分野では従来と同様に、プロセッサ21は、1つまたは複数のソフトウェアモジュールを実行するように構成されてもよい。オペレーティングシステムを実行するのに加えて、プロセッサは、ウェブブラウザ、電話アプリケーション、eメールプログラム、または他の任意のソフトウェアアプリケーションを含め、1つまたは複数のソフトウェアアプリケーションを実行するように構成されてもよい。一実施形態では、プロセッサ21は、アレイドライバ22と通信するように構成されてもよい。一実施形態では、アレイドライバ22は、ディスプレイアレイまたはパネル30に信号を供給する行ドライバ回路24および列ドライバ回路26を備える。図1に示したアレイの断面図が、図2の線11で示してある。MEMS分岐干渉変調器については、行列の動作プロトコルは、図3に示したこれらの装置のヒステリシス特性を利用してもよい。可動層を弛緩状態から動作状態に変形させるには、たとえば10ボルトの電位差が必要となることがある。しかし、電圧がその値から減少するとき、電圧は10ボルト未満に後退するので、可動層はその状態を維持する。図3の例示的な実施形態では、可動層は、電圧が2ボルト未満に降下するまで、完全には弛緩しない。したがって、図3に示した例では、約3~7ボルトの印加電圧の窓が存在し、その電圧範囲内で、装置は弛緩状態または動作状態のいずれかで安定している。これは、本明細書においてヒステリシス窓または安定性窓と称される。図3のヒステリシス特性を有するディスプレイアレイについては、行ストロービング中に、ストロービングされる行の中の動作すべき画素が約10ボルトの電圧差にさらされ、弛緩すべき画素がゼロボルトに近い電圧差にさらされるように、行列の動作プロトコルを設計することができる。ストローブの後に、各画素は、行ストローブによってもたらされたどんな状態にもとどまるように、約5ボルトの定常状態の電圧差にさらされる。各画素は、書き込まれた後に、この例では3~7ボルトの安定性窓の範囲内の電位差を知る。この特徴により、図1に示した画素設計は、前から存在する動作状態または弛緩状態のいずれかにおける同じ印加電圧条件下で安定する。分岐干渉変調器の各画素は、動作状態にあっても弛緩状態にあっても、本質的には、固定された反射層および動く反射層によって形成されるコンデンサなので、ほとんど電力を消費することなく、この安定状態をヒステリシス窓内の電圧で保持することができる。本質的に、印加電位が固定されている場合、電流は画素には流れない。典型的な用途では、第1の行における動作中の画素の所望のセットに従って、列電極のセットをアサートすることにより、表示フレームを作成してもよい。次いで、行パルスが行1の電極に加えられ、アサートされた列ラインに対応する各画素を動作させる。次いで、列電極のアサートされたセットは、第2の行における動作中の画素の所望のセットに対応するように変更される。次いで、パルスが行2の電極に加えられ、アサートされた列電極に従って、行2内の適切な画素を動作させる。行1の各画素は、行2のパルスには影響されず、行1のパルス期間中に設定された状態にとどまる。フレームを生成するために、一連の行全体に対して順次、これが繰り返されてもよい。一般に、各フレームは、1秒毎のある所望フレーム数でこのプロセスを継続して繰り返すことにより、新規の表示データでリフレッシュおよびまたは更新される。画素アレイの行電極および列電極を駆動して表示フレームを生成するための多種多様なプロトコルもよく知られており、本発明と一緒に使用してもよい。図4、5Aおよび5Bには、図2の3×3アレイ上に表示フレームを生成するための、実現可能な1つの動作プロトコルが示してある。図4には、図3のヒステリシスカーブを示す画素向けに使用してもよい、行および列の電圧レベルの実現可能なセットが示してある。図4の実施形態では、画素を動作させるには、適切な列をVbiasに設定し、適切な行をΔVに設定する必要があり、これらの電圧はそれぞれ5ボルトおよび5ボルトに対応する。画素を弛緩させることは、適切な列をVbiasに設定し、適切な行を同じΔVに設定し、画素の両端にゼロボルトの電位差を生成することによって達成される。行電圧がゼロボルトに保持されている各行では、列がVbiasであれVbiasであれ、各画素は、もともとのいかなる状態においても安定である。やはり図4に示すように、上記の電圧とは逆極性の電圧を使用できることが理解されよう。たとえば、画素を動作させるのに、適切な列をVbiasに設定し、適切な行をΔVに設定することが必要になることがある。この実施形態では、画素を解放することは、適切な列をVbiasに設定し、適切な行を同じΔVに設定し、画素の両端にゼロボルトの電位差を生成することによって達成される。図5Bは、図2の3×3アレイに加えられる一連の行信号および列信号を示すタイミング図であり、結果として図5Aに示す表示配置になる。ここで、動作中の画素は無反射である。図5Aに示したフレームを書き込む前に、各画素はどんな状態とすることもでき、この例では、すべての行は0ボルトであり、すべての列は5ボルトである。これらの印加電圧を用いて、すべての画素は、その既存の動作状態または弛緩状態において安定である。図5Aのフレームでは、画素、、、およびが動作中である。これを達成するために、行1に対するライン時間中に、列1および2は5ボルトに設定され、列3は5ボルトに設定される。すべての画素は3~7ボルトの安定性窓にとどまるので、どんな画素の状態も、これによって変更されることはない。次いで、行1は、0ボルトから5ボルトに立ち上がりゼロに戻るパルスで、ストローブされる。これにより、およびの画素は動作し、の画素は弛緩する。アレイ内の他の画素は影響を受けない。行2を要望通り設定するために、列2は5ボルトに設定され、列1および3は5ボルトに設定される。次いで、行2に加えられる同じストローブにより、画素は動作し、画素およびは弛緩する。この場合も、アレイの他の画素は影響を受けない。列2および3を5ボルトに設定し、列1を5ボルトに設定することにより、行3が同様に設定される。行3のストローブにより、行3の画素は、図5Aに示すように設定される。フレームを書き込んだ後、行の電位はゼロになり、列の電位は5ボルトまたは5ボルトのいずれかにとどまることができ、次いで表示は図5Aの配置で安定する。数十または数百の行および列のアレイに対して、同じ手順を使用できることが理解されよう。行および列の動作を実行するために使用される電圧のタイミング、順番、およびレベルは、上述の一般的な原理の範囲内で広く変更することができ、上記の例は単に例示的なものであり、本明細書に記載のシステムおよび方法とともに、いかなる動作電圧の方法を使用できることも理解されよう。図6Aおよび6Bは、表示装置40の一実施形態を示すシステムブロック図である。表示装置40は、たとえばセルラー電話または携帯電話とすることができる。しかし、表示装置40の同じ構成部品またはわずかに変更されたその構成部品は、テレビジョンや携帯用メディアプレーヤなどの様々なタイプの表示装置の実例にもなる。表示装置40は、ハウジング41、ディスプレイ30、アンテナ43、スピーカ45、入力装置48、およびマイクロホン46を備える。一般にハウジング41は、射出成形および真空成形を含め、当業者にはよく知られている様々な製造プロセスのうちの任意のものから形成される。さらに、ハウジング41は、プラスチック、金属、ガラス、ゴム、およびセラミック、またはそれらの組合せを含むが、それだけには限定されない様々な材料のうちの任意のものから作製してもよい。一実施形態では、ハウジング41は取外し可能な部分を備え、この部分は、互いに異なる色の、または様々なロゴ、絵、またはシンボルを含む他の取外し可能な部分と交換してもよい。例示的な表示装置40のディスプレイ30は、本明細書に記載の通り、双安定ディスプレイを含む様々なディスプレイのうちの任意のものでよい。他の実施形態では、ディスプレイ30には、前述の通り、プラズマ、EL、OLED、STNLCD、またはTFTLCDなどのフラットパネル表示装置、あるいは、当業者にはよく知られているように、CRTまたは他の電子管装置などの非フラットパネル表示装置が含まれる。しかし、本実施形態を説明するために、本明細書に記載の通り、ディスプレイ30には、分岐干渉変調器表示装置が含まれる。例示的な表示装置40の一実施形態の各構成部品が、図6Bに概略的に示してある。図示された例示的な表示装置40は、ハウジング41を備え、その中に少なくとも部分的に格納される追加の構成部品を備えることができる。たとえば、一実施形態では、例示的な表示装置40は、アンテナ43を含むネットワークインターフェース27を備え、このアンテナは送受信機47に結合されている。送受信機47はプロセッサ21に接続され、プロセッサはコンディショニングハードウェア52に接続されている。コンディショニングハードウェア52は、信号を調整するように構成してもよい。コンディショニングハードウェア52は、スピーカ45およびマイクロホン46に接続されている。プロセッサ21は、入力装置48およびドライバ制御装置29にも接続されている。ドライバ制御装置29は、フレームバッファ28およびアレイドライバ22に結合され、このアレイドライバは、さらにディスプレイアレイ30に結合されている。特定の例示的な表示装置40の設計の求めにより、電源50は、すべての構成部品に電力を供給する。例示的な表示装置40が1つまたは複数の装置とネットワーク上で通信できるように、ネットワークインターフェース27は、アンテナ43および送受信機47を備える。一実施形態では、ネットワークインターフェース27は、プロセッサ21の要求を軽減するためのいくらかの処理能力を有してもよい。アンテナ43は、信号を送受信するための、当業者に知られている任意のアンテナである。一実施形態では、アンテナは、IEEE80211、またはを含むIEEE80211規格に従って、RF信号を送受信する。他の実施形態では、アンテナは、ブルートゥース規格に従って、RF信号を送受信する。セルラー電話の場合、アンテナは、無線携帯電話ネットワーク内で通信するために使用される、CDMA、GSM、AMPSまたは他の知られた信号を受信するように設計される。送受信機47は、アンテナ43から受信される信号が、プロセッサ21によって受信され、さらに処理されてもよいように、その信号を前処理する。送受信機47はまた、プロセッサ21から受信される信号が、例示的な表示装置40からアンテナ43を介して送信されてもよいように、その信号を処理する。一代替実施形態では、送受信機47は、受信機で置き換えることができる。さらに他の代替実施形態では、ネットワークインターフェース27は、プロセッサ21に送る画像データを記憶または生成することができる画像ソースで置き換えることができる。たとえば、画像ソースは、画像データまたは画像データを生成するソフトウェアモジュールを格納するデジタルビデオディスクまたはハードディスクドライブとすることができる。プロセッサ21は一般に、例示的な表示装置40の総合的な動作を制御する。プロセッサ21は、ネットワークインターフェース27または画像ソースからの圧縮された画像データなどのデータを受信し、このデータを処理して、生画像データまたは容易に処理して生画像データに変換できるフォーマットにする。次いで、プロセッサ21は、記憶するために、ドライバ制御装置29またはフレームバッファ28に処理されたデータを送る。通常、生データとは、画像内の各位置での画像特性を識別する情報を指す。たとえば、このような画像特性には、色、飽和度、およびグレースケールレベルが含まれ得る。一実施形態では、プロセッサ21は、例示的な表示装置40の動作を制御するための、マイクロコントローラ、CPU、または論理演算装置を備える。コンディショニングハードウェア52は一般に、スピーカ45に信号を送信し、マイクロホン46から信号を受信するための増幅器およびフィルタを備える。コンディショニングハードウェア52は、例示的な表示装置40内の個別の構成部品でもよく、プロセッサ21または他の構成部品内に組み込まれてもよい。ドライバ制御装置29は、プロセッサ21によって生成される生画像データを、プロセッサ21直接またはフレームバッファ28のいずれかから取得し、アレイドライバ22に高速伝送するために、この生画像データを適切に再フォーマットする。具体的には、ドライバ制御装置29は、生画像データを再フォーマットして、ラスタのようなフォーマットを有するデータフローに変換し、その結果、ディスプレイアレイ30を横切って走査するのに適した時間順位を有する。次いで、ドライバ制御装置29は、フォーマットされた情報をアレイドライバ22に送る。LCD制御装置などのドライバ制御装置29は、スタンドアロンの集積回路として、システムプロセッサ21としばしば連携するが、このような制御装置は、多くの方式で実装されてもよい。これらの装置は、ハードウェアとしてプロセッサ21に組み込まれても、ソフトウェアとしてプロセッサ21に組み込まれても、またはアレイドライバ22とともにハードウェア内に完全に集積化されてもよい。通常、アレイドライバ22は、フォーマットされた情報をドライバ制御装置29から受信し、ビデオデータを再フォーマットして波形の並行セットにする。これらの波形は、画素の表示xy行列からくる、何百ときには何千ものリード線に、1秒間に何度も加えられる。一実施形態では、ドライバ制御装置29、アレイドライバ22、およびディスプレイアレイ30は、本明細書に記載の表示装置のいかなるタイプにも適している。たとえば、一実施形態では、ドライバ制御装置29は、従来のディスプレイ制御装置または双安定ドライバ制御装置である。他の実施形態では、アレイドライバ22は、従来のドライバまたは双安定ディスプレイドライバである。一実施形態では、ドライバ制御装置29は、アレイドライバ22と一体化している。このような実施形態は、セルラー電話、腕時計、および他の小面積の表示装置など、高度に集積化されたシステムでは一般的である。さらに他の実施形態では、ディスプレイアレイ30は、典型的なディスプレイアレイまたは双安定ディスプレイアレイである。入力装置48により、ユーザは、例示的な表示装置40の動作を制御することができるようになる。一実施形態では、入力装置48には、QWERTYキーボードまたは電話のキーパッドなどのキーパッド、ボタン、スイッチ、タッチスクリーン、あるいは感圧性または感熱性の膜が含まれる。一実施形態では、マイクロホン46は、例示的な表示装置40用の入力装置である。データを装置に入力するのにマイクロホン46が使用されるとき、例示的な表示装置40の動作を制御するために、音声コマンドはユーザが行ってもよい。電源50には、当技術分野でよく知られた様々なエネルギー貯蔵装置が含まれ得る。たとえば、一実施形態では、電源50は、ニッケルカドミウム電池またはリチウムイオン電池などの充電式電池である。他の実施形態では、電源50は、再生可能なエネルギー源、コンデンサ、または、プラスチック太陽電池および太陽電池塗料を含む太陽電池である。他の実施形態では、電源50は、壁付きコンセントから電力を受け取るように構成されている。実施形態によっては、制御プログラミング性は、前述の通り、電子表示システム内のいくつかの場所に配置することができるドライバ制御装置内にある。実施形態によっては、制御プログラミング性は、アレイドライバ22内にある。前述の最適化は、いかなる数のハードウェアおよびまたはソフトウェア構成部品、ならびに様々な構成で実施されてもよいことが、当業者には理解されよう。上述の原理に従って動作する分岐干渉変調器の構造の詳細は、きわめて各種のものにすることができる。たとえば、図7A~7Eには、可動反射層14およびその支持構造物の5つの異なる実施形態が示してある。図7Aは、図1の実施形態の断面図であり、ここでは、金属材料のストリップ14が、直交して延びる支持物18上に析出している。図7Bでは、可動反射層14が、コーナーにおいてのみ、つなぎ32でつながれて支持物に取り付けられている。図7Cでは、可動反射層14は、変形可能な層34からつり下げられており、この層は、柔軟性のある金属を含んでもよい。変形可能な層34は、変形可能な層34の周辺部の回りで、直接または間接に、基板20に接続されている。これらの接続は、本明細書においては支柱と呼ばれている。図7Dに示す実施形態は、変形可能な層34がその上に位置する支柱プラグ42を有する。可動反射層14は、図7A~7Cの場合のように、空洞の上につり下げられた状態にあるが、変形可能な層34は、変形可能な層34と光学スタック16との間の穴を満たすことによって支柱を形成することはない。そうではなく、支柱は、支柱プラグ42を形成するのに使用される平坦化材料から形成される。図7Eに示す実施形態は、図7Dに示す実施形態に基づいているが、図7A~7Cに示す各実施形態、ならびに示していない追加実施形態のうちの任意のものを扱うように適合されてもよい。図7Eに示す実施形態では、金属または他の導体材料の特別な層が、バス構造44を形成するために使用されてきた。これにより、分岐干渉変調器の背後に沿った信号の経路指定を可能にし、基板20上に他の方法で形成しなければならなかった可能性がある数多くの電極を排除する。図7に示すような実施形態では、分岐干渉変調器は、直視型装置の役割を果たし、この装置では、透明基板20の前側、すなわち変調器が配置される側の反対側から画像を見る。これらの実施形態では、反射層14は、変形可能な層34を含め、基板20の反対側の反射層側での分岐干渉変調器の各部分を光学的に遮へいする。これにより、画像品質に悪影響を与えることなく、遮へいされた領域を構成し、動作させることができる。こうした遮へいにより、図7Eでのバス構造44が可能となり、これにより、アドレッシングや、そのアドレッシングの結果として生じる動きなどの変調器の電気機械的特性から、変調器の光学特性を分離することができる。この分離可能な変調器のアーキテクチャにより、変調器の電気機械的な特徴および光学的な特徴に対して使用される構造設計および材料を、互いに独立して選択し、動作させることができる。さらに、図7C~7Eに示す各実施形態は、反射層14の光学特性をその機械的特性から分離することから生じる追加の利点を有し、これらの利点は、変形可能な層34によって実行される。これにより、反射層14向けに使用される構造設計および材料を、光学特性に対して最適化することができ、変形可能な層34向けに使用される構造設計および材料を、所望の機械的特性に対して最適化することができる。図8には、1画素につき1つの分岐干渉変調器を備えるモノクロ表示装置の一実施形態が示してあり、この変調器のオンまたはオフの状態は、画素毎にデータのうちの1ビットの値に基づいて設定される。画素は、1つの列導管および1つの行導管と連通するように構成されている。グレースケール画像は、画素毎に数ビットのデータを含んでもよい。たとえば、3ビットのグレースケール表示装置は、1画素につき3ビットのデータを含み、このデータは、各画素に割り当てられてもよいグレーの8階調のうちの1つに対応する。画素は、1つの列導管および3つの行導管と連通するように構成されている。図9には、各画素90に対して3つの分岐干渉変調器91、92、93を備える、3ビットのグレースケール画像を表示するための表示装置の例示的な実施形態が示してある。8階調を得るために、3つの変調器91、92、93は、変化するサイズ比に従って光を反射する。こうした一実施形態では、分岐干渉変調器91、92、93のそれぞれは、421の比に従って変化する反射表面積を有する鏡を備える。1つの鏡または変調器の反射部分は、画素の一部分の画定と呼ばれている。たとえば、421の実施形態において表面積が1になる鏡は、画素の約17を画定する。3ビットのデータのうちの対応するビットの2進値に基づいて、各変調器をオンまたはオフの状態に設定することにより、画素内で特定の階調が得られる。図10には、画素100が、一群の赤色分岐干渉変調器101、102、103、緑色分岐干渉変調器104、105、106、および青色分岐干渉変調器107、108、109を備えることを除けば、図9のグレースケールの画素90と同様に働く画素100を有するカラー表示装置の一実施形態が示してある。たとえば、画素100は、3ビットの3つのグループがそれぞれ3つの色に対応する、9ビット信号に応答する。他の例、12ビットカラー表示装置では、12ビットのうちの4ビットが、赤、緑、または青の分岐干渉変調器によって生成される赤、緑、および青の16の強度のそれぞれに対応する。こうしたグレースケールまたはカラーの表示装置は、モノクロ表示装置よりも多くの表示素子をアドレス指定する。こうした実施形態のグレースケールまたはカラーの表示装置用の、これらの表示素子をアドレス指定するために、表示制御装置に至る導管の数は、通常増加する。たとえば、図11には、各画素が、3つの行のそれぞれが変調器の3つのサブ行に細分化された状態の3×3の構成である、3ビットグレースケール表示装置の一実施形態が示してある。このような実施形態は、3×3のモノクロ表示装置向けに使用される6つのドライバ接続ではなく、合計12のドライバ接続に対して9つの行ドライバ接続および3つの列ドライバ接続を有する。ドライバ接続の数を低減させる一方式は、単一の行導管、たとえば上記の3ビットグレースケールの実施形態における3つのサブ行と連通するように変調器のグループを構成し、このグループの選択されたサブセットの状態を変更する信号を用いて、このグループを駆動することである。実施形態によっては、単一の行導管と連通するように構成されたサブ行のグループを個別にアドレス指定できるように、サブ行のそれぞれの分岐干渉変調器は、動作電圧および解放電圧が変化してもよい。図13は、安定性窓を入れ子にした3つの分岐干渉変調器の例示的な一実施形態を示す、印加される正および負の電圧に対する可動鏡の位置の図である。本明細書では、用語入れ子にしたとは、動作電圧と解放電圧の両方での利用可能な差についての意味である。軌跡802で示す最も内側に入れ子にされたヒステリシス窓では、動作電圧および解放電圧の大きさが、それぞれ8ボルトおよび4ボルトである。このヒステリシス窓は、軌跡804で示すヒステリシス窓内に入れ子にされ、軌跡806で示すヒステリシス窓内に入れ子にされる。軌跡804で示す入れ子にされた次のヒステリシス窓では、動作電圧および解放電圧の大きさが、それぞれ10ボルトおよび2ボルトである。このヒステリシス窓は、軌跡806で示すヒステリシス窓内に入れ子にされる。軌跡806で示す最も外側に入れ子にされたヒステリシス窓では、動作電圧および解放電圧の大きさが、それぞれ12ボルトおよび0ボルトである。各サブ行に関連する変調器のヒステリシス窓は、各変調器の幾何学的形状およびまたは材料を変更することによって選択してもよい。具体的には、幅、位置、ならびに動作電圧と解放電圧の相対値は、各変調器の幾何学特性および材料特性を変更することによって選択してもよい。変更される特性には、たとえば、可動鏡の各支持物間の距離、ばね定数に対する可動鏡に関連する質量、鏡およびまたは各層もしくは鏡を動かす機構の、厚さ、引張応力、または剛性、ならびに静止電極と可動電極の間の誘電体層の誘電率およびまたは厚さが含まれ得る。分岐干渉変調器のヒステリシス特性の選択については、MethodandDeviceforSelectiveAdjustmentofHysteresisWindowと題する、2004年9月27日出願の米国特許出願第11193012号においてより詳細に開示されており、その全体を参照により本明細書に組み込む。各サブ行のそれぞれの変調器が、互いの内側に入れ子にされるヒステリシス安定性窓を有する一実施形態では、分岐干渉変調器は図12のように構成される。図示された実施形態では、各安定性窓は、最上位サブ行から最下位サブ行へと、すなわち図13に示す各窓のように外側から内側へと入れ子にされる。図14は、図12の行1に示す表示配置を生成するような実施形態の先頭行に加えられる一連の行信号および列信号を示す、例示的なタイミング図である。一般に、正電圧方式および負電圧方式は、図13に示すように、実質上互いに等しい。本明細書においては、正電圧方式に関して説明し図示しているが、実施形態によっては、分岐干渉変調器は、負電圧方式で同様に動作させることができる。サブ行が最上位から最下位に移るのに対応して、行パルスの振幅は、左から右にかけて低減する。パルス振幅のこの減少は、動作電圧がより小さく解放電圧がより大きい、サブ行内の変調器のみをアドレス指定するように選択される。たとえば、図示した実施形態では、6および6ボルトの電位が各列に加えられ、6、4、および2ボルトの行パルスが各行に加えられる。図14の各パルスは、以下のように、表示の行1の状態を図12に示した状態に設定する。行1、列1に対する第1のライン時間について、6ボルトの列1の電位が、6ボルトの行パルスとともに加えられ、行1、列1の各変調器の両端に12ボルトの差が生じて、図14の下部に示したように、行1、列1のサブ行のそれぞれでの各変調器の状態を動作位置に設定する。列1の電位は、行1の残りのライン時間の間は6にとどまって、行1、列1のサブ行内の素子のそれぞれの状態を動作位置に設定し続ける。列2においては、第1のライン時間内に、6ボルトの列2の電位が6ボルトの行パルスと一緒に加えられ、行1、列2の各変調器の両端にゼロボルトの差が生じて、行1、列2での各サブ行におけるすべての変調器を解放する。行1、列2に対する第2のライン時間中、6ボルトの列2の電位が4ボルトの行パルスと一緒に加えられ、行1、列2の各変調器の両端に10ボルトの差が生じて、行1、列2の最下位の2つのサブ行を動作させる。行1、列2に対する第3の行時間中、6ボルトの列2の電位が2ボルトの行パルスと一緒に加えられ、行1、列2の各変調器の両端に4ボルトの差が生じて、行1、列2の最下位のサブ行内の変調器を解放する。列3においては、第1のライン時間内に、6ボルトの列3の電位が6ボルトの行パルスと一緒に加えられ、行1、列3の各変調器の両端に12ボルトの差が生じて、行1、列3での各サブ行におけるすべての変調器を動作させる。行1、列3に対する第2のライン時間中、6ボルトの列3の電位が4ボルトの行パルスと一緒に加えられ、行1、列3の各変調器の両端に2ボルトの差が生じて、行1、列3の最下位の2つのサブ行を解放する。行1、列3に対する第3の行時間中、6ボルトの列3の電位が2ボルトの行パルスと一緒に加えられ、行1、列3の各変調器の両端に8ボルトの差が生じて、行1、列3の最下位のサブ行内の変調器を動作させる。図15は、図12に示すような表示装置の実施形態を更新する方法850の一実施形態を示す流れ図である。方法850はブロック852で開始し、そこでは、図2のドライバ22が、サブ行に対する画像データ値を受信する。一実施形態では、ドライバ22は、フレームバッファからのデータ値を受信する。次に、ブロック854において、ドライバ22は、画像データ値に対応する列電位とともに、分岐干渉変調器のすべてのサブ行に行ストローブを加える。ブロック856に移ると、ドライバ22は、次のサブ行に対するデータを受信する。次に、ブロック860において、サブ行のそれぞれに対して、ブロック854および856の動作が繰り返される。一実施形態では、ブロック854および856の動作は、少なくとも部分的には同時に起きる。本発明の少なくとも1つの側面は、量子化レベル間の変化百分率が低輝度においてより大きいので、高輝度領域よりも低輝度領域で量子化アーティファクトがユーザの目に見えることを認識することである。たとえば、7ビットシステムでは、レベル100からレベル101への輝度変化は1である。ほとんどのユーザは、4を下回る輝度変化を識別することはできないので、この量子化レベル以下での遷移はなめらかに見える。しかし、レベル10からレベル11への変化は10であり、ほとんどのユーザが容易に分かる輝度変化である。したがって、低輝度の量子化レベルにおいては、離散的なデジタル化された量子化ステップへのアナログデータの量子化は、明らかにアーティファクトとして見える。この問題への最も直接的なアプローチは、より高いビット密度でデジタル化することである。たとえば、輝度範囲にわたって7ビットでデジタル化する代わりに、所与の信号を輝度レベルにわたって10ビットでデジタル化して、その結果、128レベルの構成ではおおよそレベル10に収まるアナログ量子化レベルは、1024レベルの構成ではおおよそレベル80に収まる。レベル80からレベル81への遷移は約12であり、したがってユーザには識別しにくくなる。しかし、システムのビット密度がこのように増大すると、システムがより複雑になり、コストが増大することになる。分岐干渉変調器ベースのシステムでは、これらの複雑な問題が、ドライバ集積回路のコストおよび複雑さ、ならびにシステム自体のコストおよび複雑さに影響を及ぼす傾向がある。分岐干渉変調器システムに、さらなる動作制限およびより厳しい製作公差を課すことを犠牲にしてドライバの複雑さおよびコストを低減させた、複雑な分岐干渉変調器表示装置向けのいくつかの駆動スキームの方法が開示されてきた。これらの駆動スキームの多くはまた、分岐干渉変調器に追加のアドレッシングサイクルを追加することを必要とする。これら追加のサイクルは、分岐干渉変調器の最大のフレーム高およびフレームレート能力を低減させ、または以前のレベルのフレームレートを維持するために分岐干渉変調器のさらなる技術開発を必要とする傾向がある。信号範囲の高輝度端においてステップサイズを低減させる必要はないが、デジタル化された信号の範囲全体を通して量子化ステップサイズを低減させるという意味では、これらのソリューションおよび改良の多くは過剰である。図16は、カラー分岐干渉変調器の画素160の一実施形態の概略図である。図16に示す実施形態では、図10の分岐干渉変調器101は、共通の行導管と連通するように構成された2つのサブ行内に配置されている2つの分岐干渉変調器161、162で区分され、または置き換えられる。図10では、変調器101は、第1の列の面積の約47を画定する。図16のように区分されるとき、変調器161は、第1の列の約半分を画定し、変調器162は、第1の列の約114を画定する。第1の表示素子161は、光学的に活性の第1の領域を有し、第2の表示素子162は、光学的に活性の第2の領域を有する。実施形態によっては、光学的に活性の第1の領域と光学的に活性の第2の領域との比率は、整数対1にほぼ等しい。実施形態によっては、整数は、2、3、4、5、6、7、8、9、または10である。実施形態によっては、整数は、3、7、15、31、63、127、255、または任意の数2n1であり、ここでnは2以上の整数である。変調器161、162の両方がともに駆動されているとき、画素160の機能は、図10に概略的に示す画素100と変わらない。図16は、図10での変調器101、104および107を区分する一実施形態を表しているが、こうした区分はまた、グレースケール表示装置に適していることがある。本明細書では、様々な実施形態での複数の分岐干渉変調器または鏡に関する用語分割、区分および置換えは、より大きい分岐干渉変調器または鏡を実際に作製し、次いでより小さい分岐干渉変調器または鏡に区分することを必要とはしない。代わりに、各用語は、相対的な構造を前述の構成と比較するのに使用される。たとえば、図10に示すように単一の変調器101として形成され、次いでより小さい変調器に区分されるのとは対照的に、図16での変調器161および162は、通常は互いに独立して形成される。さらに、上述の通り、変調器161、162に対するヒステリシス曲線の個々の調整を可能にするには、実施形態によっては、独立して作製することが好ましい。図17は、印可される正の電圧に対する変調器の位置の図であり、各動作電圧は異なるが各解放電圧はほぼ等しいヒステリシス曲線の安定性窓を有する、2つの分岐干渉変調器の例示的な一実施形態を示す。軌跡810は、変調器161のヒステリシスループを表し、軌跡808は、変調器162のヒステリシスループを表す。実施形態によっては、2つの変調器161、162の解放電圧は、それぞれの解放電圧間の任意の差が、各変調器の一方を選択的に解放し他方を解放しないように使用されることがないとき、互いに実質上等しいと見なされる。軌跡808で示すヒステリシスループでは、動作電圧が約9ボルトであり、解放電圧が約1ボルトである。軌跡810で表すヒステリシスループでは、動作電圧が約15ボルトであり、解放電圧が約1ボルトである。図17のヒステリシスループの解放電圧は、利用可能なまでに互いに異なることはないので、図17のヒステリシスループは、本明細書において定義される入れ子になっている状態であるとは言えない。図18は、印可される正の電圧に対する変調器の位置の図であり、各解放電圧は異なるが各動作電圧はほぼ等しい互いに異なる安定性窓を有する、2つの分岐干渉変調器の例示的な他の実施形態を示す。軌跡814は、変調器161のヒステリシスループを表し、軌跡812は、変調器162のヒステリシスループを表す。実施形態によっては、2つの変調器161、162の動作電圧は、それぞれの動作電圧間の任意の差が、各変調器の一方を選択的に動作させ他方の変調器を動作させないように使用されることがないとき、互いに実質上等しいと見なされる。軌跡812で示すヒステリシスループでは、動作電圧が約15ボルトであり、解放電圧が約6ボルトである。軌跡814で表すヒステリシスループでは、動作電圧が約15ボルトであるが、解放電圧が約1ボルトである。図18のヒステリシスループの動作電圧は、利用可能なまでに互いに異なることはないので、これらのヒステリシスループは、本明細書において定義される入れ子になっている状態であるとは言えない。入れ子になったヒステリシス窓が、各変調器を互いに異なる電圧で選択的に動作させ選択的に解放するために使用されるものである前述の実施形態とは異なり、図16~18に示す例示的な実施形態は、追加の製造上の利点をもたらす。図13の入れ子になったヒステリシスループのそれぞれの動作電圧および解放電圧は、互いに近接している。たとえば、ループ804に対する解放電圧は約2ボルトであり、ループ802に対する解放電圧は約4ボルトである。したがって、ループ802で表される変調器を選択的に解放するが、ループ804で表される変調器を選択的に解放しないためには、印加される電圧は、2ボルトから4ボルトの間、好ましくは3ボルトになる。2ボルトおよび4ボルトで解放する変調器の製作公差が十分に正確でない場合、この電圧の精度が問題となることがある。たとえば、ループ802で表される変調器が、その解放電圧が35ボルトであるように製造され、ループ804で表される変調器が、その解放電圧が25ボルトであるように製造された場合、印加電圧に対する許容範囲の窓は著しく狭まることになる。印加電圧はまた製作公差とともに変化してもよく、その結果、変調器に3ボルトを加えることにより、実際には結果として変調器の両端の電圧差が25ボルトに近づいてもよい。したがって、ループ802で表される変調器を解放するために変調器に加えられる電圧は、ループ804で表される変調器をも意図せずに解放することがある。3つの変調器のそれぞれを正確に別々に動作させ解放するために、達成する必要のある6つの正確な動作電圧および解放電圧があるので、図13で表される3つのサブ行のそれぞれに対する製作公差は、高度に正確である必要がある。対照的に、図17または図18のヒステリシスループで表される2つの変調器は、この2つの変調器を別々に動作させ解放するのに、線A、B、およびCで表される3つの電圧のみを必要とする。さらに、変調器161と変調器162の間のサイズの差は大きいので、動作およびまたは解放のための電圧は、有利には、図13に示す構成のための電圧ほど正確でなくてもよい。図19は、図10の概略図によって示された量子化レベルを概略的に示す。変調器はどれも、レベル0ではオン状態にはなく、変調器のすべては、レベル7でオン状態にある。変調器によっては、レベル1~6でオン状態になるものもあり、輝度の量が変化する。低輝度範囲でのビット密度は、高輝度範囲でのビット密度と同じである。たとえば、図10の画素100について図20に示すように、レベル4を下回る輝度についての一連の量子化ステップ間の輝度の差は、レベル4を上回る輝度についての一連の量子化ステップ間の輝度の差と同じである。図17のヒステリシス曲線810、808を有する、図16の2つの変調器161、162は、ある種の実施形態で使用されて、比較的高い輝度範囲よりも、比較的低い輝度範囲において、より高いビット密度をもたらす。たとえば、各列によって生成できる一連のレベル0~7において、変調器161は、レベル4以上に対してのみ、オン状態で動作しまたはその状態に置かれる。したがって、レベル4を下回るすべての量子化ステップについて、変調器161、162上の動作駆動電圧を低減させることができ、その結果、変調器162のみを選択的に動作させる。この変調器162は、好ましくは光学系の重量が変調器164の鏡の約半分の鏡を有するので、変調器162、164、および163は、その重量がそれぞれ124の比率であり、図21に示すように、量子化レベル4を下回る8つの量子化ステップを生成するのに使用することができる。レベル4を下回る量子化ステップが、図22に示してある。同様に、図18のヒステリシス曲線814、812を有する、図16の2つの変調器161、162は、ある種の他の実施形態で使用されて、比較的高い輝度範囲よりも、比較的低い輝度範囲において、より高いビット密度をもたらす。図16を参照すると、鏡164、163、162、161が、それぞれ2417の比率で画素を画定するとき、一連の量子化ステップの数は、より微細な量子化を最も必要とする量子化範囲の部分である表示輝度範囲の比較的低い部分で、2倍を超える。たとえば、図20と22を比較すると、図22においてレベル4を下回る輝度における一連の量子化ステップの数は、図20または図22のいずれかにおいてレベル4を上回る輝度における一連の量子化ステップの数の2倍を超える。すなわち、3つの変調器を動作させまたは解放して、図19および20に示すように、そのうちの4つは第4の量子化レベルを下回る7つの量子化ステップを実現するのではなく、4つの変調器を動作させ解放して、図21および22に示すように、そのうちの8つは第4の量子化レベルを下回る11の量子化ステップを実現する。本明細書では、用語量子化ステップは、ある量の輝度から次の量の輝度への変化を指し、用語量子化レベルは、あるビット深度から次のビット深度への変化を指す。たとえば、図21の最上位行における、ある変調器から次の変調器への輝度の変化は、量子化ステップであって量子化レベルではないが、図21の最下位行における、ある変調器から次の変調器への輝度の変化は、量子化ステップおよび量子化レベルの両方である。その効果は、3ビットよりも大きいビット深度において、はるかに明白であることが理解されよう。図23は、カラー分岐干渉変調器の画素230の一実施形態の概略図である。図23は、図10での変調器102、105および108を区分する実施形態を表しているが、こうした区分はまた、グレースケール表示装置に適していることがある。図23に示す実施形態では、変調器104は、共通の行導管と連通するように構成されたサブ行内に配置されている2つの変調器232、233に分割される。図10では、変調器102は、第1の列の面積の約27を画定する。図23のように区分されるとき、変調器232は、第1の列の約314を画定し、変調器233は、第1の列の約114を画定する。変調器232、233の両方がともに駆動されているとき、画素200の機能は、図10に概略的に示す画素100と変わらない。変調器232、233におけるヒステリシスループは、図17および18に示すように、共通の動作電圧または共通の解放電圧を共用してもよい。変調器234、233、232、231が、それぞれ2138の比率で画素を画定するとき、一連の量子化ステップの数は、より微細な量子化を最も必要とする量子化範囲の部分の一部である、表示量子化範囲のレベル2を下回る範囲で2倍になる。4つの変調器を動作させ解放して、図21および22に示すように、そのうちの8つは第4の量子化レベルを下回る11の量子化ステップを実現するのではなく、4つの変調器を動作させ解放して、図24および25に示すように、そのうちの6つは第4の量子化レベルを下回る11の量子化ステップを実現する。図16に示す概略図は、レベル2とレベル4の間のより微細な量子化ステップを示すので、図10の鏡101を区分することは、図10の鏡104を区分することより好ましい。図26の概略図で示すように、図10に示す鏡101および鏡104の両方を区分することにより、さらに微細な量子化を行ってもよい。図27および28に示すように、このような概略図の結果として17の量子化ステップが生じ、そのうちの12のステップは、第4の量子化レベルを下回る。量子化ステップと量子化レベルの間の差の他の例としては、図27の上部の行で左から2番目の変調器から、図27の上部の行で左から3番目の変調器への輝度の変化が量子化ステップであり、図27の上部の行で左から1番目の変調器から、図27の上部の行で左から5番目の変調器への輝度の変化が量子化レベルである。図29の概略図で示すように、図10における3つの鏡101、104および107のすべてを区分することにより、さらに微細な量子化を行ってもよい。図30に示すように、このような構成の結果として26の量子化ステップが生じ、そのうちの18のステップは、第4の量子化レベルを下回る。したがって、1つのカラー画素に対して合計6本のリードのみを維持しながら、量子化ステップの数は、有利には、7から26に増大し、これらのほとんどが、より微細な量子化を最も必要とする低輝度の領域にある。この構成により、それが最も必要となる表示領域である低輝度において、ドライバICからのアドレスラインの数を増大させることなく、量子化レベルの間隔が劇的に低減する。様々な具体的な実施形態について、これまで説明してきた。これらの具体的な実施形態に関して本発明を説明してきたが、各説明は、本発明を例示するものであって、限定するものではない。添付の特許請求の範囲に定義される本発明の真の範囲から逸脱することなく、様々な修正形態および用途が、当業者には思い浮かぶ可能性がある。