第1のデータ信号と第1のストローブ信号と第1のマスク信号とが入力される第1のパッド部と、第1のモードでは、前記第1のデータ信号と前記第1のストローブ信号と前記第1のマスク信号とを第1の書き込み経路回路に伝達し、交換モードでは、前記第1のデータ信号と前記第1のストローブ信号と前記第1のマスク信号とを第2の書き込み経路回路に伝達する第1の選択伝達部と、を備えることを特徴とする半導体メモリチップ。前記第1の書き込み経路回路が、前記第1のモードで前記第1のストローブ信号及び前記第1のマスク信号に応じて前記第1のデータ信号をメモリコアに書き込むことを特徴とする請求項1に記載の半導体メモリチップ。前記第2の書き込み経路回路が、前記交換モードで前記第1のストローブ信号及び前記第1のマスク信号に応じて前記第1のデータ信号を前記メモリコアに書き込むことを特徴とする請求項2に記載の半導体メモリチップ。第2のデータ信号と第2のストローブ信号と第2のマスク信号とが入力される第2のパッド部と、前記第1のモード及び第2のモードで前記第2のデータ信号と前記第2のストローブ信号と前記第2のマスク信号とを前記第2の書き込み経路回路に伝達する第2の選択伝達部と、をさらに備えることを特徴とする請求項1に記載の半導体メモリチップ。前記第2の書き込み経路回路が、前記第1のモード及び第2のモードで前記第2のストローブ信号及び前記第2のマスク信号に応じて前記第2のデータ信号をメモリコアに書き込むことを特徴とする請求項4に記載の半導体メモリチップ。第1のモード及び交換モードでメモリコアのデータをマルチプレクシングし、第1の読み出し経路回路に伝達して第1のパッド部に出力する第1のマルチプレクサと、前記第1のモードでは、前記第1のパッド部を介して入力される第1のデータ信号と第1のストローブ信号と第1のマスク信号とを第1の書き込み経路回路に伝達し、前記交換モードでは、前記第1のデータ信号と前記第1のストローブ信号と前記第1のマスク信号とを第2の書き込み経路回路に伝達する第1の選択伝達部と、を備えることを特徴とする半導体メモリチップ。前記第1の書き込み経路回路が、前記第1のモードで前記第1のストローブ信号及び前記第1のマスク信号に応じて前記第1のデータ信号を前記メモリコアに書き込むことを特徴とする請求項6に記載の半導体メモリチップ。前記第2の書き込み経路回路が、前記交換モードで前記第1のストローブ信号及び前記第1のマスク信号に応じて前記第1のデータ信号を前記メモリコアに書き込むことを特徴とする請求項7に記載の半導体メモリチップ。第1のモード及び第2のモードで前記メモリコアのデータをマルチプレクシングし、第2の読み出し経路回路に伝達して第2のパッド部に出力する第2のマルチプレクサをさらに備えることを特徴とする請求項6に記載の半導体メモリチップ。前記第1のモード及び第2のモードで前記第2のパッド部を介して入力される第2のデータ信号と第2のストローブ信号と第2のマスク信号とを前記第2の書き込み経路回路に伝達する第2の選択伝達部をさらに備えることを特徴とする請求項9に記載の半導体メモリチップ。前記第2の書き込み経路回路が、前記第1のモード及び第2のモードで前記第2のストローブ信号及び前記第2のマスク信号に応じて前記第2のデータ信号を前記メモリコアに書き込むことを特徴とする請求項10に記載の半導体メモリチップ。第1のモードでは、第1のパッド部を介して入力される第1のデータ信号と第1のストローブ信号と第1のマスク信号とを第1の書き込み経路回路に伝達し、交換モードでは、前記第1のデータ信号と前記第1のストローブ信号と前記第1のマスク信号とを第2の書き込み経路回路に伝達する第1の選択伝達部と、前記第1のモード及び第2のモードで第2のパッド部を介して入力される第2のデータ信号と第2のストローブ信号と第2のマスク信号とを前記第2の書き込み経路回路に伝達する第2の選択伝達部と、を備える第1の半導体メモリチップと、第1のモードでは、第3のパッド部を介して入力される第3のデータ信号と第3のストローブ信号と第3のマスク信号とを第3の書き込み経路回路に伝達し、前記交換モードでは、前記第3のデータ信号と、前記第3のストローブ信号と前記第3のマスク信号とを第4の書き込み経路回路に伝達する第3の選択伝達部と、前記第1のモード及び第2のモードで第4のパッド部を介して入力される第4のデータ信号と第4のストローブ信号と第4のマスク信号とを前記第4の書き込み経路回路に伝達する第4の選択伝達部と、を備える第2の半導体メモリチップと、前記第1のパッド部及び前記第4のパッド部とボンディングによって接続されたパッケージパッド部と、を備えることを特徴とするマルチチップパッケージ。前記第1の半導体メモリチップが前記交換モードで動作し、前記第2の半導体メモリチップが前記第2のモードで動作することを特徴とする請求項12に記載のマルチチップパッケージ。前記第2の書き込み経路回路が、前記第1のストローブ信号及び前記第1のマスク信号に応じて前記第1のデータ信号を第1のメモリコアに書き込むことを特徴とする請求項13に記載のマルチチップパッケージ。前記第4の書き込み経路回路が、前記第4のストローブ信号及び前記第4のマスク信号に応じて前記第4のデータ信号を第2のメモリコアに書き込むことを特徴とする請求項14に記載のマルチチップパッケージ。前記第1の半導体メモリチップが、前記交換モードで前記第1のメモリコアのデータをマルチプレクシングし、第1の読み出し経路回路を介して前記第1のパッド部に出力する第1のマルチプレクサをさらに備えることを特徴とする請求項15に記載のマルチチップパッケージ。前記第2の半導体メモリチップが、前記第2のモードで前記第2のメモリコアのデータをマルチプレクシングし、第2の読み出し経路回路を介して前記第4のパッド部に出力する第2のマルチプレクサをさらに備えることを特徴とする請求項16に記載のマルチチップパッケージ。本発明は、上記のような従来技術の問題を解決するために提案されたものであって、その目的は、マルチチップパッケージのパッケージングを容易にし、半導体メモリチップとマルチチップパッケージのパッドとを接続するボンディングによって伝送される信号のローディングを一定にすることができるようにした半導体メモリチップを提供することにある。そこで、上記の目的を達成するための本発明に係る半導体メモリチップは、第1のデータ信号と第1のストローブ信号と第1のマスク信号とが入力される第1のパッド部と、第1のモードでは、前記第1のデータ信号と前記第1のストローブ信号と前記第1のマスク信号とを第1の書き込み経路回路に伝達し、交換モードでは、前記第1のデータ信号と前記第1のストローブ信号と前記第1のマスク信号とを第2の書き込み経路回路に伝達する第1の選択伝達部と、を備えることを特徴とする。また、上記の目的を達成するための本発明に係る半導体メモリチップは、第1のモード及び交換モードでメモリコアのデータをマルチプレクシングし、第1の読み出し経路回路に伝達して第1のパッド部に出力する第1のマルチプレクサと、前記第1のモードでは、前記第1のパッド部を介して入力される第1のデータ信号と第1のストローブ信号と第1のマスク信号とを第1の書き込み経路回路に伝達し、前記交換モードでは、前記第1のデータ信号と前記第1のストローブ信号と前記第1のマスク信号とを第2の書き込み経路回路に伝達する第1の選択伝達部と、を備えることを特徴とする。さらに、上記の目的を達成するための本発明に係るマルチチップパッケージは、第1のモードでは、第1のパッド部を介して入力される第1のデータ信号と第1のストローブ信号と第1のマスク信号とを第1の書き込み経路回路に伝達し、交換モードでは、前記第1のデータ信号と前記第1のストローブ信号と前記第1のマスク信号とを第2の書き込み経路回路に伝達する第1の選択伝達部と、前記第1のモード及び第2のモードで第2のパッド部を介して入力される第2のデータ信号と第2のストローブ信号と第2のマスク信号とを前記第2の書き込み経路回路に伝達する第2の選択伝達部と、を備える第1の半導体メモリチップと、第1のモードでは、第3のパッド部を介して入力される第3のデータ信号と第3のストローブ信号と第3のマスク信号とを第3の書き込み経路回路に伝達し、前記交換モードでは、前記第3のデータ信号と前記第3のストローブ信号と前記第3のマスク信号とを第4の書き込み経路回路に伝達する第3の選択伝達部と、前記第1のモード及び第2のモードで第4のパッド部を介して入力される第4のデータ信号と第4のストローブ信号と第4のマスク信号とを前記第4の書き込み経路回路に伝達する第4の選択伝達部と、を備える第2の半導体メモリチップと、前記第1のパッド部及び前記第4のパッド部とボンディングによって接続されたパッケージパッド部と、を備えることを特徴とする。本発明によると、マルチチップパッケージのパッケージングを容易にし、半導体メモリチップとマルチチップパッケージのパッドとを接続するボンディングによって伝送される信号のローディングを一定にすることができる。以下、実施形態によって本発明をより詳細に説明する。これらの実施形態は、単に本発明を例示するためのものであり、本発明の権利保護範囲がこれらの実施形態によって制限されるものではない。図3は、本発明の一実施形態に係る半導体メモリチップの構成を示した図面である。同図に示すように、本実施形態の半導体メモリチップは、メモリコア3と、第1のマルチプレクサ41と、第2のマルチプレクサ42と、第3のマルチプレクサ43と、第4のマルチプレクサ44と、第1の読み出し経路回路51と、第2の読み出し経路回路52と、第3の読み出し経路回路53と、第4の読み出し経路回路54と、第1のパッド部61と、第2のパッド部62と、第3のパッド部63と、第4のパッド部64と、第1の選択伝達部71と、第2の選択伝達部72と、第3の選択伝達部73と、第4の選択伝達部74と、第1の書き込み経路回路81と、第2の書き込み経路回路82と、第3の書き込み経路回路83と、第4の書き込み経路回路84と、を備える。メモリコア3は、データが格納されるメモリセルアレイとビットラインセンスアンプとで構成される。第1のマルチプレクサ41は、X32モード信号MX32または交換モード信号MX16Sがイネーブルされた状態で読み出し動作が行われる場合、メモリコア3からデータを受信しマルチプレクシングして第1の読み出し経路回路51に伝達する。第1の読み出し経路回路51は、入出力ラインと入出力ライン増幅回路とパイプラッチとを備え、第1のマルチプレクサ41から伝達されたデータを第1のパッド部61に出力する。ここで、X32モード信号MX32はX32モード、すなわち、32個のデータが同時に入出力される場合にイネーブルされ、交換モード信号MX16Sは、第1のパッド部61及び第4のパッド部64を介して16個のデータが同時に入出力される場合以下、交換モードswapmodeと呼ぶにイネーブルされる。第1のマルチプレクサ41は、X32モード信号MX32及び交換モード信号MX16Sがディスエーブルされた状態で読み出し動作が行われる場合に駆動を中断する。すなわち、第1のマルチプレクサ41は、X16モード、すなわち、第2のパッド部62及び第3のパッド部63を介して16個のデータが同時に出力される読み出し動作で駆動を中断する。第2のマルチプレクサ42は、交換モード信号MX16Sがディスエーブルされた状態で読み出し動作が行われる場合、メモリコア3からデータを受信しマルチプレクシングして第2の読み出し経路回路52に伝達する。第2の読み出し経路回路52は、入出力ラインと入出力ライン増幅回路とパイプラッチとを備え、第2のマルチプレクサ42から伝達されたデータを第2のパッド部62に出力する。ここで、交換モード信号MX16Sがディスエーブルされた状態は、X32モードまたはX16モード状態で読み出し動作が行われることを意味する。第2のマルチプレクサ42は、交換モード信号MX16Sがイネーブルされた状態で、すなわち、交換モードで読み出し動作が行われる場合、駆動を中断する。第3のマルチプレクサ43は、交換モード信号MX16Sがディスエーブルされた状態で読み出し動作が行われる場合、メモリコア3からデータを受信しマルチプレクシングして第3の読み出し経路回路53に伝達する。第3の読み出し経路回路53は、入出力ラインと入出力ライン増幅回路とパイプラッチとを備え、第3のマルチプレクサ43から伝達されたデータを第3のパッド部63に出力する。ここで、交換モード信号MX16Sがディスエーブルされた状態は、X32モードまたはX16モード状態で読み出し動作が行われることを意味する。第3のマルチプレクサ43は、交換モードで読み出し動作が行われる場合、駆動を中断する。第4のマルチプレクサ44は、X32モード信号MX32または交換モード信号MX16Sがイネーブルされた状態で読み出し動作が行われる場合、メモリコア3からデータを受信しマルチプレクシングして第4の読み出し経路回路54に伝達する。第4の読み出し経路回路54は、入出力ラインと入出力ライン増幅回路とパイプラッチとを備え、第4のマルチプレクサ44から伝達されたデータを第4のパッド部64に出力する。第4のマルチプレクサ44は、X32モード信号MX32及び交換モード信号MX16Sがディスエーブルされた状態で読み出し動作が行われる場合、駆動を中断する。すなわち、第4のマルチプレクサ44は、X16モードで読み出し動作が行われる場合、駆動を中断する。第1のパッド部61は、データが入出力される第1のデータパッドないし第8のデータパッドDQ<1:8>と、第1のデータストローブ信号DQS1が入力される第1のデータストローブパッドDS<1>と、第1のデータマスク信号DM1が入力される第1のデータマスクパッドDM<1>と、を備える。第2のパッド部62は、データが入出力される第9のデータパッドないし第16のデータパッドDQ<9:16>と、第2のデータストローブ信号DQS2が入力される第2のデータストローブパッドDS<2>と、第2のデータマスク信号DM2が入力される第2のデータマスクパッドDM<2>と、を備える。第3のパッド部63は、データが入出力される第17のデータパッドないし第24のデータパッドDQ<17:24>と、第3のデータストローブ信号DQS3が入力される第3のデータストローブパッドDS<3>と、第3のデータマスク信号DM3が入力される第3のデータマスクパッドDM<3>と、を備える。第4のパッド部64は、データが入出力される第25のデータパッドないし第32のデータパッドDQ<25:32>と、第4のデータストローブ信号DQS4が入力される第4のデータストローブパッドDS<4>と、第4のデータマスク信号DM4が入力される第4のデータマスクパッドDM<4>と、を備える。第1の選択伝達部71は、第1のパッド部61を介して入力される第1の入力データないし第8の入力データDIN<1:8>と第1のデータストローブ信号DQS1と第1のデータマスク信号DM1とを、X32モードで書き込み動作が行われる場合には第1の書き込み経路回路81に伝達し、交換モードで書き込み動作が行われる場合には第2の書き込み経路回路82に伝達する。より具体的に、図4に示すように、第1の選択伝達部71は、ロジックハイレベルにイネーブルされるX32モード信号MX32を受信してターンオンされる伝達ゲートT71、T73、T75によってX32モードで書き込み動作が行われる場合、第1の入力データないし第8の入力データDIN<1:8>と第1のデータストローブ信号DQS1と第1のデータマスク信号DM1とを第1の書き込み経路回路81に伝達する。また、第1の選択伝達部71は、ロジックハイレベルにイネーブルされる交換モード信号MX16Sを受信してターンオンされる伝達ゲートT72、T74、T76によって交換モードで書き込み動作が行われる場合、第1の入力データないし第8の入力データDIN<1:8>と第1のデータストローブ信号DQS1と第1のデータマスク信号DM1とを第2の書き込み経路回路82に伝達する。第2の選択伝達部72は、第2のパッド部62を介して入力される第9の入力データないし第16の入力データDIN<9:16>と第2のデータストローブ信号DQS2と第2のデータマスク信号DM2とを、X16モードまたはX32モードで書き込み動作が行われる場合、第2の書き込み経路回路82に伝達する。より具体的に、図5に示すように、第2の選択伝達部72は、ロジックローレベルにディスエーブルされる交換モード信号MX16Sを受信してターンオンされる伝達ゲートT77、T78、T79によってX16モードまたはX32モードで書き込み動作が行われる場合、第9の入力データないし第16の入力データDIN<9:16>と第2のデータストローブ信号DQS2と第2のデータマスク信号DM2とを第2の書き込み経路回路82に伝達する。交換モードで書き込み動作が行われる場合、伝達ゲートT77、T78、T79はターンオフされるので、第2の選択伝達部72は、第9の入力データないし第16の入力データDIN<9:16>と第2のデータストローブ信号DQS2と第2のデータマスク信号DM2とを第2の書き込み経路回路82に伝達する動作を中断する。第3の選択伝達部73は、第3のパッド部63を介して入力される第17の入力データないし第24の入力データDIN<17:24>と第3のデータストローブ信号DQS3と第3のデータマスク信号DM3とを、X16モードまたはX32モードで書き込み動作が行われる場合、第3の書き込み経路回路83に伝達する。第4の選択伝達部74は、第4のパッド部64を介して入力される第25の入力データないし第32の入力データDIN<25:32>と第4のデータストローブ信号DQS4と第4のデータマスク信号DM4とを、X32モードで書き込み動作が行われる場合には第4の書き込み経路回路84に伝達し、交換モードで書き込み動作が行われる場合には第3の書き込み経路回路83に伝達する。第1の書き込み経路回路81は、X32モードで書き込み動作が行われる場合、第1の選択伝達部71から伝達された第1の入力データないし第8の入力データDIN<1:8>を第1のデータストローブ信号DQS1及び第1のデータマスク信号DM1に同期してメモリコア3に書き込む。第2の書き込み経路回路82は、交換モードで書き込み動作が行われる場合、第1の選択伝達部71から伝達された第1の入力データないし第8の入力データDIN<1:8>を第1のデータストローブ信号DQS1及び第1のデータマスク信号DM1に同期してメモリコア3に書き込む。一方、第2の書き込み経路回路82は、X16モードまたはX32モードで書き込み動作が行われる場合、第2の選択伝達部72から伝達された第9の入力データないし第16の入力データDIN<9:16>を第2のデータストローブ信号DQS2及び第2のデータマスク信号DM2に同期してメモリコア3に書き込む。第3の書き込み経路回路83は、交換モードで書き込み動作が行われる場合、第4の選択伝達部74から伝達された第25の入力データないし第32の入力データDIN<25:32>を第4のデータストローブ信号DQS4及び第4のデータマスク信号DM4に同期してメモリコア3に書き込む。一方、第3の書き込み経路回路83は、X16モードまたはX32モードで書き込み動作が行われる場合、第3の選択伝達部73から伝達された第17の入力データないし第24の入力データDIN<17:24>を第3のデータストローブ信号DQS3及び第3のデータマスク信号DM3に同期してメモリコア3に書き込む。第4の書き込み経路回路84は、X32モードで書き込み動作が行われる場合、第4の選択伝達部74から伝達された第25の入力データないし第32の入力データDIN<25:32>を第4のデータストローブ信号DQS4及び第4のデータマスク信号DM4に同期してメモリコア3に書き込む。以上のように構成された半導体メモリチップの動作を、X32モードとX16モードと交換モードとで書き込み動作が行われる場合と読み出し動作が行われる場合とに分けて説明すれば、次のとおりである。X32モードで読み出し動作が行われる場合、第1のマルチプレクサ41は、メモリコア3からデータを受信しマルチプレクシングして生成されたデータを第1の読み出し経路回路51を介して第1のパッド部61に出力する。また、第2のマルチプレクサ42は、メモリコア3からデータを受信しマルチプレクシングして生成されたデータを第2の読み出し経路回路52を介して第2のパッド部62に出力する。また、第3のマルチプレクサ43は、メモリコア3からデータを受信しマルチプレクシングして生成されたデータを第3の読み出し経路回路53を介して第3のパッド部63に出力する。また、第4のマルチプレクサ44は、メモリコア3からデータを受信しマルチプレクシングして生成されたデータを第4の読み出し経路回路54を介して第4のパッド部64に出力する。X32モードで書き込み動作が行われる場合、第1の書き込み経路回路81は、第1の選択伝達部71から伝達された第1の入力データないし第8の入力データDIN<1:8>を第1のデータストローブ信号DQS1及び第1のデータマスク信号DM1に同期してメモリコア3に書き込む。また、第2の書き込み経路回路82は、第2の選択伝達部72から伝達された第9の入力データないし第16の入力データDIN<9:16>を第2のデータストローブ信号DQS2及び第2のデータマスク信号DM2に同期してメモリコア3に書き込む。また、第3の書き込み経路回路83は、第3の選択伝達部73から伝達された第17の入力データないし第24の入力データDIN<17:24>を第3のデータストローブ信号DQS3及び第3のデータマスク信号DM3に同期してメモリコア3に書き込む。また、第4の書き込み経路回路84は、第4の選択伝達部74から伝達された第25の入力データないし第32の入力データDIN<25:32>を第4のデータストローブ信号DQS4及び第4のデータマスク信号DM4に同期してメモリコア3に書き込む。X16モードで読み出し動作が行われる場合、第2のマルチプレクサ42は、メモリコア3からデータを受信しマルチプレクシングして生成されたデータを第2の読み出し経路回路52を介して第2のパッド部62に出力する。また、第3のマルチプレクサ43は、メモリコア3からデータを受信しマルチプレクシングして生成されたデータを第3の読み出し経路回路53を介して第3のパッド部63に出力する。このとき、第1のマルチプレクサ41及び第4のマルチプレクサ44は駆動を中断する。X16モードで書き込み動作が行われる場合、第2の書き込み経路回路82は、第2の選択伝達部72から伝達された第9の入力データないし第16の入力データDIN<9:16>を第2のデータストローブ信号DQS2及び第2のデータマスク信号DM2に同期してメモリコア3に書き込む。また、第3の書き込み経路回路83は、第3の選択伝達部73から伝達された第17の入力データないし第24の入力データDIN<17:24>を第3のデータストローブ信号DQS3及び第3のデータマスク信号DM3に同期してメモリコア3に書き込む。このとき、第1の選択伝達部71及び第4の選択伝達部74は、入力データとデータストローブ信号とデータマスク信号とを伝達しない。交換モードで読み出し動作が行われる場合、第1のマルチプレクサ41は、メモリコア3からデータを受信しマルチプレクシングして生成されたデータを第1の読み出し経路回路51を介して第1のパッド部61に出力する。また、第4のマルチプレクサ44は、メモリコア3からデータを受信しマルチプレクシングして生成されたデータを第4の読み出し経路回路54を介して第4のパッド部64に出力する。このとき、第2のマルチプレクサ42及び第3のマルチプレクサ43は駆動を中断する。交換モードで書き込み動作が行われる場合、第2の書き込み経路回路82は、第1の選択伝達部71から伝達された第1の入力データないし第8の入力データDIN<1:8>を第1のデータストローブ信号DQS1及び第1のデータマスク信号DM1に同期してメモリコア3に書き込む。また、第3の書き込み経路回路83は、第4の選択伝達部74から伝達された第25の入力データないし第32の入力データDIN<25:32>を第4のデータストローブ信号DQS4及び第4のデータマスク信号DM4に同期してメモリコア3に書き込む。このとき、第2の選択伝達部72及び第3の選択伝達部73は、入力データとデータストローブ信号とデータマスク信号とを伝達しない。以上のように動作する半導体メモリチップは、第2のパッド部62及び第3のパッド部63を介してデータが入出力されるX16モードとは異なり、第1のパッド部61及び第4のパッド部64を介してデータが入出力される交換モードを提供する。すなわち、交換モードは、X16モードのように、1回の読み出し命令または書き込み命令によって16個のデータを同時に入出力することにおいて、X16モードと異なるパッド部を用いてデータが入出力され得るように実現される。図6は、交換モードを提供する半導体メモリチップで実現されたマルチチップパッケージの構成を示した図面である。同図に示すように、本実施形態のマルチチップパッケージ91は、第1の半導体メモリチップ92及び第2の半導体メモリチップ93を備える。第1の半導体メモリチップ92は、交換モードで読み出し書き込み動作を行い、第2の半導体メモリチップ93は、X16モードで読み出し書き込み動作を行うように設定して、X32モードで動作するマルチチップパッケージ91を実現することができる。したがって、交換モードで読み出し書き込み動作を行う第1の半導体メモリチップ92は、パッド部921、922を介してデータを入出力し、X16モードで読み出し書き込み動作を行う第2の半導体メモリチップ93は、パッド部931を介してデータを入出力する。このように、交換モードを提供する第1の半導体メモリチップ92を用いてマルチチップパッケージ91を実現することにより、第1の半導体メモリチップ92のパッド部921、922とマルチチップパッケージ91のパッド部911とを接続するボンディングの角度が大きくなることなく、容易にパッケージングすることができる。また、第1の半導体メモリチップ92のパッド部921、922とマルチチップパッケージ91のパッド部911とを接続するボンディングと、第2の半導体メモリチップ93のパッド部931とマルチチップパッケージ91のパッド部911とを接続するボンディングと、によって伝送される信号のローディング差を一定に維持することができる。本実施形態では、X16モードで交換モードを提供する2個の半導体メモリチップを用いてマルチチップパッケージを実現する場合を例に挙げて説明したが、実施形態によっては、多様なデータ出力モードに対する交換モードを提供する複数の半導体メモリチップを用いてマルチチップパッケージを実現することもできる。