DC-DCコンバータの出力段であって、前記出力段が、第1のトランジスタ及び第2のトランジスタであって、前記第1のトランジスタ及び前記第2のトランジスタの各々のON及びOFF期間が、電源から、前記DC-DCコンバータの出力ノードで整流されたDC電圧を生成するように制御され、前記整流されたDC電圧が、上限及び下限の間の許容範囲の値を有するように生成される、前記第1のトランジスタ及び第2のトランジスタ、前記第1のトランジスタ及び前記第2のトランジスタ間に結合されるバイアストランジスタであって、前記バイアストランジスタの制御端子が前記出力ノードに結合される、前記バイアストランジスタ、及び前記バイアストランジスタの制御端子をバイアスする電圧レギュレータであって、フルパワーモード及び低電力モードの一方で動作し得るように設計され、前記フルパワーモードにおいて、前記低電力モードにおける場合より多くの電流を消費する、前記電圧レギュレータ、を含み、前記出力ノードから引き出される電流が低電流閾値を下回り、かつ、前記整流されたDC電圧が前記上限及び前記下限間の値を有する場合、前記電圧レギュレータが前記低電力モードモードで動作され、そうでない場合、前記電圧レギュレータが前記フルパワーモードで動作される、出力段。請求項1に記載の出力段であって、前記電圧レギュレータが、前記フルパワーモードにおいて、前記低電力モードにおけるオペレーションに比べて一層高い帯域幅構成要素として動作する、出力段。請求項2に記載の出力段であって、前記DC-DCコンバータがスイッチングコンバータであり、前記出力段が、前記電圧レギュレータに結合される制御出力を生成する制御ブロックであって、前記制御出力の第1の値が前記電圧レギュレータを前記フルパワーモードに設定し、前記制御出力の第2の値が前記電圧レギュレータを前記低電力モードに設定する、前記制御ブロック、を更に含み、前記制御ブロックが、前記出力ノードから引き出される前記電流が低電流閾値を下回るか否かを示す第1の信号を受け取り、前記制御ブロックが更に、前記整流されたDC電圧、前記上限、及び前記下限を表す値を受け取り、更に前記第1の信号が、前記出力ノードから引き出される前記電流が前記低電流閾値を下回ることを示す場合、前記制御ブロックが、前記整流されたDC電圧が前記上限及び前記下限間の値を有すると判定する場合は、前記制御ブロックが前記第2の値を有する前記制御出力を生成し、そうでない場合、前記制御ブロックが前記第1の値を有する前記制御出力を生成する、出力段。請求項3に記載の出力段であって、前記第1のトランジスタ及び前記第2のトランジスタの各々が、ドレインエンハンストパワー金属酸化物半導体電界効果トランジスタMOSFETであり、ウルトラディープサブミクロンUDSMCMOSプロセスにおける低電圧技術を用いて実装される、出力段。請求項3に記載の出力段であって、前記第1の信号が、前記電源と前記第1のトランジスタの電流端子との間に結合されるレジスタを通る電圧である、出力段。請求項3に記載の出力段であって、前記第1の信号が、前記第1のトランジスタを介して流れる電流をミラーするように実装される電流ミラー回路によって生成される、出力段。請求項3に記載の出力段であって、前記第1の信号が、前記整流されたDC電圧によって電力供給される回路により生成される、出力段。デバイスであって、1つ又は複数のユーザーアプリケーションを提供するためのアプリケーションブロック、対応する信号を送信及び受信するトランシーバであって、前記対応する信号が前記1つ又は複数のユーザーアプリケーションに関連している、前記トランシーバ、及び電源から電力を受け取り、整流されたDC電圧を出力ノードに生成するスイッチングDC-DCコンバータであって、前記出力ノードの前記整流されたDC電圧が、前記アプリケーションブロック及び前記トランシーバのオペレーションのための電源として供給される、前記スイッチングDC-DCコンバータ、を含み、前記スイッチングDC-DCコンバータの出力段が、第1の一定のリファレンス電位及び第2の一定のリファレンス電位間に結合されるトランジスタ対であって、前記トランジスタ対が、前記出力ノードで前記整流されたDC電圧を生成するように、対応する時間インタバルにおいてON及びOFFとなるように各々動作される第1のトランジスタ及び第2のトランジスタを含み、前記整流されたDC電圧が、上限及び下限の間の許容範囲の値を有するように生成される、前記トランジスタ対と、安全閾値より大きい前記第1の一定のリファレンス電位の値から前記第1のトランジスタ及び前記第2のトランジスタのオペレーションを可能にするように前記第1のトランジスタ及び前記第2のトランジスタ間に結合されるバイアストランジスタと、前記バイアストランジスタの制御端子をバイアスする電圧レギュレータであって、フルパワーモード及び低電力モードの一方で動作し得るように設計され、前記フルパワーモードにおいて、前記低電力モードにおける場合より多くの電流を消費する、前記電圧レギュレータと、を含み、前記出力ノードから引き出される電流が低電流閾値を下回り、かつ、前記整流されたDC電圧が前記上限及び前記下限間の値を有する場合、前記電圧レギュレータが前記低電力モードで動作され、そうでない場合、前記電圧レギュレータが前記フルパワーモードで動作される、デバイス。請求項8に記載のデバイスであって、前記電圧レギュレータが、前記フルパワーモードにおいて、前記低電力モードにおけるオペレーションに比べて一層高い帯域幅構成要素として動作する、デバイス。請求項9に記載のデバイスであって、前記電圧レギュレータに結合される制御出力を生成する制御ブロックを更に含み、前記制御出力の第1の値が前記電圧レギュレータを前記フルパワーモードに設定し、前記制御出力の第2の値が前記電圧レギュレータを前記低電力モードに設定し、前記制御ブロックが、前記出力ノードから引き出される前記電流が低電流閾値を下回る否かを示す第1の信号を受け取り、前記制御ブロックが更に、前記整流されたDC電圧、前記上限、及び前記下限を表す値を受け取り、更に、前記第1の信号が、前記出力ノードから引き出される前記電流が前記低電流閾値を下回ることを示す場合、前記制御ブロックが、前記整流されたDC電圧が前記上限及び前記下限間の値を有すると判定する場合は、前記制御ブロックが前記第2の値を有する前記制御出力を生成し、そうでない場合、前記制御ブロックが前記第1の値を有する前記制御出力を生成する、デバイス。スイッチングDC-DCコンバータの出力段であって、前記出力段が、第1の一定のリファレンス電位に結合される第1の電流端子、及び第1のスイッチング波形を受け取るよう結合される制御端子を備えた第1のトランジスタ、第2の一定のリファレンス電位に結合される第1の電流端子、及び第2のスイッチング波形を受け取るよう結合される制御端子を備えた第2のトランジスタであって、前記第2のスイッチング波形が、前記第1のスイッチング波形の論理反転であり、前記第1のスイッチング波形及び前記第2のスイッチング波形の各々のパルス幅又はパルス周波数が、前記スイッチングDC-DCコンバータの出力ノードでDC電圧を生成するように調節可能である、前記第2のトランジスタ、前記第1のトランジスタの第2の電流端子に結合される第1の電流端子、前記第2のトランジスタの第2の電流端子に結合される第2の電流端子、及び固定バイアス電圧を受け取るよう結合される制御端子を備えたバイアストランジスタであって、前記バイアストランジスタの前記第2の端子が、前記スイッチングDC-DCコンバータの前記出力ノードに結合される、前記バイアストランジスタ、及び前記固定バイアス電圧を提供するように前記バイアストランジスタの前記制御端子に結合される電圧レギュレータであって、第1のモード及び第2のモードの一方で動作可能であるように設計され、前記第1のモードにおいて、前記第2のモードにおける場合より多くの電流を消費する、前記電圧レギュレータ、を含み、前記出力ノードから引き出される電流が低電流閾値を下回り、かつ、前記整流されたDC電圧が前記上限及び前記下限間の値を有する場合、前記電圧レギュレータが前記第2のモードで動作され、そうでない場合、前記電圧レギュレータが前記第1のモードで動作される、出力段。図1は、スイッチングDC-DCコンバータ110及び通信ブロック120を含む携帯電話100を示す。通信ブロック120は、GSMglobalsystemformobilecommunicationブロック130、アプリケーションブロック160、メモリ170、ディスプレイ180、及び入力/出力I/Oブロック150を含む。図1の携帯電話100の構成要素/ブロックは単に例示の目的で示されている。携帯電話100は、より多くの又はより少ない構成要素/ブロックを含んでいてもよく、他の技術に従って実装されてもよい。例えば、携帯電話100は、GSM技術ではなく符号分割多元接続CDMA技術に従って実装されてもよい。更に、後述するDC-DCコンバータにおいて電力消費を低減するための手法を、他のデバイスにおいて及び他の環境において適用することもできる。図1のブロックは、個別の集積回路ICとして実装されてもよく、又は同一のIC内に全て実装されてもよい。典型的に、図1のアンテナ199及び、ブロック130内に含まれると仮定される、フィルタなど1つ又は複数の構成要素は、経路149で表す電気的接続を提供する対応するPCBトレースと共に印刷回路基板PCB上に搭載され得る。更に、後述する手法はスイッチングコンバータの文脈で記載されているが、これらの手法はリニアレギュレータにも拡張され得る。コンバータ110は、スイッチングコンバータを表し、経路101でバッテリーなどの電源から受け取った整流されていないDC電圧から、整流されたDC電圧を経路112に生成するよう動作する。経路112の整流されたDC電圧は、通信ブロック120の構成要素及びブロックのオペレーションのための電力を供給する。経路101のDC電圧レベルは、概して、経路112のDC電圧レベルとは異なる。一実施例において、経路112の電圧は電源電圧101より低く、コンバータ110がバックレギュレータである。しかし、他の実施例において、コンバータ110は、出力電圧112が電源電圧101より大きい、ブーストレギュレータとしても実装され得る。コンバータ110は、通信ブロック120から経路121で信号を受信し得、この信号が通信ブロック120がスタンバイ低電力モードにあるか否かを特定する。通信ブロック120は、整流されたDC電圧を経路112で受け取る。整流されたDC電圧は、通信ブロック120の内部ブロック及び構成要素のオペレーションのための電源として用いられる。GSMブロック130は、GSMトランシーバ140及び送信アンテナ199を含んで示されている。GSMブロック130は、受信アンテナ及びフィルタも含み得るが、図1には示していない。GSMブロック130は、ワイヤレス電話オペレーションを提供するよう動作し、GSMトランシーバ140は、対応する受信及び送信機能を実行するためのレシーバ及びトランスミッタ部を含む。入力/出力I/Oブロック150は、ユーザーに、経路155を介して例えば、番号をダイヤルする等の、入力を提供するための機能を提供する。また、I/Oブロック150は、アプリケーションブロック160から受信した出力も経路155で供給し得る。このような出力は、データ、音声、画像などを含み得る。I/Oブロック150は、経路156を介してアプリケーションブロック160と通信する。アプリケーションブロック160は、対応するハードウェア回路要素例えば、プロセッサを含み得、携帯電話100によって提供される種々のユーザーアプリケーションを提供するよう動作する。これらのユーザーアプリケーションは、音声コールオペレーション、データ転送、位置決め情報提供などを含み得る。アプリケーションブロック160は、このような特性を提供するようにI/Oブロック150に関連して動作し得る。アプリケーションブロック160は、GSMブロック130及び/又は通信ブロック120内の他のブロックアプリケーションブロック160の幾つか又は全ての部分を含むが低電力モード例えば、スタンバイモードにあるか否かの判定に基づいて、信号121を生成する。アプリケーションブロック160は、既知の方式でこのような判定をし得る。例えば、GSMトランシーバ130は、GSMトランシーバ130がパワーダウンモードにあるかどうかを特定する経路164を介して読出し可能なレジスタにおいてビットを設定し得る。ディスプレイ180は、経路168でアプリケーションブロック160から受信した対応するディスプレイ信号に応答して、画像フレーム及びユーザー提供の入力を表示する。画像フレームは、携帯電話100に提供されるカメラにより生成され得るが、図1には示していない。ディスプレイ180は、画像リフレッシュの目的のための画素値の一次的蓄積のためメモリフレームバッファを内部に含み得、例えば、関連する制御回路を備えた液晶ディスプレイスクリーンとして実装され得る。メモリ170は、アプリケーションブロック160により用いられるプログラム命令及び/又はデータ経路167を介して提供されるをストアし、RAM、ROM、フラッシュ等として実装され得、そのため、揮発性記憶要素だけでなく不揮発性記憶要素を含み、コンピュータ又はマシン読出し可能な媒体を表す。携帯電話100の1つ又は複数のブロック具体的には、通信ブロック120内に含まれるものは、対応する特性が用いられていないときパワーダウンされ得る。例えば、GSMトランシーバ140の一部は、音声コールが送信及び受信されていないとき、低電力又はパワーダウンモードに設定され得る。このようなシナリオにおいて、DC-DCコンバータから通信ブロック120により引き出される負荷電流は、そうでない場合より低い。図2は、コンバータ110の例示の出力段の詳細を図示する。この出力段は、P型MOSPMOSトランジスタ220、N型MOSNMOSトランジスタ240、バイアストランジスタ230、増幅器210、及び制御ブロック280を含んで示されている。インダクタ260及びキャパシタ270がLCフィルタを形成し、ノード234における波形を平滑化して、出力ノード112VoutにDC電圧を生成し、このDC電圧は、コンバータ110により生成される整流されたDC電源電圧である。Vout112は、上限Vu及び下限Vlにより特定される許容範囲内の値を有するように生成され得る。トランジスタ220、230及び240の各々は、ドレインエンハンストMOSトランジスタとして実装され得る。一実施例において、コンバータ110は集積回路IC形式に実装され、インダクタ260及びキャパシタ270は、コンバータ110の外部の個別の構成要素として実装される。しかし、代替の実施例において、インダクタ260及びキャパシタ270もオンチップに、即ち、IC110内に、集積されてもよい。コンバータ110は、簡潔にするため図2は示していないが、そのオペレーションに必要とされる種々のその他の構成要素及びブロックを含み得る。端子201及び299はそれぞれ電源端子及び接地端子を表す。端子201で受け取った電源は、図1の端子101で受け取った電源と同じであってもよく、又はそれから導出されてもよい。トランジスタ220第1のトランジスタ及び240第2のトランジスタの各々は、スイッチとして動作され、図2には示していないパルス生成ブロックから対応するスイッチング波形を受け取る。経路221及び241に提供されるスイッチング波形は実質的に同じであるが、トランジスタ220及び240のONインタバルが重ならないことを確実にするように生成される。経路221及び241で供給されるスイッチング波形のパルスの期間パルス幅及び/又は周波数は、ノード出力ノード112Voutにおける電圧の所望の値の生成を可能にするために用いられる特定の手法パルス幅変調又はパルス周波数変調に従って、パルス生成ブロックにより変調され得る。パルス生成ブロックは、出力ノード112での出力電圧を示す電圧を受信し得、ノード221及び241で供給される信号のパルス幅又はパルス周波数を調節し、所望の電圧レベルで出力112Voutを提供する及び維持する。パルス生成ブロックはまた、出力ノード112から図示しないが負荷により引き出される電流を制限するように機能し得、それにより、出力電流制限を提供する。トランジスタ220、240及び230は、ドレインエンハンスト電力MOSFETとして、ウルトラディープサブミクロンUDSMCMOSプロセスにおいて低電圧技術を用いて、実装され得る。経路201で受け取った電源電圧電源は、バイアストランジスタ230が用いられていない場合、トランジスタ220が安全限界safelimitを超える電圧応力を受けることになり得る安全閾値より大きい値であり得る。バイアストランジスタ230がない場合、トランジスタ220は、CMOSインバータ構成においてトランジスタ240に直列に直接接続され得る。安全閾値を超える電源電圧201の利用は、端子対ゲートソース、ドレインソースなどが安全限界を超える電圧を受けるようにさせ得る。一例と共に更に説明するため、バイアストランジスタ230が存在せず図2に示すように接続されず、かつ、電源電圧201が3.6ボルトの値を有すると仮定すると、トランジスタ220のゲート及びソース端子の電圧は1.8の値を有し得る。トランジスタ220のゲート及びドレイン端子の電圧は、トランジスタ220がOFFであり、かつ、トランジスタ240がONであるとき、3.6Vとなる。このような信頼性の問題は、電圧201が例えば、48Vなど、より高い場合に更に大きな懸念となり得る。バイアストランジスタ230は、トランジスタ220及び240間に直列に接続され、トランジスタ220が安全限界を超える電圧を受けないようにする。バイアストランジスタ230のゲート端子231は、コンバータ110のオペレーションの間、一定のバイアス電圧Vpbに理想的には維持される。ユニティゲインフィードバック増幅器として実装されて示される増幅器210が、その非反転入力端子で一定のリファレンス電圧202VREF1を受け取り、一定のバイアス電圧Vpbを経路231に生成する。ユニティゲインフィードバック増幅器として示しているが、構成要素210は、他のアプローチを用いて実装され得、概して、経路231のバイアス電圧を一定のレベルに維持するように動作する電圧レギュレータとして見られ得る。一実施例において、増幅器210の代わりに低ドロップアウト電圧レギュレータLDOが実装される。電圧レギュレータLDO210は、端子201からオペレーションのための電源を受け取る。ゲート及びソース端子間に存在し得る寄生容量232及び233、及びバイアストランジスタ230のゲート及びドレイン端子それぞれは、図3に示すように時間に関連してバイアス電圧V231を変化させ得る。図3において、t31はトランジスタ220がONに切り替えられる時点を表し、トランジスタ220がONに切り替えられる少し前にトランジスタ240がOFFに切り替えられる。寄生容量232の存在は、バイアストランジスタ230のゲート端子における電圧図3においてV231として示すを、経路201で供給される電源電圧V201まで上昇させる。電圧レギュレータ210は、V231をVpbまで低減させるよう動作し、V231はt32でVpbまで戻る。そのため、インタバルt31~t32は、その間V231が一定のレベルVpbにない、ゲート端子231の遷移を表す。同様に、t33はトランジスタ240がONに切り替えられる時点を表し、トランジスタ240をONにする少し前にトランジスタ220がOFFに切り替えられる。寄生容量233は、V231を接地電位V299まで低減させる。電圧レギュレータは、V231をVpbまで増大させるよう動作し、V231はt34でVpbまで戻る。インタバルt33~t34も、その間V231が理想的な一定のレベルVpbにない、ゲート端子231の遷移を表す。ノード231におけるVpbからの逸脱は、バイアストランジスタ230のON抵抗を増大させ得、トランジスタ230における増大した電力放散となり得、それにより、コンバータ110の効率を低減させる。こういった逸脱は、これらの遷移の間バイアストランジスタ230の変更されたバイアス条件に起因して、トランジスタ220及び230トランジスタ230の信頼性はV231の値が非常に低くなる場合に影響を受けるの信頼性にも悪影響を与え得る。そのため、概して、V231をVpbで一定に維持すること、或いは少なくともVpbからの逸脱から早期に回復させること即ち、インタバルt31~t32及びt33~t34の期間を低減することが望ましい。従って、電圧レギュレータ210は、このような早期回復を可能とするよう、又はV231をVpb固定バイアス電圧で一定に保つよう高帯域幅広帯域レギュレータとして実装される。高帯域幅構成要素としての電圧レギュレータ210の実装の1つのあり得る結果は、電源201から引き出される電流が比較的高くなり得ることである。特に、電源201から引き出される電流、及びそのためコンバータ110により消費される付加的な電力は、コンバータ110の効率を、低負荷電流で許容できないレベルまで低減させ得る。一例として、電圧112が1.8Vであり、V201が3.6Vであり、電圧レギュレータ210により引き出される電流Ipbが200マイクロアンペアμAであり、出力112Voutから負荷により引き出される負荷電流Iloadが100μAであり、他の効果に起因するコンバータ110における損失を無視すると仮定すると、コンバータ110の効率は25に等しい。負荷電流Iloadが低電流閾値より小さいとき、スイッチ220及び240は、断続的にのみ動作される上述のように、対応するスイッチング波形によりON及びOFFされる必要があり得る。低電流閾値の特定の値は、配置環境及び他の考慮すべき要素に基づいて変化し得る。図1を参照すると、ブロック130、150、160、170、及び180の1つ又は複数がパワーダウンされるとき、低電流閾値は、経路112を介してコンバータ110からブロック120によって引き出される電流に対応し得る。例えば、携帯電話100が音声コールを処理するよう用いられていないとき、ブロック130はパワーダウンされ得、コンバータ110から引き出される電流は、対応する低電流閾値より小さくなり得る。スイッチ220及び240がOFFであるノンスイッチングインタバルと呼ばれる期間例えば、図4の450t42~t43において、電圧レギュレータ210は、図4の波形に関連して図示したように低電流及びそのため低電力モードに設定される。図4は、Iloadが低電流閾値を下回るときの、構成要素の幾つかの動作状態、並びにコンバータ110の幾つかのノードにおける電流及び電圧波形を示す。波形410はIloadが低電流閾値を下回るときのスイッチ220及び240の動作状態を表す。電圧レベル420Vu及び430Vlはそれぞれ、電圧112Voutが変化し得る範囲内の上限及び下限を表す。そのため、範囲Vh-Vlは、電圧112Voutが供給される許容範囲を表す。波形440は電圧レギュレータ210により引き出される電流Ipbの大きさを表す。インタバルt41~t42、t43~t44及びt45~t46において、スイッチ220及び240は、通常動作され得る方式に類似して、ON及びOFFとなるように動作される。しかし、スイッチ220及び240はいずれも、ノンスイッチングインタバル450t42~t43及び460t44~t45においてオフ状態即ち、全期間の間OFFに切り替えられるに維持される。電圧112Voutは、図2に示すインタバル450及び460の各々において上限Vhから下限Vlまで低減するように示されている。インタバルt41~t42、t43~t44、及びt45~t46スイッチングインタバルにおいて、電圧112VoutはVhまで上昇する。電圧レギュレータ210は、電流をソース及びシンクする、及びフルパワーモード及び低電力モードの一方で動作する能力を備えて実装される。フルパワーモードにおいて、電圧レギュレータ210は、広帯域構成要素としてのオペレーションを可能にするよう、電源201から高電流を引き出す。低電力モードにおいて、電圧レギュレータ210は、電源201からフルパワーモードにおける場合より比較的小さい電流を引き出す。フルパワーモード及び低電力モードの各々において、電圧レギュレータが経路231でイアス電圧Vpbを生成する。ノンスイッチングインタバル450及び460では、電圧レギュレータ210は低電力モードで動作し、従って電流440Ipbは低い460Iql。スイッチングインタバルt41~t42、t43~t44及びt45~t46では、電圧レギュレータ210はフルパワーモードで動作し、電流440Ipbは、図4において波形440で図示するように、低電力モード460Iqlにより示される値においける場合より比較的大きい450Iqhにより示される値。一実施例において、制御ブロック280は、出力電圧112Voutが高閾値Vuに達したかどうかを感知するコンパレータを含む。Vuに等しい出力電圧112レベルは、スイッチ220及び240がいずれもOFFに切り替えられることを示している。コンパレータの出力は、レギュレータ210を低電力モードに設定するために用いられる。制御ブロック280は、経路282で上限Vu及び経路283で下限Vlを表す電圧値を受け取る。経路282及び283の値は、例えば、電圧リファレンス図示せずにより、又は分圧器ネットワークを用いて、生成され得る。制御ブロック280は更に電圧112Voutを受け取る。経路121で、制御ブロック280は、Iloadが低電流閾値より低いか否かを示す信号をアプリケーションブロック160図1から受け取る。信号121は、図1に関連して上述したように生成され得る。制御ブロック280は、経路281で信号制御出力を生成し、これが入力として電圧レギュレータ210に供給される。信号281の1つの論理値が電圧レギュレータ210を低電力低電流消費モードに、及び他方の論理値が電圧レギュレータ210をノーマルフル電力モードに設定する。信号121第1の信号が、Iloadが低電流閾値より小さいことを示す場合、制御ブロック280は、電圧112Voutの値を上限Vu及び下限Vlと比較する。電圧112が下限Vlより小さい場合、制御ブロック280は信号281を、電圧レギュレータ210をフルパワーモードに設定する論理レベル便宜上、フルパワー論理レベルと称するに設定する。制御ブロック210は、電圧112Voutが上限Vuに等しくなるまで、信号281をフルパワー論理レベルに維持する。電圧112VoutがVuに等しくなると、制御ブロックは信号281を、電圧レギュレータ210を低電力モードに設定する論理レベル便宜上、低電力論理レベルと称するに設定する。制御ブロック210は、Iloadに起因して電圧112Voutが下限Vlに等しくなる又はそれを下回るまで、信号281を低電力論理レベルに維持し、制御ブロック210は、Iloadが低電流閾値に等しいか又はそれより大きい値まで増加するまで、信号281を適切なレベルに設定し続ける。キャパシタ270は、ノンスイッチングインタバルにおけるIloadを提供する。図4において、信号281の低電力論理レベルは論理高として示され、フルパワー論理レベルは論理低として示される。t41において、112VoutはVlに等しく、制御ブロック280は信号281を論理低に設定し、それにより、電圧レギュレータ210がフル電力で動作できるようにする。t42において、112VoutはVuに等しく、制御ブロック280は信号281を論理高に設定し、それにより、電圧レギュレータ210が低電力モードで動作できるようにする。同様に、信号281は、インタバルt43~t44及びt45~t46において論理低として、インタバルt42~t43及びt44~t45において論理高として示されている。波形440は、対応する時間インタバルの各々におけるIpbの値を示す。電流レベル450Iqhはフルパワーモードにおいて引き出される電流Ipbを表し、一方、電流レベル460Iqlは低電力モードにおいて引き出される電流Ipbを表す。Ipbの平均値は下記数式1により特定される。Iavg=[Iqh×TswIql×Tnsw]/[TswTnsw]1ここで、Iavgは平均電流を表し、Tswはスイッチングインタバルの期間を表し、Tnswはノンスイッチングインタバルの期間を表す。ノンスイッチングインタバルがスイッチングインタバルよりずっと長いと仮定すると、IavgはIqlにほぼ等しい。Ipbの平均値の低減は、電圧レギュレータ210における低減された電力消費となり、それにより、Iloadが低電流閾値より低いときコンバータ110の効率を改善する。Iloadが低電流閾値より大きい又は等しい又は低電流閾値より小さいかどうかは、幾つかの他の周知の方式のいずれかにおいて判定されてもよい。上述したように、1つの手法は、コンバータ110によって電力供給される回路例えば、図1のアプリケーションブロック160により生成される出力信号例えば、図1の信号121に基づき得、出力信号はIloadが低電流閾値より低いか否かを示す。別の手法に従って、電源端子201とトランジスタ220のソース端子との間に低い値にされたレジスタ例えば、金属レジスタとして実装されるが接続され得、このレジスタの電圧降下が、入力として制御ブロック280に供給され得、低い値にされたレジスタの電圧降下は負荷電流Iloadを表している。更に別の手法に従って、電流ミラー回路が、トランジスタ220を介して流れる電流をミラーするように実装され得、電流ミラー回路により生成されるミラーされた電流は負荷電流Iloadを示す。このような電流ミラーは、そのゲート及びソース端子が、それぞれトランジスタ220のゲート及びソース端子に接続されて実装され得、また、既知の方式で実装することができる。上述のように実装されたコンバータ110があれば、携帯電話100のバッテリー電力図1の電源101がバッテリーにより供給されると仮定するは温存され得、バッテリーを頻繁に再充電する必要性が低減され得る。図1及び図2の図示において、端子/ノードは種々のその他の端子に直接接続されて示されているが、付加的な構成要素が特定の環境に適するように経路内に存在してもよく、従って、接続は、同じく接続される端子に電気的に結合されているとみられ得ることを理解されたい。上述した特定の種類のトランジスタ例えば、NMOS、PMOSなどは、単に例示の目的であることを理解されたい。しかし、本明細書に提供される開示を読めば、異なる構成及びトランジスタを用いる代替の実施例が当業者には明らかとなろう。例えば、NMOSトランジスタ及びPMOSトランジスタは交換することができ、電力及び接地端子への接続も相互交換可能である。従って、本願において、電力及び接地端子は一定のリファレンス電位と呼ばれ、トランジスタのソースエミッタ及びドレインコレクタ端子ONにされるときそれを介して電流経路が提供され、OFFにされるときそれを介して開経路が提供されるは電流端子と称され、ゲートベース端子は制御端子と称される。本発明に関連する技術に習熟した者であれば、説明した例示の実施例に変形が成され得ること、及び本発明の特許請求の範囲内で他の実施例を実装し得ることが分かるであろう。