電力系統で検出された系統電気量に重畳されるDCオフセット成分を発生するDCオフセット成分発生回路と、前記系統電気量に含まれるノイズを除去すると共に、前記系統電気量に前記DCオフセット成分発生回路からのDCオフセット成分を重畳して出力する複数のアナログ入力回路と、前記各アナログ入力回路からの出力を各々所定のタイミングでサンプリングしてディジタルデータとして出力するA/D変換器と、前記A/D変換器からのディジタルデータを用いてリレー演算を行う演算回路と、を備え、前記演算回路は、前記ディジタルデータから前記各アナログ入力回路に対応したDCオフセット抽出分を求め、このDCオフセット抽出分と前記DCオフセット成分との差分を演算することで前記各アナログ入力回路の不良を検出する不良検出部を有することを特徴とするディジタル形保護継電器。前記不良検出部には、所定の判定基準値が設定され、前記不良検出部は、前記差分の何れかが所定の判定基準値を超えている場合、前記各アナログ入力回路の何れかに不良が生じていることを検出し、前記差分の全てが前記判定基準値を超えている場合、前記各アナログ入力回路の不良を検出しないことを特徴とする請求項1に記載のディジタル形保護継電器。前記不良検出部は、前記差分の何れかが前記判定基準値を超えている場合、前記判定基準値を超えたアナログ入力回路に不良が生じていることを検出することを特徴とする請求項2に記載のディジタル形保護継電器。前記不良検出部には、前記各アナログ入力回路に不良が生じているか否かを判定する第1の判定基準値と、前記第1の判定基準値より小さい値に設定され電力系統側に原因があるか否かを判定する第2の判定基準値とが設定され、前記不良検出部は、前記差分の何れかが前記第1の判定基準値を超え、かつ、前記第1の判定基準値を超えた差分以外の差分が前記第2の判定基準値以下の場合、前記各アナログ入力回路の何れかに不良が生じていることを検出し、前記差分の何れかが前記第1の判定基準値を超え、かつ、前記差分の全てが前記第2の判定基準値を超えている場合、前記各アナログ入力回路の不良を検出しないことを特徴とする請求項1に記載のディジタル形保護継電器。前記不良検出部は、前記差分の何れかが前記第1の判定基準値を超え、かつ、前記第1の判定基準値を超えた差分以外の差分が前記第2の判定基準値以下の場合、前記第1の判定基準値を超えたアナログ入力回路に不良が生じていることを検出することを特徴とする請求項4に記載のディジタル形保護継電器。前記不良検出部には、所定の判定基準値が設定され、前記不良検出部は、前記差分の最大値と前記差分の最小値との差分を演算し、この差分が所定の判定基準値を超えている場合、前記各アナログ入力回路の何れかに不良が生じていることを検出し、この差分が前記判定基準値以下の場合、前記各アナログ入力回路の不良を検出しないことを特徴とする請求項1に記載のディジタル形保護継電器。しかしながら、上記特許文献1に示される従来技術では、保護継電器の不良誤検出を回避するためには、2台以上の保護継電器が必要という課題があった。また、上記特許文献2に示される従来技術では、1台の保護継電器で保護継電器の不良誤検出を回避することができるものの、チャンネルが複数必要となるため、チャンネルが1つしかない場合や、チャンネルが複数あっても運用の際に1つのチャネルのみに系統電気量入力変換器の出力が取り込まれるような場合には、アナログ入力回路すなわち保護継電器の不良誤検出を回避することができないという課題があった。また、上記特許文献1、2に示される従来技術では、例えば、保護継電器外部からのサージや衝撃等によって、複数の保護継電器が同時に不良となった場合や、保護継電器内の複数の入力チャンネルが同時に不良になった場合には、保護継電器本体に不良が発生しているにも拘わらず、電力系統側に原因があるとして保護継電器に生じた不良を確定しないおそれがあるという課題があった。本発明は、上記に鑑みてなされたものであって、保護継電器の不良誤検出を回避することができると共に、保護継電器の不良検出を不要にロックすることがないディジタル形保護継電器を得ることを目的とする。上述した課題を解決し、目的を達成するために、本発明は、電力系統で検出された系統電気量に重畳されるDCオフセット成分を発生するDCオフセット成分発生回路と、前記系統電気量に前記DCオフセット成分発生回路からのDCオフセット成分を重畳して出力する複数のアナログ入力回路と、前記各アナログ入力回路からの出力を各々所定のタイミングでサンプリングしてディジタルデータとして出力するA/D変換器と、前記A/D変換器からのディジタルデータを用いてリレー演算を行う演算回路と、を備え、前記演算回路は、前記ディジタルデータから前記各アナログ入力回路に対応したDCオフセット抽出分を求め、このDCオフセット抽出分と前記DCオフセット成分との差分を演算することで前記各アナログ入力回路の不良を検出する不良検出部を有することを特徴とする。この発明によれば、自己監視機能として複数のアナログ入力回路からの出力を用いてアナログ入力回路の不良を個別に検出するようにしたので、保護継電器の不良誤検出を回避することができると共に、保護継電器の不良検出を不要にロックすることがない、という効果を奏する。以下に、本発明にかかるディジタル形保護継電器の実施の形態を図面に基づいて詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。実施の形態1.図1は、本発明の実施の形態1~4にかかるディジタル形保護継電器以下保護継電器1の構成図であり、図2は、DCオフセット監視の原理を説明するための図である。図1に示される保護継電器1は、主たる構成として、複数の入力変換部10-1~10-nnは2以上の整数と、複数のチャンネル12-1~12-nnは2以上の整数と、DCオフセット成分発生回路11と、マルチプレクサ17と、A/D変換器13と、演算回路14と、出力回路15と、監視異常出力回路16とを有して構成されている。一般的な保護継電器1では、1つの入力変換部10-1~10-nからの出力が1つのアナログ入力回路に入力されるが、保護継電器1の種類によっては図1に示されるように、1つの入力変換部10-1~10-nの出力が2以上のアナログ入力回路20-1~20-nに入力されるように構成されているものもある。このように、1つの入力変換部10-1~10-nに対して2以上のアナログ入力回路20-1~20-nが多重化された保護継電器1は、広範囲の電流電圧入力系統電気量に対し分解能が比較的粗く10ビットや12ビット、かつ、安価なA/D変換器13を使用する場合に用いられる。すなわち、図1に示される保護継電器1は、ゲインの異なる2以上のアナログ入力回路20-1~20-nを多重化し、入力系統電気量の大きさに応じて各アナログ入力回路20-1~20-nを切り替えることによって見掛け上の量子化誤差を小さくする場合や、同じゲインのアナログ入力回路20-1~20-nを複数用いて信頼性の向上を図るときに用いられる。各入力変換部10-1~10-nには、それぞれ複数のアナログ入力回路20-1~20-nが接続され、これらのアナログ入力回路20-1~20-n群は、それぞれ1つのチャンネル12-1~12-nを成す。各入力変換部10-1~10-nは、系統電気量を保護継電器1内で使用できる適切な電圧電流信号に変換する。各入力変換部10-1~10-nの出力信号は、チャンネル12-1~12-n内のアナログ入力回路20-1~20-nに入力される。また、DCオフセット成分発生回路11から出力されたDCオフセット成分Aは、チャンネル12-1~12-n内の各アナログ入力回路20-1~20-nに入力されると共に、演算回路14にも入力される。各アナログ入力回路20-1~20-nは、入力変換部10-1~10-nからの出力信号の中から保護継電器1の演算に都合の悪い高調波ノイズ成分を除去すると共に、オペアンプ回路図示せずで入力変換部10-1~10-nからの出力信号を増幅する。さらに、各アナログ入力回路20-1~20-nは、図2に示されるように、入力変換部10-1~10-nからの出力信号に、DCオフセット成分発生回路11からのDCオフセット成分Aを重畳してマルチプレクサ17へ出力する。各チャンネル12-1~12-nからの出力は、マルチプレクサ17で交互に取り出されてA/D変換器13へ送出される。A/D変換器13は、マルチプレクサ17からのデータを所定のタイミングでA/D変換し、ディジタルデータを演算回路14に出力する。演算回路14では、A/D変換器13からのディジタルデータを用いてリレー演算が行われ、その演算結果は出力回路15を介して外部に出力される。また、演算回路14は、各アナログ入力回路20-1~20-nの不良を検出する不良検出部19を有する。不良検出部19は、A/D変換器13からのディジタルデータの中から、ディジタルフィルター演算によってアナログ入力回路20-1~20-nに対応したDCオフセット抽出分A1~Anを求める。さらに、不良検出部19は、アナログ入力回路20-1~20-nに重畳されたDCオフセット重畳分AとDCオフセット抽出分A1~Anとの差分B1~Bnを計算する。差分B1~Bnが所定の判定基準値Kを超えた場合、不良検出部19は、アナログ入力回路20-1~20-nに不良が生じていると判定し、保護継電器1の動作出力をロックすると共に監視異常出力回路16を動作させる。なお、判定基準値Kは、アナログ入力回路20-1~20-nに不良があるか否かを判定可能な値例えば、DCオフセット重畳回路11から出力されるDCオフセット成分の10程度に相当する値や、アナログ入力回路20-1~20-n間のバラつきを考慮して決定される値であってもよい。監視異常出力回路16は、不良検出部19からの不良検出信号aを受信したとき外部に異常を通報する。図3は、1つのチャンネル12-1~12-n内の各アナログ入力回路20-1~20-nの出力から抽出されたDCオフセット抽出分A1~Anを表す図である。図3に示されるように、A/D変換器13でディジタルデータに変換されたアナログ入力回路20-1の出力と、A/D変換器13でディジタルデータに変換されたアナログ入力回路20-2の出力と、A/D変換器13でディジタルデータに変換されたアナログ入力回路20-nの出力とが示されている。これらの出力は、演算回路14に取り込まれ、演算回路14内の不良検出部19では、これらの出力からDCオフセット成分が抽出される。図3の右側には、一例として、不良検出部19で抽出されたDCオフセット抽出分A1、A2、Anが示されている。図4は、本発明の実施の形態1にかかる不良誤検出を防止するためのロジック回路の構成図である。図4には、実施の形態1にかかる不良検出部19の構成要素の一部として、差分算出回路50-1~50-n、比較回路40-1~40-n、AND回路30、OR回路31、インヒビット付AND回路32、およびAND回路33-1~33-nが示されている。差分算出回路50-1は、DCオフセット重畳分AとDCオフセット抽出分A1との差分B1を求める。同様に、差分算出回路50-2は、DCオフセット重畳分AとDCオフセット抽出分A2との差分B2を求め、差分算出回路50-nは、DCオフセット重畳分AとDCオフセット抽出分Anとの差分Bnを求める。比較回路40-1では、差分B1が判定基準値Kを超えたか否かが判定される。同様に、比較回路40-2では、差分B2が判定基準値Kを超えたか否かが判定され、比較回路40-nでは、差分Bnが判定基準値Kを超えたか否かが判定される。AND回路30およびOR回路31には、それぞれ、差分B1~Bnと判定基準値Kとの比較結果が入力され、例えば、差分B1~Bnが判定基準値Kを超えている場合には1、差分B1~Bnが判定基準値K以下の場合には0、という比較結果が入力される。インヒビット付AND回路32には、AND回路30からの出力が反転して入力され、かつ、OR回路31からの出力が入力される。従って、AND回路30の出力とOR回路31の出力が共に1の場合、インヒビット付AND回路32の出力は0である。AND回路33-1には、インヒビット付AND回路32の出力と比較回路40-1の出力とが入力される。同様に、AND回路33-2には、インヒビット付AND回路32の出力と比較回路40-2の出力とが入力され、AND回路33-nには、インヒビット付AND回路32の出力と比較回路40-nの出力とが入力される。以下、DCオフセット監視の動作を説明する。例えば、チャンネル12-1内のアナログ入力回路20-1~20-nの出力における差分B1~Bnが全て判定基準値Kを超えている場合、比較回路40-1、40-2、40-nの出力は全て1となる。従って、AND回路30の出力は1となり、インヒビット付AND回路32の出力は0となり、AND回路33-1~33-nの各出力は0となる。ここで、比較回路40-1、40-2、40-nの出力は全て1であるので、あたかも1つのチャンネル12-1内の全てのアナログ入力回路20-1~20-nに不良が生じているように見えるが、AND回路30の出力が1であるため、不良検出部19は、電力系統側に原因があるとしてアナログ入力回路20-1~20-nの不良とは判定しない。すなわち、不良検出部19は、保護継電器1の不良誤検出を防止する。一方、各チャンネル12-1~12-n内の1以上のアナログ入力回路20-1、20-2のDCオフセットの差分が判定基準値K以下の場合、インヒビット付AND回路32の出力は1となる。例えば、チャンネル12-1内のアナログ入力回路20-1、20-2の差分B1、B2が判定基準値K以下であり、チャンネル12-1内のアナログ入力回路20-nの差分Bnが判定基準値Kを超えている場合、比較回路40-1、40-2の出力は0、40-nの出力は1となる。従って、AND回路30の出力は0、OR回路31の出力は1となり、インヒビット付AND回路32の出力は1となる。また、AND回路33-1、33-2の出力は0となり、AND回路33-nの出力は1となる。この場合、チャンネル12-1内のアナログ入力回路20-nに不良が生じている状態であるため、不良検出部19は、保護継電器1の動作出力をロックすると共に、不良検出信号aを出力することで監視異常出力回路16を動作させる。なお、入力変換部10-1~10-nの不良によってDCオフセット成分が変動する可能性は低いため、不良検出部19のDCオフセット監視によって不良が検出される要因は、大別して2つ有る。一方は、アナログ入力回路20-1~20-nの不良であり、他方は、保護継電器1の外部におけるDCオフセット成分の変動保護継電器1に入力される電流や電圧へのDCオフセット成分の重畳や入力周波数の低下などである。また、保護継電器1本体の不良は、外部環境に関係なく突発的に発生するもののほか、保護継電器1外部からのサージや衝撃等によって引き起こされるものもある。この場合、複数の保護継電器1あるいは複数のチャンネル12-1~12-nが同時に不良になることは十分に考えられる。従来技術は、複数台の保護継電器1や複数のチャンネル12-1~12-nで同じ不良が発生しているか否かを基準にして、不良検出の要因を特定するように構成されている。ただし、保護継電器1の機種によっては、入力が1入力しかないものもあり、ある保護対象に対して1つの保護継電器1しか設置しないケースも多いため、不良検出の要因を特定することができない場合もある。また、従来技術は、電力系統からのDCオフセット成分重畳や周波数変動によるアナログ入力回路20-1~20-nの不良誤検出を防止するため、不良検出この時点では保護継電器1の動作ロックや監視用接点の出力はしないから不良確定動作ロックや監視用接点の出力を行うまでの時間を長く通常10秒程度設定している。ただし、発電機保護継電器のように低周波数の入力が長時間例えば数分程度継続するような場合、DCオフセット成分が重畳されているように見えてしまい、保護継電器1本体に不良が生じていないにも拘わらず不良確定アナログ入力回路20-1~20-nの不良誤検出に至ってしまうことがある。実施の形態1にかかる保護継電器1は、自己監視機能として複数のアナログ入力回路20-1~20-nからの出力を用いてアナログ入力回路20-1~20-nの不良を個別に検出する不良検出部19を備えるようにしたので、アナログ入力回路20-1~20-nの不良によるDCオフセット成分の変動と電力系統側の原因で発生したDCオフセット成分の変動とを見分けることができる。また、実施の形態1にかかる保護継電器1は、DCオフセット成分の変動が電力系統側に起因するものである場合には、アナログ入力回路20-1~20-nの不良誤検出を防止すると共に、アナログ入力回路20-1~20-nが不良となった場合には、不良検出を不要にロックすることを防止するように構成されている。特に、実施の形態1にかかる自己監視機能である不良検出部19を発電機保護継電器に適用した場合、低周波数の入力が長時間継続することに起因するアナログ入力回路20-1~20-nの不良誤検出を回避することが可能である。なお、不良検出部19によるDCオフセット監視は、各チャンネル12-1~12-n内に多重化された全てのアナログ入力回路20-1~20-nに対して行われる。そのため、保護継電器1内に2以上のチャンネル12-1~12-nが設けられている場合でも、アナログ入力回路20-1~20-nの不良を個別に検出することができると共に、電力系統側に原因がある場合にはアナログ入力回路20-1~20-nの不良誤検出を防止することができる。以上に説明したように、実施の形態1にかかる保護継電器1は、電力系統で検出された系統電気量に重畳されるDCオフセット成分Aを発生するDCオフセット成分発生回路11と、前記系統電気量に含まれるノイズを除去すると共に、系統電気量にDCオフセット成分発生回路11からのDCオフセット成分Aを重畳して出力する複数のアナログ入力回路20-1~20-nと、各アナログ入力回路20-1~20-nからの出力を各々所定のタイミングでサンプリングしてディジタルデータとして出力するA/D変換器13と、A/D変換器13からのディジタルデータを用いてリレー演算を行う演算回路14と、を備え、演算回路14は、ディジタルデータから各アナログ入力回路20-1~20-nに対応したDCオフセット抽出分A1~Anを求め、このDCオフセット抽出分A1~AnとDCオフセット成分Aとの差分B1~Bnを演算することで各アナログ入力回路20-1~20-nの不良を検出する不良検出部19を有するようにしたので、1つのチャンネル12-1~12-nを構成する複数のアナログ入力回路20-1~20-nの不良によるDCオフセット成分の変動と電力系統側の原因で発生したDCオフセット成分の変動とを見分けることができる。また、本実施の形態1にかかる不良検出部19には、所定の判定基準値K例えばアナログ入力回路20-1~20-nに不良があるか否かを判定可能な値が設定され、不良検出部19は、図4に示されるインヒビット付AND回路32によって、差分B1~Bnの何れかが判定基準値Kを超えている場合、各アナログ入力回路20-1~20-nの何れかに不良が生じていることを検出し、差分B1~Bnの全てが判定基準値Kを超えている場合、各アナログ入力回路20-1~20-nの不良を検出しないように構成されているので、各アナログ入力回路20-1~20-nの不良検出を不要にロックすることを防止することができと共に各アナログ入力回路20-1~20-nの不良誤検出を防止することができる。その結果、従来技術よりも信頼性の高い保護継電器1を得ることが可能である。また、本実施の形態1にかかる不良検出部19は、図4に示されるAND回路33-1~33-nによって、差分B1~Bnの何れかが判定基準値Kを超えている場合、判定基準値Kを超えたアナログ入力回路20-1~20-nに不良が生じていることを検出するようにしたので、不良となったアナログ入力回路20-1~20-nを容易に特定することが可能である。その結果、不良となった各アナログ入力回路20-1~20-nを容易に特定することができ、メンテナンスコストを低減することが可能となる。実施の形態2.実施の形態1にかかる保護継電器1では、1つの判定基準値Kを用いてアナログ入力回路20-1~20-nの不良を検出するように構成されているが、例えば、電力系統側に原因があるか否か判定するための値とアナログ入力回路20-1~20-nに不良があるか否かを判定するための値とを同じ値に設定した場合、アナログ入力回路20-1~20-n間のバラつきによって、実際には電力系統側に原因があるにも拘わらず、あるアナログ入力回路の出力における差分B1~Bnが判定基準値Kを超えてしまい、アナログ入力回路20-1の不良と判断不良誤検出される可能性がある。実施の形態2にかかる保護継電器1は、値の異なる2つの第1の判定基準値K2、第2の判定基準値K1を用いることによって、アナログ入力回路20-1~20-n間のバラつきに起因する保護継電器1の不良誤検出を防止するように構成されている。以下、実施の形態1と同一部分には同一符号を付してその説明を省略し、ここでは異なる部分についてのみ述べる。図5は、本発明の実施の形態2にかかる不良誤検出を防止するためのロジック回路の構成図であり、図6は、図5に示されるロジック回路の動作を説明するための図である。図5には、実施の形態2にかかる不良検出部19の構成要素の一部として、差分算出回路50-1~50-n、比較回路41-1~41-n、比較回路42-1~42-n、AND回路30、OR回路31、インヒビット付AND回路32、およびAND回路33-1~33-nが示されている。比較回路42-1、42-2、42-nには、それぞれ、アナログ入力回路20-1~20-nに不良があるか否かを判定する第1の判定基準値K2が設定されている。また、比較回路41-1、41-2、41-nには、それぞれ、第1の判定基準値K2より小さい値に設定され電力系統側に原因があるか否かを判定する第2の判定基準値K1が設定されている。比較回路42-1では、差分B1が第1の判定基準値K2を超えたか否かが判定される。同様に、比較回路42-2では、差分B2が第1の判定基準値K2を超えたか否かが判定され、比較回路42-nでは、差分Bnが第1の判定基準値K2を超えたか否かが判定される。比較回路41-1では、差分B1が第2の判定基準値K1を超えたか否かが判定される。同様に、比較回路41-2では、差分B2が第2の判定基準値K1を超えたか否かが判定され、比較回路41-nでは、差分Bnが第2の判定基準値K1を超えたか否かが判定される。AND回路30には、差分B1~Bnと第2の判定基準値K1との比較結果が入力され、例えば、差分B1~Bnが第2の判定基準値K1を超えている場合には1、差分B1~Bnが第2の判定基準値K1以下の場合には0、という比較結果が入力される。OR回路31には、差分B1~Bnと第1の判定基準値K2との比較結果が入力され、例えば、差分B1~Bnが第1の判定基準値K2を超えている場合には1、差分B1~Bnが第1の判定基準値K2以下の場合には0、という比較結果が入力される。以下、図6を用いて実施の形態2にかかる不良検出部19のDCオフセット監視の動作を説明する。図6aにおいて、例えばチャンネル12-1内のアナログ入力回路20-1の出力における差分B1が第1の判定基準値K2を超えており、チャンネル12-1内のアナログ入力回路20-2、20-nの各出力における差分B2、Bnが第1の判定基準値K2未満かつ第2の判定基準値K1を超えている状態を仮定する。この場合、図5に示される比較回路41-1、42-141-2、41-nの出力は1となり、比較回路42-2、42-nの出力は0となる。従って、AND回路30の出力は1となり、インヒビット付AND回路32の出力は0となり、AND回路33-1~33-nの各出力は0となる。ここで、差分B1がアナログ入力回路20-1~20-nが不良と判定するレベルである第1の判定基準値K2を超えたことによってOR回路31の出力が1となっているものの、差分B2、Bnも第2の判定基準値K1を超えたことによってAND回路30の出力が1となっている。そのため、不良検出部19は、差分B1が第1の判定基準値K2を超えた要因が電力系統側にあり、アナログ入力回路20-1~20-n間にバラつきがあるものとしてアナログ入力回路20-1の不良とは判定しない。図6bにおいて、チャンネル12-1内のアナログ入力回路20-1の出力における差分B1が第1の判定基準値K2を超えており、チャンネル12-1内のアナログ入力回路20-2出力における差分B2が第1の判定基準値K2未満かつ第2の判定基準値K1を超えており、チャンネル12-1内のアナログ入力回路20-nの出力における差分Bnは、第2の判定基準値K1以下である状態を仮定する。この場合、図5に示される比較回路41-1、42-141-2の出力は1となり、比較回路42-2、41-n、42-nの出力は0となる。従って、AND回路30の出力は0、インヒビット付AND回路32の出力は1、AND回路33-1の出力は1、AND回路33-2、33-nの出力は0となる。ここで、差分B1がアナログ入力回路20-1~20-nが不良と判定するレベルである第1の判定基準値K2を超えたことによってOR回路31の出力が1となり、かつ、差分Bnが第2の判定基準値K1以下であることによってAND回路30の出力が0となっている。そのため、不良検出部19は、差分B1が第1の判定基準値K2を超えた要因がアナログ入力回路20-1~20-n間のバラつきではなく、アナログ入力回路20-1に不良が発生している判定し、保護継電器1の動作出力をロックすると共に監視異常出力回路16を動作させる。なお、実施の形態2にかかる不良検出部19によるDCオフセット監視は、実施の形態1と同様に、各チャンネル12-1~12-n内に多重化された全てのアナログ入力回路20-1~20-nに対して行われる。以上に説明したように、実施の形態2にかかる不良検出部19には、各アナログ入力回路20-1~20-nに不良があるか否かを判定する第1の判定基準値K2と、第1の判定基準値K2より小さい値に設定され電力系統側に原因があるか否かを判定する第2の判定基準値K1とが設定され、不良検出部19は、図5に示されるインヒビット付AND回路32によって、差分B1~Bnの何れかが第1の判定基準値K2を超え、かつ、第1の判定基準値K2を超えた差分B1~Bn以外の差分B1~Bnが第2の判定基準値K1以下の場合、各アナログ入力回路20-1~20-nの何れかに不良が生じていることを検出し、差分B1~Bnの何れかが第1の判定基準値K2を超え、かつ、差分B1~Bnの全てが第2の判定基準値K1を超えている場合、各アナログ入力回路20-1~20-nの不良を検出しないようにしたので、各アナログ入力回路20-1~20-n間にバラつきがある場合でも、各アナログ入力回路20-1~20-nの不良誤検出を防止することができると共に、各アナログ入力回路20-1~20-nの不良検出を不要にロックすることを防止することができる。その結果、実施の形態1にかかる保護継電器1に比して、より信頼性の高い保護継電器1を得ることが可能である。また、実施の形態2かかる不良検出部19は、図5に示されるAND回路33-1~33-nによって、差分B1~Bnの何れかが第1の判定基準値K2を超え、かつ、第1の判定基準値K2を超えた差分B1~Bn以外の差分B1~Bnが第2の判定基準値K1以下の場合、第1の判定基準値K2を超えたアナログ入力回路20-1~20-nに不良が生じていることを検出するようにしたので、不良となったアナログ入力回路20-1~20-nを容易に特定することが可能である。その結果、不良となった各アナログ入力回路20-1~20-nを容易に特定することができ、メンテナンスコストを低減することが可能となる。実施の形態3.実施の形態2にかかる保護継電器1は、各チャンネル12-1~12-n内の複数のアナログ入力回路20-1~20-nから出力における差分B1~Bnを用いてアナログ入力回路20-1~20-nの不良を検出するように構成されていたが、実施の形態3にかかる保護継電器1は、各チャンネル12-1~12-nに1つのアナログ入力回路20が配設されている場合でも、2以上の各チャンネル12-1~12-nからの出力を用いて、アナログ入力回路20-1~20-nの不良を検出するように構成されている。以下、実施の形態1と同一部分には同一符号を付してその説明を省略し、ここでは異なる部分についてのみ述べる。図7は、本発明の実施の形態3にかかる不良誤検出を防止するためのロジック回路の構成図である。図7に示されるチャンネル12-1には、1つのアナログ入力回路20が配設され、同様に、チャンネル12-2およびチャンネル12-nには、それぞれアナログ入力回路20が配設されている。図7に示される演算回路14には、実施の形態2にかかる演算回路14と同様の不良検出部19が設けられており、この不良検出部19は、第1の判定基準値K2、第2の判定基準値K1を用いることによって、各チャンネル12-1~12-nのバラつきすなわちアナログ入力回路20のバラつきに起因する不良誤検出を防止する。また、不良検出部19は、アナログ入力回路20に不良が発生している判定した場合、保護継電器1の動作出力をロックすると共に監視異常出力回路16を動作させる。上記特許文献2に示される従来技術は、特許文献2の段落0014に記載されているように、複数存在するチャンネルの内、不良を検出したチャンネル数により不良の有無を推定し、不良であると推定されたとき監視手段より監視不良信号を出力するように構成されている。ただし、この従来技術では、チャンネル12-1~12-n間のバラつきがある場合、電力系統側に原因があるにも拘わらず不要に不良検出する場合がある。実施の形態3にかかる保護継電器1は、実施の形態2と同様の不良検出部19を有するようにしたので、チャンネル12-1~12-n間のバラつきがある場合でも、各チャンネル12-1~12-nの不良誤検出を防止することができると共に、各チャンネル12-1~12-nの不良検出を不要にロックすることを防止することができる。その結果、実施の形態2にかかる保護継電器2と同様に、信頼性の高い保護継電器1を得ることが可能である。実施の形態4.電力系統側に原因があってDCオフセット成分が変動する場合、1つのチャンネル例えばチャンネル12-1内に多重化されたアナログ入力回路20-1~20-nからの出力におけるDCオフセット成分の変動分は、ほぼ同じレベルとなる。これは、図1に示されるように、アナログ入力回路20-1~20-nの前段に設けられた入力変換部10-1~10-nおよび電力系統からの入力が1つしかないためである。換言すると、1つの入力変換部例えば10-1に対してアナログ入力回路20-1~20-nが多重化されているためである。実施の形態4にかかる保護継電器1は、1つのチャンネル内に多重化されたアナログ入力回路20-1~20-nからの出力におけるDCオフセット成分の変動幅をそれぞれ算出することによって、アナログ入力回路20-1~20-nの不良誤検出を防止するように構成されている。以下、実施の形態1、2と同一部分には同一符号を付してその説明を省略し、ここでは異なる部分についてのみ述べる。図8は、本発明の実施の形態4にかかる不良誤検出を防止するためのロジック回路の構成図であり、図9は、図8に示されるロジック回路の動作を説明するための図である。図8には、実施の形態4にかかる不良検出部19の構成要素の一部として、差分算出回路50-1~50-n、最大値算出回路50、最小値算出回路60、差分算出回路70、および比較回路80が示されている。最大値算出回路50は、差分算出回路50-1~50-nからの差分B1~Bnを取り込み、これらの差分B1~Bnの中で最大のものを最大値XBmaxとして算出する。最小値算出回路60は、差分算出回路50-1~50-nからの差分B1~Bnを取り込み、これらの差分B1~Bnの中で最小のものを最小値XBminとして算出する。差分算出回路70は、最大値XBmaxと最小値XBminと差分B変動幅を求める。比較回路80では、最大値XBmaxと最小値XBminと差分Bが判定基準値K3を超えたか否かが判定される。判定基準値K3は、実施の形態1にかかる判定基準値Kと同様に、アナログ入力回路20に不良があるか否かを判定可能な値として比較回路80に設定されている。以下、図9を用いて実施の形態4にかかる不良検出部19のDCオフセット監視の動作を説明する。図9aにおいて、例えばチャンネル12-1内のアナログ入力回路20-1の出力における差分B1が最大値XBmaxを示し、チャンネル12-1内のアナログ入力回路20-nの出力における差分Bnが最小値XBminを示している状態を仮定する。そして、最大値XBmaxと最小値XBminとの差分Bは、アナログ入力回路20-1~20-nが不良と判定するレベルである判定基準値K3以下である。この場合、不良検出部19は、最大値XBmaxと最小値XBminとの差分Bが判定基準値K3を超えた要因が電力系統側にあり、アナログ入力回路20-1~20-n間のバラつきがあるものとしてアナログ入力回路20-1の不良とは判定しない。すなわち、不良検出部19は、不良誤検出を防止する。一方、図9bにおいて、最大値XBmaxと最小値XBminとの差分Bは、アナログ入力回路20-1~20-nが不良と判定するレベルである判定基準値K3を超えている。複数のアナログ入力回路20-1~20-nが同時に不良となった場合、不良の程度は、アナログ入力回路20-1~20-nの出力における差分B1~Bnの大きさとして現れる。そのため、差分B1の値が最大であるアナログ入力回路20-1と差分Bnの値が最小のアナログ入力回路20-nとの間では、最大値XBmaxと最小値XBminとの差分Bがある程度大きくなる。そして、最大値XBmaxと最小値XBminとの差分Bが判定基準値K3を超えた場合、不良検出部19は、保護継電器1の不良検出を不要にロックすることなく、アナログ入力回路20-1の不良を正しく検出する。なお、実施の形態4にかかる不良検出部19によるDCオフセット監視は、実施の形態1と同様に、各チャンネル12-1~12-n内に多重化された全てのアナログ入力回路20-1~20-nに対して行われる。以上に説明したように、実施の形態4にかかる不良検出部19には、所定の判定基準値K3が設定され、不良検出部19は、差分B1~Bnの最大値XBmaxと差分B1~Bnの最小値XBminとの差Bを演算し、この差分Bが判定基準値K3例えば実施の形態1にかかる判定基準値Kと同様の判定基準値を超えている場合、各アナログ入力回路20-1~20-nの何れかに不良が生じていることを検出し、この差分Bが判定基準値K3以下の場合、各アナログ入力回路20-1~20-nの不良を検出しないようにしたので、実施の形態1~3にかかる不良検出部19と同様に、各アナログ入力回路20-1~20-nの不良誤検出を防止することができると共に、各アナログ入力回路20-1~20-nの不良検出を不要にロックすることを防止することができる。また、実施の形態4にかかる保護継電器1は、実施の形態1~3にかかる保護継電器1よりも回路構成を簡素化することが可能である。なお、実施の形態1~4では、一例として演算回路14内に不良検出部19が設けられているが、演算回路14外に不良検出部19を設けるように構成してもよい。また、実施の形態1~4にかかる保護継電器1は、本発明の内容の一例を示すものであり、更なる別の公知の技術と組み合わせることも可能であるし、本発明の要旨を逸脱しない範囲で、一部を省略する等、変更して構成することも可能であることは無論である。