セラミックを含んでなる複数の誘電体層からなる基材と、2つの主面の一方の表面である第1主面に露出するように配設され、且つ導体を含んでなる、1つ以上の第1表面電極と、2つの主面の他方の表面である第2主面に露出するように配設され、且つ導体を含んでなる、1つ以上の第2表面電極と、前記基材中に埋設され、且つ導体を含んでなる内層配線と、を備える積層焼結セラミック配線基板であって、前記内層配線が、前記第1表面電極の少なくとも一部と前記第2表面電極の少なくとも一部とを電気的に接続し、前記内層配線が、前記主面に垂直な方向において前記複数の誘電体層の少なくとも1つを貫通して延在する貫通導体、及び前記主面に平行な複数の面内において延在する面内導体を含んでなり、前記面内導体の少なくとも一部が、延在方向に垂直な断面の前記主面に平行な面内における寸法が15μm以下であり、且つ前記主面に平行な面内において隣り合う面内導体の間隔が15μm以下である、微細面内配線として構成されており、前記微細面内配線を含む前記主面に平行な2つの面によって挟まれ且つ微細面内配線を含まない領域に含まれる前記誘電体層の前記主面に垂直な方向における寸法が、4μmを超え且つ25μm以下である、積層焼結セラミック配線基板。請求項1に記載の積層焼結セラミック配線基板であって、前記導体が、金、銀、及び銅から選ばれる少なくとも1種の金属を含んでなる、積層焼結セラミック配線基板。請求項2に記載の積層焼結セラミック配線基板であって、前記導体が銅を含んでなり、前記セラミックが、1080°C未満の温度において焼結可能なセラミックである、配線基板。請求項2に記載の積層焼結セラミック配線基板であって、前記導体が銀を含んでなり、前記セラミックが、960°C未満の温度において焼結可能なセラミックである、積層焼結セラミック配線基板。半導体素子とパッケージ基板とを含んでなる半導体パッケージであって、前記半導体素子と前記パッケージ基板とが、前記半導体素子と前記パッケージ基板との間に介装された中間基板を介して電気的に接続されており、前記中間基板が、セラミックを含んでなる複数の誘電体層からなる基材と、2つの主面の一方の表面である第1主面に露出するように配設され、且つ導体を含んでなる、1つ以上の第1表面電極と、2つの主面の他方の表面である第2主面に露出するように配設され、且つ導体を含んでなる、1つ以上の第2表面電極と、前記基材中に埋設され、且つ導体を含んでなる内層配線と、を備える積層焼結セラミック配線基板であって、前記内層配線が、前記第1表面電極の少なくとも一部と前記第2表面電極の少なくとも一部とを電気的に接続し、前記内層配線が、前記主面に垂直な方向において前記複数の誘電体層の少なくとも1つを貫通して延在する貫通導体、及び前記主面に平行な複数の面内において延在する面内導体を含んでなり、前記面内導体の少なくとも一部が、延在方向に垂直な断面の前記主面に平行な面内における寸法が15μm以下であり、且つ前記主面に平行な面内において隣り合う面内導体の間隔が15μm以下である、微細面内配線として構成されており、前記微細面内配線を含む前記主面に平行な2つの面によって挟まれ且つ微細面内配線を含まない領域に含まれる前記誘電体層の前記主面に垂直な方向における寸法が、4μmを超え且つ25μm以下である、積層焼結セラミック配線基板である、半導体パッケージ。請求項5に記載の半導体パッケージであって、前記半導体素子が半導体ICチップである、半導体パッケージ。請求項5又は6の何れか1項に記載の半導体パッケージであって、前記パッケージ基板の基材が樹脂を含んでなる、半導体パッケージ。請求項5乃至7の何れか1項に記載の半導体パッケージであって、前記導体が、金、銀、及び銅から選ばれる少なくとも1種の金属を含んでなる、半導体パッケージ。請求項8に記載の半導体パッケージであって、前記導体が銅を含んでなり、前記セラミックが、1080°C未満の温度において焼結可能なセラミックである、半導体パッケージ。請求項8に記載の半導体パッケージであって、前記導体が銀を含んでなり、前記セラミックが、960°C未満の温度において焼結可能なセラミックである、半導体パッケージ。前述のように、当該技術分野においては、温度変化に対する信頼性が高く、且つ機械的強度が高い配線基板に対する継続的な要求が依然として存在する。具体的には、当該技術分野においては、温度変化に伴って半導体素子と基板との間に作用する熱応力を低減することができ、且つ多層配線層を含む基板全体として高い機械的強度剛性を有する配線基板を提供することができる技術が求められている。本発明は、かかる要求に応えるために為されたものである。即ち、本発明は、温度変化に対する信頼性が高く、且つ機械的強度が高い配線基板を提供することを1つの目的とする。具体的には、本発明は、温度変化に伴って半導体素子と基板との間に作用する熱応力を低減することができ、且つ多層配線層を含む基板全体として高い機械的強度剛性を有する配線基板を提供することを1つの目的とする。更に、本発明は、かかる配線基板を使用することにより、高速化、小型化、及び低背化薄型化された信頼性の高い半導体パッケージを提供することをもう1つの目的とする。上記1つの目的は、セラミックを含んでなる複数の誘電体層からなる基材と、2つの主面の一方の表面である第1主面に露出するように配設され、且つ導体を含んでなる、1つ以上の第1表面電極と、2つの主面の他方の表面である第2主面に露出するように配設され、且つ導体を含んでなる、1つ以上の第2表面電極と、前記基材中に埋設され、且つ導体を含んでなる内層配線と、を備える積層焼結セラミック配線基板であって、前記内層配線が、前記第1表面電極の少なくとも一部と前記第2表面電極の少なくとも一部とを電気的に接続し、前記内層配線が、前記主面に垂直な方向において前記複数の誘電体層の少なくとも1つを貫通して延在する貫通導体、及び前記主面に平行な複数の面内において延在する面内導体を含んでなり、前記面内導体の少なくとも一部が、延在方向に垂直な断面の前記主面に平行な面内における寸法が15μm以下であり、且つ前記主面に平行な面内において隣り合う面内導体の間隔が15μm以下である、微細面内配線として構成されており、前記微細面内配線を含む前記主面に平行な2つの面によって挟まれ且つ微細面内配線を含まない領域に含まれる前記誘電体層の前記主面に垂直な方向における寸法が、4μmを超え且つ25μm以下である、積層焼結セラミック配線基板によって達成される。更に、上記もう1つの目的は、半導体素子とパッケージ基板とを含んでなる半導体パッケージであって、前記半導体素子と前記パッケージ基板とが、前記半導体素子と前記パッケージ基板との間に介装された中間基板を介して電気的に接続されており、前記中間基板が、セラミックを含んでなる複数の誘電体層からなる基材と、2つの主面の一方の表面である第1主面に露出するように配設され、且つ導体を含んでなる、1つ以上の第1表面電極と、2つの主面の他方の表面である第2主面に露出するように配設され、且つ導体を含んでなる、1つ以上の第2表面電極と、前記基材中に埋設され、且つ導体を含んでなる内層配線と、を備える積層焼結セラミック配線基板であって、前記内層配線が、前記第1表面電極の少なくとも一部と前記第2表面電極の少なくとも一部とを電気的に接続し、前記内層配線が、前記主面に垂直な方向において前記複数の誘電体層の少なくとも1つを貫通して延在する貫通導体、及び前記主面に平行な複数の面内において延在する面内導体を含んでなり、前記面内導体の少なくとも一部が、延在方向に垂直な断面の前記主面に平行な面内における寸法が15μm以下であり、且つ前記主面に平行な面内において隣り合う面内導体の間隔が15μm以下である、微細面内配線として構成されており、前記微細面内配線を含む前記主面に平行な2つの面によって挟まれ且つ微細面内配線を含まない領域に含まれる前記誘電体層の前記主面に垂直な方向における寸法が、4μmを超え且つ25μm以下である、積層焼結セラミック配線基板である、半導体パッケージによって達成される。上記のように、本発明に係る積層焼結セラミック配線基板の基材は、セラミックを含んでなる複数の誘電体層からなる。セラミックは、半導体素子を構成するシリコンの熱膨張率に近い熱膨張率を有する。従って、半導体素子が接合された状態において当該基板が前述のような温度変化に曝されても、半導体素子と当該基板との間に作用する熱応力を抑制することができる。また、セラミックは、従来の基板材料例えば、樹脂等と比べて、機械的強度が高い。従って、前述のような回路素子パッケージの低背化等を目的として、基板の厚みを薄くしても、十分な剛性を維持することができる。更に、本発明に係る積層焼結セラミック配線基板においては、前述のように配線ピッチを変更する複雑な構造を有する導体を含む内層配線が上記基材中に埋設される。従って、従来技術に係る基板におけるように基材とは別の材質からなる多層配線層を別途設ける場合とは異なり、製造コストの増大を招いたり、温度サイクル信頼性の低下を招いたりすることを回避することができる。即ち、本発明によれば、温度変化に対する信頼性が高く、且つ機械的強度が高い配線基板が提供される。具体的には、本発明によれば、温度変化に伴って半導体素子と基板との間に作用する熱応力を低減することができ、且つ多層配線層を含む基板全体として高い機械的強度剛性を有する配線基板が提供される。また、かかる配線基板を使用することにより、高速化、小型化、及び低背化薄型化された信頼性の高い半導体パッケージが提供される。前述のように、本発明は、温度変化に伴って半導体素子と基板との間に作用する熱応力を低減することができ、且つ多層配線層を含む基板全体として高い機械的強度剛性を有する配線基板を提供することを1つの目的とする。本発明者は、上記目的を達成すべく鋭意研究の結果、前述のように、基板の基材をセラミックを含んでなる複数の誘電体層とし、当該基材中に多層配線層を一体的に設けることにより、半導体素子と基板とが接合された状態における温度変化に伴って半導体素子と基板との間に作用する熱応力を低減し、且つ基板の厚みを薄くしても十分な剛性を維持することができることを見出すに至ったものである。即ち、本発明の第1の実施態様は、セラミックを含んでなる複数の誘電体層からなる基材と、2つの主面の一方の表面である第1主面に露出するように配設され、且つ導体を含んでなる、1つ以上の第1表面電極と、2つの主面の他方の表面である第2主面に露出するように配設され、且つ導体を含んでなる、1つ以上の第2表面電極と、前記基材中に埋設され、且つ導体を含んでなる内層配線と、を備える積層焼結セラミック配線基板であって、前記内層配線が、前記第1表面電極の少なくとも一部と前記第2表面電極の少なくとも一部とを電気的に接続し、前記内層配線が、前記主面に垂直な方向において前記複数の誘電体層の少なくとも1つを貫通して延在する貫通導体、及び前記主面に平行な複数の面内において延在する面内導体を含んでなり、前記面内導体の少なくとも一部が、延在方向に垂直な断面の前記主面に平行な面内における寸法が15μm以下であり、且つ前記主面に平行な面内において隣り合う面内導体の間隔が15μm以下である、微細面内配線として構成されており、前記微細面内配線を含む前記主面に平行な2つの面によって挟まれ且つ微細面内配線を含まない領域に含まれる前記誘電体層の前記主面に垂直な方向における寸法が、4μmを超え且つ25μm以下である、積層焼結セラミック配線基板である。上記のように、本実施態様に係る積層焼結セラミック配線基板は、セラミックを含んでなる複数の誘電体層からなる基材を備える。前述のように、セラミックは、半導体素子を構成するシリコンの熱膨張率に近い熱膨張率を有する。従って、本実施態様に係る積層焼結セラミック配線基板においては、半導体素子が接合された状態において当該基板が前述のような温度変化に曝されても、半導体素子の寸法変化と当該基板の寸法変化との差が小さい。その結果、本実施態様に係る積層焼結セラミック配線基板においては、半導体素子と当該基板との間に作用する熱応力を抑制することができる。上記により、例えば、フリップチップ接合等によって半導体素子を当該基板にはんだ付けする際、BGAリフローによって当該基板を含む半導体パッケージを回路基板例えば、マザーボード等にはんだ付けする際等に、半導体素子及び当該基板が被る温度変化に伴って半導体素子と当該基板との間に作用する熱応力に起因して半導体素子と当該基板との間の接合部が破壊される等の問題が低減される。また、前述のように、セラミックは、従来の基板材料例えば、樹脂等と比較して、機械的強度が高い。従って、本実施態様に係る積層焼結セラミック配線基板においては、前述のような回路素子パッケージの低背化等を目的として、当該基板の厚みを薄くした場合においても、十分な剛性を維持することができる。これにより、半導体素子及び当該基板が被る温度変化に伴って半導体素子と当該基板との間に作用する熱応力に起因して当該基板が反る等の問題が低減される。前述のように、本実施態様に係る積層焼結セラミック配線基板においては、導体を含んでなる1つ以上の第1表面電極が、当該基板の2つの主面の一方の表面である第1主面に露出するように配設され、且つ、導体を含んでなる1つ以上の第2表面電極が、当該基板の2つの主面の他方の表面である第2主面に露出するように配設される。換言すれば、本実施態様に係る積層焼結セラミック配線基板の2つの主面即ち、第1主面及び第2主面の各々には、それぞれの主面に接合される対象物例えば、半導体素子やパッケージ基板等と接合して電気的接続を確立するための表面電極即ち、それぞれ第1表面電極及び第2表面電極がそれぞれ1つ以上設けられる。具体的には、本実施態様に係る積層焼結セラミック配線基板の第1主面には、第1主面側に接合される対象物例えば、半導体素子等が備える電気的接合のための端子又は電極例えば、バンプ等に対応する位置において、当該対象物と接合して電気的接続を確立するのに必要な大きさ及び形状を有する導体が露出するように、1つ以上の第1表面電極が設けられる。一方、本実施態様に係る積層焼結セラミック配線基板の第2主面には、第2主面側に接合される対象物例えば、パッケージ基板等が備える電気的接合のための端子又は電極例えば、ランド等に対応する位置において、当該対象物と接合して電気的接続を確立するのに必要なバンプ等を設けることができる大きさ及び形状を有する導体が露出するように、1つ以上の第2表面電極が設けられる。上記のように、本実施態様に係る積層焼結セラミック配線基板の第1主面に複数の第1表面電極が設けられる場合は、第1主面の側に接合される対象物が備える電気的接合のための端子又は電極のピッチに応じたピッチを有する複数の第1表面電極が第1主面に設けられる。同様に、本実施態様に係る積層焼結セラミック配線基板の第2主面に複数の第2表面電極が設けられる場合は、第2主面の側に接合される対象物が備える電気的接合のための端子又は電極のピッチに応じたピッチを有する複数の第2表面電極が第2主面に設けられる。尚、本実施態様に係る積層焼結セラミック配線基板の第1主面及び第2主面において露出している第1表面電極及び第2表面電極と、それぞれの主面側に接合される対象物との電気的接続は、例えば、はんだ付けによって達成することができるが、これらを電気的に接続する方法は特定の手法に限定されるものではなく、当該技術分野において知られている何れの手法を使用して達成してもよい。かかる手法の例としては、はんだ付けの他にも、例えば、CuCu3SnCu等の金属間化合物接合や、Cu-Cu、W-W等の拡散接合等を挙げることができる。積層焼結セラミック配線基板は、耐熱性と剛性が高いので、従来の樹脂配線基板には適用できなかったような300°C以上の高温や或いは圧力の印加が必要な端子接合プロセスも適用することができ、端子接合方法の選択肢が広くなる。前述のように、本実施態様に係る積層焼結セラミック配線基板においては、導体を含んでなる内層配線が前記基材中に埋設される。また、前記内層配線は、前記第1表面電極の少なくとも一部と前記第2表面電極の少なくとも一部とを電気的に接続する。更に、前記内層配線は、前記主面に垂直な方向において前記複数の誘電体層の少なくとも1つを貫通して延在する貫通導体ビア、及び前記主面に平行な複数の面内において延在する面内導体を含んでなる。尚、前記主面に平行な複数の面内において延在する面内導体を含む領域は、前述の多層配線層に相当する領域であると言うことができる。一方、上述のように、本実施態様に係る積層焼結セラミック配線基板の第1主面に複数の第1表面電極が設けられる場合は、第1主面の側に接合される対象物が備える電気的接合のための端子又は電極のピッチに応じたピッチを有する第1表面電極が第1主面に設けられる。同様に、本実施態様に係る積層焼結セラミック配線基板の第2主面に複数の第2表面電極が設けられる場合は、第2主面の側に接合される対象物が備える電気的接合のための端子又は電極のピッチに応じたピッチを有する複数の第2表面電極が第2主面に設けられる。従って、複数の第1表面電極のピッチと複数の第2表面電極のピッチとが異なる場合、前記内層配線の少なくとも一部例えば、前記主面に平行な複数の面内において延在する面内導体を含む領域は、前述の多層配線層のように、第1表面電極側のピッチを第2表面電極側のピッチに変換する機能、又は第2表面電極側のピッチを第1表面電極側のピッチに変換する機能を担うことができる。尚、前述のように、前記内層配線は、前記第1表面電極の少なくとも一部と前記第2表面電極の少なくとも一部とを電気的に接続する。換言すれば、第1表面に設けられた第1表面電極の中には、第2表面に設けられた第2表面電極の何れにも電気的に接続されていないものがあってもよい。このように第2表面電極と電気的に接続されていない第1表面電極は、内層配線を介して他の第1表面電極と電気的に接続されていてもよい。あるいは、このように第2表面電極と電気的に接続されていない第1表面電極は、他の何れの表面電極にも電気的に接続されていない内層配線の導体にのみ電気的に接続されていてもよい例えば、オープンスタブを形成させる場合。このように、本実施態様に係る積層焼結セラミック配線基板において、第1表面電極、第2表面電極、及び内層配線の間での電気的接続パターンは、当該基板が使用される回路素子パッケージの設計仕様等に従って、様々な構成とすることができる。更に、本実施態様に係る積層焼結セラミック配線基板においては、前述のように、前記面内導体の少なくとも一部が、延在方向に垂直な断面の前記主面に平行な面内における寸法が15μm以下であり、且つ前記主面に平行な面内において隣り合う面内導体の間隔が15μm以下である、微細面内配線として構成されている。上記において、面内導体の延在方向に垂直な断面の前記主面に平行な面内における寸法とは、前記内層配線の少なくとも一部を構成する面内導体の太さに対応する概念である。面内導体の延在方向とは、前記内層配線の少なくとも一部を構成する面内導体の長手方向延びる方向であり、当該面内導体中を流れる電流の方向であると言うこともできる。また、前記主面に平行な面内とは、基板の厚み方向に対して垂直な面内であり、前記複数の誘電体層の積層方向に対して垂直な面内である。従って、上記寸法は、前記内層配線の少なくとも一部を構成する面内導体の特定の部分の断面の前記主面に平行な面内における幅であると言うこともできる。また、上記において、前記主面に平行な面内において隣り合う面内導体の間隔とは、前記内層配線の少なくとも一部を構成する隣り合う2つの面内導体の間の隔たりに対応する概念である。前記主面に平行な面内とは、上記と同様に、基板の厚み方向に対して垂直な面内であり、前記複数の誘電体層の積層方向に対して垂直な面内である。即ち、上記隣り合う2つの面内導体は、基板の厚み方向において同じ位置深さに埋設されている。従って、上記間隔は、前記内層配線の少なくとも一部を構成する隣り合う2つの面内導体の間に存在する基材誘電体の前記主面に平行な面内における最小寸法であると言うこともできる。冒頭で述べたように、様々な電子機器等において使用される回路素子パッケージ例えば、ICパッケージ等の半導体パッケージ等に対する市場からのニーズは、電子機器等の高性能化及び小型化の流れを受け、高速化、小型化、及び低背化薄型化の一途を辿っている。その結果、回路素子パッケージを構成する回路素子例えば、ICチップ等の半導体素子、抵抗素子、容量素子、インダクタ素子等、特に半導体素子においては、信号伝送の高速化、配線ピッチ間隔の微細化、及び素子の薄型化への要求が益々高まっている。従って、かかる半導体素子が接合される基板においても、配線ピッチ間隔の微細化が求められている。かかる観点から、本実施態様に係る積層焼結セラミック配線基板が備える第1表面電極及び第2表面電極、並びに内層配線を構成する配線導体のピッチもまた、微細化されていることが望ましい。具体的には、本実施態様に係る積層焼結セラミック配線基板においては、前述のように、前記面内導体の少なくとも一部が、延在方向に垂直な断面の前記主面に平行な面内における寸法が15μm以下、より好ましくは10μm以下であり、且つ前記主面に平行な面内において隣り合う面内導体の間隔が15μm以下、より好ましくは10μm以下である、微細面内配線として構成されていることが望ましい。ところで、従来技術においては、上記のように高度に微細化された内層配線微細面内配線を備える積層焼結セラミック配線基板を得ようとする場合、内層配線のオープン不良率が高いという問題点があった。ここで、オープン不良とは、設計上は良好な導通が確保されるべき配線経路において導通を確保することができないという問題例えば、導通不良、断線等の問題を指す。従って、オープン不良率とは、かかるオープン不良例えば、導通不良、断線等の発生率を指す。そこで、本発明者は、鋭意研究の結果、上記のように高度に微細化された内層配線微細面内配線を含む領域において、微細面内配線を含む層の基板の厚み方向における間隔を特定の値より狭くすることにより、上記オープン不良率を顕著に低減することができることを見出した。具体的には、本実施態様に係る積層焼結セラミック配線基板において、前記主面に垂直な方向において連続して存在する前記微細面内配線を含む前記主面に平行な面によって規定される領域層と当該領域層と前記主面に垂直な方向において隣り合う同様に規定される領域層との間隔を25μm以下とすることにより、上記オープン不良率を顕著に低減することができる。尚、上記間隔は、換言すれば、前記微細面内配線を含む前記主面に平行な2つの面によって挟まれ且つ微細面内配線を含まない領域に含まれる前記誘電体層の前記主面に垂直な方向における寸法厚みとして定義することもできる。当該定義によれば、本実施態様に係る積層焼結セラミック配線基板における上記オープン不良率の低減という観点から、前記微細面内配線を含む前記主面に平行な2つの面によって挟まれ且つ微細面内配線を含まない領域に含まれる前記誘電体層の前記主面に垂直な方向における寸法を25μm以下、より好ましくは20μm以下とすることが望ましい。ところが、本発明者は、上記のように高度に微細化された内層配線微細面内配線を備える積層焼結セラミック配線基板において、上記のように高度に微細化された内層配線微細面内配線を含む領域において、微細面内配線を含む層の基板の厚み方向における間隔を過度に狭くすると、内層配線のショート不良率が高まるという新たな問題が生ずることを見出した。ここで、ショート不良とは、設計上は電気的絶縁が確保されるべき異なる配線経路の間において絶縁を確保することができない導通状態となるという問題例えば、絶縁不良、短絡等の問題を指す。従って、ショート不良率とは、かかるショート不良例えば、絶縁不良、短絡等の発生率を指す。そこで、本発明者は、鋭意研究の結果、上記のように高度に微細化された内層配線微細面内配線を含む領域において、微細面内配線を含む層の基板の厚み方向における間隔を特定の値より広くすることにより、上記ショート不良率を顕著に低減することができることを見出した。具体的には、本実施態様に係る積層焼結セラミック配線基板において、前記主面に垂直な方向において連続して存在する前記微細面内配線を含む前記主面に平行な面によって規定される領域層と当該領域層と前記主面に垂直な方向において隣り合う同様に規定される領域層との間隔を4μmよりも大きくすることにより、上記ショート不良率を顕著に低減することができる。尚、上記間隔は、上述のように、前記微細面内配線を含む前記主面に平行な2つの面によって挟まれ且つ微細面内配線を含まない領域に含まれる前記誘電体層の前記主面に垂直な方向における寸法厚みとして定義することもできる。当該定義によれば、本実施態様に係る積層焼結セラミック配線基板における上記ショート不良率の低減という観点から、前記微細面内配線を含む前記主面に平行な2つの面によって挟まれ且つ微細面内配線を含まない領域に含まれる前記誘電体層の前記主面に垂直な方向における寸法を4μmを超える値、より好ましくは5μm以上とすることが望ましい。従って、本実施態様に係る積層焼結セラミック配線基板においては、前記微細面内配線を含む前記主面に平行な2つの面によって挟まれ且つ微細面内配線を含まない領域に含まれる前記誘電体層の前記主面に垂直な方向における寸法が、4μmを超え且つ25μm以下であることが望ましい。以上のように、本実施態様に係る積層焼結セラミック配線基板においては、半導体素子を構成するシリコンの熱膨張率に近い熱膨張率を有するセラミックを含んでなる複数の誘電体層からなる基材を採用することにより、半導体素子が接合された状態において当該基板が前述のような温度変化に曝されても、半導体素子と当該基板との間に作用する熱応力を抑制することができる。また、セラミックは、従来の基板材料例えば、樹脂等と比べて、機械的強度が高いことから、前述のような回路素子パッケージの低背化等を目的として当該基板の厚みを薄くしても、十分な剛性を維持することができる。更に、本発明に係る積層焼結セラミック配線基板においては、前述のように配線ピッチを変更する複雑な構造を有する導体を含む内層配線微細面内配線が上記基材中に埋設され、一体的に形成されるので、従来技術に係る基板におけるように基材とは別の材質からなる多層配線層を別途設ける場合とは異なり、製造コストの増大を招いたり、温度サイクル信頼性の低下を招いたりすることを回避することができる。上記に加えて、本実施態様に係る積層焼結セラミック配線基板においては、上述のように、当該基板内の高度に微細化された内層配線微細面内配線を含む領域における微細面内配線を含む層の基板の厚み方向における間隔を特定の範囲内に収めることにより、上述のオープン不良及びショート不良を両方共、顕著に低減することができる。即ち、本実施態様によれば、温度変化に対する信頼性が高く、機械的強度が高く、且つ内層配線における導通不良や絶縁不良の発生率が低い、配線基板を提供することができる。具体的には、本実施態様によれば、温度変化に伴って半導体素子と基板との間に作用する熱応力を低減することができ、多層配線層を含む基板全体として高い機械的強度剛性を有し、且つ内層配線における導通不良及び絶縁不良の発生率が著しく低い配線基板を提供することができる。ところで、本実施態様に係る積層焼結セラミック配線基板を製造する方法は、当該方法によって製造される積層焼結セラミック配線基板が上記要件を満たす限り、如何なる方法であってもよく、当該技術分野においてセラミック製の配線基板の製造に使用される種々の方法から適宜選択することができる。本実施態様に係る積層焼結セラミック配線基板を製造する方法の具体例としては、例えば、所謂ゲルキャスト法やドクターブレード法等を挙げることができる。上記ゲルキャスト法を採用する場合は、例えば、フィルム状または薄板状の保護基材の表面に、例えばスクリーン印刷法等の印刷法やフィルム転写法等の転写法によって、導体パターンを配設し、導体パターンが配設されなかった部分にはセラミックを含んでなる誘電体材料のスラリーを注入し、当該スラリーを固化させて得られる導体パターンが埋設された誘電体材料のシート誘電体層を必要な枚数だけ積層して、導体パターンを表面電極や内層配線として構成し、焼成することによって、本実施態様に係る積層焼結セラミック配線基板を得ることができる。上記保護基材としては、ポリエチレンテレフタレートPETフィルム、ポリエチレンナフタレートPENフィルム等の樹脂フィルムを用いることが望ましく、また樹脂フィルム以外にも、ガラス板や紙、金属などのフィルム状または板状の種々の材料を用いることができる。但し、保護基材としては、剥離操作の容易性の観点から、可撓性を備えたものを用いることが好ましい。また、例えば、上記誘電体材料のシートを保護基材から容易に剥離することができるようにすること等を目的として、上記保護基材の表面には、例えば、剥離剤等が塗布されていてもよい。かかる剥離剤には、例えば、当該技術分野において離型剤として知られている各種薬剤が含まれる。より具体的には、かかる剥離剤としては、公知のシリコーン系剥離剤、フッ素系剥離剤等を使用することができる。上記導体パターンは、主成分として、例えば、金、銀、銅等から選ばれる少なくとも1種類以上の金属と熱硬化性樹脂前駆体を含んでなる導体ペーストを、例えば、スクリーン印刷法等の印刷法やフィルム転写法等の転写法により上記保護基材の表面上に形成することによって配設されることが望ましい。かかる熱硬化性樹脂前駆体としては、フェノール樹脂、レゾール樹脂、ウレタン樹脂、エポキシ樹脂、メラミン樹脂等を使用することができる。これらの中では、フェノール樹脂、レゾール樹脂であることが特に好ましい。かかる導体ペーストを上記保護基材の表面上に配設した後、この導体ペーストに含まれるバインダーを硬化させることによって、導体パターンを得ることができる。上記誘電体材料のスラリーとしては、例えば、樹脂、セラミック粉末、及び溶剤を含んでなるスラリーを挙げることができる。ここで、樹脂は所謂バインダーとして機能するものであり、例えば、フェノール樹脂、レゾール樹脂、若しくはポリウレタン樹脂等の熱硬化性樹脂、又はポリオール及びポリイソシアネートを含んでなるポリウレタン前駆体等を使用することができる。これらの中では、ポリオール及びポリイソシアネートを含んでなる熱硬化性樹脂前駆体が特に好ましい。セラミック粉末として使用されるセラミック材料としては、酸化物系セラミック又は非酸化物系セラミックの何れを使用してもよい。例えば、アルミナAl2O3、ジルコニアZrO2、チタン酸バリウムBaTiO3、窒化アルミニウムAlN、窒化珪素Si3N4、炭化珪素SiC、炭化珪素をシリコンと共に焼結した複合材料Si-SiC、酸化バリウムBaO、酸化チタンTiO2、酸化ケイ素SiO2、酸化亜鉛ZnO2、酸化ネオジムNd2O3等を使用することができる。また、これらの材料は、1種類単独で、または2種以上を組み合わせて使用してもよい。更に、スラリーを調製可能な限りにおいて、セラミック材料の粒子径は特に限定されない。但し、本実施態様に係る積層焼結セラミック配線基板においては、上述のように高度に微細化された内層配線微細面内配線を備える。従って、セラミック材料の粒子径が過度に大きい場合、導体パターンの断線等の問題に繋がる虞がある。かかる観点から、セラミック材料の粒子径は、特定の値より小さくすることが望ましい。例えば、本実施態様に係る積層焼結セラミック配線基板においては、セラミック粉末として使用されるセラミック材料の平均粒径は、前記微細面内導体の延在方向に垂直な断面の前記主面に平行な面内における寸法が15μm以下である場合には1.8μm未満、同寸法が10μm以下である場合には1.5μm未満であることが望ましいまた、上記溶剤としては、上記バインダーとしての樹脂及び、使用する場合には分散剤を溶解するものであれば特に限定されない。溶剤の具体例としては、例えば、多塩基酸エステル例えば、グルタル酸ジメチル等、多価アルコールの酸エステル例えば、トリアセチングリセリルトリアセテート等等の、2以上のエステル結合を有する溶剤を挙げることができる。更に、上記誘電体材料のスラリーは、上述の樹脂、セラミック粉末、及び溶剤以外に、分散剤を含んでいてもよい。分散剤の具体例としては、例えば、ポリカルボン酸系共重合体、ポリカルボン酸塩等を挙げることができる。かかる分散剤を添加することにより、成形前のスラリーを低粘度とし、且つ高い流動性を有するものとすることができる。ところで、上記実施態様に係る積層焼結セラミック配線基板においては、上述のように高度に微細化された内層配線微細面内配線を備える。従って、例えば当該基板を使用する半導体パッケージにおける抵抗損失の低減という観点からは、前記第1表面電極及び第2表面電極、並びに前記内層配線を構成する導体の電気抵抗を可能な限り小さくして、配線抵抗を低くすることが望ましい。従って、上述の導体パターンの主成分としては、低抵抗導体である金、銀、銅、及びこれらの金属を含む合金等を使用することが望ましい。即ち、本発明の第2の実施態様は、本発明の前記第1の実施態様に係る積層焼結セラミック配線基板であって、前記導体が、金、銀、及び銅から選ばれる少なくとも1種の金属を含んでなる、積層焼結セラミック配線基板である。本実施態様に係る積層焼結セラミック配線基板においては、上記のように、前記第1表面電極及び第2表面電極、並びに前記内層配線を構成する導体が、金、銀、及び銅から選ばれる少なくとも1種の金属を含んでなる。これにより、本実施態様に係る積層焼結セラミック配線基板においては、前記微細面内導体の延在方向に垂直な断面の前記主面に平行な面内における寸法が15μm以下という、高度に微細化された内層配線微細面内配線を備えるにもかかわらず、配線抵抗を抑制して、当該基板を使用する半導体パッケージにおける抵抗損失を低減することができる。ところで、上記のように配線抵抗を低減することを目的として使用される金、銀、銅、及びこれらの金属を含む合金等の低抵抗導体は、他の金属と比較して、相対的に低い融点を有する。このような低い融点を有する金属を含んでなる導体パターンが埋設された誘電体材料のシート誘電体層を当該金属の融点以上の温度において焼成すると、当該金属が融解し、導体パターンの所望の形状を維持することが困難となる虞がある。従って、かかる低抵抗導体を前記第1表面電極及び第2表面電極、並びに前記内層配線を構成する導体において使用する場合、使用される低抵抗導体の融点未満の温度において焼成することができるセラミックを使用することが望ましい。尚、上記のように、使用される低抵抗導体の融点未満の温度において焼成することができるセラミックとしては、所謂低温焼成基板材料LTCC:LowTemperatureCo-firedCeramicsを使用することが望ましい。LTCCを使用することにより、低抵抗導体である金、銀、銅、及びこれらの金属を含む合金等を前記導体として使用することができる。これにより、前記微細面内導体の延在方向に垂直な断面の前記主面に平行な面内における寸法が15μm以下という、高度に微細化された内層配線微細面内配線を備える積層焼結セラミック配線基板においても、配線抵抗を抑制して、当該基板を使用する半導体パッケージにおける抵抗損失を低減することができるのみならず、このような低い融点を有する金属を含んでなる導体パターンが埋設された誘電体材料のシート誘電体層を焼成する際に、当該金属が融解して、導体パターンの所望の形状を維持することが困難となる問題を回避することができる。具体的には、本発明の第3の実施態様は、本発明の前記第2の実施態様に係る積層焼結セラミック配線基板であって、前記導体が銅を含んでなり、前記セラミックが、1080°C未満の温度において焼結可能なセラミックである、配線基板である。また、本発明の第4の実施態様は、本発明の前記第2の実施態様に係る積層焼結セラミック配線基板であって、前記導体が銀を含んでなり、前記セラミックが、960°C未満の温度において焼結可能なセラミックである、積層焼結セラミック配線基板である。上述のように、上記2つの実施態様に係る積層焼結セラミック配線基板の基材を構成するセラミックとしては、例えば、LTCCを挙げることができる。かかるLTCCとしては、例えば、ガラス粉末と、例えばアルミナ、窒化アルミ、窒化珪素、シリカ、ムライト等の無機粉末とを混合したものを原料とするものや、例えば、BaO、Al2O3、SiO2を主成分とする無機組成物等を挙げることができる。ガラス粉末と無機粉末の混合物を原料とするものの具体例としては、例えば、B2O3-SiO2を主成分とする硼珪酸系ガラスや、当該硼珪酸系ガラスに、例えばCaOやMgO等のアルカリ土類金属元素酸化物、アルカリ金属酸化物を主成分とし、ZnO、ZrO2等を副成分として含むものや、SiO2及びアルカリ金属酸化物を主成分とし、上記と同様に、ZnO、ZrO2等を副成分として含むガラス等を使用することができる。上記ガラスとしては、例えば、ディオプサイド組成系、コージェライト組成系、スポジュメン組成系等の結晶化ガラスを使用してもよい。また、結晶化ガラスについては、結晶化させることにより高い強度を得ることができるので、ガラス粉末を単体で使用する場合もある。上述のように、上記2つの実施態様に係る積層焼結セラミック配線基板においては、前記第1表面電極及び第2表面電極、並びに前記内層配線を構成する導体として低抵抗導体を選び、且つ当該低抵抗導体の融点未満の温度において焼成することができるセラミックを使用する。これにより、これらの実施態様に係る積層焼結セラミック配線基板においては、前記微細面内導体の延在方向に垂直な断面の前記主面に平行な面内における寸法が15μm以下という、高度に微細化された内層配線微細面内配線を備えるにもかかわらず、配線抵抗を抑制して、当該基板を使用する半導体パッケージにおける抵抗損失を低減することができる。更に、これらの実施態様に係る積層焼結セラミック配線基板においては、当該基板の基材を構成するセラミックを低抵抗導体の融点未満の温度において焼成することができるので、当該セラミックを含んでなる誘電体層からなる基材を焼成する際に当該金属が融解して導体パターンの所望の形状を維持することが困難となる問題を回避することができる。ところで、前述のように、本発明のもう1つの目的は、温度変化に伴って半導体素子と基板との間に作用する熱応力を低減することができ、且つ多層配線層を含む基板全体として高い機械的強度剛性を有する配線基板を使用することにより、高速化、小型化、及び低背化薄型化された信頼性の高い半導体パッケージを提供することである。上記もう1つの目的は、前述のような本発明の幾つかの実施態様及びその他の実施態様に係る積層焼結セラミック配線基板を介して、半導体素子とパッケージ基板とが電気的に接続されてなる半導体パッケージによって達成される。そこで、前述のような本発明の幾つかの実施態様に係る積層焼結セラミック配線基板を中間基板として使用する半導体パッケージとしての幾つかの実施態様につき、以下に列挙する。但し、前述のような本発明の幾つかの実施態様に係る積層焼結セラミック配線基板についての説明は、これまでの説明において既に述べたので、半導体パッケージとしての実施態様についての以下の説明においては、前述のような本発明の幾つかの実施態様に係る積層焼結セラミック配線基板についての説明を割愛する場合がある。即ち、本発明の第5の実施態様は、半導体素子とパッケージ基板とを含んでなる半導体パッケージであって、前記半導体素子と前記パッケージ基板とが、前記半導体素子と前記パッケージ基板との間に介装された中間基板を介して電気的に接続されており、前記中間基板が、セラミックを含んでなる複数の誘電体層からなる基材と、2つの主面の一方の表面である第1主面に露出するように配設され、且つ導体を含んでなる、1つ以上の第1表面電極と、2つの主面の他方の表面である第2主面に露出するように配設され、且つ導体を含んでなる、1つ以上の第2表面電極と、前記基材中に埋設され、且つ導体を含んでなる内層配線と、を備える積層焼結セラミック配線基板であって、前記内層配線が、前記第1表面電極の少なくとも一部と前記第2表面電極の少なくとも一部とを電気的に接続し、前記内層配線が、前記主面に垂直な方向において前記複数の誘電体層の少なくとも1つを貫通して延在する貫通導体、及び前記主面に平行な複数の面内において延在する面内導体を含んでなり、前記面内導体の少なくとも一部が、延在方向に垂直な断面の前記主面に平行な面内における寸法が15μm以下であり、且つ前記主面に平行な面内において隣り合う面内導体の間隔が15μm以下である、微細面内配線として構成されており、前記微細面内配線を含む前記主面に平行な2つの面によって挟まれ且つ微細面内配線を含まない領域に含まれる前記誘電体層の前記主面に垂直な方向における寸法が、4μmを超え且つ25μm以下である、積層焼結セラミック配線基板である、半導体パッケージである。本実施態様に係る半導体パッケージに含まれる半導体素子は、特に限定されるものではないが、具体例としては、例えば、集積回路IC及び大規模集積回路LSI等の半導体チップを挙げることができる。尚、本明細書においては、集積回路IC及び大規模集積回路LSI等の半導体チップを半導体ICチップと総称する。かかる半導体ICチップは、冒頭で述べたように、電子機器等の高性能化及び小型化の流れを受け、信号伝送の高速化、配線ピッチ間隔の微細化、及び素子の薄型化への要求が益々高まっている。従って、かかる半導体ICチップを含む半導体パッケージにおける中間基板として、本発明に係る積層焼結セラミック配線基板を使用することが非常に望ましい。従って、本発明の第6の実施態様は、本発明の前記第5の実施態様に係る半導体パッケージであって、前記半導体素子が半導体ICチップである、半導体パッケージである。また、前述のように、パッケージ基板の基材としては、ガラスエポキシ等の樹脂が使用されるのが一般的である。従って、本発明の第7の実施態様は、本発明の前記第5又は第6の実施態様の何れか1項に係る半導体パッケージであって、前記パッケージ基板の基材が樹脂を含んでなる、半導体パッケージである。更に、上記実施態様に係る積層焼結セラミック配線基板を中間基板として使用する半導体パッケージにおいては、当該中間基板が、上述のように高度に微細化された内層配線微細面内配線を備える。従って、例えば当該中間基板を使用する半導体パッケージにおける抵抗損失の低減という観点からは、前記第1表面電極及び第2表面電極、並びに前記内層配線を構成する導体の電気抵抗を可能な限り小さくして、配線抵抗を低くすることが望ましい。従って、上述の導体パターンの主成分としては、低抵抗導体である金、銀、銅、及びこれらの金属を含む合金等を使用することが望ましい。従って、本発明の第8の実施態様は、本発明の前記第5乃至第7の実施態様の何れか1項に係る半導体パッケージであって、前記導体が、金、銀、及び銅から選ばれる少なくとも1種の金属を含んでなる、半導体パッケージである。ところで、上記のように配線抵抗を低減することを目的として使用される金、銀、銅、及びこれらの金属を含む合金等の低抵抗導体は、他の金属と比較して、相対的に低い融点を有する。このような低い融点を有する金属を含んでなる導体パターンが埋設された誘電体材料のシート誘電体層を当該金属の融点以上の温度において焼成すると、当該金属が融解し、導体パターンの所望の形状を維持することが困難となる虞がある。従って、かかる低抵抗導体を前記第1表面電極及び第2表面電極、並びに前記内層配線を構成する導体において使用する場合、使用される低抵抗導体の融点未満の温度において焼成することができるセラミックを使用することが望ましい。尚、上記のように、使用される低抵抗導体の融点未満の温度において焼成することができるセラミックとしては、LTCCを使用することが望ましい。LTCCを使用することにより、低抵抗導体である金、銀、銅、及びこれらの金属を含む合金等を前記導体として使用することができる。これにより、前記微細面内導体の延在方向に垂直な断面の前記主面に平行な面内における寸法が15μm以下という、高度に微細化された内層配線微細面内配線を備える積層焼結セラミック配線基板においても、配線抵抗を抑制して、当該基板を使用する半導体パッケージにおける抵抗損失を低減することができるのみならず、このような低い融点を有する金属を含んでなる導体パターンが埋設された誘電体材料のシート誘電体層を焼成する際に、当該金属が融解して、導体パターンの所望の形状を維持することが困難となる問題を回避することができる。具体的には、本発明の第9の実施態様は、本発明の前記第8の実施態様に係る半導体パッケージであって、前記導体が銅を含んでなり、前記セラミックが、1080°C未満の温度において焼結可能なセラミックである、半導体パッケージである。また、本発明の第9の実施態様は、本発明の前記第8の実施態様に係る半導体パッケージであって、前記導体が銀を含んでなり、前記セラミックが、960°C未満の温度において焼結可能なセラミックである、半導体パッケージである。上述のように、上記2つの実施態様に係る半導体パッケージにおいては、前記第1表面電極及び第2表面電極、並びに前記内層配線を構成する導体として低抵抗導体を選び、且つ当該低抵抗導体の融点未満の温度において焼成することができるセラミックを使用する。これにより、これらの実施態様に係る半導体パッケージにおいては、中間基板として使用される積層焼結セラミック配線基板が、前記微細面内導体の延在方向に垂直な断面の前記主面に平行な面内における寸法が15μm以下という、高度に微細化された内層配線微細面内配線を備えるにもかかわらず、配線抵抗を抑制して、当該基板を使用する半導体パッケージにおける抵抗損失を低減することができる。更に、これらの実施態様に係る半導体パッケージにおいては、積層焼結セラミック配線基板の基材を構成するセラミックを低抵抗導体の融点未満の温度において焼成することができるので、当該セラミックを含んでなる誘電体層からなる基材を焼成する際に当該金属が融解して導体パターンの所望の形状を維持することが困難となる問題を回避することができる。以下、本発明の幾つかの実施態様に係る積層焼結セラミック配線基板の構成や特性等につき、添付図面等を参照しつつ説明する。但し、以下に述べる説明はあくまでも例示を目的とするものであり、本発明の範囲が以下の説明に限定されるものと解釈されるべきではない。1.本発明の実施態様に係る積層焼結セラミック配線基板の構成前述のように、図1は、本発明の1つの実施態様に係る積層焼結セラミック配線基板の縦断面の模式図である。より具体的には、図1は、本発明の1つの実施態様に係る積層焼結セラミック配線基板の、主面と直行する平面による断面縦断面の模式図である。図1に示すように、本発明の1つの実施態様に係る積層焼結セラミック配線基板10は、セラミックを含んでなる複数の誘電体層からなる基材11と、当該基板10の2つの主面の一方の表面である第1主面に露出するように配設され且つ導体を含んでなる1つ以上の第1表面電極12と、当該基板10の2つの主面の他方の表面である第2主面に露出するように配設され且つ導体を含んでなる1つ以上の第2表面電極13と、前記基材11中に埋設され、且つ導体を含んでなる内層配線14と、を備える。本実施例に係る積層焼結セラミック配線基板においては、相対的に狭いピッチを有する5つの第1表面電極12が第1表面上に、相対的に広いピッチを有する2つの第2表面電極12が第2表面上に、それぞれランドとして形成されている。図1に示すように、これらの第1表面電極12の少なくとも一部と第2表面電極13の少なくとも一部とが、内層配線14を介して電気的に接続されている。また、内層配線14は、本発明の1つの実施態様に係る積層焼結セラミック配線基板10の主面に垂直な方向図1における上下方向において前記複数の誘電体層の少なくとも1つを貫通して延在する貫通導体15、及び前記主面に平行な複数の面内において延在する面内導体16を含んでなる。図1において点線で囲まれた領域によって例示される部分は、前述の微細面内配線17に該当する部分を表している。微細面内配線17においては、面内導体16の延在方向に垂直な断面の前記主面に平行な面内図1における左右方向における寸法幅Dhが15μm以下であり、且つ前記主面に平行な面内図1における左右方向において隣り合う面内導体の間隔Wcが15μm以下である。微細面内配線17を含む前記主面に平行な2つの面によって挟まれ且つ微細面内配線17を含まない領域に含まれる誘電体層の前記主面に垂直な方向図1における上下方向における寸法Dvが、4μmを超え且つ25μm以下である。換言すれば、微細面内配線17においては、積層焼結セラミック配線基板10の厚み方向図1における上下方向において隣り合う面内導体16の間隔が、4μmを超え且つ25μm以下である。以上のように、本実施例に係る積層焼結セラミック配線基板10においては、基材11として、半導体素子を構成するシリコンの熱膨張率に近い熱膨張率を有するセラミックを含んでなる複数の誘電体層からなる基材を採用している。これにより、半導体素子が接合された状態において当該基板10が前述のような温度変化に曝されても、本実施例に係る積層焼結セラミック配線基板10と半導体素子との間に作用する熱応力を抑制することができる。また、前述のように、セラミックは、従来の基板材料例えば、樹脂等と比べて、機械的強度が高いことから、前述のような回路素子パッケージの低背化等を目的として、本実施例に係る積層焼結セラミック配線基板10の厚みを薄くしても、十分な剛性を維持することができる。更に、本実施例に係る積層焼結セラミック配線基板10においては、内層配線14微細面内配線17が上記基材11中に埋設され、一体的に形成されるので、従来技術に係る基板のように基材とは別の材質からなる多層配線層を別途設ける場合とは異なり、製造コストの増大を招いたり、温度サイクル信頼性の低下を招いたりすることを回避することができる。上記に加えて、本実施例に係る積層焼結セラミック配線基板10においては、上述のように、当該基板10内の高度に微細化された内層配線14微細面内配線17を含む領域における微細面内配線17を含む層の当該基板10の厚み方向における間隔を特定の範囲内に収めることにより、前述のようなオープン不良例えば、断線等の導通不良及びショート不良例えば、短絡等の絶縁不良の両方を顕著に低減することができる。即ち、本実施態様によれば、温度変化に対する信頼性が高く、機械的強度が高く、且つ内層配線における導通不良や絶縁不良の発生率が低い、配線基板を提供することができる。2.内層配線の構成とオープン不良及びショート不良との関係1評価用サンプル基板の作成前述のように、図2は、本発明の幾つかの実施態様に係る積層焼結セラミック配線基板における内層配線のオープン不良及びショート不良の発生率と微細面内配線の構成との関係を調べるための評価用サンプル基板の構成を模式的に表す模式図である。より具体的には、図1は、本発明の1つの実施態様に係る積層焼結セラミック配線基板の、主面と直行する平面による断面縦断面の模式図である。本実施例に係る評価用サンプル基板は、前述のゲルキャスト法によって作成した。図2に示すように、上記評価用サンプル基板においては、一方の主面に設けられた表面パッド表面電極と、基板内部に設けられた4層の配線層内層配線を有する。即ち、個々の評価用サンプル基板は、図2に示す表面パッド、第1配線層、第2配線層、第3配線層、及び第4配線層が上から順に積層された構成を有する。尚、図2においては8列×5行のビア貫通導体と、それらのビアのうち幾つかを相互に接続する配線面内配線とが描かれているが、実際には同様のパターンを10行繰り返して配置した。即ち、実際の評価用サンプル基板においては、80個のビアを配置した。従って、実際の評価用サンプル基板においては、端子P1とP2とが40個のビアを介して内層配線によって結線されており、同様に、端子N1とN2とが40個のビアを介して内層配線によって結線されている。図2における第1配線層の平面図に隣接して示したC-C断面図は、図2における表面パッドの平面図に示した破線C-Cを含む当該評価用サンプル基板の主面に垂直な平面による断面図である。C-C断面図に示すように、評価用サンプル基板の中央部図2における第1配線層の平面図の破線で囲まれている部分の内層配線第1配線層及び第2配線層においては、それぞれの配線層の面内及び第1配線層と第2配線層との層間において層内配線が互いに近接して配置されている。上記のように、評価用サンプル基板の中央部においては、第1配線層及び第2配線層のそれぞれの面内において隣り合う層内配線及び第1配線層と第2配線層との層間において当該基板の厚み方向に隣り合う層内配線が配置されている。従って、評価用サンプル基板の中央部は、前述の微細面内配線に対応する層内配線を含む領域であると言うことができる。また、図2における第3配線層の平面図に隣接して示したB-B断面図は、図2における表面パッドの平面図に示した破線B-Bを含む当該評価用サンプル基板の主面に垂直な平面による断面図である。破線B-Bは、図2において向かって右端に位置するビアの列から4つめのビアの列に沿った直線である。図2に示すように、評価用サンプル基板のB-B断面図においては、第1配線層、第2配線層、及び第3配線層を貫通する貫通導体としてのビアが5本配置されているが、上述のように、実際の評価用サンプル基板においては、当該ビアは10本配置されている。更に、図2における第4配線層の平面図に隣接して示したA-A断面図は、図2における表面パッドの平面図に示した破線A-Aを含む当該評価用サンプル基板の主面に垂直な平面による断面図である。破線A-Aは、図2において向かって上端に位置するビアの行から2つめのビアの行に沿った直線である。図2に示すように、評価用サンプル基板のA-A断面図においては、第1配線層乃至第3配線層を貫通する貫通導体としてのビアが4本、第1配線層乃至第4配線層を貫通する貫通導体としてのビアが4本、それぞれ配置されている。上記設計通りの配線が良好に形成されている場合は、端子P1と端子P2との間、及び端子N1と端子N2との間は、それぞれ導通が確保され、一方、端子P1と端子N1との間、及び端子P2と端子N2との間は、それぞれ絶縁状態になる筈である。そこで、本実施例においては、以下の表1に示すように、評価用サンプル基板の基材として種々のセラミックを採用し、また、それぞれの基材において、配線に含まれる導体として銅Cu、銀Ag、及び金Auを採用した。また、これら種々の基材と導体との組み合わせにおいて、評価用サンプル基板の中央部に配置される層内配線の第1配線層及び第2配線層のそれぞれの面内における幅図1におけるDhに相当及び間隔図1におけるWcに相当、並びに第1配線層と第2配線層との層間において当該基板の厚み方向における間隔図1におけるDvに相当を種々に変更して、上述のオープン不良率及びショート不良率の評価を行った。尚、オープン不良率及びショート不良率の評価に当たっては、表1に示す基材及び導体の材質の組み合わせ実験例01乃至実験例15のそれぞれについて、隣り合う導体の面内での幅Wc及び間隔Dh、厚み方向での間隔Dvの異なる組み合わせ毎に、評価用サンプル基板をそれぞれ100個ずつ作成した。2評価用サンプル基板のオープン不良率及びショート不良率評価用サンプル基板のオープン不良率の測定においては、個々の評価用サンプル基板において、端子P1と端子P2との間、及び端子N1と端子N2との間の導通状態を検査し、いずれかが導通しないものはオープン不良とした。また、評価用サンプル基板のショート不良率の測定においては、個々の評価用サンプル基板において、端子P1と端子N1との間、端子P2と端子N2との間の絶縁状態を検査し、いずれかが絶縁不良のものはショート不良とした。上記導通状態及び絶縁状態の検査は、例えば、検査対象となる端子間に所定の電圧を印加し、当該端子間における電流の検出の有無を調べることにより行うことができる。尚、上述のように、オープン不良率及びショート不良率の評価に当たっては、表1に示す基材及び導体の材質の組み合わせ実験例01乃至実験例15のそれぞれについて、隣り合う導体の面内での幅Wc及び間隔Dh、厚み方向での間隔Dvの異なる組み合わせ毎に、100個の評価用サンプル基板の導通状態及び絶縁状態を検査し、オープン不良及びショート不良が発生した評価用サンプル基板の評価用サンプル基板の全数100個に対する比率をそれぞれオープン不良率及びショート不良率として求めた。実験例01乃至実験例15に係る評価用サンプル基板のそれぞれについてのオープン不良率及びショート不良率の評価結果を、以下の表2乃至表31に列挙する。上記表2乃至表31に示すデータからも明らかであるように、本実施例に係る各種評価用サンプル基板の中央部前述の微細面内配線に対応する層内配線を含む領域に相当においては、第1配線層及び第2配線層のそれぞれの面内で延在する層内配線の幅当該層内配線の延在方向に垂直な断面の当該基板の主面に平行な面内における寸法Wc及び第1配線層及び第2配線層のそれぞれの面内において隣り合う層内配線の間隔Dhがそれぞれ20μm以下、より好ましくは15μm以下という、高度に微細化された内層配線前述の微細面内配線に相当が配設されている。上記表2乃至表31に示す各種評価用サンプル基板のオープン不良率についての評価結果からも明らかであるように、上記のように高度に微細化された内層配線が配設された各種評価用サンプル基板において、評価用サンプル基板の中央部における当該基板の厚み方向に隣り合う第1配線層に含まれる層内配線と第2配線層に含まれる層内配線との間に挟まれる基材層誘電体層の厚み当該基板の厚み方向における寸法、即ち、これらの隣り合う層内配線の当該基板の厚み方向における間隔Dvを25μm以下、より好ましくは20μm以下とすることにより、オープン不良率層内配線における導通不良の発生率を顕著に低減することができる。一方、上記表2乃至表31に示す各種評価用サンプル基板のショート不良率についての評価結果からも明らかであるように、上記のように高度に微細化された内層配線が配設された各種評価用サンプル基板において、上記隣り合う層内配線の当該基板の厚み方向における間隔Dvを4μmを超える値、より好ましくは5μm以上とすることにより、ショート不良率層内配線における絶縁不良の発生率を顕著に低減することができる。以上より、上記実施例において説明した各種実施態様を含む本発明に係る積層焼結セラミック配線基板によれば、温度変化に対する信頼性が高く、機械的強度が高く、且つ内層配線における導通不良や絶縁不良の発生率が低い、配線基板を提供することができる。即ち、本発明に係る積層焼結セラミック配線基板によれば、温度変化に伴って半導体素子と基板との間に作用する熱応力を低減することができ、多層配線層を含む基板全体として高い機械的強度剛性を有し、且つ内層配線における導通不良及び絶縁不良の発生率が著しく低い配線基板を提供することができる。以上、本発明を説明することを目的として、特定の構成有する幾つかの実施態様について説明してきたが、本発明の範囲は、これらの例示的な実施態様に限定されるものではなく、特許請求の範囲及び明細書に記載された事項の範囲内で、適宜修正を加えることができることは言うまでも無い。