基板上のゲート電極、このゲート電極上のゲート絶縁膜、このゲート絶縁膜上の酸化物半導体膜、及び、この酸化物半導体膜上のソースドレイン電極を有する薄膜デバイスにおいて、前記酸化物半導体膜の前記ソースドレイン電極が重ならない部分に、フッ素及び塩素の少なくとも一方を含む表面層が存在する、ことを特徴とする薄膜デバイス。請求項1記載の薄膜デバイスにおいて、前記表面層が、前記酸化物半導体膜の構成元素と、前記ソースドレイン電極の前記酸化物半導体膜に接する部分の構成元素と、フッ素及び塩素の少なくとも一方とを含む、ことを特徴とする薄膜デバイス。請求項1又は2記載の薄膜デバイスにおいて、前記酸化物半導体膜と前記ソースドレイン電極との界面に、前記酸化物半導体膜の構成元素と前記ソースドレイン電極の前記酸化物半導体膜に接する部分の構成元素との混合物を含む混合層が存在する、ことを特徴とする薄膜デバイス。請求項1又は2記載の薄膜デバイスにおいて、前記表面層上のチャネル保護絶縁膜を更に有し、前記表面層は、前記酸化物半導体膜の前記ソースドレイン電極が重なる部分にも存在する、ことを特徴とする薄膜デバイス。請求項4記載の薄膜デバイスにおいて、前記酸化物半導体膜と前記ソースドレイン電極との界面に、前記酸化物半導体膜の構成元素と、前記ソースドレイン電極の前記酸化物半導体膜に接する部分の構成元素と、フッ素及び塩素の少なくとも一方との混合物からなる混合層が存在する、ことを特徴とする薄膜デバイス。基板上のゲート電極、このゲート電極上のゲート絶縁膜、このゲート絶縁膜上の酸化物半導体膜、及び、この酸化物半導体膜上のソースドレイン電極を有する薄膜デバイスにおいて、前記酸化物半導体膜と前記ソースドレイン電極との界面に、前記酸化物半導体膜の構成元素と前記ソースドレイン電極の前記酸化物半導体膜に接する部分の構成元素とを含む混合層が存在し、前記混合層の構成元素の原子数が前記ソースドレイン電極側から前記酸化物半導体膜側に向けて変化している、ことを特徴とする薄膜デバイス。請求項1乃至6のいずれか一つに記載の薄膜デバイスにおいて、前記酸化物半導体膜がインジウム及び亜鉛の少なくとも一方を含む、ことを特徴とする薄膜デバイス。請求項1乃至7のいずれか一つに記載の薄膜デバイスにおいて、前記表面層のフッ素原子数又は塩素原子数の割合が0.1以上かつ73以下である、ことを特徴とする薄膜デバイス。請求項1乃至8のいずれか一つに記載の薄膜デバイスにおいて、前記ソースドレイン電極の前記酸化物半導体膜に接する部分が、チタン及びモリブデンの少なくとも一方を含む、ことを特徴とする薄膜デバイス。請求項3又は6記載の薄膜デバイスにおいて、前記表面層がインジウム、ガリウム、亜鉛、酸素、チタン、並びに、フッ素及び塩素の少なくとも一方を含み、前記混合層がインジウム、ガリウム、亜鉛、酸素及びチタンを含む、ことを特徴とする薄膜デバイス。請求項5記載の薄膜デバイスにおいて、前記表面層がインジウム、ガリウム、亜鉛、酸素、並びに、フッ素及び塩素の少なくとも一方を含み、前記混合層がインジウム、ガリウム、亜鉛、酸素、チタン、並びに、フッ素及び塩素の少なくとも一方を含む、ことを特徴とする薄膜デバイス。請求項3又は6記載の薄膜デバイスにおいて、前記表面層がインジウム、ガリウム、亜鉛、酸素、モリブデン、並びに、フッ素及び塩素の少なくとも一方を含み、前記混合層がインジウム、ガリウム、亜鉛、酸素及びモリブデンを含む、ことを特徴とする薄膜デバイス。請求項5記載の薄膜デバイスにおいて、前記表面層がインジウム、ガリウム、亜鉛、酸素、並びに、フッ素及び塩素の少なくとも一方を含み、前記混合層がインジウム、ガリウム、亜鉛、酸素、モリブデン、並びに、フッ素及び塩素の少なくとも一方を含む、ことを特徴とする薄膜デバイス。請求項6記載の薄膜デバイスにおいて、前記混合層がインジウム、ガリウム、亜鉛、酸素及びチタンを含み、前記混合層のチタンの原子数が前記ソースドレイン電極側から前記酸化物半導体膜側に向けて減少し、かつ、前記混合層のインジウム又は亜鉛の原子数がソースドレイン電極側から酸化物半導体膜側に向けて増加する、ことを特徴とする薄膜デバイス。請求項6記載の薄膜デバイスにおいて、前記混合層がインジウム、ガリウム、亜鉛、酸素及びモリブデンを含み、前記混合層のモリブデンの原子数が前記ソースドレイン電極側から前記酸化物半導体膜側に向けて減少し、かつ、前記混合層のインジウム又は亜鉛の原子数が前記ソースドレイン電極側から前記酸化物半導体膜側に向けて増加する、ことを特徴とする薄膜デバイス。C-J.Kim等の報告非特許文献2では、島状のIGZO膜の上部に成膜されたソースドレイン電極用金属材料のTiをエッチングする際に、フッ素系ガスであるSF6ガスのプラズマを用いている。また、このプラズマエッチング時には、基板をカソード電極側に設置して行っている。このようにして作製した酸化物半導体TFTでは、上述のようにバックチャネル付近に酸素欠損層が形成されることによりオフ電流が増加してしまうので、この酸素欠損層を塩酸溶液でエッチング除去する必要があった。このような塩酸溶液でのエッチングは、プロセスコストの増加につながるとともに、Ti電極とIGZO膜との選択エッチングが難しいためIGZO膜がオーバーエッチングされて歩留まりが著しく低下するという課題があった。このような課題は、Kumomi等の場合非特許文献3でも同様である。このように、酸化物半導体TFTでは、酸化物半導体膜の表面に酸素欠損に起因する低抵抗層ができやすいため、オフ電流が高くなってしまうという問題があり、酸素欠損層の形成を如何に抑制するかが課題であった。また、酸化物半導体膜とソースドレイン電極との界面に存在する界面層に関しては、前述の関連技術のように個別に成膜するとプロセスコストが増加してしまう。更に、この界面層は低抵抗であるために、酸化物半導体膜とソースドレイン電極とが重なり合わない部分ではこの界面層をエッチング除去する必要がある。しかし、この界面層と酸化物半導体膜との組成が類似しているために、界面層のみを選択的にエッチング除去することは難しいので、このエッチング除去が歩留まり低下の原因となってしまう。以上のように、酸化物半導体膜を用いた関連技術のTFTでは、ソースドレイン電極のプラズマエッチング後に酸化物半導体膜の表面領域に酸素欠損が生成されることにより、オフ電流が高くなってしまうという課題があった。これを解決するためにこの酸素欠損層を塩酸などの酸溶液でエッチング除去していたが、これが歩留まり低下やコスト高の原因となっていた。上記のような課題を解決するために、本発明は次の構成を採る。本発明に係る薄膜デバイスは、基板上のゲート電極、このゲート電極上のゲート絶縁膜、このゲート絶縁膜上の酸化物半導体膜、及び、この酸化物半導体膜上のソースドレイン電極を有する薄膜デバイスにおいて、前記ソースドレイン電極を構成するソース電極とドレイン電極との間の前記酸化物半導体膜に、フッ素及び塩素の少なくとも一方を含む表面層が存在する、ことを特徴とする。本発明に係る薄膜デバイスの製造方法は、基板上にゲート電極を形成し、このゲート電極上にゲート絶縁膜を形成し、このゲート絶縁膜上に酸化物半導体膜を形成し、前記酸化物半導体膜上に前記ソースドレイン電極となる金属層を成膜し、この金属層をフッ素系ガス及び塩素系ガスの少なくとも一方のガスを使って選択的にプラズマエッチングすることにより、前記酸化物半導体膜上に前記ソースドレイン電極を形成するとともに、前記ソースドレイン電極を構成するソース電極とドレイン電極との間の前記酸化物半導体膜に、フッ素及び塩素の少なくとも一方を含む表面層を形成する、ことを特徴とする。本発明によれば、酸化物半導体膜の表面にフッ素及び塩素の少なくとも一方を含む表面層を有することにより、酸素欠損生成を抑制できるので、酸化物半導体膜の表面をエッチングすることなく、良好なスイッチング特性を有する薄膜デバイスを実現できる。以下、添付図面を参照しながら、本発明を実施するための形態以下実施形態という。について説明する。なお、本明細書及び図面において、実質的に同一の構成要素については同一の符号を用いる。図面に描かれた形状は、当業者が理解しやすいように描かれているため、実際の寸法及び比率とは必ずしも一致していない。また、第一構成要素の上に第二構成要素があるという場合は、第一構成要素の上に接して第二構成要素がある場合、第一構成要素の上に他の構成要素があり更にその上に第二構成要素がある場合、第一構成要素の全体の上に第二構成要素がある場合、及び、第一構成要素の一部の上にのみ第二構成要素がある場合を含む。また、各実施形態では、本発明に係る薄膜デバイスの一例として酸化物半導体TFT以下、単にTFTと略称する。について説明する。[実施形態1]図1は、実施形態1のチャネルエッチ型のTFT101を示す断面図である。TFT101は、基板としての絶縁性基板10上のゲート電極11、ゲート電極11上のゲート絶縁膜12、ゲート絶縁膜12上の酸化物半導体膜13、及び、酸化物半導体膜13上のソースドレイン電極14を有する。そして、TFT101の特徴は、酸化物半導体膜13のソースドレイン電極14が重ならない部分例えば、ソースドレイン電極14を構成するソース電極14sとドレイン電極14dとの間の酸化物半導体膜13などに、フッ素及び塩素の少なくとも一方を含む表面層15が存在することである。TFT101の製造方法の一例を述べる。まず、絶縁性基板10上にゲート電極11を形成し、ゲート電極11上にゲート絶縁膜12を形成し、ゲート絶縁膜12上に酸化物半導体膜13を形成する。そして、酸化物半導体膜13上にソースドレイン電極14となる金属層を成膜し、この金属層をフッ素系ガス及び塩素系ガスの少なくとも一方のガスを使って選択的にプラズマエッチングする。これにより、酸化物半導体膜13上にソースドレイン電極14を形成するとともに、酸化物半導体膜13のソースドレイン電極14が重ならない部分例えば、ソースドレイン電極14を構成するソース電極14sとドレイン電極14dとの間の酸化物半導体膜13などに、フッ素及び塩素の少なくとも一方を含む表面層15を形成する。換言すると、図1に示すように、絶縁性基板10上にゲート電極11が形成され、その上にゲート絶縁膜12が成膜されている。更にその上に、島状の酸化物半導体膜13が形成されている。島状の酸化物半導体膜13上にソースドレイン電極14が形成されている。ここで、ソースドレイン電極14と重ならない部分の酸化物半導体膜13の上面付近に、フッ素又は塩素を含む表面層15が存在している。このことが本実施形態1のポイントである。更に、TFT101の全体を覆うようにパッシベーション膜16が成膜されている。ここで、チャネルエッチという名称は、ソースドレイン電極14をエッチングしてパターニングすることにより、ソースドレイン分離をしてチャネルを形成することに由来する。図1を用いて、本実施形態1について更に詳しく説明する。絶縁性基板10としてのガラス基板上にスパッタリング法によりAl膜を成膜し、そのAl膜を所望の形状にパターニングすることにより、ゲート電極11を形成する。続いて、プラズマCVD法により、ゲート絶縁膜12としてのシリコン酸化膜を成膜する。続いて、スパッタリング法により酸化物半導体膜13としてのIGZO膜を成膜し、そのIGZO膜を所望の島状形状にパターニングする。ここで、酸化物半導体膜13としては、少なくともIn又はZnが含まれていることが望ましい。例えば、上記のIGZO膜以外にも、ZnO膜、In-Zn-O膜、In-Si-O膜、Al-Zn-Sn-O膜等の任意の酸化物半導体膜を用いることができる。更に、ソースドレイン電極金属としてモリブデンMoをスパッタリング法により成膜し、その後、フッ素系ガスプラズマ、例えばSF6ガスやCF4ガスのプラズマを用いてMoを所望の形状にエッチングすることにより、ソースドレイン電極14を形成する。このエッチング時に、IGZO膜の表面にフッ素を含む表面層15が形成されることが重要である。このプラズマエッチングの手法の一つとして、平行平板電極間にプラズマを生成する容量結合プラズマ源を用いることができる。これらの平行平板電極のうち、アノード側すなわちアース電位側の電極に基板を設置してプラズマエッチングを行うことが望ましい。カソード側すなわち大きな負のセルフバイアスが発生する側の電極に基板を設置してエッチングを行うと、大きな負のセルフバイアスで加速されたプラズマ中の高エネルギー正イオンがエッチング表面にダメージを与え、IGZO膜の表面から酸素が脱離して酸素欠損層が生じてしまう。例えば、化学両論組成のIGZOはInGaZnO4であるが、表面においてInやGaやZnと結合している酸素の一部が脱離して、InGaZnO4-xとなってしまう。このような酸素欠損層は低抵抗であるので、TFTのオフ電流が増加してしまうことは非特許文献2に記載の通りである。本実施形態1のポイントは、このような酸素欠損層を生成することなくフッ素を含む表面層15が形成されている構造である。フッ素系ガスとしては、上記以外にもCHF3ガスやNF3ガス等も使用可能であり、またこれらのガスを任意に混ぜた混合ガス、又はこれらのガスにArやHe等の希ガスや酸素ガスを加えた混合ガスでも使用可能である。エッチング時のガス圧力としては、0.5~50[Pa]の範囲が望ましい。0.5[Pa]より低いとプラズマを持続的に生成することが難しく、また50[Pa]より高いとプラズマ中のフッ素ラジカルが気体分子と再結合して消滅する確率が高くなるので表面のフッ化が生じにくくなるためである。ソースドレイン電極金属として、Ti/Al合金/Tiのような積層構造を用いることもできる。この場合、塩素を含むガスとして、Cl2、HCl、BCl3などを用いて所望のソースドレイン電極14の形状にパターニングすることができる。このとき、IGZO膜の表面層15に塩素が含まれることが重要である。パターニング時のガスとしては、少なくともCl2、HCl、BCl3のいずれか一つを含んでいればよく、またこれらの任意の混合ガスでも良い。また、これらのガスに酸素のような酸化性ガス、又はArやHeのような希ガスを加えた混合ガスでも良い。例えば、Cl2ガス、BCl3ガス、酸素ガス、及びヘリウムガスの混合ガスなどを用いることができる。更には、ソースドレイン電極金属をエッチングパターニングするときに、フッ素系ガスと塩素系ガスとの両方を用いても良い。例えば、SF6ガスとHClガスと酸素ガスとの混合ガスからなるプラズマガスで、エッチングを行っても良い。この場合、表面層15には、フッ素と塩素とがともに含まれることになる。このようなフッ素系ガスと塩素系ガスとの両方を用いたソースドレイン電極金属のエッチングは、これ以降の各実施形態でも使用可能である。また、ソースドレイン電極14の構造は、上記に限られるものではなく、例えば、Mo合金/Al合金/Mo合金やAl合金/Mo合金のような合金の積層構造でも良い。このようなAl合金やMo合金をソースドレイン電極14に用いた場合には、塩素系ガスを用いたプラズマエッチングを行うことが望ましい。最後にプラズマCVD法により、パッシベーション膜16としてシリコン酸化膜を成膜することで、本実施形態1のTFT101が完成する。図2は、本実施形態1のTFT101の伝達特性を示すグラフである。このグラフでは、横軸がゲート電圧[V]であり、縦軸がドレイン電流[A]であり、ドレイン電圧が1[V]の場合の特性と10[V]の場合の特性とについて示している。本実施形態1のように作製したTFT101では、関連技術と異なりIGZO膜の表面を酸溶液エッチングすることなく、図2に示すようにドレイン電流のオンオフ比7桁、電界効果移動度10[cm2V-1s-1]の特性を実現できた。[実施形態2]図3は、実施形態2のチャネルエッチ型のTFT102を示す断面図である。TFT102は、酸化物半導体膜13の構成元素と、ソースドレイン電極14の酸化物半導体膜13に接する部分の構成元素と、フッ素及び塩素の少なくとも一方とを含む表面層としての化合物表面層17を有することを特徴とする。本実施形態2のTFTの他の構成については、実施形態1のTFTと同様である。TFT102の製造方法の一例を述べる。本実施形態2では、酸化物半導体膜13上にソースドレイン電極14を形成する際に、酸化物半導体膜13のソースドレイン電極14が重ならない部分例えば、ソースドレイン電極14を構成するソース電極14sとドレイン電極14dとの間の酸化物半導体膜13などに、酸化物半導体膜13の構成元素と、ソースドレイン電極14の酸化物半導体膜13に接する部分の構成元素と、フッ素及び塩素の少なくとも一方とを含む化合物表面層17を形成する。本実施形態2のTFTの製造方法の他の構成については、実施形態1のTFTの製造方法と同様である。換言すると、図3に示すように、絶縁性基板10上にゲート電極11が形成され、その上にゲート絶縁膜12が成膜されている。更にその上に、島状の酸化物半導体膜13が形成されている。島状の酸化物半導体膜13上にソースドレイン電極14が形成されている。ここで、ソースドレイン電極14と重ならない部分の酸化物半導体膜13の上面付近に、酸化物半導体膜13の構成元素と酸化物半導体膜13と接する部分のソースドレイン電極14の構成元素とフッ素又は塩素とからなる化合物表面層17が存在することが、本実施形態2のポイントである。更に、TFT102の全体を覆うように、パッシベーション膜16が成膜されている。図3を用いて、本実施形態2について更に詳しく説明する。絶縁性基板10としてのガラス基板上にスパッタリング法によりAl合金膜を成膜し、そのAl合金膜を所望の形状にパターニングすることにより、ゲート電極11を形成する。続いて、プラズマCVD法により、ゲート絶縁膜12としてのシリコン酸化膜を成膜する。続いて、スパッタリング法により酸化物半導体膜13としてのIGZO膜を成膜し、そのIGZO膜を所望の島状形状にパターニングする。ここで、酸化物半導体膜13としては、少なくともIn又はZnが含まれていることが望ましい。例えば、上記のIGZO膜以外にも、ZnO膜、In-Zn-O膜、In-Si-O膜、Al-Zn-Sn-O膜等の任意の酸化物半導体膜を用いることができる。更にソースドレイン電極金属としてのTi及びAl合金を、この順序でスパッタリング法により成膜する。その後、Al合金をエッチング後、フッ素系ガスプラズマ、例えばSF6ガスからなるプラズマを用いて、Ti膜を所望の形状にエッチングすることにより、ソースドレイン電極14を形成する。ここで、Tiの代わりにMoを用いることもできる。この場合、本実施形態2に関する以下の記述の中のTiは適宜Moに置き換えられる。このエッチング時に、IGZO膜の表面がフッ化され、フッ素を含む化合物表面層17が形成される。また、このフッ素を含む化合物表面層17は、構成元素がIGZO、Ti、Fから成り、IGZO膜と接するソースドレイン金属であるTi元素が含まれていることが重要である。このような化合物表面層17の組成は、SIMSSecondaryIonmicroprobeMassSpectrometer:二次イオン質量分析器などで測定することができる。例えば、図4のSIMSプロファイルに示すように、本実施形態2のIGZO膜の表面から10~20[nm]程度までの表面層に、TiとFが局在して存在していることが確認された。このような表面層を形成するためには、プラズマエッチング時間の制御が必要になる。例えばエッチング時間が長すぎると表面層にTi元素が含まれなくなり、また短すぎるとTi組成が高すぎてソースドレイン電極間がショートしてしまう。したがって、適度なエッチング時間が必要となる。このプラズマエッチングの手法の一つとして、実施形態1と同様に平行平板電極間にプラズマを生成する容量結合プラズマ源を用い、アノード電位側の電極上に基板を設置してエッチングすることが挙げられる。フッ素系ガスとしては、上記以外にもCF4ガスやCHF3ガス等も用いることができ、またこれらのガスを任意に混ぜた混合ガス、又はこれらのガスにArやHe等の希ガスや酸素ガスを加えた混合ガスでも用いることができる。エッチング時のガス圧力としては、0.5~50[Pa]の範囲が望ましい。0.5[Pa]よりも低いとプラズマを持続的に生成することが難しく、また50[Pa]よりも高いとプラズマ中のフッ素ラジカルが気体分子と再結合して消滅する確率が高くなるので表面のフッ化が生じにくくなるためである。最後にプラズマCVD法により、パッシベーション膜16としてシリコン酸化膜を成膜することで、本実施形態2のTFT102が完成する。本実施形態2のように作製したTFT102では、関連技術と異なりIGZO膜の表面を酸溶液エッチングすることなく、オンオフ比6桁、電界効果移動度7[cm2V-1s-1]の特性を実現できた。[実施形態3]図5は、実施形態3のチャネルエッチ型のTFT103を示す断面図である。本実施形態3のTFT103は、酸化物半導体膜13とソースドレイン電極14との界面に、酸化物半導体膜13の構成元素とソースドレイン電極14の酸化物半導体膜13に接する部分の構成元素との混合物を含む混合層18が存在する。また、TFT103は、表面層として、混合層18の構成元素とフッ素及び塩素の少なくとも一方とからなる多元素表面層19が存在する。本実施形態3のTFTの他の構成は、実施形態1又は2のTFTの構成と同様である。TFT103の製造方法の一例を述べる。本実施形態3では、酸化物半導体膜13上にソースドレイン電極14を形成する際に、ソースドレイン電極14を構成するソース電極14sとドレイン電極14dとの間の酸化物半導体膜13に多元素表面層19を形成するとともに、酸化物半導体膜13とソースドレイン電極14との界面に、酸化物半導体膜13の構成元素とソースドレイン電極14の酸化物半導体膜13に接する部分の構成元素との混合物を含む混合層18を形成する。本実施形態3のTFTの製造方法の他の構成は、実施形態1又は2のTFTの製造方法の構成と同様である。換言すると、図5に示すように、絶縁性基板10上にゲート電極11が形成され、その上にゲート絶縁膜12が成膜されている。更にその上に、島状の酸化物半導体膜13が形成されている。島状の酸化物半導体膜13上にソースドレイン電極14が形成されている。ここで、酸化物半導体膜13とソースドレイン電極14との界面に、酸化物半導体膜13の構成元素と酸化物半導体膜13と接する部分のソースドレイン電極14の構成元素との混合からなる混合層18が存在し、かつ、二つのソースドレイン電極14の相互間に位置する酸化物半導体膜13の上面付近に、混合層18の構成元素とフッ素又は塩素とからなる多元素表面層19が存在することが、本実施形態3のポイントである。更に、TFT103の全体を覆うようにパッシベーション膜16が成膜されている。図5を用いて、本実施形態3について更に詳しく説明する。絶縁性基板10としてのガラス基板上にスパッタリング法によりAl合金膜を成膜し、そのAl合金膜を所望の形状にパターニングすることにより、ゲート電極11を形成する。続いて、プラズマCVD法により、ゲート絶縁膜12としてのシリコン酸化膜を成膜する。続いて、スパッタリング法により酸化物半導体膜13としてのIGZO膜を成膜し、そのIGZO膜を所望の島状形状にパターニングする。ここで、酸化物半導体膜13としては、少なくともIn又はZnが含まれていることが望ましい。例えば、上記のIGZO膜以外にも、ZnO膜、In-Zn-O膜、In-Si-O膜、Al-Zn-Sn-O膜等の任意の酸化物半導体膜を用いることができる。更にソースドレイン電極金属としてMo及びAl合金をこの順序でスパッタリング法により成膜する。その後、塩素系ガスプラズマ、例えばCl2とBCl3の混合ガスからなるプラズマを用いて、Al合金及びMoを連続的に所望の形状にエッチングすることにより、ソースドレイン電極14を形成する。ここで、Moの代わりにTiを用いることもできる。この場合、本実施形態3に関する以下の記述の中のMoは適宜Tiに置き換えられる。このエッチング時、IGZO膜とMo膜との界面に、構成元素がIGZO及びMoからなる混合層18が形成される。混合層18は、IGZO膜に比べて抵抗率が数桁小さくn層として作用するので、良好なオーミックコンタクト特性が得られやすいというメリットがある。混合層18の層厚としては5~30[nm]が望ましい。また、IGZO膜の表面が塩化されることにより、塩素を含む多元素表面層19が形成される。この塩素を含む多元素表面層19の構成元素はIGZO、Mo、Clから成っている。このような表面層を形成するためには、プラズマエッチング時間の制御が必要になる。例えばエッチング時間が長すぎると表面層にMo元素が含まれなくなり、また短すぎるとMo組成が高すぎてソースドレイン電極間がショートしてしまう。したがって、適度なエッチング時間が必要となる。このプラズマエッチングの手法の一つとして、実施形態1と同様に平行平板電極間にプラズマを生成する容量結合プラズマ源を用い、アノード電位側の電極上に基板を設置してエッチングすることが挙げられる。塩素系ガスとしては、上記以外にもBCl3ガス等も用いることができ、またこれらのガスを任意に混ぜた混合ガス、又はこれらのガスにArやHe等の希ガスや酸素ガスを加えた混合ガスでも用いることができる。エッチング時のガス圧力としては、0.5~50[Pa]の範囲が望ましい。0.5[Pa]より低いとプラズマを持続的に生成することが難しく、また50[Pa]より高いとプラズマ中の塩素ラジカルが気体分子と再結合して消滅する確率が高くなるので表面の塩化が生じにくくなるためである。また、混合層18をより効率良く形成するために、ソースドレイン電極金属のスパッタリング成膜時の基板温度を120°C以上とし、Arガス圧力を1[Pa]以下にすると更に良い。基板温度を高めることで界面での合金化反応を促進でき、また、ガス圧力を低くすることでスパッタされた金属粒子の運動エネルギーを高め、やはり表面での合金化反応を促進できるためである。最後にプラズマCVD法により、パッシベーション膜16としてシリコン酸化膜を成膜することにより、本実施形態のTFT103が完成する。本実施形態3のように作製したTFT103では、関連技術と異なりIGZO膜の表面を酸溶液エッチングすることなく、オンオフ比7桁、電界効果移動度12[cm2V-1s-1]の特性を実現できた。以上のチャネルエッチ型のTFTに関する実施形態において、基板や外部からのNaイオンなどのコンタミネーションを抑制するために、ゲート絶縁膜やパッシベーション膜を、窒化シリコン膜とシリコン酸化膜との積層構造にしても良い。このとき、酸化物半導体膜と接する方の膜は、シリコン酸化膜であることが望ましい。また、パッシベーション膜として、スパッタ成膜のシリコン酸化膜を用いても良いし、コンタミネーションを抑制するためにスパッタ成膜のシリコン酸化膜とプラズマCVD成膜の窒化シリコン膜との積層構造にしても良い。[実施形態4]図6は、実施形態4のチャネル保護型のTFT104を示す断面図である。本実施形態4のTFT104は、表面層15上のチャネル保護絶縁膜20を更に有すること、及び、表面層15は酸化物半導体膜13のソースドレイン電極14が重なる部分にも存在することを特徴とする。本実施形態4では、酸化物半導体膜13の上面全体が表面層15になっている。本実施形態4のTFT104の他の構成は、実施形態1又は2のTFTの構成と同様である。TFT104の製造方法の一例を説明する。まず、基板としての絶縁性基板10上にゲート電極11を形成し、ゲート電極11上にゲート絶縁膜12を形成し、ゲート絶縁膜12上に酸化物半導体膜13を形成する。そして、酸化物半導体膜13の表面をフッ素系ガス及び塩素系ガスの少なくとも一方のガスを使ってプラズマ処理することにより、酸化物半導体膜13の全面にフッ素及び塩素の少なくとも一方を含む表面層15を形成する。更に、表面層15上の一部にチャネル保護絶縁膜20を形成し、表面層15上及びチャネル保護絶縁膜20上にソースドレイン電極14を形成する。換言すると、図6に示すように、絶縁性基板10上にゲート電極11が形成され、その上にゲート絶縁膜12が成膜されている。更にその上に、島状の酸化物半導体膜13及びチャネル保護絶縁膜20が形成されている。島状の酸化物半導体膜13とチャネル保護絶縁膜20との上にソースドレイン電極14が形成されている。ここで、島状の酸化物半導体膜13の全体ソースドレイン電極14と重ならない部分及び重なる部分の両方の上面付近にフッ素又は塩素を含む表面層15を有することが、本実施形態4のポイントである。更に、TFT104の全体を覆うようにパッシベーション膜16が成膜されている。ここで、チャネル保護という名称は、前述のチャネルエッチとは異なり、酸化物半導体膜13上に形成したチャネル保護絶縁膜20によりソースドレイン分離をしてチャネルを形成することに由来する。図6を用いて、本実施形態4について更に詳しく説明する。絶縁性基板10としてのガラス基板上にスパッタリング法によりCr膜を成膜し、そのCr膜を所望の形状にパターニングすることにより、ゲート電極11を形成する。続いて、プラズマCVD法により、ゲート絶縁膜12としてのシリコン酸化膜を成膜する。続いて、スパッタリング法により酸化物半導体膜13としてのIGZO膜を成膜し、そのIGZO膜を所望の島状形状にパターニングする。その後、島状のIGZO膜をフッ素系プラズマガス又は塩素系プラズマガスに曝してプラズマ処理を行う。このプラズマ処理時に、IGZO膜の表面がフッ化又は塩化され、フッ素又は塩素を含む表面層15が形成されることが重要である。このプラズマ処理の手法の一つとして、平行平板電極間にプラズマを生成する容量結合プラズマ源を用いることができる。これらの平行平板電極のうち、アノード側すなわちアース電位側の電極に基板を設置してプラズマ処理を行うことが望ましい。カソード側すなわち大きな負のセルフバイアスが発生する側の電極に基板を設置してエッチングを行うと、大きな負のセルフバイアスで加速されたプラズマ中の高エネルギー正イオンがエッチング表面にダメージを与え、IGZO膜の表面から酸素が脱離して酸素欠損層が生じてしまう。このような酸素欠損層は低抵抗であり、これに起因してTFTのオフ電流が増加してしまうことは、非特許文献2に記載の通りである。本実施形態4のポイントは、このような酸素欠損層を生成することなく、フッ素又は塩素を含む表面層を形成する構造である。フッ素系ガスとしては、SF6ガスやCF4ガス、又は、これらのガスとその他のガスとの混合ガスを用いることができる。また、塩素系ガスとしては、Cl2ガス、HClガス、BCl3ガス、又は、これらのガスとその他のガスとの混合ガスを用いることができる。フッ素系ガスと塩素系ガスとの混合ガスを用いても良く、この場合はフッ素と塩素とをともに含む表面層が形成される。プラズマ処理時のガス圧力としては、0.5~50[Pa]の範囲が望ましい。0.5[Pa]より低いとプラズマを持続的に生成することが難しく、また50[Pa]より高いとプラズマ中のフッ素又は塩素ラジカルが気体分子と再結合して消滅する確率が高くなるので表面のフッ化や塩化が生じにくくなるためである。また、酸化物半導体膜13としては、少なくともIn又はZnが含まれていることが望ましい。例えば、上記のIGZO膜以外にも、ZnO膜、In-Zn-O膜、In-Si-O膜、Al-Zn-Sn-O膜等の任意の酸化物半導体膜を用いることができる。上記では、IGZO膜を島状形状にパターニングした後に、IGZO膜をフッ素系プラズマガス又は塩素系プラズマガスに曝して、フッ素又は塩素を含む表面層を形成した。この順序を逆にして、IGZO膜を成膜した後にIGZO膜をフッ素系プラズマガス又は塩素系プラズマガスに曝してフッ素又は塩素を含む表面層を形成し、その後にIGZO膜を所望の島状形状にパターニングしても良い。更に続いて、ソースドレイン電極金属としてモリブデンMoをスパッタリング法により成膜し、その後、フッ素系ガスプラズマ、例えばSF6ガスやCF4ガスのプラズマを用いてMoを所望の形状にエッチングすることにより、ソースドレイン電極14を形成する。ここで、ソースドレイン電極金属としてチタンTiも可能である。最後に、プラズマCVD法により、パッシベーション膜16としてシリコン酸化膜を成膜することにより、本実施形態4のTFT104が完成する。本実施形態4のように作製したTFT104では、関連技術と異なりIGZO膜の表面を酸溶液エッチングすることなく、オンオフ比7桁、電界効果移動度15[cm2V-1s-1]の特性を実現できた。[実施形態5]図7は、実施形態5のTFT105を示す断面図である。本実施形態5のTFT105は、表面層15上のチャネル保護絶縁膜20を更に有することを特徴とする。また、TFT105は、酸化物半導体膜13とソースドレイン電極14との界面に、酸化物半導体膜13の構成元素とソースドレイン電極14の酸化物半導体膜13と接する部分の構成元素とフッ素及び塩素の少なくとも一方との混合物からなる化合物混合層21を有することを特徴とする。本実施形態5のTFT105の他の構成は、実施形態4のTFTと同様である。TFT105の製造方法の一例を説明する。本実施形態5では、表面層15上及びチャネル保護絶縁膜20上にソースドレイン電極14を形成する際に、表面層15のチャネル保護絶縁膜20に覆われていない部分上及びチャネル保護絶縁膜20上にソースドレイン電極14となる金属層を成膜し、この金属層を選択的にプラズマエッチングする。これにより、酸化物半導体膜13とソースドレイン電極14との間の表面層15を、表面層15の構成元素酸化物半導体膜13の構成元素、並びに、フッ素及び塩素の少なくとも一方とソースドレイン電極14の表面層15に接する部分の構成元素との混合物を含む混合層としての化合物混合層21に置き換える。本実施形態5のTFT105の製造方法の他の構成は、実施形態4のTFTの製造方法と同様である。換言すると、図7に示すように、絶縁性基板10上にゲート電極11が形成され、その上にゲート絶縁膜12が成膜されている。更にその上に、島状の酸化物半導体膜13及びチャネル保護絶縁膜20が形成されている。島状の酸化物半導体膜13とチャネル保護絶縁膜20との上にソースドレイン電極14が形成されている。ここで、島状の酸化物半導体膜13とソースドレイン電極14との界面に、島状の酸化物半導体膜13の構成元素と酸化物半導体膜13と接する部分のソースドレイン電極14の構成元素とフッ素又は塩素との混合からなる化合物混合層21が存在し、島状の酸化物半導体膜13の全体ソースドレイン電極14と重ならない部分及び重なる部分の両方の上面付近に酸化物半導体膜13の構成元素とフッ素又は塩素とを含む表面層15が存在することが、本実施形態5のポイントである。更に、TFT105の全体を覆うようにパッシベーション膜16が成膜されている。図7を用いて、本実施形態5について更に詳しく説明する。絶縁性基板10としてのガラス基板上にスパッタリング法によりCr膜を成膜し、そのCr膜を所望の形状にパターニングすることにより、ゲート電極11を形成する。続いて、プラズマCVD法により、ゲート絶縁膜12としてのシリコン酸化膜を成膜する。続いて、スパッタリング法により酸化物半導体膜13としてのIGZO膜を成膜し、そのIGZO膜を所望の島状形状にパターニングする。その後、島状のIGZO膜をフッ素系プラズマガス又は塩素系プラズマガスに曝してプラズマ処理を行う。このプラズマ処理時に、IGZO膜の表面全体がフッ化又は塩化されることにより、フッ素又は塩素を含む表面層15が形成される。ここで、酸化物半導体膜13としては、少なくともIn又はZnが含まれていることが望ましい。例えば、上記のIGZO膜以外にも、ZnO膜、In-Zn-O膜、In-Si-O膜、Al-Zn-Sn-O膜等の任意の酸化物半導体膜を用いることができる。その後、プラズマCVD法により、チャネル保護絶縁膜20としてのシリコン酸化膜を成膜し、そのシリコン酸化膜を所望の形状にパターニングする。更に、ソースドレイン電極金属としてのTi及びAl合金をこの順序でスパッタリング法により成膜し、まずAl合金のみをエッチングして除去し、その後、フッ素系ガスプラズマ、例えばSF6ガスやCF4ガスのプラズマを用いてTiを所望の形状にエッチングすることにより、ソースドレイン電極14を形成する。ここで、Tiの代わりにMoを用いることもできる。この場合、本実施形態5に関する以下の記述の中のTiは適宜Moに置き換えられる。このエッチング時に、IGZO-F膜とTi膜との界面に、構成元素がIGZO、Ti、及び、F又はClから成る化合物混合層21が形成される。化合物混合層21はIGZO-FCl膜に比べて抵抗率が数桁小さくn層として作用するので、化合物混合層21を形成すると良好なオーミックコンタクト特性が得られやすいというメリットがある。特にIGZO-FCl膜は高抵抗膜になりやすいので、IGZO-FCl膜にTiも合金化して低抵抗の化合物混合層21を形成することは、良好なオーミックコンタクト特性を実現するために重要である。また、化合物混合層21の層厚としては5~30[nm]が望ましい。また、化合物混合層21をより効率良く形成するために、ソースドレイン電極金属のスパッタリング成膜時の基板温度を120°C以上とし、Arガス圧力を1[Pa]以下にすると更に良い。基板温度を高めることで界面での合金化反応を促進でき、また、ガス圧力を低くすることでスパッタされた金属粒子の運動エネルギーを高め、やはり表面での合金化反応を促進できるためである。最後に、プラズマCVD法により、パッシベーション膜16としてのシリコン酸化膜を成膜することにより、本実施形態5のTFT105が完成する。本実施形態5のように作製したTFT105では、関連技術と異なりIGZO膜の表面を酸溶液エッチングすることなく、オンオフ比7桁、電界効果移動度15[cm2V-1s-1]の特性を実現できた。以上のチャネル保護型のTFTに関する実施形態において、基板や外部からのNaイオンなどのコンタミネーションを抑制するために、ゲート絶縁膜やパッシベーション膜を、窒化シリコン膜とシリコン酸化膜との積層構造にしても良い。このとき、酸化物半導体膜と接する方の膜はシリコン酸化膜であることが望ましい。チャネル保護膜はスパッタ成膜のシリコン酸化膜でも良い。[実施形態6]図8は、実施形態6のTFT106を示す断面図である。本実施形態6のTFT106は、基板としての絶縁性基板10上のゲート電極11、ゲート電極11上のゲート絶縁膜12、ゲート絶縁膜12上の酸化物半導体膜13、及び、酸化物半導体膜13上のソースドレイン電極14を有する。そして、TFT106は、酸化物半導体膜13とソースドレイン電極14との界面に、構成元素の原子数がソースドレイン電極14側から酸化物半導体膜13側に向けて変化している濃度勾配混合層22を有することを特徴とする。本実施形態6のTFT106の他の構成は、表面層を除き実施形態1のTFTの構成と同様である。実施形態6のTFT106の製造方法の一例を説明する。本実施形態6のTFT106の製造方法は、基板としての絶縁性基板10上にゲート電極11を形成し、ゲート電極11上にゲート絶縁膜12を形成し、ゲート絶縁膜12上に酸化物半導体膜13を形成し、酸化物半導体膜13上にソースドレイン電極14を形成するとともに、酸化物半導体膜13とソースドレイン電極14との界面に、酸化物半導体膜13の構成元素とソースドレイン電極14の酸化物半導体膜13に接する部分の構成元素とを含む濃度勾配混合層22を形成する。本実施形態6では、濃度勾配混合層22を形成する際に、構成元素の原子数がソースドレイン電極14側から酸化物半導体膜13側に向けて変化するように形成する。本実施形態6のTFT106の製造方法の他の構成は、表面層を除き実施形態1のTFTの製造方法の構成と同様である。換言すると、図8に示すように、絶縁性基板10上にゲート電極11が形成され、その上にゲート絶縁膜12が成膜されている。更にその上に、島状の酸化物半導体膜13が形成されている。島状の酸化物半導体膜13上にソースドレイン電極14が形成されている。ここで、酸化物半導体膜13とソースドレイン電極14との界面に、酸化物半導体膜13の構成元素と酸化物半導体膜13と接する部分のソースドレイン電極14の構成元素との混合からなる濃度勾配混合層22が存在し、かつ、濃度勾配混合層22の構成元素の原子数がソースドレイン電極14側から酸化物半導体膜13側に向けて変化していることが、本実施形態6のポイントである。更に、TFT106の全体を覆うようにパッシベーション膜16が成膜されている。ここで、図8では、図1の符号15、図3の符号17、及び図5の符号19に示したような表面層を有していないが、図8においてもこれらの表面層を有していても良い。図8を用いて、本実施形態6を更に詳しく説明する。絶縁性基板10としてのガラス基板上にスパッタリング法によりMo膜を成膜し、そのMo膜を所望の形状にパターニングすることにより、ゲート電極11を形成する。続いて、プラズマCVD法により、ゲート絶縁膜12としてシリコン酸化膜を成膜する。続いて、スパッタリング法により酸化物半導体膜13としてのIGZO膜を成膜し、そのIGZO膜を所望の島状形状にパターニングする。ここで、酸化物半導体膜13としては、少なくともIn又はZnが含まれていることが望ましい。例えば、上記のIGZO膜以外にも。ZnO膜、In-Zn-O膜、In-Si-O膜、Al-Zn-Sn-O膜等の任意の酸化物半導体膜を用いることができる。更に、ソースドレイン電極金属としてのTi及びAl合金をこの順序でスパッタリング法により成膜し、これらの金属膜を所望の形状にエッチングすることにより、ソースドレイン電極14を形成する。ここで、Tiの代わりにMoを用いることもできる。この場合、本実施形態6に関する以下の記述の中のTiは適宜Moに置き換えられる。このソースドレイン金属膜を成膜する前に、IGZO膜の表面をArやHe等の希ガスプラズマに曝すことが望ましい。具体的には、ソースドレイン金属Ti膜をスパッタリング成膜する前に、基板側をカソード電位にして希ガスプラズマで放電いわゆる逆スパッタ放電するなどの手法が可能である。この後、Ti金属を成膜するとIGZO膜とTi膜との界面に、構成元素がIGZO及びTiからなり、これらの構成元素の原子数割合がソースドレイン電極14側から酸化物半導体膜13側に向けて変化している濃度勾配を有する、濃度勾配混合層22が形成される。具体的には、Tiの原子数がTi電極側からIGZO膜側に向けて減少しており、Inの原子数がTi電極側からIGZO膜側に向けて増加している。このような濃度勾配を有する混合層では、IGZO膜側からTi電極側に向けて抵抗率が徐々に低くなり、オーミックコンタクト特性をより得やすくなる。この濃度勾配混合層22の厚さとしては、5~30[nm]が望ましい。特許文献3では混合層を個別に成膜する手法が開示されているが、個別に成膜すると混合層の組成は均一になり、本実施形態6のような濃度勾配を有する混合層を形成することはできない。このような濃度勾配を有する混合層は、IGZO膜に限らず、ZnO膜、In-Zn-O膜、In-Si-O膜、Al-Zn-Sn-O膜等の任意の酸化物半導体膜で形成可能である。このような濃度勾配を有する混合層は、実施形態1~5で説明した図1、3、5、6、7のTFTのいずれの構造すなわち、チャネルエッチ型でもチャネル保護型でもでも採用可能である。[総括]以上の各実施形態では、酸化物半導体と接する部分のソースドレイン金属として、Ti、Mo、Ti合金、及びMo合金の場合を中心に説明したが、これらに限定されるものではない。具体的には、Cu合金やAl合金、CrやWなどが酸化物半導体膜と接していても良い。また、これらの金属材料の上にその他の任意の金属材料を複数積層することが可能である。酸化物半導体膜の表面のフッ素又は塩素を含む表面層の層厚は3[nm]以上20[nm]以下が望ましい。層厚が3[nm]未満の場合、十分なフッ化が行われず表面層内に酸素欠損領域が残存してしまう可能性があり、また20[nm]を超えてしまうと活性層として作用する酸化物半導体膜の層が薄くなりすぎてトランジスタ特性が低下してしまうためである。TFTの典型的な酸化物半導体膜の膜厚は、30[nm]から100[nm]程度の範囲である。このようなフッ素又は塩素を含む表面層の層厚は、フッ素系又は塩素系ガスを用いたプラズマエッチング時のプラズマ放電電力や放電時間を変えることで制御することが可能である。酸化物半導体膜の表面のフッ素又は塩素を含む表面層のフッ素又は塩素原子数の割合は、0.1以上73以下が望ましい。0.1未満の場合、フッ化又は塩化が不十分になり表面層内に酸素欠損領域が残存してしまいTFTのオフ電流が増加してしまう。また、酸化物半導体膜がIGZO膜の場合、表面層の酸素が全てフッ素又は塩素で置換されると化学量論組成でフッ素又は塩素の組成割合は73となり、これ以上のフッ素又は塩素割合になると欠陥が生じてしまう。また、ZnO等のその他の酸化物半導体膜の場合、全ての酸素がフッ素又は塩素で置換されてもフッ素の割合は73以下となる。換言すると、前述のような課題を解決するために、本発明は、基板上に、ゲート電極、ゲート絶縁膜、酸化物半導体膜、ソースドレイン電極がこの順序で形成されたチャネルエッチボトムゲート型のTFTにおいて、ソースドレイン電極と重ならない部分の酸化物半導体膜の上面ゲート絶縁膜と接する側と反対側の面付近にフッ素又は塩素を含む表面層を有することを特徴とするTFTを提供する。また、本発明は、このようなTFTにおいて、フッ素又は塩素を含む表面層が、酸化物半導体膜の構成元素と、酸化物半導体膜に接する部分のソースドレイン電極の構成元素と、フッ素又は塩素とからなることを特徴とするTFTを提供する。更に、本発明は、酸化物半導体膜の構成元素と酸化物半導体膜に接する部分のソースドレイン電極の構成元素とフッ素又は塩素とからなる表面層を有するTFTにおいて、酸化物半導体膜とソースドレイン電極との界面に、酸化物半導体膜の構成元素とソースドレイン電極の構成元素との混合からなる混合層が存在することを特徴とするTFTを提供する。また、本発明は、基板上に、ゲート電極、ゲート絶縁膜、酸化物半導体膜、チャネル保護絶縁膜、ソースドレイン電極がこの順序で形成されたチャネル保護ボトムゲート型のTFTにおいて、酸化物半導体膜全体の上面ゲート絶縁膜と接する側と反対側の面付近にフッ素又は塩素を含む表面層を有することを特徴とするTFTを提供する。また、本発明は、このようなTFTにおいて、フッ素又は塩素を含む表面層が、酸化物半導体膜の構成元素とフッ素又は塩素とからなることを特徴とするTFTを提供する。更には、酸化物半導体膜とソースドレイン電極との界面に、酸化物半導体膜の構成元素とソースドレイン電極の構成元素とフッ素又は塩素との混合からなる混合層が存在することを特徴とするTFTを提供する。これらのTFTにおいて、酸化物半導体膜としては、少なくともインジウム又は亜鉛を含む酸化物半導体膜が望ましい。フッ素又は塩素を含む表面層は、フッ素系ガスプラズマ又は塩素系ガスプラズマを用いてソースドレイン電極をエッチングすることで実現でき、エッチング時には基板をプラズマ装置のアース電極側に設置することが望ましい。本発明を用いることにより、低コストで高性能なTFTを実現できる。本発明によれば、酸化物半導体膜の表面にフッ素又は塩素を含む表面層を形成することにより、酸素欠損生成を抑制できるので、酸化物半導体膜の表面をエッチングすることなく、良好なスイッチング特性を有するTFTを実現できる。以上、上記各実施形態を参照して本発明を説明したが、本発明は上記各実施形態に限定されるものではない。本発明の構成や詳細については、当業者が理解し得るさまざまな変更を加えることができる。また、本発明には、上記各実施形態の構成の一部又は全部を相互に適宜組み合わせたものも含まれる。上記の実施形態の一部又は全部は以下の付記のようにも記載され得るが、本発明は以下の構成に限定されるものではない。[付記1]実施形態1、図1基板上のゲート電極、このゲート電極上のゲート絶縁膜、このゲート絶縁膜上の酸化物半導体膜、及び、この酸化物半導体膜上のソースドレイン電極を有する薄膜デバイスにおいて、前記酸化物半導体膜の前記ソースドレイン電極が重ならない部分例えば、前記ソースドレイン電極を構成するソース電極とドレイン電極との間の前記酸化物半導体膜などに、フッ素及び塩素の少なくとも一方を含む表面層が存在する、ことを特徴とする薄膜デバイス。[付記2]実施形態2、図3付記1記載の薄膜デバイスにおいて、前記表面層が、前記酸化物半導体膜の構成元素と、前記ソースドレイン電極の前記酸化物半導体膜に接する部分の構成元素と、フッ素及び塩素の少なくとも一方とを含む、ことを特徴とする薄膜デバイス。[付記3]実施形態3、図5付記1又は2記載の薄膜デバイスにおいて、前記酸化物半導体膜と前記ソースドレイン電極との界面に、前記酸化物半導体膜の構成元素と前記ソースドレイン電極の前記酸化物半導体膜に接する部分の構成元素との混合物を含む混合層が存在する、ことを特徴とする薄膜デバイス。[付記4]実施形態4、図6付記1又は2記載の薄膜デバイスにおいて、前記表面層上のチャネル保護絶縁膜を更に有し、前記表面層は前記酸化物半導体膜の前記ソースドレイン電極が重なる部分にも存在する、ことを特徴とする薄膜デバイス。[付記5]実施形態5、図7付記4記載の薄膜デバイスにおいて、前記酸化物半導体膜と前記ソースドレイン電極との界面に、前記酸化物半導体膜の構成元素と、前記ソースドレイン電極の前記酸化物半導体膜に接する部分の構成元素と、フッ素及び塩素の少なくとも一方との混合物からなる混合層が存在する、ことを特徴とする薄膜デバイス。[付記6]実施形態6、図8基板上のゲート電極、このゲート電極上のゲート絶縁膜、このゲート絶縁膜上の酸化物半導体膜、及び、この酸化物半導体膜上のソースドレイン電極を有する薄膜デバイスにおいて、前記酸化物半導体膜と前記ソースドレイン電極との界面に、前記酸化物半導体膜の構成元素と前記ソースドレイン電極の前記酸化物半導体膜に接する部分の構成元素とを含む混合層が存在し、前記混合層の構成元素の原子数が前記ソースドレイン電極側から前記酸化物半導体膜側に向けて変化していることを特徴とする薄膜デバイス。[付記7]付記1乃至6のいずれか一つに記載の薄膜デバイスにおいて、前記酸化物半導体膜がインジウム及び亜鉛の少なくとも一方を含む、ことを特徴とする薄膜デバイス。[付記8]付記1乃至7のいずれか一つに記載の薄膜デバイスにおいて、前記表面層のフッ素原子数又は塩素原子数の割合が0.1以上かつ73以下である、ことを特徴とする薄膜デバイス。[付記9]付記1乃至8のいずれか一つに記載の薄膜デバイスにおいて、前記ソースドレイン電極の前記酸化物半導体膜に接する部分が、チタン及びモリブデンの少なくとも一方を含む、ことを特徴とする薄膜デバイス。[付記10]付記3又は6記載の薄膜デバイスにおいて、前記表面層がインジウム、ガリウム、亜鉛、酸素、チタン、並びに、フッ素及び塩素の少なくとも一方を含み、前記混合層がインジウム、ガリウム、亜鉛、酸素及びチタンを含む、ことを特徴とする薄膜デバイス。[付記10A]付記5記載の薄膜デバイスにおいて、前記表面層がインジウム、ガリウム、亜鉛、酸素、並びに、フッ素及び塩素の少なくとも一方を含み、前記混合層がインジウム、ガリウム、亜鉛、酸素、チタン、並びに、フッ素及び塩素の少なくとも一方を含む、ことを特徴とする薄膜デバイス。[付記11]付記3又は6記載の薄膜デバイスにおいて、前記表面層がインジウム、ガリウム、亜鉛、酸素、モリブデン、並びに、フッ素及び塩素の少なくとも一方を含み、前記混合層がインジウム、ガリウム、亜鉛、酸素及びモリブデンを含む、ことを特徴とする薄膜デバイス。[付記11A]付記5記載の薄膜デバイスにおいて、前記表面層がインジウム、ガリウム、亜鉛、酸素、並びに、フッ素及び塩素の少なくとも一方を含み、前記混合層がインジウム、ガリウム、亜鉛、酸素、モリブデン、並びに、フッ素及び塩素の少なくとも一方を含む、ことを特徴とする薄膜デバイス。[付記12]付記6記載の薄膜デバイスにおいて、前記混合層がインジウム、ガリウム、亜鉛、酸素及びチタンを含み、前記混合層のチタンの原子数が前記ソースドレイン電極側から前記酸化物半導体膜側に向けて減少し、かつ、前記混合層のインジウム又は亜鉛の原子数がソースドレイン電極側から酸化物半導体膜側に向けて増加する、ことを特徴とする薄膜デバイス。[付記13]付記6記載の薄膜デバイスにおいて、前記混合層がインジウム、ガリウム、亜鉛、酸素及びモリブデンを含み、前記混合層のモリブデンの原子数が前記ソースドレイン電極側から前記酸化物半導体膜側に向けて減少し、かつ、前記混合層のインジウム又は亜鉛の原子数が前記ソースドレイン電極側から前記酸化物半導体膜側に向けて増加する、ことを特徴とする薄膜デバイス。[付記14]実施形態1、図1基板上にゲート電極を形成し、このゲート電極上にゲート絶縁膜を形成し、このゲート絶縁膜上に酸化物半導体膜を形成し、前記酸化物半導体膜上に前記ソースドレイン電極となる金属層を成膜し、この金属層をフッ素系ガス及び塩素系ガスの少なくとも一方のガスを使って選択的にプラズマエッチングすることにより、前記酸化物半導体膜上に前記ソースドレイン電極を形成するとともに、前記酸化物半導体膜の前記ソースドレイン電極が重ならない部分例えば、前記ソースドレイン電極を構成するソース電極とドレイン電極との間の前記酸化物半導体膜などに、フッ素及び塩素の少なくとも一方を含む表面層を形成する、ことを特徴とする薄膜デバイスの製造方法。[付記15]実施形態2、図3付記14記載の薄膜デバイスの製造方法において、前記酸化物半導体膜上に前記ソースドレイン電極となる金属層を成膜し、この金属層をフッ素系ガス及び塩素系ガスの少なくとも一方のガスを使って選択的にプラズマエッチングすることにより、前記酸化物半導体膜上に前記ソースドレイン電極を形成する際に、前記酸化物半導体膜の前記ソースドレイン電極が重ならない部分例えば、前記ソースドレイン電極を構成するソース電極とドレイン電極との間の前記酸化物半導体膜などに、前記酸化物半導体膜の構成元素と、前記ソースドレイン電極の前記酸化物半導体膜に接する部分の構成元素と、フッ素及び塩素の少なくとも一方とを含む表面層を形成する、ことを特徴とする薄膜デバイスの製造方法。[付記16]実施形態3、図5付記14又は15記載の薄膜デバイスの製造方法において、前記酸化物半導体膜上に前記ソースドレイン電極となる金属層を成膜し、この金属層をフッ素系ガス及び塩素系ガスの少なくとも一方のガスを使って選択的にプラズマエッチングすることにより、前記酸化物半導体膜上に前記ソースドレイン電極を形成する際に、前記酸化物半導体膜の前記ソースドレイン電極が重ならない部分例えば、前記ソースドレイン電極を構成するソース電極とドレイン電極との間の前記酸化物半導体膜などに、前記表面層を形成するとともに、前記酸化物半導体膜と前記ソースドレイン電極との界面に、前記酸化物半導体膜の構成元素と前記ソースドレイン電極の前記酸化物半導体膜に接する部分の構成元素との混合物を含む混合層を形成する、ことを特徴とする薄膜デバイスの製造方法。[付記17]実施形態4、図6基板上にゲート電極を形成し、このゲート電極上にゲート絶縁膜を形成し、このゲート絶縁膜上に酸化物半導体膜を形成し、この酸化物半導体膜の表面をフッ素系ガス及び塩素系ガスの少なくとも一方のガスを使ってプラズマ処理することにより、前記酸化物半導体膜の全面にフッ素及び塩素の少なくとも一方を含む表面層を形成し、この表面層上の一部にチャネル保護絶縁膜を形成し、前記表面層上及び前記チャネル保護絶縁膜上に前記ソースドレイン電極を形成する、ことを特徴とする薄膜デバイスの製造方法。[付記18]実施形態5、図7付記17記載の薄膜デバイスの製造方法において、前記表面層上及び前記チャネル保護絶縁膜上に前記ソースドレイン電極を形成する際に、前記表面層の前記チャネル保護絶縁膜に覆われていない部分上及び前記チャネル保護絶縁膜上に前記ソースドレイン電極となる金属層を成膜し、この金属層を選択的にプラズマエッチングすることにより、前記酸化物半導体膜と前記ソースドレイン電極との間の前記表面層を、前記表面層の構成元素前記酸化物半導体膜の構成元素、並びに、フッ素及び塩素の少なくとも一方と前記ソースドレイン電極の前記表面層に接する部分の構成元素との混合物を含む混合層に置き換える、ことを特徴とする薄膜デバイスの製造方法。[付記19]実施形態6、図8基板上にゲート電極を形成し、このゲート電極上にゲート絶縁膜を形成し、このゲート絶縁膜上に酸化物半導体膜を形成し、前記酸化物半導体膜上に前記ソースドレイン電極を形成するとともに、前記酸化物半導体膜と前記ソースドレイン電極との界面に、前記酸化物半導体膜の構成元素と前記ソースドレイン電極の前記酸化物半導体膜に接する部分の構成元素とを含む混合層を形成し、前記混合層を形成する際に、前記混合層の構成元素の原子数が前記ソースドレイン電極側から前記酸化物半導体膜側に向けて変化するように形成する、ことを特徴とする薄膜デバイスの製造方法。[付記21]基板上に、ゲート電極、ゲート絶縁膜、島状酸化物半導体膜、ソースドレイン電極がこの順序で形成されたボトムゲート型のTFTにおいて、前記ソースドレイン電極が重ならない部分の前記島状酸化物半導体膜の上面前記ゲート絶縁膜と接する側と反対側の面付近に、フッ素又は塩素を含む表面層を有する、ことを特徴とするTFT。[付記22]付記21記載のTFTにおいて、前記表面層の構成元素が、前記島状酸化物半導体膜の構成元素と、前記島状酸化物半導体膜と接する部分のソースドレイン電極の構成元素と、フッ素又は塩素とからなる、ことを特徴とするTFT。[付記23]付記22記載のTFTにおいて、前記島状酸化物半導体膜と前記ソースドレイン電極との界面に、前記島状酸化物半導体膜の構成元素と前記ソースドレイン電極の酸化物半導体膜と接する部分の構成元素との混合からなる混合層が存在する、ことを特徴とするTFT。[付記24]基板上に、ゲート電極、ゲート絶縁膜、島状酸化物半導体膜、チャネル保護絶縁膜、ソースドレイン電極がこの順序で形成されたボトムゲート型のTFTにおいて、前記島状酸化物半導体膜全体の上面前記ゲート絶縁膜と接する側と反対側の面付近に、フッ素又は塩素を含む表面層を有する、ことを特徴とするTFT。[付記25]付記24記載のTFTにおいて、前記島状酸化物半導体膜と前記ソースドレイン電極との界面に、前記島状酸化物半導体膜の構成元素と、前記ソースドレイン電極の前記酸化物半導体膜と接する部分の構成元素と、フッ素又は塩素との混合からなる混合層が存在する、ことを特徴とするTFT。[付記26]付記21乃至25のいずれか一つに記載のTFTにおいて、前記島状酸化物半導体膜がインジウム又は亜鉛を含む、ことを特徴とするTFT。[付記27]付記21乃至26のいずれか一つに記載のTFTにおいて、前記表面層のフッ素又は塩素原子数の割合が0.1以上かつ73以下である、ことを特徴とするTFT。[付記28]付記21乃至27のいずれか一つに記載のTFTにおいて、前記ソースドレイン電極の前記島状酸化物半導体膜と接する部分の材料がチタン又はモリブデンである、ことを特徴とするTFT。[付記29]付記21、22、23又は28記載のTFTにおいて、前記表面層の構成元素がインジウム、ガリウム、亜鉛、酸素、チタン、及び、フッ素又は塩素であり、前記混合層の構成元素がインジウム、ガリウム、亜鉛、酸素及びチタンである、ことを特徴とするTFT。[付記30]付記21、22、23又は28記載のTFTにおいて、前記表面層の構成元素がインジウム、ガリウム、亜鉛、酸素、モリブデン、及び、フッ素又は塩素であり、前記混合層の構成元素がインジウム、ガリウム、亜鉛、酸素及びモリブデンである、ことを特徴とするTFT。[付記31]付記24又は25記載のTFTにおいて、前記表面層の構成元素がインジウム、ガリウム、亜鉛、酸素、及び、フッ素又は塩素であり、前記混合層の構成元素がインジウム、ガリウム、亜鉛、酸素、チタン、及び、フッ素又は塩素である、ことを特徴とするTFT。[付記32]付記24又は25記載のTFTにおいて、前記表面層の構成元素がインジウム、ガリウム、亜鉛、酸素、及び、フッ素又は塩素であり、前記混合層の構成元素がインジウム、ガリウム、亜鉛、酸素、モリブデン、及び、フッ素又は塩素である、ことを特徴とするTFT。[付記33]基板上に、ゲート電極、ゲート絶縁膜、島状酸化物半導体膜、ソースドレイン電極がこの順序で形成されたボトムゲート型のTFT、又は、基板上に、ゲート電極、ゲート絶縁膜、島状酸化物半導体膜、チャネル保護絶縁膜、ソースドレイン電極がこの順序で形成されたボトムゲート型のTFTにおいて、前記酸化物半導体膜と前記ソースドレイン電極との界面に、前記酸化物半導体膜の構成元素と前記ソースドレイン電極の構成元素との混合から成る混合層が存在し、前記混合層の構成元素の原子数が前記ソースドレイン電極側から前記酸化物半導体膜側に向けて変化している、ことを特徴とするTFT。[付記34]付記33記載のTFTにおいて、前記酸化物半導体膜がインジウム又は亜鉛を含む、ことを特徴とするTFT。[付記35]付記33又は34記載のTFTにおいて、前記ソースドレイン電極の前記酸化物半導体膜に接する部分の材料がチタン又はモリブデンである、ことを特徴とするTFT。[付記36]付記33乃至35のいずれか一つに記載のTFTにおいて、前記混合層の構成元素がインジウム、ガリウム、亜鉛、酸素、チタンであり、前記混合層のチタンの原子数が前記ソースドレイン電極側から前記酸化物半導体膜側に向けて減少し、かつ、前記混合層のインジウム又は亜鉛の原子数が前記ソースドレイン電極側から前記酸化物半導体膜側に向けて増加する、ことを特徴とするTFT。[付記37]付記33乃至35のいずれか一つに記載のTFTにおいて、前記混合層の構成元素がインジウム、ガリウム、亜鉛、酸素、モリブデンであり、前記混合層のモリブデンの原子数が前記ソースドレイン電極側から前記酸化物半導体膜側に向けて減少し、かつ、前記混合層のインジウムの原子数が前記ソースドレイン電極側から前記酸化物半導体膜側に向けて増加する、ことを特徴とするTFT。