入射光量に応じたアナログの画素信号を生成する複数の画素部がアレイ状に配列された画素アレイ領域と、前記複数の画素部の列毎に設けられ、前記画素信号を参照信号と比較する比較部と、前記比較処理の開始時刻から前記画素信号が前記参照信号よりも大きくなる時刻までの時間をカウントするカウンタ部とを備え、前記比較部は、前記画素信号が入力される第1トランジスタと、前記参照信号が入力される第2トランジスタとが差動対を構成するよう接続された差動部と、前記差動部の出力信号を増幅する増幅部と、前記増幅部に流れる電流を一定に保つためのクリップ部と、を備える固体撮像装置。前記増幅部は、前記差動部の出力信号を受ける第3トランジスタを備え、前記クリップ部は、前記第3トランジスタと並列に接続されたクリップトランジスタを備える請求項1記載の固体撮像装置。前記比較部は、前記差動部及び前記増幅部に代えて、前記画素信号及び前記参照信号を交互に受ける第4トランジスタを有し前記画素信号と前記参照信号とを交互に増幅するチョッパ型増幅部を備え、前記クリップ部は、前記第4トランジスタと並列に接続されたクリップトランジスタを備える請求項1記載の固体撮像装置。前記第3トランジスタまたは前記第4トランジスタ、及び、前記クリップトランジスタのソースまたはドレインは、トランジスタに電圧を供給するための基準電圧線に接続され、前記基準電圧線の電圧は、前記クリップトランジスタを飽和領域で動作させる最小限の電圧である請求項2または3記載の固体撮像装置。前記クリップトランジスタのゲート端子には、少なくとも前記比較部が動作している間、一定の電圧が印加される請求項2または3記載の固体撮像装置。前記クリップトランジスタは、前記比較部が動作している間は導通状態であり、前記比較部が動作していない間は非導通状態である請求項2または3記載の固体撮像装置。前記比較部は、出力端にレベルシフタを備え、前記レベルシフタは、前記比較部から出力される電源電位及び接地電位を、前記カウンタの電源電位及び接地電位と等しくなるようにレベルシフトさせる請求項1乃至6のいずれか1項に記載の固体撮像装置。前記差動部は、前記第1トランジスタ及び前記第2トランジスタに実質的に同じ大きさの電流を供給する電流ミラー回路を備える請求項2記載の固体撮像装置。請求項1乃至8のいずれか1項に記載の固体撮像装置を備えたカメラ。固体撮像装置の駆動方法であって、前記固体撮像装置は、入射光量に応じたアナログの画素信号を生成する複数の画素部がアレイ状に配列された画素アレイ領域と、前記複数の画素部の列毎に設けられ、前記画素信号を参照信号と比較する比較部とを備え、前記比較部は、前記画素信号が入力される第1トランジスタと、前記参照信号が入力される第2トランジスタとが差動対を構成するよう接続された差動部と、前記差動部の出力信号を増幅する増幅部と、前記増幅部に流れる電流を一定に保つためのクリップ部と、を備え、前記比較部が動作している間、前記クリップ部に設けられたクリップトランジスタは導通状態であり、前記比較部が動作していない間、前記クリップトランジスタは非導通状態である固体撮像装置の駆動方法。前記固体撮像装置は、前記比較部における比較処理と並行して、前記比較処理の開始時刻から前記画素信号が前記参照信号よりも大きくなる時刻までの時間をカウントするカウンタ部と、前記比較部の出力端に設けられたレベルシフタとを備え、前記レベルシフタにより、前記比較部から出力される電源電位及び接地電位を、前記カウンタの電源電位及び接地電位と等しくなるようにレベルシフトさせる請求項10記載の固体撮像装置の駆動方法。また、列並列出力型MOSイメージセンサの中でも、図8に示すようなアナログ-デジタル変換器以下、ADCAnalogDigitalConverterと略すを画素列毎に搭載し、画素信号をデジタル信号として出力するタイプのMOSイメージセンサが提案されている。以下にADCを画素列毎に搭載した、列並列出力型MOSイメージセンサについて説明する。図8に示す固体撮像装置1000は、撮像部となる画素部1002がアレイ状に配置された画素アレイ1003と、垂直走査回路1004と、画素列毎に備えた垂直信号線1005と、電流源回路1006と、画素列毎に備えた列ADC1008aで構成される列信号処理部1009aと、水平走査回路1010と、参照信号/バイアス生成部1011と、通信タイミング制御部1012と、出力回路1013とを有する。列ADC1008aは、電圧比較器1014aと、カウンタ部1015と、スイッチ1016と、データ記憶部1017とで構成されている。次に、画素列毎に備えた列ADC1008aの動作について説明する。垂直信号線1005に出力された画素信号Vsigは、電圧比較器1014aに入力される。また、電圧比較器1014aには、参照信号/バイアス生成部1011で生成される参照電圧を階段状に変化させたランプ信号RAMPが入力される。ランプ信号RAMPはある一定の傾きをもち線形に変化する波形であり、画素信号Vsigは、電圧比較器1014aにてランプ信号RAMPと比較される。ランプ信号RAMPとカウンタ部1015のカウンタ値は対応して変化しており、ランプ信号RAMPの電圧変化は、時間あたりのクロック数としてカウンタ部1015でカウントされ、デジタル値に変換される。詳細には、画素信号Vsigとランプ信号RAMPの電圧の大小関係が入れ替わった時、電圧比較器1014aの出力が反転例えばLレベルからHレベルに反転し、通信タイミング制御部1012からカウンタ部1015への入力クロックが停止することでカウンタ部1015が停止し、画素信号Vsigはデジタル値に変換され、AD変換動作は完了する。また、画素列毎にAD変換されたデジタル値は、一旦データ記憶部1017に保持され、水平走査回路1010により順次水平方向に転送されて出力回路1013に出力される。このように、列ADCを搭載したMOSイメージセンサでは、画素信号Vsigとランプ信号RAMPを電圧比較器にて比較判定することでAD変換を実現している。しかしながら、このような電圧比較器1014aでは、レイアウトの制約上、電圧比較器のアナログ電源及びGND配線は各列で共通のため、多くの電圧比較器1014aが一斉動作する場合など、共通インピーダンスの影響でIRドロップ電圧降下を起こし、比較判定前後でアナログ電源またはGNDの電位が変動してしまう。つまり、アナログ電源の電位の変動の影響により、電圧比較器1014aの判定点が時間的に前後し、比較判定の誤動作を起こす。この電圧比較器1014aの判定誤動作は、ストリーキングやシェーディングといった撮像特性を悪化させる原因となるため、特許文献1では、この電圧比較器1014aの誤動作を以下のようにして防止している。特許文献1に記載の電圧比較器1200図7参照では、判定動作を行う際、比較判定前はミラー回路1230に電流I2が流れ、比較判定後はミラー回路1230に電流I2が流れないよう制御することで、電流I1I2を比較判定前後で変化させない構成をとっている。しかしながら、判定動作を行う際、第2アンプ1220に流れる電流I1がオンし、ミラー回路1230に流れる電流I2がオフするため、この電流切り替え時の遅延差分により、電流I1I2が変動してしまう。特に、図9aに示すような低照度画像を撮像する場合、この電流変動がストリーキングやシェーディングといった撮像特性を悪化させる要因となる。以下に、図9aに示す低照度画像における、n行目の画素信号を電圧比較器1200にて比較判定する動作について、図9bを用いて説明する。図9bに記載の画素信号とランプ信号は、各々電圧比較器1200のND214とND213の電位を示している。また、ランプ信号は、負の傾きをもち線形に変化するランプ波形で、暗いレベル低照度側から明るいレベル高照度側へと比較判定を行う場合について説明する。まず、時刻T0で、領域Aの画素信号VsigAとランプ信号RAMPの電圧が交差し、第1アンプ1210の出力が反転する。この反転動作により第2アンプ1220に流れる電流I1がオンし、ミラー回路1230に流れる電流I2がオフするため、電流切り替え時に電流I1I2が変動する。レイアウトの制約上、電圧比較器1200のVDD及びGND配線は画素列毎で共通のため、電流I1I2の変動によるIRドロップの影響により、VDDまたはGND電位が変動する。次に、領域B領域Aよりも照度が明るいレベルの領域の画素信号VsigBは、時刻T2で比較判定されるべきだが、上記IRドロップによるVDDまたはGND電位の変動により、画素信号VsigBが変動するため、画素信号VsigBとランプ信号RAMPは時刻T1で交差し、比較判定される。このように、特許文献1で開示した従来技術では、電圧比較器1200にて電流I1と電流I2の切り替え時に電圧比較器1200の電流I1I2が変動し、比較判定の誤動作を起こすため、高精度なAD変換が実施されず、ストリーキングやシェーディングを高精度に除去できないという課題を有している。さらに、第1アンプ、第2アンプとは別途、ミラー回路を各画素列に備える必要があるため、電圧比較器の素子数が増加し、回路規模の増大を招いてしまう。上記課題を鑑み、本発明は、ストリーキングやシェーディングといった画像不良を発生させない固体撮像装置、カメラ及び固体撮像装置の駆動方法を提供することを目的とする。上記課題を解決するため、本発明の一形態に係る固体撮像装置は、入射光量に応じたアナログの画素信号を生成する複数の画素部がアレイ状に配列された画素アレイ領域と、前記複数の画素部の列毎に設けられ、前記画素信号を参照信号と比較する比較部と、前記比較処理の開始時刻から前記画素信号が前記参照信号よりも大きくなる時刻までの時間をカウントするカウンタ部とを備え、前記比較部は、前記画素信号が入力される第1トランジスタと、前記参照信号が入力される第2トランジスタとが差動対を構成するよう接続された差動部と、前記差動部の出力信号を増幅する増幅部と、前記増幅部に流れる電流を一定に保つためのクリップ部と、を備える。これにより、比較部の電源またはGND電位の変動を、回路規模の増大を招くことなく高精度に抑制することができるため、比較部の判定誤動作を防止できる。したがって、高精度にストリーキングやシェーディングといった画像不良を抑制し、画質の向上を図ることができる。また、本発明の一形態に係る固体撮像装置は、前記増幅部は、前記差動部の出力信号を受ける第3トランジスタを備え、前記クリップ部は、前記第3トランジスタと並列に接続されたクリップトランジスタを備えることが好ましい。これにより、比較部が動作している間及び動作していない間のいずれにおいても、増幅部に一定の電流を供給することができる。また、本発明の一形態に係る固体撮像装置は、前記比較部は、前記差動部及び前記増幅部に代えて、前記画素信号及び前記参照信号を交互に受ける第4トランジスタを有し前記画素信号と前記参照信号とを交互に増幅するチョッパ型増幅部を備え、前記クリップ部は、前記第4トランジスタと並列に接続されたクリップトランジスタを備えることが好ましい。これにより、チョッパ型増幅部を備える固体撮像装置においても、比較部の電源またはGND電位の変動を、回路規模の増大を招くことなく高精度に抑制することができるため、比較部の判定誤動作を防止できる。また、本発明の一形態に係る固体撮像装置は、前記第3トランジスタまたは前記第4トランジスタ、及び、前記クリップトランジスタのソースまたはドレインは、トランジスタに電圧を供給するための基準電圧線に接続され、前記基準電圧線の電圧は、前記クリップトランジスタを飽和領域で動作させる最小限の電圧であることが好ましい。また、本発明の一形態に係る固体撮像装置は、前記クリップトランジスタのゲート端子には、少なくとも前記比較部が動作している間、一定の電圧が印加されることが好ましい。これにより、クリップトランジスタのチャネル長変調効果による電流変動を抑制するため、クリップ電圧CLIPには、確実にクリップトランジスタを飽和領域で動作させることができる。また、本発明の一形態に係る固体撮像装置は、前記クリップトランジスタは、前記比較部が動作している間は導通状態であり、前記比較部が動作していない間は非導通状態であることが好ましい。これにより、比較部が動作している間はクリップトランジスタから増幅部へ電流が供給されるので、比較部が動作しているときの第3トランジスタまたは第4トランジスタの電流変動による影響を抑制して、増幅部へ安定した電流を供給できる。また、本発明の一形態に係る固体撮像装置は、前記比較部は、出力端にレベルシフタ145を備え、前記レベルシフタは、前記比較部から出力される電源電位及び接地電位を、前記カウンタの電源電位及び接地電位と等しくなるようにレベルシフトさせることが好ましい。これにより、比較部で比較処理を正常に行いつつ、カウンタ部でのカウンタ動作を正常に行うことができる。また、本発明の一形態に係る固体撮像装置は、前記差動部は、前記第1トランジスタ及び前記第2トランジスタに実質的に同じ大きさの電流を供給する電流ミラー回路を備えることが好ましい。これにより、第1トランジスタ及び第2トランジスタに実質的に同じ大きさの電流を供給することができるので、増幅部の電圧を一定にすることができる。上記課題を解決するため、本発明の一形態に係るカメラは、上記した特徴を有する固体撮像装置を備えている。これにより、当該カメラにおいても、比較部の電源またはGND電位の変動を、回路規模の増大を招くことなく高精度に抑制することができるため、比較部の判定誤動作を防止できる。したがって、高精度にストリーキングやシェーディングといった画像不良を抑制し、画質の向上を図ることができる。上記課題を解決するため、本発明の一形態に係る固体撮像装置の駆動方法は、前記固体撮像装置は、入射光量に応じたアナログの画素信号を生成する複数の画素部がアレイ状に配列された画素アレイ領域と、前記複数の画素部の列毎に設けられ、前記画素信号を参照信号と比較する比較部とを備え、前記比較部は、前記画素信号が入力される第1トランジスタと、前記参照信号が入力される第2トランジスタとが差動対を構成するよう接続された差動部と、前記差動部の出力信号を増幅する増幅部と、前記増幅部に流れる電流を一定に保つためのクリップ部と、を備え、前記比較部が動作している間、前記クリップ部に設けられたクリップトランジスタは導通状態であり、前記比較部が動作していない間、前記クリップトランジスタは非導通状態である。これにより、比較部の電源またはGND電位の変動を、回路規模の増大を招くことなく高精度に抑制することができるため、比較部の判定誤動作を防止できる。したがって、高精度にストリーキングやシェーディングといった画像不良を抑制し、画質の向上を図ることができる。また、前記固体撮像装置は、前記比較部における比較処理と並行して、前記比較処理の開始時刻から前記画素信号が前記参照信号よりも大きくなる時刻までの時間をカウントするカウンタ部と、前記比較部の出力端に設けられたレベルシフタとを備え、前記レベルシフタにより、前記比較部から出力される電源電位及び接地電位を、前記カウンタの電源電位及び接地電位と等しくなるようにレベルシフトさせることが好ましい。これにより、比較部で比較の処理を正常に行いつつ、カウンタ部でのカウンタ動作を正常に行うことができる。本発明の固体撮像装置によれば、ストリーキングやシェーディングといった画像不良を発生させない固体撮像装置、カメラ及び固体撮像装置の駆動方法を提供することができる。実施の形態1以下、本発明の実施の形態1に係る固体撮像装置について、図面を参照して詳細に説明する。なお、本発明について、以下の実施の形態及び添付の図面を用いて説明を行うが、これは例示を目的としており、本発明がこれらに限定されることを意図しない。図1は、本発明の実施の形態1に係り、列ADC8bを搭載した固体撮像装置100の構成を示すブロック図である。同図に示した固体撮像装置100と図8に示した固体撮像装置1000との相違点は、列ADC内の電圧比較器の構成が異なる点である。図1に示すように、固体撮像装置100は、画素部2がアレイ状に配置された画素アレイ3と、垂直走査回路4と、画素列毎に備えた垂直信号線5と、電流源回路6と、列信号処理部9bと、水平走査回路10と、参照信号/バイアス生成部11と、通信タイミング制御部12と、出力回路13とを備える。画素部2は、フォトダイオード201図2参照で光電変換により生成された画素信号を増幅し、垂直信号線5に出力する機能を有する。画素部2の構成は、後に詳しく説明する。垂直信号線5は、列毎に設けられ、各列の垂直信号線5は、各画素部2から出力された画素信号を電流源回路6へ転送する機能を有する。電流源回路6は、画素アレイ3の各画素部2で生成された画素信号を列毎に増幅するためのソースフォロア回路を構成する、定電流トランジスタ207図2参照を含む。垂直走査回路4は、行単位で画素部2のリセット動作、電荷の蓄積動作、及び読み出し動作を制御する機能を有する。参照信号/バイアス生成部11は、画素部2、垂直走査回路4、電流源回路6、水平走査回路10、列ADC8b内の電圧比較器14bに必要なタイミング信号、バイアス信号、参照信号を供給する機能を有する。列信号処理部9bは、複数の列ADC8bにより構成されている。各列ADC8bは、列毎に配置され、列毎の画素信号をnビットnは自然数のデジタル値に変換する機能を有する。列ADC8bの構成については、後に詳しく説明する。通信タイミング制御部12は、参照信号/バイアス生成部11、列ADC8b内のカウンタ部15、スイッチ16、データ記憶部17、水平走査回路10に必要なタイミング信号を供給する機能を有する。水平走査回路10は、列信号処理部9bに保持された一行分の画素信号を順次選択し、出力回路13へ読み出す機能を有する。図2は、画素部2の構成の一例を示す回路構成図である。図2に示す画素部2は、4つのトランジスタで構成されている。図2に示すように、画素部2は、光電変換により受光量に応じた信号電荷を生成する受光素子であるフォトダイオード201と、フォトダイオード201の信号電荷を信号電圧に変換するフローティングディフュージョンFD206と、フォトダイオード201の光信号電荷をフローティングディフュージョン206に転送する転送トランジスタ202と、フローティングディフュージョン206の信号電圧を増幅する増幅トランジスタ203と、フローティングディフュージョン206の信号電圧をリセットするためのリセットトランジスタ204と、画素行毎に画素を選択して画素信号を垂直信号線5に出力する選択トランジスタ205とを備えている。また、転送トランジスタ202、選択トランジスタ205、リセットトランジスタ204には、垂直走査回路4から転送パルス信号TRAN、選択パルス信号SEL、リセットパルス信号RSTが供給され、電荷の蓄積動作、読み出し動作及びリセット動作が制御される。ここで、画素部2の動作について詳細に説明する。リセットトランジスタ204のゲートにリセットパルス信号RSTHレベルの電圧信号が印加されると、フローティングディフュージョン206の電圧は、リセットレベルとなる。次に、転送パルス信号TRANHレベルの電圧信号が転送トランジスタ202のゲートに印加されると、フォトダイオード201に蓄積された光信号電荷がフローティングディフュージョン206に転送され、フローティングディフュージョン206の電圧はリセットレベルから信号電荷量に応じて低下する。この低下した電圧は、画素部2の増幅トランジスタ203と垂直信号線5毎に電流源回路6に設けられた電流源トランジスタ207とで構成されるソースフォロア回路により増幅される。さらに、垂直走査回路4により、選択パルス信号SELを選択トランジスタ205が印加されることで、画素信号ADINが画素列毎の垂直信号線5に出力される。なお、画素部2の構成は上記した4つのトランジスタを備える構成のものに限られるものではなく、選択トランジスタ205のない3つのトランジスタを備える構成のものなどを用いてもよい。また、リセットパルス信号RST、転送パルス信号TRAN、及び選択パルス信号SELは、図1に記載された垂直走査回路4から各画素部2へ供給される。列ADC8bは、本実施の形態にて特徴となる電圧比較器14bと、カウンタ部15と、スイッチ16と、データ記憶部17とで構成されている。詳細には、列ADC8bは、垂直信号線5毎に、つまり、画素列毎に設けられ、参照信号/バイアス生成部11にて生成されるランプ信号参照信号RAMPと画素部2から垂直信号線5を経由し得られる画素信号ADINとの信号電圧の大小を比較する電圧比較器14bと、比較時間をカウントするカウンタ部15と、カウント結果を保持するデータ記憶部17と、カウンタ部15でカウントしたカウント結果をカウンタ部15からデータ記憶部17に出力するためのスイッチ16とを備えている。以下に、列ADC8bの動作について説明する。まず、垂直信号線5に出力された画素信号ADINは、電圧比較器14bにてランプ信号RAMPとの信号電圧の大小が比較される。電圧比較器14bの具体的な構成、機能については後述する。ランプ信号RAMPとカウンタ部15のカウンタ値は対応して変化しており、ランプ信号RAMPの電圧変化は、時間あたりのクロック数としてカウンタ部15でカウントされ、nビットnは自然数のデジタル値に変換される。また、ランプ信号RAMPは、負の傾きをもち線形に変化するランプ波形である。詳細には、画素信号ADIN及びランプ信号RAMPが電圧比較器14bに入力されることによりカウンタ部15においてカウンタ値のカウントが開始される。ここで、カウントが開始された時のランプ信号RAMPの大きさは画素信号ADINの大きさよりも大きい。ランプ信号RAMPは負の傾きをもち線形に変化するランプ波形であるので、時間の経過と共に電圧が小さくなり、画素信号ADINの電圧に対してランプ信号RAMPの電圧が小さくなった時、電圧比較器14bの出力信号の極性が反転例えば、LレベルからHレベルに反転することにより、通信タイミング制御部12からカウンタ部15への入力クロックが停止する。これにより、カウンタ部15が停止し、画素信号ADINの大きさに対応したクロック数が得られることにより、画素信号ADINはデジタル値に変換され、AD変換動作は完了する。また、画素列毎にAD変換されたデジタル値は、一旦データ記憶部17に保持され、水平走査回路10により順次水平方向に転送されて出力回路13に出力される。本実施の形態に係る電圧比較器14bにおいては、電圧比較器14bの電源またはGND電位の変動を、回路規模の増大を招くことなく高精度に抑制することができるため、電圧比較器14bの判定誤動作を防止できる。以下に、本実施の形態にて特徴となる電圧比較器14bの構成、機能について詳細に説明する。図3は、本実施の形態に係る電圧比較器14bの構成の一例を示す回路図である。図3に示すように、電圧比較器14bは、第1アンプ142と、第2アンプ143と、クリップ部144と、レベルシフタ145とを有している。第1アンプ142は、本発明の実施の形態における差動部に相当し、PチャネルMOSPMOSトランジスタ300、301、304、305と、NチャネルMOSNMOSトランジスタ302、303と、電流源306と、サンプリング容量としての第1のキャパシタ307、第2のキャパシタ308とを備えている。第1アンプ142は、NMOSトランジスタ302と303と電流源306とで差動比較部142aを構成し、PMOSトランジスタ300と301とでカレントミラー回路142bを構成している。また、第1アンプ142には、画素信号ADIN、ランプ信号RAMPが各々入力され、比較判定後、判定信号は出力ノードVa309から第2アンプ143に出力される。詳細には、差動比較部142aは、NMOSトランジスタ302に入力されるランプ信号RAMPの電圧とNMOSトランジスタ303に入力される画素信号ADINの電圧を比較し、ランプ信号RAMPが大きい場合には出力ノードVa309にHレベルの信号電圧を出力し、画素信号ADINが大きい場合にはLレベルの信号電圧を出力する。カレントミラー回路142bは、差動比較部142aのNMOSトランジスタ302及び303に、実質的に同じ大きさの電流を供給する機能を有する。ここで、実質的に同じ大きさの電流とは、NMOSトランジスタ302及び303のサイズが同じ場合には同じ大きさの電流であり、NMOSトランジスタ302及び303のサイズが異なる場合には、各トランジスタのサイズに比例した大きさの電流をいう。また、アンプ動作開始時には、動作点を決めるため、アンプの入力を初期化レベルにリセットする必要がある。PMOSトランジスタ304及び305は、リセットスイッチとして機能し、キャパシタ307及び308が初期化レベルのサンプリング容量として機能する。第2アンプ143は、本発明の実施の形態における増幅部に相当し、PMOSトランジスタ310と、NMOSトランジスタ311とを備えている。PMOSトランジスタ310のゲートには、第1アンプ142で比較判定された判定信号が印加される。NMOSトランジスタ311のゲートには、定電圧VBIASが印加される。第2アンプ143は、反転増幅アンプを構成し、第1アンプ142の判定信号を反転増幅し、出力ノードVb313に出力する。また、第2アンプ143の出力ノードVb313には、クリップ部144が接続されている。クリップ部144は、ゲートにクリップ電圧CLIPが印加されるNMOSトランジスタ312を備えている。NMOSトランジスタ312は、本発明の実施の形態におけるクリップトランジスタに相当する。NMOSトランジスタ312は、クリップ電圧によりトランジスタの飽和領域で動作している。クリップ電圧は、NMOSトランジスタ312を飽和領域で動作させる電圧である。なお、クリップ電圧は、NMOSトランジスタ312を飽和領域で動作させる最小限の電圧であることが好ましい。クリップ部144を備えることで、出力ノードVb313の電圧は、定電流源NMOSトランジスタ311がトランジスタの飽和領域で動作しなくなる電圧Vb_min以下に低下しないよう、一定の電圧に保持電圧クリップされている。なお、NMOSトランジスタ312のゲートには、少なくとも電圧比較器14bが動作している間は、一定の電圧が印加される。つまり、少なくとも電圧比較器14bが動作している間は、NMOSトランジスタ312は導通状態である。画素信号ADINとランプ信号RAMPが比較判定される前、つまり、画素信号ADINのほうがランプ信号RAMPよりも小さい場合には、第1アンプ142の出力ノードVa309はHレベルの信号電圧のため、第2アンプ143のPMOSトランジスタ310はオフ状態となり、電流I3は流れないI3=0。このとき、第2アンプ143の出力ノードVb313は、定電流源NMOSトランジスタ311がトランジスタの飽和領域で動作しなくなる電圧Vb_min以下に低下しないよう、クリップ部144により電圧クリップされる。つまり、クリップ部144のNMOSトランジスタ312には、電流I4が流れる。したがって、第2アンプ143の定電流源NMOSトランジスタ311に流れる電流をI5とすると、比較判定前には、第2アンプ143の定電流源NMOSトランジスタ311にI5=I4の定電流が流れる。また、画素信号ADINとランプ信号RAMPが比較判定される、つまり、画素信号ADINのほうがランプ信号RAMPよりも大きくなると、第1アンプ142の出力ノードVa309はHレベルの出力信号からLレベルの出力信号に極性が反転する。これにより、第2アンプ143のPMOSトランジスタ310がオン状態となり、電流I3が流れる。一方、第2アンプ143の出力ノードVb313は、Hレベルの信号電圧となるため、クリップ部144のNMOSトランジスタ312には電流I4は流れなくなるI4=0。したがって、比較判定後は、第2アンプ143の定電流源NMOSトランジスタ311にI5=I3の定電流が流れる。ここで、PMOSトランジスタ310及びNMOSトランジスタ312は、いずれも一端が基準電圧線AVDDに接続され、他端が出力ノードVb313に接続されて並列接続となっている。基準電圧線は、トランジスタに基準電圧を与えるための電圧線である。比較判定前は、クリップ部144のNMOSトランジスタ312がオン状態となり、第2アンプ143のPMOSトランジスタ310がオフ状態となるため、I5=I4の定電流が流れる。また比較判定後は、クリップ部144のNMOSトランジスタ312がオフ状態となり、第2アンプ143のPMOSトランジスタ310がオン状態となるため、I5=I3の定電流が流れる。したがって、比較判定の前後を通じて、I5=I3I4は一定値となる。このように、電圧比較器14bにクリップ部144を備えることで、画素信号ADINとランプ信号RAMPの比較判定前後に関わらず、第2アンプ143のNMOSトランジスタ311には一定の電流I5が流れる。しかしながら、前述したように、第2アンプ143の出力ノードVb313のLレベルの信号電圧は、Vb_min以下に低下しないようクリップされており、GNDレベルまで低下しない。電圧比較器14bの後段に備えたカウンタ部15では、電圧比較器14bの出力信号がLレベルの出力信号からHレベルの出力信号に極性が反転することによりカウンタ動作を停止させる。したがって、第2アンプ143の出力ノードVb313のLレベルの信号電圧がGNDレベルまで低下しないと、正常なAD変換動作が実施できない。そこで、本実施の形態では、図3に示すように、第2アンプ143の出力ノードVb313と電圧比較器14bの出力信号ADOUTとの間に、レベルシフタ145を備えている。電圧比較器14bの後段に設けられるカウンタ部15の電源は、DVDDアナログ電源とは異なるデジタル電源及びDGNDアナログGNDとは異なるデジタルGNDであり、電圧比較器14bの出力信号ADOUTがLレベルDGNDの信号電圧からHレベルDVDDの信号電圧に極性が反転することによりカウンタ動作を停止させる。このため、レベルシフタ145の電源及びGNDには、カウンタ部15と同様のDVDD及びDGNDを用いており、第2アンプ143の出力ノードVb313のHレベルの信号電圧をAVDDからDVDDに電圧変換させ、Lレベルの信号電圧をVb_minからDGNDに電圧変換させている。このレベルシフタ145は、例えばCMOSインバータ等で構成し、NMOSトランジスタとPMOSトランジスタのチャネル長及びチャネル幅を調整することで、NMOSトランジスタとPMOSトランジスタのしきい値電圧を最適化し、レベルシフタとして実現することができる。CMOSインバータはNMOSトランジスタとPMOSトランジスタの2素子構成のため、回路規模を増大させずにレベルシフタ145を実現できる。このような構成とすることで、電圧比較器14bに流れる電流は、比較判定前後で変動せず、アナログ電源またはGND電位変動に起因する電圧比較器の判定誤動作を防止することができる。また、クリップ部144でクリップ動作をさせるためには、NMOSトランジスタ312が飽和領域で動作する必要がある。ここで、NMOSトランジスタ312のチャネル長変調効果によるI4の電流変動を抑制するため、クリップ電圧CLIPには、NMOSトランジスタ312を飽和領域で動作させる最小限の電圧を印加するのが好ましい。また、クリップ電圧CLIPは、参照信号/バイアス生成部11で生成してもよいし、カウンタ部15で用いているデジタル電源DVDDを印加しても良い。次に、本実施の形態に係る電圧比較器14bの動作について、図4のタイミングチャートに関連付けて説明する。列ADCを備えた列並列出力型MOSイメージセンサでは、画素信号と画素リセット信号の2回読み出しを行い、カウンタにて画素信号から画素リセット信号を減算し、kTCノイズ熱雑音やリセットノイズをキャンセルする、いわゆるCDSCorrelatedDoubleSampling動作を行うが、本実施の形態における電圧比較器14bの動作タイミングの説明では、画素信号についてのみ説明する。図4に示すように、時刻T3から時刻T4の期間は、電圧比較器14bのリセット期間である。電圧比較器14bのリセット期間には、第1アンプ142のPMOSトランジスタ304、305のゲートに、リセット信号CMPRS1がLレベルで供給される。リセット信号CMPRS1がLレベルで供給されることにより、第1アンプのPMOSトランジスタ304、305がオン状態となる。これにより、ランプ信号RAMPのオフセットレベル、画素信号ADINのリセットレベルをサンプリングし、サンプリング容量である第1のキャパシタ307、第2のキャパシタ308に各々電荷が蓄積される。時刻T4で、リセット信号CMPRS1がLレベルからHレベルに切り替わると、第1アンプのPMOSトランジスタ304、305がオフになる。これにより、第1のキャパシタ307、第2のキャパシタ308に接続しているNMOSトランジスタ302、303のゲートはハイインピーダンス状態となり、電圧比較器14bのリセット動作は終了される。時刻T5から時刻T7の期間は、画素信号のAD変換期間である。NMOSトランジスタ302、303のゲートはハイインピーダンス状態となっているので、ランプ信号RAMPのランプ波形に追従し、NMOSトランジスタ302、303のゲート電圧が変化して画素信号ADINとの比較動作が開始される。時刻T5からT6の期間は、電圧比較器14bの比較判定前、つまり、画素信号ADINのほうがランプ信号RAMPよりも小さい場合を示す。この期間では、第1アンプ142の出力ノードVa309はHレベルの信号電圧AVDDとなるため、第2アンプ143のPMOSトランジスタ310はオフ状態となり、電流I3は流れないI3=0。このとき、第2アンプ143の出力ノードVb313は、定電流源NMOSトランジスタ311が飽和領域で動作しなくなる電圧Vb_min以下に低下しないよう、電圧クリップされている。これにより、クリップ部144のNMOSトランジスタ312には電流I4が流れるため、比較判定動作前の第2アンプ143のNMOSトランジスタ311には、I5=I4の定電流が流れる。時刻T6で、画素信号ADINとランプ信号RAMPの電圧が交差した時、つまり、画素信号ADINのほうがランプ信号RAMPよりも大きくなると、第1アンプ142の出力ノードVa309は、Hレベルの信号電圧AVDDからLレベルの信号電圧AGNDへ変化する。これにより、第2アンプ143のPMOSトランジスタ310はオン状態となり、電流I3が流れる。第2アンプ143は反転増幅アンプとして動作するため、出力ノードVb313はHレベルの信号電圧AVDDとなり、クリップ部144のNMOSトランジスタ312はオフ状態となり、電流I4は流れなくなるI4=0。これにより、比較判定動作後の第2アンプ143のNMOSトランジスタ311には、I5=I3の定電流が流れる。ここで、PMOSトランジスタ310及びNMOSトランジスタ312は、いずれも一端が基準電圧線AVDDに接続され、他端が出力ノードVb313に接続された並列接続となっている。比較判定前は、クリップ部144のNMOSトランジスタ312がオン状態となり、第2アンプ143のPMOSトランジスタ310がオフ状態となるため、I5=I4の定電流が流れる。また比較判定後は、クリップ部144のNMOSトランジスタ312がオフ状態となり、第2アンプ143のPMOSトランジスタ310がオン状態となるため、I5=I3の定電流が流れる。したがって、比較判定の前後を通じて、I5=I3I4は一定値となる。したがって、ADINから入力される画素信号ADINとRAMPから入力されるランプ信号RAMPの電圧の大小が入れ替わる前後において、電圧比較器14bの第2アンプ143に流れる電流I5は一定で変化せず、アナログ電源またはGND変動に起因する電圧比較器14bの判定誤動作を防止することができる。なお、本実施の形態に係る固体撮像装置100において、画素部2は、それぞれ1つのフォトダイオード201、転送トランジスタ202、フローティングディフュージョン206、リセットトランジスタ204及び増幅トランジスタ203を有する構造、いわゆる1画素1セル構造をとっている。しかし、本発明の固体撮像装置100は、上記1画素1セル構造のほか、複数のフォトダイオード201を含み、さらに、フローティングディフュージョン206、リセットトランジスタ204及び増幅トランジスタ203のいずれか、あるいは、すべてを単位セル内で共有する構造、いわゆる多画素1セル構造を用いることが出来る。なお、本発明の固体撮像装置100は、フォトダイオード201が半導体基板の表面、すなわち、トランジスタのゲート端子及び配線が形成された面と同じ面側に形成される、いわゆる、表面照射型イメージセンサ表面照射型固体撮像装置の構造であってもよいし、フォトダイオード201が半導体基板の裏面、すなわちトランジスタのゲート端子及び配線が形成された面に対して裏面側に形成される、いわゆる、裏面照射型イメージセンサ裏面照射型固体撮像装置の構造を用いることも出来る。なお、本発明の固体撮像装置の有する各トランジスタの導電型は、本実施の形態に記載された導電型に限られない。本実施の形態にて説明した各トランジスタの機能及び効果を有するのであれば、逆導電型のトランジスタで構成しても良い。なお、ブランキング期間等、電圧比較器14bが動作しない期間は、電流源306及び電流源トランジスタ311をオフするよう動作させても良い。またレベルシフタ145内にパワーセーブ機能を備えても良い。以上説明したように、電圧比較器14bに電流クリップ部144を備えることで、比較判定動作による第2アンプ143の電流変動を抑制することができる。これにより、アナログ電源またはGND電位変動に起因する電圧比較器14bの判定誤動作を防止し、高精度にストリーキングやシェーディングといった画像不良を抑制できる。このように、本発明の固体撮像装置100によれば、電圧比較器14bのアナログ電源またはGND変動を回路規模の増大を招くことなく、高精度に抑制することができるため、電圧比較器14bの判定誤動作を防止できる。したがって、高精度にストリーキングやシェーディングといった画像不良を抑制し、画質の向上を図ることができる。実施の形態2次に、本発明の実施の形態2に係る固体撮像装置について図面を参照して説明する。本実施の形態2に係る固体撮像装置は、実施の形態1に係る固体撮像装置と比較して、電圧比較器の構成が異なる。実施の形態1に記載された固体撮像装置100と同じ点は説明を省略し、以下、異なる点のみ説明する。実施の形態1にて述べた電圧比較器14bは、差動部である第1アンプ142及び増幅部である第2アンプ143を備え、画素信号とランプ信号参照信号を差動型のアンプ第1アンプ142及び第2アンプ143にて比較判定を行っていた。本実施の形態に係る電圧比較器14cは、チョッパ型の電圧比較器であり、電圧比較器14bにおける差動部である第1アンプ142及び増幅部である第2アンプ143に代えて、シングルエンドのアンプ146にて画素信号とランプ信号の比較判定を行う。図5は、本発明の実施の形態2に係る固体撮像装置の電圧比較器14cの構成例を示す回路図である。電圧比較器14cは、アンプ146と、クリップ部147と、レベルシフタ145と、スイッチADIN314と、スイッチRAMP315とを備えている。スイッチADIN314、スイッチRAMP315には、各々画素信号ADINとランプ信号RAMPが入力される。ランプ信号RAMPは、実施の形態1に記載のものと同様、負の傾きをもち線形に変化するランプ波形である。アンプ146は、PMOSトランジスタ318と、電流源であるNMOSトランジスタ319と、サンプリング容量としてのキャパシタ316と、アンプ146の入力電圧Vin321をアンプ146の出力電圧Vout322にリセットするスイッチCMPRS317とを備えている。また、NMOSトランジスタ319のゲートには、定電圧VBIAS2が印加されている。以下にアンプ146の動作について説明する。まず、スイッチADIN314とスイッチCMPRS317をON状態ショートにすると、ADINに入力された画素信号ADINにより、Vin321=Vout322=Vsig_compとする。となる。次に、スイッチADIN314とスイッチCMPRS317をOFF状態オープンにすると同時に、スイッチRAMP315をショートさせると、Vin321の電圧は、Vsig_compからランプ信号RAMPに追従して低下する。このとき、PMOSトランジスタ318と、NMOSトランジスタ319は反転増幅アンプとして動作するため、Vin321の電圧が、PMOSトランジスタ318のしきい値電圧以下に低下すると、PMOSトランジスタ318はオン状態となり、Vout322はHレベルの信号電圧AVDDへと極性が反転し、画素信号とランプ信号の比較判定が行われる。このように、電圧比較器14cでは、スイッチRAMP315をショートさせてから、アンプ146の出力ノードVout322がHレベルへと極性が反転するまでの時間を後段のカウンタ部15でカウントし、AD変換を実現している。また、アンプ146の出力ノードVout322には、クリップ部147が接続されている。クリップ部147は、ゲートにクリップ電圧CLIPが印加されるNMOSトランジスタ320を備えている。NMOSトランジスタ320は、本発明の実施の形態におけるクリップトランジスタに相当する。NMOSトランジスタ320は、クリップ電圧CLIPによりトランジスタの飽和領域で動作している。クリップ電圧CLIPは、NMOSトランジスタ320を飽和領域で動作させる電圧である。なお、クリップ電圧CLIPは、NMOSトランジスタ320を飽和領域で動作させる最小限の電圧であることが好ましい。クリップ部147を備えることで、出力ノードVout322の電圧は、NMOSトランジスタ319がトランジスタの飽和領域で動作しなくなる電圧Vout_min以下に低下しないよう、一定の電圧に保持電圧クリップされている。なお、NMOSトランジスタ320のゲートには、少なくとも電圧比較器14cが動作している間は、一定の電圧が印加される。つまり、少なくとも電圧比較器14cが動作している間は、NMOSトランジスタ320は導通状態である。画素信号ADINとランプ信号RAMPが比較判定される前、つまり、画素信号ADINのほうがランプ信号RAMPよりも小さい場合には、アンプ146の入力電圧321はHレベルの信号電圧のため、アンプ146のPMOSトランジスタ318はオフ状態となり、電流I6は流れないI6=0。このとき、アンプ146の出力ノードVout322は、NMOSトランジスタ319が飽和領域で動作しなくなる電圧Vout_min以下に低下しないよう、クリップ部147により電圧クリップされている。つまり、クリップ部147のNMOSトランジスタ320には電流I7が流れる。したがって、アンプ146のNMOSトランジスタ319に流れる電流をI8とすると、比較判定前には、アンプ146のNMOSトランジスタ319にI8=I7の定電流が流れる。また、画素信号ADINとランプ信号RAMPが比較判定される、つまり、画素信号ADINのほうがランプ信号RAMPよりも大きくなると、アンプ146の出力ノードVout322はHレベルの出力信号からLレベルの出力信号に極性が反転する。これにより、アンプ146のPMOSトランジスタ318がオン状態となり、電流I6が流れる。一方、アンプ146の出力ノードVout322は、Hレベルの信号電圧となるため、クリップ部147のNMOSトランジスタ320には電流I7は流れなくなるI7=0。したがって、比較判定後は、第2アンプ143のNMOSトランジスタ319にI8=I6の定電流が流れる。ここで、PMOSトランジスタ318及びNMOSトランジスタ320は、いずれも一端が基準電圧線AVDDに接続され、他端がノードVout322に接続されて並列接続となっている。比較判定前は、クリップ部147のNMOSトランジスタ320がオン状態となり、アンプ146のPMOSトランジスタ318がオフ状態となるため、I8=I7の定電流が流れる。また比較判定後は、クリップ部147のNMOSトランジスタ320がオフ状態となり、アンプ146のPMOSトランジスタ318がオン状態となるため、I8=I6の定電流が流れる。したがって、比較判定の前後を通じて、I8=I6I7は一定値となる。このように、電圧比較器14cにクリップ部147を備えることで、画素信号ADINとランプ信号RAMPの比較判定前後に関わらず、アンプ146のNMOSトランジスタ319には定電流I8が流れる。しかしながら、前述したように、アンプ146の出力ノードVout322のLレベルの信号電圧は、Vout_min以下に低下しないようクリップされており、GNDレベルまで低下しない。電圧比較器14cの後段に備えたカウンタ部15では、電圧比較器14cの出力信号がLレベルの出力信号からHレベルの出力信号に極性が反転することによりカウンタ動作を停止させる。したがって、アンプ146の出力ノードVout322のLレベルの信号電圧がGNDレベルまで低下しないと、正常なAD変換動作が実施できない。そこで、本実施の形態では、図5に示すように、アンプ146の出力ノードVout322と電圧比較器14cの出力ADOUTとの間に、レベルシフタ145を備えている。電圧比較器14cの後段に設けられるカウンタ部15の電源は、DVDD及びDGNDであり、電圧比較器14cの出力ADOUT信号がLレベルDGNDの信号電圧からHレベルDVDDの出力電圧に極性が反転することによりカウンタ動作を停止させる。このため、レベルシフタ145の電源及びGNDには、カウンタ部15と同様のDVDD及びDGNDを用いており、アンプ146の出力ノードVout322のHレベルの信号電圧をAVDDからDVDDに電圧変換させ、Lレベルの信号電圧をVout_minからDGNDに電圧変換させている。このレベルシフタ145は、例えばCMOSインバータ等で構成し、NMOSトランジスタとPMOSトランジスタのチャネル長及びチャネル幅を調整することで、NMOSトランジスタとPMOSトランジスタのしきい値電圧を最適化し、レベルシフタとして実現することができる。CMOSインバータはNMOSトランジスタとPMOSトランジスタの2素子構成のため、回路規模を増大させずにレベルシフタ145を実現できる。このような構成とすることで、電圧比較器14cに流れる電流は、比較判定前後で変動せず、アナログ電源またはGND電位変動に起因する電圧比較器の判定誤動作を防止することができる。また、クリップ部147でクリップ動作をさせるためには、NMOSトランジスタ320が飽和領域で動作する必要がある。ここで、NMOSトランジスタ320のチャネル長変調効果によるI7の電流変動を抑制するため、クリップ電圧CLIPには、NMOSトランジスタ320を飽和領域で動作させる最小限の電圧を印加するのが好ましい。また、クリップ電圧CLIPは、参照信号/バイアス生成部11で生成してもよいし、カウンタ部15で用いているデジタル電源DVDDを印加しても良い。なお、本実施の形態に係る固体撮像装置100において、画素部2は、それぞれ1つのフォトダイオード201、転送トランジスタ202、フローティングディフュージョン206、リセットトランジスタ204及び増幅トランジスタ203とを有する構造、いわゆる1画素1セル構造をとっている。しかし、本発明の固体撮像装置100は、上記1画素1セル構造のほか、複数のフォトダイオードを含み、さらに、フローティングディフュージョン、リセットトランジスタ及び増幅トランジスタのいずれか、あるいは、すべてを単位セル内で共有する構造、いわゆる多画素1セル構造を用いることが出来る。また、本発明の固体撮像装置100は、フォトダイオード201が半導体基板の表面、すなわち、トランジスタのゲート端子及び配線が形成された面と同じ面側に形成される、いわゆる、表面照射型イメージセンサ表面照射型固体撮像装置の構造であってもよいし、フォトダイオード201が半導体基板の裏面、すなわちトランジスタのゲート端子及び配線が形成された面に対して裏面側に形成される、いわゆる、裏面照射型イメージセンサ裏面照射型固体撮像装置の構造を用いることもできる。また、本発明の固体撮像装置の有する各トランジスタの導電型は、本実施の形態に記載された導電型に限られない。本実施の形態にて説明した各トランジスタの機能及び効果を有するのであれば、逆導電型のトランジスタで構成しても良い。また、ブランキング期間等、電圧比較器14cが動作しない期間は、NMOSトランジスタ319をオフするよう動作させても良い。またレベルシフタ145内にパワーセーブ機能を備えても良い。以上説明したように、電圧比較器14cにクリップ部147を備えることで、比較判定動作によるアンプ146の電流変動を抑制することができる。これにより、アナログ電源またはGND電位変動に起因する電圧比較器の判定誤動作を防止し、高精度にストリーキングやシェーディングといった画像不良を抑制できる。実施の形態3次に、本発明の実施の形態3に係る撮像装置について図6を用いて説明する。図6は、本発明の実施の形態3に係る撮像装置カメラの構成を示すブロック図である。図6に示すように、本実施の形態に係る撮像装置は、光学系600と、画像信号処理部620と、上記の本発明の実施の形態に係る固体撮像装置610とを備える。光学系600は、レンズ601を備えている。また、固体撮像装置610は、画素部図示せずがN行×M列のアレイ状に配置された撮像領域画素アレイ611を備えている。レンズ601は、光学系600において光路上に位置し、被写体からの光を集光して固体撮像装置610の撮像領域611上に画像イメージを形成する。ここで、上記撮像装置は、固体撮像装置610の有する特徴により、高精度にストリーキングやシェーディングを抑制した画像を提供することが可能となる。なお、本発明に係る固体撮像装置は、本発明の主旨を逸脱しない範囲で当業者が思いつく各種変形を施して得られる変形例や、本発明に係る固体撮像装置を内蔵した各種機器も本発明に含まれる。例えば、上記した実施の形態では、画素部の構成は、転送トランジスタ、増幅トランジスタ、リセットトランジスタ、選択トランジスタの4つのトランジスタを備える構成であったが、画素部の構成はこれに限られるものではなく、例えば、選択トランジスタのない3つのトランジスタを備える構成のものであってもよい。また、本発明に係る固体撮像装置、撮像装置の構成は、上記した実施の形態に限らず、その他の構成であってもよい。例えば、電流源回路、垂直走査回路、参照信号/バイアス生成部、通信タイミング制御部、水平走査回路の構成やこれらの組み合わせを変更した構成であってもよい。また、本発明に係る固体撮像装置には、上記実施の形態における任意の構成要素を組み合わせて実現される別の実施の形態や、実施の形態に対して本発明の主旨を逸脱しない範囲で当業者が思いつく各種変形を施して得られる変形例や、本発明に係る固体撮像装置を備えた各種デバイスなども本発明に含まれる。例えば、本発明にかかる固体撮像装置を備えたムービーカメラも本発明に含まれる。