電源入力ラインに通電スイッチを備えた発光素子駆動装置であって、前記電源入力ラインへの通電開始時における電源のノイズ成分を含んだ電圧を検出する電圧検出手段と、前記電圧検出手段により検出されたノイズ成分を含んだ電圧をデジタル値に変換処理する変換処理手段と、前記変換手段で変換処理されたデジタル値から、所定ビット数のデータを生成するデータ生成手段と、前記データ生成手段で生成した所定ビット数のデータに基づいて、前記通電スイッチをオンするまでの遅延時間を決定し、前記遅延時間経過後に前記通電スイッチをオンさせる制御手段と、を備えることを特徴とする発光素子駆動装置。請求項1に記載の発光素子駆動装置において、前記電圧検出手段に代えて、電源入力ラインへの通電開始時に電圧供給された半導体素子から生じるノイズ成分を含んだ電圧を生成する電圧生成手段を備えることを特徴とする発光素子駆動装置。前記半導体素子は、ツェナーダイオードであることを特徴とする請求項2に記載の発光素子駆動装置。前記データ生成手段は、前記変換処理手段で少なくとも2回以上の変換処理されたノイズ成分を含んだ電圧のデジタル値の下位nビットnは1以上の整数を連結して、前記所定ビット数のデータを生成することを特徴とする請求項1乃至請求項3のうち、何れか1に記載の発光素子駆動装置。1つの電源スイッチで点灯又は消灯起動又は停止の操作が行われる複数個の照明装置における電源投入時の突入電流を減らすべく、特許文献2に開示された過電流保護装置のように、時間差をおいて点灯用の駆動信号によって発光素子を順次点灯するようにする。また、各々の照明装置の発光素子駆動装置の電源に、遅延回路及び遅延回路により通電可能となる通電スイッチを設けて、電源投入後に、遅延回路で設定された遅延時間経過後に通電スイッチをONして電源を供給するようにして、照明装置の点灯のタイミングを変えるようにする。しかしながら、特許文献2のように点灯用の駆動信号により時間差をおいて照明装置を点灯するためには、別途、点灯用の駆動信号を発する制御装置を設けて、制御装置によって個々の照明装置を制御するため、構成が複雑となってしまう。また、特許文献1に開示された電源装置は、複数の制御装置へ予め設定した時間差をおいて順次電力の供給を開始するように構成されているため、電源装置の構成が複雑となる。また、照明装置のように、同一の照明装置を複数使用して大型の照明装置を構成する際には、照明装置同士で制御用の接続が必要となり、照明装置単体毎に独立した構成とすることが困難となる。更に、各々の照明装置に遅延回路を設けて点灯のタイミングを変える場合には、照明装置毎に点灯のタイミングを設定する必要があり、照明装置の追加、交換等が容易に行えないという課題を有している。そこで、本発明は、複数の照明装置に対して同時に電力供給が開始されても、ランダムに変化するノイズ成分から生成された遅延時間に基づいて通電を開始するようにして、それぞれの照明装置において電力供給が開始されてから突入電流が流れ始めるまでの時間を調整することなしに、異なるタイミングで通電を行うことが可能な発光素子駆動装置を提供することを目的とする。上記目標達成のため、本発明の発光素子駆動装置は、電源入力ラインに通電スイッチを備えた発光素子駆動装置であって、前記電源入力ラインへの通電開始時における電源のノイズ成分を含んだ電圧を検出する電圧検出手段と、前記電圧検出手段により検出されたノイズ成分を含んだ電圧をデジタル値に変換処理する変換処理手段と、前記変換手段で変換処理されたデジタル値から、所定ビット数のデータを生成するデータ生成手段と、前記データ生成手段で生成した所定ビット数のデータに基づいて、前記通電スイッチをオンするまでの遅延時間を決定し、前記遅延時間経過後に前記通電スイッチをオンさせる制御手段と、を備えることを特徴とする。また、本発明の発光素子駆動装置は、前記電圧検出手段に代えて、電源入力ラインへの通電開始時に電圧供給された半導体素子から生じるノイズ成分を含んだ電圧を生成する電圧生成手段を備えることを特徴とする。また、前記半導体素子は、ツェナーダイオードであることを特徴とする。また、本発明の発光素子駆動装置の前記データ生成手段は、前記変換処理手段で少なくとも2回以上の変換処理されたノイズ成分を含んだ電圧のデジタル値の下位nビットnは1以上の整数を連結して、前記所定ビット数のデータを生成することを特徴とする。本発明によれば、複数の照明装置に対して同時に電力供給が開始されても、それぞれの照明装置において電力供給が開始されてから突入電流が流れ始めるまでの時間に差異が生じるため、過大な突入電流が流れることを抑制することができる。また、本発明は、電源供給のための遅延時間の決定にランダムに発生するノイズ成分に相当する値をデータ乱数として使用するため、個々の照明装置でランダムの遅延時間が生成される。このため、同一構成から成る複数の照明装置を同時に通電しても、通電タイミングが異なるため、突入電流を軽減することができる。また、発光素子駆動装置は、同一回路で形成されており、照明装置毎に点灯のタイミングを設定する必要がないため、照明装置の追加、交換等が容易に行える。以下図面を参照して、本発明による発光素子駆動装置を実施するための形態について説明する。尚、本発明の発光素子駆動装置は、電源が投入されて照明装置に電源を供給するまでの遅延時間の決定に、ランダムに発生するノイズ成分に相当する値から遅延時間を決定して、決定した遅延時間に基づいて通電を行うようにして、複数の照明装置に対して同時に電力供給が開始されても、突入電流を抑制するようにしたものである。[発光素子駆動装置の構成]図1は、本発明の発光素子駆動装置の構成を示す図であり、電源部に絶縁型コンバータを用いたものである。図2は、本発明の発光素子駆動装置の構成を示すブロック図であり、電源部に非絶縁型コンバータを用いたものである。図1に示すように、本発明に係る発光素子駆動装置1は、電源部4と電圧検出回路16と制御回路20とを有している。電源部4は、ダイオードブリッジから成る整流回路6と、平準化用のコンデンサ14と、トランス8と、FET等から成るスイッチング素子9と、トランス8の2次側に接続されたダイオード12と、コンデンサ15と、電流検出用の抵抗13とを有している。また、電流検出用の抵抗13で検出したフードバック電流を基に発光素子部40に流れる電流を一定に保つためのスイッチング素子9のPWMpulsewidthmodulation制御を行うコントローラ10を備えている。発光素子駆動装置1の電源部4は、トランス8とスイッチング素子9とダイオード12とによりフライバック方式の絶縁型コンバータを構成しており、整流回路6とフライバック方式の電源との間の正極側のラインに通電を行う通電スイッチ7が設けられている。通電スイッチ7は、電磁リレーから成る。尚、通電スイッチ7は、電磁リレー以外にFET等の半導体であってもよい。尚、電源部4は、図1に示す電源Vinにより電力が供給される。発光素子駆動装置1の電圧検出回路16は、整流回路6から出力される電圧S1から電源のノイズ成分を含む電圧S2を検出する回路である。制御回路20は、電圧検出回路16で検出されたノイズ成分を含む電圧S2から遅延時間設定用のデータを生成して、生成した遅延時間に基づいて通電スイッチ7を制御する回路である。通電スイッチ7のON/OFFは制御回路20によって行われる。図1に示すように、発光素子駆動装置1は、LED等の発光素子41を直列に接続した発光素子部40を駆動するものであり、発光素子駆動装置1と発光素子部40で照明等を行う発光装置を構成する。また、図2に、電源部に非絶縁型コンバータを用いた発光素子駆動装置を示す。尚、図1に示す発光素子駆動装置の構成部分と同一のものに関しては、同一の符号を用い、構成に関する説明は省略する。図2に示すように、発光素子駆動装置2の電源部5は、スイッチング素子9によりエネルギーの蓄積、放出を行うインダクタ11を有し、非絶縁型コンバータを構成している。発光素子駆動装置2の他の構成は、図1に示す電源部4のトランス8を除き、発光素子駆動装置1と同一である。[電圧検出回路及び制御回路の構成]図3は、ノイズを含む電源の電圧検出回路の構成を示す図である。図3に示すように、電圧検出回路16は、内部電源が2つの抵抗18、19で分圧されている。この2つの抵抗17、18の接続点はコンデンサ17を介して整流回路6の出力に接続されており、電圧S1が入力される。従って、2つの抵抗18、19の接続点の電圧S2には、整流回路6の出力に含まれるノイズ成分である高周波が重畳される。このノイズ成分が重畳された電圧S2が制御回路20のADコンバータ22図4に示すによりアナログ値からデジタル値に変換される。図4は、制御回路の構成を示す図である。図4に示すように、制御回路20はマイクロコンピュータからなり、マイクロコンピュータはCPU21と、ADコンバータ図4にA/Dと記す22と、DAコンバータ図4にD/Aと記す24と、タイマー23と、入出力部図4にI/Oと記す25とを備えている。制御回路20としてのマイクロコンピュータは、プログラムを記憶したメモリ図4に図示せずを有しており、マイクロコンピュータのCPU21は、メモリに記憶したプログラムを実行する。ADコンバータ22は、電圧検出回路16で検出された電圧S2をアナログ値からデジタル値に変換するものである。タイマー23は、CPU21により設定した時間データをカウントダウンして、0ゼロでCPU21に通知するように構成されている。入出力部25は通電スイッチ7の制御を行う信号S3を出力するものである。DAコンバータ24は、コントローラ10に発光素子部40に出力する電流の目標値S4をアナログ値で出力するものである。[ノイズの生成を行う電圧生成回路の構成]ノイズ検出に関して、図3に示す電圧検出回路16は、ノイズ成分を含む電源の電圧を検出するものであるが、電源電圧のノイズ検出に代えて、半導体素子としてのツェナーダイオード32が発生する白色ノイズを検出する方式について図5を用いて説明する。図5は、ノイズを含む電圧の生成を行う電圧生成回路の構成を示す図である。図5に示すように、電圧生成回路30では、トランジスタ31が自己バイアスされており、トランジスタ31のベースにはコンデンサ33を介してツェナーダイオード32のアノード側が接続されている。また、ツェナーダイオードのカソード側は、内部電源の電圧を分配する抵抗34、35の接続点に接続さえている。このような接続において、ツェナーダイオード32が発生する白色ノイズによりトランジスタ31のベースエミッタ間の電圧が変動する。ベースエミッタ間の電圧が変動することにより、トランジスタ31のコレクタエミッタ間の電圧が変動する。このコレクタエミッタ間の電圧S5が、制御回路20のADコンバータ22によりアナログ値からデジタル値に変換される。図6は、図5に示すノイズ電圧生成回路を用いた本発明の発光素子駆動装置の構成を示すブロック図である。図6に示すように、発光素子駆動装置3は図1に示す発光素子駆動装置1の電圧検出回路16に変えて、電圧生成回路30を有するようにしたものである。尚、図2に示す電源部5に非絶縁型コンバータを用いた発光素子駆動装置2に対しても、電圧検出回路16に変えて、電圧生成回路30を使用することが可能である。[通電スイッチの制御]次に、図7に示すフローチャートを用いて電源供給後の通電スイッチの制御について説明する。図7は、制御回路による電源供給後の通電スイッチの制御を示すフローチャートである。図7に示すように、最初に、発光素子駆動装置1に通電が行われるまで待機するステップS1。即ち、発光素子駆動装置1に通電がされていないときには、制御回路20に電源が供給されていないため、制御回路20は動作しない。発光素子駆動装置1に通電がされたときには、制御回路20に電源が供給されて、CPU21がメモリに格納されたプログラムを実行可能状態となる。発光素子駆動装置1に通電後に、制御回路20のCPU21は、ADコンバータからのデータ読出し回数nの設定を行う。尚、データ読出し回数nは4とするステップS2。次に、制御回路20のCPU21は、ADコンバータ22からのデータを読み出してステップS3、読み出したデータの下位2ビットのデータをメモリに記憶するステップS4。データをメモリに記憶後、データ読出し回数nの値を1減算して、減算した値をデータ読出し回数nとしてメモリに記憶するステップS5。次に、データ読出し回数nが0ゼロであるかをチェックしてステップS6、データ読出し回数nが0ゼロでない場合にはステップS6でNo、ステップS3に移行する。一方、データ読出し回数nが0ゼロの場合にはステップS6でYes、ADコンバータ22から読み出した下位2ビットの4つのデータがメモリに記憶されており、各データをメモリから読み出して、新たな8ビットデータを生成するステップS7。即ち、ADコンバータ22から読み出した4つのデータを、例えば、最初のADコンバータ22から読み出した下位2ビットのデータを、新たな8ビットデータのビット7と6に割り当て、次のデータを新たな8ビットデータのビット5と4に割り当てるようにして、ADコンバータ22から読み出した4つのデータから新たな8ビットデータを生成する。尚、8ビットデータの生成は、ADコンバータ22から読み出した順に8ビットデータの上位ビットから割り当てた例を示したが、8ビットデータの生成順序は、ADコンバータ22から読み出した順に8ビットデータの下位ビットから割り当てもよく、これに限定するものではない。次に、CPU21は、新たな8ビットデータを遅延時間設定用のデータとして、タイマー23に設定する。データの設定後、CPU21は、タイマー23に対してカウントダウンを開始するように制御するステップS8。タイマー23は、所定の周波数で、カウンタ値を減算する。タイマー23は、カウント値が0ゼロに成るまで、カウントダウンを行いステップS9、カウント値が0ゼロになったときにCPU21に通知するステップS9でYes。CPU21は、カウンタ値が0ゼロになった後、通電スイッチ7をONするように入出力部25に信号を出力するステップS10。通電スイッチ7は、ONして通電が開始される。このように、電源又は半導体素子に含まれるノイズ成分をADコンバータ22によりデジタル値の下位nビットを用いて遅延時間設定用のデータを生成する。即ち、ノイズは、デジタル化された値のビット0、ビット1に現れる。例えば、下位2ビットを用いて遅延時間設定用の8ビットのデータを生成する場合は、ADコンバータ22により4回の変換処理を行う。また、ADコンバータ22から出力されるデータの最下位ビットだけで8ビットのデータを生成する場合は、ADコンバータ22により8回の変換処理を行う。そして、この変換処理で得られたデジタル値の下位ビットを連結して8ビットのデータを生成する。本発明の発光素子駆動装置を装置毎に備えることにより、ADコンバータ22から出力される下位側のビットは、ノイズ成分から成るため装置毎に異なる値となり、このため生成された遅延時間設定用のデータも装置毎に異なる値となる。また、制御回路20は、この遅延時間設定用のデータに基づいてタイマー23を起動して遅延時間を設定する。そして、この遅延時間が経過した後に通電スイッチ7をONさせ、電源の供給を開始する。つまり、制御回路20は、この遅延時間が経過するまで通電スイッチ7をOFF状態に維持し、この遅延時間が経過した後に通電スイッチ7をONさせる。通電スイッチ7をON/OFFさせる信号S3は、制御回路20の入出力部25から出力される。尚、遅延時間は、遅延時間設定用のデータに基づいてタイマー23のカウント数を設定し、タイマー23が、クロックによりこのカウント数を減算カウントして0ゼロに達するまでの時間である。即ち、遅延時間は、遅延時間設定用のデータとタイマー23のクロックの周波数とにより決定される。そして、制御回路20は、タイマー23によるカウントが終了したときに、信号S3により通電スイッチ7をONさせる。[複数の発光素子駆動装置で構成した照明装置の動作]図8aは、複数の発光素子駆動装置で構成した照明装置の構成を示し、bは、電源投入時から発光素子駆動装置ごとの通電状態を示すタイミング図である。図8に示すように、照明装置は、発光素子駆動装置1a、1b、1c、1dからなり、それぞれの発光素子駆動装置は、発光素子部40に接続されている。このような複数の発光素子駆動装置で構成した照明装置では、電源スイッチ50をONすることにより、発光素子駆動装置1a、1b、1c、1dに同時に電源が供給される。発光素子駆動装置1a、1b、1c、1dは、電源供給を検知して、電圧検出回路16、制御回路20により遅延時間設定用のデータが決定され、遅延時間設定用のデータに基づいて、通電スイッチ7の制御が行われる。図8bに示すように、例えば、発光素子駆動装置1aは、電源供給から遅延時間T1後に通電スイッチ7が制御回路20によってONされる。同様に、発光素子駆動装置1bは、電源供給から遅延時間T2後に、発光素子駆動装置1cは、電源供給から遅延時間T3後に、また、発光素子駆動装置1dは、電源供給から遅延時間T4後に、それぞれの通電スイッチ7がONされる。このように、遅延時間設定用のデータが装置毎に異なれば、通電スイッチ7がONするタイミングが装置毎に異なる。従って、遅延時間設定用のデータが装置毎に異なるデータに設定されるため、突入電流が流れ始まるタイミングを装置毎に異ならせることができる。以上述べたように、本発明によれば、複数の照明装置に対して殆ど同時に電力供給が開始されても、それぞれの照明装置において電力供給が開始されてから突入電流が流れ始めるまでの時間に差異が生じるため、過大な突入電流が流れることを抑制することができる。また、本発明は、電源供給のための遅延時間の決定にランダムに発生するノイズ成分に相当する値をデータ乱数として使用するため、個々の照明装置でランダムの遅延時間が生成される。このため、複数の照明装置を同時に通電しても、通電タイミングが異なるため、突入電流を軽減することができる。また、発光素子駆動装置は、同一回路で形成されており、照明装置毎に点灯のタイミングを設定する必要がないため、照明装置の追加、交換等が容易に行える。尚、本発明の発光素子駆動装置は、負荷としての発光ダイオード、ELElectroluminescent等の発光素子に限らず、他の負荷に対しても使用することが可能である。この発明は、その本質的特性から逸脱することなく数多くの形式のものとして具体化することができる。よって、上述した実施形態は専ら説明上のものであり、本発明を制限するものではないことは言うまでもない。