a半導体チップを備え、かつ前記半導体チップに電気的に接続された複数の外部端子が設けられた半導体装置を準備する工程と、b前記半導体装置の前記複数の外部端子にプローブピンを接触させて前記半導体装置の電気的検査を行う工程と、を有し、前記プローブピンの先端には、母材上に形成された下地層と、前記下地層上に形成された中間層と、前記中間層上に形成された表面層とが形成され、前記下地層は、ニッケルめっき層であり、前記表面層は、貴金属めっき層であり、前記中間層は、ポリテトラフルオロエチレンとニッケルから成る材料より硬度が高い材料から成ることを特徴とする半導体装置の検査方法。請求項1記載の半導体装置の検査方法において、前記中間層は、二硫化モリブデンを主とする合金材料から成ることを特徴とする半導体装置の検査方法。請求項2記載の半導体装置の検査方法において、前記中間層は、二硫化モリブデンとニッケルの合金材から成ることを特徴とする半導体装置の検査方法。請求項1記載の半導体装置の検査方法において、前記中間層は、ポリテトラフルオロエチレンとニッケルとボロンの合金材から成ることを特徴とする半導体装置の検査方法。請求項1記載の半導体装置の検査方法において、前記表面層は、Au系合金材から成ることを特徴とする半導体装置の検査方法。請求項1記載の半導体装置の検査方法において、前記表面層は、AuCoより硬度が高いめっき材から成ることを特徴とする半導体装置の検査方法。請求項6記載の半導体装置の検査方法において、前記中間層は、二硫化モリブデンを主とする合金材料から成ることを特徴とする半導体装置の検査方法。請求項7記載の半導体装置の検査方法において、前記表面層は、AuNiWから成ることを特徴とする半導体装置の検査方法。請求項1記載の半導体装置の検査方法において、前記表面層は、AuCoから成ることを特徴とする半導体装置の検査方法。a半導体チップを備え、かつ前記半導体チップに電気的に接続された複数の外部端子が設けられた半導体装置を準備する工程と、b前記半導体装置の前記複数の外部端子にプローブピンを接触させて前記半導体装置の電気的検査を行う工程と、を有し、前記プローブピンの先端には、母材上に形成された下地層と、前記下地層上に形成された中間層と、前記中間層上に形成された表面層とが形成され、前記下地層は、ニッケルめっき層であり、前記中間層は、ポリテトラフルオロエチレンとニッケルの合金材から成り、前記表面層は、AuCoより硬度が高い材料から成ることを特徴とする半導体装置の検査方法。請求項10記載の半導体装置の検査方法において、前記表面層は、AuNiWから成ることを特徴とする半導体装置の検査方法。半導体装置の検査工程の電気的検査等では、組み立て後の半導体装置のアウタリードやボール電極等の外部端子に対してテストボード上に取り付けられたコンタクタソケットのプローブピンコンタクトピンまたはポゴピンともいうを接触させ、この状態でテストボードと電気的に接続されたテスタから所定の電気信号を半導体装置に対して送信して電気的検査を行う。前述のような電気的検査において、プローブピンの半導体装置の外部端子との接触回数コンタクトショット数が増加すると、半導体装置の外部端子例えば、アウタリードの表面にコーティングされていた半田めっきや半田ボール等による半田の汚れがプローブピンの先端部に付着し、検査時のプローブピンと外部端子の接触抵抗が増えることになる。これは、アウタリード上の半田めっきや半田ボールの半田がプローブピンの先端部に移転した後、酸化して表面導電性材の摩耗損失によって、接触抵抗を増加させるものである。前記接触抵抗が増えると、電気的検査において不良判定が増え、実際には良品であるのに不良と判定することで、電気的検査での歩留りを低下させてしまう。そこで、歩留りの低下を抑制するために、プローブピンの交換頻度を増やすことが考えられるが、プローブピンの交換頻度が増えると、検査工程に掛かるコストが増大するという問題も起こる。したがって、プローブピンの交換頻度を減らす、すなわち、プローブピンの寿命を延ばす技術が必要とされている。プローブピンの寿命を延ばす技術の一例として、プローブピンの先端部の表面処理層を下地層と中間層と表面層とからなる3層構造とし、前記中間層にフッ素系めっき潤滑めっきともいうを施してプローブピンの長寿命化を図る技術が知られている。なお、一般的には、下地層には、プローブピンの母材がSK鋼材であるため、その密着性の高さからNiめっきが用いられ、さらに、表面層には、電気抵抗率が低く、かつ比較的耐磨耗性に優れためっきであるAuめっき等の貴金属めっきが用いられる。また、前記フッ素系めっき潤滑めっきの一例として、PTFEポリテトラフルオロエチレン:フッ素系樹脂Niめっきが知られており、プローブピンの先端部の表面処理等に用いられている。本発明者は、先端部の表面処理層が3層構造であり、かつ3層構造の中間層に前記フッ素系めっきがコーティングされたプローブピンについて検討を行った結果、以下のような課題を見出した。すなわち、先端部の表面処理層が3層構造のプローブピンを採用した場合、検査工程で掛かるコストを考慮すると、プローブピンの寿命をさらに数倍以上延ばす必要がある。前述のようなPTFEポリテトラフルオロエチレンNiめっきからなるフッ素系めっきが表面処理層の中間層にコーティングされたプローブピンにおいても、さらにコンタクトショット数が増加すると、表面層が剥がれ、その後、中間層も摩耗して剥がれるという現象が起こり、下地層のNiめっきの層が露出してしまう。その結果、下地層のNiめっきが半導体装置のアウタリード上の半田めっきや半田ボールの半田の錫と反応して、徐々にプローブピンの先端部が劣化してしまうことが課題である。さらに、プローブピンの寿命が短いと、前述のように結果的にプローブピンの交換頻度が増えて検査工程に掛かるコストが増加するという課題も発生する。なお、前記特許文献1特開2001-123292号公報には、基材上に拡散防止メッキ層が形成され、この拡散防止メッキ層上に潤滑メッキ層が形成され、さらに潤滑メッキ層上に貴金属メッキ層が形成されたコンタクトピンプローブピンが開示されている。前記コンタクトピンにおいても、表面処理層の中間層に潤滑メッキを用いた場合、前記潤滑メッキを用いなかった場合と比べると、コンタクトピンの寿命を延ばすことができる。しかしながら、前記コンタクトピンを用いた検査工程に掛かるコストを考慮すると、さらに数倍以上寿命を延ばさないと、検査工程におけるコストの増加を抑制することはできないものと考えられる。本発明は、上記課題に鑑みてなされたものであり、その目的は、半導体装置の検査工程で用いられるプローブピンの長寿命化を図ることができる技術を提供することにある。また、本発明の他の目的は、半導体装置の製造コストの増加を抑制することができる技術を提供することにある。本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。代表的な実施の形態による半導体装置の検査方法は、a半導体チップを備え、かつ前記半導体チップに電気的に接続された複数の外部端子が設けられた半導体装置を準備する工程と、b前記半導体装置の前記複数の外部端子にプローブピンを接触させて前記半導体装置の電気的検査を行う工程と、を有し、前記プローブピンの先端には、母材上に形成された下地層と、前記下地層上に形成された中間層と、前記中間層上に形成された表面層とが形成され、前記下地層は、ニッケルめっき層であり、前記表面層は、貴金属めっき層であり、前記中間層は、ポリテトラフルオロエチレンとニッケルから成る材料より硬度が高い材料から成るものである。また、代表的な他の実施の形態による半導体装置の検査方法は、a半導体チップを備え、かつ前記半導体チップに電気的に接続された複数の外部端子が設けられた半導体装置を準備する工程と、b前記半導体装置の前記複数の外部端子にプローブピンを接触させて前記半導体装置の電気的検査を行う工程と、を有し、前記プローブピンの先端には、母材上に形成された下地層と、前記下地層上に形成された中間層と、前記中間層上に形成された表面層とが形成され、前記下地層は、ニッケルめっき層であり、前記中間層は、ポリテトラフルオロエチレンとニッケルの合金材から成り、前記表面層は、AuCoより硬度が高い材料から成るものである。本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。半導体装置の検査工程で用いられるプローブピンの長寿命化を図ることができる。また、半導体装置の製造コストの増加を抑制することができる。さらに、半導体装置の歩留りを向上させることができる。以下の実施の形態では特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。さらに、以下の実施の形態では便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明などの関係にある。また、以下の実施の形態において、要素の数など個数、数値、量、範囲などを含むに言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合などを除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良いものとする。また、以下の実施の形態において、その構成要素要素ステップ等も含むは、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。また、以下の実施の形態において、構成要素等について、Aからなる、Aよりなる、Aを有する、Aを含むと言うときは、特にその要素のみである旨明示した場合等を除き、それ以外の要素を排除するものでないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。実施の形態1図1は本発明の実施の形態の半導体装置の検査工程で用いられる検査装置の構造の一例を示す概略図、図2は図1に示すコンタクタに設けられたプローブピンの構造の一例を示す断面図、図3は図2に示すプローブピンの先端部の構造の一例を示す拡大部分斜視図、図4は図3に示す先端部の被覆層の構造の一例を示す拡大部分断面図である。また、図5は図2に示すプローブピンの先端部の被覆層に中間層を有している場合と有していない場合におけるプローブピンの寿命の一例を示す比較図、図6は図2に示すプローブピンの先端部の被覆層の表面層に用いられる材料の特性の一例を示すデータ図、図7は図2に示すプローブピンの先端部の被覆層の中間層に用いられる材料の特性の一例を示すデータ図である。さらに、図8は図1に示す検査装置によって検査される半導体装置の構造の一例を示す断面図、図9は図8に示す半導体装置のアウタリードにプローブピンを接触させた状態の構造の一例を示す部分拡大断面図、図10は図9に示すプローブピンの接触状態の構造の一例を示す部分拡大断面図、図11は図1に示す検査装置によって検査される変形例の半導体装置の構造を示す断面図である。本実施の形態は、半導体装置の検査工程で用いられるプローブピンコンタクトピンあるいはポゴピンともいうについて説明するものである。まず、図1を用いて半導体装置の検査工程で用いられる検査装置6について説明すると、検査時に半導体装置1の外部端子2bに接触させるプローブピン6cを備え、かつ前記半導体装置1を収容可能なソケットであるコンタクタ6bと、コンタクタ6bが電気的に接続されて固定されたテストボード6dと、検査時に半導体装置1に所定の電気信号を送るテスタ6aと、テスタ6aとケーブル6fを介して電気的に接続され、かつテストボード6dとも電気的に接続されて固定された中継基板6eとを有している。なお、テスタ6aは、測定伝送系の時間遅延、電圧降下の影響等を補正する機能は備えているが、プローブピン6cの先端部の抵抗の影響を補正する機能は備えていない。次に、図2に示す本実施の形態のプローブピン6cの構造について説明する。プローブピン6cは、細長いピン部材であり、細長い筒状の本体部6hの内部に摺動自在に収容され、先端が先割れ形状となったコンタクト部6iと、本体部6hの内部に収容され、かつコンタクト部6iを本体部6hから押し出す方向に押圧しているバネ部材6gと、本体部6hをテストボード6dに接続する支持部6jとから成る。なお、バネ部材6gは、本体部6hの内部で支持部6jとコンタクト部6iとに挟まれた状態で収納されており、したがって、検査時には、コンタクト部6iが半導体装置1の外部端子2bと確実に接触するように、コンタクト部6iに対して常にバネ部材6gによって本体部6hから押し出す方向に荷重が付与される構造となっている。さらに、プローブピン6cでは、半導体装置1の外部端子2b及びテストボード6dと電気的接続を図るために、本体部6h、コンタクト部6i、バネ部材6g及び支持部6jが導電性の材料によって形成されている。また、プローブピン6cのコンタクト部6iの先端部は、図3に示すように先割れ形状となっている。ここで、プローブピン6cの先端部先端とは、少なくとも検査時に半導体装置1の外部端子2bと接触する突起部6tを含む箇所である。なお、本実施の形態のプローブピン6cでは、図3に示す先端部が、図4に示すようにその表面処理層である被覆層6nが3層構造となっている。なお、図4は、図3に示す先割れ形状の1つの凸部突起部6tの断面形状を示すものである。図4に示すようにコンタクト部6iの先端部の被覆層6nは、母材6k上に形成された下地層6pと、下地層6p上に形成された中間層6qと、中間層6q上に形成された表面層6rとから成る3層構造である。すなわち、プローブピン6cのコンタクト部6iの先端部には、母材6k上に形成された下地層6pと、下地層6p上に形成された中間層6qと、中間層6q上に形成された表面層6rとが形成されており、コンタクト部6iの先端部の表面処理層である被覆層6nが3層構造となっている。なお、図5は、図4に示すプローブピン6cの先端部の被覆層6nにおいて、中間層無しめっき層の場合Eと、中間層有りめっき層の場合Fとで、処理数に対する不良率からそれぞれの場合の寿命を表したデータである。図5より、中間層無しめっき層の場合Eには処理数が約7万回の寿命であるのに対して、中間層有りめっき層の場合Fには処理数が約20万回以上の寿命であり、中間層無しめっき層の場合Eに比較して中間層有りめっき層の場合Fの方が約3倍程度寿命が長いことが判る。すなわち、中間層6qがバリア層となって中間層無しの場合よりプローブピン6cの寿命を延ばすことができる。次に、下地層6p、中間層6q、表面層6rに適用される具体的な材料について説明する。まず、下地層6pは、密着性の高い材料が有効であり、プローブピン6cの場合、そのコンタクト部6iの母材6kが、SK鋼材によって形成されているため、SK鋼材との密着性を高めるためにニッケルNiめっきを用いることが好ましい。すなわち、下地層6pは、ニッケルめっき層である。また、表面層6rは、半導体装置1の外部端子2b上の半田9図9参照との接触抵抗を決定する層であるため、電気抵抗率が小さく、かつ繰り返しの接触において耐磨耗性に優れた硬度が高い材料から成ることが好ましく、例えば、Au系合金材から成る貴金属めっき層であり、より好ましい例としては、図6に示すBのAuNiW金-ニッケル-タングステンである。ここで、表面層6rに適用するめっき材として、図6に示すBのAuNiWの方がAのAuCo金-コバルトより好ましい理由について説明する。なお、図6では、AがAuCoの特性、BがAuNiWの特性をそれぞれ示している。図6に示すとおり、AuNiWの抵抗率電気抵抗率は、AuCoと同等であり、105Ωcmと非常に小さい。また、AuNiWの摩耗性においてはビッカース硬度がAuCoの約3倍であり非常に硬度が高い。さらに、結晶性においては、AuNiWの結晶構造がアモルファス構造であり、アモルファス構造は、結晶構造が不均一であるため、金属間結合を行い難い結晶構造である。したがって、半田9との相性が悪く、半田9が付着もしくは堆積し難い結晶構造と言える。以上のことから、表面層6rに適用する材料としては、AuCoより硬度が高く、かつ結晶構造がアモルファス構造のAuNiWがより好ましい。次に、中間層6qについて説明する。中間層6qは、表面層6rの直下に配置されて半田合金層の形成を抑制するバリア層である。そこで、中間層6qも半田9と相性が悪い分子間引力が無い、もしくは遷移金属でない材料が好ましく、あるいは前記材料が金属材に均一に配合されているものが好ましい。さらに、中間層6qは、ポリテトラフルオロエチレンPTFEとニッケルNiから成る材料フッ素系めっき等より硬度例えば、ビッカース硬度が高い材料から成ることが条件である。したがって、中間層6qとして好ましい材料の一例は、図7に示すYのMoS2Ni等の二硫化モリブデン合金である。二硫化モリブデン合金は、低摩擦で潤滑に優れた表面被膜を形成することが可能であり、スパッタリングによって形成することができる。なお、MoS2WC-Co:タングステンカーバイト-コバルト等の二硫化モリブデン合金であってもよい。つまり、中間層6qは、二硫化モリブデンを主とする合金材料から成ることが好ましい。ここで、中間層6qに適用する材料として、図7に示すYのMoS2が好ましい理由について説明する。なお、図7では、XがPTFENiの特性、YがMoS2Ni等の特性、ZがPTFENiBボロン等の特性をそれぞれ示している。図7に示すとおり、MoS2Niの抵抗率電気抵抗率は、PTFENiと同等の104Ωcmである。また、MoS2Niの摩耗性においてはビッカース硬度が800Hvであり、500HvのPTFENiに比較して遥かに硬度が高く硬い。また、摩擦係数も0.02であり、PTFENiの0.2に比較して遥かに小さい。さらに、結晶性においては、アモルファス構造であり、前述のようにアモルファス構造は、金属間結合を行い難い結晶構造であり、半田9との相性が悪く、半田9が付着もしくは堆積し難い結晶構造である。以上のことから、中間層6qに適用する材料としては、PTFENiより遥かに硬度が高く、かつ結晶構造がアモルファス構造のMoS2Ni二硫化モリブデンとニッケルの合金材がより好ましい。次に、本実施の形態の半導体装置の検査方法を、先端部の下地層6pにニッケルめっき層、表面層6rにAuNiW層、中間層6qにMoS2Ni層が形成された図4に示すプローブピン6cを適用した場合について説明する。なお、前記半導体装置の一例として、図8に示すQFPQuadFlatPackage1を取り上げて説明する。まず、図8のQFP1の構成について説明すると、半導体集積回路が形成された半導体チップ4と、半導体チップ4の周囲に放射状に配置された複数のインナリード2aと、インナリード2aと一体に形成された外部端子である複数のアウタリード2bと、半導体チップ4の主面4aに形成された表面電極である電極パッド4cとこれに対応するインナリード2aとを電気的に接続する導電性ワイヤである複数のワイヤ5とを有している。さらに、QFP1は、銀ペースト等のダイボンディング材を介して半導体チップ4が固定されたチップ搭載部であるタブダイパッドともいう2cと、樹脂モールディングによって封止用樹脂等から形成され、かつ半導体チップ4とタブ2cと複数のワイヤ5と複数のインナリード2aを封止する封止体3とを有している。また、QFP1であるため、複数のインナリード2aそれぞれと一体に形成された複数のアウタリード2bは、封止体3の4辺それぞれから外部に向かって突出しており、各アウタリード2bは、ガルウィング状に曲げ成形されている。また、半導体チップ4は、各リードに対してワイヤ接続されているため、その主面4aを上方に向けてフェイスアップ実装でタブ2c上に搭載されている。つまり、半導体チップ4の裏面4bとタブ2cとがダイボンディング材を介して接合されている。なお、インナリード2a、アウタリード2b及びタブ2cは、例えば、銅合金等の薄板状の部材によって形成され、さらに、封止体3は、例えば、熱硬化性のエポキシ系樹脂等から成り、樹脂モールディングによって形成されたものである。また、ワイヤ5は、例えば、金線もしくは銅線等である。次に、QFP1の検査工程について説明する。まず、半導体チップ4を備え、かつ半導体チップ4に電気的に接続された複数のインナリード2a及びアウタリード2bが設けられたQFP1を準備する。なお、各アウタリード2bの表面には、図9に示すように、その端部の切断面を除いた箇所に外装めっきである半田9が被覆コーティングされている。つまり、各アウタリード2bは、それぞれの表面に半田めっきが形成されている。その後、図1に示すように、QFP1の複数のアウタリード2bに検査装置6のプローブピン6cを接触させてQFP1の電気的検査を行う。すなわち、QFP1をコンタクタ6bに装着し、図9に示すようにプローブピン6cの先端部を所定のアウタリード2bの半田9に突き当てた状態で、図1に示すテスタ6aから所定の電気信号をQFP1に対して送信して電気的検査を行う。ここで、プローブピン6cの先端部の表面には、3層構造の被覆層6nが形成されており、下地層6pにニッケルめっき層、表面層6rにAuNiW層、中間層6qにMoS2Ni層が形成されている。なお、検査時には、QFP1のアウタリード2bの半田9にプローブピン6cの先端部が突き当たった状態となっている。言い換えると、図10に示すように、プローブピン6cの先端部が各アウタリード2bの半田9の層にめり込んだ状態となっている。しかしながら、本実施の形態のプローブピン6cは、その先端部の被覆層6nが3層構造であるとともに、前記3層構造の被覆層6nにおいて表面層6rにAuNiW層、中間層6qにMoS2Ni層がそれぞれ形成されている。つまり、中間層6qは、半田合金化抑制層であり、バリア層であるため、半田9との相性は悪い構造となっている。したがって、プローブピン6cの先端部の接触部6mにおいて、半田9の粒子9aは先端部の内部に侵食することはなく、かつ先端部の接触部6mに留まらないで接触部6mから離脱していく。ただし、半田9とプローブピン6cの電気的接続は、プローブピン6cの先端部の表面層6rとして電気抵抗率が小さいAuNiW層が形成されているため、図10の電気経路6sに示すように十分に確保される。以上のように、プローブピン6cの先端部の被覆層6nの中間層6qをMoS2Ni層として半田合金化抑制層とすることで、半田9の粒子9aの侵食や付着堆積を低減して半田9の転移合金層形成を抑制することができる。本実施の形態の半導体装置の検査方法によれば、QFP1の電気的検査工程で用いられるプローブピン6cの先端部の被覆層6nを下地層6pと中間層6qと表面層6rとから成る3層構造とし、かつ中間層6qが、ポリテトラフルオロエチレンとニッケルから成る材料より硬度が高い材料例えば、MoS2Niから成ることで、表面層6rが削れて剥がれても中間層6qの硬度が高いため、プローブピン6cの長寿命化を図ることができる。つまり、3層構造の中間層6qを硬くすることにより、繰り返し接触による表面層6rの削れが発生してもプローブピン6cの長寿命化を図ることができる。さらに、プローブピン6cの先端部の表面層6rがAuCoより硬いAuNiWから成ることで、中間層6qの劣化を遅らせることができ、これによって、プローブピン6cの寿命をさらに延ばすことができる。また、プローブピン6cの先端部の表面層6rが電気抵抗率の低い貴金属材料例えば、AuNiWから成り、さらにその下の中間層6qが硬度が高く、かつ半田9との濡れ性が悪い材料例えば、MoS2Niから成ることで、電気的検査においてプローブピン6cのQFP1のアウタリード2bとの接触回数コンタクトショット数が増加しても、QFP1のアウタリード2bの表面にコーティングされた半田めっきによる半田9の汚れがプローブピン6cの先端部に付着堆積することを低減できる。その結果、検査時のプローブピン6cとアウタリード2bの電気的な接触抵抗が増えることを抑制できるため、プローブピン6cの耐久性を向上させることができる長寿命化を図るとともに、接触の安定化を図ることができる。例えば、中間層6qにフッ素系めっき材を採用した場合に比較して遥かに耐久性を向上させることができる。また、プローブピン6cの長寿命化を図ることができるため、QFP1の歩留りを向上させることができる。さらに、プローブピン6cの長寿命化を図ることができるため、プローブピン6cの交換頻度を低減することができ、QFP1の製造コストの増加を抑制することができる。次に、図11を用いて本実施の形態の変形例について説明する。図11に示す変形例は、半導体装置が基板タイプのBGABallGridArray7の場合であり、このBGA7の構造を示すものである。BGA7は、BGA基板8の主面8a上に樹脂ペースト材10などのダイボンディング材を介して搭載された半導体チップ4を有するものであり、半導体チップ4の表面電極とBGA基板8の主面8aのボンディングリード8cとが複数のワイヤ5によって電気的に接続されている。さらに、半導体チップ4と複数のワイヤ5がBGA基板8の主面8a上において封止用樹脂から成る封止体3によって樹脂封止されている。また、BGA基板8の裏面8b側には、外部端子となる複数の半田ボール11がグリッド状格子状に並んで設けられている。このようなBGA7においても、検査工程では、QFP1の場合と同様に、図1に示すようなプローブピン6cが配置された検査装置6を用いて電気的検査が行われる。すなわち、検査時には、検査装置6のコンタクタ6bにBGA7を載置し、BGA7の外部端子である半田ボール11にプローブピン6cを突き当てた状態で電気的検査を行う。その際、プローブピン6cの先端部の表面層6rが電気抵抗率の低い貴金属材料例えば、AuNiWから成り、さらにその下の中間層6qが硬度が高く、かつ半田9との濡れ性が悪い材料例えば、MoS2Niから成ることで、電気的検査においてプローブピン6cのBGA7の半田ボール11との接触回数コンタクトショット数が増加しても、BGA7の半田ボール11による半田9の汚れがプローブピン6cの先端部に付着堆積することを低減できる。その結果、検査時のプローブピン6cと半田ボール11の電気的な接触抵抗が増えることを抑制できるため、プローブピン6cの耐久性を向上させる長寿命化を図ることができるとともに、接触の安定化を図ることができる。なお、図11に示す変形例によって得られるその他の効果については、図8に示すQFP1の検査方法によって得られるその他の効果と同様であるため、その重複説明は省略する。実施の形態2実施の形態2では、プローブピン6cの先端部の3層構造の被覆層6nの表面層6rが、AuNiW以外のめっき材の場合について説明する。例えば、下地層6pがニッケルめっき層であり、中間層6qがMoS2Ni層等の二硫化モリブデンを主とする合金材料の被覆層であり、表面層6rとしては、図6のAのAuCo層を採用する。つまり、表面層6rとしては、AuCoより硬度が高い材料を採用することがより好ましいが、電気抵抗率が小さいAuCoを採用してもよい。表面層6rにAuCoを採用した場合であっても、中間層6qに二硫化モリブデンを主とする合金材料を採用することで、中間層6qを半田合金化抑制層とすることができ、実施の形態1と同様に、検査時に、図10に示す半田9の粒子9aの侵食や付着堆積を低減して半田9の転移合金層形成を抑制することができる。この場合、プローブピン6cの先端部において、表面層6rが削れて剥がれても中間層6qの硬度が高いことから、プローブピン6cの長寿命化を図ることができる。つまり、電気的検査においてプローブピン6cの半導体装置の外部端子との接触回数コンタクトショット数が増加しても、半田9の汚れがプローブピン6cの先端部に付着堆積することを低減できる。その結果、検査時のプローブピン6cと半導体装置の外部端子の電気的な接触抵抗が増えることを抑制できるため、プローブピン6cの耐久性を向上させる長寿命化を図ることができるとともに、接触の安定化を図ることができる。実施の形態2の半導体装置の検査方法によって得られるその他の効果については、実施の形態1のQFP1の検査方法によって得られるその他の効果と同様であるため、その重複説明は省略する。なお、プローブピン6cの先端部の表面層6rについては、AuNiWめっきやAuCoめっきに限定されるものではなく、貴金属めっき層であれば、AuNiWやAuCo以外のAu系合金材から成るめっき層であってもよい。以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記発明の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。例えば、前記実施の形態では、プローブピン6cの先端部の形状が先割れ形状の場合を説明したが、先割れの数は何個であってもよく、また、先割れ形状以外の先端形状であってもよい。また、前記実施の形態では、半導体装置がQFP1やBGA7の場合について説明したが、前記半導体装置は、先端部の被覆層6nが3層構造のプローブピン6cを用いて電気的検査が行われる半導体装置であれば、QFP1やBGA7以外のQFNQuadFlatNonleadedPackageやSOPSmallOutlinePackage等であってもよく、さらには基板タイプのLGALandGridArray等であってもよい。また、前記実施の形態では、プローブピン6cの先端部の被覆層6nの中間層6qが、二硫化モリブデンを主とする合金材料から成る場合を説明したが、中間層6qは、ポリテトラフルオロエチレンPTFEとニッケルNiとボロンBの合金材から成る層であってもよい。すなわち、図7のZに示すように、ポリテトラフルオロエチレンとニッケルとボロンの合金材は、電気抵抗率が図7のXのポリテトラフルオロエチレンとニッケルの合金材より小さく、かつ磨耗性におけるビッカース硬度がより高いポリテトラフルオロエチレンとニッケルの合金材はビッカース硬度が500Hvであるのに対して、ポリテトラフルオロエチレンとニッケルとボロンの合金材はビッカース硬度が1000Hvである。したがって、表面層6rがAuNiWめっきやAuCoめっき等の貴金属めっきであれば、中間層6qに二硫化モリブデンを主とする合金材料を用いた場合に比較して、さらにプローブピン6cの耐久性を向上させてプローブピン6cの長寿命化を図ることができる。なお、中間層6qに採用するポリテトラフルオロエチレンとニッケルとボロンの合金材は、ポリテトラフルオロエチレンとニッケルとボロンとリンPの合金材であってもよい。また、プローブピン6cの被覆層6nの中間層6qは、表面層6rがAuCoより硬度が高い材料例えば、AuNiWから成るめっき層であれば、図7のXに示すポリテトラフルオロエチレンとニッケルの合金材から成る層であってもよい。すなわち、表面層6rを、その硬度がAuCoより3倍程度高いAuNiWから成るめっき層とすることで、プローブピン6cの耐磨耗性を向上させることができ、プローブピン6cの長寿命化を図ることができる。