発振回路を構成するCMOSインバータの入出力端子間に接続する水晶振動子と、前記CMOSインバータの入力端子パッドへ接続する前記水晶振動子側の入力端子を含む入力配線ラインと、前記CMOSインバータの出力端子パッドへ接続する前記水晶振動子側の出力端子を含む出力配線ラインと、前記水晶振動子側の接地電源端子を含む接地電源配線ラインと、前記入力配線ラインと前記接地電源配線ラインとの間、及び前記出力配線ラインと前記接地電源配線ラインとの間に接続された容量素子と、を有する発振回路において、前記入力配線ラインと前記出力配線ラインとの間の少なくとも一部に前記接地電源配線ラインが配置されていることを特徴とする発振回路。前記CMOSインバータの入力端子パッドに接続する前記水晶振動子側の入力端子と前記CMOSインバータの出力端子パッドに接続する前記水晶振動子側の出力端子との間に、前記水晶振動子側の接地電源端子が配置されていることを特徴とする請求項1に記載の発振回路。前記水晶振動子側の入力端子、前記水晶振動子側の出力端子、及び前記水晶振動子側の接地電源端子が、それぞれ集積回路チップ側の入力端子パッド、出力端子パッド、接地電源端子パッドに接続されていることを特徴とする請求項1又は2に記載の発振回路。前記水晶振動子側の入力端子、前記水晶振動子側の出力端子、及び前記水晶振動子側の接地電源端子が、それぞれ集積回路チップを搭載するICパッケージ側の入力端子、出力端子、接地電源端子に接続されていることを特徴とする請求項1又は2に記載の発振回路。前記水晶振動子側の入力端子の外側、及び前記水晶振動子側の出力端子の外側に、前記水晶振動子側の接地電源端子を有することを特徴とする請求項1に記載の発振回路。前記接地電源配線ラインは、前記入力配線ライン及び前記出力配線ラインを取り囲んでいることを特徴とする請求項1~5のいずれかの項に記載の発振回路。請求項1~6のいずれかの項に記載の発振回路を基板上に搭載した電子機器。水晶発振回路の低消費電力を実現するには、負荷容量を低減することが非常に有効である。上記で説明した式より、浮遊容量Csが大きいと負荷容量CLも大きくなる。そこで小さい負荷容量CLを実現するには浮遊容量Csを小さくする必要がある。浮遊容量Csは、CMOS半導体基板、信号配線等により生じる合成された浮遊容量であり、たとえば、実装基板の積層数により変化し、単層基板では1pF程度、2層基板では2pF程度、3層基板では3pF程度である。しかし、このような小さい負荷容量を安定して実現する方法や浮遊容量Csを小さくするために、実装基板に発振回路を搭載するときの具体的な方法は確立されていない。本発明の目的は、実装基板に配置される水晶発振回路における浮遊容量Csを低減する手段を提供することである。具体的には、発振回路を構成するCMOSインバータの入出力端子間に接続する水晶振動子と、前記CMOSインバータの入力端子パッドへ接続する前記水晶振動子側の入力端子を含む入力配線ラインと、前記CMOSインバータの出力端子パッドへ接続する前記水晶振動子側の出力端子を含む出力配線ラインと、前記水晶振動子側の接地電源端子を含む接地電源配線ラインと、前記入力配線ラインと前記接地電源配線ラインとの間、及び前記出力配線ラインと前記接地電源配線ラインとの間に接続された容量素子と、を有する発振回路において、前記入力配線ラインと前記出力配線ラインとの間の少なくとも一部に前記接地電源配線ラインが配置されていることを特徴とする。実装基板にレイアウトされた水晶発振回路における入出力端子および配線間にアース配線接地電源配線ラインを配置することにより、入出力間浮遊容量Cosを低減することができ、全浮遊容量Csの低減化も可能となり、水晶発振回路の低消費電力化を実現できる。本発明の目的は、実装基板に配置される水晶発振回路における浮遊容量Csを低減する手段を提供し、それにより水晶発振回路における負荷容量CLを低減することである。具体的には、浮遊容量Csは、信号や電源配線の引きまわしでもかなり変化し、我々は種々の実験により、アースグランド、すなわち接地電位Vssラインの取り方で大きく低減できる。なお、ここで水晶発振回路とは、圧電振動子として水晶振動子を用いた発振回路のことを指す。図2は、水晶振動子X2および2つの外付け容量素子Cg、Cdを配置した実装基板を模式的に示した従来の発振回路をレイアウトした図で、この回路に発生する浮遊容量を破線で示す。実装基板11において、CMOSインバータIV01の入力端子XCINおよびそれにつながる入力配線ライン12以下、入力配線ラインは特に明記しない場合には入力端子を含むとアースGND、接地電源端子Vssおよびそれにつながる接地電源配線ライン14以下、接地電源配線ラインは特に明記しない場合には接地電源端子を含むの間に接続する外付け容量素子Cg、並びに出力端子XCOUTおよびそれにつながる出力配線ライン13以下、出力配線ラインは特に明記しない場合には出力端子を含むと接地電源配線ライン14の間に接続する外付け容量素子Cds、およびCMOSインバータIV01の入力端子XCINにつながる入力配線ライン12と出力端子XCOUTにつながる出力配線ライン13との間に接続された水晶振動子X2が配置されている。また、実装基板11に配置された配線ライン間には浮遊容量が存在する。すなわち、入力配線ライン12および接地電源配線ラインの間には浮遊容量Cgs、出力配線ライン13およびアース端子接地端子GNDの間には浮遊容量Cds、入力配線ライン12および出力配線ライン13の間には浮遊容量Cosが存在し、これらから全浮遊容量Csは、以下の式で示される。Cs=CosCgsCds/CgsCds従って、浮遊容量Csを低減するには、浮遊容量Cosを低減すれば良いことが分かる。図1は入出力配線ラインの間に接地電源配線ラインを配置した本発明のシールド線方式を模式的に示す図であるが、図1aに示すように、入力配線ライン12と出力配線ライン13との間に接地電源配線ライン15を配置する。接地電源配線ライン15は基板11の入力端子XCINおよび出力端子XCOUTの端まで可能な限り延ばすすなわち、基板11の入力端子XCINおよび出力端子XCOUTの端から接地電源配線ライン15の端までの距離L→0ことにより、浮遊容量Cosをゼロに近づけることができる。たとえば、図1bに示すように、入力端子XCINおよび出力端子XCOUTの間に接地電源端子GNDを配置することにより、浮遊容量Cosを低減する浮遊容量Cosが非常に小さくなり、理想状態浮遊容量Cos→0に近づけることが可能となる。その結果、上式により、全浮遊容量Cs≒浮遊容量Cgs外付け容量素子Cds/浮遊容量Cgs外付け容量素子Cdsとなる。このことは、浮遊容量の値を外付け容量CgおよびCdで制御できることになり、低CL化を実現できることになる。すなわち、入力端子XCINおよびアース端子接地端子GNDの間に存在する容量CGは、CG=CgCgsCg0、出力端子XCOUTおよびアース端子接地端子GNDの間に存在する容量CDは、CD=CdCdsCd0となる。以下、本発明の実施形態について詳細に説明する。尚、本発明の入出力配線ライン間に接地電源配線ラインを入れて浮遊容量Cosを低減する方式をシールド線方式と呼ぶ。図3は、本発明のシールド線方式を用いた外付け水晶振動子付きのICチップを搭載した実装基板のレイアウトの一実施形態を示す図である。ICはたとえば、携帯電話用マイコンやカメラ制御用マイコン等である。実装基板210に発振回路用インバータを内蔵したICチップ211をベアチップ実装する。実装基板としてはリジッド基板やフレキシブル基板等のプリント基板などである。あるいは、リードフレーム、セラミック基板や前述の基板上に実装しプラスチックモールドパッケージ化する場合もある。基板上には図に示すような発振回路配線パターン221、222、223、224、225、226、227、228、229、231、232、234等が形成されている。配線パターンは金、銀、銅、アルミニウム、またはこれらの合金などから形成されており、コンデンサ等の部品やワイヤボンドする部分以外の配線はレジスト等の絶縁膜で被覆されている。ICの発振回路用インバータの入力端子パッド213と水晶振動子が搭載される基板側の発振回路側の入力端子パッド222図1において、XCINで示されているは金属ワイヤ216で接続さる。また、ICの発振回路用インバータの出力端子パッド214と水晶振動子が搭載される基板側の発振回路側の出力端子パッド223図1において、XOUTで示されているは金属ワイヤ217で接続されている。金属ワイヤ216や217は銅、金、アルミニウム等の導電体材料である。実装基板の入力側配線232232-1、232-2に接続する配線端子パッド226および実装基板の出力側配線234234-1、234-2に接続する配線端子パッド227の間に水晶振動子243のリード配線244244-1、244-2が接続している。IC211の接地電源端子パッド212は、基板側の接地端子パッド221に金属ワイヤ215で接続している図12の発振回路図ではVssで示されている。基板側の接地電源配線ラインは231231-1、2、3、4、5で示されている。実装基板の入力側配線232の一部である配線端子パッド224および接地電源配線ライン231の一部である配線端子パッド228に負荷容量コンデンサ241図12におけるCgの両端の電極が接続している。また、実装基板の出力側配線234の一部である配線端子パッド225および接地電源配線ライン231の一部である配線端子パッド229に負荷容量コンデンサ242図12におけるCdの両端の電極が接続している。このように、ベアチップ211、負荷容量241、242および水晶振動子が実装基板に搭載されて発振回路部を構成している。図3における実施形態では、チップ側の接地電源パッド212が、入出力パッド213および214の外側に配置された場合における、実装基板の接地電源配線ライン231の配線パターンを模式的に示している。すなわち、実装基板の接地電源配線ライン231は、実装基板側の入力端子222、並びにそれにつながる入力側配線232232-1、2、配線パッド224および226を取り巻き、また、実装基板側の出力端子223、並びにそれにつながる出力側配線234234-1、2、配線パッド225および227を取り巻いている。さらに重要なことは、実装基板側の入力側配線ライン222、232232-1、2、配線パッド224および226と出力側配線ライン223、234234-1、2、配線パッド225および227との間に接地電源配線ライン231231-3が完全に入り込んでいて分断している。従って、図1において説明したように浮遊容量Cosが非常に小さくなっている。ただし、図3における場合には、IC側の入力パッド213および出力パッド214の間には接地電源配線ラインがなく、さらにワイヤ216および217の間にも接地電源配線ラインが存在しないので、まだ不十分である。尚、ICチップには、本発明の説明には無関係な端子パッドは記載していないが、他の部品や実装基板の配線と接続する端子パッドがICチップの任意の場所に存在していても良い。図4は、図3におけるパターンの変形形態を示す模式図である。この実施形態は、ICチップの入出力端子213および214と基板側の入出力端子222および223の間に接地電源配線ラインがない場合を示している。すなわち、図3における接地電源配線ライン231-2がない場合である。たとえば、ICチップの載置場所と基板側の入出力端子222および223の距離が短くて接地電源配線ライン231-2を形成できない場合、あるいは金属ワイヤ216および217が接地電源配線ライン231-2をまたぐためにノイズ等が発生する場合、特に金属ワイヤが近づいて問題が発生する場合ただし、通常は、絶縁膜であるレジスト等で被覆しているため接触しても導通等の問題は少ないなどが挙げられる。そのような接地電源配線ライン231-2を設けられない場合でも、図4に示すように、基板側の入力配線ライン232等および出力配線ライン234等を外側から取り囲んでいる接地電源配線ライン231231-1、231-4、231-5から、実装基板側の入力側配線ライン222、232232-1、2、配線パッド224および226と出力側配線ライン223、234234-1、2、配線パッド225および227との間に接地電源配線ライン231231-3を入れてできる限り分断し、望ましくは入力パッド222および出力パッド223も完全に分断するように接地電源配線ライン231231-3を延ばす。矢印および点線で示すように、接地電源配線ライン231231-3をICチップ211の方へできるだけ近づける。さらに、ICチップとオーバーラップしても問題なければ、点線ラインで示すように、ICチップの下に接地電源配線ライン231-6を形成し、IC211の入力パッド213および出力パッド214の間を通すこともさらに効果が出る。図5は、図3および図4に示す実施形態のさらなる変形形態を示す。ICの入出力パッドおよび接地電源パッドの配置は図3および図4と同じであり、ICチップ211は実装基板210に実装される。水晶振動子側の発振回路の配線パターンは別基板250に形成され、その別基板250上に水晶振動子243と負荷容量241および242が搭載されている。水晶振動子側の発振回路の配線パターンは図4に示す場合と同様であるが、接地電源配線ライン231は接地電源端子パッド254に接続している。この別基板250は実装基板210にICチップと同様に接着等により搭載することができるあるいは、別々に分けておくこともできる。実装基板210には接地電源端子パッド221が形成され、この接地電源パッド221とICの接地電源パッド212が金属ワイヤ215で接続されている。実装基板210にはこの接地電源パッド221につながる接地電源配線ライン251が形成され、さらに接地電源パッド252も形成されている。この接地電源パッド252と別基板250上の接地電源パッド254も金属ワイヤで接続される。この結果、IC211の接地電源パッドは水晶振動子が搭載された別基板250の接地電源配線ラインおよび実装基板210の接地電位と同電位となる。別基板250においても接地電源配線ライン231231-3が水晶振動子側の発振回路の入力配線ライン232等と出力配線ライン234等を分断していて、浮遊容量Cosを低減している。このように別基板250に水晶振動子側の発振回路を形成しておけば、実装基板210にわざわざ発振回路配線パターンを形成しなくてもICチップと組み合わせてICとしての機能を有した発振回路を実装基板上に配置することができる。尚、別基板の接地電源配線ライン231を、図3に示すような配線パターンにして、入出力パッド222および223を取り囲んでも良い。さらに、別基板の接地電源パッド254とICの接地電源パッド212を直接金属ワイヤで接続することもできる。図6は、発振回路用インバータを内蔵したICチップを搭載したICパッケージ271を実装基板210に実装し、同じく実装基板210に形成した発振回路用配線パターンに水晶振動子および負荷容量を実装した場合における、本発明のシールド線方式によるパターンを模式的に表した別の実施形態を示す図である。ICパッケージ271の発振回路用インバータの入力リード端子272および出力リード端子273の外側に接地電源リード端子274は、基板210における水晶振動子側の発振回路パターンの入力端子パッド222、出力端子パッド223、および接地電源端子パッド221へそれぞれ接続している。接続方法は、ICパッケージ271のリード導電線を実装基板の配線パッドに半田付けする方法や導電性接着剤で接着する方法などである。ICパッケージはQFP、SOP、SOJ、QFJ、PLCC、等のリード線タイプ、QFN、SON、LLCC等のノンリードタイプ、BGAやCSP等のボール端子タイプ、LGA等の平面電極タイプ、TCP等のテープタイプ、DIP等の挿入タイプなど種々のプラスチックパッケージ、あるいは種々のセラミックパッケージ等である。実装基板への実装端子接続方法として、それぞれのパッケージに合わせた方法を用いることができる。実装基板210の配線が1層の場合には、図3に示したようなICパッケージ271と水晶振動子側の発振回路の入出力端子222および223との間に、図3に示したような接地電源配線ライン231-2を形成することができないので、実装基板側の発振回路パターンを取り囲む接地電源配線ライン231231-4から分岐した接地電源配線ライン231-3を入力配線ライン232等と出力配線ライン234等との間に入れて、これらの入出力配線ラインを分断する。接地電源配線ライン231-3は図6に示すようにできるだけICパッケーッジに近づける。ICの機能、発振特性上、あるいは端子パッドの接続上で問題がなければ、ICチップが搭載される領域の直下に点線で示す接地電源配線ライン275を配線することもできる。このようにすればCosをさらに小さくすることが可能となる。図7は図6に示した実施形態を変形した形態を示す図である。図7においては、ICパッケーッジ271の入出力リード端子272、273、および接地電源リード端子274の関係は図6と同様である。しかし、実装基板210は配線ラインを2層にできる基板を用いている。従って、実装基板内の配線パターンを交差させることが可能となる。たとえば、リード線272および273の直下に接地電源配線ライン276を入れて、入出力配線ラインを取り囲むことができる。あるいは、図6と同様にICチップ271の下に接地電源配線ライン275を入れることもできる。これにより浮遊容量Cosをさらに低減することが可能となる。この場合、接地電源配線ライン276と他の接地電源配線ラインと配線の階層とは異なる場合もあるが、これら2つの上下の接地電源配線ラインはスルーホールで接続すれば良い。また、入力配線ライン222および出力配線ライン223を交差させて接地電源配線ライン231231-6を形成することもできる。このようにして、接地電源配線ライン231、275や276を用いて、実装基板における発振回路を取り囲んで浮遊容量Cosを低減することが可能となる。図8は、ICチップの発振回路用インバータの入力端子パッドと出力端子パッドの間に接地電源端子パッドを配置した場合における、本発明のシールド線方式に関する実装レイアウトの実施形態を示す図である。ICチップ211の発振回路用インバータの入力パッド213および出力パッド214の間に接地電源パッド261が配置されている。このICチップ211を実装基板210にベアチップ実装する。これに対して水晶振動子側の発振回路パターン配線がレイアウトされている。水晶振動子側の入力端子パッド222および出力端子パッド223の間に、接地電源端子パッド262が配置される。ICチップ211の入力パッド213、出力パッド214および接地電源パッド261は実装基板上の水晶振動子側の入力端子パッド222、出力端子パッド223および接地電源端子パッド262にそれぞれ金属ワイヤ216、217および263で導電接続している。金属ワイヤはワイヤボンド法でそれぞれの端子パッドに接着している。図8において、接地電源配線ライン231231-1、2、4、5、228、229は接地電源端子パッド262に接続して、基板側の発振回路用配線232232-1、2、224、225、234234-1、2や負荷容量241、242や水晶振動子243を完全に取り囲んでいる。また、接地電源パッド262につながる接地電源配線ライン231231-3は入力配線ライン232および出力配線ライン234の間に入りこれらを完全に分離している。これにより浮遊容量Cosの低減化を実現できる。さらに浮遊容量Cosを低減化するにはICチップ211を実装基板の入出力パッド222、223および接地電源パッド262に可能な限り近づけるようにすることが望ましい。もちろん金属ワイヤ216、217および262の長さを短くすることも必要である。図9は、図8に示す実施形態の変形形態である。すなわち、水晶振動子側の発振回路は別基板250にレイアウト配線され、これに水晶振動子243および負荷容量241、242が搭載されている。この別基板250はICチップ211のパッド配置に合わせて実装基板210に接着等されて配置される。この場合も、ICチップ211の入力パッド213、出力パッド214および接地電源パッド261は実装基板上に固定された別基板の水晶振動子側の入力端子パッド222、出力端子パッド223および接地電源端子パッド262はそれぞれ金属ワイヤ216、217および263で導電接続している。図9における別基板250では、接地電源配線ライン231は入力配線ライン232等および出力配線ライン234等を完全に取り囲んでいない図8における231231-2の配線ラインがないが、接地電源パッド262に接続する接地電源配線ライン231231-3が入力配線ライン232および出力配線ライン234の間に完全に入り込み、これらの配線ラインを完全に分離しているので、浮遊容量Cosの低減化を行うことができる。別基板250のサイズを大きくしても良い場合は、図8に示すように接地電源配線ライン231231-2を形成して全体を完全に取り囲んでも良い。本実施形態の特徴は、実装基板210に発振回路に必要なレイアウト配線をしなくても良いことである。別基板250を実装できるスペースをあけておくだけで所望の発振特性を得られる発振回路を種々選択できる。たとえば、もっと低消費電力化したいときには、低CL化した水晶振動子側の別基板に交換することが容易である。あるいは他のICチップと組み合わせることもできる。尚、図8における場合にも接地電源配線ライン231231-2を設けるスペースがない場合や接地電源配線ライン231231-2を設けると不具合を生じる発振特性やICの特性に影響が生じるなどの場合には接地電源配線ライン231231-2をレイアウト配線しなければ良い。図10は、図6における場合と同様に、発振回路用インバータを内蔵したICチップを搭載したICパッケージ271を実装基板210に実装し、同じく実装基板210に形成した発振回路用配線パターンに水晶振動子および負荷容量を実装した場合における、本発明のシールド線方式によるパターンを模式的に表した実施形態を示す図である。ICパッケージ271の発振回路用インバータの入力リード端子272および出力リード端子273の間には、接地電源リード端子274が存在する。従って、基板210における水晶振動子側の発振回路パターンの入力端子パッド222および出力端子パッド223の間に接地電源端子パッド262を配置しておけば、図10に示すようにICパッケージのリード端子274を直接実装基板の接地電源端子パッド262に接続させることができる。また、入力リード端子272および出力リード端子273は直接に基板210の入力端子パッド222および出力端子パッド223に接続する。尚、ICパッケージに搭載される集積回路ICにおいても、発振回路を構成するCMOSインバータの入力端子パッドと出力端子パッドとの間に接地電源端子パッドが配置されていることが望ましい。当然に、これらのCMOSインバータの入力端子パッド、出力端子パッドおよび接地電源端子パッドはICパッケージの入力リード端子272、出力リード端子273および接地電源リード端子274にそれぞれ接続している。実装基板の配線が1層の場合においても、ICパッケージ271と水晶振動子側の発振回路の入出力端子222および223との間に、接地電源パッド262が形成でき、かつ入力配線ライン232232-1、2等と出力配線ライン234234-1、2等との間に接地電源パッド262に接続する接地電源配線ライン231-3を入れることができる。この結果入力パッド配線ライン222、232、224および出力パッド配線ライン223、234、225を接地電源パッド配線ライン262、231-3によって完全に分断できる。しかもIC側の入力配線ラインリード端子272およびそれにつながる配線ラインおよび出力配線ラインリード端子273およびそれにつながる配線ラインも接地電源配線ラインリード端子274およびそれにつながる配線ラインにより分断されている。この結果、浮遊容量Cosを非常に小さくしゼロに近づけることができる。実装基板210の配線が1層の場合には、図3に示したような接地電源配線ライン231-2を形成することができないが、図10に示すように入出力配線ラインの三方を取り囲むように接地電源配線ライン231231-1、3、4を形成できる。尚、実装基板210の配線が1層の場合でも、点線281で示すように接地電源配線ラインをICパッケージ271の下に形成すれば、入出力配線ライン全体を接地電源配線ラインで取り囲むことができる。図11は図10に示した実施形態を変形した形態を示す図である。図11においては、実装基板210の配線は2層以上可能である場合を示している。図11においては、接地電源配線ライン231231-1、2、3、4、5、7は実装基板配線の下層に形成されていて、入出力配線ライン232等および234等は上層に形成されているが、入出力配線ラインを231231-1、2、3、4、5により取り囲んでおり、かつ入出力配線ラインを接地電源配線ライン262、231231-3、7で分断しているので、Cosの低減化を実現できる。あるいは、リード端子272、273、274やICパッケージ271の下にも破線で示す接地電源配線ライン283を配置することができるので、さらにCosの低減化を実現できる。図2に示す接地配線14が入力端子XCINとそれにつながる配線12および出力端子XCOUTとそれにつながる配線13を取り囲んでいる方式単線方式と呼ぶ、並びに図1に示すような接地配線15が入力端子XCINとそれにつながる配線12および出力端子XCOUTとそれにつながる配線13を取り囲みながら、かつ入力端子XCINにつながる配線12と出力端子XCOUTにつながる配線13との間にアース配線接地電源配線ライン15を配置した方式シールド線方式のパターンを有する基板に、CL=37pFの水晶振動子、Cg3pFおよびCd=2pFの負荷容量を取り付け、浮遊容量および発振特性発振起動時間、負性抵抗を測定した。その結果を図16に示す。図16の表から分かるように、単線方式の場合における浮遊容量Cos=085pFが、シールド線方式にすると浮遊容量Cos=038pFとなり、シールド線方式により大幅に浮遊容量Cosを減らすことができる。浮遊容量Cgsおよび外付け容量素子Cdsは少し増加するが、外付け容量CgおよびCdを調整することによりコントロールでき、低CL化が安定して実現できる。また、シールド線方式により発振起動時間を短くする約15こともでき、単線方式に比べ発振利得を約25改善することができた。以上のように本願発明では、1入力端子XCINと出力端子XCOUTとの間、および/または入力端子XCINにつながる配線入力配線ラインと出力端子XCOUTにつながる配線出力配線ラインとの間に接地電源配線ラインアース線、グランド線または接地線を入れてシールドをする。2入力端子XCINと出力端子XCOUTとの間、および/または入力端子XCINにつながる配線と出力端子XCOUTにつながる配線全体を接地電源配線ラインで取り囲み包囲する。3入力端子XCINと出力端子XCOUTとの間にアース端子グランド端子、接地端子、Vss端子を設けて、それにつながる接地電源配線ラインで入力端子XCINにつながる配線入力配線ラインと出力端子XCOUTにつながる配線出力配線ラインとの間をサンドイッチ状にシールドする。これらにより、浮遊容量Cosを低減し、低CL化を実現でき、消費電力を低減できるさらに、上記説明したシールド線方式は、入出力間端子配線間の浮遊容量Cosの低減化以外にも、ノイズ耐性の強化および発振性能の向上にも有効である。図16に示すように、シールドを行うことにより、負性抵抗RLが大きくなり発振利得が約25向上している。さらに、図16に示すように、シールドを行うことにより、発振起動時間も約15短くなり発振性能が向上している。尚、上記のシールド方式をさらに高めるために、電極面積を小さくし、端子間隔入力端子XCINと接地線出力端子XCOUTとの間隔、あるいはそれにつながる配線間隔を大きくすることや、基板に比誘電率の小さい材料を用いることなども低CL化に有効である。尚、上記において主に水晶振動子を用いた発振回路について説明してきたが、水晶振動子の代わりに他の圧電振動子たとえばセラミック振動子などを用いる場合にも本発明のシールド線方式を適用できる。上述した本発明の発振回路は、水晶振動子や他の圧電振動子を使用した発振器や電子機器に用いられる発振回路のすべてに搭載して適用できる。たとえば、時計、携帯電話、携帯端末、ノートパソコン等の電池駆動の電子機器である。さらには省エネや省電力化を要求されている車載用電子機器、テレビ冷蔵庫エアコン等の家電製品など広範な電子機器にも適用できる。