セラミックからなる基材層と、該基材層の一方の面に積層され、複数の電子部品を実装するための表面電極が形成してある表面電極層と、前記基材層の他方の面に積層され、他の基板と接続するための外部電極が形成してある外部電極層とを備える多層セラミック基板において、前記表面電極層の前記表面電極が形成してある面と、前記外部電極層の前記外部電極が形成してある面との少なくとも一方に、溝部が形成され、該溝部は、前記多層セラミック基板の外周辺の対向する二辺間を渡るように形成されていることを特徴とする多層セラミック基板。前記表面電極層の前記表面電極が形成してある面と、前記外部電極層の前記外部電極が形成してある面との少なくとも一方に、前記溝部として、第1溝部と、該第1溝部と直交する第2溝部とが形成されていることを特徴とする請求項1に記載の多層セラミック基板。前記溝部に樹脂が充填してあることを特徴とする請求項1又は2に記載の多層セラミック基板。セラミックからなる基材層と、該基材層の一方の面に積層され、複数の電子部品を実装するための表面電極が形成してある表面電極層と、前記基材層の他方の面に積層され、他の基板と接続するための外部電極が形成してある外部電極層とを備える多層セラミック基板において、前記表面電極層の前記表面電極が形成してある面と、前記外部電極層の前記外部電極が形成してある面との少なくとも一方に、第3溝部と第4溝部とが形成され、前記第3溝部が、前記多層セラミック基板の外周辺から形成され、前記第4溝部が、前記第3溝部が形成された前記多層セラミック基板の外周辺と対向する前記多層セラミック基板の外周辺から形成されていることを特徴とする多層セラミック基板。前記第3溝部が前記表面電極層の前記表面電極が形成してある面に形成され、前記第4溝部が前記外部電極層の前記外部電極が形成してある面に形成されていることを特徴とする請求項4に記載の多層セラミック基板。一対の前記第3溝部及び前記第4溝部が、前記表面電極層の前記表面電極が形成してある面、又は前記外部電極層の前記外部電極が形成してある面に複数形成されていることを特徴とする請求項4又は5に記載の多層セラミック基板。前記第3溝部及び前記第4溝部に樹脂が充填してあることを特徴とする請求項4乃至6のいずれか一項に記載の多層セラミック基板。前記基材層は、フェライトセラミックからなることを特徴とする請求項1乃至7のいずれか一項に記載の多層セラミック基板。多層セラミック基板は、実装基板に実装した状態で用いられる。しかし、実装基板は、多層セラミック基板より柔らかい樹脂基板等であることが多く、撓み、反り等の変形が多層セラミック基板に比べて生じやすい。実装基板に変形が生じた場合、実装基板に実装してある多層セラミック基板に応力が生じる。多層セラミック基板は、実装基板に比べて変形が小さいので、大きな応力が生じた場合、実装基板に実装する多層セラミック基板の一部が破損したり、多層セラミック基板自体が破損したりするという問題があった。また、生じた応力が、実装基板に実装する多層セラミック基板の一部が破損しない程度の応力であっても、多層セラミック基板は変形が小さいので、多層セラミック基板の内部に応力が生じやすく、多層セラミック基板の電気特性が大きく変動するという問題があった。特に、基材層がフェライトセラミックからなる多層セラミック基板の場合、内部に応力が生じた場合には多層セラミック基板の電気特性が大きく変動する。本発明は斯かる事情に鑑みてなされたものであり、応力が生じた場合であっても破損することがなく、電気特性の変動を抑えることができる多層セラミック基板を提供することを目的とする。上記目的を達成するために第1発明に係る多層セラミック基板は、セラミックからなる基材層と、該基材層の一方の面に積層され、複数の電子部品を実装するための表面電極が形成してある表面電極層と、前記基材層の他方の面に積層され、他の基板と接続するための外部電極が形成してある外部電極層とを備える多層セラミック基板において、前記表面電極層の前記表面電極が形成してある面と、前記外部電極層の前記外部電極が形成してある面との少なくとも一方に、溝部が形成され、該溝部は、前記多層セラミック基板の外周辺の対向する二辺間を渡るように形成されている。第1発明では、表面電極層の表面電極が形成してある面と、外部電極層の外部電極が形成してある面との少なくとも一方に、溝部が形成され、溝部は、多層セラミック基板の外周辺の対向する二辺間を渡るように形成されているので、溝部の長手方向に対して直交する方向に多層セラミック基板を変形しやすくすることができる。多層セラミック基板を変形しやすくすることで、多層セラミック基板に応力が生じた場合の破損を防ぎ、多層セラミック基板の内部に生じる応力を緩和して、多層セラミック基板の電気特性の変動を抑えることができる。また、第2発明に係る多層セラミック基板は、第1発明において、前記表面電極層の前記表面電極が形成してある面と、前記外部電極層の前記外部電極が形成してある面との少なくとも一方に、前記溝部として、第1溝部と、該第1溝部と直交する第2溝部とが形成されている。第2発明では、表面電極層の表面電極が形成してある面と、外部電極層の外部電極が形成してある面との少なくとも一方に、溝部として、第1溝部と、第1溝部と直交する第2溝部とが形成されているので、直交する二方向に多層セラミック基板を変形しやすくすることができる。また、第3発明に係る多層セラミック基板は、第1又は第2発明において、前記溝部に樹脂が充填してある。第3発明では、溝部に樹脂が充填してあるので、溝部に樹脂を充填していない場合に比べて、多層セラミック基板の内部に生じる応力を緩和することができ、多層セラミック基板の電気特性の変動を抑えることができる。上記目的を達成するために第4発明に係る多層セラミック基板は、セラミックからなる基材層と、該基材層の一方の面に積層され、複数の電子部品を実装するための表面電極が形成してある表面電極層と、前記基材層の他方の面に積層され、他の基板と接続するための外部電極が形成してある外部電極層とを備える多層セラミック基板において、前記表面電極層の前記表面電極が形成してある面と、前記外部電極層の前記外部電極が形成してある面との少なくとも一方に、第3溝部と第4溝部とが形成され、前記第3溝部が、前記多層セラミック基板の外周辺から形成され、前記第4溝部が、前記第3溝部が形成された前記多層セラミック基板の外周辺と対向する前記多層セラミック基板の外周辺から形成されている。第4発明では、表面電極層の表面電極が形成してある面と、外部電極層の外部電極が形成してある面との少なくとも一方に、第3溝部と第4溝部とが形成され、第3溝部が、多層セラミック基板の外周辺から形成され、第4溝部が、第3溝部が形成された多層セラミック基板の外周辺と対向する多層セラミック基板の外周辺から形成されているので、多層セラミック基板の外周辺の対向する二辺間を渡る直線上に、第3溝部及び第4溝部が形成され、第3溝部及び第4溝部の長手方向に対して直交する方向に多層セラミック基板を変形しやすくすることができる。多層セラミック基板を変形しやすくすることで、多層セラミック基板に応力が生じた場合の破損を防ぎ、多層セラミック基板の内部に生じる応力を緩和して、多層セラミック基板の電気特性の変動を抑えることができる。また、第5発明に係る多層セラミック基板は、第4発明において、前記第3溝部が前記表面電極層の前記表面電極が形成してある面に形成され、前記第4溝部が前記外部電極層の前記外部電極が形成してある面に形成されている。第5発明では、第3溝部が表面電極層の表面電極が形成してある面に形成され、第4溝部が外部電極層の外部電極が形成してある面に形成されており、同じ面には形成されていない。多層セラミック基板の同じ面に第3溝部と第4溝部とが形成されていない場合であっても、多層セラミック基板に応力が生じた場合の破損を防ぎ、多層セラミック基板の内部に生じる応力を緩和して、多層セラミック基板の電気特性の変動を抑えることができる。また、第6発明に係る多層セラミック基板は、第4又は第5発明において、一対の前記第3溝部及び前記第4溝部が、前記表面電極層の前記表面電極が形成してある面、又は前記外部電極層の前記外部電極が形成してある面に複数形成されている。第6発明では、一対の第3溝部及び第4溝部が、表面電極層の表面電極が形成してある面、又は外部電極層の外部電極が形成してある面に複数形成されているので、多層セラミック基板の内部に生じる応力をより緩和して、多層セラミック基板の電気特性の変動を抑えることができる。また、第7発明に係る多層セラミック基板は、第4乃至第6発明のいずれか一つにおいて、前記第3溝部及び前記第4溝部に樹脂が充填してある。第7発明では、溝部に樹脂を充填していない場合に比べて、多層セラミック基板の内部に生じる応力を緩和することができ、多層セラミック基板の電気特性の変動を抑えることができる。また、第8発明に係る多層セラミック基板は、第1乃至第7発明のいずれか一つにおいて、前記基材層は、フェライトセラミックからなる。第8発明では、基材層にフェライトセラミックを用いる場合であっても、多層セラミック基板の内部に生じる応力を緩和することができ、多層セラミック基板の電気特性の変動を抑えることができる。上記構成によれば、表面電極層の表面電極が形成してある面、又は外部電極層の外部電極が形成してある面に、少なくとも一つの溝部が形成され、溝部は、多層セラミック基板の外周辺の対向する二辺間を渡るように形成されているので、溝部の長手方向に対して直交する方向に多層セラミック基板を変形しやすくすることができる。多層セラミック基板を変形しやすくすることで、多層セラミック基板に応力が生じた場合の破損を防ぎ、多層セラミック基板の内部に生じる応力を緩和して、多層セラミック基板の電気特性の変動を抑えることができる。また、上記別の構成によれば、表面電極層の表面電極が形成してある面、又は外部電極層の外部電極が形成してある面に、第3溝部と第4溝部とが形成され、第3溝部が、多層セラミック基板の外周辺から形成され、第4溝部が、第3溝部が形成された多層セラミック基板の外周辺と対向する多層セラミック基板の外周辺から形成されているので、多層セラミック基板の外周辺の対向する二辺間を渡る直線上に、第3溝部及び第4溝部が形成され、第3溝部及び第4溝部の長手方向に対して直交する方向に多層セラミック基板を変形しやすくすることができる。多層セラミック基板を変形しやすくすることで、多層セラミック基板に応力が生じた場合の破損を防ぎ、多層セラミック基板の内部に生じる応力を緩和して、多層セラミック基板の電気特性の変動を抑えることができる。以下、本発明の実施の形態について、図面を参照しながら詳細に説明する。実施の形態1図1は、本発明の実施の形態1に係る多層セラミック基板の構成を示す概略図である。図1に示すように、多層セラミック基板10は、セラミックからなる基材層1、基材層1の上面一方の面に積層され、複数の電子部品40、50を実装するための表面電極20が形成してある表面電極層2、基材層1の下面他方の面に積層され、図示していない実装基板他の基板と接続するための外部電極30が形成してある外部電極層3を備えている。さらに、多層セラミック基板10は、外部電極層3の外部電極30が形成してある面多層セラミック基板10の下面に、溝部4が形成されている。図2は、本発明の実施の形態1に係る多層セラミック基板10の下面に形成してある溝部4の構成を示す平面図である。図2に示すように、溝部4は、多層セラミック基板10の外周辺の対向する二辺間を渡るように形成されている。つまり、多層セラミック基板10の下面には、多層セラミック基板10の両端に渡る溝部4が形成されている。多層セラミック基板10の下面に溝部4を形成してあることで、溝部4の長手方向に対して直交する方向に多層セラミック基板10を変形しやすくすることができる。なお、多層セラミック基板10の下面に形成した溝部4は、外部電極30、内部導体膜等の配置により幅及び深さが制限される。次に、多層セラミック基板10の製造方法について説明する。まず、基材層1となるセラミックグリーンシートを形成する。基材層1を構成するフェライトセラミックの原料粉末として、酸化第二鉄Fe2O3、酸化亜鉛ZnO、酸化ニッケルNiO及び酸化銅CuOを所定の比率で調合することで、例えば1MHzでの比透磁率が150となるフェライトセラミックを得ることができる。フェライトセラミックの原料粉末に、バインダ、可塑剤、湿潤剤、分散剤等を加えてスラリー化し、シート状に成形してセラミックグリーンシートを形成する。次に、特定のセラミックグリーンシートに貫通孔を形成し、貫通孔に導電性ペーストを充填することで、未焼結の層間接続導体が形成され、特定のセラミックグリーンシート上に導電性ペーストを印刷することで、未焼結の内部導体膜及び表面導体膜が形成される。内部導体膜、表面導体膜及び層間接続導体を形成する導電性ペーストには、導電性金属として、銀又は銀/パラジウムが主成分として含まれていることが好ましい。また、表面電極層2も、セラミックグリーンシートに貫通孔を形成し、貫通孔に導電性ペーストを充填することで、未焼結の層間接続導体が形成され、セラミックグリーンシート上に導電性ペーストを印刷することで、未焼結の表面電極が形成される。さらに、外部電極層3も、セラミックグリーンシートに貫通孔を形成し、貫通孔に導電性ペーストを充填することで、未焼結の層間接続導体が形成され、セラミックグリーンシート上に導電性ペーストを印刷することで、未焼結の外部電極が形成される。次に、所定の枚数のセラミックグリーンシートを所定の順序で積層して基材層1を形成し、基材層1の上面一方の面に表面電極層2、基材層1の下面他方の面に外部電極層3をそれぞれ積層した後に、圧着することで未焼結状態の多層セラミック基板10を形成する。なお、セラミックグリーンシートを積層して未焼結状態の多層セラミック基板10を形成した後に、多層セラミック基板10の下面に溝部4を形成しても、セラミックグリーンシートを積層する前に外部電極層3の下面外部電極30を形成してある面に溝部4を形成しておいても良い。未焼結状態の多層セラミック基板10をオーブン等で焼成することで、焼結状態の多層セラミック基板10を形成することができる。焼結状態の多層セラミック基板10の表面電極20及び外部電極30にめっき処理を行う。具体的に、めっき処理としては、ニッケルめっき膜、金めっき膜の順に処理する。めっき処理後の表面電極20には、ハンダ等により電子部品40、50が接合され、多層セラミック基板10に電子部品40、50が実装される。なお、集合基板を分断して複数の多層セラミック基板10を形成する場合、焼成前の集合基板に分割溝を形成しておき、焼成後の集合基板を分割溝で分断することで複数の多層セラミック基板10を形成しても良いし、焼成前の集合基板を分断して複数の未焼結状態の多層セラミック基板10を形成しても良い。なお、基材層1を構成するフェライトセラミックは、Fe-Ni-Zn-Cu系、及びFe-Zn-Cu系の組成に限定されるものではなく、例えば、Fe-Mn-Zn系等の組成であっても良い。また、基材層1を構成する材料は、セラミック系の材料であれば、フェライトセラミックに限定されるものではない。多層セラミック基板10の下面に形成してある溝部4は、図2に示すように矩形に限定されるものではなく、溝部4が、多層セラミック基板10の外周辺の対向する二辺間を渡るように形成されていれば何れの形状であっても良い。図3乃至図5は、本発明の実施の形態1に係る多層セラミック基板10の下面に形成してある溝部4の別の構成を示す平面図である。図3に示す溝部4aは、多層セラミック基板10の外周辺の対向する二辺近傍の形状が、外部電極30の略2個分広くなったH字形状である。また、図4に示す溝部4bは、図2に示す溝部4の矩形の途中に外部電極30の略2個分広くなった部分を2箇所設けてある形状である。さらに、図5に示す溝部4cは、図2に示す溝部4の矩形の途中に外部電極30の略4個分広くなった部分を1箇所設けてある形状である。また、多層セラミック基板10の下面に形成する溝部4は、図2に示すように多層セラミック基板10の下面に1つ形成してある場合に限定されるものではなく、複数形成してある場合であっても良い。図6は、本発明の実施の形態1に係る多層セラミック基板10の下面に形成してある複数の溝部の構成を示す平面図である。図6に示すように、多層セラミック基板10の下面には、溝部第1溝部4dと、該溝部4dと直交する溝部第2溝部4eとが形成されている。さらに、溝部4d及び溝部4eは、多層セラミック基板10の外周辺の対向する二辺間を渡るようにそれぞれ形成されている。そのため、図6に示す多層セラミック基板10は、直交する二方向に多層セラミック基板10を変形しやすくすることができる。次に、多層セラミック基板10の内部に応力が生じることで、多層セラミック基板10の電気特性が変動することについて説明する。具体的に、コイル導体の幅が200μm、コイル導体の巻数が8巻、コイル導体の全長が30mm、コイル電極の厚みが10μmであるコイルを3×3mmの多層セラミック基板10の内部に形成し、コイルを形成した多層セラミック基板10を実装基板樹脂基板に実装してDC-DCコンバータ回路を構成している。DC-DCコンバータ回路を構成している実装基板に、500gfの加重を印加するか否かで、1mAから100mAの範囲で出力電流を変化させた場合の最大電圧変換効率の差を測定する。図2乃至図6に示すように、下面に溝部4、4a~4eを形成してある多層セラミック基板10を実装基板に実装して構成したDC-DCコンバータ回路について測定した最大電圧変換効率の差を、表1に示す。なお、表1では、最大電圧変換効率の差を割合で表している。表1には、比較する対象として、従来の多層セラミック基板を実装基板に実装して構成したDC-DCコンバータ回路について測定した最大電圧変換効率の差も示してある。従来例1は、図12に示すように、溝部を形成していない多層セラミック基板100を実装基板に実装して構成したDC-DCコンバータ回路について測定した最大電圧変換効率の差を示している。また、従来例2は、下面の中央部に溝部を形成した多層セラミック基板を実装基板に実装して構成したDC-DCコンバータ回路について測定した最大電圧変換効率の差を示している。図7は、下面の中央部に溝部を形成した従来の多層セラミック基板の外部電極の配置を示す平面図である。図7に示すように、多層セラミック基板200の下面には、外部電極201に囲まれるように、中央部に溝部202が形成されている。つまり、溝部202は、多層セラミック基板200の外周辺と接することのない、キャビティ形状である。表1に示すように、下面に溝部4、4a~4eを形成してある多層セラミック基板10は、従来例1及び従来例2に比べて、最大電圧変換効率の差が改善していることが分かる。具体的に、図2に示すように多層セラミック基板10の下面に矩形状の溝部4を形成してある場合、従来例1のように多層セラミック基板の下面に溝部を形成していない場合に比べて、最大電圧変換効率の差が0.4改善している。また、多層セラミック基板10の下面に形成する溝部を、図3乃至図5に示す溝部4a~4cのように面積を広げた場合、図6に示す溝部4d、4eのように複数の溝部を形成する場合等には、最大電圧変換効率の差がさらに改善していることが分かる。以上のように、本発明の実施の形態1に係る多層セラミック基板10は、多層セラミック基板10の下面に、少なくとも一つの溝部4が形成され、溝部4は、多層セラミック基板10の外周辺の対向する二辺間を渡るように形成されているので、溝部4の長手方向に対して直交する方向に多層セラミック基板10を変形しやすくすることができる。多層セラミック基板10を変形しやすくすることで、多層セラミック基板10に応力が生じた場合の破損を防ぎ、多層セラミック基板10の内部に生じる応力を緩和して、多層セラミック基板10の電気特性の変動を抑えることができる。なお、多層セラミック基板10の下面に、溝部4を形成する場合に限定されるものではなく、表面電極層2の表面電極20が形成してある面多層セラミック基板10の上面に、溝部4を形成しても良い。溝部4を多層セラミック基板10の上面に形成する場合でも、溝部4を多層セラミック基板10の下面に形成する場合と同様に、多層セラミック基板10が変形しやすくなり、多層セラミック基板10に応力が生じた場合の破損を防ぎ、多層セラミック基板10の内部に生じる応力を緩和して、多層セラミック基板10の電気特性の変動を抑えることができる。また、溝部4は同一方向に複数形成されていても良い。複数の溝部4が形成される場合、それぞれの溝部4の幅及び深さは同一であっても良いし、異なっていても良い。実施の形態2図8は、本発明の実施の形態2に係る多層セラミック基板の構成を示す概略図である。図8に示すように、多層セラミック基板11は、溝部4に樹脂41が充填してある以外は、図1に示す多層セラミック基板10と同じ構成であるため、同じ構成要素には同じ符号を付して詳細な説明を省略する。また、多層セラミック基板11の製造方法も、ディスペンス、真空印刷等の方法を用いて溝部4に樹脂41を充填する以外は、本発明の実施の形態1に係る多層セラミック基板10の製造方法と同じ方法であるため、詳細な説明は省略する。なお、溝部4に充填する樹脂41は、例えばエポキシ樹脂である。次に、多層セラミック基板11の内部に応力が生じることで、多層セラミック基板11の電気特性が変動することについて説明する。具体的には本発明の実施の形態1に係る多層セラミック基板10と同様に、コイル導体の幅が200μm、コイル導体の巻数が8巻、コイル導体の全長が30mm、コイル電極の厚みが10μmであるコイルを3×3mmの多層セラミック基板11の内部に形成し、コイルを形成した多層セラミック基板11を実装基板樹脂基板に実装してDC-DCコンバータ回路を構成している。DC-DCコンバータ回路を構成している実装基板に、500gfの加重を印加するか否かで、1mAから100mAの範囲で出力電流を変化させた場合の最大電圧変換効率の差を測定する。図2乃至図6に示した多層セラミック基板10の下面に形成してある溝部4、4a~4eに樹脂41を充填した多層セラミック基板を本発明の実施の形態2に係る多層セラミック基板11とし、該多層セラミック基板11を実装基板に実装して構成したDC-DCコンバータ回路について測定した最大電圧変換効率の差を、表2に示す。なお、表2においても、最大電圧変換効率の差を割合で表している。表2には、比較する対象として、従来の多層セラミック基板を実装基板に実装して構成したDC-DCコンバータ回路について測定した最大電圧変換効率の差も示してある。従来例1は、図12に示すように、溝部を形成していない多層セラミック基板100を実装基板に実装して構成したDC-DCコンバータ回路について測定した最大電圧変換効率の差を示している。また、従来例2は、図7に示すように、下面の中央部に溝部202を形成し、形成した溝部202に樹脂を充填した多層セラミック基板200を実装基板に実装して構成したDC-DCコンバータ回路について測定した最大電圧変換効率の差を示している。表2に示すように、多層セラミック基板11の下面に形成してある溝部4、4a~4eに樹脂41を充填した場合は、溝部4、4a~4eに樹脂41を充填していない場合と比べて最大電圧変換効率の差が改善していることが分かる。具体的に、図2に示すように多層セラミック基板11の下面に形成してある矩形状の溝部4に樹脂41を充填した場合、溝部4に樹脂41を充填していない場合と比べて最大電圧変換効率の差が0.1改善している。以上のように、本発明の実施の形態2に係る多層セラミック基板11は、多層セラミック基板11の下面に形成してある溝部4に樹脂41を充填してあるので、溝部4に樹脂41を充填していない場合に比べて、多層セラミック基板11の内部に生じる応力を緩和することができ、多層セラミック基板11の電気特性の変動を抑えることができる。なお、多層セラミック基板11の下面に、溝部4を形成する場合に限定されるものではなく、多層セラミック基板11の上面に、溝部4を形成しても良い。実施の形態3図9は、本発明の実施の形態3に係る多層セラミック基板の下面に形成してある第3溝部及び第4溝部の構成を示す平面図である。図9に示すように、多層セラミック基板12は、外部電極層3の外部電極30が形成してある面多層セラミック基板12の下面に、第3溝部4fと第4溝部4gとが形成され、第3溝部4fが、多層セラミック基板12の外周辺から形成され、第4溝部4gが、第3溝部4fが形成された多層セラミック基板12の外周辺と対向する多層セラミック基板12の外周辺から形成されている。つまり、第3溝部4f及び第4溝部4gは、多層セラミック基板12の下面に、多層セラミック基板12の外周辺の対向する二辺間を渡る直線上に形成されている。多層セラミック基板12の下面に第3溝部4f及び第4溝部4gを形成することで、溝部4f、4gの長手方向に対して直交する方向に多層セラミック基板12を変形しやすくすることができる。なお、第3溝部4f及び第4溝部4gの長さの合計が、多層セラミック基板12の外周辺の対向する二辺間を渡る直線の長さの1/3以上であることが好ましい。多層セラミック基板12は、下面に第3溝部4fと第4溝部4gとが形成されている以外は、図2に示す多層セラミック基板10と同じ構成であるため、同じ構成要素には同じ符号を付して詳細な説明を省略する。また、多層セラミック基板12の製造方法も、第3溝部4fと第4溝部4gとを形成する以外は、本発明の実施の形態1に係る多層セラミック基板10の製造方法と同じ方法であるため、詳細な説明は省略する。さらに、多層セラミック基板12を実装基板に実装して構成したDC-DCコンバータ回路について測定した最大電圧変換効率の差は、図2に示すように多層セラミック基板10の下面に矩形状の溝部4を形成した場合と溝部4f、4gの形状が近いため、同じ程度の最大電圧変換効率の差となる。以上のように、本発明の実施の形態2に係る多層セラミック基板12は、多層セラミック基板12の下面同じ面に、第3溝部4fと第4溝部4gとが形成され、第3溝部4fが、多層セラミック基板12の外周辺から形成され、第4溝部4gが第3溝部4fが形成された多層セラミック基板12の外周辺と対向する多層セラミック基板12の外周辺から形成されているので、多層セラミック基板12の下面に、多層セラミック基板12の外周辺の対向する二辺間を渡る直線上に、第3溝部4f及び第4溝部4gを形成して、第3溝部4f及び第4溝部4gの長手方向に対して直交する方向に多層セラミック基板12を変形しやすくすることができる。多層セラミック基板12を変形しやすくすることで、多層セラミック基板12に応力が生じた場合の破損を防ぎ、多層セラミック基板12の内部に生じる応力を緩和して、多層セラミック基板12の電気特性の変動を抑えることができる。なお、多層セラミック基板12の下面に、第3溝部4f及び第4溝部4gを形成する場合に限定されるものではなく、多層セラミック基板12の上面に、第3溝部4f及び第4溝部4gを形成しても良い。また、一対の第3溝部4f及び第4溝部4gが、多層セラミック基板12の上面又は多層セラミック基板12の下面に1つ形成してある場合に限定されるものではなく、多層セラミック基板12の上面又は多層セラミック基板12の下面に複数形成してある場合であっても良い。複数の溝部4が形成してある場合、それぞれの溝部4の幅及び深さは同一であっても良いし、異なっていても良い。さらに、第3溝部4f及び第4溝部4gは、多層セラミック基板12の上面又は多層セラミック基板12の下面のいずれか一面に形成されている場合に限定されるものではなく、第3溝部4fが多層セラミック基板12の上面に形成され、第4溝部4gが多層セラミック基板12の下面に形成されている場合であっても良い。図10は、本発明の実施の形態3に係る多層セラミック基板12の上面に形成してある第3溝部4f及び下面に形成してある第4溝部4gの構成を示す平面図である。図10に示す多層セラミック基板12は、図10aに示すように多層セラミック基板12の上面に第3溝部4fが形成され、図10bに示すように多層セラミック基板12の下面に第4溝部4gが形成されており、多層セラミック基板12の同じ面に第3溝部4fと第4溝部4gとが形成されていない。同じ面例えば、多層セラミック基板12の下面に第3溝部4fと第4溝部4gとが形成されていない場合であっても、同じ面に第3溝部4fと第4溝部4gとが形成されている場合と同様に、多層セラミック基板12に応力が生じた場合の破損を防ぎ、多層セラミック基板12の内部に生じる応力を緩和して、多層セラミック基板12の電気特性の変動を抑えることができる。