マトリクス状に配置された複数の発光画素を有する表示装置であって、発光画素行ごとに配置された第1走査線と、発光画素行ごとに配置された、前記第1走査線と異なる第2走査線と、発光画素列ごとに配置されたデータ線とを備え、前記複数の発光画素のそれぞれは、第1電極と第2電極とを有し、前記第1電極が前記データ線に接続され、前記第1電極から前記第2電極への方向のみに電流を流す単方向制御素子と、第1容量電極と第2容量電極とを有し、前記第1容量電極が前記第2電極に接続され、前記第2容量電極が前記第1走査線に接続され、前記データ線から印加されたデータ電圧を保持する保持容量素子と、第1発光電極と第2発光電極とを有し、前記第1発光電極が前記第1容量電極に接続され、前記第2発光電極が前記第2走査線に接続された電流駆動型の発光素子とを備える表示装置。前記単方向制御素子は、ダイオード素子である請求項1に記載の表示装置。前記第2走査線の抵抗率は、前記第1走査線の抵抗率よりも高い請求項1に記載の表示装置。さらに、前記第2容量電極の電位と前記第2発光電極の電位とを、それぞれ、前記第1走査線及び前記第2走査線を介して、独立に制御する走査線制御部を備える請求項1に記載の表示装置。前記走査線制御部は、前記保持容量素子に前記データ電圧を書き込む場合には、前記第1走査線の電位を基準電位に設定し、前記発光素子に前記保持容量素子からの放電電流を流して前記発光素子を発光させる場合には、前記第1走査線の電位を、前記基準電位に対して前記発光素子の閾値電圧よりも小さい電圧分だけ高い電位に設定し、かつ、前記第2走査線の電位を、前記基準電位に設定する請求項4に記載の表示装置。前記保持容量素子に前記データ電圧を書き込む場合には、前記データ線の電位を制御するデータ線制御部及び前記走査線制御部は、前記データ線、前記単方向制御素子、前記保持容量素子、前記第1走査線という第1信号経路で電流を流し、前記発光素子を発光させる場合には、前記走査線制御部は、前記保持容量素子、前記発光素子、前記第2走査線という第2信号経路で電流を流し、前記第1信号経路の抵抗成分は、前記第2信号経路の抵抗成分よりも低い請求項5に記載の表示装置。前記保持容量素子に前記データ電圧を書き込む時間は、前記保持容量素子が前記データ電圧に対応する電荷を放電する時間よりも短い請求項4に記載の表示装置。前記発光素子を発光させる場合に前記第1走査線に設定される電位と前記基準電位との電位差は、前記データ電圧の最大値以上である請求項5に記載の表示装置。前記発光素子は、有機EL素子である請求項1~8のうちいずれか1項に記載の表示装置。前記発光素子は、無機EL素子である請求項1~8のうちいずれか1項に記載の表示装置。マトリクス状に配置された複数の発光画素を有する表示部と、発光画素行ごとに配置された第1走査線と、発光画素行ごとに配置された、前記第1走査線と異なる第2走査線と、発光画素列ごとに配置されたデータ線とを備え、前記複数の発光画素のそれぞれが、第1電極と第2電極とを有し、前記第1電極が前記データ線に接続され、前記第1電極から前記第2電極への方向のみに電流を流す単方向制御素子と、第1容量電極と第2容量電極とを有し、前記第1容量電極が前記第2電極に接続され、前記第2容量電極が前記第1走査線に接続された保持容量素子と、第1発光電極と第2発光電極とを有し、前記第1発光電極が前記第1容量電極に接続され、前記第2発光電極が前記第2走査線に接続された電流駆動型の発光素子とを有する、表示装置の駆動方法であって、前記第1走査線の電位を基準電位に設定することにより、前記保持容量素子にデータ電圧を書き込む書き込みステップと、前記書き込みステップの後、前記第1走査線の電位を、前記基準電位に対して前記発光素子の閾値電圧よりも小さい電圧分だけ高い電位に設定し、かつ、前記第2走査線の電位を前記基準電位に設定することにより、前記発光素子に前記保持容量素子からの放電電流を流して前記発光素子を発光させる発光ステップとを含む表示装置の駆動方法。しかしながら、前述したパッシブマトリクス型表示装置では、有機EL素子614の閾値電圧を考慮したデータ電圧を設定する必要がある。つまり、有機EL素子614の閾値電圧分だけデータ電圧を大きく設定しなければならない。そうすると、コンデンサ615の両端に印加する電位差Vが大きくなり、CV2C:静電容量で表される静電エネルギーロスが増大し、表示効率が低下する。静電エネルギーロスを小さくするために発光時間を短くすると発光輝度が低下する。つまり、高輝度で、かつ、エネルギーロスの少ないパッシブマトリクス方式の表示装置が実現されない。さらに、データ電圧を大きく設定すると、コンデンサ615へのデータ電圧の書き込み時間が長くなる。このため、ライン数の多い、例えば4k×2kの解像度の高精細ディスプレイの実現が困難となる。本発明は、上記課題に鑑みてなされたものであり、保持容量素子の両端に印加する電位差を大きくせずに高輝度が確保され、かつ、低損失なパッシブマトリクス型の表示装置及びその駆動方法を提供することを目的とする。上記課題を解決するために、本発明の一態様に係る表示装置は、マトリクス状に配置された複数の発光画素を有する表示装置であって、発光画素行ごとに配置された第1走査線と、発光画素行ごとに配置された、前記第1走査線と異なる第2走査線と、発光画素列ごとに配置されたデータ線とを備え、前記複数の発光画素のそれぞれは、第1電極と第2電極とを有し、前記第1電極が前記データ線に接続され、前記第1電極から前記第2電極への方向のみに電流を流す単方向制御素子と、第1容量電極と第2容量電極とを有し、前記第1容量電極が前記第2電極に接続され、前記第2容量電極が前記第1走査線に接続され、前記データ線から印加されたデータ電圧を保持する保持容量素子と、第1発光電極と第2発光電極とを有し、前記第1発光電極が前記第1容量電極に接続され、前記第2発光電極が前記第2走査線に接続された電流駆動型の発光素子とを備えることを特徴とする。上記構成によれば、発光素子の発光開始電圧である閾値電圧を考慮しないデータ電圧を保持容量素子に保持させることが可能となる。これにより、階調表現に必要な最小量の電荷を保持容量素子に充電すれば良いため、データ電圧を小さく設定できる。よって、静電エネルギーロスに起因した無効電力を大幅に低減することができる。また、前記単方向制御素子は、ダイオード素子であってもよい。これにより、薄膜トランジスタの製造プロセスを用いる必要がないので、安価かつ電気特性のばらつきの小さい画素回路が実現され、表示パネルの大型化にも有利である。また、前記第2走査線の抵抗率は、前記第1走査線の抵抗率よりも高いことが好ましい。この構成によれば、保持容量素子からの放電経路を構成する第2走査線の抵抗率が、保持容量素子への充電経路を構成する第1走査線の抵抗率よりも高いので、各経路の抵抗及び容量からなる時定数により決定されるデータ電圧の書き込み期間を相対的に短くし発光期間を長くすることができる。よって、高精細な表示パネルを提供でき、また、有機EL素子に流れる電流のピーク値を低くすることができるので、高効率な輝度制御を実行することが可能となる。また、さらに、前記第2容量電極の電位と前記第2発光電極の電位とを、それぞれ、前記第1走査線及び前記第2走査線を介して、独立に制御する走査線制御部を備えてもよい。これにより、保持容量素子に接続された第1走査線と発光素子に接続された第2走査線とを排他的に制御することにより、保持容量素子へのデータ電圧書き込み動作と、保持容量素子からの放電動作とを独立に制御できる。また、前記走査線制御部は、前記保持容量素子に前記データ電圧を書き込む場合には、前記第1走査線の電位を基準電位に設定し、前記発光素子に前記保持容量素子からの放電電流を流して前記発光素子を発光させる場合には、前記第1走査線の電位を、前記基準電位に対して前記発光素子の閾値電圧よりも小さい電圧分だけ高い電位に設定し、かつ、前記第2走査線の電位を、前記基準電位に設定することが好ましい。これにより、発光素子の発光開始電圧である閾値電圧を考慮しないデータ電圧をコンデンサに保持できる。このため、階調表現に必要な量の電荷を保持容量素子に充電すれば良いため、データ電圧を小さく設定できる。よって、無効電力を大幅に低減することができる。また、保持容量素子に接続された第1走査線と発光素子に接続された第2走査線とを排他的に制御することにより、コンデンサへのデータ電圧書き込み動作と、コンデンサからの放電動作とを独立に制御できる。これにより、書き込み期間を短縮化し発光期間を長期間化することが可能となるので、高精細な表示パネルを提供でき、また、有機EL素子に流れる電流のピーク値を低くすることができるので、高効率な輝度制御を実行することが可能となる。また、前記保持容量素子に前記データ電圧を書き込む場合には、前記データ線の電位を制御するデータ線制御部及び前記走査線制御部は、前記データ線、前記単方向制御素子、前記保持容量素子、前記第1走査線という第1信号経路で電流を流し、前記発光素子を発光させる場合には、前記走査線制御部は、前記保持容量素子、前記発光素子、前記第2走査線という第2信号経路で電流を流し、前記第1信号経路の抵抗成分は、前記第2信号経路の抵抗成分よりも低いことが好ましい。また、前記保持容量素子に前記データ電圧を書き込む時間は、前記保持容量素子が前記データ電圧に対応する電荷を放電する時間よりも短いことが好ましい。これにより、書き込み期間を短く設定し発光期間を長く設定できるので高精細な表示パネルを提供できる。また、発光期間における時定数を長くすることで、有機EL素子に流れる電流のピーク値を低くすることができるので、高効率な輝度制御を実行することが可能となる。また、前記発光素子を発光させる場合に前記第1走査線に設定される電位と前記基準電位との電位差は、前記データ電圧の最大値以上であることが好ましい。これにより、発光動作させている画素行の第1走査線には、データ電圧の最大値以上の電圧が印加されているので、当該画素行の保持容量素子への充電動作は起こらず、データ電圧の書き込み動作をさせている画素行のみに対して、保持容量素子の充電動作を実行することが可能となる。また、前記発光素子は、有機EL素子であってもよい。また、前記発光素子は、無機EL素子であってもよい。また、本発明は、このような特徴的な手段を備える表示装置として実現することができるだけでなく、表示装置に含まれる特徴的な手段をステップとする表示装置の駆動方法として実現することができる。本発明の表示装置及びその駆動方法によれば、階調表現に必要な量の電荷を充電すれば良いため、データ電圧を小さく設定できる。よって、無効電力を大幅に低減することができる。その結果、ディスプレイの消費電力を大幅に低減することができる。以下、本発明を実施するための形態について、図面を参照しながら説明する。<表示装置の構成>図1は、本発明の実施の形態に係る表示装置の機能ブロック図である。同図に記載された表示装置1は、ライン選択信号処理回路2と、データ線制御回路3と、走査線制御回路4と、発光線制御回路5と、画素部10とを備える。ライン選択信号処理回路2は、入力された映像信号に応じて、画素部10の画素ごとに発光させる階調を割り当て、データ線制御回路3、走査線制御回路4及び発光線制御回路5に制御信号を出力する。走査線制御回路4は画素部10に走査電圧を印加し、データ線制御回路3は画素部10にデータ電圧を印加し、発光線制御回路5は基準電位GNDに対応する発光制御電圧を印加する。以下、上述した表示装置1の構成要素について詳細に説明する。<画素部の構成>図2は、本発明の実施の形態に係る表示装置が有する画素部の回路構成図である。画素部10は、ディスプレイの画素数m×nに応じてマトリクス状に配置された複数の発光画素が配置された表示部である。図2には、画素部10の一部である、隣接する9つの発光画素の回路構成が示されている。図2に記載された画素部10は、隣接する9つの発光画素と、画素列ごとに配置されたデータ線DT1、DT2及びDT3と、画素行ごとに配置された走査線SC1、SC2及びSC3と、発光制御線SS1、SS2及びSS3とを備える。また、表示部である画素部10が有する発光画素は、全て同じ回路構成となっており、例えば、図2に記載された画素10Aは、有機EL素子13Aと、ダイオード11Aと、コンデンサ12Aとを備える発光画素である。また、画素10Dは、有機EL素子13Dと、ダイオード11Dと、コンデンサ12Dとを備える発光画素である。ここで、画素10Aの各構成要素及びそれらの接続状態を説明する。ダイオード11Aは、アノードである第1電極及びカソードである第2電極を有し、第1電極がデータ線DT1に接続され、第1電極から第2電極への方向のみに電流を流す単方向制御素子である。コンデンサ12Aは、第1容量電極及び第2容量電極を有し、第1容量電極がダイオード11Aの第2電極に接続され、第2容量電極が走査線SC1に接続され、データ線DT1から印加されたデータ電圧に対応した電荷を、ダイオード11Aを介して蓄積する保持容量素子である。また、コンデンサ12Aは、蓄積された電荷を、有機EL素子13Aを介して発光制御線SS1へ放電する。有機EL素子13Aは、アノードである第1発光電極及びカソードである第2発光電極を有し、第1発光電極がコンデンサ12Aの第1容量電極に接続され、第2発光電極が発光制御線SS1に接続され、コンデンサ12Aで保持されたデータ電圧に対応した電流が流れることにより発光する電流駆動型の発光素子である。走査線SC1は、1行目の画素行に配置され、走査線制御回路4から供給された正電圧パルス及び接地電圧パルスを、コンデンサ12Aの第2容量電極に印加する。走査線SC1~SCnは、表示部を画素行ごとに走査する第1走査線に相当する。発光制御線SS1は、1行目の画素行に配置され、発光線制御回路5から供給された接地電圧パルスを、有機EL素子13Aの第2発光電極に印加する。発光制御線SS1~SSnは、表示部を画素行ごとに走査する第2走査線に相当する。データ線DT1は、1行目の画素列に配置され、データ線制御回路3から供給されたデータ電圧を、ダイオード11Aの第1電極に印加する。上記回路構成により、データ線DT1が外部信号に連動したある階調のレベルV1となり、走査線SC1が基準電位であるLOWレベルGNDとなることで、コンデンサ12Aにはデータ線DT1から供給された電荷が蓄積される。その後、走査線SC1がHIGHレベル非選択電圧Vfとなることで、有機EL素子13Aのアノード電位が、V1Vfとなり、有機EL素子13Aの発光開始電圧を超えることで、コンデンサ12Aから有機EL素子13Aへ向かって所定の期間放電電流が流れる。この所定の期間は、放電経路におけるインピーダンスの大きさとコンデンサ12Aの容量値との積により調整可能である。つまり、走査線SC1のHIGHレベルと発光制御線SS1のLOWレベルとが排他的に印加されることにより、コンデンサ12Aの充放電が繰り返され、有機EL素子13Aの発光が連続的に行われる。なお、非選択電圧Vfとは、有機EL素子13Aの閾値電圧よりも小さい電圧である。また、有機EL素子の閾値電圧とは、当該有機EL素子の発光開始電圧である。なお、本実施の形態では、発光素子として有機EL素子を用いているが、当該発光素子は電流駆動型の発光素子であればよく、例えば、無機EL素子であってもよい。<走査線制御回路>次に、走査線制御回路4の構成について説明する。走査線制御回路4は、ライン選択信号処理回路2からの制御信号により、書き込み期間において発光画素行を選択するための走査信号を、走査線を介して画素部に出力する走査線制御部である。以下、画素10Aとの関係を中心に説明する。走査線制御回路4は、コンデンサ12Aにデータ電圧を書き込む場合には、走査線SC1の電位を接地電位に設定する。また、走査線制御回路4は、有機EL素子13Aにコンデンサ12Aからの放電電流を流して有機EL素子13Aを発光させる場合には、走査線SC1の電位を有機EL素子13Aの閾値電圧よりも小さい電圧Vfだけ高い電位に設定する。なお、この場合には、走査線SC1の電位をVfに設定すると同時に、発光線制御回路5は、発光制御線SS1の電位を接地電位に設定する。これにより、発光期間において、有機EL素子13Aにはデータ電圧に応じた所望の電流が流れる。図3は、本発明の実施の形態に係る表示装置が有する走査線制御回路の内部回路図である。走査線制御回路4は、画素行ごとに配置された走査線SC1~SCnに、それぞれ非選択電圧Vfまたは走査信号であるGND電圧パルスを供給するための2つのスイッチをライン毎に配置した回路構成となっている。画素行数がnである場合には、走査線制御回路4は、n本の走査線SC1~SCnを介して画素部10に接続されている。各走査線には、走査線制御回路4の信号に応じて、任意の順序で1ライン毎に走査線SC1~SCnに非選択電圧VfまたはGND電圧パルスを供給することが可能である。もちろん、走査線SC1、SC2、SCnという様に、行順次に走査電圧を印加することも可能であり、あるいは、全ての走査線に対し同時に非選択電圧VfまたはGND電圧パルスを供給することも可能である。非選択電圧またはGND電圧パルスを印加するタイミングについては、後述する。図3に記載された回路において、例えば、走査線SC1にGND電圧を印加し、その他の走査線に非選択電圧Vfを印加する場合には、走査線制御回路4は、スイッチSW41B及びスイッチSW42A、SW43A、SW4nAをON状態とし、スイッチSW41A及びスイッチSW42B、SW43B、SW4nBをOFF状態とする。<発光線制御回路>次に、発光線制御回路5の構成について説明する。発光線制御回路5は、ライン選択信号処理回路2からの制御信号により、発光期間において、選択された発光画素行に属する発光画素を発光させるための発光制御信号を、発光制御線を介して画素部に出力する走査線制御部である。以下、画素10Aとの関係について説明する。図4は、本発明の実施の形態に係る表示装置が有する発光線制御回路の内部回路図である。発光線制御回路5は、ライン毎に独立に、基準電位である接地電位を供給するか否かを切り替えるスイッチを持ち、ライン選択信号処理回路2からの制御信号により、発光期間において発光制御線SS1に接地電位を供給する。これにより、画素10Aに供給されたコンデンサ12Aの電荷が有機EL素子13Aを経由して放電する。<データ線制御回路>次に、データ線制御回路3について、画素10Aとの関係を中心に説明する。データ線制御回路3は、ライン選択信号処理回路2からの制御信号により、書き込み期間において走査線制御回路4から出力される走査信号に同期して、映像信号に対応したデータ信号を、データ線DT1を介してコンデンサ12Aに出力する。図5は、本発明の実施の形態に係る表示装置が有するデータ線制御回路の内部回路図である。データ線制御回路3も走査線制御回路4とほぼ同様の回路構成である。データ線制御回路3は、映像信号に応じた駆動信号により、画素部10の解像度に応じた画素列数m本のデータ線を同時に制御可能とするためのメモリ機能を有している。なお、図5に示された回路構成では、スイッチVHがオン状態となっている時間幅を制御することによりコンデンサ12Aに蓄積される電荷量を変化させることで、画素10Aに供給すべきデータ電圧が設定されている。しかし、本発明の表示装置1の有するデータ線制御回路3は、電源電圧VDTの印加時間を制御する構成でなくとも、電源電圧VDTからの出力電圧の大きさを制御することによりデータ電圧の大きさを設定する構成であってもよい。<ライン選択信号処理回路>ライン選択信号処理回路2は、発光線制御回路5の接地電圧パルスと走査線制御回路4の接地電圧パルスとを排他的に繰り返し出力させることにより、有機EL素子の発光輝度を制御する制御部として機能する。<表示装置の動作>以下、図2、図6、図7A及び図7Bを用いて、表示装置1の動作について述べる。図6は、本発明の実施の形態に係る表示装置の駆動タイミングチャートである。[書込み期間]書き込み期間における表示装置1は、入力された映像信号に基づき、各画素の有するコンデンサの初期電圧値を調整する。このため、走査線制御回路4は、走査線ごとに、非選択電圧Vfまたは、選択電圧であるGND電圧パルスを印加する。これにより、選択された走査線が接続された画素行に属する画素に対して、対応するデータ線からのデータ電圧が印加され、コンデンサの初期電圧値が制御される。このとき、初期電圧値は、データ線制御回路3の電圧に対し、ある時定数の遅れをもって上昇する。このときの時定数は書き込み期間に形成される信号経路における、抵抗成分とキャパシタ容量の積で表される。よって、データ線制御回路3が印加する電圧値と印加時間の関係式より、実際に初期電圧値を設定することが可能となる。上述した書き込み動作は、走査線の電位を基準電位に設定することにより、コンデンサにデータ電圧を書き込む書き込みステップに相当する。図6の駆動タイミングチャートは、例として、走査線SC1より行順次に走査した場合の、走査線SC1に接続された画素行に属する画素10A、及び、走査線SC2に接続された画素行に属する画素10Dについての動作を表している。同図において、V_12Aは、コンデンサ12Aの第1容量電極の電位を表し、I_13Aは、有機EL素子13Aの第1発光電極から第2発光電極へ流れる電流を表し、V_SC1は、走査線SC1の電位を表し、V_SS1は、発光制御線SS1の電位を表し、V_DT1は、データ線DT1の電位を表す。また、同様に、V_12Dは、コンデンサ12Dの第1容量電極の電位を表し、I_13Dは、有機EL素子13Dの第1発光電極から第2発光電極へ流れる電流を表し、V_SC2は、走査線SC2の電位を表し、V_SS2は、発光制御線SS2の電位を表し、V_DT2は、データ線DT2の電位を表す。また、ライン選択信号処理回路2による処理により、図6におけるフィールド期間t0~t3は、画素10Aの発光期間であり、図6におけるフィールド期間t3~t6は、画素10Aの非発光期間であるものと仮定している。また、画素10Aの属する画素行の次画素行に属する画素10Dの発光期間t1~t4及び非発光期間t4~t7は、それぞれ、画素10Aの発光期間及び非発光期間に対して、期間t0~t1:16μsec分だけ遅れた期間となる。時刻t0~時刻t1、時刻t3~時刻t4、及び、時刻t6~時刻t7では、走査線制御回路4は、走査線SC1に対し、走査信号である接地電圧を供給し、それ以外の非選択の走査線に非選択電圧Vfを供給する。まず、時刻t0において、走査線制御回路4は、走査線SC1に接地電圧パルスを供給し、その他の走査線には、非選択電圧Vfを供給する。次に、時刻t0~t1における所定の時刻において、データ線制御回路3は、データ線DT1の電圧をVDTとする。次に、時刻t1において、走査線SC1及びデータ線DT1が接続された画素10AのV_12Aは、V1となる。上記所定の時刻から時刻t1の間に、データ線DT1からコンデンサ12AへVDTが印加されることにより、上記所定の時刻から時刻t1の期間に相当する電荷がコンデンサ12Aに蓄積される。これに対し、次フレームの発光期間では、時刻t6から時刻t7の間、データ線DT1からコンデンサ12AへVDTが印加されることにより、時刻t6から時刻t7の期間に相当する電荷がコンデンサ12Aに蓄積される。データ線制御回路3は、書き込み期間16μsecにおけるコンデンサへのVDTの印加時間を制御することにより、フレームごと及び画素ごとのデータ電圧を設定する。なお、書き込み動作の開始タイミングは、時刻t0で開始する方法と、本実施の形態のように時刻t1で終了する方法がある。ここで、書き込み電位が低い場合には、当該電位の経時的低下を考慮すると、時刻t1で書き込みが終了するタイミングの方が、書込み完了から発光に移行する時間間隔が少ないため適している。また、時刻t3~時刻t4において、データ線制御回路3は、データ線DT1の電圧を接地電圧とする。よって、画素10AのV_12AはGNDとなり、画素10Aは、時刻t4~時刻t6の間オフ状態黒表示となる。以上の時刻t0~時刻t1、時刻t3~時刻t4、及び、時刻t6~時刻t7において、画素10Aの属する画素行に対する書き込み動作が実行される。次に、走査線制御回路4による、次の画素行に対する書き込み動作を説明する。時刻t1~時刻t2、時刻t4~時刻t5、及び、時刻t7~時刻t8では、走査線制御回路4は、走査線SC2に対し、走査信号である接地電圧を供給し、それ以外の非選択の走査線に非選択電圧Vfを供給する。まず、時刻t1において、走査線制御回路4は、走査線SC2に接地電圧パルスを供給し、その他の走査線に非選択電圧Vfを供給する。次に、時刻t1から時刻t2における所定の時刻において、データ線制御回路3は、データ線DT2の電圧をVDTとする。次に、時刻t2において、走査線SC2及びデータ線DT2が接続された画素10DのV_12Dは、V1となる。上記所定の時刻から時刻t2の間に、データ線DT2からコンデンサ12DへVDTが印加されることにより、上記所定の時刻から時刻t2の期間に相当する電荷がコンデンサ12Dに蓄積される。これに対し、次フレームの発光期間では、時刻t7から時刻t8の間、データ線DT2からコンデンサ12DへVDTが印加されることにより、時刻t7から時刻t8の期間に相当する電荷がコンデンサ12Dに蓄積される。また、時刻t4~時刻t5において、データ線制御回路3は、データ線DT2の電圧を接地電圧とする。よって、画素10DのV_12DはGNDとなり、画素10Dは、時刻t5~時刻t7の間オフ状態黒表示となる。以上の時刻t1~時刻t2、時刻t4~時刻t5、及び、時刻t7~時刻t8において、画素10Dの属する画素行に対する書き込み動作が実行される。上述した走査線制御回路4の動作は、発光画素行を選択するための走査信号である接地電圧パルスを、発光画素行ごとに配置された走査線を介してコンデンサの第1容量電極に出力するステップに相当する。また、上述したデータ線制御回路3の動作は、走査線制御回路4が出力した走査信号に同期して、コンデンサの初期充電量を制御するためのデータ信号を、発光画素列ごとに配置されたデータ線及びダイオードを経由してコンデンサに出力するステップに相当する。図7Aは、本発明の表示装置の有する画素への書き込み動作を説明する状態遷移図である。すなわち、データ線DT1にVDTが印加された場合、走査線SC1はLOWレベルGNDとなっているので、データ線DT1→ダイオード11A→コンデンサ12A→走査線SC1の順に電流が流れ、コンデンサ12Aが充電される。ここで、走査線SC1の配線抵抗をR1とする。このとき、コンデンサ12Aの充電電圧は、ダイオード11Aの順電圧降下を無視すると、V1となり、走査線SC1による書込み動作が終了する。図6における時刻t0~時刻t1の期間の次フィールドである時刻t3~時刻t4の期間においては、DT1の出力がゼロであるので、黒表示である。以上のように、所望の画素に対し走査線毎に書き込み動作を行うことで、フィールド毎に全画素に対して書き込み制御を行うことが可能となる。なお、データ電圧の最大値であるVdata_maxの値は、ダイオード11Aの順電圧降下Vf_11Aと許容無効電力仕様で決定される。具体的には、ディスプレイの仕様から決定される発光素子に必要な電流量Qと、許容無効電力P_maxとを決定する。無効電力P_max=Q×Vc_maxの関係式から、コンデンサの充電最大電圧Vc_maxが求まる。よって、Vdata_max=Vc_maxVf_11Aと設定することで、発光に必要な電圧のみを充放電するため、静電容量で消費される無効エネルギーを最小にすることができる。コンデンサ容量の最適値については、前述の計算式より、C_min=P_max/Vc_max/Vc_max[F]となるC_minを選べば良い。[発光期間]発光期間における表示装置1は、データ電圧に対応した放電電流により有機EL素子を発光させる。このため、発光線制御回路5は、発光制御線ごとに、基準電位を印加し、走査線制御回路4は、走査線ごとに、非選択電圧Vfを印加する。これにより、書き込み期間においてデータ電圧に対応した電荷が充電されたコンデンサから、有機EL素子に向けて放電がなされ、有機EL素子がデータ電圧に応じて発光する。このとき、コンデンサに充電された電圧は、ある時定数の遅れを伴い放電する。このときの時定数は、発光期間に形成される信号経路における、抵抗成分と静電容量との積で表される。上述した発光動作は、書き込み動作の後、走査線の電位を、基準電位に対して有機EL素子の閾値電圧よりも小さい電圧分だけ高い電位に設定し、かつ、発光制御線の電位を基準電位に設定することにより、有機EL素子にコンデンサからの放電電流を流して有機EL素子を発光させる発光ステップに相当する。まず、時刻t0~時刻t1の書き込み期間の後、時刻t1~時刻t3の期間において、発光線制御回路5は、発光制御線SS1の電位V_SS1を接地電位GNDに設定する。また、走査線制御回路4は、走査線SC1の電位V_SC1を非選択電位Vfに設定する。このとき、コンデンサ12Aの電位V_12Aは、V1Vfとなる。一方、有機EL素子13Aの第1発光電極の電位V_13Aは、有機EL素子13Aの閾値電圧に相当する電位となっているため、V_12A-V_13Aの電位差に相当する放電電流が有機EL素子13Aに流れ、有機EL素子13Aが発光する。上述した発光期間における画素10Aの発光電流の積算値は、コンデンサ12Aの電圧値に比例するため、画素10Aの発光輝度を制御することが可能となる。図7Bは、本発明の表示装置の有する画素への発光動作を説明する状態遷移図である。すなわち、データ線DT1はLOWレベルGNDとなり、走査線SC1はHIGHレベルVfとなり、発光制御線SS1はHIGHレベルGNDとなっているので、コンデンサ12A→有機EL素子13A→発光制御線SS1の順に電流が流れ、有機EL素子13Aが発光する。ここで、発光制御線SS1の配線抵抗をR2とする。その後、コンデンサ12Aの電位V_12Aが有機EL素子の電位V_13A以下になったときに、放電電流がゼロとなり、発光が終了する。図6では、発光時間は7msecとなっているが、この発光時間は本発光期間におけるコンデンサ12Aの放電経路における抵抗成分と静電容量との積であらわされる時定数によって決定される。本実施の形態においては、書き込み期間を可能な限り短く設定し、発光期間を可能な限り長く設定することで、高精細ディスプレイを効率よく輝度制御することが可能となるため、書き込み期間の時定数を小さく、発光期間の時定数を大きくすることが望ましい。効率よく輝度制御できる理由は、発光期間における時定数を長くすることで、有機EL素子に流れる電流のピーク値を低くすることができるからである。上記観点から、書き込み期間では、データ線制御回路3→データ線DT1→ダイオード11A→コンデンサ12A→走査線SC1→走査線制御回路4という第1信号経路で書き込み電流が流れ、発光期間では、コンデンサ12A→有機EL素子13A→発光制御線SS1→発光線制御回路5という第2信号経路で発光電流が流れるので、当該第1信号経路の抵抗成分は、当該第2信号経路の抵抗成分よりも低いことが好ましい。また、上述した信号経路における抵抗成分の関係を実現するため、発光制御線の配線抵抗成分R2は、走査線の配線抵抗成分R1よりも高いことが好ましく、全ての発光画素に上記関係を実現するためには、発光制御線の配線抵抗率は、走査線の配線抵抗率よりも高い、若しくは発光制御線の配線断面積が走査線の配線断面積よりも小さいことが好ましい。また、上記信号経路の時定数は、走査線及び発光制御線の配線抵抗のみにより決定されるものではなく、例えば、走査線制御回路4及び発光線制御回路5の有するスイッチのRC成分を利用することにより調整が可能である。例えば、図7Bにおいて、SW41Aの容量を大きくすることで、発光放電時の時定数を高めることが可能となる。つまり、放電時の時定数を高めるには、放電経路上の時定数を調整すればよい。より具体的には、図3において、SW4nA上側のRC成分を大きくし、SW4nB下側のRC成分を小さくすればよい。これを実現するためには、例えば、SW4nAのチャネル幅を小さくし、SW4nBのチャネル幅を大きくする。また、SW4nAにはPチャネルトランジスタを配置し、SW4nBにはNチャネルトランジスタを配置することによっても、上記信号経路の時定数を調整することが可能となる。また、非選択電圧Vfは、データ電圧の最大値Vdata_max以上であることが望ましい。これにより、発光動作中である発光画素に接続された非選択の走査線にはVdata_max以上の非選択電圧Vfが印加されているので、発光動作中でのコンデンサへの充電動作は起こらず、選択電圧GNDが印加されている走査線が接続された発光画素行のみに対して、コンデンサへの充電動作が実行される。つまり、画素10Aでは、走査線SC1の電圧をVfに保持することで、コンデンサ12Aに書き込まれた保持電圧は、データ線DT1の電圧VDT1がVdata_maxであってもGNDであっても、ダイオード11Aが逆バイアス状態となるため変動しない。また、図6における時刻t4~時刻t6において、画素10AのV_12AはGNDとなり、この期間、画素10Aはオフ状態黒表示となる。また、画素10Dの時刻t2~時刻t4の発光動作、及び、時刻t5~時刻t7の発光動作は、それぞれ、画素10Aの時刻t1~時刻t3の発光動作、及び、時刻t4~時刻t6の発光動作と同様であるため、説明を省略する。以上のように、所望の画素に対し画素行毎に放電動作を行うことで、フィールド毎に全画素に対して発光制御を行うことが可能となる。本発明の実施の形態に係る表示装置によれば、有機EL素子の発光開始電圧である閾値電圧を考慮しないデータ電圧をコンデンサに保持させることが可能となる。これにより、階調表現に必要な量の電荷をコンデンサに充電すれば良いため、データ電圧を小さく設定できる。よって、無効電力を大幅に低減することができる。また、コンデンサに接続された走査線と有機EL素子に接続された発光制御線とを独立に制御することにより、コンデンサへのデータ電圧書き込み動作と、コンデンサからの放電動作とを独立に制御できる。これにより、上記書き込み動作における信号経路と、上記放電動作における信号経路との時定数を個別に設定できる。よって、書き込み期間を短縮化し発光期間を長期間化できるので、高精細な表示パネルを提供でき、また、有機EL素子に流れる電流のピーク値を低くすることができるので、高効率な輝度制御を実行することが可能となる。さらに、本発明の表示装置は、各発光画素の画素回路として薄膜トランジスタを用いないパッシブマトリクス型であるので、安価かつ電気特性のばらつきの小さい画素回路が実現され、表示パネルの大型化に有利である。以上、本発明に係る表示装置及びその駆動方法について実施に形態に基づき説明したが、本発明に係る表示装置及びその駆動方法は、上述した実施の形態に限定されるものではない。実施の形態に対して、本発明の主旨を逸脱しない範囲で当業者が思いつく各種変形を施して得られる変形例や、本発明に係る表示装置を内蔵した各種機器も本発明に含まれる。なお、上記実施の形態では、各発光画素の有する単方向制御素子としてダイオードを用いたが、これに限定されない。上記単方向制御素子としては、ゲート-ソース間またはゲート-ドレイン間が短絡された、ダイオード接続型のFETであってもよいし、スイッチングFET等であってもよい。