"外部から電源を供給されるマイクロコンピュータにおいて,それぞれの所定の機能を有し,外部から供給される前記電源の起動時に電源が供給されない複数のリソースと,前記複数のリソースにバスを介して接続され,前記リソースに前記バスを介してアクセス信号を供給する制御ユニットと,前記複数のリソースにそれぞれ設けられ,電源起動信号に応答して外部から供給される前記電源から対応するリソースにリソース内電源を供給する複数のリソース内電源供給部と,前記複数のリソースにそれぞれ設けられ,前記バスを介して供給されるアクセス信号が対応するリソース宛か否かを検知し,前記アクセス信号が対応するリソース宛の場合に前記電源起動信号を対応するリソース内電源供給部に出力できる電源制御部とを有するマイクロコンピュータ。請求項1において,前記リソース内電源供給部は,前記電源起動信号に応答して前記リソース内電源を基準電位まで昇圧し,前記電源制御部は,前記アクセス信号を一時的に記憶するバッファを有し,前記リソース宛のアクセス信号の検知から前記リソース内電源が前記基準電位まで昇圧する間,前記バスを介して供給されるアクセス信号を前記バッファに記憶し,前記リソース内電源が前記基準電位に昇圧した後,前記バッファに記憶されたアクセス信号を前記リソースに転送するマイクロコンピュータ。請求項2において,前記電源制御部は,前記アクセス信号を前記リソースに供給する伝送路を制御する伝送路制御部を有し,前記伝送路制御部は,前記リソース宛のアクセス信号を検知したとき前記バスとリソースとを接続する伝送路を遮断し,前記リソース内電源が前記基準電位まで昇圧したとき前記バッファとリソースとを接続する伝送路を生成し,前記バッファのアクセス信号を前記リソースに転送完了したとき前記バスとリソースとを接続する伝送路を開通するマイクロコンピュータ。請求項1または2において,前記複数のリソースは,第1及び第2のリソースを有し,前記第2のリソースに設けられた第2の電源制御部は,前記第2のリソース宛のアクセス信号を検知したときに加えて,前記第1のリソースへの電源起動信号に応答して前記第2のリソースへの電源起動信号を出力するマイクロコンピュータ。請求項4において,前記第2の電源制御部において,前記第1のリソースへの電源起動信号に応答して前記第2のリソースへの電源起動信号を出力するか否かを示す第1のフラグが前記制御ユニットから設定可能であるマイクロコンピュータ。請求項2において,前記複数のリソースは,第3及び第4のリソースを有し,前記第4のリソースに設けられた第4の電源制御部は,前記第4のリソース宛のアクセス信号を検知したときに,前記第3のリソースのリソース内電源が前記基準電位まで昇圧することを待って,前記第4のリソースへの電源起動信号を出力するマイクロコンピュータ。請求項6において,前記第4の電源制御部において,前記第4のリソース宛のアクセス信号を検知したときに,前記第3のリソースのリソース内電源が前記基準電位まで昇圧することを待って,前記第4のリソースへの電源起動信号を出力するか否かを示す第2のフラグが前記制御ユニットから設定可能であるマイクロコンピュータ。しかしながら,マイクロコンピュータの電源起動後電源遮断制御回路へ電源遮断信号が出力されるまでの間は,不要なリソースにも電源が供給されるので,無駄な消費電力が発生する。また,特許文献4に記載された発明では,不要なリソースを予め決めておく必要があり,必ずしも動作状況に応じて不要なリソースの電源を遮断することはできない。そこで,本発明は,できるだけリソースでの無駄な消費電力を削減することができるマイクロコンピュータを提供することを目的とする。上記の目的を達成するために,本発明の第1の側面によれば,外部から電源を供給されるマイクロコンピュータにおいて,それぞれの所定の機能を有し,外部から供給される前記電源の起動時に電源が供給されない複数のリソースと,前記複数のリソースにバスを介して接続され,前記リソースに前記バスを介してアクセス信号を供給する制御ユニットと,前記複数のリソースにそれぞれ設けられ,電源起動信号に応答して外部から供給される前記電源から対応するリソースにリソース内電源を供給する複数のリソース内電源供給部と,前記複数のリソースにそれぞれ設けられ,前記バスを介して供給されるアクセス信号が対応するリソース宛か否かを検知し,前記アクセス信号が対応するリソース宛の場合に前記電源起動信号を対応するリソース内電源供給部に出力できる電源制御部とを有する。第1の側面によれば,マイクロコンピュータの電源起動時に動作が不要なリソースの消費電力を削減することができる。以下,図面を用いて本発明の実施の形態について説明する。図1は,本実施の形態におけるマイクロコンピュータの構成図である。図1のマイクロコンピュータは,CPU1,オンチップデバッグ機能を提供するデバッグサポートユニット2,プログラム用の不揮発性半導体メモリ3,RAM4,6,ダイレクトメモリアクセスDMAコントローラ5,データ記憶用の不揮発性半導体メモリ7,カーエリアネットワークCAN用通信機器ユニット8,クロック生成回路9,UART等複数機能を有するマルチファンクションシリアル10,外部割込みユニット11,22,アウトプットコンペアユニット12,フリーランタイマ13,インプットキャプチャユニット14,ウォッチドッグタイマユニット15,任意の波形を生成する波形ジェネレータユニット16,LIN-UART17,リロードタイマユニット18,アップダウンカウンタ19,A/Dコンバータ20,D/Aコンバータ21,リアルタイムクロックユニット23,32ビット幅の高速内部バス24,内部バスインターフェース25,32ビット幅の周辺バスインターフェース26,16ビット幅の周辺バスインターフェース27,バスb1,b2,b3などを有する。つまり,図1のマイクロコンピュータは,CPU1やDMAコントローラ5などの制御ユニットと,プログラム用の不揮発性半導体メモリ3やRAM4に加えて,上記のユニット等の所定の機能を有し制御ユニットからアクセスされて制御される多数のリソースを有している。この制御ユニットと多数のリソースは,バスインターフェース24,25,26とバスb1,b2,b3とを介して接続され,CPU1やDMAコントローラ5などの制御ユニットから各リソースへバスを介してアクセス信号が供給されると,アクセス信号を供給されたリソースは動作を行って所定の機能を実現する。また,マイクロコンピュータを起動させるために,図示しない外部電源よりマイクロコンピュータに電源が供給される。本実施の形態のマイクロコンピュータでは,電源を起動したときに,電源起動時に動作する必要のないリソースには電源を供給しない。図1では,一例として,デバッグサポートユニット2,FLASH7,カーエリアネットワーク用通信機器ユニット8,マルチファンクションシリアル10,アウトプットコンペアユニット12,フリーランタイマ13,インプットキャプチャユニット14,波形ジェネレータユニット16,LIN-UART17,リロードタイマユニット18,アップダウンカウンタ19らが,電源起動時に動作が不要なリソースとして,電源を供給されていない。したがって,マイクロコンピュータの電源起動時には,CPU1とDMAコントローラ5などの制御ユニットと上記以外のリソースにだけ電源が供給される。一方,本実施の形態では,図1に示すように,マイクロコンピュータは,上記の電源起動時に動作が不要なリソースとバスb1,b2,b3との間には,CPU1やDMAコントローラ5などの制御ユニットから対応するリソースへのアクセス信号を検知する電源制御部28~38と,対応するリソースへ電源を供給するリソース内電源供給部39~49を有する。本実施の形態では,リソース内電源供給部39~49は,例えばマイクロコンピュータ内の電源配線とリソース内の電源配線とを接続するパワースイッチである。図2は,マイクロコンピュータの電源起動後,制御ユニットから電源起動時に電源が供給されていないリソースにアクセスがあった場合の状態図である。図2では,電源制御部30,32,33,35,37が対応するリソースへのアクセス信号を検知した場合は,電源制御部30,32,33,35,37はパワースイッチであるリソース内電源供給部41,43,44,46,48へ電源起動信号を出力する。そして,リソース内電源供給部41,43,44,46,48は,電源起動信号に応答して,内部のパワースイッチをオンにし,対応するリソースであるカーエリアネットワーク用通信機器ユニット8,アウトプットコンペアユニット12,フリーランタイマ13,波形ジェネレータユニット16,リロードタイマ18にそれぞれ電源を供給する。例えば,図2中に破線で示されるとおり,CPU1からカーエリアネットワーク用通信機器ユニット8へアクセス信号が出力された場合,そのリソースの電源制御部30がそのアクセス信号を検知してリソース内電源供給部41へ電源起動信号を出力する。そして,リソース内電源供給部41はその電源起動信号に応答してカーエリアネットワーク用通信機器ユニット8に電源を供給する。図2では,リソース12,13,16,18も同様に制御ユニットからのアクセス信号に応答して電源が供給開始されている。このように,マイクロコンピュータの電源起動時には必ずしも全てのリソースに電源を供給せず,その後制御ユニットからアクセスされたリソースにだけ電源を供給する。図3は,本実施の形態における消費電力削減効果を示す図である。図3のグラフは,縦軸を電流,横軸を時間として,マイクロコンピュータの動作状態に対する消費電流の遷移を示すグラフである。また,本実施の形態の効果を示すために,2つの比較例が併せて記載されている。比較例1のグラフは,マイクロコンピュータの電源起動とともに全てのリソースに電源を供給した場合の消費電流の遷移を示す。比較例1では,マイクロコンピュータに電源が供給された時間T0から,電源が遮断された時間T10までの間に,電力W1が消費されている。比較例2のグラフは,マイクロコンピュータの電源起動とともに全てのリソースに電源を供給し,その後不要なリソースの電源を遮断した場合の消費電流の遷移を示す。比較例2では,時間T0にマイクロコンピュータに電源を供給開始した後,時間T1からT2までの間に,複数の不要なリソースの電源を順に遮断し,時間T10でマイクロコンピュータの電源を遮断している。その結果,時間T0からT10までに電力W2が消費され,比較例1よりもΔW21=W1-W2の消費電力削減効果が得られている。一方,本実施の形態では,時間T0にマイクロコンピュータに電源を供給開始した時には,電源起動時に動作不要な複数のリソースには電源の供給をせず,電源起動後の通常動作状態中の時間T1からT2までの間に,制御ユニットからアクセス信号を供給されたリソースのみに電源を供給し,時間T10でマイクロコンピュータの電源が遮断されている。そのため,まず電源起動時の消費電力は比較例1,2よりも少なく,時間T0から最初にリソースがアクセスされる時間T1までの間,少ない消費電力状態になっている。その結果,時間T0からT10までの消費電力W3は,比較例1よりもΔW31=W1-W3だけ削減され,さらに,比較例2よりもΔW32=W2-W3だけ削減されている。このように,マイクロコンピュータの電源起動時に動作が不要なリソースについては,電源起動時には電源を供給せず,電源起動後の動作中に制御ユニットからアクセスがあった場合にそのリソースには電源を供給することによって,削減可能な消費電力をより大きくすることができる。[第1の実施の形態]上記の通り,第1の実施の形態では,マイクロコンピュータの電源起動時はCPU1などの制御ユニットと最低限必要なリソースのみ電源が起動され,起動後においてCPU1などの制御ユニットからアクセス信号を供給されたリソースが,そのアクセス信号に応答してリソース内電源を供給される。制御ユニットは単にアクセス信号を供給すればよく,どのリソースがリソース内に電源を供給されているか否かを予め確認する必要はない。そのために,各リソースは,電源スイッチであるリソース内電源供給部と電源制御部とを有する。図4は,第1の実施の形態における電源制御部とリソース内電源供給部の回路図である。リソース106は,個別に電源を供給または遮断可能な電源遮断領域内に設けられている。そして,リソース内電源供給部は,マイクロコンピュータ内の電源VDDをリソース106内の電源に接続する電源スイッチ104,105と,その電源スイッチのオンオフを制御するパワーマネージメントユニットPMU103とを有する。電源スイッチ104,105は例えばPチャネルMOSトランジスタで構成される。また,電源制御部102は,アドレスデコード回路110,起動カウンタ111,電源ステータス回路112,バス制御回路113,命令バッファ114,バッファカウンタ115,NANDゲート116,117を有する。アドレスデコード回路110は,CPU1やDMAコントローラ5などの制御ユニットからバス101を介してリソース106宛に供給されるアクセス信号を検知し,そのアクセス信号の検知に応答して,PMU103と起動カウンタ111と電源ステータス回路112へ電源起動信号126を,命令バッファ114へアドレスデコード信号125をそれぞれ出力する。PMU103は,電源起動信号126に応答して,電源スイッチ104,105のオンオフを制御する。電源スイッチ104,105は2個設けられ,PMU103は,電源起動信号126に応答して,Lレベルのスイッチ信号PSW1,PSW2を一定の時間間隔をおいて電源スイッチ104と105に供給し,電源スイッチ104,105を順にオンさせる。これによりリソース内の電源は,電位0Vから基準電位まで2段階に分けて上昇する。リソース内電源の起動に伴い,電源が供給されている他の回路に電源ノイズを与えないようにするため,このように2段階に分けて電源起動が行われる。そのため,リソース内電源が基準電位まで昇圧するまで一定の時間がかかることになる。電源スイッチが複数個でなくても,リソース内の電源を起動するためには一定の時間を要する。しかしながら,CPU1やDMAコントローラ5などの制御ユニットは,アクセス対象のリソースが電源起動済みか否かにかかわらず,通常のタイミングでアドレス信号,書き込み信号,書き込みの場合のデータ信号などのアクセス信号を次々に供給してくる。それに対して,リソースは最初のアクセス信号を検知してから,リソース内電源が起動して制御ユニットからのアクセス信号を受信可能になるまで一定の時間を要する。そこで,本実施の形態では,電源制御部102内の電源ステータス回路112がリソース内電源の起動状況を示す電源ステータスを管理し,電源制御部102は,その電源ステータス信号129に応じて,供給されてくるアクセス信号の命令バッファ114への一時的格納や,リソース内電源が起動後にその一時的に格納したアクセス信号の転送などを行う。起動カウンタ111は,電源起動信号126に応答して図示しないクロックに同期してカウントを開始し,リソース内電源が基準電位まで昇圧するまでの時間,すなわち電源起動待ち時間をカウントする。予めリソース内の電源起動に要する時間に対応してカウント数nが定められており,起動カウンタ111はnまでカウントを完了すると,電源起動待ち信号127を電源ステータス112へ出力する。命令バッファ114は,アドレスデコード信号125に応答して,CPU1などの制御ユニットからのアクセス信号アドレスやデータを格納する。バッファカウンタ115は,命令バッファ114に格納されたアクセス信号のデータ数をカウントし,カウントがゼロのときにカウント完了信号135を電源ステータス回路112に出力する。電源ステータス回路112は,電源起動信号126と電源起動待ち信号127とカウント完了信号135に応じて,2ビットの電源ステータス信号129を生成し,バス制御回路113と命令バッファ114とNANDゲート116へ出力する。図5は,リソース内電源起動時の電源ステータスを示す図である。電源起動信号126と電源起動待ち信号127とカウント完了信号135に応じて生成される電源ステータス信号129と,それに対応する電源ステータス状態とが示されている。アドレスデコード回路110が未だ制御ユニットからのアクセス信号を検出していない間は,電源起動信号126は0であり,リソースはパワーオフの状態電源ステータス信号129は00にある。次に,電源起動信号126が1になるとリソース内電源が起動開始し,電源起動待ち信号127が0の間は,ウェイト状態電源ステータス信号129は01にある。この間,制御ユニットから送信されてくるアクセス信号は命令バッファ114に格納される。その後,電源起動待ち信号127が1になると,リソース内電源の起動が完了したことになり,リソース106はアクセス信号を受信可能になる。そこで,命令バッファ114内に格納されているアクセス信号はリソース106にトランスファされる電源ステータス信号129は10でトランスファ状態。最後に,後述するとおり,命令バッファ114内のアクセス信号が全てリソース106に転送されるとカウント完了信号135が1になり,電源ステータス状態はパワーオン状態電源ステータス信号129は11になる。図4にもどり,バス制御回路113は,電源ステータス信号129に応じて,バス101とリソース106間のバス経路と,命令バッファ114とリソース106間のバス経路とを制御するセレクタである。電源ステータス信号129が0001の間は,いずれのバス経路も接続されない。電源ステータス信号129が10になると,バス制御回路113は,命令バッファ114とリソース106を接続するバス経路を生成し,命令バッファ114は,格納しているアクセス信号をリソース106へ転送する。その後,電源ステータス信号が11になると,バス制御回路113は,バス101とリソース106とを接続するバス経路を生成し,バスから供給されるアクセス信号は直接リソース106に入力される。NANDゲート116は,電源ステータス信号129の1ビット目と2ビット目を入力信号とし,電源ステータス信号129が11の時は,出力はLレベルとなり,それ以外はHレベルとなる。一方,NANDゲート117は,CPU1などの制御ユニットからのアクセス信号とNANDゲート116の出力とを入力信号とし,電源ステータス信号129が11でなければNANDゲート116の出力のHレベルによりアクセス信号を反転して通過させ,電源ステータス信号129が11であれば,出力を強制的にHレベルに固定してアクセス信号を遮断する。図6は,第1の実施の形態における電源制御部の動作を示すフローチャート図である。図中,左側には電源ステータス状態が示されている。最初に,パワーオフの状態電源ステータス信号129は00において,マイクロコンピュータの電源起動時に,電源起動後に電源制御されるリソース106は電源遮断状態のままで,電源起動後に電源制御されないリソースは電源起動されるS101。電源制御されるリソースは,図1の7,8,10,12,13,14,16~19である。次に,CPU1などの制御ユニットからバス101を介して供給されたアクセス信号がリソース106宛であることを,アドレスデコード回路110が検知するとS102,アドレスデコード回路110はPMU103と起動カウンタ111と電源ステータス回路112へ電源起動信号126を出力する。これで,電源ステータス状態はウェイト状態電源ステータス信号129は01になる。ウェイト状態では,PMU103は,電源起動信号126に応答して,スイッチ信号PSW1,PSW2を順に出力して,電源スイッチ104,105を順にオンさせて,リソース106へ供給するリソース内電源の起動を開始するS103。それと併せて,起動カウンタ111は,電源起動信号126に応じて電源待ち時間のカウントを開始するS104。リソース内電源が昇圧している間,電源制御部102がCPU1などの制御ユニットからアクセス信号を供給されればS105のあり,バス制御回路113は制御ユニットからアクセス信号が供給されるバス101とリソース106とを接続するバス経路を遮断しS106,アクセス信号は命令バッファ114へ格納されS107,バッファカウンタ115は命令バッファ114に格納されたアクセス信号の数をカウントするS108。そして,リソース内電源が基準電位まで昇圧してリソース内電源の起動が完了したらS109のYES,電源ステータス状態はトランスファ状態に移行する。このトランスファ状態では,バッファカウンタ115のカウント値が0になるまでS110のNO,バス制御回路113は命令バッファ114とリソース106を接続するバス経路を生成しS111,命令バッファ114は格納されたアクセス信号をリソース106に転送するS112。バッファカウンタ115のカウンタ数が0となったときS110のYES,すなわち,命令バッファ114からリソース106へのアクセス信号の転送が完了したときS113,バス制御回路113はバス101からリソース106へのバス経路を生成しS114,リソース106はバス101から直接アクセス信号を受信する通常動作を開始する。図7は,第1の実施の形態におけるタイムチャートを示す図である。図6のフローチャートに示された電源制御部102での動作について,信号波形図が示されている。電源制御部102はクロック121に同期して動作する。また,アドレスデータ信号122とライト信号124が,アクセス信号として,CPU1などの制御ユニットよりバス101を介してリソース106に供給される。以下,クロック121のサイクルT1~T21に基づいて,電源制御部内の動作について説明する。アドレスデータ信号122として,サイクルT2でアドレスadrA-0がサイクルT3でそれに対応するデータdata0が供給される。また,制御ユニットからはサイクルT3でデータdata0と共にHレベルのライト信号124が1サイクルだけ供給されている。アドレスデコード回路110は,アドレスデータ信号122のうちアドレスadrA-0をアドレス信号123として内部でラッチしリソース106宛のアドレスか否かを検出する。図7の例では,アドレスデコード回路110はアドレスadrA-0がリソース106宛のアドレスであることを検出し,サイクルT3でHレベルのアドレスデコード信号125を出力している。これに応答して,サイクルT4で電源起動信号126がHレベルになり起動カウンタ111がnからカウントダウンを開始し,起動カウンタのカウンタ値である電源起動待ち時間128がnからクロック121に同期してデクリメントされている。また,サイクルT4から命令バッファ114内の各バッファ131に,アクセス信号であるアドレスとデータとが順に格納される。サイクルT4,T5では次のアドレスとデータが供給され,その後サイクルT9,T10で8つ目のアドレスadrA-7とデータdata7とが供給されるまで,2つのクロックのサイクルでアドレスとデータが順番に供給され,それらは命令バッファ114に格納される。バッファカウンタ115内のライトカウンタ132はアクセス信号が格納される度にインクリメントされ次のライトアドレスを示し,8つ目のアドレスとデータが格納されるとライトカウンタ132のカウント値は8になっている。さらに,リードカウンタ133は格納されたアクセス信号がリードされる度にインクリメントされ次のリードアドレスを示し,サイクルT13まで0のままである。そして,バッファカウント数134は,命令バッファ114内に格納されているアクセス信号の数を示し,ライトカウンタ132からリードカウンタ133のカウント値を減算した値である。サイクルT4からT12までがウェイト状態である。そして,サイクルT13で起動カウンタ111によるデクリメント値が0に達すると,起動カウンタ111は電源起動待ち信号127をHレベルにする。これにより電源ステータス状態はトランスファ状態になる。この電源ステータス信号129のトランスファ状態10に応答して,命令バッファ114は格納しているアクセス信号をリードカウンタ133のリードアドレスから順にリソース106に転送開始する。この時,電源ステータス信号129のトランスファ状態10により,バス制御回路113は命令バッファ114からリソース106へのバス経路を生成する。そして,サイクルT20で8つ目のアクセス信号adrA-7,data7がリソース106に転送されると,バッファカウンタ115内のバッファカウント数134が0になり,電源ステータス回路112は電源ステータス信号129をパワーオン状態の11にする。これに応答して,バス制御回路113はバス101からリソース106へのバス経路を生成し,リソース106はバス101から直接アクセス信号を入力する。以上のとおり,第1の実施の形態によれば,マイクロコンピュータの電源起動時に電源を遮断したままだったリソースでは,CPUなどの制御ユニットからの自分宛のアクセス信号を電源制御部102が検知すると,対応するリソース内電源供給部のパワースイッチがオンしてリソース内の電源が起動する。これにより,制御ユニットからアクセスされ動作が必要になったリソースだけに電源が供給されリソースの消費電力を削減することができる。また,電源制御部102は,リソース内電源の昇圧中に,制御ユニットから継続して供給されるアクセス信号アドレスとデータを命令バッファ114に記憶し,リソース内電源の昇圧完了後に,命令バッファ114内のアクセス信号アドレスとデータを対応するリソースへ転送する。さらに,電源制御部102は,格納された全てのアクセス信号の転送完了後,バス101とリソース106との間のバス経路を復帰させ,その後はリソース106はバス101から直接アクセス信号を入力する。このように,電源制御部102は,制御ユニットからのアクセス信号に応答してリソース内電源を起動させるものの,制御ユニットから通常動作と同様に次々とアクセス信号が供給されてもそれらを命令バッファ114に確実に格納し,リソース内電源の起動完了後にそれらのアクセス信号を転送するので,一部のリソースが電源起動時においてリソース内電源を起動されてなくても,CPU1などの制御ユニットは通常通りにリソースに対してアクセス信号を送信することができる。[第2の実施の形態]第2の実施の形態では,マイクロコンピュータの電源起動時は制御ユニットと最低限必要なリソースのみ電源が起動され,起動後において制御ユニットからアクセス信号を供給された2個のリソースが,そのアクセス信号にそれぞれ応答して,リソース内電源を供給される。図8は,第2の実施の形態における電源制御部とリソース内電源供給部の回路図である。個別に電源を供給または遮断可能な電源遮断領域に設けられているリソース206,210は,マイクロコンピュータの電源起動時は動作が不要なリソースであり電源が遮断されている。リソース206のリソース内電源供給部は,マイクロコンピュータ内の電源VDDをリソース206に供給するスイッチ204,205と,その電源スイッチのオンオフを制御するパワーマネージメントユニットPMU203とを有する。また,リソース210のリソース内電源供給部は,マイクロコンピュータ内の電源VDDをリソース210に供給するスイッチ208,209と,その電源スイッチのオンオフを制御するパワーマネージメントユニットPMU203とを有する。リソース206,210のリソース内電源供給部は,第1の実施の形態と同様に,2段階に分けてリソース内電源の昇圧を行う。一方,リソース206の電源制御部202は,アドレスデコード回路220,起動カウンタ221,電源ステータス回路222,バス制御回路223,命令バッファ224,バッファカウンタ225,NANDゲート226,227を有する。また,リソース210の電源制御部207は,アドレスデコード回路230,起動カウンタ231,電源ステータス回路232,バス制御回路233,命令バッファ234,バッファカウンタ235,NANDゲート236,237を有する。つまり,リソース206の電源制御部202とリソース内電源制御部203~205と,リソース210の電源制御部207とリソース内電源制御部203,208,209とは,第1の実施の形態にて述べたリソース106の電源制御部102とリソース内電源制御部103~105にそれぞれ相当する。マイクロコンピュータの電源起動後,CPU1やDMAコントローラ5などの制御ユニットからバス101を介して,リソース206,210がそれぞれアクセス信号を供給されたとき,アドレスデコード回路220は,バス201を介してリソース206宛のアクセス信号を検知し,そのアクセス信号に応答して,PMU203と起動カウンタ221と電源ステータス回路222へ電源起動信号246を,命令バッファ224へアドレスデコード信号245を出力する。また,アドレスデコード回路230は,バス201を介してリソース210宛のアクセス信号を検知し,そのアクセス信号に応答して,PMU203と起動カウンタ231と電源ステータス回路232へ電源起動信号265を,命令バッファ234へアドレスデコード信号264を出力する。PMU203は,電源起動信号246に応答して,Lレベルのスイッチ信号PSW1,PSW2を一定の時間間隔をおいて電源スイッチ204,205に供給し,電源スイッチ204,205を順にオンさせる。また,PMU203は,電源起動信号265に応答して,Lレベルのスイッチ信号PSW3,PSW4を一定の時間間隔をおいて電源スイッチ208,209に供給し,電源スイッチ208,209を順にオンさせる。起動カウンタ221,231は,電源起動信号246,265にそれぞれ応答し,図示しないクロックに同期してカウントを開始し,リソース内電源が基準電位まで昇圧するまでの時間,すなわち電源起動待ち時間をカウントする。起動カウンタは,予め定められたカウント数nまでカウントを完了すると,電源起動待ち信号247,267を電源ステータス回路222,232へそれぞれ出力する。電源ステータス回路222,232は,電源起動信号246,265と電源起動待ち信号247,266とカウント完了信号256,275にそれぞれ応じて,2ビットの電源ステータス信号249,268を生成し,バス制御回路223,233と命令バッファ224,234とNANDゲート226,236へそれぞれ出力する。バス制御回路223は,電源ステータス信号249に応じて,バス201とリソース206間のバス経路と,命令バッファ224とリソース206間のバス経路とを制御するセレクタである。また,バス制御回路233は,電源ステータス信号268に応じて,バス201とリソース210間のバス経路と,命令バッファ234とリソース210間のバス経路とを制御するセレクタである。電源ステータス信号249,268が0001の間は,いずれのバス経路も接続されない。電源ステータス信号249,268が10になると,バス制御回路223,233は,命令バッファ224,234とリソース206,210を接続するバス経路をそれぞれ生成し,命令バッファ224,234は,格納しているアクセス信号をリソース206,210へそれぞれ転送する。その後,電源ステータス信号が11になると,バス制御回路223,233は,バス201とリソース206とを接続するバス経路,バス201とリソース210とを接続するバス経路をそれぞれ生成し,バスから供給されるアクセス信号は直接リソース206,210に入力される。NANDゲート226,236は電源ステータス信号249,268の1ビット目と2ビット目を入力信号とし,電源ステータス信号249,268が11のときは,出力はLレベルとなり,それ以外はHレベルとなる。また,NANDゲート227,237は,制御ユニットからのアクセス信号とNANDゲート226,236の出力を入力信号とし,電源ステータス信号249,268が11でなければNANDゲート226,236の出力のHレベルによりアクセス信号を反転してそれぞれ通過させ,電源ステータス信号249,268が11であれば,それぞれ出力を強制的にHレベルに固定してアクセス信号を遮断する。以上のように,リソース206の電源制御部202,リソース210の電源制御部207は,自分宛のアクセス信号を検知すると,それぞれで,第1の実施の形態と同様にリソース内電源供給動作を行う。図9は,第2の実施の形態における電源制御部の動作を示すフローチャート図である。まず,リソース206,210などの電源起動時に動作が不要なリソースは電源遮断状態のままにして,マイクロコンピュータを電源起動する。その後,リソース206,210は,CPU1などの制御ユニットからバス201を介してアクセス信号を供給される。最初にリソース206のアドレスデコード回路220が,アクセス信号がリソース206宛であることを検知するとS201,アドレスデコード回路220はPMU203と起動カウンタ221と電源ステータス回路222へ電源起動信号246を出力する。PMU203は,電源起動信号246に応答して,スイッチ信号PSW1,PSW2を順に出力して,スイッチ204,205を順にオンさせて,リソース206へ供給するリソース内電源の起動を開始するS202。リソース内電源を昇圧している間,リソース206が制御ユニットからバスを介してアクセス信号を供給されれば,バス制御回路223は,制御ユニットからのアクセス信号が供給されるバス201とリソース206とを接続するバス経路を遮断し,アクセス信号を命令バッファ224へ格納しS203,バッファカウンタ225は命令バッファ224に格納されたアクセス信号の数をカウントする。リソース内電源が基準電位まで昇圧してリソース内電源の起動が完了したらS204,バス制御回路223は命令バッファ224とリソース206とを接続するバス経路を生成し,バッファカウンタ225のカウンタ値が0になるまで,命令バッファ224は格納されたアクセス信号をリソース206に転送するS205。バッファカウンタ225のカウンタ値が0になったとき,すなわち,命令バッファ224からリソース206へのアクセス信号の転送が終わったとき,バス制御回路223は,バス201からリソース206へのバス経路を生成しS206,リソース206はバス201から直接アクセス信号を受信する通常動作を開始するS207。一方,リソース206へのアクセスに続いてリソース210へのアクセスが発生すると,リソース210のアドレスデコード回路230は,アクセス信号がリソース210宛であることを検知しS211,アドレスデコード回路230はPMU203と起動カウンタ231と電源ステータス回路232へ電源起動信号265を出力する。PMU203は,電源起動信号265に応答して,スイッチ信号PSW3,PSW4を出力して,スイッチ208,209を順にオンさせて,リソース210へ供給するリソース内電源の起動を開始するS212。リソース内電源が昇圧している間,リソース210が制御ユニットからバスを介してアクセス信号を供給されれば,バス制御回路233は,制御ユニットからのアクセス信号が供給されるバス201とリソース210とを接続するバス経路を遮断し,アクセス信号を命令バッファ234へ格納しS213,バッファカウンタ235は命令バッファ234に格納されたアクセス信号の数をカウントする。リソース内電源が基準電位まで昇圧してリソース内電源の起動が完了したらS214,バス制御回路233は命令バッファ234とリソース210とを接続するバス経路を生成し,バッファカウンタ235のカウンタ値が0になるまで,命令バッファ234は格納されたアクセス信号をリソース210に転送するS215。バッファカウンタ235のカウンタ値が0になったとき,すなわち,命令バッファ234からリソース210へのアクセス信号の転送が終わったとき,バス制御回路233は,バス201からリソース210へのバス経路を生成しS216,リソース210はバス201から直接アクセス信号を受信する通常動作を開始するS217。このように,リソース206の電源制御部202,リソース210の電源制御部207は自分宛のアクセス信号を検知すると,それぞれで,第1の実施の形態と同様にリソース内電源供給動作を行う。図10は,第2の実施の形態におけるタイムチャートを示す図である。図9のフローチャートに示された電源制御部202,207での動作について信号波形図が示されている。電源制御部202,207はクロック241に同期して動作する。また,アドレスデータ信号242と,ライト信号244がCPU1などの制御ユニットよりバス201を介してリソース206,210に供給される。以下,クロック241のサイクルT1~T34に基づいて,電源制御部内の動作について説明する。アドレスデータ信号242として,サイクルT2でアドレスadrA-0が,サイクルT3でそれに対応するデータdataA-0が供給される。アドレスデコード回路220,230は,アドレスデータ信号242のうち,アドレスadrA-0をアドレス信号243,262として内部でラッチし,それぞれ自分宛のアドレスか否かを検出する。図10の例では,アドレスデコード回路220がアドレスadrA-0はリソース206宛であることを検出し,サイクルT3でHレベルのアドレスデコード信号245を出力している。これに応答して,サイクルT4で電源起動信号246がHレベルになり起動カウンタ221がnからカウントダウンを開始し,起動カウンタ221のカウンタ値である電源起動待ち時間248がnからクロック241に同期してデクリメントされている。また,サイクルT4から命令バッファ224内の各バッファ252に,アクセス信号であるアドレスとデータとが順に格納される。サイクルT4,T5では次のアドレスとデータが供給され,その後サイクルT11,T12で8つ目のアドレスadrA-7とデータdataA-7とが供給されるまで,2つのクロックのサイクルでアドレスとデータが順番に供給され,それらは命令バッファ224に格納される。バッファカウンタ225内のライトカウンタ253はアクセス信号が格納される度にインクリメントされ次のライトアドレスを示し,8つ目のアドレスとデータが格納されるとライトカウンタ253のカウント値は8になっている。さらに,リードカウンタ254は格納されたアクセス信号がリードされる度にインクリメントされ次のリードアドレスを示し,サイクルT15まで0のままである。そして,バッファカウント数255は,命令バッファ224内に格納されているアクセス信号の数を示し,ライトカウンタ253からリードカウンタ254のカウント値を減算した値である。サイクルT4からT14までがウェイト状態である。そして,サイクルT15で起動カウンタ221によるデクリメント値が0に達すると,起動カウンタ221は電源起動待ち信号247をHレベルにする。これにより電源ステータス状態はトランスファ状態になる。この電源ステータス信号249のトランスファ状態10に応答して,命令バッファ224は格納しているアクセス信号をリードカウンタ254のリードアドレスから順にリソース206に転送開始する。この時,電源ステータス信号249のトランスファ状態10により,バス制御回路223は命令バッファ224からリソース206へのバス経路を生成する。そして,サイクルT23で8つ目のアクセス信号adrA-7dataA-7がリソース206に転送されると,バッファカウンタ225内のバッファカウント数255が0になり,電源ステータス回路222は電源ステータス信号249をパワーオン状態の11にする。これに応答して,バス制御回路223はバス201からリソース206へのバス経路を生成する。その結果,サイクルT25で9つ目のアクセス信号adrA-8dataA-8がリソース206に転送されると,リソース206はバス201から直接アクセス信号を入力する。一方,リソース210に対応するアドレスデコード回路230は,サイクルT9で供給されたアクセス信号のアドレスadrB-0が自分宛であることを検知して,サイクルT10でHレベルのアドレスデコード信号264を出力している。これに応答して,サイクルT11で電源起動信号265がHレベルになり起動カウンタ231がnからカウントダウンを開始し,起動カウン231タのカウンタ値である電源起動待ち時間266がnからクロック241に同期してデクリメントされている。また,サイクルT11から命令バッファ234内の各バッファ271に,アクセス信号であるアドレスとデータとが順に格納される。サイクルT13T14では次のアドレスとデータが供給され,その後サイクルT15T16で3つ目のアドレスadrB-2とデータdataB-2とが供給されるまで,2つのクロックのサイクルでアドレスとデータが順番に供給され,それらは命令バッファ234に格納される。バッファカウンタ235内のライトカウンタ272はアクセス信号が格納される度にインクリメントされ次のライトアドレスを示し,3つ目のアドレスとデータが格納されるとライトカウンタ272のカウント値は3になっている。さらに,リードカウンタ273は格納されたアクセス信号がリードされる度にインクリメントされ次のリードアドレスを示し,サイクルT23まで0のままである。そして,バッファカウント数274は,命令バッファ234内に格納されているアクセス信号の数を示し,ライトカウンタ272からリードカウンタ273のカウント値を減算した値である。サイクルT11からT22までがウェイト状態である。そして,サイクルT23で起動カウンタ231によるデクリメント値が0に達すると,起動カウンタ231は電源起動待ち信号266をHレベルにする。これにより電源ステータスはトランスファ状態になる。この電源ステータス信号268のトランスファ状態10に応答して,命令バッファ234は格納しているアクセス信号をリードカウンタ273のリードアドレスから順にリソース210に転送開始する。この時,電源ステータス信号268のトランスファ状態10により,バス制御回路233は命令バッファ234からリソース210へのバス経路を生成する。そして,サイクルT29で3つ目のアクセス信号adrB-2dataB-2がリソース210に転送されると,バッファカウンタ235内のバッファカウント数274が0になり,電源ステータス回路232は電源ステータス信号268をパワーオン状態の11にする。これに応答して,バス制御回路233はバス201からリソース210へのバス経路を生成する。その結果,サイクルT31で4つ目のアクセス信号adrB-3dataB-3がリソース210に転送されると,リソース210はバス201から直接アクセス信号を入力する。第2の実施の形態の適用例として,自動車内ネットワークCANとの通信が挙げられる。例えば,CPU1からのアクセス信号によってカーエリアネットワーク用通信機器ユニット8へリソース内電源を供給後,カーエリアネットワーク用通信機器ユニット8が通信によって受信したデータを波形ジェネレータユニット16へ転送するために,DMAコントローラ5が波形ジェネレータユニット16にアクセス信号を供給することで,波形ジェネレータユニット16にリソース内電源を供給し,データをDMA転送する場合である。以下,上記での電源制御部の動作について説明する。図11は,第2の実施の形態におけるカーエリアネットワーク通信機器ユニットと波形ジェネレータユニットの電源供給動作を示すフローチャート図である。カーエリアネットワーク用通信機器ユニット8図8,10のリソース206に対応,波形ジェネレータユニット16図8,10のリソース210に対応などの電源起動時に動作が不要なリソースは電源遮断状態のままにして,マイクロコンピュータを電源起動する。その後,カーエリアネットワーク用通信機器ユニット8はCPU1からアクセス信号を供給される。カーエリアネットワーク用通信機器ユニット8のアドレスデコード回路220が,アクセス信号がカーエリアネットワーク用通信機器ユニット8宛であることを検知するとS231,PMU203は,電源起動信号246に応答して,スイッチ信号PSW1,PSW2を順に出力して,スイッチ204,205を順にオンさせて,カーエリアネットワーク用通信機器ユニット8へ供給するリソース内電源の起動を開始するS232。リソース内電源を昇圧している間,カーエリアネットワーク用通信機器ユニット8がCPU1からバスを介してアクセス信号を供給されれば,バス制御回路223は,CPU1からのアクセス信号が供給されるバス201とカーエリアネットワーク用通信機器ユニット8とを接続するバス経路を遮断し,アクセス信号を命令バッファ224へ格納しS233,バッファカウンタ225は命令バッファ224に格納されたアクセス信号の数をカウントする。リソース内電源が基準電位まで昇圧してリソース内電源の起動が完了したらS234,バッファカウンタ225のカウンタ値が0になるまで,バス制御回路223は命令バッファ224とカーエリアネットワーク用通信機器ユニット8とを接続するバス経路を生成し,命令バッファ224は格納されたアクセス信号をカーエリアネットワーク用通信機器ユニット8に転送開始するS235。バッファカウンタ225のカウンタ値が0になったとき,すなわち,命令バッファ224からカーエリアネットワーク用通信機器ユニット8へのアクセス信号の転送が終わったとき,バス制御回路223は,バス201からカーエリアネットワーク用通信機器ユニット8へのバス経路を生成しS236,カーエリアネットワーク用通信機器ユニット8はバス201から直接アクセス信号を受信する通常動作を開始するS237。カーエリアネットワーク用通信機器ユニット8は,通信により波形ジェネレータユニット16用設定データを受信S238した後,DMAコントローラ5に波形ジェネレータユニット16とのデータ転送命令を行うS239。それに応答して,波形ジェネレータユニット16は,DMAコントローラ5からアクセス信号を供給される。波形ジェネレータユニット16のアドレスデコード回路230は,アクセス信号が波形ジェネレータユニット16宛であることを検知するとS240,PMU203と起動カウンタ231へ電源起動信号265を出力する。PMU203は,電源起動信号265に応答して,スイッチ信号PSW3,PSW4を出力して,スイッチ208,209を順にオンさせて,波形ジェネレータユニット16へ供給するリソース内電源の起動を開始するS241。リソース内電源を昇圧している間,波形ジェネレータユニット16がDMAコントローラ5によりバスを介してアクセス信号を供給されればS240,S243,S246,バス制御回路233は,DMAコントローラ5からアクセス信号が供給されるバス201と波形ジェネレータユニット16とを接続するバス経路を遮断し,アクセス信号を命令バッファ234へ格納しS241,S244,S247,バッファカウンタ235は命令バッファ234に格納されたアクセス信号の数をカウントする。リソース内電源が基準電位まで昇圧して起動が完了したらS248,バス制御回路233は命令バッファ234と波形ジェネレータユニット16とを接続するバス経路を生成し,バッファカウンタ235のカウンタ値が0になるまで,命令バッファ234は格納されたアクセス信号を波形ジェネレータユニット16に転送するS249。バッファカウンタ235のカウンタ値が0になったとき,すなわち,命令バッファ234から波形ジェネレータユニット16へのアクセス信号の転送が終わったとき,バス制御回路233は,バス201から波形ジェネレータユニット16へのバス経路を生成しS250,波形ジェネレータユニット16はバス201から直接アクセス信号を受信する通常動作を開始するS251。このようにして,カーエリアネットワーク用通信機器ユニット8,波形ジェネレータユニット16は,CPU1,DMAコントローラ5からのアクセス信号にそれぞれ応答して,問題無くリソース内電源を供給されることが可能である。以上のとおり,第2の実施の形態によれば,マイクロコンピュータの電源起動時に電源を遮断したままだったリソースでは,CPU,DMAコントローラなどの制御ユニットがアクセス信号をリソース宛に供給したとき,各リソースの電源制御部は自分宛のアクセス信号にそれぞれ応答し対応するリソースに電源を供給する。したがって,CPUなどの制御ユニットは,電源起動時に電源遮断のままのリソースに対して,特別の電源起動制御を行うことなく,通常にアクセス動作を行えば,アクセス対象のリソースを起動させて所望の機能を実行させることができる。[第3の実施の形態]第3の実施の形態では,マイクロコンピュータの電源起動時は制御ユニットと最低限必要なリソースのみ電源が起動され,起動後において制御ユニットからアクセス信号を供給された2個のリソースのうち,一方のリソースは,自分宛のアクセス信号に応答してリソース内電源を供給され,他方のリソースは,自分宛のアクセス信号に応答してリソース内電源を供給されることに加えて,一方のリソースの電源起動にも応答してリソース内電源を供給される。図12は,第3の実施の形態における電源制御部とリソース内電源供給部の回路図である。個別に電源を供給または遮断可能な電源遮断領域に設けられているリソース306,310の電源制御部302,307とリソース内電源供給部303~305,308,309は,第2の実施の形態における電源制御部202,207とリソース内電源供給部203~205,208,209に相当する。ただし,第3の実施の形態は,電源制御部307が連続起動フラグ311,ANDゲート312,ORゲート313を有する点で,第2の実施の形態とは異なる。以下,第2の実施の形態と異なる点に関して説明する。1ビットのフラグである連続起動フラグ311は,電源制御部307がリソース306の電源起動に応答してリソース310内に電源を供給するか否かを表し,プログラムの実行に基づきCPU1などの制御ユニットから設定可能である。このフラグがHレベルのとき,電源制御部307はリソース306の電源起動に応答してリソース310内に電源を供給し,Lレベルのときは供給しない。ANDゲート312は,電源制御部302の電源起動信号346と連続起動フラグ311とを入力信号とし,入力信号がともにHレベルのときのみ出力信号はHレベルとなる。ORゲート313は,アドレスデコード回路330がアクセス信号が自分宛であると検知したときに出力する電源起動信号365と,ANDゲート312の出力信号とを入力信号とし,入力信号のいずれかがHレベルであれば,電源起動信号376をPMU303と起動カウンタ331へ供給する。PMU303は電源起動信号376に応答して,Lレベルのスイッチ信号PSW3,PSW4を一定の時間間隔をおいて出力し,電源スイッチ308,309を順にオンさせる。したがって,連続起動フラグがHレベルであれば,CPU1などの制御ユニットはリソース306にアクセス信号を供給することにより,リソース306と310の両方に対して電源供給動作を開始する。起動カウンタ331は,電源起動信号376に応答し,図示しないクロックに同期してカウントを開始し,リソース内電源が基準電位まで昇圧するまでの時間,すなわち電源起動待ち時間をカウントする。起動カウンタ331は,予め定められたカウント数nまでカウントを完了すると,電源起動待ち信号366を電源ステータス回路332へ出力する。図13は,第3の実施の形態における電源制御部の動作を示すフローチャート図である。まず,リソース306,310などの電源起動時に動作が不要なリソースは電源遮断状態のままにして,マイクロコンピュータを電源起動する。そして,CPU1などの制御ユニットから連続起動フラグ311をHレベルに設定するS301。その後,リソース306は,CPU1などの制御ユニットからバス301を介してアクセス信号を供給される。リソース306のアドレスデコード回路320はアクセス信号がリソース306宛であることを検知するとS302,PMU303と起動カウンタ321と電源ステータス回路322とANDゲート312とへ電源起動信号346を出力する。PMU303は,電源起動信号346に応答して,スイッチ信号PSW1,PSW2を順に出力して,スイッチ304,305を順にオンさせて,リソース306へ供給するリソース内電源の起動を開始するS310。一方,ANDゲート312は電源起動信号346と連続起動フラグ311に応答してORゲート313にHレベルの出力信号を供給し,ORゲート313は電源起動信号376をPMU303へ出力する。PMU303は,電源起動信号376に応答して,スイッチ信号PSW3,PSW4を出力して,スイッチ308,309を順にオンさせて,リソース310へ供給するリソース内電源の起動を開始するS320。そして,電源制御部302,307はそれぞれ,第2の実施の形態と同様に,リソース306,310に対して電源供給動作を行うS311~S315,S321~S325。図14は,第3の実施の形態におけるタイムチャートを示す図である。図13のフローチャートに示された電源制御部302,307での動作について信号波形図が示されている。電源制御部302,307はクロック341に同期して動作する。また,アドレスデータ信号342と,ライト信号344がCPU1などの制御ユニットよりバス301を介してリソース306,310に供給される。以下,クロック341のサイクルT1~T34に基づいて,電源制御部内の動作について説明する。アドレスデータ信号342として,サイクルT2でアドレスadrA-0が,サイクルT3でデータdataA-0が供給される。アドレスデコード回路320,330はアドレスデータ信号342のうち,アドレスadrA-0をアドレス信号343,362として内部でラッチし,それぞれ自分宛のアドレスか否かを検出する。図14では,アドレスデコード回路320がアドレスadrA-0はリソース306宛であることを検出し,サイクルT3でHレベルのアドレスデコード信号345を出力している。これに応答して,サイクルT4で電源起動信号346がHレベルになり起動カウンタ321がnからカウントダウンを開始し,起動カウンタのカウンタ値である電源起動待ち時間348がnからクロック341に同期してデクリメントされている。また,サイクルT4から命令バッファ324内の各バッファ352に,アクセス信号であるアドレスとデータとが順に格納される。その後,リソース306に対応する電源制御部302は,第2の実施の形態における,リソース206に対応する電源制御部202と同様な電源供給動作を行う。一方,リソース310に対応する電源制御部307では,アドレスadrA-0は自分宛ではないのでアドレスデコード信号364はHレベルにはならないが,ORゲート313が電源起動信号346に応答してサイクルT4で電源起動信号376がHレベルになる。それにより,起動カウンタ331がnからカウントダウンを開始し,起動カウンタのカウンタ値である電源起動待ち時間367がnからクロック341に同期してデクリメントされている。そして,サイクルT9,T10で1つ目のアドレスadrB-0,データdataB-0が供給され,T11から命令バッファ334内の各バッファ334に,アクセス信号であるアドレスとデータとが順に格納されている。サイクルT13,T14では次のアドレスとデータが供給され,その後サイクルT21,T22で8つ目のアドレスadrB-7,データdataB-7が供給されるまで,2つのクロックのサイクルでアドレスとデータが順番に供給され,それらは命令バッファ334に格納される。電源制御部307の電源ステータス状態はサイクルT4からT14までウェイト状態である。そして,サイクルT15で起動カウンタ331によるデクリメント値が0に達すると,起動カウンタ331は電源起動待ち信号366をHレベルにする。これにより電源ステータス状態はトランスファ状態になる。この電源ステータス信号368のトランスファ状態10に応答して,命令バッファ334は格納しているアクセス信号をリードカウンタ373のリードアドレスから順にリソース310に転送開始する。この時,電源ステータス信号368のトランスファ状態10により,バス制御回路333は命令バッファ334からリソース310へのバス経路を生成する。そして,サイクルT27で8つ目のアクセス信号adrB-7,データdataB-7がリソース310に転送されるとバッファカウンタ335内のバッファカウント数374が0になり,電源ステータス回路332は電源ステータス信号368をパワーオン状態11にする。これに応答して,バス制御回路333はバス301からリソース310へのバス経路を生成する。その結果,サイクルT31で9つ目のアクセス信号adrB-8,dataB-8がリソース310に転送されると,リソース310はバス301から直接アクセス信号を入力する。以上のとおり,第3の実施の形態によれば,マイクロコンピュータの電源起動時に電源を遮断したままだったリソースでは,各リソースの電源制御部は連続起動フラグをもつことにより自分宛のアクセス信号に応答するだけでなく,関連するリソースの電源起動にも応答して,対応するリソースに電源を供給する。すなわち,CPUなどの制御ユニットは1つのリソースにアクセス信号を供給するだけで関連するリソースも含めて電源起動をすることが可能となる。したがって,リソース306の動作に起因してリソース310が動作する関係にある場合は,リソース306へのアクセスによるリソース306の電源起動に応答して,リソース310が自分宛のアクセスを待つことなく電源起動するので,リソース310がその後アクセスされた時にはすでに電源起動済であり,遅延することなく動作を開始することができる。[第4の実施の形態]第4の実施の形態では,マイクロコンピュータの電源起動時は制御ユニットと最低限必要なリソースのみ電源が起動され,起動後において制御ユニットからアクセス信号を供給された2個のリソースのうち,一方のリソースは,自分宛のアクセス信号に応答してリソース内電源を供給され,他のリソースは,自分宛のアクセス信号を検知したときに一方のリソースのリソース内電源が基準電位まで昇圧することを待って,リソース内電源を供給される。図15は,第4の実施の形態における電源制御部とリソース内電源供給部の回路図である。個別に電源を供給または遮断可能な電源遮断領域に設けられているリソース406,410の電源制御部402,407とリソース内電源供給部403~405,408,409は,第2の実施の形態における電源制御部202,207とリソース内電源供給部203~205,208,209に相当する。ただし,第4の実施の形態は,電源制御部407が電源起動待機フラグ411,ORゲート412,ANDゲート413を有する点で,第2の実施の形態とは異なる。以下,第2の実施の形態と異なる点に関して説明する。1ビットのフラグである電源起動待機フラグ411は,電源制御部407が自分宛のアクセス信号を検知したときにリソース406のリソース内電源が基準電位まで昇圧するまで待ってリソース410内に電源を供給するか否かを表し,プログラムの実行に基づきCPU1などの制御ユニットから設定可能である。このフラグがHレベルのとき,電源制御部407は,自分宛のアクセス信号を検知したときにリソース406のリソース内電源が基準電位まで昇圧することを待って,リソース410内に電源を供給し,Lレベルのときは供給しない。ORゲート412は,電源制御部402の電源起動待ち信号447と電源起動待機フラグ411の反転値とを入力信号とし,入力信号のいずれかがHレベルであれば出力信号はHレベルとなる。したがって,電源起動待機フラグがHレベルに設定されている場合は,リソース406の電源制御部402内の電源起動待ち信号447がHレベルに立ち上がってから,ORゲート412の出力がHレベルになる。ANDゲート413は,アドレスデコード回路430がアクセス信号が自分宛であると検知したときに出力する電源起動信号465と,ORゲート412の出力信号とを入力信号とし,入力信号がともにHレベルのときのみ電源起動信号476をPMU403と起動カウンタ431へ供給する。PMU403は電源起動信号476に応答して,Lレベルのスイッチ信号PSW3,PSW4を一定の時間間隔をおいて出力し,電源スイッチ408,409を順にオンさせる。すなわち電源起動待機フラグがHレベルであれば,電源制御部407は,リソース410宛のアクセス信号が供給されてそれを検知したとき,リソース406のリソース内電源が昇圧完了するのを待ってからリソース410の電源供給動作を開始する。起動カウンタ431は,電源起動信号476に応答し,図示しないクロックに同期してカウントを開始し,リソース内電源が基準電位まで昇圧するまでの時間,すなわち電源起動待ち時間をカウントする。起動カウンタ431は,予め定められたカウント数nまでカウントを完了すると,電源起動待ち信号466を電源ステータス回路432へ出力する。図16は,第4の実施の形態における電源制御部の動作を示すフローチャート図である。まず,リソース406,410などの電源起動時に動作が不要なリソースは電源遮断状態のままにして,マイクロコンピュータを電源起動する。そして,CPU1などの制御ユニットから電源起動待機フラグ411をHレベルに設定するS401。その後,リソース406,410は,CPU1などの制御ユニットからバス401を介してアクセス信号を供給される。最初にリソース406のアドレスデコード回路420が,アクセス信号がリソース406宛であることを検知するとS402,アドレスデコード回路420はPMU403と起動カウンタ421と電源ステータス回路422へ電源起動信号446を出力する。PMU403は,電源起動信号446に応答して,スイッチ信号PSW1,PSW2を出力して,スイッチ404,405を順にオンさせて,リソース406へ供給するリソース内電源の起動を開始するS410。そして,電源制御部402は,第2の実施の形態における電源制御部202と同様に,リソース406に対して電源供給動作を行うS411~S415。ただし,第4の実施の形態では,リソース406内の電源が基準電位まで昇圧して起動が完了したらS412,起動カウンタ421は電源起動待ち信号447を電源ステータス回路422だけでなく,ORゲート412へも供給する。一方,リソース406へのアクセスに続いてリソース410へのアクセスが発生すると,リソース410のアドレスデコード回路430は,アクセス信号がリソース410宛であることを検知しS403,ANDゲート413と電源ステータス回路へ電源起動信号465を出力する。そして,ORゲート412の出力信号がLレベルである間,すなわちリソース406内の電源が基準電位まで昇圧していないために電源起動待ち信号447がHレベルになっていない間は,電源制御部407は,リソース410内の電源起動を待機するS420。そして,リソース406内の電源が基準電位まで昇圧完了して,起動カウンタ421が電源起動待ち信号447をHレベルにしたらS412,電源制御部407はリソース410へ供給するリソース内電源の起動を開始するS421。そして,電源制御部407は,第2の実施の形態における電源制御部207と同様に,リソース410に対して電源供給動作を行うS422~S426。図17は,第4の実施の形態におけるタイムチャートを示す図である。図16のフローチャートに示された電源制御部402,407での動作について信号波形図が示されている。電源制御部402,407はクロック441に同期して動作する。また,アドレスデータ信号442と,ライト信号444がCPU1などの制御ユニットよりバス401を介してリソース406,410に供給される。以下,クロック441のサイクルT1~T34に基づいて,電源制御部内の動作について説明する。アドレスデータ信号442として,サイクルT2でアドレスadrA-0が,サイクルT3でデータdataA-0が供給されと,アドレスデコード回路420はアドレスadrA-0がリソース406宛であることを検出し,サイクルT3でHレベルのアドレスデコード信号445を出力する。これに応答して,サイクルT4で電源起動信号446がHレベルになり起動カウンタ421がnからカウントダウンを開始し,起動カウンタ421のカウンタ値である電源起動待ち時間448がnからクロック441に同期してデクリメントする。また,サイクルT4から命令バッファ424内の各バッファ452に,アクセス信号であるアドレスとデータとが順に格納される。その後,リソース406に対応する電源制御部402は,第2の実施の形態における,リソース206に対応する電源制御部202と同様な電源供給動作を行う。一方,リソース410に対応する電源制御部407がサイクルT9,T10で1つ目のアドレスadrB-0,データdataB-0を供給されると,アドレスデコード回路430はアクセス信号がリソース410宛であることを検知し,Hレベルのアドレスデコード信号464を出力する。これに応答して,サイクルT11でアドレスデコード回路430は電源起動信号465をHレベルにするが,このときリソース406内の電源は基準電位まで昇圧を完了しておらず,電源起動待ち信号447はLレベルであるため,ANDゲート413の出力である電源起動信号476はLレベルのままである。また,電源制御部407はサイクルT11にアドレスadrB-0,データdataB-0を命令バッファ434内の各バッファ471に格納し,その後サイクルT21,T22で8つ目のアドレスadrB-7,データdataB-7が供給されるまで,2つのクロックサイクルでアドレスとデータを順番に供給され,それらを命令バッファ434に格納する。サイクルT15で起動カウンタ421によるデクリメント値が0に達すると,起動カウンタ421は電源起動待ち信号447をHレベルにする。これに応答して,電源制御部407のANDゲート413はHレベルの電源起動信号476をPMU403と起動カウンタ431に供給し,PMU403がPSW3,4を順にLレベルにし,リソース410は電源昇圧状態になり電源ステータス状態はウェイト状態となる。そして,電源起動信号476に応答して,起動カウンタ431はnからカウントダウンを開始し,起動カウンタのカウンタ値である電源起動待ち時間467がnからクロック441に同期してデクリメントされる。サイクルT26でこのデクリメント値が0となり,起動カウンタ431は電源起動待ち信号466を電源ステータス回路432に供給する。これにより電源ステータス状態はトランスファ状態となり,命令バッファ434は格納しているアクセス信号をリードカウンタ473のリードアドレスから順にリソース410に転送開始する。このとき,電源ステータス信号468のトランスファ状態10により,バス制御回路433は命令バッファ434からリソース410へのバス経路を生成する。その後,リソース410に対応する電源制御部407は,第2の実施の形態における,リソース210に対応する電源制御部207と同様な電源供給動作を行う。以上のとおり,第4の実施の形態によれば,マイクロコンピュータの電源起動時に電源を遮断したままだったリソースでは,関連するリソース同士で電源起動に優先順位がある場合,各リソースの電源制御部は,電源起動待機フラグを設定することにより,優先度の高いリソースから順に電源起動することが可能となる。したがって,リソース406の処理結果をリソース410の処理で使用するなどリソース間で処理の優先順位がある場合,故障などによりリソース406の電源起動が遅れて,リソース410が先に電源起動してしまうと,リソース410が誤作動する可能性がある。そこで,リソース410の電源制御部407は,電源起動待機フラグによりリソース410の電源起動を待機させて,リソース406の電源起動後にリソース410の電源起動を行うことで,リソース410の誤作動を防止する。以上の実施の形態をまとめると,次の付記のとおりである。付記1外部から電源を供給されるマイクロコンピュータにおいて,それぞれの所定の機能を有し,外部から供給される前記電源の起動時に電源が供給されない複数のリソースと,前記複数のリソースにバスを介して接続され,前記リソースに前記バスを介してアクセス信号を供給する制御ユニットと,前記複数のリソースにそれぞれ設けられ,電源起動信号に応答して外部から供給される前記電源から対応するリソースにリソース内電源を供給する複数のリソース内電源供給部と,前記複数のリソースにそれぞれ設けられ,前記バスを介して供給されるアクセス信号が対応するリソース宛か否かを検知し,前記アクセス信号が対応するリソース宛の場合に前記電源起動信号を対応するリソース内電源供給部に出力できる電源制御部とを有するマイクロコンピュータ。付記2付記1において,前記リソース内電源供給部は,前記電源起動信号に応答して前記リソース内電源を基準電位まで昇圧し,前記電源制御部は,前記アクセス信号を一時的に記憶するバッファを有し,前記リソース宛のアクセス信号の検知から前記リソース内電源が前記基準電位まで昇圧する間,前記バスを介して供給されるアクセス信号を前記バッファに記憶し,前記リソース内電源が前記基準電位に昇圧した後,前記バッファに記憶されたアクセス信号を前記リソースに転送するマイクロコンピュータ。付記3付記2において,前記電源制御部は,前記アクセス信号を前記リソースに供給する伝送路を制御する伝送路制御部を有し,前記伝送路制御部は,前記リソース宛のアクセス信号を検知したとき前記バスとリソースとを接続する伝送路を遮断し,前記リソース内電源が前記基準電位まで昇圧したとき前記バッファとリソースとを接続する伝送路を生成し,前記バッファのアクセス信号を前記リソースに転送完了したとき前記バスとリソースとを接続する伝送路を開通するマイクロコンピュータ。付記4付記1または2において,前記複数のリソースは,第1及び第2のリソースを有し,前記第2のリソースに設けられた第2の電源制御部は,前記第2のリソース宛のアクセス信号を検知したときに加えて,前記第1のリソースへの電源起動信号に応答して前記第2のリソースへの電源起動信号を出力するマイクロコンピュータ。付記5付記4において,前記第2の電源制御部において,前記第1のリソースへの電源起動信号に応答して前記第2のリソースへの電源起動信号を出力するか否かを示す第1のフラグが前記制御ユニットから設定可能であるマイクロコンピュータ。付記6付記2において,前記複数のリソースは,第3及び第4のリソースを有し,前記第4のリソースに設けられた第4の電源制御部は,前記第4のリソース宛のアクセス信号を検知したときに,前記第3のリソースのリソース内電源が前記基準電位まで昇圧することを待って,前記第4のリソースへの電源起動信号を出力するマイクロコンピュータ。付記7付記6において,前記第4の電源制御部において,前記第4のリソース宛のアクセス信号を検知したときに,前記第3のリソースのリソース内電源が前記基準電位まで昇圧することを待って,前記第4のリソースへの電源起動信号を出力するか否かを示す第2のフラグが前記制御ユニットから設定可能であるマイクロコンピュータ。付記8付記1において前記電源制御部は,前記リソース宛のアクセス信号を検知し,前記電源起動信号を出力するアクセス検知部を有するマイクロコンピュータ。付記9付記3と付記8記載のマイクロコンピュータにおいて前記電源制御部は,前記電源供給部が前記リソース内電源を昇圧開始してからの経過時間をカウントする起動カウンタと,前記リソース内電源の昇圧状態を検知する電源ステータス検知部とを有し,前記起動カウンタは,前記電源起動信号に応答してカウントを開始し,所定のカウント値までカウントした後,前記リソース内電源の昇圧が完了したことを示す昇圧完了信号を前記電源ステータス検知部へ出力し,前記電源ステータス検知部は,前記電源起動信号と前記昇圧完了信号を受信し,電源の昇圧状態を示す電源ステータス信号を,前記バッファと前記伝送路制御部へ出力し,前記バッファは,前記電源ステータス信号に応答して,前記バッファに記憶されたアクセス信号を前記リソースに転送し,前記伝送路制御部は,前記電源ステータス信号に応答して,前記バッファとリソースとを接続する伝送路を生成することを特徴とする電源制御部。付記10付記9記載のマイクロコンピュータにおいて前記バッファは,前記アクセス信号を格納するバッファ部と,前記バッファ部に格納されたデータ量をカウントするバッファカウンタ部とを有し,前記バッファカウンタ部は,前記データ量のカウントがゼロとなる時,前記バッファから前記リソースに前記アクセス信号の供給が完了したことを示す供給完了信号を,前記電源ステータス検知部に出力し,前記電源ステータス検知部は,前記供給完了信号に応答して,開通命令信号を前記伝送路制御部へ出力し,前記伝送路制御部は,前記開通命令信号に応答して,前記バスと前記リソースとを接続する伝送路を開通することを特徴とするマイクロコンピュータ。"