"複数の縮小率で画像の解像度を縮小する変換装置であって、前記画像を構成する複数の画素のそれぞれを示す複数の画素データのそれぞれをラスタスキャンの順番に従って1つずつ受け付け、予め決められた複数の行方向の縮小率のうち当該画素データを受け付けた順番に応じて定まる縮小率である行方向の適用縮小率と、当該受け付けた順番と、に応じて定まる係数を当該画素データに乗じた第1の処理用データを生成し、該生成した第1の処理用データを加算していくことにより、前記画像の解像度を縮小した後の画像を構成する複数の画素のそれぞれの一部を示す複数の第1の処理済データのそれぞれを生成し、該生成した順番に従って1つずつ出力する水平処理部と、前記水平処理部から出力された複数の第1の処理済データのそれぞれを1つずつ受け付け、予め決められた複数の列方向の縮小率のうち当該第1の処理済データを受け付けた順番に応じて定まる縮小率と、当該受け付けた順番と、に応じて定まる係数を当該第1の処理済データに乗じた第2の処理用データを生成し、前記画像の行方向の画素数と前記行方向の適用縮小率とに基づいて前記生成した第2の処理用データを加算していくことにより、前記画像の解像度を縮小した後の画像を構成する複数の画素のそれぞれを示す複数の第2の処理済データを生成する垂直処理部と、を有する変換装置。請求項1に記載の変換装置において、前記複数の行方向の縮小率と前記複数の列方向の縮小率とはそれぞれ、p:pnq但し、n,p,qは自然数、qはp-1以下の値で表され、前記係数は、1またはr/prはp以下の自然数またはp-r/pの2進数値である変換装置。複数の縮小率で画像の解像度を縮小する変換装置における変換方法であって、前記画像を構成する複数の画素のそれぞれを示す複数の画素データのそれぞれをラスタスキャンの順番に従って1つずつ受け付け、予め決められた複数の行方向の縮小率のうち当該画素データを受け付けた順番に応じて定まる縮小率である行方向の適用縮小率と、当該受け付けた順番と、に応じて定まる係数を当該画素データに乗じた第1の処理用データを生成する処理と、前記生成した第1の処理用データを加算していくことにより、前記画像の解像度を縮小した後の画像を構成する複数の画素のそれぞれの一部を示す複数の第1の処理済データのそれぞれを生成する処理と、予め決められた複数の列方向の縮小率のうち前記複数の第1の処理済データのそれぞれが生成された順番に応じて定まる縮小率と、当該第1の処理済データが生成された順番と、に応じて定まる係数を当該第1の処理済データに乗じた第2の処理用データを生成する処理と、前記画像の行方向の画素数と前記行方向の適用縮小率とに基づいて前記生成した第2の処理用データを加算していくことにより、前記画像の解像度を縮小した後の画像を構成する複数の画素のそれぞれを示す複数の第2の処理済データを生成する処理と、を有する変換方法。請求項3に記載の変換方法において、前記複数の行方向の縮小率と前記複数の列方向の縮小率とはそれぞれ、p:pnq但し、n,p,qは自然数、qはp-1以下の値で表され、前記係数は、1またはr/prはp以下の自然数またはp-r/pの2進数値である変換方法。上述したように、ラスタスキャンの順番に従って画像の解像度を縮小する場合には、複数のラインバッファが必要となる。また、複数のラインバッファのそれぞれは、縮小後の解像度にかかわらず、解像度を縮小する前の画像を構成する複数の画素データのそれぞれを複数の画素ライン単位で格納できる容量を有している必要がある。ここで、行方向および列方向のそれぞれにおいて縮小率を変化させながら1つの画像の解像度を縮小したい場合、複数の縮小率毎にラインバッファを用意したり、複数の縮小率でラインバッファを兼用するための制御を行ったりする必要がある。つまり、行方向および列方向のそれぞれにおいて縮小率を変化させながら1つの画像の解像度を縮小させたい場合、画像の解像度を縮小する変換装置の回路規模が増大したり、変換装置に高性能の回路を用いたりしなければならないという問題点がある。本発明は、回路規模の増大を回避しつつ、高性能の回路を用いなくても、行方向および列方向のそれぞれにおいて縮小率を変化させながら1つの画像の解像度を縮小することを可能にする変換装置および変換方法を提供することを目的とする。上記目的を達成するために本発明の変換装置は、複数の縮小率で画像の解像度を縮小する変換装置であって、前記画像を構成する複数の画素のそれぞれを示す複数の画素データのそれぞれをラスタスキャンの順番に従って1つずつ受け付け、予め決められた複数の行方向の縮小率のうち当該画素データを受け付けた順番に応じて定まる縮小率である行方向の適用縮小率と、当該受け付けた順番と、に応じて定まる係数を当該画素データに乗じた第1の処理用データを生成し、該生成した第1の処理用データを加算していくことにより、前記画像の解像度を縮小した後の画像を構成する複数の画素のそれぞれの一部を示す複数の第1の処理済データのそれぞれを生成し、該生成した順番に従って1つずつ出力する水平処理部と、前記水平処理部から出力された複数の第1の処理済データのそれぞれを1つずつ受け付け、予め決められた複数の列方向の縮小率のうち当該第1の処理済データを受け付けた順番に応じて定まる縮小率と、当該受け付けた順番と、に応じて定まる係数を当該第1の処理済データに乗じた第2の処理用データを生成し、前記画像の行方向の画素数と前記行方向の適用縮小率とに基づいて前記生成した第2の処理用データを加算していくことにより、前記画像の解像度を縮小した後の画像を構成する複数の画素のそれぞれを示す複数の第2の処理済データを生成する垂直処理部と、を有する。また、上記目的を達成するために本発明の変換方法は、複数の縮小率で画像の解像度を縮小する変換装置における変換方法であって、前記画像を構成する複数の画素のそれぞれを示す複数の画素データのそれぞれをラスタスキャンの順番に従って1つずつ受け付け、予め決められた複数の行方向の縮小率のうち当該画素データを受け付けた順番に応じて定まる縮小率である行方向の適用縮小率と、当該受け付けた順番と、に応じて定まる係数を当該画素データに乗じた第1の処理用データを生成する処理と、前記生成した第1の処理用データを加算していくことにより、前記画像の解像度を縮小した後の画像を構成する複数の画素のそれぞれの一部を示す複数の第1の処理済データのそれぞれを生成する処理と、予め決められた複数の列方向の縮小率のうち前記複数の第1の処理済データのそれぞれが生成された順番に応じて定まる縮小率と、当該第1の処理済データが生成された順番と、に応じて定まる係数を当該第1の処理済データに乗じた第2の処理用データを生成する処理と、前記画像の行方向の画素数と前記行方向の適用縮小率とに基づいて前記生成した第2の処理用データを加算していくことにより、前記画像の解像度を縮小した後の画像を構成する複数の画素のそれぞれを示す複数の第2の処理済データを生成する処理と、を有する。本発明は以上説明したように構成されているので、画像の解像度を縮小する際に、解像度を縮小する前の画像を構成する複数の画素データのそれぞれを複数の画素ライン単位でラインバッファに格納する必要がない。従って、回路規模の増大を回避しつつ、高性能の回路を用いなくても、行方向および列方向のそれぞれにおいて縮小率を変化させながら1つの画像の解像度を縮小することが可能となる。以下に、本発明の実施の形態について図面を参照して説明する。本実施形態では、画像の解像度を縮小するためのアルゴリズムとして面積平均法を用いた場合について説明する。まず、面積平均法の原理について説明する。図1は、面積平均法の原理を説明するための図であり、aは解像度を縮小する前の画像の一例を示す図、bは解像度を縮小した後の画像の一例を示す図である。図1では、行方向および列方向ともに5画素の画像を、行方向および列方向ともに2画素の画像に解像度を縮小する場合を一例として示している。つまり、行方向および列方向縮小率をともに、p:pnq但し、n,p,qは自然数、qはp-1以下の値と表した場合、図1に示す例は、2:5=2:2×21の場合であり、p2、n2、q1の場合にあたる。なお、pは1であってもよいが、pが2以上の自然数の場合について適用することに本発明の特徴がある。例えばp=2,q=1とすれば、2:2n1となり、すなわち、2/3、2/5、2/7、となる。面積平均法を用いた場合、解像度を縮小した後の1つの画素を示す画素データw1を求める式は、解像度を縮小する前の画像を構成する複数の画素のそれぞれを示す複数の画素データのそれぞれをvtとすると、以下の式1にて表される。なお、Lは、解像度を縮小する前の画像の行方向の画素数である。w1=v1v21/2v3vL1vL21/2vL31/2v2L1v2L21/4v2L3式1上記の式1において係数に着目すると、係数が1のものは、v1,v2,vL1,vL2であり、係数がのものは、v3,vL3,v2L1,v2L2であり、係数が1/4のものは、v2L3となっている。また、図1bにおいて画素データw1が示す画素に隣接する画素を示す画素データw2においても、画素データw1と同様に、v3,vL3の係数は1/2であり、v2L3の係数は1/4となる。図2は、本発明の変換装置の実施の一形態の構成を示すブロック図である。本実施形態の変換装置10は図2に示すように、水平処理部11と、水平処理制御部12と、垂直処理部13と、垂直処理制御部14とを備えている。水平処理部11は、1画素分の画素データの記憶容量をもつレジスタGを備えている。水平処理部11は、解像度を縮小する前の画像を構成する複数の画素のそれぞれを示す複数の画素データvtのそれぞれをラスタスキャンの順番に従ってクロックサイクル毎に1つずつ受け付ける。そして、水平処理部11は、1または、RpH,rHもしくはRpH,pH-rHで表される係数を、受け付けた画素データvtに乗じた第1の処理用データを生成する。なお、RpH,rHおよびRpH,pH-rHで表される係数は、後述する水平処理制御部12が備える係数表RHによって定まる0以上1未満の2進数の値である。また、pHは、行方向の縮小率をpH:pHnHqHと表したときのpHであり、rHはpH以下の自然数である。そして、水平処理部11は、当該クロックサイクルにおいて水平処理部11に対して発行されている命令コードの種類に応じた処理を実行する。この処理には、生成した第1の処理用データを加算していくことにより、解像度が縮小された画像を構成する複数の画素のそれぞれの一部を示す第1の処理済データutを生成して出力する処理が含まれる。なお、命令コードの種類と、水平処理部11が命令コードの種類に応じて実行する処理との詳細については後述する。水平処理制御部12は、値を格納するレジスタA1,A2,B,Eを備えている。なお、以降、レジスタA1に格納された値をA1と表記する。また、レジスタA1に格納された値が例えば1であるとき、A1=1と表記する。レジスタA2,B,Eおよび後述する垂直処理制御部14が備えるレジスタについても同様に表記する。水平処理制御部12は、水平処理部11に対して発行する命令コードの種類を、レジスタA1,A2,B,Eに値を格納することによって決定する。なお、水平処理制御部12は、垂直同期信号および水平同期信号を検知したかどうかを確認し、その確認結果に基づいて水平処理部11に対して発行する命令コードを決定する。垂直同期信号および水平同期信号の詳細、および、水平処理制御部12が水平処理部11に対して発行する命令コードを決定する動作の詳細については、後述する動作フローにおいて説明する。また、水平処理制御部12は、水平処理部11が画素データvtに乗じる係数を決定するためのスケール順序配列[aH]と係数表RHとを備えている。図3は、図2に示した水平処理制御部12が備えるスケール順序配列[aH]の一例を示す図である。図3に示すスケール順序配列[aH]においてaHの列は1から始まるシリアルな値となっている。そして、aHの列の値と、その行のpH、qH、nHの列の値とが対応付けられている。すなわち、スケール順序配列[aH]には、行方向の縮小率が複数示されているとともに、その複数の行方向の縮小率のうち水平処理部11にて受け付けられる複数の画素データvtのそれぞれに適用する縮小率である適用縮小率が、適用する順番に示されていることになる。図3に示した例では、最初の適用縮小率がpH:pHnHqH=2:3となり、その次の適用縮小率がpH:pHnHqH=2:5となる。なお、スケール順序配列[aH]のpH、qH、nHの列の値は、解像度の縮小を実行する前に予め格納されている。このとき、pHの値とpHnHqHの値とが互いに素の関係となるようしておく。例えば行方向の縮小率を2:5とする場合、pH=4、qH=2、nH=2等ではなく、pH=2、qH=1、nH=1とする。図4は、図2に示した水平処理制御部12が備える係数表RHの一例を示す図である。図4に示す係数表RHには、pHとrHとに対応付けられ、画素データvtに乗ずる係数が格納されている。図4に示す係数表RHを用いた場合、例えばpHの値がp1であり、rHの値が1であるとすると、画素データvtには1/p1またはp1-1/p1が係数として乗じられることになる。なお、図4において係数は、10進数の整数または分数で表記されているが、上述したように、係数表RHに格納されている値は2進数値である。例えば、例えばpHの値が2であり、パラメーターrHの値が1である場合、係数は1/2の分数となるが、これを2進数にした01が格納されていることになる。垂直処理部13は、解像度を縮小する前の画像の行方向の画素数、すなわちLワードの記憶容量のシフトレジスタHを備えている。垂直処理部13は、水平処理部11から出力された第1の処理済データutを受け付ける。そして、垂直処理部13は、1または、RpV,rVもしくはRpV,pV-rVで表される係数を、受け付けた第1の処理済データutに乗じた第2の処理用データを生成する。なお、RpV,rVおよびRpV,pV-rVで表される係数は、後述する垂直処理制御部14が備える係数表RVによって定まる0以上1未満の2進数の値である。また、pVは、列方向の縮小率をpV:pVnVqVと表したときのpVであり、rVはpV以下の自然数である。そして、垂直処理部13は、当該クロックサイクルにおいて垂直処理部13に対して発行されている命令コードの種類に応じた処理を実行する。この処理には、生成した第2の処理用データを加算していくことにより、解像度が縮小された画像を構成する複数の画素のそれぞれを示す第2の処理済データを生成して出力する処理が含まれる。なお、命令コードの種類と、垂直処理部13が命令コードの種類に応じて実行する処理の詳細については後述する。垂直処理制御部14は、値を格納するレジスタC1,C2,D,Fを備えている。水平処理制御部12は、垂直処理部13に対して発行する命令コードの種類を、C1,C2,D,Fに値を格納することによって決定する。なお、垂直処理制御部14は、垂直同期信号および水平同期信号を検知したかどうかを確認し、その確認結果に基づいて垂直処理部13に対して発行する命令コードを決定する。垂直処理制御部14が垂直処理部13に対して発行する命令コードを決定する動作の詳細については、後述する動作フローにおいて説明する。また、垂直処理制御部14は、垂直処理部13にて受け付けられた第1の処理済データutに乗じる係数を決定するためのスケール順序配列[aV]と係数表RVとを備えている。垂直処理制御部14が備えるスケール順序配列[aV]は、水平処理制御部12が備えるスケール順序配列[aH]と同様の構成である。但し、スケール順序配列[aV]には、pV,qV,nVのそれぞれの値が、1から始まるシリアルな値であるaVのそれぞれと対応付けられている。また、垂直処理制御部14が備える係数表RVは、水平処理制御部12が備える係数表RHと同様の構成である。但し、垂直処理制御部14が備える係数表RVには、PVとrVとに対応付けられ、第1の処理済データutに乗じる係数が2進数値で格納されている。レジスタIは、後続の処理に応じた容量をもつシフトレジスタ、または、FIFOFirstInFirstOut、または、フレームバッファメモリである。レジスタIは、EとFとの論理積E×Fが1である場合に、垂直処理部13から出力された第2の処理済データを格納する。これにより、解像度が縮小された画像を構成する複数の画素のそれぞれを示す複数の画素データwtのそれぞれがラスタスキャンの順番に従ってレジスタIに格納されていくことになる。なお、レジスタIは、後続の処理が例えば閾値を用いた2値化であれば、1ワード分の容量のレジスタでよい。また、レジスタIは、後続の処理が例えば複雑な処理であれば、ランダムアクセスが可能なフレームバッファメモリとなる。つまり、レジスタIは、後続の処理に必要な読み出し方式に応じて決定すればよい。ここで、図2に示した水平処理部11および垂直処理部13に対して発行される命令コードの種類と、水平処理部11および垂直処理部13が命令コードの種類に応じて実行する処理とについて説明する。図5は、図2に示した水平処理部11および垂直処理部13に対して発行される命令コードの種類を説明するための図である。また、図6は、図2に示した水平処理部11および垂直処理部13に対して発行される命令コードの種類毎にレジスタに格納される値の一例を示す図である。命令コードの種類としては図5に示すように、op1,op2,op3の3つがある。なお、op3にだけパラメーターとしてrH,rVが設定されている。水平処理部11および垂直処理部13は、当該クロックサイクルにおいてそれぞれに対して発行されている命令コードの種類に応じて図5に示す処理を行う。なお、命令コードの種類がop1である場合、水平処理部11は図5に示すように、受け付けた画素データvtをそのまま、第1の処理用データとしてレジスタGに格納する。この動作は、受け付けた画素データvtに1を乗じて第1の処理用データとしてレジスタGに格納することと同意である。これは、命令コードの種類がop1である場合の垂直処理部13の動作についても同様である。また、図6に示すように、rH,rV,A1,A2,B,C1,C2,D,E,Fは、図5に示した命令コードの種類に応じて異なる。垂直処理部13は、E=1のとき、すなわち水平処理部11に対して発行されている命令コードがop3rのクロックサイクルにおいてのみ、そのクロックサイクルにおいて垂直処理部13に対して発行されている命令コードの種類に応じた処理を行う。なお、図6においてXは任意の値であり、その値が水平処理部11および垂直処理部13の動作に何ら影響を与えないことを示している。以下に、上記のように構成された変換装置10の動作について説明するが、その前に、水平処理制御部12および垂直処理制御部14にて検知される垂直同期信号および水平同期信号について説明する。垂直同期信号は、1つの画像の解像度の縮小を開始する際に、水平処理制御部12および垂直処理制御部14にて検知される。水平処理制御部12および垂直処理制御部14は、垂直同期信号を検知すると、それぞれが備える各レジスタに格納された値を初期化、つまり0にする。また、水平処理制御部12および垂直処理制御部14は、垂直同期信号を検知すると、後述する変数を初期値に戻す。また、垂直処理制御部14は、垂直同期信号を検知すると、垂直処理部13が備えるレジスタHに格納された値を全て0に初期化する。水平同期信号は、1つの画像の解像度の縮小を開始する際、および、解像度を縮小する前の画像の1つの行の全ての画素データvtに対する処理が完了すると、水平処理制御部12および垂直処理制御部14にて検知される。水平処理制御部12は、水平同期信号を検知すると、水平処理制御部12が備えるレジスタに格納された値を初期化、つまり0にする。また、水平処理制御部12は、水平同期信号を検知すると、後述する変数を初期値に戻す。また、水平処理制御部12は、水平同期信号を検知すると、水平処理部11が備えるレジスタGに格納された値を0に初期化する。なお、垂直同期信号および水平同期信号は例えば、ラスタスキャンの順番に従って画素データvtを変換装置10へ出力する出力装置等から出力される。以下に、変換装置10の動作について説明する。まず、図2に示した水平処理制御部12の動作について説明する。図7は、図2に示した水平処理制御部12の動作を説明するためのフローチャートである。水平処理制御部12は、水平同期信号または垂直同期信号を検知したかどうかを確認するステップS1ステップS1における確認の結果、水平同期信号または垂直同期信号を検知した場合、水平処理制御部12は、変数iHを定義してiH=1とするステップS2。次に、水平処理制御部12は、aH=1とするステップS3。次に、水平処理制御部12は、スケール順序配列[aH]から、aH=1に対応するpH,qH,nHを抽出するステップS4。そして、水平処理部11は、ステップS4において抽出したpH,qH,nHからpHnHqHの値を算出し、算出した値を記憶するステップS5。次に、水平処理制御部12は、変数jHを定義してjH=pHとするステップS6。なお、ここでは、上述したステップS4にて抽出されたpHによってjH=pHとする。次に、水平処理制御部12は、A1=0,B=0、E=0とするステップS7。図6を参照するとこれは、命令コードop1に対応する。つまり、水平処理部11に対して命令コードop1が発行されることになる。そして、水平処理制御部12は、変数jHをjHpHに更新するステップS8。その後、水平処理部11が命令コードop1に従って動作してからステップS1の動作へ遷移する。一方、ステップS1における確認の結果、水平同期信号または垂直同期信号を検知していない場合、水平処理制御部12は、記憶しているpHnHqHの値と変数iHとが一致するかどうかを判定するステップS9。ステップS9における判定の結果、記憶しているpHnHqHの値と変数iHとが一致する場合、水平処理制御部12は、変数iHを改めて定義してiH=1とするステップS10。次に、水平処理制御部12は、aHをaH1に更新するステップS11。次に、水平処理制御部12は、スケール順序配列[aH]から、更新されたaHに対応するpH,qH,nHを抽出するステップS12。次に、水平処理部11は、ステップS12において抽出したpH,qH,nHからpHnHqHの値を算出し、既に記憶している値に代えて、算出した値を記憶するステップS13。そして、ステップS6の動作へ遷移し、水平処理制御部12は、変数jHを改めて定義してjH=pHとする。なお、ここでは、上述したステップS12にて抽出されたpHによってjH=pHとする。一方、ステップS9における判定の結果、記憶しているpHnHqHの値と変数iHとが一致しない場合、水平処理制御部12は、変数iHをiH1に更新するステップS14。次に、水平処理制御部12は、記憶しているpHnHqHの値が変数jHよりも大きいかどうかを判定するステップS15。ステップS15における判定の結果、記憶しているpHnHqHの値が変数jHよりも大きな場合、水平処理制御部12は、A1=0,B=1、E=0とするステップS16。図6を参照するとこれは、命令コードop2に対応する。つまり、水平処理部11に対して命令コードop2が発行されることになる。そして、水平処理制御部12は、変数jHをjHpHに更新するステップS17。その後、水平処理部11が命令コードop2に従って動作してからステップS1の動作へ遷移する。一方、ステップS15における判定の結果、記憶しているpHnHqHの値が変数jH以下である場合、水平処理制御部12は、rH=pH-pHnHqHを算出し、A1=1,A2=1,B=0、E=1とするステップS18。図6を参照するとこれは、命令コードop3rHに対応する。つまり、水平処理部11に対して命令コードop3rHが発行されることになる。そして、水平処理制御部12は、変数jHをjH-pHnHqHpHに更新するステップS19。その後、水平処理部11が命令コードop3rHに従って動作してからステップS1の動作へ遷移する。次に、図2に示した垂直処理制御部14の動作について説明する。図8は、図2に示した垂直処理制御部14の動作を説明するためのフローチャートである。垂直処理制御部14は、水平同期信号を検知したかどうかを確認するステップS21。ステップS1における確認の結果、水平同期信号を検知していない場合、水平同期信号の検知の確認を継続する。一方、ステップS1における確認の結果、水平同期信号を検知した場合、垂直処理制御部14は、垂直同期信号を検知したかどうかを確認するステップS22。以降のステップS23~S40の動作は、図7に示したフローチャートにおけるステップS2~S19の動作と同様なので、説明を省略する。但し、垂直処理制御部14は、自身が備えるスケール順序配列[aV]を参照する。また、垂直処理制御部14は、レジスタC1,C2,D,Fに値を格納する。また、ステップS29、ステップS38、ステップS40のそれぞれの動作の後、垂直処理部13が命令コードop1、op2、op3rVのそれぞれに従って動作してからステップS21の動作へ遷移する。次に、図2に示した変換装置10において画像の解像度を縮小する動作について、上述した図7および図8を参照しながら説明する。なお、ここでは、水平処理制御部12が備えるスケール順序配列[aH]においてaH=1に対応するpH,qH,nHの値がpH=2、qH=1、nH=1であり、垂直処理制御部14が備えるスケール順序配列においてaV=1に対応するpV,qV,nVの値がpV=2、qV=1、nV=1である場合について説明する。すなわち、行方向および列方向ともに、最初の適用縮小率が2:3である場合の動作について説明する。上述したように、1つの画像の解像度の縮小を開始する際には、水平処理制御部12および垂直処理制御部14において垂直同期信号および水平同期信号が検知される。これにより、水平処理制御部12において、図7のフローチャートのステップS2~S8の動作が実行され、A1=0、B=0,E=0となる。図6を参照すると水平処理部11に対して命令コードop1が発行されることになる。また、aH=1、変数iH=1、変数jH=4となる。また、垂直処理制御部14において、上述した図8のフローチャートのステップS23~S29の動作が実行され、C1=0、D=0、F=0となる。図6を参照すると垂直処理部13に対して命令コードop1が発行されることになる。また、aV=1、変数iV=1、変数jV=4となる。次に、水平処理部11は、時刻t=1のクロックサイクルにおいて、解像度を縮小する前の画像を構成する複数の画素を示す複数の画素データvtのうちの1つをラスタスキャンの順番に従って受け付ける。ここでは、1行目の左端の画素を示す画素データv1を受け付ける。次に、水平処理部11および垂直処理部13は、それぞれに対して発行されている命令コードの種類に応じた処理を実行する。ここでは、水平処理部11に対して命令コードop1が発行されている。そのため、水平処理部11は、受け付けた画素データv1をそのまま、第1の処理用データとしてレジスタGに格納する。なお、水平処理部11に対して命令コードop1が発行されている場合、E=0である。そのため、垂直処理部13は、何の処理も実行しない。次に、水平処理制御部12は、図7のフローチャートのステップS1の動作に従い、水平同期信号または垂直同期信号を検知したかどうかを判定する。ここでは、水平処理制御部12は、水平同期信号および垂直同期信号のいずれも検知しない。従って、図7のフローチャートのステップS9の動作に従い、変数iHがpHnHqHと一致するかどうかが判定される。ここでは、変数iH=1であり、pHnHqH=3である。そのため、水平処理制御部12において、図7のフローチャートのステップS14の動作に従い、変数iHがiH1に更新される。すなわち、変数iH=2となる。そして、図7のフローチャートにおけるステップS15の動作に従い、pHnHqHが変数jHよりも大きいかどうかが判定される。ここでは、変数jH=4であり、pHnHqH=3である。そのため、水平処理制御部12において、図7のフローチャートのステップS18の動作に従い、rH=pH-jH-pHnHqHによってパラメーターrHが算出され、パラメーターrH=1となる。また、A1=1、A2=1、B=0、E=1となる。図6を参照すると水平処理部11に対して命令コードop31が発行されることになる。また、図7のフローチャートのステップS19の動作に従い、変数jH=jH-pHnHqHpH=3となる。なお、垂直処理制御部14において水平同期信号が検知されていないため、垂直処理部13に対して発行されている命令コードはop1のままとなる。次に、水平処理部11は、時刻t=2のクロックサイクルにおいて、ラスタスキャンの順番に従い、画素データv1が示す画像と行方向に隣接する画素を示す画素データv2の入力を受け付ける。次に、水平処理部11および垂直処理部13は、それぞれに対して発行されている命令コードの種類に応じた処理を実行する。ここでは、水平処理部11に対して命令コードop31が発行され、垂直処理部13に対して命令コードop1が発行されている。水平処理部11は、係数表RHを参照することにより、受け付けた画素データv2にrH/pHを乗じた第1の処理用データを生成する。ここでは、受け付けた画素データv2に1/22進数で01を乗じた第1の処理用データ1/2v2が生成される。そして、水平処理部11は、レジスタGに格納されている第1の処理用データv1に、生成した第1の処理用データ1/2v2を加算した第1の処理済データutv11/2v2を生成して出力する。また、水平処理部11は、レジスタGに格納されている第1の処理用データv1に代えて、係数表RHを参照することにより、受け付けた画素データv2にpH-rH/pHを乗じて、すなわち、1/22進数で01を乗じて第1の処理用データ1/2v2としてレジスタGに格納する。ここでは、E=1であり、また、垂直処理部13に対して命令コードop1が発行されている。従って、垂直処理部13は、水平処理部11から出力された第1の処理済データutv11/2v2をそのまま、第2の処理用データとしてシフトレジスタHの入力端に格納する。次に、水平処理制御部12は、図7のフローチャートのステップS1の動作に従い、水平同期信号または垂直同期信号を検知したかどうかを判定する。ここでは、水平処理制御部12は、水平同期信号および垂直同期信号のいずれも検知しない。従って、図7のフローチャートにおけるステップS9に従い、変数iHがpHnHqHと一致するかどうかが判定される。ここでは、変数iH=2であり、pHnHqH=3である。そのため、水平処理制御部12において、図7のフローチャートにおけるステップS14の動作に従い、変数iHがiH1に更新される。すなわち、変数i=3となる。そして、図7のフローチャートのステップS15の動作に従い、pHnHqHが変数jHよりも大きいかどうかが判定される。ここでは、変数jH=3であり、pHnHqH=3である。そのため、水平処理制御部12において、図7のフローチャートのステップS18の動作に従い、rH=pH-jH-pHnHqHによってパラメーターrHが算出され、パラメーターrH=2となる。また、A1=1、A2=1、B=0、E=1となる。図5を参照すると水平処理部11に対して命令コードop32が発行されることになる。また、図7のフローチャートのステップS19の動作に従い、変数jH=jH-pHnHqHpH=2となる。なお、垂直処理制御部14において水平同期信号が検知されていないため、垂直処理部13に対して発行されている命令コードはop1のままとなる。次に、水平処理部11は、時刻t=3のクロックサイクルにおいて、ラスタスキャンの順番に従い、画素データv2が示す画素と行方向に隣接する画素を示す画素データv3の入力を受け付ける。次に、水平処理部11および垂直処理部13は、それぞれに対して発行されている命令コードの種類に応じた処理を実行する。ここでは、水平処理部11に対して命令コードop32が発行され、垂直処理部13に対して命令コードop1が発行されている。水平処理部11は、係数表RHを参照することにより、受け付けた画素データv3にrH/pHを乗じた第1の処理用データを生成する。ここでは、受け付けた画素データv3に2/22進数で1を乗じた第1の処理用データv3が生成される。そして、水平処理部11は、レジスタGに格納されている第1の処理用データ1/2v2に、生成した第1の処理用データv3を加算した第1の処理済データut1/2v2v3を生成して出力する。ここでは、E=1であり、また、垂直処理部13に対して命令コードop1が発行されている。従って、垂直処理部13は、シフトレジスタHに格納されている第2の処理用データを1ワード分、出力端側へシフトする。そして、垂直処理部13は、水平処理部11から出力された第1の処理済データut1/2v2v3をそのまま、第2の処理用データとしてシフトレジスタHの入力端に格納する。これにより、シフトレジスタHには入力端側から順番に、1/2v2v3、v11/2v2が格納されることになる。次に、水平処理制御部12は、図7のフローチャートのステップS1の動作に従い、水平同期信号または垂直同期信号を検知したかどうかを判定する。以降、解像度を縮小する前の画像の行方向の画素数が4画素以上である場合と、3画素である場合とに分けて説明する。まず、解像度を縮小する前の画像の行方向の画素数が4画素以上である場合について説明する。この場合、解像度を縮小する前の画像の1行目の全ての画素データvtに対する処理が完了していないため、水平処理制御部12は、水平同期信号または垂直同期信号のいずれも検知しない。従って、図7のフローチャートにおけるステップS9の動作に従い、変数iHがpHnHqHと一致するかどうかが判定される。ここでは、変数iH=3であり、pHnHqH=3である。そのため、水平処理制御部12において、図7のフローチャートのステップS10~S13およびステップS6~S8動作が実行される。具体的には、aHがaH1に更新されるとともに、変数i,jおよびA1、B、Eが、画素データv1に対する処理を実行する際の値と同じ値になる。これにより、以降の動作では、スケール順序配列[aH]においてaH=2に対応するpH,qH,nHに基づいた縮小率で画像の解像度の縮小が実行されることになる。なお、垂直処理制御部14は、水平同期信号を検知しないため、垂直処理部13に対して発行される命令コードに変化はない。従って、垂直処理部13は、垂直処理制御部14において水平同期信号が検知されるまでの間、E=1になる度に命令コードop1に従った処理を行うことになる。次に、解像度を縮小する前の画像の行方向の画素数が3画素である場合について説明する。この場合、解像度を縮小する前の画像の1行目の全ての画素データvtに対する処理が完了しているため、水平処理制御部12は、水平同期信号を検知する。従って、水平処理制御部12において、図7のフローチャートのステップS2~S8の動作が実行される。具体的には、aHが1に更新されるとともに、変数i,jおよびA1、B、Eが、画素データv1を処理する際の値と同じ値になる。また、垂直処理制御部14は、水平同期信号を検知し、垂直同期信号を検知しないため、図8のフローチャートのステップS30に従い、変数iVがpVnVqVと一致するかどうかが判定される。ここでは、変数iV=1であり、pVnVqV=3である。そのため、垂直処理制御部14において、図8のフローチャートにおけるステップS35の動作に従い、変数iVがiV1に更新される。すなわち、変数iV=2となる。そして、図8のフローチャートのステップS36の動作に従い、pVnVqVが変数jVよりも大きいかどうかが判定される。ここでは、変数jV=4であり、pVnVqV=3である。そのため、垂直処理制御部14において、図8のフローチャートのステップS39の動作に従い、rV=pV-jV-pVnVqVによってパラメーターrVが算出され、パラメーターrV=1となる。また、C1=1、C2=1、B=0、F=1となる。図6を参照すると垂直処理部13に対して命令コードop31が発行されることになる。また、図8のフローチャートのステップS40の動作に従い、変数jV=jV-pVnVqVpV=3となる。ここで、垂直処理部13に対して発行された命令コードop31は、解像度を縮小する前の画像の2行目の画素データに対する処理を実行する間、変更されない。従って、この間、Fは1のままとなる。また、解像度を縮小する前の画像の2行目の複数の画素のそれぞれを示す複数の画素データのうち2番目に水平処理部11にて受け付けられる画素データに対する処理を実行する際には、水平処理部11に対して発行される命令コードはop32となり、E=1となる。つまり、EとFとの論理積が1となる。従って、解像度を縮小する前の画像の2行目の複数の画素のそれぞれを示す複数の画素データのうち2番目に受け付けられる画素データを処理する際には、垂直処理部13は、受け付けた第1の処理済データutvL11/2vL2に1/2を乗じた第2の処理用データを生成する。次に、垂直処理部13は、生成した第2の処理用データ1/2vL11/2vL2と、シフトレジスタHの出力端に格納されている第2の処理用データv11/2v2とを加算した第2の処理済データを生成する。そして、生成された第2の処理済データv11/2v21/2vL11/4vL2が出力されてレジスタIに格納される。この第2の処理済データv11/2v21/2vL11/4vL2が、行方向に3画素の画像を、行方向および列方向の縮小率2:3で縮小した後の画像を構成する複数の画素のうち1行目の左端の画素を示す画素データとなる。なお、この段階では、解像度を縮小する前の画像を構成する複数の画素のそれぞれを示す複数の画素データのそれぞれに乗じた係数の和は、1よりも大きい225となっている。縮小した画素データの絶対値の正規化については、必要に応じて別途行うものとする。さらに、垂直処理部13は、垂直処理部13に対して発行されている命令コードop31に従い、シフトレジスタHに格納されている第2の処理用データを1ワード分、出力端側へシフトする。次に、垂直処理部13は、受け付けた第1の処理済データutvL11/2vL2に1/2を乗じて生成した第2の処理用データ1/2vL11/2vL2をシフトレジスタHの入力端に格納する。そして、解像度を縮小する前の画像の3行目の複数の画像のそれぞれを示す複数の画素データのうち2番目に水平処理部11にて受け付けられる画素データを処理する際に、垂直処理部13は、シフトレジスタHに格納された第2の処理用データ1/2vL11/2vL2と、受け付けた第1の処理済データutv2L11/2v2L2を命令コードop32に従って2/2を乗じて生成した第2の処理用データv2L11/2v2L2とを加算した第2の処理済データを生成する。そして、生成された第2の処理済データ1/2vL11/4vL2v2L11/2v2L2が出力されてレジスタIに格納される。このとき、垂直処理部13は、命令コードop32に従い、受け付けた第1の処理済データutv2L11/2v2L2に0/2を乗じた第2の処理用データを生成してシフトレジスタHの入力端に格納する。この場合、シフトレジスタHの入力端に格納された第2の処理用データは0となるが、解像度を縮小する前の画像の4行目の画素データを処理する間、垂直処理部13には命令コードop1が発行され、E=0となる。そのため、シフトレジスタHにどのような第2の処理用データが格納されていても、結果に影響はない。以降、解像度を縮小する前の画像の行方向の画素数が4画素以上である場合も、3画素である場合も、水平処理部11は、上述したのと同様に、ラスタスキャンの順番に従ってクロックサイクル毎に1つの画素データvtを受け付け、そのクロックサイクルにおいて水平処理部11に対して発行されている命令コードに応じた処理を実行していく。その際、上述したのと同様に、変数iHが1つずつ増加していき、変数iHとpHnHqHとが一致すると、水平処理制御部12は、図7のフローチャートのステップS10~S13およびステップS6~S8に従って動作する。すなわち、変数iHとpHnHqHとが一致すると、スケール順序配列[aH]において、次のaHの値に対応するpH,qH,nHが参照されて、行方向の適用縮小率が変化することになる。一方、垂直処理制御部14は、解像度を縮小する前の画像の1つの行の画素データvtを処理する間、変数iVを変えずに垂直処理部13を動作させる。そして、水平処理部11において解像度を縮小する前の画像の1つの行の全ての画素データvtの処理が完了する度に、すなわち水平同期信号を検知する度に、変数iVが1つずつ増加していく。そして、変数iVとpVnVqVが一致すると、垂直処理制御部14は、図8のフローチャートのステップS31~S34およびステップS27~S29に従って動作する。すなわち、変数iVとpVnVqVとが一致すると、スケール順序配列[aV]において、次のaVの値に対応するpv,qV,nVが参照されて、列方向の適用縮小率が変化することになる。このように本実施形態において変換装置10は、解像度を縮小する前の画像を構成する複数の画素のそれぞれを示す複数の画素データのそれぞれをラスタスキャンの順番に従って1つずつ受け付け、予め決められた複数の行方向の縮小率のうち当該画素データを受け付けた順番に応じて定まる縮小率である行方向の適用縮小率と、当該受け付けた順番と、に応じて定まる係数を当該画素データに乗じた第1の処理用データを生成する。そして、変換装置10は、生成した第1の処理用データを加算していくことにより、解像度を縮小した後の画像を構成する複数の画素のそれぞれの一部を示す複数の第1の処理済データのそれぞれを生成する。また、変換装置10は、予め決められた複数の列方向の縮小率のうち複数の第1の処理済データのそれぞれが生成された順番に応じて定まる列方向の縮小率と、当該第1の処理済データが生成された順番と、に応じて定まる係数を当該第1の処理済データに乗じた第2の処理用データを生成する。そして、変換装置10は、解像度を縮小する前の画像の行方向の画素数と上記の行方向の適用縮小率とに基づき、生成した第2の処理用データを加算していくことにより、解像度を縮小した後の画像を構成する複数の画素のそれぞれを示す複数の第2の処理済データを生成する。これにより、画像の解像度を縮小する際に、解像度を縮小する前の画像を構成する複数の画素データのそれぞれを複数の画素ライン単位でラインバッファに格納する必要がない。上述した実施形態においてレジスタの容量は、たかだかpL/pnq数ワード、すなわちp/pnq<1である。これは、解像度を縮小する前の画像の1行分の画素を示す画素データの格納に必要な容量よりも小さい規模である。この規模は、解像度をより縮小するnを大きくするとさらに小さくなる。従って、回路規模の増大を回避しつつ、高性能の回路を用いなくても、行方向および列方向のそれぞれにおいて縮小率を変化させながら1つの画像の解像度を縮小することが可能となる。例えば縮小率が格子状に分布するように画像の解像度を縮小することができる。なお、本実施形態においては、1つの画像の解像度を縮小している途中でスケール順序配列を変更すると、その1つの画像について解像度を縮小する処理を完了させることができない。但し、解像度を縮小する対象となる画像を切り替えるタイミングでスケール順序配列を変更することは可能である。そのため、垂直同期信号に合わせて、スケール順序配列および係数表を更新することにより、例えば動画像の複数のフレーム毎に、異なる縮小率で画像の解像度の縮小を行うことができる。また、水平処理部11および垂直処理部13において係数表に格納された係数は、0以上1未満の2進数値である。そのため、除算することなく係数を決定することができ、除算器を必要としない分だけさらに回路規模を縮小することができる。なお、垂直処理部13の後段に、平面処理部とその平面処理部を制御する制御部とを自己相似的に設ける構成にすれば、3次元の格子に対して解像度縮小を行うこともできる。これは、任意のN次元まで拡張することも可能である。"