金を含む金属層を形成する工程と、前記金属層に接して、第1窒化シリコン膜をプラズマ気相成長する工程と、前記第1窒化シリコン膜の製膜レートよりも大きな製膜レートのもと、前記第1窒化シリコン膜に接し、前記第1窒化シリコン膜よりもシリコン組成比が小さい第2窒化シリコン膜をプラズマ気相成長する工程と、を有することを特徴とする半導体装置の製造方法。前記第2窒化シリコン膜の成長は、前記第1窒化シリコン膜の成長に使用したシリコン原料流量よりも大きなシリコン原料流量のもと、シリコン原料に対する窒素原料比が、前記第1窒化シリコン膜の成長時に比べて大なる条件で実行されることを特徴とする請求項1記載の半導体装置の製造方法。前記第1窒化シリコン膜を成長する工程におけるCVD法のパワー密度は、前記第2窒化シリコン膜を成長する工程におけるCVD法のパワー密度よりも低いことを特徴とする請求項1又は2記載の半導体装置の製造方法。前記第1窒化シリコン膜を成長する工程におけるキャリアガスに対するシランの流量比は0.002以上、かつ0.01未満であり、前記第1窒化シリコン膜を成長する工程における、前記キャリアガスに対するアンモニアの流量比は0以上、かつ0.001以下であることを特徴とする請求項2又は3記載の半導体装置の製造方法。前記第2窒化シリコン膜を成長する工程における、キャリアガスに対するシランの流量比は0.01以上、かつ0.02以下であり、前記第2窒化シリコン膜を成長する工程における、前記キャリアガスに対するアンモニアの流量比は0.002以上、かつ0.01以下であることを特徴とする請求項4記載の半導体装置の製造方法。前記第1窒化シリコン膜における窒素に対するシリコンの組成比Si/Nは0.8以上であり、前記第2窒化シリコン膜におけるSi/Nは0.75以下であることを特徴とする請求項1から5いずれか一項記載の半導体装置の製造方法。前記第1窒化シリコン膜及び前記第2窒化シリコン膜に、前記金属層の表面が露出する開口部を設ける工程を有することを特徴とする請求項1から6いずれか一項記載の半導体装置の製造方法。前記第2窒化シリコン膜は、前記第1窒化シリコン膜よりも厚いことを特徴とする請求項1から7いずれか一項記載の半導体装置の製造方法。前記第2窒化シリコン膜を成長する工程の後に、高圧洗浄を行う工程を有することを特徴とする請求項1から8いずれか一項記載の半導体装置の製造方法。従来の技術では、厚いパッシベーション膜を迅速に製膜した場合、パッシベーション膜に剥離が生じることがある。本発明は上記課題に鑑み、製造工程の効率化とパッシベーション膜の剥離の抑制とが可能な半導体装置の製造方法を提供することを目的とする。本発明は、金を含む金属層を形成する工程と、前記金属層に接して、第1窒化シリコン膜をプラズマ気相成長する工程と、前記第1窒化シリコン膜の製膜レートよりも大きな製膜レートのもと、前記第1窒化シリコン膜に接し、前記第1窒化シリコン膜よりもシリコン組成比が小さい第2窒化シリコン膜をプラズマ気相成長する工程と、を有する半導体装置の製造方法である。本発明によれば、パッシベーション膜である第1窒化シリコン膜の剥離の抑制、及び製造工程の効率化が可能となる。上記構成において、前記第2窒化シリコン膜の成長は、前記第1窒化シリコン膜の成長に使用したシリコン原料流量よりも大きなシリコン原料流量のもと、シリコン原料に対する窒素原料比が、前記第1窒化シリコン膜の成長時に比べて大なる条件で実行される構成とすることができる。この構成によれば、パッシベーション膜の剥離の抑制、及び製造工程の効率化が可能となる。上記構成において、前記第1窒化シリコン膜を成長する工程におけるCVD法のパワー密度は、前記第2窒化シリコン膜を成長する工程におけるCVD法のパワー密度よりも低い構成とすることができる。この構成によれば、パッシベーション膜の剥離の抑制、及び製造工程の効率化が可能となる。上記構成において、前記第1窒化シリコン膜を成長する工程におけるキャリアガスに対するシランの流量比は0.002以上、かつ0.01未満であり、前記第1窒化シリコン膜を成長する工程における、前記キャリアガスに対するアンモニアの流量比は0以上、かつ0.001以下である構成とすることができる。この構成によれば、パッシベーション膜の剥離の抑制、及び製造工程の効率化が可能となる。上記構成において、前記第2窒化シリコン膜を成長する工程における、キャリアガスに対するシランの流量比は0.01以上、かつ0.02以下であり、前記第2窒化シリコン膜を成長する工程における、前記キャリアガスに対するアンモニアの流量比は0.002以上、かつ0.01以下である構成とすることができる。この構成によれば、パッシベーション膜の剥離の抑制、及び製造工程の効率化が可能となる。上記構成において、前記第1窒化シリコン膜における窒素に対するシリコンの組成比Si/Nは0.8以上であり、前記第2窒化シリコン膜におけるSi/Nは0.75以下である構成とすることができる。この構成によれば、効果的にパッシベーション膜の剥離を抑制することができる。上記構成において、前記第1窒化シリコン膜及び前記第2窒化シリコン膜に、前記金属層の表面が露出する開口部を設ける工程を有する構成とすることができる。上記構成において、前記第2窒化シリコン膜は、前記第1窒化シリコン膜よりも厚い構成とすることができる。この構成によれば、半導体装置の耐湿性を向上させることができ、また製造工程を効率化することができる。上記構成において、前記第2窒化シリコン膜を成長する工程の後に、高圧洗浄を行う工程を有する構成とすることができる。本発明によれば、製造工程の効率化とパッシベーション膜の剥離の抑制とが可能な半導体装置の製造方法を提供することができる。実施例の説明の前に、まず比較例について説明する。図1は比較例に係る半導体装置を例示する平面図である。図2a及び図2bは、比較例に係る半導体装置を例示する断面図であり、図2aは図1のA-A、図2bは図1のB-Bに沿った断面を図示する。なお、図1においては窒化シリコンSiN膜20及び窒化シリコン膜22を透視し、ソース電極24、ドレイン電極26及びゲート電極28を図示している。図1における電極の本数は例示したものであり、変更可能である。格子斜線は、ソースパッド24c、ドレインパッド26c及びゲートパッド28cを表す。図1、図2a及び図2bに示すように、半導体装置は、基板10、半導体層11、ソース電極24、ドレイン電極26、ゲート電極28、窒化シリコン膜20及び窒化シリコン膜22を備える。ソース電極24は、ソースフィンガー24aと連結部24bとを含む櫛歯状の電極である。ドレイン電極26は、ドレインフィンガー26aと連結部26bとを含む櫛歯状の電極である。ソース電極24とドレイン電極26とは、ソースフィンガー24aとドレインフィンガー26aとが交互に配置されるように、対向する。ゲート電極28は、ゲートフィンガー28aと連結部28bとからなる。ゲートフィンガー28aは、ソースフィンガー24aとドレインフィンガー26aとの間に配置されている。ソースフィンガー24a及び連結部24bと、ゲート電極28の連結部28bが重なる領域では、ソースフィンガー24a及び連結部24bはエアブリッジとなっており、連結部28bはソースフィンガー24a及び連結部24bの下に配置されている。窒化シリコン膜22の開口した領域からは、ソース電極24の一部、ドレイン電極26の一部、及びゲート電極28の一部が露出する。ソース電極24の露出する一部は、ソースパッド24cとして機能する。ドレイン電極26の露出する一部は、ドレインパッド26cとして機能する。ゲート電極28の露出する一部は、ゲートパッド28cとして機能する。ソースパッド24c、ドレインパッド26c、及びゲートパッド28cは、半導体装置と外部機器との電気的な接続のために使用される。図2a及び図2bに示すように、半導体層11は、基板10の上面に設けられている。半導体層11は、バリア層12、チャネル層14、電子供給層16、及びキャップ層18を含む。基板10に近い方から順に、バリア層12、チャネル層14、電子供給層16、及びキャップ層18は積層されている。キャップ層18の上面には、窒化シリコン膜20、ソース電極層25、ドレイン電極層27、及びゲート電極28が設けられている。ソース電極層25及びドレイン電極層27は、オーミック電極として機能する。ソース電極層25の上面には配線30aが設けられている。ドレイン電極層27の上面には配線30bが設けられている。配線30a及び配線30bは、それぞれ金Auからなる。ソース電極24は、ソース電極層25及び配線30aを含む。ドレイン電極26は、ドレイン電極層27及び配線30bを含む。半導体層11上には、下から順に窒化シリコン膜20及び窒化シリコン膜22が設けられている。窒化シリコン膜22の膜厚T0は例えば600nmである。窒化シリコン膜20及び窒化シリコン膜22は、ゲート電極28を覆う。図2aに示すように、窒化シリコン膜22は、配線30a及び配線30bに接触し、A-A断面において配線30a及び配線30bを覆う。その一方で、図2bに示すように、窒化シリコン膜22は、B-B断面において、ドレイン電極26の配線30bの表面が露出するような開口部31を有する。既述したように、露出した配線30bは、ドレインパッド26cとして機能する。窒化シリコン膜20は、半導体層11に対するパッシベーション膜として機能する。窒化シリコン膜22は、ゲート電極28、配線30a、及び配線30bに対するパッシベーション膜として機能する。パッシベーション膜により、ショートの抑制、及び耐湿性の向上等が可能となる。しかし、耐湿性向上のためには、窒化シリコン膜22が、ある程度の厚さを有することが好ましい。大きな膜厚を有する窒化シリコン膜22を形成する場合、製造工程を効率化するために、窒化シリコン膜22の製膜レートを高めることが好ましい。しかしながら、Si/Nが小さい場合、窒化シリコン膜22が配線30a又は配線30bから剥がれやすいという問題があった。図3は、窒化シリコン膜に剥離が発生した半導体装置を例示する断面図である。図3は、図1のB-Bに沿った断面を示す。なお、ここで組成比とは原子組成比を意味する。図3に点線の円で示すように、窒化シリコン膜22は、開口部31の端部から剥がれやすい。図3では窒化シリコン膜22が配線30bから剥がれる場合を図示しているが、同様に窒化シリコン膜22が配線30aから剥がれることもある。また、開口部以外の箇所において、窒化シリコン膜22が配線30a又は配線30bから剥がれることもある。例えば、ウェハを洗浄するための高圧洗浄工程例えばジェットスクラバー工程等では、窒化シリコン膜22に物理的な力が加わるため、窒化シリコン膜22が剥がれやすい。また、基板10及び半導体層11を切断するダイシング工程においても水を使用することがあるため、水による加わる力により、窒化シリコン膜22が剥がれることがある。窒化シリコン膜22の剥離が発生した場合、異物、水分等が配線30a又は配線30bに付着することがある。例えば、水分が窒化シリコン膜22と配線30a又は配線30bとの界面に浸入した場合、配線30a又は配線30bが腐食することがある。また、ダイシング工程において発生する破片等の異物が、半導体層11に付着することがある。異物の付着により、ショートが発生することがある。また、半導体装置の完成後、例えば半導体装置の電子デバイスへの実装の際に半導体装置に加えられる熱、又は衝撃等により、窒化シリコン膜22が剥がれることもある。有効なパッシベーションのためには、窒化シリコン膜と配線30a及び配線30bとの密着性を高めることが求められる。次に、実験について説明する。この実験は、窒化シリコン膜中のSiの組成比に応じて密着性が変動するか検証したものである。まずサンプルについて説明する。サンプルの構成は図1、図5a及び図5bに示した半導体装置とした。寸法は以下の通りである。チップサイズ:0.5×2mm2単位ゲート幅W図1参照:300μm窒化シリコン膜22の成長条件は以下の通りである。装置:平行平板プラズマCVDChemicalVaporDeposition:化学気相成長装置パワー密度:0.07W/cm2気圧:1Torr133.3Pa炉内温度:300°C窒化シリコン膜22の窒素Nに対するシリコンSiの組成比Si/Nを0.6~1までの間において変動させたサンプルを準備した。また、各組成比ごとに、窒化シリコン膜32の膜厚T3は、5nm、及び50nmの2種類とした。サンプルの個数は、各組成比及び各膜厚ごと200個とした。実験では、サンプルに熱衝撃試験を行った後、さらにピーリング試験を行い、200個のサンプルのうち、配線30a又は配線30bなど表面が金Auである部分から窒化シリコン膜22の剥離が発生した個数を調べた。熱衝撃試験では、2分間で350°Cまで加熱し室温まで戻すサイクルを3回繰り返した。ピーリング試験では、サンプルにテープを貼り付けた後、テープを剥がし、窒化シリコン膜22に剥離が発生したか検証した。図4は、実験の結果を示す図である。横軸は、組成比Si/Nを表す。縦軸は、200個のサンプル中において剥離が発生した個数を表す。図中の印のうち、丸は膜厚T3が5nmのサンプルの結果、四角は膜厚T3が50nmのサンプルの結果を表す。図4に示すように、Si/Nが高くなるほど、剥離した個数は少なくなった。特に、Si/Nが0.8以上の場合、剥離した個数は0個だった。また、例えばSi/N=0.6の結果に顕著なように、同じSi/Nで比較した場合、膜厚の大きいサンプルの方が剥離した個数は少なかった。以上のように、窒化シリコン膜のSiの組成比を高めることにより、配線30a及び配線30bとの密着性は向上した。さらに膜厚が大きい方が密着性は向上した。以上の知見から、金からなる金属層と接する窒化シリコン膜はSi組成比を高めることにより密着性を向上し、その上にSi組成比を低くして窒化シリコン膜を高レートで製膜すれば、金属層との密着性が高く、またその厚みにより耐湿性に優れた窒化シリコン膜を得ることができることがわかる。なお、Si組成比の高い窒化シリコン膜を得るためには、製膜レートを小さくしなければならない。その理由は、高い製膜レートでSi組成比が大きい窒化シリコン膜の製膜を行うと、窒化シリコン以外の材料たとえばアモルファスシリコンが析出するなどの課題があるためである。窒化シリコン膜の製膜レートを低減するためには、原料流量を小さくする方法が考えられる。また加えて、CVD法において印加する電力と、電力を印加するための電極の面積との比であるパワー密度を低下させることも効果的である。図5a及び図5bは、実施例1に係る半導体装置を例示する断面図である。図1に示した平面図は実施例1にも共通である。図5aは図1のA-Aに沿った断面、図5bは図1のB-Bに沿った断面を図示する。図1から図2bにおいて既述した構成については、説明を省略する。図5a及び図5bに示すように、実施例1に係る半導体装置100は、窒化シリコン膜32を備える。具体的には、窒化シリコン膜20の上に窒化シリコン膜32第1窒化シリコン膜が設けられ、窒化シリコン膜32の上に窒化シリコン膜22第2窒化シリコン膜が設けられている。窒化シリコン膜32は、窒化シリコン膜22と重なるように設けられている。すなわち、窒化シリコン膜32は、配線30a及び配線30bの側面及び上面に接触し、窒化シリコン膜22は窒化シリコン膜32に接触するが、配線30a及び配線30bには接触しない。図5bに示すように、図1のB-B断面において、窒化シリコン膜22及び窒化シリコン膜32は、配線30bの表面が露出するような開口部31を有する。基板10は例えばSiC炭化シリコン、Si又はサファイア等からなる。バリア層12は、例えば厚さ300nmの窒化アルミニウムAlNからなる。チャネル層14は例えば厚さ1000nmの窒化ガリウムi-GaNからなる。電子供給層16は、例えば厚さ300nmの窒化アルミニウムガリウムAlGaNからなる。キャップ層18は、例えば厚さ5nmの、ノンドープの窒化ガリウムからなる。半導体装置100は、窒化物半導体を用いたFETである。また配線30a及び配線30bの各々は、FETのソース電極層25およびドレイン電極層27の各々に接続された配線である。ソース電極層25及びドレイン電極層27は、キャップ層18に近い方から順に、例えばチタンTi及びアルミニウムAl等の金属を積層してなる。配線30a及び配線30bは、例えば厚さ3μmのAuからなる。ゲート電極28は、キャップ層18に近い方から順に、例えばニッケルNi及びAu等の金属を積層してなる。窒化シリコン膜20の厚さは例えば50~80nmである。窒化シリコン膜32は、窒化シリコン膜22よりもSiの組成比が高い。例えば、窒化シリコン膜22におけるNに対するSiの組成比Si/Nは0.75以下である。窒化シリコン膜32におけるSi/Nは0.8以上である。窒化シリコン膜22と窒化シリコン膜32とを合わせた膜厚T1は、例えば600nmで、比較例の膜厚T0と同じである。窒化シリコン膜22の膜厚T2は例えば550nmである。窒化シリコン膜32の膜厚T3は例えば50nmである。窒化シリコン膜22の膜厚T2と窒化シリコン膜32の膜厚T3は変更可能であるが、窒化シリコン膜22の膜厚T2は窒化シリコン膜32の膜厚T3よりも大きい。次に、実施例1に係る半導体装置の製造方法について説明する。図6aから図7bは、実施例1に係る半導体装置の製造方法を例示する断面図であり、図1のA-A断面に対応する。図8aから図9bは、実施例1に係る半導体装置の製造方法を例示する断面図であり、図1のB-B断面に対応する。まず、例えばMOCVD法MetalOrganicChemicalVaporDeposition:有機金属気相成長法を用い、基板10に近い方から順に、バリア層12、チャネル層14、電子供給層16、及びキャップ層18をエピタキシャル成長させる。さらに、例えば蒸着法及びリフトオフ法により、キャップ層18の上にソース電極層25、ドレイン電極層27、及びゲート電極28を設ける。図6a及び図8aに示すように、キャップ層18の上に、ソース電極層25、ドレイン電極層27、及びゲート電極28を覆うように、窒化シリコン膜20を設ける。図6b及び図8bに示すように、窒化シリコン膜20上にレジスト23を設け、例えばエッチング法により、窒化シリコン膜20に開口部21a及び開口部21bを形成する。開口部21aからはソース電極層25が露出し、開口部21bからはドレイン電極層27が露出する。図7a及び図8cに示すように、例えば電解メッキ法又は無電解メッキ法により、ソース電極層25上面に配線30aを、ドレイン電極層27の上面に配線30bをそれぞれ設ける。図7b及び図9aに示すように、CVD法により、窒化シリコン膜20、配線30a及び配線30bを覆うように、窒化シリコン膜32を設ける。さらに、窒化シリコン膜32上に窒化シリコン膜22を設ける。窒化シリコン膜32を形成するための製膜条件の例を以下に示す。Si/Nの高い窒化シリコン膜を形成するためには、製膜レートを低下させる必要があり、製膜条件の一例としては以下の範囲が考えられる。原料流量:SiH4:NH3:キャリアガス=2~10未満:0~1:1000sccm3.38×10-3~1.69×10-2未満:0~1.69×10-3:1.69Pam3/sまた具体的には、下記の2通りの方法が挙げられる。方法1:シリコン原料としてSiH4、窒素原料及びキャリアガスとして窒素N2、キャリアガスとしてヘリウムHeを使用する。また流量比は、例えばSiH4:キャリアガス=5:1000sccm8.45×10-3:1.69Pam3/sとする。なお、窒素N2とヘリウムHeとの流量比は例えば1:4である。方法2:シリコン原料としてSiH4、窒素原料としてNH3、キャリアガスとして窒素N2及びヘリウムHeとを使用する。また流量比は、例えばSiH4:NH3:キャリアガス=5:0.5:1000sccm8.45×10-3:8.45×10-4:1.69Pam3/sとする。なお、窒素N2とヘリウムHeとの流量比は例えば1:4である。なお、方法1及びのいずれにおいても以下は共通とする。装置:平行平板プラズマCVD装置パワー密度:0.07W/cm2周波数:13.56MHz気圧:1Torr133.3Pa炉内温度:300°C製膜レート:10nm/min以下窒化シリコン膜22は、効率的に所定の厚みをもった窒化シリコン膜を得るための条件が与えられる。前記したように、Si組成比の高い窒化シリコン膜を高い成長レートで製膜することは困難である。そこで、窒化シリコン膜22は、窒化シリコン膜32よりもSi組成比の低い条件を採用する。窒化シリコン膜22を形成するための製膜条件の例を以下に示す。窒化シリコン膜32の製膜条件と共通する部分は省略する。一例としては以下の範囲が考えられる。流量:SiH4:NH3:キャリアガス=10~20:2~10:1000sccm1.69×10-2~3.38×10-2:3.38×10-3~1.69×10-2:1.69Pam3/s具体的には下記の条件が挙げられる。SiH4:NH3:キャリアガス=15:10:1000sccm2.535×10-2:1.69×10-2:1.69Pam3/sパワー密度:0.21W/cm2製膜レート:40nm/min以上図9bに示すように、配線30b上の窒化シリコン膜22及び窒化シリコン膜32を除去することにより、開口部31を形成する。開口部31からは、ドレインパッド26cとして機能する配線30bの表面が露出する。開口部31からは、配線30bの表面の少なくとも一部が露出していればよい。その後、例えばジェットスクラバー工程等の高圧洗浄工程を行う。高圧洗浄工程の後に、ウェハを個片化するダイシング工程を行う。以上の工程により、実施例1に係る半導体装置100が形成される。実施例1によれば、Auからなる配線30a及び配線30bと接触する窒化シリコン膜32は、窒化シリコン膜22よりもSiの組成比が高い。このため、図4に示したように、窒化シリコン膜32と配線30a及び配線30bとの密着性が高まる。上記のような窒化シリコン膜22及び窒化シリコン膜32を得るため、窒化シリコン膜32を成長する工程及び窒化シリコン膜22を成長する工程は、SiH4及びNH3を原料とし、CVD法を用いる。また、窒化シリコン膜32を成長する工程におけるSiH4の流量及びNH3の流量の各々は、窒化シリコン膜22を成長する工程におけるSiH4の流量及びNH3の流量の各々よりも小さい。つまり、窒化シリコン膜22を成長する工程は、窒化シリコン膜32を成長する工程よりも、大きなシリコン原料SiH4流量のもと、シリコン原料に対する窒素原料NH3比が大なる条件で実行される。具体的には、既述したように、窒化シリコン膜32を形成する工程において、キャリアガスHe及びN2に対するSiH4の流量比R1は、0.002以上、かつ0.01以下とする。キャリアガスに対するNH3の流量比R2は、0以上、かつ0.001以下とする。窒化シリコン膜22を形成する工程において、キャリアガスHe及びN2に対するSiH4の流量比R3は、0.01以上、かつ0.02以下とする。キャリアガスに対するNH3の流量比R4は、0.002以上、かつ0.01以下とする。流量比R1は、例えば0.003以上、かつ0.009以下としてもよい。流量比R2は、例えば0.0001以上、かつ0.0009以下としてもよい。流量比R3は、例えば0.012以上、かつ0.018以下としてもよい。流量比R4は、例えば0.003以上、かつ0.009以下としてもよい。このように、窒化シリコン膜32の組成比Si/Nは高くなる。また、窒化シリコン膜22の原料SiH4及びNH3の流量は、窒化シリコン膜32の原料の流量より大きいため、製造工程を効率化することができる。従って、実施例1によれば、パッシベーション膜である窒化シリコン膜32の剥離が抑制され、かつ製造工程を効率化することが可能である。キャリアガスは、例えばHe、アルゴンAr等の希ガスとN2との混合ガス、又は希ガスとすることができる。図4に示したように、窒化シリコン膜の膜厚が5nm又は50nm、組成比Si/Nが0.8以上である場合、窒化シリコン膜の剥離は効果的に抑制される。このため、窒化シリコン膜32の膜厚T3は5nm以上、組成比Si/Nは0.8以上とすることが好ましい。窒化シリコン膜22の組成比Si/Nは例えば0.85以上、又は0.9以上としてもよい。Siの組成比を高めるために、SiH4及びNH3の流量を減少させ、CVD法におけるパワー密度を低下させる。この場合、窒化シリコン膜の製膜レートが低下する。例えば、窒化シリコン膜32の製膜レートは、10nm/min以下である。その一方、窒化シリコン膜22の製膜レートは、例えば40nm/min以上である。このように、窒化シリコン膜22は、窒化シリコン膜32より大きな製膜レートのもと成長する。剥離を抑制し、かつ製造工程を効率化するために、配線30a及び配線30bに接触する側にSiの組成比が高い窒化シリコン膜32を設け、窒化シリコン膜32の上にはSiの組成比が低い窒化シリコン膜22を設ける。窒化シリコン膜22の製膜レートを高め、製造工程の効率化するためには、窒化シリコン膜22の組成比Si/Nを0.75以下とすることが好ましい。窒化シリコン膜22の組成比Si/Nは、例えば0.7以下、0.6以下、又は0.5以下としてもよい。製造工程の効率化のためには、製膜レートの高い窒化シリコン膜22を、窒化シリコン膜32より厚くすることが好ましい。また、窒化シリコン膜32の膜厚T3は剥離抑制の効果が十分得られる程度の大きさとすることが好ましい。例えば、窒化シリコン膜22の膜厚T2を100nm以上、窒化シリコン膜32の膜厚T3を5nm以上かつ100nm以下とすることできる。また、窒化シリコン膜22の膜厚T2は、例えば窒化シリコン膜32の膜厚T3の2倍以上、5倍以上、又は10倍以上等とすることができる。耐湿性向上のためには、窒化シリコン膜22と窒化シリコン膜32とを合わせた膜厚T1を大きくすることが好ましい。これにより、製造工程の効率を高め、かつ耐湿性を高めることができる。配線30aはFETのソース電極24に接続される。配線30bはFETのドレイン電極26に接続される。従って、実施例1によれば、FETの信頼性を高めることができる。特に、開口部31においても、窒化シリコン膜32は剥がれにくい。従って、より効果的に半導体装置の信頼性を高めることができる。また、例えばジェットスクラバー工程のような、半導体装置に機械的な力が加わり、かつ水を使用する工程を行った場合でも、窒化シリコン膜32の剥離を抑制することができる。さらに、図4に示したように、Si/Nの高い窒化シリコン膜は熱衝撃試験においても剥がれにくい。従って、完成した半導体装置を使用する場合でも、窒化シリコン膜32の剥離を抑制することができる。CVD法として、平行平板プラズマCVD法以外に、例えばECRElectronicCyclotronResonance:電子サイクロトロン共鳴プラズマCVD法、又はICPInductivelyCoupledPlasma:誘導結合型プラズマCVD法を用いることができる。本発明は、表面が金Auからなる金属層上における窒化シリコン膜の剥離を効果的に防止できる効果がある。すなわち、実施例で説明した配線30a及び配線30bのほか、電極パッド、その他の電極においても、その表面が金Auである場合には、同様の効果を得ることができる。半導体層には、GaN、AlN及びAlGaN以外の窒化物半導体を用いてもよい。窒化物半導体は、窒素を含む半導体であり、例えば窒化インジウムInN、窒化インジウムガリウムInGaN、窒化インジウムアルミニウムInAlN、及び窒化アルミニウムインジウムガリウムAlInGaN等である。また、その他半導体としては、例えば砒素Asを含む半導体を用いてもよい。例として、ガリウム砒素GaAs、アルミニウム砒素AlAs、インジウム砒素InAs、インジウムガリウム砒素InGaAs、アルミニウムガリウム砒素AlGaAs、アルミニウムインジウムガリウム砒素AlInGaAs等がある。以上、本発明の実施例について詳述したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形変更が可能である。