"半導体デバイスシミュレーションと回路シミュレーションを連携して動作させるシミュレーション連携方法において、半導体デバイスの物理的構造とデバイス駆動条件からデバイスの電気的特性を計算するデバイス電気的特性計算工程と、前記半導体デバイスの物理的構造と前記デバイス電気的特性計算工程で計算したデバイスの電気的特性を基に、回路シミュレーションで用いるための半導体デバイス等価回路モデルのパラメータ設定を行う半導体デバイス等価回路モデル設定工程と、該半導体デバイス等価回路モデルと装置の電気回路構造を基に装置全体の電気回路モデルを作成し回路駆動条件を設定して各回路素子の端子間電圧や電流の静的な特性および過渡的な特性を計算する電気回路モデル特性計算工程と、該計算で得られた静的な特性および過渡的な特性を基に設計した装置回路デバイスが所望の性能を満足しているか評価する性能評価工程と、該性能評価工程で所望の性能を満足していない場合に計算で得られた静的な特性および過渡的な特性を最適化するための情報を知識データベースを用いて推定して前記電気回路モデル特性計算工程及び又は前記デバイス電気的特性計算工程に前記推定した情報をフィードバックする情報フィードバック工程と、を含んで成るシミュレーション連携方法。半導体デバイスシミュレーションと回路シミュレーションを連携して動作させるシミュレーション連携方法を具現するためのシミュレーション装置において、半導体デバイスの物理的構造とデバイス駆動条件からデバイスの電気的特性を計算するデバイス電気的特性計算手段と、前記半導体デバイスの物理的構造と前記デバイス電気的特性計算手段で計算したデバイスの電気的特性を基に、回路シミュレーションで用いるための半導体デバイス等価回路モデルのパラメータ設定を行う半導体デバイス等価回路モデル設定手段と、該半導体デバイス等価回路モデルと装置の電気回路構造を基に装置全体の電気回路モデルを作成し回路駆動条件を設定して各回路素子の端子間電圧や電流の静的な特性および過渡的な特性を計算する電気回路モデル特性計算手段と、該計算で得られた静的な特性および過渡的な特性を基に設計した装置回路デバイスが所望の性能を満足しているか評価する性能評価手段と、該性能評価手段で所望の性能を満足していない場合に計算で得られた静的な特性および過渡的な特性を最適化するための情報を知識データベースを用いて推定して前記電気回路モデル特性計算手段及び又は前記デバイス電気的特性計算手段に前記推定した情報をフィードバックする情報フィードバック手段と、を備えていることを特徴とするシミュレーション装置。上述した特許文献1~3等に示された従来のシミュレーション連携方法を半導体デバイスの構造データに基づいてシミュレーションを行う半導体デバイスシミュレーションと、回路の構成データに基づいてシミュレーションを行う回路シミュレーションとを連携するシミュレーションに適用して満足できるシミュレーション結果を得るためには、以下に示すような多大な労力と工夫を要していた。すなわち、回路シミュレーションで精度の高い出力結果を得るには、高精度の半導体デバイス等価回路モデルが必要であり、そのためにはモデルパラメータを精度良く与える必要がある。現在、モデルパラメータを与えるために、実際の半導体デバイスの電気的特性を実験により測定する必要がある。通常、回路シミュレーションにおいて精度の高い半導体デバイス等価回路モデルを得るには、多くの駆動条件におけるデバイスの特性データを測定する必要があり、しばしば多くの時間を費やす事になる。また、特性データを測定するにはデバイスの実物が必要であるため、回路シミュレーションを実行するにはデバイスの試作を待つ必要がある。通常、デバイスの試作には数ヶ月オーダーで時間を要するため、新規デバイスの開発からそれを用いた新製品の開発までには長い開発期間が必要となる。また、回路シミュレーションにおいてデバイスの特性に問題があることが判明した場合、開発の工程がデバイス試作工程まで戻るため、結果として新製品の開発期間は数ヶ月オーダーで延びる事になる。したがって、本発明は、デバイスシミュレーションの開始から新製品の開発までの期間を大幅に短縮するシミュレーション連携方法およびシミュレーション装置を提供することを目的とする。上記課題を解決するために本発明は、半導体デバイスシミュレーションと回路シミュレーションを連携して動作させるシミュレーション連携方法において、半導体デバイスの物理的構造とデバイス駆動条件からデバイスの電気的特性を計算するデバイス電気的特性計算工程と、前記半導体デバイスの物理的構造と前記デバイス電気的特性計算工程で計算したデバイスの電気的特性を基に、回路シミュレーションで用いるための半導体デバイス等価回路モデルのパラメータ設定を行う半導体デバイス等価回路モデル設定工程と、該半導体デバイス等価回路モデルと装置の電気回路構造を基に装置全体の電気回路モデルを作成し回路駆動条件を設定して各回路素子の端子間電圧や電流の静的な特性および過渡的な特性を計算する電気回路モデル特性計算工程と、該計算で得られた静的な特性および過渡的な特性を基に設計した装置回路デバイスが所望の性能を満足しているか評価する性能評価工程と、該性能評価工程で所望の性能を満足していない場合に計算で得られた静的な特性および過渡的な特性を最適化するための情報を知識データベースを用いて推定して前記電気回路モデル特性計算工程及び又は前記デバイス電気的特性計算工程に前記推定した情報をフィードバックする情報フィードバック工程と、を含んで成ることを特徴とする。また本発明は、半導体デバイスシミュレーションと回路シミュレーションを連携して動作させるシミュレーション連携方法を具現するためのシミュレーション装置において、半導体デバイスの物理的構造とデバイス駆動条件からデバイスの電気的特性を計算するデバイス電気的特性計算手段と、前記半導体デバイスの物理的構造と前記デバイス電気的特性計算手段で計算したデバイスの電気的特性を基に、回路シミュレーションで用いるための半導体デバイス等価回路モデルのパラメータ設定を行う半導体デバイス等価回路モデル設定手段と、該半導体デバイス等価回路モデルと装置の電気回路構造を基に装置全体の電気回路モデルを作成し回路駆動条件を設定して各回路素子の端子間電圧や電流の静的な特性および過渡的な特性を計算する電気回路モデル特性計算手段と、該計算で得られた静的な特性および過渡的な特性を基に設計した装置回路デバイスが所望の性能を満足しているか評価する性能評価手段と、該性能評価手段で所望の性能を満足していない場合に計算で得られた静的な特性および過渡的な特性を最適化するための情報を知識データベースを用いて推定して前記電気回路モデル特性計算手段及び又は前記デバイス電気的特性計算手段に前記推定した情報をフィードバックする情報フィードバック手段と、を備えていることを特徴とする。本発明によれば、実際の半導体デバイスを作る事なく、回路シミュレーションを実行し、製品としての性能を見積もることが可能となり、製品開発期間が短縮できる。また、回路シミュレーションの結果をデバイスレベルまでフィードバックすることが可能となり、デバイス単体ではなく製品としての性能の最適化をより短期間で効果的に行うことが期待できる。以下、本発明の実施の形態について、詳細に説明する。本発明の実施形態に係る半導体デバイスシミュレーションと回路シミュレーションの機能的構成について説明する。図1は、本発明の実施形態に係る半導体デバイスシミュレーションと回路シミュレーションを連携するシミュレーション連携方法を説明するためのフロー図である。ここで、半導体デバイスシミュレーションとは、半導体素子の2次元構造または3次元構造を入力し、そのデバイスの動作を確認するシミュレーションのことであり、そのシミュレーションを行うシミュレータを半導体デバイスシミュレータと言う。半導体プロセスシミュレータと組み合わせて、プロセス条件を変更した場合のデバイス特性がどのように変化するかを確認するシミュレータの統合も可能であり、これをTCADと言う。市販のTCAD製品として、シノプシス社のTCADが知られている。回路シミュレーションとは、半導体素子を含む電子部品や電子回路を構成する要素素子を数学的論理的なモデルで表わし、コンピュータを用いて全体の動作を確認するシミュレーションのことであり、そのシミュレーションを行うシミュレータを回路シミュレータと言う。市販の回路シミュレータ製品として、アンシス社のSIMPLORER登録商標が知られている。SIMPLORER登録商標は回路シミュレーションのみでなく、回路制御システムの統合シミュレーションが可能である。また、回路シミュレーションと合わせて行う電気回路構造シミュレーションとは、電気回路を構成する回路構造の3次元電磁界シミュレーションを行い、回路構造の寄生成分を抽出するシミュレーションのことであり、そのシミュレーションを行うシミュレータを3次元電磁界シミュレータと言う。市販の3次元電磁界シミュレータ製品として、アンシス社のQ3DExtractor登録商標が知られている。Q3DExtractor登録商標は3次元電磁界シミュレーションの結果より、回路シミュレータにおいて使用する電気回路構造の等価回路モデルを自動生成する。本発明を実施するためのシステム構成として、上述の半導体デバイスシミュレーションおよび回路シミュレーションを実行可能なコンピュータをハードウェアとして用い、半導体デバイスシミュレーションおよび回路シミュレーションの各シミュレーションを連携して動作可能とするものである。さらに、本明細書における半導体デバイス等価回路モデル設定工程とは、回路シミュレーションで用いる半導体デバイス等価回路モデルで必要となるデバイス特性のデータを半導体デバイスシミュレーションの出力から直接得る工程であり、半導体デバイスシミュレーションの出力データからデバイス特性データと、デバイス物理構造から各種寄生素子のパラメータを抽出して、回路シミュレーションで用いる半導体デバイス等価回路モデルのパラメータ設定を行うものと定義する。また、本明細書における情報フィードバック工程とは、回路シミュレーションで得られた回路およびデバイスの出力データと、回路構造またはデバイス構造との因果関係を結びつける知識データベースを用いて、現在の半導体デバイスと電気回路構造の組み合わせによる出力特性と、所望の出力特性との誤差を小さくするために必要なデバイス構造または回路構造の最適化情報を推定し、デバイス構造または回路構造へ最適化情報をフィードバックするものと定義する。図1は、上述したように本発明の実施形態に係る半導体デバイスシミュレーションと回路シミュレーションを連携するシミュレーション連携方法を説明するためのフロー図である。図1に示すシミュレーション連携方法は、半自動化されたシミュレーション処理工程により実現されるものである。ここでは、シミュレーション対象となる半導体デバイスとしてIGBTを例に、図2に一般的なトレンチ構造IGBTの一部分の断面図を、図3に回路シミュレーション図1のステップB参照で用いる半導体デバイス等価回路モデルの回路図を、図4に半導体デバイス等価回路モデルを含む装置全体の回路図を、それぞれ示して、半導体デバイスシミュレーションと回路シミュレーションを連携するシミュレーション連携方法を説明する。なお、図3に示すパラメータ間において以下の式が成立する。すなわち、ICIDEIpc1、IpcIDE2であって、μp,μnは、それぞれ、正孔と電子の移動度を表し、IDEはダイオードDEを流れる電流を表している。図1に戻って、ステップAでは、IGBTの物理的構造の設計情報を基に、半導体デバイスシミュレーション用モデルを作成A1し、デバイスの駆動条件を設定F1し、半導体デバイスシミュレーションを実行A2することにより、デバイスの電流電圧特性および過渡特性を計算する。具体的には、半導体プロセスシミュレーション図示せずなどで図5に示すIGBTの3次元構造モデルを作成し、半導体デバイスシミュレーションにてIV特性、過渡特性を計算する。IGBTの構造を作成A1し、半導体デバイスシミュレーションを実行A2するプロセスは上述した既知の半導体プロセスシミュレータ図示せずおよび半導体デバイスシミュレータ図示せず上で手動にて行われる。ステップBでは、ステップAで計算された、半導体デバイスのIV特性および過渡特性のデータと、図6に示す半導体デバイス内部における物理的挙動のデータを基に、半導体デバイスモデルのパラメータを抽出する。なお、図6の右部に示す特性図におけるVceは、図5に示されたIGBTの3次元構造モデルのコレクタエミッタ間電圧を表している。具体的には、半導体デバイスシミュレータ図示せずの出力データをデータ処理することにより、半導体デバイス等価回路モデルのパラメータを抽出するために必要なデータである出力特性および過渡波形を出力B1し、図9に示す半導体デバイス等価回路モデルの出力特性を表す数式上記式1,2参照の出力や図10に示す半導体デバイス等価回路モデルの過渡波形が半導体デバイスシミュレータ図示せずの出力データや過渡波形に一致するように半導体デバイス等価回路モデルのパラメータを調整B2する。これらのプロセスは半自動にて行われる。具体的には、デバイスのIV特性および過渡特性のデータをデータ処理し、半導体デバイス等価回路モデルのパラメータを抽出するために必要なデータを出力するプロセスは半導体デバイスシミュレータ図示せず上で自動にて行われ、半導体デバイス等価回路モデルの出力特性が半導体デバイスシミュレータ図示せずの出力特性に一致するようにパラメータを調整するプロセスはエクセル上で作成した調整ツール図示せずにより自動にて行われ、過渡特性が一致するようにパラメータを調整するプロセスは回路シミュレータ図示せず上で手動にて行われる。ステップCでは、ステップBで調整済みの半導体デバイス等価回路モデルB2と、装置の電気回路構造データC1を基に3次元電磁界シミュレータを用いて作成した電気回路構造の等価回路モデルを組み合わせて図4に示す装置全体の電気回路モデルを作成C2し、駆動条件F2を設定して回路シミュレーションC3を行う。具体的に図4で説明すると、半導体デバイス等価回路モデルを回路シミュレーションで用いることのできる要素素子として実装しステップBにて調整し、装置の電気回路構造の3次元電磁界シミュレーションした結果から得られる配線構造の寄生成分を要素素子として回路を構成し、駆動条件から電源電圧Ed、ゲート抵抗Rg、ゲート電圧Vg、スイッチング周期Tsw図示せず、負荷リアクトルLsなどを決定し、ダイオードなどその他回路を構成するために必要な要素素子を追加し、装置全体の電気回路モデルを作成し、回路シミュレーションを行う。これらのプロセスは半自動にて行われる。すなわち、半導体デバイス等価回路モデルB2と電気回路構造等価回路モデルとその他回路を構成するために必要な要素素子を組み合わせて作成された装置全体の電気回路モデルとを用いて回路シミュレーションするプロセスC3は手動にて行われ、電気回路構造データの作成C1は手動にて行われ、電気回路構造等価回路モデル作成C2は自動にて行われる。ステップDでは、回路シミュレーションC3を行った結果得られる回路の出力データD1と装置として所望の特性データを比較し、デバイスを含んだ回路としての性能の評価D2を行う。具体的には、回路シミュレーションC3から得られた半導体デバイス等価回路モデルのコレクタ-エミッタ間電圧Vceとコレクタ電流Icの過渡特性から図10の下半に示すような損失特性を計算し、装置として所望の損失特性を満足するかを判断することと、図11に示すようなVceのスイッチング過渡波形のターンオフ時に発生するサージ電圧のピーク値Vpeakを計算し、Vpeakがデバイスの耐圧電圧Vces以下であることを満足するかを判断する。これらのプロセスは半自動にて行われる。すなわち、装置として所望の損失特性やデバイスの耐圧電圧の値を設定するプロセス図示せずは手動にて行われ、回路シミュレーションC3を行った結果得られる回路の出力データD1からスイッチング損失特性やサージ電圧のピーク値Vpeakを計算し、先に手動にて設定された値と比較し性能を評価するプロセスD2は自動にて行われる。ステップEでは、ステップDで装置として所望の特性を満足しなかった場合に、知識データベースE1を基に所望の特性に近づくようなデバイス構造電気回路構造駆動条件の最適化情報を推定し提示E2することにより、最適化情報を半導体デバイスシミュレーションを行うステップAや回路シミュレーションを行うステップCへフィードバックし、再度図1に示す半導体デバイスシミュレーションと回路シミュレーションを連携するシミュレーション連携処理を実行することにより、デバイス特性や回路特性の最適化を統合的に行う。具体的には、知識データベースE1がステップDにて性能評価に用いる損失とサージ電圧の特性とデバイス特性や回路特性との因果関係を示す情報を蓄積しているデータベースであり、損失とサージ電圧の特性評価の結果が満足されなかった場合の対策方法を提示する。例えば、損失特性が装置として所望の損失特性を満足しなかった場合、その対策としてデバイスの定常時の損失を低減することとデバイスのスイッチング時の損失を低減することが考えられ、の対策のうちデバイスへのフィードバックとして現状のサージ電圧のピーク値を考慮して耐圧として問題のない厚さまでベース層の厚さを低減する方法を提示したり、回路へのフィードバックとしてゲート電圧やスイッチング周期を変更する方法を提示したりする。の対策のうちデバイスへのフィードバックとしてスイッチング時のコレクタ-エミッタ電圧の変化に関係のある帰還容量の特性を変更するためにゲート端子構造を変更する方法を提示したり、回路へのフィードバックとしてスイッチング特性を変更するためにゲート抵抗、ゲート電圧或いはスイッチング周期を変更する方法を提示したりする。またサージ電圧のピーク値がデバイスの耐圧電圧以下であることを満足しなかった場合、その対策としてデバイスの耐圧特性を上げることとサージ電圧のピーク値を下げることが考えられ、の対策のデバイスへのフィードバックとして現状のサージ電圧のピーク値以上の耐圧となるような厚さまでデバイスのベース層の厚さを増加する方法を提示する。の対策のうちデバイスへのフィードバックとしてターンオフ時の遮断電流のdidtが小さくなるように帰還容量の特性を変更するためにゲート端子構造を変更する方法を提示したり、回路へのフィードバックとしてターンオフ時の遮断電流のdidtが小さくなるようにゲート抵抗またはゲート電圧を変更する方法を提示したり、電気回路構造へのフィードバックとして現状のターンオフ時の遮断電流のdidtでもサージ電圧のピークが所望の値以下となるような寄生誘導成分となるように電気回路構造を変更する方法を提示したりする。その後、提示された対策方法を参考に、デバイス構造、電気回路構造或いは駆動条件を変更し、図1に示す半導体デバイスシミュレーションと回路シミュレーションを連携するシミュレーション連携処理フローのうち適宜ステップAやステップCからシミュレーションを行うフローを繰り返すことにより、デバイスと回路の最適化を連携して行うことができる。最適化の例として、図12にサージ電圧のピーク値Vpeakを所望の値以下とするために、デバイスへのフィードバックとして帰還容量の特性を変更し再度回路シミュレーションによりサージ電圧のピーク値Vpeakの変化を確認した結果を示す。これらのプロセスは半自動にて行われる。すなわち、上記のような最適化のための対策方法を知識データベースへ蓄積するプロセス図示せずは手動で行われ、性能評価の結果から対策方法を提示するプロセスE2は自動で行われ、提示された対策方法をデバイス構造や電気回路構造や駆動条件へ反映し再度図1に示す半導体デバイスシミュレーションと回路シミュレーションを連携するシミュレーション連携処理を行うプロセスA1,A2,C3,F1,F2は手動で行われる。このように、本発明ではステップBからステップCにおいて実際のデバイスを製作する事なく回路シミュレーション用の半導体デバイス等価回路モデルを得ることが可能であるため、新規デバイス開発からデバイス特性の抽出半導体デバイス等価回路モデルの調整回路シミュレーションの実施までの一連のシミュレーション連携処理を行う期間を短縮することが可能となり、またステップEにおいて回路シミュレーションの結果から推定した装置として所望の特性を満足するためのデバイス構造や電気回路構造や駆動条件をフィードバックすることにより、デバイスと回路を含めたトータルとしての装置開発期間の短縮と、装置としての性能最適化を効率的に行うことが可能となる。"