夫々、CPUユニットが接続されるバスに接続されるとともに、アナログ値を出力する外部機器に接続され、前記外部機器が出力するアナログ値を第1のデジタル値に変換するA/D変換装置と、前記CPUユニットへ転送する第2のデジタル値をバッファする第1のバッファメモリと、自ユニットの固有情報を記憶する不揮発性の記憶装置と、を備える1以上のスレーブ入力ユニットと、前記バスに接続され、前記A/D変換装置が出力した第1のデジタル値を入力として前記記憶装置に格納されている固有情報に基づく演算処理を実行して前記第2のデジタル値を算出する演算部を備え、前記演算部による演算処理と前記演算処理により算出された第2のデジタル値を前記第1のバッファメモリに転送する処理とを前記スレーブ入力ユニットの夫々に対して実行する、1つのマスタユニットと、を備えることを特徴とするアナログ入力システム。前記演算処理は、スレーブ入力ユニット毎に予め設定された数値変換処理を含み、前記固有情報は、自スレーブ入力ユニットに設定された数値変換処理を識別する識別情報である、ことを特徴とする請求項1に記載のアナログ入力システム。前記演算処理は、スレーブ入力ユニット毎の補正処理を含み、前記固有情報は、校正器が出力したアナログ基準値を自スレーブ入力ユニットが備えるA/D変換装置が変換して得られる、予め求められたデジタル基準値であって、前記演算部は、前記デジタル基準値を用いて補正処理を実行する、ことを特徴とする請求項1に記載のアナログ入力システム。前記1以上のスレーブ入力ユニットは、夫々、前記マスタユニットが前記バスを介して読み書き可能な第2のバッファメモリを備え、前記マスタユニットは、前記A/D変換装置が出力した第1のデジタル値および前記記憶装置が記憶している固有情報の取得と前記第2のデジタル値を転送する処理とを前記第2のバッファメモリを介して実行する、ことを特徴とする請求項1に記載のアナログ入力システム。夫々、CPUユニットが接続されるバスに接続されるとともに、アナログ値の入力を受け付ける外部機器に接続され、第1のデジタル値を前記外部機器に出力するアナログ値に変換するD/A変換装置と、前記CPUユニットから転送されてくる第2のデジタル値をバッファする第1のバッファメモリと、自ユニットの固有情報を記憶する不揮発性の記憶装置とを備える1以上のスレーブ出力ユニットと、前記バスに接続され、前記第1のバッファメモリにバッファされた第2のデジタル値を入力として前記記憶装置に格納されている固有情報に基づく演算処理を実行して前記第1のデジタル値を算出する演算部を備え、前記演算部による演算処理と前記演算処理により算出された第1のデジタル値をスレーブ出力ユニットに転送する処理とを、スレーブ出力ユニットの夫々に対して実行する、1つのマスタユニットと、を備えることを特徴とするアナログ出力システム。前記演算処理は、スレーブ出力ユニット毎に予め定められた数値変換処理を含み、前記固有情報は、自スレーブ出力ユニットに予め定められた数値変換処理を識別する識別情報である、ことを特徴とする請求項5に記載のアナログ出力システム。前記演算処理は、スレーブ出力ユニット毎の補正処理を含み、前記固有情報は、自スレーブ出力ユニットが備えるD/A変換装置が変換すると所定のアナログ基準値が得られる、予め求められたデジタル基準値であって、前記演算部は、前記デジタル基準値を用いて補正処理を実行する、ことを特徴とする請求項5に記載のアナログ出力システム。前記1以上のスレーブ出力ユニットは、夫々、前記マスタユニットが前記バスを介して読み書き可能な第2のバッファメモリを備え、前記マスタユニットは、前記CPUユニットが前記第1のバッファメモリにバッファした第2のデジタル値および前記記憶装置が記憶している固有情報の取得と前記第1のデジタル値を転送する処理とを前記第2のバッファメモリを介して実行する、ことを特徴とする請求項5に記載のアナログ出力システム。夫々、CPUユニットが接続されるバスに接続されるとともに、アナログ値を出力する第1の外部機器に接続され、前記第1の外部機器が出力するアナログ値を第1のデジタル値に変換するA/D変換装置と、前記CPUユニットへ転送する第2のデジタル値をバッファする第1のバッファメモリと、自ユニットの固有情報を記憶する不揮発性の記憶装置と、を備える1以上のスレーブ入力ユニットと、夫々、前記バスに接続されるとともに、アナログ値の入力を受け付ける第2の外部機器に接続され、第3のデジタル値を前記第2の外部機器に出力するアナログ値に変換するD/A変換装置と、前記CPUユニットから転送されてくる第4のデジタル値をバッファする第2のバッファメモリと、自ユニットの固有情報を記憶する不揮発性の記憶装置とを備える1以上のスレーブ出力ユニットと、前記バスに接続され、前記スレーブ入力ユニットに対しては、前記A/D変換装置が出力した第1のデジタル値を入力として前記記憶装置に格納されている固有情報に基づく第1の演算処理を実行して前記第2のデジタル値を算出し、前記スレーブ出力ユニットに対しては、前記第2のバッファメモリにバッファされた第4のデジタル値を入力として前記記憶装置に格納されている固有情報に基づく第2の演算処理を実行して前記第3のデジタル値を算出する、演算部を備え、前記演算部による第1の演算処理と前記第1の演算処理により算出された第2のデジタル値を前記第1のバッファメモリに転送する処理とを前記スレーブ入力ユニットの夫々に対して実行し、前記演算部による第2の演算処理と前記第2の演算処理により算出された第3のデジタル値をスレーブ出力ユニットに転送する処理とを、スレーブ出力ユニットの夫々に対して実行する、1つのマスタユニットと、を備えることを特徴とするアナログ入出力システム。ここで、アナログ入出力ユニットが扱うデジタル値はアナログ入力ユニットが具備するA/D変換装置が出力する値またはアナログ出力ユニットが具備するD/A変換装置に入力される値そのものではなく、アナログ入力ユニット、アナログ出力ユニットの内部の演算部によって、何らかの数値変換されたものである。例えば、熱電対、白金測温抵抗体などの温度値が入力されるアナログ入力ユニットは、JIS等の規格で定められている熱起電力表や、測温抵抗体抵抗値表に基づいて、A/D変換装置の出力値を温度値に数値変換する。また、電圧や電流が入力されるアナログ入力ユニットは、0-10V、1-5V、4-20mAなど範囲のアナログ入力をデジタル値に変換した後、変換後のデジタル値を0-4000などの予め定められた範囲のデジタル値へ数値変換する。また、アナログ入出力ユニットは、数値変換だけでなく、変換されたデジタル値を元にアナログ入出力ユニット内で平均処理をさせたり、デジタル値が設定された範囲を超えたときにアラームを出力させたりするなど、アナログ入出力ユニット内において実現しなければならない機能を有している。従って、複数のアナログ入出力ユニットをベースユニットに接続してアナログ入出力点数を増加させる場合、全ての接続するアナログ入出力ユニットに演算部を持たせる必要があるため、コストアップの要因となるという課題があった。本発明は、上記に鑑みてなされたものであって、廉価にアナログ入力点数またはアナログ出力点数を増加させることができるアナログ入力システム、アナログ出力システム、およびアナログ入出力システムを得ることを目的とする。上述した課題を解決し、目的を達成するために、本発明は、夫々、CPUユニットが接続されるバスに接続されるとともに、アナログ値を出力する外部機器に接続され、前記外部機器が出力するアナログ値を第1のデジタル値に変換するA/D変換装置と、前記CPUユニットへ転送する第2のデジタル値をバッファする第1のバッファメモリと、自ユニットの固有情報を記憶する不揮発性の記憶装置と、を備える1以上のスレーブ入力ユニットと、前記バスに接続され、前記A/D変換装置が出力した第1のデジタル値を入力として前記記憶装置に格納されている固有情報に基づく演算処理を実行して前記第2のデジタル値を算出する演算部を備え、前記演算部による演算処理と前記演算処理により算出された第2のデジタル値を前記第1のバッファメモリに転送する処理とを前記スレーブ入力ユニットの夫々に対して実行する、1つのマスタユニットと、を備えることを特徴とする。本発明にかかるアナログ入力システムによれば、アナログ入力ユニットとして機能するアナログスレーブユニットを複数接続することができるとともにアナログスレーブユニットに演算部を持たせる必要がないので、廉価にアナログ入力点数を増加させることができるようになる。以下に、本発明にかかるアナログ入力システム、アナログ出力システム、およびアナログ入出力システムの実施の形態を図面に基づいて詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。実施の形態.図1は、本発明にかかる実施の形態のアナログ入力システム、アナログ出力システム、およびアナログ入出力システムを適用したPLCの構成を示す図である。図1に示すように、PLC1は、アナログマスタユニット10と、複数ここでは2つのアナログスレーブユニット20a、20bと、CPUユニット30と、ベースユニット40とを備えている。なお、アナログスレーブユニット20aは、アナログ入力ユニットであり、アナログスレーブユニット20bは、アナログ出力ユニットであるとする。即ち、アナログマスタユニット10およびアナログスレーブユニット20aは、アナログ入力システムを構成する。また、アナログマスタユニット10およびアナログスレーブユニット20bは、アナログ出力システムを構成する。また、アナログマスタユニット10、アナログスレーブユニット20a、20bは、アナログ入出力システムを構成する。以降、アナログスレーブユニット20a、20bをアナログスレーブユニット20と総称することがある。ベースユニット40は、アナログマスタユニット10、アナログスレーブユニット20a、20b、およびCPUユニット30が装着されており、これらの装着されているユニット間を電気的に接続するバス41を備えている。アナログマスタユニット10は、外部機器から入力されたアナログ値をデジタル値に変換するA/D変換装置11と、不揮発性の記憶装置12と、演算部17と、主にユニット間のデータ転送のためのバッファとして用いられる共用メモリ15と、共用メモリ15およびバス41を介したデータ転送を制御するバス制御部16とを備えている。なお、アナログマスタユニット10は、アナログ値の入力端子を複数備えるようにしてもよい。また、アナログスレーブユニット20aは、外部機器から入力されたアナログ値をデジタル値に変換するA/D変換装置21aと、不揮発性の記憶装置22aと、主にユニット間のデータ転送のためのバッファとして用いられる共用メモリ25aと、共用メモリ25aおよびバス41を介してデータ転送を実行するバス制御部26aと、を備えている。なお、アナログスレーブユニット20aは、アナログ値の入力端子を複数備えるようにしてもよい。また、アナログスレーブユニット20bは、CPUユニット30が生成したデジタル値を外部機器に出力するアナログ値に変換するD/A変換装置21bと、不揮発性の記憶装置22bと、主にユニット間のデータ転送のためのバッファとして用いられる共用メモリ25bと、共用メモリ25bおよびバス41を介したデータ転送を制御するバス制御部26bと、を備えている。なお、アナログスレーブユニット20bは、アナログ値の出力端子を複数備えるようにしてもよい。ここで、アナログマスタユニット10が具備する共用メモリ15は、バッファメモリ13およびユニット間I/Fエリア14が確保されている。バッファメモリ13は、CPUユニット30が読み書き可能になっており、CPUユニット30から送信されてきたデータや、CPUユニット30に送信するデータが格納される。ユニット間I/Fエリア14は、アナログスレーブユニット20a、20bから送信されてきたデータや、アナログスレーブユニット20a、20bに送信するデータが格納される。一方、アナログスレーブユニット20aが具備する共用メモリ25aにも、バッファメモリ23aおよびユニット間I/Fエリア24aが確保されている。バッファメモリ23aは、CPUユニット30が読み書き可能になっており、CPUユニット30から送信されてきたデータや、CPUユニット30に送信するデータがバッファされる。ユニット間I/Fエリア24aは、アナログマスタユニット10が読み書き可能になっており、アナログマスタユニット10に送信するデータや、アナログマスタユニット10から送信されてきたデータが格納される。また、ユニット間I/Fエリア24aは、外部機器から入力されるアナログ値を取り込んでデジタル値に変換する周期を記述した変換周期設定値が格納される。また、アナログスレーブユニット20bが具備する共用メモリ25bにも、バッファメモリ23bおよびユニット間I/Fエリア24bが確保されている。バッファメモリ23bは、CPUユニット30が読み書き可能になっており、CPUユニット30から送信されてきたデータや、CPUユニット30に送信するデータが格納される。ユニット間I/Fエリア24bは、アナログマスタユニット10が読み書き可能になっており、アナログマスタユニット10に送信するデータや、アナログマスタユニット10から送信されてきたデータが格納される。また、ユニット間I/Fエリア24bは、CPUユニット30から送信されてきたデジタル値を取り込んで外部機器に出力するアナログ値に変換する周期を記述した変換周期設定値が格納される。アナログマスタユニット10が備えるバス制御部16は、自ユニット10が備えるユニット間I/Fエリア14とアナログスレーブユニット20aが備えるユニット間I/Fエリア24aとの間のデータ転送と、自ユニット10が備えるユニット間I/Fエリア14とアナログスレーブユニット20bが備えるユニット間I/Fエリア24bとの間のデータ転送と、を実行する。具体的には、例えば、アナログマスタユニット10からアナログスレーブユニット20aへのデータ転送を実行する際には、バス制御部26aは、アナログマスタユニット10がバス使用権を有しているときに、アナログマスタユニット10のユニット間I/Fエリア14に格納されたデータを読み出して、アナログスレーブユニット20aのユニット間I/Fエリア24aに書き込む。また、アナログスレーブユニット20aからアナログマスタユニット10へのデータ転送を実行する際には、バス制御部16は、アナログマスタユニット10がバス使用権を有しているときに、アナログマスタユニット20aのユニット間I/Fエリア24aに格納されたデータを読み出して、自ユニット10のユニット間I/Fエリア14に読み出す。このように、バス制御部16は、アナログマスタユニット10とアナログスレーブユニット20との間のデータ転送を実行する。なお、バス制御部16は、演算処理後述する数値変換処理および補正処理前のデジタル値をアナログスレーブユニット20からアナログマスタユニット10に転送し、演算処理済みのデジタル値をアナログマスタユニット10からアナログスレーブユニット20に転送する。なお、バス制御部16によるデータ転送にかかるデータ転送元およびデータ転送先の指定は、演算部17によってなされるものとする。また、アナログスレーブユニット20aにおいては、バス制御部26aは、記憶装置22aとユニット間I/Fエリア24aとの間のデータ転送を実行することができる。同様に、アナログスレーブユニット20bにおいては、バス制御部26bは、記憶装置22bとユニット間I/Fエリア24bとの間のデータ転送を実行することができる。バス制御部26a、26bによるデータ転送にかかるデータ転送元およびデータ転送先の指定は、バス制御部16およびバス41を介して演算部17から指定されるようにしてよい。アナログマスタユニット10が備える演算部17は、アナログスレーブユニット20aがA/D変換して得たデジタル値に対して演算処理を行って、CPUユニット30に入力するデジタル値を算出することができる。また、演算部17は、CPUユニット30がアナログスレーブユニット20bに出力したデジタル値に対して演算処理を行って、アナログスレーブユニット20bがA/D変換すると外部機器に出力するアナログ値が得られるようなデジタル値を算出する。ここで、デジタル値に対して実行される数値変換処理のアルゴリズムは、アナログ入出力ユニットの種別ユニット種別によって異なる。熱電対、白金測温抵抗体などの温度値が入力される種別のアナログ入出力ユニットは、JIS等の規格で定められている熱起電力表や、測温抵抗体抵抗値表に基づいて、A/D変換後のデジタル値を温度値に変換する。また、電圧や電流が入力される種別のアナログ入出力ユニットは、0-10V、1-5V、4-20mAなどのアナログ入力を0-4000などの予め定められた範囲のデジタル値へ変換する。なお、数値変換処理の概念は、平均処理や、デジタル値が予め設定された範囲を超えたときにアラームを出力する処理を含む。また、一般に、変換装置A/D変換装置、D/A変換装置は、内部で基準電圧例えばGND電圧および測定上限電圧を生成して、生成した基準電圧のアナログ信号と入出力するアナログ値の比較の元に変換を行うようになっている。通常は、生成した基準電圧が誤差を含んでいたり、変換装置を構成する回路に誤差を含んでいたりするため、基準電圧をそのまま用いて変換を行うと、意図した変換値が得られないことがある。そこで、本発明の実施の形態においては、ユニット種別や誤差を補正するときに基準となる値など、個々のユニットに固有の情報をアナログスレーブユニット20の夫々に保持させておき、アナログマスタユニット10においては、演算部17は、夫々に保持されている固有情報に基づいて数値変換処理と補正処理とを実行するようにした。図2は、アナログスレーブユニット20aに具備される記憶装置22aのメモリ構造を説明する図である。図示するように、記憶装置22aには、ユニット種別を記述したユニット種別情報221と、第1デジタル基準値222と、第2デジタル基準値223と、が予め格納されている。なお、ユニット種別情報221は、検索キーとして用いて後述の数値変換処理テーブル121を検索することによってアナログスレーブユニット20に固有の数値変換処理を選択することができるものであればどのような情報であってよく、例えばユニット種別情報221として型番を採用することができる。第1デジタル基準値222、第2デジタル基準値223は、校正器が生成したGND電圧、測定上限電圧のアナログ信号の夫々をA/D変換装置21aが変換して得られたデジタル値とする。演算部17は、アナログスレーブユニット20aに設定されたユニット種別情報221を参照してアナログスレーブユニット20用の数値変換処理を選択し、当該選択した数値変換処理を実行してデジタル値を算出する。そして、数値変換処理後のデジタル値に対して、デジタル基準値222、223を用いて補正処理する。記憶装置22bのメモリ構造は、記憶装置22aと同様である。但し、第1デジタル基準値222、第2デジタル基準値223は、D/A変換装置21bが変換するとGND電圧を示すアナログ値および測定上限電圧を示すアナログ値が夫々得られるデジタル値とする。なお、基準電圧は、GND電圧および測定上限電圧だけに限定されない。補正処理のアルゴリズムを変更することによって、所望の電圧を基準電圧とすることができる。図3は、記憶装置12のメモリ構造を説明する図である。記憶装置12には、複数の数値変換処理をユニット種別毎に記述した数値変換処理テーブル121が予め格納されている。数値変換処理テーブル121は、ユニット種別情報221を検索キーとして検索することによって、対応する数値変換処理を取得することができるようになっている。また、アナログマスタユニット10は、同一のバス41に接続されているアナログスレーブユニット20a、20bの固有情報ユニット種別、第1デジタル基準値、第2デジタル基準値を管理する接続スレーブユニットテーブル122を保持する。図4は、接続スレーブユニットテーブル122のデータ構造を説明する図である。図示するように、接続スレーブユニットテーブル122は、アナログスレーブユニット20毎に、識別ID、ユニット種別、第1デジタル基準値、および第2デジタル基準値を備えるエントリが登録されて構成されている。識別IDは、バス41のどの接続スロットに接続されているかを示す識別番号である。接続スレーブユニットテーブル122を構成する個々のエントリは、例えば、起動時などに演算部17によって登録される。具体的には、演算部17は、バス制御部16を制御して記憶装置22a、22bから夫々の固有情報をアナログマスタユニット10のユニット間I/Fエリア14に逐次読み出して、読み出した固有情報を接続スレーブユニットテーブル122に逐次登録する。なお、起動時に、バス制御部16が自律的に固有情報を夫々のアナログスレーブユニット20から読み出して、読み出した夫々の固有情報を接続スレーブユニットテーブル122に登録するようにしてもよい。なお、ここでは、一例として、接続スレーブユニットテーブル122はユニット間I/Fエリア14に保持されるものとして説明するが、接続スレーブユニットテーブル122はアナログマスタユニット10内であればいかなる記憶領域に保持されるようにしてもよい。CPUユニット30は、アナログマスタユニット10のバッファメモリ13やアナログスレーブユニット20aのバッファメモリ23aに格納されているデジタル値を読み出したり、アナログスレーブユニット20bのバッファメモリ23bにデジタル値を書き込んだりするバス制御部32と、バス制御部32が読み出したデジタル値を入力として、ユーザプログラムに基づく演算を行って、アナログスレーブユニット20bに書き込ませるデジタル値を算出する演算部31と、を備えている。演算部31は、具体的には、予め内蔵するユーザプログラムを一回実行スキャンする毎にデジタル値の入出力を行う。したがって、バッファメモリ13、23a上のデジタル値の読み出し、およびバッファメモリ23b上のデジタル値の更新は、ユーザプログラムのスキャン周期毎に実行される。なお、変換周期設定値は、ユーザプログラムのスキャン周期と同じであってもよいし、異なる値であってもよい。次に、図5および図6を参照して、本発明のアナログ入出力システムの動作を説明する。図5は、入力信号の扱う際のアナログ入出力システムの動作を説明する図であり、図6は、出力信号を扱う際のアナログ入出力システムの動作を説明する図である。図示するように、PLC1の起動時には、まず、演算部17は、バス制御部16を制御して、アナログスレーブユニット20aの記憶装置22aに格納されている固有情報を読み出して、読み出した固有情報をユニット間I/Fエリア14に置かれている接続スレーブユニットテーブル122に登録するステップS1。また、演算部17は、バス制御部16を制御して、アナログスレーブユニット20aのユニット間I/Fエリア24aに変換周期設定値を格納するステップS2。なお、ステップS1、ステップS2の動作は、アナログスレーブユニット20bに対しても実行される。アナログスレーブユニット20aでは、A/D変換装置21aは、A/D変換を行い、A/D変換後のデータデジタル値をユニット間I/Fエリア24aに格納するステップS3。なお、ステップS3の動作は、ユニット間I/Fエリア24aに格納された変換周期設定値に記述されている変換周期で実行され、ユニット間I/Fエリア24aに置かれたA/D変換後のデータは、A/D変換が実行される毎に更新される。アナログマスタユニット10では、演算部17は、バス制御部16を制御して、アナログスレーブユニット20aのユニット間I/Fエリア24aに格納されているA/D変換後のデータをアナログマスタユニット10のユニット間I/Fエリア14に読み出すステップS4。そして、演算部17は、接続スレーブユニットテーブル122に登録されているアナログスレーブユニット20aのユニット種別情報221を検索キーとして記憶装置12に格納されている数値変換処理テーブル121を検索して、検索により取得した数値制御処理と、接続スレーブユニットテーブル122に登録されているアナログスレーブユニット20aの第1デジタル基準値222および第2デジタル基準値223を用いた補正処理とを、ユニット間I/Fエリア14に読み出したA/D変換後のデータに対して実行するステップS5。そして、演算部17は、バス制御部16を制御して、数値変換処理および補正処理を実行して得たデータデジタル値をアナログスレーブユニット20aのユニット間I/Fエリア24aに格納するステップS6。アナログスレーブユニット20aにおいては、バス制御部26aは、ステップS6の処理によりユニット間I/Fエリア24aに格納された数値変換処理および補正処理が実行されたデータをバッファメモリ13aに転送するステップS7。CPUユニット30においては、バス制御部32は、アナログスレーブユニット20aのバッファメモリ23aに格納されている数値変換処理および補正処理が実行されたデータを読み出すステップS8。バス制御部32が読み出したデータは、演算部31に送られ、ユーザプログラムの演算に使用される。続いて、バス制御部32は、演算部31がユーザプログラムの演算により算出したデジタル値のデータを、アナログスレーブユニット20bのバッファメモリ23bに格納するステップS9。アナログスレーブユニット20bでは、バス制御部26bは、ステップS8の処理によりバッファメモリ23bに格納されたデータをユニット間I/Fエリア24bに転送するステップS10。アナログマスタユニット10においては、演算部17は、バス制御部16を制御して、ステップS9の処理によりユニット間I/Fエリア24bに格納されたデータをアナログマスタユニット10のユニット間I/Fエリア14に読み出すステップS11。そして、演算部17は、接続スレーブユニットテーブル122に登録されているアナログスレーブユニット20bの第1デジタル基準値222および第2デジタル基準値223を用いた補正処理と、接続スレーブユニットテーブル122に登録されているアナログスレーブユニット20bのユニット種別情報221を検索キーとして数値変換処理テーブル121を検索して、検索により取得した数値制御処理とを、ステップS10の処理によりユニット間I/Fエリア14に読み出したデータに対して実行するステップS12。そして、演算部17は、バス制御部16を制御して、補正処理および数値変換処理を実行して得たデータデジタル値をアナログスレーブユニット20bのユニット間I/Fエリア24bに格納するステップS13。アナログスレーブユニット20bにおいては、D/A変換装置21bは、ステップS13の処理によりユニット間I/Fエリア24bに格納されたデータを読み出して、読み出したデータをD/A変換し、得られたアナログ値を外部機器に出力するステップS14。なお、ステップS4~ステップS7の動作は、例えばユニット間I/Fエリア24aに格納された変換周期設定値に記述されている変換周期と同じ周期で繰り返し実行される。また、ステップS8~ステップS9の動作は、ユーザプログラムのスキャン周期で繰り返し実行される。また、ステップS10~ステップS13の動作は、例えばユニット間I/Fエリア24bに格納された変換周期設定値に記述されている変換周期と同じ周期で繰り返し実行される。また、ステップS14の動作は、ユニット間I/Fエリア24bに格納された変換周期設定値に記述されている変換周期で繰り返し実行される。なお、本発明の実施の形態においては、アナログ入力システムは、アナログ入力ユニットとして機能するアナログスレーブユニット20aを1つ備えるとして説明したが、アナログ入力システムがアナログ入力ユニットとして機能するアナログスレーブユニットを複数備える場合においても、アナログマスタユニット10は、上記実施の形態で説明した構成により、夫々のアナログスレーブユニットに対してデジタル値に対する演算処理を実行できることはいうまでもない。同様に、アナログ出力システムがアナログ出力ユニットとして機能するアナログスレーブユニットを複数備える場合においても、アナログマスタユニット10は、夫々のアナログスレーブユニットに対してデジタル値に対する演算処理を実行できる。同様に、アナログ入出力システムが、アナログ入力ユニットとして機能するアナログスレーブユニットまたはアナログ出力ユニットとして機能するアナログスレーブユニットを複数備える場合においても、アナログマスタユニット10は、夫々のアナログスレーブユニットに対してデジタル値に対する演算処理を実行できる。次に、本発明の実施の形態と比較される技術以降、比較例にかかる技術について説明する。図7は、比較例にかかる技術を説明する図である。なお、以降、本発明の実施の形態と同一の構成要素には同一の符号を付して、重複する説明を省略するものとする。図7に示すように、比較例にかかる技術によれば、PLC2は、CPUユニット30と、ベースユニット40と、アナログマスタユニット60、アナログマルチプレクスユニット70a、およびアナログマルチプレクスユニット70bからなるアナログ入出力システムとを備えている。ベースユニット40は、バス41を備えており、バス41は、CPUユニット30とアナログマスタユニット60とを電気的に接続している。CPUユニット30は、演算部31およびバス制御部32を備えている。アナログマスタユニット60は、アナログ値をデジタル値に変換するA/D変換装置61と、タイミング生成部62を備える演算部63と、バス制御部64とを備えている。また、アナログマルチプレクスユニット70aは、アナログマルチプレクサチャンネル切替71aと、アナログ信号変換回路72aとを備えている。同様に、アナログマルチプレクスユニット70bは、アナログマルチプレクサチャンネル切替71bとアナログ信号変換回路72bとを備えている。アナログマルチプレクスユニット70a、70bは、夫々複数のチャンネルの入力端子を備えている。夫々の入力端子には、仕様により定められた範囲のアナログ値が入力される。アナログマスタユニット60では、タイミング生成部62は、アナログマルチプレクスユニット70a、70bが備える全ての入力端子のうちから一つを選択する選択信号を切り替えるタイミングを生成する。演算部63は、選択信号によって全ての入力端子が均等に選択されるように、タイミング生成部62が生成したタイミングで切り替える。アナログマルチプレクスユニット70aにおいては、アナログマルチプレクサチャンネル切替71aは、選択信号が指定する入力端子からアナログ値を取り込んで、取り込んだアナログ値をアナログ信号変換回路72aに入力する。アナログ信号変換回路72aは、入力されたアナログ値をアナログマスタユニット60がA/D変換可能な範囲のアナログ値に変換し、変換後のアナログ値をアナログマスタユニット60のA/D変換装置61に入力する。同様に、アナログマルチプレクスユニット70bにおいては、アナログマルチプレクサチャンネル切替71bは、選択信号が指定する入力端子からアナログ値を取り込んで、取り込んだアナログ値をアナログ信号変換回路72bに入力する。アナログ信号変換回路72bは、入力されたアナログ値をアナログマスタユニット60がA/D変換可能な範囲のアナログ値に変換し、変換後のアナログ値をアナログマスタユニット60のA/D変換装置61に入力する。A/D変換装置61は、入力されたアナログ値をデジタル値に変換し、変換後のデジタル値を演算部63に入力する。演算部63は、入力されたデジタル値に対して数値変換処理を実行して、数値変換処理後のデジタル値をバス制御部64に入力する。CPUユニット30のバス制御部32は、バス制御部64に入力されたデジタル値を読み出す。ここで、比較例にかかる技術によれば、外部機器から入力されるアナログ値の取り込み周期は、入力点数の増加に応じて取り込み周期が長くなってしまうという問題がある。また、アナログマルチプレクスユニット70a、70bは、アナログマスタユニット60へアナログ値を入力するため、アナログ値の信号の立ち上り/立ち下がりに時間を要し、選択信号の切替間隔が長くなってしまい、結果として、アナログ値の取り込み周期がさらに長くなってしまうという問題がある。これに対して、本発明の実施の形態によれば、ユニット間はデジタル値のデータが転送されるので、信号の立ち上がり/立ち下がりにかかる時間が比較例にかかる技術に比して短い。また、アナログスレーブユニット20毎に設定された変換周期でアナログ値の取り込みやアナログ値の出力を実行することができるので、アナログ値の取り込み周期やアナログ値の出力周期はアナログ入出力点数に依存することがない。また、比較例にかかる技術によれば、アナログマルチプレクスユニット70a、70bは、アナログ回路で構成されており、アナログマスタユニット60との間でアナログ信号が送受信される。一般に、アナログ回路では、抵抗や、オペアンプ等の部品のばらつきが、A/D変換値、D/A変換値に影響するため、これらによる誤差を補正する必要がある。そのため、アナログマルチプレクスユニット70a、70bでは、アナログマスタユニット60に送信するアナログ値に含まれる誤差を修正する必要がある。従って、比較例にかかる技術によれば、ユーザは、PLC2を構築する際に、入力端子毎の誤差を補正する必要があり、ユーザの負担が大きいという問題がある。なお、アナログ値の誤差の補正方法としては、入出力するアナログ値の大きさを可変抵抗を用いて調整する方法が一般的である。これに対して、本発明の実施の形態によれば、個々のアナログスレーブユニット20に補正用のデジタル値の基準値を設定しておき、デジタル値に対して補正を行うようにしているので、ユーザは、誤差を補正するための調整を行う必要がない。また、比較例にかかる技術によれば、アナログマルチプレクスユニット70a、70bは、アナログ値を出力するようになっているため、ユニットの固有情報を通知する手段を有さない。したがって、ユーザは、アナログマルチプレクスユニット70a、70bのユニット種別毎に、対応するアナログマスタユニット60を用意する必要があるという問題がある。これに対して、本発明の実施の形態によれば、アナログマスタユニット10とアナログスレーブユニット20との間でデジタル値を送受信するようにし、アナログスレーブユニット20からアナログマスタユニット10に固有情報としてユニット種別情報221を転送することができ、アナログマスタユニット10は、受信したユニット種別情報221に基づいて複数の数値変換処理のうちから対象のユニット種別の数値変換処理を選択することができるので、複数のユニット種別のアナログスレーブユニット20に対してアナログマスタユニット10を1つ用意するだけでよい。また、比較例にかかる技術によれば、アナログマルチプレクスユニット70a、70bに入力されたアナログ値の夫々に対応するデジタル値は、バス制御部64が備える共用メモリの予め入力端子毎に割り当てられたアドレスに夫々格納される。したがって、ユーザは、アナログマスタユニット60の共用メモリのどこにマルチプレクスユニット70a、70bが割り付けられているかを確認してユーザプログラムを作成する必要があるという問題がある。これに対して、本発明の実施の形態によれば、アナログスレーブユニット20は、夫々、CPUユニット30から読み書き可能なバッファメモリバッファメモリ23a、バッファメモリ23bを備え、CPUユニット30との間のデータの受け渡しを、夫々、当該バッファメモリを用いて実行するようにしているので、アナログマスタユニット10が備えるバッファメモリ13にアナログスレーブユニット20毎の領域を割り当てる必要がなくなる。以上説明したように、本発明の実施の形態によれば、アナログスレーブユニット20aは、外部機器から入力されたアナログ値をA/D変換するA/D変換装置21aと、自ユニット20aの固有情報ユニット種別情報221、第1デジタル基準値222、第2デジタル基準値223を予め記憶する不揮発性の記憶装置22aと、CPUユニット30との間でデータ転送を行うためのバッファメモリ23aとを備え、アナログマスタユニット10は、A/D変換装置21aが出力したデジタル値を入力として固有情報に基づく演算処理数値変換処理および補正処理を実行する演算部17を備え、演算処理後のデジタル値をバッファメモリ23aに転送する、ように構成したので、アナログ入力ユニットとして機能するアナログスレーブユニットを複数接続することができるとともにアナログスレーブユニットに演算部を持たせる必要がないので、廉価にアナログ入力点数を増加させることができるようになる。また、アナログスレーブユニット20bは、外部機器に出力するアナログ値をD/A変換により求めるD/A変換装置21bと、自ユニット20bの固有情報ユニット種別情報221、第1デジタル基準値222、第2デジタル基準値223を予め記憶する不揮発性の記憶装置22bと、CPUユニット30との間でデータ転送を行うためのバッファメモリ23bとを備え、アナログマスタユニット10は、CPUユニット30からバッファメモリ23bに書き込まれたデジタル値を入力として固有情報に基づく演算処理数値変換処理および補正処理を実行して、D/A変換装置21bに入力するデジタル値を算出する演算部17を備え、演算処理後のデジタル値をアナログスレーブユニット20bに転送する、ように構成したので、アナログ出力ユニットとして機能するアナログスレーブユニットを複数接続することができるとともにアナログスレーブユニットに演算部を持たせる必要がないので、廉価にアナログ出力点数を増加させることができるようになる。また、演算部17は、アナログスレーブユニット20aに対しては、A/D変換装置21aが出力したデジタル値を入力としてアナログスレーブユニット20aの固有情報に基づく演算処理を実行し、アナログスレーブユニット20bに対しては、CPUユニット30からバッファメモリ23bに書き込まれたデジタル値を入力としてアナログスレーブユニット20bの固有情報に基づく演算処理を実行するので、アナログ入力ユニットとして機能するアナログスレーブユニットまたはアナログ出力ユニットとして機能するアナログスレーブユニットを複数接続することができるとともにアナログスレーブユニットに演算部を持たせる必要がないので、廉価にアナログ入出力点数を増加させることができるようになる。