"互いに対向する第一及び第二主面を含む半導体基板を有する半導体光検出素子と、前記半導体光検出素子に対向配置されると共に、前記半導体基板の前記第二主面と対向する第三主面と該第三主面と対向する第四主面とを有する搭載基板と、を備え、前記半導体光検出素子は、ガイガーモードで動作すると共に前記半導体基板内に形成された複数のアバランシェフォトダイオードと、それぞれの前記アバランシェフォトダイオードに対して直列に接続されると共に前記半導体基板の第一主面側に配置されたクエンチング抵抗と、前記クエンチング抵抗が並列に接続されると共に前記半導体基板の前記第一主面側に配置された信号線と、を含むフォトダイオードアレイを一つのチャンネルとして、複数のチャンネルを有し、前記搭載基板は、前記チャンネル毎に対応した複数の第一電極が前記第三主面側に配置されると共に、前記複数の第一電極と電気的に接続され且つ各前記チャンネルからの出力信号を処理する信号処理部が前記第四主面側に配置されており、前記半導体基板には、前記チャンネル毎に、前記信号線と電気的に接続され且つ前記第一主面側から前記第二主面側まで貫通した貫通電極が形成され、前記貫通電極と、該貫通電極に対応する前記第一電極と、がバンプ電極を介して電気的に接続されていることを特徴とする光検出装置。前記半導体基板の前記第一主面側に配置され、前記半導体基板の前記第一主面と対向する第五主面と該第五主面と対向する第六主面とを有するガラス基板を更に備え、前記半導体基板の側面と前記ガラス基板の側面とは面一とされていることを特徴とする請求項1に記載の光検出装置。前記ガラス基板の前記第六主面が平坦であることを特徴とする請求項2に記載の光検出装置。前記貫通電極が、前記チャンネルの中央領域に位置していることを特徴とする請求項1~3のいずれか一項に記載の光検出装置。前記貫通電極が、各前記チャンネル間の領域に位置していることを特徴とする請求項1~3のいずれか一項に記載の光検出装置。前記半導体光検出素子は、前記半導体基板の前記第一主面側に配置され、前記信号線と前記貫通電極とを接続する第二電極を更に含んでいることを特徴とする請求項1~5のいずれか一項に記載の光検出装置。光検出装置では、大面積化の要求に応えるため、上述したフォトダイオードアレイを一つのチャンネルとして、複数のチャンネルを有する半導体光検出素子が用いられることがある。複数のチャンネルを有する半導体光検出素子では、各チャンネルから出力される信号を導くための配線の距離以下、配線距離と称するが、チャンネル間で異なることがある。配線距離がチャンネル間で異なると、配線が有する抵抗及び容量の影響を受けて、時間分解能がチャンネル間で異なってしまう。チャンネル間で時間分解能を同じとするためには、配線距離が長いチャンネルに合わせて各チャンネルの配線距離を設定する必要がある。しかしながら、この場合、各チャンネルの配線距離が、比較的長くなってしまい、時間分解能の向上には限界がある。本発明は、大面積化を図りつつ、時間分解能をより一層向上することが可能な光検出装置を提供することを目的とする。本発明に係る光検出装置は、互いに対向する第一及び第二主面を含む半導体基板を有する半導体光検出素子と、半導体光検出素子に対向配置されると共に、半導体基板の第二主面と対向する第三主面と該第三主面と対向する第四主面とを有する搭載基板と、を備え、半導体光検出素子は、ガイガーモードで動作すると共に半導体基板内に形成された複数のアバランシェフォトダイオードと、それぞれのアバランシェフォトダイオードに対して直列に接続されると共に半導体基板の第一主面側に配置されたクエンチング抵抗と、クエンチング抵抗が並列に接続されると共に半導体基板の第一主面側に配置された信号線と、を含むフォトダイオードアレイを一つのチャンネルとして、複数のチャンネルを有し、搭載基板は、チャンネル毎に対応した複数の第一電極が第三主面側に配置されると共に、複数の第一電極と電気的に接続され且つ各チャンネルからの出力信号を処理する信号処理部が第四主面側に配置されており、半導体基板には、チャンネル毎に、信号線と電気的に接続され且つ第一主面側から第二主面側まで貫通した貫通電極が形成され、貫通電極と、該貫通電極に対応する第一電極と、がバンプ電極を介して電気的に接続されていることを特徴とする。本発明に係る光検出装置では、半導体光検出素子が、上述したフォトダイオードアレイを一つのチャンネルとして、複数のチャンネルを有しているので、大面積化が図られた光検出装置を実現することができる。本発明では、半導体光検出素子の半導体基板に、信号線と電気的に接続され且つ第一主面側から第二主面側まで貫通した貫通電極がチャンネル毎に形成され、半導体光検出素子の貫通電極と、搭載基板の第一電極と、がバンプ電極を介して電気的に接続されているので、各チャンネルの配線距離を極めて短くできると共に、その値をばらつきなく揃えることができる。したがって、配線が有する抵抗及び容量の影響が著しく抑制され、時間分解能が向上する。半導体基板の第一主面側に配置され、半導体基板の第一主面と対向する第五主面と該第五主面と対向する第六主面とを有するガラス基板を更に備え、半導体基板の側面とガラス基板の側面とは面一とされていてもよい。この場合、ガラス基板により、半導体基板の機械的強度を高めることができる。また、半導体基板の側面とガラス基板の側面とが面一であるため、デッドスペースを低減できる。ガラス基板の第六主面が平坦であってもよい。この場合、ガラス基板へのシンチレータの設置を極めて容易に行うことができる。貫通電極が、チャンネルの中央領域に位置していてもよい。この場合、各チャンネルにおいて、アバランシェフォトダイオードから貫通電極までの配線距離を短くすることができる。貫通電極が、各チャンネル間の領域に位置していてもよい。この場合、各チャンネルでの開口率の低下を防ぐことができる。半導体光検出素子は、半導体基板の第一主面側に配置され、信号線と貫通電極とを接続する第二電極を更に含んでいてもよい。この場合、信号線と貫通電極とを確実に電気的に接続することができる。本発明によれば、大面積化を図りつつ、時間分解能をより一層向上することが可能な光検出装置を提供することができる。以下、添付図面を参照して、本発明の好適な実施形態について詳細に説明する。なお、説明において、同一要素又は同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。図1~図7を参照して、本実施形態に係る光検出装置1の構成を説明する。図1は、本実施形態に係る光検出装置を示す概略斜視図である。図2は、本実施形態に係る光検出装置の断面構成を説明するための図である。図3及び図4は、半導体光検出素子の概略平面図である。図5は、フォトダイオードアレイの概略平面図である。図6は、光検出装置の回路図である。図7は、搭載基板の概略平面図である。光検出装置1は、図1及び図2に示されるように、半導体光検出素子10、搭載基板20、及びガラス基板30を備えている。搭載基板20は、半導体光検出素子10に対向配置されている。ガラス基板30は、半導体光検出素子10に対向配置されている。半導体光検出素子10は、搭載基板20とガラス基板30との間に配置されている。半導体光検出素子10は、図3にも示されるように、一つのフォトダイオードアレイPDAを一つのチャンネルとして、複数のチャンネル、すなわち複数のフォトダイオードアレイPDAを有している。半導体光検出素子10は、平面視で矩形形状を呈する半導体基板1Nを有している。半導体基板1Nは、互いに対向する主面1Naと主面1Nbとを含んでいる。半導体基板1Nは、Siからなる、N型第一導電型の半導体基板である。各フォトダイオードアレイPDAは、半導体基板1Nに形成された複数のアバランシェフォトダイオードAPDを含んでいる。それぞれのアバランシェフォトダイオードAPDには、図5にも示されるように、クエンチング抵抗R1が直列に接続されている。一つのアバランシェフォトダイオードAPDは、各フォトダイオードアレイPDAにおける一つの画素を構成している。各アバランシェフォトダイオードAPDは、それぞれクエンチング抵抗R1と直列に接続された形で、全て並列に接続されており、電源から逆バイアス電圧が印加される。アバランシェフォトダイオードAPDからの出力電流は、後述する信号処理部SPによって検出される。個々のアバランシェフォトダイオードAPDは、P型第二導電型の第一半導体領域1PAと、P型第二導電型の第二半導体領域1PBと、を有している。第一半導体領域1PAは、半導体基板1Nの主面1Na側に形成されている。第二半導体領域1PBは、第一半導体領域1PA内に形成され且つ第一半導体領域1PAよりも不純物濃度が高い。第二半導体領域1PBの平面形状は、たとえば多角形本実施形態では、四角形である。第一半導体領域1PAの深さは、第二半導体領域1PBよりも深い。半導体基板1Nは、N型第一導電型の半導体領域1PCを有している。半導体領域1PCは、半導体基板1Nの主面1Na側に形成されている。半導体領域1PCは、後述する貫通電極TEが配置される貫通孔THに、N型の半導体基板1NとP型の第一半導体領域1PAとの間に形成されるPN接合が露出するのを防ぐ。半導体領域1PCは、貫通孔TH貫通電極TEに対応する位置に形成されている。アバランシェフォトダイオードAPDは、図5に示されるように、半導体基板1Nの主面1Na側にそれぞれ配置された、電極E1を有している。電極E1は、第二半導体領域1PBに電気的に接続されている。アバランシェフォトダイオードAPDは、半導体基板1Nの主面1Nb側に配置された、半導体基板1Nに電気的に接続された電極図示省略を有している。第一半導体領域1PAは、第二半導体領域1PBを介して電極E1に電気的に接続されている。フォトダイオードアレイPDAは、図5に示されるように、第二半導体領域1PBの外側の半導体基板1N上に、絶縁層L1を介して形成された信号線TLと電極E3とを有している。信号線TLと電極E3とは、半導体基板1Nの主面1Na側に配置されている。電極E3は、各チャンネルフォトダイオードアレイPDAの中央領域に位置している。信号線TLは、複数の信号線TL1と複数の信号線TL2とを含んでいる。各信号線TL1は、平面視で、隣接するアバランシェフォトダイオードAPD間をY軸方向に延びている。各信号線TL2は、隣接するアバランシェフォトダイオードAPD間をX軸方向に延びて、複数の信号線TL1同士を電気的に接続する。信号線TL2は、電極E3に接続されている。信号線TL1は、電極E3に直接接続されるものを除いて、信号線TL2を介して電極E3に電気的に接続されている。フォトダイオードアレイPDAは、個々のアバランシェフォトダイオードAPD毎に、第二半導体領域1PBの外側の半導体基板1N上に、絶縁層L1を介して形成されたクエンチング抵抗R1を有している。すなわち、クエンチング抵抗R1は、半導体基板1Nの主面1Na側に配置されている。クエンチング抵抗R1は、その一方端が電極E1に接続され、その他方端が信号線TL1接続されている。図3及び図5では、構造の明確化のため、図2に示した絶縁層L1,L3の記載を省略している。アバランシェフォトダイオードAPD第一半導体領域1PAの直下の領域それぞれは、クエンチング抵抗R1を介して、信号線TL1に接続されている。1つの信号線TL1には、複数のアバランシェフォトダイオードAPDが、それぞれクエンチング抵抗R1を介して接続されている。半導体基板1Nの主面1Na側には、絶縁層L3が配置されている。絶縁層L3は、電極E1,E3、クエンチング抵抗R1、及び信号線TLを覆うように形成されている。各フォトダイオードアレイPDAは、貫通電極TEを含んでいる。貫通電極TEは、個々のフォトダイオードアレイPDA毎、すなわち個々のチャンネル毎に設けられている。貫通電極TEは、半導体基板1Nを、主面1Na側から主面1Nb側まで貫通して形成されている。すなわち、貫通電極TEは、半導体基板1Nを貫通する貫通孔TH内に配置されている。絶縁層L2は、貫通孔TH内にも形成されている。したがって、貫通電極TEは、絶縁層L2を介して、貫通孔TH内に配置される。貫通電極TEは、その一方端が電極E3に接続されている。すなわち、電極E3は、信号線TLと貫通電極TEとを接続している。クエンチング抵抗R1は、信号線TL及び電極E3を介して、貫通電極TEに電気的に接続されている。クエンチング抵抗R1は、これが接続される電極E1よりも抵抗率が高い。クエンチング抵抗R1は、たとえばポリシリコンからなる。クエンチング抵抗R1の形成方法としては、CVDChemicalVaporDeposition法を用いることができる。電極E1,E3及び貫通電極TEはアルミニウムなどの金属からなる。半導体基板がSiからなる場合には、電極材料としては、アルミニウムの他に、AuGe/Niなどもよく用いられる。電極E1,E3及び貫通電極TEの形成方法としては、スパッタ法を用いることができる。Siを用いた場合におけるP型不純物としてはBなどの3族元素が用いられ、N型不純物としては、N、P又はAsなどの5族元素が用いられる。半導体の導電型であるN型とP型は、互いに置換して素子を構成しても、当該素子を機能させることができる。これらの不純物の添加方法としては、拡散法やイオン注入法を用いることができる。絶縁層L1,L2,L3の材料としては、SiO2又はSiNを用いることができる。絶縁層L1,L2,L3の形成方法としては、絶縁層L1,L2,L3がSiO2からなる場合には、熱酸化法又はスパッタ法を用いることができる。上述の構造の場合、N型の半導体基板1NとP型の第一半導体領域1PAとの間に、PN接合が構成されることで、アバランシェフォトダイオードAPDが形成されている。半導体基板1Nは、基板1Nの裏面に形成された電極図示省略に電気的に接続され、第一半導体領域1PAは、第二半導体領域1PBを介して、電極E1に接続されている。クエンチング抵抗R1はアバランシェフォトダイオードAPDに対して直列に接続されている図6参照。フォトダイオードアレイPDAにおいては、個々のアバランシェフォトダイオードAPDをガイガーモードで動作させる。ガイガーモードでは、アバランシェフォトダイオードAPDのブレークダウン電圧よりも大きな逆方向電圧逆バイアス電圧をアバランシェフォトダイオードAPDのアノード/カソード間に印加する。すなわち、アノードには-電位V1を、カソードには電位V2を印加する。これらの電位の極性は相対的なものであり、一方の電位をグランド電位とすることも可能である。アノードはP型の第一半導体領域1PAであり、カソードはN型の半導体基板1Nである。アバランシェフォトダイオードAPDに光フォトンが入射すると、基板内部で光電変換が行われて光電子が発生する。第一半導体領域1PAのPN接合界面の近傍領域において、アバランシェ増倍が行われ、増幅された電子群は半導体基板1Nの裏面に形成された電極に向けて流れる。すなわち、フォトダイオードアレイPDAのいずれかの画素アバランシェフォトダイオードAPDに光フォトンが入射すると、増倍されて、信号として電極E3貫通電極TEから取り出される。個々のアバランシェフォトダイオードAPDに接続されたクエンチング抵抗R1の他方端は、半導体基板1Nの表面に沿って共通の信号線TLに電気的に接続されている。複数のアバランシェフォトダイオードAPDは、ガイガーモードで動作しており、各アバランシェフォトダイオードAPDは、共通の信号線TLに接続されている。このため、複数のアバランシェフォトダイオードAPDに同時にフォトンが入射した場合、複数のアバランシェフォトダイオードAPDの出力は全て共通の信号線TLに入力され、全体としては入射フォトン数に応じた高強度の信号として計測される。そして、半導体光検出素子10では、チャンネルフォトダイオードアレイPDA毎に、対応する貫通電極TEを通して信号が出力される。搭載基板20は、図2にも示されるように、互いに対向する主面20aと主面20bとを有している。搭載基板20は、平面視で矩形形状を呈している。主面20aは、半導体基板1Nの主面1Nbと対向している。搭載基板20は、主面20a側に配置された複数の電極E9を含んでいる。電極E9は、図2及び図7に示されるように、貫通電極TEに対応して配置されている。すなわち、電極E9は、主面20aにおける、貫通電極TEに対向する各領域上に形成されている。電極E9は、チャンネルフォトダイオードアレイPDA毎に対応して設けられている。図2では、搭載基板20の主面20b側に記載されたバンプ電極の図示が省略されている。貫通電極TEと電極E9とは、バンプ電極BEにより接続されている。これにより、電極E3は、貫通電極TE及びバンプ電極BEを介して、電極E9に電気的に接続されている。そして、クエンチング抵抗R1は、信号線TL、電極E3、貫通電極TE、及びバンプ電極BEを介して、電極E9に電気的に接続されている。電極E9も、電極E1,E3及び貫通電極TEと同じくアルミニウムなどの金属からなる。電極材料としては、アルミニウムの他に、AuGe/Niなどを用いてもよい。バンプ電極BEは、たとえば、はんだからなる。バンプ電極BEは、UBMUnderBumpMetalBMを介して、貫通電極TEに形成される。搭載基板20は、信号処理部SPを有している。信号処理部SPは、搭載基板20の主面20b側に配置されている。信号処理部SPは、ASICApplicationSpecificIntegratedCircuitを構成している。各電極E9は、搭載基板20内に形成された配線図示省略及びボンデングワイヤなどを介して信号処理部SPと電気的に接続されている。信号処理部SPには、各チャンネルフォトダイオードアレイPDAからの出力信号が入力され、信号処理部SPは、各チャンネルからの出力信号を処理する。信号処理部SPは、各チャンネルからの出力信号をデジタルパルスに変換するCMOS回路を含んでいる。半導体基板1Nの主面1Nb側及び搭載基板20の主面20a側には、バンプ電極BEに対応する位置に開口が形成されたパッシベーション膜PFが配置されている。パッシベーション膜PFは、たとえばSiNからなる。パッシベーション膜PFの形成方法としては、CVDChemicalVaporDeposition法を用いることができる。ガラス基板30は、互いに対向する主面30aと主面30bとを有している。ガラス基板30は、平面視で矩形形状を呈している。主面30aは、半導体基板1Nの主面1Nbと対向している。主面30bは、平坦である。本実施形態では、主面30aも平坦である。ガラス基板30と半導体光検出素子10とは、光学接着剤図示省略により光学的に接続されている。ガラス基板30は、半導体光検出素子10上に直接形成されていてもよい。図示を省略するが、ガラス基板30の主面30bには光学接着剤によりシンチレータが光学的に接続される。シンチレータからのシンチレーション光は、ガラス基板30を通り、半導体光検出素子10に入射する。半導体基板1Nの側面1Ncとガラス基板30の側面30cとは、図1にも示されているように、面一とされている。すなわち、平面視で、半導体基板1Nの外縁と、ガラス基板30の外縁とは、一致している。次に、図8~図17を参照して、上述した光検出装置1の製造方法を説明する。図8~図17は、本実施形態に係る光検出装置の製造過程を説明するための図である。まず、半導体光検出素子10に対応する部分、すなわち各チャンネルフォトダイオードアレイPDAに対応する部分第一半導体領域1PA、第二半導体領域1PB、絶縁層L1、クエンチング抵抗R1、電極E1,E3、及び信号線TLが形成された半導体基板1Nを用意する図8参照。半導体基板1Nは、半導体光検出素子10に対応する部分が複数形成された半導体ウエハの態様で用意される。次に、用意した半導体基板1Nの主面1Na側に、絶縁層L3を形成し、その後、半導体基板1Nを主面1Nb側から薄化する図9参照。絶縁層L3は、SiO2からなる。絶縁層L3の形成方法は、CVDChemicalVaporDeposition法を用いることができる。半導体基板1Nの薄化方法は、機械研磨法又は化学研磨法を用いることができる。次に、用意した半導体基板1Nの主面1Nb側に、絶縁層L2を形成する図10参照。絶縁層L2は、SiO2からなる。絶縁層L2の形成方法は、CVDChemicalVaporDeposition法を用いることができる。次に、絶縁層L2における、貫通孔THを形成する領域を除去する図11参照。絶縁層L2の除去方法は、ドライエッチング法を用いることができる。次に、半導体基板1Nに貫通電極TEを配置するための貫通孔THを形成する図12参照。貫通孔THの形成方法には、ドライエッチング法とウエットエッチング法とを適宜選択して適用できる。ウエットエッチング法としてアルカリエッチング法が用いられた場合には、絶縁層L1がエッチングストップ層として機能する。次に、用意した半導体基板1Nの主面1Nb側に、絶縁層L2を再度形成した後、電極E3を露出させるために絶縁層L1と絶縁層L2との一部を除去する図13参照。絶縁層L1と絶縁層L2との除去方法は、ドライエッチング法を用いることができる。次に、貫通電極TEを形成する図14参照。貫通電極TEの形成方法は、上述したように、スパッタ法を用いることができる。次に、半導体基板1Nの主面1Nb側に、バンプ電極BEに対応する位置に開口が形成されたパッシベーション膜PFを形成し、その後、バンプ電極BEを形成する図15参照。これにより、半導体光検出素子10が得られる。バンプ電極BEの形成に先立って、貫通電極TEにおけるパッシベーション膜PFから露出する領域に、UBMUnderBumpMetalを形成する。UBMは、バンプ電極BEと電気的及び物理的に接続が優れた材料からなる。UBMの形成方法は、無電解めっき法を用いることができる。バンプ電極BEの形成方法は、ハンダボールを搭載する手法又は印刷法を用いることができる。次に、半導体光検出素子10に光学接着剤を介してガラス基板30を接着する図16参照。これにより、ガラス基板30と半導体光検出素子10とが光学的に接続される。ガラス基板30も、半導体基板1Nと同様に、複数のガラス基板30を含むガラス基板母材の態様で用意される。ガラス基板30と半導体光検出素子10とを接着する工程は、半導体基板1Nに絶縁層L3を形成した後に実施されていてもよい。次に、ガラス基板30ガラス基板母材及び半導体光検出素子10半導体ウエハからなる積層体をダイシングにより切断する。これにより、半導体基板1Nの側面1Ncとガラス基板30の側面30cとが面一とされる。次に、ガラス基板30が対向配置された半導体光検出素子10と、別途用意した搭載基板20とバンプ接続する図17参照。これらの過程により、光検出装置1が得られる。搭載基板20には、主面20a側に、電極E9に対応する位置にバンプ電極BEが形成されている。以上のように、本実施形態では、半導体光検出素子10が、フォトダイオードアレイPDAを一つのチャンネルとして、複数のチャンネルを有しているので、大面積化が図られた光検出装置1を実現することができる。光検出装置1では、半導体光検出素子10の半導体基板1Nに、信号線TLと電気的に接続され且つ主面1Na側から主面1Nb側まで貫通した貫通電極TEがチャンネル毎に形成され、半導体光検出素子10の貫通電極TEと、搭載基板20の電極E9と、がバンプ電極BEを介して電気的に接続されている。これにより、各チャンネルから信号を導くための配線の距離を極めて短くできると共に、その値をばらつきなく揃えることができる。したがって、配線が有する抵抗及び容量の影響が著しく抑制され、時間分解能が向上する。光検出装置1は、半導体基板1Nの主面1Na側に配置されたガラス基板30を備えている。これにより、ガラス基板30により、半導体基板1Nの機械的強度を高めることができる。半導体基板1Nの側面1Ncとガラス基板30の側面30cとは、面一とされている。これにより、デッドスペースを低減できる。ガラス基板30の主面30bが平坦である。これにより、ガラス基板30へのシンチレータの設置を極めて容易に行うことができる。貫通電極TEが、各チャンネルの中央領域に位置している。これにより、各チャンネルにおいて、各アバランシェフォトダイオードAPDから貫通電極TEまでの配線距離を短くすることができる。半導体光検出素子10は、半導体基板1Nの主面1Na側に配置され、信号線TLと貫通電極TEとを接続する電極E3を含んでいる。これにより、信号線TLと貫通電極TEとを確実に電気的に接続することができる。以上、本発明の好適な実施形態について説明してきたが、本発明は必ずしも上述した実施形態に限定されるものではなく、その要旨を逸脱しない範囲で様々な変更が可能である。貫通電極TEは、図18及び図19に示されるように、各チャンネルフォトダイオードアレイPDA間の領域に位置していてもよい。この場合には、各チャンネルでの開口率の低下を防ぐことができる。図18及び図19では、構造の明確化のため、図2に示した絶縁層L1の記載を省略している。バンプ電極BEは、図20及び図21に示されるように、貫通孔THの外側に配置されていてもよい。図20及び図21に示された例では、一つの貫通電極TEに対して、複数のバンプ電極本例では、4つのバンプ電極BEが形成されている。バンプ電極BEは、貫通電極TEに連続し且つ半導体基板1Nの主面1Nb側に配置された電極部分上に配置されている。図21では、構造の明確化のため、図2に示したパッシベーション膜PFの記載を省略している。第一及び第二半導体領域1PB,1PBの形状は、上述した形状に限られることなく、他の形状たとえば、円形状などであってもよい。また、アバランシェフォトダイオードAPD第二半導体領域1PBの数行数及び列数及び配列は、上述したものに限られない。また、チャンネルフォトダイオードアレイPDAの数や配列も、上述したものに限られない。"