"MMIC基板と、前記MMIC基板上に配置された高周波プローブパッドと、前記MMIC基板上に前記高周波プローブパッドに隣接して配置され、MMIC外部回路との第1ボンディングワイヤ接続用のメタルプレートとを備えることを特徴とする電力増幅器。前記MMIC基板の第1表面上に前記高周波プローブパッドに隣接して配置された一対の接地端子電極と、前記接地端子電極の下部に配置されたVIAホールと、前記MMIC基板の第1表面と反対側の第2表面に配置され、前記接地端子電極に対して前記VIAホールを介して接続された裏面接地電極とを備え、前記高周波プローブパッドには高周波プローブの信号端子が接続可能であり、前記一対の接地端子電極には、前記高周波プローブの一対の接地端子が接続可能であることを特徴とする請求項1に記載の電力増幅器。前記第1ボンディングワイヤのインダクタンスと、前記メタルプレートの有するキャパシタと、前記メタルプレートと前記高周波プローブパッドとの間に接続される第2ボンディングワイヤのインダクタンスによって、ローパスフィルタが形成されることを特徴とする請求項1に記載の電力増幅器。基板と、前記基板の第1表面に配置されそれぞれ複数のフィンガーを有するゲートフィンガー電極、ソースフィンガー電極およびドレインフィンガー電極と、前記基板の第1表面に配置され前記ゲートフィンガー電極、前記ソースフィンガー電極および前記ドレインフィンガー電極ごとに複数のフィンガーをそれぞれ束ねて形成した複数のゲート端子電極、複数のソース端子電極およびドレイン端子電極と、前記ソース端子電極の下部に配置されたVIAホールと、前記基板の第1表面と反対側の第2表面に配置され、前記ソース端子電極に対して前記VIAホールを介して接続された接地電極とを備えるトランジスタを搭載したことを特徴とする請求項1~3のいずれか1項に記載の電力増幅器。基板と、前記基板上に配置され、それぞれ複数のフィンガーを有するゲートフィンガー電極、ソースフィンガー電極およびドレインフィンガー電極と、前記基板上に配置され、前記ゲートフィンガー電極、前記ドレインフィンガー電極ごとに複数のフィンガーをそれぞれ束ねて形成したゲート端子電極およびドレイン端子電極と、前記基板上に配置され、前記ソースフィンガー電極の複数のフィンガーをそれぞれオーバーレイコンタクトにより接続したソース端子電極とを備えるトランジスタを搭載したことを特徴とする請求項1~3のいずれか1項に記載の電力増幅器。前記基板は、SiC基板、GaAs基板、GaN基板、SiC基板上にGaNエピタキシャル層を形成した基板、Si基板上にGaNエピタキシャル層を形成した基板、SiC基板上にGaN/AlGaNからなるヘテロ接合エピタキシャル層を形成した基板、サファイア基板上にGaNエピタキシャル層を形成した基板、サファイア基板若しくはダイヤモンド基板、および半絶縁性基板のいずれかであることを特徴とする請求項4または5に記載の電力増幅器。高周波プローブパッドを有するMMICを、MMIC外部と接続するときに、その接続距離が長い場合には、ボンディングワイヤの長さが長くなり、ボンディングワイヤの有するインダクタンス成分の値が増大する。この影響を小さくするために、ボンディングワイヤの本数を増加する方法があるが、高周波プローブパッドは、面積が限られることからボンディングワイヤの本数は制限される。本発明が解決しようとする課題は、MMICとMMIC外部とを接続するボンディングワイヤの影響を低減し、かつ省スペース化された電力増幅器を提供することである。本実施の形態に係る電力増幅器は、MMIC基板と、高周波プローブパッドと、メタルプレートとを備える。高周波プローブパッドは、MMIC基板上に配置される。メタルプレートは、MMIC基板上に高周波プローブパッドに隣接して配置される。次に、図面を参照して、実施の形態を説明する。以下において、同じ要素には同じ符号を付して説明の重複を避け、説明を簡略にする。図面は模式的なものであり、現実のものとは異なることに留意すべきである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。以下に示す実施の形態は、技術的思想を具体化するための装置や方法を例示するものであって、実施の形態は、各構成部品の配置などを下記のものに特定するものでない。この実施の形態は、特許請求の範囲において、種々の変更を加えることができる。第1の実施の形態実施の形態に係る電力増幅器10の模式的平面パターン構成は図1に示すように表され、比較例に係る電力増幅器10aの模式的平面パターン構成は図2に示すように表される。実施の形態に係る電力増幅器10は、MMIC基板1上に形成されている。同様に、比較例に係る電力増幅器10aは、MMIC基板1a上に形成されている。図1および図2において、MMIC基板11aの回路構成は一例を表し、これに限るものではないが、例えば、図14において詳述する電力増幅器の回路構成を適用可能である。また、トランジスタQu1によって増幅された信号電力は、電力分配器61によって分配されて、トランジスタQu2Qu3に入力される。トランジスタQu2Qu3で増幅された信号電力は、電力合成器81によって合成される。また、各トランジスタのQu1Qu2Qu3の構成は、図15若しくは図16において詳述する。実施の形態に係る電力増幅器10は、図1に示すように、MMIC基板1と、MMIC基板1上に配置された高周波プローブパッド24aGPと、MMIC基板1に高周波プローブパッドGPに隣接して配置され、MMIC外部回路2とのボンディングワイヤBWM接続用のメタルプレートMPとを備える。また、実施の形態に係る電力増幅器10は、図1に示すように、MMIC基板1の第1表面上に高周波プローブパッドGPに隣接して配置された一対の接地端子電極S0S0と、接地端子電極S0S0の下部に配置されたVIAホールSC0SC0と、MMIC基板1の第1表面と反対側の第2表面に配置され、接地端子電極S0S0に対してVIAホールSC0SC0を介して接続された裏面接地電極130:図7参照とを備える。ここで、高周波プローブパッドGPには、外部から高周波プローブの信号端子が接続可能であり、一対の接地端子電極S0S0には、外部から高周波プローブの一対の接地端子が接続可能である。実施の形態に係る電力増幅器10と比較例に係る電力増幅器10aの差は、入力側のMMIC外部回路2と接続されるMMIC基板1の入力接続部分の構成において、メタルプレートMPを配置した点にある。なお、出力側のMMIC外部回路3と接続されるMMIC基板1の出力接続部分の構成においては、特に、メタルプレートMPを配置してはいない。その理由は、出力側の高周波プローブパッドDPとMMIC外部回路3内の信号ラインSL1との間の距離を短くして、その間を接続するボンディングワイヤBW2の長さを短くして、MMIC基板1の電力増幅器10の出力電力への影響を抑制するためである。ここで、MMIC外部回路23には、整合回路、パッケージ、基板の配線などが含まれる。実施の形態に係る電力増幅器10においては、図1に示すように、メタルプレートMPを介して、入力側のMMIC外部回路2の信号ラインSLOとメタルプレートMP間をボンディングワイヤBWMで接続し、かつMMIC基板1内部において、メタルプレートMPと高周波プローブパッドGP間をボンディングワイヤBW1で接続している。ここで、図1に示すように、MMIC基板1の入出力部に配置された高周波プローブパッドGPDPと、高周波プローブパッドGPDPを挟む位置に配置された一対の接地端子電極S0S0によって、段間プローブ用パターン構造が形成されている。一対の接地端子電極S0S0は、MMIC基板1を貫通して形成されたVIAホールSC0SC0を介して、基板裏面に形成された接地電極130:図7に接続されている。段間プローブ用パターン構造は、段間測定時は、高周波プローブでコンタクトできるパターンである。MMIC基板1の入力部に配置された高周波プローブパッドGPは、信号ラインSLを介して、電力増幅器10の入力パッドGLに接続され、MMIC基板1の出力部に配置された高周波プローブパッドDPは、電力増幅器10の出力パッドDLに接続されている。比較例に係る電力増幅器10aにおいて、MMIC基板1aとMMIC外部回路2との接続部分の拡大された模式的平面パターン構成は、図3aに示すように表され、ボンディングワイヤBW0の等価回路の説明は、図3bに示すように表される。一方、実施の形態に係る電力増幅器10において、MMIC基板1とMMIC外部回路2との接続部分の拡大された模式的平面パターン構成は、図4aに示すように表され、図4aのボンディングワイヤBWMBW1およびメタルプレートMPによる等価回路の説明は、図4bに示すように表される。比較例に係る電力増幅器10aにおいては、MMIC外部回路2の信号ラインSL0と高周波プローブパッドGP間を相対的に長いボンディングワイヤBW0を用いて接続する必要がある。また、ボンディングワイヤBW0の本数も、高周波プローブパッドGPのボンディング幅、或いはボンディング領域が狭いため、相対的に少ない。したがって、図3bに示すように、MMIC外部回路2の信号ラインSL0と高周波プローブパッドGP間には、等価インダクタンスLBW0が形成される。一方、実施の形態に係る電力増幅器においては、MMIC外部回路2の信号ラインSL0と高周波プローブパッドGP間をメタルプレートMPを介して接続している。すなわち、MMIC外部回路2の信号ラインSL0とメタルプレートMP間を、比較例に比べ相対的に短いボンディングワイヤBWMを用いて接続することができる。また、ボンディングワイヤBWMの本数も、高周波プローブパッドGPのボンディング幅、或いはボンディング領域が広いため、相対的に増加することができる。さらに、メタルプレートMPと高周波プローブパッドGP間を比較例に比べ相対的に短いボンディングワイヤBW1を用いて接続することができる。この結果、図4bに示すように、MMIC外部回路2の信号ラインSL0と高周波プローブパッドGP間には、等価インダクタンスLBWMに対して、さらに、メタルプレートMPが接地電位との間に有する等価キャパシタンスC1およびメタルプレートMPと高周波プローブパッドGP間の等価インダクタンスL1が接続されて構成されたボンディングワイヤ補正等価回路が得られる。比較例に係る電力増幅器10aにおいて、MMIC基板1aの高周波プローブパッドGPとMMIC外部回路2との距離について説明する模式的平面パターン構成は、図5に示すように表される。図5においては、高周波プローブパッドGPの幅を広く設定して、ボンディングワイヤBW0の本数を6本とし、図4aの例と同数とした例が示されている。図5に示される比較例では、接地端子電極S0S0は、高周波プローブパッドGPを挟んで配置されるため、信号ラインSLの中心からのピッチLP0は、例えば、350μm程度である。これに対して、図4に示される実施の形態では、信号ラインSLの中心からのピッチLP1は、例えば、150μm程度であり、占有面積が低減化されている。実施の形態に係る電力増幅器において、メタルプレートMPおよび高周波プローブパッドGP近傍の図4aのI-I線に沿う模式的断面構造は、図6aに示すように表され、メタルプレートMPの模式的上面構造は、図6bに示すように表される。また、実施の形態に係る電力増幅器において、メタルプレートMPおよび高周波プローブパッドGP近傍の図4aのII-II線に沿う模式的断面構造は、図7に示すように表される。メタルプレートMPは、図6aおよび図6bに示すように、幅W、長さLの面積を有し、MMIC基板1上に配置されることによって、メタルプレートMPと裏面の接地電極130間には、等価キャパシタンスC1が形成される。この等価キャパシタンスC1を、ボンディングワイヤBWMの等価インダクタンスLBWMおよびボンディングワイヤBW1の等価インダクタンスL1と組み合わせることによって、ローパスフィルタが構成されている。すなわち、図4bに示すように、第1ボンディングワイヤBWMの等価インダクタンスLBWMと、メタルプレートMPの有する等価キャパシタンスC1と、メタルプレートMPと高周波プローブパッドGPとの間に接続される第2ボンディングワイヤBW1の等価インダクタンスL1によって、ローパスフィルタが形成される。ここで、MMIC基板1は、例えば、GaAsで形成され、厚さは、例えば50μmである。メタルプレートMPの幅Wは、約200μm、長さLは、約150μmであり、結果として、等価キャパシタンスC1の値は、約0.09pFである。一方、ボンディングワイヤBWMは、図4aに示すように、例えば、6本のワイヤで構成され、その等価インダクタンスLBWMの値は、約0.18nHである。また、ボンディングワイヤBW1の等価インダクタンスL1の値は、約0.06nHである。また、図7に示すように、接地端子電極S0は、その下部に配置されたVIAホールSC0を備え、MMIC基板1の第1表面と反対側の第2表面に配置され、接地端子電極S0に対してVIAホールSC0内の充填金属層135を介して接地電極130と接続されている。比較例に対応する図3aにおけるボンディングワイヤBW0のSパラメータS1,1の周波数特性例は、図8aに示すように表され、SパラメータS2,1の周波数特性例は、図8bに示すように表される。一方、実施の形態に対応する図4aのボンディングワイヤBWMBW1およびメタルプレートMPによるボンディングワイヤ補正等価回路のSパラメータS1,1の周波数特性例は、図9aに示すように表され、SパラメータS2,1の周波数特性例は、図9bに示すように表される。図8および図9から明らかなように、ボンディングワイヤ補正等価回路により、周波数20GHzまでは、SパラメータS1,1の特性より、補正後のリターンロス20dB以下を得ることができ、また、SパラメータS2,1の特性より、-0.1以上を得ることができ、SパラメータS2,1が0dBの近くになることから、ボンディングワイヤBWMの影響を抑制できることがわかる。比較例に対応する図3aにおけるボンディングワイヤBW0のSパラメータS1,1およびSパラメータS2,1の周波数f=0~100GHzの範囲にわたる周波数特性例は、図10に示すように表される。一方、実施の形態に対応する図4aのボンディングワイヤBWMBW1およびメタルプレートMPによるボンディングワイヤ補正等価回路のSパラメータS1,1およびSパラメータS2,1の周波数f=0~100GHzの範囲にわたる周波数特性例は、図11に示すように表される。図10および図11から明らかなように、ボンディングワイヤ補正等価回路により、周波数20GHzまでは、SパラメータS1,1の特性より、補正後のリターンロス20dB以下を得ることができ、また、周波数55GHzまでは、SパラメータS2,1の特性より、-2.0以上を得ることができることから、比較例に比べてより高い周波数範囲まで、ボンディングワイヤBW0の影響を抑制できることがわかる。実施の形態に係る電力増幅器のMMICのSパラメータS1,1の周波数特性例は、図12に示すように表される。図12には、比較例に係る電力増幅器のMMICのSパラメータS1,1の周波数特性例も示されている。図12から明らかなように、例えば、周波数20GHzにおいて、SパラメータS1,1の値は、比較例に係る電力増幅器のMMICでは、約-8.7dBであるのに対して、実施の形態に係る電力増幅器のMMICでは、約-15dBであり、約6.3dB改善されている。また、実施の形態に係る電力増幅器のMMICのSパラメータS2,1の周波数特性例は、図13に示すように表される。同様に、図13には、比較例に係る電力増幅器のMMICのSパラメータS2,1の周波数特性例も示されている。図13から明らかなように、例えば、周波数20GHzにおいて、SパラメータS2,1の値は、比較例に係る電力増幅器のMMICでは、約-24.5dBであるのに対して、実施の形態に係る電力増幅器のMMICでは、約-25.5dBであり、約1dB改善されている。MMIC基板1の外部に接続されるボンディングワイヤBWMの等価インダクタンスLBWMの影響は、メタルプレートMPの面積、すなわち等価キャパシタンスC1の値を調整することによって、低減可能となる。このため、実施の形態に係る電力増幅器において、MMIC基板1は、メタルプレートMPを備えることによって、MMIC基板1の外部に接続されるボンディングワイヤBWMの影響を実質的に抑制することができる。実施形態に係る電力増幅器によれば、比較的簡単な構成でボンディングワイヤの影響を抑え、かつ省スペース化することができる。電力増幅器の模式的回路ブロック構成例実施の形態に係る電力増幅器の模式的回路ブロック構成は、図14に示すように、高周波プローブパッドGPにボンディングワイヤBW1を介して接続されるメタルプレートMPと、高周波プローブパッドGPに接続された増幅ユニット20とを備える。増幅ユニット20は、トランジスタQu1Qu2Qu3と、トランジスタQu1の入力側に接続された第1入力整合回路18iトランジスタQu1の出力側に接続された第1出力整合回路18oと、第1出力整合回路18oに接続された電力分配器PD61と、電力分配器PD61に接続され、トランジスタQu2の入力側に接続された第2入力整合回路19iトランジスタQu2の出力側に接続された第2出力整合回路19oと、電力分配器PD61に接続され、トランジスタQu3の入力側に接続された第2入力整合回路19iトランジスタQu3の出力側に接続された第2出力整合回路19oと、2つの第2出力整合回路19oの出力を合成する電力合成器PC81とを備える。ここで、高周波プローブパッドGPは、入力端子Piを構成している。また、電力合成器PC81は、出力端子Poに接続される。実施の形態に係る電力増幅器10によれば、メタルプレートMPを取り付けることにより、ボンディングワイヤによる外部との接続でボンディングワイヤの長さに影響されずに、例えば、周波数を低域と高域に分け、高域増幅器と低域増幅器を電力分配器電力合成器を介して並列接続することで、広帯域化を図ることができ、また出力特性の平坦度を良好にすることができる。半導体装置実施の形態に係る電力増幅器10に適用可能なFET150の模式的平面パターン構成は、図15に示すように、MMIC基板1上に配置され、それぞれ複数のフィンガーを有するゲートフィンガー電極124、ソースフィンガー電極120およびドレインフィンガー電極122と、MMIC基板1上に配置され、ゲートフィンガー電極124、ドレインフィンガー電極122ごとに複数のフィンガーをそれぞれ束ねて形成したゲート端子電極Gおよびドレイン端子電極Dと、MMIC基板1上に配置され、ソースフィンガー電極120の複数のフィンガーをそれぞれオーバーレイコンタクトにより接続したソース端子電極Sとを備える。ここで、図示は省略するが、ソース端子電極Sの下部にはVIAホールが配置される。図1もしくは図2に示された各トランジスタのQu1Qu2Qu3の模式的平面パターン構成は、図15に対応している。実施の形態に係る電力増幅器10に適用可能な別のFET140の模式的平面パターン構成は、図16に示すように、MMIC基板1上の基板110と、基板110の第1表面に配置されそれぞれ複数のフィンガーを有するゲートフィンガー電極124、ソースフィンガー電極120およびドレインフィンガー電極122と、基板110の第1表面に配置されゲートフィンガー電極124、ソースフィンガー電極120およびドレインフィンガー電極122ごとに複数のフィンガーをそれぞれ束ねて形成した複数のゲート端子電極G1,G2,...,G4、複数のソース端子電極S1,S2,...,S5およびドレイン端子電極Dと、ソース端子電極S1,S2,...,S5の下部に配置されたVIAホールSC1,SC2,...,SC5と、基板110の第1表面と反対側の第2表面に配置され、ソース端子電極S1,S2,...,S5に対してVIAホールSC1,SC2,...,SC5内の充填金属層135:図7参照を介して接続された接地電極130:図7参照とを備える。図16の例では、一方の端にゲート端子電極G1,G2,...,G4、ソース端子電極S1,S2,...,S5が配置され、他方の端にドレイン端子電極Dが配置されている。基板110の表面近傍において、ゲートフィンガー電極124、ソースフィンガー電極120およびドレインフィンガー電極122の下部の基板110上に活性領域AAが形成される。なお、図16の例において、各部の寸法は、例えば、セル幅W1は約120μm、W2は約80μm、セル長W3は約200μm、W4は約120μmであり、ゲート幅WGは全体として200μm×6本×4セル=4.8mm程度である。ゲートフィンガー電極124、ソースフィンガー電極120およびドレインフィンガー電極122の長手方向のセル長W3は、マイクロ波/ミリ波/サブミリ波と動作周波数が高くなるにつれて、短く設定される。例えば、ミリ波帯においては、セル長W3は、約25μm~50μmである。また、ソースフィンガー電極120の幅は、例えば、約40μm程度であり、ソース端子電極S1,S2,...,S5の幅は、例えば、約100μm程度である。また、VIAホールSC1,SC2,...,SC5の形成幅は、例えば、約10μm~40μm程度である。また、基板110は、SiC基板、GaAs基板、GaN基板、SiC基板上にGaNエピタキシャル層を形成した基板、Si基板上にGaNエピタキシャル層を形成した基板、SiC基板上にGaN/AlGaNからなるヘテロ接合エピタキシャル層を形成した基板、サファイア基板上にGaNエピタキシャル層を形成した基板、サファイア基板若しくはダイヤモンド基板、半絶縁性基板のいずれかを備えていてもよい。実施の形態に係る電力増幅器においては、高周波プローブパッドを有するMMICに、メタルプレートを取り付けることにより、ボンディングワイヤによる外部との接続でボンディングワイヤの長さに影響されずに、特性を確保することができる。実施の形態に係る電力増幅器においては、メタルプレートMPの等価キャパシタンスC1によって、ボンディングワイヤのインダクタンスを打ち消すことができる。実施の形態に係る電力増幅器においては、メタルプレートMPを取り付けることにより、MMICパッドとの距離を短くすることができ、ボンディングワイヤのインダクタンス成分の影響を小さくすることができ、かつ省スペース化することができる。以上説明した実施形態によれば、比較的簡単な構成でボンディングワイヤの影響を抑え、かつ省スペース化された電力増幅器を提供することができる。その他の実施の形態いくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。なお、実施の形態に係る広帯域電力増幅器に適用するディスクリートトランジスタとしては、FET、HEMTに限らず、LDMOSLaterallyDiffusedMetalOxideSemiconductorFieldEffectTransistorやヘテロ接合バイポーラトランジスタHBT:HeterojunctionBipolarTransistorなどの増幅素子、メムスMEMS:MicroElectroMechanicalSystems素子なども適用できる。"