"入力電圧から出力電圧を生成してLEDに供給するための出力段を制御するDC/DCコントローラと、前記LEDの出力電流を生成する出力電流ドライバと、前記LEDのカソード電圧を監視してLEDショート検出を行うLEDショート検出回路と、を集積化したLED駆動装置であって、前記LEDショート検出回路は、前記LED駆動装置の外部から入力されるショート検出イネーブル信号に応じて動作可否が制御されることを特徴とするLED駆動装置。前記LEDショート検出回路は、前記LEDのカソード電圧と所定の閾値電圧とを比較するコンパレータを含むことを特徴とする請求項1に記載のLED駆動装置。前記コンパレータは、前記ショート検出イネーブル信号に応じて動作可否が制御されることを特徴とする請求項2に記載のLED駆動装置。前記LEDショート検出回路は、さらに、前記ショート検出イネーブル信号に応じて前記コンパレータの出力信号をマスクする論理ゲートを含むことを特徴とする請求項2に記載のLED駆動装置。請求項1~請求項4のいずれか一項に記載のLED駆動装置と、前記出力段と、前記LEDと、を有することを特徴とする照明装置。液晶表示パネルと、前記液晶表示パネルを背面から照射する請求項5に記載の照明装置と、を有することを特徴とする液晶表示装置。しかしながら、LEDの駆動制御を行うLED駆動装置については、シャットダウン時における出力電荷残留やLEDショート検出機能の誤動作など、解決すべき種々の課題が残されていた。本明細書中に開示されている種々の技術的特徴のうち、第1の技術的特徴は、シャットダウン時における出力電荷残留を速やかに解消することのできるLED駆動装置、並びにこれを用いた照明装置及び液晶表示装置を提供することを目的第1の目的とする。また、本明細書中に開示されている種々の技術的特徴のうち、第2の技術的特徴は、LEDショート検出機能の誤動作を解消することのできるLED駆動装置、並びに、これを用いた照明装置及び液晶表示装置を提供することを目的第2の目的とする。<第1の技術的特徴>上記第1の目的を達成するために、第1の技術的特徴に係るLED駆動装置は、入力電圧から出力電圧を生成してLEDに供給するための出力段を制御するDC/DCコントローラと、前記LEDの出力電流を生成する出力電流ドライバと、所定の制御信号に基づいて前記出力電圧及び前記出力電流の生成動作が停止されたときに前記出力電圧の放電を行う出力放電回路と、を集積化した構成第1-1の構成とされている。なお、上記第1-1の構成から成るLED駆動装置において、前記出力放電回路は、ゲートに印加される前記制御信号に応じて前記出力電圧の印加端と接地端との間を導通/遮断する第1のNチャネル型電界効果トランジスタを含む構成第1-2の構成にするとよい。また、上記第1-2の構成から成るLED駆動装置において、前記出力放電回路はさらに、ドレインが前記出力電圧の印加端に接続され、ソースが前記第1のNチャネル型電界効果トランジスタのドレインに接続され、ゲートが前記第1のNチャネル型電界効果トランジスタのゲートに接続された第2のNチャネル型電界効果トランジスタを含む構成第1-3の構成にするとよい。また、上記第1-3の構成から成るLED駆動装置において、前記出力放電回路は、さらに、カソードが前記制御信号の印加端に接続され、アノードが接地端に接続されたツェナダイオードを含む構成第1-4の構成にするとよい。また、上記第1-4の構成から成るLED駆動装置において、前記第1及び第2のNチャネル型電界効果トランジスタのうち、少なくとも一方の上層には、配線層が積層形成されている構成第1-5の構成にするとよい。また、上記第1-1~第1-5いずれかの構成から成るLED駆動装置において、前記制御信号は、前記LED駆動装置のイネーブル信号またはシャットダウン信号である構成第1-6の構成にするとよい。また、第1の技術的特徴に係る照明装置は、上記第1-1~第1-6いずれかの構成から成るLED駆動装置と、前記出力段と、前記LEDとを有する構成第1-7の構成とされている。また、第1の技術的特徴に係る液晶表示装置は、液晶表示パネルと、前記液晶表示パネルを背面から照射する上記第1-7の構成から成る照明装置と、を有する構成第1-8の構成とされている。<第2の技術的特徴>また、上記第2の目的を達成するために、第2の技術的特徴に係るLED駆動装置は、入力電圧から出力電圧を生成してLEDに供給するための出力段を制御するDC/DCコントローラと、前記LEDの出力電流を生成する出力電流ドライバと、前記LEDのカソード電圧を監視してLEDショート検出を行うLEDショート検出回路と、を集積化したLED駆動装置であって、前記LEDショート検出回路は、前記LED駆動装置の外部から入力されるショート検出イネーブル信号に応じて動作可否が制御される構成第2-1の構成とされている。なお、上記第2-1の構成から成るLED駆動装置において、前記LEDショート検出回路は、前記LEDのカソード電圧と所定の閾値電圧とを比較するコンパレータを含む構成第2-2の構成にするとよい。また、上記第2-2の構成から成るLED駆動装置において、前記コンパレータは、前記ショート検出イネーブル信号に応じて動作可否が制御される構成第2-3の構成にするとよい。また、上記第2-2の構成から成るLED駆動装置において、前記LEDショート検出回路は、さらに、前記ショート検出イネーブル信号に応じて前記コンパレータの出力信号をマスクする論理ゲートを含む構成第2-4の構成にするとよい。また、第2の技術的特徴に係る照明装置は、上記第2-1~第2-4いずれかの構成から成るLED駆動装置と、前記出力段と、前記LEDとを有する構成第2-5の構成とされている。また、第2の技術的特徴に係る液晶表示装置は、液晶表示パネルと、前記液晶表示パネルを背面から照射する上記第2-5の構成から成る照明装置と、を有する構成第2-6の構成とされている。第1の技術的特徴によれば、シャットダウン時における出力電荷残留を速やかに解消することのできるLED駆動装置、並びに、これを用いた照明装置及び液晶表示装置を提供することが可能となる。また、第2の技術的特徴によれば、LEDショート検出機能の誤動作を解消することのできるLED駆動装置、並びに、これを用いた照明装置及び液晶表示装置を提供することが可能となる。<ブロック図第1構成例>図1は、本発明に係るLEDドライバICの第1構成例昇降圧アプリケーション構成例を示した回路ブロック図である。本構成例のLEDドライバIC100は、内部定電圧生成部101と、UVLO[UnderVoltageLockOut]部102と、TSD[ThermalShutDown]部103と、OVP[OverVoltageProtection]部104と、制御ロジック部105と、OCP[OverCurrentProtection]部106と、コンパレータ107と、シュミットトリガ108と、発振部109と、スロープ生成部110と、PWM[PulseWidthModulation]コンパレータ111と、ドライバ制御部112と、上側ドライバ113と、Nチャネル型MOS[MetalOxideSemiconductor]電界効果トランジスタ114と、下側ドライバ115と、Nチャネル型MOS電界効果トランジスタ116と、エラーアンプ117と、ソフトスタート部118と、シュミットトリガ119と、出力電流設定部120と、定電流ドライバ121と、オープン/ショート検出部122と、シュミットトリガ123及び124と、を集積化した半導体装置である。このように、従来、基板上に独立実装されていたスイッチング電源IC、マイコン/カウンタLSI、及び、ディスクリート保護回路を1チップのLEDドライバIC100に集約したことにより、基板面積の削減や製品の不良率低下を実現することが可能となる。また、基板面積の削減により、光源デザインの多様化にも柔軟に対応することができる。また、LEDドライバIC100は、IC外部との電気的な接続を確立するために、28本の外部端子COMP、SS、EN、RT、SYNC、SHDETEN、GND、PWM、FAIL1、FAIL2、LEDEN1、LEDEN2、LED1、LED2、LED3、LED4、OVP、VDAC、ISET、PGND、VDISC、OUTL、SW、OUTH、CS、BOOT、VREG、及び、VCCを有する。内部定電圧生成部101は、VCC端子に印加される入力電圧Vinから内部定電圧VREG例えば5Vを生成する。UVLO部102は、入力電圧Vinが3.5V以下となったとき、または、内部定電圧VREGが2.0V以下となったときに、内部定電圧生成部101以外の回路をシャットダウンする。TSD部103は、LEDドライバIC100のジャンクション温度が175°C以上となったときに、内部定電圧生成部101以外の回路をシャットダウンする。なお、TSD部103は、LEDドライバIC100のジャンクション温度が150°C以下となったときに、回路動作を復帰させる。OVP部104は、DC/DCの出力電圧VoutをOVP端子電圧により検出し、OVP端子電圧が2.0V以上となったときに過電圧保護をかける。過電圧保護がかかるとSS端子容量C6がディスチャージされて、DC/DCスイッチングがオフされる。制御ロジック部105は、各種保護回路部の検出状態を監視してFAIL1端子から異常検出信号を出力する機能や外部PWM信号のタイマラッチ機能などを備えている。OCP部106は、パワーFETトランジスタN1に流れる電流をハイサイド側検出抵抗R3により電圧信号CS端子電圧として検出し、CS端子電圧がVCC-0.6V以下となったときに過電流保護をかける。過電流保護がかかると、SS端子容量C6がディスチャージされて、DC/DCスイッチングがオフされる。コンパレータ107は、反転入力端-に入力されるCS端子電圧と、非反転入力端に入力される所定の基準電圧VCC-V1とを比較し、その比較結果をOCP部106に出力する。シュミットトリガ108は、SYNC端子への入力信号を発振部109に伝達する。発振部109は、SYNC端子への入力信号、または、RT端子の端子電圧に応じて、所定のクロック信号を生成し、これをスロープ生成部110に出力する。スロープ生成部110は、発振部109から入力されるクロック信号に基づいて、スロープ信号三角波信号を生成し、これをPWMコンパレータ111に出力する。また、スロープ生成部110は、CS端子電圧トランジスタN1に流れるスイッチング電流に相当に応じて、スロープ信号にオフセットを与える機能も備えている。PWMコンパレータ111は、非反転入力端に入力される誤差信号と、反転入力端-に入力されるスロープ信号とを比較して内部PWM信号を生成し、これをドライバ制御部112に出力する。ドライバ制御部112は、内部PWM信号に基づいて上側ドライバ113、トランジスタ114、及び、下側ドライバ115の駆動信号を生成する。上側ドライバ113は、ドライバ制御部112から入力される駆動信号に基づいて、OUTH端子電圧トランジスタN1のゲート電圧をBOOT端子電圧とSW端子電圧との間でパルス駆動する。トランジスタ114は、ドライバ制御部112から入力される駆動信号に基づいてオン/オフされ、SW端子とGND端子との間を導通/遮断する。下側ドライバ115は、ドライバ制御部112から入力される駆動信号に基づいてトランジスタ116のゲート電圧を内部定電圧VREGと接地電圧との間でパルス駆動する。トランジスタ116は、下側ドライバ115から入力されるゲート電圧に基づいてオン/オフされ、OUTL端子とGND端子との間を導通/遮断する。エラーアンプ117は、4系統の反転入力端-に各々印加されるLED端子電圧VLED1~VLED4の最低値と非反転入力端に印加される基準電圧Vrefとの差分を増幅して誤差信号を生成し、これをPWMコンパレータ111に出力する。ソフトスタート部118は、SS端子電圧に応じて誤差信号の電圧レベルを緩やかに高めていくように、エラーアンプ117を制御する。シュミットトリガ119は、PWM端子への入力信号外部PWM信号を出力電流設定部120に伝達する。出力電流設定部120は、発光ダイオード列LED1~LED4に流れる出力電流ILEDの設定を行う。出力電流設定部120は、発光ダイオード列LED1~LED4の調光制御として、PWM端子を用いたPWM調光制御と、VDAC端子を用いたリニア調光制御を行うことが可能である。定電流ドライバ121は、出力電流設定部120からの指示に基づいて、発光ダイオード列LED1~LED4に流れる出力電流ILEDを生成する。オープン/ショート検出部122は、LEDオープンやLEDショートを検出して定電流ドライバ121に異常保護信号を出力するとともに、FAIL2端子から異常検出信号を出力する機能を備えている。また、オープン/ショート検出部122は、SHDETEN端子への入力信号に基づいて、ショート検出機能のイネーブル/ディセーブルを切り替える機能も備えている。シュミットトリガ123は、LEDEN1端子への入力信号をオープン/ショート検出部122に伝達する。シュミットトリガ124は、LEDEN2端子への入力信号をオープン/ショート検出部122に伝達する。<昇降圧アプリケーション構成>また、図1の昇降圧アプリケーション構成では、LEDドライバIC100の外部に、Nチャネル型MOS電界効果トランジスタN1と、抵抗R1~R6と、キャパシタC1~C6と、ダイオードD1及びD2と、インダクタL1と、発光ダイオード列LED1~LED4が接続されている。トランジスタN1のドレインは、CS端子と抵抗R3の第1端に接続されている。抵抗R3の第2端は、入力電圧Vinの印加端に接続されている。トランジスタN1のソース及びバックゲートは、SW端子に接続されている。トランジスタN1のゲートは、OUTH端子に接続されている。ダイオードD1のカソードは、SW端子に接続されている。ダイオードD1のアノードは、接地端に接続されている。インダクタL1の第1端は、SW端子に接続されている。インダクタL1の第2端は、ダイオードD2のアノードとOUTL端子に接続されている。ダイオードD2のカソードは、発光ダイオード列LED1~LED4のアノードとVDISC端子に接続されている。発光ダイオード列LED1~LED4のカソードは、それぞれLED1端子~LED4端子に接続されている。抵抗R1及びR2は、VDISC端子と接地端との間に直列接続されている。抵抗R1及びR2の接続ノードは、OVP端子に接続されている。キャパシタC1は、入力電圧Vinの印加端と接地端との間に接続されている。キャパシタC2は、VREG端子と接地端との間に接続されている。キャパシタC3は、発光ダイオード列LED1~LED4のアノードと接地端との間に接続されている。キャパシタC4は、BOOT端子とSW端子との間に接続されている。GND端子及びPGND端子は、接地端に接続されている。VCC端子は、入力電圧Vinの印加端に接続されている。RT端子は、抵抗R4を介して接地端に接続されている。COMP端子は、直列に接続される抵抗R5とキャパシタC5を介して接地端に接続されている。SS端子は、キャパシタC6を介して接地端に接続されている。ISET端子は、抵抗R6を介して接地端に接続されている。<端子説明>COMP端子は、エラーアンプ出力端子である。SS端子は、ソフトスタート用キャパシタ接続端子である。EN端子は、イネーブル端子である。RT端子は、発振周波数設定用抵抗接続端子である。SYNC端子は、外部同期信号入力端子である。SHDETEN端子は、ショート検出イネーブル信号入力端子である。GND端子は、小信号部GND端子である。PWM端子は、PWM調光信号入力端子である。FAIL1端子は、異常出力端子である。FAIL2端子は、LEDオープン/ショート異常出力端子である。LEDEN1端子及びLEDEN2端子は、それぞれLED出力イネーブル端子である。LED1端子~LED4端子は、それぞれLED出力端子である。OVP端子は、過電圧検出端子である。VDAC端子は、DC可変調光入力端子である。ISET端子は、LED出力電流設定端子である。PGND端子は、LED出力用GND端子である。VDISC端子は、出力電圧放電端子である。OUTL端子は、ローサイドFETドレイン端子である。SW端子は、ハイサイドFETソース端子である。OUTH端子は、ハイサイドFETゲート端子である。CS端子は、DC/DC出力電流検出用端子である。BOOT端子は、ハイサイドFETドライバ電源端子である。VREG端子は、内部定電圧端子である。VCC端子は、入力電源端子である。<概要>LEDドライバIC100は、40V高耐圧の白色LEDドライバである。LEDドライバIC100は、定電流出力4チャンネルを1チップに内蔵しており、最大120mA/chの電流供給を行うことができるので高輝度LED駆動に最適である。LEDドライバIC100は、昇降圧カレントモードに対応したDC/DCコントローラを内蔵しており、電源電圧に不安定な変動が生じる場合バッテリへの直接接続時などであっても、LED段数の制限なく安定した動作を実現することが可能である。LEDドライバIC100は、LEDの調光方式として、PWM方式とリニア方式のいずれかを選択することが可能である。LEDドライバIC100は、出力MOSFETを一部内蔵しているので、セット基板の小面積化に貢献することができる。<特長>LEDドライバIC100の第1の特長は、入力電圧範囲4.5V~30Vを実現した点である。第2の特長は、昇降圧カレントモード対応のDC/DCコントローラを内蔵した点である。第3の特長は、LED駆動用電流ドライバを4チャンネル最大電流能力120mA/ch内蔵した点である。第4の特長はPWM調光最少パルス幅1μsに対応した点である。第5の特長は、発振周波数精度±5300kHzを実現した点である。第6の特長は、各種の保護機能UVLO、OVP、TSD、OCP、及び、SCPを内蔵した点である。第7の特長は、LED異常状態検出機能LEDのオープン/ショート検出機能を内蔵した点である。第8の特長は、パッケージとして、HTSSOP[HeatsinkThinShrinkSmallOutlinePackage]-B28、または、VQFN[VeryThinQuadFlatNonleaded]028V5050を採用した点である。<用途>LEDドライバIC100は、ディスプレイオーディオ用や中小型LCDパネル用の光源駆動手段として好適に用いることができる。<5V定電圧VREG>LEDドライバIC100は、VCC端子に印加される入力電圧Vinから5Vの内部定電圧VREGを生成する内部定電圧生成部101を有するEN=H時。この内部定電圧VREGは、LEDドライバIC100に含まれる内部回路の電源として使用されるとともに、LEDドライバIC100の外部で端子をハイレベル電圧に固定するときにも使用される。内部定電圧VREGは、UVLO部102によって監視されており、Vin>4.0VかつVREG>3.5Vで内部回路が動作し始め、Vin<3.5VまたはVREG<2.0Vになると内部回路が動作を停止する。VREG端子には、回路動作を安定化させるために、位相補償用キャパシタC2例えば2.2μFを接続することが望ましい。<定電流ドライバ>LED出力端子LED1~LED4のうち、定電流ドライバ121からの出力電流ILEDを流さない出力端子延いては点灯させない発光ダイオード列がある場合には、LEDEN1端子とLEDEN2端子を用いて、LED出力端子LED1~LED4に対する電流出力を各個にオフすることが可能である。図2は、LEDイネーブル信号LEDEN1及びLEDEN2の入力論理と、LED出力端子LED1~LED4のオン/オフ状態との相関関係を示す真理値表である。LEDEN1端子及びLEDEN2端子は、LEDドライバIC100の内部でプルダウンされており、オープン状態ではいずれもローレベルLED1端子~LED4端子に全て出力電流ILEDを流す状態となる。従って、LED1端子~LED4端子の中で使用しない端子がある場合には、LEDEN1端子及びLEDEN2端子の一方または両方をVREG端子と接続することにより、端子電圧をハイレベルに固定すればよい。なお、LEDイネーブル信号LEDEN1及びLEDEN2を用いることなく、使用しないLED出力端子をオープンすると、オープン/ショート検出部122において、オープン検出が誤動作してしまう。一方、LEDイネーブル信号LEDEN1及びLEDEN2を用いて、使用しないLED出力端子に対する電流出力を各個にオフしておくことにより、上記の誤動作を回避することができる。<出力電流の設定方法>発光ダイオード列LED1~LED4に流れる出力電流ILEDは、次の1式で算出される。なお、1式中のmin[VDAC,2.0V]というパラメータは、VDAC端子電圧と出力電流設定部120の内部で予め定められた定電圧VISET=2.0Vのうち、いずれか低い方の電圧である。また、RISETというパラメータは抵抗R6の抵抗値であり、GAINは定電流ドライバ121の回路内部で決まる定数である。ILED=min[VDAC,2.0V]/RISET×GAIN[A]...1すなわち、ISET端子に抵抗R6をプルダウン接続することにより、抵抗R6に流れる基準電流ISETの所定ゲイン倍が出力電流ILEDの最大値として設定される。VDAC端子を用いて出力電流ILEDを制御する場合、入力範囲は0.0V~2.0Vの範囲で入力することが望ましい。このような電圧を印加することにより、出力電流ILEDを最大値から低減していくことが可能となる。なお、VDAC端子を2.0V以上とした場合には、上記の1式で示したように、定電圧VISET=2.0Vの値が選択されるので、VDAC端子を用いた調光機能が不使用状態となる。VDAC端子を使用しない場合には、誤動作を回避する観点から、VDAC端子をオープンとせず、VREG端子と接続しておくことが望ましい。<PWM調光制御>LEDドライバIC100は、VDAC端子を用いたリニア調光制御のほか、PWM端子を用いPWM調光制御を行うことも可能である。このPWM調光制御については、PWM端子に入力される外部PWM信号に基づいて、定電流ドライバ121のオン/オフを行うことにより実現される。外部PWM信号のデューティ比が出力電流ILEDのデューティ比となる。PWM調光を行わない場合デューティ100には、PWM端子をハイレベル例えば定電圧VREGに固定すればよい。<DC/DCコントローラ>次に、LEDドライバIC100のDC/DCコントローラブロック発振部109、スロープ生成部110、PWMコンパレータ111、ドライバ制御部112、上側ドライバ113、トランジスタ114、下側ドライバ115、トランジスタ116、エラーアンプ117、及び、ソフトスタート部118を含む回路ブロックについて詳述する。エラーアンプ113は、LED端子電圧VLED1~VLED4の最低値と基準電圧Vrefとの差分を増幅して誤差電圧Verrを生成する。誤差電圧Verrの電圧値は、LED端子電圧VLED1~VLED4の最低値が基準電圧Vrefよりも低いほど高レベルとなる。PWMコンパレータ111は、誤差電圧Verrと三角波電圧Vslpとを比較して内部PWM信号を生成する。内部PWM信号は、誤差電圧Verrが三角波電圧Vslpよりも高ければハイレベルとなり、誤差電圧Verrが三角波電圧Vslpよりも低ければローレベルとなる。ドライバ制御部112は、内部PWM信号に基づいてトランジスタN1、114及び116のオン/オフ制御を行う。具体的に述べると、ドライバ制御部112は、内部PWM信号がハイレベルであるときに、トランジスタN1及び116をオンとし、トランジスタ114をオフとする。逆に、ドライバ制御部112は、内部PWM信号がローレベルであるときに、トランジスタN1及び116をオフとし、トランジスタ114をオンとする。トランジスタN1及び116がオンされてトランジスタ114がオフされると、入力電圧Vinの印加端から抵抗R3、トランジスタN1、インダクタL1、及び、トランジスタ116を介して接地端に至る経路で電流が流れ、インダクタL1に電気エネルギが蓄えられる。このとき、キャパシタC3に電荷が蓄積されていた場合には、発光ダイオード列LED1~LED4のアノードに対して、キャパシタC3から出力電流ILEDが流れることになる。なお、ダイオードD2は逆バイアス状態となっているので、キャパシタC3からトランジスタ116に向けて電流が流れ込むことはない。トランジスタN1及び116がオフされてトランジスタ114がオンされると、インダクタL1に生じた逆起電力により、接地端からトランジスタ114、インダクタL1、及び、ダイオードD2を介する経路で電流が流れる。この電流は、出力電流ILEDとして発光ダイオード列LED1~LE4に流れ込むとともに、キャパシタC3を介して接地端にも流れ込み、キャパシタC3を充電することになる。上記の動作が繰り返されることにより、発光ダイオード列LED1~LED4には、入力電圧Vinを昇降圧して得られた出力電圧Voutが供給される。なお、トランジスタN1のデューティ比一周期に占めるオン期間の割合が50よりも小さければ、入力電圧Vinの降圧動作が行われることになり、トランジスタN1のデューティ比が50よりも大きければ、入力電圧Vinの昇圧動作が行われることにある。このように、LEDドライバIC100であれば、簡易な構成でありながら、容易かつ適切に、その昇降圧動作を切り換えることが可能となる。従って、LEDドライバIC100であれば、入力電圧Vinが所望の出力電圧Voutよりも高いか低いかに依ることなく、常に所望の出力電圧Voutを得ることが可能となる。例えば、出力電圧Voutの所望値が16Vであるのに対して、入力電圧Vinが6~18Vの範囲で変動する場合であっても、所望の出力電圧Voutを得ることが可能となる。このような構成は、例えば、バッテリから直接供給される入力電圧Vinに対応する必要のあるアプリケーション例えばカーナビモニタのバックライト制御用LEDドライバICに好適である。また、LEDドライバIC100では、トランジスタ116のスイッチング制御を行う手段として、ブースト電圧BOOTを受けて動作する上側ドライバ113とは別に、内部定電圧VREGを受けて動作する下側ドライバ115を有する。このような構成とすることにより、トランジスタ116の耐圧を不要に高める必要がなくなる。また、LEDドライバIC100は、軽負荷時或いは無負荷時におけるリンギング防止手段としてトランジスタ114を有する。トランジスタ114の電流能力は、不要なチップ面積の増大や変換効率の低下を招かぬように、リンギングノイズという微小電流を引き抜き得る必要最小限に設計することが望ましい。トランジスタ114は、トランジスタN1及び116とは、相補的排他的にスイッチング制御される。このような構成とすることにより、軽負荷時や無負荷時に、出力電流ILEDが低下してリンギングと呼ばれる波形の乱れが生じる状態いわゆる不連続モードに陥った場合であっても、トランジスタ114を介してリンギングノイズを接地端に逃がすことができるので、昇降圧動作の安定性を高めることが可能となる。なお、上記の説明中で用いた相補的排他的という文言は、トランジスタN1及び116とトランジスタ114のオン/オフが完全に逆転している場合のほか、貫通電流防止等の観点から、トランジスタN1及び116とトランジスタ114の同時オフ期間が設けられている場合をも含むものとする。<発光ダイオード列>LEDドライバIC100では、発光ダイオード列LED1~LED4のカソード電圧LED端子電圧VLED1~VLED4が各々検出され、その最低値が基準電圧Vref=1.0Vと一致するように、発光ダイオード列LED1~LED4のアノード電圧出力電圧Voutが制御される。例えば、発光ダイオード列LED1~LED4の順方向降下電圧VF1~VF4各列に含まれるLED素子の順方向降下電圧VFを合計した値のうち、発光ダイオード列LED1の順方向降下電圧VF1が最も大きい場合には、LED端子電圧VLED1~VLED4のうち、LED端子電圧VLED1が最低値となる。従って、LED端子電圧VLED1が基準電圧Vref=1.0Vと一致した電圧値となり、LED端子電圧VLED2~VLED4は基準電圧Vrefよりも高い電圧値となる。なお、列毎の順方向降下電圧VF1~VF4が大きく異なっていると、LED端子電圧VLED1~VLED4のいずれかがショート検出電圧VDSHT=4.5Vを上回ってしまい、LEDショートを誤検出してしまう。そのため、列毎の順方向降下電圧VF1~VF4については、次の2式に基づいて、バラツキ許容電圧Vper=3.5Vが設定される。Vper=VDSHT-Vref...2また、オープン/ショート検出部122におけるオープン検出の際には、OVP部104における過電圧検出電圧=2.0Vの85がオープン検出電圧=1.7Vとして設定される。これを、出力電圧Voutに換算して考えると、通常動作時における出力電圧Voutの最大値が30.6V=36V×0.85となる。従って、発光ダイオード列LED1~LED4に含まれるLED素子の直列数Nは、出力電圧Voutの最大値30.6VをLED素子1つ分の順方向降下電圧VFで除した値30.6/VFよりも小さくなるように制限が掛かる。<過電圧保護回路について>OVP端子には、抵抗R1と抵抗R2との接続ノードから引き出される出力電圧Voutの分圧電圧が入力される。過電圧検出電圧は、発光ダイオード列LEDの直列数Nと順方向降下電圧VFのバラツキ許容電圧Vperを鑑みて適宜決定すればよい。過電圧検出電圧を決定する際、オープン検出電圧=過電圧検出電圧の85も考慮して決定することが望ましい。OVP部104が一旦保護動作を発動した後は、出力電圧Voutが過電圧検出電圧の72.5まで低下したときに、その保護動作が解除される。抵抗R1の抵抗値をROVP1とし、抵抗R2の抵抗値をROVP2とすると、次の3式が成立する。従って、例えば、ROVP1=330kΩ、ROVP2=22kΩに設定すると、Voutが32V以上となったときに、OVP部104の保護動作が発動する。Vout≧{ROVP1ROVP2/ROVP2}×2.0V...3<昇降圧DC/DCコンバータの発振周波数FOSCについて>RT端子に接続される抵抗R4の抵抗値を調整することにより、発振部109の内部キャパシタに対する充放電電流が決定され、スロープ電圧Vslpの発振周波数延いては昇降圧DC/DCコンバータの発振周波数FOSCを設定することができる。RT端子に外部接続される抵抗R4の抵抗値については、次の4式を参考に設定すればよい。FOSC=200×109/RT[Ω]×α[kHz]...4なお、上記4式中において、200×109[V/A/S]は回路内部で決まる定数±5であり、αは補正係数であるRT:α=47kΩ:0.94、50kΩ:0.98、60kΩ:0.985、70kΩ:0.99、80kΩ:0.994、90kΩ:0.996、100kΩ:1.0、150kΩ:1.01、200kΩ:1.02、300kΩ:1.03、400kΩ:1.04、500kΩ:1.045。<外部同期発振周波数FSYNCについて>LEDドライバIC100は、昇降圧DC/Dコンバータを外部同期させるためのクロック入力を受け付けるSYNC端子を備えている。ただし、SYNC端子にクロック入力を行っているときに、途中で内部発振に切り替えるなどの動作を行うべきではない。SYNC端子をハイレベルからローレベル固定に切り替えた後、発振部109が動作し始めるまで約30μsec程度の遅延時間がある。SYNC端子に入力されたクロックは立ち上がりエッジのみ有効となっている。また、外部入力周波数が内部発振周波数に比べて遅い場合は、上記の遅延時間後、発振部109が動作し始めるので、そのような入力は避けるべきである。上記したように、LEDドライバIC100では、RT端子またはSYNC端子を用いて、DC/DCコンバータブロックの発振周波数FOSCを任意にかつ高精度に可変制御することが可能である。例えば、カーナビモニタのバックライト制御手段として、LEDドライバIC100を用いている場合、ラジオ受信周波数の切替制御に合わせてSYNC端子から外部同期発振周波数FSYNCを適宜設定してやれば、DC/DCコンバータブロックの発振周波数FOSCがラジオノイズの周波数帯に重なることを回避することができるので、ラジオの受信品質を損わずに、カーナビモニタのバックライト制御を行うことが可能となる。<ソフトスタートSSについて>LEDドライバIC100では、起動時の電流に制限をかけながら緩やかに出力電圧Voutが立ち上がるため、出力電圧Voutのオーバーシュートや突入電流を防ぐことができる。また、OCP検出時やOVP検出時には、SS端子電圧がローレベルにリセットされるので、スイッチングが停止され、再復帰動作が開始される。<自己診断機能>図3は、FAIL1出力機能を説明するためのブロック図であり、図4は、FAIL2出力機能を説明するためのブロック図である。LEDドライバIC100は、ICに内蔵されている保護回路動作状態をFAIL1端子及びFAIL2端子いずれもオープンドレイン形式に出力する。FAIL1端子の出力信号は、UVLO、TSD、OVP、SCPのいずれかが動作したときにローレベルとなる。FAIL2端子の出力信号は、LEDのオープン検出またはショート検出のいずれかが動作したときにローレベルとなる。<保護回路動作>低電圧誤動作防止回路UVLO部102は、入力電圧Vinが3.5V以下となったとき、または、内部定電圧VREGが2.0V以下となったときに、内部定電圧生成部101以外の回路をシャットダウンする。温度保護回路TSD部103は、ICのジャンクション温度が175°C以上となったときに、内部定電圧生成部101以外の回路をシャットダウンする。なお、TSD部103は、ICのジャンクション温度が150°C以下となったときに、回路動作を復帰させる。過電流保護回路OCP部106は、パワーFETトランジスタN1に流れる電流をハイサイド側検出抵抗R3によって電圧信号として検出し、CS端子電圧がVCC-0.6V以下となったときに過電流保護をかける。過電流保護がかかると、SS端子容量C6がディスチャージされて、DC/DCスイッチングがオフされる。過電圧保護回路OVP部104は、DC/DCの出力電圧VoutをOVP端子電圧により検出し、OVP端子電圧が2.0V以上となったときに過電圧保護をかける。過電圧保護がかかると、SS端子容量C6がディスチャージされて、DC/DCスイッチングがオフされる。<出力短絡保護回路>LEDドライバIC100には、図1で描写されていない出力短絡保護回路SCPが内蔵されている。出力短絡保護回路SCPでは、LED端子電圧VLED1~VLED4が0.3V以下になると、内蔵されているカウンタ動作が開始され、約100msFOSC:2000kHz時経過後にラッチがかかり回路がシャットダウンされる。100ms以内にLED端子電圧VLED1~VLED4が0.3V以上になるとカウンタはリセットされる。発光ダイオード列LED1~LED4のアノード側DC/DC出力端側が地絡したとき、出力電流ILEDはオフとなり、LED端子電圧VLED1~VLED4はローレベルとなる。また、発光ダイオード列LED1~LED4のカソード側が地絡した場合にも、LED端子電圧VLED1~VLED4はローレベルとなる。従って、出力短絡保護回路SCPは、発光ダイオード列LED1~LED4のアノード/カソード双方の地絡保護に対応している。<LEDオープン検出回路>オープン/ショート検出部122のLEDオープン検出回路OPENでは、LED端子電圧VLED1~VLED4が0.3V以下で、かつ、OVP端子電圧が1.7V以上のときに、LEDオープン検出がかかり、オープンとなった発光ダイオード列のみラッチオフとなる。<PWMオフ検出回路>制御ロジック部105は、PWMオフ検出回路を備えており、所定時間に亘って外部PWM信号がローレベルに維持されていることが確認されたときに、LEDドライバIC100を省電力モードスリープモードに移行する。このような構成とすることにより、LEDドライバIC100の省電力化を実現することが可能となる。なお、制御ロジック部105は、EN端子に入力されるイネーブル信号がハイレベルイネーブル時の論理レベルとされた後、内蔵されているカウンタ動作を開始し、約100msFOSC:2000kHz時経過後にPWMオフ検出回路を動作させる。<出力電圧放電回路>LEDドライバIC100は、出力電圧放電回路図1では不図示を備えている。VDISC端子を出力電圧Voutの印加端に接続することにより、イネーブル信号や各種保護動作に応じてDC/DCコントローラブロックがシャットダウンされる際に、キャパシタC3の残留電荷を素早く放電して、発光ダイオード列LED1~LED4のちらつきを防止することができる。<LEDショート検出部>オープン/ショート検出部122のLEDショート検出回路SHORTでは、LED端子電圧VLED1~VLED4が4.5V以上で、かつ、OVP端子電圧が1.6V以下のときに、内蔵されているカウンタ動作が開始され、約100msFOSC=300kHz時経過後にラッチがかかり、ショート検出された発光ダイオード列のみラッチオフされる。PWM調光時には、外部PWM信号がハイレベルであるときにのみ、LEDショート検出動作が有効となるように、LEDショート検出信号がマスクされており図4を参照、LEDショート検出後、約100msFOSC=300kHz時経過後に回路がラッチオフされる。100ms以内にLEDショート検出条件が解除されると、カウンタはリセットされる。カウンタの周波数は、RT端子を用いて決定される周波数となり、32770カウントでラッチがかかる。なお、発光ダイオード列LED1~LED4の順方向降下電圧VFに大きなばらつきがある場合には、LEDショート検出が誤動作するおそれがある。そのため、LEDショート検出機能を使用しない場合には、LEDドライバIC100の起動前にSHDETEN端子をハイレベルVREGとすることにより、ショート検出機能をオフディセーブルとすることができる。一方、SHDETEN端子をローレベルGNDショートまたはオープン状態とすることにより、LEDショート検出機能をオンイネーブルとすることができる。ただし、LEDドライバIC100の動作中にSHDETEN端子のH/Lを切り替えることは避けるべきである。<全ての異常条件について>図5は、LEDドライバIC100の保護機能一覧表である。UVLO検出条件はVin<3.5VまたはVREG<2.0Vであり、UVLO解除条件はVin>4.0VかつVREG>3.5Vである。UVLO検出時動作は、全ブロックREG以外のシャットダウンである。TSD検出条件はTj>175°Cであり、TSD解除条件はTj<150°Cである。TSD検出時動作は全ブロックREG以外のシャットダウンである。OVP検出条件はVOVP>2.0Vであり、OVP解除条件はVOVP<1.45Vである。OVP検出時動作は、SS端子の電荷引き抜きディスチャージである。OCP検出条件はVCS≦VCC-0.6Vであり、OCP解除条件はVCS>VCC-0.6Vである。OCP検出時動作は、SS端子の電荷引き抜きディスチャージである。SCP検出条件はVLED1~VLED4<0.3V100msディレイ、300kHz時であり、SCP解除条件はEN入力またはUVLO解除である。SCP検出時動作はディレイカウンタによる所定時間カウント後のラッチオフREG以外である。LEDオープン保護検出条件はVLED1~VLED4<0.3VかつVOVP>1.7Vであり、LEDオープン保護解除条件はEN入力またはUVLO解除である。LEDオープン保護検出時動作は、検出LEDチャンネルのみオフオフラッチである。LEDショート保護検出条件はVLED1~VLED4>4.5VかつVOVP<1.6Vであり、LEDショート保護解除条件はEN入力またはUVLO解除である。LEDショート保護検出時動作は、検出LEDチャンネルのみオフタイマーディレイオフラッチである。<保護シーケンス>図6は、保護シーケンスを説明するためのタイムチャートである。1について、VCC投入から動作電圧範囲への到達後にVDACの電圧固定を行い、その後にENを投入することが望ましい。2について、PWM及びSYNCはVREG≧4.6Vで投入することが望ましい。PWM及びSYNCの投入順序は不問である。3について、FOSC=2000kHzのときには約100msの遅延が生じる。4については、FAIL1端子を外部電圧でプルアップしているときの様子が描写されている。丸付き数字1については、LED2端子がオープンモードであるときの様子が描写されている。VLED2<0.3VかつVOVP>1.7Vが検出されたときに、LED2がオフとされて、FAIL2がローレベルとされる。丸付き数字2については、LED3端子がショートモードであるときの様子が描写されている。VLED3>4.5VかつVOVP<1.6Vが検出されてから約100msが経過した後に、LED3がオフとされる。丸付き数字3については、LED4端子がGNDショートモードであるときの様子が描写されている。Voutが上昇してVOVP>2.0Vが検出されると、SS端子電圧が引き抜かれて、FAIL1がローレベルとされる。また、VLED4<0.3V検出後、約100msが経過した後に、シャットダウンが行われる。<ブロック図第2構成例>図7は、LEDドライバ100の第2構成例昇圧アプリケーション構成を示す回路ブロック図である。第2構成例では、昇圧アプリケーションを実現するために、図1のトランジスタN1、ダイオードD1、及び、キャパシタC4が取り除かれており、インダクタL1と抵抗R3が直接的に接続されている。<ブロック図第3構成例>図8は、LEDドライバ100の第3構成例降圧アプリケーション構成を示す回路ブロック図である。第3構成例では、降圧アプリケーションを実現するために、図1のダイオードD2が取り除かれており、OUTL端子がオープンとされている。<液晶表示装置>図9は、液晶表示装置の第1実施形態を示すブロック図である。第1実施形態の液晶表示装置Xは、LED駆動装置Aと、出力段Bと、LEDバックライトCと、液晶表示パネルDと、を有する。LED駆動装置Aは、先出のLEDドライバIC100に相当する半導体集積回路装置であり、DC/DCコントローラA1と、出力電流ドライバA2と、出力放電回路A3とを有する。出力段Bは、入力電圧Vinから出力電圧Voutを生成してLEDバックライトCに供給するディスクリート回路である。出力段Bとしては、昇降圧型図1、昇圧型図7、及び、降圧型図8のいずれを用いても構わない。LEDバックライトCは、複数のLED素子を直列ないし並列に接続したLEDアレイ図9では6段直列×4列並列であり、液晶表示パネルDを背面から照射する。液晶表示パネルDは、映像信号に応じてその光透過率が変化する液晶素子を画素として用いた映像出力手段である。DC/DCコントローラA1は、LEDバックライトCから入力されるLED端子電圧VLED1~VLED4の最低値と所定の基準電圧Vrefとを一致させるように出力段Bを制御する。DC/DCコントローラA1は、LEDドライバIC100図1のDC/DCコントローラブロック発振部109、スロープ生成部110、PWMコンパレータ111、ドライバ制御部112、上側ドライバ113、トランジスタ114、下側ドライバ115、トランジスタ116、エラーアンプ117、及び、ソフトスタート部118を含む回路ブロックに相当し、その動作は先述の通りであるため、重複した説明は割愛する。なお、DC/DCコントローラA1は、イネーブル信号EN及びシャットダウン信号SHDNに基づいて出力電圧Voutの生成可否を決定する。出力電流ドライバA2は、LEDバックライトCの出力電流ILEDを生成する。出力電流ドライバA2は、LEDドライバIC100図1の出力電流ドライバ121に相当し、その動作は先述の通りであるため、重複した説明は割愛する。なお、出力電流ドライバA2は、イネーブル信号EN及びシャットダウン信号SHDNに基づいて出力電流ILEDの生成可否を決定する。出力放電回路A3は、イネーブル信号EN及びシャットダウン信号SHDNに基づいて出力電圧Vout及び出力電流ILEDの生成動作が停止されたときに、出力電圧Voutの放電を行う。図10は、出力放電回路A3の一動作例を示すタイムチャートであり、上から順に、イネーブル信号ENまたはシャットダウン信号SHDN、自然放電時の出力電圧Vout、及び、出力放電時の出力電圧Voutが描写されている。イネーブル信号ENまたはシャットダウン信号SHDNに基づいて、出力電圧Voutの生成動作が停止されたときに、出力電圧Voutの自然放電のみを行っていた従来構成では、出力電圧Voutが目標電圧値から所定値-63.2に低下するまでの放電時間t1として、数secオーダの時間を要していた。そのため、LED駆動装置Aのシャットダウン時などには、残留する出力電圧VoutによってLEDバックライトCの意図しない発光を生じるおそれがあった。特に、LED駆動装置Aがシャットダウンと自己復帰を短期間に繰り返す場合には、LEDバックライトCの意図しない発光が繰り返されるので、LEDバックライトCのフリッカちらつきを生じるおそれがあった。これに対して、出力放電回路A3を備えた構成であれば、イネーブル信号ENまたはシャットダウン信号SHDNに基づいて、出力電圧Voutの生成動作が停止されたとき、数msecオーダの放電時間t2で出力電圧Voutを急速に放電することができるので、LEDバックライトCの意図しない発光やフリッカを防止することが可能となる。図11Aは、出力放電回路A3の第1構成例を示す回路図である。第1構成例の出力放電回路A3は、Nチャネル型MOS電界効果トランジスタA31と、NANDゲートA32を含む。トランジスタA31のドレインは、VDISC端子出力電圧Voutの印加端に接続されている。トランジスタA31のソースは、接地端に接続されている。トランジスタA31のゲートは、NANDゲートA32の出力端に接続されている。NANDゲートA32の第1入力端は、イネーブル信号ENの印加端に接続されている。NANDゲートA32の第2入力端は、シャットダウン信号SHDN先述の異常信号FAIL1や異常信号FAIL2に相当の印加端に接続されている。イネーブル信号EN及びシャットダイン信号SHDNの両方がハイレベルイネーブル時/非シャットダウン時の論理レベルとされている場合、NANDゲートA32から出力されるゲート信号G1がローレベルとなるので、トランジスタA31がオフとなり、VDISC端子と接地端との間が遮断される。従って、出力電圧Voutは放電されることなくLEDバックライトCに供給される。一方、イネーブル信号EN及びシャットダイン信号SHDNのうち、少なくとも一方がハイレベルイネーブル時/非シャットダウン時の論理レベルからローレベルディセーブル時/シャットダウン時の論理レベルに立ち下げられた場合、NANDゲートA32から出力されるゲート信号G1がハイレベルとなるので、トランジスタA31がオンとなり、VDISC端子と接地端との間が導通される。従って、出力電圧Voutは急速に放電される。なお、第1構成例の出力放電回路A3では、出力段Bに含まれる出力キャパシタの容量値とトランジスタA31のオン抵抗値に応じた時定数に基づいて出力電圧Voutの放電が行われる。図11Bは、出力放電回路A3の第2構成例を示す回路図である。第2構成例の出力放電回路A3は、基本的に第1構成例と同様の構成から成り、Nチャネル型電界効果トランジスタA33とツェナダイオードA34を追加した点に特徴を有する。トランジスタA33は、VDISC端子とトランジスタA31のドレインとの間に挿入されて、トランジスタA31のドレイン電圧をバイアスする。接続関係について具体的に述べると、トランジスタA33のドレインは、VDISC端子に接続されている。トランジスタA33のソースは、トランジスタA31のドレインに接続されている。トランジスタA33のゲートは、トランジスタA31のゲートに接続されている。ツェナダイオードA34は、トランジスタA31のゲートと接地端との間に挿入されてトランジスタA31のゲート電圧をツェナ降伏電圧例えば5Vにクランプする。接続関係について具体的に述べると、ツェナダイオードA34のカソードは、トランジスタA31のゲートに接続されている。ツェナダイオードA34のアノードは、接地端に接続されている。第2構成例の出力放電回路A3では、出力電圧Voutの放電時ゲート信号G1のハイレベル時において、トランジスタA31のゲートソース間電圧を5Vに固定し、かつ、トランジスタA31のドレインソース間電圧を5V-Vthただし、VthはトランジスタA33のゲートソース間降下電圧に固定することができる。従って、第2構成例の出力放電回路A3であれば、放電電流を一定値に維持することができるので、リニアな特性で出力電圧Voutの放電を行うことが可能となる図10を参照。リニア放電を行う第2構成例は、CR放電を行う第1構成例と比べて、出力キャパシタの微小電荷を迅速に放電することができるので、LEDバックライトCを迅速かつ確実に消灯することが可能となる。図12は、トランジスタA31と配線層Lとの積層例を示す平面図である。トランジスタA31及びA32は、出力電圧Voutの放電経路を導通/遮断するためのスイッチ素子であり、その特性はさほど重要でない。そこで、LED駆動装置Aでは、図12に示すように、トランジスタA31及びA32のうち、少なくとも一方の上層に配線層Lが積層形成されている。このような構成とすることにより、配線層Lの敷設時におけるレイアウトの自由度を高めることが可能となる。図13は、液晶表示装置の第2実施形態を示すブロック図である。第2実施形態の液晶表示装置Xは、基本的に第1実施形態と同様の構成から成り、LED駆動装置Aに集積化されたLEDショート検出回路A4に新規な特徴部分を有する。そこで、第1実施形態と同一の構成要素については、図9と同一の符号を付すことで重複した説明を割愛し、以下では、第2実施形態の特徴部分について重点的な説明を行う。LEDショート検出回路A4は、LEDバックライトCのカソードから帰還入力されるLED端子電圧VLED1~VLED4を監視して、LEDショート検出を行う回路ブロック図1のオープン/ショート検出部122の一部に相当である。ただし、LEDバックライトCを形成する発光ダイオード列毎の順方向降下電圧VF1~VF4に大きなばらつきがある場合には、LEDショート検出が誤動作するおそれがある。例えば、LED素子の順方向降下電圧VFについて、その規格値を3.5V、ばらつきを±0.5Vとし、LED端子電圧VLED1~VLED4と比較参照される基準電圧Vrefを1.0Vとした場合を考える。この場合、第1列目の発光ダイオード列を形成する6つの発光ダイオードの順方向降下電圧VFが全て小さい側3.0Vにばらついたとすると、これを発光駆動するために必要なトータルの順方向降下電圧VF1は18V=3.0V×6段となる。一方、第2列目の発光ダイオード列を形成する6つの発光ダイオードの順方向降下電圧VFが全て大きい側4.0Vにばらついたとすると、これを発光駆動するために必要なトータルの順方向降下電圧VF2は24V=4.0V×6段となる。すなわち、第1列目の順方向降下電圧VF1と第2列目の順方向降下電圧VF2との間には、6Vの差が生じる。第3列目と第4列目の発光ダイオード列を形成する発光ダイオードの順方向降下電圧VFがいずれも規格値であるとすると、DC/DCコントローラA1は、第2列目のLED端子電圧VLED2が基準電圧Vref=1.0Vと一致するように、出力電圧Voutの帰還制御を行う。従って、出力電圧Voutは25V=1.0V24Vとなるので、第1列目のLED端子電圧VLED1は、7V25V-18Vとなる。LEDショート検出回路A4は、LED端子電圧VLED1~VLED4のいずれかが閾値電圧Vth例えば4.5Vを上回ると、LEDショートが生じていると判定してしまうので、上記の場合には、第1列目の発光ダイオード列にショートが生じていると誤判定されてしまう。そこで、LEDショート検出回路A4は、LED駆動装置Aの外部から入力されるショート検出イネーブル信号SHDETENに応じて動作可否が制御されるように構成されている。具体的に述べると、LEDショート検出回路A4は、ショート検出イネーブル信号SHDETENがローレベルイネーブル時の論理レベルであるときにショート検出動作を有効とし、ショート検出イネーブル信号SHDETENがハイレベルディセーブル時の論理レベルであるときにショート検出動作を無効とする。このような構成とすることにより、LEDバックライトCを形成する発光ダイオードの順方向降下電圧VFが大きくばらつく場合例えば、LEDバックライトCとして新興国向けの廉価モデルを用いる場合には、ショート検出イネーブル信号SHDETENを予めハイレベルディセーブル時の論理レベルとしておくことにより、LEDショート検出の誤動作を回避することができる。図14Aは、LEDショート検出回路A4の第1構成例を示す回路図である。第1構成例のLEDショート検出回路A4は、非反転入力端に印加されるLED端子電圧VLED1~VLED4と、反転入力端-に印加される所定の閾値電圧Vthとを比較して比較信号S1LEDショート検出信号に相当を生成する。比較信号S1は、LED端子電圧VLED1~VLED4の少なくとも一つが閾値電圧Vthを上回ったときにローレベル正常時の論理レベルとなり、その余の場合にはハイレベル異常時の論理レベルとなる。また、コンパレータA41は、ショート検出イネーブル信号SHDETENに応じて動作可否が制御される。具体的に述べると、コンパレータA41は、ショート検出イネーブル信号SHDETENがローレベルイネーブル時の論理レベルであるときには、上記の比較動作を行う一方、ショート検出イネーブル信号SHDETENがハイレベルディセーブル時の論理レベルであるときには、上記の比較動作を行うことなく、常にローレベル正常時の論理レベルの比較信号S1を出力する。図14Bは、LEDショート検出回路A4の第2構成例を示す回路図である。第2構成例のLEDショート検出回路A4は、ショート検出イネーブル信号SHDETENによってコンパレータA41の動作可否を制御するのではなく、ショート検出イネーブル信号SHDETENに応じてコンパレータA41の比較信号S1をマスクするORゲートA42を含む構成とされている。ORゲートA42は、比較信号S1とショート検出イネーブル信号SHDETENとの論理和演算を行うことにより、出力信号S2LEDショート検出信号に相当を生成する。従って、出力信号S2は、ショート検出イネーブル信号SHDETENがローレベルイネーブル時の論理レベルであるときには、比較信号S1そのものとなり、ショート検出イネーブル信号SHDETENがハイレベルディセーブル時の論理レベルであるときには、比較信号S1に依ることなく常にハイレベル正常時の論理レベルとなる。<その他の変形例>本明細書中に開示されている種々の技術的特徴は、上記実施形態のほか、その技術的創作の主旨を逸脱しない範囲で種々の変更を加えることが可能である。例えば、バイポーラトランジスタとMOS電界効果トランジスタとの相互置換や、各種信号の論理レベル反転は任意である。すなわち、上記実施形態は、全ての点で例示であって、制限的なものではないと考えられるべきであり、本発明の技術的範囲は、上記実施形態の説明ではなく、特許請求の範囲によって示されるものであり、特許請求の範囲と均等の意味及び範囲内に属する全ての変更が含まれると理解されるべきである。"