絶縁層上に形成された酸化物半導体層と、前記酸化物半導体層の一部と重なるソース電極層及びドレイン電極層と、前記酸化物半導体層の一部と接するゲート絶縁層と、前記ゲート絶縁層上にゲート電極層と、を有し、前記ソース電極層と前記酸化物半導体層、及び前記ドレイン電極層と前記酸化物半導体層のそれぞれの間には、n型の導電型を有するバッファ層が形成されていることを特徴とする半導体装置。請求項1において、前記ソース電極層及びドレイン電極層は、アルミニウム、クロム、銅、タンタル、チタン、モリブデン、タングステンから選ばれた元素を主成分とする単膜、合金膜、または、それらの積層膜であることを特徴とする半導体装置。請求項1または2において、前記バッファ層は、インジウム酸化物、インジウム錫酸化物、インジウム亜鉛酸化物、錫酸化物、亜鉛酸化物、錫亜鉛酸化物から選ばれた一つの金属酸化物であるか、または該金属酸化物にアルミニウム、ガリウム、シリコンから選ばれた元素が一つ以上含まれている材料であることを特徴とする半導体装置。絶縁表面を有する基板上に絶縁層を形成し、前記絶縁層上に酸化物半導体層を島状に形成し、前記酸化物半導体層上にn型の導電型を有するバッファ層及び金属層を成膜し、前記バッファ層及び金属層を選択的にエッチングすることにより前記酸化物半導体層の一部と重なるように前記バッファ層及び金属層からなるソース領域とドレイン領域を形成し、前記ソース領域、前記ドレイン領域及び前記酸化物半導体層を覆う様にゲート絶縁層を形成し、前記ゲート絶縁層上に前記酸化物半導体層の一部と重なる様にゲート電極層を形成することを特徴とする半導体装置の作製方法。請求項4において、前記金属層は、アルミニウム、クロム、銅、タンタル、チタン、モリブデン、タングステンから選ばれた元素を主成分とする単膜、合金膜、または、それらの積層膜であることを特徴とする半導体装置の作製方法。請求項4または5において、前記バッファ層は、インジウム酸化物、インジウム錫酸化物、インジウム亜鉛酸化物、錫酸化物、亜鉛酸化物、錫亜鉛酸化物から選ばれた一つの金属酸化物であるか、または該金属酸化物にアルミニウム、ガリウム、シリコンから選ばれた元素が一つ以上含まれている材料であることを特徴とする半導体装置の作製方法。例えば、表示装置の駆動回路に用いるトランジスタには、動作が速いことが要求される。特に、表示部が高精細であればあるほど、表示画像の書き込み時間が短くなるため、駆動回路に用いるトランジスタは、オン電流が高く、高速動作が可能なものが望まれている。従って、本発明の一態様は、オン電流が高く、高速動作が可能なトランジスタ及びその作製方法を提供することを目的の一つとする。また、該トランジスタを含む半導体装置を提供することを目的の一つとする。本明細書で開示する本発明の一態様は、トランジスタのチャネル形成領域である酸化物半導体層と、ソース電極またはドレイン電極である金属層との間にn型の導電型を有するバッファ層を形成することにより、寄生抵抗を低減させ、トランジスタのオン電流特性を向上させるものである。本明細書で開示する本発明の一態様は、絶縁層上に形成された酸化物半導体層と、酸化物半導体層の一部と重なるソース電極層及びドレイン電極層と、酸化物半導体層の一部と接するゲート絶縁層と、ゲート絶縁層上にゲート電極層と、を有し、ソース電極層と酸化物半導体層、及びドレイン電極層と酸化物半導体層のそれぞれの間には、n型の導電型を有するバッファ層が形成されていることを特徴とする半導体装置である。上記ソース電極層及びドレイン電極層には、アルミニウム、クロム、銅、タンタル、チタン、モリブデン、タングステンから選ばれた元素を主成分とする単膜、合金膜、または、それらの積層膜を用いることができる。また、上記バッファ層には、インジウム酸化物、インジウム錫酸化物、インジウム亜鉛酸化物、錫酸化物、亜鉛酸化物、錫亜鉛酸化物から選ばれた一つの金属酸化物であるか、または該金属酸化物にアルミニウム、ガリウム、シリコンから選ばれた元素が一つ以上含まれている材料を用いることができる。この構成とすることで、ソース電極層及びドレイン電極層と酸化物半導体層との間の寄生抵抗を低減することができる。また、本明細書で開示する本発明の他の一態様は、絶縁表面を有する基板上に絶縁層を形成し、絶縁層上に酸化物半導体層を島状に形成し、酸化物半導体層上にn型の導電型を有するバッファ層及び金属層を成膜し、バッファ層及び金属層を選択的にエッチングすることにより酸化物半導体層の一部と重なるようにバッファ層及び金属層からなるソース領域とドレイン領域を形成し、酸化物半導体層、ソース領域及びドレイン領域を覆う様にゲート絶縁層を形成し、ゲート絶縁層上に酸化物半導体層の一部と重なる様にゲート電極層を形成することを特徴とする半導体装置の作製方法である。本発明の一態様により、酸化物半導体層とソース電極層及びドレイン電極層として用いる金属層との間の寄生抵抗を低減することができ、オン電流が高く、高速動作が可能なトランジスタを含む半導体装置及びその作製方法を提供することができる。以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、その形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、図面を用いて発明の構成を説明するにあたり、同じものを指す符号は異なる図面間でも共通して用いる。また、同様のものを指す際にはハッチパターンを同じくし、特に符号を付さない場合がある。なお、第1、第2として付される序数詞は便宜上用いるものであり、工程順または積層順を示すものではない。また、本明細書において発明を特定するための事項として固有の名称を示すものではない。実施の形態1本実施の形態では、本発明の一態様である半導体装置及び半導体装置の作製方法の一形態を説明する。本発明の一態様である半導体装置の例として、トップゲート型トランジスタの平面図及び断面図を図1に示す。ここで、図1Aは上面図であり、図1B及び図1Cはそれぞれ、図1AにおけるA-B断面及びC-D断面における断面図である。また、トランジスタ151は、ソース領域及びドレイン領域が半導体層の上部に接して形成されていることから、トップゲート型と呼ばれることに加え、トップコンタクト型とも呼ばれる。図1に示すトランジスタ151は、基板100上に、絶縁層102、酸化物半導体層106、ソース電極層108a、ドレイン電極層108b、ゲート絶縁層112、ゲート電極層114を有する。ここで、酸化物半導体層106とソース電極層108a、及び酸化物半導体層106とドレイン電極層108bのそれぞれの間には、バッファ層107a、107bが形成されている。なお、本明細書では、説明を容易にするためにソース電極層108aとバッファ層107aを一体としてソース領域、ドレイン電極層108bとバッファ層107bを一体としてドレイン領域と呼ぶことがある。また、本実施の形態における酸化物半導体層を用いたトランジスタは、nチャネル型である。なお、トランジスタ151は、図8A、B、Cの断面図に示すような構成であってもよい。図8Aは酸化物半導体層106において、チャネル形成領域の膜厚が薄く形成されている構成である。図8Bは、バッファ層107a、107b上において、段差を有する様にソース電極層108a、ドレイン電極層108bが形成されている構成である。図8Cは、図8A及び図8Bが組み合わさった構成である。これらの構成のトランジスタは、図1Bの断面図に示す構成のトランジスタと同等の電気特性を有する。絶縁層102の材料には、酸化シリコン、酸化窒化シリコン、GaxAl2-xO3y0≦x≦2、0<y<1、xは0以上2以下の値、yは0より大きく、1より小さい値で示される酸化アルミニウム、酸化ガリウム、または酸化ガリウムアルミニウム、またはこれらの混合材料などを用いることができる。また、絶縁層102は、前述の材料と酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化アルミニウムまたはこれらの混合材料などとの積層であっても良い。例えば、絶縁層102を窒化シリコン層と酸化シリコン層の積層構造とすると、基板などからトランジスタ151への水分の混入を防ぐことができる。絶縁層102を積層構造で形成する場合、酸化物半導体層106と接する側を酸化シリコン、酸化窒化シリコン、酸化アルミニウム、これらの混合材料などの酸化物層とするとよい。なお、絶縁層102はトランジスタ151の下地層として機能する。用いる酸化物半導体としては、少なくともインジウムInあるいは亜鉛Znを含むことが好ましい。特にInとZnを含むことが好ましい。また、該酸化物半導体を用いたトランジスタの電気特性のばらつきを減らすためのスタビライザーとして、それらに加えてガリウムGaを有することが好ましい。また、スタビライザーとしてスズSnを有することが好ましい。また、スタビライザーとしてハフニウムHfを有することが好ましい。また、スタビライザーとしてアルミニウムAlを有することが好ましい。また、他のスタビライザーとして、ランタノイドである、ランタンLa、セリウムCe、プラセオジムPr、ネオジムNd、サマリウムSm、ユウロピウムEu、ガドリニウムGd、テルビウムTb、ジスプロシウムDy、ホルミウムHo、エルビウムEr、ツリウムTm、イッテルビウムYb、ルテチウムLuのいずれか一種あるいは複数種を有してもよい。例えば、酸化物半導体として、酸化インジウム、酸化スズ、酸化亜鉛、二元系金属の酸化物であるIn-Zn-O系の材料、Sn-Zn-O系の材料、Al-Zn-O系の材料、Zn-Mg-O系の材料、Sn-Mg-O系の材料、In-Mg-O系の材料、In-Ga-O系の材料、三元系金属の酸化物であるIn-Ga-Zn-O系の材料IGZOとも表記する、In-Al-Zn-O系の材料、In-Sn-Zn-O系の材料、Sn-Ga-Zn-O系の材料、Al-Ga-Zn-O系の材料、Sn-Al-Zn-O系の材料、In-Hf-Zn-O系の材料、In-La-Zn-O系の材料、In-Ce-Zn-O系の材料、In-Pr-Zn-O系の材料、In-Nd-Zn-O系の材料、In-Sm-Zn-O系の材料、In-Eu-Zn-O系の材料、In-Gd-Zn-O系の材料、In-Tb-Zn-O系の材料、In-Dy-Zn-O系の材料、In-Ho-Zn-O系の材料、In-Er-Zn-O系の材料、In-Tm-Zn-O系の材料、In-Yb-Zn-O系の材料、In-Lu-Zn-O系の材料、四元系金属の酸化物であるIn-Sn-Ga-Zn-O系の材料、In-Hf-Ga-Zn-O系の材料、In-Al-Ga-Zn-O系の材料、In-Sn-Al-Zn-O系の材料、In-Sn-Hf-Zn-O系の材料、In-Hf-Al-Zn-O系の材料を用いることができる。なお、ここで、例えば、In-Ga-Zn-O系の材料とは、InとGaとZnを主成分として有する酸化物という意味であり、InとGaとZnの比率は問わない。また、InとGaとZn以外の金属元素が入っていてもよい。また、酸化物半導体層は、化学式InMO3ZnOmm>0、且つ、mは整数でないで表記される材料を用いた薄膜により形成することができる。ここで、Mは、Zn、Ga、Al、Mn及びCoから選ばれた一つ、または複数の金属元素を示す。例えば、Mとして、Ga、Ga及びAl、Ga及びMnまたはGa及びCoなどを用いることができる。例えば、In:Ga:Zn=1:1:1=1/3:1/3:1/3あるいはIn:Ga:Zn=2:2:1=2/5:2/5:1/5の原子比のIn-Ga-Zn-O系の材料やその組成の近傍の酸化物を用いることができる。あるいは、In:Sn:Zn=1:1:1=1/3:1/3:1/3、In:Sn:Zn=2:1:3=1/3:1/6:1/2あるいはIn:Sn:Zn=2:1:5=1/4:1/8:5/8の原子比のIn-Sn-Zn-O系の材料やその組成の近傍の酸化物を用いるとよい。酸化物半導体は単結晶でも、非単結晶でもよい。後者の場合、アモルファスでも、多結晶でもよい。また、アモルファス中に結晶性を有する部分を含む構造でも、非アモルファスでもよい。アモルファス状態の酸化物半導体は、比較的容易に平坦な表面を得ることができるため、これを用いてトランジスタを作製した際の界面散乱を低減でき、比較的容易に、比較的高い移動度を得ることができる。また、結晶性を有する酸化物半導体では、よりバルク欠陥を低減することができ、表面の平坦性を高めればアモルファス状態の酸化物半導体以上の移動度を得ることができる。表面の平坦性を高めるためには、平坦な表面上に酸化物半導体を形成することが好ましく、具体的には、平均面粗さRaが1nm以下、好ましくは0.3nm以下、より好ましくは0.1nm以下の表面上に形成するとよい。酸化物半導体層と下地である酸化物絶縁層とが接することで、絶縁層102と酸化物半導体層106との界面準位及び酸化物半導体層106中の酸素欠損を低減することができる。上記界面準位及び酸素欠損の低減により、トランジスタ151のしきい値電圧の経時変化を小さくすることができる。トランジスタ151のソース領域及びドレイン領域において、酸化物半導体層106と接する側は、n型の導電型を有するバッファ層107a、107bで形成する。該バッファ層を形成することで、酸化物半導体層106とソース電極層108a、及び酸化物半導体層106とドレイン電極層108bのそれぞれの間の寄生抵抗を下げることができ、トランジスタのオン電流の増加や回路の周波数特性を向上させることができる。特にトランジスタのチャネル長が5μm以下の場合において、その効果が顕著に現れる。なお、ここでの寄生抵抗の低下は、主に酸化物半導体層106とソース電極層108aまたはドレイン電極層108bとの間の接触抵抗が低減することにより起こるものである。n型の導電型を有するバッファ層107a、107bに用いることのできる代表的な材料としては、インジウム酸化物In-O系の材料、インジウム錫酸化物In-Sn-O系の材料、インジウム亜鉛酸化物In-Zn-O系の材料、錫酸化物Sn-O系の材料、亜鉛酸化物Zn-O系の材料、錫亜鉛酸化物Sn-Zn-O系の材料などの金属酸化物があり、それにアルミニウムAl、ガリウムGa、シリコンSiから選ばれた元素が一つ以上含まれていても良い。また、チタン酸化物Ti-O系の材料、チタンニオブ酸化物Ti-Nb-O系の材料、モリブデン酸化物Mo-O系の材料、タングステン酸化物W-O系の材料、マグネシウム酸化物Mg-O系の材料、カルシウム酸化物Ca-O系の材料、ガリウム酸化物Ga-O系の材料等を用いることができる。また、上記材料に窒素Nが含まれていても良い。ソース電極層108a及びドレイン電極層108bに用いる金属層としては、例えば、アルミニウム、クロム、銅、タンタル、チタン、モリブデン、タングステンから選ばれた元素を含む金属膜、または上述した元素を成分とする合金膜窒化チタン膜、窒化モリブデン膜、窒化タングステン膜や、それらの積層を用いることができる。例えば、アルミニウム、銅などの金属膜の一方の面または双方の面にチタン、モリブデン、タングステンなどの高融点金属膜またはそれらの窒化膜窒化チタン膜、窒化モリブデン膜、窒化タングステン膜等を積層させた構成としても良い。なお、ソース電極及びドレイン電極がゲート絶縁層と接する構造では、ゲート絶縁層の耐圧低下を防止するために、酸素を引き抜く作用が弱い金属膜をソース電極及びドレイン電極に用いることが好ましい。該金属膜としては、例えば、モリブデンやタングステンなどを用いることができる。ただし、ソース電極及びドレイン電極が積層である場合には、少なくともゲート絶縁層と接する側が該金属膜であれば良い。ゲート絶縁層112には、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、酸化ハフニウム、酸化ガリウム、酸化ランタンまたはこれらの混合材料を用いることができ、プラズマCVD法、またはスパッタ法等により形成することができる。また、ゲート絶縁層112は単層に限らず、上記複数の材料の積層であっても良い。なお、ゲート絶縁層112には、酸化物半導体層と同種の成分を含む絶縁材料を用いることが好ましい。この様な材料は、酸化物半導体層との界面の状態を良好に保つことができる。ここで、酸化物半導体層と同種の成分とは、酸化物半導体層の構成元素から選択される一つまたは複数の元素を意味する。例えば、酸化物半導体層がIn-Ga-Zn系の酸化物半導体材料によって構成される場合、同種の成分を含む絶縁材料としては酸化ガリウムなどがある。ゲート電極層114には、モリブデン、チタン、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウムなどの金属材料、これらの窒化物、またはこれらを主成分とする合金材料を用いることができる。また、ゲート電極層114は、単層構造としてもよいし、上記材料の積層構造としてもよい。なお、図示はしないが、トランジスタ151上には、絶縁層が設けられていてもよい。この絶縁層には、絶縁層102と同様の材料を用いることができる。また、ソース電極層108aやドレイン電極層108bと配線とを電気的に接続させるために、ゲート絶縁層112などには開口が形成されていてもよい。また、酸化物半導体層106の下方に、更に第2のゲート電極を有していてもよい。なお、酸化物半導体層106は島状に加工されていることが好ましいが、島状に加工されていなくてもよい。次に、図1に示すトランジスタ151の作製工程の例について説明する。まず、絶縁表面を有する基板100上に下地膜となる絶縁層102を形成する図2A参照。絶縁層102は、基板100からの不純物元素の拡散を防止する機能があり、窒化シリコン膜、酸化シリコン膜、窒化酸化シリコン膜、酸化窒化シリコン膜、またはGaxAl2-xO3y0≦x≦2、0<y<1、xは0以上2以下の値、yは0より大きく、1より小さい値で示される酸化アルミニウム、酸化ガリウム、または酸化ガリウムアルミニウムから選ばれた膜で形成することができる。また、該下地膜は単層に限らず、上記の複数の膜の積層であっても良い。ここで、基板100には、少なくとも、後の熱処理に対して耐熱性を有しているものを用いることができる。例えば、バリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板、セラミック基板、石英基板、サファイア基板などを用いることができる。また、シリコンや炭化シリコンなどの単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウムなどの化合物半導体基板、SOI基板などを用いることもできる。また、基板100として、可撓性基板を用いてもよい。あるいは、剥離層が設けられた基板を用いてもよい。後者の場合、以下に開示する方法に従って酸化物半導体層を含むトランジスタを作製した後、可撓性基板に転置することもできる。次いで、絶縁層102上に、膜厚2nm以上200nm以下、好ましくは5nm以上30nm以下の酸化物半導体膜を形成する。該酸化物半導体膜に用いる酸化物半導体としては、前述した通り、化学式InMO3ZnOmm>0、且つ、mは整数でないで表記される膜を用いることができ、ここでは、In-Ga-Zn-O膜をスパッタ法により成膜する。上記スパッタ法に用いる成膜用ターゲットには、例えば、組成比として、In2O3:Ga2O3:ZnO=1:1:1[mol数比]の金属酸化物を用いる。また、In2O3:Ga2O3:ZnO=1:1:2[mol数比]の金属酸化物を用いてもよい。また、酸化物半導体としてIn-Zn-O系の材料を用いる場合、用いるターゲットの組成比は、原子数比で、In:Zn=50:1~1:2mol数比に換算するとIn2O3:ZnO=25:1~1:4、好ましくはIn:Zn=20:1~1:1mol数比に換算するとIn2O3:ZnO=10:1~1:2、さらに好ましくはIn:Zn=1.5:1~15:1mol数比に換算するとIn2O3:ZnO=3:4~15:2とする。例えば、In-Zn-O系酸化物半導体の形成に用いるターゲットは、原子数比がIn:Zn:O=X:Y:Zのとき、Z>1.5XYとする。また、酸化物半導体としてIn-Sn-Zn-O系の材料を用いる場合、用いるターゲットの組成比は、原子数比で、In:Sn:Zn=2:1:3とすることが好ましい。また、成膜用ターゲットの充填率は90以上100以下、好ましくは95以上100以下である。充填率の高い成膜用ターゲットを用いることにより、成膜した酸化物半導体膜は緻密な膜とすることができる。また、スパッタガスとしては、希ガス代表的にはアルゴン、酸素、または希ガスと酸素の混合ガスを用いることができる。なお、該スパッタガスには、水素、水、水酸基または水素化物などの不純物が除去された高純度ガスを用いることが好ましい。酸化物半導体膜の成膜は、基板を加熱しながら成膜することが好ましい。減圧状態に保持された成膜室内に基板を保持し、基板温度を100°C以上600°C以下好ましくは200°C以上400°C以下として成膜することで、酸化物半導体膜に含まれる不純物濃度を低減することができる。また、成膜室内の残留水分を除去するためには、吸着型の真空ポンプ、例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ましい。また、排気手段としては、ターボ分子ポンプにコールドトラップを加えたものであってもよい。クライオポンプを用いて排気した成膜室は、例えば、水素原子、水など水素原子を含む化合物、及び炭素原子を含む化合物等が排気されるため、該成膜室で成膜する酸化物半導体膜に含まれる不純物の濃度を低減することができる。成膜条件の一例としては、基板とターゲットの間との距離を100mm、圧力0.6Pa、直流DC電源0.5kW、酸素酸素流量比率100雰囲気下の条件が挙げられる。なお、パルス直流電源を用いると、成膜時に発生する粉状物質パーティクル、ごみともいうを軽減でき、膜厚分布も均一にすることができる。次いで、酸化物半導体膜を第1のフォトリソグラフィ工程及びエッチング工程により、島状の酸化物半導体層106に加工する図2B参照。なお、フォトリソグラフィ工程に用いるレジストマスクは、インクジェット法で形成してもよい。インクジェット法では、フォトマスクを使用しないため、製造コストを低減することができる。ここで、酸化物半導体膜のエッチングは、ドライエッチング、またはウェットエッチングのどちらを用いても良い。また、両方を用いてもよい。例えば、酸化物半導体膜のウェットエッチングに用いるエッチング液としては、燐酸、酢酸、及び硝酸を混ぜた溶液などを用いることができる。また、ITO-07N関東化学社製を用いてもよい。次いで、第1の熱処理による酸化物半導体層106の脱水化または脱水素化を行う。本明細書において、脱水化または脱水素化とは、水や水素分子を脱離させていることのみを示すものではなく、水素原子や水酸基などを脱離することも含まれる。この熱処理によって過剰な水素水や水酸基を含むを除去し、酸化物半導体層106のエネルギーギャップ中の不純物準位を低減することができる。熱処理の温度は、250°C以上650°C以下、好ましくは350°C以上500°C以下、より好ましくは390°C以上460°C以下とする。なお、熱処理時間は、上記好適な温度範囲であれば1時間程度行えば良い。また、該熱処理は、不活性ガス窒素、ヘリウム、ネオン、またはアルゴン等雰囲気下において、500°C以上750°C以下若しくはガラス基板の歪点以下の温度で1分間以上10分間以下、好ましくは650°C、3分間以上6分間以下のRTARapidThermalAnnealing処理で行っても良い。これらの熱処理方法は、実施者が適宜決定すれば良い。なお、この酸化物半導体層106の脱水化または脱水素化を行うための加熱処理は、このタイミングに限らず、フォトリソグラフィ工程や成膜工程の前後などで複数回行っても良い。また、そのときには酸素を含む雰囲気で熱処理を行っても良い。また、酸化物半導体の熱処理は、島状の酸化物半導体層に加工する前の酸化物半導体膜に対して行うこともできる。その場合には、熱処理後にフォトリソグラフィ工程を行う。また、熱処理は、酸化物半導体の成膜後であれば、島状の酸化物半導体層上にソース電極層及びドレイン電極層を積層させた後で行っても良い。次いで、絶縁層102、及び酸化物半導体層106上に、バッファ層及び金属層を形成する。バッファ層及び金属層には、前述した材料を用いることができ、ここではバッファ層としてインジウム錫酸化物、金属層としてタングステンの単層をそれぞれスパッタ法で形成する。次いで、第2のフォトリソグラフィ工程により金属層上にレジストマスクを形成し、選択的にエッチングを行ってソース領域を構成するバッファ層107a及びソース電極層108aと、ドレイン領域を構成するバッファ層107b及びドレイン電極層108bを形成し、レジストマスクを除去する図2C参照。なお、ソース領域及びドレイン領域を形成する際に、酸化物半導体層106が極力エッチングされない様にすることが好ましい。しかしながら、金属層及びバッファ層のみをエッチングする条件を得ることは難しく、金属層及びバッファ層のエッチングの際に酸化物半導体層106の一部がエッチングされ、溝部凹部を有する形状となることもある。また、バッファ層107a、107b上において、段差を有する様にソース電極層108a、ドレイン電極層108bが形成されていても良い。次いで、ソース領域、ドレイン領域、及び酸化物半導体層106上にゲート絶縁層112を形成する図2D参照。ここでは、ゲート絶縁層112として、酸化シリコンをスパッタ法で形成する。なお、ゲート絶縁層112の形成は、緻密で絶縁耐圧の高い高品質な絶縁層を形成できるマイクロ波例えば周波数2.45GHzを用いた高密度プラズマCVDで形成しても良い。酸化物半導体層と高品質ゲート絶縁層が密接することにより、界面準位を低減することができる。また、成膜後の熱処理によってゲート絶縁層の膜質や、酸化物半導体層との界面特性が改質される絶縁層であっても良い。いずれにしても、ゲート絶縁層112は、膜質が良好であることは勿論のこと、酸化物半導体層との界面準位密度を低減し、良好な界面を形成できるものが好ましい。ゲート絶縁層112の形成後には、第2の熱処理を行うことが好ましい。第2の熱処理の温度は、250°C以上700°C以下、好ましくは350°C以上600°C以下または基板の歪み点未満とする。第2の熱処理は、酸化性ガス雰囲気下または不活性ガス雰囲気下で行えばよいが、雰囲気中に水、水素などが含まれないことが好ましい。また、熱処理装置に導入するガスの純度を、6N99.9999以上好ましくは7N99.99999以上即ち不純物濃度を1ppm以下、好ましくは0.1ppm以下とすることが好ましい。第2の熱処理においては、酸化物半導体層106と酸素を含むゲート絶縁層112が接した状態で加熱される。従って、酸化物半導体を構成する主成分材料の一つである酸素をゲート絶縁層112より酸化物半導体層106へ供給することができる。これによって、酸化物半導体層106の酸素欠損及び酸化物半導体層106とゲート絶縁層112との界面準位を低減することができる。また、同時にゲート絶縁層112中の欠陥も低減することができる。なお、第2の熱処理のタイミングは、ゲート絶縁層112の形成後であれば特に限定されない。例えば、ゲート電極層114の形成後に第2の熱処理を行ってもよい。次に、導電膜を形成した後、第3のフォトリソグラフィ工程及びエッチング工程によりゲート電極層114を形成する図2E参照。ここでは、該導電膜としてタングステン及び窒化タンタルの積層をスパッタ法で形成する。なお、図示はしないが、ゲート絶縁層112及びゲート電極層114上に絶縁層を形成しても良い。該絶縁層には酸化シリコン膜、酸化窒化シリコン膜、酸化窒化アルミニウム膜、GaxAl2-xO3y0≦x≦2、0<y<1、xは0以上2以下の値、yは0より大きく、1より小さい値で示される酸化アルミニウム、酸化ガリウム、または酸化ガリウムアルミニウムなどの無機絶縁膜を用いることができる。また、更に該絶縁層上に信頼性を向上させるための保護絶縁層を形成しても良い。保護絶縁層には、窒化シリコン膜、窒化アルミニウム膜、窒化酸化シリコン膜、窒化酸化アルミニウム膜などの無機絶縁膜を用いることができる。また、上記絶縁層または保護絶縁層上にトランジスタ起因の表面凹凸を低減するために平坦化絶縁膜を形成してもよい。平坦化絶縁膜としては、ポリイミド、アクリル、ベンゾシクロブテン、等の有機材料を用いることができる。また上記有機材料の他に、低誘電率材料low-k材料等を用いることができる。なお、これらの材料で形成される絶縁膜を複数積層させることで、平坦化絶縁膜を形成してもよい。以上の工程でトランジスタ151が形成される。以上により電気特性が良好な半導体装置を提供することができる。本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。実施の形態2実施の形態1で例示したトランジスタを用いて表示機能を有する半導体装置表示装置ともいうを作製することができる。また、トランジスタを含む駆動回路の一部または全体を、画素部と同じ基板上に一体形成し、システムオンパネルを形成することができる。図3Aにおいて、第1の基板201上に設けられた画素部202を囲むようにして、シール材205が設けられ、第2の基板206によって封止されている。図3Aにおいては、第1の基板201上のシール材205によって囲まれている領域とは異なる領域に、単結晶半導体または多結晶半導体で形成された走査線駆動回路204、信号線駆動回路203が実装されている。また、信号線駆動回路203と、走査線駆動回路204または画素部202に与えられる各種信号及び電位は、FPCFlexibleprintedcircuit218a、218bを介して供給されている。図3B及び図3Cにおいて、第1の基板201上に設けられた画素部202と、走査線駆動回路204とを囲むようにして、シール材205が設けられている。また画素部202と、走査線駆動回路204の上に第2の基板206が設けられている。よって画素部202と、走査線駆動回路204とは、第1の基板201とシール材205と第2の基板206とによって、表示素子と共に封止されている。図3B及び図3Cにおいては、第1の基板201上のシール材205によって囲まれている領域とは異なる領域に、単結晶半導体または多結晶半導体で形成された信号線駆動回路203が実装されている。図3B及び図3Cにおいては、別途形成された信号線駆動回路203、及び走査線駆動回路204または画素部202に与えられる各種信号及び電位は、FPC218aを介して供給されている。また、図3B及び図3Cにおいては、信号線駆動回路203を別途形成し、第1の基板201に実装している例を示しているが、この構成に限定されない。走査線駆動回路を別途形成して実装してもよいし、信号線駆動回路の一部または走査線駆動回路の一部のみを別途形成して実装してもよい。なお、別途形成した駆動回路の接続方法は、特に限定されるものではなく、COGChipOnGlass法、ワイヤボンディング法、或いはTABTapeAutomatedBonding法などを用いることができる。図3Aは、COG法により信号線駆動回路203、走査線駆動回路204を実装する例であり、図3Bは、COG方法により信号線駆動回路203を実装する例であり、図3Cは、TAB法により信号線駆動回路203を実装する例である。なお、本明細書中における表示装置とは、画像表示デバイス、表示デバイス、もしくは光源照明装置含むを指す。また、FPCやTABテープが取り付けられたモジュール、TABテープの先にプリント配線板が設けられたモジュール、または表示素子にCOG方式によりIC集積回路が直接実装されたモジュールも全て表示装置に含むものとする。また、第1の基板上に設けられた画素部及び走査線駆動回路は、トランジスタを複数有しており、実施の形態1で一例を示したトランジスタを用いることができる。表示装置に設けられる表示素子としては液晶素子液晶表示素子ともいう、発光素子発光表示素子ともいう、を用いることができる。発光素子は、電流または電圧によって輝度が制御される素子をその範疇に含んでおり、具体的には無機ELElectroLuminescence素子、有機EL素子などを含む。また、電子インクなど、電気的作用によりコントラストが変化する表示媒体も適用することができる。表示装置の一形態について、図4乃至図6を用いて説明する。図4乃至図6は、図3BのM-Nにおける断面図に相当する。図4乃至図6で示すように、半導体装置は、接続端子電極215及び端子電極216を有しており、接続端子電極215及び端子電極216はFPC218が有する端子と異方性導電層219を介して、電気的に接続されている。接続端子電極215は、第1の電極層230と同じ導電層で形成され、端子電極216は、トランジスタ210、及びトランジスタ211のソース電極及びドレイン電極と同じ導電層で形成されている。また、第1の基板201上に設けられた画素部202と走査線駆動回路204は、トランジスタを複数有しており、図4乃至図6では、画素部202に含まれるトランジスタ210と走査線駆動回路204に含まれるトランジスタ211を例示している。本実施の形態では、トランジスタ210、211として、実施の形態1で示したトランジスタを適用することができる。トランジスタ210、211は、電気特性が優れており、表示能力の高い表示装置を構成することができる。画素部202に設けられたトランジスタ210は表示素子と電気的に接続し、表示パネルを構成する。表示素子は表示を行うことができれば特に限定されず、様々な表示素子を用いることができる。図4に表示素子として液晶素子を用いた液晶表示装置の例を示す。図4において、表示素子である液晶素子213は、第1の電極層230、第2の電極層231、及び液晶層208を含む。なお、液晶層208を挟持するように配向層として機能する絶縁層232、233が設けられている。第2の電極層231は第2の基板206側に設けられ、第1の電極層230と第2の電極層231とは液晶層208を介して積層する構成となっている。また、カラー表示をするためのカラーフィルタ237を対向基板側に設けた構成を図示しているが、トランジスタを形成する基板側に設けても良い。カラー表示を行わない場合は、カラーフィルタ237は不要である。トランジスタ210、211の下層には、バックライト等から該トランジスタのチャネル形成領域に照射される光を遮蔽する遮光層238a、238bが設けられている。該遮光層に用いることのできる材料は問われず、遮光性の高い材料であれば良い。例えば、金属層を用いた場合には、遮光層としてだけでなく、第2のゲート電極としても作用させることができる。また、対向基板側において、トランジスタ210、211の上部に位置する領域にも遮光層236が設けられており、該トランジスタに光が照射されることを防いでいる。遮光層236は、表示領域においてブラックマトリクスとしても作用し、表示品質を向上させることができる。上述の様に、トランジスタ210、211に照射される光を遮ることにより、酸化物半導体を用いたトランジスタで問題となっている光劣化現象を抑制することができ、長期間しきい値電圧の劣化を抑えることができる。また、スペーサ235は、絶縁層を選択的にエッチングすることで得られる柱状のスペーサであり、液晶層208の層厚セルギャップを制御するために設けられている。なお球状のスペーサを用いていてもよい。表示素子として、液晶素子を用いる場合、サーモトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶、強誘電性液晶、反強誘電性液晶などを用いることができる。これらの液晶材料は、条件により、コレステリック相、スメクチック相、キュービック相、カイラルネマチック相、等方相などを示す。また、配向層を不要とすることができるブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善するために5重量以上のカイラル剤、及び紫外線硬化樹脂などを混合させた液晶組成物に紫外線照射した液晶層とする。この液晶層は広い温度範囲のブルー相を示し、その応答速度は、1msec以下と短い。また、光学的等方性であるため配向処理が不要であり、視野角依存性が小さい。また配向層を設けなくてもよいのでラビング処理も不要となるため、ラビング処理によって引き起こされる静電破壊を防止することができ、作製工程中の液晶表示装置の不良や破損を軽減することができる。よって液晶表示装置の生産性を向上させることが可能となる。なお、ブルー相を用いる場合は、図4の構成に限らず、第2の電極層231が第1の電極層230と同じ基板側に形成された構造の、所謂横電界モードの構成を用いても良い。また、液晶材料の固有抵抗率は、1×109Ωcm以上、好ましくは1×1011Ωcm以上、更に好ましくは1×1012Ωcm以上である。なお、本明細書における固有抵抗率の値は、20°Cで測定した値とする。液晶表示装置に設けられる保持容量の大きさは、画素部に配置されるトランジスタのリーク電流などを考慮して、所定の期間、電荷を保持できるように設定される。高純度の酸化物半導体層を有するトランジスタを用いることにより、各画素における液晶容量に対して1/3以下、好ましくは1/5以下の容量の大きさを有する保持容量を設ければ充分である。本実施の形態で用いる高純度化された酸化物半導体層を用いたトランジスタは、オフ状態における電流値オフ電流値を低くすることができる。よって、画像信号などの電気信号の保持時間を長くすることができ、電源オン状態では書き込み間隔も長く設定できる。よって、リフレッシュ動作の頻度を少なくすることができるため、消費電力を抑制する効果を奏する。また、本実施の形態で用いる高純度化された酸化物半導体層を用いたトランジスタは、比較的高い電界効果移動度が得られるため、高速駆動が可能である。よって、液晶表示装置の画素部に上記トランジスタを用いることで、高画質な画像を提供することができる。また、上記トランジスタを用いて、同一基板上に駆動回路部を作製することができるため、液晶表示装置の部品点数を削減することができる。液晶表示装置には、TNTwistedNematicモード、IPSIn-Plane-Switchingモード、FFSFringeFieldSwitchingモード、ASMAxiallySymmetricalignedMicro-cellモード、OCBOpticalCompensatedBirefringenceモード、FLCFerroelectricLiquidCrystalモード、AFLCAntiferroelectricLiquidCrystalモードなどを用いることができる。また、ノーマリーブラック型の液晶表示装置、例えば垂直配向VAモードを採用した透過型の液晶表示装置としてもよい。ここで、垂直配向モードとは、液晶表示パネルの液晶分子の配列を制御する方式の一種であり、電圧が印加されていないときにパネル面に対して液晶分子が垂直方向を向く方式である。垂直配向モードとしては、いくつか挙げられるが、例えば、MVAMulti-DomainVerticalAlignmentモード、PVAPatternedVerticalAlignmentモード、ASVモードなどを用いることができる。また、画素ピクセルをいくつかの領域サブピクセルに分け、それぞれ別の方向に分子を倒すよう工夫されているマルチドメイン化あるいはマルチドメイン設計といわれる方法を用いることができる。また、表示装置において、ブラックマトリクス遮光層、偏光部材、位相差部材、反射防止部材などの光学部材光学基板などは適宜設ける。例えば、偏光基板及び位相差基板による円偏光を用いてもよい。また、光源としてバックライト、サイドライトなどを用いてもよい。また、バックライトとして複数の発光ダイオードLEDを用いて、時間分割表示方式フィールドシーケンシャル駆動方式を行うことも可能である。フィールドシーケンシャル駆動方式を適用することで、カラーフィルタを用いることなく、カラー表示を行うことができる。また、画素部における表示方式には、プログレッシブ方式やインターレース方式などを用いることができる。また、カラー表示する際に画素で制御する色要素としては、RGBRは赤、Gは緑、Bは青を表すの三色に限定されない。例えば、RGBWWは白を表す、またはRGBに、イエロー、シアン、マゼンタなどを一色以上追加したものがある。なお、色要素のドット毎にその表示領域の大きさが異なっていてもよい。ただし、本発明はカラー表示の表示装置に限定されるものではなく、モノクロ表示の表示装置に適用することもできる。また、表示装置に含まれる表示素子として、エレクトロルミネッセンスを利用する発光素子を適用することができる。エレクトロルミネッセンスを利用する発光素子は、発光材料が有機化合物であるか、無機化合物であるかによって区別され、一般的に、前者は有機EL素子、後者は無機EL素子と呼ばれている。有機EL素子は、発光素子に電圧を印加することにより、一対の電極から電子及び正孔がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、これらキャリア電子及び正孔が再結合することにより、発光性の有機化合物が励起状態を形成し、その励起状態が基底状態に戻る際に発光する。この様なメカニズムを有する発光素子は、電流励起型の発光素子と呼ばれる。無機EL素子は、その素子構成により、分散型無機EL素子と薄膜型無機EL素子とに分類される。分散型無機EL素子は、発光材料の粒子をバインダ中に分散させた発光層を有するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー-アクセプター再結合型発光である。薄膜型無機EL素子は、発光層を誘電体層で挟み込み、さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を利用する局在型発光である。なお、ここでは、発光素子として有機EL素子を用いて説明する。発光素子は発光を取り出すために少なくとも一対の電極の一方が透明であればよい。そして、基板上にトランジスタ及び発光素子を形成し、基板とは逆側の面から発光を取り出す上面射出や、基板側の面から発光を取り出す下面射出や、基板側及び基板とは反対側の面から発光を取り出す両面射出構造の発光素子があり、どの射出構造の発光素子も適用することができる。図5に表示素子として発光素子を用いた発光装置の例を示す。表示素子である発光素子243は、画素部202に設けられたトランジスタ210と電気的に接続している。なお発光素子243の構成は、第1の電極層230、電界発光層241、第2の電極層231の積層構造であるが、示した構成に限定されない。発光素子243から取り出す光の方向などに合わせて、発光素子243の構成は適宜変えることができる。隔壁240は、有機絶縁材料、または無機絶縁材料を用いて形成する。特に感光性の樹脂材料を用い、第1の電極層230上に開口部を形成し、その開口部の側壁が連続した曲率を持って形成される傾斜面となるように形成することが好ましい。電界発光層241は、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでもよい。発光素子243に酸素、水素、水分、二酸化炭素などが侵入しないように、第2の電極層231及び隔壁240上に保護層を形成してもよい。保護層としては、窒化シリコン層、窒化酸化シリコン層、DLC層などを形成することができる。また、第1の基板201、第2の基板206、及びシール材205によって封止された空間には充填材244が設けられ密封されている。このように外気に曝されないように気密性が高く、脱ガスの少ない保護フィルム貼り合わせフィルム、紫外線硬化樹脂フィルムなどやカバー材でパッケージング封入することが好ましい。充填材244としては窒素やアルゴンなどの不活性ガスの他に、紫外線硬化樹脂または熱硬化樹脂を用いることができ、PVCポリビニルクロライド、アクリル樹脂、ポリイミド樹脂、エポキシ樹脂、シリコーン樹脂、PVBポリビニルブチラルまたはEVAエチレンビニルアセテートを用いることができる。また、必要であれば、発光素子の射出面に偏光板、または円偏光板楕円偏光板を含む、位相差板λ/4板、λ/2板、カラーフィルタなどの光学フィルムを適宜設けてもよい。また、偏光板または円偏光板に反射防止層を設けてもよい。例えば、表面の凹凸により反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。また、表示装置として、電子インクを駆動させる電子ペーパーを提供することも可能である。電子ペーパーは、電気泳動表示装置電気泳動ディスプレイとも呼ばれており、紙と同じ読みやすさ、他の表示装置に比べ低消費電力、薄くて軽い形状とすることが可能という利点を有している。電気泳動表示装置は、様々な形態があるが、プラスの電荷を有する第1の粒子と、マイナスの電荷を有する第2の粒子とを含むマイクロカプセルが溶媒または溶質に複数分散されたものであり、マイクロカプセルに電界を印加することによって、マイクロカプセル中の粒子を互いに反対方向に移動させて一方側に集合した粒子の色のみを表示するものである。なお、第1の粒子または第2の粒子は染料を含み、電界がない場合において移動しないものである。また、第1の粒子の色と第2の粒子の色は異なるもの無色を含むとする。この様に、電気泳動表示装置は、誘電定数の高い物質が高い電界領域に移動する、いわゆる誘電泳動的効果を利用したディスプレイである。上記マイクロカプセルを溶媒中に分散させたものが電子インクと呼ばれるものであり、この電子インクはガラス、プラスチック、布、紙などの表面に印刷することができる。また、カラーフィルタや色素を有する粒子を用いることによってカラー表示も可能である。なお、マイクロカプセル中の第1の粒子及び第2の粒子は、導電体材料、絶縁体材料、半導体材料、磁性材料、液晶材料、強誘電性材料、エレクトロルミネセント材料、エレクトロクロミック材料、磁気泳動材料から選ばれた一種の材料またはこれらの複合材料を用いればよい。また、電子ペーパーとして、ツイストボール表示方式を用いる表示装置も適用することができる。ツイストボール表示方式とは、白と黒に塗り分けられた球形粒子を表示素子に用いる電極層である第1の電極層及び第2の電極層の間に配置し、第1の電極層及び第2の電極層に電位差を生じさせて球形粒子の向きを制御することにより、表示を行う方法である。図6に、半導体装置の一形態としてアクティブマトリクス型の電子ペーパーを示す。図6の電子ペーパーは、ツイストボール表示方式を用いた表示装置の例である。トランジスタ210と接続する第1の電極層230と、第2の基板206に設けられた第2の電極層231との間には、黒色領域255a及び白色領域255bを有し、周りに液体で満たされているキャビティ252を含む球形粒子253が設けられており、球形粒子253の周囲は樹脂などの充填材254で充填されている。第2の電極層231が共通電極対向電極に相当する。第2の電極層231は、共通電位線と電気的に接続される。なお、図4乃至図6において、第1の基板201、第2の基板206としては、ガラス基板の他、可撓性を有する基板も用いることができ、例えば透光性を有するプラスチック基板などを用いることができる。プラスチックとしては、FRPFiberglass-ReinforcedPlastics板、PVFポリビニルフルオライドフィルム、ポリエステルフィルムまたはアクリル樹脂フィルムを用いることができる。また、アルミニウムホイルをPVFフィルムやポリエステルフィルムで挟んだ構造のシートを用いることもできる。絶縁層221は、無機絶縁材料または有機絶縁材料を用いて形成することができる。なお、アクリル樹脂、ポリイミド、ベンゾシクロブテン樹脂、ポリアミド、エポキシ樹脂などの、耐熱性を有する有機絶縁材料を用いると、平坦化絶縁層として好適である。また上記有機絶縁材料の他に、低誘電率材料low-k材料、シロキサン系樹脂、PSGPhosphorusSilicateGlass、BPSGBoronPhosphorusSilicateGlassなどを用いることもできる。なお、これらの材料で形成される絶縁層を複数積層させることで、絶縁層221を形成してもよい。絶縁層221の形成法は、特に限定されず、その材料に応じて、スパッタ法、スピンコート法、ディッピング法、スプレー塗布法、液滴吐出法インクジェット法、スクリーン印刷法、オフセット印刷法など、ロールコーティング法、カーテンコーティング法、ナイフコーティング法などを用いることができる。表示素子に電圧を印加する第1の電極層230及び第2の電極層231画素電極層、共通電極層、対向電極層などともいうにおいては、取り出す光の方向、電極層が設けられる場所、及び電極層のパターン構造によって透光性、反射性を選択すればよい。第1の電極層230及び第2の電極層231の両方、またはどちらか一方には、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物以下、ITOと示す。、インジウム亜鉛酸化物、ケイ素を添加したインジウム錫酸化物などの透光性を有する導電性材料を用いることができる。また、第1の電極層230、第2の電極層231のどちらか一方は、タングステンW、モリブデンMo、ジルコニウムZr、ハフニウムHf、バナジウムV、ニオブNb、タンタルTa、クロムCr、コバルトCo、ニッケルNi、チタンTi、白金Pt、アルミニウムAl、銅Cu、銀Agなどの金属、またはその合金、もしくはその窒化物から一つ、または複数種を用いて形成することができる。また、第1の電極層230、第2の電極層231のどちらか一方は、導電性高分子導電性ポリマーともいうを含む導電性組成物を用いて形成することができる。導電性高分子としては、いわゆるπ電子共役系導電性高分子を用いることができる。例えば、ポリアニリンまたはその誘導体、ポリピロールまたはその誘導体、ポリチオフェンまたはその誘導体、またはアニリン、ピロール及びチオフェンの2種以上からなる共重合体もしくはその誘導体などが挙げられる。また、トランジスタは静電気などにより破壊されやすいため、駆動回路保護用の保護回路を設けることが好ましい。保護回路は、非線形素子を用いて構成することが好ましい。以上の様に実施の形態1で例示したトランジスタを用いることで表示性能の良い表示装置を提供することができる。なお、実施の形態1で例示したトランジスタは上述の表示機能を有する半導体装置のみでなく、電源回路に搭載されるパワーデバイス、LSIやメモリなどの半導体集積回路、対象物の情報を読み取るイメージセンサ機能を有する半導体装置など様々な機能を有する半導体装置に適用することが可能である。本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。実施の形態3本発明の一態様である半導体装置は、さまざまな電子機器遊技機も含むに適用することができる。電子機器としては、例えば、テレビジョン装置テレビまたはテレビジョン受信機ともいう、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラなどのカメラ、デジタルフォトフレーム、携帯電話機携帯電話、携帯電話装置ともいう、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げられる。実施の形態1または2で説明した半導体装置を具備する電子機器の例について説明する。図7Aは、ノート型のパーソナルコンピュータであり、本体301、筐体302、表示部303、キーボード304などによって構成されている。図7Bは、携帯情報端末PDAであり、本体311には表示部313と、外部インターフェイス315と、操作ボタン314などが設けられている。また操作用の付属品としてスタイラス312がある。図7Cは、電子書籍の一例を示している。例えば、電子書籍320は、筐体321及び筐体322の2つの筐体で構成されている。筐体321及び筐体322は、軸部325により一体とされており、該軸部325を軸として開閉動作を行うことができる。この様な構成とすることで、紙の書籍の様に取り扱いをすることが可能となる。筐体321には表示部323が組み込まれ、筐体322には表示部324が組み込まれている。表示部323及び表示部324は、連続する画像を表示する構成としてもよいし、異なる画像を表示する構成としてもよい。異なる画像を表示する構成とすることで、例えば右側の表示部図7Cでは表示部323に文章を表示し、左側の表示部図7Cでは表示部324に写真や絵を表示することができる。また、図7Cでは、筐体321に操作部などを備えた例を示している。例えば、筐体321において、電源326、操作キー327、スピーカー328などを備えている。操作キー327により、頁を送ることができる。なお、筐体の表示部と同一面にキーボードやポインティングデバイスなどを備える構成としてもよい。また、筐体の裏面や側面に、外部接続用端子イヤホン端子、USB端子など、記録媒体挿入部などを備える構成としてもよい。さらに、電子書籍320は、電子辞書としての機能を持たせた構成としてもよい。また、電子書籍320は、無線で情報を送受信できる構成としてもよい。無線により、電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすることも可能である。図7Dは、携帯電話であり、筐体330及び筐体331の二つの筐体で構成されている。筐体331には、表示パネル332、スピーカー333、マイクロフォン334、ポインティングデバイス336、カメラ337、外部接続端子338などを備えている。また、筐体330には、携帯型情報端末の充電を行う太陽電池340、外部メモリスロット341などを備えている。また、アンテナは筐体331内部に内蔵されている。また、表示パネル332はタッチパネルを備えており、図7Dには映像表示されている複数の操作キー335を点線で示している。なお、太陽電池340で出力される電圧を各回路に必要な電圧に昇圧するための昇圧回路も実装している。表示パネル332は、使用形態に応じて表示の方向が適宜変化する。また、表示パネル332と同一面上にカメラ337を備えているため、テレビ電話が可能である。スピーカー333及びマイクロフォン334は音声通話に限らず、テレビ電話、録音、再生などが可能である。さらに、筐体330と筐体331は、スライドし、図7Dのように展開している状態から重なり合った状態とすることができ、携帯に適した小型化が可能である。外部接続端子338は充電ケーブルやUSBケーブルなどの各種ケーブルと接続可能であり、充電及びパーソナルコンピュータなどとのデータ通信が可能である。また、外部メモリスロット341に記録媒体を挿入し、より大量のデータ保存及び移動に対応できる。また、上記機能に加えて、赤外線通信機能、テレビ受信機能などを備えたものであってもよい。図7Eは、デジタルビデオカメラであり、本体351、表示部A357、接眼部353、操作スイッチ354、表示部B355、バッテリー356などによって構成されている。図7Fは、テレビジョン装置の一例を示している。テレビジョン装置360は、筐体361に表示部363が組み込まれている。表示部363により、映像を表示することが可能である。また、ここでは、スタンド365により筐体361を支持した構成を示している。テレビジョン装置360の操作は、筐体361が備える操作スイッチや、別体のリモコン操作機により行うことができる。また、リモコン操作機に、当該リモコン操作機から出力する情報を表示する表示部を設ける構成としてもよい。なお、テレビジョン装置360は、受信機やモデムなどを備えた構成とする。受信機により一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線による通信ネットワークに接続することにより、一方向送信者から受信者または双方向送信者と受信者間、あるいは受信者間同士などの情報通信を行うことも可能である。本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。本実施例では、実施の形態1において説明したn型のバッファ層を有するトランジスタを作製し、その電気特性及び信頼性について、従来構造のトランジスタと比較した結果を説明する。実施の形態1の作製方法に従い、図8Aの構成に相当するトランジスタを作製した。トランジスタの構成は、下地層である絶縁層102として300nmの酸化シリコン膜、酸化物半導体層106としてチャネル形成領域の膜厚が25nmであるIn-Ga-Zn-O膜、バッファ層107a、107bとして5nmのシリコンSiを含むインジウム錫酸化物以下、ITO膜またはインジウム亜鉛酸化物以下、IZO膜、ソース電極層108a及びドレイン電極層108bとして100nmのタングステン膜、ゲート絶縁層112として15nmの酸化窒化シリコン膜、ゲート電極層114としてゲート絶縁層112側から15nmの窒化タンタル膜、135nmのタングステン膜の積層とした。また、図8Aには示されていないが、ゲート電極層114及びゲート絶縁層112上に層間絶縁膜として、スパッタ法で形成した300nmの酸化シリコン膜を形成し、該層間絶縁膜に形成したコンタクトホールを通じてソース電極層108a、ドレイン電極層108b、及びゲート電極層114のそれぞれと接続される配線層として、50nmのチタン膜、100nmのアルミニウム膜、及び5nmのチタン膜を形成した。該配線層は、トランジスタ電気特性の取得時の取り出し電極として形成したものである。まず、作製したトランジスタL=0.4μm、0.5μm、0.6μm、0.7μm、0.8μm、0.9μm、2μm、3μm、5μm、10μm、W=10μmのオン抵抗のL長依存性のデータを元にTLMTransmissionLineModel法伝送線モデルにより半導体層とソース/ドレイン電極間の寄生抵抗を求めた。また、作製したトランジスタL/W=0.8μm/10μmのI-V特性ドレイン電圧=3V、ゲート電圧=-6V~6Vより電界効果移動度を求めた。それらの結果を表1に示す。ここで、電界効果移動度は上記ゲート電圧内での最大値を示す物であり、3種類のトランジスタバッファ層無し、Siを含むITOまたはIZOをバッファ層としたものをそれぞれ12個測定し、その中央値を示してある。表1の結果より、n型のバッファ層を有したトランジスタは、半導体層とソース/ドレイン電極間の寄生抵抗が約40低減し、n型のバッファ層を有する効果が示された。また、それに伴い、オン電流特性が向上し、電界効果移動度が9乃至10程度向上する効果も確認された。更に、上記と同様に作製したL/W=3μm/50μmのトランジスタに対して、マイナスゲートBT電圧-熱ストレス試験を行った。試験は、トランジスタのソースをGND、ドレインに0.1V、ゲートに3V2MV/cm、-3V-2MV/cm、9V6MV/cm、または-9V-6MV/cmを150°Cで、1時間印加する条件で行った。上記試験のうち、ゲートに3V、-3V、または9V印加したものはバッファ層の有無で違いが見られなかったが、-9V印加したものについては、図9に示すようにオン電流ゲート電圧=3V時の電流の劣化がバッファ層を有するトランジスタは小さくなっていることがわかる。図9A、B、Cから読み取ったオン電流の劣化率を表2に示す。ここで、初期のオン電流は、ゲート電圧=3Vの電流値と定義しているのに対し、マイナスゲートBTストレス後のオン電流は、ゲート電圧=3V-ΔVth初期とストレス後のしきい値電圧の差の電流値と定義している。この結果より、バッファ層が無いトランジスタに比べ、バッファ層を有するトランジスタはオン電流の劣化率を大幅に低減させる効果も有していることがわかる。また、バッファ層としては、IZOよりもSiを含むITOを用いた方がオン電流の劣化率をより抑えられることも判明した。上記のマイナスゲートBTストレス試験の結果オン電流の低下抑制について、その原因を調査するために科学計算を行った。科学計算に用いたモデルは、基本的に図8Aに示した構成である。実際のデバイス構造を考慮して、バッファ層無しのモデルは、チャネル形成領域の酸化物半導体層の膜減り量を5nmとし、バッファ層有りのモデルは、図13Aに示すトランジスタの断面TEM観察の結果に合わせて、エッジのテーパ角を30°とし、チャネル形成領域の酸化物半導体層の膜減り量を10nmとした。なお、図13Bは図13Aを説明するための模式図である。また、トランジスタのサイズはL/W=3/50μm、ゲート絶縁膜酸化窒化シリコンの膜厚は15nmとし、酸化物半導体のバンドギャップEgは3.15eV、電子親和力χは4.3eV、誘電率は15、電子移動度は10cm2/Vsと仮定した。また、チャネル形成領域となる酸化物半導体層は、均一なアモルファス、n型のバッファ層は、高濃度1×1020/cm3のドナーを含む酸化物半導体を仮定した。n型のバッファ層のバンドギャップ、電子親和力などはチャネル形成領域となる酸化物半導体層と同じ値を用い、抵抗率が3×10-3Ωcmとなるように電子移動度の値を決定した。ゲートメタルの仕事関数は4.9eVタングステンを想定、ソース/ドレインメタルの仕事関数は4.5eVモリブデンを想定とし、計算にはシノプシス社製デバイスシミュレータSentaurusDeviceを使用した。図10に、それぞれのトランジスタにマイナスゲートBTストレスゲート電圧=-9V、ドレイン電圧=0.1V、150°Cを印加した場合の電界強度分布図を示す。科学計算の結果、図中に矢印で示すように、酸化物半導体層の一部で電界集中が起こることが確認された。なお、図中のOSとは、酸化物半導体層、GIとはゲート絶縁層を意味する。次に、マイナスゲートBTストレスによって電子トラップが形成されると仮定し、電界集中が起こる位置酸化物半導体層とゲート絶縁層の界面に負電荷を固定した場合の計算結果を図11及び図12に示す。負電荷は、面密度1×1013cm-2の電荷とし、負電荷の有無においてI-V特性を計算し、マイナスゲートBTストレス試験でオン電流が劣化した現象が再現するか否かを確かめた。なお、負電荷は左右対称になるようにソース側の同位置にも挿入した。その結果、図11に示すように、ドレイン電圧=0.1Vにおいては、バッファ層無しのモデルにおいて、オン電流が大きく低下し、図9AのI-V特性を再現することができた。なお、図11のバッファ層有りのモデルにおいてもオン電流の低下は認められるが、その量は僅かであり、この点においても図9B、図9CのI-V特性が再現されていると言える。図11の電流密度分布図ゲート電圧=3V、ドレイン電圧=0.1Vにおいて、バッファ層無しのモデルでは、負電荷によってゲート絶縁層界面の電子が反発され、負電荷のまわりに空乏層が形成されていることがわかる。この空乏層が電流の通り道に存在するため、オン電流低下の要因となる。一方、バッファ層有りのモデルでは、近傍のn型のバッファ層から電子が供給されるため、負電荷が存在しても空乏層は非常に小さいものとなり、オン電流低下が抑えられると考察される。図12の電流密度分布図ゲート電圧=3V、ドレイン電圧=3Vにおいては、バッファ層が無いモデルでも、電流が負電荷による空乏層を迂回して流れる様子が確認された。ドレイン電圧が高い場合飽和領域の場合は、ドレイン電界に引っ張られてゲート絶縁層界面から離れた位置でも電流が流れるため、負電荷を迂回して電流が流れたと考察される。従って、ドレイン電圧が高い場合は、マイナスゲートBTストレスによるオン電流の低下が現われにくいと言える。以上により、図9に示されたマイナスゲートBTストレス後にオン電流が低下する現象は、科学計算の結果により説明することができた。本実例は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。