入力される画像データに対して、入力ライン同期信号及び入力フレーム有効信号に基づいて所定の画像処理を施す入力データ画像処理手段と、前記入力データ画像処理手段で処理された画像データを外部記憶手段に転送する際のタイミング調整を行うために該画像データを一時記憶するデータ記憶手段と、前記入力データ画像処理手段で処理された画像データを前記データ記憶手段を介して前記外部記憶手段に転送出力するデータ転送出力手段と、前記外部記憶手段の前記画像データを前記データ記憶手段を介して取り込むデータ取り込み手段と、前記データ取り込み手段の取り込んだ画像データに対して、出力ライン同期信号及び出力フレーム有効信号に基づいて所定の画像処理を施して出力する出力データ画像処理手段と、通常モードと検査モードの動作モードを指定するモード信号が入力され、該モード信号が通常モードであると、前記データ転送出力手段による前記画像データの出力先を前記外部記憶手段に設定し、該モード信号が検査モードであると、該データ転送出力手段による該画像データの出力先を前記データ記憶手段に設定する出力先切り替え手段と、前記モード信号が入力され、該モード信号が通常モードであると、前記データ取り込み手段による前記画像データの取り込み先を前記外部記憶手段に設定し、該モード信号が検査モードであると、該データ取り込み手段による該画像データの取り込み先を前記データ記憶手段に設定する入力先切り替え手段と、前記モード信号が入力され、該モード信号が検査モードであると、前記出力ライン同期信号に代えて前記入力ライン同期信号を前記出力データ画像処理手段に入力するとともに、前記出力フレーム有効信号に代えて前記入力フレーム有効信号を所定遅延量だけ遅延させた遅延入力フレーム有効信号を該出力データ画像処理手段に入力する信号切り替え手段と、を備えていることを特徴とする集積回路。前記集積回路は、複数チャネル分の前記入力データ画像処理手段、前記データ転送出力手段、前記データ取り込み手段及び前記出力データ画像処理手段と、各チャネルの前記データ転送出力手段からのデータ転送出力要求を調停する出力要求調停手段と、各チャネルの前記データ取り込み手段からのデータ取り込み要求を調停する取り込み要求調停手段と、を備え、前記データ記憶手段は、前記入力データ画像処理手段及び前記出力データ画像処理手段の前記チャネル数の倍のラインバッファと、前記モード信号が検査モードのときに、前記出力要求調停手段から入力されるデータ転送出力要求に基づいてチャネルを判定して、該当するチャネルの前記ラインバッファへ前記データ転送出力手段に画像データを書き込ませる書き込みアドレスデコード手段と、前記モード信号が検査モードのときに、前記取り込み要求調停手段から入力されるデータ取り込み要求に基づいてチャネルを判定して、該当するチャネルの前記ラインバッファから前記データ取り込み手段に画像データを取り込ませる取り込みアドレスデコード手段と、を備えていることを特徴とする請求項1記載の集積回路。前記集積回路は、前記遅延量が外部から適宜設定される遅延量設定手段を備えており、前記信号切り替え手段は、前記遅延量設定手段に設定された前記遅延量だけ前記入力フレーム有効信号を遅延させた前記遅延入力フレーム有効信号を前記出力フレーム有効信号に代えて前記出力データ画像処理手段に入力することを特徴とする請求項1または請求項2記載の集積回路。前記集積回路は、外部から設定される動作モードに応じた前記モード信号を出力するモード設定手段または外部から該モード信号が入力される信号入力手段を備えていることを特徴とする請求項1から請求項3のいずれかに記載の集積回路。入力ライン同期信号及び入力フレーム有効信号に基づいて原稿の画像を読み取って画像データを出力する画像読み取り手段と、出力ライン同期信号及び出力フレーム有効信号に基づいて、画像データに応じた画像を記録出力する画像出力手段と、画像データを記憶する外部記憶手段と、前記画像読み取り手段の出力する画像データに所定の画像処理を施して前記外部記憶手段に記憶させるとともに、該外部記憶手段の画像データを取り込んで所定の画像処理を施して前記画像出力手段に出力する集積回路と、を備え、前記集積回路は、前記画像読み取り手段から入力される前記入力ライン同期信号及び前記入力フレーム有効信号に基づいて、該画像読み取り手段から入力される画像データに対して所定の画像処理を施す入力データ画像処理手段と、前記入力データ画像処理手段で処理された画像データを前記外部記憶手段に転送する際にタイミング調整を行うために該画像データを一時記憶するデータ記憶手段と、前記入力データ画像処理手段で処理された画像データを前記データ記憶手段を介して前記外部記憶手段に転送出力するデータ転送出力手段と、前記外部記憶手段の前記画像データを前記データ記憶手段を介して取り込むデータ取り込み手段と、前記データ取り込み手段の取り込んだ画像データに対して、前記画像出力手段からから入力される前記出力ライン同期信号及び前記出力フレーム有効信号に基づいて所定の画像処理を施して該画像出力手段に出力する出力データ画像処理手段と、通常モードと検査モードの動作モードを指定するモード信号が入力され、該モード信号が通常モードであると、前記データ転送出力手段による前記画像データの出力先を前記外部記憶手段に設定し、該モード信号が検査モードであると、該データ転送出力手段による該画像データの出力先を前記データ記憶手段に設定する出力先切り替え手段と、前記モード信号が入力され、該モード信号が通常モードであると、前記データ取り込み手段による前記画像データの取り込み先を前記外部記憶手段に設定し、該モード信号が検査モードであると、該データ取り込み手段による該画像データの取り込み先を前記データ記憶手段に設定する入力先切り替え手段と、前記モード信号が入力され、該モード信号が検査モードであると、前記出力ライン同期信号に代えて前記入力ライン同期信号を前記出力データ画像処理手段に入力するとともに、前記出力フレーム有効信号に代えて前記入力フレーム有効信号を所定遅延量だけ遅延させた遅延入力フレーム有効信号を該出力データ画像処理手段に入力する信号切り替え手段と、を備えていることを特徴とする画像形成装置。入力される画像データに対して、入力ライン同期信号及び入力フレーム有効信号に基づいて所定の画像処理を施す入力データ画像処理ステップと、前記入力データ画像処理ステップで処理された画像データを外部記憶手段に転送する際のタイミング調整を行うために該画像データをデータ記憶手段に一時記憶するデータ記憶処理ステップと、前記入力データ画像処理ステップで処理された画像データを前記データ記憶手段を介して前記外部記憶手段に転送出力するデータ転送出力処理ステップと、前記外部記憶手段の前記画像データを前記データ記憶手段を介して取り込むデータ取り込み処理ステップと、前記データ取り込み処理ステップで取り込まれた画像データに対して、出力ライン同期信号及び出力フレーム有効信号に基づいて所定の画像処理を施して出力する出力データ画像処理ステップと、通常モードと検査モードの動作モードを指定するモード信号が通常モードであると、前記データ転送出力処理ステップでの前記画像データの出力先を前記外部記憶手段に設定し、該モード信号が検査モードであると、該データ転送出力処理ステップでの該画像データの出力先を前記データ記憶手段に設定する出力先切り替え処理ステップと、前記モード信号が通常モードであると、前記データ取り込み処理ステップによる前記画像データの取り込み先を前記外部記憶手段に設定し、該モード信号が検査モードであると、該データ取り込み処理ステップによる該画像データの取り込み先を前記データ記憶手段に設定する入力先切り替え処理ステップと、前記モード信号が検査モードであると、前記出力ライン同期信号に代えて前記入力ライン同期信号を前記出力データ画像処理ステップへ入力するとともに、前記出力フレーム有効信号に代えて前記入力フレーム有効信号を所定遅延量だけ遅延させた遅延入力フレーム有効信号を該出力データ画像処理ステップへ入力する信号切り替え処理ステップと、を有していることを特徴とする集積回路検査方法。しかしながら、上記従来技術にあっては、エンジンASICの評価、特に、エンジンASIC内の画像バスであるS2Mバス及びM2Pバスの評価においては、S2Mパスを用いたライトデータの転送先であるコントローラのメモリやM2Pパスを用いたリードデータの読み取り元であるメモリを使用するため、エンジンASICを搭載するエンジンボード単体で評価を行うことができず、評価用のコントローラボードを準備する必要があり、評価用のコントローラボードを用いることで、コストの高騰、評価用のスペースの増大及びコントローラボードを制御する手間等の評価工数が多く必要とするという問題があった。この場合、エンジンボード単体で評価を行うために、例えば、エンジンボード上またはエンジンASIC内部にページメモリを実装すると、回路規模が増大して、エンジンボードのコストが高くなる。また、S2MパスとM2Pパスは非同期で動作するため、単純にメモリを実装するだけでは、S2Mパスからのライト速度とM2Pパスからのリード速度に不整合がある場合には異常画像となり、適切な評価を行うことができない。そこで、本発明は、集積回路の評価、特に、画像バスの評価を工数を削減しつつ安価かつ適切に行うことを目的としている。本発明の集積回路は、上記目的を達成するために、入力される画像データに対して、入力ライン同期信号及び入力フレーム有効信号に基づいて所定の画像処理を施す入力データ画像処理手段と、前記入力データ画像処理手段で処理された画像データを外部記憶手段に転送する際のタイミング調整を行うために該画像データを一時記憶するデータ記憶手段と、前記入力データ画像処理手段で処理された画像データを前記データ記憶手段を介して前記外部記憶手段に転送出力するデータ転送出力手段と、前記外部記憶手段の前記画像データを前記データ記憶手段を介して取り込むデータ取り込み手段と、前記データ取り込み手段の取り込んだ画像データに対して、出力ライン同期信号及び出力フレーム有効信号に基づいて所定の画像処理を施して出力する出力データ画像処理手段と、通常モードと検査モードの動作モードを指定するモード信号が入力され、該モード信号が通常モードであると、前記データ転送出力手段による前記画像データの出力先を前記外部記憶手段に設定し、該モード信号が検査モードであると、該データ転送出力手段による該画像データの出力先を前記データ記憶手段に設定する出力先切り替え手段と、前記モード信号が入力され、該モード信号が通常モードであると、前記データ取り込み手段による前記画像データの取り込み先を前記外部記憶手段に設定し、該モード信号が検査モードであると、該データ取り込み手段による該画像データの取り込み先を前記データ記憶手段に設定する入力先切り替え手段と、前記モード信号が入力され、該モード信号が検査モードであると、前記出力ライン同期信号に代えて前記入力ライン同期信号を前記出力データ画像処理手段に入力するとともに、前記出力フレーム有効信号に代えて前記入力フレーム有効信号を所定遅延量だけ遅延させた遅延入力フレーム有効信号を該出力データ画像処理手段に入力する信号切り替え手段と、を備えていることを特徴としている。また、本発明の画像形成装置は、上記目的を達成するために、入力ライン同期信号及び入力フレーム有効信号に基づいて原稿の画像を読み取って画像データを出力する画像読み取り手段と、出力ライン同期信号及び出力フレーム有効信号に基づいて、画像データに応じた画像を記録出力する画像出力手段と、画像データを記憶する外部記憶手段と、前記画像読み取り手段の出力する画像データに所定の画像処理を施して前記外部記憶手段に記憶させるとともに、該外部記憶手段の画像データを取り込んで所定の画像処理を施して前記画像出力手段に出力する集積回路と、を備え、前記集積回路は、前記画像読み取り手段から入力される前記入力ライン同期信号及び前記入力フレーム有効信号に基づいて、該画像読み取り手段から入力される画像データに対して所定の画像処理を施す入力データ画像処理手段と、前記入力データ画像処理手段で処理された画像データを前記外部記憶手段に転送する際にタイミング調整を行うために該画像データを一時記憶するデータ記憶手段と、前記入力データ画像処理手段で処理された画像データを前記データ記憶手段を介して前記外部記憶手段に転送出力するデータ転送出力手段と、前記外部記憶手段の前記画像データを前記データ記憶手段を介して取り込むデータ取り込み手段と、前記データ取り込み手段の取り込んだ画像データに対して、前記画像出力手段からから入力される前記出力ライン同期信号及び前記出力フレーム有効信号に基づいて所定の画像処理を施して該画像出力手段に出力する出力データ画像処理手段と、通常モードと検査モードの動作モードを指定するモード信号が入力され、該モード信号が通常モードであると、前記データ転送出力手段による前記画像データの出力先を前記外部記憶手段に設定し、該モード信号が検査モードであると、該データ転送出力手段による該画像データの出力先を前記データ記憶手段に設定する出力先切り替え手段と、前記モード信号が入力され、該モード信号が通常モードであると、前記データ取り込み手段による前記画像データの取り込み先を前記外部記憶手段に設定し、該モード信号が検査モードであると、該データ取り込み手段による該画像データの取り込み先を前記データ記憶手段に設定する入力先切り替え手段と、前記モード信号が入力され、該モード信号が検査モードであると、前記出力ライン同期信号に代えて前記入力ライン同期信号を前記出力データ画像処理手段に入力するとともに、前記出力フレーム有効信号に代えて前記入力フレーム有効信号を所定遅延量だけ遅延させた遅延入力フレーム有効信号を該出力データ画像処理手段に入力する信号切り替え手段と、を備えていることを特徴としている。さらに、本発明の集積回路検査方法は、上記目的を達成するために、入力される画像データに対して、入力ライン同期信号及び入力フレーム有効信号に基づいて所定の画像処理を施す入力データ画像処理ステップと、前記入力データ画像処理ステップで処理された画像データを外部記憶手段に転送する際のタイミング調整を行うために該画像データをデータ記憶手段に一時記憶するデータ記憶処理ステップと、前記入力データ画像処理ステップで処理された画像データを前記データ記憶手段を介して前記外部記憶手段に転送出力するデータ転送出力処理ステップと、前記外部記憶手段の前記画像データを前記データ記憶手段を介して取り込むデータ取り込み処理ステップと、前記データ取り込み処理ステップで取り込まれた画像データに対して、出力ライン同期信号及び出力フレーム有効信号に基づいて所定の画像処理を施して出力する出力データ画像処理ステップと、通常モードと検査モードの動作モードを指定するモード信号が通常モードであると、前記データ転送出力処理ステップでの前記画像データの出力先を前記外部記憶手段に設定し、該モード信号が検査モードであると、該データ転送出力処理ステップでの該画像データの出力先を前記データ記憶手段に設定する出力先切り替え処理ステップと、前記モード信号が通常モードであると、前記データ取り込み処理ステップによる前記画像データの取り込み先を前記外部記憶手段に設定し、該モード信号が検査モードであると、該データ取り込み処理ステップによる該画像データの取り込み先を前記データ記憶手段に設定する入力先切り替え処理ステップと、前記モード信号が検査モードであると、前記出力ライン同期信号に代えて前記入力ライン同期信号を前記出力データ画像処理ステップへ入力するとともに、前記出力フレーム有効信号に代えて前記入力フレーム有効信号を所定遅延量だけ遅延させた遅延入力フレーム有効信号を該出力データ画像処理ステップへ入力する信号切り替え処理ステップと、を有していることを特徴としている。本発明によれば、エンジンASICの評価、特に、画像バスの評価を工数を削減しつつ、安価かつ適切に行うことができる。以下、本発明の好適な実施例を添付図面に基づいて詳細に説明する。なお、以下に述べる実施例は、本発明の好適な実施例であるので、技術的に好ましい種々の限定が付されているが、本発明の範囲は、以下の説明によって不当に限定されるものではなく、また、本実施の形態で説明される構成の全てが本発明の必須の構成要件ではない。図1~図6は、本発明の集積回路、画像形成装置及び集積回路検査方法の一実施例を示す図であり、図1は、本発明の集積回路、画像形成装置及び集積回路検査方法の一実施例を適用した画像形成装置1のブロック構成図である。図1において、画像形成装置1は、エンジンボード2とコントローラボード3及び図示しない操作表示部等を備えており、エンジンボード2とコントローラボード3は、PCIeバス4により接続されている。エンジンボード2は、エンジンASIC11及びエンジンCPU12等を搭載しており、エンジンASIC11には、スキャナ5及びプロッタ6が接続されている。スキャナ画像読み取り手段5は、CCDChargeCoupledDeviceまたはCMOSComplementaryMetalOxideSemiconductorを光電変換素子として用いて、図示しない原稿搬送機構部によって副走査方向に搬送される原稿を主走査方向に走査して、該原稿に照射した読み取り光の反射光を光電変換素子で光電変換することで、該原稿の画像をライン毎に読み取って、Aアナログ/Dデジタル変換した後、エンジンASIC11に出力する。プロッタ画像出力手段6は、例えば、電子写真式記録装置等であり、スキャナで読み取られた原稿の画像や図示しないネットワーク通信部で受信した受信画像等を用紙に記録出力するとともに、必要なレポートを用紙に記録出力する。コントローラボード3は、コントローラASIC21、ハードディスクHDD22、ノースブリッジNB23、コントローラCPU24及びメモリ外部記憶手段25等を搭載しており、コントローラASIC21とノースブリッジNB23とは、PCIeバスによって接続されている。ノースブリッジNB23は、コントローラCPU24、メモリ25及びコントローラASIC21等を接続するためのブリッジであり、メモリ25は、画像読み取り装置1のスキャナ5で読み取られた画像データを一時蓄積するメモリ等として用いられる。コントローラCPU24は、ハードディスクHDD22等に格納されているプログラムに基づいて画像読み取り装置1の各部を制御して画像読み取り装置1としての基本動作処理を制御する。ハードディスクHDD22は、プログラム及び画像データの蓄積に利用され、コントローラCPU24の制御下で、コントローラASIC21によってデータ等の書き込み及び読み出しが行われる。コントローラASIC21は、CPU23の制御下で、データの圧縮伸長等の各種画像処理を行う。エンジンASIC集積回路11は、図2に示すように、S2M画像処理モジュール31、M2P画像処理モジュール32、WDMACライトダイレクトメモリアクセスコントローラ:WriteDirectMemoryAccessController33a~33d、RDMACライトダイレクトメモリアクセスコントローラ:ReadDirectMemoryAccessController34a~34d、ライト用アービタ35、リード用アービタ36、エンドポイントEP37、バッファ制御部38、動作モード切り替え用レジスタ39、ライトデータセレクタWSEL40、リードデータセレクタRSEL41、プロッタLSYNCセレクタPLSSEL42、フレーム有効信号遅延量設定レジスタ43、PFGATE生成部44、プロッタFGATEセレクタPFGSEL45等を備えている。エンジンASIC11は、エンジンCPU12の設定する所定の書き込み間隔であるタイムアウト間隔で画像データをコントローラボード3のコントローラASIC21に転送するとともに、エンジンCPU12の設定するパラメータに基づいて、スキャナ11の出力する画像データに対して必要な画像処理を施す。また、エンジンASIC11は、コントローラボード3から取得した画像データに対してプロッタ6で画像形成するのに必要な画像処理を施してプロッタ6に転送する。S2M画像処理モジュール入力データ画像処理手段31には、スキャナ5からライン同期信号入力ライン同期信号slsyncn、フレーム有効信号入力フレーム有効信号sfgaten及び4チャネル4ch分の画像データが入力され、S2M画像処理モジュール31は、ライン同期信号slsyncn及びフレーム有効信号sfgatenに同期して、スキャナ5から入力される画像データの1ライン分及び1ページ分の画像処理を行う。M2P画像処理モジュール出力データ画像処理手段32には、プロッタ6からライン同期信号出力ライン同期信号plsyncnとフレーム有効信号出力フレーム有効信号pfgatenが入力されるとともに、RDMAC34a~34dから4chの画像データが転送され、M2P画像処理モジュール32は、ライン同期信号plsyncn及びフレーム有効信号pfgatenに同期して、RDMAC34a~34dから転送されてくる4chの画像データに対して1ライン単位及び1ページ分の画像処理を行う。WDMACデータ転送出力手段33a~33dは、S2M画像処理モジュール111から入力される画像データを、ライト用アービタ35、ライトデータセレクタWSEL40、エンドポイントEP37に送って、エンドポイントEP37からPCIe4を介して接続されるコントローラ3に転送して、コントローラ3のメモリ25またはバッファ制御部38に書き込ませる。ライト用アービタ取り込み要求調停手段35は、4ch分のWDMAC33a~33dから入力されるライトリクエストを調停する。RDMACデータ取り込み手段34a~34dは、リードデータセレクタRSEL41及びリード用アービタ36を介して、コントローラ3のメモリ25に保管されている画像データまたはバッファ制御部38に保管されている画像データをリードし、M2P画像処理モジュール32に出力する。リード用アービタ取り込み要求調停手段36は、4ch分のRDMAC34a~34dから入力されるリードリクエストを調停する。EP37は、PCIe規格に準じてエンジンASIC11とコントローラ3との間のデータ転送を制御し、このデータ転送時のフローを制御するために、ライト及びリードする画像データを一時的にPCIe転送用のバッファ制御部38に保存させる。動作モード切り替え用レジスタモード設定手段39は、エンジンCPU12によって、通常モードとテストモードの動作モードが設定され、設定された動作モードに応じてモード信号mode通常モード時に、mode=0、テストモード時に、mode=1をライトデータセレクタW_SEL40、リードデータセレクタR_SEL41、プロッタLSYNCセレクタPLSSEL42及びプロッタFGATEセレクタPFGSEL45に出力する。すなわち、エンジンASIC11は、通常に動作する通常モードと、エンジンASIC11の検査、特に、画像データの転送バスの検査を行うテストモードと、を有し、エンジンCPU12によってその動作モードが動作モード切り替え用レジスタ39に設定される。バッファ制御部データ記憶手段38は、通常モードmode=0時は、PCIe転送用バッファとして機能し、テストモードmode=1時は、テストモード時の画像データを保管して、S2Mパスのライト先またM2Pパスのリード先のメモリとして機能するが、詳細については、後で説明する。ライトデータセレクタWSEL出力先切り替え手段40は、動作モード切り替え用レジスタ39から入力されるモード信号modeに応じて、ライト用アービタ35を介してWDMAC33a~33dから送られてくるライト要求書き込み要求による画像データの転送先を、エンドポイントEP37とバッファ制御部38とに切り替える。すなわち、ライトデータセレクタWSEL40は、モード信号modeがmode=0で通常モードのときには、画像データの書き込み要求先である転送先をエンドポイントEP37とし、モード信号modeがmode=1でテストモードのときには、画像データの転送先をバッファ制御部38とする。リードデータセレクタRSEL入力先切り替え手段41は、動作モード切り替え用レジスタ39から入力されるモード信号modeに応じて、リードアービタ36からのリードリクエスト読み取り要求と画像データの行き先画像データの読み取り元を、エンドポイントEP37とバッファ制御部38とに切り替えて、リードリクエストに応じて返ってきた画像データをリード用アービタ36に出力する。すなわち、リードデータセレクタRSEL41は、モード信号modeがmode=0で通常モードのときには、リードアクセスをエンドポイントEP37に送ってエンドポイントEP37から返ってくる画像データをリード用アービタ36に出力し、モード信号modeがmode=1でテストモードのときには、リードアクセスをバッファ制御部38に送ってバッファ制御部38から返ってくる画像データをリード用アービタ36に出力する。プロッタLSYNCセレクタPLSSEL42は、モード信号modeに応じて、スキャナ5から入力されるライン同期信号slsyncnとプロッタ6から入力されるライン同期信号plsyncnを切り替えてM2P画像処理モジュール32に出力する。すなわち、プロッタLSYNCセレクタPLSSEL42は、モード信号modeがmode=0で通常モードのときには、プロッタ6からのライン同期信号plsyncnをM2P画像処理モジュール32に出力し、モード信号modeがmode=1でテストモードのときには、スキャナ5からのライン同期信号slsyncnをM2P画像処理モジュール32に出力する。フレーム有効信号遅延設定レジスタ遅延量設定手段43は、後述するPFGATE生成部44が生成する検査モード用フレーム同期信号pfgatetestnをスキャナ5からのフレーム有効信号sfgatenのアサートから何ライン分遅延させるかを設定するフレーム有効信号遅延量fgdlyを、PFGATE生成部44に出力する。PFGATE生成部44には、上記フレーム有効信号遅延設定レジスタ43からのフレーム有効信号遅延量fgdlyとスキャナ5からのフレーム有効信号sfgatenが入力され、PFGATE生成部44は、スキャナ5からのフレーム有効信号sfgatenを、フレーム有効信号遅延設定レジスタ43で設定されたフレーム有効信号遅延量fgdlyの値分だけ遅延させて、テストモード時にM2P画像処理モジュール32が用いる遅延フレーム有効信号pfgatetestnとしてプロッタFGATEセレクタPFGSEL45へ出力する。プロッタFGATEセレクタPFGSEL45は、モード信号modeに応じて、PFGATE生成部44からの遅延フレーム有効信号pfgatetestnとプロッタ6からのフレーム有効信号pfgatenを切り替えてM2P画像処理モジュール32に出力する。すなわち、プロッタFGATEセレクタPFGSEL45は、モード信号modeがmode=0で通常モードのときには、プロッタ6から入力されるフレーム有効信号pfgatenをM2P画像処理モジュール32に出力し、モード信号modeがmode=1でテストモードのときには、PFGATE生成部44からの遅延フレーム有効信号pfgatetestnをM2P画像処理モジュール32に出力する。上記プロッタLSYNCセレクタPLSSEL42、フレーム有効信号遅延設定レジスタ43及びプロッタFGATEセレクタPFGSEL45は、全体として信号切り替え手段として機能している。そして、上記バッファ制御部38は、図3に示すように、ライト用のアドレスデコーダ51、4chのライトデータセレクタWSEL、=0~352a~52d、バッファ53、4ch分のリードデータセレクタRSEL、=0~354a~54d、リード用のアドレスレコーダ55及びセレクト信号生成部56等を備えており、バッファ53は、各チャネル一対の4ch分のFIFO0_a、FIFO0_b、FIFO1_a、FIFO1_b、FIFO2_a、FIFO2_b、FIFO3_a、FIFO3_bを備えている。バッファラインバッファ53は、各チャネル一対の4ch分のFIFO※_a、FIFO※_b※=0~3を、通常モードmode=0時には、PCIe転送用バッファとして動作させ、エンドポイントEP37からのデータを一時保管した後、エンドポイントEP37に送り出す。バッファ53は、テストモードmode=1時には、S2Mパスのライト先またM2Pパスのリード先のメモリとして動作させ、2ライン×4ch分のラインFIFO※_a、FIFO※_b※=0~3をトグルで動作させる。セレクト信号生成部56には、スキャナ5からライン同期信号slsyncnが入力され、セレクト信号生成部56は、バッファ53のラインFIFO※_a、FIFO※_b※=0~3のトグル動作を制御するセレクト信号selを、ライン同期信号slsyncnが入力される毎に反転させて出力する。ライト用のアドレスデコーダ書き込みアドレスデコード手段51には、ライトデータセレクタWSEL40から画像データとライトアドレスが入力され、アドレスデコーダ51は、S2Mパスのどのチャネルchからのライトリクエストであるかを判定して、ライトデータセレクタWSEL、=0~352a~52dを介して、バッファ53の該当するチャネルのラインFIFO※_a、FIFO※_b※=0~3へ画像データwd※※=0~3をライトする。リード用のアドレスデコーダ取り込みアドレスデコード手段55には、リードデータセレクタRSEL41からのリードアドレスによって、M2Pパスのどのチャネルchからのリードリクエストであるかを判定し、リードデータセレクタRSEL、=0~354a~54dを介して、該当するチャネルのラインFIFO※_a、FIFO※_b※=0~3から画像データrd※※=0~3をリードしてリードデータセレクタRSEL41に転送する。ライトデータセレクタWSEL、=0~352a~52dは、セレクト信号生成部56からのセレクト信号selに基づいて、S2Mパスからライトされる画像データであるアドレスデコーダ51からの画像データwd※※=0~3を、画像データwd※_aと画像データwd※_b※=0~3とに切り替えて、FIFO※_aとFIFO※_b※=0~3とに切り替えて書き込む。リードデータセレクタRSEL、=0~354a~54dは、セレクト信号生成部56からのセレクト信号selに基づいて、M2Pパスからの画像データのリード先であるアドレスデコーダ55によるリード先バッファを、FIFO※_aとFIFO※_b※=0~3とに切り替えて、リードした画像データrd※_aと画像データrd※_b※=0~3をrd※※=0~3としてリードデータセレクタRSEL41に出力する。次に、本実施例の作用を説明する。本実施例の画像形成装置1は、エンジンASIC11の評価、特に、画像バスの評価を工数を削減しつつ、安価かつ適切に行う。画像形成装置1は、通常モード時、エンジンCPU12が動作モード切り替え用レジスタ39に通常モードを設定し、動作モード切り替え用レジスタ39は、通常モードが設定されると、0のモード信号modemode=0をライトデータセレクタW_SEL40、リードデータセレクタR_SEL41、プロッタLSYNCセレクタPLSSEL42及びプロッタFGATEセレクタPFGSEL45に出力する。この通常モードでは、エンジンASIC11は、スキャナ5から入力される4chの画像データを、S2M画像処理モジュール31が、ライン同期信号slsyncn及びフレーム有効信号sfgatenに同期して、1ライン分及び1ページ分毎に画像処理を行ってWDMAC33a~33dに出力し、WDMAC33a~33dが、S2M画像処理モジュール111から入力される画像データを、ライト用アービタ35、ライトデータセレクタWSEL40、エンドポイントEP37に送って、エンドポイントEP37からPCIe4を介してコントローラ3に転送して、コントローラ3のメモリ25に書き込ませる。そして、エンジンASIC11は、PCIe4を介した画像データのコントローラ3への転送に際して、バッファ制御部38の4ch分のFIFO※_a、FIFO※_b※=0~3を、PCIe転送用バッファとして動作させ、エンドポイントEP37からの画像データを一時保管した後、エンドポイントEP37に送り出す。エンジンASIC11は、RDMAC34a~34dが、リードデータセレクタRSEL41及びリード用アービタ36を介して、コントローラ3のメモリ25に保管されている画像データをリードし、M2P画像処理モジュール32に出力する。このとき、エンジンASIC11は、PCIe4を介した画像データのM2P画像処理モジュール32への転送に際して、バッファ制御部38の4ch分のFIFO※_a、FIFO※_b※=0~3を、PCIe転送用バッファとして動作させ、エンドポイントEP37からの画像データを一時保管した後、エンドポイントEP37に送り出して、エンドポイントEP37がリードデータセレクタRSEL41及びリード用アービタ36を介してRDMAC34a~34dに渡す。エンジンASIC11は、M2P画像処理モジュール32が、RDMAC34a~34dから受け取った画像データに必要な画像処理を施して、プロッタ6に送り、プロッタ6が、画像データに基づいて用紙に画像形成する。一方、画像形成装置1は、テストモード時、スキャナ5から適宜のデータをエンジンASIC11に送ってエンジンASIC11のテスト検査、特に、バスのテストを行う。このとき、エンジンCPU12が、図4に示すように、エンジンASIC11の動作モード切り替え用レジスタ39にテストモードを設定するとともに、エンジンASIC11に、S2M画像処理モジュール31及びM2P画像処理モジュール32の制御パラメータを設定し、動作モード切り替え用レジスタ39は、テストモードが設定されると、1のモード信号modemode=1をライトデータセレクタW_SEL40、リードデータセレクタR_SEL41、プロッタLSYNCセレクタPLSSEL42及びプロッタFGATEセレクタPFGSEL45に出力する。エンジンCPU11は、次に、WDMAC33a~33d及びRDMAC34a~34dに起動をかける。このテストモードでは、エンジンASIC11は、スキャナ5から入力される4chの画像データを、S2M画像処理モジュール31が、通常モードと同様に、ライン同期信号slsyncn及びフレーム有効信号sfgatenに同期して、1ライン分及び1ページ分毎に画像処理を行ってWDMAC33a~33dに出力し、WDMAC33a~33dが、S2M画像処理モジュール31から入力される画像データを、ライト用アービタ35を介してライトデータセレクタWSEL40に送る。このとき、ライトデータセレクタWSEL40は、動作モード切り替え用レジスタ39から入力されるモード信号modeに応じて、ライト用アービタ35を介してWDMAC33a~33dから送られてくる画像データの転送先を、エンドポイントEP37からバッファ制御部38に切り替え、バッファ制御部38は、バッファ53を、S2Mパスのライト先のメモリとして動作させ、2ライン×4ch分のラインFIFO※_a、FIFO※_b※=0~3をトグルで動作させる。そして、エンジンASIC11は、図4に示すように、スキャナ5からのフレーム有効信号sfgatenがアサートして、画像データの入力が開始されると、上述のようにして、該画像データに必要な画像処理をS2M画像処理モジュール31で施してバッファ制御部38に保管し、そのフレーム有効信号sfgatenを、フレーム有効信号遅延設定レジスタ43に設定されたフレーム有効信号遅延量fgdlyの値分だけ遅延させて、テストモード時にM2P画像処理モジュール32が用いる遅延フレーム有効信号pfgatetestnとしてプロッタFGATEセレクタPFGSEL45へ出力する。プロッタFGATEセレクタPFGSEL45は、モード信号modeがmode=1でテストモードのときには、PFGATE生成部44からの遅延フレーム有効信号pfgatetestnをM2P画像処理モジュール32に出力する。次いで、エンジンASIC11は、RDMAC34a~34dが、リードリクエストを、リードアービタ36を介してリードデータセレクタRSEL41に送り、リードデータセレクタRSEL41が、テストモードのときには、リードアクセスをバッファ制御部38に送ってバッファ制御部38から返ってくる画像データをリード用アービタ36を介してRDMAC34a~34dに送る。エンジンASIC11は、RDMAC34a~34dが、リードした画像データをM2P画像処理モジュール32に送って、M2P画像処理モジュール32が、プロッタ6からのフレーム有効信号pfgaten及びプロッタFGATEセレクタPFGSELからの遅延フレーム有効信号pfgatetestnに基づいて該画像データに対して必要な画像処理を行い、プロッタ6に送って、プロッタ6で用紙に画像を形成する。このプロッタ6への画像データの出力開始タイミングは、上述のように、フレーム有効信号sfgatenのアサートからフレーム有効信号遅延設定レジスタ43に設定されたフレーム有効信号遅延量fgdlyのライン数分遅延したタイミングである。そして、エンジンASIC11のバッファ制御部38は、0chのタイミング図を、図5に示すように、セレクト信号生成部56が、ライン同期信号slsyncn周期で、バッファ53のラインFIFO※_a、FIFO※_b※=0~3のトグル動作を制御するセレクト信号selを反転し、このセレクト信号selによって選択されたラインFIFO※_a、FIFO※_b※=0~3に対して、S2M画像処理モジュール31からS2Mパスを通して送られてくる画像データwd0_a/wd0_bをライトする。そして、バッファ制御部56は、フレーム有効信号sfgatenのアサートからフレーム有効信号遅延設定レジスタ43に設定されたフレーム有効信号遅延量fgdlyのライン数分遅延したタイミングでディアサートされて、このタイミングで、ラインFIFO※_a、FIFO※_b※=0~3の画像データを、M2P画像処理モジュール32への画像データrd0_a/rd0_bとしてリードする。上記各WDMAC33a~33d及びRDMAC34a~34dは、テストモード時においても通常モード時と同様の制御を行い、あたかもコントローラボード3のメモリ25にアクセスしているかのように動作する。そして、上記テストモードにおいて、スキャナ5から入力する画像データに対して、エンジンASIC11で実施する画像処理と同等の画像処理をソフトウェア等を用いて実施することで期待値を作成し、プロッタ6へ出力された画像データと該期待値を比較することで、エンジンASIC11において所望の画像処理が実現でてきているかどうかを検査確認する。なお、上記説明では、エンジンASIC11は、エンジンCPU12によって通常モードとテストモードの動作モードが設定されて該動作モードに応じたモード信号modeを出力する動作モード切り替え用レジスタ39を搭載しているが、モード信号modeは、動作モード切り替え用レジスタ39が出力するものに限るものではなく、例えば、図6に示すように、動作モード切り替え用レジスタ39を搭載せず、外部からモード信号modeを入力してもよい。この場合、エンジンASIC11aは、モード信号modeを入力する外部端子を備えている。このように、本実施例の画像形成装置1は、エンジンボード2に搭載されているエンジンASIC11が、入力される画像データに対して、ライン同期信号入力ライン同期信号slsyncn及びフレーム有効信号入力フレーム有効信号sfgatenに基づいて所定の画像処理を施すS2M画像処理モジュール入力データ画像処理手段31と、S2M画像処理モジュール31で処理された画像データをコントローラボード3のメモリ外部記憶手段25に転送する際のタイミング調整を行うために該画像データを一時記憶するバッファ制御部データ記憶手段38と、S2M画像処理モジュール31で処理された画像データをバッファ制御部38を介してメモリ25に転送出力するWDMACデータ転送出力手段33a~33dと、メモリ25の画像データをバッファ制御部38を介して取り込むRDMACデータ取り込み手段34a~34dと、RDMAC34a~34dの取り込んだ画像データに対して、ライン同期信号出力ライン同期信号plsyncn及びフレーム有効信号出力フレーム有効信号pfgatenに基づいて所定の画像処理を施して出力するM2P画像処理モジュール出力データ画像処理手段32と、通常モードとテストモード検査モードの動作モードを指定するモード信号modeが入力され、該モード信号が通常モードであると、WDMAC33a~33dによる画像データの出力先をメモリ25に設定し、該モード信号がテストモードであると、WDMAC33a~33dによる該画像データの出力先をバッファ制御部38に設定するライトデータセレクタWSEL出力先切り替え手段40と、モード信号modeが入力され、該モード信号modeが通常モードであると、RDMAC34a~34dによる画像データの取り込み先をメモリ25に設定し、モード信号modeがテストモードであると、RDMAC34a~34dによる画像データの取り込み先をバッファ制御部38に設定するリードデータセレクタRSEL入力先切り替え手段41と、モード信号modeが入力され、モード信号modeがテストモードであると、ライン同期信号plsyncnに代えてスキャナ5の出力するライン同期信号slsyncnをM2P画像処理モジュール32に入力するとともに、フレーム有効信号pfgatenに代えてフレーム有効信号sfgatenをフレーム有効信号遅延量所定遅延量fgdlyだけ遅延させたフレーム有効信号遅延入力フレーム有効信号pfgatetestnをM2P画像処理モジュール32に入力するプロッタFGATEセレクタPFGSEL信号切り替え手段45と、を備えている。したがって、エンジンボード2やエンジンASIC11にテスト用のページメモリを設けることなく、また、テスト用のコントローラボードを用意してエンジンボード2に接続することなく、画像データのメモリへの書き込み時と読み出し時の不整合による異常画像の発生を防止しつつテストを実行することができ、エンジンASIC11の評価、特に、画像バスの評価を工数を削減しつつ、安価かつ適切に行うことができる。また、本実施例の画像形成装置1は、ライン同期信号入力ライン同期信号slsyncn及びフレーム有効信号入力フレーム有効信号sfgatenに基づいて、原稿の画像を読み取って画像データを出力するスキャナ画像読み取り手段5と、ライン同期信号出力ライン同期信号plsyncn及びフレーム有効信号出力フレーム有効信号pfgatenに基づいて、画像データに応じた画像を記録出力するプロッタ画像出力手段6と、画像データを記憶するメモリ外部記憶手段25と、スキャナ5の出力する画像データに所定の画像処理を施してメモリ25に記憶させるとともに、メモリ25の画像データを取り込んで所定の画像処理を施してプロッタ6に出力するエンジンASIC集積回路と、を備え、エンジンASIC11が、スキャナ5から入力されるライン同期信号slsyncn及びフレーム有効信号sfgatenに基づいて、スキャナ5から入力される画像データに対して所定の画像処理を施すS2M画像処理モジュール31と、S2M画像処理モジュール31で処理された画像データをコントローラボード3のメモリ25に転送する際のタイミング調整を行うために該画像データを一時記憶するバッファ制御部38と、S2M画像処理モジュール31で処理された画像データをバッファ制御部38を介してメモリ25に転送出力するWDMAC33a~33dと、メモリ25の画像データをバッファ制御部38を介して取り込むRDMAC34a~34dと、RDMAC34a~34dの取り込んだ画像データに対して、ライン同期信号plsyncn及びフレーム有効信号pfgatenに基づいて所定の画像処理を施して出力するM2P画像処理モジュール32と、通常モードとテストモードの動作モードを指定するモード信号modeが入力され、該モード信号が通常モードであると、WDMAC33a~33dによる画像データの出力先をメモリ25に設定し、該モード信号がテストモードであると、WDMAC33a~33dによる該画像データの出力先をバッファ制御部38に設定するライトデータセレクタWSEL40と、モード信号modeが入力され、該モード信号modeが通常モードであると、RDMAC34a~34dによる画像データの取り込み先をメモリ25に設定し、モード信号modeがテストモードであると、RDMAC34a~34dによる画像データの取り込み先をバッファ制御部38に設定するリードデータセレクタRSEL41と、モード信号modeが入力され、モード信号modeがテストモードであると、ライン同期信号plsyncnに代えてスキャナ5の出力するライン同期信号slsyncnをM2P画像処理モジュール32に入力するとともに、フレーム有効信号pfgatenに代えてフレーム有効信号sfgatenをフレーム有効信号遅延量fgdlyだけ遅延させたフレーム有効信号pfgatetestnをM2P画像処理モジュール32に入力するプロッタFGATEセレクタPFGSEL45と、を備えている。したがって、エンジンボード2やエンジンASIC11にテスト用のページメモリを設けることなく、また、テスト用のコントローラボードを用意してエンジンボード2に接続することなく、画像データのメモリへの書き込み時と読み出し時の不整合による異常画像の発生を防止しつつテストを実行することができ、エンジンASIC11の評価、特に、画像バスの評価を工数を削減しつつ、安価かつ適切に行うことができる。さらに、本実施例の画像形成装置1は、入力される画像データに対して、ライン同期信号入力ライン同期信号slsyncn及びフレーム有効信号入力フレーム有効信号sfgatenに基づいて所定の画像処理を施す入力データ画像処理ステップと、入力データ画像処理ステップで処理された画像データをメモリ25に転送する際のタイミング調整を行うために該画像データをバッファ制御部38に一時記憶するデータ記憶処理ステップと、入力データ画像処理ステップで処理された画像データをバッファ制御部38を介してメモリ25に転送出力するデータ転送出力処理ステップと、メモリ25の画像データをバッファ制御部38を介して取り込むデータ取り込み処理ステップと、データ取り込み処理ステップで取り込まれた画像データに対して、ライン同期信号出力ライン同期信号plsyncn及びフレーム有効信号出力フレーム有効信号pfgatenに基づいて所定の画像処理を施して出力する出力データ画像処理ステップと、通常モードとテストモードの動作モードを指定するモード信号modeが通常モードであると、データ転送出力処理ステップでの画像データの出力先をメモリ25に設定し、モード信号modeがテストモードであると、データ転送出力処理ステップでの画像データの出力先をバッファ制御部38に設定する出力先切り替え処理ステップと、モード信号modeが通常モードであると、データ取り込み処理ステップによる画像データの取り込み先をメモリ25に設定し、モード信号modeがテストモードであると、データ取り込み処理ステップによる画像データの取り込み先をバッファ制御部38に設定する入力先切り替え処理ステップと、モード信号modeがテストモードであると、ライン同期信号plsyncnに代えてライン同期信号slsyncnを出力データ画像処理ステップへ入力するとともに、フレーム有効信号pfgatenに代えてフレーム有効信号入力フレーム有効信号sfgatenをフレーム有効信号遅延量fgdlyだけ遅延させたフレーム有効信号pfgatetestnを出力データ画像処理ステップへ入力する信号切り替え処理ステップと、を有する集積回路検査方法を実行している。したがって、エンジンボード2やエンジンASIC11にテスト用のページメモリを設けることなく、また、テスト用のコントローラボードを用意してエンジンボード2に接続することなく、画像データのメモリへの書き込み時と読み出し時の不整合による異常画像の発生を防止しつつテストを実行することができ、エンジンASIC11の評価、特に、画像バスの評価を工数を削減しつつ、安価かつ適切に行うことができる。また、本実施例の画像形成装置1は、集積回路であるエンジンASIC11が、複数チャネル実施例では、4ch分のS2M画像処理モジュール入力データ画像処理手段31、WDMACデータ転送出力手段33a~33d、RDMACデータ取り込み手段34a~34d及びM2P画像処理モジュール出力データ画像処理手段32と、各チャネルのWDMAC33a~33dからのライト要求データ転送出力要求を調停するライト用アービタ出力要求調停手段35と、各チャネルのRDMAC34a~34dからのリード要求データ取り込み要求を調停するリード用アービタ取り込み要求調停手段36と、を備え、バッファ制御部データ記憶手段38が、S2M画像処理モジュール31及びM2P画像処理モジュール32のチャネル数の倍のラインバッファであるFIFO0_a、FIFO0_b、FIFO1_a、FIFO1_b、FIFO2_a、FIFO2_b、FIFO3_a、FIFO3_bと、モード信号modeがテストモードのときに、ライト用アービタ35から入力されるライト要求に基づいてチャネルを判定して、該当するチャネルのFIFO0_a、FIFO0_b、FIFO1_a、FIFO1_b、FIFO2_a、FIFO2_b、FIFO3_a、FIFO3_bへWDMAC33a~33dに画像データを書き込ませるアドレスデコーダ書き込みアドレスデコード手段51と、モード信号modeがテストモードのときに、リード用アービタ36から入力されるリード要求に基づいてチャネルを判定して、該当するチャネルのFIFO0_a、FIFO0_b、FIFO1_a、FIFO1_b、FIFO2_a、FIFO2_b、FIFO3_a、FIFO3_bからRDMAC34a~34dに画像データを取り込ませるアドレスデコーダ取り込みアドレスデコード手段55と、を備えている。したがって、複数色の画像データの各色成分に対応した複数のチャネルを設定してテストを行うことができ、複数色の画像データを取り扱うエンジンASIC11の評価、特に、画像バスの評価を工数を削減しつつ、安価かつ適切に行うことができる。さらに、本実施例の画像形成装置1は、エンジンASIC11が、フレーム有効信号遅延量fgdlyが外部から適宜設定されるフレーム有効信号遅延設定レジスタ遅延量設定手段43を備えており、プロッタFGATEセレクタPFGSEL信号切り替え手段45が、フレーム有効信号遅延設定レジスタ43に設定されたフレーム有効信号遅延量fgdlyだけフレーム有効信号sfgatenを遅延させたフレーム有効信号pfgatetestnをフレーム有効信号pfgatenに代えてM2P画像処理モジュール32に入力している。したがって、S2M画像処理モジュール31が内部でライン遅延の生じる場合であっても、その遅延量に応じてソフトウェア等によりフレーム有効信号pfgatenのフレーム有効信号sfgatenに対する遅延量をフレーム有効信号遅延量fgdlyとしてフレーム有効信号遅延設定レジスタ43設定することで、異常画像を生じさせることなく、適切に評価することができる。また、本実施例の画像形成装置1は、エンジンASIC11が、外部から設定される動作モードに応じたモード信号modeを出力する動作モード切り替え用レジスタモード設定手段39または外部からモード信号modeが入力される入力端子信号入力手段を備えている。したがって、ソフトウェアの制御または外部からテストモードに設定して、エンジンASIC11のテストを実行させることができ、利用性を向上させることができる。以上、本発明者によってなされた発明を好適な実施例に基づき具体的に説明したが、本発明は上記実施例で説明したものに限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。