複数の電極パッドを有する半導体チップと、前記半導体チップを搭載する、複数の電極パッドを有する配線基板と、を有し、前記半導体チップの複数の電極パッドは、第1電極パッドと、前記第1電極パッドよりも外周側に配置された第2電極パッドと、を含み、前記配線基板の複数の電極パッドは、第3電極パッドと、前記第3電極パッドよりも外周側に配置された第4電極パッドと、を含み、前記第1電極パッドと前記第3電極パッドとは、接合部を介して接続されており、前記第2電極パッドと前記第4電極パッドとは、ピンを含む接合部を介して接続されている半導体パッケージ。前記ピンの一端側と前記第2電極パッド、及び前記ピンの他端側と前記第4電極パッドは、それぞれ第1の材料で接続されており、前記第1電極パッドと前記第3電極パッドとは、第2の材料で接続されており、前記第1の材料は、前記第2の材料よりも低融点である請求項1記載の半導体パッケージ。前記第1電極パッド、前記第2電極パッド、前記第3電極パッド、及び前記第4電極パッドの平面形状は、それぞれ円形であり、前記第2電極パッド及び前記第4電極パッドの径は、それぞれ前記第1電極パッド及び前記第3電極パッドの径よりも大きい請求項1又は2記載の半導体パッケージ。前記第2電極パッド及び前記第4電極パッドは、それぞれ前記半導体チップの有する複数の電極パッド及び前記配線基板の有する複数の電極パッドの最外周に配置されている請求項1乃至3の何れか一項記載の半導体パッケージ。前記半導体チップはシリコンを主成分とし、前記配線基板は樹脂を主成分とする絶縁層を有する請求項1乃至4の何れか一項記載の半導体パッケージ。しかしながら、一般的に半導体チップはシリコンを主成分としている場合が多く、配線基板の絶縁層は樹脂を主成分としフィラーを含有している場合が多い。ここで、シリコンの熱膨張係数は3ppm/°C程度である。又、配線基板の絶縁層の熱膨張係数は樹脂やフィラーの材料、フィラーの含有量等に依存するが、おおよそ数十ppm/°C程度である。そのため、配線基板にはんだボール等を介して半導体チップを配置してリフロー炉で加熱し、その後冷却すると、熱膨張係数の大きな配線基板の絶縁層部分に変位反りや変形などが生じる。その結果、はんだボール等に応力がかかってクラックや脱落が生じ、接続不良が発生する問題がある。特に配線基板の外周側に大きな応力がかかるため、配線基板の外周側が変位しやすく、配線基板の外周側に配置されたはんだボール等にクラックや脱落が生じる場合が多い。本発明は、上記の点に鑑みてなされたものであり、半導体チップと配線基板との接続信頼性が高い半導体パッケージを提供することを課題とする。本半導体パッケージは、複数の電極パッドを有する半導体チップと、前記半導体チップを搭載する、複数の電極パッドを有する配線基板と、を有し、前記半導体チップの複数の電極パッドは、第1電極パッドと、前記第1電極パッドよりも外周側に配置された第2電極パッドと、を含み、前記配線基板の複数の電極パッドは、第3電極パッドと、前記第3電極パッドよりも外周側に配置された第4電極パッドと、を含み、前記第1電極パッドと前記第3電極パッドとは、接合部を介して接続されており、前記第2電極パッドと前記第4電極パッドとは、ピンを含む接合部を介して接続されていることを要件とする。開示の技術によれば、半導体チップと配線基板との接続信頼性が高い半導体パッケージを提供できる。以下、図面を参照して発明を実施するための形態について説明する。なお、各図面において、同一構成部分には同一符号を付し、重複した説明を省略する場合がある。第1の実施の形態図1は、第1の実施の形態に係る半導体パッケージを例示する断面図である。図1を参照するに、半導体パッケージ10において、半導体チップ20は、接合部40及び50を介して、配線基板30に搭載されている。半導体チップ20は、本体21と、電極パッド22とを有する。本体21は、シリコン等からなる薄板化された半導体基板図示せず上に半導体集積回路図示せず等が形成されたものである。本体21には、第1電極パッド22a及び第2電極パッド22bを含む複数の電極パッド22が形成されている。第1電極パッド22a及び第2電極パッド22bは、半導体集積回路図示せずと電気的に接続されている。第1電極パッド22a及び第2電極パッド22bとしては、例えばアルミニウムAl上にUBMUnderBumpMetal層を形成したもの等を用いることができる。UBMUnderBumpMetal層の一例としては、チタンTiと銅Cuとをこの順番で積層したものや、ニッケルNiと金Auとをこの順番で積層したもの等を挙げることができる。なお、UBMUnderBumpMetal層は、第1電極パッド22aと第1接合部42との密着性、及び、第2電極パッド22bと第3接合部52との密着性をそれぞれ向上させる機能を有する。なお、第1電極パッド22aはピン51を接続しない電極パッドであり、第2電極パッド22bはピン51を接続する電極パッドである。又、第1電極パッド22a及び第2電極パッド22bは、便宜上、別符号としているが、材料や形状、形成方法等は、同一であっても構わない。図2は、半導体チップ及び配線基板の電極パッドを例示する平面図である。なお、図2では、一例として、半導体チップ20と配線基板30とが、共に平面視して矩形状である場合を示している。又、図2では、便宜上、第2電極パッド22b第4電極パッド37bを梨地で示している。図2に示すように、第1電極パッド22a及び第2電極パッド22bの平面形状は略円形であり、エリアアレイ状にパターニングされている。第2電極パッド22bは、第1電極パッド22aを囲むように、複数の電極パッド22の最外周に配置されている。第1電極パッド22a及び第2電極パッド22bのそれぞれの径は、例えば30~800μm程度とすることができる。又、第3電極パッド37a及び第4電極パッド37bのそれぞれの径は、例えば30~300μm程度とすることができる。図1に戻り、配線基板30は、基板本体31と、第1配線層33と、第1絶縁層34と、第2配線層35と、第2絶縁層36と、第3配線層37とを有する。配線基板30において、基板本体31は、第1配線層33等を形成する基体となる部分であり、貫通孔31xが形成されている。基板本体31の厚さは、例えば、200~400μm程度とすることができる。基板本体31の材料としては、シリコン、ガラス、セラミック、又は樹脂等を用いることができる。貫通孔31xは、基板本体31の一方の面から他方の面に貫通する平面形状が略円形の孔である。貫通孔31xの径は、例えば40~60μm程度とすることができる。貫通孔31xには導電体が充填されており、貫通電極32を形成している。貫通電極32の材料としては、例えば銅Cu等を用いることができる。貫通電極32の一端部は基板本体31の一方の面から露出しており、基板本体31の一方の面と略面一とされている。貫通電極32の他端部は基板本体31の他方の面から露出しており、基板本体31の他方の面と略面一とされている。貫通電極32の他端部は、マザーボード等の実装基板図示せずと電気的に接続される電極パッドとして機能する。必要に応じ、接続信頼性を向上させるために、貫通電極32の他端部に金属層を形成してもよい。金属層の例としては、Au層や、Ni/Au層Ni層とAu層をこの順番で積層した金属層、Ni/Pd/Au層Ni層とPd層とAu層をこの順番で積層した金属層等を挙げることができる。なお、基板本体31の材料がシリコンの場合には、基板本体31の一方の面及び他方の面、並びに貫通孔31xの内側面に二酸化珪素SiO2や窒化珪素SiN等の絶縁層を形成する必要がある。基板本体31の材料がガラス等の絶縁性材料である場合には、絶縁層は形成しなくてもよい。第1配線層33は、基板本体31の一方の面に形成されており、所定の平面形状にパターニングされている。第1配線層33は、貫通電極32と電気的に接続されている。第1配線層33の材料としては、例えば銅Cu等を用いることができる。第1配線層33の厚さは、例えば10~20μm程度とすることができる。第1絶縁層34は、基板本体31の一方の面に、第1配線層33を覆うように形成されている。第1絶縁層34の材料としては、例えばエポキシ系樹脂を主成分とする熱硬化性の絶縁性樹脂等を用いることができる。第1絶縁層34の厚さは、例えば15~35μm程度とすることができる。第1絶縁層34は、シリカSiO2等のフィラーを含有しても構わない。第2配線層35は、第1絶縁層34を貫通し第1配線層33の上面を露出する第1ビアホール34x内に充填されたビア配線、及び第1絶縁層34上に形成され所定の平面形状にパターニングされた配線パターンを含んで構成されている。第1ビアホール34xは、第2絶縁層36側に開口されていると共に、第1配線層33の上面によって底面が形成された、開口部の面積が底面の面積よりも大となる円錐台状の凹部となっている。又、この凹部内にビア配線が形成されている。つまり、ビア配線は、絶縁層を貫通する貫通配線であり、各配線層を相互に接続している。第2配線層35は、第1ビアホール34xの底部に露出した第1配線層33と電気的に接続されている。第2配線層35の材料としては、例えば銅Cu等を用いることができる。第2配線層35を構成する配線パターンの厚さは、例えば10~20μm程度とすることができる。第2絶縁層36は、第1絶縁層34上に、第2配線層35を覆うように形成されている。第2絶縁層36の材料としては、第1絶縁層34と同様の絶縁性樹脂を用いることができる。第2絶縁層36の厚さは、例えば15~35μm程度とすることができる。第2絶縁層36は、シリカSiO2等のフィラーを含有しても構わない。第3配線層37は、第2絶縁層36を貫通し第2配線層35の上面を露出する第2ビアホール36x内に充填されたビア配線、及び第2絶縁層36上に形成された電極パッドを含んで構成されている。第2ビアホール36xは、半導体チップ20側に開口されていると共に、第2配線層35の上面によって底面が形成された、開口部の面積が底面の面積よりも大となる円錐台状の凹部となっている。又、この凹部内にビア配線が形成されている。つまり、ビア配線は、絶縁層を貫通する貫通配線であり、各配線層を相互に接続している。第3配線層37は、第2ビアホール36xの底部に露出した第2配線層35と電気的に接続されている。第3配線層37の材料としては、例えば銅Cu等を用いることができる。第3配線層37を構成する電極パッドの厚さは、例えば10~20μm程度とすることができる。第3配線層37は、第3電極パッド37a及び第4電極パッド37bを有する。図2に示すように、第3電極パッド37a及び第4電極パッド37bの平面形状は略円形であり、エリアアレイ状にパターニングされている。第4電極パッド37bは、第3電極パッド37aを囲むように、第3配線層37複数の電極パッドの最外周に配置されている。なお、第3電極パッド37aはピン51を接続しない電極パッドであり、第4電極パッド37bはピン51を接続する電極パッドである。又、第3電極パッド37a及び第4電極パッド37bは、便宜上、別符号としているが、材料や形状、形成方法等は、同一であっても構わない。本実施の形態では、略円形の第3電極パッド37a及び第4電極パッド37bがエリアアレイ状にパターニングされているが、第3配線層37を所定の平面形状にパターニングし、第3配線層37上にエリアアレイ状の開口部を有するソルダーレジスト層を設けても構わない。なお、第3電極パッド37a及び第4電極パッド37bは、半導体チップ20の第1電極パッド22a及び第2電極パッド22bと、それぞれ平面視で略重複する位置に形成されている。第3電極パッド37aは、接合部40を介して、半導体チップ20の第1電極パッド22aと電気的に接続されている。接合部40は、導電性ボール41と、第1接合部42と、第2接合部43とを有する。導電性ボール41としては、例えば、はんだボール、銅コアの周囲をはんだ材料で被覆した所謂銅コアボール、樹脂コアの周囲をはんだ材料で被覆した所謂樹脂コアボール等を用いることができる。導電性ボール41に含まれるはんだ材料としては、例えば、Sn-Ag、Sn-Sb、Sn-90Pb、Sn-Cu等を用いることができる。第1接合部42及び第2接合部43としては、例えば、導電性ボール41に含まれるはんだ材料と同様な材料を用いることができる。導電性ボール41は、例えば、リフロー前は略球状であり、リフロー後は上下方向につぶれて、断面形状が略楕円状となる。導電性ボール41の好適な長径平面方向や好適な短径高さ方向は、導電性ボール41のピッチに応じて異なる。導電性ボール41が1mmピッチである場合には、導電性ボール41の長径を800μm程度、短径を500μm程度とすると好適である。又、導電性ボール41が0.5mmピッチである場合には、導電性ボール41の長径を300μm程度、短径を200μm程度とすると好適である。又、導電性ボール41が0.2mmピッチである場合には、導電性ボール41の長径を150μm程度、短径を100μm程度とすると好適である。なお、以上の寸法は一例であり、これらに限定されるものではない。なお、図1では、便宜上、接合部40において、導電性ボール41と第1接合部42との境界、及び導電性ボール41と第2接合部43との境界を明確に示しているが、実際には、導電性ボール41に含まれるはんだ材料、第1接合部42、及び第2接合部43は溶融して合金化するため、境界は図1のように明確にならない場合がある。第4電極パッド37bは、接合部50を介して、半導体チップ20の第2電極パッド22bと電気的に接続されている。接合部50は、ピン51と、第3接合部52と、第4接合部53とを有する。ピン51の一端側は、第3接合部52を介して第2電極パッド22bに接合されており、ピン51の他端側は、第4接合部53を介して第4電極パッド37bに接合されている。ピン51は、第3接合部52及び第4接合部53を介して第2電極パッド22b及び第4電極パッド37bに接合することにより、配線基板30の特に外周側にかかる応力を緩和する機能を有する部材である。このような機能を有する部材であれば、ピン51の形状は問わないが、ピン51としては、例えば円柱状や六角柱状等の部材を用いることができる。ピン51が円柱状である場合には、直径は、例えば、30~300μm程度とすることができる。ピン51の高さは、例えば50~500μm程度とすることができる。なお、ピン51の高さは、導電性ボール41の短径高さ方向と同程度にすると好適である。ピン51としては、導電性材料も絶縁性材料も用いることができるが、本実施の形態では、ピン51として導電性材料を用い、ピン51を電源線やGND線、信号線等の一部として用いている。ピン51の材料として導電性材料を用いる場合には、例えば銅Cu等を用いることができる。銅Cu等の表面にコバールKovarめっきや金Auめっき等を施しても構わない。又、銅Cu等の表面にニッケルNiめっきを施し、ニッケルNiめっきを被覆するように更に金Auめっき等を施しても構わない。第3接合部52及び第4接合部53としては、第1接合部42及び第2接合部43と同様に、例えば、導電性ボール41に含まれるはんだ材料と同様な材料を用いることができる。但し、第3接合部52及び第4接合部53として、はんだ材料に代えて、導電性樹脂を用いてもよい。導電性樹脂としては、例えば、銀Agペーストや金Auペースト等を用いることができる。このように、第1の実施の形態では、半導体チップ20に、第1電極パッド22aと、第1電極パッド22aよりも外周側に配置された第2電極パッド22bとを含む電極パッド22を形成し、配線基板30に、第3電極パッド37aと、第3電極パッド37aよりも外周側に配置された第4電極パッド37bとを含む第3配線層37電極パッドを形成している。そして、第2電極パッド22bと第4電極パッド37bとを、ピン51を含む接合部50ピン51、第3接合部52、及び第4接合部53により接続している。これにより、ピン51の一端側と接する第3接合部52の面積、及びピン51の他端側と接する第4接合部53の面積は、導電性ボール41の一端側と接する第1接合部42の面積、及び導電性ボール41の他端側と接する第2接合部43の面積よりも大きくなる。つまり、ピン51の一端側と第3接合部52、及びピン51の他端側と第4接合部53は、導電性ボール41の一端側と第1接合部42、及び導電性ボール41の他端側と第2接合部43よりも強固に接合されている。その結果、配線基板30に半導体チップ20を搭載する際に加熱されて、特に配線基板30の外周側に大きな応力がかかっても、接合部50ピン51、第3接合部52、及び第4接合部53にかかる応力は緩和され、従来のように、第3接合部52や第4接合部53にクラックや脱落が生じる虞を低減できる。つまり、半導体チップ20と配線基板30との接続信頼性を向上できる。なお、第3接合部52とピン51の一端側、及び第4接合部53とピン51の他端側を、第1接合部42と導電性ボール41の一端側、及び第2接合部43と導電性ボール41の他端側よりも更に強固に接合するために、第2電極パッド22b及び第4電極パッド37bの径を、それぞれ第1電極パッド22a及び第3電極パッド37aの径よりも大きくし、ピン51の径を太くしても構わない。但し、実装密度が低下するため、第2電極パッド22b及び第4電極パッド37bの径は、実装密度との兼ね合いから決定することが好ましい。第1の実施の形態の変形例1図3は、第1の実施の形態の変形例1に係る半導体パッケージを例示する断面図である。図3を参照するに、半導体パッケージ10Aにおいて、第2電極パッド22b及び第4電極パッド37bが他の配線層等と接続されてなく、電気的に孤立フローティングしている点が、半導体パッケージ10図1参照と相違する。なお、第1の実施の形態の変形例1において、既に説明した実施の形態と同一構成部品についての説明は省略する。このように、第2電極パッド22b及び第4電極パッド37bを他の配線層等と接続せずに、つまり、ピン51を信号線等としては用いずに、半導体チップ20と配線基板30との接続信頼性を向上する目的のみに用いてもよい。半導体パッケージ10Aの形態でも半導体パッケージ10と同様の効果を奏する。なお、半導体パッケージ10Aにおいて、ピン51の材料としては、例えば銅Cu等の導電性材料を用いてもよいが、例えばガラス等の絶縁性材料を用いてもよい。但し、ピン51の材料としてガラス等の絶縁性材料を用いた場合には、ガラス等の絶縁性材料の表面に、第3接合部52及び第4接合部53との濡れ性を向上させる処理を施すことが好ましい。第1の実施の形態の変形例2第1の実施の形態の変形例2では、第1の実施の形態において、ピン51と接合される第3接合部52及び第4接合部53の材料として、第1接合部42及び第2接合部43の材料よりも低融点の材料を用いる例を示す。なお、第1の実施の形態の変形例2において、既に説明した実施の形態と同一構成部品についての説明は省略する。第1の実施の形態の変形例2に係る半導体パッケージ構造は半導体パッケージ10と同様であるため図示は省略において、第1接合部42及び第2接合部43の材料としては、例えばSn-Agを用いることができる。第3接合部52及び第4接合部53の材料としては、例えばSn-Ag融点220°C以上よりも低融点であるSn-Bi融点139°C程度を用いることができる。又、第1接合部42及び第2接合部43の材料としてSn-Sb融点250°C以上を用い、第3接合部52及び第4接合部53の材料としてSn-37Pb融点183°C程度を用いてもよい。又、第1接合部42及び第2接合部43の材料としてSn-90Pb融点280°C程度を用い、第3接合部52及び第4接合部53の材料としてSn-In融点117°C程度を用いてもよい。又、第1接合部42及び第2接合部43の材料としてSn-Cu融点227°C程度を用い、第3接合部52及び第4接合部53の材料としてSn-In融点117°C程度を用いてもよい。但し、ピン51と接合される第3接合部52及び第4接合部53の材料としては、第1接合部42及び第2接合部43の材料よりも低融点の材料を用いればよく、上に例示した材料や組み合わせに限定されることはない。このように、ピン51と接合される第3接合部52及び第4接合部53の材料として、第1接合部42及び第2接合部43の材料よりも低融点の材料を用いることにより、半導体チップ20と配線基板30との接続信頼性を更に向上できる。この理由について、第1の実施の形態の変形例2に係る半導体パッケージの製造工程の一部を示しながら以下に説明する。図4~図6は、第1の実施の形態の変形例2に係る半導体パッケージ製造工程を例示する図である。まず、図4に示す工程では、配線基板30を準備し、第3電極パッド37a上に第2接合部43を形成し、第4電極パッド37b上に第4接合部53を形成する。配線基板30は、例えば以下のようにして作製する。すなわち、まず、例えばシリコン板に異方性エッチング法等により貫通孔31xを形成し、電解めっき法等により貫通孔31x内に銅Cu等を充填して基板本体31を作製する。そして、基板本体31の一方の面にセミアディティブ法等により第1配線層33を形成する。次に、基板本体31の一方の面に第1配線層33を被覆する第1絶縁層34を形成後、第1絶縁層34を貫通し第1配線層33の上面を露出する第1ビアホール34xをレーザ加工法等で形成する。更に、第1絶縁層34上に、第1ビアホール34xを介して第1配線層33に接続される第2配線層35をセミアディティブ法等で形成する。更に、第1絶縁層34上に第2配線層35を被覆する第2絶縁層36を形成後、第2絶縁層36を貫通し第2配線層35の上面を露出する第2ビアホール36xをレーザ加工法等で形成する。更に、第2絶縁層36上に、第2ビアホール36xを介して第2配線層35に接続される第3配線層37を形成する。第1配線層33、第2配線層35、及び第3配線層37の材料としては、例えば銅Cu等を用いることができる。第1絶縁層34及び第2絶縁層36の材料としては、例えばエポキシ系樹脂を主成分とする熱硬化性の絶縁性樹脂等を用いることができる。第3電極パッド37a上に第2接合部43を形成し、第4電極パッド37b上に第4接合部53を形成するには、例えば、第3電極パッド37a上に所定のはんだ材料Sn-Ag等のペーストを塗布し、第4電極パッド37b上に所定のはんだ材料Sn-Ag等よりも低融点のはんだ材料Sn-Bi等のペーストを塗布すればよい。次に、図5に示す工程では、配線基板30の第3電極パッド37a上に、第2接合部43を介して導電性ボール41を配置し、第4電極パッド37b上に、第4接合部53を介してピン51を配置する。導電性ボール41及びピン51の配置には、例えば、ボールマウンタ等の装置を用いることができる。次に、図6に示す工程では、第1電極パッド22a上に所定のはんだ材料Sn-Ag等のペーストを塗布して第1接合部42を形成し、第2電極パッド22b上に所定のはんだ材料Sn-Ag等よりも低融点のはんだ材料Sn-Bi等のペーストを塗布して第3接合部52を形成する。そして、第1接合部42と導電性ボール41、及び第3接合部52とピン51をそれぞれ位置あわせしてリフロー炉に投入し、導電性ボール41に含まれるはんだ材料、第1接合部42、第2接合部43、第3接合部52、及び第4接合部53を溶融させ、その後冷却して硬化させる。これにより、導電性ボール41に含まれるはんだ材料、第1接合部42、及び第2接合部43が合金化して接合部40が形成され、第3接合部52及び第4接合部53が硬化して接合部50が形成され、配線基板30に半導体チップ20が搭載された第1の実施の形態の変形例2に係る半導体パッケージが完成する。ところで、半導体チップ20及び配線基板30をリフロー炉で加熱し、その後冷却すると、半導体チップ20よりも熱膨張係数の大きな配線基板30の主に絶縁層部分第1絶縁層34及び第2絶縁層36に変位反りや変形などが生じ、特に配線基板30の外周側に大きな応力がかかる。しかしながら、配線基板30の外周側は、ピン51を介して半導体チップ20と接続されている。そして、ピン51と半導体チップ20とを接続する第3接合部52例えばSn-Bi系のはんだ材料、及びピン51と配線基板30とを接続する第4接合部53例えばSn-Bi系のはんだ材料は、第1接合部42及び第2接合部43Sn-Ag系のはんだ材料よりも低融点である。これにより、リフロー炉で加熱され、その後冷却される過程において、第3接合部52及び第4接合部53は、第1接合部42及び第2接合部43よりも先に溶融し後に硬化する。従って、リフロー炉で加熱され、その後冷却される過程において、配線基板30の特に外周側に大きな変位が生じても、第3接合部52及び第4接合部53の融点よりも高い温度では、第3接合部52及び第4接合部53が溶融しているためピン51が可動し、配線基板30の変位に追従できる。その結果、図7に例示するように、配線基板30の特に外周側に大きな変位が生じても、ピン51が可動して配線基板30の変位に追従した状態で第3接合部52及び第4接合部53が硬化する。つまり、半導体チップ20の第2電極パッド22bとピン51とは第3接合部52にかかる応力が緩和された状態で接続され、配線基板30の第4電極パッド37bとピン51とは第4接合部53にかかる応力が緩和された状態で接続される。なお、図7の例では、ピン51が配線基板30の変位に追従して姿勢を変えた状態で硬化した様子を模式的に示している。なお、図7の例では、配線基板30の外周側が膨張する方向に変位する様子を示しているが、配線基板30の外周側が収縮する方向に変位した場合にも、ピン51は配線基板30の変位に追従できる。このように、第1の実施の形態の変形例2では、第1の実施の形態と同様の効果を奏するが、更に以下の効果を奏する。すなわち、ピン51と接合される第3接合部52及び第4接合部53の材料として、第1接合部42及び第2接合部43の材料よりも低融点の材料を用いることにより、リフロー炉で加熱され、その後冷却される過程において、配線基板30の特に外周側に大きな変位が生じても、第3接合部52及び第4接合部53の融点よりも高い温度では、ピン51が配線基板30の変位に追従して可動できる。その結果、第3接合部52及び第4接合部53にかかる応力を緩和することができる。第1の実施の形態の変形例3第1の実施の形態の変形例3では、電極パッドの配置のバリエーションについて例示する。なお、第1の実施の形態の変形例3において、既に説明した実施の形態と同一構成部品についての説明は省略する。図8~図10は、半導体チップ及び配線基板の電極パッドを例示する平面図である。図8~図10では、便宜上、第2電極パッド22b第4電極パッド37bを梨地で示している。図8~図10において、第2電極パッド22b第4電極パッド37b上にピン51が配置される。図8に示すように、第1電極パッド22a第3電極パッド37aよりも外周側に配置される第2電極パッド22b第4電極パッド37bの個数は任意としてかなわない。もちろん図2や図8以外の配置でもよく、例えば、最外周の4隅のみに第2電極パッド22b第4電極パッド37bを配置してもよい。又、図9に示すように、第1電極パッド22a第3電極パッド37aよりも外周側に配置される第2電極パッド22b第4電極パッド37bは、一重でなくてもよく、二重や三重としてもよい。又、図10に示すように、電極パッドがペリフェラル状に配置されている場合にも、第1電極パッド22a第3電極パッド37aよりも外周側に第2電極パッド22b第4電極パッド37bを配置すれば、電極パッドをエリアアレイ状に配置した場合と同様の効果が得られる。更に、図10の例を図8や図9のように変形してもよい。このように、第2電極パッド22b及び第4電極パッド37bは、それぞれ第1電極パッド22a及び第3電極パッド37aよりも外周側に配置されていれば、その態様は限定されない。以上、好ましい実施の形態及びその変形例について詳説したが、上述した実施の形態及びその変形例に制限されることはなく、特許請求の範囲に記載された範囲を逸脱することなく、上述した実施の形態及びその変形例に種々の変形及び置換を加えることができる。例えば、上記実施の形態及びその変形例では、半導体パッケージを構成する配線基板として、シリコン、ガラス、セラミック、又は樹脂等からなる基板本体を備えた配線基板を例示した。しかし、配線基板には、例えば、コアとなる基板本体を有さない所謂コアレスのビルドアップ配線基板等を用いても構わない。又、基板本体の両面に配線層を設けた配線基板を用いても構わない。