"カラー読み取り用センサ及びモノクロ読み取り用センサを備えた光電変換素子であって、カラー読み取りモードからモノクロ読み取りモードへの切替の際又はモノクロ読み取りモードからカラー読み取りモードへの切替の際に、モノクロ読み取り用センサ又はカラー読み取り用センサに蓄積された不要電荷を排出する不要電荷排出手段を備えたことを特徴とする光電変換素子。カラー読み取り用センサ及びモノクロ読み取り用センサを有する光電変換素子と、前記光電変換素子を駆動制御する駆動制御手段と、を備えた画像読取装置であって、前記光電変換素子は、画像読み取り時に前記駆動制御手段からパルス状に供給される信号であるリセットパルスがアサートされている間、カラー読み取り用センサ又はモノクロ読み取り用センサの出力信号電荷を排出する信号電荷排出手段を備え、前記駆動制御手段は、カラー読み取りモードからモノクロ読み取りモードへの切替の際又はモノクロ読み取りモードからカラー読み取りモードへの切替の際に、前記リセットパルスをアサートし続けることを特徴とする画像読取装置。前記駆動制御手段は、カラー読み取りモードからモノクロ読み取りモードへの切替の際又はモノクロ読み取りモードからカラー読み取りモードへの切替の際に、前記リセットパルスをアサートし、その後、前記光電変換素子の読み取りモードを切り替え、所定時間経過後に前記リセットパルスをネゲートすることを特徴とする請求項2に記載の画像読取装置。前記所定時間をTWAITとしたとき、TWAIT>QALL÷QREG×Tlineminを満たすことを特徴とする請求項3に記載の画像読取装置。QALLは、前記光電変換素子内部の所定の色の光を受光する複数の画素で構成される1チャンネル分全ての回路に蓄積できる全電荷量、QREGは、前記光電変換素子内部のシフトレジスタ1本に蓄積できる全電荷量、Tlineminは、シフトレジスタ1本分全ての電荷を転送するために必要な最小の蓄積期間。請求項2乃至4のいずれか1項に記載の画像読取装置を備えたことを特徴とする画像形成装置。カラー読み取り用センサ、モノクロ読み取り用センサ及び画像読取り時にパルス状に供給される信号であるリセットパルスがアサートされている間、カラー読み取り用センサ又はモノクロ読み取り用センサの出力信号電荷を排出する信号電荷排出手段を有する光電変換素子と、前記光電変換素子を駆動制御する駆動制御手段と、を備えた画像読取装置で実行される画像読取方法であって、前記駆動制御手段が、カラー読み取りモードからモノクロ読み取りモードへの切替の際又はモノクロ読み取りモードからカラー読み取りモードへの切替の際に、前記リセットパルスをアサートし続ける工程を含むことを特徴とする画像読取方法。カラー読み取り用センサ、モノクロ読み取り用センサ及び画像読み取り時にパルス状に供給される信号であるリセットパルスがアサートされている間、カラー読み取り用センサ又はモノクロ読み取り用センサの出力信号電荷を排出する信号電荷排出手段を有する光電変換素子と、前記光電変換素子を駆動制御する駆動制御手段と、を備えた画像読取装置に、前記駆動制御手段が、カラー読み取りモードからモノクロ読み取りモードへの切替の際又はモノクロ読み取りモードからカラー読み取りモードへの切替の際に、前記リセットパルスをアサートし続けるステップを実行させるための画像読取プログラム。しかし、今までの技術は、CCDの電源オフ時に蓄積された不要電荷がCCDの電源オン直後に一度に放出されるために発生する過大電圧を抑制することを目的としていた。一方、一般にカラーR/G/Bに加えてモノクロBWのセンサを持ついわゆる4ラインCCDにおいては、CCDの電源オンが継続された状態においても、カラー読み取りモードとモノクロ読み取りモードとの読み取りモード切替時において、それまで使用していなかった方のセンサ例えば、カラー読み取りモードを使用していた場合はBWセンサ、モノクロ読み取りモードを使用していた場合はR/G/Bセンサに蓄積された不要電荷が読み取りモードを切り替えた直後に一度に放出され過大電圧が発生するという問題があった。なお、読み取りモード切替時に発生する過大電圧に対して、上述したCCDの電源オフから電源オンに変更する時の技術を応用した場合は、読み取りモードを切り替える以外のための制御信号が必要となる。また、それらの制御信号をシーケンスを組んで制御するため読み取りモードの切替に時間を要し、制御が複雑化するなどといった問題があった。特許文献1には、AFEへの入力過大電圧の影響を低減させる目的で、アナログ信号処理回路部の入力部でAC結合コンデンサの充放電によってアナログ画像データの入力オフセットレベルを任意の電位に固定するクランプ回路部を備え、光電変換素子をON/OFFする際には、クランプ手段の任意の電位に固定する期間がON/OFFしないときの期間よりも長く設定されていることを特徴とする構成が開示されている。しかし、CCDのカラーモードとモノクロモードとのモード切替時に過大電圧が発生するという問題は解消できていない。本発明は、上記に鑑みてなされたものであって、カラー読み取りモードとモノクロ読み取りモードとの読み取りモード切替時に発生する過大電圧をより簡易な構成で抑制することを目的とする。上述した課題を解決し、目的を達成するために、本発明は、カラー読み取り用センサ及びモノクロ読み取り用センサを備えた光電変換素子であって、カラー読み取りモードからモノクロ読み取りモードへの切替の際又はモノクロ読み取りモードからカラー読み取りモードへの切替の際に、モノクロ読み取り用センサ又はカラー読み取り用センサに蓄積された不要電荷を排出する不要電荷排出手段を備えたことを特徴とする。また、本発明は、カラー読み取り用センサ及びモノクロ読み取り用センサを有する光電変換素子と、前記光電変換素子を駆動制御する駆動制御手段と、を備えた画像読取装置であって、前記光電変換素子は、画像読み取り時に前記駆動制御手段からパルス状に供給される信号であるリセットパルスがアサートされている間、カラー読み取り用センサ又はモノクロ読み取り用センサの出力信号電荷を排出する信号電荷排出手段を備え、前記駆動制御手段は、カラー読み取りモードからモノクロ読み取りモードへの切替の際又はモノクロ読み取りモードからカラー読み取りモードへの切替の際に、前記リセットパルスをアサートし続けることを特徴とする。また、本発明は、本発明に係る画像読取装置を備えたことを特徴とする。また、本発明は、カラー読み取り用センサ、モノクロ読み取り用センサ及び画像読み取り時にパルス状に供給される信号であるリセットパルスがアサートされている間、カラー読み取り用センサ又はモノクロ読み取り用センサの出力信号電荷を排出する信号電荷排出手段を有する光電変換素子と、前記光電変換素子を駆動制御する駆動制御手段と、を備えた画像読取装置で実行される画像読取方法であって、前記駆動制御手段が、カラー読み取りモードからモノクロ読み取りモードへの切替の際又はモノクロ読み取りモードからカラー読み取りモードへの切替の際に、前記リセットパルスをアサートし続ける工程を含むことを特徴とする。また、本発明は、カラー読み取り用センサ、モノクロ読み取り用センサ及び画像読み取り時にパルス状に供給される信号であるリセットパルスがアサートされている間、カラー読み取り用センサ又はモノクロ読み取り用センサの出力信号電荷を排出する信号電荷排出手段を有する光電変換素子と、前記光電変換素子を駆動制御する駆動制御手段と、を備えた画像読取装置に、前記駆動制御手段が、カラー読み取りモードからモノクロ読み取りモードへの切替の際又はモノクロ読み取りモードからカラー読み取りモードへの切替の際に、前記リセットパルスをアサートし続けるステップを実行させる。本発明によれば、カラー読み取りモードとモノクロ読み取りモードとの読み取りモード切替時に発生する過大電圧を簡易な構成で抑制することができ、光電変換素子の後段の回路の特性劣化や破壊を抑制することができるという効果を奏する。以下に添付図面を参照して、この発明にかかる画像読取装置の最良な実施の形態を詳細に説明する。図1は、本発明の実施の形態に係る画像読取装置の構成を示すブロック図である。画像読取装置1は、照明光源2、光源点灯装置インバータ3、CCDイメージセンサ4、エミッタフォロアー5、ACカップリングコンデンサ6、AFE7、データ処理部8、制御部9及び記憶部10を備えて構成されている。照明光源2は、画像読み取りを行う対象である原稿に光を照射する光源である。光源点灯装置3は、照明光源2を点灯させるための回路である。CCD4は、原稿から反射された光を電気信号アナログ画像信号に変換する。CCD4の構成については、後ほど詳しく説明する。エミッタフォロアー5は、CCD4とAFE7との間のインピーダンス整合を行う。ACカップリングコンデンサ6は、CCD4から出力されたアナログ画像信号の電圧がAFE7の入力定格電圧の範囲内に収まるようにCCD出力電圧の直流オフセット分を除去する。AFEanalogfrontend7は、A/D変換、S/H回路、ゲイン調整等の機能を集積化したICである。また、AFE7の重要な機能の一つは、AFE7に入力されるアナログ画像信号をデジタル画像信号に変換することである。さらに、AFE7は、入力されるアナログ画像信号のレベルを希望の一定電圧レベルに安定させるクランプ機能、変換されたデジタル画像信号のピークレベルを希望のレベルに調整するAGCautogaincontrol機能及び画像信号の基準となる黒レベルを希望の出力に設定する黒オフセット調整機能等を備えていても良い。データ処理部8は、AFE7から出力されたデジタル画像信号に対して、シェーディング補正やガンマ補正等の各種データ処理を行う。処理後のデジタル画像データは、書込み部15へ直接送信されるか、制御部9を介して記憶部10に一時記憶された後、再び、制御部9を介して書込み部15へ送信される。制御部9は、画像読取装置1の全体を制御する。制御部9は、光源駆動制御部11、CCD駆動制御部12、AFE駆動制御部13及びデータ処理制御部14を備えて構成されている。光源駆動制御部11は、光源点灯装置3の駆動を制御することにより、照明光源2の放出光量を制御する。具体的には、光源点灯装置3に直流電圧を入力印加したり、PWM信号を入力したりすることにより、照明光源2の放出光量を制御する。CCD駆動制御部12は、CCD4の駆動を制御する。具体的には、CCD駆動制御部12は、CCD4が有する複数の読み取りモードの中から、どの読み取りモードでCCD4に原稿を読み取らせるかを選択し、CCD4に指示する。AFE駆動制御部13は、AFE7の駆動を制御する。データ処理制御部14は、データ処理部8の駆動を制御する。記憶部10は、各種の駆動設定データ及びデータ処理部8によりデータ処理済みのデジタル画像データを記憶する。記憶部10は、例えば、ROM、RAM又はHDD等の記憶媒体である。ここで、各種の駆動設定データとは、照明光源2及び光源点灯装置3の駆動設定データ、CCD4の駆動設定データ、AFE7の駆動設定データ並びにデータ処理部8のデータ処理設定データ等である。次に、画像読取装置1による画像読み取りの仕組みを簡単に説明する。照明光源2から放出された光は原稿に照射され、その反射光が図示しない複数枚のミラーを経由してCCD4に入力される。CCD4は、記憶部10に記憶されているCCD4の駆動設定データに基づいて駆動され、その入力された光量に応じたアナログ画像信号を出力する。そして、アナログ画像信号は、エミッタフォロアー5を経由し、ACカップリングコンデンサ6へ入力される。CCD4から出力された段階でのアナログ画像信号には、一定のオフセット電圧が重畳されているが、このオフセット電圧はAFE7の入力定格電圧を超えており、そのままAFE7に入力することはできない。そこで、ACカップリングコンデンサ6で、AFE7の入力定格電圧を超えないようにアナログ画像信号のオフセット分を除去する。図2-1は、エミッタフォロアー5の構成を示す図であり、図2-2は、CCD4から出力された段階でのアナログ画像信号を示す図であり、図2-3は、AFE7へ入力される段階でのアナログ画像信号を示す図である。図2-1に示すように、エミッタフォロアー5は、抵抗5aと、トランジスタ5bと、を含んで構成されている。抵抗5aの一端は、接地電位に接続されている。トランジスタ5bは、第1の入出力端子が抵抗5aの一端に接続され、第2の入出力端子が電源電位ここでは、10~12Vに接続され、制御端子にはCCD4の出力信号が入力される。図2-1に示す例では、CCD4の電源電圧は10~12Vであり、CCD4から出力された段階でのアナログ画像信号図2-2参照は、5Vのオフセット電圧にマイナスパルスのアナログ画像信号が重畳されている。これに対して、AFE7の電源電圧は3.3Vであり、入力定格電圧は0~2V、オフセット電圧は2Vである。従って、CCD4の出力信号をそのままAFE7へ入力することはできない。そこで、ACカップリングコンデンサ6により、CCD4の出力信号を2Vのオフセット電圧にマイナスパルスのアナログ画像信号が重畳された状態である信号に変換し図2-3参照、その変換後の信号がAFE7へ入力される。なお、上記電圧値は本発明の実施の形態を示す一例であり、これらの値に限定されない。ここで、CCD4から出力された段階でのアナログ画像信号の振幅値が2V以上あると、オフセット電圧を2Vにした場合に、アナログ画像信号の2Vを超える部分の振幅値は、接地電位GNDに達してしまい、AFE7の入力定格電圧の下限を下回り、AFE7に悪影響を及ぼし、特性劣化や、最悪の場合はデバイス破壊に至る。従って、アナログ画像信号の振幅値は、AFE7の入力定格電圧内に収まる範囲で使用するのが好ましい。しかしながら、CCD4の状態遷移中など過渡的な状態において、上記の振幅値範囲を超える過大電圧が発生してしまう場合がある。例えば、CCD4の光電変換素子はCCD4の電源がONであるかOFFであるかに関わらず、入射した光に反応して電荷を蓄積している。この電荷蓄積は、意図的に光を入射させた場合でなくても、周囲の微量な光を感知して起こる現象である。従って、CCD4の電源がOFFからONに移行する際に、CCD4の電源OFF時に蓄積された不要電荷がCCD4の電源をONにした直後に出力端子に一度に放出され、過大電圧が発生してしまう。また、一般にR/G/Bのカラー読み取り用センサに加えてBWのモノクロ読み取り用センサを持ついわゆる4ラインCCDにおいては、CCDの電源ONが継続された状態においても、カラーモードとモノクロモードとのモード切替時において、それまで使用していなかった方のセンサ例えば、カラーモードを使用していた場合はBWセンサ、モノクロモードを使用していた場合はR/G/Bセンサに蓄積された不要電荷がモードを切替えた直後に出力端子に一度に放出され過大電圧が発生してしまう。図3は、本実施の形態に適用される4ラインCCDの構成の一例を示した図である。4ラインCCDは、Rレッドの画素群4a、Gグリーンの画素群4b、Bブルーの画素群4cの3つの画素群を有しており、カラーモードでは合計3chチャンネル分の信号が出力される。さらに、4ラインCCDは、モノクロBW読み取り専用の画素群4dも有しており、モノクロモードで読み取る場合はこの画素群4dの1chチャンネル分の信号が出力される。その際、画素群を奇数画素ODDと偶数画素EVENに分けて2chチャンネルで出力するCCDもあり、3ラインCCDと比べてモノクロ画像を高速に読み取ることができる。Rレッドの画素群4aの出力信号は、アンプ4eによって増幅され、Gグリーンの画素群4bの出力信号は、アンプ4fによって増幅され、Bブルーの画素群4cの出力信号は、アンプ4gによって増幅され、モノクロBWの画素群4dの出力信号は、アンプ4h,4i,4jによって増幅される。アンプ4e~4jの出力信号は、スイッチ4m~4rに入力される。スイッチ4p~4rには、カラー/モノクロ切替信号がインバータ4kを介して入力されており、カラー/モノクロ切替信号がハイレベルモノクロモードの場合に、スイッチ4p~4rは信号を出力する。スイッチ4m~4oには、カラー/モノクロ切替信号がインバータ4k,4lを介して入力されており、カラー/モノクロ切替信号がローレベルカラーモードの場合に、スイッチ4m~4oは信号を出力する。4ラインCCDに対するカラーモードかモノクロモードかの切替えは、CCD駆動制御部12図1参照からのカラー/モノクロ切替信号によりCCD内部の各SWスイッチを操作することにより行われ、R/G/B/BWの各画素群から送られた画像信号がカラー/モノクロ切替信号に応じて選択されCCD外部に出力される。なお、特許文献1に記載されているように、4ラインCCDのカラー用センサR/G/B内部の図示しないシフトゲートや転送レジスタと、モノクロ用センサBW内部の図示しないシフトゲートや転送レジスタと、をそれぞれ駆動する駆動クロック入力端子を別々に設けることも行われている。本実施の形態にはこのタイプの4ラインCCDが適用される。ここで、CCDを駆動する駆動クロック及び駆動方法の一例を、図4及び図5を参照しながら説明する。図4は、CCD内部の出力回路構成1チャンネル分を示す図であり、図5は、図4の出力回路の入出力信号のタイミングチャートである。図4を参照すると、この出力回路21は、CCD転送部22と、フローティングキャパシタ23と、信号電荷排出部24と、アンプ25,27と、クランプ部26と、スイッチ28と、を含んで構成されている。CCD転送部22は、転送クロック1,2に同期して、CCD画素からの信号を出力する。フローティングキャパシタ23は、CCD転送部22の出力端子と接地電位との間に接続されている。信号電荷排出部24は、トランジスタ24aを含んでいる。トランジスタ24aの第1の入出力端子は、CCD転送部22の出力端子とフローティングキャパシタ23との接続点29に接続され、第2の入出力端子は、高電位側の電源電位に接続され、制御端子にはリセットパルスが入力される。このような構成により、リセットパルスがハイレベルの間は、トランジスタ24aがオン状態となり、接続点29の電位が高電位側の電源電位にプルアップされ、信号電荷電子が排出される。アンプ25は、接続点29の電位を増幅出力する。クランプ部26は、キャパシタ26aと、直流電源26bと、トランジスタ26cと、を含んで構成されている。キャパシタ26aの一端は、アンプ25の出力端子に接続されている。直流電源26bの低電位側の出力端子は、接地電位に接続されている。トランジスタ26cの第1の入出力端子は、直流電源26bの高電位側の出力端子に接続され、第2の入出力端子は、キャパシタ26aの他端と接続され、クランプ部26の出力端子となっている。このような構成により、クランプパルスがハイレベルの間は、トランジスタ26cがオン状態となり、クランプ部26の出力端子の電位が直流電源26bの電位直流オフセット電位にクランプされる。アンプ27は、クランプ部26の出力端子の電位を増幅出力する。スイッチ28は、カラー/モノクロ切替信号に応じて、アンプ27の出力信号を外部出力端子に出力する。図5を参照すると、転送クロック1は転送クロック2の反転信号である。時刻t0において、転送クロック1がローレベルからハイレベルに変化し、転送クロック2がハイレベルからローレベルに変化し、リセットパルスがローレベルからハイレベルに変化すると、信号電荷排出部24内のトランジスタ24a図4参照がオン状態になり、アナログ出力信号OS1,OS2,OS3がハイレベルに変化する。その後、時刻t1において、リセットパルスがハイレベルからローレベルに変化し、クランプパルスがローレベルからハイレベルに変化すると、信号電荷排出部24内のトランジスタ24a図4参照がオフ状態になり、クランプ部26内のトランジスタ26c図4参照がオン状態になり、アナログ出力信号OS1,OS2,OS3が直流オフセット電位にクランプされる。この時刻t1の前後において、アナログ出力信号OS1,OS2,OS3にオーバーシュートが発生するが、これはリセットノイズと呼ばれている。次に、時刻t2において、転送クロック1がハイレベルからローレベルに変化し、転送クロック2がローレベルからハイレベルに変化すると、原稿からの反射光に比例したアナログ振幅電圧が、直流オフセット電位に足されアナログ出力信号OS1,OS2,OS3として出力される。その後、時刻t3において、転送クロック1がローレベルからハイレベルに変化し、転送クロック2がハイレベルからローレベルに変化し、リセットパルスがローレベルからハイレベルに変化すると、アナログ振幅電圧はリセットされ、アナログ出力信号OS1,OS2,OS3にはリセットノイズが重畳される。その後、時刻t4において、クランプパルスがローレベルからハイレベルに変化すると、アナログ出力信号OS1,OS2,OS3はクランプされ、CCDの出力信号の基準となる直流オフセット電位に安定化される。つまり、CCDの各センサR/G/B/BW内部の図示しない転送レジスタに溜まった電荷は、転送クロック1,2に同期して順次転送レジスタの後段へと転送され、転送レジスタの最終段にてアナログ振幅電圧に変換されて出力され、最終段転送レジスタに溜まった電荷はリセットパルスによって信号電荷排出部24により排出され、リセットされた出力信号はクランプパルスにより直流オフセット電位へとクランプされる。また、図示しないシフトパルスはCCDの光電変換素子列に溜まった全画素の電荷をCCDのシフトレジスタに転送する際に利用されるパルス信号で、シフトパルスの1周期が各画素における光信号の蓄積期間に相当する。図6は、カラー用シフトパルス入力端子及び転送クロック入力端子とモノクロ用シフトパルス入力端子及び転送クロック入力端子を別々に持つ4ラインCCDにおいて、モノクロ読み取り時の駆動方法の一例を示すタイミングチャートである。モノクロ読み取りのため、カラー/モノクロ切替信号はハイレベルに、カラー用シフトパルスはハイレベルに、カラー用転送クロック1はローレベルに、カラー用転送クロック2はハイレベルに、それぞれ固定されている。時刻t10において、モノクロ用シフトパルスがローレベルからハイレベルに変化すると、CCDの画素の電荷がシフトレジスタに転送される。時刻t11から、リセットパルスが所定のデューティ且つ所定の周期でローレベル→ハイレベル→ローレベル→と変化する。時刻t12から、クランプパルスが所定のデューティ且つ所定の周期でローレベル→ハイレベル→ローレベル→と変化する。時刻t13から、モノクロ用転送クロック1が所定のデューティ且つ所定の周期でハイレベル→ローレベル→ハイレベル→と変化し、モノクロ用転送クロック2が所定のデューティ且つ所定の周期でローレベル→ハイレベル→ローレベル→と変化する。これにより、モノクロのアナログ出力信号が出力される。時刻t14においてモノクロ用シフトパルスがローレベルからハイレベルに変化する。時刻t10~時刻t14が蓄積期間に相当する。モノクロ読み取り時には、カラー用センサは駆動する必要が無いため、図6に示すように、カラー用シフトパルス及びカラー用転送クロック1,2はハイレベル又はローレベルに固定することとしている。このように使用しない回路動作を停止する事で、消費電力の削減効果及び不要輻射EMIの抑制効果などがある。なお、カラー読み取り時は、図示しないが、カラー/モノクロ切替信号がローレベルカラーモードに切り替わり、モノクロ用シフトパルス及びモノクロ用転送クロック1,2がハイレベル又はローレベルに固定され、カラー用シフトパルス及びカラー用転送クロック1,2がモノクロ用と同様に供給される。また、図6ではリセットパルス及びクランプパルスはカラー用とモノクロ用で共通としているが、カラー用とモノクロ用のリセットパルス入力端子及びクランプパルス入力端子を別々に備え、カラー用とモノクロ用のリセットパルス及びクランプパルスそれぞれを個別に駆動することとしても良い。ところで、4ラインCCDは全てのセンサに常に光が入射され電荷の蓄積が起こっているので、上記した駆動方法ではカラーモードとモノクロモードとのモード切替時において、それまで使用していなかった方のセンサ例えば、カラーモードを使用していた場合はBWセンサ、モノクロモードを使用していた場合はR/G/Bセンサに蓄積された不要電荷がモードを切替えた直後に一度に放出され過大電圧が出力されるという問題がある。先にも述べた通り、この過大電圧が後段のAFE7に入力されると、AFE7の入力定格電圧の下限を下回るため悪影響を及ぼし、特性劣化や最悪の場合はAFE7のデバイス破壊に至る可能性もある。図7は、カラー用シフトパルス入力端子及び転送クロック入力端子とモノクロ用シフトパルス入力端子及び転送クロック入力端子を別々に持つ4ラインCCDにおいて、モノクロモードからカラーモードへ切替時の駆動方法の比較例を示すタイミングチャートである。初期時t20において、カラー/モノクロ切替信号はハイレベルモノクロモードとなっている。時刻t21において、モノクロ用シフトパルスがローレベルからハイレベルに変化すると、CCDの画素の電荷がシフトレジスタに転送される。その後、リセットパルス、クランプパルス、モノクロ用転送クロック1,2が供給されると、先に図5で説明したように、原稿からの反射光に比例したアナログ出力信号OS1が出力される。時刻t22において、カラー/モノクロ切替信号がハイレベルモノクロモードからローレベルカラーモードに変化する。時刻t23から、リセットパルスが所定のデューティ且つ所定の周期でローレベル→ハイレベル→ローレベル→と変化する。リセットパルスがハイレベルとなったとき、先に説明したリセットノイズがアナログ出力信号OS1,OS2,OS3に重畳される。時刻t24から、クランプパルスが所定のデューティ且つ所定の周期でローレベル→ハイレベル→ローレベル→と変化する。クランプパルスがハイレベルとなったとき、先に説明したようにアナログ出力信号OS1,OS2,OS3が直流オフセット電位にクランプされる。時刻t25から、カラー用転送クロック1が所定のデューティ且つ所定の周期でハイレベル→ローレベル→ハイレベル→と変化し、カラー用転送クロック2が所定のデューティ且つ所定の周期でローレベル→ハイレベル→ローレベル→と変化する。すると、時刻t20~t22までの間使用されていなかったR/G/Bセンサに蓄積された電荷が放出され、時刻t26において、アナログ出力信号OS1,OS2,OS3は接地電位GNDに達してしまい、AFE7の入力定格電圧の下限を下回ってしまう。その後、所定時間が経過してR/G/Bセンサに蓄積された電荷の放出が終了し、時刻t27において、カラー用シフトパルスがローレベルからハイレベルに変化し、時刻t28からリセットパルスが所定のデューティ且つ所定の周期でローレベル→ハイレベル→ローレベル→と変化する。リセットパルスがハイレベルとなったとき、先に説明したリセットノイズがアナログ出力信号OS1,OS2,OS3に重畳される。時刻t29から、クランプパルスが所定のデューティ且つ所定の周期でローレベル→ハイレベル→ローレベル→と変化する。クランプパルスがハイレベルとなったとき、先に説明したようにアナログ出力信号OS1,OS2,OS3が直流オフセット電位にクランプされる。時刻t30から、カラー用転送クロック1が所定のデューティ且つ所定の周期でハイレベル→ローレベル→ハイレベル→と変化し、カラー用転送クロック2が所定のデューティ且つ所定の周期でローレベル→ハイレベル→ローレベル→と変化する。すると、原稿からの反射光に比例したアナログ出力信号OS1,OS2,OS3が出力される。なお、図7においては、モノクロモードからカラーモードへの切替時について説明したが、カラーモードからモノクロモードへの切替時においても、モノクロ用の各駆動信号とカラー用の各駆動信号の駆動を入れ替えるだけで、同様である。図8は、本発明の実施の形態に係る4ラインCCD内部の出力回路構成1チャンネル分を示す図である。図8を参照すると、この出力回路31は、先に説明した図4に示す出力回路21の構成要素に加えて、不要電荷排出部32を更に備えている。不要電荷排出部32は、エッジ検出回路32a、保持回路32b及びトランジスタ32cを含んでいる。エッジ検出回路32aには、カラー/モノクロ切替信号が入力され、エッジ検出回路32aは、カラー/モノクロ切替信号のエッジを検出したら、ハイレベルの信号を保持回路32bに出力する。保持回路32bは、エッジ検出回路32aから入力されるハイレベルの信号を所定時間TWAIT保持し、トランジスタ32cの制御端子に出力する。なお、所定時間TWAITは、CCD内部の1チャンネル分全ての回路に蓄積できる全電荷量CCDの品種毎の固有値をQALL、CCD内部のシフトレジスタ1本に蓄積できる全電荷量CCDの品種毎の固有値をQREG、シフトレジスタ1本分全ての電荷を転送するために必要な最小の蓄積期間をTlineminとすると、TWAIT>QALL÷QREG×Tlinemin1で表される。トランジスタ32cの第1の入出力端子は、接続点29に接続され、第2の入出力端子は、高電位側の電源電位に接続されている。このような構成により、カラー/モノクロ切替信号がハイレベルからローレベルに変化又はローレベルからハイレベルに変化してから所定時間、接続点29が高電位側の電源電位にプルアップされる。これにより、図7の時刻t26~t27に示されるような、アナログ出力信号OS1,OS2,OS3が接地電位GNDになってしまうことを抑制することができる。これにより、後段のAFE7の特性劣化やデバイス破壊を抑制することができる。図9は、本発明の実施の形態に係る、カラー用シフトパルス入力端子及び転送クロック入力端子とモノクロ用シフトパルス入力端子及び転送クロック入力端子とを別々に備え、図4に示す出力回路を備える4ラインCCDにおいて、モノクロモードからカラーモードへの切替時における駆動方法を示すタイミングチャートである。初期時t40において、カラー/モノクロ切替信号はハイレベルモノクロモードとなっている。時刻t41において、モノクロ用シフトパルスがローレベルからハイレベルに変化すると、CCDの画素の電荷がシフトレジスタに転送される。その後、リセットパルス、クランプパルス、モノクロ用転送クロック1,2が供給されると、先に図5で説明したように、原稿からの反射光に比例したアナログ出力信号OS1が出力される。時刻t42において、リセットパルスをアサートハイレベルにする。すると、信号電荷排出部24内のトランジスタ24a図4参照がオン状態になり、接続点29の電位が高電位側の電源電位にプルアップされる。これにより、アナログ出力信号OS1,OS2,OS3がハイレベルに変化する。時刻t43において、カラー/モノクロ切替信号がハイレベルモノクロモードからローレベルカラーモードに変化し、その後、クランプパルスが所定のデューティ且つ所定の周期でローレベル→ハイレベル→ローレベル→と変化し、カラー用転送クロック1が所定のデューティ且つ所定の周期でハイレベル→ローレベル→ハイレベル→と変化し、カラー用転送クロック2が所定のデューティ且つ所定の周期でローレベル→ハイレベル→ローレベル→と変化する。しかし、リセットパルスがアサートハイレベルされ続けているので、アナログ出力信号OS1,OS2,OS3はハイレベルのまま変化しない。時刻t43から所定時間TWAIT経過後の時刻t44において、リセットパルスがネゲートローレベルされると、アナログ出力信号OS1,OS2,OS3は直流オフセット電位に変化する。なお、所定時間TWAITは、先に説明した式1で表される。また、カラー用シフトパルスがローレベルからハイレベルに変化すると、CCDの画素の電荷がシフトレジスタに転送される。時刻t45からリセットパルスが所定のデューティ且つ所定の周期でローレベル→ハイレベル→ローレベル→と変化する。リセットパルスがハイレベルとなったとき、先に説明したリセットノイズがアナログ出力信号OS1,OS2,OS3に重畳される。時刻t46から、クランプパルスが所定のデューティ且つ所定の周期でローレベル→ハイレベル→ローレベル→と変化する。クランプパルスがハイレベルとなったとき、先に説明したようにアナログ出力信号OS1,OS2,OS3が直流オフセット電位にクランプされる。時刻t47から、カラー用転送クロック1が所定のデューティ且つ所定の周期でハイレベル→ローレベル→ハイレベル→と変化し、カラー用転送クロック2が所定のデューティ且つ所定の周期でローレベル→ハイレベル→ローレベル→と変化する。すると、原稿からの反射光に比例したアナログ出力信号OS1,OS2,OS3が出力される。このように、R/G/Bセンサに蓄積した不要電荷をモノクロモードからカラーモードに切替える前後は常にリセットしておくことで、カラーモードへの切替直後の過大電圧を抑制することができる。これにより、後段のAFE7の特性劣化やデバイス破壊を抑制することができる。さらに、カラー用シフトパルス及び転送クロックとモノクロ用シフトパルス及び転送クロックを同時に駆動する必要はないため、駆動回路の消費電力や不要輻射EMI量は、図7記載の駆動方法から増加することが無いという効果もある。なお、カラーモードからモノクロモードへの切替時は、図示しないが、図9のモノクロ用の各駆動信号とカラー用の各駆動信号の駆動を入れ替えるだけで、同様である。また、図9では、リセットパルス及びクランプパルスはカラー用とモノクロ用で共通としているが、カラー用とモノクロ用のリセットパルス入力端子及びクランプパルス入力端子を別々に備える4ラインCCDにおいて、モノクロモードからカラーモードへ切替える前にカラー用リセットパルスをアサートし続ければ良い。図10は、本発明の実施の形態にかかる画像読取装置を含む画像形成装置としての複合機のハードウェア構成を示すブロック図である。本図に示すように、この複合機は、コントローラ110とエンジン部Engine160とをPCIPeripheralComponentInterfaceバスで接続した構成となる。コントローラ110は、複合機全体の制御と描画、通信、図示しない操作部からの入力を制御するコントローラである。エンジン部160は、PCIバスに接続可能なプリンタエンジンなどであり、たとえば白黒プロッタ、1ドラムカラープロッタ、4ドラムカラープロッタ、スキャナ画像読取装置に相当またはファックスユニットなどである。なお、このエンジン部160には、プロッタなどのいわゆるエンジン部分に加えて、誤差拡散やガンマ変換などの画像処理部分が含まれる。コントローラ110は、CPU111と、ノースブリッジNB113と、システムメモリMEM-P112と、サウスブリッジSB114と、ローカルメモリMEM-C117と、ASICApplicationSpecificIntegratedCircuit116と、ハードディスクドライブHDD118とを有し、ノースブリッジNB113とASIC116との間をAGPAcceleratedGraphicsPortバス115で接続した構成となる。また、MEM-P112は、ROMReadOnlyMemory112aと、RAMRandomAccessMemory112bと、をさらに有する。CPU111は、複合機の全体制御をおこなうものであり、NB113、MEM-P112およびSB114からなるチップセットを有し、このチップセットを介して他の機器と接続される。NB113は、CPU111とMEM-P112、SB114、AGP115とを接続するためのブリッジであり、MEM-P112に対する読み書きなどを制御するメモリコントローラと、PCIマスタおよびAGPターゲットとを有する。MEM-P112は、プログラムやデータの格納用メモリ、プログラムやデータの展開用メモリ、プリンタの描画用メモリなどとして用いるシステムメモリであり、ROM112aとRAM112bとからなる。ROM112aは、プログラムやデータの格納用メモリとして用いる読み出し専用のメモリであり、RAM112bは、プログラムやデータの展開用メモリ、プリンタの描画用メモリなどとして用いる書き込みおよび読み出し可能なメモリである。SB114は、NB113とPCIデバイス、周辺デバイスとを接続するためのブリッジである。このSB114は、PCIバスを介してNB113と接続されており、このPCIバスには、ネットワークインターフェースI/F部なども接続される。ASIC116は、画像処理用のハードウェア要素を有する画像処理用途向けのICIntegratedCircuitであり、AGP115、PCIバス、HDD118およびMEM-C117をそれぞれ接続するブリッジの役割を有する。このASIC116は、PCIターゲットおよびAGPマスタと、ASIC116の中核をなすアービタARBと、MEM-C117を制御するメモリコントローラと、ハードウェアロジックなどにより画像データの回転などをおこなう複数のDMACDirectMemoryAccessControllerと、エンジン部160との間でPCIバスを介したデータ転送をおこなうPCIユニットとからなる。このASIC116には、PCIバスを介してFCUFacsimileControlUnit130、USBUniversalSerialBus140、IEEE1394theInstituteofElectricalandElectronicsEngineers1394インターフェース150が接続される。操作表示部120はASIC116に直接接続されている。MEM-C117は、コピー用画像バッファ、符号バッファとして用いるローカルメモリであり、HDDHardDiskDrive118は、画像データの蓄積、プログラムの蓄積、フォントデータの蓄積、フォームの蓄積を行うためのストレージである。AGP115は、グラフィック処理を高速化するために提案されたグラフィックスアクセラレーターカード用のバスインターフェースであり、MEM-P112に高スループットで直接アクセスすることにより、グラフィックスアクセラレーターカードを高速にするものである。なお、本実施の形態の画像読取装置で実行される画像読取プログラムは、ROM等に予め組み込まれて提供される。本実施の形態の画像読取装置で実行される画像読取プログラムは、インストール可能な形式又は実行可能な形式のファイルでCD-ROM、フレキシブルディスクFD、CD-R、DVDDigitalVersatileDisk等のコンピュータで読み取り可能な記録媒体に記録して提供するように構成しても良い。さらに、本実施の形態の画像読取装置で実行される画像読取プログラムを、インターネット等のネットワークに接続されたコンピュータ上に格納し、ネットワーク経由でダウンロードさせることにより提供するように構成しても良い。また、本実施の形態の画像読取装置で実行される画像読取プログラムをインターネット等のネットワーク経由で提供または配布するように構成しても良い。本実施の形態の画像読取装置で実行される画像読取プログラムは、上述した各部光源駆動制御部、CCD駆動制御部、AFE駆動制御部、データ処理制御部を含むモジュール構成となっており、実際のハードウェアとしてはCPUプロセッサが上記ROMから画像読取プログラムを読み出して実行することにより上記各部が主記憶装置上にロードされ、光源駆動制御部、CCD駆動制御部、AFE駆動制御部、データ処理制御部が主記憶装置上に生成されるようになっている。なお、上記実施の形態では、本発明の画像読取装置を、コピー機能、プリンタ機能、スキャナ機能およびファクシミリ機能のうち少なくとも2つの機能を有する複合機に適用した例を挙げて説明するが、複写機、プリンタ、スキャナ装置、ファクシミリ装置等の画像形成装置であればいずれにも適用することができる。"