厚さが20乃至100μmで、その一方の面に凹部が形成された基体絶縁膜と、前記基体絶縁膜の前記凹部内に形成された第1の配線と、前記基体絶縁膜の他方の面上に形成された第2の配線と、前記基体絶縁膜に形成され前記第1の配線と前記第2の配線とを相互に接続するヴィアホールと、を有し、前記基体絶縁膜は耐デスミア性の異なる複数の層により構成されており、前記ヴィアホールの前記基体絶縁膜の厚さ方向における断面が蛇腹形状であることを特徴とする配線基板。前記基体絶縁膜の前記他方の面上に、複数の絶縁膜が積層された積層構造を有し、前記各絶縁膜間には夫々中間配線が形成されており、前記絶縁膜に形成されたヴィアホールが、前記基体絶縁膜の前記第2の配線と前記絶縁膜の下層に形成された前記配線同士及び前記絶縁膜の上層及び下層に形成された配線同士を相互に接続することを特徴とする請求項1に記載の配線基板。前記ヴィアホールを介して相互に接続されている2つの配線の接続界面が、前記ヴィアホールの前記基体絶縁膜の厚さ方向における中央部分に存在していることを特徴とする請求項1又は2に記載の配線基板。前記第1の配線の表面と、前記基体絶縁膜の一方の面との間に0.5乃至10μmの段差が形成されていることを特徴とする請求項1乃至3のいずれか1項に記載の配線基板。前記第1の配線の表面と前記基体絶縁膜の一方の面とが同一平面上に位置していることを特徴とする請求項1乃至3のいずれか1項に記載の配線基板。前記基体絶縁膜の一方の面及び前記第1の配線上には保護膜が形成されており、この保護膜における前記第1の配線上に形成された部分の少なくとも一部には開口部が設けられており、前記開口部において前記第1の配線の表面が露出していることを特徴とする請求項5に記載の配線基板。前記基体絶縁膜の他方の面及び前記第2の配線上にはソルダーレジスト層が形成されており、このソルダーレジスト層における前記第2の配線上に形成された部分の少なくとも一部には開口部が設けられており、前記開口部において前記第2の配線の表面が露出していることを特徴とする請求項1に記載の配線基板。前記絶縁膜の上層に形成された配線上にはソルダーレジスト層が形成されており、このソルダーレジスト層における前記配線上に形成された部分の少なくとも一部には開口部が設けられており、前記開口部において前記配線の表面が露出していることを特徴とする請求項2に記載の配線基板。前記基体絶縁膜の他方の面にも凹部が形成されており、前記第2の配線はこの凹部内に形成されていることを特徴とする請求項1乃至8のいずれか1項に記載の配線基板。前記絶縁膜の厚さが20乃至100μmであることを特徴とする請求項2に記載の配線基板。請求項1乃至10のいずれか1項に記載の配線基板と、この配線基板上に搭載された1又は複数の半導体デバイスと、を有することを特徴とする半導体パッケージ。前記半導体デバイスは、前記配線基板の第1の配線に接続されていることを特徴とする請求項11に記載の半導体パッケージ。前記半導体デバイスは、前記配線基板の第2の配線に接続されていることを特徴とする請求項11又は12に記載の半導体パッケージ。更に、前記第1の配線又は前記第2の配線に接続されており、外部素子に接続される接続用端子を有することを特徴とする請求項11乃至13のいずれか1項に記載の半導体パッケージ。しかしながら、前述の従来の技術には以下に示す問題点がある。近時、モバイル機器等におけるめざましい高性能化及び多機能化に伴い、半導体デバイスを高密度に搭載するため、1つの配線基板上に複数の半導体デバイスを実装する技術、所謂システムインパッケージSysteminPackage:SiPが注目されている。従来の配線基板を適用し、このSiP型の半導体パッケージにおける高信頼性化を実現するためには、上下配線とヴィアとの接触面であるヴィア径を可能な限り大きくして、電気的導通確保すると共に配線の機械的密着強度を向上させることが望ましいが、ヴィア径を大きくすると、製造工程における位置合わせ精度の関係から、ヴィアと接触するランド部の径も大きくせざるを得ず、例えば配線の最小線幅が決まっている場合は、ランド間を走る配線本数が少なくなり、高密度配線化の流れに逆行してしまうという問題点がある。その一方で、半導体デバイスの多機能化に伴い、配線基板のヴィア径及びランド径は共に年々縮小化される傾向にあり、配線との接続信頼性の点ではより不利となる。また、一般に配線基板に形成されるヴィアホールには、層間絶縁膜として感光性樹脂を使用し、ガラスマスクを介してこの感光性樹脂に紫外線を照射して、露光及び現像を行うことによりパターニングするフォトヴィアと、レーザアブレーションによりヴィア部に相当する層間絶縁膜を熱的に除去するレーザヴィアの2種類がある。ヴィアの開口形状は、いずれの場合も通常のプロセスでは円柱形状、又は露光面若しくはレーザ照射面の方が開口径の大きい円錐形状となる。しかしながら、このような円柱形又は円錐形のヴィア形状では、信頼性試験の1つである熱サイクル試験中に、熱膨張係数が異なる配線材料と絶縁樹脂との間で熱応力が発生し、その結果ヴィアと配線との間、特に開口径の小さなヴィア底と下層配線との界面で、代表的な配線導体であるCuの界面剥離が生じ、回路オープンとなる不具合が発生するという問題点がある。特に、ヴィア底開口径が80μm未満であり、且つヴィア底開口径と絶縁樹脂との厚さから求められるヴィアのアスペクト比が1以上である微細ヴィアにおいては、この不具合が顕著となる。この原因は、前述したように、配線材料と絶縁樹脂との間の熱膨張係数差であるが、それに加えてヴィアの内部導体とヴィア側面の層間絶縁膜との接触面積が小さいことが要因となっている。また、落下衝撃試験のように、配線基板に一度に過大な加速度が与えられる場合、接合強度の弱いヴィア底部において剥離が発生するという問題点もある。これは、ヴィア形状が円柱形状又は円錐形状の場合、開口径の小さなヴィア底から開口径の大きなヴィア頂上部に向かう方向に外力が加わったとき、ヴィア導体がヴィア底より剥離して抜けてしまうことを抑制することが形状的に困難であるためである。これらの問題点は、貫通スルーホールが設けられた厚いコア材を備えた従来の一般的なビルドアップ基板よりも、むしろ特許文献2及び非特許文献1に記載の配線基板のように、コア材が設けられていないコアレスタイプの新しい配線基板の方が、その極端な薄さのために深刻である。従来の一般的なビルドアップ基板においては、コア材が厚いため、基板として剛直であり、反りもほとんど発生しないが、コアレスタイプの従来の配線基板は、基板製造時における熱処理工程の温度履歴、及び上下非対称な構造のために反りが発生しやすい。また、反りの形状によっては、ヴィア底への応力集中が加速されてしまう場合がある。本発明はかかる問題点に鑑みてなされたものであって、半導体デバイスの高集積化、高速化又は多機能化による端子数の増加及び端子間の間隔の狭ピッチ化に有効で、且つ信頼性が優れた配線基板及び半導体パッケージを提供することを目的とする。本願第1発明に係る配線基板は、厚さが20乃至100μmで、その一方の面に凹部が形成された基体絶縁膜と、前記基体絶縁膜の前記凹部内に形成された第1の配線と、前記基体絶縁膜の他方の面上に形成された第2の配線と、前記基体絶縁膜に形成され前記第1の配線と前記第2の配線とを相互に接続するヴィアホールと、を有し、前記基体絶縁膜は耐デスミア性の異なる複数の層により構成されており、前記ヴィアホールの前記基体絶縁膜の厚さ方向における断面が蛇腹形状であることを特徴とする。本願第1発明の配線基板は、ヴィアホールが、その両端部の断面積よりも内部の断面積の方が大きい蛇腹形状であるため、ヴィアホール内に充填される内部導体とヴィアホールの側面を構成する絶縁膜との接触総面積が増大し、機械的な密着強度を増加させることができる。これにより、半導体デバイスの高集積化、高速化又は多機能化による端子数の増加及び端子間の間隔の狭ピッチ化に有効であり、組立工程及び実使用環境における熱ストレス及び耐衝撃性等に対する信頼性が優れた配線基板を得ることができる。前記基体絶縁膜の前記他方の面上に、複数の絶縁膜が積層された積層構造を有し、前記各絶縁膜間には夫々中間配線が形成されており、前記絶縁膜に形成されたヴィアホールが、前記基体絶縁膜の前記第2の配線と前記絶縁膜の下層に形成された前記配線同士及び前記絶縁膜の上層及び下層に形成された配線同士を相互に接続するように構成してもよい。また、前記ヴィアホールを介して相互に接続されている2つの配線の接続界面が、前記ヴィアホールの前記基体絶縁膜の厚さ方向における中央部分に存在していてもよい。これにより、上下配線の接続部の断面積を大きくすることができるため、配線間の密着強度を更に高めることができる。更に、前記第1の配線の表面と前記基体絶縁膜の一方の面との間には、0.5乃至10μmの段差が形成されていてもよい。又は、前記第1の配線の表面と前記基体絶縁膜の一方の面とが同一平面上に位置していてもよい。これらが同一平面上に位置している場合、前記基体絶縁膜の一方の面及び前記第1の配線上に保護膜を形成し、この保護膜における前記第1の配線上に形成された部分の少なくとも一部に開口部が設け、前記開口部において前記第1の配線の表面を露出させることもできる。更にまた、前記基体絶縁膜の他方の面及び前記第2の配線上にはソルダーレジスト層を形成し、このソルダーレジスト層における前記第2の配線上に形成された部分の少なくとも一部に開口部を設け、前記開口部において前記第2の配線の表面を露出させることもできる。更にまた、前記絶縁膜の上層に形成された配線上にはソルダーレジスト層が形成されており、このソルダーレジスト層における前記配線上に形成された部分の少なくとも一部には開口部が設けられており、前記開口部において前記配線の表面が露出しているように構成することもできる。このとき、前記絶縁膜の厚さは、例えば、20乃至100μmである。更にまた、前記基体絶縁膜の他方の面にも凹部が形成されており、前記第2の配線はこの凹部内に形成されていてもよい。本願第2発明に係る半導体パッケージは、前述の配線基板と、この配線基板上に搭載された1又は複数の半導体デバイスと、を有することを特徴とする。前記半導体デバイスは、前記配線基板の第1の配線に接続されていてもよい。また、前記半導体デバイスを、前記配線基板の第2の配線に接続することもできる。更に、前記第1の配線又は前記第2の配線に接続されており、外部素子に接続される接続用端子を有していてもよい。本発明によれば、ヴィアホールの形状を、厚さ方向における断面積が両端部よりも中央部の方が大きい蛇腹形状としているため、半導体デバイスを高集積化、高速化又は多機能化しても、優れた信頼性を得ることができる。以下、本発明の実施の形態について、添付の図面を参照して具体的に説明する。先ず、本発明の第1の実施形態に係る配線基板について説明する。図1は本実施形態の配線基板を示す断面図である。図1に示すように、本実施形態の配線基板13においては、一方の面下面に複数の凹部7aが形成された基体絶縁膜7が設けられている。この基体絶縁膜7の凹部7a内には、配線本体6が形成されており、配線本体6上にはエッチングバリア層5が形成されている。そして、このエッチングバリア層5及び配線本体6により下層配線が形成されている。即ち、基体絶縁膜7に設けられた凹部7a内に下層配線が形成されている。この下層配線におけるエッチングバリア層5の表面は露出しており、配線基板13の下面の一部を構成している。本実施形態の配線基板13における配線本体6は、例えばCu、Ni、Au、Al及びPd等により形成することができ、その膜厚は例えば2乃至20μmである。また、エッチングバリア層5は、例えばNi、Au及びPd等により形成することができ、その膜厚は例えば0.1乃至7.0μmである。更に、エッチングバリア層5の表面は、基体絶縁膜7の一方の面下面よりも例えば0.5乃至10μm程度上方の位置、即ち、凹部7aにおける奥まった位置にある。一方、基体絶縁膜7における凹部7aの直上域の一部には、ヴィアホール10が形成されている。このヴィアホール10の最大直径は、配線基板13がチップサイズパッケージChipSizePackage:CSPタイプの半導体パッケージに使用される場合は、例えば75μmであり、配線基板13がフリップチップボールグリッドアレイFlipChipBallGridArray:FCBGAの半導体パッケージに使用される場合は、例えば40μmである。また、ヴィアホール10の形状は、従来の配線基板のように、円柱状又は円錐台形状ではなく、基体絶縁膜7の厚さ方向に垂直な断面が、両端部よりも中央部の方が大きい樽型形状となっている。そして、このヴィアホール10の内部には、導電材料からなる内部導体8が埋め込まれている。また、基体絶縁膜7の他方の面上面上には、内部導体8に接触するように上層配線11が形成されている。なお、この上層配線11とヴィアホール10内の内部導体8とを一体的に形成することもできる。この上層配線11は、膜厚が例えば2乃至20μmであり、ヴィアホール10内に充填された内部導体8を介して配線本体6に接続されている。更に、基体絶縁膜7の他方の面上面上には、上層配線11の一部、例えばパッド電極となる部分を露出させ、それ以外の部分を覆うように、ソルダーレジスト層12が形成されている。ソルダーレジスト層12の膜厚は例えば5乃至40μmである。本実施形態の配線基板13においては、ヴィアホール10を樽型形状にしているため、このヴィアホール10内に充填されている内部導体8と、ヴィアホール10の側面を構成している基体絶縁膜7との接触面積が増大し、機械的な密着強度を増加させることができる。これにより、熱サイクル試験においては、ヴィアホール10の底部での導体剥離による配線オープンを防止することができると共に、落下衝撃試験においては、ヴィアホール10の縦方向の引張応力を緩和することができる。その結果、半導体デバイスの高集積化、高速化又は多機能化による端子数の増加及び端子間の間隔の狭ピッチ化に有効であり、組立工程及び実使用環境における熱ストレス及び耐衝撃性等の信頼性が優れた配線基板が得られる。次に、本実施形態の配線基板13の製造方法について説明する。図2a乃至c及び図3a乃至cは本実施形態の配線基板13の製造方法をその工程順に示す断面図である。先ず、図2aに示すように、例えばCu等の金属又は合金からなる支持基板1を用意し、この支持基板1の一方の面上にレジストパターン2を形成する。次に、例えばめっき法等により、支持基板1の一方の面上に、エッチング容易層4、エッチングバリア層5及び配線本体6をこの順に形成する。このとき、支持基板1の一方の面におけるレジストパターン2が形成されていない領域上にのみ、エッチング容易層4、エッチングバリア層5、配線本体6からなる導体配線層3が形成され、レジストパターン2が形成されている領域上には、導体配線層3は形成されない。この導体配線層3におけるエッチング容易層4は、例えばCu単層のめっき層、Cu層及びNi層からなる2層めっき層又はNi単層のめっき層により形成することができ、その厚さは例えば0.5乃至10μmである。このエッチング容易層4を、前述のCu層及びNi層からなる2層めっき層とし、Ni層をエッチングバリア層5側に設けることにより、高温下においてエッチング容易層4のCu層とエッチングバリア層5との拡散を防止することができる。その場合、エッチング容易層4におけるNi層の厚さを例えば0.1μm以上とすることが望ましい。また、エッチングバリア層5は、例えばNi、Au又はPdからなるめっき層であり、その厚さは例えば0.1乃至7.0μmとすることができる。更に、配線本体6は、例えばCu、Ni、Au、Al及びPd等の導体からなるめっき層であり、その厚さは例えば2乃至20μmとすることができる。なお、エッチングバリア層5をAuにより形成し、配線本体6をCuにより形成した場合は、これら元素の拡散を防止するために、エッチングバリア層5と配線本体6との間にNi層を設けてもよい。次に、図2bに示すように、レジストパターン2を除去する。その後、図2cに示すように、支持基板1の一方の面上に導体配線層3を覆うように基体絶縁膜7を形成する。この基体絶縁膜7は、例えば、シート状の絶縁フィルムを支持基板1にラミネートするか、又はプレス法により支持基板1に貼付し、例えば100乃至400°Cの温度に10分乃至2時間保持する加熱処理を行って絶縁フィルムを硬化させることにより形成することができる。その際、加熱処理の温度及び時間は、絶縁フィルムの種類に応じて適宜調整する。そして、この基体絶縁膜7における導体配線層3の直上域の一部に、レーザ加工法によりヴィアホール10を形成する。一般に、ヴィアホールを形成する際は、底部の絶縁膜残渣を除去するため、例えば過マンガン酸カリウム溶液等によるデスミア処理が行われるが、本実施形態の配線基板の製造方法においては、先ず円柱形状の孔ヴィアホールを形成し、デスミア処理を行う際に薬液の濃度及び時間を調整して、この円柱形状の孔を、端部よりも内部の絶縁膜をオーバーエッチングすることにより、基体絶縁膜7の厚さ方向における中央部分の側面を横方向に後退させ、樽型のヴィアホールを形成する。次に、図3aに示すように、ヴィアホール10内に導電材料からなる内部導体8を埋め込むと共に、基体絶縁膜7上に上層配線11を形成する。これにより、上層配線11は、ヴィアホール10に充填された内部導体8を介して配線本体6と接続される。ヴィアホール10内に充填される内部導体8及び上層配線11は、例えばCu、Ni、Au、Al又はPd等の導体めっき層により形成することができる。なお、電解Cuめっきにより内部導体8及び上層配線11を一体で形成する場合、先ず1μm以下の厚さが極めて薄い無電解Cuめっき層を形成した後で電解Cuめっきを行うと、上層配線11と配線本体6との接続界面はヴィアホール10の略下端となる。一方、ヴィアホール10が形成された部分に露出している下層配線である配線本体6上に電解Cuめっき層を析出させてヴィアホール10を約半分程度埋めた後で、無電解Cuめっき層と電解Cuめっき層とにより構成される上層配線11を形成すると、上層配線11と配線本体6との接続界面はヴィアホール10の中央部付近となる。その後、必要に応じて、基体絶縁膜7上に、上層配線11の一部、例えばパッド電極となる部分を露出させ、それ以外の部分を覆うように、例えば厚さが5乃至40μmのソルダーレジスト層12を形成する。次に、図3bに示すように、化学的エッチング又は研磨等により、支持基板1を除去する。その後、図3cに示すように、エッチングにより、エッチング容易層4を除去し、エッチングバリア層5を露出させる。これにより、図1に示す配線基板13が得られる。このとき、支持基板1を形成する材料がエッチング容易層4を形成する材料と異なる場合、上述の如くエッチング工程が2回必要になるが、支持基板1とエッチング容易層4とが同じ材料により形成されている場合は、図3b及びcに示すエッチング工程を同時に行うことができる。本実施形態の配線基板の製造方法においては、例えばCu等の金属又は合金からなる硬質な支持基板1上に、導体配線層3、基体絶縁膜7及び上層配線11等を形成しているため、平坦度が高い配線基板13を製造することができる。なお、本実施形態の配線基板の製造方法においては、金属又は合金からなる支持基板1を使用しているが、本発明はこれに限定されるものではなく、支持基板1としてシリコンウエハ、ガラス、セラミック及び樹脂等の絶縁体からなる基板を使用してもよい。このように、絶縁体からなる基板を使用する場合には、レジストパターン2を形成した後、無電解めっき法により導体配線層3を形成するか、又は、無電解めっき法、スパッタリング法及び蒸着法等の方法により給電導体層を形成した後、電解めっき法により導体配線層3を形成すればよい。また、前述の第1の実施形態の配線基板においては、樽状のヴィアホール10を形成しているが、本発明はこれに限定されるものではなく、ヴィアホールの形状は釣り鐘状及び蛇腹状でもよい。図4a乃至cはヴィアホールの形状を示す拡大断面図である。これらのヴィアホールのうち、図4bに示す釣り鐘形状のヴィアホール10bは、先ず円錐台形状の孔を形成し、その後、図4aに示す樽型形状のヴィアホールと同様に、デスミア処理を行う際に、側面を横方向にオーバーエッチングすること等により形成することができる。また、薬液の噴流状態又は耐デスミア性の異なる複数層により基体絶縁膜7を構成することにより、図4cに示す蛇腹形状のヴィアホール10cを形成することができる。図4aに示す樽型形状、図4bに示す釣り鐘形状及び図4cに示す蛇腹形状のいずれのヴィア形状においても、従来の配線基板のヴィアホールのような単純な円柱形状及び円錐台形状に比べて、ヴィアホールに充填されている内部導体とヴィアホールの側面を構成する基体絶縁膜7との接触面積が増大しているため、内部導体8と基体絶縁膜7との密着強度を高めることができる。また、図4a乃至cに示す形状のヴィアホールは、いずれも側面が曲面により形成されているため、基体絶縁膜7が熱膨張係数が大きい絶縁樹脂により形成されており、熱サイクル試験において、高温保持中に基体絶縁膜7が膨張し、ヴィアホールに充填されている内部導体8と上層配線11及び配線本体6との界面に、相互に引き剥がされる方向の力が加わったとしても、最大開口径部の上下、即ち、ヴィアホールの両端部周辺に存在する基体絶縁膜7によりその応力が緩和されるため、良好な接続を保持することができる。更に、落下衝撃試験時において、開口径の小さいヴィアホールの端部から開口径が大きなヴィアホールの中央部に向かう方向に外力が加わった場合でも、図4aに示す樽型形状のヴィアホール10a及び図4bに示す釣り鐘形状のヴィアホール10bは、その中央部に最大開口径部が形成されているため、内部導体8がヴィアホール10a及び10bから抜け出す方向の応力を抑制することができる。一方、同じヴィア径で比較した場合、図4cに示す蛇腹形状のヴィアホール10cの場合、側面が凹凸に入り組んだ形状となっているため、内部導体8と基体絶縁膜7との密着強度は、これらの3種類の形状のうち最大であり、また、落下衝撃試験時における応力緩和効果も最大となるため、高い信頼性が得られる。但し、樽型形状及び釣り鐘形状のヴィアホールは、前述したように、1種類の材料からなる基体絶縁膜7を、製造プロセスを工夫してエッチングすることにより形成することができるため、製造コストの観点からはこれらの形状の方が好ましい。また、別の観点として、配線間隔の微細化及び半導体デバイスの多ピン化への対応という点においては、ヴィアホールの中央部分の径最大直径よりも両端部の開口径をより小さくすることができる樽型形状及び蛇腹形状が、釣り鐘形状に比べて配線収容性が優れている。更に、本実施形態の配線基板13においては、ヴィアホール10内に充填された内部導体8と上層配線11とが一体形成されておらず、例えば、下層配線の配線本体6と上層配線11とがヴィアホール10の中央部で接続されていてもよい。内部導体8と上層配線11とを一体化して形成した場合、上層配線11と配線本体6とは開口径が小さく、断面積が小さいヴィアホール10の底部で接続されるため、これらの接続界面には常に密着性が懸念される。しかしながら、図4a乃至cに示すように、ヴィアホール10形状を樽型形状、釣り鐘形状及び蛇腹形状とし、厚さ方向における断面積が最大となる箇所又はその周辺で上層配線11と配線本体6とが接続されるように、下層配線である配線本体6の一部をヴィアホール10の内部にまで形成することにより、上層配線11と配線本体6との接続界面の面積を大きくすることができるため、これらの密着性を向上することができる。なお、配線本体6を形成する際に、その一部をヴィアホール10の内部にまで形成することが困難である場合は、先ず、密着力が高い手法でヴィアホール10内に内部導体8の一部を形成し、その後、汎用的な手法で残りの内部導体8及び上層配線11を一体的に形成すればよい。具体的には、例えばCuにより上層配線11と配線本体6を形成する場合、先ず、配線本体6の表面におけるヴィアホール10の直下域、即ち、ヴィアホール10によって露出している領域上に、基体絶縁膜7に対して密着力が強い電解Cuめっきを施し、ヴィアホール10の下部、即ち、配線本体6側の部分に内部導体8の一部を形成する。その後、通常の無電解Cuめっきを行って、それを給電層として電解Cuめっきを施すことにより、残りの内部導体8及び上層配線11を一体的に形成する。更にまた、基体絶縁膜7としてアラミド繊維又はガラスクロスを樹脂に含浸させた材料を使用した場合は、ヴィアホール10は樹脂により形成されている部分が図4a乃至cに示すような形状となっていれば、アラミド繊維及びガラスクロスがヴィアホール10の側面から内部に向かって突出していてもよい。このように、基体絶縁膜7を構成する絶縁材料の一部が突出することにより、内部導体8と基体絶縁膜7との接触面積が更に増大し、信頼性が向上する。次に、本発明の第2の実施形態に係る半導体パッケージについて説明する。図5は本実施形態の半導体パッケージを示す断面図である。なお、図5においては、図1に示す第1の実施形態の配線基板13の構成要素と同じものには同じ符号を付し、その詳細な説明は省略する。図5に示すように、本実施形態の半導体パッケージ19は、図1に示す配線基板13に、例えばLSILargeScaleIntegratedcircuit:大規模集積回路等の半導体デバイス15を搭載したものである。具体的には、配線基板13の下面上に、マウント材26を介して半導体デバイス15が配置されており、この半導体デバイス15の電極図示せずと所定の位置のエッチングバリア層5とが、ワイヤ27を介して相互に接続されている。また、配線基板13における上層配線11の露出部上、即ち、パッド電極部上には、はんだボール18が配置されている。このはんだボール18は、上層配線11、ヴィアホール10内に形成された内部導体8、配線本体6及びエッチングバリア層5からなる下層配線、並びにワイヤ27を介して、半導体デバイス15の電極に接続されている。そして、この半導体パッケージ19は、はんだボール18を介して実装用ボード図示せずに実装される。なお、本実施形態の半導体パッケージ19においては、配線基板13のヴィアホール10の形状は、その厚さ方向における断面積が両端部よりも中央部の方が大きい樽型形状となっている。本実施形態の半導体パッケージ19においては、厚さ方向における断面積が両端部よりも中央部の方が大きい形状のヴィアホールが設けられた配線基板13を使用しているため、半導体デバイスを高集積化、高速化又は多機能化しても、優れた信頼性を得ることができる。次に、本発明の第2の実施形態の第1変形例に係る半導体パッケージについて説明する。図6は本変形例の半導体パッケージを示す断面図である。なお、図6においては、図5に示す第2の実施形態の半導体パッケージの構成要素と同じものには同じ符号を付し、その詳細な説明は省略する。前述の第2の実施形態の半導体パッケージ19においては、ワイヤボンディング法により半導体デバイス15を配線基板13に搭載しているが、本発明はこれに限定されるものではなく、フリップチップ法及びテープオートメッドボンディング法等の種々の搭載方法を適用することができる。図6に示すように、本変形例の半導体パッケージ29は、フリップチップ法により、配線基板13の下面上に例えばLSI等の半導体デバイス15を搭載したものである。具体的には、配線基板13の各エッチングバリア層5上に夫々バンプ14が配置されており、このバンプ14を介して、配線基板13のエッチングバリア層5と半導体デバイス15に設けられた電極図示せずとが相互に接続されている。また、配線基板13と半導体デバイス15との間におけるバンプ14の周囲には、アンダーフィル16が充填されている。一方、配線基板13の上層配線11の露出部上、即ち、パッド電極の一部の上には、はんだボール18が配置されている。このはんだボール18は、上層配線11、ヴィアホール10内に形成された内部導体8、配線本体6及びエッチングバリア層5からなる下層配線、並びにバンプ14を介して、半導体デバイス15の電極に接続されている。そして、この半導体パッケージ29は、はんだボール18を介して実装用ボード図示せずに実装される。なお、本変形例の半導体パッケージ29においては、配線基板13のヴィアホール10の形状は、その厚さ方向における断面積が両端部よりも中央部の方が大きい樽型形状となっている。また、本変形例の半導体パッケージ29における上記以外の構成は、前述の第2の実施形態の半導体パッケージ19と同様である。本変形例の半導体パッケージ29は、厚さ方向における断面積が両端部よりも中央部の方が大きい形状のヴィアホールが設けられた配線基板13を使用しているため、フリップチップ法により配線基板13に半導体デバイス15を搭載した場合においても、前述の第2の実施形態の半導体パッケージ19と同様に、半導体デバイスを高集積化、高速化又は多機能化しても、優れた信頼性を得ることができる。次に、本変形例の半導体パッケージ29の製造方法について説明する。図7a及びbは本変形例の半導体パッケージの製造方法をその工程順に示す断面図であり、図7cは本変形例の半導体パッケージを更にモールディングする工程を示す断面図である。本変形例の半導体パッケージの製造方法においては、先ず、図7aに示すように、各エッチングバリア層5の表面にバンプ14を接合する。そして、このバンプ14を介して、フリップチップ法により、配線基板13の下面上に半導体デバイス15を搭載する。このとき、半導体デバイス15の電極図示せずが、バンプ14に接続されるようにする。次に、図7bに示すように、配線基板13と半導体デバイス15との間にアンダーフィル16を流し込んだ後、アンダーフィル16を固化させる。これにより、バンプ14がアンダーフィル16内に埋め込まれる。次に、配線基板13における上層配線11の露出部上にはんだボール18を搭載し、図6に示す半導体パッケージ29とする。なお、本変形例の半導体パッケージの製造方法においては、図7bに示すアンダーフィル16の形成工程を省略してもよい。また、図7cに示すように、配線基板13の下面に、アンダーフィル16及び半導体デバイス15を覆うように、適宜モールディング17を形成することもできる。次に、本発明の第2の実施形態の第2変形例に係る半導体パッケージについて説明する。図8は本変形例の半導体パッケージを示す断面図である。なお、図8においては、図5に示す第2の実施形態の半導体パッケージの構成要素と同じものには同じ符号を付し、その詳細な説明は省略する。図8に示すように、本変形例の半導体パッケージ39においては、配線基板13の両面に半導体デバイスが搭載されている。即ち、バンプ14を介して下層配線配線本体6及びエッチングバリア層5に接続された半導体デバイス15の他に、バンプ24を介して上層配線11に半導体デバイス25が接続されている。そして、半導体デバイス15の電極図示せずの一部は、バンプ14、エッチングバリア層5及び配線本体6からなる下層配線、ヴィアホール10内の内部導体8、上層配線11並びにバンプ24を介して、半導体デバイス25の電極図示せずに接続されている。なお、本変形例の半導体パッケージ39においては、配線基板13のヴィアホール10の形状は、その厚さ方向における断面積が両端部よりも中央部の方が大きい樽型形状となっている。また、本変形例の半導体パッケージ39における上記以外の構成は、前述の第2の実施形態の半導体パッケージ19と同様である。本変形例の半導体パッケージ39においては、配線基板13の両面に半導体デバイスを搭載しているため、1枚の配線基板13に複数の半導体デバイスを搭載することができる。その結果、半導体デバイスの高集積化することができると共に、多種多様な半導体デバイスを搭載することができる。なお、前述の第2の実施形態及びその変形例の半導体パッケージにおいては、配線基板のヴィアホールの形状を樽型形状としているが、本発明はこれに限定されるものではなく、配線基板のヴィアホールは、図4bに示す釣り鐘形状及び図4cに示す蛇腹形状でもよく、これらの形状の場合でも、ヴィアホールが樽型形状である場合と同様の効果が得られる。次に、本発明の第3の実施形態に係る配線基板について説明する。図9は本実施形態の配線基板を示す断面図である。なお、図9においては、図1に示す第1の実施形態の配線基板13の構成要素と同じものには同じ符号を付し、その詳細な説明は省略する。図9に示すように、本実施形態の配線基板23は、一方の面下面に複数の凹部7aが形成された基体絶縁膜7が設けられている。この基体絶縁膜7の凹部7a内には、配線本体6が形成されており、配線本体6上にはエッチングバリア層5が形成されている。そして、このエッチングバリア層5及び配線本体6により下層配線が形成されている。即ち、基体絶縁膜7に設けられた凹部7a内に下層配線が形成されている。なお、エッチングバリア層5及び配線本体6の構成は、前述の第1の実施形態の配線基板15と同様である。また、基体絶縁膜7における凹部7aの直上域の一部には、ヴィアホール10が形成されており、このヴィアホール10内には導電材料からなる内部導体8が埋め込まれている。更に、基体絶縁膜7上には中間配線31が形成されている。この中間配線31は例えばヴィアホール10内の内部導体8と一体的に形成されており、内部導体8を介して中間配線31と配線本体6とが相互に接続されている。更にまた、基体絶縁膜7上には、中間配線31を覆うように、中間絶縁膜37が形成されており、中間絶縁膜37における中間配線31の直上域の一部には、ヴィアホール30が形成されている。このヴィアホール30内には導電材料からなる内部導体38が埋め込まれている。そして、中間絶縁膜37上には上層配線11が形成されており、例えばこの上層配線11とヴィアホール30内の内部導体38とは、一体的に形成されており、上層配線11と下層配線の配線本体6とはヴィアホール30の内部導体38を介して相互に接続されている。なお、本実施形態の配線基板23における、ヴィアホール10及びヴィアホール30の形状は、厚さ方向における断面積が両端部よりも中央部の方が大きい樽型形状としている。更にまた、中間絶縁膜37上には、上層配線11の一部、例えばパッド電極となる部分を露出させ、それ以外の部分を覆うように、ソルダーレジスト層12が形成されている。なお、中間絶縁膜37の膜厚及び機械的特性は、基体絶縁膜7の膜厚及び機械的特性と同様とすることが望ましいが、必要に応じて基体絶縁膜7の膜厚及び機械的特性と異なるものにすることもできる。また、本実施形態の配線基板23における上記以外の構成は、前述の第1の実施形態の配線基板と同様である。本実施形態の配線基板23においては、絶縁膜が、基体絶縁膜7及び中間絶縁膜37からなる2層構造となっており、これらの絶縁膜の間に中間配線31を設けることができるため、前述の第1の実施形態の配線基板よりも、搭載された半導体デバイスに入出力する信号数を増加させることができる。なお、本実施形態の配線基板23における上記以外の効果は、前述の第1の実施形態の配線基板と同様である。なお、本実施形態の配線基板23においては、基体絶縁膜7及び中間絶縁膜37の2層の絶縁膜を設けているが、本発明はこれに限定されるものではなく、配線基板内に3層以上の絶縁膜を設けることもでき、その場合も本実施形態と同様の効果が得られる。また、ヴィアホールの形状についても、樽型形状に限定されるものではなく、釣り鐘形状又は蛇腹形状とすることもできる。更に、ヴィアホール10の内部の内部導体8と中間配線31、及び/又はヴィアホール30の内部の内部導体38と上層配線11とが一体的に形成されておらず、上下の各配線がヴィアホール10及び/又はヴィアホール30の中央部で相互に接続されていてもよい。更にまた、基体絶縁膜7及び/又は中間絶縁膜37を、アラミド繊維又はガラスクロスを樹脂に含浸させた材料により形成した場合は、樹脂により形成されている部分が図4a乃至cに示すような形状となっていれば、アラミド繊維及びガラスクロスがヴィアホール10の側面から内部に向かって突出していてもよい。次に、本発明の第4の実施形態に係る半導体パッケージについて説明する。図10は本実施形態の半導体パッケージを示す断面図である。なお、図10においては、図5に示す第2の実施形態の半導体パッケージ19及び図9に示す第3の実施形態の配線基板23の構成要素と同じものには同じ符号を付し、その詳細な説明は省略する。図10に示すように、本実施形態の半導体パッケージージ49は、前述の第3の実施形態の配線基板23の下面上に、LSI等の半導体デバイス15を搭載したものである。具体的には、配線基板23の各エッチングバリア層5上に夫々バンプ14が配置されており、このバンプ14を介して、配線基板23のエッチングバリア層5と半導体デバイス15に設けられた電極図示せずとが相互に接続されている。また、配線基板23と半導体デバイス15との間におけるバンプ14の周囲には、アンダーフィル16が充填されている。一方、配線基板23の上層配線11の露出部上、即ち、パッド電極の一部の上には、はんだボール18が搭載されている。この半田ボール18は上層配線11、ヴィアホール30内に充填された内部導体38、中間配線31、ヴィアホール10内に充填された内部導体8、配線本体6及びエッチングバリア層5からなる下層配線、並びにバンプ14を介して、半導体デバイス15の電極に接続されている。なお、本実施形態の半導体パッケージ49においては、配線基板23のヴィアホール10及び30の形状は、その厚さ方向における断面積が両端部よりも中央部の方が大きい樽型形状となっている。また、本実施形態の半導体パッケージ49におけるにおける上記以外の構成及び動作は、前述の第2の実施形態の半導体パッケージと同様である。本実施形態の半導体パッケージ49においては、絶縁膜が基体絶縁膜7及び中間絶縁膜23からなる2層構造となっており、各絶縁膜間に中間配線31が設けられた配線基板23を使用しているため、前述の第2の実施形態の半導体パッケージに比べて、半導体デバイス15に入出力する信号数を増加させることができる。なお、本実施形態の半導体パッケージ49における上記以外の効果は、前述の第2の実施形態の半導体パッケージと同様である。次に、本発明の第5の実施形態の配線基板について説明する。図11は本実施形態の配線基板を示す断面図である。なお、図11においては、図1に示す第1の実施形態の配線基板の構成要素と同じものには同じ符号を付し、その詳細な説明は省略する。図11に示すように、本実施形態の配線基板33は、図1に示す第1の実施形態の配線基板13を2枚用意し、それらを上層配線11が形成されている側の面が内側になるように積層し、ソルダーレジスト層32に形成された接続ヴィア28を介して、これら2枚の配線基板の上層配線11を相互に接続したものである。このため、本実施形態の配線基板33においては、その上下両面に凹部7aが存在している。なお、本実施形態の配線基板33におけるヴィアホール10及び接続ヴィア28の形状は、その厚さ方向における断面積が両端部よりも中央部の方が大きい樽型形状である。また、本実施形態の配線基板33における上記以外の構成は、前述の第1の実施形態の配線基板と同様である。本実施形態の配線基板33においては、配線総数は4層となっているが、作製工程上は配線層を2層形成する工程に貼り合わせ工程を追加しただけですむため、4層全てをビルドアップする配線基板に比べて歩留まり及びトータルコストの点で有利である。なお、本実施形態の配線基板33における上記以外の効果は、前述の第1の実施形態の配線基板と同様である。次に、本発明の第6の実施形態の配線基板について説明する。図12a乃至cは本実施形態の配線基板の製造方法をその工程順に示す断面図である。なお、図12a乃至cにおいては、図2及び図3に示す第1の実施形態の配線基板の製造方法における各構成要素と同じものには同じ符号を付し、その詳細な説明は省略する。図12cに示すように、本実施形態の配線基板43は、基体絶縁膜7の下面とエッチングバリア層5の表面とが、同一平面上に位置している。そして、基体絶縁膜7の下面及びエッチングバリア層5の表面上には、例えばエポキシ樹脂又はポリイミドからなり、膜厚が例えば1乃至50μmである保護膜41が形成されている。この保護膜41には、開口部42が形成されており、この開口部42においてエッチングバリア層5の表面の一部が露出している。即ち、本実施形態の配線基板43の下面には、エッチングバリア層5の一部、例えばバンプが接続される部分を露出させ、それ以外の部分を覆うように、保護膜41が形成されている。なお、本実施形態の配線基板43におけるヴィアホール10の形状は、その厚さ方向における断面積が両端部よりも中央部の方が大きい樽型形状である。また、本実施形態の配線基板43における上記以外の構成及び動作は、前述の第1の実施形態の配線基板と同様である。本実施形態の配線基板43は、例えば、以下に示す方法により製造することができる。先ず、図12aに示すように、支持基板上1の一方の面の全面に、例えばエポキシ樹脂又はポリイミドからなり、膜厚が例えば1乃至50μmである保護膜41を形成した後、この保護膜41上にレジストパターン2を形成する。そして、図2に示す第1の実施形態の配線基板と同様の方法で、エッチングバリア層5、配線本体6、基体絶縁膜7、ヴィアホール10、内部導体8、上部配線11及びソルダーレジスト層12を形成する。その際、エッチング容易層は形成しない。次に、図12bに示すように、化学的エッチング又は研磨等により、支持基板1を除去する。その後、図12cに示すように、エッチングにより、保護膜41に開口部42を形成し、エッチングバリア層5を露出させる。本実施形態の配線基板43においては、半導体デバイスが搭載される下面側に保護膜41を設けているため、配線基板43とアンダーフィル等の樹脂層との密着性を向上させることができる。なお、本実施形態の配線基板43における上記以外の効果は、前述の第1の実施形態の配線基板と同様である。次に、本発明の第7の実施形態に係る配線基板について説明する。図13は本実施形態の配線基板を示す断面図である。なお、図13においては、図12cに示す第6の実施形態の配線基板の構成要素と同じものには同じ符号を付し、その詳細な説明は省略する。図13に示すように、本実施形態の配線基板53は、図12cに示す第6の実施形態の配線基板43と比較して、保護膜41が省略されている。そして、エッチングバリア層5の表面は、基体絶縁膜7の下面よりも凹んでおらず、これらは同一平面上に位置している。また、ヴィアホール10の形状は、その厚さ方向における断面積が両端部よりも中央部の方が大きい樽型形状となっている。なお、本実施形態の配線基板53における上記以外の構成は、前述の第6の実施形態の配線基板と同様である。本実施形態の配線基板においては、保護膜41を設けていないため、図12cに示す第6の実施形態の配線基板43に比べて製造コストを低減することができる。また、エッチング容易層4の形成工程を省略することができるため、図1に示す第1の実施形態の配線基板13と比較しても、製造コストを低減することができる。特に、半導体デバイスの電極の配設ピッチがそれほど微細ではなく、且つバンプの配設密度が低く、バンプの位置決め精度がそれほど要求されない場合であって、更に半導体デバイスをモールディングしない場合、又はモールディングしても、モールディング材料と配線基板との密着性がそれほど要求されない場合には、コストの観点から、本実施形態の配線基板が適している。なお、本実施形態の配線基板における上記以外の効果は、前述の第1の実施形態の配線基板と同様である。上記の実施形態の一部又は全部は、以下の付記のようにも記載され得るが、以下には限られない。付記1厚さが20乃至100μmで、その一方の面に凹部が形成された基体絶縁膜と、前記基体絶縁膜の前記凹部内に形成された第1の配線と、前記基体絶縁膜の他方の面上に形成された第2の配線と、前記基体絶縁膜に形成され前記第1の配線と前記第2の配線とを相互に接続するヴィアホールと、を有し、前記ヴィアホールの前記基体絶縁膜の厚さ方向における断面が樽型形状であることを特徴とする配線基板。付記2厚さが20乃至100μmで、その一方の面に凹部が形成された基体絶縁膜と、前記基体絶縁膜の前記凹部内に形成された第1の配線と、前記基体絶縁膜の他方の面上に形成された第2の配線と、前記基体絶縁膜に形成され前記第1の配線と前記第2の配線とを相互に接続するヴィアホールと、を有し、前記ヴィアホールの前記基体絶縁膜の厚さ方向における断面が釣り鐘形状であることを特徴とする配線基板。付記3厚さが20乃至100μmで、その一方の面に凹部が形成された基体絶縁膜と、前記基体絶縁膜の前記凹部内に形成された第1の配線と、前記基体絶縁膜の他方の面上に形成された第2の配線と、前記基体絶縁膜に形成され前記第1の配線と前記第2の配線とを相互に接続するヴィアホールと、を有し、前記ヴィアホールの前記基体絶縁膜の厚さ方向における断面が蛇腹形状であることを特徴とする配線基板。付記4前記基体絶縁膜の前記他方の面上に、複数の絶縁膜が積層された積層構造を有し、前記各絶縁膜間には夫々中間配線が形成されており、前記絶縁膜に形成されたヴィアホールが、前記基体絶縁膜の前記第2の配線と前記絶縁膜の下層に形成された前記配線同士及び前記絶縁膜の上層及び下層に形成された配線同士を相互に接続することを特徴とする付記1乃至3のいずれか1つに記載の配線基板。付記5前記ヴィアホールの前記絶縁膜の厚さ方向における断面が樽型形状、釣り鐘形状、又は蛇腹形状であることを特徴とする付記4に記載の配線基板。付記6前記ヴィアホールを介して相互に接続されている2つの配線の接続界面が、前記ヴィアホールの前記基体絶縁膜の厚さ方向における中央部分に存在していることを特徴とする付記1乃至5のいずれか1つに記載の配線基板。付記7前記第1の配線の表面と、前記基体絶縁膜の一方の面との間に0.5乃至10μmの段差が形成されていることを特徴とする付記1乃至6のいずれか1つに記載の配線基板。付記8前記第1の配線の表面と前記基体絶縁膜の一方の面とが同一平面上に位置していることを特徴とする付記1乃至6のいずれか1つに記載の配線基板。付記9前記基体絶縁膜の一方の面及び前記第1の配線上には保護膜が形成されており、この保護膜における前記第1の配線上に形成された部分の少なくとも一部には開口部が設けられており、前記開口部において前記第1の配線の表面が露出していることを特徴とする付記8に記載の配線基板。付記10前記基体絶縁膜の他方の面及び前記第2の配線上にはソルダーレジスト層が形成されており、このソルダーレジスト層における前記第2の配線上に形成された部分の少なくとも一部には開口部が設けられており、前記開口部において前記第2の配線の表面が露出していることを特徴とする付記1乃至3のいずれか1つに記載の配線基板。付記11前記絶縁膜の上層に形成された配線上にはソルダーレジスト層が形成されており、このソルダーレジスト層における前記配線上に形成された部分の少なくとも一部には開口部が設けられており、前記開口部において前記配線の表面が露出していることを特徴とする付記4又は5に記載の配線基板。付記12前記基体絶縁膜の他方の面にも凹部が形成されており、前記第2の配線はこの凹部内に形成されていることを特徴とする付記1乃至11のいずれか1つに記載の配線基板。付記13前記絶縁膜の厚さが20乃至100μmであることを特徴とする付記4又は5に記載の配線基板。付記14厚さが20乃至100μmで、その一方の面に凹部が形成された基体絶縁膜と、前記基体絶縁膜の前記凹部内に形成された第1の配線と、前記基体絶縁膜の他方の面上に形成された第2の配線と、前記基体絶縁膜に形成され前記第1の配線と前記第2の配線とを相互に接続するヴィアホールとを有する配線基板の製造方法であって、前記基体絶縁膜の一部を薬液によるデスミヤ処理することにより、前記ヴィアホールの前記基体絶縁膜の厚さ方向における断面を樽型形状、釣り鐘形状又は蛇腹形状にする工程を有することを特徴とする配線基板の製造方法。付記15付記1乃至13のいずれか1つに記載の配線基板と、この配線基板上に搭載された1又は複数の半導体デバイスと、を有することを特徴とする半導体パッケージ。付記16前記半導体デバイスは、前記配線基板の第1の配線に接続されていることを特徴とする付記15に記載の半導体パッケージ。付記17前記半導体デバイスは、前記配線基板の第2の配線に接続されていることを特徴とする付記15又は16に記載の半導体パッケージ。付記18更に、前記第1の配線又は前記第2の配線に接続されており、外部素子に接続される接続用端子を有することを特徴とする付記15乃至17のいずれか1つに記載の半導体パッケージ。付記1乃至3の配線基板は、ヴィアホールが、その両端部の断面積よりも内部の断面積の方が大きい樽型形状、又はその変形である釣り鐘形状若しくは蛇腹形状であるため、ヴィアホール内に充填される内部導体とヴィアホールの側面を構成する絶縁膜との接触総面積が増大し、機械的な密着強度を増加させることができる。これにより、半導体デバイスの高集積化、高速化又は多機能化による端子数の増加及び端子間の間隔の狭ピッチ化に有効であり、組立工程及び実使用環境における熱ストレス及び耐衝撃性等に対する信頼性が優れた配線基板を得ることができる。付記14の製造方法においては、前記基体絶縁膜の一部を薬液によるデスミヤ処理することにより、前記ヴィアホールの前記基体絶縁膜の厚さ方向における断面を樽型形状、釣り鐘形状又は蛇腹形状にしているため、このような断面形状のヴィアホールを容易に形成することができる。