"一次巻線と二次主巻線と二次補助巻線をボビンの巻回部に巻いた電源トランスにおいて、前記巻回部が互いに離間した一次側巻回部と二次側巻回部とを有し、前記二次側巻回部に前記二次主巻線が巻回され、前記一次側巻回部に前記一次巻線及び前記二次補助巻線が巻回されていることを特徴とする電源トランス。前記二次補助巻線は、三層絶縁線とされていることを特徴とする請求項1に記載の電源トランス。前記二次補助巻線は、前記一次側巻回部において巻回された前記一次巻線の外側に巻回されていることを特徴とする請求項1又は請求項2に記載の電源トランス。前記ボビンは、前記一次側巻回部と前記二次側巻回部とを仕切る中間フランジと、この中間フランジとの間に凹状の前記一次側巻回部を形成する一次側フランジと、前記中間フランジとの間に凹状の前記二次側巻回部を形成する二次側フランジとを有することを特徴とする請求項1~請求項3のいずれか一項に記載の電源トランス。前記二次主巻線に第一及び第二の二次主巻線が含まれ、前記二次補助巻線に第一及び第二の二次補助巻線が含まれ、前記第一の二次主巻線の一端に該第一の二次主巻線を流れる電流をオンオフする第一のスイッチング素子を接続するための第一スイッチング素子接続端子が設けられ、前記第二の二次主巻線の一端に該第二の二次主巻線を流れる電流をオンオフする第二のスイッチング素子を接続するための第二スイッチング素子接続端子が設けられ、前記第一の二次補助巻線の一端に前記第一のスイッチング素子のオンオフを制御する第一のオンオフ制御回路を接続するための第一オンオフ制御回路接続端子が設けられ、前記第二の二次補助巻線の一端に前記第二のスイッチング素子のオンオフを制御する第二のオンオフ制御回路を接続するための第二オンオフ制御回路接続端子が設けられていることを特徴とする請求項1~請求項4のいずれか一項に記載の電源トランス。一次巻線、第一の二次主巻線及び第一の二次補助巻線、並びに、第二の二次主巻線及び第二の二次補助巻線をボビンの巻回部に巻いた電源トランスと、この電源トランスに一次側の交流電圧を供給するための一次側電源回路と、前記電源トランスからの変動する電圧に基づいて二次側電圧を生成する二次側電源回路とを備える電源回路において、前記二次側電源回路は、前記電源トランスの第一の二次主巻線に接続されて該第一の二次主巻線を流れる電流をオンオフするための第一のスイッチング素子と、前記電源トランスの第二の二次主巻線に接続されて該第二の二次主巻線を流れる電流をオンオフするための第二のスイッチング素子と、前記電源トランスの第一の二次補助巻線に接続されて前記第一のスイッチング素子のオンオフを制御する第一のオンオフ制御回路と、前記電源トランスの第二の二次補助巻線に接続されて前記第一のスイッチング素子のオンオフとは逆となるように前記第二のスイッチング素子のオンオフを制御する第二のオンオフ制御回路とを有し、前記第一の二次補助巻線及び前記第二の二次補助巻線が三層絶縁線とされ、前記巻回部が互いに離間した一次側巻回部と二次側巻回部とを有し、前記電源トランスは、前記二次側巻回部に前記第一の二次主巻線及び前記第二の二次主巻線が巻回され、前記一次側巻回部に前記一次巻線、前記第一の二次補助巻線、及び、前記第二の二次補助巻線が巻回されていることを特徴とする電源回路。しかし、各FETのオンオフのタイミングがばらつき、各FETが同時にオンとなって電源トランスに大きな電流が流れることがある。以上を鑑み、本発明は、二次補助巻線の電圧に制御されるスイッチング素子の動作タイミングをより適切にする目的を有している。上記目的を達成するため、本発明は、一次巻線と二次主巻線と二次補助巻線をボビンの巻回部に巻いた電源トランスにおいて、前記巻回部が互いに離間した一次側巻回部と二次側巻回部とを有し、前記二次側巻回部に前記二次主巻線が巻回され、前記一次側巻回部に前記一次巻線及び前記二次補助巻線が巻回されている態様を有している。請求項1、請求項6に係る発明によれば、二次補助巻線の電圧に制御されるスイッチング素子の動作タイミングをより適切にすることができる。請求項2~請求項4に係る発明では、スイッチング素子の動作タイミングをさらに適切にすることができる。請求項5に係る発明では、スイッチング素子の動作タイミングをより適切にするための好適な電源トランスを提供することができる。1電源トランスを含む電源回路の概略:図1に例示する電源回路1は、一次側電源回路P1、二次側電源回路P2、電源トランスT1、を備えている。一次側電源回路P1は、電源トランスT1に一次側の交流電圧VP1を供給する。二次側電源回路P2は、電源トランスT1からの変動する電圧に基づいて二次側電圧V2を生成する。電源トランスT1は、一次巻線W1、二次主巻線W21,W22、二次補助巻線AW1,AW2、をボビン10の巻回部に巻いている。本発明を適用可能な電源回路は、テレビジョンといった表示装置、BDBluerayDiscプレイヤーといった再生装置、等の電子機器に使用可能である。前記表示装置には、液晶テレビジョンやプラズマテレビジョンといった薄型表示装置、受像管表示装置、記録再生装置が一体化されたテレビジョン、テレビジョン放送を受信しないディスプレイ、等が含まれる。前記再生装置には、ハードディスク記録再生装置、BD記録再生装置、DVDDigitalVersatileDisk記録再生装置、ビデオデッキ、記録機能の無いプレイヤー、表示装置が一体化された再生装置、等が含まれる。図1,2に例示される電源トランスは、巻線の巻回部が互いに離間した一次側巻回部21と二次側巻回部22とを有している。二次側巻回部22には、二次主巻線W21,W22が巻回されている。一次側巻回部21には、一次巻線W1及び二次補助巻線AW1,AW2が巻回されている。本態様は、二次補助巻線AW1,AW2が二次側巻回部22ではなく一次側巻回部21に巻回されている。これにより、一次巻線W1の電圧変動を基準とした二次補助巻線AW1,AW2の電圧変動の遅延が少なくなり、二次補助巻線AW1,AW2に制御されるスイッチング素子Q1,Q2の動作タイミングのばらつきが少なくなる。従って、本態様は、二次補助巻線の電圧に制御されるスイッチング素子の動作タイミングをより適切にすることができる。前記二次補助巻線AW1,AW2は、三層絶縁線とされてもよい。本態様は、一次側の配置される二次補助巻線AW1,AW2の絶縁性が向上するので、スイッチング素子の動作タイミングをさらに適切にすることができる。前記二次補助巻線AW1,AW2は、前記一次側巻回部21において巻回された前記一次巻線W1の外側に巻回されてもよい。本態様は、磁束変化を与える一次巻線W1の方がコアの近くに配置され、この一次巻線W1と二次補助巻線AW1,AW2とが混在していないので、スイッチング素子の動作タイミングをさらに適切にすることができる。前記ボビン10は、前記一次側巻回部21と前記二次側巻回部22とを仕切る中間フランジ13と、この中間フランジ13との間に凹状の前記一次側巻回部21を形成する一次側フランジ11と、前記中間フランジ13との間に凹状の前記二次側巻回部22を形成する二次側フランジ12とを有していてもよい。本態様は、一次巻線W1と二次主巻線W21,W22とが物理的に離間しているので、スイッチング素子の動作タイミングをさらに適切にすることができる。前記二次主巻線に第一及び第二の二次主巻線W21,W22が含まれてもよい。前記二次補助巻線に第一及び第二の二次補助巻線AW1,AW2が含まれてもよい。前記第一の二次主巻線W21の一端に該第一の二次主巻線を流れる電流をオンオフする第一のスイッチング素子Q1を接続するための第一スイッチング素子接続端子W21bが設けられてもよい。前記第二の二次主巻線W22の一端に該第二の二次主巻線を流れる電流をオンオフする第二のスイッチング素子Q2を接続するための第二スイッチング素子接続端子W22aが設けられてもよい。前記第一の二次補助巻線AW1の一端に前記第一のスイッチング素子のオンオフを制御する第一のオンオフ制御回路31を接続するための第一オンオフ制御回路接続端子AW1aが設けられてもよい。前記第二の二次補助巻線AW2の一端に前記第二のスイッチング素子のオンオフを制御する第二のオンオフ制御回路32を接続するための第二オンオフ制御回路接続端子AW2bが設けられてもよい。本態様は、スイッチング素子の動作タイミングをより適切にするための好適な電源トランスを提供することができる。本発明は、一次巻線W1、第一の二次主巻線W21及び第一の二次補助巻線AW1、並びに、第二の二次主巻線W22及び第二の二次補助巻線AW2をボビン10の巻回部に巻いた電源トランスT1と、この電源トランスT1に一次側の交流電圧を供給するための一次側電源回路P1と、前記電源トランスT1からの変動する電圧に基づいて二次側電圧を生成する二次側電源回路P2とを備える電源回路1において、前記二次側電源回路P2は、前記電源トランスT1の第一の二次主巻線W21に接続されて該第一の二次主巻線W21を流れる電流をオンオフするための第一のスイッチング素子Q1と、前記電源トランスT1の第二の二次主巻線W22に接続されて該第二の二次主巻線W22を流れる電流をオンオフするための第二のスイッチング素子Q2と、前記電源トランスT1の第一の二次補助巻線AW1に接続されて前記第一のスイッチング素子Q1のオンオフを制御する第一のオンオフ制御回路31と、前記電源トランスT1の第二の二次補助巻線AW2に接続されて前記第一のスイッチング素子Q1のオンオフとは逆となるように前記第二のスイッチング素子Q2のオンオフを制御する第二のオンオフ制御回路32とを有し、前記第一の二次補助巻線AW1及び前記第二の二次補助巻線AW2が三層絶縁線とされ、前記巻回部が互いに離間した一次側巻回部21と二次側巻回部22とを有し、前記電源トランスT1は、前記二次側巻回部22に前記第一の二次主巻線W21及び前記第二の二次主巻線W22が巻回され、前記一次側巻回部21に前記一次巻線W1、前記第一の二次補助巻線AW1、及び、前記第二の二次補助巻線AW2が巻回されている態様を有している。なお、上述したスイッチング素子Q1,Q2は、単一のスイッチング素子のみならず、複数のスイッチング素子の組合せにより構成されてもよい。第一の素子が他の第二の素子と接続されることには、第一の素子が第二の素子と直接接続されること、中間に他の第三の素子を介在させて第一の素子が第二の素子とが間接的に接続されること、のいずれも含まれる。本技術の目的の一つは、電流共振コンバータ二次側全波同期整流用MOSFETmetaloxidesemiconductorfieldeffecttransistorのON/OFF制御のタイミングを最適化するスイッチング電源装置や同期整流制御方法等の技術を提供することにある。本技術は、追加部品なく、制御のタイミングを最適化可能である。2電源トランスを含む電源回路の構成、作用、及び、効果:図1に例示する電源回路1は、電流共振コンバータとされている。二次側電源回路P2は同期整流全波方式であり、電源トランスT1については二つの同期整流用MOSFETのON/OFF制御を行う二次補助巻線AW1,AW2を設けている。電源回路1の一次側電源回路P1は、直流電源E1、FETQ3,Q4、コンデンサC4、制御回路CC1、を備えている。直流電源E1は、スイッチング電源の一次側直流電圧を供給する。FETQ3,Q4は、エンハンスメント形nチャネルMOSFETとされている。FETQ3のソースは直流電源E1の正極に接続され、FETQ3のドレインはFETQ4のソースとともに一次巻線W1の端子W1aに接続され、FETQ3のゲートは制御回路CC1に接続されている。FETQ4のドレインはコンデンサC4の一端とともに直流電源E1の負極に接続され、FETQ4のゲートは制御回路CC1に接続されている。コンデンサC4の他端は、一次巻線W1の端子W1bに接続されている。制御回路CC1は、FETQ3を所定の間隔でオンオフさせ、このFETQ3のオンオフとは逆となるようにFETQ4を所定の間隔でオンオフさせる。これにより、図3に例示する一次側の交流電圧VP1を一次巻線W1の両端端子W1a,W1bに加える。なお、スイッチング素子Q3,Q4は、単一のスイッチング素子のみならず、複数のスイッチング素子の組合せにより構成されてもよい。コンデンサC4は、単一のコンデンサのみならず、複数のコンデンサの組合せにより構成されてもよい。二次側電源回路P2は、FETスイッチング素子Q1,Q2、オンオフ制御回路31,32、コンデンサC3、を備えている。FETQ1,Q2は、エンハンスメント形nチャネルMOSFETとされている。FET第一のスイッチング素子Q1のソースは第一の二次主巻線W21の第一スイッチング素子接続端子W21bに接続され、FETQ1のドレインは接地されている。これにより、FETQ1は、第一の二次主巻線W21を流れる電流をオンオフ可能とされている。第一の二次主巻線W21の端子W21aは、第二の二次主巻線W22の端子22bとともに整流回路コンデンサC3を通して負荷LO1に接続されている。FET第二のスイッチング素子Q2のソースは第二の二次主巻線W22の第二スイッチング素子接続端子W22aに接続され、FETQ2のドレインは接地されている。これにより、FETQ2は、第二の二次主巻線W22を流れる電流をオンオフ可能とされている。第一のオンオフ制御回路31は、コンデンサCA1,C1、抵抗回路RA1、ダイオードD1、を有している。コンデンサCA1の一端は第一オンオフ制御回路接続端子AW1aに接続され、コンデンサCA1の他端は抵抗回路RA1の一端に接続されている。抵抗回路RA1の他端は、ダイオードD1のカソード及びコンデンサC1の一端とともに、FETQ1のベースに接続されている。ダイオードD1のアノードは、接地されている。コンデンサC1の他端も、接地されている。コンデンサC1は、第一の二次補助巻線AW1の両端端子AW1a,AW1bに加わる交流電圧VS1の正転時からのFETQ1のオンタイミングを若干遅らせる機能を有する。FETQ1のオンのタイミングをより遅くするにはコンデンサC1の容量を大きくすればよく、FETQ1のオンのタイミングをより早くするにはコンデンサC1の容量を小さくすればよい。以上により、第一のオンオフ制御回路31は、図3に例示するようにFETQ1のオンオフを制御する。第二のオンオフ制御回路32は、コンデンサCA2,C2、抵抗回路RA2、ダイオードD2、を有している。コンデンサCA2の一端は第二オンオフ制御回路接続端子AW2bに接続され、コンデンサCA2の他端は抵抗回路RA2の一端に接続されている。抵抗回路RA2の他端は、ダイオードD2のカソード及びコンデンサC2の一端とともに、FETQ2のベースに接続されている。ダイオードD2のアノードは、接地されている。コンデンサC2の他端も、接地されている。コンデンサC2は、第二の二次補助巻線AW2の両端端子AW2a,AW2bに加わる交流電圧VS1の反転時からのFETQ2のオンタイミングを若干遅らせる機能を有する。FETQ2のオンのタイミングをより遅くするにはコンデンサC2の容量を大きくすればよく、FETQ2のオンのタイミングをより早くするにはコンデンサC2の容量を小さくすればよい。以上により、第二のオンオフ制御回路32は、図3に例示するようにFETQ1のオンオフとは逆となるようにFETQ2のオンオフを制御する。コンデンサC3は、一端が端子W21a,W22bに接続されて負荷LO1への電流出力部とされ、他端が接地され、端子W21a,W22bからの電流を合わせた全波整流の電流を平滑して負荷LO1へ供給する。なお、コンデンサCA1,CA2,C1,C2,C3は、単一のコンデンサのみならず、複数のコンデンサの組合せにより構成されてもよい。抵抗回路RA1,RA2は、単一の抵抗素子のみならず、複数の抵抗素子の組合せにより構成されてもよい。ダイオードD1,D2は、単一のダイオードのみならず、複数のダイオードの組合せにより構成されてもよい。図2に例示するように、電源トランスT1は、コア15がボビン10に組み込まれるとともに、ボビン10に巻線W1,W21,W22,AW1,AW2が巻回されている。従って、コア15と巻線W1,W21,W22,AW1,AW2で磁気回路が構成される。コア15は、鉄心など磁気回路を構成可能な材料を所定の形状に成形して得られる。電流共振用の電源トランスは、リーケージインダクタンスを確保しなければならない為、一次巻線と二次主巻線とをセパレートで巻く構造となる。このため、ボビン10は、一次側巻回部21と二次側巻回部22とが離間した形状とされている。図2に示すボビン10は、略平行とされたフランジ11,12,13を有している。中間フランジ13は、一次側巻回部21と二次側巻回部22とを仕切っている。一次側フランジ11は、中間フランジ13との間に凹状の一次側巻回部21を形成する。二次側フランジ12は、中間フランジ13との間に凹状の二次側巻回部22を形成する。ボビン10は、絶縁性樹脂など絶縁性の材料を上記形状に成形して得られる。図2に示す二次側巻回部22には、内側に第一の二次主巻線が巻回され、その外側に第二の二次主巻線W22が巻回されている。むろん、内側に第二の二次主巻線W22が巻回されてもよいし、両二次主巻線W21,W22が混在して巻回されてもよい。図2に示す一次側巻回部21には、最も内側に一次巻線W1が巻回され、その外側に第一の二次補助巻線AW1が巻回され、その外側に第二の二次補助巻線AW2が巻回されている。むろん、最も外側に第一の二次補助巻線AW1が巻回されてもよいし、両二次補助巻線AW1,AW2が混在して巻回されてもよい。一次側巻回部21において巻回された一次巻線W1の外側に二次補助巻線AW1,AW2が巻回されるとスイッチング素子の動作タイミングをより適切にすることができる点で好ましいものの、内側に二次補助巻線AW1,AW2が巻回されてもよいし、一次巻線W1と二次補助巻線AW1,AW2とが混在して巻回されてもよい。二次補助巻線AW1,AW2は、三層絶縁線でなくてもよいものの、三層絶縁線が好ましい。一次側の配置される二次補助巻線AW1,AW2は、三層絶縁線とされると絶縁性が向上するので、スイッチング素子の動作タイミングがより適切となる。図1に例示するように、一次巻線W1の両端には端子W1a,W1bが設けられ、第一の二次主巻線W21の両端には端子W21a,W21bが設けられ、第二の二次主巻線W22の両端には端子W22a,W22bが設けられ、第一の二次補助巻線AW1の両端には端子AW1a,AW1bが設けられ、第二の二次補助巻線AW2の両端には端子AW2a,AW2bが設けられている。第一スイッチング素子接続端子W21bにはFETQ1のソースが接続され、第二スイッチング素子接続端子W22aにはFETQ2のソースが接続されている。第一オンオフ制御回路接続端子AW1aには第一のオンオフ制御回路31のコンデンサCA1が接続され、第二オンオフ制御回路接続端子AW2bには第二のオンオフ制御回路32のコンデンサCA2が接続されている。上述した端子があることにより、本電源トランスT1は、スイッチング素子の動作タイミングをより適切にするために好適な電源トランスとなっている。ところで、二つの同期整流用MOSFETの制御を行う二次補助巻線を二次側に巻くと、二つの同期整流用MOSFETが同時にオンとなるタイミングが発生することがある。この場合、二つの同期整流用MOSFETに過大な電流が流れることになる。図4は、比較例に係る電源トランスT9を採用した電源回路90の要部の電気回路構成を示している。本電源トランスT9は、一次側巻回部21に一次巻線W1が巻回され、二次側巻回部22に二次主巻線W21,W22及び二次補助巻線AW1,AW2が巻回されている。図5は、比較例において、一次巻線W1に加わる交流電圧VP1、二次補助巻線AW1,AW2に加わる交流電圧VS1、出力電流I1、及び、FETQ1,Q2のオンオフをタイミングチャートにより示している。第一の二次補助巻線AW1が一次巻線W1の一次側巻回部とは異なる二次側巻回部に巻回されているため、第一の二次補助巻線AW1の両端に加わる交流電圧VS1の電圧変動は、一次側の交流電圧VP1の電圧変動から遅れる。これにより、交流電圧VP1の電圧変動を基準とした交流電圧VS1の電圧変動の遅延量にばらつきが生じる。また、第二の二次補助巻線AW2の両端に加わる交流電圧VS1の電圧変動も、一次側の交流電圧VP1の電圧変動から遅れる。これにより、交流電圧VP1の電圧変動を基準とした交流電圧VS1の電圧変動の遅延量にばらつきが生じる。図5では、FETQ1,Q2それぞれについて、オフからオンに切り替わるタイミングのばらつき、及び、オンからオフに切り替わるタイミングのばらつきをハッチングで示している。上述したばらつきがあるため、FETQ1のオフのタイミングが遅くなってFETQ2のオンのタイミングが早くなったり、FETQ2のオフのタイミングが遅くなってFETQ1のオンのタイミングが早くなったりすると、FETQ1,Q2が同時にオンとなることがある。この場合、FETQ1,Q2に過大な電流が流れることになる。電源回路や負荷に用いられる部品の破壊の恐れを防止する観点から、FETQ1,Q2が同時にオンとならないようにすることが好ましい。そこで、図1,2に例示する本電源トランスT1は、一次側巻回部21に一次巻線W1とともに二次補助巻線AW1,AW2を巻回している。これにより、図3に例示するように、一次巻線W1の両端端子W1a,W1bに加わる交流電圧と、第一の二次補助巻線AW1の両端端子AW1a,AW1bに加わる交流電圧と、第二の二次補助巻線AW2の両端端子AW2a,AW2bに加わる交流電圧とが同期し、一次巻線W1の電圧変動を基準とした二次補助巻線AW1,AW2の電圧変動の遅延が少なくなる。この遅延が少なくなると、二次補助巻線AW1,AW2に制御されるFETQ1,Q2の動作タイミングのばらつきが少なくなる。なお、FETQ1のオンのタイミングは、コンデンサC1によりある程度遅延させることができる。FETQ2のオンのタイミングは、コンデンサC2によりある程度遅延させることができる。以上より、図3に示すように、FETQ1がオフとなった後にFETQ2がオンとなり、FETQ2がオフとなった後にFETQ1がオンとなり、FETQ1,Q2が同時にオンとならない。従って、二次補助巻線の電圧に制御されるスイッチング素子の動作タイミングがより適切となる。3変形例:第一のスイッチング素子は、第一の二次主巻線W21の端子W21a側に接続されてもよい。第二のスイッチング素子は、第二の二次主巻線W22の端子W22b側に接続されてもよい。二次側電源回路は、電力効率の点から全波同期整流形の回路が好ましいものの、半波整流形の回路でもよい。この場合、電源トランスには二次主巻線と二次補助巻線との組合せが少なくとも一組あればよく、この二次補助巻線が一次側巻回部に巻回されればよい。なお、一次側巻回部と二次側巻回部とを中間フランジで仕切るのは必須ではなく、二次補助巻線を一次巻線の外側に巻回するのも必須ではなく、二次補助巻線を三層絶縁線とすることも必須ではない。むろん、従属請求項に係る構成要件を有しておらず独立請求項に係る構成要件のみからなる電源トランス、電源回路、等でも、上述した基本的な作用、効果が得られる。以上説明したように、本発明によると、種々の態様により、二次補助巻線の電圧に制御されるスイッチング素子の動作タイミングをより適切にする技術等を提供することができる。また、本発明は上記実施例に限られるものでないことは言うまでもない。当業者であれば言うまでもないことであるが、上記実施例の中で開示した相互に置換可能な部材および構成等を適宜その組み合わせを変更して適用すること上記実施例の中で開示されていないが、公知技術であって上記実施例の中で開示した部材および構成等と相互に置換可能な部材および構成等を適宜置換し、またその組み合わせを変更して適用すること上記実施例の中で開示されていないが、公知技術等に基づいて当業者が上記実施例の中で開示した部材および構成等の代用として想定し得る部材および構成等と適宜置換し、またその組み合わせを変更して適用することは本発明の一実施例として開示されるものである。"