"膜面に垂直方向の磁化容易軸を有し、磁化方向が可変の第1の磁性層と、膜面に垂直方向の磁化容易軸を有し、磁化方向が不変の第2の磁性層と、前記第1の磁性層と前記第2の磁性層との間に設けられた第1の非磁性層とを具備し、前記第2の磁性層は、前記第1の非磁性層に接する第3の磁性層と、第4の磁性層と、前記第3の磁性層と第4の磁性層との間に設けられた第2の非磁性層とを有し、前記第3の磁性層は、Zr、Nb、Mo、Hf、Ta、Wのうちの少なくとも1つの元素と、Coとを含むことを特徴とする磁気抵抗素子。前記第3の磁性層は、前記第1の非磁性層に接する第1磁性材料と、第2磁性材料と、前記第1磁性材料と前記第2磁性材料との間に設けられた第1非磁性材料とを有することを特徴とする請求項1に記載の磁気抵抗素子。前記第2磁性材料はCoを含むことを特徴とする請求項2に記載の磁気抵抗素子。前記第1磁性材料は、CoFe合金あるいはCo、Fe及びBを含む合金Co100-x-Fex100-yByからなり、x≧50at、0<y≦30atであることを特徴とする請求項1乃至3のいずれかに記載の磁気抵抗素子。前記第2の非磁性層はRuを含むことを特徴とする請求項1乃至4のいずれかに記載の磁気抵抗素子。前記第1の磁性層の、前記第1の非磁性層が配置された面と反対の面側に配置された下地層をさらに具備し、前記Ruの膜厚は0.4nm以上1.0nm以下であることを特徴とする請求項5に記載の磁気抵抗素子。前記第2の磁性層の、前記第1の非磁性層が配置された面と反対の面側に配置された下地層をさらに具備し、前記Ruの膜厚は0.7nm以上1.3nm以下であることを特徴とする請求項5に記載の磁気抵抗素子。請求項1乃至7のいずれかに記載の磁気抵抗素子と、前記磁気抵抗素子を挟み込み、前記磁気抵抗素子に対して通電を行う第1及び第2電極とを含むメモリセルを具備することを特徴とする磁気メモリ。前記第1電極に電気的に接続される第1配線と、前記第2電極に電気的に接続される第2配線と、前記第1配線及び前記第2配線に電気的に接続され、前記磁気抵抗素子に前記双方向電流を供給する書き込み回路と、をさらに具備することを特徴とする請求項8に記載の磁気メモリ。前記メモリセルは、前記第2電極と前記書き込み回路との間に電気的に接続される選択トランジスタを含むことを特徴とする請求項9に記載の磁気メモリ。微細化に伴って増大する固定層からの漏れ磁場を低減でき、記憶層における磁化の平行と反平行の2つの状態を安定に存在できるようにした磁気抵抗素子及びそれを用いた磁気メモリを提供する。一実施態様の磁気抵抗素子は、膜面に垂直方向の磁化容易軸を有し、磁化方向が可変の第1の磁性層と、膜面に垂直方向の磁化容易軸を有し、磁化方向が不変の第2の磁性層と、前記第1の磁性層と前記第2の磁性層との間に設けられた第1の非磁性層とを備える。前記第2の磁性層は、前記第1の非磁性層に接する第3の磁性層と、第4の磁性層と、前記第3の磁性層と第4の磁性層との間に設けられた第2の非磁性層とを有する。前記第3の磁性層は、Zr、Nb、Mo、Hf、Ta、Wのうちの少なくとも1つの元素と、Coとを含むことを特徴とする。以下の説明において、略同一の機能及び構成を有する構成要素については、同一符号を付し、重複説明は必要な場合にのみ行う。但し、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。従って、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。また、以下に示す各実施形態は、この発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の技術的思想は、構成部品の材質、形状、構造、配置等を下記のものに特定するものでない。この発明の技術的思想は、特許請求の範囲において、種々の変更を加えることができる。[第1実施形態]第1実施形態は、磁気抵抗素子に関する。1磁気抵抗素子の構造図1は、第1実施形態の磁気抵抗素子の断面図である。図1において、矢印は磁化方向を示している。本明細書及び特許請求の範囲でいう磁気抵抗素子とは、半導体或いは絶縁体をスペーサ層に用いるTMRトンネル磁気抵抗効果素子を指す。また、以下の図では、磁気抵抗素子の主要部を示しているが、図示の構成を含んでいれば、さらなる層を含んでいても構わない。磁気抵抗素子1は、スピン注入磁化反転方式によって書き込みを行う。即ち、各層に対し膜面垂直方向に流すスピン偏極電流の方向に応じて、記憶層と固定層の磁化の相対角を平行状態と反平行状態即ち抵抗の極小と極大とに変化させ、二進情報の0又は1に対応づけることにより、情報を記憶する。図1に示すように、磁気抵抗素子1は、少なくとも、2つの磁性層2、3と、磁性層2と磁性層3間に設けられた非磁性層4とを有する。磁性層3は、膜面に垂直な方向に磁化容易軸を有し、磁化容易軸は膜面と交わる面に沿って回転する。以下、磁性層3を記憶層自由層、磁化自由層、磁化可変層、記録層と称する。記憶層磁性層3の詳細な性質については、後述する。以下、膜面垂直方向の磁化を垂直磁化と称する。磁性層2は、膜面に垂直な方向に磁化容易軸を有し、記憶層に対し磁化方向が固定されている。以下、磁性層2を固定層磁化固定層、参照層、磁化参照層、ピン層、基準層、磁化基準層と称する。固定層磁性層2は、磁性層21、22と、磁性層21と磁性層22間に配置された非磁性層23から形成される。磁性層21と磁性層22は、非磁性層23を介して磁化方向が反平行の配列となる。また、磁性層21は、第1強磁性材料31、第2強磁性材料32の2つの強磁磁性層と、第1強磁性材料31と第2強磁性材料32間に配置された第1非磁性材料33から形成される。第1強磁性材料31と第2強磁性材料32は、第1非磁性材料33を介して磁化方向が平行の配列となる。第1強磁性材料31、第2強磁性材料32、及び第1非磁性材料33の合計膜厚は、5nm以下であることが望ましい。固定層2の詳細な性質については後述する。尚、固定層2の磁化方向は、基板に対し反対方向上を向いていても良いし、基板方向下を向いていてもよい。非磁性層トンネルバリア層4は、酸化物などの絶縁膜から構成される。非磁性層4のより詳細な性質については、後述する。磁気抵抗素子1は、スピン注入書き込み方式に用いる磁気抵抗素子である。即ち、書き込みの際は、固定層2から記憶層3へ、又は記憶層3から固定層2へ、膜面垂直方向に電流を流すことによって、スピン情報を蓄積される電子が固定層2から記憶層3へ注入される。この注入される電子のスピン角運動量が、スピン角運動量の保存則に従って記憶層3の電子に移動されることによって、記憶層3の磁化が反転することになる。即ち、記憶層3の磁化方向は、記憶層3、非磁性層4及び固定層2を貫く双方向電流により変化する。図1は、下地層5の上に記憶層3が形成され、非磁性層4の上に固定層2が形成された、いわゆるトップピン構造ボトムフリー構造を示している。記憶層3の下には下地層5がさらに形成されてもよい。下地層5は、記憶層3より上の層の結晶配向性及び結晶粒径などの結晶性を制御するために用いられる。下地層5の下には、図示しない基板例えば、シリコン半導体基板が配置されている。記憶層3の詳細な性質については後述する。固定層2上にはキャップ層6がさらに形成されていてもよい。キャップ層6は、磁性層の酸化防止等、主として保護層として機能する。ここで、固定層2を構成する磁性層21は、第1強磁性材料31、第2強磁性材料32、及び第1非磁性材料33の積層構造から形成され、垂直磁気異方性を有する。垂直磁気異方性を発現させるため、第1強磁性材料31は、Co、Fe及びBを含む合金Co100-x-Fex100-yBy、x≧50at、0<y≦30atであり、かつ、第1非磁性材料33はZr、Nb、Mo、Hf、Ta、Wの1元素か、少なくとも1元素を主成分とする合金である。第2強磁性材料32は非磁性層23を介して磁性層22と交換結合させるため、Coを主成分とすることが望ましい。非磁性層23はRuが望ましく、その膜厚は0.4nm以上1.0nm以下が望ましい。磁性層22は、一般的な垂直磁気異方性を有する材料系であればよいが、第1強磁性材料31と第2強磁性材料32と第1非磁性材料33の積層構成からなる、磁性層21からの漏れ磁場により、記憶層の反転磁場のシフトをキャンセルできるように、飽和磁化及び膜厚を適宜調整する必要がある。次に、第1実施形態の変形例の磁気抵抗素子1について説明する。図2は、図1に示した磁気抵抗素子の変形例の断面図である。図2に示す構造が図1の構造と異なる点は、記憶層3と非磁性層4との間に界面層11が挿入されていることにある。界面層11は強磁性体から形成され、記憶層3と非磁性層4との界面での格子ミスマッチを緩和する効果を有する。さらに、界面層11に高分極率材料を用いることにより、高いトンネル磁気抵抗比TMR比と高いスピン注入効率を実現する効果も有する。界面層11の詳細な性質については、後述する。2固定層前述の通り、固定層2は磁性層21、22、非磁性層23の積層構造で形成される。さらに、磁性層21は第1強磁性材料31と第2強磁性材料32と第1非磁性材料33の積層構造で形成される。但し、形成後の熱工程により、積層構造が明瞭ではなく、各元素が濃度勾配を持っていても良い。磁性層21は垂直磁気異方性を有する。垂直磁気異方性を発現させるため、第1強磁性材料31は、Co、Fe及びBを含む合金Co100-x-Fex100-yBy、x≧50at、0<y≦30atであり、かつ、第1非磁性材料33はZr、Nb、Mo、Hf、Ta、Wの1元素か、少なくとも1元素を主成分とする合金である。第1強磁性材料31と第1非磁性材料33の組み合わせと、垂直磁気異方性に関して検討した結果を以下に記述する。構成は、シリコン基板上に、第1非磁性材料ZrまたはNb、Mo、Hf、Ta、W/第1強磁性材料FeCoB/MgO3nmを順次形成した。各非磁性材料によって、第1強磁性材料とのミキシングの程度が異なるため、単位面積当たりの磁気モーメントがおおよそ1×10-4emu/cm2のときの異方性磁場Hkを比較した。異方性磁場は膜面内方向に磁場を印加し、振動試料型磁力計で困難軸のヒステリシスループを測定評価して算出した。その結果、Zr、Nb、Mo、Hf、Ta、Wのいずれの非磁性材料においても異方性磁場が2kOeを示し、垂直磁気異方性を示すことが分かった。Nb、Mo、Ta、Wについては、5kOe以上の異方性磁場が得られた。第2強磁性材料32は、非磁性層23を介して磁性層22と交換結合させるため、Coを含んでいることが望ましい。非磁性層23はRuが望ましく、その膜厚は0.4nm以上1.0nm以下が望ましい。図3Aに、トップピン構造を模擬した、第1強磁性材料31としてFeCoB1.1nm、第1非磁性材料33としてTa0.4nm、第2強磁性材料32としてCo0.4nm、磁性層22としてCo0.3nm/Pt0.6nm×6の人工格子とした場合における交換結合磁場の非磁性層23のRu膜厚依存性を示した。なお、括弧内は膜厚を示す。Ruの膜厚が0.4nm以上0.5nm以下では明瞭な反平行状態を形成できず、Ruの膜厚が0.6nm以上0.7nm以下で大きな交換結合磁場が得られ、0.7nmで交換結合磁場が最大となった。図4に、Ruの膜厚が0.6nmの場合のヒステリシスループMHループを示す。MHループは振動試料型磁力計で測定した。このように、特に第1強磁性材料31と第1非磁性材料33を適当に選択することで、固定層2としての総膜厚が非常に薄い垂直磁化型のシンセティックアンチフェロ構造を実現することが可能となる。図3Bに、トップピン構造を模擬した、磁性層21としてFeCoB1.2nm、磁性層22としてCo0.3nm/Pt0.6nm×6の人工格子とした場合における交換結合磁場のRu膜厚依存性を示した。なお、括弧内は膜厚を示す。磁性層21には垂直磁気異方性を持たせるために、Taを添加した。Ruの膜厚が0.4nmから明瞭な反平行状態を形成し、大きな交換結合磁場が得られている。また、図5に、ボトムピン構造を模擬した、第1強磁性材料31としてFeCoB1.4nm、第1非磁性材料33としてTa0.3nm、第2強磁性材料32としてCo0.5nm、磁性層22としてCoPt合金5nmの場合のMHループを示す。なお、括弧内は膜厚を示す。このときの非磁性層23であるRuの膜厚は1nmである。図5により、磁性層21と磁性層22の磁化方向が反平行に配列することがわかる。また、前述したように、トップピン構造ではRuの膜厚が0.7nm程度で交換結合磁場が最大となったが、このボトムピン構造では、トップピン構造と違い、Ruの膜厚が1nm程度で交換結合磁場が最大となり、それぞれの構造により、最適なRuの膜厚が変化していることが分かる。このように、Ruの膜厚は、上下の磁性層の構造により変化し、トップピン構造の場合より0.3nm程度シフトすると考えられるため、0.7nm以上1.3nm以下の範囲で適宜調整することが望ましい。トップピン構造、ボトムピン構造のいずれにおいても、非磁性層4と非磁性層23との間に高い垂直磁気異方性を発現しやすいPt、Pdを使用しないことが特徴であり、固定層2の薄膜化と高い磁気抵抗比MR比との両立が実現可能となる。3記憶層磁気抵抗素子1の記憶層3として垂直磁化膜を用いる場合、前述の通り形状異方性を利用しないため、素子形状を面内磁化型に比し小さくできる。さらに、記憶層3に大きな垂直磁気異方性を示す材料を採用することにより、熱擾乱耐性を維持しつつ、微細化と低電流化の両立が可能となる。以下に記憶層として具備すべき性質、及び材料選択の具体例について詳細に説明する。3-1記憶層が具備すべき性質記憶層として垂直磁化材料を用いる場合、その熱擾乱指数Δは、実効的な異方性エネルギーKueffVと熱エネルギーkBTとの比をとって、下記の式1のように表される。Δ=KueffV/kBT=Ku-2πNMS2Va/kBT式1ここで、Ku:垂直磁気異方性定数MS:飽和磁化N:反磁場係数Va:磁化反転単位体積である。熱エネルギーにより磁化が揺らぐ問題熱擾乱を回避するには、熱擾乱指数Δが60より大きな値であることが必要条件となるが、大容量化を念頭に素子サイズが小さくなる、若しくは膜厚が薄くなると、Vaが小さくなり、記憶が維持できなくなり=熱擾乱、不安定となることが懸念される。そのため、記憶層としては、垂直磁気異方性定数Kuが大きい、かつ/或いは、飽和磁化MSが小さい材料を選択することが望ましい。一方、垂直磁化方式のスピン注入書き込みによる磁化反転に必要な臨界電流ICは、一般的に、下記の式2のように表される。Ic∝α/ηΔ式2ここで、α:磁気緩和定数η:スピン注入効率係数である。3-2記憶層材料記憶層材料は上記の特性を鑑みて、下記から適宜選択することができる。3-2-1規則合金系記憶層3として用いられる規則合金は、Fe、Co、Niのうち1つ以上の元素と、Pt、Pdのうち1つ以上の元素とからなる合金であり、この合金の結晶構造がL10型の規則合金である。例えば、これら規則合金として、Fe50Pt50、Fe50Pd50、Co50Pt50、Fe30Ni20Pt50、Co30Fe20Pt50、Co30Ni20Pt50等があげられる。これらの規則合金は上記組成比に限定されない。これらの規則合金に、Cu銅、Crクロム、Ag銀等の不純物元素、或いはその合金、絶縁物を加えて実効的な磁気異方性エネルギー及び飽和磁化を調整することができる。また、非磁性層4との格子ミスマッチが大きい材料を記憶層3として選択する場合においては、図2に示すように、非磁性層4と記憶層3との間に界面層11が挿入されることが好ましい。3-2-2人工格子系記憶層3として用いられる人工格子は、Fe、Co、Niのうちいずれか1つの元素、或いは1つ以上の元素を含む合金と、Cr、Pt、Pd、Ir、Rh、Ru、Os、Re、Au、Cuのうちいずれか1つの元素或いは1つ以上の元素を含む合金とが交互に積層される構造である。例えば、Co/Pt人工格子、Co/Pd人工格子、CoCr/Pt人工格子、Co/Ru人工格子、Co/Os、Co/Au、Ni/Cu人工格子等があげられる。これらの人工格子は、磁性層への元素の添加、磁性層と非磁性層の膜厚比及び積層周期を調整することで、実効的な磁気異方性エネルギー及び飽和磁化を調整することができる。また、これらの積層膜を記憶層3として用いる場合は、多くの場合、非磁性層4との格子ミスマッチが大きく、高いトンネル磁気抵抗比TMR比を得るためには好ましくない。このような場合は、図2に示すように、非磁性層4と記憶層3との間に界面層11が挿入されることが好ましい。3-2-3不規則合金系記憶層3として用いられる不規則合金は、コバルトCoを主成分とし、クロムCr、タンタルTa、ニオブNb、バナジウムV、タングステンW、ハフニウムHf、チタンTi、ジルコニウムZr、白金Pt、パラジウムPd、鉄Fe、及びニッケルNiのうち1つ以上の元素を含む金属である。例えば、CoCr合金、CoPt合金、CoCrPt合金、CoCrPtTa合金、CoCrNb合金等が挙げられる。これらの合金は、非磁性元素の割合を増加させることにより、実効的な磁気異方性エネルギー及び飽和磁化を調整することができる。また、これらの合金を記憶層3として用いる場合は、多くの場合、非磁性層4との格子ミスマッチが大きく、高いトンネル磁気抵抗比TMR比を得るためには好ましくない。このような場合は、図2に示すように、非磁性層4と記憶層3との間に界面層11が挿入されることが好ましい。4下地層上述の記憶層3の詳細な説明に示す通り、膜面に対して垂直方向を磁化容易軸とする垂直磁化膜を形成するには、原子稠密面が配向しやすい構造を取る必要がある。即ち、結晶配向性をfcc111面、hcp001面が配向するように制御する必要があり、そのため下地層材料及び積層構成の選択が重要となる。4-1下地層の積層構成および材料下地層5としては、下地層上に記憶層3が形成される場合、あるいは固定層2が形成される場合において材料系によって、下記のように選択することができる。Co/Pt、Co/Pd、Co/Ni等の人工格子系やfcc、hcpのCoPd合金、CoPt合金、RE-TM規則合金例えば、Sm-Coなどを下地層5に用いる場合は、稠密構造を有する金属が望ましい。稠密構造を有する金属としては、Pt、Pd、Ir、Ru等が挙げられる。また、例えば、金属が1元素ではなく、Pt-Pd、Pt-Irのように、上述の金属が2元素、或いは3元素以上で構成される合金を用いてもよい。また、上述の金属と、Cu、Au、Al等のfcc金属との合金であるPt-Cu、Pd-Cu、Ir-Cu、Pt-Au、Ru-Au、Pt-Al、Ir-Al等や、Re、Ti、Zr、Hf等のhcp金属との合金であるPt-Re、Pt-Ti、Ru-Re、Ru-Ti、Ru-Zr、Ru-Hf等であってもよい。下地層5の膜厚が厚すぎると平滑性が悪くなるため、膜厚範囲としては、30nm以下の範囲にあることが好ましい。また、下地層5は積層構造であってもよい。積層構成とするのは、格子定数の異なる材料を積層することにより、格子定数を調整するためである。例えば、下地層5がRu上にPtを形成した積層構造の場合、PtはRuの影響を受けて、バルクの格子定数とは異なる格子定数となる。但し、上述したように、合金を用いても格子定数を調整できるため、RuあるいはPtのいずれかを省くこともできる。下地層を積層構造とした場合、最下層にTa、Ti等を用いることにより、平滑性の向上や稠密構造を有する金属の結晶配向性を向上させることができる。最下層のTaやTiの膜厚は、厚すぎると成膜に時間がかかり、生産性が低下する要因となる。一方、薄すぎると上述の配向制御の効果を失うため、1乃至10nmの範囲にあることが好ましい。FePt、FePd等のL1o規則合金の場合は、100面が配向したPt、Pd等のfcc金属や、Cr等のbcc金属、TiN、MgO等のNaCl構造を有する化合物が望ましい。また、RE-TMアモルファス合金は、アモルファスであるために下地層はTa等の密着層を兼ねた材料系だけでも構わない。5非磁性層磁気抵抗素子1の非磁性層4の材料としては、NaCl構造を有する酸化物が好ましい。具体的にはMgO、CaO、SrO、TiO、VO、NbOなどが挙げられる。記憶層3の磁化方向と固定層2の磁化方向とが反平行の場合、スピン分極したΔ1バンドがトンネル伝導の担い手となるため、マジョリティースピン電子のみが伝導に寄与することとなる。この結果、磁気抵抗素子1の伝導率が低下し、抵抗値が大きくなる。反対に、記憶層3の磁化方向と固定層3の磁化方向とが平行であると、スピン偏極していないΔ5バンドが伝導を支配するために、磁気抵抗素子1の伝導率が上昇し、抵抗値が小さくなる。従って、Δ1バンドの形成が高いトンネル磁気抵抗比TMR比を発現させるためのポイントとなる。Δ1バンドを形成するためには、NaCl構造の酸化物からなる非磁性層4の100面と記憶層3及び固定層2との界面の整合性がよくなければならない。NaCl構造の酸化物層からなる非磁性層4の100面での格子整合性をさらに良くするために、界面層11を挿入してもよい。Δ1バンドを形成するという観点からは、界面層11として、非磁性層4の100面での格子ミスマッチが5以下となるような材料を選択することが、より好ましい。6界面層磁気抵抗素子1の非磁性層4に接する固定層磁性層2の界面には、トンネル磁気抵抗比TMR比を上昇させる目的で、界面層を配置しても良い。界面層は、高分極率材料、具体的には、Co、Fe、及びBを含む合金Co100-x-Fex100-yByからなり、x≧20at、0<y≦30atであることが好ましい。これらの磁性材料を界面層として用いることにより、固定層2と非磁性層4との間の格子ミスマッチが緩和され、さらに高分極率材料であるため、高いトンネル磁気抵抗比TMR比と高いスピン注入効率を実現する効果が期待される。以上説明したように本実施形態では、微細化に伴って増大する固定層からの漏れ磁場を低減でき、記憶層における磁化の平行と反平行の2つの状態を安定に存在できるようにした磁気抵抗素子を提供することができる。また、固定層からの漏れ磁場をキャンセルするためにシフト調整層の膜厚が著しく厚くなると、磁気抵抗素子のアスペクト比が高くなり、磁気抵抗素子を微細に加工することが難しくなるという問題が生じる。しかし、本実施形態では、シフト調整層の膜厚が厚くなるのを抑制できるため、磁気抵抗素子のアスペクト比が高くならず、磁気抵抗素子の微細化が容易になる。[第2実施形態]次に、第2実施形態の磁気ランダムアクセスメモリMRAMについて図6および図7を参照して説明する。第2実施形態のMRAMは、第1実施形態の磁気抵抗素子を記憶素子として用いた構成となっている。図6は、第2実施形態のMRAMの構成を示す回路図である。図示するように、MRAMは、マトリクス状に配列された複数のメモリセルMCを有するメモリセルアレイ40を備えている。メモリセルアレイ40には、複数のビット線対BL,/BLがそれぞれ列カラム方向に延在するように、配設されている。また、メモリセルアレイ40には、複数のワード線WLがそれぞれ行ロウ方向に延在するように、配設されている。ビット線BLとワード線WLとの交差部分には、メモリセルMCが配置されている。各メモリセルMCは、磁気抵抗素子1、及び選択トランジスタ例えば、nチャネルMOSトランジスタ41を備えている。磁気抵抗素子1の一端は、ビット線BLに接続されている。磁気抵抗素子1の他端は、選択トランジスタ41のドレイン端子に接続されている。選択トランジスタ41のソース端子は、ビット線/BLに接続されている。さらに、選択トランジスタ41のゲート端子は、ワード線WLに接続されている。ワード線WLには、ロウデコーダ42が接続されている。ビット線対BL,/BLには、書き込み回路44及び読み出し回路45が接続されている。書き込み回路44及び読み出し回路45には、カラムデコーダ43が接続されている。そして、各メモリセルMCは、ロウデコーダ42及びカラムデコーダ43により選択される。メモリセルMCへのデータの書き込みは、以下のように行われる。まず、データ書き込みを行うメモリセルMCを選択するために、このメモリセルMCに接続されるワード線WLが活性化される。これにより、選択トランジスタ41がターンオンする。ここで、磁気抵抗素子1には、書き込みデータに応じて、双方向の書き込み電流Iwが供給される。具体的には、磁気抵抗素子1に左から右へ書き込み電流Iwを供給する場合、書き込み回路44は、ビット線BLに正の電圧を印加し、ビット線/BLに接地電圧を印加する。また、磁気抵抗素子1に右から左へ書き込み電流Iwを供給する場合、書き込み回路44は、ビット線/BLに正の電圧を印加し、ビット線BLに接地電圧を印加する。このようにして、メモリセルMCにデータ0、或いはデータ1を書き込むことができる。次に、メモリセルMCからのデータ読み出しは、以下のように行われる。まず、選択されるメモリセルMCの選択トランジスタ41がターンオンする。読み出し回路45は、磁気抵抗素子1に、例えば右から左へ流れる読み出し電流Irを供給する、すなわちビット線/BLからビット線BLへ読み出し電流Irを供給する。読み出し回路45は、この読み出し電流Irに基づいて磁気抵抗素子1の抵抗値を検出する。さらに、読み出し回路45は、検出した抵抗値から磁気抵抗素子1に記憶されたデータを読み出す。次に、実施形態のMRAMの構造について図7を参照して説明する。図7は、1個のメモリセルMCの構造を示す断面図である。図示するように、メモリセルMCは、磁気抵抗素子MTJ1と選択トランジスタ41を有している。p型半導体基板51の表面領域には、素子分離絶縁層46が設けられている。この素子分離絶縁層46が設けられていない半導体基板51の表面領域は、素子が形成される素子領域activeareaとなる。素子分離絶縁層46は、例えばSTIShallowTrenchIsolationにより構成される。STIとしては、例えば酸化シリコンが用いられる。半導体基板51の素子領域には、互いに離隔したソース領域S及びドレイン領域Dが形成されている。このソース領域S及びドレイン領域Dは、それぞれ半導体基板51内に高濃度の不純物、例えばn型不純物を導入して形成されたn型拡散領域から構成される。ソース領域Sとドレイン領域D間の半導体基板51上には、ゲート絶縁膜41Aが形成されている。ゲート絶縁膜41A上には、ゲート電極41Bが形成されている。このゲート電極41Bは、ワード線WLとして機能する。このように、半導体基板51には、選択トランジスタ41が設けられている。ソース領域S上には、コンタクト52を介して配線層53が形成されている。配線層53は、ビット線/BLとして機能する。ドレイン領域D上には、コンタクト54を介して引き出し線55が形成されている。引き出し線55上には、下部電極7及び上部電極9に挟まれた磁気抵抗素子1が設けられている。上部電極9上には、配線層56が形成されている。配線層56は、ビット線BLとして機能する。また、半導体基板51と配線層56との間は、例えば酸化シリコンからなる層間絶縁層57で満たされている。以上、詳述したように、第2実施形態によれば、磁気抵抗素子1を用いてMRAMを構成することができる。尚、磁気抵抗素子1は、スピン注入型の磁気メモリの他、磁壁移動型の磁気メモリとして使用することも可能である。第2実施形態で示したMRAMは、様々な装置に適用することが可能である。以下に、MRAMのいくつかの適用例について説明する。1適用例1図8は、デジタル加入者線DSL用モデムのDSLデータパス部を抽出して示している。このモデムは、プログラマブルデジタルシグナルプロセッサDSP:DigitalSignalProcessor100、アナログ-デジタルA/Dコンバータ110、デジタル-アナログD/Aコンバータ120、送信ドライバ130、及び受信機増幅器140等を備えている。図8では、バンドパスフィルタを省略しており、その代わりに回線コードプログラムDSPで実行される、コード化される加入者回線情報、伝送条件等回線コード:QAM、CAP、RSK、FM、AM、PAM、DWMT等に応じてモデムを選択、動作させるためのプログラムを保持するための種々のタイプのオプションのメモリとして、第2実施形態のMRAM170と、EEPROMelectricallyerasableandprogrammableROM180とを示している。なお、本適用例では、回線コードプログラムを保持するためのメモリとしてMRAM170とEEPROM180との2種類のメモリを用いているが、EEPROM180をMRAMに置き換えてもよい。即ち、2種類のメモリを用いず、MRAMのみを用いるように構成してもよい。2適用例2図9は、別の適用例であり、携帯電話端末300を示している。通信機能を実現する通信部200は、送受信アンテナ201、アンテナ共用器202、受信部203、ベースバンド処理部204、音声コーデックとして用いられるDSPデジタル信号処理回路205、スピーカ受話器206、マイクロホン送話器207、送信部208、及び周波数シンセサイザ209等を備えている。また、この携帯電話端末300には、当該携帯電話端末300の各部を制御する制御部220が設けられている。制御部220は、CPU221、ROM222、第2実施形態のMRAM223、及びフラッシュメモリ224がバス225を介して接続されて形成されるマイクロコンピュータである。上記ROM222には、CPU221において実行されるプログラムや表示用のフォント等の必要となるデータが予め記憶されている。MRAM223は、主に作業領域として用いられるものであり、CPU221がプログラムの実行中において計算途中のデータ等を必要に応じて記憶したり、制御部220と各部との間でやり取りするデータを一時的に記憶したりする場合等に用いられる。また、フラッシュメモリ224は、携帯電話端末300の電源がオフされても、例えば、直前の設定条件等を記憶しておき、次の電源オン時に同じ設定にするような使用方法をする場合に、それらの設定パラメータを記憶しておくものである。これによって、携帯電話端末300の電源がオフにされても、記憶されている設定パラメータを消失してしまうことがない。また、この携帯電話端末300には、音声データ再生処理部211、外部出力端子212、LCDコントローラ213、表示用のLCD液晶ディスプレイ214、及び呼び出し音を発生するリンガ215等が設けられている。音声データ再生処理部211は、携帯電話端末300に入力される音声データ或いは、後述する外部メモリ240に記憶されるオーディオ情報音声データを再生する。再生される音声データオーディオ情報は、外部出力端子212を介してヘッドフォンや携帯型スピーカ等に伝えることにより、外部に取り出すことが可能である。このように、音声データ再生処理部211を設けることにより、オーディオ情報の再生が可能となる。LCDコントローラ213は、例えばCPU221からの表示情報を、バス225を介して受け取り、LCD214を制御するためのLCD制御情報に変換し、LCD214を駆動して表示させる。さらに、携帯電話端末300には、インターフェース回路I/F231,233,235、外部メモリ240、外部メモリスロット232、キー操作部234、及び外部入出力端子236等が設けられている。上記外部メモリスロット232にはメモリカード等の外部メモリ240が挿入される。この外部メモリスロット232は、インターフェース回路I/F231を介してバス225に接続される。このように、携帯電話端末300にスロット232を設けることにより、携帯電話端末300の内部の情報を外部メモリ240に書き込んだり、或いは外部メモリ240に記憶された情報例えば、オーディオ情報を携帯電話端末300に入力したりすることが可能となる。キー操作部234は、インターフェース回路I/F233を介してバス225に接続される。キー操作部234から入力されるキー入力情報は、例えば、CPU221に伝えられる。外部入出力端子236は、インターフェース回路I/F235を介してバス225に接続される。この外部入出力端子236は、携帯電話端末300に外部から種々の情報を入力したり、或いは携帯電話端末300から外部へ情報を出力したりする際の端子として機能する。なお、本適用例では、ROM222、MRAM223、及びフラッシュメモリ224を用いているが、フラッシュメモリ224をMRAMに置き換えてもよいし、さらにROM222もMRAMに置き換えることが可能である。3適用例3図10乃至図14は、MRAMをスマートメディア等のメディアコンテンツを収納するカードMRAMカードに適用した例をそれぞれ示している。図10に示すように、MRAMカード本体400には、MRAMチップ401が内蔵されている。このカード本体400には、MRAMチップ401に対応する位置に開口部402が形成され、MRAMチップ401が露出されている。この開口部402にはシャッター403が設けられており、当該MRAMカードの携帯時にMRAMチップ401がシャッター403で保護されるようになっている。このシャッター403は、外部磁場を遮蔽する効果のある材料、例えばセラミックからなっている。データを転写する場合には、シャッター403を開放してMRAMチップ401を露出させて行う。外部端子404は、MRAMカードに記憶されたコンテンツデータを外部に取り出すためのものである。図11及び図12は、MRAMカードにデータを転写するための、カード挿入型の転写装置を示している。データ転写装置500は、収納部500aを有している。この収納部500aには、第1MRAMカード550が収納されている。収納部500aには、第1MRAMカード550に電気的に接続される外部端子530が設けられており、この外部端子530を用いて第1MRAMカード550のデータが書き換えられる。エンドユーザの使用する第2MRAMカード450を、矢印で示すように転写装置500の挿入部510より挿入し、ストッパ520で止まるまで押し込む。このストッパ520は、第1MRAMカード550と第2MRAMカード450を位置合わせするための部材としても働く。第2MRAMカード450が所定位置に配置されると、第1MRAMデータ書き換え制御部から外部端子530に制御信号が供給され、第1MRAMカード550に記憶されるデータが第2MRAMカード450に転写される。図13は、MRAMカードにデータを転写するための、はめ込み型の転写装置を示す断面図である。この転写装置600は、矢印で示すように、ストッパ520を目標に、第1MRAMカード550上に第2MRAMカード450をはめ込むように載置するタイプである。転写方法についてはカード挿入型と同一であるので、説明を省略する。図14は、MRAMカードにデータを転写するための、スライド型の転写装置を示す断面図である。この転写装置700は、CD-ROMドライブやDVDドライブと同様に、転写装置700に受け皿スライド560が設けられており、この受け皿スライド560が矢印で示すように移動する。受け皿スライド560が破線の位置に移動したときに第2MRAMカード450を受け皿スライド560に載置し、続いて受け皿スライド560が移動して第2MRAMカード450を転写装置700の内部へ搬送する。ストッパ520に第2MRAMカード450の先端部が当接するように搬送される点、及び転写方法についてはカード挿入型と同一であるので、説明を省略する。第2実施形態で説明したMRAMは、高速ランダム書き込み可能なファイルメモリ、高速ダウンロード可能な携帯端末、高速ダウンロード可能な携帯プレーヤー、放送機器用半導体メモリ、ドライブレコーダ、ホームビデオ、通信用大容量バッファメモリ、及び防犯カメラ用半導体メモリなどに対して用いることができ、産業上のメリットは多大である。以上説明したように本実施形態では、微細化に伴って増大する固定層からの漏れ磁場を低減でき、記憶層における磁化の平行と反平行の2つの状態を安定に存在できるようにした磁気抵抗素子を用いた磁気メモリを提供することができる。本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。"