内蔵する電子回路のグランドと電源のグランド側とを繋ぐ制御グランドのグランド線を備えるとともに、筐体が前記電源のグランド側に接続されるケースグランドの経路を備える電子制御装置であって、前記電子回路のグランドに繋がる前記制御グランドのグランド線が断線した場合に、前記電子回路のグランドを前記筐体のケースグランドに接続させるグランド線バックアップ回路を備えることを特徴とする電子制御装置。前記グランド線バックアップ回路は、前記電子回路のグランドに繋がる前記制御グランドのグランド線が断線したことを検出する制御グランド断線検出部と、前記制御グランドのグランド線が断線したことが検出された場合に、前記電子回路のグランドを前記ケースグランドに接続させるグランド切替部と、を備えることを特徴とする請求項1に記載の電子制御装置。前記制御グランド断線検出部は、前記制御グランドのグランド線の断線時において、当該グランド線と前記ケースグランドとの間に発生する電圧を基に、前記グランド線の断線を検出することを特徴とする請求項2に記載の電子制御装置。前記電子制御装置は、入力端子から供給される電力をスイッチング素子によりオンオフして出力端子から出力するスイッチング回路であり、前記スイッチング回路は、一端が前記入力端子に接続され他端が前記出力端子に接続され、前記入力端子と出力端子との間を選択的にオンオフする第1のスイッチング素子と、一端が前記第1のスイッチング素子のオンオフを制御するオンオフ制御端子に接続され、他端が前記制御グランドのグランド線に接続される第2のスイッチング素子と、一端が前記第1のスイッチング素子のオンオフ制御端子に接続され、他端が前記ケースグランドに接続される第3のスイッチング素子と、を備え、前記第2のスイッチング素子に繋がる制御グランドのグランド線が断線した場合に、当該グランド線と前記ケースグランドとの間に発生する電圧により前記第3のスイッチング素子をオンにし、当該第3のスイッチング素子を介して前記第1のスイッチング素子のオンオフ制御端子を前記ケースグランドに接続することにより、当該第1のスイッチング素子をオン状態にすることを特徴とする請求項1から3のいずれか1項に記載の電子制御装置。前記第1のスイッチング素子はPチャネルパワーMOSFETであり、この第1のスイッチング素子のソース端子が前記入力端子に接続され、ドレイン端子が前記出力端子に接続され、ゲートドレイン端子間には第1の抵抗が接続され、ゲート端子が第2の抵抗の一端に接続され、前記第2のスイッチング素子は、NチャネルMOSFETであり、この第2のスイッチング素子のソース端子が前記グランド線を介して制御グランドに接続され、ドレイン端子がダイオードのアノード側に接続され、また、当該ダイオードのカソード側は前記第2の抵抗の他端に接続され、前記第3のスイッチング素子は、NチャネルMOSFETであり、この第3のスイッチング素子のソース端子が前記ケースグランドに接続され、ドレイン端子が、前記ダイオードのアノード側と前記第2の抵抗との接続点に接続され、ゲート端子が第3の抵抗を介して、前記第2のスイッチング素子のソース端子に繋がるグランド線に接続されて構成されることを特徴とする請求項4に記載の電子制御装置。前記電源と前記グランド線との間には、このグランド線が断線し前記制御グランドとの接続が開放された場合に、当該グランド線と前記ケースグランドとの間に電圧発生させるための抵抗が挿入されることを特徴とする請求項1から5のいずれか1項に記載の電子制御装置。前述したように電子制御装置において、電子回路に繋がるグランド線が断線した場合、内部の電子回路のグランドが浮いてしまうため回路が動作しなくなる。例えば、図7に示すように、電子制御装置1B内の電子回路IC等11のグランドGND’と、制御グランドGNDとを接続するグランド線GLが、点Aにおいて断線すると、電子回路11のグランドGND’が浮いてフローティング状態になってしまい、電子制御装置1Bが動作しなくなる。このため、グランド線GLの断線を検出して対処することが必要になる。さらに、もう一つの例として、より具体的な回路を例にとり、グランド線の断線の影響について説明する。図8は、直結スイッチの回路の例を示す図である。図8に示す電子回路11Aは、直結スイッチSW1として動作するトランジスタQ1のオン/オフを、トランジスタQ11により制御する回路である。このトランジスタQ1はPチャネルパワーMOSFETで構成され、そのソースドレイン間には、ダイオードD1が図に示す方向に接続されている。この電子回路11Aでは、トランジスタQ1をオンにすることにより、入力端子INPUTと出力端子OUTPUT間を直結し、トランジスタQ1のオフにすることにより、入力端子INPUTと出力端子OUTPUT間をダイオードD1を介して接続する。すなわち、入力端子INPUTから出力端子OUTPUTに向けて大きな電流を流す場合に、トランジスタQ1をオンにする。図8に示すように、PチャネルパワーMOSFETであるトランジスタQ1のソース端子は入力端子INPUTに接続され、トランジスタQ1のドレイン端子は出力端子OUTPUTに接続される。また、トランジスタQ1のゲートドレイン間には抵抗R1が接続されている。トランジスタQ1のゲート端子は、抵抗R2とダイオードD2とを介して、NチャネルMOSFETであるトランジスタQ11のドレイン端子に接続されている。すなわち、抵抗R1の一端がトランジスタQ1のゲート端子に接続され、抵抗R1の他端がダイオードD2のアノードに接続され、ダイオードD2のカソードがトランジスタQ11のドレイン端子に接続されている。トランジスタQ11のソース端子は、グランド線GLを介して、制御グランドGNDに接続されている。なお、トランジスタQ11のドレインソース間には、ダイオードD11が図に示す方向に接続されている。上記構成の直結スイッチSW1においては、トランジスタQ11のゲート端子にHレベルハイレベルの信号を入力することにより、トランジスタQ11がオンになる。このトランジスタQ11がオンになることにより、トランジスタQ1のゲート端子が、抵抗R1及びダイオードD2を介してグランド線GLと接続されLレベルローレベル、制御グランドGNDのレベルになり、トランジスタQ1がオンとなる。このように、直結スイッチSW1を構成するトランジスタQ1のゲート端子のレベルをローレベル制御グランドGNDのレベルにすることにより、トランジスタQ1をオンにして、入力端子INPUTから出力端子OUTPUTに大電流例えば、数10Aなどを流すことができる。ところで、上記構成の直結スイッチSW1において、例えば、グランド線GLのA点において断線が発生した場合は、トランジスタQ11をオンにしても、トランジスタQ1のゲート端子をローレベル制御グランドGNDのレベルに低下させることができなくなる。このため、トランジスタQ1をオンにすることができなくなり、場合によってはダイオードD1を介して大きな電流が流れることになる。このダイオードD1を介して大きな電流が流れる場合は、その飽和電圧により熱損失が発生し、部品例えば、トランジスタQ1及びダイオードD1を収納するパッケージやモールドケースの温度が上昇し、温度異常による不具合が発生する可能性がある。従って、回路設計時においては、これらの部品の温度上昇を抑制するように余裕を持った部品の選定及び放熱設計が必要となる。上述したように、電子制御装置においては、グランド線GLが断線することにより大きな影響受けることになる。特に、PchFETの駆動回路など、ゲート端子を制御グランドGNDの電位に落とすことで成立する回路の動作ができなくなる。このため、電子制御装置において電子回路のグランドに繋がるグランド線が断線した場合は、このグランド線の断線を検出して対処することが必要になる。しかしながら、従来は、特許文献1に記載の断線検出回路に示すように、グランド線が断線したことを検出する方法については種々の方法が開示されているが、グランド線GLが断線した場合に、この不具合の発生を克服して、電子制御装置の動作を正常に継続させようとする方法については開示されていない。本発明は、斯かる実情に鑑みなされたものであり、本発明の目的は、電子制御装置内の電子回路のグランドに繋がるグランド線制御グランド用のグランド線が断線した場合においても、電子回路の動作を正常に継続させることができる、電子制御装置を提供することにある。本発明は、上記課題を解決するためになされたものであり、本発明の電子制御装置は、内蔵する電子回路のグランドと電源のグランド側とを繋ぐ制御グランドのグランド線を備えるとともに、筐体が前記電源のグランド側に接続されるケースグランドの経路を備える電子制御装置であって、前記電子回路のグランドに繋がる前記制御グランドのグランド線が断線した場合に、前記電子回路のグランドを前記筐体のケースグランドに接続させるグランド線バックアップ回路を備えることを特徴とする。また、本発明の電子制御装置は、前記グランド線バックアップ回路は、前記電子回路のグランドに繋がる前記制御グランドのグランド線が断線したことを検出する制御グランド断線検出部と、前記制御グランドのグランド線が断線したことが検出された場合に、前記電子回路のグランドを前記ケースグランドに接続させるグランド切替部と、を備えることを特徴とする。また、本発明の電子制御装置は、前記制御グランド断線検出部は、前記制御グランドのグランド線の断線時において、当該グランド線と前記ケースグランドとの間に発生する電圧を基に、前記グランド線の断線を検出することを特徴とする。また、本発明の電子制御装置は、前記電子制御装置は、入力端子から供給される電力をスイッチング素子によりオンオフして出力端子から出力するスイッチング回路であり、前記スイッチング回路は、一端が前記入力端子に接続され他端が前記出力端子に接続され、前記入力端子と出力端子との間を選択的にオンオフする第1のスイッチング素子と、一端が前記第1のスイッチング素子のオンオフを制御するオンオフ制御端子に接続され、他端が前記制御グランドのグランド線に接続される第2のスイッチング素子と、一端が前記第1のスイッチング素子のオンオフ制御端子に接続され、他端が前記ケースグランドに接続される第3のスイッチング素子と、を備え、前記第2のスイッチング素子に繋がる制御グランドのグランド線が断線した場合に、当該グランド線と前記ケースグランドとの間に発生する電圧により前記第3のスイッチング素子をオンにし、当該第3のスイッチング素子を介して前記第1のスイッチング素子のオンオフ制御端子を前記ケースグランドに接続することにより、当該第1のスイッチング素子をオン状態にすることを特徴とする。また、本発明の電子制御装置は、前記第1のスイッチング素子はPチャネルパワーMOSFETであり、この第1のスイッチング素子のソース端子が前記入力端子に接続され、ドレイン端子が前記出力端子に接続され、ゲートドレイン端子間には第1の抵抗が接続され、ゲート端子が第2の抵抗の一端に接続され、前記第2のスイッチング素子は、NチャネルMOSFETであり、この第2のスイッチング素子のソース端子が前記グランド線を介して制御グランドに接続され、ドレイン端子がダイオードのアノード側に接続され、また、当該ダイオードのカソード側は前記第2の抵抗の他端に接続され、前記第3のスイッチング素子は、NチャネルMOSFETであり、この第3のスイッチング素子のソース端子が前記ケースグランドに接続され、ドレイン端子が、前記ダイオードのアノード側と前記第2の抵抗との接続点に接続され、ゲート端子が第3の抵抗を介して、前記第2のスイッチング素子のソース端子に繋がるグランド線に接続されて構成されることを特徴とする。また、本発明の電子制御装置は、前記電源と前記グランド線との間には、このグランド線が断線し前記制御グランドとの接続が開放された場合に、当該グランド線と前記ケースグランドとの間に電圧発生させるための抵抗が挿入されることを特徴とする。本発明の電子制御装置においては、電子回路のグランドを制御グランドに接続するグランド線が断線し、この電子回路のグランドと制御グランドとの接続が開放された場合は、電子回路のグランドを制御グランドからケースグランドに切り替える。これにより、電子制御装置内の電子回路のグランドに繋がるグランド線制御グランド用のグランド線が断線した場合においても、電子回路の動作を正常に継続させることができる。以下、本発明の実施の形態を添付図面を参照して説明する。なお、最初に本実施形態において使用される用語制御用グランドとケースグランドについて補足して説明しておく。制御用グランドは、電子制御装置内の電子回路に対して、信号用のグランドレベル基準となるグランドレベルを与えるためのグランドであり、電源のグランド側例えば、負-極側から電子回路に対して、専用のグランド線により与えられるグランドである。一方、ケースグランドは、電子制御装置1が収納される筐体にグランドレベルを与えるためのグランドの系統経路であり、例えば、自動車の場合にはフレームグランドとも呼ばれ、自動車の電装系統における一極例えば、マイナス極への配線の代用として用いられものである。すなわち、ケースグランドは、電子制御装置1が収納される筐体にグランドレベルを与えるものであり、このケースグランドは、通常は、電子回路のグランドとは直接には接続されないものである。なお、このケースグランドと制御グランドとは、それぞれが電源のグランド側端子例えば、負-極側端子に接続されており、ケースグランドと、制御グランドとは同じ電位に保たれている。第1の実施形態図1は、本発明の第1の実施形態に係わる電子制御装置の構成を示すブロック図である。図1に示す電子制御装置1は、図7に示す電子制御装置1Bと比較して、新たにグランド線バックアップ回路21を追加した点が異なり、他の構成は、図7に示す電子制御装置1Bと同様である。このため、同一の構成部分には同一の符号を付している。この図1に示すグランド線バックアップ回路21は、制御グランド断線検出部22と、グランド切替部23とで構成される。制御グランド断線検出部22は、電子制御装置1より正確にはグランド線バックアップ回路21に繋がるグランド線GLの電位を常に監視し、このグランド線GLの電位の変化により、グランド線GLの断線、すなわち、グランド線GLと制御用グランドGNDとの接続が開放されたか否かを検出する。また、グランド切替部23は、切替スイッチ23Aを有しており、この切替スイッチ23Aの共通接点cは、電子回路例えば、IC等11のグランドGND’に接続され、切替スイッチ23Aのb接点はグランド線GLに接続され、切替スイッチ23Aのa接点はケースグランドCGNDに接続されている。このグランド切替部23では、制御グランド断線検出部22によりグランド線GLの断線が検出された場合は、切替スイッチ23Aを動作させc接点とa接点を接続し、電子回路11のグランドGND’をケースグランドCGNDに接続する。なお、図1に示す例では、切替スイッチ23Aが機械的な接点スイッチにより構成された例を示しているが、切替スイッチ23Aを半導体スイッチで構成することもできる。上記構成の電子制御装置1では、通常時グランド線GLが断線していない場合は、グランド線GLの電位は制御グランドGNDのレベルとなる。一方、図2に示すよう、グランド線GLが点Aにおいて断線すると、グランド線GLが制御用グランドGNDに対して浮いた状態フローティング状態になる。このため、グランド線GLには、負荷インピーダンスZL電子回路11とは異なる系統の負荷を介して電源バッテリ2の電圧Vccが印加され、グランド線GLの電位がケースグランドCGNDに対して上昇する。すなわち、通常時グランド線GLに断線が生じていない場合には制御グランドGNDと同じであるグランド線GLの電位が、グランド線GLの断線時には上昇し、グランド線GLとケースグランドCGNDとの間に電圧Vgが発生する。制御用グランド断線検出部22は、このグランド線GLとケースグランドCGNDとの間に発生する電圧Vgを検出することにより、グランド線GLが断線したことを検出する。そして。制御用グランド断線検出部22によりグランド線GLの断線が検出された場合に、グランド切替部23は、電子回路11のグランドGND’をケースグランドCGNDに切り替える。このように、本実施形態の電子制御装置1においては、電子回路11のグランドGND’と制御グランドGNDとを接続するグランド線GLが断線した場合に、電子回路11のグランドGND’を制御グランドGNDからケースグランドCGNDに切り替える。これにより、電子回路11のグランドGND’に繋がるグランド線GLが断線した場合においても、電子回路11のグランドGND’をケースグランドCGNDに接続することにより、電子回路11の動作を正常に継続させることができる。なお、本実施形態では、グランド線GLが断線した場合、図2に示すように、電子制御装置1内の他の負荷ZL電子回路11とは別の負荷を通して、グランド線GLに電圧ケースグランドCGNDに対する電圧Vgが発生することを仮定しているが、図3に示すように、電源Vccとグランド線GLとの間を専用の抵抗RLにより接続することにより、グランド線GLに電圧Vgを発生させるようにしてもよい。この抵抗RLを用いることにより、グランド線GLがA点において断線している場合は、抵抗RLを介して、電源バッテリ2の電圧Vccがグランド線GLに印加されることにより、グランド線GLの電圧Vgが上昇する。制御グランド断線検出部22では、このグランド線GLにおける電圧Vgを検出することにより、グランド線GLの制御グランドGNDからの断線開放を検出する。このように、本実施形態の電子制御装置1では、電子回路IC等11にグランド線バックアップ回路21を付加することにより、制御グランドGNDに繋がるグランド線GLが断線した場合においても、電子回路IC等11のグランドGND’をケースグランドCGNDに接続することにより、電子回路IC等11の動作を正常に継続させることができる。第2の実施形態また、図4は、本発明の第2の実施形態に係わる電子制御装置の構成を示す図であり、直結スイッチの例である。図4に示す電子制御装置1Aは、図8示す回路と比較して、電子回路11Aに新たにグランド線バックアップ回路21Aを追加した点が異なり、他の構成は、図8に示す電子回路11Aと同様である。このため、同一の構成部分には同一の符号を付し、重複する説明は省略する。図4に示すグランド線バックアップ回路21Aは、NチャネルMOSFETであるトランジスタQ12と、抵抗R11と、抵抗R12とで構成される。トランジスタQ12のドレイン端子は、ノードN1抵抗R2とダイオードD2との接続点に接続される。すなわち、トランジスタQ11のドレイン端子は、ノードN1および抵抗R2を介してトランジスタQ1のゲート端子と接続される。また、トランジスタQ12のゲート端子は、抵抗R11を介してノードN2トランジスタQ11とグランド線GLとの接続点に接続されている。また、トランジスタQ12のゲートソース端子間には抵抗R12が接続される。また、トランジスタQ12のソース端子は、ケースグランドCGNDに接続されている。なお、このケースグランドCGNDは、制御グランドGNDと同電位に保たれている。この図4に示す構成により、通常時グランド線GLに断線が生じていない場合においては、トランジスタQ11をオンすることにより、トランジスタQ1のゲート端子から制御グランドGNDに電流Igが流れ、トランジスタQ1のゲート端子の電位が制御グランドGNDの電位となる。これにより、直結スイッチSW1のトランジスタQ1をオンにすることができる。一方、図5に示すように、グランド線GLがA点において断線した場合は、トランジスタQ11に繋がるグランド線GLはフローティング状態より正確には、抵抗R11と抵抗R12によりケースグランドCGNDに接続された状態となる。この場合、一般に回路電源バッテリ2の側とグランド線GLとの間には、他の負荷ZL電子回路11Aとは異なる系統の負荷が接続されており、この負荷ZLの負荷インピーダンスを通して、ノードN2に電圧Vn2ケースグランドCGNDに対する電圧が発生する。従って、グランド線GLが断線した場合は、ノードN2に発生する電圧Vn2が抵抗R11を介してトランジスタQ12のゲート端子に印加され、トランジスタQ12がオンすることにより電流Ig’が流れ、トランジスタQ1のゲート端子の電位がケースグランドCGNDのレベルになる。これにより、トランジスタQ1がオンになる。このように、図4に示す直結スイッチ回路では、グランド線GLが断線した場合においても、制御グランドGNDをケースグランドCGNDに切り替えることにより、直結スイッチSW1トランジスタQ1のオン動作を継続することができる。なお、本実施形態の直結スイッチでは、図5に示すように、グランド線GLが断線した場合に、他の負荷の負荷インピーダンスZLを通して、ノードN2に電圧Vn2ケースグランドCGNDに対する電圧が発生することを仮定しているが、これに限定されない。例えば、図6に示すように、入力端子INPUTとノードN2とを専用の抵抗RLにより接続し、グランド線GLが断線した場合に、バッテリ2から抵抗RLを介してノードN2に電圧Vn2を与えるようにしてもよい。以上、本発明の実施形態について説明したが、ここで、本発明と上記実施形態とにおける対応関係について補足して説明する。上記実施形態において、本発明における電子制御装置は、電子制御装置1および1Aが対応し、本発明における電子回路は、電子回路IC等11および11Aが対応する。また、本発明におけるグランド線バックアップ回路は、グランド線バックアップ回路21および21Aが対応し、本発明における制御グランド断線検出部は、制御グランド断線検出部22が対応し、本発明におけるグランド切替部は、グランド切替部23が対応する。また、本発明における第1のスイッチング素子は、PチャネルパワーMOSFETであるトランジスタQ1が対応し、本発明における第2のスイッチング素子は、NチャネルMOSFETであるトランジスタQ11が対応し、本発明における第3のスイッチング素子は、NチャネルMOSFETであるトランジスタQ12が対応する。1そして、上記実施形態において、電子制御装置1は、図1に示すように、内蔵する電子回路11のグランドGND’と電源バッテリ2のグランド側とを繋ぐ制御グランドのグランド線GLを備えるとともに、筐体が電源バッテリ2のグランド側に接続されるケースグランドCGNDの経路を備える電子制御装置1であって、電子回路11のグランドGND’に繋がる制御グランドGNDのグランド線GLが断線した場合に、電子回路11のグランドGND’を筐体のケースグランドCGNDに接続させるグランド線バックアップ回路21を備える。このような構成の電子制御装置1では、電子制御回路IC等11にグランド線バックアップ回路21を付加し、電子回路11のグランドGND’に繋がる制御グランドのグランド線GLが断線した場合は、グランド線バックアップ回路21により、電子回路11のグランドGND’をケースグランドCGNDに接続させる。これにより、電子回路11のグランドGND’に繋がるグランド線GLが断線し、制御グランドGNDから開放された場合においても、電子回路11のGND’をケースグランドCGNDに接続して、電子回路11の動作を正常に継続させることができる。2また、上記実施形態において、グランド線バックアップ回路21は、図1に示すように、電子回路11のグランドGND’に繋がる制御グランドのグランド線GLが断線したことを検出する制御グランド断線検出部22と、制御グランドのグランド線GLが断線したことが検出された場合に、電子回路11のグランドGND’をケースグランドCGNDに接続させるグランド切替部23と、を備える。このような構成の電子制御装置1では、制御グランド断線検出部22により、電子回路11のGND’に繋がるグランド線GLが断線していることが検出された場合は、グランド切替部23は、電子回路11のグランドGND’をケースグランドCGNDに接続させる。これにより、電子回路11のグランドGND’に繋がるグランド線GLが断線し、制御グランドGNDから開放された場合においても、電子回路11のGND’をケースグランドCGNDに接続して、電子回路11の動作を正常に継続させることができる。3また、上記実施形態において、図2に示すように、制御グランド断線検出部22は、グランド線GLの断線時において、このグランド線GLとケースグランドCGNDとの間に発生する電圧Vgを基に、グランド線GLの断線グランド線GLの制御グランドGNDからの開放を検出する。このような構成の電子制御装置1では、電子回路11のGND’に繋がるグランド線GLが断線した場合に、このグランド線GLとケースグランドCGNDとの間に発生する電圧Vgにより、グランド線GLが制御グランドGNDに対して断線開放したことを検出する。これにより、電子回路11のGND’に繋がるグランド線GLが制御グランドGNDから断線したことを容易に検出することができる。4また、上記実施形態において、電子制御装置1Aは、図4に示すように、入力端子INPUTから供給される電力をスイッチング素子によりオンオフして出力端子OUTPUTから出力するスイッチング回路電子回路11Aおよびグランド線バックアップ回路21Aであり、スイッチング回路電子回路11Aおよびグランド線バックアップ回路21Aは、一端が入力端子INPUTに接続され他端が出力端子OUTPUTに接続され、入力端子INPUTと出力端子OUTPUTとの間を選択的にオンオフする第1のスイッチング素子トランジスタQ1と、一端が第1のスイッチング素子トランジスタQ1のオンオフを制御するオンオフ制御端子ゲート端子に接続され、他端が制御グランドGNDのグランド線GLに接続される第2のスイッチング素子トランジスタQ11と、一端が第1のスイッチング素子トランジスタQ1のオンオフ制御端子ゲート端子に接続され、他端がケースグランドCGNDに接続される第3のスイッチング素子トランジスタQ12と、を備え、第2のスイッチング素子トランジスタQ11に繋がる制御グランドのグランド線GLが断線した場合に、当該グランド線GLとケースグランドCGNDとの間に発生する電圧により第3のスイッチング素子トランジスタQ12をオンにし、当該第3のスイッチング素子トランジスタQ12を介して第1のスイッチング素子トランジスタQ1のオンオフ制御端子ゲート端子をケースグランドCGNDに接続することにより、当該第1のスイッチング素子トランジスタQ1をオン状態にする。このような構成の電子制御装置では、電子制御装置1Aは、図5に示すように、第2のスイッチング素子トランジスタQ11と制御グランドGNDとを接続するグランド線GLがA点において開放された場合に、当該グランド線GLとケースグランドCGNDとの間に発生する電圧Vgにより第3のスイッチング素子トランジスタQ12をオンにし、当該第3のスイッチング素子トランジスタQ12を介して、第1のスイッチング素子トランジスタQ1のオンオフ制御端子ゲート端子をケースグランドCGNDに接続することにより、当該第1のスイッチング素子トランジスタQ1をオンにする。これにより、図5に示すように、電子回路11AのグランドノードN2に繋がるグランド線GLが点Aにおいて断線し、グランド線GLが制御グランドGNDから開放された場合においても、電子回路11Aの動作を正常に継続させることができる。5また、上記実施形態において、電子制御装置1Aは、図4に示すように、第1のスイッチング素子トランジスタQ1はPチャネルパワーMOSFETであり、この第1のスイッチング素子トランジスタQ1のソース端子が入力端子INPUTに接続され、ドレイン端子が出力端子OUTPUTに接続され、ゲートドレイン端子間には第1の抵抗R1が接続され、ゲート端子が第2の抵抗R2の一端に接続され、第2のスイッチング素子トランジスタQ11は、NチャネルMOSFETであり、この第2のスイッチング素子トランジスタQ11はソース端子がグランド線GLを介して制御グランドGNDに接続され、ドレイン端子がダイオードのアノード側に接続され、また、当該ダイオードのカソード側は第2の抵抗R2の他端に接続され、第3のスイッチング素子トランジスタQ12は、NチャネルMOSFETであり、ソース端子がケースグランドCGNDに接続され、ドレイン端子が、ダイオードD2のアノード側と第2の抵抗R2との接続点に接続され、ゲート端子が第3の抵抗R11を介して、第2のスイッチング素子トランジスタQ12のソース端子に繋がるグランド線GLノードN2に接続されて構成される。これにより、図5に示すように、電子回路11AのグランドノードN2に繋がるグランド線GLが点Aにおいて断線し、グランド線GLが制御グランドGNDから開放された場合においても、電子回路11Aの動作を正常に継続させることができる。以上、本発明の実施の形態について説明したが、本発明の電子制御装置は、上述の図示例にのみ限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。