"表示ドットがマトリクス状に配置された画像表示パネルと、前記画像表示パネルを、表示を行うよう駆動する画像表示ドライバと、前記画像表示ドライバを制御するマイクロコンピュータと、を備え、前記画像表示ドライバは、複数のデータ入力端子と、前記画像表示パネルの各表示ドットに対応し所定の2以上のビット数を有する諧調表示データとしての階調コードを記憶する表示メモリと、前記階調コードを前記画像表示パネルの階調表示に対応した階調出力値に変換するための階調変換テーブルを記憶する階調変換テーブル記憶部と、前記複数のデータ入力端子から入力される命令コードに従って前記階調変換テーブルを設定し、前記表示メモリに記憶された前記階調コードを読み出し、前記階調変換テーブルを用いて前記階調コードを前記階調出力値に変換し、この変換された前記階調出力値に応じた諧調で表示を行うよう前記画像表示パネルを駆動するコントローラと、を備え、前記マイクロコンピュータは、前記画像表示ドライバの複数の前記データ入力端子に1本対1本で接続された、出力状態またはハイインピーダンス状態に切り替え可能な複数の命令コード出力端子と、前記命令コード出力端子とは別に設けられ、前記複数のデータ入力端子のうちの少なくとも1本に1本対1本で接続された、出力状態またはハイインピーダンス状態に切り替え可能な少なくとも1本の表示データ出力端子と、前記画像表示パネルの表示ドットに対応する表示データを作成して記憶する表示イメージデータエリアを有する表示データ記憶部と、を備え、前記画像表示ドライバに前記命令コードを出力する場合、前記表示データ出力端子をハイインピーダンス状態にした上で、前記複数の命令コード出力端子から前記命令コードを出力し、前記画像表示ドライバに前記表示データを出力する場合、前記複数の命令コード出力端子のうち対応する前記データ入力端子に前記表示データ出力端子が共通接続されている命令コード出力端子をハイインピーダンス状態にした上で、前記表示データ出力端子から前記表示データを所定のビット毎に順次出力するとともに、前記複数の命令コード出力端子のうち前記表示データ出力端子と共通接続されていない命令コード出力端子から予め定められた固定値を出力するよう構成され、前記コントローラは、前記表示データ出力端子からの表示データと前記共通接続されていない命令コード出力端子からの固定値とを合わせて前記所定の2以上のビット数を有する階調コードとして前記表示メモリに記憶し、かつ、前記階調変換テーブルを、記憶された階調コードが階調出力値に対応するように設定するよう構成されている、画像表示装置。前記表示データ記憶部は、前記画像表示パネルの表示ドットに対応し、第1の階調出力値および前記第1の階調出力値とは異なる第2の階調出力値の何れかを示す2値の表示データを作成して記憶する表示イメージデータエリアを有する2値表示データ記憶部として構成され、前記階調変換テーブルは、記憶された階調コードのうち前記第1の階調出力値を示す表示データを含む階調コードが第1の階調出力値に対応し、記憶された階調コードのうち前記第2の階調出力値を示す表示データを含む階調コードが第2の階調出力値に対応するように設定されている、請求項1に記載の画像表示装置。前記画像表示ドライバは、16本の前記データ入力端子を有し、前記階調コードは、5ビットのコードとして構成され、前記マイクロコンピュータは、16本の前記命令コード出力端子を有するとともに3本の前記表示データ出力端子を有し、当該3本の前記表示データ出力端子から前記表示データを3ビットずつ出力するよう構成され、前記コントローラは、前記3本の表示データ出力端子から送られる3ビットの表示データから、1ビットの表示データと4ビットの前記固定値とで構成される諧調コードを表示ドット3つ分作成するよう構成されている、請求項2に記載の画像表示装置。前記画像表示ドライバは、8本の前記データ入力端子を有し、前記階調コードは、5ビットのコードとして構成され、マイクロコンピュータは、8本の前記命令コード出力端子を有するとともに2本の前記表示データ出力端子を有し、当該2本の前記表示データ出力端子から前記表示データを2ビットずつ出力し、前記コントローラは、前記2本の表示データ出力端子から2ビットの表示データが連続して2回分送られることによる4ビットの表示データから、1ビットの表示データと4ビットの前記固定値とで構成される階調コードを表示ドット2つ分作成し、異なる回に異なる表示データ出力端子から送られた2ビットの表示データと3ビットの前記固定値とで構成される階調コードを表示ドット1つ分作成するよう構成されている、請求項1に記載の画像表示装置。前記マイクロコンピュータは、前記表示データ出力端子を含む8本の出力端子を備え、前記8本の出力端子のうち前記表示データ出力端子以外の出力端子はデータが何れにも入力されない非接続状態となっており、前記マイクロコンピュータは、前記2値表示データ記憶部の表示イメージデータエリアに記憶された複数の表示データからなる表示データ列のうち下位から8ビットの表示データをそのうちの下位の3ビットの表示データが前記表示データ出力端子から出力されるように前記8本の出力端子に割り当てて前記表示データを出力し、次回の出力時において、前記表示データ出力端子から出力された表示データを除いた前記表示データ列を、当該表示データ列のうち下位から3ビットの表示データが前記表示データ出力端子から出力されるように再度割り当てるよう構成されている、請求項3に記載の画像表示装置。前記マイクロコンピュータは、前記表示データ出力端子を含む8本の出力端子を備え、前記8本の出力端子のうち前記表示データ出力端子以外の出力端子はデータが何れにも入力されない非接続状態となっており、前記マイクロコンピュータは、前記2値表示データ記憶部の表示イメージデータエリアに記憶された複数の表示データからなる表示データ列のうち上位から8ビットの表示データをそのうちの上位の3ビットの表示データが前記表示データ出力端子から出力されるように前記8本の出力端子に割り当てて前記表示データを出力し、次回の出力時において、前記表示データ出力端子から出力された表示データを除いた前記表示データ列を、当該表示データ列のうち上位から3ビットの表示データが前記表示データ出力端子から出力されるように再度割り当てるよう構成されている、請求項3に記載の画像表示装置。前記マイクロコンピュータは、前記表示データ出力端子を含む8本の出力端子を備え、前記8本の出力端子のうち前記表示データ出力端子以外の出力端子はデータが何れにも入力されない非接続状態となっており、前記マイクロコンピュータは、連続する2回の出力のうちの1回目の出力時に、前記2値表示データ記憶部の表示イメージデータエリアに記憶された複数の表示データからなる表示データ列のうち下位から8ビットの表示データをそのうちの下位の2ビットの表示データが前記表示データ出力端子から出力されるように前記8本の出力端子に割り当てて前記表示データを出力し、2回目の出力時において、1回目の出力時に前記表示データ出力端子から出力された表示データのうち最下位の表示データを除いた前記表示データ列を、当該表示データ列のうち下位から2ビットの表示データが前記表示データ出力端子から出力されるように再度割り当てて前記表示データを出力し、次回の連続する2回の出力のうちの1回目の出力時に、前回出力時に前記表示データ出力端子から出力された表示データを除いた前記表示データ列を、前記表示データ列のうち下位から2ビットの表示データが前記表示データ出力端子から出力されるように再度割り当てるよう構成されている、請求項4に記載の画像表示装置。前記マイクロコンピュータは、前記表示データ出力端子を含む8本の出力端子を備え、前記8本の出力端子のうち前記表示データ出力端子以外の出力端子はデータが何れにも入力されない非接続状態となっており、前記マイクロコンピュータは、連続する2回の出力のうちの1回目の出力時に、前記2値表示データ記憶部の表示イメージデータエリアに記憶された複数の表示データからなる表示データ列のうち上位から8ビットの表示データをそのうちの上位の2ビットの表示データが前記表示データ出力端子から出力されるように前記8本の出力端子に割り当てて前記表示データを出力し、2回目の出力時において、1回目の出力時に前記表示データ出力端子から出力された表示データのうち最上位の表示データを除いた前記表示データ列を、当該表示データ列のうち上位から2ビットの表示データが前記表示データ出力端子から出力されるように再度割り当てて前記表示データを出力し、次回の連続する2回の出力のうちの1回目の出力時に、前回出力時に前記表示データ出力端子から出力された表示データを除いた前記表示データ列を、当該表示データ列のうち上位から2ビットの表示データが前記表示データ出力端子から出力されるように再度割り当てるよう構成されている、請求項4に記載の画像表示装置。前記階調変換テーブルは、前記第1の階調出力値が最小値に設定され、前記第2の階調出力値が最大値に設定されている、請求項2に記載の画像表示装置。前記マイクロコンピュータは、前記表示データ出力端子を含む8本の出力端子を備え、前記8本の出力端子のうち前記表示データ出力端子以外の出力端子はデータが何れにも入力されない非接続状態となっており、前記マイクロコンピュータは、前記2値表示データ記憶部の表示イメージデータエリアに記憶された複数の表示データからなる表示データ列から3×nバイトの表示データを読み出し、読み出された表示データを3ビットずつビットシフトさせながら前記表示データ出力端子から順次出力させるよう構成されている、請求項3に記載の画像表示装置。前記マイクロコンピュータは、前記表示データ出力端子を含む8本の出力端子を備え、前記表示データ出力端子から前記表示データをmビットずつ出力するよう構成され、前記8本の出力端子のうち前記表示データ出力端子以外の出力端子はデータが何れにも入力されない非接続状態となっており、前記マイクロコンピュータは、前記2値表示データ記憶部の表示イメージデータエリアに記憶された複数の表示データからなる表示データ列から、前記表示データ出力端子から出力されるビット数mと前記出力端子から出力されるビット数8との最小公倍数の整数倍のビット数分の表示データを読み出し、読み出された表示データをmビットずつビットシフトさせながら前記表示データ出力端子から順次出力させるよう構成されている、請求項2に記載の画像表示装置。前記表示メモリは、前記画像表示パネルの各表示ドットに対応し所定の3以上のビット数を有する諧調表示データとしての階調コードを記憶するよう構成され、前記表示データ出力端子は、前記複数のデータ入力端子のうちの少なくとも2本に1本対1本で接続された、少なくとも2本の表示データ出力端子を備え、前記表示データ記憶部は、前記画像表示パネルの表示ドットに対応し、前記表示メモリの階調コードのビット数より小さく、少なくとも2ビット以上で構成された階調表示データを作成して記憶する表示イメージデータエリアを有する階調表示データ記憶部として構成され、前記コントローラは、前記表示データ出力端子からの表示データと前記共通接続されていない命令コード出力端子からの固定値とを合わせて前記所定の3以上のビット数を有する階調コードとして前記表示メモリに記憶し、前記階調変換テーブルは、前記表示メモリに記憶され得る全ての階調コードに対応するよう階調出力値が設定されている、請求項1に記載の画像表示装置。前記画像表示ドライバは、16本の前記データ入力端子を有し、前記階調コードは、5ビットのコードとして構成され、前記マイクロコンピュータは、16本の前記命令コード出力端子を有するとともに、k×3本の前記表示データ出力端子を有し、当該k×3本の前記表示データ出力端子から1ドットあたり5ビットより少ない任意の整数kビット構成の前記表示データを3ドット単位で出力するよう構成され、前記コントローラは、前記k×3本の表示データ出力端子から送られるk×3ビットの表示データから、kビットの1ドット分の表示データと5-kビットの前記固定値とで構成される諧調コードを表示ドット3つ分作成するよう構成されている、請求項12に記載の画像表示装置。前記画像表示ドライバは、8本の前記データ入力端子を有し、前記階調コードは、5ビットのコードとして構成され、前記マイクロコンピュータは、8本の前記命令コード出力端子を有するとともに2×2本の前記表示データ出力端子を有し、当該2×2本の前記表示データ出力端子から1ドットあたり2ビット構成の前記表示データを2ドット単位で出力し、前記コントローラは、前記2×2本の表示データ出力端子から1回目に2ドット分、2回目には1回目に送られた下位の1ドットを除く次の2ドット分の表示データが連続して2回に分けて送られることによる3ドット分の表示データから、1回目または2回目に1度に送られる2ドットの表示データについては2ビットの階調コードと3ビットの前記固定値とで構成される階調コードを表示ドット2つ分作成し、1回目と2回目に分割して送られる1ドットの表示データについては表示データ出力端子から2回送られた4ビットの表示データと1ビットの前記固定値とで構成される階調コードを表示ドット1つ分作成するよう構成されている、請求項12に記載の画像表示装置。前記マイクロコンピュータは、前記k×3本の表示データ出力端子を含むk×3以上かつ8の整数倍で最小本数m×8本の出力端子を備え、前記m×8本の出力端子のうち前記k×3本の表示データ出力端子以外の出力端子はデータが何れにも入力されない非接続状態となっており、前記マイクロコンピュータは、前記階調表示データ記憶部の表示イメージデータエリアに記憶された複数の表示データからなる表示データ列のうち下位からm×8ビットの表示データをそのうちの下位のk×3ビットの表示データが前記表示データ出力端子から出力されるように前記m×8本の出力端子に割り当てて前記表示データを出力し、次回の出力時において、前記表示データ出力端子から出力された表示データを除いた前記表示データ列を、当該表示データ列のうち下位からk×3ビットの表示データが前記表示データ出力端子から出力されるように再度割り当てるよう構成されている、請求項13に記載の画像表示装置。前記マイクロコンピュータは、前記k×3本の表示データ出力端子を含むk×3以上かつ8の整数倍で最小本数m×8本の出力端子を備え、前記m×8本の出力端子のうち前記k×3本の表示データ出力端子以外の出力端子はデータが何れにも入力されない非接続状態となっており、前記マイクロコンピュータは、前記階調表示データ記憶部の表示イメージデータエリアに記憶された複数の表示データからなる表示データ列のうち上位からm×8ビットの表示データをそのうちの上位のk×3ビットの表示データが前記表示データ出力端子から出力されるように前記m×8本の出力端子に割り当てて前記表示データを出力し、次回の出力時において、前記表示データ出力端子から出力された表示データを除いた前記表示データ列を、当該表示データ列のうち上位からk×3ビットの表示データが前記表示データ出力端子から出力されるように再度割り当てるよう構成されている、請求項13に記載の画像表示装置。前記マイクロコンピュータは、前記表示データ出力端子を含む8本の出力端子を備え、前記8本の出力端子のうち前記表示データ出力端子以外の出力端子はデータが何れにも入力されない非接続状態となっており、前記マイクロコンピュータは、連続する2回の出力のうちの1回目の出力時に、前記階調表示データ記憶部の表示イメージデータエリアに記憶された複数の表示データからなる表示データ列のうち下位から8ビットの表示データの下位の2ドット分4ビットの表示データが前記表示データ出力端子から出力されるように前記8本の出力端子に割り当てて前記表示データを出力し、2回目の出力時において、1回目の出力時に前記表示データ出力端子から出力された表示データのうち最下位の1ドット分の表示データを除いた前記表示データ列のうち下位から2ドット分4ビットの表示データが前記表示データ出力端子から出力されるように再度割り当てて前記表示データを出力し、次回の連続する2回の出力のうちの1回目の出力時に、前回出力時に前記表示データ出力端子から出力された表示データを除いた前記表示データ列のうち下位から2ドット分4ビットの表示データが前記表示データ出力端子から出力されるように再度割り当てるよう構成されている、請求項14に記載の画像表示装置。前記マイクロコンピュータは、前記表示データ出力端子を含む8本の出力端子を備え、前記8本の出力端子のうち前記表示データ出力端子以外の出力端子はデータが何れにも入力されない非接続状態となっており、前記マイクロコンピュータは、連続する2回の出力のうちの1回目の出力時に、前記階調表示データ記憶部の表示イメージデータエリアに記憶された複数の表示データからなる表示データ列のうち上位から8ビットの表示データの上位の2ドット分4ビットの表示データが前記表示データ出力端子から出力されるように前記8本の出力端子に割り当てて前記表示データを出力し、2回目の出力時において、1回目の出力時に前記表示データ出力端子から出力された表示データのうち最上位の1ドット分の表示データを除いた前記表示データ列のうち上位から2ドット分4ビットの表示データが前記表示データ出力端子から出力されるように再度割り当てて前記表示データを出力し、次回の連続する2回の出力のうちの1回目の出力時に、前回出力時に前記表示データ出力端子から出力された表示データを除いた前記表示データ列のうち上位から2ドット分4ビットの表示データが前記表示データ出力端子から出力されるように再度割り当てるよう構成されている、請求項14に記載の画像表示装置。前記マイクロコンピュータは、前記k×3本の表示データ出力端子を含むk×3以上かつ8の整数倍で最小本数m×8本の出力端子を備え、前記m×8本の出力端子のうち前記k×3本の表示データ出力端子以外の出力端子はデータが何れにも入力されない非接続状態となっており、前記マイクロコンピュータは、前記階調表示データ記憶部の表示イメージデータエリアに記憶された複数の表示データからなる表示データ列からm×8とk×3の最小公倍数の整数倍ビットの表示データを読み出し、読み出された表示データをk×3ビットずつビットシフトさせながら前記表示データ出力端子から順次出力させるよう構成されている、請求項13、15および16のいずれか1項に記載の画像表示装置。前記マイクロコンピュータは、前記表示データ出力端子を含む8本の出力端子を備え、前記表示データ出力端子から前記表示データを2×3ビットを2回に分けて繰り返し出力するよう構成され、前記8本の出力端子のうち前記表示データ出力端子以外の出力端子はデータが何れにも入力されない非接続状態となっており、前記マイクロコンピュータは、前記階調表示データ記憶部の表示イメージデータエリアに記憶された複数の表示データからなる表示データ列から3の整数倍バイトの表示データを読み出し、読み出された表示データを2×3ビット単位で前記表示データ出力端子から順次出力させるよう構成されている、請求項14、17および18のいずれか1項に記載の画像表示装置。前記階調変換テーブルは、前記表示データの最小コードに対応した階調コードの階調出力値が最小値に設定され、前記表示データの最大コードに対応した階調コードの階調出力値が最大値に設定され、最小コード、最大コードを除く中間のコードに対応した階調コードの階調出力値が前記画像表示パネルでの階調が視覚的に均等になるよう階調出力値が設定されている、請求項12~20のいずれか1項に記載の画像表示装置。前記画像表示パネルは、赤R、緑G、青B3色の表示ドットが順番にマトリクス状に配置されたカラー画像表示パネルとして構成され、前記複数のデータ入力端子は、複数ビットからなる命令コードと、赤R、緑G、青B3色の各5ビット以上のカラー表示データとが入力される15本以上のデータ入力端子として構成され、前記表示メモリは、前記カラー画像表示パネルの各表示ドットに対応し、赤R、緑G、青B3色各5ビット以上の階調コードで構成されたカラー表示データを記憶するよう構成され、前記表示データ出力端子は、赤R、緑G、青B3色の各5本以上で構成された前記データ入力端子のうち、1色のデータ入力端子は2本に1本対1本で接続され、他の2色はそれぞれのデータ入力端子3本ずつ前記1色のデータ入力端子とビット割り付けが排他になるように1本対1本で接続された、8本のカラー表示データ出力端子として構成され、前記表示データ記憶部は、前記カラー画像表示パネルの赤R、緑G、青B3色の表示ドットに対応し、さらに前記カラー表示データ出力端子と対応するように、赤R、緑G、青B3色のうち1色に2ビット、他の2色に3ビット割り付け、赤R、緑G、青B3色からなる表示ドットの階調コードを1バイト構成とし、前記カラー画像表示パネルに表示するカラーイメージデータを作成して記憶する表示イメージデータエリアを有するカラー表示データ記憶部として構成され、前記コントローラは、前記表示データ出力端子からのカラー表示データと前記共通接続されていない命令コード出力端子からの固定値とを合わせて赤R、緑G、青B3色分の表示データをそれぞれ前記所定の5以上のビット数を有する階調コードとして前記表示メモリに記憶し、かつ、前記階調変換テーブルは、排他的にビット割付された階調コードに対して2ビットで構成された1色用の階調定義エリアと、3ビットで構成された2色用の階調定義エリアとが分割して設定されている、請求項1に記載の画像表示装置。前記画像表示ドライバは、16本の前記データ入力端子を有し、前記階調コードは、赤R、緑G、青Bそれぞれ5ビットずつのコードとして構成され、前記マイクロコンピュータは、16本の前記命令コード出力端子を有するとともに8本の前記カラー表示データ出力端子を有し、その内2本に割り付けられた1色分の出力端子を、前記画像表示ドライバの該当する色の5本のデータ入力端子の下位2ビットに対応する端子に接続し、他の2色に割り付けられたそれぞれ3本の出力端子を、前記画像表示ドライバの該当する色の5本のデータ入力端子の上位3ビットに対応する端子に接続し、当該8本の前記カラー表示データ出力端子から前記表示データを1バイトずつ出力するよう構成され、前記コントローラは、前記8本のカラー表示データ出力端子から送られる2ビット及び3ビットの赤R、緑G、青B3色のカラー表示データと、前記命令コード出力端子から出力される前記固定値とをあわせ、赤R、緑G、青B3色それぞれ5ビットで構成される階調コードを作成するよう構成されている、請求項22に記載の画像表示装置。前記画像表示ドライバは、16本の前記データ入力端子を有し、前記階調コードは、赤R、緑G、青Bそれぞれ5ビットずつのコードとして構成され、前記マイクロコンピュータは、16本の前記命令コード出力端子を有するとともに8本の前記カラー表示データ出力端子を有し、その内2本に割り付けられた1色分の出力端子を、前記画像表示ドライバの該当する色の5本のデータ入力端子の上位2ビットに対応する端子に接続し、他の2色に割り付けられたそれぞれ3本の出力端子を、前記画像表示ドライバの該当する色の5本のデータ入力端子の下位3ビットに対応する端子に接続し、当該8本の前記カラー表示データ出力端子から前記表示データを1バイトずつ出力するよう構成され、前記コントローラは、前記8本のカラー表示データ出力端子から送られる2ビット及び3ビットの赤R、緑G、青B3色のカラー表示データと、前記命令コード出力端子から出力される前記固定値とをあわせ、赤R、緑G、青B3色それぞれ5ビットで構成される階調コードを作成するよう構成されている、請求項22に記載の画像表示装置。前記画像表示ドライバは、18本以上の前記データ入力端子を有し、前記階調コードは、赤R、緑G、青Bそれぞれ6ビット以上ずつのコードとして構成され、前記マイクロコンピュータは、複数本の前記命令コード出力端子を有するとともに8本の前記カラー表示データ出力端子を有し、その内2本に割り付けられた1色分の出力端子を、前記画像表示ドライバの該当する色のデータ入力端子の2ビットに対応する端子に接続し、他の2色に割り付けられたそれぞれ3本の出力端子を、前記画像表示ドライバの該当する色のデータ入力端子の3ビットに対応する端子に接続し、前記2ビット割り付けられた1色と、3ビット割り付けられた2色は6ビット以上に対応したデータ入力端子にビット的に重ならないように割り付けて接続し、それぞれの前記カラー表示データ出力端子が接続されていないデータ入力端子には前記2ビット割り付けられた1色と、3ビット割り付けられた2色とで排他的に設定された固定値を入力するように構成され、前記コントローラは、前記8本のカラー表示データ出力端子から送られる2ビット及び3ビットの赤R、緑G、青B3色のカラー表示データと、前記命令コード出力端子から出力される前記固定値とをあわせ、赤R、緑G、青B3色それぞれ6ビット以上で構成される階調コードを作成するよう構成されている、請求項22に記載の画像表示装置。前記画像表示パネルは、赤R、緑G、青B3色の表示ドットが順番にマトリクス状に配置されたカラー画像表示パネルとして構成され、前記複数のデータ入力端子は、複数ビットからなる命令コードと、赤R、緑G、青B3色の各3ビット以上のカラー表示データを入力する9本以上のデータ入力端子として構成され、前記表示メモリは、前記カラー画像表示パネルの各表示ドットに対応し、赤R、緑G、青B3色各3ビット以上の階調コードで構成されたカラー表示データを記憶するよう構成され、前記階調変換テーブル記憶部は、前記階調コードを前記カラー画像表示パネルの階調表示に対応した階調出力値に変換するための赤R、緑G、青B3色に対応した複数の階調変換テーブルを記憶するよう構成され、前記コントローラは、前記複数のデータ入力端子から入力される命令コードに従って前記複数の階調変換テーブルを設定し、前記表示メモリに記憶された前記階調コードを読み出し、読み出したデータの色に対応した前記階調変換テーブルを用いて前記階調コードを前記階調出力値に変換し、この変換された前記階調出力値に応じた階調で表示を行うよう前記カラー画像表示パネルを駆動するよう構成され、前記表示データ出力端子は、赤R、緑G、青B3色の各3本以上で構成された前記データ入力端子のうち、1色のデータ入力端子は2本に1本対1本で接続され、他の2色はそれぞれのデータ入力端子3本ずつ1本対1本で接続された、8本のカラー表示データ出力端子として構成され、前記表示データ記憶部は、前記カラー画像表示パネルの赤R、緑G、青B3色の表示ドットに対応し、さらに前記カラー表示データ出力端子と対応するように、赤R、緑G、青B3色のうち1色に2ビット、他の2色に3ビット割り付け、赤R、緑G、青B3色からなる表示ドットの階調コードを1バイト構成とし、前記カラー画像表示パネルに表示するカラーイメージデータを作成して記憶する表示イメージデータエリアを有するカラー表示データ記憶部として構成され、前記コントローラは、前記表示データ出力端子からのカラー表示データと前記共通接続されていない命令コード出力端子からの固定値とを合わせて赤R、緑G、青B3色分の表示データをそれぞれ前記所定の3ビット以上の階調コードとして前記表示メモリに記憶するように構成されている、請求項1に記載の画像表示装置。表示画面により赤R、緑G、青B3色に重み付けを行い、最も重み付けの少ない色を2ビットデータに割り付け、他の2色を3ビットデータに割り付けた、請求項22~26のいずれか1項に記載の画像表示装置。本発明は、以上のような課題を解決すべくなされたものであり、複数ビットに対応する階調数を有する表示データに基づいて駆動する汎用の画像表示ドライバを用いて、表示データに応じた階調表示をするために、ビット拡張を行う特別な回路を設けることなく迅速にビット拡張処理を行うことができる画像表示装置を提供することを目的とする。前記課題を解決するために、本発明の画像表示装置は、表示ドットがマトリクス状に配置された画像表示パネルと、前記画像表示パネルを、表示を行うよう駆動する画像表示ドライバと、前記画像表示ドライバを制御するマイクロコンピュータと、を備え、前記画像表示ドライバは、複数のデータ入力端子と、前記画像表示パネルの各表示ドットに対応し所定の2以上のビット数を有する諧調表示データとしての階調コードを記憶する表示メモリと、前記階調コードを前記画像表示パネルの階調表示に対応した階調出力値に変換するための階調変換テーブルを記憶する階調変換テーブル記憶部と、前記複数のデータ入力端子から入力される命令コードに従って前記階調変換テーブルを設定し、前記表示メモリに記憶された前記階調コードを読み出し、前記階調変換テーブルを用いて前記階調コードを前記階調出力値に変換し、この変換された前記階調出力値に応じた諧調で表示を行うよう前記画像表示パネルを駆動するコントローラと、を備え、前記マイクロコンピュータは、前記画像表示ドライバの複数の前記データ入力端子に1本対1本で接続された、出力状態またはハイインピーダンス状態に切り替え可能な複数の命令コード出力端子と、前記命令コード出力端子とは別に設けられ、前記複数のデータ入力端子のうちの少なくとも1本に1本対1本で接続された、出力状態またはハイインピーダンス状態に切り替え可能な少なくとも1本の表示データ出力端子と、前記画像表示パネルの表示ドットに対応する表示データを作成して記憶する表示イメージデータエリアを有する表示データ記憶部と、を備え、前記画像表示ドライバに前記命令コードを出力する場合、前記表示データ出力端子をハイインピーダンス状態にした上で、前記複数の命令コード出力端子から前記命令コードを出力し、前記画像表示ドライバに前記表示データを出力する場合、前記複数の命令コード出力端子のうち対応する前記データ入力端子に前記表示データ出力端子が共通接続されている命令コード出力端子をハイインピーダンス状態にした上で、前記表示データ出力端子から前記表示データを所定のビット毎に順次出力するとともに、前記複数の命令コード出力端子のうち前記表示データ出力端子と共通接続されていない命令コード出力端子から予め定められた固定値を出力するよう構成され、前記コントローラは、前記表示データ出力端子からの表示データと前記共通接続されていない命令コード出力端子からの固定値とを合わせて前記所定の2以上のビット数を有する階調コードとして前記表示メモリに記憶し、かつ、前記階調変換テーブルを、記憶された階調コードが階調出力値に対応するように設定するよう構成されている。上記構成によれば、画像表示ドライバの複数のデータ入力端子に、マイクロコンピュータの表示データ出力端子から画像表示ドライバの表示データが送られるとともにマイクロコンピュータの表示データ出力端子と共通接続されていない複数の命令コード出力端子から予め定められた固定値が送られることにより、これを受け取った画像表示ドライバは、階調コードに表示データ出力端子から出力された表示データを割り当て、その他のビットに固定値を割り当てることにより、画像表示ドライバが処理可能な所定のビット数を有する階調表示データとしての階調コードを容易かつ短時間で作成することができる。従って、複数ビットに対応する階調数を有する階調表示データに基づいて駆動する汎用の画像表示ドライバを用いて、表示データに応じた階調表示をするために、ビット拡張を行う特別な回路を設けることなく迅速にビット拡張処理を行うことができる。本発明の画像表示装置は、以上に説明したように構成され、複数ビットに対応する階調数を有する階調表示データに基づいて駆動する汎用の画像表示ドライバを用いて、表示データに応じた階調表示をするために、ビット拡張を行う特別な回路を設けることなく迅速にビット拡張処理を行うことができるという効果を奏する。本発明に係る画像表示装置は、表示ドットがマトリクス状に配置された画像表示パネルと、前記画像表示パネルを、表示を行うよう駆動する画像表示ドライバと、前記画像表示ドライバを制御するマイクロコンピュータと、を備え、前記画像表示ドライバは、複数のデータ入力端子と、前記画像表示パネルの各表示ドットに対応し所定の2以上のビット数を有する諧調表示データとしての階調コードを記憶する表示メモリと、前記階調コードを前記画像表示パネルの階調表示に対応した階調出力値に変換するための階調変換テーブルを記憶する階調変換テーブル記憶部と、前記複数のデータ入力端子から入力される命令コードに従って前記階調変換テーブルを設定し、前記表示メモリに記憶された前記階調コードを読み出し、前記階調変換テーブルを用いて前記階調コードを前記階調出力値に変換し、この変換された前記階調出力値に応じた諧調で表示を行うよう前記画像表示パネルを駆動するコントローラと、を備え、前記マイクロコンピュータは、前記画像表示ドライバの複数の前記データ入力端子に1本対1本で接続された、出力状態またはハイインピーダンス状態に切り替え可能な複数の命令コード出力端子と、前記命令コード出力端子とは別に設けられ、前記複数のデータ入力端子のうちの少なくとも1本に1本対1本で接続された、出力状態またはハイインピーダンス状態に切り替え可能な少なくとも1本の表示データ出力端子と、前記画像表示パネルの表示ドットに対応する表示データを作成して記憶する表示イメージデータエリアを有する表示データ記憶部と、を備え、前記画像表示ドライバに前記命令コードを出力する場合、前記表示データ出力端子をハイインピーダンス状態にした上で、前記複数の命令コード出力端子から前記命令コードを出力し、前記画像表示ドライバに前記表示データを出力する場合、前記複数の命令コード出力端子のうち対応する前記データ入力端子に前記表示データ出力端子が共通接続されている命令コード出力端子をハイインピーダンス状態にした上で、前記表示データ出力端子から前記表示データを所定のビット毎に順次出力するとともに、前記複数の命令コード出力端子のうち前記表示データ出力端子と共通接続されていない命令コード出力端子から予め定められた固定値を出力するよう構成され、前記コントローラは、前記表示データ出力端子からの表示データと前記共通接続されていない命令コード出力端子からの固定値とを合わせて前記所定の2以上のビット数を有する階調コードとして前記表示メモリに記憶し、かつ、前記階調変換テーブルを、記憶された階調コードが階調出力値に対応するように設定するよう構成されている。上記構成によれば、画像表示ドライバの複数のデータ入力端子に、マイクロコンピュータの表示データ出力端子から画像表示ドライバの表示データが送られるとともにマイクロコンピュータの表示データ出力端子と共通接続されていない複数の命令コード出力端子から予め定められた固定値が送られることにより、これを受け取った画像表示ドライバは、階調コードに表示データ出力端子から出力された表示データを割り当て、その他のビットに固定値を割り当てることにより、画像表示ドライバが処理可能な所定のビット数を有する階調表示データとしての階調コードを容易かつ短時間で作成することができる。従って、複数ビットに対応する階調数を有する階調表示データに基づいて駆動する汎用の画像表示ドライバを用いて、表示データに応じた階調表示をするために、ビット拡張を行う特別な回路を設けることなく迅速にビット拡張処理を行うことができる。本発明のある形態に係る画像表示装置は、表示ドットがマトリクス状に配置された画像表示パネルと、前記画像表示パネルを、表示を行うよう駆動する画像表示ドライバと、前記画像表示ドライバを制御するマイクロコンピュータと、を備え、前記画像表示ドライバは、複数のデータ入力端子と、前記画像表示パネルの各表示ドットに対応し所定の2以上のビット数を有する多諧調表示データとしての階調コードを記憶する表示メモリと、前記階調コードを前記画像表示パネルの階調表示に対応した階調出力値に変換するための階調変換テーブルを記憶する階調変換テーブル記憶部と、前記複数のデータ入力端子から入力される命令コードに従って前記階調変換テーブルを設定し、前記表示メモリに記憶された前記階調コードを読み出し、前記階調変換テーブルを用いて前記階調コードを前記階調出力値に変換し、この変換された前記階調出力値に応じた諧調で表示を行うよう前記画像表示パネルを駆動するコントローラとを備え、前記マイクロコンピュータは、前記画像表示ドライバの複数の前記データ入力端子に1本対1本で接続された、出力状態またはハイインピーダンス状態に切り替え可能な複数の命令コード出力端子と、前記命令コード出力端子とは別に設けられ、前記複数のデータ入力端子のうちの少なくとも1本に1本対1本で接続された、出力状態またはハイインピーダンス状態に切り替え可能な少なくとも1本の表示データ出力端子と、前記画像表示パネルの表示ドットに対応し、第1の階調出力値および前記第1の階調出力値とは異なる第2の階調出力値の何れかを示す2値の表示データを作成して記憶する表示イメージデータエリアを有する2値表示データ記憶部とを備え、前記画像表示ドライバに前記命令コードを出力する場合、前記表示データ出力端子をハイインピーダンス状態にした上で、前記複数の命令コード出力端子から前記命令コードを出力し、前記画像表示ドライバに前記表示データを出力する場合、前記複数の命令コード出力端子のうち対応する前記データ入力端子に前記表示データ出力端子が共通接続されている命令コード出力端子をハイインピーダンス状態にした上で、前記表示データ出力端子から前記表示データを所定のビット毎に順次出力するとともに、前記複数の命令コード出力端子のうち前記表示データ出力端子と共通接続されていない命令コード出力端子から予め定められた固定値を出力するよう構成され、前記コントローラは、前記表示データ出力端子からの表示データと前記共通接続されていない命令コード出力端子からの固定値とを合わせて前記所定の2以上のビット数を有する階調コードとして前記表示メモリに記憶し、かつ、前記階調変換テーブルを、記憶された階調コードのうち前記第1の階調出力値を示す表示データを含む階調コードが第1の階調出力値に対応し、記憶された階調コードのうち前記第2の階調出力値を示す表示データを含む階調コードが第2の階調出力値に対応するように設定するよう構成されている。上記構成によれば、画像表示ドライバの複数のデータ入力端子に、マイクロコンピュータの表示データ出力端子から画像表示ドライバの1ビットの表示データが送られるとともにマイクロコンピュータの表示データ出力端子と共通接続されていない複数の命令コード出力端子から予め定められた固定値が送られることにより、これを受け取った画像表示ドライバは、階調コードのうちの少なくとも1ビットに表示データ出力端子から出力された表示データを割り当て、その他のビットに固定値を割り当てることにより、画像表示ドライバが処理可能な所定の2以上のビット数を有する多階調表示データとしての階調コードを容易かつ短時間で作成することができる。従って、複数ビットに対応する階調数を有する多階調表示データに基づいて駆動する汎用の画像表示ドライバを用いて、2値の表示データに応じた2階調の表示をするために、ビット拡張を行う特別な回路を設けることなく迅速にビット拡張処理を行うことができる。さらに、第1の態様による画像表示装置において、前記画像表示ドライバは、16本の前記データ入力端子を有し、前記階調コードは、5ビットのコードとして構成され、前記マイクロコンピュータは、16本の前記命令コード出力端子を有するとともに3本の前記表示データ出力端子を有し、当該3本の前記表示データ出力端子から前記表示データを3ビットずつ出力するよう構成され、前記コントローラは、前記3本の表示データ出力端子から送られる3ビットの表示データから、1ビットの表示データと4ビットの前記固定値とで構成される諧調コードを表示ドット3つ分作成するよう構成されてもよい。これにより、16ビットの出力端子を有するマイクロコンピュータから表示ドット3つ分に対応する3ビットの表示データを同時に出力し、各表示ドットに対応する3つの階調コードを同時に作成することができるため、単純な処理でしかもデータ送信時間をより短縮することができる。また、第2の態様による画像表示装置において、前記画像表示ドライバは、8本の前記データ入力端子を有し、前記階調コードは、5ビットのコードとして構成され、マイクロコンピュータは、8本の前記命令コード出力端子を有するとともに2本の前記表示データ出力端子を有し、当該2本の前記表示データ出力端子から前記表示データを2ビットずつ出力し、前記コントローラは、前記2本の表示データ出力端子から2ビットの表示データが連続して2回分送られることによる4ビットの表示データから、1ビットの表示データと4ビットの前記固定値とで構成される階調コードを表示ドット2つ分作成し、異なる回に異なる表示データ出力端子から送られた2ビットの表示データと3ビットの前記固定値とで構成される階調コードを表示ドット1つ分作成するよう構成されてもよい。これにより、マイクロコンピュータの出力端子の数に余裕が無い場合においても、表示ドット3つ分に対応する3ビットの表示データに基づいて各表示ドットに対応する3つの階調コードを2回のデータ送信で作成することができるため、単純な処理でしかもデータ送信時間をより短縮しつつ様々な機器の表示装置に適用することができる。前記第1の態様による画像表示装置において、前記マイクロコンピュータは、前記表示データ出力端子を含む8本の出力端子を備え、前記8本の出力端子のうち前記表示データ出力端子以外の出力端子はデータが何れにも入力されない非接続状態となっており、前記マイクロコンピュータは、前記2値表示データ記憶部の表示イメージデータエリアに記憶された複数の表示データからなる表示データ列のうち下位から8ビットの表示データをそのうちの下位の3ビットの表示データが前記表示データ出力端子から出力されるように前記8本の出力端子に割り当てて前記表示データを出力し、次回の出力時において、前記表示データ出力端子から出力された表示データを除いた前記表示データ列を、前記表示データ列のうち下位から3ビットの表示データが前記表示データ出力端子から出力されるように再度割り当てるよう構成されてもよい。また、前記第1の態様による画像表示装置において、前記マイクロコンピュータは、前記表示データ出力端子を含む8本の出力端子を備え、前記8本の出力端子のうち前記表示データ出力端子以外の出力端子はデータが何れにも入力されない非接続状態となっており、前記マイクロコンピュータは、前記2値表示データ記憶部の表示イメージデータエリアに記憶された複数の表示データからなる表示データ列のうち上位から8ビットの表示データをそのうちの上位の3ビットの表示データが前記表示データ出力端子から出力されるように前記8本の出力端子に割り当てて前記表示データを出力し、次回の出力時において、前記表示データ出力端子から出力された表示データを除いた前記表示データ列を、当該表示データ列のうち上位から3ビットの表示データが前記表示データ出力端子から出力されるように再度割り当てるよう構成されてもよい。これにより、第1の態様において、実際に画像表示ドライバに送られる表示データのビット数に拘わらず、マイクロコンピュータにより2値表示データ記憶部に記憶された表示データ列から表示データが8ビット1バイトずつ読み込まれ、8ビット分の表示データが8本の出力端子に割り当てられる。このとき、実際に画像表示ドライバに送られる表示データ以外の表示データが出力される出力端子は非接続状態となっているため、特別なマスク処理を行うことなく、必要なビット数だけ表示データを画像表示ドライバへ容易かつ迅速に送ることができる。前記第2の態様による画像表示装置において、前記マイクロコンピュータは、前記表示データ出力端子を含む8本の出力端子を備え、前記8本の出力端子のうち前記表示データ出力端子以外の出力端子はデータが何れにも入力されない非接続状態となっており、前記マイクロコンピュータは、連続する2回の出力のうちの1回目の出力時に、前記2値表示データ記憶部の表示イメージデータエリアに記憶された複数の表示データからなる表示データ列のうち下位から8ビットの表示データをそのうちの下位の2ビットの表示データが前記表示データ出力端子から出力されるように前記8本の出力端子に割り当てて前記表示データを出力し、2回目の出力時において、1回目の出力時に前記表示データ出力端子から出力された表示データのうち最下位の表示データを除いた前記表示データ列を、当該表示データ列のうち下位から2ビットの表示データが前記表示データ出力端子から出力されるように再度割り当てて前記表示データを出力し、次回の連続する2回の出力のうちの1回目の出力時に、前回出力時に前記表示データ出力端子から出力された表示データを除いた前記表示データ列を、前記表示データ列のうち下位から2ビットの表示データが前記表示データ出力端子から出力されるように再度割り当てるよう構成されてもよい。また、前記第2の態様による画像表示装置において、前記マイクロコンピュータは、前記表示データ出力端子を含む8本の出力端子を備え、前記8本の出力端子のうち前記表示データ出力端子以外の出力端子はデータが何れにも入力されない非接続状態となっており、前記マイクロコンピュータは、連続する2回の出力のうちの1回目の出力時に、前記2値表示データ記憶部の表示イメージデータエリアに記憶された複数の表示データからなる表示データ列のうち上位から8ビットの表示データをそのうちの上位の2ビットの表示データが前記表示データ出力端子から出力されるように前記8本の出力端子に割り当てて前記表示データを出力し、2回目の出力時において、1回目の出力時に前記表示データ出力端子から出力された表示データのうち最上位の表示データを除いた前記表示データ列を、当該表示データ列のうち上位から2ビットの表示データが前記表示データ出力端子から出力されるように再度割り当てて前記表示データを出力し、次回の連続する2回の出力のうちの1回目の出力時に、前回出力時に前記表示データ出力端子から出力された表示データを除いた前記表示データ列を、当該表示データ列のうち上位から2ビットの表示データが前記表示データ出力端子から出力されるように再度割り当てるよう構成されてもよい。これにより、第2の態様による画像表示装置においても、実際に画像表示ドライバに送られる表示データのビット数に拘わらず、マイクロコンピュータにより2値表示データ記憶部に記憶された表示データ列から表示データが8ビット1バイトずつ読み込まれ、8ビット分の表示データが8本の出力端子に割り当てられる。このとき、実際に画像表示ドライバに送られる表示データ以外の表示データが出力される出力端子は非接続状態となっているため、特別なマスク処理を行うことなく、必要なビット数だけ表示データを画像表示ドライバへ容易かつ迅速に送ることができる。前記階調変換テーブルは、前記第1の階調出力値が最小値に設定され、前記第2の階調出力値が最大値に設定されていてもよい。これにより、画像表示パネルに表示される画像のコントラストを最大にし、見易い表示とすることができる。前記第1の態様による画像表示装置において、前記マイクロコンピュータは、前記表示データ出力端子を含む8本の出力端子を備え、前記8本の出力端子のうち前記表示データ出力端子以外の出力端子はデータが何れにも入力されない非接続状態となっており、前記マイクロコンピュータは、前記2値表示データ記憶部の表示イメージデータエリアに記憶された複数の表示データからなる表示データ列から3×nバイトの表示データを読み出し、読み出された表示データを3ビットずつビットシフトさせながら前記表示データ出力端子から順次出力させるよう構成されてもよい。これにより、読み出される表示データのビット数が、マイクロコンピュータから画像表示ドライバへ送られる表示データのビット数3ビットと出力端子から出力される表示データのビット数8ビットとの最小公倍数の整数倍となるため、表示データの送信処理を繰り返し態様とすることができ、処理の演算量を少なくして処理時間を短縮することができる。また、前記マイクロコンピュータは、前記表示データ出力端子を含む8本の出力端子を備え、前記表示データ出力端子から前記表示データをmビットずつ出力するよう構成され、前記8本の出力端子のうち前記表示データ出力端子以外の出力端子はデータが何れにも入力されない非接続状態となっており、前記マイクロコンピュータは、前記2値表示データ記憶部の表示イメージデータエリアに記憶された複数の表示データからなる表示データ列から、前記表示データ出力端子から出力されるビット数mと前記出力端子から出力されるビット数8との最小公倍数の整数倍のビット数分の表示データを読み出し、読み出された表示データをmビットずつビットシフトさせながら前記表示データ出力端子から順次出力させるよう構成されていてもよい。これにより、読み出される表示データのビット数が、マイクロコンピュータから画像表示ドライバへ送られる表示データのビット数mビットと出力端子から出力される表示データのビット数8ビットとの最小公倍数の整数倍となるため、表示データの送信処理を繰り返し態様とすることができ、処理の演算量を少なくして処理時間を短縮することができる。本発明の他の形態に係る画像表示装置は、表示ドットがマトリクス状に配置された画像表示パネルと、前記画像表示パネルを、表示を行うよう駆動する画像表示ドライバと、前記画像表示ドライバを制御するマイクロコンピュータと、を備え、前記画像表示ドライバは、複数のデータ入力端子と、前記画像表示パネルの各表示ドットに対応し所定の3以上のビット数を有する多諧調表示データとしての階調コードを記憶する表示メモリと、前記階調コードを前記画像表示パネルの階調表示に対応した階調出力値に変換するための階調変換テーブルを記憶する階調変換テーブル記憶部と、前記複数のデータ入力端子から入力される命令コードに従って前記階調変換テーブルを設定し、前記表示メモリに記憶された前記階調コードを読み出し、前記階調変換テーブルを用いて前記階調コードを前記階調出力値に変換し、この変換された前記階調出力値に応じた諧調で表示を行うよう前記画像表示パネルを駆動するコントローラとを備え、前記マイクロコンピュータは、前記画像表示ドライバの複数の前記データ入力端子に1本対1本で接続された、出力状態またはハイインピーダンス状態に切り替え可能な複数の命令コード出力端子と、前記命令コード出力端子とは別に設けられ、前記複数のデータ入力端子のうちの少なくとも2本に1本対1本で接続された、出力状態またはハイインピーダンス状態に切り替え可能な少なくとも2本の表示データ出力端子と、前記画像表示パネルの表示ドットに対応し、前記表示メモリの階調コードのビット数より小さく、少なくとも2ビット以上で構成された階調表示データを作成して記憶する表示イメージデータエリアを有する階調表示データ記憶部とを備え、前記画像表示ドライバに前記命令コードを出力する場合、前記表示データ出力端子をハイインピーダンス状態にした上で、前記複数の命令コード出力端子から前記命令コードを出力し、前記画像表示ドライバに前記表示データを出力する場合、前記複数の命令コード出力端子のうち対応する前記データ入力端子に前記表示データ出力端子が共通接続されている命令コード出力端子をハイインピーダンス状態にした上で、前記表示データ出力端子から前記表示データを所定のビット毎に順次出力するとともに、前記複数の命令コード出力端子のうち前記表示データ出力端子と共通接続されていない命令コード出力端子から予め定められた固定値を出力するよう構成され、前記コントローラは、前記表示データ出力端子からの表示データと前記共通接続されていない命令コード出力端子からの固定値とを合わせて前記所定の3以上のビット数を有する階調コードとして前記表示メモリに記憶し、かつ、前記階調変換テーブルを、前記表示メモリに記憶され得る全ての階調コードに対応するよう階調出力値が設定されるように構成されている。上記構成によれば、画像表示ドライバの複数のデータ入力端子に、マイクロコンピュータの表示データ出力端子から画像表示ドライバの表示メモリの階調コードのビット数より小さく、少なくとも2ビット以上で構成された階調表示データが送られるとともにマイクロコンピュータの表示データ出力端子と共通接続されていない複数の命令コード出力端子から予め定められた固定値が送られることにより、これを受け取った画像表示ドライバは、階調コードに表示データ出力端子から出力された表示データを割り当て、その他のビットに固定値を割り当てることにより、画像表示ドライバが処理可能な所定のビット数を有する多階調表示データとしての階調コードを容易かつ短時間で作成することができる。従って、複数ビットに対応する階調数を有する多階調表示データに基づいて駆動する汎用の画像表示ドライバを用いて、低階調の表示データに応じた低階調グレースケール表示をするために、ビット拡張を行う特別な回路を設けることなく迅速にビット拡張処理を行うことができる。さらに、第1の態様による画像表示装置において、前記画像表示ドライバは、16本の前記データ入力端子を有し、前記階調コードは、5ビットのコードとして構成され、前記マイクロコンピュータは、16本の前記命令コード出力端子を有するとともに、k×3本の前記表示データ出力端子を有し、当該k×3本の前記表示データ出力端子から1ドットあたり5ビットより少ない任意の整数kビット構成の前記表示データを3ドット単位で出力するよう構成され、前記コントローラは、前記k×3本の表示データ出力端子から送られるk×3ビットの表示データから、kビットの1ドット分の表示データと5-kビットの前記固定値とで構成される諧調コードを表示ドット3つ分作成するよう構成されてもよい。これにより、16ビットの出力端子を有するマイクロコンピュータから表示ドット3つ分に対応する5ビットより少ない任意の整数kビットの表示データk×3ビットを同時に出力し、各表示ドットに対応する3つの5ビット階調コードを同時に作成することができるため、単純な処理でしかもデータ送信時間をより短縮することができる。また、第2の態様による画像表示装置において、前記画像表示ドライバは、8本の前記データ入力端子を有し、前記階調コードは、5ビットのコードとして構成され、マイクロコンピュータは、8本の前記命令コード出力端子を有するとともに2×2本の前記表示データ出力端子を有し、当該2×2本の前記表示データ出力端子から1ドットあたり2ビット構成の前記表示データを2ドット単位で出力し、前記コントローラは、前記2×2本の表示データ出力端子から1回目に2ドット分、2回目には1回目に送られた下位の1ドットを除く次の2ドット分の表示データが連続して2回に分けて送られることによる3ドット分の表示データから、1回目または2回目に1度に送られる2ドットの表示データについては2ビットの階調コードと3ビットの前記固定値とで構成される階調コードを表示ドット2つ分作成し、1回目と2回目に分割して送られる1ドットの表示データについては表示データ出力端子から2回送られた4ビットの表示データと1ビットの前記固定値とで構成される階調コードを表示ドット1つ分作成するよう構成されてもよい。これにより、マイクロコンピュータの出力端子の数に余裕が無い場合においても、表示ドット3つ分に対応する2×3ビットの表示データに基づいて各表示ドットに対応する3つの5ビット階調コードを2回のデータ送信で作成することができるため、単純な処理でしかもデータ送信時間をより短縮しつつ様々な機器の表示装置に適用することができる。前記第1の態様による画像表示装置において、前記マイクロコンピュータは、前記k×3本の表示データ出力端子を含むk×3以上かつ8の整数倍で最小本数m×8本の出力端子を備え、前記m×8本の出力端子のうち前記k×3本の表示データ出力端子以外の出力端子はデータが何れにも入力されない非接続状態となっており、前記マイクロコンピュータは、前記階調表示データ記憶部の表示イメージデータエリアに記憶された複数の表示データからなる表示データ列のうち下位からm×8ビットの表示データをそのうちの下位のk×3ビットの表示データが前記表示データ出力端子から出力されるように前記m×8本の出力端子に割り当てて前記表示データを出力し、次回の出力時において、前記表示データ出力端子から出力された表示データを除いた前記表示データ列を、当該表示データ列のうち下位からk×3ビットの表示データが前記表示データ出力端子から出力されるように再度割り当てるよう構成されてもよい。また、前記第1の態様による画像表示装置において、前記マイクロコンピュータは、前記k×3本の表示データ出力端子を含むk×3以上かつ8の整数倍で最小本数m×8本の出力端子を備え、前記m×8本の出力端子のうち前記k×3本の表示データ出力端子以外の出力端子はデータが何れにも入力されない非接続状態となっており、前記マイクロコンピュータは、前記階調表示データ記憶部の表示イメージデータエリアに記憶された複数の表示データからなる表示データ列のうち上位からm×8ビットの表示データをそのうちの上位のk×3ビットの表示データが前記表示データ出力端子から出力されるように前記m×8本の出力端子に割り当てて前記表示データを出力し、次回の出力時において、前記表示データ出力端子から出力された表示データを除いた前記表示データ列を、当該表示データ列のうち上位からk×3ビットの表示データが前記表示データ出力端子から出力されるように再度割り当てるよう構成されてもよい。これにより、第1の態様において、実際に画像表示ドライバに送られる表示データのビット数に拘わらず、マイクロコンピュータにより階調表示データ記憶部に記憶された表示データ列から表示データがm×8ビットmバイトずつ読み込まれ、m×8ビット分の表示データがm×8本の出力端子に割り当てられる。このとき、実際に画像表示ドライバに送られる表示データ以外の表示データが出力される出力端子は非接続状態となっているため、特別なマスク処理を行うことなく、必要なビット数だけ表示データを画像表示ドライバへ容易かつ迅速に送ることができる。前記第2の態様による画像表示装置において、前記マイクロコンピュータは、前記表示データ出力端子を含む8本の出力端子を備え、前記8本の出力端子のうち前記表示データ出力端子以外の出力端子はデータが何れにも入力されない非接続状態となっており、前記マイクロコンピュータは、連続する2回の出力のうちの1回目の出力時に、前記階調表示データ記憶部の表示イメージデータエリアに記憶された複数の表示データからなる表示データ列のうち下位から8ビットの表示データの下位の2ドット分4ビットの表示データが前記表示データ出力端子から出力されるように前記8本の出力端子に割り当てて前記表示データを出力し、2回目の出力時において、1回目の出力時に前記表示データ出力端子から出力された表示データのうち最下位の1ドット分の表示データを除いた前記表示データ列のうち下位から2ドット分4ビットの表示データが前記表示データ出力端子から出力されるように再度割り当てて前記表示データを出力し、次回の連続する2回の出力のうちの1回目の出力時に、前回出力時に前記表示データ出力端子から出力された表示データを除いた前記表示データ列のうち下位から2ドット分4ビットの表示データが前記表示データ出力端子から出力されるように再度割り当てるよう構成されてもよい。また、前記第2の態様による画像表示装置において、前記マイクロコンピュータは、前記表示データ出力端子を含む8本の出力端子を備え、前記8本の出力端子のうち前記表示データ出力端子以外の出力端子はデータが何れにも入力されない非接続状態となっており、前記マイクロコンピュータは、連続する2回の出力のうちの1回目の出力時に、前記階調表示データ記憶部の表示イメージデータエリアに記憶された複数の表示データからなる表示データ列のうち上位から8ビットの表示データの上位の2ドット分4ビットの表示データが前記表示データ出力端子から出力されるように前記8本の出力端子に割り当てて前記表示データを出力し、2回目の出力時において、1回目の出力時に前記表示データ出力端子から出力された表示データのうち最上位の1ドット分の表示データを除いた前記表示データ列のうち上位から2ドット分4ビットの表示データが前記表示データ出力端子から出力されるように再度割り当てて前記表示データを出力し、次回の連続する2回の出力のうちの1回目の出力時に、前回出力時に前記表示データ出力端子から出力された表示データを除いた前記表示データ列のうち上位から2ドット分4ビットの表示データが前記表示データ出力端子から出力されるように再度割り当てるよう構成されてもよい。これにより、第2の態様による画像表示装置においても、実際に画像表示ドライバに送られる表示データのビット数に拘わらず、マイクロコンピュータにより階調表示データ記憶部に記憶された表示データ列から表示データが8ビット1バイトずつ読み込まれ、8ビット分の表示データが8本の出力端子に割り当てられる。このとき、実際に画像表示ドライバに送られる表示データ以外の表示データが出力される出力端子は非接続状態となっているため、特別なマスク処理を行うことなく、必要なビット数だけ表示データを画像表示ドライバへ容易かつ迅速に送ることができる。前記第1の態様による画像表示装置において、前記マイクロコンピュータは、前記k×3本の表示データ出力端子を含むk×3以上かつ8の整数倍で最小本数m×8本の出力端子を備え、前記m×8本の出力端子のうち前記k×3本の表示データ出力端子以外の出力端子はデータが何れにも入力されない非接続状態となっており、前記マイクロコンピュータは、前記階調表示データ記憶部の表示イメージデータエリアに記憶された複数の表示データからなる表示データ列からm×8とk×3の最小公倍数の整数倍ビットの表示データを読み出し、読み出された表示データをk×3ビットずつビットシフトさせながら前記表示データ出力端子から順次出力させるよう構成されてもよい。これにより、読み出される表示データのビット数が、マイクロコンピュータから画像表示ドライバへ送られる表示データのビット数k×3ビットと出力端子から出力される表示データのビット数m×8ビットとの最小公倍数の整数倍となるため、出力する表示データのビット位置が前回処理と一致し、送信処理を繰り返し態様とすることができ、処理の演算量を少なくして処理時間を短縮することができる。また、前記マイクロコンピュータは、前記表示データ出力端子を含む8本の出力端子を備え、前記表示データ出力端子から前記表示データを2×3ビットを2回に分けて繰り返し出力するよう構成され、前記8本の出力端子のうち前記表示データ出力端子以外の出力端子はデータが何れにも入力されない非接続状態となっており、前記マイクロコンピュータは、前記階調表示データ記憶部の表示イメージデータエリアに記憶された複数の表示データからなる表示データ列から3の整数倍バイトの表示データを読み出し、読み出された表示データを2×3ビット単位で前記表示データ出力端子から順次出力させるよう構成されていてもよい。これにより、読み出される表示データのビット数が、マイクロコンピュータから画像表示ドライバへ送られる表示データのビット数2×3ビットと出力端子から出力される表示データのビット数8ビットとの最小公倍数の整数倍ビットとなるため、出力する表示データのビット位置が前回処理と一致し、送信処理を繰り返し態様とすることができ、処理の演算量を少なくして処理時間を短縮することができる。前記階調変換テーブルは、前記表示データの最小コードに対応した階調コードの階調出力値が最小値に設定され、前記表示データの最大コードに対応した階調コードの階調出力値が最大値に設定され、最小コード、最大コードを除く中間のコードに対応した階調コードの階調出力値が前記画像表示パネルでの階調が視覚的に均等になるよう階調出力値が設定されていてもよい。これにより、画像表示パネルに表示される画像のコントラストを最大にし、階調も視覚的に均等になるため見易い表示とすることができる。本発明のさらに他の形態に係る画像表示装置は、赤R、緑G、青B3色の表示ドットが順番にマトリクス状に配置されたカラー画像表示パネルと、前記カラー画像表示パネルを、表示を行うよう駆動する画像表示ドライバと、前記画像表示ドライバを制御するマイクロコンピュータと、を備え、前記画像表示ドライバは、複数ビットからなる命令コードと、赤R、緑G、青B3色の各5ビット以上のカラー表示データを入力する15本以上のデータ入力端子と、前記カラー画像表示パネルの各表示ドットに対応し、赤R、緑G、青B3色各5ビット以上の階調コードで構成されたカラー表示データを記憶する表示メモリと、前記階調コードを前記カラー画像表示パネルの階調表示に対応した階調出力値に変換するための階調変換テーブルを記憶する階調変換テーブル記憶部と、前記複数のデータ入力端子から入力される命令コードに従って前記階調変換テーブルを設定し、前記表示メモリに記憶された前記階調コードを読み出し、前記階調変換テーブルを用いて前記階調コードを前記階調出力値に変換し、この変換された前記階調出力値に応じた階調で表示を行うよう前記カラー画像表示パネルを駆動するコントローラとを備え、前記マイクロコンピュータは、前記画像表示ドライバの複数の前記データ入力端子に1本対1本で接続された、出力状態またはハイインピーダンス状態に切り替え可能な複数の命令コード出力端子と、前記命令コード出力端子とは別に設けられ、赤R、緑G、青B3色の各5本以上で構成された前記データ入力端子のうち、1色のデータ入力端子は2本に1本対1本で接続され、他の2色はそれぞれのデータ入力端子3本ずつ前記1色データ入力端子とビット割り付けが排他になるように1本対1本で接続された、出力状態またはハイインピーダンス状態に切り替え可能な8本のカラー表示データ出力端子と、前記カラー画像表示パネルの赤R、緑G、青B3色の表示ドットに対応し、さらに前記カラー表示データ出力端子と対応するように、赤R、緑G、青B3色のうち1色に2ビット、他の2色に3ビット割り付け、赤R、緑G、青B3色からなる表示ドットの階調コードを1バイト構成とし、前記カラー画像表示パネルに表示するカラーイメージデータを作成して記憶する表示イメージデータエリアを有するカラー表示データ記憶部とを備え、前記画像表示ドライバに前記命令コードを出力する場合、前記表示データ出力端子をハイインピーダンス状態にした上で、前記複数の命令コード出力端子から前記命令コードを出力し、前記画像表示ドライバに前記表示データを出力する場合、前記複数の命令コード出力端子のうち対応する前記データ入力端子に前記表示データ出力端子が共通接続されている命令コード出力端子をハイインピーダンス状態にした上で、前記表示データ出力端子から前記カラー表示データをバイト毎に順次出力するとともに、前記複数の命令コード出力端子のうち前記表示データ出力端子と共通接続されていない命令コード出力端子から予め定められた固定値を出力するよう構成され、前記コントローラは、前記表示データ出力端子からのカラー表示データと前記共通接続されていない命令コード出力端子からの固定値とを合わせて赤R、緑G、青B3色分の表示データをそれぞれ前記所定の5以上のビット数を有する階調コードとして前記表示メモリに記憶し、かつ、前記階調変換テーブルは、排他的にビット割付された階調コードに対して2ビットで構成された1色用の階調定義エリアと、3ビットで構成された2色用の階調定義エリアとを分割して設定するように構成されている。上記構成によれば、画像表示ドライバの複数のデータ入力端子に、マイクロコンピュータのカラー表示データ出力端子から画像表示ドライバの2ビット1色及び3ビット2色のカラー表示データが送られるとともにマイクロコンピュータのカラー表示データ出力端子と共通接続されていない複数の命令コード出力端子から予め定められた固定値が送られることにより、これを受け取った画像表示ドライバは、5ビット以上の階調コードのうちの1色は2ビット、他の2色は3ビットにカラー表示データ出力端子から出力された表示データを割り当て、その他のビットには命令コード出力端子から出力された固定値を割り当てることにより、画像表示ドライバが処理可能な5ビット以上のカラー表示データとしての階調コードを容易かつ短時間で作成することができる。このように、赤R、緑G、青B3色のデータを1バイトにフルに割り付けることにより、表示できる色数を増やすことができ、2ビットを割り付けた1色と、3ビットを割り付けた2色とを個別に階調設定することができる。しかも、この階調設定を、カラー液晶デバイス等の特性、視覚による色調特性、用途による使用色の重み付けに合わせることで1バイトのカラーデータを最大限に生かし、安価でシンプルな構成で、よりフルカラーに近いカラー表示が可能となる。従って、各色5ビット以上に対応する階調数を有するカラー表示データに基づいて駆動する汎用の画像表示ドライバを用いて、3色の各階調コードを1バイト構成にしたカラー表示データに応じたカラー表示をするために、ビット拡張を行う特別な回路を設けることなく迅速にビット拡張処理を行うことができる。さらに、1色を2ビット、他の2色を3ビット構成として、1バイトを無駄なく使用してカラー表示データを構成しているのでマイクロコンピュータのカラー表示データ記憶部の容量を最小限に抑え190色以上のカラー表示をすることができる。また、2ビットの1色と3ビットの2色の階調コードへのビット割り付けが排他になるよう構成しているので画像表示ドライバの階調変換テーブル記憶部で階調数の異なる1色と他の2色を別々に階調出力値を設定できるので、階調数の少ない一色の階調出力値設定を独立して最適化することにより、全体のカラーバランスを効率よく最適化することができる。さらに、第1の態様による画像表示装置において、前記画像表示ドライバは、16本の前記データ入力端子を有し、前記階調コードは、赤R、緑G、青Bそれぞれ5ビットずつのコードとして構成され、前記マイクロコンピュータは、16本の前記命令コード出力端子を有するとともに8本の前記カラー表示データ出力端子を有し、その内2本に割り付けられた1色分の出力端子を、前記画像表示ドライバの該当する色の5本のデータ入力端子の下位2ビットに対応する端子に接続し、他の2色に割り付けられたそれぞれ3本の出力端子を、前記画像表示ドライバの該当する色の5本のデータ入力端子の上位3ビットに対応する端子に接続し、当該8本の前記カラー表示データ出力端子から前記表示データを1バイトずつ出力するよう構成され、前記コントローラは、前記8本のカラー表示データ出力端子から送られる2ビット及び3ビットの赤R、緑G、青B3色のカラー表示データと、前記命令コード出力端子から出力される前記固定値とをあわせ、赤R、緑G、青B3色それぞれ5ビットで構成される階調コードを作成するよう構成してもよい。これにより、16本の前記命令コード出力端子と8本の前記カラー表示データ出力端子を有するマイクロコンピュータから赤R、緑G、青B3色のカラー表示データを同時に出力し、赤R、緑G、青B3色のカラー表示に対応するそれぞれ5ビット階調コードを同時に作成することができるため、単純な処理でしかもデータ送信時間をより短縮することができる。また、第2の態様による画像表示装置において、前記画像表示ドライバは、16本の前記データ入力端子を有し、前記階調コードは、赤R、緑G、青Bそれぞれ5ビットずつのコードとして構成され、前記マイクロコンピュータは、16本の前記命令コード出力端子を有するとともに8本の前記カラー表示データ出力端子を有し、その内2本に割り付けられた1色分の出力端子を、前記画像表示ドライバの該当する色の5本のデータ入力端子の上位2ビットに対応する端子に接続し、他の2色に割り付けられたそれぞれ3本の出力端子を、前記画像表示ドライバの該当する色の5本のデータ入力端子の下位3ビットに対応する端子に接続し、当該8本の前記カラー表示データ出力端子から前記表示データを1バイトずつ出力するよう構成され、前記コントローラは、前記8本のカラー表示データ出力端子から送られる2ビット及び3ビットの赤R、緑G、青B3色のカラー表示データと、前記命令コード出力端子から出力される前記固定値とをあわせ、赤R、緑G、青B3色それぞれ5ビットで構成される階調コードを作成するよう構成してもよい。これにより、第1の態様による画像表示装置と同様に16本の前記命令コード出力端子と8本の前記カラー表示データ出力端子を有するマイクロコンピュータから赤R、緑G、青B3色のカラー表示データを同時に出力し、赤R、緑G、青B3色のカラー表示に対応するそれぞれ5ビット階調コードを同時に作成することができるため、単純な処理でしかもデータ送信時間をより短縮することができる。また、第3の態様による画像表示装置において、前記画像表示ドライバは、18本以上の前記データ入力端子を有し、前記階調コードは、赤R、緑G、青Bそれぞれ6ビット以上ずつのコードとして構成され、前記マイクロコンピュータは、複数本の前記命令コード出力端子を有するとともに8本の前記カラー表示データ出力端子を有し、その内2本に割り付けられた1色分の出力端子を、前記画像表示ドライバの該当する色のデータ入力端子の2ビットに対応する端子に接続し、他の2色に割り付けられたそれぞれ3本の出力端子を、前記画像表示ドライバの該当する色のデータ入力端子の3ビットに対応する端子に接続し、前記2ビット割り付けられた1色と、3ビット割り付けられた2色は6ビット以上に対応したデータ入力端子にビット的に重ならないように割り付けて接続し、それぞれの前記カラー表示データ出力端子が接続されていないデータ入力端子には前記2ビット割り付けられた1色と、3ビット割り付けられた2色とで排他的に設定された固定値を入力するように構成され、前記コントローラは、前記8本のカラー表示データ出力端子から送られる2ビット及び3ビットの赤R、緑G、青B3色のカラー表示データと、前記命令コード出力端子から出力される前記固定値とをあわせ、赤R、緑G、青B3色それぞれ6ビット以上で構成される階調コードを作成するよう構成してもよい。これにより、第1の態様による画像表示装置と同様に16本の前記命令コード出力端子と8本の前記カラー表示データ出力端子を有するマイクロコンピュータから赤R、緑G、青B3色のカラー表示データを同時に出力し、赤R、緑G、青B3色のカラー表示に対応するそれぞれ6ビット以上の階調コードを同時に作成することができるため、単純な処理でしかもデータ送信時間をより短縮することができる。さらに、2ビット階調の1色と3ビット階調の他の2色が完全に排他的な6ビット以上の階調コードとして画像表示ドライバの表示メモリに記憶されるので、2ビット階調の1色の階調変換テーブルが4階調と3ビット階調の他の2色の階調変換テーブルが8階調定義できるので、1バイトカラーコードとして最大の256色のカラー表示をすることができる。また、第4の態様による画像表示装置において、画像表示ドライバは、複数ビットからなる命令コードと、赤R、緑G、青B3色の各3ビット以上のカラー表示データを入力する9本以上のデータ入力端子と、前記画像表示パネルの各表示ドットに対応し、赤R、緑G、青B3色各3ビット以上の階調コードで構成されたカラー表示データを記憶する表示メモリと、前記階調コードを前記画像表示パネルの階調表示に対応した階調出力値に変換するための赤R、緑G、青B3色に対応した複数の階調変換テーブルを記憶する複数の階調変換テーブル記憶部と、前記複数のデータ入力端子から入力される命令コードに従って前記複数の階調変換テーブルを設定し、前記表示メモリに記憶された前記階調コードを読み出し、読み出したデータの色に対応した前記階調変換テーブルを用いて前記階調コードを前記階調出力値に変換し、この変換された前記階調出力値に応じた階調で表示を行うよう前記画像表示パネルを駆動するコントローラとを備え、マイクロコンピュータは、前記画像表示ドライバの複数の前記データ入力端子に1本対1本で接続された、出力状態またはハイインピーダンス状態に切り替え可能な複数の命令コード出力端子と、前記命令コード出力端子とは別に設けられ、赤R、緑G、青B3色の各3本以上で構成された前記データ入力端子のうち、1色のデータ入力端子は2本に1本対1本で接続され、他の2色はそれぞれのデータ入力端子3本ずつ1本対1本で接続された、出力状態またはハイインピーダンス状態に切り替え可能な8本のカラー表示データ出力端子と、前記画像表示パネルの赤R、緑G、青B3色の表示ドットに対応し、さらに前記カラー表示データ出力端子と対応するように、赤R、緑G、青B3色のうち1色に2ビット、他の2色に3ビット割り付け、赤R、緑G、青B3色からなる表示ドットの階調コードを1バイト構成とし、前記画像表示パネルに表示するカラーイメージデータを作成して記憶する表示イメージデータエリアを有するカラー表示データ記憶部とを備え、前記画像表示ドライバに前記命令コードを出力する場合、前記表示データ出力端子をハイインピーダンス状態にした上で、前記複数の命令コード出力端子から前記命令コードを出力し、前記画像表示ドライバに前記表示データを出力する場合、前記複数の命令コード出力端子のうち対応する前記データ入力端子に前記表示データ出力端子が共通接続されている命令コード出力端子をハイインピーダンス状態にした上で、前記表示データ出力端子から前記カラー表示データをバイト毎に順次出力するとともに、前記複数の命令コード出力端子のうち前記表示データ出力端子と共通接続されていない命令コード出力端子から予め定められた固定値を出力するよう構成してもよい。これにより、第4の態様による画像表示装置と同様に16本の前記命令コード出力端子と8本の前記カラー表示データ出力端子を有するマイクロコンピュータから赤R、緑G、青B3色のカラー表示データを同時に出力し、赤R、緑G、青B3色のカラー表示に対応するそれぞれ3ビット以上の階調コードを同時に作成することができるため、単純な処理でしかもデータ送信時間をより短縮することができる。さらに、画像表示ドライバは赤R、緑G、青B3色に対応して個別に階調変換テーブルを備えているので、階調数の少ない一色の階調出力値設定を独立して最適化することにより、全体のカラーバランスを効率よく最適化することができる。また2ビット階調の1色の階調変換テーブルが4階調と3ビット階調の他の2色の階調変換テーブルが8階調定義できるので、1バイトカラーコードとして最大の256色のカラー表示をすることができる。前記第1~第4の態様による画像表示装置において、表示画面により赤R、緑G、青B3色に重み付けを行い、最も重み付けの少ない色を2ビットデータに割り付け、3ビットデータに他の2色を割り付けてもよい。例えば赤Rを2ビットに割り付けた場合、3色の内で最も感じにくいといわれる人間の視覚特性に合わせることでより効果的なカラー表現をすることができる。また、青Bを2ビットに割り付けた場合、暖色系の表示画面が多い用途に効果的に対応することができる。本発明の上記目的、他の目的、特徴、及び利点は、添付図面参照の下、以下の好適な実施態様の詳細な説明から明らかにされる。以下、本発明の実施の形態について、図面を参照しながら説明する。なお、以下では全ての図を通じて同一又は相当する要素には同一の参照符号を付して、その重複する説明を省略する。1.2値の階調出力値に基づく表示を行うための画像表示装置まず、本発明に係る画像表示装置において2値の表示データに基づく表示白黒などの2階調表示を行う場合について、以下に複数の実施形態を例示して説明する。実施の形態1まず、2値の階調出力値に基づく表示を行うための本発明の実施の形態1に係る画像表示装置について説明する。図1は2値の階調出力値に基づく表示を行うための本発明の実施の形態1における画像表示装置を示す概略回路図である。図1に示されるように、本実施の形態に係る画像表示装置は、表示ドットがマトリクス状に配置された画像表示パネルである液晶表示パネル11と、液晶表示パネル11を、表示を行うよう駆動する画像表示ドライバである液晶表示LCDドライバ10と、液晶表示ドライバ10に表示データを送り、液晶表示ドライバ10を制御するマイクロコンピュータ9とを備えている。本実施形態において、液晶表示パネル11は、例えば128×240ドットの表示領域を有している。液晶表示ドライバ10は、複数のデータ入力端子D0~D15を有するインターフェイス15と、複数のデータ入力端子D0~D15から入力された液晶表示パネル11の各表示ドットに対応する2以上のビット数例えば5ビットを有する多階調表示データとしての階調コードを記憶する表示メモリ12と、階調コードを液晶表示パネル11の階調表示に対応した階調出力値に変換するための階調変換テーブルを記憶する階調変換テーブル記憶部13と、複数のデータ入力端子D0~D15から入力される命令コードに従って階調変換テーブルを設定し、表示メモリ12に記憶された階調コードを読み出し、階調変換テーブルを用いて階調コードを階調出力値に変換し、この変換された階調出力値に応じた階調で表示を行うよう液晶表示パネル11を駆動するコントローラ16とを備えている。表示メモリ12および階調変換テーブル記憶部13は、液晶表示ドライバ10内に設けられたRAM等の記憶部により構成されている。コントローラ16は、他の各構成要素と通信バス18を介して接続されており、インターフェイス15から入力されたデータおよび命令コードを表示メモリ12および諧調変換テーブル記憶部13を含む記憶部に記憶し、種々の演算を行って駆動部14を制御する。本実施の形態において、表示メモリ12には、液晶表示パネル11の各表示ドットあたり5ビット32階調の表示データを記憶するために、128×240×5ビットの記憶領域が設けられている。階調変換テーブル記憶部13には5ビットに対応した32種類の階調コードと当該階調コードに対応して液晶表示パネル11の各表示ドットに電圧印加する駆動レベルを示す階調出力値とが対応付けられた階調変換テーブルが設定され、記憶される。コントローラ16は、表示メモリ12に記憶された各表示ドットに対応した階調コードを順次読み出し、階調変換テーブル記憶部13に記憶された階調変換テーブルを用いて当該階調コードを階調出力値に変換する。駆動部14は、変換された階調出力値に基づいて対応する表示ドットの駆動レベルを制御し、液晶表示パネル11に画像を表示するようになっている。インターフェイス15に設けられたデータ入力端子D0~D15は、マイクロコンピュータ9から送られる表示データおよび命令コードを受け取る。さらに、インターフェイス15には、表示データおよび命令コード等のデータの入出力を制御する制御端子A0,R/W,CLKが設けられている。例えば、制御端子であるクロック端子CLKは、液晶表示ドライバ10が表示データを取り込むタイミングを設定するものである。すなわち、液晶表示ドライバ10は、クロック端子CLKの入力レベルが第1のレベルであるLoレベルから第2のレベルであるHiレベルに遷移した時点で表示データを取り込むように構成されている。本実施の形態において、マイクロコンピュータ9は8ビットのマイクロコンピュータである。マイクロコンピュータ9は液晶表示ドライバ10の複数のデータ入力端子D0~D15に1本対1本で接続される、出力状態またはハイインピーダンス状態に切り替え可能な複数の命令コード出力端子C00~C07,C10~C17と、命令コード出力端子C00~C07,C10~C17とは別に設けられ、複数のデータ入力端子D0~D15のうちの3本に1本対1本で接続される、出力状態またはハイインピーダンス状態に切り替え可能な3つの表示データ出力端子P0~P2とを備えている。なお、表示データ出力端子の数は、液晶表示ドライバ10の仕様に合わせて決定されるべきものであり、少なくとも1本あれば本発明に含まれる。このように、液晶表示ドライバ10は、16本のデータ入力端子D0~D15を有し、これに対応して、マイクロコンピュータ9は、16本の命令コード出力端子C00~C07,C10~C17を有するとともに3本の表示データ出力端子P0~P2を有している。また、マイクロコンピュータ9にもデータ入出力制御用に制御端子A0,RW,CLKが割り付けられ、液晶表示ドライバ10とのデータの入出力を制御するようになっている。さらに、マイクロコンピュータ9には、液晶表示パネル11の表示ドットに対応し、第1の階調出力値および前記第1の階調出力値とは異なる第2の階調出力値の何れかを示す2値の表示データを作成して記憶する表示イメージデータエリア128×240ビットすなわち128×30バイトを有する2値表示データ記憶部17が設けられている。2値表示データ記憶部17は例えばRAMで構成されている。この2値表示データ記憶部17内に設けられた表示イメージデータエリアに液晶表示パネル11に表示するイメージデータを構成する表示データ列が作成されて記憶され、マイクロコンピュータ9は、この表示データ列を順次読み出して液晶表示ドライバ10へ繰り返し送信することで液晶表示パネル11に動的に所定のイメージを表示するよう構成されている。マイクロコンピュータ9は、液晶表示ドライバ10に命令コードを出力する場合、表示データ出力端子P0~P2をハイインピーダンス状態にした上で、複数の命令コード出力端子C00~C07,C10~C17から命令コードを出力するよう構成される。ここで、表示データ出力端子P0~P2をハイインピーダンス状態にするとは、表示データ出力端子P0~P2を電気的に切り離した状態にすることを意味する。具体的には、例えば、表示データ出力端子P0~P2に方向レジスタおよび出力端子が接続されているCMOS回路において、1対の出力トランジスタが何れもオフとなる入力モードに設定することにより、対応する出力端子がフローティング状態となることにより実現される。このように表示データ出力端子P0~P2をハイインピーダンス状態にすることにより、命令コード出力端子C00~C07,C10~C17から命令コードを出力した際に、命令コード出力端子C00~C07,C10~C17のうち表示データ出力端子P0~P2と共通接続されている命令コード出力端子本実施の形態においてはC00,C06,C13から誤って表示データ出力端子P0~P2へ電流が流れるのを防止し、ポート破壊や誤動作が生じるのを防止するとともに、表示データ出力端子P0~P2から命令コード出力端子へ電流が流れることにより命令コード出力端子から出力される命令コードに影響を与えないようにしている。このようにして、マイクロコンピュータ9から液晶表示ドライバ10に命令コードが送られることにより、階調変換テーブルが後述するように設定され、階調変換テーブル記憶部13に記憶され、この階調変換テーブルに基づいてコントローラ16により表示メモリ12に記憶された階調出力値に応じた階調で表示を行うよう液晶表示パネル11を駆動する制御が行われる。図2は図1に示される画像表示装置のマイクロコンピュータの2値表示データ記憶部および液晶表示ドライバの表示メモリにそれぞれ記憶される表示データ列の例を示す図である。図2Aはマイクロコンピュータの2値表示データ記憶部に記憶される表示データ列1ビット/表示ドットの例を示す図であり、図2Bは液晶表示ドライバの表示メモリに記憶される表示データ列5ビット/表示ドットの例を示す図である。図2Aに示されるように、マイクロコンピュータ9において、2値表示データ記憶部17の表示イメージデータエリアには、各表示ドットに対応する表示データが1ビット2値のデータとして記憶されている。液晶表示ドライバ10のコントローラ16は、このような1ビットの表示データをビット拡張処理することによって5ビットの多階調表示データ階調コードに変換し、図2Bに示されるように、液晶表示ドライバ10の表示メモリ12に記憶させる。このために、液晶表示ドライバ10に表示データを出力する場合、複数の命令コード出力端子C00~C07,C10~C17のうち対応するデータ入力端子D0~D15に表示データ出力端子P0~P2が共通接続されている命令コード出力端子C00,C06,C13をハイインピーダンス状態にした上で、表示データ出力端子P0~P2から表示データ0または1を3ビットずつ3つの表示データ出力端子P0~P2から同時に1ビット/セグメント分ずつ順次出力するとともに、複数の命令コード出力端子C00~C07,C10~C17のうち表示データ出力端子P0~P2と共通接続されていない命令コード出力端子C01~C05,C07~C12,C14~C17から予め定められた固定値本実施の形態においてはすべて0を出力するよう構成されている。そして、コントローラ16は、表示データ出力端子P0~P2からの表示データ0または1と共通接続されていない命令コード出力端子C01~C05,C07~C12,C14~C17からの固定値本実施の形態においてはすべて0とに基づいて5ビットの階調コードを生成するよう構成されている。図3は図1に示される画像表示装置における液晶表示ドライバのデータ入力端子の割り付け例を示す図である。図3に示されるように、本実施の形態においては、複数のデータ入力端子D0~D15を3つのセグメントSEGn,SEGn1,SEGn2に対応させ、各セグメントごとのデータ入力端子D0~D4,D6~D10,D11~D15がビット拡張後の5ビットのうちの1ビットずつに割り付けられる。具体的には、データ入力端子D0~D4に入力されるデータは、順にセグメントSEGn2の0ビット目~4ビット目を表わし、データ入力端子D6~D10に入力されるデータは、順にセグメントSEGn1の0ビット目~4ビット目を表わし、データ入力端子D11~D15に入力されるデータは、順にセグメントSEGnの0ビット目~4ビット目を表わすように構成されている。なお、データ入力端子D0~D15のうちの1つのデータ入力端子D5は、16本のデータ入力端子に対して5ビットのデータを3ドット分計15ビット割り当てる結果、余った入力端子であり使用されない本実施の形態においては固定値0が入力されるが使用されない。なお、表示データ出力端子P0~P2が複数のデータ入力端子D0~D15のセグメントSEGn,SEGn1,SEGn2に対応した端子にそれぞれ接続される限りにおいて、データ入力端子D0~D15のうちのデータ入力端子D5以外の15本のどの入力端子を使用してもよいし、割り付け方も上記に限られず、種々好適に設定可能である。前述の通り、データ入力端子D0,D6,D11には、表示データ出力端子P0~P2が接続されており、3本の前記表示データ出力端子P0~P2から表示データを3ビットごとに出力することにより、当該表示データがデータ入力端子D0,D6,D11に入力されるとともに、他のデータ入力端子D1~D5,D7~D10,D12~D15には、固定値0が入力される。従って、液晶表示ドライバ10に入力されるデータのうち各セグメントの0ビット目のみが変化し図3において※で示すビットのみが変化し、その他のビットは固定値0となる。このようにして、液晶表示ドライバ10のコントローラ16は、データ入力端子D0~D15に入力されるデータから上記割り付けに応じてセグメントごとにデータを取り込むことにより、3本の表示データ出力端子P0~P2から送られる3ビットの表示データから、1ビットの表示データと4ビットの固定値とで構成される5ビットの諧調コードを表示ドット3つ分3セグメント分作成する。5ビットに変換された表示データ階調コードは、図2Bに示されるように、表示メモリ12に記憶される。図4は図1に示される画像表示装置における液晶表示ドライバの階調変換テーブルの一設定例を示す図である。図4に示されるように、5ビットの階調コードは、25=32種類のコードを表し得る。そして、階調変換テーブル記憶部13には、この32種類のコードに対し、52段階の階調出力値からマイクロコンピュータ9の命令コードによって選択された値が階調変換テーブルとして設定され、記憶される。このとき、コントローラ16は、階調変換テーブルを、記憶された階調コードのうち第1の階調出力値を示す表示データを含む階調コード本実施の形態においては00000bが第1の階調出力値本実施の形態においては0/52レベルに対応し、記憶された階調コードのうち第2の階調出力を示す表示データを含む階調コード本実施の形態においては00001bが第2の階調出力値52/52レベルに対応するように設定する。上述の通り、液晶表示ドライバ10に入力されるデータのうち各セグメントの0ビット目のみが変化し0または1をとり、その他のビットは固定値0となるため、生成される階調コードは、00000bまたは00001bの何れかとなり図4において※で示す階調コードのみが生成され、他の階調コードは原則として生成されることはない。従って、00000bを第1の階調出力値に対応付け、00001bを第2の階調出力値に対応付けることで、もとの1ビット2値の表示データに基づいた2階調の階調表示例えば白黒表示が可能となる。ただし、ノイズなどの影響により、他の階調コードが誤って生成される可能性もあるため、他の階調コードエラー発生時用の階調コードも液晶表示パネル11に表示される画像に影響がないような階調出力値に対応付けられている。本実施の形態においては、第2の階調出力値明表示を第1の階調出力値暗表示より高い出力値とすることにより2階調の表示を可能としている。しかも、本実施の形態における階調変換テーブルは、第1の階調出力値が最小値である0/52レベル黒表示に設定され、第2の階調出力値が最大値である52/52レベル白表示に設定されているため、液晶表示パネル11に表示される画像のコントラストを最大にし、見易い表示とすることができる。なお、本実施の形態においては、もとの表示データが0のときに第1の階調出力値すなわち明表示となり、もとの表示データが1のときに第2の階調出力値すなわち暗表示となるように設定されているが、もとの表示データが0のときに第2の階調出力値すなわち暗表示となり、もとの表示データが1のときに第1の階調出力値すなわち明表示となるように設定されてもよい。コントローラ16は、表示メモリ12に記憶された階調コードを読み出し、階調変換テーブル記憶部13に記憶された階調変換テーブルを用いて階調コードを階調出力値に変換し、変換された階調出力値に応じた階調で表示を行うよう液晶表示パネル11を駆動する。上記構成によれば、液晶表示ドライバ10の複数のデータ入力端子D0~D15に、マイクロコンピュータ9の表示データ出力端子P0~P2から液晶表示ドライバ10の1ビットの表示データが送られるとともにマイクロコンピュータ9の表示データ出力端子P0~P2と共通接続されていない複数の命令コード出力端子C01~C05,C07~C12,C14~C17から予め定められた固定値が送られることにより、これを受け取った液晶表示ドライバ10は、階調コードのうちの少なくとも1ビットに表示データ出力端子P0~P2から出力された表示データを割り当て、その他のビットに固定値を割り当てることにより、液晶表示ドライバ10が処理可能な所定の2以上のビット数5ビットを有する多階調表示データとしての階調コードを容易かつ短時間で作成することができる。従って、複数ビットに対応する階調数を有する多階調表示データに基づいて駆動する汎用の液晶表示ドライバ10を用いて、2値の表示データに応じた2階調の表示をするために、ビット拡張を行う特別な回路を設けることなく迅速にビット拡張処理を行うことができる。これにより、液晶表示ドライバ10の表示メモリ12に記憶される表示データ列は128×240×5ビットであるのに対し、マイクロコンピュータ9の2値表示データ記憶部17に記憶される表示データ列は1/5の128×240ビット128×30バイトのデータ量ですむため、機器のリモコンや操作部に用いられ、モード切替処理、ブザー発生処理、音声処理、通信処理等を行うための従前のマイクロコンピュータで十分に迅速な処理を行わせることができる。また、本実施の形態においては、16ビットの出力端子C00~C07,C10~C17を有するマイクロコンピュータ9から表示ドット3つ分に対応する3ビットの表示データを同時に出力し、各表示ドットに対応する3つの階調コードを同時に作成することができるため、単純な処理でしかもデータ送信時間をより短縮することができる。なお、本実施の形態において、生成される階調コード以外の階調コードエラー発生時用の階調コードは、誤りのない状態で変化し得るビット本実施の形態においては0ビット目に応じた階調出力値に対応付けられている。すなわち、0ビット目が0であれば階調出力値は0/52レベルに対応付けられ、0ビット目が1であれば階調出力値は52/52レベルに対応付けられる。ただし、本発明はこれに限られず、例えば生成される階調コードの何れか一方の階調出力値に対応付ける階調コード00000b以外の階調コードはすべて52/52レベルに対応付けるまたは階調コード00001b以外の階調コードはすべて0/52レベルに対応付けることとしてもよいし、生成される階調コードに対応付けられた2つ階調出力値の中間値例えば26/52レベルに対応付けることとしてもよい。また、1ビットの表示データの値が0データなしの場合に対応する階調出力値が第1の階調出力値であり、1ビットの表示データの値が1データありの場合に対応する階調出力値が第2の階調出力値である場合、第1の階調出力値は、第2の階調出力値より大きくてもよいし小さくてもよい。すなわち、1ビットの表示データの値0に対応する第1の階調出力値が1ビットの表示データの値1に対応する第2の階調出力値より大きい場合、文字等の画像より周囲が明るく表示される反転表示ネガ表示となり、1ビットの表示データの値0に対応する第1の階調出力値が1ビットの表示データの値1に対応する第2の階調出力値より小さい場合、文字等の画像より周囲が暗く表示される非反転表示ポジ表示となる。また、マイクロコンピュータ9の命令コード出力端子C01~C05,C07~C12,C14~C17から出力される固定値は、すべて0でもよいし、すべて1でもよい。また、セグメントごとに予め定められたパターンであれば、0と1とが両方含まれていてもよい。この場合、例えば命令コード出力端子C01,C03,C07,C11,C14,C16の固定値を0とし、命令コード出力端子C02,C04,C10,C12、C15,C17の固定値を1とし、階調コード10100bを第1の階調出力値0/52レベルに対応付け、階調コード10101bを第2の階調出力値52/52レベルに対応付けることで実現可能である。本実施の形態において、マイクロコンピュータ9は、表示データ出力端子P0~P2を含む8本の出力端子P0~P7を備え、8本の出力端子P0~P7のうち表示データ出力端子P0~P2以外の出力端子P3~P7はデータが何れにも入力されない非接続状態となっている。さらに、マイクロコンピュータ9は、2値表示データ記憶部17の表示イメージデータエリアに記憶された複数の表示データからなる表示データ列のうち下位から8ビットの表示データをそのうちの下位の3ビットの表示データが表示データ出力端子P0~P2から出力されるように8本の出力端子P0~P7に割り当てて表示データを出力し、次回の出力時において、表示データ出力端子P0~P2から出力された表示データを除いた表示データ列を、当該表示データ列のうち下位から3ビットの表示データが表示データ出力端子P0~P2から出力されるように再度割り当てるよう構成される。以下に、本実施の形態における画像表示装置において、マイクロコンピュータ9が2値表示データ記憶部17内の表示イメージデータエリアに記憶された表示データを送信する手順について説明する。なお、本実施の形態における説明ではマイクロコンピュータ9と液晶表示ドライバ10との間のデータの送受信に関する制御についての詳細な説明や階調変換テーブルの設定に関する詳細な説明については公知の技術であり、本発明と直接関係しないため省略する。図5は図1に示される画像表示装置における表示データ出力処理を示すフローチャートである。まず、マイクロコンピュータ9は、2値表示データ記憶部17の表示イメージデータエリアに記憶されている2値の表示データ列の先頭アドレスをポインタp_adrとして記憶するステップS1。続いて、マイクロコンピュータ9は、制御端子であるクロック端子CLKの出力レベルをLoレベルにするステップS2。マイクロコンピュータ9は、出力端子P0~P7の出力を0にした上で、出力端子P0~P7を出力状態に設定する。次に命令コード出力端子C00~C07,C10~C17の出力を0にした上で、そのうちの命令コード出力端子C13,C06,C00をハイインピーダンス状態入力状態に設定し、その他の命令コード出力端子C14~C17,C10~C12,C07,C00~C05を出力状態に設定するステップS3。次に、マイクロコンピュータ9は、ポインタp_adrとして記憶された先頭アドレスを読み出し、この先頭アドレスから3バイト分の表示データ列を読み出し、1バイトずつ送信バッファSbuf1,Sbuf2,Sbuf3へ一時記憶するステップS4。そして、マイクロコンピュータ9は、クロック端子CLKの出力レベルをLoレベルに保持したまま、1バイト目の送信バッファSbuf1を送信データSdataに設定する。マイクロコンピュータ9は、この送信データSdataの各表示データを出力端子P0~P7に出力する。その後、マイクロコンピュータ9は、クロック端子CLKの出力レベルをHiレベルに遷移させることにより、液晶表示ドライバ10は、出力端子P0~P7のうち液晶表示ドライバのデータ入力端子D0,D6,D11に接続された表示データ出力端子P0~P2から出力される表示ドット3つ分3ビットの表示データを取り込むステップS5。液晶表示ドライバ10は、上述のように表示ドット3つ分の表示データから3つの階調コードを生成し、表示メモリ12の対応するアドレスに記憶させる。その後、マイクロコンピュータ9は、再びクロック端子CLKの出力レベルをLoレベルに遷移させるとともに、送信データSdataに設定されている表示データを3ビット分右シフトさせる。ここで、右シフトとは、送信データSdataを下位ビット側へシフトすることにより、ステップS5で表示データ出力端子P0~P2から出力された表示データを除いた表示データを送信データSdataの最下位ビットまで移動することを意味する。その上で、マイクロコンピュータ9は、新たに設定された送信データSdataの各表示データを出力端子P0~P4に出力する。送信データSdataは3ビット分表示データが少なくなっているので、出力端子P5~P7には、データ出力されないがそもそも出力端子P5~P7は非接続状態であるため問題ない。マイクロコンピュータ9は、クロック端子CLKの出力レベルをHiレベルに遷移させることにより、液晶表示ドライバ10は、出力端子P0~P4のうち液晶表示ドライバD0,D6,D11に接続された表示データ出力端子P0~P2から出力される表示ドット3つ分3ビットの表示データを取り込むステップS6。このとき、液晶表示ドライバ10は、表示データから生成された階調コードを表示メモリ12に記憶させる際、アドレスを表示ドット3つ分シフトさせた上で記憶する。次に、マイクロコンピュータ9は、再びクロック端子CLKの出力レベルをLoレベルに遷移させるとともに、送信データSdataに設定されている表示データを3ビット分右シフトさせる。このとき、送信データSdataに設定されている表示データは2ビットのみになる。そこで、2バイト目の送信バッファSbuf2を2ビット分左シフトSbuf2の最下位ビットの表示データが送信データSdataの最下位ビットから2ビット分上位ビット側にずれるように設定させて送信データSdataとの論理和をとることにより、送信データSdataの残りの下位2ビット1バイト目の送信バッファSbuf1の上位2ビットと2バイト目の送信バッファSbuf2の下位6ビットからなる表示データ列を新たな送信データSdataに設定する。そして、マイクロコンピュータ9はこの送信データSdataの各表示データを出力端子P0~P7に出力する。マイクロコンピュータ9は、クロック端子CLKの出力レベルをHiレベルに遷移させることにより、液晶表示ドライバ10は、表示データ出力端子P0~P2から出力される表示ドット3つ分3ビットの表示データを取り込むステップS7。ここまでで、液晶表示ドライバ10には、1バイト目の送信バッファSbuf1のすべての表示データと2バイト目の送信バッファSbuf2の1ビット目最下位ビットの表示データとが取り込まれている。その後、マイクロコンピュータ9は、再びクロック端子CLKの出力レベルをLoレベルに遷移させるとともに、送信データSdataを3ビット分右シフトさせる2バイト目の送信バッファSbuf2を1ビット分右シフトさせて新たな送信データSdataに設定してもよい。これにより、送信データSdataには、2バイト目の送信バッファSbuf2のうち送信済みの最下位ビットを除いた7ビットのデータが設定される。マイクロコンピュータ9は、新たに設定された送信データSdataの各表示データを出力端子P0~P6に出力する。マイクロコンピュータ9は、クロック端子CLKの出力レベルをHiレベルに遷移させることにより、液晶表示ドライバ10は、表示データ出力端子P0~P2から出力される表示ドット3つ分3ビットの表示データを取り込むステップS8。その後、マイクロコンピュータ9は、再びクロック端子CLKの出力レベルをLoレベルに遷移させるとともに、送信データSdataに設定されている表示データを3ビット分右シフトさせる。その上で、マイクロコンピュータ9は、新たに設定された送信データSdataの各表示データを出力端子P0~P3に出力する。マイクロコンピュータ9は、クロック端子CLKの出力レベルをHiレベルに遷移させることにより、液晶表示ドライバ10は、表示データ出力端子P0~P2から出力される表示ドット3つ分3ビットの表示データを取り込むステップS9。次に、マイクロコンピュータ9は、再びクロック端子CLKの出力レベルをLoレベルに遷移させるとともに、送信データSdataに設定されている表示データを3ビット分右シフトさせる。このとき、送信データSdataに設定されている表示データは1ビットのみになる。そこで、3バイト目の送信バッファSbuf3を1ビット分左シフトさせて送信データSdataとの論理和をとることにより、送信データSdataの残りの下位1ビット2バイト目の送信バッファSbuf2の最上位ビットと3バイト目の送信バッファSbuf3の下位7ビットからなる表示データ列を新たな送信データSdataに設定する。そして、マイクロコンピュータ9はこの送信データSdataの各表示データを出力端子P0~P7に出力する。マイクロコンピュータ9は、クロック端子CLKの出力レベルをHiレベルに遷移させることにより、液晶表示ドライバ10は、表示データ出力端子P0~P2から出力される表示ドット3つ分3ビットの表示データを取り込むステップS10。ここまでで、液晶表示ドライバ10には、1バイト目および2バイト目の送信バッファSbuf1,Sbuf2のすべての表示データと3バイト目の送信バッファSbuf3の最下位から2ビット分の表示データとが取り込まれている。その後、マイクロコンピュータ9は、再びクロック端子CLKの出力レベルをLoレベルに遷移させるとともに、送信データSdataに設定されている表示データを3ビット分右シフトさせる3バイト目の送信バッファSbuf3を2ビット分右シフトさせて新たな送信データSdataに設定してもよい。その上で、マイクロコンピュータ9は、新たに設定された送信データSdataの各表示データを出力端子P0~P3に出力する。マイクロコンピュータ9は、クロック端子CLKの出力レベルをHiレベルに遷移させることにより、液晶表示ドライバ10は、表示データ出力端子P0~P2から出力される表示ドット3つ分3ビットの表示データを取り込むステップS11。これをもう1回繰り返すステップS12ことで、液晶表示ドライバ10には、3バイト目の送信バッファSbuf3のすべての表示データが取り込まれる。このように表示データを3ビットずつ送信することによりステップS12において表示データをちょうど3バイト分送信することができる。次に、マイクロコンピュータ9は、ポインタp_adrを3バイト分ずらし、4バイト目の表示データ列の最下位ビットが先頭アドレスとなるように設定するステップS13。このとき、マイクロコンピュータ9は、送信済みの表示データがすべての表示データ数に達したか否かを判定するステップS14。具体的には、ポインタp_adrが示すデータ数から表示データ列の先頭アドレスを差し引いた数が所定のデータ数128ビット×30バイト=3840バイトの表示ドットを有する液晶表示パネル11の場合、3840以上となったか否かを判定する。すべての表示データ数に達していない場合ステップS14でNo、ステップS4~S13を繰り返し、すべての表示データ数に達した場合ステップS14でYes、マイクロコンピュータ9は、クロック端子CLKの出力レベルをLoレベルにして送信処理を終了する。このように、実際に液晶表示ドライバ10に送られる表示データのビット数に拘わらず、マイクロコンピュータ9により2値表示データ記憶部17に記憶された表示データ列から表示データが8ビット1バイトずつ読み込まれ、8ビット分の表示データが8本の出力端子P0~P7に割り当てられる。このとき、実際に液晶表示ドライバ10に送られる表示データ以外の表示データが出力される出力端子P3~P7は非接続状態となっているため、特別なマスク処理を行うことなく、必要なビット数だけ表示データを液晶表示ドライバ10へ容易かつ迅速に送ることができる。さらに、本実施の形態におけるマイクロコンピュータ9は、2値表示データ記憶部17の表示イメージデータエリアに記憶された複数の表示データからなる表示データ列から3×nバイト本実施の形態においてはn=1の表示データを読み出し、読み出された表示データを3ビットずつビットシフトさせながら表示データ出力端子P0~P2から順次出力させるよう構成されている。これにより、読み出される表示データのビット数が、マイクロコンピュータ9から液晶表示ドライバ10へ送られる表示データのビット数3ビットと出力端子P0~P7から出力される表示データのビット数8ビットとの最小公倍数の整数倍となるため、表示データの送信処理を3ビットシフト処理を8回行うことで1周期となる繰り返し態様ステップS4~S13とすることができ、1周期ごとの終了判定ステップS14も1/8とすることができる。従って、処理の演算量を少なくして処理時間を短縮することができる。なお、本実施の形態においては、表示データ列の下位のビットから送信するように構成されているが、これに限られず、表示データ列の上位のビットから送信するように構成されてもよい。また、本実施の形態においては、表示データ出力端子P0~P2から3ビットずつ出力する構成について説明したが、表示データ出力端子から表示データをmビットずつ出力する構成としてもよい。この場合には、マイクロコンピュータ9を、2値表示データ記憶部17の表示イメージデータエリアに記憶された複数の表示データからなる表示データ列から、表示データ出力端子から出力されるビット数mと出力端子P0~P7から出力されるビット数8との最小公倍数の整数倍nのビット数分の表示データを読み出し、読み出された表示データをmビットずつビットシフトさせながら表示データ出力端子から順次出力させるよう構成すると、上記と同様の効果を得ることができる。すなわち、読み出される表示データのビット数が、マイクロコンピュータから液晶表示ドライバへ送られる表示データのビット数mビットと出力端子P0~P7から出力される表示データのビット数8ビットとの最小公倍数の整数倍となるため、表示データの送信処理を繰り返し態様とすることができ、処理の演算量を少なくして処理時間を短縮することができる。実施の形態2次に、本発明の実施の形態2に係る画像表示装置について説明する。図6は本発明の実施の形態2における2値の階調出力値に基づく表示を行うための画像表示装置を示す概略回路図である。本実施の形態において実施の形態1と同様の構成については同じ符号を付し、説明を省略する。本実施の形態が上記実施の形態1と異なる点は、マイクロコンピュータ9bが、8本の命令コード出力端子C0~C7を有するとともに2本の表示データ出力端子P0,P1を有し、当該2本の表示データ出力端子P0,P1から表示データを2ビットずつ出力し、コントローラ16は、2本の表示データ出力端子P0,P1から2ビットの表示データが連続して2回分送られることによる4ビットの表示データから、1ビットの表示データと4ビットの固定値とで構成される5ビットの階調コードを表示ドット2つ分作成し、異なる回に異なる表示データ出力端子P0,P1から送られた2ビットの表示データと3ビットの固定値とで構成される5ビットの諧調コードを表示ドット1つ分作成するよう構成されていることである。これに対応して、液晶表示ドライバ10bのインターフェイス15bは命令コードや表示データを取り込む8本のデータ入力端子D0~D7を有している。インターフェイス15bには、実施の形態1と同様に、データの入出力を制御する制御端子A0,RW,CLKも設けられている。すなわち、本実施の形態においては、実施の形態1における液晶表示ドライバ1016ビットモードを8ビットモードに切り替えることにより液晶表示ドライバ10bを構成することが可能である。本実施の形態においては、データ入力端子D0,D7に表示データ出力端子P0,P1が接続されている。すなわち、命令コード出力端子C0,C7が表示データ出力端子P0,P1と共通接続されている。図7は図5に示される画像表示装置における液晶表示ドライバのデータ端子の割り付け例を示す図である。図7に示されるように、本実施の形態においては、複数のデータ入力端子D0~D7から表示データを連続して2回取り込むことにより、当該2回分の表示データ16ビットを3つのセグメントSEGn,SEGn1,SEGn2に対応させ、各セグメントごとのデータ入力端子D0~D7が連続する2回のデータ取り込みにおいてそれぞれビット拡張後の5ビットのうちの1ビットずつに割り付けられる。具体的には、第1回のデータ取り込みにおけるデータ入力端子D7~D3に入力されるデータは、順にセグメントSEGnの4ビット目~0ビット目を表わし、第1回目のデータ取り込みにおけるデータ入力端子D2~D0および第2回目のデータ取り込みにおけるデータ入力端子D7~D6は、順にセグメントSEGn1の4ビット目~0ビット目を表わし、第2回目の割り付けにおけるデータ入力端子D4~D0に入力されるデータは、順にセグメントSEGn2の4ビット目~0ビット目を表わすように構成されている。なお、データ入力端子D0~D7のうちの第2回目のデータ取り込みにおけるデータ入力端子D5は、実施の形態1と同様に余った入力端子であり使用されない。なお、本実施の形態においても割り付け方は上記に限られず、種々好適に設定可能である。前述の通り、データ入力端子D0,D7には、表示データ出力端子P0,P1が接続されており、2本の前記表示データ出力端子P0,P1から表示データを2ビットごとに出力することにより、当該表示データがデータ入力端子D0,D7に入力されるとともに、他のデータ入力端子D1~D6には、固定値0が入力される。従って、液晶表示ドライバ10bに入力されるデータのうち第1のセグメントSEGnの4ビット目、第2のセグメントSEGn1の1ビット目および2ビット目、第3のセグメントSEGn2の0ビット目のみが変化し図7において※で示すビットのみ、その他のビットは固定値0となる。このようにして、液晶表示ドライバ10bのコントローラ16は、データ入力端子D0~D7に入力されるデータから上記割り付けに応じてセグメントごとにデータを取り込むことにより、2本の表示データ出力端子P0,P1から2回に分けて送られる4ビットただし、後述するように、そのうちの2ビットは同じ表示データの表示データから、1ビットの表示データと4ビットの固定値とで構成される5ビットの階調コードを表示ドット2つ分作成し、異なる回に異なる表示データ出力端子P0,P1から送られた2ビットの表示データと3ビットの固定値とで構成される5ビットの諧調コードを表示ドット1つ分作成することにより、階調コードを合計3セグメント分作成する。5ビットに変換された多階調表示データ階調コードは、図2Bに示されるように、表示メモリ12に記憶される。図8は図6に示される画像表示装置における液晶表示ドライバの階調変換テーブルの一設定例を示す図である。図8に示されるように、本実施の形態における階調変換テーブルは、記憶された階調コードのうち第1の階調出力値を示す表示データを含む階調コード本実施の形態においては00000bが第1の階調出力値本実施の形態においては0/52レベルに対応し、記憶された階調コードのうち第2の階調出力を示す表示データを含む階調コード本実施の形態においては00001b、00110b、10000bが第2の階調出力値52/52レベルに対応するように設定される。上述の通り、液晶表示ドライバ10bに入力されるデータのうち第1のセグメントSEGnの4ビット目、第2のセグメントSEGn1の1ビット目および2ビット目、第3のセグメントSEGn2の0ビット目のみが変化し0または1をとり、その他のビットは固定値0となるとともに、連続する2回のデータ送信のうちの2回目後半のデータ送信時には後述するように表示データ列を1回目のデータ送信時に対して1ビット分だけ右シフトするため、第2のセグメントSEGn1の1ビット目と2ビット目とは同じ値となる。従って、生成される階調コードは、00000b、00001b、00110bまたは10000bの何れかとなり図4において※で示す階調コードのみが生成され、他の階調コードは原則として生成されることはない。従って、00000bを第1の階調出力値に対応付け、00001b、00110bおよび10000bを第2の階調出力値に対応付けることで、もとの1ビット2値の表示データに基づいた2値の階調表示が可能となる。ただし、ノイズなどの影響により、他の階調コードが誤って生成される可能性もあるため、他の階調コードエラー発生時用の階調コードも液晶表示パネル11に表示される画像に影響がないような階調出力値に対応付けられている。本実施の形態においては、第2の階調出力値明表示を第1の階調出力値暗表示より高い出力値とすることにより2階調の表示を可能としている。しかも、本実施の形態における階調変換テーブルは、第1の階調出力値が最小値である0/52レベル黒表示に設定され、第2の階調出力値が最大値である52/52レベル白表示に設定されているため、液晶表示パネル11に表示される画像のコントラストを最大にし、見易い表示とすることができる。なお、本実施の形態においては、もとの表示データが0のときに第1の階調出力値すなわち明表示となり、もとの表示データが1のときに第2の階調出力値すなわち暗表示となるように設定されているが、もとの表示データが0のときに第2の階調出力値すなわち暗表示となり、もとの表示データが1のときに第1の階調出力値すなわち明表示となるように設定されてもよい。上記構成によれば、マイクロコンピュータ9bの出力端子命令コード出力端子の数に余裕が無い場合においても、表示ドット3つ分に対応する3ビットの表示データに基づいて各表示ドットに対応する3つの階調コードを2回のデータ送信で作成することができるため、単純な処理でしかもデータ送信時間をより短縮しつつ様々な機器の表示装置に適用することができる。また、マイクロコンピュータ9bの命令コード出力端子C1~C6から出力される固定値は、すべて0でもよいし、すべて1でもよい。また、セグメントごとに予め定められたパターンであれば、0と1とが両方含まれていてもよい。本実施の形態において、マイクロコンピュータ9bは、表示データ出力端子P0,P1を含む8本の出力端子P0~P7を備え、8本の出力端子P0~P7のうち表示データ出力端子P0,P1以外の出力端子P2~P7はデータが何れにも入力されない非接続状態となっている。さらに、マイクロコンピュータ9bは、連続する2回の出力のうちの1回目の出力時に、2値表示データ記憶部17の表示イメージデータエリアに記憶された複数の表示データからなる表示データ列のうち下位から8ビットの表示データをそのうちの下位の2ビットの表示データが表示データ出力端子P0,P1から出力されるように8本の出力端子P0~P7に割り当てて表示データを出力し、2回目の出力時において、1回目の出力時に表示データ出力端子P0,P1から出力された表示データのうち最下位の表示データを除いた表示データ列を、当該表示データ列のうち下位から2ビットの表示データが表示データ出力端子P0,P1から出力されるように再度割り当てて表示データを出力し、次回の連続する2回の出力のうちの1回目の出力時に、前回出力時に表示データ出力端子P0,P1から出力された表示データを除いた表示データ列を、前記表示データ列のうち下位から2ビットの表示データが表示データ出力端子から出力されるように再度割り当てるよう構成される。以下に、本実施の形態における画像表示装置において、マイクロコンピュータ9bが2値表示データ記憶部17内の表示イメージデータエリアに記憶された表示データを送信する手段について説明する。図9は図5に示される画像表示装置における表示データ出力処理を示すフローチャートである。まず、マイクロコンピュータ9bは、2値表示データ記憶部17の表示イメージデータエリアに記憶されている2値の表示データ列の先頭アドレスをポインタp_adrとして記憶するステップS1B。続いて、マイクロコンピュータ9bは、制御端子であるクロック端子CLKの出力レベルをLoレベルにするステップS2B。マイクロコンピュータ9bは、出力端子P0~P7の出力を0にした上で、出力端子P0~P7を出力状態に設定する。次に命令コード出力端子C0~C7の出力を0にした上で、そのうちの命令コード出力端子C7,C0をハイインピーダンス状態入力状態に設定し、その他の命令コード出力端子C1~C6を出力状態に設定するステップS3B。次に、マイクロコンピュータ9bは、ポインタp_adrとして記憶された先頭アドレスを読み出し、この先頭アドレスから3バイト分の表示データ列を読み出し、1バイトずつ送信バッファSbuf1,Sbuf2,Sbuf3へ一時記憶するステップS4B。そして、マイクロコンピュータ9bは、クロック端子CLKの出力レベルをLoレベルに保持したまま、1バイト目の送信バッファSbuf1を送信データSdataに設定する。マイクロコンピュータ9bは、この送信データSdataの各表示データを出力端子P0~P7に出力する。その後、マイクロコンピュータ9bは、クロック端子CLKの出力レベルをHiレベルに遷移させることにより、液晶表示ドライバ10bは、出力端子P0~P7のうち液晶表示ドライバのデータ入力端子D0,D7に接続された表示データ出力端子P0,P1から出力される表示ドット2つ分2ビットの表示データを取り込み、第1回割り付けを行うステップS5B。その後、マイクロコンピュータ9bは、再びクロック端子CLKの出力レベルをLoレベルに遷移させるとともに、送信データSdataに設定されている表示データを1ビット分右シフト下位ビット側へシフトさせる。その上で、マイクロコンピュータ9bは、新たに設定された送信データSdataの各表示データを出力端子P0~P6に出力する。送信データSdataは1ビット分表示データが少なくなっているので、出力端子P7には、データ出力されないがそもそも出力端子P7は非接続状態であるため問題ない。また、ステップS5Bで送信済みの表示データのうち上位の表示データが再送されることとなるため、第2のセグメントSEGn1の2ビット目および1ビット目に割り付けられる表示データは同じ値となる。マイクロコンピュータ9bは、クロック端子CLKの出力レベルをHiレベルに遷移させることにより、液晶表示ドライバ10bは、出力端子P0~P6のうち液晶表示ドライバD0,D7に接続された表示データ出力端子P0,P1から出力される表示ドット2つ分2ビットの表示データを取り込み、第2回割り付けを行うステップS6B。液晶表示ドライバ10bは、上述のように第1回割り付けおよび第2回割り付けに基づいて表示ドット3つ分の表示データそのうちの1つは第1回と第2回とで重複している表示データから3つの階調コードを生成し、表示メモリ12の対応するアドレスに記憶させる。次に、マイクロコンピュータ9bは、再びクロック端子CLKの出力レベルをLoレベルに遷移させるとともに、送信データSdataに設定されている表示データを2ビット分右シフトさせる。その上で、マイクロコンピュータ9bは、新たに設定された送信データSdataの各表示データを出力端子P0~P4に出力する。送信データSdataはステップS5Bの時点から3ビット分表示データが少なくなっているので、出力端子P5~P7には、データ出力されない。マイクロコンピュータ9bは、クロック端子CLKの出力レベルをHiレベルに遷移させることにより、液晶表示ドライバ10bは、出力端子P0~P4のうち液晶表示ドライバD0,D7に接続された表示データ出力端子P0,P1から出力される表示ドット2つ分2ビットの表示データを取り込み、第1回割り付けを行うステップS7B。その後、ステップS6Bと同様にして、マイクロコンピュータ9bは、送信データSdataに設定されている表示データを1ビット分右シフトさせて、液晶表示ドライバ10bへ表示データ出力端子P0,P1から出力される表示ドット2つ分2ビットの表示データを送り、第2回割り付けを行わせるステップS8B。液晶表示ドライバ10bは、第1回割り付けステップS7Bおよび第2回割り付けステップS8Bに基づいて表示ドット3つ分の表示データから3つの階調コードを生成し、表示メモリ12の対応するアドレスに記憶させる。次に、ステップS7Bと同様にして、マイクロコンピュータ9bは、送信データSdataに設定されている表示データを2ビット分右シフトさせて、液晶表示ドライバ10bへ表示データ出力端子P0,P1から出力される表示ドット2つ分2ビットの表示データを送り、第1回割り付けを行わせるステップS9B。その後、マイクロコンピュータ9bは、再びクロック端子CLKの出力レベルをLoレベルに遷移させるとともに、送信データSdataに設定されている表示データを1ビット分右シフトさせる。このとき、送信データSdataに設定されている表示データは最上位の1ビットのみになる。そこで、2バイト目の送信バッファSbuf2を1ビット分左シフトさせて送信データSdataとの論理和をとることにより、送信データSdataの残りの下位1ビット1バイト目の送信バッファSbuf1の最上位ビットと2バイト目の送信バッファSbuf2の下位7ビットからなる表示データ列を新たな送信データSdataに設定する。そして、マイクロコンピュータ9bはこの送信データSdataの各表示データを出力端子P0~P7に出力する。マイクロコンピュータ9bは、クロック端子CLKの出力レベルをHiレベルに遷移させることにより、液晶表示ドライバ10bは、表示データ出力端子P0,P1から出力される表示ドット2つ分2ビットの表示データを取り込み、第2回割り付けを行うステップS10B。液晶表示ドライバ10bは、第1回割り付けステップS9Bおよび第2回割り付けステップS10Bに基づいて表示ドット3つ分の表示データから3つの階調コードを生成し、表示メモリ12の対応するアドレスに記憶させる。以降、ステップS7B,S8Bと同様に、第1回割り付けおよび第2回割り付けを2回繰り返すステップS11B~S14B。そして、液晶表示ドライバ10bは、第1回割り付けステップS11Bおよび第2回割り付けステップS12Bならびに第1回割り付けステップS13Bおよび第2回割り付けステップS14Bに基づいてそれぞれ表示ドット3つ分の表示データから3つの階調コードを生成し、表示メモリ12の対応するアドレスに記憶させる。その後、マイクロコンピュータ9bは、再びクロック端子CLKの出力レベルをLoレベルに遷移させるとともに、送信データSdataに設定されている表示データを2ビット分右シフトさせる。このとき、送信データSdataに設定されている表示データは1ビットのみになる。そこで、3バイト目の送信バッファSbuf3を1ビット分左シフトさせて送信データSdataとの論理和をとることにより、送信データSdataの残りの下位1ビット2バイト目の送信バッファSbuf2の最上位ビットと3バイト目の送信バッファSbuf3の下位7ビットからなる表示データ列を新たな送信データSdataに設定する。そして、マイクロコンピュータ9bはこの送信データSdataの各表示データを出力端子P0~P7に出力する。マイクロコンピュータ9bは、クロック端子CLKの出力レベルをHiレベルに遷移させることにより、液晶表示ドライバ10bは、表示データ出力端子P0,P1から出力される表示ドット2つ分2ビットの表示データを取り込み、第1回割り付けを行うステップS15B。その後、ステップS6Bと同様にして、マイクロコンピュータ9bは、送信データSdataに設定されている表示データを1ビット分右シフトさせて3バイト目の送信バッファSbuf3を新たな送信データSdataに設定して、液晶表示ドライバ10bへ表示データ出力端子P0,P1から出力される表示ドット2つ分2ビットの表示データを送り、第2回割り付けを行わせるステップS16B。液晶表示ドライバ10bは、第1回割り付けステップS15Bおよび第2回割り付けステップS16Bに基づいて表示ドット3つ分の表示データから3つの階調コードを生成し、表示メモリ12の対応するアドレスに記憶させる。以降、ステップS7B,S8Bと同様に、第1回割り付けおよび第2回割り付けを2回繰り返すステップS17B~S20B。そして、液晶表示ドライバ10bは、第1回割り付けステップS17Bおよび第2回割り付けステップS18Bならびに第1回割り付けステップS19Bおよび第2回割り付けステップS20Bに基づいてそれぞれ表示ドット3つ分の表示データから3つの階調コードを生成し、表示メモリ12の対応するアドレスに記憶させる。このように連続する2回のデータ送信により表示データを3ビットずつ送信することによりステップS20Bにおいて表示データをちょうど3バイト分送信することができる。次に、マイクロコンピュータ9bは、ポインタp_adrを3バイト分ずらし、4バイト目の表示データ列の最下位ビットが先頭アドレスとなるように設定するステップS21B。このとき、マイクロコンピュータ9bは、実施の形態1と同様に、送信済みの表示データがすべての表示データ数に達したか否かを判定するステップS22B。すべての表示データ数に達していない場合ステップS22BでNo、ステップS4B~S21Bを繰り返し、すべての表示データ数に達した場合ステップS14でYes、マイクロコンピュータ9bは、クロック端子CLKの出力レベルをLoレベルにして送信処理を終了する。このように、本実施の形態においても、実際に液晶表示ドライバ10bに送られる表示データのビット数に拘わらず、マイクロコンピュータ9bにより2値表示データ記憶部17に記憶された表示データ列から表示データが8ビット1バイトずつ読み込まれ、8ビット分の表示データが8本の出力端子P0~P7に割り当てられる。このとき、実際に液晶表示ドライバ10bに送られる表示データ以外の表示データが出力される出力端子P2~P7は非接続状態となっているため、特別なマスク処理を行うことなく、必要なビット数だけ表示データを液晶表示ドライバ10bへ容易かつ迅速に送ることができる。さらに、本実施の形態におけるマイクロコンピュータ9bは、2値表示データ記憶部17の表示イメージデータエリアに記憶された複数の表示データからなる表示データ列から連続する2回の送信処理において、3×nバイト本実施の形態においてはn=1の表示データを読み出し、読み出された表示データを所定のビットずつビットシフトさせながら表示データ出力端子P0,P1から順次出力させるよう構成されている。これにより、読み出される表示データのビット数が、マイクロコンピュータ9bから液晶表示ドライバ10bへ連続する2回の間に送られる表示データのビット数3ビットと出力端子P0~P7から出力される表示データのビット数8ビットとの最小公倍数の整数倍となるため、表示データの送信処理を第1回割り付けにおける2ビットシフト処理および第2回割り付けにおける1ビットシフト処理を含むビットシフト処理を8回行うことで1周期となる繰り返し態様ステップS4B~S21Bとすることができ、1周期ごとの終了判定ステップS22Bも1/8とすることができる。従って、処理の演算量を少なくして処理時間を短縮することができる。また、本実施の形態ではデータ送信を2回前半および後半に分けて行うため、実施の形態1の構成に比べると2倍の時間が掛かるが、マイクロコンピュータ9bに必要な命令コード出力端子の数が実施の形態1に比べ半分となるので、他の機能に入出力端子が用いられ、命令コード出力端子に16本も取れないない場合、または他の機能における演算量が少なく処理時間に余裕がある場合には、本実施の形態のような構成とすることで、端子数の少ないより安価なマイクロコンピュータを使用することができる。以上、2値の階調出力値に基づく表示を行うように構成された本発明の実施の形態について説明したが、本発明は上記実施形態に限定されるものではなく、その趣旨を逸脱しない範囲内で種々の改良、変更、修正が可能である。例えば、複数の上記実施形態における各構成要素を任意に組み合わせることとしてもよい。また、上記実施の形態1,2では表示データの送信に際し、3バイト単位で処理する例を示しているが、3バイトの整数倍であってもよい。1周期において処理される表示データのビット数バイト数が増えるほど処理時間の短縮を図ることができる。また、上記実施の形態1,2では128×240ドットの液晶表示パネル11について例示しているため、1画面のバイト数が3840バイトで3の倍数となっているが、例えば128×256ドットの液晶表示パネルについても、本発明を適用可能である。具体的には、この場合、1画面のバイト数が4096バイトで3の倍数に対し1バイト余りとなる。このような場合は図5において終了判定をしているステップS14を1バイト目を送信完了したステップS7の後に移して行う構成にすることで、プログラムサイズを増やすことなく容易に対応することができる。また、上記実施の形態では、画像表示装置として、液晶表示装置を用いて説明したが、これに限定されない。画像表示装置は、複数の表示ドットに表示データを送って画像を表示する装置であればよい。画像表示装置は、例えば、有機EL、蛍光表示管などを用いた表示装置であってもよい。2.3以上の多階調出力値に基づく表示を行うための画像表示装置次に、本発明に係る画像表示装置において3以上の多階調出力値に基づく表示例えばグレースケール表示を行う場合について、以下に複数の実施形態を例示して説明する。実施の形態1まず、3以上の多階調出力値に基づく表示を行うための本発明の実施の形態1に係る画像表示装置について説明する。3以上の多階調出力値に基づく表示を行うための図10は本発明の実施の形態1における画像表示装置を示す概略回路図である。図10に示されるように、本実施の形態に係る画像表示装置は、表示ドットがマトリクス状に配置された画像表示パネルである液晶表示パネル11と、液晶表示パネル11を、表示を行うよう駆動する画像表示ドライバである液晶表示LCDドライバ10と、液晶表示ドライバ10に表示データを送り、液晶表示ドライバ10を制御するマイクロコンピュータ9とを備えている。本実施形態において、液晶表示パネル11は、例えば128×240ドットの表示領域を有している。液晶表示ドライバ10は、複数のデータ入力端子D0~D15を有するインターフェイス15と、複数のデータ入力端子D0~D15から入力された液晶表示パネル11の各表示ドットに対応する3以上のビット数例えば5ビットを有する多階調表示データとしての階調コードを記憶する表示メモリ12と、階調コードを液晶表示パネル11の階調表示に対応した階調出力値に変換するための階調変換テーブルを記憶する階調変換テーブル記憶部13と、複数のデータ入力端子D0~D15から入力される命令コードに従って階調変換テーブルを設定し、表示メモリ12に記憶された階調コードを読み出し、階調変換テーブルを用いて階調コードを階調出力値に変換し、この変換された階調出力値に応じた階調で表示を行うよう液晶表示パネル11を駆動するコントローラ16とを備えている。表示メモリ12および階調変換テーブル記憶部13は、液晶表示ドライバ10内に設けられたRAM等の記憶部により構成されている。コントローラ16は、他の各構成要素と通信バス18を介して接続されており、インターフェイス15から入力されたデータおよび命令コードを表示メモリ12および階調変換テーブル記憶部13を含む記憶部に記憶し、種々の演算を行って駆動部14を制御する。本実施の形態において、表示メモリ12には、液晶表示パネル11の各表示ドットあたり5ビット32階調の表示データを記憶するために、128×240×5ビットの記憶領域が設けられている。階調変換テーブル記憶部13には5ビット32階調に対応した32種類の階調コードと当該階調コードに対応して液晶表示パネル11の各表示ドットに電圧印加する駆動レベルを示す階調出力値とが対応付けられた階調変換テーブルが設定され、記憶される。コントローラ16は、表示メモリ12に記憶された各表示ドットに対応した階調コードを順次読み出し、階調変換テーブル記憶部13に記憶された階調変換テーブルを用いて当該階調コードを階調出力値に変換する。駆動部14は、変換された階調出力値に基づいて対応する表示ドットの駆動レベルを制御し、液晶表示パネル11に画像を表示するようになっている。インターフェイス15に設けられたデータ入力端子D0~D15は、マイクロコンピュータ9から送られる表示データおよび命令コードを受け取る。さらに、インターフェイス15には、表示データおよび命令コード等のデータの入出力を制御する制御端子A0,R/W,CLKが設けられている。例えば、制御端子であるクロック端子CLKは、液晶表示ドライバ10が表示データを取り込むタイミングを設定するものである。すなわち、液晶表示ドライバ10は、クロック端子CLKの入力レベルが第1のレベルであるLoレベルから第2のレベルであるHiレベルに遷移した時点で表示データを取り込むように構成されている。本実施の形態において、マイクロコンピュータ9は8ビットのマイクロコンピュータである。マイクロコンピュータ9は液晶表示ドライバ10の複数のデータ入力端子D0~D15に1本対1本で接続される、出力状態またはハイインピーダンス状態に切り替え可能な複数の命令コード出力端子C00~C07,C10~C17と、命令コード出力端子C00~C07,C10~C17とは別に設けられ、複数のデータ入力端子D0~D15のうちの6本に1本対1本で接続される、出力状態またはハイインピーダンス状態に切り替え可能な6本の表示データ出力端子P0~P5とを備えている。なお、表示データ出力端子の数は、液晶表示ドライバ10の仕様に合わせて決定されるべきものであり、少なくとも2本あれば本発明に含まれる。このように、液晶表示ドライバ10は、16本のデータ入力端子D0~D15を有し、これに対応して、マイクロコンピュータ9は、16本の命令コード出力端子C00~C07,C10~C17を有するとともに6本の表示データ出力端子P0~P5を有している。また、マイクロコンピュータ9にもデータ入出力制御用に制御端子A0,R/W,CLKが割り付けられ、液晶表示ドライバ10とのデータの入出力を制御するようになっている。さらに、マイクロコンピュータ9には、液晶表示パネル11の表示ドットに対応し、2ビット4階調のグレースケール表示データを作成して記憶する表示イメージデータエリア128×240×2ビットすなわち128×60バイトを有する階調表示データ記憶部17が設けられている。階調表示データ記憶部17は例えばRAMで構成されている。この階調表示データ記憶部17内に設けられた表示イメージデータエリアに液晶表示パネル11に表示するイメージデータを構成する表示データ列が作成されて記憶され、マイクロコンピュータ9は、この表示データ列を順次読み出して液晶表示ドライバ10へ繰り返し送信することで液晶表示パネル11に動的に所定のイメージを表示するよう構成されている。マイクロコンピュータ9は、液晶表示ドライバ10に命令コードを出力する場合、表示データ出力端子P0~P5をハイインピーダンス状態にした上で、複数の命令コード出力端子C00~C07,C10~C17から命令コードを出力するよう構成される。ここで、表示データ出力端子P0~P5をハイインピーダンス状態にするとは、表示データ出力端子P0~P5を電気的に切り離した状態にすることを意味する。具体的には、例えば、表示データ出力端子P0~P5に方向レジスタおよび出力端子が接続されているCMOS回路において、1対の出力トランジスタが何れもオフとなる入力モードに設定することにより、対応する出力端子がフローティング状態となることにより実現される。このように表示データ出力端子P0~P5をハイインピーダンス状態にすることにより、命令コード出力端子C00~C07,C10~C17から命令コードを出力した際に、命令コード出力端子C00~C07,C10~C17のうち表示データ出力端子P0~P5と共通接続されている命令コード出力端子本実施の形態においてはC00,C01,C06,C07,C13,C14から誤って表示データ出力端子P0~P5へ電流が流れるのを防止し、ポート破壊や誤動作が生じるのを防止するとともに、表示データ出力端子P0~P5から命令コード出力端子へ電流が流れることにより命令コード出力端子から出力される命令コードに影響を与えないようにしている。このようにして、マイクロコンピュータ9から液晶表示ドライバ10に命令コードが送られることにより、階調変換テーブルが後述するように設定され、階調変換テーブル記憶部13に記憶され、この階調変換テーブルに基づいてコントローラ16により表示メモリ12に記憶された階調出力値に応じた階調で表示を行うよう液晶表示パネル11を駆動する制御が行われる。図11A~図11Cは図10に示される画像表示装置のマイクロコンピュータの階調表示データ記憶部および液晶表示ドライバの表示メモリにそれぞれ記憶される表示データ列、液晶表示パネルの各ドットを駆動する階調出力値の例の例を示す図である。図11Aはマイクロコンピュータの階調表示データ記憶部に記憶される表示データ列2ビット/表示ドットの例を示す図であり、図11Bは液晶表示ドライバの表示メモリに記憶される表示データ列5ビット/表示ドットの例を示す図であり、図11Cは図11Bの表示データ列に対応する階調出力値の例を示す図である。図11Aに示されるように、マイクロコンピュータ9において、階調表示データ記憶部17の表示イメージデータエリアには、各表示ドットに対応する表示データが2ビット4階調グレースケールのデータとして記憶されている。液晶表示ドライバ10のコントローラ16は、このような2ビットの表示データをビット拡張処理することによって5ビットの多階調表示データ階調コードに変換し、図11Bに示されるように、液晶表示ドライバ10の表示メモリ12に記憶させる。さらに液晶表示ドライバ10のコントローラ16は、階調変換テーブル記憶部13のデータをもとに図11Bの階調コードに対応した液晶表示パネル11に対応したドットを図11Cに示されるような階調出力値で駆動する。このために、液晶表示ドライバ10に表示データを出力する場合、複数の命令コード出力端子C00~C07,C10~C17のうち対応するデータ入力端子D0~D15に表示データ出力端子P0~P5が共通接続されている命令コード出力端子C00,C01,C06,C07,C13,C14をハイインピーダンス状態にした上で、表示データ出力端子P0~P5から表示データ2ビット×3を6ビットずつ6本の表示データ出力端子P0~P5から同時に2ビット/セグメントを3セグメント分ずつ順次出力するとともに、複数の命令コード出力端子C00~C07,C10~C17のうち表示データ出力端子P0~P5と共通接続されていない命令コード出力端子C02~C05,C10~C12,C15~C17から予め定められた固定値本実施の形態においてはすべて0を出力するよう構成されている。そして、コントローラ16は、表示データ出力端子P0~P5からの表示データ2ビット×3と共通接続されていない命令コード出力端子C02~C05,C10~C12,C15~C17からの固定値本実施の形態においてはすべて0とに基づいて5ビットの階調コードを生成するよう構成されている。図12は図10に示される画像表示装置における液晶表示ドライバのデータ入力端子の割り付け例を示す図である。図12に示されるように、本実施の形態においては、複数のデータ入力端子D0~D15を3つのセグメントSEGn,SEGn1,SEGn2に対応させ、マイクロコンピュータ9の表示データ出力端子P0~P5から出力される表示データは各セグメントごとのデータ入力端子D0~D4,D6~D10,D11~D15がビット拡張後の5ビットのうちの2ビットずつに割り付けられる。具体的には、データ入力端子D0~D4に入力されるデータは、順にセグメントSEGn2の0ビット目~4ビット目を表わし、データ入力端子D6~D10に入力されるデータは、順にセグメントSEGn1の0ビット目~4ビット目を表わし、データ入力端子D11~D15に入力されるデータは、順にセグメントSEGnの0ビット目~4ビット目を表わすように構成されている。なお、データ入力端子D0~D15のうちの1つのデータ入力端子D5は、16本のデータ入力端子に対して5ビットのデータを3ドット分計15ビット割り当てる結果、余った入力端子であり使用されない本実施の形態においては固定値0が入力されるが使用されない。なお、表示データの各セグメントに対応した出力端子P0~P1、P2~P3、P4~P5が複数のデータ入力端子D0~D15のセグメントSEGn,SEGn1,SEGn2に対応した端子にそれぞれ接続される限りにおいて、データ入力端子D0~D15のうちのデータ入力端子D5以外の15本のどの入力端子を使用してもよいし、割り付け方も上記に限られず、種々好適に設定可能である。前述の通り、データ入力端子D11~D12,D6~D7,D0~D1には、表示データ出力端子P0~P1、P2~P3、P4~P5が接続されており、6本の前記表示データ出力端子P0~P5から表示データを6ビット2ビット×3セグメントごとに出力することにより、当該表示データがデータ入力端子D11~D12,D6~D7,D0~D1に入力されるとともに、他のデータ入力端子D13~D15,D8~D10,D2~D5には、固定値0が入力される。従って、液晶表示ドライバ10に入力されるデータのうち各セグメントの0ビット目および1ビット目のみが変化し図12において※で示すビットのみが変化し、その他のビットは固定値0となる。このようにして、液晶表示ドライバ10のコントローラ16は、データ入力端子D0~D15に入力されるデータから上記割り付けに応じてセグメントごとにデータを取り込むことにより、6本の表示データ出力端子P0~P5から送られる6ビット2ビット×3セグメントの表示データから、2ビットの表示データと3ビットの固定値とで構成される5ビットの諧調コードを表示ドット3つ分3セグメント分作成する。5ビットに変換された表示データ階調コードは、図11Bに示されるように、表示メモリ12に記憶される。図13は図10に示される画像表示装置における液晶表示ドライバ10の階調変換テーブル記憶部13の一設定例を示す図である。図13に示されるように、5ビットの階調コードは、25=32種類のコードを表し得る。そして、階調変換テーブル記憶部13には、この32種類のコードに対し、52段階の階調出力値からマイクロコンピュータ9の命令コードによって選択された値が階調変換テーブルとして設定され、記憶される。このとき、コントローラ16は、階調変換テーブルを、記憶された階調コードのうち第1の階調出力値を示す表示データを含む階調コード本実施の形態においては00000bが第1の階調出力値本実施の形態においては0/52レベルに対応し、記憶された階調コードのうち第2の階調出力を示す表示データを含む階調コード本実施の形態においては00001bが第2の階調出力値22/52レベルに対応し、記憶された階調コードのうち第3の階調出力を示す表示データを含む階調コード本実施の形態においては00010bが第2の階調出力値30/52レベルに対応し、記憶された階調コードのうち第4の階調出力を示す表示データを含む階調コード本実施の形態においては00011bが第2の階調出力値52/52レベルに対応するように設定する。この設定された階調出力値によって図11Bに示された表示メモリ12の階調コードが階調出力値に変換され、図11Cに示された階調出力値で液晶表示パネル11が駆動され、液晶表示パネル11に2ビット4階調のグレースケールイメージが表示される。上述の通り、液晶表示ドライバ10に入力されるデータのうち各セグメントの0ビット目と1ビット目のみが変化し00b~11bの値をとり、その他のビットは固定値0となるため、生成される階調コードは、00000b~00011bの何れかとなり図13において※で示す階調コードのみが生成され、他の階調コードは原則として生成されることはない。従って、00000b~00011bにそれぞれ対応した階調出力値を設定することで、もとの2ビット4階調の表示データに基づいた4階調のグレースケール表示が可能となる。ただし、ノイズなどの影響により、他の階調コードが誤って生成される可能性もあるため、他の階調コードエラー発生時用の階調コードも液晶表示パネル11に表示される画像に影響がないような階調出力値に対応付けられている。本実施の形態においては、第1の階調出力値暗表示から第4の階調出力値明表示へ順次高い出力値をセットすることにより階調の表示を可能としている。しかも、本実施の形態における階調変換テーブルは、第1の階調出力値が最小値である0/52レベル黒表示に設定され、第4の階調出力値が最大値である52/52レベル白表示に設定されているため、液晶表示パネル11に表示される画像のコントラストを最大にし、さらに第2、第3の階調出力値を数値的に均等に設定するのではなく液晶表示パネルの特性に合わせ視覚的に均等になるよう階調出力値を設定しているので見易い表示とすることができる。なお、本実施の形態においては、もとの表示データが00bのときに第1の階調出力値すなわち暗表示となり、もとの表示データが11bのときに第4の階調出力値すなわち明表示となるように設定されているが、もとの表示データが00bのときに第4の階調出力値すなわち明表示となり、もとの表示データが11のときに第1の階調出力値すなわち暗表示となり、それにあわせて01bのとき第3の階調出力値、10bのとき第2の階調出力値となるように設定されてもよい。また第2、第3の階調出力値の設定について視覚的に均等としているが、用途によっては合えて不均等に設定したり、設定方法についてもコントラスト値等の指標であわせてもよい。コントローラ16は、表示メモリ12に記憶された階調コードを読み出し、階調変換テーブル記憶部13に記憶された階調変換テーブルを用いて階調コードを階調出力値に変換し、変換された階調出力値に応じた階調で表示を行うよう液晶表示パネル11を駆動する。上記構成によれば、液晶表示ドライバ10の複数のデータ入力端子D0~D15に、マイクロコンピュータ9の表示データ出力端子P0~P5から液晶表示ドライバ10の2ビット×3セグメントの表示データが送られるとともにマイクロコンピュータ9の表示データ出力端子P0~P5と共通接続されていない複数の命令コード出力端子C02~C05,C10~C12,C15~C17から予め定められた固定値が送られることにより、これを受け取った液晶表示ドライバ10は、階調コードのうちの少なくとも2ビットに表示データ出力端子P0~P5から出力された表示データを割り当て、その他のビットに固定値を割り当てることにより、液晶表示ドライバ10が処理可能な所定の3以上のビット数5ビットを有する多階調表示データとしての階調コードを容易かつ短時間で作成することができる。従って、複数ビットに対応する階調数を有する多階調表示データに基づいて駆動する汎用の液晶表示ドライバ10を用いて、低階調2ビット4階調の表示データに応じた4階調グレースケールの表示をするために、ビット拡張を行う特別な回路を設けることなく迅速にビット拡張処理を行うことができる。これにより、液晶表示ドライバ10の表示メモリ12に記憶される表示データ列は128×240×5ビットであるのに対し、マイクロコンピュータ9の階調表示データ記憶部17に記憶される表示データ列は必要最小限の例えば2ビット4階調の場合は2/5の128×240×2ビット128×60バイトのデータ量ですむため、機器のリモコンや操作部に用いられ、モード切替処理、ブザー発生処理、音声処理、通信処理等を行うための従前のマイクロコンピュータで十分に迅速な処理を行わせることができる。また、本実施の形態においては、16ビットの出力端子C00~C07,C10~C17を有するマイクロコンピュータ9から表示ドット3つ分に対応する6ビットの表示データを同時に出力し、各表示ドットに対応する3つの階調コードを同時に作成することができるため、単純な処理でしかもデータ送信時間をより短縮することができる。なお、本実施の形態において、生成される階調コード以外の階調コードエラー発生時用の階調コードは、誤りのない状態で変化し得るビット本実施の形態においては0ビット目および1ビット目に応じた階調出力値に対応付けられている。すなわち、0ビット目、1ビット目が00bであれば階調出力値は0/52レベルに対応付けられ、0ビット目、1ビット目が01bであれば階調出力値は22/52レベルに対応付けられ、0ビット目、1ビット目が10bであれば階調出力値は30/52レベルに対応付けられ、0ビット目、1ビット目が11bであれば階調出力値は52/52レベルに対応付けられる。ただし、本発明はこれに限られず、例えば生成される階調コード以外に設定する階調出力値については全て52/52レベルにしたり、すべて0/52レベルにしたり、用途により最適と思われるレベルに対応付けてもよい。また、2ビットの表示データの値が00bデータ最小の場合に対応する階調出力値が第1の階調出力値であり、2ビットの表示データの値が11bデータ最大の場合に対応する階調出力値が第4の階調出力値である場合、第1の階調出力値は、第4の階調出力値より大きくてもよいし小さくてもよい。すなわち、2ビットの表示データの値00bに対応する第1の階調出力値が2ビットの表示データの値11bに対応する第4の階調出力値より大きい場合、表示データ値の大きい文字等の画像より周囲が明るく表示される反転表示ネガ表示となり、2ビットの表示データの値00bに対応する第1の階調出力値が2ビットの表示データの値11bに対応する第4の階調出力値より小さい場合、表示データ値の大きい文字等の画像より周囲が暗く表示される非反転表示ポジ表示となる。当然のことながら一般的には第2、第3の階調出力値は第1、第4の階調出力値の大小関係に準じて設定されるが、特殊効果を目的に第1~第4の階調出力値の大小関係をランダムに設定することもできる。また、マイクロコンピュータ9の命令コード出力端子C02~C05,C10~C12,C15~C17から出力される固定値は、すべて0でもよいし、すべて1でもよい。また、セグメントごとに予め定められたパターンであれば、0と1とが両方含まれていてもよい。例えば命令コード出力端子C03,C11,C16の固定値を0とし、命令コード出力端子C02,C04,C10,C12、C15,C17の固定値を1とした場合、階調コード10100bを第1の階調出力値0/52レベルに対応付け、階調コード10101bを第1の階調出力値22/52レベルに対応付け、階調コード10110bを第1の階調出力値30/52レベルに対応付け、階調コード10111bを第4の階調出力値52/52レベルに対応付けることで実現可能である。本実施の形態において、マイクロコンピュータ9は、表示データ出力端子P0~P5を含む8本の出力端子P0~P7を備え、8本の出力端子P0~P7のうち表示データ出力端子P0~P5以外の出力端子P6~P7はデータが何れにも入力されない非接続状態となっている。さらに、マイクロコンピュータ9は、階調表示データ記憶部17の表示イメージデータエリアに記憶された複数の表示データからなる表示データ列のうち下位から8ビットの表示データをそのうちの下位の6ビットの表示データが表示データ出力端子P0~P5から出力されるように8本の出力端子P0~P7に割り当てて表示データを出力し、次回の出力時において、表示データ出力端子P0~P5から出力された表示データを除いた表示データ列を、当該表示データ列のうち下位から6ビットの表示データが表示データ出力端子P0~P5から出力されるように再度割り当てるよう構成される。以下に、本実施の形態における画像表示装置において、マイクロコンピュータ9が階調表示データ記憶部17内の表示イメージデータエリアに記憶された表示データを送信する手順について説明する。なお、本実施の形態における説明ではマイクロコンピュータ9と液晶表示ドライバ10との間のデータの送受信に関する制御についての詳細な説明や階調変換テーブルの設定に関する詳細な説明については公知の技術であり、本発明と直接関係しないため省略する。図14は図10に示される画像表示装置における表示データ出力処理を示すフローチャートである。まず、マイクロコンピュータ9は、階調表示データ記憶部17の表示イメージデータエリアに記憶されている2ビット4階調グレースケールの表示データ列の先頭アドレスをポインタp_adrとして記憶するステップS1。続いて、マイクロコンピュータ9は、制御端子であるクロック端子CLKの出力レベルをLoレベルにするステップS2。マイクロコンピュータ9は、出力端子P0~P7の出力を0にした上で、出力端子P0~P7を出力状態に設定する。次に命令コード出力端子C00~C07,C10~C17の出力を0にした上で、そのうちの命令コード出力端子C13,C14,C06,C07,C00,C01をハイインピーダンス状態入力状態に設定し、その他の命令コード出力端子C15~C17,C10~C12,C02~C05を出力状態に設定するステップS3。次に、マイクロコンピュータ9は、ポインタp_adrとして記憶された先頭アドレスを読み出し、この先頭アドレスから3バイト分の表示データ列を読み出し、1バイトずつ送信バッファSbuf1,Sbuf2,Sbuf3へ一時記憶するステップS4。そして、マイクロコンピュータ9は、クロック端子CLKの出力レベルをLoレベルに保持したまま、1バイト目の送信バッファSbuf1を送信データSdataに設定する。マイクロコンピュータ9は、この送信データSdataの各表示データを出力端子P0~P7に出力する。その後、マイクロコンピュータ9は、クロック端子CLKの出力レベルをHiレベルに遷移させることにより、液晶表示ドライバ10は、出力端子P0~P7のうち液晶表示ドライバのデータ入力端子D0,D1,D6,D7,D11,D12に接続された表示データ出力端子P0~P5から出力される表示ドット3つ分6ビットの表示データを取り込むステップS5。液晶表示ドライバ10は、上述のように表示ドット3つ分の表示データから3つの階調コードを生成し、表示メモリ12の対応するアドレスに記憶させる。その後、マイクロコンピュータ9は、再びクロック端子CLKの出力レベルをLoレベルに遷移させるとともに、送信データSdataに設定されている表示データを6ビット分右シフトさせる。ここで、右シフトとは、送信データSdataを下位ビット側へシフトすることにより、ステップS5で表示データ出力端子P0~P5から出力された表示データを除いた表示データを送信データSdataの最下位ビットまで移動することを意味する。その上で、空いたSdataの上位6ビットに次のデータをセットするため、2バイト目の送信バッファSbuf2の表示データを2ビット左シフトし、送信データSdataとORを取って結果を送信データSdataにセットする。シフト処理をした時点でSdataの上位6ビット、送信バッファSbuf2を2ビット左シフトした値は下位2ビットは0となっているので、Sdataには1回目の送信の残り2ビットが下位に、次のデータ6ビットが上位にセットされた状態になる。マイクロコンピュータ9は、新たに設定された送信データSdataの各表示データを出力端子P0~P7に出力する。その後、マイクロコンピュータ9は、クロック端子CLKの出力レベルをHiレベルに遷移させることにより、液晶表示ドライバ10は、出力端子P0~P7のうち液晶表示ドライバのデータ入力端子D0,D1,D6,D7,D11,D12に接続された表示データ出力端子P0~P5から出力される次の表示ドット3つ分6ビットの表示データを取り込むステップS6。このとき、液晶表示ドライバ10は、表示データから生成された階調コードを表示メモリ12に記憶させる際、アドレスを表示ドット3つ分シフトさせた上で記憶する。次に、マイクロコンピュータ9は、再びクロック端子CLKの出力レベルをLoレベルに遷移させるとともに、2バイト目の送信バッファSbuf2を4ビット分右シフトしたデータと3バイト目の送信バッファSbuf3を6ビット分左シフトしたデータのORを送信データSdataに設定することで送信データSdataの下位6ビットに次の送信データが準備される。そして、マイクロコンピュータ9はこの送信データSdataの各表示データを出力端子P0~P7に出力する。マイクロコンピュータ9は、クロック端子CLKの出力レベルをHiレベルに遷移させることにより、液晶表示ドライバ10は、表示データ出力端子P0~P5から出力される次の表示ドット3つ分3ビットの表示データを取り込むこととなるステップS7。このときも、液晶表示ドライバ10は、表示データから生成された階調コードを表示メモリ12に記憶させる際、アドレスを表示ドット3つ分シフトさせた上で記憶する。その後、マイクロコンピュータ9は、再びクロック端子CLKの出力レベルをLoレベルに遷移させるとともに、3バイト目の送信バッファSbuf3を2ビット分右シフトしたデータを送信データSdataに設定する。これで、送信バッファSbuf1~Sbuf3に読込まれた3バイト12ドット分の最後の3ドット分の表示データが送信データSdataの下位6ビットに準備されたことになる。そして、マイクロコンピュータ9はこの送信データSdataの各表示データを出力端子P0~P7に出力する。マイクロコンピュータ9は、クロック端子CLKの出力レベルをHiレベルに遷移させることにより、液晶表示ドライバ10は、表示データ出力端子P0~P5から出力される次の表示ドット3つ分3ビットの表示データを取り込むこととなるステップS8。このときも、液晶表示ドライバ10は、表示データから生成された階調コードを表示メモリ12に記憶させる際、アドレスを表示ドット3つ分シフトさせた上で記憶する。次に、マイクロコンピュータ9は、ポインタp_adrを3バイト分ずらし、4バイト目の表示データ列の最下位ビットが先頭アドレスとなるように設定するステップS9。次に、マイクロコンピュータ9は、送信済みの表示データがすべての表示データ数に達したか否かを判定するステップS10。具体的には、ポインタp_adrが示すデータ数から表示データ列の先頭アドレスを差し引いた数が所定のデータ数128ビット×60バイト=7680バイトの表示データを有する本実施の形態の場合、7680以上となったか否かを判定する。すべての表示データ数に達していない場合ステップS10でNoの場合、ステップS4~S9を繰り返し、すべての表示データ数に達した場合ステップS10でYesの場合、マイクロコンピュータ9は、クロック端子CLKの出力レベルをLoレベルにしてステップS11、送信処理を終了する。このように、実際に液晶表示ドライバ10に送られる表示データのビット数に拘わらず、マイクロコンピュータ9により階調表示データ記憶部17に記憶された表示データ列から表示データが8ビット1バイトずつ読み込まれ、8ビット分の表示データが8本の出力端子P0~P7に割り当てられる。このとき、実際に液晶表示ドライバ10に送られる表示データ以外の表示データが出力される出力端子P6~P7は非接続状態となっているため、特別なマスク処理を行うことなく、必要なビット数だけ表示データを液晶表示ドライバ10へ容易かつ迅速に送ることができる。さらに、本実施の形態におけるマイクロコンピュータ9は、階調表示データ記憶部17の表示イメージデータエリアに記憶された複数の表示データからなる表示データ列から3×nバイト本実施の形態においてはn=1の表示データを読み出し、読み出された表示データを6ビットずつビットシフトさせながら表示データ出力端子P0~P5から順次出力させるよう構成されている。これにより、読み出される表示データのビット数が、マイクロコンピュータ9から液晶表示ドライバ10へ送られる表示データのビット数6ビットと出力端子P0~P7から出力される表示データのビット数8ビットとの最小公倍数の整数倍となるため、表示データの送信処理を3ビットシフト処理を3回行い4回出力することで1周期となる繰り返し態様ステップS4~S9とすることができ、1周期ごとの終了判定ステップS10も1/4とすることができる。従って、処理の演算量を少なくして処理時間を短縮することができる。なお、本実施の形態においては、表示データ列の下位のビットから送信するように構成されているが、これに限られず、表示データ列の上位のビットから送信するように構成されてもよい。また、本実施の形態においては、表示データ出力端子P0~P78本から6ビットづつ4回単位で出力する構成について説明したが、k×3本の表示データ出力端子を含むk×3以上かつ8の整数倍で最小本数m×8本の出力端子から、階調表示データ記憶部17の表示イメージデータエリアに記憶された複数のkビット階調のグレースケール表示データからなる表示データ列からm×8とk×3の最小公倍数の整数倍ビットの表示データを読み出し、読み出された表示データをk×3ビットずつビットシフトさせながら前記表示データ出力端子から順次出力させるようにしてもよい。この場合にも、上記と同様の効果を得ることができる。すなわち、読み出される表示データのビット数が、マイクロコンピュータ9から液晶表示ドライバ10へ送られる表示データのビット数k×3ビットと出力端子から出力される表示データのビット数m×8ビットとの最小公倍数の整数倍となるため、表示データの送信処理を繰り返し態様とすることができ、処理の演算量を少なくして処理時間を短縮することができる。実施の形態2次に、3以上の多階調出力値に基づく表示を行うための本発明の実施の形態2に係る画像表示装置について説明する。図15は3以上の多階調出力値に基づく表示を行うための本発明の実施の形態2における画像表示装置を示す概略回路図である。本実施の形態において実施の形態1と同様の構成については同じ符号を付し、説明を省略する。本実施の形態が上記実施の形態1と異なる点は、マイクロコンピュータ9bが、8本の命令コード出力端子C00~C07を有するとともに4本の表示データ出力端子P0~P3を有し、当該4本の表示データ出力端子P0~P3から表示データを4ビットずつ出力し、コントローラ16は、4本の表示データ出力端子P0~P3から4ビットの表示データが連続して2回分送られることによる8ビットの表示データから、2ビットの表示データと3ビットの固定値とで構成される5ビットの階調コードを表示ドット2つ分作成し、異なる回に異なる表示データ出力端子P0~P3から送られた4ビットの表示データと1ビットの固定値とで構成される5ビットの諧調コードを表示ドット1つ分作成するよう構成されていることである。これに対応して、液晶表示ドライバ10bのインターフェイス15bは命令コードや表示データを取り込む8本のデータ入力端子D0~D7を有している。インターフェイス15bには、実施の形態1と同様に、データの入出力を制御する制御端子A0,R/W,CLKも設けられている。すなわち、本実施の形態においては、実施の形態1における液晶表示ドライバ10b16ビットモードを8ビットモードに切り替えることにより液晶表示ドライバ10bを構成することが可能である。本実施の形態においては、データ入力端子D6,D7に表示データ出力端子P0,P1が、さらにデータ入力端子D1,D2に表示データ出力端子P2,P3が接続されている。すなわち、命令コード出力端子C06,C07が表示データ出力端子P0,P1と共通接続され、さらに命令コード出力端子C01,C02に表示データ出力端子P2,P3と共通接続されている。図16Aは図15に示される画像表示装置のマイクロコンピュータの階調表示データ記憶部に記憶される表示データ列の例を示す図であり、図16Bは図15に示される画像表示装置の液晶表示ドライバの表示メモリに記憶される表示データ列の例を示す図であり、図16Cは図15に示される液晶表示パネルの各ドットを駆動する階調出力値の例を示す図である。また図17は図15に示される画像表示装置における液晶表示ドライバ10bのデータ端子の割り付け例を示す図である。図17に示されるように、本実施の形態においては、複数のデータ入力端子D0~D7から表示データを連続して2回取り込むことにより、当該2回分の表示データ16ビットを3つのセグメントSEGn,SEGn1,SEGn2に対応させ、各セグメントごとのデータ入力端子D0~D7が連続する2回のデータ取り込みにおいてそれぞれビット拡張後の5ビットのうちの2ビットまたは4ビットずつに割り付けられる。具体的には、第1回のデータ取り込みにおけるデータ入力端子D7~D3に入力されるデータは、順にセグメントSEGnの4ビット目~0ビット目を表わし、第1回目のデータ取り込みにおけるデータ入力端子D2~D0および第2回目のデータ取り込みにおけるデータ入力端子D7~D6は、順にセグメントSEGn1の4ビット目~0ビット目を表わし、第2回目の割り付けにおけるデータ入力端子D4~D0に入力されるデータは、順にセグメントSEGn2の4ビット目~0ビット目を表わすように構成されている。なお、データ入力端子D0~D7のうちの第2回目のデータ取り込みにおけるデータ入力端子D5は、実施の形態1と同様に余った入力端子であり使用されない。なお、本実施の形態においても割り付け方は上記に限られず、種々好適に設定可能である。前述の通り、データ入力端子D6,D7には、表示データ出力端子P0,P1が接続され、さらにデータ入力端子D1,D2に表示データ出力端子P2,P3が接続されている。4本の前記表示データ出力端子P0~P3から表示データを4ビットごとに出力することにより、当該表示データがデータ入力端子D6,D7およびD1,D2に入力されるとともに、他のデータ入力端子D0,D3~D5には、固定値0が入力される。従って、液晶表示ドライバ10bに入力されるデータのうち第1のセグメントSEGnのビット3、ビット4、第2のセグメントSEGn1のビット3、ビット4およびビット0、ビット1、第3のセグメントSEGn2のビット1、ビット2のみが変化し図17において※で示すビットのみ、その他のビットは固定値0となる。このようにして、液晶表示ドライバ10bのコントローラ16は、データ入力端子D0~D7に入力されるデータから上記割り付けに応じてセグメントごとにデータを取り込むことにより、4本の表示データ出力端子P0~P3から2回に分けて送られる8ビットただし、後述するように、そのうちの4ビットは同じ表示データの表示データから、2ビットの表示データと3ビットの固定値とで構成される5ビットの階調コードを表示ドット2つ分作成し、異なる回に異なる表示データ出力端子P0~P3から送られた4ビットの表示データと1ビットの固定値とで構成される5ビットの諧調コードを表示ドット1つ分作成することにより、階調コードを合計3セグメント分作成する。本実施の形態においては、5ビットに変換された多階調表示データ階調コードは、図16Bに示されるように、表示メモリ12に記憶される。図18は図15に示される画像表示装置における液晶表示ドライバの階調変換テーブルの一設定例を示す図である。図18に示されるように、本実施の形態における階調変換テーブルは、記憶された階調コードのうち第1の階調出力値を示す表示データを含む階調コード本実施の形態においては00000bが第1の階調出力値本実施の形態においては0/52レベルに対応し、記憶された階調コードのうち第2の階調出力を示す表示データを含む階調コード本実施の形態においては00010b、01000b、01001bが第2の階調出力値22/52レベルに対応し、記憶された階調コードのうち第3の階調出力を示す表示データを含む階調コード本実施の形態においては00100b、10000b、10010bが第3の階調出力値30/52レベルに対応し、記憶された階調コードのうち第4の階調出力を示す表示データを含む階調コード本実施の形態においては00110b、11000b、11011bが第4の階調出力値52/52レベルに対応するように設定される。上述の通り、液晶表示ドライバ10bに入力されるデータのうち第1のセグメントSEGnのビット3、ビット4、第2のセグメントSEGn1のビット0、ビット1およびビット3、ビット4、第3のセグメントSEGn2のビット1、ビット2のみが変化し0または1をとり、その他のビットは固定値0となるとともに、連続する2回のデータ送信のうちの2回目後半のデータ送信時には後述するように表示データ列を1回目のデータ送信時に対して2ビット分だけ右シフトするため、第2のセグメントSEGn1のビット0、ビット1とビット3、ビット4とは同じ値となる。従って、生成される階調コードは、00000b、00010b、00100b、00110b、01000b、01001b、10000b、10010b、11000bまたは11011bの何れかとなり図18において※で示す階調コードのみが生成され、他の階調コードは原則として生成されることはない。従って、00000bを第1の階調出力値に対応付け、00010b、01000bおよび01001bを第2の階調出力値に対応付け、00100b、10000bおよび10010bを第3の階調出力値に対応付け、00110b、11000bおよび11011bを第4の階調出力値に対応付けることで、もとの2ビットの表示データに基づいた2ビット4階調グレースケール表示が可能となる。ただし、ノイズなどの影響により、他の階調コードが誤って生成される可能性もあるため、他の階調コードエラー発生時用の階調コードも液晶表示パネル11に表示される画像に影響がないような階調出力値に対応付けられている。本実施の形態においては、第1の階調出力値暗表示から第4の階調出力値明表示へ順次高い出力値とすることにより4階調の表示を可能としている。しかも、本実施の形態における階調変換テーブルは、第1の階調出力値が最小値である0/52レベル黒表示に設定され、第4の階調出力値が最大値である52/52レベル白表示に設定されているため、液晶表示パネル11に表示される画像のコントラストを最大にし、見易い表示とすることができる。なお、本実施の形態においては、もとの表示データが00bのときに第1の階調出力値すなわち明表示となり、もとの表示データが01bのときに第2の階調出力値となり、もとの表示データが10bのときに第3の階調出力値となり、もとの表示データが11bのときに第4の階調出力値すなわち暗表示となるように設定されているが、もとの表示データが00bのときに第4の階調出力値すなわち暗表示となり、もとの表示データが01bのときに第3の階調出力値となり、もとの表示データが10bのときに第2の階調出力値となり、もとの表示データが11bのときに第1の階調出力値すなわち明表示となるように設定されてもよい。上記構成によれば、マイクロコンピュータ9bの出力端子命令コード出力端子の数に余裕が無い場合においても、表示ドット3つ分に対応する3ビットの表示データに基づいて各表示ドットに対応する3つの階調コードを2回のデータ送信で作成することができるため、単純な処理でしかもデータ送信時間をより短縮しつつ様々な機器の表示装置に適用することができる。また、マイクロコンピュータ9bの命令コード出力端子C00,C03~C05から出力される固定値は、すべて0でもよいし、すべて1でもよい。また、セグメントごとに予め定められた排他的パターンであれば、0と1とが両方含まれていてもよい。本実施の形態において、マイクロコンピュータ9bは、表示データ出力端子P0~P3を含む8本の出力端子P0~P7を備え、8本の出力端子P0~P7のうち表示データ出力端子P0~P3以外の出力端子P4~P7はデータが何れにも入力されない非接続状態となっている。さらに、マイクロコンピュータ9bは、連続する2回の出力のうちの1回目の出力時に、階調表示データ記憶部17の表示イメージデータエリアに記憶された複数の表示データからなる表示データ列のうち下位から8ビットの表示データをそのうちの下位の4ビットの表示データが表示データ出力端子P0~P3から出力されるように8本の出力端子P0~P7に割り当てて表示データを出力し、2回目の出力時において、1回目の出力時に表示データ出力端子P0~P3から出力された表示データのうち下位2ビットの表示データを除いた表示データ列を、当該表示データ列のうち下位から4ビットの表示データが表示データ出力端子P0~P3から出力されるように再度割り当てて表示データを出力し、次回の連続する2回の出力のうちの1回目の出力時に、前回出力時に表示データ出力端子P0~P3から出力された表示データを除いた表示データ列を、前記表示データ列のうち下位から4ビットの表示データが表示データ出力端子から出力されるように再度割り当てるよう構成される。以下に、本実施の形態における画像表示装置において、マイクロコンピュータ9bが階調表示データ記憶部17内の表示イメージデータエリアに記憶された表示データを送信する手段について説明する。図19は図15に示される画像表示装置における表示データ出力処理を示すフローチャートである。まず、マイクロコンピュータ9bは、階調表示データ記憶部17の表示イメージデータエリアに記憶されている2ビット4階調グレースケール表示値の表示データ列の先頭アドレスをポインタp_adrとして記憶するステップS1B。続いて、マイクロコンピュータ9bは、制御端子であるクロック端子CLKの出力レベルをLoレベルにするステップS2B。マイクロコンピュータ9bは、出力端子P0~P7の出力を0にした上で、出力端子P0~P7を出力状態に設定する。次に命令コード出力端子C0~C7の出力を0にした上で、そのうちの命令コード出力端子C01,C02,C06,C07をハイインピーダンス状態入力状態に設定し、その他の命令コード出力端子C01,C3~C5を出力状態に設定するステップS3B。次に、マイクロコンピュータ9bは、ポインタp_adrとして記憶された先頭アドレスを読み出し、この先頭アドレスから3バイト分の表示データ列を読み出し、1バイトずつ送信バッファSbuf1,Sbuf2,Sbuf3へ一時記憶するステップS4B。そして、マイクロコンピュータ9bは、クロック端子CLKの出力レベルをLoレベルに保持したまま、1バイト目の送信バッファSbuf1を送信データSdataに設定する。マイクロコンピュータ9bは、この送信データSdataの各表示データを出力端子P0~P7に出力する。その後、マイクロコンピュータ9bは、クロック端子CLKの出力レベルをHiレベルに遷移させることにより、液晶表示ドライバ10bは、出力端子P0~P7のうち液晶表示ドライバのデータ入力端子D1,D2,D6,D7に接続された表示データ出力端子P0~P3から出力される表示ドット2つ分4ビットの表示データを取り込み、第1回割り付けを行うステップS5B。その後、マイクロコンピュータ9bは、再びクロック端子CLKの出力レベルをLoレベルに遷移させるとともに、送信データSdataに設定されている表示データを2ビット分右シフト下位ビット側へシフトさせる。その上で、マイクロコンピュータ9bは、新たに設定された送信データSdataの各表示データを出力端子P0~P7に出力する。送信データSdataは2ビット分表示データが少なくなっているので、出力端子P6,P7には0が出力されるがそもそも出力端子P6,P7は非接続状態であるため問題ない。また、ステップS5Bで送信済みの表示データのうち上位の表示データが再送されることとなるため、第2のセグメントSEGn1のビット3、ビット4およびビット0、ビット1に割り付けられる表示データは同じ値となる。マイクロコンピュータ9bは、クロック端子CLKの出力レベルをHiレベルに遷移させることにより、液晶表示ドライバ10bは、出力端子P0~P7のうちデータ入力端子D1,D2,D6,D7に接続された表示データ出力端子P0~P3から出力される表示ドット2つ分4ビットの表示データを取り込み、第2回割り付けを行うステップS6B。液晶表示ドライバ10bは、上述のように第1回割り付けおよび第2回割り付けに基づいて表示ドット3つ分の表示データそのうちの1つは第1回と第2回とで重複している表示データから3つの階調コードを生成し、表示メモリ12の対応するアドレスに記憶させる。次に、マイクロコンピュータ9bは、再びクロック端子CLKの出力レベルをLoレベルに遷移させるとともに、送信データSdataに設定されている表示データを4ビット分右シフトさせる。この状態でSdataには2ビットしかデータは残っていないため、次のデータとしてSbuf2のデータを2ビット左シフトした値とORを取る。その上で、マイクロコンピュータ9bは、新たに設定された送信データSdataの各表示データを出力端子P0~P7に出力する。次にマイクロコンピュータ9bは、クロック端子CLKの出力レベルをHiレベルに遷移させることにより、液晶表示ドライバ10bは、出力端子P0~P7のうちデータ入力端子D1,D2,D6,D7に接続された表示データ出力端子P0~P3から出力される表示ドット2つ分4ビットの表示データを取り込み、第1回割り付けを行うステップS7B。その後、ステップS6Bと同様にして、マイクロコンピュータ9bは、送信データSdataに設定されている表示データを2ビット分右シフトさせて、液晶表示ドライバ10bへ表示データ出力端子P0~P3から出力される表示ドット2つ分2ビットの表示データを送り、クロック端子CLKの出力レベルをHiレベルに遷移させることにより、第2回割り付けを行わせるステップS8B。液晶表示ドライバ10bは、第1回割り付けステップS7Bおよび第2回割り付けステップS8Bに基づいて表示ドット3つ分の表示データから3つの階調コードを生成し、表示メモリ12の対応するアドレスに記憶させる。次に、マイクロコンピュータ9bは、Sbuf2のデータを4ビット右シフトした値とSbuf3のデータを4ビット左シフトした値のORを送信データSdataに設定する。次に、マイクロコンピュータ9bは、新たに設定された送信データSdataの各表示データを出力端子P0~P7に出力し、クロック端子CLKの出力レベルをHiレベルに遷移させる。このことにより液晶表示ドライバ10bへ表示データ出力端子P0~P3から表示ドット2つ分4ビットの表示データを送り、第1回割り付けを行わせるステップS9B。その後、マイクロコンピュータ9bは、再びクロック端子CLKの出力レベルをLoレベルに遷移させるとともに、送信データSdataに設定されている表示データを2ビット分右シフトさせる。そして、マイクロコンピュータ9bはこの送信データSdataの各表示データを出力端子P0~P7に出力する。マイクロコンピュータ9bが、クロック端子CLKの出力レベルをHiレベルに遷移させることにより、液晶表示ドライバ10bは、表示データ出力端子P0~P3から出力される表示ドット2つ分4ビットの表示データを取り込み、第2回割り付けを行うステップS10B。液晶表示ドライバ10bは、第1回割り付けステップS9Bおよび第2回割り付けステップS10Bに基づいて表示ドット3つ分の表示データから3つの階調コードを生成し、表示メモリ12の対応するアドレスに記憶させる。その後、マイクロコンピュータ9bは、再びクロック端子CLKの出力レベルをLoレベルに遷移させるとともに、送信データSdataにSbuf3のデータを2ビット右シフトした値を設定し、この送信データSdataの表示データを出力端子P0~P7に出力する。マイクロコンピュータ9bは、クロック端子CLKの出力レベルをHiレベルに遷移させることにより、液晶表示ドライバ10bは、表示データ出力端子P0~P3から出力される表示ドット2つ分4ビットの表示データを取り込み、第1回割り付けを行うステップS11B。その後、ステップS6Bと同様にして、マイクロコンピュータ9bは、送信データSdataに設定されている表示データを2ビット分右シフトさせて、液晶表示ドライバ10bへ表示データ出力端子P0~P3から出力される表示ドット2つ分4ビットの表示データを送り、クロック端子CLKの出力レベルをHiレベルに遷移させることにより、第2回割り付けを行わせるステップS12B。液晶表示ドライバ10bは、第1回割り付けステップS11Bおよび第2回割り付けステップS12Bに基づいて表示ドット3つ分の表示データから3つの階調コードを生成し、表示メモリ12の対応するアドレスに記憶させる。次に、マイクロコンピュータ9bは、ポインタp_adrを3バイト分ずらし、4バイト目の表示データ列の最下位ビットが先頭アドレスとなるように設定するステップS13B。次に、マイクロコンピュータ9bは、実施の形態1と同様に、送信済みの表示データがすべての表示データ数に達したか否かを判定するステップS14B。すべての表示データ数に達していない場合ステップS14BでNo、ステップS4B~S13Bを繰り返し、すべての表示データ数に達した場合ステップS14BでYes、マイクロコンピュータ9bは、クロック端子CLKの出力レベルをLoレベルにしてステップS15B、送信処理を終了する。このように、本実施の形態においても、実際に液晶表示ドライバ10bに送られる表示データのビット数に拘わらず、マイクロコンピュータ9bにより階調表示データ記憶部17に記憶された表示データ列から表示データが8ビット1バイトずつ読み込まれ、8ビット分の表示データが8本の出力端子P0~P7に割り当てられる。このとき、実際に液晶表示ドライバ10bに送られる表示データ以外の表示データが出力される出力端子P4~P7は非接続状態となっているため、特別なマスク処理を行うことなく、必要なビット数だけ表示データを液晶表示ドライバ10bへ容易かつ迅速に送ることができる。さらに、本実施の形態におけるマイクロコンピュータ9bは、階調表示データ記憶部17の表示イメージデータエリアに記憶された複数の表示データからなる表示データ列から連続する2回の送信処理において、3×nバイト本実施の形態においてはn=1の表示データを読み出し、読み出された表示データを所定のビットずつビットシフトさせながら表示データ出力端子P0~P3から順次出力させるよう構成されている。これにより、読み出される表示データのビット数が、マイクロコンピュータ9bから液晶表示ドライバ10bへ連続する2回の間に送られる表示データのビット数6ビットと出力端子P0~P7から出力される表示データのビット数8ビットとの最小公倍数の整数倍となるため、3バイト単位の表示データ送信処理を等価的実処理では処理を合理化するため単純なシフト処理にはなっていないに第1回割り付けにおける4ビットシフト処理および第2回割り付けにおける2ビットシフト処理を含むビットシフト処理を8回行うことで1周期となる繰り返し態様ステップS4B~S13Bとすることができ、1周期ごとの終了判定ステップS14Bも1/8とすることができる。従って、処理の演算量を少なくして処理時間を短縮することができる。また、本実施の形態ではデータ送信を2回前半および後半に分けて行うため、実施の形態1の構成に比べると2倍の時間が掛かるが、マイクロコンピュータ9bに必要な命令コード出力端子の数が実施の形態1に比べ半分となるので、他の機能に入出力端子が用いられ、命令コード出力端子に16本も取れない場合、または他の機能における演算量が少なく処理時間に余裕がある場合には、本実施の形態のような構成とすることで、端子数の少ないより安価なマイクロコンピュータを使用することができる。以上、3以上の多階調出力値に基づく表示を行うように構成された本発明の実施の形態について説明したが、本発明は上記実施形態に限定されるものではなく、その趣旨を逸脱しない範囲内で種々の改良、変更、修正が可能である。例えば、複数の上記実施形態における各構成要素を任意に組み合わせることとしてもよい。また、上記実施の形態1,2では表示データの送信に際し、3バイト単位で処理する例を示しているが、3バイトの整数倍であってもよい。1周期において処理される表示データのビット数バイト数が増えるほど処理時間の短縮を図ることができる。また、上記実施の形態1,2では128×240ドットの液晶表示パネル11について例示しているため、1画面のバイト数が3840バイトで3の倍数となっているが、例えば128×256ドットの液晶表示パネルについても、本発明を適用可能である。具体的には、この場合、1画面のバイト数が4096バイトで3の倍数に対し1バイト余りとなる。このような場合は図14において終了判定をしているステップS10を1バイト目を送信完了したステップS6の後に移して行う構成にすることで、プログラムサイズを増やすことなく容易に対応することができる。また、上記実施の形態では、画像表示装置として、液晶表示装置を用いて説明したが、これに限定されない。画像表示装置は、複数の表示ドットに表示データを送って画像を表示する装置であればよい。画像表示装置は、例えば、有機EL、蛍光表示管などを用いた表示装置であってもよい。3.カラー表示を行うための画像表示装置次に、本発明に係る画像表示装置においてカラー表示を行う場合について、以下に複数の実施形態を例示して説明する。実施の形態1まず、カラー表示を行うための本発明の実施の形態1に係る画像表示装置について説明する。図20は、カラー表示を行うための本発明の実施の形態1における画像表示装置を示す概略回路図である。図20に示されるように、本実施の形態に係る画像表示装置は、表示ドットがマトリクス状に配置された画像表示パネルであるカラー液晶表示パネル11と、カラー液晶表示パネル11を、表示を行うよう駆動する画像表示ドライバであるカラー液晶表示LCDドライバ10と、液晶表示ドライバ10に表示データを送り、液晶表示ドライバ10を制御するマイクロコンピュータ9とを備えている。本実施形態において、カラー液晶表示パネル11は、例えば128×256ドットの表示領域を有している。液晶表示ドライバ10は、複数のデータ入力端子D0~D15を有するインターフェイス15と、複数のデータ入力端子D0~D15から入力されたカラー液晶表示パネル11の各表示ドットに対応する赤R、緑G、青B3色各5ビットを有するカラー表示データとしての階調コードを記憶する表示メモリ12と、階調コードをカラー液晶表示パネル11の階調表示に対応した階調出力値に変換するための階調変換テーブルを記憶する階調変換テーブル記憶部13と、複数のデータ入力端子D0~D15から入力される命令コードに従って階調変換テーブルを設定し、表示メモリ12に記憶された階調コードを読み出し、階調変換テーブルを用いて階調コードを階調出力値に変換し、この変換された階調出力値に応じた階調で表示を行うよう駆動部14を介してカラー液晶表示パネル11を駆動するコントローラ16とを備えている。表示メモリ12および階調変換テーブル記憶部13は、液晶表示ドライバ10内に設けられたRAM等の記憶部により構成されている。コントローラ16は、他の各構成要素と通信バス18を介して接続されており、インターフェイス15から入力されたデータおよび命令コードを表示メモリ12および階調変換テーブル記憶部13を含む記憶部に記憶し、種々の演算を行って駆動部14を制御する。本実施の形態において、表示メモリ12には、カラー液晶表示パネル11の各表示ドットあたり5ビット32階調×3色の表示データを記憶するために、少なくとも128×256×5×3ビットの記憶領域が設けられている。階調変換テーブル記憶部13には5ビット32階調に対応した32種類の階調コードと当該階調コードに対応してカラー液晶表示パネル11の各表示ドットに電圧印加する駆動レベルを示す階調出力値とが対応付けられた階調変換テーブルが設定され、記憶される。コントローラ16は、表示メモリ12に記憶された各表示ドットに対応した階調コードを順次読み出し、階調変換テーブル記憶部13に記憶された階調変換テーブルを用いて当該階調コードを階調出力値に変換する。駆動部14は、変換された階調出力値に基づいて対応する赤R、緑G、青B3色の表示ドットの駆動レベルを制御し、カラー液晶表示パネル11にカラー画像を表示するようになっている。インターフェイス15に設けられたデータ入力端子D0~D15は、マイクロコンピュータ9から送られる表示データおよび命令コードを受け取る。さらに、インターフェイス15には、表示データおよび命令コード等のデータの入出力を制御する制御端子A0、R/W、CLKが設けられている。例えば、制御端子であるクロック端子CLKは、液晶表示ドライバ10が表示データを取り込むタイミングを設定するものである。すなわち、液晶表示ドライバ10は、クロック端子CLKの入力レベルが第1のレベルであるLoレベルから第2のレベルであるHiレベルに遷移した時点で表示データを取り込むように構成されている。本実施の形態において、マイクロコンピュータ9は出力状態またはハイインピーダンス状態に切り替え可能な液晶表示ドライバ10へ命令コードを出力する16本の命令コード出力端子C00~C07、C10~C17と、命令コード出力端子とは別に設けられ、出力状態またはハイインピーダンス状態に切り替え可能な赤R、緑G、青B3色のカラー表示データを出力する8本のカラー表示データ出力端子P0~P7とを備えている。16本の命令コード出力端子C00~C07、C10~C17は液晶表示ドライバ10のデータ入力端子D0~D15に1本対1本で接続される。また、カラー表示データ出力端子P0~P7のうち、赤Rの2ビット階調コードを出力するP6、P7は液晶表示ドライバ10のデータ入力端子D0~D15のうち赤Rの5ビット階調コードを入力するD11~D15の下位2ビットに対応するD11、D12に命令コード出力端子C13、C14と共に接続され、緑Gの3ビット階調コードを出力するP3~P5は下位に接続した赤Rの2ビットとはビット的に排他になるよう、液晶表示ドライバ10のデータ入力端子D0~D15のうち緑Gの5ビット階調コードを入力するD6~D10の上位3ビットに対応するD8~D10に命令コード出力端子C10~C12と共に接続され、青Bの3ビット階調コードを出力するP0~P2も赤Rの2ビットとはビット的に排他になるよう、液晶表示ドライバ10のデータ入力端子D0~D15のうち青Bの5ビット階調コードを入力するD0~D4の上位3ビットに対応するD2~D4に命令コード出力端子C02~C04と共に接続されている。また、マイクロコンピュータ9にもデータ入出力制御用に制御端子A0、R/W、CLKが割り付けられ、液晶表示ドライバ10とのデータの入出力を制御するようになっている。さらに、マイクロコンピュータ9には、カラー液晶表示パネル11の表示ドットに対応し、赤R、緑G、青B3色を1バイトのカラー表示データとして、赤Rの階調コードを上位2ビットに、緑Gの階調コードを次の3ビットに、青Bの階調コードを下位3ビットに割り付け、カラー表示データ出力端子P0~P7とも対応するようにしている。さらに、マイクロコンピュータ9には、赤R、緑G、青B3色の表示ドットを1バイトのカラー表示データとして記憶するカラー表示イメージデータエリア128×256バイトを有するカラー表示データ記憶部17が設けられている。カラー表示データ記憶部17は例えばRAMで構成されている。このカラー表示データ記憶部17内に設けられた表示イメージデータエリアにカラー液晶表示パネル11に表示するイメージデータを構成する表示データ列が作成されて記憶され、マイクロコンピュータ9は、この表示データ列を順次読み出して液晶表示ドライバ10へ繰り返し送信することでカラー液晶表示パネル11に動的に所定のイメージを表示するよう構成されている。マイクロコンピュータ9は、液晶表示ドライバ10に命令コードを出力する場合、表示データ出力端子P0~P7をハイインピーダンス状態にした上で、複数の命令コード出力端子C00~C07、C10~C17から出力するよう構成される。ここで、表示データ出力端子P0~P7をハイインピーダンス状態にするとは、表示データ出力端子P0~P7を電気的に切り離した状態にすることを意味する。具体的には、例えば、表示データ出力端子P0~P7に方向レジスタおよび出力端子が接続されているCMOS回路において、1対の出力トランジスタが何れもオフとなる入力モードに設定することにより、対応する出力端子がフローティング状態となることにより実現される。このように表示データ出力端子P0~P7をハイインピーダンス状態にすることにより、命令コード出力端子C00~C07、C10~C17から命令コードを出力した際に、命令コード出力端子C00~C07、C10~C17のうち表示データ出力端子P0~P7と共通接続されている命令コード出力端子本実施の形態においてはC02~C04、C10~C14から表示データ出力端子P0~P7へショート電流が流れるのを防止し、ポート破壊や誤動作が生じるのを防止するとともに、表示データ出力端子P0~P7から命令コード出力端子へショート電流が流れることにより命令コード出力端子から出力される命令コードに影響を与えないようにしている。このようにして、マイクロコンピュータ9から液晶表示ドライバ10に命令コードが送られることにより、階調変換テーブルが後述するように設定され、階調変換テーブル記憶部13に記憶され、この階調変換テーブルに基づいてコントローラ16により駆動部14を介して、表示メモリ12に記憶された階調コードに応じた階調出力値で表示を行うようカラー液晶表示パネル11を駆動する制御が行われる。図21は、図20に示される画像表示装置のマイクロコンピュータ9のカラー表示データ記憶部17および液晶表示ドライバ10の表示メモリ12にそれぞれ記憶される表示データ列、カラー液晶表示パネル11を駆動する階調出力値の例を示す図である。図21Aは、マイクロコンピュータのカラー表示データ記憶部17に記憶されるカラー表示データ列1バイト/カラー表示ドットの例を示す図である。図21Bは、液晶表示ドライバ10の表示メモリ12に記憶される表示データ列5ビット×3/カラー表示ドットの例を示す図である。図21Cは、カラー液晶表示パネル11を駆動する階調出力値輝度の例を示す図である。図21Aに示されるように、マイクロコンピュータ9において、カラー表示データ記憶部17の表示イメージデータエリアには、各表示ドットに対応するカラー表示データが128×25632Kバイトの配列DISPTBL[com、seg]として記憶され、各バイトの上位2ビットが赤R、次の3ビットが緑G、下位3ビットが青Bの階調となっている。液晶表示ドライバ10のコントローラ16は、赤Rに2ビット、緑G、青Bに3ビットからなるカラー表示データをマイクロコンピュータ9の命令コード出力端子から出力された固定値とあわせて入力し、赤R、緑G、青B各5ビットの階調コードとして、図21Bに示されるように、液晶表示ドライバ10の表示メモリ12に記憶させる。図21Bにおいて下線を付した桁がマイクロコンピュータ9のカラー表示データ記憶部17に記憶されているカラー表示データの各色の値に対応している。また、下線部以外はマイクロコンピュータ9の命令コード出力端子から出力された固定値0で埋められている。さらに、液晶表示ドライバ10のコントローラ16は、図21Bに示される階調コードをもとに後述の階調変換テーブルで階調出力値に変換し、カラー液晶表示パネル11の対応した表示セルを図21Cに示される階調出力値で駆動する。例えばCOM1のSEGnは赤R-SEGnが0/52、緑G-SEGnが0/52、青G-SEGnが0/52となり、駆動バイアス電圧が0で3色とも輝度0となり結果表示される色は黒。またCOM3のSEG1は赤R-SEGnが52/52、緑G-SEGnが52/52、青G-SEGnが52/52となり、駆動バイアス電圧がフルバイアスで3色とも輝度フルとなり結果表示される色は白となる。当然のことながら赤R、緑G、青Bの階調出力値が前記2パターン以外になった場合は3色の輝度に対応した色が表示されることになる。図22は、図20に示される画像表示装置における液晶表示ドライバ10のデータ入力端子の割り付け例を示す図である。図22に示されるように、本実施の形態においては、複数のデータ入力端子D0~D15を赤R、緑G、青B3色のそれぞれ5本の階調データ入力端子R-SEGn0~R-SEGn4、G-SEGn0~G-SEGn4、B-SEGn0~B-SEGn0に割り付けられている。その内、マイクロコンピュータ9の赤Rの2ビットはP6、P7から出力され液晶表示ドライバ10のデータ入力端子D11、D12に入力され、D13~D15はマイクロコンピュータ9の命令コード出力端子からの固定値0が入力される。次にマイクロコンピュータ9の緑Gの3ビットはP3~P5から出力され液晶表示ドライバ10のデータ入力端子D8~D10に入力され、D6、D7はマイクロコンピュータ9の命令コード出力端子からの固定値0が入力される。さらに、マイクロコンピュータ9の青Bの3ビットはP0~P2から出力され液晶表示ドライバ10のデータ入力端子D2~D4に入力され、D0、D1はマイクロコンピュータ9の命令コード出力端子からの固定値0が入力される。このようにして、液晶表示ドライバ10のコントローラ16は、データ入力端子D0~D15に入力されるデータから上記割り付けに応じて赤R、緑G、青B3色のカラー表示データを2ビットの赤Rと3ビットの緑G、青Bを排他的にビット割付した状態で5ビットの階調コードにビット拡張して取り込み、図21Bに示されるように、表示メモリ12に記憶させる。図23は、図20に示される画像表示装置における液晶表示ドライバ10の階調変換テーブルの一設定例を示す図である。図23に示されるように、5ビットの階調コードは、25=32種類のコードを表し得る。そして、階調変換テーブル記憶部13には、この32種類のコードに対し、52段階の階調出力値からマイクロコンピュータ9の命令コードによって選択された値が階調変換テーブルとして設定され、記憶される。本実施の形態においては階調コード00000b~00011bを下位2ビットに割り付けられた赤R用の階調変換テーブル、00100b~11111bを上位3ビットに割り付けられた緑G、青B用の階調変換テーブルとして使用し、階調出力値を設定する。また00000bは赤R用の階調コードとしているので、緑G、青B用の階調変換テーブルはそれ以外の階調コードで下位2ビットが00bに固定された00100b、01000b、01100b、10000b、10100b、11000b、11100bの7階調となる。つまり、赤R4階調、緑G、青Bがそれぞれ7階調で196色を表示できることになる。上記に示すように、階調の少ない赤Rは独立して階調出力値を設定することができるようになっている。当然のことながら、マイクロコンピュータ9でのカラーイメージデータの階調コードは、赤Rを00b~11bで作成されるが、緑G及び、青Bを001b~111bで作成することになる。また、緑G、青B用の階調変換テーブルについては下位2ビットに関係なく、上位3ビットに対応した階調出力値を設定し、ノイズなどの影響によりありえない階調コードが入力された場合でもそれなりの階調出力値がでるようにしている。本実施の形態において、階調コード00000bを階調の少ない赤R用としたが、赤Rの階調より緑G、青B階調をより細かく表現したいというような用途によっては図24に示すように00000bを緑G、青B用の階調コードとし、赤R3階調、緑G、青Bがそれぞれ8階調で192色を表示するようにしてもよい。当然のことながら、この場合はマイクロコンピュータ9でのカラーイメージデータの階調コードは緑G、青Bについては000b~111bで作成されるが、赤Rは01b~11bで作成することになる。上記構成によれば、液晶表示ドライバ10の複数のデータ入力端子D0~D15に、マイクロコンピュータ9の表示データ出力端子P0~P7から液晶表示ドライバ10の赤R2ビット、緑G3ビット、青B3ビットのカラー表示データが送られるとともにマイクロコンピュータ9の表示データ出力端子P0~P7と共通接続されていない複数の命令コード出力端子C00、C01、C05~C07、C15~C17から予め定められた固定値が送られることにより、これを受け取った液晶表示ドライバ10は、カラー表示データ出力端子P0~P7から出力された赤R2ビット、緑G3ビット、青B3ビットのカラー表示データと、その他のビットに固定値を割り当てることにより、液晶表示ドライバ10が処理可能な5ビットの階調コードを容易かつ短時間で作成することができる。従って、5×3ビットのカラー表示データに基づいて駆動する汎用の液晶表示ドライバ10を用いて、8ビット1バイトのカラー表示データに応じたカラー表示をするために、ビット拡張を行う特別な回路を設けることなく迅速にビット拡張処理を行うことができ、マイクロコンピュータ9でもビット拡張の特別な処理をする必要がないので、機器のリモコンや操作部に用いられ、モード切替処理、ブザー発生処理、音声処理、通信処理等を行うための従前のマイクロコンピュータで十分に迅速な処理を行わせることができる。また、1ドット当り5×3ビット必要なカラー表示データが、8ビットで構成できるので、液晶表示ドライバ10の表示メモリ12に記憶される表示データ列は128×256×5×3ビットであるのに対し、大量のデータを処理する必要のあるイメージデータエリアの構成は5ビットのデータに対し、8ビット単位で構成することが一般的で、液晶表示ドライバ10にそのまま対応するために必要なマイクロコンピュータ9のカラー表示データ記憶部17の容量は128×256×8×3ビット128×256×3バイトとなる。それに対し、本実施の形態では1/3の128×256×8ビット128×256バイトのデータ量ですむので、より安価なマイクロコンピュータで実現することができる。また、1バイトに割り付けた赤R、緑G、青B3色のうち、階調の少ない1色について独立して階調変換テーブルを設け、階調出力値を設定できるので他の2色に関係なく単独で階調出力値を最適化できるので用途や表示デバイスの色特性等に応じてカラーバランス全体を効率的に最適化することができる。なお、本実施の形態において、生成される階調コード以外の階調コードエラー発生時用の階調コードは、緑G、青Bの階調コードとしたが、上位3ビットを無視して赤Rの階調コードとして階調出力値を設定してもよく、下位2ビット赤Rの階調出力値と上位3ビット緑G、青Bの階調出力値の中間値を設定してもよい。また、マイクロコンピュータ9の命令コード出力端子C01~C05、C07~C12、C14~C17から出力される固定値は、すべて0でもよいし、すべて1でもよい。階調の少ない1色と、他の2色が排他的に階調変換テーブルを構成可能であれば、0と1とが両方含まれていてもよい。また、本実施の形態において、マイクロコンピュータ9では、1バイトの上位から2ビットを赤R、次の3ビットを緑G、下位の3ビットを青Bとしているが、画面を作成するための元の素材イメージデータ等にあわせて割り付けの順番を変えてもよい。ただし、出力処理を効率よくするために1バイトのカラー表示データをそのままカラー表示データ出力端子P0~P7に出力するため、変更したビット割り付けにあわせて液晶表示ドライバのデータ入力端子への接続を変更する必要がある。以下に、本実施の形態における画像表示装置において、マイクロコンピュータ9がカラー表示データ記憶部17内の表示イメージデータエリアに記憶されたカラー表示データを送信する手順について説明する。なお、本実施の形態における説明ではマイクロコンピュータ9と液晶表示ドライバ10との間のデータの送受信に関する制御についての詳細な説明や階調変換テーブルの設定に関する詳細な説明については公知の技術であり、本発明と直接関係しないため省略する。図25は、図20に示される画像表示装置における表示データ出力処理を示すフローチャートである。まず、マイクロコンピュータ9は、まず制御端子であるクロック端子CLKの出力レベルをLoレベルにするステップS1。次にマイクロコンピュータ9は、カラー表示データ記憶部17内の表示イメージデータエリアDISPTBL[com,seg]の配列ポインターsegとcomを1に初期化し、出力端子P0~P7を出力状態に設定する。次に出力端子P0~P7と液晶表示ドライバのデータ入力端子で同一端子に接続されている命令コード出力端子C02~C04、C10~C14をハイインピーダンス状態入力状態に設定し、命令コード出力端子C00~C07、C10~C17の出力を0にする。ステップS2。ここで表示データ出力処理を行う前に液晶表示ドライバ10を制御するためマイクロコンピュータ9は命令コードを出力するためC00~C07、C10~C17全て出力設定にしていることを前提としているため、ステップS2では入力設定のみを行っている。また、C00~C07、C10~C17に一括して00hを出力しているが、当然のことながら入力設定されているC02~C04、C10~C14はハイインピーダンス状態のまま0Loが出力されることはない。次に、マイクロコンピュータ9は、クロック端子CLKの出力レベルをLoレベルにし、1バイト目のカラー表示データDISPTBL[1,1]を出力端子P0~P7に出力する。その後、マイクロコンピュータ9は、クロック端子CLKの出力レベルをHiレベルにすることにより、液晶表示ドライバ10は、出力端子P0~P7のカラー表示データを、命令コード出力端子C00、C01、C05~C07、C15~C17から出力されている固定値0とともに液晶表示ドライバのデータ入力端子D0~D15から取り込む。さらに、マイクロコンピュータ9は配列ポインターsegをインクリメントする。ステップS5。液晶表示ドライバ10は、上述のように赤R、緑G、青B3色分のカラー表示データから各5ビットの階調コードを生成し、表示メモリ12の対応するアドレスに記憶させる。その後、マイクロコンピュータ9は、配列ポインターsegをチェックし、256以下の場合は次のカラー出力データDISPTBL[com,seg]を順次出力するためにステップS3に戻る。配列ポインターsegをチェックし、256を超えた場合は次のステップに遷移する。ステップS4次のステップでマイクロコンピュータ9は、配列ポインターcomをインクリメントし、配列ポインターsegを1に初期化する。ステップS5その後、マイクロコンピュータ9は、配列ポインターcomをチェックし、128以下の場合は次のカラー出力データDISPTBL[com,seg]を順次出力するためにステップS3に戻る。配列ポインターcomをチェックし、128を超えた場合は1画面分の全てのカラー表示データを終了したとし、次のステップに遷移する。ステップS6次にマイクロコンピュータ9は、クロック端子CLKの出力レベルをLoレベルにしステップS7、一連のカラー表示データの出力処理を終了する。このように、カラー表示データは赤R、緑G、青B3色が1バイトで構成され、1画面分が128×256の配列で構成されているので簡単な処理で液晶表示ドライバ10に短時間で送信することが可能となる。従って、マイクロコンピュータ9はSWの検出、操作音ブザー駆動、モード遷移処理、画面イメージ作成等を行いつつ、作成されたカラー表示データを図25に示したフローチャートの手順に従って液晶表示ドライバ10に送信するという一連の処理を周期的に、例えば100ms毎に行うことでSW操作を受付、操作音を鳴らす等の処理を行いつつ、カラー液晶表示パネル11の表示をダイナミックに変化させることができる。実施の形態2次に、カラー表示を行うための本発明の実施の形態2に係る画像表示装置について説明する。図26は、カラー表示を行うための本発明の実施の形態2における画像表示装置を示す概略回路図である。本実施の形態において実施の形態1と同様の構成については同じ符号を付し、説明を省略する。本実施の形態が上記実施の形態1と異なる点は、マイクロコンピュータ9bの8本のカラー表示データ出力端子P0~P7のうち、赤Rの2ビット階調コードを出力するP6、P7は液晶表示ドライバ10のデータ入力端子D0~D15のうち赤Rの5ビット階調コードを入力するD11~D15の上位2ビットに対応するD14、D15に命令コード出力端子C16、C17と共に接続され、緑Gの3ビット階調コードを出力するP3~P5は上位に接続した赤Rの2ビットとはビット的に排他になるよう、液晶表示ドライバ10のデータ入力端子D0~D15のうち緑Gの5ビット階調コードを入力するD6~D10の下位3ビットに対応するD6~D8に命令コード出力端子C06、C07、C10と共に接続され、青Bの3ビット階調コードを出力するP0~P2も赤Rの2ビットとはビット的に排他になるよう、液晶表示ドライバ10のデータ入力端子D0~D15のうち青Bの5ビット階調コードを入力するD0~D4の下位3ビットに対応するD0~D2に命令コード出力端子C00~C02と共に接続されていることである。これに対応して、液晶表示ドライバ10bの表示メモリ12に取り込まれる階調コードデータ、またその階調コードデータを階調出力値に変換する階調変換テーブル記憶部13に記憶される階調変換テーブルの設定も実施の形態1とは異なってくる。図27Aは、図26に示される画像表示装置のマイクロコンピュータ9bのカラー表示データ記憶部17に記憶される表示データ列の例を示す図であり、図27Bは、図26に示される画像表示装置の液晶表示ドライバ10bの表示メモリ12にそれぞれ記憶される表示データ列の例を示す図であり、図27Cは、図26に示されるカラー液晶表示パネル11を駆動する階調出力値の例を示す図である。図27A~図27Cで液晶表示ドライバ10bの表示メモリ12に取り込まれる階調コードデータについて説明する。図26で示したようにマイクロコンピュータ9bの赤Rの2ビット階調コードを出力するP6、P7を液晶表示ドライバ10bの赤Rの5ビット階調コードを入力するD11~D15の上位2ビットに対応するD14、D15に接続され、緑Gの3ビット階調コードを出力するP3~P5は上位に接続した赤Rの2ビットとはビット的に排他になるよう、液晶表示ドライバ10bの緑Gの5ビット階調コードを入力するD6~D10の下位3ビットに対応するD6~D8に接続され、青Bの3ビット階調コードを出力するP0~P2も赤Rの2ビットとはビット的に排他になるよう、液晶表示ドライバ10bの青Bの5ビット階調コードを入力するD0~D5の下位3ビットに対応するD0~D2に接続されているので、図27Bに示すように、液晶表示ドライバ10bの表示メモリ12には赤Rの階調コードとして下位3ビットに0が付加された5ビットの階調コードとして記憶され、緑G、青Bの階調コードとして上位2ビットに0が付加された5ビットの階調コードとして記憶されている。図28は、図26に示される画像表示装置における液晶表示ドライバ10bのデータ入力端子の割り付け例を示す図である。データ入力端子の割り付けは実施の形態1の図22と同じであるが赤R、緑G、青Bの階調コードが入力される端子を示す※の位置が赤Rの2ビットの階調コードが5ビットの階調コードの上位2ビットに対応した端子に入力され、緑G、青B3ビットの階調コードが5ビットの階調コードの下位3ビットに対応した端子に入力されることを示している。図29は、図26に示される画像表示装置における液晶表示ドライバ10bの階調変換テーブル記憶部13に記憶される階調変換テーブルの一設定例を示す図である。2ビット階調コードの赤Rが4階調、3ビット階調コードの緑G、青Bが7階調で196色表示できるようにしたものである。00000bを赤Rの階調コードに使用しているので、00001b~00111bで緑G、青Bの階調設定をおこない、その他の階調コードで赤Rの階調設定をおこなっている。赤Rの階調コードでが付されている下位3ビットが000b以外の階調コードは下位3ビットを無視して赤Rの階調出力値が設定されているが実施の形態1と同様に上位2ビットを無視して緑G、青Bの階調出力値を設定してもよく、上位2ビットに対応した赤Rの階調出力値と下位3ビットに対応した緑G、青Bの階調出力値の中間値を設定してもよい。また図30に示すように00000b~00111bで緑G、青Bの階調設定をおこない、その他の階調コードで赤Rの階調設定をおこなって、赤R3階調、緑G、青Bそれぞれ8階調の192色表示にしてもよい。また、マイクロコンピュータ9の命令コード出力端子C03~C05、C11~C15から出力される固定値は、すべて0でもよいし、すべて1でもよい。階調の少ない1色と、他の2色が排他的に階調変換テーブルを構成可能であれば、0と1とが両方含まれていてもよい。また、本実施の形態において、マイクロコンピュータ9では、1バイトの上位から2ビットを赤R、次の3ビットを緑G、下位の3ビットを青Bとしているが、画面を作成するための元の素材イメージデータ等にあわせて割り付けの順番を変えてもよい。ただし、出力処理を効率よくするために1バイトのカラー表示データをそのままカラー表示データ出力端子P0~P7に出力するため、変更したビット割り付けにあわせて液晶表示ドライバのデータ入力端子への接続を変更する必要がある。以下に、本実施の形態における画像表示装置において、マイクロコンピュータ9bがカラー表示データ記憶部17内の表示イメージデータエリアに記憶された表示データを送信する手段について説明する。図31は、図26に示される画像表示装置における表示データ出力処理を示すフローチャートである。基本的には図25のフローチャートと同じなので、同一ステップには同一符号を付して説明を省略する。実施の形態1と異なり、マイクロコンピュータ9bのカラー表示データ出力端子P0~P7と共通に液晶表示ドライバ10bのデータ入力端子に接続する命令コード出力端子がC00~02、C06~07、C10、C16~17に変わったことで、ステップS2bで入力設定にする端子がC00~02、C06~07、C10、C16~17に変化している。このように、本実施の形態においても、液晶表示ドライバ10bの複数のデータ入力端子D0~D15に、マイクロコンピュータ9bの表示データ出力端子P0~P7から液晶表示ドライバ10bへ赤R2ビット、緑G3ビット、青B3ビットのカラー表示データが送られるとともにマイクロコンピュータ9bの表示データ出力端子P0~P7と共通接続されていない複数の命令コード出力端子C03~C05、C11~C15から予め定められた固定値が送られることにより、これを受け取った液晶表示ドライバ10bは、カラー表示データ出力端子P0~P7から出力された赤R2ビット、緑G3ビット、青B3ビットのカラー表示データと、その他のビットに固定値を割り当てることにより、液晶表示ドライバ10bが処理可能な5ビットの階調コードを容易かつ短時間で作成することができる。従って、5×3ビットのカラー表示データに基づいて駆動する汎用の液晶表示ドライバ10bを用いて、8ビット1バイトのカラー表示データに応じたカラー表示をするために、ビット拡張を行う特別な回路を設けることなく迅速にビット拡張処理を行うことができ、マイクロコンピュータ9bでもビット拡張処理等の特別な処理を行う必要がないので、機器のリモコンや操作部に用いられ、モード切替処理、ブザー発生処理、音声処理、通信処理等を行うための従前のマイクロコンピュータで十分に迅速な処理を行わせることができる。また、1ドット当り5×3ビット必要なカラー表示データが、8ビットで構成できるので、液晶表示ドライバ10bの表示メモリ12に記憶される表示データ列は128×256×5×3ビットであるのに対し、大量のデータを処理する必要のあるイメージデータエリアの構成は5ビットのデータに対し、8ビット単位で構成することが一般的で、液晶表示ドライバ10bにそのまま対応するために必要なマイクロコンピュータ9bのカラー表示データ記憶部17の容量は128×256×8×3ビット128×256×3バイトとなる。それに対し、本実施の形態では1/3の128×256×8ビット128×256バイトのデータ量ですむので、より安価なマイクロコンピュータで実現することができる。また、1バイトに割り付けた赤R、緑G、青B3色のうち、階調の少ない1色について独立して階調変換テーブルを設け、階調出力値を設定できるので他の2色に関係なく単独で階調出力値を最適化できるので用途や表示デバイスの色特性等に応じてカラーバランス全体を効率的に最適化することができる。実施の形態3次に、カラー表示を行うための本発明の実施の形態3に係る画像表示装置について説明する。図32は、カラー表示を行うための本発明の実施の形態3における画像表示装置を示す概略回路図である。本実施の形態において実施の形態1と同様の構成については同じ符号を付し、説明を省略する。本実施の形態が上記実施の形態1と異なる点は、液晶表示ドライバ10cが1色当り6ビット階調64階調で全262,144色に対応している点である。このことによりインターフェイス15cは6ビット×3色のカラー表示データを入力するため18本のデータ入力端子D0~D17を有している。命令コードはデータ入力端子D0~D17のうちD0~D152バイトから入力するようになっている。表示メモリ12も128×256×6×3ビット構成となっている。さらに、階調変換テーブル記憶部13も6ビット64階調コードに対して階調出力値を対応させて記憶できるように構成されている。液晶表示ドライバ10cの各構成要素が通信バス18を介して接続され、コントローラ16がインターフェイス15cのデータ入力端子D0~D15から入力した命令コードに従って、階調変換テーブル記憶部13の階調変換テーブルの設定を行ったり、表示メモリ12に記憶された階調データと階調変換テーブル記憶部13に記憶された階調変換テーブルの設定からカラー液晶表示パネル11の各表示ドットに対応した階調出力値を駆動部14に送って、カラー液晶表示パネル11に所定のカラーイメージの表示を行うように構成されている点については実施の形態1の液晶表示ドライバ10と同様である。またマイクロコンピュータ9cの8本のカラー表示データ出力端子P0~P7のうち、赤Rの2ビット階調コードを出力するP6、P7は液晶表示ドライバ10cのデータ入力端子D0~D17のうち赤Rの6ビット階調コードを入力するD12~D17の上位2ビットに対応するD16、D17に接続され、緑Gの3ビット階調コードを出力するP3~P5は上位に接続した赤Rの2ビットとはビット的に排他になるよう、液晶表示ドライバ10cのデータ入力端子D0~D17のうち緑Gの6ビット階調コードを入力するD6~D11の下位3ビットに対応するD6~D8に命令コード出力端子C06、C07、C10と共に接続され、青Bの3ビット階調コードを出力するP0~P2も赤Rの2ビットとはビット的に排他になるよう、液晶表示ドライバ10cのデータ入力端子D0~D17のうち青Bの6ビット階調コードを入力するD0~D5の下位3ビットに対応するD0~D2に命令コード出力端子C00~C02と共に接続されていることである。また、液晶表示ドライバ10cの表示メモリ12に取り込まれたとき赤Rの6ビット階調コードと緑G、青Bの6ビット階調コードが完全に排他的になるように、少なくとも赤Rと緑G、青Bとでビット割付がされていない本実施の形態ではビット3のデータを赤Rと緑G、青Bとで異なるようにマイクロコンピュータ9cの命令コード出力端子から固定値として出力する。例えば本実施の形態ではマイクロコンピュータ9cは8本のカラー表示データ出力端子P0~P7にカラー表示データを出力する際に、カラー表示データ出力端子P0~P7が接続されていない液晶表示ドライバ10cのデータ入力端子に接続されているマイクロコンピュータ9cの命令コード出力端子C03~C05に000bを、C11~C17に1111000bを出力するようにしている。つまり、赤Rの階調コードビット3に当るC17は1、緑Gの階調コードビット3に当るC11は0、青Bの階調コードビット3に当るC03は0が出力されている。これに対応して、液晶表示ドライバ10cの表示メモリ12に取り込まれる階調コードデータ、またその階調コードデータを階調出力値に変換する階調変換テーブル記憶部13に記憶される階調変換テーブルの設定も実施の形態1とは異なってくる。図33Aは、図32に示される画像表示装置のマイクロコンピュータ9cのカラー表示データ記憶部17に記憶される表示データ列の例を示す図であり、図33Bは、図32に示される画像表示装置の液晶表示ドライバ10cの表示メモリ12に記憶される表示データ列の例を示す図であり、図33Cは、図32に示されるカラー液晶表示パネル11を駆動する階調出力値の例を示す図である。図33A~図33Cで液晶表示ドライバ10cの表示メモリ12に取り込まれる階調コードデータについて説明する。図32で示したようにマイクロコンピュータ9cの赤Rの2ビット階調コードを出力するP6、P7を液晶表示ドライバ10cの赤Rの6ビット階調コードを入力するD12~D17の上位2ビットに対応するD16、D17に接続され、緑Gの3ビット階調コードを出力するP3~P5は上位に接続した赤Rの2ビットとはビット的に排他になるよう、液晶表示ドライバ10cの緑Gの6ビット階調コードを入力するD6~D11の下位3ビットに対応するD6~D8に接続され、青Bの3ビット階調コードを出力するP0~P2も赤Rの2ビットとはビット的に排他になるよう、液晶表示ドライバ10cの青Bの6ビット階調コードを入力するD0~D5の下位3ビットに対応するD0~D2に接続され、マイクロコンピュータ9cの命令コード出力端子C03~C05に000bを、C11~C17に1111000bを出力するようにしているので、図33Bに示すように、液晶表示ドライバ10cの表示メモリ12には赤Rの階調コードとして下位4ビットに1が付加された6ビットの階調コードとして記憶され、緑G、青Bの階調コードとして上位3ビットに0が付加された6ビットの階調コードとして記憶されている。また、後述の液晶表示ドライバ10cの階調変換テーブル記憶部13に記憶される階調変換テーブルに従って階調出力値に変換された値が図33Cのようになりカラー液晶表示パネル11に表示される。階調コードから変換される階調出力値は表示デバイスの特性の非線形性を補正するために階調コードの階調より大きい階調に設定されるのが一般的で本実施の形態の液晶表示ドライバ10cでは6ビット階調コード64階調に対して128階調の階調出力値に変換するようになっている。図34は、図32に示される画像表示装置における液晶表示ドライバ10cのデータ入力端子の割り付け例を示す図である。液晶表示ドライバ10cのデータ入力端子D0~D17の内、D0~D5の6本が青Bの階調データ入力用に、D6~D11の6本が緑Gの階調データ入力用に、D12~D17の6本が赤Rの階調データ入力用に割り付けられ、そのうちマイクロコンピュータ9cの8本のカラー表示データ出力端子P0~P7から出力された赤R、緑G、青B3色の階調データを取り込む端子に※印を付して、赤Rは6ビットのうち上位2本から、緑G、青Bに付いては下位3本から入力していることを示している。図35は、図32に示される画像表示装置における液晶表示ドライバ10cの階調変換テーブル記憶部13に記憶される階調変換テーブルの一設定例を示す図である。6ビットの階調コードに対応した64の階調コードに対して、赤Rの階調コードは下位4ビットに1111bが付加され、緑G、青Bの階調コードには上位3ビットに000bが付加された階調コード、つまり図35のを付加した階調コードが赤Rと緑G、青Bの階調コードとして液晶表示ドライバ10cの表示メモリ12に取り込まれ階調変換テーブルによる階調出力値への変換対象となる。本実施の形態において6ビット階調コードのビット3が赤Rと緑G、青Bのいずれにも割り付けられていないため、マイクロコンピュータ9cの命令コード出力端子から出力される固定値による値のため、少なくとも赤Rの階調コードのビット3を1、緑G、青Bの階調コードのビット3を0にすることで、完全に赤R用の階調変換テーブル4段階と緑G、青B用の階調変換テーブル8段階に分けて設定することができるので、2ビット階調コードの赤Rが4階調、3ビット階調コードの緑G、青Bが8階調で256色表示できるようになる。実施の形態1、2同様に図34においての付されていない階調コードに対する階調出力値については、上位2ビットに対応した赤Rの階調出力値と下位3ビットに対応した緑G、青Bの階調出力値の中間値を設定してもよい。以下に、本実施の形態における画像表示装置において、マイクロコンピュータ9cがカラー表示データ記憶部17内の表示イメージデータエリアに記憶された表示データを送信する手段について説明する。図36は、図32に示される画像表示装置における表示データ出力処理を示すフローチャートである。基本的には図25のフローチャートと同じなので、同一ステップには同一符号を付して説明を省略する。実施の形態1と異なり、マイクロコンピュータ9cのカラー表示データ出力端子P0~P7と共通に液晶表示ドライバ10cのデータ入力端子に接続する命令コード出力端子がC00~02、C06~07、C10に変わったことで、ステップS2cで入力設定にする端子がC00~02、C06~07、C10に変化している。また、赤Rに付加する固定値と、緑G、青Bに付加する固定値を変えるためにマイクロコンピュータ9cの命令コード出力端子C10~C17に出力する値が変化している。具体的には赤Rの階調コードの下位4ビットを1111bにするためにステップS2cで命令コード出力端子C10~C17にF0h11110000bを出力するように変化している。このように、本実施の形態においても、液晶表示ドライバ10cの複数のデータ入力端子D0~D17に、マイクロコンピュータ9cの表示データ出力端子P0~P7から液晶表示ドライバ10cへ赤R2ビット、緑G3ビット、青B3ビットのカラー表示データが送られるとともにマイクロコンピュータ9cの表示データ出力端子P0~P7と共通接続されていない複数の命令コード出力端子C03~C05、C11~C17から予め定められた固定値が送られることにより、これを受け取った液晶表示ドライバ10cは、カラー表示データ出力端子P0~P7から出力された赤R2ビット、緑G3ビット、青B3ビットのカラー表示データと、その他のビットに固定値を割り当てることにより、液晶表示ドライバ10cが処理可能な6ビットの階調コードを容易かつ短時間で作成することができる。従って、18ビットのカラー表示データに基づいて駆動する汎用の液晶表示ドライバ10cを用いて、8ビット1バイトのカラー表示データに応じたカラー表示をするために、ビット拡張を行う特別な回路を設けることなく迅速にビット拡張処理を行うことができ、マイクロコンピュータ9cでも特別なビット拡張処理等を行う必要がないので、機器のリモコンや操作部に用いられ、モード切替処理、ブザー発生処理、音声処理、通信処理等を行うための従前のマイクロコンピュータで十分に迅速な処理を行わせることができる。また、1ドット当り6×3ビット必要なカラー表示データが、8ビットで構成できるので、液晶表示ドライバ10cの表示メモリ12に記憶される表示データ列は128×256×6×3ビットであるのに対し、大量のデータを処理する必要のあるイメージデータエリアの構成は6ビットのデータに対し、8ビット単位で構成することが一般的で、液晶表示ドライバ10cにそのまま対応するために必要なマイクロコンピュータ9cのカラー表示データ記憶部17の容量は128×256×8×3ビット128×256×3バイトとなる。それに対し、本実施の形態では1/3の128×256×8ビット128×256バイトのデータ量ですむので、より安価なマイクロコンピュータで実現することができる。また、1バイトに割り付けた赤R、緑G、青B3色のうち、階調の少ない1色について独立して階調変換テーブルを設け、階調出力値を設定できるので他の2色に関係なく単独で階調出力値を最適化できるので用途や表示デバイスの色特性等に応じてカラーバランス全体を効率的に最適化することができる。さらに本実施の形態では赤Rに付加する4ビットの固定値と、緑G、青Bに付加する3ビットの固定値を赤Rと緑G、青Bの6ビット階調コードが完全に排他コードとなるように設定することで256色のカラー表示を行うことができる。本実施の形態において赤Rの2ビット階調コードを液晶表示ドライバ10cのデータ入力端子の上位2ビットに割り付け、緑G、青Bの3ビット階調コードを液晶表示ドライバ10cのデータ入力端子の下位3ビットに割り付けたが、赤Rと緑G、青Bのビット割付が排他的になっている限りにおいて、割り付けを自由に変更してもよい。ただし、このときマイクロコンピュータ9cの命令コード出力単位が接続されていない、液晶表示ドライバ10cのデータ入力端子D16、D17に固定値を入力するための回路を設ける必要がある。また、本実施の形態において赤Rの階調コードの下位4ビットに固定値1111bを付加し、緑G、青Bの上位2ビットに000bを付加することで、赤Rと緑G、青Bの6ビット階調コードを完全排他にしているが、少なくとも6ビット階調コードのうち赤Rと緑G、青Bのいずれにも割り付けられていないビットの固定値が異なっている限りにおいて付加する固定値を変更してもよい。また、本実施の形態において液晶表示ドライバ10cが入力するカラー表示データは6ビット階調コード場合で示しているが、8ビット階調コードで16,777,216色表示可能な液晶表示ドライバ等、6ビット以上の階調コードに対応した液晶表示ドライバを使用してもよい。実施の形態4次に、カラー表示を行うための本発明の実施の形態4に係る画像表示装置について説明する。図37は、カラー表示を行うための本発明の実施の形態4における画像表示装置を示す概略回路図である。本実施の形態において実施の形態1と同様の構成については同じ符号を付し、説明を省略する。本実施の形態が上記実施の形態1と異なる点は、液晶表示ドライバ10dが、階調コードを前記カラー液晶表示パネル11の階調表示に対応した階調出力値に変換するための赤R、緑G、青B3色に対応した複数の階調変換テーブルを記憶する複数の階調変換テーブル記憶部13Rd、13Gd、13Bd、と、複数のデータ入力端子から入力される命令コードに従って前記複数の階調変換テーブルを設定し、前記表示メモリに記憶された前記階調コードを読み出し、読み出したデータの色に対応した前記階調変換テーブルを用いて前記階調コードを前記階調出力値に変換し、この変換された前記階調出力値に応じた階調で表示を行うよう前記カラー液晶表示パネルを駆動するコントローラ16とを備え、マイクロコンピュータ9dの8本のカラー表示データ出力端子P0~P7のうち、赤Rの2ビット階調コードを出力するP6、P7は液晶表示ドライバ10のデータ入力端子D0~D15のうち赤Rの5ビット階調コードを入力するD11~D15の下位2ビットに対応するD11、D12に命令コード出力端子C13、C14と共に接続され、緑Gの3ビット階調コードを出力するP3~P5は液晶表示ドライバ10dのデータ入力端子D0~D15のうち緑Gの5ビット階調コードを入力するD6~D10の下位3ビットに対応するD6~D8に命令コード出力端子C06、C07、C10と共に接続され、青Bの3ビット階調コードを出力するP0~P2は液晶表示ドライバ10dのデータ入力端子D0~D15のうち青Bの5ビット階調コードを入力するD0~D4の下位3ビットに対応するD0~D2に命令コード出力端子C00~C02と共に接続されていることである。これに対応して、液晶表示ドライバ10dの表示メモリ12に取り込まれる階調コードデータ、またその階調コードデータを階調出力値に変換する階調変換テーブル記憶部13Rd、13Gd、13Bdに記憶される階調変換テーブルの設定も実施の形態1とは異なってくる。図38Aは、図37に示される画像表示装置のマイクロコンピュータ9dのカラー表示データ記憶部17に記憶される表示データ列を示す図であり、図38Bは、図37に示される画像表示装置の液晶表示ドライバ10dの表示メモリ12に記憶される表示データ列を示す図であり、図38Cは、図37に示されるカラー液晶表示パネル11を駆動する階調出力値の例を示す図である。図38A~図38Cで液晶表示ドライバ10dの表示メモリ12に取り込まれる階調コードデータについて説明する。図37で示したようにマイクロコンピュータ9dの赤Rの2ビット階調コードを出力するP6、P7を液晶表示ドライバ10bの赤Rの5ビット階調コードを入力するD11~D15の下位2ビットに対応するD11、D12に接続され、緑Gの3ビット階調コードを出力するP3~P5は液晶表示ドライバ10dの緑Gの5ビット階調コードを入力するD6~D10の下位3ビットに対応するD6~D8に接続され、青Bの3ビット階調コードを出力するP0~P2は液晶表示ドライバ10dの青Bの5ビット階調コードを入力するD0~D5の下位3ビットに対応するD0~D2に接続されているので、図38Bに示すように、液晶表示ドライバ10dの表示メモリ12には赤Rの階調コードとして上位3ビットに0が付加された5ビットの階調コードとして記憶され、緑G、青Bの階調コードとして上位2ビットに0が付加された5ビットの階調コードとして記憶されている。図39は、図37に示される画像表示装置における液晶表示ドライバ10dのデータ入力端子の割り付け例を示す図である。データ入力端子の割り付けは実施の形態1の図22と同じであるが赤R、緑G、青Bの階調コードが入力される端子を示す※の位置が赤Rの2ビットの階調コードが5ビットの階調コードの下位2ビットに対応した端子に入力され、緑G、青B3ビットの階調コードが5ビットの階調コードの下位3ビットに対応した端子に入力されることを示している。図40Aおよび図40Bは、図37に示される画像表示装置における液晶表示ドライバ10dの階調変換テーブル記憶部13Rd、13Gd、13Bdに記憶される階調変換テーブルの一設定例を示す図である。2ビット階調コードの赤Rが4階調、3ビット階調コードの緑G、青Bが8階調で256色表示できるようにしたものである。図40Aは、階調変換テーブル記憶部13Rdに記憶される赤Rの階調コードで、上位3ビットに000bが付されているを付したコードが実際に入力される階調コードでその他の階調コードには上位3ビットを無視し、下位2ビットの階調コードに対応した階調出力値が設定されている。が付されていない階調コードについては通常入力されることはないので他の階調出力値を設定してもよい。図40Bは、階調変換テーブル記憶部13Gd、13Bdに記憶される緑G、青Bの階調コードで、上位2ビットに00bが付されているを付したコードが実際に入力される階調コードでその他の階調コードには上位2ビットを無視し、下位3ビットの階調コードに対応した階調出力値が設定されている。が付されていない階調コードについては通常入力されることはないので他の階調出力値を設定してもよい。また、階調変換テーブル記憶部13Gd、13Bdに設定する階調出力値は必要に応じて緑G用、青B用に個別に設定してもよい。また、マイクロコンピュータ9dの命令コード出力端子C03~C05、C11~C15、C15~C17から出力される固定値は、すべて0でもよいし、すべて1でもよい。0と1とが両方含まれていてもよい。また、本実施の形態において、マイクロコンピュータ9dでは、1バイトの上位から2ビットを赤R、次の3ビットを緑G、下位の3ビットを青Bとしているが、画面を作成するための元の素材イメージデータ等にあわせて割り付けの順番を変えてもよい。ただし、出力処理を効率よくするために1バイトのカラー表示データをそのままカラー表示データ出力端子P0~P7に出力するため、変更したビット割り付けにあわせて液晶表示ドライバのデータ入力端子への接続を変更する必要がある。以下に、本実施の形態における画像表示装置において、マイクロコンピュータ9dがカラー表示データ記憶部17内の表示イメージデータエリアに記憶された表示データを送信する手段について説明する。図41は、図37に示される画像表示装置における表示データ出力処理を示すフローチャートである。基本的には図25のフローチャートと同じなので、同一ステップには同一符号を付して説明を省略する。実施の形態1と異なり、マイクロコンピュータ9dのカラー表示データ出力端子P0~P7と共通に液晶表示ドライバ10dのデータ入力端子に接続する命令コード出力端子がC00~02、C06~07、C10、C11~12に変わったことで、ステップS2dで入力設定にする端子がC00~02、C06~07、C10、C11~12に変化している。このように、本実施の形態においても、液晶表示ドライバ10dの複数のデータ入力端子D0~D15に、マイクロコンピュータ9dの表示データ出力端子P0~P7から液晶表示ドライバ10dへ赤R2ビット、緑G3ビット、青B3ビットのカラー表示データが送られるとともにマイクロコンピュータ9dの表示データ出力端子P0~P7と共通接続されていない複数の命令コード出力端子C03~C05、C11~C12、C15~C17から予め定められた固定値が送られることにより、これを受け取った液晶表示ドライバ10dは、カラー表示データ出力端子P0~P7から出力された赤R2ビット、緑G3ビット、青B3ビットのカラー表示データと、その他のビットに固定値を割り当てることにより、液晶表示ドライバ10dが処理可能な5ビットの階調コードを容易かつ短時間で作成することができる。従って、5×3ビットのカラー表示データに基づいて駆動する汎用の液晶表示ドライバ10dを用いて、8ビット1バイトのカラー表示データに応じたカラー表示をするために、ビット拡張を行う特別な回路を設けることなく迅速にビット拡張処理を行うことができ、マイクロコンピュータ9dでもビット拡張処理等の特別な処理を行う必要がないので、機器のリモコンや操作部に用いられ、モード切替処理、ブザー発生処理、音声処理、通信処理等を行うための従前のマイクロコンピュータで十分に迅速な処理を行わせることができる。また、1ドット当り5×3ビット必要なカラー表示データが、8ビットで構成できるので、液晶表示ドライバ10bの表示メモリ12に記憶される表示データ列は128×256×5×3ビットであるのに対し、大量のデータを処理する必要のあるイメージデータエリアの構成は5ビットのデータに対し、8ビット単位で構成することが一般的で、液晶表示ドライバ10dにそのまま対応するために必要なマイクロコンピュータ9dのカラー表示データ記憶部17の容量は128×256×8×3ビット128×256×3バイトとなる。それに対し、本実施の形態では1/3の128×256×8ビット128×256バイトのデータ量ですむので、より安価なマイクロコンピュータで実現することができる。また、液晶表示ドライバ10dの階調変換テーブル記憶部13Rd、13Gd、13Bdと赤R、緑G、青B3色毎に独立して設けられているので、少なくとも階調の少ない1色について単独で階調変換テーブルの階調出力値を最適化でき、用途や表示デバイスの色特性等に応じてカラーバランス全体を効率的に最適化することができる。以上、カラー表示を行うよう構成された本発明の実施の形態について説明したが、本発明は上記実施形態に限定されるものではなく、その趣旨を逸脱しない範囲内で種々の改良、変更、修正が可能である。例えば、複数の上記実施形態における各構成要素を任意に組み合わせることとしてもよい。また、上記実施の形態1、2、3において、赤Rを2ビットの階調に割り付けているが、用途に応じて、例えば、暖色系の色を繊細に表示したい場合等は青Bを2ビットの階調に割り付け、赤R、緑Gを3ビットの階調に割り付けてもよい。また、上記実施の形態1、2、3において、階調コードについては小さい値を暗、大きい値を明としたが、逆に小さい値を明、大きい値を案とし、階調変換テーブルで反転してもよい。また、カラー液晶表示パネルの特性ネガで反転させてもよい。また、上記実施の形態1、2、3において、表示データ行の下位のバイトから送信するように構成されているが、これに限られず、液晶表示ドライバ10の設定を変えて表示データ列の上位のバイトから送信するように構成されてもよい。また、上記実施の形態では、画像表示装置として、液晶表示装置を用いて説明したが、これに限定されない。画像表示装置は、複数の表示ドットに表示データを送って画像を表示する装置であればよい。画像表示装置は、例えば、有機EL、蛍光表示管などを用いた表示装置であってもよい。上記説明から、当業者にとっては、本発明の多くの改良や他の実施形態が明らかである。従って、上記説明は、例示としてのみ解釈されるべきであり、本発明を実行する最良の態様を当業者に教示する目的で提供されたものである。本発明の精神を逸脱することなく、その構造及び/又は機能の詳細を実質的に変更できる。"