カソード端子部分、および前記カソード端子部分の両端に配置された少なくとも2つの対向するアノード端子部分を備え、そのうち、前記2つのアノード端子部分が導電ラインを介して互いに電気接続されるリードフレームと、互いに並列接続された多数のキャパシター素子を備え、そのうち、前記キャパシター素子が同一平面上に配列されるとともにリードフレーム上に配置され、各キャパシター素子が互いに対向するカソード部分ならびにアノード部分を備える少なくとも1つのキャパシターユニットアセンブリーと、を含み、そのうち、前記キャパシター素子のカソード部分が前記カソード端子部分に電気接続され、前記キャパシター素子のアノード部分が前記アノード端子部分に電気接続され、そして、多数のキャパシターユニットアセンブリーが存在する時、前記キャパシターユニットアセンブリーが堆積方式で配列されるデカップリングデバイス。キャパシター素子の数量が偶数である請求項1記載のデカップリングデバイス。さらに、互いに堆積された前記キャパシターユニットアセンブリーの前記キャパシター素子の前記アノード部分間に多数の導電スペーサーを備える請求項1記載のデカップリングデバイス。前記カソード端子部分がスペーシングを備えるとともに、前記導電ラインが前記スペーシング中に配置される請求項1記載のデカップリングデバイス。前記導電ラインが連続湾曲構造である請求項1記載のデカップリングデバイス。さらに、前記導電ラインに直列または並列に電気接続される、インダクタンス特性を有するデバイスを具える請求項1記載のデカップリングデバイス。前記カソード端子部分が更に、前記カソード端子部分の表面に位置するラフ構造を備えた請求項1記載のデカップリングデバイス。さらに、前記キャパシター素子および前記リードフレームを部分的に被覆するとともに、前記カソード端子部分ならびに前記アノード端子部分の底面を露出させるパッキング樹脂を備える請求項1記載のデカップリングデバイス。前記カソード端子部分および前記アノード端子部分が更にそれぞれ、前記カソード端子部分の縁ならびに前記アノード端子部分の縁に配置されるとともに、前記パッケージ樹脂中で嵌合される嵌合構造を備える請求項8記載のデカップリングデバイス。前記パッケージ樹脂が前記導電ラインを完全に被覆するか又は前記導電ラインの一部を露出させる請求項8記載のデカップリングデバイス。さらに、互いに対向する第1蓋体および第2蓋体を備え、そのうち前記第1蓋体ならびに前記第2蓋体が前記キャパシター素子を被覆するとともに、前記第1蓋体が前記カソード端子部分ならびに前記アノード端子部分の底面を露出させる請求項1記載のデカップリングデバイス。前記カソード端子部分および前記アノード端子部が更にそれぞれ、前記カソード端子部分の縁ならびに前記アノード端子部分の縁に配置されるとともに、前記第1蓋体中で嵌合する嵌合構造を備える請求項11記載のデカップリングデバイス。さらに、前記カソード端子部分および前記アノード端子部分間に並列に接続される少なくとも1つのセラミックコンデンサーを備える請求項1記載のデカップリングデバイス。さらに、前記キャパシター素子上方で前記キャパシター素子をカバーする電磁波阻止層を含む請求項1記載のデカップリングデバイス。前記電磁波阻止層が前記キャパシター素子に電気接続される請求項14記載のデカップリングデバイス。各キャパシター素子が、バルブ金属層と、前記バルブ金属層上に形成される誘電層と、前記誘電層上に形成される導電ポリマー層上と、前記導電ポリマー層上に形成されるカソード導電層と、を備える請求項1記載のデカップリングデバイス。各キャパシター素子がタンタルキャパシターを有するキャパシターであり、前記バルブ金属層がタンタル金属から成り、前記誘電層がタンタル酸化物から成り、前記カソード導電層がカーボンペースト-銀ペースト混合物から成り、そして、前記アノード部分が少なくとも前記アノード端子部分に電気接続された延伸導電線を備える請求項16記載のデカップリングデバイス。さらに、前記導電ライン上方に配置された絶縁層を備え、そのうち、前記絶縁層が前記カソード端子部分および前記アノード端子部分を互いに電気的に絶縁可能とする請求項1記載のデカップリングデバイス。前記キャパシター素子が設定方向に堆積され、2つの隣接するキャパシター素子の前記アノード部分が所定のスペーサー数Dで互いに互い違いに配置され、前記Dが1より大きいか等しいものである請求項1記載のデカップリングデバイス。前記カソード端子部分および前記アノード端子部分が、前記端子構が互いに隣接するように配列されるとともに、前記隣接するキャパシター素子の前記アノード部分ならびに前記カソード端子部分が交互に配列される複数の端子構造を備える請求項1記載のデカップリングデバイス。しかしながら、通過型デカップリングデバイスの通過型キャパシター素子の製造プロセスは、複雑であり、通過型デカップリングデバイスの製造コストの削減には不都合である。また、交互堆積型デカップリングデバイスのキャパシター素子の堆積方式は、容易に堆積不整合misalignmentを生じやすいので、交互堆積型デカップリングデバイスの製造歩留まりyieldは低い。そこで、この発明の目的は、簡単な製造プロセスおよびデカップリングデバイスの多数のキャパシター素子の比較的容易な堆積方式を有するデカップリングデバイスを提供することにある。この発明は、デカップリングデバイスを提供し、リードフレームと少なくとも1つのキャパシターユニットアセンブリーとを含む。リードフレームがカソード端子部分、およびカソード端子部分の両端に配置された少なくとも2つの対向するアノード端子部分を含む。2つのアノード端子部分が導電ラインを介して互いに電気接続される。キャパシターユニットアセンブリーが多数のキャパシター素子を含む。キャパシターユニットアセンブリーの多数のキャパシター素子が並列接続され、同一平面上に配列されるとともに、各キャパシター素子がリードフレーム上に配置される。各キャパシター素子が互いに対向するカソード部分ならびにアノード部分を有する。キャパシター素子のカソード部分がカソード端子部分に電気接続される。キャパシター素子のアノード部分がアノード端子部分に電気接続される。多数のキャパシターユニットアセンブリーが存在する時、キャパシターユニットアセンブリーが堆積方式で配列される。以上の観点から、この発明にかかるデカップリングデバイスは、少なくとも以下の利点を有する。デカップリングデバイスが多数のキャパシター素子を同一平面上に配列し、かつ互いに並列接続する方式を採用して、キャパシター素子をリードフレーム上に堆積する。この堆積方式は、たいへん簡単で、かつ有効にESR等価直列抵抗を低減させる。また、デカップリングデバイスは、リードフレームおよびキャパシター素子の配列に対して多端子構造を設計することができ、このようにして、多端子間の電流伝送経路を短縮することができ、ESL等価直列インダクタンスを低下させることができる。さらに、デカップリングデバイスの2アノード部分を利用して導電ライン構造を形成する。この導電ライン構造は、高周波操作期間にインダクターを発生させるとともに、インダクターおよびキャパシターが等価フィルタリング回路を形成するため、デカップリングデバイスにフィルタリング効力を持たせることができる。以下、この発明を実施するための形態を図面に基づいて説明する。この発明は、リードフレームと少なくとも1つのキャパシターユニットアセンブリーとを含むデカップリングデバイスを提供する。リードフレームがカソード陰極端子部分とカソード端子部分の両端に配置される少なくとも2つの対向するアノード陽極端子部分とを含む。2つのアノード端子部分が導電ラインを介して互いに電気接続される。キャパシターユニットアセンブリーが多数のキャパシター素子を含む。キャパシターユニットアセンブリーの多数のキャパシター素子が並列接続され、同一平面上に配列されるとともに、リードフレームに配置される。各キャパシター素子がカソード部分と互いに対向するアノード部分とを有する。キャパシター素子のカソード部分がカソード端子部分に電気接続される。キャパシター素子のアノード部分がアノード端子部分に電気接続される。多数のキャパシターユニットアセンブリーが存在する時、キャパシターユニットアセンブリーが堆積方式で配列される。この発明にかかるデカップリングデバイスは、多数のキャパシター素子が同一平面上に配列され、かつ互いに並列接続されて、簡単な製造プロセスを有するとともに、ESR等価直列抵抗を低減できる。また、キャパシター素子が通過型キャパシター素子よりもカソード部分およびアノード部分を有するシート型キャパシター素子を採用しているため、製造プロセスが簡単である。さらに、リードフレームの少なくとも2つのアノード端子部分が互いに接続されて伝送線構造を形成するとともに、この伝送線構造が高周波数状態におけるインダクターを形成し、かつインダクターがキャパシター素子のキャパシターと一緒にフィルターを形成する。また更に、リードフレームが多端構造を有し、かつ隣接する端子間の電流伝送距離をより短くするので、ESL等価直列インダクタンスを低減する。以下、幾つかの実施形態を挙げて、この発明の技術内容を説明する。図1A~図1Cは、この発明の実施形態にかかるデカップリングデバイスのリードフレームおよびキャパシター素子を示す概略的な説明図である。図2Aと図2Bとは、この発明の実施形態にかかるデカップリングデバイスとその等価回路とをそれぞれ示す概略的な説明図であり、そのうち、同一平面上に配列されたキャパシター素子がリードフレーム上に配置されている。図1A~図1Cと図2A~図2Bとにおいて、デカップリングデバイス100図2A参照は、リードフレーム110と、多数のキャパシター素子120とを含む。リードフレーム110がカソード端子部分112とカソード端子部分112の両端に配置された少なくとも2つの対向するアノード端子部分114a114bを含む。2つのアノード端子部分114a114bが導電ライン116を介して電気接続される。キャパシター素子120がリードフレーム110上に配置され、かつ各キャパシター素子120がカソード部分122と互いに対向するアノード部分124とを有し、そのうち、キャパシター素子120が同一平面上にN個を1グループ図2A中、N=2とする方式で第1キャパシターユニットアセンブリーCU1中に配列され、第1キャパシターユニットアセンブリーCU1のキャパシター素子120が並列接続され、かつNが2より大きいか等しい。キャパシター素子120の数量は、偶数であることができる。キャパシター素子120のカソード部分122がカソード端子部分112に電気接続されるとともに、キャパシター素子120のアノード部分124がアノード端子部分114a114bに電気接続される。引き続き、図1Aにおいて、カソード端子部分112は、スペーシングSを有することができ、かつ導電ライン116がスペーシングSに配置される。より詳細には、スペーシングSがカソード端子部分112を2つのサブカソード端子部分subcathodeterminalportion112a112bに分割でき、導電ライン116をサブカソード端子部分112a112b間に位置させることができる。このようにして、リードフレーム110のカソード端子部分112、アノード端子部分114aおよび導電ライン116が同一平面上に位置することができ、多数のキャパシター素子120のカソード部分122ならびにアノード部分124が、リードフレーム110の同一平面上に位置することができる。その結果、後続する多数のキャパシター素子120の互いに電気接続される歩留まりyieldを向上させることができる。また、カソード端子部分112は、更にカソード端子部分112の表面に位置するラフ構造118を有することができる。ラフ構造118が、キャパシター素子120およびカソード端子部分112間の接着性adhesionを向上させることができる。ラフ構造118は、カソード端子部分112上でモールディングプロセスを実施することによって形成できる。更に、デカップリングデバイス100が、更に導電ライン116上方に配置された絶縁層130を含むことができ、絶縁層130が、カソード端子部分112およびアノード端子部分114a114bを互いに電気絶縁することができる。一般に、絶縁層130は、リードフレーム110の適切な位置に絶縁粘着テープを貼り付けることにより形成できる。図1Bと図1Cとにおいて、キャパシター素子120が、シートキャパシター素子であることができ、かつ対向する両端に1つのカソード部分122および1つのアノード部分124をそれぞれ有する。キャパシター素子120の内部構造は、キャパシター素子120の断面線A-A‘から見て取ることができる。即ち、キャパシター素子120は、バルブ金属層120aと、誘電層120bと、導電ポリマー層120cと、カソード導電層120dとを含むことができる。誘電層120bは、バルブ金属層120a上に形成される。導電ポリマー層120cは、誘電層120b上に形成される。カソード導電層120dは、導電ポリマー層120c上に形成される。また、キャパシター素子120中、絶縁部分126図1Cを参照が、更にカソード部分122およびアノード部分124間に配置されることができて、カソード部分122をアノード部分124から絶縁する。図2Aにおいて、デカップリングデバイス100中、多数のキャパシター素子120が同一平面上にN個を1グループ図2A中、N=2とする方式で第1キャパシターユニットアセンブリーCU1中に配列され、かつキャパシター素子120が並列接続される。注意すべきことは、第1キャパシターユニットアセンブリーCU1中の2つのキャパシター素子120が互いに堆積される代わりに同一平面上に配列されることである。この発明中、いわゆる同一平面とは、第1キャパシターユニットアセンブリーCU1中の全てのキャパシター素子120が同一層中に配列されることを言う。図2A中に見ることができるように、図2Aの図面の上方および下方に位置する2つのキャパシター素子120にとって各カソード部分122が互いに隣接すると同時に、各アノード部分124が互いに離れている。カソード部分122は、カソード端子部分112のほとんど全ての面積をカバーすることができ、良好な電気接続効果を達成できる。従って、デカップリングデバイス100が多数のキャパシター素子120が同一平面上に配列され、かつ互いに並列接続される方式を採用しているので、より簡単な製造プロセスを有し、ESR等価直列抵抗を効果的に低減できる。特に、図2Bの等価回路に示すように、導電ライン116により形成される伝送線構造が高周波操作期間にインダクターLを発生させるとともに、このインダクターLおよび2つのキャパシター素子120のキャパシターCがCLC回路を形成する。つまり、いわゆるπ型フィルターである。このようにして、ノイズを高周波操作期間に効果的に解消できる。図3は、この発明の実施形態にかかる別なデカップリングデバイスを示す概略的な説明図である。図3において、デカップリングデバイス101は、図2Aに示したデカップリングデバイス100と類似するとともに、同一デバイスには同一符号を付す。注意すべきことは、キャパシター素子120が同一平面上にN個を1グループ図3中、N=4とする方式で第1キャパシターユニットアセンブリーCU1中に配列され、かつキャパシター素子120が並列接続されることである。このようにして、適切な数量のキャパシター素子120を同一平面上に配列する方式でリードフレーム110上に任意に配列することができ、必要とされる静電容量値を備えたデカップリングデバイスを獲得することができる。多数のキャパシター素子120を同一平面上に配列する方式は、より簡単であり、製造プロセス効率を向上させることができる。図4は、この発明の実施形態にかかる更に別なデカップリングデバイスを示す概略的な説明図であり、かつ図4の断面が図2A中のB-B‘線方向から観て得られたものである。図4において、多数のキャパシターユニットアセンブリーが存在する時、キャパシターユニットアセンブリーが堆積方式で配列される。より詳細には、デカップリングデバイス102中、キャパシター素子120が同一平面上にN個を1グループとする方式で第2キャパシターユニットアセンブリーCU2中に配列されるとともに、第2キャパシターユニットアセンブリーCU2中のキャパシター素子120が並列接続され、かつ第2キャパシターユニットアセンブリーCU2が第1キャパシターユニットアセンブリーCU1上に堆積される。換言すれば、キャパシターユニットアセンブリーの多数のグループが、リードフレーム110の平面に垂直方向normaldirectionへ堆積されることができ、かつキャパシターユニットアセンブリーの数量が調整できる。図4に示すように、キャパシターユニットアセンブリーCU2~CU4は第1キャパシターユニットアセンブリーCU1上に互いに堆積することができる、つまり、キャパシターユニットアセンブリーCU1~CU4の計4グループが堆積され、大きな静電容量を備えるデカップリングデバイス102を獲得できる。再び図4において、キャパシター素子120は、導電接着剤140によって互いに電気接続できる。さらに、注意すべきことは、導電接着剤140がサブカソード端子部分112a上のラフ構造118と協同して、キャパシター素子120およびサブカソード端子部分112aが良好な接着を形成することである。また、導電ライン116により形成されるインダクターの値を更に設計要求に従って調整できる。図5は、この発明の別な実施形態にかかるデカップリングデバイスを示す概略的な説明図であり、キャパシター素子が省略されたものである。図5において、このデカップリングデバイス103中、導電ライン116aを連続湾曲構造とすることができる。この連続湾曲構造の導電ライン116aは、パンチングまたはエッチングのような方式で形成することができる。連続湾曲構造は、サインsin波、方形波またはジグザグ波により導電ライン116aの総延長を増大できる形状とすることができ、それによって、導電ライン116aの総延長および面積を調節でき、高周波数操作の場合においてデカップリングデバイス103のインダクタンス値を調整できる。図6は、この発明の更に別な実施形態にかかるデカップリングデバイスを示す概略的な説明図であり、キャパシター素子が省略されたものである。図6において、このデカップリングデバイス104は、更にインダクタンス特性を有するデバイス150を含むことができ、導電ライン116に直列または並列に接続される。このインダクタンス特性を有するデバイス150は、例えば、チップインダクターである。それにより、デカップリングデバイス104のインダクタンス値が、高周波数操作の場合において調整できる。図7は、この発明のまた別な実施形態にかかるデカップリングデバイスを示す概略的な断面図である。図7において、このデカップリングデバイス105は、更に部分的にキャパシター素子120およびリードフレーム110を被覆するパッケージ樹脂160を含むことができるとともに、パッケージ樹脂160がサブカソード端子部分112aならびにアノード端子部分114a114bの底面BSを露出させる。パッケージ樹脂160は、キャパシター素子120およびリードフレーム110を1つのデバイスに統合でき、かつ外部の空気ならびに湿気を隔絶できる。図8は、図7の底面から観たデカップリングデバイスを示す概略的な説明図である。図9A~図9Cは、それぞれ図8のC-C‘線、D-D’線およびE-E‘線に沿った概略的な断面図であり、かつ図9A~図9Cにおいてキャパシター素子が省略されたものである。同時に図7と図8と図9A~図9Cとにおいて、デカップリングデバイス105中、サブカソード端子部分112a112bおよびアノード端子部分114a114bは、更にそれぞれ嵌合構造engagingstructure170を含むことができ、サブカソード端子部分112a112bの縁ふち=エッジならびにアノード端子部分114a114bの縁に配置され、かつ嵌合構造170がパッケージ樹脂160中に嵌合される。嵌合構造170は、リードフレーム110をパッケージ樹脂160中に安定して固定させることができ、それにより、リードフレーム110およびキャパシター素子に対するパッケージ樹脂160被覆効果ならびに安定性を向上させる。嵌合構造170は、例えば、サブカソード端子部分112a112bの縁およびアノード端子部分114a114bの縁をプレスすることによって形成される。また、注意すべきことは、図9Cに示すように、パッケージ樹脂160は、導電ライン116を完全に被包encapsulateできることである。しかし、別な実施形態中、パッケージ樹脂もまた導電ライン116の一部を露出させることができる図示せず。パッケージ樹脂160が導電ライン116の一部を露出させる実施形態中、図6に示した技術により、インダクタンスを調整するために、インダクタンス特性を有するデバイス150を露出された導電ライン116上に配置することは容易である。図10は、この発明の実施形態にかかる更に別なデカップリングデバイスを示す概略的な断面図である。図10において、このデカップリングデバイス106は、更に少なくとも1つのセラミックキャパシター1804つが図10に示されるがサブカソード端子部分112a112bおよびアノード端子部分114a114b間に並列接続される。並列接続された追加的なセラミックキャパシター180により、デカップリングデバイス106の静電容量を設計要求に従って調整できる。図11は、この発明の実施形態にかかるまた別なデカップリングデバイスを示す概略的な断面図である。図11のデカップリングデバイス107は、図4のデカップリングデバイス102に類似している。注意すべきことは、デカップリングデバイス107が更に電磁波阻止層190を含み、キャパシター素子120の上方においてキャパシター素子120をカバーしていることである。電磁波阻止層190によって、デカップリングデバイス107に対する外部電磁波の電磁波干渉を遮断できる。再び、図11において、電磁波阻止層190は、遮蔽層反射型、吸収材料、または遮蔽層および吸収材料を結合した多層複合構造であり、例えば、金属板、導電ポリマー材料、磁性金属酸化物あるいは、ナノ級複合材料から作製され、デカップリングデバイス107に対する外部電磁波の干渉を隔絶する。電磁波阻止層190は、またデカップリングデバイス107の電源信号伝送が発生させる電磁波も遮断することができ、電磁波がデカップリングデバイス107外部に位置する能動デバイス図示せずを干渉することを防止する。図11に示すように、電磁波阻止層190は、また導電接着剤140図4を参照を介してキャパシター素子120のカソード部分122に電気接続され、接地されている。しかし、別な実施形態中、電磁波阻止層190は、キャパシター素子120のカソード部分122に電気接続にされない。図12は、この発明の更に別な実施形態にかかるデカップリングデバイスを示す概略的な断面図である。2つの蓋体が多数のキャパシター素子120を被覆するために使用できる。図12において、デカップリングデバイス107aは、更に第1蓋体160aと互いに対向する第2蓋体160bとを含む。第1蓋体160aおよび第2蓋体160bが多数のキャパシター素子120を被覆し、かつ第1蓋体160aがサブカソード端子部分112aおよびアノード端子部分114a114bの底面を露出させる。また、サブカソード端子部分112aおよびアノード端子部分114a114bは、更に嵌合構造170を含むことができ、サブカソード端子部分112aの縁ならびにアノード端子部分114a114bの縁に配置され、かつ嵌合構造170が第1蓋体160aに嵌合される。その結果、嵌合構造170が第1蓋体160aに結合できるので、デカップリングデバイス107a全体がより安定する。さらに、第1蓋体160aがリードフレーム110周辺に追加的な延伸部分160a1を有する。キャパシター素子120が堆積された後、第2蓋体160bが第1蓋体160a上に装着される。図13Aは、この発明のまた別な実施形態にかかるデカップリングデバイスのキャパシター素子を示す概略的な説明図である。図13Bは、同一平面においてリードフレームに配置されたキャパシター素子を示す概略的な断面図である。図13Cは、図13BのF-F‘線に沿って示した概略的な断面図である。図13A~図13Cとにおいて、デカップリングデバイス107bは、図1A~図1Bと図2Aとのデカップリングデバイス100に類似するとともに、同一デバイスには同一な符号を使用する。注意すべきことは、各キャパシター素子120がタンタルキャパシターのキャパシター素子であり、バルブ金属がタンタル金属からなり、誘電層120bがタンタル酸化物からなり、かつカソード導電層120dがカーボンペースト-シルバーペースト混合物からなるいずれも図1Cを参照ことである。アノード部分124が少なくとも延伸導電線を含み、アノード端子部分114aに電気接続される。より詳細には、各キャパシター素子120のアノード端子124が少なくとも1つの延伸導電線図13Bに2個が示されるを形成できる。しかし、各キャパシター素子120のアノード端子124は、2つ以上の延伸導電線を形成することができ、導電経路を短縮する助けとなる。さらに、図13Cにおいて、タンタルキャパシターをキャパシター素子として使用する時、高度差が互いに堆積されたアノード端子124間に生じる。従って、デカップリングデバイス107bは、更に互いに堆積されたキャパシターユニットアセンブリーCU1CU2のキャパシター素子120のアノード端子124間に位置する多数の導電スペーサーSPを含んでいるため、高度差を補償できる。デカップリングデバイス100~107bは、多端構造を採用して、隣接する端子間の電流伝送距離を短縮できるため、ESL等価直列インダクタンスを低減する。以下、幾つかの実施形態が列挙されて、ESLを効果的に低減できるデカップリングデバイスを説明する。図14は、図3のデカップリングデバイスの多数のキャパシター素子が同一平面上に配列される方式を示す概略的な説明図である。図15Aと図15Bとは、多数のキャパシター素子が同一平面上に配列される別な2方式を示す概略的な説明図である。先ず図14において、キャパシター素子120のカソード部分122が長さ方向DLに互いに隣接するように配置されるとともに、キャパシター素子120のアノード部分124が幅方向DWに互いに隣接するように配置される。図14から分かるように、電流伝送距離Pは、アノード部分124およびカソード部分122間に存在する。再び図15Aと図15Bとにおいて、多数のキャパシター素子120が設定方向即ち、幅方向DWに配列され、かつ2つの隣接するキャパシター素子120のアノード部分124が所定のスペーサー数量Dで互い違いに配置されるが、Dは、1より大きいか等しい。図14を図15Aおよび図15Bと比較すると、図15Aならびに図15B中、より長い側面が逆に幅方向DWと見なされるとともに、より短い側面が長さ方向DLと見なされている。つまり、図15Aおよび図15Bは、逆転型デカップリングデバイスを示している。より詳細には、図15Aのデカップリングデバイス108a中、左から数えて第1のキャパシター素子120のアノード部分124が下向きで、左から数えて第2のキャパシター素子120および第3のキャパシター素子120のアノード部分124が上向きで、左から数えて第4の第1キャパシター素子120のアノード部分124が下向きである;換言すれば、2つスペーサー数量D=2のアノード部分124ごとに、アノード部分124が対面方向を変化させ上または下、互い違いに配置される。特に、図15Aの電流伝送距離Pは図12の電流伝送距離Pと比較して短いとともに、より短い電流伝送距離PがESL等価直列インダクタンス低減効果を発生させる。同様に、図15Bのデカップリングデバイス108b中、左から数えて、キャパシター素子120のアノード部分124が1つおきにスペーサー数量D=1が向きを変えている。つまり、左から数えて、キャパシター素子120のアノード部分124がそれぞれ下向き、上向き、下向き、上向きとなっている。このようにして、図15Bのデカップリングデバイス108bが電流伝送距離Pを短縮できるだけでなく、図15Aのデカップリングデバイス108aのキャパシター素子120の一部間に電流伝送が存在しない図15A中央の2つのキャパシター素子120のに対して、図15Bのデカップリングデバイス108bは、全ての隣接するキャパシター素子120が電流伝送の役割を果たすことができる。上記から分かるように、図15Aと図15Bとの逆転型デカップリングデバイス108a108bは、更に電流伝送距離Pを短縮できるため、さらにESLを低減できる。図16A~図16Cは、この発明の実施形態にかかる多端子構造を有する更に別なデカップリングデバイスを示す概略的な説明図である。そのうち、図16Aがデカップリングデバイスのリードフレームを示す概略的な説明図、図16Bがリードフレームに配列された同一平面上の多数のキャパシター素子を示す概略的な説明図、図16Cが底面から観たデカップリングデバイスを示す概略的な説明図である。このデカップリングデバイス109aの構造は、図16Aおよび図16Bを参照することで理解することができる。図16Aに示したように、リードフレーム110は、カソード端子部分112と、カソード端子部分112の両端に位置し互いに対向する少なくとも2つのアノード端子部分114a114bとを含む。2つのアノード端子部分114a114bは、導電ライン116を介して互いに電気接続されている。注意すべきことは、カソード端子部分112および2つのアノード端子部分114a114が8端子構造を形成できるとともに、絶縁層130が2つの端子構造間に使用されてカソード端子部分112およびアノード端子部分114a114を相互に電気的に絶縁していることである。図16Bに示すように、同一平面上の多数のキャパシター素子120が1グループが4個を含む方式でキャパシターユニットアセンブリーとして配列されるため、8端子構造T1~T8を有するデカップリングデバイス109aを形成する。より詳細には、図16A~図16Cの実施形態中、カソード端子部分112およびアノード端子部分114a114が8端子構造T1~T8を含み、8端子構造T1~T8が互いに隣接するように配列され、かつ隣接するキャパシター素子120のアノード部分124およびカソード部分122が交互に配列される。図16Cに示したように、端子構造T1~T8の数量が増大するため、隣接する端子構造間の電流伝送経路Pを短縮できるとともに、ESL等価直列インダクタンスを低減できる。図17A~図17Cは、この発明の実施形態にかかる多端子構造を有するまた別なデカップリングデバイスを示す概略的な説明図であり、そのうち、図17Aがデカップリングデバイスのリードフレームを示す概略的な説明図、図17Bがリードフレームに配列された同一平面上の多数のキャパシター素子を示す概略的な説明図、図17Cが底面から観たデカップリングデバイスを示す概略的な説明図である。図17A~図17Cのデカップリングデバイス109bは、図16A~図16Cのデカップリングデバイス109aに類似しているとともに、同一デバイスに同一符号を使用する。注意すべきことは、図17A~図17C中、10端子構造T1~T10がリードフレーム110および多数のキャパシター素子120を配列する方式で形成されていることである。端子構造T1~T10の数量が更に増大するため、2つの隣接する端子構造間の電流伝送距離Pを短縮でき、かつESLを良好に低減する。図18は、この発明の実施形態にかかるデカップリングデバイスおよび2つの市販デカップリングデバイスのフィルタリング性能を示す曲線比較グラフである。この発明の実施形態にかかるデカップリングデバイス中、4個が1グループであるキャパシター素子120を同一平面上に配列する図3に示した配列方式であるとともに、4層を堆積し、かつ、このデカップリングデバイスのESR等価直列抵抗が100KHsで1mΩであり、曲線230で表している。従来の通過型デカップリングデバイスを曲線210で表している。従来の交互堆積型デカップリングデバイスを曲線220で表している。図18中、垂直軸y軸は、透過信号/入射信号の比率であり;水平軸x軸は、デカップリングデバイスの操作周波数である。図18において、それを見ると分かるように、通過型デカップリングデバイス曲線210が高い周波数100MHz以上である時、フィルタリング性能が明白に悪化する曲線210が次第に増加する;しかし、この発明の実施形態にかかるデカップリングデバイス曲線230は、高い周波数100MHz時にまだ優秀なフィルタリング性能を有する曲線210は下降;つまり、通過型デカップリングデバイスを比較すると、高い周波数100MHz以上時に、この発明の実施形態にかかるデカップリングデバイスの比率透過信号/入射信号がより低い。また、この発明の実施形態にかかるデカップリングデバイス曲線230と交互堆積型デカップリングデバイス曲線220と高い周波数100MHz以上時のフィルタリング性能を比較することにより、また明白に分かるように、この発明の実施形態にかかるデカップリングデバイス曲線230のフィルタリング性能が比較的良好である。以上のように、この発明を実施形態により開示したが、もとより、この発明を限定するためのものではなく、当業者であれば容易に理解できるように、この発明の技術思想の範囲内において、適当な変更ならびに修正が当然なされうるものであるから、その特許権保護の範囲は、特許請求の範囲および、それと均等な領域を基準として定めなければならない。