データライン及びゲートラインの交差部に配され、データ電圧を保存するストレージキャパシタを含む複数の画素と、前記複数の画素のそれぞれに、前記ゲートラインを通じてスキャンパルスを出力するゲート駆動部と、入力画像に対応するデータ電圧を生成して、前記データラインを通じて前記複数の画素のそれぞれに出力するデータ駆動部と、前記複数の画素のうち、第1グループの画素の前記ストレージキャパシタに連結された第1ストレージ共通電圧ラインと、前記複数の画素のうち、第2グループの画素の前記ストレージキャパシタに連結された第2ストレージ共通電圧ラインと、第1ストレージ共通電圧を生成して、前記第1ストレージ共通電圧ラインを通じて前記第1グループの画素に出力し、第2ストレージ共通電圧を生成して、前記第2ストレージ共通電圧ラインを通じて前記第2グループの画素に出力するストレージ共通電圧駆動部と、を備える液晶表示装置。前記液晶表示装置は、前記複数の画素に光を照射するバックライトユニットをさらに備えることを特徴とする請求項1に記載の液晶表示装置。前記第1ストレージ共通電圧と前記第2ストレージ共通電圧とは、ストレージ共通ハイ電圧レベルまたはストレージ共通ロー電圧レベルを有し、異なる電圧レベルを有し、前記ストレージ共通電圧駆動部は、前記第1ストレージ共通電圧が前記ストレージ共通ハイ電圧レベルを有し、前記第2ストレージ共通電圧が前記ストレージ共通ロー電圧レベルを有し、前記複数の画素に前記データ電圧が書き込まれる第1プログラミング区間と、前記第1及び第2ストレージ共通電圧が遷移され、前記第1ストレージ共通電圧が前記ストレージ共通ロー電圧レベルを有し、前記第2ストレージ共通電圧が前記ストレージ共通ハイレベルを有し、前記バックライトユニットが発光する第1発光区間と、前記第1ストレージ共通電圧が前記ストレージ共通ロー電圧レベルを有し、前記第2ストレージ共通電圧が前記ストレージ共通ハイレベルを有し、前記複数の画素に前記データ電圧が書き込まれる第2プログラミング区間と、前記第1及び第2ストレージ共通電圧が遷移され、前記第1ストレージ共通電圧が前記ストレージ共通ハイ電圧レベルを有し、前記第2ストレージ共通電圧が前記ストレージ共通ロー電圧レベルを有し、前記バックライトユニットが発光する第2発光区間と、を含むように、前記第1及び第2ストレージ共通電圧を駆動することを特徴とする請求項1または2に記載の液晶表示装置。前記データ駆動部は、前記第1プログラミング区間に、前記第1グループの画素に、前記ストレージ共通ハイ電圧レベルから負の方向に前記データ電圧を書き込み、前記第2グループの画素に、前記ストレージ共通ロー電圧レベルから正の方向に前記データ電圧を書き込み、前記第2プログラミング区間に、前記第1グループの画素に、前記ストレージ共通ロー電圧レベルから正の方向に前記データ電圧を書き込み、前記第2グループの画素に前記ストレージ共通ハイ電圧レベルから負の方向に前記データ電圧を書き込むことを特徴とする請求項3に記載の液晶表示装置。前記データ駆動部は、Rに対する前記データ電圧を生成して出力するRサブフレーム区間と、Gに対する前記データ電圧を生成して出力するGサブフレーム区間と、Bに対する前記データ電圧を生成して出力するBサブフレーム区間と、を時分割方式を有するように前記データ電圧を駆動することを特徴とする請求項1乃至4のいずれか一項に記載の液晶表示装置。前記第1グループの画素は、奇数番目行の画素であり、前記第2グループの画素は、偶数番目行の画素であることを特徴とする請求項1乃至5のいずれか一項に記載の液晶表示装置。液晶表示装置の駆動方法において、前記液晶表示装置は、ストレージキャパシタを備える複数の画素を含み、前記複数の画素は、前記ストレージキャパシタが第1ストレージ共通電圧に連結された第1グループの画素、及び前記ストレージキャパシタが第2ストレージ共通電圧に連結された第2グループの画素を含み、前記第1及び第2ストレージ共通電圧は、異なる電圧レベルを有し、前記液晶表示装置の駆動方法は、前記複数の画素にデータ電圧を書き込むプログラミングステップと、前記第1及び第2ストレージ共通電圧の電圧レベルを遷移させるブースティングステップと、前記液晶表示装置のバックライトユニットを発光させる発光ステップと、を含む液晶表示装置の駆動方法。前記液晶表示装置の駆動方法は、Rに対して前記プログラミングステップ、前記ブースティングステップ、及び前記発光ステップを行うステップと、Gに対して前記プログラミングステップ、前記ブースティングステップ、及び前記発光ステップを行うステップと、Bに対して前記プログラミングステップ、前記ブースティングステップ、及び前記発光ステップを行うステップと、を含むことを特徴とする請求項7に記載の液晶表示装置の駆動方法。前記第1及び第2ストレージ共通電圧は、ストレージ共通ハイ電圧レベルまたはストレージ共通ロー電圧レベルを有し、前記プログラミングステップは、前記第1ストレージ共通電圧が前記ストレージ共通ハイ電圧レベルを有し、前記第2ストレージ共通電圧が前記ストレージ共通ロー電圧レベルを有する時、前記第1グループの画素に、前記ストレージ共通ハイ電圧レベルから負の方向に前記データ電圧を書き込み、前記第2グループの画素に、前記ストレージ共通ロー電圧レベルから正の方向に前記データ電圧を書き込み、前記第1ストレージ共通電圧が前記ストレージ共通ロー電圧レベルを有し、前記第2ストレージ共通電圧が前記ストレージ共通ハイ電圧レベルを有する時、前記第1グループの画素に、前記ストレージ共通ロー電圧レベルから正の方向に前記データ電圧を書き込み、前記第2グループの画素に、前記ストレージ共通ハイ電圧レベルから負の方向に前記データ電圧を書き込むことを特徴とする請求項7または8に記載の液晶表示装置の駆動方法。前記第1グループの画素は、奇数番目行の画素であり、前記第2グループの画素は、偶数番目行の画素であることを特徴とする請求項7乃至9のいずれか一項に記載の液晶表示装置の駆動方法。本発明が解決しようとする課題は、時分割方式の液晶表示装置の駆動方式を提供することである。また、本発明が解決しようとする課題は、時分割方式の液晶表示装置の駆動で、充電速度を向上させ、液晶表示装置の輝度を向上させることである。前記課題を達成するために、本発明の一実施形態の一側面によれば、データラインとゲートラインとの交差部に配され、データ電圧を保存するストレージキャパシタを備える複数の画素と、前記複数の画素のそれぞれに前記ゲートラインを通じてスキャンパルスを出力するゲート駆動部と、入力画像に対応するデータ電圧を生成して、前記データラインを通じて前記複数の画素のそれぞれに出力するデータ駆動部と、前記複数の画素のうち第1グループの画素の前記ストレージキャパシタに連結された第1ストレージ共通電圧ラインと、前記複数の画素のうち第2グループの画素の前記ストレージキャパシタに連結された第2ストレージ共通電圧ラインと、第1ストレージ共通電圧を生成して、前記第1ストレージ共通電圧ラインを通じて前記第1グループの画素に出力し、第2ストレージ共通電圧を生成して、前記第2ストレージ共通電圧ラインを通じて前記第2グループの画素に出力するストレージ共通電圧駆動部と、を備える液晶表示装置が提供される。前記液晶表示装置は、前記複数の画素に光を照射するバックライトユニットをさらに備えうる。前記第1ストレージ共通電圧と前記第2ストレージ共通電圧とは、ストレージ共通ハイ電圧レベルまたはストレージ共通ロー電圧レベルを有し、異なる電圧レベルを有し、前記ストレージ共通電圧駆動部は、前記第1ストレージ共通電圧が前記ストレージ共通ハイ電圧レベルを有し、前記第2ストレージ共通電圧が前記ストレージ共通ロー電圧レベルを有し、前記複数の画素に前記データ電圧が書き込まれる第1プログラミング区間;前記第1及び第2ストレージ共通電圧が遷移されて、前記第1ストレージ共通電圧が前記ストレージ共通ロー電圧レベルを有し、前記第2ストレージ共通電圧が前記ストレージ共通ハイレベルを有し、前記バックライトユニットが発光する第1発光区間;前記第1ストレージ共通電圧が前記ストレージ共通ロー電圧レベルを有し、前記第2ストレージ共通電圧が前記ストレージ共通ハイレベルを有し、前記複数の画素に前記データ電圧が書き込まれる第2プログラミング区間;前記第1及び第2ストレージ共通電圧が遷移されて、前記第1ストレージ共通電圧が前記ストレージ共通ハイ電圧レベルを有し、前記第2ストレージ共通電圧が前記ストレージ共通ロー電圧レベルを有し、前記バックライトユニットが発光する第2発光区間;を備えるように、前記第1及び第2ストレージ共通電圧を駆動しうる。前記データ駆動部は、前記第1プログラミング区間で、前記第1グループの画素に前記ストレージ共通ハイ電圧レベルから負の方向に前記データ電圧を書き込み、前記第2グループの画素に、前記ストレージ共通ロー電圧レベルから正の方向に前記データ電圧を書き込み、前記第2プログラミング区間で、前記第1グループの画素に、前記ストレージ共通ロー電圧レベルから正の方向に前記データ電圧を書き込み、前記第2グループの画素に、前記ストレージ共通ハイ電圧レベルから負の方向に前記データ電圧を書き込める。前記データ駆動部は、Rに対する前記データ電圧を生成して出力するRサブフレーム区間と、Gに対する前記データ電圧を生成して出力するGサブフレーム区間と、Bに対する前記データ電圧を生成して出力するBサブフレーム区間とを時分割方式を有するように前記データ電圧を駆動しうる。前記第1グループの画素は、奇数番目行の画素であり、前記第2グループの画素は、偶数番目行の画素でありうる。本発明の一実施形態の他の側面によれば、液晶表示装置の駆動方法において、前記液晶表示装置は、ストレージキャパシタを備える複数の画素を含み、前記複数の画素は、前記ストレージキャパシタが第1ストレージ共通電圧に連結された第1グループの画素、及び前記ストレージキャパシタが第2ストレージ共通電圧に連結された第2グループの画素を含み、前記第1及び第2ストレージ共通電圧は、異なる電圧レベルを有し、前記液晶表示装置の駆動方法は、前記複数の画素にデータ電圧を書き込むプログラミングステップと、前記第1及び第2ストレージ共通電圧の電圧レベルを遷移させるブースティングステップと、前記液晶表示装置のバックライトユニットを発光させる発光ステップと、を含む。また、前記液晶表示装置の駆動方法は、Rに対して前記プログラミングステップ、前記ブースティングステップ、及び前記発光ステップを行うステップと、Gに対して前記プログラミングステップ、前記ブースティングステップ、及び前記発光ステップを行うステップと、Bに対して前記プログラミングステップ、前記ブースティングステップ、及び前記発光ステップを行うステップと、を含みうる。前記第1及び第2ストレージ共通電圧は、ストレージ共通ハイ電圧レベルまたはストレージ共通ロー電圧レベルを有し、前記プログラミングステップは、前記第1ストレージ共通電圧が前記ストレージ共通ハイ電圧レベルを有し、前記第2ストレージ共通電圧が前記ストレージ共通ロー電圧レベルを有する時、前記第1グループの画素に、前記ストレージ共通ハイ電圧レベルから負の方向に前記データ電圧を書き込み、前記第2グループの画素に前記ストレージ共通ロー電圧レベルから正の方向に前記データ電圧を書き込み、前記第1ストレージ共通電圧が前記ストレージ共通ロー電圧レベルを有し、前記第2ストレージ共通電圧が前記ストレージ共通ハイ電圧レベルを有する時、前記第1グループの画素に前記ストレージ共通ロー電圧レベルから正の方向に前記データ電圧を書き込み、前記第2グループの画素に、前記ストレージ共通ハイ電圧レベルから負の方向に前記データ電圧を書き込める。本発明の実施形態によれば、液晶表示装置の各画素の充電速度を向上させ、液晶表示装置の輝度を高めうる。本発明の利点と特徴、及びそれらを達成する方法は、添付した図面と共に詳細に後述する実施形態を参照して説明する。しかし、本発明は、後述する実施形態に限定されず、異なる多様な形態に具現され、但し、本実施形態は、本発明の開示を完全にし、当業者に発明の範囲を完全に知らせるために提供されるものであり、本発明は、特許請求の範囲によって定義されるものである。下記の説明及び添付した図面は、本発明による動作を理解するためであり、当業者が容易に具現できる部分は、省略されうる。一つの素子が他の素子と連結されたまたはカップリングされたと称されるのは、他の素子と直接連結またはカップリングされた場合、または中間に他の素子を介在した場合をいずれも含む。一方、一つの素子が他の素子と直接連結されたまたは直接カップリングされたと称されるのは、中間に他の素子を介在していないことを表す。明細書全体にわたって、同一参照符号は、同一構成要素を表す。及びまたはは、述べられたアイテムのそれぞれ及び一つ以上のすべての組合わせを含む。たとえ、第1及び第2が多様な素子、構成要素及びまたはセクションを述べるために使われるにしても、これらの素子、構成要素及びまたはセクションは、これらの用語によって制限されない。これらの用語は、但し、一つの素子、構成要素またはセクションを他の素子、構成要素またはセクションと区別するために使用する。したがって、後述する第1素子、第1構成要素または第1セクションは、本発明の技術的思想内で、第2素子、第2構成要素または第2セクションでもある。本明細書で使われた用語は、実施形態を説明するためのものであり、本発明を制限しようとするものではない。本明細書で、単数型は、文句で特別に言及しない限り、複数型も含む。明細書で使われる含む及びまたは含むは、述べられた構成要素、ステップ、動作及びまたは素子に、一つ以上の他の構成要素、ステップ、動作及びまたは素子の存在または追加を排除しない。取り立てての定義がなければ、本明細書で使われるすべての用語は、当業者に共通的に理解されうる意味として使われうる。また、一般的に使われる辞書に定義されている用語は、明白に特別に定義されていない限り、理想的にまたは過度に解釈されない。以下、添付した図面を参照して、本発明の実施形態を説明する。図1は、本発明の一実施形態による液晶表示装置100の構造を示した図面である。本発明の一実施形態による液晶表示装置100は、タイミング制御部110、ゲート駆動部120、データ駆動部130、ストレージ共通電圧駆動部140、及び画素部150を備える。タイミング制御部110は、外部のグラフィック制御器から入力画像信号RGB、データイネーブル信号DE、垂直同期信号Vsync、水平同期信号Hsync、及びクロック信号CLKを受信し、画像データ信号DATA、データ駆動制御信号DDC、ゲート駆動制御信号GDC、及びストレージ共通電圧駆動制御信号SDCを生成する。タイミング制御部110は、水平同期信号Hsync、クロック信号CLK、データイネーブル信号DEのような入力制御信号が入力されて、データ駆動制御信号DDCを出力する。ここで、データ駆動制御信号DDCは、データ駆動部130の動作を制御する信号であって、ソースシフトクロックSSC、ソーススタートパルスSSP、極性制御信号POL及びソース出力イネーブル信号SOEを含む。また、タイミング制御部110は、垂直同期信号Vsync、クロック信号CLKが入力されて、ゲート駆動制御信号GDCを出力する。ゲート駆動制御信号GDCは、ゲート駆動部120の動作を制御する信号であって、ゲートスタートパルスGSP及びゲート出力イネーブル信号GOEを含む。ストレージ共通電圧駆動制御信号SDCは、ストレージ共通電圧駆動部140の動作を制御する信号である。ゲート駆動部120は、タイミング制御部110から供給されるゲート駆動制御信号GDCに対応して、スキャンパルスを順次に発生させ、これをゲートラインG1ないしGnに供給する。この時、ゲート駆動部120は、ゲートハイ電圧VGHとゲートロー電圧VGLによって、それぞれスキャンパルスの電圧レベルを決定する。スキャンパルスの電圧レベルは、画素152に備えられた、図2に示すスイッチング素子M1の種類によって変わりうる。すなわち、スイッチング素子M1がN型トランジスタで具現された場合、スキャンパルスは、活性化される区間の間にゲートハイ電圧VGHを有し、スイッチング素子M1がP型トランジスタで具現された場合、スキャンパルスは、活性化される区間の間にゲートロー電圧VGLを有する。データ駆動部130は、タイミング制御部110から供給される画像データ信号DATA及びデータ駆動制御信号DDCに対応して、データ電圧をデータラインD1ないしDmに供給する。さらに具体的に、データ駆動部130は、タイミング制御部110から供給される画像データ信号DATAをサンプリングしてラッチした後、ガンマ基準電圧回路から供給されるガンマ基準電圧を基にして、画素部150の画素152で階調を表現できるアナログデータ電圧に変換させる。画素部150は、データラインD1ないしDm及びゲートラインG1ないしGnの交差部に位置した多数の画素152を含む。各画素152は、少なくとも一本のデータラインDi、少なくとも一本のゲートラインGj、及び第1または第2ストレージ共通電圧ラインSTcomoddまたはSTcomevenに連結される。ゲートラインG1ないしGnは、第1方向に延びて平行に配され、データラインD1ないしDmは、第2方向に延びて平行に配される。ゲートラインG1ないしGnが第2方向に延び、データラインD1ないしDmが第1方向に延びた実施形態も可能である。また、本発明の実施形態によれば、第1グループの画素152は、第1ストレージ共通電圧ラインSTcomoddに連結され、第2グループの画素152は、第2ストレージ共通電圧ラインSTcomevenに連結される。本発明の一実施形態によれば、第1グループの画素152は、奇数番目行に配された画素152であり、第2グループの画素152は、偶数番目行に配された画素152である。第1及び第2グループの画素152は、実施形態によって異なって定義されうる。画素152の構造は、下記で図2を参照してさらに詳細に説明する。ストレージ共通電圧駆動部140は、ストレージ共通電圧駆動制御信号SDC、クロック信号CLK、ストレージ共通ハイ電圧VstcomH、及びストレージ共通ロー電圧VstcomLが入力されて、第1ストレージ共通電圧Vstcomodd及び第2ストレージ共通電圧Vstcomevenを生成し、それぞれ第1ストレージ共通電圧ラインSTcomodd及び第2ストレージ共通電圧ラインSTcomevenに出力する。ストレージ共通電圧駆動部140の動作は、詳細に後述する。バックライトユニット160は、画素部150の背面に配され、バックライト駆動部170から供給されるバックライト駆動信号BLCによって発光し、光を画素部150の画素152に照射する。バックライト駆動部170は、タイミング制御部110の制御によって、バックライト駆動信号BLCを生成し、バックライトユニット160に出力し、バックライトユニット160の発光を制御する。図2は、本発明の一実施形態による画素152の構造を示した図面である。本発明の一実施形態による画素152は、スイッチング素子M1、液晶キャパシタClc、及びストレージキャパシタCstgを含む。ここで、画素152は、液晶表示パネルの上下部基板及びこれらの間に介された液晶層を備える液晶キャパシタClcを含む概念である。スイッチング素子M1は、ゲートラインGjに連結されたゲート電極、データラインDiに連結された第1電極、及び第1ノードN1に連結された第2電極を備える。スイッチング素子M1は、薄膜トランジスタで具現されうる。第1ノードN1は、画素電極と電気的に等価であるノードである。液晶キャパシタClcは、第1ノードN1と共通電圧VcomDCとの間に連結される。共通電圧VcomDCは、共通電極を通じて印加されうる。液晶キャパシタClcは、画素電極及び共通電極と、これらの間に介された液晶層を等価的に示したものである。ストレージキャパシタCstgは、第1ノードN1とストレージ共通電圧Vstcomとの間に連結されるが、ストレージ共通電圧Vstcomは、当該画素152が第1グループの画素である場合、第1ストレージ共通電圧Vstcomoddであり、当該画素152が第2グループの画素である場合、第2ストレージ共通電圧Vstcomevenである。ゲートラインGjにスキャンパルスが入力されれば、スイッチング素子M1がターンオンされ、データラインDiを通じて入力されたデータ電圧が第1ノードN1に印加される。データ電圧によって、ストレージキャパシタCstgに、データ電圧に対応する電圧レベルが保存される。液晶層は、第1ノードN1の電圧によって、配向が変化し、透光度が変わる。図3は、本発明の一実施形態による駆動タイミングを示したタイミング図である。本発明の実施形態は、FSC方式で駆動され、プログラミング区間と発光区間とを時分割方式で具現し、また、R、G、Bのそれぞれに対するプログラミング及び発光を時分割方式で具現する。図3を参照すれば、R、G、Bのそれぞれに対するプログラミング区間T1と発光区間T2とが時分割方式で具現され、R、G、Bのそれぞれに対するサブフレームSUBFRAMEが時分割方式で具現された。一つのフレーム1FRAMEは、R、G、Bのそれぞれに対するサブフレームSUBFRAMEを含む。プログラミング区間T1の間にそれぞれの画素152のストレージキャパシタCstgにデータ電圧が書き込まれ、発光区間T2にすべての画素152のストレージ共通電圧Vstcomのレベルが遷移されて、すべての画素152の画素電極PEの電圧がブースティングされながらバックライトユニット160が発光して、画像が表示される。本発明の一実施形態によれば、第1グループの画素152のストレージキャパシタCstgは、第1ストレージ共通電圧Vstcomoddに連結され、第2グループの画素152のストレージキャパシタCstgは、第2ストレージ共通電圧Vstcomevenに連結され、サブフレームに対するプログラミングが終われば、すべての画素152が同時にブースティングされる。また、第1グループの画素152が奇数番目行の画素152であり、第2グループの画素152が偶数番目行の画素152である場合、簡単な駆動だけでライン反転駆動が可能である。本発明の一実施形態によれば、第1及び第2ストレージ共通電圧Vstcomodd及びVstcomevenは、ストレージ共通ハイ電圧VstcomHとストレージ共通ロー電圧VstcomLとの間でスイングするが、異なるレベルを有し、プログラミング区間T1が終了する度に電圧レベルが遷移される。液晶キャパシタClcは、共通電圧VcomDCに連結されるが、共通電圧VcomDCは、図3に示したように、DCレベルを有する。本発明の一実施形態によれば、共通電圧VcomDCは、ストレージ共通ハイ電圧VstcomHとストレージ共通ロー電圧VstcomLとの間の電圧レベルを有しうる。バックライトユニット160は、プログラミング区間T1にターンオフされ、発光区間T2にターンオンされるように駆動される。このために、バックライト駆動信号は、図3に示したように、発光区間T2の間にバックライトユニット160をターンオンさせるレベルを有するように駆動される。図4は、一つのサブフレームに対する本発明の一実施形態による駆動信号のタイミング図を示した図面である。一つのサブフレーム1SUBFRAMEは、垂直同期信号Vsyncによって開始される。プログラミング区間T1の間に垂直同期信号Vsyncによって各行に対するスキャンパルスが順次に発生する。スキャンパルスが順次に発生する間、各画素152にデータ電圧が入力され、ストレージキャパシタCstgにデータ電圧が書き込まれる。この時、第1グループの画素152は、第1ストレージ共通電圧Vstcomoddがストレージ共通ハイ電圧VstcomHを有するため、第1グループの画素152には、第1ストレージ共通電圧Vstcomoddを基にして負の方向にデータ電圧が印加される。逆に、第2グループの画素152は、第2ストレージ共通電圧Vstcomevenがストレージ共通ロー電圧VstcomLを有するため、第2グループの画素152には、第2ストレージ共通電圧Vstcomevenを基にして正の方向にデータ電圧が印加される。次のサブフレームで第1ストレージ共通電圧Vstcomoddがストレージ共通ロー電圧VstcomLを有し、第2ストレージ共通電圧Vstcomevenがストレージ共通ハイ電圧VstcomHを有する場合、第1グループの画素152には、第1ストレージ共通電圧Vstcomoddを基にして正の方向にデータ電圧が印加され、第2グループの画素152には、第2ストレージ共通電圧Vstcomevenを基にして負の方向にデータ電圧が印加される。各画素152にデータ電圧の書き込みが完了すれば、発光区間T2の間、バックライト駆動信号BLCが活性化されてバックライトユニット160がターンオンされる。また、発光区間T2になれば、第1及び第2ストレージ共通電圧Vstcomodd及びVstcomevenのレベルが遷移され、ストレージキャパシタCstgに連結された第1ノードN1の電圧が第1及び第2ストレージ共通電圧Vstcomodd及びVstcomevenによってブースティングされる。ブースティングされた第1ノードN1の電圧によって、液晶キャパシタClcの液晶層の配向が決定され、液晶層の透光度が調節される。図5は、本発明の一実施形態によるデータ記入及びブースティング過程を説明した図面である。図5に示したように、ストレージ共通電圧Vstcomがストレージ共通ハイ電圧VstcomHである場合、プログラミング区間T1の間、負の方向にデータ電圧がストレージキャパシタCstgに書き込まれ、発光区間T2に第1ノードN1の電圧が負の方向にブースティングされる。次のサブフレームには、ストレージ共通電圧Vstcomがストレージ共通ロー電圧VstcomLであるため、プログラミング区間T1の間、正の方向にデータ電圧がストレージキャパシタCstgに書き込まれ、発光区間T2に第1ノードN1の電圧が正の方向にブースティングされる。本発明の一実施形態によれば、第1ノードN1に印加されるデータ電圧は、ストレージ共通ロー電圧VstcomLとストレージ共通ハイ電圧VstcomHとの間の電圧レベルを有し、トランジスタで具現されたスイッチング素子M1のVgsがVgapと同一かまたは大きい値を有する。本発明の一実施形態によれば、ストレージ共通電圧Vstcomをスイングすることによって、ストレージ共通電圧Vstcomを一定に維持する場合に比べて、Vgapを大きく維持しうる。また、ストレージ共通電圧Vstcomを画素152ごとに別個に駆動するものではなく、第1グループの画素152に対して共通に駆動し、第2グループの画素152に対して共通に駆動することによって、その駆動が単純化する。したがって、本発明の一実施形態によれば、単純な駆動のみで、Vgapを大きく維持し、Vgsを増大させる効果がある。Vgsが増大するにつれて、データ電圧を書き込むプログラミング区間T1が短縮され、これにより、発光区間T2が長くなるため、液晶表示装置100の輝度を顕著に高めうる効果がある。図6は、本発明の一実施形態による液晶表示装置の駆動方法を示したフローチャートである。まず、データ駆動部130は、複数の画素152にデータ電圧を書き込む。この時、第1グループの画素152のストレージキャパシタCstgには、第1ストレージ共通電圧が印加され、第2グループの画素152のストレージキャパシタCstgには、第2ストレージ共通電圧が印加される。また、第1及び第2グループの画素152にデータ電圧を書き込む間、バックライトユニット160は、ターンオフされている。すべての画素152にデータ電圧が書き込まれれば、ストレージ共通電圧駆動部140は、第1及び第2ストレージ共通電圧レベルを遷移させ、第1グループの画素152と第2グループの画素152とを異なる極性にブースティングさせる。例えば、データ電圧を書き込む時、第1ストレージ共通電圧がストレージ共通ハイ電圧レベルVstcomHを有し、第2ストレージ共通電圧がストレージ共通ロー電圧レベルVstcomLを有し、ブースティング時に第1ストレージ共通電圧がストレージ共通ロー電圧レベルVstcomLに遷移され、第2ストレージ共通電圧がストレージ共通ハイ電圧レベルVstcomHに遷移された場合、第1グループの画素152は、負の方向にブースティングされ、第2グループの画素152は、正の方向にブースティングされる。第1及び第2ストレージ共通電圧レベルの遷移が完了すれば、または第1及び第2ストレージ共通電圧レベルの遷移と同時に、バックライトユニット160を発光させる。これにより、液晶表示装置100に画像が表示される。図7は、本発明の一実施形態による時分割方式を示したフローチャートである。本発明の一実施形態によれば、R、G及びBに対する画像の表示が時分割方式で具現される。例えば、Rに対するプログラミング及び発光が行われ、Gに対するプログラミング及び発光が行われ、Bに対するプログラミング及び発光が行われる。これは、時分割方式の一例であり、R、G、Bに対する駆動順序は、実施形態によって変わりうる。以上、本発明について望ましい実施形態を中心に説明した。当業者は、本発明の本質的な特性から逸脱しない範囲で変形された形態に本発明を具現できるということが分かるであろう。したがって、前述した実施形態は、限定的な観点ではなく、説明的な観点で考慮されねばならない。本発明の範囲は、前述した説明ではなく、特許請求の範囲に表れており、特許請求の範囲によって請求された発明及び請求された発明と均等な発明は、本発明に含まれていると解釈されねばならない。