第1導電形のドリフト層と、ドリフト層の上に設けられた第2導電形のベース領域と、前記ベース領域の表面に選択的に設けられた第1導電形のソース領域と、前記ベース領域の表面に選択的に設けられた第2導電形のコンタクト領域と、前記ソース領域の表面から前記ベース領域を貫通し、前記ドリフト層に到達する第1トレンチ内にフィールドプレート絶縁膜を介して設けられたフィールドプレート電極と、前記第1トレンチ内において、前記フィールドプレート電極の上にゲート絶縁膜を介して設けられたゲート電極と、前記ゲート電極と前記フィールドプレート電極との間に介設された絶縁層と、前記ドリフト層の裏面側において、前記ドリフト層に電気的に接続されたドレイン電極と、前記ソース領域および前記コンタクト領域に接続されたソース電極と、前記ソース領域の一部の上、前記ゲート絶縁膜の上、および前記ゲート電極の上に設けられた層間絶縁膜と、を備え、前記ゲート電極には、前記ゲート電極の表面側から前記ドリフト層の前記裏面側に向かって第2トレンチが形成され、前記フィールドプレート電極の上部および前記絶縁膜の少なくともいずれかは、前記第1導電形の不純物元素を含有し、前記フィールドプレート絶縁膜の上端は、前記フィールドプレート電極の上端よりも上側に位置し、前記第2トレンチ内に、前記層間絶縁膜が埋め込まれている半導体装置。第1導電形のドリフト層と、ドリフト層の上に設けられた第2導電形のベース領域と、前記ベース領域の表面に選択的に設けられた第1導電形のソース領域と、前記ソース領域の表面から前記ベース領域を貫通し、前記ドリフト層に到達する第1トレンチ内にフィールドプレート絶縁膜を介して設けられたフィールドプレート電極と、前記第1トレンチ内において、前記フィールドプレート電極の上にゲート絶縁膜を介して設けられたゲート電極と、前記ゲート電極と前記フィールドプレート電極との間に介設された絶縁層と、前記ドリフト層の裏面側において、前記ドリフト層に電気的に接続されたドレイン電極と、前記ソース領域に接続されたソース電極と、を備え、前記ゲート電極には、前記ゲート電極の表面側から前記ドリフト層の前記裏面側に第2トレンチが形成されている半導体装置。前記ベース領域の表面に選択的に設けられた第2導電形のコンタクト領域をさらに備え、前記コンタクト領域には、前記ソース電極が接続されている請求項2記載の半導体装置。前記フィールドプレート電極の上端部および前記絶縁膜の少なくともいずれかは、前記第1導電形の不純物元素を含有している請求項2または3に記載の半導体装置。前記フィールドプレート絶縁膜の上端は、前記フィールドプレート電極の上端よりも上側に位置している請求項2~4のいずれか1つに記載の半導体装置。前記ソース領域の一部の上、前記ゲート絶縁膜の上、および前記ゲート電極の上に設けられた層間絶縁膜をさらに備え、前記第2トレンチ内に、前記層間絶縁膜が埋め込まれている請求項2~5のいずれか1つに記載の半導体装置。前記ドリフト層の表面と前記コンタクト領域の裏面との間の距離は、前記ドリフト層の表面と前記ソース領域の裏面との間の距離よりも短い請求項2~6のいずれか1つに記載の半導体装置。第1導電形のドリフト層に、前記ドリフト層の表面側から前記ドリフト層の裏面側に向かって第1トレンチを選択的に形成する工程と、前記第1トレンチの内壁に、フィールドプレート絶縁膜を形成する工程と、前記第1トレンチ内に、前記フィールドプレート絶縁膜を介してフィールドプレート電極を形成する工程と、前記フィールドプレート電極の上端をエッチバックする工程と、前記フィールドプレート電極の上に、第1犠牲層を形成する工程と、前記フィールドプレート絶縁膜の上端が前記第1犠牲層の下端より低くならないように、前記フィールドプレート絶縁膜の前記上端をエッチバックする工程と、前記第1犠牲層を除去する工程と、前記フィールドプレート電極の上に絶縁層を形成するとともに、前記フィールドプレート絶縁膜の上側の前記第1トレンチの前記内壁にゲート絶縁膜を形成する工程と、前記絶縁層の上および前記ゲート絶縁膜の上に、前記ゲート電極を形成する工程と、前記ドリフト層の前記表面側に、第2導電形のベース領域を形成する工程と、前記ベース領域の表面に、第1導電形のソース領域を選択的に形成するとともに、前記ベース領域の前記表面に、第2導電形のコンタクト領域を選択的に形成する工程と、前記ドリフト層の前記裏面側において、前記ドリフト層に電気的に接続されるドレイン電極と、前記ソース領域および前記コンタクト領域に接続されるソース電極と、を形成する工程と、を備え、前記ゲート電極を形成する工程では、前記第1トレンチ内に前記ゲート絶縁膜を介して前記ゲート電極を完全に埋め込まず、前記ゲート電極に前記ゲート電極の表面側から前記ドリフト層の前記裏面側に向かって第2トレンチを形成する半導体装置の製造方法。前記フィールドプレート電極の前記上端をエッチバックした後、前記フィールドプレート電極の上端部に第1導電形の不純物元素を注入する請求項8記載の半導体装置の製造方法。本発明が解決しようとする課題は、より低スイッチング損失の半導体装置およびその製造方法を提供することである。実施形態の半導体装置は、第1導電形のドリフト層と、ドリフト層の上に設けられた第2導電形のベース領域と、前記ベース領域の表面に選択的に設けられた第1導電形のソース領域と、前記ソース領域の表面から前記ベース領域を貫通し、前記ドリフト層に到達する第1トレンチ内にフィールドプレート絶縁膜を介して設けられたフィールドプレート電極と、前記第1トレンチ内において、前記フィールドプレート電極の上にゲート絶縁膜を介して設けられたゲート電極と、前記ゲート電極と前記フィールドプレート電極との間に介設された絶縁層と、前記ドリフト層の裏面側において、前記ドリフト層に電気的に接続されたドレイン電極と、前記ソース領域に接続されたソース電極と、を備える。前記ゲート電極には、前記ゲート電極の表面側から前記ドリフト層の前記裏面側に第2トレンチが形成されている。以下、図面を参照しつつ、実施形態について説明する。以下の説明では、同一の部材には同一の符号を付し、一度説明した部材については適宜その説明を省略する。第1実施形態図1は、第1実施形態に係る半導体装置の模式図であり、aは、平面模式図、bは、aのX-Y線に沿った位置の断面模式図、cは、ゲート電極の下端の周辺の拡大図である。図1aには、図1bのA-B切断面を上からみた様子が示されている。半導体装置1は、上下電極構造を備えたMOSFETである。半導体装置1においては、n形のドレイン層10の上に、n-形のドリフト層11が設けられている。ドリフト層11の上側には、p形のベース領域12が選択的に設けられている。ベース領域12の表面上面12sには、n形のソース領域13が選択的に設けられている。さらに、ベース領域12の表面12sには、正孔ホール抜き領域であるp形のコンタクト領域15Aが選択的に設けられている。ソース領域13は、コンタクト領域15Aに接触している。半導体装置1においては、ソース領域13の表面13sからベース領域12を貫通し、ドリフト層11にまで到達するトレンチ20が設けられている。トレンチ20内にフィールドプレート絶縁膜21を介して、ドリフト層11からドレイン層10の方向に向けてフィールドプレート電極22が延設されている。フィールドプレート絶縁膜21の上端21uは、フィールドプレート電極22の上端22uよりも上側に位置している。フィールドプレート電極22の上端22uは、ベース領域12の裏面下面12bよりも低い。このフィールドプレート電極22の存在により、ドリフト層11の不純物濃度を増加させても、ドリフト層11の空乏化が促進する。その結果、半導体装置1においては、高耐圧と低オン抵抗とが実現する。さらに、トレンチ20内には、フィールドプレート電極22の上側において、ゲート絶縁膜25を介してゲート電極26が設けられている。ゲート電極26の表面26sは、ベース領域12の表面12sよりも高い。ゲート電極26の下端26dは、ベース領域12の裏面12bよりも低い。ゲート電極26とフィールドプレート電極22との間には、絶縁層27が介設されている。フィールドプレート絶縁膜21の厚みは、ゲート絶縁膜25の厚みおよび絶縁層27の厚みよりも厚い。半導体装置1においては、ゲート電極26がトレンチ20内に完全に埋め込まれていない。ゲート電極26には、ゲート電極26の表面26s側からドリフト層11の裏面11b側に向けてトレンチ26tが設けられている。例えば、図1bの断面模式図では、ゲート電極26がU字に近い形状になっている。ソース領域13の一部の上、ゲート電極26の上、およびトレンチ26t内には、層間絶縁膜30が設けられている。層間絶縁膜30は、ゲート電極26のトレンチ26t内に埋め込まれている。半導体装置1においては、ゲート電極26の下部に突起部26aが設けられている。突起部26aは、フィールドプレート電極22側に突き出ている図1c参照。ゲート電極26の突起部26aとフィールドプレート電極22との間に、絶縁層27が介設されている。ドリフト層11の裏面11b側において、ドリフト層11にドレイン電極50が電気的に接続されている。ソース領域13およびコンタクト領域15Aには、ソース電極51が接続されている。フィールドプレート電極22は、ソース電極51に電気的に接続されている。実施形態では、n形n形、n-形を含むを第1導電形、p形p形、p-形を含むを第2導電形と呼称してもよい。第1導電形の不純物としては、例えば、ヒ素As、リンP等が挙げられる。第2導電形の不純物としては、例えば、ホウ素B、フッ化ホウ素BF2等が挙げられる。また、実施形態では、フィールドプレート電極22は導電層であり、ソース電極51に電気的に接続されことから、フィールドプレート電極22を単にソース電極と、呼称してもよい。ドレイン層10、ドリフト層11、ベース領域12、ソース領域13、コンタクト領域15Aの主成分は、例えば、ケイ素Siである。フィールドプレート電極22、およびゲート電極26の材質は、例えば、第1導電形の不純物を含むポリシリコン、アモルファスシリコン等である。フィールドプレート絶縁膜21、ゲート絶縁膜25、絶縁層27、および層間絶縁膜30の材質は、例えば、酸化ケイ素SiO2である。半導体装置1の製造過程について説明する。図2~図7は、第1実施形態に係る半導体装置の製造過程を説明するための断面模式図である。図2aに示すように、半導体基板であるドレイン層10を準備した後、ドレイン層10の上にエピタキシャル成長によってドリフト層11を形成する。あるいは、ドレイン層10の上に、予めドリフト層11が形成されたウェーハ状の半導体積層体を準備してもよい。次に、図2bに示すように、ドリフト層11に、ドリフト層11の表面11sからドリフト層11の裏面11bに向かってトレンチ20を選択的に形成する。例えば、ドリフト層11の表面11sを選択的に開口するマスク90を、フォトリソグラフィ技術、反応性イオンエッチングReactiveIonEtchingRIEによってドリフト層11上に形成する。マスク90の材質は、酸化物例えば、酸化ケイ素である。続いて、マスク90から開口されたドリフト層11の表面11sに反応性イオンエッチングを施す。これにより、トレンチ20には、ドリフト層11の表面11sからドリフト層11の裏面11bに向かってトレンチ20が選択的に形成される。次に、図3aに示すように、トレンチ20の内壁に、フィールドプレート絶縁膜21を形成する。続いて、トレンチ20内に、フィールドプレート絶縁膜21を介してフィールドプレート電極22を形成する。フィールドプレート絶縁膜21は、例えば、熱酸化法またはCVDChemicalVaporDeposition等で形成される。その後、フィールドプレート電極22をCVD等で形成する。実施形態では、フィールドプレート電極22にn形不純物を拡散させてもよい。例えば、ノンドープのポリシリコンもしくはアモルファスシリコンを含むフィールドプレート電極22を一旦形成した後、オキシ塩化リンPOCl3雰囲気をフィールドプレート電極22に晒し、フィールドプレート電極22内にリンPを熱拡散させる。あるいは、CVDの原料であるシランSiH4等にホスフィンPH3等を混在させ、CVD中の減圧状態を維持しながらフィールドプレート電極22中にリンPを拡散させてもよい。次に、図3bに示すように、フィールドプレート電極22の上端22uを化学ドライエッチングによってエッチバックする。これにより、フィールドプレート電極22の上端22uは、ドリフト層11の裏面11b側に低下する。後述する工程で、フィールドプレート絶縁膜21も図3bの状態からエッチバックされるが、図3bの段階では、エッチバックされた後のフィールドプレート絶縁膜21の上端21uよりもフィールドプレート電極22の上端22uが低くなるように調整する。次に、図4aに示すように、フィールドプレート電極22の上に、犠牲層40を形成する。犠牲層40の材質は、有機系レジストである。犠牲層40の材料としては、酸化膜用のウェットエッチャント例えば、フッ化水素HF系の水溶液に対して高い耐性を有する材料を選択する。犠牲層40は、フォトリソグラフィ等によって形成してもよく、塗布法等およびエッチバックによって形成してもよい。次に、図4bに示すように、フィールドプレート絶縁膜21の上端21uが犠牲層40の下端40dより低くならないように、フィールドプレート絶縁膜21の上端21uをエッチバックする。例えば、犠牲層40をマスクとして、HF系水溶液のウェットエッチャントでフィールドプレート絶縁膜21の上端21uをエッチバックする。このエッチバックでは、フィールドプレート絶縁膜21の上端21uがフィールドプレート電極22の上端22uより高くなるように調整する。エッチング速度が速すぎると、エッチング速度のばらつきにより、一部のフィールドプレート絶縁膜21の上端21uがフィールドプレート電極22の上端22uより低くなる場合がある。実施形態では、この現象を抑制するために、エッチング速度が遅くなるウェットエッチング溶液を用いてもよい。この後、犠牲層40をアッシングまたは有機溶剤によって除去する。次に、図5aに示すように、フィールドプレート電極22の上に絶縁層27を形成するとともに、フィールドプレート絶縁膜21の上側のトレンチ20の内壁にゲート絶縁膜25を形成する。絶縁層27と、ゲート絶縁膜25と、は、熱酸化法によって形成する。絶縁層27と、ゲート絶縁膜25と、は、同時に形成してもよい。この段階では、絶縁層27の厚みをフィールドプレート絶縁膜21の厚みよりも薄くなるように調整するため、絶縁層27の表面27sよりもフィールドプレート絶縁膜21の上端21uが高くなる。すなわち、絶縁層27の表面27sと、フィールドプレート絶縁膜21の上端21uと、に段差が生じる。次に、図5bに示すように、絶縁層27の上およびゲート絶縁膜25の上に、ゲート電極26を形成する。ゲート電極26は、CVD等で形成される。実施形態では、ゲート電極26にn形不純物を熱拡散させてもよい。例えば、ノンドープのポリシリコンもしくはアモルファスシリコンを含むゲート電極26を一旦形成した後、オキシ塩化リンPOCl3雰囲気をゲート電極26に晒し、ゲート電極26内にリンPを熱拡散させてもよい。あるいは、CVDの原料であるシランSiH4等にホスフィンPH3等を混在させ、CVD中の減圧状態を維持しながらゲート電極26中にリンPを拡散させてもよい。実施形態では、ゲート電極26を形成する工程において、トレンチ20内にゲート絶縁膜25を介してゲート電極を完全に埋め込まない。これによりゲート電極26には、ゲート電極26の表面26s側からドリフト層11の裏面11b側に向かってトレンチ26tが形成される。ゲート電極26は、絶縁層27の表面27sと、フィールドプレート絶縁膜21の上端21uと、の上に形成されるため、図1cに示す突起部26aが形成される。次に、図6aに示すように、ゲート電極26のトレンチ26t内に犠牲層41を形成する。犠牲層41の材質は、有機系レジストまたは酸化物例えば、酸化ケイ素である。犠牲層41の材料としては、半導体層用のウェットエッチャント例えば、フッ酸系の水溶液、アルカリ系の水溶液等あるいはドライエッチャント例えば、フッ酸系ガス、アルカリ系のガス等に対して高い耐性を有する材料を選択する。犠牲層41は、有機系レジストであれば、フォトリソグラフィ等によって形成してもよく、酸化物系であれば、CVD法や塗布法等で成膜後、エッチバックによって形成してもよい。次に、図6bに示すように、ゲート電極26の余剰部分をエッチングして、ドリフト層11の上に形成されたゲート絶縁膜25の表面25sの高さと、ゲート電極26の表面26sの高さと、をほぼ同じにする。ゲート電極26の余剰部分については、エッチングのほか、CMPChemicalMechanicalPolishingによって除去してもよい。この後、犠牲層41をアッシングまたは有機溶剤によって除去する。犠牲層41の材質が酸化物である場合は、犠牲層41を除去せず、次工程に進んでもよい。次に、図7aに示すように、半導体層とゲート電極26とによって挟まれたゲート絶縁膜25と、ゲート電極26と、を選択的に覆うマスク91を形成した後、ドリフト層11の表面11sに、ベース領域12を形成する。マスク91の材質は、酸化物例えば、酸化ケイ素である。さらに、ベース領域12の表面12sに、ソース領域13を形成する。ドリフト層11の表面11sに、ベース領域12を形成したり、ベース領域12の表面12sに、ソース領域13を形成したりする際には、いわゆるカウンタイオン注入法を用いる。例えば、ドリフト層11の表面11sに、ドリフト層11中のn形不純物の濃度を上回る濃度のp形不純物B、BF2等をドリフト層11の表面11sから所望の深さまで注入する。これにより、ドリフト層11の表面11sに、ベース領域12が予め形成される。続いて、ベース領域12の表面12sに、ベース領域12中のp形不純物の濃度を上回る濃度のn形不純物P、As等をベース領域12の表面12sから所望の深さまで注入する。これにより、ベース領域12の表面12sに、ソース領域13が形成される。次に、図7bに示すように、ソース領域13を選択的に開口するマスク92をフォトリソグラフィ技術、反応性イオンエッチング等によって形成した後、ベース領域12の表面12sに、コンタクト領域15Aを形成する。例えば、ソース領域13中のn形不純物の濃度を上回る濃度のp形不純物B、BF2等をイオン注入によってソース領域13の表面13sからベース領域12の表面12sまで注入する。これにより、ベース領域12の表面12sに、コンタクト領域15Aが形成される。この後、半導体層に注入した不純物の活性化、イオン注入によるダメージ除去等を行うために、ベース領域12、ソース領域13、およびコンタクト領域15Aに熱処理を行う。このように、ベース領域12の表面12sには、ソース領域13が選択的に形成されるとともに、コンタクト領域15Aが選択的に形成される。この後、マスク92の側面をエッチングして、ソース領域13の少なくとも一部を表出させる図示しない。マスク92については除去せず、そのまま層間絶縁膜30に転用する。続いて、図1に示すように、ドリフト層11の裏面11b側において、ドリフト層11に電気的に接続されたドレイン電極50と、ソース領域13およびコンタクト領域15Aに接続されたソース電極51と、スパッタリング法、蒸着法等によって形成する。なお、図1、図7bでは、層間絶縁膜30または、マスク92がゲート電極26のトレンチ26t内に完全に埋め込まれた状態が例示されている。実施形態では、トレンチ26t内を層間絶縁膜30で完全に埋め込めなくても後述する効果を得ることができる。次に、実施形態の効果を説明する。実施形態の効果を説明する前に、参考例を説明する。図8は、参考例に係る半導体装置の断面模式図である。参考例に係る半導体装置100は、nチャネル型のMOSFETである。半導体装置100においては、ソース領域13の表面13sからベース領域12を貫通し、ドリフト層11にまで到達するトレンチ200が設けられている。トレンチ200内には、ゲート絶縁膜250を介して、ソース領域13からドリフト層11の方向に向けてゲート電極260が延設されている。トレンチ200内にフィールドプレート絶縁膜210を介して、ソース領域13からドリフト層11の方向に向けてフィールドプレート電極220が延設されている。フィールドプレート電極220は、ソース電極51に電気的に接続されている。半導体装置100は、フィールドプレート電極220がゲート電極260によって挟まれた構造を有する。フィールドプレート電極220の上端220uの高さは、ソース領域13の表面13sの高さと、ほぼ同じである。フィールドプレート電極220と、ゲート電極260と、の間には、絶縁層270が介設されている。絶縁層270は、1個のフィールドプレート電極220の両側に2個設けられている。絶縁層270は、ソース領域13からドリフト層11の方向に向けて延設されている。絶縁層270がソース領域13からドリフト層11の方向に向けて延びる長さは、図1に示す絶縁層27がドリフト層11の裏面11bに対して略平行に延びる長さよりも長い。フィールドプレート絶縁膜210、ゲート絶縁膜250、および絶縁層270の材質は、例えば、酸化ケイ素SiO2である。フィールドプレート電極220が設けられたことにより、半導体装置100のオフ状態では、ドリフト層11の空乏化が促進される。これにより、半導体装置100は、高耐圧を維持する。半導体装置100においては、ドリフト層11の空乏化が促進するので、ドリフト層11の不純物濃度を高く設定することができる。その結果、ドリフト層11の抵抗が低下する。しかし、半導体装置100においては、フィールドプレート電極220と、ゲート電極260と、の間に、絶縁層270が介設されている。従って、ゲート電極260とソース電極51との間の主な容量Cgsは、ゲート絶縁膜250がベース領域12およびソース領域13を介してゲート電極260と、ソース電極51と、によって挟まれた容量Cgs1と、絶縁層270がゲート電極26と、フィールドプレート電極220と、によって挟まれた容量Cgs2と、の合計になる。半導体装置100においては、絶縁層270がソース領域13からドリフト層11の方向に向けて延びる長さは、絶縁層27がドリフト層11の裏面11bに対して略平行に延びる長さよりも長い。従って、半導体装置100の容量Cgs2は、半導体装置1の容量Cgs2よりも大きくなる。ここで、実施形態に係る半導体装置1の容量Cgs2とは、絶縁層27がゲート電極26と、フィールドプレート電極22と、によって挟まれた容量Cgs2である。換言すれば、実施形態に係る半導体装置1の容量Cgs2は、半導体装置100の容量Cgs2に比べて著しく低減する。従って、半導体装置1では、半導体装置100に比べスイッチング損失が著しく低減する。半導体装置1では、ゲート電極26がフィールドプレート電極22によって挟まれた構造を有していない。半導体装置1では、ゲート電極26の下部に突起部26aを設け、突起部26aの主面とフィールドプレート電極22の上端22uとを絶縁層27を介して対向させている。従って、半導体装置1では、ゲート電極26とフィールドプレート電極22とが対向する実質的な面積が著しく低下する。その結果、半導体装置1の容量Cgs2は、著しく低下する。また、半導体装置1では、ゲート電極26の断面がU字に近い形状なので、ゲート下端での電界集中が緩和される。その結果、半導体装置1では、ゲート絶縁膜21の信頼性酸化膜経時破壊TDDB、静電破壊ESD、破壊耐量が改善され、ゲートリーク電流が抑制される。また、参考例の半導体装置100においては、半導体層とフィールドプレート電極220との間にゲート電極260が存在するため、ゲート電極260の体積が半導体装置1のゲート電極26の体積よりも小さくなってしまう。これに対し、実施形態に係る半導体装置1においては、ゲート電極26の体積をゲート電極260の体積に比べ増加させることができる。これにより、ゲート電極26の抵抗をゲート電極260の抵抗に比べさらに下げることができる。また、実施形態に係る半導体装置1においては、フィールドプレート電極22の側面がゲート絶縁膜25の厚みよりも厚いフィールドプレート絶縁膜21によって覆われている。これにより、半導体装置1は、高い耐性を備える。例えば、半導体装置1では、フィールドプレート電極22に局所的な電界が集中しても、フィールドプレート絶縁膜21の絶縁破壊が起き難くなる。また、半導体装置1では、トレンチ20内に、ゲート電極26を完全に埋め込まず、ゲート電極26内にトレンチ26tが形成されるようにゲート電極26を形成している。トレンチ20内に、ゲート電極26を完全に埋め込む方策では、以下のような不具合がある。ゲート電極26のピッチが大きくなるほど、ゲート電極26の幅が増大し、ゲート電極26の容量が必然的に大きくなる。ここで、幅とは、トレンチ20が周期的に配列する方向の各部材の長さを言う。ゲート電極26を形成する成膜装置には膜形成能力に限りがあり、ゲート電極26の容量が大きくなるほど、半導体装置を製造する生産性が低くなってしまう。さらに、ゲート電極26の容量が大きくなるほど、ゲート電極26をエッチングするエッチング時間が長くなってしまい、エッチング加工後のゲート電極26の厚みがばらつき易くなる。これにより、ゲート電極26の抵抗もばらつき易くなる。一方、ゲート電極26のピッチが小さくなるほど、トレンチ20のアスペクト比が高くなる。ゲート電極26は、図5bで示したように、絶縁層27の上およびゲート絶縁膜25の上からゲート電極26を成長させるため、トレンチ20のアスペクト比が高くなるほど、ゲート電極26の内部にボイドが残り易くなる。ゲート電極26の内部にボイドが形成されると、ゲート電極26の実質的な容量が小さくなってしまい、ゲート電極26の抵抗が増大してしまう。一部のゲート電極26の内部にボイドが形成されることにより、ゲート電極26の抵抗がばらついてしまう。これに対し、実施形態では、トレンチ20内に、ゲート電極26を完全に埋め込まず、ゲート電極26内にトレンチ26tが存在するようにゲート電極26を形成する。このような方策に従えば、トレンチ20のピッチに係わらず、より均一な形状のゲート電極26が形成される。その結果、ゲート電極26の抵抗はばらつき難くなり、半導体装置の生産性も向上する。第2実施形態図9は、第2実施形態に係る半導体装置の断面模式図である。図9に係る断面模式図は、図1aの平面模式図のX-Y線に沿った位置の断面模式図に対応している。第2実施形態に係る半導体装置2の基本構造は、半導体装置1と同じである。但し、半導体装置2においては、フィールドプレート電極22の上端部22aおよびフィールドプレート電極22の上の絶縁層28の少なくともいずれかがn形の不純物元素を含有している。第2実施形態では、ゲート電極26とフィールドプレート電極22との間の絶縁層28の厚みを半導体装置1の絶縁層27の厚みよりも厚くするために、フィールドプレート電極22の上端部22aおよび絶縁層28の少なくともいずれかに、n形の不純物元素を含有させている。n形の不純物元素としては、例えばヒ素As等が挙げられる。半導体装置2では、絶縁層28の厚みを絶縁層27の厚みよりもより厚くしたことにより、ゲート電極26とフィールドプレート電極22との間の距離が半導体装置1に比べてより離れる。これにより、半導体装置2のゲート電極26とフィールドプレート電極22との間の容量Cgs2が半導体装置1のゲート電極26とフィールドプレート電極22との間の容量Cgs2よりもさらに低減する。その結果、半導体装置2では、半導体装置1に比べてスイッチング損失がさらに低減する。図10~図11は、第2実施形態に係る半導体装置の製造過程を説明するための断面模式図である。例えば、図2a~図3bと同じ製造過程を経た後、図10aに示すように、フィールドプレート電極22の上端部22aに選択的にヒ素Asを注入する。この際、フィールドプレート絶縁膜21の余剰部分は、ヒ素Asを遮断するマスクとして機能する。イオン注入条件は、加速エネルギーが10keV~200keVであり、ドーズ量が5×1014atoms/cm2~5×1016atoms/cm2である。次に、図10bに示すように、フィールドプレート電極22の上に、犠牲層40を形成する。次に、図11aに示すように、フィールドプレート絶縁膜21の上端21uが犠牲層40の下端40dより低くならないように、フィールドプレート絶縁膜21の上端21uをエッチバックする。次に、図11bに示すように、フィールドプレート電極22の上に絶縁層28を形成するとともに、フィールドプレート絶縁膜21の上側のトレンチ20の内壁にゲート絶縁膜25を形成する。絶縁層28と、ゲート絶縁膜25と、は、熱酸化法によって形成する。絶縁層28と、ゲート絶縁膜25と、は、同時に形成してもよい。熱処理を施す前のフィールドプレート電極22の上端部22aには、高濃度の不純物が含有している。このため、熱処理後の絶縁層28の厚みは、増速酸化によって絶縁層27の厚みよりも厚くなる。すなわち、熱処理中においては、ゲート絶縁膜25が成長する速度よりも絶縁層28が成長する速度のほうが速くなり、絶縁層28の厚みが絶縁層27の厚みよりも厚くなる。なお、熱酸化は、温度が750°C~900°Cの蒸気雰囲気下のウェット酸化で行う。また、第2実施形態においても、絶縁層28の厚みをフィールドプレート絶縁膜21の厚みよりも薄くなるように調整する。これにより、絶縁層28の表面28sよりもフィールドプレート絶縁膜21の上端21uが高くなる。すなわち、第2実施形態においても、絶縁層28の表面28sと、フィールドプレート絶縁膜21の上端21uと、に段差が生じる。この後、図5b~図7bと同じ製造過程により、半導体装置2が形成される。第3実施形態図12は、第3実施形態に係る半導体装置の断面模式図である。図12に係る断面模式図は、図1aの平面模式図のX-Y線に沿った位置の断面模式図に対応している。第3実施形態に係る半導体装置3の基本構造は、半導体装置1と同じである。但し、半導体装置3においては、ベース領域12の表面12sに、p形のコンタクト領域15Bが選択的に設けられている。このコンタクト領域15Bは、ベース領域12がRIE等でリセスされた部分に設けられている。すなわち、ドリフト層11の表面11sとコンタクト領域15Bの裏面15rとの間の距離は、ドリフト層11の表面11sとソース領域13の裏面13bとの間の距離よりも短くなっている。半導体装置3によれば、コンタクト領域15Bがコンタクト領域15Aよりもドリフト層11により近づいている。このため、例えば、トレンチ20の下端で発生した正孔は、コンタクト領域15Bを介してソース電極51に排出し易くなっている。すなわち、半導体装置3は、半導体装置1に比べ、よりアバランシェ耐量が高くなっている。第4実施形態図13は、第4実施形態に係る半導体装置の断面模式図である。図13に係る断面模式図は、図1aの平面模式図のX-Y線に沿った位置の断面模式図に対応している。第4実施形態に係る半導体装置4は、第2実施形態と第3実施形態との複合構造を有する。すなわち、半導体装置4は、半導体装置1に比べてスイッチング損失がさらに低減するとともに、半導体装置1に比べ、よりアバランシェ耐量が高くなっている。以上、具体例を参照しつつ実施形態について説明した。しかし、実施形態はこれらの具体例に限定されるものではない。すなわち、これら具体例に、当業者が適宜設計変更を加えたものも、実施形態の特徴を備えている限り、実施形態の範囲に包含される。前述した各具体例が備える各要素およびその配置、材料、条件、形状、サイズなどは、例示したものに限定されるわけではなく適宜変更することができる。例えば、第1導電形をp形、第2導電形をn形としてもよい。さらに、ドレイン層10とドリフト層11との間に、p形の半導体層を設け、図1等に示すMOSFETをIGBTInsulatedGateBipolarTransistorにしてもよい。また、前述した各実施形態が備える各要素は、技術的に可能な限りにおいて複合させることができ、これらを組み合わせたものも実施形態の特徴を含む限り実施形態の範囲に包含される。その他、実施形態の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても実施形態の範囲に属するものと了解される。本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。