半導体基板表面上に形成された電極を含み、前記電極が、配向性を有する導電体層からなり、前記電極に加え、下式M1xM21x0<x<1M1:Au、Pt、Ir、Pd、Os、Re、Rh、Tu、Cu、Co、Fe、Ni、V、CrM2:Ta、Ti、Zr、Hf、W、Y、Mo、Nbで表されるアモルファスまたは微結晶からなるバリア層を含む半導体装置。前記バリア層の組成比は、酸素の拡散あるいはスパイクを防止し得る程度に粒界が不定形となるように決定される請求項1に記載の半導体装置。前記半導体基板表面は、半導体基板上に形成された、タングステンプラグ、銅プラグ、ポリシリコンプラグのいずれかである請求項1または2に記載の半導体装置。前記半導体基板表面は、誘電体層の結晶化温度で酸化が進行する可能性をもつ材料で構成されている請求項1または2に記載の半導体装置。前記配向性を有する導電体層は、白金、イリジウム層、イリジウム層あるいは白金とイリジウムの合金のうちのいずれかで構成され、さらにチタン、タングステン、コバルト、モリブデン、銅、これらのシリサイドまたは合金、あるいはポリシリコンの少なくとも一種を含む請求項1または2に記載の半導体装置。さらに前記電極表面に誘電体層を形成してなる請求項1乃至5のいずれか1項に記載の半導体装置。前記誘電体層は、PZTであることを特徴とする請求項6に記載の半導体装置。半導体基板表面に形成された下部電極と、前記下部電極上に形成され、強誘電体または高誘電率を有する誘電体からなる誘電体層と、前記誘電体層上に形成された上部電極とを備え、前記下部電極は、配向性を有する導電体層からなり、前記下部電極に加え、下式M1xM21x0<x<1M1:Au、Pt、Ir、Pd、Os、Re、Rh、Tu、Cu、Co、Fe、Ni、V、CrM2:Ta、Ti、Zr、Hf、W、Y、Mo、Nbで表されるアモルファスまたは微結晶からなるバリア層を含む誘電体キャパシタを具備した半導体装置。前記バリア層は、イリジウムタンタル層IrxTa1x0<x<1からなる請求項8に記載の半導体装置。前記バリア層は、組成比が変化するグレーディング層を含む請求項8に記載の半導体装置。前記バリア層は、タングステンプラグ上に形成されたイリジウムタンタル層IrxTa1x0<x<1からなり、前記下部電極はIr層である請求項8に記載の半導体装置。前記バリア層は、タングステンプラグ上に形成されたイリジウムタンタル層IrxTa1x0<x<1からなり、前記下部電極はプラチナ層である請求項8に記載の半導体装置。半導体基板表面に形成された下部電極と、前記下部電極上に形成され、強誘電体または高誘電率を有する誘電体からなる誘電体層と、前記誘電体層上に形成された上部電極とを備え、前記誘電体層と前記上部電極との間に、下式M1xM21x0<x<1M1:Au、Pt、Ir、Pd、Os、Re、Rh、Tu、Cu、Co、Fe、Ni、V、CrM2:Ta、Ti、Zr、Hf、W、Y、Mo、Nbで表されるアモルファスまたは微結晶からなるバリア層を含む誘電体キャパシタを具備した半導体装置。前記バリア層は、イリジウムタンタル層IrxTa1x0<x<1からなる請求項13に記載の半導体装置。前記バリア層は、下地材料の構成元素を微量含む請求項13に記載の半導体装置。半導体基板表面に、電極を形成する工程と、この上層に誘電体膜を形成する工程とを含み、前記電極を形成する工程が、配向性を有する導電体層からなる電極を形成する工程と、さらに、下式M1xM21x0<x<1M1:Au、Pt、Ir、Pd、Os、Re、Rh、Tu、Cu、Co、Fe、Ni、V、CrM2:Ta、Ti、Zr、Hf、W、Y、Mo、Nbで表されるアモルファスまたは微結晶からなるバリア層を形成する工程を含む半導体装置の製造方法。前記バリア層の組成比は、酸素の拡散あるいはスパイクを防止し得る程度に粒界が不定形となるように決定され、前記誘電体層の形成工程は、前記バリア層の結晶化温度よりも低い温度で成膜する工程である請求項16に記載の半導体装置の製造方法。前記電極は、少なくとも表面層が、前記誘電体層の結晶化温度で酸化が進行する可能性のある材料上に形成されている請求項16または17に記載の半導体装置の製造方法。半導体基板表面上に形成された電極を含み、前記電極が、配向性を有する導電体層からなり、前記電極に加え、Au、Pt、Ir、Pd、Os、Re、Rh、Tu、Cu、Co、Fe、Ni、V、Crからなる第1のグループと、Ta、Ti、Zr、Hf、W、Y、Mo、Nbからなる第2のグループからそれぞれ少なくとも1種づつ選択された元素を含むアモルファスまたは微結晶からなるバリア層を含む半導体装置。前記バリア層はIrTaPtである請求項19に記載の半導体装置。しかしながら、上記のような従来の強誘電体キャパシタには、次のような問題点があった。白金は酸素を透過しやすいため、強誘電体PZT内の酸素の抜け出し、経年変化および分極反転の繰り返しによって強誘電性が低下するという問題があった。つまり、図18に示すように、下部電極5を構成する白金の柱状結晶の間から、強誘電体膜6中の酸素が抜け出すおそれがあった。また、このような問題は強誘電体メモリのみならず高誘電率を有する誘電体を用いたキャパシタにおいても同様に生じていた。さらにまた、従来タンタルシリコンナイトライドTaSiNが配線バリア層として提案されているが、酸化されるとチッ素が発生する上、このような配線においても後の熱処理により酸化膜が形成されて導電性が低下するという問題があった。本発明は、上記の問題点を解決して、下地材料の酸化を防止し、製造時のみならず、経年劣化および分極反転の繰り返しによる劣化の少ない強誘電体キャパシタまたは高誘電率を有する誘電体キャパシタを提供することを目的とする。また本発明は、比抵抗の増大なしに信頼性の高い配線を有する半導体装置を提供することを目的とする。なお、この発明において、キャパシタとは絶縁体の両側に電極が設けられた構造を指すものであり、電荷の蓄積に用いられると否とにかかわらず、この構造を有するものを含むものとする。本発明の第1は、半導体基板表面上に形成された電極を含み、前記電極が、配向性を有する導電体層からなり、前記電極に加え、下式M1xM21x0<x<1M1:Au、Pt、Ir、Pd、Os、Re、Rh、Tu、Cu、Co、Fe、Ni、V、CrM2:Ta、Ti、Zr、Hf、W、Y、Mo、Nbで表されるアモルファスまたは微結晶からなるバリア層を含むことを特徴とする。また上記半導体装置において、前記バリア層の組成比は、酸素の拡散あるいはスパイクを防止し得る程度に粒界が不定形となるように決定されていることを特徴とする。上記半導体装置において、前記半導体基板表面は、半導体基板上に形成された、タングステンプラグ、銅プラグ、ポリシリコンプラグのいずれかであることを特徴とする。上記半導体装置において、前記半導体基板表面は、上層に形成する誘電体層の結晶化温度で酸化が進行しうる材料で構成されていることを特徴とする。上記半導体装置において、前記配向性を有する導電体層は、白金、イリジウム層、イリジウム層あるいは白金とイリジウムの合金のうちのいずれかで構成され、さらにチタン、タングステン、コバルト、モリブデン、銅、これらのシリサイドまたは合金、あるいはポリシリコンの少なくとも一種を含むことを特徴とする。上記半導体装置において、さらに前記電極表面に誘電体層を形成してなることを特徴とする。上記半導体装置において、前記誘電体層は、PZTであることを特徴とする。上記半導体装置において、半導体基板表面に形成された下部電極と、前記下部電極上に形成され、強誘電体または高誘電率を有する誘電体からなる誘電体層と、前記誘電体層上に形成された上部電極とを備え、前記下部電極は、配向性を有する導電体層からなり、前記下部電極に加え、下式M1xM21x0<x<1M1:Au、Pt、Ir、Pd、Os、Re、Rh、Tu、Cu、Co、Fe、Ni、V、CrM2:Ta、Ti、Zr、Hf、W、Y、Mo、Nbで表されるアモルファスまたは微結晶からなるバリア層を含む誘電体キャパシタを具備したことを特徴とする。上記半導体装置において、前記バリア層は、イリジウムタンタル層IrxTa1x0<x<1からなることを特徴とする。上記半導体装置において、前記バリア層は、組成比が変化するグレーディング層を含むことを特徴とする。上記半導体装置において、前記バリア層は、タングステンプラグ上に形成されたイリジウムタンタル層IrxTa1x0<x<1からなり、前記電極はIr層であることを特徴とする。上記半導体装置において、前記バリア層は、タングステンプラグ上に形成されたイリジウムタンタル層IrxTa1x0<x<1からなり、前記電極はプラチナ層であることを特徴とする。また本発明は、半導体基板表面に形成された下部電極と、前記下部電極上に形成され、強誘電体または高誘電率を有する誘電体からなる誘電体層と、前記誘電体層上に形成された上部電極とを備え、前記誘電体層と前記上部電極との間に下式M1xM21x0<x<1M1:Au、Pt、Ir、Pd、Os、Re、Rh、Tu、Cu、Co、Fe、Ni、V、CrM2:Ta、Ti、Zr、Hf、W、Y、Mo、Nbで表されるアモルファスまたは微結晶からなるバリア層を含む誘電体キャパシタを具備したことを特徴とする。上記半導体装置において、前記バリア層は、イリジウムタンタル層IrxTa1x0<x<1からなることを特徴とする。上記半導体装置において、バリア層は、下地材料の構成元素を微量含むことを特徴とする。たとえば、シリコン、タングステン、または銅を微量含むことにより、さらにバリア性が向上する。本発明は、半導体基板表面に、電極を形成する工程と、この上層に誘電体膜を形成する工程とを含み、前記電極を形成する工程が、配向性を有する導電体層からなる電極を形成する工程と、下式M1xM21x0<x<1M1:Au、Pt、Ir、Pd、Os、Re、Rh、Tu、Cu、Co、Fe、Ni、V、CrM2:Ta、Ti、Zr、Hf、W、Y、Mo、Nbで表されるアモルファスまたは微結晶からなるバリア層を形成する工程を含むことを特徴とする。上記半導体装置の製造方法において、前記バリア層の組成比は、酸素の拡散あるいはスパイクを防止し得る程度に粒界が不定形となるように決定され、前記誘電体層の形成工程は、前記バリア層の結晶化温度よりも低い温度で成膜する工程であることを特徴とする。上記半導体装置の製造方法において、前記電極は、半導体基板表面に形成された、タングステンプラグ、銅プラグまたはポリシリコンプラグ上に形成されていることを特徴とする。上記半導体装置の製造方法において、前記電極は、少なくとも表面層が、前記誘電体層の結晶化温度で酸化が進行する材料上に形成されていることを特徴とする。本発明は、半導体基板表面上に形成された電極を含み、前記電極が、配向性を有する導電体層からなり、さらに前記電極に加え、Au、Pt、Ir、Pd、Os、Re、Rh、Tu、Cu、Co、Fe、Ni、V、Crからなる第1のグループと、Ta、Ti、Zr、Hf、W、Y、Mo、Nbからなる第2のグループからそれぞれ少なくとも1種づつ選択された元素を含むアモルファスまたは微結晶からなるバリア層を含むことを特徴とする。上記半導体装置において、前記バリア層はIrTaPtであることを特徴とする。3元あるいは4元以上の化合物を用いた場合にもバリア効果は極めて良好であり、格子定数を揃えるのも容易となり、界面特性の良好な電極を形成することが可能となる。なお、本発明は、誘電体キャパシタのみならず、配線層の形成後、酸化性雰囲気での加熱工程を伴うような場合には、有効である。なお、本発明で用いられるバリア層M1xM21x:0<x<1としては、Au04Fe06、Au035Ti065、Au035Zr065、Co040Hf060、Co05Mo05、Co05Ta05、...CoTi、CoW、CoY、CoZr、CrTi、CuHf、CuTa、CuZr、FeMo、FeTi、FeW、FeY、FeZr、HfNi、HfV、IrNb、IrTa、MoNi、MoRe、MoRu、MoZr、NbNi、NbPd、NbRh、NiTa、NiTi、NiW、NiY、NiZr、OsTa、OsW、PdTi、PtW、PtZr、ReTa、ReW、RhZr、RuW、RuZr、VZr、WZrなどが適用可能である。また、上記2元化合物の他、Au、Pt、Ir、Pd、Os、Re、Rh、Tu、Cu、Co、Fe、Ni、V、Crからなる第1のグループと、Ta、Ti、Zr、Hf、W、Y、Mo、Nbからなる第2のグループからそれぞれ選択された少なくとも1種の元素を含むアモルファスまたは微結晶からなるバリア層、例えばIrTiPtなどの3元化合物あるいは4元素以上からなる化合物等も適用可能である。なおこの組成比は適宜変更可能であり、また、組成比を連続的に変化させることにより、下地および上層の膜との格子整合性を高めることが可能であるが、組成比を連続的に変化させることにより、格子整合性を高めつつ機能的に目的値に近い材料を得ることが可能である。なお、この組成比のわずかな変化によっても結晶化温度は大幅に変化するため適宜注意する必要がある。言い換えると必要な特性を得つつ、格子整合性を高め、信頼性の高い結晶薄膜を提供することも可能である。ここで微結晶とは、結晶粒径が10nm前後またはそれより小さいものをいい、粒界が膜厚全体にわたって貫通していないものをいうものとする。以上説明してきたように、本発明によれば、電極として下式M1xM21x0<x<1M1:Au、Pt、Ir、Pd、Os、Re、Rh、Tu、Cu、Co、Fe、Ni、V、CrM2:Ta、Ti、Zr、Hf、W、Y、Mo、Nbで表されるアモルファスまたは微結晶からなるバリア層を含むことをようにしている。このアモルファス又は微結晶からなるバリア層は、はっきりした粒界がないため、バリア効果が大きく、酸素などの相互拡散や、スパイクが防止される上、このバリア層は誘電体層の成膜温度で結晶化することなくアモルファス又は微結晶の状態を維持することができる。したがって、誘電体層からの酸素の抜け出しを防止することができ、誘電特性の経年変化を抑えることができる。また、これらのアモルファス又は微結晶膜上に形成される誘電体薄膜は、配向性も良好であり、信頼性の高い誘電体構造を提供することが可能となる。図1に、本発明の第1の実施形態として強誘電体キャパシタの構造を示す。本発明の第1の実施形態の強誘電体キャパシタは、図1に示すように、従来の強誘電体キャパシタのタングステンプラグ3上に形成された膜厚100nmのIr層からなる下部電極5と、膜厚210nmのPZTからなる強誘電体層6とからなり、前記下部電極5はさらにタングステンプラグ3側に膜厚100nmのIr04Ta06からなるバリア層4を介在させたことを特徴とする。すなわち、本発明では、図2aに示すように、所望の素子領域の形成されたシリコン基板1に、酸化シリコン層2を形成した後、コンタクトホールを形成する。そして図示しないTi層および、TiN層を形成したのち、図2bに示すように、このコンタクトホール内にWF6を用いたCVD法によりタングステンを埋め込み、タングステンプラグ3を形成する。そして、図2cに示すように、スパッタリング法により膜厚100nmのIr04Ta06からなるバリア層4を形成するこののち、図2dに示すように、スパッタリング法により膜厚100nmのIr層からなる下部電極5を形成する。そして、上記バリア層および下部電極5をパターニングした後、この上層に図2eに示すように、ゾルゲル法によりPZT薄膜を形成する。そしてRTA法により、625°C1分の結晶化アニール工程を経て、強誘電体層6が形成される。そして最後に上部電極7を形成し、強誘電体メモリが完成する。かかる構成によれば、下部電極のシート抵抗の増大もなく、安定で信頼性の高い強誘電体メモリが完成する。アニール後のW、IrTaの酸化、膜はがれも無く、信頼性の高い膜質を維持し、信頼性の高い強誘電体メモリを得ることが可能となる。このようにして形成された強誘電体メモリは図3に説明図を示すように、バリア層4がアモルファスIr04Ta06層で構成されているため、強誘電体層6の酸素はバリア層で透過を阻止される。したがってリーク電流もなく、長寿命で信頼性の高い強誘電体メモリの形成が可能となる。膜厚100nmのアモルファスIr04Ta06層と、膜厚100nmのIr層との積層体のシート抵抗は、1×101Ωであって、電極材料として問題はない。Irは、柱状の結晶であるため、この上層に形成される強誘電体膜6は極めて配向性の良好なものとなる。わずかに強誘電体膜6中の酸素を透過するが、透過した酸素はIrO2として柱状結晶のまわりに析出し、バリア性が高められる。一方アモルファスIr04Ta06層はさらにバリア性が高いため、強誘電体膜中の酸素はこれら2層の膜Ir層5とアモルファスIr04Ta06層4の存在により基板側に透過することはない。これにより、強誘電体膜6の強誘電性は大幅に向上する。なお、前記実施例では、下部電極5のみにアモルファスIr04Ta06層4を、形成したが、さらに上部電極7にもアモルファスIr04Ta06層を介在させることにより、強誘電体膜中の酸素の透過を確実に防止することができる。しかし、何れか一方だけでも、ある程度の効果を得ることができる。さらにまた、IrTa層にPtを加えたIrTaPt層も有効である。上記のような強誘電体キャパシタは、たとえば、トランジスタのソースドレインの一方と上部電極または下部電極とを接続し、不揮発性メモリとして用いることができる。さらには電極間に強誘電体膜を挟んだものをゲート電極として用いるFET構造の不揮発性メモリにも適用可能であることはいうまでもない。次に、本発明の第2の実施形態として、バリア層としてこのIrxTa1xの組成を変化させたものについて説明する。他の構造については前記第1の実施形態と同様とする。Irの組成比xを変化させ、反応性スパッタリング法によりシリコン基板上にIrxTa1x層を形成した。その成膜条件は下表に示す通りであった。また、その結果得られた膜の結晶性および膜質を下表に示す。さらにまた、このときのSEM写真を図4乃至図10に示す。ここで図4乃至図9は、酸化シリコン膜表面にシリコン膜を介してTa、IrxTa1xX02、04、0、5、06、08、:Ir02Ta08、Ir04Ta06、Ir05Ta05、Ir06Ta04、Ir08Ta02を形成したもの、図10は酸化シリコン膜表面にイリジウムを形成しているが、である。図中界面に白くみえているのは、シリサイドである。XRD、上記SEM結果からイリジウムの含有量が20-50であるとき、アモルファス状態をとることがわかった。また、イリジウムの含有量が60-80であるとき、微結晶状態をとっている。またSEM結果によれば、イリジウムの含有量が40であるとき、結晶粒もなく最も良好なアモルファス状態をとることがわかった。なおバリア性についてはアモルファス状態の方が良好である。これは、酸素の透過拡散は主に結晶粒界を通っていくものであるため、アモルファス状態の方が拡散防止効果をより高くすることができるためである。一方、特に、バリア層を構成する微結晶に配向性を持たせることができる場合、バリア層は微結晶を用いた方が、この上層に形成される強誘電体膜に対して、配向性の向上を図ることが可能となる。次に、本発明の第3の実施形態として、電極としてイリジウムを用いた場合とプラチナを用いた場合について、バリア層の組成を変化させ、アニール後の抵抗率を測定した。まず、図11に示すように、シリコン基板1の表面に酸化シリコン膜2を介して接着層として膜厚40nmのチタン層31、膜厚80nmのチタンナイトライド層32を形成し、この上層に膜厚800nmのタングステン膜3を形成したものに対し、バリア層40として膜厚100nmのアモルファスIr04Ta06層を形成し、膜厚100nmのイリジウム層からなる電極15を形成した。この構造で成膜した後、熱処理後のバリア材の酸化による抵抗率変化をみるため、横型炉で400°C30分の酸素アニールを行った後RTAで625°Cから50°C刻みでアニールしアニール温度を変化させ、各温度でのシート抵抗を測定した。この測定結果を図12に曲線aで示す。また、アニール後のW、IrTaの酸化、膜剥がれの状態を観察するためSEMによる断面観察を行った。その結果、700°C程度までシート抵抗の増大はなくタングステンの酸化なしに良好に維持されていることがわかる。775°Cでは膜剥がれが生じた。RTA675°Cで若干IrTaの酸化がはじまっているようにみえたが、700°C程度までWの酸化は抑えられている。そして775°Cでは膜剥がれが生じた。次に、このバリア層40としての膜厚100nmのアモルファスIr04Ta06層の組成を変化させアモルファスIr05Ta05層とし、後はまったく同様に形成したものについても同様の測定を行った。その結果を曲線bとして示す。その結果上記構造では、RTA625°Cで若干IrTaの酸化がはじまり、775°C程度でWの酸化が起こっている。さらに、このバリア層40としては膜厚100nmのアモルファスIr04Ta06層を使用し、電極層15を膜厚100nmのプラチナ層とし後はまったく同様に形成したものについても同様の測定を行った。その結果を曲線cとして示す。その結果上記構造では、RTA625°Cで若干IrTaの酸化がはじまり、775°C程度でWの酸化が起こっている。RTA625°Cで若干IrTaの酸化がはじまっているのは、上記曲線aに示した構造では、イリジウム自体のバリア性が、プラチナに比べて高いためである。さらに比較例として、バリア層40としての膜厚100nmの酸化イリジウムIr02層を形成するとともに、電極15をそれぞれ膜厚100nmのイリジウム、プラチナとし、後はまったく同様に形成したものについても同様の測定を行った。その結果を曲線d、eとして示す。その結果上記比較例の構造では、RTA725°Cで若干IrTaが酸化して膨張し、Wの界面で膜剥がれが起こっている。以上の比較からバリア層として酸化イリジウムを用いた場合にはRTA625°Cの段階でタングステンの酸化を止めることができなかった。IrTaでは、シート抵抗の変化はないがRTA625°CからIrTa自体の酸化が起こっていることがSEM観察によりわかった。またイリジウムの方が酸素バリア性が高く、電極としてはプラチナよりもイリジウムを用いる方が良好な酸素バリア効果を得ることができることがわかる。さらにまた表面に酸化イリジウムが形成されているが、酸化イリジウムの比抵抗は低く、また酸素バリア性が極めて高いため、優れたバリア効果を得ることができる。次に、本発明の第4の実施形態について説明する。前記第3の実施形態ではバリア層自体の酸化を防ぐことができなかったため、第4の実施形態では、バリア層自体の酸化を防ぐことのできる構造について説明する。図13に示すように、バリア層の膜厚を半分にして膜厚50nmのアモルファスIr04Ta06層40aとし、この上層に膜厚50nmのアモルファスIr02Ta08層40bを積層した二重構造のバリア層としたものである。そして電極としては膜厚100nmのプラチナ層25を用いた。他の構造は前記第3の実施形態とまったく同様に形成した。そして、アニール後の抵抗率を測定した。その結果、RTA675°C程度で、若干のバリア層の酸化が起こり、725°Cではタングステンの酸化が進んでいることがわかった。次に、この二重バリア構造の上層側の組成を変化させて同様の測定を行った。すなわちバリア層の膜厚を半分にして膜厚50nmのアモルファスIr04Ta06層40aとし、この上層に膜厚50nmのアモルファスIr08Ta02層40bを積層した二重構造のバリア層と、上層側を膜厚50nmのアモルファスIrO2層40bとした二重構造のバリア層とを形成した。その結果、PtIrO2Ir04Ta06W構造では、RTA625°CでWの酸化が起こっていることがわかった。また、PtIr08Ta02Ir04Ta06W構造では、RTA625°CでIr04Ta06の酸化が進みRTA675°CでWの酸化が起こっている。さらに、PtIr02Ta08Ir04Ta06W構造では、RTA675°CでIr02Ta08およびIr04Ta06の酸化が進み、RTA725°CでWの酸化が起こっている。従ってこの構造ではIr02Ta08を積層した場合に、バリア効果が高いことがわかる。また、625°C以下の低温プロセスではタングステンの酸化なしに良好な特性を維持することが可能となる。なお、前記第2乃至第4の実施形態では、バリア層を備えた電極について説明したが、この電極の上層に強誘電体層あるいは高誘電率の誘電体層などを形成し、キャパシタを形成する場合、あるいはEL素子など他のデバイスを形成する際、後工程で高温プロセス工程を含むような場合にも本発明の電極は、有効であり、低抵抗でかつ高信頼性をもつ電極を提供することが可能である。次に、本発明の第5の実施形態について説明する。この例では図14に示すように、バリア層を3層構造とし、電極15として膜厚100nmのプラチナ層を用い、PZT層からなる強誘電体層6を形成した。ここでは740°CのRTAに耐えることができるように、Ptからなる電極15を抜けた酸素のバリアとして、IrO2からなる第1のバリア層41と、このIrO2自体からの酸素やIrO2を抜けた酸素をバリアするために第2のバリア層42としてIr層を加えさらにIrとWタングステンプラグ層3の接着層をかねた第3のバリア層43としてIrTaを用いた3層のバリア構造を形成した。すなわち図14に示すように、プラチナ層からなる電極15側から、膜厚65nmのIrO2層からなる第1のバリア層41と、この下層に膜厚50nmのイリジウム層からなる第2のバリア層42、さらに膜厚50nmのアモルファスIr04Ta06層43を積層した三層構造のバリア層としたものである。下地の構造は前記第3の実施形態とまったく同様に形成した。次に、この本発明の第5の実施形態による電極構造を用いた強誘電体キャパシタの製造方法について説明する。まずシリコン基板1の表面を熱酸化し、酸化シリコン層2を形成する。ここでは、酸化シリコン層2の厚さを600nmとした。次に、チタンをターゲットとして用いて、反応性スパッタリングにより膜厚40nmのチタン層31、膜厚80nmのチタンナイトライド層32を形成する。そして、WF6を用いたCVD法によりW膜3を形成する。この後、イリジウムおよびタンタルをターゲットとして用いて、反応性スパッタリングにより膜厚50nmのアモルファスIr04Ta06層からなる第3のバリア層43、この上層に膜厚50nmのイリジウム層からなる第2のバリア層42、さらにこの上層に膜厚65nmのIrO2層からなる第1のバリア層41を形成し、さらにこの上層に膜厚100nmのプラチナ層からなる電極6を形成する。次に、この下部電極15の上に、ゾルゲル法によって、強誘電体層6としてPZT層を形成する。出発原料として、PbCH3COO23H2O、Zrt―OC4H94、Tii-OC3H74の混合溶液を用いた。この混合溶液をスピンコートした後、150°C摂氏、以下同じで乾燥させ、ドライエアー雰囲気において400°Cで30秒の仮焼成を行った。これを5回繰り返した後、O2雰囲気中で、400度30分の熱処理を施した。そしてRTA740°Cの結晶化アニールを行い膜厚210nmのPZT層からなる強誘電体層6を形成した。なお、ここでは、PbZrxTi1xO3において、xを0.52として以下PZT5248と表わす、PZT層を形成している。さらに、強誘電体層6の上に、反応性スパッタリングによりIr層およびIrO2層を形成し、2層構造の上部電極図示せずとする。ここでは、200nmの厚さに形成した。このようにして、強誘電体キャパシタを得る。このようにして形成された強誘電体キャパシタは、結晶化後もタングステンプラグ3の酸化はみられず、各層の酸化も起こっていない。図15cにこの強誘電体キャパシタ構造のヒステリシス特性を測定した結果を示す。また、比較のために電極と強誘電体層および下地層は変化させることなく、バリア層の組成のみを変化させたものとして、4つの構造を作成した。すなわち、第2の構造:PZT210nmPt100nmIrO265nmIr50nmIr04Ta06層50nmW100nm、第3の構造:PZT210nmPt50nmIrO265nmIr50nmIr04Ta06層50nmW100nm、第4の構造:PZT210nmPt100nmIrO265nmIr50nmIr04Ta06層50nmW100nm、第5の構造:PZT210nmPt100nmIrO265nmIr25nmIr04Ta06層50nmW100nm、について図15b乃至eに、ヒステリシス特性を測定した結果を示す。図15fは比較のためにタングステンプラグではなく酸化シリコン層上に形成した強誘電体メモリのヒステリシス特性を示す。いずれも若干のW、IrTaの酸化は生じているが、いずれも良好なヒステリシス特性を得ることができた。第1のバリア層の膜厚が薄くなっている部分で膜剥がれが生じた。結晶化アニール温度が745°Cと高温であるため、若干の酸化はみられたが、いずれも実用に供し得る程度であることがわかった。また、残留分極についてもPrの劣化がかなり改善されることが明らかである。特に、上部電極および下部電極の双方にIrTaバリア層を形成すると、100サイクルまで劣化がほとんど生じないことが明らかである。ところで、IrTaはアモルファスであるが、上層にプラチナ層を形成することにより、この上層に形成される強誘電体膜も、良好に配向する。なお、白金層に代えて、イリジウム層や白金とイリジウムの合金等の、配向性の良い導電体層を設けてもよい。特に、白金とイリジウムの合金は、配合比を変えることで格子定数を選択することができ、強誘電体層との格子定数のマッチングをとりやすい。また、上記実施例では、接合層としてチタン層とチタンナイトライド層との2層構造膜を用いたが、接合性を改善する材料であれば、どのようなものでもよい。例えば、白金層を用いてもよい。次に、IrTaの組成比についてはわずかに組成比を変化させることにより図16に示すようにピーク特性は大きく変化する。従ってわずかな組成比の調整により、最適な特性を得ることが可能であることがわかる。上記各実施例では、強誘電体膜としてPZTを用いているが、酸化物強誘電体であれば、どのようなものを用いてもよい。たとえば、Ba4Ti3O12やSrBi2Ta2O9を用いてもよい。この発明の他の実施例によるキャパシタとしては、強誘電体層6に代えて、高誘電率を有する誘電体層を用いたものも有効である。酸化シリコン層2の上に形成されたタングステンプラグに、本発明のバリア層を含むプラチナの下部電極を設け、その上にSrTiO3、TiO3のペロブスカイト構造を有する高誘電率薄膜を誘電体層として形成した。この場合も、強誘電体の場合と同様、誘電性の改善をはかることができた。つまり、強誘電体層について述べたことは、高誘電率を有する誘電体層にも適用可能であることが明らかとなった。なお、前記実施例では強誘電体キャパシタについて説明したが、キャパシタに限定されることなく、高温工程を経る配線など他の工程にも適用可能であることはいうまでもない。また本発明の半導体装置としては以下のような構成もある。電極と誘電体層との間に下式M1xM21x0<x<1M1:Au、Pt、Ir、Pd、Os、Re、Rh、Tu、Cu、Co、Fe、Ni、V、CrM2:Ta、Ti、Zr、Hf、W、Y、Mo、Nbで表されるアモルファスまたは微結晶からなるバリア層を含むようにしている。かかる構成によれば、このアモルファス又は微結晶からなるバリア層は、はっきりした粒界がないため、バリア効果が大きく、酸素などの相互拡散や、スパイクが防止される。また、このような化合物は、誘電体層の成膜温度で結晶化することなくアモルファス又は微結晶の状態を維持することができる。したがって、誘電体層からの酸素の抜け出しを防止することができ、誘電特性の経年変化を抑えることができる。また、これらのアモルファス又は微結晶膜上に形成される誘電体薄膜は、配向性も良好であり、信頼性の高い誘電体構造を提供することが可能となる。特に電極表面が誘電体層の結晶化温度で酸化するような材料である場合は、本発明のバリア層が介在しない場合は、電極表面が酸化され、比抵抗が増大するという問題があるが、本発明によれば、バリア層の存在により、誘電体層からの酸素の抜け出しを確実に防止することができ、誘電特性の経年変化を抑えることができる。また、強誘電体層がPZTで構成されている。PZTの場合、ゾルゲル法による成膜では、塗布後700°C1-60分の熱処理が必要である。またスパッタリング法によれば、基板温度あるいは熱処理温度は700°C程度となる。またMOCVD法によれば、基板温度は600-650°C程度となる。しかしながら、かかる方法によれば、基板温度が700°C程度となっても本発明のバリア層はアモルファス又は微結晶状態を維持し、気体を発生したりすることもなく、安定でかつ比抵抗の増大を抑制することが可能となる。また、本発明のバリア層はアモルファス又は微結晶ではあるが、この上層に誘電体層を形成する場合、結晶配向性の良い誘電体層を形成することができる。従って、強誘電性、高誘電性の良好な誘電体キャパシタを提供することができる。望ましくは、上記半導体装置の製造方法において、前記電極は、チタン、タングステン、コバルト、モリブデン、銅、あるいはこれらのシリサイド、合金の少なくとも一種を含むことを特徴とする。望ましくは、上記半導体装置の製造方法において、前記誘電体層は、強誘電体層であることを特徴とする。望ましくは、上記半導体装置の製造方法において、前記強誘電体層の形成工程は、ゾルゲル法によりPZTを形成する工程であることを特徴とする。望ましくは、半導体基板表面に、下部電極を形成する工程と、前記下部電極上に、強誘電体または高誘電率を有する誘電体からなる誘電体層を形成する工程と、前記誘電体層上に上部電極を形成する工程とを含み、前記下部電極を形成する工程は、さらに、下式M1xM21x0<x<1M1:Au、Pt、Ir、Pd、Os、Re、Rh、Tu、Cu、Co、Fe、Ni、V、CrM2:Ta、Ti、Zr、Hf、W、Y、Mo、Nbで表されるアモルファスまたは微結晶からなるバリア層を形成する工程を含み、誘電体キャパシタを形成するようにしたことを特徴とする。望ましくは、上記半導体装置の製造方法において、前記バリア層は、イリジウムタンタル層IrxTa1xからなることを特徴とする。望ましくは、半導体基板表面に下部電極を形成する工程と、前記下部電極上に、強誘電体または高誘電率を有する誘電体からなる誘電体層を形成する工程と、前記誘電体層上に、下式M1xM21x0<x<1M1:Au、Pt、Ir、Pd、Os、Re、Rh、Tu、Cu、Co、Fe、Ni、V、CrM2:Ta、Ti、Zr、Hf、W、Y、Mo、Nbで表されるアモルファスまたは微結晶からなるバリア層を形成する工程と、前記バリア層上に上部電極を形成する工程とを含み、誘電体キャパシタを形成するようにしたことを特徴とする。望ましくは、上記方法において、前記バリア層は、イリジウムタンタル層IrxTa1xからなることを特徴とする。望ましくは、前記半導体装置の製造方法において、前記バリア層の形成工程は、ターゲット温度を変化させ、組成比を徐々に変化させ、グレーディング層を形成するスパッタリング工程を含むことを特徴とする。望ましくは、半導体基板表面上に形成された電極を含み、前記電極が配向性を有する導電体層からなり、さらに下式M1xM21x0<x<1M1:Au、Pt、Ir、Pd、Os、Re、Rh、Tu、Cu、Co、Fe、Ni、V、CrM2:Ta、Ti、Zr、Hf、W、Y、Mo、Nbで表されるアモルファスまたは微結晶単層で構成されていることを特徴とする。望ましくは、前記半導体装置の製造方法において、前記バリア層は、下地材料の構成元素を微量含むことを特徴とする。本発明の方法によっても同様にバリア層の存在により、誘電体層からの酸素の抜け出しを確実に防止することができ、成膜時のみならず、誘電特性の経年変化を抑えることができる。特に、IrTaは結晶化温度が900°C以上であり、酸化しても気体の発生もなくまた、導電性が低下することもなく、しかもこの上層に誘電体膜を形成する場合、アモルファスまたは微結晶状態を維持し、この上層への配向性の良好な薄膜形成が可能となる。