"符号長が16200ビットで、符号化率が415のLDPC符号による符号化を行う符号化部を備え、前記LDPC符号の検査行列は、その検査行列の、前記符号長、及び前記符号化率に応じた情報長に対応する情報行列の1の要素の位置を360列ごとに表す検査行列初期値テーブルによって定まる前記情報行列の1の要素を、列方向に360列ごとの周期で配置して構成され、前記検査行列初期値テーブルは、1953233125452623465350125700645868757605769478818416875891819555957899321006811479116995147842059212923862454339651846624682575337861911694739601104321101111159113781152811598483130317352291330236484222452255116626680474047752798281088930915197939876107861187919567572902099711315787445837368056857861511179798380221001711748493988611044411661227837336265100094494797410649890911030116963131996410480からなるデータ処理装置。符号長が16200ビットで、符号化率が715のLDPC符号による符号化を行う符号化部を備え、前記LDPC符号の検査行列は、その検査行列の、前記符号長、及び前記符号化率に応じた情報長に対応する情報行列の1の要素の位置を360列ごとに表す検査行列初期値テーブルによって定まる前記情報行列の1の要素を、列方向に360列ごとの周期で配置して構成され、前記検査行列初期値テーブルは、313731432798315972028304332174109602061786535656071467180740877907893812383138526861686383561197120818391903271230883537409143014919506860256195632463786686682975587745804283828587860218187111514171463230023283502380546774827555159686394641267537169752476957976806981188522858271427132726296430553220333434595557576558416290641965736856778679378156828683278384844885398559345279358092862356195530008242180940947991848922206455784985481006257632476976217760487795829514132595744685942101371475418531105961748431444636528257085875839033225223797519746538283598539386249067249754212232148819597620015005からなるデータ処理装置。符号長が16200ビットで、符号化率が815のLDPC符号による符号化を行う符号化部を備え、前記LDPC符号の検査行列は、その検査行列の、前記符号長、及び前記符号化率に応じた情報長に対応する情報行列の1の要素の位置を360列ごとに表す検査行列初期値テーブルによって定まる前記情報行列の1の要素を、列方向に360列ごとの周期で配置して構成され、前記検査行列初期値テーブルは、3238443059112961976199921372175363842144304448646624999517457006969711571387189178818811910272445044928497356165686571858466523689369947074710072777399747674807537279128242927419642984800494853615401568858185862596960296244664569627203730274547534574146118262056206923872794334933664951582658345903664067626786685970437418743175541417867582389093012091311289843394600520364856549697072087218729874547457746240754188731375535145601871487507319848586983703331705126562569012839609370717450113735541324975400723820675172571418897173732917952773349926952944673532214625589716906122681650136839735816016849741521807389754321216838705419483109504627210157464からなるデータ処理装置。符号長が16200ビットで、符号化率が415のLDPC符号による符号化を行う符号化ステップを備え、前記LDPC符号の検査行列は、その検査行列の、前記符号長、及び前記符号化率に応じた情報長に対応する情報行列の1の要素の位置を360列ごとに表す検査行列初期値テーブルによって定まる前記情報行列の1の要素を、列方向に360列ごとの周期で配置して構成され、前記検査行列初期値テーブルは、1953233125452623465350125700645868757605769478818416875891819555957899321006811479116995147842059212923862454339651846624682575337861911694739601104321101111159113781152811598483130317352291330236484222452255116626680474047752798281088930915197939876107861187919567572902099711315787445837368056857861511179798380221001711748493988611044411661227837336265100094494797410649890911030116963131996410480からなるデータ処理方法。符号長が16200ビットで、符号化率が715のLDPC符号による符号化を行う符号化ステップを備え、前記LDPC符号の検査行列は、その検査行列の、前記符号長、及び前記符号化率に応じた情報長に対応する情報行列の1の要素の位置を360列ごとに表す検査行列初期値テーブルによって定まる前記情報行列の1の要素を、列方向に360列ごとの周期で配置して構成され、前記検査行列初期値テーブルは、313731432798315972028304332174109602061786535656071467180740877907893812383138526861686383561197120818391903271230883537409143014919506860256195632463786686682975587745804283828587860218187111514171463230023283502380546774827555159686394641267537169752476957976806981188522858271427132726296430553220333434595557576558416290641965736856778679378156828683278384844885398559345279358092862356195530008242180940947991848922206455784985481006257632476976217760487795829514132595744685942101371475418531105961748431444636528257085875839033225223797519746538283598539386249067249754212232148819597620015005からなるデータ処理方法。符号長が16200ビットで、符号化率が815のLDPC符号による符号化を行う符号化ステップを備え、前記LDPC符号の検査行列は、その検査行列の、前記符号長、及び前記符号化率に応じた情報長に対応する情報行列の1の要素の位置を360列ごとに表す検査行列初期値テーブルによって定まる前記情報行列の1の要素を、列方向に360列ごとの周期で配置して構成され、前記検査行列初期値テーブルは、3238443059112961976199921372175363842144304448646624999517457006969711571387189178818811910272445044928497356165686571858466523689369947074710072777399747674807537279128242927419642984800494853615401568858185862596960296244664569627203730274547534574146118262056206923872794334933664951582658345903664067626786685970437418743175541417867582389093012091311289843394600520364856549697072087218729874547457746240754188731375535145601871487507319848586983703331705126562569012839609370717450113735541324975400723820675172571418897173732917952773349926952944673532214625589716906122681650136839735816016849741521807389754321216838705419483109504627210157464からなるデータ処理方法。符号長が16200ビットで、符号化率が415のLDPC符号の復号を行う復号部を備え、前記LDPC符号の検査行列は、その検査行列の、前記符号長、及び前記符号化率に応じた情報長に対応する情報行列の1の要素の位置を360列ごとに表す検査行列初期値テーブルによって定まる前記情報行列の1の要素を、列方向に360列ごとの周期で配置して構成され、前記検査行列初期値テーブルは、1953233125452623465350125700645868757605769478818416875891819555957899321006811479116995147842059212923862454339651846624682575337861911694739601104321101111159113781152811598483130317352291330236484222452255116626680474047752798281088930915197939876107861187919567572902099711315787445837368056857861511179798380221001711748493988611044411661227837336265100094494797410649890911030116963131996410480からなるデータ処理装置。符号長が16200ビットで、符号化率が715のLDPC符号の復号を行う復号部を備え、前記LDPC符号の検査行列は、その検査行列の、前記符号長、及び前記符号化率に応じた情報長に対応する情報行列の1の要素の位置を360列ごとに表す検査行列初期値テーブルによって定まる前記情報行列の1の要素を、列方向に360列ごとの周期で配置して構成され、前記検査行列初期値テーブルは、313731432798315972028304332174109602061786535656071467180740877907893812383138526861686383561197120818391903271230883537409143014919506860256195632463786686682975587745804283828587860218187111514171463230023283502380546774827555159686394641267537169752476957976806981188522858271427132726296430553220333434595557576558416290641965736856778679378156828683278384844885398559345279358092862356195530008242180940947991848922206455784985481006257632476976217760487795829514132595744685942101371475418531105961748431444636528257085875839033225223797519746538283598539386249067249754212232148819597620015005からなるデータ処理装置。符号長が16200ビットで、符号化率が815のLDPC符号の復号を行う復号部を備え、前記LDPC符号の検査行列は、その検査行列の、前記符号長、及び前記符号化率に応じた情報長に対応する情報行列の1の要素の位置を360列ごとに表す検査行列初期値テーブルによって定まる前記情報行列の1の要素を、列方向に360列ごとの周期で配置して構成され、前記検査行列初期値テーブルは、3238443059112961976199921372175363842144304448646624999517457006969711571387189178818811910272445044928497356165686571858466523689369947074710072777399747674807537279128242927419642984800494853615401568858185862596960296244664569627203730274547534574146118262056206923872794334933664951582658345903664067626786685970437418743175541417867582389093012091311289843394600520364856549697072087218729874547457746240754188731375535145601871487507319848586983703331705126562569012839609370717450113735541324975400723820675172571418897173732917952773349926952944673532214625589716906122681650136839735816016849741521807389754321216838705419483109504627210157464からなるデータ処理装置。LDPC符号は、衛星ディジタル放送の規格であるDVBS2や、次世代の地上ディジタル放送の規格であるDVBT2で採用されている。また、LDPC符号は、次世代のCATVディジタル放送の規格であるDVBC2での採用が予定されている。DVBS2等のDVBの規格に準拠したディジタル放送では、LDPC符号が、QPSK等の直交変調ディジタル変調のシンボルとされシンボル化され、そのシンボルが信号点にマッピングされて送信される。LDPC符号のシンボル化では、LDPC符号の符号ビットの入れ替えが、2ビット以上の符号ビット単位で行われ、その入れ替え後の符号ビットが、シンボルのビットとされる。LDPC符号のシンボル化のための、符号ビットの入れ替えの方式としては、種々の方式で提案されており、例えば、DVBT2でも規定されている。ところで、DVBT2は、家庭等に設置されるテレビジョン受像機等の固定端末向けのディジタル放送の規格であり、携帯端末向けのディジタル放送には、適切でない場合がある。すなわち、携帯端末は、固定端末に比較して、回路規模を小さくする必要があり、低消費電力化を図る必要がある。したがって、携帯端末向けのディジタル放送では、携帯端末でのLDPC符号の復号等の処理に必要な負荷を軽減するために、例えば、LDPC符号の復号の繰り返し回数繰り返し復号回数Cや、LDPC符号の符号長等が、固定端末向けのディジタル放送の場合よりも制限されることがある。しかしながら、そのような制限の下であっても、エラーに対する耐性は、ある程度維持する必要がある。本技術は、このような状況に鑑みてなされたものであり、LDPC符号等のデータのエラーに対する耐性を向上させることができるようにするものである。本技術の第1の側面のデータ処理装置、又は、データ処理方法は、符号長が16200ビットで、符号化率が415のLDPC符号による符号化を行う符号化部、又は、符号化ステップを備え、前記LDPC符号の検査行列は、その検査行列の、前記符号長、及び前記符号化率に応じた情報長に対応する情報行列の1の要素の位置を360列ごとに表す検査行列初期値テーブルによって定まる前記情報行列の1の要素を、列方向に360列ごとの周期で配置して構成され、前記検査行列初期値テーブルは、1953233125452623465350125700645868757605769478818416875891819555957899321006811479116995147842059212923862454339651846624682575337861911694739601104321101111159113781152811598483130317352291330236484222452255116626680474047752798281088930915197939876107861187919567572902099711315787445837368056857861511179798380221001711748493988611044411661227837336265100094494797410649890911030116963131996410480からなるデータ処理装置、又は、データ処理方法である。本技術の第2の側面のデータ処理装置、又は、データ処理方法は、符号長が16200ビットで、符号化率が715のLDPC符号による符号化を行う符号化部、又は、符号化ステップを備え、前記LDPC符号の検査行列は、その検査行列の、前記符号長、及び前記符号化率に応じた情報長に対応する情報行列の1の要素の位置を360列ごとに表す検査行列初期値テーブルによって定まる前記情報行列の1の要素を、列方向に360列ごとの周期で配置して構成され、前記検査行列初期値テーブルは、313731432798315972028304332174109602061786535656071467180740877907893812383138526861686383561197120818391903271230883537409143014919506860256195632463786686682975587745804283828587860218187111514171463230023283502380546774827555159686394641267537169752476957976806981188522858271427132726296430553220333434595557576558416290641965736856778679378156828683278384844885398559345279358092862356195530008242180940947991848922206455784985481006257632476976217760487795829514132595744685942101371475418531105961748431444636528257085875839033225223797519746538283598539386249067249754212232148819597620015005からなるデータ処理装置、又は、データ処理方法である。本技術の第3の側面のデータ処理装置、又は、データ処理方法は、符号長が16200ビットで、符号化率が815のLDPC符号による符号化を行う符号化部、又は、符号化ステップを備え、前記LDPC符号の検査行列は、その検査行列の、前記符号長、及び前記符号化率に応じた情報長に対応する情報行列の1の要素の位置を360列ごとに表す検査行列初期値テーブルによって定まる前記情報行列の1の要素を、列方向に360列ごとの周期で配置して構成され、前記検査行列初期値テーブルは、3238443059112961976199921372175363842144304448646624999517457006969711571387189178818811910272445044928497356165686571858466523689369947074710072777399747674807537279128242927419642984800494853615401568858185862596960296244664569627203730274547534574146118262056206923872794334933664951582658345903664067626786685970437418743175541417867582389093012091311289843394600520364856549697072087218729874547457746240754188731375535145601871487507319848586983703331705126562569012839609370717450113735541324975400723820675172571418897173732917952773349926952944673532214625589716906122681650136839735816016849741521807389754321216838705419483109504627210157464からなるデータ処理装置、又は、データ処理方法である。本技術の第4の側面のデータ処理装置は、符号長が16200ビットで、符号化率が415のLDPC符号の復号を行う復号部を備え、前記LDPC符号の検査行列は、その検査行列の、前記符号長、及び前記符号化率に応じた情報長に対応する情報行列の1の要素の位置を360列ごとに表す検査行列初期値テーブルによって定まる前記情報行列の1の要素を、列方向に360列ごとの周期で配置して構成され、前記検査行列初期値テーブルは、1953233125452623465350125700645868757605769478818416875891819555957899321006811479116995147842059212923862454339651846624682575337861911694739601104321101111159113781152811598483130317352291330236484222452255116626680474047752798281088930915197939876107861187919567572902099711315787445837368056857861511179798380221001711748493988611044411661227837336265100094494797410649890911030116963131996410480からなるデータ処理装置である。本技術の第5の側面のデータ処理装置は、符号長が16200ビットで、符号化率が715のLDPC符号の復号を行う復号部を備え、前記LDPC符号の検査行列は、その検査行列の、前記符号長、及び前記符号化率に応じた情報長に対応する情報行列の1の要素の位置を360列ごとに表す検査行列初期値テーブルによって定まる前記情報行列の1の要素を、列方向に360列ごとの周期で配置して構成され、前記検査行列初期値テーブルは、313731432798315972028304332174109602061786535656071467180740877907893812383138526861686383561197120818391903271230883537409143014919506860256195632463786686682975587745804283828587860218187111514171463230023283502380546774827555159686394641267537169752476957976806981188522858271427132726296430553220333434595557576558416290641965736856778679378156828683278384844885398559345279358092862356195530008242180940947991848922206455784985481006257632476976217760487795829514132595744685942101371475418531105961748431444636528257085875839033225223797519746538283598539386249067249754212232148819597620015005からなるデータ処理装置である。本技術の第6の側面のデータ処理装置は、符号長が16200ビットで、符号化率が815のLDPC符号の復号を行う復号部を備え、前記LDPC符号の検査行列は、その検査行列の、前記符号長、及び前記符号化率に応じた情報長に対応する情報行列の1の要素の位置を360列ごとに表す検査行列初期値テーブルによって定まる前記情報行列の1の要素を、列方向に360列ごとの周期で配置して構成され、前記検査行列初期値テーブルは、3238443059112961976199921372175363842144304448646624999517457006969711571387189178818811910272445044928497356165686571858466523689369947074710072777399747674807537279128242927419642984800494853615401568858185862596960296244664569627203730274547534574146118262056206923872794334933664951582658345903664067626786685970437418743175541417867582389093012091311289843394600520364856549697072087218729874547457746240754188731375535145601871487507319848586983703331705126562569012839609370717450113735541324975400723820675172571418897173732917952773349926952944673532214625589716906122681650136839735816016849741521807389754321216838705419483109504627210157464からなるデータ処理装置である。本技術の第1ないし第3の側面においては、符号長が16200ビットで、符号化率が415,715、又は、815のLDPC符号による符号化が行われる。本技術の第4ないし第6の側面においては、符号長が16200ビットで、符号化率が415,715、又は、815のLDPC符号の復号が行われる。前記LDPC符号の検査行列は、その検査行列の、前記符号長、及び前記符号化率に応じた情報長に対応する情報行列の1の要素の位置を360列ごとに表す検査行列初期値テーブルによって定まる前記情報行列の1の要素を、列方向に360列ごとの周期で配置して構成され、符号化率が415のLDPC符号の前記検査行列初期値テーブルは、1953233125452623465350125700645868757605769478818416875891819555957899321006811479116995147842059212923862454339651846624682575337861911694739601104321101111159113781152811598483130317352291330236484222452255116626680474047752798281088930915197939876107861187919567572902099711315787445837368056857861511179798380221001711748493988611044411661227837336265100094494797410649890911030116963131996410480からなり、符号化率が715のLDPC符号の前記検査行列初期値テーブルは、313731432798315972028304332174109602061786535656071467180740877907893812383138526861686383561197120818391903271230883537409143014919506860256195632463786686682975587745804283828587860218187111514171463230023283502380546774827555159686394641267537169752476957976806981188522858271427132726296430553220333434595557576558416290641965736856778679378156828683278384844885398559345279358092862356195530008242180940947991848922206455784985481006257632476976217760487795829514132595744685942101371475418531105961748431444636528257085875839033225223797519746538283598539386249067249754212232148819597620015005からなり、符号化率が815のLDPC符号の前記検査行列初期値テーブルは、3238443059112961976199921372175363842144304448646624999517457006969711571387189178818811910272445044928497356165686571858466523689369947074710072777399747674807537279128242927419642984800494853615401568858185862596960296244664569627203730274547534574146118262056206923872794334933664951582658345903664067626786685970437418743175541417867582389093012091311289843394600520364856549697072087218729874547457746240754188731375535145601871487507319848586983703331705126562569012839609370717450113735541324975400723820675172571418897173732917952773349926952944673532214625589716906122681650136839735816016849741521807389754321216838705419483109504627210157464からなる。なお、データ処理装置は、独立した装置であっても良いし、1個の装置を構成している内部ブロックであっても良い。本技術の第1ないし第6の側面によれば、エラーに対する耐性を向上させることができる。[本技術を適用した伝送システムの構成例]図7は、本技術を適用した伝送システムシステムとは、複数の装置が論理的に集合した物をいい、各構成の装置が同一筐体中にあるか否かは、問わないの一実施の形態の構成例を示している。図7において、伝送システムは、送信装置11と受信装置12とから構成される。送信装置11は、固定端末向けや携帯端末向けの番組の送信放送伝送を行う。すなわち、送信装置11は、例えば、固定端末向けや携帯端末向けの番組としての画像データや音声データ等の、送信の対象である対象データをLDPC符号に符号化し、例えば、地上波である通信路13を介して送信する。受信装置12は、例えば、携帯端末であり、送信装置11から通信路13を介して送信されてくるLDPC符号を受信し、対象データに復号して出力する。ここで、図7の伝送システムで使用されるLDPC符号は、AWGN通信路で極めて高い能力を発揮することが知られている。しかしながら、地上波等の通信路13では、バースト誤りやイレージャを発生することがある。例えば、OFDMシステムでは、DUが0dBのマルチパス環境において、エコーメインパス以外のパスの遅延に応じて、特定のシンボルのパワーが0になってしまう場合がある。また、フラッタ周波数の掛かったechoが加算される通信路でも、DUが0dBである場合には、ドップラ周波数によって、特定の時刻のOFDMのシンボル全体のパワーが0になる場合が生じる。さらに、受信装置12側の、送信装置11からの信号を受信するアンテナ等の受信部図示せずから受信装置12までの配線の状況や、受信装置12の電源の不安定性により、バースト誤りが発生することがある。一方、LDPC符号の復号においては、検査行列Hの列、ひいては、LDPC符号の符号ビットに対応するバリアブルノードにおいて、前述の図5に示したように、LDPC符号の符号ビットの受信値u0iの加算を伴う式1のバリアブルノード演算が行われるため、そのバリアブルノード演算に用いられる符号ビットにエラーが生じると、求められるメッセージの精度が低下する。そして、LDPC符号の復号では、チェックノードにおいて、そのチェックノードに繋がっているバリアブルノードで求められるメッセージを用いて、式7のチェックノード演算が行われるため、繋がっている複数のバリアブルノードに対応するLDPC符号の符号ビットが同時にエラーイレージャを含むとなるチェックノードの数が多くなると、復号の性能が劣化する。すなわち、例えば、チェックノードは、そのチェックノードに繋がっているバリアブルノードの2個以上が同時にイレージャになると、全バリアブルノードに、値が0である確率と1である確率とが等確率のメッセージを戻す。この場合、等確率のメッセージを戻すチェックノードは、1回の復号処理1セットのバリアブルノード演算及びチェックノード演算に寄与しないこととなり、その結果、復号処理の繰り返し回数を多く必要とすることになって、復号の性能が劣化し、さらに、LDPC符号の復号を行う受信装置12の消費電力が増大する。そこで、図7の伝送システムでは、AWGN通信路での性能を維持しつつ、バースト誤りやイレージャへの耐性を向上させるようになっている。[送信装置11の構成例]図8は、図7の送信装置11の構成例を示すブロック図である。送信装置11では、対象データとしての1以上のインプットストリームが、モードアダプテーション/マルチプレクサ111に供給される。モードアダプテーション/マルチプレクサ111は、モード選択、及び、そこに供給される1以上のインプットストリームの多重化を行い、その結果得られるデータを、パダー112に供給する。パダー112は、モードアダプテーション/マルチプレクサ111からのデータに対して、必要なゼロ詰めNullの挿入を行い、その結果得られるデータを、BBスクランブラ113に供給する。BBスクランブラ113は、パダー112からのデータに、エネルギ拡散処理を施し、その結果得られるデータを、BCHエンコーダ114に供給する。BCHエンコーダ114は、BBスクランブラ113からのデータをBCH符号化し、その結果得られるデータを、LDPC符号化の対象であるLDPC対象データとして、LDPCエンコーダ115に供給する。LDPCエンコーダ115は、BCHエンコーダ114からのLDPC対象データについて、LDPC符号のパリティビットに対応する部分であるパリティ行列が階段構造になっている検査行列に従ったLDPC符号化を行い、LDPC対象データを情報ビットとするLDPC符号を出力する。すなわち、LDPCエンコーダ115は、LDPC対象データを、例えば、DVBT2の規格に規定されているLDPC符号等のLDPC符号に符号化するLDPC符号化を行い、その結果得られるLDPC符号を出力する。ここで、DVBT2の規格では、符号長が16200ビットで、符号化率が35の場合を除き、DVBS2の規格に規定されているLDPC符号が採用されている。DVBT2の規格に規定されているLDPC符号は、IRA符号であり、そのLDPC符号の検査行列におけるパリティ行列は、階段構造になっている。パリティ行列、及び、階段構造については、後述する。また、IRA符号については、例えば、IrregularRepeatAccumulateCodesHJinAKhandekarandRJMcElieceinProceedingsof2ndInternationalSymposiumonTurbocodesandRelatedTopicspp18Sept2000に記載されている。LDPCエンコーダ115が出力するLDPC符号は、ビットインターリーバ116に供給される。ビットインターリーバ116は、LDPCエンコーダ115からのLDPC符号について、後述するビットインターリーブを行い、そのビットインターリーブ後のLDPC符号を、QAMエンコーダ117に供給する。QAMエンコーダ117は、ビットインターリーバ116からのLDPC符号を、そのLDPC符号の1ビット以上の符号ビットの単位シンボル単位で、直交変調の1つのシンボルを表す信号点にマッピングして直交変調多値変調を行う。すなわち、QAMエンコーダ117は、ビットインターリーバ116からのLDPC符号を、搬送波と同相のI成分を表すI軸と、搬送波と直交するQ成分を表すQ軸とで規定されるIQ平面IQコンスタレーション上の、LDPC符号の直交変調を行う変調方式で定める信号点にマッピングして直交変調を行う。ここで、QAMエンコーダ117で行われる直交変調の変調方式としては、例えば、DVBTの規格に規定されている変調方式を含む変調方式、すなわち、例えば、QPSKや、16QAM,64QAM,256QAM,1024QAM,4096QAM等がある。QAMエンコーダ117において、いずれの変調方式による直交変調が行われるかは、例えば、送信装置11のオペレータの操作に従って、あらかじめ設定される。なお、QAMエンコーダ117では、その他、例えば、4PAMその他の直交変調を行うことが可能である。QAMエンコーダ117での処理により得られるデータ信号点にマッピングされたシンボルは、時間インターリーバ118に供給される。時間インターリーバ118は、QAMエンコーダ117からのデータシンボルについて、シンボル単位での時間インターリーブ時間方向のインターリーブを行い、その結果得られるデータを、MISOMIMOエンコーダ119に供給する。MISOMIMOエンコーダ119は、時間インターリーバ118からのデータシンボルに、時空間符号化を施し、周波数インターリーバ120に供給する。周波数インターリーバ120は、MISOMIMOエンコーダ119からのデータシンボルについて、シンボル単位での周波数インターリーブ周波数方向のインターリーブを行い、フレームビルダ/リソースアロケーション部131に供給する。一方、BCHエンコーダ121には、例えば、L1等と呼ばれるプリアンブル等の伝送制御用の制御データsignallingが供給される。BCHエンコーダ121は、そこに供給される制御データを、BCHエンコーダ114と同様にBCH符号化し、その結果得られるデータを、LDPCエンコーダ122に供給する。LDPCエンコーダ122は、BCHエンコーダ121からのデータを、LDPC対象データとして、LDPCエンコーダ115と同様にLDPC符号化し、その結果得られるLDPC符号を、QAMエンコーダ123に供給する。QAMエンコーダ123は、QAMエンコーダ117と同様に、LDPCエンコーダ122からのLDPC符号を、そのLDPC符号の1ビット以上の符号ビットの単位シンボル単位で、直交変調の1つのシンボルを表す信号点にマッピングして直交変調を行い、その結果得られるデータシンボルを、周波数インターリーバ124に供給する。周波数インターリーバ124は、周波数インターリーバ120と同様に、QAMエンコーダ123からのデータシンボルについて、シンボル単位での周波数インターリーブを行い、フレームビルダ/リソースアロケーション部131に供給する。フレームビルダ/リソースアロケーション部131は、周波数インターリーバ120、及び、124からのデータシンボルの必要な位置に、パイロットのシンボルを挿入し、その結果られるデータシンボルから、所定の数のシンボルで構成されるフレームを構成して、OFDM生成部132に供給する。OFDM生成部132は、フレームビルダ/リソースアロケーション部131からのフレームから、そのフレームに対応するOFDM信号を生成し、通信路13図7を介して送信する。図9は、図8のビットインターリーバ116の構成例を示している。ビットインターリーバ116は、データをインターリーブするデータ処理装置であり、パリティインターリーバ23、カラムツイストインターリーバ24、及びデマルチプレクサ25から構成される。パリティインターリーバ23は、LDPCエンコーダ115からのLDPC符号のパリティビットを、他のパリティビットの位置にインターリーブするパリティインターリーブを行い、そのパリティインターリーブ後のLDPC符号を、カラムツイストインターリーバ24に供給する。カラムツイストインターリーバ24は、パリティインターリーバ23からのLDPC符号について、カラムツイストインターリーブを行い、そのカラムツイストインターリーブ後のLDPC符号を、デマルチプレクサ25に供給する。すなわち、LDPC符号は、図8のQAMエンコーダ117において、そのLDPC符号の1ビット以上の符号ビットを、直交変調の1つのシンボルを表す信号点にマッピングして送信される。カラムツイストインターリーバ24では、LDPCエンコーダ115で用いられる検査行列の任意の1行にある1に対応するLDPC符号の複数の符号ビットが、1つのシンボルに含まれないように、パリティインターリーバ23からのLDPC符号の符号ビットを並び替える並び替え処理として、例えば、後述するようなカラムツイストインターリーブが行われる。デマルチプレクサ25は、カラムツイストインターリーバ24からのLDPC符号について、シンボルとなるLDPC符号の2以上の符号ビットの位置を入れ替える入れ替え処理を行うことで、AWGNに対する耐性を強化したLDPC符号を得る。そして、デマルチプレクサ25は、入れ替え処理によって得られる、LDPC符号の2以上の符号ビットを、シンボルとして、QAMエンコーダ117図8に供給する。次に、図10は、図8のLDPCエンコーダ115でLDPC符号化に用いられる検査行列Hを示している。検査行列Hは、LDGM構造になっており、LDPC符号の符号ビットのうちの、情報ビットに対応する部分の情報行列HAと、パリティビットに対応するパリティ行列HTとによって、式H=HA|HT]情報行列HAの要素を左側の要素とし、パリティ行列HTの要素を右側の要素とする行列で表すことができる。ここで、1個のLDPC符号1符号語の符号ビットのうちの情報ビットのビット数と、パリティビットのビット数を、それぞれ、情報長Kと、パリティ長Mというとともに、1個のLDPC符号の符号ビットのビット数を、符号長Nという。ある符号長NのLDPC符号についての情報長Kとパリティ長Mは、符号化率によって決まる。また、検査行列Hは、行×列がM×Nの行列となる。そして、情報行列HAは、M×Kの行列となり、パリティ行列HTは、M×Mの行列となる。図11は、DVBT2及びDVBS2の規格に規定されているLDPC符号の検査行列Hのパリティ行列HTを示している。DVBT2の規格に規定されているLDPC符号の検査行列Hのパリティ行列HTは、図11に示すように、1の要素が、いわば階段状に並ぶ階段構造になっている。パリティ行列HTの行重みは、1行目については1で、残りの全ての行については2になっている。また、列重みは、最後の1列については1で、残りの全ての列で2になっている。以上のように、パリティ行列HTが階段構造になっている検査行列HのLDPC符号は、その検査行列Hを用いて、容易に生成することができる。すなわち、LDPC符号1符号語を、行ベクトルcで表すとともに、その行ベクトルを転置して得られる列ベクトルを、cTと表す。また、LDPC符号である行ベクトルcのうちの、情報ビットの部分を、行ベクトルAで表すとともに、パリティビットの部分を、行ベクトルTで表すこととする。この場合、行ベクトルcは、情報ビットとしての行ベクトルAと、パリティビットとしての行ベクトルTとによって、式cAT行ベクトルAの要素を左側の要素とし、行ベクトルTの要素を右側の要素とする行ベクトルで表すことができる。検査行列Hと、LDPC符号としての行ベクトルcATとは、式HcT0を満たす必要があり、かかる式HcT0を満たす行ベクトルcATを構成するパリティビットとしての行ベクトルTは、検査行列HHAHTのパリティ行列HTが、図11に示した階段構造になっている場合には、式HcT0における列ベクトルHcTの1行目の要素から順に、各行の要素を0にしていくようにすることで、逐次的順番に求めることができる。図12は、DVBT2の規格に規定されているLDPC符号の検査行列Hを説明する図である。DVBT2の規格に規定されているLDPC符号の検査行列Hの1列目からのKX列については、列重みがXに、その後のK3列については、列重みが3に、その後のM1列については、列重みが2に、最後の1列については、列重みが1に、それぞれなっている。ここで、KXK3M11は、符号長Nに等しい。図13は、DVBT2の規格に規定されているLDPC符号の各符号化率rについての、列数KX,K3、及びM、並びに、列重みXを示す図である。DVBT2の規格では、64800ビットと16200ビットの符号長NのLDPC符号が規定されている。そして、符号長Nが64800ビットのLDPC符号については、11個の符号化率14132512352334455689、及び910が規定されており、符号長Nが16200ビットのLDPC符号については、10個の符号化率141325123523344556、及び89が規定されている。ここで、以下、64800ビットの符号長Nを、64kビットともいい、16200ビットの符号長Nを、16kビットともいう。LDPC符号については、検査行列Hの列重みが大の列に対応する符号ビットほど、エラーレートが低いことが知られている。図12及び図13に示した、DVBT2の規格に規定されている検査行列Hでは、先頭側左側の列ほど、列重みが大の傾向にあり、したがって、その検査行列Hに対応するLDPC符号については、先頭の符号ビットほど、エラーに強くエラーに対する耐性があり、終わりの符号ビットほど、エラーに弱い傾向がある。次に、図14は、図8のQAMエンコーダ117で16QAMが行われる場合の、16個のシンボルに対応する信号点のIQ平面上の配置を示している。すなわち、図14のAは、DVBT2の16QAMのシンボルを示している。16QAMでは、1シンボルは、4ビットで表され、16個のシンボルが存在する。そして、16個のシンボルは、IQ平面の原点を中心として、I方向×Q方向が4×4の正方形状となるように配置されている。いま、1シンボルが表すビット列の、最上位ビットからi1ビット目のビットを、ビットyiと表すこととすると、16QAMの1シンボルが表す4ビットは、最上位ビットから順に、ビットy0y1y2y3と表すことができる。変調方式が16QAMの場合には、LDPC符号の符号ビットの4ビットが、4ビットy0ないしy3のシンボルシンボル値にシンボル化される。図14のBは、16QAMのシンボルが表す4ビット以下、シンボルビットともいうy0ないしy3それぞれについてのビット境界を示している。ここで、シンボルビットyi図14では、i0123についてのビット境界とは、そのシンボルビットyiが0になっているシンボルと、1になっているシンボルとの境界を意味する。図14のBに示すように、16QAMのシンボルが表す4シンボルビットy0ないしy3のうちの最上位のシンボルビットy0については、IQ平面のQ軸の1箇所だけがビット境界となり、2番目最上位ビットから2番目のシンボルビットy1については、IQ平面のI軸の1箇所だけがビット境界となる。また、3番目のシンボルビットy2については、4×4個のシンボルのうちの、左から1列目と2列目との間、及び3列目と4列目との間の2箇所が、ビット境界となる。さらに、4番目のシンボルビットy3については、4×4個のシンボルのうちの、上から1行目と2行目との間、及び3行目と4行目との間の2箇所が、ビット境界となる。シンボルが表すシンボルビットyiは、ビット境界から離れているシンボルが多いほど、誤りにくくエラー確率が低く、ビット境界に近いシンボルが多いほど、誤りやすいエラー確率が高い。いま、誤りにくいエラーに強いビットを、強いビットというとともに、誤りやすいエラーに弱いビットを、弱いビットということとすると、16QAMのシンボルの4シンボルビットy0ないしy3については、最上位のシンボルビットy0、及び2番目のシンボルビットy1が強いビットになっており、3番目のシンボルビットy2、及び4番目のシンボルビットy3が弱いビットになっている。図15ないし図17は、図8のQAMエンコーダ117で64QAMが行われる場合の、64個のシンボルに対応する信号点のIQ平面上の配置、すなわち、DVBT2の16QAMのシンボルを示している。64QAMでは、1シンボルは、6ビットを表し、64個のシンボルが存在する。そして、64個のシンボルは、IQ平面の原点を中心として、I方向×Q方向が8×8の正方形状となるように配置されている。64QAMの1シンボルのシンボルビットは、最上位ビットから順に、ビットy0y1y2y3y4y5と表すことができる。変調方式が64QAMの場合には、LDPC符号の符号ビットの6ビットは、6ビットのシンボルビットy0ないしy5のシンボルにされる。ここで、図15は、64QAMのシンボルのシンボルビットy0ないしy5のうちの、最上位のシンボルビットy0と、2番目のシンボルビットy1それぞれについてのビット境界を、図16は、3番目のシンボルビットy2と、4番目のシンボルビットy3それぞれについてのビット境界を、図17は、5番目のシンボルビットy4と、6番目のシンボルビットy5それぞれについてのビット境界を、それぞれ示している。図15に示すように、最上位のシンボルビットy0と、2番目のシンボルビットy1それぞれについてのビット境界は、1箇所になっている。また、図16に示すように、3番目のシンボルビットy2と、4番目のシンボルビットy3それぞれについてのビット境界は、2箇所になっており、図17に示すように、5番目のシンボルビットy4と、6番目のシンボルビットy5それぞれについてのビット境界は、4箇所になっている。したがって、64QAMのシンボルのシンボルビットy0ないしy5については、最上位シンボルビットy0、及び2番目のシンボルビットy1が、強いビットになっており、3番目のシンボルビットy2、及び4番目のシンボルビットy3が、その次に強いビットになっている。そして、5番目のシンボルビットy4と、6番目のシンボルビットy5は、弱いビットになっている。図14、さらには、図15ないし図17から、直交変調のシンボルのシンボルビットについては、上位ビットが強いビットとなり、下位ビットが弱いビットになる傾向があることが分かる。ここで、図12及び図13で説明したように、LDPCエンコーダ115図8が出力するLDPC符号については、エラーに強い符号ビットと、エラーに弱い符号ビットがある。また、図14ないし図17で説明したように、QAMエンコーダ117で行われる直交変調のシンボルのシンボルビットについては、強いビットと弱いビットがある。したがって、LDPC符号の、エラーに弱い符号ビットを、直交変調のシンボルの、弱いシンボルビットに割り当てると、全体として、エラーに対する耐性が低下する。そこで、LDPC符号の、エラーに弱い符号ビットを、直交変調のシンボルの、強いビットシンボルビットに割り当てる傾向で、LDPC符号の符号ビットをインターリーブするインターリーバが提案されている。図9のデマルチプレクサ25は、そのインターリーバの処理を行うことができる。図18は、図9のデマルチプレクサ25の処理を説明する図である。すなわち、図18のAは、デマルチプレクサ25の機能的な構成例を示している。デマルチプレクサ25は、メモリ31及び入れ替え部32から構成される。メモリ31には、LDPCエンコーダ115からのLDPC符号が供給される。メモリ31は、ロウ横方向にmbビットを記憶するとともに、カラム縦方向にNビットを記憶する記憶容量を有し、そこに供給されるLDPC符号の符号ビットを、カラム方向に書き込み、ロウ方向に読み出して、入れ替え部32に供給する。ここで、N=情報長Kパリティ長Mは、上述したように、LDPC符号の符号長を表す。また、mは、1シンボルとなるLDPC符号の符号ビットのビット数を表し、bは所定の正の整数で、mを整数倍するのに用いられる倍数である。デマルチプレクサ25は、上述したように、LDPC符号の符号ビットをシンボルとするシンボル化するが、倍数bは、デマルチプレクサ25が、いわば一度のシンボル化によって得るシンボルの個数を表す。図18のAは、変調方式が64QAMである場合のデマルチプレクサ25の構成例を示しており、したがって、1シンボルとなるLDPC符号の符号ビットのビット数mは、6ビットである。また、図18のAでは、倍数bは1になっており、したがって、メモリ31は、カラム方向×ロウ方向がN×ビットの記憶容量を有する。ここで、メモリ31の、ロウ方向が1ビットの、カラム方向に延びる記憶領域を、以下、適宜、カラムという。図18のAでは、メモリ31は、6個のカラムから構成される。デマルチプレクサ25では、LDPC符号の符号ビットを、メモリ31を構成するカラムの上から下方向カラム方向に書き込むことが、左から右方向のカラムに向かって行われる。そして、符号ビットの書き込みが、最も右のカラムの一番下まで終了すると、メモリ31を構成するすべてのカラムの1行目から、ロウ方向に、6ビットmbビット単位で、符号ビットが読み出され、入れ替え部32に供給される。入れ替え部32は、メモリ31からの6ビットの符号ビットの位置を入れ替える入れ替え処理を行い、その結果得られる6ビットを、64QAMの1シンボルを表す6シンボルビットy0y1y2y3y4y5として出力する。すなわち、メモリ31からは、ロウ方向に、mbビットここでは、6ビットの符号ビットが読み出されるが、その、メモリ31から読み出されるmbビットの符号ビットの、最上位ビットからiビット目を、ビットbiと表すこととすると、メモリ31からロウ方向に読み出される6ビットの符号ビットは、最上位ビットから順に、ビットb0b1b2b3b4b5と表すことができる。図12及び図13で説明した列重みの関係で、ビットb0の方向にある符号ビットは、エラーに強い符号ビットになっており、ビットb5の方向にある符号ビットは、エラーに弱い符号ビットになっている。入れ替え部32では、メモリ31からの6ビットの符号ビットb0ないしb5のうちの、エラーに弱い符号ビットが、64QAMの1シンボルのシンボルビットy0ないしy5のうちの、強いビットに割り当てられるように、メモリ31からの6ビットの符号ビットb0ないしb5の位置を入れ替える入れ替え処理を行うことができる。ここで、メモリ31からの6ビットの符号ビットb0ないしb5をどのように入れ替えて、64QAMの1シンボルを表す6シンボルビットy0ないしy5のそれぞれに割り当てるかの入れ替え方式としては、各社から、様々な方式が提案されている。図18のBは、第1の入れ替え方式を、図18のCは、第2の入れ替え方式を、図18のDは、第3の入れ替え方式を、それぞれ示している。図18のBないし図18のDにおいて後述する図19においても同様、ビットbiとyjとを結ぶ線分は、符号ビットbiを、シンボルのシンボルビットyjに割り当てるシンボルビットyjの位置に入れ替えることを意味する。図18のBの第1の入れ替え方式としては、3種類の入れ替え方のうちのいずれか1つを採用することが提案されており、図18のCの第2の入れ替え方式としては、2種類の入れ替え方のうちのいずれか1つを採用することが提案されている。図18のDの第3の入れ替え方式としては、6種類の入れ替え方を順番に選択して用いることが提案されている。図19は、変調方式が64QAMでありしたがって、1シンボルにマッピングされるLDPC符号の符号ビットのビット数mは、図18と同様に6ビットである、かつ、倍数bが2の場合のデマルチプレクサ25の構成例と、第4の入れ替え方式を示している。倍数bが2である場合、メモリ31は、カラム方向×ロウ方向がN×ビットの記憶容量を有し、12個のカラムから構成される。図19のAは、メモリ31へのLDPC符号の書き込み順を示している。デマルチプレクサ25では、図18で説明したように、LDPC符号の符号ビットを、メモリ31を構成するカラムの上から下方向カラム方向に書き込むことが、左から右方向のカラムに向かって行われる。そして、符号ビットの書き込みが、最も右のカラムの一番下まで終了すると、メモリ31を構成するすべてのカラムの1行目から、ロウ方向に、12ビットmbビット単位で、符号ビットが読み出され、入れ替え部32に供給される。入れ替え部32は、メモリ31からの12ビットの符号ビットの位置を、第4の入れ替え方式で入れ替える入れ替え処理を行い、その結果得られる12ビットを、64QAMの2シンボルb個のシンボルを表す12ビット、つまり、64QAMの1シンボルを表す6シンボルビットy0y1y2y3y4y5と、次の1シンボルを表す6シンボルビットy0y1y2y3y4y5として出力する。ここで、図19のBは、図19のAの入れ替え部32による入れ替え処理の第4の入れ替え方式を示している。なお、倍数bが2である場合3以上である場合も同様、入れ替え処理では、mbビットの符号ビットが、連続するb個のシンボルのmbビットのシンボルビットに割り当てられる。図19を含め、以下では、説明の便宜上、連続するb個のシンボルのmbビットのシンボルビットの最上位ビットからi1ビット目を、ビットシンボルビットyiと表す。また、どのような入れ替え方が適切であるか、つまり、AWGN通信路でのエラーレートをより向上させるかは、LDPC符号の符号化率や符号長、変調方式等によって異なる。[パリティインターリーブ]次に、図20ないし図22を参照して、図9のパリティインターリーバ23によるパリティインターリーブについて説明する。図20は、LDPC符号の検査行列のタナーグラフの一部を示している。チェックノードは、図20に示すように、そのチェックノードに繋がっているバリアブルノードに対応する符号ビットの2個等の複数が同時にイレージャ等のエラーになると、そのチェックノードに繋がっている全バリアブルノードに、値が0である確率と1である確率とが等確率のメッセージを戻す。このため、同一のチェックノードに繋がっている複数のバリアブルノードが同時にイレージャ等になると、復号の性能が劣化する。ところで、図8のLDPCエンコーダ115が出力する、DVBT2の規格に規定されているLDPC符号は、IRA符号であり、検査行列Hのパリティ行列HTは、図11に示したように、階段構造になっている。図21は、階段構造になっているパリティ行列HTと、そのパリティ行列HTに対応するタナーグラフを示している。すなわち、図21のAは、階段構造になっているパリティ行列HTを示しており、図21のBは、図21のAのパリティ行列HTに対応するタナーグラフを示している。階段構造になっているパリティ行列HTでは、各行において、1の要素が隣接する1行目を除く。このため、パリティ行列HTのタナーグラフにおいて、パリティ行列HTの値が1になっている隣接する2つの要素の列に対応する、隣接する2つのバリアブルノードは、同一のチェックノードに繋がっている。したがって、バースト誤りやイレージャ等によって、上述の隣接する2つのバリアブルノードに対応するパリティビットが同時にエラーとなると、そのエラーとなった2つのパリティビットに対応する2つのバリアブルノードパリティビットを用いてメッセージを求めるバリアブルノードに繋がっているチェックノードは、値が0である確率と1である確率とが等確率のメッセージを、そのチェックノードに繋がっているバリアブルノードに戻すため、復号の性能が劣化する。そして、バースト長連続してエラーとなるパリティビットのビット数が大になると、等確率のメッセージを戻すチェックノードが増加し、復号の性能は、さらに劣化する。そこで、パリティインターリーバ23図9は、上述した復号の性能の劣化を防止するため、LDPCエンコーダ115からの、LDPC符号のパリティビットを、他のパリティビットの位置にインターリーブするパリティインターリーブを行う。図22は、図9のパリティインターリーバ23が行うパリティインターリーブ後のLDPC符号に対応する検査行列Hのパリティ行列HTを示している。ここで、LDPCエンコーダ115が出力する、DVBT2の規格に規定されているLDPC符号に対応する検査行列Hの情報行列HAは、巡回構造になっている。巡回構造とは、ある列が、他の列をサイクリックシフトしたものと一致している構造をいい、例えば、P列ごとに、そのP列の各行の1の位置が、そのP列の最初の列を、パリティ長Mを除算して得られる値qに比例する値だけ、列方向にサイクリックシフトした位置になっている構造も含まれる。以下、適宜、巡回構造におけるP列を、巡回構造の単位の列数という。DVBT2の規格に規定されているLDPC符号としては、図12及び図13で説明したように、符号長Nが64800ビットと16200ビットとの、2種類のLDPC符号があり、その2種類のLDPC符号のいずれについても、巡回構造の単位の列数Pが、パリティ長Mの約数のうちの、1とMを除く約数の1つである360に規定されている。また、パリティ長Mは、符号化率によって異なる値qを用いて、式Mq×Pq×360で表される素数以外の値になっている。したがって、値qも、巡回構造の単位の列数Pと同様に、パリティ長Mの約数のうちの、1とMを除く約数の他の1つであり、パリティ長Mを、巡回構造の単位の列数Pで除算することにより得られるパリティ長Mの約数であるP及びqの積は、パリティ長Mとなる。パリティインターリーバ23は、上述したように、情報長をKとし、また、0以上P未満の整数をxとするとともに、0以上q未満の整数をyとすると、パリティインターリーブとして、NビットのLDPC符号の符号ビットのうちの、Kqxy1番目の符号ビットを、KPyx1番目の符号ビットの位置にインターリーブする。Kqxy1番目の符号ビット、及び、KPyx1番目の符号ビットは、いずれも、K1番目以降の符号ビットであるから、パリティビットであり、したがって、パリティインターリーブによれば、LDPC符号のパリティビットの位置が移動される。このようなパリティインターリーブによれば、同一のチェックノードに繋がれるバリアブルノードに対応するパリティビットが、巡回構造の単位の列数P、すなわち、ここでは、360ビットだけ離れるので、バースト長が360ビット未満である場合には、同一のチェックノードに繋がっているバリアブルノードの複数が同時にエラーになる事態を避けることができ、その結果、バースト誤りに対する耐性を改善することができる。なお、Kqxy1番目の符号ビットを、KPyx1番目の符号ビットの位置にインターリーブするパリティインターリーブ後のLDPC符号は、元の検査行列Hの、Kqxy1番目の列を、KPyx1番目の列に置換する列置換を行って得られる検査行列以下、変換検査行列ともいうのLDPC符号に一致する。また、変換検査行列のパリティ行列には、図22に示すように、P列図22では、360列を単位とする擬似巡回構造が現れる。ここで、擬似巡回構造とは、一部を除く部分が巡回構造になっている構造を意味する。DVBT2の規格に規定されているLDPC符号の検査行列に対して、パリティインターリーブに相当する列置換を施して得られる変換検査行列は、その右隅部分の360行×360列の部分後述するシフト行列に、1の要素が1つだけ足らず0の要素になっており、その点で、完全な巡回構造ではなく、いわば、擬似巡回構造になっている。なお、図22の変換検査行列は、元の検査行列Hに対して、パリティインターリーブに相当する列置換の他、変換検査行列が、後述する構成行列で構成されるようにするための行の置換行置換も施された行列になっている。[カラムツイストインターリーブ]次に、図23ないし図26を参照して、図9のカラムツイストインターリーバ24による並び替え処理としてのカラムツイストインターリーブについて説明する。図8の送信装置11では、LDPC符号の符号ビットの1ビット以上を、1個のシンボルとして送信する。すなわち、例えば、符号ビットの2ビットを1個のシンボルとする場合には、変調方式として、例えば、QPSKが用いられ、符号ビットの4ビットを1個のシンボルとする場合には、変調方式として、例えば、16QAMが用いられる。符号ビットの2ビット以上を、1個のシンボルとして送信する場合、あるシンボルに、イレージャ等が発生すると、そのシンボルの符号ビットは、すべてエラーイレージャになる。したがって、復号の性能を向上させるために、同一のチェックノードに繋がっているバリアブルノードに対応する符号ビットの複数が同時にイレージャになる確率を低下させるには、1個のシンボルの符号ビットに対応するバリアブルノードが、同一のチェックノードに繋がることを避ける必要がある。一方、上述したように、LDPCエンコーダ115が出力する、DVBT2の規格に規定されているLDPC符号の検査行列Hでは、情報行列HAが巡回構造を有し、パリティ行列HTが階段構造を有している。そして、図22で説明したように、パリティインターリーブ後のLDPC符号の検査行列である変換検査行列では、パリティ行列にも巡回構造正確には、上述したように、擬似巡回構造が現れる。図23は、変換検査行列を示している。すなわち、図23のAは、符号長Nが64800ビットで、符号化率が34のLDPC符号の検査行列Hの変換検査行列を示している。図23のAでは、変換検査行列において、値が1になっている要素の位置が、点で示されている。図23のBは、図23のAの変換検査行列のLDPC符号、つまり、パリティインターリーブ後のLDPC符号を対象として、デマルチプレクサ25図9が行う処理を示している。図23のBでは、変調方式を16QAMとして、デマルチプレクサ25のメモリ31を構成する4カラムに、パリティインターリーブ後のLDPC符号の符号ビットが、カラム方向に書き込まれている。メモリ31を構成する4カラムに、カラム方向に書き込まれた符号ビットは、ロウ方向に、4ビット単位で読み出され、1シンボルとなる。この場合、1シンボルとなる4ビットの符号ビットB0B1B2B3は、図23のAの変換検査行列の、任意の1行にある1に対応する符号ビットとなっていることがあり、この場合、その符号ビットB0B1B2B3それぞれに対応するバリアブルノードは、同一のチェックノードに繋がっている。したがって、1シンボルの4ビットの符号ビットB0B1B2B3が、変換検査行列の任意の1行にある1に対応する符号ビットとなっている場合には、そのシンボルに、イレージャが発生すると、符号ビットB0B1B2B3それぞれに対応するバリアブルノードが繋がっている同一のチェックノードにおいて、適切なメッセージを求めることができず、その結果、復号の性能が劣化する。符号化率が34以外の符号化率についても、同様に、同一のチェックノードに繋がっている複数のバリアブルノードに対応する複数の符号ビットが、16QAMの1個のシンボルとされることがある。そこで、カラムツイストインターリーバ24は、変換検査行列の任意の1行にある1に対応する複数の符号ビットが、1個のシンボルに含まれないように、パリティインターリーバ23からのパリティインターリーブ後のLDPC符号の符号ビットをインターリーブするカラムツイストインターリーブを行う。図24は、カラムツイストインターリーブを説明する図である。すなわち、図24は、デマルチプレクサ25のメモリ31図18、図19を示している。メモリ31は、図18で説明したように、カラム縦方向にmbビットを記憶するとともに、ロウ横方向にNビットを記憶する記憶容量を有し、mb個のカラムから構成される。そして、カラムツイストインターリーバ24は、メモリ31に対して、LDPC符号の符号ビットを、カラム方向に書き込み、ロウ方向に読み出すときの書き始めの位置を制御することで、カラムツイストインターリーブを行う。すなわち、カラムツイストインターリーバ24では、複数のカラムそれぞれについて、符号ビットの書き込みを開始する書き始めの位置を、適宜変更することで、ロウ方向に読み出される、1シンボルとされる複数の符号ビットが、変換検査行列の任意の1行にある1に対応する符号ビットにならないようにする検査行列の任意の1行にある1に対応する複数の符号ビットが、同一のシンボルに含まれないように、LDPC符号の符号ビットを並び替える。ここで、図24は、変調方式が16QAMであり、かつ、図18で説明した倍数bが1である場合の、メモリ31の構成例を示している。したがって、1シンボルにされるLDPC符号の符号ビットのビット数mは、4ビットであり、また、メモリ31は、4個のカラムで構成されている。カラムツイストインターリーバ24は、図18のデマルチプレクサ25に代わりLDPC符号の符号ビットを、メモリ31を構成する4個のカラムの上から下方向カラム方向に書き込むことを、左から右方向のカラムに向かって行う。そして、符号ビットの書き込みが、最も右のカラムまで終了すると、カラムツイストインターリーバ24は、メモリ31を構成するすべてのカラムの1行目から、ロウ方向に、4ビットmbビット単位で、符号ビットを読み出し、カラムツイストインターリーブ後のLDPC符号として、デマルチプレクサ25の入れ替え部32図18、図19に出力する。但し、カラムツイストインターリーバ24では、各カラムの先頭一番上の位置のアドレスを0として、カラム方向の各位置のアドレスを、昇順の整数で表すこととすると、最も左のカラムについては、書き始めの位置を、アドレスが0の位置とし、左から2番目のカラムについては、書き始めの位置を、アドレスが2の位置とし、3番目のカラムについては、書き始めの位置を、アドレスが4の位置とし、4番目のカラムについては、書き始めの位置を、アドレスが7の位置とする。なお、書き始めの位置が、アドレスが0の位置以外の位置のカラムについては、符号ビットを、最も下の位置まで書き込んだ後は、先頭アドレスが0の位置に戻り、書き始めの位置の直前の位置までの書き込みが行われる。そして、その後、次右のカラムへの書き込みが行われる。以上のようなカラムツイストインターリーブを行うことにより、DVBT2の規格に規定されているLDPC符号について、同一のチェックノードに繋がっている複数のバリアブルノードに対応する複数の符号ビットが、16QAMの1個のシンボルとされること同一のシンボルに含まれることを回避することができ、その結果、イレージャのある通信路での復号の性能を向上させることができる。図25は、DVBT2の規格に規定されている、符号長Nが64800の、11個の符号化率それぞれのLDPC符号について、カラムツイストインターリーブに必要なメモリ31のカラム数と、書き始めの位置のアドレスを、変調方式ごとに示している。倍数bが1であり、かつ、変調方式として、例えば、QPSKが採用されることによって、1シンボルのビット数mが、2ビットである場合、図25によれば、メモリ31は、ロウ方向に2×1ビットを記憶する2個のカラムを有し、カラム方向に64800ビットを記憶する。そして、メモリ31の2個のカラムのうちの1番目のカラムの書き始めの位置は、アドレスが0の位置と、2番目のカラムの書き始めの位置は、アドレスが2の位置と、それぞれされる。なお、例えば、デマルチプレクサ25図9の入れ替え処理の入れ替え方式として、図18の第1ないし第3の入れ替え方式のうちのいずれかが採用される場合等に、倍数bは1となる。倍数bが2であり、かつ、変調方式として、例えば、QPSKが採用されることによって、1シンボルのビット数mが、2ビットである場合、図25によれば、メモリ31は、ロウ方向に2×2ビットを記憶する4個のカラムを有し、カラム方向に64800ビットを記憶する。そして、メモリ31の4個のカラムのうちの1番目のカラムの書き始めの位置は、アドレスが0の位置と、2番目のカラムの書き始めの位置は、アドレスが2の位置と、3番目のカラムの書き始めの位置は、アドレスが4の位置と、4番目のカラムの書き始めの位置は、アドレスが7の位置と、それぞれされる。なお、例えば、デマルチプレクサ25図9の入れ替え処理の入れ替え方式として、図19の第4の入れ替え方式が採用される場合等に、倍数bは2となる。倍数bが1であり、かつ、変調方式として、例えば、16QAMが採用されることによって、1シンボルのビット数mが、4ビットである場合、図25によれば、メモリ31は、ロウ方向に4×1ビットを記憶する4個のカラムを有し、カラム方向に64800ビットを記憶する。そして、メモリ31の4個のカラムのうちの、1番目のカラムの書き始めの位置は、アドレスが0の位置と、2番目のカラムの書き始めの位置は、アドレスが2の位置と、3番目のカラムの書き始めの位置は、アドレスが4の位置と、4番目のカラムの書き始めの位置は、アドレスが7の位置と、それぞれされる。倍数bが2であり、かつ、変調方式として、例えば、16QAMが採用されることによって、1シンボルのビット数mが、4ビットである場合、図25によれば、メモリ31は、ロウ方向に4×2ビットを記憶する8個のカラムを有し、カラム方向に64800ビットを記憶する。そして、メモリ31の8個のカラムのうちの、1番目のカラムの書き始めの位置は、アドレスが0の位置と、2番目のカラムの書き始めの位置は、アドレスが0の位置と、3番目のカラムの書き始めの位置は、アドレスが2の位置と、4番目のカラムの書き始めの位置は、アドレスが4の位置と、5番目のカラムの書き始めの位置は、アドレスが4の位置と、6番目のカラムの書き始めの位置は、アドレスが5の位置と、7番目のカラムの書き始めの位置は、アドレスが7の位置と、8番目のカラムの書き始めの位置は、アドレスが7の位置と、それぞれされる。倍数bが1であり、かつ、変調方式として、例えば、64QAMが採用されることによって、1シンボルのビット数mが、6ビットである場合、図25によれば、メモリ31は、ロウ方向に6×1ビットを記憶する6個のカラムを有し、カラム方向に64800ビットを記憶する。そして、メモリ31の6個のカラムのうちの、1番目のカラムの書き始めの位置は、アドレスが0の位置と、2番目のカラムの書き始めの位置は、アドレスが2の位置と、3番目のカラムの書き始めの位置は、アドレスが5の位置と、4番目のカラムの書き始めの位置は、アドレスが9の位置と、5番目のカラムの書き始めの位置は、アドレスが10の位置と、6番目のカラムの書き始めの位置は、アドレスが13の位置と、それぞれされる。倍数bが2であり、かつ、変調方式として、例えば、64QAMが採用されることによって、1シンボルのビット数mが、6ビットである場合、図25によれば、メモリ31は、ロウ方向に6×2ビットを記憶する12個のカラムを有し、カラム方向に64800ビットを記憶する。そして、メモリ31の12個のカラムのうちの、1番目のカラムの書き始めの位置は、アドレスが0の位置と、2番目のカラムの書き始めの位置は、アドレスが0の位置と、3番目のカラムの書き始めの位置は、アドレスが2の位置と、4番目のカラムの書き始めの位置は、アドレスが2の位置と、5番目のカラムの書き始めの位置は、アドレスが3の位置と、6番目のカラムの書き始めの位置は、アドレスが4の位置と、7番目のカラムの書き始めの位置は、アドレスが4の位置と、8番目のカラムの書き始めの位置は、アドレスが5の位置と、9番目のカラムの書き始めの位置は、アドレスが5の位置と、10番目のカラムの書き始めの位置は、アドレスが7の位置と、11番目のカラムの書き始めの位置は、アドレスが8の位置と、12番目のカラムの書き始めの位置は、アドレスが9の位置と、それぞれされる。倍数bが1であり、かつ、変調方式として、例えば、256QAMが採用されることによって、1シンボルのビット数mが、8ビットである場合、図25によれば、メモリ31は、ロウ方向に8×1ビットを記憶する8個のカラムを有し、カラム方向に64800ビットを記憶する。そして、メモリ31の8個のカラムのうちの、1番目のカラムの書き始めの位置は、アドレスが0の位置と、2番目のカラムの書き始めの位置は、アドレスが0の位置と、3番目のカラムの書き始めの位置は、アドレスが2の位置と、4番目のカラムの書き始めの位置は、アドレスが4の位置と、5番目のカラムの書き始めの位置は、アドレスが4の位置と、6番目のカラムの書き始めの位置は、アドレスが5の位置と、7番目のカラムの書き始めの位置は、アドレスが7の位置と、8番目のカラムの書き始めの位置は、アドレスが7の位置と、それぞれされる。倍数bが2であり、かつ、変調方式として、例えば、256QAMが採用されることによって、1シンボルのビット数mが、8ビットである場合、図25によれば、メモリ31は、ロウ方向に8×2ビットを記憶する16個のカラムを有し、カラム方向に64800ビットを記憶する。そして、メモリ31の16個のカラムのうちの、1番目のカラムの書き始めの位置は、アドレスが0の位置と、2番目のカラムの書き始めの位置は、アドレスが2の位置と、3番目のカラムの書き始めの位置は、アドレスが2の位置と、4番目のカラムの書き始めの位置は、アドレスが2の位置と、5番目のカラムの書き始めの位置は、アドレスが2の位置と、6番目のカラムの書き始めの位置は、アドレスが3の位置と、7番目のカラムの書き始めの位置は、アドレスが7の位置と、8番目のカラムの書き始めの位置は、アドレスが15の位置と、9番目のカラムの書き始めの位置は、アドレスが16の位置と、10番目のカラムの書き始めの位置は、アドレスが20の位置と、11番目のカラムの書き始めの位置は、アドレスが22の位置と、12番目のカラムの書き始めの位置は、アドレスが22の位置と、13番目のカラムの書き始めの位置は、アドレスが27の位置と、14番目のカラムの書き始めの位置は、アドレスが27の位置と、15番目のカラムの書き始めの位置は、アドレスが28の位置と、16番目のカラムの書き始めの位置は、アドレスが32の位置と、それぞれされる。倍数bが1であり、かつ、変調方式として、例えば、1024QAMが採用されることによって、1シンボルのビット数mが、10ビットである場合、図25によれば、メモリ31は、ロウ方向に10×1ビットを記憶する10個のカラムを有し、カラム方向に64800ビットを記憶する。そして、メモリ31の10個のカラムのうちの、1番目のカラムの書き始めの位置は、アドレスが0の位置と、2番目のカラムの書き始めの位置は、アドレスが3の位置と、3番目のカラムの書き始めの位置は、アドレスが6の位置と、4番目のカラムの書き始めの位置は、アドレスが8の位置と、5番目のカラムの書き始めの位置は、アドレスが11の位置と、6番目のカラムの書き始めの位置は、アドレスが13の位置と、7番目のカラムの書き始めの位置は、アドレスが15の位置と、8番目のカラムの書き始めの位置は、アドレスが17の位置と、9番目のカラムの書き始めの位置は、アドレスが18の位置と、10番目のカラムの書き始めの位置は、アドレスが20の位置と、それぞれされる。倍数bが2であり、かつ、変調方式として、例えば、1024QAMが採用されることによって、1シンボルのビット数mが、10ビットである場合、図25によれば、メモリ31は、ロウ方向に10×2ビットを記憶する20個のカラムを有し、カラム方向に64800ビットを記憶する。そして、メモリ31の20個のカラムのうちの、1番目のカラムの書き始めの位置は、アドレスが0の位置と、2番目のカラムの書き始めの位置は、アドレスが1の位置と、3番目のカラムの書き始めの位置は、アドレスが3の位置と、4番目のカラムの書き始めの位置は、アドレスが4の位置と、5番目のカラムの書き始めの位置は、アドレスが5の位置と、6番目のカラムの書き始めの位置は、アドレスが6の位置と、7番目のカラムの書き始めの位置は、アドレスが6の位置と、8番目のカラムの書き始めの位置は、アドレスが9の位置と、9番目のカラムの書き始めの位置は、アドレスが13の位置と、10番目のカラムの書き始めの位置は、アドレスが14の位置と、11番目のカラムの書き始めの位置は、アドレスが14の位置と、12番目のカラムの書き始めの位置は、アドレスが16の位置と、13番目のカラムの書き始めの位置は、アドレスが21の位置と、14番目のカラムの書き始めの位置は、アドレスが21の位置と、15番目のカラムの書き始めの位置は、アドレスが23の位置と、16番目のカラムの書き始めの位置は、アドレスが25の位置と、17番目のカラムの書き始めの位置は、アドレスが25の位置と、18番目のカラムの書き始めの位置は、アドレスが26の位置と、19番目のカラムの書き始めの位置は、アドレスが28の位置と、20番目のカラムの書き始めの位置は、アドレスが30の位置と、それぞれされる。倍数bが1であり、かつ、変調方式として、例えば、4096QAMが採用されることによって、1シンボルのビット数mが、12ビットである場合、図25によれば、メモリ31は、ロウ方向に12×1ビットを記憶する12個のカラムを有し、カラム方向に64800ビットを記憶する。そして、メモリ31の12個のカラムのうちの、1番目のカラムの書き始めの位置は、アドレスが0の位置と、2番目のカラムの書き始めの位置は、アドレスが0の位置と、3番目のカラムの書き始めの位置は、アドレスが2の位置と、4番目のカラムの書き始めの位置は、アドレスが2の位置と、5番目のカラムの書き始めの位置は、アドレスが3の位置と、6番目のカラムの書き始めの位置は、アドレスが4の位置と、7番目のカラムの書き始めの位置は、アドレスが4の位置と、8番目のカラムの書き始めの位置は、アドレスが5の位置と、9番目のカラムの書き始めの位置は、アドレスが5の位置と、10番目のカラムの書き始めの位置は、アドレスが7の位置と、11番目のカラムの書き始めの位置は、アドレスが8の位置と、12番目のカラムの書き始めの位置は、アドレスが9の位置と、それぞれされる。倍数bが2であり、かつ、変調方式として、例えば、4096QAMが採用されることによって、1シンボルのビット数mが、12ビットである場合、図25によれば、メモリ31は、ロウ方向に12×2ビットを記憶する24個のカラムを有し、カラム方向に64800ビットを記憶する。そして、メモリ31の24個のカラムのうちの、1番目のカラムの書き始めの位置は、アドレスが0の位置と、2番目のカラムの書き始めの位置は、アドレスが5の位置と、3番目のカラムの書き始めの位置は、アドレスが8の位置と、4番目のカラムの書き始めの位置は、アドレスが8の位置と、5番目のカラムの書き始めの位置は、アドレスが8の位置と、6番目のカラムの書き始めの位置は、アドレスが8の位置と、7番目のカラムの書き始めの位置は、アドレスが10の位置と、8番目のカラムの書き始めの位置は、アドレスが10の位置と、9番目のカラムの書き始めの位置は、アドレスが10の位置と、10番目のカラムの書き始めの位置は、アドレスが12の位置と、11番目のカラムの書き始めの位置は、アドレスが13の位置と、12番目のカラムの書き始めの位置は、アドレスが16の位置と、13番目のカラムの書き始めの位置は、アドレスが17の位置と、14番目のカラムの書き始めの位置は、アドレスが19の位置と、15番目のカラムの書き始めの位置は、アドレスが21の位置と、16番目のカラムの書き始めの位置は、アドレスが22の位置と、17番目のカラムの書き始めの位置は、アドレスが23の位置と、18番目のカラムの書き始めの位置は、アドレスが26の位置と、19番目のカラムの書き始めの位置は、アドレスが37の位置と、20番目のカラムの書き始めの位置は、アドレスが39の位置と、21番目のカラムの書き始めの位置は、アドレスが40の位置と、22番目のカラムの書き始めの位置は、アドレスが41の位置と、23番目のカラムの書き始めの位置は、アドレスが41の位置と、24番目のカラムの書き始めの位置は、アドレスが41の位置と、それぞれされる。図26は、DVBT2の規格に規定されている、符号長Nが16200の、10個の符号化率それぞれのLDPC符号について、カラムツイストインターリーブに必要なメモリ31のカラム数と、書き始めの位置のアドレスを、変調方式ごとに示している。倍数bが1であり、かつ、変調方式として、例えば、QPSKが採用されることによって、1シンボルのビット数mが、2ビットである場合、図26によれば、メモリ31は、ロウ方向に2×1ビットを記憶する2個のカラムを有し、カラム方向に16200ビットを記憶する。そして、メモリ31の2個のカラムのうちの、1番目のカラムの書き始めの位置は、アドレスが0の位置と、2番目のカラムの書き始めの位置は、アドレスが0の位置と、それぞれされる。倍数bが2であり、かつ、変調方式として、例えば、QPSKが採用されることによって、1シンボルのビット数mが、2ビットである場合、図26によれば、メモリ31は、ロウ方向に2×2ビットを記憶する4個のカラムを有し、カラム方向に16200ビットを記憶する。そして、メモリ31の4個のカラムのうちの、1番目のカラムの書き始めの位置は、アドレスが0の位置と、2番目のカラムの書き始めの位置は、アドレスが2の位置と、3番目のカラムの書き始めの位置は、アドレスが3の位置と、4番目のカラムの書き始めの位置は、アドレスが3の位置と、それぞれされる。倍数bが1であり、かつ、変調方式として、例えば、16QAMが採用されることによって、1シンボルのビット数mが、4ビットである場合、図26によれば、メモリ31は、ロウ方向に4×1ビットを記憶する4個のカラムを有し、カラム方向に16200ビットを記憶する。そして、メモリ31の4個のカラムのうちの、1番目のカラムの書き始めの位置は、アドレスが0の位置と、2番目のカラムの書き始めの位置は、アドレスが2の位置と、3番目のカラムの書き始めの位置は、アドレスが3の位置と、4番目のカラムの書き始めの位置は、アドレスが3の位置と、それぞれされる。倍数bが2であり、かつ、変調方式として、例えば、16QAMが採用されることによって、1シンボルのビット数mが、4ビットである場合、図26によれば、メモリ31は、ロウ方向に4×2ビットを記憶する8個のカラムを有し、カラム方向に16200ビットを記憶する。そして、メモリ31の8個のカラムのうちの、1番目のカラムの書き始めの位置は、アドレスが0の位置と、2番目のカラムの書き始めの位置は、アドレスが0の位置と、3番目のカラムの書き始めの位置は、アドレスが0の位置と、4番目のカラムの書き始めの位置は、アドレスが1の位置と、5番目のカラムの書き始めの位置は、アドレスが7の位置と、6番目のカラムの書き始めの位置は、アドレスが20の位置と、7番目のカラムの書き始めの位置は、アドレスが20の位置と、8番目のカラムの書き始めの位置は、アドレスが21の位置と、それぞれされる。倍数bが1であり、かつ、変調方式として、例えば、64QAMが採用されることによって、1シンボルのビット数mが、6ビットである場合、図26によれば、メモリ31は、ロウ方向に6×1ビットを記憶する6個のカラムを有し、カラム方向に16200ビットを記憶する。そして、メモリ31の6個のカラムのうちの、1番目のカラムの書き始めの位置は、アドレスが0の位置と、2番目のカラムの書き始めの位置は、アドレスが0の位置と、3番目のカラムの書き始めの位置は、アドレスが2の位置と、4番目のカラムの書き始めの位置は、アドレスが3の位置と、5番目のカラムの書き始めの位置は、アドレスが7の位置と、6番目のカラムの書き始めの位置は、アドレスが7の位置と、それぞれされる。倍数bが2であり、かつ、変調方式として、例えば、64QAMが採用されることによって、1シンボルのビット数mが、6ビットである場合、図26によれば、メモリ31は、ロウ方向に6×2ビットを記憶する12個のカラムを有し、カラム方向に16200ビットを記憶する。そして、メモリ31の12個のカラムのうちの、1番目のカラムの書き始めの位置は、アドレスが0の位置と、2番目のカラムの書き始めの位置は、アドレスが0の位置と、3番目のカラムの書き始めの位置は、アドレスが0の位置と、4番目のカラムの書き始めの位置は、アドレスが2の位置と、5番目のカラムの書き始めの位置は、アドレスが2の位置と、6番目のカラムの書き始めの位置は、アドレスが2の位置と、7番目のカラムの書き始めの位置は、アドレスが3の位置と、8番目のカラムの書き始めの位置は、アドレスが3の位置と、9番目のカラムの書き始めの位置は、アドレスが3の位置と、10番目のカラムの書き始めの位置は、アドレスが6の位置と、11番目のカラムの書き始めの位置は、アドレスが7の位置と、12番目のカラムの書き始めの位置は、アドレスが7の位置と、それぞれされる。倍数bが1であり、かつ、変調方式として、例えば、256QAMが採用されることによって、1シンボルのビット数mが、8ビットである場合、図26によれば、メモリ31は、ロウ方向に8×1ビットを記憶する8個のカラムを有し、カラム方向に16200ビットを記憶する。そして、メモリ31の8個のカラムのうちの、1番目のカラムの書き始めの位置は、アドレスが0の位置と、2番目のカラムの書き始めの位置は、アドレスが0の位置と、3番目のカラムの書き始めの位置は、アドレスが0の位置と、4番目のカラムの書き始めの位置は、アドレスが1の位置と、5番目のカラムの書き始めの位置は、アドレスが7の位置と、6番目のカラムの書き始めの位置は、アドレスが20の位置と、7番目のカラムの書き始めの位置は、アドレスが20の位置と、8番目のカラムの書き始めの位置は、アドレスが21の位置と、それぞれされる。倍数bが1であり、かつ、変調方式として、例えば、1024QAMが採用されることによって、1シンボルのビット数mが、10ビットである場合、図26によれば、メモリ31は、ロウ方向に10×1ビットを記憶する10個のカラムを有し、カラム方向に16200ビットを記憶する。そして、メモリ31の10個のカラムのうちの、1番目のカラムの書き始めの位置は、アドレスが0の位置と、2番目のカラムの書き始めの位置は、アドレスが1の位置と、3番目のカラムの書き始めの位置は、アドレスが2の位置と、4番目のカラムの書き始めの位置は、アドレスが2の位置と、5番目のカラムの書き始めの位置は、アドレスが3の位置と、6番目のカラムの書き始めの位置は、アドレスが3の位置と、7番目のカラムの書き始めの位置は、アドレスが4の位置と、8番目のカラムの書き始めの位置は、アドレスが4の位置と、9番目のカラムの書き始めの位置は、アドレスが5の位置と、10番目のカラムの書き始めの位置は、アドレスが7の位置と、それぞれされる。倍数bが2であり、かつ、変調方式として、例えば、1024QAMが採用されることによって、1シンボルのビット数mが、10ビットである場合、図26によれば、メモリ31は、ロウ方向に10×2ビットを記憶する20個のカラムを有し、カラム方向に16200ビットを記憶する。そして、メモリ31の20個のカラムのうちの、1番目のカラムの書き始めの位置は、アドレスが0の位置と、2番目のカラムの書き始めの位置は、アドレスが0の位置と、3番目のカラムの書き始めの位置は、アドレスが0の位置と、4番目のカラムの書き始めの位置は、アドレスが2の位置と、5番目のカラムの書き始めの位置は、アドレスが2の位置と、6番目のカラムの書き始めの位置は、アドレスが2の位置と、7番目のカラムの書き始めの位置は、アドレスが2の位置と、8番目のカラムの書き始めの位置は、アドレスが2の位置と、9番目のカラムの書き始めの位置は、アドレスが5の位置と、10番目のカラムの書き始めの位置は、アドレスが5の位置と、11番目のカラムの書き始めの位置は、アドレスが5の位置と、12番目のカラムの書き始めの位置は、アドレスが5の位置と、13番目のカラムの書き始めの位置は、アドレスが5の位置と、14番目のカラムの書き始めの位置は、アドレスが7の位置と、15番目のカラムの書き始めの位置は、アドレスが7の位置と、16番目のカラムの書き始めの位置は、アドレスが7の位置と、17番目のカラムの書き始めの位置は、アドレスが7の位置と、18番目のカラムの書き始めの位置は、アドレスが8の位置と、19番目のカラムの書き始めの位置は、アドレスが8の位置と、20番目のカラムの書き始めの位置は、アドレスが10の位置と、それぞれされる。倍数bが1であり、かつ、変調方式として、例えば、4096QAMが採用されることによって、1シンボルのビット数mが、12ビットである場合、図26によれば、メモリ31は、ロウ方向に12×1ビットを記憶する12個のカラムを有し、カラム方向に16200ビットを記憶する。そして、メモリ31の12個のカラムのうちの、1番目のカラムの書き始めの位置は、アドレスが0の位置と、2番目のカラムの書き始めの位置は、アドレスが0の位置と、3番目のカラムの書き始めの位置は、アドレスが0の位置と、4番目のカラムの書き始めの位置は、アドレスが2の位置と、5番目のカラムの書き始めの位置は、アドレスが2の位置と、6番目のカラムの書き始めの位置は、アドレスが2の位置と、7番目のカラムの書き始めの位置は、アドレスが3の位置と、8番目のカラムの書き始めの位置は、アドレスが3の位置と、9番目のカラムの書き始めの位置は、アドレスが3の位置と、10番目のカラムの書き始めの位置は、アドレスが6の位置と、11番目のカラムの書き始めの位置は、アドレスが7の位置と、12番目のカラムの書き始めの位置は、アドレスが7の位置と、それぞれされる。倍数bが2であり、かつ、変調方式として、例えば、4096QAMが採用されることによって、1シンボルのビット数mが、12ビットである場合、図26によれば、メモリ31は、ロウ方向に12×2ビットを記憶する24個のカラムを有し、カラム方向に16200ビットを記憶する。そして、メモリ31の24個のカラムのうちの、1番目のカラムの書き始めの位置は、アドレスが0の位置と、2番目のカラムの書き始めの位置は、アドレスが0の位置と、3番目のカラムの書き始めの位置は、アドレスが0の位置と、4番目のカラムの書き始めの位置は、アドレスが0の位置と、5番目のカラムの書き始めの位置は、アドレスが0の位置と、6番目のカラムの書き始めの位置は、アドレスが0の位置と、7番目のカラムの書き始めの位置は、アドレスが0の位置と、8番目のカラムの書き始めの位置は、アドレスが1の位置と、9番目のカラムの書き始めの位置は、アドレスが1の位置と、10番目のカラムの書き始めの位置は、アドレスが1の位置と、11番目のカラムの書き始めの位置は、アドレスが2の位置と、12番目のカラムの書き始めの位置は、アドレスが2の位置と、13番目のカラムの書き始めの位置は、アドレスが2の位置と、14番目のカラムの書き始めの位置は、アドレスが3の位置と、15番目のカラムの書き始めの位置は、アドレスが7の位置と、16番目のカラムの書き始めの位置は、アドレスが9の位置と、17番目のカラムの書き始めの位置は、アドレスが9の位置と、18番目のカラムの書き始めの位置は、アドレスが9の位置と、19番目のカラムの書き始めの位置は、アドレスが10の位置と、20番目のカラムの書き始めの位置は、アドレスが10の位置と、21番目のカラムの書き始めの位置は、アドレスが10の位置と、22番目のカラムの書き始めの位置は、アドレスが10の位置と、23番目のカラムの書き始めの位置は、アドレスが10の位置と、24番目のカラムの書き始めの位置は、アドレスが11の位置と、それぞれされる。図27は、図8のLDPCエンコーダ115、ビットインターリーバ116、及び、QAMエンコーダ117で行われる処理を説明するフローチャートである。LDPCエンコーダ115は、BCHエンコーダ114から、LDPC対象データが供給されるのを待って、ステップS101において、LDPC対象データを、LDPC符号に符号化し、そのLDPC符号を、ビットインターリーバ116に供給して、処理は、ステップS102に進む。ビットインターリーバ116は、ステップS102において、LDPCエンコーダ115からのLDPC符号を対象として、ビットインターリーブを行い、そのビットインターリーブ後のLDPC符号をシンボル化したシンボルを、QAMエンコーダ117に供給して、処理は、ステップS103に進む。すなわち、ステップS102では、ビットインターリーバ116図9において、パリティインターリーバ23が、LDPCエンコーダ115からのLDPC符号を対象として、パリティインターリーブを行い、そのパリティインターリーブ後のLDPC符号を、カラムツイストインターリーバ24に供給する。カラムツイストインターリーバ24は、パリティインターリーバ23からのLDPC符号を対象として、カラムツイストインターリーブを行い、デマルチプレクサ25に供給する。デマルチプレクサ25は、カラムツイストインターリーバ24によるカラムツイストインターリーブ後のLDPC符号の符号ビットを入れ替えて、入れ替え後の符号ビットを、シンボルのシンボルビットシンボルを表すビットとする入れ替え処理を行う。ここで、デマルチプレクサ25による入れ替え処理は、図18及び図19に示した第1ないし第4の入れ替え方式に従って行うことができる他、割り当てルールに従って行うことができる。割り当てルールは、LDPC符号の符号ビットを、シンボルを表すシンボルビットに割り当てるためのルールであり、その詳細については、後述する。デマルチプレクサ25による入れ替え処理によって得られたシンボルは、デマルチプレクサ25から、QAMエンコーダ117に供給される。QAMエンコーダ117は、ステップS103において、デマルチプレクサ25からのシンボルを、QAMエンコーダ117で行われる直交変調の変調方式で定める信号点にマッピングして直交変調し、その結果得られるデータを、時間インターリーバ118に供給する。以上のように、パリティインターリーブや、カラムツイストインターリーブを行うことで、LDPC符号の複数の符号ビットを1個のシンボルとして送信する場合の、イレージャやバースト誤りに対する耐性を向上させることができる。ここで、図9では、説明の便宜のため、パリティインターリーブを行うブロックであるパリティインターリーバ23と、カラムツイストインターリーブを行うブロックであるカラムツイストインターリーバ24とを、別個に構成するようにしたが、パリティインターリーバ23とカラムツイストインターリーバ24とは、一体的に構成することができる。すなわち、パリティインターリーブと、カラムツイストインターリーブとは、いずれも、メモリに対する符号ビットの書き込み、及び読み出しによって行うことができ、符号ビットの書き込みを行うアドレス書き込みアドレスを、符号ビットの読み出しを行うアドレス読み出しアドレスに変換する行列によって表すことができる。したがって、パリティインターリーブを表す行列と、カラムツイストインターリーブを表す行列とを乗算して得られる行列を求めておけば、その行列によって、符号ビットを変換することで、パリティインターリーブを行い、さらに、そのパリティインターリーブ後のLDPC符号をカラムツイストインターリーブした結果を得ることができる。また、パリティインターリーバ23とカラムツイストインターリーバ24に加えて、デマルチプレクサ25も、一体的に構成することが可能である。すなわち、デマルチプレクサ25で行われる入れ替え処理も、LDPC符号を記憶するメモリ31の書き込みアドレスを、読み出しアドレスに変換する行列によって表すことができる。したがって、パリティインターリーブを表す行列、カラムツイストインターリーブを表す行列、及び、入れ替え処理を表す行列を乗算して得られる行列を求めておけば、その行列によって、パリティインターリーブ、カラムツイストインターリーブ、及び、入れ替え処理を、一括して行うことができる。なお、パリティインターリーブと、カラムツイストインターリーブとについては、そのうちのいずれか一方だけを行うようにすること、又は、いずれも行わないようにすることが可能である。次に、図28ないし図30を参照して、図8の送信装置11について行った、エラーレートを計測するシミュレーションについて説明する。シミュレーションは、DUが0dBのフラッタがある通信路を採用して行った。図28は、シミュレーションで採用した通信路のモデルを示している。すなわち、図28のAは、シミュレーションで採用したフラッタのモデルを示している。また、図28のBは、図28のAのモデルで表されるフラッタがある通信路のモデルを示している。なお、図28のBにおいて、Hは、図28のAのフラッタのモデルを表す。また、図28のBにおいて、Nは、ICIを表し、シミュレーションでは、そのパワーの期待値EN2を、AWGNで近似した。図29及び図30は、シミュレーションで得られたエラーレートと、フラッタのドップラ周波数fdとの関係を示している。なお、図29は、変調方式が16QAMで、符号化率がで、入れ替え方式が第1の入れ替え方式である場合の、エラーレートとドップラ周波数fdとの関係を示している。また、図30は、変調方式が64QAMで、符号化率がで、入れ替え方式が第1の入れ替え方式である場合の、エラーレートとドップラ周波数fdとの関係を示している。さらに、図29及び図30において、太線は、パリティインターリーブ、カラムツイストインターリーブ、及び、入れ替え処理のすべてを行った場合の、エラーレートとドップラ周波数fdとの関係を示しており、細線は、パリティインターリーブ、カラムツイストインターリーブ、及び、入れ替え処理のうちの、入れ替え処理だけを行った場合の、エラーレートとドップラ周波数fdとの関係を示している。図29及び図30のいずれにおいても、パリティインターリーブ、カラムツイストインターリーブ、及び、入れ替え処理のすべてを行った場合の方が、入れ替え処理だけを行った場合よりも、エラーレートが向上する小さくなることが分かる。[LDPCエンコーダ115の構成例]図31は、図8のLDPCエンコーダ115の構成例を示すブロック図である。なお、図8のLDPCエンコーダ122も、同様に構成される。図12及び図13で説明したように、DVBT2の規格では、64800ビットと16200ビットとの2通りの符号長NのLDPC符号が規定されている。そして、符号長Nが64800ビットのLDPC符号については、11個の符号化率14132512352334455689、及び910が規定されており、符号長Nが16200ビットのLDPC符号については、10個の符号化率141325123523344556、及び89が規定されている図12及び図13。LDPCエンコーダ115は、例えば、このような、符号長Nが64800ビットや16200ビットの各符号化率のLDPC符号による符号化誤り訂正符号化を、符号長Nごと、及び符号化率ごとに用意された検査行列Hに従って行うことができる。LDPCエンコーダ115は、符号化処理部601と記憶部602とから構成される。符号化処理部601は、符号化率設定部611、初期値テーブル読み出し部612、検査行列生成部613、情報ビット読み出し部614、符号化パリティ演算部615、及び制御部616から構成され、LDPCエンコーダ115に供給されるLDPC対象データのLDPC符号化を行い、その結果得られるLDPC符号を、ビットインターリーバ116図8に供給する。すなわち、符号化率設定部611は、例えば、オペレータの操作等に応じて、LDPC符号の符号長Nと符号化率とを設定する。初期値テーブル読み出し部612は、符号化率設定部611が設定した符号長N及び符号化率に対応する、後述する検査行列初期値テーブルを、記憶部602から読み出す。検査行列生成部613は、初期値テーブル読み出し部612が読み出した検査行列初期値テーブルに基づいて、符号化率設定部611が設定した符号長N及び符号化率に応じた情報長K符号長Nパリティ長Mに対応する情報行列HAの1の要素を列方向に360列巡回構造の単位の列数Pごとの周期で配置して検査行列Hを生成し、記憶部602に格納する。情報ビット読み出し部614は、LDPCエンコーダ115に供給されるLDPC対象データから、情報長K分の情報ビットを読み出す抽出する。符号化パリティ演算部615は、検査行列生成部613が生成した検査行列Hを記憶部602から読み出し、その検査行列Hを用いて、情報ビット読み出し部614が読み出した情報ビットに対するパリティビットを所定の式に基づいて算出することにより、符号語LDPC符号を生成する。制御部616は、符号化処理部601を構成する各ブロックを制御する。記憶部602には、例えば、64800ビットや16200ビット等の符号長Nそれぞれについての、図12及び図13に示した複数の符号化率等それぞれに対応する複数の検査行列初期値テーブル等が格納されている。また、記憶部602は、符号化処理部601の処理上必要なデータを一時記憶する。図32は、図31のLDPCエンコーダ115の処理を説明するフローチャートである。ステップS201において、符号化率設定部611は、LDPC符号化を行う符号長N及び符号化率rを決定設定する。ステップS202において、初期値テーブル読み出し部612は、符号化率設定部611により決定された符号長N及び符号化率rに対応する、予め定められた検査行列初期値テーブルを、記憶部602から読み出す。ステップS203において、検査行列生成部613は、初期値テーブル読み出し部612が記憶部602から読み出した検査行列初期値テーブルを用いて、符号化率設定部611により決定された符号長N及び符号化率rのLDPC符号の検査行列Hを求め生成し、記憶部602に供給して格納する。ステップS204において、情報ビット読み出し部614は、LDPCエンコーダ115に供給されるLDPC対象データから、符号化率設定部611により決定された符号長N及び符号化率rに対応する情報長Kの情報ビットを読み出すとともに、検査行列生成部613が求めた検査行列Hを、記憶部602から読み出し、符号化パリティ演算部615に供給する。ステップS205において、符号化パリティ演算部615は、式8を満たす符号語cのパリティビットを順次演算する。HcT08式8において、cは、符号語LDPC符号としての行ベクトルを表し、cTは、行ベクトルcの転置を表す。ここで、上述したように、LDPC符号1符号語としての行ベクトルcのうちの、情報ビットの部分を、行ベクトルAで表すとともに、パリティビットの部分を、行ベクトルTで表す場合には、行ベクトルcは、情報ビットとしての行ベクトルAと、パリティビットとしての行ベクトルTとによって、式cATで表すことができる。検査行列Hと、LDPC符号としての行ベクトルcATとは、式HcT0を満たす必要があり、かかる式HcT0を満たす行ベクトルcATを構成するパリティビットとしての行ベクトルTは、検査行列HHAHTのパリティ行列HTが、図11に示した階段構造になっている場合には、式HcT0における列ベクトルHcTの1行目の要素から順に、各行の要素を0にしていくようにすることで、逐次的に求めることができる。符号化パリティ演算部615は、情報ビットAに対して、パリティビットTを求めると、その情報ビットAとパリティビットTとによって表される符号語c=[A|T]を、情報ビットAのLDPC符号化結果として出力する。その後、ステップS206において、制御部616は、LDPC符号化を終了するかどうかを判定する。ステップS206において、LDPC符号化を終了しないと判定された場合、すなわち、例えば、LDPC符号化すべきLDPC対象データが、まだある場合、処理は、ステップS201又は、ステップS204に戻り、以下、ステップS201又は、ステップS204ないしS206の処理が繰り返される。また、ステップS206において、LDPC符号化を終了すると判定された場合、すなわち、例えば、LDPC符号化すべきLDPC対象データがない場合、LDPCエンコーダ115は、処理を終了する。以上のように、各符号長N、及び、各符号化率rに対応する検査行列初期値テーブルが用意されており、LDPCエンコーダ115は、所定の符号長Nの、所定の符号化率rのLDPC符号化を、その所定の符号長N、及び、所定の符号化率rに対応する検査行列初期値テーブルから生成される検査行列Hを用いて行う。[検査行列初期値テーブルの例]検査行列初期値テーブルは、検査行列Hの、LDPC符号検査行列Hによって定義されるLDPC符号の符号長N及び符号化率rに応じた情報長Kに対応する情報行列HA図10の1の要素の位置を360列巡回構造の単位の列数Pごとに表すテーブルであり、各符号長N及び各符号化率rの検査行列Hごとに、あらかじめ作成される。図33は、検査行列初期値テーブルの例を示す図である。すなわち、図33は、DVBT2の規格に規定されている、符号長Nが16200ビットの、符号化率DVBT2の表記上の符号化率rが14の検査行列Hに対する検査行列初期値テーブルを示している。検査行列生成部613図31は、検査行列初期値テーブルを用いて、以下のように、検査行列Hを求める。すなわち、図34は、検査行列初期値テーブルから検査行列Hを求める方法を示している。なお、図34の検査行列初期値テーブルは、DVBT2の規格に規定されている、符号長Nが16200ビットの、符号化率rが23の検査行列Hに対する検査行列初期値テーブルを示している。検査行列初期値テーブルは、上述したように、LDPC符号の符号長N及び符号化率rに応じた情報長Kに対応する情報行列HA図10の1の要素の位置を、360列巡回構造の単位の列数Pごとに表すテーブルであり、そのi行目には、検査行列Hの1360×列目の1の要素の行番号検査行列Hの1行目の行番号を0とする行番号が、その1360×列目の列が持つ列重みの数だけ並んでいる。ここで、検査行列Hの、パリティ長Mに対応するパリティ行列HT図10は、図21に示したように決まっているので、検査行列初期値テーブルによれば、検査行列Hの、情報長Kに対応する情報行列HA図10が求められる。検査行列初期値テーブルの行数k1は、情報長Kによって異なる。情報長Kと、検査行列初期値テーブルの行数k1との間には、式9の関係が成り立つ。K×3609ここで、式9の360は、図22で説明した巡回構造の単位の列数Pである。図34の検査行列初期値テーブルでは、1行目から3行目までに、13個の数値が並び、4行目からk1行目図34では、30行目までに、3個の数値が並んでいる。したがって、図34の検査行列初期値テーブルから求められる検査行列Hの列重みは、1列目から、1360×1列目までは、13であり、1360×列目から、K列目までは、3である。図34の検査行列初期値テーブルの1行目は、0208416131548128614603196429724813369345146202622となっており、これは、検査行列Hの1列目において、行番号が、0208416131548128614603196429724813369345146202622の行の要素が1であることかつ、他の要素が0であることを示している。また、図34の検査行列初期値テーブルの2行目は、1122151634482880140718473799352937397143583108となっており、これは、検査行列Hの361=1360×2-1列目において、行番号が、1122151634482880140718473799352937397143583108の行の要素が1であることを示している。以上のように、検査行列初期値テーブルは、検査行列Hの情報行列HAの1の要素の位置を360列ごとに表す。検査行列Hの1360×列目以外の列、つまり、2360×列目から、360×i列目までの各列は、検査行列初期値テーブルによって定まる1360×列目の1の要素を、パリティ長Mに従って下方向列の下方向に、周期的にサイクリックシフトして配置したものになっている。すなわち、例えば、2360×列目は、1360×列目を、M360だけ下方向にサイクリックシフトしたものとなっており、次の3360×列目は、1360×列目を、2×M360だけ下方向にサイクリックシフトしたもの2360×列目を、M360だけ下方向にサイクリックシフトしたものとなっている。いま、検査行列初期値テーブルのi行目上からi番目のj列目左からj番目の数値を、hijと表すとともに、検査行列Hのw列目の、j個目の1の要素の行番号を、Hwjと表すこととすると、検査行列Hの1360×列目以外の列であるw列目の、1の要素の行番号Hwjは、式10で求めることができる。HwjmodhijmodP×q,M10ここで、modx,yはxをyで割った余りを意味する。また、Pは、上述した巡回構造の単位の列数であり、例えば、DVBT2の規格では、上述のように、360である。さらに、qは、パリティ長Mを、巡回構造の単位の列数Pで除算することにより得られる値M360である。検査行列生成部613図31は、検査行列初期値テーブルによって、検査行列Hの1360×列目の1の要素の行番号を特定する。さらに、検査行列生成部613図31は、検査行列Hの1360×列目以外の列であるw列目の、1の要素の行番号Hwjを、式10に従って求め、以上により得られた行番号の要素を1とする検査行列Hを生成する。[携帯端末向けに適切なLDPC符号]ところで、携帯端末向けのディジタル放送は、固定端末向けのディジタル放送の規格である、例えば、DVBT2に準拠した送信装置、及び、受信装置の仕様を、なるべく変更せずに行うことができれば、コストの面で有利である。ここで、DVBT2では、符号長Nが64kビット及び16kビットの、2つの符号長のLDPC符号が規定されている。仮に、携帯端末向けのディジタル放送において、DVBT2に規定されているLDPC符号を採用することとすると、長い符号長のLDPC符号よりも、短い符号長のLDPC符号の方が、LDPC符号の復号時等に必要なメモリや遅延を小とすることができることから、携帯端末向けのディジタル放送には、DVBT2に規定されている2つの符号長のLDPC符号のうちの、符号長が短い16kビットのLDPC符号を採用することが適切である。しかしながら、携帯端末では、LDPC符号の復号等の処理に必要な負荷を軽減するために、例えば、LDPC符号の復号の繰り返し回数繰り返し復号回数Cが、固定端末の場合よりも制限されることがあり、携帯端末向けのディジタル放送については、DVBT2に規定されている16kビットのLDPC符号では、エラーに対する耐性が十分でないことがあり得る。そこで、送信装置11図7では、DVBT2に規定されている16kビットのLDPC符号よりもエラーに対する耐性がある16kビットの新たなLDPC符号を、携帯端末向けのディジタル放送に適切なLDPC符号以下、携帯用LDPC符号ともいうとして用いて、携帯端末向けのディジタル放送を行うことができる。なお、携帯用LDPC符号については、DVBT2との親和性を、なるべく維持する観点から、DVBT2に規定されているLDPC符号と同様に、検査行列Hのパリティ行列HTは、階段構造とする図11。さらに、携帯用LDPC符号については、DVBT2に規定されているLDPC符号と同様に、検査行列Hの情報行列HAは、巡回構造とし、巡回構造の単位の列数Pも、360とする。図35ないし図43は、以上のような、符号長Nが16kビットの携帯用LDPC符号の検査行列初期値テーブルの例を示す図である。すなわち、図35は、符号長Nが16kビットの、符号化率rが15の検査行列Hに対する検査行列初期値テーブルを示している。図36は、符号長Nが16kビットの、符号化率rが415の検査行列Hに対する検査行列初期値テーブルを示している。図37は、符号長Nが16kビットの、符号化率rが13の検査行列Hに対する検査行列初期値テーブルを示している。図38は、符号長Nが16kビットの、符号化率rが25の検査行列Hに対する検査行列初期値テーブルを示している。図39は、符号長Nが16kビットの、符号化率rが49の検査行列Hに対する検査行列初期値テーブルを示している。図40は、符号長Nが16kビットの、符号化率rが715の検査行列Hに対する検査行列初期値テーブルを示している。図41は、符号長Nが16kビットの、符号化率rが815の検査行列Hに対する検査行列初期値テーブルを示している。図42は、符号長Nが16kビットの、符号化率rが35の検査行列Hに対する検査行列初期値テーブルを示している。図43は、符号長Nが16kビットの、符号化率rが23の検査行列Hに対する検査行列初期値テーブルを示している。LDPCエンコーダ115図8、図31は、携帯端末向けのディジタル放送については、図35ないし図43に示した検査行列初期値テーブルから求められる検査行列Hを用いて、符号長Nが16kビットの、符号化率rが15,415,13,25,49,715,815,35、及び、23の9種類のうちのいずれかのLDPC符号への符号化を行う。図35ないし図43の検査行列初期値テーブルから求められる検査行列Hを用いて得られるLDPC符号は、性能の良いLDPC符号になっている。ここで、性能の良いLDPC符号とは、適切な検査行列Hから得られるLDPC符号である。また、適切な検査行列Hとは、検査行列Hから得られるLDPC符号を、低いEsN01シンボルあたりの信号電力対雑音電力比、又はEbNo1ビットあたりの信号電力対雑音電力比で送信したときに、BERをより小にする、所定の条件を満たす検査行列である。適切な検査行列Hは、例えば、所定の条件を満たす様々な検査行列から得られるLDPC符号を、低いEsNoで送信したときのBERを計測するシミュレーションを行うことにより求めることができる。適切な検査行列Hが満たすべき所定の条件としては、例えば、デンシティエボリューションと呼ばれる符号の性能の解析法で得られる解析結果が良好であること、サイクル4と呼ばれる、1の要素のループが存在しないこと、等がある。ここで、情報行列HAにおいて、サイクル4のように、1の要素が密集していると、LDPC符号の復号性能が劣化することが知られており、このため、適切な検査行列Hが満たすべき所定の条件として、サイクル4が存在しないことが要求される。なお、適切な検査行列Hが満たすべき所定の条件は、LDPC符号の復号性能の向上や、LDPC符号の復号処理の容易化単純化等の観点から適宜決定することができる。図44及び図45は、適切な検査行列Hが満たすべき所定の条件としての解析結果が得られるデンシティエボリューションを説明する図である。デンシティエボリューションとは、後述するデグリーシーケンスdegreesequenceで特徴付けられる符号長Nが∞のLDPC符号全体アンサンブルに対して、そのエラー確率の期待値を計算する、符号の解析法である。例えば、AWGNチャネル上で、ノイズの分散値を0からどんどん大きくしていくと、あるアンサンブルのエラー確率の期待値は、最初は0であるが、ノイズの分散値が、ある閾値以上となると、0ではなくなる。デンシティエボリューションによれば、そのエラー確率の期待値が0ではなくなる、ノイズの分散値の閾値以下、性能閾値ともいうを比較することで、アンサンブルの性能検査行列の適切さの良し悪しを決めることができる。なお、具体的なLDPC符号に対して、そのLDPC符号が属するアンサンブルを決定し、そのアンサンブルに対してデンシティエボリューションを行うとそのLDPC符号のおおまかな性能を予想することができる。したがって、性能の良いLDPC符号は、性能の良いアンサンブルを見つければ、そのアンサンブルに属するLDPC符号の中から見つけることができる。ここで、上述のデグリーシーケンスとは、LDPC符号の符号長Nに対して、各値の重みをもつバリアブルノードやチェックノードがどれくらいの割合だけあるかを表す。例えば、符号化率が12のregularLDPC符号は、すべてのバリアブルノードの重み列重みが3で、すべてのチェックノードの重み行重みが6であるというデグリーシーケンスによって特徴付けられるアンサンブルに属する。図44は、そのようなアンサンブルのタナーグラフを示している。図44のタナーブラフでは、図中丸印○印で示すバリアブルノードが、符号長Nに等しいN個だけ存在し、図中四角形□印で示すチェックノードが、符号長Nに符号化率12を乗算した乗算値に等しいN2個だけ存在する。各バリアブルノードには、列重みに等しい3本の枝が接続されており、したがって、N個のバリアブルノードに接続している枝は、全部で、3N本だけ存在する。また、各チェックノードには、行重みに等しい6本の枝が接続されており、したがって、N2個のチェックノードに接続している枝は、全部で、3N本だけ存在する。さらに、図44のタナーグラフでは、1つのインターリーバが存在する。インターリーバは、N個のバリアブルノードに接続している3N本の枝をランダムに並べ替え、その並べ替え後の各枝を、N2個のチェックノードに接続している3N本の枝のうちのいずれかに繋げる。インターリーバでの、N個のバリアブルノードに接続している3N本の枝を並べ替える並べ替えパターンは、×××1通りだけある。したがって、すべてのバリアブルノードの重みが3で、すべてのチェックノードの重みが6であるというデグリーリーケンスによって特徴付けられるアンサンブルは、個のLDPC符号の集合となる。性能の良いLDPC符号適切な検査行列を求めるシミュレーションでは、デンシティエボリューションにおいて、マルチエッジタイプのアンサンブルを用いた。マルチエッジタイプでは、バリアブルノードに接続している枝と、チェックノードに接続している枝とが経由するインターリーバが、複数に分割され、これにより、アンサンブルの特徴付けが、より厳密に行われる。図45は、マルチエッジタイプのアンサンブルのタナーグラフの例を示している。図45のタナーグラフでは、第1インターリーバと第2インターリーバとの2つのインターリーバが存在する。また、図45のタナーグラフでは、第1インターリーバに繋がる枝が1本で、第2インターリーバに繋がる枝が0本のバリアブルノードがv1個だけ、第1インターリーバに繋がる枝が1本で、第2インターリーバに繋がる枝が2本のバリアブルノードがv2個だけ、第1インターリーバに繋がる枝が0本で、第2インターリーバに繋がる枝が2本のバリアブルノードがv3個だけ、それぞれ存在する。さらに、図45のタナーグラフでは、第1インターリーバに繋がる枝が2本で、第2インターリーバに繋がる枝が0本のチェックノードがc1個だけ、第1インターリーバに繋がる枝が2本で、第2インターリーバに繋がる枝が2本のチェックノードがc2個だけ、第1インターリーバに繋がる枝が0本で、第2インターリーバに繋がる枝が3本のチェックノードがc3個だけ、それぞれ存在する。ここで、デンシティエボリューションと、その実装については、例えば、OntheDesignofLowDensityParityCheckCodeswithin00045dBoftheShannonLimitSYChungGDForneyTJRichardsonRUrbankeIEEECommunicationsLeggersVOL5NO2Feb2001に記載されている。図35ないし図43の携帯用LDPC符号の検査行列初期値テーブルを求めるシミュレーションでは、マルチエッジタイプのデンシティエボリューションによって、BERが落ち始める小さくなっていくEbN0である性能閾値が、所定値以下になるアンサンブルを見つけ、そのアンサンブルに属するLDPC符号の中から、16QAMや64QAM等の、携帯端末向けのディジタル放送で用いられる複数の変調方式におけるBERを小さくするLDPC符号を、性能の良いLDPC符号として選択した。ここで、携帯端末では、固定端末よりもエラーに対する耐性が低下するので、携帯端末向けのディジタル放送では、エラーに対する耐性を向上させるために、例えば、QPSKや、16QAM,64QAM等の、信号点の数が比較的少ない変調方式を採用する。上述の図35ないし図43の検査行列初期値テーブルは、以上のようなシミュレーションにより求められた、符号長Nが16kビットのLDPC符号の検査行列初期値テーブルである。図46は、図35ないし図43の、符号長Nが16kビットで、15,415,13,25,49,715,815,35、及び、23の9種類それぞれのLDPC符号の検査行列初期値テーブルから求められる検査行列Hの最小サイクル長と性能閾値とを示す図である。図35ないし図43の検査行列初期値テーブルから求められる検査行列Hのうちの、符号化率rが15,415、及び、35の検査行列Hの最小サイクル長は、8サイクルに、符号化率rが13,25,49,715,815、及び、23の検査行列Hの最小サイクル長は、6サイクルに、それぞれなっている。したがって、図35ないし図43の検査行列初期値テーブルから求められる検査行列Hには、サイクル4は、存在しない。また、符号化率rが小さいほど、LDPC符号の冗長性が大になるため、性能閾値は、符号化率rが小さくなるにつれて、向上する小さくなる傾向がある。図47は、図35ないし図43の検査行列初期値テーブルから求められる検査行列H以下、携帯用LDPC符号の検査行列Hともいうを説明する図である。携帯用LDPC符号の検査行列Hの1列目からのKX列については、列重みがXに、その後のKY1列については、列重みがY1に、その後のKY2列については、列重みがY2に、その後のM1列については、列重みが2に、最後の1列については、列重みが1に、それぞれなっている。ここで、KXKY1KY2M11は、符号長N16200ビットに等しい。図48は、携帯用LDPC符号の各符号化率rについての、図47の列数KX,KY1,KY2、及びM、並びに、列重みX,Y1、及び、Y2を示す図である。符号長Nが16kの携帯用LDPC符号の検査行列Hについては、図12及び図13で説明したDVBT2に規定されている検査行列と同様に、先頭側左側の列ほど、列重みが大の傾向にあり、したがって、携帯用LDPC符号の先頭の符号ビットほど、エラーに強いエラーに対する耐性がある傾向がある。図49は、図35ないし図43の携帯用LDPC符号のBERのシミュレーション結果を示す図である。シミュレーションでは、AWGNの通信路チャネルを想定し、変調方式として、BPSKを採用するとともに、繰り返し復号回数Cとして、50回を採用した。図49において、横軸は、EsN01シンボルあたりの信号電力対雑音電力比を表し、縦軸は、BERを表す。ここで、携帯用LDPC符号の符号化率r15,415,13,25,49,715,815,35、及び、23のうちの、15,13,25,49,35、及び、23については、DVBT2において、同一の符号化率の、符号長Nが16kのLDPC符号以下、規格16k符号ともいうが規定されている。シミュレーションでは、符号化率rが15,13,25,49,35、及び、23の携帯用LDPC符号については、いずれの符号化率rの携帯用LDPC符号のBERも、DVBT2で規定されている、同一の符号化率の規格16k符号のBERよりも性能が向上していることが確認されており、したがって、携帯用LDPC符号によれば、エラーに対する耐性を向上させることができる。ここで、携帯用LDPC符号の符号化率rである15,415,13,25,49,715,815,35、及び、23のうちの、415,715、及び、815と同一の符号化率は、規格16k符号には存在しない。逆に言えば、携帯用LDPC符号には、規格16k符号には存在しない符号化率r415,715,815のLDPC符号が存在する。以上のように、携帯用LDPC符号に、規格16k符号には存在しない符号化率r415,715,815のLDPC符号が存在する結果、携帯用LDPC符号の各符号化率rについてのBERは、図49に示したように、EsN0の方向の間隔が1dB程度の所定の間隔以下の短い間隔で、比較的等間隔に並ぶ。一方、規格16k符号については、規格16k符号の符号化率rに、415,715,815がないために、符号化率rが15DVBT2の表記上は14についてのBERと、符号化率rが13についてのBERとの間や、符号化率rが49DVBT2の表記上は12についてのBERと、符号化率rが35についてのBERとの間のEsN0の方向に、2dB程度の比較的大きなすき間が空き、そのような大きなすき間が空くために、規格16k符号のBERの並びは、不均一になる。送信装置11によって番組の放送を行う放送事業者にとっては、BERの並びに、2db程度の大きなすき間が空く部分があり、BERの並びが不均一な規格16k符号よりも、BERが1db程度以下の小さい間隔で比較的等間隔に並ぶ携帯用LDPC符号の方が、チャネル通信路13の状況等に応じて、放送に用いる符号化率を選択しやすいという利点がある。[受信装置12の構成例]図50は、図7の受信装置12の構成例を示すブロック図である。OFDM処理部151は、送信装置11図7からのOFDM信号を受信し、そのOFDM信号の信号処理を行う。OFDM処理部151が信号処理を行うことにより得られるデータシンボルは、フレーム管理部152に供給される。フレーム管理部152は、OFDM処理部151から供給されるシンボルで構成されるフレームの処理フレーム解釈を行い、その結果得られる対象データのシンボルと、制御データのシンボルとを、周波数デインターリーバ161と153とに、それぞれ供給する。周波数デインターリーバ153は、フレーム管理部152からのシンボルについて、シンボル単位での周波数デインターリーブを行い、QAMデコーダ154に供給する。QAMデコーダ154は、周波数デインターリーバ153からのシンボル信号点に配置されたシンボルをデマッピング信号点配置復号して直交復調し、その結果得られるデータLDPC符号を、LDPCデコーダ155に供給する。LDPCデコーダ155は、QAMデコーダ154からのLDPC符号のLDPC復号を行い、その結果得られるLDPC対象データここでは、BCH符号を、BCHデコーダ156に供給する。BCHデコーダ156は、LDPCデコーダ155からのLDPC対象データのBCH復号を行い、その結果得られる制御データシグナリングを出力する。一方、周波数デインターリーバ161は、フレーム管理部152からのシンボルについて、シンボル単位での周波数デインターリーブを行い、MISOMIMOデコーダ162に供給する。MISOMIMOデコーダ162は、周波数デインターリーバ161からのデータシンボルの時空間復号を行い、時間デインターリーバ163に供給する。時間デインターリーバ163は、MISOMIMOデコーダ162からのデータシンボルについて、シンボル単位での時間デインターリーブを行い、QAMデコーダ164に供給する。QAMデコーダ164は、時間デインターリーバ163からのシンボル信号点に配置されたシンボルをデマッピング信号点配置復号して直交復調し、その結果得られるデータシンボルを、ビットデインターリーバ165に供給する。ビットデインターリーバ165は、QAMデコーダ164からのデータシンボルのビットデインターリーブを行い、その結果得られるLDPC符号を、LDPCデコーダ166に供給する。LDPCデコーダ166は、ビットデインターリーバ165からのLDPC符号のLDPC復号を行い、その結果得られるLDPC対象データここでは、BCH符号を、BCHデコーダ167に供給する。BCHデコーダ167は、LDPCデコーダ155からのLDPC対象データのBCH復号を行い、その結果得られるデータを、BBデスクランブラ168に供給する。BBデスクランブラ168は、BCHデコーダ167からのデータに、エネルギ逆拡散処理を施し、その結果得られるデータを、ヌル削除部169に供給する。ヌル削除部169は、BBデスクランブラ168からのデータから、図8のパダー112で挿入されたNullを削除し、デマルチプレクサ170に供給する。デマルチプレクサ170は、ヌル削除部169からのデータに多重化されている1以上のストリーム対象データそれぞれを分離し、アウトプットストリームとして出力する。図51は、図50のビットデインターリーバ165の構成例を示すブロック図である。ビットデインターリーバ165は、マルチプレクサ54、及びカラムツイストデインターリーバ55から構成され、QAMデコーダ164図50からのシンボルのシンボルビットのビットデインターリーブを行う。すなわち、マルチプレクサ54は、QAMデコーダ164からのシンボルのシンボルビットを対象として、図9のデマルチプレクサ25が行う入れ替え処理に対応する逆入れ替え処理入れ替え処理の逆の処理、すなわち、入れ替え処理によって入れ替えられたLDPC符号の符号ビットシンボルビットの位置を元の位置に戻す逆入れ替え処理を行い、その結果得られるLDPC符号を、カラムツイストデインターリーバ55に供給する。カラムツイストデインターリーバ55は、マルチプレクサ54からのLDPC符号を対象として、図9のカラムツイストインターリーバ24が行う並び替え処理としてのカラムツイストインターリーブに対応するカラムツイストデインターリーブカラムツイストインターリーブの逆の処理、すなわち、並び替え処理としてのカラムツイストインターリーブによって並びが変更されたLDPC符号の符号ビットを、元の並びに戻す逆並び替え処理としての、例えば、カラムツイストデインターリーブを行う。具体的には、カラムツイストデインターリーバ55は、図24等に示したメモリ31と同様に構成される、デインターリーブ用のメモリに対して、LDPC符号の符号ビットを書き込み、さらに読み出すことで、カラムツイストデインターリーブを行う。但し、カラムツイストデインターリーバ55では、符号ビットの書き込みは、メモリ31からの符号ビットの読み出し時の読み出しアドレスを、書き込みアドレスとして用いて、デインターリーブ用のメモリのロウ方向に行われる。また、符号ビットの読み出しは、メモリ31への符号ビットの書き込み時の書き込みアドレスを、読み出しアドレスとして用いて、デインターリーブ用のメモリのカラム方向に行われる。カラムツイストデインターリーブの結果得られるLDPC符号は、カラムツイストデインターリーバ55からLDPCデコーダ166に供給される。ここで、QAMデコーダ164から、ビットデインターリーバ165に供給されるLDPC符号には、パリティインターリーブ、カラムツイストインターリーブ、及び入れ替え処理が、その順番で施されているが、ビットデインターリーバ165では、入れ替え処理に対応する逆入れ替え処理、及び、カラムツイストインターリーブに対応するカラムツイストデインターリーブしか行われず、したがって、パリティインターリーブに対応するパリティデインターリーブパリティインターリーブの逆の処理、すなわち、パリティインターリーブによって並びが変更されたLDPC符号の符号ビットを、元の並びに戻すパリティデインターリーブは、行われない。したがって、ビットデインターリーバ165のカラムツイストデインターリーバ55から、LDPCデコーダ166には、逆入れ替え処理、及び、カラムツイストデインターリーブが行われ、かつ、パリティデインターリーブが行われていないLDPC符号が供給される。LDPCデコーダ166は、ビットデインターリーバ165からのLDPC符号のLDPC復号を、図8のLDPCエンコーダ115がLDPC符号化に用いた検査行列Hに対して、パリティインターリーブに相当する列置換を少なくとも行って得られる変換検査行列を用いて行い、その結果得られるデータを、LDPC対象データの復号結果として出力する。図52は、図51のQAMデコーダ164、ビットデインターリーバ165、及び、LDPCデコーダ166が行う処理を説明するフローチャートである。ステップS111において、QAMデコーダ164は、時間デインターリーバ163からのシンボル信号点にマッピングされたシンボルをデマッピングして直交復調し、ビットデインターリーバ165に供給して、処理は、ステップS112に進む。ステップS112では、ビットデインターリーバ165は、QAMデコーダ164からのシンボルのシンボルビットのデインターリーブビットデインターリーブを行って、処理は、ステップS113に進む。すなわち、ステップS112では、ビットデインターリーバ165において、マルチプレクサ54が、QAMデコーダ164からのシンボルのシンボルビットを対象として、逆入れ替え処理を行い、その結果得られるLDPC符号の符号ビットを、カラムツイストデインターリーバ55に供給する。カラムツイストデインターリーバ55は、マルチプレクサ54からのLDPC符号を対象として、カラムツイストデインターリーブを行い、その結果得られるLDPC符号を、LDPCデコーダ166に供給する。ステップS113では、LDPCデコーダ166が、カラムツイストデインターリーバ55からのLDPC符号のLDPC復号を、図8のLDPCエンコーダ115がLDPC符号化に用いた検査行列Hに対して、パリティインターリーブに相当する列置換を少なくとも行って得られる変換検査行列を用いて行い、その結果得られるデータを、LDPC対象データの復号結果として、BCHデコーダ167に出力する。なお、図51でも、図9の場合と同様に、説明の便宜のため、逆入れ替え処理を行うマルチプレクサ54と、カラムツイストデインターリーブを行うカラムツイストデインターリーバ55とを、別個に構成するようにしたが、マルチプレクサ54とカラムツイストデインターリーバ55とは、一体的に構成することができる。また、図9のビットインターリーバ116において、カラムツイストインターリーブを行わない場合には、図51のビットデインターリーバ165において、カラムツイストデインターリーバ55は、設ける必要がない。次に、図50のLDPCデコーダ166で行われるLDPC復号について、さらに説明する。図50のLDPCデコーダ166では、上述したように、カラムツイストデインターリーバ55からの、逆入れ替え処理、及び、カラムツイストデインターリーブが行われ、かつ、パリティデインターリーブが行われていないLDPC符号のLDPC復号が、図8のLDPCエンコーダ115がLDPC符号化に用いた検査行列Hに対して、パリティインターリーブに相当する列置換を少なくとも行って得られる変換検査行列を用いて行われる。ここで、LDPC復号を、変換検査行列を用いて行うことで、回路規模を抑制しつつ、動作周波数を十分実現可能な範囲に抑えることが可能となるLDPC復号が先に提案されている例えば、特許第4224777号を参照。そこで、まず、図53ないし図56を参照して、先に提案されている、変換検査行列を用いたLDPC復号について説明する。図53は、符号長Nが90で、符号化率が23のLDPC符号の検査行列Hの例を示している。なお、図53では後述する図54及び図55においても同様、0を、ピリオドで表現している。図53の検査行列Hでは、パリティ行列が階段構造になっている。図54は、図53の検査行列Hに、式11の行置換と、式12の列置換を施して得られる検査行列Hを示している。行置換6st1行目→5ts1行目11列置換6xy61列目→5yx61列目12但し、式11及び12において、s,t,x,yは、それぞれ、0≦s<5,0≦t<6,0≦x<5,0≦t<6の範囲の整数である。式11の行置換によれば、6で割って余りが1になる1,7,13,19,25行目を、それぞれ、1,2,3,4,5行目に、6で割って余りが2になる2,8,14,20,26行目を、それぞれ、6,7,8,9,10行目に、という具合に置換が行われる。また、式12の列置換によれば、61列目以降パリティ行列に対して、6で割って余りが1になる61,67,73,79,85列目を、それぞれ、61,62,63,64,65列目に、6で割って余りが2になる62,68,74,80,86列目を、それぞれ、66,67,68,69,70列目に、という具合に置換が行われる。このようにして、図53の検査行列Hに対して、行と列の置換を行って得られた行列が、図54の検査行列Hである。ここで、検査行列Hの行置換を行っても、LDPC符号の符号ビットの並びには影響しない。また、式12の列置換は、上述の、Kqxy1番目の符号ビットを、KPyx1番目の符号ビットの位置にインターリーブするパリティインターリーブの、情報長Kを60と、巡回構造の単位の列数Pを5と、パリティ長Mここでは、30の約数qを6と、それぞれしたときのパリティインターリーブに相当する。図54の検査行列以下、適宜、変換検査行列というHに対して、図53の検査行列以下、適宜、元の検査行列というHのLDPC符号に、式12と同一の置換を行ったものを乗じると、0ベクトルが出力される。すなわち、元の検査行列HのLDPC符号1符号語としての行ベクトルcに、式12の列置換を施して得られる行ベクトルをcと表すこととすると、検査行列の性質から、HcTは、0ベクトルとなるから、HcTも、当然、0ベクトルとなる。以上から、図54の変換検査行列Hは、元の検査行列HのLDPC符号cに、式12の列置換を行って得られるLDPC符号cの検査行列になっている。したがって、元の検査行列HのLDPC符号cに、式12の列置換を行い、その列置換後のLDPC符号cを、図54の変換検査行列Hを用いて復号LDPC復号し、その復号結果に、式12の列置換の逆置換を施すことで、元の検査行列HのLDPC符号を、その検査行列Hを用いて復号する場合と同様の復号結果を得ることができる。図55は、5×5の行列の単位に間隔を空けた、図54の変換検査行列Hを示している。図55においては、変換検査行列Hは、5×5の単位行列、その単位行列の1のうち1個以上が0になった行列以下、適宜、準単位行列という、単位行列または準単位行列をサイクリックシフトした行列以下、適宜、シフト行列という、単位行列、準単位行列、またはシフト行列のうちの2以上の和以下、適宜、和行列という、5×5の0行列の組合わせで表されている。図55の変換検査行列Hは、5×5の単位行列、準単位行列、シフト行列、和行列、0行列で構成されているということができる。そこで、変換検査行列Hを構成する、これらの5×5の行列を、以下、適宜、構成行列という。P×Pの構成行列で表される検査行列のLDPC符号の復号には、チェックノード演算、及びバリアブルノード演算を、P個同時に行うアーキテクチャを用いることができる。図56は、そのような復号を行う復号装置の構成例を示すブロック図である。すなわち、図56は、図53の元の検査行列Hに対して、少なくとも、式12の列置換を行って得られる図55の変換検査行列Hを用いて、LDPC符号の復号を行う復号装置の構成例を示している。図56の復号装置は、6つのFIFO3001ないし3006からなる枝データ格納用メモリ300、FIFO3001ないし3006を選択するセレクタ301、チェックノード計算部302、2つのサイクリックシフト回路303及び308、18個のFIFO3041ないし30418からなる枝データ格納用メモリ304、FIFO3041ないし30418を選択するセレクタ305、受信データを格納する受信データ用メモリ306、バリアブルノード計算部307、復号語計算部309、受信データ並べ替え部310、復号データ並べ替え部311からなる。まず、枝データ格納用メモリ300と304へのデータの格納方法について説明する。枝データ格納用メモリ300は、図55の変換検査行列Hの行数30を構成行列の行数5で除算した数である6つのFIFO3001ないし3006から構成されている。FIFO300yy=1,2,,6は、複数の段数の記憶領域からなり、各段の記憶領域については、構成行列の行数及び列数である5つの枝に対応するメッセージを同時に読み出すこと、及び、書き込むことができるようになっている。また、FIFO300yの記憶領域の段数は、図55の変換検査行列の行方向の1の数ハミング重みの最大数である9になっている。FIFO3001には、図55の変換検査行列Hの第1行目から第5行目までの1の位置に対応するデータバリアブルノードからのメッセージviが、各行共に横方向に詰めた形に0を無視した形で格納される。すなわち、第j行第i列を、と表すこととすると、FIFO3001の第1段の記憶領域には、変換検査行列Hのからの5×5の単位行列の1の位置に対応するデータが格納される。第2段の記憶領域には、変換検査行列Hのからのシフト行列5×5の単位行列を右方向に3つだけサイクリックシフトしたシフト行列の1の位置に対応するデータが格納される。第3から第8段の記憶領域も同様に、変換検査行列Hと対応付けてデータが格納される。そして、第9段の記憶領域には、変換検査行列Hのからのシフト行列5×5の単位行列のうちの1行目の1を0に置き換えて1つだけ左にサイクリックシフトしたシフト行列の1の位置に対応するデータが格納される。FIFO3002には、図55の変換検査行列Hの第6行目から第10行目までの1の位置に対応するデータが格納される。すなわち、FIFO3002の第1段の記憶領域には、変換検査行列Hのからの和行列5×5の単位行列を右に1つだけサイクリックシフトした第1のシフト行列と、右に2つだけサイクリックシフトした第2のシフト行列の和である和行列を構成する第1のシフト行列の1の位置に対応するデータが格納される。また、第2段の記憶領域には、変換検査行列Hのからの和行列を構成する第2のシフト行列の1の位置に対応するデータが格納される。すなわち、重みが2以上の構成行列については、その構成行列を、重みが1であるP×Pの単位行列、単位行列の要素の1のうち1個以上が0になった準単位行列、又は単位行列もしくは準単位行列をサイクリックシフトしたシフト行列のうちの複数の和の形で表現したときの、その重みが1の単位行列、準単位行列、又はシフト行列の1の位置に対応するデータ単位行列、準単位行列、又はシフト行列に属する枝に対応するメッセージは、同一アドレスFIFO3001ないし3006のうちの同一のFIFOに格納される。以下、第3から第9段の記憶領域についても、変換検査行列Hに対応付けてデータが格納される。FIFO3003ないし3006も同様に変換検査行列Hに対応付けてデータを格納する。枝データ格納用メモリ304は、変換検査行列Hの列数90を、構成行列の列数である5で割った18個のFIFO3041ないし30418から構成されている。FIFO304xx=1,2,,18は、複数の段数の記憶領域からなり、各段の記憶領域については、変換構成行列Hの行数及び列数である5つの枝に対応するメッセージを同時に読み出すこと、及び、書き込むことができるようになっている。FIFO3041には、図55の変換検査行列Hの第1列目から第5列目までの1の位置に対応するデータチェックノードからのメッセージujが、各列共に縦方向に詰めた形に0を無視した形で格納される。すなわち、FIFO3041の第1段の記憶領域には、変換検査行列Hのからの5×5の単位行列の1の位置に対応するデータが格納される。第2段の記憶領域には、変換検査行列Hのからの和行列5×5の単位行列を右に1つだけサイクリックシフトした第1のシフト行列と、右に2つだけサイクリックシフトした第2のシフト行列との和である和行列を構成する第1のシフト行列の1の位置に対応するデータが格納される。また、第3段の記憶領域には、変換検査行列Hのからの和行列を構成する第2のシフト行列の1の位置に対応するデータが格納される。すなわち、重みが2以上の構成行列については、その構成行列を、重みが1であるP×Pの単位行列、単位行列の要素の1のうち1個以上が0になった準単位行列、又は単位行列もしくは準単位行列をサイクリックシフトしたシフト行列のうちの複数の和の形で表現したときの、その重みが1の単位行列、準単位行列、又はシフト行列の1の位置に対応するデータ単位行列、準単位行列、又はシフト行列に属する枝に対応するメッセージは、同一アドレスFIFO3041ないし30418のうちの同一のFIFOに格納される。以下、第4及び第5段の記憶領域についても、変換検査行列Hに対応付けて、データが格納される。このFIFO3041の記憶領域の段数は、変換検査行列Hの第1列から第5列における行方向の1の数ハミング重みの最大数である5になっている。FIFO3042と3043も同様に変換検査行列Hに対応付けてデータを格納し、それぞれの長さ段数は、5である。FIFO3044ないし30412も同様に、変換検査行列Hに対応付けてデータを格納し、それぞれの長さは3である。FIFO30413ないし30418も同様に、変換検査行列Hに対応付けてデータを格納し、それぞれの長さは2である。次に、図56の復号装置の動作について説明する。枝データ格納用メモリ300は、6つのFIFO3001ないし3006からなり、前段のサイクリックシフト回路308から供給される5つのメッセージD311が、変換検査行列Hのどの行に属するかの情報MatrixデータD312に従って、データを格納するFIFOを、FIFO3001ないし3006の中から選び、選んだFIFOに5つのメッセージD311をまとめて順番に格納していく。また、枝データ格納用メモリ300は、データを読み出す際には、FIFO3001から5つのメッセージD3001を順番に読み出し、次段のセレクタ301に供給する。枝データ格納用メモリ300は、FIFO3001からのメッセージの読み出しの終了後、FIFO3002ないし3006からも、順番に、メッセージを読み出し、セレクタ301に供給する。セレクタ301は、セレクト信号D301に従って、FIFO3001ないし3006のうちの、現在データが読み出されているFIFOからの5つのメッセージを選択し、メッセージD302として、チェックノード計算部302に供給する。チェックノード計算部302は、5つのチェックノード計算器3021ないし3025からなり、セレクタ301を通して供給されるメッセージD302式7のメッセージviを用いて、式7に従ってチェックノード演算を行い、そのチェックノード演算の結果得られる5つのメッセージD303式7のメッセージujをサイクリックシフト回路303に供給する。サイクリックシフト回路303は、チェックノード計算部302で求められた5つのメッセージD3031ないしD3035を、対応する枝が変換検査行列Hにおいて元となる単位行列を幾つサイクリックシフトしたものであるかの情報MatrixデータD305を元にサイクリックシフトし、その結果をメッセージD304として、枝データ格納用メモリ304に供給する。枝データ格納用メモリ304は、18個のFIFO3041ないし30418からなり、前段のサイクリックシフト回路303から供給される5つのメッセージD304が変換検査行列Hのどの行に属するかの情報D305に従って、データを格納するFIFOを、FIFO3041ないし30418の中から選び、選んだFIFOに5つのメッセージD304をまとめて順番に格納していく。また、枝データ格納用メモリ304は、データを読み出す際には、FIFO3041から5つのメッセージD3061を順番に読み出し、次段のセレクタ305に供給する。枝データ格納用メモリ304は、FIFO3041からのデータの読み出しの終了後、FIFO3042ないし30418からも、順番に、メッセージを読み出し、セレクタ305に供給する。セレクタ305は、セレクト信号D307に従って、FIFO3041ないし30418のうちの、現在データが読み出されているFIFOからの5つのメッセージを選択し、メッセージD308として、バリアブルノード計算部307と復号語計算部309に供給する。一方、受信データ並べ替え部310は、通信路13を通して受信したLDPC符号D313を、式12の列置換を行うことにより並べ替え、受信データD314として、受信データ用メモリ306に供給する。受信データ用メモリ306は、受信データ並べ替え部310から供給される受信データD314から、受信LLR対数尤度比を計算して記憶し、その受信LLRを5個ずつまとめて受信値D309として、バリアブルノード計算部307と復号語計算部309に供給する。バリアブルノード計算部307は、5つのバリアブルノード計算器3071ないし3075からなり、セレクタ305を通して供給されるメッセージD308式1のメッセージujと、受信データ用メモリ306から供給される5つの受信値D309式1の受信値u0iを用いて、式1に従ってバリアブルノード演算を行い、その演算の結果得られるメッセージD310式1のメッセージviを、サイクリックシフト回路308に供給する。サイクリックシフト回路308は、バリアブルノード計算部307で計算されたメッセージD3101ないしD3105を、対応する枝が変換検査行列Hにおいて元となる単位行列を幾つサイクリックシフトしたものであるかの情報を元にサイクリックシフトし、その結果をメッセージD311として、枝データ格納用メモリ300に供給する。以上の動作を1巡することで、LDPC符号の1回の復号を行うことができる。図56の復号装置は、所定の回数だけLDPC符号を復号した後、復号語計算部309及び復号データ並べ替え部311において、最終的な復号結果を求めて出力する。すなわち、復号語計算部309は、5つの復号語計算器3091ないし3095からなり、セレクタ305が出力する5つのメッセージD308式5のメッセージujと、受信データ用メモリ306から供給される5つの受信値D309式5の受信値u0iを用い、複数回の復号の最終段として、式5に基づいて、復号結果復号語を計算して、その結果得られる復号データD315を、復号データ並べ替え部311に供給する。復号データ並べ替え部311は、復号語計算部309から供給される復号データD315を対象に、式12の列置換の逆置換を行うことにより、その順序を並べ替え、最終的な復号結果D316として出力する。以上のように、検査行列元の検査行列に対して、行置換と列置換のうちの一方又は両方を施し、P×Pの単位行列、その要素の1のうち1個以上が0になった準単位行列、単位行列もしくは準単位行列をサイクリックシフトしたシフト行列、単位行列、準単位行列、もしくはシフト行列の複数の和である和行列、P×Pの0行列の組合せ、つまり、構成行列の組み合わせで表すことができる検査行列変換検査行列に変換することで、LDPC符号の復号を、チェックノード演算とバリアブルノード演算をP個同時に行うアーキテクチャを採用することが可能となり、これにより、ノード演算を、P個同時に行うことで動作周波数を実現可能な範囲に抑えて、多数の繰り返し復号を行うことができる。図50の受信装置12を構成するLDPCデコーダ166は、図56の復号装置と同様に、チェックノード演算とバリアブルノード演算をP個同時に行うことで、LDPC復号を行うようになっている。すなわち、いま、説明を簡単にするために、図8の送信装置11を構成するLDPCエンコーダ115が出力するLDPC符号の検査行列が、例えば、図53に示した、パリティ行列が階段構造になっている検査行列Hであるとすると、送信装置11のパリティインターリーバ23では、Kqxy1番目の符号ビットを、KPyx1番目の符号ビットの位置にインターリーブするパリティインターリーブが、情報長Kを60に、巡回構造の単位の列数Pを5に、パリティ長Mの約数qを6に、それぞれして行われる。このパリティインターリーブは、上述したように、式12の列置換に相当するから、LDPCデコーダ166では、式12の列置換を行う必要がない。このため、図50の受信装置12では、上述したように、カラムツイストデインターリーバ55から、LDPCデコーダ166に対して、パリティデインターリーブが行われていないLDPC符号、つまり、式12の列置換が行われた状態のLDPC符号が供給され、LDPCデコーダ166では、式12の列置換を行わないことを除けば、図56の復号装置と同様の処理が行われる。すなわち、図57は、図50のLDPCデコーダ166の構成例を示している。図57において、LDPCデコーダ166は、図56の受信データ並べ替え部310が設けられていないことを除けば、図56の復号装置と同様に構成されており、式12の列置換が行われないことを除いて、図56の復号装置と同様の処理を行うため、その説明は省略する。以上のように、LDPCデコーダ166は、受信データ並べ替え部310を設けずに構成することができるので、図56の復号装置よりも、規模を削減することができる。なお、図53ないし図57では、説明を簡単にするために、LDPC符号の符号長Nを90と、情報長Kを60と、巡回構造の単位の列数構成行列の行数及び列数Pを5と、パリティ長Mの約数qを6と、それぞれしたが、符号長N、情報長K、巡回構造の単位の列数P、及び約数qのそれぞれは、上述した値に限定されるものではない。すなわち、図8の送信装置11において、LDPCエンコーダ115が出力するのは、例えば、符号長Nを64800や16200等と、情報長KをNPqと、巡回構造の単位の列数Pを360と、約数qをMPと、それぞれするLDPC符号であるが、図57のLDPCデコーダ166は、そのようなLDPC符号を対象として、チェックノード演算とバリアブルノード演算をP個同時に行うことで、LDPC復号を行う場合にも適用可能である。図58は、図51のビットデインターリーバ165を構成するマルチプレクサ54の処理を説明する図である。すなわち、図58のAは、マルチプレクサ54の機能的な構成例を示している。マルチプレクサ54は、逆入れ替え部1001、及びメモリ1002から構成される。マルチプレクサ54は、前段のQAMデコーダ164から供給されるシンボルのシンボルビットを対象として、送信装置11のデマルチプレクサ25が行う入れ替え処理に対応する逆入れ替え処理入れ替え処理の逆の処理、すなわち、入れ替え処理によって入れ替えられたLDPC符号の符号ビットシンボルビットの位置を元の位置に戻す逆入れ替え処理を行い、その結果得られるLDPC符号を、後段のカラムツイストデインターリーバ55に供給する。すなわち、マルチプレクサ54において、逆入れ替え部1001には、連続するb個のシンボルの単位で、そのb個のシンボルのmbビットのシンボルビットy0y1ymb1が供給される。逆入れ替え部1001は、mbビットのシンボルビットy0ないしymb1を、元のmbビットの符号ビットb0b1bmb1の並び送信装置11側のデマルチプレクサ25を構成する入れ替え部32での入れ替えが行われる前の符号ビットb0ないしbmb1の並びに戻す逆入れ替えを行い、その結果得られるmbビットの符号ビットb0ないしbmb1を出力する。メモリ1002は、送信装置11側のデマルチプレクサ25を構成するメモリ31と同様に、ロウ横方向にmbビットを記憶するとともに、カラム縦方向にNビットを記憶する記憶容量を有する。すなわち、メモリ1002は、Nビットを記憶するmb個のカラムから構成される。但し、メモリ1002では、送信装置11のデマルチプレクサ25のメモリ31からの符号ビットの読み出しが行われる方向に、逆入れ替え部1001が出力するLDPC符号の符号ビットの書き込みが行われ、メモリ31への符号ビットの書き込みが行われる方向に、メモリ1002に書き込まれた符号ビットの読み出しが行われる。すなわち、受信装置12のマルチプレクサ54では、図58のAに示すように、逆入れ替え部1001が出力するLDPC符号の符号ビットを、mbビット単位で、ロウ方向に書き込むことが、メモリ1002の1行目から下の行に向かって順次行われる。そして、1符号長分の符号ビットの書き込みが終了すると、マルチプレクサ54では、メモリ1002から、符号ビットを、カラム方向に読み出して、後段のカラムツイストデインターリーバ55に供給する。ここで、図58Bは、メモリ1002からの符号ビットの読み出しを示す図である。マルチプレクサ54では、LDPC符号の符号ビットを、メモリ1002を構成するカラムの上から下方向カラム方向に読み出すことが、左から右方向のカラムに向かって行われる。図59は、図51のビットデインターリーバ165を構成するカラムツイストデインターリーバ55の処理を説明する図である。すなわち、図59は、マルチプレクサ54のメモリ1002の構成例を示している。メモリ1002は、カラム縦方向にmbビットを記憶するとともに、ロウ横方向にNビットを記憶する記憶容量を有し、mb個のカラムから構成される。カラムツイストデインターリーバ55は、メモリ1002に対して、LDPC符号の符号ビットを、ロウ方向に書き込み、カラム方向に読み出すときの読み出し始めの位置を制御することで、カラムツイストデインターリーブを行う。すなわち、カラムツイストデインターリーバ55では、複数のカラムそれぞれについて、符号ビットの読み出しを開始する読み出し始めの位置を、適宜変更することで、カラムツイストインターリーブで並び替えられた符号ビットの並びを、元の並びに戻す逆並び替え処理を行う。ここで、図59は、図24で説明した、変調方式が16QAMであり、かつ、倍数bが1である場合の、メモリ1002の構成例を示している。したがって、1シンボルのビット数mは、4ビットであり、また、メモリ1002は、4個のカラムで構成される。カラムツイストデインターリーバ55は、マルチプレクサ54に代わり、入れ替え部1001が出力するLDPC符号の符号ビットのロウ方向への書き込みを、メモリ1002の1行目から下の行に向かって順次行う。そして、1符号長分の符号ビットの書き込みが終了すると、カラムツイストデインターリーバ55は、符号ビットを、メモリ1002の上から下方向カラム方向に読み出すことを、左から右方向のカラムに向かって行う。但し、カラムツイストデインターリーバ55は、送信装置11側のカラムツイストインターリーバ24が符号ビットを書き込む書き始めの位置を、符号ビットの読み出し始めの位置として、メモリ1002からの符号ビットの読み出しを行う。すなわち、各カラムの先頭一番上の位置のアドレスを0として、カラム方向の各位置のアドレスを、昇順の整数で表すこととすると、変調方式が16QAMであり、かつ、倍数bが1である場合には、カラムツイストデインターリーバ55では、最も左のカラムについては、読み出し始めの位置を、アドレスが0の位置とし、左から2番目のカラムについては、読み出し始めの位置を、アドレスが2の位置とし、3番目のカラムについては、読み出し始めの位置を、アドレスが4の位置とし、4番目のカラムについては、読み出し始めの位置を、アドレスが7の位置とする。なお、読み出し始めの位置が、アドレスが0の位置以外の位置のカラムについては、符号ビットの読み出しを、最も下の位置まで行った後は、先頭アドレスが0の位置に戻り、読み出し始めの位置の直前の位置までの読み出しが行われる。そして、その後、次右のカラムからの読み出しが行われる。以上のようなカラムツイストデインターリーブを行うことにより、カラムツイストインターリーブで並び替えられた符号ビットの並びが、元の並びに戻される。図60は、図50のビットデインターリーバ165の他の構成例を示すブロック図である。なお、図中、図51の場合と対応する部分については、同一の符号を付してあり、以下では、その説明は、適宜省略する。すなわち、図60のビットデインターリーバ165は、パリティデインターリーバ1011が新たに設けられている他は、図51の場合と同様に構成されている。図60では、ビットデインターリーバ165は、マルチプレクサ54、カラムツイストデインターリーバ55、及び、パリティデインターリーバ1011から構成され、QAMデコーダ164からのLDPC符号の符号ビットのビットデインターリーブを行う。すなわち、マルチプレクサ54は、QAMデコーダ164からのLDPC符号を対象として、送信装置11のデマルチプレクサ25が行う入れ替え処理に対応する逆入れ替え処理入れ替え処理の逆の処理、すなわち、入れ替え処理によって入れ替えられた符号ビットの位置を元の位置に戻す逆入れ替え処理を行い、その結果得られるLDPC符号を、カラムツイストデインターリーバ55に供給する。カラムツイストデインターリーバ55は、マルチプレクサ54からのLDPC符号を対象として、送信装置11のカラムツイストインターリーバ24が行う並び替え処理としてのカラムツイストインターリーブに対応するカラムツイストデインターリーブを行う。カラムツイストデインターリーブの結果得られるLDPC符号は、カラムツイストデインターリーバ55からパリティデインターリーバ1011に供給される。パリティデインターリーバ1011は、カラムツイストデインターリーバ55でのカラムツイストデインターリーブ後の符号ビットを対象として、送信装置11のパリティインターリーバ23が行うパリティインターリーブに対応するパリティデインターリーブパリティインターリーブの逆の処理、すなわち、パリティインターリーブによって並びが変更されたLDPC符号の符号ビットを、元の並びに戻すパリティデインターリーブを行う。パリティデインターリーブの結果得られるLDPC符号は、パリティデインターリーバ1011からLDPCデコーダ166に供給される。したがって、図60のビットデインターリーバ165では、LDPCデコーダ166には、逆入れ替え処理、カラムツイストデインターリーブ、及び、パリティデインターリーブが行われたLDPC符号、すなわち、検査行列Hに従ったLDPC符号化によって得られるLDPC符号が供給される。LDPCデコーダ166は、ビットデインターリーバ165からのLDPC符号のLDPC復号を、送信装置11のLDPCエンコーダ115がLDPC符号化に用いた検査行列Hそのもの、又は、その検査行列Hに対して、パリティインターリーブに相当する列置換を少なくとも行って得られる変換検査行列を用いて行い、その結果得られるデータを、LDPC対象データの復号結果として出力する。ここで、図60では、ビットデインターリーバ165のパリティデインターリーバ1011からLDPCデコーダ166に対して、検査行列Hに従ったLDPC符号化によって得られるLDPC符号が供給されるため、そのLDPC符号のLDPC復号を、送信装置11のLDPCエンコーダ115がLDPC符号化に用いた検査行列Hそのものを用いて行う場合には、LDPCデコーダ166は、例えば、メッセージチェックノードメッセージ、バリバブルノードメッセージの演算を1個のノードずつ順次行うフルシリアルデコーディング方式によるLDPC復号を行う復号装置や、メッセージの演算をすべてのノードについて同時並列に行うフルパラレルデコーディング方式によるLDPC復号を行う復号装置で構成することができる。また、LDPCデコーダ166において、LDPC符号のLDPC復号を、送信装置11のLDPCエンコーダ115がLDPC符号化に用いた検査行列Hに対して、パリティインターリーブに相当する列置換を少なくとも行って得られる変換検査行列を用いて行う場合には、LDPCデコーダ166は、チェックノード演算、及びバリアブルノード演算を、P又はPの1以外の約数個同時に行うアーキテクチャの復号装置であって、変換検査行列を得るための列置換と同様の列置換を、LDPC符号に施すことにより、そのLDPC符号の符号ビットを並び替える受信データ並べ替え部310を有する復号装置図56で構成することができる。なお、図60では、説明の便宜のため、逆入れ替え処理を行うマルチプレクサ54、カラムツイストデインターリーブを行うカラムツイストデインターリーバ55、及び、パリティデインターリーブを行うパリティデインターリーバ1011それぞれを、別個に構成するようにしたが、マルチプレクサ54、カラムツイストデインターリーバ55、及び、パリティデインターリーバ1011の2以上は、送信装置11のパリティインターリーバ23、カラムツイストインターリーバ24、及び、デマルチプレクサ25と同様に、一体的に構成することができる。[受信システムの構成例]図61は、受信装置12を適用可能な受信システムの第1の構成例を示すブロック図である。図61において、受信システムは、取得部1101、伝送路復号処理部1102、及び、情報源復号処理部1103から構成される。取得部1101は、番組の画像データや音声データ等のLDPC対象データを、少なくともLDPC符号化することで得られるLDPC符号を含む信号を、例えば、地上ディジタル放送、衛星ディジタル放送、CATV網、インターネットその他のネットワーク等の、図示せぬ伝送路通信路を介して取得し、伝送路復号処理部1102に供給する。ここで、取得部1101が取得する信号が、例えば、放送局から、地上波や、衛星波、CATV網等を介して放送されてくる場合には、取得部1101は、チューナやSTB等で構成される。また、取得部1101が取得する信号が、例えば、webサーバから、IPTVのようにマルチキャストで送信されてくる場合には、取得部1101は、例えば、NIC等のネットワークIFで構成される。伝送路復号処理部1102は、受信装置12に相当する。伝送路復号処理部1102は、取得部1101が伝送路を介して取得した信号に対して、伝送路で生じる誤りを訂正する処理を少なくとも含む伝送路復号処理を施し、その結果得られる信号を、情報源復号処理部1103に供給する。すなわち、取得部1101が伝送路を介して取得した信号は、伝送路で生じる誤りを訂正するための誤り訂正符号化を、少なくとも行うことで得られた信号であり、伝送路復号処理部1102は、そのような信号に対して、例えば、誤り訂正処理等の伝送路復号処理を施す。ここで、誤り訂正符号化としては、例えば、LDPC符号化や、BCH符号化等がある。ここでは、誤り訂正符号化として、少なくとも、LDPC符号化が行われている。また、伝送路復号処理には、変調信号の復調等が含まれることがある。情報源復号処理部1103は、伝送路復号処理が施された信号に対して、圧縮された情報を元の情報に伸張する処理を少なくとも含む情報源復号処理を施す。すなわち、取得部1101が伝送路を介して取得した信号には、情報としての画像や音声等のデータ量を少なくするために、情報を圧縮する圧縮符号化が施されていることがあり、その場合、情報源復号処理部1103は、伝送路復号処理が施された信号に対して、圧縮された情報を元の情報に伸張する処理等、又はソフトウエアモジュールとして構成することが可能である。また、取得部1101、伝送路復号処理部1102、及び、情報源復号処理部1103については、取得部1101と伝送路復号処理部1102とのセットや、伝送路復号処理部1102と情報源復号処理部1103とのセット、取得部1101、伝送路復号処理部1102、及び、情報源復号処理部1103のセットを、1つの独立した装置として構成することが可能である。図62は、受信装置12を適用可能な受信システムの第2の構成例を示すブロック図である。なお、図中、図61の場合と対応する部分については、同一の符号を付してあり、以下では、その説明は、適宜省略する。図62の受信システムは、取得部1101、伝送路復号処理部1102、及び、情報源復号処理部1103を有する点で、図61の場合と共通し、出力部1111が新たに設けられている点で、図61の場合と相違する。出力部1111は、例えば、画像を表示する表示装置や、音声を出力するスピーカであり、情報源復号処理部1103から出力される信号としての画像や音声等を出力する。すなわち、出力部1111は、画像を表示し、あるいは、音声を出力する。以上のような図62の受信システムは、例えば、ディジタル放送としてのテレビジョン放送を受信するTVテレビジョン受像機や、ラジオ放送を受信するラジオ受信機等に適用することができる。なお、取得部1101において取得された信号に、圧縮符号化が施されていない場合には、伝送路復号処理部1102が出力する信号が、出力部1111に供給される。図63は、受信装置12を適用可能な受信システムの第3の構成例を示すブロック図である。なお、図中、図61の場合と対応する部分については、同一の符号を付してあり、以下では、その説明は、適宜省略する。図63の受信システムは、取得部1101、及び、伝送路復号処理部1102を有する点で、図61の場合と共通する。但し、図63の受信システムは、情報源復号処理部1103が設けられておらず、記録部1121が新たに設けられている点で、図61の場合と相違する。記録部1121は、伝送路復号処理部1102が出力する信号例えば、MPEGのTSのTSパケットを、光ディスクや、ハードディスク磁気ディスク、フラッシュメモリ等の記録記憶媒体に記録する記憶させる。以上のような図63の受信システムは、テレビジョン放送を録画するレコーダ等に適用することができる。なお、図63において、受信システムは、情報源復号処理部1103を設けて構成し、情報源復号処理部1103で、情報源復号処理が施された後の信号、すなわち、デコードによって得られる画像や音声を、記録部1121で記録することができる。[コンピュータの一実施の形態]次に、上述した一連の処理は、ハードウェアにより行うこともできるし、ソフトウェアにより行うこともできる。一連の処理をソフトウェアによって行う場合には、そのソフトウェアを構成するプログラムが、汎用のコンピュータ等にインストールされる。そこで、図64は、上述した一連の処理を実行するプログラムがインストールされるコンピュータの一実施の形態の構成例を示している。プログラムは、コンピュータに内蔵されている記録媒体としてのハードディスク705やROM703に予め記録しておくことができる。あるいはまた、プログラムは、フレキシブルディスク、CDROM,MOディスク,DVD、磁気ディスク、半導体メモリなどのリムーバブル記録媒体711に、一時的あるいは永続的に格納記録しておくことができる。このようなリムーバブル記録媒体711は、いわゆるパッケージソフトウエアとして提供することができる。なお、プログラムは、上述したようなリムーバブル記録媒体711からコンピュータにインストールする他、ダウンロードサイトから、ディジタル衛星放送用の人工衛星を介して、コンピュータに無線で転送したり、LAN、インターネットといったネットワークを介して、コンピュータに有線で転送し、コンピュータでは、そのようにして転送されてくるプログラムを、通信部708で受信し、内蔵するハードディスク705にインストールすることができる。コンピュータは、CPU702を内蔵している。CPU702には、バス701を介して、入出力インタフェース710が接続されており、CPU702は、入出力インタフェース710を介して、ユーザによって、キーボードや、マウス、マイク等で構成される入力部707が操作等されることにより指令が入力されると、それに従って、ROM703に格納されているプログラムを実行する。あるいは、また、CPU702は、ハードディスク705に格納されているプログラム、衛星若しくはネットワークから転送され、通信部708で受信されてハードディスク705にインストールされたプログラム、又はドライブ709に装着されたリムーバブル記録媒体711から読み出されてハードディスク705にインストールされたプログラムを、RAM704にロードして実行する。これにより、CPU702は、上述したフローチャートに従った処理、あるいは上述したブロック図の構成により行われる処理を行う。そして、CPU702は、その処理結果を、必要に応じて、例えば、入出力インタフェース710を介して、LCDやスピーカ等で構成される出力部706から出力、あるいは、通信部708から送信、さらには、ハードディスク705に記録等させる。ここで、本明細書において、コンピュータに各種の処理を行わせるためのプログラムを記述する処理ステップは、必ずしもフローチャートとして記載された順序に沿って時系列に処理する必要はなく、並列的あるいは個別に実行される処理例えば、並列処理あるいはオブジェクトによる処理も含むものである。また、プログラムは、1つのコンピュータにより処理されるものであっても良いし、複数のコンピュータによって分散処理されるものであっても良い。さらに、プログラムは、遠方のコンピュータに転送されて実行されるものであっても良い。なお、本技術の実施の形態は、上述した実施の形態に限定されるものではなく、本技術の要旨を逸脱しない範囲において種々の変更が可能である。すなわち、上述した、携帯端末向けのディジタル放送等で採用するLDPC符号の検査行列初期値テーブル等は、固定端末向けのディジタル放送等で用いることが可能である。"