電源端子へ印加される電圧に応じてRF入力信号を増幅する主増幅器と、電源端子へ印加される電圧に応じて前記RF入力信号のピーク成分を増幅する副増幅器と、前記主増幅器の出力端に接続された伝送線路と、前記伝送線路の出力端と前記副増幅器の出力端に接続され、前記伝送線路の出力信号と前記副増幅器の出力信号とを合成する合成器と、前記合成器の出力端に接続された出力負荷とを備え、前記主増幅器の電源端子へ印加される電圧が前記副増幅器の電源端子へ印加される電圧よりも低く設定されるとともに、前記伝送線路のインピーダンス値が前記出力負荷のインピーダンス値を2倍した値よりも小さく設定されることを特徴とするドハティ増幅装置。前記主増幅器の物理的サイズを規定するパラメータと前記副増幅器の物理的サイズを規定するパラメータとが同一であることを特徴とする請求項1に記載のドハティ増幅装置。前記主増幅器の物理的サイズを規定するパラメータが前記副増幅器の物理的サイズを規定するパラメータのm倍であり、前記主増幅器の電源端子へ印加される電圧が前記副増幅器の電源端子へ印加される電圧のn倍である場合に、mおよびnは、1mn<2の関係が成立するように設定されることを特徴とする請求項1に記載のドハティ増幅装置。しかしながら、キャリア増幅器とピーク増幅器とのデバイスサイズを異ならせる従来技術では、インピーダンス変換器のインピーダンスが増大し、その結果、効率が劣化するという問題がある。開示の技術は、上記に鑑みてなされたものであって、インピーダンス変換器のインピーダンスの増加に起因した効率の劣化を回避することができるドハティ増幅装置を提供することを目的とする。本願の開示するドハティ増幅装置は、主増幅器と、副増幅器と、伝送線路と、合成器と、出力負荷とを有する。主増幅器は、電源端子へ印加される電圧に応じてRF入力信号を増幅する。副増幅器は、電源端子へ印加される電圧に応じて前記RF入力信号のピーク成分を増幅する。伝送線路は、前記主増幅器の出力端に接続される。合成器は、前記伝送線路の出力端と前記副増幅器の出力端に接続され、前記伝送線路の出力信号と前記副増幅器の出力信号とを合成する。そして、前記主増幅器の電源端子へ印加される電圧が前記副増幅器の電源端子へ印加される電圧よりも低く設定されるとともに、前記伝送線路のインピーダンス値が前記出力負荷のインピーダンス値を2倍した値よりも小さく設定される。本願の開示するドハティ増幅装置の一つの態様によれば、インピーダンス変換器のインピーダンスの増加に起因した効率の劣化を回避することができるという効果を奏する。まず、本願の開示するドハティ増幅装置の実施例を説明する前に、一般的なドハティ増幅装置の問題点について説明する。図1は、図3に示した一般的なドハティ増幅装置における効率特性を示す図である。図1では、横軸が出力負荷17での、ドハティ増幅器が出力可能な最大電圧と出力電圧の電圧比を表し、縦軸が効率を表す。言い換えると、横軸が出力電力を表し、縦軸が効率を表す。また、図1では、ドハティ増幅器が最大電力を出力した時のインピーダンス変換器15から合成器16へ出力される電流I3と、合成器16から出力負荷17へ出力される電流I0との比αを変化させたときの効率特性を示す。図1に示すように、αが0.5であるとき、効率が極大値となる電圧比は0.5である。そして、αが0.5よりも小さくなるに連れて、効率が極大値となる電圧比は小さくなる。これは、αが0.5よりも小さくなるに連れて、PAPRが比較的に高い信号に対する増幅の効率が向上することを意味する。例えば、PAPRが比較的に高い信号の電圧比が0.2であるものとする。この場合には、αが0.5であるとき、変調波が平均電力を出力した場合の効率は約30に留まるが、αが0.2であるとき、効率は極大値である約79まで向上する。このように、ドハティ増幅装置の効率は、αが0.5よりも小さいときに良好となる。ここで、αが0.5よりも小さい状態を実現するために、図3に示した従来のドハティ増幅装置におけるキャリア増幅器12とピーク増幅器14とのデバイスサイズを異ならせたものとする。例えば、キャリア増幅器15のエミッタ面積がピーク増幅器14のエミッタ面積よりも小さく設定されるものとする。すると、インピーダンス変換器15のインピーダンスZLが増大する。インピーダンス変換器15のインピーダンスZLが増大することを以下に証明する。ピーク増幅器とキャリア増幅器が飽和動作の状態を考える。まず、αが、次式1で定義される。α=I3/I01ただし、I3は、インピーダンス変換器15から合成器16へ出力される電流I0は、合成器16から出力負荷17へ出力される電流出力負荷17では、次式2が成立する。Vo=I0Z02ただし、Voは、出力負荷17の電圧Z0は、出力負荷17のインピーダンス値式1および式2から次式3が求められる。I3=αVo/Z03インピーダンス変換器15の入力端の電力と出力端の電力とが等しく、飽和動作状態では、出力電圧はピーク増幅器、キャリア増幅器共等しいと考えられるので、V1=V2となり、次式4が成立する。V12/R1=V22/R1=I32R34ただし、V1は、キャリア増幅器12の出力端の電圧V2は、ピーク増幅器14の出力端の電圧R1は、キャリア増幅器12の出力端のインピーダンスR3は、インピーダンス変換器15の出力端のインピーダンスまた、インピーダンス変換器15の性質から次式5が求められる。R1R3=ZL25式4および式5から次式6が求められる。ZL=V2/I36式3、式6およびV0=V2の関係から次式7が求められる。ZL=1/αZ07式7は、α<0.5ときに、ZL>2Z0となる。つまり、従来のドハティ増幅装置では、αが0.5よりも小さい場合には、インピーダンス変換器15のインピーダンス値ZLが出力負荷のインピーダンス値Z0を2倍した値よりも大きくなる。このように、キャリア増幅器とピーク増幅器とのデバイスサイズを異ならせる従来の手法では、インピーダンス変換器のインピーダンスが増大する傾向にある。そして、インピーダンス変換器のインピーダンスの増大に伴って、ドハティ増幅装置の効率が劣化する。次に、実施例1に係るドハティ増幅装置100の構成について説明する。図2は、実施例1に係るドハティ増幅装置の構成例を示すブロック図である。同図に示すように、実施例1に係るドハティ増幅装置100は、分配器111、キャリア増幅器112、位相調整器113、ピーク増幅器114、インピーダンス変換器115、合成器116および出力負荷117を有する。分配器111は、入力端子111aから入力されるRF信号を2つのRF信号に分岐し、一方のRF信号をキャリア増幅器112へ分配するとともに、他方のRF信号を位相調整器113へ分配する。キャリア増幅器112は、増幅素子として電界効果トランジスタFET:Fieldeffecttransistorを含む増幅器である。キャリア増幅器112は、電源端子112aへ印加される電圧に応じて分配器111から入力されるRF信号を増幅し、増幅後のRF信号をインピーダンス変換器115へ出力する。キャリア増幅器112の電源端子112aは、直流電源に接続されるとともに、キャリア増幅器112内部のFETに接続される。キャリア増幅器112の電源端子112aへ印加される電圧は、ドレイン電圧とも呼ばれる。また、キャリア増幅器112の電源端子112aへ印加される電圧は、ピーク増幅器114の電源端子114aへ印加される電圧と異なるように設定される。本実施例では、キャリア増幅器112の電源端子112aへ印加される電圧は、ピーク増幅器114の電源端子114aへ印加される電圧Vddのn倍に設定される。位相調整器113は、分配器111から入力されるRF信号の位相を調整し、調整後のRF信号をピーク増幅器114へ出力する。ピーク増幅器114は、キャリア増幅器112と同様に増幅素子としてFETを含む増幅器である。ピーク増幅器114は、電源端子114aへ印加される電圧に応じて分配器111から入力されるRF信号を、RF信号の電力が閾値を越えた時に増幅し、増幅後のRF信号を合成器116へ出力する。また、ピーク増幅器114の電源端子114aは、直流電源に接続されるとともに、ピーク増幅器114内部のFETに接続される。ピーク増幅器114の電源端子114aへ印加される電圧は、ドレイン電圧とも呼ばれる。インピーダンス変換器115は、λ/4の電気長を有する伝送線路であり、キャリア増幅器112の出力端に接続される。合成器116は、インピーダンス変換器115の出力端とピーク増幅器114の出力端とに接続され、インピーダンス変換器115からのRF信号とピーク増幅器114からのRF信号とを合成する。出力負荷117は、合成器116の出力端に接続される。出力負荷117のインピーダンスZ0は固定である。本実施例のドハティ増幅装置100では、キャリア増幅器112がAB級又はB級で動作し、ピーク増幅器114がB級又はC級で動作する。すなわち、キャリア増幅器112が飽和状態となるまではキャリア増幅器112のみが主増幅器として動作し、キャリア増幅器112が飽和状態となると、ピーク増幅器114が副増幅器として動作する。特に、本実施例のドハティ増幅装置100では、キャリア増幅器112の電源端子112aへ印加される電圧がピーク増幅器114の電源端子114aへ印加される電圧よりも低く設定される。これとともに、インピーダンス変換器115のインピーダンス値が出力負荷117のインピーダンス値を2倍した値よりも小さく設定される。これにより、インピーダンス変換器115のインピーダンス値が不用意に増大することを回避することができ、インピーダンス変換器115のインピーダンス値の増加に起因した効率の劣化を回避することができる。ここで、本実施例のドハティ増幅装置100がインピーダンス変換器115のインピーダンス値の増加に起因した効率の劣化を回避することができる理由について説明する。まず、αが、上記の式1と同様に、次式8で定義される。α=I3/I08ただし、I3は、インピーダンス変換器115から合成器116へ出力される電流I0は、合成器116から出力負荷117へ出力される電流出力負荷117では、次式9が成立する。Vo=I0Z09ただし、Voは、出力負荷117の電圧Z0は、出力負荷117のインピーダンス値式8および式9から次式10が求められる。I3=αVo/Z010式10およびV0=V3の関係から次式11が求められる。R3=V3/I3=Vo/Vo/Zoα=1/αZo11ただし、R3は、インピーダンス変換器115の出力端のインピーダンスまた、インピーダンス変換器115の入力端の電力と出力端の電力とが等しいので、次式12が成立する。V12/R1=I3V312また、インピーダンス変換器115の性質から次式13が求められる。R1R3=ZL213式13に式11を適用することにより、次式14が求められる。ZL2=R11/αZo14式14に式12を適用することにより、次式15が求められる。ZL2=V12/I3V31/αZo15式15に式10およびV3=Voの関係を適用することにより、次式16が求められる。ZL2=1/α2Zo2V12/Vo216式16から次式17が求められる。ZL=1/αZoV1/Vo17キャリア増幅器112の出力端の電圧V1が電源端子112aへ印加される電圧nVddに比例すると仮定すると、次式18が成立する。V1=xnVdd18ただし、xは、比例定数また、ピーク増幅器114の出力端の電圧が電源端子114aへ印加される電圧Vddに比例すると仮定すると、次式19が成立する。V2=xVdd19式18および式19から次式20が求められる。V1=nV2=nV020式17に式20を適用することにより次式21が求められる。ZL=1/αnZo21本実施例では、インピーダンス変換器115のインピーダンス値ZLが出力負荷117のインピーダンス値Zoを2倍した値よりも小さく設定されるので、次式22が成立する。ZL<2Zo22式21および式22から次式23が求められる。n<2α23式23からα<0.5のときに次式24が求められる。n<124式24は、キャリア増幅器112の電源端子112aへ印加される電圧nVddがピーク増幅器114の電源端子114aへ印加される電圧Vddよりも低く設定された場合に、効率の劣化を回避することができることを意味する。このように、本実施例では、キャリア増幅器112の電源端子112aへ印加される電圧がピーク増幅器114の電源端子114aへ印加される電圧よりも低く設定される。また、インピーダンス変換器115のインピーダンス値が出力負荷117のインピーダンス値を2倍した値よりも小さく設定される。これにより、インピーダンス変換器115のインピーダンス値が不用意に増大することを回避することができ、インピーダンス変換器115のインピーダンス値の増加に起因した効率の劣化を回避することができる。また、本実施例では、キャリア増幅器112の物理的サイズを規定するパラメータとピーク増幅器114の物理的サイズを規定するパラメータとが同一である。本実施例のキャリア増幅器112およびピーク増幅器114は、増幅素子としてFETを含む増幅器である。したがって、キャリア増幅器112のゲート幅、ゲート長、ゲート数またはパッケージ内FET数と、ピーク増幅器114のゲート幅、ゲート長、ゲート数またはパッケージ内FET数とが同一である。言い換えると、キャリア増幅器112のデバイスサイズとピーク増幅器114のデバイスサイズとが同一である。本実施例では、キャリア増幅器112のデバイスサイズとピーク増幅器114のデバイスサイズとが同一である場合でもインピーダンス変換器115のインピーダンス値が不用意に増大することを回避することができる。以下、本実施例のドハティ増幅装置100が、キャリア増幅器112のデバイスサイズとピーク増幅器114のデバイスサイズとが同一である場合でも、インピーダンス変換器115のインピーダンス値が不用意に増大することを回避することができる理由について説明する。まず、キャリア増幅器112の電力を求める。キャリア増幅器112の電力I1V1は、次式25を用いて求められる。I1V1=I3V325式10およびV3=V0の関係を式25に適用することにより、次式26が求められる。I1V1=Vo2/Z0α26次いで、ピーク増幅器114の電力を求める。ピーク増幅器114の電力I2V2は、次式27を用いて求められる。I2V2=I2V027また、I2に関して次式28が成立する。I2=I0-I328式28に式8を適用することにより次式29が求められる。I2=1-αI029また、I0は、次式30を用いて求められる。I0=V0/Z030式29および式30から次式31が求められる。I2=V0/Z01-α31式27に式31を適用することにより、次式32が求められる。I2V2=V02/Z01-α32式26および式32からキャリア増幅器112の電力とピーク増幅器114の電力との比を求めると、次式33が導出される。I1V1/I2V2=α/1-α33本実施例では、キャリア増幅器112のゲート幅、ゲート長、ゲート数またはパッケージ内FET数と、ピーク増幅器114のゲート幅、ゲート長、ゲート数またはパッケージ内FET数とが同一である。このため、キャリア増幅器112における飽和電力およびピーク増幅器114における飽和電力は、電源端子112aへ印加される電圧nVddおよび電源端子114aへ印加される電圧Vddにそれぞれ比例する。すなわち、次式34が成立する。I1V1/I2V2=nVdd/Vdd=n34式33および式34から次式35が求められる。α/1-α=n35式21に式35を適用することにより次式36が求められる。ZL=1nZo36式36および式22から次式37が求められる。n<137式37は、キャリア増幅器112の電源端子112aへ印加される電圧nVddをピーク増幅器114の電源端子114aへ印加される電圧Vddよりも低く設定することにより、電源端子112aの物理的サイズを規定するパラメータと電源端子114aの物理的サイズを規定するパラメータとが同一である場合でも、インピーダンス変換器115のインピーダンス値の増大を抑えることができることを示す。なお、本実施例では、キャリア増幅器112およびピーク増幅器114が増幅素子としてFETを含む場合について説明したが、キャリア増幅器112およびピーク増幅器114がFETに代えてバイポーラトランジスタを含んでいてもよい。この場合には、キャリア増幅器112のエミッタ面積またはパッケージ内バイポーラトランジスタ数と、ピーク増幅器114のエミッタ面積またはパッケージ内バイポーラトランジスタ数とが同一となる。また、この場合には、キャリア増幅器112の電源端子112aへ印加される電圧およびキャリア増幅器114の電源端子114aへ印加される電圧は、バイポーラトランジスタのコレクタ端子へ接続されコレクタ電圧とも呼ばれる。上述してきたように、本実施例のドハティ増幅装置100では、キャリア増幅器112の電源端子112aへ印加される電圧がピーク増幅器114の電源端子114aへ印加される電圧よりも低く設定される。また、インピーダンス変換器115のインピーダンス値が出力負荷117のインピーダンス値を2倍した値よりも小さく設定される。このため、本実施例によれば、インピーダンス変換器115のインピーダンス値が不用意に増大することを回避することができ、インピーダンス変換器115のインピーダンス値の増加に起因した効率の劣化を回避することができる。また、本実施例のドハティ増幅装置100では、キャリア増幅器112の物理的サイズを規定するパラメータとピーク増幅器114物理的サイズを規定するパラメータとが同一である。このため、本実施例によれば、キャリア増幅器112の電源端子112aへ印加される電圧nVddをピーク増幅器114の電源端子114aへ印加される電圧Vddよりも低く設定することにより、キャリア増幅器112の物理的サイズを規定するパラメータとピーク増幅器114物理的サイズを規定するパラメータとが同一である場合にも、インピーダンス変換器115のインピーダンス値の増大を抑えることができる。その結果、インピーダンス変換器115のインピーダンス値の増加に起因した効率の劣化をより効率的に回避することができる。上記実施例1では、キャリア増幅器112の物理的サイズを規定するパラメータとピーク増幅器114の物理的サイズを規定するパラメータとが同一である場合について説明した。しかしながら、キャリア増幅器112の物理的サイズを規定するパラメータとピーク増幅器114の物理的サイズを規定するパラメータとが異なっていてもよい。そこで、以下では、このような場合を実施例2として説明する。本実施例のドハティ増幅装置では、キャリア増幅器112の電源端子112aへ印加される電圧がピーク増幅器114の電源端子114aへ印加される電圧のn倍に設定される。これとともに、インピーダンス変換器115のインピーダンス値が出力負荷117のインピーダンス値を2倍した値よりも小さく設定される。さらに、本実施例のドハティ増幅装置では、実施例1のドハティ増幅装置100と異なり、キャリア増幅器112の物理的サイズを規定するパラメータとピーク増幅器114の物理的サイズを規定するパラメータとが異なる。具体的には、キャリア増幅器112の物理的サイズを規定するパラメータがピーク増幅器114の物理的サイズを規定するパラメータのm倍である。例えば、キャリア増幅器112のゲート幅、ゲート数またはパッケージ内FET数がピーク増幅器114のゲート幅、ゲート数またはパッケージ内FET数のm倍である。また、物理的サイズを規定するパラメータがゲート長の場合は、キャリア増幅器112のゲート長がピーク増幅器114のゲート長の1m倍の場合である。このため、キャリア増幅器112における飽和電力およびピーク増幅器114における飽和電力は、電源端子112aへ印加される電圧nmVddおよび電源端子114aへ印加される電圧Vddにそれぞれ比例する。すなわち、次式38が成立する。I1V1/I2V2=nmVdd/Vdd=nm38式33および式38から次式39が求められる。α/1-α=nm39式21に式39を適用することにより次式40が求められる。ZL=1nm/mZo40式40および式22から次式41が求められる。1nm/m<241式41は、キャリア増幅器112の物理的サイズを規定するパラメータとピーク増幅器114の物理的サイズを規定するパラメータとが異なる場合に、インピーダンス変換器115のインピーダンス値が出力負荷117のインピーダンス値を2倍した値よりも小さく設定できるため、インピーダンス変換器115のインピーダンス値の増大を抑えることができることを示す。上述してきたように、本実施例のドハティ増幅装置100では、キャリア増幅器112の物理的サイズを規定するパラメータとピーク増幅器114の物理的サイズを規定するパラメータとが異なる。このため、本実施例によれば、インピーダンス変換器115のインピーダンス値が出力負荷117のインピーダンス値を2倍した値よりも小さく設定できるため、インピーダンス変換器115のインピーダンス値の増大を抑えることができ、インピーダンス変換器115のインピーダンス値の増加に起因した効率の劣化をより効率的に回避することができる。