半導体基板外部からの光が遮光膜により遮光されるオプティカルブラック画素領域に、前記オプティカルブラック画素領域の前記半導体基板内部に存在する電荷を、前記オプティカルブラック画素領域の外部に伝送する伝送路領域を備える撮像素子。前記伝送路領域は、N型の領域である請求項1に記載の撮像素子。前記伝送路領域は、前記オプティカルブラック画素領域の光電変換素子に接触しないように形成される請求項1に記載の撮像素子。前記オプティカルブラック画素領域の光電変換素子は、前記半導体基板の界面近傍に、有効画素領域の光電変換素子より薄く形成される請求項1に記載の撮像素子。前記伝送路領域は、前記オプティカルブラック画素領域の内部から外部に向けて水平方向にポテンシャルが低くなるようにポテンシャル勾配が形成される請求項1に記載の撮像素子。前記伝送路領域は、前記オプティカルブラック画素領域に隣接する、画素出力が利用されないダミー画素領域の画素の光電変換素子に前記電荷を伝送するように形成される請求項1に記載の撮像素子。前記ダミー画素領域は、前記撮像素子の前記オプティカルブラック画素領域より外側に配置される請求項6に記載の撮像素子。前記ダミー画素領域は、前記撮像素子の前記オプティカルブラック画素領域より内側に配置される請求項6に記載の撮像素子。前記ダミー画素領域において、前記半導体基板の界面から前記伝送路領域に達するゲート電極をさらに備える請求項6に記載の撮像素子。前記オプティカルブラック画素領域は、有効画素領域の近傍に設けられる請求項1に記載の撮像素子。半導体基板外部からの光が遮光膜により遮光されるオプティカルブラック画素領域に、前記オプティカルブラック画素領域の前記半導体基板内部に存在する電荷を、前記オプティカルブラック画素領域の外部に伝送する伝送路領域を有する撮像素子を備える撮像装置。半導体基板の、前記半導体基板外部からの光が遮光膜により遮光されるオプティカルブラック画素領域に、前記オプティカルブラック画素領域の前記半導体基板内部に存在する電荷を前記オプティカルブラック画素領域の外部に伝送する伝送路領域を形成する伝送路領域形成部を備える製造装置。前記伝送路領域形成部は、前記半導体領域の表面側界面にレジストを塗布し、所定の位置にレジスト開口領域を形成し、N型不純物を注入することにより、前記半導体領域に前記伝送路領域を形成する請求項12に記載の製造装置。前記伝送路領域形成部は、形成された前記伝送路領域が、前記オプティカルブラック画素領域の光電変換素子と接触しない深さに、前記N型不純物を注入する請求項13に記載の製造装置。前記伝送路領域形成部は、前記半導体基板の画素分離領域のP型不純物濃度をN型に反転させる程度の濃度の前記N型不純物を注入する請求項13に記載の製造装置。前記伝送路領域形成部は、前記半導体基板の裏面側に絶縁膜を形成後、前記半導体基板の裏面側からN型不純物を注入することにより、前記半導体領域に前記伝送路領域を形成する請求項12に記載の製造装置。製造装置の製造方法であって、伝送路領域形成部が、半導体基板の、前記半導体基板外部からの光が遮光膜により遮光されるオプティカルブラック画素領域に、前記オプティカルブラック画素領域の前記半導体基板内部に存在する電荷を前記オプティカルブラック画素領域の外部に伝送する伝送路領域を形成する製造方法。しかしながら、特許文献2に記載の手法を裏面照射型のCMOSイメージセンサに適用しても、長波長光の感度を低下させることは困難であった。その理由として表面照射型のCMOSイメージセンサであれば、P型領域にて微小確率で発生した電子はシリコン基板のNsub領域に逃げる事が可能であるが、裏面照射型のCMOSイメージセンサの場合、シリコン基板のNsub領域が無い為、逃げ場を失った電子が、安定化を求めてOB領域のフォトダイオードに流入してしまう恐れがあった。本開示は、このような状況に鑑みてなされたものであり、光の回り込みによる誤差発生を抑制し、黒レベルの基準値の検出をより正確に行うことができるようにすることを目的とする。本開示の一側面は、半導体基板外部からの光が遮光膜により遮光されるオプティカルブラック画素領域に、前記オプティカルブラック画素領域の前記半導体基板内部に存在する電荷を、前記オプティカルブラック画素領域の外部に伝送する伝送路領域を備える撮像素子である。前記伝送路領域は、N型の領域であるようにすることができる。前記伝送路領域は、前記オプティカルブラック画素領域の光電変換素子に接触しないように形成されるようにすることができる。前記オプティカルブラック画素領域の光電変換素子は、前記半導体基板の界面近傍に、有効画素領域の光電変換素子より薄く形成されるようにすることができる。前記伝送路領域は、前記オプティカルブラック画素領域の内部から外部に向けて水平方向にポテンシャルが低くなるようにポテンシャル勾配が形成されるようにすることができる。前記伝送路領域は、前記オプティカルブラック画素領域に隣接する、画素出力が利用されないダミー画素領域の画素の光電変換素子に前記電荷を伝送するように形成されるようにすることができる。前記ダミー画素領域は、前記撮像素子の前記オプティカルブラック画素領域より外側に配置されるようにすることができる。前記ダミー画素領域は、前記撮像素子の前記オプティカルブラック画素領域より内側に配置されるようにすることができる。前記ダミー画素領域において、前記半導体基板の界面から前記伝送路領域に達するゲート電極をさらに備えることができる。前記オプティカルブラック画素領域は、有効画素領域の近傍に設けられるようにすることができる。本開示の他の側面は、半導体基板外部からの光が遮光膜により遮光されるオプティカルブラック画素領域に、前記オプティカルブラック画素領域の前記半導体基板内部に存在する電荷を、前記オプティカルブラック画素領域の外部に伝送する伝送路領域を有する撮像素子を備える撮像装置である。本開示のさらに他の側面は、半導体基板の、前記半導体基板外部からの光が遮光膜により遮光されるオプティカルブラック画素領域に、前記オプティカルブラック画素領域の前記半導体基板内部に存在する電荷を前記オプティカルブラック画素領域の外部に伝送する伝送路領域を形成する伝送路領域形成部を備える製造装置である。前記伝送路領域形成部は、前記半導体領域の表面側界面にレジストを塗布し、所定の位置にレジスト開口領域を形成し、N型不純物を注入することにより、前記半導体領域に前記伝送路領域を形成することができる。前記伝送路領域形成部は、形成された前記伝送路領域が、前記オプティカルブラック画素領域の光電変換素子と接触しない深さに、前記N型不純物を注入することができる。前記伝送路領域形成部は、前記半導体基板の画素分離領域のP型不純物濃度をN型に反転させる程度の濃度の前記N型不純物を注入することができる。前記伝送路領域形成部は、前記半導体基板の裏面側に絶縁膜を形成後、前記半導体基板の裏面側からN型不純物を注入することにより、前記半導体領域に前記伝送路領域を形成することができる。本開示のさらに他の側面は、また、製造装置の製造方法であって、伝送路領域形成部が、半導体基板の、前記半導体基板外部からの光が遮光膜により遮光されるオプティカルブラック画素領域に、前記オプティカルブラック画素領域の前記半導体基板内部に存在する電荷を前記オプティカルブラック画素領域の外部に伝送する伝送路領域を形成する製造方法である。本開示の一側面においては、半導体基板外部からの光が遮光膜により遮光されるオプティカルブラック画素領域に、オプティカルブラック画素領域の半導体基板内部に存在する電荷を、オプティカルブラック画素領域の外部に伝送する伝送路領域が備えられる。本開示の他の側面においては、半導体基板外部からの光が遮光膜により遮光されるオプティカルブラック画素領域に、オプティカルブラック画素領域の半導体基板内部に存在する電荷を、オプティカルブラック画素領域の外部に伝送する伝送路領域を有する撮像素子が備えられる。本開示のさらに他の側面においては、半導体基板の、半導体基板外部からの光が遮光膜により遮光されるオプティカルブラック画素領域に、オプティカルブラック画素領域の半導体基板内部に存在する電荷をオプティカルブラック画素領域の外部に伝送する伝送路領域が形成される。本開示によれば、黒レベルの基準を検出することができる。特に、黒レベルの基準値の検出をより正確に行うことができる。以下、本技術を実施するための形態以下実施の形態とするについて説明する。なお、説明は以下の順序で行う。1.第1の実施の形態撮像素子2.第2の実施の形態製造装置応用例3.第3の実施の形態撮像素子応用例4.第4の実施の形態撮像素子応用例5.第5の実施の形態撮像装置<1.第1の実施の形態>[光の回り込み]従来、CMOSComplementaryMetalOxideSemiconductorイメージセンサやCCDChargeCoupledDeviceイメージセンサ等の撮像素子を用いる撮像装置等においては、撮像素子において得られる画像信号に対して、その黒レベルを基準値に補正するクランプ処理が行われる。例えば、撮像素子の有効画素領域外に、基準とする黒レベルを検出する画素領域OBOpticalBlack画素領域が設けられ、その画素値を用いて有効画素領域内の各画素値の補正が行われる。OB画素領域の各画素の構造は、遮光膜によって外部からの光の入射が遮られていること以外、有効画素領域の画素と同様である。したがって、理論的には、そのOB画素領域の画素値を黒レベルの基準値とすることにより、有効画素領域の各画素の画素値から入射光以外の影響を排除することができる正しい輝度値を得ることができる。しかしながら、実際には、例えば、図1に示されるように、OB画素領域近傍の有効画素領域に、太陽光のような非常に強い光1が照射されると、その入射光が、撮像素子内部でOB画素領域に侵入する光の回り込みが発生する場合がある。図1の例の場合、有効画素領域のOB画素領域近傍に照射された強い光1によって、OB画素領域の一部分領域2において画素値が浮いている。つまり、白色で示される領域2の画素値は、理論上は、黒色で示される他のOB画素領域の画素値と同じ値となる筈であるが、図1の例の場合、黒色で示される他のOB画素領域の画素値よりも大きくなってしまっている。特に、フォトダイオードの光が入射する側の反対側に配線層が形成される裏面照射型のイメージセンサの場合、このような光の回り込みが発生し易い。図2にCMOSイメージセンサの断面図を示す。図2に示される撮像素子10は、裏面照射型のCMOSイメージセンサである。図2に示されるように、半導体基板20には、フォトダイオード等の光電変換素子が形成されるセンサ部21と、センサ部21同士の間の画素分離領域22とが形成される。また、半導体基板20の裏面側図中上側に、絶縁膜51、カラーフィルタ層53、および集光レンズ54が積層される。また、OB画素領域12およびダミー画素領域13には、その領域の画素に入射する光を遮光する遮光膜52も積層される。また、半導体基板20の表面側図中下側には、シリコンSi-配線層間膜界面31および配線層が形成される。配線層には、配線41および配線層間膜42が形成される。図2には、有効画素領域11、OB画素領域12、およびダミー画素領域13のそれぞれの一部の画素の構造が模式的に示されている。有効画素領域11の、OB画素領域12近傍の画素に入射した強い光源61からの光の一部が、撮像素子10内部で、配線層や界面等において反射し、OB画素領域12の遮光膜52の裏側に侵入する場合がある。このように、OB画素領域12の遮光膜52の裏側に侵入した光が、OB画素領域12の画素のフォトダイオードによって光電変換されると、その画素の画素値が浮いてしまう。つまり、光の回り込みが発生する。このように、裏面照射型のCMOSイメージセンサは、その構造上、光の回り込みが発生し易い特徴を有する。このようにOB画素領域の画素値が浮いてしまうと、クランプ処理において、黒レベルの基準値が浮くことになるので、有効画素領域の画素値を正しく補正することができなかった。つまり、従来の場合、強い入射光に対するロバスト性が低かった。[撮像素子]そこで、本開示においては、強い入射光に対するロバスト性を向上させ、クランプ処理をより適切に行うことができるようにする技術について説明する。図3は、本技術を適用した撮像装置の主な構成例を示す図である。図3に示される撮像素子100は、裏面照射型のCMOSイメージセンサである。図3に示されるように、撮像素子100の光照射面には、中央部に有効画素領域101が形成され、その有効画素領域101を囲むようにOB画素領域102が形成される。また、そのOB画素領域102を囲むようにダミー画素領域103が形成され、さらにその外側が周辺回路が形成される周辺回路104となっている。図4は、この撮像素子100の、各領域の構成を説明するための断面図である。図中上側が、光照射面裏面側となる。すなわち、被写体からの光は、図中上から下に向かって撮像素子100に入射する。撮像素子100は、その入射光の進行方向に対して多層構造を有する。つまり、撮像素子100に入射された光は、各層を透過するように進行する。なお、図4においては、有効画素領域101乃至ダミー画素領域103の一部の画素各領域の境界近傍の構成と、周辺回路104の一部の構成のみが示されている。有効画素領域101乃至ダミー画素領域103において、撮像素子100の半導体基板120には、フォトダイオード等の光電変換素子であるセンサ部121が画素毎に形成される。このセンサ部121同士の間は、画素分離領域122となる。有効画素領域101乃至ダミー画素領域103の各画素の構成は、基本的に同様である。ただし、ダミー画素領域103は、有効画素領域101およびOB画素領域102の画素特性を安定させるために設けられた領域であるので、この領域の画素出力は、基本的に使用されない暗出力黒レベル基準には用いられない。なお、ダミー画素領域103は、カラーフィルタ層153や集光レンズ154形成時のOB画素領域102から周辺回路104までのパターン間差による形状変化を抑制する役目も担っている。また、OB画素領域102とダミー画素領域103の各画素は、絶縁膜151中に形成される遮光膜152により、その画素から光が入射しないように遮光されている。したがって理想的には、OB画素領域の画素出力が暗出力黒レベル基準となる。実際には、有効画素領域101からの光の回り込み等により画素値が浮いてしまうことがあるので、撮像素子100は、この影響を抑制するように構成されている。例えば、OB画素領域102の各画素のセンサ部121は、感度を低下させるために、半導体基板120の深部まで形成されず、表面側の浅い領域のみに形成されている。また、半導体基板120の、有効画素領域101の各画素のセンサ部121と交わらない程深部裏面側には、OB画素領域102からダミー画素領域103に対して、電子の通り道となる伝送路領域123が形成されている。半導体基板120の表面側には、シリコンSi-配線層間膜界面131と配線層140が積層される。配線層140には、複数層の配線141と、絶縁材により構成される、各配線141間の配線層間膜142とが形成される。半導体基板120の裏面側には、絶縁膜151、カラーフィルタ層153、および集光レンズ154が積層される。上述したように、OB画素領域102とダミー画素領域103の絶縁膜151内には、光を遮光する遮光膜152が形成される。これにより画像での黒レベル設定と、周辺回路への光入射によるデバイス弊害の防止とを実現している。周辺回路104には、読み出しゲート、読み出した信号電荷を垂直方向に転送する垂直電荷転送部、および、水平電荷転送部等が形成される。図5は、伝送路領域123を説明する図である。図5にグラデーションで示されるように、伝送路領域123は、OB画素領域102からダミー画素領域103に向けて、ダミー画素領域103側に行くほどポテンシャルが低くなるポテンシャル勾配を有する。つまり、伝送路領域123には、OB画素領域102の内部から外部に向けて水平方向にポテンシャルが低くなるようにポテンシャル勾配が形成される。上述したように、OB画素領域102においては、センサ部121が浅く形成されているので、伝送路領域123はセンサ部121と接触しないように形成される。これに対して、図4や図5に示されるように、ダミー画素領域103においては、センサ部121と伝送路領域123が接触するように形成されている。図5に示されるように、有効画素領域101からOB画素領域102に進入した電荷は、周囲よりポテンシャルが低く設定されている伝送路領域123に進入し、さらに、伝送路領域123のポテンシャル勾配によって、ダミー画素領域103側に誘導される。そして、ダミー画素領域103に誘導された電荷は、ダミー画素領域103のセンサ部121に進入し、蓄積される。このように、伝送路領域123によって、OB画素領域102に進入した電荷が、OB画素領域102の外に誘導されるので、撮像素子100は、OB画素領域102のセンサ部121に蓄積される可能性を低減させることができる。すなわち、撮像素子100は、光の回り込みによるOB画素領域102の画素値の浮きを抑制することができ、より正確な黒レベルの基準値を検出することができる。なお、以上においては、有効画素領域101乃至ダミー画素領域103の各領域を2画素ずつ示しているが、各領域の画素数幅は任意である。[製造]以下に、撮像素子100の製造方法の例について説明する。図6は、撮像素子100を製造する製造装置の主な構成例を示すブロック図である。図6に示されるように、製造装置200は、制御部201、深部N型不純物領域形成部211、画素分離領域形成部212、伝送路領域形成部213、浅いN型不純物領域形成部214、周辺回路部形成部215、配線層形成部216、基盤除去部217、絶縁膜形成部218、遮光膜形成部219、フィルタ形成部210、および集光レンズ形成部221を有する。また、製造装置200は、入力部231、出力部232、記憶部233、通信部234、およびドライブ235を有する。制御部201は、例えば、CPUCentralProcessingUnit、ROMReadOnlyMemory、およびRAMRandomAccessMemory等を有し、その他の各部を制御し、撮像素子100の製造に関する処理を行う。例えば、制御部201のCPUは、ROMに記憶されているプログラムに従って各種の処理を実行する。また、CPUは、記憶部233からRAMにロードされたプログラムに従って各種の処理を実行する。RAMにはまた、CPUが各種の処理を実行する上において必要なデータなども適宜記憶される。深部N型不純物領域形成部211乃至集光レンズ形成部221は、制御部201に制御され、撮像素子100を製造する各工程の処理を行う。入力部231は、キーボード、マウス、タッチパネル、および外部入力端子などよりなり、ユーザ指示や外部からの情報の入力を受け付け、制御部201に供給する。出力部232は、CRTCathodeRayTubeディスプレイやLCDLiquidCrystalDisplay等のディスプレイ、スピーカ、並びに外部出力端子などよりなり、制御部201から供給される各種情報を画像、音声、若しくは、アナログ信号やデジタルデータとして出力する。記憶部233は、フラッシュメモリ等SSDSolidStateDriveやハードディスクなどよりなり、制御部201から供給される情報を記憶したり、制御部201からの要求に従って、記憶している情報を読み出して供給したりする。通信部234は、例えば、有線LANLocalAreaNetworkや無線LANのインタフェースやモデムなどよりなり、インターネットを含むネットワークを介して、外部の装置との通信処理を行う。例えば、通信部234は、制御部201から供給される情報を通信相手に送信したり、通信相手から受信した情報を制御部201に供給したりする。ドライブ235は、必要に応じて制御部201に接続される。そして、磁気ディスク、光ディスク、光磁気ディスク、或いは半導体メモリなどのリムーバブルメディア241がそのドライブ235に適宜装着される。そして、そのドライブ235を介してリムーバブルメディア241から読み出されたコンピュータプログラムが、必要に応じて記憶部233にインストールされる。図7のフローチャートを参照して、製造処理の流れの例を説明する。なお、適宜、図8乃至図13を参照して説明する。図8乃至図13は、製造処理の各工程の様子を説明する図である。製造処理が開始されると、ステップS101において、深部N型不純物領域形成部211は、制御部201に制御されて、図8に示されるようなN型半導体基板301に深部N型不純物領域を形成する。より具体的に説明すると、深部N型不純物領域形成部211は、N型半導体基板301の表面側に、図9に示されるように、レジスト311を塗布し、マスクとリソグラフィ技術を用いてレジスト開口領域を形成する。その後、深部N型不純物領域形成部211は、イオン注入1を行い、深部N型不順物領域312を形成する。このとき、OB画素領域102にはイオン注入1が行われない。また、深部N型不純物領域312の深さ、すなわちイオン注入1のエネルギーに応じてレジスト311の膜厚が決定される。イオン注入1が終了すると、レジスト311が剥離される。ステップS102において、画素分離領域形成部212は、制御部201に制御されて、N型半導体基板301に画素分離領域122を形成する。より具体的に説明すると、画素分離領域形成部212は、N型半導体基板301の表面側に、図10に示されるように、レジスト321を塗布し、マスクとリソグラフィ技術を用いてレジスト開口領域を形成する。その後、イオン注入2を行い、画素分離領域122を形成する。ここで、画素分離領域幅は後述されるセンサ部121の面積を拡大するために極力狭くすることが望ましい。一般的には、レジスト開口幅はレジスト膜厚によって限界値が設定される。そのため、イオン注入のエネルギーに合わせて、最適なレジスト膜厚と開口幅が設定されるようにすることが望ましい。イオン注入2が終了すると、レジスト321が剥離される。ステップS103において、伝送路領域形成部213は、制御部201に制御されて、N型半導体基板301のOB画素領域102およびダミー画素領域103に、伝送路領域123を形成する。より具体的に説明すると、伝送路領域形成部213は、N型半導体基板301の表面側に、図11に示されるように、レジスト331を塗布し、マスクとリソグラフィ技術を用いてレジスト開口領域を形成する。その後、伝送路領域形成部213は、イオン注入3を行い、伝送路領域123を形成する。このとき、イオン注入2はN型不純物で実施される。また、注入深さは後述されるOB画素領域102のセンサ部121との分離が可能な範囲内で注入深さが決定される。また、注入される不純物濃度は画素分離領域122のP型不純物濃度をN型に反転させる濃度が必要となる。イオン注入3が終了すると、レジスト331が剥離される。ステップS104において、浅いN型不純物領域形成部214は、制御部201に制御されて、N型半導体基板301に浅いN型不純物領域センサ部121を形成する。より具体的に説明すると、浅いN型不純物領域形成部214は、N型半導体基板301の表面側に、図12に示されるように、レジスト341を塗布し、マスクとリソグラフィ技術を用いてレジスト開口領域を形成する。その後、浅いN型不純物領域形成部214は、イオン注入4を行い、浅いN型不純物領域342を形成する。このとき注入される領域は、有効画素領域101、OB画素領域102、ダミー画素領域103の全てが対象となる。このとき、浅いN型不純物領域342がOB画素領域102のセンサ部121となり、暗信号出力の基準を決定する。イオン注入4が終了すると、レジスト341が剥離される。ステップS105において、周辺回路部形成部215は、制御部201に制御されて、周辺回路104を形成する。ステップS106において、配線層形成部216は、制御部201に制御されて、配線層140を形成する。ステップS107において、基盤除去部217は、制御部201に制御されて、図13に示されるように、N型半導体基板301の裏面側の不要な部分点線に囲まれる部分を例えばCMP等により研磨することで除去する。ステップS108において、絶縁膜形成部218は、制御部201に制御されて、半導体基板120の裏面側に絶縁膜151を形成する。ステップS109において、遮光膜形成部219は、制御部201に制御されて、絶縁膜151内に遮光膜152を形成する。ステップS110において、フィルタ形成部220は、制御部201に制御されて、絶縁膜151の裏面側に、例えばベイヤ配列等のカラーフィルタ層153を形成する。ステップS111において、集光レンズ形成部221は、制御部201に制御されて、カラーフィルタ層153の裏面側に、画素毎の集光レンズ154を形成する。以上のようにして、図4に示されるような構成の撮像素子100が製造される。つまり、製造装置200は、特別に複雑な工程を必要とせずに、撮像素子100を容易に製造することができる。なお、以上においては、センサ部121を深いN型不純物領域312と浅いN型不純物領域342により形成されるように説明したが、実際には、センサ部121は、電荷転送に必要なポテンシャル勾配形成、暗電流抑制を行うために表面をP型不純物層で覆うなど、複数の不純物注入プロセスを経ることによって形成される。また、上述した工程順は、矛盾が生じない限り、任意で設定可能である。<2.第2の実施の形態>[製造]なお、伝送路領域123を形成するためのイオン注入は、裏面側から行うこともできる。図14は、その場合の、撮像素子100を製造する製造装置の構成例を示すブロック図である。図14に示される製造装置400は、基本的に図6の製造装置200と同様の装置であり、同様の構成を有し、同様の処理を行う。ただし、製造装置400の場合、伝送路領域形成部213が省略され、代わりに、伝送路領域形成部413を有する。伝送路領域形成部413は、伝送路領域形成部213と同様に、伝送路領域123を形成する処理を行うが、絶縁膜151形成後に処理を行う。図15のフローチャートを参照してこの場合の製造処理の流れの例を説明する。必要に応じて、図16および図17を参照して説明する。ステップS201およびステップS202の各処理は、図7のステップS101およびステップS102の各処理と同様に行われる。その後、ステップS103の処理が省略され、ステップS203乃至ステップS207の各処理が、図7のステップS104乃至ステップS108の各処理と同様に行われる。この時点で、図16に示されるように、N型半導体基板301には、伝送路領域123が形成されていない。ステップS208において、伝送路領域形成部413は、制御部201に制御されて、N型半導体基板301のOB画素領域102およびダミー画素領域103に、伝送路領域123を形成する。より具体的には、伝送路領域形成部413は、N型半導体基板301の裏面側絶縁膜151の裏面側に、図17に示されるように、レジスト421を塗布し、マスクとリソグラフィ技術を用いてレジスト開口領域を形成する。その後、裏面側からイオン注入5を行い、伝送路領域123を形成する。このとき、不純物の活性化を行う熱処理は、配線形成後に行うため、例えばレーザーアニールなどの領域限定での活性化手法を採用するのが望ましい。ステップS209乃至ステップS211の各処理は、図7のステップS109乃至ステップS111の各処理と同様に実行される。以上のように各処理を実行することにより、製造装置400は、図4に示されるような構成の撮像素子100を、特別に複雑な工程を必要とせずに、容易に製造することができる。<3.第3の実施の形態>[撮像素子]本技術は、OB画素領域102の深い領域で光電変換した電子をダミー画素領域103に排出することを特徴としており、電子の転送が重要な要素となる。ダミー画素領域103での電荷転送の効率を上げるために、例えば、半導体基板120のダミー画素領域103に、ゲートGate電極を埋め込むようにしてもよい。図18にその場合の撮像素子100の構成例を示す。図18に示されるように、この場合、ダミー画素領域103において、半導体基板120に表面側から、ゲートGate電極451が伝送路領域123に達するように埋め込まれている。このような構造にすることで、撮像素子100は、このゲート電極451を介して、深い領域に存在する電子を汲みだすことが容易になる。したがって、撮像素子100は、この場合も、黒レベルの基準値の検出をより正確に行うことができる。[製造]その場合の製造装置の構成例を図19に示す。図19に示される製造装置600は、基本的に製造装置200と同様の装置であり、同様の構成を有し、同様の処理を行う。ただし、製造装置600は、ゲート電極形成部611をさらに有する。この場合の製造処理の流れの例を図20のフローチャートを参照して説明する。ステップS301乃至ステップS304の各処理は、図7のステップS101乃至ステップS104の各処理と同様に行われる。ステップS105において、ゲート電極形成部611は、制御部201に制御されて、半導体基板120のダミー画素領域103に、ゲート電極451を形成する。以下、ステップS306乃至ステップS312の各処理は、ステップS105乃至ステップS111の各処理と同様に行われる。以上のように各処理を実行することにより、製造装置600は、図18に示されるような構成の撮像素子100を、特別に複雑な工程を必要とせずに、容易に製造することができる。<4.第4の実施の形態>[撮像素子]なお、有効画素領域101乃至周辺回路104の配置は、図3を参照して説明した例に限らない。有効画素領域101の近傍に設けられたOB画素領域102に、ダミー画素領域103等のような画素値を利用しない他の領域が隣接していればよい。例えば、図21に示されるように、OB画素領域102の内側、すなわち、OB画素領域102と有効画素領域101との間に、ダミー画素領域が設けられていてもよく、伝送路領域を、そのダミー画素領域に向けて形成するようにしてもよい。図21に示される撮像素子700は、基本的に撮像素子100と同様の構成を有するが、さらに、OB画素領域102と有効画素領域101との間にもダミー画素領域内側701を有する。このダミー画素領域内側701は、ダミー画素領域103と同様の領域である。図22に、その撮像素子700の断面図を示す。図22に示されるように、伝送路領域723は、半導体基板120内に、OB画素領域102からダミー画素領域内側701に向けて形成されるダミー画素領域103に向けてではない。伝送路領域723のポテンシャル勾配は、ダミー画素領域内側701側に行くほど低くなるように形成される。それ以外は、撮像素子100と同様である。したがって、伝送路領域723によって、OB画素領域102に進入した電荷が、OB画素領域102の外に誘導されるので、撮像素子700は、OB画素領域102のセンサ部121に蓄積される可能性を低減させることができる。すなわち、撮像素子700は、光の回り込みによるOB画素領域102の画素値の浮きを抑制することができ、より正確な黒レベルの基準値を検出することができる。なお、この撮像素子700は、第1の実施の形態および第2の実施の形態において説明したのと同様の工程で製造することができる。また、第3の実施の形態において上述したように、半導体基板120のダミー画素領域内側701にゲート電極を設けるようにしてもよい。<5.第5の実施の形態>[撮像装置]図23は、本技術を適用した撮像装置の構成例を示す図である。図23に示される撮像装置800は、被写体を撮像し、その被写体の画像を電気信号として出力する装置である。図23に示されるように撮像装置800は、レンズ部811、CMOSセンサ812、AD変換部813、操作部814、制御部815、画像処理部816、表示部817、コーデック処理部818、および記録部819を有する。レンズ部811は、被写体までの焦点を調整し、焦点が合った位置からの光を集光し、CMOSセンサ812に供給する。CMOSセンサ812は、上述で説明した構造を有する固体撮像素子であり、OB画素領域内に伝送路領域が設けられている。AD変換器813は、CMOSセンサ812から、所定のタイミングで供給された画素毎の電圧信号を、デジタルの画像信号以下、適宜、画素信号ともいうに変換し、所定のタイミングで順次、画像処理部816に供給する。操作部814は、例えば、ジョグダイヤル商標、キー、ボタン、またはタッチパネル等により構成され、ユーザによる操作入力を受け、その操作入力に対応する信号を制御部815に供給する。制御部815は、操作部814により入力されたユーザの操作入力に対応する信号に基づいて、レンズ部811、CMOSセンサ812、AD変換器813、画像処理部816、表示部817、コーデック処理部818、および記録部819の駆動を制御し、各部に撮像に関する処理を行わせる。画像処理部816は、AD変換器813から供給された画像信号に対して、例えば、黒レベル補正や、混色補正、欠陥補正、デモザイク処理、マトリックス処理、ガンマ補正、およびYC変換等の各種画像処理を施す。画像処理部816は、画像処理を施した画像信号を表示部817およびコーデック処理部818に供給する。表示部817は、例えば、液晶ディスプレイ等として構成され、画像処理部816からの画像信号に基づいて、被写体の画像を表示する。コーデック処理部818は、画像処理部816からの画像信号に対して、所定の方式の符号化処理を施し、符号化処理の結果得られた画像データを記録部819に供給する。記録部819は、コーデック処理部818からの画像データを記録する。記録部819に記録された画像データは、必要に応じて画像処理部816に読み出されることで、表示部817に供給され、対応する画像が表示される。撮像装置800のCMOSセンサ812は、上述したように光の回り込みに対するロバスト性を向上させ、黒レベルの検出をより正確に行うことができる。したがって、画像処理部816は、クランプ処理をより適切に行うことができる。なお、本技術を適用した固体撮像素子や画像処理部を備える撮像装置は、上述した構成に限らず、他の構成であってもよい。上述した一連の処理をソフトウェアにより実行させる場合には、そのソフトウェアを構成するプログラムが、ネットワークや記録媒体からインストールされる。この記録媒体は、例えば、装置本体とは別に、ユーザにプログラムを配信するために配布される、プログラムが記録されているリムーバブルメディア241図6、図14、および図19により構成される。このリムーバブルメディア241には、磁気ディスクフレキシブルディスクを含むや光ディスクCDROMやDVDを含むが含まれる。さらに、光磁気ディスクMDMiniDiscを含むや半導体メモリ等も含まれる。また、上述した記録媒体は、このようなリムーバブルメディア241だけでなく、装置本体に予め組み込まれた状態でユーザに配信される、プログラムが記録されている制御部201図6、図14、および図19のROMや、記憶部233図6、図14、および図19に含まれるハードディスクなどにより構成されるようにしてもよい。なお、コンピュータが実行するプログラムは、本明細書で説明する順序に沿って時系列に処理が行われるプログラムであっても良いし、並列に、あるいは呼び出しが行われたとき等の必要なタイミングで処理が行われるプログラムであっても良い。また、本明細書において、記録媒体に記録されるプログラムを記述するステップは、記載された順序に沿って時系列的に行われる処理はもちろん、必ずしも時系列的に処理されなくとも、並列的あるいは個別に実行される処理をも含むものである。また、本明細書において、システムとは、複数のデバイス装置により構成される装置全体を表すものである。また、以上において、1つの装置または処理部として説明した構成が、複数の装置または処理部として構成されるようにしてもよい。逆に、以上において複数の装置または処理部として説明した構成が、まとめて1つの装置または処理部として構成されるようにしてもよい。また、各装置または各処理部の構成に上述した以外の構成が付加されるようにしてももちろんよい。さらに、システム全体としての構成や動作が実質的に同じであれば、ある装置または処理部の構成の一部が他の装置または他の処理部の構成に含まれるようにしてもよい。つまり、本開示の実施の形態は、上述した実施の形態に限定されるものではなく、本開示の要旨を逸脱しない範囲において種々の変更が可能である。なお、本技術は以下のような構成も取ることができる。1半導体基板外部からの光が遮光膜により遮光されるオプティカルブラック画素領域に、前記オプティカルブラック画素領域の前記半導体基板内部に存在する電荷を、前記オプティカルブラック画素領域の外部に伝送する伝送路領域を備える撮像素子。2前記伝送路領域は、N型の領域である前記1に記載の撮像素子。3前記伝送路領域は、前記オプティカルブラック画素領域の光電変換素子に接触しないように形成される前記1または2に記載の撮像素子。4前記オプティカルブラック画素領域の光電変換素子は、前記半導体基板の界面近傍に、有効画素領域の光電変換素子より薄く形成される前記1乃至3のいずれかに記載の撮像素子。5前記伝送路領域は、前記オプティカルブラック画素領域の内部から外部に向けて水平方向にポテンシャルが低くなるようにポテンシャル勾配が形成される前記1乃至4のいずれかに記載の撮像素子。6前記伝送路領域は、前記オプティカルブラック画素領域に隣接する、画素出力が利用されないダミー画素領域の画素の光電変換素子に前記電荷を伝送するように形成される前記1乃至5のいずれかに記載の撮像素子。7前記ダミー画素領域は、前記撮像素子の前記オプティカルブラック画素領域より外側に配置される前記6に記載の撮像素子。8前記ダミー画素領域は、前記撮像素子の前記オプティカルブラック画素領域より内側に配置される前記6または7に記載の撮像素子。9前記ダミー画素領域において、前記半導体基板の界面から前記伝送路領域に達するゲート電極をさらに備える前記6乃至8のいずれかに記載の撮像素子。10前記オプティカルブラック画素領域は、有効画素領域の近傍に設けられる前記1乃至9のいずれかに記載の撮像素子。11半導体基板外部からの光が遮光膜により遮光されるオプティカルブラック画素領域に、前記オプティカルブラック画素領域の前記半導体基板内部に存在する電荷を、前記オプティカルブラック画素領域の外部に伝送する伝送路領域を有する撮像素子を備える撮像装置。12半導体基板の、前記半導体基板外部からの光が遮光膜により遮光されるオプティカルブラック画素領域に、前記オプティカルブラック画素領域の前記半導体基板内部に存在する電荷を前記オプティカルブラック画素領域の外部に伝送する伝送路領域を形成する伝送路領域形成部を備える製造装置。13前記伝送路領域形成部は、前記半導体領域の表面側界面にレジストを塗布し、所定の位置にレジスト開口領域を形成し、N型不純物を注入することにより、前記半導体領域に前記伝送路領域を形成する前記12に記載の製造装置。14前記伝送路領域形成部は、形成された前記伝送路領域が、前記オプティカルブラック画素領域の光電変換素子と接触しない深さに、前記N型不純物を注入する前記13に記載の製造装置。15前記伝送路領域形成部は、前記半導体基板の画素分離領域のP型不純物濃度をN型に反転させる程度の濃度の前記N型不純物を注入する前記13または14に記載の製造装置。16前記伝送路領域形成部は、前記半導体基板の裏面側に絶縁膜を形成後、前記半導体基板の裏面側からN型不純物を注入することにより、前記半導体領域に前記伝送路領域を形成する前記12に記載の製造装置。17製造装置の製造方法であって、伝送路領域形成部が、半導体基板の、前記半導体基板外部からの光が遮光膜により遮光されるオプティカルブラック画素領域に、前記オプティカルブラック画素領域の前記半導体基板内部に存在する電荷を前記オプティカルブラック画素領域の外部に伝送する伝送路領域を形成する製造方法。