パラレル接続された複数のモジュール間に接続された配線を削減する配線削減方法であって、複数のモジュール間に接続された配線に関する配線情報に基づき、前記複数のモジュール間に接続された配線の本数を抽出する抽出ステップと、前記抽出された配線の本数と、予め設定された、配線の本数に対する閾値を少なくとも含む閾値情報とを比較する比較ステップと、前記比較ステップによる比較の結果、前記配線の本数が前記閾値を超えた場合に、互いに接続された前記複数のモジュールのうち、送信側のモジュールに、パラレル信号をシリアル信号に変換するパラレルシリアル変換回路を挿入するとともに、受信側のモジュールに、シリアル信号をパラレル信号に変換するシリアルパラレル変換回路を挿入し、前記複数のモジュール間の接続をパラレル接続からシリアル接続に変更する配線削減ステップとを備えることを特徴とする配線削減方法。前記配線情報に基づき、前記複数のモジュール間に接続された配線の配線長と、配線による面積及び密度とを算出する算出ステップをさらに備え、前記閾値情報は、前記配線長と前記配線面積及び密度とに対する閾値を含み、前記比較ステップは、前記配線の本数、前記配線長、前記配線面積及び密度と前記閾値とを比較し、前記配線削減ステップは、前記比較ステップによる比較の結果、前記配線の本数、前記配線長、前記配線面積及び密度のうちいずれかが前記閾値を超えた場合に、前記送信側のモジュールに前記パラレルシリアル変換回路を挿入するとともに、前記受信側のモジュールに前記シリアルパラレル変換回路を挿入することを特徴とする請求項1に記載の配線削減方法。前記配線削減ステップは、予め設定された、信号の動作周波数を示す周波数情報に基づき、前記複数のモジュール間で伝送される信号の送信スピードを設定し、前記送信スピードに基づき、所定の動作周波数による信号の送信制御を行う送信制御回路を前記送信側のモジュールに挿入するとともに、前記信号の受信制御を行う受信制御回路を前記受信側のモジュールに挿入することを特徴とする請求項1又は2に記載の配線削減方法。前記送信制御回路は、前記信号の送信先を示す情報と、前記信号の開始及び終了を示す情報とを前記信号のヘッダに付加することを特徴とする請求項3に記載の配線削減方法。前記複数のモジュール間のシリアル接続を、該複数のモジュールが配置される基板に設けられたバスを用いて行うことを特徴とする請求項1乃至4のいずれかに記載の配線削減方法。前記バスは、前記基板の内層に設けられた1本又は複数本の第1のバス配線からなることを特徴とする請求項5に記載の配線削減方法。前記バスは、前記第1のバス配線と、前記第1のバス配線に対して所定の角度で形成された1本又は複数本の第2のバス配線とからなることを特徴とする請求項6に記載の配線削減方法。前記配線削減ステップは、前記バスの配置位置を示す下地情報に基づき、前記複数のモジュールの配置を決定することを特徴とする請求項5、6又は7に記載の配線削減方法。パラレル接続された複数のモジュール間に接続された配線を削減し、前記複数のモジュールが配置された回路を生成する回路生成装置であって、複数のモジュール間に接続された配線に関する配線情報に基づき、前記複数のモジュール間に接続された配線の本数を抽出する抽出部と、前記抽出された配線の本数と、予め設定された、配線の本数に対する閾値を少なくとも含む閾値情報とを比較する比較部と、前記比較部による比較の結果、前記配線の本数が前記閾値を超えた場合に、互いに接続された前記複数のモジュールのうち、送信側のモジュールに、パラレル信号をシリアル信号に変換するパラレルシリアル変換回路を挿入するとともに、受信側のモジュールに、シリアル信号をパラレル信号に変換するシリアルパラレル変換回路を挿入し、前記複数のモジュール間の接続をパラレル接続からシリアル接続に変更する配線削減処理部とを備えることを特徴とする回路生成装置。しかしながら、特許文献1及び2に記載の方法では、複数のモジュール間における異なるパラレル通信を考慮していないため、例えば、異なる動作周波数のパラレル通信が存在する場合には、動作周波数毎に対応するP/S変換回路及びS/P変換回路が必要となるという問題があった。また、特許文献3に記載の方法では、パラレル通信を多重化するLSILargeScaleIntegrationを用いて複数のパラレル通信に対応しているが、モジュール間の配線数や配線長、配線が占める面積や密度等を考慮して、回路の製造時に配線数を自動的に削減することができないという問題があった。さらに、従来のP/S変換及びS/P変換では、バスラインのみの構成にしか対応できないため、制御信号等のバス信号以外の信号をシリアル化することができない。そのため、バス信号以外の信号は、別の配線が必要となるという問題があった。そこで、本発明は、上記従来の技術における問題点に鑑みてなされたものであって、モジュール間の配線を自動的に削減することが可能な配線削減方法及び回路生成装置を提供することを目的とする。上記目的を達成するため、本発明は、パラレル接続された複数のモジュール間に接続された配線を削減する配線削減方法であって、複数のモジュール間に接続された配線に関する配線情報に基づき、前記複数のモジュール間に接続された配線の本数を抽出する抽出ステップと、前記抽出された配線の本数と、予め設定された、配線の本数に対する閾値を少なくとも含む閾値情報とを比較する比較ステップと、前記比較ステップによる比較の結果、前記配線の本数が前記閾値を超えた場合に、互いに接続された前記複数のモジュールのうち、送信側のモジュールに、パラレル信号をシリアル信号に変換するパラレルシリアル変換回路を挿入するとともに、受信側のモジュールに、シリアル信号をパラレル信号に変換するシリアルパラレル変換回路を挿入し、前記複数のモジュール間の接続をパラレル接続からシリアル接続に変更する配線削減ステップとを備えることを特徴とする。そして、本発明によれば、配線情報に基づき抽出された、複数のモジュール間に接続された配線の本数が閾値を超えた場合に、パラレルシリアル変換回路及びシリアルパラレル変換回路を挿入し、複数のモジュール間の接続をパラレル接続からシリアル接続に変更するため、モジュール間の配線を自動的に削減することが可能になる。上記配線削減方法において、前記配線情報に基づき、前記複数のモジュール間に接続された配線の配線長と、配線による面積及び密度とを算出する算出ステップをさらに備え、前記閾値情報は、前記配線長と前記配線面積及び密度とに対する閾値を含み、前記比較ステップは、前記配線の本数、前記配線長、前記配線面積及び密度と前記閾値とを比較し、前記配線削減ステップは、前記比較ステップによる比較の結果、前記配線の本数、前記配線長、前記配線面積及び密度のうちいずれかが前記閾値を超えた場合に、前記送信側のモジュールに前記パラレルシリアル変換回路を挿入するとともに、前記受信側のモジュールに前記シリアルパラレル変換回路を挿入することができる。本発明によれば、配線の本数に加えて、配線長、配線の面積及び密度と閾値とを比較するため、より効率的に配線を削減することが可能になる。上記配線削減方法において、前記配線削減ステップは、予め設定された、信号の動作周波数を示す周波数情報に基づき、前記複数のモジュール間で伝送される信号の送信スピードを設定し、前記送信スピードに基づき、所定の動作周波数による信号の送信制御を行う送信制御回路を前記送信側のモジュールに挿入するとともに、前記信号の受信制御を行う受信制御回路を前記受信側のモジュールに挿入することができる。上記配線削減方法において、前記送信制御回路は、前記信号の送信先を示す情報と、前記信号の開始及び終了を示す情報とを前記信号のヘッダに付加することができる。上記配線削減方法において、前記複数のモジュール間のシリアル接続を、該複数のモジュールが配置される基板に設けられたバスを用いて行うことができる。本発明によれば、基板に設けられたバスを用いてシリアル接続するため、基板の領域を効率的に使用することが可能になる。上記配線削減方法において、前記バスを、前記基板の内層に設けられた1本又は複数本の第1のバス配線で構成することができる。本発明によれば、基板の内層に設けられたバス配線を用いてシリアル接続するため、配置の自由度を高めることが可能になる。上記配線削減方法において、前記バスを、前記第1のバス配線と、前記第1のバス配線に対して所定の角度で形成された1本又は複数本の第2のバス配線とで構成することができる。本発明によれば、第1のバス配線と、この第1のバス配線に対して所定の角度で形成された第2のバス配線とを用いてシリアル接続するため、配置の自由度をさらに高めることができる。上記配線削減方法において、前記配線削減ステップは、前記バスの配置位置を示す下地情報に基づき、前記複数のモジュールの配置を決定することができる。本発明によれば、下地情報に基づいてモジュールを配置するため、モジュールを効率的に配置することが可能になる。また、本発明は、パラレル接続された複数のモジュール間に接続された配線を削減し、前記複数のモジュールが配置された回路を生成する回路生成装置であって、複数のモジュール間に接続された配線に関する配線情報に基づき、前記複数のモジュール間に接続された配線の本数を抽出する抽出部と、前記抽出された配線の本数と、予め設定された、配線の本数に対する閾値を少なくとも含む閾値情報とを比較する比較部と、前記比較部による比較の結果、前記配線の本数が前記閾値を超えた場合に、互いに接続された前記複数のモジュールのうち、送信側のモジュールに、パラレル信号をシリアル信号に変換するパラレルシリアル変換回路を挿入するとともに、受信側のモジュールに、シリアル信号をパラレル信号に変換するシリアルパラレル変換回路を挿入し、前記複数のモジュール間の接続をパラレル接続からシリアル接続に変更する配線削減処理部とを備えることを特徴とする。本発明によれば、前記発明と同様に、モジュール間の配線を自動的に削減することが可能になる。以上のように、本発明によれば、モジュール間の配線を自動的に削減することができる。次に、本発明を実施するための形態について、図面を参照しながら詳細に説明する。本発明では、基板や集積回路内に配置するモジュール等の素子に関する情報や、モジュール間に接続される配線に関する情報を予め設定しておき、これらの情報に基づいて配線の削減及びモジュールの配置を自動的に行う。図1は、本発明にかかる回路生成装置1の一実施の形態を示し、回路生成装置1は、仮配置/仮配線処理部2、算出部3、比較部4、配線削減処理部5、仮再配置/仮再配線処理部6及び配置/配線処理部7で構成される。仮配置/仮配線処理部2は、予め設定された素子/配線データ31及びモジュール配置情報32とに基づき、モジュールの配置及びモジュール間の配線を仮想的に行い、仮配置及び仮配線の結果を示す仮配置/仮配線情報33を出力する。素子/配線データ31は、基板や集積回路内に配置するモジュールや、モジュールに対する配線、各モジュール間の接続関係等に関するデータである。また、モジュール配置情報32は、基板や集積回路内におけるモジュールの配置位置を示す情報である。算出部3は、仮配置/仮配線情報33に基づき、各モジュール間に接続される配線の本数を抽出するとともに、各配線の配線長、各配線の面積及び密度等のパラメータを算出する。比較部4は、算出部3で算出された各パラメータの値と、これらのパラメータに対して予め設定された上限値を示す閾値情報34とを比較する。閾値情報34には、配線本数、配線長、配線面積及び配線密度の上限値が含まれる。配線削減処理部5は、比較部4における比較の結果、各パラメータの値のうちいずれかが閾値情報34を超えている場合に、予め設定された周波数設定情報35及び下地情報36に基づき、各モジュール間に接続される配線の削減処理を行う。周波数設定情報35は、伝送される信号の動作周波数クロック周波数に関する情報である。また、下地情報36は、例えば、配線を削減する際に用いられる、基板の内層等に設けられたバスの構成や配置位置等に関する情報である。配線削減処理部5による配線削減処理では、例えば、パラレル接続をシリアル接続に変更することにより、各モジュール間に接続される配線を削減するとともに、接続の変更に伴って必要となる接続変換回路や制御回路等の各種回路を適宜挿入する。そして、配線削減処理部5は、配線削減処理による配線削減後の素子/配線データ37及びモジュール配置情報38を出力する。仮再配置/仮再配線処理部6は、配線削減後の素子/配線データ37及びモジュール配置情報38に基づき、再度、モジュールの配置及びモジュール間の配線を仮想的に行い、配線削減後の仮配置及び仮配線の結果を示す仮再配置/仮再配線情報39を出力する。配置/配線処理部7は、比較部4の比較結果に応じて、仮配置/仮配線情報33又は仮再配置/仮再配線情報39に基づき、実際のモジュールの配置及び配線を行う。次に、回路生成装置1を用いて配線を削減することにより生成された回路について説明する。ここでは、一例として、図2に示す回路に配置された2つのモジュール間の配線を削減する場合について説明する。図2に示す例では、回路10に、2つのモジュール11A及び11Bが配置され、モジュール11A及び11Bが8本の配線12によりパラレル接続される。このとき、図1に示す回路生成装置1を用いて、回路10に配置されたモジュール間の配線を削減することにより、図3に示す回路10’を生成することができる。回路10’では、パラレルシリアルP/S変換回路13及び送信制御回路15がモジュール11Aの送信側に設けられ、シリアルパラレルS/P変換回路14及び受信制御回路16がモジュール11Bの受信側に設けられる。また、送信制御回路15及び受信制御回路16は、基板や集積回路内に設けられたバス17に対して上層バス18及び19を介して接続される。P/S変換回路13は、自動的に抽出した配線数に応じて、入力されたパラレル信号をシリアル信号に変換して出力する。S/P変換回路14は、送信側で自動的に抽出した配線数に応じて、入力されたシリアル信号をパラレル信号に変換して出力する。送信制御回路15は、入力されたシリアル信号の送信制御を行い、自動的に抽出した配線により伝送される信号の動作周波数クロック周波数に応じたスピードで、シリアル信号を送信する。尚、例えば、送信制御回路15に対して動作周波数が異なる複数の信号が入力された場合、送信制御回路15は、異なる複数の動作周波数を所定の動作周波数に変換し、動作周波数を揃えた状態で、入力された複数の信号を送信する。また、送信制御回路15は、信号の送信先とシリアル信号の開始及び終了を示すフラグとを、送信するシリアル信号のヘッダに付加する機能を備える。受信制御回路16は、上層バス19を介して受信されるシリアル信号の受信制御を行う。例えば、入力される信号の動作周波数が変換されている場合には、動作周波数を本来の動作周波数に復元する。また、受信制御回路16は、受信したシリアル信号のヘッダに付加された送信先と信号の開始及び終了を示すフラグとに基づき、受信した信号をモジュール内に取り込む機能を備える。バス17は、例えば、基板の内層に埋め込まれた状態で配置され、高速なクロック周波数で動作する信号を伝送することができる。バス17は、例えば図4に示すように、基板の内層等に1本又は複数本のバス配線21、21、が横方向等の一定方向に平行となるように配置され、互いに電気的に絶縁状態となるように配置される。バス17がこのようなバス配線21、21、によって構成される場合には、上層バス18及び19を、複数のバス配線21、21、のうち所定のバス配線21に接続する。これにより、上層バス18及び上層バス19に接続された送信制御回路15及び受信制御回路16がバス17によって接続される。また、上層バス18及び上層バス19を使用せずに、所定のバス配線21に対して送信制御回路15及び受信制御回路16を直接的に接続するようにしてもよい。これにより、送信制御回路15及び受信制御回路16を接続するための上層バス18及び上層バス19を削減することができる。このようにバス配線21、21、を配置してバス17を構成することにより、送信制御回路15及び受信制御回路16の配置の自由度を高めることができ、バス17に対して容易に接続することができる。尚、バス17は、図4に示す例に限られず、例えば、図5に示すように、バス配線21、21、に加えて、異なる層にバス配線22、22、をさらに配置してもよい。バス配線22、22、は、バス配線21、21、に対して90度回転させた縦方向等に、各々が平行となるように配置され、互いに電気的に絶縁状態とされるとともに、バス配線21、21、が配置される層と異なる層に配置することによってバス配線21、21、と電気的に絶縁状態とされる。このようにバス配線21、21、及び22、22、を配置してバス17を構成することにより、図4に示すバス17と比較して、送信制御回路15及び受信制御回路16の配置の自由度をさらに高めることができる。ここで、図5に示すように配置されたバス配線21、21、及び22、22、により構成されたバス17を用いた場合の、各モジュール間の接続について説明する。例えば、図6に示すように、基板上の地点Aに送信制御回路15を配置し、地点Cに受信制御回路16を配置した場合には、バス配線21、21、のうちのバス配線21Aと、バス配線22、22、のうちのバス配線22Aを使用することにより、送信制御回路15及び受信制御回路16を接続することができ、点線で示す経路で信号を伝送することができる。具体的には、地点Aは、バス配線21A上に位置するため、地点Aにおいて送信制御回路15及びバス配線21Aを接続する。また、地点Cは、バス配線22A上に位置するため、地点Cにおいて受信制御回路16及びバス配線22Aを接続する。このとき、バス配線21A及び22Aは、互いに電気的に絶縁状態となるように配置されている。そのため、このような場合には、バス配線21A及び22Aが交差する地点Bにおいて、上層及び内層を接続するためのビア等を用いてバス配線21A及び22Aを接続する。また、例えば、基板上の地点Dに送信制御回路15を配置し、地点Gに受信制御回路16を配置した場合には、バス配線21、21、のうちのバス配線21Bと、バス配線22、22、のうちのバス配線22Bを使用することにより、送信制御回路15及び受信制御回路16を接続することができ、一点鎖線で示す経路で信号を伝送することができる。具体的には、地点Dは、バス配線21Bから離れた地点に位置するため、送信制御回路15をバス配線21B上となる地点Eまで上層バス18を用いて接続し、地点Eにおいて、ビア等を用いて上層バス18及びバス配線21Bを接続する。また、地点Gは、バス配線22B上に位置するため、地点Gにおいて受信制御回路16及びバス配線22Bを接続する。このとき、バス配線21B及び22Bは、互いに電気的に絶縁状態となるように配置されている。そのため、このような場合には、バス配線21B及び22Bが交差する地点Fにおいて、ビア等を用いてバス配線21B及び22Bを接続する。ここで、地点Aから地点Cまでの伝送経路経路1と、地点Dから地点Gまでの伝送経路経路2とは、互いに異なるバス配線を用いている。そのため、例えば、経路1で伝送される信号と、経路2で伝送される信号との動作周波数が異なる場合であっても、互いに競合しないので、各々の動作周波数に対応するP/S変換回路及びS/P変換回路を設けることなく、バス17を用いて異なる動作周波数の信号を伝送することができる。また、例えば、経路1を用いて動作周波数が異なる複数の信号を伝送する場合には、上述したように、地点Aに配置された送信制御回路15において、複数の信号の動作周波数を所定の動作周波数に変換するとともに、地点Cに配置された受信制御回路16において、各信号の本来の動作周波数を復元することにより、動作周波数が異なる複数の信号を伝送することができる。尚、図6に示す地点D-G間の接続の際には、送信制御回路15及びバス配線21Bを接続するために上層バスを用いたが、例えば、下地情報36に、送信制御回路15の端子に最も近いバス配線21に、この端子を強制的に接続させるためのスナップ距離などの情報を追加して、送信制御回路15を近傍のバスに接続させることもできる。この場合は、送信制御回路15を地点Dの配置位置からバス配線22C又は22Dに接続することができるため、地点Dから地点Eまで接続するための上層バス18を削減することができる。次に、上記構成を有する回路生成装置1の動作について、図7~図9を参照して説明する。ここでは、図2に示す回路10の配線を削減し、図3に示す回路10’を生成する場合を例にとって説明する。図7は、配線を削減した回路を生成するための処理の流れを示すフローチャートである。まず、図1の仮配置/仮配線処理部2は、予め設定された、図2のモジュール11A及び11B、配線12に関する素子/配線データ31を読み込みステップS1、読み込んだ素子/配線データ31と、予め設定されたモジュール11A及び11Bの配置位置を示すモジュール配置情報32とに基づき、モジュール11A及び11Bの仮配置及び配線12の仮配線を行い、仮配置/仮配線情報33を生成するステップS2。算出部3は、ステップS2で生成された仮配置/仮配線情報33に基づき、モジュール11A及び11Bの間に接続される配線12に関する各種パラメータを算出する配線削減前処理を行うステップS3。また、算出部3は、各パラメータの値に対する閾値を示す閾値情報34を読み込む。尚、ステップS3における配線削減前処理の詳細については、後述する。次に、比較部4は、ステップS3で算出された各パラメータの値と、閾値情報34とを比較するステップS4。比較の結果、すべてのパラメータの値が閾値情報34が示す閾値内である場合には、処理がステップS9に移行する。一方、各パラメータの値のうちいずれかが閾値情報34が示す閾値を超えた場合には、処理がステップS5に移行する。配線削減処理部5は、配線12を削減するための配線削減処理を行うステップS5。配線削減処理では、周波数設定情報35及び下地情報36に基づき、送信側のモジュール11Aに対してP/S変換回路13及び送信制御回路15を挿入するとともに、受信側のモジュール11Bに対してS/P変換回路14及び受信制御回路16を挿入し、バス17に対して上層バス18及び上層バス19を接続する処理を行う。尚、ステップS5における配線削減処理の詳細については、後述する。仮再配置/仮再配線処理部6は、ステップS5の配線削減処理の結果に基づき、配線削減後の素子/配線データ37及びモジュール配置情報38を生成するステップS6、ステップS7。そして、仮再配置/仮再配線処理部6は、配線削減後の素子/配線データ37及びモジュール配置情報38に基づき、再度、図3のモジュール11A及びモジュール11Bの仮配置、並びに、バス17、上層バス18及び19の仮配線を行い、仮再配置/仮再配線情報39を生成するステップS8。次に、ステップS4において、すべてのパラメータの値が閾値情報34が示す閾値内である場合、配置/配線処理部7は、ステップS2で生成された仮配置/仮配線情報33に基づき、実際のモジュール11A及び11Bの配置、並びに配線12の配線を行う。この場合には、ステップS2の処理により仮配置/仮配線された状態、すなわちモジュール11A及び11Bがパラレル接続された状態で、モジュール11A及び11Bの配置、並びに配線12の配線がなされる。また、ステップS4において、各パラメータの値のうちいずれかが閾値情報34が示す閾値を超えた場合、配置/配線処理部7は、ステップS8で生成された仮再配置/仮再配線情報39に基づき、モジュール11A及び11Bの配置、並びに、バス17、上層バス18及び19の配線を行うステップS9。次に、図7のステップS3における配線削減前処理について、図8のフローチャートを参照して説明する。まず、算出部3は、図7のステップS2で生成された仮配置/仮配線情報33に基づき、モジュール11A及び11Bの間に接続される配線12の本数を抽出しステップS11、ステップS11で抽出された配線12における各配線の配線長を算出するステップS12。また、算出部3は、ステップS12で算出された配線12における各配線の配線長に基づき、配線12の面積及び配線12が占める面積を算出するステップS13。そして、予め設定された閾値情報34を読み込みステップS14、図7のステップS4における比較処理の準備を行う。次に、図7のステップS5における配線削減処理について、図9のフローチャートを参照して説明する。まず、配線削減処理部5は、図2のモジュール11A及び11Bの間に接続された配線から、P/S変換の対象となる配線12を抽出するとともに、周波数設定情報35に基づき、P/S変換の対象配線12を介して伝送される信号のクロック周波数を抽出し、P/S変換の対象配線12の本数と、送信される信号のクロック周波数とに基づき、信号の送信スピードを決定するステップS21。そして、配線削減処理部5は、モジュール11Aの送信側にP/S変換回路13を挿入し、対象配線の接続をパラレル接続からシリアル接続に変更するステップS22。次に、配線削減処理部5は、ステップS21で決定された信号の送信スピードに基づき、伝送される信号のクロックを制御するクロック制御回路を生成し、このクロック制御回路を含む送信制御回路15を挿入する。また、配線削減処理部5は、下地情報36に基づきバス17への接続方法を決定するステップS23。次に、配線削減処理部5は、モジュール11A及び11Bの間に接続された配線から、S/P変換の対象となる配線12を抽出するステップS24。そして、モジュール11Bの受信側に、S/P変換回路14を挿入し、対象配線の接続をシリアル接続からパラレル接続に変更するステップS25。S/P変換回路14は、ステップS23で生成されたクロック制御回路によって制御されたクロックに同期して動作する。また、配線削減処理部5は、受信制御回路16を挿入するとともに、下地情報36に基づきバス17への接続方法を決定するステップS26。そして、配線削減処理部5は、下地情報36に基づき、ステップS23で挿入された送信制御回路15と、ステップS26で挿入された受信制御回路16とをバス17に接続するステップS27。このとき、送信制御回路15及び受信制御回路16の真下にバス17を構成するバス配線が存在しない場合には、送信制御回路15及び受信制御回路16を近傍のバス配線に接続するために、送信制御回路15及び受信制御回路16に対して上層バス18及び19を接続する。これにより、送信制御回路15及び受信制御回路16とバス17とが接続される。このように、図7~図9に示す処理を行うことにより、図2のモジュール11A及び11Bの間に接続された配線を削減することができ、図3に示す回路10’を生成することができる。尚、この例では、2つのモジュール11A及び11Bの間に接続される配線を削減する場合について説明したが、これはこの例に限られず、例えば、3つ以上のモジュールの間に接続される配線を削減する場合についても適用可能である。例えば、3つのモジュール41A、41B及び41Cで構成される回路40の配線を削減する場合について考える。モジュール41A、41B及び41Cの間に接続される配線を削減する場合には、まず、図10に示すように、モジュール41Aに接続される配線に注目し、モジュール41A及び41Bの間に接続される配線42Aを抽出するとともに、モジュール41A及び41Cの間に接続される配線42Bを抽出する。次に、図11に示すように、モジュール41Bに接続される配線に注目し、モジュール41B及び41Cの間に接続される配線42Cを抽出する。次に、モジュール41Cに接続される配線に注目し、モジュール41C及び41Aの間に接続される図10の配線42Bを抽出するとともに、モジュール41C及び41Bの間に接続される図11の配線42Cを抽出する。このように、各モジュールに注目することによって抽出された各配線を削減する処理を順次行い、各モジュールに対して各種回路を自動的に挿入することにより、図12に示す回路40’を生成することができる。回路40’では、P/S変換回路51A及び送信制御回路53Aがモジュール41Aの送信側に設けられ、S/P変換回路52A及び受信制御回路54Aがモジュール41Bの受信側に設けられるとともに、P/S変換回路51B及び送信制御回路53Bがモジュール41Bの送信側に設けられる。また、S/P変換回路52B及び受信制御回路54Bがモジュール41Cの受信側に設けられる。送信制御回路53A及び受信制御回路54Aは、基板や集積回路内に設けられたバス55に対して上層バス56及び57を介して接続され、送信制御回路53B及び受信制御回路54Bは、バス55に対して上層バス58及び59を介して接続される。以上のように、本実施の形態によれば、基板や集積回路内に配置するモジュールに関する情報と、モジュール間に接続される配線に関する情報とに基づき、モジュールの配置及びモジュール間の配線を仮想的に行う。そして、仮配置/仮配線の結果に基づき、送信側のモジュールにP/S変換回路を設けるとともに、受信側のモジュールにS/P変換回路を設け、モジュール間の接続をパラレル接続をシリアル接続に変更するため、配線を自動的に削減することができる。以上、本発明の一実施の形態について説明したが、本発明は、上記構成に限定されるものではなく、特許請求の範囲に記載された発明の範囲内で種々の変更が可能である。例えば、図5では、バス17を構成するバス配線22、22、を、バス配線21、21、に対して90度回転させた方向に配置されるように説明したが、この例に限られず、2種類のバス配線によって形成される角度が90度以外になるように、バス配線21、21、及び22、22、を配置してもよい。バス配線21、21、及び22、22、の配置は、例えば、基板や集積回路に配置されるモジュールの数、端子数、形状等や、モジュール間の接続関係等に応じて適宜決定することができる。また、上述の例では、バス17を構成するバス配線として1種類又は2種類を用いた場合について説明したが、これに限られず、例えば、3種類以上のバス配線を用いてもよい。