"受光素子と、スイッチング素子であるトランジスタと、前記トランジスタを介して前記受光素子と電気的に接続する電荷保持ノードとを有するフォトセンサの駆動方法であり、導通状態から非導通状態とするために前記トランジスタへ供給する駆動パルスの入力波形の立ち下がり時間を遅延させ、前記電荷保持ノードが保持する電荷の減少を抑制するフォトセンサの駆動方法。請求項1において、前記トランジスタのチャネル形成領域は、酸化物半導体からなるフォトセンサの駆動方法。受光素子と、スイッチング素子であるトランジスタと、前記トランジスタを介して前記受光素子と電気的に接続する電荷保持ノードとを有するフォトセンサと、前記トランジスタを制御する信号線と電気的に接続する容量とを有する半導体装置の駆動方法であり、導通状態から非導通状態とするために前記トランジスタへ供給する駆動パルスの入力波形の立ち下がり時間を、前記容量を用いて遅延させ、前記電荷保持ノードが保持する電荷の減少を抑制する半導体装置の駆動方法。請求項3において、前記トランジスタのチャネル形成領域は、酸化物半導体からなる半導体装置の駆動方法。受光素子、トランジスタ、及び前記トランジスタを介して前記受光素子と電気的に接続する電荷保持ノードを有するフォトセンサと、前記トランジスタを制御する信号線と電気的に接続する容量とを有し、導通状態から非導通状態とするために前記トランジスタへ供給する駆動パルスの入力波形の立ち下がり時間を、前記容量を用いて遅延させ、前記電荷保持ノードが保持する電荷の減少を抑制する半導体装置。請求項5において、前記トランジスタのチャネル形成領域は、酸化物半導体からなる半導体装置。請求項5又は請求項6に記載の半導体装置を備える電子機器。小型化を図りながら、出力信号に比べノイズが少なく、コントラストの高い画像データを取得することができるフォトセンサの開発が望まれている。上述の課題に鑑み、本発明の一態様は、小型でコントラストの高い画像データを取得することができるフォトセンサの駆動方法を提供することを目的の一とする。また、本発明の一態様は、該フォトセンサを用いた小型でコントラストの高い画像データを取得することができる半導体装置を提供することを目的の一とする。フォトセンサは、少なくとも、受光素子と、スイッチング素子であるトランジスタと、該トランジスタを介して該受光素子と電気的に接続する電荷保持ノードとを有する。受光素子は、受けた光の量に応じた電流を生成する動作を行う。また、トランジスタは、電荷保持ノードの電荷の蓄積と電荷の保持との切り替えを制御する。また、電荷保持ノードは、受光素子の受ける光の量に応じて変化する電荷を保持する。フォトセンサの動作の一例について図1を用いて説明する。図1Aに、フォトセンサ100の回路構成の一例を示す。受光素子であるフォトダイオード101は、i層に入射した光の量に応じた電流を生成する動作を行う。電荷保持ノードFDは、フォトダイオード101が受ける光の量に応じて変化する電荷を保持する。増幅素子であるトランジスタ102は、電荷保持ノードFDの電位に応じて、電荷保持ノードFDの電圧を配線OUTと配線VR間の電流値に変換する動作を行う。スイッチング素子であるトランジスタ103は、フォトダイオード101による電荷保持ノードFDへの電荷蓄積を制御する。トランジスタ105は、フォトセンサ100の出力を制御する。なお、図1Aでは、フォトダイオード101がpin接合フォトダイオードである場合を示した。本発明の一態様で用いるフォトダイオードに限定は無く、pn接合フォトダイオード等を適用することもできる。図1Aにおいて、配線TXは、トランジスタ103を制御する信号線である。配線SEは、トランジスタ105を制御する信号線である。配線RDは、電荷保持ノードFDの電位の初期化を制御する信号線である。配線OUTは、フォトダイオード101の電荷蓄積に応じた信号を出力する出力配線である。配線VRは電源供給配線である。具体的に、フォトセンサ100では、トランジスタ103の第1端子はフォトダイオード101の陰極に接続され、トランジスタ103の第2端子がトランジスタ102のゲート電極に接続されている。トランジスタ102の第1端子は、ハイレベルの電源電位VDDが与えられている配線VRに接続されている。トランジスタ102の第2端子は、トランジスタ105の第1端子に接続されている。トランジスタ105の第2端子は、配線OUTに接続されている。トランジスタ105のゲート電極は、配線SEに接続されており、配線SEにはトランジスタ105のスイッチングを制御する信号の電位が与えられる。なお、トランジスタが有するソース電極とドレイン電極は、トランジスタの極性及び各電極に与えられる電位の高低によって、その呼び方が入れ替わる。一般的に、nチャネル型トランジスタでは、低い電位が与えられる電極がソース電極と呼ばれ、高い電位が与えられる電極がドレイン電極と呼ばれる。また、pチャネル型トランジスタでは、低い電位が与えられる電極がドレイン電極と呼ばれ、高い電位が与えられる電極がソース電極と呼ばれる。本明細書中では、ソース電極とドレイン電極のいずれか一方を第1端子、他方を第2端子とし、フォトセンサが有するフォトダイオード、トランジスタの接続関係を説明する。図1Aでは、トランジスタ103の第2端子とトランジスタ102のゲート電極が接続されているノードを、電荷保持ノードFDとして示している。電荷保持ノードFDに蓄積される電荷の量によって、出力信号の電位が定まる。電荷保持ノードFDにおいて電荷をより確実に保持するために、電荷保持ノードFDに保持容量を接続するようにしても良い。なお、本発明の一態様を適用することのできるフォトセンサの構成はこれに限らない。図1Bに、図1Aに示したフォトセンサ100の各配線に各種電位を与えるタイミングチャートの一例を示す。なお、図1Bに示すタイミングチャートでは、フォトセンサ100の動作を分かりやすく説明するため、配線TX、配線SE、配線RDには、ハイレベルかローレベルの電位が与えられるものとする。具体的に、配線TXには、ハイレベルの電位HTXと、ローレベルの電位LTXが与えられるものとし、配線SEには、ハイレベルの電位HSEと、ローレベルの電位LSEが与えられるものとし、配線RDには、ハイレベルの電位HRDと、ローレベルの電位LRDが与えられるものとする。まず、時刻T1において、配線TXの電位を、電位LTXから電位HTXに変化させる。配線TXの電位が電位HTXになると、トランジスタ103はオンになる。なお、時刻T1において、配線SEには電位LSEが与えられ、配線RDには電位LRDが与えられている。次いで、時刻T2において、配線RDの電位を、電位LRDから電位HRDに変化させる。また、時刻T2において、配線TXの電位は電位HTX、配線SEの電位は電位LSEである。よって、電荷保持ノードFDには配線RDの電位HRDが与えられるため、電荷保持ノードFDに保持されている電荷の量はリセットされ、初期状態となる電荷量が保持される。次いで、時刻T3において、配線RDの電位を、電位HRDから電位LRDに変化させる。時刻T3の直前まで、電荷保持ノードFDの電位は電位HRDに保たれているため、配線RDの電位が電位LRDになると、フォトダイオード101に逆方向バイアスの電圧が印加される。そして、フォトダイオード101に逆方向バイアスの電圧が印加された状態で、フォトダイオード101に光が入射すると、フォトダイオード101の陰極から陽極に向かって電流が流れる。上記電流の値は光の強度に従って変化する。すなわち、フォトダイオード101に入射する光の強度が高いほど上記電流値は高くなり、電荷保持ノードFDからの電荷の流出も大きくなる。逆に、フォトダイオード101に入射する光の強度が低いほど上記電流値は低くなり、電荷保持ノードFDからの電荷の流出も小さくなる。よって、電荷保持ノードFDの電位は、光の強度が高いほど変化が大きく、光の強度が低いほど変化が小さい。次いで、時刻T4において、配線TXの電位を電位HTXから電位LTXに変化させると、トランジスタ103はオフになる。よって、電荷保持ノードFDからフォトダイオード101への電荷の移動が止まるため、電荷保持ノードFDの電位が定まる。次いで、時刻T5において、配線SEの電位を電位LSEから電位HSEに変化させ、トランジスタ105をオン状態にする。すると、電荷保持ノードFDの電位に応じて配線VRから配線OUTに信号が出力される。次いで、時刻T6において、配線SEの電位を電位HSEから電位LSEに変化させると、配線VRから配線OUTへの電荷の移動が停止し、配線OUTの電位が決定する。この配線OUTの電位が、フォトセンサ100の出力信号の電位に相当する。上記一連の動作は、リセット動作、蓄積動作、読み出し動作に分類することができる。すなわち、時刻T2から時刻T3までの動作がリセット動作、時刻T3から時刻T4までの動作が蓄積動作、時刻T5から時刻T6までの動作が読み出し動作に相当する。リセット動作、蓄積動作、読み出し動作を行うことで、画像データの取得を行うことができる。しかし、上記一連の動作を行い取得した画像データは、コントラストが低いという問題がある。そこで、本発明者らは、トランジスタ103のゲート-ドレイン間、及びゲート-ソース間に生じる寄生容量に着目した。寄生容量を備えたトランジスタ103のゲート電位が高電位から低電位に急激に変化すると、蓄積動作の終了時刻T4において、電荷保持ノードFDの電位が低下するクロックフィードスルー現象。よって、図1Bにおいて、電荷保持ノードFDの電位が点線で示す電位から実線で示す電位まで低下し、配線OUTの電位が点線で示す電位から実線で示す電位まで低下する。クロックフィードスルー現象により、電荷保持ノードFDの電位が低下することで、フォトダイオード101に入射する光の強度が高くない場合でも、電荷保持ノードFDの電位が低下する。その結果、配線OUTの電位フォトセンサ100の出力信号の電位の変化に相当する光の強度の幅が狭くなり、得られる画像データのコントラストは低くなってしまう。上記問題は、前述の一連の動作のうち、時刻T4において、配線TXの電位が電位HTXから電位LTXに急激に変化する点が原因である。したがって、配線TXのパルス信号の立ち下がりを緩やかにすれば良い。その結果、トランジスタ103の寄生容量に起因する電荷保持ノードFDの電位変化クロックフィードスルーを抑制することができる。これによって、コントラストの高い画像データを取得することができる。しかし、配線TXのパルス信号の立ち下がりが緩やかすぎると、クロックフィードスルー現象が発生してしまう。よって、本発明の一態様は、受光素子と、スイッチング素子であるトランジスタと、トランジスタを介して受光素子と電気的に接続する電荷保持ノードとを有するフォトセンサの駆動方法であり、導通状態から非導通状態とするためにトランジスタへ供給する駆動パルスの入力波形の立ち下がり時間を遅延させ、電荷保持ノードが保持する電荷の減少を抑制するフォトセンサの駆動方法である。また、上記本発明の一態様のフォトセンサの駆動方法において、スイッチング素子であるトランジスタのチャネル形成領域は、酸化物半導体からなることが好ましい。酸化物半導体をチャネル形成領域に用いたトランジスタは、オフ電流が低く、高耐圧である。よって、該トランジスタをスイッチング素子として用いることで、電荷保持期間内に蓄積された電荷のリークを防ぐことができる。また、本発明の一態様は、受光素子と、スイッチング素子であるトランジスタと、トランジスタを介して受光素子と電気的に接続する電荷保持ノードとを有するフォトセンサと、トランジスタを制御する信号線と電気的に接続する容量とを有する半導体装置の駆動方法であり、導通状態から非導通状態とするためにトランジスタへ供給する駆動パルスの入力波形の立ち下がり時間を、容量を用いて遅延させ、電荷保持ノードが保持する電荷の減少を抑制する半導体装置の駆動方法である。また、上記本発明の一態様の半導体装置の駆動方法において、スイッチング素子であるトランジスタのチャネル形成領域は、酸化物半導体からなることが好ましい。また、本発明の一態様は、受光素子、トランジスタ、及びトランジスタを介して受光素子と電気的に接続する電荷保持ノードを有するフォトセンサと、トランジスタを制御する信号線と電気的に接続する容量とを有し、導通状態から非導通状態とするためにトランジスタへ供給する駆動パルスの入力波形の立ち下がり時間を、容量を用いて遅延させ、電荷保持ノードが保持する電荷の減少を抑制する半導体装置である。また、上記本発明の一態様の半導体装置において、該トランジスタのチャネル形成領域は、酸化物半導体からなることが好ましい。上記半導体装置において、トランジスタはスイッチング素子として機能する。酸化物半導体をチャネル形成領域に用いたトランジスタは、オフ電流が低く、高耐圧である。よって、該トランジスタをスイッチング素子として用いることで、電荷保持期間内に蓄積された電荷のリークを防ぐことができる。また、本発明の一態様は、上記半導体装置を備える電子機器である。なお、本明細書において接続とは電気的な接続を意味しており、電流、電圧又は電位が、供給可能、或いは伝送可能な状態に相当する。従って、接続している状態とは、直接接続している状態を必ずしも指すわけではなく、電流、電圧又は電位が、供給可能、或いは伝送可能であるように、配線、抵抗、ダイオード、トランジスタなどの回路素子を介して間接的に接続している状態も、その範疇に含む。また、回路図上は独立している構成要素どうしが接続されている場合であっても、実際には、例えば配線の一部が電極として機能する場合など、一の導電膜が、複数の構成要素の機能を併せ持っている場合もある。本明細書において接続とは、このような、一の導電膜が、複数の構成要素の機能を併せ持っている場合も、その範疇に含める。本発明の一態様により、小型でコントラストの高い画像データを取得することができるフォトセンサの駆動方法を提供することができる。また、本発明の一態様により、該フォトセンサを用いた小型でコントラストの高い画像データを取得することができる半導体装置を提供することができる。以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本発明は、以下に示す実施の形態の記載内容に限定して解釈されるものではない。実施の形態1本実施の形態では、本発明の一態様のフォトセンサの駆動方法について説明する。本実施の形態で用いるフォトセンサの回路構成を図1A及び図3に示す。また、図1A及び図3に示すフォトセンサに与えられる各種電位のタイミングチャートの一例を図2及び図4に示す。本発明の一態様のフォトセンサの駆動方法を適用することができるフォトセンサは、少なくとも、受光素子と、スイッチング素子であるトランジスタと、該トランジスタを介して該受光素子と電気的に接続する電荷保持ノードとを有する。受光素子は、受けた光の量に応じた電流を生成する動作を行う。また、トランジスタは、電荷保持ノードの電荷の蓄積と電荷の保持との切り替えを制御する。また、電荷保持ノードは、受光素子の受ける光の量に応じて変化する電荷を保持する。本発明の一態様のフォトセンサの駆動方法を適用することができるフォトセンサの構成例としては、例えば、図1Aに示すフォトセンサ100が挙げられる。フォトセンサ100の構成及び駆動方法は前述の通りであり、図2に示すタイミングチャートを適用することができる。なお、図2に示すタイミングチャートでは、フォトセンサ100の動作を分かりやすく説明するため、配線TX、配線SE、配線RDには、ハイレベルかローレベルの電位が与えられるものとする。具体的に、配線TXには、ハイレベルの電位HTXと、ローレベルの電位LTXが与えられるものとし、配線SEには、ハイレベルの電位HSEと、ローレベルの電位LSEが与えられるものとし、配線RDには、ハイレベルの電位HRDと、ローレベルの電位LRDが与えられるものとする。フォトセンサ100において、寄生容量を備えたトランジスタ103のゲート電位が高電位から低電位に急激に変化すると、所謂クロックフィードスルー現象が発生してしまう。具体的には、蓄積動作の終了時刻T4において、電荷保持ノードFDの電位が低下する。このような場合のタイミングチャートを図1Bに示す。図1Bにおいて、電荷保持ノードFDの電位が点線で示す電位から実線で示す電位まで低下し、配線OUTの電位が点線で示す電位から実線で示す電位まで低下する。このように、クロックフィードスルー現象が発生すると、得られる画像データのコントラストは低くなってしまう。このクロックフィードスルー現象を抑制する手段の一つとして、トランジスタ102のサイズを大きくして容量を増やすことが挙げられるが、この手段を用いるとフォトセンサ全体のサイズも大きくなり、フォトセンサの小型化の実現が困難となるため、好ましくない。そこで、本発明の一態様のフォトセンサの駆動方法では、図2に示すように、タイミングチャートの時刻T4における、配線TXのパルス信号の立ち下がりを緩やかにする。該パルス信号は、配線TXの入力波形の立ち下がり時間を遅延させることで従来よりも立ち下がりを緩やかにすることができる。これによって、トランジスタ103の寄生容量に起因する電荷保持ノードFDの電位変化クロックフィードスルーを抑制することができる。したがって、コントラストの高い画像データを取得することができる。加えて、フォトセンサの小型化を実現することができる。ただし、配線TXのパルス信号の立ち下がりが緩やかすぎると、クロックフィードスルー現象が発生してしまう。立ち下がり時間の上限は回路の構成等によって変化するため、立ち下がり時間はそれらを考慮して、適宜定めれば良い。例えば、後に実施例1で示すトランジスタ103へ供給する駆動パルスの入力波形の立ち下がり時間は0秒より長く200ナノ秒より短くすれば良い。また、本実施の形態のフォトセンサを含む半導体装置に配線TXと電気的に接続する容量を設けることで、トランジスタ103へ供給する駆動パルスの入力波形の立ち下がり時間を遅延させ、電荷保持ノードFDが保持する電荷の減少を抑制することができる。容量は、例えば、数μFマイクロファラドとすれば良い。容量の上限は回路の構成等によって変化するため、容量はそれらを考慮して、適宜定めれば良い。なお、図1Aでは、スイッチング素子として機能するトランジスタ103を一つだけ有するフォトセンサの構成を示しているが、本発明はこの構成に限定されない。本発明の一態様では、一のトランジスタが一のスイッチング素子として機能する構成を示しているが、複数のトランジスタが一のスイッチング素子として機能していても良い。複数のトランジスタが一のスイッチング素子として機能する場合、上記複数のトランジスタは並列に接続されていても良いし、直列に接続されていても良いし、直列と並列が組み合わされて接続されていても良い。本明細書において、トランジスタが直列に接続されている状態とは、例えば、第1のトランジスタの第1端子と第2端子のいずれか一方のみが、第2のトランジスタの第1端子と第2端子のいずれか一方のみに接続されている状態を意味する。また、トランジスタが並列に接続されている状態とは、第1のトランジスタの第1端子が第2のトランジスタの第1端子に接続され、第1のトランジスタの第2端子が第2のトランジスタの第2端子に接続されている状態を意味する。また、図1Aでは、トランジスタ103がゲート電極を活性層の片側にのみ有している場合を示している。トランジスタ103が、活性層を間に挟んで存在する一対のゲート電極を有している場合、一方のゲート電極にはスイッチングを制御するための信号が与えられ、他方のゲート電極は、電気的に絶縁しているフローティングの状態であっても良いし、電位が他から与えられている状態であっても良い。後者の場合、一対の電極に、同じ高さの電位が与えられていても良いし、他方のゲート電極にのみグラウンドなどの固定電位が与えられていても良い。他方のゲート電極に与える電位の高さを制御することで、トランジスタ103の閾値電圧を制御することができる。また、本実施の形態のフォトセンサが有するトランジスタにおいて、活性層に用いる半導体材料に限定は無く、例えば、非晶質、微結晶、多結晶、又は単結晶の、シリコン半導体、ゲルマニウム半導体、化合物半導体もしくは酸化物半導体などを用いることができる。特に、スイッチング素子として機能するトランジスタ103のチャネル形成領域に、シリコン半導体よりもバンドギャップが広く、真性キャリア密度がシリコンよりも低い半導体を含むことが好ましい。例えば、炭化珪素SiC、窒化ガリウムGaNなどの化合物半導体、酸化亜鉛ZnOなどの金属酸化物でなる酸化物半導体などを適用することができる。この中でも酸化物半導体は、スパッタリング法や湿式法印刷法などにより作製可能であり、量産性に優れるといった利点がある。また、炭化シリコンのプロセス温度は約1500°C、窒化ガリウムのプロセス温度は約1100°Cであるが、酸化物半導体の成膜温度は、300~500°Cガラス転移温度以下、最大でも700°C程度と低く、安価で入手しやすいガラス基板上への成膜が可能である。また、基板の大型化にも対応が可能である。よって、上述したワイドギャップ半導体の中でも、特に酸化物半導体は量産性が高いというメリットを有する。また、トランジスタの性能例えば電界効果移動度を向上させるために結晶性の酸化物半導体を得ようとする場合でも、250°Cから800°Cの熱処理によって容易に結晶性の酸化物半導体を得ることができる。上述したような特性を有する半導体材料をチャネル形成領域に含むことで、オフ電流が極めて低く、なおかつ高耐圧であるトランジスタ103を実現することができる。そして、トランジスタ103をスイッチング素子として用いることで、電荷保持期間内に蓄積された電荷のリークを防ぐことができる。なお、特に断りがない限り、本明細書でオフ電流とは、nチャネル型トランジスタにおいては、ドレイン電極をソース電極とゲート電極よりも高い電位とした状態において、ゲート電極とソース電極間の電圧が0以下であるときに、ソース電極とドレイン電極の間に流れる電流のことを意味する。或いは、本明細書でオフ電流とは、pチャネル型トランジスタにおいては、ドレイン電極をソース電極とゲート電極よりも低い電位とした状態において、ゲート電極とソース電極間の電圧が0以上であるときに、ソース電極とドレイン電極の間に流れる電流のことを意味する。なお、本発明の一態様では、フォトセンサをローリングシャッタ方式で駆動させることができる。また、グローバルシャッタ方式で駆動させることもできる。また、本発明の一態様のフォトセンサの駆動方法を適用した固体撮像装置の場合、外光を利用して撮像を行うこともできるが、例えば密着型のエリアセンサのように、外光ではなくバックライトの光を利用して撮像を行うこともできる。そして、本発明の一態様では、バックライトを用いる場合、フィールドシーケンシャル駆動FS駆動でバックライトを動作させてカラーの画像データを取得するようにしても良い。FS駆動では、複数の色にそれぞれ対応する画像データを取得し、それら複数の画像データを用いた加法混色により、カラーの画像データを取得することができる。本発明の一態様のフォトセンサの駆動方法を適用することができる別のフォトセンサの構成例としては、図3Aに示すフォトセンサ110が挙げられる。フォトセンサ110は、フォトセンサ100と同様に、受光素子であるフォトダイオード101、増幅素子であるトランジスタ102、スイッチング素子であるトランジスタ103、フォトセンサの出力を制御するトランジスタ105を有する。さらに、フォトセンサ110は、電荷保持ノードFDに蓄積された電荷の量をリセットする機能を有するトランジスタ107を備える。具体的に、フォトセンサ110は、トランジスタ103の第1端子がフォトダイオード101の陰極に接続され、トランジスタ103の第2端子がトランジスタ102のゲート電極及びトランジスタ107の第1端子に接続されている。トランジスタ102の第1端子及びトランジスタ107の第2端子は、ハイレベルの電源電位VDDが与えられている配線VRに接続されている。トランジスタ107のゲート電極は、配線RSに接続されており、配線RSにはトランジスタ107のスイッチングを制御する信号の電位が与えられる。トランジスタ102の第2端子は、トランジスタ105の第1端子に接続されている。トランジスタ105の第2端子は、配線OUTに接続されている。トランジスタ105のゲート電極は、配線SEに接続されており、配線SEにはトランジスタ105のスイッチングを制御する信号の電位が与えられる。図3Aでは、トランジスタ103の第2端子と、トランジスタ107の第1端子と、トランジスタ102のゲート電極とが接続されているノードを、電荷保持ノードFDとして示している。電荷保持ノードFDに蓄積される電荷の量によって、出力信号の電位が定まる。電荷保持ノードFDにおいて電荷をより確実に保持するために、電荷保持ノードFDに容量素子を接続するようにしても良い。次いで、図3Aに示したフォトセンサ110の動作の一例について説明する。図4に、図3Aに示したフォトセンサ110に与えられる各種電位のタイミングチャートを、一例として示す。なお、図4に示すタイミングチャートでは、フォトセンサ110の動作を分かりやすく説明するため、配線TX、配線SE、配線RSには、ハイレベルかローレベルの電位が与えられるものと仮定する。具体的に、配線TXには、ハイレベルの電位HTXと、ローレベルの電位LTXが与えられるものとし、配線SEには、ハイレベルの電位HSEと、ローレベルの電位LSEが与えられるものとし、配線RSには、ハイレベルの電位HRSと、ローレベルの電位LRSが与えられるものとする。また、配線RDには、ローレベルの電源電位VSSが与えられている。まず、時刻T1において、配線TXの電位を、電位LTXから電位HTXに変化させる。配線TXの電位が電位HTXになると、トランジスタ103はオンになる。なお、時刻T1において、配線SEには電位LSEが与えられ、配線RSには電位LRSが与えられている。次いで、時刻T2において、配線RSの電位を、電位LRSから電位HRSに変化させる。配線RSの電位が電位HRSになると、トランジスタ107はオンになる。また、時刻T2において、配線TXの電位は電位HTXのままであり、配線SEの電位は電位LSEのままである。よって、電荷保持ノードFDには電源電位VDDが与えられるため、電荷保持ノードFDに保持されている電荷の量はリセットされる。また、フォトダイオード101には、逆方向バイアスの電圧が印加される。次いで、時刻T3において、配線RSの電位を、電位HRSから電位LRSに変化させる。時刻T3の直前まで、電荷保持ノードFDの電位は電源電位VDDに保たれているため、配線RSの電位が電位LRSになった後も、フォトダイオード101に逆方向バイアスの電圧が印加された状態が続く。そして、この状態で、フォトダイオード101に光が入射すると、フォトダイオード101の陰極から陽極に向かって電流が流れる。上記電流の値は光の強度に従って変化する。すなわち、フォトダイオード101に入射する光の強度が高いほど上記電流値は高くなり、電荷保持ノードFDからの電荷の流出も大きくなる。逆に、フォトダイオード101に入射する光の強度が低いほど上記電流値は低くなり、電荷保持ノードFDからの電荷の流出も小さくなる。よって、電荷保持ノードFDの電位は、光の強度が高いほど変化が大きく、光の強度が低いほど変化が小さい。次いで、時刻T4において、配線TXの電位を電位HTXから電位LTXに変化させると、トランジスタ103はオフになる。よって、電荷保持ノードFDからフォトダイオード101への電荷の移動が止まるため、電荷保持ノードFDの電位が定まる。ここで、本発明の一態様のフォトセンサの駆動方法では、配線TXの電位を電位HTXから電位LTXに変化させる際のパルス信号の立ち下がりを緩やかにする。該パルス信号は、配線TXの入力波形の立ち下がり時間を遅延させることで従来よりも立ち下がりを緩やかにすることができる。これによって、トランジスタ103の寄生容量に起因する電荷保持ノードFDの電位変化クロックフィードスルーを抑制することができる。したがって、コントラストの高い画像データを取得することができる。次いで、時刻T5において、配線SEの電位を電位LSEから電位HSEに変化させると、トランジスタ105はオンになる。すると、電荷保持ノードFDの電位に応じて配線VRから配線OUTへと電荷が移動する。次いで、時刻T6において、配線SEの電位を電位HSEから電位LSEに変化させると、配線VRから配線OUTへの電荷の移動が停止し、配線OUTの電位が決定する。この配線OUTの電位が、フォトセンサ110の出力信号の電位に相当する。そして、出力信号の電位には、撮像された被写体の画像データが含まれている。上記一連の動作は、リセット動作、蓄積動作、読み出し動作に分類することができる。すなわち、時刻T1から時刻T3までの動作がリセット動作、時刻T3から時刻T4までの動作が蓄積動作、時刻T5から時刻T6までの動作が読み出し動作に相当する。リセット動作、蓄積動作、読み出し動作を行うことで、画像データの取得を行うことができる。次いで、図1A、図3Aとは異なるフォトセンサ111の構成について図3Bを用いて説明する。図3Bに示すフォトセンサ111は、フォトセンサ110と同様に、受光素子であるフォトダイオード101、増幅素子であるトランジスタ102、スイッチング素子であるトランジスタ103、フォトセンサの出力を制御するトランジスタ105、電荷保持ノードFDに蓄積された電荷の量をリセットする機能を有するトランジスタ107を備える。具体的に、フォトセンサ111は、トランジスタ103の第1端子がフォトダイオード101の陰極に接続され、トランジスタ103の第2端子がトランジスタ102のゲート電極及びトランジスタ107の第1端子に接続されている。トランジスタ102は、その第1端子がトランジスタ105の第2端子に接続され、その第2端子が配線OUTに接続されている。トランジスタ105の第1端子及びトランジスタ107の第2端子は、ハイレベルの電源電位VDDが与えられている配線VRに接続されている。トランジスタ107のゲート電極は、配線RSに接続されており、配線RSにはトランジスタ107のスイッチングを制御する信号の電位が与えられる。トランジスタ105のゲート電極は、配線SEに接続されており、配線SEにはトランジスタ105のスイッチングを制御する信号の電位が与えられる。図3Bでは、トランジスタ103の第2端子と、トランジスタ107の第1端子と、トランジスタ102のゲート電極とが接続されているノードを、電荷保持ノードFDとして示している。電荷保持ノードFDに蓄積される電荷の量によって、出力信号の電位が定まる。電荷保持ノードFDにおいて電荷をより確実に保持するために、電荷保持ノードFDに容量素子を接続するようにしても良い。フォトセンサ111の動作については、図4に示したタイミングチャートを参照することができる。本発明の一態様のフォトセンサの駆動方法では、図2や図4に示すタイミングチャートの時刻T4における、配線TXのパルス信号の立ち下がりを緩やかにする。これによって、トランジスタ103の寄生容量に起因する電荷保持ノードFDの電位変化クロックフィードスルーを抑制することができる。したがって、コントラストの高い画像データを取得することができる。以上のように、本発明の一態様は、受光素子と、スイッチング素子であるトランジスタと、トランジスタを介して受光素子と電気的に接続する電荷保持ノードとを有するフォトセンサの駆動方法であり、導通状態から非導通状態とするためにトランジスタへ供給する駆動パルスの入力波形の立ち下がり時間を遅延させることで、電荷保持ノードが保持する電荷の減少を抑制する。よって、小型でコントラストの高い画像データを取得することができるフォトセンサを実現することができる。本実施の形態は、他の実施の形態と組み合わせて実施することが可能である。実施の形態2本実施の形態では、本発明の一態様を適用することができるフォトセンサの作製方法の一例について図5を用いて説明する。本発明の一態様で用いるトランジスタの半導体材料としては、酸化物半導体を用いても良いし、ゲルマニウム、シリコン、シリコンゲルマニウム、又は単結晶炭化シリコンなどを用いても良い。例えば、シリコンを用いたトランジスタは、シリコンウェハなどの単結晶半導体基板、SOI法により作製されたシリコン薄膜、又は気相成長法により作製されたシリコン薄膜などを用いて形成することができる。本実施の形態では、半導体材料にシリコンを用いたトランジスタ、及び半導体材料に酸化物半導体を用いたトランジスタを用いる。本実施の形態で用いる酸化物半導体は、n型の導電性を付与する不純物として働く水素が除去され、酸化物半導体の主成分以外の不純物が極力含まれないように高純度化することによりI型真性の酸化物半導体、又はI型真性に限りなく近い酸化物半導体としたものである。なお、高純度化された酸化物半導体中ではキャリアが極めて少なく、キャリア濃度は1×1014/cm3未満、好ましくは1×1012/cm3未満、さらに好ましくは1×1011/cm3未満となる。また、このようにキャリアが少ないことで、オフ状態における電流オフ電流は十分に小さくなる。具体的には、上述の酸化物半導体層を具備するトランジスタでは、オフ状態でのソースとドレイン間のチャネル幅1μmあたりのリーク電流密度オフ電流密度は、ソースとドレイン間の電圧が3.5V、使用時の温度条件下例えば、25°Cにおいて、100zA/μm1×10-19A/μm以下、もしくは10zA/μm1×10-20A/μm以下、さらには1zA/μm1×10-21A/μm以下とすることができる。また、高純度化された酸化物半導体層を具備するトランジスタは、オン電流の温度依存性がほとんど見られず、高温状態においてもオフ電流は非常に小さいままである。以下、図5A乃至図5Cを用い、半導体材料にシリコンを用いたトランジスタ705、及び半導体材料に酸化物半導体を用いたトランジスタ724を有する本発明の一態様を適用することができるフォトセンサを作製する工程を説明する。まず、図5Aに示すように、基板700の絶縁表面上に、公知のCMOSの作製方法を用いて、フォトダイオード704、nチャネル型トランジスタ705を形成する。本実施の形態では、単結晶の半導体基板から分離された単結晶半導体膜を用いて、フォトダイオード704、nチャネル型トランジスタ705を形成する場合を例に挙げている。具体的な単結晶半導体膜の作製方法の一例について、簡単に説明する。まず、単結晶の半導体基板に、電界で加速されたイオンでなるイオンビームを注入し、半導体基板の表面から一定の深さの領域に、結晶構造が乱されることで局所的に脆弱化された脆化層を形成する。脆化層が形成される領域の深さは、イオンビームの加速エネルギーとイオンビームの入射角によって調節することができる。そして、半導体基板と、絶縁膜701が形成された基板700とを、間に当該絶縁膜701が挟まるように貼り合わせる。貼り合わせは、半導体基板と基板700とを重ね合わせた後、半導体基板と基板700の一部に、1N/cm2以上500N/cm2以下、好ましくは11N/cm2以上20N/cm2以下程度の圧力を加える。圧力を加えると、その部分から半導体基板と絶縁膜701とが接合を開始し、最終的には密着した面全体に接合がおよぶ。次いで、加熱処理を行うことで、脆化層に存在する微小ボイドどうしが結合して、微小ボイドの体積が増大する。その結果、脆化層において半導体基板の一部である単結晶半導体膜が、半導体基板から分離する。上記加熱処理の温度は、基板700の歪み点を越えない温度とする。そして、上記単結晶半導体膜をエッチング等により所望の形状に加工することで、島状の半導体膜702、島状の半導体膜703を形成することができる。フォトダイオード704は、絶縁膜701上の島状の半導体膜702を用いて形成されており、nチャネル型トランジスタ705は、絶縁膜701上の島状の半導体膜703を用いて形成されている。また、フォトダイオード704は、島状の半導体膜702内にp型の導電性を有する領域727と、i型の導電性を有する領域728と、n型の導電性を有する領域729とが形成された横型接合タイプである。また、nチャネル型トランジスタ705は、ゲート電極707を有している。そして、nチャネル型トランジスタ705は、島状の半導体膜703とゲート電極707の間に、絶縁膜708を有する。なお、i型の導電性を有する領域728は、半導体膜のうち、含まれるp型若しくはn型を付与する不純物が1×1020cm-3以下の濃度であり、暗伝導度に対して光伝導度が100倍以上である領域を指す。i型の導電性を有する領域728には、周期表第13族若しくは第15族の不純物元素を有するものも、その範疇に含む。すなわち、i型の半導体は、価電子制御を目的とした不純物元素を意図的に添加しないときに弱いn型の電気伝導性を示すので、i型の導電性を有する領域728は、p型を付与する不純物元素を、成膜時或いは成膜後に、意図的若しくは非意図的に添加されたものをその範疇に含む。基板700は絶縁表面と水素原子を含む不純物例えば、水蒸気、水素ガス及び水素イオンに対するバリア性を有するものが好ましく、大きな制限はないが、後の工程で加熱処理を行う場合は、少なくともその温度に耐えうる耐熱性を有している必要がある。例えばバリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板、石英基板、サファイア基板、セラミック基板等を用いることができる。また、ステンレスを含む金属基板又は半導体基板の表面に絶縁膜を形成したものを用いても良い。プラスチックなどの可撓性を有する合成樹脂からなる基板は、一般的に上記基板と比較して耐熱温度が低い傾向にあるが、作製工程における処理温度に耐えうるのであれば用いることが可能である。なお、基板700の表面を、CMP法などの研磨により平坦化しておいてもよい。なお、本実施の形態では、単結晶の半導体膜を用いてフォトダイオード704とnチャネル型トランジスタ705を形成する例について説明しているが、本発明はこの構成に限定されない。例えば、絶縁膜701上に気相成長法を用いて形成された多結晶、微結晶の半導体膜を用いても良いし、上記半導体膜を公知の技術により結晶化しても良い。公知の結晶化方法としては、レーザ光を用いたレーザ結晶化法、触媒元素を用いる結晶化法がある。或いは、触媒元素を用いる結晶化法とレーザ結晶化法とを組み合わせて用いることもできる。また、石英のような耐熱性に優れている基板を用いる場合、電熱炉を使用した熱結晶化方法、赤外光を用いたランプアニール結晶化法、触媒元素を用いる結晶化法、950°C程度の高温アニール法を組み合わせた結晶化法を用いても良い。また、絶縁膜708上に導電膜を形成した後、上記導電膜をエッチング等により所望の形状に加工することで、ゲート電極707と共に、配線711を形成する。次いで、フォトダイオード704、nチャネル型トランジスタ705、配線711を覆うように、絶縁膜712を形成する。なお、本実施の形態では、単層の絶縁膜712を用いる場合を例示しているが、上記絶縁膜712は単層である必要はなく、2層以上の絶縁膜を積層させて絶縁膜712として用いても良い。絶縁膜712は、後の作製工程における加熱処理の温度に耐えうる材料を用いる。具体的に、絶縁膜712として、酸化珪素、窒化珪素、窒化酸化珪素、酸化窒化珪素、窒化アルミニウム、酸化アルミニウムなどを用いるのが望ましい。なお、本明細書において酸化窒化物とは、その組成として、窒素よりも酸素の含有量が多い物質であり、また、窒化酸化物とは、その組成として、酸素よりも窒素の含有量が多い物質を意味する。絶縁膜712は、その表面をCMP法などにより平坦化させても良い。次いで、絶縁膜712上に、ゲート電極713を形成する図5A。ゲート電極713の材料は、モリブデン、チタン、クロム、タンタル、タングステン、ネオジム、スカンジウム等の金属材料又はこれらを主成分とする合金材料もしくは導電性酸化物を用いて、単層で又は積層して形成することができる。なお、後の工程において行われる加熱処理の温度に耐えうるのであれば、上記金属材料としてアルミニウム、銅を用いることもできる。アルミニウム又は銅は、耐熱性や腐食性の問題を回避するために、高融点金属材料と組み合わせて用いると良い。高融点金属材料としては、モリブデン、チタン、クロム、タンタル、タングステン、ネオジム、スカンジウム等を用いることができる。また、銅-マグネシウム-アルミニウム合金膜上に銅膜を積層した構成としても良い。銅-マグネシウム-アルミニウム合金膜を適用することで、ゲート電極713と絶縁膜712との密着性を高めることができる。次いで、ゲート電極713上に、ゲート絶縁層714を形成する。ゲート絶縁層714は、プラズマCVD法又はスパッタリング法等を用いて形成することができる。またゲート絶縁層714は、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、酸化アルミニウム膜、窒化アルミニウム膜、酸化窒化アルミニウム膜、窒化酸化アルミニウム膜、酸化ハフニウム膜、酸化タンタル膜、又は酸化ガリウム膜などから選ばれた一又は複数の膜により単層、又は積層して形成することができる。本実施の形態の酸化物半導体は、不純物を除去され、I型化又は実質的にI型化された酸化物半導体高純度化された酸化物半導体を用いる。このような高純度化された酸化物半導体は界面準位、界面電荷に対して極めて敏感であるため、酸化物半導体層とゲート絶縁層との界面は重要である。そのため高純度化された酸化物半導体に接するゲート絶縁層は、高品質化が要求される。例えば、μ波周波数2.45GHzを用いた高密度プラズマCVDは、緻密で絶縁耐圧の高い高品質な絶縁膜を形成できるので好ましい。高純度化された酸化物半導体と高品質ゲート絶縁層とが密接することにより、界面準位を低減して界面特性を良好なものとすることができるからである。もちろん、ゲート絶縁層714として良質な絶縁膜を形成できるものであれば、スパッタリング法やプラズマCVD法など他の成膜方法を適用することができる。また、成膜後の熱処理によって膜質や、酸化物半導体との界面特性が改善される絶縁膜であっても良い。いずれにしても、ゲート絶縁層としての膜質が良好であることは勿論のこと、ゲート絶縁層と酸化物半導体との界面準位密度を低減し、良好な界面を形成できるものであれば良い。なお、ゲート絶縁層714は後に形成される酸化物半導体と接する。酸化物半導体は、水素が含有されると特性に悪影響を及ぼすので、ゲート絶縁層714は水素、水酸基及び水分が含まれないことが望ましい。ゲート絶縁層714に水素、水酸基及び水分がなるべく含まれないようにするためには、成膜の前処理として、スパッタリング装置の予備加熱室でゲート電極713が形成された基板700を予備加熱し、基板700に吸着した水分又は水素などの不純物を脱離し排気することが好ましい。なお、予備加熱の温度は、100°C以上400°C以下、好ましくは150°C以上300°C以下である。なお、予備加熱室に設ける排気手段はクライオポンプが好ましい。なお、この予備加熱の処理は省略することもできる。次いで、ゲート絶縁層714上に膜厚2nm以上200nm以下、好ましくは膜厚3nm以上50nm以下、さらに好ましくは膜厚3nm以上20nm以下の酸化物半導体膜を形成する。酸化物半導体膜は、例えば、希ガス例えばアルゴン雰囲気下、酸素雰囲気下、又は希ガス例えばアルゴン及び酸素混合雰囲気下においてスパッタ法により形成することができる。なお、酸化物半導体膜をスパッタ法により成膜する前に、アルゴンガスを導入してプラズマを発生させる逆スパッタを行い、ゲート絶縁層714の表面に付着している塵埃を除去することが好ましい。逆スパッタとは、アルゴン雰囲気下で基板側にRF電源を用いて電圧を印加して基板近傍にプラズマを形成して表面を改質する方法である。なお、アルゴン雰囲気に代えて窒素、ヘリウムなどを用いてもよい。また、アルゴン雰囲気に酸素、亜酸化窒素などを加えた雰囲気で行ってもよい。また、アルゴン雰囲気に塩素、四フッ化炭素などを加えた雰囲気で行ってもよい。酸化物半導体膜に用いる酸化物半導体としては、少なくともインジウムInあるいは亜鉛Znを含むことが好ましい。特にInとZnを含むことが好ましい。また、該酸化物半導体を用いたトランジスタの電気特性のばらつきを減らすためのスタビライザーとして、それらに加えてガリウムGaを有することが好ましい。また、スタビライザーとしてスズSnを有することが好ましい。また、スタビライザーとしてハフニウムHfを有することが好ましい。また、スタビライザーとしてアルミニウムAlを有することが好ましい。また、他のスタビライザーとして、ランタノイドである、ランタンLa、セリウムCe、プラセオジムPr、ネオジムNd、サマリウムSm、ユウロピウムEu、ガドリニウムGd、テルビウムTb、ジスプロシウムDy、ホルミウムHo、エルビウムEr、ツリウムTm、イッテルビウムYb、ルテチウムLuのいずれか一種あるいは複数種を有してもよい。例えば、酸化物半導体として、酸化インジウム、酸化スズ、酸化亜鉛、二元系金属の酸化物であるIn-Zn系酸化物、Sn-Zn系酸化物、Al-Zn系酸化物、Zn-Mg系酸化物、Sn-Mg系酸化物、In-Mg系酸化物、In-Ga系酸化物、三元系金属の酸化物であるIn-Ga-Zn系酸化物IGZOとも表記する、In-Al-Zn系酸化物、In-Sn-Zn系酸化物、Sn-Ga-Zn系酸化物、Al-Ga-Zn系酸化物、Sn-Al-Zn系酸化物、In-Hf-Zn系酸化物、In-La-Zn系酸化物、In-Ce-Zn系酸化物、In-Pr-Zn系酸化物、In-Nd-Zn系酸化物、In-Sm-Zn系酸化物、In-Eu-Zn系酸化物、In-Gd-Zn系酸化物、In-Tb-Zn系酸化物、In-Dy-Zn系酸化物、In-Ho-Zn系酸化物、In-Er-Zn系酸化物、In-Tm-Zn系酸化物、In-Yb-Zn系酸化物、In-Lu-Zn系酸化物、四元系金属の酸化物であるIn-Sn-Ga-Zn系酸化物、In-Hf-Ga-Zn系酸化物、In-Al-Ga-Zn系酸化物、In-Sn-Al-Zn系酸化物、In-Sn-Hf-Zn系酸化物、In-Hf-Al-Zn系酸化物を用いることができる。なお、ここで、例えば、In-Ga-Zn系酸化物とは、InとGaとZnを主成分として有する酸化物という意味であり、InとGaとZnの比率は問わない。また、InとGaとZn以外の金属元素が入っていてもよい。また、上記金属酸化物にSiO2を含ませた酸化物半導体で酸化物半導体膜を形成することもできる。また、酸化物半導体膜を、InMO3ZnOmm>0で表記される酸化物半導体で形成することができる。ここで、Mは、Ga、Al、Mn、及びCoから選ばれた一つ又は複数の金属元素を示す。例えば、In:Ga:Zn=1:1:1=1/3:1/3:1/3あるいはIn:Ga:Zn=2:2:1=2/5:2/5:1/5の原子数比のIn-Ga-Zn系酸化物やその組成の近傍の酸化物を用いることができる。あるいは、In:Sn:Zn=1:1:1=1/3:1/3:1/3、In:Sn:Zn=2:1:3=1/3:1/6:1/2あるいはIn:Sn:Zn=2:1:5=1/4:1/8:5/8の原子数比のIn-Sn-Zn系酸化物やその組成の近傍の酸化物を用いるとよい。しかし、これらに限られず、必要とする半導体特性移動度、しきい値、ばらつき等に応じて適切な組成のものを用いればよい。また、必要とする半導体特性を得るために、キャリア濃度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間結合距離、密度等を適切なものとすることが好ましい。例えば、In-Sn-Zn系酸化物では比較的容易に高い移動度が得られる。しかしながら、In-Ga-Zn系酸化物でも、バルク内欠陥密度を低減することにより移動度を上げることができる。なお、例えば、In、Ga、Znの原子数比がIn:Ga:Zn=a:b:cabc=1である酸化物の組成が、原子数比がIn:Ga:Zn=A:B:CABC=1の酸化物の組成の近傍であるとは、a、b、cが、a-A2b-B2c-C2≦r2を満たすことをいい、rは、例えば、0.05とすればよい。他の酸化物でも同様である。酸化物半導体は単結晶でも、非単結晶でもよい。後者の場合、アモルファスでも、多結晶でもよい。また、アモルファス中に結晶性を有する部分を含む構造でも、非アモルファスでもよい。アモルファス状態の酸化物半導体は、比較的容易に平坦な表面を得ることができるため、これを用いてトランジスタを作製した際の界面散乱を低減でき、比較的容易に、比較的高い移動度を得ることができる。また、結晶性を有する酸化物半導体では、よりバルク内欠陥を低減することができ、表面の平坦性を高めればアモルファス状態の酸化物半導体以上の移動度を得ることができる。表面の平坦性を高めるためには、平坦な表面上に酸化物半導体を形成することが好ましく、具体的には、平均面粗さRaが1nm以下、好ましくは0.3nm以下、より好ましくは0.1nm以下の表面上に形成するとよい。なお、Raは、JISB0601で定義されている中心線平均粗さを面に対して適用できるよう三次元に拡張したものであり、基準面から指定面までの偏差の絶対値を平均した値と表現でき、数式1にて定義される。なお、数式1において、S0は、測定面座標x1,y1x1,y2x2,y1x2,y2で表される4点によって囲まれる長方形の領域の面積を指し、Z0は測定面の平均高さを指す。Raは原子間力顕微鏡AFM:AtomicForceMicroscopeにて評価可能である。また、酸化物半導体が結晶性を有する場合として、c軸配向し、かつab面、表面又は界面の方向から見て三角形状又は六角形状の原子配列を有し、c軸においては金属原子が層状又は金属原子と酸素原子とが層状に配列しており、ab面においてはa軸又はb軸の向きが異なるc軸を中心に回転した結晶CAAC:CAxisAlignedCrystalともいうを含む酸化物について説明する。CAACを含む酸化物とは、広義に、非単結晶であって、そのab面に垂直な方向から見て、三角形、六角形、正三角形又は正六角形の原子配列を有し、かつc軸方向に垂直な方向から見て、金属原子が層状、又は金属原子と酸素原子が層状に配列した相を含む酸化物をいう。CAACは単結晶ではないが、非晶質のみから形成されているものでもない。また、CAACは結晶化した部分結晶部分を含むが、1つの結晶部分と他の結晶部分の境界を明確に判別できないこともある。CAACに酸素が含まれる場合、酸素の一部は窒素で置換されてもよい。また、CAACを構成する個々の結晶部分のc軸は一定の方向例えば、CAACを支持する基板面、CAACの表面などに垂直な方向に揃っていてもよい。又は、CAACを構成する個々の結晶部分のab面の法線は一定の方向例えば、CAACを支持する基板面、CAACの表面などに垂直な方向を向いていてもよい。CAACは、その組成などに応じて、導体であったり、半導体であったり、絶縁体であったりする。また、その組成などに応じて、可視光に対して透明であったり不透明であったりする。このようなCAACの例として、膜状に形成され、膜表面又は支持する基板面に垂直な方向から観察すると三角形又は六角形の原子配列が認められ、かつその膜断面を観察すると金属原子又は金属原子及び酸素原子又は窒素原子の層状配列が認められる結晶を挙げることもできる。CAACに含まれる結晶構造の一例について図16乃至図18を用いて詳細に説明する。なお、特に断りがない限り、図16乃至図18は上方向をc軸方向とし、c軸方向と直交する面をab面とする。なお、単に上半分、下半分という場合、ab面を境にした場合の上半分、下半分をいう。また、図16において、丸で囲まれたOは4配位のOを示し、二重丸で囲まれたOは3配位のOを示す。図16Aに、1個の6配位のInと、Inに近接の6個の4配位の酸素原子以下4配位のOと、を有する構造を示す。ここでは、金属原子が1個に対し、近接の酸素原子のみを示した構造を小グループと呼ぶ。図16Aの構造は、八面体構造をとるが、簡単のため平面構造で示している。なお、図16Aの上半分及び下半分にはそれぞれ3個ずつ4配位のOがある。図16Aに示す小グループは電荷が0である。図16Bに、1個の5配位のGaと、Gaに近接の3個の3配位の酸素原子以下3配位のOと、Gaに近接の2個の4配位のOと、を有する構造を示す。3配位のOは、いずれもab面に存在する。図16Bの上半分及び下半分にはそれぞれ1個ずつ4配位のOがある。また、Inも5配位をとるため、図16Bに示す構造をとりうる。図16Bに示す小グループは電荷が0である。図16Cに、1個の4配位のZnと、Znに近接の4個の4配位のOと、を有する構造を示す。図16Cの上半分には1個の4配位のOがあり、下半分には3個の4配位のOがある。又は、図16Cの上半分に3個の4配位のOがあり、下半分に1個の4配位のOがあってもよい。図16Cに示す小グループは電荷が0である。図16Dに、1個の6配位のSnと、Snに近接の6個の4配位のOと、を有する構造を示す。図16Dの上半分には3個の4配位のOがあり、下半分には3個の4配位のOがある。図16Dに示す小グループは電荷が1となる。図16Eに、2個のZnを含む小グループを示す。図16Eの上半分には1個の4配位のOがあり、下半分には1個の4配位のOがある。図16Eに示す小グループは電荷が-1となる。ここでは、複数の小グループの集合体を中グループと呼び、複数の中グループの集合体を大グループユニットセルともいうと呼ぶ。ここで、これらの小グループ同士が結合する規則について説明する。図16Aに示す6配位のInの上半分の3個のOは、下方向にそれぞれ3個の近接Inを有し、下半分の3個のOは、上方向にそれぞれ3個の近接Inを有する。図16Bに示す5配位のGaの上半分の1個のOは、下方向に1個の近接Gaを有し、下半分の1個のOは、上方向に1個の近接Gaを有する。図16Cに示す4配位のZnの上半分の1個のOは、下方向に1個の近接Znを有し、下半分の3個のOは、上方向にそれぞれ3個の近接Znを有する。このように、金属原子の上方向にて近接する4配位のOの数と、そのOの下方向にある近接金属原子の数は等しく、同様に金属原子の下方向にて近接する4配位のOの数と、そのOの上方向にある近接金属原子の数は等しい。小グループ同士の結合に寄与するOは4配位なので、Oの下方向にある近接金属原子の数と、Oの上方向にある近接金属原子の数の和は4になる。したがって、金属原子の上方向にある4配位のOの数と、別の金属原子の下方向にある4配位のOの数との和が4個のとき、金属原子を有する二種の小グループ同士は結合することができる。例えば、6配位の金属原子In又はSnが下半分の4配位のOを介して結合する場合、4配位のOが3個であるため、5配位の金属原子GaもしくはIn又は4配位の金属原子Znと結合することになる。これらの配位数を有する金属原子は、c軸方向において、4配位のOを介して結合する。また、このほかにも、層構造の合計の電荷が0となるように複数の小グループが結合して中グループを構成する。図17Aに、In-Sn-Zn-O系の層構造を構成する中グループのモデル図を示す。図17Bに、3つの中グループで構成される大グループを示す。なお、図17Cは、図17Bの層構造をc軸方向から観察した場合の原子配列を示す。図17Aにおいては、簡単のため、3配位のOは省略し、4配位のOは個数のみ示し、例えば、Snの上半分及び下半分にはそれぞれ3個ずつ4配位のOがあることを丸枠の3として示している。同様に、図17Aにおいて、Inの上半分及び下半分にはそれぞれ1個ずつ4配位のOがあり、丸枠の1として示している。また、同様に、図17Aにおいて、下半分には1個の4配位のOがあり、上半分には3個の4配位のOがあるZnと、上半分には1個の4配位のOがあり、下半分には3個の4配位のOがあるZnとを示している。図17Aにおいて、In-Sn-Zn-O系の層構造を構成する中グループは、上から順に4配位のOが3個ずつ上半分及び下半分にあるSnが、4配位のOが1個ずつ上半分及び下半分にあるInと結合し、そのInが、上半分に3個の4配位のOがあるZnと結合し、そのZnの下半分の1個の4配位のOを介して4配位のOが3個ずつ上半分及び下半分にあるInと結合し、そのInが、上半分に1個の4配位のOがあるZn2個からなる小グループと結合し、この小グループの下半分の1個の4配位のOを介して4配位のOが3個ずつ上半分及び下半分にあるSnと結合している構成である。この中グループが複数結合して大グループを構成する。ここで、3配位のO及び4配位のOの場合、結合1本当たりの電荷はそれぞれ-0.667、-0.5と考えることができる。例えば、In6配位又は5配位、Zn4配位、Sn5配位又は6配位の電荷は、それぞれ3、2、4である。従って、Snを含む小グループは電荷が1となる。そのため、Snを含む層構造を形成するためには、電荷1を打ち消す電荷-1が必要となる。電荷-1をとる構造として、図16Eに示すように、2個のZnを含む小グループが挙げられる。例えば、Snを含む小グループが1個に対し、2個のZnを含む小グループが1個あれば、電荷が打ち消されるため、層構造の合計の電荷を0とすることができる。具体的には、図17Bに示した大グループが繰り返されることで、In-Sn-Zn-O系の結晶In2SnZn3O8を得ることができる。なお、得られるIn-Sn-Zn-O系の層構造は、In2SnZn2O7ZnOmmは0又は自然数とする組成式で表すことができる。また、このほかにも、四元系金属の酸化物であるIn-Sn-Ga-Zn系酸化物や、三元系金属の酸化物であるIn-Ga-Zn系酸化物IGZOとも表記する、In-Al-Zn系酸化物、Sn-Ga-Zn系酸化物、Al-Ga-Zn系酸化物、Sn-Al-Zn系酸化物や、In-Hf-Zn系酸化物、In-La-Zn系酸化物、In-Ce-Zn系酸化物、In-Pr-Zn系酸化物、In-Nd-Zn系酸化物、In-Sm-Zn系酸化物、In-Eu-Zn系酸化物、In-Gd-Zn系酸化物、In-Tb-Zn系酸化物、In-Dy-Zn系酸化物、In-Ho-Zn系酸化物、In-Er-Zn系酸化物、In-Tm-Zn系酸化物、In-Yb-Zn系酸化物、In-Lu-Zn系酸化物や、二元系金属の酸化物であるIn-Zn系酸化物、Sn-Zn系酸化物、Al-Zn系酸化物、Zn-Mg系酸化物、Sn-Mg系酸化物、In-Mg系酸化物や、In-Ga系酸化物などを用いた場合も同様である。例えば、図18Aに、In-Ga-Zn-O系の層構造を構成する中グループのモデル図を示す。図18Aにおいて、In-Ga-Zn-O系の層構造を構成する中グループは、上から順に4配位のOが3個ずつ上半分及び下半分にあるInが、4配位のOが1個上半分にあるZnと結合し、そのZnの下半分の3個の4配位のOを介して、4配位のOが1個ずつ上半分及び下半分にあるGaと結合し、そのGaの下半分の1個の4配位のOを介して、4配位のOが3個ずつ上半分及び下半分にあるInと結合している構成である。この中グループが複数結合して大グループを構成する。図18Bに3つの中グループで構成される大グループを示す。なお、図18Cは、図18Bの層構造をc軸方向から観察した場合の原子配列を示している。ここで、In6配位又は5配位、Zn4配位、Ga5配位の電荷は、それぞれ3、2、3であるため、In、Zn及びGaのいずれかを含む小グループは、電荷が0となる。そのため、これらの小グループの組み合わせであれば中グループの合計の電荷は常に0となる。また、In-Ga-Zn-O系の層構造を構成する中グループは、図18Aに示した中グループに限定されず、In、Ga、Znの配列が異なる中グループを組み合わせた大グループも取りうる。酸化物半導体膜をスパッタ法で作製するためのターゲットとしては、例えば、組成比として、In2O3:Ga2O3:ZnO=1:1:1[mol数比]の酸化物ターゲットを用い、In-Ga-Zn-O膜を成膜する。また、このターゲットの材料及び組成に限定されず、例えば、In2O3:Ga2O3:ZnO=1:1:2[mol数比]、又はIn2O3:Ga2O3:ZnO=1:1:4[mol数比]の組成比を有する酸化物ターゲットを用いても良い。また、酸化物ターゲットの充填率は90以上100以下、好ましくは95以上99.9以下である。充填率の高い金属酸化物ターゲットを用いることにより、成膜した酸化物半導体膜は緻密な膜とすることができる。また、ターゲットの純度は99.99以上が好ましく、特にNa、Li等のアルカリ金属及びCaなどのアルカリ土類金属などの不純物は低減されているものが好ましい。酸化物半導体膜を、成膜する際に用いるスパッタガスは水素、水、水酸基又は水素化物などの不純物が除去された高純度ガスを用いることが好ましい。具体的には、露点-60°C以下の高純度ガスが好ましい。減圧状態に保持された成膜室内に基板を保持し、基板温度を100°C以上600°C以下好ましくは200°C以上400°C以下とする。基板を加熱しながら成膜することにより、成膜した酸化物半導体膜に含まれる不純物濃度を低減することができる。また、スパッタリングによる損傷が軽減される。そして、成膜室内の残留水分を除去しつつ水素及び水分が除去されたスパッタガスを導入し、上記ターゲットを用いて酸化物半導体膜を成膜する。成膜室内の残留水分を除去するためには、吸着型の真空ポンプ、例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ましい。また、排気手段としては、ターボポンプにコールドトラップを加えたものであってもよい。クライオポンプを用いて排気した成膜室は、例えば、水素原子、水H2Oなど水素原子を含む化合物より好ましくは炭素原子を含む化合物も等が排気されるため、当該成膜室で成膜した酸化物半導体膜に含まれる不純物の濃度を低減できる。スパッタリング法を行う雰囲気は、希ガス代表的にはアルゴン、酸素、又は希ガスと酸素の混合雰囲気とすればよい。成膜条件の一例としては、基板とターゲットの間との距離を100mm、圧力0.6Pa、直流DC電源0.5kW、酸素酸素流量比率100雰囲気下の条件が適用される。なお、パルス直流DC電源を用いると、成膜時に発生する塵埃が軽減でき、膜厚分布も均一となるために好ましい。また、スパッタリング装置の処理室のリークレートを1×10-10Pam3/秒以下とすることで、スパッタリング法による成膜途中における酸化物半導体膜への、アルカリ金属、水素化物等の不純物の混入を低減することができる。また、排気系として吸着型の真空ポンプを用いることで、排気系からアルカリ金属、水素原子、水素分子、水、水酸基、又は水素化物等の不純物の逆流を低減することができる。なお、酸化物半導体膜中に含まれる、Li、Naなどのアルカリ金属、及びCaなどのアルカリ土類金属などの不純物は低減されていることが好ましい。具体的には、酸化物半導体膜中に含まれるこれらの不純物濃度は、SIMSを用いてLiが5×1015cm-3以下、好ましくは1×1015cm-3以下、Kは5×1015cm-3以下、好ましくは1×1015cm-3以下であることが好ましい。アルカリ金属、及びアルカリ土類金属は酸化物半導体にとっては悪性の不純物であり、少ないほうがよい。特にアルカリ金属のうち、Naは酸化物半導体に接する絶縁膜が酸化物であった場合、その中に拡散し、Naとなる。また、酸化物半導体内において、金属と酸素の結合を分断し、あるいは結合中に割り込む。その結果、トランジスタ特性の劣化例えば、ノーマリーオン化しきい値の負へのシフト、移動度の低下等をもたらす。加えて、特性のばらつきの原因ともなる。このような問題は、特に酸化物半導体中の水素の濃度が十分に低い場合において顕著となる。したがって、酸化物半導体中の水素の濃度が5×1019cm-3以下、特に5×1018cm-3以下である場合には、アルカリ金属の濃度を上記の値にすることが強く求められる。次いで、酸化物半導体膜をエッチングなどにより所望の形状に加工パターニングし、ゲート絶縁層714上のゲート電極713と重なる位置に、島状の酸化物半導体層715を形成する図5B。島状の酸化物半導体層715を形成するためのレジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。なお、島状の酸化物半導体層715を形成するためのエッチングは、ドライエッチングでもウェットエッチングでもよく、両方を用いてもよい。ドライエッチングに用いるエッチングガスとしては、塩素を含むガス塩素系ガス、例えば塩素Cl2、三塩化硼素BCl3、四塩化珪素SiCl4、四塩化炭素CCl4などが好ましい。また、フッ素を含むガスフッ素系ガス、例えば四弗化炭素CF4、六弗化硫黄SF6、三弗化窒素NF3、トリフルオロメタンCHF3など、臭化水素HBr、酸素O2、これらのガスにヘリウムHeやアルゴンArなどの希ガスを添加したガス、などを用いることができる。ドライエッチング法としては、平行平板型RIEReactiveIonEtching法や、ICPInductivelyCoupledPlasma:誘導結合型プラズマエッチング法を用いることができる。所望の加工形状にエッチングできるように、エッチング条件コイル型の電極に印加される電力量、基板側の電極に印加される電力量、基板側の電極温度等を適宜調節する。ウェットエッチングに用いるエッチング液としては、例えば、燐酸と酢酸と硝酸を混ぜた溶液などを用いることができる。また、ITO07N関東化学社製を用いてもよい。次いで、酸化物半導体層に第1の加熱処理を行う。この第1の加熱処理によって酸化物半導体層の脱水化又は脱水素化を行うことができる。第1の加熱処理の温度は、150°C以上650°C以下、好ましくは200°C以上500°C以下とする。例えば、500°C、3分間以上6分間以下で行ってもよい。加熱処理にRTARapidThermalAnneal法を用いれば、短時間に脱水化又は脱水素化が行えるため、ガラス基板の歪み点を超える温度でも処理することができる。ここでは、加熱処理装置の一つである電気炉に基板を導入し、酸化物半導体層に対して窒素雰囲気下450°Cにおいて1時間の加熱処理を行った後、大気に触れることなく、酸化物半導体層への水や水素の再混入を防ぎ、酸化物半導体層715を得る。なお、加熱処理装置は電気炉に限られず、抵抗発熱体などの発熱体からの熱伝導又は熱輻射によって、被処理物を加熱する装置を用いてもよい。例えば、GRTAGasRapidThermalAnneal装置、LRTALampRapidThermalAnneal装置等のRTA装置を用いることができる。LRTA装置は、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのランプから発する光電磁波の輻射により、被処理物を加熱する装置である。GRTA装置は、高温のガスを用いて加熱処理を行う装置である。高温のガスには、アルゴンなどの希ガス、又は窒素のような、加熱処理によって被処理物と反応しない不活性気体が用いられる。なお、第1の加熱処理においては、窒素、又はヘリウム、ネオン、アルゴン等の希ガスに、水、水素などが含まれないことが好ましい。又は、加熱処理装置に導入する窒素、又はヘリウム、ネオン、アルゴン等の希ガスの純度を、6N99.9999以上好ましくは7N99.99999以上即ち不純物濃度を1ppm以下、好ましくは0.1ppm以下とすることが好ましい。また、第1の加熱処理で酸化物半導体層を加熱した後、同じ炉に高純度の酸素ガス、高純度のN2Oガス、又は超乾燥エアCRDSキャビティリングダウンレーザー分光法方式の露点計を用いて測定した場合の水分量が20ppm露点換算で-55°C以下、好ましくは1ppm以下、好ましくは10ppb以下の空気を導入してもよい。酸素ガス又はN2Oガスに、水、水素などが含まれないことが好ましい。又は、加熱処理装置に導入する酸素ガス又はN2Oガスの純度を、6N以上好ましくは7N以上即ち、酸素ガス又はN2Oガス中の不純物濃度を1ppm以下、好ましくは0.1ppm以下とすることが好ましい。酸素ガス又はN2Oガスの作用により、脱水化又は脱水素化処理による不純物の排除工程によって同時に減少してしまった酸化物半導体を構成する主成分材料である酸素を供給することによって、酸化物半導体層を高純度化及び電気的にI型真性化する。また、酸化物半導体層の第1の加熱処理は、島状の酸化物半導体層に加工する前の酸化物半導体膜に行うこともできる。その場合には、第1の加熱処理後に、加熱装置から基板を取り出し、フォトリソグラフィ工程を行う。なお、第1の加熱処理は、上記以外にも、酸化物半導体層成膜後であれば、酸化物半導体層上にソース電極層及びドレイン電極層を積層させた後、あるいは、ソース電極層及びドレイン電極層上に絶縁層を形成した後、のいずれで行っても良い。以上の工程により、島状の酸化物半導体層中の水素の濃度を低減することができる。上記加熱処理は、酸化物半導体層の成膜以降であれば、いつでも行うことができる。また、酸化物半導体膜を2回に分けて成膜し、2回に分けて加熱処理を行うことで、膜表面に垂直にc軸配向した結晶領域を有する酸化物半導体膜を形成してもよい。例えば、3nm以上15nm以下の第1の酸化物半導体膜を成膜し、窒素、酸素、希ガス、又は乾燥空気の雰囲気例えば、酸素雰囲気、窒素雰囲気、酸素とアルゴンの混合雰囲気、窒素とアルゴンの混合雰囲気、酸素、窒素、及びアルゴンの混合雰囲気等下で450°C以上850°C以下、好ましくは550°C以上750°C以下の1度目の加熱処理を行い、表面を含む領域に結晶領域板状結晶を含むを有する第1の酸化物半導体膜を形成する。そして、第1の酸化物半導体膜よりも厚い第2の酸化物半導体膜を形成し、450°C以上850°C以下、好ましくは600°C以上700°C以下の2度目の加熱処理を行い、第1の酸化物半導体膜を結晶成長の種として、上方に結晶成長させ、第2の酸化物半導体膜の全体を結晶化させ、結果として膜厚の厚い結晶領域を有する酸化物半導体層を形成してもよい。また、酸化物半導体層を成膜する際に、酸化物半導体がc軸に配向する温度に基板を加熱しながら成膜を行うことにより、膜表面に垂直にc軸配向した結晶領域を有する酸化物半導体層を形成してもよい。このような成膜方法を用いることにより、プロセスを短縮することができる。基板を加熱する温度は、成膜装置によって他の成膜条件が異なるため、これに合わせて適宜設定すればよいが、例えば、スパッタリング装置で成膜する際の基板温度を150°C以上450°C以下として成膜すればよい。次に、絶縁膜708、絶縁膜712、ゲート絶縁層714を部分的にエッチングすることで、島状の半導体膜702、島状の半導体膜703、配線711に達するコンタクトホールを形成する。なお、コンタクトホールの形成は、第1の加熱処理を行う前に行っても良い。そして、酸化物半導体層715を覆うように、スパッタ法や真空蒸着法で導電膜を形成したあと、エッチング等により該導電膜をパターニングすることで、ソース電極、ドレイン電極、又は配線として機能する導電膜716~導電膜721を形成する。なお、導電膜716及び導電膜717は、島状の半導体膜702に接している。導電膜718及び導電膜719は、島状の半導体膜703に接している。導電膜720は、配線711及び酸化物半導体層715に接している。導電膜721は、酸化物半導体層715に接している。導電膜716~導電膜721となる導電膜の材料としては、アルミニウム、クロム、銅、タンタル、チタン、モリブデン、タングステンから選ばれた元素を含む金属膜、上述した元素を成分とする合金膜、又は金属窒化物膜窒化チタン膜、窒化モリブデン膜、窒化タングステン膜等を用いることができる。また、アルミニウム、銅などの金属膜を用いる場合は、耐熱性や腐食性の問題を回避するために、モリブデン、チタン、クロム、タンタル、タングステン、ネオジム、スカンジウム、イットリウムなどの高融点金属膜又はそれらの金属窒化物膜窒化チタン膜、窒化モリブデン膜、窒化タングステン膜を該金属膜に接して設ける構成としても良い。また、導電膜は、単層構造でも、2層以上の積層構造としてもよい。例えば、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜を積層する2層構造、チタン膜と、そのチタン膜上に重ねてアルミニウム膜を積層し、さらにその上にチタン膜を成膜する3層構造などが挙げられる。また、銅-マグネシウム-アルミニウム合金膜上に銅膜を積層した構成としても良い。銅-マグネシウム-アルミニウム合金膜を導電膜に適用することで、導電膜と絶縁膜との密着性を高めることができる。また、導電膜716~導電膜721となる導電膜としては、導電性の金属酸化物で形成しても良い。導電性の金属酸化物としては酸化インジウム、酸化スズ、酸化亜鉛、インジウムスズ酸化物、インジウム亜鉛酸化物又は金属酸化物材料にシリコン若しくは酸化シリコンを含ませたものを用いることができる。導電膜形成後に加熱処理を行う場合には、この加熱処理に耐える耐熱性を導電膜に持たせることが好ましい。なお、導電膜のエッチングの際に、酸化物半導体層715がなるべく除去されないようにそれぞれの材料及びエッチング条件を適宜調節する。エッチング条件によっては、島状の酸化物半導体層715の露出した部分が一部エッチングされることで、溝部凹部が形成されることもある。なお、フォトリソグラフィ工程で用いるフォトマスク数及び工程数を削減するため、透過した光に多段階の強度をもたせる多階調マスクによって形成されたレジストマスクを用いてエッチング工程を行ってもよい。多階調マスクを用いて形成したレジストマスクは複数の膜厚を有する形状となり、エッチングを行うことでさらに形状を変形することができるため、異なるパターンに加工する複数のエッチング工程に用いることができる。よって、一枚の多階調マスクによって、少なくとも二種類以上の異なるパターンに対応するレジストマスクを形成することができる。よって露光マスク数を削減することができ、対応するフォトリソグラフィ工程も削減できるため、工程の簡略化が可能となる。次いで、N2O、N2、又はArなどのガスを用いたプラズマ処理を行う。このプラズマ処理によって露出している酸化物半導体膜の表面に付着した水などを除去する。また、酸素とアルゴンの混合ガスを用いてプラズマ処理を行ってもよい。なお、プラズマ処理を行った後、導電膜716~導電膜721と、酸化物半導体層715とを覆うように、絶縁膜722を形成する図5C。絶縁膜722は、水分や、水素などの不純物を極力含まないことが望ましく、単層の絶縁膜であっても良いし、積層された複数の絶縁膜で構成されていても良い。絶縁膜722に水素が含まれると、その水素が酸化物半導体膜へ侵入し、又は水素が酸化物半導体膜中の酸素を引き抜き、酸化物半導体膜のバックチャネル部が低抵抗化n型化してしまい、寄生チャネルが形成されるおそれがある。よって、絶縁膜722はできるだけ水素を含まない膜になるように、成膜方法に水素を用いないことが重要である。上記絶縁膜722には、バリア性の高い材料を用いるのが望ましい。例えば、バリア性の高い絶縁膜として、窒化珪素膜、窒化酸化珪素膜、窒化アルミニウム膜、窒化酸化アルミニウム膜、酸化アルミニウム膜、又は酸化ガリウム膜などを用いることができる。バリア性の高い絶縁膜を用いることで、島状の酸化物半導体層内、ゲート絶縁層内、或いは、島状の酸化物半導体層と他の絶縁層の界面とその近傍に、水分又は水素などの不純物が入り込むのを防ぐことができる。たとえば、スパッタ法で形成された膜厚200nmの酸化ガリウム膜上に、スパッタ法で形成された膜厚100nmの酸化アルミニウム膜を積層させた構造を有する、絶縁膜を形成してもよい。成膜時の基板温度は、室温以上300°C以下とすればよい。また、絶縁膜は酸素を多く含有していることが好ましく、化学量論比を超える程度、好ましくは、化学量論比の1倍を超えて2倍まで1倍より大きく2倍未満酸素を含有していることが好ましい。このように絶縁膜が過剰な酸素を有することにより、島状の酸化物半導体膜の界面に酸素を供給し、酸素の欠損を低減することができる。なお、絶縁膜722を形成した後に、加熱処理を施しても良い。加熱処理は、窒素、超乾燥空気、又は希ガスアルゴン、ヘリウムなどの雰囲気下において、好ましくは200°C以上400°C以下、例えば250°C以上350°C以下で行う。上記ガスは、水の含有量が20ppm以下、好ましくは1ppm以下、より好ましくは10ppb以下であることが望ましい。本実施の形態では、例えば、窒素雰囲気下で250°C、1時間の加熱処理を行う。或いは、導電膜716~導電膜721を形成する前に、水分又は水素を低減させるための酸化物半導体膜に対して行った先の加熱処理と同様に、高温短時間のRTA処理を行っても良い。酸素を含む絶縁膜722が設けられた後に、加熱処理が施されることによって、酸化物半導体膜に対して行った先の加熱処理により、酸化物半導体層715に酸素欠損が発生していたとしても、絶縁膜722から酸化物半導体層715に酸素が供与される。そして、酸化物半導体層715に酸素が供与されることで、酸化物半導体層715において、ドナーとなる酸素欠損を低減し、化学量論比を満たすことが可能である。酸化物半導体層715には、化学量論的組成比を超える量の酸素が含まれていることが好ましい。その結果、酸化物半導体層715をi型に近づけることができ、酸素欠損によるトランジスタの電気特性のばらつきを軽減し、電気特性の向上を実現することができる。この加熱処理を行うタイミングは、絶縁膜722の形成後であれば特に限定されず、他の工程、例えば樹脂膜形成時の加熱処理や、透明導電膜を低抵抗化させるための加熱処理と兼ねることで、工程数を増やすことなく、酸化物半導体層715をi型に近づけることができる。また、酸素雰囲気下で酸化物半導体層715に加熱処理を施すことで、酸化物半導体に酸素を添加し、酸化物半導体層715中においてドナーとなる酸素欠損を低減させても良い。加熱処理の温度は、例えば100°C以上350°C未満、好ましくは150°C以上250°C未満で行う。上記酸素雰囲気下の加熱処理に用いられる酸素ガスには、水、水素などが含まれないことが好ましい。又は、加熱処理装置に導入する酸素ガスの純度を、6N99.9999以上、好ましくは7N99.99999以上、即ち酸素中の不純物濃度を1ppm以下、好ましくは0.1ppm以下とすることが好ましい。或いは、イオン注入法又はイオンドーピング法などを用いて、酸化物半導体層715に酸素を添加することで、ドナーとなる酸素欠損を低減させても良い。例えば、2.45GHzのマイクロ波でプラズマ化した酸素を酸化物半導体層715に添加すれば良い。なお、絶縁膜722上にさらに導電膜を形成し、該導電膜をパターニングすることで、酸化物半導体層715と重なる位置にバックゲート電極を形成しても良い。バックゲート電極を形成した場合は、バックゲート電極を覆うように絶縁膜を形成するのが望ましい。バックゲート電極は、ゲート電極713、或いは導電膜716~導電膜721と同様の材料、構造を用いて形成することが可能である。バックゲート電極の膜厚は、10nm~400nm、好ましくは100nm~200nmとする。例えば、チタン膜、アルミニウム膜、チタン膜が積層された構造を有する導電膜を形成した後、フォトリソグラフィ法などによりレジストマスクを形成し、エッチングにより不要な部分を除去して、該導電膜を所望の形状に加工パターニングすることで、バックゲート電極を形成すると良い。以上の工程により、トランジスタ724が形成される。なお、本発明において、トランジスタの構成は特に限定されない。図6に、酸化物半導体を用いたトランジスタの他の構成例を示す。なお、前述のトランジスタ724と同一部分又は同様な機能を有する部分、及び工程は、上記と同様に行うことができ、本実施の形態での繰り返しは省略する。なお、同じ箇所の詳細な説明を省略する。図6Aに示すトランジスタ620は半導体層に対してゲートが下側基板側に形成された、ボトムゲート構造のトランジスタの一例である。トランジスタ620は、ゲート電極層601と、ゲート電極層601上のゲート絶縁層602と、ゲート絶縁層602上に形成された一対のソース電極層605a及びドレイン電極層605bと、ソース電極層605a及びドレイン電極層605b、並びにゲート絶縁層602と接し、ゲート電極層601と重なる島状の酸化物半導体層603とを有する、ボトムゲート構造である。図6Bに示すトランジスタ630は、酸化物半導体層のバックチャネル側ゲート電極とは反対側にチャネル保護層を有する、ボトムゲート構造の一例である。チャネル保護層を形成することにより、ソース電極及びドレイン電極のエッチングの際に酸化物半導体層へのダメージを抑制することができる。トランジスタ630は、ゲート電極層601と、ゲート電極層601上にゲート絶縁層602と、ゲート絶縁層602上においてゲート電極層601と重なる、島状の酸化物半導体層603と、酸化物半導体層603と接し、酸化物半導体層603のチャネルが形成される領域と重なるチャネル保護層627と、酸化物半導体層603上に形成された、一対のソース電極層605a及びドレイン電極層605bとを有する、チャネル保護型のボトムゲート構造である。図6Cに示すトランジスタ640は、トップゲート構造のトランジスタの一例である。トランジスタ640は、下地絶縁層637と、下地絶縁層637上の島状の酸化物半導体層603と、酸化物半導体層603と接する一対のソース電極層605a及びドレイン電極層605bと、酸化物半導体層603において、ソース電極層605aとドレイン電極層605bとの間のチャネル形成領域と接するゲート絶縁層602と、ゲート絶縁層602上に、酸化物半導体層603のチャネル形成領域と重なるゲート電極層601とを有する、トップゲート構造のトランジスタである。なお、トランジスタ640は、ゲート絶縁層602に形成されたコンタクトホールを介してソース電極層605a又はドレイン電極層605bと接続する、ソース配線層636a及びドレイン配線層636bを有していても良い。図6Dに示すトランジスタ650は、トランジスタ640とは異なる構成の、トップゲート構造のトランジスタの一例である。トランジスタ650は、下地絶縁層637と、下地絶縁層637上の一対のソース電極層605a及びドレイン電極層605bと、ソース電極層605aとドレイン電極層605bとの間隙を覆う酸化物半導体層603と、ソース電極層605a及びドレイン電極層605b、並びに酸化物半導体層603上のゲート絶縁層602と、ゲート絶縁層上に、酸化物半導体層603のチャネルが形成される領域と重なるゲート電極層601とを有する、トップゲート構造のトランジスタである。なお、トランジスタ650はトランジスタ640と同様に、ゲート絶縁層602に形成されたコンタクトホールを介してソース電極層605a又はドレイン電極層605bと接続する、ソース配線層及びドレイン配線層を有していても良い。なお、図示しないが、トランジスタ640、及びトランジスタ650のようなトップゲート型のトランジスタにおいては、基板と下地絶縁層との間に、酸化物半導体層603のチャネル形成領域と重なるように第2のゲート電極層バックゲート電極層とも呼ぶを形成してもよい。この場合、二つのゲート電極層のうち、どちらか一方を第1のゲート電極層と呼び、他方をバックゲート電極と呼ぶことがある。第1のゲート電極層と、バックゲート電極層とを電気的に接続して、一つの電極として機能させることができる。また、バックゲート電極層の電位を変化させることで、トランジスタのしきい値を変化させることができる。バックゲート電極層は、電気的に絶縁しているフローティングの状態であっても良いし、電位が与えられていても良いし、グランドや共通電位などの固定電位が与えられていても良い。バックゲート電極層に与える電位の高さを制御することで、トランジスタのしきい値電圧を制御することができる。また、トップゲート構造において、バックゲート電極層により酸化物半導体層603を覆うことで、バックゲート電極層側から酸化物半導体層603に光が入射するのを防ぐことができる。よって、酸化物半導体層603の光劣化を防ぎ、トランジスタのしきい値電圧がシフトするなどの特性の劣化が引き起こされるのを防ぐことができる。なお、酸化物半導体層603と接する絶縁層本実施の形態においては、ゲート絶縁層602、絶縁層607、チャネル保護層627、及び下地絶縁層637などが相当する。を構成する絶縁膜は、第13族元素及び酸素を含む絶縁材料を用いることが好ましい。酸化物絶縁体材料には、第13族元素を含むものが多く、第13族元素を含む絶縁材料は、酸化物半導体層との相性が良く、これを酸化物半導体層に接する絶縁層に用いることで、酸化物半導体層との界面の状態を良好に保つことができる。第13族元素を含む絶縁材料とは、絶縁材料に一又は複数の第13族元素を含むことを意味する。第13族元素を含む絶縁材料としては、例えば、酸化ガリウム、酸化アルミニウム、酸化アルミニウムガリウム、酸化ガリウムアルミニウムなどがある。ここで、酸化アルミニウムガリウムとは、ガリウムの含有量原子よりアルミニウムの含有量原子が多いものを示し、酸化ガリウムアルミニウムとは、ガリウムの含有量原子が、アルミニウムの含有量原子よりも多いものを示す。例えば、ガリウムを含有する酸化物半導体層に接して絶縁層を形成する場合に、絶縁層に酸化ガリウムを含む材料を用いることで酸化物半導体層と絶縁層との界面特性を良好に保つことができる。例えば、酸化物半導体層と酸化ガリウムを含む絶縁層とを接して設けることにより、酸化物半導体層と絶縁層との界面における水素のパイルアップを低減することができる。なお、絶縁層に酸化物半導体層の成分元素と同じ族の元素を用いる場合には、同様の効果を得ることが可能である。例えば、酸化アルミニウムを含む材料を用いて絶縁層を形成することも有効である。なお、酸化アルミニウムは、水を透過させにくいという特性を有しているため、当該材料を用いることは、酸化物半導体層への水の浸入防止という点においても好ましい。また、酸化物半導体層603と接する絶縁層は、酸素雰囲気下による熱処理や、酸素ドープなどにより、絶縁材料を化学量論的組成比より酸素が多い状態とすることが好ましい。酸素ドープとは、酸素をバルクに添加することを言う。なお、当該バルクの用語は、酸素を薄膜表面のみでなく、薄膜内部に添加することを明確にする趣旨で用いている。また、酸素ドープには、プラズマ化した酸素をバルクに添加する酸素プラズマドープが含まれる。また、酸素ドープは、イオン注入法又はイオンドーピング法を用いて行っても良い。例えば、酸化物半導体層603に接する絶縁層として、酸化ガリウムを含む絶縁膜を用いた場合、酸素雰囲気下による熱処理や、酸素ドープを行うことにより、酸化ガリウムの組成をGa2OXX=3α、0<α<1とすることができる。また、酸化物半導体層603に接する絶縁層として、酸化アルミニウムを含む絶縁膜を用いた場合、酸素雰囲気下による熱処理や、酸素ドープを行うことにより、酸化アルミニウムの組成をAl2OXX=3α、0<α<1とすることができる。例えば、酸化物半導体層603に接する絶縁層として、酸化ガリウムアルミニウム酸化アルミニウムガリウムを含む絶縁膜を用いた場合、酸素雰囲気下による熱処理や、酸素ドープを行うことにより、酸化ガリウムアルミニウム酸化アルミニウムガリウムの組成をGaXAl2-XO3α0<X<2、0<α<1とすることができる。酸素ドープ処理を行うことにより、化学量論的組成比より酸素が多い領域を有する絶縁膜を形成することができる。このような領域を備える絶縁層と酸化物半導体層とが接することにより、絶縁層中の過剰な酸素が酸化物半導体層に供給され、酸化物半導体層中、又は酸化物半導体層と絶縁層との界面における酸素不足欠陥を低減し、酸化物半導体層をI型化又はI型に限りなく近い酸化物半導体とすることができる。なお、化学量論的組成比より酸素が多い領域を有する絶縁層は、酸化物半導体層603に接する絶縁層において、上層に位置する絶縁層又は下層に位置する絶縁層のうち、どちらか一方のみに用いても良いが、両方の絶縁層に用いるのが好ましい。化学量論的組成比より酸素が多い領域を有する絶縁層を、酸化物半導体層603に接する絶縁層の、上層及び下層に位置する絶縁層に用い、酸化物半導体層603を挟む構成とすることで、上記効果を高めることができる。また、酸化物半導体層603の上層又は下層に用いる絶縁層は、上層と下層で同じ構成元素を有する絶縁層としても良いし、異なる構成元素を有する絶縁層を用いても良い。例えば、上層と下層とも組成がGa2OXX=3α、0<α<1の酸化ガリウムを用いても良いし、上層と下層の一方を組成がGa2OXX=3α、0<α<1の酸化ガリウムとし、他方を組成がAl2OXX=3α、0<α<1の酸化アルミニウムとしてもよい。また、酸化物半導体層603と接する絶縁層は、化学量論的組成比より酸素が多い領域を有する絶縁膜の積層を用いても良い。例えば、酸化物半導体層603の上層に組成がGa2OXX=3α、0<α<1の酸化ガリウムを形成し、その上に組成がGaXAl2-XO3α0<X<2、0<α<1の酸化ガリウムアルミニウム酸化アルミニウムガリウムを形成してもよい。なお、酸化物半導体層603の下層を、化学量論的組成比より酸素が多い領域を有する絶縁膜の積層を用いても良いし、酸化物半導体層603の上層及び下層の両方に、化学量論的組成比より酸素が多い領域を有する絶縁膜の積層を用いても良い。上記のトランジスタはいずれも、オフ電流の極めて小さいトランジスタとすることが可能であり、このようなトランジスタを用いることにより、本発明の一態様を適用することができるフォトセンサを作製することができる。また、本発明の一態様を適用したフォトセンサを用いることで、低消費電力の固体撮像装置や半導体表示装置が実現できる。本実施の形態は、他の実施の形態と適宜組み合わせて実施することができる。実施の形態3酸化物半導体に限らず、実際に測定される絶縁ゲート型トランジスタの電界効果移動度は、さまざまな理由によって本来の移動度よりも低くなる。移動度を低下させる要因としては半導体内部の欠陥や半導体と絶縁膜との界面の欠陥があるが、Levinsonモデルを用いると、半導体内部に欠陥がないと仮定した場合の電界効果移動度を理論的に導き出せる。半導体本来の移動度をμ0とし、半導体中に何らかのポテンシャル障壁粒界等が存在すると仮定すると、測定される電界効果移動度μは、以下の数式2により表現できる。数式2において、Eはポテンシャル障壁の高さ、kはボルツマン定数、Tは絶対温度を示す。また、ポテンシャル障壁が欠陥に由来すると仮定すると、Levinsonモデルでは、ポテンシャル障壁の高さEが、以下の数式3で表される。数式3において、eは電気素量、Nはチャネル内の単位面積当たりの平均欠陥密度、εは半導体の誘電率、nは単位面積当たりのチャネルに含まれるキャリア数、Coxは単位面積当たりの容量、Vgはゲート電圧、tはチャネルの厚さを示す。なお、厚さ30nm以下の半導体層であれば、チャネルの厚さは半導体層の厚さと同一として差し支えない。また、線形領域におけるドレイン電流Idは、以下の数式4で表される。数式4において、Lはチャネル長、Wはチャネル幅を示し、ここでは、L=W=10μmである。また、Vdはドレイン電圧である。数式4の両辺をVgで割り、更に両辺の対数を取ると、以下の数式5となる。数式5の右辺はVgの関数である。数式5からわかるように、縦軸をlnId/Vg、横軸を1/Vgとして実測値をプロットして得られるグラフの直線の傾きから欠陥密度Nが求められる。すなわち、トランジスタのId-Vg特性から、欠陥密度を評価できる。酸化物半導体としては、インジウムIn、スズSn、亜鉛Znの比率が、In:Sn:Zn=1:1:1のものでは欠陥密度Nは1×1012/cm2程度である。このようにして求めた欠陥密度等をもとに数式2及び数式3よりμ0=120cm2/Vsが導出される。欠陥のあるIn-Sn-Zn酸化物で測定される移動度は40cm2/Vs程度である。しかし、半導体内部及び半導体と絶縁膜との界面の欠陥が無い酸化物半導体の移動度μ0は120cm2/Vsとなると予想できる。ただし、半導体内部に欠陥がなくても、チャネルとゲート絶縁層との界面での散乱によってトランジスタの輸送特性は影響を受ける。すなわち、ゲート絶縁層界面からxだけ離れた場所における移動度μ1は、以下の数式6で表される。数式6において、Dはゲート方向の電界を示し、B、Gは定数である。B及びGは、実際の測定結果より求めることができ、上記の測定結果からは、B=4.75×107cm/s、G=10nm界面散乱が及ぶ深さである。Dが増加するすなわち、ゲート電圧が高くなると数式6の第2項が増加するため、移動度μ1は低下することがわかる。半導体内部の欠陥が無い理想的な酸化物半導体をチャネルに用いたトランジスタの移動度μ2を計算した結果を図19に示す。図19において、横軸はゲート電圧VG単位:Vを示し、縦軸は移動度μ2単位:cm2/Vsを示す。なお、計算にはシノプシス社製デバイスシミュレーションソフト、SentaurusDeviceを使用し、酸化物半導体のバンドギャップ、電子親和力、比誘電率、厚さをそれぞれ、2.8電子ボルト、4.7電子ボルト、15、15nmとした。これらの値は、スパッタリング法により形成された薄膜を測定して得られたものである。さらに、ゲート、ソース、ドレインの仕事関数をそれぞれ、5.5電子ボルト、4.6電子ボルト、4.6電子ボルトとした。また、ゲート絶縁層の厚さは100nm、比誘電率は4.1とした。チャネル長及びチャネル幅はともに10μm、ドレイン電圧Vdは0.1Vである。図19で示されるように、ゲート電圧VGが1V強で移動度μ2は100cm2/Vs以上のピークをつけるが、ゲート電圧VGがさらに高くなると、界面散乱が大きくなり、移動度μ2が低下する。なお、界面散乱を低減するためには、半導体層表面を原子レベルで平坦にすることAtomicLayerFlatnessが望ましい。このような移動度を有する酸化物半導体を用いて微細なトランジスタを作製した場合の特性を計算した結果を図20乃至図22に示す。なお、計算に用いたトランジスタの断面構造を図23に示す。図23に示すトランジスタは酸化物半導体層にnの導電型を呈する半導体領域1030a及び半導体領域1030cを有する。半導体領域1030a及び半導体領域1030cの抵抗率は2×10-3Ωcmとする。図23Aに示すトランジスタは、下地絶縁層1010と、下地絶縁層1010に埋め込まれるように形成された酸化アルミニウムよりなる埋め込み絶縁物1020の上に形成される。トランジスタは半導体領域1030a、半導体領域1030cと、それらに挟まれ、チャネル形成領域となる真性の半導体領域1030bと、ゲート1050を有する。ゲート1050の幅を33nmとする。ゲート1050と半導体領域1030bの間には、ゲート絶縁層1040を有し、また、ゲート1050の両側面には側壁絶縁物1060a及び側壁絶縁物1060b、ゲート1050の上部には、ゲート1050と他の配線との短絡を防止するための絶縁物1070を有する。側壁絶縁物の幅は5nmとする。また、半導体領域1030a及び半導体領域1030cに接して、ソース1080a及びドレイン1080bを有する。なお、このトランジスタにおけるチャネル幅を40nmとする。図23Bに示すトランジスタは、下地絶縁層1010と、酸化アルミニウムよりなる埋め込み絶縁物1020の上に形成され、半導体領域1030a、半導体領域1030cと、それらに挟まれた真性の半導体領域1030bと、幅33nmのゲート1050とゲート絶縁層1040と側壁絶縁物1060a及び側壁絶縁物1060bと絶縁物1070とソース1080a及びドレイン1080bを有する点で図23Aに示すトランジスタと同じである。図23Aに示すトランジスタと図23Bに示すトランジスタの相違点は、側壁絶縁物1060a及び側壁絶縁物1060bの下の半導体領域の導電型である。図23Aに示すトランジスタでは、側壁絶縁物1060a及び側壁絶縁物1060bの下の半導体領域はnの導電型を呈する半導体領域1030a及び半導体領域1030cであるが、図23Bに示すトランジスタでは、真性の半導体領域1030bである。すなわち、図23Bに示す半導体層において、半導体領域1030a半導体領域1030cとゲート1050が幅Loffだけ重ならない領域ができている。この領域をオフセット領域といい、その幅Loffをオフセット長という。図から明らかなように、オフセット長は、側壁絶縁物1060a側壁絶縁物1060bの幅と同じである。計算に使用するその他のパラメータは前述の通りである。計算にはシノプシス社製デバイスシミュレーションソフト、SentaurusDeviceを使用した。図20は、図23Aに示される構造のトランジスタのドレイン電流Id、実線及び移動度μ、点線のゲート電圧Vg、ゲートとソースの電位差依存性を示す。ドレイン電流Idは、ドレイン電圧ドレインとソースの電位差を1Vとし、移動度μはドレイン電圧を0.1Vとして計算したものである。図20A乃至Cにおいて、横軸はゲート電圧Vg単位:Vを示し、縦軸はドレイン電流Id単位:A及び移動度μ単位:cm2/Vsを示す。図20Aはゲート絶縁層の厚さtを15nmとしたものであり、図20Bは10nmとしたものであり、図20Cは5nmとしたものである。ゲート絶縁層が薄くなるほど、特にオフ状態でのドレイン電流Idオフ電流が顕著に低下する。一方、移動度μのピーク値やオン状態でのドレイン電流Idオン電流には目立った変化が無い。ゲート電圧Vgが1V前後で、ドレイン電流Idは10μAを超えることが示された。図21は、図23Bに示される構造のトランジスタで、オフセット長Loffを5nmとしたもののドレイン電流Id実線及び移動度μ点線のゲート電圧Vg依存性を示す。ドレイン電流Idは、ドレイン電圧を1Vとし、移動度μはドレイン電圧を0.1Vとして計算したものである。図21Aはゲート絶縁層の厚さtを15nmとしたものであり、図21Bは10nmとしたものであり、図21Cは5nmとしたものである。図21A乃至Cにおいて、横軸はゲート電圧Vg単位:Vを示し、縦軸はドレイン電流Id単位:A及び移動度μ単位:cm2/Vsを示す。また、図22は、図23Bに示される構造のトランジスタで、オフセット長Loffを15nmとしたもののドレイン電流Id実線及び移動度μ点線のゲート電圧依存性を示す。ドレイン電流Idは、ドレイン電圧を1Vとし、移動度μはドレイン電圧を0.1Vとして計算したものである。図22Aはゲート絶縁層の厚さtを15nmとしたものであり、図22Bは10nmとしたものであり、図22Cは5nmとしたものである。図22A乃至Cにおいて、横軸はゲート電圧Vg単位:Vを示し、縦軸はドレイン電流Id単位:A及び移動度μ単位:cm2/Vsを示す。いずれもゲート絶縁層が薄くなるほど、オフ電流が顕著に低下する一方、移動度μのピーク値やオン電流には目立った変化が無い。なお、移動度μのピークは、図20では80cm2/Vs程度であるが、図21では60cm2/Vs程度、図22では40cm2/Vs程度と、オフセット長Loffが増加するほど低下する。また、オフ電流も同様の傾向がある。一方、オン電流もオフセット長Loffの増加に伴って減少するが、オフ電流の低下に比べるとはるかに緩やかである。また、いずれもゲート電圧Vgが1V前後で、ドレイン電流Idは10μAを超えることが示された。また、In、Sn及びZnを主成分とする酸化物半導体をチャネル形成領域とするトランジスタは、該酸化物半導体を形成する際に基板を加熱して成膜すること、或いは酸化物半導体膜を形成した後に熱処理を行うことで良好な特性を得ることができる。なお、主成分とは組成比で5atomic以上含まれる元素をいう。In、Sn及びZnを主成分とする酸化物半導体膜の成膜後に基板を意図的に加熱することで、トランジスタの電界効果移動度を向上させることが可能となる。また、トランジスタのしきい値電圧をプラスシフトさせ、ノーマリオフ化させることが可能となる。例えば、図24は、In、Sn、Znを主成分とし、チャネル長Lが3μm、チャネル幅Wが10μmである酸化物半導体膜と、厚さ100nmのゲート絶縁層を用いたトランジスタの特性ドレイン電流ID実線及び移動度μFE点線のゲート電圧依存性である。なお、VDは10Vとした。図24A乃至Cにおいて、横軸はゲート電圧VG単位:Vを示し、縦軸はドレイン電流ID単位:A及び移動度μFE単位:cm2/Vsを示す。図24Aは基板を意図的に加熱せずにスパッタリング法でIn、Sn及びZnを主成分とする酸化物半導体膜を形成したときのトランジスタ特性である。このとき電界効果移動度のピークは18.8cm2/Vsが得られている。一方、基板を意図的に加熱してIn、Sn及びZnを主成分とする酸化物半導体膜を形成すると電界効果移動度を向上させることが可能となる。図24Bは基板を200°Cに加熱してIn、Sn及びZnを主成分とする酸化物半導体膜を形成したときのトランジスタ特性を示すが、電界効果移動度のピークは32.2cm2/Vsが得られている。電界効果移動度は、In、Sn及びZnを主成分とする酸化物半導体膜を形成した後に熱処理をすることによって、さらに高めることができる。図24Cは、In、Sn及びZnを主成分とする酸化物半導体膜を200°Cでスパッタリング成膜した後、650°Cで熱処理をしたときのトランジスタ特性を示す。このとき電界効果移動度のピークは34.5cm2/Vsが得られている。基板を意図的に加熱することでスパッタリング成膜中の水分が酸化物半導体膜中に取り込まれるのを低減する効果が期待できる。また、成膜後に熱処理をすることによっても、酸化物半導体膜から水素や水酸基若しくは水分を放出させ除去することができ、上記のように電界効果移動度を向上させることができる。このような電界効果移動度の向上は、脱水化脱水素化による不純物の除去のみならず、高密度化により原子間距離が短くなるためとも推定される。また、酸化物半導体から不純物を除去して高純度化することで結晶化を図ることができる。このように高純度化された非単結晶酸化物半導体は、理想的には100cm2/Vsを超える電界効果移動度を実現することも可能になると推定される。In、Sn及びZnを主成分とする酸化物半導体に酸素イオンを注入し、熱処理により該酸化物半導体に含まれる水素や水酸基若しくは水分を放出させ、その熱処理と同時に又はその後の熱処理により酸化物半導体を結晶化させても良い。このような結晶化若しくは再結晶化の処理により結晶性の良い非単結晶酸化物半導体を得ることができる。基板を意図的に加熱して成膜すること及び/又は成膜後に熱処理することの効果は、電界効果移動度の向上のみならず、トランジスタのノーマリオフ化を図ることにも寄与している。基板を意図的に加熱しないで形成されたIn、Sn及びZnを主成分とする酸化物半導体膜をチャネル形成領域としたトランジスタは、しきい値電圧がマイナスシフトしてしまう傾向がある。しかし、基板を意図的に加熱して形成された酸化物半導体膜を用いた場合、このしきい値電圧のマイナスシフト化は解消される。つまり、しきい値電圧はトランジスタがノーマリオフとなる方向に動き、このような傾向は図24Aと図24Bの対比からも確認することができる。なお、しきい値電圧はIn、Sn及びZnの比率を変えることによっても制御することが可能であり、組成比としてIn:Sn:Zn=2:1:3とすることでトランジスタのノーマリオフ化を期待することができる。また、ターゲットの組成比をIn:Sn:Zn=2:1:3とすることで結晶性の高い酸化物半導体膜を得ることができる。意図的な基板加熱温度若しくは熱処理温度は、150°C以上、好ましくは200°C以上、より好ましくは400°C以上であり、より高温で成膜し或いは熱処理することでトランジスタのノーマリオフ化を図ることが可能となる。また、意図的に基板を加熱した成膜及び/又は成膜後に熱処理をすることで、ゲートバイアスストレスに対する安定性を高めることができる。例えば、2MV/cm、150°C、1時間印加の条件において、ドリフトがそれぞれ±1.5V未満、好ましくは±1.0V未満を得ることができる。実際に、酸化物半導体膜成膜後に加熱処理を行っていない試料1と、650°Cの加熱処理を行った試料2のトランジスタに対してBT試験を行った。まず基板温度を25°Cとし、ドレイン電圧Vdsを10Vとし、トランジスタのVg-Id特性の測定を行った。次に、基板温度を150°Cとし、Vdsを0.1Vとした。次に、ゲート絶縁層に印加される電界強度が2MV/cmとなるようにVgに20Vを印加し、そのまま1時間保持した。次に、Vgを0Vとした。次に、基板温度25°Cとし、Vdsを10Vとし、トランジスタのVg-Id測定を行った。これをプラスBT試験と呼ぶ。同様に、まず基板温度を25°Cとし、Vdsを10Vとし、トランジスタのVg-Id特性の測定を行った。次に、基板温度を150°Cとし、Vdsを0.1Vとした。次に、ゲート絶縁層に印加される電界強度が-2MV/cmとなるようにVgに-20Vを印加し、そのまま1時間保持した。次に、Vgを0Vとした。次に、基板温度25°Cとし、Vdsを10Vとし、トランジスタのVg-Id測定を行った。これをマイナスBT試験と呼ぶ。試料1のプラスBT試験の結果を図25Aに、マイナスBT試験の結果を図25Bに示す。また、試料2のプラスBT試験の結果を図26Aに、マイナスBT試験の結果を図26Bに示す。図25AB及び図26ABにおいて、横軸はゲート電圧Vg単位:Vを示し、縦軸はドレイン電流Id単位:Aを示す。試料1のプラスBT試験及びマイナスBT試験によるしきい値電圧の変動は、それぞれ1.80V及び0.42Vであった。また、試料2のプラスBT試験及びマイナスBT試験によるしきい値電圧の変動は、それぞれ0.79V及び0.76Vであった。試料1及び試料2は、いずれも、BT試験前後におけるしきい値電圧の変動が小さく、信頼性が高いことがわかる。熱処理は酸素雰囲気中で行うことができるが、まず窒素若しくは不活性ガス、又は減圧下で熱処理を行ってから酸素を含む雰囲気中で熱処理を行っても良い。最初に脱水化脱水素化を行ってから酸素を酸化物半導体に加えることで、熱処理の効果をより高めることができる。また、後から酸素を加えるには、酸素イオンを電界で加速して酸化物半導体膜に注入する方法を適用しても良い。酸化物半導体中及び該酸化物半導体と接する膜との界面には、酸素欠損による欠陥が生成されやすいが、かかる熱処理により酸化物半導体中に酸素を過剰に含ませることにより、定常的に生成される酸素欠損を過剰な酸素によって補償することが可能となる。過剰酸素は主に格子間に存在する酸素であり、その酸素濃度は1×1016/cm3以上2×1020/cm3以下とすれば、結晶に歪み等を与えることなく酸化物半導体中に含ませることができる。また、熱処理によって酸化物半導体に結晶が少なくとも一部に含まれるようにすることで、より安定な酸化物半導体膜を得ることができる。例えば、組成比In:Sn:Zn=1:1:1のターゲットを用いて、基板を意図的に加熱せずにスパッタリング成膜した酸化物半導体膜は、X線回折XRD:X-RayDiffractionでハローパタンが観測される。この成膜された酸化物半導体膜を熱処理することによって結晶化させることができる。熱処理温度は任意であるが、例えば650°Cの熱処理を行うことで、X線回折により明確な回折ピークを観測することができる。実際に、In-Sn-Zn-O膜のXRD分析を行った。XRD分析には、BrukerAXS社製X線回折装置D8ADVANCEを用い、Out-of-Plane法で測定した。XRD分析を行った試料として、試料A及び試料Bを用意した。以下に試料A及び試料Bの作製方法を説明する。脱水素化処理済みの石英基板上にIn-Sn-Zn-O膜を100nmの厚さで成膜した。In-Sn-Zn-O膜は、スパッタリング装置を用い、酸素雰囲気で電力を100WDCとして成膜した。ターゲットは、原子数比がIn:Sn:Zn=1:1:1のIn-Sn-Zn-Oターゲットを用いた。なお、成膜時の基板加熱温度は200°Cとした。このようにして作製した試料を試料Aとした。次に、試料Aと同様の方法で作製した試料に対し加熱処理を650°Cの温度で行った。加熱処理は、はじめに窒素雰囲気で1時間の加熱処理を行い、温度を下げずに酸素雰囲気でさらに1時間の加熱処理を行っている。このようにして作製した試料を試料Bとした。図27に試料A及び試料BのXRDスペクトルを示す。試料Aでは、結晶由来のピークが観測されなかったが、試料Bでは、2θが35deg近傍及び37deg~38degに結晶由来のピークが観測された。このように、In、Sn及びZnを主成分とする酸化物半導体は成膜時に意図的に基板を加熱すること及び/又は成膜後に熱処理することによりトランジスタの特性を向上させることができる。この基板加熱や熱処理は、酸化物半導体にとって悪性の不純物である水素や水酸基を膜中に含ませないようにすること、或いは膜中から除去する作用がある。すなわち、酸化物半導体中でドナー不純物となる水素を除去することで高純度化を図ることができ、それによってトランジスタのノーマリオフ化を図ることができ、酸化物半導体が高純度化されることによりオフ電流を1aA/μm以下にすることができる。ここで、上記オフ電流値の単位は、チャネル幅1μmあたりの電流値を示す。具体的には、図28に、トランジスタのオフ電流と測定時の基板温度絶対温度の逆数との関係を示す。ここでは、簡単のため測定時の基板温度の逆数に1000を掛けた数値1000/Tを横軸としている。また、図28において、縦軸は、オフ電流単位:aA/μmを示す。図28に示すように、トランジスタのオフ電流は、基板温度が125°Cの場合には1aA/μm1×10-18A/μm以下、85°Cの場合には100zA/μm1×10-19A/μm以下、室温27°Cの場合には1zA/μm1×10-21A/μm以下にすることができる。好ましくは、125°Cにおいて0.1aA/μm1×10-19A/μm以下に、85°Cにおいて10zA/μm1×10-20A/μm以下に、室温において0.1zA/μm1×10-22A/μm以下にすることができる。もっとも、酸化物半導体膜の成膜時に水素や水分が膜中に混入しないように、成膜室外部からのリークや成膜室内の内壁からの脱ガスを十分抑え、スパッタガスの高純度化を図ることが好ましい。例えば、スパッタガスは水分が膜中に含まれないように露点-70°C以下であるガスを用いることが好ましい。また、ターゲットそのものに水素や水分などの不純物が含まれていていないように、高純度化されたターゲットを用いることが好ましい。In、Sn及びZnを主成分とする酸化物半導体は熱処理によって膜中の水分を除去することができるが、In、Ga、Znを主成分とする酸化物半導体と比べて水分の放出温度が高いため、好ましくは最初から水分の含まれない膜を形成しておくことが好ましい。また、酸化物半導体膜成膜後に650°Cの加熱処理を行った試料Bを用いたトランジスタにおいて、基板温度と電気的特性の関係について評価した。測定に用いたトランジスタは、チャネル長Lが3μm、チャネル幅Wが10μm、Lovが0μm、dWが0μmである。なお、Vdsは10Vとした。なお、基板温度は-40°C、-25°C、25°C、75°C、125°C及び150°Cで行った。ここで、トランジスタにおいて、ゲート電極と一対の電極との重畳する幅をLovと呼び、酸化物半導体膜に対する一対の電極のはみ出しをdWと呼ぶ。図29に、Id実線及び電界効果移動度点線のVg依存性を示す。また、図30Aに基板温度としきい値電圧の関係を、図30Bに基板温度と電界効果移動度の関係を示す。図30Aより、基板温度が高いほどしきい値電圧は低くなることがわかる。なお、その範囲は-40°C~150°Cで0.38V~-1.08Vであった。また、図30Bより、基板温度が高いほど電界効果移動度が低くなることがわかる。なお、その範囲は-40°C~150°Cで37.4cm2/Vs~33.4cm2/Vsであった。従って、上述の温度範囲において電気的特性の変動が小さいことがわかる。上記のようなIn、Sn及びZnを主成分とする酸化物半導体をチャネル形成領域とするトランジスタによれば、オフ電流を1aA/μm以下に保ちつつ、電界効果移動度を30cm2/Vs以上、好ましくは40cm2/Vs以上、より好ましくは60cm2/Vs以上とし、LSIで要求されるオン電流の値を満たすことができる。例えば、L/W=33nm/40nmのFETで、ゲート電圧2.7V、ドレイン電圧1.0Vのとき12μA以上のオン電流を流すことができる。またトランジスタの動作に求められる温度範囲においても、十分な電気的特性を確保することができる。このような特性であれば、Si半導体で作られる集積回路の中に酸化物半導体で形成されるトランジスタを混載しても、動作速度を犠牲にすることなく新たな機能を有する集積回路を実現することができる。本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。実施の形態4本実施の形態では、本発明の一態様の半導体装置を用いた電子機器の一例について、図7を用いて説明する。本発明の一態様に係る半導体装置は、表示装置、ノート型パーソナルコンピュータ、記録媒体を備えた画像再生装置代表的にはDVD:DigitalVersatileDisc等の記録媒体を再生し、その画像を表示しうるディスプレイを有する装置に用いることができる。その他に、本発明の一態様に係る半導体装置を用いることができる電子機器として、携帯電話、携帯型ゲーム機、携帯情報端末、電子書籍、ビデオカメラ、デジタルスチルカメラ、ゴーグル型ディスプレイヘッドマウントディスプレイ、ナビゲーションシステム、音響再生装置カーオーディオ、デジタルオーディオプレイヤー等、複写機、ファクシミリ、プリンター、プリンター複合機、現金自動預け入れ払い機ATM、自動販売機などが挙げられる。図7Aは表示装置であり、筐体5001、表示部5002、支持台5003等を有する。本発明の一態様に係る半導体装置は、表示部5002に用いることができる。表示部5002に本発明の一態様に係る半導体装置を用いることで、コントラストの高い画像データを得ることができる。なお、表示装置には、パーソナルコンピュータ用、TV放送受信用、広告表示用などの全ての情報表示用表示装置が含まれる。図7Bは携帯情報端末であり、筐体5101、表示部5102、操作キー5103等を有する。本発明の一態様に係る半導体装置は、表示部5102に用いることができる。表示部5102に本発明の一態様に係る半導体装置を用いることで、コントラストの高い画像データを得ることができる。或いは、表示部5102に本発明の一態様に係る半導体装置を用いることで、携帯情報端末の消費電力を低減させることができる。図7Cは現金自動預け入れ払い機であり、筐体5201、表示部5202、硬貨投入口5203、紙幣投入口5204、カード投入口5205、通帳投入口5206等を有する。本発明の一態様に係る半導体装置は、表示部5202に用いることができる。表示部5202に本発明の一態様に係る半導体装置を用いることで、コントラストの高い画像データを得ることができる。そして、本発明の一態様に係る半導体装置を用いた現金自動預け入れ払い機は、指紋、顔、手形、掌紋及び手の静脈の形状、虹彩等の、生体認証に用いられる生体情報の読み取りを、より高精度で行うことが出来る。よって、生体認証における、本人であるにもかかわらず本人ではないと誤認識してしまう本人拒否率と、他人であるにもかかわらず本人と誤認識してしまう他人受入率とを、低く抑えることができる。図7Dは携帯型ゲーム機であり、筐体5301、筐体5302、表示部5303、表示部5304、マイクロホン5305、スピーカー5306、操作キー5307、スタイラス5308等を有する。本発明の一態様に係る半導体装置は、表示部5303又は表示部5304に用いることができる。表示部5303又は表示部5304に本発明の一態様に係る半導体装置を用いることで、コントラストの高い画像データを得ることができる。なお、図7Dに示した携帯型ゲーム機は、2つの表示部5303と表示部5304とを有しているが、携帯型ゲーム機が有する表示部の数は、これに限定されない。図7Eは携帯電話であり、筐体5401、表示部5402、音声入力部5403、音声出力部5404、操作キー5405、受光部5406等を有する。受光部5406において受信した光を電気信号に変換することで、外部の画像を取り込むことができる。本発明の一態様に係る半導体表示装置は、表示部5402に用いることができる。表示部5402に本発明の一態様に係る半導体装置を用いることで、コントラストの高い画像データを得ることができる。また、本発明の一態様に係る半導体装置は、受光部5406において受信した光を電気信号に変換するのに用いることができる。本発明の一態様に係る半導体装置を用いることで、コントラストの高い画像データを得ることができる。本実施の形態は、上記実施の形態と適宜組み合わせて実施することができる。本実施例では、本発明の一態様のフォトセンサの駆動方法を用いたフォトセンサの動作について、計算によって求めた結果を図8乃至図10を用いて説明する。図8に、本実施例で用いたフォトセンサの回路構成を示す。図8において、pinフォトダイオード163は、i層に入射した光に応じた電流を生成する動作を行う。pinフォトダイオード163の等価回路は、定電流源161、容量162、フォトダイオード101で構成される。増幅素子であるトランジスタ102は、電荷保持ノードFDの電位に応じた電流値に変換する動作を行う。スイッチング素子であるトランジスタ103は、pinフォトダイオード163による電荷保持ノードFDへの電荷蓄積を制御する。トランジスタ105は、フォトセンサの出力を制御する。電荷保持ノードFDは、pinフォトダイオード163が受ける光の量に応じて変化する電荷を保持する。配線TXは、トランジスタ103を制御する信号線である。配線SEは、トランジスタ105を制御する信号線である。配線RDは、電荷保持ノードFDの電位の初期化を制御する信号線である。配線OUTは、pinフォトダイオード163の電荷蓄積に応じた信号の出力配線である。配線VSS、配線VDDは、電源供給配線である。抵抗150は、プルダウン抵抗である。本実施例のフォトセンサの駆動方法は、前述のフォトセンサ100と同様であるため、ここでは省略する。また、本実施例のフォトセンサの動作については、図2に示すタイミングチャートを参照することができる。計算では、図2の時刻T4において、配線TXの電位を電位HTXから電位LTXに変化させるために要する時間である、立ち下がり時間TXH-Lによる、電荷保持ノードFDの電位を評価した。計算には、SPICESimulationProgramwithIntegratedCircuitEmphasis、スパイスの回路シミュレータを用いた。具体的には、定電流源161の電流量Idiodeが0.10ナノアンペアnA、0.30nA、及び0.34nAのときに、下記の立ち下がり時間TXH-Lをそれぞれ適用したフォトセンサの動作における、電荷保持ノードFDの電位を求めた。なお、Idiodeの値は、フォトダイオード101に入射される光の強度に対応する。立ち下がり時間TXH-Lは、従来例である0ナノ秒nsと、本発明の一態様を適用した例である、1ns、2ns、3ns、4ns、5ns、6ns、7ns、8ns、9ns、10ns、20ns、30ns、40ns、50ns、60ns、70ns、80ns、90ns、及び100nsと、比較例である200nsの21種類の値を用いた。その他の計算条件については以下の通りである。容量162は1フェムトファラドfFとし、蓄積動作を行う時間図2における時刻T3から時刻T4の間の時間は2.8ミリ秒とした。また、トランジスタ102、トランジスタ103、及びトランジスタ105のサイズ及び特性は同一とした。図9ABに配線TXの立ち下がり時間TXH-Lと電荷保持ノードFDの電位の関係を示す。図9Bは、図9Aのうち、立ち下がり時間TXH-Lが0ns以上10ns以下の範囲を拡大した図を示す。図9ABにおいて、横軸は、立ち下がり時間TXH-L単位:nsを示す。また、縦軸は電荷保持ノードFDの電位単位:Vを示す。図9ABに示す通り、Idiodeの値に関わらず、本発明の一態様を適用した例における電位は、従来例TXH-L=0nsにおける電位よりも高い値となった。また、Idiodeの値が高い場合は、Idiodeの値が低い場合に比べて、従来例と、本発明の一態様を適用した例との電位の値の差が大きく現れている。特に、Idiodeが0.34nAのとき、従来例TXH-L=0nsの電位が-16.2Vであるのに対し、本発明の一態様を適用した一例TXH-L=1nsの電位は-13.8Vであった。つまり、フォトダイオード101に入射される光の強度が大きいときに、本発明の一態様を適用すると、特にクロックフィードスルーを抑制することができることが示唆された。また、Idiodeが0.34nAの場合、比較例TXH-L=200nsにおける電位は、従来例における電位よりも低い値となった。これらの結果から、配線TXの立ち下がり時間TXH-Lが0nsより長く200nsよりも短いと、本実施例で用いたトランジスタ103の寄生容量に起因する電荷保持ノードFDの電位変化クロックフィードスルーを抑制できることがわかった。また、TXH-Lが200ns以上であると、配線TXのパルス信号の立ち下がりが緩やかすぎるため、クロックフィードスルー現象が発生することが示唆された。また、図10に、定電流源161の電流量Idiodeと、電荷保持ノードFDの電位との関係を示す。図10において、縦軸は電荷保持ノードFDの電位単位:Vを示し、横軸はIdiode単位:nAを示す。また、図10において、電荷保持ノードFDから全ての電荷が流出したときの電位は-16.05Vである。図10において、従来例であるTXH-L=0nsの電位は、Idiodeが0.34nAのところで、-16.05Vに達した。一方、本発明の一態様を適用した例であるTXH-L=10nsの電位は、Idiodeが0.38nAのところで、同じ-16.05Vに達した。つまり、従来例のフォトセンサは、Idiodeが0~0.34nAの範囲の光の強度に相当する電位に応じた信号を出力できる。そして、本発明の一態様を適用したフォトセンサは、それよりも幅の広い、Idiodeが0~0.38nAの範囲の光の強度に相当する電位に応じた信号を出力できる。この結果から、本発明の一態様を適用したフォトセンサは、従来例のフォトセンサに比べて、得られる画像データのコントラストが高いことが示唆された。本実施例では、本発明の一態様の半導体装置である固体撮像装置の動作について図11乃至図13を用いて説明する。本実施例では、本発明の一態様を適用した構成例と、本発明を適用していない比較例と、の2つの固体撮像装置について説明する。本実施例で用いた固体撮像装置が備えるフォトセンサの構成について説明する。構成例の固体撮像装置が備えるフォトセンサは、図13Aに示すフォトセンサ112である。フォトセンサ112において、フォトダイオード101は、i層に入射した光に応じた電流を生成する動作を行う。増幅素子であるトランジスタ102は、電荷保持ノードFDの電位に応じた電流値に変換する動作を行う。スイッチング素子であるトランジスタ103は、フォトダイオード101による電荷保持ノードFDへの電荷蓄積を制御する。トランジスタ105は、フォトセンサの出力を制御する。電荷保持ノードFDは、フォトダイオード101が受ける光の量に応じて変化する電荷を保持する。また、図13Aにおいて、配線TXは、トランジスタ103を制御する信号線である。配線SEは、トランジスタ105を制御する信号線である。配線RDは、電荷保持ノードFDの電位の初期化を制御する信号線である。配線OUTは、フォトダイオード101の電荷蓄積に応じた信号の出力配線である。配線VSS、配線VDDは、電源供給配線である。抵抗150は、プルダウン抵抗である。容量151は、配線TXに電気的に接続されている。比較例の固体撮像装置が備えるフォトセンサは、図13Bに示すフォトセンサ113である。フォトセンサ113は、容量151を備えていない点以外は、フォトセンサ112と同様の構成である。本実施例で用いた固体撮像装置が備えるフォトセンサの動作について説明する。本実施例のフォトセンサの動作については、図2に示すタイミングチャートを参照することができる。本実施例では、配線TXの電位のうち、電位HTXを3Vとし、電位LTXを-16Vとした。構成例の配線TXの入力波形を図11Aに示す。図11Aに示す0msが、図2における時刻T4に相当する。具体的には、1μFマイクロファラドの容量151を用い、電位HTXから電位LTXへ比較例に比べて緩やかに変化するパルスとした。比較例の配線TXの入力波形を図11Bに示す。図11Bに示す0msが、図2における時刻T4に相当する。具体的には、時刻0msにおいて、電位HTXから電位LTXに変化するパルスとした。なお、図11ABにおいて、縦軸は、配線TXの電位単位:Vを示し、横軸は、時間単位:msを示す。次に、フォトセンサ読み出し回路の構成について図14を用いて説明する。本実施例で用いた固体撮像装置の表示部は、1024行768列の画素で構成され、表示素子は各行各列の画素に1個、フォトセンサは2行2列の画素に1個、を有する構成である。すなわち、表示素子は1024行768列、フォトセンサは512行384列で構成される。また、フォトセンサ出力信号線は2列を1組として表示装置外部に出力する。すなわち、2行4列の画素8個に挟まれるフォトセンサ計2個から出力を1個取得する。図14に示すフォトセンサの走査線駆動回路は、同時に画素4行分すなわちフォトセンサ2行分を駆動し、選択行を画素2行分に相当するフォトセンサ1行分ずつシフトさせていく駆動方法を行う。ここで、各行のフォトセンサは、走査線駆動回路が選択行のシフトを2回行う期間、連続して選択されることになる。なお、フォトセンサの出力信号線343には、同時に2行分のフォトセンサの出力が重畳されることになる。また、選択行のシフトを512回繰り返すことで、全フォトセンサを駆動することができる。フォトセンサ読み出し回路は、図14に示すように、画素24列に1個ずつセレクタを有する。セレクタは、表示部におけるフォトセンサの出力信号線343について2列分を1組とする12組から1組を選択して出力を取得する。すなわち、フォトセンサ読み出し回路全体で、セレクタを32個有し、同時に32個の出力を取得する。各々のセレクタによる選択を12組全てに対して行うことで、フォトセンサ1行分に相当する合計384個の出力を取得することができる。セレクタによる12組の選択を、フォトセンサの走査線駆動回路が選択行をシフトさせる都度行うことで、全フォトセンサの出力を得ることができる。本実施例では、図14に示すように、アナログ信号であるフォトセンサの出力を表示装置外部に取り出し、表示装置外部に設けたアンプを用いて増幅した後にAD変換器を用いてデジタル信号に変換する構成を採用した。図12に本実施例の固体撮像装置を用いて黒い被写体と白い被写体の撮像をそれぞれ行った結果のヒストグラムを示す。図12において、縦軸は画素数単位なしを示し、横軸はAD変換器の出力電圧単位:Vを示す。比較例の固体撮像装置は、黒い被写体を撮像した結果が図12Bに実線で表され、白い被写体を撮像した結果が、図12Bに破線で表されている。さらに、実際に得られた黒い被写体の画像を図15Cに示し、白い被写体の画像を図15Dに示す。図12B及び図15CDからわかるように、黒と白のコントラストはわずかな違いであった。一方、構成例の固体撮像装置は、黒い被写体を撮像した結果が、図12Aに実線で表され、白い被写体を撮像した結果が、図12Aに破線で表されている。さらに、実際に得られた黒い被写体の画像を図15Aに示し、白い被写体の画像を図15Bに示す。図12A及び図15ABからわかるように、比較例に比べて、黒と白のコントラストが高いことがわかった。これらの結果から、固体撮像装置に、配線TXと電気的に接続する容量を設け、該容量を用いて、配線TXの電位が電位HTXから電位LTXへ緩やかに変化するパルスを入力することで、トランジスタ103の寄生容量に起因する電荷保持ノードFDの電位変化クロックフィードスルーを抑制できることが示唆された。以上のように、本発明の一態様を適用することで、小型でコントラストの高い画像データを取得することができるフォトセンサを用いた半導体装置を実現することができる。本実施例では、In-Sn-Zn-O膜を酸化物半導体膜に用いたトランジスタの一例について、図31を用いて説明する。図31は、コプラナー型であるトップゲートトップコンタクト構造のトランジスタの上面図及び断面図である。図31Aにトランジスタの上面図を示す。また、図31Bに図31Aの一点鎖線A-Bに対応する断面A-Bを示す。図31Bに示すトランジスタは、基板2100と、基板2100上に設けられた下地絶縁層2102と、下地絶縁層2102の周辺に設けられた保護絶縁膜2104と、下地絶縁層2102及び保護絶縁膜2104上に設けられた高抵抗領域2106a及び低抵抗領域2106bを有する酸化物半導体膜2106と、酸化物半導体膜2106上に設けられたゲート絶縁層2108と、ゲート絶縁層2108を介して酸化物半導体膜2106と重畳して設けられたゲート電極2110と、ゲート電極2110の側面と接して設けられた側壁絶縁膜2112と、少なくとも低抵抗領域2106bと接して設けられた一対の電極2114と、少なくとも酸化物半導体膜2106、ゲート電極2110及び一対の電極2114を覆って設けられた層間絶縁膜2116と、層間絶縁膜2116に設けられた開口部を介して少なくとも一対の電極2114の一方と接続して設けられた配線2118と、を有する。なお、図示しないが、層間絶縁膜2116及び配線2118を覆って設けられた保護膜を有していても構わない。該保護膜を設けることで、層間絶縁膜2116の表面伝導に起因して生じる微小リーク電流を低減することができ、トランジスタのオフ電流を低減することができる。本実施例は、他の実施の形態等に記載した構成と適宜組み合わせて実施することが可能である。本実施例では、実施例3とは異なるIn-Sn-Zn-O膜を酸化物半導体膜に用いたトランジスタの一例について、図32を用いて説明する。図32は、本実施例で作製したトランジスタの構造を示す上面図及び断面図である。図32Aはトランジスタの上面図である。また、図32Bは図32Aの一点鎖線A-Bに対応する断面図である。図32Bに示すトランジスタは、基板6000と、基板6000上に設けられた下地絶縁層6020と、下地絶縁層6020上に設けられた酸化物半導体膜6060と、酸化物半導体膜6060と接する一対の電極6140と、酸化物半導体膜6060及び一対の電極6140上に設けられたゲート絶縁層6080と、ゲート絶縁層6080を介して酸化物半導体膜6060と重畳して設けられたゲート電極6100と、ゲート絶縁層6080及びゲート電極6100を覆って設けられた層間絶縁膜6160と、層間絶縁膜6160に設けられた開口部を介して一対の電極6140と接続する配線6180と、層間絶縁膜6160及び配線6180を覆って設けられた保護膜6200と、を有する。基板6000としてはガラス基板を、下地絶縁層6020としては酸化シリコン膜を、酸化物半導体膜6060としてはIn-Sn-Zn-O膜を、一対の電極6140としてはタングステン膜を、ゲート絶縁層6080としては酸化シリコン膜を、ゲート電極6100としては窒化タンタル膜とタングステン膜との積層構造を、層間絶縁膜6160としては酸化窒化シリコン膜とポリイミド膜との積層構造を、配線6180としてはチタン膜、アルミニウム膜、チタン膜がこの順で形成された積層構造を、保護膜6200としてはポリイミド膜を、それぞれ用いた。なお、図32Aに示す構造のトランジスタにおいて、ゲート電極6100と一対の電極6140との重畳する幅をLovと呼ぶ。同様に、酸化物半導体膜6060に対する一対の電極6140のはみ出しをdWと呼ぶ。本実施例は、他の実施の形態等に記載した構成と適宜組み合わせて実施することが可能である。"