"受信信号をサンプリングして得られるデジタルデータの列を受け取り、前記デジタルデータの列のうち2つの連続するデジタルデータを用いて、内挿により第1のデータ切り替わり点の時間軸上の位置を算出すると共に、外挿により第2のデータ切り替わり点の時間軸上の位置を算出する位相検出器と、前記第1のデータ切り替わり点の平均位置と瞬時位置とに基づいて前記デジタルデータの列からデータ判定値の列を抽出するデータ判定部と、2つの連続するデジタルデータに挟まれた時間軸上の区間の内に、前記区間の直前の2つの連続するデジタルデータの外挿直線及び前記区間の直後の2つの連続するデジタルデータの外挿直線からそれぞれ求めた2つの前記第2のデータ切り替わり点が位置し且つ前記2つの外挿直線の傾きの符号が互いに異なる場合、前記データ判定部により抽出された前記データ判定値の列の前記区間に対応するデータ判定値を、外挿により推定されるデータ値で置き換えるデータ選択部を含むことを特徴とするデータ復元回路。3つの連続するデジタルデータが010又は101である場合に孤立パルスを検出する系列判定部を更に含み、前記データ選択部は、前記系列判定部が孤立パルスを検出する場合、前記データ判定部により抽出された前記データ判定値を、前記系列判定部が検出した孤立パルスのデータ値で置き換えることを特徴とする請求項1記載のデータ復元回路。2つの連続するデジタルデータに挟まれた時間軸上の区間の内に、前記区間の直前の2つの連続するデジタルデータの外挿直線及び前記区間の直後の2つの連続するデジタルデータの外挿直線からそれぞれ求めた2つの前記第2のデータ切り替わり点が位置し且つ前記2つの外挿直線の傾きの符号が互いに異なる場合、孤立パルスを検出する孤立パルス判定部を更に含み、前記データ選択部は、前記孤立パルス判定部が孤立パルスを検出する場合、前記データ判定部により抽出された前記データ判定値の列の前記区間に対応するデータ判定値を、前記孤立パルス判定部が検出した孤立パルスのデータ値で置き換えることを特徴とする請求項1又は2記載のデータ復元回路。受信信号をサンプリングして得られるデジタルデータの列のうち2つの連続するデジタルデータを用いて、内挿により第1のデータ切り替わり点の時間軸上の位置を算出すると共に、外挿により第2のデータ切り替わり点の時間軸上の位置を算出し、前記第1のデータ切り替わり点の平均位置と瞬時位置とに基づいて前記デジタルデータの列からデータ判定値の列を抽出し、2つの連続するデジタルデータに挟まれた時間軸上の区間の内に、前記区間の直前の2つの連続するデジタルデータの外挿直線及び前記区間の直後の2つの連続するデジタルデータの外挿直線からそれぞれ求めた2つの前記第2のデータ切り替わり点が位置し且つ前記2つの外挿直線の傾きの符号が互いに異なる場合、前記データ判定値の列の前記区間に対応するデータ判定値を、外挿により推定されるデータ値で置き換える各段階を含むことを特徴とするデータ復元方法。3つの連続するデジタルデータが010又は101である場合に孤立パルスを検出し、前記データ判定値の列のデータ判定値を、前記検出された孤立パルスのデータ値で置き換えることを特徴とする請求項4記載のデータ復元方法。以上を鑑みると、孤立パルスを確実に検出して適切なデータ判定を実行できるデータ復元回路及びデータ復元方法が望まれる。データ復元回路は、受信信号をサンプリングして得られるデジタルデータの列を受け取り、前記デジタルデータの列のうち2つの連続するデジタルデータを用いて、内挿により第1のデータ切り替わり点の時間軸上の位置を算出すると共に、外挿により第2のデータ切り替わり点の時間軸上の位置を算出する位相検出器と、前記第1のデータ切り替わり点の平均位置と瞬時位置とに基づいて前記デジタルデータの列からデータ判定値の列を抽出するデータ判定部と、2つの連続するデジタルデータに挟まれた時間軸上の区間の内に、前記区間の直前の2つの連続するデジタルデータの外挿直線及び前記区間の直後の2つの連続するデジタルデータの外挿直線からそれぞれ求めた2つの前記第2のデータ切り替わり点が位置し且つ前記2つの外挿直線の傾きの符号が互いに異なる場合、前記データ判定部により抽出された前記データ判定値の列の前記区間に対応するデータ判定値を、外挿により推定されるデータ値で置き換えるデータ選択部を含むことを特徴とする。データ復元方法は、受信信号をサンプリングして得られるデジタルデータの列のうち2つの連続するデジタルデータを用いて、内挿により第1のデータ切り替わり点の時間軸上の位置を算出すると共に、外挿により第2のデータ切り替わり点の時間軸上の位置を算出し、前記第1のデータ切り替わり点の平均位置と瞬時位置とに基づいて前記デジタルデータの列からデータ判定値の列を抽出し、2つの連続するデジタルデータに挟まれた時間軸上の区間の内に、前記区間の直前の2つの連続するデジタルデータの外挿直線及び前記区間の直後の2つの連続するデジタルデータの外挿直線からそれぞれ求めた2つの前記第2のデータ切り替わり点が位置し且つ前記2つの外挿直線の傾きの符号が互いに異なる場合、前記データ判定値の列の前記区間に対応するデータ判定値を、外挿により推定されるデータ値で置き換える各段階を含むことを特徴とする。本願開示の少なくとも1つの実施例によれば、孤立パルスを確実に検出して適切なデータ判定を実行できるデータ復元回路及びデータ復元方法が実現される。以下に、本発明の実施例を添付の図面を用いて詳細に説明する。図3は、データ復元回路の構成の一例を示す図である。データ復元回路は、内挿位相検出器10、位相フィルタ11、加算器12、シリアルパラレル変換器13、外挿位相検出器14、遷移モニタ15、孤立パルス判定部16、系列判定部17、系列演算部18、及びデータ判定回路及び選択部19を含む。データ復元回路は更に、信号経路においてタイミングを調整して同期をとるための複数のフリップフロップ20を含む。図3及び以降の同様の図において、各ボックスで示される各機能ブロックと他の機能ブロックとの境界は、基本的には機能的な境界を示すものであり、物理的な位置の分離、電気的な信号の分離、制御論理的な分離等に対応するとは限らない。ハードウェアの場合、各機能ブロックは、他のブロックと物理的にある程度分離された1つのハードウェアモジュールであってもよいし、或いは他のブロックと物理的に一体となったハードウェアモジュール中の1つの機能を示したものであってもよい。ソフトウェアの場合、各機能ブロックは、他のブロックと論理的にある程度分離された1つのソフトウェアモジュールであってもよいし、或いは他のブロックと論理的に一体となったソフトモジュール中の1つの機能を示したものであってもよい。データ復元回路への入力信号は、アナログデジタル変換器ADCの出力であるデジタル信号である。このデジタル信号は、例えばクロック信号の立ち上がり及び立ち下がりにおいて、入力アナログ信号データをアナログデジタル変換することにより生成されるデジタルコードの列である。例えば、入力アナログ信号は5Gビット/秒であり、クロック信号の周波数は5GHzである。この場合、クロック信号の立ち上がり及び立ち下がりにより、入力アナログ信号のデータ間隔200psである1UI1ユニットインターバル毎に2点のサンプリングがなされる。1UIの端から端までを考えれば、1UI毎に3点のサンプル点が得られる。図4は、内挿位相検出器10の動作を説明するための図である。図2において、座標点21乃至23は、デジタルコードからなるデジタルデータの列において、連続する3つのデジタルデータに対応する。この3つのデジタルデータが1UI毎の3点のサンプル点に相当する。座標点21の横方向の位置は第1のデジタルデータのサンプルタイミングに相当し、座標点21の縦方向の位置は第1のデジタルデータの値に相当する。同様に、座標点22の横方向の位置は第2のデジタルデータのサンプルタイミングに相当し、座標点22の縦方向の位置は第2のデジタルデータの値に相当する。更に、座標点23の横方向の位置は第3のデジタルデータのサンプルタイミングに相当し、座標点23の縦方向の位置は第3のデジタルデータの値に相当する。図3に示す内挿位相検出器10は、受信信号をサンプリングして得られるデジタルデータの列を受け取り、デジタルデータの列のうち2つの連続するデジタルデータを用いて、内挿によりデータ切り替わり点の時間軸上の位置を算出する。具体的には、内挿位相検出器10は、デジタルデータが値を取り得る範囲の略中心にある所定のコード値の位置ZCとデジタルデータの列を補間して得られる線分とが交差するクロス点データ切り替わり点の位置をデジタルデータの列から算出する。図4において、デジタルデータの列を補間して得られる線分24及び線分25が示される。線分24は、座標点21及び22の間を線形補完することにより得られる。線分25は、座標点22及び23の間を線形補完することにより得られる。デジタルデータが値を取り得る範囲は、例えばデジタルコードが5ビットの場合、0~31である。この場合、デジタルデータが値を取り得る範囲0~31の中心にあるコード値15.5が位置ZCとなる。内挿位相検出器10は、この位置ZCにある水平線と上記の補間により求めた線分とが交差するクロス点の位置PINSTをデジタル計算により求める。なお上記中心のコード値としては、整数値例えば15又は16に丸めた値を用いてもよい。位置PINSTは、当該UIの左端からクロス点までの距離を所定のビット数で表現したものであってよい。なお以下の説明においては、便宜上、位置ZCのコード値以上の値のデジタルデータを正とし、位置ZCのコード値以下の値のデジタルデータを負-とする。図3に示す位相フィルタ11は、フィルタ演算を実行することにより、上記のようにして求めたクロス点の位置PINSTに基づいて、クロス点の時間的な平均位置Pavを求める。この平均位置Pavは、長い時間にわたっての受信デジタルデータ中の複数のゼロクロス点の平均位置である。加算器12は、クロス点の時間的な平均位置Pavに0.5UIを加算することにより、データ中心点の推定位置Ppickを求める。なお図4や以下の説明では、1UIの長さを便宜的に1とする。この推定データ中心点位置Ppickは、後述するように、データ判定回路及び選択部19においてデータ中心点を推定するために用いられる。シリアルパラレル変換器13は、デジタルデータ列を時間軸上で例えば1:16にデマルチプレックスすることにより、16個のデータを並列に出力する。その結果、シリアルパラレル変換器13の出力は、16個のデジタルデータが並列に出力されるデジタルデータの列となる。このデマルチプレクス処理により、1ビットの高速データをシリアルパラレル変換して16ビット毎に纏め、16ビットのパラレルデータである低速データを生成する。これにより、例えば5Gビット/秒のデータレートを625Mbpsのデータレートに低下させ、以降のデジタル処理を容易に実現できる。なお16ビットのパラレルデータは入力アナログ信号の8UIユニットインターバルのデータに相当し、後段のデジタル処理では、この8UIのデータを纏めてパラレルに処理してよい。シリアルパラレル変換器13は更に、内挿位相検出器10の出力である瞬時クロス点の位置PINSTについても、時間軸上で例えば1:8にデマルチプレックスすることにより、8UIに相当する8個のデータを並列に出力する。なお上記のデータレートの変換は必ずしも必要な処理ではなく、デジタル処理が高速で実現できるのであればデータレートを落とす必要はない。また8UI毎の処理は単なる一例であり、任意の数のUI毎に処理してよく、例えば4UI毎の処理であってもよいし、1UI毎の処理であってもよい。16個のデジタルデータでの8UI、8個のデジタルデータでの4UI、或いは2個のデジタルデータでの1UIの何れの場合であっても、前回の処理対象のデジタルデータの最後の1個が、次の処理対象のデジタルデータの最初の1個として用いられる。処理対象のパラレルデータのUI数に関わらず、各UIに対しては同一の処理が実行されるので、以下の説明では、1UI毎の処理の場合について説明する。データ判定回路及び選択部19のデータ判定回路図13の90-1乃至90-8は、データ切り替わり点の平均位置と瞬時位置とに基づいてデジタルデータの列からデータ判定値の列を抽出する。具体的には、このデータ判定回路は、着目UIに対する瞬時クロス点位置PINSTデータ切り替わり点の瞬時位置を内挿位相検出器10からシリアルパラレル変換器13を介して受け取る。データ判定回路は更に、データ切り替わり点の平均位置に0.5を加算した推定データ中心点位置Ppickを加算器12から受け取る。データ判定回路は更に、例えば図4に示す3つのサンプル点21乃至23に対応するデジタルデータをシリアルパラレル変換器13から受け取る。データ判定回路はまず、3つのサンプル点のデジタルデータのそれぞれを0又は1に2値判定することにより、3つのサンプル点のデータ判定結果を得る。なお1UIの長さを便宜的に1とする。推定データ中心点位置Ppickが0より大きく1より小さい場合には、推定データ中心点位置Ppickをそのまま推定データ中心点位置として用いる。推定データ中心点位置Ppickが1以上の場合には、推定データ中心点位置Ppickから-1した値を推定データ中心点位置として用いる。更に推定データ中心点位置Ppickが0以下の場合には、推定データ中心点位置Ppickに1した値を推定データ中心点位置として用いる。この処理により、推定データ中心点位置が常に着目UIの範囲内に存在することになる。データ判定回路は更に、1UIに対して3つのデータから1つのデータを特定するために、当該UI内に位置する推定データ中心点位置と当該UIに対応する瞬時クロス点位置PINSTとを参照する。基本的には、瞬時クロス点の位置をデータ境界と考え、データ境界の前側と後側のうちで、推定データ中心点位置が位置する側と同じ側にあるサンプル点のデータを選択すればよい。例えば、図4に示す例では、着目1UIに属する3つのデジタルデータの0/1判定結果であるバイナリデータは、サンプル点21、22、23に対してそれぞれ0、1、1となる。またこの例では、サンプル点21と22との間に瞬時クロス点位置PINSTがある。この場合、瞬時クロス点位置PINSTの左側に推定データ中心点位置が属するのであれば、サンプル点21のバイナリデータ0が復元データとして選択される。また瞬時クロス点位置PINSTの右側に推定データ中心点位置が属するのであれば、サンプル点22又は23のバイナリデータ1が復元データとして選択される。着目1UIに属する3つのバイナリデータが全て1である場合、何れのデータを選択してもよく、何れを選択しても結果は同じである。3つのバイナリデータが全て0の場合も同様である。また着目1UIに属する3つのバイナリデータがそれぞれ0、1、0である場合、真ん中のバイナリデータ1を常に選択してよい。3つのバイナリデータがそれぞれ1、0、1である場合も同様である。即ち、クロス点が2回現れる場合には、中心の値であるバイナリデータを常に選択してよい。図5は、図3に示す系列判定部17の構成の一例を示す図である。系列判定部17は、符号回路30、Dフリップフロップ31乃至33、及び孤立点判定回路34を含む。符号回路30は、入力デジタルデータの最上位ビットの値に応じて、デジタルデータの符号に相当する1又は0の値を出力する。例えばデジタルコードが5ビットの場合、デジタルデータが値を取り得る範囲0~31の中心にある位置ZCはコード値15.5であり、ZC以上の値のデジタルデータに対しては1を出力し、ZC以上の値のデジタルデータに対しては0を出力してよい。Dフリップフロップ31乃至33は、符号回路30の3つの連続する出力値をそれぞれ格納する。孤立点判定回路34は、Dフリップフロップ31乃至33の格納値が010又は101である場合に、孤立パルス検出信号をアサートする。系列判定部17からは、この孤立パルス検出信号が出力されるとともに、孤立パルス検出信号がアサートされたときの孤立パルス値中心のデータ値であるDフリップフロップ32の格納値が出力される。このようにして系列判定部17は、3つの連続するデジタルデータが010又は101である場合に孤立パルスを検出する。図6は、図3に示す遷移モニタ15の動作を説明するための図である。図6は、遷移モニタ15の入出力信号の真理値表を示す。遷移モニタ15は、受信信号をサンプリングして得られるデジタルデータの列を受け取り、信号x,y,zを出力する。図6の真理値表において、D0及びD1は2つの連続するデジタルデータである。D0及びD1が両方ともに正である場合、及び、D0及びD1が両方ともに負-である場合、信号xは1となる。またD0及びD1が互いに異なる符号であるとき、信号xは0となる。信号yは、D1-D0の符号であり、D1>D0のときに1となり、D1<D0のときに0となる。信号zは、信号yとD0との排他的論理和である。なおこの場合、D0が正であれば1と考え、負であれば0と考えて、排他的論理和を計算する。図7は、信号y及び信号zの意味を説明するための図である。図7において、直線41乃至44の各々は、2つの連続するデジタルデータD0及びD1の外挿直線である。ここで外挿直線とは、2つの連続するデジタルデータを外挿する直線又は線分であり、2つの連続するデジタルデータに対応する2点の位置を通過し、2つの連続するデジタルデータに挟まれた時間軸上の区間の外の区間に延びる直線であるとする。上記の信号yは外挿直線の傾きの符号を示し、信号zはクロス点の位置が2つの連続するデジタルデータの左側と右側との何れの側にあるのかを示す。外挿直線41の場合、傾きが負即ち信号y=0であり、D0が負0であるので、信号zは0となる。この信号z=0は、クロス点がD0及びD1の左側に位置することを示す。外挿直線42の場合、傾きが正即ち信号y=1であり、D0が正1であるので、信号zは0となる。この信号z=0は、クロス点がD0及びD1の左側に位置することを示す。外挿直線43の場合、傾きが正即ち信号y=1であり、D0が負0であるので、信号zは1となる。この信号z=1は、クロス点がD0及びD1の右側に位置することを示す。外挿直線44の場合、傾きが負即ち信号y=0であり、D0が正1であるので、信号zは1となる。この信号z=1は、クロス点がD0及びD1の右側に位置することを示す。図3に示す外挿位相検出器14は、受信信号をサンプリングして得られるデジタルデータの列を受け取り、デジタルデータの列のうち2つの連続するデジタルデータを用いて、外挿によりデータ切り替わり点の時間軸上の位置を算出する。具体的には、外挿位相検出器14は、クロス点の位置がデジタルデータD0及びD1の右側又は左側の何れの側にあるのかを示す信号zの値に応じて、D0及びD1の何れか一方を選択し、その外側に延びる外挿直線を計算して外挿クロス点を計算する。図8は、外挿位相検出器14の構成の一例を示す図である。外挿位相検出器14は、フリップフロップ51、隣接点計算ユニット52、セレクタ53及び54、及び位相検出器55を含む。フリップフロップ51は、2つの連続するデジタルデータD0及びD1のうちで時間的にタイミングが早いほうのデータD0を保持する。これにより、2つの連続するデジタルデータD0及びD1を同時並列に隣接点計算ユニット52及びセレクタ53に供給することができる。隣接点計算ユニット52は、2D0-D1を計算することにより、D0の左隣のデータ値l-1を計算する。隣接点計算ユニット52は更に、2D1-D0を計算することにより、D1の右隣のデータ値l2を計算する。データ値l-1及びl2の位置が、図7に模式的に示されている。セレクタ53は、信号zが1であり右側を示す場合にD1を選択し、信号zが0であり左側を示す場合にD0を選択する。セレクタ54は、信号zが1であり右側を示す場合にl2を選択し、信号zが0であり左側を示す場合にl-1を選択する。位相検出器55は、セレクタ53及び54により選択された2点間、即ちl-1とD0との間或いはD1とl2との間を内挿することにより、2つの連続するデジタルデータD0及びD1の外挿クロス位置を求める。この外挿クロス位置は、1UIの半分が0.5であるとして、0から0.5の範囲内の位置を示す値となる。l-1とD0との間或いはD1とl2との間を内挿してもクロス点が存在しないときは、外挿クロス位置として0.5以上の値、例えば1.0を出力してよい。図9は、図3に示す孤立パルス判定部16の構成の一例を示す図である。孤立パルス判定部16は、外挿有効検出部60、AND回路61乃至63、外挿パルス検出部64、セレクタ65、AND回路66、XOR回路67、比較回路68、セレクタ69、及びフリップフロップ70乃至78を含む。孤立パルス判定部16には、外挿位相検出器14からの外挿クロス位置データ外挿0クロス位相が入力されるとともに、遷移モニタ15からの信号x,y,zが入力される。外挿有効検出部60は、外挿クロス位置データが0から0.5の範囲内の位置を示す場合に1を出力し、それ以外の場合に0を出力する。AND回路61は、2つの連続するデジタルデータが同符号である場合に1になる信号xと外挿有効検出部60の出力とのAND論理を演算する。AND回路61の出力が1となるのは、図7に示す4つの場合のうちの何れかの場合のときであり、2つの連続するデジタルデータの外挿直線から求めたクロス点が当該2つの連続するデジタルデータに挟まれた時間軸上の区間の隣の区間に位置する場合である。AND回路62は、AND回路61の出力と信号zとのAND論理を演算する。AND回路62の出力は、2つの連続するデジタルデータの外挿直線から求めたクロス点が当該2つの連続するデジタルデータに挟まれた時間軸上の区間の右隣の区間に位置する場合に1になり、それ以外の場合に0になる。即ち、2つの連続するデジタルデータに挟まれた時間軸上の区間の内に、当該区間の直前左側の2つの連続するデジタルデータの外挿直線から求めたクロス点が位置する場合に1になる。AND回路63は、AND回路61の出力と信号zの反転値とのAND論理を演算する。AND回路63の出力は、2つの連続するデジタルデータの外挿直線から求めたクロス点が当該2つの連続するデジタルデータに挟まれた時間軸上の区間の左隣の区間に位置する場合に1になり、それ以外の場合に0になる。即ち、2つの連続するデジタルデータに挟まれた時間軸上の区間の内に、当該区間の直後右側の2つの連続するデジタルデータの外挿直線から求めたクロス点が位置する場合に1になる。XOR回路67は、着目タイミングでのyの値y0とその2サイクル前のyの値y2との排他的論理和を計算する。XOR回路67の出力は、2つの連続するデジタルデータに挟まれた区間の直前の2つの連続するデジタルデータの外挿直線とその区間の直後の2つの連続するデジタルデータの外挿直線とで、傾きの符号が互いに異なる場合に1になり、それ以外の場合に0になる。外挿パルス検出部64は、XOR回路67の出力と、AND回路62からの連続する2つの出力と、AND回路63の出力とを入力データとして受け取る。外挿パルス検出部64は、これらの入力データに基づいて、以下の2つの条件が同時に満たされていると判定する場合に出力を1にし、それ以外の場合に出力を0にする。第1の条件は、2つの連続するデジタルデータに挟まれた時間軸上の区間の内に、当該区間の直前の2つの連続するデジタルデータの外挿直線及び当該区間の直後の2つの連続するデジタルデータの外挿直線からそれぞれ求めた2つのクロス点が位置することである。第2の条件は、上記2つの外挿直線の符号が違いに異なる場合である。図10は、外挿パルス検出部64のパルス検出条件を示す真理値表である。XORy2,y0が1である条件は、上記の第2の条件に相当する。またL2が1である条件は、2つの連続するデジタルデータに挟まれた時間軸上の区間の内に、当該区間の直前の2つの連続するデジタルデータの外挿直線から求めたクロス点が位置する条件である。またE0が1である条件は、2つの連続するデジタルデータに挟まれた時間軸上の区間の内に、当該区間の直後の2つの連続するデジタルデータの外挿直線から求めたクロス点が位置する条件である。L2の条件とE0の条件とを合わせて、上記の第1の条件となる。図11は、外挿パルス検出部64の出力が1になる場合の波形の一例を示す図である。図11に示されるのは、ある区間の直前の2つの連続するデジタルデータの外挿直線及び当該区間の直後の2つの連続するデジタルデータの外挿直線からそれぞれ求めた2つのクロス点が、当該区間に位置し、且つ、2つの外挿直線の符号が違いに異なる場合である。この場合、孤立パルスが当該区間に存在することになる。図9に戻り、比較回路68は、着目タイミングでの外挿クロス位置データとその2サイクル前の外挿クロス位置データとを比較して、比較結果に応じて0又は1を出力する。具体的には、着目タイミングでの外挿クロス位置データの方が小さい場合に出力は1となり、2サイクル前の外挿クロス位置データの方が小さい場合に出力は0となる。図11において、着目タイミングでの外挿クロス位置データはpExt_bであり、2サイクル前の外挿クロス位置データはpExt_aである。この図11の例では、pExt_bの方が小さいので、比較回路68の出力は1となる。この比較回路68の出力の値により、外挿パルス検出部64により検出された孤立パルスを割り当てる位置を決定する。具体的には、外挿クロス位置データの小さい方の側のデータ点に孤立パルスを割り当てる。図11の例では、pExt_bの方が小さいので、D2のデータ点に孤立パルスを割り当てることになる。もしpExt_aの方が小さい場合には、D1のデータ点に孤立パルスを割り当てることになる。図9に示すセレクタ65は、比較回路68の出力の値に応じて、外挿パルス検出部64が検出した孤立パルスを出力するタイミングを調整する。比較回路68の出力が0の場合先のタイミングが選択される場合は、孤立パルス検出を示すデータ値を、フリップフロップ72を介することなく直ちにセレクタ65から出力する。比較回路68の出力が1の場合後のタイミングが選択される場合は、孤立パルス検出を示すデータ値を、フリップフロップ72を介して1サイクル遅らせた後にセレクタ65から出力する。セレクタ69は、y2をパルス中央値として出力するタイミングを、比較回路68の出力の値に応じて調整する。ここでy2は、外挿直線の傾きの符号であり、孤立パルスの値0又は1に等しい値を有する。比較回路68の出力が0の場合は、孤立パルスの値を、フリップフロップ78を介することなく直ちにセレクタ69から出力する。比較回路68の出力が1の場合は、孤立パルスの値を、フリップフロップ78を介して1サイクル遅らせた後に、セレクタ69から出力する。なお比較回路68の出力は、あるサイクルで外挿パルス検出部64の出力が1になり孤立パルス検出された場合に、次のサイクルも保持するように設計してよい。AND回路66は、あるタイミンクでのセレクタ65の出力とその1サイクル前のセレクタ65の出力の反転値とのAND論理を演算する。この計算により、孤立パルス検出が2サイクル連続して発生することを防いでいる。図12は、図3に示す系列演算部18の構成の一例を示す図である。系列演算部18は、セレクタ80、OR回路81、シリアルパラレル変換部82、及びシリアルパラレル変換部83を含む。セレクタ80は、孤立パルス判定部16からの外挿による孤立パルス検出信号-E及び系列判定部17からの系列判定による孤立パルス検出信号-Iを選択信号として受け取る。この選択信号に基づいて、セレクタ80は、孤立パルス判定部16からの外挿による孤立パルスのパルス中央値-E及び系列判定部17からの系列判定による孤立パルスのパルス中央値-Iの何れかを選択する。孤立パルス検出信号-Eが1であればパルス中央値-Eが選択され、孤立パルス検出信号-Iが1であればパルス中央値-Iが選択される。孤立パルス検出信号-E及び孤立パルス検出信号-Iの両方が0又は両方が1であれば、0が選択される。セレクタ80の出力は、図3に示すシリアルパラレル変換器13と同様に、シリアルパラレル変換部82によりパラレルデータに変換される。このパラレルデータは、例えば8UIに対応する17ビットの孤立パルス中央値データPval[16:0]である。OR回路81は、孤立パルス検出信号-E及び孤立パルス検出信号-IのOR論理を演算する。OR回路81の出力は、図3に示すシリアルパラレル変換器13と同様に、シリアルパラレル変換部83によりパラレルデータに変換される。このパラレルデータは、例えば8UIに対応する17ビットの孤立パルス検出値データPdet[16:0]である。図13は、図3に示すデータ判定回路及び選択部19の構成の一例を示す図である。データ判定回路及び選択部19は、データ判定回路90-1乃至90-8、セレクタ91-1乃至91-8、セレクタ92-1乃至92-8、折り返し回路93、フリップフロップ94、比較回路95、及び比較回路96を含む。データ判定回路90-1乃至90-8は、クロス点の位置PINST_0乃至PINST_7とデータ中心点の推定位置Ppickとに基づいて、デジタルコードの列からデータ判定値の列を抽出する。具体的には、デジタルコードの列を2値判定することにより得られるバイナリデータDT_0乃至DT_16の列から、バイナリデータを取捨選択することにより、データ判定値の列が抽出される。折り返し回路93は、推定データ中心点位置Ppickが1未満の場合にPpickをそのまま出力し、推定データ中心点位置Ppickが1以上の場合に、Ppick-1を新たなPpickとして出力する。なお推定データ中心点位置Ppickが0以下になる場合があれば、折り返し回路93はPpick1を新たなPpickとして出力してよい。この折り返し回路93の処理により、推定データ中心点位置が常に着目UIの範囲内に存在することになる。データ判定回路90-1乃至90-8は、8つのUIにそれぞれ対応して設けられる。データ判定回路90-1乃至90-8の各々は、1UIに対応する3つのバイナリデータ0/1判定結果から1つのバイナリデータを選択し、データ判定値として出力する。1UIに対して1つのバイナリデータを選択する際には、当該UI内に位置する推定データ中心点位置Ppickと当該UIに対応する瞬時クロス点の位置PINSTとを参照する。前述のように、基本的には、瞬時クロス点の位置をデータ境界と考え、データ境界の前側と後側のうちで、推定データ中心点位置が位置する側と同じ側にあるサンプル点のデータを選択すればよい。着目1UIに属する3つのバイナリデータが全て1である場合、何れのデータを選択してもよく、何れを選択しても結果は同じである。3つのバイナリデータが全て0の場合も同様である。また着目1UIに属する3つのバイナリデータがそれぞれ0、1、0である場合、真ん中のバイナリデータ1を常に選択してよい。3つのバイナリデータがそれぞれ1、0、1である場合も同様である。セレクタ91-1乃至91-8は、信号PHDT、孤立パルス中央値データPval[16:0]、及び孤立パルス検出値データPdet[16:0]に基づいて、孤立パルス又はデータ判定回路90-1乃至90-8からの出力の何れかを選択する。説明の為の一例として第1UIのセレクタ91-1に着目すると、信号PHDT、Pdet[2]、Pdet[0]の組み合わせが選択信号として供給される。ここで信号PHDTは、比較回路96により生成される信号であり、折り返し後のPpickが0.5より大きいときに1になり、0.5以下のときに0になる。選択信号PHDT、Pdet[2]、Pdet[0]が1,1,のときには、孤立パルス値Pval[2]が選択されるはドントケア。つまり、データ中心推定位置が1UIの後半にあるときに、1UIの右端のPdet[2]が1になり孤立パルス検出を示す場合、この孤立パルス値Pval[2]を選択して出力する。選択信号PHDT、Pdet[2]、Pdet[0]が1,0,のときには、データ判定回路90-1の出力が選択される。つまり、データ中心推定位置が1UIの後半にあるときに、1UIの右端のPdet[2]が0であり孤立パルス不存在を示す場合、データ判定回路90-1の出力を選択して出力する。選択信号PHDT、Pdet[2]、Pdet[0]が0,,1のときには、孤立パルス値Pval[0]が選択される。つまり、データ中心推定位置が1UIの前半にあるときに、1UIの左端のPdet[0]が1になり孤立パルス検出を示す場合、この孤立パルス値Pval[0]を選択して出力する。選択信号PHDT、Pdet[2]、Pdet[0]が0,,0のときには、データ判定回路90-1の出力が選択される。つまり、データ中心推定位置が1UIの前半にあるときに、1UIの左端のPdet[0]が0であり孤立パルス不存在を示す場合、データ判定回路90-1の出力を選択して出力する。セレクタ92-1乃至92-8は、各UIの中心の孤立パルス検出結果に基づいて、孤立パルス又はセレクタ91-1乃至91-8の出力の何れかを選択して出力する。セレクタ92-1乃至92-8の出力がデータ判定値DEC_DT[1]乃至DEC_DT[8]となる。説明の為の一例として第1UIのセレクタ92-1に着目すると、1UIの中心においてPdet[1]が1になり孤立パルス検出を示す場合、この孤立パルス値Pval[1]を選択して出力する。Pdet[1]が0になり孤立パルス不存在を示す場合、セレクタ91-1の出力を選択して出力する。このようにして、セレクタ91-1乃至91-8及びセレクタ92-1乃至92-8はデータ選択部として機能し、データ判定回路90-1乃至90-8によるデータ判定値の代りに、孤立パルス値Pvalを選択して出力する。即ち、データ判定回路90-1乃至90-8によるデータ判定値を、孤立パルス値Pvalにより置き換える。ここで孤立パルス値Pvalは、孤立パルス判定部16においてデータ外挿により推定されるデータ値、或いは、系列判定部17において系列判定により推定されるデータ値である。これにより、孤立パルス点を適切に検出して、データ復元結果に反映させることが可能となる。なお8UI区間の一方の端のバイナリデータDT_0は、そのままデータ判定値DEC_DT[0]として追加出力される。これらのデータ判定値DEC_DT[0]乃至DEC_DT[8]に対して、適宜データの削除追加を行なうことにより、送受信間のデータレートを調整する。受信データの総数を調整するために、フリップフロップ94及び比較回路95が設けられている。フリップフロップ94は、前回の動作サイクルのPpickを格納している。比較回路95は、今回のサイクルのPpick及びフリップフロップ94の出力前回のサイクルのPpickのそれぞれを固定値0.5と比較する。今回のサイクルのPpickが0.5より小さく且つ前回のサイクルのPpickが0.5より大きい場合、比較回路95は第1の状態の指示信号DEC_DT_NUMを生成する。また今回のサイクルのPpickが0.5より大きく且つ前回のサイクルのPpickが0.5より小さい場合、比較回路95は第2の状態の指示信号DEC_DT_NUMを生成する。指示信号DEC_DT_NUMは例えば2ビットのバイナリデータであってよく、この2ビットにより、第1の状態、第2の状態、更には第1の状態でも第2の状態でもない第3の状態を指定することができる。データ中心点の推定位置Ppickが遅れる方向に推移する場合には、第1の状態の指示信号DEC_DT_NUMが生成される。データ中心点の推定位置Ppickが早まる方向に推移する場合には、第2の状態の指示信号DEC_DT_NUMが生成される。第3の状態の指示信号の場合は、データのスキップも追加もない場合に相当する。図14は、データ復元回路の構成の第1の変形例を示す図である。図14において、図3と同一又は対応する構成要素は同一又は対応する番号で参照し、その説明は適宜省略する。図14においては、図3の系列判定部17の代りに系列判定部17Aが設けられている。系列判定部17Aは、遷移モニタ15の出力信号x,yに基づいて、孤立パルスを検出する。図15は、系列判定部17Aの構成の一例を示す図である。系列判定部17Aは、複数のフリップフロップ100と内挿パルス検出器101を含む。複数のフリップフロップ100はタイミング調整とデータ保持のためにもうけられる。内挿パルス検出器101は、信号xのあるタイミングでの値x2及びその直前のサイクルでの値x3に基づいて、孤立パルスを検出し、信号yの値y3を孤立パルス値として出力する。図16は、図15に示す内挿パルス検出器の入出力信号の関係を示す真理値表である。この真理値表に示されるように、内挿パルス検出器101は、x3とx2とが両方共に0である場合、即ちクロス点が2区間続けて検出された場合に、孤立パルスを検出する。それ以外の場合には、孤立パルスを検出しない。孤立パルスの値符号はy3であり、パルス位置はD1即ち隣接2区間の中心である。図17は、図15に示す内挿パルス検出器が検出する孤立パルスを模式的に示す図である。図17に示すように、クロス点が2区間続けて存在する即ちx3=x2=0の場合には、その2つの区間の境界のデータ点に孤立パルスが検出される。図18は、データ復元回路の構成の第2の変形例を示す図である。図18において、図3と同一又は対応する構成要素は同一又は対応する番号で参照し、その説明は適宜省略する。図18においては、図3の内挿位相検出器10と外挿位相検出器14とを纏めて位相検出器110とするとともに、図3の孤立パルス判定部16と系列判定部17とを纏めて孤立パルス判定部112としてある。それに伴い、セレクタ111を新たに設けると共に、図3の系列演算部18に代えて系列演算部18Aが設けられる。図19は、図18の系列演算部18Aの構成の一例を示す図である。系列演算部18Aは、シリアルパラレル変換器121及び122を含む。シリアルパラレル変換器121及び122は、孤立パルス判定部112からのパルス中央値及び孤立パルス検出信号を、それぞれ例えば8UIに相当するパラレルデータに変換する。図20は、図18に示す位相検出器110の構成の一例を示す図である。図20において、図8と同一又は対応する構成要素は同一又は対応する番号で参照し、その説明は適宜省略する。図20の位相検出器110は、図8の外挿位相検出器14に対して、内挿位相検出を行なうためにセレクタ56が追加されている。セレクタ56は、2つの連続するデジタルデータに対して信号xの値が1となり、当該2つの連続するデジタルデータに挟まれた区間にクロス点が存在しないことを示す場合、セレクタ53及び54の出力を選択し、位相検出器55に外挿を実行させる。セレクタ56は更に、2つの連続するデジタルデータに対して信号xの値が0となり、当該2つの連続するデジタルデータに挟まれた区間にクロス点が存在することを示す場合、当該2つの連続するデジタルデータを選択し、位相検出器55に内挿を実行させる。図18に示すセレクタ111は、2つの連続するデジタルデータに対して信号xの値が1となり、当該2つの連続するデジタルデータに挟まれた区間にクロス点が存在しない場合、無効値を選択して出力する。セレクタ111は更に、2つの連続するデジタルデータに対して信号xの値が0となり、当該2つの連続するデジタルデータに挟まれた区間にクロス点が存在することを示す場合、位相検出器110の出力を選択して出力する。これにより、内挿により検出されたクロス点のみを位相フィルタ11に供給することができる。図21は、孤立パルス判定部112の構成の一例を示す図である。図21において、図9と同一又は対応する構成要素は同一又は対応する番号で参照し、その説明は適宜省略する。図21に示す孤立パルス判定部112は、図9に示す孤立パルス判定部16の各要素に加え、セレクタ131、内挿パルス検出部132、OR回路133、及びフリップフロップ134及び135を含む。内挿パルス検出部132は、図15の構成と同様であり、あるタイミングでのxとその直前のサイクルでのxとが両方共に0である場合、即ちクロス点が2区間続けて検出された場合に、孤立パルス検出を示す1を出力する。それ以外の場合には、孤立パルスを検出しない。これにより孤立パルスが検出されると、内挿パルス検出部132の出力である1を選択信号として、セレクタ131が、検出された孤立パルスの値符号である適切なタイミングの信号yを選択して出力する。内挿パルス検出部132が内挿により孤立パルスを検出しない場合には、セレクタ131は外挿パルスの結果を出力する。OR回路133は、外挿による孤立パルス検出結果と内挿による孤立パルス検出結果とのOR論理をとり、その結果を出力する。このように図18に示す構成では、内挿位相検出器10と外挿位相検出器14とを纏めて位相検出器110とするとともに、孤立パルス判定部16と系列判定部17とを纏めて孤立パルス判定部112とすることで、更なる回路規模の削減をはかることができる。以上、本発明を実施例に基づいて説明したが、本発明は上記実施例に限定されるものではなく、特許請求の範囲に記載の範囲内で様々な変形が可能である。"