信号機、転轍機、および軌道回路を含む複数の現場機器を制御する制御部を備えた連動装置であって、前記制御部は、前記各現場機器を識別する番号に対応したアドレスが割り当てられ前記各現場機器から送信されたデータを記録する第1のレジスタと、前記各現場機器を識別する番号に対応したアドレスが割り当てられ前記各現場機器に送信されるデータを記録する第2のレジスタと、前記各現場機器から送信された信号を、前記番号に従って一意に決まるデータに変換し、前記第1のレジスタのアドレスに記録する1または複数の第1の変換部と、前記第2のレジスタのアドレスに記録された前記データを読み出し、このデータを、前記各現場機器を制御する信号に変換し、前記各現場機器へ出力する1または複数の第2の変換部と、を備えたことを特徴とする連動装置。前記第1の変換部は、前記各現場機器から送信された信号を、この信号の送信元機器の前記番号に対応したアドレスと同じ値のデータ、またはこの番号に対応したアドレスを反転した値のデータに変換し、このデータを、前記番号に従って一意に決まるデータとして前記番号に対応した第1のレジスタのアドレスに記録し、前記第2の変換部は、前記第2のレジスタから読み出された前記データの値を、送信先機器の前記番号に対応したアドレスと同じ値、またはこの番号に対応したアドレスを反転した値に変換し、この変換された値を、前記各現場機器を制御する信号として前記各現場機器へ出力することを特徴とする請求項1に記載の連動装置。前記制御部は、前記アドレスを検知してこのアドレスに対応した前記各現場機器からの前記信号を選択して前記第1の変換部へ伝送すると共に、前記アドレスを検知して前記第2の変換部からの前記信号をこのアドレスに対応した前記各現場機器へ伝送する選択部を備えたことを特徴とする請求項1または2に記載の連動装置。前記第2のレジスタを少なくとも3つ備え、前記第2の変換部は、前記各第2のレジスタのアドレスに記録されたデータを読み出し、読み出された各データが全て一致している、または読み出された各データの内いずれか2つのデータが一致している場合、多数決処理後のデータを、送信先機器の番号に対応したアドレスと同じ値、またはこの番号に対応したアドレスを反転した値に変換し、この変換された値を、前記各現場機器を制御する信号として前記各現場機器へ出力することを特徴とする請求項1~3の何れか1つに記載の連動装置。前記第1の変換部は、前記各現場機器から送信された信号を、この信号の送信元機器の前記番号に対応したアドレスと同じ値のデータ、またはこの番号に対応したアドレスを反転した値のデータに変換し、この変換されたデータと、前記番号に従って一意に決まりこのデータとは異なる値のデータとが対応付けられたテーブルを用いて、前記変換されたデータを前記異なる値のデータに変換して、前記番号に従って一意に決まるデータとして前記アドレスに記録し、前記第2の変換部は、前記第2のレジスタから読み出された前記データの値を、送信先機器の番号に対応したアドレスと同じ値、またはこの番号に対応したアドレスを反転した値に変換し、この変換された値を、前記テーブルを用いて前記異なる値に変換し、前記各現場機器を制御する信号として前記各現場機器へ出力することを特徴とする請求項1~4の何れか1つに記載の連動装置。前記第1の変換部は、前記各現場機器から送信された信号を、この信号の送信元機器の前記番号に対応したアドレスと同じ値のデータ、またはこの番号に対応したアドレスを反転した値のデータに変換し、この変換されたデータを暗号化し、この暗号化されたデータを前記番号に従って一意に決まるデータとして前記アドレスに記録すること、を特徴とする請求項1~4の何れか1つに記載の連動装置。しかしながら、上記特許文献1に示される従来技術では、各現場機器に設定された制御用定数を用いて抽象化制御データを具体的制御データに変換する必要があるため、現場機器毎に抽象化制御データを具体的制御データへ変換する処理が必要となるため、各現場機器内の制御ユニットの構成の簡素化を図るというニーズに対応することができないという課題があった。本発明は、上記に鑑みてなされたものであって、鉄道の駅構内に配設された各現場機器の簡素化を図ることが可能な連動装置を得ることを目的とする。上述した課題を解決し、目的を達成するために、本発明は、信号機、転轍機、および軌道回路を含む複数の現場機器を制御する制御部を備えた連動装置であって、前記制御部は、前記各現場機器を識別する番号に対応したアドレスが割り当てられ前記各現場機器から送信されたデータを記録する第1のレジスタと、前記各現場機器を識別する番号に対応したアドレスが割り当てられ前記各現場機器に送信されるデータを記録する第2のレジスタと、前記各現場機器から送信された信号を、前記番号に従って一意に決まるデータに変換し、前記第1のレジスタのアドレスに記録する1または複数の第1の変換部と、前記第2のレジスタのアドレスに記録された前記データを読み出し、このデータを、前記各現場機器を制御する信号に変換し、前記各現場機器へ出力する1または複数の第2の変換部と、を備えたことを特徴とする。この発明によれば、連動装置内で各現場機器の番号に従って一意に決まるデータを生成するようにしたので、鉄道の駅構内に配設された各現場機器の簡素化を図ることができるという効果を奏する。以下に、本発明にかかる連動装置の実施の形態を図面に基づいて詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。実施の形態1.図1は、本発明の実施の形態1~4にかかる連動装置を中心とする信号保安システムの構成を示す図であり、図2は、本発明の実施の形態1にかかる連動装置の構成例を示す図であり、図3は、図2に示される入力レジスタおよび出力レジスタに設定される値を説明するための図である。図1に示される連動装置100は、複数の現場機器20-1、20-2、20-nnは1以上の整数の動作を司る制御部30と、複数の信号変換部10-1、10-2、10-nnは1以上の整数とを有して構成されている。各現場機器20-1~20-nは、列車の進行停止の制御を行う信号機、列車の進行方向を転換するための転轍機、列車の在線状態を示す軌道回路、およびATSなどの機器である。各現場機器20-1~20-nは、複数のケーブル40-1、40-2、40-nnは1以上の整数を介して各信号変換部10-1~10-nに接続されている。各信号変換部10-1~10-nは、制御部30と各現場機器20-1~20-nとの間に介在し、制御部30と各現場機器20-1~20-nとの間で送受信される信号の電圧レベルの変換などを行う。例えば、各信号変換部10-1~10-nは、各現場機器20-1~20-nから送信された高いレベルの信号S1を制御部30が扱える低いレベルの信号S2に変換し、また、制御部30から送信された信号S2を各現場機器20-1~20-nを制御可能な信号S1に変換する。図2において、制御部30は、主たる構成としてCPUCentralProcessingUnit1と、ROMReadOnlyMemory2と、RAMRandomAccessMemory3と、入力レジスタ第1のレジスタ4と、出力レジスタ第2のレジスタ5と、複数の入力I/F部第1の変換部6-1~6-nと、複数の出力I/F部第2の変換部7-1~7-nとを有して構成されている。CPU1は、アドレスバス8あるいはデータバス9に接続された各デバイスにアクセスし所定の情報処理を行う。各デバイスとは、ROM2、RAM3、入力レジスタ4、および出力レジスタ5である。ROM2は、駆動用電源の供給がなくても情報を保持するフラッシュROM等の不揮発性メモリであり、連動装置100の制御プログラムや、各種設定情報等を記録している。RAM3は、SRAMStaticRandomAccessMemoryやDRAMDynamicRandomAccessMemory等の揮発性メモリである。RAM3は、ROM2に記憶された連動装置100の制御プログラムやROM2に記憶された各種設定情報等を展開するエリアとして使用されると共に、連動装置100の制御プログラムを実行させた際に一時的に変数等を格納するワークエリアとして使用される。各入力I/F部6-1~6-nは、各信号変換部10-1~10-nからの信号S2を入力レジスタ4のアドレスに記録可能なデータDに変換する。各出力I/F部7-1~7-nは、例えばCPU1からのリード信号を受信したとき、出力レジスタ5のアドレスに記録されたデータDを読み出し、このデータDを各信号変換部10-1~10-nが取り扱い可能な信号S2に変換する。入力レジスタ4は、各入力I/F部6-1~6-nから得られたデータDを一時的に記録しておくエリアである。入力レジスタ4には、少なくとも各現場機器20-1~20-nの数に対応したアドレスが割り当てられ、例えば各現場機器20-1~20-nの数が127台である場合、01h~7Fhhは16進数を表すで示される127個のアドレスが割り当てられている。出力レジスタ5は、各出力I/F部7-1~7-nに出力されるデータDを一時的に記録しておくエリアであり、出力レジスタ5には、入力レジスタ4と同様に、各現場機器20-1~20-nの数に対応したアドレスが割り当てられている。データバス9は、各デバイスがデータを交換するための共通の経路であり、一般的に複数のデータ信号線例えば、8bit、16bit、32bit、または64bitバス幅で構成されている。ただし、必ずしも複数のデータ信号線で構成する必要はなく、システムによっては、デバイス間を1対1で接続する構成を取ることもある。また、データバス9は必ずしもバスアーキテクチャをとる必要はなく、シリアル接続でもよい。ROM2、RAM3、入力レジスタ4、および出力レジスタ5は、各デバイスを区別するためのアドレス信号線であるアドレスバス8と上述したデータバス9とに接続されている。なお、図2には、一例として、アドレスバス8に対してアドレス信号を出力する1つのCPU1のみ示されているが、これに限定されるものではなく、アドレスバス8には、複数のデバイスCPUからのアドレス信号が伝送されるように構成してもよい。次に、図3を用いて、制御部30の動作を説明する。図3には、各現場機器20-1~20-nを識別する番号A以下番号Aと、入力レジスタ4および出力レジスタ5内のアドレスであって番号Aに対応した複数のアドレスBと、この各アドレスBに記録されるデータDとが記されている。番号Aは、各現場機器20-1~20-nに各々割り当てられたユニークな番号である。データDの上側には、各信号変換部10-1~10-nから各入力I/F部6-1~6-nに送信され、または各出力I/F部7-1~7-nから各信号変換部10-1~10-nに送信される信号S2が示されている。この信号S2は、各現場機器20-1~20-nから出力される信号S2が第1の状態であることを表す1と、各現場機器20-1~20-nから出力される信号S2が第2の状態であることを表す0とに分けられる。第1の状態とは、信号S2の二つの論理状態のうちの一方の論理状態を表し、例えば、現場機器20-1がATS地上装置である場合、このATS地上装置が保安信号を出力しているような状態である。第2の状態とは、信号S2の二つの論理状態のうちの他方の論理状態を表し、例えば、現場機器20-1がATS地上装置である場合、このATS地上装置が保安信号を出力していない状態である。各信号変換部10-1~10-nからの信号S2を入力レジスタ4に書き込むときの動作を説明する。まず、第1の状態1を示す信号S2を入力レジスタ4に書き込む動作を説明する。例えば、入力I/F部6-1が第1の状態1を示す信号S2を受信した場合、入力I/F部6-1は、この信号S2を、信号S2の送信元機器の番号Aに対応した入力レジスタ4のアドレスB01hと同じ値のデータDに変換する。このデータDは、ビット列で表すと00000001である。さらに、入力I/F部6-1は、信号S2の送信元機器の番号Aに対応した入力レジスタ4のアドレスB01hにデータDを記録する。従って、入力レジスタ4のアドレスB01hには、データ列00000001のデータDが記録される。同様に、現場機器20-nが127番目の機器であり、この現場機器20-nからの信号S2が第1の状態1を示す場合、入力I/F部6-nは、この第1の状態1を示す信号S2を受信したとき、この信号S2を、信号S2の送信元機器の番号Aに対応した入力レジスタ4のアドレスB7Fhと同じ値のデータDに変換する。このデータDは、ビット列で表すと01111111である。さらに、入力I/F部6-nは、信号S2の送信元機器の番号Aに対応した入力レジスタ4のアドレスB7FhにデータDを記録する。従って、入力レジスタ4のアドレスB7Fhには、データ列01111111のデータDが記録される。次に、第2の状態0を示す信号S2を入力レジスタ4に書き込む動作を説明する。例えば、入力I/F部6-1が第2の状態0を示す信号S2を受信した場合、入力I/F部6-1は、この信号S2を、信号S2の送信元機器の番号Aに対応した入力レジスタ4のアドレスB01hを反転した値FEhのデータDに変換する。このデータDは、ビット列で表すと11111110である。さらに、入力I/F部6-1は、信号S2の送信元機器の番号Aに対応した入力レジスタ4のアドレスB01hにデータDを記録する。従って、入力レジスタ4のアドレスB01hには、データ列11111110のデータDが記録される。同様に、現場機器20-nが127番目の機器であり、この現場機器20-nからの信号S2が第2の状態0を示す場合、入力I/F部6-nは、この第2の状態0を示す信号S2を受信したとき、この信号S2を、信号S2の送信元機器の番号Aに対応した入力レジスタ4のアドレスB7Fhを反転した値80hのデータDに変換する。このデータDは、ビット列で表すと10000000である。さらに、入力I/F部6-nは、信号S2の送信元機器の番号Aに対応した入力レジスタ4のアドレスB7FhにデータDを記録する。従って、入力レジスタ4のアドレスB7Fhには、データ列10000000のデータDが記録される。このように、各入力I/F部6-1~6-nが上記動作を行うことによって、入力レジスタ4の各アドレスBには、図3に示されるように、各現場機器20-1~20-nの番号Aに従って一意に決まるデータD01h~FEhが記録される。CPU1は、データバス9を介して入力レジスタ4の各アドレスBに記録されたデータDを読み出し、読み出されたデータDの値例えば7Fhが、送信元機器現場機器20-nの番号Aに対応した入力レジスタ4のアドレスBと同じ値7Fh、または送信元機器の番号Aに対応した入力レジスタ4のアドレスBを反転した値80hと一致する場合、このデータDを用いて現場機器20-1~20-nの制御を行う。次に、出力レジスタ5のアドレスBに記録されたデータDを、各現場機器20-1~20-nに設定するときの動作を説明する。まず、第1の状態1の信号S1を現場機器20-1に設定する場合の動作を説明する。現場機器20-1に対して第1の状態1の信号S1を設定する場合、CPU1は、アドレスバス8を介して、信号S1の送信先機器の番号Aに対応した出力レジスタ5のアドレスB01hにアクセスし、データバス9を介して、このアドレスB01hと同じ値のデータDを書き込む。このデータDは、ビット列で表すと00000001である。出力I/F部7-1は、送信先機器の番号Aに対応した出力レジスタ5のアドレスB01hに書き込まれたデータDを読み出す。そして、出力I/F部7-1は、読み出されたデータDの値が、送信先機器の番号Aに対応した出力レジスタ5のアドレスBと同じ値01hと一致する場合、このデータDを第1の状態1の信号S2に変換する。変換された信号S2は、信号変換部10-1で信号S1に変換された後、現場機器20-1へ伝送される。従って、現場機器20-1には第1の状態1の信号S1が取り込まれる。同様に、現場機器20-nが127番目の機器であり、この現場機器20-nに対して第1の状態1の信号S2を設定する場合に関して説明する。CPU1は、アドレスバス8を介して、信号S1の送信先機器の番号Aに対応した出力レジスタ5のアドレスB7Fhにアクセスし、データバス9を介して、このアドレスB7Fhと同じ値のデータDを書き込む。このデータDは、ビット列で表すと01111111である。出力I/F部7-nは、送信先機器の番号Aに対応した出力レジスタ5のアドレスB7Fhに書き込まれたデータDを読み出す。そして、出力I/F部7-nは、読み出されたデータDの値が、送信先機器の番号Aに対応した出力レジスタ5のアドレスBと同じ値7Fhと一致する場合、このデータDを第1の状態1の信号S2に変換する。変換された信号S2は、信号変換部10-nに送信されて信号S1に変換された後、現場機器20-nに伝送される。従って、現場機器20-nには、第1の状態1の信号S1が取り込まれる。次に、第2の状態0の信号S1を現場機器20-1に設定する場合の動作を説明する。現場機器20-1に対して第2の状態0の信号S1を設定する場合、CPU1は、アドレスバス8を介して、信号S1の送信先機器の番号Aに対応した出力レジスタ5のアドレスB01hにアクセスし、データバス9を介して、このアドレスB01hを反転した値FEhのデータDを書き込む。このデータDは、ビット列で表すと11111110である。出力I/F部7-1は、送信先機器の番号Aに対応した出力レジスタ5のアドレスB01hに書き込まれたデータDを読み出す。そして、出力I/F部7-1は、読み出されたデータDの値が、送信先機器の番号Aに対応した出力レジスタ5のアドレスBを反転した値7Fhと一致する場合、このデータDを第2の状態0の信号S2に変換する。変換された信号S2は、信号変換部10-1に送信されて信号S1に変換された後、現場機器20-1に伝送される。従って、現場機器20-1には第2の状態0の信号S1が取り込まれる。同様に、現場機器20-nが127番目の機器であり、この現場機器20-nに対して第2の状態0の信号S2を設定する場合に関して説明する。CPU1は、アドレスバス8を介して、信号S1の送信先機器の番号Aに対応した出力レジスタ5のアドレスB7Fhにアクセスし、データバス9を介して、このアドレスB7Fhを反転した値80hのデータDを書き込む。このデータDは、ビット列で表すと10000000である。出力I/F部7-nは、送信先機器の番号Aに対応した出力レジスタ5のアドレスB7Fhに書き込まれたデータDを読み出す。そして、出力I/F部7-nは、読み出されたデータDの値が、送信先機器の番号Aに対応した出力レジスタ5のアドレスBを反転した値80hと一致する場合、このデータDを第2の状態0の信号S2に変換する。変換された信号S2は、信号変換部10-nで信号S1に変換された後、現場機器20-nに伝送される。従って、現場機器20-nには、第2の状態0の信号S1が取り込まれる。なお、出力レジスタ5から読み出されたデータDの値が、アドレスBと同じ値と一致せず、かつ、アドレスBを反転した値と一致しない場合、各出力I/F部7-1~7-nでは、各現場機器20-1~20-nに対する信号S2の出力が停止され、または前値保持が行われる。以上に説明したように、実施の形態1にかかる連動装置100は、信号機、転轍機、および軌道回路を含む複数の現場機器20-1~20-nを制御する制御部30を備えた連動装置100であって、制御部30は、各現場機器20-1~20-nを識別する番号Aに対応したアドレスBが割り当てられ各現場機器20-1~20-nから送信されたデータDを記録する第1のレジスタ入力レジスタ4と、各現場機器20-1~20-nを識別する番号Aに対応したアドレスBが割り当てられ各現場機器20-1~20-nに送信されるデータDを記録する第2のレジスタ出力レジスタ5と、各現場機器20-1~20-nから送信された信号S2を、番号Aに従って一意に決まるデータD例えば01h~FEhに変換し、入力レジスタ4のアドレスBに記録する複数の第1の変換部各入力I/F部6-1~6-nと、出力レジスタ5のアドレスBに記録されたデータD例えば01h~FEhを読み出し、このデータDを各現場機器20-1~20-nを制御する信号S2に変換し、各現場機器20-1~20-nへ出力する複数の第2の変換部各出力I/F部7-1~7-nと、を備えるようにしたので、前述した従来技術のように抽象化制御データ上述したデータDに相当するを具体的制御データ上述した信号S1、信号S2に相当するに変換する処理を各現場機器20-1~20-n側で行う必要がないと共に、現在主流となっている信号保安装置に適用する場合でも大幅な変更を加えることなく、各現場機器20-1~20-nの構成を簡素化することが可能である。その結果、連動装置100を含む信号保安システム全体のコストを大幅に低減することができると共に、各現場機器20-1~20-nの小型化、減容化を図ることも可能である。また、実施の形態1にかかる連動装置100は、各入力I/F部6-1~6-nが、各現場機器20-1~20-nから送信された信号S2を、この信号S2の送信元機器の番号Aに対応したアドレスB例えば01hと同じ値01hのデータD、またはこの信号S2の送信元機器の番号Aに対応したアドレスB01hを反転した値FEhのデータDに変換し、このデータを、番号Aに従って一意に決まるデータDとして番号Aに対応した入力レジスタ4のアドレスBに記録し、各出力I/F部7-1~7-nが、出力レジスタ5から読み出されたデータDの値を、送信先機器の番号Aに対応したアドレスB例えば01hと同じ値01h、または送信先機器の番号Aに対応したアドレスB例えば01hを反転した値FEhに変換し、この変換された値を、各現場機器20-1~20-nを制御する信号S2として各現場機器20-1~20-nへ出力するように構成されている。換言すると、各入力I/F部6-1~6-nは、出力レジスタ5から読み出されたデータDの値が、送信先機器の番号Aに対応した出力レジスタ5のアドレスBと同じ値と一致せず、かつ、送信先機器の番号Aに対応した出力レジスタ5のアドレスBを反転した値と一致しない場合には、信号S2の出力を停止しまたは前値保持するため、各出力I/F部7-1~7-nから各現場機器20-1~20-nに対する不適切な信号S1が出力されることがないため、ノイズ等の影響によってデータDの意図しない変化が生じた場合でも、各現場機器20-1~20-nの誤動作信号気の誤表示などを防止することが可能である。実施の形態2.実施の形態2にかかる制御部31は、実施の形態1にかかる複数の入力I/F部6-1~6-nおよび複数の出力I/F部7-1~7-nの代わりに、1つの入力I/F部第1の変換部6および1つの出力I/F部第2の変換部7が用いられ、さらに、セレクタ選択部11が用いられている。以下、実施の形態1と同一部分には、同一符号を付してその説明を省略し、ここでは異なる部分についてのみ述べる。図4において、制御部31は、主たる構成としてCPU1と、ROM2と、RAM3と、入力レジスタ4と、出力レジスタ5と、入力I/F部6と、出力I/F部7と、セレクタ11とを有して構成されている。セレクタ11は、アドレスバス8に伝送されるアドレスBを検知し、このアドレスBに対応した各現場機器20-1~20-nからの信号S2を選択し、この選択された信号S2を入力I/F部6へ伝送する。入力I/F部6は、セレクタ11を介して各信号変換部10-1~10-nからの信号S2を取り込み、この取り込まれた信号S2を、番号Aに従って一意に決まるデータD例えば01h~FEhに変換し、入力レジスタ4のアドレスBに記録する。なお、セレクタ11がアドレスを検知する場所は、アドレスバス8に限定されるものではない。出力I/F部7は、出力レジスタ5のアドレスBに記録されたデータDを読み出し、このデータDを各現場機器20-1~20-nを制御する信号S2に変換して出力する。セレクタ11は、アドレスバス8に伝送されるアドレスBを検知し、出力I/F部7からの信号S2を、このアドレスBに対応した各現場機器20-1~20-nへ伝送する。次に、動作を説明する。まず入力レジスタ4にデータDが書き込まれるときの動作は以下の通りである。例えば、現場機器20-1から出力された信号S1は、ケーブル40-1を介して信号変換部10-1に取り込まれ信号S2に変換される。CPU1は、アドレスバス8を介して一定周期で入力レジスタ4および出力レジスタ5にアクセスしているため、セレクタ11ではこのアドレスBが検知される。例えばアドレスBが01hの場合、セレクタ11によって信号変換部10-1からの信号S2が選択され、この選択された信号S2は、入力I/F部6へ伝送される。入力I/F部6に取り込まれた信号S2は、番号Aに従って一意に決まるデータD01h~FEhに変換されて入力レジスタ4のアドレスBに記録される。この動作が各現場機器20-1~20-n毎に行われ、その結果、入力レジスタ4には図3に示すように01h~FEhまでのデータDが記録される。次に、出力レジスタ5から読み出されたデータDが各現場機器20-1~20-nに送信されるときの動作は以下の通りである。例えば、セレクタ11がアドレス01hを検知した場合、出力I/F部7は、出力レジスタ5のアドレスB01hに記録されたデータDを読み出し、このデータDが、出力レジスタ5のアドレスBと同じ値01hと一致している場合、このデータDを第1の状態1の信号S2に変換して出力する。また、データDが、出力レジスタ5のアドレスBを反転した値FEhと一致している場合、出力I/F部7は、このデータDを第2の状態0の信号S2に変換して出力する。セレクタ11ではアドレス01hが検知されているため、出力I/F部7からの信号S2は、信号変換部10-1を介して、アドレスに対応した現場機器20-1へ伝送される。一方、データDが、出力レジスタ5のアドレスBと同じ値01hに一致せず、かつ、出力レジスタ5のアドレスBを反転した値FEhと一致しない場合、出力I/F部7では、各現場機器20-1~20-nに対する信号S2の出力が停止され、または前値保持が行われる。以上に説明したように、実施の形態2にかかる制御部31は、入力レジスタ4と、出力レジスタ5と、各現場機器20-1~20-nから送信された信号S2を、番号Aに従って一意に決まるデータDに変換し、入力レジスタ4のアドレスBに記録する入力I/F部6と、出力レジスタ5のアドレスBに記録されたデータDを読み出し、このデータDを各現場機器20-1~20-nを制御する信号S2に変換し、各現場機器20-1~20-nへ出力する出力I/F部7と、アドレスBを検知してこのアドレスBに対応した各現場機器20-1~20-nからの信号S2を選択して入力I/F部6へ伝送すると共に、アドレスBを検知して出力I/F部7からの信号S2をこのアドレスBに対応した各現場機器20-1~20-nへ伝送する選択部セレクタ11と、を備えるようにしたので、実施の形態1の効果を得ることができるとともに、連動装置100の更なる小型化および簡素化を図ることが可能である。実施の形態3.実施の形態3にかかる制御部32では、実施の形態2にかかる出力レジスタ5の代わりに、少なくとも3つの出力レジスタ第2のレジスタ51、52、53が用いられ、さらに実施の形態2にかかる出力I/F部7の代わりに、多数決処理機能を備えた出力I/F部71が用いられている。以下、実施の形態2と同一部分には、同一符号を付してその説明を省略し、ここでは異なる部分についてのみ述べる。図5は、本発明の実施の形態3にかかる制御部32の構成例を示す図である。制御部32は、主たる構成としてCPU1と、ROM2と、RAM3と、入力レジスタ4と、複数の出力レジスタ51~53と、入力I/F部6と、出力I/F部71と、セレクタ11とを有して構成されている。出力レジスタ51、出力レジスタ52、および出力レジスタ53は、出力I/F部71に出力されるデータDを一時的に記録しておくエリアであり、各出力レジスタ51~53には、入力レジスタ4と同様に、各現場機器20-1~20-nの数に対応したアドレスがそれぞれ割り当てられている。次に、各出力レジスタ51~53から読み出されたデータDが各現場機器20-1~20-nに送信されるときの動作は以下の通りである。出力I/F部71は、各出力レジスタ51~53のアドレスBに記録されたデータDを読み出し、多数決処理を実施する。多数決処理の結果、各出力レジスタ51~53からのデータDが全て一致している場合、または各出力レジスタ51~53からのデータDの内いずれか2つのデータが一致している場合、出力I/F部71は、多数決処理後のデータDが、送信先機器の番号Aに対応した各出力レジスタ51~53のアドレスBと同じ値01h、または送信先機器の番号Aに対応した各出力レジスタ51~53のアドレスBを反転した値FEhと一致しているか否かを判断する。多数決処理後のデータDがアドレスBと同じ値01hと一致している場合、出力I/F部71は、このデータDを第1の状態1の信号S2に変換して出力する。また多数決処理後のデータDがアドレスBを反転した値FEhと一致している場合、出力I/F部71は、このデータDを第2の状態0の信号S2に変換して出力する。そして、出力I/F部71からの信号S2は、セレクタ11においてアドレス01hが検知されているため、信号変換部10-1を介して、アドレスに対応した現場機器20-1へ伝送される。一方、多数決処理の結果、各出力レジスタ51~53からのデータDが全て一致しない場合、出力I/F部71では、各現場機器20-1~20-nに対する信号S2の出力が停止され、または前値保持が行われる。また、多数決処理後のデータDが、アドレスBと同じ値01hと一致し、またはアドレスBを反転した値FEhと一致しているものの、多数決処理後のデータDが、アドレスBと同じ値01hと一致せず、かつ、アドレスBを反転した値FEhと一致しない場合、出力I/F部71では、各現場機器20-1~20-nに対する信号S2の出力が停止され、または前値保持が行われる。なお、図5に示される制御部32には、一例として3つの出力レジスタ51~53が用いられているが、これに限定されるものではなく、4つ以上の出力レジスタを用いてもよい。例えば、出力I/F部71が、4つの出力レジスタから読み出したデータDで多数決処理を実行した場合、これら4つのデータDのうち、エラーとなった2つのデータDの内容が偶然に一致する可能性もある。このようなケースが発生した場合、出力I/F部71では、各現場機器20-1~20-nに対する信号S2の出力が停止され、または前値保持が行われる。なお、実施の形態3にかかる出力I/F部71の多数決処理機能は、実施の形態1にかかる各出力I/F部7-1~7-nにも適用可能である。例えば、図2に示される制御部30において、出力レジスタ5は、少なくとも3つ以上設けられ、各出力I/F部7-1~7-nは、各出力レジスタ出力レジスタ5のアドレスBに記録されたデータDを読み出し、読み出された各データDが全て一致している、または読み出された各データDの内いずれか2つのデータが一致している場合、多数決処理後のデータDを、送信先機器の番号Aに対応したアドレスBと同じ値、または送信先機器の番号Aに対応したアドレスBを反転した値に変換し、この変換された値を、各現場機器20-1~20-nを制御する信号S2として各現場機器20-1~20-nへ出力する。以上に説明したように、実施の形態3にかかる制御部32は、少なくとも3つのレジスタを備え、出力I/F部71は、各出力レジスタ51~53のアドレスBに記録されたデータDを読み出し、読み出された各データDが全て一致している、または読み出された各データDの内いずれか2つのデータが一致している場合、多数決処理後のデータDを、送信先機器の番号Aに対応したアドレスBと同じ値、または送信先機器の番号Aに対応したアドレスBを反転した値に変換し、この変換された値を、各現場機器20-1~20-nを制御する信号S2として各現場機器20-1~20-nへ出力するようにしたので、例えば出力レジスタ52に記録されたデータDの値が、メモリの電荷抜けなどの影響によって異常な値となった場合でも、他の出力レジスタ51、53からのデータDを用いた多数決によって、各現場機器20-1~20-nに対する信号S1を生成することが可能である。その結果、実施の形態1、2の効果に加えて、より信頼性の高い連動装置100を実現可能である。実施の形態4.実施の形態4にかかる制御部33では、実施の形態2にかかる入力I/F部6および出力I/F部7の代わりに、LUT70を有する入力I/F部6およびLUT70を有する出力I/F部7が用いられている。以下、実施の形態2と同一部分には、同一符号を付してその説明を省略し、ここでは異なる部分についてのみ述べる。図6は、本発明の実施の形態4にかかる制御部33の構成例を示す図である。制御部33は、主たる構成としてCPU1と、ROM2と、RAM3と、入力レジスタ4と、出力レジスタ5と、LUT70を有する入力I/F部6と、LUT70を有する出力I/F部7と、セレクタ11とを有して構成されている。まず、入力I/F部6に関して説明する。入力I/F部6は、例えば現場機器20-1から送信された信号S2を、この信号S2の送信元機器の番号A1に対応したアドレスB01hと同じ値01hのデータD、またはこの信号S2の送信元機器の番号A1に対応したアドレスB01hを反転した値FEhのデータDに変換する。ここで、入力I/F部6内のLUT70には、この変換されたデータD例えば01hと、この変換されたデータDを番号A1~127に従って一意に決まり、かつ、このデータDと異なるデータ例えば02hとが対応付けられているものとする。入力I/F部6は、このLUT70を用いて、現場機器20-1から送信された信号S201hを、データDとは異なる値のデータ02hに変換し、変換された信号S202hを、番号Aに従って一意に決まるデータDとしてアドレスBに記録する。CPU1には、このLUT70とは逆の対応関係のLUT図示せずが設定されており、データバス9を介して入力レジスタ4のアドレスB01hに記録されたデータD02hを読み出し、読み出したデータD02hをデータ01hに変換する。次に、出力I/F部7に関して説明する。ここでは、説明の便宜上、現場機器20-1に対して第1の状態1の信号S1を設定する場面について説明する。CPU1には、この信号S1を設定する現場機器20-1のデータD01hと、このデータDを番号A1~127に従って一意に決まり、かつ、このデータDと異なるデータ例えば02hとが対応付けられたLUT図示せずが設定されているものとする。そして、CPU1は、アドレスバス8を介して、信号S1の送信先機器の番号Aに対応した出力レジスタ5のアドレスB01hにアクセスし、データバス9を介して、データD02hを書き込む。出力I/F部7には、CPU1のLUT図示せずとは逆の対応関係のLUT70が設定されており、出力I/F部7は、送信先機器の番号Aに対応した出力レジスタ5のアドレスB01hに書き込まれたデータD02hを読み出した後、このLUT70を用いて、データD02hを、送信先機器の番号Aに対応したアドレスBと同じ値01h、または送信先機器の番号Aに対応したアドレスBを反転した値FEhに変換し、この変換された値を、各現場機器20-1~20-nを制御する信号S2として各現場機器20-1~20-nへ出力する。なお、LUT70の内容は、あらかじめ不揮発性メモリに設定された値を用いてもよいし、電源投入時あるいは任意のタイミングで設定するようにしてもよい。また、LUT70の内容の組合せは、手動で決めてもよいし、乱数発生器で設定してもよい。以上に説明したように、実施の形態4にかかる制御部33は、入力I/F部6が、各現場機器20-1~20-nから送信された信号S2を、この信号S2の送信元機器の番号Aに対応したアドレスBと同じ値のデータD例えば01h、またはこの信号S2の送信元機器の前記番号Aに対応したアドレスBを反転した値のデータDFEhに変換し、この変換されたデータD例えば01hと、番号A1~127に従って一意に決まりこのデータD01hとは異なる値のデータ例えば02hとが対応付けられたテーブルLUT70を用いて、前記変換されたデータD01hを前記異なる値のデータ02hに変換して、番号Aに従って一意に決まるデータDとしてアドレスBに記録し、出力I/F部7が、出力レジスタ5から読み出されたデータDの値を、送信先機器の番号Aに対応したアドレスBと同じ値01h、または送信先機器の番号Aに対応したアドレスBを反転した値FEhに変換し、この変換された値01hを、LUT70を用いて前記異なる値02hに変換し、各現場機器20-1~20-nを制御する信号S2として各現場機器20-1~20-nへ出力するようにしたので、実施の形態1~3の効果に加えて、入力レジスタ4および出力レジスタ5に記録されたデータDの秘匿性を高めることが可能である。特に、LUT70を任意のタイミングで切り替えることによって、秘匿性をより一層高めることが可能である。なお、実施の形態1、2、3にかかる制御部30、31、32は、以下のように構成してもよい。入力I/F部6は、各現場機器20-1~20-nから送信された信号S2を、この信号S2の送信元機器の番号Aに対応したアドレスB例えば01hと同じ値のデータD01h、またはこの信号S2の送信元機器の番号Aに対応したアドレスBを反転した値のデータDFEhに変換し、この変換されたデータDを暗号化し、この暗号化されたデータを番号Aに従って一意に決まるデータDとしてアドレスBに記録するように構成してもよい。このように構成することによって、出力レジスタ5に記録されたデータを容易に推測されることがなくなり、実施の形態4にかかる制御部33と同様に秘匿性を高めることが可能である。なお、実施の形態1~4に示した連動装置100は、本発明の内容の一例を示すものであり、更なる別の公知の技術と組み合わせることも可能であるし、本発明の要旨を逸脱しない範囲で、一部を省略する等、変更して構成することも可能であることは無論である。