チップ領域と、スクライブ領域と、前記チップ領域と前記スクライブ領域との間に位置し、前記チップ領域の周囲を囲むシールリングと、前記チップ領域から前記スクライブ領域まで延伸し、且つ、前記シールリングに対して電気的に絶縁されている配線と、を有し、前記シールリングは、前記チップ領域を基準として内周側に配置された第1シールリングと、前記チップ領域を基準として外周側に配置された第2シールリングと、を含み、前記シールリングが配置されている層のうち最も上の層である第1層から、前記シールリングが配置されている層のうち最も下の層である第2層までの、何れの層にも、前記第1シールリングと前記第2シールリングとのうちの少なくとも何れか一方の一部分が配置され、前記配線は、前記第1層から前記第2層までの層のうち、前記第1シールリングが配置されていない層である第3層を通して、前記チップ領域から、前記第1シールリングと前記第2シールリングとの間に位置する間隔領域へと引き回され、前記第1層から前記第2層までのうち前記第2シールリングが配置されていない層、または前記第2層より下の層、または前記第1層より上の層の、いずれかである第4層を通して、前記間隔領域から前記スクライブ領域へと引き回され、且つ、前記間隔領域において、前記第3層から前記第4層へと引き回されていることを特徴とする半導体装置。前記第3層よりも前記第4層の方が下層であることを特徴とする請求項1に記載の半導体装置。前記チップ領域には、半導体基板上に形成されたゲートを有するトランジスタを有し、前記配線における前記スクライブ領域の部分は、前記ゲートと同一材料で形成されていることを特徴とする請求項1または2に記載された半導体装置。前記配線における前記スクライブ領域の部分は、ポリシリコン配線であることを特徴とする請求項1乃至3の何れか一項に記載の半導体装置。前記配線において、前記間隔領域から前記スクライブ領域に引き回されている部分は、ポリシリコン配線であることを特徴とする請求項1乃至4の何れか一項に記載の半導体装置。前記第4層は、前記ゲートと同層であることを特徴とする請求項3に記載の半導体装置。前記配線において前記間隔領域に位置する部分の一部分が、拡散層により構成されていることを特徴とする請求項1乃至6の何れか一項に記載の半導体装置。前記配線において、前記間隔領域から前記スクライブ領域に引き回されている部分は、前記第2層より下の層である拡散層により構成されていることを特徴とする請求項1または2に記載の半導体装置。前記第3層は、最上層配線であることを特徴とする請求項1乃至8の何れか一項に記載の半導体装置。前記第2シールリングの最上層の部分が、前記配線において前記チップ領域から前記間隔領域へと引き回されている部分の少なくとも一部分の上側を覆うように、前記チップ領域側へ延出していることを特徴とする請求項1乃至9の何れか一項に記載の半導体装置。前記第2シールリングの最上層の部分は、最上層配線により構成され、前記配線において前記チップ領域から前記間隔領域へと引き回されている部分は、前記最上層配線の1層下の金属導体により構成されていることを特徴とする請求項10に記載の半導体装置。前記シールリングが平面視において網目状の構造となっていることを特徴とする請求項1乃至11の何れか一項に記載の半導体装置。チップ領域と、スクライブ領域と、前記チップ領域と前記スクライブ領域との間に位置し、前記チップ領域の周囲を囲むシールリングと、前記チップ領域から前記スクライブ領域まで延伸し、且つ、前記シールリングに対して電気的に絶縁されている配線と、を有し、前記シールリングは、前記チップ領域を基準として内周側に配置された第1シールリングと、前記チップ領域を基準として外周側に配置された第2シールリングと、を含み、前記シールリングが配置されている層のうち最も上の層である第1層から、前記シールリングが配置されている層のうち最も下の層である第2層までの、何れの層にも、前記第1シールリングと前記第2シールリングとのうちの少なくとも何れか一方の一部分が配置され、前記第2層の1つ下の層が拡散層であり、前記配線は、前記拡散層を通して、前記チップ領域から、前記第1シールリングと前記第2シールリングとの間に位置する間隔領域へと引き回され、前記第1層から前記第2層までのうち前記第2シールリングが配置されていない層である第4層を通して、前記間隔領域から前記スクライブ領域へと引き回され、且つ、前記間隔領域において、前記拡散層から前記第4層へと引き回されていることを特徴とする半導体装置。半導体基板上に多層配線を形成する工程を有し、前記多層配線を形成する工程では、チップ領域とスクライブ領域との間に位置し、前記チップ領域の周囲を囲むシールリングと、前記チップ領域から前記スクライブ領域まで延伸し、且つ、前記シールリングに対して電気的に絶縁されている配線と、を形成し、前記シールリングは、前記チップ領域を基準として内周側に配置された第1シールリングと、前記チップ領域を基準として外周側に配置された第2シールリングと、を含み、前記シールリングが配置されている層のうち最も上の層である第1層から、前記シールリングが配置されている層のうち最も下の層である第2層までの、何れの層にも、前記第1シールリングと前記第2シールリングとのうちの少なくとも何れか一方の一部分を配置し、前記配線を、前記第1層から前記第2層までのうち、前記第1シールリングが配置されていない層である第3層を通して、前記チップ領域から、前記第1シールリングと前記第2シールリングとの間に位置する間隔領域へと引き回し、前記第1層から前記第2層までのうち前記第2シールリングが配置されていない層、または前記第2層より下の層、または前記第1層より上の層の、いずれかである第4層を通して、前記間隔領域から前記スクライブ領域へと引き回し、且つ、前記間隔領域において、前記第3層から前記第4層へと引き回すことを特徴とする半導体装置の製造方法。半導体基板上に多層配線を形成する工程を有し、前記多層配線を形成する工程では、チップ領域とスクライブ領域との間に位置し、前記チップ領域の周囲を囲むシールリングと、前記チップ領域から前記スクライブ領域まで延伸し、且つ、前記シールリングに対して電気的に絶縁されている配線と、を形成し、前記シールリングは、前記チップ領域を基準として内周側に配置された第1シールリングと、前記チップ領域を基準として外周側に配置された第2シールリングと、を含み、前記シールリングが配置されている層のうち最も上の層である第1層から、前記シールリングが配置されている層のうち最も下の層である第2層までの、何れの層にも、前記第1シールリングと前記第2シールリングとのうちの少なくとも何れか一方の一部分を配置し、前記第2層の1つ下の層が拡散層であり、前記配線を、前記拡散層を通して、前記チップ領域から、前記第1シールリングと前記第2シールリングとの間に位置する間隔領域へと引き回し、前記第1層から前記第2層までのうち前記第2シールリングが配置されていない層である第4層を通して、前記間隔領域から前記スクライブ領域へと引き回し、且つ、前記間隔領域において、前記拡散層から前記第4層へと引き回すことを特徴とする半導体装置の製造方法。特許文献1、2の構造では、シールリングが配置されていない層を通して配線が引き回されているため、ダイシング面からチップ領域への水分の浸入を十分に抑制することが困難だった。本発明は、チップ領域と、スクライブ領域と、前記チップ領域と前記スクライブ領域との間に位置し、前記チップ領域の周囲を囲むシールリングと、前記チップ領域から前記スクライブ領域まで延伸し、且つ、前記シールリングに対して電気的に絶縁されている配線と、を有し、前記シールリングは、前記チップ領域を基準として内周側に配置された第1シールリングと、前記チップ領域を基準として外周側に配置された第2シールリングと、を含み、前記シールリングが配置されている層のうち最も上の層である第1層から、前記シールリングが配置されている層のうち最も下の層である第2層までの、何れの層にも、前記第1シールリングと前記第2シールリングとのうちの少なくとも何れか一方の一部分が配置され、前記配線は、前記第1層から前記第2層までの層のうち、前記第1シールリングが配置されていない層である第3層を通して、前記チップ領域から、前記第1シールリングと前記第2シールリングとの間に位置する間隔領域へと引き回され、前記第1層から前記第2層までのうち前記第2シールリングが配置されていない層、または前記第2層より下の層、または前記第1層より上の層の、いずれかである第4層を通して、前記間隔領域から前記スクライブ領域へと引き回され、且つ、前記間隔領域において、前記第3層から前記第4層へと引き回されていることを特徴とする半導体装置を提供する。この半導体装置によれば、配線が引き回されている何れの層にも第1シールリングと第2シールリングとの少なくとも何れか一方の一部分が配置されている。よって、ダイシング面からチップ領域への水分の浸入を抑制しつつ、スクライブ領域とチップ領域とを配線により接続することができる。また、本発明は、チップ領域と、スクライブ領域と、前記チップ領域と前記スクライブ領域との間に位置し、前記チップ領域の周囲を囲むシールリングと、前記チップ領域から前記スクライブ領域まで延伸し、且つ、前記シールリングに対して電気的に絶縁されている配線と、を有し、前記シールリングは、前記チップ領域を基準として内周側に配置された第1シールリングと、前記チップ領域を基準として外周側に配置された第2シールリングと、を含み、前記シールリングが配置されている層のうち最も上の層である第1層から、前記シールリングが配置されている層のうち最も下の層である第2層までの、何れの層にも、前記第1シールリングと前記第2シールリングとのうちの少なくとも何れか一方の一部分が配置され、前記第2層の1つ下の層が拡散層であり、前記配線は、前記拡散層を通して、前記チップ領域から、前記第1シールリングと前記第2シールリングとの間に位置する間隔領域へと引き回され、前記第1層から前記第2層までのうち前記第2シールリングが配置されていない層である第4層を通して、前記間隔領域から前記スクライブ領域へと引き回され、且つ、前記間隔領域において、前記拡散層から前記第4層へと引き回されていることを特徴とする半導体装置を提供する。また、本発明は、半導体基板上に多層配線を形成する工程を有し、前記多層配線を形成する工程では、チップ領域とスクライブ領域との間に位置し、前記チップ領域の周囲を囲むシールリングと、前記チップ領域から前記スクライブ領域まで延伸し、且つ、前記シールリングに対して電気的に絶縁されている配線と、を形成し、前記シールリングは、前記チップ領域を基準として内周側に配置された第1シールリングと、前記チップ領域を基準として外周側に配置された第2シールリングと、を含み、前記シールリングが配置されている層のうち最も上の層である第1層から、前記シールリングが配置されている層のうち最も下の層である第2層までの、何れの層にも、前記第1シールリングと前記第2シールリングとのうちの少なくとも何れか一方の一部分を配置し、前記配線を、前記第1層から前記第2層までのうち、前記第1シールリングが配置されていない層である第3層を通して、前記チップ領域から、前記第1シールリングと前記第2シールリングとの間に位置する間隔領域へと引き回し、前記第1層から前記第2層までのうち前記第2シールリングが配置されていない層、または前記第2層より下の層、または前記第1層より上の層の、いずれかである第4層を通して、前記間隔領域から前記スクライブ領域へと引き回し、且つ、前記間隔領域において、前記第3層から前記第4層へと引き回すことを特徴とする半導体装置の製造方法を提供する。また、本発明は、半導体基板上に多層配線を形成する工程を有し、前記多層配線を形成する工程では、チップ領域とスクライブ領域との間に位置し、前記チップ領域の周囲を囲むシールリングと、前記チップ領域から前記スクライブ領域まで延伸し、且つ、前記シールリングに対して電気的に絶縁されている配線と、を形成し、前記シールリングは、前記チップ領域を基準として内周側に配置された第1シールリングと、前記チップ領域を基準として外周側に配置された第2シールリングと、を含み、前記シールリングが配置されている層のうち最も上の層である第1層から、前記シールリングが配置されている層のうち最も下の層である第2層までの、何れの層にも、前記第1シールリングと前記第2シールリングとのうちの少なくとも何れか一方の一部分を配置し、前記第2層の1つ下の層が拡散層であり、前記配線を、前記拡散層を通して、前記チップ領域から、前記第1シールリングと前記第2シールリングとの間に位置する間隔領域へと引き回し、前記第1層から前記第2層までのうち前記第2シールリングが配置されていない層である第4層を通して、前記間隔領域から前記スクライブ領域へと引き回し、且つ、前記間隔領域において、前記拡散層から前記第4層へと引き回すことを特徴とする半導体装置の製造方法を提供する。本発明によれば、ダイシング面からチップ領域への水分の浸入を抑制しつつ、スクライブ領域とチップ領域とを配線により接続することができる。以下、本発明の実施形態について、図面を用いて説明する。なお、すべての図面において、同様の構成要素には同一の符号を付し、適宜に説明を省略する。第1の実施形態図1は第1の実施形態に係る半導体装置の平面図、図2は図1の領域4を切りだして拡大した図、図3aは図2のA-A線に沿った断面図である。本実施形態に係る半導体装置は、チップ領域16と、スクライブ領域15と、チップ領域16とスクライブ領域15との間に位置し、チップ領域16の周囲を囲むシールリング50と、チップ領域16からスクライブ領域15まで延伸し、且つ、シールリング50に対して電気的に絶縁されている配線60と、を有し、シールリング50は、チップ領域16を基準として内周側に配置された第1シールリング18と、チップ領域16を基準として外周側に配置された第2シールリング17と、を含み、シールリング50が配置されている層のうち最も上の層である第1層例えば、最上層導体39が配置されている層から、シールリング50が配置されている層のうち最も下の層である第2層例えば、コンタクト26が配置されている層までの、何れの層にも、第1シールリング18と第2シールリング17とのうちの少なくとも何れか一方の一部分が配置され、配線60は、第1層から第2層までの層のうち、第1シールリング18が配置されていない層である第3層例えば、最上層導体39が配置されている層を通して、チップ領域16から、第1シールリング18と第2シールリング17との間に位置する間隔領域51へと引き回され、第1層から第2層までのうち第2シールリング17が配置されていない層、または第2層より下の層、または第1層より上の層の、いずれかである第4層例えば、ゲート24と同層を通して、間隔領域51からスクライブ領域15へと引き回され、且つ、間隔領域51において、第3層から第4層へと引き回されている。以下、詳細に説明する。図1に示すように、本実施形態に係る半導体装置は、チップ領域16と、スクライブ領域15と、シールリング50と、を有している。この半導体装置は、半導体ウエハを加工することにより構成されている。この半導体装置には、複数のチップ領域16が平面視においてアレイ状に配置されている。なお、図1乃至図3aでは、1つのチップ領域16のみを示している。各チップ領域16には、トランジスタ54図3aなどの回路素子が形成されている。スクライブ領域15は、平面視において各チップ領域16の周囲に配置されており、隣り合うチップ領域16の間を仕切っている。スクライブ領域15は、例えば、平面視において格子状に形成されている。スクライブ領域15を、そのダイシングライン図示略に沿ってダイシングブレードまたはレーザー等で切断することにより図2に示すように、スクライブ領域15のダイシングストリート8を切断することにより、各チップ領域16を個片化し、各チップ領域16を半導体チップとすることができる。なお、図1及び図2に符号6で示される部位は、ダイシング後のエッジである。スクライブ領域15には、例えば、パッド図示略又は回路図示略が配置されている。シールリング50は、平面視において、チップ領域16とスクライブ領域15との間に位置し、各チップ領域16の周囲を囲んでいる。図2及び図3aに示すように、シールリング50は、チップ領域16を基準として内周側に配置された第1シールリング18と、外周側に配置された第2シールリング17と、を含んで構成されている。ここで、半導体装置の層構造について説明する。図3aに示すように、半導体装置は、半導体基板55と、半導体基板55上に形成されたトランジスタ54等の回路素子と、半導体基板55上に形成された多層配線70と、半導体装置の表面を覆うパッシベーション膜41と、を有している。半導体基板55の表層には、STIShallowTrenchIsolation等の素子分離膜21と、拡散層22と、が形成されている。トランジスタ54は、例えば、ソース/ドレイン領域となる拡散層22と、拡散層22の上に形成されたゲート絶縁膜23と、このゲート絶縁膜23上に形成されたゲート24と、ゲート24の側面に形成されたサイドウォール25と、を有している。ゲート24は、例えばポリシリコンにより構成されている。多層配線70は、複数層の層間絶縁膜と、これら層間絶縁膜に埋め込まれた配線、ビア及びコンタクトと、パッシベーション膜41に覆われた最上層導体39と、により構成されている。複数層の層間絶縁膜には、例えば、コンタクト26が埋め込まれたコンタクト層間絶縁膜27と、それぞれ配線或いは配線及びビアが埋め込まれた複数層の配線層間絶縁膜図3aの例では、5層の配線層間絶縁膜71、72、73、74、75と、パッドビア層間絶縁膜40と、が含まれる。コンタクト層間絶縁膜27は、例えば、SiO2膜などである。このコンタクト層間絶縁膜27には、コンタクト26の他に、トランジスタ54も埋設されているとともに、ゲート24と同層で、ゲート24と同じ材質のポリシリコン配線後述する第4部分64も埋め込まれている。5層の配線層間絶縁膜71~75は、この順に積層されている。このうち第1の配線層間絶縁膜71には、第1の金属導体28が埋め込まれている。この金属導体28の一部は、第1の金属配線28aを構成し、他の一部は、シールリング50及び配線60を構成する。第2の配線層間絶縁膜72には、第2の金属導体30と、この金属導体30と第1の金属導体28とを接続する第1のビア29と、が埋め込まれている。この金属導体30の一部は、第2の金属配線図示略を構成し、他の一部は、シールリング50及び配線60を構成する。また、一部の第1のビア29は、シールリング50及び配線60を構成する。第3の配線層間絶縁膜73には、第3の金属導体32と、この金属導体32と第2の金属導体30とを接続する第2のビア31と、が埋め込まれている。この金属導体32の一部は、第3の金属配線図示略を構成し、他の一部は、シールリング50及び配線60を構成する。また、一部の第2のビア31は、シールリング50及び配線60を構成する。第4の配線層間絶縁膜74には、第4の金属導体34と、この金属導体34と第3の金属導体32とを接続する第3のビア33と、が埋め込まれている。この金属導体34の一部は、第4の金属配線図示略を構成し、他の一部は、シールリング50及び配線60を構成する。また、一部の第3のビア33は、シールリング50及び配線60を構成する。第5の配線層間絶縁膜75には、第5の金属導体36と、この金属導体36と第4の金属導体34とを接続する第4のビア35と、が埋め込まれている。この金属導体36の一部は、第5の金属配線図示略を構成し、他の一部は、シールリング50及び配線60を構成する。また、一部の第4のビア35は、シールリング50及び配線60を構成する。第1乃至第5の金属導体28、30、32、34、36、並びに、第1乃至第4のビア29、31、33、35は、それぞれCuなどの金属により構成されている。また、第1乃至第5の配線層間絶縁膜71~75は、例えば、比誘電率が3.0以下の低誘電材料膜Low-k膜により構成されている。第5の配線層間絶縁膜75上には、SiO2などのパッドビア層間絶縁膜40が形成され、このパッドビア層間絶縁膜40には、パッドビア図示略と、このパッドビアと同じ材質のビア38と、が埋め込まれている。パッドビアは、図示しないパッドに接続される。パッドビア及びビア38は、Alにより構成されていても良いし、或いは、Alとタングステンとの合金により構成されていても良い。ビア38は、シールリング50及び配線60を構成する。パッドビア層間絶縁膜40上には、最上層導体39が形成されている。この最上層導体39の一部は、最上層配線図示略を構成し、他の一部は、シールリング50及び配線60を構成する。最上層導体39は、Alにより構成されていても良いし、或いは、Alとタングステンとの合金により構成されていても良い。パッドビア層間絶縁膜40上及び最上層導体39上には、SiONなどのパッシベーション膜41が形成されている。本実施形態の場合、第1シールリング18は、例えば、コンタクト26、第1の金属導体28、第1のビア29、第2の金属導体30、第2のビア31、第3の金属導体32、第3のビア33、第4の金属導体34、第4のビア35、及び、第5の金属導体36により構成されている。この第1シールリング18は、チップ領域16の周囲を囲む壁状の形状とされている。すなわち、第1シールリング18を構成する金属導体28、30、32、34、36は、それぞれチップ領域16の周囲を一周しており、第1シールリング18を構成するコンタクト26、ビア29、31、33、35は、それぞれチップ領域16の周囲を一周するスリット状に形成されている。第1シールリング18は、その上端部例えば第5の金属導体36から下端部例えばコンタクト26まで上下に連続一体に形成されている。なお、第1シールリング18において、配線60詳細後述が通過する領域及びその近傍の部分以外は、最上層導体39からコンタクト26まで上下に連続一体に形成されていても良い。すなわち、第1シールリング18の上端部に形成された切欠部を通して、配線60を通過させるようにしても良い。また、本実施形態の場合、第2シールリング17は、例えば、第1の金属導体28、第1のビア29、第2の金属導体30、第2のビア31、第3の金属導体32、第3のビア33、第4の金属導体34、第4のビア35、第5の金属導体36、ビア38、及び、最上層導体39により構成されている。この第2シールリング17は、第1シールリング18の周囲を囲む壁状の形状とされている。すなわち、第2シールリング17を構成する金属導体28、30、32、34、36及び最上層導体39は、それぞれ第1シールリング18の周囲を一周しており、第2シールリング17を構成するビア29、31、33、35及びビア38は、それぞれ第1シールリング18の周囲を一周するスリット状に形成されている。第2シールリング17は、その上端部例えば最上層導体39から下端部例えば第1金属導体28まで連続一体に形成されている。なお、第2シールリング17において、配線60詳細後述が通過する領域及びその近傍の部分以外は、最上層導体39からコンタクト26まで上下に連続一体に形成されていても良い。すなわち、第2シールリング17の下端部に形成された切欠部を通して、配線60を通過させるようにしても良い。このように、シールリング50が配置されている層のうち最も上の層である第1層本実施形態の場合、最上層導体39から、シールリング50が配置されている層のうち最も下の層である第2層本実施形態の場合、コンタクト26までの、何れの層にも、第1シールリング18と第2シールリング17とのうちの少なくとも何れか一方の一部分が配置されている。すなわち、第1シールリング18と第2シールリング17とは、第1層である最上層導体39が配置された層から第2層であるコンタクト26が配置された層までの各層に相補的に配置されている。よって、第1層から第2層までの各層を通して、スクライブ領域15からチップ領域16へと水分が浸入してしまうことを、第1シールリング18と第2シールリング17との協働により抑制することが可能となっている。図2及び図3aに示すように、半導体装置は、更に、チップ領域16からスクライブ領域15まで延伸している配線60を有している。この配線60は、シールリング50に対して電気的に絶縁されている。この配線60は、例えば、チップ領域16の回路素子トランジスタ54等と、スクライブ領域15のパッド又は回路と、を相互に電気的に接続している。なお、配線60は、チップ領域16の回路素子と、スクライブ領域15の配線とを接続するものであっても良い。この配線60は、第1層例えば、最上層導体39が配置された層から第2層例えば、コンタクト26が配置された層までのうち、第1シールリング18が配置されていない層である第3層本実施形態の場合、例えば、最上層導体39が配置された層を通して、チップ領域16から、第1シールリング18と第2シールリング17との間に位置する間隔領域51へと引き回されている。更に、配線60は、第1層から第2層までのうち、第2シールリング17が配置されていない層である第4層本実施形態の場合、例えば、ゲート24が配置されている層を通して、間隔領域51からスクライブ領域15へと引き回されている。更に、配線60は、間隔領域51において、第3層から第4層へと立ち下がるように引き回されている。このように、本実施形態の半導体装置は、2つのシールリング17、18のうちの一方のシールリングが配線60を通すためにシールしていない層を、他方のシールリングでシールする構造となっている。よって、2つのシールリング17、18の協働により水分がチップ領域16に入るのを抑制しつつ、スクライブ領域15とチップ領域16とを配線60で接続することができる。具体的には、配線60は、例えば、それぞれ以下に説明する第1乃至第4部分61、62、63、64を有する。第1部分61は、チップ領域16において、拡散層22から最上層導体39へと立ち上がる部分である。すなわち、第1部分61は、例えば、コンタクト26、第1の金属導体28、第1のビア29、第2の金属導体30、第2のビア31、第3の金属導体32、第3のビア33、第4の金属導体34、第4のビア35、第5の金属導体36及びビア38を上下に連続一体に接続することにより構成されている。第1部分61の下端は、トランジスタ54の拡散層22に接続されている。第2部分62は、最上層導体39により構成され、第1部分61の上端部から間隔領域51へと引き回された部分である。第2部分62は、第1部分61の上端部に接続されている。なお、第2部分62は、その全体がパッシベーション膜41に覆われている。第4部分64は、ゲート24と同層のポリシリコン配線により構成され、間隔領域51からスクライブ領域15へと引き回された部分である。第3部分63は、間隔領域51において、第2部分62と第4部分64とを接続する部分である。すなわち、第3部分63は、例えば、ビア38、第5の金属導体36、第4のビア35、第4の金属導体34、第3のビア33、第3の金属導体32、第2のビア31、第2の金属導体30、第1のビア29、第1の金属導体28及びコンタクト26を上下に連続一体に接続することにより構成されている。第3部分63の上端部は第2部分62に接続され、下端部は第4部分64に接続されている。なお、スクライブ領域15に配置されたパッドとチップ領域16のトランジスタ54とを配線60により接続する場合、配線60は、スクライブ領域15においてこのパッドと第4部分64とを上下に接続する第5部分図示略を更に有する。また、スクライブ領域15に配置された回路とチップ領域16のトランジスタ54とを配線60により接続する場合、この回路は、多層配線70内に埋め込まれる。図4は第1の実施形態に係る半導体装置をダイシングライン6に沿ってダイシングすることにより個片化して得られる半導体チップの模式的な平面図である。この半導体チップは、その表面に形成されたパッド81と、このパッド81と接続された回路82と、パッド81と回路82とを接続する配線83と、回路82に一端が接続された配線84と、を有する。このうち、回路82は、例えば上記のトランジスタ54に相当する。また、配線84は、上記の配線60の一部分ダイシングライン6よりもチップ領域16側の部分に相当する。次に、本実施形態に係る半導体装置の製造方法を説明する。先ず、半導体基板55の表層に、STI等の素子分離膜21と、拡散層22と、を形成する。次に、拡散層22上にゲート絶縁膜23、ゲート24及びサイドウォール25を形成し、トランジスタ54を構成する。ゲート24は、例えば、ポリシリコンにより構成される。なお、ゲート24を形成するのと同じ工程で、素子分離膜21上に配線60の第4部分64も形成する。第4部分64は、ゲート24と同一材料で形成される。次に、半導体基板55上、トランジスタ54上、ゲート24上及び第4部分64上にコンタクト層間絶縁膜27を形成する。更に、このコンタクト層間絶縁膜27にコンタクトホールを形成し、このコンタクトホール内にタングステン等の金属を埋め込むことによりコンタクト26を形成する。次に、コンタクト層間絶縁膜27上に配線層間絶縁膜71を形成する。次に、配線層間絶縁膜71に配線溝を形成する。次に、この配線溝にCuなどの金属を埋め込み、配線溝からはみ出した金属をCMPChemicalMechanicalPolishなどにより除去することによって、金属導体28を形成する。次に、配線層間絶縁膜71上に配線層間絶縁膜72を形成する。次に、配線層間絶縁膜72に配線溝及びビアホールを形成し、この配線溝及びビアホール内にCuなどの金属を埋め込み、配線溝からはみ出した金属をCMPなどにより除去することによって、金属導体30及びビア29を形成する。ここでは、デュアルダマシン法により金属導体30及びビア29を形成する例を示したが、シングルダマシン法により金属導体30及びビア29を形成しても良い。なお、配線層間絶縁膜72内の、配線層間絶縁膜71に接する部分に、シリコン窒化膜やTiN等によるCu拡散防止膜図示せずを形成しても良い。次に、配線層間絶縁膜72、金属導体30及びビア29を形成するのと同様の工程を順次繰り返すことにより、配線層間絶縁膜73~75、金属導体32、34、36、ビア31、33、35を形成する。次に、配線層間絶縁膜75上にパッドビア層間絶縁膜40を形成し、このパッドビア層間絶縁膜40にパッドビア及びビア38を埋め込み形成する。次に、パッドビア層間絶縁膜40上にAlなどの金属膜により最上層導体39を選択的に形成する。更に、パッドビア層間絶縁膜40上及び最上層導体39上にパッシベーション膜41を形成する。ここで、ゲート24と同層のポリシリコン配線第4部分64、コンタクト26、金属導体28、30、32、34、36、ビア29、31、33、35、ビア38及び最上層導体39により、上記のようなシールリング50及び配線60が形成されるように、上記の各工程を実施する。こうして、上記のような構成の半導体装置を得ることができる。以上のような第1の実施形態によれば、配線60が引き回されている何れの層にも第1シールリング18と第2シールリング17との少なくとも何れか一方の一部分が配置されている。そして、第2シールリング17には、第1の金属導体28が配置されている層から最上層導体39が配置されている層までの絶縁膜配線層間絶縁膜71~75、パッドビア層間絶縁膜40及びパッシベーション膜41における横方向への水分の浸入を抑制する効果がある。第1シールリング18には、拡散層22から最上層導体39の一層下の金属導体第5の金属導体36が配置されている層までの層間絶縁膜コンタクト層間絶縁膜27、配線層間絶縁膜71~75における横方向への水分の浸入を抑制する効果がある。よって、配線層間絶縁膜71~75がLow-k膜であっても、ダイシング面からチップ領域16への水分の浸入を抑制しつつ、スクライブ領域15とチップ領域16とを配線60により接続することができる。また、ダイシングライン6にAlやCuなどの金属導体が配置されていると、ダイシング時にチッピングが発生しやすい。また、ダイシングにより金属導体を切断すると、金属の異物が発生することにより問題が生じることもある。また、ダイシング時にAlやCuなどの金属導体がめくれあがり、後工程で設けられるボンディングワイヤー間をショートさせる原因となることがある。このような事情に対し、本実施形態では、配線60におけるスクライブ領域15の部分、すなわち第4部分64は、ゲート24と同層のポリシリコン配線により構成されている。このため、ダイシング時のチッピング、金属の異物の発生、及び、後工程で設けられるボンディングワイヤー間のショートの発生を抑制することができる。なお、以上は配線60におけるスクライブ領域15の部分、すなわち第4部分64がポリシリコン配線である場合を示したが、配線60におけるスクライブ領域15の部分は拡散層により構成してもよい。すなわち、配線60は、シールリング50が配置されている層のうち最も下の層である第2層よりも下の層を通して、間隔領域51からスクライブ領域15へと引き回されていても良い。より具体的には、シールリング50が配置されている層のうち最も下の層である第2層の1つ下の層が拡散層22である場合に、配線60は、拡散層22を通して間隔領域51からスクライブ領域15へと引き回されていても良い。図3bに、この場合の断面図を示す。図3bの例では、図3aにおける第4部分64が、拡散層により形成された第4部分64に変更されている。この場合でも、第4部分64をダイシングにより切断した場合に、第4部分64がポリシリコン配線である場合と同等の上記効果を奏することができる。近年、ゲートに金属を用いた金属ゲートを有するトランジスタが使われてきている。このような場合は、第4部分64に、ゲート24と同じ金属材料を用いることもできる。ただし、この場合は、第4部分64が金属導体となるため、第4部分64にポリシリコン配線を用いた場合や第4部分65に拡散層を用いた場合と比較し、金属の異物発生やショートの発生を抑制する効果が低下する。第2の実施形態図5は第2の実施形態に係る半導体装置の要部の平面図図1における領域4を切り出して拡大した図、図6は図5のA-A線に沿った断面図、図7は図5のB-B線に沿った断面図、図8は図5のC-C線に沿った断面図である。本実施形態の場合、配線60の第3部分63の構造が第1の実施形態と相違する。また、配線60の第2部分62と第4部分64とがシールリング50の延在方向図5の矢印D方向において互いにオフセットして配置されている。本実施形態の場合、第3部分63は、以下のように構成されている。まず、説明の便宜上、本実施形態の第3部分63において、上記の第1の実施形態における第3部分63のコンタクト26と同様の配置のコンタクト26を、コンタクト26a図6、図7と称する。本実施形態の場合、第3部分63は、コンタクト26aの他に、2つのコンタクト26b、26c図7を有している。更に、第3部分63は、コンタクト26aの下端及びコンタクト26bの下端がそれぞれ接続された拡散層22以下、拡散層22a図7を有する。更に、第3部分63は、コンタクト26bの上端が接続されている第1の金属導体28以下、金属導体28b図7を有する。この金属導体28bには、コンタクト26cの上端も接続されている。更に、コンタクト26cの下端は、ポリシリコン配線である第4部分64に接続されている。本実施形態に係る半導体装置は、その他の構造については、上記の第1の実施形態に係る半導体装置と同様である。このように、本実施形態の場合、配線60において間隔領域51に位置する部分の一部分が、拡散層22を通過している拡散層22aにより構成されている。上記の第1の実施形態では、ダイシング時のESDElectroStaticDischargeストレスが、配線60を介してチップ領域16の内部の回路まで伝搬しやすいために、チップ領域16の内部にダイオード等の保護素子図示略を設ける方が好ましいので、チップ面積の増大を招く場合がある。これに対し、第2の実施形態では、配線60は、間隔領域51において拡散層22を通過する構造となっているため、チップ面積を増大させずに、ESDストレスがチップ領域16の内部へ伝搬することを抑制できる。第3の実施形態図9は第3の実施形態に係る半導体装置の要部の平面図、図10は図9のA-A線に沿った断面図である。図9は図1における領域5の拡大図である。なお、図9における符号17、18、19、20はシールリングを示し、各シールリングは簡易的に線で記載した。本実施形態に係る半導体装置は、シールリング50の構造のみが上記の第1の実施形態と相違し、その他の点では第1の実施形態に係る半導体装置と同様に構成されている。すなわち、本実施形態の場合、図9及び図10に示すように、シールリング50が平面視において網目状の構造となっている。なお、図10では、第4部分64がポリシリコン配線である例を示しているが、本実施形態においても、図3bに示した例と同様に、第4部分64を拡散層としても良い。具体的には、例えば、図9に示すように、第1シールリング18は、第1部分18aと第2部分18bとからなる2重の構造となっている。第1部分18aは、上記の第1の実施形態における第1シールリング18と同様に、チップ領域16の周囲を環状に取り囲んでいる。更に、シールリング50は、第1シールリング18と第2シールリング17との間において、第1シールリング18の周囲を環状に取り囲む第3シールリング19を有している。ただし、第3シールリング19は、配線60の配置領域を除く領域に形成されており、配線60の配置領域では第3シールリング19の切れ目19aが存在する。これにより、第3シールリング19と配線60とが干渉しないようになっている。第3シールリング19は、例えば、最上層導体39からコンタクト26まで上下に連続一体に形成されている。更に、シールリング50は、第1部分18aと第2部分18bとの接続、第2部分18bと第3シールリング19との接続、並びに、第3シールリング19と第2シールリング17との接続をそれぞれ行う複数の接続部分20を有している。これら接続部分20は、例えば、それぞれ、平面視において、第1乃至第3シールリング17~19の延在方向と直交する方向に延在している。このため、シールリング50は、平面視において、格子状の網目形状となっている。なお、接続部分20は、例えば、配線により構成され、ビアを含まない。すなわち、図10に示すように、例えば、第1部分18aと第2部分18bとを接続する接続部分20は、金属導体28、30、32、34及び36により構成されている。以上のような第3の実施形態によれば、シールリング50が網目状となっており、配線60に沿った水分の浸入をより確実に抑制することができる。第4の実施形態図11は第4の実施形態に係る半導体装置の断面図である。本実施形態に係る半導体装置は、以下に説明する点でのみ上記の第1の実施形態に係る半導体装置と相違し、その他の点では第1の実施形態に係る半導体装置と同様に構成されている。なお、図11では、第4部分64がポリシリコン配線である例を示しているが、本実施形態においても、図3bに示した例と同様に、第4部分を拡散層としても良い。本実施形態の場合、配線60の第2部分62は、例えば、第5の金属導体36、すなわち、最上層導体39の1層下の金属導体により構成されている。また、配線60の第1部分61は、コンタクト26、第1の金属導体28、第1のビア29、第2の金属導体30、第2のビア31、第3の金属導体32、第3のビア33、第4の金属導体34及び第4のビア35を上下に連続一体に接続することにより構成されている。また、配線60の第3部分63は、コンタクト26、第1の金属導体28、第1のビア29、第2の金属導体30、第2のビア31、第3の金属導体32、第3のビア33、第4の金属導体34及び第4のビア35を上下に連続一体に接続することにより構成されている。そして、第2シールリング17の最上層の部分を構成する最上層導体39は、チップ領域16側へ延出した延出部39aを有している。そして、この延出部39aは、配線60の第2部分62を構成する第5の金属導体36の少なくとも一部分の上側を覆っている。好ましくは、延出部39aは、配線60の第2部分62を構成する第5の金属導体36の全体の上側を覆っている。以上のような第4の実施形態によれば、第2シールリング17の延出部39aは、配線60の第2部分62を構成する第5の金属導体36の少なくとも一部分の上側を覆っている。これにより、例えばナノプローバー等による電気的解析例えば、配線60を介して伝達される情報の解析や、物理解析による回路情報の取得を困難にし、セキュリティーを高める効果がある。第5の実施形態図12は第5の実施形態に係る半導体装置の第1の態様を示す断面図、図13は第5の実施形態に係る半導体装置の第2の態様を示す断面図、図14は第5の実施形態に係る半導体装置の第3の態様を示す断面図である。本実施形態に係る半導体装置は、配線60の構造とシールリング50の構造とが上記の各実施形態に係る半導体装置と相違し、その他の点では上記の各実施形態に係る半導体装置と同様に構成されている。なお、図12では、第4部分64がポリシリコン配線である例を示しているが、本実施形態においても、図3bに示した例と同様に、第4部分を拡散層としても良い。上記の各実施形態では、配線60が、第1シールリング18の上を通り、且つ、第2シールリング17の下を通る構成である。これに対し、本実施形態の場合、配線60は、第1シールリング18に形成された開口91図12、図14と、第2シールリング17に形成された開口92図13、図14と、のうちの少なくとも何れか1つの開口を通過する。図12の例では、配線60の第2部分62は、例えば、第4の金属導体34により構成されている。また、第1シールリング18に開口91が形成されている。この開口91は、例えば、第4のビア35、第3の金属導体32及び第3のビア33の各層に亘って形成されている。そして、第2部分62が開口91内を通過している。なお、配線60の第1部分61の上端部、並びに、第3部分63の上端部は、それぞれ、例えば、第3のビア33により構成されている。図12の例では、その他の構成については、第1の実施形態と同様である。図13の例では、配線60の第4部分64は、例えば、第2の金属導体30により構成されている。また、第2シールリング17に開口92が形成されている。この開口92は、例えば、第2のビア31、第2の金属導体30及び第1のビア29の各層に亘って形成されている。そして、第4部分64が開口92内を通過している。なお、配線60の第3部分63の下端部は、例えば、第2のビア31により構成されている。図13の例では、その他の構成については、第1の実施形態と同様である。図14の例では、配線60の第1部分61及び第2部分62は、図12の例と同様に構成されている。また、配線60の第4部分64は図13の例と同様に構成されている。また、第1シールリング18には図12の例と同様の開口91が形成され、第2シールリング17には図13の例と同様の開口92が形成されている。そして、第2部分62が開口91内を通過し、第4部分64が開口92内を通過している。なお、配線60の第3部分63の上端部は、例えば、第3のビア33により構成され、第3部分63の下端部は、例えば、第2のビア31により構成されている。図14の例では、その他の構成については、第1の実施形態と同様である。以上のような第5の実施形態によっても、上記の各実施形態と同様の効果が得られる。上記の各実施形態では、配線60が第1シールリング18の下を通り、且つ、第2シールリング17の上を通るようにしても良い。この場合において、第2層の1つ下の層が拡散層22である場合に、配線60の第2部分62を拡散層22により構成しても良い。すなわち、配線60は、拡散層22を通して、チップ領域16から間隔領域51へと引き回されていても良い。そして、第1層から第2層までのうち第2シールリング17が配置されていない層である第4層を通して、間隔領域51からスクライブ領域15へと引き回され、且つ、間隔領域51において、拡散層22から第4層へと引き回されている構成とすることができる。具体的には、例えば、配線60は、シールリング50が配置されている層のうち最も上の層である第1層よりも上の層を通して、間隔領域51からスクライブ領域15へと引き回されている構成とすることができる。また、上記の各実施形態では、トランジスタ54のゲートがポリシリコンゲート上記のゲート24により構成されている例を説明したが、トランジスタ54のゲートは、メタルゲート図示略と、このメタルゲート上に形成されたポリシリコンゲートと、の積層構造であっても良い。すなわち、ゲート絶縁膜23と上記のゲート24ポリシリコンゲートとの間にメタルゲートが介在していても良い。また、上記の各実施形態では、第1乃至第5の金属導体28、30、32、34、36、並びに、第1乃至第4のビア29、31、33、35がCuにより構成されている例を説明したが、これら第1乃至第5の金属導体28、30、32、34、36、並びに、第1乃至第4のビア29、31、33、35は、Alにより構成されていても良い。また、上記の各実施形態では、ビア38及び最上層導体39がAl等である例を説明したが、ビア38及び最上層導体39もCuにより構成されていても良い。また、第1の金属導体28が、タングステンにより構成されていても良い。