"複数のレジスタと、クロック信号に同期して時系列的に前記複数のレジスタにデータを格納するデータ転送部と、同じタイミングで前記複数のレジスタに格納されたデータに対して演算を実行する演算部とを具備し、前記データ転送部は、与えられた命令に応じて、前記クロック信号の或るタイミングで前記複数のレジスタのうちの或るレジスタに格納された前記データを、次のタイミングで前記複数のレジスタのうちの指定された他のレジスタに格納するように転送するディジタル信号処理装置。請求項1に記載のディジタル信号処理装置であって、前記演算部は、一の命令が与えられたことに応答して前記演算を実行するディジタル信号処理装置。請求項1又は2に記載のディジタル信号処理装置であって、前記複数のレジスタは、複数のデータレジスタと、前記複数のデータレジスタとそれぞれ対応づけられた複数の係数レジスタとを具備し、前記データ転送部は、前記クロック信号に同期して時系列的に、前記複数のデータレジスタの各々にディジタル信号を格納し且つ前記複数の係数レジスタの各々に係数を格納し、前記演算部は、積和演算命令に応じて、同じタイミングで前記複数のデータレジスタのうちの各々に格納された前記ディジタル信号と前記複数の係数レジスタのうち対応するレジスタに格納された係数との組の時系列データに対して積和演算を実行し、前記データ転送部は、前記与えられた命令に応じて、前記或るタイミングで前記複数のデータレジスタの各々に格納された前記ディジタル信号を、前記次のタイミングで前記複数のデータレジスタのうちの指定された他のデータレジスタに格納されるように転送するディジタル信号処理装置。請求項3に記載のディジタル信号処理装置であって、前記複数のデータレジスタは、第1番目から第n番目nは2以上の整数までのn個のデータレジスタを具備し、前記データ転送部は、前記複数のデータレジスタのうち前記或るタイミングで第i番目iは1以上n-1以下の整数のデータレジスタに格納した前記ディジタル信号を、次のタイミングで第i1番目のデータレジスタに転送するディジタル信号処理装置。クロック信号に同期して時系列的に複数のレジスタにデータを格納する工程と、同じタイミングで前記複数のレジスタに格納されたデータに対して演算を実行する工程とを具備し、前記格納する工程においては、与えられた命令に応じて、前記クロック信号の或るタイミングで前記複数のレジスタのうちの或るレジスタに格納された前記データを、次のタイミングで前記複数のレジスタのうちの指定された他のレジスタに格納するように転送するディジタル信号処理方法。請求項5に記載のディジタル信号処理方法であって、前記演算を実行する工程は、一の命令が与えられたことに応答して実行されるディジタル信号処理方法。請求項5又は6に記載のディジタル信号処理方法であって、前記複数のレジスタは、複数のデータレジスタと、前記複数のデータレジスタとそれぞれ対応づけられた複数の係数レジスタとを具備し、前記格納する工程においては、前記クロック信号に同期して時系列的に、前記複数のデータレジスタの各々にディジタル信号を格納し且つ前記複数の係数レジスタの各々に係数を格納し、前記演算を実行する工程においては、積和演算命令に応じて、同じタイミングで前記複数のデータレジスタのうちの各々に格納された前記ディジタル信号と前記複数の係数レジスタのうち対応するレジスタに格納された係数との組の時系列データに対して積和演算を実行し、前記格納する工程においては、更に、前記与えられた命令に応じて、前記或るタイミングで前記複数のデータレジスタの各々に格納された前記ディジタル信号を、前記次のタイミングで前記複数のデータレジスタのうちの指定された他のデータレジスタに格納されるように転送するディジタル信号処理方法。請求項7に記載のディジタル信号処理方法であって、前記複数のデータレジスタは、第1番目から第n番目nは2以上の整数までのn個のデータレジスタを具備し、前記格納する工程においては、前記複数のデータレジスタのうち前記或るタイミングで第i番目iは1以上n-1以下の整数のデータレジスタに格納した前記ディジタル信号を、次のタイミングで第i1番目のデータレジスタに転送するディジタル信号処理方法。高能率音声符号化復号化において、大量のデータを効率よく処理する方法が必要である。しかしながら特開2005-174300の技術では、ベクタ変数とスカラ変数との演算処理に効果があるが、高能率音声符号化復号化で多用されるフィルタ積和演算処理においては、効力を発揮しない。以下に、[発明を実施するための形態]で使用される番号を括弧付きで用いて、課題を解決するための手段を説明する。これらの番号は、[特許請求の範囲]の記載と[発明を実施するための形態]との対応関係を明らかにするために付加されたものである。ただし、それらの番号を、[特許請求の範囲]に記載されている発明の技術的範囲の解釈に用いてはならない。本発明の一側面において、ディジタル信号処理装置は、複数のレジスタKmnと、クロック信号に同期して時系列的に複数のレジスタにデータを格納するデータ転送部Lと、同じタイミングで複数のレジスタに格納されたデータに対して演算を実行する演算部Mul0~3、prod0~3、add0~3、acc0~3とを備える。データ転送部は、与えられた命令に応じて、クロック信号の或るタイミングで複数のレジスタのうちの或るレジスタに格納されたデータを、次のタイミングで複数のレジスタのうちの指定された他のレジスタに格納するように転送する。本発明の他の側面において、ディジタル信号処理方法は、クロック信号に同期して時系列的に複数のレジスタにデータを格納する工程と、同じタイミングで複数のレジスタに格納されたデータに対して演算を実行する工程とを備える。格納する工程においては、与えられた命令に応じて、クロック信号の或るタイミングで複数のレジスタのうちの或るレジスタに格納されたデータを、次のタイミングで複数のレジスタのうちの指定された他のレジスタに格納するように転送する。本発明によれば、データ転送部が或るタイミングで或るレジスタの格納したデータを、次のタイミングで他のレジスタに転送して計算に用いるため、処理能力が向上する。一例として、SIMDによる高能率音声符号化復号化処理で多様される積和演算の処理能力を改善することができる。以下、図面を参照して本発明の実施形態について説明する。本発明の一実施形態におけるディジタル信号処理装置は、積和演算命令のオペランドとして、積和演算器動作モードを持つ。またディジタル信号処理装置は、積和演算命令と積和演算動作モードとをデコードし、積和命令専用データレジスタと被乗算データ入力レジスタ間のデータ転送と、被乗算データ入力レジスタ同士のデータ転送とを制御する。図1は、本実施形態におけるディジタル信号処理装置の概略図である。ディジタル信号処理装置は、命令メモリimem、データメモリdmem、演算器ACC、命令デコーダDEC、レジスタファイルRFを備える。このディジタル信号処理装置は、高能率音声符号化復号化処理で多用されるフィルタ積和演算を効率よく処理するために、一般的なSIMD図8や特開2005-174300図9のSIMDを用いたディジタル信号処理装置の演算器とは異なる構成を備える。そのために拡張した積和演算命令と、これを処理する演算器ACCと命令デコーダDECとが設けられる。命令デコーダDECは、特別な積和演算命令mac4_nをデコードする機能を有する。この命令においては、第二の引数として積和演算器動作モードを指定することができる。命令デコーダDECは、命令コードとともに積和演算器動作モードをデコードする。デコード結果に応じて、データ転送部Lは、演算器ACC内の積和命令専用データレジスタalg0/1、data0-5、被乗算データ入力レジスタKmnのデータ転送を行う。例えば、図3に示すフィルタ演算動作では、クロック信号に同期して時系列的に複数のレジスタKmnにディジタル信号によるデータが図1のデータ転送部Lによって格納される。データは、例えば、画像処理における画素の輝度などを示す信号データXmmは整数と、その信号に対して掛けられるフィルタの特性を示す係数データannは整数とを含む。図3の例では、K00、K02、K40、K42が信号データを格納するデータレジスタとして用いられる。K01、K03、K41、K43は係数データを格納する係数レジスタとして用いられ、データレジスタK00、K02、K40、K42にそれぞれ対応して設けられる。演算部ACCは、積和演算命令に応じて、動作クロック信号の同じタイミングで複数のデータレジスタK00、K02、K40、K42のうちの各々に格納されたディジタル信号と複数の係数レジスタK01、K03、K41、K43のうち対応するレジスタに格納された係数との組の時系列データに対して積和演算を実行する。データ転送部Lは、与えられた命令に応じて、或るタイミングで複数のデータレジスタの各々に格納されたディジタル信号を、次のタイミングで複数のデータレジスタのうちの積和演算命令によって指定された他のデータレジスタに格納されるように転送する。具体的には、演算部ACCは、図3の左上のX0、a0から右下のX-7、a10までのデータのリストを、クロック信号に同期して時系列的に最下段から順にレジスタに取り込んで積算する。更に、時系列順に得られた積算の結果の和を順次に取ることによって積和演算が実行される。本実施形態におけるディジタル信号処理装置は、SIMD型のプロセッサであり、この積和演算はimemに格納された一の積和演算命令に応じて実行される。演算部ACCは、同じタイミングで複数のレジスタKmnに格納されたあるデータが次の演算では隣のレジスタで使用されるという特徴に着目する図3:右下から左上へ移動するようにデータxが使用される。データ転送部Lは、与えられた命令命令メモリimemに格納され、命令デコーダDECでデコードされた命令に応じて、動作クロック信号の或るタイミングで複数のレジスタK00、K02、K40、K42のうちの或るレジスタに格納されたデータ例えば図3のリストの最下段のK42に格納されたX-7、K40に格納されたX-8、K02に格納されたX-9を、次のタイミングで、命令セットの定義によって指定された他のレジスタそれぞれ下から2段目のK40に格納されたX-7、K02に格納されたX-8、K00に格納されたX-9に格納するように転送する。具体的には、積和演算器動作モードとしてFILTERを意味するコードを指定すると、データ転送部Lは、複数の被乗算データ入力レジスタKmnの間でデータを転送する。このようにして、積和命令専用データレジスタalg0/1、data0-5と被乗算データ入力レジスタKmnに関するデータ転送を効率化する。その結果、高能率音声符号化復号化処理で多用される積和演算の処理能力が改善される。以下、本実施形態について、さらに詳しく説明する。演算器ACCは、積和命令専用データレジスタ群alg0/1およびdata0~5、16ビットの被乗算データ入力レジスタKmnm=0,4,n=0~3、乗算器mul0~3、加算器add0~3、乗算器mul0~3の出力を保持する32ビットのレジスタprod0~3、加算器add0~3の出力を保持する32ビットのレジスタacc0~3で構成される。imemは、命令メモリである。dmemは、処理対象の16ビット変数配列を格納し、128ビットのアクセス単位で読み書きするインターフェースを持ったデータメモリである。この128ビットのアクセス単位を表す型として、本実施形態ではxtypeを用意している。xtypeのインターフェース境界からずれたアドレスから始まる配列に対する読み出しアクセスの結果は、配列の先頭から次のインターフェース境界までの内容に、アクセス単位内の残りの内容が続いた形になる。図2の濃い網掛けの領域が、処理対象のデータが格納されている領域を示す。これを適切に処理するため、データ転送部Lでは、積和命令専用データレジスタ群alg0/1、data0~5から16ビットの被乗算データ入力レジスタKmnm=0,4,n=0~3に被乗算データを振り分ける。データ転送部Lは、Kmnレジスタ間でデータを転送することが出来る。また、レジスタファイルRFは128ビットである。このように構成した積和演算回路を制御するための命令セットを用意する。mac4_nn=0~5は、第一引数に対し第二引数で示される処理を行って、積和命令専用データレジスタ群data0~5およびレジスタファイルRFに結果を格納する命令である。mac_inaは積和命令専用データレジスタalg0に引数を格納する命令である。mac_inbは積和命令専用データレジスタalg1に引数を格納する命令である。CLR128は2つの引数をとって積和命令専用データレジスタ群alg0/1、data0~5から16ビットの被乗算データ入力レジスタKmnm=0,4,n=0~3に被乗算データを振り分ける論理Lを決定するとともに積和命令専用データレジスタ群alg0/1、data0~5を初期化する命令である。set_firxはxtypeの引数のLSB側short4個分を被乗算データ入力レジスタK00,K02,K40,K42にセットする命令である。このうち、mac4_nn=0~5は、フィルタ積和演算に使用する特別な命令である。この命令では、第一引数に対する処理方法を指示する第二引数積和演算器動作モードを、図4のように定義する。例えば、第二引数積和演算器動作モードに図4中のFILTERを設定すると、積和命令専用データレジスタ群alg0/1、data0~5から16ビットの被乗算データ入力レジスタKmn42へ被乗算データを取り込み、Kmnレジスタ間でデータをシフトするように、データ転送部Lを制御する。さらに、高能率音声符号化復号化方式の1つであるAMRAdaptiveMultiRateで用いる線形予測法の分析フィルタを例に、本実施形態における動作と効果について説明する。図5は、規格で定義された分析フィルタの処理コードである。a[],x[],y[]はそれぞれ線形予測係数、入力信号、出力信号の16ビット変数配列である。lgは処理フレーム長である。M=11は線形予測の次数である。さらにコード中の左シフトと丸め処理は、オーバーフロー/アンダーフローに対する飽和処理を考慮して図6のように定義されている。図7Aと図7Bは一続きのコードであり、前記命令セットを使って図5を書き換えたものである。aで線形予測係数列a0~10を行う。bで入力信号列xを、それぞれメモリからレジスタファイルに転送する。cで本実施形態の特徴である機構を使用して分析フィルタ処理を行う。従来のSIMD方式によるディジタル信号処理装置では2400ステップ要していたのに対し、このコードの実行ステップ数は約1700ステップである。上記の例では、線形予測法の分析フィルタについて説明したが、他の様々なフィルタ処理についても、データ転送部Lが或るタイミングで或るレジスタの格納したデータを、次のタイミングで他のレジスタに転送して計算に用いることにより、処理能力の向上を図ることが可能である。以上に説明したように、従来のSIMD方式のディジタル信号処理装置に対して、積和演算動作モードにより、積和命令専用データレジスタと被乗算データ入力レジスタ間のデータ転送が効率化される。その結果、高能率音声符号化復号化方式などで用いるフィルタ処理のステップ数を削減し、処理能力を向上することができる。本実施形態は特に、以下のような特徴を有する。1積和演算命令のオペランドとして積和演算器動作モードを持つ。2積和演算命令と積和演算動作モードをデコードし、積和命令専用データレジスタと被乗算データ入力レジスタ間のデータ転送、被乗算データ入力レジスタ同士のデータ転送を制御する。3積和演算命令のオペランドとして、積和演算器の動作モードを制御する拡張機能制御部を持つ。4拡張機能制御部が積和命令専用データレジスタ群とレジスタファイルとの間のデータ転送を制御する。5拡張機能制御部が積和命令専用データレジスタ間のデータ転送を制御する。6拡張機能制御部が積和命令専用データレジスタの設定値を制御する。7積和演算回路がレジスタファイルとメモリとを並列にアクセスする。"