"平衡型増幅器とスイッチ回路を備えた高周波回路であって、前記平衡型増幅器は複数の入力ポートと異なるアンテナと接続される複数の出力ポートを有し、各入力ポート及び各出力ポートとグランドとの間にスイッチ素子と抵抗とを備えた終端回路を備えたことを特徴とする高周波回路。前記平衡型増幅器は2つの入力ポートと2つの出力ポートを備え、一つの入力ポートへ信号を入力し、一つの出力ポートへ増幅後の信号が出力可能であり、他の入力ポートと出力ポートは前記抵抗で終端される様に各終端回路のスイッチ素子が制御されることを特徴とする請求項1に記載の高周波回路。前記平衡型増幅器の入力ポート側にSPDTスイッチ回路が接続され、前記SPDTスイッチ回路は各入力ポートに接続された前記終端回路を含むことを特徴とする請求項1又は2に記載の高周波回路。前記平衡型増幅器の出力ポートのそれぞれにSPDTスイッチ回路が接続され、前記各SPDTスイッチ回路は出力ポートに接続された前記終端回路を含むことを特徴とする請求項1乃至3のいずれかに記載の高周波回路。前記平衡型増幅器の入力ポートは高周波半導体回路の送信回路と接続され、前記アンテナは高周波半導体回路の受信回路とも接続されることを特徴とする請求項1乃至4のいずれかに記載の高周波回路。送信出力電力を高め、かつアンテナダイバシティが可能な高周波回路を得ようとすれば、単純には特許文献2の高周波回路において、特許文献1に記載された平衡型増幅器を用いれば良い。しかしながら、送信出力電力の高出力化に伴って、SPDTスイッチ回路180、181、182へ送信器から26dBm0.4W以上の電力が入力される。図27にSPDTスイッチ回路の基本的な構成を示す。第1ポートP1と第2ポートP2との間にはFETからなるスイッチング素子190と、第1ポートP1と第3ポートP3との間にはFETからなるスイッチング素子191とを備える。各スイッチング素子のゲート電極に制御ポートVから制御電圧が印加されて、各ポート間の電気的な接続状態を各スイッチング素子のON状態/OFF状態にて制御する。低電圧で動作し、送信出力電力が高くても伝送が可能であるように、スイッチング素子を直列に複数接続して段数を増加させ、またマルチゲート化することが行なわれるが、スイッチング素子の占める面積が大きくなりSPDTスイッチ回路も大きくなってしまう。3つのSPDTスイッチ回路を用いるとすれば、SPDTスイッチ回路を構成するのに必要な空間も単順には3倍となり、信号経路に配置されるスイッチング素子の増加は、挿入損失の増加を招くといった問題もある。そこで本発明では、平衡型増幅器を用いて構成され、挿入損失の増大を抑え、回路の大型化を防ぎながらアンテナダイバシティが利用可能な電気的特性に優れた高周波回路を提供することを目的とする。本発明は、平衡型増幅器とスイッチ回路を備えた高周波回路であって、前記平衡型増幅器は複数の入力ポートと複数の出力ポートを有し、各入力ポート及び各出力ポートとグランドとの間にスイッチ素子と抵抗とを備えた終端回路を備えたことを特徴とする高周波回路である。前記平衡型増幅器は2つの入力ポートと2つの出力ポートを備え、一つの入力ポートへ信号を入力し、一つの出力ポートへ増幅後の信号が出力可能であり、他の入力ポートと出力ポートは前記抵抗で終端される様に各終端回路のスイッチ素子が制御される。本発明においては、前記平衡型増幅器の入力ポート側にSPDTスイッチ回路が接続され、前記SPDTスイッチ回路は各入力ポートに接続された前記終端回路を含むように構成するのも好ましい。また本発明においては、前記平衡型増幅器の出力ポート側に出力ポートのそれぞれにSPDTスイッチ回路を接続し、前記各SPDTスイッチ回路を出力ポートに接続された前記終端回路を含む構成としても良い。前記平衡型増幅器の入力ポートは高周波半導体回路RFICの送信回路と接続され、前記アンテナはRFICの受信回路とも接続されるのが好ましい。また本発明の高周波回路を並列に設けて、それぞれの平衡型増幅器の出力ポート側にアンテナを接続してデータ送受信の帯域を広げる無線通信技術であるMIMOMulti-InputMulti-Outputを実現可能な構成としても良い。本発明の平衡型増幅器を用いて構成された高周波回路によれば、平衡型増幅器の複数の入力ポートと複数の出力ポートとグランドとの間に、スイッチ素子と抵抗とを備えた終端回路が接続される。各出力ポートには異なるアンテナが接続されているので、前記スイッチ素子のON状態/OFF状態を制御することで、高周波信号の入力ポートと出力ポートが選択されて、入力ポートとアンテナとが接続される。この様な簡単な構成でありながらアンテナダイバシティが利用可能であり、必要なスイッチ素子も低減できる為、挿入損失の増大を抑え、回路の大型化を防ぎながら電気的特性に優れた高周波回路をえることが出来る。図1~図5を基に本発明の高周波回路を説明する。図1は平衡型増幅器を用いた高周波回路の回路ブロック図である。平衡型増幅器の構成は図22で示したものと同じであって、ハイブリッド回路20、21の間に一対の単位増幅器15、16が接続されて構成されている。ハイブリッド回路20、21は、それぞれ2端子対回路であって、ハイブリッド回路20の一方側は第1入力ポートIN1、第2入力ポートIN2と接続し、他方側は第1増幅器15の入力側、第2増幅器16の入力側と接続する。ハイブリッド回路21の一方側は第1出力ポートOUT1、第2出力ポートOUT2と接続し、他方側は第1増幅器15の出力側、第2増幅器16の出力側と接続する。第1、第2入力ポートと第1、第2出力ポートのそれぞれには、グランドとの間に終端回路300、301、302、303が接続される。図2は終端回路の構成を示す図である。各終端回路はスイッチ素子SWと抵抗Rとが直列に接続されたポートPs1、Ps2を備えた直列回路として構成される。なお、ポートPs1、Ps2間のインピーダンスが、オープンの状態と抵抗Rで規定される終端抵抗値とに電気的に切換可能であれば良く、終端回路の構成は図2に示した直列回路に限定されるものでは無い。図3abは終端回路の構成を示す等価回路である。スイッチ素子SWとしてFET電界効果トランジスタやダイオードを用いることが出来る。スイッチ素子SWは制御ポートVより制御電圧が与えられON/OFFの状態が制御される。なお、ポートPs1、Ps2のどちらが入力ポートや出力ポートと接続しても良い。またDCカットコンデンサは省略し示しているが、終端回路と入力ポートや出力ポートとの間、あるいは入力ポートや出力ポートとハイブリッド回路との間に適宜配置される。図4は終端回路のスイッチ素子をFETで構成した場合の高周波回路を示す。平衡型増幅器10の構成に基づく動作から、第1~第4終端回路300,301,302,303の各スイッチ素子SW1~SW4は表1に示す様に制御される。図5に示す図で、本発明の高周波回路で実現される接続状態をa条件1、b条件2として説明する。本発明では入力ポートの一つのポートと、出力ポートの一つのポートとが接地される。条件1では、入力ポート側の第1終端回路300のスイッチ素子SW1がOFF状態に制御されて第1入力ポートIN1とグランドとの間が高インピーダンスとなり、第2終端回路301のスイッチ素子SW2がON状態に制御されて低インピーダンスとなり第2入力ポートIN2とグランドとの間が終端抵抗R2で接続される。また出力ポート側の第3終端回路302のスイッチ素子SW3がOFF状態に制御されて第1出力ポートOUT1とグランドとの間が高インピーダンスとなり、第4終端回路303のスイッチ素子SW4がON状態に制御されて低インピーダンスとなり第2出力ポートOUT2とグランドとの間が終端抵抗R4で接続される。このようなスイッチ素子の制御によって、高周波回路は図22で示した回路構成と等価となり、第1入力ポートIN1から入力した高周波信号は第1出力ポートOUT1より出力される。なお反射波や合成損失は終端抵抗R2,R4に吸収される。条件2では、入力ポート側の第1終端回路300のスイッチ素子SW1がON状態に制御されて低インピーダンスとなり第1入力ポートIN1とグランドとの間が終端抵抗R1で接続され、第2終端回路301のスイッチ素子SW2がOFF状態に制御されて第2入力ポートIN2とグランドとの間が高インピーダンスとなる。また出力ポート側の第3終端回路302のスイッチ素子SW3がON状態に制御されて低インピーダンスとなり第1出力ポートOUT1とグランドとの間が終端抵抗R3で接続され、第4終端回路303のスイッチ素子SW4がOFF状態に制御されて第2出力ポートOUT2とグランドとの間が高インピーダンスとなる。このようなスイッチ素子の制御によって、高周波回路は図22で示した回路構成とは異なる入出力の関係が実現可能となる。なお平衡型増幅器自体の構成は変わらずその動作も同様であって、第2入力ポートIN2から入力した高周波信号は第2出力ポートOUT2より出力され、反射波や合成損失は終端抵抗R1,R3によって吸収される。本発明の高周波回路によれば、各出力ポートに対応してアンテナを設け、表1で示した条件で各スイッチ素子を制御して、高周波信号が出力する出力ポートを切り換えることによって、増幅器の出力側に設けられるスイッチ素子が従来よりも少なくても、通信状態の良いアンテナを選択するアンテナダイバシチを実現することが出来る。また、信号経路に配置されるスイッチ素子を少なくできるので、損失の増加を防ぐとともに小型に構成することが出来る。なお、固定局と移動局が近くにあって大きな送信出力電力が必要で場合には、一方の増幅器を非動作状態としても良い。この場合、第1、第2ハイブリッド回路によって分配損失が発生するものの、増幅器による電力消費を抑えることができる。図6は高周波回路の他の実施態様を示す回路ブロック図であり、図7に入力ポート側、出力ポート側に接続される回路部の詳細を示す。図1で示した高周波回路と比較すると、信号経路の接続/切断機能を有する第1スイッチ回路320、第2スイッチ回路321、第3スイッチ回路322、第4スイッチ回路323を第1ポートPo1、第2ポートPo2、第3ポートPo3、第4ポートPo4との間に有する点が相違する。各入力ポートにはRFICから、各出力ポートにはアンテナから不要な信号が進入する場合がある。例えば、他方のアンテナからの放射波が他方のアンテナに入射する場合等、不要な信号が平衡型増幅器に入力すると損失が増加する。スイッチ回路320、321、322、323は、不要な信号が各経路に進入するのを防ぐ様に機能する。なお図中、各経路にスイッチ回路を配置するが、必要に応じて入力ポート側のみ、あるいは出力ポート側のみに設ける場合もある。スイッチ回路320、321、322、323はFETからなるスイッチ素子SW10、SW11、SW12、SW13で構成することが出来る。なお信号経路に配置される各スイッチ回路は高周波信号の電力によっては、FETの多段接続や、デュアルゲート構造などの耐電力を高めた構成を適宜採用し得る。平衡型増幅器10の構成に基づく動作から、第1~第4終端回路300,301,302,303の各スイッチ素子SW1、SW2、SW3、SW4、スイッチ回路320、321、322、323の各スイッチ素子SW10、SW11、SW12、SW13は表2に示す様に制御される。図8は高周波回路の他の実施態様を示す回路ブロック図である。入力ポート側の第1スイッチ回路320、第2スイッチ回路321の一端側第1ポートPo1、第2ポートPo2を接続して第5ポートPo5としたものである。各スイッチ素子の制御は図7で示した高周波回路と同様である。このような構成によれば、入力1ポート、出力2ポートの高周波回路となり、各スイッチ素子の制御によって第5ポートPo5に入力した高周波信号を第3ポートPo3又は第4ポートPo4に出力することが容易に可能となる。なお、第1スイッチ回路320、第2スイッチ回路321、第1終端回路300、第2終端回路301を一つのSPDTスイッチ回路SC5として見ることも可能である。図10はSPDTスイッチ回路SC5の等価回路である。第1スイッチ回路320のスイッチ素子SW10と第2終端回路301のスイッチ素子SW2のゲート間を接続して制御ポートVを共通とし、第2スイッチ回路321のスイッチ素子SW11と第1終端回路300のスイッチ素子SW1のゲート間を接続して制御ポートVを共通としている。図9は高周波回路の他の実施態様を示す回路ブロック図である。出力ポート側に接続するアンテナを受信にも利用する場合に、送信信号と受信信号との信号経路を切り換える構成が必要となる。ここで示した高周波回路では、その手段として第3スイッチ回路322と並列に接続された第5スイッチ回路340、第4スイッチ回路323と並列に接続された第6スイッチ回路341を用いている。第5スイッチ回路340とグランドの間に設けられた第7スイッチ回路350、第6スイッチ回路341とグランドの間に設けられた第8スイッチ回路351はアイソレーション改善を目的とするものであり不要な場合もある。各スイッチ回路はFETからなるスイッチ素子で構成することが出来る。なお信号経路に配置される各スイッチ回路は高周波信号の電力によっては、FETの多段接続や、デュアルゲート構造などの耐電力を高めた構成を適宜採用し得る。また第1スイッチ回路320と第1終端回路300を第1スイッチ回路SC1とし、また第2スイッチ回路321と第2終端回路301を第2スイッチ回路SC2として示している。スイッチ回路322、340、350と終端回路302とを一つのSPDTスイッチ回路SC6として見ることも可能である。図11はSPDTスイッチ回路SC6の等価回路である。第3スイッチ回路322のスイッチ素子SW12と第7スイッチ回路350のスイッチ素子SW14のゲート間を接続して制御ポートVを共通とし、第3終端回路302のスイッチ素子SW2と第5スイッチ回路340のスイッチ素子SW15のゲート間を接続して制御ポートVを共通としている。スイッチ回路323、341、351と終端回路303とを一つのSPDTスイッチ回路SC7として見ることも可能である。図12はSPDTスイッチ回路SC7の等価回路である。第4スイッチ回路323のスイッチ素子SW13と第8スイッチ回路351のスイッチ素子SW16のゲート間を接続して制御ポートVを共通とし、第4終端回路303のスイッチ素子SW4と第6スイッチ回路341のスイッチ素子SW17のゲート間を接続して制御ポートVを共通としている。図13は本発明の高周波回路を含む無線通信装置のフロントエンド回路部を示す。高周波回路は、図9の回路を用いて構成され、平衡型増幅器10の入力ポート側に第1ポートPo1及び第2ポートPo2と、出力ポート側に第6ポートPo6、第7ポートPo7、第8ポートPo8、第9ポートPo9を備える。第6ポートP06、第8ポートPo8にそれぞれアンテナANT1、ANT2が接続し、第1ポートPo1と第2ポートPo2にはRFICからの送信信号が入力し、第7ポートP07、第9ポートPo9より受信信号がRFICへ向けて出力する場合の動作を説明する。なお図中の破線で示した部分は、RFIC内にて送信信号をTx1端子又はTx2端子へ出力するための部分である。スイッチ回路等を含んで構成される場合には、第1終端回路300を第1スイッチ回路SC1とし、第2終端回路301を第2スイッチ回路SC2として構成しても良い。平衡型増幅器10の構成に基づく動作から、第1~第4終端回路300,301,302,303の各スイッチ素子SW1、SW2、SW3、SW4、スイッチ回路320、321、322、323、340、341、350、351の各スイッチ素子SW10、SW11、SW12、SW13、SW15、SW17、SW14、SW16は表3に示す様に制御される。ここでは、第1ポートPo1と第6ポートPo6が接続される条件1送信モードTx1、第2ポートPo2と第8ポートPo8が接続される条件2送信モードTx2、第8ポートPo8と第9ポートPo9が接続される条件3受信モードRx1、第6ポートPo6と第9ポートPo9が接続される条件4受信モードRx2で、第1増幅器15、第2増幅器16は条件1、2では動作状態であり、条件3、4では非動作状態である場合を説明するが、異なるアンテナを使って送受信を同時に行なう場合は条件1と条件3や条件2と条件4が同時に成立するように、増幅器の動作状態や各スイッチ素子の動作状態が制御されて表3で示した動作と異なる場合がある。また、条件3、4では第1スイッチ回路SC1、第2スイッチ回路SC2は動作に寄与しないので、その各スイッチ素子のON/OFF状態は適宜設定され得る。ここでは、スイッチ回路322、340、350と終端回路302とを一つのSPDTスイッチ回路SC6とし、イッチ回路323、341、351と終端回路303とを一つのSPDTスイッチ回路SC7として複数のスイッチ回路で制御ポートVを共通とした場合の一例を示したが、各スイッチ回路で制御ポートを共通させずに、独立して制御することも可能である。例えば一方のアンテナを使って受信モードで動作させる場合に、他方のアンテナと平衡型増幅器10との接続を切断するように制御してもよい。図14に発明の高周波回路を含む無線通信装置の他のフロントエンド回路部を示す。図13のフロントエンド回路部とは、平衡型増幅器10の入力ポート側にスイッチ回路SC5が設けられる点で相違する。図9で示したSPDTスイッチ回路でスイッチ回路SC5が構成される。スイッチ回路SC5は、図13で示したフロントエンド回路部の、RFIC内にて送信信号をTx1端子又はTx2端子へ出力するための部分として機能する。この為、RFICで必要であった回路を削減出来る。図15abに本発明に用いるハイブリッド回路の構成例を示す。ここで示したハイブリッド回路は4つのポートP1~P4を備えた90度ハイブリッドカップラであり、1/4波長に相当する長さに構成された2つの結合線路Lc1、Lc2を対向配置して構成されるa。結合線路Lc1、Lc2は所定の特性インピーダンス例えば50Ωの分布定数線路として形成される。また各結合線路Lc1、Lc2の両端にキャパシタンス素子Cc1、Cc2、Cc3、Cc4を接続してローパスフィルタの構成とする場合bや分布定数線路に代えてインダクタンス素子で構成する場合もある。ここで1/4波長に相当する長さとは、ポート間の実長さが1/4波長である場合のほかに、波長短縮されて等価的に1/4波長である場合も含み、ハイブリッドカップラとして機能する長さを言う。図1の高周波回路を例に90度ハイブリッドカップラの接続関係を説明する。第1ハイブリッド回路20として90度ハイブリッドカップラを用いる場合、そのポートP1を第1入力ポートIN1と接続すると、ポートP2は第2増幅器16の入力側と接続され、ポートP3が第2入力ポートIN2と接続され、ポートP4が第1増幅器15の入力側と接続される。ポートP2に入力した信号は2分配され、ポートP2とポートP4に現れる信号は、ポートP1-P2間での位相遅れのため90度の位相差となる。第2ハイブリッド回路2として90度ハイブリッドカップラを用いる場合、そのポートP1を第1増幅器15の出力側と接続すると、ポートP2は第1出力ポートOUT1と接続され、ポートP3が第2増幅器16の出力側と接続され、ポートP4が第2出力ポートOUT2と接続される。第1増幅器15、第2増幅器16により増幅された出力信号は90度の位相差のままポートP2とポートP3に入力する。ポートP3-P4間での位相遅れのため第1出力ポートOUT1で同相となり合成されて約2倍に増幅された高周波信号が出力される。図16abに本発明に用いるハイブリッド回路の他の構成例を示す。ここで示したハイブリッド回路は4つのポートP1~P4を備えたブランチライン型ハイブリッド合成分配器である。1/4波長に相当する長さに構成された4つの分布定数線路Lh1~Lh4とで構成される。前記分布定数線路Lh3、Lh4の特性インピーダンスがaΩであるとすると、分布定数線路Lh1、Lh2の特性インピーダンスはbΩbは2の平方根でaを除した値となるa。またインダクタンス素子L10、L11、L12、L13とキャパシタンス素子C10、C11、C12、C13の集中定数素子で構成しても良いb。図1の高周波回路を例にとれば、第1ハイブリッド回路20とする場合は、ポートP1を第1入力ポートIN1と接続すると、ポートP2は第1増幅器15の入力側と接続され、ポートP3が第2入力ポートIN2と接続され、ポートP4が第2増幅器16の入力側と接続される。第2ハイブリッド回路21とする場合は、ポートP1を第1増幅器15の出力側に接続すると、ポートP2は第2出力ポートOUT2と接続され、ポートP3が第2増幅器16の出力側に接続され、ポートP4が第1出力ポートOUT1接続される。図17に他の態様の高周波回路を示す。図1の高周波回路とは第1ハイブリッド回路20と第2ハイブリッド回路21の間の第1増幅器15又は第2増幅器16の前段か後段のどちらかにλ/2移相器40を備える点で相違する。図17ではλ/2移相器40を第1増幅器15と第2ハイブリッド回路21の間に設けている。この高周波回路では図18に示す様に、第1入力ポートIN1に高周波信号を入力すると第2出力ポートOUT2に現れ、第2入力ポートIN2に高周波信号を入力すると第1出力ポートOUT1に現れる。出力ポート側に現れる高周波信号の電圧は増幅器の他に第1、第2ハイブリッド回路20、21の移相差や特性インピーダンスのばらつきのよる結合差等に影響されるが、この高周波回路によればハイブリッド回路の移相差の影響を減じることが出来て、合成損失を低減することが出来る。図19に他の態様の高周波回路を示す。図1の高周波回路とは第2ハイブリッド回路21と第1増幅器15又は第2増幅器16との間に高調波減衰手段30、31を備える点で相違する。第1、第2増幅器15、16を領域で動作させると非線形動作となり、基本周波数成分の他に、偶数次高調波成分2n倍波;nは1以上の自然数、奇数次高調波成分3n倍波といった高調波成分が生じてしまう。偶数次高調波成分に対して第2ハイブリッド回路21は所定のインピーダンス負荷とはならず反射して第1、第2増幅器15、16へ入力し、基本波と混合されて、基本波と同じ周波数で移相のずれた周波数成分となる。これによって出力ポートから出力される高周波信号にリップルが生じる場合がある。また、高周波回路10に入力される高周波信号にも高調波成分が含まれ第1、第2増幅器15、16で増幅されてしまう場合もある。本発明の高調波回路においては、第1、第2増幅器15、16の出力側のそれぞれに高調波減衰手段30、31を設けることで高調波を減衰させてリップルや損失を低減する。高調波減衰手段30、31はフィルタで構成するのが望ましく、ローパスフィルタやノッチフィルタを用いることが出来る。図20はその構成一例であって、分布定数線路Lf1、キャパシタCf1,Cf2で構成されたローパスフィルタである。ローパスフィルタによれば偶数次高調波成分、奇数次高調波成分の両方を減衰させることが出来る。偶数次高調波成分のみを選択的に減衰させる場合は、図21に示したスタブLsf1で構成しても良い。高調波減衰手段30、31を設ける場合には、合成損失を低減する観点から各経路で同じ特性移相や損失のものを用いる。"