"オシレータと、外部より入力される任意の期間において前記オシレータのクロック数を計数するカウンタと、前記カウンタの出力するクロック数と外部より入力されるクロック数との差分を求めるクロック数比較手段と、前記クロック数比較手段の比較結果をトリミングデータとして記憶する不揮発性メモリセルアレイと、トリミングデータの値に応じて前記オシレータの周波数を調節する周波数調節手段とを備えた半導体記憶装置。請求項1記載の半導体記憶装置において、前記オシレータの温度特性に応じてトリミングデータを補正するデータ補正手段をさらに備えた半導体記憶装置。請求項1記載の半導体記憶装置において、前記オシレータの複数の温度特性に応じてトリミングデータを補正するデータ補正手段をさらに備えた半導体記憶装置。請求項1記載の半導体記憶装置において、温度検知手段と、前記温度検知手段による検知結果に応じて前記不揮発性メモリアレイより読み出したトリミングデータを補正するデータ補正手段とをさらに備えた半導体記憶装置。オシレータと、前記オシレータの出力するクロックと外部より入力されるクロックとの位相を比較する位相比較手段と、前記位相比較手段の比較結果をトリミングデータとして記憶する不揮発性メモリセルアレイと、トリミングデータの値に応じて前記オシレータの周波数を調節する周波数調節手段とを備えた半導体記憶装置。請求項5記載の半導体記憶装置において、前記オシレータの温度特性に応じてトリミングデータを補正するデータ補正手段をさらに備えた半導体記憶装置。請求項5記載の半導体記憶装置において、前記オシレータの複数の温度特性に応じてトリミングデータを補正するデータ補正手段をさらに備えた半導体記憶装置。請求項5記載の半導体記憶装置において、温度検知手段と、前記温度検知手段による検知結果に応じて前記不揮発性メモリアレイより読み出したトリミングデータを補正するデータ補正手段とをさらに備えた半導体記憶装置。しかしながら、従来の外部装置を用いたトリミング手法では、トリミングデータはチップ毎に固有のランダムなデータである。このため、外部装置により複数のチップを同時測定している場合、測定計算不揮発メモリのプログラムリードを実施する際、チップ個別の制御が必要となる。また、特許文献1で提案されている手法では、トリミング補正後のチップ動作時には毎回補正を実施するので、その分の電流を余分に消費する。さらに、補正の分解能は一定であり、補正に必要な時間と分解能をフレキシブルに選択することはできなかった。このため、チップ内部でトリミングを実施する場合、消費電流の増加とトリミング精度の低下を招くという問題があった。本発明の第1の半導体記憶装置は、オシレータと、外部より入力される任意の期間において前記オシレータのクロック数を計数するカウンタと、前記カウンタの出力するクロック数と外部より入力されるクロック数との差分を求めるクロック数比較手段と、前記クロック数比較手段の比較結果をトリミングデータとして記憶する不揮発性メモリセルアレイと、トリミングデータの値に応じて前記オシレータの周波数を調節する周波数調節手段とを備えたものである。なお、前記オシレータの温度特性に応じてトリミングデータを補正するデータ補正手段をさらに備えていてもよい。また、前記オシレータの複数の温度特性に応じてトリミングデータを補正するデータ補正手段をさらに備えていてもよい。さらに、温度検知手段と、前記温度検知手段による検知結果に応じて前記不揮発性メモリアレイより読み出したトリミングデータを補正するデータ補正手段とをさらに備えていてもよい。本発明の第1の半導体記憶装置によると、チップ内部で周波数トリミング値を算出して不揮発性メモリに記憶でき、以降は不揮発性メモリに記憶されたトリミングデータに基いて、定常的にオシレータの周波数を一定値に保つことができる。また、必要とされる周波数トリミングの精度に応じて、クロック数を計数する時間とトリミング分解能を選択できる。本発明の第2の半導体記憶装置は、オシレータと、前記オシレータの出力するクロックと外部より入力されるクロックとの位相を比較する位相比較手段と、前記位相比較手段の比較結果をトリミングデータとして記憶する不揮発性メモリセルアレイと、トリミングデータの値に応じて前記オシレータの周波数を調節する周波数調節手段とを備えたものである。なお、前記オシレータの温度特性に応じてトリミングデータを補正するデータ補正手段をさらに備えていてもよい。また、前記オシレータの複数の温度特性に応じてトリミングデータを補正するデータ補正手段をさらに備えていてもよい。さらに、温度検知手段と、前記温度検知手段による検知結果に応じて前記不揮発性メモリアレイより読み出したトリミングデータを補正するデータ補正手段とをさらに備えていてもよい。本発明の第2の半導体記憶装置によると、チップ内部でより高速に周波数トリミング値を算出して不揮発性メモリに記憶でき、以降は不揮発性メモリに記憶されたトリミングデータに基いて、定常的にオシレータの周波数を一定値に保つことができる。さらに、本発明の第1,2の半導体記憶装置において、基準電流,セル電流,オシレータの温度特性に応じて、トリミングデータを補正するデータ補正手段をさらに備えた構成とすることにより、トリミングデータ算出時と、リファレンスセル再設定時あるいはオシレータ使用時とで温度が異なる場合にも、正確なトリミングを行うことができる。本発明の半導体記憶装置によると、チップ毎に固有のランダムなトリミングデータの測定計算不揮発メモリのプログラムをチップ内部で行えるので、外部装置により複数チップを同時測定している場合でも、チップ個別の制御が不要となる。また、本発明の第1の半導体記憶装置によると、補正に必要な時間と分解能をフレキシブルに選択できるので、チップ内部でのトリミングを実現しながら、より精度の高いトリミングを実現できる。また、本発明の第2の半導体記憶装置によると、高周波かつ高精度なトリミングが要求される場合に、より高速に周波数トリミング値を算出することができ、高速動作テスト時間削減が可能となる。さらに、本発明の半導体記憶装置によると、温度特性補正機能をチップ内部に持たせているので、テスト工程間や実使用状態の様々な温度条件下でも、温度変化がない場合と同等の効果を得ることができる。以下、本発明の実施の形態を、図面を参照しながら説明する。参考例1図1は本発明の参考例1にかかる半導体記憶装置のブロック図である。図1において、100は、メモリセルのデータ読出し時に、電流比較のリファレンス参照手段として用いるリファレンスセルである。110は、リファレンスセル100の電流量をデジタル値に変換するAD変換器である。120は、内部にユーザ使用領域以外にトリミングデータ領域を備え、このトリミングデータ領域にリファレンスセル100の電流量をAD変換した値をトリミングデータとして記憶する不揮発性メモリセルアレイである。130は、不揮発性メモリセルアレイ120に記憶されているトリミングデータに応じて、基準電流量を調節する基準電流発生手段である。140は、基準電流と、リファレンスセル100のセル電流とを比較する電流比較手段である。150は、電流比較手段140の結果によって、リファレンスセル100に対する書込みの要否を判定する書込み要否判定手段である。160は、書込み要否判定手段150の判定結果に基づいて、または外部装置20からの外部入力信号に基づいて、リファレンスセル100への書込みを行うリファレンスセル書込み手段である。なお、これらリファレンスセル100~リファレンスセル書込み手段160は、チップであるメモリコア10内に設けられている。170は、外部装置20に設けられ、リファレンスセル100のセル電流の測定の実施と、その測定に基づいて書込み要否の判定の実施とを行う電流測定書込み要否判定手段である。また、スイッチ181は、リファレンスセル100のセル電流が、電流比較手段140へ伝達されるか、あるいはスイッチ182へ伝達されるかを切替えるものである。スイッチ182は、リファレンスセル100のセル電流が、AD変換器110へ伝達されるか、あるいは電流測定書込み要否判定手段170へ伝達されるかを切替えるものである。スイッチ183は、書込み要否判定手段150からの書込み要の命令、または電流測定書込み要否判定手段170からの書込み要の命令を、それぞれリファレンスセル書込み手段160へ伝達するものである。以上のように構成された参考例1の半導体記憶装置について、以下、その動作を説明する。トリミングデータ設定まず、リファレンスセル100のVt閾値レベルを所定のレベルに設定するために、外部装置20例えばLSIテスターの電流測定書込み要否判定手段170にて、リファレンスセル100の電流測定を実施する。なお、上記所定のレベルとは、メモリセルの1または0のデータ判定が可能となるレベルであって、1データのVtレベルと0データのVtレベルの中間値である。そして、リファレンスセル100の電流測定の結果に応じて、レファレンスセル100への書込みの要否を判断する。すなわち、電流測定書込み要否判定手段170は、書込み否の場合、メモリコア10に対しては何も行わず、書込み要の場合、リファレンスセル書込み手段160に対して書込み命令を出す。リファレンスセル100のVtレベルが所定のレベルに未到達の場合、リファレンスセル書込み手段160にてリファレンスセル100にVtレベルを上げる書込みを実施する。リファレンスセル100のVtレベルが所定のレベルに到達した場合、AD変換器110にてリファレンスセル100のセル電流量をデジタル変換し、そのデジタル値をトリミングデータとしてメモリセルアレイ120に記憶させる。なお、上記リファレンスセル100のVtレベルが所定のレベルに到達したか否かの判断は、LSIテスター等の外部装置20またはマイクロコードが持っている期待値と比較して、外部装置20が判断する。トリミングデータ再設定リファレンスセル100のVtレベルが熱ストレス等により劣化した場合には、Vtレベルの再設定が必要となる。以下、再設定時の動作について説明する。メモリセルアレイ120に格納されているトリミングデータに基いて、基準電流発生手段130の基準電流を調整する。そして、Vtレベルが劣化している状態のリファレンスセル100のセル電流量と、上記調整した基準電流量とを電流比較手段140にて比較する。上記比較結果に応じて、リファレンスセル100の書込み要否を書込み要否判定手段150にて判断する。そして、リファレンスセル100のVtレベルが所定のレベルに未到達の場合、リファレンスセル書込み手段160にてリファレンスセル100にVtレベルを上げる書込みを実施する。以降、リファレンスセル100のVtレベルが所定のレベルに到達するまで、電流比較手段140による電流比較、書込み要否判定手段150による書込み要否判断、リファレンスセル書込み手段160によるリファレンスセル100書込みの動作を繰り返す。このように構成された半導体記憶装置によると、チップ内部で電流トリミング値を算出してメモリセルアレイ120に記憶でき、リファレンスセル100のVtレベルが熱ストレス等により劣化した場合の再設定の際にのみ、メモリセルアレイ120からトリミングデータを取り出して、リファレンスセル100の比較参照元である基準電流の電流量を調節することで、リファレンスセル100を劣化前のVtレベルに復元できる。また、チップ毎に固有のランダムなトリミングデータの測定計算不揮発メモリのプログラムをチップ内部で行えるので、外部装置20により複数チップを同時測定している場合でも、チップ個別の制御が不要となる。このため、テスト時間テストプログラム開発工数等のテストコストを削減でき、テストプログラム複雑化によるヒューマンエラーを低減できる。さらに、トリミング補正をリファレンスセル100の再設定時にのみ実施すればよく、以降のチップ動作時には補正不要なので、チップ内部でのトリミングを実現しながら消費電流を低減することができる。参考例2図2は、本発明の参考例2における半導体記憶装置のブロック図である。なお、図1と同一部分は同一符号を付してその説明を省略する。図2において、210は、メモリコア10内に設けられ、外部から入力された温度指定に基いて、トリミングデータを補正するデータ補正手段である。220は、外部装置20に設けられ、リファレンスセル100の再設定時の温度指定手段である。以上のように構成された参考例2の半導体記憶装置について、以下、その動作を説明する。参考例2の動作は、基本的に参考例1と同様である。参考例1と異なる点は、AD変換器110にてリファレンスセル100の電流量をデジタル変換した後、そのデジタル値からなるトリミングデータを、温度指定手段220より入力された指定温度に応じてデータ補正手段210にて補正を行う点である。温度指定手段220より入力される指定温度とは、例えば、検査工程において高温、常温、低温と複数の温度で検査を実施する場合に、その都度、指定する現在の温度のことである。すなわち、参考例1で示したように、メモリセルアレイ120にはトリミングデータが記憶されている。今、このトリミングデータが常温での製造工程において設定された値とし、現在の検査工程が常温の場合、両温度が同一であることから、メモリセルアレイ120に記憶されているトリミングデータをそのまま用いて、製造工程から検査工程の間におけるリファレンスセル100のVtレベルの劣化した場合の、当該Vtレベルの再設定を行う。なお、トリミングデータ再設定は、参考例1に示した方法にて行う。しかし、現在の検査工程が高温の場合、熱ストレスによるリファレンスセル100のVtレベルの劣化が、常温時の同劣化に比べて大きくなる。仮に、高温でのVtレベルの劣化が常温でのVtレベルの劣化より1だけ大きくなるとすると、データ補正手段210にて、メモリセルアレイ120に記憶されているトリミングデータを1するデータ補正を行う。これにより、1だけ劣化度の大きい高温では、1されたトリミングデータに基づいてVtレベルの再設定が行われることになり、常温と同様、正確に劣化前のVtレベルに復元できる。また、逆に、現在の検査工程が低温の場合、熱ストレスによるリファレンスセル100のVtレベルの劣化が、常温時の同劣化に比べて小さくなる。仮に、低温でのVtレベルの劣化が常温でのVtレベルの劣化より1だけ小さくなるとすると、データ補正手段210にて、メモリセルアレイ120に記憶されているトリミングデータを-1するデータ補正を行う。これにより、1だけ劣化度の小さい低温では、-1されたトリミングデータに基づいてVtレベルの再設定が行われることになり、常温と同様、正確に劣化前のVtレベルに復元できる。なお、上記、検査工程における高温、常温、低温の検査は一例であって、これら3種類の温度に限るものではない。また、製造工程や検査工程は一例であって、これらの工程に限るものではない。このように、リファレンスセル100のVtレベル再設定時には、補正されたトリミングデータに基いて基準電流を調節し、リファレンスセル100のVtを所定のレベルに再設定する。なお、データ補正手段210による温度指定手段220より入力された指定温度に基づくトリミングデータ補正は、回路でもソフト演算処理でも実現することができる。例えば、加算器、減算器を用いて、常温のトリミングデータに対して、高温時には1、低温時には-1の演算を行う回路を搭載する。具体的には、常温トリミングデータ0010に対して、高温時には0011、低温時には0001にそれぞれ補正する。ソフトの場合、この演算を例えばマイクロコード等のソフトウェアで計算させる。このように構成された半導体記憶装置においても、参考例1と同様の効果が得られる。さらに、基準電流,セル電流の温度特性に応じて、トリミングデータを補正するデータ補正手段210をさらに備えた構成とすることにより、トリミングデータ算出時と、リファレンスセル再設定時とで温度が異なる場合にも、正確なトリミングを行うことができる。よって、テスト工程間や実使用状態の様々な温度条件下でも、温度変化がない場合と同等の効果を得ることができる。参考例3図3は、本発明の参考例3における半導体記憶装置のブロック図である。なお、図1,2と同一部分は同一符号を付してその説明を省略する。図3において、310は、複数のデジタル値をトリミングデータとして記憶する不揮発性メモリセルアレイである。以上のように構成された参考例3の半導体記憶装置について、以下、その動作を説明する。参考例3における動作は、基本的に参考例2と同様である。参考例2と異なる点は、複数の温度補正用トリミングデータをメモリセルアレイ310で記憶する点である。なお、複数の温度補正用トリミングデータとは、例えば、参考例2で示したように、常温での製造工程においてメモリセルアレイ120に記憶されたトリミングデータに対し、検査工程において高温、常温、低温と複数の温度で検査を実施する場合に、データ補正手段210にて高温用に補正されたデータ、常温用に補正されたデータこの場合は補正不要、低温用に補正されたデータであり、これらの補正データをメモリセルアレイ310の別々の領域に記憶させる。リファレンスセル100のVtレベル再設定時には、補正された複数のトリミングデータの内、適切なデータに基いて基準電流を調節し、リファレンスセル100のVtを所定のレベルに再設定する。なお、適切なデータとは、例えば、メモリセルアレイ310に記憶させた高温用に補正されたデータ、常温用に補正されたデータ、低温用に補正されたデータの中から、温度指定手段220により指定される温度に対応するデータのことであり、当該対応する補正データを選択する。なお、指定温度によるトリミングデータの補正は、参考例2と同様、回路でもソフト演算処理でも実現することができる。このように構成された半導体記憶装置においても、参考例2と同様の効果が得られる。参考例4図4は、本発明の参考例4における半導体記憶装置のブロック図である。なお、図1と同一部分は同一符号を付してその説明を省略する。図4において、410は、メモリコア10内に設けられ、現時点の温度に基いてトリミングデータを補正するデータ補正手段である。420は、メモリコア10内に設けた温度検知手段である。以上のように構成された参考例4の半導体記憶装置について、以下、その動作を説明する。参考例4における動作は、基本的に参考例1と同様である。参考例1と異なる点は、メモリセルアレイ120から取り出したトリミングデータを、温度検知手段420によって検知された現在の温度に基いて、データ補正手段410にて補正する点である。具体的には、例えば、参考例2で示したように、常温での製造工程においてメモリセルアレイ120に記憶されたトリミングデータに対し、検査工程において高温、常温、低温と複数の温度で検査を実施する場合に、温度検知手段420にて現在の検査工程における温度を検知し、高温の場合には高温用にデータを補正加算の演算し、常温の場合にはそのままのデータ、低温の場合には低温用にデータを補正減算の演算する。リファレンスセル100のVtレベル再設定時には、上記補正されたトリミングデータに基いて基準電流を調節し、リファレンスセル100のVtを所定のレベルに再設定する。なお、検知温度によるトリミングデータの補正は、参考例2と同様、回路でもソフト演算処理でも実現することができる。このように構成された半導体記憶装置においても、参考例2と同様の効果が得られる。実施の形態5図5は、本発明の実施の形態5における半導体記憶装置のブロック図である。図5において、500は、オシレータである。510は、外部より入力される任意の期間、オシレータ500のクロック数を計数するカウンタである。520は、カウンタ510の出力するクロック数と、外部より入力されるクロック数との差分を求めるクロック数比較手段である。530は、クロック数比較手段520の比較結果をトリミングデータとして記憶する不揮発性メモリセルアレイである。540は、トリミングデータの値に応じて、オシレータ500の周波数を調節する周波数調節手段である。550は、周辺回路である。なお、これらオシレータ500~周辺回路550は、チップであるメモリコア30内に設けられている。560は、外部装置40に設けられたサンプリング時間指定手段である。570は、外部装置40に設けられたターゲットカウント値指定手段である。また、スイッチ581は、クロック数比較手段520の比較結果をメモリセルアレイ530へ伝達するか、あるいはスイッチ582へ伝達するかを切替えるものである。スイッチ582は、クロック数比較手段520の比較結果か、あるいはメモリセルアレイ530からのトリミングデータを、切替えて周波数調節手段540へ伝達されるものである。すなわち、クロック数比較手段520の比較結果をリアルタイムで使用する場合、クロック数比較手段520、スイッチ581、スイッチ582、周波数調節手段540の順にデータが伝達される。また、クロック数比較手段520の比較結果を一旦メモリセルアレイ530に記憶させて、以降電源をオフ後に再使用する場合、クロック数比較手段520、スイッチ581、メモリセルアレイ530、スイッチ582、周波数調節手段540の順にデータが伝達される。以上のように構成された実施の形態5の半導体記憶装置について、以下、その動作を説明する。まず、外部装置40のサンプリング時間指定手段560から入力されるサンプリング時間中、オシレータ500のクロック数をカウンタ510で計数する。なお、サンプリング時間指定手段560から入力されるサンプリング時間は任意であり、サンプリング時間を長くすれば精度が上がり、逆に短くすれば測定時間の短縮が図れる。次に、外部装置40のターゲットカウント値指定手段570から入力されたカウント値であるクロック数と、カウンタ510の計数結果であるクロック数とを、クロック数比較手段520にて比較して差分を求め、比較結果をトリミングデータとしてメモリセルアレイ530に記憶させる。なお、ターゲットカウント値指定手段570から入力されるカウント値とは、サンプリング時間指定手段560から入力されるサンプリング時間中に、オシレータ500が本来発振する回数である。すなわち、カウンタ510の出力するクロック数と、ターゲットカウント値指定手段570から入力されたクロック数の差分を求めることで、オシレータ500の周波数が期待通りに調節されているかを判定する。判定の結果、例えば、ターゲットカウント値指定手段570から入力されたクロック数が5の場合に、カウンタ510の出力するクロック数が4のときにはデータを1補正、カウンタ510の出力するクロック数が6のときには-1補正するといったトリミングデータが求められる。以降は、メモリセルアレイ530に格納されているトリミングデータリアルタイムで使用する場合にはメモリセルアレイ530を経由せずに基いて、周波数調節手段540でオシレータ500の周波数を調節し、調節された周波数にて周辺回路570を動作させる。このように構成された半導体記憶装置によると、チップ内部で周波数トリミング値を算出してメモリセルアレイ530に記憶でき、以降はメモリセルアレイ530に記憶されたトリミングデータに基いて、定常的にオシレータ500の周波数を一定値に保つことができる。また、必要とされる周波数トリミングの精度に応じて、クロック数を計数する時間とトリミング分解能を選択できる。また、チップ毎に固有のランダムなトリミングデータの測定計算不揮発メモリのプログラムをチップ内部で行えるので、外部装置40により複数チップを同時測定している場合でも、チップ個別の制御が不要となる。このため、テスト時間テストプログラム開発工数等のテストコストを削減でき、テストプログラム複雑化によるヒューマンエラーを低減できる。さらに、補正に必要な時間と分解能をフレキシブルに選択できるので、チップ内部でのトリミングを実現しながら、より精度の高いトリミングを実現できる。実施の形態6図6は、本発明の実施の形態6における半導体記憶装置のブロック図である。なお、図5と同一部分は同一符号を付してその説明を省略する。図6において、610は、メモリコア30内に設けられ、外部から入力された温度指定に基いて、トリミングデータを補正するデータ補正手段である。620は、外部装置40に設けられ、オシレータ500の使用時における温度指定手段である。以上のように構成された実施の形態6の半導体記憶装置について、以下、その動作を説明する。実施の形態6における動作は、基本的に実施の形態5と同様である。実施の形態5と異なる点は、クロック数比較手段520にて、カウンタ510の出力するクロック数と、ターゲットカウント値指定手段570より入力されるクロック数との差分を求めた後、その値を、温度指定手段620より入力された指定温度に応じて、データ補正手段610にてトリミングデータの補正を行う点である。なお、温度指定手段620より入力される指定温度、ならびにデータ補正手段610で行われる指定温度に基づく補正については、参考例2に示した温度指定手段220より入力される指定温度、ならびにデータ補正手段210で行われる指定温度に基づく補正と同様である。オシレータ500の使用時には、補正されたトリミングデータに基いて周波数を調節し、周辺回路550を動作させる。なお、指定温度によるトリミングデータの補正は、参考例2と同様、回路でもソフト演算処理でも実現することができる。このように構成された半導体記憶装置においても、実施の形態5と同様の効果が得られる。さらに、オシレータ500の温度特性に応じて、トリミングデータを補正するデータ補正手段610をさらに備えた構成とすることにより、トリミングデータ算出時と、オシレータ使用時とで温度が異なる場合にも、正確なトリミングを行うことができる。よって、テスト工程間や実使用状態の様々な温度条件下でも、温度変化がない場合と同等の効果を得ることができる。実施の形態7図7は、本発明の実施の形態7における半導体記憶装置のブロック図である。なお、図5,6と同一部分は同一符号を付してその説明を省略する。図7において、710は、複数のデジタル値をトリミングデータとして記憶する不揮発性メモリセルアレイである。以上のように構成された本実施の形態7の半導体記憶装置について、以下、その動作を説明する。本実施の形態7における動作は、基本的に実施の形態6と同様である。実施の形態6と異なる点は、複数の温度補正用トリミングデータを、メモリセルアレイ710で記憶する点である。なお、複数の温度補正用トリミングデータを記憶するメモリセルアレイ710は、参考例3のメモリセルアレイ310と同様であり、例えば、高温用に補正されたデータ、常温用に補正されたデータ、低温用に補正されたデータであり、メモリセルアレイ710の別々の領域に記憶させる。オシレータ500使用時には、補正された複数のトリミングデータの内、適切なデータに基いて周波数を調節し、周辺回路550を動作させる。なお、適切なデータとは、参考例3に示したように、例えば、メモリセルアレイ710に記憶させた高温用に補正されたデータ、常温用に補正されたデータ、低温用に補正されたデータの中から、温度指定手段620により指定される温度に対応するデータである。なお、指定温度によるトリミングデータの補正は、参考例2と同様、回路でもソフト演算処理でも実現することができる。このように構成された半導体記憶装置においても、実施の形態6と同様の効果が得られる。実施の形態8図8は、本発明の実施の形態8における半導体記憶装置のブロック図である。なお、図5と同一部分は同一符号を付してその説明を省略する。図8において、810は、メモリコア30内に設けた温度検知手段、820は、メモリコア30内に設けられ、現時点の温度に基いてトリミングデータを補正するデータ補正手段である。以上のように構成された本実施の形態8の半導体記憶装置について、以下、その動作を説明する。本実施の形態8における動作は、基本的に実施の形態5と同様である。実施の形態5と異なる点は、温度検知手段810によって特定された現在の温度に基いて、メモリセルアレイ530から取り出したトリミングデータをデータ補正手段820にて補正する点である。具体的には、例えば、参考例4で示したように、常温でのトリミングデータ算出時においてメモリセルアレイ530に記憶されたトリミングデータに対し、オシレータ使用時において高温、常温、低温と複数の温度で使用する場合に、温度検知手段810にて現在の温度を検知し、高温の場合には高温用にデータを補正加算の演算し、常温の場合にはそのままのデータ、低温の場合には低温用にデータを補正減算の演算する。オシレータ500使用時には、補正されたトリミングデータに基いて周波数を調節し、周辺回路550を動作させる。なお、検知温度によるトリミングデータの補正は、参考例2と同様、回路でもソフト演算処理でも実現することができる。このように構成された半導体記憶装置においても、実施の形態6と同様の効果が得られる。実施の形態9図9は、本発明の実施の形態9における半導体記憶装置のブロック図である。図9において、900は、オシレータである。910は、オシレータ900の出力するクロックと、外部より入力されるクロックとの位相を比較する位相比較手段である。920は、位相比較手段910の比較結果をトリミングデータとして記憶する不揮発性メモリセルアレイである。930は、トリミングデータの値に応じて、オシレータ900の周波数を調節する周波数調節手段である。940は、周辺回路である。なお、これらオシレータ900~周辺回路940は、チップであるメモリコア50内に設けられている。950は、外部装置60に設けられたターゲットクロック発生手段である。また、スイッチ961は、位相比較手段910の比較結果をメモリセルアレイ920へ伝達されるか、あるいはスイッチ962へ伝達されるかを切替えるものである。スイッチ962は、位相比較手段910の比較結果か、あるいはメモリセルアレイ920からのトリミングデータを、切替えて周波数調節手段930へ伝達されるものである。すなわち、位相比較手段910の比較結果をリアルタイムで使用する場合、位相比較手段910、スイッチ961、スイッチ962、周波数調節手段930の順にデータが伝達される。また、位相比較手段910の比較結果を一旦メモリセルアレイ920に記憶させて、以降電源をオフ後に再使用する場合、位相比較手段910、スイッチ961、メモリセルアレイ920、スイッチ962、周波数調節手段930の順にデータが伝達される。以上のように構成された本実施の形態9の半導体記憶装置について、以下、その動作を説明する。本実施の形態9における動作は、基本的に実施の形態5と同様である。実施の形態5と異なる点は、オシレータ900のクロックと外部装置のターゲットクロック発生手段950より入力されるクロックとの位相比較によってトリミングデータを算出する点である。なお、ターゲットクロック発生手段950より入力されるクロックは、オシレータ900の本来のクロック数である。すなわち、オシレータ900の出力するクロック数と、ターゲットクロック発生手段950から入力されたクロック数の差分を求めることで、オシレータ900の周波数が期待通りに調節されているかを判定する。判定の結果、例えば、ターゲットクロック発生手段950から入力されたクロック数が5の場合に、オシレータ900の出力するクロック数が4のときにはデータを1補正、オシレータ900の出力するクロック数が6のときには-1補正するといったトリミングデータが求められる。以降は、メモリセルアレイ920に格納されているトリミングデータリアルタイムで使用する場合にはメモリセルアレイ920を経由せずに基いて、周波数調節手段930でオシレータ900の周波数を調節し、調節された周波数にて周辺回路940を動作させる。このように構成された半導体記憶装置によると、チップ内部でより高速に周波数トリミング値を算出してメモリセルアレイ920に記憶でき、以降はメモリセルアレイ920に記憶されたトリミングデータに基いて、定常的にオシレータ900の周波数を一定値に保つことができる。また、チップ毎に固有のランダムなトリミングデータの測定計算不揮発メモリのプログラムをチップ内部で行えるので、外部装置60により複数チップを同時測定している場合でも、チップ個別の制御が不要となる。このため、テスト時間テストプログラム開発工数等のテストコストを削減でき、テストプログラム複雑化によるヒューマンエラーを低減できる。さらに、高周波かつ高精度なトリミングが要求される場合に、より高速に周波数トリミング値を算出することができ、高速動作テスト時間削減が可能となる。実施の形態10図10は、本発明の実施の形態10における半導体記憶装置のブロック図である。なお、図9と同一部分は同一符号を付してその説明を省略する。図10において、1010は、メモリコア50内に設けられ、外部から入力された温度指定に基いてトリミングデータを補正するデータ補正手段である。1020は、外部装置60に設けられ、オシレータ900の使用時における温度指定手段である。以上のように構成された本実施の形態10の半導体記憶装置について、以下、その動作を説明する。実施の形態10における動作は、基本的に実施の形態9と同様である。実施の形態9と異なる点は、位相比較手段910にて、オシレータのクロックと外部より入力されるクロックとを位相比較した後、その値を、温度指定手段1020より入力された指定温度に応じてデータ補正手段1010にてトリミングデータの補正を行う点である。なお、温度指定手段1020より入力される指定温度、ならびにデータ補正手段1010で行われる指定温度に基づく補正については、参考例2に示した温度指定手段220より入力される指定温度、ならびにデータ補正手段210で行われる指定温度に基づく補正と同様である。オシレータ900使用時には、補正されたトリミングデータに基いて周波数を調節し、周辺回路940を動作させる。なお、指定温度によるトリミングデータの補正は、参考例2と同様、回路でもソフト演算処理でも実現することができる。このように構成された半導体記憶装置においても、実施の形態9と同様の効果が得られる。さらに、オシレータ900の温度特性に応じて、トリミングデータを補正するデータ補正手段1010をさらに備えた構成とすることにより、トリミングデータ算出時と、オシレータ使用時とで温度が異なる場合にも、正確なトリミングを行うことができる。よって、テスト工程間や実使用状態の様々な温度条件下でも、温度変化がない場合と同等の効果を得ることができる。実施の形態11図11は、本発明の実施の形態11における半導体記憶装置のブロック図である。なお、図9,10と同一部分は同一符号を付してその説明を省略する。図11において、1110は、複数のデジタル値をトリミングデータとして記憶する不揮発性メモリセルアレイである。以上のように構成された本実施の形態11の半導体記憶装置について、以下、その動作を説明する。本実施の形態11における動作は、基本的に実施の形態10と同様である。実施の形態10と異なる点は、複数の温度補正用トリミングデータをメモリセルアレイ1110で記憶する点である。なお、複数の温度補正用トリミングデータを記憶するメモリセルアレイ1110は、参考例3のメモリセルアレイ310と同様であり、例えば、高温用に補正されたデータ、常温用に補正されたデータ、低温用に補正されたデータであり、メモリセルアレイ1110の別々の領域に記憶させる。オシレータ900使用時には、補正された複数のトリミングデータの内、適切なデータに基いて周波数を調節し、周辺回路940を動作させる。なお、適切なデータとは、参考例3に示したように、例えば、メモリセルアレイ1110に記憶させた高温用に補正されたデータ、常温用に補正されたデータ、低温用に補正されたデータの中から、温度指定手段1020により指定される温度に対応するデータである。なお、指定温度によるトリミングデータの補正は、参考例2と同様、回路でもソフト演算処理でも実現することができる。このように構成された半導体記憶装置においても、実施の形態10と同様の効果が得られる。実施の形態12図12は、本発明の実施の形態12における半導体記憶装置のブロック図である。なお、図9と同一部分は同一符号を付してその説明を省略する。図12において、1210は、メモリコア50内に設けられた温度検知手段である。1220は、メモリコア50内に設けられ、現時点の温度に基いてトリミングデータを補正するデータ補正手段である。以上のように構成された本実施の形態12の半導体記憶装置について、以下、その動作を説明する。実施の形態12における動作は、基本的に実施の形態9と同様である。実施の形態9と異なる点は、温度検知手段1210によって特定された現在の温度に基いてメモリセルアレイ920から取り出したトリミングデータをデータ補正手段1210にて補正する点である。具体的には、例えば、参考例4で示したように、常温でのトリミングデータ算出時においてメモリセルアレイ920に記憶されたトリミングデータに対し、オシレータ使用時において高温、常温、低温と複数の温度で使用する場合に、温度検知手段1210にて現在の温度を検知し、高温の場合には高温用にデータを補正加算の演算し、常温の場合にはそのままのデータ、低温の場合には低温用にデータを補正減算の演算する。オシレータ900使用時には、補正されたトリミングデータに基いて周波数を調節し、周辺回路940を動作させる。なお、検知温度によるトリミングデータの補正は、参考例2と同様、回路でもソフト演算処理でも実現することができる。このように構成された半導体記憶装置においても、実施の形態10と同様の効果が得られる。"