半導体基板上に機能素子を形成する工程、前記機能素子上にコア絶縁膜を形成する工程、前記コア絶縁膜上にサポート膜を形成する工程、前記サポート膜及びコア絶縁膜にシリンダホールを形成する工程、前記シリンダホール内にキャパシタの下部電極を形成する工程、前記サポート膜に開口部を形成する工程、前記開口部を介して前記サポート膜下の前記コア絶縁膜をウェットエッチングにより選択的に除去する工程、とを有し、前記半導体基板として一枚のウエハ上に複数の半導体装置を製造する方法において、前記シリンダホール形成時にウエハエッジ部においてデフォーカスが発生する部分では、前記サポート膜に開口部を形成せず、前記コア絶縁膜を選択的に除去する工程において、当該部分のサポート膜下のコア絶縁膜の少なくとも一部を残すことを特徴とする半導体装置の製造方法。前記サポート膜に開口部を形成するパターン露光の際に、ネガ型レジストに対して全面に均等に所定の開口部パターンを有する露光マスクを用いてショット露光を行った後、前記デフォーカスが発生する部分に多重露光を行って、前記ショット露光における少なくとも開口部パターンに相当する未露光部を露光して、レジストマスクを形成し、該レジストマスクを用いて前記サポート膜の開口部加工を行うことを特徴とする請求項1に記載の半導体装置の製造方法。前記デフォーカスが発生する部分への多重露光に際して、サポート膜開口パターンを半ピッチずらして露光する請求項2に記載の半導体装置の製造方法。前記デフォーカスが発生する部分への多重露光に際して、通常露光部のマット面積より大きなマット面積となるように露光する請求項2に記載の半導体装置の製造方法。前記デフォーカスが発生する部分への多重露光に際して、サポート膜開口パターンのない露光マスクであって、通常露光部のマット領域より左右上下の4方向に大きなマット幅となる露光パターンを有する露光マスクを用いて露光する請求項4に記載の半導体装置の製造方法。通常露光部のマット領域より左右上下の4方向に大きなマット幅となる露光パターンは、通常露光を行う露光マスク上に形成されている請求項5に記載の半導体装置の製造方法。前記デフォーカスが発生する部分への多重露光に際して、サポート膜開口パターンを左右上下4方向に半ピッチずつずらして多重露光する請求項4に記載の半導体装置の製造方法。通常、DRAM等の半導体装置では、シリコンウエハ上に複数のチップをまとめて形成する。シリコンウエハのエッジ部は割れや欠けを防止するために面取りラウンド形状に加工されている。半導体装置の製造コストを低減するためには、一枚のウエハ上にできるだけ多くのチップを形成するように、できるだけウエハエッジ部近傍にまでチップ取り領域を設けることが有利である。キャパシタを形成するシリンダホールをコア絶縁膜に形成する場合、フォトリソグラフィー技術を用いて微細なホールパターンをレジスト膜に多数形成する。フォトリソグラフィー技術では、所定領域を一度に露光できるマスクレチクルを用いて、一枚の卯へは上を順次露光するショット露光が一般的である。ショット露光では、ウエハエッジ部を跨って露光する。しかしながら、特に微細なホールパターンを形成するシリンダホール露光の際には、段差のあるウエハエッジ部にデフォーカス焦点ズレが発生しやすいという問題がある。このようなデフォーカスが発生したウエハエッジ部には、正常に露光された部分と比較してレジストマスクに形成するホールパターン径が小さくなり、このレジストマスクを用いてコア絶縁膜にシリンダホール加工を行うと、開孔不良を引き起こす。下部電極材料は、このような開孔不良部にも形成され、その後のサポート膜形成、コア絶縁膜の除去を行うと、開孔不良部の下部電極材料が脱離いわゆる、パターンとびしてゴミの発生源となっている。本発明では、デフォーカスの発生するウエハエッジ部のサポート膜のパターニング時に、通常形成するサポート膜の開口部を形成せずに、コア絶縁膜の除去時にウエハエッジ部のサポート膜下にコア絶縁膜を残すことで、パターンとびを抑制する方法が提供される。詳しくは、本発明の一実施形態に係る半導体装置の製造方法は、半導体基板上に機能素子を形成する工程、前記機能素子上にコア絶縁膜を形成する工程、前記コア絶縁膜上にサポート膜を形成する工程、前記サポート膜及びコア絶縁膜にシリンダホールを形成する工程、前記シリンダホール内にキャパシタの下部電極を形成する工程、前記サポート膜に開口部を形成する工程、前記開口部を介して前記サポート膜下の前記コア絶縁膜をウェットエッチングにより選択的に除去する工程、とを有し、前記半導体基板として一枚のウエハ上に複数の半導体装置を製造する方法において、前記シリンダホール形成時にウエハエッジ部においてデフォーカスが発生する部分では、前記サポート膜に開口部を形成せず、前記コア絶縁膜を選択的に除去する工程において、当該部分のサポート膜下のコア絶縁膜の少なくとも一部を残すことを特徴とする半導体装置の製造方法である。より好ましくは、前記サポート膜に開口部を形成するパターン露光の際に、ネガ型レジストを用いて全面に均等にパターン露光を行った後、前記デフォーカス部に二段露光を行って、前記パターン露光における少なくとも開口部パターンに相当する未露光部を露光し、パターン露光におけるレジスト残存領域を大きくすることで、レジストマスクを用いたサポート膜の加工時にデフォーカス部では開口部が形成されず、また残存するサポート膜を多くする。本発明の一実施形態によれば、シリンダホール形成時にデフォーカスが発生するウエハエッジ部のサポート膜の開口部をなくし、コア絶縁膜が除去されずに残存することで、パターンとびが抑制される。以下、図面を参照して本発明の実施形態例について具体的に説明するが、本発明はこれらの実施形態例のみに限定されるものではない。まず、本発明の目的とするクラウン型キャパシタを有する半導体装置について説明する。図1は、本発明に係る半導体装置、例えば、DRAM装置におけるメモリセル領域のレイアウトを示す平面図である。同図に示すように、半導体装置50には、複数のメモリセル領域51が配置されている。各メモリセル領域51の周辺にはセンスアンプ回路やデコーダ回路等のメモリセル以外の回路ブロック図示しないを含む周辺回路領域52が配置されている。なお、周辺回路領域52には補償容量を設けることができ、メモリセル領域に形成するキャパシタと同様のクラウン型キャパシタとすることができる。一つのメモリセル領域には複数のクラウン型キャパシタが、例えば、8F2、6F2、4F2等と称される一般的なレイアウトに配置されており、各キャパシタの下部電極はその上方でサポート膜により支持されている。図2は、一つのメモリセルにおける構造を示す模式的断面図である。図2に示すように、半導体基板11の素子分離領域12によって画定された活性領域には、2つのトランジスタが設けられており、トランジスタはゲート絶縁膜13上にゲート導電膜14、ゲートキャップ層15の積層からなるゲート電極16と、ゲート電極16の側壁に形成されたゲートサイドウォールスペーサ17、ゲート電極間の活性領域にソース/ドレイン領域となる拡散層18a~18cを有する。2つのトランジスタに共有される拡散層18bは、ビットコンタクトとなるセルコンタクトプラグ20bを介して第1層間絶縁膜19上のビット線21に接続されており、また、各トランジスタの共有されていない拡散層18a及び18cは、セルコンタクトプラグ20a及び20cを介して第2層間絶縁膜22を貫通する容量コンタクトプラグ23に接続される。さらに容量コンタクトプラグ23は第2層間絶縁膜22上のパッド電極24に接続されており、パッド電極は第3層間絶縁膜25で覆われている。パッド電極24には第3層間絶縁膜25を貫通してキャパシタ31の下部電極28が接続されており、下部電極28の上方はサポート膜27で支持されている。下部電極28の外壁及び内壁には容量絶縁膜29、上部電極30が設けられており、キャパシタ31を構成している。実施形態例1次に、半導体装置の製造方法について工程断面図を参照して説明する。まず、公知の方法により第3層間絶縁膜25まで形成した状態を図3に示す。なお、ここでは、トランジスタとしてプレーナ型を例として挙げているが、これに限定されず、ゲート電極の一部を基板中に埋設したリセスゲート構造や、ゲート電極を基板中に埋設したトレンチゲート構造でも良い。また、ゲート電極構造によってビット線の配置やコンタクトプラグの積層数等を変更しても良い。次に、図4に示すように、第3層間絶縁膜25上にコア絶縁膜26を形成する。コア絶縁膜26はキャパシタ下部電極を形成する際の型材として機能し、例えばシリコン酸化膜で形成する。コア絶縁膜26をシリコン酸化膜で構成する場合、第3層間絶縁膜25はコア絶縁膜26とエッチング選択比のとれる材料、例えばシリコン窒化膜で形成する。コア絶縁膜26上には、サポート膜27が形成されており、サポート膜27もコア絶縁膜26とエッチング選択比のとれるシリコン窒化膜等で形成される。サポート膜27上にフォトリソグラフィー技術を用いてシリンダホール用のレジストマスクパターン図示しないを形成する。この時、1枚のウエハ上に複数のチップを形成するために、ステッパーによりフォトマスクとなるレチクルをウエハ上で移動しながら順次露光ショット露光を行う。図5にシリンダホール形成時のウエハショットレイアウトを示す。同図に示すように、ウエハエッジ部の段差により、斜線部においてシリンダデフォーカスDfが発生する。このようなデフォーカスが発生した状態でシリンダホール加工を行うと、図6に示すように、正常露光部bでは所望のシリンダホール26bが形成されるが、ウエハエッジ部aのデフォーカス部では径が小さくなり、いびつなシリンダホール26aが形成されてしまう。なお、第3層間絶縁膜25から下の構造については変化が無いため、以下、記載を省略する。次に、図7に示すように、下部電極材料28Mを成膜する。サポート膜27上部からシリンダホール26bの内壁部に所定の膜厚の下部電極材料28Mを成膜する。下部電極材料の一例として、窒化チタンTiNを挙げることができるが、これに限定されない。下部電極材料28Mの膜厚はシリンダホール26bの内部を充填しない膜厚で形成され、例えば、シリンダホール26bの開孔径が80nmの場合、10~20nm程度の膜厚とする。一方、シリンダホール26aにも下部電極材料が埋め込まれ、同図ではシリンダホール26a内が下部電極材料で充填された態様を示しているが、これに限定されない。続いて、図8に示すように、プラズマCVD法などの段差カバレッジの悪い成膜方法を用いて、下部電極材料上に、シリコン酸化膜等のキャップ絶縁膜32を形成する。シリンダホール26bでは開孔の上端近傍のみ、キャップ絶縁膜32で埋め込まれる。これは、最小加工寸法が65nmの世代以降の設計ルールで加工されたシリンダホールにカバレッジの悪い成膜方法でキャップ絶縁膜を形成すると、ホールの上端が先に閉塞してホール内に膜が堆積しないためである。なお、キャップ絶縁膜32は後の工程で除去されるため、ホール内の下部電極内壁の付着を完全に防止する必要はない。次に、図9に示すように、コア絶縁膜26を除去するための開口部をサポート膜27に形成するため、マスクとしてフォトレジスト膜33を形成する。フォトレジスト膜33としてはネガ型フォトレジストを用いる。ここでの露光もショット露光で行う。フォトレジスト膜33に形成する開口部パターン33Aの一例として図10に平面図を示す。正常露光部では同図に示すように、各下部電極の側壁の少なくとも一部がサポート膜で保持された状態となるように開口部パターン33Aを形成する。図11aは、このショット露光に使用するレチクルの例を示す平面図である。レチクルはガラス基板などの透明基板1上に遮光マスク2としてクロムCr膜が所定のパターンに形成されたもので、一つの四角が一つのマット領域に相当する。この例では、正常露光部の開口部パターンに対応する通常露光部Aと後述する追加露光を行う追加露光部Bを設けた例を示しているが、追加露光部Bは別のレチクルとしても良い。各マット領域のパターンの拡大図を図11b、cに示す。図11bには、通常露光部Aのマットパターンが示されており、ハッチングされた領域が遮光マスク2であり、それ以外の領域が光透過部3である。一方、図11cに示すように追加露光部Bのマットパターン内部には、サポート膜への開口パターンが設けられていない。さらに、マット領域の幅も通常露光部Aのマット幅Maよりも一回り大きいMbとしている。このようなレチクルを用いて、まず、図12aに示すようにシリンダデフォーカス部も含めて通常露光部Aを用いて通常露光を行う。この露光により、ウエハエッジのシリンダデフォーカス部にもサポート膜開口部に相当する未露光部が形成される。次に、図12bに示すように、ウエハエッジのシリンダデフォーカス部のみレチクル上の追加露光部Bを用いて二重露光を行う。これにより、未露光部が露光される。このような露光を行った後、現像処理すると、露光部はレジスト膜が残り、未露光部が除去される。つまり、図9に示すように、ウエハエッジのシリンダデフォーカス部のサポート膜上には開口部パターンが形成されず図9a、正常露光部にのみ開口部パターンが形成される図9b。このように形成したフォトレジスト膜33をマスクとして、異方性ドライエッチングを行うことにより、フォトレジスト膜33で覆われていない部分のキャップ絶縁膜32、下部電極膜28M、サポート膜27を除去する。これにより、開口部パターンに対応する部分のサポート膜27には開口部窓パターンが形成されるが図13b、ウエハエッジのデフォーカス部では、開口部が形成されない図13a。さらに、正常露光部のマット領域幅Maよりも幅広のマット領域幅Mbを有するウエハエッジ部では、サポート膜のマット面積が大きくなる。次に、ドライエッチングにより残存しているキャップ絶縁膜32と、サポート膜27上の下部電極膜28Mを除去する。ここで、シリンダホールのアスペクト比が高い場合例えばアスペクト比が15以上の場合、シリンダホール底の下部電極膜にはダメージを与えることなく、サポート膜27上の下部電極膜28Mを除去することができる図14b。ウエハエッジ部でも同様にサポート膜27上の下部電極膜28Mが除去される図14a。次に、図15に示すように、フッ酸フッ化水素酸HF溶液を薬液として用いたウェットエッチングにより、サポート膜27下のコア絶縁膜26を除去する。フッ酸溶液としては、ウェットエッチングに要する時間を短縮するため、工業用に市販されている濃フッ酸49wtの原液をそのまま用いることが好ましい。このようなウェットエッチングにより、正常露光部ではサポート膜27に形成した開口部を介して薬液が浸透し、コア絶縁膜26を全て除去することができる図15b。一方、ウエハエッジ部では、サポート膜27には開口部が設けられておらず、コア絶縁膜26が残留する図15a。この時、マット端からはエッチング薬液が侵入するため、マット端はエッチングされる。マット端からのエッチング量サイドエッチング量を考慮して、マット端の下部電極膜が露出しないようにマット幅Mbを選択することが好ましい。シリンダホール形成から、コア絶縁膜の除去までの概略を図16に示す。同図aではシリンダホール形成後の概略を示している。同図bではサポート膜27への開口部形成後の概略を示している。ウエハエッジ部のマット領域は通常露光部のマット領域の幅Maよりも幅広のMbに形成されていることが分かる。同図cではコア絶縁膜26を除去した後の概略を示している。通常露光部ではコア絶縁膜が除去されているが、ウエハエッジ部ではマット端からのサイドエッチのみとなっていることが分かる。ここで、従来例としてウエハエッジのデフォーカス部に追加露光を行わず、サポート膜開口部を同様に形成した場合を図17に示す。同図a~cは図16のa~cにそれぞれ対応する。図12aに示した通常露光のみを行っていることで、同図bに示すようにデフォーカスの発生するウエハエッジ部でも、サポート膜のマット幅は同じMaとなっている。また、サポート膜には同様に開口部が形成されている。このような状態でコア絶縁膜26の除去を行うと、ウエハエッジ部においてもコア絶縁膜26が除去され、パターンとびが発生している同図c。なお、図面は本発明の課題を説明するために、本発明者が独自に作図したものであり、従来技術そのものではない。これに対して、本実施形態例ではウエハエッジ部のサポート膜には開口部を形成しておらず、サポート膜下のコア絶縁膜を残存させることで、パターンとびを抑制することができる。さらにマット領域幅Mbを正常露光領域のマット幅Maよりも大きくしていることで、残存するコア絶縁膜26を多くして密着力を高めることができる。その後、容量絶縁膜29、上部電極30を形成することで図2に示す装置が完成する。さらに不図示の上部層間膜及び上部配線等を形成することで、本発明に係る半導体装置が得られる。さらに、ウエハ上の各半導体装置はチップ毎に切断されて、個々の半導体装置が得られる。なお、ウエハエッジ部のシリンダデフォーカス部を含むものは、キャパシタとして正常に機能しないため、廃棄する。実施形態例2実施形態例1では、サポート膜27の開口パターン形成のために、通常パターンとは異なるマットパターンを用いていたが、本実施形態例では、通常のサポート膜開口パターンを半ピッチずらして二重露光することでも、デフォーカス部のサポート開口をなくすことができる。さらに、セルマット端の4方向に対してコアウェットエッチング量よりも大きく位置をずらして多重露光することにより、実施形態例1と同様に、ウエハエッジ部のデフォーカス部でのサポート膜のマット領域幅を通常露光部よりも広くすることもできる。本実施形態例では、高価なレチクルを別途作成する必要がないので、製造コストの高騰を抑制することができる。実施形態例3上記の実施形態例では、デフォーカス部にもマット領域としてサポート膜を分離しているが、さらにマット領域として分離せずに連続して残すこともできる。例えば、追加露光のレチクルをより大きな光透過部3を有するパターンとして露光しても良い。