"ウェハ、マスク及びテンプレートのうち少なくとも1つの第1の検査対象物において、前記第1の検査対象物が欠陥を含むか否か検査するステップと、前記第1の検査対象物から検出された欠陥を特長毎に分類し、前記欠陥の特長毎に欠陥の個数を算出するステップと、ウェハ上の半導体デバイスの電気的特性を測定し、ウェハ上における半導体デバイスの不良マップを作成するステップと、前記不良マップと前記検査対象物の欠陥の位置とを照合し、前記欠陥の特長毎に前記半導体デバイスの電気的不良確率を算出するステップと、前記電気的不良確率を用いて、欠陥を含む第2の検査対象物の使用の適否を判定するステップと、を具備することを特徴とする欠陥検査方法。前記第2の検査対象物の使用の適否を判定するステップは、前記半導体デバイスの製造工程において用いられているウェハ、マスク及びテンプレートのうち少なくとも1つの前記第2の検査対象物が、欠陥を含むか否か検査し、前記第2の検査対象が含んでいる欠陥を、欠陥の特長毎に分類し、前記欠陥の特長毎に前記欠陥の個数を算出し、前記電気的不良確率と前記欠陥の個数とによって、前記欠陥の特長毎における電気的不良を引き起こす欠陥の個数を算出し、前記第2の検査対象物が含んでいる電気的不良を引き起こす欠陥の総数を算出し、判定値と前記電気的不良を引き起こす欠陥の総数とを比較して、前記第2の検査対象物の適否を判定する、ことを含む、ことを特徴とする請求項1に記載の欠陥検査方法。前記半導体デバイスが含むリダンダンシ数に基づいて、前記半導体デバイスの製造歩留まりを予測するステップを、さらに具備することを特徴とする請求項1又は2に記載の欠陥検査方法。前記欠陥の特長は、欠陥のサイズ、黒又は白欠陥、欠陥の形成位置、欠陥が形成されたパターンの密度、欠陥箇所と参照箇所との差信号の中から選択される少なくとも1つであることを特徴とする請求項1乃至3のいずれか1項に記載の欠陥検査方法検査対象物が含む欠陥によって生じる半導体デバイスの電気的不良確率を記憶している記憶部と、前記検査対象物が含む欠陥を検査する欠陥検査部と、前記検査結果に基づいて、前記欠陥の特長毎の欠陥個数分布を作成する欠陥検査分布作成部と、前記電気的不良確率と前記欠陥個数分布とに基づいて、前記半導体デバイスにおける電気的不良を引き起こす欠陥の個数を算出する電気的不良数計算部と、前記電気的不良を引き起こす欠陥の個数に基づいて、前記検査対象物の適否を判定する判定部と、を具備することを特徴とする欠陥検査装置。半導体デバイスの製造コストの増大を抑制する。本実施形態の欠陥検査方法は、ウェハ、マスク及びテンプレートのうち少なくとも1つの第1の検査対象物において、前記第1の検査対象物が欠陥を含むか否か検査するステップと、前記第1の検査対象物から検出された欠陥を特長毎に分類し、前記欠陥の特長毎に欠陥の個数を算出するステップと、ウェハ上の半導体デバイスの電気的特性を測定し、ウェハ上における半導体デバイスの不良マップを作成するステップと、前記不良マップと前記検査対象物の欠陥の位置とを照合し、前記欠陥の特長毎に前記半導体デバイスの電気的不良確率を算出するステップと、前記電気的不良確率を用いて、欠陥を含む第2の検査対象物の使用の適否を判定するステップと、を備える。[実施形態]以下、図面を参照しながら、本実施形態について詳細に説明する。以下の説明において、同一の機能及び構成を有する要素については、同一符号を付し、重複する説明は必要に応じて行う。1第1の実施形態図1乃至図10を参照して、第1の実施形態について説明する。第1の実施形態は、半導体デバイスを作製するためのマスク、インプリント技術のテンプレート又はウェハに生じる欠陥の検査方法評価方法に関する。a全体構成図1乃至図6を用いて、第1の実施形態の欠陥検査方法の全体構成について、説明する。本実施形態の欠陥検査方法は、半導体デバイスを作製するためのウェハ、マスク、インプリント技術に用いられるテンプレートを、欠陥検査の対象以下、検査対象物とよぶとする。ここで、マスクは、フォトマスク、EUVマスクなど、半導体デバイスの製造工程に用いられる様々な種類のマスクを含む。テンプレートは、ウェハに直接転写されるパターンが形成されたテンプレート、或いは、そのテンプレートを形成するためのマスターテンプレートを含む。ウェハは、半導体単結晶基板例えば、シリコン基板、SOI基板、又は、製造工程中において部材導電体又は絶縁体が形成された基板、製造工程中においてパターンが転写された基板を含む。以下では、欠陥の有無が検査されるウェハ、マスク或いはテンプレートのことを、検査対象物10とよぶ。図1は、本実施形態の欠陥検査方法の全体フローを示すフローチャートである。図2は、本実施形態の欠陥検査方法を実行するためのシステム例を示している。図1に示される欠陥検査方法は、図2に示される欠陥検査システム1によって、実行される。欠陥検査システム1は、例えば、データの入出力を行うためのコンピュータ2、欠陥検査装置3、電気不良確率分布記憶部4A及び欠陥データベース5Aを含んでいる。コンピュータ2は、制御部21及び演算部22を含んでいる。欠陥検査装置3は、顕微鏡、カメラなどを有する検査部31を、含んでいる。検査部31は、検査の対象物に対して光を照射するための光源を含む。検査部31の光源は、赤外光から深紫外光までの所定の範囲の波長を有する光や、電子光を発する。検査部31は、検査対象物に対して光源からの光を照射し、検査対象物からの反射光又は透過光を検知する。欠陥検査装置3は、例えば、参照信号と光の照射によって生じる検査対象物からの信号との差以下、差信号とよぶを、設定された閾値と比較する。例えば、欠陥検査装置3は、閾値より大きい又は小さい差信号が得られた箇所またはパターンを、欠陥と判定する。欠陥検査装置3は、検査部31の顕微鏡の解像度や光源の特性に応じて、所定の感度を有する。欠陥検査装置3における感度は、擬似欠陥の検出無しに検出可能な欠陥の最小サイズ以下、最小欠陥サイズとよぶで示される。擬似欠陥とは、ノイズにより欠陥として誤って認識された箇所パターンのことである。欠陥の判定のための閾値は、欠陥の見落としや誤検出を低減するために、最小欠陥サイズに設定されることが好ましい。コンピュータ2は、欠陥検査システム1全体の動作を制御する。コンピュータ2は、制御部21及び演算部22を有する。コンピュータ2の制御部21は、演算部22の演算処理や、他の装置3,4,5とのデータの入出力を制御する。コンピュータ2の演算部22は、検査結果やデータに基づいた演算処理を実行する。コンピュータ2は、図1に示されるフローに基づいて、欠陥検査装置3の検査結果を、電気不良確率分布記憶部4及び欠陥データベース5が保持するデータを用いて、評価する。電気的不良分布記憶部4は、後述の電気的不良確率分布Esを記憶する。欠陥データベース5は、後述の検査対象物10が含む欠陥に関するデータベースを記憶する。半導体デバイスは、検査対象物10としてのウェハ、マスク又はテンプレートを用いて、形成される。例えば、図3のaに示されるように、マスク9に形成されたパターンがウェハ8表面に露光により投影されることによって、マスク9のパターンがウェハ表面のレジストマスクに転写される。例えば、マスク9のパターンは、ウェハ8に投影されるパターンの4倍体になっている。マスクの代わりに、インプリント技術が用いられることによって、テンプレートのパターンが、ウェハ表面のインプリント剤に転写されてもよい。転写されたパターンに基づいて、ウェハ9上に堆積された導電膜や絶縁膜が、エッチング技術によって、所定の形状に加工される。導電膜及び絶縁膜は、スパッタ法やCVD法を用いて、ウェハ8上に堆積される。そして、所定のパターンが形成された後、ウェハ8がダイシングされる。そして、図3のbに示されるように、半導体デバイス50のチップが製造される。例えば、半導体デバイス50が、半導体メモリである場合、そのチップは、メモリセルアレイ52とメモリセルアレイ52の動作を制御する周辺回路群51とを含んでいる。メモリセルアレイ52が含むパターンは、最小加工寸法ハーフピッチまたはフューチャーサイズともよばれるFで形成される。半導体デバイスは、例えば、電気的不良を救済するためのリダンダンシを含んでいる場合もある。図2の欠陥検査システムによって、本実施形態の欠陥検査方法が、以下のように、実行される。図1に示されるように、電気的不良確率分布Esが、図2の欠陥検査システム1によって、算出されるステップST1。本実施形態において、電気的不良確率分布Esとは、ある特長性質の欠陥が作製された半導体デバイスに対して電気的不良を引き起こす確率の分布を示している。第1の検査対象物は、参照値としての電気的不良確率分布Esを算出するためのサンプルとして用いられる。以下では、第1の検査対象物のことを、参照サンプルともよぶ。参照サンプルの欠陥は、第1の検査対象物を図2の欠陥検査装置3で検査することによって、検出される。ここでは、一例として、欠陥のサイズに基づいて電気的不良確率分布Esを作成する場合について、説明する。はじめに、参照サンプルとしての検査対象物10が、図2の欠陥検査装置3によって、検査される。検査結果は、コンピュータ2の制御部21及び演算部22によって、欠陥のサイズごとに分類される。そして、図3に示されるように、各欠陥サイズに応じた半導体デバイスが電気的不良を引き起こす確率電気的不良確率が、コンピュータ2によって、算出される。電気的不良確率は、例えば、過去に製造された半導体デバイスのテスト結果や、シミュレーションの結果、或いは、参照サンプルの実測値に基づいて、算出される。これによって、図4に示されるように、欠陥サイズに対する電気的不良確率の分布Esが作成される。図4に示されるように、グラフの横軸は欠陥サイズを示し、グラフの縦軸は電気的不良確率を示している。欠陥の特長に対する電気的不良確率の変化は、例えば、図中の特性線Aのように示される。コンピュータ2は、作成された電気的不良確率分布Esを、電気的不良確率分布記憶部4に記憶させる。なお、電気的不良確率分布Esが作成され、且つ、その分布Esを用いた欠陥検査が評価される領域は、例えば、図3のbのメモリセルアレイ12のような、検査対象物の欠陥が検査される領域と検査対象物を用いて作製された半導体デバイスの電気的特性とを比較できる領域とである。電気的不良確率分布Esを作成するための欠陥の特長及び性質、及び、電気的不良確率分布の作成方法に関する詳細な説明は、後述する。例えば、参照サンプルに対する欠陥検査の結果は、コンピュータ2によって、欠陥データベース3に格納される。電気的不良確率分布Esが算出された後、欠陥検査システム1によって、第2の検査対象物に対する欠陥検査が実行されるステップST2。例えば、第2の検査対象物は、第1の検査対象物参照サンプルとは異なるサンプルである。第2の検査対象物は、実際の半導体デバイスの製造工程に用いられているマスク又はテンプレート又はウェハなどである。以下では、第2の検査対象物のことを、検証サンプルとよぶ。検証サンプルとしての第2の検査対象物は、例えば、ステップST1において算出された電気的不良確率と同程度の電気的不良確率を含むサンプルであることが好ましい。より具体的な例としては、検証サンプルは、参照サンプルと同一世代のサンプル、同一のレイヤー階層、配線レベルのサンプル、或いは、同一のパターンを含むサンプルであることが好ましい。尚、ステップST1において算出された電気的不良確率と同様と考えられるのであれば、参照サンプル及び検証サンプルは、互いに異なる世代、レイヤー或いはパターンのサンプルであってもよい。また、ステップST2における欠陥検査は、ステップST1において算出された電気的不良確率が適用可能な特定の領域に限定して、検査を行ってもよい。欠陥検査の後、欠陥個数分布Dsが、欠陥検査システム1によって、作成されるステップST3。ステップST3において、検証サンプル第2の検査対象物に対する検査結果によって検出された欠陥が、ステップST1において分類された特長と同様に、特長毎に分類される。そして、分類された欠陥の特長に応じて、欠陥の個数が計測される。例えば、図5は、欠陥の特長として欠陥サイズが用いられた場合における欠陥個数分布Dsを示している。図5に示されるように、グラフの横軸は欠陥サイズを示し、グラフの縦軸は欠陥の個数が示されている。例えば、検証サンプルに対する欠陥検査の結果欠陥個数分布は、コンピュータ2によって、欠陥データベース3に格納される。そして、電気的不良発生欠陥個数が、欠陥検査システム1のコンピュータ2によって、算出されるステップST4。ここで、電気的不良発生欠陥個数とは、ステップST2において検査された検証サンプルを用いて作製された半導体デバイスにおいて、半導体デバイスが電気的不良を引き起こす欠陥の個数を示している。電気的不良発生欠陥個数は、欠陥の特長毎に、それぞれ算出される。電気的不良発生欠陥個数の算出方法の一例として、参照サンプルから得られたある特長の電気的不良確率と検証サンプルから得られたある特長の欠陥個数との積によって、電気的不良発生欠陥個数が、得られる。図6には、欠陥サイズに応じた電気的不良発生欠陥個数が算出される場合の一例が示されている。この場合、コンピュータ2は、参照/検証サンプルにおける欠陥サイズに応じた電気的不良確率分布Esを電気的不良確率分布記憶部4から読み出し、参照/検証サンプルにおける欠陥サイズに応じた欠陥個数分布Dsを、欠陥データベース5から読み出す。そして、コンピュータ2は、欠陥サイズに応じた電気的不良確率分布Es及び欠陥サイズに応じた欠陥個数分布Dsによって、欠陥サイズに応じた電気的不良発生欠陥個数を算出する。図6において、グラフの横軸は欠陥サイズを示し、グラフの左側の縦軸は欠陥個数を示し、グラフの右側の縦軸は電気的不良確率を示している。そして、電気的不良確率Esはグラフ中の実線特性線Aで示され、欠陥個数Dsは棒グラフで示されている。電気的不良確率と欠陥個数との積、つまり、電気的不良発生欠陥個数は、棒グラフ中の破線で囲まれた領域B内において、斜線で示されている。このように、欠陥サイズにおける電気的不良発生欠陥個数が算出される。このような演算処理によって、検出された欠陥の特長毎に半導体デバイスの電気的不良発生欠陥個数が算出される。電気的不良発生欠陥個数は、ウェハ、マスク又はテンプレートの全体で算出されてもよいし、ウェハ内の所定の領域又はウェハ内のチップごとに算出されてもよい。この後、検証サンプルにおける電気的不良発生欠陥総数が、算出されるステップST5。ここで、電気的不良発生欠陥総数とは、全ての欠陥の特長における半導体デバイスが電気的不良を引き起こす欠陥の総数を示している。電気的不良発生欠陥総数の算出方法の一例としては、ステップST4において算出された各特長に応じた欠陥個数を積算することによって、算出される。例えば、1つの検証サンプル内の欠陥サイズにおける電気的不良発生欠陥総数は、図5の棒グラフ中の斜線部で示される欠陥サイズ毎の欠陥個数の値が積算されることによって、算出される。さらに、複数の欠陥の特長の電気的不良欠陥総数を積算することによって、検査対象物全体の電気的不良欠陥総数が得られる。なお、ここでの電気的不良発生欠陥総数は、検証サンプル上の全体における総数を算出するだけでなく、ウェハの所定の領域やウェハのチップごとに、算出されてもよい。そして、電気的不良発生欠陥総数が、判定基準としての閾値判定値と、比較されることによって、検査対象物を使用してもよいか否か、判定されるステップST6。判定基準としての閾値は、半導体デバイスの製造歩留まりに基づいて、設定される。これによって、検査対象物が含む欠陥が評価され、マスクやテンプレートの使用の良否や、ウェハに対する製造プロセスの良否が、判定される。例えば、電気的不良発生欠陥総数が閾値以上のとき、検査対象物の使用が不適であると判定される。半導体デバイスの電気的不良を引き起こさない欠陥は、検査対象物の使用の可否の判定に用いられていない。以上のように、本実施形態の欠陥検査方法は、電気的不良確率と検査対象物の欠陥検査の結果を用いて、その検査対象物に基づいて作製される半導体デバイスの電気的不良の原因となる欠陥を算出する。これによって、検査対象物が含んでいる複数の欠陥のうち、電気的不良を引き起こす可能性がある欠陥を、検査対象物の欠陥検査を評価するための判定に用いる。つまり、半導体デバイスの電気的不良を引き起こす可能性が小さい欠陥は、検査対象物の使用を停止する判断基準から除外される。この結果として、半導体デバイスの製造工程の各工程間におけるデバイスの不良の発生原因の特定を行うタイミング、又は、マスクの使用の可否の判断などを行うタイミングが、適正化される。そして、その際に生じる時間的なロスを小さくできる。したがって、第1の実施形態の欠陥検査方法によれば、半導体デバイスの製造コストの増大を抑制できる。b欠陥の分類方法図7を用いて、本実施形態の欠陥検査方法における欠陥の分類方法について、説明する。図7は、検査対象物に形成される欠陥の特長を説明するための模式図である。図7において、検査対象物100内のパターン101A,101B,101C,101D及び欠陥105A,105B,105C,105D,105Eが、模式的に示されている。パターン101A,101B,101C,101Dは、マスク又はテンプレートが含んでいるパターンや、ウェハ上に転写又は形成されたパターンを示している。半導体デバイスを形成するためのマスク、インプリント技術のテンプレート又はウェハに生じる欠陥を分類するための欠陥の特長として、以下の例i~viが示される。i欠陥サイズii黒欠陥及び白欠陥iii欠陥箇所ivパターン密度vパターン形状vi欠陥検査における欠陥箇所と参照箇所との差信号iの欠陥サイズは、検査対象物が検査された欠陥検査装置から出力される欠陥の大きさを示している。欠陥サイズの出力方法は、欠陥検査装置によって異なる。一例としては、参照画像と欠陥検査装置の検査カメラによって検出された欠陥画像との差信号において、閾値を越えた検査カメラのピクセル数によって、欠陥サイズが定義される。尚、欠陥検査装置の機種が同様であれば、装置間において同様の値を用いてもよい。例えば、マスクの使用回数を重ねるにつれて、マスク上に欠陥が生成され、さらにその欠陥が徐々に成長していく成長性欠陥がある。成長性欠陥の一例としては、レーザーの照射によって部材が結晶成長することによって、サイズが大きくなる欠陥がある。成長性欠陥は、例えば、ある欠陥サイズ以上になるとウェハ上に転写され、さらに成長すると、隣接するパターンを接触させる。その結果として、ウェハ上で半導体デバイスの製造歩留まりを劣化させる。成長性欠陥のように、欠陥サイズは、検査対象物の使用によって変動する場合もある。iiの黒欠陥及び白欠陥は、パターンの残存又は欠落を示している。黒欠陥95Aとは、例えば、図7のaに示されるように、本来では検査対象物100上から除去されるパターンスペースパターンである箇所に、パターン101A,101Bの形成部材105Aが、検査対象物100上に残存してしまう欠陥105Aである。白欠陥105Bとは、図7のbに示されるように、本来では検査対象物100上に部材が残存するパターンである箇所において、パターンが検査対象物100から剥がれ落ちた欠陥105Bである。例えば、テンプレートにおいて、使用回数を重ねた際における付着物の増加やパターンの欠けにより、黒欠陥又は白欠陥が増加する。黒欠陥は、例えば、配線間の短絡ショートの原因となる。一方、白欠陥は、例えば、配線の断線オープンの原因となる。このような黒欠陥又は白欠陥の有無に応じて、半導体デバイスの電気的不良確率が変動する。そのため、黒欠陥/白欠陥と欠陥サイズとを組み合わせて、電気的不良確率及び電気的不良発生欠陥総数を算出することが、好ましい。iiiの欠陥箇所は、欠陥が形成されている箇所を示している。例えば、図7のa示されるように、パターンがない箇所に孤立した欠陥105Aが形成される。また、図7のcに示されるように、マスクやテンプレートの場合、パターン101Aのエッジに、欠陥105Cが形成されたり、パターン101Bのコーナーに、欠陥105Dが形成されたりする。このような欠陥105C,105Dが、ウェハ上のパターンに形成される場合もある。マスクのパターン101A,101Bが露光によってウェハに転写される場合、欠陥105C,105Dの転写性は、光近接効果などに起因して、欠陥の形成箇所に応じて異なる。そのため、マスク上の欠陥サイズとウェハ上に転写された欠陥サイズとの相関は、マスク上の欠陥の箇所によって、異なる。つまり、同じサイズの2つの欠陥105C,105Dがマスク上に存在していても、ウェハ上に転写されたそれらの欠陥のサイズはマスク上の欠陥の箇所に応じて異なる。その結果として、マスクやテンプレートを用いて作製される半導体デバイスの電気的不良確率は、欠陥箇所に応じて異なる。それゆえ、マスクやテンプレートの欠陥を分類する場合には、マスク上やテンプレート上における欠陥箇所欠陥の位置又は欠陥の座標を分類することも効果的である。また、ウェハが検査対象物である場合において、クリティカルパスの形成領域や、比較的大きな寸法又は比較的大きなピッチを有するパターンの形成領域など、ウェハ上における欠陥の位置に応じて、半導体デバイスが作製された際における電気的不良の発生確率が異なる場合もある。それゆえ、ウェハに対する欠陥検査においても、このような欠陥箇所に応じた分類が効果的である。ivのパターン密度は、欠陥が存在する領域におけるパターンの密度を示している。例えば、図3のbで示した半導体メモリのメモリセルアレイのように、ウェハ、マスク又はテンプレートにおいて異なるレイヤー間であっても、パターン密度が同一である場合がある。そのため、パターン密度ごとに分類することによって、異なるレイヤー間であっても共通の電気的不良確率分布Esを用いることができ、異なるレイヤーを共通の電気的不良確率分布Esによって欠陥検査及びその評価を実行できる。また、半導体デバイスの世代最小寸法/回路設計が異なる場合であっても、同じようなパターン密度が存在する箇所であれば、共通の電気的不良確率分布Esが用いられてもよい。例えば、図7のdに示されるように、ある面積内におけるパターン101A,101B,101C,101Dの密度が高ければ、欠陥105Eの個数が少なかったり、欠陥95Eのサイズが小さかったりしても、電気的不良確率は増加する傾向がある。一方、図7のeに示されるように、ある面積内におけるパターン90A,95Bの密度が低ければ、欠陥105Eを含んでいても、電気的不良確率は比較的小さくなる。vのパターン形状は、欠陥が存在しているパターンの形状を意味する。例えば、半導体デバイスの電気的不良が発生する確率がパターンの形状に応じて異なる場合、パターンごとに分類して、電気的不良確率分布Esを算出してもよい。viの欠陥検査における欠陥箇所と参照箇所との差信号とは、Cell-to-Cell、Die-to-Die及びDie-to-Databaseなどの比較検査における欠陥箇所と参照箇所との差信号を示す。この差信号は、欠陥サイズと密接な関係がある。それゆえ、この差信号ごとに、欠陥を分類する方法も効果的である。このように、検査対象物中の欠陥をそれらの特長ごとに分類することによって、より精度の高い電気的不良確率分布Esを作成できる。これに伴って、半導体デバイスに対する電気的不良欠陥総数を、より高い精度で算出できる。尚、電気的不良確率、欠陥個数分布及び電気的不良発生欠陥総数は、これらの例を適宜組み合わせて、算出されてもよい。c電気的不良確率分布の算出方法図8乃至図10を用いて、本実施形態の欠陥検査方法における電気的不良確率分布Esの算出方法について説明する。電気的不良確率分布Esは、図2の欠陥評価システムによって実行される。図8は、図1のステップST1における電気的不良確率分布Esを算出するためのフローチャートを示している。まず、図8に示されるように、電気的不良確率分布Esを算出するための第1の検査対象物が選定されるステップST10。上述のように、電気的不良確率分布Esを算出するために、検査対象物が用いられる。電気的不良確率分布Esを算出するための検査対象物は、実質的に参照サンプルとなる。より精度の高い電気的不良確率分布Esを算出するために、上述のiからviiで示された欠陥が、意図的に形成された検査対象物テストパターンとよぶが用いられることが、好ましい。上述の各特長を有する欠陥が意図的に形成された検査対象物を作製する方法としては、例えば、欠陥箇所ごとに欠陥サイズが異なる黒欠陥及び白欠陥を、マスクやテンプレート上に形成する方法がある。このように作製されたマスクやテンプレートのパターンを、ウェハ上に転写することによって、異なる特長の欠陥を有するウェハを作製することもできる。これによって、意図的に形成された欠陥を含んでいる検査対象物を用いて、半導体デバイスを作製し、そのデバイスが電気的不良を引き起こす確率が求められる。半導体デバイスの製造工程において歩留まりの低下が生じた検査対象物が、電気的不良確率分布Esを算出するための参照サンプルとして用いられてもよい。この場合、欠陥は、検査対象物上にランダムに形成及び配置されている。つまり、欠陥が意図的に検査対象物上に形成された場合に比較して、欠陥サイズ及び形状、欠陥の構成元素、欠陥の形成箇所は、製造現場の運用使用状況に近い状態で、使用済みの検査対象物上に現れる。尚、検査対象物上の欠陥の個数が少ないと、高精度の電気的不良確率分布Esが作成できない場合があるため、検査対象物は多くの欠陥を含むことが好ましい。図8に示されるように、選定された検査対象物に対して、図2の欠陥検査装置3によって、欠陥検査が実行されるステップST11A。そして、欠陥検査の結果に基づいて、検出された欠陥が欠陥の特長ごとに分類され、欠陥毎の個数が算出される。これによって、例えば、図5に示されるような、参照サンプルの欠陥個数分布D’sが作成されるステップST11B。例えば、参照サンプルの欠陥個数分布D’sは、図1のステップST3における検証サンプルの欠陥個数分布Dsと同様に、欠陥データベース5に格納される。また、検査対象物又はそれと実質的に同様のものを用いて、半導体デバイスが作製されるステップST12A。作製された半導体デバイスの電気的特性が、測定されるステップST12B。そして、その電気的特性の測定結果に基づいて、デバイスの電気的不良マップFailBitMapが作成されるステップST12C。尚、半導体デバイスに対するステップST12A,ST12B,ST12Cが実行されてから、検査対象物に対するステップST11A,ST11Bが実行されてもよい。図9及び図10を用いて、電気的不良マップについて、説明する。図9に示されるように、半導体デバイスチップは、1枚のウェハ8に対して、マスク又はテンプレートのパターンを、転写される領域9Aを変化させて、複数回転写することによって作製される。そのため、検査対象物参照サンプルにマスクやテンプレートが選定された場合、電気的不良マップの作成方法は、ウェハが参照サンプルに選定された場合と異なる。マスクやテンプレートが参照サンプルに用いられた場合、ステップST12Cにおける電気的不良マップは、ウェハ8から得られる電気的不良マップからマスク/テンプレートの電気的不良マップに変換する必要がある。例えば、ウェハ8のおける電気的不良マップは、図2の欠陥検査システム1によって、以下のように、マスク/テンプレートの不良マップに変換される。ウェハ8は、図2のコンピュータ2によって、マスク/テンプレートによって転写された領域9Aごとに、分類される。ウェハ8の欠陥D1,D2,D3の位置は、コンピュータ2によって、各領域9内の座標に変換される。そして、それぞれの座標は、コンピュータ2によって重ね合わされる。これによって、マスク/テンプレートにおけるデバイスの電気的不良マップが得られる。図10は、マスク又はテンプレートにおける電気的不良マップの一例を示している。領域9は、1枚のマスク/テンプレートに対応する。図10のようなマスク/テンプレート9における電気的不良マップが作成された後、マスク/テンプレート9が含む欠陥D1’,D2’,D3’の位置座標における電気的不良個数の概念が、電気的不良確率分布Esの作成に対して重要になる。この電気的不良個数の概念として、不良率を考慮して不良個数を算出する方法と、不良率を考慮しないで不良個数を算出する方法とがある。ここで、不良率とは、マスク/テンプレートを1つのウェハに転写した全回数に対するマスク/テンプレート内における同一座標の欠陥による周期的な不良個数の割合を示す。上述のように、半導体デバイスの製造工程において、同一のマスク/テンプレートのパターンが、1つのウェハ内の複数の領域に対してそれぞれ転写されることによって、実行される。そのため、マスク上及びテンプレート上に欠陥D1’,D2’,D3’が存在すると、図9に示されるように、マスク/テンプレート内の欠陥の座標に応じて、ウェハ8上に周期的に欠陥D1,D2,D3が転写される。但し、周期的に転写された欠陥であっても、パターンがウェハに転写される度に、例えば、ウェハ内の座標や露光装置の露光のばらつきなどに応じて、欠陥の転写性が若干異なる。それゆえ、マスク/テンプレート9における欠陥の特長/性質は同一であっても、ウェハ8に転写された欠陥の特長/性質は複数の領域9Aにおいて同一ではなく、例えば、欠陥のサイズのばらつきなど、ウェハ8の座標ごとに欠陥の特長/性質が異なる場合がある。その結果として、欠陥を含むパターンが転写されるごとに、その欠陥に起因する電気的不良が生じる場合と、その欠陥が転写されていても電気的不良が生じない場合とが、1つのウェハ内に存在する。また、マスク/テンプレート9の欠陥D1’,D2’,D3’が、ウェハに転写されない場合もある。このように、マスク/テンプレートが含む欠陥とウェハに転写される欠陥の違いを考慮するために、不良率の概念が、電気的不良確率の算出に導入される。例えば、図10に示されるマスク/テンプレート9内の欠陥D1’の座標に関する不良率が、図9のウェハ8における電気的不良マップを用いて算出される。1つのウェハ8は、マスク/テンプレートによって転写された領域以下、転写領域とよぶ9Aごとに、分類される。ウェハ8内における転写領域9Aの個数が、コンピュータによって、算出される。例えば、図9に示される例では、30回のパターンの転写が実行されるので、1つのウェハ8において30個の転写領域9Aが形成されている。そして、図9に示される例において、マウェハ8上に周期的に生じる欠陥D1図9中の黒丸の個数は、6個である。それゆえ、マスク/テンプレートの欠陥D1’に関して、転写領域9の個数が30個、ウェハ上に転写された欠陥D1の個数は6個であるので、欠陥D1に起因する不良率DRは、6/30×100=20で示される。欠陥個数が不良率を考慮して算出される場合、その欠陥個数はDR/100個で示される。上述の例において、欠陥D1に関する不良率は20なので、マスク/テンプレートの座標における欠陥D1’の個数は、0.2個とカウントされる。マスク/テンプレート内の欠陥D2’,D3’に対しても、欠陥D1’と同様に、不良率を考慮した欠陥個数を算出できる。一方、不良率を考慮しない場合には、ウェハ8上に形成された欠陥の個数を考慮せずに、マスク/テンプレート9の座標における欠陥が、単にカウントされる。例えば、不良率を考慮しない場合、マスク/テンプレート9の座標における欠陥D1’の個数は、1個とカウントされる。このように電気的不良マップが作成された後、欠陥検査によって取得された欠陥の座標と特長毎の欠陥個数とに基づいて、電気的不良マップの位置情報と不良個数との照合が行われるステップST13。これによって、各特長の欠陥個数が集計される。照合された欠陥情報に基づいて、算出された欠陥個数のうち、欠陥の特長ごとに集計された電気的不良発生欠陥個数の割合が、図4に示されるような電気的不良確率として算出されるステップST14。尚、不良率に基づいた欠陥個数は、欠陥の位置照合の際に考慮されてもよいし、電気的不良確率を算出する際に考慮されてもよい。以上のように、電気的不良確率分布Esが算出される。この後、図1のステップST2からステップST6の処理が実行される。第1の実施形態に係わる欠陥検査方法によれば、欠陥を様々な特徴に分類することが可能となり、より精度の高い電気的不良確率分布Esの作製が可能となる。その結果として、より精度を高く電気的不良欠陥総数を算出することが可能となる。そして、電気的不良確率分布を用いて、検査対象物が含む複数の欠陥のうち電気的不良を引き起こす欠陥のみを半導体デバイスの製造歩留まりを低下させる要因として扱うことによって、検査対象物に対する欠陥検査を評価する。これによって、マスクやテンプレートの不要な再作製及び修繕や、製造プロセスの不要な検証を防止でき、半導体デバイスの製造コストの増大を抑制できる。dまとめ第1の実施形態の欠陥検査方法において、第1の検査対象物参照サンプルを用いて、検査対象物の欠陥の特長/性質に応じて半導体デバイスに生じる電気的不良の確率が算出され、欠陥の特長毎の電気的不良確率分布Esが作成される。例えば、電気的不良確率分布の算出には、図8乃至図10を用いて説明したように、マスク/テンプレートが含む欠陥の特長とウェハに転写される欠陥の特長との違いを考慮して、不良率の概念が導入される。そして、算出された電気的不良確率と第2の検査対象物検証サンプルから得られる欠陥個数に基づいて、検証サンプルを用いて作製された半導体デバイスの電気的不良の個数が、算出される。半導体デバイスの電気的不良を引き起こす欠陥の個数が、所定の閾値と比較されることによって、検査対象物の適否が判定される。以上のように、本実施形態の欠陥検査方法において、検出された欠陥が形成される半導体デバイスの電気的不良を引き起こす欠陥か否かが、判別される。そして、検査対象物が含む複数の欠陥のうち、電気的不良を引き起こさない欠陥は、その欠陥検査の段階において、半導体デバイスの製造歩留まりの低下させる可能性が低いので、検査対象物の使用の適否の判定から除外する。そして、電気的不良を引き起こす欠陥は半導体デバイスの製造歩留まりを低下させるのは明らかなので、半導体デバイスの電気的不良を引き起こす欠陥は検査対象物の使用の適否の判定に用いられる。つまり、欠陥が検査された段階において電気的不良の要因とならない欠陥には対処せずに、半導体デバイスの電気的不良を引き起こす欠陥のみを考慮する。これによって、マスクやテンプレートの使用の判断や、製造プロセス中における不良原因を特定するための時期を、適正化できる。そして、マスク及びテンプレートを作製するための期間及びコストの増大や、半導体製造装置の稼動停止による時間的なロスを、抑制できる。したがって、第1の実施形態の欠陥検査方法によれば、半導体デバイスの製造コストの増大を、抑制できる。2第2の実施形態図11を参照して、第2の実施形態について、説明する。上述の欠陥検査方法に基づいて、検査対象物を用いて作製された半導体デバイスの歩留まりを評価することも、可能である。図1を用いて説明した欠陥検査方法は、その検査対象物の検査結果から、その検査対象物を用いて作製された半導体デバイスが電気的不良を引き起こす個数確率を算出する。そのため、半導体デバイスが含むリダンダンシによって救済可能な箇所に関して、電気的不良発生欠陥総数を考慮することによって、半導体デバイスの製造歩留まりを予測できる。予測された半導体デバイスの製造歩留まりを考慮して、検査対象物の使用の適否を判定できる。図11は、第2の実施形態の欠陥検査における製造歩留まりの評価方法のフローチャートを示している。図11に示されるように、電気的不良発生欠陥総数が算出された後、半導体デバイスのリダンダンシを考慮して半導体デバイスの製造歩留まりが予測される。ステップST6A。そして、予測された半導体デバイスの歩留まりを考慮して、検査対象物の使用の適否が判定されるステップST6B。例えば、ある検査対象物を用いて作製された半導体デバイスにおいて、リダンダンシによる1チップ内における救済可能個数がA個である場合を考える。上述の欠陥検査方法を用いて算出された1チップにおける電気的不良を引き起こす欠陥の総数がA個より多い場合、救済可能な個数を超えるので、歩留まりが低下する可能性が高い。それゆえ、電気的不良を引き起こす欠陥の個数がリダンダンシによる救済の許容範囲を超える場合、検査対象物としてのマスク/テンプレートの使用を中止する判断や、製造プロセス中の各工程における不良の発生原因を検証する判断が可能となる。この一方、上述の欠陥検査方法を用いて算出された1チップにおける電気的不良を引き起こす欠陥の総数がA個以下である場合、1チップにおける欠陥の総数は、リダンダンシによる救済の許容範囲内である。そのため、電気的不良を引き起こす欠陥の個数がリダンダンシによる救済の許容範囲以下である場合、半導体デバイスが検査対象物としてのマスク、テンプレート又はウェハを用いて作製されていても、半導体デバイスの歩留まりが低下する可能性は低い。それゆえ、検査されたマスク/テンプレートの使用を継続できる。また、検査されたウェハに基づいて、各製造工程における不良発生要因の検証を実行せずによくなる。図11に示されるように、第2の実施形態の欠陥検査方法において、検査対象物を用いた製造工程における製造歩留まりが、例えば、リダンダンシによって救済可能な個数を考慮して、予測される。これによって、マスクやテンプレートの使用の適否の判断や、各製造工程中にウェハに生じる不良発生要因を特定するタイミングの設定を、適正化できる。この結果として、マスク及びテンプレートの再作製及び修理のコスト/時間の削減、不良発生要因の特定に要する時間の削減が、可能となる。したがって、第2の実施形態によれば、半導体デバイスの製造歩留まりを評価でき、第1の実施形態に係る欠陥検査方法と同様に、半導体デバイスの製造コストの増大を抑制できる。3第3の実施形態図12を用いて、第3の実施形態について、説明する。本実施形態において、図1又は図2の欠陥検査方法を実行する欠陥検査装置について述べる。図12は、本実施形態の欠陥検査装置3Aの構成を模式的に示したブロック図である。図12に示される欠陥検査装置3Aは、図1又は図11に示される処理を実行する。図12の欠陥検査装置3Aは、制御部31、検査部38及び記憶部39を含んでいる。制御部31、検査部38及び記憶部39は、互いに接続されている。検査部38は、欠陥検査部32、欠陥個数分布作成部33、電気的不良数計算部34、電気的不良数出力部35、及び、適否判定部36を含んでいる。記憶部39は、電気的不良確率分布記憶部4及び欠陥データベース5を含んでいる。制御部31は、装置3A全体の動作状況を管理する。制御部31は、検査部38内の各構成32,33,34,35,36の動作及び記憶部39内の各構成4,5の動作を制御する。電気的不良確率分布記憶部4は、電気的不良確率分布Esを記憶している。電気的不良確率分布Esは、第1及び第2の実施形態と同様に、検査対象物の欠陥の特長毎に算出された値である。電気的不良確率分布Esは、第1及び第2の実施形態と同様に、検査部38によって演算された値や過去の検査結果から得られた値に基づいて、あらかじめ作成されている。欠陥検査部32は、例えば、マスク、テンプレート又はウェハなどの検査対象物が投入され、それらの検査対象物が含んでいる欠陥を検査する。欠陥検査部32は、例えば、製造工程に使用中の検査対象物検証サンプルが含んでいる欠陥や、電気的不良確率分布Esを作成するための検査対象物参照サンプルが含んでいる欠陥を検査する。欠陥検査部32は、制御部31の制御によって、検査対象物の検査結果を欠陥データベース5内に格納する。欠陥個数分布作成部33は、制御部31の制御によって、欠陥データベース5から欠陥検査のデータを読み出す。そして、欠陥個数分布作成部33は、検査対象物から検出された欠陥を特長毎に分類し、検査対象物における欠陥の分布を作成する。これによって、欠陥個数分布作成部33は、特長毎の欠陥個数分布Dsを算出する。電気的不良数計算部34は、制御部31の制御によって、欠陥個数分布Dsが作成された検査対象物に対応する電気的不良確率分布Esを、電気的不良確率分布記憶部4から読み出す。そして、電気的不良数計算部34は、制御部31の制御によって、作成された欠陥個数分布Dsと読み出された電気的不良確率分布Esとの積を、計算する。これによって、1つのウェハ内における検査対象物を用いて作製された半導体デバイスの電気的不良発生欠陥個数が算出される。尚、電気的不良数計算部34は、分類された特徴ごとに、欠陥個数分布Dsと電気的不良分布Esとの積を計算する。そして、電気的不良数計算部34は、特長毎の電気的不良発生欠陥個数を積算することによって、電気的不良発生欠陥総数を算出する。電気的不良数出力部35は、電気的不良数計算部34の演算結果を取得して、その取得した値を適否判定部36に出力する。適否判定部36は、電気的不良発生欠陥総数に基づいて、検査対象物の良否、或いは、検査対象物を用いて作製された半導体デバイスの製造歩留まりの良否を判定する。例えば、制御部31は、電気的不良発生欠陥総数に対する所定の閾値を、あらかじめ設定している。その閾値に基づいて、適否判定部36は、製造工程及び製造歩留まりの良否を判定する。例えば、チップのリダンダンシの個数が、良否を判定するための閾値として用いられる場合、リダンダンシの個数をしきい値に設定することによって、半導体デバイスの歩留まりを考慮して、検査対象物の良否を判定できる。適否判定部36の判定結果は、欠陥検査装置3Aの外部に出力される。この判定結果に基づいて、検査対象物に対する欠陥検査が評価される。これによって、検査対象物の使用及び検査対象物に対する製造プロセスの使用の継続、検査対象物としてのマスク/テンプレートの再作製、検査対象物としてのウェハに対する製造プロセスの検証などが、判断が実行される。以上のように、本実施形態の欠陥検査装置3Aは検査対象物を用いて形成された半導体デバイスにおける電気的不良確率及び電気的不良を引き起こす欠陥の個数を算出し、その算出結果に基づいて、検査対象物に対する検査結果を判定する。これによって、第1及び第2の実施形態と同様に、マスクやテンプレートの再作製コスト/作製時間を削減できる。また、製造工程中の不良発生要因を検証するタイミングを適正化でき、不良発生要因の特定に要する時間も削減できる。尚、図2の欠陥検査システムの欠陥検査装置3が、図11の構成を有していてもよい。したがって、第3の実施形態の欠陥検査装置によれば、半導体デバイスの製造コストの増大を抑制できる。4変形例図13を用いて、第1及び第2の実施形態の欠陥検査方法の変形例について、説明する。図13に示されるように、第1及び第2の実施形態の欠陥検査方法は、記録媒体6Aに記憶されたプログラム6Bとして実行されてもよい。記録媒体6Aは、例えば、光ディスクCD、磁気ディスクHDD、半導体メモリフラッシュメモリである。但し、プログラム7は、外部のサーバーや記憶装置から、有線又は無線回線を介して、コンピュータ2又は欠陥検査装置3に提供されてもよい。また、プログラム6Bは、コンピュータ2内部の記憶部23に記憶されていてもよい。コンピュータ2は、記録媒体6Aからプログラム6Bを読み出し、そのプログラム6Bを実行する。欠陥検査プログラム6Bは、例えば、図1に示される各ステップST1~ST6に対応する複数のプログラムコード、図11に示される各ステップST1~ST6Bに対応する複数のプログラムコード、又は、図8に示される各ステップST10~ST14に対応する複数のプログラムコードを含んでいる。コンピュータ2は、記録媒体6の欠陥検査プログラム7に記述されたプログラムコードに基づいて、外部の欠陥検査装置3を動作させ、且つ、検査結果に対する演算処理を実行する。尚、図13に示されるように、マスクやテンプレートの製造装置以下では、マスク/テンプレート製造装置とよぶ7やCVD装置やエッチング装置などの半導体デバイス製造装置8に対して、第1乃至第3の実施形態から得られた欠陥検査の結果を反映し、半導体デバイスの製造条件の適正化や、マスク/テンプレートのパターン設計の適正化に、利用してもよい。以上のように、第1及び第2の実施形態と同様に、電気的不良確率分布と検出された欠陥数とに基づいて、検査対象物に対する欠陥検査が評価される。したがって、本実施形態の変形例のように、第1及び第2の実施形態で述べられた欠陥検査方法がプログラムとして実行された場合においても、半導体デバイスの製造コストの増大が抑制される。5適用例図14を用いて、第1及び第2実施形態の欠陥検査方法、又は、第3の実施形態の欠陥検査装置の適用例について、説明する。上述のように、製造工程中に用いられるマスク、テンプレート又はウェハが、欠陥検査の検査対象物となる。それゆえ、本実施形態の欠陥検査方法及びその装置は、マスク/テンプレートが作製されてから半導体デバイスが出荷されるまでの期間中に適用される。例えば、図14に示されるように、設計された回路に基づいて、マスクやテンプレートが作製されるステップST101。また、作製されたマスク/テンプレート又はテストパターンを参照サンプルに用いて、電気的不良確率分布Esが作成されるステップST201。作製されたマスク/テンプレートのパターンが、導電膜又は絶縁膜が堆積されたウェハ表面に転写される。転写されたパターンに基づいて、導電膜又は絶縁膜が加工され、設計された回路に対応する半導体デバイスが、作製されるステップST102。作製された半導体デバイスは、出荷されるステップST103。そして、デバイスの作製と出荷とにおける所定の使用期間サイクルが経過した後、半導体デバイスの作製に用いられたウェハ、マスク又はテンプレートのうち少なくとも1つが、検査対象物検証サンプルとして、欠陥検査システム又は欠陥検査装置に投入されるステップST301。検査対象物の欠陥が検査されるステップST202。上述の実施形態のように、検査対象物は、検査対象物が含んでいる欠陥と電気的不良確率とを用いて評価される。検出された欠陥が半導体デバイスの電気的不良を引き起こす欠陥か否か検証される。そして、検査対象物が含む電気的不良を引き起こす欠陥の個数が、カウントされる。電気的不良を引き起こす欠陥の個数に基づいて、検査対象物の使用の適否が、判定されるステップST203。検査対象物に対する判定によって、マスク/テンプレートが含む欠陥、又は、製造プロセスによって形成される欠陥が、半導体デバイスの製造歩留まりを低下させないと判断された場合、検査対象物及び検査対象物に用いられているプロセス条件が、継続的に使用される。検査対象物に対する判定によって、マスク/テンプレートが含む欠陥、現在の製造プロセスの条件、或いは、製造装置自体が、半導体デバイスの製造歩留まりを低下させる、または、それらによって近い時期に製造歩留まりが低下する恐れがあると判断された場合、マスク/テンプレートの再作製又は修理、プロセス条件の検証が実行されるステップST204。これによって、マスク/テンプレートの再作製又は修復や、プロセス条件の適正化が行われる。以上のように、上述の実施形態の欠陥検査方法及び欠陥検査装置は、半導体デバイスの製造工程に適用できる。これによって、半導体デバイスの製造コストの増大が抑制される。[その他]上述の各実施形態において、検査対象物に対する欠陥の検査及び評価の処理の順序は、処理が可能な範囲で、前後が入れ替わってもよい。また、処理が可能な範囲内で、適宜組み合わせてもよい。本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。"