"基板と、前記基板の上方に形成される有機EL素子と、前記有機EL素子に電源を供給する電源線を有する配線層と、前記電源線から前記有機EL素子への配線経路上に少なくとも一つ設けられるTFTと、を含む画素を複数組み合わせて構成される表示部を有する有機EL表示装置の減光化方法であって、前記TFTが、ソース電極とドレイン電極との間に設けられ、かつソース電極及びドレイン電極に電気接続する半導体層を有し、前記半導体層が設けられている平面領域のうち、ゲート電極、前記ソース電極、前記ドレイン電極及び前記配線層と平面視で重ならない領域に基板下方からレーザを照射することを特徴とする、有機EL表示装置の減光化方法。前記電源線から前記有機EL素子への配線経路上に設けられるTFTのうち、前記有機EL素子に回路上最も近い位置に配置されるTFTに含まれる半導体層に基板下方からレーザを照射することを特徴とする、請求項1に記載の有機EL表示装置の減光化方法。前記画素が、前記有機EL層から出射され前記基板側に進行する光を反射する反射膜をさらに有し、前記表示部上に保護膜がさらに設けられ、前記半導体層が設けられている平面領域のうち少なくとも一部が前記反射膜と平面視で重なる領域であり、前記半導体層が設けられている平面領域のうち、前記反射膜と平面視で重なる領域であって、かつゲート電極、前記ソース電極、前記ドレイン電極及び前記配線層と平面視で重ならない領域に基板下方からレーザを照射することを特徴とする、請求項1に記載の有機EL表示装置の減光化方法。有機EL素子と、前記有機EL素子を駆動するための駆動用TFTと、前記有機EL素子に電源を供給する電源線を有する配線層と、前記電源線から前記有機EL素子への配線経路上に設けられるスイッチング用TFTと、を含む画素を複数組み合わせて構成される表示部を有し、前記スイッチング用TFTに制御信号を入力するためのゲート配線をさらに有する有機EL表示装置の減光化方法であって、前記スイッチング用TFTが、ソース電極とドレイン電極との間に設けられ、かつソース電極及びドレイン電極に電気接続する半導体層を有し、前記半導体層が設けられている平面領域のうち、少なくともゲート電極と平面視で重ならない領域に基板下方からレーザを照射することを特徴とする、有機EL表示装置の減光化方法。複数ある前記平面領域のうち、前記有機EL素子に最も近い平面領域にのみ前記レーザを照射することを特徴とする、請求項1乃至4のいずれか一項に記載の有機EL表示装置の減光化方法。前記スイッチング用TFTが、複数のTFTが直列に接続してなる構成であり、前記複数のTFTのゲート電極が共通であり、前記ゲート電極が、前記半導体層と複数の箇所で立体交差しており、前記半導体層が設けられている平面領域のうち、平面視でゲート電極と重ならず、かつ前記半導体層と前記ゲート電極との立体交差箇所の間に基板下方からレーザ照射することを特徴とする、請求項4に記載の有機EL表示装置の減光化方法。前記レーザを、前記ソース電極、前記ドレイン電極及び前記配線層と平面視で重ならない領域に照射することを特徴とする、請求項6に記載の有機EL表示装置の減光化方法。請求項1乃至7のいずれか一項に記載の有機EL表示装置の減光化方法により減光化された画素を有することを特徴とする、有機EL表示装置。しかし特許文献1にて開示されている方法を有機EL表示装置に適用する場合、下記の問題点がある。即ち、輝点画素を減光化するために基板の下方から半導体層に向けてレーザを照射する際に、半導体層の上方に設けられるゲート電極層が配置された領域にレーザが当たる可能性がある。ここでゲート電極層にレーザが照射されると、半導体層とゲート電極層とが短絡して輝点画素が減光化されなくなることがあるという問題点があった。また、プロセスばらつきによるTFTの形状のばらつきや、特性ばらつき、照射するレーザのばらつきにより、TFT半導体層の抵抗値の上昇を行ったとしても、輝点画素が十分に減光化されないことがあった。このため、照射するレーザのエネルギーを上げる必要が生じていた。この場合、従来の方法、即ち、基板下方から半導体層の上方にあるゲート電極層が配置された領域に向けてレーザ照射する方法では、上述した半導体層とゲート電極層との短絡の問題がより顕在化する。本発明は、上記の問題を解決するために成されたものであり、その目的は、安定して輝点画素を減光化することが可能な輝点画素の減光化方法を提供することにある。基板と、前記基板の上方に形成される有機EL素子と、前記有機EL素子に電源を供給する電源線を有する配線層と、前記電源線から前記有機EL素子への配線経路上に少なくとも一つ設けられるTFTと、を含む画素を複数組み合わせて構成される表示部を有する有機EL表示装置の減光化方法であって、前記TFTが、ソース電極とドレイン電極との間に設けられ、かつソース電極及びドレイン電極に電気接続する半導体層を有し、前記半導体層が設けられている平面領域のうち、ゲート電極、前記ソース電極、前記ドレイン電極及び前記配線層と平面視で重ならない領域に基板下方からレーザを照射することを特徴とする。本発明によれば、輝点画素の減光化を安定して行なうと共に、隣接画素の表示への影響を低減した輝点画素の減光化方法を提供することができる。即ち、本発明の減光化方法は、レーザ光がゲート電極、前記ソース電極、前記ドレイン電極及び前記配線層に当たることがないので、輝点画素の減光化を安定して行なうことができると共に、隣接画素の表示への影響を低減することができる。本発明は、基板と、この基板の上方に形成される有機EL素子と、この有機EL素子に電源を供給する電源線を有する配線層と、この電源線から有機EL素子への配線経路上に少なくとも一つ設けられるTFTと、を含む画素を複数組み合わせて構成される表示部を有する有機EL表示装置の減光化方法に関する。また本発明において、有機EL表示装置に含まれるTFTは、ソース電極とドレイン電極との間に設けられ、かつソース電極及びドレイン電極に電気接続する半導体層を有している。また本発明の減光化方法は、半導体層が設けられている平面領域のうち、ゲート電極、ソース電極、ドレイン電極及び配線層と平面視で重ならない領域に選択的に基板下方からレーザを照射する。このレーザの照射により半導体層の一部を高抵抗化して輝点画素を減光化することができる。尚、本発明において、半導体層が部材と平面視で重ならない領域とは、有機EL表示装置に設けられる半導体層を平面から見たときに、部材に遮られることなくこの半導体層を直接視認できる領域をいう。また以下の説明において、配線層を、電源線等その他の配線層という場合がある。以下に、本発明の実施形態を、図面を参照しながら具体的に説明する。尚、図面上、各部材を認識可能な大きさとしたため、図面の縮尺は実際とは異なることがある。また以下の説明において特に図示又は記載されない部分に関しては、当該技術分野の周知又は公知技術を適用することができる。[実施形態1]以下に、本発明の第一の実施形態実施形態1について説明する。図1は、本実施形態実施形態1における有機EL表示装置の配線状況を示す図である。本実施形態の有機EL表示装置1は、複数の画素11をm行×n列の2次元状に配列してなる表示領域10と、この表示領域10の周辺に設けられる行制御回路12及び列制御回路13とを有している。尚、上記m及びnは自然数である。また本実施形態の有機EL表示装置1は、R赤,G緑、B青の三つの異なる色相の画素11R不図示、11G不図示、11B不図示をそれぞれ複数有する。表示領域内の各画素11は、後述する有機EL素子と、有機EL素子に供給される電流を制御するためのTFTから構成される画素回路により構成される。尚、画素回路の説明については後述する。行制御回路12の各出力端子からは複数種2種類のゲート制御信号P11~P1mと、P21~P2mとがそれぞれ出力される。ゲート制御信号P1は、ゲート線12aを介して、ゲート制御信号P2はゲート線12bを介して、それぞれ各行の画素回路に入力される。列制御回路13には映像信号が入力され、各出力端子から階調表示データであるデータ電圧Vdataが出力される。このデータ電圧Vdataは、データ線13aを介して各列の画素回路に入力される。またデータ信号として入力されるデータ電圧Vdataは、最小階調表示データに対応するデータ電圧黒信号と最大階調表示データに対応するデータ電圧白信号の間の電圧値をとる。これにより有機EL表示装置1は、階調表示を行う。図2aは、図1の有機EL表示装置に含まれる画素の回路図であり、図2bは、図2aに示される回路画素回路の駆動シークエンスの一例を示す図である。図2aの画素回路は、2種類のゲート線12a、12b、データ線13a、電源線14、保持容量15、3種類のTFT16a、16b、16c、及び有機EL素子17から構成される。図2aの画素回路において、2種類のゲート線は、図1で示される2種類のゲート線12a、12bにそれぞれ対応する。また図2aの画素回路において、3種類のTFTは、それぞれ選択用TFTスイッチング用TFT16a、駆動用TFT16b、発光期間制御用TFT16cである。尚、選択用TFT16a及び発光期間制御用TFT16cはN型TFTであり、駆動用TFT16bはP型TFTである。選択用TFT16aは、ゲート端子がゲート線12aに、ドレイン端子がデータ線13aに、ソース端子が駆動用TFT16bのゲート端子にそれぞれ接続されている。駆動用TFT16bは、ソース端子が電源線14に、ドレイン端子が発光期間制御用TFT16cのドレイン端子にそれぞれ接続されている。発光期間制御用TFT16cは、ゲート端子がゲート線12bに、ソース端子が有機EL素子17の陽極に接続されている。有機EL素子17は、陰極が接地線18に接続されている。保持容量15は、電源線14と駆動用TFT16bのゲート端子間に配置されている。図2bを参照しながら、本実施形態の有機EL表示装置1の画素回路の駆動シークエンスの一例を説明する。図2bでは、1フレーム期間内において、下記に示される期間B乃至期間Dが含まれている。期間B:駆動させる対象画素が存在する列対象列行対象行に関し、階調表示データが当該対象画素に書き込まれるプログラム期間期間C:任意のデューティにより、対象画素の有機EL素子が発光する発光期間期間D:対象画素の有機EL素子が非発光に制御される非発光期間また図2bにおいて、Vi-1、Vi及びVi1は、それぞれ対象列の、1フレーム期間におけるi-1行対象行の1行前、i行対象行、i1行対象行の1行後の画素回路に入力されるデータ電圧Vdataを示す。以下に、図2bの駆動シークエンスを図2aの回路を参照しながらより詳細に説明する。期間Aでは、対象行の画素回路において、ゲート線12aにLowレベルの信号が入力され、選択用TFT16aはオフ状態となっている。この状態では、対象行であるi行の画素回路には、1行前の階調表示データであるデータ電圧Vi-1は入力されない。期間Bでは、ゲート線12aにはHighレベルの信号が入力され、選択用TFT16aがオン状態となる。この状態で、i行の画素回路に該当行の階調表示データであるデータ電圧Viが入力される。入力されたデータ電圧Viに対応する電荷が、保持容量15に充電され、階調表示データのプログラムが行なわれる。また、この期間では、ゲート線12bにはLowレベルの信号が入力され、発光期間制御用TFT16cはオフ状態となっている。このため、この期間では有機EL素子17に電流が供給されず、有機EL素子17は非発光となる。期間Cでは、ゲート線12aにLowレベルの信号が入力され、選択用TFT16aがオフ状態となる。このため、対象行であるi行の画素回路には、1行後の階調表示データであるデータ電圧Vi1は入力されない。また、期間Bで保持容量15に充電された電荷は保持される。また、この期間では、ゲート線P212bにHighレベルの信号が入力され、発光期間制御用TFT16cがオン状態となる。このため、期間Bで保持容量15に充電された電荷と、駆動用TFT16bのゲート電圧に応じた電流が有機EL素子17に供給され、この供給電流に応じた階調の輝度で有機EL素子17が発光する。期間Dでは、ゲート線12bにLowレベルの信号が入力され、発光期間制御用TFT16cがオフ状態となる。このため、この期間では有機EL素子17は非発光となる。図3aは、図1の有機EL表示装置を示す断面模式図である。図3bは、図3aのAB区間の領域駆動用TFT16bの部分平面構造を示す模式図であり、基板下方から見た図である。図3aは、図1の有機EL表示装置の一部分である駆動用TFT16bを含む断面構造を示している。また図3aに示されている有機EL素子17は、トップエミッション型の有機EL素子であるが、ボトムエミッション型であっても本実施形態の減光化方法を適用することが可能である。図3aの有機EL表示装置は、基板30上の特定の領域に半導体層20が形成されている。そしてこの半導体層20の上部にはゲート絶縁膜31が形成されている。ゲート絶縁膜31上にはゲート電極21が形成されている。このゲート電極21は、図示していないが、選択用TFT16aのソース端子と接続されている。ゲート絶縁膜31及びゲート電極21上には層間絶縁膜32が形成される。尚、図3aに示されるようにゲート電極21は、層間絶縁膜32で被覆されている。ゲート絶縁膜31及び層間絶縁膜32には2種類のコンタクトホール22a、22bが設けられている。ここでコンタクトホール22aは、半導体層20と、層間絶縁膜32上の所定の領域に形成されるソース電極23とを導通させるために設けられている。またここでコンタクトホール22bは、半導体層20と、層間絶縁膜32上の所定の領域に形成されるドレイン電極24とを導通させるために設けられている。また、層間絶縁膜32上には、複数の配線33が形成される。またソース電極23上及びドレイン電極24上には、TFTを設けることによって生じた段差凹凸を平坦化するための絶縁膜34を形成するのが望ましい。絶縁膜34にはコンタクトホール35が設けられ、このコンタクトホール35を介して、配線33が、有機EL素子17の第一電極17aと導通している。この第一電極17aと導通している配線33は、図示していないが、発光期間制御用TFT16cを介して、駆動用TFT16bのドレイン電極24と導通している。また第一電極17a上には、有機EL層17b及び第二電極17cがこの順に形成されている。尚、有機EL素子17は、絶縁膜34上の所定の領域に設けられるバンク36によって区画されている。図3aの有機EL表示装置に示される部材は、公知の材料を用い、公知の方法により形成することができる。次に、本実施形態における減光化方法の詳細について説明する。本発明の減光化方法、即ち、減光化処理は、有機EL表示装置の製造工程における不良により、画素ごとに設けられた駆動回路に欠陥が生じることで、有機EL表示装置に輝点不良が発生した場合に適用する。ところで図3aの有機EL表示装置では、第二電極17cの形成後に形成される有機EL素子17を水分や酸素から保護するための封止構造図3aには不図示を形成する。本発明の減光化方法は、上記封止構造の形成後に行われる表示検査の結果次第で実施される。具体的には、有機EL表示装置を点灯させて表示検査を行ない、輝点不良の発生有無を確認する。そして輝点不良が発生していた場合は、以下に示すプロセスで減光化処理を行う。本実施形態において、本発明の減光化方法は、具体的には、表示検査において検出した輝点画素に含まれる駆動用TFT16bを構成する部材に、基板30の下方からレーザを照射することによって行われる。ここでレーザを照射することによって、照射された部材の抵抗値は上昇する。一方で、駆動用TFT16bは、電源線14から有機EL素子17への配線経路上に配置されている。従って、レーザ照射を行うことで、有機EL素子17への電流供給を低減できるため、輝点画素の減光化を実現させることができる。上述したように、図3bは、図3aのAB区間の領域の部分平面構造であるが、この構造は図2a及び図3aに示される駆動用TFT16bの平面構造である。本実施形態においては、図3bに示されるように、半導体層20内又はその近傍である所定の平面領域、即ち、領域26a又は26bに基板下方からレーザを照射することにより、本発明の減光化方法を実施することができる。ここで、領域26a、26bは、下記i及びiiを満たす領域である。さらに、より好ましくは、下記i、ii及びiiiを満たす領域である。i半導体層20の電流流れ方向に対して垂直の方向であって半導体層20の両端を含む帯状の領域iiゲート電極21と平面視で重ならない領域iiiソース電極23、ドレイン電極24及び電源線等その他の配線層のいずれにも平面視で重ならない領域尚、上記iiは、言い換えると、半導体層20を平面から見たときに、ゲート電極21に遮られることなく、半導体層20を直接視認できる領域である。また、上記iiiは、言い換えると、半導体層20を平面から見たときに、ソース電極23、ドレイン電極24及び電源線等その他の配線層のいずれにも遮られることなく、半導体層20を直接視認できる領域である。本実施形態では、領域26a又は26bに基板下方からレーザ照射を行うことにより、輝点画素の減光化を安定して行なうことができる。尚、領域26a及び26bにレーザを照射してもよい。ここで、基板下方からレーザ照射を行うのは、第二電極17cにレーザ光が当たることで第二電極17cが損傷するのを防ぐためである。また、有機EL素子17がトップエミッション型であり、駆動用TFT16bが光反射性を有する第一電極17aと平面視で重なる領域に配置されている場合でも、基板下方からレーザ照射を行うことで、領域26a又は26bにレーザ照射することができる。またここでゲート電極21、より好ましくは、さらにソース電極23、ドレイン電極24及び電源線等その他の配線層のいずれにも平面視で重ならない領域にレーザを照射する。これは、各電極、配線層にレーザ光が当たることで発生する部材そのものの変形等を防ぐためである。つまり、各電極、配線層にレーザ光が当たることで電極、配線層自体の変形等が発生し、これによって回路構成が変化することにより、TFTの半導体層20の抵抗値を上昇させたとしても輝点画素が減光化されないことがあるのでこれを防ぐためである。図2aに示される画素回路を有する有機EL表示装置において、半導体層20内であってゲート電極21と平面視で重なる領域にレーザを照射した場合、レーザがゲート電極21に照射されることになる。その結果、ゲート電極21と半導体層20のドレイン電極側が短絡することがある。こうなるとレーザ照射処理した画素が、発光期間制御用TFT16cがオン状態となっている発光期間Cの期間中、常時点灯する画素となり、輝点画素の減光化が行えなくなる。このため、本発明の減光化方法は、上記i及びiiを満たす領域にレーザ照射する。ただし、上記i及びiiを満たすが、ソース電極23、ドレイン電極24あるいは電源線等その他の配線層図3bでは不図示と平面視で重なる領域にレーザを照射した場合、以下の理由により、減光化の成功率が下がる。図2aに示される画素回路を有する有機EL表示装置において、半導体層20内であってソース電極23、ドレイン電極24あるいは電源線等その他の配線層図3bでは不図示と平面視で重なる領域にレーザを照射する。そうすると、レーザがソース電極23、ドレイン電極24あるいは電源線等その他の配線層に照射されることになる。その結果、これらの層と半導体層20とが短絡することがある。こうなるとレーザ照射した画素において、この短絡箇所を電流が流れ、有機EL素子17に電流供給され、輝点画素の減光化が行えなくなる。従って、本発明の減光化方法は、より好ましくは、上記i、ii及びiiiを満たす領域にレーザ照射する。一方、プロセスばらつきによるTFTの形状ばらつき、特性ばらつき、照射するレーザのばらつきにより、TFTに含まれる半導体層の抵抗値を上昇させても、輝点画素が十分に減光化されないことがある。これを解決するためにレーザのエネルギーを上げることになるが、レーザのエネルギーを上げることで上述した半導体層とゲート電極層との短絡の問題がより顕在化する。また、上述した半導体層と、ソース電極、或いはドレイン電極、或いは電源線等その他の配線層との短絡の問題がより顕在化する。以上から、上記i及びiiを満たす領域、さらにより好ましくは、上記i、ii及びiiiを満たす領域にレーザを照射するのが望ましい。本発明の減光化方法を実施する際に用いられるレーザとして、波長1064nm、532nm、355nm等のYAGレーザや、エキシマレーザ等を用いることができる。また本発明の減光化方法は、ゲート電極と平面的に重ならない領域に基板下方からレーザを照射するため、半導体層のレーザ吸収効率の観点から、特に、可視光領域の波長のレーザを用いるのが好ましい。可視光領域の波長のレーザを用いることで、半導体層をより効率的に高抵抗値化させることができ、輝点画素をより効率的に減光化することができる。さらに本発明の減光化方法は、可視光領域の波長のレーザを用い、レーザの照射幅を半導体層20の電流流れ方向に対して平行な方向に、レーザ波長程度以上とするのが好ましい。さらには、1μm程度以上とするのがより好ましい。このようにすることで、半導体層を安定して高抵抗化することができる。ここで、レーザの照射幅は、半導体層20の電流流れ方向に対して平行な方向に、2μm程度以下とするのが好ましい。このようにすることで、以下に述べるゲート電極21とソース電極23、あるいはゲート電極21とドレイン電極24の間の離間間隔を小さくでき、レイアウトスペースの低減が可能となる。ゲート電極21とソース電極23との間、あるいはゲート電極21とドレイン電極24との間には、半導体層20の電流流れ方向に対して平行な方向に、レーザの照射幅とレーザ照射装置の位置合わせ公差を合わせた値以上の離間間隔を設けておくことが好ましい。このような離間間隔を設け、さらにレーザの照射領域を調整することによって、半導体層以外の部材を変質させないようレーザ照射することが可能である。また、本発明の減光化方法は、領域26a及び26bのうち、片方のみにレーザ照射するのが好ましい。このようにすることで、領域26a及び26bのうち、レーザ照射しない方の領域に関しては、前述のゲート電極21とソース電極23或いはドレイン電極24との離間間隔を設けなくてよく、レイアウトスペースの低減が可能となる。また、レーザ照射の回数を低減することができ、減光化に要する時間を短縮することができる。本発明の減光化方法において、レーザを照射し得る半導体層20が設けられている平面領域例えば、図3b中の領域26a、26bが複数ある場合、好ましくは、回路上有機EL素子17に最も近い平面領域にのみレーザを照射する。図3bにて具体的に説明すると、回路上有機EL素子17により近い、ゲート電極21とドレイン電極24との間の領域26bのみにレーザ照射するのが好ましい。このようにすることで、領域26aと26bとの間にパターン不良があったとしても、有機EL素子17への電流供給を低減することができる。例えば、ゲート電極21と半導体層20が平面視で重なる領域において、ゲート絶縁膜31に欠陥があり、ゲート電極21と半導体層20のドレイン電極側とが短絡しているようなパターン不良がある場合、輝点画素となる。このような場合でも、ゲート電極21とドレイン電極24の間の領域26bのみにレーザ照射することで、この短絡箇所よりも回路上有機EL素子17に近い領域を高抵抗化することができるため、輝点画素の減光化を行うことができる。次に、レーザを照射するときに行われる輝点画素が有する駆動用TFT16bへのアライメントの具体的方法について説明する。まず上述した表示検査において輝点画素の座標を取得する。尚、座標の基準は任意でよい。次に、有機EL表示装置をレーザ照射装置に移動し、表示検査で取得した座標を基に輝点画素へ移動する。そして有機EL表示装置を基板30側から光学顕微鏡等によりモニターし、上記要件i及びii、より好ましくはi、ii及びiiiを満たす領域である26a又は26bにレーザ照射を行う上述したように領域26a及び26bにレーザを照射してもよい。。レーザ照射後、再度有機EL表示装置を点灯させて表示検査を行ない、輝点画素の位置の発光状態を確認し、減光化がなされていることを確認する。尚、レーザ照射機能を併せもった表示検査装置を用い、表示検査にて発光状態を光学顕微鏡等でモニターしながら、輝点画素へアライメントし、同時に表示装置下方からレーザ照射を行なってもよい。この場合、表示検査装置とレーザ照射装置間の移動、レーザ照射装置内でのアライメント工程を省くことができ、減光化に要する時間を短縮することができる。ところで、本実施形態では、駆動用TFT16bに含まれる半導体層20を対象としているものであるが、本発明はこれに限定されるものではない。発光期間制御用TFT16cに含まれる半導体層について上述した要件i及びii、より好ましくは、i、ii及びiiiを満たす領域にレーザ照射を行ってもよい。[実施形態2]次に、本発明の第二の実施形態実施形態2について説明する。尚、以下に説明する実施形態2は、実施形態1の好適例の1つである。このため、以下に説明においては、実施形態1との相違点を中心に説明する。尚、実施形態1と同じ部材については同一の符号を付し、場合によっては説明を省略することがある。実施形態2では、表示領域に含まれる画素が、反射膜をさらに有している。ここで反射膜は、有機EL層から出射され基板側に進行する光を反射するために設けられる。実施形態2では、表示部上に保護膜がさらに設けられている。また本実施形態実施形態2においては、半導体層が設けられている平面領域のうち少なくとも一部は反射膜と平面視で重なる領域である。さらに本実施形態実施形態2においては、この半導体層が設けられている平面領域のうち、反射膜と平面視で重なる領域であって、かつゲート電極、ソース電極、ドレイン電極及び配線層と平面視で重ならない領域に選択的に基板下方からレーザを照射する。このレーザの照射により半導体層の一部を高抵抗化して輝点画素を減光化することができる。以下図面を参照しながら、実施形態2について説明する。図4aは、実施形態2の有機EL表示装置を示す断面模式図であり、図4bは、aのAB区間の領域駆動用TFT16bの部分平面構造を示す模式図である。尚、実施形態2において、有機EL表示装置の配線状況は、図1と同様であり、画素回路及び画素回路の駆動シークエンスは、図2と同様である。図4aは、具体的には、図1の有機EL表示装置1の一部分である駆動用TFT16bを含む断面構造を示している。また図4aに示されている有機EL素子17は、トップエミッション型の有機EL素子である。図4aの有機EL表示装置は、基板30上の特定の領域に半導体層20が形成されている。そしてこの半導体層20の上部にはゲート絶縁膜31が形成されている。ゲート絶縁膜31上にはゲート電極21が形成されている。このゲート電極21は、図示していないが、選択用TFT161のソース端子と接続されている。ゲート絶縁膜31及びゲート電極21上には層間絶縁膜32が形成される。尚、図4aに示されるようにゲート電極21は、層間絶縁膜32で被覆されている。ゲート絶縁膜31及び層間絶縁膜32には2種類のコンタクトホール22a、22bが設けられている。ここでコンタクトホール22aは、半導体層20と、層間絶縁膜32上の所定の領域に形成されるソース電極23とを導通させるために設けられている。またここでコンタクトホール22bは、半導体層20と、層間絶縁膜32上の所定の領域に形成されるドレイン電極24とを導通させるために設けられている。また、層間絶縁膜32上には、複数の配線33が形成される。またソース電極23上及びドレイン電極24上には、TFTを設けることによって生じた段差凹凸を平坦化するための絶縁膜34を形成するのが望ましい。また、後述するように、本実施形態における減光化方法を実施する際、反射膜37と平面視で重なる領域に基板下方からレーザ照射する。このとき、反射膜37にレーザ光が当たることで反射膜37が変形することがあり、これによって回路構成が変化してTFTの半導体層20の抵抗値を上昇させたとしても輝点画素が減光化されないことがある。この問題に対し、TFTの上層側に絶縁膜34を形成することで、反射膜37まで到達するレーザ光を低減でき、反射膜37の変形が発生する確率を低減することができる。また、反射膜37に変形が発生した場合でも反射膜37と半導体層20とが短絡する確率を低減することができ、回路構成が変化する確率を低減することができる。絶縁膜34としては、SiN、SiO等の無機膜、アクリル樹脂、エポキシ樹脂、ポリイミド樹脂等の樹脂膜を採用することができる。また絶縁膜34は、スパッタ法、CVD法、スピンコート法等により薄膜を形成した後、この薄膜についてフォトリソグラフィー法等を用いたパターニングを行うことにより形成される。尚、このパターニングにより、絶縁膜34の一部にコンタクトホール35が形成される。特に、トップエミッション型でかつ、アクティブマトリクス型の有機EL表示装置の場合には、絶縁膜34として樹脂膜を採用することが望ましい。また絶縁膜34の膜厚は1μm以上とすることが望ましい。絶縁膜34上には、反射膜37が形成される。反射膜37は、コンタクトホール35にかからない接触しないように形成される。また反射膜37を設ける際には、反射層37が設けられている平面領域の一部が駆動用TFT16bの半導体層20が設けられている平面領域と、平面視で重なるように形成される。反射膜37は、Cr、Al、Ag、Au、Pt等の金属或いはそれらの合金からなる金属材料からなる金属薄膜をスパッタリング法等で成膜し、フォトリソグラフィー法等で当該金属薄膜をパターニングすることで形成される。尚、当該金属薄膜の膜厚は、50nm以上であることが望ましい。このように当該金属薄膜の膜厚を設定すると、薄膜表面での反射率が、可視光領域波長400nm乃至780nmにおいて40以上となるからである。反射膜37上には、第一電極17aが形成される。第一電極17aは、反射膜37を被覆するように形成される。また、第一電極17aは、コンタクトホール35にかかる接触するように形成され、コンタクトホール35を介して、配線33が、有機EL素子17の第一電極17aと導通している。この第一電極17aと導通している配線33は、図示していないが、発光期間制御用TFT16cを介して、駆動用TFT16bのドレイン電極24と導通している。第一電極17aは、酸化インジウム錫や酸化インジウム亜鉛等の酸化物導電膜等を、スパッタリング法などで成膜し、フォトリソグラフィー法などでパターニングすることで形成される。尚、反射膜37を成膜した後に第一電極17aを成膜して、これら2層を一括でパターニングを行ってもよい。この場合は、これら2層がコンタクトホール35にかかるようにパターニングを行い、配線33と導通させる。また第一電極17a上には、有機EL層17b及び第二電極17cがこの順に形成されている。第一電極17a、有機EL層17b、第二電極17cにより、有機EL素子17が構成される。尚、有機EL素子17は、絶縁膜34上の所定の領域に設けられるバンク36によって区画されている。また、第二電極17c上には、有機EL素子を水分や酸素から保護するための保護膜38が形成されている。即ち、保護膜38は、表示領域上表示領域10上に設けられている。保護膜38としては、例えばSiN、SiO2等の無機材料からなる無機膜を採用するのが好ましいが、耐水性、耐熱性に優れた材料であれば無機膜に限定されるものではない。また保護膜38の構成としては、無機膜の単層構成であってもよいし、無機膜と有機樹脂等からなる有機膜とが積層された構成であってもよい。保護膜38が複数の層からなる積層構成である場合、この積層の具体的な構成としては、無機膜/有機膜/無機膜がこの順に積層されてなる構成でもよい。尚、保護膜38として形成される無機膜は、スパッタリング法やプラズマCVD法等の手法により形成するのが、防湿性の面から好ましい。ここで図4aにて示される有機EL表示装置の構成部材は、上述の説明にて特に記載していないものについては、公知の材料を用い、公知の方法により形成することができる。次に、本実施形態における減光化方法の詳細について説明する。本実施形態では、具体的には、表示検査において検出した輝点画素に含まれる駆動用TFT16bを構成する部材に、基板30の下方からレーザを照射することによって行われる。ここでレーザを照射することによって、照射された部材の抵抗値は上昇する。一方で、駆動用TFT16bは、電源線14から有機EL素子17への配線経路上に配置されている。従って、レーザ照射を行うことで、有機EL素子17への電流供給を低減できるため、輝点画素の減光化を実現させることができる。上述したように、図4bは、図4aのAB区間の領域の部分平面構造であるが、この構造は図2a及び図4aに示される駆動用TFT16bの平面構造である。本実施形態においては、図4bに示されるように、半導体層20内又はその近傍である所定の平面領域、即ち、領域26a又は26bに基板下方からレーザを照射することにより、本発明の減光化方法を実施することができる。ここで、領域26a、26bは、下記i、ii及びiiiを満たす領域である。さらに、より好ましくは、下記i、ii、iii及びivを満たす領域である。i反射膜37と平面視で重なる領域ii半導体層20の電流流れ方向に対して垂直の方向であって半導体層20の両端を含む帯状の領域iiiゲート電極21と平面視で重ならない領域ivソース電極23、ドレイン電極24及び電源線等その他の配線層のいずれにも平面視で重ならない領域尚、上記iiiは、言い換えると、半導体層20を平面から見たときに、ゲート電極21に遮られることなく、半導体層20を直接視認できる領域である。また、上記ivは、言い換えると、半導体層20を平面から見たときに、ソース電極23、ドレイン電極24及び電源線等その他の配線層のいずれにも遮られることなく、半導体層20を直接視認できる領域である。本実施形態では、領域26a又は26bに基板下方からレーザ照射を行うことにより、輝点画素の減光化を安定して行なうことができる。尚、領域26a及び26bにレーザを照射してもよい。ここで、基板下方からレーザ照射を行うのは、基板上方からレーザ照射を行って第二電極17cにレーザ光が当たることで、第二電極17cが損傷するのを防ぐためである。本実施形態では、図4a、bに示すように、反射膜37と平面視で重なる領域に基板下方からレーザ照射する。このようにすることで、保護膜38まで到達するレーザ光を低減することができ、レーザ光による保護膜38の損傷を抑制することができる。これにより、保護膜38が損傷して水分や酸素が侵入し、この部分で有機EL素子が劣化することによって起こる表示不良の発生確率を抑制することができる。また、反射膜37と平面視で重なる領域に基板下方からレーザ照射するため、反射膜37にレーザ光が当たることで反射膜37が変形することがある。反射膜37に変形が発生した場合、これによって回路構成が変化することにより、TFTの半導体層20の抵抗値を上昇させたとしても輝点画素が減光化されないことがある。本実施形態では、TFTの上層側に絶縁膜34があることにより、反射膜37まで到達するレーザ光を低減でき、反射膜37の変形が発生する確率を低減することができる。また、反射膜37に変形が発生した場合でも、反射膜37と半導体層20とが短絡する確率を低減でき、回路構成が変化する確率を低減することができる。また本実施形態では、ゲート電極21、より好ましくは、さらにソース電極23、ドレイン電極24及び電源線等その他の配線層のいずれにも平面視で重ならない領域に基板下方からレーザを照射する。これは、各電極、配線層にレーザ光が当たることで発生する部材そのものの変形等を防ぐためである。つまり、各電極、配線層にレーザ光が当たることで電極、配線層自体の変形等が発生し、これによって回路構成が変化することにより、TFTの半導体層20の抵抗値を上昇させたとしても輝点画素が減光化されないことがあるのでこれを防ぐためである。図2aに示される画素回路を有する有機EL表示装置において、半導体層20内であってゲート電極21と平面視で重なる領域にレーザを照射した場合、レーザがゲート電極21に照射されることになる。その結果、ゲート電極21と半導体層20のドレイン電極側が短絡することがある。こうなるとレーザ照射処理した画素が、発光期間制御用TFT16cがオン状態となっている発光期間Cの期間中、常時点灯する画素となり、輝点画素の減光化が行えなくなる。このため、本実施形態実施形態2においては、少なくとも上記i、ii及びiiiを満たす領域にレーザ照射する。ただし、上記i、ii及びiiiを満たすが、ソース電極23、ドレイン電極24あるいは電源線等その他の配線層図4bでは不図示と平面視で重なる領域にレーザを照射した場合、以下の理由により、減光化の成功率が下がることがある。図2aに示される画素回路を有する有機EL表示装置において、半導体層20内であってソース電極23、ドレイン電極24あるいは電源線等その他の配線層図4bでは不図示と平面視で重なる領域にレーザを照射する。そうすると、レーザがソース電極23、ドレイン電極24あるいは電源線等その他の配線層に照射されることになる。その結果、これらの層と半導体層20とが短絡することがある。こうなるとレーザ照射した画素において、この短絡箇所を電流が流れ、有機EL素子17に電流供給され、輝点画素の減光化が行えなくなる。従って、本実施形態実施形態2においては、より好ましくは、上記i、ii,iii及びivを満たす領域にレーザを照射する。一方、プロセスばらつきによるTFTの形状ばらつき、特性ばらつき、照射するレーザのばらつきにより、TFTに含まれる半導体層の抵抗値を上昇させても、輝点画素が十分に減光化されないことがある。これを解決するためにレーザのエネルギーを上げることになるが、レーザのエネルギーを上げることで上述した半導体層とゲート電極層との短絡の問題がより顕在化する。また、上述した半導体層と、ソース電極、或いはドレイン電極、或いは電源線等その他の配線層との短絡の問題がより顕在化する。以上から、上記iii及びiiiを満たす領域、さらにより好ましくは、上記i、ii、iii及びivを満たす領域にレーザを照射する。ところで、本実施形態では、駆動用TFT16bに含まれる半導体層20を対象としているものであるが、本発明はこれに限定されるものではなく、電源線14から有機EL素子17への配線経路上に設けられたTFTであればよい。本実施形態における有機EL表示装置では、発光期間制御用TFT16cに含まれる半導体層について上述した要件i、ii及びiii、より好ましくは、i、ii、iii及びivを満たす領域にレーザ照射を行ってもよい。[実施形態3]以下に、本発明の第三の実施形態実施形態3について説明する。図5は、本実施形態実施形態3における有機EL表示装置の配線状況を示す図である。尚、図5の有機EL表示装置2は、図1の有機EL表示装置1において、スイッチング用TFTが3種類あり、ゲート制御信号が3種類である点を除いては、図1の有機EL表示装置1と同様の構成である。図5の有機EL表示装置2は、図1の有機EL表示装置1に対して、スイッチング用TFT及びゲート制御信号の種類が多いことにより、各画素の駆動用TFT特性ばらつきが表示特性に与える影響を低減することで、表示特性が改善されている。以下、本実施形態について詳細に説明する。尚、図5の有機EL表示装置2において、実施形態1にて示される有機EL表示装置に含まれている部材と同様の部材については、同じ符号を付している。図5の有機EL表示装置2は、複数の画素11がm行×n列の2次元状に配列されて構成された表示領域10と、表示領域10の周辺に行制御回路12、列制御回路13を有する。ここでm及びnは自然数である。また有機EL表示装置2は、R赤,G緑、B青の三つの異なる色相の画素11R不図示、11G不図示、11B不図示をそれぞれ複数有する。表示領域内にある各画素11は、後述する有機EL素子と、この有機EL素子に供給される電流を制御するためのTFTから構成される画素回路とから構成される。行制御回路12の各出力端子からは、3種類のゲート制御信号P11~P1m、P21~P2m、P31~P3mがそれぞれ出力される。ここでゲート制御信号P1はゲート線12aを介して、ゲート制御信号P2はゲート線12bを介して、ゲート制御信号P3はゲート線12cを介して、それぞれ各行の画素回路に入力される。列制御回路13には映像信号が入力され、各出力端子から階調表示データであるデータ電圧Vdataが出力される。また列制御回路13から基準電圧Vslも出力される。具体的には、階調表示データであるデータ電圧Vdata及び基準電圧Vslは、データ線13aを介して各列の画素回路に入力される。尚、図4の有機EL表示装置2において、データ電圧を出力するデータ配線と、基準電圧を出力する基準電圧線とをそれぞれ別々の配線として逐次接続を切り替えてもよい。図6aは、図5の有機EL表示装置に含まれる画素の回路図であり、図6bは、図6aに示される回路画素回路の駆動シークエンスの一例を示す図である。尚、図5と同様に、実施形態1にて示される有機EL表示装置に含まれている部材と同様の部材については、同じ符号を付している。図6aの画素回路は、3種類のゲート線12a、12b、12c、データ線13a、電源線14、保持容量15、4種類のTFT16a、16b、16c、16d、及び有機EL素子17から構成される。図6aの画素回路において、3種類のゲート線は、図5で示される3種類のゲート線12a、12b、12cにそれぞれ対応する。また図6aの画素回路において、4種類のTFTは、それぞれ選択用TFT16a、駆動用TFT16b、発光期間制御用TFT16c電源線から有機EL素子への配線経路上に設けられたスイッチング用TFT、消去用TFT16dである。尚、選択用TFT16a、発光期間制御用TFT16c及び消去用TFT16dはN型TFTであり、駆動用TFT16bはP型TFTである。選択用TFT16aは、ゲート端子がゲート線12aに、ドレイン端子がデータ線13aに、ソース端子が保持容量15にそれぞれ接続されている。駆動用TFT16bは、ソース端子が電源線14に、ドレイン端子が消去用TFT16dのドレイン端子及び発光期間制御用TFT16cのドレイン端子にそれぞれ接続されている。発光期間制御用TFT16cは、ゲート端子がゲート線12bに、ソース端子が有機EL素子17の陽極に接続されている。消去用TFT16dは、ゲート端子がゲート線12cに、ソース端子が駆動用TFT16bのゲート端子及び保持容量15に、ドレイン端子が駆動用TFT16bのドレイン端子及び発光期間制御用TFT16cのドレイン端子に、それぞれ接続している。有機EL素子17は、陰極が接地線18に接続されている。図6bを参照しながら、本実施形態の有機EL表示装置2の画素回路の駆動シークエンスの一例を説明する。図6bでは、1フレーム期間内において、下記に示される期間A乃至期間Fが含まれている。尚、図5bにおいて、下記期間A乃至期間Fのうち、期間A乃至期間Dは、プログラム期間である。プログラム期間は、全行に対してプログラムを行う期間であり、階調表示データが対象画素に書き込まれる対象行プログラム期間期間B、期間Cと、対象行以外の画素に階調表示データが書き込まれる他行プログラム期間期間A、期間Dとからなる。期間A:他行プログラム期間対象行よりも前期間B:ディスチャージ期間対象行プログラム期間期間C:書き込み期間対象行プログラム期間期間D:他行プログラム期間対象行よりも後期間E:発光期間期間F:非発光期間また図6bにおいて、Vi-1、Vi、Vi1は、それぞれ対象列の、1フレーム期間におけるi-1行対象行の1行前、i行対象行、i1行対象行の1行後の画素回路に入力されるデータ電圧Vdataを示す。次に、図6bに示される期間A乃至期間Fについて詳細に説明する。1期間A:他行プログラム期間対象行よりも前期間Aでは、対象行の画素回路において、ゲート線12aにLowレベルの信号が入力されるため選択用TFT16aはオフ状態となっている。また、ゲート線12cにLowレベルの信号が入力されるため消去用TFT16dはオフ状態となっている。この状態では、対象行であるi行の画素回路には、前の行に関する階調表示データであるデータ電圧Vdataは入力されない。2期間B:ディスチャージ期間期間Bでは、ゲート線12a、12b及び12cにHighレベルの信号が入力されるため、選択用TFT16a、消去用TFT16d及び発光期間制御用TFT16cはオン状態となっている。また、データ線13aには該当行の階調表示データであるデータ電圧Viが設定され、保持容量15のデータ線側にデータ電圧Viが入力される。このとき消去用TFT16dがオン状態になる。このため、駆動用TFT16bのゲート端子と接地線18が有機EL素子17を介して接続され、駆動用TFT16bのゲート電圧が直前の状態での電圧に関わらず、接地線電位Vocomに近い電圧となり、駆動用TFT16bがオン状態となる。3期間C:書き込み期間期間Cでは、ゲート線12bにLowレベルの信号が入力されるため発光期間制御用TFT16cはオフ状態となっている。これにより、駆動用TFT16bのドレイン端子からゲート端子へと電流が流れ、駆動用TFT16bのゲート-ソース間電圧が駆動用TFT16bの閾値電圧に近づく。そして保持容量15の駆動用TFTのゲート端子と接続されている側に、このときの駆動用TFT16bのゲート電圧が入力される。また、データ線12aには、期間Bから引き続き、該当行の階調表示データであるデータ電圧Viが設定されており、保持容量15のデータ線側にデータ電圧Viが入力される。このようにして、保持容量15には、駆動用TFT16bのゲート電圧と、データ電圧Viの差分の電圧に対応する電荷が充電され、階調表示データのプログラムが行なわれる。4期間D:他行プログラム期間対象行よりも後期間Dでは、ゲート線12a、12cにLowレベルの信号が入力され、選択用TFT16b、消去用TFT16dはオフ状態となっている。このため、データ線の電圧が後の行に関する階調表示データであるデータ電圧Vdataに変化しても、期間Cにおいて保持容量15に充電された電荷は保持される。5期間E:発光期間期間Eでは、ゲート線12aにHighレベルの信号が入力され、選択用TFT16bがオン状態となっている。また、データ線13aに、基準電圧Vslが設定される。このため、保持容量15のデータ線側に基準電圧Vslが入力される。この期間では消去用TFT16dはオフ状態となっているため、期間Cにおいて保持容量15に充電された電荷は保持されている。このため、データ電圧Viと基準電圧Vslの差分だけ、駆動用TFTのゲート電圧が変化する。ところで、ゲート線12aには、期間Dの後、即ち、期間E乃至期間Fの間でHighレベルの信号が入力される。一方でゲート線12cには、期間Dの後、即ち、期間E乃至期間Fの間でLowレベルの信号が入力される。このため、選択用TFT16aのオン状態及び消去用TFT16dのオフ状態は、期間E乃至期間Fの間で維持される。このため、駆動用TFT16bのゲート電圧は、期間E乃至期間Fの間で一定電圧に保たれる。また期間Eでは、ゲート線12bにHighレベルの信号が入力され、発光期間制御用TFT16cがオン状態となる。このため、駆動用TFT16bのゲート電圧に応じた電流が有機EL素子17に供給され、この供給電流に応じた階調の輝度で有機EL素子17が発光する。6期間F:非発光期間期間Fでは、ゲート線12bにLowレベルの信号が入力され、発光期間制御用TFT16cがオフ状態となる。このため、期間Fでは有機EL素子17は非発光となる。図7aは、図5の有機EL表示装置を示す断面模式図である。図7bは、図7aのAB区間の領域発光期間制御用TFT16cの部分平面構造を示す模式図であり、基板下方から見た図である。尚、図5と同様に、実施形態1にて示される有機EL表示装置に含まれている部材と同様の部材については、同じ符号を付している。尚、ゲート電極21は、図示していないが、ゲート線12bと電気的に接続されている。図7aは、図4の有機EL表示装置の一部分である発光期間制御用TFT16cを含む断面構造を示している。本実施形態では、有機EL素子17に回路上最も近いTFTである発光期間制御用TFT16cにレーザを照射する。ここで発光期間制御用TFT16cは、電源線14から有機EL素子17への配線経路上に配置されている。このため、基板30の下方からレーザ照射し半導体層20を高抵抗化させることで、有機EL素子17への電流供給を低減できるため、輝点画素を減光化することができる。次に、本実施形態における減光化方法の詳細について説明する。上述したように、図7bは、図7aのAB区間の領域の部分平面構造であるが、この構造は図6a及び図7aに示される発光期間制御用TFT16cの平面構造である。本実施形態においては、図7bに示されるように、半導体層20内又はその近傍である所定の領域26a又は26bに基板下方からレーザを照射することにより、本発明の減光化方法を実施することができる。尚、領域26a、26bに関する要件は、実施形態1と同様であり、実施形態1で示した要件i及びiiを満たす領域である。さらに、より好ましくは、実施形態1で示した要件i、ii及びiiiを満たす領域である。本実施形態では、領域26a又は26bに基板下方からレーザ照射を行うことにより、輝点画素の減光化を安定して行なうことができると共に隣接画素の表示への影響を低減できる。尚、領域26a及び26bにレーザを照射してもよい。ここで、基板下方からレーザ照射を行うのは、実施形態1と同様に、第二電極17cにレーザ光が当たることで第二電極17cが損傷するのを防ぐためである。また、有機EL素子17がトップエミッション型であり、発光期間制御用TFT16cが光反射性を有する第一電極17aと平面視で重なる領域に配置されている場合でも、基板下方からレーザ照射を行うことで、領域26a又は26bにレーザ照射することができる。また、ここでゲート電極21、より好ましくはさらにソース電極23、ドレイン電極24及び電源線等その他の配線層のいずれにも平面視で重ならない領域にレーザを照射するのは、各電極、配線層にレーザ光が当たることで生じる部材そのものの変形等を防ぐためである。つまり、各電極、配線層にレーザ光が当たることで電極、配線層自体の変形等が発生し、これによって回路構成が変化して、TFTに含まれる半導体層20の抵抗値を上昇させたとしても輝点画素が減光化されないことがあるのでこれを防ぐためである。また、ゲート電極21にレーザ光が当たることでゲート電極の変形等が発生し、これによってゲート線12bを介したゲート信号の伝達不良が起こり、隣接画素の表示に影響が出ることがあるのでこれを防ぐためである。図6aに示される画素回路を有する有機EL表示装置において、半導体層20内であってゲート電極21と平面視で重なる領域にレーザを照射した場合、レーザがゲート電極21に照射されることになる。その結果、ゲート電極21と半導体層20が短絡することがある。こうなると、この短絡箇所を介してゲート電極21から有機EL素子17に電流供給され、輝点画素の減光化が行えなくなる。また、このレーザによりゲート電極21が損傷することがある。こうなると、ゲート線12bを介したゲート信号の伝達不良が起こり隣接画素の表示に影響が出ることがある。このため、本発明の減光化方法は、実施形態1で示した要件i及びiiを満たす領域にレーザ照射する。また、実施形態1で示した要件i及びiiを満たすが、ソース電極23、或いはドレイン電極24、或いは電源線等その他の配線層図7bでは不図示と平面視で重なる領域にレーザを照射した場合、以下の理由により、減光化の成功率が下がる。図6aに示される画素回路を有する有機EL表示装置において、半導体層20内であってソース電極23、或いはドレイン電極24、或いは電源線等その他の配線層図7bでは不図示と平面視で重なる領域にレーザを照射する。そうすると、レーザがソース電極23、ドレイン電極24あるいは電源線等その他の配線層に照射されることになる。その結果、これらの層と半導体層20が短絡することがある。こうなるとレーザ照射した画素において、この短絡箇所を電流が流れ、有機EL素子17に電流供給され、輝点画素の減光化が行えなくなる。このため、本発明の減光化方法は、より好ましくは、実施形態1で示した要件i、ii及びiiiを満たす領域にレーザ照射する。一方、プロセスばらつきによるTFTの形状ばらつき、特性ばらつき、照射するレーザのばらつきにより、TFTに含まれる半導体層の抵抗値を上昇させても、輝点画素が十分に減光化されないことがある。これを解決するためにレーザのエネルギーを上げることになるが、レーザのエネルギーを上げることで上述した半導体層とゲート電極層との短絡、ゲート配線層損傷の問題がより顕在化する。また、上述した半導体層と、ソース電極、ドレイン電極あるいは電源線等その他の配線層との短絡の問題がより顕在化する。以上から、実施形態1で示した要件i及びiiを満たす領域、さらにより好ましくは、i、ii及びiiiを満たす領域にレーザを照射するのが望ましい。また本実施形態では、駆動用TFT16bよりも、回路上有機EL素子17に近い発光期間制御用TFT16cにレーザを照射する。このため、駆動用TFT16bと発光期間制御用TFT16cとの間の配線部に電源線等との配線間短絡等のパターン不良があったとしても、有機EL素子17への電流供給を低減することができる。このため、輝点画素の減光化を行なうことができる。本実施形態において、減光化方法を実施する際に用いられるレーザは実施形態1と同様のレーザを使用することができる。また、レーザの照射幅についても、実施形態1と同様に、半導体層20の電流流れ方向に対して平行な方向に、レーザ波長程度以上とするのが好ましく、さらには1μm程度以上とするのがより好ましい。また、2μm程度以下とするのが好ましい。また、ゲート電極21とソース電極23、或いはゲート電極21とドレイン電極24の離間間隔も実施形態1と同様に、レーザの照射幅とレーザ照射装置の位置合わせ公差を合わせた値以上の離間間隔を設けておくのが好ましい。また、レーザ照射箇所についても、実施形態1と同様に、領域26aと26bのうち片方のみにレーザ照射するのが好ましい。このようにすることで、領域26aと26bのうち、レーザ照射しない方の領域に関しては、前述のゲート電極21とソース電極23あるいはドレイン電極24との離間間隔を設けなくてよく、レイアウトスペースの低減が可能となる。また、レーザ照射の回数を低減することができると共に、減光化に要する時間を短縮することができる。本実施形態のように、レーザを照射し得る半導体層20が設けられている平面領域例えば、図7b中の領域26a、26bが複数ある場合、好ましくは、回路上有機EL素子17に最も近い平面領域にのみレーザを照射する。図7bにて具体的に説明すると、回路上有機EL素子17により近い、ゲート電極21とソース電極23との間の領域26aのみにレーザ照射するのが好ましい。このようにすることで、領域26aと26bとの間にパターン不良があったとしても、有機EL素子17への電流供給を低減することができる。例えば、ゲート電極21と半導体層20が平面視で重なる領域において、ゲート絶縁膜31に欠陥があり、ゲート電極21と半導体層20とが短絡しているようなパターン不良がある場合、ゲート電極21から有機EL素子17に電流供給され、輝点画素となる。このような場合でも、ゲート電極21とソース電極23との間の領域26aのみにレーザ照射することで、この短絡箇所よりも回路上有機EL素子17に近い領域を高抵抗化することができるため、輝点画素の減光化を行うことができる。また、輝点画素が有する発光期間制御用TFT16cへのアライメント方法も、実施形態1と同様の方法で行なうことができる。ところで、本実施形態では、発光期間制御用TFT16cに含まれる半導体層20を対象としているものであるが、本発明はこれに限定されるものではない。駆動用TFT16bに含まれる半導体層について実施形態1で示した要件i及びii、より好ましくはi、ii及びiiiを満たす領域にレーザ照射を行ってもよい。[実施形態4]以下に、本発明の第四の実施形態実施形態4について説明する。図8aは、本実施形態実施形態4における有機EL表示装置を示す断面模式図である。図8bは、図8aのAB区間の領域の部分平面構造を示す模式図であり、基板下方から見た図である。尚、図8の有機EL表示装置において、実施形態1にて示される有機EL表示装置に含まれている部材と同様の部材については、同じ符号を付している。本実施形態は、回路構成が図5の有機EL表示装置2と同様である有機EL表示装置であって、発光期間制御用TFTが複数のTFTを直列に接続してなる構成であり、かつこの複数のTFTのゲート電極が共通の電極からなる有機EL表示装置を対象とする。従って、本実施形態の有機EL表示装置は、発光期間制御用TFTの構成が上記の通り異なる点を除いて、実施形態3と同一の構成である。また駆動シークエンスも実施形態3と同一である。尚、ゲート電極21は、図示していないが、ゲート線12bと電気的に接続されている。図8aは、本実施形態の有機EL表示装置の一部分である発光期間制御用TFT16cを含む断面構造を示している。本実施形態では、実施形態3と同様に、有機EL素子17に回路上最も近いTFTである発光期間制御用TFT16cにレーザを照射する。ここで発光期間制御用TFT16cは、電源線14から有機EL素子17への配線経路上に配置されている。このため、基板30の下方からレーザ照射し半導体層20を高抵抗化させることで、有機EL素子17への電流供給を低減できるため、輝点画素を減光化することができる。次に、本実施形態における減光化方法の詳細について説明する。上述したように、図8bは、図8aのAB区間の領域の部分平面構造であるが、この構造は実施形態3の画素回路内及び図8aに示される発光期間制御用TFT16cの平面構造である。本実施形態の有機EL表示装置は、発光期間制御用TFT16cが、複数のTFTが直列に接続され、かつこの複数のTFTのゲート電極が共通である構成である。即ち、図8bに示されるように、ソース電極23とドレイン電極24との間に、ゲート電極21があり、このゲート電極21が、複数の箇所2箇所で半導体層20と立体交差している。本実施形態においては、図8bに示されるように、半導体層20内又はその近傍である所定の領域26c乃至26eに基板下方からレーザを照射することにより、本発明の減光化方法を実施することができる。ここで、領域26c及び26eは、下記i及びiiを満たす領域である。さらに、より好ましくは、下記i、ii及びiiiを満たす領域である。i半導体層20の電流流れ方向に対して垂直の方向であって半導体層20の両端を含む帯状の領域iiゲート電極21と平面視で重ならない領域ただし、後述するivの要件に該当する領域を除く。iiiソース電極23、ドレイン電極24及び電源線等その他の配線層のいずれにも平面視で重ならない領域一方、領域26dは、上記i及び下記ivを満たす領域である。さらに、より好ましくは、上記i、下記iv及び上記iiiを満たす領域である。iv平面視でゲート電極21と重ならず、かつ半導体層20の電流流れ方向に対して半導体層20とゲート電極21との立体交差箇所の間にある領域本実施形態では、領域26c、26d又は26eに基板下方からレーザ照射を行うことにより、輝点画素の減光化を安定して行なうことができると共に隣接画素の表示への影響を低減できる。尚、領域26c乃至26eのうち二種類の領域にレーザを照射してもよいし、領域26c乃至26eの全ての領域にレーザを照射してもよい。本実施形態では、好ましくは、領域26dにレーザ照射する。こうすることでレーザ照射を安定して行うことができる。ここで、基板下方からレーザ照射を行うのは、実施形態1、2と同様に、第二電極17cにレーザ光が当たることで第二電極17cが損傷するのを防ぐためである。また、有機EL素子17がトップエミッション型であり、発光期間制御用TFT16cが光反射性を有する第一電極17aと平面視で重なる領域に配置されている場合でも、基板下方からレーザ照射を行うことで、領域26c、26d又は26eにレーザ照射することができる。また、ここでゲート電極21、より好ましくはさらにソース電極23、ドレイン電極24及び電源線等その他の配線層図8bでは不図示のいずれにも平面視で重ならない領域にレーザを照射するのは、各電極、配線層にレーザ光が当たることで発生する部材そのものの変形等を防ぐためである。つまり、各電極、配線層にレーザ光が当たることで部材の変形等が発生し、これによって回路構成が変化して、TFTの半導体層20の抵抗値を上昇させたとしても輝点画素が減光化されないことがあるのでこれを防ぐためである。また、ゲート電極21にレーザ光が当たることでゲート電極の変形等が発生し、これによってゲート線12bを介したゲート信号の伝達不良が起こり、隣接画素の表示に影響が出ることがあるのでこれを防ぐためである。図6aに示される画素回路を有する有機EL表示装置において、半導体層20内であってゲート電極21と平面視で重なる領域にレーザを照射した場合、レーザがゲート電極21に照射されることになる。その結果、ゲート電極21と半導体層20が短絡することがある。こうなると、この短絡箇所を介してゲート電極21から有機EL素子17に電流供給され、輝点画素の減光化が行えなくなる。また、このレーザによりゲート電極21が損傷することがある。こうなると、ゲート線12bを介したゲート信号の伝達不良が起こり隣接画素の表示に影響が出ることがある。このため、本発明の減光化方法は、上記i及びiiを満たす領域、或いは上記i及びivを満たす領域にレーザ照射する。また、上記i及びiiを満たすが、ソース電極23、ドレイン電極24あるいは電源線等その他の配線層図8bでは不図示と平面視で重なる領域にレーザを照射した場合、以下の理由により、減光化の成功率が下がる。図6aに示される画素回路を有する有機EL表示装置において、半導体層20内であってソース電極23、ドレイン電極24あるいは電源線等その他の配線層図8bでは不図示と平面視で重なる領域にレーザを照射する。そうすると、レーザがソース電極23、ドレイン電極24あるいは電源線等その他の配線層に照射されることになる。その結果、これらの層と半導体層20とが短絡することがある。こうなるとレーザ照射した画素において、この短絡箇所を電流が流れ、有機EL素子17に電流供給され、輝点画素の減光化が行えなくなる。また、上記i及びivを満たすが、ソース電極23、ドレイン電極24あるいは電源線等その他の配線層と平面視で重なる領域にレーザを照射した場合も、同様の理由により減光化の成功率が下がる。このため、本実施形態における減光化方法は、より好ましくは、上記i、ii及びiiiを満たす領域、あるいは上記i、iv及びiiiを満たす領域にレーザ照射する。一方、プロセスばらつきによるTFTの形状ばらつき、特性ばらつき、照射するレーザのばらつきにより、TFTに含まれる半導体層の抵抗値を上昇させても、輝点画素が十分に減光化されないことがある。これを解決するためにレーザのエネルギーを上げることになるが、レーザのエネルギーを上げることで上述した半導体層とゲート電極層との短絡、ゲート配線層損傷の問題がより顕在化する。また、上述した半導体層と、ソース電極、ドレイン電極あるいは電源線等その他の配線層との短絡の問題がより顕在化する。以上から、上記i及びiiを満たす領域或いは上記i及びivを満たす領域、さらにより好ましくは、上記i、ii及びiiiを満たす領域或いは上記i、iv及びiiiを満たす領域にレーザを照射するのが望ましい。また本実施形態の有機EL表示装置では、半導体層20と立体交差するゲート電極21間に、半導体層20がゲート電極21と平面的に重ならない領域を有している。このため、本実施形態の減光化方法において、領域26dのみにレーザ照射を行う形態では、ソース電極23とゲート電極21との間又はドレイン電極24とゲート電極21との間には、半導体層20の電流流れ方向に対して平行な方向に離間間隔を設けなくてよい。これにより、レイアウトスペースの低減が可能となる。また本実施形態の有機EL表示装置では、発光期間制御用TFTが、複数のTFTが直列に接続され、かつこの複数のTFTのゲート電極が共通の電極からなる構成であることにより、さらに以下の効果を奏する。この効果について説明する。TFTの製造工程中での静電気や、ゲート電極端と活性層の結晶粒界とが一致した場合に結晶粒界での準位を介したキャリア輸送が起こること等によって、TFTのオフ時の抵抗値が小さくなることがある。実施形態3の有機EL表示装置では、発光期間制御用TFT16cのオフ時の抵抗値が小さくなった場合、駆動シークエンスの期間Dにおいて、大きな電流が流れ、輝点不良となる。本実施形態の有機EL表示装置では、発光期間制御用TFT16cが複数のTFTが直列に接続され、かつこの複数のTFTのゲート電極が共通である構成である。このため、その中の一つのTFTが上述のようにオフ時の抵抗値が小さくなった場合でも、もう一つのTFTが、正常に動作していれば、発光期間制御用TFTを構成する複数のTFTのオフ時におけるソース電極とドレイン電極間の抵抗の合成抵抗値は、所望の値を確保することができる。このように、本実施形態の有機EL表示装置では、輝点不良の発生確率を抑制することができる。このようにして、発光期間を制御する駆動における表示特性を向上することができる。尚、図2や図6に示した画素回路及び駆動シークエンスは、本発明の減光化方法を適用する対象の有機EL表示装置に含まれる画素回路及びその駆動シークエンスの具体例である。本発明の減光化方法の適用対象は、これらの画素回路を含みこれらの駆動シークエンスで駆動される有機EL表示装置に限定されるものではない。[有機EL表示装置]上記述べてきた本発明の有機EL表示装置の減光化方法を適用した有機EL表示装置では、輝点画素が減光化されたことにより、輝点不良が修復された表示特性を得ることができる。[実施例1]実施形態2の減光化方法の実施例を、以下に説明する。尚、本発明は、後述する実施例に限定されるものではなく、また本発明は、後述する実施例に用いた材料や素子構成、及び画素配列や画素ピッチによって限定されるものではない。本実施例では、図1における画素11の2次元状の配列を、480行×1920列とした。また、画素11の行方向の画素ピッチは94.5μm、列方向の画素ピッチは31.5μmとした。また、画素11は列方向に、画素11R不図示、11G不図示、11B不図示がこの順で繰り返し配置される構成とした。このような画素配列、画素ピッチにて、有機EL表示装置を作製した。本実施例では、まず、基板30上に公知のプロセスを用いて、半導体層20、ゲート絶縁膜31、ゲート電極21、層間絶縁膜32、ソース電極23、ドレイン電極24、配線33を順次形成した。具体的には、まずポリシリコンを所定の領域に成膜して半導体層20を形成した。このとき半導体層20の膜厚を40nmとした。次に、SiO2を成膜してゲート絶縁膜31を形成した。このときゲート絶縁膜31の膜厚を100nmとした。次に、MoWを所定の領域に成膜してゲート電極21を形成した。このときゲート電極の膜厚を150nmとした。次に、SiOを成膜して層間絶縁膜32を形成した。このとき層間絶縁膜32の膜厚を500nmとした。次に、Ti及びAlを、下層からTi膜厚:100nm/Al膜厚:300nm/Ti膜厚:100nmの順で順次成膜した後、所望のパターニングを行うことにより、ソース電極23、ドレイン電極24及び配線33を一括で形成した。次に、ソース電極23、ドレイン電極24、配線33の上にポリイミド樹脂を塗布した後、フォトリソグラフィー法を用いたパターニングを行うことにより、コンタクトホール35が所望の位置で設けられている絶縁膜34を形成した。尚、焼成後の絶縁膜34の膜厚は2μmであった。次に、絶縁膜34上に、スパッタリング法を用いてAgを成膜してAg膜を形成した。このときAg膜の膜厚を150nmとした。次に、フォトリソグラフィー法を用いてAg膜のパターニングを行うことで反射膜37を形成した。次に、酸化インジウム亜鉛を膜厚10nmで成膜し、フォトリソグラフィー法を用いてパターニングを行うことで第一電極17aを形成した。次に、コンタクトホール35を覆いつつ、絶縁膜34上に設けられる第一電極17a上に、開口部を有するように、バンク36を形成した。具体的には、ポリイミド樹脂を塗布した後、フォトリソグラフィー法を用いて所望のパターニングを行うことでバンク36を形成した。尚、焼成後のバンク36の膜厚が1.5μmであった。次に、バンク36上に、マスク蒸着法により、公知の材料からなる有機EL層17bを形成した。次に、有機EL層17bの上に、スパッタリング法を用いて表示領域10全域に渡って酸化インジウム亜鉛を成膜し、第二電極17cを形成した。ここで第二電極17cの膜厚は30nmであった。次に、第二電極17c上に、表示領域10全域に渡って保護膜38を形成した。保護膜38は、以下の3層構成とした。まず第二電極17c上に、プラズマCVD法を用いてSiNを膜厚1μmで成膜した。次に、SiN膜上に、スクリーン印刷法を用いて有機樹脂を膜厚10μmで成膜した。次に、有機樹脂上に、プラズマCVD法を用いてSiNを膜厚1μmで成膜した。以上の工程により有機EL表示装置を複数作製した。次に、作製した複数の有機EL表示装置を点灯させて表示検査を行い、輝点不良が発生した有機EL表示装置を抽出した。そして輝点不良が発生した複数の有機EL表示装置の中の輝点不良画素に対して本発明の減光化方法を適用した。本実施例では、駆動用TFT16bに対して、図3bの領域26bに、波長532nmのYAGレーザを用いて基板30下方からレーザ照射した。即ち、実施形態2にて説明した要件i、ii、iii及びivを満たす領域にレーザ照射した。レーザ照射後、再度有機EL表示装置を点灯させて表示検査を行ない、輝点画素の位置の発光状態を確認し、有機EL表示装置内の全ての輝点不良画素が減光化された有機EL表示装置を10個抽出した。これらの有機EL表示装置では、有機EL表示装置内に、減光化された輝点画素が1個~5個含まれていた。そして、これらの有機EL表示装置10個を5000時間放置し、その後に再度これらの有機EL表示装置を点灯させて表示検査を行なったところ、レーザ照射した画素の周囲の画素にダークスポットが発生した有機EL表示装置は、10個中0個であった。尚、ダークスポットとは、有機EL素子の発光輝度が所望の値よりも下がって表示される表示不良である。[比較例1]以下に、本発明の比較例を、図9を参照しながら具体的に説明する。図9は、本比較例の有機EL表示装置を示す断面模式図である。図9は、本比較例の有機EL表示装置の一部分である駆動用TFT16bを含む断面構造を示している。尚、図9の有機EL表示装置において、実施形態2にて示される有機EL表示装置に含まれている部材と同様の部材については、同じ符号を付している。本比較例の有機EL表示装置は、図9に示すように、駆動用TFT16bの半導体層20が設けられている平面領域と反射膜37とが、平面視で重なる領域がないことを除いては、実施例1の有機EL表示装置と同一の構成である。本比較例の有機EL表示装置を、実施例1と同一の方法で複数作製した。次に、実施例1と同様に、作製した複数の有機EL表示装置を点灯させて表示検査を行い、輝点不良が発生した有機EL表示装置を抽出した。そして輝点不良が発生した複数の有機EL表示装置の中の輝点不良画素に対して以下の形式でレーザを照射した。本比較例では、駆動用TFT16bに対して、図4bの領域26bに相当するが、反射膜37と平面視で重ならない領域に、波長532nmのYAGレーザを用いて基板30下方からレーザ照射した。即ち、上述した要件ii、iii及びivを満たすが、iを満たさない領域にレーザ照射した。レーザ照射後、再度有機EL表示装置を点灯させて表示検査を行ない、輝点画素の位置の発光状態を確認し、有機EL表示装置内の全ての輝点不良画素が減光化された有機EL表示装置を10個抽出した。これらの有機EL表示装置では、有機EL表示装置内に、減光化された輝点画素が1個~5個含まれていた。そして、これらの有機EL表示装置10個を5000時間放置し、その後に再度これらの有機EL表示装置を点灯させて表示検査を行なったところ、レーザ照射した画素の周囲の画素にダークスポットが発生した有機EL表示装置は、10個中6個であった。これらのダークスポットが発生した有機EL表示装置では、レーザ照射した領域において保護膜38に損傷があることが確認された。実施例1と比較例1を比較すると、実施例1では、有機EL表示装置において、駆動用TFT16bの半導体層20が設けられている平面領域が、反射膜37と平面視で重なる領域を有している。そして、この反射膜37と平面視で重なる領域に基板30下方からレーザ照射している。これにより、保護膜38まで到達するレーザ光を低減することができ、保護膜38の損傷による表示不良の発生確率を抑制することができた。"