"複数の光電変換部と、前記複数の光電変換部の相互間の素子分離を行う素子分離部と、前記素子分離部の界面で発生する暗電流成分がその発生領域を囲む領域へ拡散するのを阻止する拡散阻止部とを備える固体撮像装置。前記拡散阻止部は、前記素子分離部の少なくとも底面に沿って形成されている請求項1に記載の固体撮像装置。前記素子分離部の底面よりも深く形成され、前記素子分離部の前記光電変換部側の側壁を覆う、前記光電変換部の周囲の第1導電型のウエル領域よりも高い不純物濃度の第1導電型の第1の領域を有する請求項2に記載の固体撮像装置。前記拡散阻止部は、前記素子分離部の底面に沿って形成された第1導電型の第2の領域を有し、前記第2の領域の不純物濃度は前記ウエル領域の不純物濃度よりも低い請求項3に記載の固体撮像装置。前記第2の領域は、深さ方向の幅が5~50nmである請求項4に記載の固体撮像装置。前記第2の領域は、底面の深さが前記第1の領域の底面よりも深く形成されている請求項4に記載の固体撮像装置。前記素子分離部の前記光電変換部と反対側には、固定電位が与えられる素子領域が設けられている請求項1に記載の固体撮像装置。前記拡散阻止部によって拡散が阻止された暗電流成分は、固定電位が与えられることによって前記素子領域に発生する電界に引かれて前記素子領域に流れ込む請求項7に記載の固体撮像装置。前記拡散阻止部は、前記素子領域側の端部が前記素子領域に接するように、前記素子分離部の前記光電変換部と反対側の側壁に沿って形成されている請求項7に記載の固体撮像装置。前記素子領域は、画素トランジスタのソース/ドレイン領域であり、前記ソース/ドレイン領域には電源電位が与えられている請求項7に記載の固体撮像装置。前記素子分離部は、前記光電変換部と前記画素トランジスタとを分離する請求項10に記載の固体撮像装置。前記画素トランジスタは、前記光電変換部から電荷が転送される浮遊拡散領域をリセットするリセットトランジスタである請求項10に記載の固体撮像装置。前記画素トランジスタは、前記光電変換部から電荷が転送される浮遊拡散領域の電荷に応じた電圧を増幅する増幅トランジスタである請求項10に記載の固体撮像装置。前記拡散阻止部は、前記素子分離部の底面から所定の間隔だけ深さ方向に離間して底面に沿って形成された第1導電型の第3の領域を有し、前記第3の領域の不純物濃度は前記ウエル領域の不純物濃度よりも高い請求項3に記載の固体撮像装置。前記第1導電型の第3の領域は、底面が前記第1の領域の底面よりも浅くなるように形成されている請求項14に記載の固体撮像装置。前記第1導電型の第3の領域は、前記素子分離部の底面から深さ方向に5~10nm離間して設けられている請求項14に記載の固体撮像装置。複数の光電変換部と、前記複数の光電変換部の相互間の素子分離を行う素子分離部と、前記素子分離部の界面で発生する暗電流成分がその発生領域を囲む領域へ拡散するのを阻止する拡散阻止部と、前記素子分離部の底面よりも深く形成され、前記素子分離部の前記光電変換部側の側壁を覆う、前記光電変換部の周囲の第1導電型のウエル領域よりも高い不純物濃度の第1導電型の第1の領域と、前記ウエル領域の不純物濃度よりも低い不純物濃度で前記素子分離部の底面に沿って形成された第1導電型の第2の領域とを備える固体撮像装置の製造に当たって、前記素子分離部の形成前、もしくは、前記素子分離部の形成後に、前記光電変換部と前記素子分離部との間の領域に当該素子分離部の側壁領域を覆う第1導電型の不純物を打ち込み、次いで、第2導電型の不純物を、前記ウエル領域の導電型が反転しない程度のドーズ量で、かつ、射出飛程Rpが前記素子分離部と同じ深さになるエネルギーで、前記素子分離部を形成するマスクの開口領域で打ち込む固体撮像装置の製造方法。複数の光電変換部と、前記複数の光電変換部の相互間の素子分離を行う素子分離部と、前記素子分離部の界面で発生する暗電流成分がその発生領域を囲む領域へ拡散するのを阻止する拡散阻止部と、前記素子分離部の底面よりも深く形成され、前記素子分離部の前記光電変換部側の側壁を覆う、前記光電変換部の周囲の第1導電型のウエル領域よりも高い不純物濃度の第1導電型の第1の領域と、前記ウエル領域の不純物濃度よりも低い不純物濃度で前記素子分離部の底面に沿って形成される第1導電型の第2の領域とを備える固体撮像装置の製造に当たって、前記素子分離部の形成前に、当該素子分離部の形成領域に第2導電型の不純物を前記素子分離部の深さ付近に分布するように打ち込み、次いで、前記光電変換部と前記素子分離部との間の領域に当該素子分離部の側壁領域を覆う第1導電型の不純物を打ち込む固体撮像装置の製造方法。複数の光電変換部と、前記複数の光電変換部の相互間の素子分離を行う素子分離部と、前記素子分離部の界面で発生する暗電流成分がその発生領域を囲む領域へ拡散するのを阻止する拡散阻止部と、前記素子分離部の底面よりも深く形成され、前記素子分離部の前記光電変換部側の側壁を覆う、前記光電変換部の周囲の第1導電型のウエル領域よりも高い不純物濃度の第1導電型の第1の領域と、前記ウエル領域の不純物濃度よりも高い不純物濃度で前記素子分離部の底面から所定の間隔だけ深さ方向に離間して底面に沿って形成される第1導電型の第3の領域とを備える固体撮像装置の製造に当たって、前記素子分離部の形成前、もしくは、前記素子分離部の形成後に、前記光電変換部と前記素子分離部との間の領域に当該素子分離部の側壁領域を覆う第1導電型の不純物を打ち込み、次いで、第1導電型の不純物を、射出飛程Rpが前記素子分離部よりも深い深さになるエネルギーで、前記素子分離部を形成するマスクの開口領域で打ち込む固体撮像装置の製造方法。複数の光電変換部と、前記複数の光電変換部の相互間の素子分離を行う素子分離部と、前記素子分離部の界面で発生する暗電流成分がその発生領域を囲む領域へ拡散するのを阻止する拡散阻止部とを備える固体撮像装置を撮像部として有する電子機器。上述した特許文献1,2に記載の従来構造はいずれも、界面における暗電流成分の発生量を抑制するものである。しかしながら、暗電流成分の発生を抑えるにも限界があるために、暗電流成分の発生量はゼロにはならない。そして、発生した暗電流成分は、同じ濃度の領域、もくしは、よりP型の濃度が低い薄い領域に向かって拡散する。特許文献1,2に記載の従来構造の場合、発生した電子はその発生領域を囲むP型の領域中を拡散し、その一部はN型でプラスの電位を持つ光電変換部フォトダイオードに流れ込んでしまう。特許文献1に記載の従来構造1の場合の、素子分離部の界面で発生した電子の流れを図11に示し、特許文献2に記載の従来構造2の場合の、素子分離部の界面で発生した電子の流れを図12に示す。そこで、本開示は、素子分離部の界面で発生した暗電流成分が光電変換部に及ぼす悪影響をより確実に抑えることが可能な固体撮像装置、当該固体撮像装置の製造方法、及び、当該固体撮像装置を撮像部画像取込部として有する電子機器を提供することを目的とする。上記の目的を達成するために、本開示の固体撮像装置は、複数の光電変換部と、前記複数の光電変換部の相互間の素子分離を行う素子分離部と、前記素子分離部の界面で発生する暗電流成分がその発生領域を囲む領域へ拡散するのを阻止する拡散阻止部とを備える。本開示の固体撮像装置は、デジタルスチルカメラやビデオカメラ、携帯電話機等の撮像機能を有する携帯情報端末などの電子機器において、その撮像部画像取込部として用いることができる。複数の光電変換部の相互間を素子分離部によって素子分離して成る固体撮像装置において、素子分離部の界面で発生した暗電流成分は、拡散阻止部によって周囲の領域へ拡散するのを阻止される。このように、素子分離部の界面での暗電流成分の発生を抑えるのではなく、発生した暗電流成分の周囲の領域への拡散を阻止することで、暗電流成分の発生を抑える従来構造、即ち、暗電流成分の発生量がゼロにならない従来構造に比べて、光電変換部に及ぶ暗電流成分の影響を小さくすることができる。本開示によれば、素子分離部の界面で発生した暗電流成分の周囲の領域への拡散を阻止するようにしているため、暗電流成分が光電変換部に及ぼす悪影響をより確実に抑えることができる。以下、本開示の技術を実施するための形態以下、実施形態と記述するについて図面を用いて詳細に説明する。本開示は実施形態に限定されるものではなく、実施形態における種々の数値や材料は例示である。以下の説明において、同一要素又は同一機能を有する要素には同一符号を用いることとし、重複する説明は省略する。尚、説明は、以下の順序で行う。1.本開示の固体撮像装置、固体撮像装置の製造方法、及び、電子機器、全般に関する説明2.実施形態2-1.システム構成2-2.単位画素の回路構成2-3.素子分離部の界面で発生する暗電流成分2-4.実施例12-5.実施例22-6.実施例32-7.製造方法3.適用例4.電子機器5.本開示の構成<1.本開示の固体撮像装置、固体撮像装置の製造方法、及び、電子機器、全般に関する説明>本開示の固体撮像装置は、複数の光電変換部の相互間の素子分離を行う素子分離部を有する構成となっている。素子分離部は、光電変換部の領域と当該光電変換部以外の素子領域とを分離する側面を有する。素子分離部としては、周知のSTIやLOCOSなどを例示することができる。本開示の固体撮像装置における、光電変換部で光電変換された電荷の転送方式は問わない。すなわち、本開示の固体撮像装置は、CCDイメージセンサに代表される電荷転送型の固体撮像装置であってもよいし、CMOSイメージセンサに代表される増幅型の固体撮像装置であってもよい。素子分離部を有する固体撮像装置において、素子分離部の周辺は応力やエッチングダメージが蓄積し、欠陥が発生しやすく、暗電流成分の発生源となる。本開示の固体撮像装置は、素子分離部の界面で発生する暗電流成分がその発生領域を囲む領域へ拡散するのを阻止する拡散阻止部を備えることを特徴とする。拡散阻止部は、素子分離部の少なくとも底面の界面で発生する暗電流成分の周囲の領域への拡散を阻止するためには、素子分離部の少なくとも底面に沿って形成されるのが好ましい。拡散阻止部は、底面に沿って形成される他に、素子分離部の光電変換部側の側壁に沿って形成されていてもよい。これにより、光電変換部側の側壁の界面で発生する暗電流成分が光電変換部側の領域へ拡散するのを阻止することができる。素子分離部の光電変換部側の側壁に沿って拡散阻止部を形成するのに代えて、光電変換部の周囲の第1導電型のウエル領域よりも高い不純物濃度の第1導電型の第1の領域を設け、当該第1の領域によって光電変換部側の側壁を覆うようにする構成を採ることもできる。このとき、第1の領域は、素子分離部の底面よりも深く形成されていることとする。この第1の領域は、素子分離部の光電変換部側の側壁の界面での暗電流成分の発生を抑える作用を為す。素子分離部の光電変換部側の側壁側を第1の領域によって覆う構成を採るとき、拡散阻止部は、素子分離部の底面側に当該底面に沿って形成されることになる。この場合、拡散阻止部については、第1導電型の第2の領域が素子分離部の底面に沿って形成された構成とすることができる。このとき、第2の領域の不純物濃度は、第1導電型のウエル領域の不純物濃度よりも低く設定されることとする。また、第2の領域は、好ましくは、深さ方向の幅厚みが5~50nm程度であり、底面の深さが第1の領域の底面よりも深く形成されるのが望ましい。あるいは、拡散阻止部については、第1導電型の第3の領域が素子分離部の底面から所定の間隔だけ離間して当該底面に沿って形成された構成とすることができる。このとき、第3の領域の不純物濃度は、第1導電型のウエル領域の不純物濃度よりも高く設定されることとする。第3の領域は、好ましくは、底面が第1の領域の底面よりも浅くなるように形成され、また、素子分離部の底面から深さ方向に5~10nm離間して設けられるのが望ましい。素子分離部の光電変換部と反対側には、好ましくは、固定電位が与えられる素子領域が設けられていることとする。当該素子領域は、固定電位が与えられることによって電界を発生する。これにより、拡散阻止部によって周囲の領域への拡散が阻止された暗電流成分は、素子領域の電界に引かれて素子分離部の光電変換部と反対方向へ導かれ、素子領域へ流れ込む。このような観点からすると、拡散阻止部は、素子分離部の底面部で発生する暗電流成分を、素子領域で発生する電界の作用の下に、素子分離部の光電変換部と反対方向へ導く案内部としての側面を有する。すなわち、拡散阻止部によって拡散が阻止された暗電流成分は、固定電位が与えられることによって素子領域に発生する電界に引かれて素子領域に流れ込む。このとき、拡散阻止部の素子領域側の端部は、当該素子領域に接するように、素子分離部の光電変換部と反対側の側壁に沿って形成されることが望ましい。これにより、素子領域の電界に引かれて素子分離部の光電変換部と反対方向へ導かれる暗電流成分がより確実に素子領域へ流れ込めるようにすることができる。CMOSイメージセンサ等の増幅型の固体撮像装置にあっては、素子分離部の光電変換部と反対側に設けられる素子領域として、画素トランジスタが形成される領域を例示することができる。画素トランジスタのソース/ドレイン領域には、一般的に、電源電位が与えられる。従って、電源電位が与えられる画素トランジスタのソース/ドレイン領域が、素子分離部の光電変換部と反対側に設けられる素子領域となる。但し、画素トランジスタのソース/ドレイン領域に限られるものではなく、固定電位が与えられる素子領域であればよい。素子分離部の光電変換部と反対側に画素トランジスタが設けられる場合、素子分離部は、光電変換部の領域と当該光電変換部以外の素子領域である、画素トランジスタが形成される素子領域とを分離することになる。画素トランジスタとしては、例えば、光電変換部から電荷が転送される浮遊拡散領域をリセットするリセットトランジスタや、光電変換部から電荷が転送される浮遊拡散領域の電荷に応じた電圧を増幅して出力する増幅トランジスタを例示することができる。これらのトランジスタは、一般的に、Nチャネル型トランジスタから成る場合は、電源電位がドレイン領域に与えられ、Pチャネル型トランジスタからなる場合は、電源電位がソース領域に与えられることになる。第1導電型の第2の領域が素子分離部の底面に沿って形成されて成る拡散阻止部を有する固体撮像装置を製造するに当たっては、次のようにするのが好ましい。すなわち、素子分離部の形成前、もしくは、素子分離部の形成後に、光電変換部と素子分離部との間の領域に当該素子分離部の側壁領域を覆う第1導電型の不純物を打ち込むようにする。次いで、第2導電型の不純物を、ウエル領域の導電型が反転しない程度のドーズ量で、かつ、射出飛程Rpが素子分離部と同じ深さになるエネルギーで、素子分離部を形成するマスクの開口領域で打ち込むようにする。あるいは、素子分離部の形成前に、当該素子分離部の形成領域に第2導電型の不純物を素子分離部の深さ付近に分布するように打ち込むようにする。次いで、光電変換部と素子分離部との間の領域に当該素子分離部の側壁領域を覆う第1導電型の不純物を打ち込むようにする。また、第1導電型の第3の領域が素子分離部の底面から所定の間隔だけ離間して当該底面に沿って形成されて成る拡散阻止部を有する固体撮像装置を製造するに当たっては、次のようにするのが好ましい。すなわち、素子分離部の形成前、もしくは、素子分離部の形成後に、光電変換部と素子分離部との間の領域に当該素子分離部の側壁領域を覆う第1導電型の不純物を打ち込むようにする。次いで、第1導電型の不純物を、射出飛程Rpが素子分離部よりも深い深さになるエネルギーで、素子分離部を形成するマスクの開口領域で打ち込むようにする。<2.実施形態>実施形態の説明をする前に、先ず、本開示の技術が適用される固体撮像装置、例えば、増幅型固体撮像装置の一種であるCMOSイメージセンサの構成について説明する。[2-1.システム構成]図1は、CMOSイメージセンサのシステム構成の概略を示すシステム構成図である。ここで、CMOSイメージセンサとは、CMOSプロセスを応用して、または、部分的に使用して作製されたイメージセンサである。本適用例に係るCMOSイメージセンサ10は、半導体基板以下、チップと記述する場合もある11上に形成された画素アレイ部12と、当該画素アレイ部12と同じチップ11上に集積された周辺回路部とを有する構成となっている。本例では、周辺回路部として、例えば、行走査部13、カラム処理部14、列走査部15、及び、システム制御部16が設けられている。画素アレイ部12には、入射光の光量に応じた電荷量の光電荷を発生して内部に蓄積する光電変換部を有する単位画素以下、単に画素と記述する場合もあるが行列状に2次元配置されている。単位画素の具体的な回路構成については後述する。画素アレイ部12にはさらに、行列状の画素配列に対して画素行ごとに画素駆動線17が水平方向/行方向画素行の画素の配列方向に沿って配線され、画素列ごとに垂直信号線18が垂直方向/列方向画素列の画素の配列方向に沿って配線されている。画素駆動線17は、行走査部13から行単位で出力される、画素を駆動するための駆動信号を伝送する。図1では、画素駆動線17について1本の配線として示しているが、1本に限られるものではない。画素駆動線17の一端は、行走査部13の各行に対応した出力端に接続されている。行走査部13は、シフトレジスタやアドレスデコーダ等によって構成され、画素アレイ部12の各画素を、例えば行単位で駆動する画素駆動部である。この行走査部13はその具体的な構成については図示を省略するが、一般的に、読出し走査系と掃出し走査系の2つの走査系を有する構成となっている。読出し走査系は、単位画素から信号を読み出すために、画素アレイ部12の単位画素を行単位で順に選択走査する。単位画素から読み出される信号はアナログ信号である。掃出し走査系は、読出し走査系によって読出し走査が行われる読出し行に対して、その読出し走査よりもシャッタスピードの時間分だけ先行して掃出し走査を行う。この掃出し走査系による掃出し走査により、読出し行の単位画素の光電変換素子から不要な電荷が掃き出されることで、当該光電変換素子がリセットされる。そして、この掃出し走査系による不要電荷の掃き出しリセットにより、所謂、電子シャッタ動作が行われる。ここで、電子シャッタ動作とは、光電変換素子の光電荷を捨てて、新たに露光を開始する光電荷の蓄積を開始する動作のことを言う。読出し走査系による読出し動作によって読み出される信号は、その直前の読出し動作または電子シャッタ動作以降に入射した光量に対応するものである。そして、直前の読出し動作による読出しタイミングまたは電子シャッタ動作による掃出しタイミングから、今回の読出し動作による読出しタイミングまでの期間が、単位画素における光電荷の蓄積期間露光期間となる。行走査部13によって選択走査された画素行の各単位画素から出力される信号は、垂直信号線18の各々を通してカラム処理部14に供給される。カラム処理部14は、画素アレイ部12の画素列ごとに、選択行の各画素から垂直信号線18を通して出力される信号に対して所定の信号処理を施すとともに、信号処理後の画素信号を一時的に保持する。具体的には、カラム処理部14は、単位画素の信号を受けて当該信号に対して、例えばCDSに接続されており、受光した光入射光をその光量に応じた電荷量の光電荷ここでは、光電子に光電変換してその光電荷を蓄積する。フォトダイオード21のカソード電極は、転送トランジスタ22を介して増幅トランジスタ24のゲート電極と電気的に接続されている。増幅トランジスタ24のゲート電極と電気的に繋がったノード26をFDフローティングディフュージョン/浮遊拡散領域部と呼ぶ。転送トランジスタ22は、フォトダイオード21のカソード電極とFD部26との間に接続されている。転送トランジスタ22のゲート電極には、高レベル例えば、Vddレベルがアクティブ以下、Highアクティブと記述するの転送パルスφTRFが転送線171を介して与えられる。これにより、転送トランジスタ22は導通状態となり、フォトダイオード21で光電変換された光電荷をFD部26に転送する。リセットトランジスタ23は、ドレイン電極が画素電源Vddに、ソース電極がFD部26にそれぞれ接続されている。リセットトランジスタ23のゲート電極には、HighアクティブのリセットパルスφRSTがリセット線172を介して与えられる。これにより、リセットトランジスタ23は導通状態となり、FD部26の電荷を画素電源Vddに捨てることによって当該FD部26をリセットする。増幅トランジスタ24は、ゲート電極がFD部26に、ドレイン電極が画素電源Vddにそれぞれ接続されている。そして、増幅トランジスタ24は、リセットトランジスタ23によってリセットした後のFD部26の電位をリセット信号リセットレベルVresetとして出力する。増幅トランジスタ24はさらに、転送トランジスタ22によって信号電荷を転送した後のFD部26の電位を光蓄積信号信号レベルVsigとして出力する。選択トランジスタ25は、例えば、ドレイン電極が増幅トランジスタ24のソース電極に、ソース電極が垂直信号線18にそれぞれ接続されている。選択トランジスタ25のゲート電極には、Highアクティブの選択パルスφSELが選択線173を介して与えられる。これにより、選択トランジスタ25は導通状態となり、単位画素20を選択状態として増幅トランジスタ24から出力される信号を垂直信号線18に出力する。ここでは、選択トランジスタ25について、増幅トランジスタ24のソース電極と垂直信号線18との間に接続する回路構成としたが、画素電源Vddと増幅トランジスタ24のドレイン電極との間に接続する回路構成を採ることも可能である。また、単位画素20としては、上記構成の4つのトランジスタからなる画素構成のものに限られるものではない。例えば、増幅トランジスタ24と選択トランジスタ25とを兼用した3つのトランジスタからなる画素構成のものなどであっても良く、その画素回路の構成は問わない。[2-3.素子分離部の界面で発生する暗電流成分]上述した本適用例に係るCMOSイメージセンサ10などの固体撮像装置では、行列状に配置された単位画素20の相互間に素子分離部素子分離絶縁膜を形成することによって単位画素20間、即ち、フォトダイオード21間の素子分離が図られている。素子分離部としては、STIやLOCOSなどが知られている。前にも述べたように、特に素子分離部の周辺は応力やエッチングダメージが蓄積し欠陥が発生しやすく、暗電流成分の発生源となる。そして、暗電流成分は、画質を左右する要因の一つとなる。この素子分離部の界面で発生する暗電流成分のフォトダイオード21への影響を低減するために、本実施形態では、素子分離部の少なくとも底面に沿って形成された拡散阻止部によって、素子分離部の界面で発生する暗電流成分が周囲の領域に拡散するのを阻止することを特徴としている。以下に、素子分離部の界面で発生する暗電流成分が周囲の領域へ拡散するのを阻止する拡散阻止部の具体的な実施例について説明する。[2-4.実施例1]図3は、実施例1に係る単位画素の要部の画素構造を示す断面図である。ここでは、半導体の導電型について、第1導電型をP型、第2導電型をN型とする場合を例に挙げて説明するが、その逆、即ち、第1導電型がN型、第2導電型がP型であってもよいことは勿論である。後述する実施例においても同様とする。図3に示すように、実施例1に係る画素構造30Aは、シリコン基板などの半導体基板図示せず上に形成されたP型ウエル領域31を有するウエル構造を採用した構成となっている。P型ウエル領域31の不純物濃度は、例えば、3~5×1017cm3程度である。光電変換部であるフォトダイオード21は、P型ウエル領域31と、当該ウエル領域31の上に形成されたN型半導体領域32とによるPN接合型フォトダイオードから成る。このフォトダイオード21において、N型半導体領域32は、光電変換して得られる信号電荷ここでは、電子を蓄積する信号電荷蓄積領域となる。フォトダイオード21は、N型半導体領域32と基板表面との界面に、P型半導体領域P層33を形成して成る、所謂、HADセンサ構造を採っている。P型半導体領域33は、センサ表面から発生する正孔を蓄積し、当該正孔に起因する暗電流を低減する作用を為す。フォトダイオード21の各々は、素子分離部34によって、フォトダイオード21相互間画素相互間の素子分離が図られている。素子分離部34としては、例えば、絶縁膜から成る周知のLOCOS構造やSTI構造などを用いることができる。素子分離部34のフォトダイオード21と反対側には、画素トランジスタ35が形成されている。画素トランジスタ35は、基板表層部に形成されたN型のソース領域35s及びドレイン領域35dと、これら領域35s,35d間のチャネルの上方に配されたゲート電極35gとから構成されている。画素トランジスタ35において、ドレイン領域35dは素子分離部34に隣接して形成されている。また、ドレイン領域35dにはプラスの電位固定電位が与えられる。画素トランジスタ35としては、例えば図2に示す画素回路の場合には、ドレイン電極領域に正側の電源電位Vddが与えられるリセットトランジスタ23または増幅トランジスタ24が用いられることになる。素子分離部34のフォトダイオード21側の側壁は、P型の第1の領域36によって覆われている。P型の第1の領域36は、フォトダイオード21を囲むP型ウエル領域31の不純物濃度Pよりも高い濃い不純物濃度P、例えば、1~5×1018cm3程度の濃度で、素子分離部34の底面よりも深く形成される。素子分離部34の底面側には、当該底面に沿ってP型の第2の領域37Aが形成されている。第2の領域37Aは、P型ウエル領域31の不純物濃度Pよりも低い薄い不純物濃度Pで、その深さ方向の幅厚みが例えば5nm~50nm程度になるように形成されている。また、第2の領域37Aは、底面の深さが第1の領域36の底面の深さよりも浅くなるように形成されている。上記構成の実施例1に係る画素構造30Aにおいて、素子分離部34の周辺は応力やエッチングダメージが蓄積し、欠陥が発生しやすく、暗電流成分の発生源となる。P型の第1の領域36は、素子分離部34のフォトダイオード21側の側壁の界面での暗電流成分の発生を抑える作用を為す。因みに、先述した特許文献1,2に記載の従来構造の場合、素子分離部34の酸化膜界面の底面部で発生した暗電流成分は、図11及び図12に示すように、同一の濃度の領域図3のP型ウエル領域31に相当中を拡散し、一部がフォトダイオード21に流れ込んでしまう。これに対し、実施例1に係る画素構造30Aでは、素子分離部34の底面側にP型の第2の領域37Aが拡散阻止部38として設けられた構成となっている。これにより、素子分離部34の酸化膜界面の底面部で発生した暗電流成分は、第2の領域37Aから当該領域37Aよりも高い不純物濃度のP型ウエル領域31に拡散することはない。すなわち、拡散阻止部38の作用によって、素子分離部34の底面部で発生した暗電流成分の周囲の領域への拡散が阻止される。また、素子分離部34のフォトダイオード21と反対側には、画素トランジスタ35が設けられており、例えばドレイン領域35dにはプラスの電位が与えられている。プラスの電位が与えられることで、ドレイン領域35dは電界を発生する。これにより、素子分離部34の底面部で発生した暗電流成分は、画素トランジスタ35のドレイン領域35dの電界に引かれて、図3に矢印で示すように、第2の領域37A中を通ってフォトダイオード21と反対方向に導かれる。そして、暗電流成分は最終的に、P型ウエル領域31に拡散することなく、第2の領域37Aの画素トランジスタ35側の端部からドレイン領域35dに流れ込む。すなわち、第2の領域37Aによる暗電流成分の周囲の領域への拡散阻止と、画素トランジスタ35のドレイン領域35dの電界の作用とにより、素子分離部34の主に底面の界面で発生する暗電流成分は、フォトダイオード21に流れ込むことはなく、画素トランジスタ35のドレイン領域35dに排出されることになる。[2-5.実施例2]図4は、実施例2に係る単位画素の要部の画素構造を示す断面図である。実施例2に係る画素構造30Bは、素子分離部34の主に底面部で発生する暗電流成分が周囲の領域に拡散するのを阻止する拡散阻止部38の構造の点で実施例1に係る画素構造30Aと異なっている。具体的には、拡散阻止部38を構成する第2の領域37Bは、実施例1の第2の領域37Aと同様に、素子分離部34の底面に沿って形成された上で、素子分離部34のフォトダイオード21と反対側の側壁に沿って立ち上がり、画素トランジスタ35のドレイン領域35dと接するように形成されている。上述したように、拡散阻止部38の素子領域側の端部が画素トランジスタ35のドレイン領域35dと接するように形成されていることで、素子分離部34の底面部で発生した暗電流成分が、画素トランジスタ35のドレイン領域35dへより確実に流れ込めるようになる。従って、素子分離部34の主に底面部で発生する暗電流成分の周囲の領域への拡散を阻止する拡散阻止部38を用いた構造による暗電流成分のフォトダイオード21への影響の低減効果は、実施例1に係る画素構造30Aに比べて高くなる。実施例2の構造における、フォトダイオード21に流れ込む電流量のシミュレーション結果を図5に示す。図5には、図11に示した特許文献1に記載の従来構造1、図12に示した特許文献2に記載の従来構造2、及び、図4に示した実施例2の構造の各々について、フォトダイオード21に流れ込む電流量の変化についてのシミュレーション結果を示している。図5において、横軸をフォトダイオード21の電圧、縦軸をフォトダイオード21に流れ込む電流量でプロットしている。図5のシミュレーション結果から、実施例2の構造を採ることにより、従来構造1,2に比べてフォトダイオード21に流れ込む電流量が減少していることがわかる。また、図4に示した実施例2の構造について、P型の第2の領域37Bの深さ方向の幅厚みが5nmの場合、10nmの場合、及び、20nmの場合について、同様のシミュレーションを実行した場合の結果を図6に示す。図6のシミュレーション結果から、P型の第2の領域37Bの深さ方向の幅が広いほど暗電流成分のフォトダイオード21への影響を低減できることがわかる。[2-6.実施例3]図7は、実施例3に係る単位画素の要部の画素構造を示す断面図である。実施例3に係る画素構造30Cは、素子分離部34の主に底面部で発生する暗電流成分が周囲の領域に拡散するのを阻止する拡散阻止部38の構造の点で実施例1,2に係る画素構造30A,30Bと異なっている。具体的には、素子分離部34の底面から深さ方向に所定の間隔、例えば、5~10nm程度離間して当該底面に沿ってP型の第3の領域39が形成されている。第3の領域39は、底面が第1の領域26の底面よりも浅くなるように形成されている。このP型の第3の領域39は、P型ウエル領域31の不純物濃度Pよりも高い不純物濃度Pで形成されることによって拡散阻止部38を構成している。素子分離部34の底面と第3の領域39との間の領域は、P型ウエル領域31と同じ不純物濃度、即ち、第3の領域39よりも低い不純物濃度となっている。このように、P型ウエル領域31よりも高い不純物濃度で、素子分離部34の底面から深さ方向に離間して形成されたP型の第3の領域39から成る拡散阻止部38を有する実施例3に係る画素構造30Cにあっても、実施例1,2に係る画素構造30A,30Bと同様の作用、効果を得ることができる。すなわち、素子分離部34の主に底面で発生した暗電流成分は、底面と第3の領域39との間の領域から当該領域よりも高い不純物濃度のP型の第3の領域39に拡散することはない。すなわち、第3の領域39から成る拡散阻止部38の作用によって、素子分離部34の底面部で発生した暗電流成分の周囲の領域、即ち、P型ウエル領域31への拡散が阻止される。ウエル領域31への拡散が阻止された暗電流成分は、実施例1の場合と同様にして、画素トランジスタ35のドレイン領域35dの電界に引かれて、図7に矢印で示すように、素子分離部34の底面と第3の領域39との間の領域中を通ってフォトダイオード21と反対方向に導かれる。そして、暗電流成分は最終的に、P型ウエル領域31に拡散することなく、素子分離部34の底面と第3の領域39との間の領域の画素トランジスタ35側の端部からドレイン領域35dに流れ込む。[2-7.製造方法]次に、実施例1,2,3に係る画素構造30A,30B,30Cの製造方法について説明する。全ての実施例において、半導体基板上にP型ウエル領域31と、素子分離部素子分離絶縁領域34を形成する。半導体基板には、例えばシリコン基板を用いる。素子分離部34は、例えば絶縁膜からなるLOCOS構造やSTI構造で形成する。実施例1,2に係る画素構造の第1例先ず、実施例1,2に係る画素構造30A,30Bの製造方法の第1例の製造工程について図8を用いて説明する。図8aに示すように、素子分離部34の形成前、もしくは、素子分離部34の形成後に、素子分離部34とフォトダイオード21の形成領域との間の領域に、素子分離部34のフォトダイオード側21の側壁を覆うP型の第1の領域36を形成する。その際、P型の第1の領域36の深さが素子分離部34の底面よりもより深くなるように、マスク41を用いてP型不純物を打ち込むことによって、素子分離部34のフォトダイオード21側の側壁にP型の第1の領域36を形成する。このようなP型の第1の領域36を形成するためには、例えば、素子分離部34の厚さが200~300nm程度の場合であれば、ボロンを打ち込みエネルギー40-80keV程度で、かつ、ドーズ量1×1013~1×1014cm2程度で打ち込むようにするとよい。次いで、図8bに示すように、素子分離部34の形成後にN型の不純物を、P型ウエル領域31の導電型が反転しない程度のドーズ量で、かつ、その射出飛程Rpが素子分離部34の深さとほぼ同じになるようなエネルギーで、素子分離部34とほぼ同じ領域のマスク42の開口領域で打ち込む。これにより、素子分離部34の底部に、P型ウエル領域31よりも不純物濃度が低いP型の第2の領域3737A,37Bを形成する。このようなP型の第2の領域37を形成するためには、例えば、素子分離部34の厚さが200~300nm程度の場合であれば、リンを打ち込みエネルギー150~250keV程度で、かつ、ドーズ量5×1011~5×1012cm2程度で打ち込むようにするとよい。もしくは、ヒ素を打ち込みエネルギー350~550keV程度、ドーズ量5×1011~5×1012cm2程度で打ち込むようにするとよい。実施例1,2に係る画素構造の第2例次に、実施例1,2に係る画素構造30A,30Bの製造方法の第2例の製造工程について図9を用いて説明する。図9aに示すように、例えば、素子分離部34がSTI構造の場合であれば、シリコンエッチング後、STI酸化膜形成前に、P型の第2の領域3737A,37Bを形成する。具体的には、シリコンエッチングに用いたハードマスク43を用いて素子分離部34を形成する領域の底面の界面付近にN型不純物を浅く打ち込むことによってP型の第2の領域37を形成する。素子分離部34がLOCOS構造の場合であれば、LOCOS酸化前にLOCOS形成領域を開口したマスクでN型不純物を打ち込むことによってP型の第2の領域37を形成する。このようなP型の第2の領域37を形成するためには、例えば、素子分離部34の厚さが200~300nm程度の場合であれば、リンを打ち込みエネルギー5~20keV程度で、かつ、ドーズ量5×1011~5×1012cm2程度で打ち込むようにするとよい。もしくは、ヒ素を打ち込みエネルギー1から10keV程度で、かつ、ドーズ量5×1011~5×1012cm2程度で打ち込むようにするとよい。次いで、図9bに示すように、STI酸化膜形成前、もしくは、STI酸化膜形成後、素子分離部34とフォトダイオード21の形成領域との間の領域に素子分離部34の側壁を覆うP型の第1の領域36を形成する。その際、第1の領域36の深さが素子分離部34の底面よりも深くなるように、マスク44を用いてP型不純物を打ち込むことによって、素子分離部34のフォトダイオード21側の側壁にP型の第1の領域36を形成する。このようなP型の第1の領域36を形成するためには、例えば、素子分離部34の厚さが200~300nm程度の場合であれば、ボロンを打ち込みエネルギー40~80keV程度で、かつ、ドーズ量1×1013~1×1014cm2程度で打ち込むようにするとよい。実施例3に係る画素構造最後に、実施例3に係る画素構造30Cの製造方法の製造工程について図10を用いて説明する。図10aに示すように、素子分離部34の形成前、もしくは、素子分離部34の形成後に、素子分離部34とフォトダイオード21の形成領域との間の領域に、素子分離部34のフォトダイオード側21の側壁を覆うP型の第1の領域36を形成する。その際、P型の第1の領域36の深さが、素子分離部34の底面よりも深くなるように、マスク45を用いてP型不純物を打ち込むことによってP型の第1の領域36を形成する。このようなP型の第1の領域36を形成するためには、例えば、素子分離部34の厚さが200~300nm程度の場合であれば、ボロンを打ち込みエネルギー40~80keV程度で、かつ、ドーズ量1×1013~1×1014cm2程度で打ち込むようにするとよい。次いで、図10bに示すように、P型の不純物を、その射出飛程Rpが素子分離部34の深さよりも深く、かつ、P型の第1の領域36よりも浅くなるエネルギーで、素子分離部34とほぼ同じ領域のマスク46の開口領域で打ち込む。これにより、素子分離部34よりも深い領域に、P型ウエル領域31よりも高い不純物濃度のP型の第3の領域39を形成することができる。このようなP型の第3の領域39を形成するためには、例えば、素子分離部34の厚さが200~300nm程度の場合であれば、ボロンを打ち込みエネルギー70~150keV程度で、かつ、ドーズ量1×1012~1×1014cm2程度で打ち込むようにするとよい。<3.適用例>上記実施形態では、可視光の光量に応じた信号電荷を物理量として検知する単位画素が行列状に2次元配列されてなるCMOSイメージセンサに適用した場合を例に挙げて説明したが、これに限られるものではない。すなわち、本開示の技術は、素子分離部によって複数の光電変換部の相互間の素子分離を行う構成を採る固体撮像装置全般に対して適用可能である。また、本開示の技術は、可視光の入射光量の分布を検知して画像として撮像する固体撮像装置への適用に限らず、赤外線やX線、あるいは、粒子等の入射量の分布を画像として撮像する固体撮像装置に適用可能である。さらに、広義の意味として、圧力や静電容量など、他の物理量の分布を検知して画像として撮像する指紋検出センサ等の物理量分布検知装置を固体撮像装置とする場合もある。尚、固体撮像装置はワンチップとして形成された形態であってもよいし、撮像部と、信号処理部または光学系とがまとめてパッケージングされた撮像機能を有するモジュール状の形態であってもよい。<4.電子機器>本開示は、固体撮像装置への適用に限られるものではなく、デジタルスチルカメラやビデオカメラ等の撮像装置や、携帯電話機などの撮像機能を有する携帯端末装置や、画像読取部に固体撮像装置を用いる複写機など、画像取込部光電変換部に固体撮像装置を用いる電子機器全般に対して適用可能である。なお、電子機器に搭載される上記モジュール状の形態、即ちカメラモジュールを撮像装置とする場合もある。[撮像装置]図13は、本開示の電子機器の一例である撮像装置の構成例を示すブロック図である。図13に示すように、本開示の撮像装置100は、レンズ群101等を含む光学系、撮像素子102、カメラ信号処理部であるDSP回路103、フレームメモリ104、表示装置105、記録装置106、操作系107、及び、電源系108等を有している。そして、DSP回路103、フレームメモリ104、表示装置105、記録装置106、操作系107、及び、電源系108がバスライン109を介して相互に接続された構成となっている。レンズ群101は、被写体からの入射光像光を取り込んで撮像素子102の撮像面上に結像する。撮像素子102は、レンズ群101によって撮像面上に結像された入射光の光量を画素単位で電気信号に変換して画素信号として出力する。表示装置105は、液晶表示装置や有機EL表示装置等のパネル型表示装置からなり、撮像素子102で撮像された動画または静止画を表示する。記録装置106は、撮像素子102で撮像された動画または静止画を、ビデオテープやDVD等の記録媒体に記録する。操作系107は、ユーザによる操作の下に、本撮像装置が持つ様々な機能について操作指令を発する。電源系108は、DSP回路103、フレームメモリ104、表示装置105、記録装置106、及び、操作系107の動作電源となる各種の電源を、これら供給対象に対して適宜供給する。このような撮像装置100は、ビデオカメラやデジタルスチルカメラ、更には、携帯電話機等のモバイル機器向けカメラモジュールに適用される。そして、この撮像装置100において、撮像素子102として先述した実施形態に係るCMOSイメージセンサを用いることができる。<5.本開示の構成>尚、本開示は以下のような構成を採ることができる。1複数の光電変換部と、前記複数の光電変換部の相互間の素子分離を行う素子分離部と、前記素子分離部の界面で発生する暗電流成分がその発生領域を囲む領域へ拡散するのを阻止する拡散阻止部とを備える固体撮像装置。2前記拡散阻止部は、前記素子分離部の少なくとも底面に沿って形成されている前記1に記載の固体撮像装置。3前記素子分離部の底面よりも深く形成され、前記素子分離部の前記光電変換部側の側壁を覆う、前記光電変換部の周囲の第1導電型のウエル領域よりも高い不純物濃度の第1導電型の第1の領域を有する前記2に記載の固体撮像装置。4前記拡散阻止部は、前記素子分離部の底面に沿って形成された第1導電型の第2の領域を有し、前記第2の領域の不純物濃度は前記ウエル領域の不純物濃度よりも低い前記3に記載の固体撮像装置。5前記第2の領域は、深さ方向の幅が5~50nmである前記4に記載の固体撮像装置。6前記第2の領域は、底面の深さが前記第1の領域の底面よりも深く形成されている前記4または前記5に記載の固体撮像装置。7前記素子分離部の前記光電変換部と反対側には、固定電位が与えられる素子領域が設けられている前記1から前記6のいずれかに記載の固体撮像装置。8前記拡散阻止部によって拡散が阻止された暗電流成分は、固定電位が与えられることによって前記素子領域に発生する電界に引かれて前記素子領域に流れ込む前記7に記載の固体撮像装置。9前記拡散阻止部は、前記素子領域側の端部が前記素子領域に接するように、前記素子分離部の前記光電変換部と反対側の側壁に沿って形成されている前記7または前記8に記載の固体撮像装置。10前記素子領域は、画素トランジスタのソース/ドレイン領域であり、前記ソース/ドレイン領域には電源電位が与えられている前記7から前記9のいずれかに記載の固体撮像装置。11前記素子分離部は、前記光電変換部と前記画素トランジスタとを分離する前記10に記載の固体撮像装置。12前記画素トランジスタは、前記光電変換部から電荷が転送される浮遊拡散領域をリセットするリセットトランジスタである前記10に記載の固体撮像装置。13前記画素トランジスタは、前記光電変換部から電荷が転送される浮遊拡散領域の電荷に応じた電圧を増幅する増幅トランジスタである前記10に記載の固体撮像装置。14前記拡散阻止部は、前記素子分離部の底面から所定の間隔だけ深さ方向に離間して底面に沿って形成された第1導電型の第3の領域を有し、前記第3の領域の不純物濃度は前記ウエル領域の不純物濃度よりも高い前記3に記載の固体撮像装置。15前記第1導電型の第3の領域は、底面が前記第1の領域の底面よりも浅くなるように形成されている前記14に記載の固体撮像装置。16前記第1導電型の第3の領域は、前記素子分離部の底面から深さ方向に5~10nm離間して設けられている前記14または前記15に記載の固体撮像装置。17複数の光電変換部と、前記複数の光電変換部の相互間の素子分離を行う素子分離部と、前記素子分離部の界面で発生する暗電流成分がその発生領域を囲む領域へ拡散するのを阻止する拡散阻止部と、前記素子分離部の底面よりも深く形成され、前記素子分離部の前記光電変換部側の側壁を覆う、前記光電変換部の周囲の第1導電型のウエル領域よりも高い不純物濃度の第1導電型の第1の領域と、前記ウエル領域の不純物濃度よりも低い不純物濃度で前記素子分離部の底面に沿って形成された第1導電型の第2の領域とを備える固体撮像装置の製造に当たって、前記素子分離部の形成前、もしくは、前記素子分離部の形成後に、前記光電変換部と前記素子分離部との間の領域に当該素子分離部の側壁領域を覆う第1導電型の不純物を打ち込み、次いで、第2導電型の不純物を、前記ウエル領域の導電型が反転しない程度のドーズ量で、かつ、射出飛程Rpが前記素子分離部と同じ深さになるエネルギーで、前記素子分離部を形成するマスクの開口領域で打ち込む固体撮像装置の製造方法。18複数の光電変換部と、前記複数の光電変換部の相互間の素子分離を行う素子分離部と、前記素子分離部の界面で発生する暗電流成分がその発生領域を囲む領域へ拡散するのを阻止する拡散阻止部と、前記素子分離部の底面よりも深く形成され、前記素子分離部の前記光電変換部側の側壁を覆う、前記光電変換部の周囲の第1導電型のウエル領域よりも高い不純物濃度の第1導電型の第1の領域と、前記ウエル領域の不純物濃度よりも低い不純物濃度で前記素子分離部の底面に沿って形成される第1導電型の第2の領域とを備える固体撮像装置の製造に当たって、前記素子分離部の形成前に、当該素子分離部の形成領域に第2導電型の不純物を前記素子分離部の深さ付近に分布するように打ち込み、次いで、前記光電変換部と前記素子分離部との間の領域に当該素子分離部の側壁領域を覆う第1導電型の不純物を打ち込む固体撮像装置の製造方法。19複数の光電変換部と、前記複数の光電変換部の相互間の素子分離を行う素子分離部と、前記素子分離部の界面で発生する暗電流成分がその発生領域を囲む領域へ拡散するのを阻止する拡散阻止部と、前記素子分離部の底面よりも深く形成され、前記素子分離部の前記光電変換部側の側壁を覆う、前記光電変換部の周囲の第1導電型のウエル領域よりも高い不純物濃度の第1導電型の第1の領域と、前記ウエル領域の不純物濃度よりも高い不純物濃度で前記素子分離部の底面から所定の間隔だけ深さ方向に離間して底面に沿って形成される第1導電型の第3の領域とを備える固体撮像装置の製造に当たって、前記素子分離部の形成前、もしくは、前記素子分離部の形成後に、前記光電変換部と前記素子分離部との間の領域に当該素子分離部の側壁領域を覆う第1導電型の不純物を打ち込み、次いで、第1導電型の不純物を、射出飛程Rpが前記素子分離部よりも深い深さになるエネルギーで、前記素子分離部を形成するマスクの開口領域で打ち込む固体撮像装置の製造方法。20複数の光電変換部と、前記複数の光電変換部の相互間の素子分離を行う素子分離部と、前記素子分離部の界面で発生する暗電流成分がその発生領域を囲む領域へ拡散するのを阻止する拡散阻止部とを備える固体撮像装置を撮像部として有する電子機器。"