P型トランジスタにより形成されるP型差動対を備える第1差動増幅部と、N型トランジスタにより形成されるN型差動対を備える第2差動増幅部と、P型トランジスタにより形成される第1カレントミラー回路と、N型トランジスタにより形成される第2カレントミラー回路とを備え、前記第1差動増幅部および前記第2差動増幅部の出力に接続される中間段と、前記中間段の出力を電力増幅する出力段とを具備し、前記第1差動増幅部は、前記P型差動対のソースと正側電源電圧との間に、並列に接続される第1電流源と第1容量とを備え、前記第2差動増幅部は、前記N型差動対のソースと負側電源電圧との間に、並列に接続される第2電流源と第2容量とを備える演算増幅回路。前記P型差動対のソースと前記第1容量との間に挿入される第1スイッチと、前記N型差動対のソースと前記第2容量との間に挿入される第2スイッチとをさらに備え、前記第1スイッチと前記第2スイッチとは、前記第1差動増幅部および前記第2差動増幅部に入力される入力差動信号に同期して交互に回路を開閉する請求項1に記載の演算増幅回路。前記第1スイッチと前記第2スイッチとは、前記入力差動信号の切り替え変化の所定時間前に回路の開閉を切り換える請求項2に記載の演算増幅回路。前記中間段は、浮遊電流源を備え、前記第1差動増幅部および前記第2差動増幅部から出力される出力電流信号を電圧信号に変換して前記出力段に出力するRail-to-Railフォールデッドカスコード型増幅回路を形成する請求項1から請求項3のいずれかに記載の演算増幅回路。前記第1容量は複数の第1分割容量に分割され、前記第2容量は複数の第2分割容量に分割され、前記P型差動対のソースと前記複数の第1分割容量のそれぞれとの間に挿入される複数の第1分割スイッチと、前記N型差動対のソースと前記複数の第2分割容量のそれぞれとの間に挿入される複数の第2分割スイッチと、前記複数の第1分割スイッチおよび前記複数の第2分割スイッチの開閉を制御する設定回路とをさらに備え、前記設定回路は、前記複数の第1分割スイッチおよび前記複数の第2分割スイッチのうちの指定される指定第1分割スイッチおよび指定第2分割スイッチを前記入力差動信号に同期して交互に開閉する請求項2または請求項3に記載の演算増幅回路。前記設定回路は、前記指定第1分割スイッチおよび指定第2分割スイッチを記憶する記憶素子を備え、前記記憶素子の設定状態に基づいて、前記指定第1分割スイッチおよび指定第2分割スイッチを前記入力差動信号の切り替え変化の所定時間前に回路の開閉を切り換え、前記複数の第1分割スイッチおよび前記複数の第2分割スイッチのうちの他のスイッチを開放する請求項5に記載の演算増幅回路。前記複数の第1分割容量の容量値はそれぞれ異なり、前記複数の第2分割容量の容量値はそれぞれ異なる請求項5または請求項6に記載の演算増幅回路。P型差動対を形成する第1および第2P型トランジスタと、前記第1および第2P型トランジスタの共通接続されるソースと正側電源電圧との間に接続される第1定電流源と、直列に接続される第1スイッチおよび第1容量と、前記第1スイッチおよび第1容量は前記第1定電流源と並列に接続され、N型差動対を形成する第1および第2N型トランジスタと、前記第1P型トランジスタのゲートと前記第1N型トランジスタのゲートは反転入力ノードに接続され、前記第2P型トランジスタのゲートと前記第2N型トランジスタのゲートは非反転入力ノードに接続され、前記第1および第2N型トランジスタの共通接続されるソースと負側電源電圧との間に接続される第2定電流源と、直列に接続される第2スイッチおよび第2容量と、前記第2スイッチおよび第2容量は前記第2定電流源と並列に接続され、前記N型差動対から出力される出力電流信号を電圧信号に変換するカスコード構成の第1カレントミラー回路と、前記P型差動対から出力される出力電流信号を電圧信号に変換するカスコード構成の第2カレントミラー回路と、前記第1カレントミラー回路と前記第2カレントミラー回路との間に接続され、浮遊電流源として電流を供給する第3および第4定電流源と、正側電源電圧と負側電源電圧との間に直列に接続される出力P型トランジスタおよび出力N型トランジスタと、前記出力P型トランジスタと前記出力N型トランジスタとの接続ノードを出力ノードとして、前記出力ノードと前記第1カレントミラー回路との間に挿入される第1位相補償容量と、前記出力ノードと前記第2カレントミラー回路との間に挿入される第2位相補償容量とを備える出力部とを具備する演算増幅回路。請求項1から請求項8のいずれかに記載の演算増幅回路をボルテージフォロワ接続するバッファ回路と、入力信号に基づいて階調電圧を生成して前記バッファ回路に出力する階調電圧生成回路とを具備する液晶ドライバ回路。請求項2、請求項3、請求項5乃至請求項8のいずれかに記載の演算増幅回路と、前記第1スイッチおよび前記第2スイッチに回路の開閉を指示する制御信号を生成して前記演算増幅回路に供給する制御回路とを具備する液晶表示装置。本発明は、安定に動作しつつスルーレートを向上させる演算増幅回路、液晶パネル駆動装置を提供する。以下に、[発明を実施するための形態]で使用される番号符号を用いて、課題を解決するための手段を説明する。これらの番号符号は、[特許請求の範囲]の記載と[発明を実施するための形態]との対応関係を明らかにするために付加されたものである。ただし、それらの番号符号を、[特許請求の範囲]に記載されている発明の技術的範囲の解釈に用いてはならない。本発明の観点では、演算増幅回路300は、第1差動増幅部311と、第2差動増幅部312と、中間段320と、出力段330とを具備する。第1差動増幅部311は、P型トランジスタP1/P2により形成されるP型差動対を備える。第2差動増幅部312は、N型トランジスタN1/N2により形成されるN型差動対を備える。中間段320は、P型トランジスタP3~P6により形成される第1カレントミラー回路と、N型トランジスタN3~N6により形成される第2カレントミラー回路とを備え、第1差動増幅部311および第2差動増幅部312の出力に接続される。出力段330は、中間段320の出力を電力増幅する。第1差動増幅部311は、P型差動対P1/P2のソースと正側電源電圧VDDとの間に、並列に接続される第1電流源I1と第1容量C1とを備える。第1差動増幅部311は、P型差動対P1/P2のソースと第1容量C1との間に挿入される第1スイッチSW1をさらに備える。第2差動増幅部312は、N型差動対N1/N2のソースと負側電源電圧VSSとの間に、並列に接続される第2電流源I2と第2容量C2とを備える。第2差動増幅部312は、N型差動対N1/N2のソースと第2容量C2との間に挿入される第2スイッチSW2をさらに備える。第1スイッチSW1と第2スイッチSW2とは、第1差動増幅部311および第2差動増幅部312に入力される入力差動信号に同期して交互に回路を開閉する。本発明の他の観点では、液晶ドライバ回路は、上記演算増幅回路300をボルテージフォロワ接続するバッファ回路と、入力信号に基づいて階調電圧を生成する階調電圧生成回路110とを具備する。本発明によれば、安定に動作しつつスルーレートを向上させる演算増幅回路、液晶パネル駆動装置を提供することができる。図面を参照して本発明を実施するための形態を説明する。図1は、本発明の実施の形態に係る液晶表示装置の概略構成を示す図である。液晶表示装置は、ソース駆動回路ソースドライバ100と、ゲート駆動回路ゲートドライバ200と、表示パネル400と、制御回路500とを備える。制御回路500は、外部から入力される信号に基づいて、ソース駆動回路100、ゲート駆動回路200の動作タイミングを制御する。表示パネル400は、マトリクス状に配置されるTFTThinFilmTransistor412および液晶容量414を備える。ソース駆動回路100は、表示パネル400の各TFT412に接続されるデータ線180を駆動する。ゲート駆動回路200は、表示パネル400の各TFT412に接続される走査線280を駆動する。ソース駆動回路100は、階調電圧生成回路110と、DA変換回路DAC105と、演算増幅回路300を含むバッファ回路とを備える。DA変換回路105は、階調電圧生成回路110によって生成される階調電圧に基づいてDA変換する。DA変換された信号は、バッファ回路ボルテージフォロワ接続された演算増幅回路300により電力増幅され、データ線180に供給される。演算増幅回路300は、図2に示されるように、差動段310、中間段320、出力段330を備える、Rail-to-Railフォールデッドカスコード型差動増幅回路である。差動段310は、P型トランジスタを含む差動増幅部311とN型トランジスタを含む差動増幅部312とを備える。差動増幅部311は、差動対を形成するP型トランジスタP1、P2と、定電流源I1と、容量C1と、スイッチSW1とを備える。P型トランジスタP1、P2の共通接続されるソースノードAと、正側電源電圧VDDとの間に、直列接続される容量C1およびスイッチSW1と、定電流源I1とが並列に接続される。差動増幅部312は、差動対を形成するN型トランジスタN1、N2と、定電流源I2と、容量C2と、スイッチSW2とを備える。N型トランジスタN1、N2の共通接続されるソースノードBと、負側電源電圧VSSとの間に、直列接続される容量C2およびスイッチSW2と、定電流源I2とが並列に接続される。P型トランジスタP1のゲートとN型トランジスタN1のゲートとは、反転入力ノードINNに接続される。P型トランジスタP2のゲートとN型トランジスタN2のゲートとは、非反転入力ノードINPに接続される。スイッチSW1およびSW2は、制御回路500から出力される制御信号に応答して回路を開閉する。中間段320は、P型トランジスタP3~P6を含むカレントミラー回路と、N型トランジスタN3~N6を含むカレントミラー回路と、定電流源I3、I4とを備える。P型トランジスタP3~P6は、カレントミラー回路を形成する。正側電源電圧VDDと定電流源I3との間にP型トランジスタP5、P3が直列に接続され、正側電源電圧VDDと定電流源I4との間にP型トランジスタP6、P4が直列に接続される。P型トランジスタP3のゲートとP型トランジスタP4のゲートとが接続され、バイアス電圧BP2が印加される。P型トランジスタP5のゲートとP型トランジスタP6のゲートが、P型トランジスタP3のドレインと定電流源I3との接続ノードDに接続される。P型トランジスタP4のドレインと定電流源I4との接続ノードFは、出力トランジスタP8のゲートに接続される。P型トランジスタP5のドレインとP型トランジスタP3のソースとの接続ノードに、差動増幅部312のN型トランジスタN1のドレインが接続される。P型トランジスタP6のドレインとP型トランジスタP4のソースとの接続ノードに、差動増幅部312のN型トランジスタN2のドレインが接続される。N型トランジスタN3~N6は、カレントミラー回路を形成する。負側電源電圧VSSと定電流源I3との間にN型トランジスタN5、N3が直列に接続され、負側電源電圧VSSと定電流源I4との間にN型トランジスタN6、N4が直列に接続される。N型トランジスタN3のゲートとN型トランジスタN4のゲートとが接続され、バイアス電圧BN2が印加される。N型トランジスタN5のゲートとN型トランジスタN6のゲートとが、N型トランジスタN3のドレインと定電流源I3との接続ノードCに接続される。N型トランジスタN4のドレインと定電流源I4との接続ノードEは、出力トランジスタN8のゲートに接続される。N型トランジスタN5のドレインとN型トランジスタN3のソースとの接続ノードに、差動増幅部311のP型トランジスタP1のドレインが接続される。N型トランジスタN6のドレインとN型トランジスタN4のソースとの接続ノードに、差動増幅部311のP型トランジスタP2のドレインが接続される。定電流源I3は、ノードDとノードCとの間に浮遊電流源として設けられる。定電流源I4は、ノードFとノードEとの間に浮遊電流源として設けられる。出力段330は、出力トランジスタP8、N8と、位相補償容量C3、C4とを備える。出力トランジスタP8、N8は、正側電源電圧VDDと負側電源電圧VSSとの間に直列に接続される。出力トランジスタP8のドレインと出力トランジスタN8のドレインとの接続ノードが出力ノードVOUTとなる。位相補償容量C3は、P型トランジスタP6のドレインとP型トランジスタP4のソースとの接続ノードと、出力ノードVOUTとの間に接続される。位相補償容量C4は、N型トランジスタN6のドレインとN型トランジスタN4のソースとの接続ノードと、出力ノードVOUTとの間に接続される。さらに図3を参照して、本実施の形態に係る演算増幅回路300の動作を説明する。出力ノードVOUTは、反転入力ノードINNに接続される。すなわち、演算増幅回路300はボルテージフォロワ接続されているとして説明する。また、入力電圧は、図3aに示されるように、演算増幅回路300の非反転入力ノードINPに、時刻TaにおいてVSS近傍から立ち上がる信号が印加される条件で説明する。このとき、差動増幅部312は、オフ状態からオン状態に移行する。P型トランジスタを備える差動増幅部311は、これとは逆に非反転入力ノードINPに印加される信号の電圧が高くなるにしたがってオン状態からオフ状態に移行する。非反転入力ノードINPに印加される信号が立ち上がる時刻Taより時間t1前の時刻Tbにおいて、制御回路500は、差動増幅部312のスイッチSW2が回路を閉成するように、制御信号を出力する図3c。スイッチSW2が回路を閉成すると、ノードBは、さらに容量C2を介して負側電源電圧VSSに接続される。すなわち、N型トランジスタN1、N2の共通接続されるソースノードBは、並列に接続される定電流源I2と容量C2とを介して負側電源電圧VSSに接続されることになる。このとき、非反転入力ノードINPに印加される信号はまだ低い電圧であるから、差動増幅部312はオフ状態であり、ノードBは負側電源電圧VSS近傍の電圧になっている。したがって、容量C2に充電されている電荷は、ノードBから定電流源I2を介して放電される。時間t1は、容量C1、C2を放電する期間である。時間t1が短すぎると、放電が不十分となって本発明の効果が不十分となる。長すぎると、信号波形に影響が表れて表示装置の駆動回路に適用された場合には、画質の劣化を招くこともある。放電するために必要最小限の時間であることが好ましい。その後、時刻Taにおいて、非反転入力ノードINPの電圧が上昇すると、差動増幅部312が動作し始め、位相補償容量C3に充電されている電荷は、容量C2に流れ込む。したがって、差動増幅部312のノードBを流れる電流は、定電流源I2を流れる電流より多く流れることになる。スルーレート=SRは、位相補償容量C3の容量値をC、差動増幅部312のノードBを流れる電流をIとすると、SR=I/Cにより求められる。したがって、スイッチSW2が回路を閉成してノードBを流れる電流Iが増加するとスルーレートが向上する図3d。非反転入力ノードINPに印加される信号がVDD近傍からVSS近傍へ立ち下がるときは、P型トランジスタとN型トランジスタの動作が入れ替わる。すなわち、差動増幅部312がオン状態からオフ状態に移行し、差動増幅部311がオフ状態からオン状態に移行する。非反転入力ノードINPに印加される信号が立ち下がる時刻Tdより時間t1前の時刻Teにおいて、制御回路500は、差動増幅部311のスイッチSW1が回路を閉成するように、制御信号を出力する図3b。スイッチSW1が回路を閉成すると、ノードAは、さらに容量C1を介して正側電源電圧VDDに接続される。すなわち、P型トランジスタP1、P2の共通接続されるソースノードAは、並列接続される定電流源I1と容量C1とを介して正側電源電圧VDDに接続されることになる。このとき、非反転入力ノードINPに印加される信号はまだ高い電圧であるから、差動増幅部311はオフ状態であり、ノードAは正側電源電圧VDD近傍の電圧になっている。したがって、容量C1に充電されている電荷は、ノードAから定電流源I1を介して放電される。その後、時刻Tdにおいて、非反転入力ノードINPの電圧が下降すると、差動増幅部311が動作し始め、位相補償容量C4に充電されている電荷は、容量C1に流れ込む。したがって、差動増幅部311のノードAを流れる電流は、定電流源I1を流れる電流より多く流れる。したがって、スイッチSW1が回路を閉成してノードAを流れる電流Iが増加するとスルーレートSR=I/Cが向上する図3d。このように、位相補償容量C3、C4を固定して動作させるため、演算増幅回路300は安定した状態で動作し、スルーレートを向上することができる。一般的に、増幅回路は、位相補償容量の容量値が大きいと安定して動作する。しかし、スルーレートSRは、SR=I/Cにより求められるように、位相補償容量の容量値Cの増加に伴って低下する。本発明では、差動段310に含まれる定電流源I1、I2と並列に容量C1、C2およびスイッチSW1、SW2が設けられる。制御回路500によってスイッチSW1、SW2の開閉を制御して過渡的に電流を増加させ、スルーレートが改善される。そのため、演算増幅回路300は安定して動作しつつスルーレートを向上させることができる。図4に示されるように、容量C1および容量C2は、それぞれ複数の容量に分割して制御することができる。ここでは、例えば、容量C1は、容量C1a、C1bに分割され、それぞれスイッチSW1a、SW1bが直列に接続される。また、容量C2は、容量C2a、C2bに分割され、それぞれスイッチSW2a、SW2bが直列に接続される。したがって、容量C1の容量値は、容量C1a、C1bの合成容量値として表すことができ、容量C2の容量値は、容量C2a、C2bの合成容量値として表すことができる。すなわち、スイッチSW1a、SW1b、SW2a、SW2bの開閉を制御することにより、容量C1およびC2の容量値を変えることができる。容量C1およびC2の容量値によって、スルーレートを変えることができるため、仕様に適するスルーレートに調整することが可能になる。設定回路350は、これら複数の容量C1a、C1b、C2a、C2bのうちのどの容量を使用するか、すなわち、スイッチSW1a、SW1b、SW2a、SW2bのうちの開閉するスイッチと、開放しておくスイッチとを指定する情報を保持する。この情報は、データを書き込まれたレジスタによって保持されてもよいし、ヒューズ等によって半固定的に保持されてもよい。フラッシュメモリ等の不揮発性メモリを用いて、製品出荷前にデータを書き込んでもよいし、装置に組み込むときに設定してもよい。レジスタ等の揮発性メモリであれば、動作開始の直前にデータを書き込むことも可能である。このような演算増幅回路を多用する表示装置の駆動回路の場合、多いときには1000個程度の演算増幅回路を搭載している。そのため、各演算増幅回路のスルーレートはばらつき、ばらつきを調整することができる。また、駆動回路が実装される位置により信号波形が鈍る場合もある。実装される位置によってスルーレートを変えて出力信号の波形のばらつきを少なくすることも可能になる。以上、実施の形態を参照して本願発明を説明したが、本願発明は上記実施の形態に限定されるものではない。本願発明の構成や詳細には、本願発明のスコープ内で当業者が理解し得る様々な変更をすることができる。