"表示部と、保持容量と、映像信号と対応する駆動電圧を保持容量に書き込む書込トランジスタと、保持容量に書き込まれた駆動電圧に基づいて表示部を駆動する駆動トランジスタ、とを備え、消光開始時における駆動トランジスタの逆バイアス状態を抑制可能に構成されている画素回路。表示部の消光前の一定期間から消光後の一定期間までの間、駆動トランジスタの特性が低下するように制御可能に構成されている請求項1に記載の画素回路。駆動トランジスタへの電源供給を停止して表示部を消光させる前に、駆動トランジスタの特性が低下するように制御可能に構成されている請求項1に記載の画素回路。表示部の発光開始に連動して、駆動トランジスタの特性を元に戻す請求項2に記載の画素回路。表示部が安定に表示を開始してから駆動トランジスタの特性を元に戻す請求項4に記載の画素回路。表示部が配列された画素部を備え、表示部ごとに、駆動トランジスタの特性を制御する請求項1に記載の画素回路。画素部は、表示部が2次元マトリクス状に配列されている請求項6に記載の画素回路。前段の駆動トランジスタへの電源供給を制御するパルス信号が前段の駆動トランジスタへの電源供給を停止して表示部を消光するときに自段の駆動トランジスタの特性を低下させる請求項7に記載の画素回路。次段の駆動トランジスタへの電源供給を制御するパルス信号が次段の駆動トランジスタへの電源供給を開始するときに自段の駆動トランジスタの特性を元に戻す請求項8に記載の画素回路。前段の駆動トランジスタへの電源供給を制御するパルス信号に基づき、自段の駆動トランジスタの特性を制御する信号を生成するトランジスタ特性制御部を有する請求項7に記載の画素回路。トランジスタ特性制御部は、前段の駆動トランジスタへの電源供給を制御するパルス信号と次段の駆動トランジスタへの電源供給を制御するパルス信号とに基づき、自段の駆動トランジスタの特性を制御する信号を生成する請求項10に記載の画素回路。駆動トランジスタは、閾値電圧を制御し得る特性制御端を有し、特性制御端は、少なくとも段ごとに分離されている請求項7に記載の画素回路。駆動トランジスタは、閾値電圧を制御し得る特性制御端を有し、閾値電圧を制御するための制御信号を特性制御端に供給する請求項1に記載の画素回路。駆動トランジスタは、金属酸化膜型の電界効果トランジスタである請求項12に記載の画素回路。駆動トランジスタは、バックゲート型の薄膜トランジスタである請求項12に記載の画素回路。駆動トランジスタが電流を流している状態にあるときには、駆動トランジスタの特性を低下させる処理を中止する請求項1に記載の画素回路。書込トランジスタをオン状態として映像信号と対応する駆動電圧を保持容量に書き込みつつ駆動トランジスタを介して保持容量に電流を供給する処理と連動して、駆動トランジスタの特性を制御可能に構成されている請求項1に記載の画素回路。表示部、保持容量、映像信号と対応する駆動電圧を保持容量に書き込む書込トランジスタ、及び、保持容量に書き込まれた駆動電圧に基づいて表示部を駆動する駆動トランジスタ、を具備する表示素子が配列されており、更に、消光開始時における駆動トランジスタの逆バイアス状態が抑制されるように、駆動トランジスタの特性を制御する特性制御部を備えた表示装置。表示部、保持容量、映像信号と対応する駆動電圧を保持容量に書き込む書込トランジスタ、及び、保持容量に書き込まれた駆動電圧に基づいて表示部を駆動する駆動トランジスタ、を具備する表示素子が配列されており、更に、書込トランジスタに供給される映像信号を生成する信号生成部と、消光開始時における駆動トランジスタの逆バイアス状態が抑制されるように、駆動トランジスタの特性を制御する特性制御部、とを備えた電子機器。表示部を駆動する駆動トランジスタを備えた画素回路を駆動する方法であって、消光開始時に、駆動トランジスタの逆バイアス状態が抑制されるように、駆動トランジスタの特性を制御する画素回路の駆動方法。しかしながら、映像信号レベルが大きい場合つまり高輝度を得ようとした場合、実際には、入力した映像信号レベルに対応する輝度が得られない輝度不足現象が発生することが分かった。したがって本開示の目的は、入力した映像信号レベルに対応する輝度をより確実に得ることのできる技術を提供することにある。本開示の第1の態様に係る画素回路は、表示部と、保持容量と、映像信号と対応する駆動電圧を保持容量に書き込む書込トランジスタと、保持容量に書き込まれた駆動電圧に基づいて表示部を駆動する駆動トランジスタとを備え、消光開始時における駆動トランジスタの逆バイアス状態を抑制可能に構成されている。本開示の第1の態様に係る画素回路の従属項に記載された各画素回路は、本開示の第1の態様に係る画素回路のさらなる有利な具体例を規定する。本開示の第2の態様に係る表示装置は、表示部、保持容量、映像信号と対応する駆動電圧を保持容量に書き込む書込トランジスタ、及び、保持容量に書き込まれた駆動電圧に基づいて表示部を駆動する駆動トランジスタを具備する表示素子が配列されており、更に、消光開始時における駆動トランジスタの逆バイアス状態が抑制されるように、駆動トランジスタの特性を制御する特性制御部を備える。第2の態様に係る表示装置は、第1の態様に係る画素回路の従属項に記載された各技術手法が同様に適用可能であり、それが適用された構成は、第2の態様に係る表示装置のさらなる有利な具体例を規定する。本開示の第3の態様に係る電子機器は、表示部、保持容量、映像信号と対応する駆動電圧を保持容量に書き込む書込トランジスタ、及び、保持容量に書き込まれた駆動電圧に基づいて表示部を駆動する駆動トランジスタを具備する表示素子が配列されており、更に、書込トランジスタに供給される映像信号を生成する信号生成部と、消光開始時における駆動トランジスタの逆バイアス状態が抑制されるように、駆動トランジスタの特性を制御する特性制御部とを備える。第3の態様に係る電子機器は、第1の態様に係る画素回路の従属項に記載された各技術手法が同様に適用可能であり、それが適用された構成は、第3の態様に係る電子機器のさらなる有利な具体例を規定する。本開示の第4の態様に係る画素回路の駆動方法は、表示部を駆動する駆動トランジスタを備えた画素回路を駆動する方法であって、消光開始時に、駆動トランジスタの逆バイアス状態が抑制されるように、駆動トランジスタの特性を制御する。第4の態様に係る画素回路の駆動方法は、第1の態様に係る画素回路の従属項に記載された各技術手法が同様に適用可能であり、それが適用された構成は、第4の態様に係る画素回路の駆動方法のさらなる有利な具体例を規定する。要するに、本明細書で開示する技術では、消光動作に連動して消光前後の一定期間、駆動トランジスタの特性を制御することで、駆動トランジスタの逆バイアス状態が抑制されるようにする。駆動トランジスタの特性を制御するので、駆動トランジスタの駆動能力を調整することができる。供給される映像信号レベルが同じであっても、駆動トランジスタの特性が制御されることで、結果として、実際に入力した映像信号レベルに対応する輝度が得られるようにすることができる。例えば、バックゲート効果のある電界効果トランジスタを駆動トランジスタに使用すると、映像信号レベルが大きい場合つまり高輝度を得ようとした場合、実際には、入力した映像信号レベルに対応する輝度が得られない輝度不足現象が発生することが分かった。前記の技術を利用すれば、バックゲート効果のある電界効果トランジスタを駆動トランジスタに使用する場合でも、消光開始時の駆動トランジスタの逆バイアス状態を回避しつつ、入力した映像信号レベルに対応する輝度をより確実に得ることができる。第1の態様に係る画素回路、第2の態様に係る表示装置、第3の態様に係る電子機器、第4の態様に係る画素回路の駆動方法によれば、駆動トランジスタの信頼性を確保しつつ、入力した映像信号レベルに対応する輝度をより確実に得ることができる。以下、図面を参照して、本明細書で開示する技術の実施形態について詳細に説明する。各機能要素について形態別に区別する際にはアルファベット或いはnnは数字或いはこれらの組合せの参照子を付して記載し、特に区別しないで説明する際にはこの参照子を割愛して記載する。図面においても同様である。説明は以下の順序で行なう。1.全体概要2.表示装置の概要3.発光素子4.駆動方法:基本5.具体的な適用例:駆動トランジスタのバックゲートを制御実施例1:消光前に能力低下、発光時は戻す、途中は不問実施例2:消光前に能力低下させ発光まで維持し、発光時に戻す前段及び次段の電源駆動パルスを利用して制御実施例3:消光前に能力低下、発光時は戻す、途中は閾値補正時のみ戻す前段及び次段の電源駆動パルスと自段書込駆動パルスを利用して制御実施例4:電子機器への適用事例<全体概要>本実施形態の構成において、画素回路、表示装置、或いは、電子機器は、表示部と、保持容量と、映像信号と対応する駆動電圧を保持容量に書き込む書込トランジスタと、保持容量に書き込まれた駆動電圧に基づいて表示部を駆動する駆動トランジスタとを備える。そして、画素回路、表示装置、電子機器、及び、画素回路或いは表示装置の駆動方法にあっては、消光開始時に、駆動トランジスタの逆バイアス状態が抑制されるように、駆動トランジスタの特性を制御する。駆動トランジスタの特性を制御するに当たっては、消光時には駆動トランジスタの特性が低下するように制御する。ここで、駆動トランジスタの特性が低下とは、電極端間の電位関係が同じ場合の電流量を減少させると云う意味であり、一例としては、閾値電圧の増大や移動度の低下等がこれに該当するが、これらに限定されるものでもない。例えば、駆動トランジスタの閾値電圧を大きくし、発光時には元に戻すとよい。元の状態つまり発光時の閾値電圧を緩和することで、より高い信号電圧が必要になることを防ぐことができる。本実施形態の画素回路、表示装置、電子機器、及び、画素回路或いは表示装置の駆動方法にあっては、駆動トランジスタによる表示部への駆動を停止する消光動作と連動して、消光時における駆動トランジスタの逆バイアス状態を抑制可能に構成されているし、駆動トランジスタの特性を制御可能に構成されている。消光動作と連動して駆動トランジスタの特性を制御することで、供給される映像信号レベルが同じであっても、駆動トランジスタの表示部に対する駆動能力を調整することができる。これによって、駆動トランジスタの信頼性を確保しつつ、入力した映像信号レベルに対応する輝度をより確実に得ることができる。バックゲート効果のある電界効果トランジスタを駆動トランジスタに使用する場合でも、駆動トランジスタの信頼性を確保しつつ、供給された映像信号レベルに対応する輝度をより確実に得ることができる。本実施形態の構成においては、好ましくは、表示部の消光前の一定期間から消光後の一定期間までの間、駆動トランジスタの特性が低下するように制御するのがよい。つまり、消光前後の一定期間に駆動トランジスタの特性を低下させるのが現実的な対応である。画素回路の構成としては、駆動トランジスタの主電極端の内の電源側をハイレベルの電源電圧とローレベルの電源電圧と云うようにパルス駆動する場合があり、この場合は、このパルス駆動と消光動作とが連動する。そして、バックゲート効果のある電界効果トランジスタを駆動トランジスタに使用した場合の逆バイアス現象は、駆動トランジスタへの電源供給の動作つまり消光動作と連動して起こる点を勘案すると、電源供給の動作つまり消光動作と連動して、駆動トランジスタの特性を制御するのがよい。特に、逆バイアス現象をより確実に発生させないと云う点においては、駆動トランジスタへの電源供給を停止して表示部を消光させるのと同時ではなく消光させるよりも前に、駆動トランジスタの特性が低下するように制御するのが好適である。本実施形態の構成においては、好ましくは、表示部の発光開始に連動して、駆動トランジスタの特性を元に戻すのがよい。表示部の発光開始に連動してとは、発光開始と同時であることには限定されない。例えば、表示部の表示開始と同時に、駆動トランジスタの閾値電圧が小さくなるように、その特性を元に戻してもよく、換言すると、書込トランジスタが非導通状態になるのと同時に駆動トランジスタの閾値電圧を小さくしてもよい。或いは又、表示部が安定に表示を開始してから駆動トランジスタの特性を元に戻してもよい。デバイス構成としては、画素回路表示部が1つでもよいし、表示部がライン状或いは2次元マトリクス状に配列された画素部を備えるものでもよい。画素部を備える構成の場合、好ましくは、特性制御部は、表示部ごとに、駆動トランジスタの特性を制御するのがよい。表示部が2次元マトリクス状に配列された画素部を備える構成の場合、特性制御部は、走査処理により、表示素子ごとに、駆動トランジスタの特性を制御する構成をとることができる。因みに表示素子ごとに制御する場合は駆動トランジスタのウエルは、個々に分離しておくのがよい。線順次で発光制御を行なう場合であれば、行或いは列ごとにウエル電位トランジスタ特性制御信号の分離を行なえばよく、駆動トランジスタのウエルは、表示素子ごとの分離を排除しないが、少なくとも行或いは列ごとに分離しておけばよい。表示部が2次元マトリクス状に配列された画素部を備える構成の場合、次のような構成をとることができる。先ず、動作の観点では、前段の駆動トランジスタへの電源供給を制御するパルス信号が前段の駆動トランジスタへの電源供給を停止して表示部を消光するときに自段の駆動トランジスタの特性を低下させることができる。この場合は、駆動トランジスタへの電源供給を停止して表示部を消光させるよりも前に、駆動トランジスタの特性が低下するように制御するとになる。又、次段の駆動トランジスタへの電源供給を制御するパルス信号が次段の駆動トランジスタへの電源供給を開始するときに自段の駆動トランジスタの特性を元に戻すことができる。この場合、自段の表示部が安定に表示を開始してから駆動トランジスタの特性を元に戻すことになる。回路構成の観点では、前段の駆動トランジスタへの電源供給を制御するパルス信号に基づき、自段の駆動トランジスタの特性を制御する信号を生成するトランジスタ特性制御部を備えることができる。好ましくは、トランジスタ特性制御部は、前段の駆動トランジスタへの電源供給を制御するパルス信号と次段の駆動トランジスタへの電源供給を制御するパルス信号とに基づき、自段の駆動トランジスタの特性を制御する信号を生成するとよい。尚、前段、自段、次段と云うように行ごとにパルス信号を使用したり、自段用の制御パルスを生成したりするので、駆動トランジスタが閾値電圧を制御し得る特性制御端を有するものである場合には、特性制御端は少なくとも段ごとに分離されているのがよい。好ましくは、駆動トランジスタとしては、閾値電圧を制御し得る特性制御端を有しているトランジスタを使用するのがよい。この場合、閾値電圧を制御するための制御信号を特性制御端に供給する。閾値電圧を制御し得る特性制御端を有しているトランジスタとしては、例えば、バックゲート型の薄膜トランジスタやMOSFET金属酸化膜型の電界効果トランジスタを使用するのが好適であり、特に、MOSFETを使用するとよい。本実施形態の構成においては、好ましくは、駆動トランジスタが電流を流している状態にあるときには、駆動トランジスタの特性を低下させる処理を中止するとよい。例えば、駆動トランジスタの閾値電圧の補正処理の期間には、駆動トランジスタの閾値電圧を増大させる処理を中止する。閾値補正が終わったら、再度、駆動トランジスタの特性を低下させるとよい。この場合、例えば、映像信号と対応する駆動電圧を保持容量に書き込みつつ駆動トランジスタを介して保持容量に電流を供給する処理換言すると、駆動トランジスタの閾値電圧の補正処理の終了に連動して、駆動トランジスタの閾値電圧を大きくするとよい。例えば、閾値電圧の補正処理の終了と同時に駆動トランジスタの閾値電圧を大きくするとよく、換言すると、書込トランジスタが非導通状態になるのと同時に駆動トランジスタの閾値電圧を大きくするとよい。或いは、閾値電圧の補正処理の終了よりも前に駆動トランジスタの閾値電圧を大きくしてもよく、換言すると、書込トランジスタが非導通状態になるよりも前に駆動トランジスタの閾値電圧を大きくしてもよい。或いは又、好ましくは、駆動電圧の保持容量への書込みに連動して駆動トランジスタの閾値電圧を小さくするとよい。例えば、駆動電圧の保持容量への書込み開始と同時に駆動トランジスタの閾値電圧を小さくするとよく、換言すると、書込トランジスタが導通状態になるのと同時に、駆動トランジスタの閾値電圧を小さくするとよい。本実施形態の構成において、発光時には駆動トランジスタの特性を元に戻す処理は、表示部の発光開始に連動してである限り、様々な態様をとることができ、例えば、発光よりも前に駆動トランジスタの特性を元に戻しておいてもよい。例えば、書込トランジスタをオン状態として映像信号と対応する駆動電圧を保持容量に書き込みつつ駆動トランジスタを介して保持容量に電流を供給する処理と連動して、駆動トランジスタの特性を制御可能な構成をとることができる。書込トランジスタをオン状態として映像信号と対応する駆動電圧を保持容量に書き込みつつ駆動トランジスタを介して保持容量に電流を供給する処理は、駆動トランジスタの移動度補正処理に利用可能である。この場合に、当該処理と連動して、駆動トランジスタの閾値電圧を小さくすることができる。つまり、駆動トランジスタの移動度補正処理の開始に連動して、駆動トランジスタの閾値電圧を小さくすることができる。例えば、駆動トランジスタの移動度補正処理の開始と同時に駆動トランジスタの閾値電圧を小さくすることができ、換言すると、書込トランジスタが導通状態になるのと同時に駆動トランジスタの閾値電圧を小さくすることができる。或いは逆に、表示部の発光前の一定期間、駆動トランジスタの特性が低下するように制御することもできる。例えば、書込トランジスタをオン状態として映像信号と対応する駆動電圧を保持容量に書き込みつつ駆動トランジスタを介して保持容量に電流を供給する処理駆動トランジスタの移動度補正処理と対応した一定期間、駆動トランジスタの特性が低下するように制御することもできる。例えば、駆動トランジスタの移動度補正処理の開始と同時に駆動トランジスタの閾値電圧を小さくするとよく、換言すると、書込トランジスタが導通状態になるのと同時に駆動トランジスタの閾値電圧を小さくするとよい。或いは、表示部の表示開始に連動して駆動トランジスタの閾値電圧を小さくしてもよい。例えば、表示部の表示開始と同時に、駆動トランジスタの閾値電圧を小さくするとよく、換言すると、書込トランジスタが非導通状態になるのと同時に駆動トランジスタの閾値電圧を小さくするとよい。或いは又、駆動電圧の保持容量への書込みに連動して駆動トランジスタの閾値電圧を小さくすることもできる。例えば、駆動電圧の保持容量への書込み開始と同時に駆動トランジスタの閾値電圧を小さくすることができる、換言すると、書込トランジスタが導通状態になるのと同時に駆動トランジスタの閾値電圧を小さくすることができる。消光開始時における駆動トランジスタの逆バイアス状態が抑制されるように駆動トランジスタの特性を制御する特性制御部を画素回路内或いは画素部外に設けることができる。表示部としては、例えば、有機エレクトロルミネッセンス発光部、無機エレクトロルミネッセンス発光部、LED発光部、半導体レーザー発光部等の自発光型の発光部を具備した発光素子表示素子を用いることができ、特に、有機エレクトロルミネッセンス発光部であるとよい。<表示装置の概要>以下の説明においては、対応関係の理解を容易にするため、回路構成部材の抵抗値や容量値静電容量、キャパシタンス等は、その部材に付されている符号と同一符号で示すことがある。[基本]先ず、発光素子を備えた表示装置の概要について説明する。以下の回路構成の説明においては、電気的に接続を単に接続と記載するし、この電気的に接続は、直接に接続されることに限らず、他のトランジスタスイッチングトランジスタが典型例であるその他の電気素子能動素子に限らず受動素子でもよいを介して接続されることも含む。表示装置は、複数の画素回路或いは単に画素とも称することもあるを備えている。各画素回路は、発光部と発光部を駆動する駆動回路とを具備する表示素子電気光学素子を有する。表示部としては、例えば、有機エレクトロルミネッセンス発光部、無機エレクトロルミネッセンス発光部、LED発光部、半導体レーザー発光部等の自発光型の発光部を具備した発光素子を用いることができる。尚、表示素子の発光部を駆動する方式としては定電流駆動型を採用するが、原理的には、定電流駆動型に限らず定電圧駆動型でもよい。以下に説明する例においては、発光素子として、有機エレクトロルミネッセンス発光部を備えている場合で説明する。より詳細には、発光素子は、駆動回路と、駆動回路に接続された有機エレクトロルミネッセンス発光部発光部ELPとが積層された構造を有する有機エレクトロルミネッセンス素子有機EL素子である。発光部ELPを駆動するための駆動回路として各種の回路があるが、画素回路としては、5Tr/1C型、4Tr/1C型、3Tr/1C型、或いは2Tr/1C型等の駆動回路を備えた構成にすることができる。αTr/1C型におけるαはトランジスタの数を意味し、1Cは容量部が1つの保持容量Ccsキャパシタを具備することを意味する。駆動回路を構成する各トランジスタは、好適には、全てがnチャネル型のトランジスタから構成されているのが好ましいが、これには限らず、場合によっては、一部のトランジスタをpチャネル型としてもよい。尚、半導体基板等にトランジスタを形成した構成とすることもできる。駆動回路を構成するトランジスタの構造は、特に限定するものではなく、MOS型FETを代表例とする絶縁ゲート型電界効果トランジスタ一般には、薄膜トランジスタThinFilmTransistorTFTを使用できる。更には、駆動回路を構成するトランジスタはエンハンスメント型とデプレッション型の何れでもよいし、又、シングルゲート型とデュアルゲート型の何れでもよい。何れの構成においても、表示装置は、基本的には、最小の構成要素として2Tr/1C型と同様に、発光部ELP、駆動トランジスタTRD、書込トランジスタTRWサンプリングトランジスタとも称される、少なくとも書込走査部を具備する垂直走査部、信号出力部の機能を持つ水平駆動部、保持容量Ccsを備える。好ましくは、ブートストラップ回路を構成するべく、駆動トランジスタTRDの制御入力端ゲート端と主電極端ソース/ドレイン領域の一方典型的にはソース端との間に保持容量Ccsが接続される。駆動トランジスタTRDは、主電極端の一方が発光部ELPと接続され、主電極端の他方は電源線PWLと接続される。電源線PWLには、電源回路或いは電源電圧用の走査回路等から電源電圧定常電圧或いはパルス状の電圧が供給される。水平駆動部は、発光部ELPにおける輝度を制御するための映像信号Vsigや閾値補正等に使用される基準電位1種とは限らないを表す広義の映像信号VSを映像信号線DTLデータ線とも称されるに供給する。書込トランジスタTRWは、主電極端の一方が映像信号線DTLに接続され、主電極端の他方が駆動トランジスタTRDの制御入力端に接続される。書込走査部は書込トランジスタTRWをオン/オフ制御する制御パルス書込駆動パルスWSを書込走査線WSLを介して書込トランジスタTRWの制御入力端に供給する。書込トランジスタTRWの主電極端の他端と駆動トランジスタTRDの制御入力端と保持容量Ccsの一端との接続点を第1ノードND1と称し、駆動トランジスタTRDの主電極端の一方と保持容量Ccsの他端との接続点を第2ノードND2と称する。[構成例]図1及び図2は、本開示に係る表示装置の一実施形態であるアクティブマトリクス型表示装置の一構成例の概略を示すブロック図である。図1は、一般的なアクティブマトリクス型表示装置の構成の概略を示すブロック図であり、図2は、そのカラー画像表示対応の場合の概略を示すブロック図である。図1に示すように、表示装置1は、複数の表示素子としての有機EL素子図示せずを持った画素回路10画素とも称されるが表示アスペクト比である縦横比がX:Y例えば9:16の有効映像領域を構成するように配置された表示パネル部100と、この表示パネル部100を駆動制御する種々のパルス信号を発するパネル制御部の一例である駆動信号生成部200いわゆるタイミングジェネレータと、映像信号処理部220を備えている。駆動信号生成部200と映像信号処理部220とは、1チップのICIntegratedCircuit;半導体集積回路に内蔵され、本例では、表示パネル部100の外部に配置されている。尚、製品形態としては、図示のように、表示パネル部100、駆動信号生成部200、及び映像信号処理部220の全てを備えたモジュール複合部品形態の表示装置1として提供されることに限らず、例えば、表示パネル部100のみで表示装置1として提供すしてもよい。又、表示装置1は、封止された構成のモジュール形状のものをも含む。例えば、画素アレイ部102に透明なガラス等の対向部に貼り付けられて形成された表示モジュールが該当する。透明な対向部には、カラーフィルタ、保護膜、遮光膜等が設けられてもよい。表示モジュールには、外部から画素アレイ部102への映像信号Vsigや各種の駆動パルスを入出力するための回路部やFPCフレキシブルプリントサーキット等が設けられていてもよい。このような表示装置1は、様々な電子機器、例えば半導体メモリやミニディスクMDやカセットテープ等の記録媒体を利用した携帯型の音楽プレイヤー、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置、ビデオカメラ等、電子機器に入力された映像信号や電子機器内で生成した映像信号を、静止画像や動画像映像として表示するあらゆる分野の電子機器の表示部に利用できる。表示パネル部100は、基板101の上に、画素回路10がM行×N列のマトリクス状に配列された画素アレイ部102と、画素回路10を垂直方向に走査する垂直駆動部103と、画素回路10を水平方向に走査する水平駆動部106水平セレクタ或いはデータ線駆動部とも称されると、各駆動部垂直駆動部103及び水平駆動部106と外部回路とのインタフェースをとるインタフェース部130IFと、外部接続用の端子部108パッド部等が集積形成されている。即ち、垂直駆動部103や水平駆動部106やインタフェース部130等の周辺駆動回路が、画素アレイ部102と同一の基板101上に形成された構成となっている。第m行目m=1、2、3、...、M、第n列n=1、2、3、...、Nに位置する発光素子画素回路10を、図では10n,mで示している。インタフェース部130は、垂直駆動部103と外部回路とのインタフェースをとる垂直IF部133と、水平駆動部106と外部回路とのインタフェースをとる水平IF部136を有する。垂直駆動部103と水平駆動部106とで、信号電位の保持容量への書込みや、閾値補正動作や、移動度補正動作や、ブートストラップ動作を制御する制御部109が構成される。この制御部109とインタフェース部130垂直IF部133や水平IF部136を含めて、画素アレイ部102の画素回路10を駆動制御する駆動制御回路を構成している。2Tr/1C型とする場合であれば、垂直駆動部103は、書込走査部ライトスキャナWS;WriteScanや電源供給能力を有する電源スキャナとして機能する駆動走査部ドライブスキャナDS;DriveScanを有する。画素アレイ部102は、一例として、図示する左右方向の一方側もしくは両側から垂直駆動部103で駆動され、かつ図示する上下方向の一方側もしくは両側から水平駆動部106で駆動されるようになっている。端子部108には、表示装置1の外部に配された駆動信号生成部200から、種々のパルス信号が供給される。同様に、映像信号処理部220から映像信号Vsigが供給される。カラー表示対応の場合には、色別本例ではR赤、G緑、B青の3原色の映像信号VsigR、映像信号VsigG、映像信号VsigBが供給される。一例としては、垂直駆動用のパルス信号として、垂直方向の走査開始パルスの一例であるシフトスタートパルスSP図はSPDS、SPWSの2種や垂直走査クロックCK図はCKDS、CKWSの2種、必要に応じて位相反転した垂直走査クロックxCK図はxCKDS、xCKWSの2種、並びに特定タイミングのパルス出力を指示するイネーブルパルス等の必要なパルス信号が供給される。水平駆動用のパルス信号として、水平方向の走査開始パルスの一例である水平スタートパルスSPHや水平走査クロックCKH、必要に応じて位相反転した水平走査クロックxCKH、並びに特定タイミングのパルス出力を指示するイネーブルパルス等の必要なパルス信号が供給される。端子部108の各端子は、配線109を介して、垂直駆動部103や水平駆動部106に接続される。例えば、端子部108に供給された各パルスは、必要に応じて図示を割愛したレベルシフタ部で電圧レベルを内部的に調整した後、バッファを介して垂直駆動部103の各部や水平駆動部106に供給される。画素アレイ部102は、図示を割愛するが詳細は後述する、表示素子としての有機EL素子に対して画素トランジスタが設けられた画素回路10が行列状に2次元配置され、画素配列に対して行ごとに垂直走査線SCLが配線されるとともに、列ごとに映像信号線DTLが配線された構成となっている。つまり、画素回路10は、垂直走査線SCLを介して直駆動部103と接続され、又、映像信号線DTLを介して水平駆動部106と接続されている。具体的には、マトリクス状に配列された各画素回路10に対しては、垂直駆動部103によって駆動パルスで駆動されるn行分の垂直走査線SCL1~SCLnが画素行ごとに配線される。垂直駆動部103は、論理ゲートの組合せラッチやシフトレジスタ等も含むによって構成され、画素アレイ部102の各画素回路10を行単位で選択する、即ち、駆動信号生成部200から供給される垂直駆動系のパルス信号に基づき、垂直走査線SCLを介して各画素回路10を順次選択する。水平駆動部106は、論理ゲートの組合せラッチやシフトレジスタ等も含むによって構成され、画素アレイ部102の各画素回路10を列単位で選択する、即ち、駆動信号生成部200から供給される水平駆動系のパルス信号に基づき、選択された画素回路10に対し映像信号線DTLを介して映像信号VSの内の所定電位例えば映像信号Vsigレベルをサンプリングして保持容量Ccsに書き込ませる。本実施形態の表示装置1は、線順次駆動や点順次駆動が可能になっており、垂直駆動部103の書込走査部104及び駆動走査部105は線順次でつまり行単位でで画素アレイ部102を走査するとともに、これに同期して水平駆動部106が、画像信号を、1水平ライン分を同時に線順次の場合、或いは画素単位で点順次の場合、画素アレイ部102に書き込む。カラー画像表示対応をとるには、画素アレイ部102には、例えば図2に示すように、色別本例ではR赤、G緑、B青の3原色のサブピクセルとして画素回路10R、画素回路10G、画素回路10Bを所定の配列順で縦ストライプ状に設ける。1組の色別のサブピクセルによりカラーの1画素が構成される。ここでは、サブピクセルレイアウトの一例として縦ストライプ状に各色のサブピクセルを配置したストライプ構造のものを示しているが、サブピクセルレイアウトはこのような配列例に限定されるものではない。サブピクセルを垂直方向にシフトさせた形態を採用してもよい。尚、図1及び図2では、画素アレイ部102の一方側にのみ垂直駆動部103詳しくはその構成要素を配置する構成を示しているが、垂直駆動部103の各要素を画素アレイ部102を挟んで左右両側に配置する構成を採ることもできる。又、垂直駆動部103の各要素の一方と他方を左右の各別に配置する構成を採ることもできる。同様に、図1及び図2では、画素アレイ部102の一方側にのみ水平駆動部106を配置する構成を示しているが、画素アレイ部102を挟んで上下両側に水平駆動部106を配置する構成を採ることもできる。本例では、垂直シフトスタートパルス、垂直走査クロック、水平スタートパルス、水平走査クロック等のパルス信号を表示パネル部100の外部から入力する構成としているが、これらの各種のタイミングパルスを生成する駆動信号生成部200を表示パネル部100上に搭載することもできる。図示した構成は、表示装置の一形態を示したに過ぎず、製品形態としては、その他の形態をとることができる。即ち、表示装置は、画素回路10を構成する素子を行列状に配置した画素アレイ部と、画素アレイ部の周辺に配置され、各画素を駆動するための走査線と接続された走査部を主要部とする制御部と、制御部を動作させるための各種の信号を生成する駆動信号生成部や映像信号処理部を備えて装置の全体が構成されていればよい。製品形態としては、画素アレイ部と制御部とを同一の基体例えばガラス基板上に搭載した表示パネル部と駆動信号生成部や映像信号処理部を別体とする図示のような形態パネル上配置構成と称するの他に、表示パネル部には画素アレイ部を搭載し、それとは別基板例えばフレキシブル基板上に制御部や駆動信号生成部や映像信号処理部等の周辺回路を搭載する形態周辺回路パネル外配置構成と称するを採ることができる。又、画素アレイ部と制御部とを同一の基体上に搭載して表示パネル部を構成するパネル上配置構成の場合、画素アレイ部のTFTを生成する工程にて同時に制御部必要に応じて駆動信号生成部や映像信号処理部も用の各トランジスタを生成する形態トランジスタ一体構成と称すると、COGChipOnGlass実装技術により画素アレイ部が搭載された基体上に制御部必要に応じて駆動信号生成部や映像信号処理部も用の半導体チップを直接実装する形態COG搭載構成と称するを採ることもできる。或いは又、表示パネル部少なくとも画素アレイ部を備えるのみで表示装置として提供することもできる。<発光素子>図3は、駆動回路を備えた発光素子11実質的には画素回路10を説明する図である。ここで、図3Aは、発光素子11画素回路10の一部分の模式的な一部断面図である。図3Bは、MOS型のトランジスタ構造例を示す断面図である。図3Aでは、絶縁ゲート型電界効果トランジスタは薄膜トランジスタTFTであるとするが、後述の実施例で説明するように、本実施形態においては、少なくとも駆動トランジスタTRDに関しては、いわゆるバックゲート型の薄膜トランジスタ或いは図3Bに示すようなMOS型のトランジスタを使用することが好ましく、特に図3Bに示すようなMOS型を使用するのが好適である。薄膜トランジスタをバックゲート型の構造とするには製造工程が複雑になる或いは製造が困難であるのに対して、図3Bに示すようなMOS型では半導体基板やウエルがそもそもバックゲートバルクとも称されるとして機能するからである。図3Aに示すように、発光素子11の駆動回路を構成する各トランジスタ及び容量部保持容量Ccsは支持体20上に形成され、発光部ELPは、例えば、層間絶縁層40を介して、駆動回路を構成する各トランジスタ及び保持容量Ccsの上方に形成されている。駆動トランジスタTRDの一方のソース/ドレイン領域は、発光部ELPに備えられたアノード電極に、コンタクトホールを介して接続されている。図3においては、駆動トランジスタTRDのみを図示する。書込トランジスタTRWやその他のトランジスタは隠れて見えない。発光部ELPは、例えば、アノード電極、正孔輸送層、発光層、電子輸送層、カソード電極等の周知の構成、構造を有する。具体的には、駆動トランジスタTRDは、ゲート電極31、ゲート絶縁層32、半導体層33、半導体層33に設けられたソース/ドレイン領域35、及び、ソース/ドレイン領域35の間の半導体層33の部分が該当するチャネル形成領域34から構成されている。保持容量Ccsは、他方の電極36、ゲート絶縁層32の延在部から構成された誘電体層、及び、一方の電極37第2ノードND2に相当するから成る。ゲート電極31、ゲート絶縁層32の一部、及び、保持容量Ccsを構成する他方の電極36は、支持体20上に形成されている。駆動トランジスタTRDの一方のソース/ドレイン領域35は配線38に接続され、一方のソース/ドレイン領域35は一方の電極37に接続されている。駆動トランジスタTRD及び保持容量Ccs等は、層間絶縁層40で覆われており、層間絶縁層40上に、アノード電極51、正孔輸送層、発光層、電子輸送層、及び、カソード電極53から成る発光部ELPが設けられている。図3においては、正孔輸送層、発光層、及び、電子輸送層を1層52で表した。発光部ELPが設けられていない層間絶縁層40の部分の上には、第2層間絶縁層54が設けられ、第2層間絶縁層54及びカソード電極53上には透明な基板21が配置されており、発光層にて発光した光は、基板21を通過して、外部に出射される。一方の電極37とアノード電極51とは、層間絶縁層40に設けられたコンタクトホールによって接続されている。カソード電極53は、第2層間絶縁層54、層間絶縁層40に設けられたコンタクトホール56、コンタクトホール55を介して、ゲート絶縁層32の延在部上に設けられた配線39に接続されている。図3Aに示した構成において、TFTをMOS型トランジスタとする場合、図3Bに示すように、第1の極性P型又はN型図はN型の半導体基板の表面にゲート狭い領域チャネルを作り、チャネルを蔽うように酸化膜特にゲート酸化膜と称するを介してゲート端子を取り付ける。ゲート端子の材料は例えばポリシリコンを用いることができ、特にポリゲートと称される。更に、ゲート端を含めて全体を蔽うように酸化膜特にフィールド酸化膜と称するを成膜した後、ゲート端子の両端に第1の極性と異なる第2の極性ここではP型のソース領域とドレイン領域の各端子それぞれソース端子、ドレイン端子を金属素材で付ける。これにより、第1の極性N型の半導体基板の表面層に、第2の極性ここではP型のMOSトランジスタPMOSP型デバイスが形成される。この構造のP型デバイスでは、バックゲートはN型基板であり個別に分離されおらず、個々に又は行或いは列ごとに分離しての制御信号の供給はできず、画素アレイ部102の全P型デバイスの共通の制御信号が供給可能である。第1の極性ここではN型のMOSトランジスタNMOSN型デバイスを第1の極性N型の半導体基板の表面層に形成するには、第1の極性N型の半導体基板の表面に、第2の極性P型のウエルを形成し、このウエルPウエルを第2の極性P型の半導体基板として扱って、以下同様にして、ゲート領域、ソース領域、ドレイン領域等を形成すればよい。この構造のN型デバイスでは、第2の極性P型のウエルは、個々に又は行或いは列ごとに分離可能であるから、個々に又は行或いは列ごとにウエル電位トランジスタ特性制御信号Vbの分離が可能である。尚、第2の極性ここではP型のMOSトランジスタPMOSP型デバイスを第1の極性N型の半導体基板の表面層に形成するに当たり、第1の極性N型の半導体基板の表面に、第1の極性N型のウエルを形成し図中の破線を参照、このウエルNウエルを第1の極性N型の半導体基板として扱って、以下同様にして、ゲート領域、ソース領域、ドレイン領域等を形成してもよい。こうすることで、この構造のP型デバイスでは、第1の極性N型のウエルは、個々に又は行或いは列ごとに分離可能であるから、個々に又は行或いは列ごとにウエル電位トランジスタ特性制御信号Vbの分離が可能になる。P型デバイスPMOSとN型デバイスNMOSとは素子分離領域により分離される。[駆動方法]発光部の駆動方法に関して、以下に説明する。理解を容易にするべく、画素回路10を構成する各トランジスタは、nチャネル型のトランジスタから構成されているとして説明する。又、発光部ELPは、アノード端が第2ノードND2に接続され、カソード端はカソード配線cathその電位をカソード電位Vcathとするに接続されるものとする。更には、ドレイン電流Idsの値の大小によって、発光部ELPにおける発光状態輝度が制御される。発光素子の発光状態においては、駆動トランジスタTRDの2つの主電極端ソース/ドレイン領域は、一方発光部ELPのアノード側がソース端ソース領域として働き、他方がドレイン端ドレイン領域として働く。表示装置は、カラー表示対応のものであり、N/3×M個の2次元マトリクス状に配列された画素回路10から構成され、カラー表示の一単位を成す1つの画素回路は、3つの副画素回路赤色を発光する赤色発光画素回路10R、緑色を発光する緑色発光画素回路10G、青色を発光する青色発光画素回路10Bから構成されているとする。各画素回路10を構成する発光素子は、線順次駆動されるとし、表示フレームレートをFR回/秒とする。即ち、第m行目但し、m=1、2、3、...、Mに配列されたN/3個の画素回路10、より具体的には、N個の画素回路10のそれぞれを構成する発光素子が同時に駆動される。換言すれば、1つの行を構成する各発光素子にあっては、その発光/非発光のタイミングは、それらが属する行単位で制御される。尚、1つの行を構成する各画素回路10について映像信号を書き込む処理は、全ての画素回路10について同時に映像信号を書き込む処理同時書込み処理とも称するでもよいし、画素回路10毎に順次映像信号を書き込む処理順次書込み処理とも称するでもよい。何れの書込み処理とするかは、駆動回路の構成に応じて適宜選択すればよい。ここで、第m行目、第n列但し、n=1、2、3、...、Nに位置する発光素子画素回路10に関する駆動動作を説明する。因みに、第m行目、第n列に位置する発光素子を、第n、m番目の発光素子或いは第n、m番目の発光素子画素回路と称する。第m行目に配列された各発光素子の水平走査期間第m番目の水平走査期間が終了するまでに、各種の処理閾値補正処理、書込み処理、移動度補正処理、等が行なわれる。尚、書込み処理や移動度補正処理は、第m番目の水平走査期間内に行なわれる必要がある。一方、駆動回路の種類によっては、閾値補正処理やこれに伴う前処理を第m番目の水平走査期間より先行して行なうことができる。前述の各種の処理が全て終了した後、第m行目に配列された各発光素子を構成する発光部を発光させる。尚、各種の処理が全て終了した後、直ちに発光部を発光させてもよいし、所定の期間例えば、所定の行数分の水平走査期間が経過した後に発光部を発光させてもよい。所定の期間は、表示装置の仕様や画素回路10つまり駆動回路の構成等に応じて、適宜設定すればよい。以下では説明の便宜のため、各種の処理終了後、直ちに発光部を発光させるものとする。第m行目に配列された各発光素子を構成する発光部の発光は、第mm’行目に配列された各発光素子の水平走査期間の開始直前まで継続される。m’は、表示装置の設計仕様によって決定すればよい。即ち、或る表示フレームの第m行目に配列された各発光素子を構成する発光部の発光は、第mm’-1番目の水平走査期間まで継続される。一方、第mm’番目の水平走査期間の始期から、次の表示フレームにおける第m番目の水平走査期間内において書込み処理や移動度補正処理が完了するまで、第m行目に配列された各発光素子を構成する発光部は、原則として非発光状態を維持する。非発光状態の期間非発光期間とも称するを設けることにより、アクティブマトリクス駆動に伴う残像ボケが低減され、動画品位をより良好にすることができる。但し、各画素回路10発光素子の発光状態/非発光状態は、以上に説明した状態には限定されない。水平走査期間の時間長は、1/FR×1/M秒未満の時間長である。mm’の値がMを越える場合、越えた分の水平走査期間は、次の表示フレームにおいて処理される。トランジスタがオン状態導通状態にあるとは、主電極端間ソース/ドレイン領域間にチャネルが形成されている状態を意味し、一方の主電極端から他方の主電極端に電流が流れているか否かは問わない。トランジスタがオフ状態非導通状態にあるとは、主電極端間にチャネルが形成されていない状態を意味する。或るトランジスタの主電極端が他のトランジスタの主電極端に接続されているとは、或るトランジスタのソース/ドレイン領域と他のトランジスタのソース/ドレイン領域とが同じ領域を占めている形態を包含する。更には、ソース/ドレイン領域は、不純物を含有したポリシリコンやアモルファスシリコン等の導電性物質から構成することができるだけでなく、金属、合金、導電性粒子、これらの積層構造、有機材料導電性高分子から成る層から構成することができる。又、以下の説明で用いるタイミングチャートにおいて、各期間を示す横軸の長さ時間長は模式的なものであり、各期間の時間長の割合を示すものではない。画素回路10の駆動方法においては、前処理工程、閾値補正処理工程、映像信号書込み処理工程、移動度補正工程、発光工程を有する。前処理工程、閾値補正処理工程、映像信号書込み処理工程、及び、移動度補正工程を纏めて非発光工程とも称する。画素回路10の構成によっては映像信号書込み処理工程と移動度補正工程とを同時に行なうこともある。各工程について概説する。因みに、駆動トランジスタTRDは、発光素子の発光状態においては、以下の式1に従ってドレイン電流Idsを流すように駆動される。ドレイン電流Idsが発光部ELPを流れることで発光部ELPが発光する。更には、ドレイン電流Idsの値の大小によって、発光部ELPにおける発光状態輝度が制御される。発光素子の発光状態においては、駆動トランジスタTRDの2つの主電極端ソース/ドレイン領域は、一方発光部ELPのアノード端側がソース端ソース領域として働き、他方がドレイン端ドレイン領域として働く。説明の便宜のため、以下の説明において、駆動トランジスタTRDの一方の主電極端を単にソース端と称し、他方の主電極端を単にドレイン端と呼ぶ場合がある。尚、実効的な移動度μ、チャネル長L、チャネル幅W、制御電極端の電位ゲート電位Vgとソース端の電位ソース電位Vsとの電位差ゲートソース間電圧Vgs、閾値電圧Vth、等価容量Coxゲート絶縁層の比誘電率×真空の誘電率/ゲート絶縁層の厚さ、係数k≡1/2W/LCoxとする。Ids=kμVgs-Vth21以下の説明では、特段の断りのない限り、発光部ELPの寄生容量の静電容量Celは、保持容量Ccsの静電容量Ccs及び駆動トランジスタTRDの寄生容量の一例であるゲートソース間の静電容量Cgsと比較して十分に大きな値であるとし、駆動トランジスタTRDのゲート端の電位ゲート電位Vgの変化に基づく駆動トランジスタTRDのソース領域第2ノードND2の電位ソース電位Vsの変化を考慮しない。前処理工程第1ノードND1と第2ノードND2との間の電位差が、駆動トランジスタTRDの閾値電圧Vthを越え、且つ、第2ノードND2と発光部ELPに備えられたカソード電極との間の電位差が、発光部ELPの閾値電圧VthELを越えないように、第1ノードND1に第1ノード初期化電圧Vofsを印加し、第2ノードND2に第2ノード初期化電圧Viniを印加する。例えば、発光部ELPにおける輝度を制御するための映像信号Vsigを0~10ボルト、電源電圧Vccを20ボルト、駆動トランジスタTRDの閾値電圧Vthを3V、カソード電位Vcathを0ボルト、発光部ELPの閾値電圧VthELを3ボルトとする。この場合、駆動トランジスタTRDの制御入力端の電位ゲート電位Vg、つまり第1ノードND1の電位を初期化するための電位Vofsは0ボルト、駆動トランジスタTRDのソース端の電位ソース電位Vsつまり第2ノードND2の電位を初期化するための電位Viniは-10ボルトとする。閾値補正処理工程第1ノードND1の電位を保った状態で、駆動トランジスタTRDにドレイン電流Idsを流して、第1ノードND1の電位から駆動トランジスタTRDの閾値電圧Vthを減じた電位に向かって第2ノードND2の電位を変化させる。この際には、前処理工程後の第2ノードND2の電位に駆動トランジスタTRDの閾値電圧Vthを加えた電圧を超える電圧例えば発光時の電源電圧を、駆動トランジスタTRDの主電極端の他方第2ノードND2とは反対側に印加する。この閾値補正処理工程において、第1ノードND1と第2ノードND2との間の電位差換言すれば、駆動トランジスタTRDのゲートソース間電圧Vgsが駆動トランジスタTRDの閾値電圧Vthに近づく程度は閾値補正処理の時間により左右される。よって、例えば閾値補正処理の時間を充分長く確保すれば第2ノードND2の電位は第1ノードND1の電位から駆動トランジスタTRDの閾値電圧Vthを減じた電位に達し、駆動トランジスタTRDはオフ状態となる。一方、例えば閾値補正処理の時間を短く設定せざるを得ない場合は、第1ノードND1と第2ノードND2との間の電位差が駆動トランジスタTRDの閾値電圧Vthより大きく、駆動トランジスタTRDはオフ状態とはならない場合がある。閾値補正処理の結果として、必ずしも駆動トランジスタTRDがオフ状態となることを要しない。尚、閾値補正処理工程においては、好ましくは、式2を満足するように電位を選択、決定しておくことで、発光部ELPが発光しないようにする。Vofs-Vth<VthELVcath2映像信号書込み処理工程書込走査線WSLからの書込駆動パルスWSによりオン状態とされた書込トランジスタTRWを介して、映像信号線DTLから映像信号Vsigを第1ノードND1に印加し、第1ノードND1の電位をVsigへと上昇させる。この電第1ノードND1の電位変化分Vin=Vsig-Vofsに基づく電荷が、保持容量Ccs、発光部ELPの寄生容量Cel、駆動トランジスタTRDの寄生容量例えばゲートソース間容量Cgs等に振り分けられる。容量値Celが、容量値Ccs及びゲート容量値Cgsと比較して十分に大きな値であれば、電位変化分Vsig-Vofsに基づく第2ノードND2の電位の変化は小さい。一般に、発光部ELPの寄生容量Celの容量値Celは、保持容量Ccsの容量値Ccs及びゲート容量値Cgsよりも大きい。この点を勘案して、特段の必要がある場合を除き、第1ノードND1の電位変化により生ずる第2ノードND2の電位変化は考慮しない。この場合、ゲートソース間電圧Vgsは、式3で表すことができる。Vg=VsigVs≒Vofs-VthVgs≒Vsig-Vofs-Vth3移動度補正処理工程書込トランジスタTRWを介して映像信号Vsigを保持容量Ccsの一端に供給しつつつまり映像信号Vsigと対応する駆動電圧を保持容量Ccsに書き込みつつ、駆動トランジスタTRDを介して保持容量Ccsに電流を供給する。例えば、書込走査線WSLからの書込駆動パルスWSによりオン状態とされた書込トランジスタTRWを介して映像信号線DTLから映像信号Vsigを第1ノードND1に供給した状態で、駆動トランジスタTRDに電源を供給しドレイン電流Idsを流して、第2ノードND2の電位を変化させ、所定期間経過後、書込トランジスタTRWをオフ状態にする。このときの第2ノードND2の電位変化分をΔV=電位補正値、負帰還量とする。移動度補正処理を実行するための所定期間は、表示装置の設計の際、設計値として予め決定しておけばよい。尚、この際には、好ましくは、式2Aを満足するように移動度補正期間を決定する。こうすることで、移動度補正期間に発光部ELPが発光することはない。Vofs-VthΔV<VthELVcath2A駆動トランジスタTRDの移動度μの値が大きい場合は電位補正値ΔVは大きくなり、移動度μの値が小さい場合は電位補正値ΔVは小さくなる。このときの駆動トランジスタTRDのゲートソース間電圧Vgsつまり第1ノードND1と第2ノードND2との電位差は、式4で表すことができる。ゲートソース間電圧Vgsは発光時の輝度を規定するが、電位補正値ΔVは駆動トランジスタTRDのドレイン電流Idsに比例し、ドレイン電流Idsは移動度μに比例するので、結果的には、移動度μが大きいほど電位補正値ΔVが大きくなるので、画素回路10ごとの移動度μのばらつきを取り除くことができる。Vgs≒Vsig-Vofs-Vth-ΔV4因みに、移動度補正処理を別な表現で規定すると、書込トランジスタTRWを介して映像信号を駆動トランジスタTRDの制御入力端及び保持容量の一端に供給しつつ駆動トランジスタTRDを介して保持容量に電流を供給する処理と云うこともできる。発光工程書込走査線WSLからの書込駆動パルスWSにより書込トランジスタTRWをオフ状態とすることにより第1ノードND1を浮遊状態とし、駆動トランジスタTRDに電源を供給して駆動トランジスタTRDを介して、駆動トランジスタTRDのゲートソース間電圧Vgs第1ノードND1と第2ノードND2との間の電位差に応じた電流Idsを発光部ELPに流すことにより発光部ELPを駆動して発光させる。駆動回路の構成による相違点ここで、それぞれ典型的な、5Tr/1C型、4Tr/1C型、3Tr/1C型、2Tr/1C型での相違点は以下の通りである。5Tr/1C型では、駆動トランジスタTRDの電源側の主電極端と電源回路電源部との間に接続された第1トランジスタTR1発光制御トランジスタと、第2ノード初期化電圧を印加する第2トランジスタTR2と、第1ノード初期化電圧を印加する第3トランジスタTR3とを設ける。第1トランジスタTR1、第2トランジスタTR2、第3トランジスタTR3は何れもスイッチングトランジスタである。第1トランジスタTR1は、発光期間にオン状態としておき、オフ状態にして非発光期間に入り、その後の閾値補正期間に一度オン状態にし、更に移動度補正期間以降次の発光期間もオン状態とする。第2トランジスタTR2は、第2ノードの初期化期間にのみオン状態としそれ以外はオフ状態とする。第3トランジスタTR3は、第1ノードの初期化期間から閾値補正期間に亘ってのみオン状態としそれ以外はオフ状態とする。書込トランジスタTRWは、映像信号書込み処理期間から移動度補正処理期間に亘ってオン状態とされ、それ以外はオフ状態とされる。4Tr/1C型では、5Tr/1C型から、第1ノード初期化電圧を印加する第3トランジスタTR3が省略され、第1ノード初期化電圧は映像信号線DTLから映像信号Vsigと時分割で供給される。第1ノードの初期化期間に第1ノード初期化電圧を映像信号線DTLから第1ノードに供給するべく、書込トランジスタTRWは第1ノードの初期化期間にもオン状態とされる。典型的には、書込トランジスタTRWは、第1ノードの初期化期間から移動度補正処理期間に亘ってオン状態とされ、それ以外はオフ状態とされる。3Tr/1C型では、5Tr/1C型から、第2トランジスタTR2と第3トランジスタTR3が省略され、第1ノード初期化電圧及び第2ノード初期化電圧は映像信号線DTLから映像信号Vsigと時分割で供給される。映像信号線DTLの電位は、第2ノードの初期化期間に第2ノードを第2ノード初期化電圧に設定し、その後の第1ノードの初期化期間に第1ノードを第1ノード初期化電圧に設定するべく、第2ノード初期化電圧と対応した電圧VofsHを供給しその後に第1ノード初期化電圧VofsL=Vofsにする。そして、これと対応して、書込トランジスタTRWは第1ノードの初期化期間及び第2ノードの初期化期間にもオン状態とされる。典型的には、書込トランジスタTRWは、第2ノードの初期化期間から移動度補正処理期間に亘ってオン状態とされ、それ以外はオフ状態とされる。因みに、3Tr/1C型では、映像信号線DTLを利用して第2ノードND2の電位を変化させる。このため、保持容量Ccsの静電容量Ccsを、設計上、他の駆動回路よりも大きい値例えば、静電容量Ccsを静電容量Celの約1/4~1/3程度に設定する。したがって、他の駆動回路よりも、第1ノードND1の電位変化により生ずる第2ノードND2の電位変化の程度が大きい点を考慮する。2Tr/1C型では、5Tr/1C型から、第1トランジスタTR1と第2トランジスタTR2と第3トランジスタTR3が省略され、第1ノード初期化電圧は映像信号線DTLから映像信号Vsigと時分割で供給され、第2ノード初期化電圧は駆動トランジスタTRDの電源側の主電極端を、第1電位VccH=5Tr/1C型のVccと第2電位VccL=5Tr/1C型のViniでパルス駆動することで与えられる。駆動トランジスタTRDの電源側の主電極端は、発光期間に第1電位VccHにされ、第2電位VccLにされることで非発光期間に入り、その後の閾値補正期間以降次の発光期間もに第1電位VccHにされる。第1ノードの初期化期間に第1ノード初期化電圧を映像信号線DTLから第1ノードに供給するべく、書込トランジスタTRWは第1ノードの初期化期間にもオン状態とされる。典型的には、書込トランジスタTRWは、第1ノードの初期化期間から移動度補正処理期間に亘ってオン状態とされ、それ以外はオフ状態とされる。尚、ここでは、駆動トランジスタの特性ばらつきとして、閾値電圧及び移動度の双方について補正処理を行なう場合で説明したが、何れか一方のみについて補正処理を行なうようにしてもよい。又、5Tr/1C型、4Tr/1C型、及び、3Tr/1C型の動作においては、書込み処理と移動度補正を別個に行なってもよいし、2Tr/1C型と同様に、書込み処理において移動度補正処理を併せて行なってもよい。具体的には、第1トランジスタTR1発光制御トランジスタをオン状態とした状態で、書込トランジスタTRWを介して、データ線DTLから映像信号VSigを第1ノードに印加すればよい。<具体的な適用例>以下に、駆動トランジスタTRDの閾値電圧Vthを制御する技術の具体的な適用例について説明する。尚、アクティブマトリクス型の有機ELパネルを使用する表示装置においては、例えば、パネル両側或いは片側に配置されている垂直走査部によってトランジスタの制御入力端に供給する各種のゲート信号制御パルスを作り、画素回路10へ当該信号を印加する。更にはこのような有機ELパネルを使用する表示装置においては、素子数削減及び高精細化のため、2Tr/1C型の画素回路10を用いることがある。この点を勘案して、以下では、代表的に2Tr/1C型の構成への適用例で説明する。[画素回路]図4及び図5は、各実施例に対する第1比較例の画素回路10Xと、当該画素回路10Xを備えた表示装置の一形態を示す図である。第1比較例の画素回路10Xを画素アレイ部102に備える表示装置を第1比較例の表示装置1Xと称する。図4は基本構成1画素分を示し、図5は具体的な構成表示装置の全体を示す。図6及び図7は、各実施例に対する第2比較例の画素回路10Yと、当該画素回路10Yを備えた表示装置の一形態を示す図である。第2比較例の画素回路10Yを画素アレイ部102に備える表示装置を第2比較例の表示装置1Yと称する。図6は基本構成1画素分を示し、図7は具体的な構成表示装置の全体を示す。図8及び図9は、実施例1の画素回路10Aと、当該画素回路10Aを備えた表示装置の一形態を示す図である。実施例1の画素回路10Aを画素アレイ部102に備える表示装置を実施例1の表示装置1Aと称する。図8は基本構成1画素分を示し、図9は具体的な構成表示装置の全体を示す。尚、各比較例及び実施例1の何れにおいても、表示パネル部100の基板101上において画素回路10の周辺部に設けられた垂直駆動部103と水平駆動部106も合わせて示している。後述する他の実施例でも同様である。先ず、参照子A、参照子X、参照子Yを割愛して、比較例と実施例1とで、共通する部分について説明する。表示装置1は、映像信号Vsig詳しくは信号振幅Vinに基づいて画素回路10内の電気光学素子本例では発光部ELPとして有機EL素子127を使用するを発光させる。このため、表示装置1は、画素アレイ部102に行列状に配される画素回路10内に、少なくとも、駆動電流を生成する駆動トランジスタ121駆動トランジスタTRD、駆動トランジスタ121の制御入力端ゲート端が典型例と出力端ソース端が典型例の間に接続された保持容量120保持容量Ccs、駆動トランジスタ121の出力端に接続された電気光学素子の一例である有機EL素子127発光部ELP、及び、保持容量120に信号振幅Vinに応じた情報を書き込むサンプリングトランジスタ125書込トランジスタTRWを備える。この画素回路10においては、保持容量120に保持された情報に基づく駆動電流Idsを駆動トランジスタ121で生成して電気光学素子の一例である有機EL素子127に流すことで有機EL素子127を発光させる。サンプリングトランジスタ125で保持容量120に信号振幅Vinに応じた情報を書き込むので、サンプリングトランジスタ125は、その入力端ソース端もしくはドレイン端の一方に信号電位VofsVinを取り込み、その出力端ソース端もしくはドレイン端の他方に接続された保持容量120に信号振幅Vinに応じた情報を書き込む。もちろん、サンプリングトランジスタ125の出力端は、駆動トランジスタ121の制御入力端にも接続されている。尚、ここで示した画素回路10の接続構成は、最も基本的な構成を示したもので、画素回路10は、少なくとも前述の各構成要素を含むものであればよく、これらの構成要素以外つまり他の構成要素が含まれていてもよい。又、接続は、直接に接続されている場合に限らず、他の構成要素を介在して接続されている場合でもよい。例えば、接続間には、必要に応じて更に、スイッチング用のトランジスタや、ある機能を持った機能部等を介在させる等の変更が加えられることがある。典型的には、表示期間換言すれば非発光時間を動的に制御するためにスイッチング用のトランジスタを、駆動トランジスタ121の出力端と電気光学素子有機EL素子127と間に、もしくは駆動トランジスタ121の電源供給端ドレイン端が典型例と電源供給用の配線である電源線PWL本例では電源供給線105DSLとの間に配することがある。このような変形態様の画素回路であっても、実施例1或いはその他の実施例で説明する構成や作用を実現し得るものである限り、それらの変形態様も、本開示に係る表示装置の一実施形態を実現する画素回路10である。又、画素回路10を駆動するための周辺部には、例えば、サンプリングトランジスタ125を水平周期で順次制御することで画素回路10を線順次走査して、1行分の各保持容量120に映像信号Vsigの信号振幅Vinに応じた情報を書き込む書込走査部104、及び、書込走査部104での線順次走査に合わせて1行分の各駆動トランジスタ121の電源供給端に印加される電源供給を制御するための走査駆動パルス電源駆動パルスDSLを出力する駆動走査部105を具備する制御部109を設ける。又、制御部109には、書込走査部104での線順次走査に合わせて各水平周期内で基準電位Vofsと信号電位VofsVinで切り替わる映像信号Vsigがサンプリングトランジスタ125に供給されるように制御する水平駆動部106を設ける。制御部109は、好ましくは、保持容量120に信号振幅Vinに対応する情報が書き込まれた時点でサンプリングトランジスタ125を非導通状態にして駆動トランジスタ121の制御入力端への映像信号Vsigの供給を停止させ、駆動トランジスタ121の出力端の電位変動に制御入力端の電位が連動するブートストラップ動作を行なうように制御するのがよい。制御部109は、好ましくは、ブートストラップ動作を、サンプリング動作の終了後の発光開始の初期でも実行するようにする。即ち、信号電位VofsVinがサンプリングトランジスタ125に供給されている状態でサンプリングトランジスタ125を導通状態にした後にサンプリングトランジスタ125を非導通状態にすることで、駆動トランジスタ121の制御入力端と出力端の電位差が一定に維持されるようにする。又、制御部109は、好ましくはブートストラップ動作を、発光期間において電気光学素子有機EL素子127の経時変動補正動作を実現するように制御する。このため、制御部109は、保持容量120に保持された情報に基づく駆動電流Idsが電気光学素子有機EL素子127に流れている期間は継続的にサンプリングトランジスタ125を非導通状態にしておくことで、制御入力端と出力端の電圧を一定に維持可能にして電気光学素子の経時変動補正動作を実現するとよい。発光時における保持容量120のブートストラップ動作により有機EL素子127の電流-電圧特性が経時変動しても駆動トランジスタ121の制御入力端と出力端の電位差をブートストラップした保持容量120により一定に保つことで、常に一定の発光輝度を保つようにする。又、好ましくは、制御部109は、基準電位=第1ノード初期化電圧Vofsがサンプリングトランジスタ125の入力端ソース端が典型例に供給されている時間帯でサンプリングトランジスタ125を導通させることで駆動トランジスタ121の閾値電圧Vthに対応する電圧を保持容量120に保持するための閾値補正動作を行なうように制御する。この閾値補正動作は、必要に応じて、信号振幅Vinに対応する情報の保持容量120への書込みに先行する複数の水平周期で繰り返し実行するとよい。ここで必要に応じてとは、1水平周期内の閾値補正期間では駆動トランジスタ121の閾値電圧に相当する電圧を十分に保持容量120へ保持させることができない場合を意味する。閾値補正動作の複数回の実行により、確実に駆動トランジスタ121の閾値電圧Vthに相当する電圧を保持容量120に保持させる。又、更に好ましくは、制御部109は、閾値補正動作に先立って、サンプリングトランジスタ125の入力端に基準電位Vofsが供給されている時間帯でサンプリングトランジスタ125を導通させて閾値補正用の準備動作放電動作や初期化動作を実行するように制御する。閾値補正動作前に駆動トランジスタ121の制御入力端と出力端の電位を初期化しておく。より詳しくは、制御入力端と出力端と間に保持容量120を接続しておくことで、保持容量120の両端の電位差が閾値電圧Vth以上になるように設定する。尚、2Tr/1C駆動構成における閾値補正に当たっては、制御部109には、書込走査部104での線順次走査に合わせて1行分の各画素回路10に、駆動電流Idsを電気光学素子有機EL素子127に流すために使用される第1電位VccHと第1電位VccHとは異なる第2電位VccLとを切り替えて出力する駆動走査部105を設けるのがよい。そして、駆動トランジスタ121の電源供給端子に第1電位VccHに対応する電圧が供給され、かつサンプリングトランジスタ121に信号電位VofsVinが供給されている時間帯でサンプリングトランジスタ125を導通させることで閾値補正動作を行なうように制御するのがよい。又、2TR駆動構成における閾値補正の準備動作に当たっては、駆動トランジスタ121の電源供給端に第2電位VccL=第2ノード初期化電圧Viniに対応する電圧が供給され、かつサンプリングトランジスタ125に基準電位Vofsが供給されている時間帯でサンプリングトランジスタ125を導通させて、駆動トランジスタ121の制御入力端つまり第1ノードND1の電位を基準電位Vofsに、又出力端つまり第2ノードND2の電位を第2電位VccLに初期化するのがよい。更に好ましくは、制御部109は、閾値補正動作の後、駆動トランジスタ121に第1電位VccHに対応する電圧が供給され、サンプリングトランジスタ125に信号電位VofsVinが供給されている時間帯でサンプリングトランジスタ125を導通させることで保持容量120に信号振幅Vinの情報を書き込む際、駆動トランジスタ121の移動度μに対する補正分を保持容量120に書き込まれる情報に加えるように制御する。この際には、サンプリングトランジスタ125に信号電位VofsVinが供給されている時間帯内の所定位置で、その時間帯より短い期間だけサンプリングトランジスタ125を導通させるとよい。以下2Tr/1C駆動構成での画素回路10の一例について具体的に説明する。画素回路10は、基本的にnチャネル型の薄膜電界効果トランジスタで駆動トランジスタが構成されている。又、有機EL素子の経時劣化による当該有機EL素子への駆動電流Idsの変動を抑制するための回路、即ち電気光学素子の一例である有機EL素子の電流-電圧特性の変化を補正して駆動電流Idsを一定に維持する駆動信号一定化回路その1を備え、又駆動トランジスタの特性変動閾値電圧ばらつきや移動度ばらつきによる駆動電流変動を防ぐ閾値補正機能や移動度補正機能を実現して駆動電流Idsを一定に維持する駆動方式を採用した点に特徴を有する。駆動トランジスタ121の特性変動例えば閾値電圧や移動度等のばらつきや変動による駆動電流Idsに与える影響を抑制する方法としては、2TR構成の駆動回路をそのまま駆動信号一定化回路その1として採用しつつ、各トランジスタ駆動トランジスタ121及びサンプリングトランジスタ125の駆動タイミングを工夫することで対処する。画素回路10は、2TR駆動の構成であり、素子数や配線数が少ないため、高精細化が可能であることに加えて、映像信号Vsigの劣化なくサンプリングできるため、良好な画質を得ることができる。又、画素回路10は、保持容量120の接続態様に特徴を有し、有機EL素子127の経時劣化による駆動電流変動を防ぐ回路として、駆動信号一定化回路その2の一例であるブートストラップ回路を構成している。有機EL素子の電流-電圧特性に経時変化があった場合でも駆動電流を一定にする駆動電流変動を防ぐブートストラップ機能を実現する駆動信号一定化回路その2を備えた点に特徴を有する。尚、画素回路10は、書込みゲインやブートストラップゲインや移動度補正期間に関係する補助容量310を備える。但し、この補助容量310を備えることは必須ではない。画素回路10を駆動するに当たっての基本的な制御動作は、補助容量310を備えていない画素回路10におけるものと同様である。駆動トランジスタを始めとする各トランジスタとしてはFET電界効果トランジスタを使用する。この場合、駆動トランジスタについては、ゲート端を制御入力端として取り扱い、ソース端及びドレイン端の何れか一方ここではソース端とするを出力端として取り扱い、他方を電源供給端ここではドレイン端とするとして取り扱う。具体的には図4及び図5に示すように、画素回路10は、それぞれnチャネル型の駆動トランジスタ121及びサンプリングトランジスタ125と、電流が流れることで発光する電気光学素子の一例である有機EL素子127とを有する。一般に、有機EL素子127は整流性があるためダイオードの記号で表している。尚、有機EL素子127には、寄生容量Celが存在する。図では、この寄生容量Celを有機EL素子127ダイオード状のものと並列に示す。駆動トランジスタ121は、ドレイン端Dが第1電位VccH或いは第2電位VccLを供給する電源供給線105DSLに接続され、ソース端Sが、有機EL素子127のアノード端Aに接続されその接続点は第2ノードND2でありノードND122とする、有機EL素子127のカソード端Kが基準電位を供給する全画素回路10共通のカソード配線cath電位はカソード電位Vcath、例えばGNDに接続されている。尚、カソード配線cathは、それ用の単一層の配線上層配線のみとしてもよいし、例えばアノード用の配線が形成されるアノード層に、カソード配線用の補助配線を設けてカソード配線の抵抗値を低減するようにしてもよい。この補助配線は、画素アレイ部102表示エリア内に格子状又は列又は行状に配線され、上層配線と同電位で固定電位に設定される。サンプリングトランジスタ125は、ゲート端Gが書込走査部104からの書込走査線104WSに接続され、ドレイン端Dが映像信号線106HS映像信号線DTLに接続され、ソース端Sが駆動トランジスタ121のゲート端Gに接続されているその接続点は第1ノードND1でありノードND121とする。サンプリングトランジスタ125のゲート端Gには、書込走査部104からアクティブHの書込駆動パルスWSが供給される。サンプリングトランジスタ125は、ソース端Sとドレイン端Dとを逆転させた接続態様とすることもできる。駆動トランジスタ121のドレイン端Dは、電源スキャナとして機能する駆動走査部105からの電源供給線105DSLに接続されている。電源供給線105DSLは、この電源供給線105DSLそのものが、駆動トランジスタ121に対しての電源供給能力を備える点に特徴を有する。駆動走査部105は、駆動トランジスタ121のドレイン端Dに対して、それぞれ電源電圧に相当する高電圧側の第1電位VccHと閾値補正に先立つ準備動作に利用される低電圧側の第2電位VccL初期化電圧もしくはイニシャル電圧とも称されるとを切り替えて供給する。画素回路10は、駆動トランジスタ121のドレイン端D側電源回路側を第1電位VccHと第2電位VccLの2値をとる電源駆動パルスDSLで駆動することで、閾値補正に先立つ準備動作を行なうことが可能になっている。第2電位VccLとしては、映像信号線106HSにおける映像信号Vsigの基準電位Vofsより十分低い電位とする。具体的には、駆動トランジスタ121のゲートソース間電圧Vgsゲート電位Vgとソース電位Vsの差が駆動トランジスタ121の閾値電圧Vthより大きくなるように、電源供給線105DSLの低電位側の第2電位VccLを設定する。尚、基準電位Vofsは、閾値補正動作に先立つ初期化動作に利用されるとともに映像信号線106HSを予めプリチャージにしておくためにも利用される。このような画素回路10では、有機EL素子127を駆動するときには、駆動トランジスタ121のドレイン端Dに第1電位VccHが供給され、ソース端Sが有機EL素子127のアノード端A側に接続されることで、全体としてソースフォロワ回路を形成するようになっている。このような画素回路10を採用する場合、駆動トランジスタ121の他に走査用に1つのスイッチングトランジスタサンプリングトランジスタ125を使用する2TR駆動の構成を採るとともに、各スイッチングトランジスタを制御する電源駆動パルスDSL及び書込駆動パルスWSのオン/オフタイミングの設定により、有機EL素子127の経時劣化や駆動トランジスタ121の特性変動例えば閾値電圧や移動度等のばらつきや変動による駆動電流Idsに与える影響を防ぐ。加えて、実施例1の表示装置1Aにおいては、画素回路10Aごとに、ノードND122駆動トランジスタ121のソース端S及び保持容量120の一方の端子と有機EL素子127のアノード端Aの接続点に静電容量Csubの容量素子である補助容量310を追加する。補助容量310の他方の端子ノードND310と称するの接続箇所に関わらず、補助容量310は、回路構成上、有機EL素子127その寄生容量Celと電気回路的に並列接続される。ノードND310の接続箇所は、一例として、全ての有機EL素子127のカソード端Kが接続される全画素回路10共通のカソード配線cath上層配線でもよいし補助配線でもよいとする。ノードND310の接続点は、これ以外にも、例えば自段行の電源供給線105DSLや、自段行以外の電源供給線105DSLや、任意の値接地電位を含むの固定電位点としてもよい。ノードND310の接続点が何れであるかによって、それぞれ長短利点と欠点があるが、ここではその説明を割愛する。保持容量120の静電容量Ccsと有機EL素子127の寄生容量Celの静電容量Celは、書込みゲインGinとブートストラップゲインGbstの間で折り合いを付け、各ゲインが適度なものとなるように決定する。補助容量310の静電容量Csubを調整することで書込みゲインGinとブートストラップゲインGbstを調整できる。このことを利用すると、RGB3画素回路10間で静電容量Csubを相対的に調整することで、ホワイトバランスをとることもできる。即ち、R、G、Bの各色用の有機EL素子127の発光効率が異なるので、補助容量310がない場合には、同一の駆動電流Idsつまり同一の信号振幅Vinのときにはホワイトバランスがとれないので、色別に信号振幅Vinを異ならせることでホワイトバランスをとることになる。これに対して、補助容量310の静電容量CsubをRGB3画素回路10間で相対的に調整することで、同一の駆動電流Idsつまり同一の信号振幅Vinのときにでもホワイトバランスがとれる。加えて、補助容量310を追加することで、閾値補正動作に影響を与えることなく、移動度μの補正に要する時間移動度補正時間を調整することができる。補助容量310を利用して移動度補正時間を調整可能にすることで、画素回路10の駆動が高速化しても、十分に移動度の補正を行なうことができる。実施例1に特有の構成ここで、第1比較例の画素回路10X及び第2比較例の画素回路10Yにおいては、各トランジスタとして、バックゲート端が存在しない一般的な薄膜トランジスタとは異なり、制御入力端ゲート端の他に、トランジスタ特性を制御ここでは閾値電圧Vthを増減し得る制御端以下トランジスタ特性制御端とも称するを有するものを使用している。トランジスタ特性制御端を有するトランジスタの典型例は、バックゲート型の薄膜トランジスタや図3Bに示したようなMOS型のトランジスタである。因みに、第1比較例の画素回路10Xでは、サンプリングトランジスタ125及び駆動トランジスタ121の何れもトランジスタ特性制御端を接地電位点発光状態において画素回路10内で用いる最低電圧に接続している。この構成においては、画素内で使用される最低電位をトランジスタ特性制御端に印加するようにする。このため、ドレイン電位はこのトランジスタ特性制御端よりも低い電位にはなり得ず、後述の逆バイアス状態とはならない。これに対して、第2比較例の画素回路10Yでは、サンプリングトランジスタ125のトランジスタ特性制御端を接地電位点画素回路10内で用いる最低電圧に接続しているが、駆動トランジスタ121のトランジスタ特性制御端をソース端に接続している。一方、実施例1においては、特性制御走査部621Aを具備するトランジスタ特性制御部620Aを備えており、トランジスタ特性制御部620A特性制御走査部621Aから駆動トランジスタ121のトランジスタ特性制御端に所定の制御電位を与えるように構成している。所定の制御電位については詳しくは後述するが、輝度不足現象を抑制するためのパルス状2値を与える矩形波の制御電圧である。後述するが、輝度不足現象は発光時の駆動トランジスタ121のバックゲート効果と関係を持つので、基本的には、トランジスタ特性制御部620Aの特性制御走査部621Aの構成としては、発光制御と関係した信号を利用した構成が採用される。例えば、特性制御走査部621Aは、トランジスタ特性制御信号Vbのハイ/ローVbHとVbLと対応した走査パルスを生成し、その走査パルスをレベル変換して、適正なレベルのVbHとVbLのトランジスタ特性制御信号Vbを特性制御走査線621VBに出力する。特性制御走査部621Aは、ハイ/ローVbHとVbLのトランジスタ特性制御信号Vbを出力するに当たって、駆動走査部105内の論理回路で生成される電源駆動パルスDSLの元になるパルス信号DSを利用する構成とすることもでき、実質的に駆動走査部105内に特性制御走査部621Aを設けることもできるが、このことは必須ではない。発光制御と関係した信号としては、後述の他の実施例で示すものが代表的であるが、それらには限定されない。換言すると、実施例1の構成は、発光制御と関係した信号のあらゆるものに適用し得る汎用的な構成であるのに対して、後述の他の実施例は、発光制御と関係した信号の具体的な事例における形態と云える。[画素回路の動作]図10は、画素回路10各比較例及び実施例1に関する駆動タイミングの一例として、線順次方式で信号振幅Vinの情報を保持容量120に書き込む際の動作を説明するタイミングチャート理想状態である。図10においては、時間軸を共通にして、書込走査線104WSの電位変化、電源供給線105DSLの電位変化、映像信号線106HSの電位変化を表してある。これらの電位変化と並行に、駆動トランジスタ121のゲート電位Vg及びソース電位Vsの変化も表してある。基本的には、書込走査線104WSや電源供給線105DSLの1行ごとに、1水平走査期間だけ遅れて同じような駆動を行なう。図10中の信号のように各パルスのタイミングによって有機EL素子127に流れる電流値をコントロールする。図10のタイミング例では、電源駆動パルスDSLを第2電位VccLとすることで消光及びノードND122を初期化した後に、第1ノード初期化電圧Vofsを映像信号線106HSに印加している際にサンプリングトランジスタ125をオン状態としてノードND121を初期化し、その状態で電源駆動パルスDSLを第1電位VccHとすることで閾値補正を行なう。その後、サンプリングトランジスタ125をオフ状態とし、映像信号線106HSに映像信号Vsigを印加する。その状態でサンプリングトランジスタ125をオン状態とすることにより信号を書き込むと同時に移動度補正を行なう。信号を書き込んだ後、サンプリングトランジスタ125をオフ状態にすると発光を開始する。このように移動度補正や閾値補正等、パルスの位相差によって駆動をコントロールする。実施例1の表示装置1Aの画素回路10Aを駆動する際には、信号書込みと関係した信号に基づいて信号書込みと連動して、トランジスタ特性制御信号Vbによりサンプリングトランジスタ125のバックゲート端をパルス駆動する。以下、閾値補正及び移動度補正に着目して動作を詳しく説明する。画素回路10において、駆動タイミングとしては、先ず、サンプリングトランジスタ125は、書込走査線104WSから供給された書込駆動パルスWSに応じて導通し、映像信号線106HSから供給された映像信号Vsigをサンプリングして保持容量120に保持する。以下では、説明や理解を容易にするため、特段の断りのない限り、書込みゲインが1理想値であると仮定して、保持容量120に信号振幅Vinの情報を、書き込む、保持する、あるいはサンプリングする等と簡潔に記して説明する。書込みゲインが1未満の場合、保持容量120には信号振幅Vinの大きさそのものではなく、信号振幅Vinの大きさに対応するゲイン倍された情報が保持されることになる。画素回路10に対する駆動タイミングは、映像信号Vsigの信号振幅Vinの情報を保持容量120に書き込む際に、順次走査の観点からは、1行分の映像信号を同時に各列の映像信号線106HSに伝達する線順次駆動を行なう。特に、2TR構成の画素回路10における駆動タイミングでの閾値補正と移動度補正を行なう際の基本的な考え方においては、先ず、映像信号Vsigを基準電位Vofsと信号電位VofsVinとを1H期間内において時分割で有するものとする。具体的には、映像信号Vsigが非有効期間である基準電位Vofsにある期間を1水平期間の前半部とし、有効期間である信号電位Vsig=VofsVinにある期間を1水平期間の後半部とする。1水平期間を前半部と後半部に分ける際は、典型的にはほぼ1/2期間ずつ分けるがこのことは必須でなく、前半部よりも後半部の方をより長くしてもよいし、逆に、前半部よりも後半部の方をより短くしてもよい。信号書込みに用いる書込駆動パルスWSを閾値補正や移動度補正にも用いることとし、1H期間内に2回、書込駆動パルスWSをアクティブにしてサンプリングトランジスタ125をオンする。そして、1回目のオンタイミングにて閾値補正を行ない、2回目のオンタイミングにて信号書込みと移動度補正を同時に行なう。その後、駆動トランジスタ121は、第1電位高電位側にある電源供給線105DSLから電流の供給を受け保持容量120に保持された信号電位映像信号Vsigの有効期間の電位に対応する電位に応じて駆動電流Idsを有機EL素子127に流す。尚、1H期間内に2回、書込駆動パルスWSをアクティブにするのではなく、サンプリングトランジスタ125のオン状態を維持したまま、映像信号線106HSの電位を、有機EL素子127における輝度を制御するための信号電位=VofsVinとしてもよい。例えば、垂直駆動部103は、電源供給線105DSLが第1電位にありかつ映像信号線106HSが映像信号Vsigの非有効期間である基準電位Vofsにある時間帯でサンプリングトランジスタ125を導通させる制御信号として書込駆動パルスWSを出力して、駆動トランジスタ121の閾値電圧Vthに相当する電圧を保持容量120に保持しておく。この動作が閾値補正機能を実現する。この閾値補正機能により、画素回路10ごとにばらつく駆動トランジスタ121の閾値電圧Vthの影響をキャンセルすることができる。垂直駆動部103は、信号振幅Vinのサンプリングに先行する複数の水平期間で閾値補正動作を繰り返し実行して確実に駆動トランジスタ121の閾値電圧Vthに相当する電圧を保持容量120に保持するようにするのがよい。閾値補正動作を複数回実行することで、十分に長い書込み時間を確保する。こうすることで、駆動トランジスタ121の閾値電圧Vthに相当する電圧を確実に保持容量120に予め保持することができる。保持された閾値電圧Vthに相当する電圧は駆動トランジスタ121の閾値電圧Vthのキャンセルに用いられる。したがって、画素回路10ごとに駆動トランジスタ121の閾値電圧Vthがばらついていても、画素回路10ごとに完全にキャンセルされるため、画像のユニフォーミティすなわち表示装置の画面全体に亘る発光輝度の均一性が高まる。特に信号電位が低階調のときに現れがちな輝度むらを防ぐことができる。好ましくは、垂直駆動部103は、閾値補正動作に先立って、電源供給線105DSLが第2電位にありかつ映像信号線106HSが映像信号Vsigの非有効期間である基準電位Vofsにある時間帯で、書込駆動パルスWSをアクティブ本例ではHレベルにしてサンプリングトランジスタ125を導通させ、その後に書込駆動パルスWSをアクティブHにしたままで電源供給線105DSLを第1電位に設定する。こうすることで、ソース端Sを基準電位Vofsより十分低い第2電位VccLにリセットし放電期間C=第2ノード初期化期間、且つ、駆動トランジスタ121のゲート端Gを基準電位Vofsにリセットしてから初期化期間D=第1ノード初期化期間、閾値補正動作を開始する閾値補正期間E。このようなゲート電位及びソース電位のリセット動作初期化動作により、後続する閾値補正動作を確実に実行することができる。放電期間Cと初期化期間Dとを合わせて、駆動トランジスタ121のゲート電位Vgとソース電位Vsを初期化する閾値補正準備期間=前処理期間とも称する。閾値補正期間Eでは、電源供給線105DSLの電位が低電位側の第2電位VccLから高電位側の第1電位VccHに遷移することで、駆動トランジスタ121のソース電位Vsが上昇を開始する。即ち、駆動トランジスタ121のゲート端Gは映像信号Vsigの基準電位Vofsに保持されており、駆動トランジスタ121のソース端Sの電位Vsが上昇して駆動トランジスタ121がカットオフするまでドレイン電流が流れようとする。カットオフすると駆動トランジスタ121のソース電位VsはVofs-Vthとなる。閾値補正期間Eでは、ドレイン電流が専ら保持容量120側Ccs<<Cel時に流れ、有機EL素子127側には流れないようにするため、有機EL素子127がカットオフとなるように全画素共通の接地配線cathの電位Vcathを設定しておく。有機EL素子127の等価回路はダイオードと寄生容量Celの並列回路で表されるため、Vel≦VcathVthELである限り、つまり、有機EL素子127のリーク電流が駆動トランジスタ121に流れる電流よりもかなり小さい限り、駆動トランジスタ121のドレイン電流Idsは保持容量120と寄生容量Celを充電するために使われる。この結果、有機EL素子127のアノード端Aの電圧VelつまりノードND122の電位は、時間とともに上昇してゆく。そして、ノードND122の電位ソース電位VsとノードND121の電圧ゲート電位Vgとの電位差がちょうど閾値電圧Vthとなったところで駆動トランジスタ121はオン状態からオフ状態となり、ドレイン電流Idsは流れなくなり、閾値補正期間が終了する。つまり、一定時間経過後、駆動トランジスタ121のゲートソース間電圧Vgsは閾値電圧Vthという値をとる。ここで、閾値補正動作は1回のみ実行するものとすることもできるが、このことは必須ではない。1水平期間を処理サイクルとして、閾値補正動作を複数回に亘って繰り返えしてもよい。例えば、理想的には1回の閾値補正により、閾値電圧Vthに相当する電圧が、駆動トランジスタ121のゲート端Gとソース端Sと間に接続された保持容量120に書き込まれる。しかしながら、閾値補正期間Eは、書込駆動パルスWSをアクティブHにしたタイミングからインアクティブLに戻すタイミングまでであり、この期間が十分に確保されていないときには、閾値電圧Vthに相当する電圧に達する以前に終了してしまう。この問題を解消するには、閾値補正動作を複数回繰り返すのがよい。そのタイミングについては図示を割愛する。閾値補正動作を複数回実行する場合に、1水平期間が閾値補正動作の処理サイクルとなるのは、閾値補正動作に先立って、1水平期間の前半部で映像信号線106HSを介して基準電位Vofsを供給しソース電位を第2電位VccLにセットする初期化動作を経るからである。必然的に、閾値補正期間は、1水平期間よりも短くなってしまう。したがって、保持容量120の静電容量Ccsや第2電位VccLの大きさ関係やその他の要因で、この短い1回分の閾値補正動作期間では、閾値電圧Vthに対応する正確な電圧を保持容量120に保持仕切れないケースも起こり得る。閾値補正動作を複数回実行するのが好ましいのは、この対処のためである。即ち、信号振幅Vinの保持容量120へのサンプリング信号書込みに先行する複数の水平周期で、閾値補正動作を繰り返し実行することで確実に駆動トランジスタ121の閾値電圧Vthに相当する電圧を保持容量120に保持させるのが好ましい。画素回路10においては、閾値補正機能に加えて、移動度補正機能を備えている。即ち、垂直駆動部103は、映像信号線106HSが映像信号Vsigの有効期間である信号電位VofsVinにある時間帯にサンプリングトランジスタ125を導通状態にするため、書込走査線104WSに供給する書込駆動パルスWSを、上述の時間帯より短い期間だけアクティブ本例ではHレベルにする。この期間では、駆動トランジスタ121の制御入力端に信号電位VofsVinを供給した状態で駆動トランジスタ121を介して有機EL素子127の寄生容量Cel及び保持容量120を充電する。この書込駆動パルスWSのアクティブ期間サンプリング期間でもあり移動度補正期間でもあるを適切に設定することで、保持容量120に信号振幅Vinに応じた情報を保持する際、同時に駆動トランジスタ121の移動度μに対する補正を加えることができる。水平駆動部106により映像信号線106HSに信号電位VofsVinを実際に供給して、書込駆動パルスWSをアクティブHにする期間を、保持容量120への信号振幅Vinの書込み期間サンプリング期間とも称するとする。特に、画素回路10における駆動タイミングでは、電源供給線105DSLが高電位側である第1電位VccHにあり、かつ、映像信号Vsigが有効期間にある時間帯内信号振幅Vinの期間で書込駆動パルスWSをアクティブにしている。つまり、その結果、移動度補正時間サンプリング期間もは、映像信号線106HSの電位が、映像信号Vsigの有効期間の信号電位VofsVinにある時間幅と書込駆動パルスWSのアクティブ期間の両者が重なった範囲で決まる。特に、映像信号線106HSが信号電位にある時間幅の中に入るように書込駆動パルスWSのアクティブ期間幅を細めに決めているため、結果的に移動度補正時間は書込駆動パルスWSで決まる。正確には、移動度補正時間サンプリング期間もは、書込駆動パルスWS立ち上がってサンプリングトランジスタ125がオンしてから、同じく書込駆動パルスWSが立ち下がってサンプリングトランジスタ125がオフするまでの時間となる。具体的には、サンプリング期間においては、駆動トランジスタ121のゲート電位Vgが信号電位VofsVinにある状態でサンプリングトランジスタ125が導通オン状態となる。したがって、書込み移動度補正期間Hでは、駆動トランジスタ121のゲート端Gが信号電位VofsVinに固定された状態で、駆動トランジスタ121に駆動電流Idsが流れる。信号振幅Vinの情報は駆動トランジスタ121の閾値電圧Vthに足し込む形で保持される。この結果、駆動トランジスタ121の閾値電圧Vthの変動は常にキャンセルされる形となるので、閾値補正を行なっていることになる。この閾値補正によって、保持容量120に保持されるゲートソース間電圧Vgsは、VsigVth=VinVthとなる。又、同時に、このサンプリング期間で移動度補正を実行するので、サンプリング期間は移動度補正期間を兼ねることとなる書込み移動度補正期間H。ここで、有機EL素子127の閾値電圧をVthELとしたとき、Vofs-Vth<VthELと設定しておくことで、有機EL素子127は、逆バイアス状態におかれ、カットオフ状態ハイインピーダンス状態にあるため、発光することはなく、又、ダイオード特性ではなく単純な容量特性を示す。よって駆動トランジスタ121に流れるドレイン電流駆動電流Idsは保持容量120の静電容量Ccsと有機EL素子127の寄生容量等価容量Celの静電容量Celの両者を結合した容量C=CcsCelに書き込まれていく。これにより、駆動トランジスタ121のドレイン電流は有機EL素子127の寄生容量Celに流れ込み充電を開始する。その結果、駆動トランジスタ121のソース電位Vsは上昇していく。図10のタイミングチャートでは、この上昇分をΔVで表してある。この上昇分、即ち移動度補正パラメータである電位補正値ΔVは、閾値補正によって保持容量120に保持されるゲートソース間電圧Vgs=VinVthから差し引かれることになり、Vgs=VinVth-ΔVとなるので、負帰還をかけたことになる。このとき、駆動トランジスタ121のソース電位Vsは、ゲート電位Vg=Vinから保持容量に保持される電圧Vgs=VinVth-ΔVを差し引いた値-VthΔVとなる。このようにして、画素回路10における駆動タイミングでは、書込み移動度補正期間Hにおいて、信号振幅Vinのサンプリングと移動度μを補正するΔV負帰還量、移動度補正パラメータの調整が行なわれる。書込走査部104は、書込み移動度補正期間Hの時間幅を調整可能であり、これにより保持容量120に対する駆動電流Idsの負帰還量を最適化することができる。電位補正値ΔVは、Idst/Celであり、画素回路10ごとに移動度μのばらつきに起因して駆動電流Idsがばらつく場合でも、それぞれに応じた電位補正値ΔVとなるので、画素回路10ごとの移動度μのばらつきを補正することができる。つまり、信号振幅Vinを一定とした場合、駆動トランジスタ121の移動度μが大きいほど電位補正値ΔVの絶対値が大きくなる。換言すると、移動度μが大きいほど電位補正値ΔVが大きくなるので、画素回路10ごとの移動度μのばらつきを取り除くことができる。画素回路10はブートストラップ機能も備えている。即ち、書込走査部104は、保持容量120に信号振幅Vinの情報が保持された段階で書込走査線104WSに対する書込駆動パルスWSの印加を解除し即ちインアクティブLローにして、サンプリングトランジスタ125を非導通状態にして駆動トランジスタ121のゲート端Gを映像信号線106HSから電気的に切り離す発光期間I。発光期間Iに進むと、水平駆動部106は、その後の適当な時点で映像信号線106HSの電位を基準電位Vofsに戻す。有機EL素子127の発光状態を第mm’-1番目の水平走査期間まで継続する。以上によって、第n,m番目の副画素を構成する有機EL素子127の発光の動作が完了する。この後、次のフレームもしくはフィールドに移って、再び、閾値補正準備動作、閾値補正動作、移動度補正動作、及び発光動作が繰り返される。発光期間Iでは、駆動トランジスタ121のゲート端Gは映像信号線106HSから切り離される。駆動トランジスタ121のゲート端Gへの信号電位VofsVinの印加が解除されるので、駆動トランジスタ121のゲート電位Vgは上昇可能となる。駆動トランジスタ121のゲート端Gとソース端Sと間には保持容量120が接続されており、その保持容量120による効果によって、ブートストラップ動作が行なわれる。ブートストラップゲインが1理想値であると仮定した場合、駆動トランジスタ121のソース電位Vsの変動にゲート電位Vgが連動するようになり、ゲートソース間電圧Vgsを一定に維持することができる。このとき、駆動トランジスタ121に流れる駆動電流Idsは有機EL素子127に流れ、有機EL素子127のアノード電位は駆動電流Idsに応じて上昇する。この上昇分をVelとする。やがて、ソース電位Vsの上昇に伴い、有機EL素子127の逆バイアス状態は解消されるので、駆動電流Idsの流入により有機EL素子127は実際に発光を開始する。ここで、駆動電流Ids対ゲート電圧Vgsの関係は、先のトランジスタ特性を表した式1にVsigVth-ΔV或いはVinVth-ΔVを代入することで、式5A或いは式5B両式を纏めて式5と記すのように表すことができる。Ids=kμVsig-Vofs-ΔV25AIds=kμVin-Vofs-ΔV25Bこの式5から、閾値電圧Vthの項がキャンセルされており、有機EL素子127に供給される駆動電流Idsは駆動トランジスタ121の閾値電圧Vthに依存しないことが分かる。即ち、有機EL素子127を流れる電流Idsは、例えば、Vofsを0ボルトに設定したとした場合、有機EL素子127における輝度を制御するための映像信号Vsigの値から、駆動トランジスタ121の移動度μに起因した第2ノードND2駆動トランジスタ121のソース端における電位補正値ΔVの値を減じた値の2乗に比例する。換言すると、有機EL素子127を流れる電流Idsは、有機EL素子127の閾値電圧VthEL及び駆動トランジスタ121の閾値電圧Vthには依存しない。即ち、有機EL素子127の発光量輝度は、有機EL素子127の閾値電圧VthELの影響及び駆動トランジスタ121の閾値電圧Vthの影響を受けない。そして、第n,m番目の有機EL素子127の輝度は、電流Idsに対応した値である。しかも、移動度μの大きな駆動トランジスタ121ほど、電位補正値ΔVが大きくなるので、ゲートソース間電圧Vgsの値が小さくなる。したがって、式5において、移動度μの値が大きくとも、Vsig-Vofs-ΔV2の値が小さくなる結果、ドレイン電流Idsを補正することができる。即ち、移動度μの異なる駆動トランジスタ121においても、映像信号Vsigの値が同じであれば、ドレイン電流Idsが略同じとなる結果、有機EL素子127を流れ、有機EL素子127の輝度を制御する電流Idsが均一化される。即ち、移動度μのばらつき更には、kのばらつきに起因する有機EL素子127の輝度のばらつきを補正することができる。又、駆動トランジスタ121のゲート端Gとソース端Sと間には保持容量120が接続されており、その保持容量120による効果により、発光期間の最初でブートストラップ動作が行なわれる。そのため、駆動トランジスタ121のゲートソース間電圧Vgs=VinVth-ΔVが一定に維持されたまま、駆動トランジスタ121のゲート電位Vg及びソース電位Vsが上昇する。駆動トランジスタ121のソース電位Vsが-VthΔVVelとなることで、ゲート電位VgはVinVelとなる。このとき、駆動トランジスタ121のゲートソース間電圧Vgsは一定であるので、駆動トランジスタ121は、一定電流駆動電流Idsを有機EL素子127に流す。その結果、有機EL素子127のアノード端Aの電位=ノードND122の電位は、有機EL素子127に飽和状態での駆動電流Idsという電流が流れ得る電圧まで上昇する。ここで、有機EL素子127は、発光時間が長くなるとそのI-V特性が変化してしまう。そのため、時間の経過とともに、ノードND122の電位も変化する。しかしながら、このような有機EL素子127の経時劣化によりそのアノード電位が変動しても、保持容量120に保持されたゲートソース間電圧Vgsは常にVinVth-ΔVで一定に維持される。駆動トランジスタ121が定電流源として動作することから、有機EL素子127のI-V特性が経時変化し、これに伴って駆動トランジスタ121のソース電位Vsが変化したとしても、保持容量120によって駆動トランジスタ121のゲートソース間電位Vgsが一定≒VinVth-ΔVに保たれているため、有機EL素子127に流れる電流は変わらず、したがって有機EL素子127の発光輝度も一定に保たれる。実際にはブートストラップゲインは1よりも小さいので、ゲートソース間電位VgsはVinVth-ΔVよりも小さくなるが、そのブートストラップゲインに応じたゲートソース間電位Vgsに保たれることには変わりがない。以上のように、画素回路10は、駆動タイミングを工夫することで、閾値補正回路や移動度補正回路が自動的に構成される。即ち、画素回路10は、駆動トランジスタ121の特性ばらつき本例では閾値電圧Vth及びキャリア移動度μのばらつきによる駆動電流Idsに与える影響を防ぐために、閾値電圧Vth及びキャリア移動度μによる影響を補正して駆動電流を一定に維持する駆動信号一定化回路として機能するようになっている。ブートストラップ動作だけでなく、閾値補正動作と移動度補正動作とを実行しているため、ブートストラップ動作で維持されるゲートソース間電圧Vgsは、閾値電圧Vthに相当する電圧と移動度補正用の電位補正値ΔVとによって調整されているため、有機EL素子127の発光輝度は駆動トランジスタ121の閾値電圧Vthや移動度μのばらつきの影響を受けることがないし、有機EL素子127の経時劣化の影響も受けない。その結果、表示装置1は、入力される映像信号Vsig信号振幅Vinに対応する安定した階調で表示でき、高画質の画像を得ることができる。又、画素回路10は、nチャネル型の駆動トランジスタ121を用いたソースフォロア回路によって構成することができるために、現状のアノードカソード電極の有機EL素子をそのまま用いても、有機EL素子127の駆動が可能になる。又、駆動トランジスタ121及びその周辺部のサンプリングトランジスタ125等も含めてnチャネル型のみのトランジスタを用いて画素回路10を構成することができ、トランジスタ作製においても低コスト化が図れる。[輝度不足現象の発生原因]図11は、図10に示した駆動タイミングを第2比較例の画素回路10Yに適用した場合に発生する問題点を説明するタイミングチャートであり、図中に、消光前後の拡大図を示している。サンプリング期間移動度補正期間における信号書込み動作時には、信号電位Vinに対応する情報を如何により大きく、更にはより忠実に線形性をもって、保持容量120に書き込むかが肝要となる。より大きくに関しては、いわゆる書込みゲインGinで規定される。映像信号Vsigの信号電位Vinに対して効率よく輝度をとるためには、書込み時に駆動トランジスタ121のゲート電位Vgの上昇とともに駆動電流Idsが流れてソース電位Vsが上昇しない条件下、即ち書込み時に駆動トランジスタ121のソース電位Vsが低い状況での、映像信号Vsig信号電位Vinに対する静電容量Ccsの保持容量120に保持される電圧割合書込みゲインGinをなるべく高くするのがよい。このような条件下における書込みゲインGinは、保持容量120の静電容量Ccs、駆動トランジスタ121のゲート端Gに形成される寄生容量C121gsの静電容量Cgs、有機EL素子127の寄生容量Celを用いて、Gin=C2/C1C2=CcsCgs/{CcsCgsCel}と表すことができる。補助容量310を考慮する場合には、CelをCelCsubとすればよい。寄生容量C121gsの静電容量Cgsは、保持容量120の静電容量Ccsや有機EL素子127の寄生容量Celに比べると小さいと考えてよく、したがって、書込みゲインGinは、保持容量120の静電容量Ccsに対して有機EL素子127の寄生容量Celが十分に大きければ、換言すれば、駆動トランジスタ121のゲート端Gとソース端Sの間に付加される容量値ここでは保持容量120の静電容量Ccsを小さくするか、もしくは、駆動トランジスタ121のソース端Sつまり有機EL素子127のアノード端Aとカソード配線cathつまり有機EL素子127のカソード端Kの間に付加される容量値ここでは有機EL素子127の寄生容量Celを大きくすると、限りなく1に近いことになり、より信号電位Vinの大きさに近い電圧情報を保持容量120に書き込むことができる。一方、より忠実に線形性をもってに関しては、バックゲート効果基板バイアス効果とも称されるを考慮する必要があることが分かった。即ち、バックゲート効果のある電界効果トランジスタを駆動トランジスタTRDに使用すると、高輝度を得るために大きな映像信号レベルを入力しても、その入力した映像信号レベルに対応する輝度が得られない現象が発生する。例えば、MOSトランジスタを使用するものとする。例えば、通常、駆動トランジスタ121MOSトランジスタのベース電位バックゲート電位は発光状態において画素内で用いる最低電圧としておく必要があるため、図4及び図5の第1比較例のように、ベース電位に最低電圧接地電位を固定電位として印加する。この場合、高い発光輝度を必要とするほどゲート電位、ソース電位を高くしなければならず、ベースソース間電圧Vbsソース端とベース端バックゲート端との電位差が増大することとなる。しかしながら、この場合、基板バイアス効果により、ベースソース間電圧Vbsが増大するほど駆動トランジスタ121の閾値電圧Vthは高くなるため、輝度は抑制される方向に動くため、さらにゲートソース間電圧Vgsを開く必要があり、結果としてより映像信号Vsigの電圧を高く信号振幅Vinを大きく設定しなければならない。第1比較例の問題点を解決するため、第2比較例の画素回路10Yのように、駆動トランジスタ121のトランジスタ特性制御端をソース端に接続する、即ち駆動トランジスタ121のベース電位バックゲート電位、ウエル電位とソース電位Vsを一致させることも考えられる。しかしながら、第2比較例の場合、駆動トランジスタ121のオフ時ドレイン端へ第2電位VccLを供給した消光時に、駆動トランジスタ121のドレイン端がベース電位バックゲート電圧よりも低くなる逆バイアス状態となるため信頼性への悪影響が懸念される。この点について、図11中の消光前後の拡大図を参照して説明する。消光前後の拡大図に示すように、電源駆動パルスDSLを第2電位VccLにして消光期間に入り駆動トランジスタ121をオフさせる。このとき、駆動トランジスタ121のドレイン電位Vdは急激に電圧降下するがソース電位Vs=ベース電位Vbは瞬時に低下しないため、ドレイン電位Vdがベース電位Vbよりも低くなる逆バイアス状態となるため信頼性を損ねる。即ち、電源駆動パルスDSLを第2電位VccLにした消光直後には、駆動トランジスタ121のドレイン電圧Vdは短時間で第2電位VccLへと降下する一方、ソース電位Vs及びベース電位Vbは有機EL素子127の寄生容量Ccsや補助容量310Csubを放電しながら電圧降下するため、ある程度の時間を必要とする。そのため、駆動トランジスタ121のドレイン電圧Vdがベース電位Vbよりも低い逆バイアス状態が発生するため、信頼性への悪影響が懸念される。以上のように、第1比較例の画素回路10X及び第2比較例の画素回路10Yの何れも、図10に示した駆動タイミングでは、基板バイアス効果により高輝度が出難い、或いは逆バイアス現象により信頼性が損なわれる等の問題がある。[輝度不足現象の対策手法]バックゲート効果のあるトランジスタを駆動トランジスタに使用する場合、高輝度が出難くなり、表示の線形性が崩れる懸念がある。このため、信頼性を犠牲にすることなく基板バイアス効果による高輝度が出難い問題を解決する方式の開発要求がある。信頼性を損ねないと云う点においては、発光状態における最低電圧例えば接地電位ではなく動作全体として画素回路10内で使用される最低電圧をトランジスタ特性制御信号Vbとして駆動トランジスタ121のトランジスタ特性制御端に供給すればよい。但し、この状態を発光時にも継続すると、発光状態におけるベースソース間電圧Vbsは、バックゲート効果基板バイアス効果により、発光状態における最低電圧をトランジスタ特性制御端に供給した場合よりも一層増大するので、高輝度が一層出難くなり、表示の線形性が益々崩れる。そこで、本実施形態では、先ず、消光時の一定期間は信頼性を損ねないように、動作全体として画素回路10内で使用される最低電圧をトランジスタ特性制御信号Vbのローレベルとして駆動トランジスタ121のトランジスタ特性制御端に供給する。消光時の一定期間は、消光動作後に第1ノードND1とノードND121や第2ノードND2ノードND122がそれぞれの初期化電圧に達するまでの期間であればよい。つまり、第1ノードND1や第2ノードND2の初期化が完了するまでは駆動トランジスタ121のトランジスタ特性制御端へのトランジスタ特性制御信号Vbをローレベルにしておくのがよい。又、動作全体として画素回路10内で使用される最低電圧を供給するタイミングは、消光期間に入るのと概ね同時かそれ以前少し前であるとよい。それ以前であればより確実に消光時の逆バイアス状態を防止できる。更に、本実施形態では、発光時にはトランジスタ特性を向上させることでバックゲート効果に起因する輝度不足現象を解消する。トランジスタ特性を向上させるとは、バックゲート効果によるベースソース間電圧Vbsの増大を緩和することを意味し、一例として閾値電圧Vthを減少させる。発光時とは、信号書込みや移動度補正が完了し発光期間に入った直後からのみを意味するのではなく、発光期間に入る直前からでもよいし、信号書込みや移動度補正が完了し駆動トランジスタ121からの駆動電流Idsが有機EL素子127に流れその寄生容量Celを充電しつつブートストラップ動作により駆動トランジスタ121のソース電位Vsやゲート電圧Vgが上昇し実際に有機EL素子127が発光する状態になるまで或いはその後の適当な時期でもよい。つまり、実際に有機EL素子127が概ね安定に発光するようになった実質的な発光状態となってからでも構わない。換言すれば、少なくとも実質的な発光状態と云える状態に安定的になったら、駆動トランジスタ121の閾値電圧Vthを減少させ得るトランジスタ特性制御信号Vbをトランジスタ特性制御端に供給するとよい。原理図12~図13は、バックゲート効果に起因する輝度不足現象の対策原理を説明する図である。ここで、図12は、トランジスタ特性Vgs-Ids特性の基板電位依存性を説明する図である。図13は、トランジスタ特性制御信号Vbに着目した実施例1の画素回路の駆動方法を説明するタイミングチャートであり、図中に、消光前後の拡大図を示している。周知のように、バックゲート型の薄膜トランジスタやMOS型のトランジスタでは、バックゲート効果により、トランジスタ特性が変動する。例えば、MOS型のトランジスタは、通常はバイポーラトランジスタと同様に3端子デバイスとして取り扱うことが多いが、ソース領域やドレイン領域が形成される基板やウエルも制御端子トランジスタ特性制御端として考えるべきであるので、正確には4端子として取り扱うべきである。そして、ソースとトランジスタ特性制御端例えば基板ボディーとも云うとの間にトランジスタ特性制御信号Vbバックゲート電圧或いは基板電位或いはベース電位とも称するを印加すれば、トランジスタ特性を制御することができる。通常は、バックゲート電圧はダイオードが遮断状態になるように負の電圧で印加される。例えば、バックゲート電圧を印加すると、ダイオードと同様にソース及びドレインチャネル直下の空乏層が変化し、半導体表面のポテンシャルが変化する。そのため、空乏層中の電荷はバックゲート電圧印加がないときとあるときとでは異なり、トランジスタ特性Vgs-Ids特性は図12に示すように変化し、そのため閾値電圧Vthが変化する。バックゲート効果を考慮したとき、閾値電圧Vthはバックゲート電圧に対し、約1/2乗で増加する特性となることが知られている。因みに、単純理論では、閾値電圧Vthはバックゲート電圧に対して1/2乗で増加するが、実際には直線増加と見なしても問題がないことが多い。図12に示すように、基板電位つまりトランジスタ特性制御信号Vbが上昇するほど、閾値が低くなり、ドレイン電流Idsをより多く流すように変化する。逆に、基板電位つまりトランジスタ特性制御信号Vbが減少するほど、閾値が拡大する。よって、発光時には、トランジスタ特性制御信号Vbを非発光時消光時よりも上昇させて閾値を減少させることで、発光時に基板バイアス効果により高輝度がでにくい問題を緩和することができる。消光時には駆動トランジスタ121が逆バイアス状態とならないようにトランジスタ特性制御信号Vbを発光時よりも低下させる。これにより、消光時の逆バイアス現象を緩和し、信頼性を確保した効果的なトランジスタ特性制御信号Vbの印加方法が実現される。因みに、消光時のトランジスタ特性制御信号Vbの値をVbLとし、発光時のトランジスタ特性制御信号Vbの値をVbHとする。トランジスタ特性制御信号Vbの値VbLは、画素回路10の動作全体としてここでは特に閾値補正準備期間に画素回路10内で使用される最低電圧、例えば第2ノード初期化電圧Vini或いはそれ以下等に設定するとよい。トランジスタ特性制御信号Vbの値VbLが第2ノード初期化電圧Viniよりも高く但しVbHL未満なると、若干の逆バイアス状態となるが、発光時よりも低下させない場合よりも逆バイアス状態は緩和される。一方、トランジスタ特性制御信号Vbの値VbHは、発光時に駆動トランジスタ121に印加される最低電圧、例えば第1ノード初期化電圧Vofs或いはそれ以上等に設定するとよい。トランジスタ特性制御信号Vbの値VbHが第1ノード初期化電圧Vofsよりも高くなると、発光時に逆バイアス状態となるので、過度な逆バイアス状態にならないように適度な値にするとよい。このようにすることで、図13中の消光前後の拡大図に示すように、電源駆動パルスDSLの立上り時に駆動トランジスタ121のドレイン電位Vdが第2ノード初期化電圧Viniへと降下するも、それと概ね同時に或いはそれ以前にベース電位Vb=Viniとなっているため、駆動トランジスタ121は逆バイアス状態とはならない。又、発光時にはベース電位Vbを上昇させるため、発光中のベースソース間電圧Vbsの増大を緩和し、つまり、閾値電圧Vthを減少させ、より高い信号電圧が必要になることを防ぐことができる。バックゲート効果のあるトランジスタを駆動トランジスタ121に使用する場合でも、信頼性を犠牲にすることなく基板バイアス効果による高輝度が出難い問題を解決することができる。MOSプロセスを使用した場合に、基板バイアス効果による高輝度が出難い問題を解決するとともに、消光時の逆バイアス現象を緩和し、信頼性を確保した効果的なバックゲート電圧の印加方法を実現できる。MOSプロセスを使用した場合に、発光時のVbsを小さく抑えることができ、高輝度化を図ることができる。消光時の一定期間の経過後から発光状態まで消光時の一定期間の経過後から発光状態までの間のトランジスタ特性制御信号Vbの値を如何様に設定するかについては、原理的には、不問であるが、好ましくは次の点を勘案するとよい。以下では、消光時の一定期間の経過後から発光状態までの間の期間を単に非発光期間とも記す。先ず、少なくとも理想状態で駆動トランジスタ121に電流が流れない期間に駆動トランジスタ121の特性を発光時よりも低下させることで閾値電圧Vthを拡大増大させるのが好ましい。トランジスタ特性の補正処理ここでは閾値補正後の発光の前の一定期間に、駆動トランジスタ121のトランジスタ特性制御端にトランジスタ特性制御信号Vbを供給してトランジスタ特性を低下させることで、駆動トランジスタ121のリークに起因する表示むら現象を解消する。この観点では、消光時の一定期間の経過後から発光状態までの間における非発光時の他の期間に駆動トランジスタ121の特性を低下させるか否かは不問である。図13に示す例では、理想状態で駆動トランジスタ121に電流が流れない期間は、閾値補正期間E後から信号書込み移動度補正期間詳しくはその準備期間Gが開始されるまでの書込みパルスWSがローの期間図中の期間Fである。したがって、実施例1では、少なくとも当該書込みパルスWSがローの期間図中の期間Fは、駆動トランジスタ121のトランジスタ特性制御信号Vbを値VbLに低下させて閾値電圧Vthをより拡大させるとよい。発光前の一定期間、トランジスタ特性制御信号Vbを通常時よりも低下させて閾値を拡大させることで、リークを防ぐことができ、結果として、表示むらを抑制解消することができる。トランジスタ特性制御部640を画素回路10ごとに駆動トランジスタ121のトランジスタ特性制御信号Vbを設定する構成とし、図13に示すように、発光前の一定期間、駆動トランジスタ121のトランジスタ特性制御信号Vbを低下させれば、閾値電圧Vthをより拡大でき、駆動トランジスタ121を確実にオフ状態に維持することができる。駆動トランジスタ121をオフ状態に維持することができれば、リークに起因する表示むら現象を抑制解消することができる。閾値補正後から映像信号書込みまでの期間にリークが発生し、これによって生じていた表示むらを改善することができる。原理的には、その他の非発光期間については、トランジスタ特性制御信号Vbを、発光状態と同じ値VbHとするのか、それとも書込みパルスWSがローの期間のときのレベルローレベル:VbLとするかは自由である。つまり、少なくとも理想状態で駆動トランジスタ121に電流が流れない期間に駆動トランジスタ121の特性を通常時発光時よりも低下ここでは閾値電圧を増大させればよく、非発光時の他の期間に駆動トランジスタ121の特性を低下させるか否かは、基本的には自由である。但し、閾値補正動作後から信号書込みや移動度補正を開始するまでの書込み移動度補正準備期間における駆動トランジスタ121のリーク電流に起因する表示むらをより確実に抑制すると云う点においては、書込み移動度補正準備期間Hの駆動トランジスタ121の特性をその他の期間よりも低下させておくのが好適である。即ち、具体的には、閾値補正期間E後、書込み移動度補正期間H詳しくはその準備期間Gが開始されるまでの期間には、駆動トランジスタ121のトランジスタ特性を低下させる一例として閾値電圧Vthを増大させるとよい。例えば、理想状態で駆動トランジスタ121に電流が流れない期間に駆動トランジスタ121の特性を発光時よりも低下させるが、非発光時の他の期間に駆動トランジスタ121の特性を低下させるか否かは不問とする場合、閾値補正期間Eに駆動トランジスタ121のトランジスタ特性制御信号Vbを低下させて閾値電圧Vthをより拡大させると、トランジスタ特性が低下したときの閾値電圧Vthが保持容量120の両端間に保持され、発光時の閾値電圧Vthと相違が生じ、閾値補正が不十分となることが懸念される。更には、閾値補正期間Eの経過後、書込み移動度補正期間Hが開始されるまでの期間も、閾値補正期間Eにおける閾値電圧Vthと同じであり、リークに対する対処が不十分となり得る。この点も勘案すれば、駆動トランジスタ121が電流を流している状態にあるときには、駆動トランジスタ121の特性を低下させる処理を中止するのが好ましい。つまり、駆動トランジスタ121の閾値電圧Vthの補正処理の期間には、駆動トランジスタ121の閾値電圧thを増大させる処理を中止するこの形態を第1駆動例と記す。少なくとも理想状態で駆動トランジスタ121に電流が流れない期間にはトランジスタ特性制御信号VbをVbLとして駆動トランジスタ121の特性を発光時よりも低下させ、閾値補正期間Eにはトランジスタ特性制御信号Vbを発光時と同じVbHとするが、非発光時の他の期間に駆動トランジスタ121の特性を低下させるか否かは不問である。例えば、閾値補正期間Eの終了より前に駆動トランジスタ121の特性を低下させ、信号書込み開始と同時に中止することもできるこの形態を第2駆動例と記す。具体的には、第1駆動例の駆動タイミングをベースに、更に、書込み移動度補正期間Hの開始とほぼ同時に、駆動トランジスタ121のトランジスタ特性の低下を中止するつまりトランジスタ特性制御信号VbをVbLからVbHに戻す。又、閾値補正期間Eの終了より少し前に駆動トランジスタ121のトランジスタ特性の低下を開始するつまりトランジスタ特性制御信号VbをVbHからVbLにする。つまり、駆動トランジスタ121の基板電位を、閾値補正の終了より少し前、つまり、書込みパルスWSの立下りより少し前直前に低下させ、信号書込み開始時の書込みパルスWSの立上りとほぼ同時に上げるよう構成すればよい。閾値補正終了より少し前に駆動トランジスタ121の基板電位を低下させて閾値電圧Vthを上げることによって、閾値補正後の駆動トランジスタ121のフローティング期間内のリークを抑制することができる。即ち、駆動トランジスタ121に関して、閾値補正終了直前は、Vgs≒Vthとなっていた状態から、トランジスタ特性制御信号Vbつまり基板電位を下げたことによって、基板ソース間電圧Vbsが拡がるため、基板バイアス効果により閾値電圧Vthが拡がりVthexpとなるので、Vgs<Vthexpとなり、この後の書込み移動度補正準備期間等におけるリークを確実に抑えることができる。或いは又、信号書込みや移動度補正の期間にはトランジスタ特性制御信号Vbをローレベルにしておく形態とすることもできるこの形態を第3駆動例と記す。例えば、閾値補正終了より前に駆動トランジスタ121の特性を低下させ、発光開始とほぼ同時に中止する形態とすることもできる。具体的には、第1駆動例の駆動タイミングをベースに、更に、発光開始と同時とほぼ同時に、駆動トランジスタ121のトランジスタ特性の低下を中止するつまりトランジスタ特性制御信号VbをVbLからVbHに戻す。又、閾値補正期間Eの終了より少し前に駆動トランジスタ121のトランジスタ特性の低下を開始するつまりトランジスタ特性制御信号VbをVbHからVbLにする。要するに、駆動トランジスタ121の基板電位を、閾値補正の終了より少し前、つまり、書込みパルスWSの立下りより少し前直前に低下させ、発光開始時ブートストラップ動作開始時の書込みパルスWSの立下りとほぼ同時に上げるよう構成すればよい。第3駆動例の場合でも、第2駆動例と同様に、閾値補正後の駆動トランジスタ121のフローティング期間内のリークを確実に抑えることができる。第3駆動例のメリットを以下に述べる。移動度μが過度に大きい高い駆動トランジスタ121を使用すると、移動度補正がかかり過ぎ、発光直前のゲートソース間電圧Vgsのつぶれが生じ、著しい輝度低下やユニフォミティの低下が発生することが懸念される。この弊害を抑制するべく、移動度補正パルスを狭幅にすることが必要になる。ところが、実際には、狭幅の移動度補正パルスにして動作させることは、回路構成や遅延その他の面から、パルス幅の設定管理が困難である。例えば、MOSFETでは移動度μが高いため、移動度補正がかかり過ぎ、輝度が低下しないよう移動度補正パルスを数ナノ秒程度にすることが必要になることが懸念される。このような狭パルスの制御は困難である。この点を踏まえると、移動度補正パルスを狭幅にせずに現状をほぼ維持して、移動度補正期間に流れる電流値を減らすことが望ましい。第3駆動例の駆動タイミングでは、移動度補正期間の閾値電圧Vthが大きくなるため、この効果を得ることができる。或いは又、閾値補正終了とほぼ同時に、つまり、書込みパルスWSの立下りとほぼ同時に駆動トランジスタ121の特性を低下させ、信号書込み開始と同時に中止する形態とすることもできるこの形態を第4駆動例と記す。更には、閾値補正終了とほぼ同時に、つまり、書込みパルスWSの立下りとほぼ同時に駆動トランジスタ121の特性を低下させ、発光開始とほぼ同時に中止する形態とすることもできる第5駆動例と記す。第4駆動例や第5駆動例は、閾値補正後に保持容量120の両端に保持されるゲートソース間電圧Vgsは、第2駆動例或いは第3駆動例よりも、発光時の閾値電圧Vthにより近い値となる。図14~図15は、トランジスタ特性制御信号Vbを制御する実施例2を説明する図である。ここで、図14は、トランジスタ特性制御信号Vbに着目した実施例2の画素回路の駆動方法を説明するタイミングチャートである。図15は、図14に示す実施例2の駆動タイミングを実現する回路構成例を説明する図である。実施例1では、消光時の一定期間の経過後から発光状態までの間のトランジスタ特性制御信号Vbの値を如何様に設定するかについては、不問としていた。そして、この非発光期間にとり得る種々のバリエーションについて説明した。これに対して、実施例2は、消光時の一定期間の経過後から発光状態までの間のトランジスタ特性制御信号Vbの値をローレベルつまりVbLとする駆動トランジスタの特性を低下させておく事例である。発光状態ではハイレベルつまりVbHとするので、全体としては、駆動トランジスタ121のトランジスタ特性制御端ベース電位Vbに2値を与える矩形波を印加する。例えば、第1ノード初期化電圧Vofsの値については、本回路の構成上、閾値補正をかけるため、Vofs-Vth>0とする。更に、本回路はMOSトランジスタを使用することを前提としており、画素内の最低電位は0Vで、マイナスとすることは一般的ではない。そのため、本構成では、ウエル電位トランジスタ特性制御信号Vbはローレベル=0V=Vini、ハイレベル=Vofsとする。逆に、あまりないケースではあるが、Vofs=0Vとした場合、Vini及び画素内最低電圧はVofs-Vth未満のたとえば-3Vなどに設定する必要があるため、ウエル電位トランジスタ特性制御信号Vbはローレベル=-3V、ハイレベル=0V=Vofsとする必要がある。実使用を考えた場合、Vofs=0V或いはそれ未満の可能性は低いと云ってよい。消光時にトランジスタ特性制御端をローレベルとするべく、一例として、図14に示すように、自段n段目とするの電源駆動パルスDSLnの立下り以前に低電圧第1電圧:VbLに降下させる。n段目の電源駆動パルスDSLnの立下り以前を規定するタイミングとして、ここでは、前段n-1段目の電源駆動パルスDSLn1の立下りを利用する。又、発光時中に再び高電圧第2電圧:VbHに上昇させる。n段目の発光時中の電源駆動パルスDSLnの立上りを規定するタイミングとして、ここでは、次段n1段目の電源駆動パルスDSLn1の立上りを利用する。こうすることで、自段の電源駆動パルスDSLnの立下り以前である前段n-1段目の電源駆動パルスDSLn1の立下り時に低電圧第1電圧:VbLに降下させ、発光時である次段n1段目の電源駆動パルスDSLn1の立上り時に再び上昇させる。尚、このようなタイミングを実現するため、画素回路10では、Vラインごとに駆動トランジスタ121のトランジスタ特性制御端ベース電位Vb即ちウェルを分離する。図15には、図14に示す駆動タイミングを実現する回路構成例が示されている。図15Aは、駆動走査部105の構成例である。図15Bは、実施例2を適用する場合の駆動走査部105及び特性制御走査部621Bの構成例である。図15Aに示すように、駆動走査部105は、シフトレジスタ部410と、論理回路部420と、出力バッファ部440とを有する。図示を割愛しているが、シフトレジスタ部410の前段にはインタフェース部が設けられる。シフトレジスタ部410は、レジスタ412S/Rが複数段少なくとも行数分縦続接続されて設けられており、画素アレイ部102の各画素回路10を行単位で順次選択する。例えば、図15Bに示すように、図示しないインタフェース部からスタートパルスSPDSが初段のレジスタ412に与えられると、そのスタートパルスSPDSを図示しないインタフェース部からのシフトロックCKDS垂直走査クロックに同期してレジスタ412で順次シフトし、一単位期間幅ここでは1水平期間:1HのアクティブHのシフトパルスSFTPとして各段から出力する図中の参照子nは段数を示す。レジスタ412に入力されるシフトロックCKDSの1周期は駆動パルスの1周期と同じであり、電源駆動パルスDSLについては1水平周期と同じである。論理回路部420は、論理回路422Logicを段ごとに有しており、各段のレジスタ412からのシフトパルスSFTPが対応する段の論理回路422に供給されるとともに、図示しないインタフェース部からイネーブルパルスENDSが与えられる。論理回路422は、シフトパルスSFTPとイネーブルパルスENDSとに基づき、規定されている論理に従って、画素アレイ部102の電源供給線105DSLに与えられる電源駆動パルスDSLの元となるパルス信号を生成する。場合によっては、シフトパルスSFTPに基づき複数のシフトロックCKDSに亘るウィンドウパルスを生成し、ウィンドウパルスとイネーブルパルスENDSとに基づき、規定されている論理に従って、画素アレイ部102の電源供給線105DSLに与えられる電源駆動パルスDSLの元となるパルス信号を生成することもある図14の例が該当する。例えば、図15Bに示すように、シフトパルスSFTPとイネーブルパルスENDSとの論理積をとることで、実質的に電源駆動パルスDSLの元となるパルス信号DSが順次シフトされて出力される。出力バッファ部440は、バッファ442Bufferを段ごとに有しており、対応する段の論理回路422からの比較的狭振幅全体的な電圧レベルが低いいわゆる論理レベルのパルス信号DSをレベル変換して対応する行の電源供給線105DSLに電源駆動パルスDSLとして出力する。バッファ442は、各行の電源供給線105DSLを介して2種類の電源電圧第1電位VccHと第2電位VccLを切り替えて駆動トランジスタ121のドレイン端に供給するように、電源駆動パルスDSLと対応する論理回路422で生成されたパルス信号DSを第1電位VccHと第2電位VccLとにレベル変換する。このため、バッファ442は、電源供給線105DSLと接続される部分には、十分な駆動能力を持つ出力回路を備える。図示を割愛するが、出力回路は、一例として、低電圧論理回路レベルで動作する第1インバータと、高電圧第1電位VccHと第2電位VccLで動作する第2インバータとを有する。第2インバータは、pチャネル型のトランジスタp型トランジスタと、nチャネル型のトランジスタn型トランジスタとを、第1電位VccH用の供給端と第2電位VccL用の供給端との間に直列に配置した構成となっている。p型トランジスタのソース端は第1電位VccH用の供給端に接続され、n型トランジスタのソース端は第2電位VccL用の供給端に接続される。p型トランジスタとn型トランジスタの各ドレイン端を共通に接続し、その接続点を電源供給線105DSLに接続する。全体としては、出力回路は、CMOSバッファを構成している。第1インバータには、電源駆動パルスDSLと同相関係にあるパルス信号DSが第2インバータが論理回路422から供給される。第2インバータは、p型トランジスタとn型トランジスタの各ゲート端を共通に接続し、その接続点に電源駆動パルスDSLと同相関係にあるパルス信号DSを第2インバータで論理反転したパルス信号NDSが供給される。パルス信号NDSがLレベルのときにはn型トランジスタがオフするとともにp型トランジスタがオンするので第1電位VccHが電源供給線105DSLに供給される一方、パルス信号NDSがHレベルのときにはp型トランジスタがオフするとともにn型トランジスタがオンするので第2電位VccLが電源供給線105DSLに供給される。この動作から分かるように出力回路は電源電圧切替回路として機能する。実施例2の特性制御走査部621Bは、駆動走査部105の論理回路部420詳しくは論理回路422から出力されるパルス信号DS電源駆動パルスDSLと同相関係にあるを利用してトランジスタ特性制御信号Vbの元になるパルス信号VBを生成し、パルス信号VBをローレベルはVini等にハイレベルはVofs等にそれぞれレベル変換する。このため、特性制御走査部621Bは、図15Cに示すように、論理回路632を段ごとに具備した論理回路部630とバッファを段ごとに具備した図示しない出力バッファ部とを有している。これから分かるように、特性制御走査部621Bは、シフトレジスタ部410を有しない点を除いて概ね駆動走査部105と同様の構成をしている。図は、駆動走査部105とは別に特性制御走査部621Bを設けているが、駆動走査部105内に特性制御走査部621Bを設けることもできる。因みに、トランジスタ特性制御信号Vbを行ごとに供給するので、行ごとに駆動トランジスタ121のウエル電位トランジスタ特性制御信号の分離を行なえばよく、駆動トランジスタ121のウエルは、素子ごとの分離を排除しないが、少なくとも行ごとに分離しておけばよい。論理回路部630は、論理回路632としてANDゲートを使用している。自段n段目の論理回路6322ANDゲートは、前段の論理回路422n1から出力されたパルス信号DSn1と次段の論理回路422n1から出力されたパルス信号DSn1との論理積をとりパルス信号VBnを生成する。同様の動作が各段の論理回路632で行なわれることにより、実質的にトランジスタ特性制御信号Vbの元となるパルス信号VBが順次シフトされて出力される。図示しない出力バッファ部は、バッファを段ごとに有しており、対応する段の論理回路632からの比較的狭振幅全体的な電圧レベルが低いいわゆる論理レベルのパルス信号VBをレベル変換して、対応する行の特性制御走査線621VBにトランジスタ特性制御信号Vbとして出力する。バッファは、例えばバッファ442と同様の構成をなしており、各行の特性制御走査線621VBを介して2種類の電圧ここではローレベルはVini、ハイレベルはVofsとするを切り替えて駆動トランジスタ121のトランジスタ特性制御端に供給するように、トランジスタ特性制御信号Vbと対応する論理回路632で生成されたパルス信号VBをViniとVofsとにレベル変換する。以下、詳細説明を割愛するが、バッファは、バッファ442に対して、第1電位VccHをVofsに変更し、第2電位VccLをViniに変更して考えればよい。因みに第2電位VccLは元々Viniに対応する。このような特性制御走査部621Bの構成では、トランジスタ特性制御信号Vbの波形を得るには、電源駆動パルスDSLの元になるパルス信号DSを利用して論理処理具体的には論理積によりトランジスタ特性制御信号Vbの元になるパルス信号VBを生成すればよいし、ローレベルの設定にViniつまり第2電位VccLを使用できるしハイレベルの設定にVofs水平駆動部106で使用される電圧を使用できるので、外部から新たに電源やパルスを追加する必要はない。因みに、ハイレベルとして第1ノード初期化電圧Vofsを使用しせず、或いは、ローレベルとして第2ノード初期化電圧Viniを使用せず、更には、現状の画素回路10で使用されている電圧と異なる電圧をハイレベルやローレベルに使用する場合には、それ用の電源が必要になることは云うまでもない。変形例特性制御走査部621Bは、トランジスタ特性制御信号VbをハイレベルVofsに上昇させるタイミングとして、実施例2では発光期間中に行なっているが、閾値補正終了後から信号書込み期間内の任意のタイミングに行っなてもよい。但し、この場合には、駆動トランジスタ121のソース電位Vsに対してベース電位Vbが上回らない逆バイアス状態とならないように、ハイレベルをVofs-Vthとする必要がある。図16は、トランジスタ特性制御信号Vbを制御する実施例3を説明する図である。ここで、図16Aは、トランジスタ特性制御信号Vbに着目した実施例3の画素回路の駆動方法を説明するタイミングチャートである。図16Bは、図16Aに示す駆動タイミングを実現する回路構成例を説明する図である。実施例3は、図16Aに示すように、実施例1で説明した第1駆動例と第3駆動例とを行なう形態である。即ち、実施例1をベースにして、駆動トランジスタ121の閾値電圧Vthの補正処理の期間にはトランジスタ特性制御信号Vbをハイレベルにする第1駆動例を適用し、閾値補正動作後から信号書込みや移動度補正が完了するまではトランジスタ特性制御信号Vbをローレベルにする第3駆動例を適用する。例えば、自段n段目とするの電源駆動パルスDSLnの立下り以前に低電圧第1電圧:VbLに降下させる。n段目の電源駆動パルスDSLnの立下り以前を規定するタイミングとして、実施例2と同様に、前段n-1段目の電源駆動パルスDSLn1の立下りを利用する。第1駆動例を適用するべく、トランジスタ特性制御信号Vbをハイレベルにするタイミングとして、例えば、n段目の電源駆動パルスDSLの元になるパルス信号DSnがローレベルにおけるn段目の書込駆動パルスWSnの立上りエッジを利用する。第3駆動例を適用するべく、トランジスタ特性制御信号Vbをローレベルにするタイミングとして、例えば、n段目の電源駆動パルスDSLの元になるパルス信号DSnがハイレベルにおけるn段目の書込駆動パルスWSnの最初の立下りエッジを利用する。又、発光時中に再び高電圧第2電圧:VbHに上昇させる。n段目の発光時中の電源駆動パルスDSLnの立上りを規定するタイミングとして、実施例2と同様に、次段n1段目の電源駆動パルスDSLn1の立上りを利用する。こうすることで、自段の電源駆動パルスDSLnの立下り以前である前段n-1段目の電源駆動パルスDSLn1の立下り時に低電圧第1電圧:VbLに降下させ、閾値補正時には高電圧第2電圧:VbHに上昇させ、閾値補正完了から書込み移動度補正が完了するまでは低電圧第1電圧:VbLに降下させ、更に、発光時である次段n1段目の電源駆動パルスDSLn1の立上り時に再び上昇させる。尚、このようなタイミングを実現するため、画素回路10では、Vラインごとに駆動トランジスタ121のトランジスタ特性制御端ベース電位Vb即ちウェルを分離する。図16Bには、図16Aに示す駆動タイミングを実現する回路構成例が示されている。実施例3の特性制御走査部621Cは、論理回路641を段ごとに具備した論理回路部640とバッファを段ごとに具備した図示しない出力バッファ部と、実施例2で説明した論理回路632とを有している。出力バッファ部は実施例2で説明したものと同様である。論理回路641は、n段目について詳細を示しているように、インバータ642及びインバータ643と、ANDゲート644及びANDゲート646と、エッジトリガタイプのRSFF648RSフリップフロップと、ORゲート649とを有している。n段目の電源駆動パルスDSLnの元になるパルス信号DSnが図示しない論理回路4222から、インバータ642nとANDゲート646nの一方の入力端とに供給される。n段目の書込駆動パルスWSnの元になるパルス信号が図示しない論理回路から、インバータ643nとANDゲート644nの一方の入力端とに供給される。インバータ642nの出力パルスがANDゲート644nの他方の入力端に供給され、インバータ643nの出力パルスがANDゲート646nの他方の入力端に供給される。ANDゲート644nの出力パルスがRSFF648nのセット端に供給され、ANDゲート646nの出力パルスがRSFF648nのリセット端に供給される。これにより、RSFF648nの非反転出力端Qには、書込駆動パルスWSnの立上りエッジでハイレベルとなり書込駆動パルスWSnの立下りエッジでローレベルとなる出力パルス648Qnが出力される。ORゲート649は、一方の入力端に出力パルス648Qnが供給され、他方の入力端に論理回路632nの出力パルスが供給される。これにより、n-1段目の電源駆動パルスDSLn1の立下りからn1段目の電源駆動パルスDSLn1の立上りまでの期間において、n段目の書込駆動パルスWSnの立上りから立下りまでがハイレベルでその他はローレベルとなるトランジスタ特性制御信号Vbnの元になるパルス信号がORゲート649から出力される。このパルス信号が図示しない出力バッファ部のバッファに供給されることにより、実施例2と同様に、ハイレベルがVofsで、ローレベルがViniのトランジスタ特性制御信号Vbが生成される。変形例特性制御走査部621Cは、書込駆動パルスWSnの立上りエッジに代えて、書込駆動パルスWSn1の立上りエッジや電源駆動パルスDSLn1の元になるパルス信号DSn1を利用することもできる。回路構成としては、ANDゲート644nの一方の入力端への書込駆動パルスWSnを、書込駆動パルスWSn1の元になるパルス信号や論理回路422からのパルス信号DSn1に変更すればよい。図17は実施例4を説明する図である。実施例4は、消光時の逆バイアス現象を緩和して信頼性を確保しつつ、バックゲート効果に起因する輝度不足現象を抑制解消する前述の技術が適用された表示装置を搭載した電子機器についての事例である。本実施形態の表示むら抑制処理は、ゲーム機、電子ブック、電子辞書、携帯電話機等の各種の電子機器に使用される電流駆動型の表示素子を具備した表示装置に適用することができる。例えば、図17Aは、電子機器700が、画像表示装置の一例である表示モジュール704を利用したテレビジョン受像機702の場合の外観例を示す斜視図である。テレビジョン受像機702は、台座706に支持されたフロントパネル703の正面に表示モジュール704を配置した構造となっており、表示面にはフィルターガラス705が設けられている。図17Bは、電子機器700がデジタルカメラ712の場合の外観例を示す図である。デジタルカメラ712は、表示モジュール714、コントロールスイッチ716、シャッターボタン717、その他を含んでいる。図17Cは、電子機器700がビデオカメラ722の場合の外観例を示す図である。ビデオカメラ722は、本体723の前方に被写体を撮像する撮像レンズ725が設けられ、更に、表示モジュール724や撮影のスタート/ストップスイッチ726等が配置されている。図17Dは、電子機器700がコンピュータ732の場合の外観例を示す図である。コンピュータ732は、下型筐体733a、上側筐体733b、表示モジュール734、Webカメラ735、キーボード736等を含んでいる。図17Eは、電子機器700が携帯電話機742の場合の外観例を示す図である。携帯電話機742は、折り畳み式であり、上側筐体743a、下側筐体743b、表示モジュール744a、サブディスプレイ744b、カメラ745、連結部746この例ではヒンジ部、ピクチャーライト747等を含んでいる。ここで、表示モジュール704、表示モジュール714、表示モジュール724、表示モジュール734、表示モジュール744a、サブディスプレイ744bは、本実施形態による表示装置を用いることにより作製される。これにより、各電子機器700は、駆動トランジスタの閾値電圧や移動度のばらつき更には、kのばらつきに起因する輝度ばらつきを補正することができるだけでなく、消光時の逆バイアス現象を緩和しつつ、バックゲート効果に起因する輝度不足現象を抑制解消することができ、信頼性を確保しつつ高画質の表示を行なうことができる。以上、本明細書で開示する技術について実施形態を用いて説明したが、請求項の記載内容の技術的範囲は前記実施形態に記載の範囲には限定されない。本明細書で開示する技術の要旨を逸脱しない範囲で前記実施形態に多様な変更または改良を加えることができ、そのような変更または改良を加えた形態も本明細書で開示する技術の技術的範囲に含まれる。前記の実施形態は、請求項に係る技術を限定するものではなく、実施形態の中で説明されている特徴の組合せの全てが、本明細書で開示する技術が対象とする課題の解決手段に必須であるとは限らない。前述した実施形態には種々の段階の技術が含まれており、開示される複数の構成要件における適宜の組合せにより種々の技術を抽出できる。実施形態に示される全構成要件から幾つかの構成要件が削除されても、本明細書で開示する技術が対象とする課題と対応した効果が得られる限りにおいて、この幾つかの構成要件が削除された構成も、本明細書で開示する技術として抽出され得る。例えば、トランジスタをnチャネルとpチャネルで入れ替え、それに合わせて、電源や信号の極性を逆転させる等した相補型の構成にできることは云うまでもない。前記実施形態の記載を踏まえれば、特許請求の範囲に記載の請求項に係る技術は一例であり、例えば、以下の技術が抽出される。以下列記する。[付記1]表示部と、保持容量と、映像信号と対応する駆動電圧を保持容量に書き込む書込トランジスタと、保持容量に書き込まれた駆動電圧に基づいて表示部を駆動する駆動トランジスタ、とを備え、消光開始時における駆動トランジスタの逆バイアス状態を抑制可能に構成されている画素回路。[付記2]表示部の消光前の一定期間から消光後の一定期間までの間、駆動トランジスタの特性が低下するように制御可能に構成されている付記1に記載の画素回路。[付記3]駆動トランジスタへの電源供給を停止して表示部を消光させる前に、駆動トランジスタの特性が低下するように制御可能に構成されている付記1又は付記2に記載の画素回路。[付記4]表示部の発光開始に連動して、駆動トランジスタの特性を元に戻す付記2又は付記3に記載の画素回路。[付記5]表示部が安定に表示を開始してから駆動トランジスタの特性を元に戻す付記4に記載の画素回路。[付記6]表示部が配列された画素部を備え、表示部ごとに、駆動トランジスタの特性を制御する付記1乃至付記5の何れか1項に記載の画素回路。[付記7]画素部は、表示部が2次元マトリクス状に配列されている付記6に記載の画素回路。[付記8]前段の駆動トランジスタへの電源供給を制御するパルス信号が前段の駆動トランジスタへの電源供給を停止して表示部を消光するときに自段の駆動トランジスタの特性を低下させる付記7に記載の画素回路。[付記9]次段の駆動トランジスタへの電源供給を制御するパルス信号が次段の駆動トランジスタへの電源供給を開始するときに自段の駆動トランジスタの特性を元に戻す付記8に記載の画素回路。[付記10]前段の駆動トランジスタへの電源供給を制御するパルス信号に基づき、自段の駆動トランジスタの特性を制御する信号を生成するトランジスタ特性制御部を有する付記7又は付記8に記載の画素回路。[付記11]トランジスタ特性制御部は、前段の駆動トランジスタへの電源供給を制御するパルス信号と次段の駆動トランジスタへの電源供給を制御するパルス信号とに基づき、自段の駆動トランジスタの特性を制御する信号を生成する付記10に記載の画素回路。[付記12]駆動トランジスタは、閾値電圧を制御し得る特性制御端を有し、特性制御端は、少なくとも段ごとに分離されている付記7乃至付記11の何れか1項に記載の画素回路。[付記13]駆動トランジスタは、閾値電圧を制御し得る特性制御端を有し、閾値電圧を制御するための制御信号を特性制御端に供給する付記1乃至付記11の何れか1項に記載の画素回路。[付記14]駆動トランジスタは、金属酸化膜型の電界効果トランジスタである付記12又は付記13に記載の画素回路。[付記15]駆動トランジスタは、バックゲート型の薄膜トランジスタである付記12又は付記13に記載の画素回路。[付記16]駆動トランジスタが電流を流している状態にあるときには、駆動トランジスタの特性を低下させる処理を中止する付記1乃至付記15の何れか1項に記載の画素回路。[付記17]書込トランジスタをオン状態として映像信号と対応する駆動電圧を保持容量に書き込みつつ駆動トランジスタを介して保持容量に電流を供給する処理と連動して、駆動トランジスタの特性を制御可能に構成されている付記1乃至付記16の何れか1項に記載の画素回路。[付記18]表示部、保持容量、映像信号と対応する駆動電圧を保持容量に書き込む書込トランジスタ、及び、保持容量に書き込まれた駆動電圧に基づいて表示部を駆動する駆動トランジスタ、を具備する表示素子が配列されており、更に、消光開始時における駆動トランジスタの逆バイアス状態が抑制されるように、駆動トランジスタの特性を制御する特性制御部を備えた表示装置。[付記19]表示部、保持容量、映像信号と対応する駆動電圧を保持容量に書き込む書込トランジスタ、及び、保持容量に書き込まれた駆動電圧に基づいて表示部を駆動する駆動トランジスタ、を具備する表示素子が配列されており、更に、書込トランジスタに供給される映像信号を生成する信号生成部と、消光開始時における駆動トランジスタの逆バイアス状態が抑制されるように、駆動トランジスタの特性を制御する特性制御部、とを備えた電子機器。[付記20]表示部を駆動する駆動トランジスタを備えた画素回路を駆動する方法であって、消光開始時に、駆動トランジスタの逆バイアス状態が抑制されるように、駆動トランジスタの特性を制御する画素回路の駆動方法。"