チャネル形成領域を有する半導体膜と、前記チャネル形成領域上に絶縁膜を介して設けられた浮遊ゲートと、を有し、前記浮遊ゲートの材料は、単位体積あたりチタンの原子数が窒素の原子数よりも多く含まれている窒化チタンであることを特徴とする半導体記憶装置。チャネル形成領域を有する半導体膜と、前記チャネル形成領域上に絶縁膜を介して設けられた浮遊ゲートと、を有し、前記浮遊ゲートの材料は、チタン組成比が原子百分率にて56atomic以上75atomic以下である窒化チタンであることを特徴とする半導体記憶装置。半導体膜としてn型シリコンを用いたメモリトランジスタにおいて、浮遊ゲートを金属材料のように半導体膜より仕事関数が高い材料で設けた場合には、浮遊ゲート側のトンネル絶縁膜の障壁高さが半導体膜側と比較して高くなるため、F-Nトンネル電流を用いた消去方法においては消去電圧が高くなる。そこで浮遊ゲートを仕事関数の小さいチタンで作製することにより、消去電圧を低くすることが出来るが、チタンの還元性が高いため、トンネル絶縁層をチタンが侵食し、トンネル絶縁膜の膜厚は成膜した膜厚より薄くなってしまうため、正確な膜厚のコントロールが困難である。そのため、小さい電圧でも書き込み消去が起こってしまい、誤書き換え耐性などの信頼性が確保できなくなってしまうという問題がある。チタンの還元性を抑えるために浮遊ゲートに窒化チタンを用いることが出来るが、化学量論的組成の窒化チタンを用いた場合には、消去電圧が上がってしまい、消費電力が増加するという問題がある。この発明では、低消費電力で、誤書き換え耐性の高い不揮発性半導体メモリ素子を提供することを目的とする。本発明は、浮遊ゲートに窒化チタンを用いる場合でも、そのチタンと窒素の組成比を化学量論的組成比からずらすことにより、かかる課題を解決することを要旨とする。本発明の半導体記憶装置の一は、チャネル形成領域を有する半導体膜と、半導体膜のチャネル形成領域上に絶縁膜を介して設けられた浮遊ゲートとを有し、浮遊ゲートの材料は、単位体積あたりチタンの原子数が窒素の原子数よりも多く含まれている窒化チタンであることを特徴としている。本発明の半導体記憶装置の一は、チャネル形成領域を有する半導体膜と、半導体膜のチャネル形成領域上に絶縁膜を介して設けられた浮遊ゲートとを有し、浮遊ゲートの材料は、チタン組成比が原子百分率にて56atomic以上75atomic以下である窒化チタンであることを特徴としている。浮遊ゲートを、窒化チタンとし、単位体積あたりチタンの原子数が窒素の原子数よりも多く含むように、好ましくは、窒化チタンのチタン組成比を56atomic以上75atomic以下にすることで、低消費電力化を達成し、且つ誤書き換え耐性の高い不揮発性半導体メモリ素子を提供することが出来る。以下、本発明の実施の形態について図面を参照しながら説明する。ただし、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは当業者であれば容易に理解される。したがって、本実施の形態の記載内容に限定して解釈されるものではない。なお、本明細書中の図面において、同一部分または同様な機能を有する部分には同一の符号を付し、その説明は省略する場合がある。本実施の形態では、トランジスタ型の半導体記憶素子メモリトランジスタとも記すを具備する半導体記憶装置およびその作製方法に関して図面を参照して説明する。なお、以下の説明において、書き込み電圧と消去電圧とは、特に断らない限り電圧の絶対値のことをさすものとする。なお本明細書において、原子百分率とは、単位体積中に含まれるすべての原子の数を100としたときの注目している原子の数の割合を示し、atomicあるいはat.であらわすこととする。浮遊ゲートを仕事関数の小さいチタンで作製すると、消去電圧を低くすることが出来るが、チタンの還元性が高いため、トンネル絶縁層をチタンが侵食してしまい、誤書き換え耐性などの信頼性が確保できなくなってしまう。そこで、浮遊ゲートに窒化チタンを用いるが、化学量論的組成の窒化チタンを用いた場合には、消去電圧が上がってしまい、消費電力が増加してしまう。そこで、本発明の要旨は、信頼性を確保しつつ、消費電圧を下げるため、チタンと窒素の組成比を化学量論的組成比からずらし、単位体積あたりチタンの原子数が窒素の原子数よりも多く含まれている窒化チタンを浮遊ゲートに用いることである。実施の形態1本実施の形態では半導体記憶装置の構造に関して説明する。本実施の形態で示す半導体記憶装置は、チャネル形成領域102aを具備する半導体膜102と、半導体膜102のチャネル形成領域102a上に形成された第1の絶縁膜103または第1の絶縁膜203、浮遊ゲート104、第2の絶縁膜105または第2の絶縁膜205、および制御ゲート106から構成されるメモリトランジスタを有している図1参照。浮遊ゲート104は窒化チタンで形成する。ここで用いる窒化チタンは、単位体積あたりチタンの原子数が窒素の原子数よりも多く含まれていることが肝要である。好ましくは、窒化チタンにおけるチタン組成比は、56atomic以上75atomic以下とする。後述する実施例1および比較例にて作製されたメモリトランジスタにおける書き込み電圧および消去電圧の浮遊ゲート材料比較を図5に示す。ここでは、書き込み電圧とは、メモリトランジスタのしきい値電圧を4Vとするために制御ゲート106に印加する正極性の電圧とした。また、消去電圧とは、メモリトランジスタのしきい値電圧を0Vとするために制御ゲート106に印加する負極性の電圧とした。書き込み電圧を印加した時間および消去電圧を印加した時間は共に500μsecとした。図5より、チタン組成比が46atomic以下では消去電圧が大きく、チタン組成比が56atomic以上では消去電圧が小さいことがわかる。書き込み電圧については浮遊ゲート材料による明確な違いはなかった。つまり、チタン組成比が56atomic以上となる窒化チタンを浮遊ゲート材料として用いることで、消去電圧が小さいメモリトランジスタを作製することができる。後述する実施例1および比較例にて作製されたメモリトランジスタにおける誤書き換え耐性の浮遊ゲート材料比較を図6に示す。ここでいう誤書き換え耐性とは誤書き込み耐性および誤消去耐性の総称であり、どちらもメモリトランジスタの信頼性のひとつで、同一ワード線上で他のメモリセルに書き込み消去を行った場合に、当該メモリトランジスタのしきい値電圧変動の小ささの指標を示し、数値が高いほど耐性が強く良好なメモリトランジスタであることを示す。具体的には、誤書き込み耐性は前述した書き込み電圧に対する誤書き込み電圧の割合を示し、誤消去電圧は前述した消去電圧に対する誤消去電圧の割合を示す。ここで、誤書き込み電圧とは、最初に0Vであったメモリトランジスタのしきい値電圧が、0.5Vまで上昇したときに制御ゲートに印加されていた正極性の電圧のことである。電圧印加時間は80secとした。誤消去電圧とは、最初に4Vであったメモリトランジスタのしきい値電圧が、2.5Vまで下降したときに制御ゲートに印加されていた負極性の電圧のことである。電圧印加時間は80secとした。図6より、チタン組成比が88atomic以上では、チタン組成比100atomicに比べ向上はしているが、75atomic以下に比べ誤書き換え耐性の悪化が始まっていることがわかる。一方でチタン組成比が75atomic以下では問題なく誤書き換え耐性が確保できていることがわかる。つまり、窒化チタンを浮遊ゲート材料とし、より好ましくはチタン組成比が75atomic以下とすることで、良好な誤書き換え耐性となるメモリトランジスタを作製することができる。なお、図5、図6に示したチタン組成比は、ラマン拡散法RBSによる分析結果に基づく値である。そのため、本実施の形態では、浮遊ゲート104を、窒化チタンとし、単位体積あたりチタンの原子数が窒素の原子数よりも多く含むように、好ましくは、チタン組成比が56atomic以上75atomic以下の範囲となる窒化チタンで作製することにより、低消費電力で、誤書き換え耐性の高いメモリトランジスタを作製することができる。実施の形態2本実施の形態では、半導体記憶装置のメモリトランジスタの作製方法に関して図面を参照して説明する。なお、以下の説明では、n型のメモリトランジスタを形成する場合について説明する。まず、基板100上に絶縁膜101を介して半導体膜102を形成する図2A参照。基板100は、ガラス基板、金属基板やステンレス基板、半導体基板、本工程の処理温度に耐えうる耐熱性があるプラスチック基板等を用いるとよい。このような基板であれば、その面積や形状に大きな制限はないため、例えば、1辺が1メートル以上であって、矩形状のものを用いれば、生産性を格段に向上させることができる。絶縁膜101は、酸化珪素、窒化珪素、酸化窒化珪素SiOxNyx>y、窒化酸化珪素SiNxOyx>y等の絶縁材料を用いて単層又は積層で形成する。形成方法については特に限定されず、CVD法やスパッタ法等を用いて形成することができる。基板100上に絶縁膜を設けることで、基板100の凹凸の影響を軽減することや基板100から上部素子への不純物拡散を防止することができる。半導体膜102は、スパッタ法、LPCVD法、プラズマCVD法等により、25~200nm好ましくは30~150nmの厚さで形成する。半導体膜102としては、例えば、非晶質半導体膜例えば、非晶質シリコン膜又は多結晶半導体膜例えば、多結晶シリコン膜を形成すればよい。多結晶半導体膜は、非晶質半導体膜にレーザー光の照射やRTA又はファーネスアニール炉を用いる熱結晶化法等を行うことにより形成することができる。また、SOISilicononInsulator基板を用いてもよい。SOI基板を用いることによって、半導体膜102として単結晶半導体膜例えば、単結晶シリコン膜を用いることができる。例えば、スマートカット法、ELTRANEpitaxialLayerTransfer法等の貼り合わせ法を用いて、単結晶半導体膜を基板100に貼り合わせて設けることができる。ここでは、半導体膜102として、非晶質シリコン膜を形成した後、当該非晶質シリコン膜にレーザー光を照射して多結晶シリコン膜を形成する。次に、半導体膜に不純物元素を導入する図2B参照。なお、ここで不純物元素を導入しない形態であっても良い。次に、半導体膜102上に第1の絶縁膜203を形成する図2C参照。第1の絶縁膜203は、メモリトランジスタにおいてトンネル絶縁膜として機能しうる。第1の絶縁膜203は、珪素の酸化物または珪素の窒化物を含む膜例えば、酸化珪素SiOx膜、酸化窒化珪素SiOxNyx>y膜、窒化珪素SiNx膜、窒化酸化珪素SiNxOyx>y膜等を単層又は積層で形成する。第1の絶縁膜203は、CVD法又はスパッタ法等により形成することができる。また、半導体層に酸素雰囲気下でプラズマ処理を行うことにより当該半導体層の表面に酸化膜を形成してもよい。次に、第1の絶縁膜203上に導電膜204、第2の絶縁膜205および導電膜206を順に形成する図2D参照。導電膜204は、スパッタ法等により窒化チタン膜を形成する。ただし、形成時の窒素ガス流量を調節するなどして、単位体積あたりチタンの原子数が窒素の原子数よりも多く含むように、好ましくはチタン組成比が56atomic以上75atomic以下となるように窒化チタン膜を形成する。第2の絶縁膜205は、スパッタ法やプラズマCVD法等により、珪素の酸化物または珪素の窒化物を含む膜例えば、酸化珪素膜、酸化窒化珪素膜、窒化珪素膜、窒化酸化珪素膜等を、単層又は積層で形成する。例えば、酸化窒化珪素膜と窒化珪素膜と酸化窒化珪素膜を順に積層させた構造で設けることができる。導電膜206は、タンタルTa、タングステンW、チタンTi、モリブデンMo、アルミニウムAl、銅Cu、クロムCr、ニオブNb等から選択された元素でなる膜、またはこれらの元素の窒化物でなる膜代表的には、窒化タンタル、窒化タングステン膜、窒化チタン膜を単層又は積層させて用いることができる。次に、第1の絶縁膜203、導電膜204、第2の絶縁膜205および導電膜206を選択的にエッチングして第1の絶縁膜103、浮遊ゲート104、第2の絶縁膜105、制御ゲート106を形成する図2E参照。なお、第1の絶縁膜203のエッチングを行わず残存させてもよい図1B参照。次に、残存した浮遊ゲート104、第2の絶縁膜105および制御ゲート106の積層構造をマスクとして半導体膜102に不純物元素を導入して不純物領域102bを形成する図3A参照。導入する不純物元素は、n型の不純物元素又はp型の不純物元素を用いる。n型の不純物元素としては、リンPやヒ素As等を用いることができる。p型の不純物元素としては、ボロンBやアルミニウムAlやガリウムGa等を用いることができる。本実施の形態では、n型のメモリトランジスタを作製するため、n型の不純物元素例えば、リンPを半導体膜102に導入する。なお、不純物領域102bはメモリトランジスタのソース領域又はドレイン領域として機能し、不純物領域102bに含まれる不純物元素の濃度はチャネル形成領域102aに含まれる不純物元素の濃度より高くする。その後、層間絶縁膜107を形成した後、不純物領域102bに到達するように開口し、導電膜108を形成する図3B参照。導電膜108は、メモリトランジスタにおいて、ソース電極又はドレイン電極として機能する。以上の工程により、半導体記憶装置を構成するメモリトランジスタが得られる。なお、本実施の形態で示す半導体記憶装置を構成するメモリトランジスタは上述した構成に限られず、チャネル形成領域102aと不純物領域102bとの間にLDD領域102cまたは122を設けた構成としてもよい図1C、D参照。本実施の形態では、n型のメモリトランジスタの形成に関して説明したが、これに限られずp型のメモリトランジスタも同様に形成することができる。実施の形態3本実施の形態では、上記実施の形態で示した不揮発性半導体記憶装置を具備する半導体装置の適用例に関して図面を参照して以下に説明する。また、本発明の不揮発性半導体記憶装置は、メモリを具備したあらゆる分野の電子機器に用いることが可能である。例えば、本発明の不揮発性半導体記憶装置を適用した電子機器として、ビデオカメラ、デジタルカメラ等のカメラ、ゴーグル型ディスプレイヘッドマウントディスプレイ、ナビゲーションシステム、音響再生装置カーオーディオ、オーディオコンポ等、コンピュータ、ゲーム機器、携帯情報端末モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等、記録媒体を備えた画像再生装置具体的にはDVDdigitalversatiledisc等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置などが挙げられる。それら電子機器の具体例を図7に示す。図7A、Bは、デジタルカメラを示している。図7Bは、図7Aの裏側を示す図である。このデジタルカメラは、筐体2111、表示部2112、レンズ2113、操作キー2114、シャッターボタン2115などを有する。また、取り出し可能な不揮発性のメモリ2116を備えており、当該デジタルカメラで撮影したデータをメモリ2116に記憶させておく構成となっている。本発明を用いて形成された不揮発性の半導体記憶装置は当該メモリ2116に適用することができる。また、図7Cは、携帯電話を示しており、携帯端末の1つの代表例である。この携帯電話は筐体2121、表示部2122、操作キー2123などを含む。また、携帯電話は、取り出し可能な不揮発性のメモリ2125を備えており、当該携帯電話の電話番号等のデータ、映像、音楽データ等をメモリ2125に記憶させ再生することができる。本発明を用いて形成された不揮発性の半導体記憶装置は当該メモリ2125に適用することができる。また、図7Dは、デジタルプレーヤーを示しており、オーディオ装置の1つの代表例である。図7Dに示すデジタルプレーヤーは、本体2130、表示部2131、メモリ部2132、操作部2133、イヤホン2134等を含んでいる。なお、イヤホン2134の代わりにヘッドホンや無線式イヤホンを用いることができる。メモリ部2132は、本発明を用いて形成された不揮発性の半導体記憶装置を用いることができる。例えば、記録容量が20~200ギガバイトGBのNAND型不揮発性メモリを用いることができる。また、操作部2133を操作することにより、映像や音声音楽を記録、再生することができる。なお、メモリ部2132に設けられた不揮発性の半導体記憶装置は、取り出し可能な構成としてもよい。また、図7Eは、電子ブック電子ペーパーともいうを示している。この電子ブックは、本体2141、表示部2142、操作キー2143、メモリ部2144を含んでいる。またモデムが本体2141に内蔵されていてもよいし、無線で情報を送受信できる構成としてもよい。メモリ部2144は、本発明を用いて形成された不揮発性の半導体記憶装置を用いることができる。例えば、記録容量が20~200ギガバイトGBのNAND型不揮発性メモリを用いることができる。また、操作キー2143を操作することにより、映像や音声音楽を記録、再生することができる。なお、メモリ部2144に設けられた不揮発性の半導体記憶装置は、取り出し可能な構成としてもよい。以上の様に、本発明の不揮発性半導体記憶装置の適用範囲は極めて広く、メモリを有するものであればあらゆる分野の電子機器に用いることが可能である。本実施例では、図5および図6にて示した書き込み消去電圧データおよび誤書き込み耐性誤消去耐性データを実際に取得したメモリトランジスタの作製方法に関して図面図4を参照して説明する。まず、基板100としてガラス基板を用い、当該ガラス基板上に成膜する絶縁膜101として、厚さ50nmの窒化酸化シリコンSiNxOy、x>y>0および厚さ100nmの酸化窒化シリコンSiOxNy、x>y>0の絶縁膜をCVD法により成膜した。絶縁膜101の上に半導体膜102を多結晶シリコン膜で形成した。多結晶シリコン膜は次のように形成した。まず、CVD法により、水素モノシランを原料に厚さ66nmの非晶質シリコン膜を形成した。次いで、500°C1時間、および550°C4時間の加熱処理を行い、非晶質シリコン膜の水素を放出させた。そして、YVO4レーザー発振器の第2高調波波長532nmのビームを非晶質シリコン膜に照射して、非晶質シリコン膜を結晶化して、多結晶シリコン膜を形成した。YVO4レーザー発振器は、半導体レーザーLD励起の連続発振レーザー発振器である。そして、エッチング処理により、この多結晶シリコン膜を所望の形状に加工して、半導体膜102を形成した図4A参照。次に、半導体膜102に高密度プラズマ酸化処理を行い、半導体膜102上に第1の絶縁膜203を10nm形成した。第1の絶縁膜203は、メモリトランジスタにおいてトンネル絶縁膜として機能しうる。次に、スパッタ装置で30nmの膜厚の窒化チタン膜を第1の絶縁膜203上に形成した。形成する窒化チタン膜のチタン組成比は46atomic以上88atomic以下の範囲である。また、チタン組成比が100atomicのチタン膜も作製した。チタンターゲットを用い、チャンバー内圧を0.2Pa、直流電源を12kW、窒素ガス雰囲気窒素流量50sccmという条件で行った。得られた窒化チタン膜のチタン組成比は46atomicであった。次に、チタンターゲットを用い、チャンバー内圧を0.2Pa、直流電源を12kW、アルゴンガスと窒素ガスの混合雰囲気アルゴン流量20sccm、窒素流量30sccmという条件で行った。得られた窒化チタン膜のチタン組成比は56atomicであった。次に、チタンターゲットを用い、チャンバー内圧を0.2Pa、直流電源を12kW、アルゴンガスと窒素ガスの混合雰囲気アルゴン流量25sccm、窒素流量25sccmという条件で行った。得られた窒化チタン膜のチタン組成比は66atomicであった。次に、チタンターゲットを用い、チャンバー内圧を0.2Pa、直流電源を12kW、アルゴンガスと窒素ガスの混合雰囲気アルゴン流量30sccm、窒素流量20sccmという条件で行った。得られた窒化チタン膜のチタン組成比は75atomicであった。次に、チタンターゲットを用い、チャンバー内圧を0.2Pa、直流電源を12kW、アルゴンガスと窒素ガスの混合雰囲気アルゴン流量40sccm、窒素流量10sccmという条件で行った。得られた窒化チタン膜のチタン組成比は88atomicであった。チタン組成比が100atomicのチタン膜を形成するには、チタンターゲットを用い、チャンバー内圧を0.1Pa、直流電源を1kW、アルゴンガス雰囲気アルゴン流量20sccmという条件で行った。窒化チタン膜あるいはチタン膜を形成後、エッチング処理により、この窒化チタン膜あるいはチタン膜を所定の形状に加工し、浮遊ゲート104となる導電膜を形成した図4B。次に、プラズマドーピング装置により、半導体膜102にリンPを添加して、不純物領域122を形成した図4C。ソースガスには水素で希釈したPH3を用いた。次に、浮遊ゲート104を覆って、第2の絶縁膜205を形成した。ここでは、プラズマCVD装置で、厚さ50nmの酸化窒化シリコン膜を形成した。次に、第2の絶縁膜205上に、スパッタ装置で、厚さ30nmの窒化タンタルおよび厚さ170nmのタングステン膜の積層膜を形成した。この積層膜をエッチングして、制御ゲート106を形成した図4D。次いで、制御ゲート106をマスクに、プラズマドーピング装置により半導体膜102にリンを添加した図4E。ソースガスには水素で希釈したPH3を用いた。この工程で、半導体膜102に不純物領域102bを形成した。次に、制御ゲート106を覆って、厚さ50nmの酸化シリコン膜を形成した後図示せず、窒素雰囲気で480°Cの加熱処理を行い、不純物領域102b、122に添加したリンを活性化した。次いで、層間絶縁膜107として厚さ100nmの酸化窒化シリコン膜と、厚さ600nmの酸化シリコン膜の積層膜を形成した。次いで、絶縁膜203、205、107の積層膜を開口し、スパッタ装置で、厚さ60nmのチタン膜、厚さ40nmの窒化チタン膜、厚さ500nmの純アルミニウム膜、および厚さ100nmのチタン膜でなる積層構造の導電膜を形成した。エッチング処理により、この積層膜を所望の形状に加工し、導電膜108を形成した。以上の工程により、本願のメモリセルを作製した図4F参照。本実施例にて作製したメモリトランジスタの書き込み電圧および消去電圧を測定した結果が図5、誤書き込み耐性および誤消去耐性を測定した結果が図6である。なお、本実施例で示したチタン組成比は、ラマン拡散法RBSによる分析結果に基づく値である。図5より、チタン組成比が46atomic以下では消去電圧が大きく、チタン組成比が56atomic以上では消去電圧が小さいことがわかる。つまり、チタン組成比が56atomic以上となる窒化チタンを浮遊ゲート材料として用いることで、消去電圧が小さいメモリトランジスタを作製することができる。図6より、チタン組成比が88atomic以上では、チタン組成比100atomicに比べ向上はしているが、75atomic以下に比べ誤書き換え耐性の悪化が始まっていることがわかる。一方でチタン組成比が75atomic以下では問題なく誤書き換え耐性が確保できていることがわかる。つまり、窒化チタンを浮遊ゲート材料とし、より好ましくはチタン組成比が75atomic以下とすることで、良好な誤書き換え耐性となるメモリトランジスタを作製することができる。