被検出対象の物理量を検出するセンサ素子10と、前記センサ素子の出力信号を一定期間毎にサンプリングするAD変換器32と、前記AD変換器から出力されるサンプリング値をフィルタ処理するためのフィルタ演算を繰り返し実施する演算手段S250と、前記AD変換器から出力されるサンプリング値が規定値以上であるか否かを判定する判定手段S210と、を備え、前記サンプリング値が規定値未満であると前記判定手段が判定したときには、前記演算手段が長い周期で前記フィルタ演算を繰り返し実施し、前記サンプリング値が規定値以上であると前記判定手段が判定したときには、前記演算手段が短い周期で前記フィルタ演算を繰り返し実施することを特徴とする物理量センサ。前記AD変換器から出力されるサンプリング値が前記規定値よりも大きな状態から小さい状態に移行する下降期間内に今回の前記サンプリングのタイミングが入っているか否かを判定する下降期間判定手段S230を備え、前記今回のサンプリングのタイミングが前記下降期間に入っていると前記下降期間判定手段が判定したときには、前記演算手段が短い周期で前記フィルタ演算を繰り返し実施し、前記今回のサンプリングのタイミングが前記下降期間を終えていると前記下降期間判定手段が判定したときには、前記演算手段が長い周期で前記フィルタ演算を繰り返し実施することを特徴とする請求項1に記載の物理量センサ。前記AD変換器が前記サンプリングを実施する毎に、前記サンプリング値が規定値以上であるか否かを前記判定手段が判定するようになっており、前記下降期間判定手段S230は、前記サンプリング値が規定値以上であると前記判定手段が判定した後に前記サンプリング値が規定値未満であると前記判定手段が判定した回数が所定回数未満であるか否かを判定することにより、前記今回の前記サンプリングのタイミングが前記下降期間内に入っているか否かを判定することを特徴とする請求項2に記載の物理量センサ。n回目の前記フィルタ演算の演算結果をYnとし、前記n回目の前記フィルタ演算に先だって演算されるn-1回目の前記フィルタ演算の演算結果をYn-1とし、前記n-1回目の前記フィルタ演算に先だって演算されるn-S回目の前記フィルタ演算の演算結果をYn-Sとし、前記サンプリング値をXをとし、前記Xに掛けるための係数をA0とし、前記Yn-1に掛けるための係数をB0とし、Yn-Sに掛けるための係数をBSとしたとき、前記演算手段は、A0X、B0Yn-1、およびBSYn-Sを用いて前記Ynを演算するものであり、前記AD変換器から出力されるサンプリング値が前記規定値よりも小さな状態から大きな状態に移行する上昇期間内に今回の前記サンプリングのタイミングが入っているか否かを判定する上昇期間判定手段S310を備え、前記今回のサンプリングのタイミングが前記上昇期間に入っていると前記上昇期間判定手段が判定したときには、前記演算手段は、前記Yn-Sを前記Yn-1と同一値にして前記Ynを演算することを特徴とする請求項1ないし3のいずれか1つに記載の物理量センサ。前記AD変換器が前記サンプリングを実施する毎に、前記サンプリング値が規定値以上であるか否かを前記判定手段が判定するようになっており、前記上昇期間判定手段S310は、前記今回のサンプリング値が規定値以上であると前記判定手段が判定することに先だって、前記判定手段が前記サンプリング値が規定値未満であると判定した場合には、前記今回の前記サンプリングのタイミングが前記上昇期間内に入っているとし、前記上昇期間判定手段S310は、前記今回のサンプリング値が規定値以上であると前記判定手段が判定することに先だって、前記判定手段が前記サンプリング値が規定値以上であると判定した場合には、前記今回の前記サンプリングのタイミングが前記下降期間を終えているとすることを特徴とする請求項4に記載の物理量センサ。被検出対象の物理量を検出するセンサ素子10と、前記センサ素子の出力信号を一定期間毎にサンプリングするAD変換器32と、前記AD変換器から出力されるサンプリング値をフィルタ処理するフィルタ演算を繰り返し実施する演算手段S250と、前記AD変換器から今回出力されるサンプリング値と前記AD変換器から前回出力されたサンプリング値との差分が規定値以上であるか否かを判定する判定手段S210と、を備え、前記差分が規定値未満であると前記判定手段が判定したときには、前記演算手段が長い周期で前記フィルタ演算を繰り返し実施し、前記差分が規定値以上であると前記判定手段が判定したときには、前記演算手段が短い周期で前記フィルタ演算を繰り返し実施することを特徴とする物理量センサ。前記AD変換器から出力されるサンプリング値に基づいて、前記差分が前記規定値よりも大きな状態から小さい状態に移行する下降期間内に今回の前記サンプリングのタイミングが入っているか否かを判定する下降期間判定手段S230を備え、前記今回のサンプリングのタイミングが前記下降期間に入っていると前記下降期間判定手段が判定したときには、前記演算手段が短い周期で前記フィルタ演算を繰り返し実施し、前記今回のサンプリングのタイミングが前記下降期間を終えていると前記下降期間判定手段が判定したときには、前記演算手段が長い周期で前記フィルタ演算を繰り返し実施することを特徴とする請求項6に記載の物理量センサ。前記AD変換器が前記センサ素子の出力信号をサンプリングする毎に、前記差分が規定値以上であるか否かを前記判定手段が判定するようになっており、前記下降期間判定手段S230は、前記差分が規定値以上であると前記判定手段が判定した後に前記差分が規定値未満であると前記判定手段が判定した回数が所定回数未満であるか否かを判定することにより、前記今回の前記サンプリングのタイミングが前記下降期間内に入っているか否かを判定することを特徴とする請求項7に記載の物理量センサ。n回目の前記フィルタ演算の演算結果をYnとし、前記n回目の前記フィルタ演算に先だって演算されるn-1回目の前記フィルタ演算の演算結果をYn-1とし、前記n-1回目の前記フィルタ演算に先だって演算されるn-S回目の前記フィルタ演算の演算結果をYn-Sとし、前記サンプリング値をXとし、前記Xに掛けるための係数をA0とし、前記Yn-1に掛けるための係数をB0とし、Yn-Sに掛けるための係数をBSとしたとき、前記演算手段は、A0X、B0Yn-1、およびBSYn-Sを用いて前記Ynを演算するものであり、前記差分が前記規定値よりも小さな状態から大きな状態に移行する上昇期間内に今回の前記サンプリングのタイミングが入っているか否かを判定する上昇期間判定手段S310を備え、前記今回のサンプリングのタイミングが前記上昇期間に入っていると前記上昇期間判定手段が判定したときには、前記演算手段は、前記Yn-Sを前記Yn-1と同一値にして前記Ynを演算することを特徴とする請求項6ないし8のいずれか1つに記載の物理量センサ。前記AD変換器が前記サンプリングを実施する毎に、前記差分が規定値以上であるか否かを前記判定手段が判定するようになっており、前記上昇期間判定手段S310は、前記差分が規定値以上であると前記判定手段が判定することに先だって、前記判定手段が前記差分が規定値未満であると判定した場合には、前記今回の前記サンプリングのタイミングが前記上昇期間内に入っているとし、前記上昇期間判定手段S310は、前記今回の前記差分が規定値以上であると前記判定手段が判定することに先だって、前記判定手段が前記差分が規定値以上であると判定した場合には、前記今回の前記サンプリングのタイミングが前記下降期間を終えているとすることを特徴とする請求項9に記載の物理量センサ。前記AD変換器32が前記サンプリングを実施する毎に前記演算手段が前記フィルタ演算を実施することにより、前記演算手段が短い周期で前記フィルタ演算を実施するようになっており、前記AD変換器32が複数回、前記サンプリングを実施する毎に前記演算手段が1回の前記フィルタ演算を実施することにより、前記演算手段が長い周期で前記フィルタ演算を実施することを特徴とする請求項1ないし10のいずれか1つに記載の物理量センサ。n回目の前記フィルタ演算の演算結果をYnとし、前記n回目の前記フィルタ演算に先だって演算されるn-d回目の前記フィルタ演算の演算結果をYn-dとし、前記サンプリング値をXとし、前記Xに掛けるための係数をA0とし、Yn-dに掛けるための係数をBとしたとき、前記演算手段は、A0X、およびBYn-dを用いて前記Ynを演算するものであり、前記演算手段が長い周期で前記フィルタ演算を実施するときと、前記演算手段が短い周期で前記フィルタ演算を実施するときとでは、前記フィルタ演算のフィルタ特性が同一になるように前記演算手段が前記フィルタ演算で用いる前記係数としてのA0およびBを切り替えるようになっていることを特徴とする請求項1ないし3、6ないし8のいずれか1つに記載の物理量センサ。被検出対象の物理量を検出するセンサ素子10と、前記センサ素子の出力信号を一定期間毎にサンプリングするAD変換器32と、第1のクロックとこの第1のクロックよりも低い周波数を有する第2のクロックとのうちいずれか一方のクロックを出力するクロック発生手段31bと、前記AD変換器から出力されるサンプリング値が規定値以上であるか否かを判定する比較手段33aと、前記クロック発生手段から出力されるクロックを動作クロックとして動作し、かつ前記AD変換器から出力されるサンプリング値をフィルタ処理するためのフィルタ演算を繰り返し実施するCPU36と、を備え、前記比較手段33aが前記サンプリング値が規定値以上であると判定したときに、前記比較手段は、前記クロック発生手段から前記CPUに与えるクロックの周波数を前記第1のクロックの周波数に設定するようになっており、前記比較手段33aが前記サンプリング値が規定値未満であると判定したときには、前記比較手段は、前記サンプリング値が規定値未満であると判定した旨を示す判定結果信号を前記CPUに出力して、前記CPUが前記クロック発生手段から前記CPU自体に与えるクロックの周波数を前記第2のクロックの周波数に設定するようになっていることを特徴とする物理量センサ。前記CPUは、前記AD変換器から出力されるサンプリング値が前記規定値よりも大きい状態から小さい状態に移行する下降期間内に今回の前記サンプリングのタイミングが入っているか否かを判定するものであり、前記今回のサンプリングのタイミングが前記下降期間に入っていると前記CPUが判定したときには、前記クロック発生手段から前記CPUに与えられるクロックの周波数を前記第1のクロックの周波数に維持するようになっており、前記今回のサンプリングのタイミングが前記下降期間を終えていると前記CPUが判定したときには、前記CPUが前記クロック発生手段から前記CPU自体に与えるクロックの周波数を前記第2のクロックの周波数に設定するようになっていることを特徴とする請求項13に記載の物理量センサ。前記AD変換器が前記サンプリングを実施する毎に、前記サンプリング値が規定値以上であるか否かを前記比較手段が判定するようになっており、前記CPUは、前記サンプリング値が規定値以上であると前記比較手段が判定した後に前記サンプリング値が規定値よりも小さいと前記比較手段が判定した回数が所定回数未満であるか否かを判定することにより、前記今回の前記サンプリングのタイミングが前記下降期間内に入っているか否かを判定することを特徴とする請求項14に記載の物理量センサ。n回目の前記フィルタ演算の演算結果をYnとし、前記n回目の前記フィルタ演算に先だって演算されるn-1回目の前記フィルタ演算の演算結果をYn-1とし、前記n-1回目の前記フィルタ演算に先だって演算されるn-S回目の前記フィルタ演算の演算結果をYn-Sとし、前記サンプリング値をXとし、前記Xに掛けるための係数をA0とし、前記Yn-1に掛けるための係数をB0とし、Yn-Sに掛けるための係数をBSとしたとき、前記CPUは、A0X、B0Yn-1、およびBSYn-Sを用いて前記Ynを演算するものであり、前記CPUは、前記AD変換器から出力されるサンプリング値が前記規定値よりも小さい状態から大きい状態に移行する上昇期間内に今回の前記サンプリングのタイミングが入っているか否かを判定するものであり、前記今回のサンプリングのタイミングが前記上昇期間に入っていると前記CPUが判定したときには、前記CPUは、前記Yn-Sを前記Yn-1と同一値にして前記Ynを演算することを特徴とする請求項13ないし15のいずれか1つに記載の物理量センサ。前記AD変換器が前記サンプリングを実施する毎に、前記サンプリング値が規定値以上であるか否かを前記比較手段が判定するようになっており、前記CPUは、前記今回のサンプリング値が規定値以上であると判定することに先だって、前記サンプリング値が規定値未満であると判定した場合には、前記今回の前記サンプリングのタイミングが前記上昇期間内に入っているとし、前記CPUは、前記今回のサンプリング値が規定値以上であると判定することに先だって、前記サンプリング値が規定値以上であると判定した場合には、前記今回の前記サンプリングのタイミングが前記上昇期間を終えているとすることを特徴とする請求項16に記載の物理量センサ。被検出対象の物理量を検出するセンサ素子10と、前記センサ素子の出力信号を一定期間毎にサンプリングするAD変換器32と、第1のクロックとこの第1のクロックよりも低い周波数を有する第2のクロックとのうちいずれか一方のクロックを出力するクロック発生手段31bと、前記AD変換器から今回出力されるサンプリング値と前記AD変換器から前回出力されたサンプリング値との差分が規定値以上であるか否かを判定する比較手段33aと、前記クロック発生手段から出力されるクロックを動作クロックとして動作し、かつ前記AD変換器から出力されるサンプリング値をフィルタ処理するためのフィルタ演算を繰り返し実施するCPU36とを備え、前記比較手段が前記差分が規定値以上であると判定したときに、前記比較手段は、前記クロック発生手段から前記CPUに与えるクロックの周波数を前記第1のクロックの周波数に設定するようになっており、前記差分が規定値未満であると前記比較手段が判定したときには、前記比較手段は、前記差分が規定値未満であると判定した旨を示す判定結果信号を前記CPUに出力して、前記CPUが前記クロック発生手段から前記CPU自体に与えるクロックの周波数を前記第2のクロックの周波数に設定するようになっていることを特徴とする物理量センサ。前記CPUは、前記AD変換器から出力されるサンプリング値に基づいて、前記差分が前記規定値よりも大きい状態から小さい状態に移行する下降期間内に今回の前記サンプリングのタイミングが入っているか否かを判定するものであり、前記今回のサンプリングのタイミングが前記下降期間に入っていると前記CPUが判定したときには、前記クロック発生手段から前記CPUに与えるクロックの周波数が前記第1のクロックの周波数に維持されるようになっており、前記今回のサンプリングのタイミングが前記下降期間を終えていると前記下降期間判定手段が判定したときには、前記CPUが前記クロック発生手段から前記CPU自体に与えるクロックの周波数を前記第2のクロックの周波数に設定するようになっていることを特徴とする請求項18に記載の物理量センサ。前記AD変換器が前記サンプリングを実施する毎に、前記差分と規定値とを前記比較手段が判定するようになっており、前記CPUは、前記差分が規定値以上であると前記比較手段が判定した後に前記差分が規定値未満であると前記比較手段が判定した回数が所定回数未満であるか否かを判定することにより、前記差分が前記規定値よりも大きな状態から小さい状態に移行する下降期間内に今回の前記サンプリングのタイミングが入っているか否かを判定するようになっていることを特徴とする請求項19に記載の物理量センサ。n回目の前記フィルタ演算の演算結果をYnとし、前記n回目の前記フィルタ演算に先だって演算されるn-1回目の前記フィルタ演算の演算結果をYn-1とし、前記n-1回目の前記フィルタ演算に先だって演算されるn-S回目の前記フィルタ演算の演算結果をYn-Sとし、前記サンプリング値をXとし、前記Xに掛けるための係数をA0とし、前記Yn-1に掛けるための係数をB0とし、Yn-Sに掛けるための係数をBSとしたとき、前記CPUは、A0X、B0Yn-1、およびBSYn-Sを用いて前記Ynを演算するものであり、前記CPUは、前記差分が前記規定値よりも小さい状態から大きい状態に移行する上昇期間内に今回の前記サンプリングのタイミングが入っているか否かを判定するものであり、前記今回のサンプリングのタイミングが前記上昇期間に入っていると前記CPUが判定したときには、前記CPUは、前記Yn-Sを前記Yn-1と同一値にして前記Ynを演算することを特徴とする請求項18ないし20のいずれか1つに記載の物理量センサ。前記AD変換器が前記サンプリングを実施する毎に、前記差分が規定値以上であるか否かを前記比較手段が判定するようになっており、前記CPUは、前記差分が規定値以上であると判定することに先だって、前記差分が規定値未満であると判定した場合には、前記今回の前記サンプリングのタイミングが前記上昇期間内に入っているとし、前記CPUは、前記今回の前記差分が規定値以上であると判定することに先だって、前記差分が規定値以上であると判定した場合には、前記今回の前記サンプリングのタイミングが前記上昇期間を終えているとすることを特徴とする請求項21に記載の物理量センサ。n回目の前記フィルタ演算の演算結果をYnとし、前記n回目の前記フィルタ演算に先だって演算されるn-d回目の前記フィルタ演算の演算結果をYn-dとし、前記サンプリング値をXとし、前記Xに掛けるための係数をA0とし、Yn-dに掛けるための係数をBとしたとき、前記CPUは、A0X、およびBYn-dを用いて前記Ynを演算するものであり、前記クロック発生手段から前記CPUに与えられるクロックの周波数が前記第1のクロックの周波数に設定されているときと、前記クロック発生手段から前記CPUに与えられるクロックの周波数が前記第2のクロックの周波数に設定されているときとで、前記フィルタ演算のフィルタ特性が同一になるように前記CPUが前記フィルタ演算で用いる係数としてのA0およびBを切り替えるようになっていることを特徴とする請求項13ないし15、18ないし20のうちいずれか1つに記載の物理量センサ。前記クロック発生手段によって前記CPUの動作クロックの周波数が前記第2のクロックの周波数に設定されているときには、前記CPUが1回の前記フィルタ演算を複数に分散化して実施することを特徴とする請求項13ないし123のいずれか1つに記載の物理量センサ。本発明者等は、上述の3つの特許文献1、2、3を参考にして、センサ素子の出力をデジタル信号に変換してこの変換したデジタル信号に対してデジタルフィルタ演算するシステムについて検討した。例えば、短い時間間隔でデジタルフィルタ演算を繰り返し実施するには、デジタルフィルタ演算の実施に際して高速な演算をする必要があり、多大な電力を必要とする。本発明は上記点に鑑みて、センサ素子の出力に対してデジタルフィルタ演算を実施する物理量センサにおいて、電力消費を低減することを目的とする。上記目的を達成するため、請求項1に記載の発明では、サンプリング値が規定値未満であると判定手段が判定したときには、演算手段が長い周期でフィルタ演算を繰り返し実施し、サンプリング値が規定値以上であると判定手段が判定したときには、演算手段が短い周期でフィルタ演算を繰り返し実施することを特徴とする。請求項1に記載の発明によれば、サンプリング値が規定値未満であると判定手段が判定したときには、演算手段が長い周期でフィルタ演算を繰り返し実施するので、演算手段の演算量を減らすことができる。このため、演算手段が演算する際に必要な消費電力を減らすことができる。したがって、センサ素子の出力に対してデジタルフィルタ演算を実施する物理量センサにおいて、電力消費を低減することができる。請求項2に記載の発明では、今回のサンプリングのタイミングが下降期間に入っていると下降期間判定手段が判定したときには、演算手段が短い周期でフィルタ演算を繰り返し実施し、今回のサンプリングのタイミングが下降期間を終えていると下降期間判定手段が判定したときには、演算手段が長い周期でフィルタ演算を繰り返し実施することを特徴とする。例えば、今回のサンプリングのタイミングが下降期間内に入っているときに、演算手段が長い周期でフィルタ演算する場合には、周期の変更がフィルタ演算におけるフィルタ特性に大きく影響して演算結果が変動する。これに対して、請求項2に記載の発明では、今回のサンプリングのタイミングが下降期間に入っているときには、演算手段が短い周期でフィルタ演算を実施するので、周期の変更がフィルタ演算におけるフィルタ特性に影響を及ぼすことはない。このため、下降期間における演算結果として、従来と同等の演算結果を求めることができる。請求項3に記載の発明では、今回のサンプリングのタイミングが上昇期間に入っていると上昇期間判定手段が判定したときには、演算手段は、Yn-SをYn-1と同一値にしてYnを演算することを特徴とする。例えば、今回のサンプリングのタイミングが上昇期間内に入っているときに、演算手段がフィルタ演算する際に、Yn-Sがフィルタ演算におけるフィルタ特性に大きく影響して演算結果が変動する。これに対して、請求項4に記載の発明では、今回のサンプリングのタイミングが上昇期間に入っているときには、Yn-SをYn-1と同一値にしてYnを演算するので、Yn-Sがフィルタ演算におけるフィルタ特性に影響を及ぼすことはない。このため、上昇期間における演算結果として、従来と同等の演算結果を求めることができる。請求項5に記載の発明では、上昇期間判定手段S310は、今回のサンプリング値が規定値以上であると判定手段が判定することに先だって、判定手段がサンプリング値が規定値未満であると判定した場合には、今回のサンプリングのタイミングが上昇期間内に入っているとし、上昇期間判定手段S310は、今回のサンプリング値が規定値以上であると判定手段が判定することに先だって、判定手段がサンプリング値が規定値以上であると判定した場合には、今回のサンプリングのタイミングが下降期間を終えているとすることを特徴とする。さらに、請求項6に記載の発明では、差分が規定値未満であると判定手段が判定したときには、演算手段が長い周期でフィルタ演算を繰り返し実施し、差分が規定値以上であると判定手段が判定したときには、演算手段が短い周期でフィルタ演算を繰り返し実施することを特徴とする。請求項6に記載の発明によれば、今回のサンプリング値と前回のサンプリング値との差分が規定値未満であると判定手段が判定したときには、演算手段が長い周期でフィルタ演算を繰り返し実施するので、演算手段の演算量を減らすことができる。このため、演算手段が演算する際に必要な消費電力を減らすことができる。したがって、請求項1に記載の発明と同様、センサ素子の出力に対してデジタルフィルタ演算を実施する物理量センサにおいて、電力消費を低減することができる。請求項7に記載の発明では、今回のサンプリングのタイミングが下降期間に入っていると下降期間判定手段が判定したときには、演算手段が短い周期でフィルタ演算を繰り返し実施し、今回のサンプリングのタイミングが下降期間を終えていると下降期間判定手段が判定したときには、演算手段が長い周期でフィルタ演算を繰り返し実施することを特徴とする。これにより、上述の請求項2に記載の発明と同様の効果が得られる。請求項8に記載の発明では、下降期間判定手段S230は、差分が規定値以上であると判定手段が判定した後に差分が規定値未満であると判定手段が判定した回数が所定回数未満であるか否かを判定することにより、今回のサンプリングのタイミングが下降期間内に入っているか否かを判定することを特徴とする。請求項9に記載の発明では、今回のサンプリングのタイミングが上昇期間に入っていると上昇期間判定手段が判定したときには、演算手段は、Yn-SをYn-1と同一値にしてYnを演算することを特徴とする。これにより、上述の請求項4に記載の発明と同様の効果が得られる。請求項10に記載の発明では、上昇期間判定手段S310は、差分が規定値以上であると判定手段が判定することに先だって、判定手段が差分が規定値未満であると判定した場合には、今回のサンプリングのタイミングが上昇期間内に入っているとし、上昇期間判定手段S310は、今回の差分が規定値以上であると判定手段が判定することに先だって、判定手段が差分が規定値以上であると判定した場合には、今回のサンプリングのタイミングが下降期間を終えているとすることを特徴とする。請求項11に記載の発明では、AD変換器32が複数回、サンプリングを実施する毎に演算手段が1回のフィルタ演算を実施することにより、演算手段が長い周期でフィルタ演算を実施することを特徴とする。請求項12に記載の発明では、演算手段が長い周期でフィルタ演算を実施するときと、演算手段が短い周期でフィルタ演算を実施するときとでは、フィルタ演算のフィルタ特性が同一になるように演算手段がフィルタ演算で用いる係数としてのA0およびBを切り替えるようになっていることを特徴とする。請求項12に記載の発明によれば、演算手段が短い周期でフィルタ演算を実施する場合には、演算手段が長い周期でフィルタ演算を実施する場合と同様、従来と同等のフィルタ特性を示す演算結果を求めることができる。請求項13に記載の発明では、比較手段33aがサンプリング値が規定値以上であると判定したときに、比較手段は、クロック発生手段からCPUに与えるクロックの周波数を第1のクロックの周波数に設定するようになっており、比較手段33aがサンプリング値が規定値未満であると判定したときには、比較手段は、サンプリング値が規定値未満であると判定した旨を示す判定結果信号をCPUに出力して、CPUがクロック発生手段からCPU自体に与えるクロックの周波数を第2のクロックの周波数に設定するようになっていることを特徴とする。請求項13に記載の発明によれば、比較手段がサンプリング値が規定値以上であると判定したときには、CPUの動作クロックの周波数が第1のクロックの周波数に設定される。一方、比較手段がサンプリング値が規定値未満であると判定したときにはCPUの動作クロックの周波数が第2のクロックの周波数<第1のクロックの周波数に設定される。このため、サンプリング値が規定値以上であるか否かの判定に関わらず、CPUの動作クロックの周波数が第1のクロックの周波数に設定される場合に比べて、CPUで消費される電力を減らすことができる。このため、請求項1と同様の効果が得られる。請求項14に記載の発明では、今回のサンプリングのタイミングが下降期間に入っているとCPUが判定したときには、クロック発生手段からCPUに与えられるクロックの周波数を第1のクロックの周波数に維持するようになっており、今回のサンプリングのタイミングが下降期間を終えているとCPUが判定したときには、CPUがクロック発生手段からCPU自体に与えるクロックの周波数を第2のクロックの周波数に設定するようになっていることを特徴とする。例えば、今回のサンプリングのタイミングが下降期間内に入っているときに、CPUの動作クロックの周波数が第2のクロックの周波数に設定される場合には、動作クロックの周波数の変更がフィルタ演算におけるフィルタ特性に大きく影響して演算結果が変動する。これに対して、請求項14に記載の発明では、今回のサンプリングのタイミングが下降期間に入っているときには、CPUの動作クロックの周波数が第1のクロックの周波数に維持するので、動作クロックの周波数の変更がフィルタ演算におけるフィルタ特性に影響を及ぼすことはない。このため、下降期間における演算結果として、従来と同等の演算結果を求めることができる。請求項15に記載の発明では、AD変換器がサンプリングを実施する毎に、サンプリング値が規定値以上であるか否かを比較手段が判定するようになっており、CPUは、サンプリング値が規定値以上であると比較手段が判定した後にサンプリング値が規定値よりも小さいと比較手段が判定した回数が所定回数未満であるか否かを判定することにより、今回のサンプリングのタイミングが下降期間内に入っているか否かを判定することを特徴とする。請求項16に記載の発明では、今回のサンプリングのタイミングが上昇期間に入っているとCPUが判定したときには、CPUは、Yn-SをYn-1と同一値にしてYnを演算することを特徴とする。例えば、今回のサンプリングのタイミングが上昇期間内に入っているときに、CPUがフィルタ演算する際に、Yn-Sがフィルタ演算におけるフィルタ特性に大きく影響して演算結果が変動する。これに対して、請求項16に記載の発明では、今回のサンプリングのタイミングが上昇期間に入っているときには、Yn-SをYn-1と同一値にしてYnを演算するので、Yn-Sがフィルタ演算におけるフィルタ特性に影響を及ぼすことはない。このため、上昇期間における演算結果として、従来と同等の演算結果を求めることができる。請求項17に記載の発明では、CPUは、今回のサンプリング値が規定値以上であると判定することに先だって、サンプリング値が規定値未満であると判定した場合には、今回のサンプリングのタイミングが上昇期間内に入っているとし、CPUは、今回のサンプリング値が規定値以上であると判定することに先だって、サンプリング値が規定値以上であると判定した場合には、今回のサンプリングのタイミングが上昇期間を終えているとすることを特徴とする。請求項18に記載の発明では、比較手段が差分が規定値以上であると判定したときに、比較手段は、クロック発生手段からCPUに与えるクロックの周波数を第1のクロックの周波数に設定するようになっており、差分が規定値未満であると比較手段が判定したときには、比較手段は、差分が規定値未満であると判定した旨を示す判定結果信号をCPUに出力して、CPUがクロック発生手段からCPU自体に与えるクロックの周波数を第2のクロックの周波数に設定するようになっていることを特徴とする。請求項18に記載の発明によれば、比較手段が差分が規定値以上であると判定したときには、CPUの動作クロックの周波数が第1のクロックの周波数に設定される。一方、比較手段が差分が規定値未満であると判定したときにはCPUの動作クロックの周波数が第2のクロックの周波数<第1のクロックの周波数に設定される。このため、差分が規定値以上であるか否かの判定に関わらず、CPUの動作クロックの周波数が第1のクロックの周波数に設定される場合に比べて、CPUで消費される電力を減らすことができる。このため、請求項13と同様の効果が得られる。請求項19に記載の発明では、今回のサンプリングのタイミングが下降期間を終えていると下降期間判定手段が判定したときには、CPUがクロック発生手段からCPU自体に与えるクロックの周波数を第2のクロックの周波数に設定するようになっていることを特徴とする。これにより、上述の請求項14に記載の発明と同様の効果が得られる。請求項20に記載の発明では、CPUは、差分が規定値以上であると比較手段が判定した後に差分が規定値未満であると比較手段が判定した回数が所定回数未満であるか否かを判定することにより、差分が規定値よりも大きな状態から小さい状態に移行する下降期間内に今回のサンプリングのタイミングが入っているか否かを判定するようになっていることを特徴とする。請求項21に記載の発明では、今回のサンプリングのタイミングが上昇期間に入っているとCPUが判定したときには、CPUは、Yn-SをYn-1と同一値にしてYnを演算することを特徴とする。これにより、上述の請求項16に記載の発明と同様の効果が得られる。請求項22に記載の発明では、CPUは、差分が規定値以上であると判定することに先だって、差分が規定値未満であると判定した場合には、今回のサンプリングのタイミングが上昇期間内に入っているとし、CPUは、今回の差分が規定値以上であると判定することに先だって、差分が規定値以上であると判定した場合には、今回のサンプリングのタイミングが上昇期間を終えているとすることを特徴とする。請求項23に記載の発明では、クロック発生手段からCPUに与えられるクロックの周波数が第1のクロックの周波数に設定されているときと、クロック発生手段からCPUに与えられるクロックの周波数が第2のクロックの周波数に設定されているときとで、フィルタ演算のフィルタ特性が同一になるようにCPUがフィルタ演算で用いる係数としてのA0およびBを切り替えるようになっていることを特徴とする。請求項23に記載の発明では、CPUが第1のクロックを動作クロックとして動作する場合には、CPUが第2のクロックを動作クロックとして動作する場合と同様、従来と同等のフィルタ特性を示す演算結果を求めることができる。請求項24に記載の発明では、クロック発生手段によってCPUの動作クロックの周波数が第2のクロックの周波数に設定されているときには、CPUが1回のフィルタ演算を複数に分散化して実施することを特徴とする。なお、この欄および特許請求の範囲で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、説明の簡略化を図るべく、図中、同一符号を付してある。第1実施形態図1に本発明に係る自動車用加速度センサ1の電気回路構成を示す。自動車用加速度センサ1は、センサ素子10、増幅回路20、制御装置30、および発振回路40から構成されている。センサ素子10は、被検出対象としての自動車の加速度物理量を検出するセンサエレメントである。増幅回路20はセンサ素子10の出力信号を電圧増幅するアンプである。制御装置30は、増幅回路20の出力信号をデジタル信号に変換するとともに、この変換されたデジタル信号に対するフィルタ処理するためのデジタルフィルタ演算以下、単に、フィルタ演算というを実施する回路である。フィルタ処理は、デジタル信号をフィルタリングすなわち、濾過して濾過信号を求める処理である。具体的には、制御装置30は、低消費電力回路31、AD変換器32、演算器33、および通信回路34から構成されている。低消費電力回路31は、発振回路40からのクロックを第1の分周比で分周してこの分周したクロックを第1のクロックとしてAD変換器31に出力する。低消費電力回路31は、発振回路40からのクロックを第2の分周比で分周してこの分周したクロックを第2のクロックとして演算器33のCPU36に出力する。ここで、クロックとは、一定の周波数を有する信号のことである。第1のクロックは、AD変換器31の動作クロックとして用いられる。第2のクロックは演算器33の動作クロックとして用いられる。なお、第1、第2のクロックとしては、互いに異なる周波数に設定されている。AD変換器32は、低消費電力回路31からのクロックに基づいて動作し、増幅回路20の出力信号を繰り返しサンプリングしてサンプリング値を出力する。演算器33は、低消費電力回路31からのクロックに基づいて動作し、AD変換器32からのサンプリング値に対するフィルタ処理を行うためのフィルタ演算を実施するデジタルフィルタ回路である。具体的には、演算器33は、メモリ35、CPU36、および積和演算器37から構成されている。CPU36は、後述するように、AD変換器32からのサンプリング値AD変換データに対してフィルタ処理を実行する。本実施形態のCPU36は、命令実行の必要の無い場合に、CPU36自体の実行を停止するスリープ機能或いは、ストップ機能を有し、外部からの割り込み後述するAD変換器32からのAD変換完了信号、或いは電子制御装置からの演算結果要求信号の受信にて動作を再開させるウェイクアップ機能を有する。積和演算器37は、CPU36によるコンピュータプログラムの実行に伴って、CPU36からの指令に応じて、フィルタ処理のための積算、加算、引き算などの各種の演算を実施する。メモリ35は、ROM、RAMから構成されて、CPU36のコンピュータプログラムを記憶するとともに、積和演算器36が演算する際に必要な演算結果を格納するバッファ以下、演算結果バッファというを構成する。なお、演算結果バッファの詳細については後述する。通信回路34は、ホストとしての電子制御装置図示省略との間で通信する。図中の符号38は、低消費電力回路31、AD変換器32、演算器33、および通信回路34のうちいずれか2つの装置の間を接続するバスである。次に、本実施形態の自動車用加速度センサ1の作動の説明に先立って、メモリ35の演算結果バッファについて説明する。本実施形態のメモリ35には、演算結果バッファとして第1、第2、第3の演算結果バッファが用意されている。第1の演算結果バッファは、Yn-1の値を格納するためのバッファである。Yn-1は、後述するように、n-1回目のフィルタ演算において後述する数式1で算出される演算結果である。第2の演算結果バッファは、Yn-2の値を格納するためのバッファである。Yn-2は、後述するように、n-2回目のフィルタ演算において数式1で算出される演算結果である。第3の演算結果バッファは、Yn-3の値を格納するためのバッファである。Yn-3は、後述するように、n-3回目のフィルタ演算において数式1で算出された演算結果である。なお、以下、第1~第3の演算結果バッファを明確に区別するために、便宜上、第1の演算結果バッファをYn-1用演算結果バッファとし、第2の演算結果バッファをYn-2用演算結果バッファとし、第3の演算結果バッファをYn-3用演算結果バッファとする。次に、本実施形態の自動車用加速度センサ1の作動について図2~図5を参照して説明する。図2は自動車用加速度センサ1の作動の概略を示す図である。センサ素子10は自動車の加速度すなわち、アナログ物理量を示す出力信号を出力する。増幅回路20はセンサ素子10の出力信号を電圧増幅する。次に、AD変換器図中ADと記す32は、増幅回路20の出力信号すなわち、アナログ信号を一定期間毎にサンプリングしてこのサンプリング毎にサンプリング値を出力する。AD変換器32は、サンプリングが完了する毎に、AD完了信号を演算器33のCPU36に出力する。このことにより、AD変換器32がCPU36に対してアナログ/デジタル変換の完了を通知することになる。CPU36は、積和演算器37とともに、後述するように、AD変換器32からのサンプリング値に対するフィルタ処理のためのフィルタ演算を繰り返し実施する。その後、通信回路34は、ホストとしての電子制御装置図示省略からの演算結果要求信号に対応して演算結果デジタル信号を電子制御装置に出力する。以下、演算器33のCPU36によるメイン演算処理の詳細について図3を参照して説明する。図3はメイン演算処理の全体を示すフローチャートである。メイン演算処理の実行は、例えば演算器33に対する電源オン時にて、開始される。まず、ステップS100において、AD変換器32を初期化し、次のステップS110において通信回路34を初期化する。次のステップS120において、Yn-1用演算結果バッファ、Yn-2用演算結果バッファ、およびYn-3用演算結果バッファをそれぞれ初期化する。次のステップS130において、演算カウンタのカウント値Kとして-2を設定する。演算カウンタのカウント値Kは、後述する上昇期間や下降期間の判定処理図4中のステップ310、S230などのために用いられるパラメータである。次のステップS140において、AD変換器32からの割り込みを許可する。次のステップS150において、通信回路34からの割り込みを許可する。その後、スリープステップS160とウェイクアップステップS170とを交互に実施する。スリープは、CPU36が作動を停止している状態である。スリープは、CPU36によって実行すべき命令がなくなると、行われるものである。ここで、CPU36は、スリープに移行する際に、低消費電力回路31にクロック停止信号を出力する。これに伴い、低消費電力回路31は、CPU36からのクロック停止信号を受けると、CPU36に対するCPUクロックの出力を停止する。このことにより、CPU36がスリープになる。一方、ウェイクアップは、AD変換器32および通信回路34のうちいずれか一方からの割り込みが行われたときに、行われる。具体的には、CPU36は、AD変換器32からのAD完了信号を受けたときにAD変換器32からの割り込みを受けたとしてウェイクアップを行う。通信回路34は、電子制御装置からの演算結果要求信号を受信すると、この受信した演算結果要求信号をCPU36に送信する。CPU36は、通信回路34からの演算結果要求信号を受けたときに通信回路34からの割り込みを受けたとしてウェイクアップを行う。ここで、AD変換器32からのAD完了信号、および通信回路34からの演算結果要求信号は、低消費電力回路31に対しても送信される。このため、AD完了信号、および演算結果要求信号のうちいずれか一方の信号を低消費電力回路31が受けると、低消費電力回路31はCPU36に対するクロックの出力を開始することになる。CPU36は、AD完了信号、および演算結果要求信号のうちいずれか一方の信号を受けると、ウェイクアップして、AD割り込み処理や通信割り込み処理を開始することになる。本実施形態のAD割り込み処理では、通常演算と間引き演算とのうちいずれか一方でフィルタ演算の演算結果を求める。通常演算とは、AD変換器32から割り込みを受ける毎にフィルタ演算を実施するものであり、間引き演算とは、通常演算を実施する周期に比べて長い周期でフィルタ演算を実施するものである。本実施形態の間引き演算の周期は、通常演算の周期の4倍の時間が設定されている。以下、AD割り込み処理の概略について説明する。図4はAD割り込み処理を示すフローチャートである。AD割り込み処理の実行は、上述のように、AD変換器32から割り込みを受ける毎に、開始される。まず、ステップS200において、AD変換器32から出力されるサンプリング値Xすなわち、センサ素子10の出力値を取得して、次のステップS210判定手段において、サンプリング値Xが規定値以上か否かを判定する。本実施形態では、規定値は、車両が走行時か或いは衝突時かを判定するために設定されている加速度である。サンプリング値Xが規定値未満であるときには、ステップS210においてNOと判定して、次のステップS220に進んで、演算カウンタのカウント値Kを1つインクリメントする。ここで、本実施形態では、サンプリング値Xが規定値未満である場合には、原則的には、長い周期でフィルタ演算を行う間引き演算により演算結果を求めるものの、サンプリング値Xが規定値より大きい状態から小さい状態に変化する下降期間において、間引き演算によりフィルタ演算を行う場合には、フィルタ演算の周期の変更が、フィルタ演算のフィルタ特性に影響し過ぎる。このため、フィルタ演算の演算結果が変動して、本来得るべき演算結果すなわち、従来と同等の演算結果から離れる。そこで、次のステップS230下降期間判定手段において、今回のサンプリングのタイミングが上述の下降期間内に入っているか否かを判定するために、演算カウンタのカウント値Kが零以下であるか否かを判定する。例えば、m-3回目のAD割り込み処理のステップS210でYES判定した後において、m-2回目のAD割り込み処理、m-1回目のAD割り込み処理、およびm回目のAD割り込み処理のそれぞれのステップS210でNO判定した場合には、演算カウンタのカウント値K>0となる。mは整数であってAD割り込み処理の実行回数を示す。つまり、ステップS210でYESと判定した後にステップS210でNOと判定する判定回数が3回以上になると、演算カウンタのカウント値K>0となる。このため、上述の下降期間を終了として、ステップS230でYESと判定する。一方、ステップS210でYESと判定した後にステップS210でNOと判定する判定回数が3回未満であるときには、演算カウンタのカウント値K≦0となり、m回目のサンプリングのタイミングが上述の下降期間内に入っているとして、ステップS230でYESと判定する。このことにより、フィルタ演算の演算結果が安定する安定期間まで待つことになる。このように判定するステップS230において、演算カウンタのカウント値Kが零以下であるとしてK≦0、YESと判定した場合には、今回のサンプリングのタイミングが上述の下降期間内に入っているとする。この場合、次のステップS240において、次の数式1で用いる係数A、B0、B1、B2を通常演算用の係数に設定する。Yn=A0XB0Yn-1B1Yn-2B2Yn-3数式1ここで、nはであってフィルタ演算の処理の実行回数を示す。AはXに掛けるための係数であり、B0はYn-1に掛けるための係数であり、B1はYn-2に掛けるための係数であり、B2はYn-3に掛けるための係数である。なお、B0、B1、およびB2は、特許請求の範囲に記載のBに相当する。B1、およびB2は、特許請求の範囲に記載のBSに相当し、Yn-2、Yn-3は、特許請求の範囲に記載のYn-Sに相当する。次に、ステップS250演算手段において、積和演算器37によって、数式1を用いたフィルタ演算処理を実施させる。すなわち、AD変換器32のサンプリングの実施毎に上記ステップ200で取得されるサンプリング値を数式1中Xに代入する。当該サンプリング値としては、AD割り込み処理の実行毎に新たに取得される値が用いられる。そして、Yn-1用演算結果バッファの記憶値を数式1中のYn-1に代入し、Yn-2用演算結果バッファの記憶値を数式1中のYn-2に代入し、Yn-3用演算結果バッファの記憶値を数式1中のYn-3に代入してYnを求めることになる。Ynはn回目のフィルタ演算の処理における演算結果である。ここで、上述の数式1は、例えばバンドパスフィルタを構成するためのものであって、増幅回路20の出力信号すなわち、センサ素子10の出力信号のうち所定の周波数帯の信号成分を濾過信号として抽出するために用いられる。次のステップS260では、Yn-1用演算結果バッファの記憶値、Yn-2用演算結果バッファの記憶値、およびYn-3用演算結果バッファの記憶値を更新する。具体的には、Yn-1用演算結果バッファには、n-1回目のフィルタ演算の演算結果Ynに代えて、n回目のフィルタ演算の演算結果Ynを記憶させる。Yn-2用演算結果バッファには、n-1回目のフィルタ演算で用いた演算結果Yn-1に代えて、n回目のフィルタ演算で用いた演算結果Yn-1を記憶させる。Yn-3用演算結果バッファに、n-1回目のフィルタ演算で用いたYn-2に代えて、n回目のフィルタ演算で用いたYn-2を記憶させる。ここで、上記ステップS250で算出した演算結果Ynのビット数は、電子制御装置と通信回路34との間の通信で用いられる通信データのビット数に比べて大きい。そこで、ステップS270では、上記ステップS250で算出した演算結果Ynを所定ビット数のデータに変換してYを求める。Yを構成するデータの個数は、Ynを構成するデータの個数に比べて小さい。その後、AD割り込み処理を終了する。また、上述のステップS230において、演算カウンタのカウント値Kが零より大きいときには演算カウンタのカウント値K>0、今回のサンプリングのタイミングが上記下降期間を終えているとして、NOと判定する。これに伴い、以下のように間引き演算を実施することになる。次のステップS280において、演算カウンタのカウント値Kが4以上であるか否かを判定する。このことにより、間引き演算においてフィルタ演算演算結果ynの演算を実施するべきか否かを判定することになる。ここで、演算カウンタのカウント値Kが4未満であるときには演算カウンタのカウント値K<4、フィルタ演算を実施するべきではないとして、ステップS280でNOと判定して、AD割り込み処理を終了する。このことにより、AD変換器32から割り込み信号を受けても、ステップS250のフィルタ演算を実行せずに、AD割り込み処理を終了して、直ちにスリープになる。また、演算カウンタのカウント値Kが4以上であるときには演算カウンタのカウント値K≧4、フィルタ演算を実施するべきであるとして、ステップS280でYESと判定する。これに伴い、ステップS290で演算カウンタのカウント値Kを零にセットして、次のステップS300に移行して、上記数式1で用いる係数を間引き演算用の係数とする。ここで、間引き演算用の係数および通常演算用の係数は、同一特性のフィルタを数式1で構成するように設定されている。例えば、数式1によりバンドパスフィルタを構成する場合には、間引き演算および通常演算は、フィルタ演算の周期が互いに異なるものの、同一周波数帯域の濾過信号を抽出するように間引き演算用の係数および通常演算用の係数が設定されている。次に、ステップS250において、上述の如く、ステップS200で取得されたサンプリング値X、Yn-1用演算結果バッファの記憶値、Yn-2用演算結果バッファの記憶値、およびYn-3用演算結果バッファの記憶値を数式1に代入してYnを算出する。このように演算カウンタのカウント値Kが4以上になる毎に、ステップS300、S250により、間引き演算用の係数を用いてフィルタ演算を実施する。次に、ステップS260において、上述の如く、Yn-1用演算結果バッファの記憶値、Yn-2用演算結果バッファの記憶値、およびYn-3用演算結果バッファの記憶値を更新する。その後、ステップS270でYnをYに変換した後、AD割り込み処理を終了する。また、上記ステップS210において、サンプリング値Xが規定値以上であるときにはサンプリング値X≧規定値、YESと判定する。次に、次のステップS310上昇期間判定手段において、サンプリング値Xが規定値よりも小さい状態から大きい状態に変化する上昇期間内に今回のサンプリングのタイミングが入っているか否かを判定するために、演算カウンタのカウント値Kが零以上であるか否かを判定する。例えば、m回目のAD割り込み処理においてステップS210でYESと判定するに先だって、m-1回目のAD割り込み処理においてステップS210でNOと判定したときには、演算カウンタのカウント値K≧0となり、ステップS310においてYESと判定する。つまり、今回のサンプリングのタイミングすなわち、m回目のサンプリングのタイミングが上昇期間内に入っていると判定する。m回目のAD割り込み処理にてステップS210でYESと判定するに先だって、m-1回目のAD割り込み処理にてステップS210でYESと判定したときには、演算カウンタのカウント値K<0となり、ステップS310においてNOと判定する。つまり、今回のサンプリングのタイミングすなわち、m回目のサンプリングのタイミングが上昇期間を終了していると判定する。このように判定するステップS310において、YESと判定すると、次のステップS320において、Yn-2用演算結果バッファおよびYn-3用演算結果バッファのそれぞれに対して、Yn-1用演算結果バッファの記憶値を格納する。その後、ステップS330で演算カウンタのカウント値Kに零を設定して、次のステップS240で、数式1で用いる係数を通常演算用の係数とする。次のステップS250において、上述の如く、上記ステップ200で取得したサンプリング値を数式1中Xに代入し、Yn-1用演算結果バッファの記憶値を数式1中のYn-1に代入し、Yn-2用演算結果バッファの記憶値を数式1中のYn-2に代入し、Yn-3用演算結果バッファの記憶値を数式1中のYn-3に代入してYnを求めることになる。ここで、Yn-2用演算結果バッファおよびYn-3用演算結果バッファのそれぞれに、Yn-1用演算結果バッファの記憶値を格納している。このため、今回のステップS250において、Yn-2およびYn-3をそれぞれYn-1と同一値にしてYnを求めることになる。その後、次のステップS260において、Yn-3用演算結果バッファの記憶値、Yn-2用演算結果バッファの記憶値、およびYn-1用演算結果バッファの記憶値をそれぞれ更新し、ステップS270では、YnをYに変換する。次に、通信割り込み処理の詳細について図5説明する。図5は通信割り込み処理の詳細を示すフローチャートである。通信割り込み処理の実行は、上述のように、通信回路34から割り込みを受ける毎に、開始される。まず、ステップS500において、通信回路34を制御して電子制御装置にYを送信させる。この送信されるYとして、通信回路34から割り込み信号の受信タイミングに対して最も近いタイミングで算出されるYが用いられる。次に、本実施形態のAD割り込み処理の具体例について図6、図7を参照して説明する。図6は従来のAD変換器32のサンプリングのタイミングとCPU36によるフィルタ演算の実行タイミングとの関係を示す図である。図7は本実施形態のAD変換器32のサンプリングのタイミングとCPU36によるフィルタ演算の実行タイミングとの関係を示す図である。従来の自動車用加速度センサ1では、図6に示すように、AD変換器32が増幅回路20の出力信号をサンプリングする毎にCPU36がサンプリング値Xに対するフィルタ演算これは、図4のステップS250に相当するを実行することになる。これに対して、本実施形態の自動車用加速度センサ1では、CPU36がフィルタ演算を実施する周期を図7に示すように変化させる。以下、増幅回路20の出力信号図7中の実線が規定値図7中の鎖線よりも小さい状態から、大きくなり、その後増幅回路20の出力信号の大きさが規定値よりも小さくなる例について説明する。まず、AD変換器32がm≧3:mは整数回目のサンプリングを実施し、ステップS210でNOと判定して、ステップS220で演算カウンタのカウント値Kを1つインクリメントする。これに伴い、演算カウンタのカウント値K≧4となる場合には、ステップS230でNOと判定する。その後、ステップS300、S250により間引き演算用の係数を用いてフィルタ演算を実行する。その後、AD変換器32がm1回目~m3回目のサンプリングをそれぞれ実施したときには、ステップS210でNOと判定し、ステップS220で演算カウンタのカウント値Kを1つインクリメントする。そして、演算カウンタのカウント値K<4としてステップS280でNOと判定し、フィルタ演算を実行せずに、終了する。次に、AD変換器32がm4回目のサンプリングを実施し、ステップS210でNOと判定した場合には、ステップS220で演算カウンタのカウント値Kを1つインクリメントして演算カウンタのカウント値K≧4になる。このため、ステップS280でYESと判定し、その後、ステップS300、S250により間引き演算用の係数を用いてフィルタ演算を実行する。このように、AD変換器32のサンプリング値が規定値未満であり、かつ演算カウンタのカウント値K>0の場合には、演算カウンタのカウント値Kが4以上になる毎に、ステップS300、S250により間引き演算用の係数を用いてフィルタ演算を実行する。次に、AD変換器32がm5回目のサンプリングを実施し、ステップS210でNOと判定した場合には、m回目のサンプリングの場合と同様に、フィルタ演算を実行せずに、終了する。その後、増幅回路20の出力信号の大きさが規定値より大きくなり、AD変換器32がm6回目のサンプリングを実施すると、ステップS210でYESと判定する。この場合、ステップS310において、演算カウンタのカウント値Kが零以上となり、m6回目のサンプリングのタイミングが上述の上昇期間内に入っているとして、次のステップS320において、Yn-2用演算結果バッファおよびYn-3用演算結果バッファのそれぞれに対して、Yn-1用演算結果バッファの記憶値を記憶させる。この場合、ステップS240、S250により、数式1においてYn-2およびYn-3をそれぞれYn-1と同一値に設定して、通常演算用の係数を用いたフィルタ演算を実行する。次に、AD変換器32がm7回目のサンプリングを実施し、ステップS210でYESと判定すると、ステップS310において、演算カウンタのカウント値Kが零未満であるとしてNOと判定する。すなわち、m6回目のサンプリングのタイミングが上述の上昇期間内から外れたと判定する。次いで、ステップS240、S250により通常演算用の係数を用いてフィルタ演算を実行する。このとき、数式1においてYn-2およびYn-3をそのまま用いてフィルタ演算を実行する。その後、AD変換器32によりm8回目のサンプリング、およびm9回目のサンプリングを実施した場合に、ステップS210でYESと判定する。この場合、ステップS240、S250により通常演算用の係数を用いてフィルタ演算を実行する。その後、増幅回路20の出力信号の大きさが規定値より小さくなり、AD変換器32がm10回目のサンプリングを実施すると、ステップS210でNOと判定する。その後、ステップS220で演算カウンタのカウント値Kを1つインクリメントし、演算カウンタのカウント値K≦0として、ステップS230でYESと判定する。この場合、m10回目のサンプリングのタイミングが上述の下降期間に入っていると判定する。次いで、ステップS240、S250により通常演算用の係数を用いてフィルタ演算を実行する。次に、AD変換器32がm11回目のサンプリングを実施した場合も、上記m10回目のサンプリングの場合と同様に、ステップS220のインクリメント処理をしても、演算カウンタのカウント値K≦0となる。このため、m11回目のサンプリングのタイミングが上述の下降期間に入っているとして、ステップS230でYESと判定する。次いで、ステップS240、S250により通常演算用の係数を用いてフィルタ演算を実行する。次に、AD変換器32がm12回目のサンプリングを実施し、ステップS210でNOと判定すると、ステップS220のインクリメント処理を経て、演算カウンタのカウント値K>0となる。このため、m12回目のサンプリングのタイミングが上述の下降期間を終了したとして、ステップS230でYESと判定する。その後、ステップS280でNOと判定して、フィルタ演算を実行せずに、終了する。このようにCPU36がAD変換器32からAD割り込みを受ける毎にAD割り込み処理を実施して、フィルタ演算処理を行う。このとき、CPU36がAD割り込み処理を実施中に通信回路34から通信割り込みを受けると図中Ta参照、AD割り込みを処理の終了後図中Tb参照に通信割り込み処理を行う。ここで、AD割り込み処理および通信割り込み処理を除いた期間では、CPU36がスリープになる。また、サンプリング値Xが規定値未満で、かつ演算カウンタのカウンタ値が零より小さいときに、図8bに示すように、CPU36が間引き演算を実施する。すなわち、AD変換器32からAD割り込みを受ける毎にAD割り込み処理を実施するものの、フィルタ演算の回数を間引いて、AD割り込み処理を4回実施する毎に1回のフィルタ演算を行う。図8bに示す例では、通信割り込みがAD割り込みを処理に対してオフセットしたタイミングで行われた例を示し、AD割り込みを処理および通信割り込み処理を除いた期間ではCPU36がスリープになっている。これに対して、従来の自動車用加速度センサ1の場合には、図9に示すように、CPU36がAD変換器32からAD割り込みを受ける毎にAD割り込み処理を実施してフィルタ演算処理を行う。このとき、AD割り込みを処理および通信割り込み処理を除いた期間は、ウエイトモードになっている。以上説明した本実施形態によれば、自動車の加速度を検出するセンサ素子10と、センサ素子10の出力信号を電圧増幅する増幅回路20と、増幅回路20の出力信号を一定期間毎にサンプリングするAD変換器32とを備え、演算器33は、AD変換器32から出力されるサンプリング値に対してフィルタ処理を行うためのフィルタ演算を繰り返し実施し、AD変換器32から出力されるサンプリング値が規定値以上であると判定したときには、短い周期でフィルタ演算を繰り返し実施し、サンプリング値が規定値未満であるときには、長い周期でフィルタ演算を繰り返し実施することを特徴としている。このため、本実施形態によれば、サンプリング値が規定値未満であるか否かに関わらず、AD変換器32がサンプリングを実行する毎に、フィルタ演算を実施する場合に比べて、フィルタ演算の回数を減らすことができる。このため、CPU36の演算量を減らすことができる。したがって、CPU36、ひいては演算器33の電力消費を低減することができる。本実施形態では、通常演算を実施するときには、通常演算用係数を用いて数式1を用いてフィルタ演算を実施する。間引き演算を実施するときには、間引き演算用係数を用いて数式1を用いてフィルタ演算を実施する。ここで、間引き演算のフィルタ特性と通常演算のフィルタ特性とが互いに同一になるように通常演算用係数および間引き演算用係数が設定されている。このため、間引き演算および通常演算は、フィルタ演算を実施する周期が互いに異なるものの、従来と同等のフィルタ演算の演算結果Ynを求めることができる。本実施形態では、演算カウンタのカウント値K≦0であるとき、今回のサンプリングのタイミングが増幅回路20の出力信号の大きさが規定値よりも大きい状態から規定値よりも小さい状態に変化する下降期間内に入っているとして、サンプリング値X≦規定値であるにも関わらず、フィルタ演算として通常演算を実施する。ここで、仮に、今回のサンプリングのタイミングが下降期間内に入っているときに、フィルタ演算として間引き演算を実施した場合には、フィルタ演算を実施する周期を長くするすなわち、フィルタ演算を間引くことに伴って演算結果Ynの変動が生じて、本来得るべき従来と同等の演算結果からずれてしまう。そこで、本実施形態では、上述の如く、今回のサンプリングのタイミングが下降期間内に入っているとしてステップS230でYESと判定したときには、フィルタ演算としての通常演算を実施して、フィルタ演算を実施する周期を長くすることに伴って演算結果Ynの変動が生じることを抑制することができるので、従来と同等の演算結果Ynを求めることができる。すなわち、ステップS230でYESと判定した場合には演算結果Ynが安定するまでの安定期間を設け、この期間の間は、通常演算を実施し、安定期間が終了したら間引き演算に移行する。これにより、センサ素子10からの出力信号の大きさが、制御として監視外の値である間は、演算量を低減し、その余った時間、演算器33を停止させることで、消費電力を低減することができる。本実施形態では、ステップS310において、今回のサンプリングのタイミングが上昇期間内に入っているとしてYESと判定する。これに伴い、Yn-3およびYn-2をそれぞれYn-1と同一値に設定して数式1の演算結果Ynを求める。このため、今回のサンプリングのタイミングが上昇期間内に入っているときに、増幅回路20の出力信号の大きさが規定値よりも小さい状態であるときの演算結果Yn-3、Yn-2がフィルタ特性に影響を与えることを抑制することができるので、従来と同等の演算結果Ynを求めることができる。但し、車両衝突時には、上昇期間の終了後に、加速度が急激に変化する。そして、上昇期間の終了後にて加速度が急激に変化する期間のフィルタ特性に、Yn-3およびYn-2が影響を与えることはない。このため、ステップS320の処理を用いないで、本実施形態を実施してもよい。次に、本実施形態の自動車用加速度センサ1の具体的な数値例について説明する。例えば、自動車停車時には加速度が発生しなく、自動車が走行時には加速度が数G以下でゆっくり変化する。車両衝突時では20G以上の加速度が発生し加速度が急激に変化する。このため、AD変換器32としては20KHz程度の周期でサンプリングを実施する。増幅回路20の出力信号すなわち、センサ素子10の出力の変化の大小すなわち、ゆっくり変化するのか、或いは急激な変化であるかを判定するための規定値としては、数G相当の値を用いる。このことは、車両が低速で走行しているときには、演算器33は、上述のように、長い周期でフィルタ演算を繰り返し実施する。このため、演算量を減らすことができる。例えば、車両が低速で走行しているときには、車両衝突などの高速計算を実施せずに1/10に演算量を減らすことが可能であるため、CPU36の消費電力を約1/10まで低減することが出来る。第2実施形態上述の第1実施形態では、サンプリング値Xが規定値未満であるときには、フィルタ演算を長い周期で実施する例について説明したが、これに代えて、本第2実施形態では、サンプリング値Xが規定値未満であるときには、CPU36の動作クロックの周波数を低くする例について説明する。図10に本実施形態の自動車用加速度センサ1の電気回路構成を示す。本実施形態の自動車用加速度センサ1は、センサ素子10、増幅回路20、制御装置30A、および発振回路40から構成されている。本実施形態の自動車用加速度センサ1のうち制御装置30A以外の他の構成10、20、40は、図1の自動車用加速度センサ1の回路構成と同様である。そこで、他の構成10、20、40の説明を省略し、以下、制御装置30Aについて説明する。本実施形態の制御装置30Aは、分周器31a、クロック切替器31b、AD変換器32、演算器33、比較器33a、および通信回路34から構成されている。制御装置30Aは、図1において、低消費電力回路に代えて、分周器31a、クロック切替器31b、および比較器33aを備える構成となっている。そこで、AD変換器32、演算器33、および通信回路34の説明を簡素化し、分周器31a、クロック切替器31b、および比較器33aについて説明する。分周器31aは、発振器40から出力されるクロックを異なる三つの分周比で分周して、AD変換クロック、および第1、第2のCPUクロックを出力する。第1、第2のCPUクロックは、クロック切替器31bに出力されるもので、後述するように演算器33のCPU36の動作クロックとして用いられる。ここで、第1のCPUクロックの周波数をfcpuとすると、第2のCPUクロックの周波数はfcpu/4となる。つまり、第1のCPUクロックの周波数は、第2のCPUクロックの周波数に比べて高く設定されている。AD変換クロックは、AD変換器32の動作クロックとして用いられる。AD変換クロックの周波数fadは、第1のCPUクロックの周波数fcpuおよび第2のCPUクロックの周波数fcpu/4に対して異なる周波数に設定されている。比較器33aは、AD変換器32から出力されるサンプリング値Xすなわち、AD変換データがCPU36により設定される基準データよりも大きいか否かを判定する。本実施形態の基準データとしては、上述の第1実施形態で用いた規定値と同一の値を示すデータが用いられる。クロック切替器31bは、後述するように、AD変換器32或いはCPU33の出力信号に応じて、第1、第2のCPUクロックのうちいずれか一方のCPUクロックをCPU36に出力する。次に、本実施形態の自動車用加速度センサ1の作動について図11~図13を参照して説明する。本実施形態のセンサ素子10、増幅回路20、AD変換器32、および演算器33のそれぞれの作動は、上記第1の実施形態と実質的に同様である。本実施形態の演算器33のCPU36が上記第1の実施形態と異なる作動を行う。そこで、以下、自動車用加速度センサ1のうち、CPU36、および分周器31a、クロック切替器31b、および比較器33a以外の回路構成10、20、32、33については、説明を簡素化し、CPU36、および分周器31a、クロック切替器31b、および比較器33aについて説明する。まず、電源オン時にて、発振器40がクロックの出力を開始する。分周器31aは、発振器40からのクロックを分周したAD変換クロックをAD変換器32に出力するとともに、発振器40からのクロックを分周した第1、第2のCPUクロックをクロック切替器31bに出力する。そして、クロック切替器31bは、第1のCPUクロックをCPU36に出力する。これに伴い、CPU36は、第1のCPUクロックを動作クロックとして動作を開始することになる。すなわち、CPU36は、第1のCPUクロックを動作クロックとして動作する状態で、メイン演算処理を実行することになる。図11は、図3に代えて用いられるCPU36のメイン演算処理の全体を示すフローチャートである。図11のフローチャートは、図3のフローチャート中のステップS130とステップS140との間にステップS135を追加して構成されたものである。ステップS135は、CPU36が基準データを比較器33aに対して設定するステップである。まず、CPU36は、ステップS100におけるAD変換器32の初期化処理、ステップS110における通信回路34の初期化処理、ステップS120における演算結果バッファの初期化処理をそれぞれ実行して、その後のステップS135にて比較器33aに対して基準データを設定する。基準データとしては、上述の如く、上記第1実施形態で用いた規定値を示すデータが用いられている。CPU36は、次にステップS130における演算カウンタのカウント値Kの設定処理と、ステップS140におけるAD変換器32からの割り込みを許可処理とを実行する。その後、CPU36は、上述の第1実施形態と同様に、スリープステップS160とウェイクアップステップS170とを交互に実施する。AD変換器32は、上記ステップS100におけるAD変換器32の初期化処理に伴ってリセットされる。このため、AD変換器32は、分周器31aからのAD変換クロックを動作クロックとしてサンプリング動作を開始する。したがって、上記ステップS100の処理に伴って、AD変換器32は、サンプリングを繰り返し実施するとともに、このサンプリング毎にサンプリング値をCPU36および比較器33aに出力する。これに加えて、AD変換器32は、1回のサンプリングを終了する毎にAD完了信号を割り込み信号としてCPU36に出力する。比較器33aは、AD変換器32によりサンプリングが実施される毎に、AD変換器32から出力されるサンプリング値すなわち、AD変換データが規定値以上であるか否かを判定するとともに、その判定結果を示す判定結果信号をCPU36に出力する。一方、CPU36は、AD変換器32からのAD完了信号すなわち、AD割り込みを受ける毎に、上述の判定結果信号を用いたAD割り込み処理を実行する。これに加えて、比較器33aは、AD変換器32から出力されるサンプリング値すなわち、AD変換データが規定値以上であると判定する毎に、比較器33aは、クロック切替器31bからCPU36に与えられるクロックの周波数を高速化する。すなわち、比較器33aは、AD変換器32から出力されるサンプリング値が規定値以上であると判定する毎に、クロック切替器31bからCPU36に与えられるクロックの周波数を第1のCPUクロックの周波数に設定する。このため、比較器33aは、サンプリング値が規定値以上であると判定する毎に、CPU36は、第1のCPUクロックの周波数fcpuを動作クロックの周波数として動作を開始することになる。一方、サンプリング値が規定値未満であると比較器33aが判定したときには、後述するように、図12中のステップS400において、CPU36は、比較器33aから出力される判定結果信号に応じて、クロック切替器31bからCPU36に与えられるクロックの周波数を第2のCPUクロックの周波数fcpu/4に設定する。以下、本実施形態のCPU36によるAD割り込み処理の擬略について説明する。図12は、図4に代えて用いられるフローチャートであって、AD割り込み処理を示している。AD割り込み処理の実行は、上述のように、AD変換器32からAD完了信号を受ける毎に、開始される。ここで、クロック切替器31bによって、CPU36の動作周波数の初期値が第1のCPUクロックの周波数に設定されている。まず、ステップS200において、AD変換器32からのサンプリング値Xを取得して、次のステップS210aにおいて、比較器33aからの判定結果信号に基づいて比較器33aによる判定結果を確認する。ここで、AD変換器32から出力されるサンプリング値Xすなわち、AD変換データが規定値以上であると比較器33aが判定したことを確認し、ステップS310で演算カウンタのカウント値K≧0としてYESと判定したときには、上述の第1実施形態と同様、ステップ310の演算カウンタのカウント値Kの判定処理と、ステップS320の演算結果バッファの設定処理と、ステップS240の通常演算用係数の設定処理と、ステップS250のフィルタ演算処理と、ステップS260の演算結果バッファの更新処理と、ステップS270のYn/Yのデータ変換処理とをそれぞれ実行する。また、AD変換器32から出力されるサンプリング値Xすなわち、AD変換データが規定値未満であるとき、ステップS220に移行して演算カウンタのインクリメント処理を実行後に、ステップS230に進んで、演算カウンタのカウント値Kが零以下であるか否かを判定する。演算カウンタのカウント値Kが零以下であるときには、今回のサンプリングのタイミングが下降期間内に入っているとして、ステップS230においてYESと判定する。この場合には、クロック切替器31bからCPU36に出力されるクロックの周波数が第1のCPUクロックの周波数に維持される。そして、次のステップS240、S250において、上述の第1実施形態と同様、数式1の係数に通常演算用の係数を設定して数式1のYnを算出する。一方、上述のステップS230において、演算カウンタのカウント値Kが零より大きいときには、今回のサンプリングのタイミングが下降期間内から外れているとしてNOと判定する。そして、次のステップS400に移行して、クロック切替器31bからCPU36自体に出力されるCPUクロックの周波数を低速化する。具体的には、CPU36が低速化信号をクロック切替器31bに出力する。このため、クロック切替器31bは、CPU36から低速化信号を受けると、CPU36に与えるクロックの周波数を第2のCPUクロックの周波数に設定する。このため、CPU36自体が第2のCPUクロックの周波数fcpu/4を動作周波数とする動作を開始することになる。次に、ステップS410において、上述の数式1で用いる係数を間引き演算用の係数に設定する。ここで、間引き演算で用いられるCPUクロックの周波数と通常演算で用いられるCPUクロックの周波数とは、互いに異なるものの、同一特性のフィルタを構成するように間引き演算用係数と通常演算用係数とが設定されている。その後、ステップS420において、演算カウンタのカウント値Kが1、2、3、及び4以上の値のうち、いずれの値であるかを判定する。この判定結果に応じて次の1、2、3、4のいずれかの1つの処理を選択して実行する。1演算カウンタのカウント値Kが1であるときにはカウント値K=1、ステップS430図中フィルタ演算1と記すにおいて、数式1の第1項であるA0Xを演算してこの演算結果をYnとする。その後、ステップS270に進む。Xは今回のサンプリング値である。2演算カウンタのカウント値Kが2であるときにはカウント値K=2、ステップS440図中フィルタ演算2と記すに移行する。このステップS440で、今回のステップS440に先だって実行したステップS430の演算結果をYnとし、Yn-1用演算結果バッファの記憶値をYn-1として、YnB0Yn-1を演算する。B0Yn-1は上述の数式1の第2項である。そして、YnB0Yn-1の演算結果をYnとして、次のステップS270に進む。3演算カウンタのカウント値Kが3であるときにはカウント値K=3、ステップS450図中フィルタ演算3と記すにおいて、今回のステップS450に先だって実行したステップS440の演算結果をYnとし、Yn-2用演算結果バッファの記憶値をYn-2として、YnB1Yn-2を演算する。B1Yn-2は上述の数式1の第3項である。そして、YnB1Yn-2の演算結果をYnとし、次のステップS270に進む。4演算カウンタのカウント値Kが4以上であるときにはカウント値K≧4、ステップS460図中フィルタ演算4と記すにおいて、今回のステップS460に先だって実行したステップS450の演算結果をYnとし、Yn-3用演算結果バッファの記憶値をYn-3として、YnB2Yn-3を演算する。B2Yn-3は上述の数式1の第3項である。そして、YnB2Yn-3の演算結果をYnする。次のステップS465において、上記第1実施形態のステップS260と同様に、Yn-1用演算結果バッファの記憶値、Yn-2用演算結果バッファの記憶値、およびYn-3用演算結果バッファの記憶値を更新する。次のステップS470において演算カウンタのカウント値Kを零に設定してK=0、次のステップS270に進む。ここで、ステップS430、S440、S450、S460は、それぞれ、ステップS250のフィルタ演算処理を4分割した処理に相当している。このため、上記ステップS230でNOと判定すると、フィルタ演算処理を4分割して実施することになる。また、CPU36は、通信回路34から要求信号すなわち、通信割り込みを受けると、上述の第1実施形態と同様、通信回路34を制御してフィルタ演算の結果Ynを電子制御装置に送信する。次に、本実施形態の演算器33の処理の具体例について図13a、bを参照して説明する。図13a、bは演算器33の処理状態を示す図である。図13aは、本実施形態において動作周波数をfcpuとしてCPU36が動作する通常演算時のものを示し、図13bは、本実施形態において動作周波数をfcpu/4としてCPU36が動作する間引き演算時のものを示している。まず、電源がオンされると、クロック切替器31bは、CPU36に与えるクロックの周波数を、その初期値としての第1のCPUクロックの周波数に設定する。このため、CPU36は、第1のCPUクロックの周波数を動作クロック周波数として動作することになる。その後、CPU36は、AD割り込みを受けると、AD割り込み処理を開始することになる。そして、サンプリング値X<規定値であると比較器33aが判定した旨をCPU36が確認し図12中のステップ210a、ステップS230において演算カウンタのカウント値K>0としてNOと判定したときには、ステップS400において、低速化信号をクロック切替器31bに出力する。このため、クロック切替器31bは、CPU36から低速化信号を受けると、CPU36に与えるクロックの周波数を第2のCPUクロックの周波数fcpu/4に設定する。このことにより、間引き演算が開始されることになる。この場合、演算カウンタのカウント値Kに応じて、図12中のステップS430、S440、S450、S460のうちいずれか1つのステップを選択してこの選択したステップに進んで、ステップS260のYnの演算処理を4分割した処理以下、分割化処理というを実施する。そして、ステップS270のYn/Y変換処理を経て終了する。以上説明した間引き演算の処理は、サンプリング値X<規定値であり、かつ演算カウンタのカウント値K>0であることが維持される限り、CPU36によりAD割り込みを受ける毎に、繰り返し実施される。このため、j回目のAD割り込み図13b中タイミングt1参照を受けたときには、AD割り込み処理1/4を実行し、ステップS420において演算カウンタのカウント値K=1と判定すると、ステップS430において分割化処理図12中フィルタ演算処理1と記すを実施する。次に、j1回目のAD割り込み図13b中タイミングt2参照を受けたときには、AD割り込み処理2/4を実行し、ステップS420において演算カウンタのカウント値K=2と判定すると、ステップS440において分割化処理図12中フィルタ演算処理2と記すを実施する。次に、j2回目のAD割り込み図13b中タイミングt3参照を受けたときには、AD割り込み処理3/4を実行し、ステップS420において演算カウンタのカウント値K=3と判定すると、ステップS450において分割化演算処理図12中フィルタ演算処理3と記すを実施する。ここで、CPU36が図13中のAD割り込み処理3/4を実行中に、通信回路34から通信割り込み図中白抜きの逆三角形参照を受けたときには、AD割り込み処理3/4が終了したタイミングt4にて通信割り込み処理の実行を開始する。この場合、通信回路34によってステップS460の演算結果Ynを電子制御装置に送信する。上記演算結果Ynは、タイミングt4に先だって実行されたAD割り込み処理4/4図示省略の演算結果である。次に、j3回目のAD割り込み図13b中タイミングt5参照を受けたときには、AD割り込み処理4/4を実行し、ステップS420において演算カウンタのカウント値K≧4と判定すると、ステップS460において分割化処理図12中フィルタ演算処理4と記すを実施する。これに伴い、ステップS470において演算カウンタのカウント値Kを零に設定するカウント値K=0。このため、j4回目のAD割り込み図13b中タイミングt6参照を受けたときには、AD割り込み処理1/4の実行に際して、ステップS220で演算カウンタのカウント値を1つインクリメントし、ステップS420において演算カウンタのカウント値K=1と判定とする。このため、ステップS430において分散化処理図12中フィルタ演算処理1と記すを実施する。その後、増幅回路20の出力信号の大きさが規定値よりも大きくなり、比較器33aがサンプリング値Xが規定値以上であることを判定すると、比較器33aは、クロック切替器31bからCPU36に与えられるクロックの周波数を第1のCPUクロックの周波数に設定する。このため、CPU36は、第1のCPUクロックの周波数fcpuを動作クロックの周波数として動作を開始する。すなわち、通常演算を開始することになる。これに加えて、CPU36は、AD変換器32から出力されるサンプリング値Xが規定値以上であると比較器33aが判定したことを確認して図12中ステップS210a、ステップS310で演算カウンタのカウント値K≧0としてYESと判定する。そして、ステップS320においてYn-2用演算結果バッファおよびYn-3用演算結果バッファに対して、Yn-1用演算結果バッファの記憶値を格納する。ステップS330で演算カウンタのカウント値Kを-2に設定して、次のステップS250において積和演算器37によって、通常の演算用係数を用いたフィルタ演算を実施させる。このため、分割化処理の途中結果すなわち、ステップS430の分割化処理の演算結果Ynを破棄されることになる。その後、サンプリング値Xが規定値以上であることが維持されると、比較器33aがサンプリング値Xが規定値以上であることを判定すると、比較器33aは、クロック切替器31bからCPU36に与えられるクロックの周波数を第1のCPUクロックの周波数に維持する。このため、CPU36の動作クロックの周波数は、第1のCPUクロックの周波数fcpuに維持されることになる。これに加えて、CPU36は、AD変換器32から出力されるサンプリング値Xが規定値以上であると比較器33aが判定したことを確認して図12中ステップS210a、ステップS310で演算カウンタのカウント値K<0としてNOと判定する。次のステップS330で演算カウンタのカウント値Kを-2に設定して、次のステップS250において積和演算器37によって、通常の演算用係数を用いたフィルタ演算を実施させる。このような通常演算の処理は、サンプリング値X≧規定値である限り、CPU36によりAD割り込みを受ける毎に、繰り返し実施されることになる図13a参照。その後、増幅回路20の出力信号の大きさが規定値よりも小さくなると、サンプリング値Xが規定値未満であると比較器33aが判定したことをステップS210aで確認する。このとき、ステップS220で演算カウンタのカウント値Kを1つインクリメントして、演算カウンタのカウント値K=-1になる。すなわち、演算カウンタのカウント値K≦0となり、ステップS230においてYESと判定する。このため、CPU36の動作クロック周波数は、第1のCPUクロックの周波数fcpuに維持される。次のステップS250において通常の演算用係数を用いたフィルタ演算を実施する。その後、サンプリング値X≧規定値であることが維持されると、サンプリング値Xが規定値未満であると比較器33aが判定したことをステップS210aで確認し、ステップS220で演算カウンタのカウント値Kを1つインクリメントすると演算カウンタのカウント値K=0になる。このため、ステップS230においてYESと判定する。このため、CPU36の動作クロック周波数は、第1のCPUクロックの周波数fcpuに維持されて、次のステップS250において通常の演算用係数を用いたフィルタ演算を実施する。その後、サンプリング値X≧規定値であることが維持されて、サンプリング値Xが規定値未満であると比較器33aが判定したことをステップS210aで確認し、ステップS220で演算カウンタのカウント値Kを1つインクリメントすると、演算カウンタのカウント値K=1になる。このため、ステップS230において、今回のサンプリングのタイミングが下降期間を終えているとして、NOと判定する。次のステップS400に移行して、クロック切替器31bからCPU36自体に出力されるCPUクロックの周波数を低速化する。これに伴い、上述の間引き演算が開始されることになる。以上説明した本意実施形態によれば、サンプリング値X≧規定値であるときには、CPU36は、第1のCPUクロックの周波数fcpuを動作クロック周波数として動作して、AD割り込みを受ける毎に、フィルタ演算を実施してその演算結果Ynを算出することになる。一方、サンプリング値X<規定値であるときには但し、ステップS230において演算カウンタのカウント値K>0であるときに限る、CPU36は、第2のCPUクロックの周波数fcpu/4を動作クロックの周波数として動作して、上述した分割化処理を、AD割り込みを受ける毎に実施する。以上により、サンプリング値X<規定値であり、かつステップS230において今回のサンプリングのタイミングが下降期間を終えているとしてNOと判定したときには、CPU36は、第2のCPUクロックの周波数fcpu/4を動作クロック周波数として動作する。このため、サンプリング値Xと規定値との大小判定に関わらず、CPU36は、第1のCPUクロックの周波数fcpuを動作クロック周波数として動作する場合に比べて、CPU36で消費される電力を減らすことができる。これに加えて、本実施形態では、上述の第1実施形態と同様、CPU36は、メイン演算処理、AD割り込み処理、および通信割り込み処理以外の余った期間に、スリープしている。このため、CPU36、ひいては演算器33の消費電力を減らすことができる。本実施形態では、上述の第1実施形態と同様、通常演算を実施するときには、通常演算用係数A、B0、B1、B2を用いて数式1を用いてフィルタ演算を実施する。間引き演算を実施するときには、間引き演算用係数A、B0、B1、B2を用いて数式1を用いてフィルタ演算を実施する。ここで、間引き演算用係数と通常演算用係数とは、通常演算時と間引き演算時とで同一特性のフィルタを構成するように設定されている。このため、上述の第1実施形態と同様、間引き演算および通常演算は、CPU36の動作クロックの周波数が互いに異なるものの、従来と同等のフィルタ演算の演算結果Ynを求めることができる。本実施形態では、上述の第1実施形態と同様、演算カウンタのカウント値K≦0であるときには、増幅回路20の出力信号の大きさが規定値よりも大きい状態から規定値よりも小さい状態に変化したとする。すなわち、今回のサンプリングのタイミングが下降期間に入っていると判定する。これに伴い、フィルタ演算として通常演算を実施する。したがって、CPUクロックの周波数の低下に伴う演算結果Ynの変動を抑えることができる。本実施形態では、上述の第1実施形態と同様、演算カウンタのカウント値K≧0であるとしてステップS310でYESと判定したときには、今回のサンプリングのタイミングが上昇期間に入っているとする。この場合、ステップS320の設定処理により、数式1の演算結果Ynを求める際に用いるYn-3およびYn-2を、それぞれYn-1と同一の値にする。したがって、上述の第1実施形態と実質的に同様、Yn-3およびYn-2の影響をフィルタ特性に与えてYnが変動することを抑えることができる。なお、上述の第1実施形態の場合と同様の理由でステップS320を用いることなく、本実施形態のAD割り込み処理を構成してもよい。他の実施形態上述の第1実施形態では、通常演算時のフィルタ処理の周期の4倍の時間を間引き演算時のフィルタ処理の周期として用いる例を示したが、これに限らず、通常演算時のフィルタ処理の周期よりも間引き演算時のフィルタ処理の周期の方が長いのであれば、間引き演算時のフィルタ処理の周期としてはどのような時間を設定してもよい。上述の第2実施形態では、通常演算時のCPU36の動作クロックの周波数fcpuの4分1の値fcpu/4を、間引き演算時のCPU36の動作クロックの周波数とした例を示したが、これに限らず、通常演算時のCPU36の動作クロックの周波数の方が間引き演算時のCPU36の動作クロックの周波数に比べて高い周波数であるならば、間引き演算時のCPU36の動作クロックの周波数としてどのような値に設定してもよい。上述の第1、第2の実施形態では、ステップ320でYESと判定したときに、ステップS320においてYn-2用演算結果バッファおよびYn-3用演算結果バッファに対してYn-1用演算結果バッファの記憶値を格納して、Yn-2およびYn-3をYn-1と同一値にしてフィルタ演算をする例を示したが、これに限らず、ステップ320、S320の処理を削除してもよい。上述の第1実施形態では、サンプリング値Xが規定値未満であるとき自動車の加速度の変化量が少ない場合のフィルタ特性とサンプリング値Xが規定値以上であるとき自動車の加速度の変化量が大きい場合のフィルタ特性を合わせるためにフィルタの演算式の係数を変えたが、これに代えて、次のようにしてもよい。すなわち、加速度の変化量が少ない場合のすなわち、車両走行時の数G以下で加速度がゆっくり変化する場合に適したフィルタ特性と、加速度の変化量が大きく変化する場合のすなわち、車両衝突時の加速度が急激に変化する場合に適したフィルタ特性とをそれぞれ別の特性にすることも可能である。上述の第1実施形態では、センサ素子の出力信号Xが規定値以上であるとき、フィルタ演算を実施する周期を短い周期に設定し、センサ素子の出力信号Xが規定値未満であるとき、フィルタ演算を実施する周期を長い周期に設定することにより、サンプリング値Xに応じてフィルタ演算を実施する周期を二段階で変更した例について説明したが、これに限らず、サンプリング値Xに応じてフィルタ演算を実施する周期を三段階以上の複数段階で変化させるようにしてもよい。例えば、車両が走行時か或いは衝突時かを判定するために設定されている規定値以下、第1の規定値というに加えて、車両が停止しているか否かを判定するための第2の規定値例えば加速度1Gに相当するを用いる。上述の第1実施形態の場合には、サンプリング値Xが第2の規定値未満であるときには、車両が停止しているとして、車両が走行時および衝突時に比べて、フィルタ演算の周期を長くしてフィルタ演算の回数を減らすことができ更に消費電力を下げることができる。上述の第2実施形態においても、サンプリング値Xに応じてCPU36の動作クロックの周波数を3段階以上の複数段階で変更するようにしてもよい。具体的には、サンプリング値Xが第2の規定値未満であるときには、車両が停止しているとして、車両が走行時および衝突時に比べて、CPU36の動作クロックの周波数を低くして更にCPU36の消費電力を下げることができる。上述の第1、2実施形態において、ステップS230において今回のサンプリングのタイミングが下降期間内に入っているか否かを判定するために用いる判定回数を3として、ステップS210でYES判定した後において、ステップS210でNOと判定する判定回数が3回未満であるか否かを判定することにより、ステップS230において今回のサンプリングのタイミングが下降期間内に入っているか否かを判定する例について説明したが、これに限らず、次のようにしてもよい、すなわち、ステップS230において今回のサンプリングのタイミングが下降期間内に入っているか否かを判定するために用いる判定回数を1以上の値ならば、3以外の値にしてもよい。上述の第1、第2の実施形態では、CPU36以外のハードウェア回路として積和演算器37を用いてフィルタ演算処理を実施する例について説明したが、これに限らず、CPU36によってフィルタ演算処理を実施するようにしてもよい。上述の第1、2実施形態では、数式1を用いたフィルタ演算によりバンドパスフィルタの濾過信号を演算した例について説明したが、これに代えて、数式1を用いたフィルタ演算により、ローパスフィルタやハイパスフィルタなどの各種のフィルタの濾過信号を演算するようにしてもよい。上述の第1の実施形態では、増幅回路20の出力信号すなわち、センサ素子の出力信号が規定値未満のときには、長い周期でデジタルフィルタ処理を繰り返し実施し、増幅回路20の出力信号の大きさが規定値よりも大きいときには、短い周期でデジタルフィルタ処理を繰り返し実施する例について説明したが、これに代えて、次のようにしてもよい。増幅回路20の出力信号すなわち、センサ素子の出力信号の変化量が規定値未満のときには、長い周期でデジタルフィルタ処理を繰り返し実施し、増幅回路20の出力信号の変化量が規定値よりも大きいときには、短い周期でデジタルフィルタ処理を繰り返し実施するようにしてもよい。具体的には、CPU36が、AD変換器32がサンプリングを実施する毎に、今回のサンプリング値と前回のサンプリング値との差分=今回のサンプリング値-前回のサンプリング値を算出し、この差分が規定値以上であるか否かを判定する。差分が規定値未満であると判定したときには、長い周期でデジタルフィルタ処理を繰り返し実施し、差分が規定値よりも大きいと判定したときには、短い周期でデジタルフィルタ処理を繰り返し実施する。なお、今回のサンプリング値と前回のサンプリング値との差分としては、今回のサンプリング値-前回のサンプリング値とする場合に限らず、差分としては、今回のサンプリング値-前回のサンプリング値の絶対値=|今回のサンプリング値-前回のサンプリング値|としてもよい。また、上述の第2の実施形態では、増幅回路20の出力信号の大きさが規定値未満のときと、増幅回路20の出力信号の大きさが規定値よりも大きいときとで、CPU36の動作クロックの周波数を変更する例について説明したが、これに代えて、次のようにしてもよい。すなわち、AD変換器32がサンプリングを実施する毎に、比較器33aは、今回のサンプリング値と前回のサンプリング値との差分が規定値以上であるか否かを判定し、その判定結果を示す判定結果信号をCPU36に出力する。ここで、比較器33aは差分が規定値以上であると判定する毎に、その判定結果を示す判定結果信号をクロック切替器31bに出力する。これに伴い、クロック切替器31bは、判定結果信号を受けると、第1のCPUクロックをCPU36に与える。つまり、比較器33aは、差分が規定値以上であると判定する毎に、比較器33aは、クロック切替器31bから第1のCPUクロックをCPU36に出力させるように与えるようにクロック切替器31bを制御することになる。これにより、CPU36の動作クロックの周波数が第1のCPUクロックの周波数に設定される。一方、差分が規定値未満であると比較器33aが判定したときには、比較器33aがCPU36に判定結果信号をCPU36に出力する。CPU36は、クロック切替器31bから第2のクCPUロックをCPUに与えるようにクロック切替器31bを制御する。これにより、CPU36の動作クロックの周波数が第2のCPUクロックの周波数に設定される。上述の第1、第2の実施形態では、数式1に基づいてA0X以外に、B0Yn-1、B1Yn-2、およびB2Yn-3を用いてYnを演算する例について説明したが、これに限らず、n回目の演算結果Ynに先だって演算された演算結果Yn-ddは整数に係数Bを掛けたBYn-dと、サンプリング値Xとを用いるのであれば、どのような手法で演算結果Ynを求めてもよく、演算結果Ynを求めるために、数式1を用いることに限定されない。上述の第1、2実施形態では、数式1を用いたフィルタ演算によりバンドパスフィルタの濾過信号を演算した例について説明したが、これに代えて、数式1を用いたフィルタ演算により、ローパスフィルタやハイパスフィルタなどの各種のフィルタの濾過信号を演算するようにしてもよい。上述の第1、第2の実施形態では、本発明の物理量センサとして自動車用センサを用いた例を示したが、これに代えて、自動車以外の二輪車などの各種の機器に用いるセンサに本発明を適用してもよい。上述の第1、第2の実施形態では、本発明の物理量センサとして加速度センサを用いた例を示したが、これに限らず、温度センサや湿度センサなどの各種のセンサに本発明を適用してもよい。