"所定の発振周波数の注入同期信号を発生する第1の発振器と、前記第1の発振器により発生された注入同期信号を検波し、該注入同期信号の高周波電力に応じた直流電圧を発生すると共に該所定の発振周波数の高調波を発生する検波回路と、第1の端子から第3の端子を有するトランジスタからなり、該第1の端子に前記検波回路の出力が供給され、該第2の端子に電源が供給され、該第3の端子が接地され、該注入同期信号に同期し、且つ該所定の発振周波数をnnは任意の自然数逓倍した発振周波数の発振信号を発生する第2の発振器とを備えた注入同期発振器。所定の発振周波数の注入同期信号を発生する第1の発振器と、前記第1の発振器により発生された注入同期信号を検波し、該注入同期信号の高周波電力に応じた直流電圧を発生すると共に該所定の発振周波数の高調波を発生する検波回路と、第1の端子から第3の端子を有するトランジスタからなり、該第1の端子に前記検波回路の出力が供給され、該第2の端子が接地され、該第3の端子に自律的に直流バイアスを供給する自己バイアス回路が接続され、該注入同期信号に同期し、且つ該所定の発振周波数をnnは任意の自然数逓倍した発振周波数の発振信号を発生する第2の発振器とを備えた注入同期発振器。前記第2の発振器は、前記第2の端子と前記電源との間に接続され、当該第2の発振器の発振周波数を決定するインダクタとキャパシタとの並列共振回路を備えたことを特徴とする請求項1記載の注入同期発振器。前記第2の発振器は、前記第2の端子と前記接地との間に接続され、当該第2の発振器の発振周波数を決定するインダクタとキャパシタとの並列共振回路を備えたことを特徴とする請求項2記載の注入同期発振器。前記検波回路は、結合線路と検波用ダイオードとにより構成され、該結合線路は、前記第1の発振器を構成するリアクタンス素子と該検波回路の機能とを共用することを特徴とする請求項1から請求項4のうちのいずれか1項記載の注入同期発振器。前記第2の発振器は、複数の発振器を備え、それぞれの発振器に前記検波回路の出力が供給され、それぞれ発振信号を発生することを特徴とする請求項1から請求項5のうちのいずれか1項記載の注入同期発振器。前記第1の発振器は、注入同期信号を無線により前記検波回路に伝送することを特徴とする請求項1から請求項6のうちのいずれか1項記載の注入同期発振器。従来の注入同期発振器は、前記のように構成されているので、能動素子に基準発振器からの注入信号を注入する回路の他、外部電源や直流バイアスを印加するためリアクタンス素子などで構成されるバイアス回路を設けなくてはならず、回路規模が大きくなる課題があった。本発明は、前記課題を解消するためになされたものであり、回路規模を小型化する注入同期発振器を得ることを目的とする。本発明の注入同期発振器は、検波回路により発生される注入同期信号の高周波電力に応じた直流電圧および所定の発振周波数の高調波を、第2の発振器を構成するトランジスタの第1の端子に供給するものである。本発明によれば、トランジスタに注入同期信号を注入する回路と、トランジスタに直流バイアスを印加するバイアス回路とを検波回路で共用することができ、注入同期発振器の回路規模を小型化することができる。また、所定の発振周波数の高調波をトランジスタの第1の端子に供給するので、注入同期発振器として同期を容易にすることができる効果がある。実施の形態1.図1はこの発明の実施の形態1による注入同期発振器の概略を示す回路図である。図1aにおいて、基準発振器1は、発振周波数foの注入同期信号を発生する。検波回路2は、注入同期信号を検波し、注入同期信号の高周波電力に応じた直流電圧と、発振周波数foの整数倍の高調波を発生する。発振器3は、図1bに示すように、ドレイン端子9、ゲート端子10、およびソース端子11を備えた電界効果トランジスタ以下、FETと言う8などの能動素子と、リアクタンス素子図示せずなどからなる。よって、FET8を駆動するための直流バイアスが必要となる。図1aにおいて、電源端子4は、検波回路2の出力側に接続されると共にFET8のドレイン端子9側に接続される。よって、FET8のドレイン端子9側に、検波回路2による注入同期信号の高周波電力に応じた直流バイアスと、発振周波数foの整数倍の高調波が供給される。また、電源端子5は、電源7に接続されると共にFET8のゲート端子10側に接続される。よって、FET8のゲート端子10側に電源7による直流バイアスが供給される。さらに、電源端子6は、グランドに接続されると共にFET8のソース端子11側に接続される。よって、FET8のソース端子11側がグランドに接続される。したがって、発振器3は、検波回路2から供給される発振周波数foの整数倍の高調波により、注入同期信号に同期し、且つ発振周波数foをnnは任意の自然数逓倍した発振周波数nfoの発振信号を発生する。このように、検波回路2は、注入同期信号の高周波電力に応じた直流電圧を発生すると共に、発振周波数foの整数倍の高調波を発生するので、この検波回路2の出力をFET8のドレイン端子9側に接続することにより、FET8に直流バイアスを印加する外部電源やバイアス回路が不要になり、回路規模を小型化する。また、注入同期信号として、発振周波数foの整数倍の高調波を用いることによって、注入同期発振器として同期を容易にする。図2はこの発明の実施の形態1による注入同期発振器の詳細を示す回路図である。図2において、検波回路2は、基準発振器1の注入同期信号から直流成分を除去するキャパシタ21、注入同期信号を半波整流することで、注入同期信号の高周波電力に応じた直流電圧を発生すると共に、発振周波数foの整数倍の高調波を発生する検波用ダイオード22、周波数nfoで概略1/4波長の電気長を有し、周波数nfoの信号を短絡するλ4線路23からなる。発振器3において、λ4線路12は、周波数nfoで概略1/4波長の電気長を有し、周波数nfoの信号で開放する。キャパシタ13は、発振信号から直流成分を除去する。負荷14は、発振器3から発振信号を取り出す。ゲートバイアス回路15は、周波数nfoで概略1/4波長の電気長を有し、周波数nfoの信号で開放するλ4線路151、周波数nfoで概略短絡と見なすことのできるキャパシタ152からなる。直列共振回路16は、インダクタ161およびキャパシタ162からなり、周波数nfoの共振周波数を有する。なお、発振回路用のリアクタンス素子31~37は、マイクロストリップ線路により形成され、インピーダンス整合等を行う。図2において、電源端子4に検波回路2による注入同期信号の高周波電力に応じた直流バイアスが供給され、電源端子5に電源7による直流バイアスが供給される。よって、FET8のドレインおよびゲートに直流バイアスが供給されることで、発振器3は、直列共振回路16の共振周波数nfoで発振周波数が概略決定され、発振動作を行う。さらに、電源端子4に検波回路2による発振周波数foの整数倍の高調波が供給される。よって、概略nfoで発振している発振器3を、基準発振器1に同期させ、発振器3の発振周波数がnfoになる。この結果、発振器3のドレインに外部から直流電圧のみを供給した場合に比べて、位相雑音を良好にする。この実施の形態1によれば、検波回路2により発生される注入同期信号の高周波電力に応じた直流電圧および発振周波数foの高調波を、発振器3を構成するFET8のドレインに供給するので、FET8に注入同期信号を注入する回路と、FET8に直流バイアスを印加するバイアス回路とを検波回路2で共用することができ、注入同期発振器の回路規模を小型化することができる。また、発振周波数foの高調波をFET8のドレインに供給するので、注入同期発振器として同期を容易にすることができる。実施の形態2.図3はこの発明の実施の形態2による注入同期発振器の概略を示す回路図である。図3において、電源端子5は、グランドに接続される。また、電源端子6は、発振器3のソース端子11側との間に、自律的に直流バイアスを供給する自己バイアス回路17が接続される。その他の構成については、図1と同様である。自己バイアス回路17により、FET8のソースに直流的に正電圧が発生し、FET8のゲートをグランドに接続することによって、相対的にFET8のゲートに直流バイアスがかかるため、FET8が自律的に駆動される。このように、電源端子6と発振器3のソース端子11側との間に、自己バイアス回路17を接続することにより、図1において、FET8の電源端子5に接続された電源7が不要になり、回路規模を小型化する。図4はこの発明の実施の形態2による注入同期発振器の詳細を示す回路図である。図4において、自己バイアス回路17は、周波数nfoで概略1/4波長の電気長を有し、周波数nfoの信号を開放するλ4線路171、帰還抵抗172、周波数nfoで概略短絡と見なすことのできるキャパシタ173からなる。その他の構成については、図2と同様である。自己バイアス回路17において、キャパシタ173は、周波数nfoで概略短絡と見なすことのできる容量値に設定することにより、FET8のソース端子から自己バイアス回路17を見込んだインピーダンスは、周波数nfoで開放と見なすことができる。また、帰還抵抗172により、FET8のソース端子には直流的に正電圧が発生し、FET8のゲートをグランドに接続することによって、相対的にFET8のゲートに直流バイアスがかかるため、FET8が自律的に駆動される。この実施の形態2によれば、FET8のゲート端子が接地され、ソース端子に自律的に直流バイアスを供給する自己バイアス回路17が接続されるので、電源7が不要になり、更に注入同期発振器の回路規模を小型化することができる。実施の形態3.図5はこの発明の実施の形態3による注入同期発振器の概略を示す回路図である。図5において、電源端子5は、電源7に接続されると共にFET8のゲート端子10側との間に、周波数nfoの共振周波数を有する並列共振回路18が接続される。並列共振回路18は、インダクタ181およびキャパシタ182からなる。その他の構成については、図1と同様である。図1および図2では、電源端子5とFET8のゲート端子10側との間にゲートバイアス回路15が接続され、また、発振器3の発振周波数nfoを直列共振回路16により決定した。図5では、この直列共振回路16に代えて、ゲートバイアス回路15の配置位置に、発振器3の発振周波数nfoを決定する並列共振回路18を設ける。並列共振回路18のインダクタ181は、電源7を直流的にFET8のゲート端子10側に供給する。また、電源7は、高周波的にグランドに接続される。このように、電源端子5とFET8のゲート端子10側との間に、並列共振回路18を接続することにより、図1において必要であったゲートバイアス回路15が、図5において不要になり、回路規模を小型化する。図6はこの発明の実施の形態3による注入同期発振器の概略を示す回路図である。図6において、電源端子5は、グランドに接続されると共にFET8のゲート端子10側との間に、周波数nfoの共振周波数を有する並列共振回路18が接続される。並列共振回路18は、図5で示した構成と同様である。図3および図4では、電源端子5とFET8のゲート端子10側との間にゲートバイアス回路15が接続され、また、発振器3の発振周波数nfoを直列共振回路16により決定した。図6では、この直列共振回路16に代えて、ゲートバイアス回路15の配置位置に、発振器3の発振周波数nfoを決定する並列共振回路18を設ける。並列共振回路18のインダクタ181は、グランドを直流的にFET8のゲート端子10側に接続する。このように、電源端子5とFET8のゲート端子10側との間に、並列共振回路18を接続することにより、図3において必要であったゲートバイアス回路15が、図6において不要になり、回路規模を小型化する。図7はこの発明の実施の形態3による注入同期発振器の詳細を示す回路図である。この実施の形態3によれば、電源端子5とFET8のゲート端子10側との間に接続され、発振器3の発振周波数nfoを決定するインダクタ181とキャパシタ182との並列共振回路18を備えたので、ゲートバイアス回路15が不要になり、更に注入同期発振器の回路規模を小型化することができる。実施の形態4.図8はこの発明の実施の形態4による注入同期発振器の詳細を示す回路図である。図8において、結合線路19aは、一端が基準発振器1の出力側に接続される。また、結合線路19bは、結合線路19aに一定間隔を空けて平行に配置され、一端がリアクタンス素子35とリアクタンス素子37との間に接続される。なお、検波用ダイオード22は、結合線路19bの側辺に接続される。その他の構成については、図7と同様である。図7では、検波回路2として、キャパシタ21およびλ/4線路23を備え、FET8のドレイン側に、λ/4線路12およびリアクタンス素子36を備えたものを示した。図8では、これらキャパシタ21、λ/4線路23、λ/4線路12およびリアクタンス素子36に代えて、結合線路19a,19bを設ける。結合線路19a,19bは、直流成分が遮断されるためキャパシタ21の代わりになる。また、結合線路19a,19b全体でのインピーダンスを、λ/4線路23、λ/4線路12およびリアクタンス素子36を合わせたインピーダンスに設定することで、代用可能になる。この実施の形態4によれば、結合線路19a,19bが、発振器3を構成するλ/4線路12およびリアクタンス素子36と、検波回路2を構成するキャパシタ21およびλ/4線路23との機能を共用するので、更に注入同期発振器の回路規模を小型化することができる。実施の形態5.図9はこの発明の実施の形態5による注入同期発振器の概略を示す回路図である。図9において、発振器301~30mmは任意の自然数は、前記各図で示した発振器に相当する。負荷141~14mは、各発振器301~30mから発振信号を取り出す。その他の構成については、前記各図と同様である。図9では、基準発振器1および検波用ダイオード22を共通化して、前記各図におけるいずれかの発振器をm個並列接続したものである。また、検波回路2の入力端子と、基準発振器1の出力端子は、必ずしも物理的に接続されている必要はなく、空間的に接続されていれば所望の動作および効果が得られる。例えば、基準発振器1の出力端子から注入同期信号を無線による電波で、検波回路2の入力端子に伝送するようにしても良い.この実施の形態5によれば、複数の発振器301~30mを備えたので、回路規模が小型化され、同期を容易にした注入同期発振器の出力を複数個同時に取り出すことができる。また、基準発振器1と検波回路2との接続を無線伝送にしたので、配線を行うことなく、基準発振器1と検波回路2との設置箇所の自由度を広げることができる。なお、本願発明はその発明の範囲内において、各実施の形態の自由な組み合わせ、あるいは各実施の形態の任意の構成要素の変形、もしくは各実施の形態において任意の構成要素の省略が可能である。"