回路が形成されソルダレジストが充填されたビアホールを含むコア層を形成する段階と、前記コア層の上下面に銅ホイル及び熱硬化性材料からなるソルダレジストを塗布する段階と、前記ソルダレジスト領域をオープンしてビアオープン領域を形成する段階と、ソルダレジストが塗布されたコア層の上下面とビアオープン領域の上面に化学銅を形成する段階と、コア層の上下面に形成された化学銅の上部にドライフィルムを塗布し、露光及び現像を行って隔壁が形成される領域、前記ビアオープン領域及び化学銅の一部をオープンする段階と、前記隔壁が形成される領域、ビアオープン領域及び化学銅一部のオープン領域の上面にニッケル-金電解メッキを順に施した後、ドライフィルムを剥離する段階と、前記ソルダレジストと化学銅をエッチングして隔壁構造を完成する段階と、はんだペーストを塗布した後、ピンニングを行う段階と、を含む半導体チップパッケージ構造の製造方法。前記ビアオープン領域を形成する段階において、ビアが形成された領域上部の前記ソルダレジスト領域をオープンすることを特徴とする請求項1に記載の半導体チップパッケージ構造の製造方法。前記ソルダレジスト領域をオープンする際、レーザー加工方法を適用する段階をさらに含むことを特徴とする請求項2に記載の半導体チップパッケージ構造の製造方法。前記ドライフィルムを塗布して、露光及び現像を行って隔壁が形成される領域、ビアオープン領域及び化学銅の一部をオープンする段階において、隔壁を形成するために隔壁構造に応じてドライフィルムをパターニングすることを特徴とする請求項1に記載の半導体チップパッケージ構造の製造方法。前記露光工程は、レーザーダイレクトイメージングを用いたマスクレス法を適用することを特徴とする請求項4に記載の半導体チップパッケージ構造の製造方法。前記はんだペーストを塗布する際、内側隔壁と外側隔壁との間及び隔壁の上部にはんだペーストを塗布する段階をさらに含み、前記隔壁構造は、内側隔壁と内側隔壁と任意の間隔で離隔され両側にそれぞれ形成された外側隔壁とに区分された構造であることを特徴とする請求項1に記載の半導体チップパッケージ構造の製造方法。コア層と、前記コア層上に内側隔壁と内側隔壁と任意の間隔で離隔されて両側にそれぞれ形成された外側隔壁とに区分されて形成された隔壁部と、前記内側隔壁と外側隔壁との間及び隔壁部の上面に積層されたはんだペースト部と、前記はんだペースト部の上面に配置されたピンと、を含む半導体チップパッケージ構造。前記隔壁部は、電解質からなる第1層と、前記第1層の上面に形成された無電解の化学銅からなる第2層と、前記第2層の上面に形成されたニッケルからなる第3層と、前記第3層の上面に形成された金からなる第4層と、を含むことを特徴とする請求項7に記載の半導体チップパッケージ構造。前記コア層は、回路が上下部に形成され、上下部の回路を連結するためにソルダレジストで充填されたビアホールが形成されたコアと、前記コアの上下面に積層された銅ホイル層と、を含むことを特徴とする請求項8に記載の半導体チップパッケージ構造。前記コア層は、ソルダレジストで充填された領域がオープンされるようにしてビアオープン領域を形成することを特徴とする請求項9に記載の半導体チップパッケージ構造。前記内側隔壁は、前記ビアオープン領域の上面及びコア層の上面にわたり形成されたことを特徴とする請求項10に記載の半導体チップパッケージ構造。前記コア層は、回路が内部に形成されたタイプであるか、または回路が上下の外側に形成されたタイプであることを特徴とする請求項7に記載の半導体チップパッケージ構造。従って、本発明は上述した問題点を解決するために導き出されたものであって、パッド上にピンを実装する際、基板パッドとはんだとの間のピンプル強度PinPullStrengthが増大されることができるようにするための半導体チップパッケージ構造とその製造方法を提供することを目的とする。前記目的を果たすための本発明の実施形態による半導体チップパッケージ構造の製造方法は、回路が形成されソルダレジストが充填されたビアホールを含むコア層を形成する段階と、前記コア層の上下面に銅ホイルCuFoil及び熱硬化性材料からなるソルダレジストを塗布する段階と、前記ソルダレジスト領域をオープンしてビアオープン領域を形成する段階と、ソルダレジストが塗布されたコア層の上下面とビアオープン領域の上面に化学銅を形成する段階と、コア層の上下面に形成された化学銅の上部にドライフィルムを塗布し、露光及び現像を行って隔壁が形成される領域、前記ビアオープン領域及び化学銅の一部をオープンする段階と、前記隔壁が形成される領域、ビアオープン領域及び化学銅一部のオープン領域の上面にニッケルNi-金Au電解メッキを順に施した後、ドライフィルムを剥離する段階と、前記ソルダレジストと化学銅をエッチングして隔壁構造を完成する段階と、はんだペーストを塗布した後、ピンニングPinningを行う段階と、を含むことができる。また、前記ビアオープン領域を形成する段階において、ビアが形成された領域上部の前記ソルダレジスト領域をオープンすることが好ましい。また、前記ソルダレジスト領域をオープンする際、レーザー加工方法を適用する段階をさらに含むことが好ましい。また、前記ドライフィルムを塗布して、露光及び現像を行って隔壁が形成される領域、ビアオープン領域及び化学銅の一部をオープンする段階において、隔壁を形成するために隔壁構造に応じてドライフィルムをパターニングすることが好ましい。さらに、前記露光工程は、レーザーダイレクトイメージングLaserDirectImaging;LDIを用いたマスクレスMaskless法を適用することが好ましい。また、前記はんだペーストを塗布する際、内側隔壁と外側隔壁との間及び隔壁の上部にはんだペーストを塗布する段階をさらに含み、前記隔壁構造は、内側隔壁と内側隔壁と任意の間隔で離隔され両側にそれぞれ形成された外側隔壁とに区分された構造であることが好ましい。他の本発明の半導体チップパッケージ構造は、コア層と、前記コア層上に内側隔壁と内側隔壁と任意の間隔で離隔されて両側にそれぞれ形成された外側隔壁とに区分されて形成された隔壁部と、前記内側隔壁と外側隔壁との間及び隔壁部の上面に積層されたはんだペースト部と、前記はんだペースト部の上面に配置されたピンと、を含むことができる。また、前記隔壁部は、電解質からなる第1層と、前記第1層の上面に形成された無電解の化学銅からなる第2層と、前記第2層の上面に形成されたニッケルからなる第3層と、前記第3層の上面に形成された金からなる第4層と、を含むことが好ましい。さらに、コア層は、回路が上下部に形成され、上下部の回路を連結するためにソルダレジストで充填されたビアホールが形成されたコアと、前記コアの上下面に積層された銅ホイルCuFoil層と、を含むことが好ましい。また、コア層は、ソルダレジストで充填された領域がオープンされるようにしてビアオープン領域を形成することが好ましい。さらに、内側隔壁は、ビアオープン領域の上面及びコア層の上面にわたり形成されることが好ましい。また、コア層は、回路が内部に形成されたタイプであるか、または回路が上下の外側に形成されたタイプであることが好ましい。本発明の半導体チップパッケージ構造とその製造方法は、基板パッド領域に隔壁を置いてはんだとの接着面積を増大させることができる構造を適用するため、基板パッドサイズがピン径PinDiameterより小さくてもピンプル強度PinPullStrengthを改善し、密集度を向上させることができるという効果を期待することができる。また、本発明は、ピンヘッドに応じてパッドサイズを決定しなければならない従来技術に比べてパッドサイズに対する制限が無くなるという長所がある。以下、本発明の実施形態は、半導体チップパッケージ構造を参考して詳細に説明する。以下で紹介される実施形態は当業者に本発明の思想が十分に伝達されることができるための例として提供されるものである。従って、本発明は以下で説明される実施形態に限定されず、他の形態に具体化されることもできる。そして、図面において、装置の大きさ及び厚さなどは便宜のために誇張されて表現されることもある。明細書の全体における同一の参照番号は同一の構成要素を示す。図1は、本発明による半導体チップパッケージ構造の一例の断面図であり、図2a~図2hは、図2の半導体チップパッケージ構造の製造工程の手順による断面図である。図3は、本発明による半導体チップパッケージ構造の他の例の断面図であり、図4a~図4hは、図3の半導体チップパッケージ構造の製造工程の手順による断面図である。図示するように、半導体チップパッケージ100、200は、コア層A、Cと、隔壁部140、240と、はんだペーストSolderPaste部150、250と、はんだペースト部150、250上に実装されるピン160、260と、を含むことができる。より詳細に説明すると、コア層Aは、回路が上下部に形成され、上下部の回路を連結するためにソルダレジストで充填されたビアホール120が形成されたコア110と、コア110の上下面に積層された銅ホイルCuFoil層130a、130bと、を含むことができる。ここで、コア層Aは、ソルダレジストで充填された領域がオープンされるようにしてビアオープン領域図2cの符号Bを形成することができる。また、コア層Aは、図1のように回路が内部に形成されたタイプであるか、または図3のように回路が上下の外側に形成されたタイプであることができる。以下では、説明の便宜上、図1~図2hの番号を代表的に参照する。隔壁部140は、コア層A上に内側隔壁と、内側隔壁と任意の間隔で離隔されて両側にそれぞれ形成された外側隔壁と、に区分されて形成されることができる。例えば、図1と図3において図示するはんだペースト部150、250を基準に両側にそれぞれ形成された隔壁が外側隔壁であり、内側のビアオープン領域を含む隔壁が内側隔壁である。また、内側隔壁は、ビアオープン領域図2cの符号Bの上面及びコア層Aの上面にわたり形成されることができる。さらに、隔壁部140は、電解質からなる第1層141と、第1層141の上面に形成された無電解の化学銅からなる第2層143と、第2層143の上面に形成されたニッケルからなる第3層147と、第3層147の上面に形成された金からなる第4層149と、を含むことができる。はんだペースト部150は、内側隔壁と外側隔壁との間及び隔壁部140の上面に積層されることができる。ピン160は、はんだペースト部150の上面に配置されることができる。以下では、図面を参照して半導体チップパッケージ構造の製造方法を説明する。先ず、図2a及び図4aで図示するように、回路が形成され、ソルダレジストが充填されたビアホールを含むコア層A、Cを形成することができる。その後、図2b及び図4bで図示するように、コア層A、Cの上下面に銅ホイルCuFoil130a、130b、230a、230b及び熱硬化性材料からなるソルダレジスト141a、141b、241a、241bを塗布することができる。図2c及び図4cで図示するように、ソルダレジスト141a、141b、241a、241b領域をオープンしてビアオープン領域B、Dを形成することができる。ここで、ビアオープン領域は、ソルダレジストが充填されたビア120が形成された領域の上部のソルダレジスト領域をオープンすることで形成される。また、ソルダレジスト領域をオープンする場合、レーザー加工法を適用することができる。前記ビアオープン領域は、その後内側隔壁構造のための化学銅、ニッケル及び金などが積層され、これにより形成された隔壁は、パッドとパッド上に実装されるピンの間の接合度を向上させることができるという効果を期待できる。その後、図2d及び図4dで図示するように、ソルダレジスト141a、141b、241a、241bが塗布されたコア層A、Cの上下面とビアオープン領域の上面に化学銅143a、143b、243a、243bを形成することができる。ここで、化学銅を形成する前に、スミアSmearを除去する手順を先ず行う。これは、CudirectCO2加工を行うため、CO2加工の後、銅ホイルバーCuFoilBur、絶縁材バーburを除去すると、化学銅無電解銅メッキの形成が容易であるだけでなく、信頼性の確保においても重要であるためである。図2e及び図4eで図示するように、コア層A、Cの上下面に形成された化学銅の上部にドライフィルム145a、145b、245a、245bを塗布し、露光及び現像を行って隔壁が形成される領域、ビアオープン領域及び化学銅の一部図2eのEをオープンすることができる。ここで、塗布されたドライフィルムは、隔壁を形成するために隔壁構造に応じてドライフィルムにパターニングを行う。また、前記露光工程は、レーザーダイレクトイメージングLaserDirectImaging;LDIを用いたマスクレスMaskless法を適用することができる。ここで、前記露光工程にレーザーダイレクトイメージングLaserDirectImaging;LDIを適用すると、マスクMaskが節約できるだけではなく、ビアvia露光アライメントalignmentを高めることができるという効果を期待することができる。より詳細に説明すると、露光工程は、レーザーダイレクトイメージングLaserDirectImaging;LDIを用いたマスクレスMaskless方式の直接描画露光法を適用することができる。図2f及び図4fで図示するように、隔壁が形成される領域、ビアオープン領域及び化学銅一部のオープン領域の上面に、ニッケルNi147、247-金Au149、249の電解メッキを順に施した後、ドライフィルムを剥離することができる。図2g及び図4gで図示するように、ソルダレジスト141a、141b、241a、241bと化学銅143a、143b、243a、243bをエッチングして隔壁構造を完成することができる。はんだペースト部150、250を塗布した後、ピンニングPinningを行うことができる。上述した隔壁構造は、内側隔壁と、内側隔壁と任意の間隔で離隔され両側にそれぞれ形成された外側隔壁と、に区分された構造であるが、このような構造上にはんだペーストを塗布する場合、内側隔壁と外側隔壁との間及び隔壁上部にはんだペーストを塗布することができる。本発明で開示された隔壁構造は、基板パッド領域に隔壁を形成してはんだとの接着面積が増大できるようにするものであって、これによりピンプル強度PinPullStrengthが改善されるとともに密集度が向上されることができるという効果を期待することができる。以上で説明した本発明の好ましい実施形態は例示の目的のために開示されたものであり、本発明が属する技術分野において通常の知識を有するものであれば、本発明の技術的思想を外れない範囲内で様々な置換、変形及び変更が可能であり、このような置換、変形及び変更などは添付の特許請求の範囲に属するとするべきであろう。