"駆動トランジスターと、発光素子と、電圧制限回路と、を含む画素回路を有し、前記駆動トランジスターおよび前記発光素子は、電圧可変の電源間に直列に接続され、前記駆動トランジスターは、ゲートおよびソース間の電圧に応じた電流を前記発光素子に流し、前記発光素子は、前記駆動トランジスターのソースとドレインとの間に流れる電流に応じた輝度で発光し、前記電圧制限回路は、前記駆動トランジスターのドレインおよびソース間の電圧が所定値を超えないように制限することを特徴とする電気光学装置。前記電圧制限回路は、一端が前記駆動トランジスターと前記発光素子との接続点に接続され、他端が所定電位の給電線に接続されたダイオードであることを特徴とする請求項1に記載の電気光学装置。前記ダイオードは、ダイオード接続されたトランジスターまたはダイオード素子であることを特徴とする請求項2に記載の電気光学装置。前記給電線には、前記電源の一方であって、前記発光素子の二端子のうち前記駆動トランジスターとの非接続点の電位を基準とした電圧、前記発光素子の閾値電圧および前記ダイオードの閾値電圧の和に相当する電位が供給されることを特徴とする請求項2または3に記載の電気光学装置。前記画素回路は、複数の走査線と複数のデータ線との交差に対応して設けられ、前記複数の走査線と、前記複数のデータ線と、前記画素回路とは、同一の基板に形成され、前記走査線が選択されたときに前記データ線の電位が前記駆動トランジスターのゲートに保持されることを特徴とする請求項1乃至4のいずれかに記載の電気光学装置。前記発光素子の閾値電圧を得るための第1素子、および、前記ダイオードの閾値電圧を得るための第2素子を、それぞれ前記基板に形成したことを特徴とする請求項5に記載の電気光学装置。前記発光素子は、画素電極及び共通電極を備え、前記画素電極は前記駆動トランジスターを介して、固定電位が印加された電源線に接続され、前記共通電極の電位が可変に設定されることで、前記電圧可変の電源が構成されることを特徴とする請求項1に記載の電気光学装置。駆動トランジスターと、発光素子と、電圧制限回路と、を含む画素回路を有し、前記駆動トランジスターおよび前記発光素子が可変電源間に直列に接続され、前記発光素子に、前記駆動トランジスターのゲートおよびソース間の電圧に応じた電流を流し、前記発光素子を二端子間に流れる電流に応じた輝度で発光させる、電気光学装置の電源供給方法であって、前記電源電圧を高くしても、前記駆動トランジスターのドレインおよびソース間の電圧が所定値を超えないように制限することを特徴とする電気光学装置の電源供給方法。請求項1乃至7のいずれかに記載の電気光学装置を備えることを特徴とする電子機器。ところで、シリコン基板に画素回路を形成する構成では、トランジスターの小型化が容易となるが、その反面、トランジスターの耐圧が低下する。このため、特に発光素子に流す電流によっては、耐圧を超えた電圧が駆動トランジスターに印加されて、破壊に至ってしまう可能性が指摘された。本発明は、上述した事情に鑑みてなされたもので、その目的の一つは、発光素子に電流を流す駆動トランジスターの破壊を防止した電気光学装置、電気光学装置の電源供給方法および電子機器を提供することにある。上記課題を解決するために本発明に係る電気光学装置は、駆動トランジスターと、発光素子と、電圧制限回路と、を含む画素回路を有し、前記駆動トランジスターおよび前記発光素子は、電圧可変の電源間に直列に接続され、前記駆動トランジスターは、ゲートおよびソース間の電圧に応じた電流を前記発光素子に流し、前記発光素子は、前記駆動トランジスターのソースとドレインとの間に流れる電流に応じた輝度で発光し、前記電圧制限回路は、前記駆動トランジスターのドレインおよびソース間の電圧が所定値を超えないように制限することを特徴とする。本発明によれば、発光素子に電流を流す駆動トランジスターの破壊を防止することが可能になる。本発明において、前記電圧制限回路は、一端が前記駆動トランジスターと前記発光素子との接続点に接続され、他端が所定電位の給電線に接続されたダイオードである構成が好ましい。この構成において、前記ダイオードは、ダイオード接続されたトランジスターまたはダイオード素子である態様が好ましい。この態様によれば、画素回路に追加されるダイオードとしては、トランジスターまたはダイオード素子で済む。また、当該構成において、前記給電線には、前記電源の一方であって、前記発光素子の二端子のうち前記駆動トランジスターとの非接続点の電位を基準とした電圧、前記発光素子の閾値電圧および前記ダイオードの閾値電圧の和に相当する電位が供給される構成としても良い。この構成によれば、電源電圧を変化させても、当該変化に追従させる形で駆動トランジスターのドレインおよびソース間の電圧が所定値を超えないように制限することができる。また、本発明において、前記画素回路は、複数の走査線と複数のデータ線との交差に対応して設けられ、前記複数の走査線と、前記複数のデータ線と、前記画素回路とは、同一の基板に形成され、前記走査線が選択されたときに前記データ線の電位が前記駆動トランジスターのゲートに保持される構成が好ましい。この態様において、前記発光素子の閾値電圧を得るための第1素子、および、前記ダイオードの閾値電圧を得るための第2素子を、それぞれ前記基板に形成した態様が好ましい。この態様によれば、第1素子および第2素子が、発光素子やダイオードとともに同じ基板に形成される。本発明において、前記発光素子は、画素電極及び共通電極を備え、前記画素電極は前記駆動トランジスターを介して、固定電位が印加された電源線に接続され、前記共通電極の電位が可変に設定されることで、前記電圧可変の電源が構成される構成が好ましい。なお、本発明は、電気光学装置のほか、電気光学装置の電源供給方法や、当該電気光学装置を有する電子機器として概念することも可能である。電子機器は、典型的には、ヘッドマウントディスプレイや電子ビューファイダーのなどの表示装置が挙げられる。以下、図面を参照して本発明を実施するための形態について説明する。図1は、本発明の実施形態に係る電気光学装置1を示す斜視図である。この図に示される電気光学装置1は、例えばヘッドマウントディスプレイHMDに適用されて画像を表示するマイクロディスプレイ10を含む。マイクロディスプレイ10は、後述するようにシリコン基板に複数の画素回路や当該画素回路を駆動する周辺回路などが形成された有機EL装置であり、画素回路にはOLEDが含まれる。マイクロディスプレイ10は、画素回路の配列領域に対応して開口するケース12に収納されるとともに、FPCFlexiblePrintedCircuits基板14の一端が接続されている。FPC基板14の他端には、複数の端子16が設けられて、図示省略された回路モジュールに接続される。なお、端子16に接続される回路モジュールは、マイクロディスプレイ10の電源および制御回路を兼ねており、FPC基板14を介して各種の電位を給電するほか、データ信号や制御信号などを供給する。図2は、マイクロディスプレイ10において各部の配置を示す平面図であり、図3は、マイクロディスプレイ10における電気的な構成を示すブロック図である。なお、図2においては、説明の便宜上、図1におけるケース12を取り外した状態としている。図2において、表示部100は、平面視したときに例えば対角で1インチ以下であって、左右方向に横長の長方形の形状となっている。詳細について図3を参照すると、表示部100には、m行の走査線112が図において左右方向に沿って設けられ、n列のデータ線114が、上下方向に沿って、かつ、各走査線112と互いに電気的に絶縁を保つように設けられている。画素回路110は、m行の走査線112とn列のデータ線114との各交差に対応して、マトリクス状に配列している。m、nは、いずれも自然数である。また、走査線112および画素回路110のマトリクスのうち、行を便宜的に区別するために、図3において上から順に1、2、3、...、m-1、m行と呼ぶ場合がある。同様にデータ線114および画素回路110のマトリクスの列を便宜的に区別するために、図3において左から順に1、2、3、...、n-1、n列と呼ぶ場合がある。2つの走査線駆動回路140は、図2に示されるように表示部100に対して左右の両隣にそれぞれ配置する。詳細には図3に示されるように、2つの走査線駆動回路140は、m行の走査線112の各々を両側からそれぞれ駆動する構成となっている。走査線駆動回路140の各々は、上記回路モジュールから同じ制御信号Ctryが供給されて、1、2、3、...、m-1、m行目の走査線112にそれぞれ同じ走査信号Gwr、Gwr、Gwr、...、Gwr、Gwrを供給する。なお、この供給の際に、走査信号の遅延が問題にならないのであれば、走査線駆動回路140を片側1個だけの構成でも良い。図2に示されるように、データ線駆動回路150は、FPC基板14の接続箇所と表示部100との間に配置する。図3に示されるように、データ線駆動回路150には、上記回路モジュールから画像信号Vd、制御信号Ctrxが供給される。データ線駆動回路150は、制御信号Ctrxにしたがって、画像信号Vdを、1、2、3、...、n-1、n列目のデータ線114に、データ信号Vd、Vd、Vd、...、Vd、Vdとして供給する。図2に示されるように、マイクロディスプレイ10において表示部100の外側にあって、例えば右下隅にはバイアス生成回路160が配置する。バイアス生成回路160は、後述する論理信号の電源のほか、図3に示されるように電位Vel、Vctなどからバイアス電位Vaを生成するが、詳細については後述する。電位Vel、Vctは、上記回路モジュールからFPC基板14を介して供給される。電位Vel、Vctは、バイアス生成回路160によるバイアス電位Vaとともに表示部100に供給される。図4は、画素回路110の回路図である。この図においては、i行目及び当該i行目に対し下側で隣り合うi1行目の走査線112と、j列目及び当該j列目に対し右側で隣り合うj1列目のデータ線114との交差に対応する2×2の計4画素分の画素回路110が示されている。ここで、i、i1は、画素回路110が配列する行を一般的に示す場合の記号であって、1以上m以下の整数である。同様に、j、j1は、画素回路110が配列する列を一般的に示す場合の記号であって、1以上n以下の整数である。図4に示されるように、各画素回路110は、pチャネル型MOSMetalOxideSemiconductorのトランジスター122、124、126と、キャパシター128と、発光素子であるOLED130とを含む。各画素回路110については互いに同一構成なので、i行j列に位置するもので代表して説明する。i行j列の画素回路110において、トランジスター122は、スイッチングトランジスターとして機能するものであり、そのゲートノードはi行目の走査線112に接続される一方、そのドレインノードはj列目のデータ線114に接続され、そのソースノードはキャパシター128の一端と、トランジスター124のゲートノードとにそれぞれ接続されている。キャパシター128の他端は、トランジスター124のソースノードとともに、画素回路110において電源高位側の電位Velを給電する給電線116に接続されている。トランジスター124のドレインノードは、OLED130のアノード、トランジスター126のゲートノードおよびドレインノードにそれぞれ接続されている。OLED130のアノードは、画素回路110毎に個別に設けられる画素電極である。一方、OLED130のカソードは、画素回路110のすべてにわたった共通電極118であり、電源低位側の電位Vctが給電されている。OLED130は、互いに対向するアノードとカソードとで有機EL材料からなる発光層を挟持した素子であり、アノードからカソードに向かって流れる電流に応じた輝度にて発光する。一方、電圧制限回路のトランジスター126は、そのソースノードが所定電位としてのバイアス電位Vaが給電される給電線117に各画素回路110にわたって共通接続されている。トランジスター126は、ゲートノードがドレインノードに接続されているので、ソースノードからドレインノードに向かう方向を順方向とするダイオードとして機能する。なお、表示部100における画素回路110は、走査線駆動回路140、データ線駆動回路150およびバイアス生成回路160とともにシリコン基板に形成される。このうち、走査線駆動回路140が出力する走査信号Gwr~Gwrは、HまたはLレベルで規定される論理信号である。このため、走査線駆動回路140は、電源の高位側を電位Vddとし、低位側を電位VssとするCMOS論理回路の集合体となっている。一方、画素回路110を小サイズかつ狭ピッチで形成しやすいように、トランジスター122、124、126は、すべて同一の例えばpチャネル型にするとともに、その基板電位を例えば高位側の電位Vddとしている。図4において、Gwr、Gwrは、それぞれi、i1行目の走査線112に供給される走査信号を示し、また、Vd、Vdは、それぞれj、j1列目のデータ線114に供給されるデータ信号を示している。また便宜的に、i行j列の画素回路110においてトランジスター124のゲートノードについてgと表記している。トランジスター124のドレインノード、トランジスター126のゲートノード、ドレインノード、および、OLED130のアノードの接続点をノードAとしている。なお、キャパシター128については、トランジスター124のゲートノードに寄生する容量を用いることができる場合がある。図5は、バイアス生成回路160の回路図である。この図において、OLED130aは、OLED130の閾値電圧Vtholedを取得するための第1素子である。このため例えばOLED130aのカソードは接地される一方、アノードは抵抗素子Raを介して電源の高位側の電位Vddの給電線に接続されている。この接続状態において抵抗素子Raは、OLED130aに流れる電流を低く抑えた上で、OLED130aのアノードカソード間の電圧が、OLED130の閾値電圧Vtholedにほぼ等しくなるように抵抗値が調整される。このため、ボルデージフォロアのオペアンプ161から出力される電圧は、閾値電圧Vtholedであるとみなすことができる。なお、OLED130aは、OLED130と同構造であるが、表示部100の外側領域に設けられる。また、OLED130aの印加電圧は、ほぼ閾値電圧Vtholedであり、発光し始める電圧である。このため、OLED130aが表示部100における表示に影響を与えることはない。また、本実施形態において接地電位については、論理信号の低位側の電位Vssとしている。ダイオード126aは、ダイオード接続されたトランジスター126の閾値電圧Vthdiodeを取得するための第2素子である。このため例えば、ダイオード126aのカソードは接地される一方、カソードは抵抗素子Rbを介して例えば電位Velの給電線に接続されている。この接続状態において抵抗素子Rbは、ダイオード126aに流れる電流を低く抑えた上で、ダイオード126aのアノードカソード間の電圧が、ダイオード接続されたトランジスター126の閾値電圧Vthdiodeにほぼ等しくなるように抵抗値が調整される。このため、ボルデージフォロアのオペアンプ162によって出力される電圧は、閾値電圧Vthdiodeであるとみなすことができる。なお、ダイオード126aについては、トランジスター126と同サイズのトランジスターをダイオード接続した構成としても良い。オペアンプ163を含む加算回路164には、閾値電圧Vtholed、Vthdiode、および、接地電位と電位Vctとの差に相当する電圧が供給される。加算回路164は、これらの加算電圧を反転して出力し、オペアンプ165を含む反転回路166は、当該反転加算電圧を再反転してバイアス電位Vaとして出力する。このため、本実施形態においてバイアス電位Vaは、OLED130においてトランジスター124のドレインノードとの非接続点である電位Vctを基準にしてみたときに、接地電位と電位Vctとの差に相当する電圧、閾値電圧Vtholedおよび閾値電圧Vthdiodeを加算した電位となる。なお、このバイアス電位Vaについては、接地電位を基準にしてみたときに、閾値電圧Vtholedおよび閾値電圧Vthdiodeを加算した電位となる。図6は、マイクロディスプレイ10の表示動作を示す図であり、走査信号およびデータ信号の波形の一例を示している。この図に示されるように、走査信号Gwr、Gwr、Gwr、...、Gwr、Gwrは、走査線駆動回路140によって各フレームにわたって水平走査期間H毎に順次選択されて排他的にLレベルとなる。なお、本説明において、フレームとは、1カットコマ分の画像をマイクロディスプレイ10に表示させるのに要する期間をいい、垂直走査周波数が60Hzであれば、その1周期分の16.67ミリ秒の期間をいう。また、走査線駆動回路140は、上述したように電源の高位側を電位Vddとし、低位側を電位Vssとしているので、走査信号のHレベルは電位Vddに相当し、Lレベルは電位Vssに相当する。さて、i行目の走査線112が選択されて走査信号GwrがHレベルからLレベルになったとき、j列目のデータ線114には、i行j列の輝度の目標値に応じた電位のデータ信号Vdがデータ線駆動回路150によって供給される。i行j列の画素回路110において走査信号GwrがLレベルになると、トランジスター122がオンするので、ゲートノードgがj列目のデータ線114に電気的に接続された状態になる。このため、ゲートノードgの電位は、図6において上矢印で示されるように、データ信号Vdの電位になる。このとき、トランジスター124は、ゲートノードgとソースノードとの電位差、すなわち電圧Vgsに応じた電流IdsをOLED130に流す一方、キャパシター128は、トランジスター124におけるゲートソース間の電圧Vgsを保持する。i行目の走査線112の選択が終了して走査信号GwrがHレベルになったとき、トランジスター122がオンからオフに切り替わる。トランジスター122がオフに切り替わっても、当該トランジスター122がオンしていたときのトランジスター124のゲートノードの電位は、ゲートソース間の電圧Vgsとしてキャパシター128によって保持されている。このため、トランジスター122がオフしても、トランジスター124は、キャパシター128による保持電圧に応じた電流を、次回i行目の走査線112が再び選択されるまで、OLED130に流し続ける。このため、i行j列の画素回路110において、OLED130は、i行目が選択されたときのデータ信号Vdjの電位に応じた輝度で、1フレームに相当する期間にわたって発光し続けることになる。なお、i行目においては、j列目以外の画素回路110においても、対応するデータ線114に供給されたデータ信号の電位に応じた輝度で発光する。また、ここではi行目の走査線112に対応する画素回路110で説明しているが、走査線112は、1、2、3、...、m-1、m行目という順番で選択される結果、画素回路110の各々は、それぞれ目標値に応じた輝度で発光することになる。このような動作は、フレーム毎に繰り返される。また、図6においては、論理信号である走査信号の電位スケールよりも、データ信号Vd、ゲートノードgの電位スケールを便宜的に拡大している。本実施形態に係る電気光学装置1の優位性を説明する前に、本実施形態の比較例について説明する。図14は、比較例に係る画素回路の構成を示す図であり、図4に比べてトランジスター126および給電線117を有していない。マイクロディスプレイ10を、画素回路110や当該画素回路110を駆動する周辺回路とともに形成する場合に、当該周辺回路のうち、少なくとも走査線駆動回路140は電位Vdd、Vssを電源とする。このため、図14に示した比較例の画素回路110では、電源の電位Vel、Vctを、それぞれ電位Vdd、Vssに一致させている。図15は、この構成におけるトランジスター124とOLED130との電圧-電流特性を示す図である。この図に示されるように、トランジスター124のゲートソース間の電圧Vgsが高くなるにつれて、ソースからドレインに流れる電流Idsが多くなる。なお、トランジスター124は、pチャネル型としているので、ゲートノードgが電位VelVddよりも低くなるにつれて、電流Idsが多く流れる。このとき、電流Idsが多くなるにつれて、OLED130におけるアノードカソード間の電圧Voledが高くなる。ここで、電流Idsに対するトランジスター124およびOLED130の動作点は、両特性の交点で示される。電流Idsを規定するのは,トランジスター124におけるゲートソース間の電圧Vgsであり、これは、電位VelVddとデータ信号の電位との差である。データ信号で定まる電圧Vgsは、OLED130に流す電流Idsを飽和領域において規定しようとするが、OLED130を高輝度で発光させる場合、すなわち、多くの電流が流れる場合の動作点Bは、OLED130におけるアノードカソード間の電圧Voledが高いためにトランジスター124の線形領域に入ってしまう。このため、高輝度側においては電圧Vgsで規定される電流をOLED130に十分に流すことができなくなる。換言すれば、目標とする輝度でOLED130を十分に発光させることができなくなるのである。そこで、高輝度側において電圧Vgsに応じた電流をOLED130に十分に流すために、図7に示されるように、例えば画素回路110において電源の低位側である電位Vct、すなわちOLED130のカソードに給電される電位Vctを、それまで共用していた論理信号の低位側電位Vssから独立させて、電位Vssよりも低く調整する構成が考えられた。図8は、電位Vctを電位Vssよりも低く調整した構成における電圧-電流特性を示す図であり、トランジスター124については実線で、比較例におけるOLED130については破線で、それぞれ示されている。この図に示されるように、OLED130の電圧-電流特性は、トランジスター124における飽和領域に移動することになるので、高輝度側において電圧Vgsで規定される電流をOLED130に流すことが可能になる。しかしながら、低輝度側においてOLED130に少ない電流を流す場合、OLED130におけるアノードカソード間の電圧Voledが低くなるために、その分、トランジスター124のドレインソース間の電圧Vdsが高くなる。さらに、この構成においては、画素回路110における電源電圧Vdd-Vctは、比較例の電源電圧Vdd-Vssよりも拡大している。このため、低輝度側では、ドレインソース間に耐圧以上の電圧が印加されて、トランジスター124が破壊される可能性が生じてしまう。特に、画素回路110を小サイズかつ狭ピッチで形成するにつれて、トランジスターの耐圧が低下するので、マイクロディスプレイ10の小型化高精細化を阻む大きな要因になり得る。これに対して、本実施形態においてトランジスター124のドレインとOLED130のアノードとの接続点であるノードAには、給電線117によってバイアス電位Vaが、ダイオード接続されたトランジスター126を介して供給される。バイアス電位Vaは、上述したように接地電位を基準にして閾値電圧VtholedおよびVthdiodeを加算した電位であり、このうち、閾値電圧Vthdiodeの成分については、ダイオード接続されたトランジスター126によって相殺される。このため、本実施形態において、ノードAは、接地電位を基準にして閾値電圧Vtholedを加算した電位を下回ることはない。したがって、本実施形態において、電位Vctを電位Vssよりも低くしても、トランジスター124のドレインソース間には、当初の電源電圧Vdd-Vss、すなわち所定値を超える電圧が印加されることはないので、耐圧を超えることによる破壊が防止されることになる。換言すれば、本実施形態において、電位Vctを電位Vssよりも低くした場合に、低輝度側で発光させるためにOLED130のアノードカソード間電圧Voledが低くなってノードAが接地電位を基準にして閾値電圧Vtholedを加算した電位を下回りそうになると、バイアス電位Vaによって電流がOLED130に流れ始める。このため、図8において実線Cで示されるように、OLED130からみれば、アノードカソード間の電圧VoledがVoledよりも低くならないように、逆にトランジスター124からみればドレインソース間の電圧Vdsが、電源電圧Vdd-Vctから最小値Voledを減じたVdsを超えないように、制限される。なお、OLED130において、アノードカソード間が電圧Voledよりも低くならない、ということは、アノードからカソードに向かって流れる電流が所定値以下にはならない、ということでもある。このため、低輝度側では一定値以下の階調表現ができなくなる。ただし、後述するヘッドマウントディスプレイのようにハーフミラーを用いて、外の様子を示す透過像に、マイクロディスプレイ10による表示画像を重ねて映し出す構成では、低輝度側における階調表現の悪化が問題になりにくい。すなわち、極端にいえば、マイクロディスプレイ10の表示画像をオフにしても、透過像が映し出されているので、低輝度側における階調表現の悪化を視認しくいのである。<応用変形例>なお、本発明は、上述した実施形態に限定されるものではなく、例えば次に述べるような各種の応用変形が可能である。また、次に述べる応用変形の態様は、任意に選択された一または複数を適宜に組み合わせることもできる。<その1.ダイオード接続>実施形態においては、各画素回路110において、ノードAと給電線117との間にトランジスター126をそれぞれ設けるとともに、ノードAの側が順方向となるようにダイオード接続したが、これに限られない。例えば、図4におけるトランジスター126を、図9に示されるように、アノードが給電線117に接続され、カソードがノードAに接続されたダイオード素子136に置き換えても良い。すなわち、本説明において、ダイオードとは、ダイオード接続したトランジスターのほか、ダイオード素子の単体を含む概念である。<その2.発光期間制御用トランジスター>実施形態においては、トランジスターの124のドレインノードにOLED130のアノードを直接的に接続する構成にしたが、図10に示されるように、トランジスターの124のドレインノードとOLED130のアノードとの間に、発光期間を制御するトランジスター125を設けて、間接的に接続する構成としても良い。詳細には、トランジスター125のソースノードは、トランジスター124のドレインノードに接続され、トランジスター125のドレインノードは、OLED130のアノード、トランジスター126のドレインノードおよびゲートノードにそれぞれ接続されている。トランジスター125のゲートノードには、例えば走査信号に同期した制御信号が行毎に供給される。例えばi、i1行目のトランジスター125のゲートノードには、制御信号Gel、Geli1が供給される。これにより、走査信号がHレベルである期間において、制御信号がLレベルとなってトランジスター125をオンさせる期間の割合を各行にわたって揃えることができる。なお、トランジスター125がオンしているときの等価回路は、図4そのものであるので、トランジスター124およびOLED130が電源間に直列接続される点、および、トランジスター124がゲートソース間の電圧Vgsに応じた電流IdsをOLED130に流す点において、上述した実施形態となんら変わることはない。この回路構成では、OLED130に電流を流すトランジスター124にくわえ、OLED130の発光期間を制御するトランジスター125のソースドレイン間の電圧についても、耐圧を超えないように保護される。<その3.バイアス生成回路>実施形態においては、バイアス生成回路160を、マイクロディスプレイ10を構成するシリコン基板に周辺回路として形成したが、これに限られない。バイアス生成回路160には、オペアンプ161、162、163、165などのアナログ回路を含むので、同一シリコン基板に形成すると、論理回路として動作する走査線駆動回路140などのノイズの影響を受けやすい。一方、OLED130aは、閾値電圧Vtholedを取得するために設けられるので、できるだけOLED130と同一条件で形成するのが好ましい。ダイオード126aについても、閾値電圧Vthdiodeを取得するために設けられるので、できるだけトランジスター126と条件を揃えて形成するのが好ましいといえる。そこで、図11に示されるように、OLED130aとダイオード126aとについては、マイクロディスプレイ10の領域160aに形成し、他の回路要素については、例えばFPC基板14に実装されたIC回路160bで構成して、当該IC回路160bがバイアス電位Vaを表示部100にFPC基板14を介して供給しても良い。また、OLED130aおよびダイオード126a以外の回路要素については、IC回路160bではなく、上述した回路モジュールに含める構成としても良い。<その4.バイアス電位>実施形態においては給電線117に供給されるバイアス電位Vaを、接地電位を基準にしてみたときに、閾値電圧Vtholedおよび閾値電圧Vthdiodeを加算した電位としたが、これに限られない。すなわち、電位Vctを電位Vssよりも低くしても、トランジスター124におけるドレインソース間に耐圧を超える電圧が印加されないように、制限する構成であれば良い。<その5.その他>実施形態において、画素回路110のトランジスター122、124、126125についてはpチャネル型としたが、nチャネル型としても良い。また、小サイズ、狭ピッチの要求が強くなければ、pチャネル型およびnチャネル型を混在させても良い。また、発光素子は、OLED以外の素子であっても良い。例えば、無機発光ダイオードやLEDLightEmittingDiodeであってもよい。要は、二端子間に流れる電流に応じた輝度で発光するとともに、当該電流に応じて端子間電圧が変化して、トランジスター124のドレインソース間の電圧を変動させる素子であれば良い。さらに、画素回路110の電源高位側は、電位Velについては、図7に示されるように、論理信号の高位側の電位Vdd以下としても良い。<電子機器>次に、実施形態に係るマイクロディスプレイ10を適用したヘッドマウントディスプレイについて説明する。図12は、ヘッドマウントディスプレイの外観を示す図であり、図13は、その光学的な構成を示す図である。まず、図12に示されるように、ヘッドマウントディスプレイ300は、外観的には、一般的な眼鏡と同様にテンプル31や、ブリッジ32、レンズ301R、301Lを有する。また、ヘッドマウントディスプレイ300は、図13に示されるように、ブリッジ32近傍において左眼用のマイクロディスプレイ10Lと右眼用のマイクロディスプレイ10Rとを有する。マイクロディスプレイ10Lの画像表示面は、図13において左側となるように配置している。これによってマイクロディスプレイ10Lによる表示画像は、光学レンズ302Lを介して図において9時の方向に出射する。ハーフミラー303Lは、マイクロディスプレイ10Lによる表示画像を6時の方向に反射させる一方で、12時の方向から入射した光を透過させる。マイクロディスプレイ10Rの画像表示面は、マイクロディスプレイ10Lとは反対の右側となるように配置している。これによってマイクロディスプレイ10Rによる表示画像は、光学レンズ302Rを介して図において3時の方向に出射する。ハーフミラー303Rは、マイクロディスプレイ10Rによる表示画像を6時方向に反射させる一方で、12時の方向から入射した光を透過させる。この構成において、ヘッドマウントディスプレイ300の装着者は、マイクロディスプレイ10L、10Rによる表示画像を、外の様子と重ね合わせたシースルー状態で見ることができる。また、このヘッドマウントディスプレイ300において、視差を伴う両眼映像のうち、左眼用映像をマイクロディスプレイ10Lに表示させ、右眼用映像をマイクロディスプレイ10Rに表示させると、装着者に対し、表示された映像があたかも奥行きや立体感を持つかのように知覚させることができる3D表示。なお、マイクロディスプレイ10については、ヘッドマウントディスプレイ300のほかにも、ビデオカメラや、レンズ交換式のデジタルカメラなどにおける電子式ビューファインダーとしても適用可能である。"