"外部入力する入力信号をサンプルアンドホールドするサンプルアンドホールド回路において、前記入力信号をサンプリング毎に第1のコンデンサに保持して第1のトランジスタの出力側に出力する信号保持回路と、該信号保持回路の前記第1のトランジスタの出力側に接続された第1のノードに入力される信号から低域成分を除去して所定電位にバイアスされる第2のノードに出力する第2のコンデンサを有するハイパスフィルタ回路と、起動時にのみ動作して前記第1のノードから第2のコンデンサに対して急速充電を行う急速充電回路と、前記ハイパスフィルタ回路の前記第2のノードに接続された増幅回路と、前記急速充電回路による急速充電動作の終了から通常動作に移行する前後で前記第1のノードのバイアス電位をほぼ一定に保持するバイアス制御回路と、を備えたことを特徴とするサンプルアンドホールド回路。請求項1に記載のサンプルアンドホールド回路において、前記信号保持回路は、前記第1のトランジスタのエミッタ又はソースが前記第1のノードに接続され、前記バイアス制御回路は、前記急速充電動作時に、エミッタ又はソースが前記第1のノードに接続されコレクタ又はドレインが前記第1のトランジスタのコレクタ又はドレインに接続されベース又はゲートが前記第1のトランジスタのベース又はゲートに接続される第2のトランジスタを備え、該第2のトランジスタは、前記第1のトランジスタのエミッタ面積又はサイズ比のM倍のエミッタ面積又はサイズ比のトランジスタ又は前記第1のトランジスタと同一トランジスタをM個並列接続したトランジスタからなり、前記Mの値が、前記通常動作時に前記第1のノードに流れる電流と前記急速充電動作時に前記第1のノードに流れる電流との比になるように設定されていることを特徴とするサンプルアンドホールド回路。請求項1に記載のサンプルアンドホールド回路において、前記信号保持回路は、前記第1のトランジスタの出力側と前記第1のノードとの間に接続される第1の抵抗と、前記第1のノードと電源端子との間に接続される第2の抵抗を備え、前記急速充電回路は、急速充電動作時に前記第1のノードと電源端子との間に接続される第3の抵抗を備え、前記バイアス制御回路は、急速充電動作時に前記第1のノードに接続される第4の抵抗を介して、前記第1のトランジスタと前記第1の抵抗の直列回路に対して並列接続される第3のトランジスタを備え、該第3のトランジスタは、前記第4の抵抗との接続点の電位が前記第1のトランジスタの前記第1の抵抗の接続点の電位に設定され、前記第3と第4の抵抗の抵抗値の比が、前記第1と第2の抵抗の抵抗値の比になるよう設定されるとともに、前記第1と第2の抵抗の合成抵抗値と前記第3と第4の抵抗の合成抵抗値との比が、前記通常動作時に前記第1のトランジスタに流れる電流と前記急速充電動作時に前記第1のノードに流れる電流との比になるように設定されていることを特徴とするサンプルアンドホールド回路。請求項1乃至3のいずれか1つに記載のサンプルアンドホールド回路において、前記急速充電動作により前記第1のノードのバイアス電位が通常動作時の電位に達すると前記急速充電動作を停止する急速充電停止手段を備えたことを特徴とするサンプルアンドホールド回路。請求項1乃至4のいずれか1つに記載のサンプルアンドホールド回路において、前記第1のトランジスタは、急速充電動作時にエミッタ電流又はソース電流がカットされるようにしたことを特徴とするサンプルアンドホールド回路。以上説明したように、従来のサンプルアンドホールド回路では、電源投入の起動時から安定動作状態になるまでに、長い時間がかかるという問題があった。本発明の目的は、回路内のハイパスフィルタ回路を急速充電できるようにして、その起動時間を短くできるようにしたサンプルアンドホールド回路を提供することである。上記目的を達成するために、請求項1にかかる発明のサンプルアンドホールド回路は、外部入力する入力信号をサンプルアンドホールドするサンプルアンドホールド回路において、前記入力信号をサンプリング毎に第1のコンデンサに保持して第1のトランジスタの出力側に出力する信号保持回路と、該信号保持回路の前記第1のトランジスタの出力側に接続された第1のノードに入力される信号から低域成分を除去して所定電位にバイアスされる第2のノードに出力する第2のコンデンサを有するハイパスフィルタ回路と、起動時にのみ動作して前記第1のノードから第2のコンデンサに対して急速充電を行う急速充電回路と、前記ハイパスフィルタ回路の前記第2のノードに接続された増幅回路と、前記急速充電回路による急速充電動作の終了から通常動作に移行する前後で前記第1のノードのバイアス電位をほぼ一定に保持するバイアス制御回路と、を備えたことを特徴とする。請求項2にかかる発明は、請求項1に記載のサンプルアンドホールド回路において、前記信号保持回路は、前記第1のトランジスタのエミッタ又はソースが前記第1のノードに接続され、前記バイアス制御回路は、前記急速充電動作時に、エミッタ又はソースが前記第1のノードに接続されコレクタ又はドレインが前記第1のトランジスタのコレクタ又はドレインに接続されベース又はゲートが前記第1のトランジスタのベース又はゲートに接続される第2のトランジスタを備え、該第2のトランジスタは、前記第1のトランジスタのエミッタ面積又はサイズ比のM倍のエミッタ面積又はサイズ比のトランジスタ又は前記第1のトランジスタと同一トランジスタをM個並列接続したトランジスタからなり、前記Mの値が、前記通常動作時に前記第1のノードに流れる電流と前記急速充電動作時に前記第1のノードに流れる電流との比になるように設定されていることを特徴とする。請求項3にかかる発明は、請求項1に記載のサンプルアンドホールド回路において、前記信号保持回路は、前記第1のトランジスタの出力側と前記第1のノードとの間に接続される第1の抵抗と、前記第1のノードと電源端子との間に接続される第2の抵抗を備え、前記急速充電回路は、急速充電動作時に前記第1のノードと電源端子との間に接続される第3の抵抗を備え、前記バイアス制御回路は、急速充電動作時に前記第1のノードに接続される第4の抵抗を介して、前記第1のトランジスタと前記第1の抵抗の直列回路に対して並列接続される第3のトランジスタを備え、該第3のトランジスタは、前記第4の抵抗との接続点の電位が前記第1のトランジスタの前記第1の抵抗の接続点の電位に設定され、前記第3と第4の抵抗の抵抗値の比が、前記第1と第2の抵抗の抵抗値の比になるよう設定されるとともに、前記第1と第2の抵抗の合成抵抗値と前記第3と第4の抵抗の合成抵抗値との比が、前記通常動作時に前記第1のトランジスタに流れる電流と前記急速充電動作時に前記第1のノードに流れる電流との比になるように設定されていることを特徴とする。請求項4にかかる発明は、請求項1乃至3のいずれか1つに記載のサンプルアンドホールド回路において、前記急速充電動作により前記第1のノードのバイアス電位が通常動作時の電位に達すると前記急速充電動作を停止する急速充電停止手段を備えたことを特徴とする。請求項5にかかる発明は、請求項1乃至4のいずれか1つに記載のサンプルアンドホールド回路において、前記第1のトランジスタは、急速充電動作時にエミッタ電流又はソース電流がカットされるようにしたことを特徴とする。本発明によれば、回路内のハイパスフィルタ回路の第2のコンデンサを急速充電できるので、起動時間を高速化できる。例えば、従来では10秒~20秒かかっていた起動時間を、数10ms以内に短縮することが可能となる。その結果、サンプルアンドホールド回路を適用できるアプリケーションの範囲が拡大すると共に、サンプルアンドホールド回路を組み込んだ従来のドップラセンサにおいては、消費電流を抑えるために、VCOとミキサのみを間欠動作していたのが、ドップラセンサのIC全体についても間欠動作が可能となり、更なる低消費電流化が可能となる。またドップラセンサ全体として、スリープモード時のスタンバイ電流をほぼゼロにできる効果もある。<第1の実施例>図1に本発明の第1の実施例のサンプルアンドホールドのブロック図を示す。11は物理量センサ図示せずから入力する入力信号Vinをサンプリング信号S1に応じてサンプルしてホールドする信号保持回路、12は信号保持回路11に保持された信号から低周波成分を除去するハイパスフィルタ回路、13はハイパスフィルタ回路12の出力信号を所定のゲインで増幅し出力信号Voutとして出力する増幅回路、14は起動時にのみ制御信号S2によりハイパスフィルタ回路12のコンデンサを急速充電する急速充電回路、15は急速充電回路14による急速充電動作から通常動作に移行する前後でのハイパスフィルタ回路12の入力側のバイアス電圧が変化しないように安定化させるバイアス制御回路である。図2に本実施例の具体的回路を示す。信号保持回路11は、物理量センサからの入力信号Vinがベースに印加するエミッタフォロア接続のNPNトランジスタQ1と、そのトランジスタQ1にエミッタ電流を供給する電流源I1と、サンプリング信号S1よってオン/オフが制御されるサンプリングスイッチSW1と、ホールド用のコンデンサC1と、コンデンサC1にホールドされた信号をインピーダンス変換して出力するエミッタフォロア接続のNPNトランジスタQ2と、そのトランジスタQ2にエミッタ電流を供給する電流源I2と、制御信号S2がLのときインバータINV1の出力を受けてオンするスイッチSW2とによって構成されている。ハイパスフィルタ回路12は、直流カット用のコンデンサC2と、抵抗R1と、制御信号S2がLときインバータINV1の出力を受けてオンするスイッチSW3と、電流源I4とによって構成されている。急速充電回路14は、制御信号S2がHのときオンするスイッチSW4、SW5と、スイッチSW4がオンすることでコンデンサC2のノードN1に急速充電電流を供給する電流源I3と、オンすることでコンデンサC2のノードN2に電流源I4の電流を急速充電電流として供給するスイッチSW5とによって構成されている。さて、電源が投入された起動時は、制御信号S2がHになり、スイッチSW2,SW3がオフ、スイッチSW4,SW5がオンになる。スイッチSW4,SW5がオンになったことにより、コンデンサC2のノードN1が所定電圧に急速充電され、ノードN2が基準バイアス電圧Vrefに急速充電される。よって、その後、制御信号S2がLになり、スイッチSW4,SW5がオフになっても、コンデンサC2の両端のノードN1,N2の電位は安定する。また、制御信号S2がLになったときは、スイッチSW2,SW3がオンになって、トランジスタQ2のエミッタに所定電圧が印加し、ノードN2には抵抗R1により基準バイアス電圧Vrefが印加する。その後、物理量センサからの入力信号Vinが入力すると、その入力信号Vinの電圧に、トランジスタQ1のベースエミッタ間電圧だけシフトした電圧Vin1がそのトランジスタQ1のエミッタに現れるので、所定のタイミングでサンプリング信号S1がHになると、スイッチSW1がそのときオンして、コンデンサC1にその時のシフト電圧Vin1が充電されホールドされる。そして、このホールド電圧Vin1がトランジスタQ2のベースエミッタ間電圧だけさらにシフトされた電圧Vin2となって、ハイパスフィルタ回路12の入力側のノードN1に現れる。このハイパスフィルタ回路12では、コンデンサC2と抵抗R1で決まるカットオフ周波数で低域成分がカットされ、ノードN2から増幅回路13に出力され、そこで増幅されて出力信号Voutとなる。このとき、ハイパスフィルタ回路12のノードN1のバイアス電位は、バイアス制御回路15によって制御され、急速充電の前後において変化しないようになる。つまり、急速充電によりハイパスフィルタ回路12の立上り時間が改善されても、急速充電の前後においてノードN1のバイアス電位が変動した場合には、その変動した電位分だけ安定するまでに更に時間がかかるため、急速充電の効果が得られないが、このような事態は発生しない。ハイパスフィルタ回路12から増幅回路13に入力するノードN2の電圧信号は、抵抗R1により基準バイアス電圧Vrefを中心に振れるようになる。これにより、例えば、電源電圧Vccを4Vに設定した場合、基準バイアス電圧Vrefをその中点である2Vに設定するとすると、増幅回路13の出力電圧Voutの中心電圧も2Vに設定されるため、増幅回路13の増幅度を大きく設定しても出力が飽和し難いといった利点がある。ハイパスフィルタ回路12を構成するコンデンサC2は、ノードN2の電圧を基準バイアス電圧Vrefを中心とするレベルにシフトさせること、及び、物理量センサからの入力信号Vinを減衰させることなく通過させることを目的としている。物理量センサからの入力信号Vinの周波数が、例えば心拍検知の場合のように1Hz以下となる場合は、その信号が通過できるようにハイパスフィルタ回路12の時定数を設定すると、電源立上りの起動時間が10秒を超える値となり、センサとしての実現性が低くなってしまうが、本実施例では電源立上りの起動時に急速充電を行うため、この点が改善される。<第2の実施例>図3に、第2の実施例のサンプルアンドホールド回路を示す。図3において、図2で示した電流源I1~I4は抵抗R2~R5で構成されている。また、増幅回路13は、オペアンプOP1,OP2、抵抗R6~R9で構成されている。スイッチSW6は制御信号S2がLのときオンするスイッチである。バイアス制御回路15は、制御信号S2がHのときオンするスイッチSW7と、そのスイッチSW7を介してエミッタがノードN1に接続され、コレクタが接地され、ベースがトランジスタQ2のベースに接続されたトランジスタQ3で構成されている。このトランジスタQ3は、トランジスタQ2と等価なトランジスタがM個並列接続された構成であるが、トランジスタQ2のM倍のエミッタ面積の1個のトランジスタであってもよい。MはトランジスタQ1に通常動作時に流れる電流に対する急速充電動作時にノードN1に流れる電流の倍数である。入力信号Vinは2Vを中心として振幅が0.4V、周波数が50Hzである。この入力信号VinはトランジスタQ1のべースに入力する。このトランジスタQ1のエミッタは抵抗R2=1kΩを介して電源電圧Vcc=4Vに接続されている。トランジスタQ1のベースに入力した入力信号Vinは、ベースエミッタ間電圧=0.8VだけシフトされてサンプリングスイッチSW1を介してコンデンサC1=0.1μFに蓄積される。この場合のサンプリング周波数は、例えば約2kHzであり、これは入力信号Vinの50Hzに対して十分高い周波数であり、サンプルアンドホールド動作により入力信号を出力に反映するには十分高い周波数である。図4に、回路の電源が立ち上がった時間を0秒として電源立上り時の入力信号Vinと出力信号Voutの特性を示した。図4におけるA点は電源立上り時点から約25ms経過した点を示している。立上り時点よりA点までの間は、制御信号S2がHとなり、図3におけるスイッチSW2,SW3,SW6はオフしており、スイッチSW4,SW5,SW7はオンしている。スイッチSW4,SW5,SW7がオンしている間、コンデンサC2=10μFが急速充電される。ここで、コンデンサC2の出力側のノードN2は、Vref=2Vが到達電位として設定され、抵抗R5=10kΩが接続されているため、急速充電が完了してスイッチSW5がオフし、スイッチSW3がオンしても、その電位はVrefから変動しない。しかし、コンデンサC2の入力側のノードN1は、急速充電が完了してスイッチSW2,SW6がオンし、スイッチSW4がオフに切り替わった時、そのバイアス電位が変動しないように調整しなければならない。急速充電動作時に抵抗R4を流れる電流と、通常動作時に抵抗R3を流れる電流の比Mは、抵抗R3,R4の抵抗値の比と一致する。本実施例では、R4=10kΩ、R3=100kΩに設定したとき、その電流比はM=10である。ここで、一般的にトランジスタのコレクタ電流Icとベースエミッタ電圧Vbeの関係は、下記の式で表すことができる。Isは逆方向コレクタ飽和電流、Vtは熱電圧約26mVである。Vbe=VtlognIc/Is1本実施例では、急速充電動作時と通常動作時において、前記電流比に応じたコレクタ電流を流すようトランジスタを配置することにより、1個あたりのトランジスタに流れる電流を同じにし、急速充電の前後におけるトランジスタQ2のベースエミッタ間電圧Vbeの変動、つまりノードN1のバイアス電圧の変動を抑える。上記したように急速充電動作時と通常動作時では電流比がM=10であるため、急速充電するときはスイッチSW7をオンすることにより10個の並列接続のPNPトランジスタQ3をノードN1と接地との間に接続し、通常動作時はスイッチSW6をオンすることによりPNPトランジスタQ2のみをノードN1と接地との間に接続している。これにより、スイッチSW4,SW7がオフしスイッチSW2,SW6がオンするように切り替わった際に、ノードN1のバイアス電位の変動が抑えられる。図4において、A点で急速充電動作から通常動作に切り替わっており、その直後の波形は多少オフセットはかかるものの、50ms経過後には所望の2V=Vrefを中心とした振幅約4Vの出力信号Voutが得られている。この出力振幅については、オペアンプOP1でバッファアンプの役割を果たし、オペアンプOP2でゲインが10倍となるよう設定した増幅回路を構成することで、振幅0.4Vの入力信号Vinに対して出力信号Voutの振幅が4Vとなり、ほぼ設計値と同じ値が得られている。<第3の実施例>図5に、第3の実施例のサンプルアンドホールド回路を示す。本実施例では、急速充電の前後におけるノードN1のバイアス電圧の変動を抑える手法として、抵抗分割による手法を用いる。前記した第2の実施例では、トランジスタQ2,Q3のコレクタ電流比と同じだけのトランジスタQ3を並べることによりトランジスタQ2のVbeの変動を抑えた。しかしこの場合は、電流比に相当する数又は電流比に相当する面積比のトランジスタQ3が必要になるため、急速充電において大きな電流消費が可能で且つ立上り時間を優先させるアプリケーションでの使用に制限される。そこで、本実施例では、急速充電用のエミッタフォロア回路を構成するPNPトランジスタQ4とそのトランジスタQ4のエミッタに接続した抵抗R10を用いる。また、トランジスタQ2のエミッタのノードN1との間のスイッチSW6に直列に抵抗R12を接続する。そして、抵抗R12,R3請求項の第1,第2の抵抗に相当による抵抗分割比と抵抗R4,R10請求項の第3,第4の抵抗に相当による抵抗分割比をほぼ同様にすることにより、両者間でノードN1のバイアス電圧をほぼ同様にすると共に、抵抗R4,R10の合成抵抗値を抵抗R12,R3の合成抵抗値よりも十分小さくすることにより、抵抗R12,R3に流れる通常動作時の電流に対して、抵抗R4,R10に流れる急速充電動作時の電流を十分大きくする。これにより、大きな電流比を実現できるため、急速充電動作時に大電流を流せる場合に適用できる。なお、トランジスタQ4のエミッタ電位は、トランジスタQ5によってトランジスタQ2のエミッタ電位と同電位にバイアスする。例えば、抵抗をR4=10Ω、R10=200Ωとし、R3=100kΩ、R12=57kΩとし、さらに抵抗比をそれぞれ調整し、急速充電終了時の切り替えの前後でノードN1のバイアス電圧の変動が起こらないよう調整する。ただし、抵抗比の分だけエミッタフォロア回路Q2のゲインが落ちるため、その点がディメリットとなるが、その分は後段の増幅回路で補正すればよい。本実施例では、トランジスタQ5の入力電圧Vrefが2Vであり、トランジスタQ5のエミッタ電位は約2.8Vとなる。また、この電位がトラシジスタQ4のベース電位となるため、トランジスタQ4のエミッタ電位は約3.6Vとなる。そのため、抵抗R4,R10を流れる電流値はVccが4Vであることを考慮すると、4-36/20010=1.9mAとなる。一方、入力信号Vinが無信号時に2Vであるとすると、トランジスタQ1のエミッタ電位は約28Vであり、この電位がトランジスタQ2のベース電位となるため、トランジスタQ2のエミッタ電圧は約36Vとなる。そのため、抵抗R3,R12を流れる電流は、4-3.6/100×10357×103=2.6μAとなる。これより、急速充電動作時と通常動作時の電流比を730倍に設定できることになる。あとはトランジスタQ2側とトランジスタQ4側の抵抗比を適宜選択し、切り替え前後でノードN1の電圧が変化しないように設計すれば、スムーズに切り換えることが出来る。図6に、本実施例におけるシミュレーション結果の入出力特性を示す。完全にオフセットを除去するのは難しいため、出力信号Voutには切り替えの後に多少のDCオフセット成分が発生しているものの、特性評価自体には問題ない。<第4の実施例>図7に、第4の実施例のサンプルアンドホールド回路図を示す。本実施例は回路としては実施例3とほぼ同様であり、異なる点としては通常動作時にオンするスイッチ第3の実施例におけるスイッチSW2,SW3,SW6を削除し、そこを常時接続状態としたものである。本実施例は、通常動作時オンする部分は常に電流を流し、急速充電するタイミングのみスイッチSW4,SW4,SW7で急速充電パスを作り、急速充電用の大電流を流すものである。本実施例は、特に急速充電動作時に流れる電流と通常動作時に流れる電流の電流比が大きいほど効果がある。第3の実施例では電流比が730倍であったが、同じ回路で用いた場合においても、シミュレーション上ほぼ同じ結果が得られている。また、スイッチ数を削減できるため、回路内でのスイッチ切替ノイズが減少し、更にチップエリアも削減できる効果がある。<第5の実施例>図8に、第5の実施例のサンプルアンドホールド回路を示す。これまでの第1~第4の実施例では、急速充電用の回路と通常動作用の回路の切り替えを、外部から入力する制御信号S2にて行っていたが、本実施例では、この制御信号S2を内部で生成して自動切換を実現する。自動切換にすることにより、回路のばらつき含め、余計なマージンを考える必要がなくなるため、更なる高速切り替えが期待できる。本実施例では、急速充電回路14による急速充電動作によりハイパスフィルタ回路12におけるDCオフセット成分が解消される時点で、信号保持回路11から出力するサンプリング電圧のレベルと、基準バイアス電圧Vrefの電圧を信号保持回路16で保持したレベルとを、電圧比較器17により比較する。そして、信号保持回路11の出力電圧レベルが信号保持回路16の出力電圧レベルまで上昇したときに、急速充電回路14の動作をオフさせ、通常動作に切り替えるようにする。ここでは、信号保持回路16と電圧比較器17が急速充電停止手段を構成する。図9に本実施例の具体的回路を示す。図7における部分と同じ部分には同じ符号を付けた。電圧比較器17は、オペアンプOP3,OP4からなるウインドウコンパレータと、アンド回路AND1、オア回路OR1,OR2、およびインバータINV2からなるSRFF回路で具体化している。また、信号保持回路16は、PNPトランジスタQ5~Q7、抵抗R11,R13~R7で具体化している。ここで、ウインドウコンパレータが検出する上限値Va、下限値Vbの設定について述べる。ウインドウコンパレータの範囲の上限電位Vaを決める回路は、トランジスタQ5のエミッタ信号をベースに入力するPNPトランジスタQ6と抵抗R13,R14で構成されるエミッタフォロア回路であり、その出力側における抵抗R13,R14の共通接続点の電位が上限電位Vaである。これは、ハイパスフィルタ回路12のノードN1側を構成する回路トランジスタQ2と抵抗R3,R12と同じ構成である。すなわち、上限電位Vaは、入力信号Vinが無信号状態であるときのレベルであり、通常動作状態におけるハイパスフィルタ回路12の入力信号の電位である。Vcc=4V、トランジスタQ6のエミッタ電位はVEQ6=3.6Vであり、R12=57kΩ、R3=100kΩ、R13=57kΩ、R14=100kΩであるとすると、この上限値Vaは、次の通りである。Va=VEQ6Vcc―VEQ6×R13/R13R14=3.60.4×57/157=3.74V下限電位Vbは、上限電位Vaより少しレベルが下がった電位であるが、これは急速充電している電位を検出することから、上限電位Vaの設定と同様、急速充電動作時の回路トランジスタQ4、抵抗R4,R10とほぼ同じ回路となるよう、NPNトランジスタQ7、抵抗R15~R17により構成している。抵抗R16は調整用である。Vcc=4V、トランジスタQ7のエミッタ電位はVEQ7=3.6Vであり、R4=200Ω、R10=10Ωとし、R15=10Ω、R16=20Ω、R17=218Ωとすると、下限値Vbは、次の通りである。Vb=VEQ7Vcc―VEQ7×R15R16/R15R16R17=3.60.4×30/248=3.65Vこの下限値Vbについては、抵抗R16の値を適宜調整すればよい。このように、ウインドウの上限値Vaを入力信号Vinが無信号時のノードN1の到達電位Vcとしているため、急速充電の完了時には、ノードN1のバイアス電位Vcが必ずウインドウコンパレータの入力範囲に信号が入ってくる。つまり、Vb<Vc<Vaとなる。電源投入時は、電源電圧Vccは立ち上がっているものの、ハイパスフィルタ回路12を構成しているコンデンサC2のノードN1の電位Vcは、抵抗R3,R4により、接地レベルに近い値である。よって、Vc<Vbとなって、オペアンプOP3の出力がLとなり、オア回路OR1の出力がLとなり、SRFF回路の終段を構成するインバータINV2から出力する制御信号S2がHとなり、スイッチSW4,SW5,SW7がオンして、コンデンサC2に対して急速充電が行われる。その後、電源電圧Vccが十分に立上り、ノードN1の電位Vcがウインドウコンパレータの検出範囲Vb<Vc<Vaに入ってくると、オペアンプOP3,OP4の出力が両方共にHとなり、SRFF回路の終段を構成するインバータINV2の出力信号S2がLとなり、スイッチSW4,SW5,SW7がオフとなり、急速充電動作から通常動作動作に移行する。図10にシミュレーション結果を示す。図10は図9におけるコンデンサC2の入力側ノードN1の信号VcとインバータINV2から出力する制御信号S2を示す。これより、電源投入時時刻0msに急速充電によりハイパスフィルタ回路12のノードN1のバイアス電圧Vcが立上り、約2ms後に制御信号S2がLにリセットされていることがわかる。図11に入力信号Vinと出力信号Voutの特性を示す。オフセットはあるものの周波数検出は可能なレベルである。<その他の実施例>なお、以上の実施例はトランジスタとしてPNPトランジスタを使用した例で説明したが、NPNトランジスタを使用することもでき、またNチャネル、Pチャネルの電界効果トランジスタも使用できる。電界効果トランジスタを使用するときは、エミッタはソースに、コレクタはドレインに、ベースはゲートに置き換わる。"