"一導電型半導体基板上に順に形成された一導電型クラッド層、活性層、および反対導電型クラッド層に対してメサ構造を形成する工程と、前記メサ構造の両側を前記活性層より高い位置で埋込む第1埋込層を成長する工程と、前記メサ構造の上面の両側に位置する前記反対導電型クラッド層に対してエッチングを施し、前記メサ構造の上面よりも低い面を形成する工程と、前記エッチングにより形成された低い面および前記第1埋込層上に一導電型の第2埋込層を成長する工程と、を含むことを特徴とする光半導体装置の製造方法。前記低い面を形成する工程は、前記第1埋込層を形成するために用いた選択成長マスクの両側を除去することによって端部を後退させたマスクを用いて実施されることを特徴とする請求項1記載の光半導体装置の製造方法。前記第1埋込層は、深いアクセプタ準位を形成する不純物が導入された高抵抗半導体層であることを特徴とする請求項1または2記載の光半導体装置の製造方法。前記第1埋込層は、反対導電型半導体層であることを特徴とする請求項1または2記載の光半導体装置の製造方法。前記第1埋込層は、前記反対導電型半導体層と、深いアクセプタ準位を形成する不純物が導入された高抵抗半導体層とがこの順で形成された構造を有することを特徴とする請求項1または2記載の光半導体装置の製造方法。前記第1埋込層の最上面には、一導電型半導体層がさらに設けられてなることを特徴とする請求項3~5のいずれかに記載の光半導体装置の製造方法。前記第1埋込層および前記メサ構造の上面に反対導電型の第3埋込層、および、前記第3埋込層よりもバンドギャップの小さいコンタクト層を成長する工程をさらに含むことを特徴とする請求項1~6のいずれかに記載の光半導体装置の製造方法。前記活性層から前記反対導電型クラッド層における前記低い面までの高さhが、100nm以下であり、前記反対導電型クラッド層における前記低い面の幅Wと前記高さhとは、W/h≧1.8の関係を有し、前記低い面に挟まれた前記メサ構造の上面の幅は500nm以上であることを特徴とする請求項1~7のいずれかに記載の光半導体装置の製造方法。前記高さhは、80nm以下であることを特徴とする請求項8記載の光半導体装置の製造方法。一導電型半導体基板上に順に形成された一導電型クラッド層、活性層、および反対導電型クラッド層を備えたメサ構造と、前記メサ構造の両側を前記活性層よりも高い位置で埋込む第1埋込層と、前記メサ構造の上面の両側に位置する前記反対導電型クラッド層に設けられた、前記メサ構造の上面よりも低い面と、前記低い面および前記第1埋込層上に設けられた、一導電型の第2埋込層と、を有することを特徴とする光半導体装置。前記第1埋込層は、深いアクセプタ準位を形成する不純物が導入された高抵抗半導体層であることを特徴とする請求項10記載の光半導体装置。前記第1埋込層は、反対導電型半導体層であることを特徴とする請求項10記載の光半導体装置。前記第1埋込層は、前記反対導電型半導体層と、深いアクセプタ準位を形成する不純物が導入された高抵抗半導体層とがこの順で形成された構造を有することを特徴とする請求項10記載の光半導体装置。前記第1埋込層および前記メサ構造の上面に反対導電型の第3埋込層と、前記第3埋込層よりもバンドギャップの小さいコンタクト層とがさらに設けられてなることを特徴とする請求項10~13のいずれかに記載の光半導体装置。半導体レーザのしきい値電流低減のためには、正孔リークパスを狭窄化することが有効である。具体的には、n型InP埋込層をpクラッド層に近づけること、p型クラッド層の層厚を低減すること、の2つが有効である。しかしながら、ウェハ面内の温度分布、原料ガスの分解率差等に起因して、n型InP埋込層とp型クラッド層との間の距離をウェハ面内で一定にすることは困難であり、狭窄幅にばらつきが生じてしまう。また、埋込層を選択的に成長させる際には、p型クラッド層上にマスクが形成される。p型クラッド層を薄くすると、このマスクによって活性層に歪みが生じてしまう。したがって、p型クラッド層を厚く形成せざるを得ない。以上のことから、正孔リークパスを狭窄化するのは困難である。本発明は、リークパスが狭窄化された光半導体装置およびその製造方法を提供することを目的とする。本発明に係る光半導体装置の製造方法は、一導電型半導体基板上に順に形成された一導電型クラッド層、活性層、および反対導電型クラッド層に対してメサ構造を形成する工程と、前記メサ構造の両側を前記活性層より高い位置で埋込む第1埋込層を成長する工程と、前記メサ構造の上面の両側に位置する前記反対導電型クラッド層に対してエッチングを施し、前記メサ構造の上面よりも低い面を形成する工程と、前記エッチングにより形成された低い面および前記第1埋込層上に一導電型の第2埋込層を成長する工程と、を含むことを特徴とするものである。本発明に係る光半導体装置の製造方法によれば、反対導電型クラッド層から第1埋込層へのリークパスを狭窄化することができる。前記低い面を形成する工程は、前記第1埋込層を形成するために用いた選択成長マスクの両側を除去することによって端部を後退させたマスクを用いて実施されてもよい。前記第1埋込層は、深いアクセプタ準位を形成する不純物が導入された高抵抗半導体層としてもよい。前記第1埋込層は、反対導電型半導体層としてもよい。前記第1埋込層は、前記反対導電型半導体層と、深いアクセプタ準位を形成する不純物が導入された高抵抗半導体層とがこの順で形成された構造を有していてもよい。前記第1埋込層の最上面には、一導電型半導体層がさらに設けられていてもよい。前記第1埋込層および前記メサ構造の上面に反対導電型の第3埋込層、および、前記第3埋込層よりもバンドギャップの小さいコンタクト層を成長する工程をさらに含んでいてもよい。前記活性層から前記反対導電型クラッド層における前記低い面までの高さhが、100nm以下であり、前記反対導電型クラッド層における前記低い面の幅Wと前記高さhとは、W/h≧1.8の関係を有し、前記低い面に挟まれた前記メサ構造の上面の幅は、500nm以上としてもよい。前記高さhは、80nm以下としてもよい。本発明に係る光半導体装置は、一導電型半導体基板上に順に形成された一導電型クラッド層、活性層、および反対導電型クラッド層を備えたメサ構造と、前記メサ構造の両側を前記活性層よりも高い位置で埋込む第1埋込層と、前記メサ構造の上面の両側に位置する前記反対導電型クラッド層に設けられた、前記メサ構造の上面よりも低い面と、前記低い面および前記第1埋込層上に設けられた、一導電型の第2埋込層と、を有していてもよい。本発明に係る光半導体装置によれば、反対導電型クラッド層から第1埋込層へのリークパスを狭窄化することができる。前記第1埋込層は、深いアクセプタ準位を形成する不純物が導入された高抵抗半導体層としてもよい。前記第1埋込層は、反対導電型半導体層としてもよい。前記第1埋込層は、前記反対導電型半導体層と、深いアクセプタ準位を形成する不純物が導入された高抵抗半導体層とがこの順で形成された構造を有していてもよい。前記第1埋込層および前記メサ構造の上面に反対導電型の第3埋込層と、前記第3埋込層よりもバンドギャップの小さいコンタクト層とがさらに設けられていてもよい。本発明によれば、リークパスが狭窄化された光半導体装置およびその製造方法を提供することができる。以下、本発明を実施するための最良の形態を説明する。最初に、比較例に係る半導体レーザについて説明する。比較例図1は、比較例に係る半導体レーザの製造方法を説明するためのフロー図である。まず、図1aに示すように、n型InP基板10上にメサストライプを形成する。このメサストライプは、n型クラッド層11上に、活性層20およびp型クラッド層30が設けられた構造を有する。その後、メサストライプのp型クラッド層30上にSiO2等からなるマスク40を形成する。次に、図1bに示すように、メサストライプの両側において、n型InP基板10上に、第1埋込層50および第2埋込層60を順に成長させる。この場合、第1埋込層50のメサストライプ側端が活性層20の上面よりも高くなるように、第1埋込層50を成長させる。第1埋込層50は、p型半導体からなる。第2埋込層60は、n型半導体からなる。次に、図1cに示すように、マスク40を除去した後に、p型クラッド層30および第2埋込層60の上面が覆われるように、p型InPからなる第3埋込層70を成長させる。なお、p型クラッド層30および第3埋込層70は、ともにp型クラッド層としての役割を果たす。さらに、第3埋込層70上に、p型InGaAs等からなるコンタクト層80を成長させる。その後に、必要な電極等を設けることによって、比較例に係る半導体レーザが完成する。比較例に係る半導体レーザにおいては、p型クラッド層30と第1埋込層50との接触面積が大きくなることから、p型クラッド層30から第1埋込層50への正孔リーク量が多くなる。この場合、しきい値電流が増加するとともに、直接変調特性が劣化することになる。そこで、n型InP埋込層をp型クラッド層に近づけることと、p型クラッド層の層厚を低減することによって、正孔リークを抑制することも考えられる。しかしながら、ウェハ面内の温度分布、原料ガスの分解率差等に起因して、n型InP埋込層とp型クラッド層との間の距離をウェハ面内で一定にすることは困難であり。狭窄幅にばらつきが生じてしまう。また、薄いp型クラッド層30を成長させようとした場合、第1埋込層50および第2埋込層60をメサストライプ以外の領域に選択的に成長させる際には、p型クラッド層30上にマスク40が必要となる。p型クラッド層30を薄くすると、このマスク40によって活性層20に歪みが生じてしまう。したがって、比較例に係る製造方法では、p型クラッド層30を厚く形成せざるを得ない。以上のことから、正孔リークパスを狭窄化するのは困難である。続いて、実施例1に係る半導体レーザの製造方法について説明する。図2~図4は、実施例1に係る半導体レーザの製造方法を説明するためのフロー図である。まず、図2aに示すように、n型InP基板10上に、n型クラッド層11、活性層20、およびp型クラッド層30を成長させる。次に、p型クラッド層30において、メサストライプが形成される領域に、マスク40をストライプ状に形成する。n型InP基板10は、一例として、1.0×1018/cm3のSnスズがドープされたn型InPからなる。n型クラッド層11は、一例として、1.0×1018/cm3のSiシリコンがドープされた0.5μmの厚さのn型InPからなる。活性層20は、一例として、InGaAsP系の多重量子井戸構造を有する。p型クラッド層30は、一例として、1.0×1018/cm3のZn亜鉛がドープされた0.2μmの厚さのp型InPからなる。マスク40は、一例として、SiO2からなる。次に、図2bに示すように、マスク40をエッチングマスクとして用いて、p型クラッド層30、活性層20、およびn型クラッド層11に対してドライエッチング処理を施す。それにより、n型InP基板10上に、メサストライプが形成される。ドライエッチング処理として、例えば、SiCl4を用いたRIEReactiveIonEtching法を用いることができる。マスク40を除いたメサストライプの高さは、一例として、1.5μm~2.0μmである。次に、図2cに示すように、メサストライプの両側において、n型InP基板10上に、第1埋込層50およびn型埋込層61を順に成長させる。この場合、第1埋込層50およびn型埋込層61は、マスク40が配置された領域を除いて選択的に成長する。また、第1埋込層50のメサストライプ側端が活性層20の上面よりも高くなるように、第1埋込層50を成長させる。第1埋込層50は、Fe、Ti、Co等の深いアクセプタ準位を形成する不純物がドープされた高抵抗半導体層、または、p型半導体層である。例えば、第1埋込層50は、一例として、7.0×1016/cm3のFe鉄がドープされた1.3μmの厚さのInPであってもよく、5.0×1017/cm3のZnがドープされた1.3μmの厚さのInPであってもよい。また、n型埋込層61は、一例として、1.0×1019/cm3のS硫黄がドープされた0.2μmの厚さのn型InPからなる。次に、図2dに示すように、マスク40の両方の第1埋込層50側の端部に対してエッチング処理を施す。それにより、p型クラッド層30の両方の第1埋込層50側の端部が露出する。なお、図2dのエッチング処理には、BHFバッファドフッ酸を用いることができる。次に、図3aに示すように、p型クラッド層30の露出面に対してエッチング処理を施す。この場合、メサ構造の両側に、メサ構造の上面よりも低い面が形成される。例えば、p型クラッド層30を0.1μm程度エッチングすればよい。この場合のエッチング液として、NH3:H2O2=1:1液を用いることができる。次に、図3bに示すように、p型クラッド層30のエッチングによる除去領域とn型埋込層61とを覆うように、n型埋込層62を成長させる。n型埋込層62は、n型半導体であり、一例として、n型埋込層61と同じ成分からなる。n型埋込層62は、一例として、1.0×1019/cm3のS硫黄がドープされた0.25μmの厚さのn型InPからなる。次に、図3cに示すように、p型クラッド層30およびn型埋込層62の上面が覆われるように、第3埋込層70を成長させる。さらに、第3埋込層70の上面が覆されるように、コンタクト層80を成長させる。第3埋込層70は、p型半導体からなり、一例として、p型クラッド層30と同じ成分からなる。第3埋込層70は、一例として、1.2×1018/cm3のZnがドープされた2.0μmの厚さのp型InPからなる。コンタクト層80は、第3埋込層70よりもバンドギャップの小さい材料からなり、一例として、1.5×1019/cm3のZn亜鉛がドープされた0.5μmの厚さのp型InGaAsからなる。なお、図3dに示すように、p型クラッド層30および第3埋込層70は、p型クラッド層75として機能する。また、n型埋込層61およびn型埋込層62は、第2埋込層60として機能する。次に、図4に示すように、n型InP基板10の下面にn型電極91を形成する。また、メサストライプ上方の領域を除くコンタクト層80上に保護膜92を形成するとともに、コンタクト層80の露出領域および保護膜92を覆うように、p電極93を形成する。n電極は、一例としてAuGeNiからなる。保護膜92は、SiO2等の絶縁体からなる。p電極93は、一例として、TiPtAuからなる。以上の工程により、半導体レーザ100が完成する。なお、上記の各半導体層の成長の際には、MOVPE有機金属気相成長法を用いることができる。成長温度は、600°C程度である。また、InPは、トリメチルインジウムおよびホスフィンを原料とする。Zn亜鉛をドープする際には、ジメチル亜鉛を用いることができる。Fe鉄をドープする際には、フェロセンを用いることができる。S硫黄をドープする際には、硫化水素を用いることができる。Siシリコンをドープする際には、ジシランを用いることができる。なお、本実施例においては、n型埋込層61を成長させた後に図2dおよび図3aの工程を実施しているが、それに限られない。例えば、図2cの工程においてはn型埋込層61を成長させず、図3aのエッチング工程の後に、第2埋込層60を成長させてもよい。図5は、メサストライプの拡大図である。図5に示すように、第1埋込層50と接触する部位のp型クラッド層75の層厚がエッチングによって低減されていることから、正孔リークパスが狭窄化される。それにより、しきい値電流が低下し、直接変調特性が向上する。なお、エッチングは、成長法に比較して、半導体層の層厚を制御しやすいため、エッチング箇所におけるp型クラッド層30の層厚にはばらつきが生じにくい。したがって、狭窄幅のばらつきが抑制される。また、マスク40が配置される領域におけるp型クラッド層30は比較的厚くなっていることから、マスク40による活性層20の歪みを抑制することができる。図6は、半導体レーザの電流特性を示す図である。図6において、横軸は半導体レーザに供給される電流を示し、縦軸は半導体レーザの出力パワーを示す。図6においては、実施例1に係る半導体レーザ100の電流特性、および、比較例に係る半導体レーザの電流特性を示している。なお、素子長Lが200μmである。また、測定温度を75°Cとした。図6に示すように、実施例1に係る半導体レーザ100においては、比較例よりも、しきい値電流が低下した。さらに、実施例1に係る半導体レーザ100においては、比較例よりも、出力パワーが増加した。これは、半導体レーザ100において、正孔リークパスが狭窄化されたからであると考えられる。第1埋込層50を、Fe、Ti、Co等の深いアクセプタ準位を形成する不純物がドープされた高抵抗半導体層と、p型半導体層との積層構造としてもよい。図7aは、実施例2に係る半導体レーザ100aの構造を示す模式的な断面図である。半導体レーザ100aが図4の半導体レーザ100と異なる点は、第1埋込層50の代わりに、p型半導体層51上に高抵抗半導体層52が積層された埋込層が設けられている点である。高抵抗半導体層52は、Fe、Ti、Co等の深いアクセプタ準位を形成する不純物がドープされた高抵抗半導体である。この構成によれば、第1埋込層50にp型InPを用いる場合に比較して素子容量を低減することができる。それにより、半導体レーザ100aの周波数特性を改善することができる。図7bは、半導体レーザ100aの製造方法を説明するための図である。図7bに示すように、半導体レーザ100aを製造する際には、図2cの工程において、第1埋込層50の代わりに、n型InP基板10上に、p型半導体層51および高抵抗半導体層52を順に成長させる。この場合、p型半導体層51のメサストライプ側端が活性層20の上面よりも高くなるように、高抵抗半導体層52を成長させる。p型半導体層51は、一例として、5.0×1017/cm3のZnがドープされた0.5μmの厚さのInPからなる。高抵抗半導体層52は、一例として、7.0×1016/cm3のFe鉄がドープされた0.7μmの厚さのInPからなる。なお、p型半導体層51および高抵抗半導体層52の成長の際には、MOVPE有機金属気相成長法を用いることができる。成長温度は、600°C程度である。また、InPは、トリメチルインジウムおよびホスフィンを原料とする。Zn亜鉛をドープする際には、ジメチル亜鉛を用いることができる。Fe鉄をドープする際には、フェロセンを用いることができる。図8は、実施例3にかかる半導体レーザ200bの構造を説明するための図である。図8において図4と同じ部位には同じ符号を付している。本実施例は、図8において、活性層20と第2埋込層60とで囲まれた領域のWとhの大きさについて考察したものである。ここでhは、活性層20から図3aにおいて形成された低い面までの高さである。またWは、活性層20上における第2埋込層60の幅である。上記hとWの組み合わせについて、表1のサンプル1~3を製作し、調査を行った。図9は、サンプル1~3に関する半導体レーザ100bの電流特性を示す図である。図9において横軸は半導体レーザに供給される電流を示し、縦軸は半導体レーザの出力パワーを示す。なお、サンプル1~3は、いずれも素子長Lは200μmであり、活性層20の幅は1.2μmである。測定温度は75°Cとした。図9に示すように、サンプル2,3は、出力15mW時における動作電流Iop15mWが、サンプル1に比べて低く抑えられている。これは、サンプル2,3の立ち上がり効率スロープ効率がサンプル1に比べて向上していることを意味している。サンプル3は、サンプル2に比べてhが小さいものの、Wはサンプル2よりも縮小されている。正孔リークは、hとWとで囲まれた領域の抵抗と相関する。この領域の抵抗値が大きくなることで、正孔リークは低減できるといえる。hとWとで囲まれた領域の抵抗値は、サンプル2と3で等しい。しかしながら、図9によれば、サンプル3の方がサンプル2に比べて最大光出力が大きい。この理由は、Wが縮小することにより、活性層20上において埋込層20によって遮蔽される領域が縮小したためと考えられる。すなわち、Wを縮小することは、活性層20に対する電流の間口Wpを広げることになり、正孔電流のコンダクタンスが向上するのである。この間口Wpは、メサストライプの両側に形成された第2埋込層60によって画定される。以上の各サンプルの考察から、hについては正孔リークを低減するために小さくすることが求められるが、Wについては正孔リークと活性層20に対する正孔コンダクタンスとの相関によって最適な範囲が定義されることがわかる。本発明者がこの事項について検討したところ、hについては100nm以下、Wについては、hとの相関により、1.8≦W/h、Wpについては500nm以上であることが好ましいことが分かった。また、より好ましくは、高さhが80nm以下であることが分かった。なお、上記各実施例においては、n型クラッド層の上に活性層が設けられ、活性層の上にp型クラッド層が設けられていたが、それに限られない。例えば、p型半導体基板の上において、p型クラッド層、活性層、およびn型クラッド層が設けられていてもよい。また、上記各実施例では、本発明に係る光半導体装置の一例として半導体レーザについて説明しているが、それに限られない。例えば、本発明を、半導体光増幅器SOA等の他の光半導体装置に適用してもよい。なお、本発明は係る特定の実施形態および実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形変更が可能である。"