外部から伝送された信号を増幅して出力する信号送信回路であって、単一周波数の信号を出力する発振器と、前記発振器から出力された信号又は前記外部から伝送された信号を増幅する増幅部と、該増幅部から出力された信号の出力電流を制御する可変電流器を有する出力バッファ部とからなる増幅回路と、前記増幅回路から出力された信号から、該信号の高調波成分を抽出し、該抽出された高調波成分のパワーに基づき、前記可変電流器の電流を制御する電流制御電圧を出力する飽和レベル制御回路と、前記発振器及び前記飽和レベル制御回路の電源を制御する電源制御回路とを備えることを特徴とする信号送信回路。前記飽和レベル制御回路は、前記増幅回路から出力された信号の高調波成分を抽出するフィルタ部と、前記抽出された高調波成分のパワーの総和を検出するパワー検出部と、前記パワー検出部で検出されたパワーの総和を示す電圧と、該電圧に対する基準電圧とを比較する比較部とを有し、前記比較部は、比較結果に応じて、前記電流制御電圧を出力することを特徴とする請求項1に記載の信号送信回路。前記比較部は、前記パワーの総和を示す電圧が前記基準電圧を超えた場合に、前記可変電流器の電流を増加させ、前記パワーの総和を示す電圧が前記基準電圧以下の場合に、前記可変電流器の電流を減少させるように、前記可変電流器の電流を制御する前記電流制御電圧を出力することを特徴とする請求項2に記載の信号送信回路。前記フィルタ部は、前記増幅回路から出力された信号の2次高調波成分及び3次高調波成分を抽出することを特徴とする請求項2又は3に記載の信号送信回路。前記電流制御電圧を記憶する制御電圧記憶回路をさらに備えることを特徴とする請求項1乃至4のいずれかに記載の信号送信回路。前記外部から伝送される信号は、所定の周波数帯域を有する拡散信号であり、前記発振器から出力される信号の前記周波数は、前記所定の周波数帯域の低域側に位置することを特徴とする請求項1乃至5のいずれかに記載の信号送信回路。前記発振器から出力される信号の前記周波数は、該周波数に対する2次高調波及び3次高調波の周波数が前記所定の周波数帯域内に含まれるように設定されることを特徴とする請求項6に記載の信号送信回路。前記外部から伝送された信号及び前記発振器から出力される信号は、差動信号であることを特徴とする請求項1乃至7のいずれかに記載の信号送信回路。前記外部から伝送された信号及び前記発振器から出力される信号は、シングルエンド信号であることを特徴とする請求項1乃至7のいずれかに記載の信号送信回路。しかしながら、上記従来の方法では、高調波の発生を抑制するにあたって、補正回路を追加した場合に回路構成の複雑化や大型化を招くという問題があった。また、増幅回路の飽和振幅レベルを上げた場合には、消費電流が増大するという問題があった。そこで、本発明は、上記従来の技術における問題点に鑑みてなされたものであって、回路構成の複雑化や大型化を招かず、消費電流の増大を防止しながら、高調波の発生を抑制することが可能な信号送信回路を提供することを目的とする。上記目的を達成するため、本発明は、外部から伝送された信号を増幅して出力する信号送信回路であって、単一周波数の信号を出力する発振器と、前記発振器から出力された信号又は前記外部から伝送された信号を増幅する増幅部と、該増幅部から出力された信号の出力電流を制御する可変電流器を有する出力バッファ部とからなる増幅回路と、前記増幅回路から出力された信号から、該信号の高調波成分を抽出し、該抽出された高調波成分のパワーに基づき、前記可変電流器の電流を制御する電流制御電圧を出力する飽和レベル制御回路と、前記発振器及び前記飽和レベル制御回路の電源を制御する電源制御回路とを備えることを特徴とする。そして、本発明によれば、抽出された高調波成分のパワーに基づき、信号送信回路から出力される差動信号の電流を自動的に調整するため、消費電流の増大を防止しながら、高調波の発生を抑制することが可能になる。上記信号送信回路において、前記飽和レベル制御回路は、前記増幅回路から出力された信号の高調波成分を抽出するフィルタ部と、前記抽出された高調波成分のパワーの総和を検出するパワー検出部と、前記パワー検出部で検出されたパワーの総和を示す電圧と、該電圧に対する基準電圧とを比較する比較部とを有し、前記比較部は、比較結果に応じて、前記電流制御電圧を出力することができる。これにより、所定の周波数帯域内に存在する高調波成分のパワーの総和に基づく電流制御電圧を出力することが可能になる。上記信号送信回路において、前記比較部は、前記パワーの総和を示す電圧が前記基準電圧を超えた場合に、前記可変電流器の電流を増加させ、前記パワーの総和を示す電圧が前記基準電圧以下の場合に、前記可変電流器の電流を減少させるように、前記可変電流器の電流を制御する前記電流制御電圧を出力することができる。これにより、電流制御電圧を基準電圧に収束させることができ、可変電流器の電流を適切に制御することが可能になる。上記信号送信回路において、前記フィルタ部は、前記増幅回路から出力された信号の2次高調波成分及び3次高調波成分を抽出することができる。上記信号送信回路において、前記電流制御電圧を記憶する制御電圧記憶回路をさらに備えることができる。これにより、通常動作モード時に、電流調整モード時に決定した電流制御電圧を可変電流器に供給することができ、適切な電流値を設定することが可能になる。上記信号送信回路において、前記外部から伝送される信号を、所定の周波数帯域を有する拡散信号とし、前記発振器から出力される信号の前記周波数を、前記所定の周波数帯域の低域側とすることができる。これにより、基本波に対する高調波成分を所定の周波数帯域内に発生させることができるため、電流調整モード時に、高調波成分を抽出することが可能になる。上記信号送信回路において、前記発振器から出力される信号の前記周波数を、該周波数に対する2次高調波及び3次高調波の周波数が前記所定の周波数帯域内に含まれるように設定することができる。上記信号送信回路において、前記外部から伝送された信号及び前記発振器から出力される信号を、差動信号とすることができる。上記信号送信回路において、前記外部から伝送された信号及び前記発振器から出力される信号を、シングルエンド信号とすることができる。以上のように、本発明によれば、回路構成の複雑化や大型化を招かず、消費電流の増大を防止しながら、高調波の発生を抑制することが可能になる。次に、本発明を実施するための形態について、図面を参照しながら詳細に説明する。図1は、本発明にかかる信号送信回路の第1の実施形態を示し、この信号送信回路1は、可変利得制御増幅回路VGAVariableGaincontrolAmp2、発振器OSC:Osscillator3、飽和レベル制御回路4、電圧記憶回路5及び電源制御回路6で構成される。信号送信回路1は、外部から伝送された無線信号等の差動信号例えば、OFDM信号が入力され、所定の利得で増幅して出力する。また、信号送信回路1は、出力電流を調整する際において、入力される差動信号の基本波に対して周波数が整数倍となる高調波成分のパワーに基づき、出力される差動信号の電流値を調整する。VGA回路2は、基準側可変抵抗11、帰還側可変抵抗12、増幅部アンプ13、及び可変電流器15を備える出力バッファ14で構成され、入力端子に供給された差動信号を所定の利得で増幅すると共に、所定の電流値で出力端子から出力する。VGA回路2の利得は、基準側可変抵抗11及び帰還側可変抵抗12の抵抗値の比によって決定され、これらの抵抗値を変化させることにより、所望の利得を設定することができる。基準側可変抵抗11の一端には、VGA回路2の入力端子が接続され、他端には、増幅部13の入力端子及び帰還側可変抵抗12の一端が接続される。帰還側可変抵抗12の一端には、基準側可変抵抗11の他端及び増幅部13の入力端子が接続され、他端には、出力バッファ14の出力端子及びVGA回路2の出力端子が接続される。増幅部13の入力端子には、基準側可変抵抗11の他端及び帰還側可変抵抗12の一端が接続され、出力端子には、出力バッファ14の入力端子が接続される。増幅部13は、入力端子と、出力バッファ14を介した出力端子との間に接続された帰還側可変抵抗12によりフィードバックループが形成されることにより、入力端子に接続された基準側可変抵抗11と、入力端子及び出力端子の間に接続された帰還側可変抵抗12との抵抗値に基づき決定される利得で、入力された差動信号を増幅する。出力バッファ14の入力端子には、増幅部13の出力端子が接続され、出力端子には、帰還側可変抵抗12の他端及びVGA回路2の出力端子が接続される。出力バッファ14は、入力された差動信号を、可変電流器15に設定された電流値で出力する。可変電流器15は、後述する電圧記憶回路5が接続され、電圧記憶回路5から出力される電流制御電圧に応じて、VGA回路2から出力される差動信号の電流値を設定することができる。OSC3は、VGA回路2の入力端子に接続され、後述する電源制御回路6の制御により電源がONとされた際に、所定のパワー及び単一周波数の差動信号を出力する。飽和レベル制御回路4は、VGA回路2の出力端子に接続され、電源制御回路6の制御により電源がONとされた際に、VGA回路2から出力された差動信号が供給される。飽和レベル制御回路4は、フィルタ部21、パワー検出部22及び比較部23で構成される。フィルタ部21は、例えば、バンドパスフィルタBPFであり、所定の遮断周波数に基づき供給された差動信号の帯域を制限することにより、差動信号に含まれる所定の周波数成分のみを通過させる。この例では、供給された差動信号における基本波に対して周波数が2倍及び3倍となる2次高調波及び3次高調波が通過できるように、周波数帯域が設定される。パワー検出部22は、フィルタ部21を通過した差動信号における所定の周波数成分のパワーを検出し、検出結果に応じた電圧を出力する。パワー検出部22は、例えば、フィルタ部21を通過した差動信号における2次高調波及び3次高調波のパワーの総和を検出し、検出したパワーに比例した電圧を出力する。比較部23は、例えばオペアンプであり、2つの入力端子を備える。比較部23は、各々の入力端子に入力される電圧を比較し、比較結果に応じた電圧以下、電流制御電圧とするを出力する。一方の入力端子には、パワー検出部22から出力された電圧が供給され、他方の入力端子には、一方の入力端子に供給された電圧に対して、2次高調波及び3次高調波のパワー値を規定する基準電圧が供給される。電圧記憶回路5は、比較部23の出力端子と、VGA回路2の出力バッファ14に設けられた可変電流器15とに接続される。電圧記憶回路5は、後述する電流調整モード時に、飽和レベル制御回路4の比較部23から出力された電流制御電圧を記憶し、後述する通常動作モード時に、記憶された電流制御電圧を出力する。電圧記憶回路5としては、例えば、CPUCentralProcessingUnit、A/DAnalogDigital変換回路及びD/ADigitalAnalog変換回路等で構成される。尚、電圧記憶回路5の構成は、この例に限られず、飽和レベル制御回路4から出力された電圧を保持できるものであれば、どのような構成のものも採用できる。電源制御回路6は、OSC3及び飽和レベル制御回路4の電源のON/OFFを制御する。例えば、電流調整モード時には、OSC3及び飽和レベル制御回路4の電源をONとし、通常動作モード時には、OSC3及び飽和レベル制御回路4の電源をOFFとするように制御する。次に、上記構成を有する信号送信回路1の動作について、図1及び図2を参照して説明する。この信号送信回路1は、電源制御回路6の制御によるOSC3及び飽和レベル制御回路4の電源ON/OFFに応じて、外部から伝送された差動信号を増幅して出力する通常動作モードと、VGA回路2から出力される差動信号の電流を適切に設定するための電流調整モードとを備える。通常動作モード時は、電源制御回路6の制御によりOSC3及び飽和レベル制御回路4の電源がOFFとされ、外部から伝送された差動信号が信号送信回路1に入力される。入力された差動信号は、VGA回路2の基準側可変抵抗11の一端に入力され、増幅部13によって基準側可変抵抗11及び帰還側可変抵抗12の抵抗値に基づき決定される所定の利得で増幅されると共に、出力バッファ14の可変電流器15に設定された電流値で出力される。電流調整モード時は、電源制御回路6の制御によりOSC3及び飽和レベル制御回路4の電源がONとされ、OSC3から単一周波数の差動信号基本波が出力され、VGA回路2に供給される。このとき、OSC3から出力される差動信号の周波数は、図2aに示すように、OFDM信号帯域の低域側となり、基本波Aに対する3次高調波がOFDM信号帯域内に収まるような周波数が選択される。また、OSC3から出力される差動信号のパワーは、VGA回路2を介して出力される差動信号のパワーが、通常動作モード時にVGA回路2から出力される差動信号のパワーと同等のパワーとなるように選択される。VGA回路2に供給された差動信号は、通常動作モード時と同様に、基準側可変抵抗11の一端に入力され、増幅部13によって基準側可変抵抗11及び帰還側可変抵抗12の抵抗値に基づき決定される所定の利得で増幅されると共に、出力バッファ14の可変電流器15に設定された電流値で出力される。VGA回路2から出力される差動信号は、図2bに示すように、基本波AがVGA回路2に設定された利得で増幅されると共に、高調波が発生する。この例では、OFDM信号帯域内に2次~4次高調波B、C及びDが発生する。尚、図2bにおいて、基本波A’の点線部分は、VGA回路2に入力される差動信号のパワーを示し、実線部分は、VGA回路2によって増幅されたゲイン量を示す。VGA回路2から出力された差動信号は、飽和レベル制御回路4に供給され、フィルタ部21に入力される。フィルタ部21には、所定の周波数成分のみが通過できるように周波数帯域が予め設定されており、この例では、図2cに示すように、差動信号の2次高調波B及び3次高調波Cのみが通過できるような周波数帯域が設定される。従って、図2bに示す差動信号がフィルタ部21に入力された場合、差動信号の2次高調波B及び3次高調波Cのみが通過し、基本波Aの成分やその他の高調波成分等が除去される。フィルタ部21を通過した差動信号の2次高調波B及び3次高調波Cは、パワー検出部22に入力され、2次高調波B及び3次高調波Cのパワーの総和が検出される。そして、検出されたパワーの総和に比例した電圧が出力される。パワー検出部22から出力された電圧は、比較部23の一方の入力端子に供給される。比較部23では、一方の入力端子に供給された、2次高調波B及び3次高調波Cのパワーの総和に基づく電圧と、他方の入力端子に供給される基準電圧とが比較され、比較結果に応じた電流制御電圧が出力され、電圧記憶回路5に供給される。電圧記憶回路5に供給された電流制御電圧は、出力電流の調整中においてはそのまま出力され、VGA回路2の出力バッファ14に設けられた可変電流器15に供給される。可変電流器15では、電圧記憶回路5を介して供給された電流制御電圧に応じて電流値が設定される。ここで、VGA回路2から出力される差動信号の電流値を設定する方法について説明する。出力バッファ14の駆動能力が低く、出力電流が少ないと、差動信号の歪みや飽和が発生するため、2次高調波及び3次高調波のパワーの総和が大きい場合には、可変電流器15の出力電流を増加させ、パワーの総和が小さい場合には、出力電流を減少させる。例えば、信号送信回路1において、出力バッファ14から出力される差動信号の電流が少なく、出力信号に歪みや飽和が発生すると、2次高調波及び3次高調波のパワーの総和が増加するため、パワー検出部22の出力電圧が増加する。従って、図3に示すように、可変電流器15の出力電流を増加させることにより、パワー検出部22の出力電圧を減少させることができる。また、出力バッファ14から出力される差動信号の電流が多く、出力信号の歪みや飽和が減少すると、2次高調波及び3次高調波のパワーの総和が減少するため、パワー検出部22の出力電圧が減少する。従って、可変電流器15の出力電流を減少させることにより、パワー検出部22の出力電圧を増加させることができる。このように、可変電流器15からの出力電流を増減させる動作を繰り返し、パワー検出部22の出力電圧が比較部23に供給される基準電圧を超えた場合に可変電流器15の出力電流を増加させ、また、パワー検出部22の出力電圧が基準電圧以下となった場合に可変電流器15の出力電流を減少させるようにする。これにより、パワー検出部22の出力電圧が、徐々に基準電圧に収束し、パワー検出部22の出力電圧が収束した際の可変電流器15の出力電流が、高調波を抑制しながら消費電流を最小とするための適切な出力電流となる。このとき、電圧記憶回路5は、パワー検出部22の電圧が収束した際に比較部23から出力される電流制御電圧を保持する。そして、通常動作モード時において、電圧記憶回路5は、保持した電流制御電圧を可変電流器15に対して供給する。これにより、可変電流器15からの出力電流は最適値となり、外部から伝送された差動信号の高調波を抑制することができ、通信品質の劣化を防ぐことができる。以上のように、第1の実施形態によれば、OFDM信号帯域内に発生した高調波成分のパワー値に基づき、信号送信回路1から出力される差動信号の電流値を自動的に調整するため、消費電流の増大を防止しながら、高調波の発生を抑制することができる。次に、本発明にかかる信号送信回路の第2の実施形態について説明する。図4は、本発明にかかる信号送信回路の第2の実施形態を示し、この信号送信回路30は、上述した第1の実施形態による信号送信回路1のVGA回路2に代えて、VGA回路31を用いた構成とした。尚、上述した第1の実施形態と共通する部分については、同一の符号を付し、詳細な説明を省略する。VGA回路31は、基準側可変抵抗11、帰還側可変抵抗12、増幅部13及び出力バッファ部32で構成される。出力バッファ部32は、差動部33、負荷部34及び可変電流器35を備える。差動部33は、例えば一対のFETFieldEffectTransistorで構成される。各々のFETのゲート端子には、増幅部13の出力端子が接続され、ドレイン端子には、負荷部34が接続される。また、各々のFETのソース端子が共通に接続され、可変電流器35に接続される。可変電流器35は、電圧記憶回路5から出力される電流制御電圧に応じて、負荷部34に流れる電流を変化させることができる。通常動作モード時、信号送信回路30には、差動信号が入力される。入力された差動信号は、VGA回路31の基準側可変抵抗11の一端に入力され、増幅部13によって基準側可変抵抗11及び帰還側可変抵抗12の抵抗値に基づき決定される所定の利得で増幅されると共に、出力バッファ部32の可変電流器35に設定された電流値で出力される。電流調整モード時において、電源制御回路6の制御によりOSC3及び飽和レベル制御回路4の電源がONとされると、OSC3から単一周波数の差動信号が出力され、VGA回路31に供給される。VGA回路31に供給された差動信号は、基準側可変抵抗11の一端に入力され、増幅部13によって基準側可変抵抗11及び帰還側可変抵抗12の抵抗値に基づき決定される所定の利得で増幅され、出力バッファ部32を介して出力される。VGA回路31から出力された差動信号は、飽和レベル制御回路4に供給され、差動信号の2次高調波及び3次高調波のパワーの総和に基づく電流制御電圧が出力される。飽和レベル制御回路4から出力された電流制御電圧は、電圧記憶回路5を介して可変電流器35に供給され、可変電流器35では、供給された電流制御電圧に応じて電流値が設定される。ここで、例えば、可変電流器35の電流が増加すると、負荷部34に流れる電流が増加し、出力端子から出力される差動信号の振幅が大きくなるため、差動信号の歪みが少なくなると共に飽和レベルが上昇し、出力バッファ部32からの出力パワーが大きくなる。これにより、差動信号の高調波成分を抑えることができるため、THDの規格を満足すると共に、消費電流を抑制することができる。以上のように、第2の実施形態によれば、第1の実施形態と同様に、OFDM信号帯域内に発生した高調波成分のパワー値に基づき、信号送信回路30から出力される差動信号の電流値を自動的に調整するため、消費電流の増大を防止しながら、高調波の発生を抑制することができる。次に、本発明にかかる信号送信回路の第3の実施形態について説明する。図5は、本発明にかかる信号送信回路の第3の実施形態を示し、この信号送信回路40は、差動信号に代えてシングルエンド信号に対しても適用することができる構成とした。尚、上述した第1及び第2の実施形態と共通する部分については、同一の符号を付し、詳細な説明を省略する。信号送信回路40は、VGA回路41、OSC3、飽和レベル制御回路4、電圧記憶回路5及び電源制御回路6で構成され、VGA回路41は、基準側可変抵抗42、帰還側可変抵抗43、増幅部44及び出力バッファ部45で構成される。VGA回路41の利得は、基準側可変抵抗42及び帰還側可変抵抗43の抵抗値の比によって決定され、これらの抵抗値を変化させることにより、所望の利得を設定することができる。基準側可変抵抗42の一端には、VGA回路41の入力端子が接続され、他端には、増幅部44の入力端子及び帰還側可変抵抗43の一端が接続される。帰還側可変抵抗43の一端には、基準側可変抵抗42の他端及び増幅部44の入力端子が接続され、他端には、出力バッファ部45の出力端子及びVGA回路41の出力端子が接続される。増幅部44の入力端子には、基準側可変抵抗42の他端及び帰還側可変抵抗43の一端が接続され、出力端子には、出力バッファ部45の入力端子が接続される。増幅部44は、入力端子と、出力バッファ部45を介した出力端子との間に接続された帰還側可変抵抗43によりフィードバックループが形成されることにより、入力端子に接続された基準側可変抵抗42と、入力端子及び出力端子の間に接続された帰還側可変抵抗43との抵抗値に基づき決定される利得で、入力された差動信号を増幅する。出力バッファ部45は、駆動回路46及び可変電流器47で構成され、入力端子に増幅部44の出力端子が接続されると共に、出力端子に帰還側可変抵抗43の他端及びVGA回路41の出力端子が接続される。可変電流器47は、電圧記憶回路5から出力される電流制御電圧に応じて、駆動回路46に流れる電流を変化させることができる。駆動回路46は、例えば一対のFETで構成され、各々のFETのゲート端子が共通して接続されると共に、出力バッファ部45の入力端子増幅部44の出力端子が接続される。また、一方のFETのソース端子と他方のFETのドレイン端子とが接続され、出力バッファ部45の出力端子に接続される。さらに、一方のFETのドレイン端子が可変電流器47に接続され、他方のFETのソース端子が接地される。通常動作モード時、信号送信回路40には、シングルエンド信号が入力される。入力されたシングルエンド信号は、VGA回路41の基準側可変抵抗42の一端に入力され、増幅部44によって基準側可変抵抗42及び帰還側可変抵抗43の抵抗値に基づき決定される所定の利得で増幅されると共に、出力バッファ部45の可変電流器47に設定された電流値で出力される。電流調整モード時において、電源制御回路6の制御によりOSC3及び飽和レベル制御回路4の電源がONとされると、OSC3から単一周波数のシングルエンド信号が出力され、VGA回路41に供給される。VGA回路41に供給されたシングルエンド信号は、基準側可変抵抗42の一端に入力され、増幅部44によって基準側可変抵抗42及び帰還側可変抵抗43の抵抗値に基づき決定される所定の利得で増幅され、出力バッファ部45を介して出力される。出力バッファ部45から出力されたシングルエンド信号は、飽和レベル制御回路4に供給され、シングルエンド信号の2次高調波及び3次高調波のパワーの総和に基づく電流制御電圧が出力される。飽和レベル制御回路4から出力された電流制御電圧は、電圧記憶回路5を介して可変電流器47に供給され、可変電流器47では、供給された電流制御電圧に応じて電流値が設定される。ここで、例えば、可変電流器47の電流が増加すると、駆動回路46に流れる電流が増加し、出力端子から出力されるシングルエンド信号の振幅が大きくなるため、差動信号の歪みが少なくなると共に飽和レベルが上昇し、出力バッファ部45からの出力パワーが大きくなる。これにより、差動信号の高調波成分を抑えることができるため、THDの規格を満足すると共に、消費電流を抑制することができる。以上のように、第3の実施形態によれば、外部から伝送される信号がシングルエンド信号であっても、第1及び第2の実施形態と同様に、OFDM信号帯域内に発生した高調波成分のパワー値に基づき、信号送信回路40から出力されるシングルエンド信号の電流値を自動的に調整するため、消費電流の増大を防止しながら、高調波の発生を抑制することができる。以上、本発明の第1、第2及び第3の実施形態について説明したが、本発明は、上述した本発明の第1、第2及び第3の実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内で様々な変形や応用が可能である。例えば、上述の例では、飽和レベル制御回路4において差動信号又はシングルエンド信号の2次高調波及び3次高調波のみを抽出するようにフィルタ部21の帯域を設定し、パワー検出部22において、この2次高調波及び3次高調波のパワーの総和を検出するが、これはこの例に限られない。例えば、OFDM信号帯域内に発生する基本波以外のすべての成分をフィルタ部21で抽出し、パワー検出部22において、これらの抽出された成分のパワーの総和を検出するようにしてもよい。また、例えば、上述の例では、入力される信号として無線信号を用いた場合について説明したが、これに限られず、有線によるデータ通信等においても、同様の回路構成を適用することができる。