半導体基板と、前記半導体基板上にそれぞれ設けられた第1の領域及び第2の領域とを備え、前記第1の領域は、前記半導体基板上の第1配線層に形成され、所定の第1の幅を有する第1の金属配線と、前記第1配線層の上層の第2配線層に形成され前記第1の幅を有する第2の金属配線と、前記第1の金属配線と第2の金属配線とを接続し、前記第1の幅以下の第2の幅を有する第1のコンタクトとを有し、前記第2の領域は、前記第1配線層から前記第2配線層へと亘る膜厚を有し、所定の第3の幅を有する第3の金属配線を有することを特徴とする半導体装置。前記第1の領域は、前記半導体基板上の前記第1の領域に形成された第1の素子と、前記第1の素子及び前記第1の金属配線に接続される第2のコンタクトを有し、前記第2の領域は、前記半導体基板上の前記第2の領域に形成された第2の素子と、前記第2の素子及び前記第3の金属配線に接続される第3のコンタクトを有することを特徴とする請求項1記載の半導体装置。前記第3の幅は、前記第1の幅よりも大きいことを特徴とする請求項1又は2記載の半導体装置。前記第3の金属配線は、前記第1配線層に形成された第1金属部と、前記第2配線層から前記第1配線層の上面へと亘る膜厚を有する第2金属部とにより構成されることを特徴とする請求項1乃至3のいずれか1項記載の半導体装置。前記第1配線層上に形成され、前記第1の金属配線及び前記第1金属部に用いられる金属が層間絶縁膜中に拡散することを防止する機能を有する拡散防止膜を更に備え、前記第1のコンタクト及び前記第2金属部は、それぞれ前記拡散防止膜を貫通して前記第1の金属配線及び前記第1金属部に接続されていることを特徴とする請求項4記載の半導体装置。半導体基板上に設けられた第1の領域において、第1配線層に所定の第1の幅を有する第1の金属配線を形成する工程と、前記第1の領域において、前記第1配線層の上層の第2配線層に形成され前記第1の幅を有する第2の金属配線と、前記第1の金属配線及び前記第2の金属配線を接続し前記第1の幅以下の第2の幅を有する第1のコンタクトとを形成するとともに、前記半導体基板上に設けられた第2の領域において、前記第1配線層から前記第2配線層へと亘る膜厚を有する第3の金属配線を形成する工程とを備えることを特徴とする半導体装置の製造方法。半導体基板上に設けられた第1の領域に形成された第1の素子に接続される第2のコンタクトを形成する工程と、前記半導体基板上に設けられた第2の領域に形成された第2の素子に接続される第3のコンタクトを形成する工程と、前記第1の領域において、前記半導体基板上の第1配線層に、前記第2のコンタクトに接続され且つ所定の第1の幅を有する第1の金属配線を形成する工程と、前記第1の領域において、前記第1配線層の上層の第2配線層に形成され前記第1の幅を有する第2の金属配線と、前記第1の金属配線及び前記第2の金属配線を接続し前記第1の幅以下の第2の幅を有する第1のコンタクトとを形成するとともに、前記第2の領域において、前記第3のコンタクトに接続され前記第1配線層から前記第2配線層へと亘る膜厚を有する第3の金属配線を形成する工程とを備えることを特徴とする半導体装置の製造方法。半導体基板上に設けられた第1の領域に形成された第1の素子に接続される第2のコンタクトを形成する工程と、前記半導体基板上に設けられた第2の領域に形成された第2の素子に接続される第3のコンタクトを形成する工程と、前記第1の領域において、前記半導体基板上の第1配線層に、前記第2のコンタクトに接続され且つ所定の第1の幅を有する第1の金属配線を形成するとともに、前記第2の領域において、前記第1配線層に前記第3のコンタクトに接続される第1金属部を形成する工程と、前記第1の領域において、前記第1配線層の上層の第2配線層に形成され前記第1の幅を有する第2の金属配線と、前記第1の金属配線及び前記第2の金属配線を接続し前記第1の幅以下の第2の幅を有する第1のコンタクトとを形成するとともに、前記第2の領域において、前記第1金属部に接続され前記第2配線層から前記第1配線層の上面へと亘る膜厚を有する第2金属部を形成する工程とを備えることを特徴とする半導体装置の製造方法。以下に記載の実施の形態は、配線抵抗を低減することのできる半導体装置及びその製造方法を提供するものである。本発明の一の実施の形態に係る半導体装置は、半導体基板と、半導体基板上にそれぞれ設けられた第1の領域及び第2の領域とを備える。第1の領域は、半導体基板上の第1配線層に形成され、所定の第1の幅を有する第1の金属配線と、第1配線層の上層の第2配線層に形成され第1の幅を有する第2の金属配線と、第1の金属配線と第2の金属配線とを接続し、第1の幅以下の第2の幅を有する第1のコンタクトとを有する。第2の領域は、第1配線層から第2配線層へと亘る膜厚を有し、所定の第3の幅を有する第3の金属配線を有する。次に、図面を参照して、実施の形態に係る半導体装置について説明する。[第1の実施の形態]半導体装置の構成まず、図1を参照して、比較例に係る半導体装置の積層構造を説明する。その後、図2を参照して、第1の実施の形態に係る半導体装置の構造について説明する。図1は、比較例に係る半導体装置の構成を示す断面図である。なお、以下の説明において、p-型とは、p型よりも不純物濃度が小さい半導体のことを指す。また、n-型とは、n型よりも不純物濃度が小さい半導体のことを指す。そして、p型とは、p型よりも不純物濃度が大きい半導体のことを指す。図1に示すように、半導体装置は、例えばn-型の半導体基板101上に形成される。半導体基板101は、論理回路等に用いられる素子図1に示す例では、PMOSトランジスタが形成される領域A第1の領域と、領域B第2の領域、図1に示す例ではpチャネル型DMOSトランジスタが形成される領域とを備えている。なお、半導体装置に形成されている素子は一つの例であり、図1の各種半導体層の導電型を全て反転させてnチャネル型トランジスタとすることも可能である。また、各領域に形成される素子としては、MOSトランジスタに限らず、バイポーラトランジスタやダイオード、抵抗等、その素子の種別は問わない。また、領域Bに形成される素子は、配線抵抗の低減を必要とする素子であればよい。図1に示すように、半導体基板101上には、ゲート絶縁膜16を介してゲート電極17が形成されている。ゲート電極17は、一例として、領域A中だけでなく、領域Bにも設けられる。まず、領域BのDMOSトランジスタの構造について説明する。領域Bのゲート電極17は、pチャネル型DMOSトランジスタのドレインとして機能するp型のドレイン領域12と、同じpチャネル型DMOSトランジスタのソースとして機能するp型のソース領域15とにより挟まれるように配置されている。ドレイン領域12の下層には、p型拡散領域13が形成されている。また、図1に示すように、ソース領域15の下層にはn型拡散領域14が形成されている。また、半導体基板101の表面には、フィールド酸化膜として機能するシリコン酸化膜例えばSiO2膜18が形成されている。なお、シリコン酸化膜18は、求められるMOSトランジスタの耐圧次第では、省略することも可能である。ドレイン領域12、p型拡散領域13、n型拡散領域14、ソース領域15のサイズ、不純物濃度等は、素子領域におけるpチャネル型DMOSトランジスタのオン抵抗や耐圧等、要求される特性が満たされるように設定され得る。次に、領域AのPMOSトランジスタの構造について説明する。領域Aのゲート電極17は、PMOSトランジスタのドレイン又はソースとして機能するp型拡散領域19に挟まれるように配置されている。領域Aにおけるシリコン酸化膜18は、素子分離絶縁膜として機能する。図1に示す比較例の半導体装置は、層間絶縁膜102及び層間絶縁膜110により埋め込まれている。なお、層間絶縁膜102と層間絶縁膜110との間には、後述する半導体装置の製造方法に用いられるストッパ膜等が設けられるが、図1では図示を省略している。層間絶縁膜102内には、層間絶縁膜102を貫通して、領域Aのp型拡散領域19及び領域Bのドレイン領域12ソース領域15にそれぞれ接続するように柱状のコンタクト103が形成される。また、層間絶縁膜102内のコンタクト103の上部に接続するように、金属層107が設けられる。領域Aの層間絶縁膜110内には、層間絶縁膜110を貫通して、金属層107に接続するように金属層114が形成される。また、領域Bの層間絶縁膜110内には、層間絶縁膜110を貫通して、金属層107に接続するように金属層117が形成される。領域A、領域Bでは、金属層107や、金属層114、117が配線として機能する。図1に示す比較例の半導体装置では、領域Bの金属層117は複数の柱状のコンタクトを介して下層の金属層107と接続されるように構成されている。しかしながら、図1に示す領域Bに形成されるDMOSトランジスタの配線は、ソース-ドレイン間のピッチで決定される配線幅等の制限を受けるため、単純に配線幅を広くして配線を低抵抗化することはできない。また、コンタクトを介して金属層を接続する場合、配線に用いられる金属材料の埋め込み性能による制限も受ける。そのため、図1に示すような比較例の配線構造では、配線抵抗を低減することが困難である。[第1の実施の形態に係る半導体装置]このような観点から、第1の実施の形態では以下に示す構成を採用する。以下、本実施の形態に係る半導体装置の構成を、図2を参照して説明する。図2は、第1の実施の形態に係る半導体装置の構成を示す断面図である。本実施の形態の半導体装置の全体構成は、図1に示す比較例と同様である。また、比較例と同様の構成を有する箇所には、同一の符号を付して重複する説明を省略する。図2は、半導体装置のうち、半導体基板101上に積層される層間絶縁膜102より上部の構成を示しており、半導体基板101上に形成された不純物拡散層の図示は省略している。図2に示す本実施の形態の半導体装置は、領域Bのコンタクト103に接続される配線が、膜厚の厚い1つの金属層として形成されている点において、比較例の半導体装置と異なる。図2に示すように、本実施の形態の半導体装置の領域Aにおいて、コンタクト103に接続するように金属層107が設けられている。金属層107は、層間絶縁膜102上に設けられたストッパ膜104及び層間絶縁膜105を貫通するように設けられている。この金属層107が形成されている層が、第1配線層となる。この金属層107上にストッパ膜108及び層間絶縁膜110が設けられる。ストッパ膜104及びストッパ膜108は、後に説明する半導体装置の製造方法において、エッチングのストッパとして機能するとともに、ストッパ膜108は、金属層107に用いられる金属例えば、銅が層間絶縁膜110中に拡散することを防ぐ機能を有する。また、領域Aにおいて、層間絶縁膜110及びストッパ膜108を貫通して金属層107に接続するように、金属層114が形成される。金属層114は、後の半導体装置の製造方法において説明するように、ダマシン法を用いて形成される。この場合、金属層114の上部114aが配線部分となり、金属層114の下部114bが柱状のコンタクト部分となる。すなわち、金属層114aが形成されている層が、第2配線層となる。領域Aにおいて、金属層107及び金属層114a配線部分は、所定の幅W1を有し、金属層114bコンタクト部分は、幅W1以下の幅W2を有している。論理回路が形成される領域Aは微細化が求められるため、幅W1、W2は、製造プロセスにおける最小加工寸法により規定され得る。本実施の形態の半導体装置は、領域Bにおいて、層間絶縁膜110、105及びストッパ膜108、104を貫通してコンタクト103に接続するように、金属層114が設けられている。なお、図1に示す比較例の半導体装置では、ドレイン領域12、ソース領域15に接続されるコンタクト103は1つであるものとして図示した。しかし、図2に示すように、コンタクト103は複数設けられていてもよい。領域Bの金属層114は、第2配線層領域Aの金属層114aが形成される層から、第1配線層金属層107が形成される層へと亘る膜厚を有するように形成されている。また、領域Bにおいて、金属層114は、幅W1よりも大きい幅W3を有するように形成されている。[効果]本実施の形態に係る半導体装置では、領域Bにおける金属層114を2つの配線層に亘る膜厚となるように形成している。図1に示す比較例では、金属層107と金属層117との間に層間絶縁膜110が存在していたが、図2に示す本実施の形態の半導体装置では、金属層114内には層間絶縁膜が含まれない。本実施の形態の半導体装置は、層間絶縁膜110が存在していた領域が金属層114となることにより配線の断面積が増加し、配線抵抗の低減を図ることができる。また、領域Bの金属層114による配線幅W3を領域Aの配線幅W1よりも大きくすることで、より配線の断面積が増加し、配線抵抗の低減を図ることができるようになると共に、配線の厚さが厚くなっても埋め込み性よく金属層を形成することが可能となる。次に、図3~図14を参照して本実施の形態に係る半導体装置の製造方法について説明する。図3~図14は第1の実施の形態に係る半導体装置の製造方法を示す断面図である。なお、半導体装置の製造方法において、DMOSトランジスタ等の半導体素子の形成工程は周知の半導体装置の製造方法により製造される。以下では、コンタクト103の上部に形成される配線層の製造方法について説明する。まず、図3に示すように、半導体基板101上の全面に、DMOSトランジスタ等の半導体素子との絶縁分離層となる層間絶縁膜102を堆積する。次に、DMOSトランジスタ等の半導体素子に接続するコンタクト103を所定の場所に形成する。その後、コンタクト103を含む層間絶縁膜102上の全面に、第1の配線層のエッチングストッパとなるストッパ膜104を堆積する。ここで、ストッパ膜104としては、後に積層される層間絶縁膜の材料であるシリコン酸化膜SiO2膜との間で高いエッチング選択比を示すシリコン窒化膜SiN膜を用いることができる。次に、図4に示すように、ストッパ膜104上に層間絶縁膜105を堆積する。層間絶縁膜105は、第1配線層に形成される金属層を周囲から絶縁する機能を有する。次に、領域Aにおいて第1配線層のパターニングを行うため、フォトレジスト106をフォトリソグラフィ法によってパターニングする。次に、図5に示すように、フォトレジスト106をマスクとして、異方性のドライエッチングにより層間絶縁膜105及びストッパ膜104を加工する。これにより、後に金属層が形成される配線溝を形成する。層間絶縁膜105及びストッパ膜104の加工後、フォトレジスト106を剥離する。次に、図6に示すように、領域Aに形成された配線溝を含む層間絶縁膜105上の全面に、金属層107を堆積する。金属層107は、バリアメタルとして機能するタンタル膜、及びめっきのシード層となる銅膜を真空中で連続成膜した後、電界めっきによって銅を厚く堆積させて形成することができる。次に、図7に示すように、CMPChemicalMechanicalPolishing法により、不要な金属層107を除去する。その後、金属層107を含む層間絶縁膜105上の全面に、ストッパ膜108を堆積する。ここで、ストッパ膜108として、ストッパ膜104と同様にシリコン窒化膜SiN膜を用いることができる。また、ストッパ膜108は、銅の拡散を防ぐ拡散防止膜として機能するCoWP膜であっても良い。次に、図8に示すように、領域Bのストッパ膜108に開口をあけるため、フォトレジスト109をフォトリソグラフィ法によってパターニングする。その後、フォトレジスト109をマスクとして、ストッパ膜108に開口を形成する。次に、図9に示すように、フォトレジスト109を剥離した後、ストッパ膜108上の全面に層間絶縁膜110を堆積する。層間絶縁膜110としては、シリコン酸化膜SiO2膜を用いることができる。次に、図10に示すように、層間絶縁膜110上にフォトレジスト111を堆積してパターニングする。フォトレジスト111のパターンは、領域Aに金属層を接続するための幅W2の柱状のコンタクトを、領域Bに後の工程を経て配線幅W3の金属層が埋め込まれる溝を、それぞれ形成することができるようなパターンである。次に、図11に示すように、フォトレジスト111をマスクとして、異方性のドライエッチングにより、層間絶縁膜110及び層間絶縁膜105を加工する。これにより、領域Aにおいてはストッパ膜108によりエッチングがストップされ、後にコンタクトが形成される配線溝が形成される。また、領域Bにおいてはストッパ膜104によりエッチングがストップされ、後に金属層が形成される配線溝が形成される。その後、フォトレジスト111を剥離する。領域A、領域Bの配線溝には、それぞれ埋め込みレジスト112が埋め込まれる。次に、領域Aに配線幅W1の第2配線層を形成する際に必要な配線溝を形成するため、フォトレジスト113をフォトリソグラフィ法によってパターニングする。次に、図12に示すように、パターニングされたフォトレジスト113をマスクとして、領域Aに第2配線層が形成される配線溝を形成する。フォトレジスト113及び埋め込みレジスト112を剥離した後、全面エッチングを行い、領域Aではストッパ膜108、領域Bではストッパ膜104を除去する。これにより、領域A、領域Bの配線パターン下のストッパ膜108及び104に開口ができる。次に、図13に示すように、領域Aのコンタクト部、及び領域A、Bの金属配線部が形成される開口部分を埋めるように、配線溝を含む層間絶縁膜110上の全面に、金属層114を形成する。金属層114は、バリアメタルとして機能するタンタル膜、及びめっきのシード層となる銅膜を真空中で連続成膜した後、電界めっきによって銅を厚く堆積させて形成することができる。ここで、領域Bに形成される配線の膜厚は領域Aに形成される配線の膜厚よりも厚くなるが、領域Bの配線溝の幅W3は領域Aの配線溝の幅W1よりも大きいため、配線溝の開口下部まで埋め込み性良く銅を厚く堆積させて金属配線を形成することが可能である。次に、図14に示すように、CMP法により不要な金属層114を除去する。これにより、図2に示す第1の実施の形態の半導体装置を形成することができる。その後、必要に応じて金属層114を含む層間絶縁膜110上の全面に、ストッパ膜115、層間絶縁膜116を順次堆積させてもよい。[第2の実施の形態]次に、第2の実施の形態の半導体装置を、図15を参照して説明する。本実施の形態の半導体装置の全体構成は、第1の実施の形態と同様であり、その詳細な説明は省略する。また、第2の実施の形態における半導体基板201、層間絶縁膜202、コンタクト203、層間絶縁膜205は、第1の実施の形態の半導体基板101、層間絶縁膜102、コンタクト103、層間絶縁膜105とそれぞれ対応しており、同様の構成を有する。また、本実施の形態の半導体装置の、領域Aにおける金属層214a及び214b、層間絶縁膜210、ストッパ膜215等は、第1の実施の形態の領域Aにおける金属層114a及び114b、層間絶縁膜110、ストッパ膜115等と同様の構成を有する。図15に示す本実施の形態の半導体装置は、領域Bのコンタクト203に接続される配線が、第1配線層に形成された第1金属部207と、第2配線層から第1配線層の上面へと亘る膜厚を有する第2金属部214とにより構成される点において、第1の実施の形態と異なる。また、第1の実施の形態の半導体装置は、ストッパ膜104及びストッパ膜108を有していたが、本実施の形態の半導体装置は、第1配線層に設けられるストッパ膜を省略して、ストッパ膜208のみが第1配線層の上部に形成されている。本実施の形態の半導体装置は、領域Bにおいて第2金属部214が、ストッパ膜208を貫通して第1金属部207に接続されている。[効果]本実施の形態に係る半導体装置では、領域Bに形成される配線は、2つの配線層に亘る膜厚となる第1金属部207、第2金属部214により構成されている。図15に示す本実施の形態の半導体装置でも、第1金属部207、第2金属部214内には層間絶縁膜が含まれることがなく、配線の断面積が増加し、配線抵抗の低減を図ることができる。次に、図16~図19を参照して本実施の形態に係る半導体装置の製造方法について説明する。図16~図19は第2の実施の形態に係る半導体装置の製造方法を示す断面図である。なお、半導体装置の製造方法において、DMOSトランジスタ等の半導体素子の形成工程は周知の半導体装置の製造方法により製造される。以下では、コンタクト203の上部に形成される配線層の製造方法について説明する。第2の実施の形態における層間絶縁膜202、コンタクト203、層間絶縁膜205、金属層207、ストッパ膜208、層間絶縁膜210を形成する工程は、図3~図9に示される層間絶縁膜102、コンタクト103、層間絶縁膜105、金属層107、ストッパ膜108、層間絶縁膜110を形成する第1の実施の形態の工程と略同様である。なお、図16に示すように、本実施の形態の半導体装置の製造方法は、ストッパ膜104を省略している点において第1の実施の形態と異なる。また、本実施の形態の半導体装置の製造方法は、領域Bの第1配線層にも金属層207第1金属部を形成する点において、第1の実施の形態と異なる。次に、図17に示すように、層間絶縁膜210上にフォトレジスト211を堆積してパターニングする。フォトレジスト211のパターンは、領域Aに金属層を接続するための幅W2の柱状のコンタクトを、領域Bに後の工程を経て配線幅W3の金属層が埋め込まれる溝を、それぞれ形成することができるようなパターンである。その後、フォトレジスト211をマスクとして、異方性のドライエッチングにより、層間絶縁膜210を加工する。このとき、エッチングは、ストッパ膜208でストップさせる。これにより、後にコンタクト又は金属層が形成される配線溝を形成する。次に、図18に示すように、フォトレジスト211を剥離する。領域A、領域Bの配線溝には、それぞれ埋め込みレジスト212が埋め込まれる。次に、フォトレジスト213をフォトリソグラフィ法によってパターニングし、そのフォトレジスト213をマスクとして、領域A、領域Bの配線溝から埋め込みレジスト212を除去する。次に、図19に示すように、フォトレジスト213を剥離した後、全面エッチングを行い、領域A、領域Bのストッパ膜108を除去する。これにより、領域A、領域Bの配線パターン下のストッパ膜108に開口ができる。なお、領域Bの埋め込みレジスト212を全て除去しておいて、領域Bの金属層207第1金属部上のストッパ膜208を全て除去しても良い。この後、埋め込みレジスト212を除去して、領域Aのコンタクト部、及び領域A、Bの金属配線部が形成される開口部分を埋めるように、配線溝を含む層間絶縁膜210上の全面に、金属層214を形成する。金属層214は、バリアメタルとして機能するタンタル膜、及びめっきのシード層となる銅膜を真空中で連続成膜した後、電界めっきによって銅を厚く堆積させて形成することができる。そして、CMP法により不要な金属層214を除去する。その後、必要に応じて金属層214を含む層間絶縁膜210上の全面に、ストッパ膜215を堆積させてもよい。これにより、図15に示す第2の実施の形態の半導体装置を形成することができる。[第2の実施の形態の他の例]次に、第2の実施の形態の半導体装置の製造方法の他の例を、図20~図22を参照して説明する。図15に示す第2の実施の形態では、ストッパ膜208は、第1配線層上の全面に設けられていた。このストッパ膜208は、必ずしも全面に設ける必要はなく、金属層207の上に設けられていればよい。本例における層間絶縁膜202、コンタクト203、層間絶縁膜205、金属層207を形成する工程も、図3~図6に示される層間絶縁膜102、コンタクト103、層間絶縁膜105、金属層107を形成する第1の実施の形態の工程と略同様である。なお、図20に示すように、本例の半導体装置の製造方法は、ストッパ膜104を省略している点において第1の実施の形態と異なる。また、本例の半導体装置の製造方法は、領域Bの第1配線層にも金属層207第1金属部を形成する点において、第1の実施の形態と異なる。次に、図21に示すように、CMPChemicalMechanicalPolishing法により、不要な金属層207を除去する。その後、金属層207を含む層間絶縁膜205上の全面に、ストッパ膜208を堆積する。ここで、ストッパ膜208として、シリコン窒化膜SiN膜を用いることができる。また、ストッパ膜208は、銅の拡散を防ぐ拡散防止膜として機能するCoWP膜であっても良い。この場合、無電界めっきにより金属層207上に選択的に成膜することも可能である。次に、本例の製造方法では、ストッパ膜208の上面にレジスト図示せずを堆積してパターニングする。その後、レジストをマスクとして、金属層207の上面以外のストッパ膜208を除去する。次に、図22に示すように、レジストを剥離した後、ストッパ膜208上の全面に層間絶縁膜210を堆積する。層間絶縁膜210としては、シリコン酸化膜SiO2膜を用いることができる。その後は、図16~図19に示す第2の実施の形態の製造方法と同様の工程により、本例の半導体装置を製造することができる。[その他]以上、本発明のいくつかの実施の形態を説明したが、これらの実施の形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施の形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施の形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。