"炭化珪素基板と、前記炭化珪素基板の面上に形成されたn型炭化珪素エピタキシャル層と、前記n型炭化珪素エピタキシャル層の表層に形成されたp型不純物拡散領域と、前記p型不純物拡散領域の面上に形成されたp型オーミック電極と、前記p型不純物拡散領域及び前記p型オーミック電極を覆うように前記n型炭化珪素エピタキシャル層の面上に形成されたショットキー電極とを備える炭化珪素半導体装置の製造方法であって、前記p型オーミック電極を形成する際に、前記n型炭化珪素エピタキシャル層の前記p型不純物拡散領域が形成された面上を覆う酸化膜を形成する工程と、前記酸化膜が形成された面上にレジストを塗布した後、このレジストをパターニングすることによって、前記p型不純物拡散領域が形成された位置に開口部を有する第1のレジストパターンを形成する工程と、前記第1のレジストパターンの開口部から露出した部分の酸化膜をウェットエッチングにより除去することによって、この酸化膜に前記p型不純物拡散領域を露出させる孔部を形成する工程と、前記第1のレジストパターンを除去する工程と、前記第1のレジストパターンが除去された面上にレジストを塗布した後、このレジストをパターニングすることによって、前記酸化膜の孔部が形成された位置に開口部を有する第2のレジストパターンを形成する工程と、前記第2のレジストパターンが形成された面上を覆う電極膜を形成した後、前記第2のレジストパターンを、この上に形成された電極膜と共に除去することによって、前記孔部の内側に形成された電極膜と前記酸化膜との間に隙間を有するp型オーミック電極を形成する工程と、前記p型オーミック電極に対して熱処理を施す工程と、前記酸化膜を除去する工程とを含むことを特徴とする炭化珪素半導体装置の製造方法。前記第1のレジストパターンには、前記p型オーミック電極の外形よりも大きい開口部を形成し、前記第2のレジストパターンには、前記第1のレジストパターンの開口部よりも小さい開口部を形成し、且つ、この開口部を上層から下層に向かって漸次外形が大きくなる逆テーパー形状とすることを特徴とする請求項1に記載の炭化珪素半導体装置の製造方法。前記酸化膜に形成される孔部が前記第1のレジストパターンの開口部よりも大きくなるまでウェットエッチングを行うことを特徴とする請求項1又は2に記載の炭化珪素半導体装置の製造方法。前記電極膜と前記酸化膜との間に形成される隙間を1.5~2μmの範囲とすることを特徴とする請求項1~3の何れか一項に記載の炭化珪素半導体装置の製造方法。前記酸化膜として、SiO2を用い、前記電極膜として、Ti-Alを用いることを特徴とする請求項1~4の何れか一項に記載の炭化珪素半導体装置の製造方法。ところで、上述したMPS構造を有するショットキーバリアダイオードでは、p型不純物拡散領域の面上にp型オーミック電極を形成した際に、n型SiCエピタキシャル層のp型不純物拡散領域が形成された面上を保護する酸化膜と、p型オーミック電極を形成する電極膜とが熱処理時に接触して反応してしまう、いわゆる染み出し現象の発生によりデバイス性能を悪化させることがあった。ここで、上記p型オーミック電極を形成する際の染み出し現象の発生について図19~図24を参照しながら説明する。従来のp型オーミック電極の形成方法では、先ず、図19に示すように、SiC基板101の表面にn型SiCエピタキシャル層102をエピタキシャル成長させたSiCエピタキシャルウェハを用意する。そして、n型SiCエピタキシャル層102の表層にp型不純物拡散領域103を形成した後、n型SiCエピタキシャル層102のp型不純物拡散領域103が形成された面上を覆うSiO2膜104を形成する。次に、図20に示すように、SiO2膜104が形成された面上にレジストを塗布した後、このレジストをステッパーを用いてパターニングする。これにより、p型不純物拡散領域103が形成された位置に開口部105aを有するレジストパターン105を形成する。次に、図21に示すように、レジストパターン105の開口部105aから露出した部分のSiO2膜104をフッ酸を用いたウェットエッチングにより除去する、これにより、SiO2膜104にp型不純物拡散領域103を露出させる孔部104aを形成する。このとき、SiO2膜104に形成される孔部104aがレジストパターン105の開口部105aよりも大きくなるまでウェットエッチングサイドエッチングを行う。次に、図22に示すように、レジストパターン105が形成された面上を覆うTi膜106aとAl膜106bとを順に積層した電極膜を形成した後、レジストパターン105を、この上に形成された電極膜Ti膜106a及びAl膜106bと共に除去リフトオフする。これにより、図23に示すように、孔部104aの内側にTi膜106a及びAl膜106bからなるp型オーミック電極106を形成する。次に、図24に示すように、p型オーミック電極106に対して熱処理を施すことによって、このp型オーミック電極106をTi-Al合金膜とする。このとき、p型オーミック電極106を形成するTi-Al合金膜がSiO2膜104に接触し、反応することで、染み出し現象が発生する。そして、このような染み出し現象が発生した場合には、SiO2膜104を除去した後のp型オーミック電極106の形状が不安定となることで、ショットキーバリアダイオードのデバイス性能を悪化させることになる。本発明は、このような従来の事情に鑑みて提案されたものであり、上述した染み出し現象の発生を防止し、形状安定性に優れたp型オーミック電極を形成可能とした炭化珪素半導体装置の製造方法を提供することを目的とする。本発明は、以下の手段を提供する。1炭化珪素基板と、前記炭化珪素基板の面上に形成されたn型炭化珪素エピタキシャル層と、前記n型炭化珪素エピタキシャル層の表層に形成されたp型不純物拡散領域と、前記p型不純物拡散領域の面上に形成されたp型オーミック電極と、前記p型不純物拡散領域及び前記p型オーミック電極を覆うように前記n型炭化珪素エピタキシャル層の面上に形成されたショットキー電極とを備える炭化珪素半導体装置の製造方法であって、前記p型オーミック電極を形成する際に、前記n型炭化珪素エピタキシャル層の前記p型不純物拡散領域が形成された面上を覆う酸化膜を形成する工程と、前記酸化膜が形成された面上にレジストを塗布した後、このレジストをパターニングすることによって、前記p型不純物拡散領域が形成された位置に開口部を有する第1のレジストパターンを形成する工程と、前記第1のレジストパターンの開口部から露出した部分の酸化膜をウェットエッチングにより除去することによって、この酸化膜に前記p型不純物拡散領域を露出させる孔部を形成する工程と、前記第1のレジストパターンを除去する工程と、前記第1のレジストパターンが除去された面上にレジストを塗布した後、このレジストをパターニングすることによって、前記酸化膜の孔部が形成された位置に開口部を有する第2のレジストパターンを形成する工程と、前記第2のレジストパターンが形成された面上を覆う電極膜を形成した後、前記第2のレジストパターンを、この上に形成された電極膜と共に除去することによって、前記孔部の内側に形成された電極膜と前記酸化膜との間に隙間を有するp型オーミック電極を形成する工程と、前記p型オーミック電極に対して熱処理を施す工程と、前記酸化膜を除去する工程とを含むことを特徴とする炭化珪素半導体装置の製造方法。2前記第1のレジストパターンには、前記p型オーミック電極の外形よりも大きい開口部を形成し、前記第2のレジストパターンには、前記第1のレジストパターンの開口部よりも小さい開口部を形成し、且つ、この開口部を上層から下層に向かって漸次外形が大きくなる逆テーパー形状とすることを特徴とする前項1に記載の炭化珪素半導体装置の製造方法。3前記酸化膜に形成される孔部が前記第1のレジストパターンの開口部よりも大きくなるまでウェットエッチングを行うことを特徴とする前項1又は2に記載の炭化珪素半導体装置の製造方法。4前記電極膜と前記酸化膜との間に形成される隙間を1.5~2μmの範囲とすることを特徴とする前項1~3の何れか一項に記載の炭化珪素半導体装置の製造方法。5前記酸化膜として、SiO2を用い、前記電極膜として、Ti-Alを用いることを特徴とする前項1~4の何れか一項に記載の炭化珪素半導体装置の製造方法。以上のように、本発明に係る炭化珪素半導体装置の製造方法では、電極膜と酸化膜との間に、熱処理時に互いの接触を防ぐのに十分な隙間を確保できるため、上述した染み出し現象の発生を防止し、形状安定性に優れたp型オーミック電極を形成することが可能である。そして、本発明では、このような製造方法を用いることで、デバイス性能に優れた炭化珪素半導体装置を製造することが可能となる。以下、本発明を適用した炭化珪素半導体装置の製造方法について、図面を参照して詳細に説明する。なお、以下の説明で用いる図面は、特徴をわかりやすくするために、便宜上特徴となる部分を拡大して示している場合があり、各構成要素の寸法比率などが実際と同じであるとは限らない。また、以下の説明において例示される材料、寸法等は一例であって、本発明はそれらに必ずしも限定されるものではなく、その要旨を変更しない範囲で適宜変更して実施することが可能である。炭化珪素半導体装置先ず、本発明を適用して製造される炭化珪素半導体装置について説明する。図1は、炭化珪素半導体装置1の一例として示すショットキーバリアダイオードの断面図である。この図1に示す炭化珪素半導体装置1は、MPS構造を有するショットキーバリアダイオードSBDであり、昇華再結晶法等を用いて作製されたSiC単結晶基板SiC基板の表面に、気相成長CVD:ChemicalVaporDeposition法等を用いてSiC単結晶薄膜SiCエピタキシャル層3をエピタキシャル成長させたSiCエピタキシャルウェハを用いて作製されたものである。具体的に、この炭化珪素半導体装置1は、SiC基板2と、SiC基板2の一面表面2aに形成されたn型SiCエピタキシャル層3と、n型Siエピタキシャル層3の表層に形成された複数のp型不純物拡散領域4と、p型不純物拡散領域4の面上に形成された複数のp型オーミック電極5と、複数のp型不純物拡散領域4及びp型オーミック電極5を覆うようにn型SiCエピタキシャル層3の面上に形成されたショットキー電極6と、ショットキー電極6の上に形成された表面パッド電極7と、表面パッド電極7を露出させた状態でSiC基板2の表面2aを覆うように形成されたパッシベーション膜8と、SiC基板2の他面裏面2bに形成されたn型オーミック電極9と、n型オーミック電極9を覆うように形成された裏面パッド電極10とを備えて概略構成されている。そして、この炭化珪素半導体装置1は、図示を省略するものの、配線基板の面上に実装された際に、ボンディングワイヤーの一端側が表面パッド電極7に接合され、ボンディングワイヤーの他端側が配線基板の一方の接続端子に接合され、裏面パッド電極11が配線基板の他方の接続端子にバンプを介して接合される。これにより、ショットキーバリアダイオードの表面パッド電極7と裏面パッド電極11との間で電圧を印加することが可能となっている。SiC基板2には、例えば4H-SiC基板を用いることができ、その面方位はSi面を用いても、C面を用いてもよく、オフ角が設けられていてもよい。また、SiC基板2は、高濃度にn型不純物がドープされたn型半導体基板とされている。n型エピタキシャル層3は、n型不純物が高濃度にドープされた領域n型不純物拡散領域を形成している。また、n型エピタキシャル層3の表層には、ストライプ状のp型不純物拡散領域4が複数並んで形成されている。これら複数のp型不純物拡散領域4は、p型不純物がドープされた領域である。また、P型不純物拡散領域4は、p型不純物のドープ量濃度の違いによって、高濃度p型不純物拡散領域4aと、この高濃度p型不純物拡散領域4aを囲繞する低濃度p型不純物拡散領域4bとから構成されている。なお、p型不純物拡散領域4は、エピタキシャル成長で形成したものであってもよい。炭化珪素半導体装置1では、これらn型SiCエピタキシャル層3と複数のp型不純物拡散領域4との界面にpn接合領域が形成されている。これにより、ショットキーバリアダイオードの整流性を向上させることができる。また、このpn接合領域の間隔を狭くすることで、ショットキーバリアダイオードのリーク電流を小さくすることができる。各p型不純物拡散領域4の面上には、ストライプ状のp型オーミック電極5が形成されている。これにより、p型オーミック電極5は、p型不純物拡散領域4と共に複数並ぶことになる。そして、ショットキー電極6は、これら複数のp型不純物拡散領域4及びp型オーミック電極5を覆った状態で、n型SiCエピタキシャル層3の面上に形成されている。さらに、このショットキー電極6を覆うように表面パッド電極7が形成されている。炭化珪素半導体装置1では、n型SiCエピタキシャル層3及び複数のp型不純物拡散領域4とショットキー電極6との界面に、金属と半導体との接合によって生じるショットキー障壁が形成されている。これにより、ショットキーバリアダイオードの順方向の電圧降下を低くすると共に、スイッチング速度を速くすることができる。なお、ショットキーバリアダイオードでは、電極全体でショットキー障壁が占める面積の割合を大きくすることにより、順方向に電流を流したときの電圧降下を小さくして、電力損失を小さくすることができる。炭化珪素半導体装置の製造方法次に、上記図1に示す炭化珪素半導体装置1の製造方法について説明する。なお、図2~図16は、上記炭化珪素半導体装置1の製造工程を順に説明するための断面図である。上記炭化珪素半導体装置1を製造する際は、先ず、図2に示すように、昇華再結晶法等を用いて作製されたSiC基板2の表面2aに、CVD法等を用いてn型SiCエピタキシャル層3をエピタキシャル成長させたSiCエピタキシャルウェハを用意する。次に、図3に示すように、n型SiCエピタキシャル層3の表層に複数のp型不純物拡散領域4を形成する。このp型不純物拡散領域4を形成する際は、先ず、CVD法によりn型SiCエピタキシャル層3の面上に酸化膜図示せず。を形成する。次に、この酸化膜の上にレジストを塗布した後、ステッパーによるレジストパターン図示せず。を形成する。ステッパーを用いることにより微細パターンからなるレジストパターンを形成することができる。その後、酸化膜をドライエッチングして、上記高濃度p型不純物拡散領域4aに対応した位置に開口部を形成する。次に、開口部が形成された酸化膜をマスクとして用いて、p型不純物となるアルミニウムAlをn型SiCエピタキシャル層3にイオン注入する。次に、再び酸化膜上にレジストを塗布した後、ステッパーによる低濃度p型不純物領域のためのレジストパターンを形成する。そして、この酸化膜をドライエッチングして低濃度p型不純物拡散領域4bに対応した位置に開口部を形成する。次に、開口部が形成された酸化膜をマスクとして用いて、p型不純物となるAlをn型SiCエピタキシャル層3にイオン注入する。次に、酸化膜を除去した後、n型SiCエピタキシャル層3の上に、スパッタ法による炭化膜例えば、カーボン膜又は有機膜を炭化させた炭化膜を形成した後、イオン注入を行ったp型不純物の活性化を行うため、高温の熱処理例えば、1800°Cの熱処理を不活性ガス雰囲気又は真空雰囲気中で行う。その後、炭化膜を除去する。これにより、上記図3に示すように、n型SiCエピタキシャル層3の表層に、複数の高濃度p型不純物拡散領域4aと、この高濃度p型不純物拡散領域4aを囲繞する低濃度p型不純物拡散領域4bとから構成されたp型不純物拡散領域4を形成することができる。なお、上記炭化膜は、スパッタ法の代わりに、有機物を塗布した後、熱処理をして形成してもよい。次に、図4に示すように、p型不純物拡散領域4の面上に複数のp型オーミック電極5を並べて形成する。このp型オーミック電極5を形成する際は、先ず、図5に示すように、前処理として、例えば硫酸過酸化水素水、アンモニア過酸化水素水、塩酸過酸化水素水、希フッ酸等を用いてSiC基板2をRCA洗浄する。そして、前処理後に、例えばCVD方法を用いて、n型SiCエピタキシャル層3のp型不純物拡散領域4が形成された面上を覆うSiO2膜酸化膜11を形成する。次に、図6に示すように、SiO2膜11が形成された面上にレジストを塗布した後、このレジストをステッパーを用いてパターニングする。これにより、p型不純物拡散領域4が形成された位置に開口部12aを有する第1のレジストパターン12を形成する。また、この第1のレジストパターン12には、p型オーミック電極5の外形よりも大きい開口部12aを形成する。なお、本例では、p型オーミック電極5の幅を5μmとしたときに、幅が8μmの開口部12aを形成した。次に、図7に示すように、第1のレジストパターン12の開口部12aから露出した部分のSiO2膜を例えばバッファードフッ酸BHFや希フッ酸HFなどのフッ酸系のエッチング液を用いたウェットエッチングにより除去する。これにより、SiO2膜11にp型不純物拡散領域4を露出させる孔部11aを形成する。このとき、エッチング時間を調整しながら、SiO2膜11に形成される孔部11aが第1のレジストパターン12の開口部12aよりも大きくなるまでウェットエッチングサイドエッチングを行うことが好ましい。なお、本例では、幅が8~9μmの孔部11aを形成した。次に、図8に示すように、SiO2膜11の面上に形成された第1のレジストパターン12を除去する。次に、図9に示すように、第1のレジストパターン12が除去された面上にレジストを塗布した後、このレジストをステッパーを用いてパターニングする。これにより、SiO2膜11の孔部11aが形成された位置に開口部13aを有する第2のレジストパターン13を形成する。また、第2のレジストパターン13には、上記第1のレジストパターン12の開口部12よりも小さい開口部13aを形成し、且つ、この開口部13を上層から下層に向かって漸次外形が大きくなる逆テーパー形状とする。次に、図10に示すように、例えばスパッタ法や蒸着法を用いて、第2のレジストパターン13が形成された面上を覆うTi膜5aとAl膜5bとを順に積層した電極膜を形成した後、第2のレジストパターン13を、この上に形成された電極膜Ti膜5a及びAl膜5bと共に除去リフトオフする。これにより、図11に示すように、孔部11aの内側に形成された電極膜Ti膜5a及びAl膜5bと酸化膜11との間に隙間dを有するp型オーミック電極5を形成する。また、この電極膜5a,5bと酸化膜11との間に形成される隙間dは、1.5~2μmの範囲とすることが好ましい。なお、Ti膜5a及びAl膜5bの膜厚は、それぞれ10~5000Åであることが好ましく、100~1000Åがより好ましく、500~1000Åが特に好ましい。Ti膜5a及びAl膜5bの膜厚が10Å未満であるとオーミック接合に充分なp型オーミック電極5が形成できないために好ましくなく、5000Åを超えると周囲の絶縁膜等に影響が出るおそれがあるために好ましくない。なお、本例では、膜厚30nmのTi膜5aと膜厚80nmのAl膜5bを形成した。次に、図12に示すように、p型オーミック電極5に対して熱処理を施すことによって、このp型オーミック電極5をTi-Al合金膜とする。このとき、p型オーミック電極5を形成するTi-Al合金膜電極膜とSiO2膜酸化膜11との間に、熱処理時に互いの接触を防ぐのに十分な隙間dを確保することで、上述した染み出し現象の発生を防ぐことが可能である。なお、熱処理には、抵抗加熱式装置RTA装置等を用い、アルゴンAr雰囲気中で熱処理を行う。熱処理温度は、880~930°Cが好ましく、890~910°Cがより好ましい。熱処理温度が880°C未満であると合金化反応が充分に促進しないため好ましくなく、930°Cを超えると拡散の制御が困難となって所望の合金組成を得られないために好ましくない。また、熱処理時間は、1~5分が好ましい。熱処理時間が1分未満であると合金化反応が充分に促進しないため好ましくなく、5分を超えるとSiC基板2との反応が進行し過ぎてしまい、p型オーミック電極5の表面が荒れてしまうために好ましくない。なお、本例では、900°Cで5分の熱処理を行った。また、熱処理は、不活性ガス雰囲気で行うことが好ましく、アルゴン雰囲気で行うことがより好ましい。次に、図13に示すように、SiO2膜を除去する。上記図4に示すように、上記p型オーミック電極5が形成される。このp型オーミック電極5は、高濃度p型不純物拡散領域4aに接続されて、p型オーミックコンタクトを形成する。なお、上記n型オーミック電極9については、p型オーミック電極5を形成する前に形成を行っている。具体的には、SiC基板2の裏面2bに、例えば、スパッタ法又は蒸着法によりニッケルNi膜図示せず。を形成した後、熱処理例えば、950°Cの熱処理を不活性ガス雰囲気又は真空雰囲気中で行うことによって、n型オーミック電極9を形成する。これにより、n型オーミック電極9は、SiC基板2の裏面2bと接続されて、n型オーミックコンタクトを形成する。次に、図14に示すように、複数のp型オーミック電極5を覆うようにn型SiCエピタキシャル層3の面上にショットキー電極6を形成する。このショットキー電極6を形成する際は、先ず、p型オーミック電極5が形成されたn型SiCエピタキシャル層3の面上に、スパッタ法又は蒸着法によりモリブデンMo膜図示せず。を形成する。次に、このMo膜の面上に、レジストを塗布した後、露光現像を行うことによって、上記ショットキー電極6に対応した形状のレジストパターン図示せず。を形成する。次に、レジストパターンをマスクとして、このマスクで覆われていない部分のMo膜をウェットエッチングにより除去した後、レジストパターンを除去する。これにより、上記ショットキー電極6を形成することができる。次に、ショットキー障壁制御のための熱処理例えば、600°Cでの熱処理を不活性ガス雰囲気で行う。これにより、上記ショットキー電極6が形成される。このショットキー電極6は、SiC基板2に接続されて、ショットキーコンタクトを形成する。次に、図15に示すように、ショットキー電極6の上に表面パッド電極7を形成する。この表面パッド電極7を形成する際は、先ず、ショットキー電極6が形成されたn型SiCエピタキシャル層3の面上に、レジストを塗布した後、露光現像を行うことによって、上記表面パッド電極7に対応した位置に開口部を有するレジストパターンを形成する。次に、レジストパターンの上に、例えば、スパッタ法又は蒸着法により、ニッケルNi膜と、チタンTi膜と、アルミニウムAl膜とを順に積層した電極膜図示せず。を形成する。次に、レジストパターンを除去リフトオフすることによって、開口部に形成された電極膜のみを残す。これにより、上記表面パッド電極7が形成される。次に、図16に示すように、表面パッド電極7を形成したn型SiCエピタキシャル層3の面上に、例えば、感光性ポリイミド膜を塗布した後、露光現像を行うことによって、表面パッド電極7を露出させた状態でSiC基板2の表面2aを覆うパッシベーション膜8を形成する。最後に、SiC基板2の裏面2bに形成されたn型オーミック電極9の面上に、例えば、スパッタ法により、Ni/Agなどからなる2層の金属膜を成膜することによって、裏面パッド電極10を形成する。これにより、上記図1に示すようなショットキーバリアダイオードが形成される。以上のように、本発明を適用した炭化珪素半導体装置の製造方法では、電極膜と酸化膜との間に、熱処理時に互いの接触を防ぐのに十分な隙間を確保できるため、上述した染み出し現象の発生を防止し、形状安定性に優れたp型オーミック電極を形成することが可能である。そして、本発明では、このような製造方法を用いることで、デバイス性能に優れた炭化珪素半導体装置を製造することが可能となる。なお、本発明は、上記実施形態のものに必ずしも限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。例えば、本発明は、上記ショットキーバリアダイオードを製造する場合に限定されるものではなく、例えば構成要素にショットキーバリアを含むFETや集積素子などの炭化珪素半導体装置を製造する場合にも同様に本発明を適用するこことが可能である。以下、実施例により本発明の効果をより明らかなものとする。なお、本発明は、以下の実施例に限定されるものではなく、その要旨を変更しない範囲で適宜変更して実施することができる。本実施例では、上記図5~図13に示す本発明の形成方法を用いてp型オーミック電極を形成した場合実施例と、上記図19~図24に示す従来の形成方法を用いてp型オーミック電極を形成した場合比較例との比較を行った。そして、実施例として本発明の形成方法を用いてp型オーミック電極を形成した場合のa第2のレジストパターン形成後の顕微鏡写真と、bリフトオフ後の顕微鏡写真と、cは熱処理後の顕微鏡写真を図17に示す。一方、比較例として従来の形成方法を用いてp型オーミック電極を形成した場合の熱処理後の顕微鏡写真を図18に示す。図17及び図18に示すように、従来のp型オーミック電極の形成方法では、染み出し現象の発生が発生したのに対し、本発明のp型オーミック電極の形成方法では、染み出し現象の発生を防止し、形状安定性に優れたp型オーミック電極を形成することが可能である。"