"クロックメッシュと、クロックメッシュによりクロック信号が供給されるクロックメッシュ接続素子と、クロックメッシュ接続素子を経由してクロック信号が供給される回路素子と、を有する第1の論理回路の回路情報を取得する第1回路情報取得手段と、クロックメッシュを流れるクロック信号の情報であって、クロックメッシュ上の複数の位置におけるクロック信号の遅延時間および/または波形鈍り値を取得するクロック情報取得手段と、クロックメッシュ上の複数の位置におけるクロック信号の遅延時間および/または波形鈍り値に基づいて、クロックメッシュ接続素子に入力されるクロック信号の遅延時間および/または波形鈍り値を算出するクロック情報算出手段と、前記クロックメッシュ接続素子に入力されるクロック信号の遅延時間および/または波形鈍り値と、第1の論理回路の回路情報により特定されるクロックパス上の回路素子の情報とを基に、クロックパス上の回路素子に入力されるクロック信号の遅延時間を算出する遅延時間算出手段と、を備える、ことを特徴とする遅延解析装置。前記クロック情報算出手段は、クロックメッシュ上の2つの位置におけるクロック信号の遅延時間を、その2つの位置とクロックメッシュ接続素子の接続位置との位置関係に基づいて線形補間することにより、該クロックメッシュ接続素子に入力されるクロック信号の遅延時間を算出する、ことを特徴とする請求項1に記載の遅延解析装置。前記クロック情報算出手段は、クロックメッシュ上の2つの位置におけるクロック信号の波形鈍り値を、その2つの位置とクロックメッシュ接続素子の接続位置との位置関係に基づいて線形補間することにより、該クロックメッシュ接続素子に入力されるクロック信号の波形鈍り値を算出する、ことを特徴とする請求項1または2に記載の遅延解析装置。前記クロック情報算出手段は、縦横にマトリクス状に導線が配置されたクロックメッシュの、縦方向、横方向のいずれか一方向の位置関係に基づいて線形補間する、ことを特徴とする請求項2または3に記載の遅延解析装置。第1の論理回路と同一形状のクロックメッシュと、そのクロックメッシュによりクロック信号が供給されるクロックメッシュ接続素子と、を有する第2の論理回路の回路情報を取得する第2回路情報取得手段、を備え、前記クロック情報取得手段は、第2の論理回路のクロックメッシュ接続素子に入力されるクロック信号の遅延時間および/または波形鈍り値を取得する手段、を備え、前記クロック情報算出手段は、第2の論理回路のクロックメッシュ接続素子に入力されるクロック信号の遅延時間および/または波形鈍り値に基づいて、第1の論理回路のクロックメッシュ接続素子に入力されるクロック信号の遅延時間および/または波形鈍り値を算出する、ことを特徴とする請求項1乃至4のいずれか1項に記載の遅延解析装置。第1の論理回路のクロックメッシュ接続素子に入力されるクロック信号の遅延時間と、第1の論理回路の回路素子に入力されるクロック信号の遅延時間とを基に、最も速いタイミングでクロック信号を受け取る素子と最も遅いタイミングでクロック信号を受け取る素子との間の時間差を算出するクロックスキュー算出手段、を備える、ことを特徴とする請求項1乃至5のいずれか1項に記載の遅延解析装置。クロックメッシュと、クロックメッシュによりクロック信号が供給されるクロックメッシュ接続素子と、クロックメッシュ接続素子を経由してクロック信号が供給される回路素子と、を有する第1の論理回路の回路情報を取得する第1回路情報取得ステップと、クロックメッシュを流れるクロック信号の情報であって、クロックメッシュ上の複数の位置におけるクロック信号の遅延時間および/または波形鈍り値を取得するクロック情報取得ステップと、クロックメッシュ上の複数の位置におけるクロック信号の遅延時間および/または波形鈍り値に基づいて、クロックメッシュ接続素子に入力されるクロック信号の遅延時間および/または波形鈍り値を算出するクロック情報算出ステップと、前記クロックメッシュ接続素子に入力されるクロック信号の遅延時間および/または波形鈍り値と、第1の論理回路の回路情報により特定されるクロックパス上の回路素子の情報とを基に、クロックパス上の回路素子に入力されるクロック信号の遅延時間を算出する遅延時間算出ステップと、を有する、ことを特徴とする遅延解析方法。コンピュータに、クロックメッシュと、クロックメッシュによりクロック信号が供給されるクロックメッシュ接続素子と、クロックメッシュ接続素子を経由してクロック信号が供給される回路素子と、を有する第1の論理回路の回路情報を取得する第1回路情報取得ステップと、クロックメッシュを流れるクロック信号の情報であって、クロックメッシュ上の複数の位置におけるクロック信号の遅延時間および/または波形鈍り値を取得するクロック情報取得ステップと、クロックメッシュ上の複数の位置におけるクロック信号の遅延時間および/または波形鈍り値に基づいて、クロックメッシュ接続素子に入力されるクロック信号の遅延時間および/または波形鈍り値を算出するクロック情報算出ステップと、前記クロックメッシュ接続素子に入力されるクロック信号の遅延時間および/または波形鈍り値と、第1の論理回路の回路情報により特定されるクロックパス上の回路素子の情報とを基に、クロックパス上の回路素子に入力されるクロック信号の遅延時間を算出する遅延時間算出ステップと、を実行させる、ことを特徴とする遅延解析プログラム。クロックスキューを抑制する手法として、メッシュ状にクロックネットをレイアウトする手法があるが、特許文献1に記載されているような方法では、メッシュ状クロックネット以下、クロックメッシュというのような多入力多出力で入出力信号の状態が相互に影響しあう回路周辺の遅延計算を精度よく行うことができない。クロックメッシュ周辺の回路のみ精度の高いSPICEシミュレーションを実行し、他の部分は従来方法を使用することも考えられるが、この場合、クロックメッシュ周辺の回路に設計変更があると、その度に計算時間の長いSPICEシミュレーションを実行しなければならず、設計期間の増大を招くという問題がある。本発明はこのような問題に鑑みてなされたものであり、高い精度を保ちながらも、高速に遅延時間を算出できる遅延解析装置、遅延解析方法、及び遅延解析プログラムを提供することを目的とする。上記目的を達成するため、本発明の第1の観点にかかる遅延解析装置は、クロックメッシュと、クロックメッシュによりクロック信号が供給されるクロックメッシュ接続素子と、クロックメッシュ接続素子を経由してクロック信号が供給される回路素子と、を有する第1の論理回路の回路情報を取得する第1回路情報取得手段と、クロックメッシュを流れるクロック信号の情報であって、クロックメッシュ上の複数の位置におけるクロック信号の遅延時間および/または波形鈍り値を取得するクロック情報取得手段と、クロックメッシュ上の複数の位置におけるクロック信号の遅延時間および/または波形鈍り値に基づいて、クロックメッシュ接続素子に入力されるクロック信号の遅延時間および/または波形鈍り値を算出するクロック情報算出手段と、前記クロックメッシュ接続素子に入力されるクロック信号の遅延時間および/または波形鈍り値と、第1の論理回路の回路情報により特定されるクロックパス上の回路素子の情報とを基に、クロックパス上の回路素子に入力されるクロック信号の遅延時間を算出する遅延時間算出手段と、を備える、ことを特徴とする。上記目的を達成するため、本発明の第2の観点にかかる遅延解析方法は、クロックメッシュと、クロックメッシュによりクロック信号が供給されるクロックメッシュ接続素子と、クロックメッシュ接続素子を経由してクロック信号が供給される回路素子と、を有する第1の論理回路の回路情報を取得する第1回路情報取得ステップと、クロックメッシュを流れるクロック信号の情報であって、クロックメッシュ上の複数の位置におけるクロック信号の遅延時間および/または波形鈍り値を取得するクロック情報取得ステップと、クロックメッシュ上の複数の位置におけるクロック信号の遅延時間および/または波形鈍り値に基づいて、クロックメッシュ接続素子に入力されるクロック信号の遅延時間および/または波形鈍り値を算出するクロック情報算出ステップと、前記クロックメッシュ接続素子に入力されるクロック信号の遅延時間および/または波形鈍り値と、第1の論理回路の回路情報により特定されるクロックパス上の回路素子の情報とを基に、クロックパス上の回路素子に入力されるクロック信号の遅延時間を算出する遅延時間算出ステップと、を有する、ことを特徴とする。上記目的を達成するため、本発明の第3の観点にかかる遅延解析プログラムは、コンピュータに、クロックメッシュと、クロックメッシュによりクロック信号が供給されるクロックメッシュ接続素子と、クロックメッシュ接続素子を経由してクロック信号が供給される回路素子と、を有する第1の論理回路の回路情報を取得する第1回路情報取得ステップと、クロックメッシュを流れるクロック信号の情報であって、クロックメッシュ上の複数の位置におけるクロック信号の遅延時間および/または波形鈍り値を取得するクロック情報取得ステップと、クロックメッシュ上の複数の位置におけるクロック信号の遅延時間および/または波形鈍り値に基づいて、クロックメッシュ接続素子に入力されるクロック信号の遅延時間および/または波形鈍り値を算出するクロック情報算出ステップと、前記クロックメッシュ接続素子に入力されるクロック信号の遅延時間および/または波形鈍り値と、第1の論理回路の回路情報により特定されるクロックパス上の回路素子の情報とを基に、クロックパス上の回路素子に入力されるクロック信号の遅延時間を算出する遅延時間算出ステップと、を実行させる、ことを特徴とする。本発明によれば、高い精度を保ちながらも、高速に遅延時間を算出できる遅延解析装置、遅延解析方法、及び遅延解析プログラムを提供することができる。以下、本実施形態に係る遅延解析装置について、図面を参照しながら説明する。遅延解析装置100は、クロックメッシュを有する半導体集積回路の、各素子に入力されるクロック信号の遅延時間等を算出するための装置である。遅延解析装置100は、図1に示すように、操作部110と、制御部120と、表示部130と、記憶部140とから構成される。操作部110は、マウスやキーボード等から構成され、ユーザによる処理開始命令を受け取り制御部120に送信する。制御部120は、プロセッサ等から構成され、記憶部140に格納されているプログラムに従って動作し、後述の遅延解析処理を含む種々の動作を実行する。表示部130は、ディスプレイ等から構成され、制御部120で実行した遅延解析処理の処理結果等を表示する。記憶部140は、ハードディスク等の記憶装置から構成され、設計変更後回路情報141、設計変更前回路情報142、設計変更前クロックメッシュ遅延時間波形鈍り値143、セル遅延ライブラリ144、遅延制約情報145等の各種データを記憶する。設計変更後回路情報141は、例えば、半導体集積回路等の論理回路の設計に使用されるCADComputerAidedDesign用データであり、具体的には、回路中の各素子抵抗やフリップフロップ等の接続を示すネットリストや、各素子を基板やチップにレイアウトした際のレイアウト情報などである。設計変更前回路情報142は、上述の論理回路以下、設計変更後回路200というを設計する基となった論理回路以下、設計変更前回路300というの回路情報である。なお、以下の説明では、理解を容易にするため、設計変更前回路300は設計変更後回路200と同一形状のクロックメッシュを有しているものとする。また、クロックメッシュにクロック信号が供給されるまでのクロックパスは両回路で同一であるものとする。例えば、設計変更後回路200が、図2に示すように、クロック信号を供給するPLLPhaseLockedLoop210と、クロック信号の駆動能力を高めるクロックドライバ220a~fと、クロック信号を各素子に分配するクロックメッシュ230と、クロックメッシュ230によりクロック信号が供給されるクロックドライバ240a~eと、クロックドライバ240を経由してクロック信号が供給されるフリップフロップ250a~fとから構成される論理回路であるとする。このとき、設計変更前回路300は、図3に示すように、設計変更後回路と同一周期のPLL310と、クロックドライバ220と同一配置のクロックドライバ320a~fと、クロックメッシュ230と同一形状のクロックメッシュ330とを有している。設計変更前クロックメッシュ遅延時間波形鈍り値143は、設計変更前回路300の設計時に、クロックスキュー算出等のために、SPICEシミュレーション等により取得し、あらかじめ記憶しておいた情報である。具体的には、クロックメッシュに接続され、クロックメッシュによりクロック信号が供給される素子以下、クロックメッシュ接続素子というに入力されるクロック信号の遅延時間および波形鈍り値を、その素子番号あるいは記号例えば、ネットリストに記載された数値や記号と関連づけて記憶した情報である。例えば、設計変更前回路300が、図3に示すレイアウトの論理回路であるとすれば、クロックメッシュ接続素子クロックドライバ340a~cやフリップフロップ350aに入力されるクロック信号の遅延時間および波形鈍り値を、図4に示すように、その素子番号記号と関連付けて表にした情報が、設計変更前クロックメッシュ遅延時間波形鈍り値143である。なお、図4では、理解を容易にするため、素子番号記号を、素子に付された符号340a~c、350aで代替している。ここで、遅延時間とは、例えば、図5Aに示すように、PLLから出力される基準クロック信号と、クロックパス上で検出される検出クロック信号との、閾値電圧VTH信号の論理を判別する電圧での時間差dlyのことをいう。また、波形鈍り値とは、クロック信号の電圧が変化するタイミングを示す値のことであり、例えば、検出クロック信号を折れ線にした近似信号例えば、図5Bに示すように、電圧VL例えば、電源電圧VDD×0.1から電圧VH例えば、電源電圧VDD×0.9までの信号の傾きに基づいてクロック信号を折れ線にしたものが、0Vから電源電圧VDDに達するまでに要する時間trnのことをいう。セル遅延ライブラリ144は、フリップフロップやクロックドライバ等の各セルにおける、入力端子から出力端子への遅延時間や、入力端子に入力されるデータ信号に対するクロック信号のセットアップ時間やホールド時間などを集約した情報である。なお、セル遅延ライブラリについては、特開2001-273338号公報及び特開2006-39621号公報でそれぞれセルライブラリ及びタイミング制約ライブラリとして詳しく説明されている。遅延制約情報145は、半導体集積回路を動作させるための制約情報となる基本クロック周期或いは基本クロック周波数、入力ピン外部の遅延時間、出力ピン外部の要求遅延時間、遅延制約例外パスフォールスパス、マルチサイクルパスなどの情報である。次に、このような構成を有する遅延解析装置100の動作について説明する。制御部120は、操作部110より処理開始命令を受信すると、図6に示す遅延解析処理を開始する。以下、図6のフローチャートを参照して遅延解析処理を説明する。最初に、制御部120は、設計変更後回路のクロックメッシュ接続素子に入力されるクロック信号の遅延時間波形鈍り値を算出するためのクロックメッシュ設計変更分補間処理を実行するステップS100。以下、図7のフローチャートを参照してクロックメッシュ設計変更分補間処理を説明する。制御部120は、記憶部140に記憶されている設計変更後回路情報141を基に、設計変更後回路200のクロックメッシュ接続素子を抽出する。そして、制御部120は、設計変更後回路情報141に格納されたレイアウト情報等を使って、抽出したクロックメッシュ接続素子のクロックメッシュ端子位置情報を取得するステップS101。例えば、設計変更後回路200が、図2に示すレイアウトの論理回路であるとすれば、図8Bに示すように、クロックドライバ240a~dそれぞれについて、クロックメッシュ230の左上隅を原点Oとし、原点からの横X軸方向と縦Y軸方向の距離に基づいて変換した座標情報例えば、X2,Y1、X5,Y1といった情報を取得する。次に、制御部120は、設計変更前回路情報142を基に、設計変更前回路300のクロックメッシュ接続素子を抽出する。そして、制御部120は、設計変更後回路情報141に格納されたレイアウト情報等を使って、抽出したクロックメッシュ接続素子のクロックメッシュ端子位置情報を取得するステップS102。例えば、設計変更前回路300が、図3に示すレイアウトの論理回路であるとすれば、図8Aに示すように、クロックメッシュ接続素子クロックドライバ340a~d、フリップフロップ350aそれぞれについて、クロックメッシュ330の左上隅を原点とした座標情報例えば、X1,Y1、X3,Y2、X4,Y1といった情報を取得する。次に、制御部120は、ステップS102で抽出したクロックメッシュ接続素子の素子番号あるいは記号を、設計変更前回路情報142に格納されたネットリスト等から特定する。そして、特定した素子番号記号と、記憶部140に記憶されている設計変更前クロックメッシュ遅延時間波形鈍り値143の素子番号記号とを照合し、クロックメッシュ接続素子に入力されるクロック信号の遅延時間および波形鈍り値を取得するステップS103。例えば、記憶部140に、図4に示すような設計変更前クロックメッシュ遅延時間波形鈍り値143が格納されているとすれば、クロックドライバ340a~d、および、フリップフロップ350aの遅延時間,波形鈍り値を、図8Aに示すように、それぞれdly1,trn1、dly2,trn2、dly3,trn3、dly4,trn4として取得する。次に、制御部120は、設計変更後回路200の複数のクロックメッシュ接続素子の中から1つクロックメッシュ接続素子を選択する。そして、選択したクロックメッシュ接続素子のクロックメッシュ接続位置を基準とし、設計変更前回路300について、左右両方向にそれぞれクロックメッシュ接続素子をサーチするステップS104。サーチした結果、例えば、図8のクロックドライバ240dのように、左右片側にしかクロックメッシュ接続素子がない場合、ステップS106に処理を進めるステップS105:No。一方、図8のクロックドライバ240cのように、左右両方向にクロックメッシュ接続素子クロックドライバ340a、340bがある場合、ステップS107に処理を進めるステップS105:Yes。左右片側にしかクロックメッシュ接続素子がない場合ステップS105:No、選択したクロックメッシュ接続素子の直近のクロックメッシュ接続素子の遅延時間波形鈍り値を、そのまま、選択したクロックメッシュ接続素子に入力されるクロック信号の遅延時間波形鈍り値とするステップS106。例えば、選択したクロックメッシュ接続素子が図8Bに示すクロックドライバ240dであるとすれば、図8Aに示すクロックドライバ340cの遅延時間、波形鈍り値dly3,trn3をそのままクロックドライバ240dに入力されるクロック信号の遅延時間、波形鈍り値として取得する。一方、左右両方向にクロックメッシュ接続素子がある場合ステップS105:Yes、ステップS102で取得したクロックメッシュ端子位置情報と、ステップS103で取得した遅延時間波形鈍り値とを基に、選択したクロックメッシュ接続素子に入力されるクロック信号の遅延時間波形鈍り値を算出するステップS107。具体的には、選択したクロックメッシュ接続素子設計変更後回路200のクロックメッシュ端子位置と、その左右直近に位置する2つのクロックメッシュ接続素子設計変更前回路300のクロックメッシュ端子位置との位置関係に基づいて、2つのクロックメッシュ接続素子の遅延時間波形鈍り値を線形補間することによって、選択したクロック接続素子の遅延時間波形鈍り値を算出する。例えば、選択したクロックメッシュ接続素子が図8Bに示すクロックドライバ240cであるとすれば、その素子の左右直近のクロックメッシュ接続素子は、図8Aに示すクロックドライバ340aとクロックドライバ340bであるので、それらの遅延時間dly1、dly2、波形鈍り値trn1、trn2に基づいて、クロックドライバ240cの遅延時間dly、波形鈍り値trnを、以下の式1、式2により算出する。ここで、r1、r2は、クロックドライバ240cの端子位置X2,Y1と、クロックドライバ340a、340bの端子位置X1,Y1X3,Y2との位置関係を示す値であり、以下の式3式4により求まる。なお、上述したような線形補間であっても遅延時間波形鈍り値の精度は十分に保たれる。なぜなら、クロックメッシュは規則的で外部からの影響に強く安定した構造で、遅延鈍りは位置が近ければほとんど差がないからである。また、クロックメッシュ上にクロックドライバ等を配置する場合、通常、遅延時間や波形鈍り値がばらつかないように、片方向の位置本実施形態ではY軸方向の位置はあまりずれないように配置する。そのため、どちらか片方向本実施形態ではX軸方向のみの位置関係に基づく補間処理であってもその精度は十分に保たれる。以上により、計算が終了すると、制御部120は、次に、全てのクロックメッシュ接続素子で遅延時間波形鈍り値の取得が完了したか、判別するステップS108。全てのクロックメッシュ接続素子で取得が完了していない場合ステップS108:No、設計変更後回路200のクロックメッシュ接続素子の中から遅延時間波形鈍り値を取得していない素子の1つを選択しステップS109、再び、ステップS104に戻り、処理を実行する。全てのクロックメッシュ接続素子で取得が完了している場合ステップS108:Yes、クロックメッシュ設計変更分補間処理を終了する。クロックメッシュ設計変更分補間処理を終了したら、制御部120は、図6のフローチャートに戻り、設計変更後回路情報141からクロックメッシュ部分の回路情報を除去したクロックメッシュ以外回路情報を生成するステップS200。なお、上述したクロックメッシュ部分には、理解を容易にするため、図9に示すように、クロックメッシュにクロック信号が供給されるまでのクロックパスが含まれているものとする。次に、制御部120は、クロックメッシュ以外回路情報と、セル遅延ライブラリ144とを基に、クロックメッシュ以外回路の各素子に入力されるクロック信号の遅延時間波形鈍り値をそれぞれ取得するステップS300。例えば、図9に示す論理回路において、フリップフロップ250fに入力されるクロック信号の遅延時間、波形鈍り値dlyF,trnFを取得する場合であれば、制御部120は、セル遅延ライブラリ144から、図9に示すbクロックドライバ240dの入出力間で発生するクロック信号の遅延時間、波形鈍り値を示す情報dlyA,trnA、図9に示すcクロックドライバ240eの入出力間で発生するクロック信号の遅延時間、波形鈍り値を示す情報dlyB,trnBをそれぞれ取得する。そして、それら遅延時間を単純に加算したりdlyF=dlyAdlyB、所定の係数Kを使用したりdlyF=dlyAdlyBK×trnAK×trnBして、フリップフロップ250fに入力されるクロック信号の遅延時間dlyFを求める。また、波形鈍り値trnFも同様に、trnAとtrnBを加算する等して求める。次に、制御部120は、ステップS300で取得したクロックメッシュ以外回路の遅延時間波形鈍り値と、ステップ100で取得したクロックメッシュ部分の遅延時間波形鈍り値つまりクロックメッシュ接続素子に入力されるクロック信号の遅延時間波形鈍り値とを合併処理し、各素子に入力されるクロック信号のトータルのクロックパスでの遅延時間を算出するステップS400。例えば、図9に示す論理回路において、フリップフロップ250fに入力されるクロック信号のトータルのクロックパス図9に示すa~cの遅延時間を取得する場合であれば、ステップ300で示した方法と同様に、クロックドライバ240dに入力されるクロック信号の遅延時間に、図9に示すbcの区間の遅延時間dlyAdlyBを加算する等して遅延時間を算出する。次に、制御部120は、ステップS400で取得した各素子に入力される遅延時間を基に、設計変更後回路200の遅延解析を行い、表示部130に出力するステップS500。例えば、設計変更後回路200の各素子の中で最も速いタイミングでクロック信号を受け取る素子と最も遅いタイミングでクロック信号を受け取る素子との間の時間差クロックスキューを算出したり、各素子に入力される遅延時間により算出されるクロックパス遅延時間や信号パス遅延時間が、遅延制約情報145に格納された遅延制約を満たしているか否かを判定したりする。そして、制御部120は、その算出結果や判定結果を表示部130に出力する。本実施形態によれば、設計変更前の情報を使ってクロックメッシュ接続素子の遅延時間波形鈍り情報を補完処理している。そのため、クロックメッシュ周辺回路に設計変更があったとしても、実行時間の長いSPICEシミュレーションを実行する必要がないので、高速に遅延時間が算出できる。また、本実施形態で使用した補完処理は、計算時間の少ない線形補完であるので、高速に遅延時間を算出できる。特に、本実施形態では、縦横にマトリクス状に導線が配置されたクロックメッシュの、縦方向、横方向のいずれか一方向のみの位置関係に基づいて線形補間を実行しているので、さらに高速に遅延計算できる。このような線形補完によっても、クロックメッシュは規則的で外部からの影響に強く安定した構造で、遅延鈍りは位置が近ければほとんど差がないので、高い計算精度を保つことができる。なお、本実施形態では、設計変更後回路200と設計変更前回路300のクロックメッシュにクロック信号が供給されるまでのクロックパスは同一であるものとしたが、クロックメッシュに供給されるクロック信号が同一周期であれば、必ずしも同一である必要はない。また、ステップS300やステップS400で説明した遅延時間波形鈍り値を求める方法は、ステップ300やステップS400で例示した方法に限らず、例えば、各回路素子間を接続する配線の抵抗や容量等を考慮したRCシミュレーションや、論理回路内で使用されるゲートやフリップフロップ等に遅延情報を持たせる、背景技術で説明したような従来方法により算出してもよい。なお、従来方法については、特開2001-273338号公報、特開2000-259686号公報、特開2000-305966号公報、特開2000-250950号公報などで詳細に説明されている。本実施形態の遅延解析装置100は、専用のシステムによらず、通常のコンピュータシステムを用いても実現可能である。例えば、上述の動作を実行するためのプログラムをコンピュータ読み取り可能な記録媒体に格納して配布し、該プログラムをコンピュータにインストールして、上述の処理を実行することによって遅延解析装置100を構成してもよい。また、インターネット等のネットワーク上のサーバ装置が備えるディスク装置に格納しておき、例えばコンピュータにダウンロード等できるようにしてもよい。また、上述の機能を、OSとアプリケーションソフトとの共同により実現してもよい。この場合には、OS以外の部分のみを媒体に格納して配布してもよく、また、コンピュータにダウンロード等してもよい。上記プログラムを記録する記録媒体としては、USBメモリ、フレキシブルディスク、CD、DVD、Blu-rayDisc登録商標、MO、SDカード、メモリースティック登録商標、その他、磁気ディスク、光ディスク、光磁気ディスク、半導体メモリ、磁気テープ等のコンピュータ読取可能な記録媒体を使用することができる。また、HDDハードディスクやSSDソリッドステートドライブ等、通常、システム又は装置に固定して使用する記録媒体を使用することもできる。上記の実施形態の一部または全部は、以下の付記のようにも記載されうるが、以下には限られない。付記1クロックメッシュと、クロックメッシュによりクロック信号が供給されるクロックメッシュ接続素子と、クロックメッシュ接続素子を経由してクロック信号が供給される回路素子と、を有する第1の論理回路の回路情報を取得する第1回路情報取得手段と、クロックメッシュを流れるクロック信号の情報であって、クロックメッシュ上の複数の位置におけるクロック信号の遅延時間および/または波形鈍り値を取得するクロック情報取得手段と、クロックメッシュ上の複数の位置におけるクロック信号の遅延時間および/または波形鈍り値に基づいて、クロックメッシュ接続素子に入力されるクロック信号の遅延時間および/または波形鈍り値を算出するクロック情報算出手段と、前記クロックメッシュ接続素子に入力されるクロック信号の遅延時間および/または波形鈍り値と、第1の論理回路の回路情報により特定されるクロックパス上の回路素子の情報とを基に、クロックパス上の回路素子に入力されるクロック信号の遅延時間を算出する遅延時間算出手段と、を備える、ことを特徴とする遅延解析装置。付記2前記クロック情報算出手段は、クロックメッシュ上の2つの位置におけるクロック信号の遅延時間を、その2つの位置とクロックメッシュ接続素子の接続位置との位置関係に基づいて線形補間することにより、該クロックメッシュ接続素子に入力されるクロック信号の遅延時間を算出する、ことを特徴とする付記1に記載の遅延解析装置。付記3前記クロック情報算出手段は、クロックメッシュ上の2つの位置におけるクロック信号の波形鈍り値を、その2つの位置とクロックメッシュ接続素子の接続位置との位置関係に基づいて線形補間することにより、該クロックメッシュ接続素子に入力されるクロック信号の波形鈍り値を算出する、ことを特徴とする付記1または2に記載の遅延解析装置。付記4前記クロック情報算出手段は、縦横にマトリクス状に導線が配置されたクロックメッシュの、縦方向、横方向のいずれか一方向の位置関係に基づいて線形補間する、ことを特徴とする付記2または3に記載の遅延解析装置。付記5第1の論理回路と同一形状のクロックメッシュと、そのクロックメッシュによりクロック信号が供給されるクロックメッシュ接続素子と、を有する第2の論理回路の回路情報を取得する第2回路情報取得手段、を備え、前記クロック情報取得手段は、第2の論理回路のクロックメッシュ接続素子に入力されるクロック信号の遅延時間および/または波形鈍り値を取得する手段、を備え、前記クロック情報算出手段は、第2の論理回路のクロックメッシュ接続素子に入力されるクロック信号の遅延時間および/または波形鈍り値に基づいて、第1の論理回路のクロックメッシュ接続素子に入力されるクロック信号の遅延時間および/または波形鈍り値を算出する、ことを特徴とする付記1乃至4のいずれか1つに記載の遅延解析装置。付記6第1の論理回路のクロックメッシュ接続素子に入力されるクロック信号の遅延時間と、第1の論理回路の回路素子に入力されるクロック信号の遅延時間とを基に、最も速いタイミングでクロック信号を受け取る素子と最も遅いタイミングでクロック信号を受け取る素子との間の時間差を算出するクロックスキュー算出手段、を備える、ことを特徴とする付記1乃至5のいずれか1つに記載の遅延解析装置。付記7クロックメッシュと、クロックメッシュによりクロック信号が供給されるクロックメッシュ接続素子と、クロックメッシュ接続素子を経由してクロック信号が供給される回路素子と、を有する第1の論理回路の回路情報を取得する第1回路情報取得ステップと、クロックメッシュを流れるクロック信号の情報であって、クロックメッシュ上の複数の位置におけるクロック信号の遅延時間および/または波形鈍り値を取得するクロック情報取得ステップと、クロックメッシュ上の複数の位置におけるクロック信号の遅延時間および/または波形鈍り値に基づいて、クロックメッシュ接続素子に入力されるクロック信号の遅延時間および/または波形鈍り値を算出するクロック情報算出ステップと、前記クロックメッシュ接続素子に入力されるクロック信号の遅延時間および/または波形鈍り値と、第1の論理回路の回路情報により特定されるクロックパス上の回路素子の情報とを基に、クロックパス上の回路素子に入力されるクロック信号の遅延時間を算出する遅延時間算出ステップと、を有する、ことを特徴とする遅延解析方法。付記8コンピュータに、クロックメッシュと、クロックメッシュによりクロック信号が供給されるクロックメッシュ接続素子と、クロックメッシュ接続素子を経由してクロック信号が供給される回路素子と、を有する第1の論理回路の回路情報を取得する第1回路情報取得ステップと、クロックメッシュを流れるクロック信号の情報であって、クロックメッシュ上の複数の位置におけるクロック信号の遅延時間および/または波形鈍り値を取得するクロック情報取得ステップと、クロックメッシュ上の複数の位置におけるクロック信号の遅延時間および/または波形鈍り値に基づいて、クロックメッシュ接続素子に入力されるクロック信号の遅延時間および/または波形鈍り値を算出するクロック情報算出ステップと、前記クロックメッシュ接続素子に入力されるクロック信号の遅延時間および/または波形鈍り値と、第1の論理回路の回路情報により特定されるクロックパス上の回路素子の情報とを基に、クロックパス上の回路素子に入力されるクロック信号の遅延時間を算出する遅延時間算出ステップと、を実行させる、ことを特徴とする遅延解析プログラム。"