"1対の電極と、接合層と、1以上のカーボンナノチューブと、1以上のナノワイヤとを含む磁気メモリ素子であって、前記1以上のナノワイヤは、強磁性体からなり、前記1以上のカーボンナノチューブの各々の孔内に存在し、その両端が前記1対の電極に、それぞれ、電気的に接続されており、前記接合層は、非磁性体からなり、前記1対の電極のうちの一方と前記1以上のナノワイヤの各々の一端の間に介在し、前記1対の電極のうちの該一方は、強磁性体からなり、前記1以上のナノワイヤは、前記接合層を介して前記1対の電極のうちの該一方との間において行われるスピン注入によって磁化反転され、前記1対の電極は、該電極間に、前記磁化反転の臨界電流密度に達しない範囲において、直流のバイアス電流と、前記ナノワイヤの磁気共鳴周波数に一致する周波数の検出電流とを重畳させて流したとき、前記ナノワイヤの磁化方向に応じた電圧を示す、磁気メモリ素子。請求項1に記載された磁気メモリ素子であって、前記接合層は、前記1以上のカーボンナノチューブの一端において、前記孔を塞ぐように該一端から連なる蓋形状の部位である、磁気メモリ素子。請求項1または2に記載された磁気メモリ素子であって、前記カーボンナノチューブは、半導体型である、磁気メモリ素子。請求項1乃至3の何れかに記載された磁気メモリ素子であって、前記1対の電極のうちの他方は、前記カーボンナノチューブを成長させる遷移金属触媒を含有する、磁気メモリ素子。基板と、ビット配線と、ワード配線と、複数の磁気メモリ素子と、複数のスイッチング素子とを含む磁気メモリデバイスであって、前記複数の磁気メモリ素子は、それぞれ、請求項1乃至4の何れかに記載された磁気メモリ素子であり、前記カーボンナノチューブ及び前記ナノワイヤの長手方向が前記基板に対して垂直をなすように二次元配列され、前記1対の電極の各々が前記ビット配線と電気的に接続されており、前記複数のスイッチング素子は、それぞれ、入出力電極が前記ビット配線と電気的に接続されるとともに、制御電極が前記ワード配線と電気的に接続されて、前記磁気メモリ素子の前記1対の電極間に流れる電流のオン/オフ制御を行う、磁気メモリデバイス。請求項5に記載された磁気メモリデバイスであって、前記複数のスイッチング素子は、それぞれ、トライアックである、磁気メモリデバイス。1以上の磁気メモリデバイスと、交流電源と、第1の直流電源と、第2の直流電源とを含む情報記録再生装置であって、前記1以上の磁気メモリデバイスは、請求項5または6に記載された磁気メモリデバイスであり、前記第1の直流電源は、前記1以上の磁気メモリデバイスに、前記スピン注入を行うためのスピン偏極電流を供給し、前記第2の直流電源は、前記1以上の磁気メモリデバイスに前記バイアス電流を供給し、前記交流電源は、前記1以上の磁気メモリデバイスに前記検出電流を供給する、磁気メモリデバイス。本発明の課題は、単純な構成を有し、高密度化に供し得る磁気メモリ素子、これを用いた磁気メモリデバイス、及び情報記録再生装置を提供することである。1.磁気メモリ素子上述した課題を解決するため、本発明に係る磁気メモリ素子は、1対の電極と、接合層と、1以上のカーボンナノチューブと、1以上のナノワイヤとを含む。前記1以上のナノワイヤは、強磁性体からなり、前記1以上のカーボンナノチューブの各々の孔内に存在し、その両端が前記1対の電極に、それぞれ、電気的に接続されている。前記接合層は、非磁性体からなり、前記1対の電極のうちの一方と前記1以上のナノワイヤの各々の一端の間に介在している。前記1対の電極のうちの該一方は、強磁性体からなる。前記1以上のナノワイヤは、前記接合層を介して前記1対の電極のうちの該一方との間において行われるスピン注入によって磁化反転される。前記1対の電極は、該電極間に、前記磁化反転の臨界電流密度に達しない範囲において、直流のバイアス電流と、前記ナノワイヤの磁気共鳴周波数に一致する周波数の検出電流とを重畳させて流したとき、前記ナノワイヤの磁化方向に応じた電圧を示す。本発明に係る磁気メモリ素子は、強磁性体からなるナノワイヤが、非磁性体からなる接合層を介して、1対の電極のうちの一方と電気的に接続されているから、スピン注入に必要な構造を備えている。そして、ナノワイヤは、接合層を介して1対の電極のうちの該一方との間において行われるスピン注入によって磁化反転されるから、そのスピン注入時のスピン偏極電流の方向に応じた方向に磁化される。したがって、本発明に係る磁気メモリ素子は、ナノワイヤの磁化方向を情報として記憶することができる。本発明に係る磁気メモリ素子の最も特徴的な点は、情報の再生動作にある。すなわち、情報の再生時、1対の電極間に、ナノワイヤの磁化反転の臨界電流密度に達しない範囲において、直流のバイアス電流と、ナノワイヤの磁気共鳴周波数に一致する周波数の検出電流とを重畳させて流すのである。検出電流は、ナノワイヤに磁気共鳴を誘起し、ナノワイヤの両端間から一定の直流電圧を検出するために用いられる。磁気共鳴とは、磁性体に、磁性体固有の周波数磁気共鳴周波数に一致する周波数の高周波電流を流したときに、スピンの歳差運動が共鳴的に誘起される現象である。本発明に係る磁気メモリ素子は、この磁気共鳴により直流電圧が得られる場合を情報の論理値1として再生し、得られない場合、つまり、電圧がゼロの場合を論理値0として再生する。そして、直流電圧が得られるか否かは、上記のスピン注入によって決定されたナノワイヤの磁化方向に依存する。なお、論理値と電圧の対応関係は逆であってもよい。上記の直流電流は、検出電流の方向と磁化方向の角度差θdeg.に依存して変化する。つまり、角度差θdeg.に対して、磁気共鳴によってナノワイヤの両端間に現れる直流電圧の振れ幅VAμVは、VA=V0I02sin2θcosθで表される例えば特開2007-235119を参照。ここで、V0は所定の定数、I0は検出電流の振幅値mAである。スピン注入によって決定されたナノワイヤの磁化方向は、形状異方性のためにナノワイヤの磁化容易軸c軸が長手方向と一致するので、ナノワイヤを流れる検出電流の方向に対して同一、あるいは正反対の関係正位、または反位にある。したがって、この場合、角度差θはゼロまたは180度となるので、上記の式によれば、磁気共鳴による直流電圧もゼロとなる。そこで、本発明に係る磁気メモリ素子は、スピン偏極電流であるバイアス電流を重畳して流すことによって、磁化方向に一定の傾きを与えるように構成されている。磁化方向がバイアス電流の方向に対して正反対の関係反位にある場合、磁化ベクトルにスピントルクが作用して、磁化方向が傾き、ゼロではない一定の角度差θが生ずる。このとき、1対の電極間に流れる電流の電流値は、ナノワイヤの磁化反転の臨界電流密度に達しない程度であるから、スピントルクの作用によりナノワイヤの磁化方向が反転することはないθ<<180。上記の式に基づくと、0<<θ<<90、あるいは90<<θ<<180を満たすように、バイアス電流の電流値を調整することによって、1対の電極間に、ゼロではない一定の直流電圧が現れることが理解される。もっとも、メモリ素子の特性の観点からすると直流電圧は大きいほど好ましいから、上式のピーク値が得られる角度差θ=45度、またはθ=135度となるように、バイアス電流の電流値を調整すると望ましい。このとき、検出された直流電圧は、情報の論理値1として取り扱われる。一方、磁化方向がバイアス電流の方向と同一の関係正位にある場合、ナノワイヤにバイアス電流が流れても、磁化ベクトルにスピントルクが作用しない。このため、磁化方向が傾くことはないから、角度差θは実質的にゼロに保たれる。したがって、ナノワイヤに検出電流が流れても磁気共鳴は誘起されず、ナノワイヤの両端間に現れる電圧は実質的にゼロとなる。このとき、検出されたゼロ直流電圧は、情報の論理値0として取り扱われる。このように、本発明に係る磁気メモリ素子は、ナノワイヤに直流のバイアス電流と交流の検出電流とを重畳させて供給したうえで、1対の電極間電圧を検出するという特徴的な手法によって、ナノワイヤの磁化方向正位、または反位を情報論理値0、または論理値1として再生することができる。また、本発明に係る磁気メモリ素子は、上述した従来技術と同様に、微細なカーボンナノチューブを利用するから、高密度に配列することができる。さらに、本発明に係る磁気メモリ素子は、上述した従来技術と異なり、カーボンナノチューブ内に、複数層ではなく、ナノワイヤのみを設けたので、単純な構造を備える。2.磁気メモリデバイス本発明に係る磁気メモリデバイスは、基板と、ビット配線と、ワード配線と、複数の磁気メモリ素子と、複数のスイッチング素子とを含む。前記複数の磁気メモリ素子は、それぞれ、上述した磁気メモリ素子であり、前記カーボンナノチューブ及び前記ナノワイヤの長手方向が前記基板に対して垂直をなすように二次元配列され、前記1対の電極の各々が前記ビット配線と電気的に接続されている。前記複数のスイッチング素子は、それぞれ、入出力電極が前記ビット配線と電気的に接続されるとともに、制御電極が前記ワード配線と電気的に接続されて、前記磁気メモリ素子の前記1対の電極間に流れる電流のオン/オフ制御を行う。本発明に係る磁気メモリデバイスは、上述した磁気メモリ素子の1対の電極とスイッチング素子の入出力電極とがビット配線と電気的に接続されるとともに、スイッチング素子の制御電極がワード配線と電気的に接続されている。そして、スイッチング素子は、磁気メモリ素子の1対の電極間に流れる電流のオン/オフ制御を行うから、磁気メモリ素子への情報の記録及び再生を行うことができ、一般的なメモリデバイスとしての機能を備える。そして、本発明に係る磁気メモリデバイスによれば、磁気メモリ素子は、カーボンナノチューブ及びナノワイヤの長手方向が基板に対して垂直をなすように二次元配列されているから、高密度の配置を可能とし、小型化及び/または大容量化に寄与し得る。3.情報記録再生装置本発明に係る情報記録再生装置は、1以上の磁気メモリデバイスと、交流電源と、第1の直流電源と、第2の直流電源とを含む。前記1以上の磁気メモリデバイスは、上述した磁気メモリデバイスである。前記第1の直流電源は、前記1以上の磁気メモリデバイスに、前記スピン注入を行うためのスピン偏極電流を供給する。また、前記第2の直流電源は、前記1以上の磁気メモリデバイスに前記バイアス電流を供給する。さらに、前記交流電源は、前記1以上の磁気メモリデバイスに前記検出電流を供給する。本発明に係る情報記録再生装置は、上述した磁気メモリ素子、及び磁気メモリデバイスを含むから、これらと同様の作用効果を奏する。以上述べたように、本発明によれば、単純な構成を有し、高密度化に供し得る磁気メモリ素子、これを用いた磁気メモリデバイス、及び情報記録再生装置を提供することができる。図1は、本発明に係る磁気メモリデバイス1の回路図、図2は図1に示した記憶領域3の概略斜視図である。磁気メモリデバイス1は、記憶部2と、ビット選択回路11と、ワード選択回路12と、1組のビット配線13a,13bと、ワード配線14とを備えている。記憶部2は、二次元配列した複数の記憶領域3からなる。複数の記憶領域3は、メモリセルの機能を備え、m行n列m、nは2以上の整数からなる二次元状に配列されている。1組のビット配線13a,13bは、記憶領域3の各列に対応して配設され、ワード配線14は、記憶領域3の各行に対応して配設されている。ワード選択回路12は、アドレスデコーダの機能を備え、外部から入力されたアドレス指定信号に従って、選択したワード配線14に電圧を与える。ビット選択回路11は、アドレス指定信号に従って、ビット配線13a,13bの各組ごとに電流を供給する。つまり、ワード選択回路12は二次元配列の行を選択し、ビット選択回路11は二次元配列の列を選択して、これにより、複数の記憶領域3のうちの1つが、電気的制御の対象として選択されるのである。複数の記憶領域3のそれぞれは、磁気メモリ素子4と、スイッチング素子34とを含む。スイッチング素子34は、トライアックに代表される双方向スイッチング素子であって、3つの入出力電極34a,34b,34cと制御電極34dとを備えている。このように双方向スイッチング素子を用いるのは、後述するように情報の再生に交流電流を使用するからである。スイッチング素子34の上部の2つの入出力電極34a,34bは共用接続線15と接続され、下部の入出力電極34cはビット配線13bと電気的に接続されている。一方、制御電極34dは、ワード配線14と電気的に接続され、ワード配線14から与えられる電圧によって、上部入出力電極34a,34bと下部の入出力電極34cの間の両方向の導通がオン/オフ制御される。スイッチング素子34は、共用接続線15を介して、磁気メモリ素子4と直列接続されている。本発明に係る磁気メモリ素子4は、1対の電極42,43と、接合層44と、カーボンナノチューブ40と、ナノワイヤ41とを含む。1対の電極42,43としては、例えば、Fe、Co、Ni、FeCo、FePt、FePd、CoPd、CoPt、CoNi、及びFeNiからなる群から選択された1以上の材料を採用することができる。上部電極42として、スピン分極率の高い材料を選択すると好適である。接合層44は、MgOやAl2O3などの非磁性体からなり、1対の電極のうちの上部電極42とナノワイヤ41の一端の間に介在する。接合層44は、ナノワイヤ41にスピン注入を行うために必要である。カーボンナノチューブ40は、周知のとおり、炭素からなり、ナノメートルnm単位の直径を有する微細なチューブである。本実施形態において、カーボンナノチューブ40は、好ましくは、直径がおよそ30nmで、長さが60~3000nmである。また、カーボンナノチューブ40は、炭素原子の配列構造の違いにより金属型と半導体型とが存在するが、ナノワイヤ41に流れる電流の密度及び方向性を良好に保つために、後者を採用すると好ましい。ナノワイヤ41とは、ナノメートルnm単位の直径を有する金属細線として定義される。本実施形態において、ナノワイヤ41の直径は、およそ20nmとするとよい。ナノワイヤ41は、鉄などの強磁性体からなり、カーボンナノチューブ40の孔内に存在し、その両端が1対の電極42,43に、それぞれ、電気的に接続されている。ナノワイヤ41を内含するカーボンナノチューブ40は、量産を前提とすると、例えばCVD法を用いて製造するとよい。つまり、磁気メモリデバイス1の基板上に形成する下部電極43に、カーボンナノチューブ40を成長させる遷移金属触媒、例えば鉄を含有させておき、中心にビアホール開口を形成する。そして、強磁性体金属ガスとともにアセチレンなどを含有したキャリアガスを供給することによって、下部電極43の表面のみにナノワイヤ41とともにカーボンナノチューブ40を結晶成長させるのである。これにより、ナノワイヤ41及びカーボンナノチューブ40は、その長手方向が基板の板面に対して垂直をなすように形成される。このようにカーボンナノチューブ40を自己成長させる手法によれば、安価な製造設備を用いて高集積度で大容量の磁気メモリデバイス1を製造し得る。しかも、ナノワイヤ41を単結晶により構成し得るから、スパッタリングなどの薄膜形成プロセスでは得られない良好な分極率を実現し得る。さらに、その後の製造工程について述べると、スパッタリングなどによってカーボンナノチューブ40を覆うように絶縁膜を形成し、カーボンナノチューブ40が設定した長さとなるようにCMP法などを用いて表面を研磨する。そして、露出したナノワイヤ41の端面の上に接合層44と上部電極42を形成することにより、磁気メモリ素子4が得られる。本実施形態における記憶領域3の各々には、1本のナノワイヤ41、及びこれを内含する1本カーボンナノチューブ40が設けられているが、これに限定されず、1個の記憶領域3に複数組のカーボンナノチューブ40、及びナノワイヤ41を設けてもよい。この場合、デバイスの積層面内の面積が増加するために集積度は低下するものの、1対の電極42,43間の電気抵抗を減少させることができるという利点が得られる。ナノワイヤ41及び接合層44は、導電性を備え、ビット配線13a,13bから1対の電極42,43間に電流を流すことができる。スイッチング素子34は、ワード配線14から制御端子34dに印加される電圧によって、1対の電極42,43間に流れる電流のオン/オフ制御を行うことができる。これにより、選択した記憶領域3の磁気メモリ素子4に情報を記録し、あるいは再生することができる。まず、磁気メモリ素子4への情報の記録動作について、図3と図4を参照しながら説明する。図3と図4の磁気メモリ素子4は、概略的な断面で描かれている。磁気メモリ素子4は、強磁性体からなるナノワイヤ41が、非磁性体からなる接合層44を介して、1対の電極のうちの一方42と電気的に接続されているから、スピン注入に必要な構造を備えている。そして、ナノワイヤ41は、接合層44を介して1対の電極のうちの該一方42との間において行われるスピン注入によって磁化反転されるから、該スピン注入時のスピン偏極電流の方向に応じた方向に磁化される。したがって、磁気メモリ素子4は、ナノワイヤ41の磁化方向を情報として記憶することができる。ナノワイヤ41は、形状異方性により長手方向に磁化容易軸c軸を有しているため、その磁化方向は、スピントルクTが与えられていない状態において、上部電極42から下部電極43に向かう方向、もしくは、その逆方向となり図3b及び図4b中の符号mを参照、これが情報の論理値1、または論理値0に対応する。情報の記録動作では、まず、ビット配線13a,13bを介して、スピン偏極電流である書き込み電流Iwが1対の電極42,43間に流れる。図3は、下部電極43から上部電極42に向かって書き込み電流Iwが流れる場合を表している。この場合、アップスピンの状態を持つ電子euが、ナノワイヤ41内に蓄積される。ナノワイヤ41の磁化ベクトルmは、図3aに示されるように、アップスピンの電子euのスピントルクTの影響を受けて、図中の上方向に向かって傾く。そして、アップスピンの電子euの密度が閾値を超えると、磁化ベクトルmは、図3bに示されるように、図中の上向きとなり磁化反転が完了する。これによって、磁気メモリ素子4に論理値0の情報が書き込まれる。一方、図4は、上部電極42から下部電極43に向かって書き込み電流Iwが流れる場合を表している。この場合、ダウンスピンの状態を持つ電子edが、ナノワイヤ41内に蓄積される。ナノワイヤ41の磁化ベクトルmは、図4aに示されるように、ダウンスピンの電子edのスピントルクTの影響を受けて、図中の下方向に向かって傾く。そして、ダウンスピンの電子edの密度が閾値を超えると、磁化ベクトルmは、図4bに示されるように、図中の下向きとなり磁化反転が完了する。これによって、磁気メモリ素子4に論理値1の情報が書き込まれる。図3と図4の何れも、予め、磁化ベクトルmが、目標とする反転方向に対して反対方向を向いている場合を表しているが、磁化ベクトルmが、予め目標の反転方向を向いている場合では、磁化反転は起こらないのは言うまでもない。言い換えると、磁気メモリ素子4の持つ情報の論理値が書き込みたい情報の論理値と同じである場合、磁化反転は起こらないのである。このように、本発明に係る磁気メモリ素子4は、情報の記録においてスピントランスファートルクを利用した磁化反転の手法を用いている。もっとも、磁化反転の方法としては、周知のように、電流磁界を用いた手法も存在する。電流磁界の手法を用いるとすれば、例えば、別のカーボンナノチューブ、及びこれに内包されるナノワイヤを設けておき、このナノワイヤに電流を流すことによって電流磁界を発生させ、その作用により上記のナノワイヤ41の磁化反転を行なう方法が考えられる。本発明に係る磁気メモリ素子4の最も特徴的な点は、情報の再生動作にある。すなわち、情報の再生時、図5に示されるように、1対の電極42,43間に、ナノワイヤ41の磁化反転の臨界電流密度に達しない範囲において、直流のバイアス電流Ibと、ナノワイヤ41の磁気共鳴周波数に一致する周波数の検出電流ISとを重畳させて流すのである。検出電流ISは、RFRadioFrequency電流であって、ナノワイヤ41に磁気共鳴を誘起し、ナノワイヤ41の両端間から一定の直流電圧を検出するために用いられる。磁気共鳴とは、磁性体に、磁性体固有の周波数磁気共鳴周波数に一致する周波数の高周波電流を流したときに、スピンの歳差運動が共鳴的に誘起される現象である。本発明に係る磁気メモリ素子4は、この磁気共鳴による直流電圧が得られる場合を情報の論理値1として再生し、得られない場合、つまり、電圧がゼロの場合を論理値0として再生する。そして、直流電圧が得られるか否かは、書き込み電流Iwによって決定されたナノワイヤ41の磁化方向に依存する。なお、論理値と電圧の対応関係は逆であってもよい。図6に示されるように、ナノワイヤ41に流す高周波の検出電流ISの周波数fGHzが磁気共鳴周波数f0に一致すると、1対の電極42,43間に一定の直流電圧E0が現れる。ただし、この直流電圧E0は、検出電流ISの方向と磁化方向の角度差θdeg.に依存して変化する。図7に示されるように、角度差θdeg.に対して、磁気共鳴によってナノワイヤ41の両端間に現れる直流電圧E0の振れ幅VAμVは、VA=V0I02sin2θcosθで表される例えば特開2007-235119を参照。ここで、V0は所定の定数、I0は検出電流ISの振幅値mAである。書き込み電流Iwによって決定されたナノワイヤ41の磁化方向は、ナノワイヤ41の磁化容易軸c軸が長手方向Lと一致するので、図3bと図4bに示されるように、ナノワイヤ41を流れる検出電流ISの方向に対して同一、あるいは正反対の関係正位、または反位にある。したがって、この場合、角度差θはゼロまたは180度となるので、図6及び上記の式によれば、磁気共鳴による直流電圧もゼロとなる。そこで、本発明に係る磁気メモリ素子4は、スピン偏極電流であるバイアス電流Ibを重畳して流すことによって、磁化方向に一定の傾きを与えるように構成されている。図5aに示されるように磁化方向図中の点線の矢印を参照がバイアス電流Ibの方向に対して正反対の関係反位にある場合、磁化ベクトルmにアップスピンの電子euのスピントルクTが作用して、磁化方向が傾き、ゼロではない一定の角度差θが生ずる。このとき、1対の電極間に流れる電流IS,Ibの電流値は、ナノワイヤ41の磁化反転の臨界電流密度に達しない程度であるから、図3bに示された状態のように、スピントルクTの作用によりナノワイヤ41の磁化方向が反転することはないθ<<180。つまり、検出電流IS、及びバイアスIbの電流値は、書き込み電流Iwの電流値と比較すると、かなり小さく設定されているのである。上記の式に基づくと、0<<θ<<90、あるいは90<<θ<<180を満たすように、バイアス電流Ibの電流値すなわち、図5aに示されるアップスピンの電子euの密度を調整することによって、1対の電極42,43間に、ゼロではない一定の直流電圧が現れることが理解される。もっとも、メモリ素子の特性の観点からすると直流電圧は大きいほど好ましいから、上式のピーク値が得られる角度差θ=45度、またはθ=135度となるように、バイアス電流Ibの電流値を調整すると望ましい。このとき、検出された直流電圧は、磁気メモリ1において情報の論理値1として取り扱われる。一方、図5bに示されるように磁化方向図中の矢印を参照がバイアス電流Ibの方向と同一の関係正位にある場合、ナノワイヤ41にバイアス電流Ibが流れても、磁化ベクトルmは既に図中の上向きであるから、磁化ベクトルmにアップスピンの電子euのスピントルクが作用しない。このため、図5aの場合のように磁化方向が傾くことはないから、角度差θは実質的にゼロに保たれる。したがって、ナノワイヤ41に検出電流ISが流れても磁気共鳴は誘起されず、ナノワイヤ41の両端間に現れる電圧は実質的にゼロとなる。このとき、検出されたゼロ直流電圧は、磁気メモリ1において情報の論理値0として取り扱われる。本実施形態においては、バイアス電流Ibの方向を下部電極43から上部電極42に向かう方向としたが、反対方向、すなわち、上部電極42から下部電極43に向かう方向としてもよい。この場合、図3bに示されるように磁化方向が図中の上方向であるとき、バイアス電流Ibにより磁化ベクトルmが傾いて一定の直流電圧が現れ論理値1、一方、図4bに示されるように磁化方向が図中の下方向であるとき、バイアス電流Ibによって磁化ベクトルmは傾くことなく、現れる電圧は実質的にゼロとなる論理値0。このように、本発明に係る磁気メモリ素子4は、ナノワイヤ41に直流のバイアス電流Ibと交流の検出電流ISとを重畳させて供給したうえで、1対の電極42,43間の電圧を検出するという特徴的な手法によって、ナノワイヤ41の磁化方向正位、または反位を情報論理値0、または論理値1として再生することができる。もっとも、ナノワイヤ41の磁化方向に一定の傾きを与える手段としては、スピントルクを利用する方法の他に、上述した電流磁界を利用する方法も考えられる。また、本発明に係る磁気メモリ素子4は、上述した従来技術と同様に、微細なカーボンナノチューブ40を利用するから、高密度に配列することができる。さらに、本発明に係る磁気メモリ素子4は、上述した従来技術と異なり、カーボンナノチューブ40内に、複数層ではなく、ナノワイヤ41のみを設けたので、単純な構造を備える。このように単純な構造の磁気メモリ素子4を備えることによって、本願発明に係る磁気メモリデバイス1は、製造時に制御が必要な磁気特性に関するパラメータを減少させ、高額な成膜装置を不要とする。また、本実施形態では、磁気メモリ素子4のスピン注入構造に接合層44を設けたが、これに代えて、例えば図8に示されるように、カーボンナノチューブ40の一部45を接合層として用いてもよい。この接合層45は、カーボンナノチューブ40の一端において、孔を塞ぐように上部電極42側の一端から連なる蓋形状の部位として形成されている。この構成によれば、別の材料によって接合層44を設ける工程を省略できるから、製造コストを低減し得る。次に、電流制御を行うビット選択回路11について説明する。図9は、ビット選択回路11の概略回路図である。ビット選択回路11は、書き込み電流Iwを磁気メモリ素子4に供給するための書き込み電流生成部110と、バイアス電流Ib、及び検出電流ISを磁気メモリ素子4に供給するための読み出し電流生成部111と、ナノワイヤ41に流す書き込み電流Iwの方向を切り替える切換回路SELとを備え、制御入力によって、これらの電流を発生するための各電源VSD1,VSD2,VSAに接続された電極を選択している。まず、情報の書き込み時において、書き込み制御信号WEによりスイッチSW1がオンされて、第1の直流電源VSD1の電極とグランド電極GNDはビット線13a,13bと電気的に接続される。そして、列アドレススイッチSWC1,SWC2を、アドレス指定データAD1,AD2,の入力に応じて順次にオンすると、書き込み電流Iwが磁気メモリ素子4に供給される。書き込む情報は、アドレス指定データAD1,AD2,ごとに論理値0、または1が指定されており、この論理値を示すデータ信号DTINは、切換回路SELに入力される。切換回路SELは、第1の直流電源VSD1の電極とグランド電極GNDのビット線13a,13bに対する位置関係を入れ替えるものである。これは、上述したように、磁気メモリ素子4に流す書き込み電流Iwの方向によって磁化方向が決定され、これに応じて書き込まれる情報の論理値0,1が異なるためである。なお、書き込みを高速に行うために、切換回路SELを記憶領域3の列ごとに設けるとよい。次に、情報の再生時において、読み出し制御信号REによりスイッチSW2がオンされて、第2の直流電源VSD2及び交流電源VSAの電極とグランド電極GNDはビット線13a,13bと電気的に接続される。そして、列アドレススイッチSWC1,SWC2を、アドレス指定データAD1,AD2,の入力に応じて順次にオンすると、バイアス電流Ib、及び検出電流ISが磁気メモリ素子4に供給される。比較器COMPは、磁気メモリ素子4の電圧を検出する素子であって、プラス側端子が、スイッチSW2を介してビット配線13bと電気的に接続されている。一方、マイナス側端子-は、直列接続された2個の抵抗R1,R2の接点に電気的に接続されている。抵抗R1,R2は、電源VSD2の電極とグランド電極GNDの間に電気的に接続されて、電源電圧を分圧することによって、上述したような、磁気メモリ素子4の電極42,43間に現れる直流電圧をマイナス側端子-に供給する。これにより、比較器COMPは、磁気メモリ素子4の電極42,43間に現れる電圧を検出し、情報として論理値0,1を示すデータ信号DTOUTを出力することができる。なお、情報の再生を高速に行うためには、比較器COMPを記憶領域3の列ごとに設けるとよい。また、書き込み電流Iwの方向は、上述したように、切換回路SELによって切替えられる。図10には、切換回路SELの概略回路図が示されている。トランジスタQ1は第1の直流電源VSD1の電極とビット配線13aの間に、トランジスタQ2はグランド電極GNDとビット配線13bの間に接続されている。これらのトランジスタQ1,Q2の間には、ビット配線13a,13bを介して磁気メモリ素子4が位置する。入力データDTINがハイレベルHの場合、トランジスタQ1,Q2がオンされて、紙面に向かって右回りの電流経路r1を通って電流Iwが流れる。このとき、トランジスタQ3,Q4は、これらのゲートがインバータINVと接続されているからオフされる。トランジスタQ3は、トランジスタQ2の出力電極とトランジスタQ1の出力電極の間に設けられ、トランジスタQ4は、トランジスタQ1の入力電極とトランジスタQ2の入力電極の間に設けられている。入力データDTINがローレベルLの場合、インバータINVによりトランジスタQ3,Q4がオンされ、紙面に向かって左回りの電流経路r2を通って電流Iwが流れる。このとき、トランジスタQ1,Q2は、これらの制御電極への入力がローレベルLであるから、オフされている。このように、切換回路SELは、情報の論理値0,1に応じて書き込み電流Iwの方向を切り替える。本発明に係る磁気メモリデバイス1は、上述した磁気メモリ素子4の1対の電極42,43とスイッチング素子34の入出力電極34a,34b,34cとがビット配線13a,13bと電気的に接続されるとともに、スイッチング素子34の制御電極34dがワード配線14と電気的に接続されている。そして、スイッチング素子34は、磁気メモリ素子4の1対の電極42,43間に流れる電流のオン/オフ制御を行うから、磁気メモリ素子4への情報の記録及び再生を行うことができ、一般的なメモリデバイスとしての機能を備える。そして、本発明に係る磁気メモリデバイス1によれば、磁気メモリ素子4は、カーボンナノチューブ40及びナノワイヤ41の長手方向が基板の板面に対して垂直をなすように二次元配列されているから、高密度の配置を可能とし、小型化及び/または大容量化に寄与し得る。次に、本発明に係る情報記録再生装置について、図11に示された概略構成を参照しながら説明する。情報記録再生装置としては、大量の情報のバックアップを目的とするストレージャや、動画、静止画、または音楽などのデジタル情報の記録及び再生を主目的とする装置だけでなく、例えば、携帯電話機などの携帯型通信端末や、パソコンやサーバーなどのコンピュータや、これらに付随して使用される小型メモリ装置も含まれる。このうち、本実施形態では、ストレージャを例に挙げて説明する。情報記録再生装置は、入出力ポート50と、制御部51と、1以上の磁気メモリデバイス1と、交流電源VSAと、第1の直流電源VSD1と、第2の直流電源VSD2とを含む。入出力ポート50は、例えば通信処理を行なうICであって、ネットワークからのデータDINの受信処理と、ネットワークへのデータDOUTの送信処理を行なう。入出力ポート50は、受信データDINを制御部51に出力し、送信データDOUTが制御部51から入力される。制御部51は、例えばCPUなどの演算処理装置であって、バス52を介して、受信データDINを磁気メモリデバイス1に書き込む処理と、送信データDOUTを磁気メモリデバイス1から読み出す処理を行なう。すなわち、制御部51は、上述した書き込み制御信号WE、読み出し制御信号RE、アドレス指定データAD1,AD2,、及び入力データ信号DTINを、磁気メモリデバイス1に出力し、一方、磁気メモリデバイス1から出力データ信号DTOUTが入力される。また、第1の直流電源VSD1は、磁気メモリデバイス1に、上述したスピン注入を行うためのスピン偏極電流Iwを供給する。また、第2の直流電源VSD2は、磁気メモリデバイス1に、上記のバイアス電流Ibを供給する。さらに、交流電源VSAは、磁気メモリデバイス1に、上記の検出電流ISを供給する。このような構成を備えることにより、情報記録再生装置は、バックアップを目的とした、ネットワークからの大量のデータDINを受信して、高速に磁気メモリデバイス1に記録し、一方、要求に応じて、磁気メモリデバイス1から高速に大量のデータDOUTを再生して、ネットワークに送信する。本発明に係る情報記録再生装置は、上述した磁気メモリ素子4及び磁気メモリデバイス1を含むから、これらと同様の作用効果を奏する。また、本実施形態では、例としてストレージャを挙げているが、小型メモリ装置のように演算処理機能を必要としない装置の場合、図11に示した構成のうち、入出力ポート50と制御部51は不要となる。この場合、代わりにバッファが必要であり、このバッファは、バス52と接続され、パソコンなどの他の装置に対するインターフェースの機能を備える。以上、好ましい実施例を参照して本発明の内容を具体的に説明したが、本発明の基本的技術思想及び教示に基づいて、当業者であれば、種々の変形態様を採り得ることは自明である。"