"複数のトランジスタセルが形成された半導体基板と、前記半導体基板上に形成された、前記複数のトランジスタセルのドレイン電極と、前記半導体基板上に前記ドレイン電極と接続されるように形成された、ドレインパッドと、前記半導体基板に、前記ドレインパッドに沿って前記ドレインパッドと接するように形成されたイオン注入抵抗と、前記半導体基板上に前記イオン注入抵抗を介して前記ドレインパッドと接するように形成されたフローティング電極と、前記半導体基板の外部に形成された出力整合回路と、前記ドレインパッドと前記出力整合回路を接続する配線と、を備えたことを特徴とする電力増幅器。前記半導体基板に前記フローティング電極を介して前記イオン注入抵抗と接するように形成された追加イオン注入抵抗と、前記半導体基板上に前記追加イオン注入抵抗を介して前記フローティング電極と接するように形成された追加フローティング電極と、を備えたことを特徴とする請求項1に記載の電力増幅器。前記複数のトランジスタセルは、第1トランジスタセルと、前記第1トランジスタセルと隣接する第2トランジスタセルと、を有し、前記ドレインパッドは、前記第1トランジスタセルのドレインパッドである第1ドレインパッドと、前記第2トランジスタセルのドレインパッドである、前記第1ドレインパッドとは分離して形成された第2ドレインパッドと、を有し、前記第1ドレインパッドと前記第2ドレインパッドは前記イオン注入抵抗を介して接続されたことを特徴とする請求項1に記載の電力増幅器。前記イオン注入抵抗は、前記第1ドレインパッドと前記第2ドレインパッドの間にまで伸びるように形成されたことを特徴とする請求項3に記載の電力増幅器。前記半導体基板はGaNで形成されたことを特徴とする請求項1乃至4のいずれか1項に記載の電力増幅器。ループ発振による発振電力を吸収してループ発振を抑制するためには、前述の抵抗体の抵抗値は数オーム~数十オーム程度であることが好ましい。しかしながら、特許文献1に開示の電力増幅器では抵抗体をエピ抵抗で形成するため、抵抗体の抵抗値を制御し難いことがあった。本発明は、上述のような課題を解決するためになされたもので、発振電力を吸収する抵抗の抵抗値を容易に制御できる電力増幅器を提供することを目的とする。本願の発明に係る電力増幅器は、複数のトランジスタセルが形成された半導体基板と、該半導体基板上に形成された、該複数のトランジスタセルのドレイン電極と、該半導体基板上に該ドレイン電極と接続されるように形成された、ドレインパッドと、該半導体基板に、該ドレインパッドに沿って該ドレインパッドと接するように形成されたイオン注入抵抗と、該半導体基板上に該イオン注入抵抗を介して該ドレインパッドと接するように形成されたフローティング電極と、該半導体基板の外部に形成された出力整合回路と、該ドレインパッドと該出力整合回路を接続する配線と、を備えたことを特徴とする。本発明によれば、イオン注入抵抗を閉ループに接続するので、発振電力を吸収する抵抗の抵抗値を容易に制御できる。実施の形態1.図1は、本発明の実施の形態1に係る電力増幅器の回路図である。電力増幅器10は半導体基板12を備えている。半導体基板12はGaNで形成されたチップである。半導体基板12には、複数のトランジスタセルが形成されている。複数のトランジスタセルとは、第1トランジスタセル12a、第1トランジスタセル12aと隣接した第2トランジスタセル12b、第2トランジスタセル12bと隣接した第3トランジスタセル12c、及び第3トランジスタセル12cと隣接した第4トランジスタセル12dのことをいう。複数のトランジスタセル12a、12b、12c、12dは電界効果トランジスタFETで形成されている。複数のトランジスタセル12a、12b、12c、12dは、電力増幅器10の高周波特性を維持しつつ高出力を得るために、電力増幅器の入出力間に並列に接続されている。複数のトランジスタセル12a、12b、12c、12dのゲート側には、入力整合回路14が接続されている。入力整合回路14は半導体基板12の外部に形成されている。複数のトランジスタセル12a、12b、12c、12dのドレイン側には、出力整合回路16が接続されている。出力整合回路16は半導体基板12の外部に形成されている。図2は、本発明の実施の形態1に係る半導体基板と出力整合回路を示す平面図である。半導体基板12上には、ゲートRFパッド20が形成されている。ゲートRFパッド20は、ゲート引出電極22に接続されている。ゲート引出電極22はゲートフィード部24に接続されている。ゲートフィード部24には櫛歯状のゲートフィンガー26が形成されている。半導体基板12上にはゲートRFパッド20を挟むようにソースパッド30が形成されている。ソースパッド30には櫛歯状のソース電極32が接続されている。半導体基板12上には、複数のトランジスタセル12a、12b、12c、12dのドレイン電極40が形成されている。ドレイン電極40は櫛歯状に形成されている。ドレイン電極40、ゲートフィンガー26、及びソース電極32によりトランジスタセルの電極が構成されている。半導体基板12上には、ドレイン電極40と接続されたドレインパッド42が形成されている。ドレインパッド42は、長手方向と短手方向を有するように細長く形成されている。ドレインパッド42の長手方向に沿ってドレイン電極40が接続されている。複数のトランジスタセル12a、12b、12c、12dの全てのドレイン電極40が1つのドレインパッド42に接続されている。半導体基板12には、ドレインパッド42の長手方向に沿ってドレインパッド42と接するようにイオン注入抵抗44が形成されている。イオン注入抵抗44は、不純物イオンを半導体基板12に注入し、熱処理を施すことで形成される。イオン注入抵抗44は、半導体基板12上でループ発振を起こす閉ループに並列に数オーム~数十オーム程度の抵抗値の抵抗を付加するものである。半導体基板12上には、イオン注入抵抗44を介してドレインパッド42と接するようにフローティング電極46が形成されている。これにより、イオン注入抵抗44は、長手方向に沿ってドレインパッド42とフローティング電極46に挟まれている。出力整合回路16はパッド16aを備えている。ドレインパッド42とパッド16aはボンディングワイヤ18a、18b、18c、18dで接続されている。図3は、図2のIII-III破線における断面矢示図である。図3には、半導体基板12に形成されたイオン注入抵抗44がドレインパッド42と接することが示されている。本発明の実施の形態1に係る電力増幅器は上述の構成を備えている。半導体基板12上に形成するトランジスタセルの数が多いほど近接するトランジスタセル間で多数の閉ループが形成されるため、ループ発振を生じやすい。ところが、本発明の実施の形態1に係る電力増幅器10によれば、半導体基板12上でループ発振を起こす閉ループに並列にイオン注入抵抗44を形成する。そのため、イオン注入抵抗44をトランジスタセル間の並列抵抗として機能させ、半導体基板12上で生じるあらゆるモードのループ発振を抑制できる。なおトランジスタセル間に形成された抵抗はアイソレーション抵抗と呼ばれることがある。しかも、イオン注入抵抗44の抵抗値はイオン注入量やイオン注入エネルギなどにより容易に制御できるので、ループ発振抑制に必要な数オーム~数十オーム程度の抵抗値を容易に実現できる。特に、半導体基板12としてGaNなどのエピシート抵抗の高い材料を用いる場合でも、容易に数オーム~数十オーム程度の抵抗値を有する抵抗を形成できる。また、ボンディングワイヤ18a、18b、18c、18dは、イオン注入抵抗44を飛び越して接続されているので、イオン注入抵抗44による電力増幅器10の利得や出力等の諸特性への影響を回避できる。図4は、ループ発振の有無をナイキスト判別法でシミュレーションした結果を示す図である。ナイキスト判別法とは、各周波数におけるトランジスタの還送比ループゲインをPolarチャート上にプロットし、その軌跡が負の実軸と交点をもつか否かで発振の有無を判別する方法である非特許文献1、2参照。図4Aは、本発明の実施の形態1に係るイオン注入抵抗44を有しない電力増幅器のシミュレーション結果を示す。この場合の還送比の軌跡は、7.6GHz付近で負の実軸と交点を持っており、部分的に発振条件を満たしている。図4Bは、本発明の実施の形態1に係るイオン注入抵抗44を形成した場合のシミュレーション結果を示す。この場合の還送比の軌跡は、全ての周波数において負の実軸と交わらない。すなわち、イオン注入抵抗44によりループ発振の発振電力を吸収できている。なお、これらのシミュレーションは32個のトランジスタセルを並列形成した半導体基板について実施したものである。本発明の実施の形態1に係る電力増幅器10では、トランジスタセルはFETで形成したが、例えばバイポーラトランジスタなどの他のトランジスタで形成してもよい。また、半導体基板12はGaNで形成したが、例えばGaAsなどの他の材料で形成してもよい。ボンディングワイヤ18a、18b、18c、18dは、電気的な接続に用いられる他の配線に置き換えてもよい。実施の形態2.本発明の実施の形態2に係る電力増幅器は、本発明の実施の形態1に係る電力増幅器と共通点が多いため、本発明の実施の形態1に係る電力増幅器との相違点を中心に説明する。図5は、本発明の実施の形態2に係る半導体基板と出力整合回路を示す平面図である。半導体基板12には、フローティング電極46を介してイオン注入抵抗44と接するように追加イオン注入抵抗50が形成されている。追加イオン注入抵抗50は、不純物イオンを半導体基板12に注入し、熱処理を施すことで形成されている。半導体基板12上には、追加イオン注入抵抗50を介してフローティング電極46と接するように追加フローティング電極52が形成されている。そして、ドレインパッド42とフローティング電極46は、ボンディングワイヤ60、62、64、66で接続されている。本発明の実施の形態1に係る電力増幅器の場合、イオン注入抵抗を形成した後は閉ループに並列に接続される抵抗の抵抗値を変えることはできない。ところが、本発明の実施の形態2に係る電力増幅器によれば、イオン注入抵抗を形成した後にも閉ループに並列に接続される抵抗の抵抗値を変更することができる。すなわち、ボンディングワイヤ60、62、64、66の有無により2通りの抵抗値を実現できる。なお、本発明の実施の形態2に係る電力増幅器は少なくとも本発明の実施の形態1と同程度の変形が可能である。実施の形態3.本発明の実施の形態3に係る電力増幅器は、本発明の実施の形態1に係る電力増幅器と共通点が多いため、本発明の実施の形態1に係る電力増幅器との相違点を中心に説明する。図6は、本発明の実施の形態3に係る半導体基板と出力整合回路を示す平面図である。本発明の実施の形態3に係る電力増幅器は、トランジスタセル毎に独立したドレインパッドを有することを特徴とする。本発明の実施の形態3に係る電力増幅器は、第1ドレインパッド70を有している。第1ドレインパッド70は第1トランジスタセル12aのドレインパッドである。第1ドレインパッド70の隣には、これと分離して第2ドレインパッド72が形成されている。第2ドレインパッド72は第2トランジスタセル12bのドレインパッドである。第2ドレインパッド72の隣には、第1第2ドレインパッド70、72と分離して第3ドレインパッド74が形成されている。第3ドレインパッド74は第3トランジスタセル12cのドレインパッドである。第3ドレインパッド74の隣には、第1~第3ドレインパッド70、72、74と分離して第4ドレインパッド76が形成されている。第4ドレインパッド76は第4トランジスタセル12dのドレインパッドである。第1~第4ドレインパッド70、72、74,76は、イオン注入抵抗44のみを介して接続されている。例えば、第1ドレインパッド70と第2ドレインパッド72は、直接接触せずにイオン注入抵抗44を介して接続されている。本発明の実施の形態3に係る電力増幅器によれば、第1~第4ドレインパッド70、72、74,76がイオン注入抵抗44のみを介して接続される。これにより、ループ発振を起こす閉ループを形成するドレインパッドと別のドレインパッドの間に直列にイオン注入抵抗44が接続される。よって、イオン注入抵抗44をアイソレーション抵抗として機能させ、ループ発振を抑制することができる。本発明の実施の形態3に係る電力増幅器では、トランジスタセル毎に独立のドレインパッドを形成したが、複数トランジスタセル毎に1つのドレインパッドを形成してもよい。なお、本発明の実施の形態3に係る電力増幅器は少なくとも本発明の実施の形態1と同程度の変形は可能である。実施の形態4.本発明の実施の形態4に係る電力増幅器は、本発明の実施の形態3に係る電力増幅器と共通点が多いため、本発明の実施の形態3に係る電力増幅器との相違点を中心に説明する。図7は、本発明の実施の形態4に係る半導体基板と出力整合回路を示す平面図である。本発明の実施の形態4に係る電力増幅器は、イオン注入抵抗80が、第1ドレインパッド70と第2ドレインパッド72の間、第2ドレインパッド72と第3ドレインパッド74の間、及び第3ドレインパッド74と第4ドレインパッド76の間にまで伸びていることを特徴とする。本発明の実施の形態4に係る電力増幅器によれば、イオン注入抵抗80がドレインパッド間に伸びているため、ドレインパッド間の抵抗値を制御しやすくなる。また、ドレインパッドとそれに隣接するドレインパッドとの間隔を変更することで容易にドレインパッド間の抵抗値を制御できる。なお、本発明の実施の形態4に係る電力増幅器は少なくとも本発明の実施の形態1と同程度の変形は可能である。"