電源端子に入力された電源電圧から内部電源電圧を生成し、ロジック回路に供給する内部電源電圧生成回路であって、入力に与えられる電圧に追従するように出力電圧を生ずる出力トランジスタと、前記出力トランジスタの入力に設けられた電圧源と、を備え、前記内部電源電圧が、前記電圧源を構成するN型トランジスタの閾値電圧とP型トランジスタの閾値電圧の絶対値の和に基づいて与えられる、ことを特徴とする内部電源電圧生成回路。前記電圧源を構成する各トランジスタは、前記ロジック回路を構成する各トランジスタと同一の製造プロセスで形成される、ことを特徴とする請求項1に記載の内部電源電圧生成回路。前記出力トランジスタが、MOSトランジスタであることを特徴とする請求項1または2に記載の内部電源電圧生成回路。前記出力トランジスタが、バイポーラトランジスタであることを特徴とする請求項1または2に記載の内部電源電圧生成回路。しかし、従来の技術では、内部電源電圧DVDDが、ロジック回路702を構成するP型トランジスタとN型トランジスタの閾値電圧と無相関である為、トランジスタの閾値電圧ばらつきに依って、ロジック回路702の動作時の貫通電流がばらついてしまう。ロジック回路702の貫通電流は、ロジック回路702を構成するP型トランジスタとN型トランジスタが同時にオン状態となることにより生じる。ロジック回路702を構成するP型トランジスタとN型トランジスタの閾値電圧の絶対値の和よりも電源電圧が大きいと、トランジスタに加わるオーバードライブ電圧が大きくなる為、貫通電流は大きくなる。すなわち、閾値電圧の絶対値が低いほど、トランジスタに加わるオーバードライブ電圧が大きくなる為、貫通電流は大きくなる。この為、ロジック回路702を構成するP型トランジスタとN型トランジスタの閾値電圧の絶対値が低めにばらついてしまうと、ロジック回路702の動作時の貫通電流が過大となってしまい、消費電流が大きくなってしまうという問題点があった。つまり、内部電源電圧DVDDが供給される、ロジック回路702の動作時の貫通電流は、ロジック回路を構成するP型トランジスタとN型トランジスタの閾値電圧に依存してしまい、消費電流が大きくなってしまう。そこで、この発明は、上記の様な問題点を解決するために考案されたものであり、内部電源電圧を供給されるロジック回路の動作時の貫通電流が、ロジック回路を構成するP型トランジスタとN型トランジスタの閾値電圧ばらつきの影響により、過大とならない内部電源電圧生成回路を実現するものである。本発明の内部電源電圧生成回路は、入力に与えられる電圧に追従するように出力電圧を生ずる出力トランジスタと、前記出力トランジスタの入力に設けられた電圧源と、を備え、前記内部電源電圧が、前記電圧源を構成するN型トランジスタの閾値電圧とP型トランジスタの閾値電圧の絶対値の和に基づいて与えられる、ことを特徴とする内部電源電圧生成回路、とした。本発明の内部電源電圧生成回路によれば、内部電源電圧を供給されるロジック回路の動作時の貫通電流が、ロジック回路を構成するP型トランジスタとN型トランジスタの閾値電圧ばらつきの影響により過大とならず、消費電流を抑えることが可能な内部電源電圧生成回路を提供することが出来る。図1は、本発明の第1の実施形態の内部電源電圧生成回路を示すブロック図である。第1の実施形態の内部電源電圧生成回路は、N型MOSのトランジスタ701と、電圧源101とを備えている。トランジスタ701は、ドレインを電源端子に接続され、ソースを内部電源電圧出力端子DVDDに接続される。電圧源101は、トランジスタ701のゲートに接続される。内部電源電圧出力端子DVDDには、負荷であるロジック回路702が接続される。以下に、本発明の第1の実施形態の内部電源電圧生成回路の動作について説明する。飽和接続されるトランジスタ701は、ゲートに与えられた電圧VDDを、ソースフォロワの構成により、内部電源電圧DVDDに降圧して出力する。すなわち、入力端子であるゲートに与えられた入力電圧VDDを、これに追従するようにソースに内部電源電圧DVDDとして出力する。この内部電源電圧DVDDと接地電圧VSSとで、ロジック回路702は動作する。電圧源101の電圧を、適切な値で、トランジスタ701のゲートに与えることにより、内部電源電圧DVDDが、ロジック回路702を構成するN型トランジスタの閾値電圧とP型トランジスタの閾値電圧の絶対値の和となるように制御している。前述の通り、ロジック回路702の動作時の貫通電流は、ロジック回路702を構成するP型トランジスタとN型トランジスタが同時にオン状態となることにより生じる。ロジック回路702の電源電圧たる内部電源電圧DVDDが、ロジック回路702を構成するN型トランジスタとP型トランジスタの閾値電圧の絶対値の和となるように制御することにより、ロジック回路702を構成するN型トランジスタとP型トランジスタのオーバードライブ電圧を小さく抑えることが可能となる。すなわち、ロジック回路702の動作時の貫通電流が、ロジック回路702を構成するN型トランジスタとP型トランジスタの閾値電圧ばらつきの影響により過大とならず、消費電流を抑えることが可能な、内部電源電圧生成回路を提供することが出来る。電圧源101は、例えば、図2に示す様なN型トランジスタとP型トランジスタを飽和接続した回路に依るもので、構成される。電圧源101の各トランジスタは、ロジック回路702を構成するトランジスタと同一の製造プロセスで形成される。電流源201の与える電流は小さく、トランジスタ701のゲートには、N型トランジスタの閾値電圧の2倍と、P型トランジスタの閾値電圧の絶対値の和が生じる。内部電源電圧DVDDは、トランジスタ701のゲート電圧から、トランジスタ701のゲートソース間電圧、すなわち、N型トランジスタの閾値電圧を減算した値となる為、内部電源電圧DVDDは、N型トランジスタとP型トランジスタの閾値電圧の絶対値の和として与えられる。上記において、図2に示す電圧源101は、各トランジスタがロジック回路702を構成するトランジスタと同一の製造プロセスで形成されたものとして説明したが、例えば、トランジスタ204とトランジスタ701は、同一の製造プロセスで形成されていれば、ロジック回路702と異なる製造プロセスで形成されたものであってもよい。電圧源101は、また例えば、図3に示す回路によっても、構成できる。ここで、図3に示す電圧源101の各トランジスタは、ロジック回路702を構成するトランジスタと、同一の製造プロセスで形成される。電流源301及び302の与える電流は小さいので、トランジスタ701のゲートには、N型トランジスタの閾値電圧の2倍とP型トランジスタの閾値電圧の絶対値の和が生じる。内部電源電圧DVDDは、トランジスタ701のゲート電圧から、トランジスタ701のゲートソース間電圧、すなわち、N型トランジスタの閾値電圧を減算した値となる為、結局、内部電源電圧DVDDは、N型トランジスタの閾値電圧とP型トランジスタの閾値電圧の絶対値の和として与えられることになる。図4は、第2の実施形態の内部電源電圧生成回路を示すブロック図である。図1の内部電源電圧生成回路との相違は、トランジスタ701がP型に代えられている点と、ロジック回路702が電圧VDDとトランジスタ701のソースとの間に備えられている点と、電圧源701が電圧VDDとトランジスタ701のゲートとの間に備えられている点にある。以下に、第2の実施形態の内部電源電圧生成回路の動作について説明する。電圧源101の電圧を、適切な値で、トランジスタ701のゲートに与えることにより、内部電源電圧DVDDが、ロジック回路702を構成するN型トランジスタの閾値電圧とP型トランジスタの閾値電圧の絶対値の和となるように制御している。前述の通り、ロジック回路702の動作時の貫通電流は、ロジック回路702を構成するP型トランジスタとN型トランジスタが同時にオン状態となることにより生じる。ロジック回路702の電源電圧たる電圧VDDと内部電源電圧DVDDとの差電圧が、ロジック回路702を構成するN型トランジスタの閾値電圧とP型トランジスタの閾値電圧の絶対値の和となるように制御することにより、ロジック回路702を構成するN型トランジスタとP型トランジスタのオーバードライブ電圧を小さく抑えることが可能となる。すなわち、ロジック回路702の動作時の貫通電流が、ロジック回路702を構成するN型トランジスタとP型トランジスタの閾値電圧ばらつきの影響により過大とならず、消費電流を抑えることが可能な、内部電源電圧生成回路を提供することが出来る。電圧源101は、例えば、図5に示す様なN型トランジスタとP型トランジスタを飽和接続した回路に依るもので、構成される。図5に示す電圧源101の各トランジスタは、ロジック回路702を構成するトランジスタと、同一の製造プロセスで形成される。電流源501の与える電流は小さいので、電圧VDDとトランジスタ701のゲート電圧との差電圧は、N型トランジスタの閾値電圧と、P型トランジスタの閾値電圧の2倍の絶対値の和となる。電圧VDDと内部電源電圧DVDDとの差電圧は、トランジスタ701のゲート電圧に、トランジスタ701のゲートソース間電圧、すなわち、P型トランジスタの閾値電圧を加算した値となる為、結局、電圧VDDと内部電源電圧DVDDとの差電圧は、N型トランジスタとP型トランジスタの閾値電圧の絶対値の和として与えられることになる。上記において、図5に示す電圧源101の各トランジスタは、ロジック回路702を構成するトランジスタと、同一の製造プロセスで形成されたものとして説明したが、例えば、トランジスタ504とトランジスタ701は、同一の製造プロセスで形成されていれば、ロジック回路702と異なる製造プロセスで形成されたものであってもよい。電圧源101は、また例えば、図6に示す回路によっても、構成できる。図6に示す電圧源101の各トランジスタは、ロジック回路702を構成するトランジスタと、同一の製造プロセスで形成される。電流源601及び602の与える電流は小さいので、電圧VDDとトランジスタ701のゲート電圧との差電圧は、N型トランジスタの閾値電圧と、P型トランジスタの閾値電圧の2倍の絶対値の和となる。電圧VDDと内部電源電圧DVDDとの差電圧は、トランジスタ701のゲート電圧に、トランジスタ701のゲートソース間電圧、すなわち、P型トランジスタの閾値電圧を加算した値となる為、結局、電圧VDDと内部電源電圧DVDDとの差電圧は、N型トランジスタとP型トランジスタの閾値電圧の絶対値の和として与えられることになる。本実施形態の内部電源電圧生成回路は、以上の構成にすることにより、内部電源電圧を供給されるロジック回路の動作時の貫通電流が、ロジック回路を構成するP型トランジスタとN型トランジスタの閾値電圧ばらつきの影響により過大とならず、消費電流を抑えることが可能な、内部電源電圧生成回路を提供することが出来る。なお、本実施形態の内部電源電圧生成回路では、トランジスタ701に常時電流を流す為の電流源を設けずに説明したが、これを設けてもよい。但し、ロジック回路702のリーク電流がそれを代替できれば、電流源を設ける必要は無い。また、トランジスタ701はMOSトランジスタであるとして説明したが、バイポーラトランジスタなど、その他のトランジスタであってもよい。トランジスタ701は、入力された電圧に追従するように内部電源電圧DVDDとして出力し、入出力間電圧が電圧源101を構成するトランジスタの閾値で相殺されれば、同様の効果が得られることは明らかである。例えば、これがMOSトランジスタであれば、ゲート電流は基本的に流れない為、低消費のメリットが得られ、これがバイポーラトランジスタであれば、MOSトランジスタと比べて、高速動作可能である為、高速化のメリットが得られる。また、電圧源101は、図2~6に示すような回路として説明したが、同様の機能を有すれば、これに限定されない。また、本実施形態の内部電源電圧生成回路における、トランジスタ701対するバックゲート電圧効果による閾値電圧の変動は、内部電源電圧DVDDに対する影響が小さければ、無視してもよい。すなわち、トランジスタ701対するバックゲート電圧効果の有無に係わらず、同様の効果が得られる。