要素形状から構成された素子構造を有する素子の出力特性を素子毎に記録する実測値記憶手段と、前記素子構造の要素形状を等価回路に変換したモデルパラメータで表わした等価回路モデルを生成するモデル生成手段と、入出力手段に接続された制御手段とを備えた素子解析システムであって、前記制御手段が、前記実測値記憶手段に記録された素子毎に、前記モデル生成手段により生成された等価回路モデルのモデルパラメータについて、前記出力特性を算出するためのパラメータ値を計算する手段と、前記モデルパラメータ毎にパラメータ値の統計値を算出する手段と、前記統計値を用いて、モデルパラメータに対応する要素形状の評価結果を出力する手段とを備えたことを特徴とする素子解析システム。前記制御手段は、モデルパラメータに対応する要素形状の評価結果として、ばらつきが基準値より大きい要素形状を特定して出力することを特徴とする請求項1に記載の素子解析システム。前記実測値記憶手段には、一基板上に形成された複数の素子の出力特性が記録されており、前記制御手段は、前記実測値記憶手段に記録された出力特性から、要素形状毎に基板上の面内ばらつきを算出し、この面内ばらつきが大きい要素形状を出力することを特徴とする請求項1又は2に記載の素子解析システム。前記制御手段は、新たな素子構造を取得した場合、前記素子構造を構成する要素形状の統計値を用いて、新たな素子構造の素子の出力特性を予測することを特徴とする請求項1~3のいずれか一つに記載の素子解析システム。前記制御手段は、前記パラメータ値の統計値のばらつき分布により出力値を算出するパラメータ生成関数を作成し、前記制御手段は、このパラメータ生成関数により生成された出力値を用いて、新たな要素形状を含めた素子の出力特性の統計値を予測することを特徴とする請求項4に記載の素子解析システム。要素形状から構成された素子構造を有する素子の出力特性を素子毎に記録する実測値記憶手段と、前記素子構造の要素形状を等価回路に変換したモデルパラメータで表わした等価回路モデルを生成するモデル生成手段と、入出力手段に接続された制御手段とを備えた素子解析システムを用いて、素子を解析するための方法であって、前記制御手段が、前記実測値記憶手段に記録された素子毎に、前記モデル生成手段により生成された等価回路モデルのモデルパラメータについて、前記出力特性を算出するためのパラメータ値を計算する段階と、前記モデルパラメータ毎にパラメータ値の統計値を算出する段階と、前記統計値を用いて、モデルパラメータに対応する要素形状の評価結果を出力する段階とを実行することを特徴とする素子解析方法。要素形状から構成された素子構造を有する素子の出力特性を素子毎に記録する実測値記憶手段と、前記素子構造の要素形状を等価回路に変換したモデルパラメータで表わした等価回路モデルを生成するモデル生成手段と、入出力手段に接続された制御手段とを備えた素子解析システムを用いて、素子を解析するためのプログラムであって、前記制御手段を、前記実測値記憶手段に記録された素子毎に、前記モデル生成手段により生成された等価回路モデルのモデルパラメータについて、前記出力特性を算出するためのパラメータ値を計算する手段、前記モデルパラメータ毎にパラメータ値の統計値を算出する手段、前記統計値を用いて、モデルパラメータに対応する要素形状の評価結果を出力する手段として機能させることを特徴とする素子解析プログラム。同一構造の素子を製造する場合、素子により製造ばらつきが生じることがある。特に、MEMSにおいては、機械要素が含まれるため、この要素の大きさや形状により、機械的特性や電気的特性に特性ばらつきが生じることがある。この場合、走査型電子顕微鏡SEM:ScanningElectronMicroscopeを用いて、複数の素子の構造を観察比較することにより、特性ばらつきの原因を解析することも可能である。しかし、SEMによる観察には手間や時間がかかる。また、素子の内部構造を観察するためには、断面SEM等を用いる破壊検査が必要である。本発明は、複数の要素形状から構成された素子において、各要素形状を効率的に評価するための素子解析システム、素子解析方法及び素子解析プログラムを提供することにある。上記問題点を解決するために、請求項1に記載の発明は、要素形状から構成された素子構造を有する素子の出力特性を素子毎に記録する実測値記憶手段と、前記素子構造の要素形状を等価回路に変換したモデルパラメータで表わした等価回路モデルを生成するモデル生成手段と、入出力手段に接続された制御手段とを備えた素子解析システムであって、前記制御手段が、前記実測値記憶手段に記録された素子毎に、前記モデル生成手段により生成された等価回路モデルのモデルパラメータについて、前記出力特性を算出するためのパラメータ値を計算する手段と、前記モデルパラメータ毎にパラメータ値の統計値を算出する手段と、前記統計値を用いて、モデルパラメータに対応する要素形状の評価結果を出力する手段とを備えたことを要旨とする。請求項2に記載の発明は、請求項1に記載の素子解析システムにおいて、前記制御手段は、モデルパラメータに対応する要素形状の評価結果として、ばらつきが基準値より大きい要素形状を特定して出力することを要旨とする。請求項3に記載の発明は、請求項1又は2に記載の素子解析システムにおいて、前記実測値記憶手段には、一基板上に形成された複数の素子の出力特性が記録されており、前記制御手段は、前記実測値記憶手段に記録された出力特性から、要素形状毎に基板上の面内ばらつきを算出し、この面内ばらつきが大きい要素形状を出力することを要旨とする。請求項4に記載の発明は、請求項1~3のいずれか一つに記載の素子解析システムにおいて、前記制御手段は、新たな素子構造を取得した場合、前記素子構造を構成する要素形状の統計値を用いて、新たな素子構造の素子の出力特性を予測することを要旨とする。請求項5に記載の発明は、請求項4に記載の素子解析システムにおいて、前記制御手段は、前記パラメータ値の統計値のばらつき分布により出力値を算出するパラメータ生成関数を作成し、前記制御手段は、このパラメータ生成関数により生成された出力値を用いて、新たな要素形状を含めた素子の出力特性の統計値を予測することを要旨とする。請求項6に記載の発明は、要素形状から構成された素子構造を有する素子の出力特性を素子毎に記録する実測値記憶手段と、前記素子構造の要素形状を等価回路に変換したモデルパラメータで表わした等価回路モデルを生成するモデル生成手段と、入出力手段に接続された制御手段とを備えた素子解析システムを用いて、素子を解析するための方法であって、前記制御手段が、前記実測値記憶手段に記録された素子毎に、前記モデル生成手段により生成された等価回路モデルのモデルパラメータについて、前記出力特性を算出するためのパラメータ値を計算する段階と、前記モデルパラメータ毎にパラメータ値の統計値を算出する段階と、前記統計値を用いて、モデルパラメータに対応する要素形状の評価結果を出力する段階とを実行することを要旨とする。請求項7に記載の発明は、要素形状から構成された素子構造を有する素子の出力特性を素子毎に記録する実測値記憶手段と、前記素子構造の要素形状を等価回路に変換したモデルパラメータで表わした等価回路モデルを生成するモデル生成手段と、入出力手段に接続された制御手段とを備えた素子解析システムを用いて、素子を解析するためのプログラムであって、前記制御手段を、前記実測値記憶手段に記録された素子毎に、前記モデル生成手段により生成された等価回路モデルのモデルパラメータについて、前記出力特性を算出するためのパラメータ値を計算する手段、前記モデルパラメータ毎にパラメータ値の統計値を算出する手段、前記統計値を用いて、モデルパラメータに対応する要素形状の評価結果を出力する手段として機能させることを要旨とする。作用請求項1、6、7に記載の発明によれば、制御手段は、実測値記憶手段に記録された素子毎に、モデル生成手段により生成された等価回路モデルのモデルパラメータについて、出力特性を算出するためのパラメータ値を計算する。次に、モデルパラメータ毎にパラメータ値の統計値を算出する。そして、統計値を用いて、モデルパラメータに対応する要素形状の評価結果を出力する。これにより、実際に測定された出力特性から、要素形状のばらつきを評価して、この評価結果を提供することができる。請求項2に記載の発明によれば、制御手段は、パラメータに対応する要素形状の評価結果として、ばらつきが基準値より大きい要素形状を特定して出力する。これにより、ばらつきが大きい要素形状を把握することができる。請求項3に記載の発明によれば、制御手段は、実測値記憶手段に記録された出力特性から、要素形状毎に基板上の面内ばらつきを算出し、この面内ばらつきが大きい要素形状を出力する。これにより、基板上に配置された素子の位置に対応したばらつきを把握することができる。請求項4に記載の発明によれば、制御手段は、新たな素子構造を取得した場合、素子構造を構成する要素形状の統計値を用いて、新たな素子構造の素子の出力特性を予測する。これにより、実測された出力特性に基づいて評価した要素形状のばらつきを考慮して、新たな要素形状を含めた素子構造の出力特性を予測することができる。請求項5に記載の発明によれば、制御手段は、パラメータ値の統計値のばらつき分布により出力値を算出するパラメータ生成関数を生成し、前記制御手段は、このパラメータ生成関数により作成された出力値を用いて、新たな要素形状を含めた素子の出力特性の統計値を予測する。これにより、パラメータ生成関数を用いて、擬似的にばらつき状態を生成することができる。本発明によれば、複数の要素形状から構成された素子において、各要素形状を効率的に評価することができる。以下、本発明の素子解析システム、素子解析方法及び素子解析プログラムを具体化した一実施形態を図1~図4に基づいて説明する。本実施形態においては、電気機械エネルギー変換素子MEMSの特性ばらつきの評価や、ばらつきを考慮した出力特性の予測を行なう。このために、素子解析システムとして、図1に示す素子解析装置20を用いる。この素子解析装置20において特性予測を行なう対象である構造体として、図2に示すように、複数の要素形状a~eが結合された素子構造を想定する。このような構造を有する複数の素子を、同一基板上に作成し、各素子の出力特性電気的特性や機械的特性を測定する。そして、この素子構造を変換した等価回路モデルにおける回路要素モデルパラメータについて、各素子のパラメータ値により、基板上の素子構造の統計的評価面内ばらつきを行なう。更に、統計的評価を考慮して、新たな素子構造の出力特性の予測を行なう。素子解析装置20は、素子の特性評価処理や予測処理を行なうコンピュータシステムである。この素子解析装置20には、図1に示すように、入出力手段としての入力部11及び出力部12が接続されている。入力部11は、出力特性を測定した複数の素子の実測値や、評価対象の素子の構造情報を入力するためのユーザインターフェイスである。この入力部11は、キーボードやポインティングデバイスなどにより構成される。出力部12は、素子解析装置20において実行された評価処理や特性予測処理の結果を出力するユーザインターフェイスである。この出力部12は、ディスプレイにより構成される。素子解析装置20は、制御部21、実測特性データ記憶部22、パラメータ値記憶部23、統計値データ記憶部24、パラメータ生成部25、等価回路ジェネレータ27を備える。制御部21は、評価対象である素子の出力特性を評価して、この素子の要素形状の評価結果を出力する。この制御部21は、図示しないCPU、RAM及びROM等からなる制御手段として機能し、後述する処理実測値登録段階、モデルパラメータ算出段階、統計処理段階及びシミュレーション段階等を含む処理を行なう。そして、このための素子解析プログラムを実行することにより、制御部21は、実測値登録手段211、モデルパラメータ算出手段212、統計処理手段213及びシミュレーション処理手段214等として機能する。実測値登録手段211は、実測された各素子の出力特性の値を実測特性データ記憶部22に登録する処理を実行する。モデルパラメータ算出手段212は、実測特性データ記憶部22に記憶された出力特性を、等価回路ジェネレータ27によって生成された等価回路モデルに適用して、等価回路モデルを構成する回路要素モデルパラメータのパラメータ値を算出する処理を実行する。統計処理手段213は、各モデルパラメータについて算出したパラメータ値の統計値を算出する統計処理を実行する。本実施形態では、統計値として平均値や分散値を算出する。この統計処理手段213は、ばらつきが大きいモデルパラメータを特定するための基準値に関するデータを保持している。シミュレーション処理手段214は、算出した統計値を用いて、他の素子に関連するシミュレーション処理を実行する。本実施形態では、新規構造を有する素子についての出力特性の予測処理や、素子周辺回路の設計処理を実行する。このシミュレーション処理手段214は、新規構造を有する素子の出力特性を予測するために、素子形状を組み合わせて設計された新たな素子構造における等価回路モデルを用いる。更に、本実施形態のシミュレーション処理手段214は、周辺回路を設計するための周辺回路設計テーブルを記憶している。この周辺回路設計テーブルには、出力特性の出力値のばらつき幅に対応して、周辺回路に求められる条件周辺回路構成が記録されている。実測特性データ記憶部22は実測値記憶手段として機能する。この実測特性データ記憶部22には、図3aに示すように、作製した各素子の出力特性についての実測特性レコード220が記録される。この実測特性レコード220は、各素子の出力特性が実測され、後述する統計評価処理において出力特性の実測値の登録が行なわれた場合に記録される。この実測特性レコード220には、素子番号、出力特性に関するデータが記録される。素子番号データ領域には、出力特性を測定した各素子を識別するための番号に関するデータが記録される。例えば、同一基板上に作製された素子の場合、この素子番号により、各素子の位置基板上の座標を特定することができる。出力特性データ領域には、この素子において実測された出力特性が記録される。この出力特性には、例えば、電流-周波数特性等の電気的特性や、加速度-出力電圧特性等の機械的特性が記録される。パラメータ値記憶部23には、図3bに示すように、出力特性を実測した各素子について、等価回路モデルにおけるモデルパラメータに関するパラメータ値レコード230が記憶されている。このパラメータ値レコード230は、後述する統計評価処理においてモデルパラメータの算出を行なった場合に記録される。このパラメータ値レコード230には、素子番号、パラメータセットに関するデータが記録される。素子番号データ領域には、測定された各素子を識別するための番号に関するデータが記録される。パラメータセットデータ領域には、この素子の素子構造における等価回路モデルを構成する回路要素モデルパラメータのパラメータ値に関するデータが記録される。例えば、等価回路モデルが複数の回路要素インダクタ、キャパシタ、レジスタ等から構成されている場合、誘導値、容量値、抵抗値等が記録される。統計値データ記憶部24には、図3cに示すように、測定した素子の素子構造のモデルパラメータについての統計値レコード240が記録される。この統計値レコード240は、後述する統計評価処理を行なった場合に記録される。この統計値レコード240には、モデルパラメータ、統計値に関するデータが記録される。モデルパラメータデータ領域には、素子構造についての等価回路を構成する各モデルパラメータを特定するための識別子に関するデータが記録される。統計値データ領域には、このモデルパラメータについての統計値に関するデータが記録される。本実施形態では、統計値として、平均値及び分散値に関するデータが記録される。パラメータ生成部25には、図3dに示すように、測定した素子の素子構造のモデルパラメータについてのパラメータ生成レコード250が記録される。このパラメータ生成レコード250は、後述するシミュレーション処理を行なった場合に記録される。このパラメータ生成レコード250には、モデルパラメータ、パラメータ生成関数に関するデータが記録される。モデルパラメータデータ領域には、素子構造についての等価回路を構成する各モデルパラメータを特定するための識別子に関するデータが記録される。パラメータ生成関数データ領域には、このモデルパラメータについての統計値を擬似的に生成するための関数に関するデータが記録される。本実施形態では、統計値で表わされる分散状態を生成するための乱数発生関数乱数発生手段に関するデータが記録される。等価回路ジェネレータ27はモデル生成手段として機能し、素子構造の形状パラメータに基づいて、この素子構造の電気的等価回路を生成する処理を実行する。この等価回路モデルの生成には、特許文献1に記載された解析支援方法を用いる。更に、等価回路ジェネレータ27は、生成した等価回路の出力特性を表わす解析式を生成する。この解析式は、等価回路を構成する各回路要素を変数としており、素子の入力値に対して出力特性を算出することができる。次に、上述した素子解析装置20を用いて、素子のばらつきを評価する処理について、図4を用いて説明する。ここでは、統計評価処理、評価出力処理及びシミュレーション処理の順番で説明する。統計評価処理まず、作製した複数の素子の出力特性を測定する。本実施形態では、1枚の基板上に、同一構造の複数の素子を作製し、各素子の機械的特性や電気的特性を測定する。そして、測定した各素子を特定するための素子番号に関連付けて、特定した出力特性の実測値データを所定の記憶媒体に記録する。この場合、素子解析装置20の制御部21は、出力特性の実測値の登録処理を実行するステップS11。具体的には、制御部21の実測値登録手段211は、出力特性登録画面を出力部12に表示する。この出力特性登録画面には、素子構造入力欄、素子番号入力欄、出力特性入力欄が設けられている。ここで、入力部11を用いて、測定した素子の素子構造を特定するための形状パラメータを素子構造入力欄に入力する。次に、各素子を特定するための素子番号を素子番号入力欄に設定する。そして、出力特性入力欄において、この素子番号に対応する出力特性を指定する。この場合、実測値登録手段211は、素子番号毎に出力特性の実測値データを記憶媒体から取得して、素子番号に関連付けて、実測特性データ記憶部22に記録する。評価対象の全素子の実測値データが実測特性データ記憶部22に登録された場合、素子解析装置20の制御部21は、実測値を実現する要素形状のモデルパラメータの生成処理を実行するステップS12。具体的には、制御部21のモデルパラメータ算出手段212は、出力特性登録画面において設定された形状パラメータ素子構造を構成する形状要素、大きさ等を取得する。次に、モデルパラメータ算出手段212は、この形状パラメータを等価回路ジェネレータ27に供給する。この場合、等価回路ジェネレータ27は、取得した形状パラメータを仮記憶するとともに、形状パラメータに対応した等価回路モデル、この等価回路の解析式を生成する。そして、等価回路ジェネレータ27は、生成した等価回路モデル、解析式をモデルパラメータ算出手段212に供給する。次に、モデルパラメータ算出手段212は、等価回路ジェネレータ27から取得した等価回路モデルや解析式に対して、素子毎に出力特性の実測値を適用することにより、等価回路モデルを構成するモデルパラメータ回路要素のパラメータ値を算出する。そして、モデルパラメータ算出手段212は、算出した各パラメータ値パラメータセットを、素子番号に関連づけてパラメータ値記憶部23に記録する。次に、素子解析装置20の制御部21は、統計処理を実行するステップS13。具体的には、制御部21の統計処理手段213は、パラメータ値記憶部23から、モデルパラメータ毎にすべてのパラメータ値を取得する。次に、統計処理手段213は、公知の統計処理方法により、モデルパラメータ毎にパラメータ値の統計値平均値及び分散値を算出する。そして、統計処理手段213は、算出した統計値を、各モデルパラメータに関連付けて統計値データ記憶部24に記録する。評価出力処理次に、評価出力処理について説明する。この評価出力処理は、前述の統計評価処理を終了した場合に実行される。ここで、まず、素子解析装置20の制御部21は、ばらつきが大きいモデルパラメータの特定処理を実行するステップS21。具体的には、制御部21の統計処理手段213は、統計値データ記憶部24から、モデルパラメータ毎の統計値を取得する。そして、統計処理手段213は、パラメータ毎に分散値を規格値で除算した規格化分散値が大きい順番にモデルパラメータを並び替える。規格値としては、パラメータ毎に予め定めた規格値や、品質管理等で用いられる工程能力指数Cpkを用いることが可能である。次に、素子解析装置20の制御部21は、ばらつきの原因の特定処理を実行するステップS22。具体的には、制御部21の統計処理手段213は、ばらつきが基準値よりも大きいモデルパラメータを特定する。次に、統計処理手段213は、特定したモデルパラメータに対応する形状要素を、等価回路ジェネレータ27から取得する。そして、統計処理手段213は、この形状要素を、ばらつきの発生原因として特定する。次に、素子解析装置20の制御部21は、評価出力処理を実行するステップS23。具体的には、制御部21の統計処理手段213は、評価結果画面を出力部12に表示する。この評価結果画面には、基準値よりも大きいモデルパラメータについて、平均値、分散値、原因形状要素を示した一覧表を含める。シミュレーション処理次に、シミュレーション処理について説明する。このシミュレーション処理は、入力部11において、処理開始指示が入力された場合に実行される。ここでは、まず、素子解析装置20の制御部21は、統計値を再現するモデルパラメータの生成処理を実行するステップS31。具体的には、制御部21のシミュレーション処理手段214は、統計値データ記憶部24から、モデルパラメータ毎に統計値平均値及び分散値を取得する。そして、シミュレーション処理手段214は、この統計値を算出する乱数発生関数パラメータ生成関数を生成する。この乱数発生手段により、素子構造の形状要素のばらつきに依存するモデルパラメータのばらつきを擬似生成することができる。そして、シミュレーション処理手段214は、モデルパラメータに関連付けて、乱数発生手段をパラメータ生成部25に記憶する。次に、素子解析装置20の制御部21は、新たな構造情報の取得処理を実行するステップS32。具体的には、制御部21のシミュレーション処理手段214は、出力部12において素子構造設定画面を出力する。この素子構造設定画面には、素子構造における各形状パラメータ入力欄が設けられている。そして、入力部11を用いて、素子構造設定画面の形状パラメータ入力欄にシミュレーション対象の素子構造の形状パラメータが入力された場合、シミュレーション処理手段214は、この形状パラメータをメモリに仮記憶する。次に、素子解析装置20の制御部21は、素子構造に対応したモデルパラメータの算出処理を実行するステップS33。具体的には、制御部21のシミュレーション処理手段214は、仮記憶した形状パラメータを等価回路ジェネレータ27に供給する。この場合、等価回路ジェネレータ27は、形状パラメータに対応させて等価回路モデル、この等価回路の解析式を生成する。そして、等価回路ジェネレータ27は、生成した等価回路モデル、解析式をシミュレーション処理手段214に供給する。次に、シミュレーション処理手段214は、パラメータ生成部25から、等価回路モデルのモデルパラメータに関連付けられたパラメータ生成関数乱数発生関数を取得する。そして、シミュレーション処理手段214は、この乱数発生関数を用いてモンテカルロシミュレーションを行なうことにより、モデルパラメータのばらつきを擬似生成する。そして、シミュレーション処理手段214は、擬似生成したばらつきを適用したモデルパラメータを用いた等価回路モデルのシミュレーションを行なう。これにより、モデルパラメータのばらつきに基づく出力予測特性のばらつき幅を算出する。次に、素子解析装置20の制御部21は、統計値を利用しての設計処理を実行するステップS34。具体的には、制御部21のシミュレーション処理手段214は、周辺回路設計テーブルを用いて、ばらつき幅を含めた出力予測特性を許容するために必要な周辺回路構成を特定する。そして、シミュレーション処理手段214は、出力部12において、シミュレーション結果画面を表示する。このシミュレーション結果画面には、新規構造における出力予測特性の特性ばらつき、この特性ばらつきを考慮した周辺回路構成を含める。本実施形態によれば、以下のような効果を得ることができる。1本実施形態では、素子解析装置20の制御部21は、出力特性の実測値の登録処理を実行するステップS11。素子解析装置20の制御部21は、実測値を実現する要素形状のモデルパラメータの生成処理を実行するステップS12。これにより、実際に作製された素子について、等価回路モデルのモデルパラメータを特定することができる。そして、このモデルパラメータを用いて、各素子を評価することができる。2本実施形態では、素子解析装置20の制御部21は、統計処理を実行するステップS13。これにより、等価回路モデルのモデルパラメータにおけるばらつきを把握することができる。3本実施形態では、素子解析装置20の制御部21は、ばらつきが大きいモデルパラメータの特定処理を実行するステップS21。素子解析装置20の制御部21は、ばらつきの原因の特定処理を実行するステップS22。そして、素子解析装置20の制御部21は、評価出力処理を実行するステップS23。実際に素子を作製する場合、製造工程等に依存して、素子の形状や大きさにばらつきが発生することがある。このようなばらつきは出力特性にも影響を与える。一方、素子構造から特定される等価回路モデルでは、ばらつきを評価することができない。そこで、等価回路モデルのモデルパラメータと要素形状との対応関係を用いて、モデルパラメータのばらつきから、要素形状のばらつきを効率的に評価することができる。4本実施形態では、素子解析装置20の制御部21は、統計値を再現するモデルパラメータの生成処理を実行するステップS31。この場合、統計値を算出するための乱数発生関数を生成する。これにより、乱数発生関数を用いたシミュレーションにおいて、擬似的にばらつき状態を生成することができる。5本実施形態では、素子解析装置20の制御部21は、新たな構造情報の取得処理を実行するステップS32。そして、素子解析装置20の制御部21は、素子構造に対応したモデルパラメータの算出処理を実行するステップS33。素子解析装置20の制御部21は、統計値を利用しての設計処理を実行するステップS34。これにより、新たな素子構造の出力特性の統計値を、ばらつきを考慮して予測することができる。そして、このばらつきを考慮した回路設計を行なうことができる。また、上記実施形態は、以下のように変更してもよい。上記実施形態においては、素子解析装置20の制御部21は、評価出力処理を実行するステップS23。ここでは、評価結果として、基準値よりも大きいモデルパラメータについて、平均値、分散値、原因形状要素を出力する。評価出力処理における評価結果はこれらに限定されるものではない。例えば、基板上に作製された複数の素子については、ばらつきの基板の面内分布を出力するようにしてもよい。この場合には、制御部21は、素子番号に基づいて、各素子の基板上位置を特定し、各位置に対応させて評価結果を出力する。また、各基板のモデルパラメータの面内分布をパラメータ値記憶部23に保存しておき、同一製造ロットにおける基板間の分布違いや、異なる製造ロットにおける基板間の分布違いを表示したりするようにしてもよい。これにより、製造工程におけるばらつきの評価を行なうことができる。例えば、この評価ばらつきの変化傾向に基づいて、製造装置のメンテナンス時期を決定することができる。また、各形状要素を作製した製造工程を出力するようにしてもよい。この場合には、この形状要素に関連付けて製造工程を記録したデータ記憶部を準備しておく。そして、ばらつきが大きい形状要素の製造工程を出力する。これにより、ばらつきが大きい場合には、製造工程を見直すことができる。上記実施形態においては、素子解析装置20の制御部21は、新たな構造情報の取得処理を実行するステップS32。ここで、実測した素子構造と類似した素子構造を評価することも可能である。この場合には、実測した出力特性の統計値を利用する。この場合には、予め形状変更に応じて生じる特性ばらつきの変化傾向を算出するための調整データを記憶した調整データ記憶部を準備しておく。そして、出力特性の実測値に基づいて生成したモデルパラメータに対して、調整データ記憶部に記録された調整データを用いて、変更部分に合わせて修正したモデルパラメータを算出する。上記実施形態においては、素子解析装置20の制御部21は、統計値を再現するモデルパラメータの生成処理を実行するステップS31。ここでは、統計値を算出する乱数発生関数を生成する。そして、素子解析装置20の制御部21は、この乱数発生関数を用いて、素子構造に対応したモデルパラメータの算出処理を実行するステップS33。シミュレーション処理において用いるばらつきは、乱数発生関数によって生成された乱数に限定されるものではなく、実測した素子の統計値を用いてもよい。上記実施形態においては、素子解析装置20の制御部21は、統計値を利用しての設計処理を実行するステップS34。ここでは、特性ばらつきを考慮した周辺回路の構成を決定する。設計対象はこれに限定されるものでない。例えば、各素子の出力特性における許容値を予め定めておき、基板上において、この許容範囲に収まる素子の歩留まりを算出するようにしてもよい。また、基板上に素子を作製する場合、中央領域と周辺領域とでは特性ばらつきを生じることがある。そこで、シミュレーション結果に基づいて、許容値に収まる素子が配置された素子領域を特定するようにしてもよい。また、出力特性が許容範囲に収まるように、素子形状の設計値を変更するシミュレーションを行なうようにしてもよい。この場合には、ばらつきが大きい要素形状の形状パラメータを所定値ずつ変更して、等価回路モデルにおける出力特性が許容範囲に収まるまで、シミュレーションを繰り返す。これにより、素子毎のばらつきを考慮した素子構造の設計を行なうことができる。上記実施形態においては、モデルパラメータ算出手段212は、実測特性データ記憶部22に記憶された出力特性を、等価回路ジェネレータ27によって生成された等価回路モデルに適用して、等価回路モデルを構成する回路要素モデルパラメータのパラメータ値を算出する処理を実行する。この等価回路ジェネレータ27は、特許文献1に記載された解析支援方法を用いて等価回路モデルを生成する。パラメータ値の算出方法は、これに限定されるものではなく、公知の技術である非線形最小二乗法や遺伝的アルゴリズムなどを用いることも可能である。上記実施形態においては、素子解析装置20の制御部21は、実測値を実現する要素形状のモデルパラメータの生成処理を実行するステップS12。この場合、制御部21のモデルパラメータ算出手段212は、出力特性登録画面において設定された形状パラメータ素子構造を構成する形状要素、大きさ等を取得する。この場合、予めパラメータ値の許容範囲を決めておき、この範囲内に収まるように、素子構造を構成する形状要素の大きさ等のパラメータ値を決定するようにしてもよい。更に、要素形状における重み付けを用いて、モデルパラメータを生成するようにしてもよい。この場合には、ばらつきが大きいと予想される要素形状とばらつきが小さいと予想される要素形状とに対して、ばらつきに応じた重み付け値を登録しておく。そして、重み付け値によりばらつきが小さいと予想される要素形状を優先して、出力特性に一致するモデルパラメータを生成する。これにより、要素形状の性格を考慮して、モデルパラメータを生成することができる。