"複数の通常メモリセルブロック及び冗長メモリセルブロックを有する第1の冗長メモリと、複数の通常メモリセルブロック及び冗長メモリセルブロックを有する第2の冗長メモリと、第1の修復フラグ、第2の修復フラグ及び修復データを記憶する不揮発性メモリと、前記不揮発性メモリに記憶されている前記第1の修復フラグを記憶するための第1の修復フラグ用フリップフロップと、修復データを記憶するための第1の修復データ用フリップフロップ群と、前記第1の修復フラグ用フリップフロップに直列に接続され、前記不揮発性メモリに記憶されている前記第2の修復フラグを記憶するための第2の修復フラグ用フリップフロップと、前記第1の修復フラグ用フリップフロップに接続可能であり、修復データを記憶するための第2の修復データ用フリップフロップ群と、前記第1の修復フラグ用フリップフロップ、前記第2の修復フラグ用フリップフロップ、前記第1の修復データ用フリップフロップ群及び前記第2の修復データ用フリップフロップ群にクロック信号を供給することにより、前記不揮発性メモリに記憶されている第2の修復フラグ及び前記第1の修復フラグを前記第2の修復フラグ用フリップフロップ及び前記第1の修復フラグ用フリップにシリアルに転送し、その後、前記不揮発性メモリに記憶されている修復データを前記第1の修復データ用フリップフロップ群にシリアルに出力すると共に、前記第1の修復データ用フリップフロップ群及び前記第2の修復データ用フリップフロップ群の修復データをシリアルに転送するデータ転送制御回路とを有し、前記第1の冗長メモリは、前記第1の修復データ用フリップフロップ群に記憶されている修復データに応じて前記複数の通常メモリセルブロックのうちのいずれかの通常メモリセルブロックを前記冗長メモリセルブロックに切り替え、前記第2の冗長メモリは、前記第2の修復データ用フリップフロップ群に記憶されている修復データに応じて前記複数の通常メモリセルブロックのうちのいずれかの通常メモリセルブロックを前記冗長メモリセルブロックに切り替えることを特徴とするメモリ装置。さらに、前記第1の修復フラグ用フリップフロップに記憶されている前記第1の修復フラグに応じて前記不揮発性メモリに記憶されている修復データ又は固定値の修復データを出力する第1の論理回路と、前記第1の修復フラグ用フリップフロップに記憶されている前記第1の修復フラグに応じて前記不揮発性メモリに記憶されている修復データ又は前記第1の修復データ用フリップフロップ群に記憶されている修復データを出力する第1のセレクタと、前記第2の修復フラグ用フリップフロップに記憶されている前記第2の修復フラグに応じて前記第1のセレクタにより出力される修復データ又は固定値の修復データを出力する第2の論理回路とを有し、前記不揮発性メモリは、前記第1の冗長メモリの通常メモリセルブロックを冗長メモリセルブロックに切り替えるか否かを示す第1の修復フラグ、前記第2の冗長メモリの通常メモリセルブロックを冗長メモリセルブロックに切り替えるか否かを示す第2の修復フラグ、及び、前記通常メモリセルブロックを前記冗長メモリセルブロックに切り替える前記第1の冗長メモリ及び/前記第2の冗長メモリ内の前記複数の通常メモリセルブロックのうちのどの通常メモリセルブロックを前記冗長メモリセルブロックに切り替えるかを示す修復データを記憶し、前記第1の修復データ用フリップフロップ群は、前記第1の論理回路により出力される修復データを記憶し、前記第2の修復データ用フリップフロップ群は、前記第2の論理回路により出力される修復データを記憶し、前記データ転送制御回路は、前記第1の修復フラグ用フリップフロップ、前記第2の修復フラグ用フリップフロップ、前記第1の修復データ用フリップフロップ群及び前記第2の修復データ用フリップフロップ群にクロック信号を供給することにより、前記不揮発性メモリに記憶されている第2の修復フラグ及び前記第1の修復フラグを前記第2の修復フラグ用フリップフロップ及び前記第1の修復フラグ用フリップにシリアルに転送し、その後、前記不揮発性メモリに記憶されている修復データを前記第1の論理回路にシリアルに出力すると共に、前記第1の修復データ用フリップフロップ群及び前記第2の修復データ用フリップフロップ群の修復データをシリアルに転送し、前記第1の冗長メモリは、前記第1の修復データ用フリップフロップ群に記憶されている修復データが前記固定値の修復データのときには前記通常メモリセルブロックを前記冗長メモリセルブロックに切り替えず、前記第2の冗長メモリは、前記第2の修復データ用フリップフロップ群に記憶されている修復データが前記固定値の修復データのときには前記通常メモリセルブロックを前記冗長メモリセルブロックに切り替えないことを特徴とする請求項1記載のメモリ装置。前記不揮発性メモリは、第1のダミー用修復データ、前記第1の冗長メモリ及び/又は前記第2の冗長メモリの修復データを記憶し、前記データ転送制御回路は、前記第1のダミー用修復データを前記第1の論理回路にシリアルに出力した後に、前記第1の冗長メモリ及び/又は前記第2の冗長メモリの修復データを前記第1の論理回路にシリアルに出力することを特徴とする請求項2記載のメモリ装置。さらに、複数の通常メモリセルブロック及び冗長メモリセルブロックを有する第3の冗長メモリを有し、前記第1の冗長メモリは、前記第1の修復データ用フリップフロップ群に記憶されている修復データの一部のデータに応じて前記複数の通常メモリセルブロックのうちのいずれかの通常メモリセルブロックを前記冗長メモリセルブロックに切り替え、前記第3の冗長メモリは、前記第1の修復データ用フリップフロップ群に記憶されている修復データの他の一部のデータに応じて前記複数の通常メモリセルブロックのうちのいずれかの通常メモリセルブロックを前記冗長メモリセルブロックに切り替えることを特徴とする請求項2又は3記載のメモリ装置。前記不揮発メモリは、修復フラグの数及び前記第1の修復フラグ及び前記第2の修復フラグを含む修復フラグを記憶し、前記データ転送制御回路は、前記不揮発性メモリに記憶される前記修復フラグの数に応じて、前記第1の修復フラグ及び前記第2の修復フラグを含む修復フラグを前記不揮発性メモリから読み出し、前記第2の修復フラグ用フリップフロップ及び前記第1の修復フラグ用フリップにシリアルに転送することを特徴とする請求項2~4のいずれか1項に記載のメモリ装置。さらに、前記不揮発性メモリに記憶されている修復データを記憶する第1のバイパス用フリップフロップを有し、前記不揮発性メモリは、前記第1の冗長メモリの前記通常メモリセルブロックを前記冗長メモリセルブロックに切り替えないときには第2のダミー用修復データを記憶し、前記データ転送制御回路は、前記修復データ及び/又は前記第2のダミー用修復データを前記第1の論理回路及び前記第1のバイパス用フリップフロップにシリアルに出力し、前記第1のセレクタは、前記第1の修復フラグ用フリップフロップに記憶されている前記第1の修復フラグに応じて前記第1のバイパス用フリップフロップに記憶されている修復データ又は前記第1の修復データ用フリップフロップ群に記憶されている修復データを出力することを特徴とする請求項2~5のいずれか1項に記載のメモリ装置。さらに、前記第1の修復フラグ用フリップフロップに記憶されている修復フラグ又は前記第1のセレクタにより出力される修復データを前記第2の修復フラグ用フリップフロップ及び前記第2の論理回路に出力する第2のセレクタを有し、前記データ転送制御回路は、前記不揮発性メモリに記憶されている第2の修復フラグ及び前記第1の修復フラグを前記第2の修復フラグ用フリップフロップ及び前記第1の修復フラグ用フリップにシリアルに転送する際には、前記第2のセレクタが前記第1の修復フラグ用フリップフロップに記憶されている修復フラグを出力するように制御し、その後、前記不揮発性メモリに記憶されている修復データを前記第1の論理回路にシリアルに出力する際には、前記第2のセレクタが前記第1のセレクタにより出力される修復データを出力するように制御することを特徴とする請求項2~6のいずれか1項に記載のメモリ装置。前記第1の修復データ用フリップフロップ群のフリップフリップの数と前記第2の修復データ用フリップフロップ群のフリップフリップの数とは、相互に異なることを特徴とする請求項2~7のいずれか1項に記載のメモリ装置。本発明の目的は、並列接続配線の数を削減し、データ転送時間を短縮することができるメモリ装置を提供することである。メモリ装置は、複数の通常メモリセルブロック及び冗長メモリセルブロックを有する第1の冗長メモリと、複数の通常メモリセルブロック及び冗長メモリセルブロックを有する第2の冗長メモリと、第1の修復フラグ、第2の修復フラグ及び修復データを記憶する不揮発性メモリと、前記不揮発性メモリに記憶されている前記第1の修復フラグを記憶するための第1の修復フラグ用フリップフロップと、修復データを記憶するための第1の修復データ用フリップフロップ群と、前記第1の修復フラグ用フリップフロップに直列に接続され、前記不揮発性メモリに記憶されている前記第2の修復フラグを記憶するための第2の修復フラグ用フリップフロップと、前記第1の修復フラグ用フリップフロップに接続可能であり、修復データを記憶するための第2の修復データ用フリップフロップ群と、前記第1の修復フラグ用フリップフロップ、前記第2の修復フラグ用フリップフロップ、前記第1の修復データ用フリップフロップ群及び前記第2の修復データ用フリップフロップ群にクロック信号を供給することにより、前記不揮発性メモリに記憶されている第2の修復フラグ及び前記第1の修復フラグを前記第2の修復フラグ用フリップフロップ及び前記第1の修復フラグ用フリップにシリアルに転送し、その後、前記不揮発性メモリに記憶されている修復データを前記第1の修復データ用フリップフロップ群にシリアルに出力すると共に、前記第1の修復データ用フリップフロップ群及び前記第2の修復データ用フリップフロップ群の修復データをシリアルに転送するデータ転送制御回路とを有し、前記第1の冗長メモリは、前記第1の修復データ用フリップフロップ群に記憶されている修復データに応じて前記複数の通常メモリセルブロックのうちのいずれかの通常メモリセルブロックを前記冗長メモリセルブロックに切り替え、前記第2の冗長メモリは、前記第2の修復データ用フリップフロップ群に記憶されている修復データに応じて前記複数の通常メモリセルブロックのうちのいずれかの通常メモリセルブロックを前記冗長メモリセルブロックに切り替える。並列接続配線の数を削減し、データ転送時間を短縮することができる。第1の実施形態図4は、第1の実施形態による大規模集積回路LSI400の構成例を示す図である。大規模集積回路400は、半導体回路であり、メモリ装置及びロジック回路405を有する。メモリ装置は、冗長メモリ401a~401c、修復データ取得回路402a~402c、データ転送制御回路403、及び不揮発性メモリヒューズ回路404を有する。ロジック回路405は、冗長メモリ401a~401cに対してデータの書き込み及び読み出しを行うことができる。冗長メモリ401a~401cは、例えばSRAMスタティックランダムアクセスメモリ:StaticRandomAccessMemoryである例を説明するが、DRAMダイナミックランダムアクセスメモリ:DynamicRandomAccessMemory等の他の種類のメモリであってもよい。図5は、図4の冗長メモリ401a~401cの各々の構成例を示す図である。メモリセルマトリックス501は、複数の通常メモリセルブロック521~527及び冗長メモリセルブロック520を有する。通常メモリセルブロック521~527及び冗長メモリセルブロック520は、それぞれ、複数のメモリセルを有する場合を例に説明するが、一のメモリセルを有するものでもよい。メモリセルは、2次元行列状に配列され、データを記憶する。また、メモリセルは、各行がワード線に接続され、各列がビット線に接続される。タイミングジェネレータ506は、図4のロジック回路405からクロック信号CK、ライトイネーブル信号WE及びクロックイネーブル信号CEを入力し、カラムデコーダ504、ライトドライバ507及び入力データラッチ508に制御信号を出力する。カラムデコーダ504は、制御信号をデコードし、ラッチ信号をアドレスラッチ502に出力し、カラム選択信号をカラムセレクタ505に出力する。アドレスラッチ502は、ラッチ信号に同期して、ロジック回路405から入力したアドレスADDをラッチし、ロウデコーダ503に出力する。ロウデコーダ503は、アドレスADDをデコードし、メモリセルマトリックス501のワード線に選択信号を出力する。選択信号が供給されたメモリセルの行が選択される。次に、ライト動作を説明する。入力データラッチ508は、ラッチ信号に同期して、ロジック回路405から入力した入力データライトデータDinをラッチし、ライトドライバ507に出力する。また、デコーダ509は、図4の修復データ取得回路402a~402cから入力した修復データRCをデコードし、修復選択信号をライトドライバ507及びセンスアンプ511に出力する。ライトドライバ507は、修復選択信号により選択されたカラムセレクタ505のビット線に入力データDinを出力する。カラムセレクタ505は、カラム選択信号により選択されたメモリセルマトリックス501のビット線に入力データDinを出力する。ワード線により選択されたメモリセルには、ビット線の入力データDinが書き込まれる。次に、リード動作を説明する。ワード線により選択されたメモリセルは、記憶しているデータをビット線に出力する。センスアンプ511は、修復選択信号により選択されたカラムセレクタ505のビット線のデータを増幅し、出力データラッチ510に出力する。出力データラッチ510は、データをラッチし、出力データリードデータDoutをロジック回路405に出力する。図6Aは、冗長メモリ401a内の一部の構成例を示す図である。冗長メモリ401b及び401cも、冗長メモリ401aと同様の構成を有する。冗長メモリ401aは、通常メモリセルブロック521~527、冗長メモリセルブロック520、及びセレクタ601~607を有する。セレクタ601~607は、例えば、図5のライトドライバ507及びセンスアンプ511内に設けられる。すべての通常メモリセルブロック521~527が不良メモリセルを有さない場合には、固定値000の修復データRCが冗長メモリ401aに入力される。セレクタ601~607は、000の修復データRCを基に、7個の通常メモリセルブロック521~527のビット線を7本の外部線EX1~EX7に接続する。外部線EX1~EX7は、例えば、入力データラッチ508又は出力データラッチ510の線である。冗長メモリセルブロック520は、外部線EX1~EX7には接続されない。図6Bは、図6Aに対応し、通常メモリセルブロック524が不良メモリセルを有する場合の図である。修復データRCは、第4の通常メモリセルブロック524が不良メモリセルを有することを示す2進数データ10010進数で4である。セレクタ601~607は、100の修復データRCを基に、通常メモリセルブロック521~523、525~527及び冗長メモリセルブロック520のビット線をそれぞれ外部線EX1~EX7に接続する。不良メモリセルを有する第4の通常メモリセルブロック524のビット線は、外部線EX1~EX7には接続されない。冗長メモリ401aは、修復データRCが示す通常メモリセルブロック524を冗長メモリセルブロック520に切り替える。このように、第4の通常メモリセルブロック524が不良メモリセルを有する場合であっても、第4の通常メモリセルブロック524を冗長メモリセルブロック520に切り替えることにより、修復することができ、製造歩留まりを向上させることができる。通常メモリセルブロック521~527のうちで、切り替えたい1個の通常メモリセルブロックは、修復データRCにより指定することができる。なお、上記では、通常メモリセルブロック521~527及び冗長メモリセルブロック520が1列のメモリセルを有するカラムメモリセルブロックである場合を例に説明したが、通常メモリセルブロック521~527及び冗長メモリセルブロック520は1行のメモリセルを有するロウメモリセルブロックであってもよい。その場合、セレクタ601~607は、通常メモリセルブロック521~527及び冗長メモリセルブロック520のワード線の切り替えを行う。図7は、図4の冗長メモリ401a~401c、修復データ取得回路402a~402c、不揮発性メモリ404、及びデータ転送制御回路403を有するメモリ装置の構成例を示す図である。ここでは、冗長メモリ401a及び401cが不良メモリセルを有し、冗長メモリ401bが不良メモリセルを有しない場合を例に説明する。冗長メモリ401a及び401cは冗長メモリセルブロック520への切り替えを行い、冗長メモリ401bは冗長メモリセル520への切り替えを行わない。第1の修復データ取得回路402aは、第1の修復フラグ用フリップフロップ701a、第1の論理回路702a、第1の修復データ用フリップフロップ群703a、及び第1のセレクタ705aを有する。第2の修復データ取得回路402bは、第2の修復フラグ用フリップフロップ701b、第2の論理回路702b、第2の修復データ用フリップフロップ群703b、及び第2のセレクタ705bを有する。第3の修復データ取得回路402cは、第3の修復フラグ用フリップフロップ701c、第3の論理回路702c、及び第3の修復データ用フリップフロップ群703cを有する。修復データ用フリップフロップ群703a~703cは、それぞれ、例えば4個のフリップフロップを有し、4ビットの修復データ704a~704cを記憶することができる。冗長メモリ401a~401cは、上記のように、それぞれ、複数の通常メモリセルブロック及び冗長メモリセルブロック520を有する。通常メモリセルブロックは、図5、図6A及びBの通常メモリセルブロック521~527に対応する。ただし、通常メモリセルブロックの数に応じて、修復データのビット数は変わる。不揮発性メモリ404は、例えばヒューズ回路であり、電源をオフにしても記憶内容を保持する。不揮発性メモリ404は、修復フラグ706a~706c及び修復データ704a,704cを記憶する。不揮発性メモリ404は、ヒューズ回路以外の不揮発性メモリでもよい。第1の修復フラグ706aは、第1の冗長メモリ401aの複数の通常メモリセルブロックのうちのいずれかを冗長メモリセルブロック520に切り替えるか否かを示す。第2の修復フラグ706bは、第2の冗長メモリ401bの複数の通常メモリセルブロックのうちのいずれかを冗長メモリセルブロック520に切り替えるか否かを示す。第3の修復フラグ706cは、第3の冗長メモリ401cの複数の通常メモリセルブロックのうちのいずれかを冗長メモリセルブロック520に切り替えるか否かを示す。修復フラグ706a~706cは、切り替える場合には1であり、切り替えない場合には0である。例えば、第1の修復フラグ706a及び第3の修復フラグ706cが1であり、第2の修復フラグ706bが0であるので、第1の冗長メモリ401a及び第3の冗長メモリ401cは冗長メモリセルブロック520への切り替えを行い、第2の冗長メモリ401bは冗長メモリセルブロック520への切り替えを行わない。修復データ704a及び704cは、複数の通常メモリセルブロックのうちのいずれかを冗長メモリセルブロック520に切り替える冗長メモリ401a及び401c内の複数の通常メモリセルブロックのうちのどの通常メモリセルブロックを冗長メモリセル520に切り替えるかを示す。第1の修復データ704aは、例えば0101であり、第1の冗長メモリ401a内の複数の通常メモリセルブロックのうちのどの通常メモリセルブロックを冗長メモリセル520に切り替えるかを示す。第3の修復データ704cは、例えば1100であり、第3の冗長メモリ401c内の複数の通常メモリセルブロックのうちのどの通常メモリセルブロックを冗長メモリセル520に切り替えるかを示す。第1の修復フラグ用フリップフロップ701aは、不揮発性メモリ404に記憶されている第1の修復フラグ706aを記憶するためのフリップフロップである。データ転送制御回路403は、不揮発性メモリ404に記憶されている修復データ704c、704aを下位ビットから順にシリアルに第1の論理回路702aに出力する。第1の論理回路702aは、論理積AND回路であり、第1の修復フラグ用フリップフロップ701aに記憶されている第1の修復フラグ706aに応じて不揮発性メモリ404に記憶されている修復データ704c,704a又は固定値の修復データ0を出力する。具体的には、第1の論理回路702aは、第1の修復フラグ用フリップフロップ701aに記憶されている第1の修復フラグ706aと、不揮発性メモリ404に記憶されている修復データ704c,704aとの論理積データを出力する。例えば、第1の修復フラグ706aが1であるので、第1の論理回路702aは、修復データ704c及び704aの下位ビット順のビット列00111010をシリアルに出力する。第1の修復データ用フリップフロップ群703aは、第1の論理回路702aにより出力される修復データを記憶する。第1のセレクタ705aは、第1の修復フラグ用フリップフロップ701aに記憶されている第1の修復フラグ706aに応じて不揮発性メモリ404に記憶されている修復データ又は第1の修復データ用フリップフロップ群703aに記憶されている修復データを出力する。第1のセレクタ705aは、第1の修復フラグ706aが1のときには第1の修復データ用フリップフロップ群703aに記憶されている修復データを出力し、第1の修復フラグ706aが0のときには不揮発性メモリ404に記憶されている修復データ704c,704aを出力する。第2の修復フラグ用フリップフロップ701bは、第1の修復フラグ用フリップフロップ701aに直列に接続され、不揮発性メモリ404に記憶されている第2の修復フラグ706bを記憶するためのフリップフロップである。第2の論理回路702bは、論理積回路であり、第2の修復フラグ用フリップフロップ701bに記憶されている第2の修復フラグ706bに応じて第1のセレクタ705aにより出力される修復データ又は固定値の修復データ0を出力する。具体的には、第2の論理回路702bは、第2の修復フラグ用フリップフロップ701bに記憶されている第2の修復フラグ706bと、第1のセレクタ705aにより出力される修復データとの論理積データを出力する。例えば、第2の修復フラグ706bが0であるので、第2の論理回路702bは、固定値の修復データ0を連続して出力する。第2の修復データ用フリップフロップ群703bは、第2の論理回路702bにより出力される修復データを記憶する。第2のセレクタ705bは、第2の修復フラグ用フリップフロップ701bに記憶されている第2の修復フラグ706bに応じて第1のセレクタ705aにより出力される修復データ又は第2の修復データ用フリップフロップ群703bに記憶されている修復データを出力する。第2のセレクタ705bは、第2の修復フラグ706bが1のときには第2の修復データ用フリップフロップ群703bに記憶されている修復データを出力し、第2の修復フラグ706bが0のときには第1のセレクタ705aにより出力される修復データを出力する。第3の修復フラグ用フリップフロップ701cは、第2の修復フラグ用フリップフロップ701bに直列に接続され、不揮発性メモリ404に記憶されている第3の修復フラグ706cを記憶するためのフリップフロップである。第3の論理回路702cは、論理積回路であり、第3の修復フラグ用フリップフロップ701cに記憶されている第3の修復フラグ706cに応じて第2のセレクタ705bにより出力される修復データ又は固定値の修復データ0を出力する。具体的には、第3の論理回路702cは、第3の修復フラグ用フリップフロップ701cに記憶されている第3の修復フラグ706cと、第2のセレクタ705bにより出力される修復データとの論理積データを出力する。例えば、第3の修復フラグ706cが1であるので、第3の論理回路702cは、第2のセレクタ705bにより出力される修復データを出力する。第3の修復データ用フリップフロップ群703cは、第3の論理回路702cにより出力される修復データを記憶する。なお、冗長メモリ401a~401c及び修復データ取得回路402a~402cと同様に、冗長メモリ及び修復データ取得回路の組みを4個以上接続してもよい。図8は図7のメモリ装置の処理例を示すタイミングチャートであり、図9は修復フラグ706a~706cを修復フラグ用フリップフロップ701a~701cにシリアル転送する図であり、図10は修復データ704a~704cを修復データ用フリップフロップ群703a~703cにシリアル転送する図である。まず、図8及び図9を参照しながら、修復フラグ706a~706cを修復フラグ用フリップフロップ701a~701cにシリアル転送する処理を説明する。データ転送制御回路403は、3ビットの修復フラグ706a~706cに対応して3個のパルスのクロック信号CK1を修復フラグ用フリップフロップ701a~701cに出力する。また、データ転送制御回路403は、不揮発性メモリ404内の3ビットの修復フラグ706c,706b,706aをシリアルにフリップフロップ701aに出力する。フリップフロップ701aは、クロック信号CK1の1個目のパルスの立ち上がりエッジに同期して、第3の修復フラグ706cの1をラッチして記憶する。次に、フリップフロップ701bは、クロック信号CK1の2個目のパルスの立ち上がりエッジに同期して、第3の修復フラグ706cの1をラッチして記憶する。フリップフロップ701aは、クロック信号CK1の2個目のパルスの立ち上がりエッジに同期して、第2の修復フラグ706bの0をラッチして記憶する。次に、フリップフロップ701cは、クロック信号CK1の3個目のパルスの立ち上がりエッジに同期して、第3の修復フラグ706cの1をラッチして記憶する。フリップフロップ701bは、クロック信号CK1の3個目のパルスの立ち上がりエッジに同期して、第2の修復フラグ706bの0をラッチして記憶する。フリップフロップ701aは、クロック信号CK1の3個目のパルスの立ち上がりエッジに同期して、第1の修復フラグ706aの1をラッチして記憶する。その後、フリップフロップ701aは第1の修復フラグ706aの1の記憶状態を維持し、フリップフロップ701bは第2の修復フラグ706bの0の記憶状態を維持し、フリップフロップ701cは第3の修復フラグ706cの1の記憶状態を維持する。次に、図8及び図10を参照しながら、修復データ704a~704cを修復データ用フリップフロップ群703a~703cにシリアル転送する処理を説明する。その後、データ転送制御回路403は、8ビットの修復データ704c,704aに対応して8個のパルスのクロック信号CK1を修復データ用フリップフロップ群703a~703cに出力する。この間、修復フラグ用フリップフロップ701a~701cのクロック信号は停止する。データ転送制御回路403は、不揮発性メモリ404内の8ビットの修復データ704c及び704aを下位ビットから順にデータ列00111010としてシリアルに第1の論理回路702aに出力する。フリップフロップ群703aは、クロック信号CK1の4個目のパルスの立ち上がりエッジに同期して、第3の修復データ704cの下位1ビット目0をラッチして記憶する。フリップフロップ群703bは、クロック信号CK1の4個目のパルスの立ち上がりエッジに同期して、固定値の修復データ0をラッチして記憶する。次に、フリップフロップ群703aは、クロック信号CK1の5個目のパルスの立ち上がりエッジに同期して、第3の修復データ704cの下位1ビット目及び2ビット目00をラッチして記憶する。フリップフロップ群703bは、クロック信号CK1の5個目のパルスの立ち上がりエッジに同期して、固定値の修復データ00をラッチして記憶する。次に、フリップフロップ群703aは、クロック信号CK1の6個目のパルスの立ち上がりエッジに同期して、第3の修復データ704cの下位1ビット目~3ビット目100をラッチして記憶する。フリップフロップ群703bは、クロック信号CK1の6個目のパルスの立ち上がりエッジに同期して、固定値の修復データ000をラッチして記憶する。次に、フリップフロップ群703aは、クロック信号CK1の7個目のパルスの立ち上がりエッジに同期して、第3の修復データ704cの下位1ビット目~4ビット目1100をラッチして記憶する。フリップフロップ群703bは、クロック信号CK1の7個目のパルスの立ち上がりエッジに同期して、固定値の修復データ0000をラッチして記憶する。次に、フリップフロップ群703aは、クロック信号CK1の8個目のパルスの立ち上がりエッジに同期して、第1の修復データ704aの下位1ビット目及び第3の修復データ704cの下位2ビット目~4ビット目1110をラッチして記憶する。フリップフロップ群703bは、クロック信号CK1の8個目のパルスの立ち上がりエッジに同期して、固定値の修復データ0000をラッチして記憶する。フリップフロップ群703cは、クロック信号CK1の8個目のパルスの立ち上がりエッジに同期して、第3の修復データ704cの下位1ビット目0をラッチして記憶する。次に、フリップフロップ群703aは、クロック信号CK1の9個目のパルスの立ち上がりエッジに同期して、第1の修復データ704aの下位1ビット目、2ビット目及び第3の修復データ704cの下位3ビット目、4ビット目0111をラッチして記憶する。フリップフロップ群703bは、クロック信号CK1の9個目のパルスの立ち上がりエッジに同期して、固定値の修復データ0000をラッチして記憶する。フリップフロップ群703cは、クロック信号CK1の9個目のパルスの立ち上がりエッジに同期して、第3の修復データ704cの下位1ビット目及び2ビット目00をラッチして記憶する。次に、フリップフロップ群703aは、クロック信号CK1の10個目のパルスの立ち上がりエッジに同期して、第1の修復データ704aの下位1ビット目~3ビット目及び第3の修復データ704cの下位4ビット目1011をラッチして記憶する。フリップフロップ群703bは、クロック信号CK1の10個目のパルスの立ち上がりエッジに同期して、固定値の修復データ0000をラッチして記憶する。フリップフロップ群703cは、クロック信号CK1の10個目のパルスの立ち上がりエッジに同期して、第3の修復データ704cの下位1ビット目~3ビット目100をラッチして記憶する。次に、フリップフロップ群703aは、クロック信号CK1の11個目のパルスの立ち上がりエッジに同期して、第1の修復データ704aの下位1ビット目~4ビット目0101をラッチして記憶する。フリップフロップ群703bは、クロック信号CK1の11個目のパルスの立ち上がりエッジに同期して、固定値の修復データ0000をラッチして記憶する。フリップフロップ群703cは、クロック信号CK1の11個目のパルスの立ち上がりエッジに同期して、第3の修復データ704cの下位1ビット目~4ビット目1100をラッチして記憶する。その後、フリップフロップ群703aは第1の修復データ704aの0101の記憶状態を維持し、フリップフロップ群703bは第2の修復データ704bの固定値0000の記憶状態を維持し、フリップフロップ群703cは第3の修復データ704cの1100の記憶状態を維持する。以上のように、データ転送制御回路403は、図9に示すように、修復フラグ用フリップフロップ701a~701cにクロック信号CK1を供給することにより、不揮発性メモリに記憶されている修復フラグ706a~706cを修復フラグ用フリップフロップ701a~701cにシリアルに転送する。その後、データ転送制御回路403は、図10に示すように、修復データ用フリップフロップ群703a~703cにクロック信号CK1を供給することにより、不揮発性メモリ404に記憶されている修復データ704c,704aを第1の論理回路702aにシリアルに出力すると共に、修復データ用フリップフロップ群703a~703cの修復データをシリアルに転送する。第1の冗長メモリ401aは、第1の修復データ用フリップフロップ群703aに記憶されている修復データ704aに応じて複数の通常メモリセルブロックのうちのいずれかの通常メモリセルブロックを冗長メモリセルブロック520に切り替える。なお、第1の冗長メモリ401aは、第1の修復データ用フリップフロップ群703aに記憶されている修復データ704aが固定値の修復データ0000のときには通常メモリセルブロックを冗長メモリセルブロック520に切り替えない。第2の冗長メモリ401bは、第2の修復データ用フリップフロップ群703bに記憶されている修復データ704bが固定値の修復データ0000のときには通常メモリセルブロックを冗長メモリセルブロック520に切り替えない。なお、修復データ704bが0000以外の値であるときには、第2の冗長メモリ401bは、第2の修復データ用フリップフロップ群703bに記憶されている修復データ704bに応じて複数の通常メモリセルブロックのうちのいずれかの通常メモリセルブロックを冗長メモリセルブロック520に切り替える。第3の冗長メモリ401cは、第3の修復データ用フリップフロップ群703cに記憶されている修復データ704cに応じて複数の通常メモリセルブロックのうちのいずれかの通常メモリセルブロックを冗長メモリセルブロック520に切り替える。なお、第3の冗長メモリ401cは、第3の修復データ用フリップフロップ群703cに記憶されている修復データ704cが固定値の修復データ0000のときには通常メモリセルブロックを冗長メモリセルブロック520に切り替えない。本実施形態によれば、冗長メモリセルブロック520への切り替えを行わない第2の冗長メモリ401bの修復データ704bを不揮発性メモリ404に記憶させなくてよいので、不揮発性メモリ404の記憶容量を削減することができる。近年、メモリ装置の記憶量の増大に伴い、メモリ装置は多数の通常メモリセルブロックを有する。多数の通常メモリセルブロックの中で不良メモリセルが発生する確率は極めて小さい。すなわち、多数の冗長メモリ401a~401cの中で、不良メモリセルを有する冗長メモリの数は極めて少ない。したがって、実際には、多数の修復データ704a~704cの中で固定値の修復データ0000を有するものの数は極めて大きい。その結果、不揮発性メモリ404は、記憶容量を大幅に削減することができる。次に、本実施形態の効果を説明する。例えば、冗長メモリ401a~401c等の数を100、修復データ704a~704c等の各々のビット数を10ビット、不揮発性メモリ404に記憶する修復データの合計ビット数を200ビット冗長メモリ20個分とする。図1のメモリ装置及び図2のメモリ装置では、100個の修復データ103a~103c等を100個のフリップフロップ群102a~102c等に転送する時間は、次式のようになる。データ転送時間=100個×10ビット=1000サイクルこれに対し、図7のメモリ装置では、データ転送時間は、次式のように、100個の修復フラグの転送時間と200ビットの修復データの転送時間の合計で表される。データ転送時間=修復フラグの転送時間修復データの転送時間=100ビット200ビット=300サイクル以上のように、図7のメモリ装置は、図1のメモリ装置及び図2のメモリ装置よりも、データ転送時間を短縮することができる。なお、冗長メモリセルブロック520への切り替えを行わない固定値の修復データは0000の場合を例に説明したが、その他の値であってもよい。その場合、論理回路702a~702cは、その固定値を設定可能な回路にすればよい。第2の実施形態図11は、第2の実施形態によるメモリ装置の構成例を示す図である。以下、本実施形態が第1の実施形態と異なる点を説明する。第1の実施形態では、冗長メモリ401a~401cの修復データ704a~704cは、すべて4ビットの同じデータ長であった。本実施形態では、冗長メモリ401a~401cの修復データ704a~704cは、相互に異なるデータ長を有する。すなわち、修復データ用フリップフロップ群703a~703cのフリップフロップの数は、相互に異なる。例えば、第1の修復データ704aは3ビット長であり、第1の修復データ用フリップフロップ群703aは3個のフリップフロップを有する。第2の修復データ704bは2ビット長であり、第2の修復データ用フリップフロップ群703bは2個のフリップフロップを有する。第3の修復データ704cは4ビット長であり、第3の修復データ用フリップフロップ群703cは4個のフリップフロップを有する。修復データ用フリップフロップ群703a~703cのフリップフロップの数は、それぞれ、修復データ704a~704cのビット数と同じにする。不揮発性メモリ404は、例えば図7と同じく8ビットの固定長の修復データ記憶領域を有する。その修復データ記憶領域には、冗長メモリセルブロック520への切り替えを行う修復データ704a及び704cを後方に詰めて図11では右に詰めて記憶させ、前方図11では左の空いた領域には第1のダミー用修復データ1101を記憶させる。第1のダミー用修復データ1101は、0であっても、1であってもよい。本実施形態でも、第1の実施形態図8と同じ処理を行う。すなわち、クロック信号CK1の3個のパルスにより修復フラグ706a~706cのシリアル転送を行う。第1の実施形態と同様に、修復フラグ706a~706cは、フリップフロップ701a~701cにシリアル転送される。そして、不揮発性メモリ404の8ビットの修復データ記憶領域の固定ビット長と同じ8個のパルスのクロック信号CK1により修復データ704a~704cのシリアル転送を行う。第1のダミー用修復データ1101は、シリアル転送により、第3の修復データ用フリップフロップ群703cから押し出される。第3の修復データ704cは第3の修復データ用フリップフロップ群703cに設定され、第2の修復データ704bは第2の修復データ用フリップフロップ群703bに設定され、第1の修復データ704aは第1の修復データ用フリップフロップ群703aに設定される。不揮発性メモリ404は、第1のダミー用修復データ1101、冗長メモリセルブロック520への切り替えを行う第3の冗長メモリ401cの修復データ704c及び第1の冗長メモリ401aの修復データ704aを記憶する。データ転送制御回路403は、第1のダミー用修復データ1101を第1の論理回路702aにシリアルに出力した後に、第3の冗長メモリ401cの修復データ704c及び第1の冗長メモリ401aの修復データ704aを第1の論理回路702aにシリアルに出力する。以上のように、本実施形態によれば、修復データ704a~704cのビット長が相互に異なっている場合にも、不揮発性メモリ404の修復データ記憶領域の前方の空き領域に第1のダミー用修復データ1101を記憶させることにより、修復データ704a~704cを修復データ用フリップフロップ群703a~703cにシリアルに転送することができる。第3の実施形態図12は、第3の実施形態によるメモリ装置の構成例を示す図である。以下、本実施形態が第2の実施形態と異なる点を説明する。第4の冗長メモリ401dは、冗長メモリ401a~401cと同様に、複数の通常メモリセルブロック及び冗長メモリセルブロック520を有する。第1の冗長メモリ401aは、第1の修復データ用フリップフロップ群703aに記憶されている修復データ704aの一部上位2ビットのデータに応じて複数の通常メモリセルブロックのうちのいずれかの通常メモリセルブロックを冗長メモリセルブロック520に切り替える。第4の冗長メモリ401dは、第1の修復データ用フリップフロップ群703aに記憶されている修復データ704aの他の一部下位2ビットのデータに応じて複数の通常メモリセルブロックのうちのいずれかの通常メモリセルブロックを冗長メモリセルブロック520に切り替える。修復データ704aは、上位2ビットが第1の冗長メモリ401aの修復データであり、下位2ビットが第4の冗長メモリ401dの修復データである。修復フラグ706aは、第1の冗長メモリ401a及び第4の冗長メモリ401dの共通の修復フラグである。データ転送制御回路403の処理は、第2の実施形態と同じである。本実施形態によれば、第1の冗長メモリ401aの修復フラグ706aとは別に、第4の冗長メモリ401dに対応する修復フラグを不揮発性メモリ404に記憶させなくてよいので、不揮発性メモリ404の記憶容量を削減することができる。また、第4の冗長メモリ401dは、修復フラグ用フリップフロップ701a、論理回路702a及びセレクタ705aを第1の冗長メモリ401aと共用するので、第4の冗長メモリ401dの専用の修復フラグ用フリップフロップ、論理回路及びセレクタを設けなくてよく、メモリ装置の回路面積を低減することができる。第4の実施形態図13は、第4の実施形態によるメモリ装置の構成例を示す図である。以下、本実施形態が第1及び第2の実施形態と異なる点を説明する。本実施形態は、修復フラグ706a~706cの数を可変にすることができる。不揮発メモリ404は、修復フラグ706a~706c及び修復データ704a,704cの他に、修復フラグ706a~706cの数1301を記憶する。例えば、3個の修復フラグ706a~706cを不揮発性メモリ404に記憶させる場合には、修復フラグの数1301は2進数01110進数で3になる。データ転送制御回路403は、不揮発性メモリ404に記憶される修復フラグの数1301に応じて、修復フラグ706a~706cを不揮発性メモリ404から読み出し、修復フラグ用フリップフロップ701a~701cにシリアルに転送する。具体的には、データ転送制御回路403は、修復フラグの数1301と同じ数のパルスのクロック信号CK1を修復フラグ用フリップフロップ701a~701cに供給することにより、3ビットの修復フラグ706a~706cを3個の修復フラグ用フリップフロップ701a~701cにシリアル転送する。設計中に冗長メモリの数の変更に伴って修復フラグ706a~706cの数が変わっても、不揮発性メモリ404内の修復フラグの数1301を基に修復フラグ706a~706cの数を判断し、修復フラグ706a~706cをシリアル転送することができる。これにより、不揮発性メモリ404及びデータ転送制御回路403の構成を変更せずに済み、不揮発性メモリ404及びデータ転送制御回路403をマクロとして利用可能になる利点がある。第5の実施形態図14は、第5の実施形態によるメモリ装置の構成例を示す図である。以下、本実施形態が第1及び第2の実施形態と異なる点を説明する。本実施形態は、クロック信号CK1を高周波数にすることができる。データ転送制御回路403の出力端子と第1のセレクタ705aの入力端子との間を接続するバイパス線、第1のセレクタ705aの出力端子と第2のセレクタ705bの入力端子との間を接続するバイパス線は、その長さが長くなると、遅延時間が長くなるため、クロック信号CK1を低周波数にしなければならない。本実施形態では、クロック信号CK1を高周波数にするため、第1のバイパス用フリップフロップ1401a及び第2のバイパス用フリップフロップ1401bを設ける。第1のバイパス用フリップフロップ1401aは、データ転送制御回路403の出力端子及び第1のセレクタ705aの入力端子間に接続され、不揮発性メモリ404に記憶されている修復データを記憶するためのフリップフロップである。第2のバイパス用フリップフロップ1401bは、第1のセレクタ705aの出力端子及び第2のセレクタ705bの入力端子間に接続され、不揮発性メモリ404に記憶されている修復データを記憶するためのフリップフロップである。不揮発性メモリ404は、第2の冗長メモリ401bの通常メモリセルブロックを冗長メモリセルブロック520に切り替えないときには第2のダミー用修復データ1402bを記憶する。第2のダミー用修復データ1402bは、第1の修復データ704a及び第3の修復データ704cの間に記憶される。なお、第1の冗長メモリ401aの通常メモリセルブロックを冗長メモリセルブロック520に切り替えないときには、不揮発性メモリ404は、修復データ704aの代わりにダミー用修復データを記憶する。ダミー用修復データ1402bは、0でもよいし、1でもよい。データ転送制御回路403は、第3の修復データ704c、ダミー用修復データ1402b及び第1の修復データ704aを第1の論理回路702a及び第1のバイパス用フリップフロップ1401aにシリアルに出力する。第1のセレクタ705aは、第1の修復フラグ用フリップフロップ701aに記憶されている第1の修復フラグ706aに応じて第1のバイパス用フリップフロップ1401aに記憶されている修復データ又は第1の修復データ用フリップフロップ群703aに記憶されている修復データを出力する。具体的には、第1のセレクタ705aは、第1の修復フラグ706aが1のときには第1の修復データ用フリップフロップ群703aに記憶されている修復データを出力し、第1の修復フラグ706aが0のときには第1のバイパス用フリップフロップ1401aに記憶されている修復データを出力する。第2のセレクタ705bは、第2の修復フラグ用フリップフロップ701bに記憶されている第2の修復フラグ706bに応じて第2のバイパス用フリップフロップ1401bに記憶されている修復データ又は第2の修復データ用フリップフロップ群703bに記憶されている修復データを出力する。具体的には、第2のセレクタ705bは、第2の修復フラグ706bが1のときには第2の修復データ用フリップフロップ群703bに記憶されている修復データを出力し、第2の修復フラグ706bが0のときには第2のバイパス用フリップフロップ1401bに記憶されている修復データを出力する。データ転送制御回路403は、3個のパルスのクロック信号CK1を修復フラグ用フリップフロップ701a~701cに供給することにより、修復フラグ706a~706cを修復フラグ用フリップフロップ701a~701cにシリアル転送する。その後、データ転送制御回路403は、8個のパルスのクロック信号CK1を修復データ用フリップフロップ群703a~703c及びバイパス用フリップフロップ1401a,1401bに供給することにより、修復データ704a~704cを修復データ用フリップフロップ群703a~703cにシリアル転送することができる。第1の修復データ用フリップフロップ群703aには第1の修復データ704aが設定され、第2の修復データ用フリップフロップ群703bには第2の修復データ704bが設定され、第3の修復データ用フリップフロップ群703cには第3の修復データ704cが設定される。第2のバイパス用フリップフロップ1401bには、ダミー用修復データ1402bが記憶される。本実施形態によれば、バイパス用フリップフロップ1401a及び1401bを設けることにより、バイパス線の長さを短くして遅延時間を短縮することができるので、データ転送時のクロック信号CK1を高周波数にすることができる。第6の実施形態図15は、第6の実施形態によるメモリ装置の構成例を示す図である。以下、本実施形態が第1及び第2の実施形態と異なる点を説明する。図7のメモリ装置では、修復データ取得回路402a及び402b間を接続する線は2本であり、修復データ取得回路402b及び402c間を接続する線も2本である。本実施形態では、これらの接続線の数を減らすことにより、修復データ取得回路402a~402cの間の接続の変更を容易にする。セレクタ1501aは、データ転送制御回路403の制御に応じて、第1の修復フラグ用フリップフロップ701aに記憶されている修復フラグ又は第1のセレクタ705aにより出力される修復データを第2の修復フラグ用フリップフロップ701b、第2のセレクタ705b及び第2の論理回路702bに出力する。第1の修復フラグ用フリップフロップ701aは、データ転送制御回路403の出力端子及びセレクタ1501aの入力端子間に接続される。セレクタ1501bは、データ転送制御回路403の制御に応じて、第2の修復フラグ用フリップフロップ701bに記憶されている修復フラグ又は第2のセレクタ705bにより出力される修復データを第3の修復フラグ用フリップフロップ701c及び第3の論理回路702cに出力する。第2の修復フラグ用フリップフロップ701bは、セレクタ1501aの出力端子及びセレクタ1501bの入力端子間に接続される。図16は修復フラグ706a~706cを修復フラグ用フリップフロップ701a~701cにシリアル転送する図であり、図17は修復データ704a~704cを修復データ用フリップフロップ群703a~703cにシリアル転送する図である。まず、図16を参照しながら、修復フラグ706a~706cを修復フラグ用フリップフロップ701a~701cにシリアル転送する処理を説明する。データ転送制御回路403は、セレクタ1501a及び1501bに0の選択信号を出力する。これにより、セレクタ1501aは、第1の修復フラグ用フリップフロップ701aに記憶されている修復フラグを選択し、第2の修復フラグ用フリップフロップ701bに出力する。セレクタ1501bは、第2の修復フラグ用フリップフロップ701bに記憶されている修復フラグを選択し、第3の修復フラグ用フリップフロップ701cに出力する。次に、データ転送制御回路403は、3個のパルスのクロック信号CK1を修復フラグ用フリップフロップ701a~701cに供給すると共に、不揮発性メモリ404内の修復フラグ706c,706b,706aをシリアルに第1の修復フラグ用フリップフロップ701aに出力する。すると、第3の修復フラグ用フリップフロップ701cに第3の修復フラグ706cが設定され、第2の修復フラグ用フリップフロップ701bに第2の修復フラグ706bが設定され、第1の修復フラグ用フリップフロップ701aに第1の修復フラグ706aが設定される。次に、図17を参照しながら、修復データ704a~704cを修復データ用フリップフロップ群703a~703cにシリアル転送する処理を説明する。その後、データ転送制御回路403は、セレクタ1501a及び1501bに1の選択信号を出力する。これにより、セレクタ1501aは、第1のセレクタ705aにより出力される修復データを選択し、第2のセレクタ705bに出力する。セレクタ1501bは、第2のセレクタ705bにより出力される修復データを選択し、第3の論理回路702cに出力する。次に、データ転送制御回路403は、不揮発性メモリ404内の8ビットの修復データ1101,704c、704bに対応して8個のパルスのクロック信号CK1を修復データ用フリップフロップ群703a~703cに出力する。この間、修復フラグ用フリップフロップ701a~701cのクロック信号は停止する。第2の実施形態と同様に、第3の修復データ用フリップフロップ群703cには第3の修復データ704cが設定され、第2の修復データ用フリップフロップ群703bには第2の修復データ704bが設定され、第1の修復データ用フリップフロップ群703aには第1の修復データ704aが設定される。本実施形態によれば、修復データ取得回路402a及び402b間を接続する線は1本であり、修復データ取得回路402b及び402c間を接続する線も1本である。これらの接続線の数を減らすことができるので、修復データ取得回路402a~402cの間の接続の変更を容易にすることができる。以上のように、第1~第6の実施形態は、図1のメモリ装置及び図2のメモリ装置に対して、データ転送時間を短縮することができる。また、第1~第6の実施形態は、図3のメモリ装置に対して、データ転送制御回路とフリップフロップ群との間の並列接続配線の数を削減することができる。なお、上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。"