"基板上に、電子供給層及びチャネル層を有する高電子移動度トランジスタ構造層を形成する工程と、前記高電子移動度トランジスタ構造層上に、コレクタ層、ベース層、エミッタ層及びノンアロイ層を有するヘテロバイポーラトランジスタ構造層を形成する工程と、を有するトランジスタ用エピタキシャルウェハの製造方法において、前記ヘテロバイポーラトランジスタ構造層を、気相成長法により成長温度400°C以上600°C以下で、かつ、一定の成長温度で成長するようにしたことを特徴とするトランジスタ用エピタキシャルウェハの製造方法。前記電子供給層は、Siをドープしたn型AlGaAs層からなる請求項1記載のトランジスタ用エピタキシャルウェハの製造方法。前記電子供給層のドーパントが、Si、Se、Teのいずれかから選択される請求項1記載のトランジスタ用エピタキシャルウェハの製造方法。しかしながら、上述のようなBI-FET構造のトランジスタ用エピタキシャルウェハを製造する際には、HEMTを構成する複数のエピタキシャル層の上に、HBTを構成する複数のエピタキシャル層を成長させるが、従来方法では、HBTを構成する複数のエピタキシャル層を成長させる際に、エピタキシャル層毎に成長温度を変更するため、エピタキシャル層を形成する時間に加えて、温度を変更するための時間や、温度を安定させるための時間が別途必要となり、トータルの成長時間が長くなりスループットが低下してしまうという問題があった。そこで、本発明の目的は、上記課題を解決し、成長時間を短縮してスループットを向上することが可能なトランジスタ用エピタキシャルウェハの製造方法を提供することにある。本発明は上記目的を達成するために創案されたものであり、基板上に、電子供給層及びチャネル層を有する高電子移動度トランジスタ構造層を形成する工程と、前記高電子移動度トランジスタ構造層上に、コレクタ層、ベース層、エミッタ層及びノンアロイ層を有するヘテロバイポーラトランジスタ構造層を形成する工程と、を有するトランジスタ用エピタキシャルウェハの製造方法において、前記ヘテロバイポーラトランジスタ構造層を、気相成長法により成長温度400°C以上600°C以下で、かつ、一定の成長温度で成長するようにしたトランジスタ用エピタキシャルウェハの製造方法である。前記電子供給層は、Siをドープしたn型AlGaAs層からなってもよい。前記電子供給層のドーパントが、Si、Se、Teのいずれかから選択されてもよい。本発明によれば、成長時間を短縮してスループットを向上することが可能なトランジスタ用エピタキシャルウェハの製造方法を提供できる。以下、本発明の実施の形態を添付図面にしたがって説明する。図1は、本実施の形態に係るトランジスタ用エピタキシャルウェハの製造方法で製造するトランジスタ用エピタキシャルウェハの積層構造図である。図1に示すように、トランジスタ用エピタキシャルウェハ1は、GaAs基板2上に高電子移動度トランジスタ構造層以下、HEMT構造層という3が形成され、HEMT構造層3上にヘテロバイポーラトランジスタ構造層以下、HBT構造層という4が形成された構造BI-FET構造となっている。なお、図1におけるn-はn型、p-はp型、un-はアンドープであることを意味する。トランジスタ用エピタキシャルウェハ1を製造する際には、まず、半絶縁性のGaAs基板2上に、エピタキシャル成長により、バッファ層5となるアンドープAlxGa1xAs層x=0.28を500nm、電子供給層6となるn型AlxGa1xAs層x=0.3を30nm、スペーサ層7となるアンドープAlxGa1xAs層x=0.3を10nm、チャネル層8となるアンドープInxGa1xAs層x=0.18を15nm、スペーサ層9となるアンドープAlxGa1xAs層x=0.3を10nm、電子供給層10となるn型AlxGa1xAs層x=0.48を30nm、ショットキー層11となるアンドープGaAs層を30nm、を順に積層することにより、HEMT構造層3を形成する。本実施の形態では、HEMT構造層3を、気相成長法MOVPEMetalOrganicVaporPhaseEpitaxy法により、成長温度600°C以上750°C以下、V/III比150以下の条件で成長した。なお、本明細書において、成長温度とは、成長時のGaAs基板2の基板温度を意味する。HEMT構造層3の電子供給層6,10は、Siのδドープ層からなる。つまり、電子供給層6,10はSiをドープしたn型AlGaAs層からなる。なお、δドープ層とは局所的にドーパントここではSiが高濃度に含まれた領域であり、図1に示すような縮尺の層として存在していない。つまり、図1では、便宜上各層の縮尺を変更し、トランジスタ用エピタキシャルウェハ1の構造を概略的に示している。ここでは、電子供給層6,10をn型AlGaAs層としたが、n型InGaP層とすることも可能である。また、ドーパントとしてSiを用いたが、電子供給層6,10のドーパントは、Si、Se、Teのいずれかから選択されるとよい。HEMT構造層3上HEMT構造層3とHBT構造層4との間には、エピタキシャル成長により、n型InxGa1xP層x=0.48を10nm積層してエッチングストッパ層ストッパー層12を形成する。本実施の形態では、HEMT構造層3の成長温度と同じ、もしくは低い成長温度で、As混入濃度を制御したInGaPからなるエッチングストッパ層12を形成した。その後、エッチングストッパ層12上に、エピタキシャル成長により、サブコレクタ層13となるn型GaAs層を500nm、コレクタ層14となるn型GaAs層を700nm、ベース層15となるp型GaAs層を120nm、エミッタ層16となるn型InxGa1xP層x=0.48を40nm、バラスト層17となるn型GaAs層を100nm順次積層し、バラスト層17上にノンアロイ層18を積層して、HBT構造層4を形成する。ノンアロイ層18は、n型不純物としてSe又はTeをドーピングし、成長方向でIn組成を変化させたn型InxGa1xAsからなるグレーデッドノンアロイ層19と、グレーデッドノンアロイ層19上に形成され、In組成比が0.3~0.6で一定であるn型InxGa1xAsからなる均一組成ノンアロイ層20と、を有している。本実施の形態では、グレーデッドノンアロイ層19を、バラスト層17から離れるにしたがってIn組成比が0から均一組成ノンアロイ層20と同じIn組成比まで徐々に変化するようにし、また、GaAs基板2の基板温度成長温度や、GaAs基板2を加熱するヒータの温度を適宜調整することにより、In組成比の傾斜やオートドーピングされる炭素量を調節して、グレーデッドノンアロイ層19における炭素濃度が3.0×1018cm3以下となるように、n型不純物濃度が1.0×1018cm3以上5.0×1019cm3以下の範囲となるように、50nmのn型InxGa1xAs層x=0→0.5を成長した。また、本実施の形態では、均一組成ノンアロイ層20を、In組成比が0.5で一定となるようにし、また、グレーデッドノンアロイ層19と同様にオートドーピングされる炭素量を調節して、炭素濃度がSIMS分析下限値1.0×1016cm3以下となるよう、n型不純物濃度が1.0×1019cm3以上5.0×1019cm3以下の範囲となるようにし、50nmのn型InxGa1xAs層x=0.5を成長した。さて、本実施の形態に係るトランジスタ用エピタキシャルウェハの製造方法では、HBT構造層4を、気相成長法MOVPE法により成長温度400°C以上600°C以下で、かつ、一定の成長温度で成長するようにした。HBT構造層4を一定の成長温度で成長することにより、図2に示すように、成長温度=基板温度を変更するのは、HEMT構造層3を成長した後、HBT構造層4を成長し始める前の1回のみとなり、温度を変更するための時間や、温度を安定させるための時間を短縮することが可能となる。よって、トランジスタ用エピタキシャルウェハ1全体での成長時間つまりトランジスタ用エピタキシャルウェハ1の製造にかかる時間を短縮することが可能になる。これに対して、図3に示すように、エピタキシャル層毎に成長温度=基板温度を変更してHBT構造層4を成長する場合、成長温度を変更する毎に、温度を変更するための時間と、温度を安定させるための時間が必要となり、トータルの成長時間が長くなる。図2のように、HEMT構造層3の成長温度を650°C、HBT構造層4の成長温度を500°Cとした場合本発明、および、図3のように、HEMT構造層3の成長温度を650°Cとし、サブコレクタ層13を700°C、コレクタ層14を650°C、ベース層15を500°C、エミッタ層16とバラスト層17を600°C、ノンアロイ層を450°Cの成長温度で成長した場合従来技術の両者について、成長したHBTの特性を測定した。測定結果を表1に示す。表1に示すように、本発明と従来技術とでは、電流利得β等の各特性にほとんど差がなく、成長温度を一定としても、良好な特性のトランジスタ用エピタキシャルウェハ1が得られることが分かる。以上説明したように、本実施の形態に係るトランジスタ用エピタキシャルウェハの製造方法では、HBT構造層4を、気相成長法により成長温度400°C以上600°C以下で、かつ、一定の成長温度で成長している。従来は、エピタキシャル層毎に成長温度を変更してHBT構造層を成長していたため、温度を変更するための時間や、温度を安定させるための時間が必要であったが、本発明では、HBT構造層4を一定の成長温度で成長することにより、温度を変更するための時間や、温度を安定させるための時間を削減でき、トータルの成長時間を短縮して、スループットを向上することが可能となる。また、本発明では、HEMT構造層3の上にHBT構造層4を成長させてBI-FET構造のトランジスタ用エピタキシャルウェハ1を製造しているため、得られたトランジスタ用エピタキシャルウェハ1を素子化することにより、送受信用パワー増幅器として使用する際に、低電圧で動作し、出力信号の歪みを抑え、消費電力を低減でき、かつ、高移動度のトランジスタ素子を実現できる。具体的には、本実施の形態では、ベース抵抗180Ω/sqで電流利得701kA/cm2と増幅し、移動度5000cm2/Vs、シートキャリア濃度2.1×1012cm2、ピンチオフ電圧-0.5Vと動作するトランジスタ素子を得ることができた。本発明は上記実施の形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲で種々の変更を加え得ることは勿論である。例えば、上記実施の形態では、基板として半絶縁性のGaAs基板2を用いたが、Si基板、InP基板に対しても本発明は適用できる。また、基板上にHBT構造層4のみを形成してHBT単体を製造する場合にも、本発明は適用可能である。"