"複数の第1電極を備える第1基板と、前記第1電極の接続対象となる複数の第2電極を備えて前記第1基板が実装される第2基板と、接続対象の前記第1電極および前記第2電極のいずれかの接続面の隅に配置されたスペーサと、接続対象の前記第1電極の接続面と前記第2電極の接続面との間の前記スペーサに囲われた領域に配置されて前記第1電極と前記第2電極とを電気的に接続する接続層とを少なくとも備えることを特徴とする実装構造。請求項1記載の記載の実装構造において、前記第1電極および前記第2電極は、平面形状が矩形とされていることを特徴とする実装構造。請求項2記載の記載の実装構造において、4つの前記スペーサが、接続対象の前記第1電極および前記第2電極のいずれかの接続面の隅に配置されていることを特徴とする実装構造。ところで、フリップチップ実装においては、チップと実装基板との間の接合実装において、機械強度が十分に確保されていることが求められる。この目安として、MIL規格883Gがある。しかしながら、機械強度を十分に確保した状態で実装することは、以下に説明するように容易ではないという問題がある。まず、一般には、1つのチップは複数の接続端子を備えているため、これら接続端子が均一に接合されていない場合、機械的強度が低下する場合がある。例えば、接続端子間の接着材として、導電性ペーストを使う場合や、AuSn等の金属を高温で融解させて使用する材料を使う場合、これら接着材が各接続端子で均一な状態に形成されていることが重要となる。このような接着材を用いるフリップチップ実装では、これら接着材を接続する接続端子間に配置し、チップを実装基板に押し付けることで、各接続端子を接着材で接続している。この接着時における、実装基板対してチップを押し付ける力の制御が簡単ではない。例えば、図6に示すように、チップ601を実装基板602に実装する場合、対応する電極端子603と電極端子604との間に接着材661を配置し、押し付け治具611を用いてチップ601を実装基板602に押し付ける。このとき、チップ601が実装基板602に対して水平にならずに傾いた状態で押し付けると、図7に示すように、チップ601と実装基板602との間隔が狭い領域と、チップ601と実装基板602との間隔が広い領域とが形成されるようになる。間隔が狭い領域の電極端子603と電極端子604との間では、電極間が狭いために薄く引き延ばされた状態に接続層662が形成される。この状態では、一部の接続層662が、電極端子603,電極端子604の外周にまで漏れ出した状態となる場合もある。一方、間隔が広い領域の電極端子603と電極端子604との間では、電極間が広いために十分に広がらずに厚い状態で接続層663が形成される。傾いた状態では、上述したように、各々異なる厚さの接続層662,接続層663が形成されることになり、接続層の厚さの不均一により接合強度にバラツキが生じ、結果として、製造歩留まりの低下を招く。このことは、チップおよび基板が大きくなるとより顕著になる。上述した実装時の傾きを補正するための方法としては、チップを吸着して押し付ける治具以下、コレット自体の傾きに、機械的に補正を加えることが考えられる。しかしながら、製造毎に上記傾きは変化するため、製造毎に補正値が変化することになり、制御には限界がある。傾きを補正する別の方法としては、チップに力を加えて基板に強く押し付けることが考えられる。しかしながら、押し付ける力が強すぎると、接着材の接合面への塗布量や粘度によっては、接合端子から接着材がはみ出し、接着面に残る接着材の厚みが十分確保されず、必要な接合強度が得られないことがある。これをさらに改善する方法として、図8に示すように、コレット801のチップ押さえ802とチップ601との接触部分を小さくすることが考えられる。このような構成では、チップ601と実装基板602とを接触させた際に、コレット801とチップ601とは小さい力で吸着力が失われるので、コレット801が持つ傾きはチップ601に反映されない。接着材661の厚さは、このチップ601を押す力と接着材661からの反発力に応じて決定され、図9に示すように、チップ601と実装基板602との水平が、自動的に補正されることが期待できる。しかしこの場合でも、チップ601がコレット801のチップ押さえ802先端の加工限界と同等程度に小さいと、この機構の効果が発揮できないという問題が残る。なお、上述した構成における接着材661の厚み制御については、特に、接着材661をAuSnはんだから構成した場合では、共晶化メカニズムを利用するため、体積と組成を精密に制御する必要があり、膜厚がばらつくと強度を確保するための設計が困難である。本発明は、以上のような問題点を解消するためになされたものであり、機械強度を十分に確保した状態で、より容易に、フリップチップ実装ができるようにすることを目的とする。本発明に係る実装構造は、複数の第1電極を備える第1基板と、第1電極の接続対象となる複数の第2電極を備えて第1基板が実装される第2基板と、接続対象の第1電極および第2電極のいずれかの接続面の隅に配置されたスペーサと、接続対象の第1電極の接続面と第2電極の接続面との間のスペーサに囲われた領域に配置されて第1電極と第2電極とを電気的に接続する接続層とを少なくとも備える。上記実装構造において、第1電極および第2電極は、平面形状が矩形とされていればよい。また、この場合、4つのスペーサが、接続対象の第1電極および第2電極のいずれかの接続面の隅に配置されていればよい。以上説明したように、本発明によれば、接続対象の第1電極および第2電極のいずれかの接続面の隅にスペーサを配置したので、機械強度を十分に確保した状態で、より容易に、フリップチップ実装ができるようになるという優れた効果が得られる。以下、本発明の実施の形態について図1,2を参照して説明する。図1は、本発明の実施の形態における実装構造の構成を示す断面図であり、図2は、本発明の実施の形態における実装構造の構成を示す平面図である。図2のAA’線の断面を図1に示している。この実装構造は、まず、複数の第1電極103を備えるチップ第1基板101と、第1電極103の接続対象となる複数の第2電極104を備えてチップ101が実装される実装基板第2基板102とを備える。なお、図2では、実装基板102を省略して示していない。このような実装構造において、本実施の形態では、接続対象の第1電極103および第2電極104のいずれかの接続面の隅に配置された少なくとも1つのスペーサ105を備えるようにした。複数のスペーサ105を用いる場合、各スペーサ105は、同じ高さ厚さに形成されていればよい。また、電極間を接着して電気的に接続する接続層106は、接続対象の第1電極103の接続面と第2電極104の接続面との間の、複数のスペーサ105に囲われた領域に配置される。図2では、4つのスペーサ105を設ける構成例について示している。また、第1電極103および第2電極104は、平面視矩形とされ、接続面が平面とされている場合を例示している。このように対象となる電極が平面視矩形の場合、4つのスペーサ105が、接続対象の第1電極103および第2電極104のいずれかの接続面の4隅に配置されているとよい。なお、スペーサ105は、接続層106となる接着材実装時よりも硬い変形しにくいことが重要である。また、スペーサ105は、平面視の面積が各電極の面積より小さいものとなっていればよい。また、スペーサ105の厚さ高さは、接続される電極の間隔として、可能な範囲に適宜に設定すればよい。以下、より詳細に説明する。まず、実装基板102について説明する。実装基板102は、例えば、セラミック基板から構成され、第2電極104とともに金Auから構成された配線を備える。配線は、公知のフォトリソグラフィー技術およびエッチング技術によりパターニングすることで形成されたものである。また、実装基板102には、フリップチップ実装フリップチップ接合において、チップ101を位置合わせするための合わせマークマーカが形成されている。また、実装時に接合対象となる第2電極104の上には、AuSnはんだ材からなる接着材が形成されている。これは、例えば、公知の真空蒸着法により堆積したAuSn膜を、公知のフォトリソグラフィー技術およびエッチング技術により、平面視矩形状に加工することで形成する。この接着材の体積は、第1電極103の面積およびスペーサ105の厚さ高さを考慮し、接着材が押しつぶされてもはみ出すことがないように決定すればよい。ただし、接着材の厚さ高さについては、スペーサ105の厚さ高さよりも厚く高くすることが重要である。また、スペーサ105の厚さ高さは、接着材を押しつぶしたときにチップ101と実装基板102との間に残す隙間から決定すればよい。次に、チップ101について説明する。チップ101は、例えば、InP系の半導体を用いたフォトダイオードである。このフォトダイオードは、次に示すようにすることで形成できる。まず、高抵抗なInPからなるInP基板の主表面上に、有機金属気相成長MOVPE法などのエピタキシャル成長法を利用し、n型InP層、ノンドープInGaAs層、p型InGaAs層を形成する。次に、公知のフォトリソグラフィーおよびエッチング技術により、上述したp型InGaAs、ノンドープInGaAs,n型InP層をメサ型に加工し、次いで、n型InP層およびp型InGaAs層に、各々オーミック接触する電極を形成する。また、フリップチップ接合する際に接合部となる第1電極103に接続する配線を形成する。次に、上述した配線に接続する第1電極103を、InP基板の主表面上に形成する。例えば、第1電極103は、上述のフォトダイオードが実装後に実装基板102に接触しない程度の厚さ高さに設定したAuのパターンから構成すればよい。さらに、このように形成した第1電極103の上に、スペーサ105を形成する。例えば、スパッタ法により酸化シリコン膜を形成し、この酸化シリコン膜を公知のフォトリソグラフィーおよびエッチング技術によりパターニングすることで、第1電極103の接続面の4隅に配置された4つのスペーサ105を形成する。なお、スペーサ105は、実装基板102の第2電極104に形成してもよい。また、接着材として導電性ペーストなどの比較的柔らかい材料を用いる場合、スペーサ105を、Auなどの金属から構成してもよい。次に、チップ101と実装基板102との実装について説明する。公知のフリップチップ搭載装置を用い、上述したように作製したチップ101を実装基板102に実装を行う場合、図3に示すように、コレット301にチップ101の裏面を吸着させ、第1電極103形成面を、実装基板102の第2電極104形成面に対向させて配置する。また、実装基板102に形成されているマーカ不図示を用い、各々対応する第1電極103および第2電極104が対向して配置するように、コレット301を実装基板102の平面方向に移動させてチップ101を配置する。上述したようにチップ101の位置合わせが終了した後、コレット301を実装基板102の側に移動させ、チップ101の第1電極103を、対応する実装基板102の第2電極104に押し付ける。なお、この押し付け時においては、第2電極104の上に設けられている接着材161が溶融する温度にまで加熱しておく。上述したように押し付けるとき、図4に示すように、コレット301が、実装基板102に対して傾いていたとしても、コレット301により、チップ101を所定の力で実装基板102に押し込めばよい。例えば、コレット301が吸着する力よりも強い力でチップ101を実装基板102に押し込めばよい。このように押し込めば、全ての対応する第1電極103および第2電極104の間隔は、スペーサ105により規定されて等しい状態となる。言い換えると、対応する第1電極103および第2電極104の間隔は、いずれにおいても、スペーサ105の高さより小さくなることはない。この状態は、各電極が平面視矩形の場合、4つのスペーサ105が、接続対象の第1電極103および第2電極104のいずれかの接続面の隅に配置されていれば、最も安定して得られるようになる。このため、チップ101は、実装基板102に対して水平な状態に配置されるようになる。また、第1電極103と第2電極104とに挟まれている接着材161は、いずれにおいても同じ厚さに押しつぶされ、いずれの接着材161も同じ厚さとなる。この結果、図5に示すように、対応する全ての第1電極103および第2電極104の間の接続層106は、部分的に電極周囲にはみ出す箇所が発生することがなく同じ厚さになるなど、同様の状態に形成されるようになる。このように、本実施の形態によれば、接続層106の厚さが、チップ101を実装基板102に押し付ける力に関係なく、スペーサ105の厚さで決定されるようになる。なお、これまで1つの電極の4隅の各々にスペーサを配置した場合の形態を説明したが、1つの電極につき、少なくとも1つのスペーサが配置されていれば本発明の効果は期待できる。ただし、特に、第1電極103と、これに対向する第2電極104の数が少ない場合や、これら電極の面積が大きくなる場合には、上述した実施の形態のように1つの電極の対に対して複数のスペーサを配置したほうが、より接合の均一性を確保できるため好ましい。以上に説明したように、本発明によれば、接続対象となる2つの電極の間にスペーサを設けるようにしたので、実装時の押し付ける力が大きくなっても、接着材接続層の厚さが制御できるようになる。この結果、接続される各電極間の接続層の厚さがより均一となり、結果として、接合強度を向上させることができる。また、これらの実装が、押し付けを高い精度で制御するなどの複雑な機構および工程を用いる必要がない。このように、本発明によれば、機械強度を十分に確保した状態で、より容易に、フリップチップ実装ができるようになる。本発明では、基板の上の電極とは異なる箇所にスペーサを配置したものではなく、接合対象の電極の接合面にスペーサを配置したところに特徴がある。例えば、製造過程で発生した歪みなどによりチップに反りが発生した場合、チップの上の電極とは異なる箇所にスペーサを配置すると、一部のスペーサが、対向する実装基板に対して電極より低い位置に配置される状態となる場合も発生する。この状態では、スペーサとしての機能が全く発揮されない。これに対し、本発明では、対応する電極間にスペーサを配置しているので、チップや実装基板の反りの影響を受けにくいものとなる。また、基板の上の電極とは異なる箇所にスペーサを配置する場合、各々のスペーサの間がより広い間隔となる。このような場合、離れたスペーサを支点にチップが傾きながら実装基板に接触すると、支点となるスペーサに近い箇所の電極間は接触し、支点となるスペーサより離れている電極間は、離間している状態となる場合がある。このような場合、スペーサに近い箇所の電極間の接着材は、過剰につぶれることになる。この結果、最終的に全てのスペーサが当接し、チップと実装基板とが平行な状態になっても、一部の電極間は接触不良を起こす可能性がある。これに対し、本発明によれば、電極間にスペーサを配置しているので、どの様な場合であっても、電極間が接触することがなく、上述したように過剰に接着材がつぶれることがない。この結果、例えば、接着材として、AuSnはんだを用い、この共晶化メカニズムを利用して電極間の接続を行う場合に、AuとSnの組成の設計が容易になる。また、スペーサは、接着材実装時よりも硬ければ硬いほど、接合時に選択できる条件のマージンが増える。従って、本発明によれば、実装装置の製造バラツキが抑えられ、生産実装における歩留まり向上、安定性向上が見込め、製造コストが削減できるようになる。なお、本発明は以上に説明した実施の形態に限定されるものではなく、本発明の技術的思想内で、当分野において通常の知識を有する者により、多くの変形および組み合わせが実施可能であることは明白である。例えば、上述では、主に、接着材接続層としてAuSnはんだを用いる場合を例に説明したが、これに限るものではない。接着材としては、他のはんだ材やはんだペーストを用いるようにしてもよく、また、公知の導電性ペーストを用いるようにしてもよい。また、上述した実施の形態では、第1電極および第2電極は、接続面が平面とされている場合を例に説明したが、これに限るものではない。ただし、第1電極および第2電極の各々の接続面を平面とした方が、スペーサを用いる効果がより得やすいものとなる。"