摺動子端子と、第1のデジタル入力コードを受け取る第1の端子であって、前記第1の端子は少なくとも1つのストリング配列を通して前記摺動子端子に接続され、前記第1のデジタル入力コードが、前記第1の端子と前記摺動子端子との間の抵抗を決定する、第1の端子と、第2のデジタル入力コードを受け取る第2の端子であって、前記第2の端子は少なくとも1つの追加のストリング配列を通して前記摺動子端子に接続され、前記第2のデジタル入力コードが、前記第2の端子と前記摺動子端子との間の抵抗を決定する、第2の端子とを備える、デジタルポテンショメータ。前記少なくとも1つのストリング配列が、選択されたタップ点にて抵抗器の配列に接続された複数のスイッチを有する、請求項1に記載のデジタルポテンショメータ。前記少なくとも1つの追加のストリング配列が、選択されたタップ点にて抵抗器の配列に接続された複数のスイッチを有する、請求項2に記載のデジタルポテンショメータ。前記複数のスイッチが並列に接続された、請求項2に記載のデジタルポテンショメータ。前記抵抗器の配列が直列に接続された、請求項2に記載のデジタルポテンショメータ。前記複数のスイッチが交互に閉じられて、前記抵抗器の配列の一区間を、接続されたタップ点から前記摺動子端子に接続する、請求項2に記載のデジタルポテンショメータ。前記複数のスイッチが交互に閉じられて、前記第1の端子を前記摺動子端子に接続する、請求項2に記載のデジタルポテンショメータ。前記複数のスイッチが並列に接続された、請求項3に記載のデジタルポテンショメータ。前記抵抗器の配列が直列に接続された、請求項3に記載のデジタルポテンショメータ。前記複数のスイッチが交互に閉じられて、前記抵抗器の配列の一区間を、接続されたタップ点から前記摺動子端子に接続する、請求項3に記載のデジタルポテンショメータ。前記複数のスイッチが交互に閉じられて、前記第2の端子を前記摺動子端子に接続する、請求項3に記載のデジタルポテンショメータ。デジタルポテンショメータの第1の枝路の第1の抵抗および第2の枝路の第2の抵抗を独立に制御する方法であって、第1の端子にて第1のデジタル入力コードを受け取るステップであって、前記第1のデジタル入力コードは少なくとも1つのストリング内の複数のスイッチの1つをターンオンし、前記少なくとも1つのストリング内の前記ターンオンされたスイッチに基づいて、前記第1の端子と摺動子端子の間で第1の抵抗が設定される、ステップと、第2の端子にて第2のデジタル入力コードを受け取るステップであって、前記第2のデジタル入力コードは少なくとも1つの追加のストリング内の複数のスイッチの1つをターンオンし、前記少なくとも1つの追加のストリング内の前記ターンオンされたスイッチに基づいて、前記第2の端子と前記摺動子端子の間で第2の抵抗が設定される、ステップとを含む方法。前記第1の抵抗を変えるために前記第1のデジタルコードを変更するステップをさらに含む、請求項12に記載の方法。前記第2の抵抗を変えるために前記第2のデジタルコードを変更するステップをさらに含む、請求項13に記載の方法。前記少なくとも1つのストリング内の前記複数のスイッチの前記1つをターンオフするステップをさらに含む、請求項13に記載の方法。前記少なくとも1つの追加のストリング内の前記複数のスイッチの前記1つをターンオフするステップをさらに含む、請求項14に記載の方法。前記少なくとも1つのストリング内の前記複数のスイッチの他の1つをターンオンするステップをさらに含む、請求項15に記載の方法。前記少なくとも1つの追加のストリング内の前記複数のスイッチの他の1つをターンオンするステップをさらに含む、請求項16に記載の方法。前記少なくとも1つのストリングが、前記第1の端子と前記摺動子端子の間に直列に接続された、請求項12に記載の方法。前記少なくとも1つの追加のストリングが、前記第2の端子と前記摺動子端子の間に直列に接続された、請求項19に記載の方法。従来のデジタルポテンショメータの現在の構造は、端子のそれぞれと摺動子端子の間の共有されたストリング配列が存在するために、端子Bから摺動子までの抵抗に依存し、それに対する設定された比率に基づく、端子Aから摺動子までの抵抗が選択できるだけである。したがって当技術分野では、主端子のそれぞれと摺動子の間の抵抗の独立した制御を可能にするデジタルポテンショメータアーキテクチャの必要性がある。上記のデジタルポテンショメータの制限に対処するために、本発明は、主端子と摺動子端子の間の抵抗の独立した制御を可能にするデジタルポテンショメータのアーキテクチャのためのモデルを提供する。これは243出願で述べられているように、主端子が摺動子端子にて共通のストリング配列を共有しないように、初めに主端子と摺動子端子の間に追加のストリング配列を挿入し、2つの別々で異なるnビットコードを受け取るアーキテクチャを生成することによって達成される。このようなアーキテクチャでは、主端子の1つは第1のデジタル入力コードを受け取り、第2の主端子は第2のデジタル入力コードを受け取る。このアーキテクチャは3つの別々の端子、すなわち主端子A、Bと、摺動子端子Wとを有する集積回路を含んでいる。端子AおよびBは、複数の電気デバイスおよび電圧入力に接続することができるポテンショメータの2つのピンを表す。端子AとBの間の抵抗は、デジタルポテンショメータの全抵抗範囲を表す。端子AおよびBは、一連の1つまたは複数のストリング配列によってW端子に接続され、ストリング配列の総数は2nに等しく、nは入力コード上のビット数に等しい。各ストリングは、互いに並列に接続された複数のデジタルスイッチを含む。デジタルスイッチはMOSFETデバイスとすることができる。ストリング配列内の複数のスイッチは端子AおよびBにて接続され、スイッチの出力端子は抵抗器の配列に接続される。第1のデジタルコードCODE1は端子Aに入力される。さらに端子Aと摺動子の間の抵抗は入力コードに基づいて決定される。逆に端子Bと摺動子の間の抵抗は、端子AへのCODE1の印加によって影響されないのでCODE1には無関係である。第2の入力コードCODE2はデジタルポテンショメータに入力され、端子Bに印加される。端子Bと摺動子の間の抵抗は印加されたCODE2から直接決定される。本発明の例示的実施形態のさらなる詳細および態様について、添付の図を参照して以下により詳しく述べる。次に主題の発明について、本発明の特定の好ましい実施形態について詳しく述べるが、これらの実施形態は例示の実施例のみであり、本発明はそれらに限定されないことを理解されたい。端子と摺動子の間の抵抗がもう1つの抵抗分枝間の抵抗に対する依存性により変化してしまうことは、デジタルポテンショメータの主端子のそれぞれに別々のデジタル入力信号を印加することによって克服することができる。本発明の実施形態は、スイッチとして動作することができる複数の並列の電界効果トランジスタをそれぞれが有する複数のストリング配列を含む回路を提供することができる。直列に接続された抵抗性配列は、例示的実施形態でさらに例示されるように、複数のスイッチの端子に接続することができる。図1は、本発明によるデジタルポテンショメータ100を示す。デジタルポテンショメータ100は、2つの主端子110および120と、摺動子端子130とを含むことができる。端子110および120は、ポテンショメータ100のピンとして働くことができ、他の電気回路デバイスに電気的に接続することができる。摺動子端子130はまた他の電気デバイスに接続できるが、ストリング配列140~143を通して端子110および120に接続することができる。図1に示されるように摺動子端子130は、ストリング配列140および142を通して端子110に接続することができる。端子120は、ストリング配列141および143を通して摺動子端子130に接続することができる。図1は、端子110を摺動子端子130に接続する2つのストリング配列、および端子120を摺動子端子130に接続する2つのストリング配列を示すが、本発明は、端子のそれぞれと摺動子の間に任意の数のストリング配列を有する任意の実施形態に応用できることを理解されたい。ストリング配列140~143は、複数の並列のデジタルスイッチ1501~150N、1511~151N、1521~152N、1531~153Nを含むことができ、それらの出力端子は直列に接続された抵抗器の配列に接続することができる。複数のデジタルスイッチは、任意の時点で摺動子端子130に接続できる抵抗器の数を制御することができる。スイッチを閉じることにより端子120または130を抵抗器配列1611~161N1または1631~163N1のタップ点に直接接続することができ、端子の1つと摺動子の間の抵抗の大きさは、タップ点と摺動子の間の抵抗の合計に変化することができる。デジタルスイッチの適切な選択は、大きなスイッチングレンジを有するCMOSデバイスなどのMOSFETデバイスとすることができる。ストリング配列140内ではスイッチ1501~150Nは並列に接続することができ、スイッチの入力端子は端子110にて一緒に結合することができる。所与のストリングに入力されるデジタルビット数をMなどとすると、ストリング内のスイッチの数は2M1に等しくすることができる。スイッチ1501~150Nの出力端子は、選択されたタップ点にて抵抗器配列1601~160N1に接続することができる。抵抗器は、選択可能な抵抗の範囲をもたらすことができる間隔にて選ぶことができ、抵抗器配列1601~160N1内の抵抗器の数はn1に等しくすることができる。したがって抵抗器配列のそれぞれでの抵抗器の数は、印加される入力コードの総ビット数より1だけ少なくすることができる。各抵抗器配列内の抵抗器の数はまた、各ストリング配列でのスイッチの数より1だけ少なくすることができる。抵抗器160N1およびスイッチ150Nは、ストリング配列142内のスイッチ1521および抵抗器1621に接続することができる。ストリング配列142は、ストリング140を摺動子端子130に接続することができる。ストリング配列142はまた、摺動子端子130にその出力を結合することができる複数のスイッチ1521~152Nを含むことができる。スイッチ1521~152Nの入力端子は、選択されたタップ点にて抵抗器配列1621~162N1に接続することができる。ストリング配列141は、並列に接続された複数のスイッチ1511~151Nを含むことができ、これらのスイッチは端子120にてストリングの入力に結合することができる。スイッチ1511~151Nの出力は、選択されたタップ点にて抵抗器の配列1611~161N1に接続することができる。スイッチ1511および抵抗器1611は、抵抗器163N1およびスイッチ配列143内のスイッチ153Nに直接接続することができる。ストリング配列143は、ストリング配列141を摺動子端子130に直接接続することができる。配列143はストリング配列142に似たものとすることができ、複数の並列スイッチ1531~153Nは、スイッチの入力にて抵抗器の配列1631~163N1に接続することができる。スイッチ1531~153Nの出力は、摺動子端子130に接続することができる。図1に示されるようにストリング配列143は、摺動子端子130を除いてストリング配列142から電気的に分離することができ、それによって端子110と摺動子130の間と、端子120と摺動子130の間とで独立の接続を生じる。代替実施形態では、ストリング配列140と142の間、およびストリング配列141と143の間に追加のストリングを挿入することができる。さらに代替実施形態では、端子110とストリング配列140の間、または端子120とストリング配列141の間にストリング配列を挿入することができる。追加で挿入されたストリングは、スイッチの出力が抵抗器配列に接続される配列140および141のような方向性、またはスイッチの入力が抵抗器配列に接続される配列140および141のような方向性をもつことができる。動作中、端子110にてポテンショメータに第1の入力コードCODE1を印加することができる。CODE1は任意のnビット入力デジタル信号コードとすることができ、例示的実施形態では8ビットデジタルコードが用いられる。上述のように各ストリング配列内のスイッチの数は入力コードのビット数に等しくすることができ、抵抗器の数はビット数より1だけ少ない。8ビット入力コードを用いた例示的実施形態では、各ストリング配列内に8個のスイッチと7個の抵抗器とを有することができる。明瞭にするために図1は、4ビット入力コードを用いたシステムを示し、その結果、各ストリング配列内は4個のスイッチおよび3個の抵抗器となる。スイッチ1501~150Nおよび1521~152Nのそれぞれの状態はCODE1に依存する。スイッチ1501~150Nは入力コードに基づいて選択的にターンオンすることができ、スイッチ1501から150Nへ昇順にて、一時にスイッチの1つだけがターンオンされる。表1は、CODE1に対する4ビット入力コードの場合のスイッチの状態を示し、入力コードはバイナリ入力B3B2B1B0によって表すことができ、B3、B2、B1、およびB0はCODE1のビット位置を表す。最も低い状態0000ではスイッチ1501をターンオンすることができ、ストリング配列142内のスイッチ1524もターンオンすることができる。スイッチ1521~152Nは、入力の値に基づいて降順にてターンオンすることができる。最も低い状態ではスイッチ1501および1504は抵抗器配列1601~160N1および1621~162N1を通して、端子110を摺動子端子130に接続することができる。この総抵抗はRMAXと表すことができ、これは端子110と摺動子端子130の間で得ることができる最大抵抗である。したがってより低い入力コードによって、より高い抵抗が端子110と摺動子端子130の間に得られる。次に高い状態0001ではスイッチ1501もオンになるが、スイッチ1524はターンオフすることができる。この状態ではスイッチ1523がターンオンすることができ、端子110を摺動子に接続する。この状態での端子110と摺動子端子130の間の総抵抗は、抵抗器の配列1601~160N1およびの抵抗器1621および1622となることができる。表1はさらに、4ビット入力コードの16通りのすべての可能な状態でのスイッチの状態を示す。すべての可能なnビット入力コードに対しては可能な状態の数は2nとなることができる。8ビット入力コードを用いた実施形態の場合は可能な状態の総数は256となることができる。4ビット入力を用いた例示的実施形態では、表1に示されるように、最も高い入力は入力1111とすることができる。この状態ではスイッチ1504および1521がターンオンすることができる。図1はスイッチ1504および1521の両方がターンオンされたときは、ストリング140および142内の抵抗器の配列は迂回され、端子110と摺動子端子130の間には抵抗が接続されないことを示す。したがって端子110へのより高い入力は、端子110と摺動子の間のより低い選択された抵抗に相互に関連付けることができる。入力端子110と摺動子端子130の間の総抵抗は、印加された入力信号の値に反比例することができる。入力端子110と摺動子端子130の間の抵抗は、次式によってモデル化することができる。ただし、CODE1は端子110に印加されるデジタル入力コード、RMAXは得ることができる最大抵抗である。式は式と似ているが、ポテンショメータの両方の端子110および120に印加される単一の入力コードではなく、複数の入力コードの1つに依存するだけである。ストリング配列140および141は共有されたストリング配列を通して摺動子に接続されないので、端子110にCODE1が印加されたときにストリング配列141および143内のスイッチ1511~151Nおよび1531~153Nは影響を受けず、ターンオンまたはターンオフすることはない。さらに式は、抵抗器の配列1601~160N1および1621~162N1の合計であるRMAXのみに依存することができ、配列内の抵抗器の値がストリングの間で一様であれば正確にRTOTALの半分とすることができる。端子110と摺動子端子130の間の抵抗はまた、入力コードと、ターンオンされるスイッチとの間の関係によって式によってモデル化することができる。逆に第2の入力コードCODE2は、端子120に印加することができる。CODE2も、CODE1と同じビット数を有するnビット入力デジタル信号コードとすることができる。スイッチ1511~151Nおよび1531~153Nの状態はCODE2に依存することができる。スイッチ1511~151Nは、スイッチ151Nから1511へ降順にて、入力コードの値に相対的に選択的にターンオンすることができる。表2はCODE2に対する4ビット入力コードの場合のスイッチの状態を示すことができ、入力コードはまたバイナリ入力B3B2B1B0によって表すことができる。最も低い状態0000ではスイッチ1514はターンオンし、ストリング配列143内のスイッチ1531もターンオンすることができる。スイッチ1531~153Nは、入力コードCODE2の値に基づいて昇順にてターンオンすることができる。最も低い状態では抵抗器配列1611~161N1および1631~163N1の全体RMAXを、端子120から摺動子端子130の間に接続することができる。抵抗器の配列がストリングの間で同じ抵抗値を有する限り、端子120と摺動子端子130の間の最大抵抗は、端子110と摺動子端子130の間の最大抵抗と同じとすることができる。上側分枝に従って、より低い入力コードを用いて、端子120と摺動子端子130の間でより高い抵抗を得ることができる。後続の状態0001ではスイッチ1514もオンとなるが、スイッチ1531はターンオフすることができる。この状態ではスイッチ1532はターンオンすることができ、抵抗器の配列1611~161N1および抵抗器1632および1633を通して端子120を摺動子端子130に接続する。表2はさらに残りの状態の場合の下側枝路に対するスイッチの残りの状態を示す。最も高い入力状態1111は、スイッチ1511および1534を通して摺動子端子130を端子120に接続することができ、いずれの抵抗器も迂回する。したがって下側分枝では端子120へのより高い入力は同様に、端子120と摺動子端子130の間のより低い決定された抵抗に相互に関連付けることができる。入力端子120と摺動子端子130の間の抵抗は次式でモデル化することができる。ただし、CODE2は端子120に印加されるデジタル入力コード、RMAXは得ることができる最大抵抗である。式は、式と対比することができる。式は、下側分枝の抵抗は、上側分枝の抵抗および上側分枝への入力コードに無関係とすることができるシステムを明らかに実証している。同様に端子120にCODE2が印加されたときにストリング配列140および142内のスイッチ1501~150Nおよび1521~152Nは影響を受けないようにすることができ、ターンオンまたはターンオフしないようにすることができる。また端子120と摺動子端子130の間の抵抗は、入力コードとターンオンされるスイッチの間の関係によって式によりモデル化することができる。本明細書では本発明のいくつかの実施形態について具体的に示しかつまたは説明した。しかし本発明の変更形態および変形形態は、本発明の趣旨および意図された範囲から逸脱せずに上記の教示および添付の特許請求の範囲に包含されることが理解されるであろう。