基板の上に形成された第1の半導体層と、前記第1の半導体層の上に形成された第2の半導体層と、前記第2の半導体層の上に形成された下部絶縁膜と、前記下部絶縁膜の上に、p型の導電性を有する酸化物により形成された酸化物膜と、前記酸化物膜の上に形成された上部絶縁膜と、前記上部絶縁膜の上に形成されたゲート電極と、を有し、前記ゲート電極の直下において、前記下部絶縁膜の表面には凹部が形成されていることを特徴とする半導体装置。前記酸化物膜は、前記下部絶縁膜における前記凹部内に形成されており、前記凹部を除く領域においては、前記下部絶縁膜は、前記上部絶縁膜と接していることを特徴とする請求項1に記載の半導体装置。前記下部絶縁膜は、前記凹部が形成される領域に開口部を有する第1の絶縁膜と、前記開口部及び前記第1の絶縁膜の上に形成された第2の絶縁膜と、を有するものであることを特徴とする請求項1または2に記載の半導体装置。基板の上に形成された第1の半導体層と、前記第1の半導体層の上に形成された第2の半導体層と、前記第2の半導体層の上に形成された下部絶縁膜と、前記ゲート電極の直下における前記下部絶縁膜の上に、p型の導電性を有する酸化物により形成された酸化物膜と、前記酸化物膜の上に形成された上部絶縁膜と、前記上部絶縁膜の上に形成されたゲート電極と、を有することを特徴とする半導体装置。前記上部絶縁膜は、窒素成分を含む絶縁体により形成されていることを特徴とする請求項1から4のいずれかに記載の半導体装置。前記第2の半導体層に接してソース電極及びドレイン電極が設けられていることを特徴とする請求項1から5のいずれかに記載の半導体装置。前記酸化物膜は、NiO、Cu2O、CuAlO2、Ga2O3、CuGaO2のうちから選ばれる1また2以上のものを含む材料により形成されていることを特徴とする請求項1から6のいずれかに記載の半導体装置。基板上に、第1の半導体層及び第2の半導体層を順次形成する工程と、前記第2の半導体層の上に、ゲート電極が形成される領域の直下において、表面に凹部が形成された下部絶縁膜を形成する工程と、前記下部絶縁膜の上に、p型の導電性を有する酸化物により形成された酸化物膜を形成する工程と、前記酸化物膜の上に、上部絶縁膜を形成する工程と、前記上部絶縁膜の上に、前記ゲート電極を形成する工程と、を有することを特徴とする半導体装置の製造方法。前記下部絶縁膜を形成する工程は、前記凹部が形成される領域に、開口部を有する第1の絶縁膜を形成する工程と、前記開口部及び前記第1の絶縁膜の上に、第2の絶縁膜を形成する工程と、を含むものであることを特徴とする請求項8に記載の半導体装置の製造方法。基板上に、第1の半導体層及び第2の半導体層を順次形成する工程と、前記第2の半導体層の上に、下部絶縁膜を形成する工程と、前記ゲート電極が形成される領域の直下における前記下部絶縁膜の上に、p型の導電性を有する酸化物により形成された酸化物膜を形成する工程と、前記酸化物膜及び前記下部酸化物膜上に、上部絶縁膜を形成する工程と、前記上部絶縁膜の上に、ゲート電極を形成する工程と、を有することを特徴とする半導体装置の製造方法。ところで、電力用スイッチング素子においては、ゲート電圧が0Vの場合に半導体素子に電流が流れないノーマリーオフ動作が求められている。このようなノーマリーオフ動作のためには、ゲート閾値電圧を正の方向にシフトさせる必要があり、p-GaNキャップ層を設けた構造のものやゲートリセスを形成した構造のものの検討が行なわれている。しかしながら、p-GaNキャップ層を設けた構造の場合、結晶成長が困難であるという問題点を有しており、ゲートリセスを形成した構造の場合、エッチングダメージ等を受けやすく、また、ゲートリセスの深さ制御が難しいといった問題点を有している。更に、ゲートリーク電流を抑制するためゲート電極の直下に絶縁膜を形成した絶縁ゲート構造の場合では、半導体層とゲート電極との間に、絶縁膜を形成することにより、電子チャネルを遮断するために必要なゲート閾値電圧が負の方向にシフトしてしまう。このため、ノーマリーオフ動作させることが困難となるといった問題点を有している。また、ゲート電極の直下に形成される絶縁膜として、P型となるNiO膜を半導体層上に形成することにより、ノーマリーオフ動作とゲートリーク電流の低減を両立させることの検討がなされている。しかしながら、NiOのバンドギャップがSiO2やAl2O3と比較して狭いため、ゲートリーク電流を十分に低減させることはできないといった新たな問題点が生じてしまう。よって、半導体材料としてGaN等の窒化物半導体を用いた電界効果トランジスタ等の半導体装置において、ゲートリーク電流が低減され、かつ、ノーマリーオフ動作する半導体装置及び半導体装置の製造方法が求められている。本実施の形態の一観点によれば、基板の上に形成された第1の半導体層と、前記第1の半導体層の上に形成された第2の半導体層と、前記第2の半導体層の上に形成された下部絶縁膜と、前記下部絶縁膜の上に、p型の導電性を有する酸化物により形成された酸化物膜と、前記酸化物膜の上に形成された上部絶縁膜と、前記上部絶縁膜の上に形成されたゲート電極と、を有し、前記ゲート電極の直下において、前記下部絶縁膜の表面には凹部が形成されていることを特徴とする。また、本実施の形態の他の一観点によれば、基板の上に形成された第1の半導体層と、前記第1の半導体層の上に形成された第2の半導体層と、前記第2の半導体層の上に形成された下部絶縁膜と、前記ゲート電極の直下における前記下部絶縁膜の上に、p型の導電性を有する酸化物により形成された酸化物膜と、前記酸化物膜の上に形成された上部絶縁膜と、前記上部絶縁膜の上に形成されたゲート電極と、を有することを特徴とする。また、本実施の形態の他の一観点によれば、基板上に、第1の半導体層及び第2の半導体層を順次形成する工程と、前記第2の半導体層の上に、ゲート電極が形成される領域の直下において、表面に凹部が形成された下部絶縁膜を形成する工程と、前記下部絶縁膜の上に、p型の導電性を有する酸化物により形成された酸化物膜を形成する工程と、前記酸化物膜の上に、上部絶縁膜を形成する工程と、前記上部絶縁膜の上に、前記ゲート電極を形成する工程と、を有することを特徴とする。また、本実施の形態の他の一観点によれば、基板上に、第1の半導体層及び第2の半導体層を順次形成する工程と、前記第2の半導体層の上に、下部絶縁膜を形成する工程と、前記ゲート電極が形成される領域の直下における前記下部絶縁膜の上に、p型の導電性を有する酸化物により形成された酸化物膜を形成する工程と、前記酸化物膜及び前記下部酸化物膜上に、上部絶縁膜を形成する工程と、前記上部絶縁膜の上に、ゲート電極を形成する工程と、を有することを特徴とする。開示の半導体装置及び半導体装置の製造方法によれば、半導体材料としてGaN等の窒化物半導体を用いた電界効果トランジスタ等の半導体装置において、ゲートリーク電流を低減させることができ、かつ、ノーマリーオフ動作をさせることができる。実施するための形態について、以下に説明する。尚、同じ部材等については、同一の符号を付して説明を省略する。第1の実施の形態半導体装置及び半導体装置の製造方法第1の実施の形態における半導体装置の製造方法について、図1~図3に基づき説明する。最初に、図1aに示すように、基板11上に、半導体層となる不図示のバッファ層、電子走行層12、電子供給層13、キャップ層14を順次MOVPEMetalOrganicVaporPhaseEpitaxy法によりエピタキシャル成長させることにより形成する。基板11としては、Si、サファイア、SiC、GaN、AlN等の基板を用いることができる。電子走行層12は、第1の半導体層となる層であり、厚さが3μmのインテンショナリーアンドープGaNにより形成されている。電子供給層13は、第2の半導体層となる層であり、厚さが20nmのインテンショナリーアンドープAl0.25Ga0.75Nにより形成されている。尚、電子供給層13は、部分的にSi等の不純物元素をドープして、n型としたものを用いてもよい。キャップ層14は、第3の半導体層となる層であり、不純物元素としてSi等の不純物元素がドープされたn-GaNにより形成されている。キャップ層14は、半導体層の表面を安定させるために形成されるものであり、インテンショナリーアンドープGaNであってもよく、AlxGa1-xNxはAl組成、電子供給層13のAlGaNのAl組成と異なるからなる多層キャップ構造でもよい。また、キャップ層14を形成しない構造のものであってもよい。これにより、電子走行層12において、電子走行層12と電子供給層13との界面近傍には、2DEG12aが形成される。本実施の形態におけるMOVPEでは、Gaの原料ガスにはTMGトリメチルガリウムが、Alの原料ガスにはTMAトリメチルアルミニウムが、Nの原料ガスにはNH3アンモニアが用いられ、Siの原料ガスにはSiH3モノシラン等が用いられる。尚、これらの原料ガスは、水素H2をキャリアガスとしてMOVPE装置の反応炉に供給される。次に、図1bに示すように、形成された半導体層に素子間分離領域21を形成する。具体的には、キャップ層14上にフォトレジストを塗布し、露光装置による露光、現像を行なうことにより、素子分離領域21が形成される領域に開口を有する不図示のレジストパターンを形成する。この後、塩素系ガスを用いたドライエッチング、若しくはイオン注入法により素子間分離領域21を形成する。素子間分離領域21を形成した後は、レジストパターンは有機溶剤等により除去する。次に、図1cに示すように、開口部31aを有する第1の絶縁膜31を形成する。第1の絶縁膜31は、絶縁性を有する酸化物、窒化物等により形成されており、具体的には、Al2O3、SiN、SiO2、HfO2、Ta2O5、ZrO2、MgOのうちから選ばれる1また2以上のものを含む材料により形成されている。本実施の形態では、第1の絶縁膜31は、原子層堆積ALD:AtomicLayerDeposition法により成膜されたAl2O3により形成されている。このALDによる成膜においては、Alの原料としてはTMAが用いられ、酸素の原料としては水、酸素プラズマ、オゾン等が用いられる。第1の絶縁膜31を成膜する際の温度は、200°C~600°Cが好ましいが、この範囲以外の温度であってもよい。第1の絶縁膜31を成膜した後、第1の絶縁膜31の表面にフォトレジストを塗布し、露光装置による露光、現像を行なうことにより、後述するゲート電極41が形成される領域の直下となる領域に開口を有する不図示のレジストパターンを形成する。この後、ウェットエッチングによりレジストパターンの開口において露出している第1の絶縁膜31を除去し、開口部31aを形成する。これにより、第1の絶縁膜31において、ゲート電極41が形成される領域の直下となる領域に開口部31aを形成する。この後、不図示のレジストパターンは有機溶剤等により除去する。本実施の形態においては、第1の絶縁膜31はウェットエッチングにより除去されるため、キャップ層14に殆どダメージを与えることはない。次に、図2aに示すように、第1の絶縁膜31及び露出しているキャップ層14上に、第2の絶縁膜32を形成する。第2の絶縁膜32は、絶縁性を有する酸化物、窒化物等により形成されており、具体的には、Al2O3、SiN、SiO2、HfO2、Ta2O5、ZrO2、MgOのうちから選ばれる1また2以上のものを含む材料により形成されている。本実施の形態では、第2の絶縁膜32は、ALD法により成膜されたAl2O3により形成されている。このALDによる成膜においては、Alの原料としてはTMAが用いられ、酸素の原料としては水、酸素プラズマ、オゾン等が用いられる。第2の絶縁膜32を成膜する際の温度は、200°C~600°Cが好ましいが、この範囲以外の温度であってもよい。また、第1の絶縁膜31及び第2の絶縁膜32を形成した後に、熱処理を行ってもよく、この際の熱処理温度は、350°C~1000°Cが好ましい。また、第1の絶縁膜31及び第2の絶縁膜32の形成方法は、ALD法以外にも、プラズマCVDChemicalVaporDepositionやスパッタリングにより形成してもよい。尚、本実施の形態においては、このように形成された第1の絶縁膜31及び第2の絶縁膜32を下部絶縁膜と記載する場合がある。このように、第1の絶縁膜31と第2の絶縁膜32により形成される下部絶縁膜の表面において、後述するゲート電極41が形成される領域の直下となる領域には、凹部32aが形成される。次に、図2bに示すように、第2の絶縁膜32上に、酸化物膜33を形成する。酸化物膜33は、p型の導電性を有する酸化物により形成されており、具体的には、NiO、Cu2O、CuAlO2、Ga2O3、CuGaO2のうちから選ばれる1また2以上のものを含む材料により形成されている。尚、これらの酸化物は、不純物元素をドープしなくともp型の導電性を示すものであるが、よりよい効果を得るためこれらの酸化物にp型となる不純物元素をドープしたものであってもよい。また、本実施の形態においては、酸化物膜33は、スパッタリングにより成膜された膜厚が40nmのNiOにより形成されている。尚、成膜方法は、真空蒸着等であってもよい。また、成膜後に酸素、窒素雰囲気中で300°C~1000°Cで熱処理を行ってもよい。次に、図2cに示すように、酸化物膜33上に、第3の絶縁膜34を形成する。第3の絶縁膜34は、絶縁性を有するものであって、窒素を含有する材料により形成されており、具体的には、SiN、AlN等の窒化物、SiON、AlON等の酸窒化物により形成されている。本実施の形態では、第3の絶縁膜34は、プラズマCVDにより成膜された5nmのSiNにより形成されている。尚、第3の絶縁膜34では、窒素が含まれていることが重要である。発明者による実験等においては、第3の絶縁膜34に、窒素成分を含まないSiO2やAl2O3を用いた場合には、電気的特性の向上は見られなかったが、窒素成分を含む絶縁膜を用いることにより、半導体装置における電気的特性が向上することが見出された。よって、この実験等に基づくならば、第3の絶縁膜34は、絶縁性を有するものであって、窒素を含有する材料により形成されているものであることが好ましい。尚、本実施の形態においては、第3の絶縁膜34を上部絶縁膜と記載する場合がある。次に、図3aに示すように、半導体層と接するソース電極42及びドレイン電極43を形成する。具体的には、第3の絶縁膜34上にフォトレジストを塗布し、露光装置による露光、現像を行なうことにより、ソース電極42及びドレイン電極43が形成される領域に開口を有する不図示のレジストパターンを形成する。この後、塩素成分を含むガスを用いたRIEReactiveIonEtching等のドライエッチングを行なうことにより、第3の絶縁膜34、酸化物層33、第2の絶縁膜32、第1の絶縁膜31及びキャップ層14を除去し、電子供給層13の表面を露出させる。次に、このレジストパターンを除去した後、再び、第3の絶縁膜34の表面にフォトレジストを塗布し、露光装置による露光、現像を行なうことにより、ソース電極42及びドレイン電極43が形成される領域に開口を有する不図示のレジストパターンを形成する。この後、真空蒸着によりTa/Al/Taの積層された金属膜を成膜し、有機溶剤等に浸漬させることにより、レジストパターン上に形成された金属膜をレジストパターンとともにリフトオフにより除去する。これにより、電子供給層13上において、レジストパターンの形成されていない領域に、Ta/Al/Taにより形成されたソース電極42及びドレイン電極43を形成することができる。この後、600°C以下の温度で熱処理を行なうことにより、ソース電極42及びドレイン電極43をオーミックコンタクトさせることができる。次に、図3bに示すように、第3の絶縁膜34上にゲート電極41を形成する。具体的には、第3の絶縁膜34上に、フォトレジストを塗布し、露光装置による露光、現像を行なうことにより、ゲート電極41が形成される領域に開口を有する不図示のレジストパターンを形成する。このレジストパターンは、レジストパターンの開口の直下に、第1の絶縁膜31に形成された開口部31a及び第2の絶縁膜32に形成された凹部32aが位置するように形成する。この後、真空蒸着等によりNi/Auの積層された金属膜を成膜し、有機溶剤等に浸漬させることにより、レジストパターン上に形成された金属膜をレジストパターンとともにリフトオフにより除去する。これにより、第3の絶縁膜34の所定の領域上のレジストパターンの形成されていない領域に、Ni/Auにより形成されたゲート電極41を形成することができる。このように形成されたゲート電極41の第3の絶縁膜34及び酸化物膜33を介した直下には、第1の絶縁膜31に形成された開口部31a及び第2の絶縁膜32に形成された凹部32aが存在している。尚、本実施の形態において、ゲート電極41の直下とは、第3の絶縁膜34等を介した下の領域、または、第3の絶縁膜34、酸化物膜33、第2の絶縁膜32、キャップ層14、電子供給層13等を介した下の領域を含むものである。以上により、本実施の形態における半導体装置を製造することができる。本実施の形態では、キャップ層14等の半導体層表面がドライエッチング等によるプラズマに曝される工程を含まないため、所望の特性の半導体装置を安定して、高い歩留り製造することができる。図3bに示される本実施の形態における半導体装置では、p型の導電性を有する酸化物膜33は、ゲート電極41の直下において、電子走行層12に近い位置に存在しているため、ゲート電極41の直下における2DEG12aの電子を消失させることができる。これにより、ノーマリーオフにすることができる。また、酸化物膜33とキャップ層14との間には、第2の絶縁膜32が形成されており、酸化物膜33とゲート電極41との間には、窒素成分を含む第3の絶縁膜34が形成されているため、ゲートリーク電流を減らすと同時に酸化物膜の表面が保護され、電子捕獲準位を減少させることができる。実施例次に、本実施の形態における半導体装置における特性を従来の構造の半導体装置である比較例1~3における半導体装置と比較しつつ説明する。尚、実施例1として記載されているものは、本実施の形態における半導体装置であり、上述した製造方法により製造されたものである。比較例1比較例1における半導体装置は、図4に示されるようにゲートリセスが形成されたHEMTである。比較例1における半導体装置は、以下の製造方法により作製されたものである。最初に、基板911上に、MOVPE法により、半導体層として電子走行層912及び電子供給層913を順次積層形成する。電子走行層912は、厚さが約3μmのインテンショナリーアンドープGaNにより形成されており、電子供給層913は厚さが約20nmのインテンショナリーアンドープAl0.25Ga0.75Nにより形成されている。この後、電子供給層913上に、素子間分離領域921が形成される領域に開口を有するレジストパターンを形成し、塩素成分を含むガスを用いたドライエッチング、若しくはイオン注入を行なうことにより、半導体層に素子間分離領域921を形成する。次に、電子供給層913上に、ソース電極942及びドレイン電極943が形成される領域に開口を有するレジストパターンを形成し、更に、Ti/Alの積層された金属膜を形成した後、リフトオフによりレジストパターン上に形成された金属膜を除去する。これにより、電子供給層913上にソース電極942及びドレイン電極943を形成する。この後、約700°Cの温度で熱処理を行なうことにより、形成されたソース電極942及びドレイン電極943をオーミックコンタクトさせる。次に、電子供給層913上に、ゲートリセス931aが形成される領域に開口を有するレジストパターンを形成し、RIE等のドライエッチングを行なうことにより、レジストパターンの形成されていない領域の電子供給層913の一部を除去する。これにより、電子供給層913にゲートリセス913aを形成する。この後、レジストパターンを除去し、電子供給層913上に、プラズマCVDによりゲート絶縁膜となる絶縁膜931として、Al2O3を成膜する。この後、絶縁膜931を介したゲートリセス913aが形成されている領域に開口を有するレジストパターンを形成し、更に、Ni/Auの積層された金属膜を形成した後、リフトオフによりレジストパターン上に形成された金属膜を除去する。これにより、ゲートリセス913aが形成されている領域の上に、絶縁膜931を介してゲート電極941を形成する。以上の工程により、比較例1となる半導体装置であるHEMTを作製した。比較例1との比較本実施の形態における半導体装置である実施例1における半導体装置と、比較例1における半導体装置との電気的特性について、図5に基づき説明する。図5aは、Idドレイン電流-Vgsゲート電圧特性を示し、図5bは、Igゲートリーク電流-Vgsゲート電圧特性を示す。尚、Idドレイン電流とはドレイン-ソース間を流れる電流である。比較例1における半導体装置では、ゲート電圧が0Vの場合においても、ドレイン電流が僅かながら流れており、完全なノーマリーオフにはなっていない。また、比較例1における半導体装置では、ゲートリセス913aを形成する際のドライエッチングの制御が困難であり、所望の深さのゲートリセス913aを形成することが難しく、歩留りの低下が懸念される。更に、ゲートリセス913aを形成する際には、ドライエッチングによるプラズマダメージ等が生じるため、閾値電圧の変動、ゲートリーク電流の増加、電子捕獲準位の増加等が懸念される。これに対し、実施例1における半導体装置では、ゲート電圧が0Vの場合には、殆どドレイン電流が流れていないため、略完全にノーマリーオフにすることができ、ゲートリーク電流も低い。比較例2次に、比較例2における半導体装置は、図6に示されるようにゲート電極の直下にp-GaN層が形成されたHEMTである。比較例2における半導体装置は、以下の製造方法により作製されたものである。最初に、基板911上に、MOVPE法により、半導体層として電子走行層912、電子供給層913、p-GaN層951を順次積層形成する。電子走行層912は、厚さが約3μmのインテンショナリーアンドープGaNにより形成されており、電子供給層913は厚さが約20nmのインテンショナリーアンドープAl0.25Ga0.75Nにより形成されている。また、p-GaN層951は厚さが20nmのGaNであって、p型となる不純物元素としてMgが約1×1019cm-3の濃度となるようにドープされている。この後、p-GaN層951上に、素子間分離領域921が形成される領域に開口を有するレジストパターンを形成し、塩素成分を含むガスを用いたドライエッチング、若しくはイオン注入を行なうことにより、半導体層に素子間分離領域921を形成する。次に、p-GaN層951上に、ソース電極942及びドレイン電極943が形成される領域に開口を有するレジストパターンを形成し、レジストパターンが形成されていない領域のp-GaN層951を除去し電子供給層913を露出させる。この後、Ti/Alの積層された金属膜を形成した後、リフトオフによりレジストパターン上に形成された金属膜を除去する。これにより、電子供給層913上にソース電極942及びドレイン電極943を形成する。この後、約700°Cの温度で熱処理を行なうことにより、形成されたソース電極942及びドレイン電極943をオーミックコンタクトさせる。次に、p-GaN層951上のゲート電極941が形成される領域にレジストが残存するレジストパターンを形成し、RIE等のドライエッチングを行なうことにより、レジストパターンが形成されていない領域のp-GaN層951を除去する。この後、レジストパターンを除去する。次に、ゲート電極941が形成される領域、即ち、残存しているp-GaN層951上に開口を有するレジストパターンを形成し、更に、Ni/Auの積層された金属膜を形成した後、リフトオフによりレジストパターン上に形成された金属膜を除去する。これにより、電子供給層913上に、p-GaN層951とゲート電極941が積層された構造のものが形成される。以上の工程により、比較例2となる半導体装置であるHEMTを作製した。比較例2との比較本実施の形態における半導体装置である実施例1における半導体装置と、比較例2における半導体装置との電気的特性について、図7に基づき説明する。図7aは、Idドレイン電流-Vgsゲート電圧特性を示し、図7bは、Igゲートリーク電流-Vgsゲート電圧特性を示す。比較例2における半導体装置では、ゲート電圧が0Vの場合には、殆どドレイン電流が流れていないため、ノーマリーオフにはなってはいるものの、ゲート電圧を高くした場合に流れるドレイン電流は低く、大電流を流すことができない。また、ゲートリーク電流も極めて高い。更に、比較例2における半導体装置では、電子供給層913等にダメージを与えることなく、p-GaN層951をエッチングにより除去することは困難であり、また、p-GaN層951の結晶成長自体が容易ではないため、歩留りの低下等が懸念される。これに対し、実施例1における半導体装置では、ゲート電圧が0Vの場合には、殆どドレイン電流が流れていないため、略完全にノーマリーオフすることができる。また、ゲート電圧に正の電圧を印加した場合に流れるドレイン電流も高く、ゲートリーク電流も低い。比較例3次に、比較例3における半導体装置は、図8に示されるようにゲート電極の直下にp-NiO層が形成されたHEMTである。比較例3における半導体装置は、以下の製造方法により作製されたものである。最初に、基板911上に、MOVPE法により、半導体層として電子走行層912、電子供給層913を順次積層形成する。電子走行層912は、厚さが約3μmのインテンショナリーアンドープGaNにより形成されており、電子供給層913は厚さが約20nmのインテンショナリーアンドープAl0.25Ga0.75Nにより形成されている。この後、電子供給層913上に、素子間分離領域921が形成される領域に開口を有するレジストパターンを形成し、塩素成分を含むガスを用いたドライエッチング、若しくはイオン注入を行なうことにより、半導体層に素子間分離領域921を形成する。次に、電子供給層913上に、ソース電極942及びドレイン電極943が形成される領域に開口を有するレジストパターンを形成し、Ti/Alの積層された金属膜を形成した後、リフトオフによりレジストパターン上に形成された金属膜を除去する。これにより、電子供給層913上にソース電極942及びドレイン電極943を形成する。この後、約700°Cの温度で熱処理を行なうことにより、形成されたソース電極942及びドレイン電極943をオーミックコンタクトさせる。次に、電子供給層913上に、厚さが約30nmのNiO膜952をスパッタリングにより成膜する。この後、NiO膜952上において、ゲート電極941が形成される領域にレジストが残存するレジストパターンを形成し、RIE等のドライエッチングを行なうことにより、レジストパターンが形成されていない領域のNiO膜952を除去する。この後、レジストパターンを除去する。次に、ゲート電極941が形成される領域、即ち、残存しているNiO膜952上に開口を有するレジストパターンを形成し、更に、Ni/Auの積層された金属膜を形成した後、リフトオフによりレジストパターン上に形成された金属膜を除去する。これにより、電子供給層913上に、NiO膜952とゲート電極941が積層された構造のものが形成される。以上の工程により、比較例3となる半導体装置であるHEMTを作製した。比較例3との比較本実施の形態における半導体装置である実施例1における半導体装置と、比較例3における半導体装置との電気的特性について、図9に基づき説明する。図9aは、Idドレイン電流-Vgsゲート電圧特性を示し、図9bは、Igゲートリーク電流-Vgsゲート電圧特性を示す。比較例3における半導体装置では、ゲート電圧が0Vの場合には、殆どドレイン電流が流れていないため、ノーマリーオフにはなってはいるものの、ゲート電圧を高くした場合において流れるドレイン電流は低く、大電流を流すことができない。また、ゲートリーク電流が比較的高い。更に、比較例3における半導体装置では、電子供給層913等にダメージを与えることなく、NiO層952をエッチングにより除去することは困難であり、また、NiO層952は絶縁性が高くないため、高電圧に対応することができない。これに対し、実施例1における半導体装置では、ゲート電圧が0Vの場合には、殆どドレイン電流が流れていないため、略完全にノーマリーオフにすることができる。また、ゲート電圧に正の電圧を印加した場合に流れるドレイン電流も高く、ゲートリーク電流も低い。他の半導体装置の製造方法上述した本実施の形態における半導体装置の製造方法では、キャップ層14上に第1の絶縁膜31及び第2の絶縁膜32を形成する方法について説明したが、本実施の形態における半導体装置は他の方法でも製造することが可能である。具体的には、キャップ層14上に下部絶縁膜を形成し、ゲート電極41が形成される領域の直下となる領域の下部絶縁膜の一部を除去する方法であってもよい。具体的には、図1bに示す工程の後、図10aに示すように、下部絶縁膜30を形成する。下部絶縁膜30は、第1の絶縁膜31及び第2の絶縁膜32と同様の材料及び同様の方法により形成されており、第1の絶縁膜31の膜厚と第2の絶縁膜32の膜厚の和に略等しい膜厚となるように形成する。次に、図10bに示すように、ゲート電極41が形成される領域の直下となる領域における下部絶縁膜30の表面の一部を除去し、下部絶縁膜30の表面に凹部30aを形成する。具体的には、下部絶縁膜30の表面にフォトレジストを塗布し、露光装置による露光、現像を行なうことにより、凹部30aが形成される領域に開口を有する不図示のレジストパターンを形成する。この後、レジストパターンの形成されていない領域において下部絶縁膜30が所定の膜厚となるように、RIE等のドライエッチングを行なうことにより、下部絶縁膜30の一部を除去する。更に、レジストパターンを有機溶剤等により除去する。尚、凹部30aは、図2a等に示される凹部32aに相当するものである。下部絶縁膜30に形成される凹部30aは、凹部30aにおける下部絶縁膜30の膜厚が第2の絶縁膜32の膜厚と略同じ膜厚となるように、即ち、凹部30aの深さが第1の絶縁膜31の膜厚と略同じ膜厚となるように形成されている。この後、図2b以降の工程を同様に行なうことにより、図3bに示される半導体装置と同様の半導体装置を製造することができる。この半導体装置の製造方法では、下部絶縁膜30の成膜が1回であるため、製造工程を簡略化することができ、より低コストで半導体装置を製造することが可能となる。尚、ドライエッチングは、下部絶縁膜30においてのみ行なわれるものであり、プラズマにキャップ層14等が曝されることはないため、キャップ層14等がプラズマダメージを受けることはない。リセスを有する構造の半導体装置また、本実施の形態における半導体装置は、半導体層にゲートリセスを形成した構造のものであってもよい。具体的には、図11に示すように、電子走行層13及びキャップ層14において、ゲート電極41の直下における領域にゲートリセス60を形成したものであってもよい。このようなゲートリセス60を形成することにより、ノーマリーオフ動作をより一層させやすくなる。尚、ゲートリセス60をドライエッチング等により形成する場合には、ゲートリセス60が形成された領域はプラズマダメージを受ける場合がある。しかしながら、プラズマダメージを受ける領域は狭く、また、ゲート電極41の直下においては、酸化物膜33を電子走行層12に、より近い位置に形成することができる。従って、一層ゲート電極41の直下における2DEG12aの電子を消失させることができるため、ダメージよりも本実施の形態により得られる効果の方が高いものと考えられる。第2の実施の形態第2の実施の形態における半導体装置の製造方法について、図12~図14に基づき説明する。最初に、図12aに示すように、基板11上に、半導体層となる不図示のバッファ層、電子走行層12、電子供給層13、キャップ層14を順次MOVPE法によりエピタキシャル成長させることにより形成する。基板11としては、Si、サファイア、SiC、GaN、AlN等の基板を用いることができる。電子走行層12は、第1の半導体層となる層であり、厚さが3μmのインテンショナリーアンドープGaNにより形成されている。電子供給層13は、第2の半導体層となる層であり、厚さが20nmのインテンショナリーアンドープAl0.25Ga0.75Nにより形成されている。尚、電子供給層13は、部分的にSi等の不純物元素をドープして、n型としたものを用いてもよい。キャップ層14は、第3の半導体層となる層であり、不純物元素としてSi等の不純物元素がドープされたn-GaNにより形成されている。キャップ層14は、半導体層の表面を安定させるために形成されるものであり、インテンショナリーアンドープGaNであってもよく、AlxGa1-xNxはAl組成、電子供給層13のAlGaNのAl組成と異なるからなる多層キャップ構造でもよい。また、キャップ層14を形成しない構造のものであってもよい。これにより、電子走行層12において、電子走行層12と電子供給層13との界面近傍には、2DEG12aが形成される。次に、図12bに示すように、形成された半導体層に素子間分離領域21を形成する。具体的には、キャップ層14上にフォトレジストを塗布し、露光装置による露光、現像を行なうことにより、素子分離領域21が形成される領域に開口を有する不図示のレジストパターンを形成する。この後、塩素系ガスを用いたドライエッチング、若しくはイオン注入法により素子間分離領域21を形成する。素子間分離領域21を形成した後は、レジストパターンは有機溶剤等により除去する。次に、図12cに示すように、第1の絶縁膜31を形成する。第1の絶縁膜31は、絶縁性を有する酸化物、窒化物等により形成されており、具体的には、Al2O3、SiN、SiO2、HfO2、Ta2O5、ZrO2、MgOのうちから選ばれる1また2以上のものを含む材料により形成されている。本実施の形態では、第1の絶縁膜31は、ALD法により成膜されたAl2O3により形成されている。このALDによる成膜においては、Alの原料としてはTMAを用い、酸素の原料としては水、酸素プラズマ、オゾン等が用いられる。第1の絶縁膜31を成膜する際の温度は、200°C~600°Cが好ましいが、この範囲以外の温度であってもよい。第1の絶縁膜31を成膜した後、第1の絶縁膜31の表面にフォトレジストを塗布し、露光装置による露光、現像を行なうことにより、後述するゲート電極41が形成される領域の直下となる領域に開口を有する不図示のレジストパターンを形成する。この後、ウェットエッチングによりレジストパターンの開口において露出している第1の絶縁膜31を除去し、開口部31aを形成する。これにより、第1の絶縁膜31において、ゲート電極41が形成される領域の直下となる領域に開口部31aを形成する。この後、不図示のレジストパターンは有機溶剤等により除去する。本実施の形態においては、第1の絶縁膜31はウェットエッチングにより除去されるため、キャップ層14に殆どダメージを与えることはない。次に、図13aに示すように、第1の絶縁膜31及び露出しているキャップ層14上に、第2の絶縁膜32を形成する。第2の絶縁膜32は、絶縁性を有する酸化物、窒化物等により形成されており、具体的には、Al2O3、SiN、SiO2、HfO2、Ta2O5、ZrO2、MgOのうちから選ばれる1また2以上のものを含む材料により形成されている。本実施の形態では、第2の絶縁膜32は、ALD法により成膜されたAl2O3により形成されている。このALDによる成膜においては、Alの原料としてはTMAが用いられ、酸素の原料としては水、酸素プラズマ、オゾン等が用いられる。第2の絶縁膜32を成膜する際の温度は、200°C~600°Cが好ましいが、この範囲以外の温度であってもよい。また、第1の絶縁膜31及び第2の絶縁膜32を形成した後に、熱処理を行ってもよく、この際の熱処理温度は、350°C~1000°Cが好ましい。また、第1の絶縁膜31及び第2の絶縁膜32の形成方法は、ALD法以外にも、プラズマCVDやスパッタリングにより形成してもよい。尚、本実施の形態においては、このように形成された第1の絶縁膜31及び第2の絶縁膜32を下部絶縁膜と記載する場合がある。このように、第1の絶縁膜31と第2の絶縁膜32により形成される下部絶縁膜の表面において、後述するゲート電極41が形成される領域の直下には、凹部32aが形成される。次に、図13bに示すように、第2の絶縁膜32の凹部32a、即ち、第2の絶縁膜32を介した第1の絶縁膜31の開口部31aが形成されている領域の上に酸化物膜133を形成する。具体的には、第2の絶縁膜32上に、酸化物膜133を形成するための酸化物膜を形成した後、フォトレジストを塗布し、露光装置による露光、現像を行なうことにより、酸化物膜133が形成される領域にレジストが残存する不図示のレジストパターンを形成する。この後、RIE等によりレジストパターンの形成されていない領域の酸化物膜を除去することにより、酸化物膜133を形成する。尚、この後、レジストパターンは有機溶剤等により除去する。酸化物膜133は、p型の導電性を有する酸化物により形成されており、具体的には、NiO、Cu2O、CuAlO2、Ga2O3、CuGaO2のうちから選ばれる1また2以上のものを含む材料により形成されている。また、これらの酸化物は、不純物元素をドープしなくともp型の導電性を示すものであるが、よりよい効果を得るためこれらの酸化物にp型となる不純物元素をドープしたものであってもよい。本実施の形態においては、酸化物膜133は、スパッタリングにより成膜された膜厚が40nmのNiOにより形成されている。尚、酸化物膜133はを形成するための成膜方法は、真空蒸着等であってもよい。また、成膜後に酸素、窒素雰囲気中で300°C~1000°Cで熱処理を行ってもよい。次に、図13cに示すように、酸化物膜133及び第2の絶縁膜32上に、第3の絶縁膜34を形成する。第3の絶縁膜34は、絶縁性を有するものであって、窒素を含有する材料により形成されており、具体的には、SiN、AlN等の窒化物、SiON、AlON等の酸窒化物により形成されている。本実施の形態では、第3の絶縁膜34は、プラズマCVDにより成膜された5nmのSiNにより形成されている。尚、第3の絶縁膜34では、窒素が含まれていることが重要である。次に、図14aに示すように、半導体層と接するソース電極42及びドレイン電極43を形成する。具体的には、第3の絶縁膜34上にフォトレジストを塗布し、露光装置による露光、現像を行なうことにより、ソース電極42及びドレイン電極43が形成される領域に開口を有する不図示のレジストパターンを形成する。この後、塩素成分を含むガスを用いたRIE等のドライエッチングを行なうことにより、第3の絶縁膜34、第2の絶縁膜32、第1の絶縁膜31及びキャップ層14を除去し、電子供給層13の表面を露出させる。次に、このレジストパターンを除去した後、再び、第3の絶縁膜34の表面にフォトレジストを塗布し、露光装置による露光、現像を行なうことにより、ソース電極42及びドレイン電極43が形成される領域に開口を有する不図示のレジストパターンを形成する。この後、真空蒸着によりTa/Al/Taの積層された金属膜を成膜し、有機溶剤等に浸漬させることにより、レジストパターン上に形成された金属膜をレジストパターンとともにリフトオフにより除去する。これにより、電子供給層13上において、レジストパターンの形成されていない領域に、Ta/Al/Taによるソース電極42及びドレイン電極43を形成することができる。この後、600°C以下の温度で熱処理を行なうことにより、ソース電極42及びドレイン電極43をオーミックコンタクトさせることができる。次に、図14bに示すように、第3の絶縁膜34上にゲート電極41を形成する。具体的には、第3の絶縁膜34の上にフォトレジストを塗布し、露光装置による露光、現像を行なうことにより、ゲート電極41が形成される領域、即ち、第3の絶縁膜34を介し凹部32aが形成されている領域に開口を有する不図示のレジストパターンを形成する。この後、真空蒸着等によりNi/Auの積層された金属膜を成膜し、有機溶剤等に浸漬させることにより、レジストパターン上に形成された金属膜をレジストパターンとともにリフトオフにより除去する。これにより、第3の絶縁膜34上において、レジストパターンの形成されていない所定の領域に、Ni/Auによるゲート電極41を形成することができる。このようにして、第3の絶縁膜34を介した酸化物膜133が形成されている領域の上に、ゲート電極41を形成する。以上により、本実施の形態における半導体装置を製造することができる。本実施の形態では、キャップ層14等の半導体層表面がドライエッチング等によるプラズマに曝される工程を含まないため、所望の特性の半導体装置を安定して、高い歩留りで製造することができる。図14bに示されるように、本実施の形態における半導体装置では、ゲート電極41の直下においてのみ、p型の導電性を有する酸化物膜133が形成されているため、酸化物膜133の直下における2DEG12aの電子のみを消失させることができる。即ち、ゲート電極41の直下における2DEG12aの電子のみを消失させることができる。よって、ノーマリーオフにすることができる。また、酸化物膜133とキャップ層14との間には、第2の絶縁膜32が形成されており、酸化物膜133とゲート電極41との間には、窒素成分を含む第3の絶縁膜34が形成されているため、ゲートリーク電流を減らすと同時に酸化物膜の表面が保護され、電子捕獲準位を減少させることができる。尚、上記以外の内容については、第1の実施の形態と同様である。第3の実施の形態第3の実施の形態における半導体装置の製造方法について、図15~図17に基づき説明する。最初に、図15aに示すように、基板11上に、半導体層となる不図示のバッファ層、電子走行層12、電子供給層13、キャップ層14を順次MOVPE法によりエピタキシャル成長させることにより形成する。基板11としては、Si、サファイア、SiC、GaN、AlN等の基板を用いることができる。電子走行層12は、第1の半導体層となる層であり、厚さが3μmのインテンショナリーアンドープGaNにより形成されている。電子供給層13は、第2の半導体層となる層であり、厚さが20nmのインテンショナリーアンドープAl0.25Ga0.75Nにより形成されている。尚、電子供給層13は、部分的にSi等の不純物元素をドープして、n型としたものを用いてもよい。キャップ層14は、第3の半導体層となる層であり、不純物元素としてSi等の不純物元素がドープされたn-GaNにより形成されている。キャップ層14は、半導体層の表面を安定させるために形成されるものであり、インテンショナリーアンドープGaNであってもよく、AlxGa1-xNxはAl組成、電子供給層13のAlGaNのAl組成と異なるからなる多層キャップ構造でもよい。また、キャップ層14を形成しない構造のものであってもよい。これにより、電子走行層12において、電子走行層12と電子供給層13との界面近傍には、2DEG12aが形成される。次に、図15bに示すように、形成された半導体層に素子間分離領域21を形成する。具体的には、キャップ層14上にフォトレジストを塗布し、露光装置による露光、現像を行なうことにより、素子分離領域21が形成される領域に開口を有する不図示のレジストパターンを形成する。この後、塩素系ガスを用いたドライエッチング、若しくはイオン注入法により素子間分離領域21を形成する。素子間分離領域21を形成した後は、レジストパターンは有機溶剤等により除去する。次に、図15cに示すように、下部絶縁膜230を形成する。下部絶縁膜230は、絶縁性を有する酸化物、窒化物等により形成されており、具体的には、Al2O3、SiN、SiO2、HfO2、Ta2O5、ZrO2、MgOのうちから選ばれる1また2以上のものを含む材料により形成されている。本実施の形態では、下部絶縁膜230は、ALD法により成膜されたAl2O3により形成されている。このALDによる成膜においては、Alの原料としてはTMAを用い、酸素の原料としては水、酸素プラズマ、オゾン等が用いられる。下部絶縁膜230を成膜する際の温度は、200°C~600°Cが好ましいが、この範囲以外の温度であってもよい。また、下部絶縁膜230を形成した後に、熱処理を行ってもよく、この際の熱処理温度は、350°C~1000°Cが好ましい。また、下部絶縁膜230の形成方法は、ALD法以外にも、プラズマCVDやスパッタリングにより形成してもよい。次に、図16aに示すように、下部絶縁膜230上において、ゲート電極41が形成される領域の直下となる領域に酸化物膜233を形成する。具体的には、下部絶縁膜230の上に、酸化物膜233を形成するための酸化物膜を形成した後、フォトレジストを塗布し、露光装置による露光、現像を行なうことにより、ゲート電極41が形成される領域にレジストが残存する不図示のレジストパターンを形成する。この後、レジストパターンの形成されていない領域の酸化物膜をRIE等により除去することにより酸化物膜233を形成する。尚、この後、レジストパターンは有機溶剤等により除去する。酸化物膜233は、p型の導電性を有する酸化物により形成されており、具体的には、NiO、Cu2O、CuAlO2、Ga2O3、CuGaO2のうちから選ばれる1また2以上のものを含む材料により形成されている。また、これらの酸化物は、不純物元素をドープしなくともp型の導電性を示すものであるが、よりよい効果を得るためこれらの酸化物にp型となる不純物元素をドープしたものであってもよい。また、本実施の形態においては、酸化物膜233は、スパッタリングにより成膜された膜厚が40nmのNiOにより形成されている。尚、酸化物膜233を形成するための成膜方法は、真空蒸着等であってもよい。また、成膜後に酸素、窒素雰囲気中で300°C~1000°Cで熱処理を行ってもよい。次に、図16bに示すように、酸化物膜233及び下部絶縁膜230上に、上部絶縁膜234を形成する。上部絶縁膜234は、絶縁性を有するものであって、窒素を含有する材料により形成されており、具体的には、SiN、AlN等の窒化物、SiON、AlON等の酸窒化物により形成されている。本実施の形態では、上部絶縁膜234は、プラズマCVDにより成膜された5nmのSiNにより形成されている。尚、上部絶縁膜234では、窒素が含まれていることが重要である。次に、図17aに示すように、半導体層と接するソース電極42及びドレイン電極43を形成する。具体的には、上部絶縁膜234上にフォトレジストを塗布し、露光装置による露光、現像を行なうことにより、ソース電極42及びドレイン電極43が形成される領域に開口を有する不図示のレジストパターンを形成する。この後、塩素成分を含むガスを用いたRIE等のドライエッチングを行なうことにより、上部絶縁膜234、下部絶縁膜230及びキャップ層14を除去し、電子供給層13の表面を露出させる。次に、このレジストパターンを除去した後、再び、上部絶縁膜234の表面にフォトレジストを塗布し、露光装置による露光、現像を行なうことにより、ソース電極42及びドレイン電極43が形成される領域に開口を有する不図示のレジストパターンを形成する。この後、真空蒸着によりTa/Al/Taの積層された金属膜を成膜し、有機溶剤等に浸漬させることにより、レジストパターン上に形成された金属膜をレジストパターンとともにリフトオフにより除去する。これにより、電子供給層13上において、レジストパターンの形成されていない領域に、Ta/Al/Taによるソース電極42及びドレイン電極43を形成することができる。この後、600°C以下の温度で熱処理を行なうことにより、ソース電極42及びドレイン電極43をオーミックコンタクトさせることができる。次に、図17bに示すように、上部絶縁膜234上にゲート電極41を形成する。具体的には、上部絶縁膜234の上にフォトレジストを塗布し、露光装置による露光、現像を行ない、ゲート電極41が形成される領域、即ち、上部絶縁膜234を介し酸化物膜233が形成されている領域に開口を有する不図示のレジストパターンを形成する。この後、真空蒸着等によりNi/Auの積層された金属膜を成膜し、有機溶剤等に浸漬させることにより、レジストパターン上に形成された金属膜をレジストパターンとともにリフトオフにより除去する。これにより、上部絶縁膜234の所定の領域上のレジストパターンの形成されていない領域に、Ni/Auによるゲート電極41を形成することができる。このようにして、上部絶縁膜234を介した酸化物膜233が形成されている領域の上に、ゲート電極41を形成する。以上により、本実施の形態における半導体装置を製造することができる。本実施の形態では、キャップ層14等の半導体層表面がドライエッチング等によるプラズマに曝される工程を含まないため、所望の特性の半導体装置を安定的に、高い歩留りで製造することができる。図17bに示されるように、本実施の形態における半導体装置では、ゲート電極41の下においてのみ、p型の導電性を有する酸化物膜233が形成されているため、酸化物膜233の直下における2DEG12aの電子のみを消失させることができる。即ち、ゲート電極41の直下における2DEG12aの電子のみを消失させることができる。よって、ノーマリーオフにすることができる。また、酸化物膜233とキャップ層14との間には、下部絶縁膜230が形成されており、酸化物膜233とゲート電極41との間には、窒素成分を含む上部絶縁膜234が形成されているため、ゲートリーク電流を減らすと同時に酸化物膜の表面が保護され、電子捕獲準位を減少させることができる。尚、上記以外の内容については、第1の実施の形態と同様である。第4の実施の形態次に、第4の実施の形態について説明する。本実施の形態は、半導体デバイス、電源装置及び高周波増幅器である。本実施の形態における半導体デバイスは、第1から第3の実施の形態における半導体装置のいずれかをディスクリートパッケージしたものであり、このようにディスクリートパッケージされた半導体デバイスについて、図18に基づき説明する。尚、図18は、ディスクリートパッケージされた半導体装置の内部を模式的に示すものであり、電極の配置等については、第1から第3の実施の形態に示されているものとは、異なっている。最初に、第1から第3の実施の形態において製造された半導体装置をダイシング等により切断することにより、GaN系の半導体材料のHEMTの半導体チップ410を形成する。この半導体チップ410をリードフレーム420上に、ハンダ等のダイアタッチ剤430により固定する。尚、この半導体チップ410は、第1から第3の実施の形態における半導体装置に相当するものである。次に、ゲート電極441をゲートリード421にボンディングワイヤ431により接続し、ソース電極442をソースリード422にボンディングワイヤ432により接続し、ドレイン電極443をドレインリード423にボンディングワイヤ433により接続する。尚、ボンディングワイヤ431、432、433はAl等の金属材料により形成されている。また、本実施の形態においては、ゲート電極441はゲート電極パッドであり、第1から第3の実施の形態における半導体装置のゲート電極41と接続されている。また、ソース電極442はソース電極パッドであり、第1から第3の実施の形態における半導体装置のソース電極42と接続されている。また、ドレイン電極443はドレイン電極パッドであり、第1から第3の実施の形態における半導体装置のドレイン電極43と接続されている。次に、トランスファーモールド法によりモールド樹脂440による樹脂封止を行なう。このようにして、GaN系の半導体材料を用いたHEMTのディスクリートパッケージされている半導体デバイスを作製することができる。次に、本実施の形態における電源装置及び高周波増幅器について説明する。本実施の形態における電源装置及び高周波増幅器は、第1から第3の実施の形態における半導体装置のいずれかを用いた電源装置及び高周波増幅器である。最初に、図19に基づき、本実施の形態における電源装置について説明する。本実施の形態における電源装置460は、高圧の一次側回路461、低圧の二次側回路462及び一次側回路461と二次側回路462との間に配設されるトランス463を備えている。一次側回路461は、交流電源464、いわゆるブリッジ整流回路465、複数のスイッチング素子図19に示す例では4つ466及び一つのスイッチング素子467等を備えている。二次側回路462は、複数のスイッチング素子図19に示す例では3つ468を備えている。図19に示す例では、第1から第3の実施の形態における半導体装置を一次側回路461のスイッチング素子466及び467として用いている。尚、一次側回路461のスイッチング素子466及び467は、ノーマリーオフの半導体装置であることが好ましい。また、二次側回路462において用いられているスイッチング素子468はシリコンにより形成される通常のMISFETmetalinsulatorsemiconductorfieldeffecttransistorを用いている。次に、図20に基づき、本実施の形態における高周波増幅器について説明する。本実施の形態における高周波増幅器470は、例えば、携帯電話の基地局用パワーアンプに適用してもよい。この高周波増幅器470は、ディジタルプレディストーション回路471、ミキサー472、パワーアンプ473及び方向性結合器474を備えている。ディジタルプレディストーション回路471は、入力信号の非線形歪みを補償する。ミキサー472は、非線形歪みが補償された入力信号と交流信号とをミキシングする。パワーアンプ473は、交流信号とミキシングされた入力信号を増幅する。図20に示す例では、パワーアンプ473は、第1から第3の実施の形態における半導体装置のいずれかを有している。方向性結合器474は、入力信号や出力信号のモニタリング等を行なう。図20に示す回路では、例えば、スイッチの切り替えにより、ミキサー472により出力信号を交流信号とミキシングしてディジタルプレディストーション回路471に送出することが可能である。以上、実施の形態について詳述したが、特定の実施形態に限定されるものではなく、特許請求の範囲に記載された範囲内において、種々の変形及び変更が可能である。上記の説明に関し、更に以下の付記を開示する。付記1基板の上に形成された第1の半導体層と、前記第1の半導体層の上に形成された第2の半導体層と、前記第2の半導体層の上に形成された下部絶縁膜と、前記下部絶縁膜の上に、p型の導電性を有する酸化物により形成された酸化物膜と、前記酸化物膜の上に形成された上部絶縁膜と、前記上部絶縁膜の上に形成されたゲート電極と、を有し、前記ゲート電極の直下において、前記下部絶縁膜の表面には凹部が形成されていることを特徴とする半導体装置。付記2前記酸化物膜は、前記下部絶縁膜における前記凹部内に形成されており、前記凹部を除く領域においては、前記下部絶縁膜は、前記上部絶縁膜と接していることを特徴とする付記1に記載の半導体装置。付記3前記下部絶縁膜は、前記凹部が形成される領域に開口部を有する第1の絶縁膜と、前記開口部及び前記第1の絶縁膜の上に形成された第2の絶縁膜と、を有するものであることを特徴とする付記1または2に記載の半導体装置。付記4基板の上に形成された第1の半導体層と、前記第1の半導体層の上に形成された第2の半導体層と、前記第2の半導体層の上に形成された下部絶縁膜と、前記ゲート電極の直下における前記下部絶縁膜の上に、p型の導電性を有する酸化物により形成された酸化物膜と、前記酸化物膜の上に形成された上部絶縁膜と、前記上部絶縁膜の上に形成されたゲート電極と、を有することを特徴とする半導体装置。付記5前記上部絶縁膜は、窒素成分を含む絶縁体により形成されていることを特徴とする付記1から4のいずれかに記載の半導体装置。付記6前記上部絶縁膜は、SiN、AlN、SiON、AlONのいずれかを含むものにより形成されていることを特徴とする付記5に記載の半導体装置。付記7前記第2の半導体層に接してソース電極及びドレイン電極が設けられていることを特徴とする付記1から6のいずれかに記載の半導体装置。付記8前記下部絶縁膜は、Al2O3、SiN、SiO2、HfO2、Ta2O5、ZrO2、MgOのうちから選ばれる1また2以上のものを含む材料により形成されていることを特徴とする付記1から7のいずれかに記載の半導体装置。付記9前記酸化物膜は、NiO、Cu2O、CuAlO2、Ga2O3、CuGaO2のうちから選ばれる1また2以上のものを含む材料により形成されていることを特徴とする付記1から8のいずれかに記載の半導体装置。付記10前記第2の半導体層と前記下部絶縁膜との間には、第3の半導体層が設けられていることを特徴とする付記1から9のいずれかに記載の半導体装置。付記11前記第1の半導体層は、GaNを含む材料により形成されていることを特徴とする付記1から10のいずれかに記載の半導体装置。付記12前記第2の半導体層は、AlGaNを含む材料により形成されていることを特徴とする付記1から11のいずれかに記載の半導体装置。付記13基板上に、第1の半導体層及び第2の半導体層を順次形成する工程と、前記第2の半導体層の上に、ゲート電極が形成される領域の直下において、表面に凹部が形成された下部絶縁膜を形成する工程と、前記下部絶縁膜の上に、p型の導電性を有する酸化物により形成された酸化物膜を形成する工程と、前記酸化物膜の上に、上部絶縁膜を形成する工程と、前記上部絶縁膜の上に、前記ゲート電極を形成する工程と、を有することを特徴とする半導体装置の製造方法。付記14前記酸化物膜を形成する工程の後、前記下部絶縁膜の前記凹部に形成されている酸化物膜を除き、前記酸化物膜を除去する工程を有し、前記酸化物膜を除去する工程の後、前記上部絶縁膜を形成する工程を行なうことを特徴とする付記13に記載の半導体装置の製造方法。付記15前記下部絶縁膜を形成する工程は、前記凹部が形成される領域に、開口部を有する第1の絶縁膜を形成する工程と、前記開口部及び前記第1の絶縁膜の上に、第2の絶縁膜を形成する工程と、を含むものであることを特徴とする付記13または14に記載の半導体装置の製造方法。付記16基板上に、第1の半導体層及び第2の半導体層を順次形成する工程と、前記第2の半導体層の上に、下部絶縁膜を形成する工程と、前記ゲート電極が形成される領域の直下における前記下部絶縁膜の上に、p型の導電性を有する酸化物により形成された酸化物膜を形成する工程と、前記酸化物膜及び前記下部酸化物膜上に、上部絶縁膜を形成する工程と、前記上部絶縁膜の上に、ゲート電極を形成する工程と、を有することを特徴とする半導体装置の製造方法。付記17前記上部絶縁膜は、窒素成分を含む絶縁体により形成されていることを特徴とする付記13から16のいずれかに記載の半導体装置の製造方法。付記18前記第2の半導体層に接してソース電極及びドレイン電極を形成する工程を有することを特徴とする付記13から17のいずれかに記載の半導体装置の製造方法。付記19付記1から12のいずれかに記載の半導体装置を有することを特徴とする電源装置。付記20付記1から12のいずれかに記載の半導体装置を有することを特徴とする増幅器。