"半導体基板にソース領域及びドレイン領域を備え、これらの領域に挟まれてなるチャネル領域の前記半導体基板の表面に、トンネル絶縁膜と電荷蓄積層とトップ絶縁膜とを積層してなるメモリゲート絶縁膜を備え、該メモリゲート絶縁膜の上部に金属を主成分とするゲート電極を備えるMIS型トランジスタ構造の不揮発性半導体記憶装置の製造方法であって、前記メモリゲート絶縁膜を形成する領域の前記半導体基板表面に、前記トンネル絶縁膜と前記電荷蓄積層とを形成する絶縁膜形成工程と、前記トンネル絶縁膜及び前記電荷蓄積層の上端面及び側端面を覆うように第1の犠牲膜を形成する第1の犠牲膜形成工程と、前記半導体基板の上部に、前記第1の犠牲膜を覆うように第2の犠牲膜を形成する第2の犠牲膜形成工程と、前記第1の犠牲膜と平面的に重なる前記第2の犠牲膜の表面を除去して前記第1の犠牲膜の上端面を露出させるように前記第2の犠牲膜をエッチング加工する第2の犠牲膜除去工程と、前記第1の犠牲膜を除去し、前記トンネル絶縁膜及び前記電荷蓄積層の上端面及び側端面を露出させる第1の犠牲膜除去工程と、前記半導体基板を酸化処理し、前記電荷蓄積層の上部にトップ絶縁膜と、前記トンネル絶縁膜及び前記電荷蓄積層の側端部を覆う側壁保護膜とを同時に形成する側壁保護膜形成工程と、を有することを特徴とする不揮発性半導体記憶装置の製造方法。前記絶縁膜形成工程は、前記トンネル絶縁膜を、前記半導体基板を酸化処理して形成することを特徴とする請求項1に記載の不揮発性半導体記憶装置の製造方法。前記第1の犠牲膜除去工程と前記側壁保護膜形成工程との間に、前記トンネル絶縁膜及び前記電荷蓄積層の側端面と前記第2の犠牲膜との間の領域の前記半導体基板に窒素をイオン注入する窒素イオン注入工程を有することを特徴とする請求項1又は2に記載の不揮発性半導体記憶装置の製造方法。前記側壁保護膜形成工程後、前記側壁保護膜と平面的に重なる前記半導体基板に、前記ソース領域及び前記ドレイン領域と同一導電型であり不純物濃度が低いライトドープ領域を形成するライトドープ領域形成工程を有することを特徴とする請求項1から3のいずれか1つに記載の不揮発性半導体装置の製造方法。特許文献1に示した従来技術は、一般的なMONOS型の不揮発性半導体記憶装置について言及している。そのようなMONOS型の不揮発性半導体記憶装置を製造するときは、半導体基板上にトンネル絶縁膜、電荷蓄積層、トップ絶縁膜を順次積層し、その後に所定の形状にこれらの膜をエッチング除去してメモリゲート絶縁膜を形成する。しかし、発明者が検討したところによると、トンネル絶縁膜、電荷蓄積層、トップ絶縁膜をエッチング除去するときに、トンネル絶縁膜とトップ絶縁膜とがサイドエッチングされてしまうことがわかった。その状況を表したものが図8である。図8は、MONOS型の不揮発性半導体記憶装置の製造途中を模式的に示す断面図である。図8において、60はシリコン半導体基板、61a,61bはトンネル絶縁膜シリコン酸化膜、62a,62bは電荷蓄積層シリコン窒化膜、63a,63bはトップ絶縁膜シリコン酸化膜である。64はマスク材フォトレジストである。66はメモリゲート絶縁膜である。図8aは、シリコン半導体基板60上に、トンネル絶縁膜61a、電荷蓄積層62a、トップ絶縁膜63aを順次積層し、その上部の所定の領域にマスク材64を設けた状態を示している。その後の製造工程で、マスク材64の形状に合わせてトンネル絶縁膜61a、電荷蓄積層62a、トップ絶縁膜63aで構成するメモリゲート絶縁膜66をエッチング加工する。図8bは、マスク材64に沿って、メモリゲート絶縁膜66を順次エッチング加工した後の様子を示したものである。図8bに示したように、電荷蓄積層62bは、マスク材64の形状に合わせて形状加工されており、マスク材64の端部とその端部とが一致しておりサイドエッチングがない。しかし、トンネル絶縁膜61b及びトップ絶縁膜63bは、サイドエッチングされている。特にトップ絶縁膜63bはサイドエッチング量が多い。このような状況になるのは、トンネル絶縁膜、電荷蓄積層、トップ絶縁膜のそれぞれの膜ごとに別々のエッチング条件を用いてエッチング加工することが関係している。トップ絶縁膜63a及びトンネル絶縁膜61aのエッチングにはフッ酸によるウェットエッチングを用い、電荷蓄積層62aのエッチングにはフッ素系ガスによるドライエッチングを用いるのであるが、トンネル絶縁膜61a、トップ絶縁膜63aはそれぞれウェットエッチングを用いているためである。そもそもウェットエッチングは等方性であるからサイドエッチングが発生しやすい。このため、トンネル絶縁膜はサイドエッチングされてしまうが、トップ絶縁膜は、そのトンネル絶縁膜のウェットエッチング時には2回目のエッチング環境となるから、エッチング液に2度も晒されることになる。このため、トップ絶縁膜は、さらにサイドエッチングされてしまうのである。このような製造方法を採択する背景として、トンネル絶縁膜、電荷蓄積層、トップ絶縁膜の各膜の膜厚が薄いこと、及び下地膜となる半導体基板のオーバーエッチング量の制御の難しさが挙げられる。すなわち、トンネル絶縁膜、電荷蓄積層、トップ絶縁膜の各膜は不揮発性半導体記憶装置の電気特性にもよるが、数Åから数十Å程度の薄膜であり、トンネル絶縁膜のエッチング加工の際に、下部の素子形成領域の半導体基板の表面がエッチングされてしまうと、後の製造工程でソース領域やドレイン領域を形成すべく不純物イオンをイオン注入した際に、不純物イオンの拡散状態が変化してしまうのである。MONOS型の不揮発性半導体記憶装置はMOSFET型の素子であるから、このような不純物イオンの拡散状態変化が起きると、その閾値電圧がシフトしてしまったり、リークが発生してしまうなどの問題が起きる。このため、トンネル絶縁膜、電荷蓄積層、トップ絶縁膜のエッチングは、下地の半導体基板に対して選択性の良い条件を用いなければならないという事情がある。トンネル絶縁膜、トップ絶縁膜の加工形状だけを考慮するのであれば、ウェットエッチングに比較してサイドエッチング量が大変少ないドライエッチングを用いることが望ましい。しかしながら、ドライエッチングはエッチングレートの面内均一性が悪く、また高エネルギのプラズマを用いるため、下地膜に対する選択性が悪い。したがって、トンネル絶縁膜及びトップ絶縁膜のエッチングには、半導体基板に対して選択性の高いウェットエッチングを用いざるを得ないのである。さて、図8bに示したようなサイドエッチングが発生したMONOS型の不揮発性半導体記憶装置は、半導体素子として大きな問題を抱えている。本来、トップ絶縁膜は、その上部のゲート電極から電荷蓄積層へ不必要なキャリア注入が発生しないように、充分な絶縁性を有していなければならない。しかしながら、図8bに示した状態では、トップ絶縁膜63bが大きくサイドエッチングされているため、図示しないゲート電極との間の絶縁性が保たれず、ゲート電極からのキャリアがトップ絶縁膜を通過して電荷蓄積層へ注入されてしまうことがある。このようなことが起きると、例えば、消去不良などの不揮発性半導体記憶装置の動作上の不具合を生じてしまうのである。Nチャネル型のMONOS型の不揮発性半導体記憶装置を例にして説明する。この場合、正孔がキャリアとなるため、情報の書き込み状態では電荷蓄積層に電子を蓄積しているが、その情報の消去の際は、ゲート電極から消去電圧を印加する。その際、図8bに示した状態では、ゲート電極から電荷蓄積層へ電子が注入されてしまうため、電荷蓄積層に蓄積している電子を排除することができない。このため、消去不良が発生するのである。以上の説明で明らかなように、一般的なMONOS型の不揮発性半導体記憶装置を製造しようとしたとき、閾値電圧のシフトやリークといった電気特性悪化を防止しようとした製造方法を用いると、特にトップ絶縁膜にサイドエッチングが発生し、電荷蓄積層の絶縁性が保たれなくなり、不揮発性半導体記憶装置として消去不良などの動作上の不具合が発生してしまうのである。本発明は、そのような課題を解決するためになされたものであって、トンネル絶縁膜やトップ絶縁膜をサイドエッチングから保護する不揮発性半導体記憶装置の製造方法を提供するものである。上記目的を達成するために、本発明の不揮発性半導体記憶装置の製造方法は、以下の方法を採用するものである。半導体基板にソース領域及びドレイン領域を備え、これらの領域に挟まれてなるチャネル領域の半導体基板の表面に、トンネル絶縁膜と電荷蓄積層とトップ絶縁膜とを積層してなるメモリゲート絶縁膜を備え、このメモリゲート絶縁膜の上部に金属を主成分とするゲート電極を備えるMIS型トランジスタ構造の不揮発性半導体記憶装置の製造方法であって、メモリゲート絶縁膜を形成する領域の半導体基板表面に、トンネル絶縁膜と電荷蓄積層とを形成する絶縁膜形成工程と、トンネル絶縁膜及び電荷蓄積層の上端面及び側端面を覆うように第1の犠牲膜を形成する第1の犠牲膜形成工程と、半導体基板の上部に、第1の犠牲膜を覆うように第2の犠牲膜を形成する第2の犠牲膜形成工程と、第1の犠牲膜と平面的に重なる第2の犠牲膜の表面を除去して第1の犠牲膜の上端面を露出させるように第2の犠牲膜をエッチング加工する第2の犠牲膜除去工程と、第1の犠牲膜を除去し、トンネル絶縁膜及び電荷蓄積層の上端面及び側端面を露出させる第1の犠牲膜除去工程と、半導体基板を酸化処理し、電荷蓄積層の上部にトップ絶縁膜と、トンネル絶縁膜及び電荷蓄積層の側端部を覆う側壁保護膜とを同時に形成する側壁保護膜形成工程と、を有することを特徴とする。このようにすれば、メモリゲート絶縁膜のサイドエッチングが発生しない。絶縁膜形成工程は、トンネル絶縁膜を、半導体基板を酸化処理して形成するようにしてもよい。このような構成にすることにより、簡単な方法で良質な絶縁膜を形成できる。第1の犠牲膜除去工程と側壁保護膜形成工程との間に、トンネル絶縁膜及び電荷蓄積層の側端面と第2の犠牲膜との間の領域の半導体基板に窒素をイオン注入する窒素イオン注入工程を有するようにしてもよい。このような構成にすることにより、側壁保護膜の膜厚を変えないまま、トップ絶縁膜の膜厚を厚くすることができる。側壁保護膜形成工程後、側壁保護膜と平面的に重なる半導体基板に、ソース領域及びドレイン領域と同一導電型であり不純物濃度が低いライトドープ領域を形成するライトドープ領域形成工程を有するようにしてもよい。このような構成にすることにより、不揮発性半導体記憶装置への書き込みの際に、より高い電界をチャネル領域とソース領域やドレイン領域との境界に印加できるから、ホットキャリア注入を行う際により安定して書き込みができるようになる。本発明によれば、トンネル絶縁膜やトップ絶縁膜にサイドエッチングが発生しない。これにより、ゲート電極と電荷蓄積層間とで絶縁性が保たれ、動作上の不具合がない不揮発性半導体記憶装置を製造することができる。本発明の不揮発性半導体記憶装置の製造方法は、トンネル絶縁膜、電荷蓄積層、トップ絶縁膜で構成するメモリゲート絶縁膜の側壁を保護する側壁保護膜を、そのトップ絶縁膜と同時に形成する点が特徴である。このようにするために、トンネル絶縁膜と電荷蓄積層と形成した後、これらの積層膜を覆うように、第1の犠牲膜と第2の犠牲膜を形成し、これら2つの犠牲膜を加工して、トンネル絶縁膜と電荷蓄積層との積層膜の周囲に空きスペースを設ける。これを仮に酸化エリアと称すると、トップ酸化膜の形成時に、この酸化エリアも酸化膜で埋められる。そしてこの埋め込まれた酸化膜が側壁保護膜となるのである。つまり、トンネル絶縁膜と電荷蓄積層との積層膜の周囲に、2つの犠牲膜を加工して形成した型を作り、その中を酸化するというような考え方である。この側壁保護膜を有することにより、メモリゲート絶縁膜のサイドエッチングは発生しなくなるのである。また、側壁保護膜を残すことで、不純物の進入等からメモリゲート絶縁膜の側壁部分を保護することもできるから、製造後も不揮発性半導体記憶装置を保護することができる。このように側壁保護膜を側壁保護膜として残した形状は、MOSFETで言えば、ゲート絶縁膜の側壁部分に設けるサイドウォールに似た構造になる。以下、本発明の不揮発性半導体記憶装置の製造方法を図面を用いて説明する。3つの実施の形態があり、第1の実施形態は、本発明の特徴的な製造方法を示すものであり、第2の実施形態は、ライトドープ領域をさらに設ける製造方法を示すものであり、第3の実施形態は、窒素注入によって側壁保護膜の膜厚を調整する製造方法を示すものである。いずれも、MONOS型の不揮発性半導体記憶装置を用いて説明する。なお、説明にあっては、図面を指示しながら説明を行うが、指示していない図面も適宜参照されたい。また、同一の構成には同一の番号を付与しており、詳細な説明は省略する。[第1の実施形態の説明:図1、図2]不揮発性半導体記憶装置の製造方法の第1の実施形態を図1、図2を用いて説明する。図1は、不揮発性半導体記憶装置の構造を模式的に示す断面図、図2は製造方法を順に説明するために模式的に表した断面図である。なお、発明に使用する図は、発明を説明するために必要な部分のみを示す模式図としており、金属配線、最終保護膜などは省略している。まず、図1を用いて構造を説明する。この構造は、トンネル絶縁膜、電荷蓄積層を製造したあと、トップ絶縁膜を成膜すると同時に、メモリゲート絶縁膜の側壁を保護するように側壁保護膜を設けた形状である。図1において、1は半導体基板、2はトンネル絶縁膜、3は電荷蓄積層、4はトップ絶縁膜、5は側壁保護膜、6はゲート電極、7はソース領域又はドレイン領域となる高濃度不純物層である。11はトンネル絶縁膜2と電荷蓄積層3とトップ絶縁膜4とで構成するメモリゲート絶縁膜である。半導体基板1は、例えば、シリコン基板を用いることができる。また、トンネル絶縁膜2、トップ絶縁膜4はシリコン酸化膜で構成することができる。そして、電荷蓄積層3はシリコン窒化膜によって構成することができる。高濃度不純物層7は、不揮発性半導体記憶装置のソース領域やドレイン領域となる。どちらがソースでどちらがドレインになるかについては、この不揮発性半導体記憶装置をどのように動作させるかや、図示しない金属配線をどのように配置するかによっても決定するため、一概には断定できない。MONOS型の不揮発性半導体記憶装置は、半導体基板1上にトンネル絶縁膜2、電荷蓄積層3、トップ絶縁膜4を順次積層し、これらでメモリゲート絶縁膜11を構成する。そのメモリゲート絶縁膜11の上部にゲート電極6を設けている。このメモリゲート絶縁膜11の側壁部分には、側壁保護膜5を設けている。そして、側壁保護膜5を含むメモリゲート絶縁膜11の両端部分の半導体基板1の内部に高濃度不純物層7を設けている。図1に示す例では、側壁保護膜5は、メモリゲート絶縁膜11と垂直方向の高さがほぼ同一となるように形成しているが、メモリゲート絶縁膜11よりもその高さが高くてもかまわない。側壁保護膜5は、トップ絶縁膜4及び電荷蓄積層3の側壁を保護する必要があるから、垂直方向に構造的に制限がなければ、メモリゲート絶縁膜11よりも高く形成する方が好ましい。なお、MONOS型の不揮発性半導体記憶装置の電気特性にもよるが、メモリゲート絶縁膜11の膜厚は、80~100Å程度である。このメモリゲート絶縁膜11の膜厚よりも側壁保護膜5を厚くするときは、各膜がエッチング工程中に目減りする量などを鑑みてマージンを取って設定するなどしてもよい。また、高濃度不純物層7は、側壁保護膜5と平面的に重ならないように設けている例を示しているが、高濃度不純物層7をメモリゲート絶縁膜11方向水平方向に延長して、側壁保護膜5と平面的に重なるようにしてもかまわない。次に、図2を用いて製造方法を説明する。図2において、8はフィールド絶縁膜、9は第1の犠牲膜、10は第2の犠牲膜である。22は酸化エリアである。酸化エリア22は、2つの犠牲膜を加工してなる空きスペースのことであり、便宜上この名称を用いることにする。図2aから図2dは、共に図1に示す断面図と同一の方向から見た図である。図2aは、素子分離工程後、トンネル絶縁膜2、電荷蓄積層3を形成する絶縁膜形成工程を説明する図である。図2bは、第1の犠牲膜9を形成する第1の犠牲膜形成工程と、第2の犠牲膜10とを形成する第2の犠牲膜形成工程とを説明する図である。図2cは、第2の犠牲膜10を、第1の犠牲膜9と平面的に重なる部分のみエッチングして第1の犠牲膜9の上面を露出させる第2の犠牲膜除去工程と、その後に、第1の犠牲膜9を選択的に除去する第1の犠牲膜除去工程とを説明する図である。図2dは、露出した半導体基板1の表面及び電荷蓄積層3の表面を同一の酸化工程によって酸化して側壁保護膜5とトップ絶縁膜4とを形成する側壁保護膜形成工程と、その後、ゲート電極6及び高濃度不純物層7を形成する工程とを説明する図である。まず、素子分離工程、絶縁膜形成工程を説明する図2a。半導体基板1を選択的に酸化し、素子絶縁膜であるフィールド酸化膜8を形成する。この製造工程は、LOCOSLoCalOxidationofSilicon法と呼ばれる公知の選択酸化法で形成する。フィールド酸化膜8の膜厚は、例えば、5000Å程度である。フィールド酸化膜8を形成した後は、半導体基板1の表面が露出しており、この部分が素子形成領域となっている。この素子形成領域に、不揮発性半導体記憶装置のメモリゲート絶縁膜をはじめとする構成物を形成する。フィールド酸化膜8によって、隣接する不揮発性半導体記憶装置との電気的絶縁性が確保される。次に、トンネル絶縁膜2、電荷蓄積層3を順に形成する。これらの膜は、フィールド絶縁膜8に囲まれた素子形成領域より内側の、メモリゲート絶縁膜を形成すべき領域であるチャネル領域にのみ形成する。このときのトンネル絶縁膜2の膜厚は15~20Å程度、電荷蓄積層3の膜厚は70~90Å程度である。図2は模式図であるから、トンネル絶縁膜2と電荷蓄積層3との合計膜厚が、フィールド酸化膜8の膜厚の半分ほどあるように記載しているが、それは図面を見やすくするためである。ちなみに、フィールド酸化膜の膜厚は、5000Å程度である。トンネル絶縁膜2の形成は、まず、半導体基板1の表面をフィールド酸化膜8も含めて酸化し、半導体基板1の上部にトンネル絶縁膜2を形成する。次に、電荷蓄積層3を知られているCVD法などで形成する。その後、図示しない所定のマスク材を用いて、チャネル領域部分を覆い、電荷蓄積層3、トンネル絶縁膜2の順にエッチングする。電荷蓄積層3のエッチングには、ドライエッチング、ウェットエッチングのどちらを用いてもよいが、電荷蓄積層3の下部にはトンネル絶縁膜2が設けてあり、オーバーエッチングによる半導体基板1へのダメージが発生しないことを考えると、この場合はサイドエッチングの発生しないドライエッチングを用いるのがよい。トンネル絶縁膜2のエッチングは、ウェットエッチングを用いなければならない。すでに説明したように、トンネル絶縁膜2の下部は半導体基板1であり、ドライエッチングを用いるとオーバーエッチングによって半導体基板1が僅かにエッチングされてしまうため、後の工程で高濃度不純物を注入した際に不純物拡散度が変化し、トランジスタ特性にバラツキが生じてしまうからである。よって、ここでは半導体基板1に対して選択性の良いウェットエッチングを用いて、トンネル絶縁膜2を加工する。このとき、トンネル絶縁膜2はサイドエッチングによって、水平方向に退縮する。但し前述したように、トンネル絶縁膜2は膜厚15~20Å程度と薄膜であり、サイドエッチング自体が僅かな量であるため、図2aにおいては、トンネル絶縁膜2と電荷蓄積層3の側端面は垂直に連なっているように図示しているが、実際は、僅かにトンネル絶縁膜2は水平方向に退縮しているものと考えて良い。次に、犠牲膜形成工程を説明する図2b。この工程は、第1の犠牲膜形成工程と第2の犠牲膜形成工程とで構成している。第1の犠牲膜9と第2の犠牲膜10とは、それぞれ異なる材質の薄膜で構成する。第1の犠牲膜9には、例えば、SOGSpinonGlassを用いることができ、第2の犠牲膜10には、例えば、シリコン窒化膜を用いることができる。第1の犠牲膜形成工程を説明する。第1の犠牲膜9の目的はトンネル絶縁膜2と電荷蓄積層3とを覆うことであるから、これらの膜の膜厚を上述の例にすれば、200~300Å程度の膜厚が必要である。SOGを用いる場合は、半導体基板1の上部全面にSOGをコーティングしたのち、300~400°C程度の熱処理を施して焼結させて薄膜とする。その後、トンネル絶縁膜2と電荷蓄積層3との積層膜の上端面及び側端面を覆うような形状にSOGをエッチング加工する。このとき、第1の犠牲膜9の下部は半導体基板1であるため、エッチング方法はウェットエッチングを用いる。また、第1の犠牲膜9はトンネル絶縁膜2、および電荷蓄積層3の側端面を保護する必要があるので、これらの側端面が露出しないようにチャネル長方向に一定の幅を持たせてマスキングしてエッチングする。つまり、マスキングは、トンネル絶縁膜2と電荷蓄積層3との積層膜の端部が露出しないように十分プロセスマージンを考えて行うのである。第2の犠牲膜形成工程を説明する。第2の犠牲膜10は、後の側壁保護膜形成工程の酸化処理でマスク材としての役割を持つため、下部の半導体基板1の表面にまで酸素分子が貫通しないような充分な膜厚を有していなければならない。勿論、これは第2の犠牲膜10にどのような膜を用いるかによっても変わってくるが、CVD法によるシリコン窒化膜を用いる場合は、例えば、1500Å程度の膜厚が必要である。因みに、CVD法は着膜面の凹凸を反映するように膜が成長するため、図2bに示すような、第1の犠牲膜9を覆う形状となる。次に、第2の犠牲膜除去工程を説明する。この工程では、第1の犠牲膜9と平面的に重なる部分の第2の犠牲膜10の表面を除去する。まず、図示しない所定のマスク材を用いて、第1の犠牲膜9と平面的に重なる部分の第2の犠牲膜10の表面が開口するようにマスキングし、エッチングする。この場合、エッチング領域である第2の犠牲膜10の下部は第1の犠牲膜9の上面部分のみであり、オーバーエッチングの影響は考えなくて良いため、エッチングには加工精度の良いドライエッチングを用いることができる。次に、第1の犠牲膜除去工程を説明する図2c。この工程では、露出した第1の犠牲膜9を除去し、トンネル絶縁膜2と電荷蓄積層3との積層膜の周囲に、第2の犠牲膜10による、酸化エリア22を形成するための工程である。露出した第1の犠牲膜9が、SOGを用いている場合、希釈したフッ酸によって除去することができる。因みに、第1の絶縁膜9に用いるSOGとトンネル絶縁膜2とは、共に同じシリコン酸化膜であるが、トンネル絶縁膜2は酸化炉によって高温1000°C程度成長した硬度なシリコン酸化膜以下、熱酸化膜と呼ぶであるのに対し、SOGは液状のシリコン酸化膜を低温300~400°C程度で焼結させただけの脆弱な膜であるので、フッ酸の希釈度を調整することによってエッチング選択性を持たせることが可能である。この場合、フッ酸の濃度を10程度に希釈することで、SOGのみをエッチングし、熱酸化膜はエッチングされないようなウェットエッチング溶液を構成することが可能となる。希釈材には水などを用いることができる。このようなウェットエッチング溶液を用いることにより、第1の犠牲膜9であるSOGが除去された後、トンネル絶縁膜2の側端面がウェットエッチング溶液中に晒されても、トンネル絶縁膜2がエッチングされることはなくなる。また、電荷蓄積層3及び第2の犠牲膜10はシリコン窒化膜で構成しており、半導体基板1もシリコンであるため、いずれもフッ酸系溶液に対して耐性を備えている。よって、この工程では、トンネル絶縁膜2、電荷蓄積層3、第2の犠牲膜10、そして半導体基板1の表面のいずれもエッチングによるダメージを受けることなく、第1の犠牲膜9のみを選択的に除去することができるのである。この工程により、第2の犠牲膜10は、トンネル絶縁膜2と電荷蓄積層3との積層膜の周囲から、除去された第1の犠牲膜9の分だけ離間する形状となる。この空きスペースが酸化エリア22である。この酸化エリア22は、後述する側壁保護膜形成工程で、酸化膜で埋められる部分である。次に、側壁保護膜形成工程を説明する図2d。この工程は、先の工程により作成された、酸化エリア22を酸化膜で埋める工程である。第2の犠牲膜10が開口しているため、トンネル絶縁膜2と電荷蓄積層3との積層膜の上端面及び側端面は露出している。この状態で、半導体基板1を酸化処理する。電荷蓄積層3は、シリコン窒化膜で構成されているため、この上部にも僅かに酸化膜が形成され、これが薄膜のトップ絶縁膜4となる。そして、トンネル絶縁膜2と電荷蓄積層3との積層膜の側壁には、側壁保護膜5が形成される。このトップ絶縁膜2と側壁保護膜5との形成が同時に行われるのが、本発明の特徴である。このとき、トップ絶縁膜4及び側壁保護膜5は、同一の酸化工程によって成膜されるが、その酸化速度に違いがあることに留意されたい。トップ絶縁膜4は、電荷蓄積層3であるシリコン窒化膜中のシリコンと酸素が反応して酸化成長することにより形成されるが、シリコン窒化膜は、既にシリコンと窒素が反応して安定した状態であるため、酸化速度が遅い。一方、側壁保護膜5は、半導体基板1であるシリコンの表面を酸化することにより形成されるので、酸化速度が速い。これにより、側壁保護膜5をトップ絶縁膜4と同等の膜厚まで成長させることが可能となる。側壁保護膜5は、この後の工程で第2の犠牲膜10を剥離する時に、第2の犠牲膜10と同一の材質で構成している電荷蓄積層3を保護する目的があるので、垂直方向に少なくとも電化蓄積層3の側端面を覆う高さまで成長させれば良いが、更に後の工程でゲート電極6を形成することを考えると、電荷蓄積層3とゲート電極6との絶縁性を十分に確保するため、垂直方向にトップ絶縁膜4と同程度の高さまで成長させることが望ましい。勿論、垂直方向に素子の高さを制限する要因が無ければ、トップ絶縁膜4よりも高く成長させてもよい。次に、その後の工程を説明する。側壁保護膜5及びトップ絶縁膜4の形成後、第2の犠牲膜10を除去する。ここでは、例えば、リン酸を用いることにより、第2の犠牲膜10であるシリコン窒化膜のみを選択的に除去することができる。電荷蓄積層3も同じシリコン窒化膜で形成しているが、側壁保護膜5によってその側端面を、トップ絶縁膜4によってその上面を、それぞれ保護されているためエッチングされることはない。第2の犠牲膜10を剥離した後は、側壁保護膜5とフィールド酸化膜8の間の半導体基板1は露出しているので、この領域に高濃度不純物層7を形成する。高濃度不純物層7は、知られているイオン注入技術により形成する。その後、図示はしないが、イオン注入技術により半導体基板1に注入された不純物イオンを活性化させる熱処理工程をすぐさま行ってもかまわない。図2dに示す例では、側壁保護膜5とフィールド酸化膜8との間に高濃度不純物層7を形成する場合を示した。もちろん、これに限定するものではない。例えば、知られている斜め打ち込みイオン注入技術を用いれば、不純物イオンを半導体基板1に対して角度を付けてイオン注入できるから、右傾斜、左傾斜、傾斜なしと、それぞれマスク材で所定領域を覆いつつ3回のイオン注入を行うことで、側壁保護膜5の下部の半導体基板1まで延長した高濃度不純物層7を形成することができる。そして、半導体基板1の上部に、ゲート電極の材料となる膜例えば、ポリシリコンを知られているCVD法で形成し、図示しないマスク材を用いてマスキングして、その材料をエッチングすることで、ゲート電極6を形成する。このゲート電極6を形成したあとの製造工程については、公知の技術を用いるものであるから、説明は省略する。[第2の実施形態の説明:図3、図4]不揮発性半導体記憶装置の製造方法の第2の実施形態を図3、図4を用いて説明する。図3は、不揮発性半導体記憶装置の構造を模式的に示す断面図、図4は製造方法を順に説明するために模式的に表した断面図である。なお、これらの図は、すでに説明した図と同様に、発明を説明するために必要な部分のみを示す模式図である。まず、図3を用いて構造を説明する。この構造は、図1を用いて説明した第1の実施形態で製造された不揮発性半導体記憶装置にて、側壁保護膜5の膜厚を変えないまま、トップ絶縁膜4の膜厚を相対的に厚く形成したものである。本発明の特徴的な部分は、トップ絶縁膜4と側壁保護膜5とを同一の工程にて形成している点にある。2つの膜の同時形成は、酸化処理してこれらの膜を形成するときにあっては、酸化条件を変更しても成膜速度比は変わらないという特徴がある。例えば、酸化条件として、酸素の導入量を変化させる、または酸化温度を変化させるなどによって、酸化速度自体を変化させることはできるが、トップ絶縁膜4の成膜速度も、側壁保護膜5の成膜速度も、同じ割合で変化するため、成膜速度比は変わらない。これにより、メモリゲート絶縁膜のサイドエッチングが発生しない不揮発性半導体記憶装置を製造できるが、ときにメモリ特性などの電気特性に応じて、トップ絶縁膜の膜厚を変えたい場合がある。すでに説明しているように、トップ絶縁膜は、上部のゲート電極と電荷蓄積層との絶縁性を保つために設けてある膜であると共に、情報の書き込みや消去の際にゲート電極からの余剰な電荷の注入を防ぐ役割がある。このため、欲するメモリ特性などに応じて、このトップ絶縁膜の膜厚を所定の値にしたい場合がある。しかしながら、上述の理由により、単純にトップ絶縁膜4を厚めに成膜しようとすると、側壁保護膜5も厚めに成膜されてしまうのである。側壁保護膜5が厚めに成膜されるということは、半導体基板1の深さ方向にも酸化膜が成長するということであり、MOSFETの閾値電圧特性が高くなってしまうことがあり、問題である。第2の実施形態は、このような背景に対応するものであり、側壁保護膜5の膜厚を変えないまま、トップ絶縁膜4を厚くすることができる。具体的には、半導体基板1に窒素イオン注入を行い、側壁保護膜5の酸化を抑制する。次に、図4を用いてその製造方法を説明する。図4において、33は窒素イオン注入領域である。図4aから図4dは、共に図3に示す断面図と同一の方向から見た図である。図4aは、素子分離工程後、トンネル絶縁膜2、電荷蓄積層3を形成する絶縁膜形成工程を説明する図である。図4bは、第1の犠牲膜9を形成する第1の犠牲膜形成工程と、第2の犠牲膜10とを形成する第2の犠牲膜形成工程とを説明する図である。図4cは、第2の犠牲膜10を、第1の犠牲膜9と平面的に重なる部分のみエッチングして第1の犠牲膜の上面を露出させる第2の犠牲膜除去工程と、その後に、第1の犠牲膜9を選択的に除去する第1の犠牲膜除去工程と、露出した半導体基板1の表面に窒素イオン注入領域33を形成する窒素イオン注入工程とを説明する図である。を説明する図である。図4dは、露出した半導体基板1の表面及び電荷蓄積層3の表面を同一の酸化工程によって酸化して側壁保護膜5とトップ絶縁膜4とを形成する側壁保護膜形成工程と、その後、ゲート電極6及び高濃度不純物層7を形成する工程とを説明する図である。まず、図4aから図4cに至る製造工程には、図2aから図2cを用いて説明した第1の実施形態と同様であるから、説明は省略する。窒素イオン注入工程を説明する図4c。この工程は、半導体基板1に窒素イオン注入を行い、側壁保護膜5の形成の際にその酸化を抑制し、トップ絶縁膜2の酸化による膜厚が多くなるようにしたものである。それまでの工程により、酸化エリア22の半導体基板1の表面は露出している。この半導体基板1に窒素イオン注入を行う。このとき、電荷蓄積層3は、その側端部にまだ側壁保護膜がないので表面が露出しているため、図示しないマスク材によって表面を保護する必要がある。第2の犠牲膜10は、1500Å程度のシリコン窒化膜で構成されており、下部の半導体基板1まで窒素イオンが到達することはないため、このまま剥き出しの状態でもよい。注入された窒素イオンは、窒素イオン注入領域33として図示している。次に、側壁保護膜形成工程を説明する図4d。第1の実施形態と同様に、トップ絶縁膜4及び側壁保護膜5を同一の工程によって成膜する。このとき、窒素イオンの注入量に反比例して側壁保護膜5の成膜速度は低下する。但し、厳密には、窒素イオンの注入量だけでなく、注入エネルギや、注入の深さなども条件となるため、注入量だけでは一概に酸化速度との相関は数値化できない。よって、窒素イオン注入条件と酸化速度との関係性と、それらと目的とするトップ絶縁膜4の膜厚との関係などを、予め実験などして把握して、窒素イオン注入の条件を設定すればよい。その後の工程であるが、側壁保護膜5及びトップ絶縁膜4の形成後に、第2の犠牲膜10を除去し、高濃度不純物層7、ゲート電極6を形成するが、それらは第1の実施形態で説明しているので、説明は省略する。なお、図3には図示しないが、不揮発性半導体記憶装置が完成したときには、側壁保護膜5の下部の半導体基板1には窒素イオン注入領域33が残っていることになる。しかし、予め側壁保護膜5の酸化成長によって消費し切るように窒素イオンの量を調整して注入すれば、窒素イオンの残留は無くなるので、問題はない。仮に、僅かに窒素イオンが残留し、それが側壁保護膜5の下部のシリコンと反応してシリコン窒化膜を構成したとしても、シリコン窒化膜は絶縁膜ではない絶縁性が低いため、この窒素イオン注入領域33が残っていても電気特性上は何らの問題もない。[第3の実施形態の説明:図5、図6]次に、不揮発性半導体記憶装置の製造方法の第3の実施形態を図5、図6を用いて説明する。図5は、不揮発性半導体記憶装置の構造を模式的に示す断面図、図6は製造方法を順に説明するために模式的に表した断面図である。なお、これらの図は、すでに説明した図と同様に、発明を説明するために必要な部分のみを示す模式図である。まず、図5を用いて構造を説明する。この構造は、図1を用いて説明した第1の実施形態で製造された不揮発性半導体記憶装置にライトドープ領域12を設けるものである。以降の説明は、第1の実施形態との違いのみを説明する。メモリゲート絶縁膜11の下部の半導体基板1の領域はチャネル領域であり、これと高濃度不純物層7との間に、ライトドープ領域12を設けている。図5に示す例では、側壁保護膜5と平面的に重なる半導体基板1の内部に設けているが、もちろんこれは一例であって、側壁保護膜5から図示しないフィールド酸化膜方向にライトドープ領域12をずらした形状で製造してもかまわない。ライトドープ領域12は、ソース領域及びドレイン領域である高濃度不純物層7と同一導電型であるが、不純物濃度が低い領域である。ライトドープ領域12を設けることによって、不揮発性半導体記憶装置のゲート電極6にはより高い書き込み電圧を印加することができる。書き込み電圧を印加すると、ソース領域からドレイン領域に向かって電流が流れるが、その書き込み電圧が高ければ、ドレイン領域近傍のチャネル領域で高いエネルギを得た電荷がホットキャリアとなり、電荷蓄積層3へ注入しやすくなるのである。つまり、ホットキャリア注入を行う際により安定して書き込みができるようになる。不揮発性半導体記憶装置の書き込みは、電荷蓄積層3への電荷の注入が一通りではなく、上述のようなホットキャリア注入を行う場合と、トンネル絶縁膜2にトンネル電流を流して書き込む場合とがある。いずれの場合も不揮発性半導体記憶装置の使用方法やシステム上の仕様に関係するから、より高い耐圧を有する不揮発性半導体記憶装置を得ることは、複数の場合に対応できて便利である。このように、ライトドープ領域12を備えることによって、より安定した書き込みと、不揮発性半導体記憶装置が高耐圧化することの効果も合わせて得ることができるのである。次に、図6を用いてその製造方法を説明する。図6において、12はライトドープ領域である。図6aから図6dは、共に図5に示す断面図と同一の方向から見た図である。図6aは、素子分離工程後、トンネル絶縁膜2、電荷蓄積層3を形成する絶縁膜形成工程を説明する図である。図6bは、第1の犠牲膜9を形成する第1の犠牲膜形成工程と、第2の犠牲膜10とを形成する第2の犠牲膜形成工程とを説明する図である。図6cは、第2の犠牲膜10を、第1の犠牲膜9と平面的に重なる部分のみエッチングして第1の犠牲膜9の上面を露出させる第2の犠牲膜除去工程と、その後に、第1の犠牲膜9を選択的に除去する第1の犠牲膜除去工程と、露出した半導体基板1の表面にライトドープ領域12を形成するライトドープ領域形成工程とを説明する図である。図6dは、露出した半導体基板1の表面及び電荷蓄積層3の表面を同一の酸化工程によって酸化して側壁保護膜5とトップ絶縁膜4とを形成する側壁保護膜形成工程と、その後、ゲート電極6及び高濃度不純物層7を形成する工程とを説明する図である。まず、図6aから図6cに至る製造工程には、図2aから図2cを用いて説明した第1の実施形態と同様であるから、説明は省略する。ライトドープ領域形成工程を説明する図6c。この工程は、半導体基板1に後の工程で形成する高濃度不純物層7を形成する不純物と同一導電型の不純物を、少ない不純物量でイオン注入する。このライトドープ領域12を形成する工程がある点が特徴的な部分である。このとき、電荷蓄積層3は、その側端部にまだ側壁保護膜がないので表面が露出しているため、図示しないマスク材によって表面を保護する必要がある。第2の犠牲膜10は、1500Å程度のシリコン窒化膜で構成されており、下部の半導体基板1まで窒素イオンが到達することはないため、このまま剥き出しの状態でもよい。注入された不純物イオンは、ライトドープ領域12として図示している。そして、すでに説明した他の実施形態と同様に、側壁保護膜形成工程をはじめとする一連の工程を経て、図4dに示す構成になるが、その説明は省略する。以上、第1、第2、第3の実施形態を用いて説明した本発明の不揮発性半導体記憶装置の製造法の特徴は、2つの犠牲膜を用いることにより、トップ絶縁膜と側壁保護膜とを同時に形成するエリアを作り出すことができるという点である。これにより、メモリゲート絶縁膜のサイドエッチングを防止し、ゲート電極と電荷蓄積層間とで絶縁性が保たれ、動作上の不具合がない、つまり、信頼性の高い不揮発性半導体記憶装置を製造することができる。"