1つのペレットに、耐圧の異なる半導体素子を含む複数の半導体素子が形成されて成る複合半導体装置であって、前記1つのペレットは、第1導電型のサブ基板と、該サブ基板上に形成され、該サブ基板よりも低不純物濃度とされた半導体層からなる第1導電型のドリフト領域と、前記複数の半導体素子に共通のアノード電極とを備えており、前記複数半導体素子のうちの一部の半導体素子は、前記ドリフト領域の表面に形成され、第1導電型とは異なる第2導電型の半導体領域と、該半導体領域に電気的に接続したカソード電極とを有し、前記複数半導体素子のうちの前記一部の半導体素子と耐圧の異なる半導体素子は、前記一部の半導体素子の半導体領域よりアイソレーション領域を介して離間されており前記ドリフト領域の表面に形成された半導体領域と、該耐圧の異なる半導体素子の半導体領域に電気的に接続したカソード電極とを有し、前記耐圧の異なる半導体素子の半導体領域は、第1導電型の不純物と第2導電型の不純物がドーピングされて形成されることにより、該耐圧の異なる半導体素子の半導体領域の下方に位置するドリフト領域の不純物のプロファイルが、該耐圧の異なる半導体素子の半導体領域側の表面において濃度が高くなる山状の濃度分布を持つ構成であることを特徴とする複合半導体装置。1つのペレットに、互いに耐圧の異なる第1の半導体素子と第2の半導体素子が形成されて成る複合半導体装置であって、前記1つのペレットは、第1導電型のサブ基板と、該サブ基板上に形成され、サブ基板よりも低不純物濃度とされた半導体層からなる第1導電型のドリフト領域と、第1の半導体素子と第2の半導体素子に共通のアノード電極とを備えており、前記第1の半導体素子は、前記ドリフト領域の表面に形成され、第1導電型とは異なる第2導電型の第1の半導体領域と、第1の半導体領域に電気的に接続した第1のカソード電極とを有し、前記第2の半導体素子は、第1の半導体領域よりアイソレーション領域を介して離間され前記ドリフト領域の表面に形成された第2の半導体領域と、第2の半導体領域に電気的に接続した第2のカソード電極とを有し、前記第2の半導体領域は、第1導電型の不純物と第2導電型の不純物がドーピングされて形成されることにより、第2の半導体領域の下方に位置するドリフト領域の不純物のプロファイルが、第2の半導体領域側の表面において濃度が高くなる山状の濃度分布を持つ構成であることを特徴とする複合半導体装置。半導体素子は、PNダイオードであることを特徴とする請求項1又は2記載の複合半導体装置。第1導電型の不純物と第2導電型の不純物がドーピングされる順番はいずれが先でもよく、順次ドーピングされて形成される構成であることを特徴とする請求項1、2又は3記載の複合半導体装置。ところで、複数のPNダイオードについて、それぞれの回路の用途や目的に応じて、互いに耐圧の異なるものが必要な場合があるが、そのように互いに耐圧の異なる2つのPNダイオードも1つのペレット上に採り入れることができれば、回路基板もコンパクト化できる。しかし、従来、上記のように複合半導体装置は知られているが、互いに耐圧の異なる2つのPNダイオードを1つのペレット上に設けるという発想は皆無であり、本発明は、基本的には、このような互いに耐圧の異なる2つのPNダイオードも1つのペレット上に設けて成る複合半導体装置を実現することを基本的な課題とする。なお、上記従来例として挙げた特許文献1~4には、アノードコモンで、互いに耐圧が違うPNダイオードを持つ半導体装置はについては開示されておらず、本発明とは用途においても異なり、次に説明するとおりの問題がある。特許文献1記載の発明は、PNダイオードとSBDを1つのペレット上に設けているが、アノードコモンではない。一般的にSBDでは、ショットキーメタルを堆積させた基面側の電極がアノード電極となる為、アノードを1チップでコモンにするには適さない。また、PNダイオードとSBDを1つのペレット上に作成した場合、逆阻止電圧が互いに違う素子を1ペレット上に作り込んでいるが、SBDを作成した領域においては、PNダイオードと比較して逆方向電流が高いという問題が生じてしまう。特許文献2記載の発明は、サブ基板にアノード電極を作成し、複数のツェナーダイオードを1ペレットにまとめているが、それぞれのツェナーダイオードは、略同一耐圧であり、同一チップ上に存在する複数素子は、耐圧差があるとは言い難い。また、各素子がアイソレーションしている為、配線構造が複雑になっているという問題がある。また、全ての素子の逆阻止耐圧を、複数の素子の中で最も高い素子に揃える事が可能であるが、一般的に逆阻止電圧が高い素子は、順方向電圧降下も高くなり素子損失が高くなるという問題がある。特許文献3記載の発明は、アノードコモンのPNダイオードを提示しているが、1ペレット上に作成された複数の素子は、逆阻止電圧に於いて略同一である。つまり、逆阻止電圧を一方の素子が示す逆阻止耐圧程の高い耐圧を必要としない1ペレット上のもう一方の素子に於いても、同耐圧に設計せざる得なくなる。ダイオードは耐圧とVFのトレードオフがある為、耐圧を高く設計するとVF値順方向電圧が高くなる為、ダイオードの順方向特性における電力消費が高くなる。特許文献4記載の発明では、第1のバラクタダイオードと、第1のバラクタダイオードの温度保証をするための温度保証用の第2のバラクタダイオードを、カソードコモンの状態で同一の半導体基板上に形成し、1チップ化する構成は記載されているが、耐圧を異なるようにすることについては、特に、記載されていない。本発明の基本的な課題は前記のとおりであるが、さらに、上記の様な従来例の問題に鑑みて、1ペレット上に少なくとも2つ以上のダイオード素子を作成する半導体装置において、互いに逆阻止耐圧が違い、逆阻止電流が低い事を特長とするPNダイオードを複数個作成する特徴を持ち、且つクロストークが少なく、比較的簡易なプロセスで製造できる複合半導体装置を実現することを、さらに具体的な課題とする。本発明は上記課題を解決するために、1つのペレットに、耐圧の異なる半導体素子を含む複数の半導体素子が形成されて成る複合半導体装置であって、前記1つのペレットは、第1導電型のサブ基板と、該サブ基板上に形成され、該サブ基板よりも低不純物濃度とされた半導体層からなる第1導電型のドリフト領域と、前記複数の半導体素子に共通のアノード電極とを備えており、前記複数半導体素子のうちの一部の半導体素子は、前記ドリフト領域の表面に形成され、第1導電型とは異なる第2導電型の半導体領域と、該半導体領域に電気的に接続したカソード電極とを有し、前記複数半導体素子のうちの前記一部の半導体素子と耐圧の異なる半導体素子は、前記一部の半導体素子の半導体領域よりアイソレーション領域を介して離間されており前記ドリフト領域の表面に形成された半導体領域と、該耐圧の異なる半導体素子の半導体領域に電気的に接続したカソード電極とを有し、前記耐圧の異なる半導体素子の半導体領域は、第1導電型の不純物と第2導電型の不純物がドーピングされて形成されることにより、該耐圧の異なる半導体素子の半導体領域の下方に位置するドリフト領域の不純物のプロファイルが、該耐圧の異なる半導体素子の半導体領域側の表面において濃度が高くなる山状の濃度分布を持つ構成であることを特徴とする複合半導体装置を提供する。本発明は上記課題を解決するために、1つのペレットに、互いに耐圧の異なる第1の半導体素子と第2の半導体素子が形成されて成る複合半導体装置であって、前記1つのペレットは、第1導電型のサブ基板と、該サブ基板上に形成され、サブ基板よりも低不純物濃度とされた半導体層からなる第1導電型のドリフト領域と、第1の半導体素子と第2の半導体素子に共通のアノード電極とを備えており、前記第1の半導体素子は、前記ドリフト領域の表面に形成され、第1導電型とは異なる第2導電型の第1の半導体領域と、第1の半導体領域に電気的に接続した第1のカソード電極とを有し、前記第2の半導体素子は、第1の半導体領域よりアイソレーション領域を介して離間され前記ドリフト領域の表面に形成された第2の半導体領域と、第2の半導体領域に電気的に接続した第2のカソード電極とを有し、前記第2の半導体領域は、第1導電型の不純物と第2導電型の不純物がドーピングされて形成されることにより、第2の半導体領域の下方に位置するドリフト領域の不純物のプロファイルが、第2の半導体領域側の表面において濃度が高くなる山状の濃度分布を持つ構成であることを特徴とする複合半導体装置を提供する。半導体素子は、PNダイオードである構成としてもよい。第1導電型の不純物と第2導電型の不純物がドーピングされる順番はいずれが先でもよく、順次ドーピングされて形成される構成であるとしてもよい。本発明に係る複合半導体装置は、互いに耐圧が異なる複数の半導体素子例.PNダイオードを1つのペレット上でアノードコモンとした構成であるから、回路上のモジュールのフットプリントを削減し、また部品点数を削減し、製造工程を簡単にして低コスト化を実現することができる。また、本発明に係る複合半導体装置では、アノードコモンとした複数の半導体素子としてPNダイオードを用いた場合に、複数のPNダイオードのうち逆阻止電圧が低いPNダイオードは、その順方向電圧降下が低いために、略同耐圧の複数のPNダイオードを1つのペレット上でアノードコモンとした複合半導体装置と比較して、省電力化することができる。なお、本発明に係る複合半導体装置では、1つのペレット上でアノードコモンとした複数の素子としてPNダイオードを用いることで、逆方向電流については、SBDと比較して小さくすることができる。本発明に係る複合半導体装置を実施するための形態を実施例に基づき図面を参照して、以下説明する。本発明に係る複合半導体装置は、1つのペレット1つの半導体基板でありチップとも言うに、互いに耐圧の異なる複数の半導体素子が形成されている構成であり、そのために半導体基板にドーピングされる不純物のプロファイルについて、下記の実施例で説明するが、従来にない特異の濃度分布を持たせた構成を特徴とする。本発明に係る複合半導体装置の実施例を図1~8によって説明する。図1は、本発明に係る複合半導体装置の実施例の構成を示す図である。この実施例の複合半導体装置1においては、1つのペレット2に互いに耐圧の異なる複数の半導体素子として、第1のPNダイオード3と第2のPNダイオード4が形成されている構成について説明する。複合半導体装置1は、そのペレット2として、P型第1導電型のサブ基板5と、その上に形成されたP型のドリフト領域6を有する。ドリフト領域6は、サブ基板5よりも低不純物濃度の半導体層から成り、ドリフト層として機能する。サブ基板5の下面には、アノード電極7が形成されており、このアノード電極7は、サブ基板5を介してドリフト領域6と電気的に接続されている。アノード電極7は、第1のPNダイオード3及び第2のPNダイオード4の共通のアノード電極として機能する。ドリフト領域6の表面上面に、N型第2導電型の第1の半導体領域8が形成されている。第1の半導体領域8は、ドリフト領域6の表面からその内部に向けて、N型の不純物例えば、ヒ素がイオン注入法又は熱拡散法によってドーピングされて形成される。第1の半導体領域8の表面には、第1のカソード電極9が形成されている。ドリフト領域6と第1の半導体領域8によって第1のPN接合が形成され、第1のカソード電極9、第1の半導体領域8、ドリフト領域6、サブ基板5及びアノード電極7によって、第1のPNダイオード3を構成している。ドリフト領域6の表面上面であって、第1の半導体領域8とは別の領域の表面に、第2の半導体領域10が形成されている。この第2の半導体領域10は、ドリフト領域6の表面からその内部に向けて、P型第1導電型の不純物とN型第2導電型の不純物の双方が、イオン注入法又は熱拡散法によってドーピングされて形成される。P型の不純物材料としては、例えばボロンが用いられ、N型の不純物材料としては、例えばヒ素が用いられる。P型の不純物とN型の不純物の注入又は拡散の順番は、いずれが先であっても後であってもよい。第2の半導体領域10の表面には、第2のカソード電極11が形成されている。ドリフト領域6と第2の半導体領域10によって第2のPN接合が形成され、第2のカソード電極11、第2の半導体領域10、ドリフト領域6、サブ基板5及びアノード電極7によって、第2のPNダイオード4を構成している。第1の半導体領域8と第2の半導体領域10の間には、例えば、N型の高不純物濃度の材料から成る絶縁領域アイソレーション領域12が形成されている。この絶縁領域12によって、第1のPNダイオード3と第2のPNダイオード4を絶縁し、2つのPNダイオードの間のクロストークを防止することができる。図2は、第1のPNダイオード3についての不純物のプロファイルを示す。ここで不純物のプロファイルとは、第1のPNダイオード3において、第1の半導体領域8の表面からドリフト領域6及びサブ基板5に向けた深さ図2中の横軸で示すに対する不純物の濃度分布図2中の縦軸で示すを言う。図3は、第2のPNダイオード4についての不純物のプロファイルを示す。ここで不純物のプロファイルとは、第2のPNダイオード4において、第2の半導体領域10の表面からドリフト領域6及びサブ基板5に向けた深さ図3中の横軸で示すに対する不純物の濃度分布図3中の縦軸で示すを言う。図2に示す第1のPNダイオード3についての不純物のプロファイルでは、第1の半導体領域8に相当する深さ領域では、N型の不純物のドーピングによる濃度分布が強く現れている。ドリフト領域6及びサブ基板5に相当する深さ領域では、P型の不純物の濃度分布が現れている。これに対して、図3に示す第2のPNダイオード4についての不純物のプロファイルでは、全体的には略、図2と同じ分布を示すものの、本発明者らは、図3中の点線で囲って示すように、部分的に山状の部分ピーク部分が現れるというきわめて特徴的な不純物の濃度分布を示すという知見を得た。この特徴的な不純物のプロフィルは、第2の半導体領域10には、N型の不純物のドーピングとP型不純物のドーピングの双方を行っているために、P不純物の濃度分布の影響が現れて、図3中の点線で示すように、部分的に山状の部分が現れるという不純物の濃度分布を示すこととなる。この第2のPNダイオード4の不純物のプロファイルについて、さらに、図4~図7で模式的に分かり易く説明する。ここでは、第2の半導体領域10にP型不純物をN型の不純物より先にドーピングした場合で説明する。図4は、ドリフト領域6及びサブ基板5のみの不純物のプロファイルを示す。図5は、第2の半導体領域10にP型不純物をドーピングした状態の不純物のプロファイルを示す。図5のアの部分は、第2の半導体領域10にP型不純物をドーピングしたことによる濃度分布を示す。図5に示す状態において、さらに第2の半導体領域10にN型の不純物をドーピングした場合に、ドーピングしたN型不純物の濃度分布図6のイに示す部分を、単に重ねた状態で模式的に示すと図6に示すようになるが、実際は、第2の半導体領域10にP型ドーピングした不純物と合わせると、図7に示すような不純物のプロファイルとなる。なお、第2のPNダイオード4における第2の半導体領域10には、第1のPNダイオード3における第1の半導体領域8と同様な濃度のN型の不純物のドーピングに加えて、このN型の不純物に比べて少量のP型不純物をドーピングする。このP型不純物の濃度は、模式的に図5、図6に対数グラフで示すとおり、N型不純物の濃度に比べてきわめて小さい。図8は、本発明に係る複合半導体装置1の逆方向の電流電圧特性を示す図である。図8中、アは、第1のPNダイオード3ドリフト領域6にN型の不純物のみをドーピングして成るダイオードの電流電圧特性を示す。イは、第2のPNダイオード4ドリフト領域6にN型の不純物に加えて、少量のP型の不純物をドーピングして成るダイオードの電流電圧特性を示す。第2のPNダイオード4は、N型の不純物に加えて、少量のP型の不純物をドーピングすると、N型の不純物のみをドーピングした場合に比べて低い電圧でブレークダウンする。要するに、第2のPNダイオード4は、第1のPNダイオード3に比べて、耐圧が小さくなる。その理由は、第2のPNダイオード4では、N型の不純物のドーピングに加えてP型の不純物をドーピングをすると、N型の不純物のみをドーピングして成る第1のPNダイオード3に比べて、空乏層が広がらないので、低い電圧でブレークダウンするものと考えられる。より詳細に述べると、第2のPNダイオード4では、山状に不純物濃度が高くなっている深さ領域において電界強度が急峻に変化する為、PNジャンクションに局所的に電界が集中しやすくなる。そして、小さな電圧値にてPNジャンクションの電界が絶縁破壊電界を超えることができる為に、第2のPNダイオード4は、電界強度が急峻に変化する領域が無い第1のPNダイオード3に比較して、低い電圧でブレークダウンする。以上のとおり、本発明に係る複合半導体装置1は、1つのペレット2に第1のPNダイオード3と第2のPNダイオード4が形成され、しかも第1のPNダイオード3と第2のPNダイオード4は、互いに耐圧が異なり、電流電圧特性が異なる構成である。そして、基本となるN型の不純物のみドーピングした第1のPNダイオード3に対して、N型の不純物を同じ濃度にドーピングするとともに、P型の不純物をドーピングする濃度を変えることで、第1のPNダイオード3に対して、小さい耐圧であり、しかもその耐圧の大きさを調整して第2のPNダイオード4を形成することが可能となる。なお、上記実施例では、第1のPNダイオード3と第2のPNダイオード4の2つのダイオードを1つのペレットに形成した構成を説明したが、これに限らず、本発明に係る複合半導体装置1は、第1のPNダイオード3と、第1のPNダイオード3より耐圧が小さく、しかも互いに耐圧の異なる第2、第3、第4.........というさらに多くのPNダイオードの組み合わせ、又はそのような組み合わせの複数を、1つのペレット2に形成して成る構成とすることも可能である。以上、本発明に係る複合半導体装置を実施するための形態を実施例に基づいて説明したが、本発明はこのような実施例に限定されるものではなく、特許請求の範囲に記載された技術的事項の範囲内でいろいろな実施例があることは言うまでもない。