"半導体複合構造体を形成する方法であって、a半導体ウェーハの表面領域内に多孔性Siの層を形成するステップと、b前記多孔性Si層の上にエピSi層を形成して、前記エピSi層と前記多孔性Si層の間に界面が存在するようにするステップと、c前記ウェーハの所定の範囲に選択的にイオンを注入して、前記界面に又はその近傍に注入領域を形成するステップと、d前記ウェーハを酸素含有雰囲気中において高温でアニール処理して、注入領域を周囲の多孔性Si層との反応によって埋没絶縁領域に変換し、非注入の多孔性Siを孔の合体によって埋没ボイド平面に変換するステップと、を含む方法。前記ステップaとbの間で水素アニール処理を遂行して、前記多孔性Si層内の開口表面孔を実質的に除去するステップをさらに含む、請求項1に記載の方法。前記水素アニール処理が、800°Cから1100°Cまでの温度において10分から2時間までの時間、遂行される、請求項2に記載の方法。前記水素アニール処理が、純粋な100水素中又はそれと希ガスとの混合物中で遂行される、請求項2に記載の方法。前記多孔性Si層が、HF含有電解槽中での電解陽極酸化によって形成される、請求項1に記載の方法。前記選択的イオン注入が、酸素イオン注入を含む、請求項1に記載の方法。前記選択的イオン注入が、窒素、窒素と酸素の組合せ、又は導電性金属のイオン注入を含む、請求項1に記載の方法。前記アニール処理が、1300°C又はそれ以上の温度で、Siの融点1415°Cより低い温度において、2時間又はそれ以上の時間遂行される、請求項1に記載の方法。前記アニール処理の雰囲気が100純粋の酸素を含む、請求項1に記載の方法。前記アニール処理の雰囲気が、不活性気体又は窒素又はそれら両方と混合した酸素を含む、請求項1に記載の方法。前記アニール処理の雰囲気が、不活性気体又は窒素又はそれら両方の混合物を含む、請求項1に記載の方法。埋没SON構造体を有する半導体複合構造体を形成する方法であって、i半導体ウェーハの上にパターン化されたフォトレジストを形成し、前記パターン化されたフォトレジストが前記半導体ウェーハの部分を露出する一つ又はそれ以上の開口を有するようにするステップと、ii前記半導体ウェーハの前記露出部分の表面領域内に多孔性Siを形成するステップと、iii前記パターン化されたマスクを除去するステップと、iv前記多孔性Siを含むウェーハの上にエピSiを形成するステップと、v高温で前記ウェーハをアニール処理して、多孔性Siを埋没ボイド平面に変換するステップと、を含む方法。SOIとSONの複合体を製造するための既知の従来の方法は全く異なっており、前者が埋没酸化物を有し、後者がボイドを有するので、これら二つの複合構造体を単一の半導体ウェーハ上で結合させることは実際的ではなかった。低電力デバイス絶縁の点からは、一般的にボイドの誘電定数が可能な最低の誘電定数の値である1に近づき、一方、SiO2など埋没酸化物の誘電定数は典型的には約3.9であるという点において、SON複合体がはるかに優れている。しかし、デバイス絶縁の問題に加えて、埋没絶縁領域は、もし適切にパターン付けされるならば、バックゲート誘電体として付加的な機能を果たすことができ、一方、SONは、SiGe及びGaAsなどの格子不整合エピタキシャル層のための順応型基板として用いることができる。従って、SOI/SON複合結合体は、現在SOIとSONを別々に利用しているマイクロエレクトロニクスでの応用法を改善するばかりでなく、該複合結合体は、現在未知の又は未だ実現されていない多くの新しい用途に有用であろう。本発明は、パターン付けされたSOI/SON複合構造体を、単一の半導体基板上に共有加工法によって形成する方法を提供する。本発明の共有加工法の重要な特色は、HF含有溶液中における電解陽極酸化によって、多孔性Si層を形成することにある。幾つかの従来技術のSOI法においては、多孔性Siは犠牲エッチング停止層、剥離平面、フィールド酸化物領域、又は完全絶縁領域として用いられている。しかし、本発明においては、多孔性Siは、埋没絶縁/ボイド結合体を形成するために独特の仕方で利用される。従って、本発明の第一の目的は、パターン付けされたSOI/SON構造を有する半導体複合構造体を提供することである。該複合構造体は、単層又は多層のSOI及びSON構造体を含むことができる。本発明においては、パターン付けされたSOI/SON構造体が、所定の層において、SOI及びSONが互い違いとなる様式で、互いに隣接して形成される。本発明のもう一つの目的は、前述のSOI/SON含有複合体を製造するための方法を提供することである。本発明のさらなる目的は、前述のSOI/SON含有複合体を製造するための方法において、大部分がSOI及びSON構造体の両方により共有される加工ステップを含む方法を提供することである。本発明のまたさらなる目的は、SOI/SON構造パターンが固定されたものでなく、任意の所望の形状及び大きさとすることができることである。本発明の一つの態様においては、パターン付けされたSOI及びSON構造体の組合せを含む半導体複合構造体が提供される。具体的には、本発明の半導体複合構造体は、一つの半導体基板と、互いに隣り合う位置で半導体基板上に配置されたパターン付けされた埋没絶縁領域及びボイド平面からなる一つ又はそれ以上の層と、パターン付けされた埋没絶縁領域及びボイド平面からなる一つ又はそれ以上の層の上に位置する所定の厚さのSiオーバーレイヤと、を有する。本発明の一つの実施形態においては、本発明の半導体複合構造体の埋没絶縁領域が埋没導電領域で置換えられる。本発明の別の実施形態においては、本発明の半導体複合構造体はボイド平面だけを含む。本発明のさらに別の実施形態においては、本発明の半導体複合構造体は、埋没絶縁領域、埋没導電領域、及びボイド平面を含む。本発明の別の態様においては、上記の半導体複合構造体を形成するための方法が提供される。具体的には、本発明の方法は、a半導体ウェーハの表面領域内に多孔性Siの層を形成するステップと、b多孔性Si層の上にエピSi層を形成して、界面がエピSi層と多孔性Si層の間に存在するようにするステップと、cウェーハの所定の範囲に選択的にイオンを注入して、前記界面に又はその近くに注入領域を形成するステップと、dウェーハを高温でアニール処理して、周囲の多孔性Si層との反応によって注入領域を埋没絶縁領域に変換し、孔の合体によって非注入多孔性Siを埋没ボイド平面に変換するステップと、を含む。本発明の、垂直方向に積み重ねられた多層の埋没絶縁/ボイド平面が形成される幾つかの実施形態においては、ステップa-cは、アニール処理ステップdの前に任意の回数繰返すことができる。本発明においては、HF含有溶液中で遂行される電解陽極酸化法を利用して、多孔性Si層が形成される。HF陽極酸化法においては、形成される多孔性Siの多孔率は、主として、用いられた電流及び電圧、HF濃度、並びに、半導体ウェーハのドーピングの型及び濃度に依存する。さらに、多孔性Si層の厚さは、陽極酸化処理の時間に依存する。必要であれば、前記ステップaの後に、高温水素雰囲気中での短時間のアニールを行って、多孔性Si層の表面上の開孔を除去することができる。さらに別の実施形態においては、随意的な水素アニールがまた、アニール処理ステップdの後に遂行される。幾つかの実施形態においては、二酸化シリコン、窒化シリコン、フォトレジスト、又はそれらの組合せのパターン付けされたマスクを用いて、ウェーハ中の注入領域を選択的に形成することができる。そのような実施形態においては、パターン付けされたマスクは、ボイド平面が形成される予定の構造体領域に、イオンが注入されるのを防ぐに十分な厚さを有する。本発明の代替の方法においては、注入されるイオンはアニール処理によって埋没導電領域を形成する能力を有する。そのような実施形態においては、金属イオンが注入され、埋没導電領域は金属シリサイドを含む。本発明のさらに別の代替方法においては、埋没ボイド平面だけを含む複合構造体が提供される。本発明のこの方法は、i半導体ウェーハ上に、例えば、フォトレジストなど耐HF材料のパターン付けされたマスクを形成し、前記パターン付けされたマスクが前記半導体ウェーハの部分を露出させる一つ又はそれ以上の開口を有するようにするステップと、ii前記半導体ウェーハの前記露出部分の表面領域内に多孔性Siを形成するステップと、iii前記パターン付けされたマスクを除去するステップと、iv前記多孔性Siを含むウェーハ上にepi-Siを形成するステップと、v高温でウェーハをアニール処理して、多孔性Siを孔の合体によって埋没ボイド平面に変換するステップと、を含む。本発明の別の代替方法においては、前記方法におけるステップa-c及びステップi-ivを、前記変換を生じる最後のアニールステップの前に任意の回数繰返すことによって、隣り合う絶縁体/ボイド平面構造体の埋没層、隣り合う導電体/ボイド平面構造体の埋没層、及び、ボイド平面構造体のみの埋没層を有する半導体複合構造体が形成される。本発明は、パターン付けされたSOI/SON複合構造体、及びその製造方法を提供するものであり、これより、本出願書に添付の図面を参照しながらより詳細に説明する。添付の図面においては、同じ参照数字が同じ対応する要素を示すのに用いられる。従来技術の加工法の特徴における明確な違いのため、SOI及びSONを単一の半導体ウェーハ上に統合することは、一般的なことではない。本発明の長所は、SOI及びSON構造体を、共通の製造工程において、単一の半導体ウェーハ上に任意の所望のパターンで隣り合わせて配置することである。ここで用いられる用語半導体ウェーハは、Si,SiGe,SiC,SiGeC,GaAs,GeAs,InAs,InP、及び他の類似したIII/V化合物半導体、などの半導体材料を含むウェーハを表す。用語半導体ウェーハはまた、シリコンオンインシュレータの基板を含む。図1は、本発明の一つの方法を用いて製造することのできる、典型的なパターン付けされたSOI/SON複合構造体の断面図を示す。図1に示されるパターン付けされたSOI/SON複合構造体は、Siオーバーレイヤ30と半導体ウェーハ又は基板10とによって挟まれた、埋没絶縁領域26及びボイド平面27の単一層を有する。埋没絶縁領域26がボイド平面27と隣り合って並んでいることに注意されたい。このように、本発明の複合構造体は、単一半導体基板内で埋没絶縁領域SOIとボイド平面SONが交互に並んだ層を有する。本発明のパターン付けされたSOI/SON複合構造体の種々の層の厚さは、構造体を製造するために用いられる加工条件に依存して変化する。典型的には、埋没絶縁領域及びボイド平面からなる層は、約5nmから約1μmまでの厚さを有し、約5nmから約200nmまでの厚さであることがより好ましい。埋没絶縁領域及びボイド平面からなる層の厚さは、デバイスの必要条件に依存し、本発明においては、HF陽極酸化の間に形成される多孔性Si層の垂直方向の深さと、注入イオンのドーズ量とを調節することによって制御することができる。Siオーバーレイヤ30は、単結晶構造を有し、層30の厚さは典型的には約2nmから約1μmまでであり、約2nmから約100nmまでの厚さであることがより好ましい。Siオーバーレイヤの厚さは、デバイスの必要条件に依存し、本発明においては、Siエピ堆積量、及び熱アニール処理中のSiの消費量によって制御することができる。基板10の厚さは、本発明には重要でない。パターン付けされたSOI/SON構造体の層は実質的に均一であり、種々のSOI/SON構造体は高品質のものである。本発明の幾つかの実施形態において、埋没絶縁領域26が埋没導電領域で置き換えられる。そのような実施形態においては、パターン付けされた埋没導電/SON複合構造体が形成される。そのような複合構造体は、埋没絶縁領域26が埋没導電材料で置き換えられることを除けば、上の図1、又は以下の図2に示される構造体に類似している。図2は、埋没絶縁領域26及びボイド平面27の複数の層を有する、本発明のパターン付けされたSOI/SON複合構造体を示すが、その場合、複数の層の各々は、独自にパターン付けすることができ、上下の層と異なってよい。構造体の最下層は基板10であり、図示されている構造体の再上層はSiオーバーレイヤ30’である。本発明は、それぞれがパターン付けされた埋没絶縁領域及びボイド平面からなる一つ又は二つの層を有するパターン付けされたSOI/SON複合構造体を説明するが、本発明は、複数のそのようなパターン付けされたSOI/SON層を単一の複合構造体内に形成することも考慮している。図2において、二つの埋没SOI/SON層26及び27は整列させる必要はなく、同じデザインでなくともよい。しかし、明瞭のために、図2は、整列された同じデザイン寸法の、二つの埋没SOI/SON層を示している。示された図面にもかかわらず、本発明は、各埋没領域がそれ自体のデザイン寸法を有する不整列の埋没SOI/SON層も考慮している。図1及び図2に示されるパターン付けされたSOI/SON複合構造体を製造するのに用いられる本発明の加工ステップを、以下に、より詳細に説明する。初めに、図3に示される構造体を参照する。具体的には、図3に示される構造体は、その表面領域内に多孔性Si層12を有する半導体ウェーハ又は基板10を含む。用語ウェーハ及び基板は、本出願においては同義的に用いられる。半導体ウェーハは、典型的には、任意の所望の大きさをもつSi含有の半導体材料である。半導体ウェーハは、必須ではないが、好ましくはp型ドーピング原子でドープされる必要がある。ホウ素でドープされたp型ウェーハを用いる場合は、ウェーハのドーパント濃度は、典型的には、約1E15から約1E19atoms/cm3までであり、約5E17から約1E19atoms/cm3までのドーパント濃度であることがより好ましい。多孔性Si層12は、約100nmから約2μmまでの厚さをもつ薄層であるが、厚さは約500nmから約1μmであることがより好ましい。多孔性Si層12の多孔率は、約5から約70までであるが、多孔率は約10から約40までであることがより好ましい。多孔性Si層は、典型的には、半導体ウェーハ10の上表面領域に又はその下に形成される。多孔性Si層12は、HF含有溶液中で遂行される陽極酸化法を利用して形成される。用語HF含有溶液は、HFと、炭化水素、アルコール、水などの電解質との混合物を示す。本発明において用いられる好ましい電解質は、濃厚HF溶液49重量のHF51重量のH2Oである。陽極酸化プロセスは、HF含有電解槽中で遂行され、ウェーハは該電解槽中に浸されプラスにバイアスをかけられる。電解槽はまた、負にバイアスされた電極を有する。HF陽極酸化法は、多孔性Si、並びに、例えばGe及びGaAsなど他の多孔性半導体を形成するための、周知の一般的に認められている技術である。種々のHF濃度、電流及び電圧のレベル、ドーピング型n又はp型及びウェーハ中のドーパント濃度、並びに、陽極酸化時間を含む適切な実験により、特定の所望の多孔性層構造に適切な陽極酸化パラメータのレシピを見出すことができる。本発明において多孔性Si層を形成するためには、電流がウェーハ表面の全域にわたって均一な密度で流れることが可能であるように設計されている限り、任意の既知の陽極酸化装置を使用できる。本発明によって、上記の多孔性を達成するには、HF陽極酸化は100電解質において約25から約50重量までのHF濃度を用いて行うことが好ましく、100電解質において約40から約50重量までのHF濃度を用いることがより好ましい。陽極酸化は電流の流れによって駆動されるので、陽極酸化の間、電流は、普通所定の一定の密度値に設定される。陽極酸化過程の間に用いられる一定電流密度は、約0.1から約20mA/cm2までであり、約1から約2mA/cm2までの陽極酸化電流がより好ましい。Siウェーハのドーピング型及びドーピング密度に依存して、陽極酸化の間、電流密度を駆動するのに必要な電圧は、典型的には、約0.1から約10ボルトまでであり、約0.5から約5ボルトまでの電圧がより好ましい。陽極酸化は、典型的には、室温付近において、約30秒から約10分までの時間遂行され、約1から約5分までの時間がより好ましい。陽極酸化の後、多孔性Si層を有する構造体は、随意的に、高温で水素雰囲気中において短時間アニールして、多孔性Si表面上の開孔を実質的に除去することができる。特定的には、随意的水素アニールは、約800°Cから約1000°Cまでの温度で約10分から約2時間までの時間遂行される。より特定的には、随意的水素アニールは、約850°Cから約900°Cまでの温度で約30分から約1時間までの時間遂行される。水素アニールは通常純粋な100水素を用いて遂行される。しかし、もし必要ならば、He,Ar,Xe又はそれらの組合せなどの不活性気体を混合してもよい。気体混合物中の水素の量は、典型的には、約50から約100までである。この随意的な前段階アニール処理ステップの間に用いられる水素の圧力は、典型的には、約10から約760torrまでである。水素アニール処理は、Si原子の表面マイグレーションを引き起こすことが知られており、それによって開口表面孔を実質的に除去する。しかし、高温では、表面エネルギーを最小にするようにバルク中の孔が合体してより大きな孔となる。従って、水素アニール処理は、本発明において利用する場合には、長時間、高すぎる温度で行うべきではない。次に、図4に示されるように、多孔性Si層12の上に、低欠陥エピSi層を成長させることのできる堆積法を利用して、エピSi層14が形成される。本発明において用いることのできる適切な堆積法の説明に役立つ実例には、化学気相堆積法CVD,プラズマ支援CVD法、分子線エピタキシャル堆積法などがあるが、それらに限定はされない。典型的には、単結晶構造を有するエピSi層の厚さは、約100nmから約1μmまでであり、約400から約600nmまでの厚さであることがより好ましい。多孔性Si層とエピSi層14の間に界面13が存在することに注意されたい。本発明の一実施形態において、酸化シリコン、窒化シリコン、フォトレジスト又はそれらの任意の組合の通常のマスク材料を、低温CVD法、スピンオンコーティング法などの通常の堆積法を用いて、エピSi層14の上表面に付けることができ、その後に、通常のリソグラフ法を用いて、下のエピSi層14の表面を露出させる一つ又はそれ以上の開口20を有するパターン化されたマスク18が形成される。結果として得られるパターン化されたマスク及び一つ又はそれ以上の開口を有する構造体が、例えば、図5に示される。本発明のこのステップの間に、典型的には、断面が長方形であるパターンが形成されることに注意されたい。リソグラフのステップは、二酸化シリコン及び窒化シリコンの場合には、フォトレジストを堆積するステップと、フォトレジストを放射のパターンに露光するステップと、通常のレジスト現像液を利用して露光されたフォトレジストを現像するステップを含む。パターン化されたマスクの厚さは、その後のイオン注入ステップの間に、ブロックされた領域にイオンが注入されることを防ぐ即ち、ブロックすることができる限りにおいて、変えることができる。典型的には、マスクの厚さは、少なくとも約500nm又はそれ以上であり、約1から約3μmまでの厚さであることがより好ましい。次に、図6に示されるように、酸素イオン22が開口20を通して構造体中に均一に注入されて、界面13に又はその近傍に酸素注入領域24が形成される。より特定的には、インプラントのピーク濃度がエピSi/多孔性Si界面に又はその僅かに下に生じるように、酸素注入領域が形成される。パターン化されたマスクが存在する範囲においては、注入された酸素イオンはパターン化されたマスク内で停止されて、下のエピSi層までは達しないことに注意されたい。逆に、マスクが存在しない範囲では、注入された酸素イオンは構造体内にまで達する。本発明においては、酸素注入層は、任意の通常のイオン注入装置を利用して形成することができ、かつ、任意のイオン注入条件を用いることができる。例えば、酸素イオン注入は、約1E16から約2E18atoms/cm2までの酸素イオンドーズ量、約50KeVから約10MeVまでの注入エネルギー、約0.05から約500mA/cm2までのイオンビーム電流密度、及び、約480°Cから約650°Cまでの注入温度を用いて遂行することができる。より好ましいくは、酸素イオン注入は、約5E16から約2E17atoms/cm2までの酸素イオンドーズ量、約150KeVから約300KeVまでの注入エネルギー、約1.0から約10mA/cm2までのイオンビーム電流密度、及び、約550°Cから約600°Cまでの注入温度を用いて遂行される。特定的に上述された条件以外のイオン注入条件も、ここで考慮されている。例えば、それらの開示が引用によりここ組み入れられる、米国特許第5,930,643号、第6,043,166号、及び第6,090,689号に記載されているように、高温注入ステップに続いて普通の室温注入が行われる。酸素イオンは単一のステップで注入してもよく、或いは、複数のイオン注入ステップを用いてもよい。注入は連続注入であってもよく、或いは、パルス注入法を用いてもよい。本発明の別の実施形態においては、酸素イオンは、後に高温アニール処理を遂行することによって構造体中に埋没絶縁領域を形成することができる、窒素イオン、又は酸素イオンと窒素イオンの組合せで置き換えることができる。窒素イオンの注入は、当業者に周知の注入条件を含む任意のイオン注入方法を利用して遂行される。本発明の一つの代替の実施形態においては、注入されるイオンは、Mo,Ta,W及び他の類似の高融点金属など、Siと合金を形成した場合に約1300°Cより高い共融点温度を有する高融点金属の金属イオンとする。これらの金属イオンは、以下により詳細に記述される後の高温アニール処理を受ける際に、埋没導電領域を形成する能力を有する。この実施形態においては、埋没導電領域とボイド平面を交互に含む層が形成される。注入ステップの後、パターン化されたマスクは、当業者に周知の普通の剥離方法を利用して、構造体の表面から典型的には除去される。他の実施形態においては、パターン化されたマスクは、アニール処理が遂行されるまでは除去されない。しかし、本発明においては、パターン化されたマスクは、アニール処理ステップの前に除去されることが好ましい。次に、例えば図1に示される構造体を形成するためにアニール処理が遂行される。特定的には、本発明のこの段階で用いられるアニール処理ステップは、高温アニールであって、注入酸素領域24を埋没酸化物領域26に変換し、一方、酸素イオンを含有しない領域はボイド平面26に変換することができる。領域26及び27の上の層はSiオーバーレイヤ30である。酸素以外の他のイオンを用いる場合には、埋没酸化物領域の代りに埋没絶縁領域が形成される。導電性イオンを用いる場合には、埋没酸化物領域の代りに埋没導電領域が形成される。この埋没酸化物/ボイドの形成において、多孔性Siが消費され、エピSi層が表面酸化によって薄くなり、表面酸化物が剥離される場合、元のエピSi層よりもはるかに薄いSiオーバーレイヤ30をもたらす。幾つかの実施形態においては、図示されてはいないが、表面酸化物が複合構造体上に残存する。本発明により、埋没絶縁領域加えて埋没導電領域もが、注入イオンと多孔性Siの熱的相互作用によって形成される。ボイド平面は、孔の合体によって形成される。用語ボイド平面は、Siオーバーレイヤと基板の間の、空気以外には何物もないギャップを意味する。高温アニール処理は、約1300°C又はそれ以上の温度で、しかしSiの融点1415°Cより低い温度において、約2時間又はそれ以上の時間遂行される。より好ましくは、高温アニール処理ステップは、約1300°Cから約1350°Cまでの温度において、約5から10時間までの時間遂行される。高温アニール処理は、100純粋酸素中、又は、不活性気体もしくは窒素又は両方を混合した酸素中、又は、不活性気体もしくは窒素又はそれらの混合物中、又は、真空中で行うことができる。酸素含有混合物を用いる場合には、酸素は典型的には、約0.25から約99.75までの濃度で存在し、約2から約25までの酸素濃度であることがより好ましい。混合物の残りは、100まで、不活性気体もしくは窒素又はその両方である。アニール処理ステップは、単一のランプアップ速度及び冷却速度を用いる連続加熱法を利用して構成することができる。代替として、高温アニール処理ステップは、種々のランプアップ速度、均熱及び冷却速度を含むことができる。高温アニール処理ステップの間に、基板10中に存在するドーパントは、基板10からSiオーバーレイヤ30内へ拡散することができる。Siオーバーレイヤ30のドーピング濃度が、所定のデバイス用途のためには高すぎる場合には、図1に示される構造体は後続水素アニール処理を行うことができる。後続水素アニールは上記の随意的水素アニールと同じか又は異なる条件を含む。本発明で用いられる後の水素アニールは、1100°C-1150°Cにおいて低圧80Torr又はそれ以下水素雰囲気中で、0.25-3時間行うことが好ましい。本発明の幾つかの実施形態においては、上の図3-図6に概略が示された加工処理ステップを、高温アニールを行う前に繰り返して、例えば、図2に示される構造体を形成することができる。本発明のさらに別の実施形態においては、上で形成されたボイド平面は、当業者に周知の処理ステップを利用して、気体、液体又は固体で充填することができる。ここで、気体は空気以外のものである。本発明のさらに別の代替の実施形態においては、マスクを付けるステップ及びマスクをパターン化するステップを省略することができる。この場合、構造体の所定の範囲にだけイオンを注入する選択的イオン注入法を用いることができる。本発明のさらに他の代替の実施形態においては、HF陽極酸化ステップは、孔の代わりに空隙又はボイドを形成するプロセスで置き換えられる。本発明の代替の方法においては、埋没ボイド平面だけが半導体ウェーハ中に形成される。本発明のこの代替方法は、図7-図10に描かれている。図7は、半導体ウェーハ10の表面上に耐HFフォトレジスト18’のパターン化されたマスクが形成された後の構造体を示す。パターン化されたフォトレジストは、上記の加工処理ステップを利用して形成される。示されるように、パターン化されたフォトレジスト18’は、半導体ウェーハの部分を露出する一つ又はそれ以上の開口20を有する。次に、図8に示されるように、半導体ウェーハの露出部分に、上記のHF陽極酸化法を利用して多孔性Si領域12が形成され、その後、パターン化されたフォトレジストが剥離され、エピSi14が多孔性Si領域12を含む全構造体の上に形成されて、多孔性Si領域との界面13を形成する。図9を参照する。エピSiは上記の堆積法の一つを利用して形成される。図9に示される構造体は、次いで、高温でアニールされ、それにより多孔性Siが孔の合体によって埋没ボイド平面27に変換される。高温アニール処理は上記の条件を含む。結果として生じる構造体は、例えば、図10に示される。ボイド平面は、上記のように、気体、液体又は固体で充填される。図7-図9に示される加工処理ステップをアニール処理の前に繰り返すことによって、複数のボイド平面層を形成することができる。本発明の付加的な実施形態においては、上の図3-図6及び図7-図9に概略が示される加工処理ステップは、高温アニール処理を遂行する前に任意回数繰り返して、埋没絶縁領域、埋没導電領域、及び埋没ボイド平面の全てを有する半導体複合構造体を形成することができる。可能な場合には、図2における埋没絶縁領域、埋没導電領域、及び埋没ボイド平面は、相互間で及び表面にビアを通じて接続することができる。ビアは、絶縁性又は導電性の材料で充填するか、又は単にボイドとして残してもよい。ビアホールを形成し、それらを絶縁性又は導電性材料で充填する方法、及び加工処理ステップは、当業者に周知である。本発明は、特にその好ましい実施形態に関して詳しく説明され記述されているが、形態と細部における前記の及び他の変更が、本発明の精神及び範囲から離れることなしに可能であることを、当業者は理解するであろう。従って、本発明は、記述され説明された厳密な形態と細部に限定されるものではなく、添付の特許請求の範囲の精神及び範囲の中に含まれることが意図されている。"