集積回路であって、第1の接点と第2の接点とを含むインタフェースと、前記第1の接点に結合された第1のトランシーバと、前記第2の接点に結合された第2のトランシーバと、を備え、前記集積回路が、第1のモード及び第2のモードで動作可能であり、前記第1の動作モード中に、前記第1のトランシーバは信号を送受信でき、前記第2のトランシーバは信号を送受信でき、前記第2の動作モード中に、前記第1のトランシーバは信号の送信のみを行うことができ、前記第2のトランシーバは信号の受信のみを行うことができる集積回路。前記集積回路に結合された制御ロジックが制御信号を発生でき、前記集積回路が、前記制御信号に応答して前記第1の動作モードで動作する、請求項1に記載の集積回路。前記第1のトランシーバがある期間中に送信と受信との間で移行する回数に応答して、前記制御信号が発生される、請求項2に記載の集積回路。前記制御信号が、送信コマンドの数と受信コマンドの数とに応答して発生される、請求項2に記載の集積回路。前記制御信号が、初期化においてユーザ選択可能な設定に応答して発生される、請求項2に記載の集積回路。前記制御信号が、通常動作モード中にユーザ選択可能な設定に応答して発生される、請求項2に記載の集積回路。前記制御信号が、データの優先度に応答して発生される、請求項4に記載の集積回路。前記制御信号が、送信データパケット数と受信データパケット数とに応答して発生される、請求項2に記載の集積回路。前記制御信号が、データの優先度に応答して発生される、請求項8に記載の集積回路。前記制御ロジックが他の集積回路に含まれ、前記制御ロジックが帯域幅要件に関する情報を有する、請求項2に記載の集積回路。前記制御ロジックが、実行可能なインストラクションを含む、請求項2に記載の集積回路。前記実行可能なインストラクションが、アプリケーションソフトウェアプログラムに含まれる、請求項11に記載の集積回路。前記実行可能なインストラクションが、オペレーティングソフトウェアプログラムに含まれる、請求項11に記載の集積回路。前記実行可能なインストラクションが、ファームウェアに含まれる、請求項11に記載の集積回路。前記制御信号が、送信されるべく待機するデータパケット数に応答して発生される、請求項2に記載の集積回路。前記制御信号が、受信されるべく待機するデータパケット数に応答して発生される、請求項2に記載の集積回路。前記制御信号が、送信されるべくデータパケットが待機する平均時間に応答して発生される、請求項2に記載の集積回路。前記制御信号が、前記集積回路の電力消費に応答して発生される、請求項2に記載の集積回路。前記制御信号が、前記集積回路の温度に応答して発生される、請求項2に記載の集積回路。前記制御信号が、第1の期間中に獲得された第1の統計値と、第2の期間中に獲得された第2の統計値とに応答して発生される、請求項2に記載の集積回路。前記集積回路が第1の帯域幅リクエストを発生でき、他の集積回路が第2の帯域幅リクエストを発生でき、前記制御信号が、前記第1の帯域幅リクエストと前記第2の帯域幅リクエストとに応答して発生される、請求項2に記載の集積回路。前記集積回路が、前記集積回路の温度を表す第1の温度信号を発生でき、他の集積回路が、他の集積回路の温度を表す第2の温度信号を発生でき、前記制御信号が、前記第1の温度信号と前記第2の温度信号とに応答して発生される、請求項2に記載の集積回路。前記制御信号が周期的に発生される、請求項2に記載の集積回路。前記制御ロジックが、オーバライド信号に応答して制御信号を発生する、請求項2に記載の集積回路。前記制御ロジックが、閾値に応答して制御信号を発生する、請求項2に記載の集積回路。前記閾値が最小帯域幅である、請求項25に記載の集積回路。前記閾値が最高温度値である、請求項25に記載の集積回路。前記閾値が最大電力消費値である、請求項25に記載の集積回路。前記閾値が、前記第1のトランシーバがある期間中に送信と受信との間で移行する回数である、請求項25に記載の集積回路。前記閾値が最小の待ち時間値である、請求項25に記載の集積回路。前記集積回路が第3のモードで動作可能であり、前記第3の動作モード中に、前記第1のトランシーバは信号を送受信でき、前記第2のトランシーバは信号の送信又は受信に関しディスエーブルにされる、請求項2に記載の集積回路。前記第3の動作モードが位相較正モードである、請求項31に記載の集積回路。前記第3の動作モードがインピーダンス較正モードである、請求項31に記載の集積回路。前記第2のトランシーバが、電力制約に応答してディスエーブルにされる、請求項31に記載の集積回路。前記第2のトランシーバが、ハードウェア装置の故障に応答してディスエーブルにされる、請求項31に記載の集積回路。前記第2のトランシーバが、信号故障に応答してディスエーブルにされる、請求項31に記載の集積回路。前記集積回路が第3のモードで動作可能であり、前記第3の動作モード中に、前記第1のトランシーバは信号の送信のみを行うことができ、前記第2のトランシーバはディスエーブルにされる、請求項2に記載の集積回路。前記集積回路が、第3のモードで動作可能であり、前記第3の動作モード中に、前記第1のトランシーバは信号の受信のみを行うことができ、前記第2のトランシーバはディスエーブルにされる、請求項2に記載の集積回路。前記第3の動作モードが位相較正モードである、請求項38に記載の集積回路。前記第3の動作モードがインピーダンス較正モードである、請求項38に記載の集積回路。前記制御信号が、アドレス/データストローブ、書込みイネーブル信号、チップ選択信号、データバリッド信号、又はデータレディ信号からなる群から選択される、請求項2に記載の集積回路。前記第1のトランシーバ及び前記第2のトランシーバが、入力マルチプレックスデシリアライザ回路及び出力マルチプレックスシリアライザ回路に結合される、請求項2に記載の集積回路。回路であって、第1の組の接点と第2の組の接点とを含む複数の接点を有するインタフェースと、前記第1の組の接点が送信し、前記第2の組の接点が受信するように構成できる前記インタフェースに結合された制御ロジックと、を含む回路。前記複数の接点が第3の組の接点を含み、前記制御ロジックが、送受信するように前記第3の組の接点を構成できる、請求項43に記載の回路。前記複数の接点が第3の組の接点を含み、前記制御ロジックが、ディスエーブルにされるように前記第3の組の接点を構成できる、請求項43に記載の回路。回路であって、第1の組の接点と、第2の組の接点と、第3の組の接点と、第4の組の接点とを含む複数の接点を有するインタフェースと、前記第1の組の接点が送信し、前記第2の組の接点が受信し、前記第3の組の接点が送受信し、前記第4の組の接点がディスエーブルにされるように構成できる前記インタフェースに結合された制御ロジックと、を含む回路。メモリシステムであって、制御信号に応答して、複数の接点を一方向接点と双方向接点とに、適応して又はユーザ規定により分割されることができる入力/出力コネクタインタフェースと、前記入力/出力コネクタインタフェースに結合された制御信号を出力できる制御ロジックと、を備えるメモリシステム。前記一方向接点が、第1の信号を受信するのみのための第1の接点と、第2の信号を送信するのみのための第2の接点とを含む、請求項47に記載のメモリシステム。前記複数の接点が、前記制御信号に応答してディスエーブルにされるメンテナンス接点を含む、請求項47に記載のメモリシステム。装置であって、第1の集積回路であって、第1のトランシーバに結合された第1の接点と、第2のトランシーバに結合された第2の接点と、を含み、前記第1の集積回路が、第1のモード及び第2のモードで動作可能であり、前記第1の動作モード中に、前記第1のトランシーバは信号を送受信でき、前記第2のトランシーバは信号を送受信でき、前記第2の動作モード中に、前記第1のトランシーバは信号を送信でき、前記第2のトランシーバは信号を受信できる、第1の集積回路と、前記第1の集積回路に結合された第2の集積回路であって、第1のトランシーバに結合された第1の接点と、第2のトランシーバに結合された第2の接点と、を含み、前記第2の集積回路が、第1のモード及び第2のモードで動作可能であり、前記第1の動作モード中に、前記第1のトランシーバは信号を送受信でき、前記第2のトランシーバは信号を送受信でき、前記第2の動作モード中に、前記第1のトランシーバは信号を受信でき、前記第2のトランシーバは信号を送信できる、第2の集積回路と、を備える装置。第1のトランシーバに結合された第1の接点と、第2のトランシーバに結合された第2の接点と、を含む、前記第1の集積回路と前記第2の集積回路とに結合された第3の集積回路であって、前記第3の集積回路が、第1のモード及び第2のモードで動作可能であり、前記第1の動作モード中に、前記第1のトランシーバは信号を送受信でき、前記第2のトランシーバは信号を送受信でき、前記第2の動作モード中に、前記第1のトランシーバは信号を受信でき、前記第2のトランシーバは信号を送信できる、第3の集積回路、をさらに備える、請求項50に記載の装置。前記装置が汎用コンピュータである、請求項50に記載の装置。前記装置がコプロセッサである、請求項50に記載の装置。前記装置がビデオゲームコンソールである、請求項50に記載の装置。前記装置がコンピュータグラフィックスカードである、請求項50に記載の装置。前記装置がプリンタである、請求項50に記載の装置。装置であって、マスタデバイスであって、第1の接点と第2の接点とを含むコネクタインタフェースと、前記第1の接点に結合された第1のトランシーバと、前記第2の接点に結合された第2のトランシーバと、を含み、前記マスタデバイスが、第1のモード及び第2のモードで動作可能であり、前記第1の動作モード中に、前記第1のトランシーバは信号を送受信でき、前記第2のトランシーバは信号を送受信でき、前記第2の動作モード中に、前記第1のトランシーバは信号の送信のみを行うことができ、前記第2のトランシーバは信号の受信のみを行うことができる、マスタデバイスと、前記マスタデバイスに結合されたメモリであって、第1の接点と第2の接点とを含むコネクタインタフェースと、前記第1の接点に結合された第1のトランシーバと、前記第2の接点に結合された第2のトランシーバと、を含み、前記メモリが、第1のモード及び第2のモードで動作可能であり、前記第1の動作モード中に、前記第1のトランシーバは信号を送受信でき、前記第2のトランシーバは信号を送受信でき、前記第2の動作モード中に、前記第1のトランシーバは信号の受信のみを行うことができ、前記第2のトランシーバは信号の送信のみを行うことができる、メモリと、を備える装置。前記マスタデバイスがメモリコントローラである、請求項57に記載の装置。前記マスタデバイスがプロセッサである、請求項57に記載の装置。前記メモリが集積回路メモリデバイスである、請求項57に記載の装置。前記メモリが、複数の集積回路メモリデバイスを含むメモリモジュールである、請求項57に記載の装置。前記マスタデバイス及びメモリが、メモリコマンドに応答して第1の動作モードで動作する、請求項57に記載の装置。装置及び方法は、I/Oインタフェースを様々な種類のインタフェースに構成することによって、ICなどの電気的構成部品のI/O帯域幅を割り当てる。本発明の一実施形態では、I/Oインタフェースは、双方向、一方向専用の送信用接点又は専用の受信用接点のいずれかを含むあるいはメンテナンス目的用例えば、メンテナンス用接点又は較正動作モードを用いるに構成される。I/Oインタフェースは、デフォルト又はユーザ選択可能な設定によって初期化設定される。I/Oインタフェースは、電子的構成部品内のデータワークロードの変化などのシステムパラメータに応答して、I/O帯域幅を最適に割り当てるように周期的に再構成可能である。システムパラメータには、1送信受信バスターンアラウンドの数、2送信及び/又は受信コマンドの数、3送信及び/又は受信データパケットの数、4送信/受信バースト長の特性、51つ以上の電子的構成部品からの直接リクエスト、61つ以上の電子的構成部品内の待ち行列のトランザクションの数、7バスコマンドの持続時間又はサイクルカウント、及び書込み可能、チップ選択、データバリッド、データレディなどの制御ストローブ、81つ以上の電気的構成部品の電力及び/又は温度、9ソフトウェアアプリケーション又はオペレーティングシステムなどの実行可能なインストラクションからの情報、10ユーザ選択可能な構成設定又はオーバライド、11異なる帯域幅割当てを用いてより優れた性能が得られるかどうかを決定するために、それぞれの期間にわたる多数の統計値が含まれるが、それらに限定されない。システムパラメータの重要性は、本発明の実施形態で時間の経過に応じて加重することが可能である。装置のI/O相互接続の効率図2に図示は、相互接続トポロジと、相互接続された電子的構成部品の間で送信されるワークロードとによって決定される。双方向インタフェース又は接点は、送信対受信データの比率の変化と共にワークロードについてより大きな柔軟性を提供する。しかし、電気バス又は送受信データの間の相互接続ターンアラウンド時間は、利用可能な合計送信時間の一部を消費する。図2のチャート200の曲線201で示したように、I/O相互接続の効率は、ワークロードが完全に送信又は受信された場合に100に近づくが、この理由は、相互接続ターンアラウンドがそれらの場合に生じないからである。最悪の場合のワークロードは、50/50でインタリーブされた送信/受信データであり、この場合、電気的相互接続ターンアラウンドは、I/O相互接続の効率を最も悪化させる。この例では、I/O相互接続の効率は70に悪化しているのが示されている。電気的相互接続のターンアラウンドによる実際の劣化は、データバースト長、データ送信時間、及び相互接続ターンアラウンド時間によって決定される。チャート200はI/O相互接続の効率のみを示し、メモリコアバンクコンフリクト、データストールなどの他のバス効率の損失を考慮していない。50/50でインタリーブされた送信/受信データなどの例では、I/O相互接続の効率は、I/Oインタフェースの半分を一方向送信接点に、残りのインタフェースを一方向受信接点に構成することによって増加させることが可能である。一方向接点は、相互接続ターンアラウンドを必要とせず、図2の曲線202で示したように、特定のワークロードについて100の効率をもたらす。しかし、一方向接点は、ワークロードについて、送信/受信データの1つの特定の比率よりも低い効率を提供する。一方向接点の二次効果は、バスターンアラウンドの待機の可能性がないので固定待ち時間を含み、特定量のデータの送信により長くかかるので僅かにより長い充てん時間を含む。図1は、相互接続140によって電子的構成部品120に結合された電子的構成部品110を含む装置100を示している。本発明の一実施形態では、電子的構成部品110と120は、それぞれ、別個にパッケージされた半導体基板に形成された論理回路である。代わりの一実施形態では、電子的構成部品110は、メモリコントローラ、汎用プロセッサ又はグラフィックスプロセッサなどのマスタデバイスであり、電子的構成部品120は、マスタデバイスと通信するメモリデバイス、コプロセッサ、又は周辺I/Oブリッジなどの少なくとも1つの別個にパッケージされたIC又はチップである。他の実施形態では、電子的構成部品110と120は、互いに通信する集積回路でもよい。本発明の一実施形態では、メモリデバイスは、DRAM、リードオンリーメモリROM、強誘電性RAMFRAM、磁気抵抗又は磁気RAMMRAM、スタティックアクセスメモリSRAM、フラッシュメモリフラッシュ、ダブルデータレートSDRAMDDR又はそれらの等価物などのメモリセルのアレイを有する集積回路デバイスの共通クラスである。メモリデバイスの例は、ダイレクトランバスDirectRambus登録商標メモリデバイスDRDRAM、XDR商標メモリデバイス又はそれらの等価物を含む。本発明の一実施形態では、電子的構成部品120は、コネクタインタフェースを有する基板に配置された複数のメモリデバイスを含むメモリモジュールである。本発明の一実施形態では、電子的構成部品110と120は、同一のプリント回路基板に又は異なるそれぞれの回路基板に配置される。本発明の一実施形態では、電子的構成部品110と120は、単独で又は組み合わせて、汎用コンピュータ、サーバ、ビデオゲームコンソール、コンピュータグラフィックスカード又はプリンタなどの処理デバイスに含まれる。本発明のさらに他の実施形態では、2つよりも多くの電子的構成部品が相互接続140によって結合される。本発明の一実施形態では、相互接続140は、少なくとも2つの電子的構成部品、特に電子的構成部品インタフェースの間で電気信号を転送するためのバス又はポイントツーポイントリンクである。本発明の一実施形態では、相互接続140の導電要素140は、電気信号を導くためのワイヤ又は金属トレースである。1つ以上のターミネータ例えば抵抗要素により、本発明の実施形態の相互接続140の各々の信号線を終端することが可能である。相互接続140は、データを含み得る電気信号、制御及びメンテナンス信号を単独で又は組み合わせて転送する。多数の専用データ又は制御信号群を含むデータ及び制御信号は、本発明の実施形態の専用線でマルチプレクスするか又は転送することが可能である。電圧又は電流モード信号処理を使用してもよい。本発明の一実施形態では、データ信号及び制御信号をサンプリングするためのクロック情報は、相互接続140で転送される。装置100の事象の同期に使用されるクロック方法は、グローバル同期クロックすなわち、単一のクロック周波数源が様々な電子的構成部品に配分される、ソース同期クロックすなわち、クロック及びデータがスキューを許容するように、データがクロックに沿ってソースからディスティネーションに搬送される及びデータとクロックの両方の符号化の任意のものを含む。一実施形態では、差動信号処理が使用され、そして差動対線にわたって搬送される。代わりの実施形態では、1つ以上の共通の電圧又は電流基準が、それぞれの1つ以上の電流/電圧モードレベル信号処理で使用される。さらに他の実施形態では、多信号すなわち、電圧/電流レベルから形成されたシンボルを使用して情報が転送されるマルチレベル信号処理が、使用される。相互接続140にわたる信号処理は、ノンリターンゼロNRZ、マルチレベルのパルス振幅変調PAM、位相シフトキーイング、遅延又は時間変調、直交位相変調QAM及びトレリス符号化などの異なる変調方法を組み込むことが可能である。他の信号処理方法及び装置、例えば、光ファイバ、容量的に又はRF結合された構成要素ベースの装置及び方法を相互接続140によって使用してもよい。本発明の一実施形態では、データは、データパケットと共に送受信コマンドを使用して転送される。送信コマンドは、読取り、書込み、又はプレチャージコマンドを含み得るが、それらに限定されない。電子的構成部品110と120の各々は、インタフェース119と129をそれぞれ含む。本発明の一実施形態では、インタフェース119と129は複数の各接点116a-nと126a-nを含む。接点は、電子的構成部品に電気信号を入力するか又はそこから出力するための導電要素又はノードである。接点は、本発明の実施形態に金属面、ワイヤ、ピン又はそれらの等価物を含んでもよい。相互接続140は、本発明の実施形態にnの信号線、電子的構成部品110から電子的構成部品120に電気信号を送信するためのtの信号線、電子的構成部品110と120の間で電気信号の送信及び受信の両方を行うためのbの信号線、電子的構成部品120から電子的構成部品110に電気信号を受信するためのrの信号線n-t-b-m、及びメンテナンス動作モード用のmの信号線を含む。本発明の一実施形態では、nの信号線は、インタフェース119内の接点116a-nに、及びインタフェース129内の接点126a-nにそれぞれ結合される。本発明の一実施形態では、接点116a-nは、トランシーバ115a-nにそれぞれ結合され、接点126a-nはトランシーバ126a-nにそれぞれ結合される。トランシーバ115a-nと125a-nは、帯域幅割当て制御BACロジック130からの制御信号133と134に応答して、双方向又は一方向動作モードで動作するための送受信回路を含む。双方向動作モードで、トランシーバは、ターンアラウンド時間の後に電気信号を送信又は受信できる。一方向動作モードで、トランシーバは、電気信号の送信のみ又は受信のみ行うことができる。メンテナンス動作モードで、トランシーバは、データの送信又は受信に関しディスエーブルにされる。本発明の一実施形態では、各トランシーバ115a-nと125a-nは、制御信号133と134に応答してトランシーバの動作を決定するプログラマブルレジスタに結合される。少なくとも1つのトランシーバが1つの動作モードから他の動作モードに変更されるとき、インタフェース119又は129が、単独で、構成される。両方のインタフェース119と120は、共通の信号線に結合された少なくとも2つのトランシーバが、1つの動作モードから他の動作モードに同一又は相補的な動作モードに変更されるときに構成される。例えば、インタフェース129は、n/2のトランシーバを一方向動作モード送信にプログラミングし、n/2のトランシーバを双方向動作モードにプログラミングすることによって構成可能である。同様に、インタフェース119は、n/2のトランシーバを一方向動作モード受信、及び電子的構成部品120内の一方向トランシーバと同一のそれぞれの信号線に結合されるにプログラミングし、n/2のトランシーバを双方向動作モードにプログラミングすることによって構成可能である。このように、本発明の実施形態では、インタフェースは、複数のトランシーバの動作モードを変更することによって構成され、この場合、複数のトランシーバのそれぞれの組のトランシーバは、同一又は相補的モードで動作し、組はヌル又はゼロの組を含んでもよい。本発明の実施形態では、電子的構成部品は、一方向動作モードで動作する多数のトランシーバを有することが可能である例えば、一方は送信のみで動作、他方は受信のみで動作する2つのトランシーバ、あるいは両方が送信又は受信で動作する2つのトランシーバ。一方向動作モードは、本発明の実施形態で異なるバースト長を含むことが可能である。例えば、電子的構成部品110で送信一方向動作モードで動作するトランシーバは、電子的構成部品120で送信一方向動作モードで動作するトランシーバよりも大きなバースト長を転送してもよい。本発明の実施形態では、一方向動作モードにより、無秩序に又は並列にデータを転送することも可能である。本発明の一実施形態では、トランシーバ115a-nは、電子的構成部品110の出力Mux/シリアル回路111及び入力Mux/デシリアル回路112に結合される。出力Mux/シリアル回路111は、パラレル信号をトランシーバ115a-nのシリアル信号に変換する。入力Mux/デシリアル回路112は、トランシーバ115a-nのシリアル信号をパラレル信号に変換する。出力Mux/シリアル回路111及び入力Mux/デシリアル回路112は、BACロジック130からの制御信号131に応答して構成される。トランシーバ125a-nは、電子的構成部品120の出力Mux/シリアル回路121及び入力Mux/デシリアル回路122に結合される。出力Mux/シリアル回路121は、パラレル信号をトランシーバ125a-nのシリアル信号に変換する。入力Mux/デシリアル回路122は、トランシーバ125a-nのシリアル信号をパラレル信号に変換する。出力Mux/シリアル回路111及び入力Mux/デシリアル回路122は、BACロジック130からの制御信号132に応答して構成される。本発明の一実施形態では、出力Mux/シリアル回路111、入力Mux/デシリアル回路112、入力Mux/デシリアル回路122及び出力Mux/シリアル回路121は、データ情報を並べ替えることが可能なそれぞれの先入れ先出しFIFOバッファに結合される。本発明の代わりの一実施形態では、電子的構成部品110と120は、出力mux/シリアル又は入力mux/デシリアル回路を使用しない。トランシーバ115a-nとトランシーバ125a-nとに結合された電気回路は、それぞれ、直接的に又は当該電気回路のロジック又はデジタル信号処理技術の組み合わせを通して、入出力信号の変化するビット幅を受け入れる。BACロジック130は、インタフェース119と129を構成するために、トランシーバ115a-nと125a-nに、及びそれらから、ならびに出力Mux/シリアル回路111、入力Mux/デシリアル回路112、入力Mux/デシリアル回路122及び出力Mux/シリアル回路121に、制御信号を発生する。本発明の一実施形態では、BACロジック制御信号は、符号化されたコマンドによって相互接続140に転送される。本発明の代わりの一実施形態では、BACロジック130は、電子的構成部品110又は120に含まれる。本発明のなお他の実施形態では、BACロジック130は、電子的構成部品110と120とは別個の電子的構成部品に配置されるか、あるいはソフトウェアコード又は実行可能なインストラクションを通してバーチャルに実施される。本発明のさらに他の実施形態では、同様に、インタフェースを構成するための別のロジックは、いずれか又は両方の電子的構成部品110と120に配置される。本発明の一実施形態では、BACロジック130、ならびにここに記載した他のロジックは、単独又は組み合わせたハードウェア及びソフトウェアを含む。図3は、本発明の実施形態の様々なそれぞれのシステムパラメータに応答してインタフェース119と129を構成するためのBACロジック130に、単独で又は組み合わせて、様々な種類のロジックを含む装置300を示している。装置300は、図1に示した同様の参照した要素を含み、これらは同様に動作し、上に説明されている。しかし、BACロジック130は、本発明の実施形態に、単独で又は組み合わせて、送受信T/RターンアラウンドプロフィールロジックTransmitandReceiveT/RTurnaroundProfilelogic304、T/RプロフィールロジックT/RProfilelogic301、メンテナンスロジックMaintenancelogic302、及びマニュアルオーバライド及び制限ロジックManualOverridesandLimitslogic303を含む。マニュアルオーバライド及び制限信号310ManualOverrideandLimitssignalは、本発明の一実施形態でマニュアルオーバライド及び制限ロジックManualOverridesandLimitslogic303に入力される。同様に、メンテナンス信号Maintenancesignal310は、本発明の一実施形態でメンテナンスロジックMaintenancelogic302に入力される。図1に示した装置300は、低いI/O接点要件及び利用可能な低いシステムボードエリアを有するICなどの電子的構成部品に好ましい。デフォルトとして又は装置300の初期化において、インタフェース119と129は、本発明の実施形態で双方向インタフェースに構成される。BACロジック130、特にT/RターンアラウンドプロフィールロジックT/RTurnaroundProfilelogic304及びT/RプロフィールロジックT/RProfilelogic301は、バストラフィックを監視して、相互接続140のトラフィック値に応答してインタフェース119と129を再構成する。T/RターンアラウンドプロフィールロジックT/RTurnaroundProfilelogic304は、ある期間いくつかの相互接続ターンアラウンドを監視し、T/RプロフィールロジックT/RProfilelogicは、ある期間にわたって送信データ及び受信データの量を監視する。図4は、相互接続ターンアラウンド数に基づき電子的構成部品のインタフェースを本発明の実施形態に構成するための方法400を示している。本発明の一実施形態では、ここに記載した当該方法に示したロジックブロック又はステップは、通常動作、又は両方の初期化におけるインタフェースを構成するためのユーザ選択可能な設定を表す。本発明のなお他の実施形態では、ここに記載した当該方法に示したロジックブロック又はステップは、ハードウェア動作の実行を表す。本発明の代わりの一実施形態では、ロジックブロックは、単独で又は組み合わせて、ソフトウェアプログラム、ソフトウェアオブジェクト、ソフトウェアファンクション、ソフトウェアサブルーチン、ソフトウェアメソッド、ソフトウェアインスタンス、コードフラグメントなどのソフトウェアコンポーネントの実行を表す。本発明のなお他の実施形態では、ロジックブロックは、単独で又は組み合わせて、ソフトウェアオペレーション、ハードウェアオペレーション、ユーザオペレーションを表す。本発明の代わりの実施形態では、ここに記載した方法で、より少ないか又はより多いロジックブロックが実施される。図4は、ロジックブロック401によって示されるように、パワーアップ又は初期化においてデフォルト設定として双方向インタフェースの構成を開始する。相互接続ターンアラウンドは、ロジックブロック402で示したようにある期間カウントされる。相互接続ターンアラウンドは、トランシーバ115a-nと125a-nが、電気信号の送信と電気信号の受信との間で移行するときとして規定される。本発明の一実施形態では、トランシーバ115a-nと125a-nからの制御信号133と134は、相互接続ターンアラウンドの数をT/RターンアラウンドプロフィールロジックT/RTurnaroundProfilelogic304に提供する。ロジックブロック403で示したように、相互接続ターンアラウンドのカウントされた数が相互接続ターンアラウンド閾値を越えたかどうかについて、決定される。本発明の一実施形態では、ターンアラウンド閾値は、T/RターンアラウンドプロフィールロジックT/RTurnaroundProfilelogic304に記憶される。ターンアラウンド閾値を超えた場合、制御はロジックブロック404に移行し、さもなければ、制御はロジックブロック402に移行して戻る。本発明の一実施形態では、制御がロジックブロック404に移行する前に、ターンアラウンド閾値が特定の期間にわたってロジックブロック402で数回越えた場合、一致投票がある。ロジックブロック404では、双方向インタフェースは一方向インタフェースに構成される。双方向動作モードの所定数のトランシーバは、一方向送信動作モードに構成され、所定数の双方向トランシーバが一方向受信動作モードに構成される。本発明の最良の形態の実施形態では、すべてのnのトランシーバは、ロジックブロック401及びロジックブロック404の双方向動作モードに構成され、1n/2のトランシーバは一方向送信動作モードに構成され、n/2のトランシーバは一方向受信動作モードに構成され、あるいは23n/4のトランシーバは一方向送信動作モードに構成され、n/4のトランシーバは一方向受信動作モードに構成される。ロジックブロック405で、相互接続140の利用が監視される。ロジックブロック406で示したように、相互接続140の利用が、利用閾値未満に低下したかどうかが決定される。本発明の一実施形態では、利用閾値は、T/RプロフィールロジックT/RProfilelogic301に記憶される。相互接続140の利用が相互接続閾値未満に低下した場合、制御はロジックブロック401に移行して戻り、この場合、一方向インタフェースは双方向インタフェースに戻って構成され、さもなければ、制御はロジックブロック407に移行し、このブロックにより、本発明の最良の形態の実施形態の一方向動作モードにあるトランシーバが再構成される。再構成中、トランシーバの数には、送信のみ又は受信のみが再割当てされる。次に、制御はロジックブロック405に移行する。本発明の代わりの実施形態では、平均バースト長が監視され、バースト長閾値値と比較される。図5は、電子的構成部品によって送受信されたデータパケットの絶対数、あるいは本発明の実施形態による電子的構成部品によって送信又は受信された送信対受信データパケットの比率に応答してインタフェースを構成するための方法500を示している。図5は、ロジックブロック501によって示されるように、パワーアップ又は初期化においてデフォルト設定として双方向インタフェースへの構成を開始する。送受信されたデータパケットは、ロジックブロック502で示したようにある期間カウントされる。本発明の一実施形態では、トランシーバ115a-nと125a-nからの制御信号133と134は、送受信データパケットの数をT/RプロフィールロジックT/RProfilelogic301に提供する。ロジックブロック503で示したように、送受信されたデータパケットのカウントされた数又はその比率がT/R閾値を越えたかどうかについて、決定される。本発明の一実施形態では、T/R閾値は、T/RプロフィールロジックT/RProfilelogic301に記憶される。T/R閾値を超えた場合、制御はロジックブロック504に移行し、さもなければ、制御はロジックブロック502に移行して戻る。ロジックブロック504では、双方向インタフェースは一方向インタフェースに構成される。所定数のトランシーバは、一方向送信動作モードに構成され、所定数の双方向トランシーバが一方向受信動作モードに構成される。ロジックブロック505では、特定のシステムパラメータの状態を示す制御信号が受信されたかどうかについて、決定される。以下に説明するように、制御信号は、電子的構成部品又はアプリケーションソフトウェアプログラムから要求された帯域幅を示すことが可能である。代わりの一実施形態では、制御信号は、ホストリクエストコマンドと組み合わせて、読取り/書込みコラム動作又はアドレス/データストローブADSAddress/DatastrobeADSを示す。制御信号が受信された場合、制御はロジックブロック502に移行して戻り、さもなければ、制御はロジックブロック506に移行し、ここで、インタフェースがさらに再構成される。例えば、インタフェースは、ロジックブロック504で、n/2の一方向送信動作モード及びn/2の一方向受信動作モードに構成されていた可能性がある。この場合、インタフェースは、電子的構成部品がまもなく大量のデータを送信することを示す制御信号に基づき、n/4の一方向受信動作モード及び3n/4の一方向送信動作モードに再構成可能である。本発明の他の実施形態では、ロジック505の制御信号は、相互接続利用の所定の閾値に応答する。本発明の他の実施形態では、高い優先順位を有するデータパケットが重み付けされる。アプリケーション用にクオリティオブサービスが重要である場合、インタフェースは、送信キューの高い優先順位を有するデータパケットに応答して構成される。クオリティオブサービスは、より高い優先順位のデータパケットがより迅速に処理されることができるように、他のデータパケットよりも高い優先順位を特定のデータパケットに付与することを指す。この優先的な処理は、これらのより高い優先順位のデータパケットのサービス時間を短縮するために意図される。高い優先順位のデータパケットを可能な限り速く処理させるために、nの一方向送信モードにインタフェースを構成して、決定された速度又は時間で高い優先順位のデータパケットを送信することが可能である。本発明の代わりの一実施形態では、インタフェースは、データパケットに関し上述のようにいくつかの送受信コマンド又はその比率に応答して構成される。本発明の代わりの一実施形態では、送受信コマンドの数は、重みが付けられた高い優先性のデータを有するコマンドでカウントされる。図6は、トランシーバのいくつかがディスエーブルにされるメンテナンス又は較正モード中に、インタフェースを構成するための方法600を示している。本発明の一実施形態では、メンテナンスロジック302は、メンテナンス信号310に応答してこの機能を実行する。方法600は、メンテナンス信号Maintenancesignalが受信されたかどうかを決定することによって始まる。メンテナンス信号が受信された場合、制御はロジックブロック602に移行し、さもなければ、制御はロジックブロック601に移行して戻る。次に、インタフェースは、ロジックブロック602で一時的に又は永続的にディスエーブルにされる所定数のトランシーバに構成される。本発明の一実施形態では、n/4のトランシーバは一方向送信動作モードに構成され、n/2は一方向受信動作モードに構成され、n/4はメンテナンス動作モードに構成されるか又はディスエーブルにされる。本発明の他の実施形態では、n/2のトランシーバは双方向動作モードにあり、n/2はメンテナンス動作モードにあるか又はディスエーブルにされたリンクである。メンテナンス動作は、ロジックブロック603で実行される。本発明の一実施形態では、メンテナンス動作は、位相又はインピーダンス較正ならびに信号又は電子的構成部品の故障に基づくディスエーブルを含む。本発明の一実施形態では、電気信号は、ディスエーブルにされなかった相互接続で転送される。メンテナンス動作モードがロジックブロック604で完了したかどうかについて、決定が行われる。メンテナンス動作モードが完了していない場合、制御はロジックブロック603に通過して戻り、さもなければ、インタフェースがメンテナンス動作モードの前にその以前の構成に再構成された場合、制御はロジックブロック605に移行する。本発明の一実施形態では、方法600が何回も繰り返される。図7は、マニュアルオーバライド及び限界に応答してインタフェースを構成するための方法700を示している。本発明の一実施形態では、マニュアルオーバライド及び制限ロジックManualOverridesandLimitslogic303は、マニュアルオーバライド及び制限信号320に応答してこの機能を実行する。方法700は、ロジックブロック701によって示されるように、双方向インタフェース及び/又は一方向インタフェースの構成を決定することから始める。本発明の一実施形態では、ロジックブロック701は、上述のように方法400又は500によって実行される。ロジックブロック702では、双方向動作モード及び一方向動作モードの最小数のトランシーバが獲得される。本発明の一実施形態では、それぞれのモードのトランシーバの最小の数が、マニュアルオーバライド及び制限ロジックManualOverridesandLimitslogic303に記憶されるか、あるいはマニュアルオーバライド及び限界信号ManualOverridesandLimitssignal320によってマスタデバイス又は記憶レジスタから提供される。決定された構成がロジックブロック703の構成の最小を越えたかどうかについて、決定が行われる。構成の最小を越えた場合、最小の構成が、ロジックブロック704で示したように提示された構成で置き換えられる。例えば、ロジックブロック701が、インタフェースが一方向送信動作モードで動作すべきであり、少なくとも1つの一方向受信動作モードの最小が限界値又は要件であることを決定した場合、ロジックブロック704は、双方向動作モードで動作するn-1のトランシーバ、及び一方向受信動作モードで動作する1つのトランシーバへのインタフェースを構成する。本発明の他の実施形態では、マニュアルオーバライドは、最小値又は最大値と対照的に絶対値に設定してもよい。ロジックブロック705では、固定待ち時間が必要であるかどうかについて、あるいは相互接続ターンアラウンドを回避して、そして決定待ち時間を維持するために、一方向の方向性が常に限界値であるかどうかについて、決定が行われる。固定待ち時間が限界値でない場合、制御はロジックブロック707に移行し、さもなければ、制御はロジックブロック706に移行し、ロジックブロック701によって決定された構成は、固定待ち時間の限界値の構成によって優先される。ロジックブロック707では、電子的構成部品による特定の帯域幅に対するコマンドが受信されたかどうかについて、決定が行われる。電子的構成部品がより多くの読取り/書込み帯域幅を要求する場合、ロジックブロック708は、インタフェースがロジックブロック701で決定されるよりも、むしろ電子的構成部品によって要求されるように構成されることを示す。さもなければ、方法700は終了する。本発明の一実施形態では、方法700が何回も繰り返される。本発明の代わりの一実施形態では、図9は、構成不可能な専用の一方向トランシーバと、当初双方向動作モードで動作する構成可能なトランシーバとの組み合わせを有する装置900を示している。本実施態様は、ある程度のワークロード柔軟性をなお維持しつつ、低いシリコンの領域及びI/Oインタフェースの低電力消費を必要とする用途に好ましい。電子的構成部品110のインタフェース119は接点916a~916nを含み、電子的構成部品120は接点926a~926nを含む。電子的構成部品110は、信号線t1とt2に結合された専用の一方向トランシーバ又は送信機911と913、ならびに信号線r1とr2に結合された一方向送信機又は受信機915と917を含む。同様に、電子的構成部品120は、信号線t1とt2に結合された専用の一方向トランシーバ又は受信機922と924、ならびに信号線r1とr2に結合されたトランシーバ又は送信機926と928を含む。構成可能なトランシーバ951と953は、それぞれ、信号線b1とbnによって構成可能なトランシーバ952と954に結合される。BACロジック130は、I/O帯域幅を割り当てるために、一方向動作モードに構成可能なトランシーバを構成する。例えば、n/3のトランシーバは専用の受信機一方向動作モードにあり、n/3のトランシーバは専用の送信動作モードにあり、受信又は送信動作モードに構成することができるn/3のトランシーバは双方向動作モードにある。デフォルトとして又は初期化時、BACロジック130は、インタフェースを、特にn/3のトランシーバを双方向動作モードで構成する。次に、BACロジック130は、n/3のトランシーバ送信及び2n/3のトランシーバ受信から、2n/3のトランシーバ送信及びn/3のトランシーバ受信の範囲に、インタフェースを構成するように、システムパラメータに応答してインタフェースを構成する。図8は、専用の一方向トランシーバに結合されたインタフェースの双方向動作モードでトランシーバを構成するための方法800を示している。方法800は、インタフェースがn/2のトランシーバ送信専用の一方向トランシーバ送信及び送信に構成された双方向トランシーバを含む及びn/2のトランシーバ受信専用の一方向トランシーバ及び受信に構成された双方向トランシーバを含むからなるデフォルト構成を有するように、ロジックブロック801で、トランシーバを双方向動作で半分を送信に、及び半分を受信に設定することによって始まる。ロジックブロック802から理解されるように、インタフェースの意図する構成について、決定が行われる。本発明の一実施形態では、ロジックブロック802のインタフェースの意図する構成を決定するために、方法400又は500が使用される。次に、双方向動作モードの適切な数のトランシーバがロジックブロック803で構成され、方法800が終わる。本発明の一実施形態では、構成すべきトランシーバの数は、1の粒度だけ線形的に又は2進系列の粒度で増加させられる。本発明のなお他の実施形態では、方法800が何回も繰り返される。図10は、本発明の実施形態の帯域幅リクエスト制御信号に応答してインタフェースを構成するためのBACロジック130のIC調停ロジックICArbitratelogic1040を含む装置1000を示している。装置1000は、図1に示した同様の参照した要素を含み、これらは同様に動作し、上に説明されている。BACロジック130は、本発明の実施形態に、単独で又は組み合わせて、それぞれの電子的構成部品110と120の調停ロジック1040及び制御ロジック1010と1020を含む。制御ロジック1010と1020は、予想されるICインタフェース要件に基づき、BACロジック130へのI/O帯域幅リクエスト制御信号1031と1032を発生する。本発明の一実施形態では、BACロジック130は、単独で又は組み合わせて、I/O帯域幅リクエスト制御信号1031と1032に応答して相互接続140を構成する。両方のI/O帯域幅リクエスト信号が受信された場合、調停ロジック1040がコンフリクトを解決する。例えば、調停ロジック1040は、接続された電子的構成部品の優先順位リストを含み、本発明の実施形態で、ある期間中に、最高の優先順位の電子的構成部品からのI/O帯域幅リクエストを容認して、他のリクエストを無視する。本発明の代わりの一実施形態では、調停ロジック1040は、それぞれの電子的構成部品からのI/O帯域幅リクエストを交互に容認する。制御ロジック1010と1020は、ファームウェア、汎用プロセッサ、コンビネーション及びシーケンシャルロジック、本発明の実施形態のオペレーティングシステム又はハイレベルソフトウェアなどの機械読取り可能なインストラクションを実行する処理ユニットである。図15は、本発明の実施形態の調停ロジック1040、制御ロジック1010と1020の機能を実行するための方法1500を示している。方法1500は、ロジックブロック1501で示したように、リクエストされたI/O帯域幅を示す制御信号を発生する電子的構成部品を発生することによって始まる。例えば、制御ロジック1020は、すべてのトランシーバ送信をリクエストする調停ロジック1040への制御信号1032を発生する。ロジックブロック1502によって示されるように、多数のI/O帯域幅リクエストがそれぞれの電子的構成部品から受信されたかどうかについて、決定が行われる。本発明の一実施形態では、調停ロジック1040は、多数のI/O帯域幅リクエストが受信されたかどうかについて決定する。多数のI/O帯域幅リクエストが、ある期間内に受信されなかった場合、制御はロジックブロック1504に移行し、ここで、インタフェースは、I/O帯域幅リクエスト制御信号によって示されるように構成され、方法1500が終わる。多数のI/O帯域幅リクエストが、ある期間内に受信された場合、ロジックブロック1503で示したように、リクエストが調停される。本発明の一実施形態では、方法1500が何回も繰り返される。本発明の実施形態では、調停ロジック1040は、上述のようにI/O帯域幅リクエスト制御信号を調停する。図11は、本発明の実施形態に、単独で又は組み合わせて、それぞれの電子的構成部品110と120に、データパケットキュー1150と1160、及びキューモニタロジック1110と1120を含む装置1100を示している。キューモニタロジック1110と1120は、相互接続140に送信すべき待ち行列のデータパケットの数又はデータパケットがデータパケットキュー1150と1160に記憶される平均時間にそれぞれ応答して、BACロジック130への制御信号1131と1132を発生する。装置1100は、図1に示した同様の参照した要素を含み、これらは同様に動作し、上に説明されている。しかし、BACロジック130は、いくつかの待ち行列のデータパケット又は送信すべきデータパケットの平均待機時間に応答して発生された制御信号1131と1132に応答してインタフェースを構成する。図16は、相互接続140に送信すべき待ち行列のデータパケットの数又はキューに記憶されたデータパケットの平均待機時間に応答してインタフェースを構成するための方法1600を示している。方法1600は、ロジックブロック1601で示したように、送信待機しているデータパケットの数を獲得することによって始まる。データパケット閾値が獲得されて、ロジックブロック1602に示したように、送信待機しているデータパケットの数と比較される。本発明の一実施形態では、キューモニタロジック1110と1120は、同一又は異なる値であり得るデータパケット閾値を記憶する。待機しているデータパケットの数がデータパケット閾値を越えた場合、制御はロジックブロック1605に移行する。さもなければ、制御信号は、ロジックブロック1603で示したように発生される。本発明の一実施形態では、キューモニタロジック1110と1120は、それぞれ、BACロジック130への制御信号1131と1132を発生する。次に、インタフェースは、ロジックブロック1604で示したように制御信号1131と1132に応答してBACロジック130によって構成される。次に、データパケットを送信するための平均待機時間は、ロジックブロック1605で示したように獲得される。キューモニタロジック1110と1120は、それぞれ、データパケットキュー1150と1160で待ち行列のデータパケットの平均待機時間を獲得する。次に、平均待機時間の閾値が獲得されて、ロジックブロック1606で示したように、測定された平均待機時間と比較される。本発明の一実施形態では、平均待機時間の閾値は、それぞれ、キューモニタロジック1110と1120に記憶される。測定された平均待機時間が平均待機時間の閾値を越えた場合、制御はロジックブロック1607に移行し、ここで、制御信号がロジックブロック1607で示したように発生される。制御はロジックブロック1608に移行し、ここで、インタフェースが構成される。本発明の一実施形態では、キューモニタロジック1110と1120は、それぞれ、制御信号1131と1132を発生する。次に、インタフェースが、ロジックブロック1608で示されるように制御信号1131と1132に応答してBACロジック130によって構成され、方法1600が終わる。本発明の一実施形態では、方法1600が何回も繰り返される。方法1600及び装置1100は、データパケットを待機するための送信キューのデプスを低減する。データパケットキュー1150と1160がいっぱいになった場合、これは、送信すべき新しいデータパケットを追加するためのキューエントリがないので、送信用電子的構成部品のストールを引き起こす。キューデプスの監視により、キューが、常にある空きのキューエントリを有することを保証することにより、電子的構成部品による計算の維持が可能になる。同様に、データパケットがキューで待機する時間量の監視は、キューサービス時間の測定である。各々の電子的構成部品のキューサービス時間を平均化することにより、送信機がタイムリにキューエントリを流すことを保証することによって、かつ受信機がタイムリにデータを得ることを保証することによって、性能の向上をもたらすことができる。本発明のなお他の実施形態では、インタフェースは、受信待機しているデータパケットの数又はデータパケットが受信される前の時間量に応答して再構成される。図12は、単独で又は組み合わせて、それぞれの電子的構成部品110と120の電力モニタロジック1210と1230、及び温度Tempモニタロジック1220と1240と、本発明の実施形態のBACロジック130の電力及び温度P/T調停ロジック1280とを含む装置1200を示している。温度モニタロジック1220と1240、及び電力モニタロジック1210と1230は、電子的構成部品110又は120にそれぞれ統合するか、又は構成要素110又は120に別個に結合可能である。電力モニタロジック1210と1230は、電子的構成部品110と120の電力消費に応答して、BACロジック130への制御信号1233と1232を発生する。同様に、温度Tempモニタロジック1220と1240は、電子的構成部品110と120の温度に応答して、BACロジック130への制御信号1231と1234を発生する。装置1200は、図1に示した同様の参照した要素を含み、これらは同様に動作し、上に説明されている。しかし、BACロジック130、特にP/T調停ロジック1280は、それぞれの電子的構成部品110と120によって消費された温度及び電力に応答して発生された制御信号1231と1234に応答してインタフェースを構成する。本発明の一実施形態では、電力モニタロジック1210と1230は、電子的構成部品110と120の個々の構成部品用の電力センサを含む。例えば、電力モニタロジック1210と1230は、様々な動作状態における電子的構成部品の送信機及び受信機の電力消費を監視して、記録する。同様に、温度Tempモニタロジック1220と1240は、個々の構成要素の温度、ならびに本発明の実施形態で異なる冷却力学を有し得る全体の電子的構成部品温度を監視するために、個々の温度センサを含む。したがって、インタフェースは、バッテリなどの電力源を計画するか又は長持ちさせるために、電子的構成部品110と120の電力消費及び温度に応答して構成することができる。同様に、インタフェースはまた、性能、信頼性を低下させるか、あるいは故障を引き起こす可能性がある電子的構成部品110と120に対する熱効果を低減するために、電子的構成部品110と120の温度に応答して構成することができる。異なる電子的構成部品は異なる冷却メカニズムを有する場合があり、インタフェースの動的構成により、電子的構成部品が過熱して、信号、電子的構成部品の故障、又は性能劣化を引き起こす可能性を低減することが可能である。図17は、電力消費に応答してインタフェースを構成するための方法1700を示している。方法1700は、ロジックブロック1701で示したように電子的構成部品による電力消費から始まる。電力消費閾値が獲得されて、ロジックブロック1702に示したように測定された電力消費値と比較される。本発明の一実施形態では、電力モニタロジック1210と1230は、同一又は異なるそれぞれの値であり得る電力消費閾値を記憶する。ロジックブロック1703では、比較に応答して制御信号が発生される。次に、インタフェースが、ロジックブロック1704で示したように制御信号に応答して構成される。ロジックブロック1705で、多数の電子的構成部品が電力消費制御信号を発生したかどうかについて、決定が行われる。単一の電力消費制御信号が受信された場合、方法1700が終わり、さもなければ、制御はロジックブロック1706に移行し、ここで、それぞれの電子的構成部品からの多数の電力消費制御信号が調停され、インタフェースが、ロジックブロック1707で示したように調停に応答して構成される。本発明の一実施形態では、方法1700が何回も繰り返される。本発明の一実施形態では、図10に関して上述したように、多数の電力消費制御信号が調停される。図18は、温度に応答してインタフェースを構成するための方法1800を示している。方法1800は、ロジックブロック1801で示したように電子的構成部品による温度獲得から始まる。温度閾値が獲得されて、ロジックブロック1802に示したように、測定された温度値と比較される。本発明の一実施形態では、温度Tempモニタロジック1220と1240は、同一又は異なるそれぞれの値であり得る温度閾値を記憶する。ロジックブロック1803では、比較に応答して制御信号が発生される。次に、インタフェースが、ロジックブロック1804で示したように制御信号に応答して構成される。ロジックブロック1805で、多数の電子的構成部品が温度制御信号を発生したかどうかについて、決定が行われる。単一の温度制御信号が受信された場合、方法1800が終わり、さもなければ、制御はロジックブロック1806に移行し、ここで、それぞれの電子的構成部品からの多数の温度制御信号が調停され、インタフェースが、ロジックブロック1807で示したように調停に応答して構成される。本発明の一実施形態では、方法1800が何回も繰り返される。本発明の一実施形態では、図10に関して上述したように、多数の温度制御信号が調停される。図13は、本発明の実施形態に、単独で又は組み合わせて、それぞれの電子的構成部品110と120に、統計値ロジック1320と1330を含む装置1300を示している。統計値ロジック1320と1330は、統計値に応答してBACロジック130への制御信号1331と1332を発生する。本発明の他の実施形態では、統計値ロジック1320又は1330は、電子的構成部品110、120に又はソフトウェアコードにあってもよい。装置1300は、図1に示した同様の参照した要素を含み、これらは同様に動作し、上に説明されている。しかし、BACロジック130は、それぞれの電子的構成部品110と120によって獲得された統計値によって発生された制御信号131-134及び制御信号1331と1332に応答してインタフェースを構成する。本発明の一実施形態では、統計値ロジック1320と1330は、ある期間にわたって統計値を獲得して、異なる帯域幅割当て又は異なるインタフェース構成を用いてより優れた性能が得られるかどうかを決定する。例えば、統計値ロジック1320と1330は、帯域幅利用及び/又は様々な構成すべて一方向、すべて双方向、一方向及び双方向の混合に対するサービス時間のようなパフォーマンスメトリックスに関する式を含む。同様の動作条件の下に以前の期間にわたって獲得された統計値を使用して、最適な帯域幅割当て又は構成を決定することができる。図19は、統計値に応答してインタフェースを構成するための方法1900を示している。方法1900は、ロジックブロック1901によって示したようにそれぞれの期間にわたって、それぞれのインタフェース構成の多数の統計値を獲得することによって始まる。例えば、ゲームソフトウェアアプリケーションのそれぞれの実行中にデータを転送するための構成は、データを転送するためのそれぞれの転送時間と共に記憶される。次に、ロジックブロック1902は、ゲームソフトウェアアプリケーションの実行中にデータを転送するための最小の時間量などの単一又は多数の統計値に基づき最適なインタフェース構成を決定する。本発明の一実施形態では、統計値ロジック1320と1330は、様々な統計値を測定しかつ計算して、対応するそれぞれのインタフェース構成を記憶する機能を実行する。次に、最適なインタフェース構成を含む制御信号1331と1332などの統計値制御信号は、ロジックブロック1903で示したように発生される。次に、インタフェースが、ロジックブロック1904で示したように統計値制御信号に応答して構成され、方法1900が終わる。本発明の他の実施形態では、方法1900は、1回繰り返すか又は何回繰り返してもよい。図14は、本発明の実施形態に、単独で又は組み合わせて、それぞれの電子的構成部品110と120に、ソフトウェアコンポーネント1420と1430を含む装置1400を示している。ソフトウェアコンポーネント1420と1430は、ファームウェア、アプリケーションソフトウェア又はオペレーティングシステムなどの実行可能な機械読取り可能なインストラクションである。本発明の実施形態では、ソフトウェアコンポーネントは、単独で又は組み合わせて、ソフトウェアプログラム、ソフトウェアオブジェクト、ソフトウェアファンクション、ソフトウェアサブルーチン、ソフトウェアメソッド、ソフトウェアインスタンス、コードフラグメントを含む。ソフトウェアコンポーネント1430と1420は、ソフトウェア構成要素1430と1420のインストラクションのイベント、状態又は実行に応答して、BACロジック130への制御信号1431と1432を発生する。例えば、ソフトウェアコンポーネント1430は、特定のインストラクションコードセグメントの実行中の特定のインタフェース構成のために、リクエスト又は制御信号1432を発生するゲームソフトウェアアプリケーションである。装置1400は、図1に示した同様の参照した要素を含み、これらは同様に動作し、上に説明されている。図20は、ソフトウェアに応答してインタフェースを構成するための方法2000を示している。方法2000は、ロジックブロック2001で示したようにゲームアプリケーションソフトウェアプログラムなどのソフトウェアコンポーネントを実行することによって始まる。次に、ソフトウェアコンポーネントは、ロジックブロック2002で示したようにソフトウェアコンポーネントの実行に応答して制御信号を発生する。本発明の一実施形態では、制御信号は、特定の構成をリクエストするか又は送信状態などの電子的構成部品の状態又は到来する状態を示す。インタフェースは、ロジックブロック2003で示したように制御信号に応答して構成され、方法2000が終わる。本発明の一実施形態では、方法2000が何回も繰り返される。本発明の好ましい実施態様の前述の説明は、例示と説明の目的で提示してきた。包括的であること、又は開示した正確な形態に本発明を限定することは意図されない。明らかに、多くの修正及び変更が当業者には明白であろう。本発明の原理とその実用上の用途を最良に説明し、これによって、様々な実施形態について、かつ意図される特定の使用に適する種々の修正について、他の当業者が本発明を理解できるようにするために、実施形態を選択し、説明してきた。本発明の範囲は、冒頭の特許請求の範囲及びそれらの等価物によって規定されることが意図される。