複数のラインデータで構成されるフレームデータを表示可能な表示パネルに対し、前記フレームデータを出力する表示コントローラ回路であって、前記フレームデータと、前記ラインデータの入力タイミングを規定する外部同期信号を受け付ける入力データ処理部と、複数の前記ラインデータを記憶するメモリと、前記外部同期信号に同期して周期的に、1ライン分の前記ラインデータを前記メモリに書き込むライン書き込み処理、及び、前記ラインデータの出力タイミングを規定する内部同期信号に同期して周期的に、1ライン分の前記ラインデータを前記メモリから読み出すライン読み出し処理の実行を制御するメモリ制御部と、前記外部同期信号の遷移タイミングを計測して、前記ライン書き込み処理の繰り返し周期であるライン書き込み時間を求める計測処理、及び、前記ライン書き込み時間に基づいて、前記内部同期信号の周波数を設定するための設定値を求める内部信号制御処理を実行する計測部と、前記計測部が求めた前記設定値に基づいて、前記内部同期信号を生成する内部同期信号生成部と、前記メモリ制御部が前記メモリから読み出した前記ラインデータを、前記表示パネルが利用可能なデータ形式にフォーマット変換して出力する出力データ処理部と、を備えることを特徴とする表示コントローラ回路。前記計測部が、前記内部信号制御処理において、前記ライン書き込み時間と時間設定係数とを乗算して、前記ライン読み出し処理の繰り返し周期であるライン読み出し時間を求め、前記ライン読み出し期間に基づいて前記設定値を求めることを特徴とする請求項1に記載の表示コントローラ回路。複数の時間設定係数を記憶した第1レジスタを備え、前記計測部が、前記内部信号制御処理において、外部入力により、前記複数の時間設定係数の内の1つを選択し、選択された前記時間設定係数と前記ライン書き込み時間を乗算して前記ライン読み出し時間を求め、前記ライン読み出し期間に基づいて前記設定値を求めることを特徴とする請求項1に記載の表示コントローラ回路。前記計測部が、前記フレームデータ単位で前記計測処理及び前記内部信号制御処理を実行することを特徴とする請求項1~3の何れか1項に記載の表示コントローラ回路。前記計測部が、前記フレームデータ単位で前記計測処理を実行し、前回の前記フレームデータにおける前記ライン書き込み時間と、現在の前記フレームデータにおける前記ライン書き込み時間の差を変動量として求め、前記変動量が変更対象範囲内の場合に、現在の前記ライン書き込み時間に基づいて、前記内部信号制御処理を実行する第1処理を実行することを特徴とする請求項1~3の何れか1項に記載の表示コントローラ回路。前記計測部が、前記フレームデータ単位で前記計測処理を実行し、前回の前記フレームデータにおける前記ライン書き込み時間と、現在の前記フレームデータにおける前記ライン書き込み時間の差を変動量として求め、前記変動量が変更対象範囲内の場合に、現在の前記ライン書き込み時間に基づいて、前記内部信号制御処理を実行する第1処理と、前記フレームデータ単位で前記計測処理及び前記内部信号制御処理を実行する第2処理と、を実行可能に構成され、外部入力に基づいて、前記第1処理または前記第2処理の何れか1つを選択的に実行することを特徴とする請求項1~3の何れか1項に記載の表示コントローラ回路。複数の前記変更対象範囲を記憶した第2レジスタを備え、前記計測部が、前記第1処理において、外部入力に基づいて、前記複数の変更対象範囲から1つの前記変更対象範囲を選択することを特徴とする請求項5または6に記載の表示コントローラ回路。前記計測部は、前記計測処理において、前記フレームデータの先頭ラインデータに対応した前記内部同期信号の遷移タイミングを計測して、前記ライン書き込み時間を求めることを特徴とする請求項4~7の何れか1項に記載の表示コントローラ回路。前記計測部は、前記計測処理において、前記フレームデータの先頭から所定数のラインデータに対応した前記内部同期信号の遷移タイミングを複数回計測し、前記内部同期信号の遷移タイミングの間隔の平均値または中間値を算出し、前記ライン書き込み時間を求めることを特徴とする請求項4~7の何れか1項に記載の表示コントローラ回路。前記計測部は、前記計測処理で求めた前記ライン書き込み時間が、前記表示パネルが表示可能な最小時間に基づいて設定された異常判定時間より短い場合は、前記内部信号制御処理において、前記最小時間に基づいて前記設定値を求めることを特徴とする請求項1~9の何れか1項に記載の表示コントローラ回路。前記出力データ処理部は、前記ライン書き込み時間が、前記表示パネルが表示可能な最小時間に基づいて設定された異常判定時間より短い場合は、黒い画面を表示する異常時用フレームデータを出力することを特徴とする請求項1~10の何れか1項に記載の表示コントローラ回路。前記メモリ制御部が、前記ライン読み出し処理の対象となる前記ラインデータの順序を規定したライン読み出し選択ルールに基づいて、読み出し対象ラインを設定し、前記読み出し対象ラインに対する前記ライン読み出し処理を実行可能に構成されていることを特徴とする請求項1~11の何れか1項に記載の表示コントローラ回路。請求項1~12の何れか1項に記載の前記表示コントローラ回路の内、前記入力データ処理部、前記メモリ、前記メモリ制御部、前記内部同期信号生成部、及び、前記出力データ処理部からなる第1表示コントローラ回路が構成された主LSIと、前記表示コントローラ回路の前記計測部と、前記外部同期信号を受け付け、前記計測部に出力する副入力データ処理部からなる第2表示コントローラ回路が構成された副LSIと、を備えることを特徴とする表示コントローラ装置。前記副LSIは、前記計測部が求めた前記設定値を、前記主LSIに対し、I2C形式またはSPI形式のデータで出力することを特徴とする請求項13に記載の表示コントローラ装置。しかしながら、従来の表示コントローラ回路は、特定の周波数の出力水平同期信号OHS及び出力データイネーブル信号ODEを生成する構成であったため、メモリが、1フレーム分以下のラインメモリを備える表示コントローラ回路では、入力水平同期信号IHS及び入力データイネーブル信号IDEの種類別、即ち、入力映像データIDの種類別、表示パネルの種類別に、表示コントローラ回路を作成する必要が生じ、汎用性が乏しいという問題があった。本発明は上記の問題に鑑みてなされたものであり、その目的は、ラインメモリ数が1フレーム分に満たないメモリに適用可能、且つ、様々な入力水平同期信号の周波数に適用可能な汎用性の高い表示コントローラ回路を提供する点にある。上記目的を達成するための本発明に係る表示コントローラ回路は、複数のラインデータで構成されるフレームデータを表示可能な表示パネルに対し、前記フレームデータを出力する表示コントローラ回路であって、前記フレームデータと、前記ラインデータの入力タイミングを規定する外部同期信号を受け付ける入力データ処理部と、複数の前記ラインデータを記憶するメモリと、前記外部同期信号に同期して周期的に、1ライン分の前記ラインデータを前記メモリに書き込むライン書き込み処理、及び、前記ラインデータの出力タイミングを規定する内部同期信号に同期して周期的に、1ライン分の前記ラインデータを前記メモリから読み出すライン読み出し処理の実行を制御するメモリ制御部と、前記外部同期信号の遷移タイミングを計測して、前記ライン書き込み処理の繰り返し周期であるライン書き込み時間を求める計測処理、及び、前記ライン書き込み時間に基づいて、前記内部同期信号の周波数を設定するための設定値を求める内部信号制御処理を実行する計測部と、前記計測部が求めた前記設定値に基づいて、前記内部同期信号を生成する内部同期信号生成部と、前記メモリ制御部が前記メモリから読み出した前記ラインデータを、前記表示パネルが利用可能なデータ形式にフォーマット変換して出力する出力データ処理部と、を備えることを特徴とする。上記特徴の本発明に係る表示コントローラ回路は、前記計測部が、前記内部信号制御処理において、前記ライン書き込み時間と時間設定係数とを乗算して、前記ライン読み出し処理の繰り返し周期であるライン読み出し時間を求め、前記ライン読み出し期間に基づいて前記設定値を求める。上記特徴の本発明に係る表示コントローラ回路は、複数の時間設定係数を記憶した第1レジスタを備え、前記計測部が、前記内部信号制御処理において、外部入力により、前記複数の時間設定係数の内の1つを選択し、選択された前記時間設定係数と前記ライン書き込み時間を乗算して前記ライン読み出し時間を求め、前記ライン読み出し期間に基づいて前記設定値を求める。上記特徴の本発明に係る表示コントローラ回路は、前記計測部が、前記フレームデータ単位で前記計測処理及び前記内部信号制御処理を実行する。上記特徴の本発明に係る表示コントローラ回路は、前記計測部が、前記フレームデータ単位で前記計測処理を実行し、前回の前記フレームデータにおける前記ライン書き込み時間と、現在の前記フレームデータにおける前記ライン書き込み時間の差を変動量として求め、前記変動量が変更対象範囲内の場合に、現在の前記ライン書き込み時間に基づいて、前記内部信号制御処理を実行する第1処理を実行する。上記特徴の本発明に係る表示コントローラ回路は、前記計測部が、前記フレームデータ単位で前記計測処理を実行し、前回の前記フレームデータにおける前記ライン書き込み時間と、現在の前記フレームデータにおける前記ライン書き込み時間の差を変動量として求め、前記変動量が変更対象範囲内の場合に、現在の前記ライン書き込み時間に基づいて、前記内部信号制御処理を実行する第1処理と、前記フレームデータ単位で前記計測処理及び前記内部信号制御処理を実行する第2処理と、を実行可能に構成され、外部入力に基づいて、前記第1処理または前記第2処理の何れか1つを選択的に実行する。上記特徴の本発明に係る表示コントローラ回路は、複数の前記変更対象範囲を記憶した第2レジスタを備え、前記計測部が、前記第1処理において、外部入力に基づいて、前記複数の変更対象範囲から1つの前記変更対象範囲を選択する。上記特徴の本発明に係る表示コントローラ回路は、前記計測部は、前記計測処理において、前記フレームデータの先頭ラインデータに対応した前記内部同期信号の遷移タイミングを計測して、前記ライン書き込み時間を求める。上記特徴の本発明に係る表示コントローラ回路は、前記計測部は、前記計測処理において、前記フレームデータの先頭から所定数のラインデータに対応した前記内部同期信号の遷移タイミングを複数回計測し、前記内部同期信号の遷移タイミングの間隔の平均値または中間値を算出し、前記ライン書き込み時間を求める。上記特徴の本発明に係る表示コントローラ回路は、前記計測部は、前記計測処理で求めた前記ライン書き込み時間が、前記表示パネルが表示可能な最小時間に基づいて設定された異常判定時間より短い場合は、前記内部信号制御処理において、前記最小時間に基づいて前記設定値を求める。上記特徴の本発明に係る表示コントローラ回路は、前記出力データ処理部は、前記ライン書き込み時間が、前記表示パネルが表示可能な最小時間に基づいて設定された異常判定時間より短い場合は、黒い画面を表示する異常時用フレームデータを出力する。上記特徴の本発明に係る表示コントローラ回路は、前記メモリ制御部が、前記ライン読み出し処理の対象となる前記ラインデータの順序を規定したライン読み出し選択ルールに基づいて、読み出し対象ラインを設定し、前記読み出し対象ラインに対する前記ライン読み出し処理を実行可能に構成されている。上記目的を達成するための本発明に係る表示コントローラ装置は、上記特徴の前記表示コントローラ回路の内、前記入力データ処理部、前記メモリ、前記メモリ制御部、前記内部同期信号生成部、及び、前記出力データ処理部からなる第1表示コントローラ回路が構成された主LSIと、前記表示コントローラ回路の前記計測部と、前記外部同期信号を受け付け、前記計測部に出力する副入力データ処理部からなる第2表示コントローラ回路が構成された副LSIと、を備えることを特徴とする。上記特徴の本発明に係る表示コントローラ装置は、前記副LSIが、前記計測部が求めた前記設定値を、前記主LSIに対し、I2C形式またはSPI形式のデータで出力する。上記特徴の表示コントローラ回路によれば、ラインデータの入力タイミングを規定する外部同期信号、具体的には、入力水平同期信号IHSの遷移タイミングまたは入力データイネーブル信号IDEの遷移タイミングを計測し、ライン書き込み時間を求めて、出力水平同期信号OHSまたは出力データイネーブル信号ODEの周波数を、自動的に設定することができる。即ち、出力水平同期信号OHSまたは出力データイネーブル信号ODEの周波数を、入力水平同期信号IHSまたは入力データイネーブル信号IDEの周波数に追従させて設定することから、搭載されるメモリのラインメモリ数が異なる場合でも、入力映像データの種類が異なる場合でも、同じ表示コントローラ回路で画像破綻に対応できる。更に、上記特徴の表示コントローラ回路は、ラインメモリ数の異なる任意のメモリを利用でき、メモリ以外の構成については同じ構成が適用できることから、メモリ容量の削減によるコスト削減効果に加え、設計工数の削減によるコスト削減効果を期待できる。尚、様々な映像データに対応する方法としては、内部同期信号生成部104のレジスタに、図5の時間TORを設定し、当該時間TORに基づいて、出力水平同期信号OHSの周波数を設定することが考えられる。しかし、出力水平同期信号OHSの周波数は、映像データの種類等に応じて設定する必要があり、映像データが異なると、内部同期信号生成部104のレジスタに設定する時間TORの値を異なる値に設定する必要が生じる。この場合は、外部で最適な周波数を算出する必要があり、設定作業が繁雑になる。更に、複数種類の映像データを表示するための表示コントローラ回路では、映像データの種類が切り替わる毎に、最適な周波数の算出と設定を実行しなければならず、手間がかかる。これに対し、上記特徴の表示コントローラ回路によれば、出力水平同期信号の周波数を、入力水平同期信号の周波数に追従させて自動的に設定することから、最適な周波数の算出や設定作業を簡素化できる。更に、上記特徴の表示コントローラ回路において、ライン書き込み時間に時間設定係数を乗算して、出力水平同期信号の周波数の設定値を求めるように構成すれば、例えば、入力映像データのデータ容量と出力映像データのデータ容量が異なる場合や、ラインデータの書き込み順と読み出し順が異なる場合でも、時間設定係数の変更のみで、最適な設定が可能になる。ここで、入力映像データのデータ容量と出力映像データのデータ容量が異なる場合とは、例えば、入力映像データを拡大して出力する場合等である。この場合、時間設定係数は、データ容量の比で設定可能であることから、最適な周波数を算出する場合に比べ、演算が簡易であり、設定にかかる手間を簡素化できる。また、ラインデータの書き込み順と読み出し順が異なる場合とは、例えば、図7において、ライトポインタwpが、ラインL1~ラインL199まで順に移動し、リードポインタrpが、偶数ラインL0、L2、、L198、奇数ラインL1、L3、、L199の順に移動する場合が考えられる。また、上記特徴の表示コントローラ回路において、予め複数の時間設定係数を設定しておき、選択するように構成すれば、例えば、入力映像データのデータ容量と出力映像データのデータ容量が異なる場合や、ラインデータの書き込み順と読み出し順が異なる場合が混在する表示パネルにおいても、時間設定係数の切り替えのみで対応でき、設定作業を簡素化できる。更に、上記特徴の表示コントローラ回路において、ライン書き込み時間を求める計測処理及び内部同期信号の設定値を求める内部信号制御処理を、フレームデータ毎に行うように構成すれば、フレームデータ単位で最適な設定値を求めることができ、設定値の精度を向上させることができる。また、ライン書き込み時間の変動量が変更対象範囲内の場合にのみ、内部同期信号の設定値を変更する構成にすれば、変更回数を低減して、表示コントローラ回路の消費電力の低減を図ることができる。更に、フレームデータ毎に行うか、変動量が変更対象範囲内の場合のみ行うかを設定可能に構成すれば、フレームデータ毎の設定値の精度を優先するか、消費電力の低減を優先するかを選択可能になり、利用形態に応じた設定が可能になる。また、上記特徴の表示コントローラ回路において、ライン書き込み時間の変動量が変更対象範囲内の場合にのみ、内部同期信号の設定値を変更する構成にした場合に、更に、変更対象範囲を任意に変更できるように構成すれば、例えば、入力映像データの入力タイミングを常に固定する場合、100Hzと120Hzのフレームレートの入力映像データだけに対応するケース、60Hzから128Hzまでのすべてのフレームレートに対応するケース等、入力映像データの種類に応じた設定を容易に行える。上記特徴の表示コントローラ回路において、先頭のラインデータに対応した内部同期信号の遷移タイミングを計測してライン書き込み時間を求めるように構成すれば、回路規模を削減できる。また、先頭から所定数のラインデータに対応した内部同期信号の遷移タイミングを複数回計測し、計測した遷移タイミングの間隔の平均値をライン書き込み時間として求めれば、ライン書き込み時間の測定精度を向上させることができる。更に、計測した遷移タイミングの間隔の中間値を、ライン書き込み時間として求めれば、例えば、突発的に他のライン書き込み時間より大幅に期間の長いライン書き込み時間が生じた場合でも、当該ライン書き込み時間による影響を緩和することができる。上記特徴の表示コントローラ回路において、ライン書き込み時間が異常判定時間より短い場合に、表示パネルが表示可能な最小時間に基づいて設定値を求めるように構成すれば、表示パネルが表示不可能なタイミングで出力映像データが送られるのを防止できる。更に、ライン書き込み時間が異常判定時間より短い場合に、異常時用フレームデータを出力するように構成すれば、乱れのある映像を表示することがなくなる。上記特徴の表示コントローラ装置によれば、表示コントローラ回路の内、入力データ処理部、メモリ、メモリ制御部、内部同期信号生成部、及び、出力データ処理部からなる第1表示コントローラ回路が構成された主LSIと、表示コントローラ回路の計測部と、外部同期信号を受け付け、計測部に出力する副入力データ処理部からなる第2表示コントローラ回路が構成された副LSIと、を備える。このように構成すれば、既存の表示コントローラ回路を用いて主LSIを構成することができるので、副入力データ処理部及び計測部のみで構成された副LSIを追加するだけで、本発明に係る表示コントローラ回路を実現できる。また、上記特徴の表示コントローラ装置において、副LSIが、設定値をI2C形式やSPI形式のデータで出力するように構成すれば、I2CインターフェースやSPIインターフェースを備える既存の表示コントローラ回路を利用することが可能になる。以下、本発明に係る表示コントローラ回路以下、適宜本発明回路と略称する及び表示コントローラ装置以下、適宜本発明装置と略称するの実施形態を図面に基づいて説明する。第1実施形態本発明に係る表示コントローラ装置の第1実施形態について、図1及び図2を基に説明する。本発明装置DU1の構成について、図1を基に説明する。本発明装置DU1は、図1に示すように、液晶ディスプレイやCRT等で構成され、本発明回路1Aから出力される映像データXDを表示する表示パネル2と、入力映像データIDを受け付け、表示パネル2で利用可能な映像データXDに変換し、表示パネル2に対して出力する表示コントローラ回路1Aを備えて構成されている。ここで、入力映像データIDは、本実施形態では、1フレームデータ当たりのラインデータ数が1080、1ラインデータ当たりのピクセル数が1920のFHD形式の映像データを想定している。更に、フレームデータは、RGBデータであり、RGB夫々のデータ階調が8ビットの場合を想定している。尚、フレームデータの色数、データ階調及びデータ形式等は、これに限るものではない。1080ライン×1920ピクセルのFHD形式ではなく、768ライン×1366ピクセルまたは720ライン×1280ピクセルのWXGA形式のデータ等、他の形式であっても良い。更に、色数が4色のデータであっても良いし、データ階調が10ビットや6ビットであっても良い。表示パネル2は、本実施形態では、FHD形式の映像データ、即ち、1フレームデータ当たり1080ラインデータの映像データを表示可能に構成されている。尚、表示パネル2の構成については、これに限るものではなく、入力映像データIDが、WXGA形式等の他の形式の映像データである場合に、当該他の形式の映像データを表示可能であっても良い。更に、表示対象の入力映像データIDが複数種類ある場合は、複数の形式の映像データを表示可能であっても良い。本発明回路1Aは、フレームデータと、ラインデータの入力タイミングを規定する外部同期信号を受け付ける入力データ処理部11と、複数のラインデータを記憶するメモリ12と、外部同期信号に同期して周期的に、1ライン分のラインデータをメモリ12に書き込むライン書き込み処理、及び、ラインデータの出力タイミングを規定する内部同期信号に同期して周期的に、1ライン分のラインデータをメモリ12から読み出すライン読み出し処理の実行を制御するメモリ制御部13と、外部同期信号の遷移タイミングを計測して、ライン書き込み処理の繰り返し周期であるライン書き込み時間を求める計測処理、及び、ライン書き込み時間に基づいて、内部同期信号の周波数を設定するための設定値を求める内部信号制御処理を実行する計測部16と、計測部16が求めた設定値に基づいて、内部同期信号を生成する内部同期信号生成部14と、メモリ制御部13がメモリ12から読み出したラインデータを、表示パネル2が利用可能なデータ形式にフォーマット変換して出力する出力データ処理部15と、を備えている。入力データ処理部11は、入力映像データID、入力垂直同期信号IVS、入力水平同期信号IHS、及び、入力データイネーブル信号IDEを受け付け、入力映像データIDの画質調整を行い、後述するメモリ制御部13に、入力映像データID、入力垂直同期信号IVS、入力水平同期信号IHS、及び、入力データイネーブル信号IDEを出力する。ここで、図2は、本実施形態における各種信号の信号波形を示している。尚、本実施形態では、図2の入力映像データID、入力垂直同期信号IVS、入力水平同期信号IHS及び入力データイネーブル信号IDEの入力タイミング及び波形が、図5に示す従来の入力タイミング及び波形と同じである場合を想定しているが、これに限るものではない。各信号の極性が逆であっても良い。更に、入力データ処理部11は、計測部16に、外部同期信号として、入力水平同期信号IHSを出力する。尚、入力データ処理部11は、入力水平同期信号IHSではなく、入力データイネーブル信号IDEを出力するように構成しても良いし、入力水平同期信号IHSと入力データイネーブル信号IDEの両方を出力するように構成しても良い。本実施形態の入力データ処理部11は、更に、計測部16に対し、フレームデータの先頭のラインデータを認識するために、入力垂直同期信号IVSを出力する。メモリ12は、本実施形態では、1つのラインデータを記憶するラインメモリの数が200の不揮発性メモリであり、ラインL0~L199までアドレスが割り当てられている。また、本実施形態では、ライン書き込み速度がライン読み出し速度より遅い場合、即ち、ライン書き込み時間TIR-Hブランクの時間がライン読み出し処理の繰り返し周期であるライン読み出し時間TOR-Hブランクの時間より長い場合を想定している。更に、メモリ12は、あるアドレスのラインメモリに対するライン書き込み処理の実行中に、他のアドレスのラインメモリに対する読み出し処理を同時に実行することが可能に構成されている。メモリ制御部13は、図2に示す入力データイネーブル信号IDEがHレベルになると、ライトポインタwpの値をインクリメントしライトポインタwpの値が199の場合は0にする、ライトポインタwpが示すラインメモリに、入力された入力映像データIDを構成するラインデータIDii=1~n、本実施形態ではn=1080を書き込む。また、メモリ制御部13は、出力データイネーブル信号ODEがHレベルになると、リードポインタrpの値をインクリメントしリードポインタrpの値が199の場合は0にする、リードポインタrpが示すラインメモリから、ラインデータIDiを読み出し、出力データ処理部15に出力する。また、後述する計測部16において、異常判定された場合は、出力データ処理部15に対し、異常判定信号を出力する。内部同期信号生成部14は、本実施形態では、図2に示す入力垂直同期信号IVSの立ち下がりから出力垂直同期信号OVSの立ち下がりまでの時間T1、出力側の1フレーム期間TOF図示せずにおいて、出力垂直同期信号OVSの最初の立ち下がりから、出力データイネーブル信号ODEが最初にHレベルになる周期の先頭を示す出力水平同期信号OHSの立ち下がりまでの時間T2、出力垂直同期信号OVSがHレベルに遷移した後、出力水平同期信号OHSの最初の立ち下がりから出力データイネーブル信号ODEの最初の立ち上がりまでの時間T3、及び、ライン読み出し時間TORを設定するためのレジスタを備えている。内部同期信号生成部14は、時間T1~T3、TORの設定に従って、出力垂直同期信号OVS、出力水平同期信号OHS、出力データイネーブル信号ODEを生成し、メモリ制御部13に出力する。尚、本実施形態では、内部同期信号の周波数を設定するための設定値として、ライン読み出し時間TORを想定しているが、これに限るものではなく、内部同期信号の周波数等、他の値を設定値として用いても良い。尚、時間T1~T3は、図2に示すように、ライトポインタwpが図7に示すラインL199のときに、リードポインタrpがラインL0となるように設定される。計測部16は、本実施形態では、フレームデータ単位で計測処理及び内部信号制御処理を実行するように構成されており、入力垂直同期信号IVSの立ち下がりから出力垂直同期信号OVSの立ち下がりまでの時間T1の間に、計測処理を実行する。更に、図示しないが、計測部16は、入力水平同期信号IHSがLレベルになると0にリセットされ、動作クロックに同期して1ずつインクリメントするカウンタを備えている。更に、計測部16は、表示パネル2が表示可能な最小時間と、当該最小時間に基づいて設定された異常判定時間とを記憶した異常判定用レジスタを備えている。計測部16は、計測処理において、フレームデータの先頭ラインデータに対応した水平同期信号OHSの遷移タイミングを計測して、ライン書き込み時間を求める。より具体的には、先ず、入力垂直同期信号IVSのLレベルからHレベルへの遷移を検出して、フレームデータの先頭を認識する。フレームデータの先頭が認識されると、最初の入力水平同期信号IHSの立ち下がりで、カウンタのカウント動作を開始し、次の入力水平同期信号IHSの立ち下がりにより、カウンタが0にリセットされる直前の値カウンタの最大値を、ライン書き込み時間TIRとして求める。尚、入力水平同期信号IHSの立ち上がりから次の立ち上がりまでの時間を計測しても良いし、入力データイネーブル信号IDEの立ち上がりから次の立ち上がりまでの時間、或いは、立ち下がりから次の立ち下がりまでの時間を計測するように構成しても良い。また、本実施形態では、フレームデータの先頭ラインデータに対応した入力水平同期信号IHSの遷移タイミングを計測して、ライン書き込み時間を求めたが、これに限るものではない。例えば、フレームデータの先頭から所定数のラインデータに対応した入力水平同期信号IHSの遷移タイミングを複数回計測し、計測した遷移タイミングの間隔の平均値または中間値を算出してライン書き込み時間を求めても良い。この場合において、平均値または中間値を算出するためのラインデータ数を、外部から任意に設定できるように構成するのも好適である。計測部16は、内部信号制御処理において、計測処理で求めたライン書き込み時間TIRと異常判定用レジスタの異常判定時間を比較する異常判定処理を行う。ライン書き込み時間TIRが異常判定時間より長い場合は、計測処理で求めたライン書き込み時間TIRをライン読み出し時間TORとし、内部同期信号生成部14のレジスタに書き込む。内部同期信号生成部14のレジスタのライン読み出し時間TORの更新は、出力垂直同期信号OVSが立ち下がるタイミングで行う。これにより、1フレームデータ内でのライン読み出し時間TORは一定となり、安定したライン読み出し処理が可能になる。計測部16は、計測処理で求めたライン書き込み時間TIRが、異常判定時間より短い場合は、最小時間に基づいて設定値を求める。より具体的には、当該最小時間を、ライン読み出し時間TORとして、内部同期信号生成部14のレジスタに書き込む。更に、異常判定結果を、メモリ制御部13に対して出力する。出力データ処理部15は、メモリ制御部13から、ラインデータODii=1~1080、出力垂直同期信号OVS、出力水平同期信号OHS、及び、出力データイネーブル信号ODEを受け付け、ラインデータODiを表示パネル2が利用可能なデータ形式にフォーマット変換して出力する。出力データ処理部15は、メモリ制御部13から異常判定信号を受け付けた場合は、黒い画面を表示する異常時用ラインデータで構成される異常時用フレームデータを出力する。本発明回路1Aでは、ライン読み出し時間TORをライン書き込み時間TIRと同じ時間に設定することで、ライトポインタwpとリードポインタrpの一方のポインタが他方のポインタを追い越すのを防止する。また、本発明回路1Aでは、本発明回路1Aが自動的に、ライン読み出し時間TORをライン書き込み時間TIRに追従設定するので、本発明回路1Aに、異なるライン書き込み時間の映像データIDが入力された場合でも、外部から設定変更等を行うことなく、画像破綻を回避できる。尚、本実施形態では、入力データ処理部11から、計測部16に、外部同期信号を入力する構成としたが、入力データ処理部11を介さずに、直接計測部16に入力する構成であっても良い。また、計測部16は、異常判定処理を行わず、常に、ライン読み出し時間TORをライン書き込み時間TIRと同じ値に設定する構成であっても良い。第2実施形態本発明に係る表示コントローラ装置の第2実施形態について、図1及び図2を基に説明する。上記第1実施形態では、ライン読み出し時間をライン書き込み時間と同じ時間に設定する場合について説明したが、本実施形態では、計測部16において、ライン読み出し処理の繰り返し周期であるライン読み出し時間をライン書き込み時間とは異なる時間に設定する場合について説明する。本発明装置DU1の構成について、図1を基に説明する。本発明装置DU1は、上記第1実施形態と同様に、本発明回路1Aから出力される映像データXDを表示する表示パネル2と、入力映像データIDを受け付け、表示パネル2で利用可能な映像データXDに変換し、表示パネル2に対して出力する本発明回路1Aを備えて構成されている。ここで、入力映像データIDの構成は、上記第1実施形態と同じであり、1フレームデータ当たりのラインデータ数が1080のFHD形式の映像データを想定している。表示パネル2は、本実施形態では、1フレームデータ当たり1204ラインデータの映像データを表示するように構成されている。本発明回路1Aは、上記第1実施形態と同様に、入力データ処理部11、メモリ12、メモリ制御部13、計測部16、内部同期信号生成部14、及び、出力データ処理部15を備えており、入力データ処理部11、メモリ12、メモリ制御部13、及び、内部同期信号生成部14の構成は、上記第1実施形態と同じである。出力データ処理部15は、本実施形態では、入力映像データIDのラインデータ数1080より、表示パネル2に出力する映像データXDのラインデータ数1204が多いことから、入力映像データIDに均等にダミーデータを挿入して、映像データXDを生成し表示パネル2に出力する。具体的には、出力データ処理部15は、メモリ制御部13から出力された1フレームデータ当たり1080ラインデータの映像データODに、均等に124のダミーラインデータを挿入して、1フレームデータ当たり1204ラインデータの映像データXDに変換する。計測部16は、本実施形態では、上記第1実施形態と同様に、フレームデータ単位で計測処理及び内部信号制御処理を実行するように構成されており、入力垂直同期信号IVSの立ち下がりから出力垂直同期信号OVSの立ち下がりまでの時間T1の間に、計測処理を実行する。尚、計測処理の実行方法は、上記第1実施形態と同じである。ここで、本実施形態では、入力される映像データIDの1フレームデータ当たりのラインデータ数より、表示パネル2に出力する映像データXDの1フレームデータ当たりのラインデータ数が多くなっている拡大画像を出力する。このような場合には、ライン読み出し時間TORをライン書き込み時間TIRと同じ値に設定すると、ダミーラインデータを挿入し出力するときは、ライン読み出し処理が一時停止することになるため、本発明回路1Aから映像データXDを出力するのにかかる時間が、本発明回路1Aに入力映像データIDを入力する時間より長くなる。即ち、ライトポインタwpの平均移動速度より、リードポインタrpの平均移動速度が遅くなり、ライトポインタwpがリードポインタrpを追い越す可能性が出てくるため、ライン読み出し時間を、ライン書き込み時間より短く設定する必要がある。計測部16は、内部信号制御処理において、ライン書き込み時間と時間設定係数とを乗算してライン読み出し時間TORを求め、ライン読み出し期間TORに基づいて設定値を求める。具体的には、例えば、フレームデータ全体で、書き込み時間TIFと読み出し時間TOFが同じになるように、映像データIDのラインデータ数と映像データXDのラインデータ数の比1より小さい値を時間設定係数とする。尚、映像データIDのラインデータ数が、映像データXDのラインデータ数より多い場合縮小して画像表示を行う場合等でも、映像データIDのラインデータ数と映像データXDのラインデータ数の比1より大きい値を時間設定係数とすることで、対応可能である。また、ライン読み出し時間をライン書き込み時間と同じに設定する場合は、時間設定係数を1に設定すれば良い。このように、時間設定係数を設定可能に構成することで、映像データIDのラインデータ数と映像データXDのラインデータ数が異なる場合でも、簡易且つ容易な設定で、ライトポインタwpとリードポインタrpの一方のポインタが他方のポインタを追い越すことがない表示コントローラ回路を実現できる。尚、本実施形態において、計測部16に、複数の時間設定係数を記憶した第1レジスタを設け、内部信号制御処理において、外部入力により、複数の時間設定係数から1つの時間設定係数を選択し、選択された時間設定係数とライン書き込み時間TIRを乗算してライン読み出し時間TORを求めるように構成しても良い。外部入力の方法としては、例えば、時間設定係数の選択用のレジスタを設ける、或いは、入力端子から時間設定係数選択用データを入力する等が考えられる。第3実施形態本発明に係る表示コントローラ装置の第3実施形態について、図1及び図2を基に説明する。上記第1実施形態及び第2実施形態では、フレームデータ単位で、フレームデータ毎に、計測処理及び内部信号制御処理を実行する場合について説明したが、本実施形態では、計測部16における内部信号制御処理の実行タイミングが異なる場合について説明する。本発明装置DU1の構成について、図1を基に説明する。本発明装置DU1は、上記第1実施形態と同様に、本発明回路1Aから出力される映像データXDを表示する表示パネル2と、入力映像データIDを受け付け、表示パネル2で利用可能な映像データXDに変換し、表示パネル2に対して出力する表示コントローラ回路を備えて構成されている。ここで、入力映像データIDの構成は、上記第1実施形態と同じであり、1フレームデータ当たりのラインデータ数が1080のFHD形式の映像データを想定している。表示パネル2は、本実施形態では、1フレームデータ当たりのラインデータ数が1080のFHD形式の映像データ等、複数種類の映像データを表示可能に構成されている。本発明回路1Aは、上記第1実施形態及び第2実施形態と同様に、入力データ処理部11、メモリ12、メモリ制御部13、計測部16、内部同期信号生成部14、及び、出力データ処理部15を備えており、入力データ処理部11、メモリ12、メモリ制御部13、内部同期信号生成部14、及び、出力データ処理部15の構成は、上記第1実施形態と同じである。計測部16は、本実施形態では、フレームデータ単位で計測処理を実行し、前回のフレームデータにおけるライン書き込み時間と、現在のフレームデータにおけるライン書き込み時間の差を変動量として求め、変動量が変更対象範囲内の場合に、現在のライン書き込み時間に基づいて、内部信号制御処理を実行する第1処理を実行するように構成されている。尚、計測処理及び内部信号制御処理の実行方法は、上記第1実施形態と同じである。具体的には、ライン書き込み時間を記憶するレジスタを用意しておき、計測処理の実行後、当該レジスタに記憶された前回のフレームデータのライン書き込み時間と、計測処理で求めたライン書き込み時間の時間差を変動量として求める。計測部16は、変動量が所定の閾値より大きい場合、即ち、変更対象範囲内の場合は、内部信号制御処理を実行し、上記レジスタのライン書き込み時間を更新する。例えば、入力映像データIDの入力周波数が、100Hzと120Hzの2つに限られている場合には、変更対象範囲を、100Hzと120Hzで切り替わったことを検出できる値に設定する。このように構成すれば、内部信号制御処理の実行回数を少なくして消費電力を抑えることが可能になり、特に、入力映像データIDの種類が限られている場合には有用である。尚、本実施形態では、変更対象範囲が設定されている場合第1処理について説明したが、第1処理とフレームデータ単位で計測処理及び内部信号制御処理を実行する第2処理を実行可能に構成し、外部入力に基づいて、第1処理または第2処理の何れか1つを選択的に実行するように構成しても良い。外部入力の方法としては、例えば、第1処理及び第2処理の選択用のレジスタを設ける、或いは、入力端子から第1処理及び第2処理の選択用データを入力する等が考えられる。また、本実施形態において、計測部16が、複数の変更対象範囲を記憶した第2レジスタを備え、第1処理において、外部入力に基づいて、複数の変更対象範囲から1つの変更対象範囲を選択するように構成しても良い。更に、例えば、外部からアクセス可能なレジスタを設け、変更対象範囲を直接設定できるように構成しても良い。更に、本実施形態において、第2実施形態と同様に、時間設定係数を用いてライン読み出し処理を実行可能に構成しても良い。第4実施形態本発明に係る表示コントローラ装置の第4実施形態について、図1及び図2を基に説明する。上記第1実施形態及び第2実施形態では、ライン0~ライン199までこの順に、ライン書き込み処理及びライン読み出し処理を実行する場合について説明したが、本実施形態では、ライン読み出し処理を実行する順序が異なる場合について説明する。本発明装置DU1の構成について、図1を基に説明する。本発明装置DU1は、上記第1実施形態と同様に、本発明回路1Aから出力される映像データXDを表示する表示パネル2と、入力映像データIDを受け付け、表示パネル2で利用可能な映像データXDに変換し、表示パネル2に対して出力する表示コントローラ回路を備えて構成されている。ここで、入力映像データIDの構成は、上記第1実施形態と同じであり、1フレームデータ当たりのラインデータ数が1080のFHD形式の映像データを想定している。表示パネル2は、1フレームデータ当たりのラインデータ数が1080のFHD形式の映像データ等、1または複数種類の映像データを表示可能に構成されている。尚、本実施形態の表示パネル2は、搭載された液晶ドライバの発熱対策のために、メモリ12に格納されているラインデータの偶数ラインと奇数ラインをまとめて読み出すことを要求するものである。本発明回路1Aは、上記第1実施形態と同様に、入力データ処理部11、メモリ12、メモリ制御部13、計測部16、内部同期信号生成部14、及び、出力データ処理部15を備えており、入力データ処理部11、メモリ12、内部同期信号生成部14、及び、出力データ処理部15の構成は、上記第1実施形態と同じである。メモリ制御部13は、本実施形態では、ライン読み出し処理の対象となるラインデータの順序を規定したライン読み出し選択ルールに基づいて、読み出し対象ラインを設定し、読み出し対象ラインに対するライン読み出し処理を実行可能に構成されている。ここでは、表示パネル2の要求に応じて、ライン読み出し選択ルールとして、偶数ラインL0~L198、奇数ラインL1~L199の順にライン読み出し処理を実行する。計測部16は、本実施形態では、上記第1実施形態と同様に、フレームデータ単位で計測処理及び内部信号制御処理を実行するように構成されている。計測処理及び内部信号制御処理の実行方法は、上記第1実施形態と同じである。尚、上記第3実施形態と同様に、ライン書き込み時間の変動量が大きい場合のみ内部信号制御処理を実行する第1処理を実行するように構成しても良いし、第1処理及び第2処理を選択的に実行可能に構成しても良い。本実施形態では、メモリ制御部13におけるライン読み出し処理において、リードポインタrpが、偶数ラインに対するライン読み出し処理と奇数ラインに対するライン読み出し処理の切り替え時に、ラインL0またはL1に戻るため、リードポインタrpの移動速度の制限範囲はより厳しくなる。しかし、例えば、図2に示す時間T1~T3を、ライトポインタwpがラインL100メモリ12の容量の半分にあるときに、リードポインタrpの移動をL0から開始するように設定し、ライン書き込み時間TIRをライン読み出し時間TORとすれば、ポインタの一方が他方を追い越すことはなくなる。即ち、ライン読み出し処理の対象となるラインデータの順序が異なる場合でも、ライン読み出し速度をライン書き込み速度に追従させ、且つ、内部同期信号生成部14のレジスタを適切に設定するのみで対応できる。第5実施形態本発明に係る表示コントローラ装置の第2実施形態について、図3を基に説明する。本実施形態では、上記第1~第4実施形態とは、本発明装置DU2の構成が異なる場合について説明する。本発明装置DU2の構成について、図3を基に説明する。本発明装置DU2は、本発明回路1Bから出力される映像データXDを表示する表示パネル2と、入力データ処理部11、メモリ12、メモリ制御部13、内部同期信号生成部14、出力データ処理部15、及び、I2C/SPIインターフェース部17からなる第1表示コントローラ回路が構成された主LSI10Aと、計測部16と、外部同期信号を受け付け、計測部16に出力する副入力データ処理部18からなる第2表示コントローラ回路が構成された副LSI10Bと、を備えて構成されている。本実施形態では、主LSI10Aと副LSI10Bの2つのLSIで本発明回路1Bを構成している。尚、表示パネル2の構成は、上記第1実施形態と同じである。また、入力映像データIDの構成は、上記第1実施形態と同じであり、フレームデータが1080のラインデータを備えている。更に、主LSI10Aのメモリ12、メモリ制御部13、及び、出力データ処理部15の構成は、上記第1実施形態~第4実施形態の構成と同じである。主LSI10Aの入力データ処理部11は、外部から、入力映像データID、入力垂直同期信号IVS、入力水平同期信号IHS、及び、入力データイネーブル信号IDEを受け付け、入力映像データIDの画質調整を行い、後述するメモリ制御部13に、入力映像データID、入力垂直同期信号IVS、入力水平同期信号IHS、及び、入力データイネーブル信号IDEを出力する。内部同期信号生成部14は、上記第1実施形態と同様に、時間T1~T3、TORを設定するレジスタを備え、時間T1~T3、TORの設定に従って、出力垂直同期信号OVS、出力水平同期信号OHS、出力データイネーブル信号ODEを生成し、メモリ制御部13に出力するように構成されている。I2C/SPIインターフェース部17は、後述する副LSI10Bから、内部同期信号生成部14のレジスタに時間T1~T3、TORを設定するための出力同期設定コマンドを受け付け、当該出力同期設定コマンドに基づいて、内部同期信号生成部14のレジスタの設定値を更新する。副LSI10Bの副入力データ処理部18は、外部から、入力垂直同期信号IVS及び入力水平同期信号IHSを受け付け、計測部16に、入力垂直同期信号IVS及び入力水平同期信号IHSを出力する。計測部16は、本実施形態では、フレームデータ単位で計測処理及び内部信号制御処理を実行するように構成されている。計測部16は、内部信号制御処理の実行後、内部信号制御処理で求めた設定値を内部同期信号生成部14のレジスタに設定するための出力同期設定コマンドを生成し、主LSI10Aに対し、I2C形式またはSPI形式で出力同期設定コマンドを出力する。本実施形態では、表示コントローラ回路が、主LSI10Aと副LSI10Bの2つで構成されていることから、ライン読み出し時間をライン書き込み時間に追従させる機能が必要ないユーザには、主LSI10Aのみを提供し、追従機能を必要とするユーザには、副LSI10Bを実装して提供する等、ユーザの要望に応じた装置が実現できる。