"互いに対向する第1,第2の主面を有し,第1導電型の不純物を第1の濃度含有するシリコン基板と,前記第1の主面側に配置されるMOS型半導体構造と,前記第2の主面側に配置され,前記不純物を前記第1の濃度より大きい第2の濃度含有する高濃度層と,前記高濃度層上に配置され,硫黄又はアンチモンを含む,ニッケルシリサイド層と,前記ニッケルシリサイド層上に配置される金属層と,を具備する半導体装置。前記シリコン基板の不純物濃度が11016atoms/cm3以下である請求項1記載の半導体装置。前記高濃度層の不純物濃度が11017atoms/cm3以上である請求項1または2に記載の半導体装置。前記MOS型半導体構造が,前記第1の主面上に配置される第1のゲート絶縁膜と,前記ゲート絶縁膜上に配置されるゲートと,前記ゲートを覆う第2のゲート絶縁膜と,前記第1の主面上に配置されるソース電極と,前記第1の主面下に配置され,前記ソース電極と前記第1のゲート絶縁膜に跨がる,前記第1導電型の不純物を含む第1の領域と,前記第1の主面下に,前記ソース電極と,前記第1の領域と,前記第1のゲート絶縁膜に跨がる,第2導電型の不純物を含む第2の領域と,を有する,請求項1乃至3のいずれか1項に記載の半導体装置。前記MOS型半導体構造が,前記第2の領域下に配置され,前記第2導電型の不純物を含む,ピラーをさらに有する,請求項1乃至4のいずれか1項に記載の半導体装置。互いに対向する第1,第2の主面を有し,第1導電型の不純物を第1の濃度含有するシリコン基板の第1の主面に,半導体素子を形成する工程と,前記第2の主面上に,前記不純物を前記第1の濃度より大きい第2の濃度含有する高濃度層を形成する工程と,前記高濃度層上に,硫黄又はアンチモンを含む,ニッケルシリサイド層を形成する工程と,前記ニッケルシリサイド層上に,金属層を形成する工程と,を具備する半導体装置の製造方法。前記高濃度層が,前記シリコン基板への燐のインプランテーションによって形成される請求項6記載の半導体装置の製造方法。前記ニッケルシリサイド層が,スパッタリングによって形成される請求項6または7に記載の半導体装置の製造方法。本発明は,エピ基板を用いずに,形成可能な半導体装置およびその製造方法を提供することを目的とする。実施形態の半導体装置は,シリコン基板と,半導体素子と,高濃度層と,ニッケルシリサイド層と,金属層と,を具備する。シリコン基板は,互いに対向する第1,第2の主面を有し,第1導電型の不純物を第1の濃度含有する。MOS型半導体構造は,第1の主面側に配置される。高濃度層は,第2の主面側に配置され,前記不純物を前記第1の濃度より大きい第2の濃度含有する。ニッケルシリサイド層は,前記高濃度層上に配置され,硫黄又はアンチモンを含む。金属層は,ニッケルシリサイド層上に配置される。以下,図面を参照して,実施形態を詳細に説明する。図1に示す,一実施形態に係るMOS半導体装置10は,ディスクリート半導体装置,特に中高耐圧例えば,700V程度のMOS半導体装置具体的には,MOSFETmetaloxidesiliconfieldeffecttransistorである。図1に示すように,MOS半導体装置10は,低濃度基板11,MOS型半導体構造12,高濃度層13,ニッケルNiシリサイド層14,メタル金属層15を有する。低濃度基板11は,例えば,MCZMagneticCzochralsk法法によって作成された,n型のシリコン基板である。低濃度基板11は,不純物として,例えば,燐Pを11014atoms/cm3以上,11016atoms/cm3以下含む一例として,例えば,11014atoms/cm3台程度。低濃度基板11は,互いに対向する第1,第2の主面を有し,第1導電型の不純物を第1の濃度含有するシリコン基板に対応する。低濃度基板11および高濃度層13での不純物濃度はそれぞれ,二次イオン質量分析SIMSによって測定できる。ニッケルNiシリサイド層14中の硫黄S又はアンチモンSbの量質量も二次イオン質量分析SIMSによって測定できる。MOS型半導体構造12は,低濃度基板11の上面側に形成される。MOS型半導体構造12は,p型ピラー21,p領域22,n領域23,p領域24,ゲート絶縁膜25,ゲート26,ゲート絶縁膜27,ソース電極28を有する。p型ピラー21は,p型のシリコンからなる柱状部材である。p型ピラー21は,その周囲のn型の低濃度基板11と共に,p型領域,n型領域が周期的に配置された構造スーパージャンクションSJ構造を形成する。SJ構造は,MOS半導体装置10のON抵抗の低減に寄与する。即ち,MOS半導体装置10はスーパージャンクション型MOSFETである。p領域22,n領域23,p領域24はそれぞれ,p型,n型,p型のシリコンが配置される領域である。p領域22は,p領域24を介して,ソース電極28に接続される。p領域22,p領域24を合わせた領域は,第1の主面下に,前記ソース電極と,前記第1の領域と,前記第1のゲート絶縁膜に跨がる,第2導電型の不純物を含む第2の領域に対応する。n領域23は,第1の主面下に配置され,前記ソース電極と前記第1のゲート絶縁膜に跨がる,前記第1導電型の不純物を含む第1の領域に対応する。ゲート絶縁膜25は,第1の主面上に配置される第1のゲート絶縁膜に対応する。ゲート絶縁膜27は,ゲートを覆う第2のゲート絶縁膜に対応する。ゲート26に電圧が印加されると,ゲート絶縁膜25とn領域23およびp領域22の界面にチャネルが形成され,電子がソース電極28からチャネルを経由して,p型ピラー21の間の低濃度基板11に通過し,最終的に,メタル層15ドレイン電極に流れ込む。ここで,SJ構造が存在することで,低濃度基板11での不純物濃度をある程度大きくしても高耐圧を確保できる。即ち,SJ構造でのp型ピラー21の間隔を小さくして,その間での空乏層の形成を容易とすることで,高耐圧の確保が容易となる。この結果,高耐圧と低ON抵抗の両立が容易となる。高濃度層13,硫黄S又はアンチモンを含んだニッケルNiシリサイド層14,メタル層15が低濃度基板11の裏面側に,積層して配置される。高濃度層13は,不純物濃度が低濃度基板11より高い,シリコンの層である。高濃度層13は,不純物として,例えば,燐Pを,例えば,11017atoms/cm3以上,11020atoms/cm3以下含む一例として,例えば,11017atoms/cm3台程度。後述のように,高濃度層13は,低濃度基板11への不純物例えば,燐Pの打ち込みイオンインプランテーション,拡散等により形成できる。高濃度層13の厚さは,例えば,10nm以上,2000nm以下の範囲で適宜に選択できる一例として,200nm程度。高濃度層13は,概ね,Niシリサイド層14より厚く,メタル層15より薄い。なお,p型ピラー21の底部は,高濃度層13に到達しない。高濃度層13は,MOS半導体装置10の動作時における低濃度基板11中の空乏層の成長を制限し,空乏層がメタル金属層15に到達しないようにするためのものである。また,高濃度層13は,後述のように,Niシリサイド層14によるオーミックコンタクトの実現を補助する機能も有する。Niシリサイド層14は,Sを含有する。Niシリサイド層14でのSの濃度は,例えば,0.1質量以上,50質量以下の範囲で適宜に選択できる一例として,1質量程度。Niシリサイド層14の厚さは,例えば,10nm以上,300nm以下の範囲で適宜に選択できる一例として,100nm程度。Niシリサイド層14は,概ね,Niシリサイド層14,およびメタル層15より薄い。Niシリサイド層14は,低濃度基板11とメタル層15との間に挟まれるように配置され,低濃度基板11とメタル層15裏面電極のオーミックコンタクトを得るために設けられる。即ち,本実施形態では,Niシリサイド層14を用いることで,MCZ法によって作成されたシリコン基板低濃度基板11を利用可能となり,後述の比較例1,2のように,エピ基板やOSLワンサイドラッピング基板を使用することを要しない。この結果,本実施形態では,エピ基板やOSL基板を用いる場合と比べて,安価な半導体装置を提供できる。ここで,Niシリサイド層14とオーミックコンタクトの関係を説明する。図2A,Bはそれぞれ,コンタクト構造の一例および比較例を表す図である。一例に係るコンタクト構造C1では,低濃度基板11,MOS型半導体構造12,ニッケルNiシリサイド層14,メタル金属層15を有する。比較例に係るコンタクト構造C0では,低濃度基板11,MOS型半導体構造12,メタル金属層15を有する。コンタクト構造C1,C0の低濃度基板11は,燐Pを11014atoms/cm3含む,n型のシリコン基板とする。コンタクト構造C1では,MOS半導体装置10から高濃度層13が除外されている。また,コンタクト構造C0では,コンタクト構造C1からさらにニッケルNiシリサイド層14が除外されている。図3A,Bはそれぞれ,コンタクト構造C1,C0での電圧-電流特性を表す図である。コンタクト構造C1では,オーミックコンタクトであるのに対し,コンタクト構造C0では,非オーミックコンタクトである。即ち,コンタクト構造C0では,低濃度基板11燐Pを11014atoms/cm3程度含む,n型のシリコン基板と,メタル金属層15との間に,障壁が発生し,オーミックコンタクトの実現を阻んでいる。これに対して,コンタクト構造C1では,低濃度基板11とメタル金属層15との間に,硫黄を含むニッケルシリサイド層14が介在することで,これらの界面での障壁の発生を制限でき障壁の高さの低減,オーミックコンタクトが実現される。即ち,低濃度基板11Siとニッケルシリサイド層14の界面に,硫黄Sがゲッタリングされた高濃度層13が形成される。この結果,硫黄Sにより低濃度基板11Siの界面準位が,メタル層15の金属のフェルミ準位まで下がった状態で固定されフェルミ準位のピニング現象,オーミックコンタクトとなる。後に,比較例1で示すように,低濃度基板11に替えて,例えば,21019と不純物濃度が高いシリコン基板高濃度基板を用いて,基板,メタル金属層15間での障壁の発生を制限している。これに対して,本実施形態のMOS半導体装置10では,低濃度基板11とメタル金属層15との間に,硫黄又はアンチモンを含むニッケルシリサイド層14を介在させることで,高濃度基板を用いること無く,障壁の発生を制限し,オーミックコンタクトを実現できる。更に,MOS半導体装置10では,コンタクト構造C1と比較して,低濃度基板11とニッケルNiシリサイド層14の間に,高濃度層13が介在する。低濃度基板11より不純物濃度の高い高濃度層13を用いることで,低濃度基板11とニッケルNiシリサイド層14が直接接触する場合コンタクト構造の一例と比較して,良好なオーミックコンタクトを実現できる。以上のように,本実施形態では,イオウS又はアンチモンSbを含有したNiシリサイド層14が介在することで,不純物濃度が比較的低い例えば,11014~11017atoms/cm3低濃度基板11とメタル金属層15裏面メタル間でのオーミックコンタクトが実現される。また,低濃度基板11の裏面に,例えば,不純物濃度が11017atoms/cm3の高濃度層13が配置されることで,MOS半導体装置10の動作時の空乏層の伸びを制限でき,MOS半導体装置10の動作の安定性が向上する。MOS半導体装置10の製造方法図4~図6を参照しながら,MOS半導体装置10の製造方法を説明する。1低濃度基板11の準備ステップS11,図5A低濃度基板11は,例えば,MCZ法によって作成された,燐Pを11014atoms/cm3含む,例えば,厚さ625μmのシリコン基板である。MCZ法MagneticCzochralsk法では,坩堝に多結晶のシリコンおよびドーパントここでは,P燐を入れ,不活性ガス雰囲気中で加熱して溶融し,磁場を印加する。そして,種結晶を浸し,引上げることで,種結晶と同じ方位配列のインゴットを形成する。シリコン融液に磁場を印加することで,溶解シリコン内の対流を抑制し,対流による結晶中への酸素の取り込みが低減される。2MOS型半導体構造12の形成ステップS12,図5B例えば,次のようにして低濃度基板11にMOS型半導体構造12を形成する。1p型ピラー21の形成低濃度基板11をエッチングして,トレンチ穴を形成し,そのトレンチ中に,不純物として,例えば,ボロンBを含むp型のシリコンを形成する。この結果,低濃度基板11内に埋め込まれたp型ピラー21が形成される。2p領域22の形成例えば,イオン-インプランテーション,拡散等を用いて,低濃度基板11上面に,不純物として,例えば,ボロンBを含むp型の不純物が配置されたp領域22を形成する。3n領域23の形成例えば,イオン-インプランテーション,拡散等を用いて,p領域22の一部に,不純物として,例えば,燐Pを含むn型の不純物が配置されたn領域23を形成する。4p領域24の形成例えば,イオン-インプランテーション,拡散等を用いて,n領域23の一部に,不純物として,例えば,ボロンBを含むp型の不純物が配置されたp領域24を形成する。5ゲート絶縁膜25,ゲート26の形成低濃度基板11上面に,絶縁膜およびポリシリコン膜を形成して,パターニングすることで,ゲート絶縁膜25,ポリシリコンからなるゲート26を形成する。6ゲート絶縁膜27の形成ゲート26上に,絶縁膜を形成して,パターニングすることで,ゲート絶縁膜27を形成する。7ソース電極28の形成ゲート絶縁膜27上に,金属膜を形成して,必要に応じて,パターニングすることで,ソース電極28を形成する。3基板の薄型化ステップS13,図5C低濃度基板11の上面素子面にサポートガラス補強板31を貼り付ける。この貼り付けにレジスト32を利用できる。低濃度基板11の上面にレジスト32を塗布し,サポートガラス31を取り付ける。その後,低濃度基板11の裏面を研削し,低濃度基板11を48μm±2μmまで薄くする。低濃度基板11の研削には,グラインダーラッピングおよびスピンウェットエッチングの組み合わせを利用できる。即ち,グラインダー例えば,ダイヤモンドの砥石によるラッピングでの粗研削の後に,スピン式のウェットエッチング低濃度基板11を回転させながらエッチング液例えば,硝フッ酸をスプレーするによる精密研削を行う。4高濃度層13およびニッケルNiシリサイド層14の形成ステップS14,図6A1高濃度層13の形成低濃度基板11に不純物Pを打ち込みイオン-インプランテーション,不純物例えば,燐Pを,例えば,11017atoms/cm3以上,11020atoms/cm3以下含む高濃度層13を形成する。例えば,低濃度基板11でのPの濃度が11014atoms/cm3のときに,Pイオンを30keVに加速して11015atoms/cm3の密度で打ち込む。この打ち込みの結果,厚さ200nm,不純物濃度11017atoms/cm3の高濃度層13が形成される。低濃度基板11中のPと,打ち込まれたPとが合わさることで,打ち込んだPの密度よりも大きい密度のPが存在するようになる。なお,イオン-インプランテーションに替えて,熱拡散等他の手法を用いても良い。2硫黄S又はアンチモンSbを含んだニッケルNi層の形成硫黄S又はアンチモンSbを含んだニッケルNi層を形成する。ニッケルNiに対する硫黄S又はアンチモンSbの割合は,例えば,0.1質量以上,50質量以下の範囲で選択できる。また,ニッケルNi層の厚さは,例えば,10nm以上,300nm以下の範囲で選択できる。一例として,硫黄Sを50質量含んだニッケルNiを厚さ60nm成膜する。なお,この成膜には,スパッタリング法を用いることができる。3加熱低濃度基板11からサポートガラス31を剥離する。レジスト32を溶媒で溶解することで,サポートガラス31が剥離される。その後,低濃度基板11を拡散炉に入れて,例えば,400°C以上,500°C以下の範囲で加熱する。一例として,450°Cで,30分,加熱する。この加熱により,イオン-インプランテーションされた不純物Pの活性化と,Niのシリサイド化が同時に行われる。その結果,活性化された高濃度層13と,Niシリサイド層14とが形成される。このとき高濃度層13の厚さ,濃度は,イオン-インプランテーションの直後熱処理前から大きく変動することは無い例えば,厚さ200nm,濃度11017atoms/cm3。一方,Niシリサイド層14の厚さは,ニッケルNi層と異なる。元のニッケルNi層の厚さが60nmであれば,Niシリサイド層14の厚さはほぼ120nmとなる。5メタル層15の形成ステップS15,図6B再び,低濃度基板11にサポートガラス31を貼付けして,メタル層15裏面メタルを形成する。メタル層15は,チタンTi-ニッケルNi-銀Agの3層構造を採用できる。この厚さとして,例えば,Ti:50nm-Ni:400nm-Ag:60nmを利用できる。但し,メタル層15の構成はこれに限られず,適宜に変更可能である。なお,この積層成膜に,スパッタリングを利用できる。6個片化ステップS16低濃度基板11の下面にダイシングシートに貼り付けて,低濃度基板11からサポートガラス31を剥離する。この後,低濃度基板11半導体チップを分割ダイシングして,銅Cuフレーム銅の板状部材に接合し,樹脂モールド封止する。この結果,MOS半導体装置10が半導体素子として完成する。比較例1図7に,エピ基板を用いた中耐圧のMOS半導体装置10xの断面模式図を示す。MOS半導体装置10xは基板11x,エピタキシャル成長膜16,MOS型半導体構造12,メタル層15を有する。エピ基板を用いることで,基板11x,エピタキシャル成長膜16の組み合わせが実現される。基板11xは,はエピタキシャル成長膜16の土台であり,裏面のメタル層15とのオーミックコンタクトを得る為に砒素Asを21019atoms/cm3程度ドーピングしたシリコン基板である。エピタキシャル成長膜16は,基板11xからのエピタキシャル成長によって成長された膜であり,不純物濃度は,例えば,11014atoms/cm3である。エピタキシャル成長膜16の厚さは半導体素子の耐圧によって異なるが概ね20μm~110μm成長させている。MOS型半導体構造12は,エピタキシャル成長膜16に適宜の製造方法によって形成される。メタル層15は,一般的にはチタンTi-ニッケルNi-金AuないしはチタンTi-ニッケルNi-銀Agを真空中で連続成膜して形成される。MOS半導体装置10xが動作すると,ソース電極28から裏面メタル15ドレインに向かって電流が流れる。しかし,エピ基板基板11x,エピタキシャル成長膜16の組み合わせは,エピタキシャル成長に時間がかかるため,一般的に高額で,特に耐圧の高い,エピタキシャル成長膜16が厚いエピ基板は非常に高額になる。また,メタル層15とのオーミックコンタクトを得る為に,土台となる基板11xもAsを高濃度にドープしたものを用いなければならず,エピ基板の価格を更に上昇させる要因となる。比較例2エピ基板を用いない方法としては,11014atoms/cm3の基板に燐Pを表面濃度11020atoms/cm3まで拡散し,その中央を切断して図8に示すような濃度分布を持つ基板とするワンサイドラッピングOSL基板を使う方法もある。OSL基板は,数枚/バッチで製造するエピ基板と異なり,100枚程度を同時に拡散炉に入れて同時に製造できる。しかし,拡散時間に1週間程度を要する為,エピ基板同様に生産性は低くて高額である。しかも,基板を中央で切断する為に厚さが285μmと薄く,Φ8インチのような大口径基板では反りが大きくて流品が困難である。以上のように,本実施形態では,エピ基板やOSLワンサイドラッピング基板を使用することを要しない。即ち,安価な低濃度基板を用いることで,安価な中耐圧MOS半導体装置10を提供することができ,かつ上述の通り,より良好なオーミックコンタクトを実現できる。本発明のいくつかの実施形態を説明したが,これらの実施形態は,例として提示したものであり,発明の範囲を限定することは意図していない。これら新規な実施形態は,その他の様々な形態で実施されることが可能であり,発明の要旨を逸脱しない範囲で,種々の省略,置き換え,変更を行うことができる。これら実施形態やその変形は,発明の範囲や要旨に含まれるとともに,特許請求の範囲に記載された発明とその均等の範囲に含まれる。上記実施形態では,不純物として,P燐を用いていた。これに対して,他の不純物例えば,Asを不純物として用いても良い。この場合,低濃度基板11として,Pに替えて,Asを含有するものを用い,高濃度層13を形成する際に,Asをイオン-インプランテーション,あるいは拡散させる。上記実施形態では,ピラー21を有する,スーパージャンクション型MOSFETを例として示した。これに対して,ピラー21を有しない,縦型MOSFET,さらにはFET以外の半導体構造例えば,ダイオードを実施形態としても良い。"