半導体基板の上方に形成された第1導電型の第1半導体層、前記第1半導体層上の光吸収層、および前記光吸収層上の第2導電型の第2半導体層の積層構造を有する光検出素子と、前記半導体基板の上方で、前記光検出素子に接続されるインダクタと、前記光検出素子で生成された電流を前記インダクタを介して取り出す出力電極と、前記光検出素子にバイアス電極を印加するバイアス印加用電極と、前記インタダクタの金属配線と交差して、前記光検出素子と、前記出力電極又は前記バイアス印加用電極との間を電気的に接続する交差配線と、を含むことを特徴とする受光デバイス。前記インダクタの下方領域は、前記交差配線を除いて、絶縁層が形成されていることを特徴とする付記1に記載の受光デバイス。前記金属配線は、一端側で前記光検出素子の前記第2半導体層と接続され、前記交差配線は、前記光検出素子の前記第1半導体層と同じレイヤ内で前記金属配線と交差して、前記金属配線の他端側で前記出力電極に接続される半導体配線であることを特徴とする付記2に記載の受光デバイス。前記交差配線は、前記光検出素子の前記第1半導体層と同じレイヤ内で前記金属配線と交差して、前記光検出素子の前記第1半導体層と前記バイアス印加用電極とを接続する半導体配線であることを特徴とする付記2に記載の受光デバイス。光伝送路から受信した光信号を処理する光信号処理部と、請求項1~4のいずれか1項に記載の受光デバイスを用いて、前記光信号処理された光信号成分を電気信号に変換する光電変換部と、前記光電変換された前記電気信号をデジタル信号に変換するデジタル変換部と、前記デジタル信号を処理するデジタル信号処理部と、を含む光受信機。前記光電変換部は、請求項1~4のいずれか1項に記載の受光デバイスを複数配列したアレイチップと、前記アレイチップに接続される電流/電圧変換回路と、を含むことを特徴とする請求項5に記載の光受信機。半導体基板の上方に、第1導電型の第1半導体層、光吸収層、および第2導電型の第2半導体層をこの順で積層し、前記積層を所定の形状に加工してメサ構造を形成するとともに、前記半導体基板の上方の所定の個所に、前記第1半導体層で半導体配線を形成し、前記半導体基板の上方の全面に絶縁膜を堆積し、前記絶縁膜上に、一端が前記第2半導体層に接続され、他端が前記半導体配線に接続される金属配線を形成する、ことを特徴とする受光デバイスの製造方法。前記絶縁膜に、前記半導体配線に到達する第1コンタクトホールを形成し、前記第1コンタクトホールで前記金属配線と前記半導体配線を接続することを特徴とする請求項7に記載の受光デバイスの製造方法。前記絶縁膜に、前記メサ構造の前記第1半導体層に到達する第2コンタクトホールを形成し、前記金属配線の形成と同じ工程で、前記第2コンタクトホール内に前記第1半導体層と接続される電極を形成することを特徴とする請求項8に記載の受光デバイスの製造方法。そこで、PD製造プロセスや構造を複雑にすることなく、1チップ内にフォトダイオードPD等の光検出素子とインダクタを組み込んだ受光デバイスと、これを用いた光受信機を提供し、また、そのような受光デバイスの製造方法を提供することを課題とする。第1の観点では、受光デバイスは、半導体基板の上方に形成された第1導電型の第1半導体層、前記第1半導体層上の光吸収層、および前記光吸収層上の第2導電型の第2半導体層の積層構造を有する光検出素子と、前記半導体基板の上方で、前記光検出素子に接続されるインダクタと、前記光検出素子で生成された電流を前記インダクタを介して取り出す出力電極と、前記光検出素子にバイアス電極を印加するバイアス印加用電極と、前記インタダクタの金属配線と交差して、前記光検出素子と、前記出力電極又は前記バイアス印加用電極との間を電気的に接続する交差配線と、を含む。第2の観点では、光受信機を提供する。光受信機は、光伝送路から受信した光信号を処理する光信号処理部と、上記第1の観点に記載された受光デバイスを用いて、前記光信号処理された光信号成分を電気信号に変換する光電変換部と、前記光電変換された前記電気信号をデジタル信号に変換するデジタル変換部と、前記デジタル信号を処理するデジタル信号処理部と、を含む。第3の観点では、受光デバイスの製造方法を提供する。受光デバイスの製造方法は、半導体基板の上方に、第1導電型の第1半導体層、光吸収層、および第2導電型の第2半導体層をこの順で積層し、前記積層を所定の形状に加工してメサ構造を形成するとともに、前記半導体基板の上方の所定の個所に、前記第1半導体層で半導体配線を形成し、前記半導体基板の上方の全面に絶縁膜を堆積し、前記絶縁膜上に、一端が前記第2半導体層に接続され、他端が前記半導体配線に接続される金属配線を形成する。通常のPD製造工程を利用して、PDチップにインダクタを組み込んだ受光デバイスが実現される。これにより、広い周波数帯域での高速伝送が可能になる。図2は、実施例の受光デバイスインダクタ付きPDチップが適用される光受信機1の概略構成図である。光受信機1は、たとえばデジタルコヒーレント受信機である。光受信機1は、光伝送路から受信した光信号を処理する光信号処理部2と、光信号処理部2により処理された各光信号成分を電気信号に変換するOE変換部3と、OE変換されたアナログ電気信号をデジタル信号に変換するAD変換部4と、デジタル変換された信号を処理するデジタル信号処理部DSP5を含む。光信号処理部2からOE変換部3までが、光受信フロントエンドと呼ばれる。光処理回路2では、PBSPolarizationBeamSplitter:偏波分離器、LOLocalOscillator:局発光源、90度光ハイブリッドにより、互いに直交する偏波成分、及び互いに直交する位相成分が分離される。分離された各光信号成分は、OE変換部3で光検出され、電気信号に変換される。OE変換部3は、フォトダイオードPDを含む受光デバイス7-1~7-4受光デバイス7と総称すると、受光デバイス7-1~7-4で生成される微弱電流を電圧に変換するトランスインピーダンスアンプTIA8-1~8-4TIA8と総称するを含む。受光デバイス7とTIA8とは伝送路で接続されている。OE変換された光信号は、AD変換部4の対応するアナログデジタルコンバータ4-1~4-4で所定のクロックでサンプリングされ、デジタル信号としてDSP5に入力される。デジタル信号は、DSP5において、波形歪補償、位相調整、適応等化処理などを経て復調される。上述のように、OE変換部3では、受光デバイス7を構成するチップと、TIAを構成するICチップがフリップチップ実装され、伝送路で接続されるが、伝送路にインダクタを配置することは空間的に困難である。そこで、PDチップ内にインダクタを組み込んだ受光デバイスを提供する。図3Aは、インダクタ付きのPDチップを実現する過程で提案される受光デバイス90の素子形成面を上向きにした状態での上面図、図3Bは図3AのA-B断面図、図3Cは図3AのC-D断面図である。受光デバイス90では、同一の半導体基板11上に、PD91と、スパイラル状の金属配線21で形成されるインダクタ92が作り込まれている。図3A~図3Cに示すように、PD91は、半絶縁性の半導体基板11上のn型半導体導電層12と、n型半導体層12上に形成された光吸収層i型半導体層13と、光吸収層13上に形成されたp型半導体領域19とを含む。寄生容量の発生を回避するために、インダクタ92を構成する金属配線21の下部では、n型半導体層12は除去されている。絶縁層15上に形成されたインダクタ92の金属配線21は、下層に形成された金属配線17により、電流取り出し用出力用の電極パッド16に接続されている。この構成では、寄生容量は低減できる。ただ、チップ内にインダクタ92を作り込む際に、接続用の配線層17とスパイラル状の配線層21の2層が必要になり、製造プロセスの煩雑化が懸念される。そこで、製造プロセスを煩雑化することなく、PDチップ上にインダクタを組み込む工夫をする。図4Aは、実施例1で提供される受光デバイスインダクタ付きPDチップ10の素子形成面を上向きにした状態での上面図、図4Bは図4AのA-B断面図、図4Cは図4AのC-D断面図である。図4A~図4Cに示すように、受光デバイス10は、半絶縁性の半導体基板11上に形成された光検出素子であるPD91と、前記半導体基板11上でPD91に接続されるインダクタ92を含む。インダクタ92は、PD91で発生した電流を取り出して後段の回路TIA回路を含むに出力する出力用電極パッド36に、交差配線32を介して接続されている。インダクタ92は、一方の端部でPD91に接続され他方の端部で交差配線32に接続されるスパイラル状の金属配線21を含む。半導体導電層32は、PD91を構成する第1導電型の半導体層12と同じレイヤに配置され、スパイラル状の金属配線21を介してPD91と出力用電極パッド36との間を電気的に接続する。以下の記載では、インダクタ配線である金属配線21を、便宜上スパイラル金属配線21と称するが、必ずしもスパイラル形状である必要はない。図4Bの構成例では、PD91は、半絶縁性半導体基板11上のn型半導体層12と、n型半導体層12上に配置されたi型半導体の光吸収層13と、光吸収層13に形成されたp型半導体領域19とを含む。p型半導体領域19は、受光部として機能する。図4Cに描かれるように、インダクタ92を構成するスパイラル金属配線21は、PD91のn型半導体層12と同じレイヤに配置されているn型半導体導電層の交差配線32を介して、出力用配線37、さらには出力用電力パッド36に接続されている。半導体導電層32はスパイラル金属配線21の下方をくぐり、スパイラル金属配線21と交差しているので、これを交差配線32と称する。交差配線32は、コンタクトビア35を介して、スパイラル金属配線21の端部と、出力用配線37とに電気的に接続されている。スパイラル金属配線21の反対側の端部は、PD91のp型半導体領域19に接続されるp側電極21aに接続されている。受光デバイス10はまた、PD91に逆バイアスを印加するためのバイアス印加用電極パッド38と、ダミー電極パッド41を有する。バイアス印加用電極パッド38は、接続配線39を介して、PD91のn側電極22に接続されている。n側電極22は、コンタクトホール23にてn型半導体層12と接続している図4B参照。ダミー電極パッド41は、電気的な接続はされず、フローティング状態にある。ダミー電極パッド41は、出力用電極パッド36及びバイアス印加用電極パッド38と同じ高さを有し、出力用電極パッド36及びバイアス印加用電極パッド38の反対側に配置されている。ダミー電極パッド41を設けることにより、受光デバイス10をフリップチップ実装する際に、安定してデバイスを保持することができる。この構成では、PD91のn型半導体層12を構成する半導体導電層を利用して、交差配線32を配置することができる。したがって、2層にわたって金属配線層を形成する必要がない。また、交差配線32は、半絶縁性の半導体基板11上のごく一部の領域で、スパイラル金属配線21と交差する方向に延びるだけなので、スパイラル金属配線21の下部領域での寄生容量を、無視できる程度に低減することができる。図5A~図5Dは、受光デバイス10の製造工程図である。図5Aに示すように、半絶縁性半導体基板11上に、n型半導体層12と光吸収層としてのi型半導体層13を、MBE法、MOCVD法などにより結晶成長する。半絶縁性半導体基板11は例えば、半絶縁性のInP基板である。n型半導体層12は、たとえばn型にドーピングされたInGaAsP層であり、膜厚はたとえば0.5~1.0μmである。光吸収層13は、n型半導体層12よりも不純物濃度の低いn型InGaAs層であり、膜厚はたとえば1.5~3.0μmである。光吸収層13に、受光部となるp型半導体領域19を形成する。p型半導体領域19は、たとえば金属拡散により形成することができる。具体的には、Znなどのドーパント金属薄膜を、抵抗加熱蒸着あるいはスパッタ法により形成し、熱拡散させてp型半導体領域19を形成する。金属拡散にかえて、結晶成長によりp型半導体領域19を形成してもよい。p型半導体領域19の深さはたとえば0.5~1.0μmである。次に、図5Bに示すように、受光部となるp型半導体領域19と、電極パッド36、38及びダミー電極パッド41となる領域を除いて、不要な層をエッチング除去し、メサ構造を形成する。このエッチング工程で、n型半導体層12の一部をインダクタ92の交差配線32として利用する。したがって、エッチング時には、PD用メサ領域の他に、所定の個所のn型半導体層12を、交差配線32として残す。より具体的には、メサ構造として残す部分にSiN等の第1エッチングマスク不図示を形成し、露出する部分の光吸収層13を、エッチングにより除去する。エッチングはウェット工程で行なっても、ドライ工程で行なってもよい。ウェットエッチングをする場合は、光吸収層13に対するエッチング速度が、n型半導体層12に対するエッチング速度に対して十分に大きいエッチャンドを用いる。不要な個所の光吸収層13を除去し、第1エッチングマスクを除去した後に、メサ構造及び交差配線32を形成する個所に、SiN等で第2エッチングマスクを形成する。第2エッチングマスクを用いて、エッチングによりn型半導体層12を所定の形状に加工する。これにより、PD91のn型半導体層12と同じレイヤに、同じ工程で交差配線32が形成される。次に、図5Cに示すように、スパッタ法などにより全面に絶縁膜34を形成した後、n型半導体層12と電気的コンタクトをとるためのコンタクトホール23、および交差配線32と電気的コンタクトをとるためのコンタクトホール45を、エッチングで形成する。次に、図5Dに示すように、抵抗加熱蒸着またはスパッタ法により、金Au、銅Cuなどの配線金属を形成する。この場合、所定の開口パターンを有する加熱蒸着用マスクあるいはスパッタリング用マスクを用いて、必要な配線パターンを形成してもよいし、リフトオフ法により形成してもよい。具体的には、交差配線32に到達するコンタクトビア35、スパイラル金属配線21、PD91のn側電極22、p側電極21a、出力用電極パッド36、および出力用配線37を形成する。また、図示はしないが、バイアス印加用電極パッド38、ダミー電極パッド41図4参照も、同じ工程で形成される。スパイラル金属配線21は、線幅10~50μm、長さ0.2~1.5mm程度に形成することができる。たとえば、25μm幅で0.5mmのスパイラル金属配線21でインダクタ92を形成した場合、そのインダクタンスは、約0.5nHとなる。上述した製造工程によれば、PD用メサ構造や電極パッド用メサ構造の加工プロセスを利用して、半導体導電層でインダクタの交差配線32を形成することができる。その後、金属配線工程においてスパイラル金属配線21を形成することにより、追加プロセスなしにインダクタ92を形成することができる。金属配線層は1層のみとすることができる。さらに、交差配線32以外は、インダクタ92の下方のn型半導体層はすべて除去されているので、スパイラル金属配線21の下部での寄生容量の発生を防止できる。図6は、実施例の受光デバイスの効果を示すグラフである。グラフでは、大受光径PD受光径60μm、容量250fFのチップ上に、全長0.5mmのインダクタ0.5nHを形成した場合のシミュレーション結果が実線で示されている。比較として、インダクタを形成しない点を除いて同じ条件で形成したPDチップのシミュレーション結果を、点線で示している。高周波特性S21が3dB下がった位置での周波数帯域便宜上、3dB帯域と称するを比較すると、インダクタを設けることにより、3dB帯域を20GHz近くまで広げることができる。これはすなわち、約50も帯域幅が拡大されたことを意味する。このように、従来のPD製造プロセスと同じプロセスにより、大受光径PDの帯域を拡大することができ、光インターコネクトの受信部の高速化を実現することができる。図7は、実施例1の受光デバイス10を複数配列したPDアレイチップ50の概略図である。PDアレイチップ50は、図示しないウェーハ上に形成された受光デバイスインダクタ付きPDチップ10を、所望の数だけつなげて切り出すことにより作製される。この例では、4つの受光デバイスPDチップ10を並べて、4チャネルPDアレイチップ50としている。各受光デバイス10は、PD91と、PD91に接続されるインダクタ92と、インダクタ92と交差する交差配線32を含む。インタクタ92は、一方の端部でPD91に接続され、他方の端部で交差配線32に接続される金属配線21を含む。交差配線32は、PD91の第1導電型の半導体層と同じレイヤに形成されている。各受光デバイス10はまた、PD91で発生した電流を、金属配線21及び交差配線32を介して取り出して出力用電極パッド36と、PD91に逆バイアスを印加するバイアス印加用電極パッド38と、ダミー電極パッド41を有する。出力用電極パッド36とバイアス印加用電極パッド38上には、フリップチップ実装用のバンプ51が形成されている。ダミー電極用パッド41上には、ダミーバンプ52が形成されている。バンプ51及びダミーバンプ52は、たとえばバンプ径40~60μm、バンプ高さが5~20μmのAuスタッドバンプである。インダクタが組み込まれたPDアレイチップ50をフリップチップ実装することにより、大受光径かつ広帯域のOE変換部を、光受信フロントエンドで実現できる。図8は、図7のPDアレイチップ50を用いたOE変換部3の概略図である。PDアレイチップ50と、TIAチップ電流/電圧変換回路58は、図示しない回路基板上にフリップチップ実装されている。図2に示した光処理部2から引き出される光導波路は、その端面がPDアレイチップ50の各受光デバイス10の受光部p型半導体領域19と対向するように配置されている図8では不図示。光ファイバを伝搬した光信号は、逆バイアスが印加されたPD91に入射して、光電流に変換される。PDアレイチップ50とTIAチップ58は、回路基板不図示上の伝送路95で接続されている。PDアレイチップ50のAuスタッドバンプ51図7参照のバンプピッチは、たとえば125μm、PDチャネルピッチは250μmである。TIAチップ58は、PDアレイチップ50と対向する側に、TIAパッド59を複数有する。TIAパッドビッチは、たとえば125μmである。TIAチップ58は、IC回路として形成され、図示はしないが、トランスインピーダンスアンプの他に、バイアス電圧生成回路等も配置されている。PDアレイチップ50とTIAチップ58を接続する伝送路95上にインダクタを形成する物理的空間はないが、PDアレイチップ50の各PDチップ10内にインダクタ92が作り込まれている。したがって、大受光径のPD91で受光され電流に変換された高周波信号は、周波数帯域特性を損なうことなく、TIAチップ59へと伝送される。なお、光検出素子PD91を図2に示すようなバランス型フォトダイオードとする場合は、PD91と同様のフォトダイオードを対で作製し、一方のPDのn側電極に逆バイアスを印加してp側電極から電流を取り出し、他方のPDのp側電極に逆バイアスを印加してn側電極から電流を取り出し、各PDから出力されて対応のインダクタを通った電流の差分を、出力用電極パッド36に取り出す構成としてもよい。この場合も、各インダクタ92のスパイラル金属配線21の電極側の端部は、PD91のn型半導体層12と同じレイヤに形成された半導体導電層交差配線32を介して、出力用電極パッド36に接続される。図9は、実施例2のPDアレイチップ80を示す図である。実施例2では、PDアレイチップ80の各受光デバイス70は、PD91とカソード電極バイアス印加用電極パッド68a、68bとを接続する交差配線62a、62bを有する。すなわち、受光デバイス70は、光検出素子としてのPD91、PD91のp型半導体領域19に接続されるインダクタ92、PD91で生成された電流をインダクタ92を介して取り出す出力用電極パッド66、PD91にバイアス電圧を印加するバイアス印加用電極パッド68a、68b、およびPD91とバイアス印加用電極パッド68a、8bとの間を接続する交差配線66を有する。この例では、PD91のn型半導体層12図9では一部のみ図示が、このn型半導体層12と同じレイヤにある交差配線62a、62bと接続されている。交差配線62a、62bは、それぞれバイアス印加用電極パッド68a、68bに接続される。交差配線68a、68bと、インダクタ92の金属配線21との間には、実施例1と同様に、絶縁膜が存在する。この構成は、図5Bを参照して説明したように、全面に形成したn型半導体層を、PD91のn型半導体層12図4B参照と、交差配線68a、68bを残し、それ以外の領域をエッチング除去することで実現できる。したがって、通常のPD製造プロセスに追加の工程を付加する必要はない。バイアス印加用電極パッド68aと68bは、受光デバイス70の対角に配置されている。実際の使用では、製品の配線レイアウト、回路レイアウト等に応じて、バイアス印加用電極パッド68a、68bのいずれを用いてもよい。これにより、利用の自由度が向上する。また、受光デバイス70は、図7の構成と同様にダミー電極パッド41を有する。各電極パッド41、66、68a、68b上には、スリップチップ接合用のバンプたとえばAuスタッドバンプ51が形成されている。この構成では、各受光デバイス70の四隅に同じ高さの電極パッドダミー電極パッド41を含むが配置されるので、フリップチップ接合の際の安定度がさらに向上する。以上述べたように、実施例1、実施例2の構成によれば、PD製造プロセスに変更、追加工程を加えることなく、PDのメサ構造の加工工程を利用して、インダクタと交差してPDと電極パッドを接続する交差配線を、半導体導電層で形成することができる。これにより、インタクタ92のスパイラル金属配線21、PD91のp側およびn側電極、各電極パッドを含む金属配線層を、1層のみとすることができる。本発明は、上述した実施例に限定されることはなく、たとえば、InP基板に替えて、アンドープのSiGe基板を用いる、半導体層としてInAlAs系、InAlGaAs系の材料を用いる等、適宜変更が可能である。また、PINダイオードに限らず、アバランシェ.フォトダイオードを用いることも可能である。また、実施例では、スパイラル金属配線を例にとってインダクタを説明したが、スパイラルな形状に限定されず、配線が交差する部分を有する任意のインダクタ配線に適用される。また、実施例1と実施例2を組み合わせて、PD91と出力用電極パッドとをインダクタ91と交差して接続する交差配線32と、PD91とバイアス印加用電極パッドとをインダクタ91と交差して接続する交差配線62との双方を有する構成としてもよい。以上の説明に対し、以下の付記を提示する。付記1半導体基板の上方に形成された第1導電型の第1半導体層、前記第1半導体層上の光吸収層、および前記光吸収層上の第2導電型の第2半導体層の積層構造を有する光検出素子と、前記半導体基板の上方で、前記光検出素子に接続されるインダクタと、前記光検出素子で生成された電流を前記インダクタを介して取り出す出力電極と、前記光検出素子にバイアス電極を印加するバイアス印加用電極と、前記インタダクタの金属配線と交差して、前記光検出素子と、前記出力電極又は前記バイアス印加用電極との間を電気的に接続する交差配線と、を含むことを特徴とする受光デバイス。付記2前記インダクタの下方領域は、前記交差配線を除いて、絶縁層が形成されていることを特徴とする付記1に記載の受光デバイス。付記3前記金属配線は、一端側で前記光検出素子の前記第2半導体層と接続され、前記交差配線は、前記光検出素子の前記第1半導体層と同じレイヤ内で前記金属配線と交差して、前記金属配線の他端側で前記出力電極に接続される半導体配線であることを特徴とする付記2に記載の受光デバイス。付記4前記交差配線は、前記光検出素子の前記第1半導体層と同じレイヤ内で前記金属配線と交差して、前記光検出素子の前記第1半導体層と前記バイアス印加用電極とを接続する半導体配線であることを特徴とする付記2に記載の受光デバイス。付記5前記出力電極および前記バイアス印加用電極と基板面から同一高さにある電極を更に有することを特徴とする付記1に記載の受光デバイス付記6前記金属配線はスパイラル形状であることを特徴とする付記1~5のいずれかに記載の受光デバイス。付記7前記インダクタの前記半導体配線は、前記光検出素子の前記第1半導体層と同じ材料で形成されていることを特徴とする付記1~6のいずれかに記載の受光デバイス。付記8光伝送路から受信した光信号を処理する光信号処理部と、付記1~7のいずれかに記載の受光デバイスを用いて、前記光信号処理された光信号成分を電気信号に変換する光電変換部と、前記光電変換された前記電気信号をデジタル信号に変換するデジタル変換部と、前記デジタル信号を処理するデジタル信号処理部と、を含む光受信機。付記9前記光電変換部は、付記1~7のいずれかに記載の受光デバイスを複数配列したアレイチップと、前記アレイチップに接続される電流/電圧変換回路と、を含むことを特徴とする付記8に記載の光受信機。付記10半導体基板の上方に、第1導電型の第1半導体層、光吸収層、および第2導電型の第2半導体層をこの順で積層し、前記積層を所定の形状に加工してメサ構造を形成するとともに、前記半導体基板の上方の所定の個所に、前記第1半導体層で半導体配線を形成し、前記半導体基板の上方の全面に絶縁膜を堆積し、前記絶縁膜上に、一端が前記第2半導体層に接続され、他端が前記半導体配線に接続される金属配線を形成する、ことを特徴とする受光デバイスの製造方法。付記11前記絶縁膜に、前記半導体配線に到達する第1コンタクトホールを形成し、前記第1コンタクトホールで前記金属配線と前記半導体配線を接続することを特徴とする付記10に記載の受光デバイスの製造方法。付記12前記絶縁膜に、前記メサ構造の前記第1半導体層に到達する第2コンタクトホールを形成し、前記金属配線の形成と同じ工程で、前記第2コンタクトホール内に前記第1半導体層と接続される電極を形成することを特徴とする付記11に記載の受光デバイスの製造方法。付記13前記金属配線の形成は、前記メサ構造の前記第1半導体層に接続される第1電極と、前記メサ構造の前記第2半導体層に接続される第2電極の形成と同じ工程で行われ、前記金属配線の前記一端は、前記第2電極を介して前記第2半導体層に接続されることを特徴とする付記10に記載の受光デバイスの製造方法。付記14前記金属配線がスパイラル形状であることを特徴とする付記10~13に記載の受光デバイスの製造方法。