交流電力を直流電力に変換する整流装置の一対の出力端子間に互いに直列に接続されたインダクタ及びオン及びオフするスイッチング素子と、前記インダクタと前記スイッチング素子との接続点に逆流防止素子を介して接続された一対の昇圧電圧出力端子とを備えた昇圧コンバータの電流検出回路であって、前記インダクタと前記スイッチング素子との間を流れる電流を検出するカレントトランスと、前記カレントトランスで検出された電流を電圧に変換する電流電圧変換部と、コンデンサを備え、前記スイッチング素子がオンする期間に前記電流電圧変換部から出力される電圧により前記コンデンサ充電して当該電圧を保持し、前記スイッチング素子がオフする期間に前記一対の昇圧電圧出力端子の電圧と前記整流装置の一対の出力端子間の電圧との差電圧に応じた電流で前記コンデンサを放電させ、且つ当該コンデンサの電圧を前記スイッチング素子のオン期間とオフ期間とに渡る電流検出信号として出力するよう構成された電流検出信号生成回路と、を備えた昇圧コンバータの電流検出回路。前記電流検出信号生成回路は、前記コンデンサと、前記スイッチング素子のオン及びオフを制御する制御信号に基づいて、前記スイッチング素子のオン期間にのみ前記電流電圧変換部と前記コンデンサとを接続する第1のスイッチと、前記一対の昇圧電圧出力端子の電圧と前記整流装置の一対の出力端子間の電圧との差電圧に応じた電流を前記コンデンサを放電させるように流す電流源と、前記制御信号に基づいて、前記スイッチング素子のオフ期間にのみ前記コンデンサと前記電流源とを接続する第2のスイッチと、を備えた請求項1に記載の昇圧コンバータの電流検出回路。しかしながら、上記従来のスイッチング電源装置の構成では、昇圧コンバータの入力電流の経路に電流検出器として抵抗109が挿入されており、大電流が流れた場合に電力損失が発生して効率を悪化させるという問題があった。なお、特許文献1の図1には、電流検出器として、インダクタとMOS型FETとの間に挿入されたカレントトランスとインダクタに設けられた二次巻線とを用いる構成が提案されているが、間欠な電流波形のため、安定なトータルな電流の検出が難しいという課題があった。本発明は、上記従来の問題点を解決するためになされたもので、スイッチング電源装置において力率改善に用いられる昇圧コンバータの電流検出回路であって、安定でICに内蔵することが可能な小型の電流検出回路を提供することを目的とする。上記課題を解決するために本発明のある形態に係る昇圧コンバータの電流検出回路は、交流電力を直流電力に変換する整流装置の一対の出力端子間に互いに直列に接続されたインダクタ及びオン及びオフするスイッチング素子と、前記インダクタと前記スイッチング素子との接続点に逆流防止素子を介して接続された一対の昇圧電圧出力端子とを備えた昇圧コンバータの電流検出回路であって、前記インダクタと前記スイッチング素子との間を流れる電流を検出するカレントトランスと、前記カレントトランスで検出された電流を電圧に変換する電流電圧変換部と、コンデンサを備え、前記スイッチング素子がオンする期間に前記電流電圧変換部から出力される電圧により前記コンデンサ充電して当該電圧を保持し、前記スイッチング素子がオフする期間に前記一対の昇圧電圧出力端子の電圧と前記整流装置の一対の出力端子間の電圧との差電圧に応じた電流で前記コンデンサを放電させ、且つ当該コンデンサの電圧を前記スイッチング素子のオン期間とオフ期間とに渡る電流検出信号として出力するよう構成された電流検出信号生成回路と、を備える。前記電流検出信号生成回路は、前記コンデンサと、前記スイッチング素子のオン及びオフを制御する制御信号に基づいて、前記スイッチング素子のオン期間にのみ前記電流電圧変換部と前記コンデンサとを接続する第1のスイッチと、前記一対の昇圧電圧出力端子の電圧と前記整流装置の一対の出力端子間の電圧との差電圧に応じた電流を前記コンデンサを放電させるように流す電流源と、前記制御信号に基づいて、前記スイッチング素子のオフ期間にのみ前記コンデンサと前記電流源とを接続する第2のスイッチと、を備えてもよい。本発明によれば、スイッチング電源装置において力率改善に用いられる昇圧コンバータの電流検出回路であって、安定でICに内蔵することが可能な小型の電流検出回路を提供することができる。以下、本発明の実施の形態を図面を参照しながら説明する。なお、以下では全ての図を通じて同一又は相当する要素には同一の参照符号を付して、その重複する説明を省略する。[構成]図1は本発明の実施の形態に係る昇圧コンバータの電流検出回路が用いられるスイッチング電源装置の構成の一例を示す回路図である。図1に示すように、スイッチング電源装置は、交流電源1からの交流電力を直流電力に変換する整流装置2と、整流装置2から入力される直流電圧以下、直流入力電圧というVinを昇圧し、この昇圧された直流電圧以下、直流出力電圧というVoutを出力する昇圧コンバータ31と、昇圧コンバータ31の入力電流を検出する電流検出回路32とを備える。整流装置2は、交流電力を直流電力に変換するものであれば特に限定されない。整流装置2は、本実施の形態では、例えば、全波整流回路で構成されるが、半波整流回路等であっても構わない。昇圧コンバータ31は、整流装置2の一対の出力端子間に互いに直列に接続されたインダクタ5及びスイッチング素子6と、インダクタ5とスイッチング素子6との接続点に逆流防止素子7を介して接続された一対の昇圧電圧出力端子29とを備える。スイッチング素子6は、制御信号Vgに従ってオン及びオフするものであれば特に限定されない。本実施の形態では、例えば、MOS型FETで構成されている。なお、スイッチング素子6のスイッチング周期は、整流装置2から出力される全波整流波形の電圧の変動周期より十分短い。逆流防止素子7は、逆流しないようにして電力を通過させる素子であれば特に限定されない。本実施の形態では、例えば、ダイオードで構成されているが、例えば、トランジスタ等のスイッチング素子で構成しても構わない。逆流防止素子7ここではダイオードのカソードと整流装置2の一対の出力端子のうちの負極側の端子との間に、平滑コンデンサ8が接続されている。この平滑コンデンサ8の両端に一対の昇圧電圧出力端子29が接続されている。昇圧電圧出力端子29は、昇圧コンバータ31で昇圧された電圧が出力される部分を意味し、特に形態上、端子として他の回路素子と区別できることは必要でない。例えば、ここでは、平滑コンデンサ8の両端が昇圧電圧出力端子29を構成しているともいえる。この構成により、スイッチング素子6のオン期間にインダクタ5に蓄えられたエネルギーがスイッチング素子6のオフ期間に逆流防止素子7を介して平滑コンデンサ8に出力されて当該平滑コンデンサ8が充電され、直流入力電圧Vinより高い直流出力電圧Voutが得られる。平滑コンデンサ8の両端間には抵抗11と抵抗12とが直列に接続されていて、直流出力電圧Voutが抵抗11と抵抗12とで分圧されて得られる電圧Voが、直流出力電圧Voutの電圧検出信号として電圧誤差増幅器13の反転入力端子に入力される。電圧誤差増幅器13は、非反転入力端子に入力される基準電圧基準電圧源14の電圧に対する電圧Voの誤差を増幅する。この増幅された誤差電圧Veが乗算器9に入力される。また、整流装置2の一対の出力端子間には、インダクタ5及びスイッチング素子6に並列に、抵抗3と抵抗4とが直列に接続されている。直流入力電圧Vinが抵抗3と抵抗4とで分圧されて得られる電圧Viが、直流入力電圧Vinの電圧検出信号として乗算器9に入力される。また、電圧Viは、フィードフォワード制御としてレベル検出回路10に入力され、レベル検出回路10で検出された直流入力電圧レベルが乗算器9に入力される。乗算器9は、これらの入力を、全波整流された直流入力電圧Vinの電圧検出信号を基準電圧として直流出力電圧Voutの大きさに合わせるように乗算して出力し、電流検出の基準電圧を生成する。この基準電圧は電流誤差増幅器18に入力される。一方、電流検出回路32は、昇圧コンバータ31の入力電流を検出し、この電流検出信号Vaaveを電流誤差増幅器18に入力する。なお、電流検出回路32の構成の一例を後で詳しく説明する。電流誤差増幅器18は、電流検出回路32から入力される電流検出信号Vaaveを乗算器9から入力される基準電圧と比較し、その誤差を増幅してこれをパルス幅制御回路19に入力する。パルス幅制御回路19は、電流誤差増幅器18の出力に基づいて、スイッチング素子6のDutyスイッチング周期オン期間とオフ期間との合計期間に対するオン期間の比率を規定するPWM信号からなる制御信号Vgを生成する。制御信号Vgはスイッチング素子6に入力され、スイッチング素子6は当該制御信号Vgに従ってオン及びオフする。これにより、昇圧コンバータ31において、直流入力電圧Vinに比例した入力電流が得られ、その高調波成分が低減される。<電流検出回路32の構成>次に、電流検出回路32の構成を詳しく説明する。図2は図1のスイッチング電源装置における昇圧コンバータ31の電流検出回路32の構成の一例を示す回路図である。図2に示すように、電流検出回路32は、インダクタ5とスイッチング素子6との間を流れる電流を検出するカレントトランス20と、カレントトランス20で検出された電流Iaを電圧Vaに変換する電流電圧変換部22と、電流電圧変換部22から出力される電圧Vaと直流入力電圧Vinと直流出力電圧Voと制御信号Vgとに基づいてスイッチング素子6のオン期間とオフ期間とに渡る電流検出信号Vaaveを生成するよう構成された電流検出信号生成回路23とを主な要素として備えている。具体的には、カレントトランス20は、インダクタ5とスイッチング素子6との間に介挿されている。カレントトランス20の二次側巻線には逆流防止素子としてのダイオード21と電流電圧変換部22としての抵抗とが直列に接続されている。この抵抗の両端電圧が、カレントトランス20で検出された電流を電圧に変換した電圧Vaとして電流検出信号生成回路23に入力される。電流検出信号生成回路23は、第1のスイッチ24と、サンプルホールド用コンデンサ25と、カレントアンプ26と、電流源27と、第2のスイッチ28とを備える。サンプルホールド用コンデンサ25は、第1のスイッチ24を介して電流電圧変換部22の抵抗と互いに並列に接続されている。このサンプルホールド用コンデンサ25の両端電圧が電流検出信号Vaaveとして出力される。第1のスイッチ24は、制御信号Vgに従って、スイッチング素子6のオン期間にオンして電流電圧変換部22とサンプルホールド用コンデンサ25とを接続し、スイッチング素子6のオフ期間にオフして電流電圧変換部22とサンプルホールド用コンデンサ25とを遮断する。カレントアンプ26は、直流入力電圧Vinの電圧検出信号としての電圧Viに対する直流出力電圧Voutの電圧検出信号としての電圧Voの差電圧を増幅してこれを電流信号に変換する。電流源27は、カレントアンプ26から出力される電流信号に応じた電流Idをサンプルホールド用コンデンサ25を放電させる方向に流す。第2のスイッチ28は、制御信号Vgを反転してなる信号に従って、スイッチング素子6のオン期間にオフしてサンプルホールド用コンデンサ25と電流源27とを遮断し、スイッチング素子6のオフ期間にオンしてサンプルホールド用コンデンサ25と電流源27とを接続する。第1のスイッチ24及び第2のスイッチ28として、例えば、半導体スイッチング素子を用いることができる。<電流源27による放電電流>次に、電流源27が流すべき放電電流Idについて詳しく説明する。本実施の形態では、電流検出回路32はスイッチング素子6のオン期間における昇圧コンバータ31の入力電流をカレントトランス20により検出している。しかし、カレントトランス20にはスイッチング素子6のオフ期間には電流が流れないため、スイッチング素子6のオフ期間における昇圧コンバータ31の入力電流を別途検出する必要がある。ところで、スイッチング素子6のオフ期間にインダクタ5に流れる電流ILは、IL=ILpktL式1となる。ILpkはスイッチング素子6のオン期間終了時におけるインダクタ5の電流値であり、Lはインダクタ5のインダクタンスである。スイッチング素子6のオン期間終了時において、サンプルホールド用コンデンサ25に保持されている電圧は、スイッチング素子6のオン期間終了時におけるインダクタ5の電流値ILpkに対応している。そこで、サンプルホールド用コンデンサ25の容量をCとし、カレントトランス20と電流電圧変換部22の抵抗とによる電流-電圧変換ゲインをKとした場合に、LKxIdC式2の関係を満たす放電電流Idによってサンプルホールド用コンデンサ25を放電させると、サンプルホールド用コンデンサ25の電圧はスイッチング素子6のオフ期間におけるインダクタ5の電流値ILに対応するものとなる。そこで、本実施の形態では、電圧Viに対する電圧Voの差電圧に対して、電流源27による放電電流Idが、式2の関係を満たすものとなるよう、インダクタ5のインダクタンスL、上記電流電圧変換ゲインK、及びサンプルホールド用コンデンサ25の容量C、及びカレントアンプ26のゲインを設定することによりこれが可能となる。[動作]昇圧コンバータ31の動作は周知であるので、その説明を省略し、電流検出回路32の動作を詳しく説明する。図3は電流検出回路32の動作の一例を示す波形図である。図3において、Vgはスイッチング素子6の制御信号を示す。VgのHighレベルの期間がスイッチング素子6のオン期間を示し、VgのLowレベルの期間がスイッチング素子6のオフ期間を示す。ILはインダクタ5に流れる電流昇圧コンバータ31の入力電流を示す。Iaはカレントトランス20により検出される電流二次巻線の電流を示す。Vaは電流電圧変換部22から出力される電圧を示す。SW1は、第1のスイッチ24のオン期間を示す。Vashは、サンプルホールド用コンデンサ25の電圧をサンプルホールドしたと仮定した場合の電圧を示す。換言すると、Vashは、サンプルホールド用コンデンサ25がスイッチング素子6のオフ期間に放電しないと仮定した場合におけるその両端電圧を示す。SW2は、第2のスイッチ28のオン期間を示す。Vaaveは、電流検出信号としてのサンプルホールド用コンデンサ25の両端電圧を示す。また、図3において、期間mは、スイッチング素子6のDutyが50である場合の波形を示し、期間nは、スイッチング素子6のDutyが50以下である場合の波形を示し、期間oは、スイッチング素子6のDutyが50以上である場合の波形を示す。昇圧コンバータ31では、制御信号Vgに従い、スイッチング素子6がオンするとインダクタ5の電流ILは略直線的に増加し、スイッチング素子6がオフするとインダクタ5の電流ILは略直線的に減少する。従って、インダクタ5の電流ILの波形は、このような略直線的増加及び略直線的減少を繰り返す三角波状の波形となる。カレントトランス20の二次巻線にはスイッチング素子6のオン期間にのみ検出電流Iaが流れ、その波形はインダクタ5の電流Iaに対応した波形となる。電流電圧変換部22からはこの検出電流Iaに対応した電圧Vaが出力され、その波形は検出電流Iaに対応した波形となる。電圧Vaはスイッチング素子6のオン期間にのみオンする第1のスイッチ24を介してサンプルホールド用コンデンサ25に印加される。従って、スイッチング素子6のオン期間におけるサンプルホールド用コンデンサ25の両端電圧の波形はインダクタ5の電流Iaに対応した波形となる。そして、サンプルホールド用コンデンサ25がスイッチング素子6のオフ期間に放電しないと仮定した場合におけるその両端電圧の波形はVashに示すように電圧Vaがサンプルホールドされた波形となる。しかしながら、本実施の形態では、カレントアンプ26が、電圧Viに対する電圧Voの差電圧を上述の所定のゲインで増幅してこれを電流に変換し、これを電流源27に出力する。一方、第2のスイッチ28はスイッチング素子6のオフ期間のみにオンする。また、第1のスイッチ24はスイッチング素子6のオフ期間にはオフする。これにより、サンプルホールド用コンデンサ25が、スイッチング素子6のオフ期間において、電流源27により上述の式2の関係を満たす放電電流Idで放電される。よって、サンプルホールド用コンデンサ25の両端電圧は、スイッチング素子6のオフ期間において、上述のように、スイッチング素子6のオフ期間におけるインダクタ5の電流値ILに対応するものとなる。これにより、電流検出信号Vaaveとしてのサンプルホールド用コンデンサ25の両端電圧は、スイッチング素子6のオン期間とオフ期間とを通じて、インダクタ5の電流ILに対応するものとなる。また、この電流検出信号Vaaveは、図3に期間m、期間n、及び期間oとして示すように、Dutyが変わっても、インダクタ5の電流ILに対応したものとなる。この電流検出回路32は、特許文献1の図2に記載の従来例のように昇圧コンバータ31の入力電流を検出するために抵抗を用いていないので、大電流を流すことが可能となり、電力損失を低減した、安定で小型の電流検出回路を構成できる。上記説明から、当業者にとっては、本発明の多くの改良や他の実施形態が明らかである。従って、上記説明は、例示としてのみ解釈されるべきであり、本発明を実行する最良の態様を当業者に教示する目的で提供されたものである。本発明の精神を逸脱することなく、その構造及び/又は機能の詳細を実質的に変更できる。