絶縁性基板と、前記絶縁性基板の表面に形成されたクロム、ケイ素および炭素からなる薄膜抵抗部と、前記薄膜抵抗部に設けられた電極部と、を備えた歪抵抗素子において、前記薄膜抵抗部は、その膜厚が15nm未満であって、N型の電気伝導機構を有していることを特徴とする歪抵抗素子。前記薄膜抵抗部は、クロムが70~90重量、ケイ素が5~25重量、炭素が5~25重量の割合からなることを特徴とする請求項1に記載の歪抵抗素子。前記薄膜抵抗部は、物理蒸着法または化学蒸着法によって前記絶縁性基板上に形成されたものであることを特徴とする請求項1または2に記載の歪抵抗素子。前記薄膜抵抗部は、物理蒸着法または化学蒸着法によって前記絶縁性基板上に形成された後に、さらに不活性ガス雰囲気中において300°C以上の温度でアニール処理されたものであることを特徴とする請求項3に記載の歪抵抗素子。前記絶縁性基板は、その表面に絶縁層が形成されたステンレス基板からなることを特徴とする請求項1~4のいずれかに記載の歪抵抗素子。前記絶縁層は酸化シリコンからなることを特徴とする請求項5に記載の歪抵抗素子。前記絶縁性基板は、セラミック材料または耐熱性高分子材料からなることを特徴とする請求項1~4のいずれかに記載の歪抵抗素子。前記絶縁性基板の表面に、セラミック材料からなる接合層が形成されていることを特徴とする請求項7に記載の歪抵抗素子。起歪体に対して貼着あるいは接合される請求項1~8のいずれかに記載の少なくとも1つの歪抵抗素子と、前記少なくとも1つの歪抵抗素子を含むホイートストンブリッジ回路と、を備えたことを特徴とする歪検出装置。そこで、本発明の課題は、従来のものよりも優れたゲージ感度および抵抗温度係数を有するとともに、温度安定性が優れた歪抵抗素子およびそれを備えた歪検出装置を提供することにある。上記課題を解決するために、本願発明者らは、鋭意検討を重ねた結果、CrSiC系複合薄膜の膜厚を15nm未満にすることにより、それを使用した歪抵抗素子は、電気伝導機構がP型ホール伝導からN型電子伝導に遷移していき、従来のものよりも特性が飛躍的に向上するという、従来にない知見を得た。すなわち、CrSiC系複合薄膜の膜厚を薄くしていき、膜厚が15nmを境にして、P型が支配的となっていた電気伝導機構が、N型が支配的となる電気伝導機構に変化することで、優れた特性を有する歪抵抗素子を実現できることを明らかにした。また、歪抵抗素子に用いられる薄膜抵抗部は、一般的には膜厚を薄くすればするほどサイズ効果等によって比抵抗が指数関数的に増加してしまい、歪抵抗素子としてほとんど使用できなくなると考えられていた。しかしながら、CrSiC系複合薄膜を使用した歪抵抗素子は、このような比抵抗の増加が全くみられなかった。これも、本願発明者らが得た従来にない知見である。上記2つの知見に基づき、本願発明者らは、以下の発明を完成させた。すなわち、本発明は、1絶縁性基板と、前記絶縁性基板の表面に形成されたクロム、ケイ素および炭素からなる薄膜抵抗部と、前記薄膜抵抗部に設けられた電極部と、を備えた歪抵抗素子において、前記薄膜抵抗部は、その膜厚が15nm未満であって、N型の電気伝導機構を有していることを特徴とする歪抵抗素子としたものである。上記したように、前記薄膜抵抗部の膜厚を15nm未満とし、電気伝導機構をP型ホール伝導からN型電子伝導に遷移させることで、従来のものよりも優れたゲージ感度および抵抗温度係数を有するとともに、温度安定性が優れた歪抵抗素子を実現することができる。なお、上記した作用効果は、クロム、ケイ素および炭素からなる3元系の複合薄膜が、膜厚が15nm未満の極薄膜領域でも比較的均一に成膜可能な点に負うところが大きく、他の組成では実現が難しいのが現状である。ここで、成膜の安定性、実用上の観点から薄膜抵抗部の膜厚は7.5nm以上とすることが好ましい。上記構成1において、2前記薄膜抵抗部は、クロムが70~90重量、ケイ素が5~25重量、炭素が5~25重量の割合からなることが好ましい。上記構成1または2において、3前記薄膜抵抗部は、物理蒸着法または化学蒸着法によって前記絶縁性基板上に形成されたものであることが好ましい。上記構成3において、4前記薄膜抵抗部は、物理蒸着法または化学蒸着法によって前記絶縁性基板上に形成された後に、さらに不活性ガス雰囲気中において300°C以上の温度でアニール処理されたものであることが好ましい。上記構成1~4のいずれかにおいて、5前記絶縁性基板は、その表面に絶縁層が形成されたステンレス基板からなることが好ましい。上記構成5において、6前記絶縁層は酸化シリコンからなることが好ましい。上記構成1~4のいずれかにおいて、7前記絶縁性基板は、セラミック材料または耐熱性高分子材料からなることが好ましい。上記構成7において、8前記絶縁性基板の表面に、セラミック材料からなる接合層が形成されていることが好ましい。9起歪体に対して貼着あるいは接合される、上記構成1~8の少なくとも1つの歪抵抗素子と、前記少なくとも1つの歪抵抗素子を含むホイートストンブリッジ回路と、をさらに備えた歪検出装置とすることもできる。本発明によれば、従来のものよりも優れたゲージ感度および抵抗温度係数を有するとともに、温度安定性が優れた歪抵抗素子およびそれを備えた歪検出装置を提供することができる。以下、本発明の好ましい実施例について図面を参照しながら説明する。図1は、本発明に係る歪抵抗素子の概略断面図である。また、図2A~Fは歪抵抗素子の製造工程を示す概略断面図である。図1に示すように、本願発明に係る歪抵抗素子1は、絶縁性基板2と、薄膜抵抗部3と、一対の電極部4a、4bと、保護層5とを備える。絶縁性基板2は、例えば、ステンレス基板SUS316基板2aと、その表面に形成された絶縁層2bからなる。絶縁層2bは例えば酸化シリコンSiO2膜からなる。薄膜抵抗部3は、絶縁性基板2の表面絶縁層2bの上面に所定のパターンで形成される。薄膜抵抗部3は、クロムCr、ケイ素Siおよび炭素CからなるCrSiC系複合薄膜からなる。薄膜抵抗部3は、後述するように、その膜厚が15nm未満であって、N型の電気伝導機構を有している。なお、薄膜抵抗部3は、クロムが70~90重量、ケイ素が5~25重量、炭素が5~25重量の割合の組成からなることが好ましい。保護層5は、薄膜抵抗部3および一対の電極部4a、4bを保護するものであり、例えばシリコン酸窒化膜SiONからなる。図1に示すように、一対の電極部4a、4bの保護層5の形成されていない露出部分には電極リード線図示略が接続され、一対の電極部4a、4bは当該電極リード線を介して電気回路例えば、ホイートストンブリッジ回路等に接続される。次に、この歪抵抗素子1の製造方法について、その具体例を挙げて、以下に簡単に説明する。まず、第1工程として、物理蒸着法例えば、膜厚組成制御が可能なスパッタリング法またはイオンプレーティング法等または化学蒸着法によって、絶縁性基板2の表面に薄膜抵抗部3を形成する。具体的には、図2Aに示すように、スパッタリング法によって、例えば幅3.0mm×長さ5.0mm×厚み0.5mmのステンレス基板2aの表面に、例えば膜厚が6μmの酸化シリコン膜SiO2の絶縁層2bを形成する。そして、高周波RFスパッタリング法によって、絶縁層2bの上面に薄膜抵抗部3を形成する。絶縁層2bである酸化シリコン膜は、ここでは単層構造であるが、多層構造であってもよい。この高周波スパッタでは、例えばクロムが80重量、ケイ素が5重量、炭素が15重量の割合からなるCrSiCターゲットが用いられ、アルゴンArガス等の不活性ガス雰囲気中において、約600Wのプラズマ放電が行われて、絶縁性基板2の絶縁層2b上に、膜厚が15nm未満の薄膜抵抗部3が成膜される。また、この時のスパッタリング条件として、スパッタリング温度は350°C、プロセス圧力は4×10-1Pa、スパッタリング時間は薄膜抵抗部3の膜厚が15nm未満になるように設定される。こうして、組成の割合がCrSiCターゲットと同じ、クロムが80重量、ケイ素が5重量、炭素が15重量の割合の薄膜抵抗部3が、絶縁性基板2の表面に形成される。第2工程として、リソグラフィ法およびエッチング法によって、薄膜抵抗部3を所定のパターン形状に加工する。具体的には、スピンコータによって、図2Bに示すように、薄膜抵抗部3の上にCrからなるレジスト膜6を塗布し、フォトリソグラフィによって、当該レジスト膜6を露光して、図2Cに示すように、レジストマスクCrマスクを形成する。そして、エッチング液を用いたウェットエッチングによって、図2Dに示すように、薄膜抵抗部3を所定のパターン例えば、図3に示すような黒塗りしたパターンに形成し、薄膜抵抗部3上に残っているレジスト膜6を除去する。ここでは、エッチング液として、硝酸セリウムIVアンモニウム水溶液NH42[CeNO36]水溶液が使用される。こうして、薄膜抵抗部3が、所定のパターン形状に加工される。第3工程として、真空蒸着法またはスパッタリング法によって、薄膜抵抗部3に設けられる電極部4a、4bを形成する。ここで、電極部4a、4bの材料および膜厚は、そのシート抵抗、薄膜抵抗部3との密着性、および、電極部4a、4bを所望の形状へ加工するプロセスとの整合性を考慮して決定されるのが好ましい。具体的には、図2Eに示すように、絶縁膜2bおよび薄膜抵抗部3の一部分が開口するように、絶縁性基板2の表面をステンレス製のメタルマスク7で被覆した後、CrおよびNiニッケルのスパッタリング法によって、当該開口した部分に、例えば、膜厚が150~700nmのCr膜、および膜厚が3μmのNi膜を成膜して、一対の電極部4a、4bを形成する。このCr膜によって、薄膜抵抗部3およびNi膜との密着性が向上する。そして、この電極部4a、4bに対して電極リード線図示略を接続するとともに、メタルマスク7を取り外す。こうして、一対の電極部4a、4bが薄膜抵抗部3に設けられる。第4工程として、物理蒸着法または化学蒸着法によって、薄膜抵抗部3および電極部4a、4bに対して保護層5を形成する。ここで、保護層5の材料および膜厚は、そのバリア性、薄膜抵抗部3および電極部4a、4bとの密着性、被覆性、ならびに、保護層5を所望の形状へ加工するプロセスとの整合性を考慮して決定されるのが好ましい。具体的には、スパッタリング法によって、図2Fに示すように、電極部4a、4bの電極リード線接続部分を除く部分および薄膜抵抗部3を被覆する保護層5を形成する。保護層5は、例えばシリコン酸窒化膜SiONからなる。なお、この時のスパッタリング温度は250°Cとした。なお、保護層5は、マスクを用いて形成されてもよいし、絶縁性基板2の表面領域全体にわたって形成された後に所定の形状に加工形成されてもよい。第5工程として、保護層5が形成された後の歪抵抗素子1に対して、アニール処理熱処理を行う。具体的には、アニール処理時の雰囲気ガスとの反応による薄膜抵抗部3の組成変化を防止するために、ArガスあるいはN2ガス等の不活性ガス雰囲気中において、300°C以上の温度で所定時間、より好ましくは350°Cの温度で12時間、アニール処理を行う。この熱処理によって、ステンレス基板2aと絶縁膜2bの密着性、および、絶縁膜2bと薄膜抵抗部3の密着性絶縁性基板2と薄膜抵抗部3の密着性が向上する。こうして、より安定的な歪抵抗素子1が製造される。次に、上記の製造方法によって製作した歪抵抗素子の特性電気伝導機構、比抵抗、ゲージ感度および抵抗温度係数を測定した結果について説明する。この歪抵抗素子の電気伝導機構については、以下のような手順で測定を行った。まず、10mm角のガラス基板上に、膜厚がそれぞれ3nm、5nm、7.5nm、15nmであって、クロムが80重量、ケイ素が5重量、炭素が15重量の割合からなるCrSiC系複合薄膜を形成する。そして、その四隅にニッケルおよびインジウムInの電極を形成し、四端子法Vanderpauw法によって、CrSiC系複合薄膜のホール効果を測定した。従来の歪抵抗素子と比較するために、膜厚が30nm、50nm、150nm、300nmであって同様の組成を有するCrSiC系複合薄膜についても、同様の測定を行った以下、比抵抗、ゲージ感度および抵抗温度係数の測定についても同様である。ここで、このホール効果の測定は、測定装置として東陽テクニカ製ResiTest8300を使用し、25°C常温から250°Cの温度範囲で、大気雰囲気中で行った。このホール効果の測定結果を図4に示す。なお、図4において、横軸はCrSiC系複合薄膜の膜厚を示し、縦軸は温度を示し、P型の薄膜を◇、N型の薄膜を○、PN判別不能な薄膜を×で示した。図4から明らかなように、膜厚15nm付近を境界として、その膜厚が小さくなるに伴って、電気伝導機構がP型ホール伝導からN型電子伝導へと変遷し、膜厚15nm未満のCrSiC系複合薄膜は、全ての温度領域でN型の電気伝導機構を有していることがわかる。このようなCrSiC系複合薄膜のP型からN型への電気伝導機構の変遷は、従来全く知られておらず、本発明者らが得た大きな知見の1つである。また、これらのCrSiC系複合薄膜の比抵抗の測定結果を図5に示す。なお、図5において、横軸はCrSiC系複合薄膜の膜厚を示し、縦軸は比抵抗を示す。ここで、比抵抗の測定は、それぞれ-250°C、-130°C、10°C、25°C、150°C、250°Cの温度で行っている。図5から明らかなように、電気伝導機構がP型からN型へと変遷する膜厚15nm未満において、比抵抗が急激に低下していることがわかる。ところで、薄膜の抵抗は、一般的にその膜厚を薄くすることで、サイズ効果等により指数的に増加する。しかしながら、膜厚15nm未満のCrSiC系複合薄膜では、比抵抗が低下して、実用的な抵抗値を確保できていることがわかる。これも、従来全く知られておらず、本発明者らが得た大きな知見である。次に、歪抵抗素子1に要求される重要な特性である、ゲージ感度GF:GaugeFactorおよび抵抗温度係数TemperatureCoefficientofResistance:TCRの測定結果について説明する。ゲージ感度については、歪抵抗素子1を2つの歪抵抗素子1A、1Bで構成するとともに、各歪抵抗素子1A、1Bの薄膜抵抗部3を図3に示すような複数回折り返した形状抵抗線の長さと幅の比であるアスペクト比は、約500であり、より詳細には510であるとして形成して、歪抵抗素子1を製作して、測定した。なお、図3において、保護層5は省略されている。ここで、各歪抵抗素子1A、1Bは、鏡面対象の位置関係に有り、応力が付与されていない状態において、一対の電極4a、4b間の電気抵抗が同一となるような抵抗線の長さ、幅および厚みを有している。この歪抵抗素子1のゲージ感度の測定結果を図6に示す。なお、図6において、横軸はCrSiC系複合薄膜の膜厚を示し、縦軸はゲージ感度GFを示す。図6から明らかなように、膜厚が15nm未満のCrSiC系複合薄膜を用いた歪抵抗素子のゲージ感度GFの増加傾向は、膜厚が15nm~150nmのCrSiC系複合薄膜の場合に比べて、明らかに大きくなっていることがわかる。これにより、従来のものよりもはるかに大きなゲージ感度GFを有する歪抵抗素子を実現できていることがわかる。抵抗温度係数については、上記ホール効果の測定に用いた各CrSiC系複合薄膜を用いて、そのシート抵抗の温度変化率の測定を行った。その測定結果を図7に示す。なお、図7において、横軸はCrSiC系複合薄膜の膜厚を示し、縦軸は抵抗温度係数TCRを示す。図7から明らかなように、膜厚が15nm未満のCrSiC系複合薄膜を用いた歪抵抗素子では、その膜厚が薄くなることに伴って、抵抗温度係数TCRが小さくなって、ゼロレベルに近づいていることがわかる。以上の測定結果より、上記の製造方法で製作した、膜厚が15nm未満のCrSiC系複合薄膜を用いた歪抵抗素子は、そのCrSiC系複合薄膜がN型の電気伝導機構を有し、従来のものよりも優れたゲージ感度と抵抗温度係数を有していることがわかる。このような現象から、CrSiC系複合薄膜の薄膜化に伴って、三次元的な伝導機構から遷移して、二次元的な伝導機構が支配的になっているものと推察される。また、この歪抵抗素子では、そのCrSiC系複合薄膜の膜厚が15nm未満と非常に薄いため、従来の膜厚の厚いものと比べて、成膜時間やパターニング時間が大幅に短縮され、生産性を向上することができる。さらに、エッチング時間も短縮化されるため、エッチング液によるCrSiC系複合薄膜へのダメージが少なくなるとともに、パターニング精度が向上して、再現性を向上することもできる。このため、CrSiC系複合薄膜の薄膜化に伴って、抵抗温度係数TCRのばらつきもさらに少なくなり、従来よりも温度安定性に優れた歪抵抗素子が実現できると考えられる。次に、図3のようにパターニング形成した歪抵抗素子1を備えた歪検出装置について詳細に説明する。図8に示すように、この歪検出装置10は、歪測定対象物である起歪体図示略に対して貼着または接合された歪抵抗素子1A、1B1と、これらの歪抵抗素子1A、1Bを含んで構成されたホイートストンブリッジ回路と、ホイートストンブリッジ回路に電圧を供給する電源11と、ホイートストンブリッジ回路の出力を増幅する増幅器12とを備える。この歪検出装置10では、歪抵抗素子1A、1Bの一端間に調整抵抗ΔRが接続され、歪抵抗素子1A、1Bの他端側にはそれぞれ抵抗R1、R2が接続されている。調整抵抗ΔRは、歪抵抗素子1A、1Bの抵抗差を調整するためのものであって、例えば500Ω程度の調整幅を有するボリューム式可変抵抗素子からなる。電源11は、例えば5Vの直流電源からなる。増幅器12の一対の入力部のそれぞれは、ホイートストンブリッジ回路の抵抗R1、R2の接続点と、調整抵抗ΔRに接続されている。増幅器12の出力部は外部の演算処理装置図示略等に接続されている。この歪検出装置10によれば、歪抵抗素子1A、1Bのそれぞれの歪みによる抵抗値変化ΔR1A、ΔR1Bに応じた電位差E=KΔR1A-ΔR1Bが得られるただし、Kは定数とする。この電位差Eは、増幅器12によって所定の増幅率で増幅されて、演算処理装置によって信号処理される。この演算処理装置には温度補償回路やノイズフィルター回路が含まれており、これによってS/N比に優れた起歪体の歪み検出が可能となる。以上、本発明の好ましい実施形態を説明したが、本発明の構成はこれらの実施形態に限定されるものではない。例えば、絶縁性基板2は、その表面に絶縁層2bが形成されたステンレス基板2aとしたが、これに限定されるものではなく、セラミック材料または耐熱性高分子材料からなっていてもよい。セラミック材料または耐熱性高分子材料は一般的に絶縁性を有するものであるので、絶縁層2bを形成する工程を省略することができる。また、セラミック材料や耐熱性高分子材料からなる絶縁性基板2を用いた場合には、その絶縁性基板2の表面に、薄膜抵抗部3との密着性を向上させるための例えばセラミック材料等からなる接合層がさらに形成されることが好ましい。また、上記実施例では、クロムが80重量、ケイ素が5重量、炭素が15重量の割合からなり、その膜厚が15nm未満のCrSiC系複合薄膜を使用した歪抵抗素子の様々な特性の測定結果を示したが、クロムを70~90重量、ケイ素を5~25重量、炭素を5~25重量の範囲内で変化させた、膜厚が15nm未満のCrSiC系複合薄膜においても、これらの特性はほとんど変わらないことは確認済みである。さらに、歪検出装置10において、ホイートストンブリッジ回路を構成する4つの抵抗のうち2つを歪抵抗素子1A、1Bに置き換えた例を説明したが、例えば4つの抵抗のうちの1つ、3つあるいは4つを歪抵抗素子1とする等、構成を適宜変更してもよいことは言うまでも無い。