"半導体パッケージのための半導体装置において、第1温度情報を出力する第1温度センサ回路を含む少なくとも1つの第1半導体チップと、貫通電極に電気的に連結されずに、前記第1温度センサ回路に電気的に連結される第1バンプと、前記第1半導体チップの貫通電極に電気的に連結される第2バンプと、を具備することを特徴とする半導体装置。前記第1温度情報は、前記第1半導体チップの温度に基づくことを特徴とする請求項1に記載の半導体装置。前記第1半導体チップに積層される少なくとも1つの第2半導体チップをさらに具備し、前記第2半導体チップは、前記第1半導体チップと同じチップであることを特徴とする請求項1に記載の半導体装置。前記第1半導体チップに積層される少なくとも1つの第3半導体チップ、及び少なくとも1つの第4半導体チップをさらに具備し、前記第3半導体チップ及び第4半導体チップのそれぞれは、前記第1半導体チップと同じチップであることを特徴とする請求項3に記載の半導体装置。前記半導体装置は、パッケージ基板をさらに具備し、前記第1バンプ及び第2バンプは、前記第1半導体チップを前記パッケージ基板に電気的に連結させることを特徴とする請求項1に記載の半導体装置。前記半導体装置は、前記第1半導体チップに積層された第2半導体チップをさらに具備し、前記第2半導体チップは、貫通電極に電気的に連結された第2温度センサ回路を含むことを特徴とする請求項1に記載の半導体装置。前記第1バンプ及び第2バンプは、貫通電極に連結されずに、パッケージ基板に電気的に連結され、前記第2温度センサ回路は、少なくとも1つの貫通電極を介して、前記パッケージ基板に電気的に連結されることを特徴とする請求項6に記載の半導体装置。パッケージ基板と、前記パッケージ基板に配され、前記パッケージ基板に信号を伝達するための多数の貫通電極を含む第1半導体チップと、を具備し、前記第1半導体チップは、前記パッケージ基板に電気的に連結される第1温度センサ回路を含み、前記第1半導体チップは、前記第1温度センサ回路からの温度情報を貫通電極を利用することなしに、前記パッケージ基板に伝送することを特徴とする半導体パッケージ。スタック構造に配された多数の半導体チップと、前記多数の半導体チップそれぞれに配され、第1貫通電極スタックに垂直にアラインされる複数の第1貫通電極と、を具備し、前記多数の半導体チップのうち第1半導体チップは、前記複数の第1貫通電極のうち少なくとも一つに連結される第1温度センサ回路を含む半導体装置。前記多数の半導体チップのうち第2半導体チップは、第2温度センサ回路を含むことを特徴とする請求項9に記載の半導体装置。前記第1半導体チップ及び第2半導体チップは、同じ回路レイアウトを有することを特徴とする請求項10に記載の半導体装置。前記第1温度センサ回路及び第2温度センサ回路は、いずれも前記第1貫通電極スタックに連結されることを特徴とする請求項10に記載の半導体装置。前記第1温度センサ回路及び第2温度センサ回路は、それぞれ温度情報を前記第1貫通電極スタックに伝送し、前記半導体装置は、前記温度情報を前記第1貫通電極スタックに出力するために、前記第1温度センサ回路及び第2温度センサ回路を選択するための選択回路をさらに具備することを特徴とする請求項12に記載の半導体装置。前記選択回路は、前記第1半導体チップ及び第2半導体チップにそれぞれ連結される第1ヒューズユニット及び第2ヒューズユニットを含むことを特徴とする請求項13に記載の半導体装置。前記選択回路は、工程段階で製造され、前記工程段階が完了した後、可変されないことを特徴とする請求項13に記載の半導体装置。前記選択回路は、コントローラに連結され、前記コントローラから一つ以上の信号を受信する回路を含み、前記一つ以上の信号に応答し、前記第1温度センサ回路及び第2温度センサ回路のうち選択することを特徴とする請求項13に記載の半導体装置。前記選択回路は、前記一つ以上の信号を受信するために、前記第1貫通電極スタックに連結されることを特徴とする請求項13に記載の半導体装置。前記一つ以上の信号は、モードレジスタセットコード、命令信号、アドレス信号及びクロック信号のうちいずれか一つであることを特徴とする請求項17に記載の半導体装置。前記複数の半導体チップそれぞれに配され、前記第1貫通電極スタックと区分される第2貫通電極スタックに垂直にアラインされる複数の第2貫通電極をさらに具備し、前記第1温度センサ回路は、前記第1貫通電極スタックに連結され、前記第2温度センサ回路は、前記第2貫通電極スタックに連結されることを特徴とする請求項10に記載の半導体装置。前記第1貫通電極スタックは、前記半導体チップのいずれか1つの半導体チップの基板を貫通する一方、前記半導体チップの回路レイヤを貫通しない少なくとも1つのビアを含むことを特徴とする請求項9に記載の半導体装置。前記第1温度センサ回路と、前記複数の第1貫通電極の第1貫通電極と、に連結される演算部をさらに具備することを特徴とする請求項20に記載の半導体装置。第1温度センサを含む第1半導体チップと、第2温度センサを含む第2半導体チップと、を含む半導体チップスタックと、前記第1半導体チップを貫通し、前記第1温度センサに電気的に連結される第1貫通電極と、前記第2半導体チップを貫通し、前記第1貫通電極に電気的に連結される第2貫通電極と、を具備することを特徴とする半導体装置。前記第2貫通電極は、前記第2半導体チップの第2温度センサに電気的に連結されることを特徴とする請求項22に記載の半導体装置。前記第1温度センサを、前記第1貫通電極に連結させ、前記第1温度センサの出力を、前記第1貫通電極に伝送するか否かを選択する第1回路と、前記第2温度センサを、前記第2貫通電極に連結させ、前記第2温度センサの出力を、前記第2貫通電極に伝送するか否かを選択する第2回路と、をさらに具備することを特徴とする請求項23に記載の半導体装置。前記第1回路及び第2回路は、前記第1回路及び第2回路いずれにも入力される共通信号に基づき、前記第1温度センサ及び第2温度センサのそれぞれの出力を、前記第1貫通電極及び第2貫通電極それぞれに伝送するか否かを選択することを特徴とする請求項24に記載の半導体装置。前記第1貫通電極及び第2貫通電極は、ビアスタックを形成するために、垂直にアラインされ、前記第1温度センサ及び第2温度センサの出力は、前記ビアスタックに同時に提供されないことを特徴とする請求項24に記載の半導体装置。スタック半導体パッケージに備わる複数の半導体チップの一つ以上の半導体チップからの温度情報を伝送する方法において、前記一つ以上の半導体チップの温度センサ回路によって温度情報を発生させる段階と、少なくとも1つの温度センサ回路によって発生した温度情報を、第1貫通電極に伝送する段階と、を含むことを特徴とする温度情報伝送方法。いずれか1つの温度センサ回路の温度情報を、前記第1貫通電極に伝送することを選択する段階をさらに具備し、前記伝送段階は、前記選択された温度情報を、前記第1貫通電極に伝送する段階を含むことを特徴とする請求項27に記載の温度情報伝送方法。前記選択段階の結果によって、前記選択された温度情報が、前記第1貫通電極を含む貫通電極が垂直にアラインされた第1スタックを介して伝送されることを特徴とする請求項28に記載の温度情報伝送方法。前記選択段階は、前記温度情報を伝送する温度センサ回路を選択するために、コントローラからの信号を、貫通電極が垂直にアラインされた第2スタックを介して伝送する段階を含むことを特徴とする請求項28に記載の温度情報伝送方法。前記信号は、MRSコード、命令信号、アドレス信号及びクロック信号のうちいずれか一つであることを特徴とする請求項30に記載の温度情報伝送方法。演算部を利用して複数の温度センサ回路の温度情報を結合する段階をさらに具備することを特徴とする請求項27に記載の温度情報伝送方法。前記温度情報を結合する段階は、前記温度センサ回路の温度情報に係わる一つ以上のロジック演算を行う段階を含むことを特徴とする請求項32に記載の温度情報伝送方法。スタック構造の半導体チップと、複数の貫通ビアと、前記半導体チップの第1半導体チップに備わり、第1温度情報を発生させる第1温度センサ回路と、前記複数の貫通ビアのうち少なくとも一つを介して、前記第1温度センサ回路とコントローラとの通信を提供するための選択素子によって具現される通信経路と、を具備することを特徴とする半導体パッケージ。スタック構造の半導体チップと、複数の貫通ビアと、前記半導体チップの第1半導体チップに備わり、第1温度情報を発生させる第1温度センサ回路と、前記第1半導体チップからの前記第1温度情報を出力するために、前記半導体チップのうち第1半導体チップを選択する選択手段と、を具備し、前記複数の貫通ビアのうち少なくとも一つは、前記第1温度センサ回路に連結され、前記第1温度情報を受信することを特徴とする半導体メモリパッケージ。前記半導体チップの第2半導体チップに備わり、第2温度情報を発生させる第2温度センサ回路をさらに具備し、前記選択手段は、前記半導体チップのうち前記第2半導体チップからの前記第2温度情報を受信するための選択手段をさらに含み、前記複数の貫通ビアのうち少なくとも一つは、前記第2温度センサ回路に連結され、前記第2温度情報を受信することを特徴とする請求項35に記載の半導体メモリパッケージ。前記選択手段は、前記第1半導体チップ内のヒューズユニットを含むことを特徴とする請求項35に記載の半導体メモリパッケージ。前記ヒューズユニットは、電気的ヒューズであることを特徴とする請求項37に記載の半導体メモリパッケージ。前記選択手段は、コントローラに連結され、前記コントローラから一つ以上の信号を受信する回路を含み、前記選択手段は、前記一つ以上の信号に応答し、前記第1半導体チップからの前記第1温度情報を受信することを選択することを特徴とする請求項36に記載の半導体メモリパッケージ。前記選択手段は、貫通電極スタックに連結され、前記一つ以上の信号を受信することを特徴とする請求項39に記載の半導体メモリパッケージ。前記前記一つ以上の信号は、モードレジスタセットコード、命令信号、アドレス信号及びクロック信号のうちいずれか1つであることを特徴とする請求項39に記載の半導体メモリパッケージ。スタック構造の半導体チップが積層されるパッケージ基板と、前記パッケージ基板上に形成され、前記スタック構造の半導体チップを覆い包むレジン封止剤encapsulantと、をさらに具備することを特徴とする請求項36に記載の半導体メモリパッケージ。スタック構造の半導体チップと、複数の貫通ビアと、前記半導体チップの第1半導体チップに備わり、第1温度情報を発生させる第1温度センサ回路と、前記第1半導体チップから前記第1温度情報が出力されるように、前記半導体チップのうち第1半導体チップを選択する電気的ヒューズと、を具備し、前記複数の貫通ビアのうち少なくとも一つは、前記第1温度センサ回路に連結され、前記第1温度情報を受信することを特徴とする半導体パッケージ。前記第1半導体チップを選択するために、前記電気的ヒューズをプログラミングするヒューズプログラム部をさらに具備することを特徴とする請求項43に記載の半導体パッケージ。前記ヒューズプログラム部は、MRSコードに応答し、前記電気的ヒューズの連結状態を制御するための制御信号を発することを特徴とする請求項44に記載の半導体パッケージ。本発明は前記のような問題点を解決するためのものであり、多数の半導体レイヤの信号を安定して伝達する積層構造の半導体装置、半導体メモリ装置及びその動作方法を提供することを目的とする。本発明の他の目的は、信号を安定して伝達する積層構造の半導体メモリ装置が適用された半導体メモリシステムを提供することを目的とする。前記のような目的を達成するために、半導体パッケージのための半導体装置において、第1温度情報を出力する第1温度センサ回路を含む少なくとも1つの第1半導体チップと、貫通電極に電気的に連結されずに、前記第1温度センサ回路に電気的に連結される第1バンプと、前記第1半導体チップの貫通電極に電気的に連結される第2バンプと、を具備する半導体装置が提供される。本発明の半導体装置によれば、多数の半導体レイヤの信号を伝送するにあたり、その信号伝送の安定性を向上させると共に、半導体装置及び前記装置が適用されるシステムの性能を向上させる。以下、本発明の望ましい実施形態について、本発明が属する技術分野で当業者に、本発明の徹底した理解を提供する意図以外には他の意図なしに、添付した図面を参照として詳細に説明する。半導体装置としてのメモリ装置は、DRAMdynamicrandomaccessmemoryやSRAMstaticrandomaccessmemoryのような揮発性volatileメモリ;PRAMphasechangerandomaccessmemory、遷移金属酸化物complexmetaloxideのような可変抵抗特性物質を利用したRRAMresistiverandomaccessmemory、強磁性体物質を利用したMRAMmagnetoresistiverandomaccessmemoryなどの、理想的にはリフレッシュrefresh不要な不揮発性nonvolatileメモリ;を含む。最近では、不揮発性メモリにも、リフレッシュ動作を適用する傾向がある。前述のメモリだけではなく、あらゆる半導体装置の場合、三次元構造の概念が採用されている。もちろん、三次元構造の概念は、すでにパッケージング分野で利用されてきたが、既存の方式は、各種端子が、半導体チップの一面にのみ配され、ワイヤボンディングを利用して、複数のチップの信号端子を電気的に連結せねばならないために、チップの大きさ、配線の複雑さ及び電力消耗などにおいて問題点が生じる。このような問題点を克服するために、半導体基板材料であるシリコンに、垂直に貫通する電極を形成し、信号伝達経路を提供する貫通電極技術が提案された。貫通電極は、一般的なコンタクトプラグcontactplugとは異なり、シリコン基板を貫通して形成されるので、前記貫通電極は、シリコン貫通ビアTSV:throughsiliconviaと称される。このようなTSV技術は、回路の集積度、動作速度、電力消耗及び製造コストなどにおいて、非常に大きい改善効果が期待され、多重プロセッサコアを有したチップ開発に適用しており、NANDフラッシュメモリ分野、DRAMのようなメモリ、及びそれらが複合されたハイブリッド構造メモリなどで開発競争が熾烈である。図1は、多数の半導体レイヤを具備する積層構造の半導体装置の構造の一例を図示した概略図である。図1に図示されているように、半導体装置100は、多数の半導体レイヤLA1ないしLAnを具備し、半導体装置100内には、半導体レイヤLA1ないしLAn間の信号を伝達するためのTSVが形成される。半導体レイヤLA1ないしLAnそれぞれは、半導体装置100の機能を具現するための回路ブロックを含む。半導体装置100の一例として、メモリセルを含む半導体メモリ装置が適用されうる。図1の半導体装置100が、半導体メモリ装置である場合、半導体レイヤLA1ないしLAnに配される回路ブロックは、メモリ領域を含むメモリブロックでありうる。また、半導体装置100の半導体レイヤLA1ないしLAnは、いずれもメモリブロックを含んでいるか、または一部の半導体レイヤのみメモリブロックを含むことができる。例えば、垂直に積層された半導体レイヤLA1ないしLAnにそれぞれ備わる回路ブロック110,120は、いずれもメモリブロックでありうる。一方、半導体装置100の多数の半導体レイヤLA1ないしLAnのうちいずれか一つ、またはそれ以上のレイヤ例えば、第1半導体レイヤLA1は、マスターとして動作し、残りの半導体レイヤ例えば、第2半導体レイヤLA2ないし第n半導体レイヤLAnは、スレーブとして動作しうる。その場合、前記第1半導体レイヤLA1は、メモリブロックを含まないこともあり、第1半導体レイヤLA1の回路ブロック110は、他のレイヤ第2半導体レイヤLA2ないし第n半導体レイヤLAnのメモリブロックを駆動するためのロジック回路を含むことができる。半導体レイヤLA1ないしLAnは、TSVを介して互いに信号を送受信する。また、半導体装置100は、外部のコントローラ図示せずとインターフェースを遂行するが、半導体装置100をパッケージする場合、半導体装置100が基板パッケージ基板上に積層され、基板に形成された回路パターン及び基板の外側面に形成された導電手段例えば、リード、ソルダボールのような導電手段を介して、半導体装置100と外部のコントローラ図示せずとの間にインターフェースが行われる。もしいずれか1つの半導体レイヤ、例えば、第1半導体レイヤLA1が基板に直接連結された場合、第n半導体レイヤLAnは、信号を、TSVを介して第1半導体レイヤLA1に伝達し、前記信号は、基板を介して外部に提供される。半導体装置100の半導体レイヤLA1ないしLAnは、TSVを介して各種信号を外部に提供したり、外部からの信号を受信したりする。例えば、半導体装置100のメモリ動作と関連し、データ読み取り動作時に、データ及びデータストローブ信号がTSVを介して外部に提供されうる。また、前記メモリ動作による信号以外に、その他の各種情報がTSVを介して外部に提供されうる。前記各種情報として、半導体レイヤLA1ないしLAnの内部温度を検出して発生した温度情報や、メモリの容量に係わる情報や、リフレッシュ周期に係わる情報などの半導体レイヤそれぞれの情報が、TSVを介して外部に提供されうる。半導体レイヤLA1ないしLAnそれぞれは、前記データ、データストローブ信号及び各種情報などを、互いに同じ経路TSVを含む出力パスを介して伝達することができる。レイヤ積層時に、半導体レイヤLA1ないしLAnそれぞれに形成されたTSVは、互いにアラインされ、半導体レイヤLA1ないしLAnからの情報例えば、温度情報は、それぞれ同じ位置に形成されるTSVに伝えられる。前記の通り、信号の出力パスが互いに共有される場合、データDQやデータストローブ信号DQSは、外部のコマンドに応答して発せられるので、信号出力において、衝突発生の可能性は低い。しかし、前記温度情報や状態情報などは、コマンドとは係わりなく、半導体レイヤLA1ないしLAnそれぞれで、随時、または一定周期で発生するので、情報伝送時に、衝突発生の可能性が存在する。図2A及び図2Bは、図1の半導体装置のTSVを介した情報伝送の一例を示す図面である。図2の半導体装置100は、4つの半導体レイヤを具備し、それぞれの半導体レイヤが別のチップでもって具現され、4つの半導体チップChip1ないしChip4が半導体装置100に備わる例を示している。一方、図2には、前記半導体装置100が装着された基板SUBがさらに図示され、前記基板SUBを介して半導体装置100は、外部のコントローラ図示せずと通信する。図2Aは、半導体チップ達Chip1ないしChip4それぞれにTSVが形成され、いずれか1つのチップの情報は、TSV及びチップの外側面に形成された導電手段例えば、ソルダボールを介して、他のチップに伝送される例を示している。前記TSVを介した情報伝送の場合、多様な形態で具現されうる。例えば、第1半導体チップChip1内部で発生した情報Info1は、当該チップ内部のTSV112Aを介して、導電手段111Aに電気的に連結され、または前記情報Info1を発生させる回路図示せずが、図面上で、第1半導体チップChip1の下部表面領域に配される場合、前記情報Info1は、導電手段111Aに直接連結される。一方、図2Bは、半導体チップChip1ないしChip4が積層された後でTSVを形成した例を示している。図2A及び図2Bに図示された情報Info1,Info2は、半導体チップChip1ないしChip4それぞれの温度情報や状態情報を含み、また装置外部への情報伝送のための出力パスを共有する。前記情報Info1,Info2は、メモリ動作時に、チップ選択に関係なしに常時または周期的に発生する情報である。図3A、図3B、図3Cは、それぞれ図1の半導体装置の一具現例を示す構造図、ブロック図及び回路図である。図3Aは、半導体装置100であって、メモリセルを含む半導体メモリ装置を示し、前記半導体装置100は、多数の半導体レイヤLA1ないしLAnを含む。また、前記半導体装置100は、マスターチップとスレーブチップとを含むことができ、第1半導体レイヤLA1は、マスターチップであり、それ以外の半導体レイヤLA2ないしLAnは、スレーブチップでありうる。第1半導体レイヤLA1は、メモリを駆動するための各種ロジック回路を具備する。例えば、図3Aに図示されているように、第1半導体レイヤLA1は、メモリのワードラインを駆動するためのXドライバ111と、メモリのビットラインを駆動するためのYドライバ112と、データの入出力を制御するためのデータ入出力部Din/Dout113と、外部からコマンドを入力され、バッファリング及びデコーディングを行うコマンドバッファCMD114と、外部からアドレスを入力され、バッファリングするアドレスバッファADDR115と、電圧生成回路などその他のロジック回路が配された周辺回路116と、を具備する。図示されていないが、第1半導体レイヤLA1にも、メモリセル領域が配され、また周辺回路116は、第1半導体レイヤLA1内の温度を感知し、温度情報を発生させる温度センサ回路を含むことが可能である。一方、スレーブチップ、例えば、第n半導体レイヤLAnは、メモリ領域120とロジック領域130とを具備する。メモリ領域120は、多数のメモリセルと、メモリアクセスのためのワードライン及びビットラインとを含み、ロジック領域130は、メモリ駆動のための回路や、レイヤに係わる情報を発生させる回路を含む。図3Bに図示されているように、ロジック領域130は、書き込みデータWDをメモリ領域120に伝達するための入出力ドライバIODRV131、読み取りデータRDを増幅して出力する入出力センスアンプIOSA132、及び内部温度Tempを感知し、温度情報TQを発生させる温度センサ回路TQSEN133を含むことができる。前記書き込み/読み取りデータは、TSVを介して、半導体装置100の外部に提供され、また、半導体装置100の内部に伝えられ、温度情報TQは、他のTSVを介して、半導体装置100の外部に伝えられる。図3Cは、図2の温度センサ回路133の一具現例を示す回路図である。図3Cに図示されているように、前記温度センサ回路133は、電源電圧VDDに連結されたPMOSpositivemetaloxidesemiconductorトランジスタMP1ないしMP3、前記PMOSトランジスタMP1ないしMP3と接地電圧との間に連結されたダイオードD1,D2、及び抵抗R1,R2を具備する。また、前記温度センサ回路133は、第1PMOSトランジスタMP1及び第2PMOSトランジスタMP2のノード間の電圧を差動増幅する第1増幅器AMP1、第2PMOSトランジスタMP2及び第3PMOSトランジスタMP3のノード間の電圧を差動増幅する第2増幅器AMP2、並びに前記第1増幅器AMP1及び第2増幅器AMP2の出力電圧を比較し、その比較結果を出力する比較器CP1,CP2を具備する。図3Cの温度センサ回路133は、バンドギャップbandgap基準電圧発生回路を利用した温度センサであり、第1ダイオードD1を介して流れる電流I2と、第2ダイオードD2を介して流れる電流I1とを利用し、基準電流を生成する。前記基準電流は、第1増幅器AMP1の出力に対応する電流であり、第1ダイオードD1と第2ダイオードD2との比率が1:nである場合、基準電流は、I=kT/qlnn/R2の値を有する。Kはボルツマン定数、Tは絶対温度、qは電荷量を示し、これによって、基準電流の大きさは、絶対温度Tに比例して増大する値を有する。一方、第1抵抗R1を介して流れる電流Ixは、Ix=V12/R1に該当し、前記V12は、第1ダイオードD1の両端に印加され電圧である。前記電流Ixは、絶対温度Tに反比例する大きさを有する。比較器CP1,CP2は、第1増幅器AMP1及び第2増幅器AMP2の出力電圧を比較し、当該半導体レイヤの意温度が所定の基準温度以上であるか、あるいはそれ以下であるかを示す温度情報TQを発生させる。以下では、本発明の積層構造の半導体装置で、半導体レイヤそれぞれの情報出力時に、その衝突を防止するための構造の実施形態について説明し、前記情報でもって半導体レイヤの温度を感知して発した温度情報の出力を例に挙げて説明する。しかし、前述のように、本発明は、前記温度情報に限定されるものではなく、コマンドまたはチップ選択信号とは関係なしに、常時にまたは周期的に発生する情報例えば、チップ状態情報にも適用されうる。また、本発明に適用されるTSVの構造は、以下に図示された構造によって限定されるものではなく、前記図2に図示された構造を含み、その他の構造を有するTSV全体に適用されうる。図4及び図5は、本発明の積層構造の半導体装置の一実施形態を示す図面である。図4に図示されているように、前記半導体装置200Aは、複数の半導体レイヤを具備し、その一例として、半導体装置200Aが2つの半導体レイヤLA1,LA2を含む例が、図4に図示されている。第1半導体レイヤLA1及び第2半導体レイヤLA2それぞれは、メモリ領域及び/またはロジック領域を具備し、前記ロジック領域は、それぞれの半導体レイヤ内の温度を感知し、温度情報TQを発生させる温度センサ回路TQSEN211A,221Aを含む。また、第1半導体レイヤLA1及び第2半導体レイヤLA2それぞれには、多数のTSVが形成される。第1半導体レイヤLA1及び第2半導体レイヤLA2それぞれの一面には、導電手段例えば、ソルダボールが配され、第1半導体レイヤLA1に配された導電手段が基板に連結される。半導体装置200Aは、第1半導体レイヤLA1の導電手段及び基板を介して、外部のコントローラ図示せずと通信を行う。温度センサ回路211A,221Aで発生した温度情報TQを半導体装置200Aの外部に提供するために、前記温度センサ回路211A,221Aに対応して、共通した出力ノードが配される。一例として、第1半導体レイヤLA1のソルダボール212が、多数の温度センサ回路211A,221Aに対応して、共通した出力ノードとして配される。本発明の一実施形態によれば、多数の温度センサ回路211A,221Aからの温度情報TQが互いに衝突しないように、前記ソルダボール212は、温度センサ回路211A,221Aのうちいずれか1つの出力に固定した方法で連結される。このために、第1半導体レイヤLA1及び第2半導体レイヤLA2の出力信号、例えば、データ信号やデータストローブ信号は、TSVを介して伝送される一方、前記温度情報TQを発生させる温度センサ回路211A,221Aは、TSVと電気的に絶縁される。第2温度センサ回路221Aは、第2半導体レイヤLA2の導電手段222と、内部配線を介して電気的に連結され、また第1温度センサ回路211Aは、第1半導体レイヤLA1の導電手段212と、内部配線を介して電気的に連結される。温度センサ回路211A,221Aは、TSVに電気的に絶縁されるので、第2温度センサ回路221Aからの温度情報TQは、第1半導体レイヤLA1に伝えられず、これによって、第1温度センサ回路211Aからの温度情報TQだけが出力ノード例えば、第1半導体レイヤLA1の導電手段212に固定した方法で連結される。前記の本発明の一実施形態によれば、半導体装置200Aに備わる多数の半導体レイヤLA1,LA2のうち1つの半導体レイヤの温度情報TQだけが外部に提供される。これによって、半導体レイヤ間の温度情報TQの衝突による信号特性の低下発生を防止する。外部のコントローラ図示せずは、前記温度情報TQを受信し、前記温度情報TQが半導体装置200A内部の温度であると判断する。コントローラは、前記判断結果によって半導体装置200Aを制御することができ、例えば、半導体装置200AがDRAMである場合、前記温度情報を参照して、DRAMのメモリ領域に係わるリフレッシュ動作の周期などを制御する。図5は、図4の他の実施形態を示す図面であり、半導体装置200Bが4つの半導体レイヤLA1ないしLA4を具備する実施形態を示している。図5に図示されているように、前記半導体レイヤLA1ないしLA4は、それぞれの半導体レイヤ内の温度を感知し、温度情報TQを発生させる温度センサ回路211Bないし241Bを具備する。半導体レイヤLA1ないしLA4には、TSVが形成され、半導体レイヤ間で信号を伝送する。一方、前記温度センサ回路211Bないし241Bは、TSVと電気的に絶縁されるので、温度情報TQは、半導体レイヤLA1ないしLA4間で伝えられない。これによって、基板の一面に付着された半導体レイヤLA1の温度センサ回路211Bからの温度情報TQが、内部配線、導電手段及び基板を介して、外部のコントローラ図示せずに提供される。図6は、本発明の他の実施形態による半導体装置を示す図面である。図6に図示されているように、半導体装置200Cは、複数の半導体レイヤLA1,LA2を具備し、一例として、2つの半導体レイヤLA1,LA2を具備する。半導体レイヤLA1,LA2には、TSVが形成され、また半導体レイヤLA1,LA2は、それぞれ温度センサ回路211C,221Cを具備する。半導体装置200Cは、温度情報TQを外部に伝達するための複数の出力パスを具備し、温度センサ回路211C,221Cの出力は、それぞれ互いに異なる出力パスに連結される。例えば、2つの温度センサ回路211C,221Cの出力が互いに衝突することを防止するために、第1温度センサ回路211Cは、TSVと電気的に絶縁され、内部配線を介して、第1半導体レイヤLA1外側面の出力ノード212Cに連結される。一方、第2温度センサ回路221Cは、TSVと電気的に連結され、前記TSVを介して、第1半導体レイヤLA1外側面の他の出力ノード213Cに連結される。半導体装置200Cから発生する第1温度情報TQ1及び第2温度情報TQ2は、外部のコントローラ図示せずに提供され、外部のコントローラは、前記第1温度情報TQ1及び第2温度情報TQ2を参照して、半導体装置200Cに係わる制御動作を遂行する。本発明のさらに他の実施形態による半導体装置について、図7ないし図9を参照しつつ説明すれば、次の通りである。図7は、本発明のさらに他の実施形態による半導体装置を示す構造図である。図7に図示されているように、前記半導体装置300は、複数の半導体レイヤLA1ないしLAnを具備する。図7の実施形態について説明するにあたり、前記半導体レイヤLA1ないしLAnは、いずれもメモリチップであり、互いに同一に具現されていると仮定する。しかし、複数の半導体レイヤLA1ないしLAnは、マスターチップ及びスレーブチップからもなり、もし第1半導体レイヤLA1がマスターチップである場合、前記第1半導体レイヤLA1には、外部とのインターフェースのための回路、及びメモリ動作を制御するための各種ロジック回路が配されうる。半導体レイヤLA1ないしLAnは、それぞれメモリ領域と、ロジック領域とを具備する。例えば、最下部の第1半導体レイヤLA1は、メモリ領域310とロジック領域320とを含み、最上部の第n半導体レイヤLAnは、メモリ領域330とロジック領域340とを含む。また、半導体レイヤLA1ないしLAnは、互いにTSVを介して、信号を送受信する。図7の実施形態の場合、半導体レイヤLA1ないしLAnそれぞれのロジック領域320,340は、温度センサ回路図示せずを具備し、温度センサ回路からの温度情報は、共通した出力パスを介して伝えられる。例えば、温度情報は、TSVTSV1を含む出力パスを介して伝えられる。前記TSVTSV1は、半導体レイヤLA1ないしLAnそれぞれに形成され、互いに同じ位置にアラインされるビアでありうる。第1半導体レイヤLA1が、基板図示せずに装着された場合、他の半導体レイヤLA2ないしLAnからの温度情報は、前記TSVTSV1を介して、第1半導体レイヤLA1に伝えられ、また第1半導体レイヤLA1に伝えられた温度情報は、第1半導体レイヤLA1の外側面に配される出力ノードを介して外部に提供される。図8A及び図8Bは、図7の半導体装置300のロジック領域340の一部構成を示すブロック図である。図8には、図7の第n半導体レイヤLAnのロジック領域340の一部構成を示したが、その他の半導体レイヤのロジック領域も、図8に図示されたところと同一に具現されうる。図8Aに図示されているように、ロジック領域340は、第n半導体レイヤLAn内部の温度を感知して、温度情報TQを発生させる温度センサ回路TQSEN341を具備する。温度センサ回路341は、バッファなどの出力手段を介して、TSVTSV1に温度情報TQを伝達する。温度センサ回路341の出力が、第n半導体レイヤLAn内のTSVに連結されて伝送される場合、図8AのTSVTSV1は、第n半導体レイヤLAnに形成されたビアでありうる。一方、TSVの他の構造として、温度センサ回路341の出力が、第n半導体レイヤLAn外側面の導電手段を介して、下に隣接した第n-1半導体レイヤに電気的に連結される場合、前記TSVTSV1は、第n-1半導体レイヤに形成されたビアでありうる。TSVTSV1に伝えられた温度情報TQは、下部の他の半導体レイヤを経て、半導体装置300の外部に提供される。また、ロジック領域340は、前記温度情報TQが出力されることになっているかどうかを、例えば、出力バッファを制御するための信号を発するヒューズユニット342を使用することにより制御するための制御手段をさらに具備する。一般的にヒューズは、電気的信号によってその連結が途切れる電気ヒューズや、半導体装置の製造時に、ウェーハレベルでレーザ照射によってその連結が途切れるレーザヒューズを含むことができる。図8A及び図8Bの実施形態では、ヒューズユニット342が、レーザ照射によって、その連結が途切れるレーザヒューズである。半導体装置300の製造時、多数の半導体レイヤLA1ないしLAnそれぞれのウェーハ段階で、前記ヒューズユニット342にレーザを照射し、ヒューズの連結状態を設定する。望ましくは、二つ以上の半導体レイヤからの温度情報TQが、共通した出力パスで衝突することを防止するために、いずれか1つの半導体レイヤに備わるヒューズユニット342にレーザを照射し、前記ヒューズユニット342の連結状態を、第1状態に設定する。一方、残りの半導体レイヤに備わるヒューズユニット342にレーザを照射し、前記ヒューズユニット342の連結状態を、第2状態に設定する。第1状態で、ヒューズユニット342は、出力バッファをイネーブルさせるための信号を発し、第2状態で、ヒューズユニット342は、出力バッファをディセーブルさせるための信号を発する。これによって、多数の半導体レイヤLA1ないしLAnのうちいずれか1つの半導体レイヤの温度センサ回路341の出力が活性化され、TSVTSV1に固定した方法で連結され、TSVTSV1に伝えられた温度情報TQが外部に提供される。一方、残りの半導体レイヤの温度センサ回路の出力は、非活性化される。図8Bは、半導体装置300の回路領域340の一部構成を異ならせて具現した例を示すブロック図である。図8Bに図示されているように、回路領域340は、温度センサ回路341、前記温度センサ回路341のイネーブルを制御するためのセンサ制御部TQCON343、及び前記センサ制御部343を制御するための信号を発するヒューズユニット342を具備する。図8Aとは異なり、図8Bでは、温度情報TQを出力する出力バッファのイネーブルを制御するのではなく、温度センサ回路341の動作自体をイネーブルさせたり、ディセーブルさせたりすることによって、多数の半導体レイヤLA1ないしLAnからの温度情報TQの衝突を防止する。多数の半導体レイヤLA1ないしLAnそれぞれのウェーハレベルで、ヒューズユニット342にレーザを照射し、前記ヒューズユニット342の連結状態を第1状態に設定するか、あるいは第2状態に設定する。例えば、多数の半導体レイヤLA1ないしLAnのうちいずれか1つのレイヤのヒューズユニット342の連結状態は、第1状態に設定し、残りのレイヤのヒューズユニット342の連結状態は、第2状態に設定する。前記第1状態のヒューズユニット342の制御下で、イネーブル制御回路343は、温度センサ回路341をイネーブルさせるためのイネーブル信号ENを発し、温度センサ回路341に提供する。一方、第2状態のヒューズユニット342の制御下で、イネーブル制御回路343は、温度センサ回路341をディセーブルさせるためのディセーブル信号を発し、温度センサ回路341に提供する。これによって、多数の半導体レイヤLA1ないしLAnのうちいずれか1つの半導体レイヤの温度センサ回路341の出力が活性化され、TSVTSV1に固定した方法で連結され、TSVTSV1に伝えられた温度情報TQが外部に提供される。図9は、図7の半導体装置の温度情報出力状態の一例を示す図面である。図9に図示されているように、半導体装置300は、複数の半導体レイヤLA1ないしLA4を具備し、複数の半導体レイヤLA1ないしLA4それぞれは、温度センサ回路321,341,351,361と、ヒューズユニットFU322,342,352,362とを具備する。前記ヒューズユニット322,342,352,362は、半導体レイヤLA1ないしLA4それぞれのウェーハレベルで、レーザ照射によって、その連結状態が第1状態か第2状態にそれぞれ設定される。図9の例では、第2半導体レイヤLA2に備わる温度センサ回路351の出力がTSVTSV1に固定した方法で連結される例を示す。このために、第2半導体レイヤLA2に備わるヒューズユニット352は、第1状態に設定され、残りの半導体レイヤLA1,LA3,LA4に備わるヒューズユニット322,342,362は、第2状態に設定される。第2半導体レイヤLA2に備わる温度センサ回路351の出力温度情報TQ2が、TSVTSV1、及び第1半導体レイヤLA1の外側面に形成された出力ノード323を介して外部に提供される。本発明のさらに他の実施形態による半導体装置について、図10及び図11を参照して説明すれば、次の通りである。図10に図示されているように、前記半導体装置400は、複数の半導体レイヤLA1ないしLAnを含む。図7に図示された半導体装置300と同一に、前記図10の半導体装置400に含まれる複数の半導体レイヤLA1ないしLAnは、いずれもメモリ領域を含んで、同一に具現されるメモリチップであると仮定する。半導体レイヤLA1ないしLAnそれぞれは、メモリ領域410,430と、ロジック領域420,440とを含む。図10の半導体装置400は、温度センサ回路の動作が、電気的ヒューズ及びコマンドの一種として、MRSmoderegistersetコードによって制御される実施形態を示している。第1半導体レイヤLA1のロジック領域420は、半導体装置400の初期動作時に、MRSコードを発生させ、装置の動作環境を設定するMRS421、MRSコードを受信し、電気的ヒューズのプログラムを制御するヒューズプログラム部422、一つ以上の電気的ヒューズを含むヒューズユニット423、センサ制御部TQCON424、及び温度センサ回路425を具備することができる。第n半導体レイヤLAnもまた、MRS441、ヒューズプログラム部442、ヒューズユニット443、センサ制御部444、及び温度センサ回路445を具備することができる。第1半導体レイヤLA1を参照し、温度情報出力に係わる動作について説明すれば、次の通りである。MRS421には、温度情報出力と係わるコードが既設定で保存され、半導体装置400の初期動作時に、MRS421から生成されるMRSコードは、ヒューズプログラム部422に提供される。ヒューズプログラム部422は、受信されたMRSコードに応答し、電気的ヒューズの連結状態を制御するための制御信号を生成する。前記ヒューズユニット423の連結状態は、制御信号に応答し、第1状態か第2状態に設定される。半導体レイヤLA1ないしLAnそれぞれのMRSコードによって、半導体レイヤLA1ないしLAnのうちいずれか1つのレイヤのヒューズユニットの連結状態が、第1状態に設定され、残りのレイヤのヒューズユニットの連結状態が、第2状態に設定される。例えば、第n半導体レイヤLAnのヒューズユニット443の連結状態が、第1状態に設定された場合、前記連結状態による信号を、センサ制御部444に提供する。センサ制御部444は、前記信号に応答してイネーブル信号を発生させ、温度センサ回路445に提供し、温度センサ回路445は、温度情報TQnを発生させ、これをTSVTSV1_1,TSV1_2を介して外部に伝達する。半導体装置400動作の間、第n半導体レイヤLAnからの温度情報TQnが、TSVTSV1_1,TSV1_2を含む出力パスに固定した方法で連結され、残りの半導体レイヤの温度情報は、非活性化される。本実施形態では、半導体装置400動作の間、1つの半導体レイヤからの温度情報だけが固定した方法で外部に提供されるが、温度情報を提供する半導体レイヤの選択が可能である。例えば、前記MRS421,441のレジスタ状態は、異なって設定され、もし第1半導体レイヤLA1の内部温度が最も高く、リフレッシュ周期が、第1半導体レイヤLA1の内部温度を基準に行われねばならない場合、前記MRS421,441のレジスタ状態を異ならせて設定することによって、第1半導体レイヤLA1からの温度情報を外部に提供させられる。図11は、図10の半導体装置の温度情報出力状態の一例を示す図面である。図11は、4つの半導体レイヤLA1ないしLA4が半導体装置400に備わる例を示し、図11に図示されているように、半導体レイヤLA1ないしLA4それぞれは、MRS421,441,451,461と、温度センサ回路425,445,455,465とを含む。図11を参照すれば、半導体装置400の初期動作時、半導体レイヤLA1ないしLA4それぞれのMRS421,441,451,461は、当該レイヤの動作環境を設定するためのMRSコードを発生させ、MRSコードには、各半導体レイヤの温度情報出力と係わるコードが既設定で保存される。図11では、その一例として、前記MRSコードに応答し、第2半導体レイヤLA2の温度情報TQ2が半導体装置400外部に提供され、残りの半導体レイヤLA1,LA3ないしLAnの温度情報の出力は、非活性化される。一方、本発明のさらに他の実施形態による半導体装置について、図12ないし図16を参照して説明すれば、次の通りである。図12は、本発明のさらに他の実施形態による半導体装置を示す構造図である。図12に図示されているように、前記半導体装置500Aは、複数の半導体レイヤLA1ないしLAnを具備する。図12の実施形態について説明するにあたり、前記半導体レイヤLA1ないしLAnは、いずれもメモリチップであり、互いに同一に具現されると仮定する。図12の実施形態の場合、半導体レイヤLA1ないしLAnそれぞれのロジック領域520A,540Aは、温度センサ回路522A,542Aを具備し、温度センサ回路522A,542Aからの温度情報TQ1,TQnは、共通した出力パスを介して伝えられる。例えば、半導体装置500A内の共通したTSVTSV1を介して、半導体レイヤLA1ないしLAnの温度情報TQ1,TQnが伝えられる。本実施形態では、いずれか1つの半導体レイヤの温度センサ回路の出力が出力パスに固定した方法で連結されるのではなく、半導体装置500Aの動作中、半導体レイヤLA1ないしLAnそれぞれの温度センサ回路522A,542Aの出力が、出力パスに交互に連結される。また、温度センサ回路522A,542Aの出力を、出力パスに交互に連結させるための一方策として、前記温度センサ回路522A,542Aを、コマンドCMD及び/またはアドレスADDに連動して動作させる。図12に図示されているように、第1半導体レイヤLA1のロジック領域520Aは、MRS521A、温度センサ回路522A、レジスタ523A及び温度情報出力部524Aを含むことができる。また、他の半導体レイヤ、例えば、第n半導体レイヤLAnもまた、MRS541A、温度センサ回路542A、レジスタ543A及び温度情報出力部544Aを含むことができる。前記温度情報出力部524A,544Aは、所定の制御信号によってその出力が制御され、例えば、スイッチや三状態バッファなどが、前記温度情報出力部524A,544Aに備わりうる。前記半導体装置500Aの動作について、第n半導体レイヤLAnを参照しつつ説明すれば、次の通りである。第n半導体レイヤLAnには、チップ選択のためのチップ選択信号CSB_n、及びコマンド/アドレスCMD/ADDなどが提供される。チップ選択信号CSB_nによって、第n半導体レイヤLAnが選択され、MRS541Aは、コマンドCMD及び/またはアドレスADDを受信し、これに対応する制御信号例えば、MRS信号を発する。温度情報の読み取りのためのコードが、MRS541Aに事前に設定されるとともに保存され、外部のコントローラ図示せずは、温度情報の読み取りのためのチップ選択信号CSB_n、コマンドCMD及び/またはアドレスADDを、半導体装置500Aに提供する。温度情報読み取り命令が外部から受信されれば、MRS541Aは、これに対応する制御信号を、温度情報出力部544Aに提供する。温度センサ回路542Aからの温度情報TQnは、レジスタ543Aに一時保存され、温度情報出力部544Aのスイッチング動作に基づいて、前記温度情報TQnがTSVTSV1を介して外部に提供される。図12では、MRS541Aからの制御信号が温度情報出力部544Aを制御すると説明されたが、先立つ実施形態で説明した通り、温度センサ回路542Aの活性化を制御するためのセンサ制御部図示せずが、第n半導体レイヤLAnによって備わりうる。また、MRS541Aからの制御信号は、前記センサ制御部図示せずに提供されうる。半導体装置500Aの温度情報読み取りのためのコマンドCMD及び/またはアドレスADDの組み合わせは、任意的に設定が可能である。例えば、MRS521A,541Aに、温度情報出力部524A,544Aを制御するためのコードが設定され、外部のコマンドCMDに応答し、MRS521A,541Aは、温度情報出力部524A,544Aを制御するための制御信号を発する。前記コマンドCMDは、各種信号例えば、RAS、CAS、WEなどの命令信号の組み合わせのうちいずれか一つが利用され、温度情報の出力のために、データ読み取りのための一般的な読み取りコマンドが利用されうる。温度情報読み取り時、外部からのチップ選択信号CSB_1,CSB_nによって、いずれか1つの半導体レイヤが選択され、前記選択された半導体レイヤのMRSは、読み取りコマンドに応答し、温度情報出力部を制御するための制御信号を発する。チップ選択信号CSB_1,CSB_nの状態によって、第1半導体レイヤLA1ないし第n半導体レイヤLAnのうちいずれか1つの半導体レイヤからの温度情報が、外部に提供される。図13は、図12の半導体装置500Aのコマンド及び温度情報の伝達経路の一例を示すブロック図である。第1半導体レイヤLA1ないし第n半導体レイヤLAnのそれぞれは、MRS521A,541A,551A、温度センサ回路522A,542A,552A、レジスタ523A,543A,553A及び温度情報出力部524A,544A,554Aを含む。また、図13に図示されているように、第1半導体レイヤLA1ないし第n半導体レイヤLAnのそれぞれは、出力バッファ525A,545A,555Aをさらに含むことができる。また、図13では、第1半導体レイヤLA1ないし第n半導体レイヤLAnそれぞれのデータDQと温度情報TQとが、共通した経路例えば、共通したTSVを介して、外部に提供される実施形態が図示されている。図13の半導体装置500Aの動作について、第n半導体レイヤLAnを参照しつつ説明すれば、次の通りである。チップ選択信号CSB_1,CSB_2,CSB_nは、半導体レイヤ別に、別途の経路を介して提供されうる。例えば、チップ選択信号CSB_1,CSB_2,CSB_nによって、第n半導体レイヤLAnが選択されれば、第n半導体レイヤLAnのMRS541Aは、外部からのコマンドCMD及び/またはアドレスADDに応答し、温度情報出力部544Aを制御するための制御信号CONnを発する。温度センサ回路542Aからの温度情報TQは、レジスタ543Aを介して、温度情報出力部544Aに提供され、前記温度情報出力部544Aは、制御信号CONnに応答し、温度情報TQを出力バッファ545Aに提供する。また、温度情報TQは、出力バッファ545A及びTSVを介して、外部に提供される。温度情報TQとデータDQとが出力パスを共有する場合、出力バッファ545Aは、前記温度情報TQ以外にも、第n半導体レイヤLAn内のデータ例えば、出力データDQをさらに受信する。温度情報TQが外部に提供される前に、MRS541Aは、コマンドCMD及び/またはアドレスADDに応答し、データDQの伝達経路図示せずを遮断するためのMRSコードを発生させることができる。前記MRSコードの制御下で、データDQを出力バッファ545Aに提供させない。データDQの伝達経路図示せずを遮断するためのコマンドCMD及び/またはアドレスADDは、第1組み合わせを有し、また温度情報出力部544Aを制御するためのコマンドCMD及び/またはアドレスADDは、第2組み合わせを有することができる。図14は、図12の半導体装置の温度情報出力状態の他の一例を示す図面である。図14では、温度情報TQとデータDQとが互いに異なる経路を介して出力される例を示している。図14に図示されているように、前記半導体装置500Bは、第1半導体レイヤLA1ないし第n半導体レイヤLAnを含み、第1半導体レイヤLA1ないし第n半導体レイヤLAnそれぞれは、MRS521B,541B,551B、温度センサ回路522B,542B,552B、レジスタ523B,543B,553B及び温度情報出力部524B,544B,554Bを含む。温度情報TQとデータDQとが互いに異なる経路を介して出力されるので、温度センサ回路522B,542B,552Bからの温度情報TQは、温度情報出力部524B,544B,554Bを介してTSVに伝えられうる。チップ選択信号CSB_1,CSB_2,CSB_nによって、第n半導体レイヤLAnが選択される場合、第n半導体レイヤLAnのMRS541Bは、外部からのコマンドCMD及び/またはアドレスADDに応答し、スイッチ部544Bを制御するための制御信号CONnを発する。また、温度センサ回路542Bからの温度情報TQは、レジスタ543Bを介して、温度情報出力部544Bに提供され、またTSVを介して、外部に提供される。本実施形態の場合、データの読み取りや書き込み動作のために、1つの半導体レイヤが選択されれば、当該半導体レイヤの温度情報TQが外部に提供され、またデータ読み取り動作時に、データと温度情報TQとが別途の経路を介して外部に提供される。図15は、図12の半導体装置で、温度情報発生動作及びリフレッシュ周期制御動作の一例を示すためのブロック図である。図15に図示されているように、半導体装置500Cは、多数の半導体レイヤを含み、説明の便宜上、第1半導体レイヤLA1及び第n半導体レイヤLAnのみを例に挙げて説明する。また、前記半導体装置500Cで、第1半導体レイヤLA1と第n半導体レイヤLAnとが同一に具現されると仮定する。第1半導体レイヤLA1は、メモリ領域510Cと多数の回路とを含む。例えば、第1半導体レイヤLA1は、温度情報TQ読み取りと関連して、MRS521C、温度センサ回路522C、レジスタ523C及び温度情報出力部524Cを含み、またリフレッシュ動作と関連して、リフレッシュ制御部RefreshCON526C及び周期制御部CycleCON527Cを含むことができる。メモリ領域510Cは、セルアレイ、ロウデコーダROWDEC、カラムデコーダCOLDEC及びセンスアンプS/Aなどを含むことができる。第n半導体レイヤLAnもまた、メモリ領域530C、MRS541C、温度センサ回路542C、レジスタ543C、温度情報出力部544C、リフレッシュ制御部546C及び周期制御部547Cなどの回路を含む。第n半導体レイヤLAnが選択される場合、温度情報TQ読み取りのためのコマンドCMD_Readに応答し、第n半導体レイヤLAnの温度センサ回路542Cからの温度情報TQnが、TSVTSV1_1,TSV1_2を介して外部に提供される。その後、外部のコントローラ図示せずからリフレッシュ動作遂行やリフレッシュ周期設定と関連したコマンドCMD_Refが受信され、リフレッシュコマンドCMD_Refに応答し、リフレッシュ動作及びリフレッシュ周期の制御動作が遂行される。例えば、第n半導体レイヤLAnのリフレッシュ制御部546Cは、リフレッシュコマンドCMD_Refに応答してリフレッシュ信号を発し、これをメモリ領域530Cに提供する。また、周期制御部547Cは、前記リフレッシュコマンドCMD_Refに応答して周期制御信号を発し、これをリフレッシュ制御部546Cに提供する。前述の通り、複数の半導体レイヤLA1ないしLAnそれぞれの温度情報が外部に提供されるので、外部のコントローラ図示せずは、前記温度情報を参照し、半導体レイヤLA1ないしLAnそれぞれが互いに異なるリフレッシュ周期を有するように制御することができる。本発明のさらに他の実施形態による半導体装置について、図16ないし図19を参照しつつ説明すれば、次の通りである。図16に図示されているように、前記半導体装置600は、複数の半導体レイヤLA1ないしLAnを含む。前記複数の半導体レイヤLA1ないしLAnは、いずれもメモリ領域を含んで同一に具現されるメモリチップであると仮定する。半導体レイヤLA1ないしLAnそれぞれは、メモリ領域とロジック領域とを含み、例えば、第1半導体レイヤLA1及び第2半導体レイヤLA2それぞれは、メモリ領域610,630とロジック領域620,640とを含む。図16の実施形態では、複数の半導体レイヤLA1ないしLAnからの温度情報が共通した出力パス内で衝突することを防止するために、レイヤの温度情報を互いに演算する方式を適用する。このために、半導体レイヤLA1ないしLAnそれぞれは、温度センサ回路621,641と、演算ユニットA_Unit622,642を含む。例えば、第n半導体レイヤLAnからの第n温度情報は、半導体装置600内部のTSVを介して、直ちに外部に提供されるものではなく、第n温度情報が、第n-1半導体レイヤLAn-1内部に伝えられ、前記第n温度情報と、第n-1半導体レイヤLAn-1内で発生した第n-1温度情報との演算動作が行われる。前記演算動作による結果は、第n-2半導体レイヤLAn-2に伝えられ、前記演算動作と同様に、第n-2半導体レイヤLAn-2内で温度情報に係わる演算動作が行われる。図16に図示されているように、TSVTSV1_1を介して、第2半導体レイヤLA2に伝えられる温度情報TQ3’は、第3半導体レイヤLA3内での温度情報に係わる演算結果である。温度センサ回路641は、第2半導体レイヤLA2内部の温度情報TQ2を発生させ、演算ユニット642は、前記温度情報TQ2と、第2半導体レイヤLA2に伝えられた情報TQ3’とについて、演算動作を遂行する。その演算結果TQ2’は、TSVTSV1_2を介して、第1半導体レイヤLA1に伝えられる。第1半導体レイヤLA1の演算ユニット622は、TSVTSV1_2を介して受信された演算結果TQ2’と、温度センサ回路621からの温度情報TQ1とを互いに演算し、その演算結果TQを半導体装置600の最終温度情報として、半導体装置600の外部に提供する。図17A及び図17Bは、図16の演算ユニットを具現する一例を示す図面であり、図17Aは、前記演算ユニットを論理和演算器ORで具現した例を示し、図17Bは、前記演算ユニットをマルチプレクサMUXで具現した例を示している。説明の便宜上、図17A及び図17Bに図示されるロジック領域620A,620Bは、第1半導体レイヤLA1のロジック領域であるとする。残りの半導体レイヤのロジック領域もまた、同一または類似して具現されうる。図17Aに図示されているように、第1半導体レイヤLA1の演算ユニット622Aは、温度センサ回路621からの第1温度情報TQ1と、TSVを介して受信した第2半導体レイヤLA2からの演算結果TQ2’とを受信し、これについて演算動作を遂行する。演算動作の一例として、演算ユニット622Aは、論理和演算器ORで具現され、これによって、第1温度情報TQ1と演算結果TQ2’とに係わる論理和演算が行われる。その演算結果は、最終温度情報TQとして提供される。半導体レイヤ内の温度が、所定の基準値を超える場合、1に該当する温度情報を発生させるならば、前記論理和演算器ORを利用する場合、複数の半導体レイヤのうち1つのレイヤの温度が基準値を超えても、最終温度情報TQは、1の値として発生する。外部のコントローラ図示せずは、前記最終温度情報TQを参照し、半導体装置の制御例えば、リフレッシュ動作の周期制御を行うことができる。前記論理和演算器OR以外にも、他の演算回路が利用されうる。例えば、演算ユニット622Aは、論理積演算器ANDで具現されてもよい。もし半導体レイヤ内の温度が、所定の基準値を超える場合、0に該当する温度情報を発生させるならば、論理積演算器ANDを利用し、最終温度情報TQが0の値として発生するならば、一つ以上の半導体レイヤの温度が基準値を超えていると判断することができる。一方、温度情報TQが多数のビットからなされても、適切な演算動作を介して、半導体レイヤの基準温度が超過しているかどうかの判断を行うことができる。例えば、第1半導体レイヤLA1の温度情報TQ1と、2半導体レイヤLA2からの演算結果TQ2’とについて、比較動作または平均動作を遂行し、その演算結果を発生させることができる。比較動作の場合、演算ユニット622Aは、比較器によって具現され、温度情報TQ1と演算結果TQ2’との大きさを比較し、そのうち大きい値を有する情報、または小さい値を有する情報を演算結果として発生させる。または、演算ユニット622Aが平均算術器でもって具現され、前記温度情報TQ1と演算結果TQ2’との大きさを平均した値を、演算結果として発生させることができる。図17Bは、演算ユニット622Bが、マルチプレクサMUXで具現された一例を示している。マルチプレクサMUXは、温度情報TQ1と演算結果TQ2’とを受信し、そのうちいずれか一つを選択的に出力する。マルチプレクサMUXの出力を制御するための手段としては、多様な方式が適用されうる。例えば、半導体装置600の初期動作時に、動作環境を設定するためのMRSコードを利用し、マルチプレクサの出力が制御されうる。前記マルチプレクサMUXの出力を設定することによって、半導体装置600に備わる複数の半導体レイヤLA1ないしLAnのうちいずれか1つの半導体レイヤの温度情報が、外部に提供される。図18は図16のロジック領域を具現する他の一例を示す図面である。図16及び図18を参照すれば、上部に位置した第n半導体レイヤLAnは、TSVを介して演算結果が提供されず、これによって、演算ユニット642の一入力端は、フローティング状態になる。これによって、前記演算ユニット642の一入力端は、フローティング状態になることを防止するために、図18の実施形態によれば、ロジック領域640は、温度センサ回路641、演算ユニット642以外に、フローティング防止手段をさらに具備する。前記フローティング防止手段の一例として、大きい抵抗値を有する抵抗部643がロジック領域640に備わる。抵抗部643の一端は、接地電圧に連結されうる。また図18では、第n半導体レイヤLAnのロジック領域640だけ図示されているが、他の半導体レイヤのロジック領域もまた、同一または類似して具現されうる。演算ユニット642は、当該半導体レイヤの温度情報TQmと、上部の半導体レイヤから伝えられた演算結果TQm-1’とを受信して演算動作を行う。もし当該半導体レイヤが最上端のレイヤである場合、演算結果TQm-1’が提供されない。しかし、演算ユニット642の一入力端が、抵抗部643を介して接地電圧に連結されるので、前記演算ユニット642の一入力端は、フローティング状態ではなく、接地電圧に対応するレベルを有する。一方、当該半導体レイヤが、中間または下部に位置する場合、上部の半導体レイヤから伝えられた演算結果TQm-1’は、演算ユニット642の一入力端に提供される。演算ユニット642の一入力端に連結された抵抗部643は、大きい抵抗値を有するので、演算結果TQm-1’は、前記接地電圧による影響を大きく受けずに、演算ユニット642の一入力端に適切に提供可能である。図19は、図16の半導体装置の温度情報出力状態の一例を示す図面である。図19に図示されているように、半導体装置600は、複数の半導体レイヤLA1ないしLA4を具備し、半導体レイヤLA1ないしLA4それぞれは、温度情報に係わる演算動作を行う演算ユニット622、642、652、662を具備する。上部の半導体レイヤ、例えば、第4半導体レイヤLA4の演算ユニット662の第1演算結果は、TSVを介して第3半導体レイヤLA3に提供される。図19の実施形態では、前記TSVは、半導体レイヤ外部の導電手段例えば、ソルダボールと直接連結されるものではなく、演算ユニット662の入力端がTSVに連結され、出力端が半導体レイヤ外部の導電手段に連結される。これによって、前記第1演算結果は、第3半導体レイヤLA3の演算ユニット652に提供され、演算ユニット652は、前記第1演算結果と、第3半導体レイヤLA3の温度情報とを演算して第2演算結果を発生させ、第2演算結果は、TSVを介して第2半導体レイヤLA2に提供される。前記のような演算過程を介して、第1半導体レイヤLA1の演算ユニット622の演算結果が、最終温度情報TQとして半導体装置600の外部に提供される。本発明のさらに他の実施形態による半導体装置について、図20ないし図22を参照しつつ説明すれば、次の通りである。図20に図示されているように、前記半導体装置700は、複数の半導体レイヤLA1ないしLAnを含む。前記複数の半導体レイヤLA1ないしLAnは、いずれもメモリ領域を含んで同一に具現されるメモリチップであると仮定する。半導体レイヤLA1ないしLAnそれぞれは、メモリ領域とロジック領域とを含み、例えば、第1半導体レイヤLA1及び第n半導体レイヤLAnそれぞれは、メモリ領域710,730と、ロジック領域720,740とを含む。図20の実施形態では、複数の半導体レイヤLA1ないしLAnからの温度情報が、共通した出力パス内で衝突することを防止するために、外部からのクロック信号CLKを利用し、半導体レイヤLA1ないしLAnそれぞれの温度情報の出力タイミングを制御する方式を適用する。図20に図示されているように、ロジック領域720,740は、それぞれクロック信号CLKに応答し、制御クロックを発生させるロジック回路が備わり、前記ロジック回路として、カウンタCNT721,741、及び制御クロック発生部CTRLGEN722,742が備わりうる。前記のような実施形態による動作について、図20及び図21A及び図21Bを参照しつつ説明すれば、次の通りである。カウンタ721,741は、クロック信号CLKを利用し、互いに異なる周期を有する複数のクロック信号図示せずを発し、制御クロック発生部722,742は、前記複数のクロック信号を利用し、互いに異なる活性化区間を有する多数の制御クロックCTRL1ないしCTRLnを発生させる。図21Bに図示されているように、前記制御クロックCTRL1ないしCTRLnは、互いに重畳する区間なしに順次に活性化される。制御クロック発生部722,742は、前記発生した制御クロックCTRL1ないしCTRLnのうちいずれか一つを、選択的に温度情報出力部724,744に提供する。前記温度情報出力部724,744は、出力バッファを具備し、望ましくは、前記出力バッファは、三状態バッファtristatebufferでもって具現されうる。共通した出力パス内での温度情報の衝突を防止するために、半導体レイヤLA1ないしLAnごとに、互いに異なる制御クロックによって、温度情報出力部724,744を制御する。例えば、第n半導体レイヤLAnでは、第n制御クロックCTRLnによって、温度情報出力部744が動作し、第1半導体レイヤLA1では、第1制御クロックCTRL1によって、温度情報出力部724が動作する。前記制御クロックCTRL1ないしCTRLnに係わる選択動作は、所定の選択制御信号CONによって設定可能である。前記選択制御信号CONは、前述の各種実施形態を参照して容易に具現され、例えば、半導体装置700の初期動作時に発生するMRSコードを、前記選択制御信号CONとして利用することができる。前記実施形態で、半導体装置700は、半導体レイヤLA1ないしLAnそれぞれの温度情報を順次に外部に提供する。例えば、まず第n半導体レイヤLAnの温度センサ回路743からの温度情報TQnが、第n制御クロックCTRLnに応答して外部に提供され、その後第n-1半導体レイヤLAn-1から、第1半導体レイヤLA1の温度情報TQ1ないしTQn-1が順次に外部に提供される。図22は、図20の半導体装置による温度情報の提供動作を示す図面であり、複数の半導体レイヤ、例えば、第1ないし第4半導体レイヤLA1ないしLA4は、それぞれ温度センサ回路723,743,753,763及び三状態バッファ724,744,754,764を具備する。外部からのクロック信号CLKは、TSVを介して半導体レイヤLA1ないしLA4それぞれに提供され、半導体レイヤLA1ないしLA4は、前記クロック信号CLKを利用し、図25A,図25B及び図25Cに図示されているような制御クロックCTRLを発生させる。図22では、制御クロックCTRLによって、第2半導体レイヤLA2の温度情報TQ2が、三状態バッファ764を介して半導体装置700の外部に提供され、残りの半導体レイヤLA1,LA3,LA4は、三状態バッファ724,744,754の出力がHi-Z状態である例を示している。図23は、本発明の一実施形態による半導体メモリモジュール及び半導体メモリシステムを示すブロック図である。図23に図示されているように、前記半導体メモリモジュール1110は、モジュールボードmoduleboard上に装着された一つ以上の半導体メモリ装置1111,1112を具備する。図23には、半導体メモリ装置1111,1112がDRAMとして具現された実施形態が図示されており、半導体メモリ装置1111,1112それぞれは、出力ノード図示せずを介して、データDQ、データストローブ信号DQS及び装置に係わる各種情報Infoを外部に提供する。また、半導体メモリ装置1111,1112それぞれは、複数の半導体レイヤまたは複数の半導体チップを具備し、半導体メモリ装置1111,1112を具現するにあたり、先立つ実施形態のうちいずれか一つが適用されてもよい。一方、本発明の一実施形態による半導体メモリシステム1100は、前記半導体メモリモジュール1110及びメモリコントローラ1120を含む。メモリコントローラ1120は、多数のシステムバスを介して、半導体メモリモジュール1110と各種信号を送受信し、また、半導体メモリモジュール1110から提供される情報Infoを受信し、これを参照し、半導体メモリモジュール1110を制御することができる。図24は、本発明の積層構造の半導体メモリ装置を具備する単一チップマイクロコンピュータの応用例を図示したブロック図である。図24を参照すれば、回路モジュールcircuitmodule形態のマイクロコンピュータ1200は、中央処理装置CPU:centralprocessingunit1290と、CPU1290の作業領域workareaに使われる積層構造のメモリ装置RAM1280と、バスコントローラ1270と、オシレータ1220と、周波数分配器frequencydivider1230と、フラッシュメモリ1240と、電源回路powercircuit1250と、入出力ポートinputoutputport1260と、タイマカウンタなどを含む他の周辺回路peripheralcircuit1210と、を具備することができる。前記構成は、内部バスに連結される。CPU1290は、命令制御部commandcontrolpart図示せずと実行部executionpart図示せずとを含み、命令制御部を介して、フェッチされた命令fetchedcommandをデコーディングし、デコーディング結果によって、実行部を介して、プロセシング動作を行う。フラッシュメモリ1240は、動作プログラムoperationprogramまたはCPU1290のデータを保存することにのみ限定されるものではなく、多種のデータを保存する。電源回路1250は、フラッシュメモリ1240の消去erase動作及び書き込みwrite動作のために必要な高電圧を生成する。周波数分配器1230は、オシレータ1220から提供されるソース周波数を、複数の周波数に分配し、レファレンスクロック信号referenceclocksignal及び他の内部クロック信号internalclocksignalを提供する。内部バスは、アドレスバス、データバス及び制御バスを含む。バスコントローラ1270は、CPU1290からのアクセスリクエストaccessrequestに応答し、決まったサイクル数ほどバスアクセスを制御する。ここで、アクセスサイクル数は、待機状態waitstateとアクセスされたアドレスとに該当するバス幅と関連がある。マイクロコンピュータがシステム上部にマウントされた場合、CPU1290は、フラッシュメモリ1240に係わる消去動作と書き込み動作とを制御する。装置のテスト段階または製造段階では、外部記録装置として、入出力ポート1260を経由して、フラッシュメモリ1240に係わる消去動作と書き込み動作とを直接制御することができる。図25A,図25B及び図25Cは、本発明の一実施形態による半導体メモリシステム1300で、メモリコントローラとメモリ装置との多様な形態の信号伝送例を示している。図25Aを参照すれば、メモリコントローラとメモリ装置との間のバスプロトコルが図示されており、メモリコントローラから、/CS、CKE、/RAS、/CAS、/WEなどの制御信号C/Scontrolsignalとアドレス信号ADDRとがメモリ装置に提供される。データDQは、双方向に伝送され、温度情報TQは、メモリ装置からメモリコントローラに単方向に伝送される。メモリ装置は、複数の半導体レイヤを具備し、複数の半導体レイヤそれぞれの温度情報TQが、順次にメモリコントローラに伝送され、いずれか1つの半導体レイヤの温度情報TQが、メモリコントローラに固定した方法で伝送される。図25Bを参照すれば、メモリコントローラからパケット化された制御及びアドレス信号C/Aパケットpacketizedcontrolsignalsandaddresssignalsがメモリ装置に提供され、データDQは、双方向に伝送され、温度情報TQは、メモリ装置からメモリコントローラに単方向に伝送される。図25Cを参照すれば、メモリコントローラからパケット化された制御信号とアドレス信号及び書き込みデータC/A/WDパケットpacketizedcontrolsignalsandaddresssignalsandwritesignalsがメモリ装置に提供され、データ出力Qは、メモリからメモリコントローラに単方向に伝送され、また温度情報TQは、メモリ装置からメモリコントローラに単方向に伝送される。図26は、積層構造の半導体メモリ装置を具備する電子システムの応用例を図示したブロック図である。図26を参照すれば、電子システム1400は、入力装置1430と、出力装置1440と、メモリシステム1420と、プロセッサ装置1410と、を具備して構成される。メモリシステム1420は、積層構造のメモリ装置1421を具備するとともに、前記メモリ装置1421を制御するためのメモリコントローラ図示せずを具備する。メモリコントローラ図示せずは、半導体チップによって具現され、前記メモリ装置1421に積層される構造で配されうる。この場合、メモリ装置1421とメモリコントローラ図示せずとの通信は、TSVを介して行われる。プロセッサ装置1410は、入力装置1430、出力装置1440及びメモリシステム1420とインターフェースし、電子システム1400の全体的な動作を制御する。前記の実施形態の説明は、本発明のさらに徹底した理解のために、図面を参照として例を挙げたものに過ぎず、本発明を限定する意味に解釈されることがあってはならない。また、本発明が属する技術分野で当業者であるならば、本発明の基本的原理を外れない範囲内で、多様な変化と変更とが可能であるということは明白である。"