1次コイルと2次コイルとを含む変圧器と、前記変圧器の2次コイルに生じた電圧パルスを整流平滑する整流平滑部と、それぞれの一方の端が前記1次コイルまたは前記2次コイルの捲線比が異なる位置にそれぞれ接続された複数のインダクタと、交流入力電圧を直流入力電圧に変換する整流部と、前記直流入力電圧に対して並列に接続されるとともに、前記複数のインダクタの他方の端にそれぞれ接続された複数のコンバータを含むブリッジコンバータと、前記交流入力電圧の実効値に応じた制御信号を出力する検出部と、前記検出部から出力された制御信号に応じて前記複数のコンバータをスイッチング動作させる制御部と、を備え、前記制御部は、前記検出部から出力された前記制御信号に応じて前記ブリッジコンバータをスイッチングして前記変圧器の巻線比を切り替えることで、前記整流平滑部から出力される出力電圧の電圧値を実質的に一定に保つことを特徴とするスイッチング電源。前記検出部は、前記交流入力電圧の実効値が予め定められた許容範囲から逸した場合、前記制御部による前記ブリッジコンバータの制御を停止させることを特徴とする請求項1に記載のスイッチング電源。各コンバータは、直列に接続された2つの半導体スイッチよりなり、各インダクタは、前記直列に接続された2つの半導体スイッチの間にそれぞれ接続されることを特徴とする請求項1に記載のスイッチング電源。各半導体スイッチは、パワーMOSFETであり、各コンバータは、各パワーMOSFETのソースにそれぞれ順方向に設けられた逆電流防止用のダイオードを含むことを特徴とする請求項3に記載のスイッチング電源。前記検出部は、前記交流入力電圧のラインにそれぞれ設けられ、各ラインを終端する1つ以上の絶縁アンプを含み、該絶縁アンプから出力された電圧に応じた前記制御信号を出力することを特徴とする請求項1に記載のスイッチング電源。前記整流平滑部から出力された前記出力電圧の電圧値に応じたパルス幅のパルス幅制御信号を出力するパルス幅制御部をさらに備え、前記検出部は、少なくとも第1~第3制御信号を前記制御部へ出力し、前記制御部は、位相シフト回路と、順次制御部とを備え、前記位相シフト回路は、前記パルス幅制御信号が入力されるD-FF回路と、前記D-FF回路の非反転出力と前記パルス幅制御信号とを入力する第1排他的論理和回路と、前記D-FF回路の反転出力と前記パルス幅制御信号とを入力する第2排他的論理和回路とを含み、前記順次制御部は、前記第1制御信号を入力するとともに前記第2制御信号を反転入力する第1論理積回路と、前記第2制御信号と入力するとともに前記第3制御信号を反転入力する第2論理積回路と、前記第1排他的論理和回路の出力を入力するとともに前記第1制御信号を反転入力する第3論理積回路と、前記第2排他的論理和回路の出力を入力するとともに前記第1制御信号を反転入力する第4論理積回路と、前記第1排他的論理和回路の出力と前記第1論理積回路の出力とを入力する第5論理積回路と、前記第2排他的論理和回路の出力と前記第1論理積回路の出力とを入力する第6論理積回路と、前記第1排他的論理和回路の出力と前記第2論理積回路の出力とを入力する第7論理積回路と、前記第2排他的論理和回路の出力と前記第2論理積回路の出力とを入力する第8論理積回路と、前記第1排他的論理和回路の出力と前記第3制御信号とを入力する第9論理積回路と、前記第2排他的論理和回路の出力と前記第3制御信号とを入力する第10論理積回路と、を含むことを特徴とする請求項1に記載のスイッチング電源。前記検出部は、第4制御信号を前記制御部へさらに出力し、前記制御部は、主ゲート遮断部をさらに含み、前記位相シフト回路は、前記D-FF回路の非反転出力を入力する第3排他的論理和回路と、前記D-FF回路の反転出力を入力する第4排他的論理和回路とをさらに含み、前記主ゲート遮断部は、前記第3排他的論理和回路の出力と前記第4制御信号とを入力する第11論理積回路と、前記第4排他的論理和回路の出力と前記第4制御信号とを入力する第12論理積回路と、前記第3論理積回路の出力と前記第4制御信号とを入力する第13論理積回路と、前記第4論理積回路の出力と前記第4制御信号とを入力する第14論理積回路と、を含むことを特徴とする請求項6に記載のスイッチング電源。翼に生じた回転エネルギーから交流入力電圧を生成する発電機と、前記発電機に接続されて前記交流入力電圧を入力する請求項1~7のいずれか一つに記載のスイッチング電源と、を備えることを特徴とする風力発電装置。従来の風力発電機や太陽光電池を利用した発電装置では、安定した交流電力を得るために、インバータの入力電源として使われる直流変換部を安定させる必要があった。しかしながら、上述したように、風力発電機や太陽電池から出力される電圧の変動幅は非常に大きい。そのため、直流変換部に適用可能なスイッチング方式が制限されていた。スイッチング方式としては、フライバック原理を利用した昇圧コンバータや昇降圧コンバータを用いることが一般的であった。ただし、インバータが非絶縁方式の場合には、さらに別の絶縁コンバータを用いてコンバータの入出力間を絶縁する必要があった。そのため、発電装置の構成が複雑になるという欠点があった。そこで本発明は、上記の問題に鑑みてなされたものであり、発電源から出力される変動幅の大きな電圧に対処し得るスイッチング電源および風力発電装置を提供することを目的とする。かかる目的を達成するために、本発明によるスイッチング電源は、1次コイルと2次コイルとを含む変圧器と、前記変圧器の2次コイルに生じた電圧波形を整流平滑する整流平滑部と、それぞれの一方の端が前記1次コイルまたは前記2次コイルの巻線比が異なる位置にそれぞれ接続された複数のインダクタと、交流入力電圧を直流入力電圧に変換する整流部と、前記直流入力電圧に対して並列に接続されるとともに、前記複数のインダクタの他方の端にそれぞれ接続された複数のコンバータを含むブリッジコンバータと、前記交流入力電圧の実効値に応じた制御信号を出力する検出部と、前記検出部から出力された制御信号に応じて前記複数のコンバータをスイッチング動作させる制御部と、を備え、前記制御部が、前記検出部から出力された前記制御信号に応じて前記ブリッジコンバータをスイッチングして前記変圧器の巻線比を切り替えることで、前記整流平滑部から出力される出力電圧の電圧値を実質的に一定に保つことを特徴とする。また、本発明による風力発電装置は、翼に生じた回転エネルギーから交流電力を生成する発電機と、前記発電機に接続されて前記交流電力を直流電力に変換する上述したスイッチング電源と、を備えることを特徴とする。本発明によれば、発電源から出力される変動幅の大きな電圧に対処し得るスイッチング電源および風力発電装置を実現することが可能となる。以下、本発明を実施するための形態を図面と共に詳細に説明する。なお、以下の説明では、風力を利用した風力発電装置を例に挙げるが、本発明はこれに限定されず、水力発電装置や太陽光発電装置や波力発電装置などの種々の発電装置に適用可能である。通常、永久磁石を用いるPMSGなどの発電機では、無負荷の状態から定格負荷の状態に至るまでに出力される電圧以下、入力電圧というの変動幅が非常に広い。たとえばPMSGを採用した発電装置では、PMSGから出力された交流電圧を整流することで得られた直流入力電圧が、最低56V程度から最大750V程度まで変化する場合がある。このように直流入力電圧が広範囲に変化する場合、従来の一段のスイッチング方式では、対応することが困難であった。そこで、以下の実施の形態では、一段のフルブリッジスイッチングコンバータ方式に半導体スイッチアームを追加し、そのアームのスイッチング順序を入力電圧の実効値に比例してシフト制御する。この方式によれば、入力電圧が広範囲に変化する場合でも、一段のスイッチング方式で対応することが可能である。具体的には、入力電圧の実効値の変化を検出し、変圧器の捲線タップのうち、検出した実効値に対応している捲線タップに接続されている半導体スイッチアームを電子的にシフト制御する。この方式によれば、多相型フルブリッジスイッチングコンバータ方式が実現される。また、各アーム間の短絡を防止させるため、半導体スイッチに対してスイッチング電流が流れる方向に逆流防止用ダイオードを追加する。このダイオードは、各アーム間の短絡電流を遮断する。スイッチング素子には、パワーMOSFETを採用しているが、これに限定されず、その他のパワートランジスタや絶縁ゲートバイポーラトランジスタIGBTなどの代替が可能である。また、一般的なPWM制御ICを出力電圧や出力電流の制御へ適用してもよい。その場合、PWM制御ICのパルス出力波形をそのまま、本実施の形態の順次制御部に入力するとよい。それにより、順次制御部の内部回路が自動的に制御方式を位相シフト型ZVS共振コンバータで変換する。この構成によれば、高価な位相シフト型ZVS共振制御専用ICを使用せずに位相シフト型ZVS共振コンバータを実現できるため、コストダウンが可能となる。つづいて、本実施の形態にかかる風力発電装置を、図面を用いて詳細に説明する。図1は、本実施の形態による風力発電装置1の概略構成を示すブロック図である。図1に示すように、風力発電装置1は、発電機10と、スイッチング電源1Aとを備える。発電機10は、風などの自然エネルギーから電気的エネルギーを生成する。スイッチング電源1Aは、発電機10で発生した電力から所望する電力の電圧値たとえば107Vを生成する。発電機10は、たとえば、翼11と、シャフト12と、PMSG13とを備える。風等によって翼11に生じた回転エネルギーは、シャフト12を介してPMSG13へ伝達される。PMSG13は、入力された回転エネルギーから三相交流電力を生成する。生成された三相交流電力は、電源線L1~L3を介してスイッチング電源1Aへ入力される。スイッチング電源1Aは、三相整流ダイオード整流部21と、順次制御型ブリッジコンバータ22と、直列インダクタ23と、変圧器24と、整流平滑回路25と、入力電圧検出部31と、ゲート順次制御部32と、パルス幅制御部33とを備える。三相整流ダイオード21は、発電機10から出力された三相交流電力を整流して直流の入力電圧を生成する。順次制御型ブリッジコンバータ22は、直流入力電圧から矩形の電圧波形を生成する。順次制御型ブリッジコンバータ22は、電圧波形の出力端子として、共通端子comと複数の端子W1~W4とを備える。共通端子comに対してペアとして動作する端子には、直流入力電圧に応じて適宜、端子W1~W4のうち1つが選択される。変圧器24は、一方の端が順次制御型ブリッジコンバータ22の共通端子comに接続された1次コイルと、負荷26側の2次コイルとを備える。1次コイルには、2次コイルに対する1次コイルの巻数を切り替える複数の端子が設けられている。直列インダクタ23は、変圧器24の1次コイルに設けられた複数の端子にそれぞれ直列に接続する複数のインダクタを備える。各インダクタの他方の端子は、順次制御型ブリッジコンバータ22の端子W1~W4にそれぞれ接続される。なお、本実施の形態では、1次コイルの巻数を切り替える構成を例に挙げるが、これに限らず、2次コイルの巻数を切り替える構成であってもよい。整流平滑回路25は、変圧器24で変圧された電圧波形を整流および平滑することで、所望する電圧値の直流出力電圧を生成する。入力電圧検出部31は、発電機10から電力線L1~L3へ出力された三相交流電圧の実効値を検出し、検出された実効値に応じた制御信号を出力する。ゲート順次制御部32は、制御信号に応じて順次制御型ブリッジコンバータ32をスイッチング制御する。パルス幅制御部33は、整流平滑回路25から負荷26へ供給された直流出力電圧を検出し、検出された電圧に応じてゲート順次制御部32が順次制御型ブリッジコンバータ22に出力させる矩形波のパルス幅時間幅を制御する。ここで、図1に示す順次制御型ブリッジコンバータ22と、入力電圧検出部31と、ゲート順次制御部32とを、図面を用いてより詳細に説明する。図2は、順次制御型ブリッジコンバータ22の構成例を示す回路図である。図2に示すように、順次制御型ブリッジコンバータ22は、10個の半導体スイッチQ1~Q10と、10個のダイオードD1~D10と、電解コンデンサC1と、制御端子G1~G10と、共通端子comと、端子W1~W4とを備える。半導体スイッチQ1~Q10は、電界効果トランジスタFETや絶縁ゲートバイポーラトランジスタIGBTなどで構成され得る。ここでは、半導体スイッチQ1~Q10にn型のパワーMOSFETを用いている。半導体スイッチQ1およびQ2は、三相整流ダイオード21の2本の出力線直流および直流-の間に直列に接続されて、コンバータを構成する。各半導体スイッチQ1およびQ2のソースには、逆流防止用のダイオードD1およびD2がそれぞれ順方向に接続される。これにより、各半導体スイッチQ1およびQ2に逆電流が流れることが防止される。各半導体スイッチQ1およびQ2のゲートは、制御端子G1およびG2にそれぞれ接続される。ダイオードD1のカソードと半導体スイッチQ2のドレインとを結ぶ配線は、共通端子comに接続される。上述した半導体スイッチQ1、Q2およびダイオードD1、D2よりなるコンバータ構成は、他の半導体スイッチQ3~Q10およびダイオードD3~D10についても同様である。それらのコンバータは、三相整流ダイオード21の2本の出力線直流および直流-の間に並列に接続される。また、電解コンデンサC1も、三相整流ダイオード21の2本の出力線直流および直流-の間に並列に接続される。ダイオードD3のカソードと半導体スイッチQ4のドレインとを結ぶ配線、ダイオードD5のカソードと半導体スイッチQ6のドレインとを結ぶ配線、ダイオードD7のカソードと半導体スイッチQ8のドレインとを結ぶ配線、および、ダイオードD9のカソードと半導体スイッチQ10のドレインとを結ぶ配線は、端子W1、W2、W3およびW4にそれぞれ接続される。したがって、ゲート順次制御部32から制御端子G1~G10に入力する制御信号を適宜組み合わせることで、端子W1~W4のうちから何れか1つを共通端子comとペアに動作する端子として選択することができる。図3に、図1に示す直列インダクタ23、変圧器24、および整流平滑回路25の回路図を示す。図3に示すように、直列インダクタ23は、複数のインダクタCH1~CH4を備える。順次制御型ブリッジコンバータ22の端子W1~W4は、インダクタCH1~CH4のいずれかにそれぞれ接続される。各インダクタCH1~CH4は、変圧器24の1次コイルにおける巻数の異なる位置に接続される。したがって、共通端子comとペアに動作する端子を選択することで、変圧器24における変圧比を選択することができる。整流平滑回路25は、変圧器24の出力側である2次コイルに発生した振幅が一定107Vの矩形波を整流および平滑することで、安定した直流出力電圧を負荷26へ供給する。この整流平滑回路25は、ブリッジダイオード回路BD1と、インダクタCH5と、電解コンデンサC2とを備える。変圧器24の2次コイルは、ブリッジダイオード回路BD1の対向する2つの端に接続される。ブリッジダイオード回路BD1の残りの2つの端は、負荷26に接続される。ただし、負荷26に接続する2つの端のうち一方には、インダクタCH5が直列に接続される。また、負荷26には、電解コンデンサC2が並列に接続される。なお、三相整流ダイオード21から順次制御型ブリッジコンバータ22に入力する直流入力電圧の変動幅は大きい。そのため、順次制御型ブリッジコンバータ22に用いる半導体素子の耐圧と変圧器24の巻線間の耐圧とは、各要素にかかる電圧の最大値以上に設定されることが望ましい。つぎに、入力電圧検出部31の構成を、図面を用いて詳細に説明する。入力電圧検出部31は、発電機10から出力される三相交流電圧の実効値を検出する。また、入力電圧検出部31は、検出した三相交流電圧の実効値から、ゲート順次制御部32を制御するための制御信号W1制御信号第4制御信号、W2制御信号第1制御信号、W3制御信号第2制御信号、W4制御信号第3制御信号、範囲超過信号、起動制御信号を生成する。制御信号のうち、W1~W4制御信号は、ゲート順次制御部32に入力される。範囲超過信号および起動制御信号は、順次制御型ブリッジコンバータ22に入力される。図4は、入力電圧検出部31の回路図を示す。図4に示すように、入力電圧検出部31は、3つの絶縁アンプ301、302および303と、ローパスフィルタ304と、欠相検出回路305と、5つの比較器U1~U5と、4つのAND回路U6~U9と、インバータU10と、を備える。なお、AND回路U7~U9は、3入力AND回路である。発電機10から出力された三相交流電圧L1、L2およびL3は、絶縁アンプ301、302および303にそれぞれ入力され、実効値に変換される。絶縁アンプ301、302および303で実効値に変換された入力電圧は、ローパスフィルタ304を介して比較器U1~U5の非反転入力端子に入力される。ローパスフィルタ304は、入力電圧に重畳している高周波ノイズを除去する。なお、比較器U1~U5へ入力される直流電圧は、三相交流電圧のうち何れか1つの交流電圧の実効値であってもよい。比較器U1~U5の反転入力端子には、たとえば制御手順の切り替えポイントを示す電圧ポイントとして、基準電圧Ref1~Ref5がそれぞれ入力されるが、順次制御型ブリッジコンバータ22には、三相交流電圧L1~L3の実効値が三相整流ダイオード21により整流されて入力される。そのため、順次制御型ブリッジコンバータ22へ入力される直流入力電圧値は、三相交流電圧L1~L3の実効値に√2を掛算した値になる。そこで、検出した三相交流電圧L1~L3と制御する直流入力電圧との電圧レベルを合わせるために、表1の直流入力電圧を√2で割り算して得られる電圧を、それぞれ比較器U1~U5の反転入力端子に入力する基準電圧Ref1~Ref5とする必要がある。たとえば、比較器U1~U5の反転入力端子に入力される基準電圧Ref1~Ref5は、すべて表1の直流入力電圧を√2で割り算した値になっている。その場合、56Vの直流入力電圧に対応する基準電圧Ref1には、56Vを√2で割り算して得られる約40Vの電圧が用いられる。同様に、113V、233V、480V、および750Vの直流入力電圧にそれぞれ対応する基準電圧Ref2~Ref5には、約80V、約165V、約340V、および約530Vの電圧がそれぞれ用いられる。入力電圧検知部31は、三相整流ダイオード21から出力される直流入力電圧に対する許容範囲の下限値から上限値までの全範囲と、順次制御型ブリッジコンバータ22のアームを切り替えるように設定された電圧ポイントとを検出し、この検出結果を4つの制御信号W1~W4制御信号として出力する。たとえば、比較器U1の反転入力端子には、約40Vの基準電圧Ref1が入力される。したがって、比較器U1は、三相交流電圧L1~L3の実効値が約40V以上であると、W1制御信号を‘H’とする。このW1制御信号は、AND回路U6を介してゲート順次制御部32へ入力される。比較器U2~U4も同様に、それぞれの反転入力端子には、約80V、約165V、または、約340Vの基準電圧Ref2~Ref4が入力される。各比較器U2~U4は、三相交流電圧L1~L3の実効値がそれぞれ基準電圧Ref2~4以上であると、W2~W4制御信号をそれぞれ‘H’とする。これらのW2~W4制御信号は、AND回路U7~U9を介してゲート順次制御部32へ入力される。なお、AND回路U7~U9には、比較器U1からのW1制御信号も入力される。比較器U1からのW1制御信号は、インバータU10を介して順次制御型ブリッジコンバータ22に入力される。インバータU10を介した信号は、三相交流電圧L1~L3を整流して得られる直流入力電圧が許容範囲の下限値たとえば56Vを超えるまで、すなわち、三相交流電圧L1~L3の実効値が基準電圧Ref1たとえば40Vを超えるまで、順次制御型ブリッジコンバータ22の動作を待機させるための起動制御信号として使用することができる。比較器U5の反転入力端子には、たとえば直流入力電圧に対する許容範囲の上限値たとえば750Vを√2で割り算した電圧に相当する基準電圧Ref5たとえば530Vが入力される。比較器U5は、三相交流電圧L1~L3を整流して得られる直流入力電圧が許容範囲の上限値たとえば750Vを超えた場合、すなわち、三相交流電圧L1~L3の実効値が基準電圧Ref5たとえば530Vを超えた場合、順次制御型ブリッジコンバータ22を停止させるための範囲超過信号を出力することができる。また、絶縁アンプ301、302および303で実効値に変換された入力電圧は、欠相検出回路305に入力される。欠相検出回路305は、入力電圧の全範囲で動作して、三相入力の欠相を検知する。この欠相検出回路305は、三相入力の何れか1つでも入力が無くなった場合、順次制御型ブリッジコンバータ22を保護するために、スイッチングしている全てのコンバータアームのゲート信号を停止させる。たとえば、三相入力の全てが正常に入力されているのであれば、欠相検出回路305は、‘H’の信号をAND回路U6~U9に入力する。その結果、AND回路U6~U9からは、比較器U1~U4による比較結果に応じたW1~W4制御が出力される。一方、三相入力の何れか1つでも入力が無くなった場合、欠相検出回路305は、‘L’の信号をAND回路U6~U9に入力する。それにより、AND回路U6~U9それぞれから出力されるW1~W4制御は、常に‘L’となる。ここで、以下の表1に、発電機10から入力された三相交流電圧の実効値に対する入力電圧検知部31の動作手順を示す。なお、表1では、三相交流電圧を三相整流ダイオード21により整流することで得られる直流入力電圧の電圧値が用いられている。そのため、直流入力電圧範囲の下限値を56Vとし、その上限値を750Vとしているが、これに限定されず、入力電圧仕様によって適宜変更することが可能である。たとえば上述した説明では、下限値となる基準電圧Ref1には三相交流電圧の実効値である約40Vの電圧が用いられ、上限値となる基準電圧Ref5には三相交流電圧の実効値である約530Vの電圧が用いられる。表1に示すように、直流入力電圧が56V~120Vまでの場合動作手順S1、W1制御信号のみを‘HHigh’とし、その他のW2~W4制御信号を‘LLow’とする。同様に、直流入力電圧が113V~240Vまでの場合動作手順S2は、W1およびW2制御信号を‘H’とし、その他のW3およびW4制御信号を‘L’とし、直流入力電圧が233V~494Vまでの場合動作手順S3は、W1~W3制御信号を‘H’とし、その他のW4制御信号を‘L’とし、直流入力電圧が480V~750Vまでの場合動作手順S4は、全てのW1~W4制御信号を‘H’とする。上記いずれの場合でも、2次コイル側に発生する直流出力電圧は107Vとなる。すなわち、広範囲で変化する入力電圧に対しても、所望する電圧値たとえば107Vの直流出力電圧を得ることが可能である。なお、表1に示した場合では、直流入力電圧が750V以上であると、直流出力電圧の出力が停止される。表1に示す各動作手順S1~S5間で直流入力電圧範囲の重複があるが、これはヒステリシス制御を実行するためである。このヒステリシス制御によって、制御信号のチャタリングを防止することが可能である。たとえば、動作手順S1から動作手順S2へ切り替わる際は、直流入力電圧が120V三相交流電圧の実効値換算では約85Vを超えたことをトリガとする一方、動作手順S2から動作手順S1へ切り替わる際は、直流入力電圧が113V三相交流電圧の実効値換算では約80Vを下回ったことをトリガとする。これにより、直流入力電圧が120Vまたは113V付近でジッタした場合でも、制御信号のチャタリングを防止できる。つぎに、ゲート順次制御部32の構成を、図面を用いて詳細に説明する。ゲート順次制御部32は、入力電圧検出部31から入力された制御信号W1~W4制御信号に従って、順次制御型ブリッジコンバータ22における半導体スイッチQ1~Q10のゲートを順次制御するための制御信号を制御端子G1~G10に出力する。図5は、ゲート順次制御部32の回路図を示す。図5に示すように、ゲート順次制御部32は、位相シフト回路321と、順次制御部322、主ゲート遮断部323とを備える。図6に、位相シフト回路321の回路構成を抜粋する。図6に示すように、位相シフト回路321は、D-FF回路U11と、排他的論理和回路U12~U15と、バッファU16およびU17と、セラミックコンデンサC3およびC4とを備える。排他的論理和回路U12およびU13と、排他的論理和回路U14およびU15とは、それぞれペアで動作する。パルス幅制御部33は、通常のPWM制御ICを用いて構成することができる。パルス幅制御部33のPWMパルス出力をパルス幅制御信号としてD-FF回路U11に入力すると、D-FF回路U11は、パルス幅制御信号を180度の位相差がある2つのパルスに分離して出力する。一方の位相のハルス幅制御信号は、各ペアの一方の排他的論理和回路U12およびU14にそれぞれ入力される。他方の位相のパルス幅制御信号は、各ペアの他方の排他的論理和回路U13およびU15にそれぞれ入力される。したがって、各ペアに入力される2つのパルス幅制御信号は、それぞれ180度の位相差を持っている。排他的論理和回路U12およびU13のペアに対する排他的論理和回路U14およびU15のペアの位相差は、パルス幅制御信号の一周期のデューティ比に比例して調節される。これにより生成された信号は、順次制御型ブリッジコンバータ22の出力電圧や出力電流の制御基準パルス波形として用いられる。ここで、図7に、パルス幅制御信号のパルス波形とノードA~Dに出現する信号波形とを示す。図7において、aは、パルス幅制御信号のパルス波形を示す。b~eは、ノードA~Dそれぞれに出現する信号波形を示す。fは、ノードAに出現した信号波形とノードCに出現した信号波形とを加算することで得られる信号波形を示している。図7bおよびcに示すように、排他的論理和回路U12の出力であるノードAに出現する信号波形と、排他的論理和回路U13の出力であるノードBに出現する信号波形とは、図7aに示すパルス幅制御信号の立ち上がりに同期し、且つ、互いに180度の位相差を持つ。同様に、図7dおよびeに示すように、排他的論理和回路U14の出力であるノードCに出現する信号波形と、排他的論理和回路U15の出力であるノードDに出現する信号波形とは、図7aに示すパルス幅制御信号の立ち下がりに同期し、且つ、互いに180度の位相差を持つ。したがって、図7fに示すノードAとノードCとの合成波形からも明らかなように、パルス幅制御信号のデューティ比は、ノードA、BとノードC、Dとの間で維持される図7fの位相差ΔT1、ΔT2、ΔT3等参照。また、図5の順次制御部322は、インバータU18~U21と、AND回路U22第1論理積回路、AND回路U23第2論理積回路、AND回路U24第3論理積回路、AND回路U25第4論理積回路、AND回路U26第5論理積回路、AND回路U27第6論理積回路、AND回路U28第7論理積回路、AND回路U29第8論理積回路、AND回路U30第9論理積回路およびAND回路U31第10論理積回路とを備える。主ゲート遮断部323は、AND回路U32第11論理積回路、AND回路U33第12論理積回路、AND回路U34第13論理積回路、およびAND回路U35第14論理積回路を備える。基本的なスイッチングアームのパルス制御手順では、入力電圧が許容範囲以内の場合、制御端子G1およびG2から出力パルスが継続して出力される。制御端子G1は、順次制御型ブリッジコンバータ22における半導体スイッチQ1のゲートに接続されている。制御端子G2は、半導体スイッチQ2のゲートに接続されている。したがって、半導体スイッチQ1およびQ2の間は、位相シフト回路321の排他的論理和回路U12およびU13によって180度の位相差を持つコンバータとして動作する。同様に、制御端子G3およびG4に接続された半導体スイッチQ3およびQ4と、制御端子G5およびG6に接続された半導体スイッチQ5およびQ6と、制御端子G7およびG8に接続された半導体スイッチQ7およびQ8と、制御端子G9およびG10に接続された半導体スイッチQ9およびQ10とのそれぞれの間は、180度の位相差を持つコンバータとして動作する。それぞれのコンバータは、入力電圧の変化範囲に応じて順次制御される。出力電圧の制御は、制御端子G1およびG2で構成されたコンバータアームの全体位相と、順次制御される各アームの全体位相差とで制御される。それにより、定電圧出力や定電流出力を維持することができる。ここで、図8に、三相整流ダイオード21から出力される直流入力電圧に対する、制御端子G1、G3、G5、G7およびG9にそれぞれ印加される制御信号の信号波形と、範囲超過信号の信号波形と、出力電圧の電圧波形とを示す。図8において、aは三相整流ダイオード21から出力される直流入力電圧の変化の一例を示す。b~fは、aに示す波形に対して制御端子G1、G3、G5、G7およびG9にそれぞれ印加される制御信号の信号波形を示す。gは、aに示す波形に対して生成される範囲超過信号の信号波形を示す。hは、aに示す波形に対して出力される出力電圧の電圧波形を示す。図8aに示すように、三相整流ダイオード21から出力される直流入力電圧、すなわち三相交流電圧を整流することで得られる直流入力電圧は、立ち上がり後、タイミングT1で、直流入力電圧範囲の下限値である56Vに達している。その後、タイミングT2で、第1の電圧ポイントである120Vに達し、つづいて、タイミングT3で、第2の電圧ポイントである240Vに達している。その後、タイミングT4で、第3の電圧ポイントである494Vに達し、タイミングT5で、直流入力電圧範囲の上限値である750Vを超過している。つぎに、タイミングT6で、上限値である750Vを下回り、タイミングT7~T9で、第3~第1の電圧ポイントである480V、233V、113Vを順次下回り、その後、タイミングT10で、下限値である56Vを下回っている。これに対し、図8bに示すように、制御端子G1には、直流入力電圧が下限値である56Vを上回るタイミングT1で立ち上がり、下限値56Vを下回るタイミングT10で立ち下がる信号波形が出現する。制御端子G3には、図8cに示すように、直流入力電圧が下限値56Vを上回るタイミングT1および電圧ポイント113Vを下回るタイミングT9で立ち上がり、電圧ポイント120Vを上回るタイミングT2および下限値56Vを下回るタイミングT10で立ち下がる信号波形がそれぞれ出現する。制御端子G5には、図8dに示すように、直流入力電圧が電圧ポイント120Vを上回るタイミングT2および電圧ポイント233Vを下回るタイミングT8で立ち上がり、電圧ポイント240Vを上回るタイミングT3および電圧ポイント113Vを下回るタイミングT9で立ち下がる信号波形がそれぞれ出現する。制御端子G7には、図8eに示すように、直流入力電圧が電圧ポイント240Vを上回るタイミングT3および電圧ポイント480Vを下回るタイミングT7で立ち上がり、電圧ポイント494を上回るタイミングT4および電圧ポイント233Vを下回るタイミングT8で立ち下がる信号波形がそれぞれ出現する。制御端子G9には、図8fに示すように、直流入力電圧が電圧ポイント494Vを上回るタイミングT4で立ち上がり、電圧ポイント480Vを下回るタイミングT7で立ち下がる信号波形が出現する。また、図8gに示すように、順次制御型ブリッジコンバータ22の動作を停止させる範囲超過信号の信号波形は、直流入力電圧が上限値750Vを上回るタイミングT5で立ち上がり、上限値750Vを下回るタイミングT6で立ち下がる信号波形となる。以上のような動作波形とすることで、図1の整流平滑回路25からは、図8hに示すように、直流入力電圧が56V以上750V以下の期間、略107Vで安定した直流出力電圧が出力される。なお、本実施の形態では、変圧器24の巻線比を4段階に切り替える場合を例に挙げたが、これに限定されず、たとえば順次制御型ブリッジコンバータ22におけるコンバータおよび直列インダクタ23におけるインダクタの段数を増やすことで、より細かいステップで巻数比を切り替えることが可能である。以上のように、本実施の形態では、フライバックを用いたスイッチング方式ではなく、位相シフト型ZVS共振コンバータ方式を採用し、発電機10からの三相交流電力の電圧実効値に応じて変圧器24の巻線比を切り替えることが可能である。そのため、入力される三相交流電圧の広範囲な変化に対応可能であって且つ出力電圧の選定が容易なスイッチング電源1Aおよび風力発電装置1を実現することが可能である。また、上記実施の形態およびその変形例は本発明を実施するための例にすぎず、本発明はこれらに限定されるものではなく、仕様等に応じて種々変形することは本発明の範囲内であり、更に本発明の範囲内において、他の様々な実施の形態が可能であることは上記記載から自明である。例えば各実施の形態に対して適宜例示した変形例は、他の実施の形態に対して適用することも可能であることは言うまでもない。たとえば上述では、制御手順の切り替えポイントを基準電圧Ref1~Ref5の合計5ポイントとした場合を例に挙げたが、本発明はこれに限定されるものではない。たとえば切り替えポイントを3ポイントまたはそれ以下とすることも、6ポイントまたはそれ以上とすることも可能である。その場合、本発明の範囲内においてその論理回路構成を組み換えることで、適宜実施することが可能である。