方法において、a電圧制御発振器VCOを使用して、周波数FVCOの2つの信号を発生させ、前記2つの信号は共に、第1の差分信号であることと、b前記第1の差分信号を、前記VCOに対して局所的な第1の2分周回路に供給し、前記第1の2分周回路が、周波数FVCO/2の4つの信号を出力し、前記4つの信号は共に、第1の直交信号であることと、c前記第1の直交信号の前記4つの信号のうちの2つを、第1のデバイスの第1の混合器に対して局所的な第2の2分周回路に供給し、前記第2の2分周回路が、周波数FVCO/4の4つの信号を前記第1の混合器に出力し、前記第1の混合器への前記4つの信号出力は共に第2の直交信号であり、前記第1のデバイスは、送信機と受信機とからなるグループから選び取られることと、d前記第1の直交信号を第1の位相不整合補正回路に供給し、前記第1の位相不整合補正回路が、第1の位相補正されたバージョンの前記第1の直交信号を、第2のデバイスの第2の混合器に出力し、前記第2のデバイスは、送信機と受信機とからなるグループから選び取られ、前記VCO、前記第1の2分周回路、前記第2の2分周回路、前記第1のデバイス、前記第1の位相不整合補正回路、および前記第2のデバイスは、集積回路のすべて一部分である方法。e前記第1の直交信号の前記4つの信号のうちの2つを、第3のデバイスの第3の混合器に対して局所的な第3の2分周回路に供給し、前記第3の2分周回路が、周波数FVCO/4の4つの信号を前記第3の混合器に出力し、前記第3の混合器に出力される前記第4の信号は共に、第3の直交信号であり、前記第3のデバイスは、送信機と受信機とからなるグループから選び取られることと、f前記第1の直交信号を第2の位相不整合補正回路に供給し、前記第2の位相不整合補正回路が、第2の位相補正されたバージョンの前記第1の直交信号を第4のデバイスの第4の混合器に出力し、前記第4のデバイスは、送信機と受信機とからなるグループから選び取られ、前記第3の2分周回路と、前記第3のデバイスと、前記第2の位相不整合補正回路および前記第4のデバイスも、前記集積回路の一部分であることとをさらに含む請求項1記載の方法。前記第1のデバイスは、第1の周波数帯域中で送信するように適合されている第1の送信機であり、前記第2のデバイスは、第2の周波数帯域中で送信するように適合されている第2の送信機であり、前記第1の周波数帯域は、前記第2の周波数帯域よりもより低い周波数帯域である請求項1記載の方法。前記第1のデバイスは、第1の周波数帯域中で受信するように適合されている第1の受信機であり、前記第2のデバイスは、第2の周波数帯域中で受信するように適合されている第2の受信機であり、前記第1の周波数帯域は、前記第2の周波数帯域よりもより低い周波数帯域である請求項1記載の方法。前記第1のデバイスは、IEEE802.11b/g標準規格にしたがって動作可能である第1の送信機であり、前記第2のデバイスは、IEEE802.11a標準規格にしたがって動作可能である第2の送信機である請求項1記載の方法。前記第1のデバイスは、IEEE802.11b/g標準規格にしたがって動作可能である第1の受信機であり、前記第2のデバイスは、IEEE802.11a標準規格にしたがって動作可能である第2の受信機である請求項1記載の方法。cにおける前記4つの信号のうちの2つを前記第2の2分周回路に供給することは、位相不整合補正回路を通して前記4つの信号のうちの2つを供給することを含む請求項1記載の方法。gオンチップループバック信号パスを、前記第2のデバイスから前記第4のデバイスに提供することと、位相不整合補正処理において前記オンチップループバック信号パスを使用することとをさらに含む請求項2記載の方法。装置において、位相ロックループPLLの一部分である電圧制御発振器VCOと、前記VCOに対して局所的な第1の2分周回路と、第1のデバイスの一部分である第1の混合器と、前記第1の混合器に対して局所的な第2の2分周回路と、第2のデバイスの一部分である第2の混合器と、周波数FVCO/2の前記直交信号を受け取るように結合されている第1の位相不整合補正回路とを具備し、前記VCOは、周波数FVCOの差分VCO出力信号を出力し、前記第1の2分周回路は、前記差分VCO出力信号を受け取るようにと、周波数FVCO/2の直交信号を出力するように結合され、前記直交信号は、それぞれがFVCO/2の周波数を持つ4つの成分信号を含み、前記第2の2分周回路は、周波数FVCO/2の前記直交信号の前記4つの成分信号のうちの2つを受け取るように結合され、前記第2の2分周回路は、周波数FVCO/4の直交信号を前記第1の混合器に供給するように結合され、前記第1の位相不整合補正回路は、第1の位相補正されたバージョンの、周波数FVCO/2の前記直交信号を前記第2の混合器に供給するように結合されている装置。前記第1のデバイスは、第1の周波数帯域中で送信するように適合されている送信機と、前記第1の周波数帯域中で受信するように適合されている受信機とからなるグループから選び取られるデバイスであり、前記第2のデバイスは、第2の周波数帯域中で送信するように適合されている送信機と、前記第2の周波数帯域中で受信するように適合されている受信機とからなるグループから選び取られるデバイスである請求項9記載の装置。前記第1のデバイスは、第1のIEEE802.11標準規格にしたがって送信するように適合されている送信機と、前記第1のIEEE802.11標準規格にしたがって送信するように適合されている受信機とからなる前記グループから選び取られるデバイスであり、前記第2のデバイスは、第2のIEEE802.11標準規格にしたがって送信するように適合されている送信機と、前記第2のIEEE802.11標準規格にしたがって受信するように適合されている受信機とからなる前記グループから選び取られるデバイスであり、請求項9記載の装置。前記第1の2分周回路は、前記VCOから50ミクロン未満離れて配置されており、前記第2の2分周回路は、前記第1の混合器から50ミクロン未満離れて配置されており、前記第1の2分周回路は、前記第1の混合器から100ミクロンよりも遠く離れて配置されており、前記第1の2分周回路は、前記第2の混合器から100ミクロンよりも遠く離れて配置されている請求項9記載の装置。第3のデバイスの一部分である第3の混合器と、前記第3の混合器に対して局所的な第3の2分周回路と、第4のデバイスの一部分である第4の混合器と、周波数FVCO/2の前記直交信号を受け取るように結合されている第2の位相不整合補正回路とをさらに具備し、前記第3の2分周回路は、周波数FVCO/2の前記直交信号の前記4つの成分信号のうちの2つを受け取るように結合され、前記第3の2分周回路は、周波数FVCO4の直交信号を前記第3の混合器に供給するように結合され、前記第2の位相不整合補正回路は、第2の位相補正されたバージョンの、周波数FVCO/2の第2の直交信号を、前記第4の混合器に供給するように結合されている請求項9記載の装置。装置において、周波数FVCOのVCO出力信号を出力する電圧制御発振器VCOと、前記VCOから50ミクロン未満に配置されている第1の2分周回路と、前記第1の2分周回路から100ミクロンよりも遠く離れて配置されている第1のデバイスと、前記第1のデバイスから50ミクロン未満離れて配置されている第2の2分周回路と、前記第1の2分周回路から100ミクロンよりも遠く離れて配置されている第2のデバイスと、前記第1の2分周回路から前記第2の2分周回路に周波数FVCO/2の前記4つの成分信号のうちの2つを通信し、前記第2の2分周回路が周波数FVCO/4の直交信号を供給する手段とを具備し、前記第1の2分周回路は、前記VCO出力信号を受信するようにと、周波数FVCO/2の直交信号を出力するように結合され、前記直交信号は、それぞれがFVCO/2の周波数を持つ4つの成分信号を含み、前記第1のデバイスは、送信機と受信機とからなるグループから選び取られ、前記第2のデバイスは、送信機と受信機とからなるグループから選び取られ、前記手段はまた、前記第1の2分周回路から前記第2のデバイスに周波数FVCO/2の前記直交信号を通信するためのものである装置。前記手段は、位相不整合補正回路を通して、周波数FVCO/2の前記直交信号を前記第2のデバイスに通信する請求項14記載の装置。前記手段は、位相不整合補正回路を通して、周波数FVCO/2の前記4つの成分信号のうちの2つを前記第2の2分周回路に通信する請求項14記載の装置。前記装置は、マルチバンドIEEE802.11トランシーバである請求項14記載の装置。プロセッサ実行可能な命令のセットを記憶するプロセッサ読み取り可能媒体において、プロセッサによる、前記プロセッサ実行可能な命令のセットの実行は、a第1のモードでは、周波数FVCOの電圧制御発振器VCO出力信号が、第1の2分周回路によって2分周されるようにトランシーバを制御し、それにより、周波数FVCO/2の直交信号を発生させ、100ミクロンよりも長い距離にわたって前記第1の2分周回路から第2の2分周回路に前記直交信号の2つの成分信号を通信し、前記第2の2分周回路が周波数FVCO/4の直交信号を第1のデバイスに供給するためと、b第2のモードでは、周波数FVCOのVCO出力信号が、前記第1の2分周回路によって2分周されるように前記トランシーバを制御し、それにより、周波数FVCO/2の前記直交信号を発生させ、100ミクロンよりも長い距離にわたって、前記第1の2分周回路から、位相不整合補正回路を通して、第2のデバイスに周波数FVCO/2の前記直交信号を通信するためのものであるプロセッサ読み取り可能な媒体。前記bの制御は、前記位相不整合補正回路を制御することを含む請求項18記載のプロセッサ読み取り可能媒体。前記aの制御は、前記第1の2分周回路と前記第2の2分周回路との間の、前記第2の成分信号の信号パスにおける第1のプログラマブルドライバを制御することを含み、前記bの制御は、前記第1の2分周回路と前記位相不整合補正回路との間の、周波数FVCO/2の前記直交信号の信号パスにおける第2のプログラマブルドライバを制御することを含む請求項18記載のプロセッサ読み取り可能な媒体。