"基板上に互いに並列して形成された1~N番目までの複数のゲートバスラインと、前記複数のゲートバスラインに絶縁膜を介して交差して形成された複数のデータバスラインと、前記複数のゲートバスラインに並列して形成された複数の蓄積容量バスラインと、前記複数のゲートバスラインの各々が形成する段、および前記複数のデータバスラインの各々が形成する列に対応して設けられ、当該ゲートバスラインに電気的に接続されたゲート電極と、当該データバスラインに電気的に接続されたドレイン電極とをそれぞれ備えた第1及び第2のトランジスタと、前記第1のトランジスタのソース電極に電気的に接続された第1の画素電極と、前記第2のトランジスタのソース電極に電気的に接続され、前記第1の画素電極から分離された第2の画素電極と、前記各々の段および列において、当該ゲートバスラインに電気的に接続されたゲート電極と、前記第2の画素電極に電気的に接続されたソース電極とを備えた第3のトランジスタとを備え、前記各々の段および列において、前記第3のトランジスタは、当該列中において当該段の一つ前の段の第2の画素電極にソース領域を電気的に接続され、さらに前記第3のトランジスタの各々は、そのドレイン電極に電気的に接続された第1のバッファ容量電極と、絶縁膜を介して前記第1のバッファ容量電極に対向して配置され、前記蓄積容量バスラインに電気的に接続された第2のバッファ容量電極とよりなるバッファ容量部を備えた液晶表示装置において、前記第3のトランジスタは、前記N段目に続くN1段目にも、前記複数の列に対応して設けられており、前記N1段目は、N1番目のゲートバスラインを有し、前記N1段目において前記第3のトランジスタは、当該列中のN段目の第2の画素電極を、対応するバッファ容量に接続し、前記N1番目のゲートバスラインは、前記第3のトランジスタのみを制御することを特徴とする液晶表示装置。前記N1番目のゲートバスラインは、1フレームの最後に選択される段のゲートバスラインの次に設けられることを特徴とする請求項1の液晶表示装置。前記第1段中の各々の列においては、前記第3のトランジスタのソース電極は、次の列のデータバスラインに電気的に接続されていることを特徴とする請求項1,2の液晶表示装置。前記第1段中、前記第3のトランジスタのソース電極に電圧を供給する機構を備えたことを特徴とする請求項3の液晶表示装置。前記複数のデータバスラインは、順次第1列から第M列まで配列されたデータバスラインよりなり、第1段中、前記第M列のデータバスラインに対応する第M列の画素は第1、第2のトランジスタのみを有することを特徴とする請求項3の液晶表示装置。前記第1段中、第m列m<Mの画素においては、前記第3のトランジスタのソース電極は、前記第1段中、第m-1列の画素を駆動するデータバスラインに電気的に接続されていることを特徴とする請求項1,2の液晶表示装置。前記第1段中、第M列の画素においては、前記第3のトランジスタのソース電極に電圧を供給する機構が設けられたことを特徴とする請求項6の液晶表示装置。第1段の画素のうち、隣接するデータバスラインが存在しない場合、前記第3のトランジスタを設けないことを特徴とする請求項1,2の液晶表示装置。第1段の画素のうち、隣接するデータバスラインが存在しない場合、バッファ容量を設けないことを特徴とする請求項1,2の液晶表示装置。一方、本発明の発明者は、本発明の基礎となる研究において、上述した従来の浮遊副画素電極を有する液晶表示装置では、焼付きにより表示特性が劣化しやすい問題が生じるのを見出した。図2A~C及び図3は、焼付きの程度を測定する試験方法を示す模式図である。まず、液晶表示装置に、図2Aに示すような白黒のチェッカーパターンを一定時間連続して表示する。その後、液晶表示装置の全面に、図2Bに示すような中間調の表示を行う。このとき、画面に焼付きが発生すると、図2Cに示すように、チェッカーパターンが薄く見える。チェッカーパターンの表示から中間調の表示に切り替えた後、例えば図2CのX-X線に沿って輝度を測定する。そして、図3に示すように暗い部分の輝度をa、暗い部分と明るい部分との輝度差をbとしたときに、100×b/abで定義される焼付き率を計算する。上記の方法により、浮遊副画素電極を有しない液晶表示装置の焼付き率と浮遊副画素電極を有する液晶表示装置の焼付き率を測定した。その結果、浮遊副画素電極を有しない液晶表示装置の焼付き率が5以下であるのに対し、浮遊副画素電極を有する液晶表示装置の焼付き率は10以上と高いものであった。本発明は一の側面において、基板上に互いに並列して形成された1~N番目までの複数のゲートバスラインと、前記複数のゲートバスラインに絶縁膜を介して交差して形成された複数のデータバスラインと、前記複数のゲートバスラインに並列して形成された複数の蓄積容量バスラインと、前記複数のゲートバスラインの各々が形成する段、および前記複数のデータバスラインの各々が形成する列に対応して設けられ、当該ゲートバスラインに電気的に接続されたゲート電極と、当該データバスラインに電気的に接続されたドレイン電極とをそれぞれ備えた第1及び第2のトランジスタと、前記第1のトランジスタのソース電極に電気的に接続された第1の画素電極と、前記第2のトランジスタのソース電極に電気的に接続され、前記第1の画素電極から分離された第2の画素電極と、前記各々の段および列において、当該ゲートバスラインに電気的に接続されたゲート電極と、前記第2の画素電極に電気的に接続されたソース電極とを備えた第3のトランジスタとを備え、前記各々の段および列において、前記第3のトランジスタは、当該列中において当該段の一つ前の段の第2の画素電極にソース領域を電気的に接続され、さらに前記第3のトランジスタの各々は、そのドレイン電極に電気的に接続された第1のバッファ容量電極と、絶縁膜を介して前記第1のバッファ容量電極に対向して配置され、前記蓄積容量バスラインに電気的に接続された第2のバッファ容量電極とよりなるバッファ容量部を備えた液晶表示装置において、前記第3のトランジスタは、前記N段目に続くN1段目にも、前記複数の列に対応して設けられており、前記N1段目は、N1番目のゲートバスラインを有し、前記N1段目において前記第3のトランジスタは、当該列中のN段目の第2の画素電極を、対応するバッファ容量に接続し、前記N1番目のゲートバスラインは、前記第3のトランジスタのみを制御することを特徴とする液晶表示装置を提供する。本発明によれば、各画素に3つずつTFT素子を設け、2つは各副画素に電圧を供給するスイッチとして用い、3つ目は片方の副画素の電荷をバッファ容量に逃がす役割を持たせる構造にする。即ち、基板上に互いに並列して形成された複数のゲートバスラインと、前記複数のゲートバスラインに絶縁膜を介して交差して形成された複数のドレインバスラインと、前記ゲートバスラインに並列して形成された複数の蓄積容量バスラインと、N本目の前記ゲートバスラインに電気的に接続されたゲート電極と、前記ドレインバスラインに電気的に接続されたドレイン電極とをそれぞれ備えた第1及び第2のトランジスタと、前記第1のトランジスタのソース電極に電気的に接続された第1の画素電極と、前記第2のトランジスタのソース電極に電気的に接続され前記第1の画素電極から分離された第2の画素電極と、前記第1の画素電極が形成された第1の副画素と、前記第2の画素電極が形成された第2の副画素とを備えた画素領域と、N1本目の前記ゲートバスラインに電気的に接続されたゲート電極と、前記第2の画素電極に電気的に接続されたソース電極とを備えた第3のトランジスタと、前記第3のトランジスタのドレイン電極に電気的に接続された第1のバッファ容量電極と、絶縁膜を介して前記第1のバッファ容量電極に対向して配置され、前記蓄積容量バスラインに電気的に接続された第2のバッファ容量電極と、を備えたバッファ容量部とを有する液晶表示装置において、前記第3のトランジスタのみを制御するゲートバスラインを設けることにより、最後に駆動される段の画素の焼付きを解決できる。[第1実施例]図4Aおよび図4Bは、本発明の出発点となった、本発明の関連技術による液晶表示装置20の構成を示す図である。ただし図4AはTFT基板上に形成される1画素を示す平面図を、図4BのBは、図4A中、ラインA-A‘に沿った断面図を、さらに図4のCは、図4Aおよび図4BのBの構成に対応する等価回路図である。先に図4BのBの断面図を参照するに、液晶表示装置20は互いに対向するガラス基板21A,21Bと、間に封入された液晶層22とよりなり、前記ガラス基板21A上にはゲートバスライン22Gおよび蓄積容量バスライン22Cが形成されている。前記ゲートバスライン22Gおよび蓄積バスライン22CはTFT24T1のゲート絶縁膜を構成する絶縁膜22GOxにより覆われており、前記ゲート絶縁膜22GOx上には前記ゲートバスライン22Gに対応してアモルファスシリコンあるいはポリシリコンよりなるチャネル層22Chが、前記TFT24T1のチャネルとして形成されている。前記チャネル層22Ch上にはSiNなどよりなるチャネルストッパパターン22Nが形成されており、前記ゲート絶縁膜22GOx上には前記チャネルストッパパターン22Nの両側に、前記チャネル層22Chの両端部を覆うようにn型あるいはp型のアモルファスシリコン膜パターン22S,22Dが、前記TFT24T1のソースおよびドレイン領域として形成されている。さらに前記アモルファスシリコンパターン22S上には、ソース電極23S、ドレイン電極23Dが形成され、そのうちのソース電極23Sは、前記ゲート絶縁膜22Gox上を延在し、制御電極を形成する。また図4Aに示すようにドレイン電極23Dは、データバスライン23Datに接続されている。さらに前記ゲート絶縁膜22GOx上には前記TFT24T1およびソース電極23S,ドレイン電極23Dを覆うように層間絶縁膜24が形成され、前記層間絶縁膜24上には、前記制御電極23Sとコンタクトホール24V1を介してコンタクトする副画素電極24Aと、前記画素電極24Aとは分離された別の副画素電極24Bとが形成される。さらに、前記層間絶縁膜24上には、前記副画素電極24A,24Bを覆うように、配向膜25Aが形成されている。また前記副画素電極24Bは、前記制御電極23Sと容量結合する。一方、前記対向基板21B上にはカラーフィルタ層22CFを介して一様なコモン電極22CMが形成され、前記コモン電極22CM上には配向膜25Bが形成されている。さらに前記液晶層22は、前記配向膜25A,25Bに接して保持される。次に図4Aの平面図を参照するに、前記ガラス基板21A上には前記ゲートバスライン22Gおよび蓄積容量バスライン22Cが左右に延在し、前記ソース電極23S,ドレイン電極24Dと同じレベルに、データバス23Datが上下方向に延在しており、前記データバス23Datは、前記TFT24T1のドレイン電極23Dに接続されている。図4Aの構成では、前記TFT24T1に対応する画素領域には、前記副画素電極24A,24Bの他に副画素電極24Cが、前記副画素電極24Bが副画素電極24Aと24Cの間に挟まれるように形成されており、前記副画素電極24Cは、前記制御電極23Sと、前記コンタクトホール24V1と同様なコンタクトホール24V2により接続されている。すなわち、前記副画素電極23Cは、前記副画素電極23A同様、TFT24T1に直結されている。これに対し、前記副画素電極23BはTFTに接続されておらず、浮遊画素電極を構成する。図4BのCは、このような図4Aおよび図4BのBの構成に対応する等価回路図である。図4BのCを参照するに、キャパシタCLC1は前記直結副画素電極24A,24Cに対応しており、TFT24T1により駆動され、駆動電圧Vpx1が印加される。また前記キャパシタCLC1には、蓄積容量Csが並列接続されている。一方、キャパシタCLC2は、前記浮遊副画素電極24Bに対応し、前記制御電極23Sとの容量結合Ccを介して、TFT24T1により間接的に駆動される。かかる構成では、前記副画素電極24A,24Cへの印加電圧がVpx1の場合、前記浮遊副画素電極24Bには、前記容量結合Ccを介して、式で与えられる電圧Vpx2が、印加される。すなわちかかる構成によれば、単一画素内に異なったV-T特性を有する領域を形成でき、ハーフトーン表示の視野角特性を大きく改善することができる。さて、このような構成の液晶表示装置では、浮遊副画素電極24Bに電荷が残留しやすく、焼付きの問題が発生しやすい。そこで、図4Aの構成では、N段目のTFT24T1に協働する浮遊画素電極24Bを前記TFT24T1に直結した副画素電極24Cに、一つ前N-1段目のTFT24T1のゲートバス22GN-1により制御される第2のTFT24T2を介して接続している。このような構成では、前記第2のTFT24T2は、N段目第1のTFT24T1Nのゲートバスラインの一つ前に駆動されるN-1段目のゲートバスライン22GN-1によって駆動されるため、前記浮遊副画素電極24Bは、N段目第1のTFT24T1Nによって電圧が書き込まれる直前に、必ず前記第1のTFT24T1Nに直結した副画素電極24C,24Aに電荷を逃がすことになる。一方、前記第1のTFT24T1Nに直結した副画素電極24A,24Cでは、常に電圧の書込みが行われるので、余分な電荷の蓄積が発生することがない。同時に浮遊副画素電極24Bも、先に説明したように余分な電荷が直結画素24A,24Cに第2のTFT24T2を介して放出されるため、余分な電荷の蓄積による焼付きが発生することは無くなる。ところが、このような構成を液晶パネル全体で見ると、最初の段においては、図5に示すように、1番目の副画素電極24B,24C間に設けられた第2のTFT24T2を駆動するゲートバスラインがないため、前記第2のTFT24T2を駆動することができず、その結果、1段目においてのみ、画素の焼付きが発生してしまう。そこで本実施例では、図6に示すように1段目の画素において、0段目のゲートバスライン22G0をあえて形成し、前記1段目の画素に対応するTFT24T1の駆動直前に前記ゲートバスライン22G0に、駆動回路から別に駆動電圧を供給し、前記1段目の画素において第2のTFT24T2を導通させる。ただし図6は、本発明の第1実施例による液晶表示装置20Aの構成を示す。図中、先に説明した部分には同一の参照符号を付し、説明を省略する。ここで、前記0段目のゲートバスライン22G0を駆動するタイミングは、nを任意の段数として、n1段目のゲートバスライン22Gn1が所定のON電圧になる前に第n段目のゲートバスライン22Gnが所定のON電圧になるタイミングと同じに設定するのが望ましい。1フレーム内で電荷を逃すタイミングが長くなると、副画素電極の電位が変化して液晶分子の配向が変化する余裕が生じ、光学特性が変化してしまうためである。図7は、前記液晶表示装置20Aのうち、TFT基板21A上のパターンを1段目の画素からN段目最後の画素まで示す図である。前記1段目の画素はフレームの最初に選択され、N段目の画素は、フレームの最後に選択される。[第2実施例]図8は、本発明の第2実施例による液晶表示装置20Bの構成を示す。ただし図中、先に説明した部分に対応する部分には同一の参照符号を付し、説明を省略する。本実施例は、ドライバICに余裕がない場合を想定しており、最後に駆動されるゲートバスラインと新たに追加したゲートバスラインを駆動回路上で短絡し、同時に駆動する。すなわち、図8の実施例は、図9の実施例と液晶パネル構造は同じで、駆動回路のみを変更している。最後に駆動するゲートバスラインGNと同じタイミングで最初に追加されたゲートバスラインG0を駆動することにより、第1段の浮遊副画素電極24Bの蓄積電荷を直接駆動される副画素電極24Cに逃がすことができ、第1段の画素の焼付きを、前記図7の実施例と同様に抑制することができる。[第3実施例]図9は、本発明の第3実施例による液晶表示装置20Cの構成を示す。ただし図中、先に説明した部分に対応する部分には同一の参照符号を付し、説明を省略する。図8の実施例では、駆動回路を変更する必要があり、回路設計に負荷がかかってしまう。そこで本実施例では、新たに追加されたゲートバスラインG0と最後に駆動されるゲートバスラインGNを短絡させるためのデータバスライン22DatSを、一番外側のデータバスライン22DatMのさらに外側に形成する。その際、前記追加データバスライン22DatSは、前記追加ゲートバスライン22G0とコンタクトホール22DatC1を介して電気的に接続され、さらに最後のゲートバスライン22GNと、別のコンタクトホール22DatC2を介して電気的に接続される。これにより、駆動回路、駆動方法を全く変更せずに、新たに追加したゲートバスライン22G0を駆動して第1段の画素の焼付きを抑制することが出来る。[第4実施例]図10は、本発明の第4実施例の関連技術による液晶表示装置40の構成を示す平面図である。図10を参照するに、液晶表示装置40は、図示はしないが図4BのBの構成と同様なTFT基板と対向基板とを有し、間には液晶層が封入されている。図10の液晶表示装置4では、TFT基板上にゲートバスライン42Gが左右方向に延在し、さらにデータバスライン42Datが上下方向に延在している。さらに前記ゲートバスライン42Gとデータバスライン42Datの交点には、同一のゲートバスライン42G上にTFT41T1および41T2が隣接して形成されている。図10の構成は、液晶表示装置40の表示領域に繰り返し形成されており、1フレーム中、ゲートバスライン42Gは1段目からN段目まで、順次選択される。ここでN-1段目の画素に着目すると、ゲートバスライン42GN-1により駆動されるN-1段目のTFTT41T1では、ドレイン電極がデータバスライン42Datに接続されソース電極の延在部42S1が、コンタクトホールC1により、第1の副画素電極42Aに接続されている。その結果、副画素電極42AはTFT41T1により直結駆動される。一方、TFT41T2ではソース電極が、別の副画素電極42BにコンタクトホールC2により接続され、その結果、副画素電極42Bは、TFT41T2により直結駆動される。なお、図10中、パターン40Xは、対向基板上に形成されて液晶分子の配向を規制する配向規制構造物を示している。さらに図10の構成では、ゲートバスライン42G上には第3のTFT41T3が形成されており、前記第3のTFT41T3は、前段の画素電極42Bがソース電極に接続され、これを、ドレイン電極を介して蓄積容量Csの一部として形成されたバッファ容量に電気的に接続する。例えば図10の例では、ゲートバスライン42GN上のTFT41T3Nが、N-1段目の画素電極42Bを、対応するバッファ容量41C3Nに電気的に接続する。そこで、前記ゲートバスライン42GN-1を介してTFT41T1N-1,41T2N-1を駆動し、N-1段目の画素電極42A,42Bにより表示を行うに先立って、ゲートバスライン42GNによりTFT41T3Nを導通させることにより、前記N-1段目の画素電極42Bに蓄積していた電荷を、前記TFT41T3Nに協働するバッファ容量41C3Nに逃がすことが可能になる。これにより、画素電極42Bの電位が低下し、同一の画素中において画素電極42Aと42Bを異なった特性で駆動でき、ハーフトーン表示の視野角特性を大きく改善することができる。ところが、このような構成を液晶パネル全体で見ると、図11に示すように最終段Nにおいては、ゲートバスライン42GN1が存在しないため、TFT41T3N1を駆動することができず、また前記TFT41T3N1と協働するバッファ容量41C3N1も形成されないため、このような構成では、最終N段において副画素電極42Bにおいては焼付きが発生するのを回避することができない。そこで本実施例においては、図12に示すように、あえてN1段目のゲートバス電極42GN1を形成し、これによりTFT41T3N1を駆動する。さらに、前記蓄積容量バス42Cにつながる追加バス42Cxを形成し、これにより、前記TFT41T3N1に協働するバッファ容量を形成する。すなわち、図12は、本発明の第4実施例による液晶表示装置60の構成を示す。図中、先に説明した部分に対応する部分には同一の参照符号を付し、説明を省略する。前記N1段目のゲートバスライン42GN1は、駆動回路により、N1段目として駆動してもよいし、先の実施例のように駆動回路を変更して、1段目と同時に駆動するようにしてもよい。また図10の実施例のようにデータバスラインを一本追加して1段目のゲートバスラインと短絡してもよい。この場合も、ゲートバスライン42GN1は、1段目のゲートバスラインと同じタイミングで駆動される。なお、上記の構成を左右反転しても、同一の効果を得ることができるのは明らかである。[第5実施例]ところで、上記図12の液晶表示装置60においては、バッファ容量近傍の液晶分子の配向が安定する副次的効果が得られる。これは以下の理由による。前記図12の構成では、対抗基板上に形成された配向規制構造物40Xの効果、および画素電極42Aと42Bの間の隙間の効果により、従来のMVA液晶表示装置と同様に、液晶分子をバスラインに対して斜め45°方向に倒す設計になっているが、バスライン42G近傍では、バスラインに垂直な方向に電界が発生するが、これは本来液晶分子を倒したい方向とは異なるため、バスライン42G近傍の液晶分子の配向が影響を受け、液晶分子の配向が乱れやすい問題がある。一方、図12の構造では、各画素の副画素電極42Bは、一つ前の段のバッファ容量と隣接しており、ドット反転駆動の場合、両者の間で極性が異なるため、両者間の電位差が増大する。このため、周辺バスライン42Gによる電界よりも、副画素電極42Bと前記バッファ容量41C3との間の電位差が支配的になり、液晶分子の倒れる方向、すなわち配向が安定する効果が得られる。ところが前記図12の構成では、1段目の画素を見ると、0段目に画素が存在しないため、1段目の副画素電極42Bにバッファ容量が隣接しないことになり、他の段の画素と配向性に若干違いが出る恐れがある。そこで、本実施例では、図13に示すように第1段にダミーのバッファ容量DMを設け、m番目のダミーバッファ容量DMにはm1番目のデータバスライン42DatからTFT42T3を介して駆動電圧を供給する。このため、図14では、データバスライン42DatをTFT41T3のドレインに分岐させる分岐パターンを含んでいる。ただし図13は、本発明の第5実施例による液晶表示装置80の構成を示す。図中、先に説明した部分には同一の参照符号を付し、説明を省略する。ここで、データバスライン42Datの電圧自体は変化するが、1段目のゲートバスライン42G1が駆動されてからN段目のゲートバスライン42GNが駆動されるまで、その極性が変わることがないことに注意すべきである。このため、1段目のダミーバッファ容量DMと副画素容量42Bとで極性が異なる状態は維持され、両者の間に大きな電位差が生じる関係はくずれない。これにより、液晶分子の配向の安定性が維持される。[第6実施例]図14は、図13の液晶表示装置80に一変形例による液晶表示装置80Aの構成を示す。ただし図中、先に説明した部分に対応する部分には同一の参照符号を付し、説明を省略する。図13の構成では、第1段目のM番目においては、画素に対応するダミーバッファ容量を駆動するデータバスラインは存在しない。このため図13A中、第1段目M番目の画素にはダミーバッファ容量が形成されず、電位が制御されない空白領域が生じてしまう。このような空白領域が存在すると、周辺のバスライン等の電界により、配向膜と絶縁層などの境界に電荷が蓄積し、黒表示時に光漏れを発生する危険がある。そこで図13の構成では、この空白部分を遮光するため、1番目の蓄積容量バスラインを枝分かれさせ、遮光パターン42Shを形成する。なお、前記遮光パターン42Shを形成する代わりに、この部分に対応して、対向基板上にブラックマトリックスを設け、遮光を行ってもよい。[第7実施例]図15は、図14の液晶表示装置80Aのさらなる変形例による液晶表示装置80Bの構成を示す。前記図14の実施例では、前記遮光パターン42Shは単に遮光するだけなので、前記1段目の端、M番目の画素の角部では、他の1段目画素と液晶配向の安定性が異なる。そこで、本実施例では、前記遮光パターン42Shによる遮光部にも、他の画素と同様なダミーバッファ容量を形成し、これを対応して設けたTFTにより駆動する。図15を参照するに、本実施例では前記遮光パターン42Shを使って、第1段、1~M-1番目の他の画素と同様なダミーバッファ容量DMを、M番目の画素にも形成し、さらに前記ゲートバスライン42G1上に、前記M番目の画素のダミーバッファ容量DMに協働するようにTFT41T3を形成する。さらに図15の実施例では、前記TFT41T3に、M番目のデータバスライン42Dat上の電圧の逆極性の電圧を、M1番目のデータバスライン42DatM1を介して供給する。上記構成により、第1段、M番目の画素における液晶配向は、前記ダミーバッファ容量DMの近傍を含め、他の第1段画素とほぼ同等に設定することが可能になる。以上、本発明を好ましい実施例について説明したが、本発明は上記の特定の実施例に限定されるものではなく、特許請求の範囲に記載した要旨内において様々な変形変更が可能である。"