"発光素子および画素回路を画素ごとに有する表示部と、映像信号に基づいて前記画素回路を駆動する駆動部とを備え、前記画素回路は、前記発光素子を駆動する駆動トランジスタと、前記駆動トランジスタのゲートに、映像信号に対応した信号電圧の印加を制御する書込トランジスタとを有し、前記駆動部は、前記書込トランジスタをオフさせる電圧として少なくとも2種類の電圧を、前記書込トランジスタのゲートに印加可能となっている表示装置。前記駆動部は、前記少なくとも2種類の電圧の、前記書込トランジスタのゲートへの印加によって、前記書込トランジスタの閾値電圧特性のデプレッションシフトを低減するようになっている請求項1に記載の表示装置。前記駆動部は、前記発光素子の発光期間中に前記書込トランジスタをオフさせる第1電圧よりも波高値の高い第2電圧を、前記発光素子の消光期間中に前記書込トランジスタのゲートに印加するようになっている請求項2に記載の表示装置。前記駆動部は、前記発光素子の消光期間であって、かつ前記駆動トランジスタのゲート-ソース間電圧の補正を行う前の期間に、前記第2電圧を書込トランジスタのゲートに印加するようになっている請求項3に記載の表示装置。表示装置を備え、前記表示装置は、発光素子および画素回路を画素ごとに有する表示部と、映像信号に基づいて前記画素回路を駆動する駆動部とを有し、前記画素回路は、前記発光素子を駆動する駆動トランジスタと、前記駆動トランジスタのゲートに、映像信号に対応した信号電圧の印加を制御する書込トランジスタとを有し、前記駆動部は、前記書込トランジスタをオフさせる電圧として少なくとも2種類の電圧を、前記書込トランジスタのゲートに印加可能となっている電子機器。発光素子および画素回路を画素ごとに備え、かつ前記画素回路が、発光素子を駆動する駆動トランジスタと、前記駆動トランジスタのゲートに、映像信号に対応した信号電圧の印加を制御する書込トランジスタとを有する表示装置において、前記書込トランジスタをオフさせる電圧として少なくとも2種類の電圧を、前記書込トランジスタのゲートに印加する工程を含む表示装置の駆動方法。ところで、移動度補正期間は、駆動トランジスタのゲートに接続された書込トランジスタのゲートに印加される書込パルスの幅つまり、書込トランジスタのオン期間で決定される。しかし、書込パルスは、完全な矩形波ではなく、図10Aに示したような鈍りを有している。そのため、実際には、移動度補正期間は、図10Bに示したように、書込トランジスタの閾値電圧に依って変動し得る。移動度補正期間が変動すると、図11に示したように、有機EL素子の発光時に有機EL素子に流れる電流Idsの大きさが変化し、それに伴って発光輝度も変化する。従って、移動度補正期間は、できるだけ変動しないことが好ましい。書込トランジスタの閾値電圧は、例えば、書込トランジスタのゲート-ソース間電圧に負バイアスが印加され続けることによって変化低下する。すなわち、書込トランジスタの閾値電圧特性がエンハンスメントからデプレッションにシフトする。ここで、負バイアスとは、ソース電位に対してゲート電位が負となるバイアス状態を言う。エンハンスメントとは、ゲートに書込パルスを印加したときにチャネルが形成されてソース-ドレイン間に電流が流れる状態を言う。また、デプレッションとは、ゲートに書込みパルスを印加しない状態でソース-ドレイン間に電流が流れる状態を言う。通常、書込トランジスタには、有機EL素子の発光期間や消光期間に負バイアスが印加される。書込トランジスタのゲート-ソース間電圧に負バイアスが印加され続けると、書込トランジスタの閾値電圧特性にデプレッションシフトが起こり、例えば、図10Bに示したように、閾値電圧がVth1からVth2に変動低下する。これにより、移動度補正期間が当初の期間よりもΔt1Δt2だけ長くなる。その結果、図11に示したように、有機EL素子の発光時に有機EL素子に流れる電流IdsがΔIdsだけ小さくなり、それに伴って発光輝度も小さくなる。つまり、有機EL表示装置の使用期間の経過に伴って、発光輝度が低下してしまう。本技術はかかる問題点に鑑みてなされたものであり、その目的は、デプレッションシフトに起因する発光輝度の低下を低減することの可能な表示装置およびその駆動方法、ならびに上記表示装置を備えた電子機器を提供することにある。本技術の表示装置は、発光素子および画素回路を画素ごとに有する表示部と、映像信号に基づいて画素回路を駆動する駆動部とを備えている。画素回路は、発光素子を駆動する駆動トランジスタと、駆動トランジスタのゲートに、映像信号に対応した信号電圧の印加を制御する書込トランジスタとを有している。駆動部は、書込トランジスタをオフさせる電圧として少なくとも2種類の電圧を、書込トランジスタのゲートに印加可能となっている。本技術の電子機器は、上記の表示装置を備えている。本技術の表示装置の駆動方法は、発光素子および画素回路を画素ごとに備えた表示装置の駆動方法である。画素回路は、発光素子を駆動する駆動トランジスタと、駆動トランジスタのゲートに、映像信号に対応した信号電圧の印加を制御する書込トランジスタとを有している。本技術の表示装置の駆動方法は、そのような構成の表示装置において、書込トランジスタをオフさせる電圧として少なくとも2種類の電圧を、書込トランジスタのゲートに印加する工程を含んでいる。本技術の表示装置およびその駆動方法ならびに電子機器では、書込トランジスタをオフさせる電圧として少なくとも2種類の電圧が書込トランジスタのゲートに印加される。これにより、例えば、書込トランジスタの負バイアスが相対的に小さくなる電圧、ゼロボルト、または、書込トランジスタがオンしない程度の正バイアスを印加することができる。その結果、書込トランジスタの閾値電圧特性のデプレッションシフトを低減することができる。本技術の表示装置およびその駆動方法ならびに電子機器によれば、書込トランジスタの閾値電圧特性のデプレッションシフトを低減することができるようにしたので、デプレッションシフトに起因する発光輝度の低下を低減することができる。以下、発明を実施するための形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。1.実施の形態2.モジュールおよび適用例<1.実施の形態>構成図1は、本技術の一実施の形態に係る表示装置1の概略構成を表したものである。この表示装置1は、表示パネル10と、外部から入力された映像信号20Aに基づいて表示パネル10を駆動する駆動回路20とを備えている。駆動回路20は、例えば、タイミング生成回路21、映像信号処理回路22、信号線駆動回路23、走査線駆動回路24、および電源線駆動回路25を有している。表示パネル10表示パネル10は、複数の画素11が表示パネル10の表示領域10A全面に渡って2次元配置されたものである。表示パネル10は、駆動回路20によって各画素11がアクティブマトリクス駆動されることにより、外部から入力された映像信号20Aに基づく画像を表示するものである。図2は、画素11の回路構成の一例を表したものである。画素11は、例えば、画素回路12と、有機EL素子13とを有している。有機EL素子13は、例えば、アノード電極、有機層およびカソード電極が順に積層された構成を有している。画素回路12は、例えば、駆動トランジスタTr1、書込トランジスタTr2および保持容量Csによって構成されたものであり、2Tr1Cの回路構成となっている。書込トランジスタTr2は、駆動トランジスタTr1のゲートに、映像信号に対応した信号電圧の印加を制御するものである。具体的には、書込トランジスタTr2は、後述の信号線DTLの電圧をサンプリングするとともに駆動トランジスタTr1のゲートに書き込むものである。駆動トランジスタTr1は、有機EL素子13を駆動するものである。具体的には、駆動トランジスタTr1は、書込トランジスタTr2によって書き込まれた電圧の大きさに応じて有機EL素子13に流れる電流を制御するものである。保持容量Csは、駆動トランジスタTr1のゲート-ソース間に所定の電圧を保持するものである。なお、画素回路12は、上述の2Tr1Cの回路構成とは異なる回路構成となっていてもよい。駆動トランジスタTr1および書込トランジスタTr2は、例えば、nチャネルMOS型の薄膜トランジスタTFTThinFilmTransistorにより形成されている。なお、TFTの種類は特に限定されるものではなく、例えば、逆スタガー構造いわゆるボトムゲート型であってもよいし、スタガー構造トップゲート型であってもよい。また、駆動トランジスタTr1または書込トランジスタTr2は、pチャネルMOS型のTFTであってもよい。表示パネル10は、行方向に延在する複数の走査線WSLと、列方向に延在する複数の信号線DTLと、行方向に延在する複数の電源線DSLとを有している。各信号線DTLと各走査線WSLとの交差点近傍には、画素11が設けられている。各信号線DTLは、後述の信号線駆動回路23の出力端図示せずと、書込トランジスタTr2のソースまたはドレインとに接続されている。各走査線WSLは、後述の走査線駆動回路24の出力端図示せずと、書込トランジスタTr2のゲートに接続されている。各電源線DSLは、固定の電圧を出力する電源の出力端図示せずと、駆動トランジスタTr1のソースまたはドレインに接続されている。書込トランジスタTr2のゲートは、走査線WSLに接続されている。書込トランジスタTr2のソースまたはドレインが信号線DTLに接続され、書込トランジスタTr2のソースおよびドレインのうち信号線DTLに未接続の端子が駆動トランジスタTr1のゲートに接続されている。駆動トランジスタTr1のソースまたはドレインが電源線DSLに接続され、駆動トランジスタTr1のソースおよびドレインのうち電源線DSLに未接続の端子が有機EL素子13のアノードに接続されている。保持容量Csの一端が駆動トランジスタTr1のゲートに接続され、保持容量Csの他端が駆動トランジスタTr1のソース図2では有機EL素子13側の端子に接続されている。つまり、保持容量Csは、駆動トランジスタTr1のゲート-ソース間に挿入されている。なお、有機EL素子13は、素子容量Coledを有している。表示パネル10は、さらに、図2に示したように、有機EL素子13のカソードに接続されたカソード線CTLを有している。カソード線CTLは、基準電位例えばグラウンド電位となっている外部回路図示せずと電気的に接続されるものである。カソード線CTLは、例えば、表示領域10A全体に渡って形成されたシート状の電極である。なお、カソード線CTLは、画素行または画素列に対応して短冊状に形成された帯状の電極であってもよい。表示パネル10は、さらに、例えば、表示領域10Aの周縁に、映像を表示しないフレーム領域10Bを有している。フレーム領域10Bは、例えば、遮光部材によって覆われている。駆動回路20次に、駆動回路20について説明する。駆動回路20は、上述したように、例えば、タイミング生成回路21、映像信号処理回路22、信号線駆動回路23、走査線駆動回路24および電源線駆動回路25を有している。タイミング生成回路21は、駆動回路20内の各回路が連動して動作するように制御するものである。タイミング生成回路21は、例えば、外部から入力された同期信号20Bに応じて同期して、上述した各回路に対して制御信号21Aを出力するようになっている。映像信号処理回路22は、例えば、外部から入力されたデジタルの映像信号20Aに対して所定の補正を行い、それにより得られた映像信号22Aを信号線駆動回路23に出力するものである。所定の補正としては、例えば、ガンマ補正や、オーバードライブ補正などが挙げられる。信号線駆動回路23は、例えば、制御信号21Aの入力に応じて同期して、映像信号処理回路22から入力された映像信号22Aに対応するアナログの信号電圧を、各信号線DTLに印加するものである。信号線駆動回路23は、例えば、2種類の電圧Vofs、Vsigを出力可能となっている。具体的には、信号線駆動回路23は、信号線DTLを介して、走査線駆動回路24により選択された画素11へ2種類の電圧Vofs、Vsigを供給するようになっている。ここで、Vsigは、映像信号20Aに対応する電圧値となっている。Vofsは、映像信号20Aとは無関係の一定電圧である。Vsigの最小電圧はVofsよりも低い電圧値となっており、Vsigの最大電圧はVofsよりも高い電圧値となっている。走査線駆動回路24は、例えば、制御信号21Aの入力に応じて同期して、複数の走査線WSLを所定の単位ごとに順次選択するものである。走査線駆動回路24は、例えば、3種類の電圧Von、Voff1、Voff2を出力可能となっている。具体的には、走査線駆動回路24は、走査線WSLを介して、駆動対象の画素11へ3種類の電圧Von、Voff1、Voff2を供給し、書込トランジスタTr2のオンオフ制御を行うようになっている。ここで、Vonは、書込トランジスタTr2のオン電圧以上の値となっている。Vonは、後述のVth補正期間や書込μ補正期間などに走査線駆動回路24から出力される書込パルスの波高値である。Voff1、Voff2は、書込トランジスタTr2のオン電圧よりも低い値となっており、かつ、Vonよりも低い値となっている。Voff2は、Voff1よりも波高値の高い電圧であり、例えば、Voff1を書込トランジスタTr2のゲートに印加したときよりも書込トランジスタTr2の負バイアスが相対的に小さくなる電圧である。なお、Voff2は、ゼロボルトであってもよいし、書込トランジスタTr2がオンしない程度の正バイアスが書込トランジスタTr2に印加される電圧であってもよい。走査線駆動回路24は、書込トランジスタTr2をオフさせる電圧として2種類の電圧Voff1、Voff2を、書込トランジスタTr2のゲートに印加可能となっている。このとき、走査線駆動回路24は、書込トランジスタTr2をオフさせる電圧として2種類の電圧Voff1、Voff2の、書込トランジスタTr2のゲートへの印加によって、書込トランジスタTr2の閾値電圧特性のデプレッションシフトを低減するようになっている。Voff1は、後述のVth補正休止期間や発光期間などに走査線駆動回路24から出力される書込パルスの波高値である。Voff2は、後述のVth補正準備期間に走査線駆動回路24から出力される書込パルスの波高値である。従って、走査線駆動回路24は、書込トランジスタTr2をオフさせる電圧として2種類の電圧Voff1、Voff2を、有機EL素子13の消光期間中に、書込トランジスタTr2のゲートに印加するようになっている。電源線駆動回路25は、例えば、制御信号21Aの入力に応じて同期して、複数の電源線DSLを所定の単位ごとに順次選択するものである。電源線駆動回路25は、例えば、2種類の電圧Vcc、Vssを出力可能となっている。具体的には、電源線駆動回路25は、電源線DSLを介して、走査線駆動回路24により選択された画素11へ2種類の電圧Vcc、Vssを供給するようになっている。ここで、Vssは、有機EL素子13の閾値電圧Velと、有機EL素子13のカソード電圧Vcathとを足し合わせた電圧VelVcathよりも低い電圧値である。Vccは、電圧VelVcath以上の電圧値である。動作次に、本実施の形態の表示装置1の動作消光から発光までの動作について説明する。本実施の形態では、有機EL素子13のI-V特性が経時変化したり、駆動トランジスタTr1の閾値電圧や移動度が経時変化したりしても、それらの影響を受けることなく、有機EL素子13の発光輝度を一定に保つようにするために、有機EL素子13のI-V特性の変動に対する補償動作および駆動トランジスタTr1の閾値電圧や移動度の変動に対する補正動作を組み込んでいる。図3は、表示装置1における各種波形の一例を表したものである。図3には、電源線DSLおよび信号線DTLにおいて、時々刻々と2値の電圧変化が生じている様子と、走査線WSLにおいて、時々刻々と3値の電圧変化が生じている様子が示されている。さらに、図3には、走査線WSL、電源線DSLおよび信号線DTLの電圧変化に応じて、駆動トランジスタTr1のゲート電圧Vgおよびソース電圧Vsが時々刻々と変化している様子が示されている。Vth補正準備期間まず、Vth補正の準備を行う。具体的には、走査線WSLの電圧がVoff1となっており、信号線DTLの電圧がVofsとなっており、電源線DSLの電圧がVccとなっている時つまり有機EL素子13が発光している時に、電源線駆動回路25は、制御信号21Aに応じて電源線DSLの電圧をVccからVssに下げるT1。電源線DSLの電圧がVccからVssに下がるのに同期して、走査線駆動回路24は、走査線WSLの電圧をVoff1からVoff2に上げるT1。すると、ソース電圧VsがVssまで下がり、有機EL素子13が消光する。このとき、保持容量Csを介したカップリングによりゲート電圧Vgも下がる。ところで、走査線駆動回路24は、上記Vth補正準備期間のうちの全部または一部の期間において、制御信号21Aに応じて走査線WSLの電圧をVoff1からVoff2に上げることにより、走査線WSLの電圧をVoff1からVoff2に上げている。つまり、走査線駆動回路24は、Voff1よりも大きな電圧Voff2の、書込トランジスタTr2のゲートへの印加によって、書込トランジスタTr2の閾値電圧特性のデプレッションシフトを低減するようになっている。なお、図3には、走査線WSLの電圧変動Voff1からVoff2への電圧変動と、信号線DSLの電圧変動VccからVssへの電圧変動とが互いに同時に行われている場合が例示されているが、これらが互いに同時に行われていなくてもよい。例えば、走査線駆動回路24は、電源線DSLの電圧がVccからVssに下がった後、走査線WSLの電圧をVoff1からVoff2に上げるようにしてもよい。次に、電源線DSLの電圧がVssとなっており、かつ信号線DTLの電圧がVofsとなっている間に、走査線駆動回路24は、制御信号21Aに応じて走査線WSLの電圧をVoff2からVonに上げるT2。すると、ゲート電圧VgがVofsまで下がる。このとき、ゲート電圧Vgとソース電圧Vsとの電位差Vgsが駆動トランジスタTr2の閾値電圧よりも小さくなっていてもよいし、それと等しいか、またはそれよりも大きくなっていてもよい。Vth補正期間次に、Vthの補正を行う。具体的には、信号線DTLの電圧がVofsとなっており、かつ、走査線WSLの電圧がVonとなっている間に、電源線駆動回路25は、制御信号21Aに応じて電源線DSLの電圧をVssからVccに上げるT3。すると、駆動トランジスタTr1のドレイン-ソース間に電流Idsが流れ、ソース電圧Vsが上昇する。このとき、ソース電圧VsがVofs-Vthよりも低い場合Vth補正がまだ完了していない場合には、駆動トランジスタTr1がカットオフするまで電位差VgsがVthになるまで、駆動トランジスタTr1のドレイン-ソース間に電流Idsが流れる。これにより、ゲート電圧VgがVofsとなり、ソース電圧Vsが上昇し、その結果、保持容量CsがVthに充電され、電位差VgsがVthとなる。その後、信号線駆動回路23は、制御信号21Aに応じて信号線DTLの電圧をVofsからVsigに切り替える前に、走査線駆動回路24が制御信号21Aに応じて走査線WSLの電圧をVonからVoff1に下げるT4。すると、駆動トランジスタTr1のゲートがフローティングとなるので、電位差Vgsを信号線DTLの電圧の大きさに拘わらずVthのままで維持することができる。このように、電位差VgsをVthに設定することにより、駆動トランジスタTr1の閾値電圧Vthが画素回路12ごとにばらついた場合であっても、有機EL素子13の発光輝度がばらつくのをなくすることができる。Vth補正休止期間その後、Vth補正の休止期間中に、信号線駆動回路23は、信号線DTLの電圧をVofsからVsigに切り替える。信号書込μ補正期間Vth補正休止期間が終了した後、信号書き込みとμ補正を行う。具体的には、信号線DTLの電圧がVsigとなっており、かつ電源線DSLの電圧がVccとなっている間に、走査線駆動回路24は、制御信号21Aに応じて走査線WSLの電圧をVoff1からVonに上げT5、駆動トランジスタTr1のゲートを信号線DTLに接続する。すると、駆動トランジスタTr1のゲート電圧Vgが信号線DTLの電圧Vsigとなる。このとき、有機EL素子13のアノード電圧はこの段階ではまだ有機EL素子13の閾値電圧Velよりも小さく、有機EL素子13はカットオフしている。そのため、電流Idsは有機EL素子13の素子容量Coledに流れ、素子容量Coledが充電されるので、ソース電圧VsがΔVsだけ上昇し、やがて電位差VgsがVsigVth-ΔVsとなる。このようにして、書き込みと同時にμ補正が行われる。ここで、駆動トランジスタTr1の移動度μが大きい程、ΔVsも大きくなるので、電位差Vgsを発光前にΔVだけ小さくすることにより、画素11ごとの移動度μのばらつきを取り除くことができる。発光最後に、走査線駆動回路24は、制御信号21Aに応じて走査線WSLの電圧をVonからVoff1に下げるT6。すると、駆動トランジスタTr1のゲートがフローティングとなり、駆動トランジスタTr1のドレイン-ソース間に電流Idsが流れ、ソース電圧Vsが上昇する。その結果、有機EL素子13に閾値電圧Vel以上の電圧が印加され、有機EL素子13が所望の輝度で発光する。本実施の形態の表示装置1では、上記のようにして、各画素11において画素回路12がオンオフ制御され、各画素11の有機EL素子13に駆動電流が注入されることにより、正孔と電子とが再結合して発光が起こる。その結果、表示領域10Aにおいて画像が表示される。効果次に、本実施の形態の表示装置1における効果について説明する。移動度補正期間は、書込トランジスタTr2のゲートに印加される書込パルスの幅つまり、書込トランジスタTr2のオン期間で決定される。しかし、書込パルスは、完全な矩形波ではなく、図10Aに示したような鈍りを有している。そのため、実際には、移動度補正期間は、図10Bに示したように、書込トランジスタの閾値電圧に依って変動し得る。移動度補正期間が変動すると、図11に示したように、有機EL素子の発光時に有機EL素子に流れる電流Idsの大きさが変化し、それに伴って発光輝度も変化する。従って、移動度補正期間は、できるだけ変動しないことが好ましい。発光期間中の書込トランジスタTr2には、負バイアスがかかっている。また、発光終了後の閾値補正準備期間中においても、書込トランジスタTr2には、負バイアスがかかっている。このように、書込トランジスタTr2のゲート-ソース間電圧に負バイアスが印加され続けると、書込トランジスタTr2の閾値電圧特性にデプレッションシフトが起こり、例えば、図10Bに示したように、閾値電圧がVth1からVth2に変動低下する。これにより、移動度補正期間が当初の期間よりもΔt1Δt2だけ長くなる。その結果、図11に示したように、有機EL素子の発光時に有機EL素子に流れる電流IdsがΔIdsだけ小さくなり、それに伴って発光輝度も小さくなる。つまり、有機EL表示装置の使用期間の経過に伴って、発光輝度が低下してしまう。一方、本実施の形態では、書込トランジスタTr2をオフさせる電圧として2種類の電圧Voff1,Voff2が書込トランジスタTr2のゲートに印加される。これにより、上述したように、Vth補正準備期間有機EL素子13の消光期間であって、かつ駆動トランジスタTr1のゲート-ソース間電圧の補正を行う前の期間の全体または一部で、Voff1よりも波高値の高いVoff2を書込トランジスタTr2のゲートに印加することができる。その結果、書込トランジスタTr2の閾値電圧特性のデプレッションシフトを低減することができるので、デプレッションシフトに起因する発光輝度の低下を低減することができる。<2.モジュールおよび適用例>以下、上記実施の形態で説明した表示装置1の適用例について説明する。上記実施の形態の表示装置1は、テレビジョン装置、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置あるいはビデオカメラなど、外部から入力された映像信号あるいは内部で生成した映像信号を、画像あるいは映像として表示するあらゆる分野の電子機器の表示装置に適用することが可能である。モジュール上記実施の形態の表示装置1は、例えば、図4に示したようなモジュールとして、後述する適用例1~5などの種々の電子機器に組み込まれる。このモジュールは、例えば、基板3の一辺に、表示部10を封止する部材図示せずから露出した領域210を設け、この露出した領域210に、タイミング制御回路21、映像信号処理回路22、信号線駆動回路23、走査線駆動回路24および電源線駆動回路25の配線を延長して外部接続端子図示せずを形成したものである。外部接続端子には、信号の入出力のためのフレキシブルプリント配線基板FPC;FlexiblePrintedCircuit220が設けられていてもよい。適用例1図5は、上記実施の形態の表示装置1が適用されるテレビジョン装置の外観を表したものである。このテレビジョン装置は、例えば、フロントパネル310およびフィルターガラス320を含む映像表示画面部300を有しており、この映像表示画面部300は、上記実施の形態に係る表示装置1により構成されている。適用例2図6は、上記実施の形態の表示装置1が適用されるデジタルカメラの外観を表したものである。このデジタルカメラは、例えば、フラッシュ用の発光部410、表示部420、メニュースイッチ430およびシャッターボタン440を有しており、その表示部420は、上記実施の形態に係る表示装置1により構成されている。適用例3図7は、上記実施の形態の表示装置1が適用されるノート型パーソナルコンピュータの外観を表したものである。このノート型パーソナルコンピュータは、例えば、本体510,文字等の入力操作のためのキーボード520および画像を表示する表示部530を有しており、その表示部530は、上記実施の形態に係る表示装置1により構成されている。適用例4図8は、上記実施の形態の表示装置1が適用されるビデオカメラの外観を表したものである。このビデオカメラは、例えば、本体部610,この本体部610の前方側面に設けられた被写体撮影用のレンズ620,撮影時のスタート/ストップスイッチ630および表示部640を有しており、その表示部640は、上記実施の形態に係る表示装置1により構成されている。適用例5図9は、上記実施の形態の表示装置1が適用される携帯電話機の外観を表したものである。この携帯電話機は、例えば、上側筐体710と下側筐体720とを連結部ヒンジ部730で連結したものであり、ディスプレイ740,サブディスプレイ750,ピクチャーライト760およびカメラ770を有している。そのディスプレイ740またはサブディスプレイ750は、上記実施の形態に係る表示装置1により構成されている。以上、実施の形態および適用例を挙げて本技術を説明したが、本技術は上記実施の形態等に限定されるものではなく、種々変形が可能である。例えば、上記実施の形態等では、書込トランジスタTr2をオフさせる電圧が2種類となっていたが、3種類以上となっていてもよい。また、上記実施の形態等では、走査線駆動回路24は、書込トランジスタTr2をオフさせる電圧として2種類の電圧Voff1、Voff2を、Vth補正準備期間中に出力するようになっていたが、Vth補正後、信号書込μ補正期間前に、出力するようになっていてもよい。また、Vth補正期間が複数期間に分割されている場合には、走査線駆動回路24は、書込トランジスタTr2をオフさせる電圧として2種類の電圧Voff1、Voff2を、分割されたVth補正期間で挟まれた期間中に出力するようになっていてもよい。また、走査線駆動回路24は、書込トランジスタTr2をオフさせる電圧として2種類の電圧Voff1、Voff2を、発光期間中の全体または一部で、出力するようになっていてもよい。また、上記実施の形態等では、アクティブマトリクス駆動のための画素回路12の構成は、上記各実施の形態で説明したものに限られず、必要に応じて容量素子やトランジスタを追加してもよい。その場合、画素回路12の変更に応じて、上述した信号線駆動回路23や、走査線駆動回路24、電源線駆動回路25などの他に、必要な駆動回路を追加してもよい。また、例えば、本技術は以下のような構成を取ることができる。1発光素子および画素回路を画素ごとに有する表示部と、映像信号に基づいて前記画素回路を駆動する駆動部とを備え、前記画素回路は、前記発光素子を駆動する駆動トランジスタと、前記駆動トランジスタのゲートに、映像信号に対応した信号電圧の印加を制御する書込トランジスタとを有し、前記駆動部は、前記書込トランジスタをオフさせる電圧として少なくとも2種類の電圧を、前記書込トランジスタのゲートに印加可能となっている表示装置。2前記駆動部は、前記少なくとも2種類の電圧の、前記書込トランジスタのゲートへの印加によって、前記書込トランジスタの閾値電圧特性のデプレッションシフトを低減するようになっている1に記載の表示装置。3前記駆動部は、前記発光素子の発光期間中に前記書込トランジスタをオフさせる第1電圧よりも波高値の高い第2電圧を、前記発光素子の消光期間中に前記書込トランジスタのゲートに印加するようになっている1または2に記載の表示装置。4前記駆動部は、前記発光素子の消光期間であって、かつ前記駆動トランジスタのゲート-ソース間電圧の補正を行う前の期間に、前記第2電圧を書込トランジスタのゲートに印加するようになっている3に記載の表示装置。5表示装置を備え、前記表示装置は、発光素子および画素回路を画素ごとに有する表示部と、映像信号に基づいて前記画素回路を駆動する駆動部とを有し、前記画素回路は、前記発光素子を駆動する駆動トランジスタと、前記駆動トランジスタのゲートに、映像信号に対応した信号電圧の印加を制御する書込トランジスタとを有し、前記駆動部は、前記書込トランジスタをオフさせる電圧として少なくとも2種類の電圧を、前記書込トランジスタのゲートに印加可能となっている電子機器。6発光素子および画素回路を画素ごとに備え、かつ前記画素回路が、発光素子を駆動する駆動トランジスタと、前記駆動トランジスタのゲートに、映像信号に対応した信号電圧の印加を制御する書込トランジスタとを有する表示装置において、前記書込トランジスタをオフさせる電圧として少なくとも2種類の電圧を、前記書込トランジスタのゲートに印加する工程を含む表示装置の駆動方法。"