"それぞれが液晶素子を有する複数の画素と、各画素の明るさを指定する入力表示データを補正した表示データに基づいて、前記明るさに応じた大きさの電圧を前記液晶素子に印加して前記画素を駆動する駆動回路とを有する電気光学装置の表示を制御する表示制御回路であって、前記入力表示データに基づいて、前記明るさのレベルが第1閾値以下である第1画素と、当該第1画素よりも前記明るさのレベルが高く、かつ、当該第1画素との前記明るさのレベルの差が第2閾値以上である第2画素との境界を検出する境界検出部と、前記境界検出部により検出された境界に接する前記第1画素と前記第2画素とが並ぶ方向に連続する、当該第2画素を含む2以上の画素について、当該第1画素及び当該第2画素間の前記明るさのレベルの差を小さくし、且つ、当該第1画素から当該第2画素の方向に向かって前記明るさのレベルが次第に高くなるように、前記入力表示データを補正する補正部であって、前記第1画素の前記液晶素子に対する印加電圧の変化よりも前記第2画素の前記印加電圧の変化を大きくして前記明るさのレベルを変更する補正部とを備えることを特徴とする表示制御回路。前記補正部は、前記境界検出部により検出された境界に接する前記第1画素の前記印加電圧を前記明るさのレベルを高くする方向に変化させ、当該境界に接する前記第2画素の前記印加電圧を前記明るさのレベルを低くする方向に変化させることを特徴とする請求項1に記載の表示制御回路。前記補正部は、前記境界に接する前記第1画素及び前記第2画素間の前記印加電圧の差が大きいほど、補正による前記印加電圧の変化を大きくすることを特徴とする請求項1又は2に記載の表示制御回路。前記補正部は、隣り合う画素間の前記印加電圧の差が、前記境界に接する前記第1画素から当該境界に接する前記第2画素の方向に向かって次第に大きくなるように、前記入力表示データを補正することを特徴とする請求項1から3のいずれか1項に記載の表示制御回路。それぞれが液晶素子を有する複数の画素と、各画素の明るさを指定する入力表示データを補正した表示データに基づいて、前記明るさに応じた大きさの電圧を前記液晶素子に印加して前記画素を駆動する駆動回路とを有する電気光学装置の表示を制御する表示制御方法であって、前記入力表示データに基づいて、前記明るさのレベルが第1閾値以下である第1画素と、当該第1画素よりも前記明るさのレベルが高く、かつ、当該第1画素との前記明るさのレベルの差が第2閾値以上である第2画素との境界を検出する境界検出ステップと、前記境界検出ステップで検出された境界に接する前記第1画素と前記第2画素とが並ぶ方向に連続する、当該第2画素を含む2以上の画素について、当該第1画素及び当該第2画素間の前記明るさのレベルの差を小さくし、且つ、当該第1画素から当該第2画素の方向に向かって前記明るさのレベルが次第に高くなるように、前記入力表示データを補正する補正ステップであって、前記第1画素の前記液晶素子に対する印加電圧の変化よりも前記第2画素の前記印加電圧の変化を大きくして前記明るさのレベルを変更する補正ステップとを有することを特徴とする表示制御方法。それぞれが液晶素子を有する複数の画素と、各画素の明るさを指定する入力表示データを補正した表示データに基づいて、前記明るさに応じた大きさの電圧を前記液晶素子に印加して前記画素を駆動する駆動回路と、前記入力表示データに基づいて、前記明るさのレベルが第1閾値以下である第1画素と、当該第1画素よりも前記明るさのレベルが高く、かつ、当該第1画素との前記明るさのレベルの差が第2閾値以上である第2画素との境界を検出する境界検出部と、前記境界検出部により検出された境界に接する前記第1画素と前記第2画素とが並ぶ方向に連続する、当該第2画素を含む2以上の画素について、当該第1画素及び当該第2画素間の前記明るさのレベルの差を小さくし、且つ、当該第1画素から当該第2画素の方向に向かって前記明るさのレベルが次第に高くなるように、前記入力表示データを補正する補正部であって、前記第1画素の前記液晶素子に対する印加電圧の変化よりも前記第2画素の前記印加電圧の変化を大きくして前記明るさのレベルを変更する補正部とを備えることを特徴とする電気光学装置。請求項6に記載の電気光学装置を表示部に有することを特徴とする電子機器。ところで、横電界が強くなる画素間の印加電圧の差を小さくするように、これらのうちの一方又は両方の画素の表示データを補正すれば、横電界が弱くなってディスクリネーションの発生が抑えられる。しかしながら、この画素間の電位差を小さくするための印加電圧の変化を大きくしてしまうと、この電圧変化に伴って表示内容の変化が視認されてしまい、表示背反の発生という別の問題が生じることがある。本発明は、上述した事情に鑑みてなされたもので、その目的の一つは、表示背反の発生とディスクリネーションの発生との双方を抑えることである。上記目的を達成するために、本発明に係る電気光学装置の表示制御回路にあっては、それぞれが液晶素子を有する複数の画素と、各画素の明るさを指定する入力表示データを補正した表示データに基づいて、前記明るさに応じた大きさの電圧を前記液晶素子に印加して前記画素を駆動する駆動回路とを有する電気光学装置の表示を制御する表示制御回路であって、前記入力表示データに基づいて、前記明るさのレベルが第1閾値以下である第1画素と、当該第1画素よりも前記明るさのレベルが高く、かつ、当該第1画素との前記明るさのレベルの差が第2閾値以上である第2画素との境界を検出する境界検出部と、前記境界検出部により検出された境界に接する前記第1画素と前記第2画素とが並ぶ方向に連続する、当該第2画素を含む2以上の画素について、当該第1画素及び当該第2画素間の前記明るさのレベルの差を小さくし、且つ、当該第1画素から当該第2画素の方向に向かって前記明るさのレベルが次第に高くなるように、前記入力表示データを補正する補正部であって、前記第1画素の前記液晶素子に対する印加電圧の変化よりも前記第2画素の前記印加電圧の変化を大きくして前記明るさのレベルを変更する補正部とを備えることを特徴とする。本発明によれば、表示背反の発生とディスクリネーションの発生との双方を抑えることができる。本発明において、前記補正部は、前記境界検出部により検出された境界に接する前記第1画素の前記印加電圧を前記明るさのレベルを高くする方向に変化させ、当該境界に接する前記第2画素の前記印加電圧を前記明るさのレベルを低くする方向に変化させることが好ましい。本発明によれば、境界に接する第1画素と第2画素との双方を補正対象とする場合に、補正による第1画素の明るさの変化を原因とした表示背反の発生を抑えることができる。本発明において、前記補正部は、前記境界に接する前記第1画素及び前記第2画素間の前記印加電圧の差が大きいほど、補正による前記印加電圧の変化を大きくすることが好ましい。本発明によれば、ディスクリネーションの発生のしやすさに応じた度合いで入力表示データを補正することができる。本発明において、前記補正部は、前記境界に接する前記第1画素及び前記第2画素間の前記印加電圧の差が大きいほど、補正による前記印加電圧の変化を大きくすることが好ましい。本発明によれば、入力表示データの補正による表示内容の変化をより目立たなくすることができる。なお、本発明は、表示制御回路のほか、表示制御方法、電気光学装置、電気光学装置を含む電子機器としても概念することが可能である。以下、本発明の実施の形態を図面を参照して説明する。[第1実施形態]図1は、第1実施形態に係る電気光学装置の全体構成を示すブロック図である。図1に示すように、電気光学装置1の構成は、タイミング制御回路10と、液晶パネル100と、表示制御回路20とに大別される。タイミング制御回路10は、各種の制御信号を生成して、図示せぬ上位装置から与えられる同期信号Syncに同期して電気光学装置1の各部を制御する。表示制御回路20は、電気光学装置1の表示を制御する。表示制御回路20には、同期信号Syncに同期して外部装置から入力表示データDainが入力される。入力表示データDainは、液晶パネル100が有する複数画素後述する、表示領域101の各画素の階調レベルを指定するデジタルデータである。階調レベルは、画素の明るさのレベルを規定するパラメーターである。ここでは、入力表示データDainを8ビットとして、画素で表現すべき階調レベルを、十進値で最も暗い0から最も明るい255までの1刻みで256階調を指定している。すなわち、指定された階調レベルが高い画素ほど明るく、反対に、指定された階調レベルが低い画素ほど暗い。入力表示データDainは、同期信号Syncに含まれる垂直走査信号、水平走査信号及びドットクロック信号いずれも図示省略に従った走査の順番で供給される。表示制御回路20は、入力表示データDainを処理して表示データDaoutを液晶パネル100に出力する。液晶パネル100は、例えば、各画素をトランジスターなどのスイッチング素子により駆動するアクティブマトリクス型の表示装置表示部である。液晶パネル100は、表示制御回路20から供給される表示データDaoutに基づいて画像を表示する。なお、入力表示データDainは液晶パネル100の各画素後述する画素110の階調レベルを指定するものであるが、階調レベルに応じて液晶素子の印加電圧が定まるので、入力表示データDainは液晶素子の印加電圧を指定するものといって差し支えない。図2は、液晶パネル100の構成を示す図である。図2に示すように、液晶パネル100のうち画像が表示される表示領域101では、1、2、3、...、768行の走査線112が、一方向図中横方向に延在するように設けられる。また、表示領域101では、1、2、3、...、1024列のデータ線114が、走査線112に直交する方向図中縦方向に延在するように設けられる。各データ線114と各走査線112とは互いに電気的に絶縁を保つように設けられる。そして、これら768行の走査線112と1024列のデータ線114との交点のそれぞれに対応して、画素110がそれぞれ設けられる。したがって、この実施形態では、表示領域101において、画素110が縦768行×横1024列でマトリクス状に配列される。表示領域101の周辺には、走査線駆動回路130とデータ線駆動回路140とが配置される。走査線駆動回路130は、フレームにわたってタイミング制御回路10から供給される選択信号Yctrによって指定される走査線112を選択する。走査線駆動回路130は、選択した走査線112に対する走査信号を選択電圧に相当するHレベルとする一方、他の走査線112に対する走査信号を非選択電圧に相当するLレベルとする。図2において、1、2、3、...、768行目の走査線112に供給される走査信号をそれぞれG1、G2、G3、...、G768と表記している。データ線駆動回路140は、表示データDaoutに基づいて、いわゆる電圧変調方式で画素110を駆動するものである。具体的には、データ線駆動回路140は、タイミング制御回路10から供給される選択信号Xctrに従って1~1024列目のデータ線114に、それぞれ表示データDaoutに応じた大きさの電圧のデータ信号を供給する。なお、フレームとは、液晶パネル100を駆動することによって、画像の1コマ分を表示させるのに要する期間をいう。その期間は、例えば同期信号Syncに含まれる垂直走査信号の周波数が60Hzであれば、その逆数である16.7ミリ秒である。以上の構成を有する走査線駆動回路130及びデータ線駆動回路140の協働により、電気光学装置1における駆動回路が実現される。画素110は、画素電極とコモン電極とで液晶を挟持した液晶素子を有し、走査線112が選択されたときに、データ線114に供給されたデータ信号が画素電極に印加されるものである。図3は、液晶パネル100の等価回路を示す図である。図3に示すように、液晶パネル100は、走査線112とデータ線114との交差に対応して、画素電極118とコモン電極108とで液晶105を挟持した液晶素子120が配列した構成である。液晶パネル100における等価回路では、液晶素子120に対して並列に補助容量蓄積容量125が設けられる。補助容量125は、一端が画素電極118に接続され、他端が容量線115に共通接続される。容量線115は時間的に一定の電圧に保たれている。ここで、走査線112がHレベルになると、その走査線にゲート電極が接続されたTFT116がオンとなり、画素電極118がデータ線114に接続される。このため、走査線112がHレベルであるときに、データ線114に階調に応じた大きさの電圧のデータ信号が供給されると、そのデータ信号は、オンしたTFT116を介して画素電極118に供給される。走査線112がLレベルになると、TFT116はオフするが、画素電極118に印加された電圧は、液晶素子120の容量性及び補助容量125によって保持される。液晶素子120では、画素電極118及びコモン電極108によって生じる電界に応じて液晶105の分子配向状態が変化する。このため、液晶素子120は、透過型であれば、印加保持電圧に応じた透過率となる。液晶パネル100では、液晶素子120ごとに透過率が変化するので、画素110の各々が液晶素子120を有する。本実施形態においては、液晶105をVAVerticalAlignment方式として、液晶素子120が電圧無印加時において黒状態となるノーマリーブラックモードであるとする。図4は、ノーマリーブラックモードの液晶素子120における印加電圧と透過率との関係以下、V-T特性という。を表すグラフである。図4のグラフにおいて、横軸が液晶素子120の印加電圧の大きさに対応し、縦軸が液晶素子120の透過率具体的には、相対透過率の大きさに対応している。液晶素子120を表示データDaoutで指定された階調レベルに応じた透過率とさせるには、その階調レベルに応じた大きさの電圧が液晶素子120に印加されればよい。ところで、液晶素子120に対する印加電圧の差が閾値以上となる画素が隣り合ったとき、この印加電圧の差に起因して横電界が強くなり、ディスクリネーションが発生することがある。ここで、隣り合う画素のうち、液晶素子120に対する印加電圧が閾値Vth1以上であり、階調レベルが閾値c1第1閾値以上の暗い側の画素を、暗画素第1画素という。以下の説明において、暗画素の階調レベルをaと総称することがある。一方、この暗画素との液晶素子120の印加電圧の差が閾値Vth2以上であり、階調レベルの差階調差Δcが閾値c2第2閾値以上となる明るい側の画素を、明画素第2画素という。以下の説明において、明画素の階調レベルをbと総称することがある。暗画素は相対的に黒状態に近い状態の画素であり、明画素は白状態又は相対的に白状態に近い状態の画素である。ここでは、極端に暗い画素にディスクリネーションの発生を抑えるための補正処理を施してもその効果が得られにくいので、画像ボケの発生を抑えるため、階調レベルが予め設定された閾値c1第1閾値を下回る画素を補正対象から除外するようにしている。このような理由から、階調レベルが閾値c1第1閾値を下回る暗い画素は、本実施形態では、暗画素と扱わないようにしている。なお、液晶105の劣化を防止するために、画素容量を交流駆動することが原則であるが、液晶素子120を交流駆動する場合に、ある階調レベルを表現するように画素を駆動する際に、振幅中心電圧に対して高位側とする正極性と、振幅中心電圧に対して低位側とする負極性との2種類が必要となる。一方、階調レベルが0である最小階調を表現する際に、液晶素子120に電圧を印加しないのであれば、コモン電極108に印加される電圧LCcomの1種類であり、極性に無関係であるが、印加電圧をゼロ近傍とするのであれば、振幅中心電圧に対して正極性と、負極性との2種類が必要となる。なお、実施形態の電圧については、液晶素子120の印加電圧を除き、特に明記しない限り図示省略した接地電位を電圧ゼロの基準とする。液晶素子120の印加電圧は、コモン電極108の電圧LCcomと画素電極118との電位差である。次に、表示制御回路20の構成を図1を参照しつつ説明する。表示制御回路20は、フレームメモリー21と、境界検出部22と、階調差算出部23と、補正パラメーター算出部24と、補正部25とを備える。フレームメモリー21は、表示領域101に対応して縦768行×横1024列の画素配列に対応した記憶領域を有し、1コマ1フレーム分の入力表示データDainを記憶する。各記憶領域は、それぞれに対応する画素110の階調レベルを指定する入力表示データDainを記憶する。なお、入力表示データDainは、外部装置から供給されてフレームメモリー21の記憶領域に書き込まれる。また、フレームメモリー21における入力表示データDainの記憶、及びフレームメモリー21からの表示データDadの読み出しは、例えば、タイミング制御回路10の制御の下で、液晶パネル100における駆動タイミングに応じて図示せぬメモリーコントローラーにより行われる。入力表示データDainと表示データDadとは、実質的に同じ表示内容を表すが、これらは、フレームメモリー21に記憶させられるものであるか、フレームメモリー21から読み出されるものであるかという点で区別される。境界検出部22は、フレームメモリー21から読み出された表示データDadで表される画像を解析して、暗画素と明画素とが隣り合う部分があるか否かを判別する。境界検出部22は、暗画素と明画素とが隣り合う部分があると判別したとき、暗画素と明画素との境界を検出して、境界の位置情報を出力する境界検出ステップ。以上のような境界検出部22が検出する境界部分付近に強い横電界が発生し、この付近がディスクリネーション発生領域となり得る。ディスクリネーションの発生の条件となる階調差である閾値c2閾値Vth2ついては、例えば試験的に算出された値が表示制御回路20に対して設定される。なお、境界検出部22は、複数行の入力表示データDainを参照しないと、表示すべき画像における境界を検出することができない。この参照を可能とするために、表示制御回路20においてフレームメモリー21が設けられている。また、各画素に隣り合う画素は、一の画素からみて辺どうしが対向する画素のことである。よって、画像領域端部に位置する画素を除いて、一の画素に4つの画素が隣り合っている。階調差算出部23は、フレームメモリー21から読み出された表示データDadに基づいて、境界検出部22により検出された境界に接する暗画素の階調レベルと、当該境界に接する明画素の階調レベルとの差分である階調差Δcを算出する。ここでは、階調差算出部23は、高階調側である明画素の階調レベルから、低階調側である暗画素の階調レベルを減じて、階調差Δcを算出する。なお、階調差Δcは、暗画素及び明画素間の印加電圧の差に対応している。すなわち、暗画素及び明画素間の階調差Δcが大きいほど、暗画素及び明画素間の印加電圧の差も大きくなる。補正パラメーター算出部24は、第1補正係数α及び第2補正係数βを記憶するメモリーを有し、階調差算出部23により算出された階調差Δcに補正係数を作用させて、補正パラメーターΔREVa,ΔREVbを算出する。ここでは、第1補正係数α<第2補正係数βという関係を満たし、例えば、α=0.2、β=0.5である。補正パラメーター算出部24は、階調差算出部23で算出された階調差Δcに第1補正係数αを乗じて、補正パラメーターΔREVaを算出する。例えば、階調差Δcが50であれば、補正パラメーターΔREVa=50×0.2=10である。また、補正パラメーター算出部24は、階調差Δcに第2補正係数βを乗じて補正パラメーターΔREVbを算出する。例えば、階調差Δcが50であれば、補正パラメーターΔREVb=50×0.5=25である。なお、第1補正係数α<第2補正係数βという関係を満たすので、同一の階調差Δcを用いて算出される補正パラメーターΔREVa,ΔREVbは、必ず、ΔREVa<ΔREVbという関係を満たす。また、階調差Δcが大きいほど補正パラメーターΔREVa,ΔREVbも大きくなる。補正部25は、フレームメモリー21から読み出された表示データDadに補正処理を施して、表示データDaoutを出力する補正ステップ。補正部25は、境界検出部22により検出された境界に接する暗画素及び明画素間の階調差Δcすなわち、印加電圧の差を小さくするように、表示データDadを補正する。ここでは、補正部25は、表示データDadに基づいて、暗画素の階調レベルaにΔREVaを加算した値を、暗画素の補正後の階調レベルとする。また、補正部25は、表示データDadにおける明画素の階調レベルbからΔREVbを減じた値を、明画素の補正後の階調レベルとする。補正部25は、表示データDadにおいて境界に接しない画素を補正対象とせず、フレームメモリー21から読み出された表示データDadをそのまま表示データDaoutとして液晶パネル100に出力する。なお、表示データDadと入力表示データDainとは実質的に同じ表示内容を表すので、補正部25は入力表示データDainに補正処理を施していることに等しい。このように、補正部25は、暗画素の階調レベルを高くし、明画素の階調レベルを低くするように表示データDadを補正するが、その際、暗画素の印加電圧の変化よりも明画素の印加電圧の変化を大きくするように、各画素の明るさのレベル階調レベルを変更する。ここでは、補正部25が暗画素の階調レベルの変化よりも明画素の階調レベルの変化を大きくすることで、暗画素の印加電圧の変化よりも明画素の印加電圧の変化が大きくなるものとする。続いて、補正部25による補正処理の具体例について説明する。図5は、補正部25の補正処理を説明する図であり、ここでは、一方向に並ぶ6つの画素と各画素の印加電圧との対応関係を示すここでは、正極性書込である場合とする。。図5aは、補正処理を行わない場合又は、補正処理前の場合の対応関係を表した図であり、図5bは、補正部25による補正処理後の対応関係を表した図である。なお、以下の説明において、補正処理前において、暗画素の階調レベルaは図4に示すV-T特性の点P1の位置に対応し、明画素の階調レベルbは同V-T特性の点P2の位置に対応しているものとする。図5aに示すように、仮に、補正部25が表示データDadを補正しない構成とした場合、明画素の印加電圧は暗画素の印加電圧よりも高くなるが、両画素間の電位差が大きいので、液晶パネル100において横電界の影響を受けやすくなる。よって、この暗画素と明画素との境界部分付近がディスクリネーション発生領域となる。一方、負極性である場合、電圧Vcntほぼ電圧LCcomに等しいを基準にして対称となり、電位の大小関係が逆転するが、電位差が大きいことに変わりはないので、やはりこの暗画素と明画素との境界部分付近がディスクリネーション発生領域となる。補正部25は、このようなディスクリネーション発生領域が出現しないようにするための補正処理を行うものである。ここで、ディスクリネーション発生領域を抑制するために、従来の補正処理を採用した場合の問題点についてまず説明する。図12は、従来の補正処理を説明する図である。図12aに示すように、境界に接する1つの明画素の階調レベルを低くする方向に補正して、階調レベルb11とした場合、その階調レベルつまり、画素の印加電圧の変化が小さければ、やはり、暗画素と明画素との境界部分付近がディスクリネーション発生領域となる。この明画素の階調レベルの変化を更に大きくして、暗画素にかなり近い階調レベルに補正した場合、ディスクリネーション発生領域が図中右方向に1画素ずれて出現することとなり、やはり、ディスクリネーション発生領域が出現する。境界に接する1つの暗画素を対象として補正処理が行われた場合であっても、これと同等になる。図12bに示すように、境界に接する暗画素及び明画素の双方を補正対象とし、境界に接する1つの暗画素の階調レベルを高くする方向に補正して階調レベルb12とし、更に、境界に接する1つの明画素の階調レベルを低くする方向に補正して階調レベルをb12とした場合、暗画素と明画素との境界部分付近にディスクリネーション発生領域は出現しなくなるものの、図中左方向に1画素だけずれた位置に出現し得る。更に、この場合、暗画素の階調レベルの変化がかなり大きいので、補正処理による暗画素の明るさの変化が視認されやすくなり、表示背反の発生が問題となりやすい。図12cに示すように、暗画素の印加電圧をΔVだけ高くした階調レベルa11とし、明画素の印加電圧を同じくΔVだけ低くした階調レベルb13とした場合、ディスクリネーション発生領域が出現しなくなるここでは、暗画素及び明画素間の印加電圧の差もΔVになるものとする。。しかしながら、この場合、補正処理による暗画素の明るさの変化が特に視認されやすく、表示背反の発生が問題となりやすい。続いて、図12cに示す態様の補正処理によって表示背反が目立ちやすくなる根拠を説明する。図4に示すV-T特性からも分かるように、VA液晶では、一般に、階調レベルが低い印加電圧が小さい暗側の勾配つまり、V-T特性の接線の傾きが大きく、階調レベルが高い印加電圧が大きい明側の勾配が暗側よりも小さい。よって、階調レベルが低い暗側では、液晶素子120の印加電圧が僅かに変化しただけでも透過率が大きく変化する。したがって、暗画素の印加電圧をΔVだけ大きくし、この暗画素に境界を挟んで隣り合う明画素の印加電圧を同じくΔVだけ小さくした場合、明画素の明るさの変化よりも暗画素の明るさの変化が大きいので、特に、暗画素の明るさの変化を原因とした表示内容の変化が視認されやすい。以上のような従来の補正処理に対し、補正部25による補正処理が施された場合は、従来の補正処理と同等の問題が生じない。補正部25による補正処理の作用について、図5b及び図6を参照しつつ説明する。図6は、図4と同一のV-T特性を表したものであり、補正処理の作用を説明する図である。補正部25による補正処理後の表示データDaoutでは、暗画素の階調レベルが補正前からΔREVaだけ高くなり、図5bに示すように、暗画素の印加電圧が補正処理前よりもΔV1ここでは、ΔV1<ΔVだけ高くなって、Va1となる。また、表示データDaoutでは、明画素の階調レベルが補正前からΔREVbだけ低くなり、図5bに示すように、明画素の印加電圧が補正処理前よりもΔV2ここでは、ΔV2>ΔVだけ低くなって、Vb1となる。また、暗画素及び明画素の補正処理後の電位差はΔV3であり、図5b及び図6に示すように、ΔV1電位差:小<ΔV3電位差:中<ΔV2電位差:大という関係を満たす。以上のような補正処理により、補正処理前よりも暗画素及び明画素間の階調差Δc液晶素子120に対する印加電圧の差が小さくなり、更に、暗画素から明画素の方向に向かって階調レベル印加電圧が次第に大きくなるように、入力表示データDainが補正されるここでは、3段階。これにより、横電界の発生領域が複数に分散し、強い横電界が発生する部分が現れなくなる。この結果、暗画素と明画素との境界部分付近には、ディスクリネーション発生領域が出現しなくなる。更に、補正部25は、暗画素の印加電圧の変化よりも明画素の印加電圧の変化が大きくなるように補正処理を施すので、図12aに示すように境界に接する一方の画素を補正対象としたり、図12bに示すように暗画素の印加電圧の変化を明画素の印加電圧の変化よりも大きくしたり、図12cに示すように暗画素の印加電圧の変化と明画素の印加電圧の変化とを同じにしたりする場合に比べて、暗画素の明るさの変化を原因とした表示内容の変化が視認されにくく、その結果、表示背反の発生を抑えることが可能となる。以上のように、VA液晶のV-T特性に照らして、補正処理による明画素の明るさの変化は、暗画素の明るさの変化に比べると視認されにくい、という知見に基づいて、本実施形態では、表示制御回路20が暗画素の印加電圧の変化よりも明画素の印加画素の変化を大きくするように、入力表示データDainを補正する。図6に示すように、補正部25が、例えば、暗画素の印加電圧をΔV1だけ大きくすることにより階調レベルをΔc1だけ高くしたa1とし、明画素の印加電圧をΔV2だけ小さくすることにより階調レベルをΔc2だけ低くしたb1とする。なお、補正部25は、少なくともΔV1<ΔV2という関係を満たすように補正処理を施せば、ディスクリネーションの発生と表示背反の発生との双方を抑えることができるが、明画素の明るさの変化を暗画素の明るさの変化よりも大きくするように、補正処理を施すようにしてもよいΔc1<Δc2という条件を満たす。以上説明した第1実施形態では、表示制御回路20は暗画素と明画素とが隣り合う境界について、当該境界に接する暗画素の階調レベルを高くし、且つ明画素の階調レベルを低くする補正処理を行い、その際、暗画素の印加電圧の変化よりも明画素の印加電圧の変化を大きくして、各画素の明るさのレベルを変更する。このような表示制御回路20を備える電気光学装置1によれば、図12aから図12cに示す従来の補正処理のように、隣り合う暗画素と明画素間の電位差を小さくすることだけを考慮して補正処理の態様を決定する場合に比べて、ディスクリネーションの発生と表示背反の発生との双方を抑制することができる。また、本実施形態の表示制御回路20は、境界を挟んで隣り合う明画素及び暗画素間の階調差Δcつまり、画素の印加電圧の差が大きいほど、階調レベルの変化を大きくしてつまり、印加電圧の変化を大きくして、入力表示データDainを補正する。階調差Δcが比較的小さい場合には、ディスクリネーションが発生しにくいので、表示制御回路20は、入力表示データDainの変化をなるべく抑えるように補正処理を施すことで、表示背反がより発生しにくくなるようにしている。反対に、階調差Δcが比較的大きい場合には、ディスクリネーションが発生しやすいので、表示制御回路20は、入力表示データDainの変化が大きくなることを許容してでも、横電界を弱くするように補正処理を施すことで、ディスクリネーションの発生をより確実に抑えられるようにしている。よって、表示制御回路20によれば、ディスクリネーションの発生のしやすさに応じた度合いで入力表示データDainを補正することができる。更に、本実施形態の表示制御回路20は、明画素及び暗画素間の電位差が小さくなるように補正処理を行うことで、これらの明画素及び暗画素間の寄生容量に起因する書込電圧に対する階調表現のずれを抑制できる。また、一般に、液晶素子のプレチルト角を大きくするとディスクリネーションが発生しやすくなるが、本実施形態によればディスクリネーションが発生しにくくなるので、プレチルト角を小さくするように液晶パネル100を構成して、コントラスト比を向上させることも可能である。また、画素電極118とコモン電極108との間のセルギャップを大きくするとディスクリネーションが発生しやすくなるが、本実施形態によればディスクリネーションが発生しにくくなるので、液晶パネル100のセルギャップを大きくして、透過率の向上やコントラスト比の向上、耐光性寿命の向上などの効果も奏する。[第2実施形態]次に、本発明の第2実施形態を説明する。上述した第1実施形態では、液晶105をVA液晶として、液晶素子120を電圧無印加時において黒状態となるノーマリーブラックモードとしていたが、液晶105をTNTwistedNematic液晶として、液晶素子120を電圧無印加時において白状態となるノーマリーホワイトモードとしてもよい。この実施形態においても、入力表示データDainは、液晶パネル100における各画素の階調レベルを指定するデジタルデータであるが、画素で表現すべき階調レベルを十進値で最も明るい0から最も暗い255まで、1刻みで256階調を指定している。すなわち、本実施形態では、画素に対する印加電圧が大きく階調レベルが高い画素ほど明るさのレベルが低くなりつまり、暗くなり、反対に、画素に対する印加電圧が小さく階調レベルが低い画素ほど明るさのレベルが高くなるつまり、明るくなる。本実施形態では、横電界に起因してディスクリネーションが発生しうる隣り合う画素のうち、明るさのレベルが低い画素は、液晶素子120の印加電圧が閾値Vth1以下であり、階調レベルが閾値c1第1閾値以下の画素である。以下の説明において、この画素を暗画素第1画素といい、暗画素の階調レベルをaと総称することがある。一方、明るさのレベルが高い画素は、暗画素との液晶素子120の印加電圧の差が閾値Vth2以上であり、階調差Δcが閾値c2第2閾値以上となる画素である。以下の説明において、この画素を明画素第2画素といい、明画素の階調レベルをbと総称することがある。なお、本実施形態の電気光学装置1では、ノーマリーブラックモードかノーマリーホワイトモードであるかという点で、上述した第1実施形態と構成が相違する部分があるが、大部分において共通する。また、以下の説明で、上述した第1実施形態と同じ符号を付した構成要素は、上述した第1実施形態と同等に機能するから、以下では相違点を主に説明する。本実施形態においても、補正部25は、境界検出部22により検出された境界に接する暗画素及び明画素間の階調差Δc印加電圧の差を小さくするように、表示データDadを補正する。具体的には、補正部25は、表示データDadにおいて、暗画素の階調レベルaからΔREVaを減じた値を、補正後の階調レベルとする。また、補正部25は、表示データDadにおいて、明画素の階調レベルbにΔREVbを加算した値を、補正後の階調レベルとする。このように、補正部25は、暗画素の階調レベルを低くし、明画素の階調レベルを高くするように、表示データDadを補正するが、その際、暗画素の印加電圧の変化よりも明画素の印加電圧の変化を大きくする。すなわち、補正部25は、高電位側の暗画素の印加電圧の変化よりも、低電位側の明画素の印加電圧の変化を大きくして、補正対象の画素の明るさのレベルを変更する。なお、本実施形態では、明るさのレベルを高くする方向が印加電圧を小さくする方向であり、明るさのレベルを低くする方向が印加電圧を大きくする方向であるという点で、ノーマリーブラックモードの場合と相違する。以上のような補正部25の補正処理による作用について、図7に示すV-T特性を参照して説明する。以下の説明において、補正処理前において、暗画素の階調レベルaは図7に示すV-T特性の点P1の位置に対応し、明画素の階調レベルbは同V-T特性の点P2の位置に対応しているものとする。図7は、ノーマリーホワイトモードの液晶素子120における印加電圧と透過率との関係V-T特性を表すグラフである。図7a,bにおいて、それぞれ同一のV-T特性を示すが、従来の補正処理の説明では図7aを参照し、補正部25の補正処理の説明では図7bを参照する。図7a,bに示すV-T特性からも分かるように、一般的なTN液晶では、階調レベルが高い暗い側の勾配が小さく、反対に、階調レベルが低い明側の勾配が大きいという傾向を示す。よって、図7aに示すように、暗画素の印加電圧をΔVだけ小さくし、明画素の印加電圧を同じくΔVだけ大きくした場合、階調レベルが低い明側よりも、階調レベルが高い暗側において透過率が大きく変化する。この結果、上述した第1実施形態で説明した理由により、補正部25の補正処理による暗画素の明るさの変化が、明画素の明るさの変化よりも視認されやすい。一方で、階調レベルが低い明側では、液晶素子120の印加電圧の変化に対して透過率の変化が小さい。よって、本実施形態でも、補正部25は、暗画素の印加電圧の変化よりも明画素の印加電圧の変化を大きくするように、表示データDadに補正処理を施す。図7bに示すように、例えば、補正部25は、暗画素の印加電圧をΔV1ΔV1<ΔVだけ低くして、階調レベルをΔc1だけ低くしたa1とし、明画素の印加電圧をΔV1よりも大きいΔV2ΔV2>ΔVだけ高くして、階調レベルをΔc2だけ高くしたb1としても、明画素の明るさの変化は暗画素の明るさの変化に比べて、その変化の程度が小さい。ここでも、補正部25は、少なくともΔV1<ΔV2という関係を満たすように補正処理を施すが、明画素の明るさの変化を暗画素の明るさの変化よりも大きくするように、補正処理を施すようにしてもよい例えば、Δc1<Δc2という条件を満たす。補正部25による補正処理の具体例について説明する。図8は、補正部25の補正処理の一例を説明する図であり、ここでは、一方向に並ぶ6つの画素と各画素の印加電圧との対応関係を示すここでは、正極性書込である場合とする。。図8aは、補正処理を行わない場合つまり、補正処理前の場合の対応関係を表した図であり、図8bは、補正部25の補正処理後の対応関係を表した図である。図8aに示すように、ノーマリーホワイトモードであっても、入力表示データDainを補正しない構成とした場合、明画素の印加電圧は暗画素の印加電圧よりも高くなるが、その電位差が大きいので、液晶パネル100は横電界の影響を受けやすくなる。よって、この暗画素と明画素との境界部分付近にディスクリネーション発生領域が出現する。これに対し、補正部25が表示データDadに補正処理を施した後の表示データDaoutでは、図8bに示すように、明画素の印加電圧が補正処理前よりも高くなってVb1となり、暗画素の印加電圧が補正処理前よりも低くなってVa1となる。また、暗画素及び明画素の補正処理後の電位差はΔV3であり、図7b及び図8bに示すように、ΔV1電位差:小<ΔV3電位差:中<ΔV2電位差:大という関係を満たす。以上の補正処理によれば、上述した第1実施形態と同等の作用により、表示背反の発生とディスクリネーションの発生との双方を抑えることが可能である。これ以外にも、第2実施形態の電気光学装置1によれば、第1実施形態と同等の効果を奏する。[変形例]本発明は、上述した実施形態と異なる形態で実施することが可能である。本発明は、例えば、以下のような形態で実施することも可能である。また、以下に示す変形例は、各々を適宜に組み合わせてもよい。[変形例1]上述した各実施形態では、補正部25は境界検出部22により検出された境界に接する暗画素と明画素とが並ぶ方向に連続する2画素具体的には、暗画素と明画素を補正の対象としていたが、この明画素を含み、同方向に連続する3以上の画素を対象としてもよい。以下、ノーマリーブラックモードである場合の構成について詳細に説明する。図9は、本変形例の補正部25の補正処理を説明する図であり、ここでは、境界に接する暗画素から当該境界の反対側へ連続する2個の暗画素、及び、境界に接する明画素から当該境界の反対側へ連続する2個の明画素、という計4画素を補正対象としている。ここでも、補正部25は、暗画素の印加電圧の変化よりも明画素の印加電圧の変化を大きくして、各画素の明るさのレベルを変更する。また、補正部25は、暗画素及び明画素間の階調差Δc印加電圧の差を小さくし、且つ、当該暗画素から当該明画素の方向に向かって、明るさのレベルを次第に高くするように階調レベルを高くするように、表示データDadを補正する。このような補正処理によれば、隣り合う画素間の印加電圧の差を上述した各実施形態よりも更に小さくすることが可能になり、ディスクリネーションの発生をより確実に抑えることができる。また、補正部25は、境界に接する暗画素から明画素の方向に向かって、隣り合う画素暗側の画素との印加電圧の差を次第に大きくするように、表示データDadを補正する。図9の例では、ΔV11<ΔV12<ΔV13<ΔV14<ΔV15という関係を満たす。これにより、入力表示データDainの補正による隣り合う画素間の明るさの差をより目立たなくすることができる。本変形例のような3以上の画素を補正対象とする構成は、ノーマリーホワイトモードの場合も同様に実施可能である。また、補正対象とする画素は、例えば、1つの暗画素と2つの明画素という計3画素としてもよく、暗画素の補正画素数と明画素の補正画素数とが相違していてもよい。なお、3画素以上が補正対象となる場合において、暗画素の印加電圧の変化よりも明画素の印加電圧の変化が大きいということは、ある境界に基づいて補正対象となった暗画素における最大の印加電圧の変化よりも、当該境界に基づいて補正対象となった明画素における最小の印加電圧の変化の方が大きい、ということである。[変形例2]上述した各実施形態では、補正部25は境界検出部22により検出された境界に接する暗画素及び明画素の双方を補正対象としていたが、暗画素を補正対象とせず、明画素のみを補正対象としてもよい。以下、ノーマリーブラックモードの場合の構成について説明する。図10は、本変形例の補正部25の補正処理を説明する図であり、ここでは、境界に接する明画素から当該境界の反対側へ連続する2個の明画素を補正の対象としている。本変形例でも、補正部25は、暗画素の印加電圧の変化よりも明画素の印加電圧の変化を大きくするように、補正処理を施す。ただし、暗画素の印加電圧の変化はゼロであるので、明画素の表示データDadを暗くする方向に補正すれば、暗画素の印加電圧の変化よりも明画素の印加電圧の変化を大きくする、という条件を満たす。本変形例のような明画素のみを補正対象とする構成は、ノーマリーホワイトモードの場合であっても同様に実施可能である。本変形例の構成であっても、上述した各実施形態と同等の効果を奏する。また、補正対象とする明画素の画素数は3以上であってもよい。[変形例3]上述した各実施形態において、補正部25は、境界に接する暗画素から明画素の方向に向かって、隣り合う画素との印加電圧の差が次第に大きくなるように、補正対象の画素の表示データDadを補正していた。つまり、補正部25は、暗側から明側へと、電位差が次第に大きくなるように変化していたが、変形例1,2のように3以上の画素を補正対象とする場合には、電位差が例えば小→中→中→大となるという具合に、電位差が同じである部分が存在していてもよい。このように、補正部25は、隣り合う画素間の印加電圧の差が同一となる部分を含むように、補正処理を施してもよい。[変形例4]上述した各実施形態において、補正部25は、暗画素及び明画素間の階調差Δcつまり、印加電圧の差が大きいほど、印加電圧の変化を大きくするように表示データDadを補正していたが、階調差Δcに関わらずこの変化を一定としてもよい。この場合であっても、明画素の階調レベルの変化を暗画素の階調レベルの変化を大きくして、暗画素及び明画素間の階調差Δc印加電圧の差を小さくすれば、ディスクリネーションの発生と表示背反の発生との双方を抑制することができるからである。この構成であれば、表示制御回路20において、階調差算出部23及び補正パラメーター算出部24に相当する構成が不要である。また、階調差算出部23が階調差Δcを算出する構成に代えて、階調差の大小の指標となる情報を算出する構成としてもよい。[変形例5]上述した各実施形態において、表示データは、画素の階調レベルを指定するものとしたが、例えば、液晶素子120の印加電圧を直接的に指定するものとしてもよいし、画素の輝度を指定するものであってもよい。また、補正パラメーター算出部24は上述した各実施形態と異なる演算式を用いて補正パラメーターを算出してもよいし、演算式を用いて算出する構成に代えて、ルックアップテーブルを参照して補正パラメーターを特定してもよい。[変形例6]上述した各実施形態において、表示領域101における画素スイッチング素子と同じTFTとするのではなく、別体のICチップを左右両側に実装する構成としてもよい。また、本実施形態の液晶素子120を反射型ではなく透過型としてもよいし、透過型と反射型とを組み合わせた半透過半反射型としてもよい。図4,6,7に示すグラフの縦軸を透過率に読み替えることもできるので、表示制御回路20の表示制御により上述した各実施形態と同等の効果を奏する。また、R赤、G緑、B青の3画素で1ドットを構成して、カラー表示を行うとしてもよいし、さらに、別の色を追加し、これらの4色以上の画素で1ドットを構成してもよい。また、液晶パネル100が備える走査線112やデータ線114の数はあくまで一例である。[変形例7]図11は、本発明の電子機器の一実施形態に係るプロジェクターの構成を示す平面図である。次に、上述した各実施形態に係る電気光学装置を用いた電子機器の一例として、液晶パネル100をライトバルブとして用いた投射型表示装置プロジェクターについて説明する。図11に示すように、プロジェクター2100の内部には、ハロゲンランプ等の白色光源からなるランプユニット2102が設けられている。このランプユニット2102から射出された投射光は、内部に配置された3枚のミラー2106及び2枚のダイクロイックミラー2108によってR赤色、G緑色、B青色の3原色に分離されて、各原色に対応するライトバルブ100R、100G及び100Bにそれぞれ導かれる。なお、B色の光は、他のR色やG色と比較すると、光路が長いので、その損失を防ぐために、入射レンズ2122、リレーレンズ2123及び出射レンズ2124からなるリレーレンズ系2121を介して導かれる。このプロジェクター2100では、液晶パネル100を含む電気光学装置が、R色、G色、B色のそれぞれに対応して3組設けられる。ライトバルブ100R、100G及び100Bの構成は、上述した液晶パネル100と同様である。R色、G色、B色のそれぞれの原色成分の階調レベルを指定するに映像信号がそれぞれ外部上位回路から供給されて、ライトバルブ100R、100G及び100がそれぞれ駆動される構成となっている。ライトバルブ100R、100G、100Bによってそれぞれ変調された光は、ダイクロイックプリズム2112に3方向から入射する。そして、このダイクロイックプリズム2112において、R色及びB色の光は90度に屈折する一方、G色の光は直進する。したがって、各原色の画像が合成された後、スクリーン2120には、投射レンズ2114によってカラー画像が投射されることとなる。なお、ライトバルブ100R、100G及び100Bには、ダイクロイックミラー2108によって、R色、G色、B色のそれぞれに対応する光が入射するので、カラーフィルタを設ける必要はない。また、ライトバルブ100R、100Bの透過像は、ダイクロイックプリズム2112により反射した後に投射されるのに対し、ライトバルブ100Gの透過像はそのまま投射されるので、ライトバルブ100R、100Bによる水平走査方向は、ライトバルブ100Gによる水平走査方向と逆向きにして、左右を反転させた像を表示する構成となっている。電子機器としては、図11を参照して説明したプロジェクターの他にも、テレビジョンや、ビューファインダー型モニター直視型のビデオテープレコーダー、カーナビゲーション装置、ページャー、電子手帳、電卓、ワードプロセッサー、ワークステーション、テレビ電話、POS端末、デジタルスチルカメラ、携帯電話機、タッチパネルを備えた機器等などが挙げられる。そして、これらの各種の電子機器に対して、上記電気光学装置が適用可能なのは言うまでもない。"