"第一の半導体層、第一のゲート電極、第一のソース電極及び第一のドレイン電極を有するボトムゲート型薄膜トランジスタ、並びに、第二の半導体層、第二のゲート電極、第二のソース電極及び第二のドレイン電極を有するトップゲート型薄膜トランジスタを有する回路基板であって、該第一の半導体層と該第二の半導体層とは、同一材料で構成され、該第一のドレイン電極又は第一のソース電極と該第二のゲート電極とは、他の薄膜トランジスタを介在することなく接続され、かつ互いに同電位であることを特徴とする回路基板。前記第一のゲート電極と、前記第二のソース電極と、前記第二のドレイン電極とは、同一材料で構成されていることを特徴とする請求項1記載の回路基板。前記第一のゲート電極と、前記第二のソース電極と、前記第二のドレイン電極とは、同一層に配置されていることを特徴とする請求項1又は2記載の回路基板。前記第一の半導体層及び前記第二の半導体層の材料は、酸化物半導体であることを特徴とする請求項1~3のいずれかに記載の回路基板。前記回路基板は、信号バスラインと、該信号バスラインの一部から延伸され、前記第一のゲート電極と接続されたゲート引き出し配線と、該信号バスラインの他の一部から延伸され、前記第一のソース電極と接続されたソース引き出し配線とを有し、前記第一のゲート電極と該ゲート引き出し配線とは、同一材料で構成され、前記第一のソース電極と該ソース引き出し配線とは、同一材料で構成され、該信号バスラインと、該ゲート引き出し配線とは、それぞれ異なる材料で構成され、該信号バスラインの幅は、該ゲート引き出し配線の幅よりも大きく、該信号バスラインと該ゲート引き出し配線とは、該信号バスラインと重なる位置の絶縁膜を貫通するコンタクト部を介して接続されていることを特徴とする請求項1~4のいずれかに記載の回路基板。第三の半導体層、第三のゲート電極、第三のソース電極及び第三のドレイン電極を有するトップゲート型薄膜トランジスタ、並びに、第四の半導体層、第四のゲート電極、第四のソース電極及び第四のドレイン電極を有するボトムゲート型薄膜トランジスタを有する回路基板であって、該第三の半導体層と該第四の半導体層とは、同一材料で構成され、該第三のドレイン電極又は第三のソース電極と該第四のゲート電極とは、他の薄膜トランジスタを介在することなく接続され、かつ互いに同電位であることを特徴とする回路基板。前記第三のゲート電極と、前記第四のソース電極と、前記第四のドレイン電極とは、同一材料で構成されていることを特徴とする請求項6記載の回路基板。前記第三のゲート電極と、前記第四のソース電極と、前記第四のドレイン電極とは、同一層に配置されていることを特徴とする請求項6又は7記載の回路基板。前記第三の半導体層及び前記第四の半導体層の材料は、酸化物半導体であることを特徴とする請求項6~8のいずれかに記載の回路基板。前記回路基板は、信号バスラインと、該信号バスラインの一部から延伸され、前記第三のゲート電極と接続されたゲート引き出し配線と、該信号バスラインの他の一部から延伸され、前記第三のソース電極と接続されたソース引き出し配線とを有し、前記第三のゲート電極と該ゲート引き出し配線とは、同一材料で構成され、前記第三のソース電極と該ソース引き出し配線とは、同一材料で構成され、該信号バスラインと、該ゲート引き出し配線とは、それぞれ異なる材料で構成され、該信号バスラインの幅は、該ゲート引き出し配線の幅よりも大きく、該信号バスラインと該ゲート引き出し配線とは、該信号バスラインと重なる位置の絶縁膜を貫通するコンタクト部を介して接続されていることを特徴とする請求項6~9のいずれかに記載の回路基板。請求項1~10のいずれかに記載の回路基板を備えることを特徴とする表示装置。本発明者らは、ゲートモノリシック型の表示装置を作製するに当たり、駆動回路部の面積を減らし、狭額縁化を行うための工夫について種々検討を行っていた。図18は、一般的な表示装置の駆動回路の一部を示す回路図である。図18に示すように、表示装置の駆動回路では、回路内の一部に上流側のTFT101のドレイン電極を下流側102のTFTのゲート電極に接続させる部位を設けることがある。このような回路においては、各TFTは、以下のような配置構成となる。図19は、一般的な表示装置の駆動回路のTFTの構成の一部を示す平面模式図であり、図20は、一般的な表示装置の駆動回路のTFTの構成の一部を示す断面模式図である。図19に示すように、櫛型のソース電極125及びドレイン電極126を用いる場合には、上記ソース電極125と上記ドレイン電極126とは、互いの櫛歯が一定間隔を空けてかみ合わさった構成をとり、これらの櫛歯全体と重畳するように、ゲート電極121が配置される。ゲート電極121と、ソース電極125及びドレイン電極126との間には、ゲート絶縁膜及び半導体層123が配置され、ゲート電極121に信号が供給されるタイミングで、ソース電極125に供給された信号が半導体層123を介してドレイン電極126へと供給される。図20に示すように、上流側のTFT101及び下流側のTFT102はいずれも、ゲート電極121、ゲート絶縁膜122、半導体層123、層間絶縁膜124、ソース電極125及びドレイン電極126、並びに、層間絶縁膜127が積層されて構成されている。上流側のTFT101と下流側のTFT102との間には、ゲートとソース及びドレインとのつなぎ替えを行う領域を設ける必要があり、上流側のTFT101と下流側のTFT102との間には、上流側のTFT101のドレイン電極126と、下流側のTFT102のゲート電極121とを接続するためのコンタクト部105が設けられている。層間絶縁膜124、及び、層間絶縁膜127内に、コンタクトホールを形成し、露出したゲート電極121、層間絶縁膜124、ドレイン電極126、層間絶縁膜127の表面を覆うように透明導電膜155を配置することで、コンタクト部105は形成される。しかしながら、このようなコンタクト部を設けることは、表示装置の狭額縁化の観点からは好ましくない。コンタクト部は、第一のTFT及び第二のTFTと並列に別個形成する必要がある上に、フォトリソグラフィーのアライメント精度、導通用のコンタクトホールの仕上がりのばらつき、電極間のコンタクト抵抗の低減等を考慮すると、余分に大きな面積を確保する必要がある。そのため、表示装置の狭額縁化を図るという観点からは、このような配置構成には未だ改善の余地があった。本発明は、上記現状に鑑みてなされたものであり、回路面積が縮小化された回路基板、及び、その回路基板を備え、狭額縁化がなされた表示装置を提供することを目的とするものである。本発明者らは、回路面積の縮小に効果的なTFTの構成について種々検討したところ、異なるTFTのドレイン電極又はソース電極とゲート電極とを互いに接続するためのコンタクト部に着目した。そして、本発明者らは、回路構成において各TFTをボトムゲート型又はトップゲート型のいずれかに統一させていたために、新たにコンタクト部を設ける必要があったことを見いだすとともに、互いに構造が逆のボトムゲート型のTFTとトップゲート型のTFTとの2つを用いてこれらを接続し、かつ互いに同一の材料で構成された半導体層を用いることで、ゲート電極とドレイン電極又はソース電極とのつなぎ替えを行うためのコンタクト部を設けなくても、互いにほぼ同じ特性をもつ各TFTのゲート電極とドレイン電極又はソース電極とを接続することができることを見いだした。こうして本発明者らは、上記課題をみごとに解決することができることに想到し、本発明に到達したものである。すなわち、本発明は、第一の半導体層、第一のゲート電極、第一のソース電極及び第一のドレイン電極を有するボトムゲート型薄膜トランジスタ、並びに、第二の半導体層、第二のゲート電極、第二のソース電極及び第二のドレイン電極を有するトップゲート型薄膜トランジスタを有する回路基板であって、上記第一の半導体層と上記第二の半導体層とは、同一材料で構成され、上記第一のドレイン電極又は第一のソース電極と上記第二のゲート電極とは、他の薄膜トランジスタを介在することなく接続され、かつ互いに同電位である回路基板以下、本発明の第一の回路基板ともいう。である。また、本発明は、第三の半導体層、第三のゲート電極、第三のソース電極及び第三のドレイン電極を有するトップゲート型薄膜トランジスタ、並びに、第四の半導体層、第四のゲート電極、第四のソース電極及び第四のドレイン電極を有するボトムゲート型薄膜トランジスタを有する回路基板であって、上記第三の半導体層と上記第四の半導体層とは、同一材料で構成され、上記第三のドレイン電極又は第三のソース電極と上記第四のゲート電極とは、他の薄膜トランジスタを介在することなく接続され、かつ互いに同電位である回路基板以下、本発明の第二の回路基板ともいう。でもある。本発明の第一及び第二の回路基板の構成としては、このような構成要素を必須として形成されるものである限り、その他の構成要素により特に限定されるものではない。また、本発明の第一の回路基板の構成を有する薄膜トランジスタの組み合わせと、本発明の第二の回路基板の構成を有する薄膜トランジスタの組み合わせとの両方を、一つの回路基板内に形成してもよい。本発明の第一の回路基板は、第一の半導体層、第一のゲート電極、第一のソース電極及び第一のドレイン電極を有するボトムゲート型薄膜トランジスタ、並びに、第二の半導体層、第二のゲート電極、第二のソース電極及び第二のドレイン電極を有するトップゲート型薄膜トランジスタを有する。また、本発明の第二の回路基板は、第三の半導体層、第三のゲート電極、第三のソース電極及び第三のドレイン電極を有するトップゲート型薄膜トランジスタ、並びに、第四の半導体層、第四のゲート電極、第四のソース電極及び第四のドレイン電極を有するボトムゲート型薄膜トランジスタを有する。本明細書において、ボトムゲート型薄膜トランジスタTFTとは、ゲート電極が、ソース電極及びドレイン電極のいずれよりも下層に位置するものをいい、トップゲート型薄膜トランジスタTFTとは、ゲート電極が、ソース電極及びドレイン電極のいずれよりも上層に位置するものをいう。上記第一の半導体層と上記第二の半導体層とは、同一材料で構成されている。また、上記第三の半導体層と上記第四の半導体層とは、同一材料で構成されている。TFTの特性は半導体層の特性によってほぼ決まるため、ボトムゲート型TFT及びトップゲート型TFTの半導体層の材料をそれぞれ同じとすることで、ボトムゲート型及びトップゲート型の区別なく、ほぼ同一の特性をもつTFTを得ることができ、良好な回路が得られる。本発明の第一の回路基板において、上記第一のドレイン電極又は第一のソース電極と上記第二のゲート電極とは、他の薄膜トランジスタを介在することなく接続され、かつ互いに同電位である。すなわち、本発明の第一の回路基板においては、ボトムゲート型TFTのドレイン電極又はソース電極とトップゲート型TFTのゲート電極とが直接つながっており、ボトムゲート型TFTのドレイン電極又はソース電極にある電圧が印加されたときには、トップゲート型TFTのゲート電極にも、同じ電圧が印加されることになる。すなわち、ボトムゲート型TFTのドレイン電極又はソース電極とトップゲート型TFTのゲート電極とは、電気的には同一部材である。本発明の第二の回路基板において、上記第三のドレイン電極又は第三のソース電極と上記第四のゲート電極とは、他の薄膜トランジスタを介在することなく接続され、かつ互いに同電位である。すなわち、本発明の第二の回路基板においては、トップゲート型TFTのドレイン電極又はソース電極とボトムゲート型TFTのゲート電極とが直接つながっており、トップゲート型TFTのドレイン電極又はソース電極にある電圧が印加されたときには、ボトムゲート型TFTのゲート電極にも、同じ電圧が印加されることになる。すなわち、トップゲート型TFTのドレイン電極又はソース電極とボトムゲート型TFTのゲート電極とは、電気的には同一部材である。本発明の第一及び第二の回路基板によれば、ボトムゲート型TFTとトップゲート型TFTとの組み合わせにより回路の一部が構成されているので、余分なコンタクト部を設ける必要がなく、例えば表示装置に適用した際に狭額縁化が可能となる。本発明の第一及び第二の回路基板における好ましい形態について以下に詳しく説明する。本発明の第一の回路基板において、上記第一のゲート電極と、上記第二のソース電極と、上記第二のドレイン電極とは、同一材料で構成されていることが好ましい。また、上記第一のゲート電極と、上記第二のソース電極と、上記第二のドレイン電極とは、同一層に配置されていることが好ましい。これらの電極を同一材料で構成又は同一層に配置することで、製造工程が効率化される。本発明の第二の回路基板において、上記第三のゲート電極と、上記第四のソース電極と、上記第四のドレイン電極とは、同一材料で構成されていることが好ましい。また、上記第三のゲート電極と、上記第四のソース電極と、上記第四のドレイン電極とは、同一層に配置されていることが好ましい。これらの電極を同一材料で構成又は同一層に配置することで、製造工程が効率化される。本発明の第一の回路基板において、上記第一の半導体層及び上記第二の半導体層の材料は、酸化物半導体であることが好ましい。また、本発明の第二の回路基板において、上記第三の半導体層及び上記第四の半導体層の材料は、酸化物半導体であることが好ましい。上記酸化物半導体としては、Gaガリウム、Inインジウム、Zn亜鉛及びO酸素を構成原子として含むものが好ましい。これにより、優れた電気特性及びプロセス耐性を有するTFTを容易に実現することができる。したがって、酸化物半導体を用いることで少ないチャネル幅でも充分な導電特性が得られるので、薄膜トランジスタのサイズを小さく設定することができ、回路面積を減らすことができる。酸化物半導体の組成は、オージェ電子分光法AES:AugerElectronSpectroscopy、X線光電子分光法XPS:XrayPhotoelectronSpectroscopy等で確認できる。本発明の第一の回路基板は、信号バスラインと、上記信号バスラインの一部から延伸され、上記第一のゲート電極と接続されたゲート引き出し配線と、上記信号バスラインの他の一部から延伸され、上記第一のソース電極と接続されたソース引き出し配線とを有し、上記第一のゲート電極と上記ゲート引き出し配線とは、同一材料で構成され、上記第一のソース電極と上記ソース引き出し配線とは、同一材料で構成され、上記信号バスラインと、上記ゲート引き出し配線とは、それぞれ異なる材料で構成され、上記信号バスラインの幅は、上記ゲート引き出し配線の幅よりも大きく、上記信号バスラインと上記ゲート引き出し配線とは、上記信号バスラインと重なる位置の絶縁膜を貫通するコンタクト部を介して接続されていることが好ましい。本発明の第二の回路基板は、信号バスラインと、上記信号バスラインの一部から延伸され、上記第三のゲート電極と接続されたゲート引き出し配線と、上記信号バスラインの他の一部から延伸され、上記第三のソース電極と接続されたソース引き出し配線とを有し、上記第三のゲート電極と上記ゲート引き出し配線とは、同一材料で構成され、上記第三のソース電極と上記ソース引き出し配線とは、同一材料で構成され、上記信号バスラインと、上記ゲート引き出し配線とは、それぞれ異なる材料で構成され、上記信号バスラインの幅は、上記ゲート引き出し配線の幅よりも大きく、上記信号バスラインと上記ゲート引き出し配線とは、上記信号バスラインと重なる位置の絶縁膜を貫通するコンタクト部を介して接続されていることが好ましい。これらの形態は、バスラインの太さが回路内配線よりも太く形成される点に着目したものであり、ゲート引き出し配線と信号バスラインとの間の導通点を信号バスラインと重なる位置に形成することで、回路内にコンタクト部を形成しなくて済むので、回路面積を縮小することができる。本発明はまた、上記本発明の第一及び第二の回路基板の少なくとも一方を備える表示装置でもある。本発明の第一及び第二の回路基板によれば、回路面積を縮小形成することができるので、額縁面積の狭い表示装置を得ることができる。本発明の回路基板では、ボトムゲート型TFTとトップゲート型TFTとの組み合わせにより回路の一部が構成されているので、余分なコンタクト部を設ける必要がなく、回路面積を削減することができ、表示装置に適用した際に狭額縁化が可能となる。以下に実施形態を掲げ、本発明について図面を参照して更に詳細に説明するが、本発明はこれらの実施形態のみに限定されるものではない。実施形態1図1は、実施形態1の回路基板のボトムゲート型TFTとトップゲート型TFTとの接続部分を示す平面模式図である。一方、図2は、比較例1の回路基板の2つのボトムゲート型TFTの接続部分を示す平面模式図である。図1に示すように、実施形態1の回路基板は、上流側に配置されたボトムゲート型TFT1と、下流側に配置されたトップゲート型TFT2とを有する。ボトムゲート型TFT1とトップゲート型TFT2とは互いに接続されており、ボトムゲート型TFT1のドレイン電極第一のドレイン電極26と、トップゲート型TFT2のゲート電極第二のゲート電極35とが直接つながっているため、これらの電極は、同電位である。ボトムゲート型TFT1とトップゲート型TFT2との間に、他のTFTは介在していない。すなわち、実施形態1の回路基板は、本発明の第一の回路基板に相当する。ボトムゲート型TFT1は、半導体層第一の半導体層23、ゲート電極第一のゲート電極21、ソース電極第一のソース電極25、及び、ドレイン電極第一のドレイン電極26を有する。図1に示すように、ボトムゲート型TFT1において、ソース電極25及びドレイン電極26は、いずれも櫛型構造を有し、互いの櫛歯が一定間隔を空けてかみあわさって配置されている。ソース電極25とドレイン電極26との間には、半導体層23が配置されており、ゲート電極21に対して走査信号が供給されるタイミングで、ソース電極25とドレイン電極26とは導通する。トップゲート型TFT2は、半導体層第二の半導体層33、ゲート電極第二のゲート電極35、ソース電極第二のソース電極31、及び、ドレイン電極第二のドレイン電極32を有する。トップゲート型TFT2においても、ソース電極31及びドレイン電極32は、いずれも櫛型構造を有し、互いの櫛歯が一定間隔を空けてかみあわさって配置されている。ソース電極31とドレイン電極32との間には、半導体層33が配置されており、ゲート電極35に対して走査信号が供給されるタイミングで、ソース電極31とドレイン電極32とは導通する。実施形態1においては、ボトムゲート型TFT1とトップゲート型TFT2との間にドレインとゲートをつなぎかえるコンタクト部を設けることなく、ボトムゲート型TFT1のドレイン電極26に供給された信号を、トップゲート型TFT2における走査信号としてトップゲート型TFT2のゲート電極35に供給することができる。一方、図2に示すように、比較例1の回路基板は、上流側に配置されたボトムゲート型TFT101と、下流側に配置されたボトムゲート型TFT102とを有する。ボトムゲート型TFT101とボトムゲート型TFT102との間にはコンタクト部105が配置されており、コンタクト部105を介して、ボトムゲート型TFT101とボトムゲート型TFT102とが互いに接続されている。コンタクト部105は、ボトムゲート型TFT101のドレイン電極126と、ボトムゲート型TFT102のゲート電極135とを異なる層につなぎかえるために設けられた構成であり、ボトムゲート型TFT101のドレイン電極126と、ボトムゲート型TFT102のゲート電極135とは同電位であるが、そのためにはコンタクト部105の形成が必須となる。図3は、比較例1の回路基板のコンタクト部を示す断面模式図である。第二の絶縁膜124及び第三の絶縁膜127には、これらを貫通するコンタクトホールが形成されており、露出したゲート電極151、第二の絶縁膜124、ドレイン電極126、第三の絶縁膜127の表面を覆うように、画素電極で用いられる透明電極膜155が形成されている。なお、比較例1の構成は、トップゲート型TFTが二つ組み合わせて用いられる場合も同様にコンタクト部の形成が必須となる。図1と図2とを比較してわかるように、比較例1の回路基板においては、いずれもがボトムゲート型である二つのTFTによって回路の一部が構成されているため、各TFT間に、ドレインとゲートの入れ替えを行うためのコンタクト部を設ける必要があり、一定範囲のスペースを確保する必要がある。これに対し、実施形態1の回路基板においては、互いに構造が逆であるボトムゲート型TFTとトップゲート型TFTとで、回路の一部が構成されているので、コンタクト部を新たに設ける必要がなく、回路面積の縮小が可能となる。具体的には、図1における点線で囲った領域が空きスペースとなり、この領域に他の部材を移動配置することができるので、全体として回路面積が縮小化される。なお、実施形態1の回路基板の回路図は、図18に示される回路図と同様である。図4は、実施形態1の回路基板の断面模式図である。図4に示すように、実施形態1の回路基板は、ガラス基板12を母体として有し、ボトムゲート型TFT1及びトップゲート型TFT2は、それぞれガラス基板12上に配置されている。ガラス基板12は、表面が絶縁性を有する限り、他の材料を代替して用いることができる。実施形態1においてボトムゲート型TFT1は、ガラス基板側12から、ゲート電極21、ゲート絶縁膜第一の絶縁膜22、半導体層23、第二の絶縁膜24、並びに、ソース電極25及びドレイン電極26をこの順に積層して有している。また、実施形態1においてトップゲート型TFT2は、ガラス基板12側から、ソース電極31及びドレイン電極32、半導体層33、ゲート絶縁膜第四の絶縁膜34、並びに、ゲート電極35をこの順に積層して有している。ボトムゲート型TFT1とトップゲート型TFT2とを作製する方法について、以下、詳述する。まず、ガラス基板12上に、膜厚200~600nmの導電膜をスパッタ法により形成した後、フォトリソ工程により所望の形状にパターニングすることによって、ボトムゲート型TFT1のゲート電極21、トップゲート型TFT2のソース電極31、及び、トップゲート型TFT2のドレイン電極32を形成する。各電極の材料としては、タンタルTa、タングステンW、チタンTi、モリブデンMo等の高融点金属、又は、これら高融点金属を主成分とする合金若しくは化合物が好適である。また、高融点金属を主成分とする化合物としては、窒化物が好適である。これにより、同一層に配置され、かつ同一の材料で構成されたボトムゲート型TFT1のゲート電極21、トップゲート型TFT2のソース電極31、及び、トップゲート型TFT2のドレイン電極32を、まとめて作製することができる。次に、ボトムゲート型TFT1のゲート電極上21に、ボトムゲート型TFT1用のゲート絶縁膜22を形成する。ゲート絶縁膜22は、シリコンを含む絶縁材料例えば、SiO2、SiN、SiNOを用いたプラズマCVD法又はスパッタ法によって膜厚30~100nmの絶縁膜を形成した後、フォトリソグラフィー法により所望の形状にパターニングすることによって形成することができる。次に、ボトムゲート型TFT1のゲート絶縁膜22上、並びに、トップゲート型TFT2のソース電極31上及びドレイン電極32上に、半導体層23、33を形成する。半導体層23、33の材料としては、非晶質シリコンアモルファスシリコン、微結晶シリコン、多結晶シリコンポリシリコン、単結晶シリコン等のシリコン系材料を用いてもよいが、好ましくは、In、Ga、Zn及びOを含んだ酸化物半導体IGZOである。酸化物半導体を用いる場合、まず、スパッタ法を用いて膜厚10~300nmの酸化物半導体の材料を堆積させ、膜を形成した後、フォトリソグラフィー法を用いて所望の形状にパターニングすることにより、形成することができる。これにより、同一層に配置され、かつ同一の材料で構成されたボトムゲート型TFT1の半導体層23と、トップゲート型TFT2の半導体層33とを、まとめて作製することができる。なお、酸化物半導体は、不純物例えば、Nのドーピングを行うタイプの半導体材料に比べて優れた導電特性を有しているため、各TFTのチャネル幅を一般的なサイズよりも小さく設計してもよく、回路面積を減らすことが可能となる。次に、ボトムゲート型TFT1用の第二の絶縁膜24と、トップゲート型TFT2用のゲート絶縁膜34とを形成する。まず、膜厚30~100nmの絶縁膜を全面に形成した後、フォトリソグラフィー法により、ボトムゲート型TFT1のソース電極25及びドレイン電極26が半導体層23と導通される部分が開口するようにパターニングを行う。次に、膜厚200~600nmの導電膜をスパッタ法により形成した後、フォトリソ工程により所望の形状にパターニングすることによって、ボトムゲート型TFT1のソース電極25、ボトムゲート型TFT1のドレイン電極26、及び、トップゲート型TFT2のゲート電極35を形成する。各電極の材料としては、タンタルTa、タングステンW、チタンTi、モリブデンMo等の高融点金属、又は、これら高融点金属を主成分とする合金若しくは化合物が好適である。また、高融点金属を主成分とする化合物としては、窒化物が好適である。これにより、同一層に配置され、かつ同一の材料で構成されたボトムゲート型TFT1のソース電極25、ボトムゲート型TFT1のドレイン電極26、及び、トップゲート型TFT2のゲート電極35を、まとめて作製することができる。実施形態1の回路基板の構成について、以下により詳しく説明する。実施形態1において回路基板は、複数個の単位回路が多段接続された回路を有している。図5は、実施形態1の回路基板の単位回路の回路図であり、シフトレジスタを構成している。各単位回路は、入力端子INa及びINbと、クロック端子CK及びCKBと、電源端子VSSと、クリア端子CLRと、出力端子OUTとを有する。図5に示すように、各単位回路は、TFT11a~11jと、容量部41とを含んでいる。TFT11aのドレインはクロック端子CKに接続され、ソースは出力端子OUTに接続される。TFT11bのドレインとゲートは入力端子INaに接続され、ソースはTFT11aのゲートに接続される。TFT11aのゲート及びソース間には、容量部41が設けられる。TFT11cのドレインは出力端子OUTに接続され、TFT11dのドレインはTFT11aのゲートに接続される。TFT11c及び11dのゲートは入力端子INbに接続され、ソースは電源端子VSSに接続される。TFT11eのドレインは出力端子OUTに接続され、ゲートはクロック端子CKBに接続され、ソースは電源端子VSSに接続される。TFT11fのドレインはTFT11aのゲートに接続され、ゲートはクリア端子に接続され、ソースは電源端子VSSに接続される。TFT11gのドレインはTFT11aのゲートに接続され、ソースは電源端子VSSに接続される。TFT11gのゲートには、TFT11hのソースと、TFT11i及び11jのドレインとが接続される。TFT11hのドレインとゲートは、クロック端子CKBに接続される。TFT11iのゲートはTFT11aのゲートに接続され、ソースは電源端子VSSに接続される。TFT11jのゲートはクロック端子CKに接続され、ソースは電源端子VSSに接続される。TFT11aは、クロック端子CKと出力端子OUTとの間に設けられ、ゲート電位に応じてクロック信号を通過させるか否かを切り替える出力トランジスタ伝送ゲートとして機能する。また、TFT11aのゲートは、出力端子OUT側の導通端子ソースと容量結合されている。このため、後述するように、TFT11aがオン状態で、クロック信号CKがハイレベルとなる期間では、TFT11aのゲート電位はクロック信号CKのハイレベル電位よりも高くなる。以下、TFT11aのゲートが接続されたノードをnetAという。図6は、実施形態1の回路基板の各信号のタイミングチャートである。図6には、奇数段目の単位回路の入出力信号及びノードnetAの電圧変化が図示されている。奇数段目の単位回路には、クロック端子CKからクロック信号CK1が入力され、クロック端子CKBからクロック信号CK2が入力される。クロック信号CK1は、電位がハイレベルの期間の長さが1/2周期よりもやや短いクロック信号である。クロック信号CK2は、クロック信号CK1を1/2周期だけ遅延させた信号である。すなわち、クロック信号CK1とクロック信号CK2とは、電位がハイレベルの期間が互いに重ならない位相関係を有している。なお、以下の説明では、特に断りのない限り、ハイレベル電位をVGH、ローレベル電位をVGLとする。また、電源端子VSSは、ローレベル電位VGLに等しいものとする。更に、回路のある端子経由で入力又は出力される信号を当該端子と同じ名称で呼ぶ。例えば、クロック端子CK経由で入力される信号をクロック信号CKという。nとmは2以上の整数、iは1以上n以下の整数、jは1以上m以下の整数とする。スタートパルスSPは、シフト動作の開始前に、クロック信号CK1の電位がハイレベルの期間と同じ長さの時間だけハイレベルになる。エンドパルスシフト動作の終了後に、クロック信号CK1の電位がハイレベルの期間と同じ長さの時間だけハイレベルになる。時刻t1において、入力信号INa前段の単位回路の出力信号がローレベルからハイレベルに変化すると、ダイオード接続されたTFT11bを介してノードnetAの電位もハイレベルに変化し、TFT11aはオン状態になる。時刻t2において、入力信号INaがローレベルに変化すると、TFT11bはオフ状態になり、ノードnetAはフローティング状態になるが、TFT11aはオン状態を保つ。時刻t3において、クロック信号CKクロック信号CK1がローレベルからハイレベルに変化すると、ブートストラップ効果によってノードnetAの電位はクロック信号の振幅Vck=VGH-VGLの2倍程度まで上昇する。TFT11aのゲート電位が充分に高いので、クロック信号CKはTFT11aを電圧降下することなく通過する。クロック信号CKがハイレベルになる時刻t3から時刻t4までの間、ノードnetAの電位はVckの2倍程度になり、出力信号OUTはハイレベルになる。時刻t4において、ノードnetAの電位はハイレベルになり、出力信号OUTはローレベルになる。時刻t5において、入力信号INb後段の単位回路の出力信号がローレベルからハイレベルに変化すると、TFT11c及び11dはオン状態になる。TFT11cがオン状態である間、出力端子OUTにはローレベル電位が印加される。また、TFT11dがオン状態になると、ノードnetAの電位はローレベルに変化し、TFT11aはオフ状態になる。時刻t6において、入力信号INbがローレベルに変化すると、TFT11c及び11dはオフ状態になる。このとき、ノードnetAはフローティング状態になるが、TFT11aはオフ状態を保つ。入力信号INaが次のハイレベルになるまで、理想的には、TFT11aはオフ状態を保ち、出力信号OUTはローレベルを保つ。TFT11eは、クロック信号CKBクロック信号CK2がハイレベルの時にオン状態になる。このため、クロック信号CKBがハイレベルになるたびに、出力端子OUTにはローレベル電位が印加される。このようにTFT11eは、出力端子OUTを繰り返しローレベルに設定し、出力信号OUTを安定させる機能を有する。TFT11fは、クリア信号CLRクリアパルスCPがハイレベルの時にオン状態になる。このとき、ノードnetAにはローレベル電位が印加される。このようにTFT11fは、ノードnetAの電位をローレベルに初期化する機能を有する。TFT11hは、クロック信号CKBクロック信号CK2がハイレベルの時にオン状態になる。このとき、ノードnetBには、クロック信号CKBのハイレベル電位が印加される。TFT11iは、ノードnetAの電位がVck以上のときにオン状態になる。このとき、ノードnetBにはローレベル電位が印加される。TFT11jは、クロック信号CKクロック信号CK1がハイレベルのときにオン状態になる。このとき、ノードnetBにはローレベル電位が印加される。このため、ノードnetBの電位は、クロック信号CKがローレベル、クロック信号CKBがハイレベル、かつ、ノードnetAの電位がローレベルのときにはハイレベルになり、それ以外のときにはローレベルになる。TFT11gは、ノードnetBの電位がハイレベルの時にはオン状態になる。このとき、ノードnetAには、ローレベル電位が印加される。このようにTFT11g~11jは、ノードnetAの電位に印加されるローレベル電位を維持する機能を有する。以上のように、TFT11c及び11eは、出力信号OUTの出力時以外の時に、出力端子OUTにローレベル電圧を印加するために機能するTFTLow引き用のTFTである。他方、TFT11d、11f~11h及び11jは、TFT11a出力TFTをオン状態にするための期間以外に、TFT11aのゲートに接続されたノードnetAにローレベル電圧を印加するために機能するTFTLow引き用のTFTである。また、TFT11iは、入力信号INaが入力された時にオン状態となり、ノードnetBにローレベル電圧を印加するために機能するTFTである。それによってその期間中はTFT11gがオン状態にならず、ノードnetAに入力信号INaを印加することができる。このように、TFT11iは、TFT11a出力TFTをオン状態にするための期間に、TFT11gのゲートに接続されたノードnetBにローレベル電圧を印加するために機能するTFTLow引き用のTFTである。図7は、実施形態1の回路基板の一部を示す平面模式図である。図8は、比較例1の回路基板の一部を示す平面模式図である。実施形態1の回路基板と比較例1の回路基板とは、回路としては同じものであるが、実際の構成がそれぞれ異なっている。図7に示す各TFT11b,11c,11d,11f,11g,11h,11i,11jは、図5における各TFT11b,11c,11d,11f,11g,11h,11i,11jにそれぞれ相当する。各TFTは、引き出し配線を介して互いに接続されており、必要に応じてコンタクト部が形成されている。実施形態1において、TFT11b,11c,11d,11f,11gがボトムゲート型TFTであり、TFT11h,11i,11jがトップゲート型TFTである。また、TFT11b,11c,11d,11i,11jがソース電極及びドレイン電極が櫛型構造をもつTFTであり、TFT11f,11hがソース電極及びドレイン電極が櫛型構造をもたないTFTである。一方、比較例1においては、TFT11b,11c,11d,11f,11g,11h,11i,11jの全てがボトムゲート型TFTである。図7に示すように、実施形態1の回路基板においては、ボトムゲート型TFTとトップゲート型TFTとの組み合わせによって回路の一部が構成されていることから、コンタクト部を形成しなくても各TFTの接続が可能であり、回路面積の削減が可能となる。一方、図8に示すように、比較例1の回路基板においては、2つのボトムゲート型TFTの組み合わせによって回路の一部が構成されていることから、コンタクト部を形成しなければならない箇所がある。図7において、点線で示したコンタクト部は、実施形態1において不要となったコンタクト部を示しており、具体的には、実施形態1によれば、TFT11bとTFT11iとの間の接続のためのコンタクト部、TFT11hとTFT11gとの間の接続のためのコンタクト部を削減することができる。図7と図8とを比較して分かるように、実施形態1の回路基板によれば、大幅に回路面積を減らすことが可能となる。なお、実施形態1においても、例えば配線の重なりを解消するために、必要に応じてコンタクト部を形成することは可能である。図9は、実施形態1の回路基板をアクティブマトリクス型の液晶表示装置に適用したときのブロック図である。図9に示すように、実施形態1の液晶表示装置は、画素部62、表示制御回路63、ゲートドライバ64及びソースドライバ65を備えている。実施形態1においては、本発明のボトムゲート型TFTとトップゲート型TFTとの組み合わせがシフトレジスタ61の一部を構成しており、ゲートドライバ64に採用されている。画素部62及びゲートドライバ64はガラス基板等の透明な絶縁基板上に形成され、ソースドライバ65はフレキシブルプリント基板に形成され、表示制御回路63はコントロール基板に形成されている。このように、ゲートドライバ64は一つの基板上に画素部62とモノリシックに作り込まれている。ゲートモノリシック、ゲートドライバレス、パネル内蔵ゲートドライバ、ゲートインパネル等と称されるゲートドライバは全てゲートドライバ64に含まれ得る。画素部62は、n本の走査信号線G1~Gnと、m本のデータ信号線S1~Smと、m×n個の画素回路Pijとを含んでいる。走査信号線G1~Gnは互いに平行に配置され、データ信号線S1~Smは走査信号線G1~Gnと直交するように互いに平行に配置される。走査信号線Giとデータ信号線Sjの交点近傍には、画素回路Pijが設けられる。そして、このようなm×n個の画素回路Pijは、行方向にm個ずつ、列方向にn個ずつ、2次元状マトリクス状に設けられる。走査信号線Giはi行面に設けられた画素回路Pijに共通して接続され、データ信号線Sjはj列目に設けられた画素回路Pijに共通して接続される。また、画素回路Pijにはそれぞれ、スイッチング素子として、画素用TFTが配置され、画素用TFTのゲート電極は走査信号線Giに接続され、該TFTのソース電極はデータ信号線Sjに接続され、画素用TFTのドレイン電極は画素電極に接続されている。実施形態1の液晶表示装置の表示制御回路63に対しては、水平同期信号HSYNC、垂直同期信号VSYNC等の制御信号と、表示データDTとが供給される。表示制御回路63は、これらの信号に基づき、ゲートドライバ64に対してクロック信号CK1及びCK2と、スタートパルスSPとを出力し、ソースドライバ65に対して制御信号SCと表示データDTとを出力する。ゲートドライバ64は、n段のシフトレジスタ61で構成されている。シフトレジスタ61は、クロック信号CK1及びCK2に基づき、出力信号SROUT1~SROUTnを1つずつ順にハイレベル選択状態を示すに制御する。出力信号SROUT1~SROUTnは、それぞれ、走査信号線G1~Gnに与えられる。これにより、走査信号線G1~Gnが1本ずつ順に選択され、1行分の画素回路Pijが一括して選択される。ソースドライバ65は、制御信号SCと表示データDTに基づき、データ信号線S1~Smに対して表示データDTに応じた電圧を印加する。これにより、選択された1行分の画素回路Pijに表示データDTに応じた電圧が書き込まれる。このようにして、液晶表示装置100は画像を表示する。実施形態1の液晶表示装置においては、駆動回路内においてコンタクト部を余分に形成する必要がないので、狭額縁化が可能となる。実施形態2実施形態2の回路基板は、ボトムゲート型のTFTとトップゲート型のTFTとの接続順が実施形態1と逆である点以外は、実施形態1と同様である。すなわち、実施形態2においては、トップゲート型のTFTとボトムゲート型のTFTとがこの順に接続された部位がある。トップゲート型TFTのドレイン電極第三のドレイン電極とボトムゲート型TFTのゲート電極第四のドレイン電極とが直接つながっているため、これらの電極は、同電位である。トップゲート型TFT3とボトムゲート型TFT4との間に、他のTFTは介在していない。すなわち、実施形態2の回路基板は、本発明の第二の回路基板に相当する。なお、実施形態2の回路基板の回路図としては、実施形態1における図5と同様となる。図10は、実施形態2の回路基板の断面模式図である。図10に示すように、実施形態2の回路基板は、ガラス基板12を母体として有し、トップゲート型TFT3及びボトムゲート型TFT4は、それぞれガラス基板上に配置されている。ガラス基板12は、表面が絶縁性を有する限り、他の材料を代替して用いることができる。実施形態2において、トップゲート型TFT3は、ガラス基板12側から、ソース電極31及びドレイン電極32、半導体層33、ゲート絶縁膜第四の絶縁膜34、並びに、ゲート電極35をこの順に積層して有している。また、実施形態2において、ボトムゲート型TFT4は、ガラス基板12側から、ゲート電極21、ゲート絶縁膜第一の絶縁膜22、半導体層23、第二の絶縁膜24、並びに、ソース電極25及びドレイン電極26をこの順に積層して有している。実施形態2のように、ボトムゲート型のTFTとトップゲート型のTFTとの接続順を実施形態1の場合と逆としたときであっても、互いに構造が逆であるボトムゲート型のTFTとトップゲート型のTFTとの2種類のTFTが用いられているため、実施形態1と同様、これらのTFT間で下層と上層とをつなぎかえるコンタクト部を新たに設ける必要がなく、回路面積の縮小効果が得られる。実施形態3図11は、実施形態3の回路基板における回路図である。実施形態3の回路基板は、互いに接続されたボトムゲート型TFT及びトップゲート型TFTを有する。ボトムゲート型TFT及びトップゲート型TFTの接続順は特に限定されず、実施形態3の回路基板は、本発明の第一の回路基板及び本発明の第二の回路基板のいずれを適用してもよい。図12は、比較例2の回路基板における回路図である。比較例2の回路基板は、回路図としては実施形態3と同じであるが、いずれもがボトムゲート型である二つのTFT、又は、いずれもがトップゲート型である二つのTFTによって回路の一部が構成されているため、ドレインとゲートとのつなぎかえを行うコンタクト部の位置が異なっている。図11及び図12に示すように、実施形態3及び比較例2の回路基板では、第一の信号バスライン76,176の一部から第一の引き出し配線ゲート引き出し配線73,173が延伸され、上流域のTFT71,171以下、第一のTFTともいう。のゲート電極と接続されている。また、第二の信号バスライン77,177の一部から第二の引き出し配線ソース引き出し配線74,174が延伸され、第一のTFT71,171のソース電極、及び、下流域のTFT72,172以下、第二のTFTともいう。のソース電極とそれぞれ接続されている。更に、第一のTFT71,171と第二のTFT72,172との間には、これらを結ぶ第三の引き出し配線ゲート引き出し配線75,175が延伸されており、第一のTFT71,171と第二のTFT72,172とがそれぞれ接続されている。このような回路構成によれば、第一のTFT71,171のゲート電極に印加された信号に基づき、第二の引き出し配線74,174を介して第一のTFT71,171のソース電極に供給された信号が、第三の引き出し配線75,175を介して第二のTFT72,172のゲート電極へと供給される。そして、第二のTFT72,172のゲート電極に印加された信号に基づき、第二の引き出し配線74,174を介して第二のTFT72,172のソース電極に供給された信号が、第二のTFT72,172のドレイン電極へと供給され、そのまま外部へと流れる。図11で示される実施形態3においては、第一の引き出し配線73は、全て第一のTFT71のゲート電極と同じ材料以下、ゲートメタルともいう。で構成されており、かつこれらは同一層に形成されている。第二の引き出し配線74は、分岐点を有し、分岐点を境に第一のTFT71へと進む経路と、第二のTFT72へと進む経路とに分けられる。このうち、第二の信号バスライン77から上記分岐点まで、及び、上記分岐点から第一のTFT71のソース電極までの配線は、第一のTFT71のソース電極及びドレイン電極と同じ材料以下、ソースメタルともいう。で構成されており、かつこれらは同一層に形成されている。一方、上記分岐点から第二のTFT72までの配線は、ゲートメタルが用いられている。上記分岐点には、ソースメタルで形成される配線が配置された層と、ゲートメタルで形成される配線が配置された層とを結ぶコンタクト部81が形成されており、各層は、これらの間に配置された絶縁膜を貫通するコンタクト部81を通じてそれぞれ接続されている。第一のTFT71と第二のTFT72との間を結ぶ第三の引き出し配線75は、ソースメタルで構成されており、かつ上述のソースメタルで形成された配線が配置された層と同一層に形成されている。また、第一の信号バスライン76と第一の引き出し配線73との分岐点において、第一の信号バスライン76の一部と重なる絶縁膜を貫通するコンタクト部82が形成されており、コンタクト部82を介して、第一の信号バスライン76と第一の引き出し配線73とが互いに接続されている。各信号バスライン76,77の幅は、回路内配線のそれぞれの幅よりも大きく形成されている。具体的には、各信号バスライン76,77の幅は、20~50μmで形成することができる。そのため、各単位回路内に別個コンタクト部を設けなくとも、コンタクト部を第一の信号バスライン76と重なり合う位置に設けることで、導通に必要なスペースを回路内配線外に確保することができ、より回路面積を縮小することができる。図12で示される比較例2においては、第二の引き出し配線174は、全てソースメタルで構成されている。一方、第一の引き出し配線173は、分岐点を有し、分岐点を境に第一のTFT171へと進む経路と、外部へと進む経路とに分けられる。このうち、上記分岐点から第一のTFT171までの配線は、ゲートメタルで構成されており、上記分岐点から外部へと続く配線は、ソースメタルで構成されている。上記分岐点には、ソースメタルで形成される配線が配置された層と、ゲートメタルで形成される配線が配置された層とを結ぶコンタクト部181が形成されており、各層は、これらの間に配置された絶縁膜を貫通するコンタクト部181を通じてそれぞれ接続されている。第一のTFT71と第二のTFT72との間を結ぶ第三の引き出し配線75は、ゲートメタルで構成された配線と、ソースメタルで構成された配線とを有し、これらの配線は互いに異なる層に配置され、かつ絶縁膜を貫通するコンタクト部182を通じてそれぞれ接続されている。図12で示される比較例2においては、いずれもがボトムゲート型である二つのTFT、又は、いずれもがトップゲート型である二つのTFTによって回路の一部が構成されているため、回路内配線中に少なくとも2箇所のコンタクト部を形成する必要がある。したがって、実施形態3によれば、比較例2に比べて、より回路面積を減らすことができる。実施形態4実施形態4の回路基板は、トップゲート型TFTの構造が異なる点を除き、実施形態2と同様である。すなわち、実施形態4の回路基板は、本発明の第二の回路基板である。図13は、実施形態4の回路基板におけるトップゲート型TFTの断面模式図である。図13に示すように、実施形態4においてトップゲート型TFT3は、ガラス基板12上に、半導体層33、ゲート絶縁膜第四の絶縁膜34、並びに、ソース電極31、ドレイン電極32及びゲート電極35を積層して有している。ソース電極31、ドレイン電極32及びゲート電極35は、全て同一の材料で構成されており、かつ同一層に設けられているが、これらは、互いが導通しないように一定間隔を空けて設けられている。また、実施形態4においては、トップゲート型TFT3における全ての電極が、ボトムゲート型TFTのソース電極及びドレイン電極と同一材料で構成されている。このような構成によれば、ソース電極、ドレイン電極及びゲート電極を一括して形成することができるので、製造工程が簡略化される。また、トップゲート型TFTとボトムゲート型TFTとによって回路の一部が構成されているため、コンタクト部を減らすことによる回路面積の削減の効果を得ることができる。実施形態5実施形態5の回路基板は、トップゲート型TFTの構造が異なる点を除き、実施形態2と同様である。すなわち、実施形態5の回路基板は、本発明の第二の回路基板である。図14及び図15は、実施形態5の回路基板におけるトップゲート型TFTを示す断面模式図である。図14及び図15に示すように、実施形態5においてトップゲート型TFT3は、ガラス基板12上に、半導体層33、ゲート絶縁膜第四の絶縁膜34、並びに、ソース電極31、ドレイン電極32及びゲート電極35を積層して有している。ソース電極31、ドレイン電極32及びゲート電極35は、少なくとも一部が同一の材料を含んで構成されているが、ソース電極31及びドレイン電極32は、異なる材料が積層して構成されているため、これらはゲート電極35の層構造とは異なる。具体的には、トップゲート型TFT3のソース電極31及びドレイン電極32は、それぞれ下層膜31a,32aと上層膜31b,32bとに分けられ、下層膜31a,32aが、ボトムゲート型TFTのゲート電極と同じ材料で構成され、上層膜31b,32bが、ボトムゲート型TFTのソース電極及びドレイン電極と同じ材料で構成されている。また、ボトムゲート型TFTのゲート電極と、トップゲート型TFT3のソース電極の下層膜31a及びドレイン電極の下層膜32aとが、同一層に形成されており、ボトムゲート型TFTのソース電極及びドレイン電極と、トップゲート型TFT3のソース電極の上層膜31b、ドレイン電極の上層膜32b、及び、ゲート電極35とが、同一層に形成されている。図14に示す例では、ソース電極の下層膜31a及びドレイン電極の下層膜32aが、半導体層33と同一層に配置されているのに対し、図15に示す例では、ソース電極の下層膜31a及びドレイン電極の下層膜32aが、半導体層33よりも下層に配置されている。実施形態5のように、TFTを構成する各電極は積層膜で構成されてもよく、設計に応じて適宜変更することができる。また、トップゲート型TFTとボトムゲート型TFTとによって回路の一部が構成されているため、コンタクト部を減らすことによる回路面積の削減の効果を得ることができる。実施形態6実施形態6の回路基板は、トップゲート型TFTの構造が異なる点を除き、実施形態2と同様である。すなわち、実施形態6の回路基板は、本発明の第二の回路基板である。図16及び図17は、実施形態6の回路基板におけるトップゲート型TFTを示す断面模式図である。図16及び図17に示すように、実施形態6においてトップゲート型TFT3は、ガラス基板12上に、半導体層33、ゲート絶縁膜第四の絶縁膜34、並びに、ソース電極31、ドレイン電極32及びゲート電極35を積層して有している。ソース電極31、ドレイン電極32及びゲート電極35は、少なくとも一部が同一の材料を含んで構成されているが、ソース電極31及びドレイン電極32は、異なる材料が積層して構成されているため、これらはゲート電極35の層構造とは異なる。具体的には、トップゲート型TFT3のソース電極31及びドレイン電極32は、いずれも下層膜31a,32aと上層膜31c,32cとに分けられ、下層膜31a,32aが、ボトムゲート型TFTのゲート電極と同じ材料で構成され、上層膜31c,32cは、ボトムゲート型TFT及びトップゲート型TFT3で用いる材料と異なる材料で構成されている。トップゲート型TFT3のソース電極31及びドレイン電極32の上層膜31c,32cとしては、例えば、画素電極に用いられるITOインジウム酸化スズ等の透明導電膜を用いて形成することができる。ボトムゲート型TFTのゲート電極と、トップゲート型TFT3のソース電極の下層膜31a及びドレイン電極の下層膜32aとが、同一層に形成されており、ボトムゲート型TFTのソース電極及びドレイン電極と、トップゲート型TFT3のゲート電極35とが、同一層に形成されており、トップゲート型TFT3のソース電極の上層膜31cとドレイン電極の上層膜32cとが、同一層に形成されている。トップゲート型TFT3のゲート電極35は、トップゲート型TFT3のソース電極の上層膜31c及びドレイン電極の上層膜32cよりも下層に配置されている。ゲート電極35とソース電極及びドレイン電極との間には、第五の絶縁膜36が形成されている。図16に示す例では、トップゲート型TFT3のソース電極の下層膜31a及びドレイン電極の下層膜32aが、半導体層33と同一層に配置されているのに対し、図17に示す例では、トップゲート型TFT3のソース電極の下層膜31a及びドレイン電極の下層膜32aが、半導体層33よりも下層に配置されている。また、図16に示す例では、トップゲート型TFT3のソース電極31及びドレイン電極32が、一つのコンタクト部を介してボトムゲート型のTFTと接続されているのに対し、図17に示す例では、トップゲート型TFT3のソース電極31及びドレイン電極32が、二つのコンタクト部を介してボトムゲート型のTFTと接続されている。実施形態6のように、TFTを構成する各電極は積層膜で構成されてもよく、設計に応じて適宜変更することができる。また、トップゲート型TFTとボトムゲート型TFTとによって回路の一部が構成されているため、コンタクト部を減らすことによる回路面積の削減の効果を得ることができる。なお、本願は、2010年5月13日に出願された日本国特許出願2010-111423号を基礎として、パリ条約ないし移行する国における法規に基づく優先権を主張するものである。該出願の内容は、その全体が本願中に参照として組み込まれている。"