"シリコンを含む堆積性気体及び不純物元素を有する気体を原料ガスとして混合して反応室に導入し、パッシェン曲線において放電開始電圧が最小放電開始電圧となる前記反応室の圧力及び電極間隔とし、パルス変調した前記放電開始電圧を前記電極に印加して、不純物元素を有する非晶質半導体膜を形成することを特徴とする半導体膜の作製方法。基板上に、ゲート電極を形成し、前記基板及び前記ゲート電極上にゲート絶縁膜を形成し、前記ゲート絶縁膜上に、微結晶半導体膜を形成し、前記微結晶半導体膜上に、微結晶半導体領域及び非晶質半導体領域を有する半導体膜を形成し、シリコンを含む堆積性気体及び不純物元素を有する気体を原料ガスとして混合して反応室に導入し、パッシェン曲線において放電開始電圧が最小放電開始電圧となる前記反応室の圧力及び電極間隔とし、パルス変調した前記放電開始電圧を前記電極に印加して、前記半導体膜上に不純物元素を有する非晶質半導体膜を形成し、前記不純物元素を有する非晶質半導体膜の一部をエッチングして、島状の不純物元素を有する非晶質半導体膜を形成し、前記微結晶半導体膜、及び前記半導体膜の一部をエッチングして、島状の第1の半導体積層体を形成し、前記島状の不純物元素を有する非晶質半導体膜上に、ソース電極及びドレイン電極として機能する配線を形成し、前記島状の不純物元素を有する非晶質半導体膜をエッチングして、ソース領域及びドレイン領域として機能する一対の不純物元素を有する非晶質半導体膜を形成することを特徴とする半導体装置の作製方法。請求項2において、前記第1の半導体積層体を形成し、前記第1の半導体積層体上に、ソース電極及びドレイン電極として機能する配線を形成する前において、前記第1の半導体積層体の側面をプラズマに曝して、前記第1の半導体積層体の側面に障壁領域を形成することを特徴とする半導体装置の作製方法。請求項2または請求項3において、前記第1の半導体積層体の一部をエッチングして、微結晶半導体領域及び一対の非晶質半導体領域が積層される第2の半導体積層体を形成し、前記配線、前記一対の島状の不純物元素を有する非晶質半導体膜、前記第2の半導体積層体、及び前記ゲート絶縁膜上に絶縁膜を形成し、前記絶縁膜上に、バックゲート電極を形成することを特徴とする半導体装置の作製方法。請求項4において、前記ゲート電極と前記バックゲート電極が平行であることを特徴とする半導体装置の作製方法。請求項4において、前記ゲート電極と前記バックゲート電極が接続していることを特徴とする半導体装置の作製方法。請求項4において、前記バックゲート電極はフローティングであることを特徴とする半導体装置の作製方法。基板上に、第1の電極を形成し、前記第1の電極上に、第1の導電型を示す半導体膜を形成し、前記第1の導電型を示す半導体膜上に、光電変換を行う半導体膜を形成し、前記光電変換を行う半導体膜上に、第2の導電型を示す半導体膜を形成し、前記第2の導電型を示す半導体膜上に第2の電極を形成し、前記第1の導電型を示す半導体膜、及び前記第2の導電型を示す半導体膜のいずれか一以上において、シリコンを含む堆積性気体及び不純物元素を有する気体を原料ガスとして混合して反応室に導入し、パッシェン曲線において放電開始電圧が最小放電開始電圧となる前記反応室の圧力及び電極間隔とし、パルス変調した前記放電開始電圧を前記電極に印加して、前記半導体膜上に不純物元素を有する非晶質半導体膜を形成する光電変換装置の作製方法。薄膜トランジスタや光電変換装置において、半導体膜の抵抗率が低い場合、オーミックコンタクト領域、p型半導体膜、またはn型半導体膜の抵抗率が、薄膜トランジスタまたは光電変換装置の電気特性に影響する。このため、抵抗率の低い微結晶半導体を、オーミックコンタクト領域、p型半導体膜またはn型半導体膜に用いればよい。しかしながら、微結晶半導体はエッチング工程において、微結晶半導体の粒界にエッチャントが浸入してしまい、歩留まりが低下してしまう。一方、オーミックコンタクト領域、p型半導体膜、またはn型半導体膜として、非晶質半導体膜を用いることで、エッチング工程における歩留まりを向上させることができる。しかしながら、非晶質半導体は、微結晶半導体を用いたオーミックコンタクト領域、p型半導体膜、またはn型半導体膜と比較すると抵抗率が高い。このため、非晶質半導体膜の抵抗率を低減させるために、イオンの衝撃によるダメージの少ない高圧力または低電力の条件での堆積が望ましいが、放電開始電圧より低い電圧では均一なプラズマが維持できない。そこで、本発明の一態様は、電気特性が良好な半導体装置を、歩留まり高く作製する方法を提供することを課題とする。本発明の一態様は、プラズマCVD法により不純物元素を有する非晶質半導体を形成する方法において、パッシェンの法則で最小となる放電開始電圧を満たす圧力及び電極間隔において、パルス変調した放電開始電圧を電極に印加することより、抵抗率の低い不純物元素を有する非晶質半導体を形成することを特徴とする。放電開始電圧を電極に印加することで生じる放電、即ち連続放電は、放電状態が不安定である。しかしながら、パルス変調した電圧を電極に印加することで生じる放電、即ちパルス放電を行うことにより、安定した放電状態を得ることができる。また、パルス放電においては、パルス周期あたりの平均電圧が低く、また電圧を印加しない期間があるため、被堆積表面へのイオンの衝撃によるダメージを低減することが可能である。このため、不純物元素を有する非晶質半導体の抵抗率を低減することができる。また、本発明の一態様は、ゲート絶縁層を介してゲート電極と重畳する非晶質半導体または微結晶半導体で形成される半導体膜上に、上記不純物元素を有する非晶質半導体の形成方法を用いて、コンタクト領域を形成し、当該コンタクト領域に接する配線を形成する薄膜トランジスタを有する半導体装置の作製方法である。また、本発明の一態様は、上記不純物元素を有する非晶質半導体を、p型を示す半導体膜、またはn型を示す半導体膜の一以上に用いた光電変換装置の作製方法である。本発明の一態様は、パッシェンの法則で最小となる放電開始電圧を満たす圧力及び電極間隔において、パルス変調した放電開始電圧を電極に印加することにより、抵抗率の低い不純物元素を有する非晶質半導体を形成することができる。また、電気特性が良好な半導体装置を、生産性高く作製することができる。本発明の実施の形態について、図面を参照して以下に説明する。ただし、本発明は以下の説明に限定されるものではない。本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解されるからである。したがって、本発明は以下に示す実施の形態及び実施例の記載内容のみに限定して解釈されるものではない。なお、図面を用いて本発明の構成を説明するにあたり、同じものを指す符号は異なる図面間でも共通して用いる。実施の形態1本実施の形態では、抵抗率が低い不純物元素を有する非晶質半導体膜の作製方法について、図1を用いて説明する。図1Aに示す曲線91は、パッシェンの法則を示すパッシェン曲線である。図1Aにおいて、横軸にプラズマCVD装置の電極間隔及び反応室内の圧力の積を示し、縦軸にグロー放電が生じる電圧以下、放電開始電圧と示す。を示す。放電開始電圧は、数式1で示すように、電極間隔及び圧力の関係で表され、反応室内の圧力が低いと電極間隔を広げることで放電が可能であり、反応室内の圧力が高いと電極間隔を狭くすることで放電が可能である。なお、pは反応室内の圧力、dは電極間隔、γは二次電子放出係数電極材料の仕事関数に依存、A及びBはガスの種類に依存する定数である。本実施の形態では、最小放電開始電圧Vsを満たす電極間隔及び圧力を保持する反応室に、シリコンまたはゲルマニウムを含む堆積性気体と、不純物元素を有する気体とを原料ガスとして供給した後、パルス変調された最小放電開始電圧を電極に印加することを特徴とする。なお、最小放電開始電圧Vsとは、パッシェン曲線において、放電開始電圧の極小値と、当該極小値の誤差範囲が10の電圧を含む。なお、高周波放電またはマイクロ波放電を用いる場合は、最小放電開始電力を電極に投入すればよい。放電開始電力は電極間のインピーダンスが同じであるとすると、電極間での電圧の2乗に比例する。つまり、電力の平方根はおよそ印加電圧に比例するものとして解釈できるためである。原料ガスであるシリコンを含む堆積性気体の代表例としては、SiH4、Si2H6等がある。ゲルマニウムを含む堆積性気体の代表例としては、GeH4、Ge2H6等がある。また、原料ガスである不純物元素を有する気体は、n型の非晶質半導体を形成する場合は、ホスフィン水素希釈またはシラン希釈を用いる。また、p型の非晶質半導体を形成する場合は、ジボラン水素希釈またはシラン希釈を用いる。また、原料ガスに、水素、及びヘリウム、アルゴン、ネオン、クリプトン、キセノン等の希ガスの一以上を加えてもよい。電極間隔及び圧力は、パッシェン曲線において最小放電開始電圧となる条件を適宜用いることが好ましい。電極間隔は、代表的には2mm以上20mm以下である。また、圧力は、代表的には1.3Pa以上13332Pa以下0.01Torr以上100Torr以下である。ここで、パルス変調された最小放電開始電圧について、図1Bを用いて説明する。パルス変調された電圧とは、周期的に電極に印加される電圧であり、図1Bに示すように、オンの期間パルス幅t1とオフの期間t2とが交互に繰り返される。ここでは、パルス幅t1及びオフの期間t2の和をパルス周期tという。また、パルス周期tにおけるパルス幅t1をデューティー比という。ここでは、3MHzから30MHzのHF帯、代表的には13.56MHz、27.12MHzのHF帯の高周波の電圧、30MHzより大きく300MHz程度までのVHF帯、代表的には60MHzのVHF帯の高周波の電圧、または、1GHz以上のマイクロ波の高周波の電圧をパルス変調して電極に印加することで、グロー放電プラズマを発生させることができる。このとき、高周波の電圧を1kHz以上12.5kHz以下の周波数でパルス変調する。また、パルス幅t1を、膜を堆積することが可能な時間とすることが好ましく、代表的には、10μ秒以上30μ秒以下、好ましくは15μ秒以上30μ秒以下が望ましい。また、オフの期間t2は、電圧をオフとしてもグロー放電を維持することが可能な期間とすることが好ましく、代表的には、70μ秒以上990μ秒以下、好ましくは70μ秒以上490μ秒以下とすることが望ましい。被堆積表面へのイオンの衝撃によるダメージを低減させるために、最小放電開始電圧を連続的に電極に印加し、グロー放電を生じさせると、放電状態が不安定となり、均一な放電状態を得ることができない。一方、最小放電開始電圧よりも高い電圧を連続的に電極に印加し、グロー放電を生じさせると、安定な放電を得ることが可能であるが、不純物元素を有する非晶質半導体膜の抵抗率が上昇してしまう。そこで、本実施の形態に示すように、パッシェン曲線において、放電開始電圧が最小またはその付近最小放電開始電圧となる反応室の圧力及び電極間隔とし、パルス変調した放電開始電圧を電極に印加してグロー放電を生じさせる。この結果、パルス周期あたりの平均電圧が放電開始電圧より低いため、被堆積表面におけるイオンの衝撃によるダメージを低減できると共に、均一な放電を得ることができる。被堆積表面におけるイオンの衝撃によるダメージが低減すると、不純物元素を有する非晶質半導体膜においてキャリアが捕獲される欠陥が低減するため、抵抗率の低い不純物元素を有する非晶質半導体膜を形成することができる。実施の形態2本実施の形態では、本発明の一形態である半導体装置に形成される薄膜トランジスタの作製方法について、図2乃至図4を参照して説明する。なお、薄膜トランジスタは、p型よりもn型の方が、キャリアの移動度が高い。また、同一の基板上に形成する薄膜トランジスタを全て同じ極性に統一すると、工程数を抑えることができ、好ましい。そのため、本実施の形態では、n型の薄膜トランジスタの作製方法について説明する。なお、オン電流とは、薄膜トランジスタがオン状態のときに、ソース電極とドレイン電極の間に流れる電流をいう。例えば、n型の薄膜トランジスタの場合には、ゲート電圧がトランジスタの閾値電圧よりも高いときにソース電極とドレイン電極との間に流れる電流である。また、オフ電流とは、薄膜トランジスタがオフ状態のときに、ソース電極とドレイン電極の間に流れる電流をいう。例えば、n型の薄膜トランジスタの場合には、ゲート電圧が薄膜トランジスタの閾値電圧よりも低いときにソース電極とドレイン電極との間に流れる電流である。図2Aに示すように、基板101上にゲート電極103を形成する。次に、ゲート電極103第1のゲート電極ともいう。を覆うゲート絶縁膜105を形成し、ゲート絶縁膜105上に微結晶半導体膜109を形成する。基板101としては、ガラス基板、セラミック基板の他、本作製工程の処理温度に耐えうる程度の耐熱性を有するプラスチック基板等を用いることができる。また、基板に透光性を要しない場合には、ステンレス合金等の金属の基板の表面に絶縁膜を設けたものを用いてもよい。なお、基板101のサイズに限定はなく、例えばフラットパネルディスプレイの分野でよく使われる第3世代乃至第10世代のガラス基板を用いることができる。ゲート電極103は、モリブデン、チタン、クロム、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウム、ニッケル等の金属材料またはこれらを主成分とする合金材料を用いて、単層でまたは積層して形成することができる。また、リン等の不純物元素をドーピングした多結晶シリコンに代表される半導体、AgPdCu合金、Al-Nd合金、Al-Ni合金などを用いてもよい。例えば、ゲート電極103の二層の積層構造としては、アルミニウム膜上にモリブデン膜を積層した二層の積層構造、または銅膜上にモリブデン膜を積層した二層構造、または銅膜上に窒化チタン膜若しくは窒化タンタル膜を積層した二層構造、窒化チタン膜とモリブデン膜とを積層した二層構造、酸素を含む銅-マグネシウム-合金膜と銅膜とを積層した二層構造、酸素を含む銅-マンガン-合金膜と銅膜とを積層した二層構造、銅-マンガン-合金膜と銅膜とを積層した二層構造などとすることが好ましい。三層の積層構造としては、タングステン膜または窒化タングステン膜と、アルミニウムとシリコンの合金膜またはアルミニウムとチタンの合金膜と、窒化チタン膜またはチタン膜とを積層した三層構造とすることが好ましい。電気的抵抗が低い膜上にバリア膜として機能する金属膜が積層されることで、電気的抵抗を低くでき、且つ金属膜から半導体膜への金属元素の拡散を防止することができる。ゲート電極103は、基板101上に、スパッタリング法または真空蒸着法を用いて、上記した材料により導電膜を形成し、該導電膜上にフォトリソグラフィ法またはインクジェット法等によりマスクを形成し、該マスクを用いて導電膜をエッチングして形成することができる。また、銀、金または銅等の導電性ナノペーストをインクジェット法により基板上に吐出し、焼成することで形成することもできる。なお、ゲート電極103と、基板101との密着性向上を目的として、上記の金属材料の窒化物膜を、基板101と、ゲート電極103との間に設けてもよい。ここでは、基板101上に導電膜を形成し、フォトリソグラフィ工程により形成したレジストで形成されるマスクを用いて、当該導電膜をエッチングする。なお、ゲート電極103の側面は、テーパー形状とすることが好ましい。これは、後の工程で、ゲート電極103上に形成される絶縁膜、半導体膜及び配線が、ゲート電極103の段差箇所において切断しないためである。ゲート電極103の側面をテーパー形状にするためには、レジストで形成されるマスクを後退させつつエッチングを行えばよい。また、ゲート電極103を形成する工程により、ゲート配線走査線及び容量配線も同時に形成することができる。なお、走査線とは画素を選択する配線をいい、容量配線とは画素の保持容量の一方の電極に接続された配線をいう。ただし、これに限定されず、ゲート配線及び容量配線の一方または双方と、ゲート電極103とは別に設けてもよい。ゲート絶縁膜105は、酸化シリコン膜、酸化窒化シリコン膜、窒化シリコン膜、窒化酸化シリコン膜、酸化アルミニウム膜、窒化アルミニウム膜、酸化窒化アルミニウム膜、または窒化酸化アルミニウム膜を、単層でまたは積層して形成することができる。なお、ここでは、酸化窒化シリコンとは、その組成として、窒素よりも酸素の含有量が多いものであって、好ましくは、ラザフォード後方散乱法RBS:RutherfordBackscatteringSpectrometry及び水素前方散乱法HFS:HydrogenForwardScatteringを用いて測定した場合に、組成範囲として酸素が50~70原子、窒素が0.5~15原子、シリコンが25~35原子、水素が0.1~10原子の範囲で含まれるものをいう。また、窒化酸化シリコンとは、その組成として、酸素よりも窒素の含有量が多いものであって、好ましくは、RBS及びHFSを用いて測定した場合に、組成範囲として酸素が5~30原子、窒素が20~55原子、シリコンが25~35原子、水素が10~30原子の範囲で含まれるものをいう。ただし、酸化窒化シリコンまたは窒化酸化シリコンを構成する原子の合計を100原子としたとき、窒素、酸素、シリコン及び水素の含有比率が上記の範囲内に含まれるものとする。なお、ゲート絶縁膜105を酸化シリコンまたは酸化窒化シリコン等の酸化絶縁膜により形成することで、薄膜トランジスタの閾値電圧の変動を低減することができる。ゲート絶縁膜105は、CVD法またはスパッタリング法等を用いて形成することができる。ゲート絶縁膜105のCVD法による形成工程において、グロー放電プラズマの生成は、3MHzから30MHzのHF帯、代表的には13.56MHz、27.12MHzのHF帯の高周波電力、または30MHzより大きく300MHz程度までのVHF帯の高周波電力を適宜用いることができる。また、高周波数が1GHz以上であるマイクロ波プラズマCVD装置を用いてゲート絶縁膜105を形成すると、ゲート電極と、ドレイン電極及びソース電極との間の耐圧を向上させることができるため、信頼性の高い薄膜トランジスタを得ることができる。また、ゲート絶縁膜105として、有機シランガスを用いたCVD法により酸化シリコン膜を形成することで、後に形成する半導体膜の結晶性を高めることが可能であるため、薄膜トランジスタのオン電流及び電界効果移動度を高めることができる。有機シランガスとしては、テトラエトキシシランTEOS:化学式SiOC2H54、テトラメチルシランTMS:化学式SiCH34、テトラメチルシクロテトラシロキサンTMCTS、オクタメチルシクロテトラシロキサンOMCTS、ヘキサメチルジシラザンHMDS、トリエトキシシランSiHOC2H53、トリスジメチルアミノシランSiHNCH323等のシリコン含有化合物を用いることができる。微結晶半導体膜109は、微結晶半導体で形成される。微結晶半導体とは、非晶質と結晶構造単結晶、多結晶を含むの中間的な構造の半導体である。微結晶半導体は、自由エネルギー的に安定な第3の状態を有する半導体であって、短距離秩序を持ち格子歪みを有する結晶質な半導体であり、結晶粒径が2nm以上200nm以下、好ましくは10nm以上80nm以下、より好ましくは、20nm以上50nm以下の柱状または針状の結晶粒が基板表面に対して法線方向に成長している。このため、柱状または針状の結晶粒の界面には、粒界が形成される場合もある。なお、ここでの結晶粒径は、基板表面に対して平行な面における結晶粒の最大直径をいう。微結晶半導体の代表例である微結晶シリコンは、そのラマンスペクトルが単結晶シリコンを示す520cm-1よりも低波数側に、シフトしている。即ち、単結晶シリコンを示す520cm-1とアモルファスシリコンを示す480cm-1の間に微結晶シリコンのラマンスペクトルのピークがある。また、未結合手ダングリングボンドを終端するため水素またはハロゲンを少なくとも1原子またはそれ以上含んでいる。さらに、ヘリウム、ネオン、アルゴン、クリプトン、またはキセノンなどの希ガス元素を含ませて格子歪みをさらに助長させることで、安定性が増し良好な微結晶半導体が得られる。このような微結晶半導体に関する記述は、例えば、米国特許4,409,134号で開示されている。微結晶半導体膜109は、プラズマCVD装置の反応室内において、シリコンを含む堆積性気体と、水素とを混合し、グロー放電プラズマにより形成する。または、シリコンを含む堆積性気体と、水素と、ヘリウム、ネオン、クリプトン等の希ガスとを混合し、グロー放電プラズマにより形成する。ここでは、シリコンを含む堆積性気体の流量に対する水素の流量を10~2000倍、好ましくは10~200倍にして堆積性気体を希釈する条件により、微結晶シリコン膜を形成する。なお、シリコンを含む堆積性気体の代わりにゲルマニウムを含む堆積性気体を用いると、微結晶ゲルマニウム膜を形成することができる。または、シリコンを含む堆積性気体及びゲルマニウムを含む堆積性気体を用いると、微結晶シリコンゲルマニウム膜を形成することができる。このときの堆積温度は、150度~300度とすることが好ましく、より好ましくは150~280度とする。なお、反応室内の圧力、上部電極及び下部電極の間隔は、プラズマが発生しうる間隔とすればよい。微結晶半導体膜109の原料ガスとして、ヘリウム、アルゴン、ネオン、クリプトン、キセノン等の希ガスを用いることで微結晶半導体膜109の成膜速度が高まる。また、成膜速度が高まることで、微結晶半導体膜109に混入される不純物量が低減するため、微結晶半導体膜109の結晶性を高めることができる。微結晶半導体膜109を形成する際のグロー放電プラズマの生成は、ゲート絶縁膜105と同様に行うことができる。なお、微結晶半導体膜109を形成する前に、CVD装置の反応室内の気体を排気しながら、反応室内にシリコンを含む堆積性気体を導入して、反応室内の不純物元素を除去することで、微結晶半導体膜109における不純物量を低減することが可能である。また、微結晶半導体膜109を形成する前に、フッ素、フッ化窒素、フッ化シラン等のフッ素を含む雰囲気でプラズマを発生させて、ゲート絶縁膜105をフッ素プラズマに曝してもよい。なお、ゲート絶縁膜105を窒化シリコン膜で形成すると、微結晶半導体膜109の堆積初期において非晶質シリコンが形成されやすく、微結晶半導体膜109の結晶性が低くなる。このため、シリコンを含む堆積性気体の希釈率の高い条件、または堆積温度を150~250度とする低温条件で微結晶半導体膜109を形成することが好ましい。代表的には、シリコンを含む堆積性気体の流量に対して、水素の流量を200~2000倍、好ましくは250~400倍とする高希釈率条件が好ましい。また、微結晶半導体膜109の堆積温度を200~250度とする低温条件が好ましい。高希釈率条件または低温条件により、初期核発生密度が高まりゲート絶縁膜105上に非晶質シリコンが形成されにくくなり、微結晶半導体膜109の結晶性が向上する。また、窒化シリコン膜で形成したゲート絶縁膜105の表面を酸化処理することで、微結晶半導体膜109の密着性が向上する。酸化処理としては、酸化気体の暴露、酸化気体雰囲気でのプラズマ処理等がある。酸化気体としては、酸素、オゾン、一酸化二窒素、水蒸気、酸素及び水素の混合気体等がある。また、微結晶半導体膜109の結晶性を高めるために、異なる条件を用いて段階的に微結晶半導体膜109を形成してもよい。代表的には、結晶粒の粒密度が低く、且つ結晶粒の結晶性が高くなるような第1の条件で種結晶を形成した後、当該種結晶の隙間を埋めるような第2の条件で微結晶半導体膜を形成する。上記第1の条件の一例は、シリコンまたはゲルマニウムを含む堆積性気体の流量に対する水素の流量を50倍以上1000倍以下にして堆積性気体を希釈し、且つ反応室内の圧力を67Pa以上1333Pa以下0.5Torr以上10Torr以下とする条件である。また、第2の条件の一例は、シリコンまたはゲルマニウムを含む堆積性気体の流量に対する水素の流量を100倍以上2000倍以下にして堆積性気体を希釈し、且つ処理室内の圧力を1333Pa以上13332Pa以下とする条件である。さらには、上記第1の条件または第2の条件において、シリコンまたはゲルマニウムを含む堆積性気体の流量または水素の流量を周期的に増減させてもよい。次に、図2Bに示すように、微結晶半導体膜109上に半導体膜111を形成する。半導体膜111は、微結晶半導体領域111a及び非晶質半導体領域111bで構成される。次に、半導体膜111上に、不純物半導体膜113を形成する。次に、不純物半導体膜113上にレジストで形成されるマスク115を形成する。微結晶半導体膜109を種結晶として、部分的に結晶成長させる条件結晶成長を低減させる条件で、微結晶半導体領域111a及び非晶質半導体領域111bを有する半導体膜111を形成することができる。半導体膜111は、プラズマCVD装置の反応室内において、シリコンまたはゲルマニウムを含む堆積性気体と、水素と、窒素を含む気体とを混合し、グロー放電プラズマにより形成する。窒素を含む気体としては、アンモニア、窒素、フッ化窒素、塩化窒素、クロロアミン、フルオロアミン等がある。グロー放電プラズマの生成は、微結晶半導体膜109と同様にすることができる。このとき、シリコンまたはゲルマニウムを含む堆積性気体と、水素との流量比は、微結晶半導体膜109と同様に微結晶半導体膜を形成する流量比を用い、さらに原料ガスに窒素を含む気体を用いる条件とすることで、微結晶半導体膜109の堆積条件よりも、結晶成長を低減することができる。具体的には、半導体膜111の堆積初期においては、原料ガスに窒素を含む気体が含まれるため、部分的に結晶成長が抑制され、錐形状の微結晶半導体領域が成長すると共に、非晶質半導体領域が形成される。さらに、堆積中期または後期では、錐形状の微結晶半導体領域の結晶成長が停止し、非晶質半導体領域のみが堆積される。この結果、半導体膜111において、微結晶半導体領域111a、及び欠陥が少なく、価電子帯のバンド端における準位のテール裾の傾きが急峻である秩序性の高い半導体膜で形成される非晶質半導体領域111bを形成することができる。ここでは、半導体膜111を形成する条件の代表例は、シリコンまたはゲルマニウムを含む堆積性気体の流量に対する水素の流量が10~2000倍、好ましくは10~200倍である。なお、通常の非晶質半導体膜を形成する条件の代表例は、シリコンまたはゲルマニウムを含む堆積性気体の流量に対する水素の流量は0~5倍である。また、半導体膜111の原料ガスに、ヘリウム、アルゴン、ネオン、キセノン、またはクリプトン等の希ガスを導入することで、成膜速度を高めることができる。半導体膜111の厚さは、厚さ50~350nmとすることが好ましく、さらに好ましくは120~250nmとする。ここで、図2Bに示すゲート絶縁膜105と、不純物半導体膜113との間の拡大図を、図3に示す。図3Aに示すように、半導体膜111の微結晶半導体領域111aは凹凸状であり、凸部はゲート絶縁膜105から非晶質半導体領域111bに向かって、先端が狭まる凸部の先端が鋭角である凸状錐形状である。なお、微結晶半導体領域111aの形状は、ゲート絶縁膜105から非晶質半導体領域111bに向かって幅が広がる凸状逆錐形状であってもよい。微結晶半導体膜109及び微結晶半導体領域111aの厚さ、即ち、ゲート絶縁膜105との界面から、微結晶半導体領域111aの突起凸部の先端までの距離を、5nm以上310nm以下とすることで、薄膜トランジスタのオフ電流を低減することができる。また、半導体膜111に含まれる酸素の二次イオン質量分析法によって計測される濃度を、1×1018atoms/cm3未満とすることで、微結晶半導体領域111aの結晶性を高めることができるため好ましい。また、二次イオン質量分析法によって計測される半導体膜111の窒素濃度プロファイルのピーク濃度は、1×1020atoms/cm3以上1×1021atoms/cm3以下、好ましくは2×1020atoms/cm3以上1×1021atoms/cm3以下である。非晶質半導体領域111bは、窒素を有する非晶質半導体で形成される。窒素を有する非晶質半導体に含まれる窒素は、例えばNH基またはNH2基として存在していてもよい。非晶質半導体としては、アモルファスシリコンを用いて形成する。窒素を含む非晶質半導体は、従来の非晶質半導体と比較して、CPMConstantphotocurrentmethodやフォトルミネッセンス分光測定で測定されるUrbach端のエネルギーが小さく、欠陥吸収スペクトル量が少ない半導体である。即ち、窒素を含む非晶質半導体は、従来の非晶質半導体と比較して、欠陥が少なく、価電子帯のバンド端における準位のテール裾の傾きが急峻である秩序性の高い半導体である。窒素を含む非晶質半導体は、価電子帯のバンド端における準位のテール裾の傾きが急峻であるため、バンドギャップが広くなり、トンネル電流が流れにくい。このため、窒素を含む非晶質半導体を微結晶半導体領域111a及び不純物半導体膜113の間に設けることで、薄膜トランジスタのオフ電流を低減することができる。また、窒素を含む非晶質半導体を設けることで、オン電流と電界効果移動度を高めることが可能である。さらに、窒素を含む非晶質半導体は、低温フォトルミネッセンス分光によるスペクトルのピーク領域が、1.31eV以上1.39eV以下である。なお、微結晶半導体、代表的には微結晶シリコンを低温フォトルミネッセンス分光により測定したスペクトルのピーク領域は、0.98eV以上1.02eV以下であり、窒素を含む非晶質半導体は、微結晶半導体とは異なるものである。また、非晶質半導体領域111bの他に、微結晶半導体領域111aにも、NH基またはNH2基を有してもよい。また、図3Bに示すように、非晶質半導体領域111bに、粒径が1nm以上10nm以下、好ましくは1nm以上5nm以下の半導体結晶粒111cを含ませることで、更にオン電流と電界効果移動度を高めることが可能である。ゲート絶縁膜105から非晶質半導体領域111bに向かって、先端が狭まる凸状錐形状の微結晶半導体または幅が広がる凸状逆錐形状の微結晶半導体は、微結晶半導体が堆積する条件で微結晶半導体膜を形成した後、部分的に結晶成長させる条件で結晶成長させると共に、非晶質半導体を堆積することで、このような構造となる。半導体膜111の微結晶半導体領域111aは、錐形状または逆錐形状であるため、オン状態でソース電極及びドレイン電極の間に電圧が印加されたときの縦方向膜厚方向における抵抗、即ち、半導体膜111の抵抗を下げることが可能である。また、微結晶半導体領域111aと不純物半導体膜113との間に、欠陥が少なく、価電子帯のバンド端における準位のテール裾の傾きが急峻である秩序性の高い、窒素を含む非晶質半導体を有するため、トンネル電流が流れにくくなる。以上のことから、本実施の形態に示す薄膜トランジスタは、オン電流及び電界効果移動度を高めるとともに、オフ電流を低減することができる。ここでは、半導体膜111の原料ガスに窒素を含む気体を含ませて、微結晶半導体領域111a及び非晶質半導体領域111bを有する半導体膜111を形成したが、他の半導体膜111の形成方法として、微結晶半導体膜109の表面を窒素を含む気体に曝して、微結晶半導体膜109の表面に窒素を吸着させた後、シリコンまたはゲルマニウムを含む堆積性気体及び水素を原料ガスとして、微結晶半導体領域111a及び非晶質半導体領域111bを有する半導体膜111を形成することができる。不純物半導体膜113は、リンが添加された非晶質半導体で形成する。なお、薄膜トランジスタとして、p型の薄膜トランジスタを形成する場合は、不純物半導体膜113は、ボロンが添加された非晶質半導体等で形成する。不純物半導体膜113は、実施の形態1に示すように、最小放電開始電圧を満たす電極間隔及び圧力を保持する反応室に、シリコンを含む堆積性気体と、水素と、ホスフィン水素希釈またはシラン希釈とを原料ガスとして供給した後、パルス変調された最小放電開始電圧を電極に印加して形成する。なお、p型の薄膜トランジスタを作製する場合は、不純物半導体膜113の原料ガスとして、ホスフィンの代わりに、ジボランを用いればよい。レジストで形成されるマスク115はフォトリソグラフィ工程により形成することができる。次に、レジストで形成されるマスク115を用いて、微結晶半導体膜109、半導体膜111、及び不純物半導体膜113をエッチングする。この工程により、微結晶半導体膜109、半導体膜111、及び不純物半導体膜113を素子毎に分離し、島状の半導体積層体117、及び島状の不純物半導体膜121を形成する。なお、半導体積層体117は、微結晶半導体膜109、及び半導体膜111それぞれの一部であり、微結晶半導体膜109、及び半導体膜111の微結晶半導体領域それぞれ一部を含む微結晶半導体領域117aと、半導体膜111の非晶質半導体領域の一部を含む非晶質半導体領域117bとを有する。この後、レジストで形成されるマスク115を除去する図2C参照。。なお、図2Cの後、半導体積層体117の側面をプラズマに曝すプラズマ処理を行ってもよい。ここでは、酸化ガスまたは窒化ガス雰囲気でプラズマを発生させて、半導体積層体117をプラズマに曝してもよい。酸化ガスとしては、酸素、オゾン、一酸化二窒素、水蒸気、酸素及び水素の混合気体等がある。また、窒化ガスとしては、窒素、アンモニア、フッ化窒素、塩化窒素、クロロアミン、フルオロアミン等がある。酸化ガスまたは窒化ガス雰囲気でプラズマを発生させることで、酸素ラジカルまたは窒素ラジカルが発生する。当該ラジカルは半導体積層体117と反応し、半導体積層体117の側面に障壁領域である絶縁領域を形成することができる。当該プラズマ処理により、半導体積層体117の側面と共に、露出された不純物半導体膜121が酸化し、半導体積層体117の側面及び不純物半導体膜121の側面及び上面の一部にも障壁領域である絶縁領域が形成される。半導体積層体133及び後に形成する配線129a、129bの間に障壁領域である絶縁領域を設けることにより、配線129a、129bから半導体積層体133へのホールの注入を抑制することが可能であり、オフ電流が低く、電界効果移動度及びオン電流の高い薄膜トランジスタとなるため好ましい。次に、不純物半導体膜121上に導電膜127を形成する図4A参照。。導電膜127は、アルミニウム、銅、チタン、ネオジム、スカンジウム、モリブデン、クロム、タンタル若しくはタングステン等により単層で、または積層して形成することができる。または、ヒロック防止元素が添加されたアルミニウム合金ゲート電極103に用いることができるAl-Nd合金等により形成してもよい。ドナーとなる不純物元素を添加した結晶性シリコンを用いてもよい。ドナーとなる不純物元素が添加された結晶性シリコンと接する側の膜を、チタン、タンタル、モリブデン、タングステンまたはこれらの元素の窒化物により形成し、その上にアルミニウムまたはアルミニウム合金を形成した積層構造としてもよい。更には、アルミニウムまたはアルミニウム合金の上面及び下面を、チタン、タンタル、モリブデン、タングステンまたはこれらの元素の窒化物で挟んだ積層構造としてもよい。導電膜127は、CVD法、スパッタリング法または真空蒸着法を用いて形成する。また、導電膜127は、銀、金または銅等の導電性ナノペーストを用いてスクリーン印刷法またはインクジェット法等を用いて吐出し、焼成することで形成しても良い。次に、フォトリソグラフィ工程によりレジストで形成されるマスクを形成し、当該レジストで形成されるマスクを用いて導電膜127をエッチングして、ソース電極及びドレイン電極として機能する配線129a、129bを形成する図4B参照。。導電膜127のエッチングはドライエッチングまたはウェットエッチングを用いることができる。なお、配線129a、129bの一方は、ソース電極またはドレイン電極のみならず信号線としても機能する。ただし、これに限定されず、信号線とソース電極及びドレイン電極とは別に設けてもよい。次に、不純物半導体膜121及び半導体積層体117の一部をエッチングして、オーミックコンタクト領域として機能する一対の不純物半導体膜131a、131bを形成する。また、微結晶半導体領域133a及び一対の非晶質半導体領域133bを有する半導体積層体133を形成する。このとき、微結晶半導体領域133aが露出されるように半導体積層体117をエッチングすることで、配線129a、129bで覆われる領域では微結晶半導体領域133a及び非晶質半導体領域133bが積層され、配線129a、129bで覆われず、かつゲート電極と重なる領域においては、微結晶半導体領域133aが露出する半導体積層体133となる。ここでは、配線129a、129bの端部と、不純物半導体膜131a、131bの端部とが揃っているが、配線129a、129bの端部と、不純物半導体膜131a、131bの端部とがずれ、断面において、配線129a、129bの端部が、不純物半導体膜131a、131bの端部より内側に位置してもよい。次に、ドライエッチングを行ってもよい。ドライエッチングの条件は、露出している微結晶半導体領域133a及び非晶質半導体領域133bにダメージが入らず、且つ微結晶半導体領域133a及び非晶質半導体領域133bに対するエッチングレートが低い条件を用いる。エッチングガスとしては、代表的にはCl2、CF4、またはN2等を用いる。また、エッチング方法については特に限定はなく、誘導結合型プラズマICP:InductivelyCoupledPlasma方式、容量結合型プラズマCCP:CapacitivelyCoupledPlasma方式、電子サイクロトン共鳴プラズマECR:ElectronCyclotronResonance方式、反応性イオンエッチングRIE:ReactiveIonEtching方式等を用いることができる。次に、微結晶半導体領域133a及び非晶質半導体領域133bの表面にプラズマ処理、代表的には水プラズマ処理、酸素プラズマ処理、アンモニアプラズマ処理、窒素プラズマ処理、酸素及び水素の混合ガスによるプラズマ処理等を行う。水プラズマ処理は、水蒸気H2O蒸気に代表される、水を主成分とするガスを反応空間に導入し、プラズマを生成して、行うことができる。この後、レジストで形成されるマスクを除去する。なお、当該レジストで形成されるマスクの除去は、不純物半導体膜121及び半導体積層体117のドライエッチング前に行ってもよい。上記したように、微結晶半導体領域133a及び非晶質半導体領域133bを形成した後に、微結晶半導体領域133a及び非晶質半導体領域133bにダメージを与えない条件で更なるドライエッチングを行うことで、露出した微結晶半導体領域133a及び非晶質半導体領域133b上に存在する残渣などの不純物を除去することができる。また、ドライエッチングに続けて水プラズマ処理を行うことで、レジストで形成されるマスクの残渣を除去すると共に、微結晶半導体領域133aの欠陥を低減することができる。また、プラズマ処理を行うことで、ソース領域とドレイン領域との間の絶縁を確実なものにすることができ、完成する薄膜トランジスタのオフ電流を低減し、電気的特性のばらつきを低減することができる。なお、フォトリソグラフィ工程によりレジストで形成されるマスクを導電膜127上に形成し、当該レジストで形成されるマスクを用いて導電膜127をエッチングして、ソース電極及びドレイン電極として機能する配線129a、129bを形成する。次に、不純物半導体膜121をエッチングして、オーミックコンタクト領域として機能する一対の不純物半導体膜131a、131bを形成する。この際、半導体積層体117の一部がエッチングされる場合もある。次に、レジストで形成されるマスクを除去した後、半導体積層体117の一部をエッチングして、微結晶半導体領域133a及び一対の非晶質半導体領域133bを有する半導体積層体133を形成してもよい。この結果、レジストで形成されるマスクを除去する工程において、微結晶半導体領域117aが非晶質半導体領域117bに覆われているため、微結晶半導体領域117aが剥離液、及びレジストの残渣物に触れることがない。また、レジストで形成されるマスクを除去した後、配線129a、129bをマスクとして用いて、非晶質半導体領域117bをエッチングして、微結晶半導体領域133aを露出する。このため、剥離液、及びレジストの残渣物に触れた非晶質半導体領域は、バックチャネルには残存しない。この結果、バックチャネルに残存した剥離液、及びレジストの残渣物によるリーク電流が発生しないため、薄膜トランジスタのオフ電流をより低減することができる。以上の工程によりシングルゲート型の薄膜トランジスタを作製することができる。また、オフ電流が低く、オン電流及び電界効果移動度が高いシングルゲート型の薄膜トランジスタを生産性高く作製することができる。次に、半導体積層体133及び配線129a、129bの上に絶縁膜137第2のゲート絶縁膜ともいう。を形成する。絶縁膜137は、ゲート絶縁膜105と同様に形成することができる。次に、フォトリソグラフィ工程により形成したレジストで形成されるマスクを用いて絶縁膜137に開口部図示しない。を形成する。次に、絶縁膜137上にバックゲート電極139第2のゲート電極ともいう。を形成する図4C参照。以上の工程により、デュアルゲート型の薄膜トランジスタを作製することができる。バックゲート電極139は、配線129a、129bと同様に形成することができる。また、バックゲート電極139は、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物、インジウム亜鉛酸化物、または酸化シリコンを添加したインジウム錫酸化物等の透光性を有する導電性材料を用いて形成することができる。また、バックゲート電極139は、透光性を有する導電性高分子導電性ポリマーともいう。を含む導電性組成物を用いて形成することができる。バックゲート電極139は、シート抵抗が10000Ω/sq.以下であって、且つ波長550nmにおける透光率が70以上であることが好ましい。また、導電性組成物に含まれる導電性高分子の抵抗率が0.1Ωcm以下であることが好ましい。導電性高分子としては、いわゆるπ電子共役系導電性高分子を用いることができる。例えば、ポリアニリン若しくはその誘導体、ポリピロール若しくはその誘導体、ポリチオフェン若しくはその誘導体、またはアニリン、ピロール及びチオフェンの2種以上の共重合体若しくはその誘導体等が挙げられる。バックゲート電極139は、スパッタリング法により、上記材料のいずれかを用いた薄膜を形成した後、フォトリソグラフィ工程によって形成したレジストで形成されるマスクを用いて上記薄膜をエッチングすることで、形成できる。また、透光性を有する導電性高分子を含む導電性組成物を塗布または印刷した後、焼成して形成することができる。バックゲート電極139は、ゲート電極103と平行に形成することができる。この場合、バックゲート電極139に印加する電位と、ゲート電極103に印加する電位とを、それぞれ任意に制御することが可能である。このため、薄膜トランジスタのしきい値電圧を制御することができる。または、バックゲート電極139は、ゲート電極103に接続させることができる。この場合、バックゲート電極139に印加する電位と、ゲート電極103に印加する電位とは、等しい。この結果、半導体膜において、キャリアが流れる領域、即ちチャネル領域が、微結晶半導体領域のゲート絶縁膜105側、及び絶縁膜137側に形成されるため、薄膜トランジスタのオン電流を高めることができる。または、バックゲート電極139は、ゲート電極103と接続せず、フローティングでもよい。バックゲート電極139に電位を印加せずとも、チャネル領域が、微結晶半導体領域のゲート絶縁膜105側、及び絶縁膜137側に形成されるため、薄膜トランジスタのオン電流を高めることができる。さらには、バックゲート電極139は、絶縁膜137を介して配線129a、129bと重畳してもよい。本実施の形態に示すシングルゲート型の薄膜トランジスタ及びデュアルゲート型の薄膜トランジスタは、オーミックコンタクト領域として抵抗率の低い不純物元素を有する非晶質半導体膜を形成することができる。このため、薄膜トランジスタのオン電流及び電界効果移動度を上昇させることができる。この結果、シングルゲート型の薄膜トランジスタ及びデュアルゲート型の薄膜トランジスタの面積を小さくすることが可能であり、半導体装置への高集積化が可能である。また、表示装置の駆動回路に本実施の形態に示す薄膜トランジスタを用いることで、駆動回路の面積を低減できるため、表示装置の狭額縁化が可能である。なお、本実施の形態では、微結晶半導体膜及びオーミックコンタクト領域の間に半導体層を設けたが、当該半導体層を設けず、微結晶半導体膜に接するオーミックコンタクト領域を有する薄膜トランジスタを形成してもよい。実施の形態3本実施の形態では、本発明の一態様である半導体装置に形成される薄膜トランジスタの作製方法について、図2、図4、及び図5を参照して説明する。図5は、図4Bに示す工程に対応する工程である。実施の形態2と同様に、図2A~C及び図4Aの工程を経て、導電膜127を形成する。次に、図5に示すように、実施の形態2と同様に、配線129a、129bを形成し、不純物半導体膜121及び半導体積層体117の一部をエッチングして、オーミックコンタクト領域として機能する一対の不純物半導体膜131a、131bを形成する。また、微結晶半導体領域143a及び非晶質半導体領域143bを有する半導体積層体143を形成する。このとき、非晶質半導体領域143bが露出されるように半導体積層体117をエッチングすることで、配線129a、129bで覆われる領域では微結晶半導体領域143a及び非晶質半導体領域143bが積層され、配線129a、129bで覆われず、かつゲート電極と重なる領域においては、微結晶半導体領域143aが露出せず、非晶質半導体領域143bが露出する半導体積層体143となる。なお、ここでの半導体積層体117のエッチング量は図4Bより少ないものとする。この後の工程は、実施の形態2と同様である。以上の工程によりシングルゲート型の薄膜トランジスタを作製することができる。この薄膜トランジスタは、バックチャネル側が非晶質であるため、図4Bに示す薄膜トランジスタに比べてオフ電流を低減することができる。また、本実施の形態では、図5に示す工程の後に、図4Cに示す工程と同様に、絶縁膜137上にバックゲート電極139を形成してもよい。本実施の形態は、他の実施の形態と適宜組み合わせて用いることができる。実施の形態4薄膜トランジスタを作製し、該薄膜トランジスタを画素部、さらには駆動回路に用いて表示機能を有する半導体装置表示装置ともいうを作製することができる。また、薄膜トランジスタを用いた駆動回路の一部または全体を、画素部と同じ基板上に一体形成し、システムオンパネルを形成することができる。表示装置は表示素子を含む。表示素子としては液晶素子液晶表示素子ともいう、発光素子発光表示素子ともいうを用いることができる。発光素子は、電流または電圧によって輝度が制御される素子をその範疇に含んでおり、具体的には無機ELElectroLuminescence、有機EL等が含まれる。また、電子インクなど、電気的作用によりコントラストが変化する表示媒体も適用することができる。また、表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコントローラを含むIC等を実装した状態にあるモジュールとを含む。さらに、該表示装置を作製する過程における、表示素子が完成する前の一形態に相当する素子基板に関し、該素子基板は、電流を表示素子に供給するための手段を複数の各画素に備える。素子基板は、具体的には、表示素子の画素電極のみが形成された状態であっても良いし、画素電極となる導電膜を形成した後であって、エッチングして画素電極を形成する前の状態であっても良いし、あらゆる形態があてはまる。なお、本明細書中における表示装置とは、画像表示デバイス、表示デバイス、もしくは光源照明装置含むを指す。また、コネクタ、例えばFPCFlexibleprintedcircuitもしくはTABTapeAutomatedBondingテープもしくはTCPTapeCarrierPackageが取り付けられたモジュール、TABテープやTCPの先にプリント配線板が設けられたモジュール、または表示素子にCOGChipOnGlass方式によりIC集積回路が直接実装されたモジュールも全て表示装置に含むものとする。実施の形態5本実施の形態では、半導体装置の一形態である光電変換装置について、説明する。本実施の形態に示す光電変換装置では、導電型を示す半導体膜に、実施の形態1に示すような、抵抗率が低い不純物元素を有する非晶質半導体膜を採用する。上述のような構成を採用することで、導電型を示す半導体膜によって生じる抵抗直列抵抗を低減し、特性を向上させることができる。以下、図6を用いて、光電変換装置の作製方法の一形態について説明する。図6Aに示すように、基板200上に第1の電極202を形成する。基板200としては、実施の形態1に示す基板101を適宜用いることができる。また、プラスチック基板を用いることもできる。プラスチック基板としては、エポキシ樹脂、不飽和ポリエステル樹脂、ポリイミド樹脂、ビスマレイミドトリアジン樹脂、シアネート樹脂等の熱硬化性樹脂を含む基板や、ポリフェニレンオキシド樹脂、ポリエーテルイミド樹脂、フッ素樹脂等の熱可塑性樹脂を含む基板を用いるとよい。なお、基板200は、テクスチャー構造であってもよい。これにより、光電変換効率を向上させることが可能である。また、本実施の形態では、光が基板200の裏面側図の下方から入射する構成とするため、透光性を有する基板を採用するが、のちに形成される第2の電極210側図の上方から光が入射する構成とする場合には、これに限られない。この場合、シリコンなどの材料を含む半導体基板や、金属材料などを含む導電性基板を用いても良い。第1の電極202は、実施の形態2に示すバックゲート電極139に用いる透光性を有する導電性材料を用いて形成することができる。第1の電極202は、スパッタリング法、CVD法、真空蒸着法、塗布法、印刷法などを用いて形成する。第1の電極202は、10nm乃至500nm、望ましくは、50nm乃至100nmの厚さで形成する。また、第1の電極202のシート抵抗は、20Ω/sq.乃至200Ω/sq.程度となるように形成する。なお、本実施の形態では、光が基板200の裏面側図の下方から入射する構成とするため、透光性を有する導電性材料を用いて第1の電極202を形成しているが、のちに形成される第2の電極210側図の上方から光が入射する構成とする場合には、これに限られない。このような場合には、アルミニウム、白金、金、銀、銅、チタン、タンタル、タングステンなどの透光性を有しない導電性材料を用いて第1の電極202を形成することができる。特に、アルミニウム、銀、チタン、タンタルなどの光を反射しやすい材料を用いる場合には、光電変換効率を十分に向上させることが可能である。基板200と同様、第1の電極202を、テクスチャー構造としてもよい。また、第1の電極202に接するように、低抵抗な導電性材料からなる補助電極を別途形成してもよい。次に、図6Bに示すように、第1の電極202上に第1の導電型を示す半導体膜204を形成する。第1の導電型を示す半導体膜204は、代表的には、導電型を付与する不純物元素が添加された半導体材料を含む半導体膜を用いて形成する。半導体材料としては、生産性や価格などの点でシリコンを用いるのが好適である。半導体材料としてシリコンを用いる場合、導電型を付与する不純物元素としては、n型を付与するリン、ヒ素、p型を付与するホウ素、アルミニウム等が採用される。なお、本実施の形態では、光が基板200の裏面側図の下方から入射する構成としているため、第1の導電型を示す半導体膜204の導電型第1の導電型はp型とすることが望ましい。これは、ホールの寿命が電子の寿命の約半分と短く、結果としてホールの拡散長が短いこと、電子とホールの形成が、光電変換を行う半導体膜206の光が入射する側において多く行われること、などによるものである。このように、第1の導電型をp型とすることにより、ホールが消滅する前に電流として取り出すことが可能であるため、光電変換効率の低下を抑制することができる。なお、上記が問題とならないような状況、例えば、光電変換を行う半導体膜206が十分に薄い場合などにおいては、第1の導電型をn型としてもよい。第1の導電型を示す半導体膜204に用いることができる半導体材料としては、他にも、炭化シリコン、ゲルマニウム、ガリウムヒ素、リン化インジウム、セレン化亜鉛、窒化ガリウム、シリコンゲルマニウムなどがある。また、有機材料を含む半導体材料や、金属酸化物を含む半導体材料などを用いることも可能である。当該材料については、光電変換を行う半導体膜206との関係で、適宜選択することができる。第1の導電型を示す半導体膜204の結晶性についての要求は特にないが、第1の導電型を示す半導体膜204に、実施の形態1に示す抵抗率が低い不純物元素を有する非晶質半導体膜を形成することが好ましい。第1の導電型を示す半導体膜204は、最小放電開始電圧を満たす電極間隔及び圧力を保持する反応室に、シリコンを含む堆積性気体と、水素と、ジボラン水素希釈またはシラン希釈とを原料ガスとして供給した後、パルス変調された最小放電開始電圧を電極に印加して形成する。また、第1の導電型を示す半導体膜204は、1nm乃至100nm、望ましくは、5nm乃至50nmの厚さとなるように形成する。なお、第1の導電型を示す半導体膜204を、基板200の表面と同様、テクスチャー構造としてもよい。次に、図6Cに示すように、第1の導電型を示す半導体膜204上には、光電変換を行う半導体膜206を形成する。光電変換を行う半導体膜206としては、半導体膜204と同様の半導体材料を用いた半導体膜が適用される。すなわち、半導体材料として、シリコン、炭化シリコン、ゲルマニウム、ガリウムヒ素、リン化インジウム、セレン化亜鉛、窒化ガリウム、シリコンゲルマニウムなどが用いられる。中でも、シリコンを用いるのが好適である。他に、有機材料を含む半導体材料や、金属酸化物半導体材料などを用いることも可能である。光電変換を行う半導体膜206としては、非晶質半導体膜、微結晶半導体膜、または結晶性半導体膜を適宜用いて形成する。なお、光電変換を行う半導体膜206として、結晶性を高めた微結晶半導体膜または結晶性半導体膜を採用することにより、直列抵抗を低減し、また、他の膜との界面における光学的電気的な損失を抑制することができる。なお、光電変換を行う半導体膜206には十分な光吸収が求められるから、その厚みは、100nm乃至10μm程度とすることが望ましい。次に、図6Dに示すように、光電変換を行う半導体膜206上に、第2の導電型を示す半導体膜208を形成する。本実施の形態では、第2の導電型をn型とする。第2の導電型を示す半導体膜208は、実施の形態1に示す抵抗率が低いリンを有する非晶質半導体膜を用いて形成することができる。第2の導電型を示す半導体膜208は、第1の導電型を示す半導体膜204と同様に形成することができる。例えば、最小放電開始電圧を満たす電極間隔及び圧力を保持する反応室に、シリコンを含む堆積性気体と、水素と、ホスフィン水素希釈またはシラン希釈とを原料ガスとして供給した後、パルス変調された最小放電開始電圧を電極に印加して形成する。なお、本実施の形態では、光が基板200の裏面側図の下方から入射する構成としているため、第2の導電型を示す半導体膜208の導電型第2の導電型をn型としているが、開示する発明の一形態はこれに限定されない。第1の導電型をn型とする場合には、第2の導電型がp型となる。次に、図6Eに示すように、第2の導電型を示す半導体膜208上に第2の電極210を形成する。第2の電極210は、金属などの導電性材料を用いて形成する。例えば、アルミニウム、銀、チタン、タンタルなどの光を反射しやすい材料を用いて形成することができる。この場合、半導体膜206において吸収しきれなかった光を再度、半導体膜206に入射させることができ、光電変換効率を向上させることが可能であるため、好適である。第2の電極210の形成方法としては、スパッタリング法、真空蒸着法、CVD法、塗布法、印刷法などがある。また、第2の電極210は、10nm乃至500nm、望ましくは、50nm乃至100nmの厚さで形成する。なお、本実施の形態では、光が基板200の裏面側図の下方から入射する構成とするため、透光性を有しない材料を用いて第2の電極210を形成しているが、第2の電極210の構成はこれに限られない。例えば、第2の電極210側図の上方から光が入射する構成とする場合には、第2の電極210は、第1の電極202に示す透光性を有する導電性材料を用いて形成することができる。なお、第2の電極210に接するように、低抵抗な導電性材料からなる補助電極を形成しても良い。上述の方法で、抵抗率が低い不純物元素を有する非晶質半導体膜を、第1の導電型を示す半導体膜及び第2の導電型を示す半導体膜の一以上に用いた光電変換装置を作製することができる。そして、これにより、光電変換装置の変換効率を高めることができる。なお、本実施の形態では、一つのユニットセルを有する光電変換装置を示したが、適宜二つ以上のユニットセルを積層した、光電変換装置とすることができる。本実施の形態は、他の実施の形態と適宜組み合わせて用いることができる。実施の形態6本明細書に開示する半導体装置は、電子ペーパーとして適用することができる。電子ペーパーは、情報を表示するものであればあらゆる分野の電子機器に用いることが可能である。例えば、電子ペーパーを用いて、電子書籍電子ブック、ポスター、デジタルサイネージ、PIDPublicInformationDisplay、電車などの乗り物の車内広告、クレジットカード等の各種カードにおける表示等に適用することができる。電子機器の一例を図7に示す。図7は、電子書籍の一例を示している。例えば、電子書籍2700は、筐体2701および筐体2703の2つの筐体で構成されている。筐体2701および筐体2703は、軸部2711により一体とされており、該軸部2711を軸として開閉動作を行うことができる。このような構成により、紙の書籍のような動作を行うことが可能となる。筐体2701には表示部2705及び光電変換装置2706が組み込まれ、筐体2703には表示部2707及び光電変換装置2708が組み込まれている。表示部2705および表示部2707は、続き画面を表示する構成としてもよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とすることで、例えば右側の表示部図7では表示部2705に文章を表示し、左側の表示部図7では表示部2707に画像を表示することができる。また、図7では、筐体2701に操作部などを備えた例を示している。例えば、筐体2701において、電源スイッチ2721、操作キー2723、スピーカ2725などを備えている。操作キー2723により、頁を送ることができる。なお、筐体の表示部と同一面にキーボードやポインティングデバイスなどを備える構成としてもよい。また、筐体の裏面や側面に、外部接続用端子イヤホン端子、USB端子、またはACアダプタおよびUSBケーブルなどの各種ケーブルと接続可能な端子など、記録媒体挿入部などを備える構成としてもよい。さらに、電子書籍2700は、電子辞書としての機能を持たせた構成としてもよい。また、電子書籍2700は、無線で情報を送受信できる構成としてもよい。無線により、電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすることも可能である。実施の形態7本明細書に開示する半導体装置は、さまざまな電子機器遊技機も含むに適用することができる。電子機器としては、例えば、テレビジョン装置テレビ、またはテレビジョン受信機ともいう、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯電話機携帯電話、携帯電話装置ともいう、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げられる。図8Aは、テレビジョン装置の一例を示している。テレビジョン装置9600は、筐体9601に表示部9603が組み込まれている。表示部9603により、映像を表示することが可能である。また、ここでは、スタンド9605により筐体9601を支持した構成を示している。テレビジョン装置9600の操作は、筐体9601が備える操作スイッチや、別体のリモコン操作機9610により行うことができる。リモコン操作機9610が備える操作キー9609により、チャンネルや音量の操作を行うことができ、表示部9603に表示される映像を操作することができる。また、リモコン操作機9610に、当該リモコン操作機9610から出力する情報を表示する表示部9607を設ける構成としてもよい。なお、テレビジョン装置9600は、受信機やモデムなどを備えた構成とする。受信機により一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線による通信ネットワークに接続することにより、一方向送信者から受信者または双方向送信者と受信者間、あるいは受信者間同士などの情報通信を行うことも可能である。図8Bは、デジタルフォトフレームの一例を示している。例えば、デジタルフォトフレーム9700は、筐体9701に表示部9703が組み込まれている。表示部9703は、各種画像を表示することが可能であり、例えばデジタルカメラなどで撮影した画像データを表示させることで、通常の写真立てと同様に機能させることができる。なお、デジタルフォトフレーム9700は、操作部、外部接続用端子USB端子、USBケーブルなどの各種ケーブルと接続可能な端子など、記録媒体挿入部などを備える構成とする。これらの構成は、表示部と同一面に組み込まれていてもよいが、側面や裏面に備えるとデザイン性が向上するため好ましい。例えば、デジタルフォトフレームの記録媒体挿入部に、デジタルカメラで撮影した画像データを記憶したメモリを挿入して画像データを取り込み、取り込んだ画像データを表示部9703に表示させることができる。また、デジタルフォトフレーム9700は、無線で情報を送受信できる構成としてもよい。無線により、所望の画像データを取り込み、表示させる構成とすることもできる。本実施例では、反応室内の圧力、電極間隔、及び放電開始電力から、各電極間隔における最小放電開始電力が求められ、当該最小放電開始電力となる条件において、パルス変調した電力を電極に投入して形成した不純物半導体膜の抵抗率について、図9及び図10を用いて説明する。ここでは、不純物元素を有する非晶質半導体膜としてリンを有するアモルファスシリコン膜を形成した。はじめに、各電極間隔及び圧力によるグロー放電の確認を行った。ここでは、リンを有するアモルファスシリコン膜を堆積する条件を用いて、放電の確認を行った。リンを有するアモルファスシリコン膜の堆積条件は、シランの流量を82sccm、シラン希釈された5のホスフィンの流量を18sccm、水素の流量を1400sccmとして原料ガスを導入して、RF電源周波数を13.56MHz、上部電極の温度を200度、下部電極の温度を300度とした。また、電極間隔距離を7mm、8mm、10mm、12mm、15mmとし、反応室内の圧力を450Pa、750Pa、1050Pa、1350Pa、1650Paとして、それぞれの条件でグロー放電が生じる電力放電開始電力を調べた。各電極間隔における圧力及び放電開始電力の関係を図9Aに示す。図9Aの横軸は圧力、縦軸は放電開始電力であり、四角印は電極間隔が7mm、丸印は電極間隔が8mm、三角印は電極間隔が10mm、菱形印は電極間隔が12mm、バツ印は電極間隔が15mmのときの、各圧力における放電開始電力を示す。ここでは、高周波電力を電極に投入しているため、縦軸は電力で示される。図9Aに示す電極間隔、圧力、及び放電開始電力の関係について、図9Bに示す。図9Bの横軸は圧力及び電極間隔の積であり、縦軸は放電開始電力の平方根である。なお、電力の平方根はおよそ電圧に比例するため、ここでは、縦軸を放電開始電力の平方根で示す。図9Aより、電極間隔が8mmのとき、反応室の圧力が1350Paで最小放電開始電力が20Wとなる。また、電極間隔が10mmのとき、反応室の圧力が750Paで最小放電開始電力が15Wとなる。即ち、圧力が450Paから1650Paの間では、電極間隔が8mm及び10mmの時に最小放電開始電圧を有することがわかる。また、図9Bに示す曲線より、各圧力及び電極間隔においてパッシェンの法則を満たしていることがわかる。次に、電極間隔が8mmのときに放電開始電力が最小となる圧力1350Paと、電極間隔が10mmのときに放電開始電力が最小となる圧力750Paそれぞれにおいて、パルス変調した電力または連続発振による電力を電極に投入して、不純物元素を有する非晶質半導体膜を形成した後、各試料において抵抗率を測定した。ここでは、不純物元素を有する非晶質半導体膜として、リンを有するアモルファスシリコン膜を、厚さが200nmとなるように形成した。リンを有するアモルファスシリコン膜の堆積条件は、共通条件として、原料ガスをシランの流量を82sccm、シラン希釈された5のホスフィンの流量を18sccm、及び水素の流量を1400sccmとし、RF電源周波数を13.56MHz、上部電極の温度を200度、下部電極の温度を300度とを共通条件とし、且つ条件1または条件2を用いてプラズマ放電を行った。条件1電極間隔距離を8mm、反応室の圧力を1350Pa、投入電力を20W条件2電極間隔距離を10mm、反応室の圧力を750Pa、投入電力を15W各条件において、放電条件を以下のようにして、リンを有するアモルファスシリコン膜を堆積した。連続発振CWによる放電RF電源周波数のオン及びオフ状態の周波数が10kHzであり、デューティー比が70となるパルス変調による放電オン時間が70μ秒、オフ時間が30μ秒RF電源周波数のオン及びオフ状態の周波数が10kHzであり、デューティー比が50となるパルス変調による放電オン時間が50μ秒、オフ時間が50μ秒RF電源周波数のオン及びオフ状態の周波数が10kHzであり、デューティー比が30となるパルス変調による放電オン時間が30μ秒、オフ時間が70μ秒上記条件により形成されたリンを有するアモルファスシリコン膜の抵抗率を図10に示す。なお、丸印は条件1を示し、三角印は条件2を示す。図10より、連続発振による放電を用いて形成したリンを有するアモルファスシリコン膜の抵抗率と比較して、パルス変調した電力を電極に投入してグロー放電を生じさせて形成したリンを有するアモルファスシリコン膜の方が、抵抗率が低減していることがわかる。以上のことから、放電開始電圧が最小となる電極間隔及び圧力において、パルス変調した電力を電極に投入したグロー放電で不純物元素を有する非晶質半導体膜を形成することで、抵抗率を低減することができる。"