"それぞれが、発光部、及び、発光部を駆動するための駆動回路を備えた発光素子を、複数、有する表示装置であって、駆動回路は、少なくとも、Aソース/ドレイン領域、チャネル形成領域及びゲート電極を備えた駆動トランジスタ、Bソース/ドレイン領域、チャネル形成領域及びゲート電極を備えた映像信号書込みトランジスタ、並びに、C容量部、から構成されており、駆動トランジスタにおいて、A-1一方のソース/ドレイン領域は、電流供給線に接続されており、A-2他方のソース/ドレイン領域は、発光部に接続され、且つ、容量部の一端に接続されており、第2ノードを構成し、A-3ゲート電極は、映像信号書込みトランジスタの他方のソース/ドレイン領域に接続され、且つ、容量部の他端に接続されており、第1ノードを構成し、映像信号書込みトランジスタにおいて、B-1一方のソース/ドレイン領域は、データ線に接続されており、B-2ゲート電極は、走査線に接続されており、駆動トランジスタは、第1導電型のシリコン半導体基板に形成された第2導電型の第1ウエル内に形成された第1導電型の第2ウエル内に形成されており、映像信号書込みトランジスタは、第1導電型のシリコン半導体基板に形成されており、駆動トランジスタの他方のソース/ドレイン領域と第2ウエルとは電気的に接続されている表示装置。映像信号書込みトランジスタは、第1導電型のシリコン半導体基板に形成された第1導電型の第3ウエル内に形成されており、第3ウエルは、全ての発光素子において同じ電位とされる請求項1に記載の表示装置。第1ウエルは、発光素子毎に電気的に分離されている請求項1又は請求項2に記載の表示装置。請求項1乃至請求項3のいすれか1項に記載の表示装置を備えた電子機器。ところで、nチャネル型の駆動トランジスタTDrvから構成されたこのような駆動回路をシリコン半導体基板に設けられたp型ウエル内に形成する場合、動作の安定化のため、p型ウエルを一定の電位とする構成、例えば、p型ウエルを接地する構成が考えられる。云い換えれば、駆動トランジスタTDrvを4端子型トランジスタとみなしたとき、バックゲート端子を接地する構成が考えられる。しかしながら、このような構成を採用した場合、以下のような問題が発生し得る。即ち、このような駆動回路を用いた発光部ELPの発光時にあっては、上述したとおり、第2ノードND2の電位が上昇する。然るに、p型ウエルの電位に変化は無いが故に、p型ウエルと駆動トランジスタTDrvのソース領域との間の電位Vbsが上昇し、所謂バックゲート効果に起因して駆動トランジスタTDrvを流れる電流Idsが減少する。その結果、発光部ELPの輝度が所望の輝度よりも低くなってしまう。従って、このような現象を解決するためには、映像信号出力回路102から出力される信号の値を、バックゲート効果を見越して、増加させなければならず、有機EL表示装置の消費電力が増加するといった問題が生じ得る。また、発光部ELPに劣化が生じた場合、図23のBに模式図を示すように、発光部ELPのI-V特性が劣化する。従って、劣化前と同じ電流を発光部ELPに流すためには、アノード電極の電位をより高くしなければならない。然るに、アノード電極第2ノードND2に相当するの電位をより高くした場合、やはり、バックゲート効果に起因して上述したと同様の問題が生じ得る。従って、本開示の目的は、バックゲート効果の発生を抑制し得る構成、構造を有する表示装置、及び、係る表示装置を備えた電子機器を提供することにある。上記の目的を達成するための本開示の表示装置は、それぞれが、発光部、及び、発光部を駆動するための駆動回路を備えた発光素子を、複数、有する表示装置であって、駆動回路は、少なくとも、Aソース/ドレイン領域、チャネル形成領域及びゲート電極を備えた駆動トランジスタ、Bソース/ドレイン領域、チャネル形成領域及びゲート電極を備えた映像信号書込みトランジスタ、並びに、C容量部、から構成されており、駆動トランジスタにおいて、A-1一方のソース/ドレイン領域は、電流供給線に接続されており、A-2他方のソース/ドレイン領域は、発光部に接続され、且つ、容量部の一端に接続されており、第2ノードを構成し、A-3ゲート電極は、映像信号書込みトランジスタの他方のソース/ドレイン領域に接続され、且つ、容量部の他端に接続されており、第1ノードを構成し、映像信号書込みトランジスタにおいて、B-1一方のソース/ドレイン領域は、データ線に接続されており、B-2ゲート電極は、走査線に接続されており、駆動トランジスタは、第1導電型のシリコン半導体基板に形成された第2導電型の第1ウエル内に形成された第1導電型の第2ウエル内に形成されており、映像信号書込みトランジスタは、第1導電型のシリコン半導体基板に形成されており、駆動トランジスタの他方のソース/ドレイン領域と第2ウエルとは電気的に接続されている。上記の目的を達成するための本開示の電子機器は、上記の本開示の表示装置を備えている。本開示の表示装置あるいは電子機器に備えられた表示装置にあっては、駆動トランジスタの他方のソース/ドレイン領域と第2ウエルとが電気的に接続されているが故に、駆動トランジスタの他方のソース/ドレイン領域の電位が上昇し、あるいは又、電圧が増加したとき、第2ウエルの電位も上昇し、あるいは又、電圧が増加する。従って、バックゲート効果基板バイアス効果とも呼ばれるの発生を抑制することができ、駆動回路の安定した動作を達成することができるし、表示装置あるいは電子機器の消費電力の増加を招くこともない。以下、図面を参照して、実施例に基づき本開示を説明するが、本開示は実施例に限定されるものではなく、実施例における種々の数値や材料は例示である。尚、説明は、以下の順序で行う。1.本開示の表示装置及び電子機器、全般に関する説明2.実施例1本開示の表示装置及び電子機器3.実施例2実施例1の変形4.実施例3実施例1の別の変形。5Tr/1C駆動回路5.実施例4実施例1の別の変形。4Tr/1C駆動回路6.実施例5実施例1の別の変形。3Tr/1C駆動回路7.実施例6実施例1の別の変形。2Tr/1C駆動回路、その他[本開示の表示装置及び電子機器、全般に関する説明]本開示の表示装置あるいは電子機器に備えられた表示装置において、映像信号書込みトランジスタは、第1導電型のシリコン半導体基板に形成された第1導電型の第3ウエル内に形成されており、第3ウエルは、全ての発光素子において同じ電位とされる形態とすることができる。また、このような形態を含む本開示の表示装置あるいは電子機器に備えられた表示装置において、第1ウエルは、発光素子毎に電気的に分離されている形態とすることができる。尚、第1導電型としてp型を、第2導電型としてn型を例示することができるが、これに限定するものではなく、第1導電型をn型とし、第2導電型をp型としてもよい。本開示の表示装置あるいは電子機器に備えられた表示装置において、電流供給線は電流供給部に接続されており、データ線は映像信号出力回路に接続されており、走査線は走査回路に接続されている。これらの電流供給部、映像信号出力回路、走査回路は、通常、表示装置に含まれる。駆動回路は、例えば、2つのトランジスタ駆動トランジスタ及び映像信号書込みトランジスタと1つの容量部から成る駆動回路2Tr/1C駆動回路と呼ぶ、3つのトランジスタ駆動トランジスタ、映像信号書込みトランジスタ及び1つのトランジスタと1つの容量部から成る駆動回路3Tr/1C駆動回路と呼ぶ、4つのトランジスタ駆動トランジスタ、映像信号書込みトランジスタ及び2つのトランジスタと1つの容量部から成る駆動回路4Tr/1C駆動回路と呼ぶ、あるいは又、5つのトランジスタ駆動トランジスタ、映像信号書込みトランジスタ及び3つのトランジスタと1つの容量部から成る駆動回路5Tr/1C駆動回路と呼ぶから構成することができる。また、発光部は、具体的には、有機エレクトロルミネッセンス発光部有機EL発光部から構成することができる。駆動トランジスタの他方のソース/ドレイン領域と第2ウエルとは電気的に接続されているが、具体的には、例えば、第2ウエルの表面領域に第1導電型を有する接続領域を設け、接続領域と駆動トランジスタの他方のソース/ドレイン領域とを接触させ、あるいは又、導電材料層を介して接続すればよいし、あるいは又、接続領域と駆動トランジスタの他方のソース/ドレイン領域とを、コンタクトホール及び配線等を介して電気的に接続すればよい。本開示の表示装置あるいは電子機器に備えられた表示装置は、所謂モノクロ表示の構成であってもよいし、1つの画素が複数の副画素から構成されている構成、具体的には、1つの画素が、赤色発光副画素、緑色発光副画素及び青色発光副画素の3つの副画素から構成されている形態とすることもできる。更には、これらの3種の副画素に更に1種類あるいは複数種類の副画素を加えた1組例えば、輝度向上のために白色光を発光する副画素を加えた1組、色再現範囲を拡大するために補色を発光する副画素を加えた1組、色再現範囲を拡大するためにイエローを発光する副画素を加えた1組、色再現範囲を拡大するためにイエロー及びシアンを発光する副画素を加えた1組から構成することもできる。本開示の表示装置あるいは電子機器に備えられた表示装置において、電流供給部、映像信号出力回路、走査回路等の各種の回路、電流供給線、データ線、走査線等の各種の配線、発光部の構成、構造は、周知の構成、構造とすることができる。具体的には、例えば有機EL発光部から構成された発光部は、例えば、アノード電極、有機材料層例えば、正孔輸送層、発光層及び電子輸送層が積層された構造を有する並びにカソード電極等から構成することができる。駆動回路を構成する容量部は、一方の電極、他方の電極、及び、これらの電極に挟まれた誘電体層絶縁層から構成することができる。駆動回路を構成するトランジスタ及び容量部はシリコン半導体基板に形成され、発光部は、例えば、層間絶縁層を介して、駆動回路を構成するトランジスタ及び容量部の上方に形成されている。また、駆動トランジスタの他方のソース/ドレイン領域は、発光部に備えられたアノード電極に、例えば、コンタクトホールを介して接続されている。実施例1は、本開示の表示装置及び電子機器、具体的には、有機EL表示装置、及び、有機EL表示装置を備えた電子機器に関する。以下、各実施例における表示装置あるいは電子機器に備えられた表示装置を総称して、単に、実施例の表示装置と呼ぶ。実施例1の表示装置における駆動回路を備えた発光素子の模式的な一部断面図を図1に示し、駆動回路を構成する駆動トランジスタ及び映像信号書込みトランジスタの部分を抽出した模式的な一部断面図を図2のAに示す。また、実施例1の表示装置における駆動回路を備えた発光素子の等価回路図但し、駆動回路を、2つのトランジスタTDrv,TSigと1つの容量部C1から成る駆動回路2Tr/1C駆動回路とした例を図20に示し、表示装置を構成する回路の概念図を図19に示す。尚、図1に示す模式的な一部断面図は、図面の簡素化を図るために、異なる垂直仮想平面で表示装置を切断したときの断面図が混在している。実施例1の表示装置は、発光素子1を、複数、有する表示装置である。そして、発光素子1のそれぞれは、発光部具体的には、有機EL発光部ELP、及び、発光部ELPを駆動するための駆動回路を備えている。表示装置は、N×M個の2次元マトリクス状に配列された画素から構成され、1つの画素は、3つの副画素赤色を発光する赤色発光副画素、緑色を発光する緑色発光副画素、及び、青色を発光する青色発光副画素から構成されている。ここで、実施例1の表示装置は、図19に回路の概念図を示すように、a電流供給部100、b走査回路101、c映像信号出力回路102、d第1の方向にN個、第1の方向とは異なる第2の方向具体的には、第1の方向に直交する方向にM個、合計N×M個の、2次元マトリクス状に配列された発光素子1、e電流供給部100に接続され、第1の方向に延びるM本の電流供給線CSL、f走査回路101に接続され、第1の方向に延びるM本の走査線SCL、並びに、g映像信号出力回路102に接続され、第2の方向に延びるN本のデータ線DTL、を備えている。尚、図19においては、3×3個の発光素子1を図示しているが、これは、あくまでも例示に過ぎない。また、電流供給部100や走査回路101は、走査線SCLや走査線SCLの一端に配されていてもよいし、両端に配されていてもよい。そして、駆動回路は、少なくとも、Aソース/ドレイン領域、チャネル形成領域及びゲート電極を備えた駆動トランジスタTDrv、Bソース/ドレイン領域、チャネル形成領域及びゲート電極を備えた映像信号書込みトランジスタTSig、並びに、C容量部C1、から構成されている。尚、駆動トランジスタTDrv及び映像信号書込みトランジスタTSigは、具体的には、MOSFETから成る。ここで、駆動トランジスタTDrvにおいて、A-1一方のソース/ドレイン領域24は、電流供給線CSLに接続されており、A-2他方のソース/ドレイン領域25は、発光部ELPに接続され、且つ、容量部C1の一端に接続されており、第2ノードND2を構成し、A-3ゲート電極21は、映像信号書込みトランジスタTSigの他方のソース/ドレイン領域35に接続され、且つ、容量部C1の他端に接続されており、第1ノードND1を構成する。一方、映像信号書込みトランジスタTSigにおいて、B-1一方のソース/ドレイン領域34は、データ線DTLに接続されており、B-2ゲート電極31は、走査線SCLに接続されている。容量部C1図1には、円で囲んだ部分で示すは、一方の電極41、他方の電極42、及び、これらの電極41,42に挟まれた誘電体層絶縁層43から構成されている。また、駆動トランジスタTDrvにおいて、一方のソース/ドレイン領域実施例にあっては、具体的には、発光部の発光時、ドレイン領域24として機能するソース/ドレイン領域。以下においても同様は、電流供給部100に接続されている。他方のソース/ドレイン領域実施例にあっては、具体的には、発光部の発光時、ソース領域25として機能するソース/ドレイン領域。以下においても同様は、発光部有機EL発光部ELPのアノード電極51に接続されており、且つ、容量部C1の他方の電極42に接続されている。ゲート電極21は、映像信号書込みトランジスタTSigの他方のソース/ドレイン領域実施例にあっては、具体的には、映像信号書込み時、ソース領域35として機能するソース/ドレイン領域。以下においても同様に接続され、且つ、容量部C1の一方の電極41に接続されており、第1ノードND1を構成する。映像信号書込みトランジスタTSigにおいて、一方のソース/ドレイン領域実施例にあっては、具体的には、映像信号書込み時、ドレイン領域34として機能するソース/ドレイン領域。以下においても同様は、データ線DTLに接続されており、ゲート電極31は、走査線SCLに接続されている。尚、参照番号15は素子分離領域を示し、参照番号22,32はゲート絶縁層を示し、参照番号23,33はゲートサイドウオールを示す。駆動トランジスタTDrvのドレイン領域24は、コンタクトホール及びコンタクトパッド70、電流供給線CSLを介して電流供給部100に接続されている。映像信号書込みトランジスタTSigのドレイン領域34は、別のコンタクトホール及びコンタクトパッド70、データ線DTLを介して映像信号出力回路102に接続されている。映像信号書込みトランジスタTSigのゲート電極31は、更に別のコンタクトホール及びコンタクトパッド70、走査線SCLを介して走査回路101に接続されている。容量部C1の他方の電極42は、発光部ELPに備えられたアノード電極51に、更に別のコンタクトホール及びコンタクトパッド70を介して接続されている。コンタクトホール及びコンタクトパッド70は、第1の方向に延びる走査線SCLや電流供給線CSLと短絡しないように設けられており、図1には、この状態が図示されている。駆動トランジスタTDrvは、第1導電型実施例にあっては、具体的には、p型のシリコン半導体基板10に形成された第2導電型実施例にあっては、具体的には、n型の第1ウエル11内に形成された第1導電型p型の第2ウエル12内に形成されている。また、映像信号書込みトランジスタTSigは、第1導電型p型のシリコン半導体基板10に形成された第1導電型p型の第3ウエル13内に形成されている。駆動トランジスタTDrvの他方のソース/ドレイン領域ソース領域25と第2ウエル12とは電気的に接続されている。具体的には、第2ウエル12の表面領域に、第1導電型pを有する接続領域26が設けられている。そして、接続領域26と駆動トランジスタTDrvの他方のソース/ドレイン領域25とは、コンタクトホール71及び配線等具体的には、容量部C1の他方の電極42を介して電気的に接続されている。第3ウエル13は、全ての発光素子において同じ電位とされている。具体的には、第3ウエル13は、シリコン半導体基板10を介して第1の所定の電位例えば、接地電位とされている。また、第1ウエル11は、発光素子1毎に電気的に分離されている。具体的には、各発光素子1を構成する駆動トランジスタTDrvは素子分離領域15によって囲まれており、第1ウエル11は、p型のシリコン半導体基板10から構成されたp型の半導体層によって囲まれている。第1ウエル11は、第2ウエル12に対するガードリングとして機能する。第1ウエル11は、図示しない配線を介して第2の所定の電位例えば、電源電位とされている。尚、実施例1の表示装置における駆動回路の変形例を備えた発光素子の模式的な一部断面図を図3に示すように、第3ウエル13と同様の第1導電型p型のウエル第4ウエル14を、駆動トランジスタTDrvを形成すべきシリコン半導体基板10の領域に、第3ウエル13の形成と同時に形成し、この第1導電型p型の第4ウエル14内に、第1ウエル11、第2ウエル12を設けてもよい。あるいは又、云い換えれば、実施例1の表示装置は、それぞれが、発光部、及び、発光部を駆動するための駆動回路を備えた発光素子を、複数、有し、駆動回路は、少なくとも、発光部ELP、容量部C1、MOSFETから成り、駆動信号輝度信号VSigを容量部C1に保持する映像信号書込みトランジスタTSig、及び、MOSFETから成り、容量部C1に保持された駆動信号輝度信号VSigに基づき、発光部ELPを駆動する駆動トランジスタTDrv、から構成されており、駆動トランジスタTDrvは、第1導電型のシリコン半導体基板10に形成された第2導電型の第1ウエル11内に形成された第1導電型の第2ウエル12内に形成されており、映像信号書込みトランジスタTSigは、第1導電型のシリコン半導体基板10に形成されており、駆動トランジスタTDrvの他方のソース/ドレイン領域と第2ウエル12とは電気的に接続されている。シリコン半導体基板10に設けられた駆動トランジスタTDrv及び映像信号書込みトランジスタTSigは、層間絶縁層61によって覆われている。そして、層間絶縁層61上に、容量部C1の他方の電極42及び誘電体層絶縁層43が形成されており、誘電体層絶縁層43の上に容量部C1の一方の電極41が形成されている。また、誘電体層絶縁層43及び容量部C1の一方の電極41の上に層間絶縁層62が形成され、層間絶縁層62の上に走査線SCLが形成されている。更には、層間絶縁層62及び走査線SCLの上に層間絶縁層63が形成され、層間絶縁層63の上にデータ線DTLが形成されている。また、層間絶縁層63及びデータ線DTLの上に層間絶縁層64が形成され、層間絶縁層64の上に電流供給線CSLが形成されている。更には、層間絶縁層64及び電流供給線CSLの上に層間絶縁層65が形成され、層間絶縁層65の上に、発光部ELPを構成するアノード電極51が形成されている。また、層間絶縁層65及びアノード電極51の上に、アノード電極51が底部に露出した開口部を有する層間絶縁層66が形成され、層間絶縁層66及びアノード電極51の上に、発光部ELPを構成する正孔輸送層、発光層、電子輸送層これらの積層構造体である有機材料層52、カソード電極53が形成され、カソード電極53上に絶縁層67が形成されている。絶縁層67の上には、図示しない接着層を介してガラス板図示せずが接着されている。場合によっては、有機材料層52及びカソード電極53のパターニングは不要である。走査線SCL、データ線DTL、電流供給線CSLの積層順は、上記の積層順に限定されるものではなく、本質的に任意である。以上に説明した発光素子1の製造は、周知の方法に基づき行うことができるし、発光素子1の製造に用いる各種の材料も周知の材料とすることができる。実施例1の駆動回路の動作の説明は、後述する実施例6において行う。実施例1の表示装置にあっては、駆動回路を構成する駆動トランジスタの他方のソース/ドレイン領域と第2ウエルとは電気的に接続されているが故に、駆動トランジスタの他方のソース/ドレイン領域の電位が上昇し、あるいは又、電圧が増加したとき、第2ウエルの電位も上昇し、あるいは又、電圧が増加する。従って、バックゲート効果の発生を抑制することができ、駆動回路の安定した動作を達成することができるし、表示装置の消費電力の増加を招くこともない。また、従来の技術にあっては、後述する発光部ELPにおける輝度を制御するための駆動信号輝度信号VSigの信号ダイナミックレンジを広く確保する必要があったが、本開示の駆動回路では信号ダイナミックレンジを狭く設定することが可能となり、データ線の充放電電流を抑制でき、表示装置の低消費電力化にも貢献できる。また、駆動トランジスタの他方のソース/ドレイン領域と第2ウエルとは電気的に接続されているが故に、発光部ELPに劣化が生じた場合、発光部ELPのI-V特性が劣化するので、アノード電極の電位をより高くした場合であっても、何らの問題も生じない。実施例2は、実施例1の変形である。実施例2の表示装置における駆動回路を構成する駆動トランジスタ及び映像信号書込みトランジスタの部分を抽出した模式的な一部断面図を図2のBに示す。実施例2にあっては、実施例1と同様に、第2ウエル12の表面領域に第1導電型pを有する接続領域26を設ける。ここで、実施例1と相違する点は、接続領域26及びソース領域25の表面に導電材料層27具体的には、金属シリサイド層を形成する点にあり、これによって、駆動トランジスタTDrvの他方のソース/ドレイン領域ソース領域25と第2ウエルとを確実に電気的に接続することができる。導電材料層27の形成は、具体的には、サリサイドSALICIDE=SelfALIgnedSiliCIDEプロセスに基づき行うことができる。即ち、駆動トランジスタTDrvのゲート絶縁層22の形成、ゲート電極21の形成、LDD構造形成のためのイオン注入、ゲートサイドウオール23の形成、イオン注入に基づくソース/ドレイン領域24,25の形成、イオン注入に基づく接続領域26の形成を実行した後、全面に金属層例えばコバルト層を形成する。そして、熱処理を施すことで、シリコン半導体基板10におけるシリコン原子と金属層における金属原子を反応させ、金属シリサイド層を形成することで、導電材料層27を形成する。尚、このとき、ゲート電極21の頂面にも金属シリサイド層を形成してもよい。その後、シリコン原子と未反応の金属層を除去し、更に、金属シリサイド層をアニール処理することで金属シリサイド層を安定化させる。こうして、駆動トランジスタTDrvの他方のソース/ドレイン領域ソース領域25と第2ウエルとを確実に電気的に接続する導電材料層27を得ることができる。実施例3あるいは後述する実施例4~実施例6にあっては、本開示の駆動回路の動作を行う。ここで、実施例3あるいは後述する実施例4~実施例6における駆動回路の駆動方法の概要は、例えば、以下のとおりである。即ち、駆動回路の駆動方法は、a第1ノードND1と第2ノードND2との間の電位差が、駆動トランジスタTDrvの閾値電圧Vthを越え、且つ、第2ノードND2と発光部ELPに備えられたカソード電極との間の電位差が、発光部ELPの閾値電圧VthELを越えないように、第1ノードND1に第1ノード初期化電圧を印加し、第2ノードND2に第2ノード初期化電圧を印加する前処理を行い、次いで、b第1ノードND1の電位を保った状態で、駆動トランジスタTDrvのドレイン領域の電位を前記工程aにおける第2ノードND2の電位よりも高くすることにより第2ノードND2の電位を上昇させ、以て、第1ノードND1と第2ノードND2との間の電位差を駆動トランジスタTDrvの閾値電圧Vthに近づける閾値電圧キャンセル処理を行い、その後、c走査線SCLからの信号によりオン状態とされた映像信号書込みトランジスタTSigを介して、データ線DTLから映像信号電圧を第1ノードND1に印加し、以て、駆動トランジスタTDrvをオン状態とする書込み処理を行い、次いで、d走査線SCLからの信号により映像信号書込みトランジスタTSigをオフ状態とすることにより第1ノードND1を浮遊状態とし、その後、e電源供給部100から駆動トランジスタTDrvを介して、第1ノードND1と第2ノードND2との間の電位差の値に応じた電流を発光部ELPに流すことにより、発光部ELPを駆動する、工程から成る。上述したとおり、前記工程bにおいて、第1ノードと第2ノードとの間の電位差を駆動トランジスタの閾値電圧に近づける閾値電圧キャンセル処理を行う。定性的には、閾値電圧キャンセル処理において、第1ノードND1と第2ノードND2との間の電位差換言すれば、駆動トランジスタTDrvのゲート電極22とソース領域25との間の電位差Vgsが駆動トランジスタTDrvの閾値電圧Vthに近づく程度は、閾値電圧キャンセル処理の時間により左右される。従って、例えば閾値電圧キャンセル処理の時間を充分長く確保した形態にあっては、第1ノードND1と第2ノードND2との間の電位差は駆動トランジスタTDrvの閾値電圧Vthに達し、駆動トランジスタTDrvはオフ状態となる。一方、例えば閾値電圧キャンセル処理の時間を短く設定せざるを得ない形態にあっては、第1ノードND1と第2ノードND2との間の電位差が駆動トランジスタTDrvの閾値電圧Vthより大きく、駆動トランジスタTDrvはオフ状態とはならない場合がある。閾値電圧キャンセル処理の結果として、必ずしも駆動トランジスタTDrvがオフ状態となることを要しない。各画素を構成する発光素子は、線順次駆動されるとし、表示フレームレートをFR回/秒とする。即ち、第m行目但し、m=1,2,3Mに配列されたN個の画素3×N個の副画素のそれぞれを構成する発光素子が同時に駆動される。換言すれば、1つの行を構成する各発光素子にあっては、その発光/非発光のタイミングは、それらが属する行単位で制御される。尚、1つの行を構成する各画素について映像信号を書込む処理は、全ての画素について同時に映像信号を書込む処理同時書込み処理であってもよいし、各画素毎に順次映像信号を書込む処理順次書込み処理であってもよい。いずれの書込み処理とするかは、発光素子や駆動回路の構成に応じて適宜選択すればよい。以下において、原則として、第m行目、第n列但し、n=1,2,3Nに位置する画素における1つの副画素を構成する発光素子に関する駆動、動作を説明するが、係る副画素あるいは発光素子を、以下、第n,m番目の副画素あるいは第n,m番目の発光素子と呼ぶ。そして、第m行目に配列された各発光素子の水平走査期間第m番目の水平走査期間が終了するまでに、各種の処理後述する閾値電圧キャンセル処理、書込み処理、移動度補正処理が行われる。尚、書込み処理や移動度補正処理は、第m番目の水平走査期間内に行われる必要がある。一方、発光素子や駆動回路の種類によっては、閾値電圧キャンセル処理やこれに伴う前処理を第m番目の水平走査期間より先行して行うことができる。そして、上述した各種の処理が全て終了した後、第m行目に配列された各発光素子を構成する発光部を発光させる。尚、上述した各種の処理が全て終了した後、直ちに発光部を発光させてもよいし、所定の期間例えば、所定の行数分の水平走査期間が経過した後に発光部を発光させてもよい。この所定の期間は、表示装置の仕様や発光素子、駆動回路の構成等に応じて、適宜設定することができる。尚、以下の説明においては、説明の便宜のため、各種の処理終了後、直ちに発光部を発光させるものとする。そして、第m行目に配列された各発光素子を構成する発光部の発光は、第mm’行目に配列された各発光素子の水平走査期間の開始直前まで継続される。ここで、m’は、表示装置の設計仕様によって決定される。即ち、或る表示フレームの第m行目に配列された各発光素子を構成する発光部の発光は、第mm’-1番目の水平走査期間まで継続される。一方、第mm’番目の水平走査期間の始期から、次の表示フレームにおける第m番目の水平走査期間内において書込み処理や移動度補正処理が完了するまで、第m行目に配列された各発光素子を構成する発光部は、非発光状態を維持する。上述した非発光状態の期間以下、単に、非発光期間と呼ぶ場合があるを設けることにより、アクティブマトリクス駆動に伴う残像ボケが低減され、動画品位をより優れたものとすることができる。但し、各副画素発光素子の発光状態/非発光状態は、以上に説明した状態に限定するものではない。また、水平走査期間の時間長は、1/FR×1/M秒未満の時間長である。mm’の値がMを越える場合、越えた分の水平走査期間は、次の表示フレームにおいて処理される。尚、以下の説明において、1つのトランジスタの有する2つのソース/ドレイン領域において、一方のソース/ドレイン領域という用語を、電流供給部や電源部に接続された側のソース/ドレイン領域といった意味において使用する場合がある。また、トランジスタがオン状態にあるとは、ソース/ドレイン領域間にチャネルが形成されている状態を意味する。係るトランジスタの一方のソース/ドレイン領域から他方のソース/ドレイン領域に電流が流れているか否かは問わない。一方、トランジスタがオフ状態にあるとは、ソース/ドレイン領域間にチャネルが形成されていない状態を意味する。また、或るトランジスタのソース/ドレイン領域が他のトランジスタのソース/ドレイン領域に接続されているとは、或るトランジスタのソース/ドレイン領域と他のトランジスタのソース/ドレイン領域とが同じ領域を占めている形態を包含する。更には、ソース/ドレイン領域は、不純物を含有したポリシリコンやアモルファスシリコン等の導電性物質から構成することができるだけでなく、金属、合金、導電性粒子、これらの積層構造、有機材料導電性高分子から成る層から構成することができる。また、以下の説明で用いるタイミングチャートにおいて、各期間を示す横軸の長さ時間長は模式的なものであり、各期間の時間長の割合を示すものではない。実施例3の駆動回路は、具体的には、5つのトランジスタと1つの容量部C1から構成された駆動回路5Tr/1C駆動回路である。実施例3の表示装置を構成する回路の概念図を図4に示し、5Tr/1C駆動回路の等価回路図を図5に示し、駆動のタイミングチャートを模式的に図6に示し、各トランジスタのオン/オフ状態等を模式的に図7のA~D及び図8のA~Eに示す。尚、図7のA~D、図8のA~E、後述する図12のA~D、図13のA~D、図17のA~D、図18のA~E、図22のA~Fにあっては、駆動トランジスタの他方のソース/ドレイン領域と第2ウエルとの電気的な接続の図示を省略した。ここで、5Tr/1C駆動回路は、実施例1あるいは実施例2において説明した映像信号書込みトランジスタTSig及び駆動トランジスタTDrv、並びに、発光制御トランジスタTELC、第1ノード初期化トランジスタTND1、第2ノード初期化トランジスタTND2の5つのトランジスタから構成され、更には、1つの容量部C1から構成されている。[発光制御トランジスタTELC]発光制御トランジスタTELCの一方のソース/ドレイン領域は、電流供給部電圧VCC100に接続され、発光制御トランジスタTELCの他方のソース/ドレイン領域は、駆動トランジスタTDrvの一方のソース/ドレイン領域に接続されている。また、発光制御トランジスタTELCのオン/オフ動作は、発光制御トランジスタTELCのゲート電極に接続された発光制御トランジスタ制御線CLELCによって制御される。[駆動トランジスタTDrv]駆動トランジスタTDrvの一方のソース/ドレイン領域は、上述のとおり、発光制御トランジスタTELCの他方のソース/ドレイン領域に接続されている。即ち、駆動トランジスタTDrvは、発光制御トランジスタTELCを介して、電流供給部100に接続されている。一方、駆動トランジスタTDrvの他方のソース/ドレイン領域は、1発光部ELPのアノード電極、2第2ノード初期化トランジスタTND2の他方のソース/ドレイン領域、及び、3容量部C1の一方の電極、に接続されており、第2ノードND2を構成する。また、駆動トランジスタTDrvのゲート電極は、1映像信号書込みトランジスタTSigの他方のソース/ドレイン領域、2第1ノード初期化トランジスタTND1の他方のソース/ドレイン領域、及び、3容量部C1の他方の電極、に接続されており、第1ノードND1を構成する。ここで、駆動トランジスタTDrvは、発光部ELPの発光状態においては、以下の式1に従ってドレイン電流Idsを流すように駆動される。発光部ELPの発光状態においては、駆動トランジスタTDrvの一方のソース/ドレイン領域はドレイン領域として働き、他方のソース/ドレイン領域はソース領域として働く。実施例1にて説明したとおり、以下、駆動トランジスタTDrvの一方のソース/ドレイン領域を単にドレイン領域と呼び、他方のソース/ドレイン領域を単にソース領域と呼ぶ場合がある。尚、μ:実効的な移動度L:チャネル長W:チャネル幅Vgs:ゲート電極とソース領域との間の電位差Vth:閾値電圧Cox:ゲート絶縁層の比誘電率×真空の誘電率/ゲート絶縁層の厚さk≡1/2W/LCoxとする。Ids=kμVgs-Vth21このドレイン電流Idsが発光部ELPを流れることで、発光部ELPが発光する。更には、このドレイン電流Idsの値の大小によって、発光部ELPにおける発光状態輝度が制御される。[映像信号書込みトランジスタTSig]映像信号書込みトランジスタTSigの他方のソース/ドレイン領域は、実施例1にて説明したとおり、駆動トランジスタTDrvのゲート電極に接続されている。一方、映像信号書込みトランジスタTSigの一方のソース/ドレイン領域は、データ線DTLに接続されている。そして、映像信号出力回路102から、データ線DTLを介して、発光部ELPにおける輝度を制御するための駆動信号輝度信号VSigが、一方のソース/ドレイン領域に供給される。尚、データ線DTLを介して、VSig以外の種々の信号電圧プリチャージ駆動のための信号や各種の基準電圧等が、一方のソース/ドレイン領域に供給されてもよい。また、映像信号書込みトランジスタTSigのオン/オフ動作は、映像信号書込みトランジスタTSigのゲート電極に接続された走査線SCLによって制御される。[第1ノード初期化トランジスタTND1]第1ノード初期化トランジスタTND1の他方のソース/ドレイン領域は、上述のとおり、駆動トランジスタTDrvのゲート電極に接続されている。一方、第1ノード初期化トランジスタTND1の一方のソース/ドレイン領域には、第1ノードND1の電位即ち、駆動トランジスタTDrvのゲート電極の電位を初期化するための電圧VOfsが供給される。また、第1ノード初期化トランジスタTND1のオン/オフ動作は、第1ノード初期化トランジスタTND1のゲート電極に接続された第1ノード初期化トランジスタ制御線AZND1によって制御される。第1ノード初期化トランジスタ制御線AZND1は、第1ノード初期化トランジスタ制御回路104に接続されている。[第2ノード初期化トランジスタTND2]第2ノード初期化トランジスタTND2の他方のソース/ドレイン領域は、上述のとおり、駆動トランジスタTDrvのソース領域に接続されている。一方、第2ノード初期化トランジスタTND2の一方のソース/ドレイン領域には、第2ノードND2の電位即ち、駆動トランジスタTDrvのソース領域の電位を初期化するための電圧VSSが供給される。また、第2ノード初期化トランジスタTND2のオン/オフ動作は、第2ノード初期化トランジスタTND2のゲート電極に接続された第2ノード初期化トランジスタ制御線AZND2によって制御される。第2ノード初期化トランジスタ制御線AZND2は、第2ノード初期化トランジスタ制御回路105に接続されている。[発光部ELP]発光部ELPのアノード電極は、上述のとおり、駆動トランジスタTDrvのソース領域に接続されている。一方、発光部ELPのカソード電極には、電圧VCatが印加される。発光部ELPの寄生容量を符号CELで表す。また、発光部ELPの発光に必要とされる閾値電圧をVthELとする。即ち、発光部ELPのアノード電極とカソード電極との間にVthEL以上の電圧が印加されると、発光部ELPは発光する。以下の説明において、電圧あるいは電位の値を以下のとおりとするが、これは、あくまでも説明のための値であり、これらの値に限定されるものではない。VSig:発光部ELPにおける輝度を制御するための駆動信号輝度信号0ボルト~10ボルトVCC:発光部ELPの発光を制御するための電流供給部の電圧20ボルトVOfs:駆動トランジスタTDrvのゲート電極の電位第1ノードND1の電位を初期化するための電圧0ボルトVSS:駆動トランジスタTDrvのソース領域の電位第2ノードND2の電位を初期化するための電圧-10ボルトVth:駆動トランジスタTDrvの閾値電圧3ボルトVCat:発光部ELPのカソード電極に印加される電圧0ボルトVthEL:発光部ELPの閾値電圧3ボルト以下、5Tr/1C駆動回路の動作説明を行う。尚、上述したように、各種の処理閾値電圧キャンセル処理、書込み処理、移動度補正処理が全て完了した後、直ちに発光状態が始まるものとして説明するが、これに限るものではない。後述する4Tr/1C駆動回路、3Tr/1C駆動回路、2Tr/1C駆動回路の説明においても同様である。[期間-TP51]図6及び図7のA参照この[期間-TP51]は、例えば、前の表示フレームにおける動作であり、前回の各種の処理完了後に第n,m番目の発光部ELPが発光状態にある期間である。即ち、第n,m番目の副画素を構成する発光部ELPには、後述する式5に基づくドレイン電流I’dsが流れており、第n,m番目の副画素を構成する発光部ELPの輝度は、係るドレイン電流I’dsに対応した値である。ここで、映像信号書込みトランジスタTSig、第1ノード初期化トランジスタTND1及び第2ノード初期化トランジスタTND2はオフ状態であり、発光制御トランジスタTELC及び駆動トランジスタTDrvはオン状態である。第n,m番目の発光部ELPの発光状態は、第mm’行目に配列された発光部ELPの水平走査期間の開始直前まで継続される。図6に示す[期間-TP50]~[期間-TP54]は、前回の各種の処理完了後の発光状態が終了した後から、次の書込み処理が行われる直前までの動作期間である。即ち、この[期間-TP50]~[期間-TP54]は、例えば、前の表示フレームにおける第mm’番目の水平走査期間の始期から、現表示フレームにおける第m-1番目の水平走査期間の終期までの或る時間長さの期間である。尚、[期間-TP51]~[期間-TP54]を、現表示フレームにおける第m番目の水平走査期間内に含む構成とすることもできる。そして、この[期間-TP50]~[期間-TP54]において、第n,m番目の発光部ELPは非発光状態にある。即ち、[期間-TP50]~[期間-TP51]、[期間-TP53]~[期間-TP54]においては、発光制御トランジスタTELCはオフ状態であるので、発光部ELPは発光しない。尚、[期間-TP52]においては、発光制御トランジスタTELCはオン状態となる。しかし、この期間においては後述する閾値電圧キャンセル処理が行われている。閾値電圧キャンセル処理の説明において詳しく述べるが、後述する式2を満たすことを前提とすれば、発光部ELPが発光することはない。以下、[期間-TP50]~[期間-TP54]の各期間について、先ず、説明する。尚、[期間-TP51]の始期や、[期間-TP51]~[期間-TP54]の各期間の長さは、表示装置の設計に応じて適宜設定すればよい。[期間-TP50]上述したように、この[期間-TP50]において、第n,m番目の発光部ELPは、非発光状態にある。映像信号書込みトランジスタTSig、第1ノード初期化トランジスタTND1、第2ノード初期化トランジスタTND2はオフ状態である。また、[期間-TP51]から[期間-TP50]に移る時点で、発光制御トランジスタTELCがオフ状態となるが故に、第2ノードND2駆動トランジスタTDrvのソース領域あるいは発光部ELPのアノード電極の電位は、VthELVCatまで低下し、発光部ELPは非発光状態となる。また、第2ノードND2の電位低下に倣うように、浮遊状態の第1ノードND1駆動トランジスタTDrvのゲート電極の電位も低下する。[期間-TP51]図7のB及びC参照この[期間-TP51]において、後述する閾値電圧キャンセル処理を行うための前処理が行われる。即ち、[期間-TP51]の開始時、第1ノード初期化トランジスタ制御回路104及び第2ノード初期化トランジスタ制御回路105の動作に基づき、第1ノード初期化トランジスタ制御線AZND1及び第2ノード初期化トランジスタ制御線AZND2をハイレベルとすることによって、第1ノード初期化トランジスタTND1及び第2ノード初期化トランジスタTND2をオン状態とする。その結果、第1ノードND1の電位は、VOfs例えば、0ボルトとなる。一方、第2ノードND2の電位は、VSS例えば、-10ボルトとなる。そして、この[期間-TP51]の完了以前において、第2ノード初期化トランジスタ制御回路105の動作に基づき、第2ノード初期化トランジスタ制御線AZND2をローレベルとすることによって、第2ノード初期化トランジスタTND2をオフ状態とする。尚、第1ノード初期化トランジスタTND1のオン状態及び第2ノード初期化トランジスタTND2を同時にオン状態としてもよいし、第1ノード初期化トランジスタTND1を先にオン状態としてもよいし、第2ノード初期化トランジスタTND2を先にオン状態としてもよい。以上の処理により、駆動トランジスタTDrvのゲート電極とソース領域との間の電位差がVth以上となり、駆動トランジスタTDrvはオン状態となる。[期間-TP52]図7のD参照次に、閾値電圧キャンセル処理が行われる。即ち、第1ノード初期化トランジスタTND1のオン状態を維持したまま、発光制御トランジスタ制御回路103の動作に基づき、発光制御トランジスタ制御線CLELCをハイレベルとすることによって、発光制御トランジスタTELCをオン状態とする。その結果、第1ノードND1の電位は変化しないがVOfs=0ボルトを維持、浮遊状態の第2ノードND2の電位は上昇し、第1ノードND1と第2ノードND2との間の電位差が駆動トランジスタTDrvの閾値電圧Vthに近づく。そして、駆動トランジスタTDrvのゲート電極とソース領域との間の電位差がVthに達すると、駆動トランジスタTDrvがオフ状態となる。具体的には、浮遊状態の第2ノードND2の電位がVOfs-Vth=-3ボルト>VSSに近づき、最終的にVOfs-Vthとなる。ここで、以下の式2が保証されていれば、云い換えれば、式2を満足するように電位を選択、決定しておけば、発光部ELPが発光することはない。尚、定性的には、閾値電圧キャンセル処理において、第1ノードND1と第2ノードND2との間の電位差換言すれば、駆動トランジスタTDrvのゲート電極とソース領域との間の電位差が駆動トランジスタTDrvの閾値電圧Vthに近づく程度は、閾値電圧キャンセル処理の時間により左右される。従って、例えば閾値電圧キャンセル処理の時間を充分長く確保した場合には、第1ノードND1と第2ノードND2との間の電位差は駆動トランジスタTDrvの閾値電圧Vthに達し、駆動トランジスタTDrvはオフ状態となる。一方、例えば閾値電圧キャンセル処理の時間を短く設定した場合には、第1ノードND1と第2ノードND2との間の電位差が駆動トランジスタTDrvの閾値電圧Vthより大きく、駆動トランジスタTDrvはオフ状態とはならない場合がある。即ち、閾値電圧キャンセル処理の結果として、必ずしも駆動トランジスタTDrvがオフ状態となることを要しない。VOfs-Vth<VthELVCat2この[期間-TP52]にあっては、第2ノードND2の電位は、例えば、最終的に、VOfs-Vthとなる。即ち、駆動トランジスタTDrvの閾値電圧Vth、及び、駆動トランジスタTDrvのゲート電極を初期化するための電圧VOfsのみに依存して、第2ノードND2の電位は決定される。云い換えれば、発光部ELPの閾値電圧VthELには依存しない。[期間-TP53]図8のA参照その後、第1ノード初期化トランジスタTND1のオン状態を維持したまま、発光制御トランジスタ制御回路103の動作に基づき、発光制御トランジスタ制御線CLELCをローレベルとすることによって、発光制御トランジスタTELCをオフ状態とする。その結果、第1ノードND1の電位は変化せずVOfs=0ボルトを維持、浮遊状態の第2ノードND2の電位も変化せず、VOfs-Vth=-3ボルトを保持する。[期間-TP54]図8のB参照次いで、第1ノード初期化トランジスタ制御回路104の動作に基づき、第1ノード初期化トランジスタ制御線AZND1をローレベルとすることによって、第1ノード初期化トランジスタTND1をオフ状態とする。第1ノードND1及び第2ノードND2の電位は、実質上、変化しない実際には、寄生容量等の静電結合により電位変化が生じ得るが、通常、これらは無視することができる。次いで、[期間-TP55]~[期間-TP57]の各期間について説明する。尚、後述するように、[期間-TP55]において書込み処理が行われ、[期間-TP56]において移動度補正処理が行われる。上述したように、これらの処理は、第m番目の水平走査期間内に行われる必要がある。説明の便宜のため、[期間-TP55]の始期と[期間-TP56]の終期とは、それぞれ、第m番目の水平走査期間の始期と終期とに一致するものとして説明する。[期間-TP55]図8のC参照その後、駆動トランジスタTDrvに対する書込み処理を実行する。具体的には、第1ノード初期化トランジスタTND1、第2ノード初期化トランジスタTND2、及び、発光制御トランジスタTELCのオフ状態を維持したまま、映像信号出力回路102の動作に基づき、データ線DTLの電位を、発光部ELPにおける輝度を制御するための駆動信号輝度信号VSigとし、次いで、走査回路101の動作に基づき、走査線SCLをハイレベルとすることによって、映像信号書込みトランジスタTSigをオン状態とする。その結果、第1ノードND1の電位は、VSigへと上昇する。ここで、容量部C1の容量は値c1であり、発光部ELPの寄生容量CELの容量は値cELである。そして、駆動トランジスタTDrvのゲート電極とソース領域との間の寄生容量の値をcgsとする。駆動トランジスタTDrvのゲート電極の電位がVOfsからVSig>VOfsに変化したとき、容量部C1の両端の電位第1ノードND1及び第2ノードND2の電位は、原則として変化する。即ち、駆動トランジスタTDrvのゲート電極の電位=第1ノードND1の電位の変化分VSig-VOfsに基づく電荷が、容量部C1、発光部ELPの寄生容量CEL、駆動トランジスタTDrvのゲート電極とソース領域との間の寄生容量に振り分けられる。然るに、値cELが、値c1及び値cgsと比較して十分に大きな値であれば、駆動トランジスタTDrvのゲート電極の電位の変化分VSig-VOfsに基づく駆動トランジスタTDrvのソース領域第2ノードND2の電位の変化は小さい。そして、一般に、発光部ELPの寄生容量CELの容量値cELは、容量部C1の容量値c1及び駆動トランジスタTDrvの寄生容量の値cgsよりも大きい。そこで、説明の便宜のため、特段の必要がある場合を除き、第1ノードND1の電位変化により生ずる第2ノードND2の電位変化は考慮せずに説明を行う。他の駆動回路においても同様である。図6に示した駆動のタイミングチャートも、第1ノードND1の電位変化により生ずる第2ノードND2の電位変化を考慮せずに示した。駆動トランジスタTDrvのゲート電極第1ノードND1の電位をVg、駆動トランジスタTDrvのソース領域第2ノードND2の電位をVsとしたとき、Vgの値、Vsの値は以下のとおりとなる。それ故、第1ノードND1と第2ノードND2の電位差、即ち、駆動トランジスタTDrvのゲート電極とソース領域との間の電位差Vgsは、以下の式3で表すことができる。Vg=VSigVs≒VOfs-VthVgs≒VSig-VOfs-Vth3即ち、駆動トランジスタTDrvに対する書込み処理において得られたVgsは、発光部ELPにおける輝度を制御するための駆動信号輝度信号VSig、駆動トランジスタTDrvの閾値電圧Vth、及び、駆動トランジスタTDrvのゲート電極を初期化するための電圧VOfsのみに依存している。そして、発光部ELPの閾値電圧VthELとは無関係である。[期間-TP56]図8のD参照その後、駆動トランジスタTDrvの移動度μの大小に基づく駆動トランジスタTDrvのソース領域第2ノードND2の電位の補正移動度補正処理を行う。一般に、駆動トランジスタTDrvをポリシリコン薄膜トランジスタ等から作製した場合、トランジスタ間で移動度μにばらつきが生じることは避け難い。従って、移動度μに差異がある複数の駆動トランジスタTDrvのゲート電極に同じ値の駆動信号VSigを印加したとしても、移動度μの大きい駆動トランジスタTDrvを流れるドレイン電流Idsと、移動度μの小さい駆動トランジスタTDrvを流れるドレイン電流Idsとの間に、差異が生じてしまう。そして、このような差異が生じると、表示装置の画面の均一性ユニフォーミティが損なわれてしまう。従って、具体的には、駆動トランジスタTDrvのオン状態を維持したまま、発光制御トランジスタ制御回路103の動作に基づき、発光制御トランジスタ制御線CLELCをハイレベルとすることによって、発光制御トランジスタTELCをオン状態とし、次いで、所定の時間t0が経過した後、走査回路101の動作に基づき、走査線SCLをローレベルとすることによって、映像信号書込みトランジスタTSigをオフ状態とし、第1ノードND1駆動トランジスタTDrvのゲート電極を浮遊状態とする。そして、以上の結果、駆動トランジスタTDrvの移動度μの値が大きい場合、駆動トランジスタTDrvのソース領域における電位の上昇量ΔV電位補正値は大きくなり、駆動トランジスタTDrvの移動度μの値が小さい場合、駆動トランジスタTDrvのソース領域における電位の上昇量ΔV電位補正値は小さくなる。ここで、駆動トランジスタTDrvのゲート電極とソース領域との間の電位差Vgsは、式3から以下の式4のように変形される。Vgs≒VSig-VOfs-Vth-ΔV4尚、移動度補正処理を実行するための所定の時間[期間-TP56]の全時間t0は、表示装置の設計の際、設計値として予め決定しておけばよい。また、このときの駆動トランジスタTDrvのソース領域における電位VOfs-VthΔVが以下の式2’を満足するように、[期間-TP56]の全時間t0は決定されている。そして、これによって、[期間-TP56]において、発光部ELPが発光することはない。更には、この移動度補正処理によって、係数k≡1/2W/LCoxのばらつきの補正も同時に行われる。VOfs-VthΔV<VthELVCat2’[期間-TP57]図8のE参照以上の操作によって、閾値電圧キャンセル処理、書込み処理、移動度補正処理が完了する。ところで、走査回路101の動作に基づき、走査線SCLがローレベルとなる結果、映像信号書込みトランジスタTSigがオフ状態となり、第1ノードND1、即ち、駆動トランジスタTDrvのゲート電極は浮遊状態となる。一方、発光制御トランジスタTELCはオン状態を維持しており、発光制御トランジスタTELCのドレイン領域は、発光部ELPの発光を制御するための電流供給部100電圧VCC、例えば20ボルトに接続された状態にある。従って、以上の結果として、第2ノードND2の電位は上昇する。ここで、上述したとおり、駆動トランジスタTDrvのゲート電極は浮遊状態にあり、しかも、容量部C1が存在するが故に、所謂ブートストラップ回路におけると同様の現象が駆動トランジスタTDrvのゲート電極に生じ、第1ノードND1の電位も上昇する。その結果、駆動トランジスタTDrvのゲート電極とソース領域との間の電位差Vgsは、式4の値を保持する。また、第2ノードND2の電位が上昇し、VthELVCatを越えるので、発光部ELPは発光を開始する。このとき、発光部ELPを流れる電流は、駆動トランジスタTDrvのドレイン領域からソース領域へと流れるドレイン電流Idsであるので、式1で表すことができる。ここで、式1と式4から、式1は、以下の式5のように変形することができる。Ids=kμVSig-VOfs-ΔV25従って、発光部ELPを流れる電流Idsは、例えば、VOfsを0ボルトに設定したとした場合、発光部ELPにおける輝度を制御するための駆動信号輝度信号VSigの値から、駆動トランジスタTDrvの移動度μに起因した第2ノードND2駆動トランジスタTDrvのソース領域における電位補正値ΔVの値を減じた値の2乗に比例する。云い換えれば、発光部ELPを流れる電流Idsは、発光部ELPの閾値電圧VthEL、及び、駆動トランジスタTDrvの閾値電圧Vthには依存しない。即ち、発光部ELPの発光量輝度は、発光部ELPの閾値電圧VthELの影響、及び、駆動トランジスタTDrvの閾値電圧Vthの影響を受けない。そして、第n,m番目の発光部ELPの輝度は、係る電流Idsに対応した値である。しかも、移動度μの大きな駆動トランジスタTDrvほど、電位補正値ΔVが大きくなるので、式4の左辺のVgsの値が小さくなる。従って、式5において、移動度μの値が大きくとも、VSig-VOfs-ΔV2の値が小さくなる結果、ドレイン電流Idsを補正することができる。即ち、移動度μの異なる駆動トランジスタTDrvにおいても、駆動信号輝度信号VSigの値が同じであれば、ドレイン電流Idsが略同じとなる結果、発光部ELPを流れ、発光部ELPの輝度を制御する電流Idsが均一化される。即ち、移動度μのばらつき更には、kのばらつきに起因する発光部の輝度のばらつきを補正することができる。発光部ELPの発光状態を第mm’-1番目の水平走査期間まで継続する。この時点は、[期間-TP51]の終わりに相当する。以上によって、発光部ELP[第n,m番目の副画素]の発光の動作が完了する。ここで、[期間-TP57]図8のE参照において、第2ノードND2の電位が上昇し、VthELVCatを越えると、発光部ELPの発光が開始されるが、この第2ノードND2の電位の上昇によってバックゲート効果が生じる場合、駆動トランジスタTDrvを流れる電流Idsが減少する。然るに、本開示の駆動回路にあっては、駆動トランジスタの他方のソース/ドレイン領域と第2ウエルとは電気的に接続されているので、この第2ノードND2の電位の上昇によって第2ウエルの電位も上昇し、第2ウエルと駆動トランジスタTDrvのソース領域との間の電位Vbsの値に変化が生じないので、バックゲート効果に起因した駆動トランジスタTDrvを流れる電流Idsの減少といった問題が生じることがない。以下に説明する実施例4~実施例6においても同様である。実施例4は、4Tr/1C駆動回路に関する。実施例4の駆動回路の概念図を図9に示し、4Tr/1C駆動回路の等価回路図を図10に示し、駆動のタイミングチャートを模式的に図11に示し、各トランジスタのオン/オフ状態等を模式的に図12のA~D及び図13のA~Dに示す。この4Tr/1C駆動回路においては、前述した5Tr/1C駆動回路から、第1ノード初期化トランジスタTND1が省略されている。即ち、この4Tr/1C駆動回路は、映像信号書込みトランジスタTSig、駆動トランジスタTDrv、発光制御トランジスタTELC、第2ノード初期化トランジスタTND2の4つのトランジスタから構成され、更には、1つの容量部C1から構成されている。[発光制御トランジスタTELC]発光制御トランジスタTELCの構成は、5Tr/1C駆動回路において説明した発光制御トランジスタTELCの構成と同じであるので、詳細な説明は省略する。[駆動トランジスタTDrv]駆動トランジスタTDrvの構成は、5Tr/1C駆動回路において説明した駆動トランジスタTDrvの構成と同じであるので、詳細な説明は省略する。[第2ノード初期化トランジスタTND2]第2ノード初期化トランジスタTND2の構成は、5Tr/1C駆動回路において説明した第2ノード初期化トランジスタTND2の構成と同じであるので、詳細な説明は省略する。[映像信号書込みトランジスタTSig]映像信号書込みトランジスタTSigの構成は、5Tr/1C駆動回路において説明した映像信号書込みトランジスタTSigの構成と同じであるので、詳細な説明は省略する。但し、映像信号書込みトランジスタTSigの一方のソース/ドレイン領域は、データ線DTLに接続されているが、映像信号出力回路102から、発光部ELPにおける輝度を制御するための駆動信号輝度信号VSigだけでなく、駆動トランジスタTDrvのゲート電極を初期化するための電圧VOfsも供給される。この点が、5Tr/1C駆動回路において説明した映像信号書込みトランジスタTSigの動作と相違している。尚、映像信号出力回路102から、データ線DTLを介して、VSigやVOfs以外の信号電圧例えば、プリチャージ駆動のための信号が、一方のソース/ドレイン領域に供給されてもよい。[発光部ELP]発光部ELPの構成は、5Tr/1C駆動回路において説明した発光部ELPの構成と同じであるので、詳細な説明は省略する。以下、4Tr/1C駆動回路の動作説明を行う。[期間-TP41]図11及び図12のA参照この[期間-TP41]は、例えば、前の表示フレームにおける動作であり、5Tr/1C駆動回路において説明した[期間-TP51]と同じ動作である。図11に示す[期間-TP40]~[期間-TP44]は、図6に示す[期間-TP50]~[期間-TP54]に対応する期間であり、次の書込み処理が行われる直前までの動作期間である。そして、5Tr/1C駆動回路と同様に、[期間-TP40]~[期間-TP44]において、第n,m番目の発光部ELPは非発光状態にある。但し、4Tr/1C駆動回路の動作においては、図6に示す[期間-TP45]~[期間-TP46]の他、[期間-TP42]~[期間-TP44]も第m番目の水平走査期間に包含される点が、5Tr/1C駆動回路の動作とは異なる。尚、説明の便宜のため、[期間-TP42]の始期、及び、[期間-TP46]の終期は、それぞれ、第m番目の水平走査期間の始期、及び、終期に一致するものとして説明する。以下、[期間-TP40]~[期間-TP44]の各期間について、説明する。尚、5Tr/1C駆動回路において説明したと同様に、[期間-TP41]の始期や、[期間-TP41]~[期間-TP44]の各期間の長さは、表示装置の設計に応じて適宜設定すればよい。[期間-TP40]この[期間-TP40]は、例えば、前の表示フレームから現表示フレームにおける動作であり、5Tr/1C駆動回路において説明した[期間-TP50]と、実質的に同じ動作である。[期間-TP41]図12のB参照この[期間-TP41]は、5Tr/1C駆動回路において説明した[期間-TP51]に相当する。この[期間-TP41]において、後述する閾値電圧キャンセル処理を行うための前処理が行われる。[期間-TP41]の開始時、第2ノード初期化トランジスタ制御回路105の動作に基づき、第2ノード初期化トランジスタ制御線AZND2をハイレベルとすることによって、第2ノード初期化トランジスタTND2をオン状態とする。その結果、第2ノードND2の電位は、VSS例えば、-10ボルトとなる。また、第2ノードND2の電位低下に倣うように、浮遊状態の第1ノードND1駆動トランジスタTDrvのゲート電極の電位も低下する。尚、[期間-TP41]における第1ノードND1の電位は、[期間-TP41]における第1ノードND1の電位前フレームのVSigの値に応じて定まるにより左右されるので、一定の値をとるものではない。[期間-TP42]図12のC参照その後、映像信号出力回路102の動作に基づき、データ線DTLの電位をVOfsとし、走査回路101の動作に基づき、走査線SCLをハイレベルとすることによって、映像信号書込みトランジスタTSigをオン状態とする。その結果、第1ノードND1の電位は、VOfs例えば、0ボルトとなる。第2ノードND2の電位はVSS例えば、-10ボルトを保持する。その後、第2ノード初期化トランジスタ制御回路105の動作に基づき、第2ノード初期化トランジスタ制御線AZND2をローレベルとすることによって、第2ノード初期化トランジスタTND2をオフ状態とする。尚、[期間-TP41]の開始と同時に、あるいは、[期間-TP41]の途中で、映像信号書込みトランジスタTSigをオン状態としてもよい。以上の処理により、駆動トランジスタTDrvのゲート電極とソース領域との間の電位差がVth以上となり、駆動トランジスタTDrvはオン状態となる。[期間-TP43]図12のD参照次に、閾値電圧キャンセル処理が行われる。即ち、映像信号書込みトランジスタTSigのオン状態を維持したまま、発光制御トランジスタ制御回路103の動作に基づき、発光制御トランジスタ制御線CLELCをハイレベルとすることによって、発光制御トランジスタTELCをオン状態とする。その結果、第1ノードND1の電位は変化しないがVOfs=0ボルトを維持、浮遊状態の第2ノードND2の電位は上昇し、第1ノードND1と第2ノードND2との間の電位差が駆動トランジスタTDrvの閾値電圧Vthに近づく。そして、駆動トランジスタTDrvのゲート電極とソース領域との間の電位差がVthに達すると、駆動トランジスタTDrvがオフ状態となる。具体的には、浮遊状態の第2ノードND2の電位がVOfs-Vth=-3ボルトに近づき、最終的にVOfs-Vthとなる。ここで、上述した式2が保証されていれば、云い換えれば、式2を満足するように電位を選択、決定しておけば、発光部ELPが発光することはない。この[期間-TP43]にあっては、第2ノードND2の電位は、例えば、最終的に、VOfs-Vthとなる。即ち、駆動トランジスタTDrvの閾値電圧Vth、及び、駆動トランジスタTDrvのゲート電極を初期化するための電圧VOfsのみに依存して、第2ノードND2の電位は決定される。そして、発光部ELPの閾値電圧VthELとは無関係である。[期間-TP44]図13のA参照その後、映像信号書込みトランジスタTSigのオン状態を維持したまま、発光制御トランジスタ制御回路103の動作に基づき、発光制御トランジスタ制御線CLELCをローレベルとすることによって、発光制御トランジスタTELCをオフ状態とする。その結果、第1ノードND1の電位は変化せずVOfs=0ボルトを維持、浮遊状態の第2ノードND2の電位も、実質上、変化せず実際には、寄生容量等の静電結合により電位変化が生じ得るが、通常、これらは無視することができる、VOfs-Vth=-3ボルトを保持する。次いで、[期間-TP45]~[期間-TP47]の各期間について説明する。これらの期間は、5Tr/1C駆動回路において説明した[期間-TP55]~[期間-TP57]と、実質的に同じ動作である。[期間-TP45]図13のB参照次に、駆動トランジスタTDrvに対する書込み処理を実行する。具体的には、映像信号書込みトランジスタTSigのオン状態を維持し、第2ノード初期化トランジスタTND2、及び、発光制御トランジスタTELCのオフ状態を維持したまま、映像信号出力回路102の動作に基づき、データ線DTLの電位を、VOfsから、発光部ELPにおける輝度を制御するための駆動信号輝度信号VSigに切り替える。その結果、第1ノードND1の電位は、VSigへと上昇する。尚、映像信号書込みトランジスタTSigを、一旦、オフ状態とし、映像信号書込みトランジスタTSig、第2ノード初期化トランジスタTND2、及び、発光制御トランジスタTELCのオフ状態を維持したまま、映像信号出力回路102の動作に基づき、データ線DTLの電位を、発光部ELPにおける輝度を制御するための駆動信号輝度信号VSigに変更し、その後、第2ノード初期化トランジスタTND2、及び、発光制御トランジスタTELCのオフ状態を維持したまま、走査線SCLをハイレベルとすることによって、映像信号書込みトランジスタTSigをオン状態としてもよい。これによって、5Tr/1C駆動回路において説明したと同様に、第1ノードND1と第2ノードND2の電位差、即ち、駆動トランジスタTDrvのゲート電極とソース領域との間の電位差Vgsとして、式3で説明した値を得ることができる。即ち、4Tr/1C駆動回路においても、駆動トランジスタTDrvに対する書込み処理において得られたVgsは、発光部ELPにおける輝度を制御するための駆動信号輝度信号VSig、駆動トランジスタTDrvの閾値電圧Vth、及び、駆動トランジスタTDrvのゲート電極を初期化するための電圧VOfsのみに依存している。そして、発光部ELPの閾値電圧VthELとは無関係である。[期間-TP46]図13のC参照その後、駆動トランジスタTDrvの移動度μの大小に基づく駆動トランジスタTDrvのソース領域第2ノードND2の電位の補正移動度補正処理を行う。具体的には、5Tr/1C駆動回路において説明した[期間-TP56]と同じ動作を行えばよい。尚、移動度補正処理を実行するための所定の時間[期間-TP46]の全時間t0は、表示装置の設計の際、設計値として予め決定しておけばよい。[期間-TP47]図13のD参照以上の操作によって、閾値電圧キャンセル処理、書込み処理、移動度補正処理が完了する。そして、5Tr/1C駆動回路において説明した[期間-TP57]と同じ処理がなされ、第2ノードND2の電位が上昇し、VthELVCatを越えるので、発光部ELPは発光を開始する。このとき、発光部ELPを流れる電流は、前述した式5にて得ることができるので、発光部ELPを流れる電流Idsは、発光部ELPの閾値電圧VthEL、及び、駆動トランジスタTDrvの閾値電圧Vthには依存しない。即ち、発光部ELPの発光量輝度は、発光部ELPの閾値電圧VthELの影響、及び、駆動トランジスタTDrvの閾値電圧Vthの影響を受けない。加えて、駆動トランジスタTDrvにおける移動度μのばらつきに起因したドレイン電流Idsのばらつき発生を抑制することができる。そして、発光部ELPの発光状態を第mm’-1番目の水平走査期間まで継続する。この時点は、[期間-TP41]の終わりに相当する。以上によって、発光部ELP[第n,m番目の副画素]の発光の動作が完了する。実施例5は、3Tr/1C駆動回路に関する。実施例5の駆動回路の概念図を図14に示し、3Tr/1C駆動回路の等価回路図を図15に示し、駆動のタイミングチャートを模式的に図16に示し、各トランジスタのオン/オフ状態等を模式的に図17のA~D及び図18のA~Eに示す。この3Tr/1C駆動回路においては、前述した5Tr/1C駆動回路から、第1ノード初期化トランジスタTND1、及び、第2ノード初期化トランジスタTND2の2つのトランジスタが省略されている。即ち、この3Tr/1C駆動回路は、映像信号書込みトランジスタTSig、発光制御トランジスタTELC、及び、駆動トランジスタTDrvの3つのトランジスタから構成され、更には、1つの容量部C1から構成されている。[発光制御トランジスタTELC]発光制御トランジスタTELCの構成は、5Tr/1C駆動回路において説明した発光制御トランジスタTELCの構成と同じであるので、詳細な説明は省略する。[駆動トランジスタTDrv]駆動トランジスタTDrvの構成は、5Tr/1C駆動回路において説明した駆動トランジスタTDrvの構成と同じであるので、詳細な説明は省略する。[映像信号書込みトランジスタTSig]映像信号書込みトランジスタTSigの構成は、5Tr/1C駆動回路において説明した映像信号書込みトランジスタTSigの構成と同じであるので、詳細な説明は省略する。但し、映像信号書込みトランジスタTSigの一方のソース/ドレイン領域は、データ線DTLに接続されているが、映像信号出力回路102から、発光部ELPにおける輝度を制御するための駆動信号輝度信号VSigだけでなく、駆動トランジスタTDrvのゲート電極を初期化するための電圧VOfsH及び電圧VOfsLも供給される。この点が、5Tr/1C駆動回路において説明した映像信号書込みトランジスタTSigの動作と相違している。尚、映像信号出力回路102から、データ線DTLを介して、VSigやVOfsH/VOfsL以外の信号電圧例えば、プリチャージ駆動のための信号が、一方のソース/ドレイン領域に供給されてもよい。電圧VOfsH及び電圧VOfsLの値として、限定するものではないが、例えば、VOfsH=約30ボルトVOfsL=約0ボルトを例示することができる。[CELとC1の値の関係]後述するように、3Tr/1C駆動回路においては、データ線DTLを利用して第2ノードND2の電位を変化させる必要がある。上述した5Tr/1C駆動回路や4Tr/1Cの駆動回路においては、値cELは、値c1及び値cgsと比較して十分に大きな値であるとし、駆動トランジスタTDrvのゲート電極の電位の変化分VSig-VOfsに基づく駆動トランジスタTDrvのソース領域第2ノードND2の電位の変化を考慮せずに説明を行った後述する2Tr/1C駆動回路においても同様である。一方、3Tr/1C駆動回路においては、値c1を、設計上、他の駆動回路よりも大きい値例えば、値c1を値cELの約1/4~1/3程度に設定する。従って、他の駆動回路よりも、第1ノードND1の電位変化により生ずる第2ノードND2の電位変化の程度は大きい。このため、3Tr/1Cの説明においては、第1ノードND1の電位変化により生ずる第2ノードND2の電位変化を考慮して説明を行う。尚、図16に示した駆動のタイミングチャートも、第1ノードND1の電位変化により生ずる第2ノードND2の電位変化を考慮して示した。[発光部ELP]発光部ELPの構成は、5Tr/1C駆動回路において説明した発光部ELPの構成と同じであるので、詳細な説明は省略する。以下、3Tr/1C駆動回路の動作説明を行う。[期間-TP31]図16及び図17のA参照この[期間-TP31]は、例えば、前の表示フレームにおける動作であり、実質的に、5Tr/1C駆動回路において説明した[期間-TP51]と同じ動作である。図16に示す[期間-TP30]~[期間-TP34]は、図6に示す[期間-TP50]~[期間-TP54]に対応する期間であり、次の書込み処理が行われる直前までの動作期間である。そして、5Tr/1C駆動回路と同様に、[期間-TP30]~[期間-TP34]において、第n,m番目の発光部ELPは非発光状態にある。但し、3Tr/1C駆動回路の動作においては、図16に示すように、[期間-TP35]~[期間-TP36]の他、[期間-TP31]~[期間-TP34]も第m番目の水平走査期間に包含される点が、5Tr/1C駆動回路の動作とは異なる。尚、説明の便宜のため、[期間-TP31]の始期、及び、[期間-TP36]の終期は、それぞれ、第m番目の水平走査期間の始期、及び、終期に一致するものとして説明する。以下、[期間-TP30]~[期間-TP34]の各期間について、説明する。尚、5Tr/1C駆動回路において説明したと同様に、[期間-TP31]~[期間-TP34]の各期間の長さは、表示装置の設計に応じて適宜設定すればよい。[期間-TP30]図17のB参照この[期間-TP30]は、例えば、前の表示フレームから現表示フレームにおける動作であり、5Tr/1C駆動回路において説明した[期間-TP50]と、実質的に同じ動作である。[期間-TP31]図17のC参照そして、現表示フレームにおける第m行目の水平走査期間が開始する。[期間-TP31]の開始時、映像信号出力回路102の動作に基づき、データ線DTLの電位を、駆動トランジスタTDrvのゲート電極を初期化するための電圧VOfsHとし、次いで、走査回路101の動作に基づき、走査線SCLをハイレベルとすることによって、映像信号書込みトランジスタTSigをオン状態とする。その結果、第1ノードND1の電位は、VOfsHとなる。上述したように、容量部C1の値c1を、設計上、他の駆動回路よりも大きい値としたので、ソース領域の電位第2ノードND2の電位は上昇する。そして、発光部ELPの両端の電位差が閾値電圧VthELを超えるので、電位発光部ELPは導通状態となるが、駆動トランジスタTDrvのソース領域の電位は、再び、VthELVCatまで、直ちに低下する。尚、この過程において、発光部ELPが発光し得るが、発光は一瞬であり、実用上、問題とはならない。一方、駆動トランジスタTDrvのゲート電極は電圧VOfsHを保持する。[期間-TP32]図17のD参照その後、映像信号出力回路102の動作に基づき、データ線DTLの電位を、駆動トランジスタTDrvのゲート電極を初期化するための電圧VOfsHから電圧VOfsLへと変更することによって、第1ノードND1の電位は、VOfsLとなる。そして、第1ノードND1の電位の低下に伴い、第2ノードND2の電位も低下する。即ち、駆動トランジスタTDrvのゲート電極の電位の変化分VOfsL-VOfsHに基づく電荷が、容量部C1、発光部ELPの寄生容量CEL、駆動トランジスタTDrvのゲート電極とソース領域との間の寄生容量に振り分けられる。尚、後述する[期間-TP33]における動作の前提として、[期間-TP32]の終期において、第2ノードND2の電位がVOfsL-Vthよりも低いことが必要となる。VOfsHの値等は、この条件を満たすように設定されている。即ち、以上の処理により、駆動トランジスタTDrvのゲート電極とソース領域との間の電位差がVth以上となり、駆動トランジスタTDrvはオン状態となる。[期間-TP33]図18のA参照次に、閾値電圧キャンセル処理が行われる。即ち、映像信号書込みトランジスタTSigのオン状態を維持したまま、発光制御トランジスタ制御回路103の動作に基づき、発光制御トランジスタ制御線CLELCをハイレベルとすることによって、発光制御トランジスタTELCをオン状態とする。その結果、第1ノードND1の電位は変化しないがVOfsL=0ボルトを維持、浮遊状態の第2ノードND2の電位は上昇し、第1ノードND1と第2ノードND2との間の電位差が駆動トランジスタTDrvの閾値電圧Vthに近づく。そして、駆動トランジスタTDrvのゲート電極とソース領域との間の電位差がVthに達すると、駆動トランジスタTDrvがオフ状態となる。具体的には、浮遊状態の第2ノードND2の電位がVOfsL-Vth=-3ボルトに近づき、最終的にVOfsL-Vthとなる。ここで、上述した式2が保証されていれば、云い換えれば、式2を満足するように電位を選択、決定しておけば、発光部ELPが発光することはない。この[期間-TP33]にあっては、第2ノードND2の電位は、例えば、最終的に、VOfsL-Vthとなる。即ち、駆動トランジスタTDrvの閾値電圧Vth、及び、駆動トランジスタTDrvのゲート電極を初期化するための電圧VOfsLのみに依存して、第2ノードND2の電位は決定される。そして、発光部ELPの閾値電圧VthELとは無関係である。[期間-TP34]図18のB参照その後、映像信号書込みトランジスタTSigのオン状態を維持したまま、発光制御トランジスタ制御回路103の動作に基づき、発光制御トランジスタ制御線CLELCをローレベルとすることによって、発光制御トランジスタTELCをオフ状態とする。その結果、第1ノードND1の電位は変化せずVOfsL=0ボルトを維持、浮遊状態の第2ノードND2の電位も変化せず、VOfsL-Vth=-3ボルトを保持する。次いで、[期間-TP35]~[期間-TP37]の各期間について説明する。これらは、5Tr/1C駆動回路において説明した[期間-TP55]~[期間-TP57]と、実質的に同じ動作である。[期間-TP35]図18のC参照次に、駆動トランジスタTDrvに対する書込み処理を実行する。具体的には、映像信号書込みトランジスタTSigのオン状態を維持し、発光制御トランジスタTELCのオフ状態を維持したまま、映像信号出力回路102の動作に基づき、データ線DTLの電位を、発光部ELPにおける輝度を制御するための駆動信号輝度信号VSigとする。その結果、第1ノードND1の電位は、VSigへと上昇する。尚、映像信号書込みトランジスタTSigを、一旦、オフ状態とし、映像信号書込みトランジスタTSig、及び、発光制御トランジスタTELCのオフ状態を維持したまま、データ線DTLの電位を、発光部ELPにおける輝度を制御するための駆動信号輝度信号VSigに変更し、その後、発光制御トランジスタTELCのオフ状態を維持したまま、走査線SCLをハイレベルとすることによって、映像信号書込みトランジスタTSigをオン状態としてもよい。[期間-TP35]において、第1ノードND1の電位が、VOfsLからVSigへと上昇する。このため、第1ノードND1の電位変化により生ずる第2ノードND2の電位変化を考慮すると、第2ノードND1の電位も、若干、上昇する。即ち、第2ノードND1の電位を、VOfsL-VthαVSig-VOfsLと表すことができる。但し、0<α<1であり、αの値は容量部C1、発光部ELPの寄生容量CELの値等により定まる。これによって、5Tr/1C駆動回路において説明したと同様に、第1ノードND1と第2ノードND2の電位差、即ち、駆動トランジスタTDrvのゲート電極とソース領域との間の電位差Vgsとして、以下の式3’で説明した値を得ることができる。Vgs≒VSig-VOfsL-Vth-αVSig-VOfsL3’即ち、3Tr/1C駆動回路においても、駆動トランジスタTDrvに対する書込み処理において得られたVgsは、発光部ELPにおける輝度を制御するための駆動信号輝度信号VSig、駆動トランジスタTDrvの閾値電圧Vth、及び、駆動トランジスタTDrvのゲート電極を初期化するための電圧VOfsLのみに依存している。そして、発光部ELPの閾値電圧VthELとは無関係である。[期間-TP36]図18のD参照その後、駆動トランジスタTDrvの移動度μの大小に基づく駆動トランジスタTDrvのソース領域第2ノードND2の電位の補正移動度補正処理を行う。具体的には、5Tr/1C駆動回路において説明した[期間-TP56]と同じ動作を行えばよい。尚、移動度補正処理を実行するための所定の時間[期間-TP36]の全時間t0は、表示装置の設計の際、設計値として予め決定しておけばよい。[期間-TP37]図18のE参照以上の操作によって、閾値電圧キャンセル処理、書込み処理、移動度補正処理が完了する。そして、5Tr/1C駆動回路において説明した[期間-TP57]と同じ処理がなされ、第2ノードND2の電位が上昇し、VthELVCatを越えるので、発光部ELPは発光を開始する。このとき、発光部ELPを流れる電流は、前述した式5にて得ることができるので、発光部ELPを流れる電流Idsは、発光部ELPの閾値電圧VthEL、及び、駆動トランジスタTDrvの閾値電圧Vthには依存しない。即ち、発光部ELPの発光量輝度は、発光部ELPの閾値電圧VthELの影響、及び、駆動トランジスタTDrvの閾値電圧Vthの影響を受けない。加えて、駆動トランジスタTDrvにおける移動度μのばらつきに起因したドレイン電流Idsのばらつき発生を抑制することができる。そして、発光部ELPの発光状態を第mm’-1番目の水平走査期間まで継続する。この時点は、[期間-TP31]の終わりに相当する。以上によって、発光部ELP[第n,m番目の副画素]の発光の動作が完了する。実施例6は、2Tr/1C駆動回路に関する。実施例6の駆動回路の概念図を図19に示し、2Tr/1C駆動回路の等価回路図を図20に示し、駆動のタイミングチャートを模式的に図21に示し、各トランジスタのオン/オフ状態等を模式的に図22のA~Fに示す。この2Tr/1C駆動回路においては、前述した5Tr/1C駆動回路から、第1ノード初期化トランジスタTND1、発光制御トランジスタTELC、及び、第2ノード初期化トランジスタTND2の3つのトランジスタが省略されている。即ち、この2Tr/1C駆動回路は、映像信号書込みトランジスタTSig、及び、駆動トランジスタTDrvの2つのトランジスタから構成され、更には、1つの容量部C1から構成されている。[駆動トランジスタTDrv]駆動トランジスタTDrvの構成は、5Tr/1C駆動回路において説明した駆動トランジスタTDrvの構成と同じであるので、詳細な説明は省略する。但し、駆動トランジスタTDrvのドレイン領域は電流供給部100に接続されている。尚、電流供給部100からは、発光部ELPの発光を制御するための電圧VCCH、及び、駆動トランジスタTDrvのソース領域の電位を制御するための電圧VCCLが供給される。ここで、電圧VCCH及びVCCLの値として、VCCH=20ボルトVCCL=-10ボルトを例示することができるが、これらの値に限定するものではない。[映像信号書込みトランジスタTSig]映像信号書込みトランジスタTSigの構成は、5Tr/1C駆動回路において説明した映像信号書込みトランジスタTSigの構成と同じであるので、詳細な説明は省略する。[発光部ELP]発光部ELPの構成は、5Tr/1C駆動回路において説明した発光部ELPの構成と同じであるので、詳細な説明は省略する。以下、2Tr/1C駆動回路の動作説明を行う。[期間-TP21]図21及び図22のA参照この[期間-TP21]は、例えば、前の表示フレームにおける動作であり、実質的に、5Tr/1C駆動回路において説明した[期間-TP51]と同じ動作である。図21に示す[期間-TP20]~[期間-TP22]は、図6に示す[期間-TP50]~[期間-TP54]に対応する期間であり、次の書込み処理が行われる直前までの動作期間である。そして、5Tr/1C駆動回路と同様に、[期間-TP20]~[期間-TP22]において、第n,m番目の発光部ELPは非発光状態にある。但し、2Tr/1C駆動回路の動作においては、図21に示すように、[期間-TP23]の他、[期間-TP21]~[期間-TP22]も第m番目の水平走査期間に包含される点が、5Tr/1C駆動回路の動作とは異なる。尚、説明の便宜のため、[期間-TP21]の始期、及び、[期間-TP23]の終期は、それぞれ、第m番目の水平走査期間の始期、及び、終期に一致するものとして説明する。以下、[期間-TP20]~[期間-TP22]の各期間について、説明する。尚、5Tr/1C駆動回路において説明したと同様に、[期間-TP21]~[期間-TP23]の各期間の長さは、表示装置の設計に応じて適宜設定すればよい。[期間-TP20]図22のB参照この[期間-TP20]は、例えば、前の表示フレームから現表示フレームにおける動作である。即ち、この[期間-TP20]は、前の表示フレームにおける第mm’番目の水平走査期間から、現表示フレームにおける第m-1番目の水平走査期間までの期間である。そして、この[期間-TP20]において、第n,m番目の発光部ELPは、非発光状態にある。ここで、[期間-TP21]から[期間-TP20]に移る時点で、電流供給部100から供給される電圧を、VCCHから電圧VCCLに切り替える。その結果、第2ノードND2駆動トランジスタTDrvのソース領域あるいは発光部ELPのアノード電極の電位はVCCLまで低下し、発光部ELPは非発光状態となる。また、第2ノードND2の電位低下に倣うように、浮遊状態の第1ノードND1駆動トランジスタTDrvのゲート電極の電位も低下する。[期間-TP21]図22のC参照そして、現表示フレームにおける第m行目の水平走査期間が開始する。[期間-TP21]の開始時、走査回路101の動作に基づき走査線SCLをハイレベルとすることによって、映像信号書込みトランジスタTSigをオン状態とする。その結果、第1ノードND1の電位は、VOfs例えば、0ボルトとなる。第2ノードND2の電位はVCCL例えば、-10ボルトを保持する。上記の処理により、駆動トランジスタTDrvのゲート電極とソース領域との間の電位差がVth以上となり、駆動トランジスタTDrvはオン状態となる。[期間-TP22]図22のD参照次に、閾値電圧キャンセル処理が行われる。即ち、映像信号書込みトランジスタTSigのオン状態を維持したまま、電流供給部100から供給される電圧を、VCCLから電圧VCCHに切り替える。その結果、第1ノードND1の電位は変化しないがVOfs=0ボルトを維持、浮遊状態の第2ノードND2の電位は上昇し、第1ノードND1と第2ノードND2との間の電位差が駆動トランジスタTDrvの閾値電圧Vthに近づく。そして、駆動トランジスタTDrvのゲート電極とソース領域との間の電位差がVthに達すると、駆動トランジスタTDrvがオフ状態となる。具体的には、浮遊状態の第2ノードND2の電位がVOfs-Vth=-3ボルトに近づき、最終的にVOfs-Vthとなる。ここで、上述した式2が保証されていれば、云い換えれば、式2を満足するように電位を選択、決定しておけば、発光部ELPが発光することはない。この[期間-TP22]にあっては、第2ノードND2の電位は、例えば、最終的に、VOfs-Vthとなる。即ち、駆動トランジスタTDrvの閾値電圧Vth、及び、駆動トランジスタTDrvのゲート電極を初期化するための電圧VOfsのみに依存して、第2ノードND2の電位は決定される。そして、発光部ELPの閾値電圧VthELとは無関係である。[期間-TP23]図22のE参照次に、駆動トランジスタTDrvに対する書込み処理、及び、駆動トランジスタTDrvの移動度μの大小に基づく駆動トランジスタTDrvのソース領域第2ノードND2の電位の補正移動度補正処理を行う。具体的には、映像信号書込みトランジスタTSigのオン状態を維持したまま、映像信号出力回路102の動作に基づき、データ線DTLの電位を、発光部ELPにおける輝度を制御するための駆動信号輝度信号VSigとする。その結果、第1ノードND1の電位はVSigへと上昇し、駆動トランジスタTDrvはオン状態となる。尚、映像信号書込みトランジスタTSigを、一旦、オフ状態とし、データ線DTLの電位を、発光部ELPにおける輝度を制御するための駆動信号輝度信号VSigに変更し、その後、走査線SCLをハイレベルとすることによって、映像信号書込みトランジスタTSigをオン状態とすることで、駆動トランジスタTDrvをオン状態としてもよい。5Tr/1C駆動回路において説明したと異なり、駆動トランジスタTDrvのドレイン領域には電流供給部100から電位VCCHが印加されているので、駆動トランジスタTDrvのソース領域の電位は上昇する。所定の時間t0が経過した後、走査線SCLをローレベルとすることによって、映像信号書込みトランジスタTSigをオフ状態とし、第1ノードND1駆動トランジスタTDrvのゲート電極を浮遊状態とする。尚、この[期間-TP23]の全時間t0は、第2ノードND2の電位がVOfs-VthΔVとなるように、表示装置の設計の際、設計値として予め決定しておけばよい。この[期間-TP23]にあっても、駆動トランジスタTDrvの移動度μの値が大きい場合、駆動トランジスタTDrvのソース領域における電位の上昇量ΔVは大きく、駆動トランジスタTDrvの移動度μの値が小さい場合、駆動トランジスタTDrvのソース領域における電位の上昇量ΔVは小さい。[期間-TP24]図22のF参照以上の操作によって、閾値電圧キャンセル処理、書込み処理、移動度補正処理が完了する。そして、5Tr/1C駆動回路において説明した[期間-TP57]と同じ処理がなされ、第2ノードND2の電位が上昇し、VthELVCatを越えるので、発光部ELPは発光を開始する。このとき、発光部ELPを流れる電流は、前述した式5にて得ることができるので、発光部ELPを流れる電流Idsは、発光部ELPの閾値電圧VthEL、及び、駆動トランジスタTDrvの閾値電圧Vthには依存しない。即ち、発光部ELPの発光量輝度は、発光部ELPの閾値電圧VthELの影響、及び、駆動トランジスタTDrvの閾値電圧Vthの影響を受けない。加えて、駆動トランジスタTDrvにおける移動度μのばらつきに起因したドレイン電流Idsのばらつき発生を抑制することができる。そして、発光部ELPの発光状態を第mm’-1番目の水平走査期間まで継続する。この時点は、[期間-TP21]の終わりに相当する。以上によって、発光部ELP[第n,m番目の副画素]の発光の動作が完了する。以上、本開示の表示装置及び電子機器を好ましい実施例に基づき説明したが、本開示の表示装置及び電子機器は、これらの実施例に限定するものではない。実施例において説明した表示装置や駆動回路の構成、構造は例示であり、適宜、変更することができるし、駆動方法も例示であり、適宜、変更することができる。例えば、2Tr/1C駆動回路の動作における[期間-TP23]を2つの期間、[期間-TP23]及び[期間-TP2’3]に分割し、[期間-TP23]において、前述したとおり、映像信号書込みトランジスタTSigを、一旦、オフ状態とし、データ線DTLの電位を、発光部ELPにおける輝度を制御するための駆動信号輝度信号VSigに変更し、その後、[期間-TP2’3]において、走査線SCLをハイレベルとすることによって、映像信号書込みトランジスタTSigをオン状態とすることで、駆動トランジスタTDrvをオン状態としてもよい。実施例においては、各種トランジスタをnチャネル型として説明したが、場合によっては、pチャネル型のトランジスタから駆動回路の一部あるいは全てを構成してもよい。また、本開示の表示装置は、例えば、テレビジョン受像機やデジタルカメラを構成するモニター装置、ビデオカメラを構成するモニター装置、パーソナルコンピュータを構成するモニター装置、PDA携帯情報端末,PersonalDigitalAssistant、携帯電話機やスマートホン、携帯型の音楽プレーヤ、ゲーム機、電子ブック、電子辞書における各種表示部、電子ビューファインダーElectronicViewFinder,EVFや頭部装着型ディスプレイHeadMountedDisplay,HMDに適用することができる。即ち、本開示の電子機器として、テレビジョン受像機やデジタルカメラ、ビデオカメラ、パーソナルコンピュータ、PDA、携帯電話機やスマートホン、携帯型の音楽プレーヤ、ゲーム機、電子ブック、電子辞書、電子ビューファインダーや頭部装着型ディスプレイを挙げることができ、これらの電子機器に本開示の表示装置が備えられている。実施例においては、表示部を、専ら、有機エレクトロルミネッセンス発光部から構成されているとして説明したが、発光部は、その他、無機エレクトロルミネッセンス発光部、LED発光部、半導体レーザー発光部等の自発光型の発光部から構成することもできる。"