{0001}面に対するオフ角が50°以上65°以下である主面を有する炭化珪素基板と、前記主面上に形成されたエピタキシャル成長層と、前記エピタキシャル成長層上に接触して形成された絶縁膜と、前記エピタキシャル成長層において前記絶縁膜と接触する領域を含むように形成され、導電型がp型であるp型ボディ領域と、前記p型ボディ領域内において前記エピタキシャル成長層の前記炭化珪素基板とは反対側の主面を含むように形成され、導電型がn型であるn型コンタクト領域と、前記エピタキシャル成長層上に前記n型コンタクト領域と接触するように形成されたコンタクト電極とを備え、前記p型ボディ領域におけるp型不純物密度は5×1017cm-3以上であり、前記コンタクト電極と前記p型ボディ領域とは直接接触している、半導体装置。前記主面のオフ方位と<01-10>方向とのなす角は5°以下となっている、請求項1に記載の半導体装置。前記主面の、<01-10>方向における{03-38}面に対するオフ角は-3°以上5°以下である、請求項2に記載の半導体装置。前記主面のオフ方位と<-2110>方向とのなす角は5°以下となっている、請求項1に記載の半導体装置。前記主面は、前記炭化珪素基板を構成する炭化珪素のカーボン面側の面である、請求項1~4のいずれか1項に記載の半導体装置。前記p型ボディ領域におけるp型不純物密度は1×1020cm-3以下である、請求項1~5のいずれか1項に記載の半導体装置。前記p型ボディ領域におけるp型不純物密度は5×1018cm-3以下である、請求項1~5のいずれか1項に記載の半導体装置。前記コンタクト電極は、Ti、Al、SiおよびNiからなる群から選択される少なくとも1種の元素を含有している、請求項1~7のいずれか1項に記載の半導体装置。前記コンタクト電極は、TiAlSi、TiAlNi、TiAlまたはNiSiからなっている、請求項8に記載の半導体装置。前記コンタクト電極と前記n型コンタクト領域との接触抵抗は1×10-4Ωcm2以下である、請求項1~9のいずれか1項に記載の半導体装置。前記コンタクト電極と前記p型ボディ領域との接触抵抗は1Ωcm2以下である、請求項1~10のいずれか1項に記載の半導体装置。ここで、NチャネルのMOSFETやIGBTなどの半導体装置においては、導電型がp型であるp型ボディ領域が形成され、当該p型ボディ領域内にチャネル領域が形成される。そして、p型ボディ領域の電位を固定する観点から、p型ボディ領域上に形成された電極とp型ボディ領域とのオーミックコンタクトを確保する必要がある。このオーミックコンタクトは、p型ボディ領域におけるp型不純物たとえばB硼素、Alアルミニウムなどの密度ドーピング密度を高くすることにより、達成することができる。しかし、このような方法でオーミックコンタクトを確保すると、チャネル移動度が大幅に低下するという問題がある。これは、ドーピング密度を高くすることにより、ドーパントによる電子の散乱が顕著になるためである。そのため、p型ボディ領域のドーピング密度は、たとえば1×1016cm-3~4×1016cm-3程度とされる。そして、p型ボディ領域内のチャネル領域以外の領域にp型ボディ領域よりもドーピング密度の高い領域p領域を形成し、p領域を介して上記電極とp型ボディ領域とのオーミックコンタクトを確保する構造が採用される。このp領域の形成には、たとえばマスク材料の成膜、フォトリソグラフィ、ドライエッチングおよびイオン注入というプロセスが必要となる。そのため、上記構造の採用は、半導体装置の製造コストを上昇させる。その結果、従来の半導体装置においては、十分なチャネル移動度と半導体装置の製造コストの低減とを両立することは難しいという問題があった。本発明の目的はこのような問題に対応するためになされたものであって、その目的は、十分なチャネル移動度と製造コストの低減とを両立することが可能な半導体装置を提供することである。本発明に従った半導体装置は、{0001}面に対するオフ角が50°以上65°以下である主面を有する炭化珪素基板と、上記主面上に形成されたエピタキシャル成長層と、エピタキシャル成長層上に接触して形成された絶縁膜と、エピタキシャル成長層において絶縁膜と接触する領域を含むように形成され、導電型がp型であるp型ボディ領域と、p型ボディ領域内においてエピタキシャル成長層の炭化珪素基板とは反対側の主面を含むように形成され、導電型がn型であるn型コンタクト領域と、エピタキシャル成長層上にn型コンタクト領域と接触するように形成されたコンタクト電極とを備えている。そして、p型ボディ領域におけるp型不純物密度は5×1017cm-3以上であり、上記コンタクト電極とp型ボディ領域とは直接接触している。本発明者は、十分なチャネル移動度と半導体装置の製造コストの低減とを両立する方策について詳細な検討を行なった結果、以下のような知見を得て本発明に想到した。従来の炭化珪素を素材として採用した半導体装置においては、炭化珪素基板として{0001}面に対するオフ角が8°以下程度の主面を有する炭化珪素基板が採用される。そして、当該主面上にエピタキシャル成長層等が形成されて半導体装置が作製される。このような半導体装置においては、上述のように十分なチャネル移動度と半導体装置の製造コストの低減とを両立することは困難である。しかし、本発明者の検討によれば、炭化珪素基板の主面における{0001}面に対するオフ角を所定の範囲とした場合、p型ボディ領域のドーピング密度の上昇とチャネル移動度の向上との相反関係が大幅に緩和されることが明らかとなった。より具体的には、炭化珪素基板として{0001}面に対するオフ角が50°以上65°以下である主面を有する炭化珪素基板を採用し、当該主面上にエピタキシャル成長層を形成した構造において、このエピタキシャル成長層にp型不純物B、Alなどを導入してp型ボディ領域を形成した場合、p型ボディ領域のドーピング密度を上昇させてもチャネル移動度の低下が大幅に抑制される。そして、この特徴を利用してチャネル移動度の低下を抑制しつつ、p型ボディ領域のドーピング密度を上昇させてコンタクト電極とp型ボディ領域とのオーミックコンタクトを確保し、上記p領域の形成を省略することで製造コストを低減することができる。すなわち、本発明の半導体装置においては、{0001}面に対するオフ角が50°以上65°以下である主面を有する炭化珪素基板上にエピタキシャル成長層を形成した構造を採用し、p型ボディ領域のp型不純物密度を5×1017cm-3以上とした場合の移動度の低下を抑制しつつ、コンタクト電極とp型ボディ領域との直接接触によるp型ボディ領域の電位の固定を達成している。そして、コンタクト電極とp型ボディ領域との間のp領域の形成を省略することにより、製造コストが低減されている。このように、本発明の半導体装置によれば、十分なチャネル移動度と製造コストの低減とを両立することが可能な半導体装置を提供することができる。上記半導体装置においては、上記主面のオフ方位と<01-10>方向とのなす角は5°以下となっていてもよい。<01-10>方向は、炭化珪素基板における代表的なオフ方位である。そして、基板の製造工程におけるスライス加工のばらつき等に起因したオフ方位のばらつきを5°以下とすることにより、炭化珪素基板上へのエピタキシャル成長層の形成などを容易にすることができる。上記半導体装置においては、上記主面の、<01-10>方向における{03-38}面に対するオフ角は-3°以上5°以下であってもよい。これにより、チャネル移動度を一層向上させることができる。ここで、面方位03-38に対するオフ角を-3°以上5°以下としたのは、チャネル移動度と上記オフ角との関係を調査した結果、この範囲内で特に高いチャネル移動度が得られたことに基づいている。また、<01-10>方向における03-38面に対するオフ角とは、<01-10>方向および<0001>方向を含む平面への上記主面の法線の正射影と、03-38面の法線とのなす角度であり、その符号は、上記正射影が<01-10>方向に対して平行に近づく場合が正であり、上記正射影が<0001>方向に対して平行に近づく場合が負である。なお、上記主面の面方位は、実質的に03-38であることがより好ましく、上記主面の面方位は03-38であることがさらに好ましい。ここで、主面の面方位が実質的に03-38であるとは、基板の加工精度などを考慮して実質的に面方位が03-38とみなせるオフ角の範囲に基板の主面の面方位が含まれていることを意味し、この場合のオフ角の範囲はたとえば03-38に対してオフ角が±2°の範囲である。これにより、上述したチャネル移動度をより一層向上させることができる。上記半導体装置においては、上記主面のオフ方位と<-2110>方向とのなす角は5°以下となっていてもよい。<-2110>方向は、上記<01-10>方向と同様に、炭化珪素基板における代表的なオフ方位である。そして、基板の製造工程におけるスライス加工のばらつき等に起因したオフ方位のばらつきを±5°とすることにより、炭化珪素基板上へのエピタキシャル成長層の形成などを容易にすることができる。上記半導体装置においては、上記主面は、炭化珪素基板を構成する炭化珪素のカーボン面側の面であってもよい。このようにすることにより、チャネル移動度をさらに向上させることができる。ここで、六方晶の単結晶炭化珪素の0001面はシリコン面、000-1面はカーボン面と定義される。つまり、上記主面のオフ方位と<01-10>方向とのなす角が5°以下である構成を採用する場合、上記主面を0-33-8面に近いものとすることにより、チャネル移動度をさらに向上させることができる。上記半導体装置においては、上記p型ボディ領域におけるp型不純物密度は1×1020cm-3以下であってもよい。p型ボディ領域におけるp型不純物密度を1×1020cm-3以下としても、コンタクト電極によるp型ボディの電位固定は十分に達成することができる。また、1×1020cm-3を超えるドーピング密度を採用すると、結晶性の悪化などの問題が発生する可能性がある。上記半導体装置においては、上記p型ボディ領域におけるp型不純物密度は5×1018cm-3以下であってもよい。p型ボディ領域におけるp型不純物密度を5×1018cm-3以下としても、コンタクト電極によるp型ボディの電位固定を達成することは可能である。また、当該p型不純物密度を5×1018cm-3とすることにより、より高いチャネル移動度を達成することができる。上記半導体装置においては、コンタクト電極は、Ti、Al、SiおよびNiからなる群から選択される少なくとも1種の元素を含有していてもよい。また、上記半導体装置においては、コンタクト電極は、TiAlSi、TiAlNi、TiAlまたはNiSiからなっていてもよい。このようなコンタクト電極を採用することにより、コンタクト電極とp型ボディとの接触抵抗を低減し、p型ボディの電位固定をより容易に達成することができる。上記半導体装置においては、コンタクト電極とn型コンタクト領域との接触抵抗は1×10-4Ωcm2以下であってもよい。これにより、半導体装置のオン抵抗をより低減することができる。上記半導体装置においては、コンタクト電極とp型ボディ領域との接触抵抗は1Ωcm2以下であってもよい。これにより、より確実にp型ボディ領域の電位の固定を達成することができる。以上の説明から明らかなように、本発明の半導体装置によれば、十分なチャネル移動度と半導体装置の製造コストの低減とを両立することが可能な半導体装置を提供することができる。以下、図面に基づいて本発明の実施の形態を説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付し、その説明は繰返さない。実施の形態1まず、本発明の一実施の形態である実施の形態1について説明する。図1を参照して、本実施の形態における半導体装置であるMOSFET100は、導電型がn型である炭化珪素基板1と、炭化珪素からなり導電型がn型であるバッファ層2と、炭化珪素からなり導電型がn型のドリフト層3と、導電型がp型の一対のp型ボディ領域4と、導電型がn型のn領域5とを備えている。バッファ層2は、炭化珪素基板1の一方の主面1A上に形成され、n型不純物を含むことにより導電型がn型となっている。ドリフト層3は、バッファ層2上に形成され、n型不純物を含むことにより導電型がn型となっている。ドリフト層3に含まれるn型不純物は、たとえばN窒素であり、バッファ層2に含まれるn型不純物よりも低い濃度密度で含まれている。バッファ層2およびドリフト層3は、炭化珪素基板1の一方の主面1A上に形成されたエピタキシャル成長層である。一対のp型ボディ領域4は、エピタキシャル成長層において、炭化珪素基板1側の主面とは反対側の主面3Aを含むように互いに分離して形成され、p型不純物導電型がp型である不純物を含むことにより、導電型がp型となっている。p型ボディ領域4に含まれるp型不純物は、たとえばアルミニウムAl、硼素Bなどである。n領域5は、上記主面3Aを含み、かつp型ボディ領域4に取り囲まれるように、一対のp型ボディ領域4のそれぞれの内部に形成されている。n領域5は、n型不純物、たとえばPなどをドリフト層3に含まれるn型不純物よりも高い濃度密度で含んでいる。上記バッファ層2、ドリフト層3、p型ボディ領域4およびn領域5は、活性層7を構成する。さらに、図1を参照して、MOSFET100は、ゲート絶縁膜としてのゲート酸化膜91と、ゲート電極93と、一対のソースコンタクト電極92と、層間絶縁膜94と、ソース配線95と、ドレイン電極96とを備えている。ゲート酸化膜91は、主面3Aに接触し、一方のn領域5の上部表面から他方のn領域5の上部表面にまで延在するように主面3A上に形成され、たとえば二酸化珪素SiO2からなっている。ゲート電極93は、一方のn領域5上から他方のn領域5上にまで延在するように、ゲート酸化膜91に接触して配置されている。また、ゲート電極93は、不純物が添加されたポリシリコン、Alなどの導電体からなっている。ソースコンタクト電極92は、一対のn領域5上のそれぞれから、ゲート酸化膜91から離れる向きに延在するとともに、主面3Aに接触して配置されている。また、ソースコンタクト電極92は、たとえばTi、Al、SiおよびNiからなる群から選択される少なくとも1種の元素を含有していてもよい。より具体的には、ソースコンタクト電極92は、たとえばTiAlSi、TiAlNi、TiAlまたはNiSiからなっている。これにより、ソースコンタクト電極92はn領域5との間でオーミックコンタクトを形成している。層間絶縁膜94は、ドリフト層3の主面3A上においてゲート電極93を取り囲み、かつ一方のp型ボディ領域4上から他方のp型ボディ領域4上にまで延在するように形成され、たとえば絶縁体である二酸化珪素SiO2からなっている。ソース配線95は、主面3A上において、層間絶縁膜94を取り囲み、かつソースコンタクト電極92の上部表面上にまで延在している。また、ソース配線95は、Alなどの導電体からなり、ソースコンタクト電極92を介してn領域5と電気的に接続されている。ドレイン電極96は、炭化珪素基板1においてドリフト層3が形成される側とは反対側の主面に接触して形成されている。このドレイン電極96は、ソースコンタクト電極92と同じ材料からなっており、炭化珪素基板1と電気的に接続されている。次に、MOSFET100の動作について説明する。図1を参照して、ゲート電極93の電圧が閾値電圧未満の状態、すなわちオフ状態では、ドレイン電極96に電圧が印加されても、ゲート酸化膜91の直下に位置するp型ボディ領域4とドリフト層3との間のpn接合が逆バイアスとなり、非導通状態となる。一方、ゲート電極93に閾値電圧以上の電圧を印加すると、p型ボディ領域4のゲート酸化膜91と接触する付近であるチャネル領域において、反転層が形成される。その結果、n領域5とドリフト層3とが電気的に接続され、ソース配線95とドレイン電極96との間に電流が流れる。ここで、MOSFET100においては、p型ボディ領域4におけるp型不純物密度は5×1017cm-3以上となっており、かつ炭化珪素基板1の主面1Aの{0001}面に対するオフ角は50°以上65°以下となっている。上記オフ角が50°以上65°以下となっていることにより、p型不純物密度が5×1017cm-3以上という高いドーピング密度のp型ボディ領域4を形成した場合でも、上記チャネル領域におけるキャリア電子の移動度チャネル移動度の低下が抑制される。そして、ソースコンタクト電極92とp型ボディ領域4とは直接接触しており、p型ボディ領域4の電位が固定されている。また、p型ボディ領域4の電位固定を目的としたp領域の形成が省略されている。その結果、MOSFET100は、十分なチャネル移動度と製造コストの低減とを両立することが可能な半導体装置となっている。また、炭化珪素基板1の主面1Aのオフ方位と<01-10>方向とのなす角は5°以下となっていることが好ましい。これにより、炭化珪素基板1上へのエピタキシャル成長層バッファ層2、ドリフト層3の形成などを容易にすることができる。さらに、主面1Aの、<01-10>方向における{03-38}面に対するオフ角は-3°以上5°以下であることが好ましく、主面1Aは実質的に03-38面であることがより好ましい。これにより、チャネル移動度を一層向上させることができる。一方、上記MOSFET100においては、主面1Aのオフ方位と<-2110>方向とのなす角は5°以下となっていてもよい。これにより、炭化珪素基板1上へのエピタキシャル成長層バッファ層2、ドリフト層3の形成などを容易にすることができる。さらに、主面1Aは、炭化珪素基板1を構成する炭化珪素のカーボン面側の面であることが好ましい。これにより、チャネル移動度をさらに向上させることができる。また、p型ボディ領域4におけるp型不純物密度は1×1020cm-3以下であることが好ましい。これにより、結晶性の悪化などを抑制することができる。また、p型ボディ領域4におけるp型不純物密度は5×1018cm-3以下であってもよい。これにより、より高いチャネル移動度を達成することができる。さらに、MOSFET100は、ノーマリーオフ型となっていてもよい。このようにノーマリーオフ型になる程度にp型ボディ領域のドーピング密度を高くした場合でも、上記MOSFET100によれば、チャネル移動度の低下を十分に抑制することができる。また、MOSFET100においては、ゲート電極93はp型ポリシリコンからなっていてもよい。これにより、閾値電圧をプラス側にシフトさせ易くなり、MOSFET100をノーマリーオフ型とすることも容易となる。さらに、MOSFET100においては、ゲート電極93はn型ポリシリコンからなっていてもよい。このようにすることにより、MOSFET100のスイッチング速度を向上させることができる。また、MOSFET100においては、ソースコンタクト電極92とn型コンタクト領域としてのn領域5との接触抵抗は1×10-4Ωcm2以下であることが好ましい。これにより、MOSFET100のオン抵抗をより低減することができる。MOSFET100においては、ソースコンタクト電極92とp型ボディ領域4との接触抵抗は1Ωcm2以下であることが好ましい。これにより、より確実にp型ボディ領域4の電位の固定を達成することができる。次に、実施の形態1におけるMOSFET100の製造方法の一例について、図2~図7を参照して説明する。図2を参照して、本実施の形態におけるMOSFET100の製造方法では、まず工程S10として炭化珪素基板準備工程が実施される。この工程S10では、図3を参照して、{0001}面に対するオフ角が50°以上65°以下である主面1Aを有する炭化珪素基板1が準備される。次に、工程S20としてエピタキシャル成長工程が実施される。この工程S20では、図3を参照して、エピタキシャル成長により炭化珪素基板1の一方の主面1A上に炭化珪素からなるバッファ層2およびドリフト層3が順次形成される。次に、工程S30としてイオン注入工程が実施される。この工程S30では、図3および図4を参照して、まずp型ボディ領域4を形成するためのイオン注入が実施される。具体的には、たとえばAlアルミニウムイオンがドリフト層3に注入されることにより、p型ボディ領域4が形成される。このとき、p型ボディ領域におけるp型不純物密度が5×1017cm-3以上となるように、イオン注入が実施される。次に、n領域5を形成するためのイオン注入が実施される。具体的には、たとえばPリンイオンがp型ボディ領域4に注入されることにより、p型ボディ領域4内にn領域5が形成される。上記イオン注入は、たとえばドリフト層3の主面上に二酸化珪素SiO2からなり、イオン注入を実施すべき所望の領域に開口を有するマスク層を形成して実施することができる。また、MOSFET100には、p型ボディ領域4の電位固定を目的としたp領域が形成されない。そのため、製造コストを低減することができる。次に、工程S40として活性化アニール工程が実施される。この工程S40では、たとえばアルゴンなどの不活性ガス雰囲気中において1700°Cに加熱し、30分間保持する熱処理が実施される。これにより、上記工程S30において注入された不純物が活性化する。次に、工程S50としてゲート酸化膜形成工程が実施される。この工程S50では、図4および図5を参照して、たとえば酸素雰囲気中において1300°Cに加熱して60分間保持する熱処理が実施されることにより、酸化膜ゲート酸化膜91が形成される。この工程S50の後に、NOアニール工程が実施されてもよい。このNOアニール工程では、雰囲気ガスとして一酸化窒素NOガスが採用され、当該雰囲気ガス中において加熱する熱処理が実施される。この熱処理の条件としては、たとえば1100°C以上1300°C以下の温度で1時間程度保持する条件を採用することができる。このような熱処理により、酸化膜91とドリフト層3との界面領域に窒素原子が導入される。これにより、酸化膜91とドリフト層3との界面領域における界面準位の形成が抑制され、最終的に得られるMOSFET100のチャネル移動度を向上させることができる。なお、雰囲気ガスとして、NOガスに代えて酸化膜91とドリフト層3との界面領域に窒素原子を導入することが可能な他のガスを使用するプロセスが採用されてもよい。さらに、NOアニール工程に続いて、Arアニール工程が実施されることが好ましい。このArアニール工程では、雰囲気ガスとしてアルゴンArガスが採用され、当該雰囲気ガス中において加熱する熱処理が実施される。この熱処理の条件としては、たとえば上記NOアニール工程における加熱温度を超え、酸化膜91の融点未満の温度で1時間程度保持する条件を採用することができる。このような熱処理により、酸化膜91とドリフト層3との界面領域における界面準位の形成がさらに抑制され、最終的に得られるMOSFET100のチャネル移動度を向上させることができる。なお、雰囲気ガスとして、Arガスに代えて窒素ガスなどの他の不活性ガスを使用するプロセスが採用されてもよい。次に、工程S60としてゲート電極形成工程が実施される。この工程S60では、図5および図6を参照して、まず、たとえばCVDChemicalVaporDeposition法により高濃度に不純物が添加された導電体であるポリシリコン膜が酸化膜91上に形成される。そして、所望のゲート電極93の形状に合わせてポリシリコン膜上にマスク層が形成され、たとえばRIEが実施されることによりゲート電極93が形成される。次に、工程S70としてコンタクト電極形成工程が実施される。この工程S70では、図6および図7を参照して、ゲート電極93および酸化膜91上を覆うように、たとえばCVD法により二酸化珪素などの絶縁体からなる絶縁膜が形成される。次に、当該絶縁膜上に所望のソースコンタクト電極92の形状に合わせてマスク層が形成される。そして、たとえばRIEが実施されることによりソースコンタクト電極を形成すべき領域に対応する絶縁膜および酸化膜91が除去される。これにより残存した絶縁膜が層間絶縁膜94となる。さらに、絶縁膜および酸化膜91が除去された領域および炭化珪素基板1のバッファ層2とは反対側の主面上にチタン膜92A、アルミニウム膜92Bおよび珪素膜92Cが順次形成される。そして、アルゴンなどの不活性ガス雰囲気中において加熱されるアニールが実施されることにより、チタン、アルミニウムおよび珪素が合金化し、TiAlSiからなるソースコンタクト電極92およびドレイン電極96が形成される図1参照。なお、ソースコンタクト電極92およびドレイン電極96は、TiAlSiからなるものに限られず、たとえばNiSiからなるものを採用してもよい。この場合、上記チタン膜92A、アルミニウム膜92Bおよび珪素膜92Cに代えてニッケル膜を形成し、その後アニールによって炭化珪素に含まれる珪素との合金化を行なうことによりソースコンタクト電極92を作製することができる。次に、工程S80として配線形成工程が実施される。この工程S80では、図1を参照して、たとえば蒸着法により、導電体であるAlからなるソース配線95が、主面3A上において、層間絶縁膜94を取り囲むとともに、n領域5およびソースコンタクト電極92の上部表面上にまで延在するように形成される。以上の手順により、本実施の形態におけるMOSFET100が完成する。実施の形態2次に、本発明の他の実施の形態である実施の形態2について説明する。実施の形態2における半導体装置であるIGBT200は、上記実施の形態1における炭化珪素基板の面方位、p型ボディ領域のp型不純物密度、およびp領域の省略に関して上記実施の形態1におけるMOSFET100と同様の構造を有することにより、同様の効果を奏する。すなわち、図8を参照して、本実施の形態における半導体装置であるIGBT200は、導電型がp型である炭化珪素基板201と、バッファ層202導電型はn型でもp型でもよいと、炭化珪素からなり導電型がn型のドリフト層203と、導電型がp型の一対のp型ボディ領域204と、導電型がn型のn領域205とを備えている。バッファ層202は、炭化珪素基板201の一方の主面201A上に形成されており、ドリフト層203よりも高濃度の不純物を含んでいる。ドリフト層203は、バッファ層202上に形成され、n型不純物を含むことにより導電型がn型となっている。バッファ層202およびドリフト層203は、炭化珪素基板201の一方の主面201A上に形成されたエピタキシャル成長層である。一対のp型ボディ領域204は、ドリフト層203において、炭化珪素基板201側の主面とは反対側の主面203Aを含むように互いに分離して形成され、p型不純物を含むことにより、導電型がp型となっている。p型ボディ領域204に含まれるp型不純物は、たとえばアルミニウムAl、硼素Bなどである。n領域205は、上記主面203Aを含み、かつp型ボディ領域204に取り囲まれるように、一対のp型ボディ領域204のそれぞれの内部に形成されている。n領域205は、n型不純物、たとえばPなどをドリフト層203に含まれるn型不純物よりも高い濃度密度で含んでいる。上記バッファ層202、ドリフト層203、p型ボディ領域204およびn領域205は、活性層207を構成する。さらに、図8を参照して、IGBT200は、ゲート絶縁膜としてのゲート酸化膜291と、ゲート電極293と、一対のエミッタコンタクト電極292と、層間絶縁膜294と、エミッタ配線295と、コレクタ電極296とを備えている。ゲート酸化膜291は、主面203Aに接触し、一方のn領域205の上部表面から他方のn領域205の上部表面にまで延在するようにドリフト層203の主面203A上に形成され、たとえば二酸化珪素SiO2からなっている。ゲート電極293は、一方のn領域205上から他方のn領域205上にまで延在するように、ゲート酸化膜291上に接触して配置されている。また、ゲート電極293は、不純物が添加されたポリシリコン、Alなどの導電体からなっている。エミッタコンタクト電極292は、一対のn領域205上に形成されるとともに、主面203Aに接触して配置されている。また、エミッタコンタクト電極292は、たとえばニッケルシリサイドNiSiなどからなっている。層間絶縁膜294は、ドリフト層203の主面203A上においてゲート電極293を取り囲み、かつ一方のp型ボディ領域204上から他方のp型ボディ領域204上にまで延在するように形成され、たとえば絶縁体である二酸化珪素SiO2からなっている。エミッタ配線295は、ドリフト層203の主面203A上において、層間絶縁膜294を取り囲み、かつエミッタコンタクト電極292の上部表面上にまで延在している。また、エミッタ配線295は、Alなどの導電体からなり、エミッタコンタクト電極292を介してn領域205と電気的に接続されている。コレクタ電極296は、炭化珪素基板201においてドリフト層203が形成される側とは反対側の主面に接触して形成されている。このコレクタ電極296は、たとえばニッケルシリサイドNiSiからなっており、炭化珪素基板201と電気的に接続されている。次に、IGBT200の動作について説明する。図8を参照して、ゲート電極293に電圧を印加し、当該電圧が閾値を超えると、ゲート電極293下のゲート酸化膜291に接するp型ボディ領域204に反転層が形成され、n領域205とドリフト層203とが電気的に接続される。これにより、n領域205からドリフト層203に電子が注入され、これに対応して炭化珪素基板201からバッファ層202を介して正孔がドリフト層203に供給される。その結果、IGBT200がオン状態となり、ドリフト層203に伝導度変調が生じてエミッタコンタクト電極292-コレクタ電極296間の抵抗が低下した状態で電流が流れる。一方、ゲート電極293に印加される上記電圧が閾値以下の場合、上記反転層が形成されないため、ドリフト層203とp型ボディ領域204との間が逆バイアスの状態が維持される。その結果、IGBT200がオフ状態となり、電流は流れない。ここで、IGBT200においては、p型ボディ領域204におけるp型不純物密度は5×1017cm-3以上となっており、かつ炭化珪素基板201の主面201Aの{0001}面に対するオフ角は50°以上65°以下となっている。上記オフ角が50°以上65°以下となっていることにより、p型不純物密度が5×1017cm-3以上という高いドーピング密度のp型ボディ領域204を形成した場合でも、上記チャネル領域におけるキャリア電子の移動度チャネル移動度の低下が抑制される。そして、エミッタコンタクト電極292とp型ボディ領域204とは直接接触しており、p型ボディ領域204の電位が固定されている。また、p型ボディ領域204の電位固定を目的としたp領域の形成が省略されている。その結果、IGBT200は、十分なチャネル移動度と半導体装置の製造コストの低減とを両立することが可能な半導体装置となっている。次に、実施の形態1におけるIGBT200の製造方法の一例について、図9~図14を参照して説明する。図9を参照して、本実施の形態におけるIGBT200の製造方法では、まず工程S210として炭化珪素基板準備工程が実施される。この工程S210では、図10を参照して、実施の形態1の工程S10と同様に、{0001}面に対するオフ角が50°以上65°以下である主面201Aを有する炭化珪素基板201が準備される。次に、工程S220としてエピタキシャル成長工程が実施される。この工程S220では、図10を参照して、実施の形態1の工程S20と同様に、エピタキシャル成長により炭化珪素基板201の一方の主面201A上にバッファ層202およびドリフト層203が順次形成される。次に、工程S230としてイオン注入工程が実施される。この工程S230では、図10および図11を参照して、まずp型ボディ領域204を形成するためのイオン注入が実施される。具体的には、たとえばAlアルミニウムイオンがドリフト層203に注入されることにより、実施の形態1のp型ボディ領域4と同様のp型ボディ領域204が形成される。次に、n領域205を形成するためのイオン注入が実施される。具体的には、たとえばPリンイオンがp型ボディ領域204に注入されることにより、p型ボディ領域204内に実施の形態1のn領域5と同様のn領域205が形成される。上記イオン注入は、たとえばドリフト層203の主面上に二酸化珪素SiO2からなり、イオン注入を実施すべき所望の領域に開口を有するマスク層を形成して実施することができる。また、IGBT200においては、p型ボディ領域204の電位固定を目的としたp領域が形成されない。そのため、製造コストを低減することができる。次に、工程S240およびS250として活性化アニール工程およびゲート酸化膜形成工程が実施される。この工程S240およびS250は、図11および図12を参照して、実施の形態1における工程S40およびS50と同様に実施することができる。これにより、工程S230において導入された不純物が活性化するとともに、酸化膜ゲート酸化膜291が形成される。この工程S250の後に、NOアニール工程およびArアニール工程が実施されてもよい。このNOアニール工程およびArアニール工程は、実施の形態1の場合と同様に実施することができる。次に、工程S260としてゲート電極形成工程が実施される。この工程S260では、図12および図13を参照して、まず、たとえばCVD法によりポリシリコン膜が酸化膜291上に形成される。そして、所望のゲート電極293の形状に合わせてポリシリコン膜上にマスク層が形成され、たとえばRIEが実施されることによりゲート電極293が形成される。次に、工程S270としてコンタクト電極形成工程が実施される。この工程S270では、図13および図14を参照して、実施の形態1の工程S70と同様に、まず層間絶縁膜294が形成される。次に、実施の形態1の場合におけるチタン膜92A、アルミニウム膜92Bおよび珪素膜92Cに代えて、ニッケル膜が形成され、アニールが実施されることによりNiSiからなるエミッタコンタクト電極292およびコレクタ電極296が形成される。なお、エミッタコンタクト電極292およびコレクタ電極296は、NiSiからなるものに限られず、たとえばTiAlSiからなるものを採用してもよい。次に、工程S280として配線形成工程が実施される。この工程S280では、図8を参照して、たとえば蒸着法により、導電体であるAlからなるエミッタ配線295が、主面203A上において、層間絶縁膜294を取り囲むとともに、n領域205およびエミッタコンタクト電極292の上部表面上にまで延在するように形成される。以上の手順により、本実施の形態におけるIGBT200が完成する。今回開示された実施の形態はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味、および範囲内でのすべての変更が含まれることが意図される。