"第1導電型の半導体層と、前記半導体層の上部に形成された第2導電型のベース領域と、前記ベース領域を貫通するように前記半導体層に埋め込み形成され、平面視で格子状に配設されたゲート電極と、前記ゲート電極の側面および底面に形成されたゲート絶縁膜と、前記ベース領域の上部において前記ゲート絶縁膜を介して前記ゲート電極と接するように形成された第1導電型のソース領域と、前記ソース領域および前記ベース領域の上面に接続するソース電極と、前記ゲート電極で区切られた複数の区画のうち少なくとも1区画において、前記ベース領域を貫通するように形成された開口部と、前記半導体層において前記ゲート絶縁膜を介した前記ゲート電極の底部および前記開口部の底部に渡って形成された第2導電型の保護拡散層と、前記開口部を通して前記保護拡散層と前記ソース電極とを接続する保護コンタクトと、前記保護コンタクトと前記ゲート電極との間に介在する層間絶縁膜とを備えることを特徴とする半導体装置。前記保護コンタクトは、前記層間絶縁膜を介して前記ゲート電極に隣接している請求項1記載の半導体装置。前記開口部が配設された区画を規定する前記ゲート電極は、端部が前記半導体層の上面に位置しており、前記開口部が配設された区画以外の区画を規定する前記ゲート電極は、全体が前記半導体層に埋め込まれている、請求項1または請求項2記載の半導体装置。前記開口部が配設された区画を除く前記複数の区画のそれぞれは、トランジスタセルであり、前記複数の区画が配設された領域の外周に、トランジスタとして機能しないダミーセルがさらに配設され、前記ダミーセルは、前記ベース領域を貫通するように前記半導体層に埋め込み形成された絶縁膜を備えており、前記半導体層に埋め込み形成された前記絶縁膜は、平面視で、格子状のゲート電極の外周に、当該ゲート電極と共に格子状のパターンを形成するように配設されている請求項1から請求項3のいずれか一項記載の半導体装置。格子状に配設されたゲート電極の最外周部分は、前記ベース領域を貫通するように形成された最外周トレンチ内に形成されており、前記最外周トレンチの内周側の側面には、前記ゲート絶縁膜を介して前記ゲート電極が形成されており、前記最外周トレンチの外周側の側面には、フィールド絶縁膜を介して前記ゲート電極が形成されており、前記保護拡散層は、前記最外周トレンチの底部にまで延在しており、前記最外周トレンチの内周側の前記ゲート電極と前記最外周トレンチの外周側の前記ゲート電極との間の領域に、前記最外周トレンチの底部の前記保護拡散層と前記ソース電極とを接続する最外周保護コンタクトをさらに備える請求項1から請求項3のいずれか一項記載の半導体装置。前記半導体層は、ワイドバンドギャップ半導体である請求項1から請求項5のいずれか一項記載の半導体装置。第1導電型の半導体層を有する半導体基板を用意する工程と、前記半導体層の上部に第2導電型のベース領域を形成する工程と、前記ベース領域の上部に第1導電型で格子状のソース領域を形成する工程と、前記半導体層上に少なくとも一箇所が欠けたマトリクス状のエッチングマスクを形成する工程と、前記エッチングマスクを用いたエッチングにより、前記ソース領域および前記ベース領域を貫通する格子状のトレンチを形成すると共に、前記マトリクス状の欠けた部分に前記ソース領域および前記ベース領域を貫通する開口部を形成する工程と、前記トレンチおよび前記開口部の底部に第2導電型の保護拡散層を形成する工程と、前記トレンチおよび前記開口部の内面にゲート絶縁膜を形成した後、前記トレンチ内および前記開口部の外周部にゲート電極を形成する工程と、前記ゲート電極を覆う層間絶縁膜を形成する工程と、前記層間絶縁膜に、前記ソース領域および前記ベース領域に達する第1コンタクトホール並びに前記開口部の底の前記保護拡散層に達する第2コンタクトホールを形成する工程と、前記層間絶縁膜上並びに前記第1および第2コンタクトホール内に電極を形成する工程とを備えることを特徴とする半導体装置の製造方法。前記保護拡散層は、前記エッチングマスクを使用したイオン注入によって形成される請求項7記載の半導体装置の製造方法。前記ゲート電極を形成する工程において、前記トレンチ内に形成する前記ゲート電極は、当該ゲート電極の材料膜をエッチバックすることによって形成され、前記開口部の外周部に形成するゲート電極は、当該ゲート電極の材料膜をパターニングすることによって形成される請求項7または請求項8記載の半導体装置の製造方法。前記半導体層は、ワイドバンドギャップ半導体である請求項7から請求項9のいずれか一項記載の半導体装置の製造方法。上記の変位電流に起因するゲート絶縁膜の破壊は、保護拡散層とベース領域との間の抵抗値を小さくすることによって防ぐことができる。しかし特許文献1のMOSFETでは、ライン状のトレンチの長手方向の端部側面に延在するp層を通して保護拡散層とベース領域とが接続されているため、トレンチ底部の保護拡散層の中心からベース領域までの距離が長い。そのため保護拡散層とベース領域との間の抵抗値は大きくなる。また特許文献2のトレンチゲート型MOSFETは、保護拡散層とベース領域とを接続するためのコンタクトがゲート電極を貫通する構成であるため、当該コンタクトの幅は必然的にゲート電極のトレンチの幅より狭くなる。そのため、電流密度を大きくするためにMOSFETセルのピッチ、すなわちゲート電極のトレンチの幅、を小さくする場合、それに合わせてコンタクトを細くせねばならず、保護拡散層とベース領域との間の抵抗値が大きくなる。本発明は以上のような課題を解決するためになされたものであり、ターンオフ時にゲート電極のトレンチ底部の保護拡散層に流れ込む変位電流に起因するゲート絶縁膜の破壊を防止しつつ、ゲート電極の幅を狭くしてセルピッチを狭くすることが可能なトレンチゲート型の半導体装置およびその製造方法を提供することを目的とする。本発明に係る半導体装置は、第1導電型の半導体層と、前記半導体層の上部に形成された第2導電型のベース領域と、前記ベース領域を貫通するように前記半導体層に埋め込み形成され、平面視で格子状に配設されたゲート電極と、前記ゲート電極の側面および底面に形成されたゲート絶縁膜と、前記ベース領域の上部において前記ゲート絶縁膜を介して前記ゲート電極と接するように形成された第1導電型のソース領域と、前記ソース領域および前記ベース領域の上面に接続するソース電極と、前記ゲート電極で区切られた複数の区画のうち少なくとも1区画において、前記ベース領域を貫通するように形成された開口部と、前記半導体層において前記ゲート絶縁膜を介した前記ゲート電極の底部および前記開口部の底部に渡って形成された第2導電型の保護拡散層と、前記開口部を通して前記保護拡散層と前記ソース電極とを接続する保護コンタクトと、前記保護コンタクトと前記ゲート電極との間に介在する層間絶縁膜とを備えるものである。本発明によれば、保護拡散層とソース電極とを接続する保護コンタクトを、格子状のゲート電極によって区切られた少なくとも1区画に配設するので、保護コンタクトの面積を、その区画と同等の面積にまで大きく確保できる。よって保護コンタクトを低抵抗化でき、保護拡散層とベース領域との間の抵抗値を小さくできる。従って、変位電流に起因するゲート絶縁膜の破壊を防止できる。また保護コンタクトの面積は、ゲート電極のトレンチの幅に制限されないため、電流密度を大きくするためにセルピッチを狭くしても保護コンタクトの抵抗が高くなることはない。この発明の目的、特徴、局面、および利点は、以下の詳細な説明と添付図面とによって、より明白となる。<実施の形態1>図1および図2は、実施の形態1に係る半導体装置の構成を示す図である。ここでは半導体装置の一例として、炭化珪素SiC半導体装置であるトレンチゲート型MOSFETを示す。図1は当該MOSFETの平面図である。図2aは、図1のA-A線に沿った断面図であり、MOSFETセルの形成領域MOSFETセル領域を示している。一方、図2bは図1のB-B線に沿った断面図であり、保護拡散層に接続するコンタクト保護コンタクトの形成領域20保護コンタクト領域を含んでいる。保護コンタクト領域20の詳細については後述する。実施の形態1のMOSFETは、n型のSiC基板1とその上に成長させたn型SiCのエピタキシャル層2半導体層とから成るエピタキシャル基板を用いて形成されている。エピタキシャル層2の上部にはp型のベース領域3が形成され、ベース領域3が形成されていないエピタキシャル層2のn型領域がドリフト層2aとなる。まず図2aを参照し、MOSFETセルの構成を説明する。MOSFETセル領域のエピタキシャル層2には、エピタキシャル層2のベース領域3を貫通するように、ゲート電極7が埋め込まれるトレンチ5が形成される。つまりトレンチ5の底部は、ベース領域3の下のドリフト層2aに達している。ゲート電極7の底面および側面トレンチ5の内面にはゲート絶縁膜6が設けられている。ベース領域3の上部におけるゲート電極7の近傍には、ゲート絶縁膜6を介してゲート電極7に隣接するようにn型のソース領域4が配設される。またドリフト層2aにおけるゲート電極7トレンチ5の底部には、MOSFETのオフ時にドリフト層2aの空乏化を促進すると共に、トレンチ5の底部への電界集中を緩和してゲート絶縁膜6の破壊を防止するp型の保護拡散層13が形成される。エピタキシャル層2の上面には、ゲート電極7を覆うように層間絶縁膜8が形成される。層間絶縁膜8には、ソース領域4およびベース領域3に達するコンタクトホール第1コンタクトホールが形成されており、層間絶縁膜8上に配設されたソース電極9は当該コンタクトホールを通してソース領域4およびベース領域3に接続する。ドレイン電極10は、SiC基板1の下面に形成される。図1に示すように、ゲート電極7は、平面視で格子状に配設されている保護拡散層13もゲート電極7と同様に格子状に延在している。MOSFETセル領域では、ゲート電極7で区切られた区画セルのそれぞれがMOSFETとして機能する。なお、図1ではエピタキシャル層2上の層間絶縁膜8およびソース電極9の図示を省略しているつまり図1は、エピタキシャル層2の上面図に相当する。本発明では、ゲート電極7で区切られた区画の少なくとも1つを、保護拡散層13とソース電極9とを接続する保護コンタクト21を配設するための保護コンタクト領域20とする。図2bの如く、保護コンタクト領域20では、ベース領域3の下のドリフト層2aに達するトレンチ5が、ゲート電極7で区切られた区画の全体に形成されている。つまり保護コンタクト領域20では、トレンチ5は矩形の開口であり、ゲート電極7はその外周部に形成されている。また層間絶縁膜8は、ゲート電極7の上面および保護コンタクト領域20に面する側面を覆うように形成される。また保護コンタクト領域20のトレンチ5矩形の開口の底部にも保護拡散層13が形成されており、これは周囲のMOSFETセルのゲート電極7の底部の保護拡散層13と繋がっている。つまり保護拡散層13は、MOSFETセル領域および保護コンタクト領域20に渡って、トレンチ5の底部に連続して形成されている。また保護拡散層13は、ゲート電極7と同様に格子状に延在しているため、保護コンタクト領域20の保護拡散層13は、周囲のMOSFETセルの全ての保護拡散層13と繋がることになる。層間絶縁膜8上のソース電極9は、保護コンタクト領域20内にも延在する。保護コンタクト領域20内の層間絶縁膜8には、保護拡散層13に達するコンタクトホール第2コンタクトホールが形成されており、ソース電極9は当該コンタクトホールを通して保護コンタクト領域20の保護拡散層13に接続している。つまり図2bに示す保護コンタクト21は、保護コンタクト領域20内に延在するソース電極9の一部である。なお保護コンタクト21とゲート電極7との間は、ゲート電極7の側面を覆う層間絶縁膜8によって絶縁されている。実施の形態1では、保護コンタクト領域20において、ゲート電極7で区切られた区画の全体にトレンチ5が形成されているため、保護コンタクト21は、層間絶縁膜8を介してゲート電極7に隣接することになる。この構成によれば、保護コンタクト21の面積が最大限広くなるため、保護コンタクト21の抵抗を小さくできる。ここで、上記のMOSFETの動作を簡単に説明する。ゲート電極7にしきい値電圧以上の正電圧が印加されると、ゲート電極7の側面のベース領域3チャネル領域に反転チャネル層が形成される。この反転チャネル層は、ソース領域4からドリフト層2aへとキャリアとしての電子が流れる経路となる。反転チャネル層を通ってソース領域4からドリフト層2aへ流れ込んだ電子は、ドレイン電極10の正電圧により生じた電界に従い、SiC基板1を通過してドレイン電極10に到達する。その結果、MOSFETは、ドレイン電極10からソース電極9へと電流を流すことができるようになる。この状態がMOSFETのオン状態である。一方、ゲート電極7にしきい値電圧よりも低い電圧が印加されているときは、チャネル領域に反転チャネルが形成されないため、ドレイン電極10とソース電極9との間には電流が流れない。この状態がMOSFETのオフ状態である。上記したように、MOSFETがターンオフするとき、ドレイン電極10の電圧が急激に上昇するため、保護拡散層13とドリフト層2aとの間の寄生容量を介して、変位電流が保護拡散層13に流れ込む。このとき保護拡散層13とベース領域3との間の抵抗成分に電圧降下が生じ、これが大きくなるとゲート絶縁膜6の絶縁破壊が起こる。変位電流に起因するゲート絶縁膜6の破壊を防止するためには、保護拡散層13とベース領域3との間の抵抗値を小さくすることが有効である。実施の形態1のMOSFETでは、格子状のゲート電極7により規定される区画の少なくとも1つを、ベース領域3に接続したソース電極9と保護拡散層13との間を接続する保護コンタクト21を配設するための保護コンタクト領域20としている。そのため保護コンタクト21の形成面積を大きくとることができ、保護コンタクト21の抵抗値を小さくできる。よって保護拡散層13とベース領域3との間の抵抗値が小さくなり、変位電流に起因するゲート絶縁膜6の破壊を防止することができる。また保護コンタクト21の面積はトレンチ5の幅に制限されないので、電流密度を大きくするためにセルピッチトレンチ5の幅を狭くしても、保護コンタクト21の抵抗が高くなることはない。従って、本実施の形態によれば、MOSFETの高耐圧化および大容量化の両方に寄与することができる。保護コンタクト領域20の保護拡散層13は、その周囲のMOSFETセルの全ての保護拡散層13と繋がっているため、格子状のゲート電極7で規定される区画セルの少なくとも1つを保護コンタクト領域20にすればよい。しかし多くのMOSFETセルを有する装置においては、各MOSFETセルから保護コンタクト領域20までの距離が長くならないように、保護コンタクト領域20を複数個配設するとよい。その場合、MOSFETセルを流れる電流の経路が均一になるように、保護コンタクト領域20は等間隔に設けるとよい。より好ましくは、図1のように9個の区画ごとに、中心の1つを保護コンタクト領域20にするとよい。その場合、保護コンタクト領域20が等間隔になる上、全てのMOSFETセルが保護コンタクト領域20に隣接することになるため、各MOSFETセルの保護拡散層13と保護コンタクト領域20との間の抵抗を小さくできる。以下、図1および図2に示したMOSFETの製造方法を説明する。図3~図10はその工程図である。これら各図のaおよびbは、それぞれ図2aおよび図2aに対応する領域の断面に対応している。まず、SiC基板1上にエピタキシャル層2半導体層を形成する。ここでは4Hのポリタイプを有するn型で低抵抗のSiC基板1を用意し、その上に化学気相堆積CVD:ChemicalVaporDeposition法によりn型のドリフト層2aをエピタキシャル成長させた。ドリフト層2aは、1×1015cm3~1×1017cm3の不純物濃度、5~50μmの厚さとした。次にエピタキシャル層2の表面に所定のドーパントをイオン注入することにより、ベース領域3およびソース領域4を形成する図3。ここではベース領域3をp型不純物であるアルミニウムAlのイオン注入により形成する。Alのイオン注入の深さは、エピタキシャル層2の厚さを超えない範囲で、0.5~3μm程度とする。注入するAlの不純物濃度は、エピタキシャル層2のn型不純物濃度より高くする。このときAlの注入深さよりも深いエピタキシャル層2の領域がn型のドリフト層2aとして残る。なおベース領域3はエピタキシャル成長によって形成してもよい。その場合もベース領域3の不純物濃度および厚さは、イオン注入によって形成する場合と同等とする。ソース領域4は、n型不純物である窒素Nをベース領域3の表面にイオン注入することにより形成する。ソース領域4は、この後形成されるゲート電極7トレンチ5のレイアウトに対応する格子状のパターンで形成される図1参照。これにより、ゲート電極7が形成されたとき、ゲート電極7の両側にソース領域4が配設される。Nのイオン注入深さは、ベース領域3の厚さより浅くする。注入するNの不純物濃度は、ベース領域3のp型不純物濃度よりも高くし、1×1018cm3~1×1021cm3の範囲とする。続いて、エピタキシャル層2の表面にシリコン酸化膜層11を1~2μm程度堆積し、その上にレジスト材からなるエッチングマスク12を形成する図4。エッチングマスク12には、フォトリソグラフィ技術により、トレンチ5の形成領域を開口したパターンに形成される。トレンチ5が格子状なので、エッチングマスク12はそれを反転したマトリクス状のパターンとなる。但し、保護コンタクト領域20ではその全体が開口されるので、エッチングマスク12は、保護コンタクト領域20に対応する部分が欠けたマトリクス状のパターンとなる。そしてエッチングマスク12をマスクとする反応性イオンエッチングRIE:ReactiveIonEtching処理により、シリコン酸化膜11をパターニングする図5。つまりエッチングマスク12のパターンがシリコン酸化膜11に転写される。パターニングされたシリコン酸化膜11は次の工程のエッチングマスクとなる。パターニングされたシリコン酸化膜層11をマスクとするRIEにより、エピタキシャル層2にソース領域4およびベース領域3を貫通するトレンチ5を形成する図6。このとき保護コンタクト領域20に形成されるトレンチ5は、保護コンタクト領域20の全体を含む矩形状となる。トレンチ5の深さは、ベース領域3の深さ以上であり、0.5~3μm程度とする。その後、トレンチ5の部分を開口したパターンエッチングマスク12と同じく一部が欠けたマトリクス状の注入マスク15を形成し、それをマスクにするイオン注入により、トレンチ5の底部にp型の保護拡散層13を形成する図7。ここではp型不純物としてAlを用いる。なお、注入マスク15の代わりに、トレンチ5形成の際のエッチングマスクであるパターニングされたシリコン酸化膜11を使用してもよい。これにより製造工程の簡略化およびコスト削減を図ることができる。注入マスク15の代わりにシリコン酸化膜11を使用する場合は、トレンチ5を形成した後、ある程度の厚さのシリコン酸化膜11が残存するように、シリコン酸化膜層11の厚さやエッチング条件を調整する必要がある。注入マスク15を除去した後、熱処理装置を用いて、上記の工程でイオン注入したNおよびAlを活性化させるアニールを行う。このアニールは、アルゴンArガスなどの不活性ガス雰囲気中で、1300~1900°C、30秒~1時間の条件で行う。そしてトレンチ5の内を含むエピタキシャル層2の全面にシリコン酸化膜を形成した後、ポリシリコンを減圧CVD法により堆積し、それらをパターニングまたはエッチバックすることにより、トレンチ5内にゲート絶縁膜6およびゲート電極7を形成する図8。ゲート絶縁膜6となるシリコン酸化膜は、エピタキシャル層2の表面を熱酸化して形成してもよいし、エピタキシャル層2上に堆積させて形成してもよい。MOSFETセル領域では、図8aのようにトレンチ5の全体にゲート電極7を埋め込む。一方、保護コンタクト領域20のトレンチ5矩形の開口部では、保護コンタクト21を形成する領域を確保するために中央部のゲート電極7を除去し、図8bのように外周部のみにゲート電極7が残存するようにパターニングまたはエッチバックする。続いて、減圧CVD法により、エピタキシャル層2の全面に層間絶縁膜8を形成し、ゲート電極7を覆う。そして層間絶縁膜8をパターニングすることで、ソース領域4およびベース領域3に達する第1コンタクトホール81と、保護コンタクト領域20のトレンチ5の底部の保護拡散層13に達する第2コンタクトホール82を形成する図9。そして、エピタキシャル層2上にAl合金等の電極材を堆積することで、層間絶縁膜8上並びに第1および第2コンタクトホール81,82内に、ソース電極9を形成する。ソース電極9において、保護コンタクト領域20内に延在する部分が保護コンタクト21となる図10。最後に、SiC基板1の下面にAl合金等の電極材を堆積してドレイン電極10を形成することにより、図1に示した構成のMOSFETが得られる。図11は、保護コンタクトの幅に対するゲート幅密度MOSFETの総面積に対する当該MOSFET全体のゲート幅の割合の見積もり結果を示すグラフである。同図において、実線のグラフは本発明の場合を示しており、破線のグラフは、保護コンタクトがセル間のゲート電極を貫通する従来例例えば特許文献2の場合を示している。従来例の場合、保護コンタクトを設けるためには、MOSFETセル間のゲート電極内に、保護コンタクトの幅と層間絶縁膜の厚さとの和に相当する幅の開口を設ける必要があるため、その開口の幅が比較的大きくなり、その分だけゲート幅密度が小さくなる。一方、本発明では、保護コンタクト21の幅によらず、セル間のトレンチ5の幅を一定にすることが可能であるため、従来例よりもゲート幅密度を大きくすることができる。<実施の形態2>実施の形態1で説明したように、ゲート電極7は、パターニングおよびエッチバックのいずれの手法でも形成できる。しかし、保護コンタクト領域20のトレンチ5がテーパー状に形成された場合、エッチバックによりゲート電極7を形成しようとすると、保護コンタクト領域20のトレンチ5内に配設されるゲート電極7が完全に除去される恐れがある。ゲート電極7をパターニングによって形成すれば上記の問題は生じない。しかしその場合は、ゲート電極7の端部をエピタキシャル層2の上面に位置させるため、ゲート電極7の幅がトレンチ5の幅よりも広くなる。従って、MOSFETセルのピッチを狭くする観点からは、エッチバックによってゲート電極7する方が有利である。そこで実施の形態2では、保護コンタクト領域20のトレンチ5内に配設されるゲート電極7のみをパターニングにより形成し、それ以外のゲート電極7MOSFETセル領域に配設されるゲート電極7は、エッチバックにより形成する。図12は、実施の形態2に係る半導体装置における保護コンタクト領域20の断面図図1のB-B線に沿った断面に相当である。MOSFETセル領域の構成は、実施の形態1図2aと同様である。保護コンタクト領域20のトレンチ5内に配設されるゲート電極7は、当該ゲート電極7の材料膜例えばポリシリコンをパターニングすることにより形成する。よって図12のように、保護コンタクト領域20の周囲のゲート電極7およびゲート絶縁膜6の端部は、エピタキシャル層2上にまで延在するつまりゲート電極7およびゲート絶縁膜6の端部がエピタキシャル層2上に位置する構成となる。一方、保護コンタクト領域20以外のトレンチ5内に配設されるゲート電極7は、当該ゲート電極7の材料膜例えばポリシリコンをエッチバックによって形成する。よってMOSFETセル領域では、図2aのようにゲート電極7の全体がトレンチ5に埋め込まれる。本実施の形態によれば、MOSFETセルのピッチを広げることなく、保護コンタクト領域20のトレンチ5内のゲート電極7が消失することを防止できる。<実施の形態3>図13は、本発明の実施の形態3に係る半導体装置の構成を示す断面図であり、当該半導体装置のMOSFETセルアレイの最外周部の断面を示している。本実施の形態では、最外周のMOSFETセルのさらに外側に隣り合うように、MOSFETとして機能しないダミーセル30を配設している。ダミーセル30は、MOSFETセルアレイを囲うように配置される。MOSFETセルアレイ保護コンタクト領域20を含むの最外周部以外の構成は、実施の形態1または2と同様である。図13のように、ダミーセル30は、MOSFETセルと同様にベース領域3を貫通するトレンチ5を有しているが、そのトレンチ5内は、半導体装置の外周領域上に形成されるフィールド絶縁膜22の一部によって満たされている。フィールド絶縁膜22が埋め込まれたダミーセル30のトレンチ5とゲート電極7が埋め込まれるMOSFETセルのトレンチ5は、平面視で、連続的な格子状のパターンを形成する。つまり、ダミーセル30のトレンチ5に埋め込まれたフィールド絶縁膜22の部分は、平面視で、格子状のゲート電極7の外周に、当該ゲート電極7と共に格子状のパターンを形成するように配設される。フィールド絶縁膜22の上には、パターニングにより形成したゲート電極7が配設される。フィールド絶縁膜22上のゲート電極7は、不図示の領域で、MOSFETセル領域および保護コンタクト領域20のゲート電極7と電気的に接続されている。また、フィールド絶縁膜22上のゲート電極7も、層間絶縁膜8によって覆われており、その上にはMOSFETセル領域から延在するソース電極9が形成されている。ソース電極9は、エピタキシャル層2の上面において、層間絶縁膜8に形成されたコンタクトホールを介してMOSFETセルおよびダミーセル30それぞれのベース領域3およびソース領域4に接続されている。本実施の形態によれば、最外周のMOSFETセルのさらに外側に、フィールド絶縁膜22で満たされたトレンチ5を有するダミーセル30が配設されるため、最外周のMOSFETセルのゲート絶縁膜6が、実質的に、MOSFETセルアレイの最外周でむき出しにならない。よって、最外周のMOSFETセルのゲート絶縁膜6における電界集中の発生が抑えられ、当該ゲート絶縁膜6の破壊を防止することができる。<実施の形態4>図14は、本発明の実施の形態4に係る半導体装置の構成を示す断面図であり、当該半導体装置のMOSFETセルアレイの最外周部の断面を示している。本実施の形態では、最外周のMOSFETセルの外側を囲うように、保護コンタクト21が配設される最外周保護コンタクト領域40を設けている。MOSFETセルアレイ保護コンタクト領域20を含むの最外周部以外の構成は、実施の形態1または2と同様である。最外周保護コンタクト領域40には、ベース領域3を貫通する幅の広い最外周トレンチ5aが形成される。この最外周トレンチ5aは、MOSFETセル領域および保護コンタクト領域20のトレンチ5と繋がっており、トレンチ5が形成する格子状パターンの最外周部分に相当する。最外周トレンチ5a内には、トレンチ5に沿う格子状のゲート電極7の最外周部が配設される。また、最外周トレンチ5aの底部には保護拡散層13が形成されており、これは、MOSFETセル領域および保護コンタクト領域の保護拡散層13と繋がっている。最外周トレンチ5aの内周側MOSFETセルアレイ側の側面には、ゲート絶縁膜6を介してゲート電極7が形成される。また、ゲート絶縁膜6を介してゲート電極7に隣接するように、最外周のMOSFETセルのソース領域4が形成される。よって、最外周トレンチ5aの内周側の側面は、最外周のMOSFETセルのチャネルの一部としても機能する。一方、最外周トレンチ5aの外周側の側面は、半導体装置の外周領域上に形成される、ゲート絶縁膜6よりも厚いフィールド絶縁膜22の一部によって覆われ、その上にパターニングにより形成したゲート電極7が配設される。フィールド絶縁膜22上のゲート電極7は、不図示の領域で、MOSFETセル領域および保護コンタクト領域20のゲート電極7と電気的に接続されている。最外周トレンチ5a内に配設されたゲート電極7も、層間絶縁膜8によって覆われており、当該層間絶縁膜8の上には、MOSFETセル領域から延びるソース電極9が形成される。ソース電極9の一部は、最外周トレンチ5a内において層間絶縁膜8に形成されたコンタクトホールを介して、最外周トレンチ5a底部の保護拡散層13に接続する。言い換えれば、最外周保護コンタクト領域40内に延在するソース電極9の一部が、保護拡散層13に達するコンタクトホール内に埋め込まれており、その部分がソース電極9と保護拡散層13とを接続する保護コンタクト21最外周保護コンタクトとなっている。本実施の形態によれば、MOSFETセルアレイを囲む最外周保護コンタクト領域40に保護コンタクト21が配設されるので、保護拡散層13と保護コンタクト21との間のコンタクト抵抗を低くすることができる。さらに、最外周のMOSFETセルのゲート絶縁膜6が、実質的に、MOSFETセルアレイの最外周でむき出しにならない。よって、最外周のMOSFETセルのゲート絶縁膜6における電界集中の発生が抑えられ、当該ゲート絶縁膜6の破壊を防止することができる。また、上記したように、最外周トレンチ5aの内周側の側面は、MOSFETのチャネルとして利用することもできる。以上の説明では、ドリフト層2aと基板1バッファ層とが同じ導電型を有する構造のMOSFETについて述べたが、ドリフト層2aと基板1とが異なる導電型を有する構造のIGBTに対しても適用可能である。例えば、図1に示した構成に対し、SiC基板1をp型にすればIGBTの構成となる。その場合、MOSFETのソース領域4およびソース電極9は、それぞれIGBTのエミッタ領域およびエミッタ電極に対応し、MOSFETのドレイン電極10はコレクタ電極に対応することになる。また各実施の形態では、ワイドバンドギャップ半導体の1つであるSiCを用いて形成した半導体装置について説明したが、例えば窒化ガリウムGaN系材料、ダイヤモンドなど、他のワイドバンドギャップ半導体を用いた半導体装置に対しても適用可能である。この発明は詳細に説明されたが、上記した説明は、すべての局面において、例示であって、この発明がそれに限定されるものではない。例示されていない無数の変形例が、この発明の範囲から外れることなく想定され得るものと解される。"