LANLocalAreaNetwork回線を介して供給されるフレームを受け取ってフィルタリングするフィルタリング回路であって、前記フィルタリング回路は、前記フレームのSFDStartFrameDelimiterに基づいて、前記フレームからデータ部分を抽出するSFD検出部と、前記SFD検出部から供給される前記データ部分を保持するメモリブロックと、前記SFD検出部から供給される前記データ部分のデータサイズが、許容される最小データサイズ未満か否かを判定するデータサイズ検出部と、前記メモリブロックに前記データ部分を格納するときの書き込みメモリアドレスを指定する書き込みメモリアドレス生成部とを備え、前記データサイズ検出部は、前記フレームを現在フレームとしたときの前記現在フレームの前記データ部分が前記最小データサイズ未満のとき、転送禁止命令を生成し、前記書き込みメモリアドレス生成部は、前記転送禁止命令に応答して、前記メモリブロックに格納されている前記現在フレームのデータ部分を、前記現在フレームの次のフレームのデータ部分で上書きするような書き込みメモリアドレスを指定するフィルタリング回路。請求項1に記載のフィルタリング回路において、前記SFD検出部は、前記データ部分の抽出開始に応答して、書き込み開始命令を前記書き込みメモリアドレス生成部に供給し、前記書き込みメモリアドレス生成部は、前記転送禁止命令を受け取った後で、かつ、前記次のフレームのデータ部分の書き込み開始命令を受け取ったときに、前記次のフレームのデータ部分を格納するときの書き込みメモリアドレスとして、前記メモリブロックに格納されている前記最小データサイズ未満のデータ部分を上書きするような書き込みメモリアドレスを指定するフィルタリング回路。請求項2に記載のフィルタリング回路において、前記書き込みメモリアドレス生成部は、前記メモリブロックに前記データ部分を格納するときの書き込みメモリアドレスを連続アドレスで指定し、前記転送禁止命令を受け取った後で、かつ、前記次のフレームのデータ部分の書き込み開始命令を受け取ったときに、前記連続アドレスの先頭メモリアドレスを、前記次のフレームのデータ部分の先頭を格納するときの書き込みメモリアドレスとして指定し、前記先頭メモリアドレスからの連続アドレスを、前記次のフレームのデータ部分を格納するときの書き込みメモリアドレスとして指定するフィルタリング回路。請求項1から3の何れか1項に記載のフィルタリング回路において、さらに、前記メモリブロックから前記データ部分を読み出すときの読み出しメモリアドレスを指定する読み出しメモリアドレス生成部を備え、前記データサイズ検出部は、前記データ部分が前記最小データサイズ以上のとき、読み出し開始命令を前記読み出しメモリアドレス生成部に供給し、前記読み出しメモリアドレス生成部は、前記読み出し開始命令に応答して、前記読み出しメモリアドレスと読み出し許可信号とを前記メモリブロックに供給し、前記メモリブロックは、前記読み出しメモリアドレスに対応して読みだされた前記データ部分を、速度変換用FIFOに提供するフィルタリング回路。請求項1から4の何れか1項に記載のフィルタリング回路において、前記データサイズ検出部は、前記データ部分のデータサイズを測定した測定結果を示すカウンタ値を出力するカウンタと、前記カウンタ値との比較に使用される比較用設定値を保持し、前記カウンタ値と前記比較用設定値との比較結果に基づいて、前記データ部分のデータサイズが、前記最小データサイズ未満か否かを判定する判定部とを備え、前記判定部は、前記最小データサイズが64バイトとなるような前記比較用設定値を保持するフィルタリング回路。請求項5に記載のフィルタリング回路において、前記判定部は、前記比較用設定値の変更命令に応答して、前記比較用設定値を更新するフィルタリング回路。請求項1から6の何れか1項に記載のフィルタリング回路において、前記メモリブロックは、アレイ状に配置された複数のメモリセルを有するメモリセルアレイと、前記メモリセルアレイに対するデータの入出力を制御する制御回路とを備え、前記制御回路は、前記書き込みメモリアドレスに基づいて前記メモリセルアレイの記憶領域を特定し、前記記憶領域に前記SFD検出部から供給される前記データ部分を格納するフィルタリング回路。LANLocalAreaNetwork回線を介して供給されるフレームを受け取るフィルタリング回路と、前記フィルタリング回路の後段に配置され、前記フレームからプリアンブル部分が除かれたデータを保持する速度変換用FIFOと、前記速度変換用FIFOの後段に配置され、前記速度変換用FIFOに保持されている前記データを読み出してWANWideAreaNetwork用データを生成し、前記WANWideAreaNetwork用データをWANWideAreaNetwork回線に供給するWAN用データ生成部とを具備し、前記フィルタリング回路は、前記フレームのSFDStartFrameDelimiterに基づいて、前記フレームからデータ部分を抽出するSFD検出部と、前記SFD検出部から供給される前記データ部分を保持するメモリブロックと、前記SFD検出部から供給される前記データ部分のデータサイズが、許容される最小データサイズ未満か否かを判定するデータサイズ検出部と、前記メモリブロックに前記データ部分を格納するときの書き込みメモリアドレスを指定する書き込みメモリアドレス生成部とを備え、前記データサイズ検出部は、前記フレームを現在フレームとしたときの前記現在フレームの前記データ部分が前記最小データサイズ未満のとき、転送禁止命令を生成し、前記書き込みメモリアドレス生成部は、前記転送禁止命令に応答して、前記メモリブロックに格納されている前記現在フレームのデータ部分を、前記現在フレームの次のフレームのデータ部分で上書きするような書き込みメモリアドレスを指定するデータ中継装置。上述のように、IEEE802.3などの規格に対応して設けられたイーサネット登録商標を使用するLANLocalAreaNetworkから、SDHSynchronousDigitalHierarchyなどの規格に対応して設けられたWANWideAreaNetworkへのデータを中継する技術が知られている。イーサネット登録商標の規格上、最小フレームパケットサイズは64バイトであるが、予期せぬタイミングでの電源On/Offや、活線挿抜などにより64バイト未満のショートフレームショートパケットが入力されることがある。そのようなショートフレームショートパケットが発生すると、無駄なショートフレームショートパケットを透過してしまい、転送効率が低下するという問題点がある。本発明が解決しようとする課題は、イーサネット登録商標からの64バイト未満のショートフレームショートパケットを廃棄し、WAN側へ透過させないフィルタリング回路を搭載したデータ中継装置を提供することにある。以下に、[発明を実施するための形態]で使用される番号を用いて、[課題を解決するための手段]を説明する。これらの番号は、[特許請求の範囲]の記載と[発明を実施するための形態]との対応関係を明らかにするために付加されたものである。ただし、それらの番号を、[特許請求の範囲]に記載されている発明の技術的範囲の解釈に用いてはならない。上記の課題を解決するために、LANLocalAreaNetwork回線6を介して供給されるフレームを受け取ってフィルタリングするフィルタリング回路3を以下にように構成する。そのフィルタリング回路3は、フレームのSFDStartFrameDelimiterに基づいて、フレームからデータ部分を抽出するSFD検出部13と、SFD検出部13から供給されるデータ部分を保持するメモリブロック12と、SFD検出部13から供給されるデータ部分のデータサイズが、許容される最小データサイズ未満か否かを判定するデータサイズ検出部14と、メモリブロック12にデータ部分を格納するときの書き込みメモリアドレスを指定する書き込みメモリアドレス生成部15とを備えているものとする。ここにおいて、データサイズ検出部14は、現在処理しているフレームを現在フレームとしたときの現在フレームのデータ部分が最小データサイズ未満のとき、転送禁止命令を生成する。書き込みメモリアドレス生成部15は、転送禁止命令に応答して、メモリブロック12に格納されている現在フレームのデータ部分を、現在フレームの次のフレームのデータ部分で上書きするような書き込みメモリアドレスを指定する。本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、イーサネット登録商標からの64バイト未満のショートフレームショートパケットを廃棄し、WAN側へ透過させないフィルタリング回路を搭載したデータ中継装置を提供することが可能となる。[第1実施形態]以下、本発明の実施の形態を図面に基づいて説明する。なお、実施の形態を説明するための図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。図1は、本実施形態のデータ転送装置が受け取るフレームパケットの構成を例示するブロック図である。図1に示されているように、イーサネット登録商標に対応したフレームパケットは、1フレームと言う単位の中に7バイトのプリアンブルと、1バイトのSFDStartFrameDelimiterと、60バイト以上のペイロードと、4バイトのFCSFrameCheckSequenceを備えている。このうち有効データとなるペイロードとFCS部分を、有効フレーム有効パケットと呼ぶ。イーサネット登録商標の規格上、最小フレームパケットサイズは64バイトである。したがって、通常時は有効フレームが64バイト以上となるように構成される。イーサネット登録商標における最小フレーム長が64バイト=512ビットであるにもかかわらず、送出するデータが小さく、有効フレーム長が64バイトに満たない場合には、足りない分を0で埋めて64バイトとしている。しかしながら、予期せぬタイミングでの電源On/Offや、活線挿抜などにより64バイト未満のショートフレームショートパケットが生成されることがある。ショートフレームショートパケットが発生し、そのショートフレームショートパケットを透過してしまうと、転送効率が低下してしまう。本実施形態のデータ中継装置は、イーサネット登録商標からの64バイト未満のショートフレームショートパケットを廃棄し、WAN側へ透過させないフィルタリング回路を搭載している。また、フィルタリング回路は、メモリ回路メモリICを使用して、64バイト未満のショートフレームショートパケットの廃棄を実現している。図2は、本実施形態のデータ中継装置1の構成を例示するブロック図である。図2に示されているように、データ中継装置1は、LAN6とWAN7間に配置されている。データ中継装置1は、データ変換ブロック2を備えている。そのデータ変換ブロック2は、LAN側から供給されるLANイネーブル信号LAN_ENとLAN用データLAN_DTとを受け取り、WAN用データWAN_DTを生成してWAN7に供給する。データ変換ブロック2は、フィルタリング回路3と、速度変換用FIFO4と、WAN用データ作成部5とを備え、LAN6からWAN7へのデータ変換を実行する。フィルタリング回路3は、LAN側から供給されるLANのデータLAN用データLAN_DTと、データの有効を示すイネーブル信号LANイネーブル信号LAN_ENとを受けとる。フィルタリング回路3では、必要なデータFIFO書き込みデータFIFO_WDを抽出する。また、フィルタリング回路3は、データ有効信号FIFO書き込み有効信号FIFO_WVALIDを速度変換用FIFO4に供給する。データ変換ブロック2の内部において、ここまでの動作は、LAN側の通信速度で行われる。速度変換用FIFO4は、フィルタリング回路3から供給されるデータFIFO書き込みデータFIFO_WDを、WAN側の通信速度で読み出して、WAN用データ作成部5に供給する。WAN用データ作成部5は、FIFOに書き込まれていたデータを、FIFO読み出しデータFIFO_RDとして読み出す。また、WAN用データ作成部5は、データの有効信号FIFO読み出し有効信号FIFO_RVALIDを読みだして、WAN用のデータWAN用データWAN_DTを生成し、WAN7側へ供給する。本実施形態のデータ変換ブロック2において、フィルタリング回路3は、LAN側のデータをフィルタリングする機能を備えている。このような構成動作によって。転送効率低下を防ぐことが可能である。図3は、本実施形態のデータ中継装置1を備えるチップ基板11の構成を例示するブロック図である。データ中継装置1のデータ変換ブロック2は、フィルタリング回路3を備えている。そのフィルタリング回路3には、メモリブロック12が設けられている。そのメモリブロック12には、メモリセル12aとYデコーダ12bとXデコーダ12cとが設けられている。本実施形態のフィルタリング回路3は、必要なデータFIFO書き込みデータFIFO_WDを抽出し、シフトレジスタ構成ではなく、メモリブロック12のメモリセル12aに格納している。メモリブロック12を設けることにより、フィルタリング回路3における記憶領域が集中配置される。そのため、配線遅延のばらつきによるタイミング問題を回避することが可能となる。また、フィルタリング条件のフレームパケットサイズが変更になった場合の対応も容易になる。図4は、本実施形態のデータ中継装置1の動作を例示するタイミングチャートである。データ中継装置1は、図4のタイムチャートに示されているように、本実施形態のデータ中継装置1のデータ変換ブロック2において、データ変換ブロック2内部のフィルタリング回路3は、64バイト以上のフレームパケットを受け取った場合、FIFO書き込み有効信号FIFO_WVALIDとFIFO書き込みデータFIFO_WDとを出力する。そのフィルタリング回路3は、64バイト未満のショートフレームパケットを受け取った場合、FIFO書き込み有効信号FIFO_WVALIDとFIFO書き込みデータFIFO_WDとの出力を禁止する。それによって、64バイト未満のショートフレームパケットは、廃棄される。このような構成動作により、フレームパケットの転送効率を上げることが出来る。更に64バイト未満のショートフレームパケットを廃棄することで、不測の動作による不具合の回避や、無駄なフレームパケット転送を回避することによる低消費電力化の効果も得られる。図5は、本実施形態のデータ中継装置1における、データ変換ブロック2のフィルタリング回路3の構成を例示するブロック図である。図5に示されているように、フィルタリング回路3は、メモリブロック12と、SFD検出ブロック13と、パケットサイズ検出ブロック14と、ライトアドレス生成ブロック15と、リードアドレス生成ブロック16とを備えている。また、パケットサイズ検出ブロック14は、カウンタ17と判定部18とを備えている。SFD検出ブロック13は、イーサネット登録商標から入力されるフレームの中から、フレームパケットのスタート部分を検出する。パケットサイズ検出ブロック14は、フレームパケットが、64バイト未満かそれ以上かを監視する。ライトアドレス生成ブロック15は、フレームパケットをメモリブロック12に書き込むためのライトアドレスを生成している。リードアドレス生成ブロック16は、パケットサイズ検出ブロック14にて64バイト以上を確認した後、メモリブロック12に対してリード命令を行う。デュアルポートRAMを使用したメモリブロック12は、イーサネット登録商標より入力されたフレームパケットを保持し、WAN7側に出力する。SFD検出ブロック13は、LAN用データLAN_DTとLANイネーブル信号LAN_ENとを受け取る。SFD検出ブロック13は、メモリ書き込みデータMEM_WDと、メモリ書き込み許可信号MEM_WEと、フレームパケット用のVALID信号パケット有効信号PKT_VALIDとを生成し、後段の機能ブロックに供給する。パケットサイズ検出ブロック14のカウンタ17は、パケット有効信号PKT_VALIDを受け取り、そのパケット有効信号PKT_VALIDに基づいて、フレームパケットのバイト数をカウントする。カウンタ17は、カウントした結果を判定部18に供給する。判定部18は、カウンタ17から供給されるカウント値に基づいて、フレームパケットサイズが64バイト以上か否かを判定する。パケットサイズ検出ブロック14の判定部18は、フレームパケットサイズが64バイト未満のとき、読み出し不許可信号READ_NGをライトアドレス生成ブロック15に供給する。パケットサイズ検出ブロック14の判定部18は、フレームパケットサイズが64バイト以上のとき、読み出し許可信号READ_OKをリードアドレス生成ブロック16に供給する。ライトアドレス生成ブロック15は、メモリ書き込み許可信号MEM_WEを受け取る。ライトアドレス生成ブロック15は、そのメモリ書き込み許可信号MEM_WEに応答してメモリ書き込みアドレスMEM_WAを生成してメモリブロック12に供給する。また、ライトアドレス生成ブロック15は、読み出し不許可信号READ_NGに応答して、メモリ書き込みアドレスMEM_WAの供給を停止する。リードアドレス生成ブロック16は、読み出し許可信号READ_OKを受け取る。リードアドレス生成ブロック16は、読み出し許可信号READ_OKに応答して、メモリ読み出しアドレスMEM_RAとメモリ読み出し許可信号MEM_REとをメモリブロック12に供給する。メモリブロック12は、メモリ読み出しアドレスMEM_RAとメモリ読み出し許可信号MEM_REとに応答して、FIFO書き込みデータFIFO_WDとFIFO書き込み有効信号FIFO_WVALIDを生成し、後段の速度変換用FIFO4に供給する。以下に、本実施形態のフィルタリング回路3の動作について、説明を行う。図6、図7は、本実施形態のフィルタリング回路3の動作を例示するタイミングチャートである。図6は、データ中継装置1が64バイト以上のフレームパケットを受け取ったときのフィルタリング回路3の動作を例示している。図7は、データ中継装置1が64バイト未満のフレームパケットを受け取ったときのフィルタリング回路3の動作を例示している。図6を参照すると、64バイト以上のフレームパケットを受け取った場合の動作において、時刻t1でLAN用データLAN_DTとLANイネーブル信号LAN_ENとを受け取る。このとき、パケットサイズ検出ブロック14のバイトカウント値BYTE_CNTが0に設定される。その後、LAN_ENが非アクティブになることでフレームパケットの終了と判断する。時刻t2において、SFD検出ブロック13は、フレームパケットの先頭を認識するために、SFDを検出する。具体的には、SFD検出ブロック13は、LAN_ENがアクティブになった後、LAN_DTから規則的なデータプリアンブルが入力されるが、あるタイミングでデータが1ビット不規則になる。それをSFDとして判断し、SFDの次のデータをフレームパケットの先頭と認識する。SFD検出ブロック13は、プリアンブルとSFDを削除して、メモリへライトするデータメモリ書き込みデータMEM_WDと、メモリ書き込み許可信号MEM_WEとを後段の回路ブロックに供給する。また、SFD検出ブロック13は、SFDの検出に応答して、パケット有効信号PKT_VALIDをパケットサイズ検出ブロック14に供給する。ライトアドレス生成ブロック15は、SFD検出ブロック13にて生成されたライトイネーブル信号により、メモリ書き込みデータMEM_WDに対応するメモリブロック12のライトアドレスとして、メモリ書き込みアドレスMEM_WAを生成する。時刻t2以降、パケットサイズ検出ブロック14のカウンタ17は、フレームパケットが有効であることを示すための信号パケット有効信号PKT_VALIDにより、フレームパケットのバイト数を監視する。判定部18は、その監視結果に基づいて、64バイト以上であればリードを開始させるための命令読み出し許可信号READ_OKを生成する。図6に示されているように、時刻t3において、パケットサイズ検出ブロック14フレームパケットのバイト数が64バイト以上であると判断する。時刻t4において、パケットサイズ検出ブロック14は、読み出し許可信号READ_OKを生成し、リードアドレス生成ブロック16に供給する。パケットサイズ検出ブロック14から読み出し許可信号READ_OKが出力されると、リードアドレス生成ブロック16は、メモリブロック12に対してリードを許可するイネーブル信号メモリ読み出し許可信号MEM_REとメモリ読み出しアドレスMEM_RAとを通知する。そのメモリ読み出し許可信号MEM_REとメモリ読み出しアドレスMEM_RAとに応答して、メモリブロック12からはフレームパケットの読み出しが行われる。読み出されたデータは、後段の速度変換用FIFO4へ供給される。メモリブロック12から読みだされたデータは、FIFO書き込みデータFIFO_WDとして、速度変換用FIFO4に供給される。また、フィルタリング回路3は、フレームパケットのVALID信号、及びFIFOのライトイネーブル信号を出力する。64バイト未満のフレームパケットを受け取った場合の動作において説明を行う。図7を参照すると、LAN用データLAN_DTとLANイネーブル信号LAN_ENとを受け取り、フレームパケットのバイト数を監視するまでの動作は、64バイト以上のフレームパケットを受け取った場合と同様である。図7に示されているように、時刻t5において、パケットサイズ検出ブロック14は、フレームパケット用のVALID信号パケット有効信号PKT_VALIDにより、フレームパケットのバイト数を監視し、フレームパケットサイズが64バイト未満であると判断する。時刻t6において、パケットサイズ検出ブロック14は、ライトアドレス生成ブロック15に対してフレームパケットが64バイト未満であることを示す信号読み出し不許可信号READ_NGを供給する。ライトアドレス生成ブロック15は、フレームパケットサイズが64バイト未満の場合、ライトアドレスを廃棄フレームパケットのスタートアドレスまで戻す。ライトアドレス生成ブロック15は、次のフレームパケットのライトイネーブルに応答して、そのアドレスからカウントアップする。上述したように、本実施形態のフィルタリング回路3において、SFDが実データの先頭と認識された後、ライトアドレス生成ブロック15は、そこからライトアドレスを生成カウントアップしていく。ライトアドレス生成ブロック15は、前回ライトが終了した最終アドレスを保持している。ライトアドレス生成ブロック15は、その最終アドレスをスタートとし、以降は、そこからカウントアップされていく。アドレスがFull状態になったら、またゼロに戻り、カウントアップする。上述のように、本実施形態のフィルタリング回路3は、データ長が64バイト未満だった場合、ライトアドレスは前回ライトが終了した最終アドレスまで戻す。そして、戻したアドレスをスタートとし、次のパケットで再びカウントアップされる。リードアドレスは、パケット長を監視しているカウンタが64バイト以上を認識した時点で、カウントアップを開始する。リードアドレスも前回リードが終了した最終アドレスからカウントアップする。[比較例]以下に、本実施形態の比較例について説明を行う。図8は、本実施形態の比較例を説明するためのタイミングチャートである。図8は、本実施形態のフィルタリング回路3を備えていないデータ中継装置1の動作を例示している。図8に示されているように、フィルタリング回路3を備えていないデータ中継装置1は、ショートフレームパケットが発生すると、その無駄なショートフレームパケットを透過してしまう。そのため、ネットワーク全体における転送効率が低下することになる。また、上述の特許文献の技術では、ショートフレームパケットを廃棄する目的のために、レジスタにて構成されたフィルタリング回路を備えている。図9は、レジスタにて構成されたフィルタリング回路の構成を概念的に示すブロック図である。図9に示す回路は、データ信号シフト部と、Level変換部と、制御信号シフト部と、パケットサイズ検出ブロックと、VALID生成部とを備えている。データ信号シフト部は、パケットデータ入力DINを4byte32bit分シフトし、パケットデータ出力DOUTする。Level変換部は、PLS入力1bitパルスを1byte8bit分引延ばす。制御信号シフト部は、Level変換部により1byte8bit分、引延ばされた出力信号を4byte32bit分シフトし出力する。パケットサイズ検出部は、制御信号シフト部からの出力信号に対し、マスク制御するための信号を生成する。また、4byte未満のショートパケットを検知する。VALID生成部は、制御信号シフト部からの出力信号と、パケットサイズ検出部からの出力信号とを入力とするNOR論理回路であり、マスク処理後、その出力を出力信号VALID_OUTとする。図10は、レジスタにて構成されたフィルタリング回路のレイアウトを示すレイアウト図である。図10に示されているように、フィルタリング回路がレジスタ構成の場合、レイアウト時に個々のFFを集中配置させることが困難になる。そのため、配線遅延にばらつきが生じ、高速動作に対応できない。また、フィルタリング条件であるフレームパケットサイズが変更された場合の回路修正が容易ではない。本実施形態のデータ中継装置1は、64バイト未満のショートフレームパケットを廃棄し、それによりフレームパケットの転送効率を上げることが可能となる。また、本実施形態のデータ中継装置1のフィルタリング回路3には、メモリブロック12が備えられている。フレームを保持する記憶領域を、メモリにて構成することにより、配線ばらつきの低減や回路変更時、変更量を少なくすることが出来る。これによって、ディグレード等の影響を回避しやすいデータ中継装置1を構成することが可能となる。また、64バイト未満のショートフレームパケットを廃棄することで、不測の動作による不具合の回避や、無駄なフレームパケット転送を回避することによる低消費電力化の効果も得られる。[第2実施形態]以下に、本願発明の第2実施形態について説明を行う。図11は、本願発明のデータ中継装置1のフィルタリング回路3の第2実施形態の構成を例示するブロック図である。第2実施形態のフィルタリング回路3において、判定部18は比較値保持領域21を備えている。その比較値保持領域21は、比較値の変更が可能なように構成されている。判定部18の比較値を変更することで、フィルタリング回路3におけるフィルタリング条件のフレームパケットサイズを変更することが可能となる。これによって、第2実施形態のフィルタリング回路3は、64バイト未満のショートフレームパケットを廃棄するだけでなく、フィルタリング条件であるフレームパケットサイズが変更された場合でも、容易に対応することが可能である。以上、本願発明の実施の形態を具体的に説明した。本願発明は上述の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能である。[付記]付記1LANLocalAreaNetwork回線を介して供給されるフレームを受け取るフィルタリング回路と、上記のフィルタリング回路の後段に配置され、上記のフレームからプリアンブル部分が除かれたデータを保持する速度変換用FIFOと、上記の速度変換用FIFOの後段に配置され、上記の速度変換用FIFOに保持されている上記のデータを読み出してWANWideAreaNetwork用データを生成し、上記のWANWideAreaNetwork用データをWANWideAreaNetwork回線に供給するWAN用データ生成部とを具備し、上記のフィルタリング回路は、上記のフレームのSFDStartFrameDelimiterに基づいて、上記のフレームからデータ部分を抽出するSFD検出部と、上記のSFD検出部から供給される上記のデータ部分を保持するメモリブロックと、上記のSFD検出部から供給される上記のデータ部分のデータサイズが、許容される最小データサイズ未満か否かを判定するデータサイズ検出部と、上記のメモリブロックに上記のデータ部分を格納するときの書き込みメモリアドレスを指定する書き込みメモリアドレス生成部とを備え、上記のデータサイズ検出部は、上記のフレームを現在フレームとしたときの上記の現在フレームの上記のデータ部分が上記の最小データサイズ未満のとき、転送禁止命令を生成し、上記の書き込みメモリアドレス生成部は、上記の転送禁止命令に応答して、上記のメモリブロックに格納されている上記の現在フレームのデータ部分を、上記の現在フレームの次のフレームのデータ部分で上書きするような書き込みメモリアドレスを指定するデータ中継装置。付記2上記したデータ中継装置において、上記のSFD検出部は、上記のデータ部分の抽出開始に応答して、書き込み開始命令を上記の書き込みメモリアドレス生成部に供給し、上記の書き込みメモリアドレス生成部は、上記の転送禁止命令を受け取った後で、かつ、上記の次のフレームのデータ部分の書き込み開始命令を受け取ったときに、上記の次のフレームのデータ部分を格納するときの書き込みメモリアドレスとして、上記のメモリブロックに格納されている上記の最小データサイズ未満のデータ部分を上書きするような書き込みメモリアドレスを指定するデータ中継装置。付記3上記したデータ中継装置において、上記の書き込みメモリアドレス生成部は、上記のメモリブロックに上記のデータ部分を格納するときの書き込みメモリアドレスを連続アドレスで指定し、上記の転送禁止命令を受け取った後で、かつ、上記の次のフレームのデータ部分の書き込み開始命令を受け取ったときに、上記の連続アドレスの先頭メモリアドレスを、上記の次のフレームのデータ部分の先頭を格納するときの書き込みメモリアドレスとして指定し、上記の先頭メモリアドレスからの連続アドレスを、上記の次のフレームのデータ部分を格納するときの書き込みメモリアドレスとして指定するデータ中継装置。付記4上記したデータ中継装置において、上記のフィルタリング回路は、さらに、上記のメモリブロックから上記のデータ部分を読み出すときの読み出しメモリアドレスを指定する読み出しメモリアドレス生成部を備え、上記のデータサイズ検出部は、上記のデータ部分が上記の最小データサイズ以上のとき、読み出し開始命令を上記の読み出しメモリアドレス生成部に供給し、上記の読み出しメモリアドレス生成部は、上記の読み出し開始命令に応答して、上記の読み出しメモリアドレスと読み出し許可信号とを上記のメモリブロックに供給し、上記のメモリブロックは、上記の読み出しメモリアドレスに対応して読みだされた上記のデータ部分を、上記の速度変換用FIFOに供給するデータ中継装置。付記5上記したデータ中継装置において、上記のデータサイズ検出部は、上記のデータ部分のデータサイズを測定した測定結果を示すカウンタ値を出力するカウンタと、上記のカウンタ値との比較に使用される比較用設定値を保持し、上記のカウンタ値と上記の比較用設定値との比較結果に基づいて、上記のデータ部分のデータサイズが、上記の最小データサイズ未満か否かを判定する判定部とを備え、上記の判定部は、上記の最小データサイズが64バイトとなるような上記の比較用設定値を保持するデータ中継装置。付記6上記したデータ中継装置において、上記の判定部は、上記の比較用設定値の変更命令に応答して、上記の比較用設定値を更新するデータ中継装置。付記7上記したデータ中継装置において、上記のメモリブロックは、アレイ状に配置された複数のメモリセルを有するメモリセルアレイと、上記のメモリセルアレイに対するデータの入出力を制御する制御回路とを備え、上記の制御回路は、上記の書き込みメモリアドレスに基づいて上記のメモリセルアレイの記憶領域を特定し、上記の記憶領域に上記のSFD検出部から供給される上記のデータ部分を格納するデータ中継装置。