"超電導単一磁束量子集積回路チップの外部から前記超電導単一磁束量子集積回路チップ内の超電導単一磁束量子集積回路に直流バイアス電流を供給するバイアス電源線と、前記超電導単一磁束量子集積回路チップの外部に前記直流バイアス電流を回収するためのバイアス引き抜き電源線とを設け、前記バイアス引き抜き電源線の終端は前記超電導単一磁束量子集積回路チップ内にレイアウトされた超電導単一磁束量子集積回路周辺で複数の0.1ミリオーム乃至1オームの抵抗値を有する薄膜抵抗からなる抵抗体を介して前記超電導単一磁束量子集積回路チップのグランド面に接続し、前記グランド面との接続点から前記直流バイアス電流を引き抜くことを特徴とする超電導単一磁束量子集積回路装置。前記超電導単一磁束量子集積回路を複数の機能回路ブロックに分割し、前記各機能回路ブロック毎に前記直流バイアス電源線と前記バイアス引き抜き電源線を設け、前記バイアス引き抜き電源線は前記機能回路ブロックの周辺で複数の0.1ミリオーム乃至1オームの抵抗値を有する薄膜抵抗からなる抵抗体を介して前記超電導単一磁束量子集積回路チップのグランド面に接続することを特徴とする請求項1に記載の超電導単一磁束量子集積回路装置。前記直流バイアス電源線と前記バイアス引き抜き電源線とを、前記超電導単一磁束量子集積回路或いは前記機能回路ブロックの周辺のグランド面に実質的に電流が流れないようにレイアウトしたことを特徴とした請求項2に記載の超電導単一磁束量子集積回路装置。前記薄膜抵抗からなる複数の抵抗体を前記機能回路ブロックの周囲に並列接続状態で配置し、前記並列接続された抵抗体の抵抗値の比によって前記グランド面からのバイアス電流の引き抜きの経路と割合を制御することを特徴とする請求項2または請求項3に記載の超電導単一磁束量子集積回路装置。前記薄膜抵抗からなる複数の抵抗体を、前記機能回路ブロックの安定動作に応じて前記機能回路ブロックの周辺の1辺乃至4辺のいずれかに配置したことを特徴とする請求項2乃至請求項4のいずれか1項に記載の超電導単一磁束量子集積回路装置。前記超電導単一磁束量子集積回路チップの外部回路との接続のためのパッドから前記機能回路ブロックまでのメインの直流バイアス電源線を複数の0.1ミリオーム乃至1オームの抵抗値を有する薄膜抵抗からなる抵抗体を前記機能回路ブロックに並列接続することにより分岐して接続し、前記並列接続された抵抗体の抵抗値の比によって各直流バイアス電流供給箇所からのバイアス電流の供給の割合を制御することを特徴とする請求項2乃至請求項5のいずれか1項に記載の超電導単一磁束量子集積回路装置。前記0.1ミリオーム乃至1オームの抵抗値を有する薄膜抵抗からなる抵抗体が、Mo、Ti、Au或いは金合金のいずれかからなることを特徴とする請求項1乃至請求項6のいずれか1項に記載の超電導単一磁束量子集積回路装置。前記0.1ミリオーム乃至1オームの抵抗値を有する薄膜抵抗からなる抵抗体が、前記超電導単一磁束量子集積回路の動作温度において0.1ミリオーム乃至1オームの抵抗値を有することを特徴とする請求項1乃至請求項6のいずれか1項に記載の超電導単一磁束量子集積回路装置。前記超電導単一磁束量子集積回路チップの外部回路との接続用のパッドから前記超電導単一磁束量子集積回路或いは機能回路ブロックへの前記直流バイアス電源線と前記バイアス引き抜き電源線を互いに上下或いは隣接して設けたことを特徴とする請求項2乃至請求項8のいずれか1項に記載の超電導単一磁束量子集積回路装置。しかし、従来のレイアウトでは、たとえばセルベース設計された論理セルにバイアス電源線から供給したバイアス電流が流れる経路と、グランドに流れたバイアス電流がチップ周辺に設けられたバイアス電流引き抜き用のグランドパッドに向かって流れる経路が異なる。したがって、回路内部ではこれらの相殺は困難となるとともに、グランド面を流れる電流経路の制御ができずにSFQ回路に悪影響を与えるという問題がある。図15は、従来のレイアウトにおけるグランド面を流れる直流バイアス電流の戻り電流の経路の説明図であり、図15a,bはそれぞれ、図14a,bに対応しており、グランドに流れるバイアス電流の戻り電流の経路がさまざまに異なっている。したがって、本発明は、バイアス電流の戻り電流およびバイアス電流自身がチップ内のSFQ論理回路に与える影響をなくすことを目的とする。開示する一観点からは、超電導単一磁束量子集積回路チップの外部から前記超電導単一磁束量子集積回路チップ内の超電導単一磁束量子集積回路に直流バイアス電流を供給するバイアス電源線と、前記超電導単一磁束量子集積回路チップの外部に前記直流バイアス電流を回収するためのバイアス引き抜き電源線とを設け、前記バイアス引き抜き電源線の終端は前記超電導単一磁束量子集積回路チップ内にレイアウトされた超電導単一磁束量子集積回路周辺で複数の0.1ミリオーム乃至1オームの抵抗値を有する薄膜抵抗からなる抵抗体を介して前記超電導単一磁束量子集積回路チップのグランド面に接続し、前記グランド面との接続点から前記直流バイアス電流を引き抜くことを特徴とする超電導単一磁束量子集積回路装置が提供される。開示の超電導単一磁束量子集積回路装置によれば、バイアス電流の戻り電流およびバイアス電流自身がチップ内のSFQ論理回路に与える影響をなくすことが可能になる。ここで、図1及び図2を参照して、本発明の実施の形態の超電導単一磁束量子集積回路装置を説明する。図1は、本発明の実施の形態の超電導単一磁束量子集積回路装置の構成説明図であり、図1aは要部等価回路図であり、図1bはレイアウト図である。図1aに示すように、SFQ論理ゲート11やアナログ回路には、従来と同様に、SFQ論理ゲート11内の超電導配線からなる直流バイアス電源線12からバイアス抵抗13を介してバイアス電流が供給される。本発明の実施の形態においては、さらに、複数のSFQ論理ゲート11のグランド14に0.1ミリオーム乃至1オームの抵抗値を有する薄膜抵抗からなる抵抗体16を介してバイアス引き抜き電源線15を接続して、供給したバイアス電流を全て引き抜く。それぞれの引き抜き箇所での電流の割合は等価回路に示したように並列接続された抵抗体16の抵抗値の比率によって制御できる。即ち、周辺のどの部分からどれだけの割合量のバイアス電流を引き抜くかを制御して誤動作や動作マージンの低下などの悪影響を避けた安定に動作する機能回路ブロック20を設計することができる。また、図1bに示すように、論理ゲートセル21に加えてバイアス電源用および不要な磁場をトラップして回路誤動作を避けるためのモートセル22が用意されている。図においては、2箇所のモートセル22に直流バイアス電源線17が接続されるとともに、バイアス引き抜き電源線15が抵抗体16を介して接続されている。このような安定動作する機能回路ブロック20では、直流バイアス電流の供給と引き抜きの収支がゼロあるいはほぼゼロにバランスさせている。なお、図においては、引き抜き箇所は2箇所であるが必要に応じて複数設けてこの機能回路ブック20が誤動作なく安定に動作するように設計することができる。これらの機能回路ブロック20間のSFQパルス信号伝達には、マイクロストリップ線路あるいはストリップ線路といった受動的な伝送線路PTLを用いるので、SFQパルス信号伝達の際には直流バイアス電流の供給はなくグランド面には電流は流れない。したがって、設計した多数の機能回路ブロック20を一つの超電導単一磁束量子集積回路チップ内の任意の位置に配置することが可能であり、所望の機能の超電導単一磁束量子集積回路チップを容易に設計することができる。なお、各機能回路ブロック20への直流バイアス電流の供給および引き抜きは、それぞれ独立した直流電源を介した閉回路を形成することで供給と引き抜きが容易に実現できる。図2は、本発明の実施の形態の超電導単一磁束量子集積回路装置の他の構成説明図であり、図2aは要部等価回路図であり、図2bは、レイアウト図である。ここでは、図1に示した抵抗体の抵抗値の比率によって複数個所からのバイアス電流の引き抜き電流の割合を制御する概念を直流バイアス電流の供給側であるバイアス電源線17にも適用した場合の概念図である。即ち、ボンディングパッドからメインのバイアス電源線17から機能回路ブロック20のバイアス電源線12に接続する際、0.1ミリオーム乃至1オームの抵抗値を有する薄膜抵抗からなる抵抗体18を介して複数個所からバイアス電流を供給する。また、それぞれの供給箇所からのバイアス電流の割合は、バイアス引き抜き電源線15の場合と同様に並列接続された抵抗体18の抵抗値の比率によって制御できる。このように、本発明の実施の形態においては、超電導単一磁束量子集積回路チップ内の機能回路ブロックに供給されたバイアス電流がグランドに流れたのち、その周辺から全て引き抜くことができる。その際に、グランド電流の引き抜き箇所とそれぞれの箇所からの引き抜き電流の割合を抵抗体の配置とその抵抗値で制御することにより、機能回路ブロック自身および他の機能回路ブロックへのグランド電流の影響をなくすあるいは低減することができる。また、それによって、単一磁束量子集積回路チップ全体の回路動作の安定化をはかることができる。なお、抵抗体16,18は、SFQ集積回路の動作温度において0.1ミリオーム乃至1オームの抵抗値を有するものであれば良く、SFQ回路チップの形成に用いているMo、Ti、Au或いは金合金を用いれば良い。次に、図3を参照して、本発明の実施例1の超電導単一磁束量子集積回路装置を説明する。図3は実施例1の超電導単一磁束量子集積回路装置の概念的構成図である。ここでは、単一磁束量子集積回路を一つの機能回路ブロックで構成した場合として示しており、比較的小規模な回路、或いは、中規模回路で適切にバイアス電流の集中を避けるように設計した場合にはこのような構成となる。図に示すように、複数の直流バイアス電源線171,172を外部との接続用のボンディングパッド311,312に接続しており、これらから機能回路ブロック20の周辺の複数個所へ接続している。具体的には、2個のボンディングパッド311,312を2本のメインとなる直流バイアス電源線171,172に接続し、さらに直流バイアス電源線171,172を2分岐して夫々が機能回路ブロック20の2辺の計4個所に接続してバイアス電流供給の均等化をはかっている。一方、バイアス引き抜き電源線151,152も直流バイアス電源線171,172と同様に複数のボンディングパッド321,322から配線している。図では2個のボンディングパッド321,322から2本のメインとなるバイアス引き抜き電源線151,152を配線し、さらに、夫々を2分岐して機能回路ブロック20の4辺に0.1ミリオーム乃至1オームの抵抗値の薄膜抵抗33を介してその他端をチップ内のグランド面に接続している。このようにバイアス引き抜き電源線151,152の配置により、グランド面に接続した箇所からの引き抜き電流の割合は並列接続された薄膜抵抗33の抵抗値の比率で制御することが可能である。また、図3では、バイアス引き抜き電源線151,152にのみ薄膜抵抗33を設けた場合を示したが、図2に概念図を示したようにバイアス電源線171,172側にも0.1ミリオーム乃至1オームの抵抗値の薄膜抵抗を設けて機能回路ブロック20の周辺のバイアス供給点からのバイアス電流の供給割合も制御可能である。なお、機能回路ブロック20の内部のバイアス電源線は超電導配線により薄膜抵抗の比率とは無関係に同電位になる。外部からのバイアス電流の供給は、直流バイアス電源線171とバイアス引き抜き電源線151のボンディングパッド311,321、直流バイアス電源線172とバイアス引き抜き電源線152のボンディングパッド312,322を夫々ペアーとして直流電源から供給できる。なお、図3に示したセルベース設計によれば、周辺に設けたモートセルを多段にすることによってもバイアス電流の供給の均等化を図ることができる。次に、図4を参照して、本発明の実施例2の超電導単一磁束量子集積回路装置を説明するが、ここでは、比較的小規模な複数の機能回路ブロックに分けて回路設計およびレイアウトした例として示している。図4は、本発明の実施例2の超電導単一磁束量子集積回路装置の概念的構成図であり、二つの機能回路ブロック201,202からなる集積回路を示している。各機能回路フロック201,202の周囲には、実施例1と同様に一端が引き抜き用のグランド接続された薄膜抵抗33を介してバイアス引き抜き電源線151,152を通してチップ外に引き抜く。このように小規模な機能回路ブロック201,202とすることでこのブロック内でのバイアス電流やグランド電流による磁場の影響をなくすあるいは軽減することができる。また、バイアス電流供給箇所や引き抜き電流箇所、及びその電流量の制御した設計が容易であり、機能回路ブロック201,202の安定な動作を確保しやすい。また、機能回路ブロック201,202間でのSFQパルスの伝搬にはマイクロストリップラインやストリップラインなどの受動的な伝送線路パッシブトランスミッションライン:PTL34で接続する。マイクロストリップラインの場合には超電導グランド面を使用するがここには直流バイアス電流は流れない。この構造により、原理的には供給したバイアス電流は夫々の機能回路ブロック201,202毎に全て引き抜かれその周辺の超電導グランド面には直流電流は漏れ流れ出ない。したがって、機能回路ブロック201,202間での直流バイアス電流の相互の影響を避けることができる。なお、図4では、バイアス引き抜き電源線151,152に薄膜抵抗34を設けた場合を示したが、図2の概念図を示したようにバイアス電源線171,172側にも同様の薄膜抵抗を設けても良い。それによって、機能回路ブロック201,202の周辺の複数個所からのバイアス電流の供給割合も制御可能となる。次に、図5を参照して、本発明の実施例3の超電導単一磁束量子集積回路装置を説明するが、ここでは、比較的小規模な機能回路ブロックとバイアス引き抜き電源線との接続方法として説明する。図5は、本発明の実施例3の超電導単一磁束量子集積回路装置における1個の機能回路ブロック近傍の概念的構成図であり、正方形に配置された機能回路ブロック20の4辺全てから直流バイアス電源線17により直流バイアス電流を供給する。また、それぞれの辺から供給したバイアス電流をチップ内グランドに薄膜抵抗35を介して接続するバイアス引き出し電源線15によりグランドを流れるバイアス電流を引き抜く構成としている。この構成によりバイアス電流の供給と引き抜きによる相殺がより実現されやすい。なお、図においては、バイアス引き抜き電源線15にのみ低い抵抗値の薄膜抵抗35を設けているが、直流バイアス電源線17側にも同様の薄膜抵抗を設けて機能回路ブロック20の周辺の複数個所からのバイアス電流の供給割合を制御することも可能である。次に、図6を参照して、本発明の実施例4の超電導単一磁束量子集積回路装置を説明するが、ここでは、比較的小規模な機能回路ブロックとバイアス引き抜き電源線との接続方法として説明する。図6は、本発明の実施例4の超電導単一磁束量子集積回路装置における1個の機能回路ブロック近傍の概念的構成図であり、長方形に配置された機能回路ブロック40の4辺全てから直流バイアス電源線17により直流バイアス電流を供給する。また、それぞれの辺から供給したバイアス電流をチップ内グランドに薄膜抵抗35を介して一対の長辺に接続するバイアス引き出し電源線15によりグランドを流れるバイアス電流を引き抜く構成としている。基本的にはこの構成により、バイアス電流の供給と引き抜きによる相殺が実現されるが、機能回路ブロック40内の構成内容によっては上下の一対の長辺のみからのバイアス供給も併用することも可能である。このように各機能ブロックの直流バイアス電源線17とバイアス引き抜き電源線15および機能回路ブロック40との接続に関しては任意に設計することが可能である。したがって、小規模な機能回路ブロックで最適な設計をし、これらを組み合わせることで安定に動作する中規模あるいは大規模な単一磁束量子集積回路装置を実現することが可能になる。図においては、バイアス引き抜き電源線15にのみ低い抵抗値の薄膜抵抗34を設けているが、直流バイアス電源線17側にも同様の薄膜抵抗を設けて機能回路ブロック40の周辺の複数個所からのバイアス電流の供給割合を制御することも可能である。次に、図7及び図8を参照して、本発明の実施例5の超電導単一磁束量子集積回路装置を説明するが、ここでは、具体的な素子構造及び配線構造を説明する。図7は、Nb/AlOx/Al/Nbジョセフソン接合を用いたNb多層薄膜プロセスによる超電導単一磁束量子集積回路装置の断面図である例えば、上記の非特許文献4参照。図に示すように、シリコン基板51上に、Nb超電導体を用いてグランド521,522を形成する。次いで、層間絶縁膜となるSiO2膜53を形成後、Moにより抵抗56を形成する。また、Nb超電導体54からなる下部電極と上部電極との間にAlOx/Alを設けてNb/AlOx/Al/Nb構造のジョセフソン接合55を形成する。さらに、図に示すようなNb超電導体と層間絶縁膜を形成後、Nb超電導体に接続するAu層57を設ける。図8は、超電導SFQ回路に用いる薄膜抵抗の構成図であり、図8aはMoにより形成する場合であり、図8b及び図8cはMoとAu層57を形成する際に堆積したAu膜58の一部を利用して並列接続したものである。ここで、図8bは最上層のNb超電導体CTL層とAu層を接続したものであり、図8cはジョセフソン接合の上の配線層COU層とAu層を接続した場合である。なお、各図における上図は一部透視平面図であり、下図は要部断面図である。本発明の実施例5においては、このような構造を利用してバイアス引き抜き用の薄膜抵抗を形成する。図8aに示す構造の場合には、Moが用いられており、その長さに比べて幅を広くすることでバイアス引き抜き用の低い抵抗値の抵抗が実現可能である。なお、このプロセスでは外部接続用のパッドの表面には金のスパッタ膜や金メッキ膜を使用している。また、図8b或いは図8cに示した構造の場合には、Au膜58を薄膜抵抗として使用することにより、さらに抵抗値を低くすることが可能である。なお、この場合、Mo抵抗も並列接続されて併用した構造としているが、Au膜58だけでも十分低い抵抗体として使用できるので必ずしも併用する必要はない。また、これらの薄膜抵抗は、直流バイアス電源線に設けたバイアス電流分配用の薄膜抵抗としても使用できる。ここでは、Nbプロセスの実施例を示したが、NbNや多層薄膜を用いた集積回路技術が使用可能であればYBCOなどの高温超電導材料、鉄系の超電導材料の集積回路プロセスを用いることも可能である。次に、図9及び図10を参照して、本発明の実施例6の超電導単一磁束量子集積回路装置を説明するが、図9は、本発明の実施例6の超電導単一磁束量子集積回路装置のレイアウトの全体構成図であり、Nbプロセスを想定してセルベース設計によりレイアウト設計したアナログ/ディジタル変換回路の例である。図に示すように、小規模な機能回路ブロック毎に設計し、機能回路ブロック間はマイクロストリップラインを用いてSFQパルスの信号伝達を行っている。論理ゲートセルの周辺には多くのモートセルを設けており、これと直流バイアス電源線とを接続してバイアス電流を供給する。また、グランド面に接続されているモートセルの別の配線層とバイアス引き抜き用の抵抗を介してバイアス引き抜き電源線からバイアス電流を引き抜いている。図10は、本発明の実施例6の超電導単一磁束量子集積回路装置の各機能回路ブロックのレイアウトの構成図である。図10aは機能回路ブロックの対向する2面からバイアス電流の供給と引き抜きを行った例であり、図10bは機能回路ブロックの4面からバイアス電流の供給と引き抜きを行った例である。また、図10cは機能回路ブロックの4面からバイアス電流の供給と引き抜きを行うとともに、機能回路ブロックの周辺にグランド掘り込みを設けた例である。図10a乃至図10cに示すように、直流バイアス電源線とバイアス引き抜き線は上下2層構造になっており、これらを流れる電流が作る磁場は相殺される。本発明においては、原理的には直流バイアス電源線から供給されたバイアス電流は、全てバイアス引き抜き電源線から引き抜かれその周辺には電流を流さない。また、図10cに示したように、機能回路ブロックの外周を囲むようなグランド面の堀細い溝を設けることで、グランド面を流れる電流の経路を制御し、外部への或いは外部からの影響を二重に防御することができる。"