直線的に延出した帯状の主画素電極を備えた画素電極と、前記画素電極を覆うとともに前記主画素電極の延出方向と略平行な第1配向処理方向に配向処理された第1配向膜と、を備えた第1基板と、前記主画素電極を挟んだ両側で前記主画素電極の延出方向と略平行な方向に沿って延出した主共通電極及び第1配向処理方向の上流側に位置する前記主画素電極の一端部側において前記主画素電極の延出方向に交差する方向に沿って延出した副共通電極を備えた共通電極と、前記共通電極を覆うとともに第1配向処理方向と同一方向である第2配向処理方向に配向処理された第2配向膜と、を備えた第2基板と、前記第1基板と前記第2基板との間に保持された液晶分子を含む液晶層と、を備えたことを特徴とする液晶表示装置。前記画素電極は、第1配向処理方向の下流側に位置する前記主画素電極の他端部に繋がった副画素電極を備えたことを特徴とする請求項1に記載の液晶表示装置。前記第1基板は、さらに、前記主共通電極の直下に位置するソース配線と、前記副共通電極の直下に位置するゲート配線と、前記副画素電極の直下に位置する補助容量線と、を備えたことを特徴とする請求項2に記載の液晶表示装置。前記第1基板は、さらに、前記ソース配線と対向し前記共通電極と同電位のソースシールド電極と、前記ゲート配線と対向し前記共通電極と同電位のゲートシールド電極と、を備えたことを特徴とする請求項3に記載の液晶表示装置。前記画素電極は、第1配向処理方向の上流側に位置する前記主画素電極の一端部に繋がった第1副画素電極と、第1配向処理方向の下流側に位置する前記主画素電極の他端部に繋がった第2副画素電極と、を備えたことを特徴とする請求項1に記載の液晶表示装置。前記第1基板は、さらに、前記主共通電極の直下に位置するソース配線と、前記第1副画素電極の直下に位置する補助容量線と、前記第2副画素電極の直下に位置するゲート配線と、を備えたことを特徴とする請求項5に記載の液晶表示装置。前記第1基板は、さらに、前記ソース配線と対向し前記共通電極と同電位のソースシールド電極を備えたことを特徴とする請求項6に記載の液晶表示装置。第1方向に沿って延出したゲート配線と、第1方向に交差する第2方向に沿って延出したソース配線と、第2方向に沿って延出した帯状の主画素電極を備えた画素電極と、前記ソース配線に対向し第2方向に沿って延出した第1主共通電極を備えた第1共通電極と、前記画素電極及び前記第1共通電極を覆うとともに前記第2方向に平行な第1配向処理方向に配向処理された第1配向膜と、を備えた第1基板と、前記主画素電極を挟んだ両側で第2方向に沿って延出した第2主共通電極及び第1配向処理方向の上流側に位置する前記主画素電極の一端部側において第1方向に沿って延出した第2副共通電極を備えた第2共通電極と、前記第2共通電極を覆うとともに第1配向処理方向と同一方向である第2配向処理方向に配向処理された第2配向膜と、を備えた第2基板と、前記第1基板と前記第2基板との間に保持された液晶分子を含む液晶層と、を備えたことを特徴とする液晶表示装置。前記第1共通電極は、さらに、前記ゲート配線に対向し第1方向に沿って延出した第1副共通電極を備えたことを特徴とする請求項8に記載の液晶表示装置。前記画素電極は、第1方向に沿った長さが第1方向に交差する第2方向に沿った長さよりも短い画素に配置されたことを特徴とする請求項8または9に記載の液晶表示装置。本実施形態の目的は、表示品位の劣化を抑制することが可能な液晶表示装置を提供することにある。本実施形態によれば、直線的に延出した帯状の主画素電極を備えた画素電極と、前記画素電極を覆うとともに前記主画素電極の延出方向と略平行な第1配向処理方向に配向処理された第1配向膜と、を備えた第1基板と、前記主画素電極を挟んだ両側で前記主画素電極の延出方向と略平行な方向に沿って延出した主共通電極及び第1配向処理方向の上流側に位置する前記主画素電極の一端部側において前記主画素電極の延出方向に交差する方向に沿って延出した副共通電極を備えた共通電極と、前記共通電極を覆うとともに第1配向処理方向と同一方向である第2配向処理方向に配向処理された第2配向膜と、を備えた第2基板と、前記第1基板と前記第2基板との間に保持された液晶分子を含む液晶層と、を備えたことを特徴とする液晶表示装置が提供される。本実施形態によれば、第1方向に沿って延出したゲート配線と、第1方向に交差する第2方向に沿って延出したソース配線と、第2方向に沿って延出した帯状の主画素電極を備えた画素電極と、前記ソース配線に対向し第2方向に沿って延出した第1主共通電極を備えた第1共通電極と、前記画素電極及び前記第1共通電極を覆うとともに前記第2方向に平行な第1配向処理方向に配向処理された第1配向膜と、を備えた第1基板と、前記主画素電極を挟んだ両側で第2方向に沿って延出した第2主共通電極及び第1配向処理方向の上流側に位置する前記主画素電極の一端部側において第1方向に沿って延出した第2副共通電極を備えた第2共通電極と、前記第2共通電極を覆うとともに第1配向処理方向と同一方向である第2配向処理方向に配向処理された第2配向膜と、を備えた第2基板と、前記第1基板と前記第2基板との間に保持された液晶分子を含む液晶層と、を備えたことを特徴とする液晶表示装置が提供される。以下、本実施形態について、図面を参照しながら詳細に説明する。なお、各図において、同一又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する説明は省略する。図1は、本実施形態における液晶表示装置の構成及び等価回路を概略的に示す図である。すなわち、液晶表示装置は、アクティブマトリクスタイプの液晶表示パネルLPNを備えている。液晶表示パネルLPNは、第1基板であるアレイ基板ARと、アレイ基板ARに対向して配置された第2基板である対向基板CTと、これらのアレイ基板ARと対向基板CTとの間に保持された液晶層LQと、を備えている。このような液晶表示パネルLPNは、画像を表示するアクティブエリアACTを備えている。このアクティブエリアACTは、m×n個のマトリクス状に配置された複数の画素PXによって構成されている但し、m及びnは正の整数である。液晶表示パネルLPNは、アクティブエリアACTにおいて、n本のゲート配線GG1~Gn、n本の補助容量線CC1~Cn、m本のソース配線SS1~Smなどを備えている。ゲート配線G及び補助容量線Cは、例えば、第1方向Xに沿って略直線的に延出した信号配線に相当する。これらのゲート配線G及び補助容量線Cは、第1方向Xに交差する第2方向Yに沿って間隔をおいて隣接し、交互に並列配置されている。ここでは、第1方向Xと第2方向Yとは互いに略直交している。ソース配線Sは、ゲート配線G及び補助容量線Cと交差している。ソース配線Sは、第2方向Yに沿って略直線的に延出した信号配線に相当する。なお、ゲート配線G、補助容量線C、及び、ソース配線Sは、必ずしも直線的に延出していなくても良く、それらの一部が屈曲していてもよい。各ゲート配線Gは、アクティブエリアACTの外側に引き出され、ゲートドライバGDに接続されている。各ソース配線Sは、アクティブエリアACTの外側に引き出され、ソースドライバSDに接続されている。これらのゲートドライバGD及びソースドライバSDの少なくとも一部は、例えば、アレイ基板ARに形成され、コントローラを内蔵した駆動ICチップ2と接続されている。各画素PXは、スイッチング素子SW、画素電極PE、共通電極CEなどを備えている。保持容量Csは、例えば補助容量線Cと画素電極PEとの間に形成される。補助容量線Cは、補助容量電圧が印加される電圧印加部VCSと電気的に接続されている。なお、本実施形態においては、液晶表示パネルLPNは、画素電極PEがアレイ基板ARに形成される一方で共通電極CEの少なくとも一部が対向基板CTに形成された構成であり、これらの画素電極PEと共通電極CEとの間に形成される電界を主に利用して液晶層LQの液晶分子をスイッチングする。画素電極PEと共通電極CEとの間に形成される電界は、第1方向Xと第2方向Yとで規定されるX-Y平面あるいは基板主面に対してわずかに傾いた斜め電界あるいは、基板主面にほぼ平行な横電界である。スイッチング素子SWは、例えば、nチャネル薄膜トランジスタTFTによって構成されている。このスイッチング素子SWは、ゲート配線G及びソース配線Sと電気的に接続されている。このようなスイッチング素子SWは、トップゲート型あるいはボトムゲート型のいずれであっても良い。また、スイッチング素子SWの半導体層は、例えば、ポリシリコンによって形成されているが、アモルファスシリコンによって形成されていても良い。画素電極PEは、各画素PXに配置され、スイッチング素子SWに電気的に接続されている。共通電極CEは、液晶層LQを介して複数の画素PXの画素電極PEに対して共通に配置されている。このような画素電極PE及び共通電極CEは、例えば、インジウムティンオキサイドITOやインジウムジンクオキサイドIZOなどの光透過性を有する導電材料によって形成されているが、アルミニウムなどの他の金属材料によって形成されても良い。アレイ基板ARは、共通電極CEに電圧を印加するための給電部VSを備えている。この給電部VSは、例えば、アクティブエリアACTの外側に形成されている。対向基板CTの共通電極CEは、アクティブエリアACTの外側に引き出され、図示しない導電部材を介して、給電部VSと電気的に接続されている。図2は、図1に示したアレイ基板ARを対向基板側から見たときの一画素PXの構造例を概略的に示す平面図である。ここでは、X-Y平面における平面図を示している。アレイ基板ARは、ゲート配線G1、ゲート配線G2、補助容量線C1、ソース配線S1、ソース配線S2、スイッチング素子SW、画素電極PE、第1配向膜AL1などを備えている。図示した例では、アレイ基板ARは、さらに、共通電極CEの一部である第1共通電極CE1を備えている。図示した例では、画素PXは、破線で示したように、第1方向Xに沿った長さが第2方向Yに沿った長さよりも短い長方形状である。ゲート配線G1及びゲート配線G2は、第2方向Yに沿って間隔をおいて配置され、それぞれ第1方向Xに沿って延出している。補助容量線C1は、ゲート配線G1とゲート配線G2との間に位置し、第1方向Xに沿って延出している。ソース配線S1及びソース配線S2は、第1方向Xに沿って間隔をおいて配置され、それぞれ第2方向Yに沿って延出している。図示した画素PXにおいて、ソース配線S1は左側端部に配置され、ソース配線S2は右側端部に配置されている。厳密には、ソース配線S1は当該画素PXとその左側に隣接する画素との境界に跨って配置され、ソース配線S2は当該画素PXとその右側に隣接する画素との境界に跨って配置されている。また、画素PXにおいて、ゲート配線G1は上側端部に配置され、ゲート配線G2は下側端部に配置されている。厳密には、ゲート配線G1は当該画素PXとその上側に隣接する画素との境界に跨って配置され、ゲート配線G2は当該画素PXとその下側に隣接する画素との境界に跨って配置されている。また、図示した画素PXにおいては、補助容量線C1は、ゲート配線G1の側よりもゲート配線G2の側に偏在している。つまり、補助容量線C1とゲート配線G2との第2方向Yに沿った間隔は、補助容量線C1とゲート配線G1との第2方向Yに沿った間隔よりも小さい。スイッチング素子SWは、図示した例では、ゲート配線G2及びソース配線S1に電気的に接続されている。このスイッチング素子SWは、ゲート配線G2とソース配線S1の交点に設けられている。スイッチング素子SWのゲート電極はゲート配線G2と電気的に接続され、ソース電極WSはソース配線S1と電気的に接続され、ソース配線S1及び補助容量線C1に沿って延長されたドレイン配線に接続されたドレイン電極は補助容量線C1と重なる領域で画素電極PEと電気的に接続されている。このようなスイッチング素子SWは、ソース配線S1及び補助容量線C1と重なる領域に設けられ、ソース配線S1及び補助容量線C1と重なる領域からほとんどはみ出すことはなく、表示に寄与する開口部の面積の低減を抑制している。画素電極PEは、隣接するソース配線S1とソース配線S2との間に配置されている。また、この画素電極PEは、補助容量線C1の直上を通りゲート配線G1とゲート配線G2との間に位置している。このような画素電極PEは、スイッチング素子SWと電気的に接続されている。画素電極PEは、互いに電気的に接続された主画素電極PA及び副画素電極PBを備えている。主画素電極PAは、副画素電極PBからゲート配線G1に向かってつまり、副画素電極PBから画素PXの上側端部付近まで第2方向Yに沿って直線的に延出している。このような主画素電極PAは、第1方向Xに沿って略同一の幅を有する帯状に形成されている。副画素電極PBは、補助容量線C1と重なる領域に位置し、スイッチング素子SWと電気的に接続されている。この副画素電極PBは、第1方向Xに沿って主画素電極PAの幅よりも幅広に形成されている。図示した副画素電極PBは、概略菱形に形成されているが、副画素電極PBの形状はこの例に限らず、第1方向Xに延びた長方形状あるいは長円形状などであっても良い。このような画素電極PEは、ソース配線S1とソース配線S2との間に配置されている。換言すると、ソース配線S1及びソース配線S2は、画素電極PEを挟んだ両側に位置している。図示した例では、画素電極PEは、ソース配線S1とソース配線S2との略中間の位置、つまり、画素PXの中央に配置されている。このため、ソース配線S1と主画素電極PAとの第1方向Xに沿った間隔は、ソース配線S2と主画素電極PAとの第1方向Xに沿った間隔と略同等である。第1共通電極CEは、アレイ基板ARに第1主共通電極CA1及び第1副共通電極CB1を備えている。これらの第1主共通電極CA1及び第1副共通電極CB1は、互いに電気的に接続されている。第1主共通電極CA1は、X-Y平面内において、主画素電極PAを挟んだ両側で主画素電極PAの延出方向と略平行な第2方向Yに沿って直線的に延出している。あるいは、第1主共通電極CA1は、ソース配線Sとそれぞれ対向するとともに主画素電極PAの延出方向と略平行な方向に沿って延出している。このような第1主共通電極CA1は、第1方向Xに沿って略同一の幅を有する帯状に形成されている。図示した例では、第1主共通電極CA1は、第1方向Xに間隔をおいて2本平行に並んでおり、画素PXの左右両端部にそれぞれ配置されている。以下では、これらの第1主共通電極CA1を区別するために、図中の左側の第1主共通電極をCAL1と称し、図中の右側の第1主共通電極をCAR1と称する。第1主共通電極CAL1は、ソース配線S1と対向している。第1主共通電極CAR1は、ソース配線S2と対向している。画素PXにおいて、第1主共通電極CAL1は左側端部に配置され、第1主共通電極CAR1は右側端部に配置されている。厳密には、第1主共通電極CAL1は当該画素PXとその左側に隣接する画素との境界に跨って配置され、第1主共通電極CAR1は当該画素PXとその右側に隣接する画素との境界に跨って配置されている。第1副共通電極CB1は、X-Y平面内において、画素電極PEを挟んだ両側で副画素電極PBの延出方向と略平行な第1方向Xに沿って直線的に延出している。あるいは、第1副共通電極CB1は、ゲート配線Gとそれぞれ対向するとともに副画素電極PBの延出方向と略平行な方向に沿って延出している。このような第1副共通電極CB1は、帯状に形成されている。なお、第1副共通電極CB1の第2方向Yに沿った幅については、必ずしも一定でなくても良い。この第1副共通電極CB1は、第1主共通電極CA1と一体的あるいは連続的に形成され、第1主共通電極CA1と電気的に接続されている。図示した例では、第1副共通電極CB1は、第2方向Yに間隔をおいて2本平行に並んでおり、画素PXの上下両端部にそれぞれ配置されている。以下では、これらの第1副共通電極CB1を区別するために、図中の上側の第1副共通電極をCBU1と称し、図中の下側の第1副共通電極をCBB1と称する。第1副共通電極CBU1は、ゲート配線G1と対向している。第1副共通電極CBB1は、ゲート配線G2と対向している。画素PXにおいて、第1副共通電極CBU1は上側端部に配置され、第1副共通電極CBB1は下側端部に配置されている。厳密には、第1副共通電極CBU1は当該画素PXとその上側に隣接する画素との境界に跨って配置され、第1副共通電極CBB1は当該画素PXとその下側に隣接する画素との境界に跨って配置されている。つまり、ここに示した例では、アレイ基板ARに備えられた第1共通電極CE1の第1主共通電極CA1及び第1副共通電極CB1は、画素PXを区画する格子状に形成されている。画素電極PEと第1共通電極CE1との位置関係に着目すると、以下の関係が言える。X-Y平面内において、主画素電極PAと第1主共通電極CA1とは、第1方向Xに沿って交互に配置されている。これらの主画素電極PAと第1主共通電極CA1とは、互いに略平行に配置されている。このとき、X-Y平面内において、第1主共通電極CA1のいずれも画素電極PEとは重ならない。すなわち、第1方向Xに沿って間隔をおいて隣接する第1主共通電極CAL1及び第1主共通電極CAR1の間には、1本の主画素電極PAが位置している。換言すると、第1主共通電極CAL1及び第1主共通電極CAR1は、主画素電極PAを挟んだ両側に配置されている。このため、第1主共通電極CAL1、主画素電極PA、及び、第1主共通電極CAR1は、第1方向Xに沿ってこの順に配置されている。これらの主画素電極PAと第1主共通電極CA1との第1方向Xに沿った間隔は略一定である。すなわち、第1主共通電極CAL1と主画素電極PAとの第1方向Xに沿った間隔は、第1主共通電極CAR1と主画素電極PAとの第1方向Xに沿った間隔と略同等である。また、主画素電極PAと主共通電極CA1との第1方向Xに沿った間隔は、液晶層LQの厚みよりも大きく、主画素電極PAと主共通電極CA1との間隔は、液晶層LQの厚みの2倍以上の大きさを持つ。また、X-Y平面内において、副画素電極PBと第1副共通電極CB1とは、第2方向Yに沿って交互に配置されている。これらの副画素電極PBと第1副共通電極CB1とは、互いに略平行に配置されている。このとき、X-Y平面内において、第1副共通電極CB1のいずれも画素電極PEとは重ならない。すなわち、第2方向Yに沿って間隔をおいて隣接する第1副共通電極CBU1及び第1副共通電極CBB1の間には、1本の副画素電極PBが位置している。換言すると、第1副共通電極CBU1及び第1副共通電極CBB1は、副画素電極PBを挟んだ両側に配置されている。このため、第1副共通電極CBB1、副画素電極PB、及び、第1副共通電極CBU1は、第2方向Yに沿ってこの順に配置されている。このようなアレイ基板ARにおいては、画素電極PE及び第1共通電極CE1は、第1配向膜AL1によって覆われている。この第1配向膜AL1には、液晶層LQの液晶分子を初期配向させるために、第1配向処理方向PD1に沿って配向処理例えば、ラビング処理や光配向処理がなされている。第1配向膜AL1が液晶分子を初期配向させる第1配向処理方向PD1は、主画素電極PAの延出方向である第2方向Yと略平行である。このような第1配向処理方向PD1と、画素電極PE及び第1共通電極CE1との位置関係について説明する。画素電極PEの主画素電極PAは、第1配向処理方向PD1の上流側に位置する一端部PAAと、第1配向処理方向PD1の下流側に位置する他端部PABとを有している。図示した例では、副画素電極PBは、主画素電極PAの他端部PABに繋がっている。第1副共通電極CBU1は、主画素電極PAの一端部PAAの側において第1方向Xに沿って延出している。図3は、図1に示した対向基板CTにおける一画素PXの構造例を概略的に示す平面図である。ここでは、X-Y平面における平面図を示している。なお、ここでは、説明に必要な構成のみを図示し、また、アレイ基板の主要部である画素電極PE、第1共通電極CE1、ソース配線S、ゲート配線G、補助容量線Cなどを破線で示している。対向基板CTは、共通電極CEの一部である第2共通電極CE2を備えている。この第2共通電極CE2は、第2主共通電極CA2及び第2副共通電極CB2を備えている。これらの第2主共通電極CA2及び第2副共通電極CB2は、互いに電気的に接続されている。また、これらの第2主共通電極CA2及び第2副共通電極CB2は、例えば、アクティブエリアの外側などにおいて、アレイ基板に備えられた第1共通電極CE1と電気的に接続されており、第1共通電極CE1と同電位である。第2主共通電極CA2は、X-Y平面内において、主画素電極PAを挟んだ両側で主画素電極PAの延出方向と略平行な第2方向Yに沿って直線的に延出している。あるいは、第2主共通電極CA2は、第1主共通電極CA1とそれぞれ対向するとともに主画素電極PAの延出方向と略平行な方向に沿って延出している。このような第2主共通電極CA2は、第1方向Xに沿って略同一の幅を有する帯状に形成されている。図示した例では、第2主共通電極CA2は、第1方向Xに間隔をおいて2本平行に並んでおり、画素PXの左右両端部にそれぞれ配置されている。以下では、これらの第2主共通電極CA2を区別するために、図中の左側の第2主共通電極をCAL2と称し、図中の右側の第2主共通電極をCAR2と称する。第2主共通電極CAL2は、第1主共通電極CAL1と対向するとともに、ソース配線S1の上方に位置している。第2主共通電極CAR2は、第1主共通電極CAR1と対向するとともに、ソース配線S2の上方に位置している。画素PXにおいて、第2主共通電極CAL2は左側端部に配置され、第2主共通電極CAR2は右側端部に配置されている。厳密には、第2主共通電極CAL2は当該画素PXとその左側に隣接する画素との境界に跨って配置され、第2主共通電極CAR2は当該画素PXとその右側に隣接する画素との境界に跨って配置されている。第2副共通電極CB2は、X-Y平面内において、画素電極PEを挟んだ両側で副画素電極PBの延出方向と略平行な第1方向Xに沿って直線的に延出している。あるいは、第2副共通電極CB2は、第1副共通電極CB1とそれぞれ対向するとともに副画素電極PBの延出方向と略平行な方向に沿って延出している。このような第2副共通電極CB2は、第2方向Yに沿って略同一の幅を有する帯状に形成されている。また、この第2副共通電極CB2は、第2主共通電極CA2と一体的あるいは連続的に形成され、第2主共通電極CA2と電気的に接続されている。つまり、対向基板CTにおいては、第2共通電極CE2は格子状に形成されている。図示した例では、第2副共通電極CB2は、第2方向Yに間隔をおいて2本平行に並んでおり、画素PXの上下両端部にそれぞれ配置されている。以下では、これらの第2副共通電極CB2を区別するために、図中の上側の第2副共通電極をCBU2と称し、図中の下側の第2副共通電極をCBB2と称する。第2副共通電極CBU2は、第1副共通電極CBU1と対向するとともに、ゲート配線G1の上方に位置している。第2副共通電極CBB2は、第1副共通電極CBB2と対向するとともに、ゲート配線G2の上方に位置している。画素PXにおいて、第2副共通電極CBU2は上側端部に配置され、第2副共通電極CBB2は下側端部に配置されている。厳密には、第2副共通電極CBU2は当該画素PXとその上側に隣接する画素との境界に跨って配置され、第2副共通電極CBB2は当該画素PXとその下側に隣接する画素との境界に跨って配置されている。このような対向基板CTにおいては、第2共通電極CE2は、第2配向膜AL2によって覆われている。この第2配向膜AL2には、液晶層LQの液晶分子を初期配向させるために、第2配向処理方向PD2に沿って配向処理例えば、ラビング処理や光配向処理がなされている。第2配向膜AL2が液晶分子を初期配向させる第2配向処理方向PD2は、第1配向処理方向PD1と同一方向である。すなわち、第2配向処理方向PD2は、主画素電極PAの延出方向である第2方向Yと略平行であり、X-Y平面内において、第1配向処理方向PD1とは互いに平行であって、互いに同じ向きである。このような第2配向処理方向PD2と、画素電極PE及び第2共通電極CE2との位置関係について説明すると、第2副共通電極CBU2は、主画素電極PAの一端部PAAの側において第1方向Xに沿って延出している。図4は、図3のA-B線で切断した液晶表示パネルLPNをゲート配線G1側から見た断面構造を概略的に示す断面図である。図5は、図3のC-D線で切断した液晶表示パネルLPNをソース配線S1側から見た断面構造を概略的に示す断面図である。なお、ここでは、説明に必要な箇所のみを図示している。液晶表示パネルLPNを構成するアレイ基板ARの背面側には、バックライト4が配置されている。バックライト4としては、種々の形態が適用可能であり、また、光源として発光ダイオードLEDを利用したものや冷陰極管CCFLを利用したものなどのいずれでも適用可能であり、詳細な構造については説明を省略する。アレイ基板ARは、光透過性を有する第1絶縁基板10を用いて形成されている。このアレイ基板ARは、第1絶縁基板10の内側、つまり、対向基板CTと対向する側においてゲート配線G1、ゲート配線G2、補助容量線C1、ソース配線S1、ソース配線S2、画素電極PE、第1共通電極CE1、第1絶縁膜11、第2絶縁膜12、第3絶縁膜13、第1配向膜AL1などを備えている。ゲート配線G1、ゲート配線G2、及び、補助容量線C1は、第1絶縁膜11の上に形成され、第2絶縁膜12によって覆われている。ソース配線S1及びソース配線S2は、第2絶縁膜12の上に形成され、第3絶縁膜13によって覆われている。つまり、第2絶縁膜12は、ゲート配線G1、ゲート配線G2、補助容量線C1と、ソース配線S1、ソース配線S2との間の層間絶縁膜に相当する。画素電極PEの主画素電極PA及び副画素電極PBや、第1共通電極CE1の第1主共通電極CAL1、第1主共通電極CAR1、第1副共通電極CBU1、第1副共通電極CBB1などは、同一絶縁膜の上面、すなわち、第3絶縁膜13の上面に形成されている。このような画素電極PE及び第1共通電極CE1は、同一材料によって形成可能である。主画素電極PAは、隣接するソース配線S1及びソース配線S2のそれぞれの直上の位置よりもそれらの内側に位置している。副画素電極PBは、補助容量線C1の直上に位置している。第1主共通電極CAL1は、ソース配線S1の直上に位置している。第1主共通電極CAR1は、ソース配線S2の直上に位置している。第1副共通電極CBU1は、ゲート配線G1の直上に位置している。第1副共通電極CBB1は、ゲート配線G2の直上に位置している。第1配向膜AL1は、アレイ基板ARの対向基板CTと対向する面に配置され、アクティブエリアACTの略全体に亘って延在している。この第1配向膜AL1は、画素電極PEや第1共通電極CE1などを覆っており、第3絶縁膜13の上にも配置されている。このような第1配向膜AL1は、水平配向性を示す材料によって形成されている。対向基板CTは、光透過性を有する第2絶縁基板20を用いて形成されている。この対向基板CTは、第2絶縁基板20の内側、つまり、アレイ基板ARと対向する側においてブラックマトリクスBM、カラーフィルタCF、オーバーコート層OC、第2共通電極CE2、第2配向膜AL2などを備えている。ブラックマトリクスBMは、各画素PXを区画し、開口部APを形成する。すなわち、ブラックマトリクスBMは、ソース配線S、ゲート配線G、補助容量線C、スイッチング素子SWなどの配線部に対向するように配置されている。ここに示した例では、ブラックマトリクスBMは、ソース配線S1及びソース配線S2の上方に位置し第2方向Yに沿って延出した部分と、ゲート配線G1及びゲート配線G2の上方に位置し第1方向Xに沿って延出した部分を備えており、格子状に形成されている。このブラックマトリクスBMは、第2絶縁基板20のアレイ基板ARに対向する内面20Aに配置されている。カラーフィルタCFは、各画素PXに対応して配置されている。すなわち、カラーフィルタCFは、第2絶縁基板20の内面20AにおいてブラックマトリクスBMによって区画された内側に配置されるとともに、その一部がブラックマトリクスBMに乗り上げている。第1方向Xに隣接する画素PXにそれぞれ配置されたカラーフィルタCFは、互いに色が異なる。例えば、カラーフィルタCFは、赤色、青色、緑色といった3原色にそれぞれ着色された樹脂材料によって形成されている。赤色に着色された樹脂材料からなる赤色カラーフィルタは、赤色画素に対応して配置されている。青色に着色された樹脂材料からなる青色カラーフィルタは、青色画素に対応して配置されている。緑色に着色された樹脂材料からなる緑色カラーフィルタは、緑色画素に対応して配置されている。これらのカラーフィルタCF同士の境界は、ブラックマトリクスBMと重なる位置にある。オーバーコート層OCは、カラーフィルタCFを覆っている。このオーバーコート層OCは、カラーフィルタCFの表面の凹凸の影響を緩和する。第2共通電極CE2の第2主共通電極CAL2、第2主共通電極CAR2、第2副共通電極CBU2、第2副共通電極CBB2などは、オーバーコート層OCのアレイ基板ARと対向する側に形成され、いずれもブラックマトリクスBMの直下に位置している。第2主共通電極CAL2は、第1主共通電極CAL1の直上に位置している。また、第2主共通電極CAL2の直下には、ソース配線S1が位置している。第2主共通電極CAR2は、第1主共通電極CAR1の直上に位置している。また、第2主共通電極CAR2の直下には、ソース配線S2が位置している。第2副共通電極CBU2は、第1副共通電極CBU1の直上に位置している。また、第2副共通電極CBB2の直下には、ゲート配線G1が位置している。第2副共通電極CBB2は、第1副共通電極CBB1の直上に位置している。また、第2副共通電極CBB2の直下には、ゲート配線G2が位置している。上記の開口部APにおいて、画素電極PEと第1共通電極CE1及び第2共通電極CE2との間の領域、つまり、第1主共通電極CAL1及び第2主共通電極CAL2と主画素電極PAとの間の領域、及び、第1主共通電極CAR1及び第2主共通電極CAR2と主画素電極PAとの間の領域は、いずれもバックライト光が透過可能な透過領域に相当する。第2配向膜AL2は、対向基板CTのアレイ基板ARと対向する面に配置され、アクティブエリアACTの略全体に亘って延在している。この第2配向膜AL2は、第2共通電極CE2やオーバーコート層OCなどを覆っている。このような第2配向膜AL2は、水平配向性を示す材料によって形成されている。上述したようなアレイ基板ARと対向基板CTとは、それぞれの第1配向膜AL1及び第2配向膜AL2が対向するように配置されている。このとき、アレイ基板ARの第1配向膜AL1と対向基板CTの第2配向膜AL2との間には、例えば、樹脂材料によって一方の基板に一体的に形成された柱状スペーサにより、所定のセルギャップ、例えば2~7μmのセルギャップが形成される。アレイ基板ARと対向基板CTとは、所定のセルギャップが形成された状態で、アクティブエリアACTの外側のシール材によって貼り合わせられている。液晶層LQは、アレイ基板ARと対向基板CTとの間に形成されたセルギャップに保持され、第1配向膜AL1と第2配向膜AL2との間に配置されている。このような液晶層LQは、例えば、誘電率異方性が正ポジ型の液晶材料によって構成されている。アレイ基板ARの外面、つまり、アレイ基板ARを構成する第1絶縁基板10の外面10Bには、第1光学素子OD1が接着剤などにより貼付されている。この第1光学素子OD1は、液晶表示パネルLPNのバックライト4と対向する側に位置しており、バックライト4から液晶表示パネルLPNに入射する入射光の偏光状態を制御する。この第1光学素子OD1は、第1偏光軸あるいは第1吸収軸AX1を有する第1偏光板PL1を含んでいる。なお、第1偏光板PL1と第1絶縁基板10との間に位相差板などの他の光学素子が配置されても良い。対向基板CTの外面、つまり、対向基板CTを構成する第2絶縁基板20の外面20Bには、第2光学素子OD2が接着剤などにより貼付されている。この第2光学素子OD2は、液晶表示パネルLPNの表示面側に位置しており、液晶表示パネルLPNから出射した出射光の偏光状態を制御する。この第2光学素子OD2は、第2偏光軸あるいは第2吸収軸AX2を有する第2偏光板PL2を含んでいる。なお、第2偏光板PL2と第2絶縁基板20との間に位相差板などの他の光学素子が配置されていても良い。第1偏光板PL1の第1偏光軸AX1と、第2偏光板PL2の第2偏光軸AX2とは、略直交する位置関係クロスニコルにある。このとき、一方の偏光板は、例えば、その偏光軸が主画素電極PAあるいは主共通電極CAの延出方向と略平行または略直交するように配置されている。つまり、主画素電極PAあるいは主共通電極CAの延出方向が第2方向Yである場合、一方の偏光板の吸収軸は、第2方向Yと略平行であるつまり、第1方向Xと略直交する、あるいは、第2方向Yと略直交するつまり、第1方向Xと略平行である。あるいは、一方の偏光板は、例えば、その偏光軸が液晶分子の初期配向方向つまり第1配向処理方向PD1あるいは第2配向処理方向PD2と平行または直交するように配置されている。初期配向方向が第2方向Yと平行である場合、一方の偏光板の偏光軸は、第2方向Yと平行、あるいは、第1方向Xと平行である。図3において、aで示した例では、第1偏光板PL1は、その第1偏光軸AX1が主画素電極PAの延出方向あるいは液晶分子LMの初期配向方向第2方向Yに対して直交するつまり、第1方向Xに平行となるように配置され、また、第2偏光板PL2は、その第2偏光軸AX2が主画素電極PAの延出方向あるいは液晶分子LMの初期配向方向に対して平行となるつまり、第2方向Yと平行となるように配置されている。また、図3において、bで示した例では、第2偏光板PL2は、その第2偏光軸AX2が主画素電極PAの延出方向あるいは液晶分子LMの初期配向方向第2方向Yに対して直交するつまり、第1方向Xに平行となるように配置され、また、第1偏光板PL1は、その第1偏光軸AX1が主画素電極PAの延出方向あるいは液晶分子LMの初期配向方向に対して平行となるつまり、第2方向Yと平行となるように配置されている。次に、上記構成の液晶表示パネルLPNの動作について説明する。すなわち、液晶層LQに電圧が印加されていない状態、つまり、画素電極PEと共通電極CE第1共通電極CE1及び第2共通電極CE2との間に電位差あるいは電界が形成されていない状態OFF時には、液晶層LQの液晶分子LMは、その長軸が第1配向膜AL1の第1配向処理方向PD1及び第2配向膜AL2の第2配向処理方向PD2を向くように配向している。このようなOFF時が初期配向状態に相当し、OFF時の液晶分子LMの配向方向が初期配向方向に相当する。なお、厳密には、液晶分子LMは、X-Y平面に平行に配向しているとは限らず、プレチルトしている場合が多い。このため、ここでの液晶分子LMの初期配向方向とは、OFF時の液晶分子LMの長軸をX-Y平面に正射影した方向である。ここでは、第1配向処理方向PD1及び第2配向処理方向PD2は、ともに第2方向Yと略平行な方向であって且つ同じ向きである。OFF時においては、液晶分子LMは、X-Y平面内において、その長軸が第2方向Yと略平行な方向に初期配向する。つまり、液晶分子LMの初期配向方向は、主画素電極PAあるいは主共通電極CAの延出方向である第2方向Yと平行あるいは、第2方向Yに対して0°である。図6は、OFF時の液晶層LQにおける液晶分子LMの配向状態を模式的に示す図である。なお、液晶分子LMは一般的には棒状あるいはラグビーボール状であるが、ここでは、液晶分子LMを円錐形状で図示しており、それぞれの液晶分子LMが一端部に円形の底面を有し、他端部に頂点を有している。また、液晶表示パネルLPNを図3のA-B線で切断したA-B断面については、図4に示した構成のうちの主要部、つまり、アレイ基板側の第3絶縁膜13の上の主画素電極PA、第1主共通電極CAL1及び第1主共通電極CAR1と、対向基板側のオーバーコート層OCの上の第2主共通電極CAL2及び第2主共通電極CAR2とを図示している。また、液晶表示パネルLPNを図3のC-D線で切断したC-D断面については、図5に示した構成のうちの主要部、つまり、アレイ基板側の第3絶縁膜13の上の副画素電極PB及び第1副共通電極CBU1と、対向基板側のオーバーコート層OCの上の第2副共通電極CBU2とを図示している。液晶層LQの断面において、液晶分子LMは、液晶層LQの中間部付近で略水平プレチルト角が略ゼロに配向し、ここを境界としてアレイ基板ARの近傍つまり、第1配向膜AL1の近傍及び対向基板CTの近傍つまり、第2配向膜AL2の近傍において対称となるようなプレチルト角を持って配向するスプレイ配向。配向処理方向の上流側、つまり、第2副共通電極CBU2の側から見たA-B断面においては、液晶層LQの中間部の液晶分子LMMは、図面の法線方向である第2方向Yを向き、円錐の底面が正面を向くように配向する。液晶層LQのアレイ基板AR近傍の液晶分子LMBは、円錐の底面が第2方向Yの手前側でアレイ基板AR側を向くとともに、円錐の頂点が第2方向Yの奥側で対向基板CT側を向くように配向する。液晶層LQの対向基板CT近傍の液晶分子LMUは、円錐の底面が第2方向Yの手前側で対向基板CT側を向くとともに、円錐の頂点が第2方向Yの奥側でアレイ基板AR側を向くように配向する。主画素電極PAと第1主共通電極CAL1及び第2主共通電極CAL2との間の領域を第2主共通電極CAL2の側から見たC-D断面においては、液晶層LQの中間部の液晶分子LMMは、円錐の底面が配向処理方向の上流側を向くとともに、円錐の頂点が配向処理方向の下流側を向き、X-Y平面と略平行に配向している。液晶層LQのアレイ基板AR近傍の液晶分子LMBは、第1配向処理方向PD1の下流側で対向基板CTに向かって起き上がり、第1配向処理方向PD1の上流側に位置する円錐の底面がアレイ基板AR側を向くとともに、第1配向処理方向PD1の下流側に位置する円錐の頂点が対向基板CT側を向くように配向する。液晶層LQの対向基板CT近傍の液晶分子LMUは、第2配向処理方向PD2の下流側でアレイ基板ARに向かって起き上がり、第2配向処理方向PD2の上流側に位置する円錐の底面が対向基板CT側を向くとともに、第2配向処理方向PD2の下流側に位置する円錐の頂点がアレイ基板AR側を向くように配向する。換言すると、C-D断面図では、第1配向処理方向PD1は、第1副共通電極CBU1から副画素電極PBに向かう方向であり、第1副共通電極CBU1が上流側であり、副画素電極PBが下流側である。また、第2配向処理方向PD2は、第1配向処理方向PD1と平行な方向であり、第2副共通電極CBU2が上流側であり、第2副共通電極CBB2が下流側である。このようなOFF時において、バックライト4からのバックライト光の一部は、第1偏光板PL1を透過し、液晶表示パネルLPNに入射する。液晶表示パネルLPNに入射した光は、第1偏光板PL1の第1吸収軸AX1と直交する直線偏光である。このような直線偏光の偏光状態は、液晶層LQを通過する際に液晶分子LMの配向状態によって変化するが、OFF時においては、液晶層LQを通過した直線偏光の偏光状態はほとんど変化しない。このため、液晶表示パネルLPNを透過した直線偏光は、第1偏光板PL1に対してクロスニコルの位置関係にある第2偏光板PL2によって吸収される黒表示。このように、第1配向膜AL1を第1配向処理方向PD1に配向処理した結果、第1配向膜AL1の近傍における液晶分子LMは第1配向処理方向PD1に初期配向され、第2配向膜AL2を第2配向処理方向PD2に配向処理した結果、第2配向膜AL2の近傍における液晶分子LMは第2配向処理方向PD1に初期配向される。そして、第1配向処理方向PD1と第2配向処理方向PD2は互いに平行で且つ同じ向きである場合には、上述のように液晶層LQにおける液晶分子LMの配向状態はスプレイ配向になり、液晶層LQの中間部を境界として、第1配向膜AL1の近傍での液晶分子LMBの配向と第2配向膜AL2の近傍での液晶分子LMUの配向は、上下で対称となる。このため、基板の法線方向である第3方向Zから傾いた視角は、主に液晶分子LMB及び液晶分子LMUによって光学的に補償される。したがって、第1配向処理方向PD1及び第2配向処理方向PD2が互いに平行、且つ、同じ向きである場合には、黒表示の場合に光漏れが少なく、高コントラスト比を実現することができ、表示品位を向上することが可能となる。一方、液晶層LQに電圧が印加された状態、つまり、画素電極PEと共通電極CE第1共通電極CE1及び第2共通電極CE2との間に電位差あるいは電界が形成された状態ON時では、画素電極PEと共通電極CEとの間に基板と略平行な横電界あるいは斜め電界が形成される。液晶分子LMは、画素電極PEと共通電極CEとの間の電界の影響を受け、その配向状態が変化する。図3に示した例では、画素PXの左側半分の領域、つまり、主画素電極PAと第2主共通電極CAL2との間の透過領域内では、液晶分子LMは、主に、主画素電極PAと第2主共通電極CAL2との間の電界、及び、主画素電極PAと第2副共通電極CBU2との間の電界の相互作用により、その配向状態が変化する。X-Y平面内では、液晶分子LMは、第2方向Yに対して反時計回りに回転し、図中の左上を向くように配向する。また、画素PXの右側半分の領域、つまり、主画素電極PAと第2主共通電極CAR2との間の透過領域内では、液晶分子LMは、主に、主画素電極PAと第2主共通電極CAR2との間の電界、及び、主画素電極PAと第2副共通電極CBU2との間の電界の相互作用により、その配向状態が変化する。X-Y平面内では、液晶分子LMは、第2方向Yに対して時計回りに回転し、図中の右上を向くように配向する。このように、各画素PXにおいて、画素電極PEと共通電極CEとの間に電界が形成された状態では、液晶分子LMの配向方向は、画素電極PEと重なる位置を境界として複数の方向に分かれ、それぞれの配向方向でドメインを形成する。つまり、一画素PXには、複数のドメインが形成される。このようなON時には、バックライト4から液晶表示パネルLPNに入射したバックライト光の一部は、第1偏光板PL1を透過し、液晶表示パネルLPNに入射する。液晶表示パネルLPNに入射した光は、第1偏光板PL1の第1吸収軸AX1と直交する直線偏光である。このような直線偏光の偏光状態は、液晶層LQを通過する際に液晶分子LMの配向状態に応じて変化する。例えば、第1方向Xに平行な直線偏光が液晶表示パネルLPNに入射すると、X-Y平面内において、液晶層LQを通過する際に第1方向Xに対して45°-225°方位あるいは135°-315°方位に配向した液晶分子LMによりλ/2の位相差の影響を受ける但し、λは液晶層LQを透過する光の波長である。これにより、液晶層LQを通過した光の偏光状態は、第2方向Yに平行な直線偏光となる。このため、ON時においては、液晶層LQを通過した少なくとも一部の光は、第2偏光板PL2を透過する白表示。但し、画素電極あるいは共通電極と重なる位置では、液晶分子が初期配向状態を維持しているため、OFF時と同様に黒表示となる。上記の通り、本実施形態の構成によれば、一画素内における液晶分子LMの配向方向は、ON時には、X-Y平面内において少なくとも主として2方向に分かれる。液晶層LQにおける液晶分子LMの3次元的な配向状態については後述する。このような配向を実現するためには、少なくとも主画素電極PAを備えた画素電極PEに加えて、共通電極CEとして第2主共通電極CAL2、第2主共通電極CAR2、及び、第2副共通電極CBU2を備えていればよい。つまり、アレイ基板ARに備えられた第1主共通電極CA1及び第1副共通電極CB1、対向基板CTに備えられた第2副共通電極CBB2は、他の配線からの電界をシールドしたり、液晶分子LMの配向制御に必要な電界を補強したり、隣接する画素での液晶分子LMの配向制御に必要な電界を形成したり、共通電極CEを冗長化したりするものであって、上記のマルチドメインを形成するのに必須ではない。図7は、ON時の液晶層LQにおける液晶分子LMの配向状態を模式的に示す図である。この図7においても、図6と同様に、液晶分子LMを円錐形状で図示している。また、A-B断面、及び、C-D断面については主要部のみを図示している。液晶層LQの断面において、液晶分子LMの配向状態は、OFF時と同様に依然としてスプレイ配向を維持している。A-B断面において、主画素電極PAと第1主共通電極CAR1及び第2主共通電極CAR2との間の液晶分子LMは、その頂点から底面に向かう軸が主画素電極PAから第1主共通電極CAR1または主画素電極PAから第2主共通電極CAR2に向くように配向している。液晶層LQの中間部の液晶分子LMMRは、円錐の底面が第2方向Yの手前側で第1主共通電極CAR1及び第2主共通電極CAR2の側を向くとともに、円錐の頂点が第2方向Yの奥側で主画素電極PAを向くように配向する。液晶層LQのアレイ基板AR近傍の液晶分子LMBRは、円錐の底面が第2方向Yの手前側で第1主共通電極CAR1を向くとともに、円錐の頂点が第2方向Yの奥側で主画素電極PAを向くように配向する。液晶層LQの対向基板CT近傍の液晶分子LMURは、円錐の底面が第2方向Yの手前側で第2主共通電極CAR2を向くとともに、円錐の頂点が第2方向Yの奥側で主画素電極PAを向くように配向する。これらの液晶分子LMMR、液晶分子LMBR、及び、液晶分子LMURの配向状態は、スプレイ配向となる。A-B断面において、主画素電極PAと第1主共通電極CAL1及び第2主共通電極CAL2との間の液晶分子LMは、その頂点から底面に向かう軸が主画素電極PAから第1主共通電極CAL1または主画素電極PAから第2主共通電極CAL2に向かって配向している。液晶層LQの中間部の液晶分子LMMLは、円錐の底面が第2方向Yの手前側で第1主共通電極CAL1及び第2主共通電極CAL2の側を向くとともに、円錐の頂点が第2方向Yの奥側で主画素電極PAを向くように配向する。液晶層LQのアレイ基板AR近傍の液晶分子LMBLは、円錐の底面が第2方向Yの手前側で第1主共通電極CAL1を向くとともに、円錐の頂点が第2方向Yの奥側で主画素電極PAを向くように配向する。液晶層LQの対向基板CT近傍の液晶分子LMULは、円錐の底面が第2方向Yの手前側で第2主共通電極CAL2を向くとともに、円錐の頂点が第2方向Yの奥側で主画素電極PAを向くように配向する。これらの液晶分子LMML、液晶分子LMBL、及び、液晶分子LMULの配向状態は、スプレイ配向となる。主画素電極PAと第1主共通電極CAL1及び第2主共通電極CAL2との間の領域を第2主共通電極CAL2の側から見たC-D断面においては、液晶層LQの中間部の液晶分子LMMLは、配向処理方向の上流側に位置する円錐の底面が図面の法線方向である第1方向Xの手前側に位置し、配向処理方向の下流側に位置する円錐の頂点が第1方向Xの奥側に位置し、X-Y平面と略平行に配向している。液晶層LQのアレイ基板AR近傍の液晶分子LMBLは、第1配向処理方向PD1の上流側に位置する円錐の底面がアレイ基板AR側を向き第1方向Xの手前側に位置し、第1配向処理方向PD1の下流側に位置する円錐の頂点が対向基板CT側を向き第1方向Xの奥側に位置するように配向する。液晶層LQの対向基板CT近傍の液晶分子LMULは、第2配向処理方向PD2の上流側に位置する円錐の底面が対向基板CT側を向き第1方向Xの手前側に位置し、第2配向処理方向PD2の下流側に位置する円錐の頂点がアレイ基板AR側を向き第1方向Xの奥側に位置するように配向する。ここで、液晶分子LMUR、液晶分子LMBR、液晶分子LMUL、及び、液晶分子LMBLのそれぞれの配向状態について、図8及び図9を参照しながら、より詳しく説明する。以下の説明では、第1方向X、第2方向Y、及び、第3方向Zがそれぞれ互いに直交する座標系において、液晶分子LMの重心を原点とし、Y-Z平面内で液晶分子LMが初期配向しているものとする。図8のaには、液晶分子LMURの配向状態を示している。第2配向膜AL2の第2配向処理方向PD2は、第2方向Yの正から負-に向かう方向である。OFF時の液晶分子LMURは、実線で示したように、Y-Z平面内で初期配向している。ON時には、液晶分子LMURは、点線で示したように、第1領域A1及び第2領域A2を向くように配向する。第1領域A1は、第1方向Xが正であり、第2方向Yが正であり、第3方向Zが正の領域である。第2領域A2は、第1方向Xが負-であり、第2方向Yが負-であり、第3方向Zが負-の領域である。図8のbには、液晶分子LMBRの配向状態を示している。第1配向膜AL1の第1配向処理方向PD1は、第2方向Yの正から負-に向かう方向である。OFF時の液晶分子LMBRは、実線で示したように、Y-Z平面内で初期配向している。ON時には、液晶分子LMBRは、点線で示したように、第3領域A3及び第4領域A4を向くように配向する。第3領域A3は、第1方向Xが負-であり、第2方向Yが負-であり、第3方向Zが正の領域である。第4領域A4は、第1方向Xが正であり、第2方向Yが正であり、第3方向Zが負-の領域である。図9のaには、液晶分子LMBLの配向状態を示している。OFF時の液晶分子LMBLは、実線で示したように、Y-Z平面内で初期配向している。ON時には、液晶分子LMBLは、点線で示したように、第5領域A5及び第6領域A6を向くように配向する。第5領域A5は、第1方向Xが正であり、第2方向Yが負-であり、第3方向Zが正の領域である。第6領域A6は、第1方向Xが負-であり、第2方向Yが正であり、第3方向Zが負-の領域である。図9のbには、液晶分子LMULの配向状態を示している。OFF時の液晶分子LMULは、実線で示したように、Y-Z平面内で初期配向している。ON時には、液晶分子LMULは、点線で示したように、第7領域A7及び第8領域A8を向くように配向する。第7領域A7は、第1方向Xが負-であり、第2方向Yが正であり、第3方向Zが正の領域である。第8領域A8は、第1方向Xが正であり、第2方向Yが負-であり、第3方向Zが負-の領域である。このように、液晶分子LMUR、液晶分子LMBR、液晶分子LMUL、及び、液晶分子LMBLは、ON時において、液晶層LQの3次元空間においてそれぞれ異なる方位に配向しており、それぞれの液晶分子によって一画素内に実質的に4つのドメインを形成することが可能となる。そして、ON時においても、第3方向Zから傾いた視角は、方向において、主に液晶分子LMURと液晶分子LMBRとの組み合わせ、及び、主に液晶分子LMULと液晶分子LMBLとの組み合わせによって光学的に補償される。したがって、階調反転が生ずることなく高い透過率を得ることが可能な視角を拡大することができ、広視野角化が可能となる。また、本実施形態によれば、画素電極PEと共通電極CEとの間の電極間隙において高い透過率を得ることが可能となる。また、一画素あたりの透過率を十分に高くするためには、主画素電極PAと主共通電極CAとの間の電極間距離を拡大することで対応することが可能となる。また、画素ピッチが異なる製品仕様に対しては、電極間距離を変更する例えば、主画素電極PAに対して主共通電極CAの配置位置を変更することで、透過率分布のピーク条件を利用することが可能となる。つまり、本実施形態の表示モードにおいては、比較的画素ピッチが大きな低解像度の製品仕様から比較的画素ピッチが小さい高解像度の製品仕様まで、微細な電極加工を必ずしも必要とせず、電極間距離の設定により種々の画素ピッチの製品を提供することが可能となる。また、本実施形態によれば、ブラックマトリクスBMと重なる領域では、透過率が十分に低下している。これは、ソース配線Sの直上に位置する共通電極CEの位置よりも当該画素の外側に電界の漏れが発生せず、また、ブラックマトリクスBMを挟んで隣接する画素間で不所望な横電界が生じないため、ブラックマトリクスBMと重なる領域の液晶分子LMがOFF時あるいは黒表示時と同様に初期配向状態を保っているためである。したがって、隣接する画素間でカラーフィルタCFの色が異なる場合であっても、混色の発生を抑制することが可能となり、色再現性の低下やコントラスト比の低下を抑制することが可能となる。また、アレイ基板ARと対向基板CTとの合わせずれが生じた際に、画素電極PEを挟んだ両側の共通電極CEとの電極間距離に差が生じることがある。しかしながら、このような合わせずれは、全ての画素PXに共通に生じるため、画素PX間での電界分布に相違はなく、画像の表示に及ぼす影響はきわめて小さい。また、例えアレイ基板ARと対向基板CTとの間で合わせズレが生じたとしても、隣接する画素への不所望な電界の漏れを抑制することが可能となる。このため、隣接する画素間でカラーフィルタCFの色が異なる場合であっても、混色の発生を抑制することが可能となり、色再現性の低下やコントラスト比の低下を抑制することが可能となる。また、本実施形態によれば、主共通電極CAは、それぞれソース配線Sと対向している。特に、主共通電極CAL及び主共通電極CARがそれぞれソース配線S1及びソース配線S2の直上に配置されている場合には、主共通電極CAL及び主共通電極CARがソース配線S1及びソース配線S2よりも画素電極PE側に配置された場合と比較して、開口部APを拡大することができ、画素PXの透過率を向上することが可能となる。また、主共通電極CAL及び主共通電極CARをそれぞれソース配線S1及びソース配線S2の直上に配置することによって、画素電極PEと主共通電極CAL及び主共通電極CARとの間の電極間距離を拡大することが可能となり、より水平に近い横電界を形成することが可能となる。このため、従来の構成であるIPSモード等の利点である広視野角化も維持することが可能となる。また、本実施形態によれば、アレイ基板ARは、画素電極PEを挟んだ両側に位置する第1主共通電極CA1を備えている。この第1主共通電極CA1は、ソース配線Sと対向するため、ソース配線Sからの不所望な電界を遮蔽することが可能となる。つまり、第1主共通電極CA1は、ソースシールド電極として機能する。このため、ソース配線Sから液晶層LQに対して不所望なバイアスが印加されることを抑制することができ、クロストーク例えば、当該画素PXが黒を表示する画素電位に設定されている状態で、当該画素PXに接続されたソース配線に白を表示する画素電位が供給されたときに、当該画素PXの一部から光漏れが生じて輝度の上昇を招く現象などの表示不良の発生を抑制することが可能となる。また、本実施形態によれば、アレイ基板ARは、画素電極PEを挟んだ両側に位置する第1副共通電極CB1を備えている。この第1副共通電極CB1は、ゲート配線Gと対向するため、ゲート配線Gからの不所望な電界を遮蔽することが可能となる。つまり、第1副共通電極CB1は、ゲートシールド電極として機能する。このため、ゲート配線Gから液晶層LQに対して不所望なバイアスが印加されることを抑制することができ、焼きツキなどの表示不良の発生、さらには、液晶分子の配向不良に起因した光漏れの発生を抑制することが可能となる。また、本実施形態によれば、アレイ基板ARに備えられた第1主共通電極CA1及び第1副共通電極CB1は、互いに電気的に接続され、格子状に形成されているため、冗長性を向上することが可能となる。また、対向基板CTに備えられた第2主共通電極CA2及び第2副共通電極CB2は、互いに電気的に接続され、格子状に形成されているため、冗長性を向上することが可能となる。したがって、アレイ基板ARに備えられた第1共通電極CE1の一部で断線が発生したり、対向基板CTに備えられた第2共通電極CE2の一部に断線が発生したりしたとしても、各画素PXに安定してコモン電位を供給することが可能となり、表示不良の発生を抑制することが可能となる。なお、ON時においても、画素電極PE上あるいは共通電極CE上では、横電界がほとんど形成されないあるいは、液晶分子LMを駆動するのに十分な電界が形成されないため、液晶分子LMは、OFF時と同様に初期配向方向からほとんど動かない。このため、画素電極PE及び共通電極CEがITOなどの光透過性の導電材料によって形成されていても、これらの領域ではバックライト光がほとんど透過せず、ON時において表示にほとんど寄与しない。したがって、画素電極PE及び共通電極CEは、必ずしも透明な導電材料によって形成される必要はなく、アルミニウムAl、チタンTi、銀Ag、モリブデンMo、タングステンW、クロムCrなどの不透明な導電材料を用いて形成しても良い。画素電極PE及び共通電極CEの少なくとも一方が上記の不透明な導電材料によって形成された場合、液晶表示パネルLPNに入射した直線偏光は、画素電極PEや共通電極CEのエッジの延出方向と略平行であるあるいは略直交する。また、上記のような不透明な導電材料によって形成されているゲート配線G、補助容量線C、及び、ソース配線Sの延出方向は、液晶表示パネルLPNに入射した直線偏光と略平行であるあるいは略直交する。このため、画素電極PEや共通電極CE、ゲート配線G、補助容量線C、及び、ソース配線Sのエッジで反射された直線偏光は、その偏光面が乱れにくく、偏光子である第1偏光板PL1を透過した際の偏光面を維持することができる。したがって、OFF時において、液晶表示パネルLPNを透過した直線偏光は、検光子である第2偏光板PL2で十分に吸収されるため、光漏れを抑制することが可能となる。つまり、黒表示の際に十分に透過率を低減することができ、コントラスト比の低下を抑制することが可能となる。また、画素電極PEや共通電極CEの周辺での光漏れ対策のためにブラックマトリクスBMの幅を拡張する必要がなく、開口部APの面積の低減、ON時の透過率の低減を抑制することが可能となる。次に、本実施形態の他の構造例について説明する。図10は、図1に示したアレイ基板ARを対向基板側から見たときの一画素PXの他の構造例を概略的に示す平面図である。ここに示した構造例は、図2に示した構造例と比較して、第1配向膜AL1の第1配向処理方向PD1が第2方向Yと略平行であるものの逆向きである点と、画素電極PEが主画素電極PAに加えて第1副画素電極PB1及び第2副画素電極PB2を備えている点と、第1共通電極CE1の第1副共通電極を省略した点とで相違している。以下、これらの相違点を中心に説明する。画素電極PEの主画素電極PA、第1副画素電極PB1、及び、第2副画素電極PB2は、互いに電気的に接続されている。主画素電極PAは、第1配向処理方向PD1の上流側に位置する一端部PAAと、第1配向処理方向PD1の下流側に位置する他端部PABとを有している。図示した例では、第1副画素電極PB1は主画素電極PAの一端部PAAに繋がっており、第2副画素電極PB2は主画素電極PAの他端部PABに繋がっている。第1副画素電極PB1は、補助容量線C1と重なる領域に位置し、スイッチング素子SWと電気的に接続されている。第2副画素電極PB2は、ゲート配線G1と対向している。これらの第1副画素電極PB1及び第2副画素電極PB2は、第1方向Xに沿って延出しているが、画素電極PEを挟んだ両側に位置する第1主共通電極CAL1及び第1主共通電極CAR1からは離間している。第1主共通電極CAL1の直下にはソース配線S1が位置しており、第1主共通電極CAR1の直下にはソース配線S2が位置している。これらの第1主共通電極CA1は、上記の例と同様に、ソースシールド電極として機能する。第1副画素電極PB1の直下には補助容量線C1が位置しており、第2副画素電極PB2の直下にはゲート配線G1が位置している。つまり、第2副画素電極PB2は、ゲートシールド電極として機能する。図11は、図1に示した対向基板CTにおける一画素PXの他の構造例を概略的に示す平面図である。なお、ここでは、説明に必要な構成のみを図示し、また、アレイ基板の主要部である画素電極PE、第1主共通電極CA1、ソース配線S、ゲート配線G、補助容量線Cなどを破線で示している。ここに示した構造例は、図3に示した構造例と比較して、第2配向膜AL2の第2配向処理方向PD2が第1配向処理方向PD1と同様に第2方向Yと略平行であるものの逆向きである図10に示した第1配向処理方向PD1と同一方向である点と、第2共通電極CE2の第2副共通電極CB2が画素電極PEの上方に配置されている点で相違している。すなわち、第2副共通電極CB2は、主画素電極PAの一端部PAAの側において第1方向Xに沿って延出している。図示した例では、第2副共通電極CB2は、主画素電極PAと第1副画素電極PB1とが繋がる位置の上方に位置しており、一部が補助容量線C1の上方に位置している。この第2副共通電極CB2は、第2主共通電極CA2と一体的あるいは連続的に形成され、第2主共通電極CA2と電気的に接続されている。つまり、対向基板CTにおいては、第2共通電極CEは格子状に形成されている。次に、本実施形態の他の構造例の液晶表示パネルLPNにおける動作について説明する。すなわち、OFF時には、液晶層LQの液晶分子LMは、その長軸が第1配向膜AL1の第1配向処理方向PD1及び第2配向膜AL2の第2配向処理方向PD2を向くように配向している。すなわち、液晶分子LMは、X-Y平面内において、その長軸が第2方向Yと略平行な方向に初期配向する。一方、ON時では、画素電極PEと共通電極CEとの間に基板と略平行な横電界あるいは斜め電界が形成される。液晶分子LMは、画素電極PEと共通電極CEとの間の電界の影響を受け、その配向状態が変化する。図11に示した例では、画素PXの左側半分の領域、つまり、主画素電極PAと第2主共通電極CAL2との間の透過領域内では、液晶分子LMは、主に、主画素電極PAと第2主共通電極CAL2との間の電界、及び、主画素電極PAと第2副共通電極CB2との間の電界の相互作用により、その配向状態が変化する。X-Y平面内では、液晶分子LMは、第2方向Yに対して時計回りに回転し、図中の左下を向くように配向する。また、画素PXの右側半分の領域、つまり、主画素電極PAと第2主共通電極CAR2との間の透過領域内では、液晶分子LMは、主に、主画素電極PAと第2主共通電極CAR2との間の電界、及び、主画素電極PAと第2副共通電極CB2との間の電界の相互作用により、その配向状態が変化する。X-Y平面内では、液晶分子LMは、第2方向Yに対して反時計回りに回転し、図中の右下を向くように配向する。このような配向を実現するためには、少なくとも主画素電極PAを備えた画素電極PEに加えて、共通電極CEとして第2主共通電極CAL2、第2主共通電極CAR2、及び、第2副共通電極CBU2を備えていればよい。次に、このような本実施形態の他の構造例において、液晶層LQにおける液晶分子LMの配向状態をより詳細に説明する。図12は、OFF時の液晶層LQにおける液晶分子LMの配向状態を模式的に示す図である。なお、ここでは、図6と同様に、液晶分子LMを円錐形状で図示している。また、A-B断面、及び、C-D断面については主要部のみを図示している。液晶層LQの断面において、液晶分子LMは、液晶層LQの中間部付近で略水平プレチルト角が略ゼロに配向し、ここを境界としてアレイ基板ARの近傍つまり、第1配向膜AL1の近傍及び対向基板CTの近傍つまり、第2配向膜AL2の近傍において対称となるようなプレチルト角を持って配向するスプレイ配向。配向処理方向の下流側、つまり、第2副画素電極PB2の側から見たA-B断面においては、液晶層LQの中間部の液晶分子LMMは、図面の法線方向である第2方向Yを向き、円錐の底面が正面を向くように配向する。液晶層LQのアレイ基板AR近傍の液晶分子LMBは、円錐の底面が第2方向Yの手前側で対向基板CT側を向くとともに、円錐の頂点が第2方向Yの奥側でアレイ基板AR側を向くように配向する。液晶層LQの対向基板CT近傍の液晶分子LMUは、円錐の底面が第2方向Yの手前側でアレイ基板AR側を向くとともに、円錐の頂点が第2方向Yの奥側で対向基板CT側を向くように配向する。主画素電極PAと第1主共通電極CAL1及び第2主共通電極CAL2との間の領域を第2主共通電極CAL2の側から見たC-D断面においては、液晶層LQの中間部の液晶分子LMMは、円錐の底面が配向処理方向の下流側を向くとともに、円錐の頂点が配向処理方向の上流側を向き、X-Y平面と略平行に配向している。液晶層LQのアレイ基板AR近傍の液晶分子LMBは、第1配向処理方向PD1の下流側で対向基板CTに向かって起き上がり、第1配向処理方向PD1の上流側に位置する円錐の頂点がアレイ基板AR側を向くとともに、第1配向処理方向PD1の下流側に位置する円錐の底面が対向基板CT側を向くように配向する。液晶層LQの対向基板CT近傍の液晶分子LMUは、第2配向処理方向PD2の下流側でアレイ基板ARに向かって起き上がり、第2配向処理方向PD2の上流側に位置する円錐の頂点が対向基板CT側を向くとともに、第2配向処理方向PD2の下流側に位置する円錐の底面がアレイ基板AR側を向くように配向する。図13は、ON時の液晶層LQにおける液晶分子LMの配向状態を模式的に示す図である。この図13においても、図6と同様に、液晶分子LMを円錐形状で図示している。また、A-B断面、及び、C-D断面については主要部のみを図示している。液晶層LQの断面において、液晶分子LMの配向状態は、OFF時と同様に依然としてスプレイ配向を維持している。A-B断面において、主画素電極PAと第1主共通電極CAR1及び第2主共通電極CAR2との間の液晶分子LMは、その底面から頂点に向かう軸が主画素電極PAから第1主共通電極CAR1または主画素電極PAから第2主共通電極CAR2に向かって配向している。液晶層LQの中間部の液晶分子LMMRは、円錐の頂点が第2方向Yの奥側で第1主共通電極CAR1及び第2主共通電極CAR2の側を向くとともに、円錐の底面が第2方向Yの手前側で主画素電極PAを向くように配向する。液晶層LQのアレイ基板AR近傍の液晶分子LMBRは、円錐の頂点が第2方向Yの奥側で第1主共通電極CAR1を向くとともに、円錐の底面が第2方向Yの手前側で主画素電極PAを向くように配向する。液晶層LQの対向基板CT近傍の液晶分子LMURは、円錐の頂点が第2方向Yの奥側で第2主共通電極CAR2を向くとともに、円錐の底面が第2方向Yの手前側で主画素電極PAを向くように配向する。これらの液晶分子LMMR、液晶分子LMBR、及び、液晶分子LMURの配向状態は、スプレイ配向となる。A-B断面において、主画素電極PAと第1主共通電極CAL1及び第2主共通電極CAL2との間の液晶分子LMは、その底面から頂点に向かう軸が主画素電極PAから第1主共通電極CAL1または主画素電極PAから第2主共通電極CAL2に向かって配向している。液晶層LQの中間部の液晶分子LMMLは、円錐の頂点が第2方向Yの奥側で第1主共通電極CAL1及び第2主共通電極CAL2の側を向くとともに、円錐の底面が第2方向Yの手前側で主画素電極PAを向くように配向する。液晶層LQのアレイ基板AR近傍の液晶分子LMBLは、円錐の頂点が第2方向Yの奥側で第1主共通電極CAL1を向くとともに、円錐の底面が第2方向Yの手前側で主画素電極PAを向くように配向する。液晶層LQの対向基板CT近傍の液晶分子LMULは、円錐の頂点が第2方向Yの奥側で第2主共通電極CAL2を向くとともに、円錐の底面が第2方向Yの手前側で主画素電極PAを向くように配向する。これらの液晶分子LMML、液晶分子LMBL、及び、液晶分子LMULの配向状態は、スプレイ配向となる。主画素電極PAと第1主共通電極CAL1及び第2主共通電極CAL2との間の領域を第2主共通電極CAL2の側から見たC-D断面においては、液晶層LQの中間部の液晶分子LMMLは、配向処理方向の上流側に位置する円錐の頂点が図面の法線方向である第1方向Xの手前側に位置し、配向処理方向の下流側に位置する円錐の底面が第1方向Xの奥側に位置し、X-Y平面と略平行に配向している。液晶層LQのアレイ基板AR近傍の液晶分子LMBLは、第1配向処理方向PD1の上流側に位置する円錐の頂点がアレイ基板AR側を向き第1方向Xの手前側に位置し、第1配向処理方向PD1の下流側に位置する円錐の底面が対向基板CT側を向き第1方向Xの奥側に位置するように配向する。液晶層LQの対向基板CT近傍の液晶分子LMULは、第2配向処理方向PD2の上流側に位置する円錐の頂点が対向基板CT側を向き第1方向Xの手前側に位置し、第2配向処理方向PD2の下流側に位置する円錐の底面がアレイ基板AR側を向き第1方向Xの奥側に位置するように配向する。このような構成の他の構造例においても、図2乃至図9を参照して説明した構造例と同様の効果が得られる。なお、本実施形態において、画素PXの構造は、上記の例に限定されるものではない。上記の例では、副画素電極PBの直下に補助容量線が配置された構成について説明したが、副画素電極PBの直下には、ゲート配線が配置されても良い。また、補助容量線の配置位置は画素の下側ゲート配線G2の近傍でなくても良いし、ゲート配線の配置位置は画素の上側端部あるいは下側端部でなくてもよい。上記の例では、画素電極PEが主画素電極PA及び副画素電極PBを備えた場合について説明したが、画素電極PEは、スイッチング素子SWと電気的に接続可能であれば、副画素電極PBを備えていなくても良い。上記の例では、主画素電極PAの延出方向が第2方向Yである場合について説明したが、主画素電極PAは第1方向Xに沿って延出していても良い。この場合には、第1主共通電極CA1及び第2主共通電極CA2の延出方向は第1方向Xとなる。この場合、上記の例と同様に第1方向Xに沿った第1信号配線がゲート配線Gであり第2方向Yに沿った第2信号配線がソース配線Sであれば、第1主共通電極CA1はゲート配線Gと対向し、第2主共通電極CA2はゲート配線Gの上方に位置し、第1副共通電極CB1はソース配線Sと対向し、第2副共通電極CB2はソース配線Sの上方に位置する。また、この場合、第1方向Xに沿った第1信号配線がソース配線Sであり第2方向Yに沿った第2信号配線がゲート配線Gであれば、第1主共通電極CA1はソース配線Sと対向し、第2主共通電極CA2はソース配線Sの上方に位置し、第1副共通電極CB1はゲート配線Gと対向し、第2副共通電極CB2はゲート配線Gの上方に位置する。上記の例では、第1電極として主画素電極PAを含む画素電極PEに対して、この第1電極の両側に位置する第2電極として主共通電極CAを含む共通電極CEを設けた場合について説明したが、第1電極として主共通電極CAを含む共通電極CEに対して、この第1電極の両側に位置する第2電極として主画素電極PAを含む画素電極PEを設けても良い。以上説明したように、本実施形態によれば、表示品位の劣化を抑制することが可能な液晶表示装置を提供することが可能となる。なお、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これらの新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。