"第1導電型の半導体基板の一方の主面に、分離層の一部となる第2導電型環状拡散層を形成する工程と、該環状拡散層に囲まれる内周面にMOSゲート構造と耐圧構造領域とを含む主要表面構造を形成する工程とを施し、前記環状拡散層に対向する他方の主面から前記環状拡散層の底部に少なくとも接する深さのテーパー溝を形成する工程と、該テーパー溝の側壁面に沿って第2導電型領域を設ける工程と、他方の主面に第2導電型コレクタ層を形成して両主面間を第2導電型領域で連結する工程とを有する逆阻止型半導体素子の製造方法において、前記一方の主面と前記テーパー溝の底部間の半導体基板厚さが60μm以上になるように、前記テーパー溝を異方性アルカリエッチングにより形成することを特徴とする逆阻止型絶縁ゲートバイポーラトランジスタの製造方法。前記一方の主面が001面であり、前記テーパー溝の傾斜面が111面であることを特徴とする請求項1記載の逆阻止型絶縁ゲートバイポーラトランジスタの製造方法。前記一方の主面に前記主要表面構造を形成する工程として、前記第2導電型環状拡散層を形成後、再形成した酸化膜をマスクにして前記耐圧構造領域内のガードリングを形成する工程と、該ガードリングの内周面にMOSゲート構造を形成するために、ゲート絶縁膜とポリシリコン膜を続けて堆積させ、基板裏面側のポリシリコン膜を除去後、ポリシリコンゲート電極を形成する工程と、層間絶縁膜を介して金属電極を被覆させる工程を施すことを特徴とする請求項2記載の逆阻止型絶縁ゲートバイポーラトランジスタの製造方法。前記テーパー溝が主要表面構造を形成する工程で形成される酸化膜をマスクとして、異方性アルカリエッチングにより形成されることを特徴とする請求項3記載の逆阻止型絶縁ゲートバイポーラトランジスタの製造方法。前記テーパー溝の形成のために使用した前記酸化膜マスクを用いて、イオン注入により該テーパー溝の側壁面に沿って第2導電型領域を設けて分離層を形成することを特徴とする請求項4記載の逆阻止型絶縁ゲートバイポーラトランジスタの製造方法。前記イオン注入によってテーパー溝の側壁面に沿って第2導電型領域を設けた後、レーザーアニールを施して活性化して分離層にすることを特徴とする請求項5記載の逆阻止型絶縁ゲートバイポーラトランジスタの製造方法。前記分離層の形成後、酸化膜マスクを除去した後、他方の主面に第2導電型コレクタ層を形成することを特徴とする請求項6記載の逆阻止型絶縁ゲートバイポーラトランジスタの製造方法。しかしながら、前記特許文献4~6に示すようなテーパー溝を持つ逆阻止型IGBTでは、長時間拡散を用いない方法のため分離層が薄くまたは浅く形成される。その結果、イオン注入に伴う結晶欠陥がアニール処理で充分に回復されずに残ってしまうと、この結晶欠陥は分離層のpn接合近傍に残ることになるので、逆バイアス時のリーク電流が大きくなり易く、所定の阻止電圧が得られるように設計した逆耐圧が低下することがある。また、公知のレーザーアニール処理やフラッシュランプによる活性化のためのアニール処理においても、焦点位置ランプアニール処理時ではテーパー溝の分離層の活性化に有効に寄与する位置をきちんと制御しないと、同様に分離層の活性化が不充分になり結晶欠陥が残る問題がある。この発明は、以上述べた点に鑑みてなされたものであり、本発明の目的は、逆方向の高耐圧pn接合の終端を湾曲させて表面に延在させるための分離層を形成する製造方法であって、逆方向の高耐圧の確保と逆バイアス時のリーク電流の低減とが可能な逆阻止型絶縁ゲートバイポーラトランジスタの製造方法を提供することである。本発明は、前記課題を解決するために、第1導電型の半導体基板の一方の主面に、分離層の一部となる第2導電型環状拡散層を形成する工程と、該環状拡散層に囲まれる内周面にMOSゲート構造と耐圧構造領域とを含む主要表面構造を形成する工程とを施し、前記環状拡散層に対向する他方の主面から前記環状拡散層の底部に少なくとも接する深さのテーパー溝を形成する工程と、該テーパー溝の側壁面に沿って第2導電型領域を設ける工程と、他方の主面に第2導電型コレクタ層を形成して両主面間を第2導電型領域で連結する工程とを有する逆阻止型絶縁ゲートバイポーラトランジスタの製造方法において、前記一方の主面と前記テーパー溝の底部間の半導体基板厚さが60μm以上になるように、前記テーパー溝を異方性アルカリエッチングにより形成する逆阻止型絶縁ゲートバイポーラトランジスタの製造方法とする。前記一方の主面が100面であり、前記テーパー溝の傾斜面が111面であることが望ましい。本発明は、前記一方の主面に前記主要表面構造を形成する工程として、前記第2導電型環状拡散層を形成後、再形成した酸化膜をマスクにして前記耐圧構造領域内のガードリングを形成する工程と、該ガードリングの内周面にMOSゲート構造を形成するために、ゲート絶縁膜とポリシリコン膜を続けて堆積させ、基板裏面側のポリシリコン膜を除去後、ポリシリコンゲート電極を形成する工程と、層間絶縁膜を介して金属電極を被覆させる工程を施す製造方法が好ましい。前記テーパー溝が主要表面構造を形成する工程で形成される酸化膜をマスクとして、異方性アルカリエッチングにより形成される製造方法がより望ましい。さらに、前記テーパー溝の形成のために使用した前記酸化膜マスクを用いて、イオン注入により該テーパー溝の側壁面に沿って第2導電型領域を設けて分離層を形成する製造方法が好適である。また、前記イオン注入によってテーパー溝の側壁面に沿って第2導電型領域を設けた後、レーザーアニールを施して活性化して分離層にする製造方法がより好ましい。またさらに、前記分離層の形成後、酸化膜マスクを除去した後、他方の主面に第2導電型コレクタ層を形成する製造方法がよい。本発明によれば、逆方向の高耐圧pn接合の終端を湾曲させて表面に延在させるための分離層を形成する製造方法であって、逆方向の高耐圧の確保と逆バイアス時のリーク電流の低減とが可能な逆阻止型絶縁ゲートバイポーラトランジスタの製造方法を提供することができる。以下、本発明にかかる逆阻止型IGBTの製造方法の実施例について、図面を参照して詳細に説明する。本発明はその要旨を超えない限り、以下に説明する実施例の記載に限定されるものではない。以下の説明では、第1導電型としてn型を、第2導電型としてp型をそれぞれ用いる。また、一方の主面をIGBTのエミッタ側または表面、他方の主面をIGBTのコレクタ側または裏面と称することがある。以下、本発明の逆阻止型IGBTの製造方法について説明をする。従来と同様の製造方法の部分については、できるだけ簡単な説明に留める。まず、図1aに示すFZ-n型半導体基板1の100面を主面とする表層に、デバイスチップのスクライブライン8で示すチップの端部となる部分を中心に分離層用の環状のp拡散層4aをボロンのイオン注入により形成する。環状のp拡散層4aの深さは、この環状のp拡散層4aに取り囲まれる内周側の主電流の流れる素子活性領域Aに形成されるMOSゲート構造および素子活性領域Aの外側を取り巻く耐圧構造領域B内のガードリング拡散層の深さより深くする。例えば、85μmの深さとする。この環状のp拡散層4aの85μmの拡散深さは酸化膜またはフォトレジストをマスクとしてボロンをイオン注入し、約1300°Cの温度と酸化雰囲気で50時間ドライブ拡散することにより形成される。環状のp拡散層4aは酸化雰囲気中の高温熱拡散で形成されるので、同時に全面に酸化膜も形成されるが、この酸化膜は一旦除去する。再度酸化膜を0.5μm~1.5μmの厚さに形成後、この酸化膜をマスクにして、図1bに示すように、前記耐圧構造領域Bの表層にp型ガードリングをイオン注入で形成する。酸化膜マスクの形成時には基板の裏面側の酸化膜が除去されないようにフォトレジストで保護しておくことがよい。この基板裏面側の酸化膜を裏面からのテーパー溝エッチングのマスクとして使用するために必要だからである。なお、ドライエッチングの場合は、エッチング時の裏面側の保護が必ずしも必要でないが、ウエットエッチングの場合は、エッチング時の裏面側の保護をしておく必要がある。次に、IGBTの素子活性領域A内にMOSゲート構造を形成する。そのために、まず素子活性領域A内の酸化膜に必要なパターンを形成する図示せず。ゲート酸化膜21を形成後、ゲート電極となるポリシリコン膜22を減圧CVD法ChemicalVaporDeposit法により形成する。ポリシリコン膜22の厚さは4000オングストローム~8000オングストローム程度が好ましい。減圧CVD法によるポリシリコン膜22の生成はバッチ式の炉で半導体基板を治具に直立させて実施するため、半導体基板の両面にポリシリコン膜22が形成される図1c。表面側をフォトレジストで保護した図1d後、裏面側のポリシリコン膜22のみドライエッチングにより除去する図1e。このポリシリコン膜22をウェットエッチングで除去してもよい。裏面側のポリシリコン膜22を除去した後、表面側のポリシリコン膜22をゲートのパターンに形成してポリシリコンゲート電極22を形成する図2f。ただし、図2fにはポリシリコンゲート電極22のパターンは細かすぎるので正確には示されていない。この点については、図2fの逆阻止型IGBTのチップ基板の端部拡大図に相当する図5aを参照して以下説明する。さらに、基板1のpベース領域16とnエミッタ領域15に挟まれる前記pベース領域16の表面上にゲート絶縁膜21を介してポリシリコンゲート電極22を形成することによりMOSゲート構造10を形成する。該ポリシリコンゲート電極22上を覆う層間絶縁膜23を形成した後、さらに前記pベース領域16およびnエミッタ領域15の両表面に共通に接するエミッタ電極24を設けることにより逆阻止型IGBTの表面MOSゲート構造10とする。エミッタ電極24は、例えばAl/Si合金膜をスパッタなどで被覆した後に、これを400°C~500°Cで熱処理して形成される。次に、図2g~jに示すように、前記FZ-n型半導体基板1の裏面から、テーパー溝エッチングするための準備工程として、表面側にフォトレジストを全面形成して保護膜とし図2g、裏面側にテーパー溝形成用のフォトレジストパターンを形成する図2h。この裏面側のフォトレジストパターンをマスクとして、まず裏面の酸化膜2のパターンエッチングする図2i。裏面側のフォトレジストを除去する図2j。公知のアルカリエッチング液KOH水溶液やTMAHTetraMethylAnmoniumHydroxideの10溶液などを用いて異方性エッチングをする。絶縁膜2をマスクとする開口面である基板裏面の100面からエッチングが始まり、{111}面を主要な側壁面としながら深さ方向にエッチングが進み、{111}面からなる複数の側壁面が交差する、すなわち、V字断面が形成される深さでエッチングがストップする。この側壁面の傾斜角度は54.7度である。このTMAHの10溶液を用いて、液温85°Cでエッチングする場合、酸化膜マスクの開口部幅を適切に選び、前述のエッチングストップ状態の前に所望のエッチング深さでアルカリエッチングを止めることにより、底部の幅を好ましい100μm~150μmとすることができる図3k。この図3kの逆阻止型IGBTのチップ基板の端部拡大図を図5bに示す。図5bには{111}面からなる側壁面とともに、表面側の環状のp拡散層4aの内周面には、前記図3kで示されない逆阻止型IGBTの素子活性領域Aおよび耐圧構造領域Bの詳細な構造も示されている。この異方性アルカリエッチング工程では、エッチングの終了後にもデバイスチップがばらばらに分散しないように、テーパー溝の深さを半導体基板の厚さより浅くするだけでなく、テーパー溝の底部と半導体基板の表面の間の残り厚さを所定の厚さ以上にする必要がある。実験結果から、テーパー溝の底部の残り厚さが60μm未満になると、ウエハ半導体基板割れが多くなるということであった。従って、本発明にかかる製造方法では、テーパー溝の底部の残り厚さは60μm以上必要である。このようにして、例えば、3300Vクラスの逆阻止IGBTでも、半導体基板の厚さ500μmに対して、テーパー溝の深さを440μm程度にして逆阻止型IGBTを製造することができる。また、半導体基板の表面側に形成される分離層用の環状のp拡散層4aの深さは少なくとも60μm以上必要である。この分離層用の環状のp拡散層4aの深さは浅い方が生産効率および半導体特性の面から好ましいが、拡散層4aおよびテーパー溝の深さのバラツキを考慮すると、70μm以上がよく、85~100μm程度の深さとすることが現実的である。図3lに示すように、基板の裏面側から、エッチングマスクとして使用した酸化膜2をマスクにして、テーパー溝の傾斜面に分離層4の形成のためにボロンのイオン注入を行う。イオン注入の温度条件は室温でよいが、基板温度を上げて行う場合には、フォトレジストが炭化して除去しにくくなるのを防ぐために、400°C以下とするのがよい。ボロンのドーズ量を5×1013cm-2,加速エネルギーを150keVとしてイオン注入を行ない、その後、アニール処理として炉アニールおよびレーザーアニールをこの順または逆順で行う。YAG2ωレーザー波長532nm;パルス幅100nsの照射エネルギー密度、3J/cm2の条件であり、炉アニール条件は350°C~500°Cで1~10時間の処理とする。レーザーアニール処理は、SUSステンレス等のマスクやシャッター遮蔽板による制御等を用いて照射したいところだけを選択的に走査照射することが好ましい。恒温に保持された電気炉を用いる炉アニール処理については、先行プロセスで形成されているnエミッタ領域15、pベース領域16、ゲート絶縁膜21、ゲート電極22、エミッタ電極24などのエミッタ側の表面構造に悪影響を及ぼさない程度の低温であって、活性化のためのアニール効果も有効である350°C~500°Cとする。次に、pコレクタ層6を形成するために、裏面側の酸化膜2を除去した後、前述の同様な方法でボロンのイオン注入をし活性化のための熱処理を行う。ボロンのイオン注入の加速エネルギーは100keV、ドーズ量は5×1013cm-2とした図3m。pコレクタ層6の形成を分離層4aの形成と別にしたのはイオン注入条件を異ならせる必要のある場合のためである。つまり、分離層4aとpコレクタ層6は裏面の欠落部からの漏れ電流を防ぐために、できるだけ深い領域を形成したいが、深い領域を形成しようとすると半導体基板の表面側の不純物濃度が低下してしまう。また、金属電極とのオーミック性を高めるためには表面側の不純物濃度を高くしたい要望がある。この両者の要望をかなえるためには、多段とするのがよく、例えば、150keVの加速エネルギーでドーズ量は5×1012cm-2~5×1014cm-2とする深いp領域と、45keVの加速エネルギーでドーズ量は1×1013cm-2~1×1015cm-2とする浅いp領域を形成してもよい。また、分離層4aを所定の深さと不純物濃度とし、pコレクタ層6を異なる所定の深さと不純物濃度として個別に得たい数値を設定して製造ができる。イオン注入条件が同じでよい場合は同時にイオン注入を行ってもよい。次に、コレクタ層6のレーザーアニール処理を施し、基板表面側のフォトレジストを除去した後、表面にAl/Ti/Ni/Auなどの積層からなるスパッタ金属膜を蒸着することによりコレクタ電極7とする図3n。テーパー溝の中央で切断することにより、逆阻止型IGBTチップができる。この逆阻止型IGBTのチップ基板の端部拡大図を図5cに示す。以上説明した本発明にかかる実施例によれば、高温で長時間の熱拡散によって形成する必要のある深いp型分離層を必要としないので、プロセス時間を短縮できるだけでなく、プロセス設備や半導体特性を劣化させる惧れも小さくなる。アルカリエッチングにより形成した傾斜面を有するテーパー溝をデバイスのチップ基板の側壁面とすることができるので、側壁面へのイオン注入が容易であり、安定した不純物濃度分布が得られる。側壁面へのイオン注入による分離層の形成と、コレクタ層のイオン注入による形成を別々に行うことが容易にできるので、逆耐圧を持たせるために必要な分離層の不純物濃度とすることができる。コレクタ層のドーズ量についても分離層とは独立に決めることができるので、IGBTの特性を考慮して低不純物濃度で損失の低減を重視した設定や高不純物濃度でオン抵抗の低減を重視した設定が容易にできる。"