"基板と、前記基板上に前記基板の成長面に対して垂直方向に延在し、長径が1μm未満の半導体ナノワイヤコアと、前記半導体ナノワイヤコアの側壁に形成され、前記半導体ナノワイヤコアの構成材料との歪εが1以上異なる半導体材料からなり、且つ、膜厚tnmと歪εとが、-0.7200.0988ε-1.2<t≦-0.7050.227ε-1.2の関係を満たす少なくとも一層の半導体薄膜とを有し、前記半導体ナノワイヤコアと前記半導体薄膜との接合界面或いは前記半導体薄膜同士の接合界面を機能領域としたことを特徴とする半導体ナノデバイス。前記半導体ナノワイヤコアが、前記基板と異なった材料からなることを特徴とする請求項1に記載の半導体ナノデバイス。前記半導体ナノワイヤコア及び前記半導体薄膜が、閃亜鉛鉱型結晶構造或いはウルツ鉱型結晶構造のいずれかであることを特徴とする請求項1または請求項2に記載の半導体ナノデバイス。前記接合界面が発光領域或いは光吸収領域のいずれかであることを特徴とする請求項1乃至請求項3のいずれか1項に記載の半導体ナノデバイス。前記接合界面が、前記接合界面に沿ってキャリアを流す接合界面であることを特徴とする請求項1乃至請求項3のいずれか1項に記載の半導体ナノデバイス。しかし、ナノ構造体を用いたデバイスにおいては、ナノ構造体の成長方向の一部を機能領域として利用するものであり、ヘテロ接合を形成する場合には、触媒を用いる関係から工程が複雑になるという問題がある。また、ナノ構造体の径は当然に小さいため、光出力や電気出力は非常に小さいものになり、用途が極めて制限されるという問題がある。したがって、本発明は、基板上における臨界膜厚を超えた厚さの歪のある半導体薄膜を形成してデバイス領域とすることを目的とする。開示する一観点からは、基板と、前記基板上に前記基板の成長面に対して垂直方向に延在し、長径が1μm未満の半導体ナノワイヤコアと、前記半導体ナノワイヤコアの側壁に形成され、前記半導体ナノワイヤコアの構成材料との歪εが1以上異なる半導体材料からなり、且つ、膜厚tnmと歪εとが、-0.7200.0988ε-1.2<t≦-0.7050.227ε-1.2の関係を満たす少なくとも一層の半導体薄膜とを有し、前記半導体ナノワイヤコアと前記半導体薄膜との接合界面或いは前記半導体薄膜同士の接合界面を機能領域としたことを特徴とする半導体ナノデバイスが提供される。開示の半導体ナノデバイスによれば、基板上における臨界膜厚を超えた厚さの歪のある半導体薄膜を形成してデバイス領域とすることが可能になる。ここで、図1及び図2を参照して、本発明の実施の形態の半導体ナノデバイスを説明する。図1は、本発明の実施の形態の半導体ナノデバイスの構成説明図である。図1aに示すように、基板1上に、基板1の主面の法線方向に延在する半導体ナノワイヤコア2を設け、この半導体ナノワイヤコア2の側面に半導体薄膜3を形成し、半導体ナノワイヤコア2と半導体薄膜3との接合界面を機能領域とする。或いは、図1bに示すように、半導体薄膜3を多層構造で形成して、半導体薄膜3同士の接合界面を機能領域とする。この時、半導体薄膜3のトータルの膜厚は、半導体基板上における臨界膜厚を超えた厚さになるように成長する。これは、半導体薄膜2と接合界面を形成する半導体ナノワイヤコア2が、弾性変形するため、積層可能な膜厚が大幅に増大するためである。本発明における臨界膜厚hnewは、半導体ナノワイヤコア2と歪を有する半導体薄膜3の弾性変形の度合いが1:1の状態をもとに導出することができ、hnew=b/2πε×1ν-1×{lnhnew/b1}となる。図2は、本発明の半導体ナノワイヤ構造を用いた場合の臨界膜厚の説明図である。本発明によれば、歪みが1以上、好適には、1~16の材料において、臨界膜厚を従来技術より改善しつつ量子効果も得られる薄膜25nm以下として機能させることが可能である。例えば、GaAsナノワイヤコアの側面にはInAs薄膜を膜厚5nmまで積層ができるようになり、従来技術の約3倍となる。また、従来技術では、薄膜が全く成長できなかったような、16の歪においても、薄膜として機能する膜厚1.3nmの薄膜を成長することができる。このような大きな歪みの材料の組わせとして、AlPとInSb歪み:16がある。従来技術で転位を生じることなく積層することが不可能であった領域で、本発明によって初めて積層が可能となる膜厚tnmの領域は、図2の曲線を、フィッティングにより近似化することにより求めることができ、歪εをとした場合、-0.7200.0988ε-1.2<t≦-0.7050.227ε-1.2となる。この場合、基板1上にAu,Cu,Ag,Pt等の触媒金属を設け、成長温度において、溶融した触媒金属中に半導体材料を取り込んで、半導体ナノワイヤコア2が垂直方向に成長していく。この時、触媒金属は常に成長を続ける半導体ナノワイヤコア2の頂面に存在する。また、半導体ナノワイヤコア2の径は触媒金属の径に依存し、ほぼ同じサイズになる。基板1は、Si等のIV族半導体基板やGaAs等のIII-V族半導体基板を用いるものであるが、場合によっては、サファイア等の結晶性絶縁基板を用いても良い。また、基板1と半導体ナノワイヤコア2とは、GaAs基板に対するGaAsナノワイヤコア等の様に互いに同じ材料でも良いし、或いは、Si基板に対するInPナノワイヤコア等のようにヘテロ接合を形成する材料の組み合わせでも良い。半導体ナノワイヤコア2の成長方向に垂直な断面形状は、三角形、四角形、六角形或いは円形になり、その長径は、1μm未満、より好適には、10nm~400nm、特に金属微粒子を用いた形成法においては、50nm~200nmが好ましい。長さは、長径の3倍以上が好適であり、1μm~10μm、より好適には2μm~5μmとする。なお、半導体ナノワイヤコア2の成長方向に垂直な断面形状は、基板1の主面の面方位が111面の場合に、三角形や六角形になりやすく、001面の場合に、四角形になりやすく、円形は成長途中で現れやすい。また、基板1の面方位が001面の場合には、半導体ナノワイヤコア2及び半導体薄膜3の結晶構造は閃亜鉛鉱型結晶構造になり、111面の場合には、ウルツ鉱型結晶構造になりやすい。このように、本発明の実施の形態においては、従来技術では不可能であった厚さの歪層を有する構造体およびデバイスを形成することが可能となり、接合界面を機能領域とすることによって、半導体内のキャリア制御が可能となる。これによって、上述の特許文献1或いは特許文献2の従来のナノデバイスに比べて出力が大きく温度特性が良好な長波長のレーザや、散乱の少ない高電子移動度トランジスタを実現することができる。因みに、半導体ナノワイヤコア2をGaAsとし、半導体薄膜3をGaAs/InAs量子井戸とした場合には、1.3μmより長波長で発振する半導体レーザを実現することができる。次に、図3乃至図6を参照して、本発明の実施例1の半導体レーザの製造工程を説明する。まず、図3aに示すように、111面を主面とし、不純物濃度が5×1017cm-3~1×1019cm-3のn型GaAs基板11上に、SiO2膜12を形成し、開口部13を形成し、この開口部13内に金微粒子14を設ける。成長触媒となる金微粒子14は、市販のコロイド粒子を用いても良いし、或いは、リソグラフィによって形成した小面積の金薄膜を加熱することによって粒子化しても良い。次いで、図3bに示すように、MOVPE法によって、トリメチルガリウムTMGとアルシンAsH3とドーパントとしてのジシランSi2H6を供給することにより、n型GaAsナノワイヤ15を成長温度300°C~500°Cで成長する。この場合のn型GaAsナノワイヤ15の不純物濃度は、5×1017cm-3~1×1019cm-3とする。次いで、図3cに示すように、金微粒子14を除去した後、ノンドープのGaAs/InAs量子井戸構造16を形成する。InAs井戸層18は、単層でも多層であっても良く、多層の場合は、InAs井戸層18の合計の膜厚が本発明の臨界膜厚hnew以下、すなわち5nm以下であれば良い。なお、図においては、3層のGaAsバリア層17と2層のInAs井戸層18を示している。InAs井戸層18を成長させる場合には、同じくMOVPE法により、トリメチルインジウムTMIとAsH3を供給することにより、成長温度300°C~500°Cで成長させる。引き続いて、図4dに示すように、MOVPE原料としては、TMG、AsH3、Al原料としてトリメチルアルミニウムTMAl、ドーパント源としてジエチル亜鉛DEZを供給して、p型AlGaAs層19を成長させる。なお、p型AlGaAs層19の不純物濃度は、5×1017cm-3~1×1019cm-3とし、膜厚は、50nm~300nmとする。なお、良好な導電性を得るために、p型AlGaAs層19のAl組成は、0.1~0.3が好ましい。引き続いて、TMG、AsH3、DEZを供給して、厚さが1nm~10nmのp型GaAsコンタクト層20を成長させる。この場合、AlGaAs及びGaAsはn型GaAs基板11と格子整合しているので、成長膜厚に制限はない。なお、n型GaAsナノワイヤ15の頂面にも半導体薄膜が成長するが、側壁に成長する半導体薄膜よりかなり薄く且つ途中の工程でエッチング等により除去するので問題はない。次いで、図4eに示すように、SiO2膜12に開口部を形成し、AuGe/Auを堆積させてn側電極21を形成する。次いで、図4fに示すように、全面に厚さが100nmのSiO2膜22を堆積する。次いで、図5gに示すように、全面にフォトレジスト23を塗布する。次いで、図5hに示すように、フォトレジスト23を露光したのち、現像することによって、ナノワイヤ構造より大径の開口部25を有するレジストマスク24を形成する。次いで、図5iに示すように、レジストマスク24をマスクとしてフッ酸系エッチング液によりナノワイヤ構造の側面及び頂面のSiO2膜22を除去する。次いで、図6jに示すように、全面にAuZn/Au膜を堆積させた後、頂面に堆積したAuGe/Au膜を選択的に除去することによって、p側電極26を形成する。次いで、図6kに示すように、閾値電流を低減するために、上下に、誘電体多層膜27,28を形成する。なお、両方の誘電体多層膜27,28を反射膜としても良いし、一方の誘電体多層膜27を反射防止膜としても良い。最後に、p側電極26の一部及びSiO2膜22の一部を除去してコンタクトホール29を形成することによって本発明の実施例1の半導体レーザの基本構造が完成する。このように、本発明の実施例1においては、半導体ナノワイヤを用いているので、GaAsに対して歪の大きなInAsを従来より厚く成長させることができるので、1.3μm以上の長波長帯での発振が可能になる。次に、図7乃至図10を参照して、本発明の実施例2の高電子移動度トランジスタの製造工程を説明する。まず、図7aに示すように、半絶縁性GaAs基板31上に開口部33を有するSiO2膜32を設け、この開口部33内に金微粒子34を設ける。次いで、図7bに示すように、MOVPE法により、TMI、TMG及びAsH3を供給してi型InGaAsナノワイヤ35を垂直方向に成長させる。次いで、図7cに示すように、金微粒子34を除去したのち、TMAl、TMG、AsH3及びSi2H6を供給して、キャリア供給層として厚さが5nm~30nmのn型AlGaAs薄膜36を成長させる。次いで、図8dに示すように、SiO2膜32を除去したのち、Au-Geを堆積させて上記の図5iのように不要部分を除去することによってドレイン電極37を形成する。次いで、図8eに示すように、ゲート絶縁膜と層間絶縁膜を兼ねるSiO2膜38を全面に堆積させる。次いで、図8fに示すように、Ti/Auを堆積させて不要部分を除去することによってゲート電極39を形成する。次いで、図9gに示すように、図5iと同様な方法で、SiO2膜38の不要部分を除去して、ソース領域となるn型AlGaAs薄膜36の側面を露出させる。次いで、図9hに示すように、層間絶縁膜となるSiO2膜40を全面に成長させる。次いで、図9iに示すように、SiO2膜40の不要部分を除去して、ソース領域となるn型AlGaAs薄膜36の側面を露出させる。次いで、図10jに示すように、Au-Geを堆積させて不要部分を除去することによってソース電極41を形成する。次いで、図10kに示すように、SiO2膜40の一部を除去してゲート電極39を露出させる。最後に、図10lに示すように、ゲート電極37の一部及びSiO2膜38の一部を除去してドレイン電極37に対するコンタクトホール42を形成することによって、本発明の実施例2の高電子移動度トランジスタの基本構造が完成する。この場合、i型InGaAsナノワイヤ35とn型AlGaAs薄膜36との界面近傍に発生する二次元電子ガス層がキャリア走行層になる。このように、本発明の実施例2においては、InGaAsナノワイヤ35に対して歪の大きいAlGaAs薄膜を従来より厚く堆積することができるので、所定のキャリア濃度に制御することが可能になる。なお、上記の各実施例においては、GaAs基板上に同じIII-V族化合物半導体からなる半導体ナノワイヤを成長させているが、製造コストを低減するために、基板としてシリコン基板を用いて、III-V族化合物半導体からなる半導体ナノワイヤを成長させても良い。例えば、シリコン基板上に触媒微粒子を堆積させ、MOVPE法により、TMIとPH3を供給してInPナノワイヤを形成する。次いで、TMIとAsH3を供給してInPナノワイヤの表面にInAs薄膜を成長させる。InPナノワイヤ上のInAs薄膜の歪は3であるため、目的に応じて膜厚が6~14nmのInAs薄膜を用いることができる。また、InAs薄膜を成長した後に、さらにInPナノワイヤに対して歪の無いInP層をキャップ層として成長することも可能であり、これにより量子井戸構造を形成することが可能になる。また、上記の実施例2においては、絶縁ゲート型のトランジスタとして説明しているが、ゲート絶縁膜を設けずに、ゲート領域のAlGaAs薄膜に直接ショットキー接合を形成する金属電極を形成してMES型或いはHEMT型のトランジスタとしても良い。ここで、実施例1及び実施例2を含む本発明の実施の形態に関して、以下の付記を付す。付記1基板と、前記基板上に前記基板の成長面に対して垂直方向に延在し、長径が1μm未満の半導体ナノワイヤコアと、前記半導体ナノワイヤコアの側壁に形成され、前記半導体ナノワイヤコアの構成材料との歪εが1以上異なる半導体材料からなり、且つ、膜厚tnmと歪εとが、-0.7200.0988ε-1.2<t≦-0.7050.227ε-1.2の関係を満たす少なくとも一層の半導体薄膜とを有し、前記半導体ナノワイヤコアと前記半導体薄膜との接合界面或いは前記半導体薄膜同士の接合界面を機能領域としたことを特徴とする半導体ナノデバイス。付記2前記半導体ナノワイヤコアと前記半導体薄膜とは、互いにバンドギャップエネルギーが異なる半導体材料からなることを特徴とする付記1に記載の半導体ナノデバイス。付記3前記半導体ナノワイヤコアが、前記基板と異なった材料からなることを特徴とする付記1または付記2に記載の半導体ナノデバイス。付記4前記半導体ナノワイヤコア及び前記半導体薄膜が、閃亜鉛鉱型結晶構造或いはウルツ鉱型結晶構造のいずれかであることを特徴とする付記1乃至付記3のいずれか1に記載の半導体ナノデバイス。付記5前記接合界面が発光領域或いは光吸収領域のいずれかであることを特徴とする付記1乃至付記4のいずれか1に記載の半導体ナノデバイス。付記6前記基板が半導体基板であり、前記半導体基板と前記半導体ナノワイヤコアとが第1の導電型であり、且つ、前記半導体薄膜の少なくとも最外層が前記第1の導電型と反対の導電型であることを特徴とする付記5に記載の半導体ナノデバイス。付記7前記半導体ナノワイヤコアがAlxGa1-xAs但し、xは0を含むからなり、且つ、前記半導体薄膜が、GaAs/InAsからなる量子井戸構造膜からなり、前記量子井戸構造膜における発光波長が1.3μm以上の長波長であることを特徴とする付記6に記載の半導体ナノデバイス。付記8前記接合界面が、前記接合界面に沿ってキャリアを流す接合界面であることを特徴とする付記1乃至付記4のいずれか1に記載の半導体ナノデバイス。付記9前記半導体薄膜の延在方向に、ソース電極、ゲート電極及びドレイン電極を順次配置し、少なくとも前記ソース電極と前記ドレイン電極とが前記半導体薄膜に電気的にコンタクトしていることを特徴とする付記8に記載の半導体ナノデバイス。"