"膜面垂直方向に磁化容易軸を有し、磁化の向きが一方向に固定された第1の磁性層と、膜面垂直方向に磁化容易軸を有し、磁化の向きが可変である第2の磁性層と、前記第1の磁性層と前記第2の磁性層との間に設けられた第1の非磁性層と、前記第1の磁性層の、前記第1の非磁性層が配置された面と反対の面側に配置され、前記第1の磁性層が有する磁化の向きと反平行な磁化の向きを有する第3の磁性層と、前記第2の磁性層の、前記第1の非磁性層が配置された面と反対の面側に配置され、前記第1の磁性層が有する磁化の向きと反平行な磁化の向きを有する第4の磁性層と、前記第1の磁性層と前記第3の磁性層との間に配置された第2の非磁性層と、前記第2の磁性層と前記第4の磁性層との間に配置された第3の非磁性層と、を具備し、前記第4の磁性層の膜厚は、第3の磁性層の膜厚より薄いことを特徴とする磁気抵抗素子。前記第2の非磁性層及び第3の非磁性層は、Mo、Nb、Ta、W、Ir、Rh、Os、Re、Ruのうちの少なくとも1つの元素を含む金属を有することを特徴とする請求項1に記載の磁気抵抗素子。前記第3の磁性層と前記第4の磁性層は同じ材料を含むことを特徴とする請求項1または2に記載の磁気抵抗素子。請求項1乃至3のいずれかに記載の磁気抵抗素子と、前記磁気抵抗素子に対して通電を行う第1、第2の電極と、を含むメモリセルを具備することを特徴とする磁気メモリ。前記第1の電極に電気的に接続された第1の配線と、前記第2の電極に電気的に接続された第2の配線と、前記第1の配線および前記第2の配線に電気的に接続され、かつ前記磁気抵抗素子に双方向に電流を供給する書き込み回路と、をさらに具備することを特徴とする請求項4記載の磁気メモリ。前記磁気抵抗素子の前記第2の電極と前記第1の配線との間に接続される選択トランジスタと、前記選択トランジスタのオン/オフを制御する第3の配線と、をさらに具備することを特徴とする請求項5記載の磁気メモリ。記憶層にかかる参照層からの漏れ磁場をキャンセルするシフト調整層の膜厚を低減することできる磁気抵抗素子及びそれを用いた磁気メモリを提供する。一実施態様の磁気抵抗素子は、膜面垂直方向に磁化容易軸を有し、磁化の向きが一方向に固定された第1の磁性層と、膜面垂直方向に磁化容易軸を有し、磁化の向きが可変である第2の磁性層と、前記第1の磁性層と前記第2の磁性層との間に設けられた第1の非磁性層と、前記第1の磁性層の、前記第1の非磁性層が配置された面と反対の面側に配置され、前記第1の磁性層が有する磁化の向きと反平行な磁化の向きを有する第3の磁性層と、前記第2の磁性層の、前記第1の非磁性層が配置された面と反対の面側に配置され、前記第1の磁性層が有する磁化の向きと反平行な磁化の向きを有する第4の磁性層と、前記第1の磁性層と前記第3の磁性層との間に配置された第2の非磁性層と、前記第2の磁性層と前記第4の磁性層との間に配置された第3の非磁性層とを具備し、前記第4の磁性層の膜厚は、第3の磁性層の膜厚より薄いことを特徴とする。以下の説明において、略同一の機能及び構成を有する構成要素については、同一符号を付し、重複説明は必要な場合にのみ行う。但し、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。従って、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは云うまでもない。[第1実施形態]図1は、第1実施形態の磁気抵抗素子の断面図である。本実施形態の磁気抵抗素子は、シングルピン構造のMTJ素子1である。MTJ素子1は、記憶層2、参照層3、非磁性層4、非磁性層5、上部シフト層6、非磁性層7、及び下部シフト層8を有する積層構造を備えている。記憶層2、参照層3、上部シフト層6、及び下部シフト層8は、磁性層から形成されている。非磁性層4は、記憶層2と参照層3との間に配置されている。非磁性層5は、参照層3と上部シフト層6との間に配置されている。非磁性層7は、記憶層2と下部シフト層8との間に配置されている。すなわち、MTJ素子1は、下部シフト層8、非磁性層7、記憶層2、非磁性層4、参照層3、非磁性層5、および上部シフト層6が、この順序で積層された積層構造図1に示す順序で形成された積層構造、すなわちトップピン構造を有している。MTJ素子1は、また、下部シフト層8、非磁性層7、参照層3、非磁性層4、記憶層2、非磁性層5、および上部シフト層6が、この順序で積層された積層構造図1に示す順序で、記憶層2と参照層3とを入れ換えた積層構造、すなわちボトムピン構造であってもよい。MTJ素子1は、記憶層2、参照層3、上部シフト層6、および下部シフト層8の磁化方向が膜面に対して垂直方向を向く、いわゆる垂直磁化型のMTJ素子である。すなわち、記憶層2、参照層3、上部シフト層6、および下部シフト層8は、膜面に略垂直方向の磁気異方性を有している。ここで、膜面とは、各層の上面を意味する。記憶層2は、スピン偏極した電子の作用により、磁化の向きが反転することが可能となっている。参照層3および上部シフト層6は、磁化が互いに逆方向に向いた反平行の磁化配列である。参照層3および下部シフト層8も、磁化が互いに逆方向に向いた反平行の磁化配列である。上部シフト層6及び下部シフト層8は、記憶層2にかかる参照層3からの漏れ磁場を低減する、すなわち記憶層2にかかる参照層3からの漏れ磁場をキャンセルする。このMTJ素子1は、非磁性層4が絶縁体の場合はトンネル磁気抵抗TMR:TunnelingMagnetoresistance効果を有し、非磁性層4が金属の場合は巨大磁気抵抗GMR:GiantMagnetoresistance効果を有する。ここで、非磁性層4が絶縁体の場合はMgO酸化マグネシウム、AlO酸化アルミニウム、例えばAl2O3等が用いられる。非磁性層4が金属の場合はCu、Au、Ag等が用いられる。このような構成のMTJ素子において、参照層3と上部シフト層6に同じ飽和磁化Msを有する材料を用いた場合、上部シフト層6の膜厚を参照層3の膜厚と同じ大きさにすると、記憶層2に加わる参照層3からの漏れ磁場を完全に打ち消すことができない。記憶層2に加わる漏れ磁場を完全に打ち消すには、上部シフト層6の膜厚を参照層3の膜厚より厚くする必要がある。すると、MTJ素子の膜厚が増加し、素子加工が困難になるという問題が生じる。そこで、本発明者達は、鋭意研究に努め、記憶層2に加わる漏れ磁場の膜面垂直成分Hzを打ち消すために必要なパラメータを求めた。ここで、打ち消すとは、記憶層2にかかる漏れ磁場の膜面垂直成分Hzの面積平均が0となる場合を意味する。この解析に用いたパラメータの値は、記憶層2の飽和磁化Ms、膜厚tの大きさは、それぞれ、Ms=670emu/cm3、t=1.7nmとし、参照層3の飽和磁化Ms1、膜厚t1の大きさは、それぞれ、Ms1=760emu/cm3、t1=8.5nmとする。ここで、非磁性層4の厚さを1.0nmとし、非磁性層5の厚さを1.0nm、非磁性層7の厚さを1.0nmとする。上部シフト層6の飽和磁化Ms2の大きさをMs2=940emu/cm3に固定した。さらに、下部シフト層8の飽和磁化Ms3は、752、940、1128emu/cm3と変化させた。もちろん、参照層3に対して、記憶層2、上部シフト層6、および下部シフト層8の磁化の方向は反対方向となるような向きである。図2及び図3は、下部シフト層8、非磁性層7、記憶層2、非磁性層4、参照層3、非磁性層5、および上部シフト層6が、この順序で積層された積層構造について、記憶層2にかかる漏れ磁場をゼロにするのに必要な上部シフト層6と下部シフト層8の膜厚を計算した結果である。図2、図3は、それぞれ直径Rが40nm、30nmの円柱形状のシングルピン構造のMTJ素子の場合を示す。横軸は上部シフト層6の膜厚を表し、縦軸は下部シフト層8の膜厚を表している。記憶層2にかかる漏れ磁場をゼロにするために、下部シフト層8の膜厚が0~1nmの場合、上部シフト層6の膜厚は30nm程度必要である。しかし、下部シフト層8の膜厚が3.5nm以上ある場合、上部シフト層6の膜厚を10nm以下にすることができる。すなわち、下部シフト層8を配置することにより、上部シフト層6の膜厚が薄い場合でも、記憶層2にかかる漏れ磁場をゼロにできていることが判る。そして、下部シフト層8の膜厚が厚くなるほど、上部シフト層6の膜厚を薄くできることが判る。また、上部シフト層6と下部シフト層8の飽和磁化が同じ場合、また下部シフト層8の飽和磁化が上部シフト層6の飽和磁化より弱い場合、下部シフト層8の飽和磁化が上部シフト層6の飽和磁化より強い場合のいずれの場合でも、下部シフト層の膜厚が厚くなるほど、上部シフト層の膜厚を薄くできるという特性は変わらない。ここで、下部シフト層8の膜厚は、上部シフト層6の膜厚より薄いほうが望ましい。これは、下部シフト層8は記憶層2の近くに配置されているため、その膜厚が厚くなると、記憶層に与える磁場の影響が大きくなり、記憶層2における磁化の反転を困難にするなどの不具合が生じるからである。このため、上部シフト層6及び下部シフト層8の最適な膜厚は、例えば図2及び図3に示す、y=xの破線より右下側のエリアから選ばれる。以上により、下部シフト層8の膜厚を上部シフト層6の膜厚より薄くし、上部シフト層6及び下部シフト層8の最適な膜厚を選択することにより、記憶層2にかかる参照層3からの漏れ磁場を低減した素子を作製することができる。前述したように、下部シフト層8の膜厚を上部シフト層6の膜厚より薄くし、上部シフト層6及び下部シフト層8の最適な膜厚を選択することにより、記憶層2にかかる参照層3からの漏れ磁場を低減でき、反転電流値及び書き込み電流のばらつきを低減することができる。さらに、磁気抵抗素子の合計膜厚を薄くでき、すなわち磁気抵抗素子の薄膜化によって、製造コストを低下させることができる。本実施形態によれば、記憶層2にかかる参照層3からの漏れ磁場をキャンセルするために用いる磁性層シフト調整層の膜厚を低減することできる。これにより、磁気抵抗素子を薄膜化でき、製造コストを低下させることができる。さらに、記憶層の磁化方向を反転させる反転電流値及びそのばらつきを低減することが可能である。次に、第1実施形態における、記憶層2、参照層3、上部シフト層6、および下部シフト層8に用いられる垂直磁気異方性を有する磁性材料について説明する。本実施形態のMTJ素子に用いられる垂直磁化材料としては、以下の材料が用いられる。1規則合金膜面内方向に対して001面に配向したfctfacecenteredtetragonal構造を基本構造とするL10構造の規則合金を用いることができる。記憶層2および参照層3の磁性材料には、鉄Fe、コバルトCo、ニッケルNi、及びマンガンMnのうち1つ以上の元素と、白金Pt、パラジウムPd、ロジウムRh、およびアルミAlのうち1つ以上の元素とを含む合金であって、かつ結晶構造がL10構造の規則合金が挙げられる。例えば、Fe50Pt50、Fe50Pd50、Co50Pt50、Fe30Ni20Pt50、Fe50Pt30Rh20、Co30Ni20Pt50、Mn50Al50等の規則合金が挙げられる。これらの規則合金の組成比は一例であり、上記組成比に限定されるものではない。なお、これらの規則合金に、銅Cu、亜鉛Zn、銀Ag、ニッケルNi、コバルトCo、鉄Fe、マンガンMn、クロムCr、バナジウムV、チタンTi、オスミウムOs、イリジウムIr、ボロンB等の不純物元素単体或いはそれらの合金、又は絶縁物を加えて磁気異方性エネルギー密度、飽和磁化を低く調整することができる。また、組成比を調整することによって、L10構造の規則合金とL12構造の規則合金との混合層を用いても良い。2不規則合金コバルトCoを主成分とし、クロムCr、タンタルTa、ニオブNb、バナジウムV、タングステンW、ハフニウムHf、チタンTi、ジルコニウムZr、白金Pt、パラジウムPd、鉄Fe、及びニッケルNiのうち1つ以上の元素を含む不規則合金を用いることができる。不規則合金として、例えば、CoCr合金、CoPt合金、CoCrTa合金、CoCrPt合金、CoCrPtTa合金、CoCrNb合金等が挙げられる。これらの合金は、非磁性元素の割合を増加させて磁気異方性エネルギー密度、及び飽和磁化を調整することができる。3人工格子鉄Fe、コバルトCo、及びニッケルNiのうちの少なくとも1つの元素を含む合金と、クロムCr、白金Pt、パラジウムPd、イリジウムIr、ロジウムRh、ルテニウムRu、オスミウムOs、レニウムRe、金Au、及び銅Cuのうちの少なくとも1つの元素を含む合金とが交互に積層された積層膜からなる人工格子が用いられる。例えば、Co/Pt人工格子、Co/Pd人工格子、CoCr/Pt人工格子、Co/Ru人工格子、Co/Os人工格子、Co/Au、Ni/Cu人工格子等が挙げられる。これらの人工格子は、磁性層への元素の添加、磁性層と非磁性層との膜厚比を調整することで、磁気異方性エネルギー密度、及び飽和磁化を調整することができる。4重希土類金属重希土類金属と遷移金属との合金からなる磁性体を用いることができる。例えば、テルビウムTb、ジスプロシウムDy、或いはガドリニウムGdと、遷移金属のうちの少なくとも1つの元素とを含むアモルファス合金を用いることができる。或いはサマリウムSm、ネオジウムNd、ディスプロシウムDyと、遷移金属のうちの少なくとも1つの元素を含む合金を用いることができる。例えば、TbFe、TbCo、TbFeCo、DyTbFeCo、GdTbCo、SmCo、NdCo、DyCo等が挙げられる。これらの合金は、組成比を調整することで磁気異方性エネルギー密度、及び飽和磁化を調整することができる。記憶層2と参照層3には、これらの層が非磁性層4と接する界面において高分極率を有するCoFeB或いはCoFe、Feを挟んだ積層膜を用いることにより、高いMR比を有する磁気抵抗素子を形成してもよい。また、上部シフト層6と下部シフト層8を同じ材料で形成すれば、磁気抵抗素子が製造し易いものとなる。また、非磁性層5、7の材料としては、Mo、Nb、Ta、W、Ir、Rh、Os、Re、Ruのうちの少なくとも1つの元素を含む金属を用いることができる。[第2実施形態]次に、第2実施形態の磁気ランダムアクセスメモリMRAMについて図4および図5を参照して説明する。第2実施形態のMRAMは、第1実施形態の磁気抵抗素子を記憶素子として用いた構成となっている。以下の実施形態では、磁気抵抗素子として、第1実施形態の磁気抵抗素子1を用いた場合を述べる。図4は、第2実施形態のMRAMの構成を示す回路図である。第2実施形態のMRAMは、マトリクス状に配列された複数のメモリセルMCを有するメモリセルアレイ40を備えている。メモリセルアレイ40には、複数のビット線対BL,/BLがそれぞれ列カラム方向に延在するように、配設されている。また、メモリセルアレイ40には、複数のワード線WLがそれぞれ行ロウ方向に延在するように、配設されている。ビット線BLとワード線WLとの交差部分には、メモリセルMCが配置されている。各メモリセルMCは、磁気抵抗素子1、及び選択トランジスタ例えば、nチャネルMOSトランジスタ41を備えている。磁気抵抗素子1の一端は、ビット線BLに接続されている。磁気抵抗素子1の他端は、選択トランジスタ41のドレイン端子に接続されている。選択トランジスタ41のソース端子は、ビット線/BLに接続されている。さらに、選択トランジスタ41のゲート端子は、ワード線WLに接続されている。ワード線WLには、ロウデコーダ42が接続されている。ビット線対BL,/BLには、書き込み回路44及び読み出し回路45が接続されている。書き込み回路44及び読み出し回路45には、カラムデコーダ43が接続されている。そして、各メモリセルMCは、ロウデコーダ42及びカラムデコーダ43により選択される。メモリセルMCへのデータの書き込みは、以下のように行われる。まず、データ書き込みを行うメモリセルMCを選択するために、このメモリセルMCに接続されるワード線WLが活性化される。これにより、選択トランジスタ41がターンオンする。ここで、磁気抵抗素子1には、書き込みデータに応じて、双方向の書き込み電流Iwが供給される。具体的には、磁気抵抗素子1に左から右へ書き込み電流Iwを供給する場合、書き込み回路44は、ビット線BLに正の電圧を印加し、ビット線/BLに接地電圧を印加する。また、磁気抵抗素子1に右から左へ書き込み電流Iwを供給する場合、書き込み回路44は、ビット線/BLに正の電圧を印加し、ビット線BLに接地電圧を印加する。このようにして、メモリセルMCにデータ0、或いはデータ1を書き込むことができる。次に、メモリセルMCからのデータ読み出しは、以下のように行われる。まず、選択されるメモリセルMCの選択トランジスタ41がターンオンする。読み出し回路45は、磁気抵抗素子1に、例えば右から左へ流れる読み出し電流Irを供給する、すなわちビット線/BLからビット線BLへ読み出し電流Irを供給する。読み出し回路45は、この読み出し電流Irに基づいて磁気抵抗素子1の抵抗値を検出する。さらに、読み出し回路45は、検出した抵抗値から磁気抵抗素子1に記憶されたデータを読み出す。次に、実施形態のMRAMの構造について図5を参照して説明する。図5は、1個のメモリセルMCの構造を示す断面図である。図示するように、メモリセルMCは、磁気抵抗素子MTJ1と選択トランジスタ41を有している。p型半導体基板51の表面領域には、素子分離絶縁層46が設けられている。この素子分離絶縁層46が設けられていない半導体基板51の表面領域は、素子が形成される素子領域activeareaとなる。素子分離絶縁層46は、例えばSTIShallowTrenchIsolationにより構成される。STIとしては、例えば酸化シリコンが用いられる。半導体基板51の素子領域には、互いに離隔したソース領域S及びドレイン領域Dが形成されている。このソース領域S及びドレイン領域Dは、それぞれ半導体基板51内に高濃度の不純物、例えばn型不純物を導入して形成されたn型拡散領域から構成される。ソース領域Sとドレイン領域D間の半導体基板51上には、ゲート絶縁膜41Aが形成されている。ゲート絶縁膜41A上には、ゲート電極41Bが形成されている。このゲート電極41Bは、ワード線WLとして機能する。このように、半導体基板51には、選択トランジスタ41が設けられている。ソース領域S上には、コンタクト52を介して配線層53が形成されている。配線層53は、ビット線/BLとして機能する。ドレイン領域D上には、コンタクト54を介して引き出し線55が形成されている。引き出し線55上には、下部電極10及び上部電極9に挟まれた磁気抵抗素子1が設けられている。上部電極9上には、配線層56が形成されている。配線層56は、ビット線BLとして機能する。また、半導体基板51と配線層56との間は、例えば酸化シリコンからなる層間絶縁層57で満たされている。以上、詳述したように、第2実施形態によれば、磁気抵抗素子1を用いてMRAMを構成することができる。尚、磁気抵抗素子1は、スピン注入型の磁気メモリの他、磁壁移動型の磁気メモリとして使用することも可能である。第2実施形態で示したMRAMは、様々な装置に適用することが可能である。以下に、MRAMのいくつかの適用例について説明する。[1]適用例1図6は、デジタル加入者線DSL用モデムのDSLデータパス部を抽出して示している。このモデムは、プログラマブルデジタルシグナルプロセッサDSP:DigitalSignalProcessor100、アナログ-デジタルA/Dコンバータ110、デジタル-アナログD/Aコンバータ120、送信ドライバ130、及び受信機増幅器140等を備えている。図6では、バンドパスフィルタを省略しており、その代わりに回線コードプログラムDSPで実行される、コード化される加入者回線情報、伝送条件等回線コード:QAM、CAP、RSK、FM、AM、PAM、DWMT等に応じてモデムを選択、動作させるためのプログラムを保持するための種々のタイプのオプションのメモリとして、第2実施形態のMRAM170と、EEPROMelectricallyerasableandprogrammableROM180とを示している。なお、本適用例では、回線コードプログラムを保持するためのメモリとしてMRAM170とEEPROM180との2種類のメモリを用いているが、EEPROM180をMRAMに置き換えてもよい。即ち、2種類のメモリを用いず、MRAMのみを用いるように構成してもよい。[2]適用例2図7は、別の適用例であり、携帯電話端末300を示している。通信機能を実現する通信部200は、送受信アンテナ201、アンテナ共用器202、受信部203、ベースバンド処理部204、音声コーデックとして用いられるDSPデジタル信号処理回路205、スピーカ受話器206、マイクロホン送話器207、送信部208、及び周波数シンセサイザ209等を備えている。また、この携帯電話端末300には、当該携帯電話端末300の各部を制御する制御部220が設けられている。制御部220は、CPU221、ROM222、第2実施形態のMRAM223、及びフラッシュメモリ224がバス225を介して接続されて形成されるマイクロコンピュータである。上記ROM222には、CPU221において実行されるプログラムや表示用のフォント等の必要となるデータが予め記憶されている。MRAM223は、主に作業領域として用いられるものであり、CPU221がプログラムの実行中において計算途中のデータ等を必要に応じて記憶したり、制御部220と各部との間でやり取りするデータを一時的に記憶したりする場合等に用いられる。また、フラッシュメモリ224は、携帯電話端末300の電源がオフされても、例えば、直前の設定条件等を記憶しておき、次の電源オン時に同じ設定にするような使用方法をする場合に、それらの設定パラメータを記憶しておくものである。これによって、携帯電話端末300の電源がオフにされても、記憶されている設定パラメータを消失してしまうことがない。また、この携帯電話端末300には、音声データ再生処理部211、外部出力端子212、LCDコントローラ213、表示用のLCD液晶ディスプレイ214、及び呼び出し音を発生するリンガ215等が設けられている。音声データ再生処理部211は、携帯電話端末300に入力される音声データ或いは、後述する外部メモリ240に記憶されるオーディオ情報音声データを再生する。再生される音声データオーディオ情報は、外部出力端子212を介してヘッドフォンや携帯型スピーカ等に伝えることにより、外部に取り出すことが可能である。このように、音声データ再生処理部211を設けることにより、オーディオ情報の再生が可能となる。LCDコントローラ213は、例えばCPU221からの表示情報を、バス225を介して受け取り、LCD214を制御するためのLCD制御情報に変換し、LCD214を駆動して表示させる。さらに、携帯電話端末300には、インターフェース回路I/F231,233,235、外部メモリ240、外部メモリスロット232、キー操作部234、及び外部入出力端子236等が設けられている。上記外部メモリスロット232にはメモリカード等の外部メモリ240が挿入される。この外部メモリスロット232は、インターフェース回路I/F231を介してバス225に接続される。このように、携帯電話端末300にスロット232を設けることにより、携帯電話端末300の内部の情報を外部メモリ240に書き込んだり、或いは外部メモリ240に記憶された情報例えば、オーディオ情報を携帯電話端末300に入力したりすることが可能となる。キー操作部234は、インターフェース回路I/F233を介してバス225に接続される。キー操作部234から入力されるキー入力情報は、例えば、CPU221に伝えられる。外部入出力端子236は、インターフェース回路I/F235を介してバス225に接続される。この外部入出力端子236は、携帯電話端末300に外部から種々の情報を入力したり、或いは携帯電話端末300から外部へ情報を出力したりする際の端子として機能する。なお、本適用例では、ROM222、MRAM223、及びフラッシュメモリ224を用いているが、フラッシュメモリ224をMRAMに置き換えてもよいし、さらにROM222もMRAMに置き換えることが可能である。[3]適用例3図8乃至図12は、MRAMをスマートメディア等のメディアコンテンツを収納するカードMRAMカードに適用した例をそれぞれ示している。図8に示すように、MRAMカード本体400には、MRAMチップ401が内蔵されている。このカード本体400には、MRAMチップ401に対応する位置に開口部402が形成され、MRAMチップ401が露出されている。この開口部402にはシャッター403が設けられており、当該MRAMカードの携帯時にMRAMチップ401がシャッター403で保護されるようになっている。このシャッター403は、外部磁場を遮蔽する効果のある材料、例えばセラミックからなっている。データを転写する場合には、シャッター403を開放してMRAMチップ401を露出させて行う。外部端子404は、MRAMカードに記憶されたコンテンツデータを外部に取り出すためのものである。図9及び図10は、MRAMカードにデータを転写するための、カード挿入型の転写装置を示している。データ転写装置500は、収納部500aを有している。この収納部500aには、第1MRAMカード550が収納されている。収納部500aには、第1MRAMカード550に電気的に接続される外部端子530が設けられており、この外部端子530を用いて第1MRAMカード550のデータが書き換えられる。エンドユーザの使用する第2MRAMカード450を、矢印で示すように転写装置500の挿入部510より挿入し、ストッパ520で止まるまで押し込む。このストッパ520は、第1MRAMカード550と第2MRAMカード450を位置合わせするための部材としても働く。第2MRAMカード450が所定位置に配置されると、第1MRAMデータ書き換え制御部から外部端子530に制御信号が供給され、第1MRAMカード550に記憶されるデータが第2MRAMカード450に転写される。図11は、MRAMカードにデータを転写するための、はめ込み型の転写装置を示す断面図である。この転写装置600は、矢印で示すように、ストッパ520を目標に、第1MRAMカード550上に第2MRAMカード450をはめ込むように載置するタイプである。転写方法についてはカード挿入型と同一であるので、説明を省略する。図12は、MRAMカードにデータを転写するための、スライド型の転写装置を示す断面図である。この転写装置700は、CD-ROMドライブやDVDドライブと同様に、転写装置700に受け皿スライド560が設けられており、この受け皿スライド560が矢印で示すように移動する。受け皿スライド560が破線の位置に移動したときに第2MRAMカード450を受け皿スライド560に載置し、続いて受け皿スライド560が移動して第2MRAMカード450を転写装置700の内部へ搬送する。ストッパ520に第2MRAMカード450の先端部が当接するように搬送される点、及び転写方法についてはカード挿入型と同一であるので、説明を省略する。第2実施形態で説明したMRAMは、高速ランダム書き込み可能なファイルメモリ、高速ダウンロード可能な携帯端末、高速ダウンロード可能な携帯プレーヤー、放送機器用半導体メモリ、ドライブレコーダ、ホームビデオ、通信用大容量バッファメモリ、及び防犯カメラ用半導体メモリなどに対して用いることができ、産業上のメリットは多大である。以上説明したように実施形態によれば、記憶層にかかる漏れ磁場をキャンセルするために用いる磁性層シフト調整層の膜厚を薄くすることができる磁気抵抗素子及びそれを用いた磁気メモリを提供できる。さらには、記憶層の磁化方向を反転させる反転電流値及びそのばらつきを低減可能なスピン注入書き込み方式の磁気抵抗素子及びそれを用いた磁気メモリを提供することが可能である。本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。"