a基板と、b該基板の主面上に形成された窒化物半導体層であって、該主面に対して平行な方向に電子が走行するチャネル領域を有する窒化物半導体層と、c該窒化物半導体層において多くの二次元活性領域を生じるように、互いに離間されて交互に配置されている、複数の第一のアイランド電極および複数の第二のアイランド電極と、d第一および第二のアイランド電極ならびに任意の共通の電極接続エリアを露出させる複数の開口部を有する、該窒化物半導体層上に形成された絶縁フィルムと、eそれぞれ第一および第二のアイランド電極を露出させる該複数の開口部上に形成された複数のボール接続部またはバンプ接続部とを備える、窒化物半導体デバイス。第一もしくは第二のアイランド電極または共通の電極接続エリアのいずれかがボール接続部またはバンプ接続部を用いて接続されていない場合に、複数の基板貫通ビア接続部が形成されている、請求項1記載の窒化物半導体デバイス。大きな単一の電極共通パッドを、複数の基板貫通ビアの底部に形成することができるか、さもなければ、第一もしくは第二のアイランド電極または共通の電極の上部に接続することができ、それにより、基板の主面の反対側に単一の電極が提供される、請求項2記載の窒化物半導体デバイス。第一のアイランド電極および第二のアイランド電極が、四角形形状を有する、請求項1記載の窒化物半導体デバイス。第一のアイランド電極および第二のアイランド電極が、三角形形状を有する、請求項1記載の窒化物半導体デバイス。アイランドが、活性面積利用率を最適化するための様々な異なる多角形形状の組み合わせである、請求項1記載の窒化物半導体デバイス。a単一または複数の金属層が、複数の第一のアイランド電極と、共通の第一の電極金バンプ接続部との電気接続を可能にし、かつb単一または複数の金属層が、複数の第二のアイランド電極と、共通の第二の電極金バンプ接続部との電気接続を可能にする、請求項1記載の窒化物半導体デバイス。2つの金属層を使用することにより、第一および第二の電極ならびにそれらの接続部の間における応力の高電圧分離を提供することができる、請求項7記載の窒化物半導体デバイス。金属層が、リフトオフによって除去される、請求項7記載の窒化物半導体デバイス。ウェハの背面または底部へと接続するように、第一の電極の上部または第二の電極の上部または共通接続部のうちの1つの上部のいずれかからの導電性のビア接続部が基板に作製された、請求項1記載の窒化物半導体デバイス。金属の相互接続および接触系の代わりに、ケイ化物/ポリシリコンの相互接続および接触系を用いた、請求項1記載の窒化物半導体デバイス。陽極電極が、仕事関数の異なる2つの金属層から作製されている、請求項1記載の窒化物半導体デバイス。複数の第一のアイランド電極が、その側部のそれぞれから突出している複数の城郭状の半島状部を有し、該半島状部が、複数の第二のアイランド電極の側部のそれぞれから突出している複数の城郭状の半島状部に組み合わされているinterlaced、請求項1記載の窒化物半導体デバイス。a基板と、b該基板の主面上に形成された窒化物半導体層であって、該主面に対して平行な方向に電子が走行するチャネル領域を有する窒化物半導体層と、c該窒化物半導体層において二次元活性領域を生じるように、互いに離間されて交互に配置されている、複数の第一のアイランド電極および複数の第二のアイランド電極と、d該窒化物半導体層上の各第一のアイランド電極および各第二のアイランド電極の間の領域に形成され、かつマルチアイランド電界効果トランジスタのゲート電極として機能する複数の第三のストライプ電極であって、該アイランド電極のそれぞれが、電界効果トランジスタのドレイン電極またはソース電極のいずれかである、複数の第三のストライプ電極と、e第一の電極、第二の電極、第三の電極を露出させる複数の開口部、ならびに第一の電極および第二の電極および第三の電極を電気的に接続することによって形成されている任意の共通の電極接続エリアを露出させる複数の開口部を有する、該窒化物半導体層上に形成された絶縁フィルムと、f第一の電極および第二の電極および第三の電極のそれぞれ、ならびに任意の共通の電極接続エリアを露出させる複数の開口部上に形成されている、複数のボール接続部またはバンプ接続部とを備える、窒化物半導体デバイス。エンハンスメントデバイスを作製するために、p型AlGaN材料の層がゲート電極の下に被着されている、請求項14記載の窒化物半導体デバイス。エンハンスメントデバイスを作製するために、p型GaN材料の層がゲート電極の下に被着されている、請求項14記載の窒化物半導体デバイス。a複数の第一のアイランド電極が、その側部のそれぞれから突出している複数の城郭状の半島状部を有し、該半島状部が、複数の第二のアイランド電極の側部のそれぞれから突出している複数の城郭状の半島状部に嵌合しており、b複数の第三のストライプ電極が、前記窒化物半導体層上の各第一のアイランド電極の城郭状半島状部と各第二のアイランド電極の城郭状半島状部との間の領域に形成され、マルチアイランド電界効果トランジスタのゲート電極として機能し、該アイランド電極のそれぞれが電界効果トランジスタのドレイン電極またはソース電極のいずれかである、請求項14記載の窒化物半導体デバイス。a基板と、b該基板の主面上に形成された窒化物半導体層であって、該主面に対して平行な方向に電子が走行するチャネル領域を有する窒化物半導体層と、c該窒化物半導体層において二次元活性領域を生じるように、互いに離間されて交互に配置されている、複数の第一のアイランド電極および複数の第二のアイランド電極と、d該窒化物半導体層上の各第一のアイランド電極および各第二のアイランド電極の間の領域に形成され、かつマルチアイランド電界効果トランジスタのゲート電極として機能する複数の第三のストライプ電極であって、該アイランド電極のそれぞれが、電界効果トランジスタのドレイン電極またはソース電極のいずれかである、複数の第三のストライプ電極と、e第一の電極、第二の電極、第三の電極を露出させる複数の開口部、または第一の電極もしくは第二の電極もしくは第三の電極を電気的に接続することによって形成されている任意の共通の電極接続エリアを露出させる複数の開口部を有する、該窒化物半導体層上に形成された絶縁フィルムと、f第一の電極もしくは第二の電極もしくは第三の電極のそれぞれ、または任意の共通の電極接続エリアを露出させる複数の開口部上に形成されている、複数のボール接続部またはバンプ接続部とを備える、窒化物半導体デバイス。詳細な説明本開示内において、電極、アイランド、およびアイランド電極なる言葉の使用は、ソース、ドレイン、陽極、または陰極について言及する場合、互換性を持って使用され、同じ意味および関心対象を表し得る。ここで、ある特定の例示的態様について説明することにより、本明細書において開示されるデバイスおよび方法の構造、機能、製造、および使用の原則についての全体的な理解を提供する。これらの態様の1つ以上の例を添付の図面に示す。当業者であれば、本明細書において具体的に説明され、添付の図面に示されたデバイスおよび方法は、非限定的な例示的態様であることを理解するであろう。例示的一態様に関連して示された、または説明された特徴は、他の態様の特徴と組み合わせることができる。そのような変更例または変形例は、本開示の範囲内に含まれることが意図される。本明細書内において値の範囲について言及された場合、特にそうでないことが明記されない限り、その中の部分範囲も含まれることが意図される。ある特徴がいずれかの変形例に起因する場合、そうでないことが特に明記されない限り、そのような特徴は、そのような特徴が適切であるような、または適合性を有するような他のすべての変形例に適用されることが意図される。図1は、例示的態様の窒化物半導体デバイスの平面構造を示している。図2は、図1の線II-IIに沿った断面構造の一部を示している。図2に示されているように、当該窒化物半導体デバイスは、間にバッファ層12を介在させて非導電性構造体11上に形成された窒化物半導体層13を有する。窒化物半導体層13は、厚さ1μmのアンドープ窒化ガリウムGaN層14と、厚さ25nmのアンドープ窒化アルミニウムガリウムAlGaN層15とから形成されている。アンドープGaN層14およびアンドープAlGaN層15は、バッファ層12の上にこの順序で連続して形成されている。アンドープGaN層14におけるアンドープAlGaN層15との界面領域では、二次元電子ガス2DEGが発生し、チャネル領域が形成される。図1および2は、窒化物半導体層13上において互いに間隔をおいて形成されたソース電極アイランド17およびドレイン電極アイランド18を示している。接触抵抗を減じるために、ソース電極17およびドレイン電極18の領域においてアンドープAlGaN層15とアンドープGaN層の一部とが除去され、それにより、ソース電極17およびドレイン電極18は、アンドープAlGaN層15とアンドープGaN層14との間の界面より深いレベルに達する。ソース電極17およびドレイン電極18は、チタンTiおよびアルミニウムAlから形成される。図2を参照すると、ソース電極17およびドレイン電極18の間において、厚さ200nmのp型AlGaN層20がストライプ形状で形成されている。p型AlGaN層20上には、ゲート電極19が形成されている。ゲート電極19は、パラジウムPdから形成される。窒化物半導体層13のチャネル領域における、互いに隣接して形成されたソース電極17およびドレイン電極18と、その間に設けられたゲート電極とを含む領域は、活性界面エリア30と呼ばれる。図1および2に示された窒化物半導体は、マルチアイランド型電界効果トランジスタFETである。より具体的には、それぞれの四角形ソース電極アイランド17および四角形ドレイン電極アイランド18が、複数の活性界面エリア30を有する。ゲート電極19および活性界面エリア30の上面に第一絶縁層22が被着され、ゲートの上方において一段高いソースフィールドプレート24が提供される。フィールドプレート24は、次に行われる金相互接続メタライゼーションプロセスにおいて形成される。加えて、第一絶縁層22は、ソース電極の金相互接続部とゲート電極19との間にも電気的絶縁性をもたらす。図3に示されているように、複数のソースアイランド電極17が、1~50個のアイランドのクラスタにおいて互いに電気的に接続されており、ソース金バンプ34によって形成された共通の電気的相互接続ポイントを有するソースクラスタ31を形成する。図3に示されているように、複数のドレインアイランド電極18が、1~50個のアイランドによるクラスタにおいて互いに電気的に接続されており、ドレイン金バンプ35によって形成された共通の電気的相互接続ポイントを有するドレインクラスタ32を形成する。図4に示されているように、複数のゲート電極19が、1~50個によるクラスタにおいて互いに電気的に接続され、その結果、ゲートクラスタ33を形成しており、さらに、これらのゲートクラスタ33は、ゲート金バンプ36で終端する金でメタライズされたトラック37によってデバイス全体にわたって電気的に接続されている。金でメタライズされたゲートトラック38は、同様の電圧電位にあるソース金属トラックの垂直上方を通るように配置され、したがって、ゲートトラックとドレイントラックの間の潜在的な破壊電圧の問題を減じる。複数のソースクラスタ31、ドレインクラスタ32、およびゲートクラスタ33は、ゲート電極19を介在させて、それぞれのドレイン電極18およびソース電極17が交互に逆転するように配置される。アイランド電極間の電気接続部は、1つまたは複数の金メタライゼーション層を用いて、各層に対してリフトオフレジストマスクを使用して、ビアと厚さ1μmで幅3~4μmの金でメタライズされたトラックとによって作製される。複数のメタライゼーション層を使用することにより、デバイス製作の歩留まりが向上し、製作プロセス中の金属リフトオフの問題が軽減される。ソース金バンプ34、ドレイン金バンプ35、およびゲート金バンプ36による電気的相互接続ポイントは、ドレイン電極、ソース電極、およびゲート電極に対して、デバイス全体に分配された集電ポイントを提供し、その結果、他のパワー電子半導体デバイスに見られる電圧降下の変動およびエレクトロマイグレーションの問題を実質的に排除し、かつ金の標準的な厚さおよび従来のトラック幅の使用を可能にするものであり、したがって、ダイ面積を消費する複数の典型的な幅広い集電トラックとボンディングパッドの必要性をなくし、その一方で、単一のデバイス表面上にすべての相互接続ポイントを提供する。第二絶縁層23は、ソースおよびドレインの金メタライゼーショントラック37が作製された後に被着され、ソース金トラックとゲート金トラックの間に絶縁性を提供する。図4aに示されているように、ゲート電極集中ポイント39からゲート金メタライゼーショントラック38への電気接続を可能にするために、ビアがエッチングされる。第三絶縁層25は、酸化からダイを保護するために、ゲート金メタライゼーショントラックが作製された後に被着される。ソース、ドレイン、およびゲートのすべての金バンプにおいてエッチングによりビアを作ることにより、金でメタライズされたトラックから、ソース、ドレイン、およびゲートの複数の金バンプ34、35、36への電気接続が可能となる。図5は、図1の線V-Vに沿った断面構造の一部を示している。図5には、金バンプ34、35の例が示されている。金バンプの現状技術水準は容易に利用可能であるが、バンプ中心間に間隔制限があり、このことにより、デバイス上において金バンプを互いにどこまで近くに位置できるかが制限される。本開示は、この金バンプの間隔制限無しに、各アイランド上における金バンプを可能にするものであり、したがって、金でメタライズされたトラック37によって提供されるアイランド間の電気接続の必要性が排除され、その結果、面積あたりのゲート幅が最大化される。しかしながら、利用可能な金バンプ技術に基づくと、実現可能なデバイスは、典型的には、金バンプあたり24~48個のアイランド電極のクラスタを有し得る。さらに大きな金バンプ間隔が必要な場合には、より大きなクラスタを形成することもできる。このマルチアイランド構造は、窒化物半導体デバイスにおいて非常に幅広いゲート幅Wgを可能にし、それにより、高電流操作が可能な高パワーデバイスを実現することができる。第一、第二、および第三絶縁層22、23、および25は、典型的には、窒化シリコンSiNから形成され、1μmの厚さを有する。上記の例は、相互接続に金属を使用することに限定されるものではなく、コスト、電流ホギング、集中応力、およびエレクトロマイグレーション因子の低減を考慮に入れて、金属による相互接続および接触系の代わりにケイ化物/ポリシリコンなどの材料を使用してもよい。シリコンカーボンSiC基板は、最小の格子不整合度でバッファ層12に整合する配向を用いることにより、基板11として使用することができる。しかしながら、基板としては、SiCのみに限定されるわけではなく、基板が電気的に絶縁性であり、かつ窒化物半導体層がその基板上に成長可能である限り、任意の基板を使用することができる。上記の例は、エンハンスメントモードFETを説明しており、この態様の変形例は、製作プロセスにおいてp型AlGaN層20を含ませないことによってデプレッションモードFETに適用することができる。外部相互接続ビア金バンプのみに限定されるわけではない。FETにおけるソースまたはドレインの電気接続のいずれかのために、あるいはダイオードのための陰極または陽極の電気接続のために、金バンプの代わりに基板貫通ビアを使用することもできる。電導性基板11は、基板貫通ビアを使用するデバイスに使用することができる。以下の例示的な寸法は、範囲を限定するために含まれているのではなく、さらなる説明を提供するためのものである。第一および第二のアイランド電極は、主に、隣接する電極間の水平方向間隔が8μmである、一辺18μmの四角形の形状であり得る。ソース電極およびドレイン電極の両方について金バンプ接続部あたり24個のアイランド電極のクラスタを、50個の活性セグメントのゲートクラスタと共に使用することができる。以下において、別の例示的態様について添付の図面を参照しながら説明する。図6は、別の例示的態様による窒化物半導体デバイスの平面構造を示している。図7は、図6の線VII-VIIに沿った断面構造の一部を示している。図6および7に示されているように、第二態様の窒化物半導体デバイスは、電気的に絶縁性のシリコンSiC基板61上に形成された窒化物半導体層63と、その間に介挿されたバッファ層62とを有する。窒化物半導体層63は、厚さ1μmのアンドープ窒化ガリウムGaN層64と厚さ25nmのアンドープ窒化アルミニウムガリウムAlGaN層65とから形成されている。アンドープGaN層64およびアンドープAlGaN層65は、バッファ層62の上に、この順序で連続して形成されている。アンドープGaN層64におけるアンドープAlGaN層65との界面領域において、二次元電子ガス2DEGが発生する。陰極電極アイランド67および陽極電極アイランド68は、窒化物半導体層63上に、互いに間隔をおいて形成される。陰極電極アイランド67は、チタンTiおよびアルミニウムAlから形成され得、アンドープAlGaN層65とアンドープGaN層64との間の界面より深いレベルに達している。陽極電極アイランド68は、パラジウムPdから形成され、アンドープAlGaN層65の上面に接している。本態様において、窒化物半導体層63において陰極電極アイランド67および陽極電極アイランド68が互いに隣接して形成される領域は、活性界面エリア30と呼ばれる。この態様の窒化物半導体デバイスは、マルチアイランド型ダイオードである。より具体的には、それぞれの四角形陰極電極アイランド67および四角形陽極電極アイランド68は、複数の活性界面エリア30を有する。活性界面エリア30の上面に第一絶縁層72が被着され、一段高い陽極フィールドプレート74が提供される。フィールドプレート74は、次に行われる金相互接続メタライゼーションプロセスにおいて形成される。複数の陰極電極アイランド67は、1~50個のアイランドによるクラスタにおいて、金でメタライズされたトラック87によって互いに電気的に接続されており、陰極金バンプ84で形成された共通の電気的相互接続ポイントを有する陰極クラスタ81を形成する。複数の陽極電極アイランド68は、1~50個のアイランドによるクラスタにおいて、金でメタライズされたトラック87によって互いに電気的に接続されており、陽極金バンプ85で形成された共通の電気的相互接続ポイントを有する陽極クラスタ82を形成する。複数の陰極クラスタ81および陽極クラスタ82は、陰極電極67および陽極電極68のそれぞれが交互に逆転するように配置されており、それによって、最大数の活性界面エリア30を作り出している。この実施例において使用されるアイランド電極間の電気接続、金バンプ技術、基板貫通ビア、および基板は、第一の実施例において使用されているものと同じであり、そこで説明したのと同じ拡張もここに適用される。この構造は、陰極電極および陽極電極の間にこの実施例の窒化物半導体デバイスが非常に大きな集合的活性界面を有することを可能にし、それにより、高電流動作が可能な高パワーデバイスが実現可能である。第二絶縁層73は、陰極金バンプ84および陽極バンプ85が配置されるエリアを除いて、デバイス上に形成される。第二絶縁層73は、デバイスの表面を安定化させるために提供され、窒化シリコンSiNから形成され、1μmの厚さを有する。第一実施例および第二実施例において説明された四角形アイランド電極構造に対する代替例として、窒化物半導体ダイオードの一部が図示されている図8の平面図に示されているように、三角形電極アイランド形状67、68を使用してもよい。ソース電極アイランドとドレイン電極アイランドとの間にゲート電極を有する類似の構造も、本開示の範囲内である。以下において、さらに別の例示的態様について、添付の図面を参照しながら説明する。この態様を形成するために使用されるプロセス工程は、最初の2つの実施例において採用された工程に類似する。図9は、第三態様による窒化物半導体デバイスの平面構造の一部の平面図を示しており、ここで、複数の簡単な四角形アイランド電極の形状は城郭状鋸歯状である。第一の電極アイランドから突出している城郭状の半島状部91は、第二の電極アイランドから突出している城郭状の半島状部92と交互に配置されており、それにより、各タイプの電極間の活性界面エリア30が増加する。窒化物トランジスタのゲート電極を形成するために、第一の電極と第二の電極の間のこれらの活性界面エリア内において、ストライプ形状の第三の電極93が被着されている。電極アイランドの城郭状の半島状部の間にゲート電極が無い類似のダイオードも、本開示の範囲内である。あるいは、図9において四角形の形状で示されている城郭状の半島状部91および92は、任意の高電流用途に関係するエレクトロマイグレーションの問題を改善するために、テーパー状の台形形状にすることもできる。当該城郭状の半島状部は、金または他の金属をそれらの中心に配置することにより、それらの電流処理能力を増加させることができる。図9に示された構造を使用して作製されたトランジスタは、より小さい電極間隔を使用することにより、実用的な低電圧半導体を実現するための単純なアイランド構造に比べて、2~3倍低いオン抵抗を提供することができる。図9に示されている構造は、前に説明した、金バンプを使用したフリップチップ電極電気接続に非常に適している。規則的な間隔での、ゲート電極への、金または他の導電性金属による複数の電気接続部94は、これらの窒化物トランジスタのスイッチング速度およびスイッチング遅延時間を実質的に改善する。第三態様において説明した四角形アイランド電極構造の代替例の、城郭状の半島状部を有する三角形電極アイランド形状は、ゲート電極を用いてまたは用いずに、トランジスタまたはダイオードのいずれかを作製するために使用することができる。第三態様において説明した城郭状の半島状部に対する追加の変更例として、図10に示されているように、隣接するアイランド電極から、城郭状の半島状部を、これらのエリア95内へと延在させることによって、複数のさらなる活性界面エリア30を作り出すことができる。これにより、さらに25までゲート長および電流処理能力が増加する。典型的には、当該増加はより少なくてもよく、挟設されたさらなる半島状部91、92からの電流を処理するためのより広い半島状部96を作り出すことが可能となる。結果として得られる半導体デバイスは、ゲート電極を用いてまたは用いずに形成することにより、トランジスタまたはダイオードのいずれかを作製することができる。ダイオード用途において、またはトランジスタのゲート速度が重要でない場合には、他の非活性エリア97がゲート接続に必要がなければ、それらも追加の半島状部のために使用することができるので、電流処理能力はおよそ50まで増加し得る。上記において説明したように、全体面積が小さい一方で、当該全体面積の範囲内に全ての電極接続部と実際のデバイスを取り付ける全ての手段とを提供し、同時に有用な活性面積も最大化する、一連のデバイスの実施形態を本明細書において開示している。この方法で作製されたダイオードおよびトランジスタは、製造コスト低減に有用であると同時に、パワーシステムのサイズを縮小する。本開示は、本明細書において説明した特定の態様に限定されるものではなく、当業者には明らかとなるであろう統合、様々な変更、再編、および置き換えが可能であることは理解されるであろう。結論添付の特許請求の範囲およびそこで使用される表現は、説明された変形例の観点から理解されるべきである。それらは、そのような変形例に制限されるものではなく、本明細書によって提供された開示において黙示的に含まれている全ての範囲を網羅するものとして解釈されるべきである。