"コレステリック液晶材料を含むアクティブマトリクス型液晶表示素子と、前記液晶表示素子の画素に表示データに応じた電圧を印加する書込みを行う駆動制御回路と、前記液晶表示素子の温度を検出する温度センサと、を備え、前記駆動制御回路は、表示データに対応する書込みを少なくとも1回行ない、同一の表示データの書込み回数を、検出した前記液晶表示素子の温度に応じて変化させる、ことを特徴とする液晶表示装置。前記駆動制御回路は、検出した前記液晶表示素子の温度が所定温度以上の範囲で、温度が高いほど同一の表示データの書込み回数を増加させることを特徴とする請求項1記載の液晶表示装置。前記液晶表示素子は、積層された複数枚のコレステリック液晶パネルを備え、同一の表示データの書込み回数は、前記複数枚のコレステリック液晶パネルごとに個別に変化される、ことを特徴とする請求項1または2記載の液晶表示装置。前記液晶表示素子は、コモン電極、マトリクス状に配置された画素電極、前記コモン電極と前記画素電極の間のコレステリック液晶材料が配置された液晶層、および前記画素電極に対する電圧の印加を制御するスイッチング素子を備え、前記駆動制御回路は、前記コモン電極と前記画素電極との間に印加する電圧を出力するドライバを備え、前記コレステリック液晶材料に対して、リセット電圧、安定化電圧、データ電圧、及び維持電圧を順次印加し、且つ、前記維持電圧を印加している間、複数のラインの前記画素電極に対応する前記スイッチング素子をオン状態に維持する、ことを特徴とする請求項1から3のいずれか1項記載の液晶表示装置。コレステリック液晶材料を含むアクティブマトリクス型液晶表示素子の駆動方法であって、前記液晶表示素子の温度を検出し、前記液晶表示素子の画素に表示データに応じた電圧を印加する書込みを行う回数を、検出した前記液晶表示素子の温度に応じて決定し、前記決定した書込み回数、前記液晶表示素子に対して同一データの書込みを行う、ことを特徴とする液晶表示素子の駆動方法。実施形態によれば、アクティブマトリクス型のコレステリック液晶装置およびアクティブマトリクス型に適したコレステリック液晶表示素子の駆動方法が実現される。発明の第1の観点によれば、コレステリック液晶材料を含むアクティブマトリクス型液晶表示素子と、液晶表示素子の画素に表示データに応じた電圧を印加する書込みを行う駆動制御回路と、液晶表示素子の温度を検出する温度センサと、を備え、駆動制御回路は、表示データに対応する書込みを少なくとも1回行ない、同一の表示データの書込み回数を、検出した液晶表示素子の温度に応じて変化させる液晶表示装置が提供される。また、発明の第2の観点によれば、コレステリック液晶材料を含むアクティブマトリクス型液晶表示素子の駆動方法であって、液晶表示素子の温度を検出し、液晶表示素子の画素に表示データに応じた電圧を印加する書込みを行う回数を、検出した液晶表示素子の温度に応じて決定し、決定した書込み回数、液晶表示素子に対して同一データの書込みを行う液晶表示素子の駆動方法が提供される。実施形態によれば、高品質の表示が行われるコレステリック液晶表示装置およびコレステリック液晶表示素子の駆動方法が実現される。本発明の実施形態を説明する前に、コレステリック液晶を利用した表示素子の基本構成を説明する。図1は、コレステリック液晶を用いたフルカラー表示が可能な液晶表示素子10の一般的な断面構成を模式的に示している。液晶表示素子は、表示面から順に、青色B表示部10Bと、緑色G表示部10Gと、赤色R表示部10Rと、が積層された構造を有している。各表示部は、同じ構成を有しており、反射中心波長のみが異なる。図1において、上方の基板側が表示面であり、外光実線矢印は基板上方から表示面に向かって入射するようになっている。なお、基板上方に観測者の目及びその観察方向破線矢印を模式的に示している。B表示部10Bは、上側基板11Bと、下側基板13Bと、一対の上下基板間に封入された青色B用液晶層12Bと、B用液晶層12Bに所定のパルス電圧を印加するパルス電圧源18Bと、を有する。同様に、G表示部10Gは、上側基板11Gと、下側基板13Gと、緑色G用液晶層12Gと、パルス電圧源18Gと、を有し、R表示部10Rは、上側基板11Rと、下側基板13Rと、赤色R用液晶層12Rと、パルス電圧源18Rと、を有する。R表示部10Rの下側基板13Rの裏面下面には、光吸収層17が配置されている。B用液晶層12B、G用液晶層12GまたはR用液晶層12Rのそれぞれに用いられているコレステリック液晶は、ネマティック液晶にキラル性の添加剤カイラル材ともいうを数十wtの含有率で比較的大量に添加した液晶混合物である。ネマティック液晶にカイラル材を比較的大量に含有させると、ネマティック液晶分子を強く螺旋状に捻ったコレステリック相を形成することができる。このためコレステリック液晶はカイラルネマティック液晶とも称される。コレステリック液晶は双安定性メモリ性を備えており,液晶に印加する電界強度の調節によりプレーナ状態、フォーカルコニック状態、またはそれらの混合による中間的な状態のいずれかの状態をとることができる。一旦プレーナ状態、フォーカルコニック状態、またはそれらの中間的な状態になると、その後は無電界下においても安定してその状態を保持する。プレーナ状態は、例えば、上下基板間に所定の高電圧を印加して液晶層に強電界を与え、液晶をホメオトロピック状態にした後、急激に電界をゼロにすることにより得られる。フォーカルコニック状態は、例えば、上記高電圧より低い所定電圧を上下基板間に印加して液晶層に電界を与えた後,急激に電界をゼロにすることにより得られる。あるいは、プレーナ状態から徐々に電圧を加えることで得ることができる。プレーナ状態とフォーカルコニック状態の中間的な状態は、例えば、フォーカルコニック状態が得られる電圧よりも低い電圧を上下基板間に印加して液晶層に電界を与えた後、急激に電界をゼロにすることにより得られる。このコレステリック液晶を用いた液晶表示素子の表示原理を、B表示部10Bを例にとって説明する。図2のAは、B表示部10BのB用液晶層12Bがプレーナ状態である場合の、コレステリック液晶の液晶分子LCの配向状態を示している。図2のAに示すように、プレーナ状態での液晶分子は、上下基板11B、13Bの厚さ方向に順次回転して螺旋構造を形成し、螺旋構造の螺旋軸は基板面にほぼ垂直になる。プレーナ状態では、液晶分子の螺旋ピッチに応じた所定波長の光が選択的に液晶層12Bで反射される。液晶層の平均屈折率をnとし、螺旋ピッチをpとすると、反射が最大となる波長λは,λ=npで示される。従って,B表示部10BのB用液晶層12Bでプレーナ状態時に青色の光を選択的に反射させるには、例えばλ=480nmとなるように平均屈折率n及び螺旋ピッチpを決める。平均屈折率nは液晶材料及びカイラル材を選択することで調整可能であり、螺旋ピッチpは、カイラル材の含有率を調整することにより調節することができる。図2のBは、B表示部10BのB用液晶層12Bがフォーカルコニック状態である場合の、コレステリック液晶の液晶分子LCの配向状態を示している。図2のBに示すように、フォーカルコニック状態での液晶分子LCは、上下基板11B、13Bの面内方向に順次回転して螺旋構造を形成し、螺旋構造の螺旋軸は基板面にほぼ平行になる。フォーカルコニック状態では、B用液晶層に反射波長の選択性は失われ、入射光の殆どが透過する。透過光はR表示部の下基板裏面に配置された光吸収層で吸収されるので暗黒表示が実現できる。プレーナ状態とフォーカルコニック状態の中間の状態においては、その状態に応じて反射光と透過光の割合を調整できるので、反射光の強度を可変でき、中間調表示が実現できる。このように,コレステリック液晶では、螺旋状に捻られた液晶分子の配向状態で光の反射量を制御することができる。上記のB用液晶層12Bと同様に、G用液晶層12G及びR用液晶層12Rに、プレーナ状態時に緑または赤の光を選択的に反射させるコレステリック液晶をそれぞれ封入してフルカラー表示の液晶表示素子が作製される。以上のようにコレステリック液晶を用い、赤、緑および青の光を選択的に反射する液晶表示素子を積層することで、メモリ性のあるフルカラーの表示装置が可能となり、画面書換え時以外は、消費電力がゼロでカラー表示が可能となる。B用液晶層12B、G用液晶層12G及びR用液晶層12Rのすべてをフォーカルコニック状態にすると黒表示になる。B用液晶層12B、G用液晶層12G及びR用液晶層12Rのうちの1つのみをプレーナ状態にすると、対応する色が表示される。例えば、G用液晶層12Gをプレーナ状態に、B用液晶層12B及びR用液晶層12Rをフォーカルコニック状態にすると緑色表示になる。さらに、B用液晶層12B、G用液晶層12G及びR用液晶層12Rのうちの1つのみをフォーカルコニック状態にすると、対応する色が表示される。例えば、G用液晶層12Gをフォーカルコニック状態に、B用液晶層12B及びR用液晶層12Rをプレーナ状態にするとマゼンタ色表示になる。B用液晶層12B、G用液晶層12G及びR用液晶層12Rのすべてをプレーナ状態にすると白表示になる。白表示においては、B用液晶層12B、G用液晶層12G及びR用液晶層12Rの3層の反射を合わせた反射になるため、非常に明るい白表示が得られる。次に、コレステリック液晶を利用した表示素子の駆動原理を説明する。コレステリック液晶表示素子に画像を表示する場合に用いられる駆動方法には、多くの方法が提案されているが、コンベンショナル駆動方法とダイナミック駆動方法の2つに大別できる。ダイナミック駆動方法は、上記のホメオトロピック状態、プレーナ状態およびフォーカルコニック状態に加えて、トランジェントプレーナ状態を用いる。ダイナミック駆動方法は、単純マトリクス方式の表示素子の場合でも、表示を比較的高速で書き換えることができるが、精密な階調表示が難しいという問題があった。これに対して、コンベンショナル駆動方法は、精密な階調表示が可能であるが、単純マトリクス方式の表示素子の場合には、表示の書き換えに長時間を要するという問題があった。図3は、コンベンショナル駆動方法における液晶の状態変化の例を示す図である。コンベンショナル駆動方法では、全画素に高電圧を印加してホメオトロピック状態にした後、電界を解除して、全画素をプレーナ状態またはフォーカルコニック状態にするリセット動作を行う。その後、単純マトリクス駆動方法で、比較的低い電圧の短いパルス幅の書込みパルスを印加して、プレーナ状態またはフォーカルコニック状態から、画素ごとに状態を変化させる書込み動作を行う。図3は、リセット動作で全画素をプレーナ状態にした後、書込み動作で、プレーナ状態を維持するか、フォーカルコニック状態またはプレーナ状態とフォーカルコニック状態の混在した状態に変化させる動作を示している。図4は、コンベンショナル駆動方法において、液晶セル画素に印加される電圧波形の例、および図示の電圧波形を印加した場合の反射率の応答特性の例を示す図である。図4のAは、リセット動作において印加するリセット電圧波形パルスを示しており、図4のBは、リセットパルスの印加に対する応答を示している。図4のCは、書込み動作において印加する書込み電圧波形パルスの一例を示しており、図4のDは、初期状態がプレーナ状態の場合の図4のCの書込みパルスの印加に対する応答を示している。また、図4のEは、図4のCより狭いパルス幅の書込みパルスを示しており、図4のFは、初期状態がプレーナ状態の場合の図4のEの書込みパルスの印加に対する応答を示している。言い換えれば、図4のDおよびFは、図4のBのPで示す左側の傾斜部における変化を示している。コレステリック液晶の駆動波形は、液晶材料の劣化分極を抑制するために交流とする必要がある。まず、図4のAに示すような正負のパルスを合わせたパルス幅が60msと広いパルスを印加する場合で、パルス電圧を0Vから徐々に上げていった場合の状態変化について述べる。初期状態がプレーナ状態の場合、状態は図4のBにおいてPで示す線に沿って変化する。パルス電圧がある電圧を超えると徐々にフォーカルコニック状態に遷移し、反射率は急激に低下する。反射率が最小値に達すると、パルス電圧がある電圧を超えない限り反射率はほとんど変化しない。パルス電圧がある電圧を超えると徐々にプレーナ状態に遷移し、反射率は急激に上昇する。反射率が最大値に達すると,パルス電圧を上げても反射率は変化しない。このような電圧-反射率特性は、一般にVR特性と呼ばれる。初期状態がフォーカルコニック状態の場合、状態は図4のBにおいてFCで示す線に沿って変化する。パルス電圧がある電圧を超えない限り反射率は変化しない。パルス電圧がある電圧を超えると徐々にプレーナ状態に遷移し、反射率は急激に上昇する。反射率が最大値に達すると、パルス電圧を上げても反射率は変化しない。そして、初期状態がプレーナ状態であってもフォーカルコニック状態であっても、ある電圧以上の電圧を印加すると、必ず反射率が最大値のプレーナ状態になる。図4のBでは、パルス幅60msで電圧が±36Vのパルスの場合、必ずプレーナ状態になるので、このパルスをリセットパルスとして使用することができる。これよりもパルス幅が狭いパルスを印加する場合、応答性はシフトする。たとえば、図4のCに示すパルス幅が2msで、パルス電圧が±24Vと±12Vのパルスを印加する場合、初期状態がプレーナ状態であれば、状態は図4のDにおいてLで示す線に沿って変化する。図4のDにおいては、±12Vのパルスでは反射率は変化せず、プレーナ状態が維持される。±24Vのパルスでは反射率が少し低下した中間調となる。また、初期状態がプレーナ状態とフォーカルコニック状態が混在した反射率が中間値の場合は、状態は図3のDにおいてMで示す線に沿って変化する。この場合も、±12Vのパルスでは反射率は変化せず、±24Vのパルスでは反射率が少し低下する。さらに、図4のEに示すパルス幅が1msで、パルス電圧が±24Vと±12Vのパルスを印加する場合、初期状態がプレーナ状態であれば、状態は図4のFにおいてNで示す線に沿って変化する。図4のFにおいては、±12Vのパルスでは反射率は変化せず、プレーナ状態が維持される。±24Vのパルスでは反射率が少し低下した中間調となるが、反射率の低下量は、2msのパルス幅の場合より小さい。すなわち、2msの方が1msより暗い階調となる。初期状態がプレーナ状態とフォーカルコニック状態が混在した反射率が中間値の場合は、状態は図4のFにおいてOで示す線に沿って変化する。この場合も、±12Vのパルスでは反射率は変化せず、±24Vのパルスでは反射率が少し低下する。以上のように、初期状態がプレーナ状態の場合、比較的小さな電圧の短いパルスを印加すると、反射率が低下し、反射率の低下量は、パルス電圧およびパルス幅に応じて変化することが分かる。具体的には、パルス電圧が高いほど、パルス幅が大きいほど、反射率の低下量は大きくなる。また、図4のDおよびFのMおよびOで示す変化から、パルスを分けて印加しても同様の変化が起き、反射率の低下量はパルス幅の合計、すなわち累積パルス印加時間に関係する。以上の説明は、初期状態がプレーナ状態の場合で、図4のBにおいて、Pで示す左側の傾斜部分を利用した例であるが、初期状態がフォーカルコニック状態の場合で、図4のBにおいて、FCで示す右側の傾斜部分を利用する場合も同様である。コンベンショナル駆動方法としていくつかの方法が提案されているが、初期状態をプレーナ状態とするかフォーカルコニック状態とするかで異なる。言い換えれば、図4のBにおいて、Pで示す左側の傾斜部分を利用するか、FCで示す右側の傾斜部分を利用するかで異なる。以下、初期状態をプレーナ状態とし、図4のBにおいて、Pで示す左側の傾斜部分を利用する場合を例として説明するが、これに限定されるものではない。前述のように、これまで、コレステリック液晶を利用した表示素子は、単純マトリクスパッシブマトリクス型の構成を有し、単純マトリクス駆動方法で駆動されるのが一般的であった。コレステリック液晶は応答速度が低速であるため、単純マトリクス駆動方法で駆動した場合、選択ライン上の液晶が応答するのに十分な電圧を印加するには、数ms~数十msの選択期間を必要とした。このため、ライン数が1000本の場合、画面の書換えに数秒~数十秒の時間が必要であり、表示の書換え速度の向上が望まれていた。[第1実施形態]図5は、第1実施形態のカラー表示装置の概略構成を示す図である。図6は、第1実施形態のカラー表示装置で使用するコレステリック液晶を利用したカラー表示素子の断面構成を模式的に示す図である。図5に示すように、第1実施形態のカラー表示装置は、カラー表示素子10と、ゲートドライバ21と、データドライバ22と、駆動制御部23と、温度センサ35と、を有する。ここでは、ゲートドライバ21、データドライバ22および駆動制御部23を含む部分を駆動制御回路と称する。図5および図6に示すように、カラー表示素子10は、B表示部10Bと、G表示部10Gと、R表示部10Rと、光吸収層17と、ブルーカットフィルタ19Bと、グリーンカットフィルタ19Gと、を有する。B表示部10Bは、プレーナ状態で青色の光を反射するB用液晶層12Bを有し、G表示部10Gは、プレーナ状態で緑色の光を反射するG用液晶層12Gを有し、R表示部10Rは、プレーナ状態で赤色の光を反射するR用液晶層12Rを有する。B表示部10B、G表示部10GおよびR表示部10Rは、この順に光入射面表示面側から積層されている。光吸収層17は、R表示部10Rの裏面側に設けられ、入射する可視光が反射しないように吸収する。ブルーカットフィルタ19Bは、B表示部10BとG表示部10Gの間に設けられ、青色の光に対応する波長成分をカットする。グリーンカットフィルタ19Gは、G表示部10GとR表示部10Rの間に設けられ、緑色の光に対応する波長成分をカットする。なお、光吸収層17、ブルーカットフィルタ19Bおよびグリーンカットフィルタ19Gは、必要に応じて設ければよい。B表示部10Bは、対向配置された一対の上下基板11Bおよび13Bと、両基板間に封入されたB用液晶層12Bと、上側基板11B上に形成された共通電極層14Bと、下側基板13B上に形成された画素電極層15Bと、を有している。B用液晶層12Bは、プレーナ状態で、青色を選択的に反射するように調整されたB用コレステリック液晶を有している。例えば、B用液晶層12Bの反射中心波長は、青色に対応する480nmである。G表示部10Gは、対向配置された一対の上下基板11Gおよび13Gと、両基板間に封入されたG用液晶層12Gと、上側基板11G上に形成された共通電極層14Gと、下側基板13G上に形成された画素電極層15Gと、を有している。G用液晶層12Gは、プレーナ状態で、緑色を選択的に反射するように調整されたG用コレステリック液晶を有している。例えば、G用液晶層12Gの反射中心波長は、緑色に対応する550nmである。同様に、R表示部10Rは、対向配置された一対の上下基板11Rおよび13Rと、両基板に封止されたR用液晶層12Rと、上側基板11R上に形成された共通電極層14Rと、下側基板13R上に形成された画素電極層15Rと、を有している。R用液晶層12Rは、プレーナ状態で、赤色を選択的に反射するように調整されたR用コレステリック液晶を有している。例えば、R用液晶層12Rの反射中心波長は、赤色に対応する630nmである。ここで、各液晶層に充填される液晶組成物について、詳しく述べる。液晶層を構成する液晶組成物は、ネマティック液晶混合物にカイラル材を10~40wt添加したコレステリック液晶である。カイラル材の添加量はネマティック液晶成分とカイラル材の合計量を100wtとしたときの値である。ネマティック液晶としては従来公知の各種のものを用いることができる。屈折率異方性Δnは、0.18~0.24であることが好ましい。この範囲より小さいと、プレーナ状態の反射率が低くなり、この範囲より大きいと、フォーカルコニック状態での散乱反射が大きくなる他、粘度も高くなり、応答速度が低下する。また、液晶層の厚みは、3~6μmが好ましく、これより小さいとプレーナ状態の反射率が低くなり、これより大きいと駆動電圧が高くなりすぎる。次に各液晶層の旋光性について述べる。B、G、Rの各表示部の積層構造において、プレーナ状態におけるG用液晶層12Gでの旋光性と、B用液晶層12B及びR用液晶層12Rでの旋光性とは、異なる。上側基板および下基板は、透光性を有することが必要である。ここでは、縦横の長さが12cm×12cmの大きさに切断した2枚のポリエチレンナフタレートPENフィルム基板を用いている。また、PEN基板に代えてガラス基板やポリエチレンテレフタレートPET、ポリカーボネイトPC等のフィルム基板を使用することもできる。ここでは、各表示部の上側基板および下側基板はいずれも透光性を有しているが、最下層に配置されるR表示部10Rの下側基板13Rは、不透光性であってもよい。共通電極層14Bは、B表示部10Bの上側基板11BのB用液晶層12B側に設けられ、全面に共通電極が形成されている。画素電極層15Bは、B表示部10Bの下側基板13BのB用液晶層側12Bに設けられ、画素電極31、TFT32、ゲートライン33およびデータライン34と、が形成されている。複数のゲートライン33は第1方向ここでは横方向に互いに平行に伸びる。複数のデータライン34は、第1方向と直交する第2の方向ここでは縦方向に互いに平行に伸び、複数のゲートライン33に対して絶縁層を介して形成される。複数のゲートライン33と複数のデータライン34により区切られる領域に複数の画素電極31が設けられる。したがって、複数の画素電極31は、マトリクス状に配置され、画素電極31が画素に対応する。また、複数のゲートライン33と複数のデータライン34の交差部に対応してTFT等の複数のスイッチング素子32が設けられる。各画素電極31は、対応するスイッチング素子32を介して対応するデータライン34に接続される。各スイッチング素子32の制御端子は対応するゲートライン33に接続される。ゲートライン33に選択信号を印加すると、そのゲートライン33に接続されるスイッチング素子32がオン同通状態になり、そのゲートライン33に対応する画素電極31は、それぞれデータライン34に接続される。ここでは、320×240ドットのQVGA表示ができるように、0.24mmピッチで、画素電極31、スイッチング素子32、ゲートライン33およびデータライン34を形成しており、ゲートライン33が240本で、データライン34が320本である。共通電極および画素電極の形成材料としては、例えばインジウム錫酸化物IndiumTinOxide;ITOが代表的であるが、その他インジウム亜鉛酸化物IndiumZicOxide;IZO等の透明導電膜,アルミニウムあるいはシリコン等の金属電極、又はアモルファスシリコンや珪酸ビスマスBismuthSiliconOxide;BSO等の光導電性膜等を用いることができる。ここでは、スイッチング素子32は、TFT素子で形成される。TFT素子の半導体としては、Siや有機半導体として知られているペンタセンやアントラセン、ルブレンなどの多環芳香族炭化水素や、テトラシアノキノジメタンなどの低分子化合物をはじめ、ポリアセチレンやポリ3ヘキシルチオフェン、ポリパラフェニレンビニレンなどのポリマーを用いることができる。さらに、aInGaZnOに代表される酸化物半導体を用いることも可能である。電極上には機能膜として、液晶分子の配列を制御するための配向膜いずれも不図示がコーティングされていることが好ましい。配向膜には、ポリイミド樹脂、ポリアミドイミド樹脂、ポリエーテルイミド樹脂、ポリビニルブチラール樹脂およびアクリル樹脂等の有機膜や、酸化シリコン、酸化アルミニウム等の無機材料を用いることができる。ここでは、例えば電極上の基板全面には、配向膜が塗布コーティングされている。上側基板11Bと下側基板13Bの外周囲に塗布されたシール材16Bにより、B用液晶層12Bは両基板間に封入されている。また、B用液晶層12Bの厚さセルギャップは均一に保持する必要がある。所定のセルギャップを維持するには、樹脂製又は無機酸化物製の球状スペーサをB用液晶層12B内に散布するか、構造体による柱状スペーサをB用液晶層12B内に複数形成する。ここでは、B用液晶層12B内に柱状スペーサが設けられてセルギャップの均一性が保持されている。B用液晶層12Bのセルギャップは、3μm≦d≦6μmの範囲であることが好ましい。G表示部10GおよびR表示部10Rは、B表示部10Bと同様の構造を有しているため、説明は省略する。B表示部10B、G表示部10GおよびR表示部10Rの複数のゲートライン33および複数のデータライン34は、下側基板の端部に引き出され、ゲートドライバ21およびデータドライバ22の端子にそれぞれ接続される。ゲートドライバ21は、複数のゲートライン33のうちの1本に選択信号を印加し、他のゲートラインに非選択信号を印加し、選択信号を印加するゲートライン33の位置を順次シフトする。データドライバ22は、選択信号に同期して、選択信号の印加されるゲートラインにTFT32を介して接続される画素電極に、画素の表示データに対応するデータ電圧を印加する。なお、ここで使用するゲートドライバ21は、全出力端子に、選択信号と同じ電圧を出力する全選択が可能である。ここでは、カラー表示装置の駆動回路の構成を簡略化するため、B表示部10B、G表示部10GおよびR表示部10Rのゲートライン33を駆動するゲートドライバ21を共通化しているが、ゲートドライバ21を別々に設けることも可能である。ゲートドライバの共通化は、必要に応じて行えばよい。一方、データドライバ22は、3層のB表示部10B、G表示部10GおよびR表示部10Rのすべてのデータライン34に独立して個別に電圧を印加することが可能である。また、共通電極層14B、14Gおよび14Rに設けられる共通電極は、グランドレベルの端子に接続される。駆動制御部23は、上記の動作を行うように、ゲートドライバ21およびデータドライバ22を制御する。次に、B表示部10B、G表示部10GおよびR表示部10Rは、同じ作製工程で作製される。以下、作製工程の例を説明する。縦横の長さが12cm×12cmの大きさに切断した2枚のポリエチレンナフタレートPENフィルム基板の一方の基板上に0.24mmピッチで320×240ドットのQVGA表示ができるようにTFT素子、およびIZOからなる画素電極を形成する。他方の基板上には、一方の基板に対応したサイズのIZOからなる共通電極を形成する。次にTFTや電極が形成された基板を洗浄し、配向膜としてポリイミドを厚さ50nmで塗布し、150°C、1時間で焼成する。その後、レーヨン製の布でラビングを行う。ラビングの方向は、2枚の基板を重ね合わせたとき、直交する方向クロスラビングとする。ラビングは必要に応じて行えばよい。次に、一方のPENフィルム基板上にフォトレジストを塗布し、フォトリソグラフィ工程を経てレジストをパターニングし、150°Cで120分焼成することで、高さ4μmの構造体を作製する。この構造体は、2枚の基板を重ねたときにギャップを維持するためのものである。次に、他方のPENフィルム基板上の周縁部にエポキシ系のシール剤をディスペンサを用いて塗布する。次いで、2枚のPENフィルム基板を貼り合わせて、1kg/cm2の力で加圧しながら160°Cで1時間加熱する。これにより、シール剤が硬化し両基板と接着する。また同時に構造体も両基板と接着する。次に、真空注入法によりコレステリック液晶を注入した後、エポキシ系の封止材で注入口を封止し、表示部が完成する。なお、R用液晶層12RとB用液晶層12Bの液晶の螺旋方向は、G用液晶層12Gの液晶の螺旋方向と逆とする。次に、表示素子10を駆動する駆動方法、すなわちゲートドライバ21およびデータドライバ22が出力する駆動信号について説明する。ここでは、1つの表示部のゲートラインおよびデータラインに印加される駆動信号を説明するが、他の表示部についても同様である。図7は、図5に示すカラー液晶表示素子を有する第1実施形態の液晶表示装置における主な波形を示す図である。具体的には、図7において、GL1、GL2およびGL240は、ゲートドライバ21からゲートラインGL1、GL2およびGL240に印加される信号である。Dは、データドライバ22が1本のデータラインDに印加する信号である。LC1、LC2およびLC240は、GL1、GL2およびGL240に対応する画素に印加される電圧を示す図である。図7に示すように、駆動シーケンスは、リセット期間、安定期間、書込み期間および表示処理期間を含む。リセット期間は、正極性のリセット期間と、負極性のリセット期間と、を含む。書込み期間は、複数の書込み処理期間を含み、各書込み処理期間は、正極性の書込み処理期間と、負極性の書込み処理期間と、を含む。書込み処理期間の回数は、任意に設定可能であり、図7では3回の書込み処理期間を有する場合を示している。後述するように、第1実施形態では、駆動制御部23が、温度センサ35の検出したカラー表示素子10の温度に応じて書込み処理期間の回数を決定する。ゲートラインGL1、GL2、...、GL240に印加する選択信号は、30Vの70μs/ラインのパルスで、非選択信号は-30Vの70μs/ラインのパルスである。スイッチング素子TFT32のゲートに選択信号を印加することにより、データラインおよび画素電極の電位にかかわらず、TFT32はオンして導通状態になる。また、TFT32のゲートに非選択信号を印加することにより、データラインおよび画素電極の電位にかかわらず、TFT32はオフして非導通状態になる。リセット期間および安定期間の間、全ゲートラインGL1、GL2、...、GL240に選択信号30Vを印加する。リセット期間の前半の正極性のリセット期間においては、全データラインDに正極性のリセット電圧を印加する。正極性のリセット電圧は、液晶をホメオトロピック状態にする電圧であり、ここでは40Vであるとする。これにより、全TFT32がオンし、全画素電極31に40Vが印加される。共通電極はグランドに接続されているので、全画素の液晶LC1、LC2、...、LC240に40Vが印加される。正極性のリセット期間は、16.8msであり、その間全画素の液晶LC1、LC2、...、LC240に40Vが印加される状態が維持される。リセット期間の後半の負極性のリセット期間においては、全データラインDに負極性のリセット電圧を印加する。負極性のリセット電圧は、液晶をホメオトロピック状態にする電圧であり、ここでは-40Vであるとする。これにより、全TFT32がオンし、全画素電極31に-40Vが印加される。共通電極はグランドに接続されているので、全画素の液晶LC1、LC2、...、LC240に-40Vが印加される。負極性のリセット期間は、16.8msであり、その間全画素の液晶LC1、LC2、...、LC240に-40Vが印加される状態が維持される。以上のようにして、リセット期間では、全画素に同時に、パルス幅が33.6msの±40V40Vが16.8ms、-40Vが16.8msのリセット電圧が全画素に、同時に印加される。これにより、リセット期間では、全画素の液晶LC1、LC2、...、LC240がホメオトロピック状態になる。安定期間では、全データラインDに0Vの安定化電圧を印加することにより、全画素電極31に0Vが印加され、全画素の液晶LC1、LC2、...、LC240に0Vが印加される状態になる。安定期間は、例えば、16.8msの長さを有する。ここでは、リセット期間および安定期間の処理を合わせて、書込み前処理と称する。前述のように、コレステリック液晶に高電圧を印加してホメオトロピック状態にし、その後印加電圧を急激に小さくすると、プレーナ状態になる。したがって、安定期間に安定化電圧0Vが印加されると、全画素の液晶LC1、LC2、...、LC240はプレーナ状態になる。なお、ここでは、安定化電圧を0Vとしたが、プレーナ状態になる電圧であればよい。1つの書込み処理期間の前半の正極性の書込み処理期間では、ゲートラインGL1、GL2、...、GL240に、パルス幅70μsの選択信号30Vを順に印加するスキャン動作を行う。そして、各ゲートラインへの選択信号の印加に同期して、全データラインに、そのゲートラインにTFTを介して接続される画素の表示データに対応する正極性のデータ電圧を印加する。正極性のデータ電圧は、プレーナ状態の液晶を、そのままプレーナ状態に維持するか、プレーナ状態とフォーカルコニック状態が混在した状態にするか、ほとんどフォーカルコニック状態にするか、に応じて決定される。ここでは0~25Vである。正極性のデータ電圧は、プレーナ状態に維持する場合には0Vであり、ほとんどフォーカルコニック状態にする場合には25Vである。プレーナ状態とフォーカルコニック状態が混在した状態にする場合は、正極性のデータ電圧は、0~25Vの間の電圧で、混在率に応じて決定する。図7に示すように、ゲートラインGL1に選択信号が印加されるのと同期して、全データラインDに、1ライン目の画素の表示データに対応する正極性のデータ電圧を印加する。これにより、ゲートラインGL1に接続される1ライン目のTTFT32がオンし、1ライン目の画素電極31に、対応するデータラインの正極性のデータ電圧が印加される。したがって、1ライン目の画素の液晶LC1に正極性のデータ電圧が印加される。選択信号のパルス幅は70μsであり、ゲートラインGL1への選択信号の印加が終了すると、ゲートラインGL1に接続される1ライン目のTTFT32はオフし、1ライン目の画素電極31に印加されている正極性のデータ電圧はそのまま維持される。したがって、1ライン目の画素の液晶LC1に正極性のデータ電圧が印加されている状態が維持され、この状態は、ゲートラインGL1に再び選択信号が印加されるまで続く。しかし、後述するように、1ライン目の画素の液晶LC1に印加される電圧は、徐々に低下する。ゲートラインGL1への選択信号の印加が終了すると、ゲートラインGL2への選択信号の印加が行われ、それに同期して、全データラインDに、2ライン目の画素の表示データに対応する正極性のデータ電圧を印加する。これにより、ゲートラインGL2に接続される2ライン目のTTFT32がオンし、2ライン目の画素電極31に、対応するデータラインの正極性のデータ電圧が印加され、2ライン目の画素の液晶LC2に正極性のデータ電圧が印加される。2ライン目の画素の液晶LC2に正極性のデータ電圧が印加されている状態は、ゲートラインGL2に再び選択信号が印加されるまで続くが、印加電圧は徐々に低下する。以下、240本目のゲートラインまで順次選択信号を印加し、同様の動作を繰り返す。選択信号のパルス幅が70μsであるから、正極性の書込みを行うための選択信号の印加は、70μs×240=16.8msで終了する。最後のゲートラインGL240への選択信号の印加が終了すると、1番目のゲートラインGL1への負極性の書込みを開始する。書込み処理期間の後半の負極性の書込み処理期間では、ゲートラインGL1、GL2、...、GL240に、パルス幅70μsの選択信号30Vを順に印加するスキャン動作を行う。そして、各ゲートラインへの選択信号の印加に同期して、全データラインに、そのゲートラインにTFTを介して接続される画素の表示データに対応する負極性のデータ電圧を印加する。負極性のデータ電圧は、正極性のデータ電圧の逆極性で電圧は同じである。負極性の書込み処理期間では、正極性の書込み処理期間と同様に、ゲートラインGL1に選択信号が印加されるのと同期して、全データラインDに、1ライン目の画素の表示データに対応する負極性のデータ電圧を印加する。これにより、ゲートラインGL1に接続される1ライン目のTTFT32がオンし、1ライン目の画素電極31に、対応するデータラインの負極性のデータ電圧が印加され、1ライン目の画素の液晶LC1に負極性のデータ電圧が印加される。以下、240本目のゲートラインまで順次選択信号を印加し、同様の動作を繰り返す。これにより、各ラインの画素の液晶に負極性のデータ電圧が印加される。図7に示すように、1つ目の書込み処理期間の240ライン目の画素の液晶への負極性の電圧の書込みが終了すると、2つ目の書込み処理期間の1ライン目の画素の液晶への正極性の電圧の書込みが開始され、上記と同様の動作を繰り返す。決定された回数の書込み処理期間の動作は終了すると、表示処理期間が開始される。ここでは、表示処理期間の処理を書込み後処理と称する。各ラインの正極性の書込み処理期間は、負極性のデータ電圧が印加されるまで続くので、各ラインの画素の液晶に正極性のデータ電圧が印加された期間は、16.8msであり、ラインごとに70μsずつシフトすることになる。また、各ラインの負極性の書込み期間は、2回目の正極性のデータ電圧が印加されるまで続くので、各ラインの画素の液晶に負極性のデータ電圧が印加された期間は、16.8msであり、ラインごとに70μsずつシフトすることになる。動画表示を行う一般的な液晶表示装置では、1表示画面1フレームを表示するための書込みは、通常1回のみ行う。また、正極性の書込みと負極性の書込みで、連続した2フレームを表示する場合もある。これに対して、第1実施形態では、前述のように、正極性の書込み処理期間と負極性の書込み処理期間を含む書込み処理期間を1つ以上設け、同一のデータ電圧の書込みを少なくとも1回行なう。書込み処理期間の回数は、温度センサ35の検出したカラー表示素子10の温度に応じて決定される。表示処理期間では、負極性の書込み期間が終了したラインのゲートラインから順に、所定幅の選択信号30Vの印加を開始し、最後のゲートラインGL240への選択信号30Vの印加が終了した時点で、表示処理期間が終了する。表示処理期間中、全データラインには維持電圧が印加される。具体的には、ゲートラインGL1、GL2、...、GL240に、非常に長い所定幅の選択信号30Vを、70μsずつシフトしながら順に印加するスキャン動作を行う。維持電圧は、液晶の状態を変化させない電圧であり、ここでは0Vである。これにより、各ラインの画素の液晶LC1、LC2、...、LC240は、順次0Vが印加される状態になる。図7に示すように、表示処理期間で、ゲートラインGL1に選択信号が印加されると、ゲートラインGL1に接続される1ライン目のTTFT32がオンし、1ライン目の画素電極31に、0Vが印加され、1ライン目の画素の液晶LC1に0Vが印加される。以下、最後のゲートラインGL240まで順次選択信号を印加し、全ラインの画素の液晶LC1、LC2、...、LC240に0Vが印加される。最後のゲートラインGL240を除く各ゲートラインGL1、GL2、...には、選択信号30Vの印加が終了した時点で、それぞれのゲートラインに非選択電圧-30Vが印加される。これにより、TFT32はラインごとに順次オフ状態になる。維持電圧を印加するために、各ゲートラインに選択信号を印加する時間は、所定幅に対応する時間であり、全ゲートラインで同じである。表示処理期間が終了するのは、1ライン目の維持電圧の印加が開始されてから、16.8ms所定幅に対応する時間後である。後述するように、所定幅に対応する時間は、データラインに維持電圧0Vを印加した場合に、画素に実際に印加される電圧が、長時間印加されても画素の液晶状態を変化させない電圧になるのに十分な時間である。各画素の液晶は0Vが印加される状態になると、その時点の状態を維持する。これにより、書込み期間において、データ電圧により設定された各画素の状態、すなわち表示画像が維持される。以上の一連の処理を行って表示画像を書換えた後、次に表示画像を書換えるまで、表示処理期間終了後の状態が維持される。表示画像が維持される時間は、アプリケーションに応じて定められ、長い場合には数日から数週間以上になる場合もあり得る。そのため、表示処理期間終了後は、表示画像を書換えるまで、実施形態のカラー表示装置への電源供給を停止してもよい。これにより、消費電力ゼロの状態で、表示画像を維持できる。上記の製作方法で製作したB表示部10B、G表示部10GおよびR表示部10Rにゲートドライバ21およびデータドライバ22を接続し、図7に示す駆動シーケンスで駆動した場合のコントラスト比を測定した。測定は、B、GおよびRの各表示部が独立した状態で、データ電圧を0Vと30Vとして、書込み処理期間の回数を1、2および4の3種類で行なった。図8は、B表示部10Bにおけるコントラスト比の温度変化に対する変化を、書込み処理期間の回数をパラメータとして示す図である。図8において、Aは書込み処理期間が1回の場合を、Bは書込み処理期間が2回の場合を、Cは書込み処理期間が4回の場合を、それぞれ示す。図9は、G表示部10Gにおけるコントラスト比の温度変化に対する変化を、書込み処理期間の回数をパラメータとして示す図である。図9において、Aは書込み処理期間が1回の場合を、Bは書込み処理期間が2回の場合を、Cは書込み処理期間が4回の場合を、それぞれ示す。図10は、R表示部10Rにおけるコントラスト比の温度変化に対する変化を、書込み処理期間の回数をパラメータとして示す図である。図10において、Aは書込み処理期間が1回の場合を、Bは書込み処理期間が2回の場合を、Cは書込み処理期間が4回の場合を、それぞれ示す。図8から図10に示すように、コントラスト比は、25°C付近で最大値を示し、それより低温または高温になると低下し、特に、高温側でコントラスト比が大きく低下することが分かる。また、データ電圧の印加である書込み回数を増やすことにより、特に高温側においてコントラスト比を高められることが分かる。低温側におけるコントラスト比の低下は、温度の低下に伴って液晶分子の応答性が低下するためと考えられる。一方、高温側におけるコントラスト比の低下は、温度が高くなると、パネル内の不純物イオンの影響などにより、液晶の抵抗が低下するためと考えられる。液晶の抵抗が低下すると、書込み処理期間にTFTのゲートをオンONにすることにより液晶に印加されたデータ電圧を、ゲートをオフOFFしても維持することが困難となり、液晶に印加される電圧が実効的に低下する。この液晶に印加される電圧の実効的な低下を、電圧保持率の低下と称する。図7は、各画素の液晶に印加されたデータ電圧の絶対値が徐々に低下する様子を示している。電圧保持率の低下は、書込み処理の回数を増やすことで、補償することが可能である。これは、書込み処理の回数を増やすことで、液晶への電圧印加を高めることが可能になるからである。例えば、時間の経過と共に液晶に印加される電圧が実効的に低下するため、印加時間を延長しても、すなわち書込み処理期間のサイクル時間を長くしても、電圧保持率の低下を補償する効果は、書込み処理の回数を増やすのに比べて相対的に小さい。次に、図8から図10のB、GおよびR表示部毎に温度の影響を見ると、B表示部は、コントラスト比50を維持する上限温度が、書込み処理回数1回で44°C、2回で53°C、4回で60°C以上である。一方、B表示部は、コントラスト比50を維持する上限温度が、書込み処理回数1回で38°C、2回で48°C、4回で57°C以上である。さらに、R表示部は、コントラスト比50を維持する上限温度が、書込み処理回数1回で34°C、2回で42°C、4回で53°Cである。このように、パネル温度の影響は、R、GおよびB表示部毎に異なることが分かる。図11は、第1実施形態において、駆動制御部23が、温度センサ35が検出したカラー表示素子10の温度に基づいて、書込み処理回数を決定する処理を示すフローチャートである。ここでは、B、GおよびR表示部共に、0°C~30°C未満の温度範囲では、書込み処理回数を1回、30°C~35°C未満の温度範囲では、書込み処理回数を2回、35°C以上の温度範囲では、書込み回数を4回に設定して表示を行う。ステップS11では、駆動制御部23が、温度センサ35でカラー表示素子10の温度Tを検出する。ステップS12では、駆動制御部23が、検出した温度Tが30°C未満であるか判定し、30°C未満であればステップS13に進み、30°C以上であればステップS14に進む。ステップS13では、駆動制御部23が、書込み処理回数Nを1回に設定し、ステップS17に進む。ステップS14では、駆動制御部23が、検出した温度Tが35°C未満であるか判定し、35°C未満であればステップS15に進み、35°C以上であればステップS16に進む。ステップS15では、駆動制御部23が、書込み処理回数Nを2回に設定し、ステップS17に進む。ステップS16では、駆動制御部23が、書込み処理回数Nを4回に設定し、ステップS17に進む。ステップS17では、駆動制御部23が、書込み処理回数Nで図7の駆動シーケンスに従って表示処理を実行し、終了する。第1実施形態では、図11の処理を実行することにより、高温側でのコントラスト比の低下率が大きいR表示部で、53°Cまでコントラスト比の低下が50以内となり、53°Cまで高いコントラスト比の表示を得ることが可能である。なお、温度にかかわらず、書込み処理回数N=4とすれば高いコントラスト比の表示を得ることが可能であるが、書込み処理回数を大きくするとその分消費電力が増加するので好ましくない。そこで、第1実施形態では、コントラスト比の低下が大きい高温の場合に書込み処理回数Nを増加させている。なお、0°C以下の非常な低温で使用する場合には、大きなコントラスト比の低下が生じるので、非常な低温の場合にも同様に書込み処理回数を増加させてもよい。図8から図10に示すように、B、GおよびR表示部の温度の影響を見ると、表示部ごとに温度特性が大きく異なることが分かる。第1実施形態では、温度変化の影響をもっとも受けるR表示部のコントラスト比の低下に注目して書込み処理回数を決定したが、表示部ごとに書込み処理回数を設定すれば、より精密な制御が可能である。次に説明する第2実施形態では、表示部ごとに書込み処理回数を設定する。[第2実施形態]図12は、第2実施形態のカラー表示装置の概略構成を示す図である。第2実施形態のカラー表示装置は、ゲートドライバ21が、B表示部10B、G表示部10GおよびR表示部10Rのゲートライン33に、独立して個別に選択信号および非選択信号を印加可能であることが、第1実施形態と異なり、他の部分は同じ構成を有する。図13は、温度範囲に応じた、B表示部10B、G表示部10GおよびR表示部10Rにおける書込み処理回数BN、GNおよびRNを示すテーブルである。図13に示すように、GNおよびRNは、0°C~30°C未満の温度範囲では1回、30°C~35°C未満の温度範囲では2回、35°C以上の温度範囲では4回に設定する。一方、BNは、0°C~35°C未満の温度範囲では1回、35°C以上の温度範囲では2回に設定する。図14は、第2実施形態において、駆動制御部23が、温度センサ35が検出したカラー表示素子10の温度に基づいて、書込み処理回数を決定する処理を示すフローチャートである。ステップS21では、駆動制御部23が、温度センサ35でカラー表示素子10の温度Tを検出する。ステップS22では、駆動制御部23が、駆動制御部23内のメモリに記憶した図13のテーブルから、検出した温度Tでの、B、GおよびR表示部パネル10B、10G、10Rにおける書込み処理回数BN、GNおよびRNを読み出す。ステップS23では、駆動シーケンスにおけるB、GおよびR表示部10B、10G、10Rにおける書込み処理回数の制御パラメータBn,GnおよびRnに、BN、GNおよびRNを設定する。ステップS24では、図7のリセット期間および安定期間におけるシーケンスを含む書込み前処理を行う。ステップS25では、制御パラメータBn,GnおよびRnのうちゼロでないものに対応する表示部で書込み処理を行う。1回目の書込み処理であれば、Bn,GnおよびRnはすべて1以上であるから、少なくとも1回は書込み処理が行われる。ステップS26では、制御パラメータBn,GnおよびRnから1を減算する。ステップS27では、制御パラメータBn,GnおよびRnがゼロであるかに応じて分類し、ゼロでない制御パラメータに対応する表示部についてはステップS25に戻り、ゼロである制御パラメータに対応する表示部についてはステップS28に進む。ステップS28では、図7に示した表示処理期間におけるシーケンスを含む書込み後処理を行い、その後終了する。したがって、ゼロでない制御パラメータに対応する表示部についてはさらに書込み処理が行われる一方、ゼロである制御パラメータに対応する表示部については、並行して書込み後処理が行われることになる。また、すでに制御パラメータがゼロになった表示部についてはステップS26は行われないので、制御パラメータはゼロが維持される。ステップS27で、制御パラメータBn,GnおよびRnのすべてがゼロになるまで、ステップS25からS27が繰り返され、並行して随時ステップS28が行われる。以上のようにして、3つの表示部で、図13のテーブルに設定された温度に応じた書込み処理回数分の書込み処理を伴う一連の書き換え動作が行なわれる。第2実施形態では、表示部パネルごとに温度に応じた書込み処理回数設定して表示を行うので、第1実施形態と同様に、53°Cまで高いコントラスト比の表示を得ることが可能である。第2実施形態では、第1実施形態に比べて、書込み処理回数を実質的に低減できるので、消費電力を一層低減できる。ここで、第1実施形態と同様の液晶表示素子10で、温度にかかわらず、書込み処理回数を1回として表示を行うと、34°Cまでしか高いコントラスト比を得ることができなかった。以上のように、第1および第2実施形態では、TFT等のスイッチング素子を各画素に設けたアクティブマトリクス型コレステリック液晶表示装置において、データ書込み不良を防ぐことができ、明るさ、コントラスト比に優れた表示装置の提供が可能となる。なお、上記の実施形態においては、リセット後にコレステリック液晶がプレーナ状態になりプレーナリセット、データ書込みによりコレステリック液晶がフォーカルコニック状態になる駆動方法を用いて、本発明の効果を説明した。しかし、リセット後にコレステリック液晶がフォーカルコニック状態フォーカルコニックリセットとなり、データ書込みによりコレステリック液晶がプレーナ状態となる駆動方法においても、同様の効果が得られることは言うまでもない。さらに、図7の駆動シーケンスは各種の変形が可能である。例えば、リセット期間および安定期間において、ゲートラインには選択電圧を連続して印加したが、リセット期間の正極性および負極性の期間および安定期間の最初にパルス状の選択電圧を印加するようにしてもよい。さらに、正極性の書込み処理期間と負極性の書込み処理期間の順番を異ならせることも可能である。以上、実施形態を説明したが、ここに記載したすべての例や条件は、発明および技術に適用する発明の概念の理解を助ける目的で記載されたものであり、特に記載された例や条件は発明の範囲を制限することを意図するものではなく、明細書のそのような例の構成は発明の利点および欠点を示すものではない。発明の実施形態を詳細に記載したが、各種の変更、置き換え、変形が発明の精神および範囲を逸脱することなく行えることが理解されるべきである。"