"被写体の光学像を画素信号に光電変換する複数の画素が行列状に2次元配置される固体撮像素子であって、前記画素は、光電変換により画素信号を生成する光電変換部と、前記光電変換部の画素信号をリセットするリセット部と、画素信号を前記光電変換部から読み出す読み出し部と、前記読み出し部により読み出された画素信号を蓄積する信号蓄積部とを有し、前記固体撮像素子は、複数の前記画素に蓄積された画素信号を加算する加算部を有し、複数の前記画素は、複数の前記画素からなる主画素群を含み、前記主画素群は、同数の複数の前記画素を含む複数の副画素群を含み、前記固体撮像素子は、同じ前記副画素群に含まれる複数の前記画素の露光時間が少なくとも2種類以上となるように、同じ前記副画素群に含まれる複数の前記画素における前記リセット部および前記読み出し部の少なくとも一つを個別に制御して前記画素の露光時間を制御し、前記加算部は、同じ前記副画素群に含まれる露光時間の異なる複数の前記画素の画素信号を加算する固体撮像素子。前記主画素群は、行方向に隣接する4nnは1以上の整数個の前記画素を列方向に隣接する4n行分並べて構成された合計4n×4n個の前記画素を含み、かつ4つの前記副画素群で構成され、4つの前記副画素群のそれぞれは、行方向に1画素置きの2n個の前記画素を列方向に1行置きの2n行分並べて構成された合計2n×2n個の前記画素を含む請求項1に記載の固体撮像素子。前記固体撮像素子は、前記加算により生成された信号に対応する加算画素の空間位置が均等になるように、前記リセット部および前記読み出し部の少なくとも一つを制御して前記画素の露光時間を制御し、かつ前記加算部を制御して画素信号が加算される前記画素を選択する請求項1又は2に記載の固体撮像素子。異なる前記副画素群の2個の前記画素であって、前記主画素群の重心を通り行方向または列方向に沿う直線に対して線対称をなす前記2個の画素において、前記リセット部または前記読み出し部が共通である請求項1~3のいずれか1項に記載の固体撮像素子。異なる前記副画素群の2個の前記画素であって、前記主画素群の重心を通り行方向または列方向に沿う直線に対して線対称をなす前記2個の画素において、前記リセット部が共通であり、かつ、異なる前記副画素群の2個の前記画素であって、前記直線の方向と直交する方向の直線に対して線対称をなす前記2個の画素において、前記読み出し部が共通である請求項1~3のいずれか1項に記載の固体撮像素子。前記リセット部は、前記主画素群の全ての前記画素で共通に設けられている請求項1~3のいずれか1項に記載の固体撮像素子。前記読み出し部は、前記主画素群の全ての前記画素で共通に設けられている請求項1~3のいずれか1項に記載の固体撮像素子。前記固体撮像素子は、前記信号蓄積部に蓄積された画素信号を破棄する機能を有する請求項1~3のいずれか1項に記載の固体撮像素子。前記画素は、所定の波長の光を透過させる色フィルタを有し、同じ前記副画素群に含まれる複数の前記画素には、同じ波長の光を透過させる色フィルタが設けられ、異なる前記副画素群に含まれる前記画素には、異なる波長の光を透過させる色フィルタが設けられる請求項1~8のいずれか1項に記載の固体撮像素子。複数の前記画素の色フィルタは、行方向に隣接する2個の前記画素を列方向に隣接する2行分並べて構成された合計4個の前記画素に設けられた色フィルタを1単位とし、繰り返し配置される請求項9に記載の固体撮像素子。1単位の前記色フィルタが設けられた4個の前記画素では、一の対角線上の2個の前記画素に第1の色フィルタが設けられ、他の対角線上の2個の前記画素に第2の色フィルタおよび第3の色フィルタが設けられ、前記第1の色フィルタ、前記第2の色フィルタおよび前記第3の色フィルタは、異なる波長の光を透過させる請求項10に記載の固体撮像素子。前記画素は、所定の波長の光を透過させる色フィルタを有し、同じ前記副画素群に含まれる複数の前記画素には、同じ波長の光を透過させる色フィルタが設けられ、異なる前記副画素群に含まれる前記画素には、異なる波長の光を透過させる色フィルタが設けられ、異なる色フィルタが設けられた複数の前記画素の配列は、異なる色フィルタが設けられた複数の前記副画素群の前記加算画素の配列と同じである請求項3に記載の固体撮像素子。請求項1~12のいずれか1項に記載の固体撮像素子と、前記固体撮像素子への被写体の光学像の取り込みを制御するシャッタとを備える固体撮像装置。しかしながら、特開2003-230054号公報にも記載されているように、同色画素が1画素置きに配列されているベイヤー配列で同色画素の画素信号同士を等間隔に垂直n画素、水平n画素について加算するときnは自然数、nが奇数の場合は加算画素の空間位置は均等加算された画素の重心が等間隔であるが、nが偶数の場合は加算画素の空間位置は不均等加算された画素の重心が不等間隔になる。このため、nが偶数の場合に加算後の信号を表示デバイスに表示させたり、記録した画像を印刷したりする場合、不均一な空間位置の画素情報が均等な空間位置に再配列されるため、画素数の減少以上に解像度が劣化し、本来の被写体とは異なる色や輝度成分によってモアレなどの偽信号が発生して非常に見苦しい画像となる。そこで、本発明では、垂直n画素、水平n画素の画素信号を加算する場合に、nが偶数の場合でも加算画素の空間位置を均等に制御することが可能な固体撮像素子および固体撮像装置を提供することを目的とする。前記の目的を達成するため、本発明の一態様に係る固体撮像装置は、被写体の光学像を画素信号に光電変換する複数の画素が行列状に2次元配置される固体撮像素子であって、前記画素は、光電変換により画素信号を生成する光電変換部と、前記光電変換部の画素信号をリセットするリセット部と、画素信号を前記光電変換部から読み出す読み出し部と、前記読み出し部により読み出された画素信号を蓄積する信号蓄積部とを有し、前記固体撮像素子は、複数の前記画素に蓄積された画素信号を加算する加算部を有し、複数の前記画素は、複数の前記画素からなる主画素群を含み、前記主画素群は、同数の複数の前記画素を含む複数の副画素群を含み、前記固体撮像素子は、同じ前記副画素群に含まれる複数の前記画素の露光時間が少なくとも2種類以上となるように、同じ前記副画素群に含まれる複数の前記画素における前記リセット部および前記読み出し部の少なくとも一つを個別に制御して前記画素の露光時間を制御し、前記加算部は、同じ前記副画素群に含まれる露光時間の異なる複数の前記画素の画素信号を加算することを特徴とする第1の構成。本態様によれば、同じ副画素群内の画素の露光時間を画素毎に制御して同じ副画素群内の画素信号に対して重み付け加算することができる。その結果、垂直n画素、水平n画素の画素信号を加算する場合に、nが偶数の場合でも加算画素の空間位置を均等に制御することができる。前記第1の構成において、前記主画素群は、行方向に隣接する4nnは1以上の整数個の前記画素を列方向に隣接する4n行分並べて構成された合計4n×4n個の前記画素を含み、かつ4つの前記副画素群で構成され、4つの前記副画素群のそれぞれは、行方向に1画素置きの2n個の前記画素を列方向に1行置きの2n行分並べて構成された合計2n×2n個の前記画素を含むことが好ましい第2の構成。前記第1~2のいずれかの構成において、前記固体撮像素子は、前記加算により生成された信号に対応する加算画素の空間位置が均等になるように、前記リセット部および前記読み出し部の少なくとも一つを制御して前記画素の露光時間を制御し、かつ前記加算部を制御して画素信号が加算される前記画素を選択することが好ましい第3の構成。前記第1~3のいずれかの構成において、異なる前記副画素群の2個の前記画素であって、前記主画素群の重心を通り行方向または列方向に沿う直線に対して線対称をなす前記2個の画素において、前記リセット部または前記読み出し部が共通であることも望ましい第4の構成。前記第1~3のいずれかの構成において、異なる前記副画素群の2個の前記画素であって、前記主画素群の重心を通り行方向または列方向に沿う直線に対して線対称をなす前記2個の画素において、前記リセット部が共通であり、かつ、異なる前記副画素群の2個の前記画素であって、前記直線の方向と直交する方向の直線に対して線対称をなす前記2個の画素において、前記読み出し部が共通であることも望ましい第5の構成。前記第1~3のいずれかの構成において、前記リセット部は、前記主画素群の全ての前記画素で共通に設けられていることも望ましい第6の構成。前記第1~3のいずれかの構成において、前記読み出し部は、前記主画素群の全ての前記画素で共通に設けられていることも望ましい第7の構成。前記第1~3のいずれかの構成において、前記固体撮像素子は、前記信号蓄積部に蓄積された画素信号を破棄する機能を有することも望ましい第8の構成。前記第1~8のいずれかの構成において、前記画素は、所定の波長の光を透過させる色フィルタを有し、同じ前記副画素群に含まれる複数の前記画素には、同じ波長の光を透過させる色フィルタが設けられ、異なる前記副画素群に含まれる前記画素には、異なる波長の光を透過させる色フィルタが設けられることが好ましい第9の構成。前記第9の構成において、複数の前記画素の色フィルタは、行方向に隣接する2個の前記画素を列方向に隣接する2行分並べて構成された合計4個の前記画素に設けられた色フィルタを1単位とし、繰り返し配置されることが好ましい第10の構成。前記第10の構成において、1単位の前記色フィルタが設けられた4個の前記画素では、一の対角線上の2個の前記画素に第1の色フィルタが設けられ、他の対角線上の2個の前記画素に第2の色フィルタおよび第3の色フィルタが設けられ、前記第1の色フィルタ、前記第2の色フィルタおよび前記第3の色フィルタは、異なる波長の光を透過させることも好ましい第11の構成。前記第3の構成において、前記画素は、所定の波長の光を透過させる色フィルタを有し、同じ前記副画素群に含まれる複数の前記画素には、同じ波長の光を透過させる色フィルタが設けられ、異なる前記副画素群に含まれる前記画素には、異なる波長の光を透過させる色フィルタが設けられ、異なる色フィルタが設けられた複数の前記画素の配列は、異なる色フィルタが設けられた複数の前記副画素群の前記加算画素の配列と同じであることも好ましい第12の構成。本発明によれば、画素信号を加算する各画素の露光時間を個別に制御することができるため、加算後の信号に対応する加算画素の空間位置をほぼ均等に調整することができる。その結果、解像度劣化の少ない加算画像を取得できる。以下、図面を参照して本発明の実施形態について詳細に説明する。なお、以下で説明する実施の形態は、いずれも本発明の好ましい一具体例を示すものである。以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置位置および接続形態、ステップ、ステップの順序などは、一例であり、本発明を限定する主旨ではない。本発明は、特許請求の範囲だけによって限定される。よって、以下の実施の形態における構成要素のうち、本発明の最上位概念を示す独立請求項に記載されていない構成要素については、本発明の課題を達成するのに必ずしも必要ではないが、より好ましい形態を構成するものとして説明される。また、図面において、実質的に同一の構成、動作、および効果を表す要素については、同一の符号を付す。<固体撮像装置の全体概要>図1は、本発明の実施形態に係る固体撮像装置デジタルカメラの構成を示すブロック図である。この固体撮像装置は、固体撮像素子を用いたデジタルカメラであり、レンズ1、固体撮像素子3への被写体の光学像の取り込みを制御するメカ機械式シャッタ2、固体撮像素子3、ドライバ4、画像処理部5、制御部カメラ制御部11、入力部12および出力部13から構成される。レンズ1は、メカシャッタ2を介して、被写体を固体撮像素子3の撮像面上に結像する。メカシャッタ2は、制御部11からの信号により開閉が制御される。メカシャッタ2が開いているときには、被写体からの光が固体撮像素子3上に到達し、メカシャッタ2が閉じているときには被写体からの光が固体撮像素子3上へ到達する前に遮られる。制御部11は、入力部12からの信号を基にして、メカシャッタ2、ドライバ4及び画像処理部5を制御する。また、制御部11は、記録画像やモニター表示の画像フォーマットの切り替え制御も行う。ドライバ4は、制御部11の信号に応じて固体撮像素子3の動作を制御する。固体撮像素子3は、被写体からの入射光量に応じて画像信号を生成し、画像処理部5に出力する。画像処理部5は、A/D変換器アナログデジタルコンバータ6と、デジタル画像処理回路7とを有する。画像処理部5は、画像信号のメモリーへの記録やモニターへの出力を行う出力部13に接続される。固体撮像素子3は、ドライバ4により制御され、撮像面上に結像された光学像を画素信号に変換し、A/D変換器6に出力する。A/D変換器6は、固体撮像素子3から供給されたアナログ信号をデジタル信号に変換し、デジタル画像処理回路7にデジタル信号を入力する。デジタル画像処理回路7は、画素の並べ替えやホワイトバランス調整、輪郭強調などのディテール処理などのデジタル画像処理を行う。なお、図1の固体撮像素子3としてはCCD型固体撮像素子あるいはMOS型固体撮像素子を用いることができる。また、A/D変換器6と画像処理部5の一部および全機能とを固体撮像素子3に内蔵する構成も可能である。<固体撮像素子の構成>図2は、本発明の実施形態に係る固体撮像素子3の詳細な構成を示す平面図である。この固体撮像素子3は、被写体の光学像を画素信号に光電変換する複数の画素25が行列状に2次元配置される固体撮像素子であって、画素25は、光電変換により画素信号を生成する光電変換部21と、光電変換部21の画素信号をリセット初期化するリセット部24と、画素信号を光電変換部21から読み出す読み出し部読み出しゲート23と、読み出し部23により読み出された画素信号を蓄積する信号蓄積部22とを有し、固体撮像素子3は、複数の画素25に蓄積された画素信号を加算する加算手段28を有し、複数の画素25は、複数の画素25からなる主画素群26を含み、主画素群26は、同数の複数の画素25を含む第1の副画素群271を含む複数の副画素群を含み、固体撮像素子3は、同じ副画素群に含まれる複数の画素25の露光時間が少なくとも2種類以上となるように、同じ副画素群に含まれる複数の画素25におけるリセット部24および読み出し部23の少なくとも一つを個別に制御して画素25の露光時間を制御し、加算手段28は、同じ副画素群に含まれる露光時間の異なる複数の画素25の画素信号を加算する。ここで、主画素群26は、行方向に隣接する4nnは1以上の整数個の画素25を列方向に隣接する4n行分並べて構成された合計4n×4n個の画素25を含み、かつ4つの副画素群で構成され、4つの副画素群のそれぞれは、行方向に1画素置きの2n個の画素25を列方向に1行置きの2n行分並べて構成された合計2n×2n個の画素25を含む。また、固体撮像素子3は、加算により生成された信号に対応する加算画素の空間位置が均等になるように、リセット部24および読み出し部23の少なくとも一つを制御して画素25の露光時間を制御し、かつ加算手段28を制御して画素信号が加算される画素25を選択する。また、異なる副画素群の2個の画素25であって、主画素群26の重心を通り行方向または列方向に沿う直線に対して線対称をなす2個の画素25において、リセット部24または読み出し部23が共通である。なお、共通とは共通の駆動パルスが供給されることを示し、独立とは異なる駆動パルスが供給されることを示す。また、異なる副画素群の2個の画素25であって、主画素群26の重心を通り行方向または列方向に沿う直線に対して線対称をなす2個の画素25において、リセット部24が共通であり、かつ、異なる副画素群の2個の画素25であって、前記直線の方向と直交する方向の直線に対して線対称をなす2個の画素25において、読み出し部23が共通である。画素25は、所定の波長の光を透過させる色フィルタカラー画像を生成するための色フィルタを有し、同じ副画素群に含まれる複数の画素25には、同じ波長の光を透過させる色フィルタが設けられ、異なる副画素群に含まれる画素25には、異なる波長の光を透過させる色フィルタが設けられる。このとき、複数の画素25の色フィルタは、行方向に隣接する2個の画素25を列方向に隣接する2行分並べて構成された合計4個の画素25に設けられた色フィルタを1単位とし、繰り返し配置される。さらに、1単位の色フィルタが設けられた4個の画素25では、一の対角線上の2個の画素25に第1の色フィルタが設けられ、他の対角線上の2個の画素25に第2の色フィルタおよび第3の色フィルタが設けられ、第1の色フィルタ、第2の色フィルタおよび第3の色フィルタは、異なる波長の光を透過させる。画素25は、所定の波長の光を透過させる色フィルタを有し、同じ副画素群に含まれる複数の画素25には、同じ波長の光を透過させる色フィルタが設けられ、異なる副画素群に含まれる画素25には、異なる波長の光を透過させる色フィルタが設けられ、異なる色フィルタが設けられた複数の画素25の配列は、異なる色フィルタが設けられた複数の副画素群の加算画素の配列と同じ相似である。つまり、色フィルタがベイヤー配列である場合には、青色フィルタが設けられた副画素群の加算画素が青色フィルタ、赤色フィルタが設けられた副画素群の加算画素が赤色フィルタ、緑色フィルタが設けられた副画素群の加算画素が緑色フィルタに対応するとして、加算画素も同じ並び順のベイヤー配列で配列される。固体撮像素子3は、複数の画素25を備える。画素25は、光電変換により電気信号を生成する光電変換部21と、光電変換部21が生成する信号信号電荷を蓄積するための信号蓄積部22と、光電変換部21で生成された信号を信号蓄積部22に読み出すための読み出し部23と、信号蓄積部22の電位をリセットし、光電変換部21が生成する信号をリセットするためのリセット部24とを備える。主画素群26は、行方向に4n個の画素25、列方向に4n個の画素25の合計4n×4n個の画素25からなる画素群である。以下、図2を用いてn=1の場合の主画素群26について説明する。画素klk、lは0以上3以下の整数は、左からk1番目、上からl1番目の画素25を示し、画素00k=0、l=0は主画素群26の左上の画素25を示す。主画素群26は、行方向および列方向に1画素置きの2×2個の画素25をセットとする第1の副画素群271を含む4つの副画素群からなり、同じ副画素群に含まれる画素25から信号蓄積部22に読み出された信号は加算手段28によりすべてまたは一部が加算されるか、または加算されずに出力部29から出力される。図3Aは、主画素群26を構成する第1の副画素群271に含まれる画素klの位置関係を表す平面図である。図3Bは、第2の副画素群272に含まれる画素klの位置関係を表す平面図である。図3Cは、第3の副画素群273に含まれる画素klの位置関係を表す平面図である。図3Dは、第4の副画素群274に含まれる画素klの位置関係を表す平面図である。第1の副画素群271は画素00、画素02、画素20および画素22からなり、第2の副画素群272は画素01、画素21、画素03および画素23からなり、第3の副画素群273は画素10、画素30、画素12および画素32からなり、第4の副画素群274は画素11、画素31、画素13および画素33からなる。第1の副画素群271に属する画素00、画素02、画素20および画素22は各画素25で独立に読み出しおよびリセットが制御可能な読み出し部23およびリセット部24を有する。具体的に、画素00は読み出し部1とリセット部1を、画素02は読み出し部2とリセット部2を、画素20は読み出し部3とリセット部3を、画素22は読み出し部4とリセット部4をそれぞれ有し、画素25単位で読み出し部23とリセット部24とを独立に制御できる構成となっている。第2の副画素群272に属する画素01、画素21、画素03および画素23は各画素25で独立に読み出しおよびリセットが制御可能な読み出し部23およびリセット部24を有する。具体的に、画素01、画素21、画素03および画素23の読み出し部23およびリセット部24は、主画素群26の重心を通る行方向に沿う直線に対して線対称な位置にある第1の副画素群271の各画素25の読み出し部23およびリセット部24と同じ構成となっている。第3の副画素群273に属する画素10、画素30、画素12および画素32は各画素25で独立に読み出しおよびリセットが制御可能な読み出し部23およびリセット部24を有する。具体的に、画素10、画素30、画素12および画素32の読み出し部23およびリセット部24は、主画素群26の重心を通る列方向に沿う直線に対して線対称な位置にある第1の副画素群271の各画素25の読み出し部23およびリセット部24と同じ構成となっている。第4の副画素群274に属する画素11、画素31、画素13および画素33は各画素25で独立に読み出しおよびリセットが制御可能な読み出し部23およびリセット部24を有する。具体的に、画素11、画素31、画素13および画素33の読み出し部23およびリセット部24は、主画素群26の重心を通る列方向に沿う直線に対して線対称な位置にある第2の副画素群272の各画素25の読み出し部23およびリセット部24と同じ構成となっている。あるいは、主画素群26の重心を通る行方向に沿う直線に対して線対称な位置にある第3の副画素群273の各画素25の読み出し部23およびリセット部24と同じ構成となっている。上記構成により、信号蓄積部22に読み出される信号の生成時間露光時間を同じ副画素群に属する画素25間で独立に設定することが可能である。例えば、第1の副画素群271において、画素00の露光時間を1とした時に、画素02と画素20の露光時間を1/3とし、画素22の露光時間を1/9とするような、各画素25への露光時間の重み付け処理が可能である。これにより、信号蓄積部22に読み出された各画素25の信号を加算手段28により加算したときに、画素25毎に重み付け加算をすることが可能となる。一般に、4つの画素25が正方形の4頂点に配列された時、図4に示すように4つの実画素25の座標を0,0、0,2、2,0、2,2、各画素25の信号強度をS0,0、S0,2、S2,0、S2,2とした場合に、その内部の任意の座標x,yにおける仮想画素の信号強度座標x,yでの信号強度であるSx,yは、双一次近似式を用いて、次の式1で与えられる。Sxy=1/4{2-x2-yS00x-02-yS022-xy-0S20x-0y-0S22}式1但し、0≦x≦2、0≦y≦2式1により、座標1,1における信号強度は、次の式2で与えられ、4つの実画素25の信号強度の平均値となる。S1,1=1/4{S00S02S20S22}式2一方、座標0.5,0.5における信号強度は、次の式3で与えられる。S0.5,0.5=9/64{1S001/3S021/3S201/9S22}式3したがって、図5の○に示すように、4つの画素25の画素信号を同じ露光時間で加算した場合、すなわち重み付け係数1で加算した場合、加算画素の座標は1,1となることがわかる。また、各画素25の露光時間の比率を画素00:画素02:画素20:画素22=1:1/3:1/3:1/9とした場合、すなわち重み付け係数1、1/3、1/3、1/9で加算した場合、図5の●に示すように、加算画素の座標は0.5,0.5となることがわかる。図6Aはデジタルスチルカメラの色フィルタ配列として一般的なベイヤー配列を4つ並べたフィルタが設けられた4×4画素の主画素群26を示す平面図である。なお、図6Aでは、Bは青色フィルタが設けられた画素25、Rは赤色フィルタが設けられた画素25、GrおよびGbは緑色フィルタが設けられた画素25を表し、GrおよびGbは一の対角線上に配列され、他の対角線上にBおよびRが配列されている。図6Bは図3A~図3Dに示したような4つの副画素群の構成に対して、同じ副画素群に属する4つの画素25の露光時間が同一な場合の加算画素の座標を示す平面図である。この場合、4つの副画素群の各加算画素の座標は1,1、1,2、2,1、2,2となる。この時、同じ主画素群26における加算画素同士の間隔は1であるが、隣接する異なる主画素群26の加算画素同士の間隔は3となるため、この信号を基にモニターやプリンターに画像を出力すると、加算による画素数減少以上に解像度の劣化が生じ、モアレや偽信号が生じる。図6Cは図3A~図3Dに示したような4つの副画素群の構成に対して、各画素の露光時間の比率を以下のように設定した場合の加算画素の座標を示す平面図である。第1の副画素群271画素00:画素02:画素20:画素22=1:1/3:1/3:1/9第2の副画素群272画素01:画素03:画素21:画素23=1/3:1:1/9:1/3第3の副画素群273画素10:画素12:画素30:画素32=1/3:1/9:1:1/3第4の副画素群274画素11:画素13:画素31:画素33=1/9:1/3:1/3:1図3A~図3Dに示したような4つの副画素群の構成に対して、上記のような重み付け加算を行うことにより、第1の副画素群271の加算画素の座標を0.5,0.5、第2の副画素群272の加算画素の座標を0.5,2.5、第3の副画素群273の加算画素の座標を2.5,0.5、第4の副画素群274の加算画素の座標を2.5,2.5とすることができる。この時、同じ主画素群26における加算画素同士の間隔も、隣接する異なる主画素群26の加算画素同士の間隔も2となり、加算画素が均等に配列されるため、同じ副画素群の画素25の露光時間が同一な場合に比べて、加算による画素数減少以上に解像度の劣化が生じることがない。上記実施形態では、n=1の時を例に説明したが、n=2以上の時、すなわち行方向に4n個の画素25、列方向に4n個の画素25の合計4n×4n個の画素25からなる主画素群26において、1画素おきの行方向に2n個の画素25と列方向に2n個の画素25からなる4つの副画素群の画素25を加算する場合においても、各画素25の読み出し部23とリセット部24とを独立に制御することにより露光時間を独立に設定できることができる。したがって、露光時間を適切に設定することにより、同じ主画素群26における加算画素同士の間隔も、隣接する異なる主画素群26の加算画素同士の間隔も2nにすることができる。その結果、加算画素が均等に配列されるため、加算による画素数減少以上の解像度劣化を防ぐことができる。なお、図6Aではフィルタ配列をベイヤー配列としたが、フィルタを配置しない場合にも有効である。また、上記実施形態では主画素群26は同一の色フィルタ配列の繰り返しで構成され、同じ副画素群の画素25は同色の色フィルタが設けられていることも望ましい構成である。このとき、同じ副画素群の各画素25を重み付け加算することにより、加算画素を均等に配列することが可能である。また、上記実施形態では、1つの画素25には1色の色フィルタが設けられ、色フィルタ配列は行方向に2個の画素25と列方向に2個の画素25からなる4個の画素25を最小の単位として繰り返されて配列されることも望ましい構成である。<固体撮像素子の動作>図7A~図7Dは本発明の実施形態に係る固体撮像素子3における動作を説明するタイミングチャートである。図8A~図8Dは同固体撮像素子3における図7A~図7Dの各タイミングの動作信号の流れを詳細に示す状態遷移図である。なお、固体撮像素子3としては、CCD型およびMOS型などの特定の構成に限定されるものではない。最初に、図7Aおよび図8Aの動作について説明する。なお、図7Aおよび図8Aは、リセット部24により第1の副画素群271内の全ての画素25の光電変換部21を同時刻にリセットすることにより光電変換部21の露光を同時刻に開始し、読み出し部23により第1の副画素群271内の画素25毎に個別の時刻に光電変換部21の信号を信号蓄積部22へ読み出すことにより、露光時間を画素25毎に個別に設定する場合の動作を示している。この場合、第1の副画素群271内の全ての画素25の読み出し部23が独立に制御可能であることが必要となる。まず、時刻t1において、画素00のリセット部1、画素02のリセット部2、画素20のリセット部3および画素22のリセット部4を同時に制御して画素00、画素02、画素20および画素22の光電変換部21をリセットし、画素00、画素02、画素20および画素22の露光を開始する。次に、時刻t2において、時刻t1から時刻t2の間に画素22の光電変換部21に蓄積された画素信号を読み出し部4によりこれに隣接する信号蓄積部22に読み出す。次に、時刻t3において、時刻t1から時刻t3の間に画素02および画素20の光電変換部21に蓄積された画素信号を読み出し部2および読み出し部3によりこれらのそれぞれに隣接する信号蓄積部22に読み出す。さらに、時刻t4において、時刻t1から時刻t4の間に画素00の光電変換部21に蓄積された画素信号を読み出し部1によりこれに隣接する信号蓄積部22に読み出す。そして、時刻t6において、列方向に隣接する画素00および画素02の信号蓄積部22に蓄積された画素信号を加算手段111により加算し、また、列方向に隣接する画素20および画素22の信号蓄積部22に蓄積された画素信号を加算手段112により加算する。さらに、時刻t7において、画素00および画素02の加算信号と画素20および画素22の加算信号とを加算手段113により加算する。なお、加算手段111、112および113は加算手段28を構成する。以上の時刻t1から時刻t7までの動作により、画素22の露光時間e22をt2-t1、画素02の露光時間e02と画素20の露光時間e20とをt3-t1、画素00の露光時間e00をt4-t1にそれぞれ個別に設定できる。この時、e00:e02:e20:e22=1:1/3:1/3:1/9に制御することにより、前述のように加算画素の空間位置を均等に配列することができる。なお、信号蓄積部22は光が入射して新たな信号が混入しないように十分な遮光が施されていることが望ましい。また、加算手段111、112および113は、イメージセンサの製造者ならば、CCDイメージセンサにおいては垂直CCDまたは水平CCDにより容易に実現できる。また、図7Aおよび図8Aの動作ではリセットが第1の副画素群271内の全ての画素25で同時に行われるため、リセット部24は主画素群26つまり第1の副画素群271の全ての画素25で共通に設けられていてもよい。次に、図7Bおよび図8Bの動作について説明する。なお、図7Bおよび図8Bは、リセット部24により光電変換部21を第1の副画素群271内の画素25毎に個別の時刻にリセットすることにより光電変換部21の露光を個別の時刻に開始し、読み出し部23により同時刻に第1の副画素群271内の全画素25の光電変換部21の信号を信号蓄積部22へ読み出すことにより、露光時間を画素25毎に個別に設定する場合の動作を示している。この場合、第1の副画素群271内の全ての画素25のリセット部24が独立に制御可能であることが必要となる。まず、時刻t1において、画素00のリセット部1、画素02のリセット部2、画素20のリセット部3および画素22のリセット部4を同時に制御して画素00、画素02、画素20および画素22の光電変換部21を同時にリセットし、画素00の露光を開始する。次に、時刻t2において、時刻t1から時刻t2の間に画素02および画素20の光電変換部21に蓄積された信号をリセット部2およびリセット部3によりリセットし、画素02および画素20の露光を開始する。次に、時刻t3において、時刻t1から時刻t3の間に画素22の光電変換部21に蓄積された信号をリセット部4によりリセットし、画素22の露光を開始する。そして、時刻t4において、画素00、画素02、画素20および画素22のそれぞれの露光開始時刻時刻t1、時刻t2、時刻t3から時刻t4の間に画素00、画素02、画素20および画素22の光電変換部21に蓄積された画素信号を読み出し部1、読み出し部2、読み出し部3、および読み出し部4により対応する読み出し部に隣接する信号蓄積部22に同時に読み出す。そして、時刻t6において、列方向に隣接する画素00および画素02の信号蓄積部22に蓄積された画素信号を加算手段111により加算し、また、列方向に隣接する画素20および画素22の信号蓄積部22に蓄積された画素信号を加算手段112により加算する。さらに、時刻t7において、画素00および画素02の加算信号と画素00および画素02の加算信号とを加算手段113により加算する。以上の時刻t1から時刻t7までの動作により、画素00の露光時間e00をt4-t1、画素02の露光時間e02と画素20の露光時間e20とをt4-t2、画素22の露光時間e22をt4-t3にそれぞれ個別に設定できる。この時、e00:e02:e20:e22=1:1/3:1/3:1/9に制御することにより、前述のように加算画素の空間位置を均等に配列することができる。なお、図7Bおよび図8Bの動作では画素信号の読み出しが第1の副画素群271内の全ての画素25で同時に行われるため、読み出し部23は主画素群26つまり第1の副画素群271の全ての画素25で共通に設けられていてもよい。次に、図7Cおよび図8Cの動作について説明する。なお、図7Cおよび図8Cは、第1の副画素群271内の全画素25において、読み出し部23により光電変換部21から信号蓄積部22へ同時に信号を読み出し、その信号を破棄することにより光電変換部21の露光を同時刻に開始し、読み出し部23により第1の副画素群271内の画素25毎に個別の時刻に光電変換部21の信号を信号蓄積部22へ読み出すことにより、露光時間を画素25毎に個別に設定する場合の動作を示している。この場合、第1の副画素群271内の全ての画素25の読み出し部23が独立に制御可能であり、固体撮像素子3は、信号蓄積部22に蓄積された画素信号を破棄する機能を有することが必要となる。例えば一般的なCCD型固体撮像素子では、信号蓄積部22を構成する垂直CCDを高速転送して信号蓄積部22の画素信号を水平CCDに排出することで画素信号の破棄を実現可能である。まず、時刻t1において、画素00の読み出し部1、画素02の読み出し部2、画素20の読み出し部3および画素22の読み出し部4を同時に制御して画素00、画素02、画素20および画素22の光電変換部21の画素信号を信号蓄積部22に読み出し、画素00、画素02、画素20および画素22の露光を開始する。そして、次の時刻t2までに、信号蓄積部22の信号を破棄する。次に、時刻t2において、時刻t1から時刻t2の間に画素22の光電変換部21に蓄積された画素信号を読み出し部4によりこれに隣接する信号蓄積部22に読み出す。次に、時刻t3において、時刻t1から時刻t3の間に画素02および画素20の光電変換部21に蓄積された画素信号を読み出し部2および読み出し部3によりこれらのそれぞれに隣接する信号蓄積部22に読み出す。さらに、時刻t4において、時刻t1から時刻t4の間に画素00の光電変換部21に蓄積された信号を読み出し部1によりこれに隣接する信号蓄積部22に読み出す。そして、時刻t6において、列方向に隣接する画素00および画素02の信号蓄積部22に蓄積された画素信号を加算手段111により加算し、また、列方向に隣接する画素20および画素22の信号蓄積部22に蓄積された画素信号を加算手段112により加算する。さらに、時刻t7において、画素00および画素02の加算信号と画素00および画素02の加算信号とを加算手段113により加算する。以上の時刻t1から時刻t7までの動作により、画素22の露光時間e22をt2-t1、画素02の露光時間e02と画素20の露光時間e20とをt3-t1、画素00の露光時間e00をt4-t1にそれぞれ個別に設定できる。この時、e00:e02:e20:e22=1:1/3:1/3:1/9に制御することにより、前述のように加算画素の空間位置を均等に配列することができる。次に、図7Dおよび図8Dの動作について説明する。なお、図7Dおよび図8Dは、第1の副画素群271内の各画素25において、読み出し部23により光電変換部21の信号を個別に信号蓄積部22に読み出すことにより光電変換部21の露光を個別に開始し、メカシャッタを閉じることにより露光を一斉に終了し、露光前に信号蓄積部22に既に読み出された不要信号を加算手段111、112および113により破棄した後に、読み出し部23により各画素25の光電変換部21の信号を信号蓄積部22へ読み出すことにより、露光時間を画素25毎に個別に設定する場合の動作を示している。まず、時刻t1において、画素00のリセット部1、画素02のリセット部2、画素20のリセット部3および画素22のリセット部4を同時に制御して画素00、画素02、画素20および画素22の光電変換部21をリセットし、画素00の露光を開始する。次に、時刻t2において、時刻t1から時刻t2の間に画素02および画素20の光電変換部21に蓄積された画素信号を読み出し部2および読み出し部3により信号蓄積部22に読み出し、画素02および画素20の露光を開始する。次に、時刻t3において、時刻t1から時刻t3の間に画素22の光電変換部21に蓄積された画素信号を読み出し部4により信号蓄積部22に読み出し、画素22の露光を開始する。そして、時刻t4において、メカシャッタを閉じて画素00、画素02、画素20および画素22の露光を終了する。その後、時刻t5において、信号蓄積部22に読み出された不要信号を加算手段111、112および113により破棄する。そして、時刻t6において、画素00、画素02、画素20および画素22のそれぞれの露光開始時刻時刻t1、時刻t2、時刻t3から時刻t4の間に光電変換部21に蓄積された画素信号を読み出し部1、読み出し部2、読み出し部3、および読み出し部4によりこれらに隣接する信号蓄積部22に読み出す。そして、時刻t7において、列方向に隣接する画素00および画素02の信号蓄積部22に蓄積された画素信号を加算手段111により加算し、また、列方向に隣接する画素20および画素22の信号蓄積部22に蓄積された画素信号を加算手段112により加算する。さらに、時刻t8において、画素00および画素02の加算信号と画素00および画素02の加算信号とを加算手段113により加算する。以上の時刻t1から時刻t8までの動作により、画素00の露光時間e00をt4-t1、画素02の露光時間e02と画素20の露光時間e20とをt4-t2、画素22の露光時間e22をt4-t3にそれぞれ個別に設定できる。この時、e00:e02:e20:e22=1:1/3:1/3:1/9に制御することにより、前述のように加算画素の空間位置を均等に配列することができる。なお、上記実施形態では、副画素群の全ての画素についてリセット部24および読み出し部23が独立に制御可能であるとした。しかし、リセット部24および読み出し部23のいずれかのみが独立に制御可能であってもよい。また、副画素群の少なくとも2つの画素25のリセット部24又は読み出し部23が独立に制御可能であれば、副画素群内にはリセット部24および読み出し部23の少なくともいずれかが共通である画素25が含まれてもよい。この場合の動作について、図9~図10を用いて説明する。図9は本発明の実施形態に係る固体撮像素子3の変形例における動作を説明するタイミングチャートである。図10は同固体撮像素子3の変形例における図10の各タイミングの動作信号の流れを詳細に示す状態遷移図である。なお、図9および図10は、第1の副画素群271内の各画素25において、リセット部24が行方向に並ぶ画素25で共通かつ列方向に並ぶ画素25で独立であり、読み出し部23が列方向に並ぶ画素25で共通かつ行方向に並ぶ画素25で独立である構成において、リセット部24の動作と読み出し部23の動作との組合せにより、露光時間を画素25毎に個別に設定する場合の動作を示している。また、図10においてリセット部1は画素00および画素20に対し共通であり、リセット部2は画素02および画素22に対し共通である。また、読み出し部1は画素00および画素02に共通に対し共通であり、読み出し部3は画素20および画素22に対し共通である。まず、時刻t1において、リセット部1およびリセット部2を同時に制御して画素00、画素02、画素20および画素22の光電変換部21をリセットし、画素00および画素20の露光を開始する。次に、時刻t2において、画素02および画素22に対し共通なリセット部2を制御して画素02および画素22の光電変換部21をリセットし、画素22の露光を開始する。次に、時刻t3において、画素20および画素22に対し共通な読み出し部3を制御して画素20および画素22の光電変換部21の信号を信号蓄積部22に読み出し、画素20および画素22の露光を終了する。次に、時刻t4において、画素02および画素22に対し共通なリセット部2を制御して画素02および画素22の光電変換部21をリセットし、画素02の露光を開始する。さらに、時刻t5において、画素00および画素02に対し共通な読み出し部1を制御して画素00および画素02の光電変換部21の信号を信号蓄積部22に読み出し、画素00および画素02の露光を終了する。そして、時刻t6において、列方向に隣接する画素00および画素02の信号蓄積部22に蓄積された画素信号を加算手段111により加算し、また、列方向に隣接する画素20および画素22の画素信号を加算手段112により加算する。さらに、時刻t7において、画素00および画素02の加算信号と画素00および画素02の加算信号とを加算手段113により加算する。以上の時刻t1から時刻t7までの動作により、画素22の露光時間e22をt3-t2、画素20の露光時間e20をt3-t1、画素02の露光時間e02をt5-t4、画素00の露光時間e00をt5-t1にそれぞれ個別に設定できる。この時、e00:e02:e20:e22=1:1/3:1/3:1/9に制御することにより、前述のように加算画素の空間位置を均等に配列することができる。なお、e00>e02e20、かつ、e20>e22が成り立つならば、各露光時間は任意に設定できる。e00≦e02e20の場合は、e02e20=e00e22を満たす露光時間に設定することができる。実施例1図11は本実施形態の実施例1に係るCCD型固体撮像素子の構成を示す図である。なお、図11の図2および図3A~図3Dと共通の機能を有する構成要素は同じ番号を付して説明を省略する。実施例1に係るCCD型固体撮像素子では、図11に示すように、第1の副画素群271を構成する4つの各画素が、互いに独立に垂直CCD75に信号を読み出すことができる読み出し部71、72、73および74を有している。また、第2の副画素群の各画素は、主画素群26の重心を含み行方向に沿う直線に対して線対称な位置にある第1の副画素群271の各画素と同じ構成となっている。さらに、第3の副画素群の各画素は、主画素群26の重心を含む列方向に沿う直線に対して線対称な位置にある第1の副画素群271の各画素と同じ構成となっている。さらに第4の副画素群の各画素は、主画素群26の重心を含む列方向に沿う直線に対して線対称な位置にある第2の副画素群の各画素と同じ構成となっている。なお、読み出し部71、72、73および74は本実施形態の読み出し部23に対応し、垂直CCD75は本実施形態の信号蓄積部22に対応する。また、読み出し部71、72、73および74のいずれかとこれに隣接する光電変換部21および垂直CCD75の一部が本実施形態の画素25に対応する。光電変換部21は半導体基板表面に形成された埋め込みフォトダイオードであり、図示しないが、半導体基板には半導体基板に所定の電圧を印加することにより光電変換部21の信号を基板方向に引き抜くことができるオーバーフロードレインも形成されている。このオーバーフロードレインは、基板電圧を制御することにより、各画素の光電変換部21の信号を同時にリセットする本実施形態のリセット部24として機能する。加算手段28は、垂直CCD75と水平CCD76との間に存在し、垂直CCD75に読み出された画素信号を、同じ副画素群の画素間で加算する機能を有する。上記の構成により、同じ副画素群の各画素の露光時間を画素別に制御することができるため、露光時間を前述のように適切に設定することにより、図6Cに示すように加算画素の空間位置が均等に配列され、解像度の劣化を抑制することができる。図12は図11の読み出し部71、72、73および74を制御するゲート電極および配線構造を示す図である。図12に示すように、各読み出し部71、72、73および74上には、独立なゲート電極81が配置され、1行の画素に対して2本のゲート配線82が水平方向に配線されている。ゲート電極81とゲート配線82とはコンタクト83により接続されており、共通な読み出し部のゲート電極81に対しては共通なゲート配線82が接続されている。このような構成により、例えば第1の副画素群271について、ゲート配線V1a、V3a、V1bおよびV3bを制御することにより読み出し部71、72、73および74を個別に制御して画素の露光時間を調整し、画素信号の重み付け加算を行うことができる。実施例2図13は本実施形態の実施例2に係るMOS型固体撮像素子の構成を示す図である。なお、図13の図2および図3A~図3Dと共通の機能を有する構成要素は同じ番号を付して説明を省略する。実施例2に係るMOS型固体撮像素子は、図13に示すように、行列方向にマトリクス配置された複数の画素25から構成される画素領域と、2系統のリセット配線91および92と、行選択線93と、画素領域外に設けられリセット配線91および92と行選択線93とを駆動するために駆動パルスを供給する垂直走査部94と、垂直信号線95と、画素25の画素信号を画素25の列単位でAD変換を行うカラムAD回路96と、カラムAD回路96内にあって複数行の画素25の画素信号を加算する垂直加算手段97と、列選択線98と、列選択線98を駆動する水平走査部99と、カラムAD回路96のデジタル信号の出力線である2系統の水平信号線910および911と、水平信号線910および911のデジタル信号を演算処理するデジタル演算部912と、デジタル演算部912の内部にあって複数列の画素25の画素信号を加算する水平加算手段913と、出力部29とで構成されている。ここで、2系統のリセット配線91および92は、それぞれ行方向に隣接する2画素単位で交互に接続されているため、垂直走査部94によりリセット配線91および92を介して1画素置きの画素25の信号レベルを個別の時刻にリセットすることができる。これにより、例えば第1の副画素群271の各画素914、915、916および917の露光時間を個別に設定することができる。また、第2の副画素群の各画素は、主画素群26の重心を含み行方向に沿う直線に対して線対称な位置にある第1の副画素群271の各画素と同じ構成となっている。さらに、第3の副画素群の各画素は、主画素群26の重心を含む列方向に沿う直線に対して線対称な位置にある第1の副画素群271の各画素と同じ構成となっている。さらにまた、第4の副画素群の各画素は、主画素群26の重心を含む列方向に沿う直線に対して線対称な位置にある第2の副画素群の各画素と同じ構成となっている。図14は、図13の画素25の詳細な構成を示す図である。画素25は、図14に示すように、フォトダイオードで構成される光電変換部21、MOSトランジスタである転送トランジスタ102、リセットトランジスタ36、増幅用トランジスタ42および行選択トランジスタ40と、フローティングディフュージョンFDである信号蓄積部22とから構成される。転送トランジスタ102のゲートには読み出しゲート配線101が接続され、リセットトランジスタ36のゲートには2系統のリセット配線91および92のいずれかが接続される。行選択トランジスタ40のゲートには行選択線93が接続される。なお、転送トランジスタ102は本実施形態の読み出し部23に対応し、リセットトランジスタ36は本実施形態のリセット部24に対応する。このような構成により、リセットトランジスタ36をON状態にし、かつ転送トランジスタ102をON状態にすることにより光電変換部21と信号蓄積部22とをリセットすると同時に露光を開始することができる。そして、リセットトランジスタ36をOFF状態にし、かつ転送トランジスタ102をON状態にすることにより信号蓄積部22に画素信号を読み出して露光を終了することができる。リセットトランジスタ36には画素25によって異なる系統のリセット配線が接続されているため、同一行の画素25の露光時間を個別に設定することができる。個別の露光時間で蓄積された画素信号は、所定のタイミングで行選択トランジスタ40をON状態にすることにより増幅用トランジスタ42を介して垂直信号線95に非破壊に読み出され、カラムAD回路96でデジタルデータに変換される。カラムAD回路96では内部の垂直加算手段97により同じ副画素群で同じ列の画素25の信号同士が加算される。さらに、加算された信号は、2系統の水平信号線910および911に読み出されて水平信号線毎にデジタル演算部の水平加算手段913により同じ副画素群で同じ行の画素25の信号同士が加算される。これにより、同じ副画素群の各画素の露光時間を個々に調整することにより得られる任意の係数で、同じ副画素群の各画素の信号を重み付け加算することができる。以上、本発明の固体撮像素子および固体撮像装置について、実施形態に基づいて説明したが、本発明は、この実施の形態に限定されるものではない。本発明の要旨を逸脱しない範囲内で当業者が思いつく各種変形を施したものも本発明の範囲内に含まれる。また、発明の趣旨を逸脱しない範囲で、複数の実施の形態における各構成要素を任意に組み合わせてもよい。例えば、上記実施形態において、可視光を入力する固体撮像素子を対象として説明したが、画素に代えて光や放射線などの外部から入力される電磁波に対して感応性をする単位構成要素を画素としてライン状もしくはマトリクス状に複数個配列してなる物理量分布検知用の撮像装置の全てに、上記実施形態が適用できることは言うまでもない。また、上記実施形態では加算画素の空間位置を均等に配列均等配列するために重み付け係数の比として1:1/3:1/3:1/9を挙げたが、この比の近似値を用いることで読み出し部やリセット部の制御を簡略化しても良い。また、重み付け係数を可変することにより各画素の露光時間を調整して、加算画素の座標を均等配列から意図的にずらすことにより、撮影シーンに合わせて解像度を調整したり、輪郭強調を行ったりする画像処理を行っても良い。また、画素配列が不均等なモニター表示装置、プリンターの場合、固体撮像素子の各画素の露光時間を調整して加算画素配列が出力装置の画素配列に近くなるようにすることで、解像度を最適化することも望ましい。また、上記実施形態では露光を最初に開始する手段と露光を最後に終了する手段として、リセット部または読み出し部の制御を主に用いたが、制御信号によるメカシャッタの開閉の制御を用いても良い。"