"同期電動機の端子電圧に基づき、前記同期電動機の磁極位置情報を算出し、その磁極位置情報に応じてインバータの出力相を切替えるインバータの制御方法であって、波形補正部において、前記インバータの上下アームの半導体素子に出力されるゲート信号の立ち上がりエッジおよび立ち下がりエッジを前記端子電圧の補正開始タイミングとし、前記同期電動機の巻線リアクタンス,インバータに入力される直流電流,およびインバータに入力される直流電圧から端子電圧の補正時間の長さを導出して、前記補正開始タイミングと補正時間の長さから前記端子電圧の補正期間を導出し、同期電動機の端子電圧に対して前記端子電圧の補正期間にゲインを乗算した補正端子電圧を出力し、この補正端子電圧に基づいて磁極位置情報を算出し、この磁極位置情報に応じてインバータの出力相を切替えることを特徴とするインバータの制御方法。前記波形補正部は、エッジパルス生成手段で、前記端子電圧の補正開始タイミングに相当するゲート信号エッジパルスを導出し、ワンショットパルス発生手段で、前記ゲート信号エッジパルスと、前記端子電圧の補正時間の長さと、に基づいて導出された前記端子電圧の補正期間に相当するワンショットパルスを出力し、ゲイン調整手段で端子電圧に予め定められたゲインを乗算してゲイン出力信号を導出し、切替手段で端子電圧とゲイン出力信号とをスイッチにより前記ワンショットパルスの出力信号に応じて切替えて前記補正端子電圧を導出することを特徴とする請求項1記載のインバータの制御方法。前記波形補正部は、演算装置で前記端子電圧の補正期間に相当するワンショットパルスを算出し、ゲイン調整手段で端子電圧に予め定められたゲインを乗算してゲイン出力信号を導出し、切替手段で端子電圧とゲイン出力信号とを前記ワンショットパルスの出力信号に応じて切替えて前記補正端子電圧を導出することを特徴とする請求項1記載のインバータの制御方法。前記波形補正部は、演算装置により前記補正端子電圧を算出することを特徴とする請求項1記載のインバータの制御方法。前記波形補正部は、複数のゲイン調整手段により、異なる設定のゲインを端子電圧に乗算してそれぞれゲイン出力信号を出力し、そのゲイン出力信号の中から前記同期電動機の固定子巻線に誘起する誘起電圧レベルに応じたゲイン出力信号を選択して前記切替手段に出力することを特徴とする請求項2または3記載のインバータの制御方法。前記波形補正部は、演算装置により端子電圧を入力変数とした関数を演算して前記誘起電圧レベルに応じたゲインに調整することを特徴とする請求項4記載のインバータの制御方法。インバータ制御部の積分回路1においては、理想的な力率を実現するために、内部誘起電圧eのみを積分することが望ましい。しかしながら、従来において積分回路1で積分される値は同期電動機の端子電圧Vであり、この端子電圧Vは内部誘起電圧eと同期電動機の固定子巻線に流れる電流Iと同期電動機の巻線インピーダンスZで表すと下記1式となる。すなわち、電圧検出器1により同期電動機の端子電圧Vを検出し、その同期電動機の端子電圧Vを積分した場合、同期電動機の巻線インピーダンスZによる電圧を含んだ値を積分してしまうこととなる。そのため、理想的な検出位相に対して、上記1式中のZI分ずれた位相を論理回路3に出力してしまい、本来、力率1として効率よくインバータINVを駆動させるつもりが、負荷電流によって力率が悪化し、最悪の場合脱調する可能性が生じる。また、前記の課題を解決するために磁極位置情報の位相調整を行う場合、以下に示すような問題が生じる。磁極位置情報の位相調整の手法としては、磁極位置情報の波形をAD変換して演算装置例えば、CPU等に取り込み、その磁極位置情報の波形の補正を行いDA変換して出力する方法や、演算装置において位相調整時間を演算し、その位相調整時間に相当するパルスを外部ハードウェアに出力して磁極位置情報の位相調整を行う方法等が挙げられる。しかしながら、いずれの場合でも演算装置を使用するため演算装置に負担がかかる。同期電動機Mが高速で回転する場合は、この演算装置の負担による影響が顕著に現れ、主の回転制御を圧迫制御の遅れ等してしまう。さらに、位相調整および主の回転制御等で満足な性能を得るためには、演算装置の負担の増加に伴い高性能な演算装置を選択する必要がある。しかし、そのような演算装置は高価であるため、コストアップに繋がってしまう。以上示したようなことから、同期電動機のインバータ制御部においては、演算装置に大きな負担をかけることなく、同期電動機の巻線インピーダンスによる磁極位置情報の位相誤差を補正することが課題となる。本発明の一態様は、同期電動機の端子電圧に基づき、前記同期電動機の磁極位置情報を算出し、その磁極位置情報に応じてインバータの出力相を切替えるインバータの制御方法であって、波形補正部において、前記インバータの上下アームの半導体素子に出力されるゲート信号の立ち上がりエッジおよび立ち下がりエッジを前記端子電圧の補正開始タイミングとし、前記同期電動機の巻線リアクタンス,インバータに入力される直流電流,およびインバータに入力される直流電圧から端子電圧の補正時間の長さを導出して、前記補正開始タイミングと補正時間の長さから前記端子電圧の補正期間を導出し、同期電動機の端子電圧に対して前記端子電圧の補正期間にゲインを乗算した補正端子電圧を出力し、この補正端子電圧に基づいて磁極位置情報を算出し、この磁極位置情報に応じてインバータの出力相を切替えることを特徴とする。本発明の別の態様によれば、前記波形補正部は、エッジパルス生成手段で、前記端子電圧の補正開始タイミングに相当するゲート信号エッジパルスを導出し、ワンショットパルス発生手段で、前記ゲート信号エッジパルスと、前記端子電圧の補正時間の長さと、に基づいて導出された前記端子電圧の補正期間に相当するワンショットパルスを出力し、ゲイン調整手段で端子電圧に予め定められたゲインを乗算してゲイン出力信号を導出し、切替手段で端子電圧とゲイン出力信号とをスイッチにより前記ワンショットパルスの出力信号に応じて切替えて前記補正端子電圧を導出することを特徴とする。また、本発明の別の態様によれば、前記波形補正部は、演算装置で前記端子電圧の補正期間に相当するワンショットパルスを算出し、ゲイン調整手段で端子電圧に予め定められたゲインを乗算してゲイン出力信号を導出し、切替手段で端子電圧とゲイン出力信号とを前記ワンショットパルスの出力信号に応じて切替えて前記補正端子電圧を導出することを特徴とする。また、本発明の別の態様によれば、前記波形補正部は、演算装置により前記補正端子電圧を算出することを特徴とする。また、本発明の別の態様によれば、前記波形補正部は、複数のゲイン調整手段により、異なる設定のゲインを端子電圧に乗算してそれぞれゲイン出力信号を出力し、そのゲイン出力信号の中から前記同期電動機の固定子巻線に誘起する誘起電圧レベルに応じたゲイン出力信号を選択して前記切替手段に出力することを特徴とする。また、本発明の別の態様によれば、前記波形補正部は、演算装置により端子電圧を入力変数とした関数を演算して前記誘起電圧レベルに応じたゲインに調整することを特徴とする。以上の説明で明らかなように、本発明によれば、波形補正部から出力される補正端子電圧は、同期電動機の巻線インピーダンスによるサージ電圧が抑制され、内部誘起電圧と近い信号となる。その結果、この補正端子電圧を積分回路において積分して得られた磁極位置情報の位相の誤差は抑制され、インバータを効率よく駆動でき力率1に近い力率で駆動でき、脱調の恐れを抑制することが可能となる。また、積分回路から出力された磁極位置情報の位相を調整する補正と比べて、波形補正部をアナログ回路で構成することが可能となり、演算装置の負担を軽減させることが可能となる。また、波形補正部の動作を演算装置で行った場合でも、補正端子電圧を算出するのに用いる変数はインバータに入力される直流電流のみ、またはインバータに入力される直流電流および直流電圧のみであるため、演算装置の負担を軽減させることが可能となる。その結果、同期電動機が高速回転用途であっても、演算装置の負担が大きくなって同期電動機の回転制御を圧迫制御の遅れ等することを防止することができる。さらに、演算装置に高性能なものを選択する必要がないため、インバータ制御装置を低コスト化することが可能となる。[実施形態1]図1において、符号Vdcは直流電圧、符号INVは前記直流電圧Vdcを交流に変換するインバータ、符号MはインバータINVから電力が供給される負荷としての同期電動機例えば、PMモータ;以下、PMモータと称する、符号DCCTはインバータINVに入力される直流電流Idcを検出する電流検出器、符号1は前記PMモータMの端子電圧例えば、u相の端子電圧Ucを検出する電圧検出器、を示す。前記の端子電圧Ucは、後述する波形補正部4において、直流電流Idc,ゲート信号G等を基に、PMモータMの巻線インピーダンスの影響による誤差分が補正された補正端子電圧Ucに変換される。そして、その補正端子電圧Ucは、積分回路2において積分され、磁極位置情報として論理回路3に出力される。この論理回路3では、前記磁極位置情報を基にPMモータMの内部誘起電圧eと同期したゲート信号例えば、3相のPMモータMの場合、120°通電パターンのゲート信号Gが生成され、インバータINVに出力される。ここで、まず、前記波形補正部4内部における端子電圧Ucの信号波形処理の流れを説明する。図2は、1段目にPMモータMの内部誘起電圧eおよびモータ電流Iu、2段目にu相の端子電圧Uc、3段目にゲート信号エッジパルス、4段目にワンショットパルス、5段目にゲイン調整部から出力されるゲイン出力信号Uc ́、6段目に波形補正部4から出力される補正端子電圧Uc、の波形の一例を示すタイムチャートである。なお、図2ではu相の端子電圧Ucの信号波形処理のみを示したが、例えば3相のPMモータMの場合、v相,w相においても同様の信号波形処理が行われるものとする。内部誘起電圧eおよびモータ電流Iuが図2の1段目に示すような波形の場合、モータ電流Iuが矩形波であるため、インバータINVの半導体素子の転流時に大きなサージ電圧が発生する。そのため、端子電圧Ucは、図2の2段目に示すような、内部誘起電圧eにサージ電圧が上乗せされた波形となる。このサージ電圧を除去することが本発明における波形補正部4の目的となる。サージ電圧が発生するタイミングと発生時間の長さは、インバータINVの半導体素子が転流するタイミングと転流時間tcに相当する。そのため、インバータINVの半導体素子が転流するタイミングと、転流時間tcにより、転流サージ電圧が発生する期間タイミングと発生時間の長さを導出できる。サージ電圧が発生するタイミングは、インバータINVの上下アームの半導体素子に出力されるゲート信号例えば、Gu,Gxの立ち上がりエッジおよび立ち下がりエッジの両方のタイミングに相当する。このサージ電圧が発生するタイミングインバータINVの半導体素子が転流するタイミングを表したタイムチャートが図2の3段目の波形ゲート信号エッジパルスとなる。なお、ゲート信号エッジパルスは、サージ電圧が発生するタイミングでは0レベルの信号となり、その他の期間は1レベルの信号となる。また、サージ電圧の発生時間の長さに相当する転流時間tcは、下記4式により算出することができる。一般的に、リアクタンスをL、回路を流れる電流の時間変化量をdiとした場合、誘起電圧vは上記2式で表すことができ、この上記2式を変形すると上記3式となる。この上記3式のdtを本実施形態1におけるインバータINVの半導体素子の転流時間tcとした場合、電流の時間変化量diはインバータ入力電流Idc,誘起電圧vはインバータ入力電圧Vdc,リアクタンスLはPMモータMの2相分の巻線リアクタンス,に相当するため上記4式が成立する。前記ゲート信号エッジパルスと、上記4式の転流時間tcを用いて図2の4段目の波形ワンショットパルスを発生させる。ただし、リアクタンスLについては概知、インバータ入力電圧Vdcについては概知もしくは電圧検出器1等により検出を行って値を取得するものとする。また、インバータ入力電流Idcは図1のとおり電流検出器DCCTにより検出を行うものとする。図1に示した波形補正部4内部では、端子電圧Ucに予め定められたゲインを乗算したゲイン出力信号Uc ́図2の5段目のゲイン出力信号が生成される。そして、波形補正部4から、図2の4段目のワンショットパルスの発生期間1レベルの期間はゲイン出力信号Uc ́を出力し、ワンショットパルスが発生していない期間0レベルの期間は端子電圧Ucをそのまま出力する。この波形補正部4から積分回路2に出力される補正端子電圧Ucは、図2の6段目に示すような、サージ電圧が抑制された内部誘起電圧eに近い波形として出力される。そのため、この補正端子電圧Ucを積分して生成される磁極位置情報は、u相のPMモータMの巻線のインピーダンスZによる位相の誤差が抑制された信号となる。次に、図2の各段に示した波形を生成する手段について説明する。図3は、本実施形態1における波形補正部4の一例を示す構成図である。図3に示すように波形補正部4はエッジパルス生成部5と、ワンショットパルス発生部6と、補正電圧生成部7と、を備える。前記エッジパルス生成部5は、OR回路8と,CR回路9と,NOT回路10と,EX-OR回路11と,を備える。そして、OR回路8には、インバータINVのu相の半導体素子に出力されるゲート信号Gu,Gxが入力され、論理和の出力信号ゲート信号Gu,Gxのうち少なくとも一方が1レベルの信号の期間1レベルの出力信号を得る。このOR回路8の論理和の出力信号は、CR回路9とEX-OR回路11に出力される。前記CR回路9とNOT回路10は遅延回路を構成し、OR回路8から出力された論理和信号を一定時間遅らせて反転させた信号をEX-OR回路11に出力する。そして、OR回路8からの論理和の出力信号と、NOT回路10から出力された信号と、を入力したEX-OR回路11は、排他論理和信号2つの入力信号が一致した期間0レベルの信号を出力し、2つの信号が一致しない期間1レベルの信号を出力する。その結果、EX-OR回路11エッジパルス生成部4から出力された排他論理和信号は、図2の3段目に示すような波形のゲート信号エッジパルスとなる。前記ワンショットパルス発生部6は、タイマIC例えば、555系列のタイマIC12と、外付けのCR回路13と、を備える。555系列に代表されるタイマICは外部から入力されるエッジ信号に対して、外付けのCR回路もしくはコントロール端子に入力される電圧により定められたパルス幅のワンショットパルスを発生させるものである。本実施形態1では、外部から入力されるエッジ信号にゲート信号Gu,Gxから導出されたゲート信号エッジパルスが適用される。一方、パルス幅は、外付けのCR回路13と、電流検出器DCCTにより検出された直流電流Idcと、を利用して上記4式の転流時間tcサージ電圧発生期間に相当するインバータINVの半導体素子の転流時間tcを実現させる。その結果、タイマIC12ワンショットパルス発生部6から出力される信号は図2の4段目に示すような波形のワンショットパルスとなる。なお、前記4式中のリアクタンスLは概知、入力電圧Vdcは概知もしくは検出により取得するものとする。前記補正電圧生成部7は、ゲイン調整回路14と、スイッチ15と、を備え、端子電圧Ucは、ゲイン調整回路14とスイッチ15とに入力される。ゲイン調整手段となるゲイン調整回路14に入力された端子電圧波形Ucは、ゲイン調整回路14例えば、ゲイン調整回路14内のオペアンプにより予め決定されたゲインが乗算され、ゲイン出力信号Uc ́としてスイッチ15に出力される。このゲイン出力信号Uc ́は図2の5段目に示すような波形となる。また、スイッチ15には、ワンショットパルスが入力され、このワンショットパルスによりスイッチ15が切替えられて、端子電圧波形Ucとゲイン出力信号Uc ́との切替手段となる。すなわち、スイッチ15には端子電圧Ucとゲイン出力信号Uc ́が入力され、ワンショットパルスが0レベルの期間、端子電圧Ucを出力し、ワンショットパルスが1レベルの期間、ゲイン出力信号Uc ́を出力する。その結果、補正電圧生成部7から出力される信号は、図2の6段目に示したような波形の補正端子電圧Ucとなる。なお、本実施形態1では、波形補正部4をu相についてのみ図面をもとに詳細に説明したが、v相,w相についてもu相と同様に構成され、同様の動作が行われる。上記のように波形補正部4を構成することにより、波形補正部4から出力される補正端子電圧Ucは、PMモータMの巻線インピーダンスZによるサージ電圧が抑制され、前記1式における内部誘起電圧eと近い信号となる。その結果、この補正端子電圧Ucを積分回路2において積分して得られた磁極位置情報の位相の誤差は抑制され、インバータINVを効率よく駆動でき力率1に近い力率で駆動でき、脱調の恐れを抑制することが可能となる。また、積分回路2から出力された磁極位置情報の位相を調整する補正に比べて、波形補正部4をアナログ回路で構成することが可能となり、演算装置の負担を軽減させることが可能となる。その結果、PMモータMが高速回転用途であっても、演算装置の負担が大きくなりPMモータMの回転制御を圧迫制御の遅れ等することを防止することができる。また、演算装置に高性能なものを選択する必要がなく、本実施形態1における波形補正部4のハードウェア構成は比較的安価で簡素な部品で構築可能なため、インバータ制御部として低コスト化することが可能となる。[実施形態2]次に、本発明におけるインバータ制御部の他例を説明する。本実施形態2におけるインバータ制御部は、波形補正部4に演算装置例えば、CPU等16が用いられる。図4Aは本実施形態2における波形補正部4の一例を示す構成図である。図4に示すように、波形補正部4には、演算装置16と、補正電圧生成部7ゲイン調整回路14と、スイッチ15とが備えられ、その演算装置16にはゲート信号Gu,Gxと直流電流Idcとが取り込まれる。なお、直流電流Idcは演算装置16のAD変換部17に入力され、アナログ信号からデジタル信号に変換されて演算に用いられる。前記演算装置16では、ゲート信号Gu,Gxと直流電流Idcと、直流電圧Vdcと、モータ巻線リアクタンスL実施形態1と同様にリアクタンスLは概知、直流電流Vdcは概知もしくは検出により取得するを用いて、実施形態1におけるエッジパルス生成部5とワンショットパルス発生部6での動作を演算装置16により行い、演算装置16からスイッチ15にワンショットパルスを出力する。補正電圧生成部7ゲイン調整回路14およびスイッチ15の構成および動作については実施形態1と同様である。図4Bは本実施形態2における波形補正部4の他例を示す構成図である。ここで使用される演算装置16は、補正端子電圧UcをDA変換部18でデジタル信号からアナログ信号に変換して出力し、端子電圧UcをAD変換部19でアナログ信号からデジタル信号に変換して入力し、演算に用いる。図4Bに示すように、波形補正部4は演算装置16を備え、その演算装置16にはゲート信号Gu,Gxと直流電流Idcと端子電圧Ucと、が取り込まれる。なお、直流電流Idcは図4Aと同様に演算装置16のAD変換部17に入力され、アナログ信号からデジタル信号に変換されて波形補正演算に用いられる。また、前記演算装置16では、ゲート信号Gu,Gxと直流電流Idcと端子電圧Ucと、直流電圧Vdcと、モータ巻線リアクタンスL実施形態1と同様にリアクタンスLは概知、直流電流Vdcは概知もしくは検出により取得するを用いて、実施形態1におけるエッジパルス生成部5とワンショットパルス発生部6と補正電圧生成部7における動作が演算装置16によって行われ、演算装置16から積分回路2に補正端子電圧Ucが出力される。なお、この補正端子電圧Ucは演算装置16のDA変換部18でデジタル信号からアナログ信号に変換された信号となる。上記のように波形補正部4を構成することにより、実施形態1と同様に、波形補正部4から出力される補正端子電圧Ucは、上記1式における内部誘起電圧eと近い、モータ巻線インピーダンスによるサージ電圧が抑制された信号となる。その結果、この補正端子電圧Ucを積分して得られる磁極位置情報の位相誤差は抑制され、インバータINVを効率よく駆動できる力率1に近い力率で駆動できるとともに、脱調の恐れを抑制することが可能となる。また、本実施形態2では、波形補正部4に演算装置16を用いて補正端子電圧Ucを算出するものの、積分回路2から出力された磁極位置情報の位相を調整する従来の補正とは異なり、補正端子電圧Ucを算出するのに用いる変数は直流電流Idcのみ、または直流電流Idcおよび直流電圧Vdcのみであるため、演算装置16の負担を軽減させることができる。また、波形補正部4に演算装置16を用いることにより、精密な端子電圧Ucの波形補正を行うことができる。[実施形態3]次に、本発明のインバータ制御部の波形補正部4の他例を説明する。実施形態1では図2の5段目に示すゲイン出力信号Uc ́を算出するために予め設定された一つのゲインのみを使用したが、ゲイン出力信号Uc ́はできるだけ巻線に誘起する内部誘起電圧eのレベルに近いほうが望ましい。図5は、本実施形態3における波形補正部4の補正電圧生成部7の一例を示す構成図である。図5に示すように、補正電圧生成部7は、ゲイン調整回路A2~Axとセレクタ20とスイッチ15とを有する。そして、端子電圧Ucはスイッチ15とそれぞれのゲイン調整回路A2~Axに出力される。ゲイン調整回路A2~Axは、異なるゲインがそれぞれ設定され、端子電圧Ucにそれぞれのゲインを乗算し、ゲイン出力信号Uc1 ́,Uc2 ́Ucx ́としてセレクタ20に出力する。そのセレクタ20には誘起電圧レベル例えば、ピーク値や実効値もしくは回転数情報が入力され、その誘起電圧レベルに応じて選択されたゲイン出力信号例えば、Uc1 ́がスイッチ15に出力される。スイッチ15は実施形態1と同様に、ワンショットパルスが1レベルの期間、ゲイン出力信号例えば、Uc1 ́を出力し、ワンショットパルスが0レベルの期間、端子電圧Ucをそのまま出力する。このスイッチ15から出力された信号が補正端子電圧Ucとなる。上記のように補正電圧生成部7を構成することにより、実施形態1,2と同様の作用効果を奏する。また、ゲイン調整回路を複数備えることにより、実施形態1,2よりも精密な端子電圧の波形補正を行うことができ、補正端子電圧Ucを、より内部誘起電圧eに近い値とすることができる。なお、本実施形態3における波形補正部4の補正電圧生成部7は、演算装置で構成してもよい。演算装置16を適用した場合、ゲイン調整は、端子電圧Ucを入力変数とした関数として演算を行うことにより、アナログ回路を適用した場合と比べてより精密な端子電圧Ucの波形補正を行うことが可能となる。本実施形態3では、u相の端子電圧の補正電圧生成部7のみを説明したが、v相,w相においても、u相と同様に構成される。以上、本発明において、記載された具体例に対してのみ詳細に説明したが、本発明の技術思想の範囲で多彩な変形および修正が可能であることは、当業者にとって明白なことであり、このような変形および修正が特許請求の範囲に属することは当然のことである。例えば、実施形態1では、タイマIC等を備えた波形補正部4について説明したが、集積回路等を利用せずに波形補正部4を構成した場合ICではなくトランジスタの組み合わせによる回路構成等においても、同様の作用効果が得られることは自明である。"