半導体層上に形成された第1MISトランジスタ及び第2MISトランジスタを備える半導体装置において、前記第1MISトランジスタは、前記半導体層が素子分離膜に囲まれた第1活性領域と、前記第1活性領域上に第1ゲート絶縁膜を介して形成された第1ゲート電極とを有し、前記第2MISトランジスタは、前記半導体層が前記素子分離膜に囲まれた第2活性領域と、前記第2活性領域上に第2ゲート絶縁膜を介して形成された第2ゲート電極とを有し、前記第2ゲート絶縁膜の膜厚は、前記第1ゲート絶縁膜の膜厚よりも小さく、前記第2MISトランジスタは、少なくとも前記第2ゲート電極の下方において、前記第2活性領域と前記素子分離膜との境界部上に、前記素子分離膜の側面を覆う保護絶縁膜を有することを特徴とする半導体装置。請求項1の半導体装置において、前記素子分離膜の上面は、前記半導体層の上面よりも突出し、前記保護絶縁膜は、前記素子分離膜の側面を覆うように形成されていることを特徴とする半導体装置。請求項1又は2の半導体装置において、前記保護絶縁膜は、前記第2ゲート電極の下方のみに形成されていることを特徴とする半導体装置。請求項1又は2の半導体装置において、前記保護絶縁膜は、前記第2活性領域と前記素子分離膜との境界部全体に渡って形成されていることを特徴とする半導体装置。請求項1~4のいずれか1つの半導体装置において、前記第2ゲート電極の下方の前記保護絶縁膜は、前記第2ゲート絶縁膜上に位置することを特徴とする半導体装置。請求項1~4のいずれか1つの半導体装置において、前記第2ゲート電極の下方の前記保護絶縁膜は、前記第2ゲート絶縁膜と隣接することを特徴とする半導体装置。請求項1~6のいずれか1つの半導体装置において、前記保護絶縁膜は、窒素を含む膜であることを特徴とする半導体装置。請求項1~7のいずれか1つの半導体装置において、前記第2ゲート絶縁膜は、シリコン酸化膜、シリコン酸窒化膜、シリコン窒化膜、アルミニウム酸化膜及びハフニウム酸化膜のいずれかであることを特徴とする半導体装置。請求項1~8のいずれか1つの半導体装置において、前記第1ゲート電極及び前記第2ゲート電極は、多結晶シリコン膜及び金属膜の少なくとも一方を含む単層膜又は積層膜であることを特徴とする半導体装置。半導体層上部に埋め込まれ且つ前記半導体層上面よりも突出する素子分離膜を形成し、前記素子分離膜によって囲まれた前記半導体層からなる第1活性領域及び第2活性領域を形成する工程aと、前記第1活性領域上に、第1ゲート絶縁膜を形成する工程bと、前記第2活性領域上に絶縁膜を形成した後、前記絶縁膜を選択的に除去することにより、前記第2活性領域と前記素子分離膜との境界部上に、前記素子分離膜の側面を覆う保護絶縁膜を形成する工程cと、前記工程cの前又は後に、前記第2活性領域上に、第2ゲート絶縁膜を形成する工程dと、前記工程b、c及びdの後に、前記第1活性領域上及び前記第2活性領域上に導電膜を形成する工程eと、前記導電膜、前記第1ゲート絶縁膜及び前記第2ゲート絶縁膜を選択的に除去することにより、前記第1活性領域上に前記第1ゲート絶縁膜を介して前記導電膜からなる第1ゲート電極を形成すると共に、前記第2活性領域上に前記第2ゲート絶縁膜を介して前記導電膜からなる第2ゲート電極を形成する工程fとを備え、前記第2ゲート絶縁膜は、前記第1ゲート絶縁膜よりも膜厚が小さいことを特徴とする半導体装置の製造方法。請求項10の半導体装置の製造方法において、前記工程cは、前記絶縁膜として、下層絶縁膜及び上層絶縁膜をこの順に形成する工程と、前記第2活性領域上の前記上層絶縁膜をエッチングし、前記第2活性領域と前記素子分離膜との境界部上に、前記下層絶縁膜の側面を覆う部分の前記上層絶縁膜を残存させる工程と、前記下層絶縁膜の側面を覆う部分の前記上層絶縁膜をマスクとして前記下層絶縁膜をエッチングし、前記第2活性領域と前記素子分離膜との境界部上に、前記素子分離膜の側面を覆う部分の下層絶縁膜を残存させて前記保護絶縁膜とする工程とを含むことを特徴とする半導体装置の製造方法。請求項11の半導体装置の製造方法において、前記工程cの前記絶縁膜を形成する工程において、前記下層絶縁膜を形成する前に第2下層絶縁膜を形成し、前記工程cの前記下層絶縁膜をエッチングする工程において、前記素子分離膜の側面に代えて前記第2下層絶縁膜の側面を覆う部分の下層絶縁膜を残存させるようにし、前記工程cは、前記第2下層絶縁膜の側面を覆う部分の前記下層絶縁膜をマスクとして前記第2下層絶縁膜をエッチングし、前記下層絶縁膜に覆われた部分の前記第2下層絶縁膜を残存させる工程を更に含むことを特徴とする半導体装置の製造方法。前記請求項11又は12の半導体装置の製造方法において、前記上層絶縁膜のエッチングは異方性エッチングであり、前記下層絶縁膜のエッチングは等方性エッチングであることを特徴とする半導体装置の製造方法。請求項11~13のいずれか1つの半導体装置の製造方法において、前記下層絶縁膜は、窒素を含む膜であることを特徴とする半導体装置の製造方法。請求項10~14のいずれか1つの半導体装置の製造方法において、前記工程dは、前記工程cの前に行なうことを特徴とする半導体装置の製造方法。請求項10~14のいずれか1つの半導体装置の製造方法において、前記工程dは、前記工程cの後に行なうことを特徴とする半導体装置の製造方法。請求項10~15のいずれか1つの半導体装置の製造方法において、前記工程cにおいて、前記第1活性領域上及び前記第2活性領域上に亘って前記絶縁膜を形成した後、前記第1活性領域上の部分の前記絶縁膜を除去することを特徴とする半導体装置の製造方法。請求項10~17のいずれか1つの半導体装置の製造方法において、前記工程fの後に、前記第1ゲート電極下方部分及び前記第2ゲート電極下方部分以外の前記保護絶縁膜を除去する工程を更に備えることを特徴とする半導体装置の製造方法。請求項10~18のいずれか1つの半導体装置の製造方法において、前記第2ゲート絶縁膜は、シリコン酸化膜、シリコン酸窒化膜、アルミニウム酸化膜又はハフニウム酸化膜であることを特徴とする半導体装置の製造方法。請求項10~19のいずれか1つの半導体装置の製造方法において、前記第1ゲート電極及び前記第2ゲート電極は、多結晶シリコン膜及び金属膜の少なくとも一方を含む単層膜又は積層膜であることを特徴とする半導体装置の製造方法。半導体装置は、ゲート絶縁膜の膜厚が互いに異なる複数のトランジスタを有する場合がある。例えば、不揮発性メモリが搭載されたシステムLSIは、例えばフラッシュメモリを駆動させるための高耐圧系トランジスタゲート絶縁膜が相対的に厚いトランジスタと、SRAMを構成する低耐圧系トランジスタゲート絶縁膜が相対的に薄いトランジスタとを同一基板上に備える。ここで、高耐圧系トランジスタの形成は比較的サーマルバジェットが大きくなるので、低耐圧系トランジスタのオフリーク低減が困難となる。本願発明者らは、ゲート絶縁膜の膜厚が互いに異なる複数のトランジスタを有する半導体装置に前記の半導体装置10の構造を適用した場合について検討し、特にゲート絶縁膜が薄い側のトランジスタにおいて、オフリークが増加することを見出した。また、ゲート幅が小さいトランジスタにおけるオフリークが増加し、ゲート幅の微細化が困難になることを見出した。また、ソース領域15、ドレイン領域16及びチャネル領域17の周囲を囲むように、素子分離膜12の側面を覆うシリコン窒化膜18が形成されていると、接合リーク不良が増加することを見出した。以上に鑑み、本開示の目的は、ゲート絶縁膜の膜厚が互いに異なる複数のトランジスタを有する半導体装置において、微細化してもオフリーク等のリークの増加を抑制できる半導体装置及びその製造方法を実現することである。前記の目的を達成するために、本願発明者らは種々の検討を行ない、以下の知見を得た。まず、ゲート絶縁膜の膜厚が異なる複数のトランジスタは、図19a~dのようにして形成される。ここで、領域Aに、領域Bよりも薄いゲート絶縁膜を有するトランジスタを形成するものとする。図19aには、領域A及び領域Bについて活性領域11を囲む素子分離膜12が形成され、素子分離膜12と活性領域11との境界部に、シリコン酸化膜19及びシリコン窒化膜18がこの順に積層された様子が示されている。これは、図18a及びbに示す半導体装置の製造工程ゲート電極14を形成する前までの工程と同様にして形成すればよい。続いて、図19bに示すように、熱酸化により、領域Bにおけるゲート絶縁膜となる厚い酸化膜20図18bのゲート絶縁膜シリコン窒化膜18に比べて厚い酸化膜を形成する。この際、素子分離膜12の側面を覆うシリコン窒化膜18が酸化され、薄くなる又は消失することがある図19bでは、シリコン窒化膜18が薄くなった場合を示している。続いて、図19cに示すように、領域B上を覆うレジスト21を形成し、領域A上の厚い酸化膜20を例えばウェットエッチングにより除去する。このとき、領域A上に残存しているシリコン窒化膜18は、リフトオフされて消失する。また、シリコン酸化膜19はエッチングされて除去される。また、領域Aにおける素子分離膜12もエッチングを受け、膜厚が減少膜減りすることになる。続いて、図19dに示すように、領域Aにおいて露出した活性領域11上に、厚い酸化膜20に比べて薄いゲート絶縁膜23を形成する。更に、領域A上及び領域B上に多結晶シリコン膜を形成してパターニングすることにより、それぞれゲート電極14を形成する。領域Aにおける素子分離膜12と活性領域11との境界付近を図20に拡大して示す。図20に示すように、素子分離膜12の膜減りに伴い、素子分離膜12の端部付近において基板掘れ22が発生し、活性領域11の上面よりも低い位置にまでゲート電極14の導電膜が入り込んでいる。当該基板掘れ22の部分において、活性領域11の側面には、チャネル領域17の中央部に比べて薄い酸化膜ゲート絶縁膜23が形成される膜厚の違いは、基板掘れ22の部分とチャネル領域17の中央部とではSiの結晶方位が異なるので、酸化膜の成長レートが異なることによって生じる。この結果、チャネル領域17の中央部に構成されるトランジスタに加えて、これよりもゲート絶縁膜が薄い寄生トランジスタが基板掘れ22の部分に構成されてしまう。また、素子分離膜12の側面を覆う絶縁膜が消失しているので、活性領域11の端部24における電解集中を抑制する効果は無くなっている。従って、端部24に形成された寄生トランジスタによりサブバンプが発生し、オフリークが増加する。更に、端部22に電界が集中することにより狭チャネル効果が大きくなり、特にゲート幅が小さいトランジスタにおいてオフリークが増加するので、ゲート幅の微細化が困難になる。また、ソース領域15、ドレイン領域16及びチャネル領域17の周囲を囲むように、素子分離膜12の側面を覆うシリコン窒化膜18を形成すると、活性領域11に加わる応力が大きくなる。この結果、活性領域11に結晶欠陥が増加し、接合リーク不良が発生する。以上の知見を基に、半導体層上に形成された第1MISトランジスタ及び第2MISトランジスタを備える本開示の半導体装置は、第1MISトランジスタは、半導体層が素子分離膜に囲まれた第1活性領域と、第1活性領域上に第1ゲート絶縁膜を介して形成された第1ゲート電極とを有し、第2MISトランジスタは、半導体層が素子分離膜に囲まれた第2活性領域と、第2活性領域上に第2ゲート絶縁膜を介して形成された第2ゲート電極とを有し、第2ゲート絶縁膜の膜厚は、第1ゲート絶縁膜の膜厚よりも小さく、第2MISトランジスタは、少なくとも第2ゲート電極の下方において、第2活性領域と素子分離膜との境界部上に、素子分離膜の側面を覆う保護絶縁膜を有する。尚、素子分離膜の上面は、半導体層の上面よりも突出し、保護絶縁膜は、素子分離膜の側面を覆うように形成されていても良い。このような半導体装置によると、少なくともゲート絶縁膜の膜厚が薄い低耐圧系の第2MISトランジスタにおいて、素子分離膜の側面を覆う保護絶縁膜を備える。これにより、ゲート絶縁膜が薄い側のトランジスタにおいてオフリークが低減され且つ狭チャネル効果が抑制された半導体装置が実現する。また、保護絶縁膜は、第2ゲート電極の下方のみに形成されていても良い。保護絶縁膜は、第2ゲート電極の下方に形成されていれば効果を発揮する。更に、このようにすると、第2活性領域半導体層に対して保護絶縁膜が印加する応力が小さくなるので、第2活性領域における結晶欠陥の発生が抑制され、接合リーク不良の発生も抑制される。また、保護絶縁膜は、第2活性領域と素子分離膜との境界部全体に渡って形成されていてもよい。このようになっている場合にも、オフリーク低減の効果は発揮される。また、第2ゲート電極の下方の保護絶縁膜は、第2ゲート絶縁膜上に位置していても良い。また、第2ゲート電極の下方の保護絶縁膜は、第2ゲート絶縁膜と隣接していても良い。保護絶縁膜の配置としては、これらのいずれであっても良い。また、保護絶縁膜は、窒素を含む膜であっても良い。また、第2ゲート絶縁膜は、シリコン酸化膜、シリコン酸窒化膜、シリコン窒化膜、アルミニウム酸化膜及びハフニウム酸化膜のいずれかであっても良い。また、第1ゲート電極及び第2ゲート電極は、多結晶シリコン膜及び金属膜の少なくとも一方を含む単層膜又は積層膜であっても良い。各構成要素について、以上のような材料からなっていても良い。次に、前記の目的を達成するために、本開示の半導体装置の製造方法は、半導体層上部に埋め込まれ且つ半導体層上面よりも突出する素子分離膜を形成し、素子分離膜によって囲まれた半導体層からなる第1活性領域及び第2活性領域を形成する工程aと、第1活性領域上に、第1ゲート絶縁膜を形成する工程bと、第2活性領域上に絶縁膜を形成した後、絶縁膜を選択的に除去することにより、第2活性領域と素子分離膜との境界部上に、素子分離膜の側面を覆う保護絶縁膜を形成する工程cと、工程cの前又は後に、第2活性領域上に、第2ゲート絶縁膜を形成する工程dと、工程b、c及びdの後に、第1活性領域上及び第2活性領域上に導電膜を形成する工程eと、導電膜、第1ゲート絶縁膜及び第2ゲート絶縁膜を選択的に除去することにより、第1活性領域上に第1ゲート絶縁膜を介して導電膜からなる第1ゲート電極を形成すると共に、第2活性領域上に第2ゲート絶縁膜を介して導電膜からなる第2ゲート電極を形成する工程fとを備え、第2ゲート絶縁膜は、前記第1ゲート絶縁膜よりも膜厚が小さい。このようにすると、ゲート絶縁膜の膜厚が異なる複数のトランジスタを備え、且つ、ゲート絶縁膜が相対的に薄い第2のMISトランジスタにおいて素子分離膜の側面を覆う保護絶縁膜を確実に備える半導体装置を製造することができる。従って、第2のMISトランジスタにおいても、オフリークを確実に低減することができる。尚、工程cは、絶縁膜として、下層絶縁膜及び上層絶縁膜をこの順に形成する工程と、第2活性領域上の上層絶縁膜をエッチングし、第2活性領域と素子分離膜との境界部上に、下層絶縁膜の側面を覆う部分の上層絶縁膜を残存させる工程と、下層絶縁膜の側面を覆う部分の上層絶縁膜をマスクとして下層絶縁膜をエッチングし、下層絶縁膜に覆われた部分の第2下層絶縁膜を残存させる工程を更に含んでいても良い。保護絶縁膜を形成する方法として、このようにしても良い。また、工程cの絶縁膜を形成する工程において、下層絶縁膜を形成する前に第2下層絶縁膜を形成し、工程cの下層絶縁膜をエッチングする工程において、素子分離膜の側面に代えて第2下層絶縁膜の側面を覆う部分の下層絶縁膜を残存させるようにし、工程cは、第2下層絶縁膜の側面を覆う部分の下層絶縁膜をマスクとして第2下層絶縁膜をエッチングし、第2活性領域と素子分離膜との境界部上に、素子分離膜の側面を覆う部分の第2下層絶縁膜を残存させる工程を更に含んでいても良い。保護絶縁膜を形成する方法として、このようにしても良い。また、上層絶縁膜のエッチングは異方性エッチングであり、下層絶縁膜のエッチングは等方性エッチングであっても良い。これにより、保護絶縁膜をより確実に形成することができる。また、下層絶縁膜は、窒素を含む膜であっても良い。また、工程dは、工程cの前に行なうのであってもよい。つまり、保護絶縁膜を形成する前に第2ゲート絶縁膜を形成しても良い。また、工程dは、工程cの後に行なうのであってもよい。つまり、保護絶縁膜を形成した後に第2ゲート絶縁膜を形成しても良い。このようにすると、第2ゲート絶縁膜を形成した後の工程数が少なくなるので、第2ゲート絶縁膜の膜厚安定性が向上する。この結果、第2のMISトランジスタの特性ばらつきが小さくなる。また、工程cにおいて、第1活性領域上及び第2活性領域上に亘って絶縁膜を形成した後、第1活性領域上の部分の絶縁膜を除去しても良い。第2活性領域上に絶縁膜を形成するために、このようにしても良い。また、工程fの後に、第1ゲート電極下方部分及び第2ゲート電極下方部分以外の保護絶縁膜を除去する工程を更に備えていても良い。このようにすると、保護絶縁膜が第2活性領域に印加する応力を緩和し、第2活性領域における結晶欠陥の発生を抑制して、接合リーク不良の発生を抑制することができる。また、第2ゲート絶縁膜は、シリコン酸化膜、シリコン酸窒化膜、アルミニウム酸化膜又はハフニウム酸化膜であっても良い。また、第1ゲート電極及び第2ゲート電極は、多結晶シリコン膜及び金属膜の少なくとも一方を含む単層膜又は積層膜であっても良い。各構成要素について、以上のような材料からなっていても良い。以上の通り、本開示の半導体装置及びその製造方法によると、ゲート絶縁膜の膜厚が互いに異なる複数種類のトランジスタを備える半導体装置において、素子分離膜の膜減りを低減することでサブハンプの発生を抑制し、オフリークを低減することができる。これと共に、少なくとも1種類のトランジスタに関し、半導体層の活性領域と素子分離膜の境界領域に保護絶縁膜を形成することにより活性領域端部の電界集中を抑制し、狭チャネル効果を抑制することができる。以下、本開示の各実施形態に係る例示的半導体装置及びその製造方法について、図面を参照しながら説明する。第1の実施形態第1の実施形態について説明する。図1、図2a及びbは、ゲート絶縁膜の膜厚が異なる複数のトランジスタMISトランジスタを有する本実施形態の例示的半導体装置100を模式的に示す図である。より具体的に、図1は、ゲート絶縁膜が薄いトランジスタ及び厚いトランジスタが形成された領域A及び領域Bの平面構成を示し、領域A及び領域Bにおけるゲート電極の延びる方向に沿う断面AA線及びBB線による断面を図2a、これらに直交する方向の断面CC線及びDD線による断面を図2bに示す。これらの図に示すように、半導体装置100の領域A及び領域Bにおいて、例えばp型のシリコンSiからなる半導体基板上部の活性領域101を囲むように、素子分離膜102が形成されている。領域Aにおいて、活性領域101上にはゲート絶縁膜である第1シリコン酸化膜103を介してゲート電極104が形成されている。また、領域Bにおいて、活性領域101上にはゲート絶縁膜111を介してゲート電極104が形成されている。ここで、領域Aのゲート絶縁膜第1シリコン酸化膜103の膜厚は、領域Bのゲート絶縁膜111の膜厚よりも小さい。領域A及び領域Bのいずれにおいても、活性領域101のうち、ゲート電極104の両側方下にはソース領域105及びドレイン領域106が形成され、これらに挟まれたゲート電極104の下方にはチャネル領域107が位置する。以上のようにして、領域A及び領域Bに、それぞれMISトランジスタが構成されている。ゲート電極104は、例えば多結晶シリコン膜からなっていてもよく、その他には、金属膜でも良いし、金属膜と多結晶シリコン膜との積層膜であっても良い。また、領域Aにおいて、素子分離膜102と活性領域101との境界部に、ソース領域105、ドレイン領域106及びチャネル領域107を囲むように、例えばシリコン窒化膜からなる保護絶縁膜108が形成されている。ゲート電極104は、保護絶縁膜108上にも形成されている。また、図2a及びbに示すように、保護絶縁膜108は、第1シリコン酸化膜103上に位置していると共に、活性領域101の上面よりも突出した部分の素子分離膜102の側面を覆うサイドウォール形状を有している。これに対し、領域Bにおいて、素子分離膜102と活性領域101との間に保護絶縁膜は形成されていない。次に、以上のような半導体装置100の製造方法について、以下に説明する。図3a~c、図4a~c、図5a及びbは、半導体装置100の製造工程を示す図である。図3a~c、図4a~c及び図5aは図2aに対応する断面を示し、図5bは図2bに対応する断面を示す。初めに、図3aに示す工程を行なう。ここでは、p型シリコンからなる半導体基板の上部に素子分離膜102を形成し、領域A及び領域Bにそれぞれ活性領域101を区画する。この際、素子分離膜102は、活性領域101上面よりも突出して形成されている。更に、活性領域101に、トランジスタの閾値電圧制御用の不純物をイオン注入により導入する。但し、当該イオン注入は、以下に述べるシリコン窒化膜121の形成後、又は、第2シリコン酸化膜122の形成後に行なっても良い。次に、例えば、温度が1000°C程度の酸化性雰囲気下において熱酸化を行なうことにより、活性領域101の主面上に膜厚3nm程度の第1シリコン酸化膜103ゲート絶縁膜を形成する。但し、シリコン酸化膜に代えて、シリコン酸窒化膜SiON、シリコン窒化膜SiN、アルミニウム酸化膜AlO又はハフニウム酸化膜HfO等を形成してもよい。次に、例えば堆積温度700°C程度の減圧化学気相堆積LP-CVD法により、第1シリコン酸化膜103上及び素子分離膜102上に、膜厚が約15nmのシリコン窒化膜121を形成する。更に、当該シリコン窒化膜121上に、例えば、LP-CVD法により膜厚が約30nmの第2シリコン酸化膜122を形成する。但し、第2シリコン酸化膜122は、LP-CVD法に代えて、シリコン窒化膜121に対し、温度が1000°C程度の酸化性雰囲気下における熱酸化を行なうことにより形成しても良い。続いて、図3bの工程を行なう。まず、フォトリソグラフィ法により、第2シリコン酸化膜122上に領域A及び領域Bを区別するレジストパターン123を形成する。具体的には、領域A上のみにレジストパターン123が形成されることになる。このようなレジストパターン123をマスクとして、例えばフッ酸HFを用いたウェットエッチングを行ない、領域Bにおける第2シリコン酸化膜122を除去する。続いて、図3cの工程を行なう。ここでは、領域Bにおける活性領域101を露出させる。まず、アンモニア水NH4OHと過酸化水素水H2O2との混合溶液を用いた洗浄により、レジストパターン123を除去する。次に、燐酸H3PO4を用いたウェットエッチングにより、領域Bにおけるシリコン窒化膜121を除去する。このとき、領域Aのシリコン窒化膜121は、第2シリコン酸化膜122によって覆われているので除去されない。更に、フッ酸を用いたウェットエッチングにより、領域Bの第1シリコン酸化膜103を除去する。この際、領域Aの第2シリコン酸化膜122についても一部除去されて膜厚が小さくなるが、第2シリコン酸化膜122は第1シリコン酸化膜103よりも厚いので、シリコン窒化膜121の上面を露出させないように調整することができる。続いて、図4aの工程を行なう。例えば、温度が900°C程度の酸化性雰囲気下において熱酸化を行なうことにより、領域Bの活性領域101の主面上に、膜厚の大きい例えば、約20nmの第3シリコン酸化膜ゲート絶縁膜111を形成する。この際、領域Aのシリコン窒化膜121は、表面が第2シリコン酸化膜122によって覆われているので、熱酸化されることはない。続いて、図4bの工程を行なう。まず、フォトリソグラフィにより、領域A及び領域Bを区別するレジストパターン124を形成する。ここでは、領域B上のみにレジストパターン124が形成されることになる図3bにおけるレジストパターン123の反転マスクとなる。次に、当該レジストパターン124をマスクとして、フルオロカーボンを主成分とするエッチングガスを用いたドライエッチング異方性エッチングを行ない、第2シリコン酸化膜122をエッチバックする。このようにして、領域Aにおける素子分離膜102と活性領域101との境界部付近に、シリコン窒化膜121の側面を覆うように第2シリコン酸化膜122の一部を残し、第1サイドウォール125とする。尚、第1サイドウォール125を形成するには、前記ドライエッチングとは異なる方法、例えば、フッ酸を用いたウェットエッチングを行なっても良い。但し、ドライエッチングを用いた方が、安定した形状の第1サイドウォール125を形成することができる。続いて、図4cに示す工程を行なう。まず、アンモニア水と過酸化水素水との混合溶液を用いた洗浄により、レジストパターン124を除去する。次に、燐酸を用いたウェットエッチング等方性エッチングにより、領域Aにおけるシリコン窒化膜121の一部を除去する。この際、第1サイドウォール125がマスクとなり、その直下のシリコン窒化膜121が活性領域101と素子分離膜102との境界部上に残存する。この結果、残存したシリコン窒化膜121は、素子分離膜102の側面を覆うサイドウォール形状の保護絶縁膜108となる。尚、保護絶縁膜108を形成するには、前記ウェットエッチングとは異なる方法、例えば、第1サイドウォール125をマスクとして、フルオロカーボンを主成分とするエッチングガスによるドライエッチングを行なっても良い。但し、ドライエッチングによりシリコン窒化膜121の除去を行なうと、第1シリコン酸化膜103の一部にダメージが入ることがある。また、第1シリコン酸化膜103が除去され、活性領域101の表面が露出してその一部にダメージを受けることも考えられる。従って、保護絶縁膜108を形成する方法としては、ドライエッチングも可能であるが、ウェットエッチングの方が望ましい。続いて、図5a及びbの工程を行なう。まず、領域A及び領域Bの素子分離膜102上、第1シリコン酸化膜103上、保護絶縁膜108及びゲート絶縁膜111上に、例えばLP-CVD法により、多結晶シリコン膜126を形成する。次に、領域A及び領域Bにおける多結晶シリコン膜126上に、フォトリソグラフィにより、ゲート電極104を形成するためのレジストパターン127図1に示すゲート電極104と同じ形状を有するを形成する。この後、レジストパターン127をマスクとして、塩素Cl2を主成分とするエッチングガスを用いたドライエッチングを行なうことにより、多結晶シリコン膜126の一部を除去して、ゲート電極104を形成する。更に、レジストパターン127を除去すると、図1と図2a及びbに示す構造が形成され、半導体装置100が製造される。本実施形態の半導体装置及びその製造方法によると、ゲート絶縁膜の膜厚が互いに異なる2つのトランジスタを有する半導体装置100において、ゲート絶縁膜が薄いトランジスタ領域Aのオフリークを低減すると共に、狭チャネル効果を抑制することができる。これは、以下の理由による。まず、半導体装置100を製造する際、領域Aにおいて、素子分離膜102と活性領域101との境界部付近にシリコン窒化膜121の一部を保護絶縁膜108として残存させている。ここで、膜厚の大きなゲート絶縁膜111を形成した後にこれを除去する方法を取った場合には、このような保護絶縁膜108が形成されていたとしても消失する。しかし、本実施形態の製造方法によれば、保護絶縁膜108を残存させることができる。このことにより、素子分離膜102と活性領域101との境界付近において、膜減り素子分離膜102が薄くなることを低減することができる。素子分離膜102の膜減りは、素子分離膜102と活性領域101との境界部付近に寄生トランジスタが形成されてオフリークが増加する原因となるので、これを抑えることにより、オフリークの増加を抑えることができる。また、少なくとも一方の領域Aのトランジスタについて、素子分離膜102と活性領域101との境界部上に保護絶縁膜108を備えることにより、狭チャネル効果を抑制することができる。図6a及びbに、本実施形態の半導体装置100の効果について示している。図6aにおいて、本実施形態の半導体装置100におけるドレイン電圧に対するドレイン電流の値を実線131に示す。破線132は比較例であり、基板掘れが発生して寄生トランジスタが形成された場合に生じるサブバンプを示す。本実施形態の半導体装置100によると、サブバンプの発生を抑制し、オフリークを低減することができる。また、図6bには、ゲート幅に対する閾値電圧の値を示している。本実施形態の半導体装置100の場合が実線133に示されており、保護絶縁膜108を備えない比較例の場合が破線134に示されている。保護絶縁膜108を備えることにより、活性領域活性領域101端部への電界集中を抑制でき、これにより狭チャネル効果を抑制することができる。このように、ゲート幅が小さいトランジスタにおいて大幅にオフリークを低減することができ、半導体素子の微細化が可能となる。また、狭チャネル効果を抑制できることから、加工ばらつきに起因するトランジスタの特性ばらつきを低減することが可能となる。変形例次に、第1の実施形態の変形例を説明する。図7と、図8a及びbは、本変形例の半導体装置を説明する図である。ここで、図7は図1、図8a及びbは図2a及びbにそれぞれ対応しており、同じ構成要素には同じ符号を付している。図1に示すように、第1の実施形態の半導体装置100の場合、領域Aの保護絶縁膜108は、活性領域101ソース領域105、ドレイン領域106及びチャネル領域107を囲むように形成されている。これに対し、本変形例の半導体装置では、図7に示すように、保護絶縁膜108は、活性領域101と素子分離膜102との境界部のうち、ゲート電極104の下方のみに形成されている。このようにすると、図1の場合に比べて、保護絶縁膜108によって活性領域101に加えられる応力が小さくなる。従って、活性領域101における結晶欠陥の発生が抑制され、接合リークを更に低減することができる。このような構造を得るためには、図2a及びbの構造を得た後、ゲート電極104に覆われていない部分の保護絶縁膜108を除去すればよい。第2の実施形態次に、第2の実施形態について説明する。本実施形態の例示的半導体装置100aの平面構成は、第1の実施形態における例示的半導体装置100と同じく図1によって表される。断面構成については、図9a及びbに示されている。つまり、領域A及び領域Bにおけるゲート電極の延びる方向に沿う断面AA線及びBB線による断面が図9a、これらに直交する方向の断面CC線及びDD線による断面が図9bに示されている。図9a及びbにおいて、図2a及びbと同じ構成要素については同じ符号を付している。第1の実施形態の場合、図2a及びbに示されるように、領域Aにおいて、活性領域101上の全面に第1シリコン酸化膜103が形成され、ゲート絶縁膜として機能している。また、第1シリコン酸化膜103上に、活性領域101と素子分離膜102との境界部において、保護絶縁膜108が形成されている。これに対し、本実施形態の場合、領域Aにおける活性領域101と素子分離膜102との境界部のみに第1シリコン酸化膜103が形成され、その上に保護絶縁膜108が形成されている。また、第1シリコン酸化膜103よりも内側において、活性領域101上に、シリコン酸化膜からなるゲート絶縁膜201が形成されている。ゲート絶縁膜201は、第1シリコン酸化膜103よりも薄い膜である。次に、以上のような半導体装置100aの製造方法について、以下に説明する。図10a~cは、半導体装置100aの製造工程を示す図であり、図9aに対応する断面を示している。図11a及びbは、図10cに続く製造工程であって、それぞれ図9a及びbに対応する断面を示す。初めに、第1の実施形態において図3a~d及び図4a~cと同じ工程を行なう。これにより、図4cと同じ図10aの構造を得る。次に、図10bの工程を行なう。ここでは、フォトリソグラフィにより、ゲート絶縁膜111上に、領域A及び領域Bを区別するレジストパターン202を形成する。具体的には、領域B上のみにレジストパターン202が残される。この後、当該レジストパターン202をマスクとして、フッ酸を用いたウェットエッチングを行ない、領域Aの第1シリコン酸化膜103を除去する。この際、保護絶縁膜108の下方部分の第1シリコン酸化膜103は残存する。続いて、図10cの工程を行なう。まず、アンモニア水と過酸化水素水との混合溶液を用いた洗浄におりレジストパターン202を除去する。次に、例えば温度が1000°C程度の酸化性雰囲気下にて、領域Aにおける活性領域101の主面を熱酸化する。これにより、領域Aの活性領域101の主面上に、膜厚が約3nmのシリコン酸化膜からなるゲート絶縁膜201が形成される。この際、ゲート絶縁膜201は薄い膜であるから、熱酸化量は小さく、シリコン窒化膜からなるサイドウォール形状の保護絶縁膜108について、形状に有意の変化は無い。尚、ゲート絶縁膜201として、シリコン酸化膜に代えて、シリコン酸窒化膜SiON、シリコン窒化膜SiN、アルミニウム酸化膜AlO又はハフニウム酸化膜HfO等を形成してもよい。続いて、図11a及びbの工程を行なう。ここでは、領域A及び領域Bにおける素子分離膜102上、ゲート絶縁膜201上、ゲート絶縁膜111上及び保護絶縁膜108の表面を覆うように、例えば、LP-CVD法による多結晶シリコン膜203を形成する。次に、領域A及び領域Bにおいて、多結晶シリコン膜203上に、フォトリソグラフィによりゲート電極104を形成するためのレジストパターン204図1に示すゲート電極104と同じ形状を有するを形成する。この後、レジストパターン204をマスクとして、塩素Cl2を主成分とするエッチングガスを用いたドライエッチングを行なうことにより、多結晶シリコン膜203の一部を除去して、ゲート電極104を形成する。更に、レジストパターン204を除去すると、図1と図9a及びbに示す構造が形成され、半導体装置100aが製造される。半導体装置100aは、第1の実施形態の半導体装置100と同様の効果を有する。更に、領域Aにおいてゲート絶縁膜201を形成した後、多結晶シリコン膜203を形成するまでの工程数が、第1の実施形態の場合に比べて少ない。このことから、領域Aのゲート絶縁膜201表面がウェットエッチングに晒される回数が少なくなるので、ゲート絶縁膜の膜厚安定性が第1の実施形態の場合よりも優れる。従って、トランジスタ特性のばらつきが小さくなり、製造の歩留りも向上する。変形例次に、第2の実施形態の変形例を説明する。図7と、図12a及びbは、本変形例の半導体装置を説明する図である。ここで、図7は図1、図12a及びbは図9a及びbにそれぞれ対応しており、同じ構成要素には同じ符号を付している。第1の実施形態の変形例図7、図8a及びbと同様に、本変形例の半導体装置において、保護絶縁膜108は、活性領域101と素子分離膜102との境界部のうち、ゲート電極104の下方のみに形成されている。これにより、図1、図9a及びbの場合よりも保護絶縁膜108によって活性領域101に加えられる応力が小さくなる。従って、活性領域101における結晶欠陥の発生が抑制され、接合リークを更に低減することができる。このような構造を得るためには、図9a及びbの構造を得た後、ゲート電極104に覆われていない部分の保護絶縁膜108を除去すればよい。第3の実施形態次に、第3の実施形態について説明する。本実施形態の例示的半導体装置100bの平面構成は、第1の実施形態における例示的半導体装置100と同じく図1によって表される。断面構成については、図13a及びbに示されている。つまり、領域A及び領域Bにおけるゲート電極の延びる方向に沿う断面AA線及びBB線による断面が図13a、これらに直交する方向の断面CC線及びDD線による断面が図13bに示されている。図13a及びbにおいて、図2a及びbと同じ構成要素については同じ符号を付している。第1の実施形態の場合、図2a及びbに示されるように、領域Aにおいて、活性領域101上の全面に第1シリコン酸化膜103が形成されており、ゲート絶縁膜として機能している。また、第1シリコン酸化膜103上に、活性領域101と素子分102との境界部において、保護絶縁膜108が形成されている。これに対し、本実施形態の場合、領域Aにおける活性領域101と素子分離膜102の境界部において、活性領域101の上面に接するように、保護絶縁膜108が形成されている。また、保護絶縁膜108よりも内側に隣接するように、活性領域101上にシリコン酸化膜からなるゲート絶縁膜301が形成されている。次に、以上のような半導体装置100bの製造方法について、以下に説明する。図14a~c、図15a~c、図16a及びbは、半導体装置100bの製造工程を示す図である。図14a~c、図15a~c及び図16aは図13aに対応する断面を示し、図16bは図13bに対応する断面を示す。初めに、図14aの工程を行なう。ここでは、p型シリコンからなる半導体基板の上部に素子分離膜102を形成し、領域A及び領域Bにそれぞれ活性領域101を区画する。この際、素子分離膜102は、活性領域101上面よりも突出して形成されている。更に、活性領域101に、トランジスタの閾値電圧制御用の不純物をイオン注入により導入する。但し、当該イオン注入は、以下に述べるシリコン窒化膜302の形成後、又は、シリコン酸化膜303の形成後に行なっても良い。次に、例えば堆積温度700°C程度のLP-CVD法により、活性領域101上及び素子分離膜102上に、膜厚が約15nmのシリコン窒化膜302を堆積する。次に、当該シリコン窒化膜302上に、LP-CVD法により膜厚が約30nmのシリコン酸化膜303を形成する。但し、シリコン酸化膜303は、LP-CVD法に代えて、シリコン窒化膜121に対し、温度が1000°C程度の酸化性雰囲気下における熱酸化を行なうことにより形成しても良い。続いて、図14bの工程を行なう。まず、フォトリソグラフィ法により、第2シリコン酸化膜122上に領域A及び領域Bを区別する領域Aを覆うレジストパターンを形成する図示は省略。当該レジストパターンをマスクとして、例えばフッ酸を用いたウェットエッチングを行ない、領域Bのシリコン酸化膜303を除去する。次に、アンモニア水と過酸化水素水との混合溶液を用いた洗浄により、レジストパターンを除去する。更に、燐酸を用いたウェットエッチングにより、領域Bにおけるシリコン窒化膜302を除去する。このとき、領域Aのシリコン窒化膜302は、シリコン酸化膜303によって覆われているので除去されない。続いて、図14cの工程を行なう。例えば、温度が900°C程度の酸化性雰囲気下において熱酸化を行なうことにより、領域Bの活性領域101の主面上に、膜厚の大きい例えば、約20nmの第3シリコン酸化膜ゲート絶縁膜111を形成する。この際、領域Aのシリコン窒化膜302は、表面がシリコン酸化膜303によって覆われているので、熱酸化されることはない。続いて、図15aの工程を行なう。まず、フォトリソグラフィにより、領域A及び領域Bを定義する具体的には、領域Bのみを覆うレジストパターン304を形成する。次に、当該レジストパターン304をマスクとして、フルオロカーボンを主成分とするエッチングガスを用いるドライエッチングを行ない、シリコン酸化膜303をエッチバックする。これにより、これにより、領域Aにおける素子分離膜102と活性領域101との境界部付近に、シリコン窒化膜302の側面を覆うようにシリコン酸化膜303の一部を残し、サイドウォール305とする。尚、サイドウォール305を形成するには、前記ドライエッチングとは異なる方法、例えば、フッ酸を用いたウェットエッチングを行なっても良い。但し、ドライエッチングを用いた方が、安定した形状のサイドウォール305を形成することができる。続いて、図15bの工程を行なう。まず、アンモニア水と過酸化水素水との混合溶液を用いた洗浄により、レジストパターン304を除去する。次に、燐酸を用いたウェットエッチングにより、領域Aにおけるシリコン窒化膜302の一部を除去する。この際、サイドウォール305がマスクとなり、その直下のシリコン窒化膜302が活性領域101と素子分離膜102との境界部上に残存して、サイドウォール形状の保護絶縁膜108となる。続いて、図15cの工程を行なう。例えば、温度が1000°C程度の酸化性雰囲気下にて、領域Aにおける活性領域101の主面を熱酸化する。これにより、領域Aの活性領域101の主面上に、膜厚が約3nmのシリコン酸化膜からなるゲート絶縁膜301が形成される。この際、ゲート絶縁膜301は薄い膜であるから、熱酸化量は小さく、シリコン窒化膜からなるサイドウォール形状の保護絶縁膜108について、形状に有意の変化は無い。尚、ゲート絶縁膜301として、シリコン酸化膜に代えて、シリコン酸窒化膜SiON、シリコン窒化膜SiN、アルミニウム酸化膜AlO又はハフニウム酸化膜HfO等を形成してもよい。続いて、図16a及びbの工程を行なう。ここでは、領域A及び領域Bにおける素子分離膜102上、ゲート絶縁膜301上、ゲート絶縁膜111上及び保護絶縁膜108の表面を覆うように、例えば、LP-CVD法による多結晶シリコン膜306を形成する。次に、領域A及び領域Bにおいて、多結晶シリコン膜306上に、フォトリソグラフィによりゲート電極104を形成するためのレジストパターン307図1に示すゲート電極104と同じ形状を有するを形成する。この後、レジストパターン307をマスクとして、塩素Cl2を主成分とするエッチングガスを用いたドライエッチングを行なうことにより、多結晶シリコン膜306の一部を除去して、ゲート電極104を形成する。更に、レジストパターン307を除去すると、図1と図13a及びbに示す構造が形成され、半導体装置100bが製造される。半導体装置100bは、第1の実施形態の半導体装置100と同様の効果を有する。更に、領域Aにおいてゲート絶縁膜301を形成した後、多結晶シリコン膜305を形成するまでの工程数が、第1の実施形態の場合に比べて少ない。このことから、領域Aのゲート絶縁膜301表面がウェットエッチングに晒される回数が少なくなるので、ゲート絶縁膜の膜厚安定性が第1の実施形態の場合よりも優れる。従って、トランジスタ特性のばらつきが小さくなり、製造の歩留りも向上する。更に、活性領域101とシリコン窒化膜302との間にシリコン酸化膜を形成しないので、第1の実施形態及び第2の実施形態に比べて工程が簡略であり、生産コストの面でも有利である。変形例次に、第3の実施形態の変形例を説明する。図7と、図17a及びbは、本変形例の半導体装置を説明する図である。ここで、図7は図1、図17a及びbは図9a及びbにそれぞれ対応しており、同じ構成要素には同じ符号を付している。第1及び第2の実施形態の変形例と同様に、本変形例の半導体装置において、保護絶縁膜108は、活性領域101と素子分離膜102との境界部のうち、ゲート電極104の下方のみに形成されている。これにより、図1、図13a及びbの場合よりも保護絶縁膜108によって活性領域101に加えられる応力が小さくなる。従って、活性領域101における結晶欠陥の発生が抑制され、接合リークを更に低減することができる。このような構造を得るためには、図13a及びbの構造を得た後、ゲート電極104に覆われていない部分の保護絶縁膜108を除去すればよい。