"磁化方向が膜面に対して垂直でかつ可変である第1磁性層と、前記第1磁性層上に形成されたトンネルバリア層と、前記トンネルバリア層上に形成され、磁化方向が膜面に対して垂直でかつ不変である第2磁性層と、を具備し、前記第2磁性層は、垂直磁気異方性の起源となる本体層と、前記トンネルバリア層と前記本体層との間に形成され、前記本体層よりも高い透磁率を有し、前記本体層よりも大きい平面サイズを有する界面層と、を備え、前記本体層の側面に、前記本体層よりも高い透磁率を有するシールド層が形成されていることを特徴とする磁気抵抗効果素子。前記シールド層は、前記界面層に接して形成されていることを特徴とする請求項1に記載の磁気抵抗効果素子。前記界面層と前記シールド層との最近接距離は、10nm以下であることを特徴とする請求項1に記載の磁気抵抗効果素子。前記界面層および前記本体層の平面形状は、円形であり、前記界面層の径と前記本体層の径との差は、2nm以上6nm以下であることを特徴とする請求項1に記載の磁気抵抗効果素子。前記界面層の比透磁率は、50以上であることを特徴とする請求項1に記載の磁気抵抗効果素子。前記界面層の膜厚は、0.3nm以上5nm以下であることを特徴とする請求項1に記載の磁気抵抗効果素子。前記シールド層は、Co、Fe、またはNiのうち少なくとも1つ以上の元素を含み、その組成比は1以上であることを特徴とする請求項1に記載の磁気抵抗効果素子。磁化方向が膜面に対して垂直でかつ不変である第1磁性層と、前記第1磁性層上に形成されたトンネルバリア層と、前記トンネルバリア層上に形成され、磁化方向が膜面に対して垂直でかつ可変である第2磁性層と、を具備し、前記第2磁性層は、垂直磁気異方性の起源となる本体層と、前記トンネルバリア層と前記本体層との間に形成され、前記本体層よりも高い透磁率を有し、前記本体層よりも大きい平面サイズを有する界面層と、を備えることを特徴とする磁気抵抗効果素子。磁化方向が膜面に対して垂直でかつ可変である第1磁性層と、前記第1磁性層上に形成されたトンネルバリア層と、前記トンネルバリア層上に形成され、磁化方向が膜面に対して垂直でかつ不変である第2磁性層と、を具備し、前記第2磁性層は、垂直磁気異方性の起源となる本体層と、前記トンネルバリア層と前記本体層との間に形成され、前記本体層よりも高い透磁率を有する界面層と、を備え、前記本体層の側面に、前記本体層よりも高い透磁率を有するシールド層が形成されていることを特徴とする磁気抵抗効果素子。磁化方向が膜面に対して垂直でかつ可変である第1磁性層を形成する工程と、前記第1磁性層上に、トンネルバリア層を形成する工程と、前記トンネルバリア層上に、磁化方向が膜面に対して垂直でかつ不変である界面層を形成する工程と、前記界面層上に、磁化方向が膜面に対して垂直でかつ不変であり、垂直磁気異方性の起源となり、前記界面層よりも低い透磁率を有する本体層を形成する工程と、前記本体層上に、ハードマスクを形成する工程と、前記ハードマスクをマスクとして、前記本体層をエッチングする工程と、前記本体層の側面上に、絶縁層を形成する工程と、前記絶縁層をマスクとして、前記界面層の平面サイズが前記本体層の平面サイズよりも大きくなるように、前記界面層、前記トンネルバリア層、および前記第1磁性層をエッチングする工程と、を具備し、前記界面層、前記トンネルバリア層、および前記第1磁性層をエッチングする工程において、物理エッチングが行われることにより、前記本体層の側面に前記本体層よりも高い透磁率を有するシールド層が形成されることを特徴とする磁気抵抗効果素子の製造方法。書き込み電流の低減およびリテンション特性の向上を図る磁気抵抗効果素子およびその製造方法を提供する。本実施形態による磁気抵抗効果素子は、磁化方向が膜面に対して垂直でかつ可変である第1磁性層と、前記第1磁性層上に形成されたトンネルバリア層と、前記トンネルバリア層上に形成され、磁化方向が膜面に対して垂直でかつ不変である第2磁性層と、を具備する。前記第2磁性層は、垂直磁気異方性の起源となる本体層と、前記トンネルバリア層と前記本体層との間に形成され、前記本体層よりも高い透磁率を有し、前記本体層よりも大きい平面サイズを有する界面層と、を備える。前記本体層の側面に、前記本体層よりも高い透磁率を有するシールド層が形成されている。本実施形態を以下に図面を参照して説明する。図面において、同一部分には同一の参照符号を付す。また、重複する説明は、必要に応じて行う。<1>MRAM構成例図1および図2を用いて、各実施形態に係るMARMの構成例について説明する。図1は、各実施形態に係るMARMのメモリセルを示す回路図である。図1に示すように、メモリセルアレイMA内のメモリセルは、磁気抵抗効果素子MTJとスイッチ素子例えば、FETTとの直列接続体を備える。直列接続体の一端磁気抵抗効果素子MTJの一端は、ビット線BLAに接続され、直列接続体の他端スイッチ素子Tの一端は、ビット線BLBに接続される。スイッチ素子Tの制御端子、例えば、FETのゲート電極は、ワード線WLに接続される。ワード線WLの電位は、第1の制御回路11により制御される。また、ビット線BLA,BLBの電位は、第2の制御回路12により制御される。図2は、各実施形態に係るMARMのメモリセルの構造を示す断面図である。図2に示すように、メモリセルは、半導体基板21上に配置されたスイッチ素子Tおよび磁気抵抗効果素子MTJで構成される。半導体基板21は、例えば、シリコン基板であり、その導電型は、P型でもN型でもどちらでもよい。半導体基板21内には、素子分離絶縁層22として、例えば、STI構造のSiOX層が配置される。半導体基板21の表面領域、具体的には、素子分離絶縁層22により取り囲まれた素子領域アクティブエリア内には、スイッチ素子Tが配置される。本例では、スイッチ素子Tは、FETであり、半導体基板21内の2つのソース/ドレイン拡散層23と、それらの間のチャネル領域上に配置されるゲート電極24とを有する。ゲート電極24は、ワード線WLとして機能する。スイッチ素子Tは、絶縁層例えば、SiOX25により覆われる。コンタクトホールは、絶縁層25内に設けられ、コンタクトビアCB26は、そのコンタクトホール内に配置される。コンタクトビア26は、例えば、W、またはCuなどの金属材料から形成される。コンタクトビア26の下面は、スイッチ素子に接続される。本例では、コンタクトビア26は、ソース/ドレイン拡散層23に直接接触している。コンタクトビア26上には、下部電極LE27が配置される。下部電極27は、例えば、Ta、Ru、Ti、W、またはMo等の低抵抗金属で構成される。下部電極27上、すなわち、コンタクトビア26の直上には、磁気抵抗効果素子MTJが配置される。本実施形態に係る磁気抵抗効果素子MTJについての詳細は、後述する。磁気抵抗効果素子MTJ上には、上部電極UE28が配置される。上部電極28は、例えばTiNで形成される。上部電極28は、ビア例えば、Cu29を介して、ビット線例えば、CuBLAに接続される。<2>第1の実施形態図3乃至図8を用いて、第1の実施形態に係る磁気抵抗効果素子MTJについて説明する。第1の実施形態は、磁気抵抗効果素子MTJにおいて、参照層40が参照層本体層34と参照層界面層33とを備え、参照層界面層33は、参照層本体層34よりも高い透磁率を有し、かつ大きい径を有する例である。これにより、参照層40参照層本体層34から記憶層31に作用する漏れ磁場を減少させることができる。以下に、第1の実施形態に係る磁気抵抗効果素子MTJについて詳説する。[2-1]第1の実施形態の構造まず、第1の実施形態に係る磁気抵抗効果素子MTJの構造について説明する。図3は、第1の実施形態に係る磁気抵抗効果素子MTJの構造を示す図である。より具体的には、図3aは磁気抵抗効果素子MTJの構造を示す断面図であり、図3bは磁気抵抗効果素子MTJの構造を示す平面図である。図3aに示すように、磁気抵抗効果素子MTJは、記憶層31、トンネルバリア層32、参照層40、AFCantiferromagneticcoupling層35、シフト調整層36、ハードマスク37、および絶縁層38等を備える。記憶層31は、下部電極27上に形成される。記憶層31は、磁化方向が可変の磁性層であり、膜面に対して垂直またはほぼ垂直となる垂直磁化を有する。ここで、磁化方向が可変とは、所定の書き込み電流に対して磁化方向が変わることを示す。記憶層31としては、例えばCo、Fe、またはNiのうち1つ以上の元素を含む強磁性材料が用いられる。また、飽和磁化、または結晶磁気異方性などを調整する目的で、例えばB、C、またはSiなどの元素を添加してもよい。ここで、垂直磁化とは、残留磁化の方向が膜面上面/下面に対して垂直またはほぼ垂直となることである。この明細書において、ほぼ垂直とは、残留磁化の方向が膜面に対して、45°以上90°以下の範囲内にあることを意味する。トンネルバリア層32は、記憶層31上に形成される。トンネルバリア層32は、非磁性層であり、例えばAlOX、またはMgOで構成される。参照層40は、トンネルバリア層32上に形成される。参照層40は、磁化方向が不変の磁性層であり、膜面に対して垂直またはほぼ垂直となる垂直磁化を有する。ここで、磁化方向が不変とは、所定の書き込み電流に対して磁化方向が変わらないことを示す。すなわち、参照層40は、記憶層31よりも磁化方向の反転閾値が大きい。参照層40は、下部側に形成された参照層界面層33と、上部側に形成された参照層本体層34とで構成される。すなわち、参照層界面層33はトンネルバリア層32上に接して形成され、参照層本体層34は参照層界面層33上に形成される。参照層本体層34は、垂直磁化異方性の起源となる。参照層界面層33は、参照層本体層34とトンネルバリア層32との間に形成され、トンネルバリア層32との界面において格子整合性を図る。これら参照層界面層33および参照層本体層34の詳細については、後述する。AFC層35は、参照層40参照層本体層34上に形成される。AFC層35は、参照層40とシフト調整層36とを反強磁性結合させる貴金属で構成され、例えばRuで構成される。シフト調整層36は、AFC層35上に形成される。シフト調整層36は、磁化方向が不変の磁性層であり、膜面に対して垂直またはほぼ垂直となる垂直磁化を有する。また、その磁化方向は、参照層40の磁化方向と反対方向である。これにより、シフト調整層36は、参照層40からの膜面に対して垂直方向の漏れ磁場を打ち消すことができる。このシフト調整層36は、例えばFe、Co、Pt,Pd等で構成される。なお、下部電極27と記憶層31との間に、シフト調整層36と磁化方向が反対である図示せぬシフト調整層が形成されてもよい。ハードマスク37は、シフト調整層36上に形成される。ハードマスク37は、記憶層31、トンネルバリア層32、参照層40、AFC層35、シフト調整層36よりもエッチングレートが低い金属材料で構成され、例えばTa、Ti、またはこれらの窒化物で構成される。このハードマスク37上に、上部電極27が形成される。ここで、本実施形態において、図3bに示すように、参照層界面層33の平面サイズ例えば、面積、径等は、参照層本体層34の平面サイズよりも大きい。また、参照層本体層34は、参照層界面層33の平面における中央部に位置する。言い換えると、参照層界面層33の平面における端部は、参照層本体層34の平面における端部よりも外側に突出する。これにより、参照層本体層34からの漏れ磁場が記憶層31の端部に作用することを抑制することができる。なお、本例において、磁気抵抗効果素子MTJの平面形状が円形である場合について説明する。このため、平面サイズとして径直径を例に挙げて説明する。しかし、磁気抵抗効果素子MTJの平面形状は、これに限らず、正方形、長方形、楕円形などであってもよい。より具体的には、参照層界面層33の径は参照層本体層34の径よりも大きく、その差は例えば1nm以上、望ましくは2nm以上10nm以下である。この下限2nmは、記憶層31の端部に参照層本体層34からの漏れ磁場が作用しないことを十分に考慮した大きさである。すなわち、参照層界面層33の径と参照層本体層34の径との差を2nmよりも小さくした場合、記憶層31の端部に参照層本体層34からの漏れ磁場が作用してしまう。一方、上限10nmは、磁気抵抗効果素子MTJのMRmagnetoresistivity比を考慮したものである。一般的に、参照層本体層34よりも外側に位置する参照層界面層33の部分は、電気を流すが、そのMR比は他の部分と比較して10程度小さくなる。このため、参照層界面層33の径を参照層本体層34の径よりも大きくしすぎると、参照層界面層33のMR比が小さくなってしまう。Gbit級のMRAMを作成するためには、磁気抵抗効果素子MTJのMR比は100以上である必要がある。このことを考慮して、参照層界面層33の径と参照層本体層34の径との差は、10nm以下であることが望ましい。また、参照層界面層33の径は、その下部に位置するトンネルバリア層32および記憶層31と同程度である。一方、参照層本体層34の径は、その上部に位置するAFC層35、シフト調整層36、およびハードマスク37と同程度である。また、参照層界面層33は、参照層本体層34よりも透磁率の高い材料、すなわち軟磁性材料で構成される。より具体的には、参照層界面層33としては、例えばCo、Fe、またはNiのうち1つ以上の元素を含む強磁性材料が用いられる。また、Bなどの元素が添加されてもよい。一方、参照層本体層34は、参照層界面層33よりも透磁率が低い材料、例えばCo、Fe、Pt、またはPdを含む強磁性材料の合金、もしくは積層構造で構成される。参照層界面層33の透磁率を参照層本体層34よりも高くすることにより、参照層本体層34からの漏れ磁場を参照層界面層33に沿って集中させることができる。すなわち、参照層本体層34からの漏れ磁場を記憶層31に作用しないようにすることができる。より具体的には、参照層界面層33の比透磁率参照層界面層33の透磁率と真空中の透磁率との比は、50以上であることが望ましい。これは、静磁場シミュレーションにおいて参照層界面層33の比透磁率を50以上にする場合、記憶層31に作用する漏れ磁場が急激に小さくなるためである。また、参照層界面層33の膜厚は、例えば0.3nm以上5nm以下であることが望ましい。この下限0.3nmは、記憶層31の端部に参照層本体層34からの漏れ磁場が作用しないことを十分に考慮した大きさである。すなわち、参照層界面層33の膜厚を0.3nmよりも小さくした場合、記憶層31の端部に参照層本体層34からの漏れ磁場が作用してしまう。一方、上限5nmは、参照層界面層33自体からの漏れ磁場を考慮したものである。すなわち、参照層界面層33の膜厚が5nmを超えた場合、記憶層31に参照層界面層33からの漏れ磁場が作用してしまう。より具体的には、参照層界面層33の比透磁率を50にし、膜厚を変えて静磁場シミュレーションを行った。このとき、膜厚が0.3nm以上5nm以下の場合、記憶層31に作用する参照層40からの漏れ磁場の大きさは減少する。しかし、膜厚が3nmよりも小さくした場合、または5nmを超えた場合、記憶層31に作用する参照層40からの漏れ磁場が増大してしまう。絶縁層38は、参照層本体層34、AFC層35、シフト調整層36、およびハードマスク37の側面上で、かつ参照層界面層33の突出した端部の上面上に形成される。言い換えると、絶縁層38は、参照層本体層34、AFC層35、シフト調整層36、およびハードマスク37の周囲を覆うように形成される。絶縁層38は、記憶層31、トンネルバリア層32、および参照層界面層33よりもエッチングレートが低い金属材料で構成され、例えばSiN、SiOX、AlOX、AlN、MgO、またはBNで構成される。後述するが、絶縁層38をマスクとして、参照層界面層33、トンネルバリア層32、および記憶層31がエッチングされる。このため、絶縁層38の外径は、参照層界面層33、トンネルバリア層32、および記憶層31の径と同程度である。すなわち、絶縁層38の膜厚側面からの膜厚の2倍の大きさが、参照層界面層33の径と参照層本体層34の径との差の大きさになる。上述したように、参照層界面層33の径と参照層本体層34の径との差は、例えば2nm以上10nm以下である。このため、絶縁層38の膜厚は、例えば1nm以上5nm以下であることが望ましい。本例において、磁気抵抗効果素子MTJは、例えばスピン注入型の磁気抵抗効果素子である。したがって、磁気抵抗効果素子MTJにデータを書き込む場合、または磁気抵抗効果素子MTJからデータを読み出す場合、磁気抵抗効果素子MTJは、膜面に垂直な方向において、双方向に電流が通電される。より具体的には、磁気抵抗効果素子MTJへのデータの書き込みは、以下のように行われる。上部電極28側から電子参照層40から記憶層31へ向かう電子が供給される場合、参照層40の磁化方向と同じ方向にスピン偏極された電子が記憶層31に注入される。この場合、記憶層31の磁化方向は、参照層40の磁化方向と同じ方向に揃えられる。これにより、参照層40の磁化方向と記憶層31の磁化方向とが、平行配列となる。この平行配列のとき、磁気抵抗効果素子MTJの抵抗値は最も小さくなる。この場合を例えばデータ0と規定する。一方、下部電極27側から電子記憶層31から参照層40へ向かう電子が供給される場合、参照層40により反射されることで参照層40の磁化方向と反対方向にスピン偏極された電子とが記憶層31に注入される。この場合、記憶層31の磁化方向は、参照層40の磁化方向と反対方向に揃えられる。これにより、参照層40の磁化方向と記憶層31の磁化方向とが、反平行配列となる。この反平行配列のとき、磁気抵抗効果素子MTJの抵抗値は最も大きくなる。この場合を例えばデータ1と規定する。また、データの読み出しは、以下のように行われる。磁気抵抗効果素子MTJに、読み出し電流が供給される。この読み出し電流は、記憶層31の磁化方向が反転しない値書き込み電流よりも小さい値に設定される。この時の磁気抵抗効果素子MTJの抵抗値の変化を検出することにより、メモリ動作可能な半導体装置となる。[2-2]第1の実施形態の製造方法次に、第1の実施形態に係る磁気抵抗効果素子MTJの製造方法について説明する。図4乃至図7は、第1の実施形態に係る磁気抵抗効果素子MTJの製造工程を示す断面図である。まず、図4に示すように、例えばCVDChemicalVaporDeposition法、PVDPhysicalVaporDeposition法、またはALDAtomicLayerDeposition法により、下部電極27上に、記憶層31が形成される。記憶層31は、磁性層であり、例えばCo、Fe、またはNiのうち1つ以上の元素を含む強磁性材料で構成される。次に、例えばCVD法、PVD法、またはALD法により、記憶層31上に、トンネルバリア層32が形成される。トンネルバリア層32は、非磁性層であり、例えばAlOX、またはMgOで構成される。次に、例えばCVD法、PVD法、またはALD法により、トンネルバリア層32上に、参照層界面層33が形成される。参照層界面層33は、参照層本体層34よりも透磁率の高い材料、すなわち軟磁性材料で構成される。より具体的には、参照層界面層33は、磁性層であり、例えばCo、Fe、またはNiのうち1つ以上の元素を含む強磁性材料で構成される。また、Bなどの元素が添加されてもよい。参照層界面層33の膜厚は、例えば0.3nm以上5nm以下であることが望ましい。次に、例えばCVD法、PVD法、またはALD法により、参照層界面層33上に、参照層本体層34が形成される。参照層本体層34は、磁性層であり、参照層界面層33よりも透磁率の低い材料、例えばCo、Fe、Pt、またはPdを含む強磁性材料の合金、もしくは積層構造で構成される。次に、例えばCVD法、PVD法、またはALD法により、参照層本体層34上に、AFC層35が形成される。AFC層35は、磁性層であり、反強磁性材料、例えばRuで構成される。次に、例えばCVD法、PVD法、またはALD法により、AFC層35上に、シフト調整層36が形成される。シフト調整層36は、磁性層であり、例えばPt、Pd、またはIr等で構成される。次に、例えばCVD法、PVD法、またはALD法により、シフト調整層36上に、ハードマスク37が形成される。ハードマスク37は、記憶層31、トンネルバリア層32、参照層40、AFC層35、シフト調整層36よりもエッチングレートが低い金属材料で構成される。後述するこれらのエッチング工程がIBEIonBeamEtchingにより行われる場合、シフト調整層36は例えばTa、Ti、またはこれらの窒化物で構成される。次に、図5に示すように、ハードマスク37上に、図示せぬレジストマスクが形成され、フォトリソグラフィが行われる。その後、レジストマスクを用いて、例えばRIEReactiveIonEtchingにより、ハードマスク37が加工される。このとき、ハードマスク37は、平面形状が例えば円形になるように加工される。その後、レジストマスクが除去される。次に、ハードマスク37をマスクとして、RIEまたはIBEにより、シフト調整層36、AFC層35、および参照層本体層34が加工される。これにより、シフト調整層36、AFC層35、および参照層本体層34がエッチングされた領域において、参照層界面層33の上面が露出する。次に、図6に示すように、例えばCVD法、PVD法、またはALD法により、コンフォーマルに全面に均一に、絶縁層38が形成される。すなわち、参照層界面層33の上面上、参照層本体層34、AFC層35、シフト調整層36、およびハードマスク37の側面上、およびハードマスク37の上面上に、絶縁層38が形成される。絶縁層38は、記憶層31、トンネルバリア層32、および参照層界面層33よりもエッチングレートが低い金属材料で構成され、例えばSiN、SiOX、AlOX、AlN、MgO、またはBNで構成される。また、絶縁層38は、膜厚が例えば2nm以上6nm以下で形成される。なお、後述する記憶層31、トンネルバリア層32、および参照層界面層33のエッチング工程において、絶縁層38も一部エッチングされる。このため、絶縁層38の膜厚は、最終的に1nm以上5nm以下残存するように設定される。また、絶縁層38をコンフォーマルに形成するために、ALD法により形成することが望ましい。次に、図7に示すように、異方性のエッチング、例えばRIEにより、ハードマスク37の上面上および参照層界面層33の上面上の絶縁層38が除去される。これにより、絶縁層38は、参照層本体層34、AFC層35、シフト調整層36、およびハードマスク37の側面上に残存する。次に、図3に示すように、ハードマスク37および絶縁層38をマスクとして、RIEまたはIBEにより、参照層界面層33、トンネルバリア層32、および記憶層31が加工される。これにより、記憶層31、トンネルバリア層32、および参照層界面層33の径が、参照層本体層34、AFC層35、シフト調整層36、およびハードマスク37の径よりも絶縁層38の膜厚の2倍分大きくなるように加工される。その差は、例えば2nm以上10nm以下になるように加工される。参照層界面層33の径と参照層本体層34の径との差は、絶縁層38の膜厚で決定することができる。なお、参照層界面層33、トンネルバリア層32、および記憶層31のエッチング時に、絶縁層38の一部もエッチングされる。すなわち、絶縁層38の膜厚が小さくなる。このため、上記エッチング時に後退する絶縁層38の膜厚分を考慮して、あらかじめ所望膜厚よりも大きく堆積させておくことが必要である。より具体的には、絶縁層38の膜厚が1nm以上残存するように形成させておく。このようにして、本実施形態に係る磁気抵抗効果素子MTJが形成される。[2-3]第1の実施形態の効果上記第1の実施形態によれば、磁気抵抗効果素子MTJにおいて、参照層40が参照層本体層34とトンネルバリア層32側の界面に位置する参照層界面層33とを備え、参照層界面層33は、参照層本体層34よりも高い透磁率を有し、かつ大きい径を有する。これにより、以下の効果を得ることができる。図8は、第1の実施形態に係る磁気抵抗効果素子MTJにおける参照層本体層34からの漏れ磁場を示す図である。図8に示すように、参照層本体層34から発生した漏れ磁場は、参照層界面層33に集中する。すなわち、漏れ磁場は、参照層界面層33の面内方向に沿って生じる。これにより、漏れ磁場は、記憶層31に作用しない。特に、参照層界面層33は参照層本体層34よりも大きな径を有し、記憶層31の上面を覆うように形成されるため、記憶層31の端部に集中していた参照層本体層34からの漏れ磁場の作用も抑制することができる。また、参照層界面層33に漏れ磁場を集中させることにより、隣接する磁気抵抗効果素子MTJ間での漏れ磁場の相互作用を抑制することができる。このように参照層本体層34から記憶層31への漏れ磁場の作用を抑制することにより、磁気抵抗効果素子MTJの書き込み電流の低減およびリテンション特性の向上を図るとともに、メモリセルアレイMA内の磁気抵抗効果素子MTJ間での書き込み電流のばらつきも抑制することができる。ここで、磁気抵抗効果素子MTJにおいて、参照層界面層33の比透磁率を50、膜厚を3nm、径を45nm記憶層31の径も同様に45nmとし、参照層本体層の径を36nmとした場合本実施形態と、参照層界面層33の比透磁率を50、膜厚を3nm、径を45nm記憶層31の径も同様に45nmとし、同様に参照層本体層の径を45nmとした場合比較例1との書き込み特性を比較した。比較例1において、1から0への書き込み時の50nsecでの書き込み電流は50μAであった。これに対し、本実施形態では、書き込み電流は25μAであった。すなわち、本実施形態は、比較例1に対して書き込み電流を1/2に低減することができる。<3>第2の実施形態図9乃至図11を用いて、第2の実施形態に係る磁気抵抗効果素子MTJについて説明する。第2の実施形態は、磁気抵抗効果素子MTJにおいて、参照層本体層34の側面に、参照層本体層34よりも高い透磁率を有するシールド層90が形成される例である。以下に、第2の実施形態に係る磁気抵抗効果素子MTJについて詳説する。なお、第2の実施形態において、上記第1の実施形態と同様の点については説明を省略し、主に異なる点について説明する。[3-1]第2の実施形態の構造まず、第2の実施形態に係る磁気抵抗効果素子MTJの構造について説明する。図9は、第2の実施形態に係る磁気抵抗効果素子MTJの構造を示す図である。より具体的には、図9aは磁気抵抗効果素子MTJの構造を示す断面図であり、図9bは磁気抵抗効果素子MTJの構造を示す平面図である。図9aおよびbに示すように、第2の実施形態において、上記第1の実施形態と異なる点は、参照層本体層34の側面に、シールド層90が形成されている点である。より具体的には、シールド層90は、トンネルバリア層32、参照層界面層33、および絶縁層38の側面上に形成される。言い換えると、トンネルバリア層32、参照層界面層33、参照層本体層34、AFC層35、シフト調整層36、およびハードマスク37の周囲を覆うように形成される。また、シールド層90は、記憶層31の側面上には形成されない。シールド層90は、参照層界面層33に接して連続して形成され、一体化している。これにより、参照層本体層34は、その下部側の側面がシールド層90および参照層界面層33により覆われる。なお、シールド層90は、参照層界面層33に接し、かつ参照層本体層34の下部側の側面に形成されていればよく、参照層本体層34の上部側の側面、AFC層35、シフト調整層36、およびハードマスク37の側面に形成されなくてもよい。シールド層90は、参照層本体層34よりも透磁率の高い材料、すなわち軟磁性材料で構成される。より具体的には、シールド層90としては、例えばCo、Fe、またはNiのうち1つ以上の元素を含む強磁性材料が用いられる。また、シールド層90において、Co、Fe、またはNiのうち1つ以上の元素の組成比は、合わせて1以上である。シールド層90の透磁率を参照層本体層34よりも高くすることにより、参照層本体層34からの漏れ磁場をシールド層90に沿って集中させることができる。すなわち、シールド層90および参照層界面層33の透磁率を参照層本体層34よりも高くし、これらを接して連続して形成することにより、シールド層90および参照層界面層33を磁気回路として機能させることができる。これにより、参照層本体層34からの漏れ磁場を記憶層31に作用しないようにすることができる。なお、シールド層90は、後述する成膜方法により形成される層でもよいが、記憶層31をエッチングすることにより、その被エッチング材料が再付着して形成されたリデポ物であってもよい。このため、シールド層90は、リデポ物である場合、記憶層31が含む材料Co、Fe、またはNiを含む。[3-2]第2の実施形態の製造方法次に、第2の実施形態に係る磁気抵抗効果素子MTJの製造方法について説明する。図10は、第2の実施形態に係る磁気抵抗効果素子MTJの製造工程を示す断面図である。まず、第1の実施形態と同様に、図4乃至図7の工程が行われる。すなわち、エッチングされた参照層本体層34、AFC層35、シフト調整層36、およびハードマスク37の側面上に絶縁層38が形成される。次に、図10に示すように、ハードマスク37および絶縁層38をマスクとして、IBEにより、参照層界面層33、トンネルバリア層32、および記憶層31が加工される。これにより、記憶層31、トンネルバリア層32、および参照層界面層33の径が、参照層本体層34、AFC層35、シフト調整層36、およびハードマスク37の径よりも絶縁層38の膜厚の2倍分大きくなるように加工される。このとき、本実施形態では、記憶層31は、膜面に対して垂直方向からのイオンビームによって物理的にエッチングされる。IBE等の物理エッチングは、原子を被エッチング材料に衝突させることにより被エッチング材料を物理的に削り取るエッチング方法である。このため、エッチング後の磁気抵抗効果素子MTJの側面に被エッチング材料が再付着する、いわゆるリデポ現象が発生する。すなわち、図9に示すように、記憶層31の被エッチング材料Co、Fe、またはNiが磁気抵抗効果素子MTJの側面に、再付着してリデポ物が形成される。より具体的には、記憶層31の被エッチング材料がトンネルバリア層32、参照層界面層33、および絶縁層38の側面上に付着して、シールド層90リデポ物が形成される。言い換えると、トンネルバリア層32、参照層界面層33、参照層本体層34、AFC層35、シフト調整層36、およびハードマスク37の周囲を覆うようにシールド層90が形成される。このとき、リデポ物は、記憶層31の側面には付着しない。また、シールド層90は、参照層界面層33に接して形成され、一体化している。これにより、参照層本体層34は、その下部側の側面がシールド層90および参照層界面層33により覆われる。なお、ここで、物理エッチングは、化学的反応を伴わない原子の衝突等によって物理的に行われるエッチングに限らず、化学的反応を一部伴っていてもよい。すなわち、記憶層31のエッチング方法としてはIBEに限らず、例えば反応性の小さい不活性なガスを用いたRIE等でもよい。また、シールド層90は、リデポ物に限らない。すなわち、参照層界面層33、トンネルバリア層32、および記憶層31のエッチング工程後に、シールド層90を形成してもよい。より具体的には、例えばCVD法、PVD法、またはALD法により、全面磁気抵抗効果素子MTJの側面および上面に、Co、Fe、またはNiを含む軟磁性層を形成した後、上面を除去して側面のみに残存させて、シールド層90を形成してもよい。このようにして、本実施形態に係る磁気抵抗効果素子MTJが形成される。[3-3]第2の実施形態の効果上記第2の実施形態によれば、磁気抵抗効果素子MTJにおいて、参照層界面層33が参照層本体層34よりも高い透磁率を有し、かつ大きい径を有するとともに、参照層本体層34の側面に参照層本体層34よりも高い透磁率を有するシールド層90が形成される。これにより、以下の効果を得ることができる。図11は、第2の実施形態に係る磁気抵抗効果素子MTJにおける参照層本体層34からの漏れ磁場を示す図である。図11に示すように、参照層界面層33とシールド層90とが接して形成されているため、参照層本体層34から発生した漏れ磁場は参照層界面層33およびシールド層90に集中する。すなわち、漏れ磁場は、参照層界面層33およびシールド層90の面内方向に沿って生じる。これにより、漏れ磁場は、記憶層31に作用しない。また、シールド層90は、特に隣接する磁気抵抗効果素子MTJ間での漏れ磁場の相互作用を抑制することができる。すなわち、隣接する磁気抵抗効果素子MTJへの漏れ磁場を抑制するとともに、隣接する磁気抵抗効果素子MTJからの漏れ磁場も抑制することができる。したがって、さらなるメモリセルアレイMA内における磁気抵抗効果素子MTJの書き込み電流の低減およびリテンション特性の向上を図るとともに、メモリセルアレイMA内の磁気抵抗効果素子MTJ間での書き込み電流のばらつきも抑制することができる。また、参照層界面層33とシールド層90とは接して連続して形成され、参照層本体層34の下部側の側面は完全に覆われる。これにより、参照層本体層34から記憶層31に作用する漏れ磁場をより抑制することができる。したがって、さらなる磁気抵抗効果素子MTJの書き込み電流の低減、リテンション特性の向上、および磁気抵抗効果素子MTJ間での書き込み電流のばらつきの抑制を図ることができる。ここで、磁気抵抗効果素子MTJがシールド層90を有する場合本実施形態と、磁気抵抗効果素子MTJがシールド層90を有さない場合比較例2とのメモリセルアレイMA内の磁気抵抗効果素子MTJ間での書き込み電流のばらつきおよび各磁気抵抗効果素子MTJのリテンション特性を比較した。なお、2MbitのメモリセルアレイMAからなるMRAMにおいて、上記比較を検討した。比較例2において、メモリセルアレイMA内の磁気抵抗効果素子MTJ間での書き込み電流のばらつきは15であった。これに対し、本実施形態では、書き込み電流のばらつきは6であった。また、比較例2において、各磁気抵抗効果素子MTJのリテンション特性の指標となる記憶エネルギーkuV/kBT:kuは磁性体の異方性エネルギー、Vは体積、kBはボルツマン定数、Tは室温を示すは、メモリセルアレイMA内を平均して50kBTであった。これに対し、本実施形態では、記憶エネルギーは、メモリセルアレイMA内を平均して80kBTであった。記憶エネルギーが80kBTであれば、温度85度において10年間のデータ保持を保証することが可能である。このように、本実施形態における磁気抵抗効果素子MTJのリテンション特性および書き込み電流のばらつきはともに、比較例2よりも改善される。<4>第3の実施形態図12乃至図14を用いて、第3の実施形態に係る磁気抵抗効果素子MTJについて説明する。第3の実施形態は、第2の実施形態の変形例であり、磁気抵抗効果素子MTJにおいて、参照層界面層33とシールド層90とが連続して形成されない例である。以下に、第3の実施形態に係る磁気抵抗効果素子MTJについて詳説する。なお、第3の実施形態において、上記各実施形態と同様の点については説明を省略し、主に異なる点について説明する。[4-1]第3の実施形態の構造まず、第3の実施形態に係る磁気抵抗効果素子MTJの構造について説明する。図12は、第3の実施形態に係る磁気抵抗効果素子MTJの構造を示す図である。より具体的には、図12aは磁気抵抗効果素子MTJの構造を示す断面図であり、図12bは磁気抵抗効果素子MTJの構造を示す平面図である。図12aおよびbに示すように、第3の実施形態において、上記第2の実施形態と異なる点は、参照層界面層33とシールド層90とが接していない点である。より具体的には、シールド層90は、絶縁層38の側面上に形成される。言い換えると、参照層本体層34、AFC層35、シフト調整層36、およびハードマスク37の周囲を覆うように形成される。また、シールド層90は、記憶層31、トンネルバリア層32、および参照層界面層33の側面上には形成されない。すなわち、参照層界面層33とシールド層90とは接して形成されず、不連続である。また、図示はしないが、シールド層90は、下部側から上部側に向かって外径が大きくなるようなテーパー形状を有する。このとき、シールド層90と参照層界面層33との最近接距離は、10nm以下である。すなわち、参照層界面層33の端部図面における側端とシールド層90の端部図面における下端との距離は、10nm以下である。これは、静磁場シミュレーションにおいてシールド層90と参照層界面層33との最近接距離を10nm以下にする場合、記憶層31に作用する漏れ磁場が小さくなるためである。シールド層90は、参照層本体層34よりも透磁率の高い材料、すなわち軟磁性材料で構成される。より具体的には、シールド層90としては、例えばCo、Fe、またはNiのうち1つ以上の元素を含む強磁性材料が用いられる。また、シールド層90において、Co、Fe、またはNiのうち1つ以上の元素の組成比は、合わせて1以上である。シールド層90の透磁率を参照層本体層34よりも高くすることにより、参照層本体層34からの漏れ磁場をシールド層90に沿って集中させることができる。すなわち、シールド層90および参照層界面層33の透磁率を参照層本体層34よりも高くし、これらの距離を10nm以下にすることにより、シールド層90および参照層界面層33を磁気回路として機能させることができる。これにより、参照層本体層34からの漏れ磁場を記憶層31に作用しないようにすることができる。[4-2]第3の実施形態の製造方法次に、第3の実施形態に係る磁気抵抗効果素子MTJの製造方法について説明する。図13は、第3の実施形態に係る磁気抵抗効果素子MTJの製造工程を示す図である。まず、第1の実施形態と同様に、図4乃至図7の工程が行われる。すなわち、エッチングされた参照層本体層34、AFC層35、シフト調整層36、およびハードマスク37の側面上に絶縁層38が形成される。次に、図13に示すように、ハードマスク37および絶縁層38をマスクとして、IBEにより、参照層界面層33、トンネルバリア層32、および記憶層31が加工される。これにより、記憶層31、トンネルバリア層32、および参照層界面層33の径が、参照層本体層34、AFC層35、シフト調整層36、およびハードマスク37の径よりも絶縁層38の膜厚の2倍分大きくなるように加工される。このとき、本実施形態では、記憶層31は、膜面に対して垂直方向よりも斜め方向からのイオンビームによって物理的にエッチングされる。より具体的には、垂直方向より外側にθ≦5°程度傾いた方向からのイオンビームによってエッチングされる。これにより、磁気抵抗効果素子MTJの側面に記憶層31の被エッチング材料Co、Fe、またはNiが付着してリデポ物が形成されるとともに、斜め方向からのイオンビームによってリデポ物のエッチングが進行する。すなわち、リデポ物は、下部側から上部側に向けて膜厚が大きくなる。言い換えると、リデポ物は、下部側から上部側に向けて外径が大きくなるようなテーパー形状に形成される。これにより、図12に示すように、記憶層31の被エッチング材料が絶縁層38の側面上のみに付着して、シールド層90リデポ物が形成される。言い換えると、参照層本体層34、AFC層35、シフト調整層36、およびハードマスク37の周囲を覆うようにシールド層90が形成される。このとき、斜め方向からのイオンビームによるエッチングが進行することにより、リデポ物は、トンネルバリア層32および参照層界面層33の側面には形成されない。すなわち、シールド層90は、参照層界面層33と接することなく、不連続に形成される。このとき、θ≦5°にすることにより、参照層界面層33の端部図面における側端とシールド層90の端部図面における下端との距離を10nm以下にすることができる。このようにして、本実施形態に係る磁気抵抗効果素子MTJが形成される。[4-3]第3の実施形態の効果上記第3の実施形態によれば、磁気抵抗効果素子MTJにおいて、参照層界面層33が参照層本体層34よりも高い透磁率を有し、かつ大きい径を有するとともに、参照層本体層34の側面に参照層本体層34よりも高い透磁率を有するシールド層90が形成される。これにより、以下の効果を得ることができる。図14は、第3の実施形態に係る磁気抵抗効果素子MTJにおける参照層本体層34からの漏れ磁場を示す図である。図14に示すように、参照層界面層33とシールド層90との最近接距離が10nm以下であるため、参照層本体層34から発生した漏れ磁場は参照層界面層33およびシールド層90に集中する。すなわち、漏れ磁場は、参照層界面層33およびシールド層90の面内方向に沿って生じる。これにより、漏れ磁場は、記憶層31に作用しない。また、シールド層90は、特に隣接する磁気抵抗効果素子MTJ間での漏れ磁場の相互作用を抑制することができる。すなわち、隣接する磁気抵抗効果素子MTJへの漏れ磁場を抑制するとともに、隣接する磁気抵抗効果素子MTJからの漏れ磁場も抑制することができる。したがって、さらなるメモリセルアレイMA内における磁気抵抗効果素子MTJの書き込み電流の低減およびリテンション特性の向上を図るとともに、メモリセルアレイMA内の磁気抵抗効果素子MTJ間での書き込み電流のばらつきも抑制することができる。ここで、本実施形態におけるメモリセルアレイMA内の磁気抵抗効果素子MTJ間での書き込み電流のばらつきおよび各磁気抵抗効果素子MTJのリテンション特性を検討した。なお、2MbitのメモリセルアレイMAからなるMRAMにおいて、上記検討を行った。本実施形態では、メモリセルアレイMA内の磁気抵抗効果素子MTJ間での書き込み電流のばらつきは、8であった。また、本実施形態では、記憶エネルギーは、メモリセルアレイMA内を平均して75kBTであった。このように、本実施形態における磁気抵抗効果素子MTJのリテンション特性および書き込み電流のばらつきはともに、比較例2よりも改善される。また、本実施形態によれば、記憶層31のエッチング工程において、イオンビームの照射角度を垂直方向に限らず、斜め方向にしてもよい。このため、プロセスマージンを向上させることができる。<5>第4の実施形態図15乃至図20を用いて、第4の実施形態に係る磁気抵抗効果素子MTJについて説明する。第4の実施形態は、磁気抵抗効果素子MTJにおいて、参照層界面層33の径と参照層本体層34の径とが同程度であり、参照層界面層33および参照層本体層34の側面にシールド層90が形成される例である。以下に、第4の実施形態に係る磁気抵抗効果素子MTJについて詳説する。なお、第4の実施形態において、上記各実施形態と同様の点については説明を省略し、主に異なる点について説明する。[5-1]第4の実施形態の構造まず、第4の実施形態に係る磁気抵抗効果素子MTJの構造について説明する。図15は、第4の実施形態に係る磁気抵抗効果素子MTJの構造を示す図である。より具体的には、図15aは磁気抵抗効果素子MTJの構造を示す断面図であり、図15bは磁気抵抗効果素子MTJの構造を示す平面図である。図15aおよびbに示すように、第4の実施形態において、上記第1の実施形態と異なる点は、参照層界面層33の径と参照層本体層34の径とが同程度であり、参照層界面層33および参照層本体層34の側面にシールド層90が形成されている点である。参照層界面層33の径と参照層本体層34の径とは同程度の大きさであり、その下部に位置するトンネルバリア層32および記憶層31の径より小さい。すなわち、参照層界面層33および参照層本体層34は、トンネルバリア層32および記憶層31の平面における中央部に位置する。言い換えると、トンネルバリア層32および記憶層31の平面における端部は、参照層界面層33および参照層本体層34の平面における端部よりも外側に突出する。また、参照層界面層33および参照層本体層34の径は、その上部に位置するAFC層35、シフト調整層36、およびハードマスク37の径と同程度である。絶縁層38は、参照層界面層33、参照層本体層34、AFC層35、シフト調整層36、およびハードマスク37の側面上で、かつトンネルバリア層32の突出した端部の上面上に形成される。言い換えると、絶縁層38は、参照層界面層33、参照層本体層34、AFC層35、シフト調整層36、およびハードマスク37の周囲を覆うように形成される。シールド層90は、トンネルバリア層32、および絶縁層38の側面上に形成される。言い換えると、トンネルバリア層32、参照層界面層33、参照層本体層34、AFC層35、シフト調整層36、およびハードマスク37の周囲を覆うように形成される。また、シールド層90は、記憶層31の側面上には形成されない。シールド層90は、参照層界面層33の側面上に絶縁層38を介して形成される。このとき、シールド層90と参照層界面層33との最近接距離は、10nm以下である。すなわち、これらの間に位置する絶縁層38の膜厚は、10nm以下である。これは、静磁場シミュレーションにおいてシールド層90と参照層界面層33との最近接距離を10nm以下にする場合、記憶層31に作用する漏れ磁場が小さくなるためである。このため、参照層界面層33および参照層本体層34の径とトンネルバリア層32および記憶層31の径との差は、20nm以下である。シールド層90は、参照層本体層34よりも透磁率の高い材料、すなわち軟磁性材料で構成される。より具体的には、シールド層90としては、例えばCo、Fe、またはNiのうち1つ以上の元素を含む強磁性材料が用いられる。また、シールド層90において、Co、Fe、またはNiのうち1つ以上の元素の組成比は、合わせて1以上である。シールド層90の透磁率を参照層本体層34よりも高くすることにより、参照層本体層34からの漏れ磁場をシールド層90に沿って集中させることができる。すなわち、シールド層90および参照層界面層33の透磁率を参照層本体層34よりも高くし、これらの距離を10nm以下にすることにより、シールド層90および参照層界面層33を磁気回路として機能させることができる。これにより、参照層本体層34からの漏れ磁場を記憶層31に作用しないようにすることができる。[5-2]第4の実施形態の製造方法次に、第4の実施形態に係る磁気抵抗効果素子MTJの製造方法について説明する。図16乃至図19は、第4の実施形態に係る磁気抵抗効果素子MTJの製造工程を示す断面図である。まず、第1の実施形態と同様に、図4の工程が行われる。すなわち、下部電極27上に、記憶層31、トンネルバリア層32、参照層界面層33、参照層本体層34、AFC層35、シフト調整層36、およびハードマスク37が順に形成される。次に、図16に示すように、ハードマスク37上に、図示せぬレジストマスクが形成され、フォトリソグラフィが行われる。その後、レジストマスクを用いて、例えばRIEにより、ハードマスク37が加工される。その後、レジストマスクが除去される。次に、ハードマスク37をマスクとして、RIEまたはIBEにより、シフト調整層36、AFC層35、参照層本体層34、および参照層界面層33が加工される。これにより、シフト調整層36、AFC層35、参照層本体層34、および参照層界面層33がエッチングされた領域において、トンネルバリア層32の上面が露出する。次に、図17に示すように、例えばCVD法、PVD法、またはALD法により、コンフォーマルに全面に均一に、絶縁層38が形成される。すなわち、トンネルバリア層32の上面上、参照層界面層33、参照層本体層34、AFC層35、シフト調整層36、およびハードマスク37の側面上、およびハードマスク37の上面上に、絶縁層38が形成される。また、絶縁層38は、膜厚が例えば10nm以下で形成される。なお、絶縁層38をコンフォーマルに形成するために、ALD法により形成することが望ましい。次に、図18に示すように、異方性のエッチング、例えばRIEにより、ハードマスク37の上面上およびトンネルバリア層32の上面上の絶縁層38が除去される。これにより、絶縁層38は、参照層界面層33、参照層本体層34、AFC層35、シフト調整層36、およびハードマスク37の側面上に残存する。次に、図19に示すように、ハードマスク37および絶縁層38をマスクとして、IBEにより、トンネルバリア層32および記憶層31が加工される。これにより、記憶層31およびトンネルバリア層32の径が、参照層界面層33、参照層本体層34、AFC層35、シフト調整層36、およびハードマスク37の径よりも絶縁層38の膜厚の2倍分大きくなるように加工される。その差は、例えば20nm以下になるように加工される。このとき、本実施形態では、記憶層31は、膜面に対して垂直方向または斜め方向からのイオンビームによって物理的にエッチングされる。これにより、図15に示すように、記憶層31の被エッチング材料が磁気抵抗効果素子MTJの側面に、再付着してリデポ物が形成される。より具体的には、記憶層31の被エッチング材料がトンネルバリア層32および絶縁層38の側面上に付着して、シールド層90リデポ物が形成される。言い換えると、トンネルバリア層32、参照層界面層33、参照層本体層34、AFC層35、シフト調整層36、およびハードマスク37の周囲を覆うようにシールド層90が形成される。このとき、シールド層90と絶縁層38との距離が10nm以下になるようにイオンビームの角度が調整される。このようにして、本実施形態に係る磁気抵抗効果素子MTJが形成される。[5-3]第4の実施形態の効果上記第4の実施形態によれば、磁気抵抗効果素子MTJにおいて、参照層界面層33の径と参照層本体層34の径とが同程度であり、参照層界面層33および参照層本体層34の側面にシールド層90が形成される。これにより、以下の効果を得ることができる。図20は、第4の実施形態に係る磁気抵抗効果素子MTJにおける参照層本体層34からの漏れ磁場を示す図である。図20に示すように、参照層界面層33とシールド層90との最近接距離が10nm以下であるため、参照層本体層34から発生した漏れ磁場は参照層界面層33およびシールド層90に集中する。すなわち、漏れ磁場は、参照層界面層33およびシールド層90の面内方向に沿って生じる。これにより、漏れ磁場は、記憶層31に作用しない。また、シールド層90は、特に隣接する磁気抵抗効果素子MTJ間での漏れ磁場の相互作用を抑制することができる。すなわち、隣接する磁気抵抗効果素子MTJへの漏れ磁場を抑制するとともに、隣接する磁気抵抗効果素子MTJからの漏れ磁場も抑制することができる。したがって、メモリセルアレイMA内における磁気抵抗効果素子MTJの書き込み電流の低減およびリテンション特性の向上を図るとともに、メモリセルアレイMA内の磁気抵抗効果素子MTJ間での書き込み電流のばらつきも抑制することができる。ここで、本実施形態におけるメモリセルアレイMA内の磁気抵抗効果素子MTJ間での書き込み電流のばらつきおよび各磁気抵抗効果素子MTJのリテンション特性を検討した。なお、2MbitのメモリセルアレイMAからなるMRAMにおいて、上記検討を行った。本実施形態では、メモリセルアレイMA内の磁気抵抗効果素子MTJ間での書き込み電流のばらつきは、8であった。また、本実施形態では、記憶エネルギーは、メモリセルアレイMA内を平均して75kBTであった。このように、本実施形態における磁気抵抗効果素子MTJのリテンション特性および書き込み電流のばらつきはともに、比較例2よりも改善される。また、本実施形態によれば、参照層界面層33と参照層本体層34とを同時に加工する。すなわち、従来と同じ方法によって、参照層界面層33および参照層本体層34のエッチング工程を行うことができる。また、参照層界面層33の径と参照層本体層34の径とが同程度であるため、参照層界面層33のMR比の低下を懸念する必要がない。このため、第1乃至第3の実施形態における絶縁層38の膜厚が2nm以上6nm以下であるのに対して、本実施形態では10nm以下に設定すればよい。その他、本発明は、上記各実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で、種々に変形することが可能である。さらに、上記実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出され得る。例えば、実施形態に示される全構成要件から幾つかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題が解決でき、発明の効果の欄で述べられている効果が得られる場合には、この構成要件が削除された構成が発明として抽出され得る。"