"半導体素子が形成された素子領域と前記素子領域から電気的に絶縁された非素子領域と前記素子領域および前記非素子領域それぞれの底面および側面を囲んで電気的に絶縁する分離絶縁膜とを有するSOIウエハと、前記素子領域に接続される第1電極と、前記非素子領域に接続される第2電極及び第3電極と、を有していることを特徴とする半導体装置。請求項1記載の半導体装置において、前記第1電極及び前記第2電極は、前記SOIウエハを備えた半導体基板外部の第1外部電極と電気的に接続され、前記第3電極は、前記SOIウエハを備えた半導体基板外部の第2外部電極と電気的に接続されていることを特徴とする半導体装置。半導体基板内部に設けられ、半導体素子が形成された素子領域と前記素子領域から電気的に絶縁された非素子領域と前記素子領域および前記非素子領域それぞれの底面および側面を囲んで電気的に絶縁する分離絶縁膜とを有するSOIウエハと、前記素子領域に接続される第1電極と、前記非素子領域に接続される第2電極と、前記第1電極を前記SOIウエハを備えた半導体基板外部の電極に電気的に接続する第1接続配線と、前記第2電極を前記SOIウエハを備えた半導体基板外部の電極に電気的に接続する複数の第2接続配線とを備えたことを特徴とする半導体装置。SOI構造等の誘電体分離型半導体基板を用いた場合において、分離絶縁膜の信頼性を確認するには、素子領域部と非素子領域部とに独立に電極を設け、その間の絶縁性を電気的に確認する。しかし、その後非素子領域部の電位が確実に固定されていないと、ノイズの影響による誤動作,破壊の危険性が高くなる。上記課題を解決するため、本発明の代表的な半導体装置の一は、半導体素子が形成された素子領域と前記素子領域から電気的に絶縁された非素子領域と前記素子領域および前記非素子領域それぞれの底面および側面を囲んで電気的に絶縁する分離絶縁膜とを有するSOIウエハと、前記素子領域に接続される第1電極と、前記非素子領域に接続される第2電極及び第3電極と、を有していることを特徴とする。本発明によれば、非素子領域部の電位が確実に固定されていることを確認できるため、高信頼性を有する誘電体分離半導体装置を提供することができる。以下、本発明を実施例毎に説明する。本発明の実施例1の回路構成図を図1に示す。半導体基板を構成するSOIウエハ10は、酸化膜SiO2等で形成された分離絶縁膜3を有する。分離絶縁膜3は、半導体領域を複数に分割して、それぞれの半導体領域間を電気的に絶縁するように機能する。この分割された半導体領域は、抵抗や容量,MOSFETやIGBT等の半導体素子が形成される素子領域部1と、これらの素子を形成しない非素子領域部2とに分けられる。また、半導体基板上には、素子領域部1に形成されている素子領域部の電極41と、非素子領域部2に形成されている非素子領域部の電極42が設けられている。素子領域部の電極41は、実装基材上の電極5にワイヤボンディング等の接続配線61により電気的に接続されている。また、非素子領域部の電極42もまた、実装基材上の電極5にワイヤボンディング等の接続配線62により電気的に接続されている。半導体基板上には、ダイオード7及び8が設けられている。これらのダイオード7及び8は、素子領域部の電極41に接続されているA点と非素子領域部の電極42に接続されているB点との間において、ダイオード7及び8が並列に、また、ダイオード7及び8がそれぞれ逆極性になるように電気的に接続されている。逆並列ダイオード7,8を構成するA-B間の電気特性Iab-Vabを図2に示す。ダイオードは、電圧を正方向に印加した場合に電流を流し、負方向に印加した場合には電流を流さないという性質を有する。また、正方向の印加電圧が0V~07V程度である場合には電流が流れない。このため、A点に対してB点の電位を高くした場合には、ダイオード7にのみ電流は流れ、ダイオード8には電流は流れない。一方、A点に対してB点の電位を低くした場合には、ダイオード8にのみ電流は流れ、ダイオード7には電流は流れない。したがって、A-B間の電気特性Iab-Vabは、図2に示すように、正負で点対称のグラフとなる。また、電圧が-07V~07Vの間では電流は微小で極めて絶縁状態に近く、電圧が-07V以下または07V以上の場合には、電圧の絶対値が上昇するにつれて電流の絶対値は急激に大きくなる。このようなダイオード7,8で構成される逆並列ダイオードの電気特性を利用することにより、分離絶縁膜3が絶縁性を確保しているか否かの絶縁状態を評価することができる。すなわち、-07V~07Vの間では、A-B間の逆並列ダイオードには電流は流れない。このため、分離絶縁膜3の絶縁性が確保されていれば、その間では絶縁状態に相当する。一方、分離絶縁膜3の絶縁性が十分に確保できていない場合には、分離絶縁膜3を通じて電流が流れる。したがって、-07V~07Vの範囲の電圧を印加することにより、分離絶縁膜3の絶縁状態を評価することができる。仮に、ワイヤボンディング等の非素子領域部の接続配線62に不具合があり、非素子領域部の電極42の電位を固定できない場合でも、A-B間の逆並列ダイオードの存在により、非素子領域部の電極42の電位は、素子領域部の電極41の電位に対して±07Vの電圧範囲内に制限されるため、ノイズの悪影響をも抑制することができる。本発明の実施例2の回路構成図を図3に示す。本実施例の説明において、実施例1と同じ部分の説明は省略する。実施例2において、実施例1と異なる部分は、逆並列ダイオードを構成するダイオード71及び81をそれぞれ複数個直列に接続した点である。すなわち、n2個のダイオード71を同方向に直列接続し、ダイオード71とは逆極性となるように、n1個のダイオード81を同方向に直列接続している。この接続状態における逆並列ダイオードのA-B間の電気特性Iab-Vabを図4に示す。A点に対してB点の電位を高くした場合には、ダイオード71にのみ電流は流れ、ダイオード81には電流は流れない。一方、A点に対してB点の電位を低くした場合には、ダイオード81にのみ電流は流れ、ダイオード71には電流は流れない。したがって、A-B間の電気特性は、図4に示すように、ダイオードの直列段数に応じて、-07V×n2~07V×n1の電圧範囲にてほぼ絶縁状態となるため、その電圧範囲において分離絶縁膜3の絶縁状態の評価を行うことができる。特に、半導体素子の性質によっては、例えば半導体チップが大きい場合、素子領域部の電極41あるいは非素子領域部の電極42から遠い位置の分離絶縁膜には、電圧降下により電極41と電極42との間に印加した電圧よりも低い電圧しか印加できないことが懸念され、-07V~07Vの範囲で分離絶縁膜3の絶縁状態を十分に評価できない場合が考えられる。このような場合には、本実施例がより効果的である。本発明の実施例3の回路構成図を図5に示す。本実施例の説明において、他の実施例と同じ部分の説明は省略する。実施例3では、A-B間に2個のダイオード72及び82を逆方向に直列接続した点が、他の実施例とは異なる点である。2個のツェナーダイオード72及び82を逆方向に直列接続した場合におけるA-B間の電気特性Iab-Vabを図6に示す。ダイオード72の耐圧をVd72、ダイオード82の耐圧をVd82とすると、素子領域部の電極41の電位は、非素子領域部の電極42の電位に対して-Vd82からVd72の電圧範囲において絶縁状態となる。本実施例は、実施例2の場合と同様に、-07~07の範囲で分離絶縁膜3の絶縁状態を十分に評価できない半導体素子を用いた場合に、特に効果的である。本実施例の構成の場合には、ダイオード72及び82として、ツェナーダイオードを用いるのがより望ましい。ツェナーダイオードはpn接合ダイオードに比べて耐圧が低いため、仮にワイヤボンディング等の非素子領域部の接続配線62に不具合があり、非素子領域部の電極42の電位を固定できない場合でも、A-B間の逆直列ダイオードの存在により、非素子領域部の電極42の電位に対する素子領域部の電極41の電位は、ダイオード72及び82としてpn接合ダイオードを用いた場合に比べて、-Vd82からVd72の狭い電圧範囲内に制限されるため、ノイズの悪影響を抑制することができる。本発明の実施例2の回路構成図を図7に示す。本実施例の説明において、実施例3と同じ部分の説明は省略する。実施例4において、実施例3と異なる部分は、逆直列ダイオードを構成するダイオード73及び83をそれぞれ複数個直列に接続した点である。すなわち、n2個のダイオード73を同方向に直列接続し、ダイオード73とは逆極性となるように、n1個のダイオード83を同方向に直列接続している。この接続状態における逆並列ダイオードのA-B間の電気特性Iab-Vabを図4に示す。A点に対してB点の電位を高くした場合には、ダイオード73にのみ電流は流れ、ダイオード83には電流は流れない。一方、A点に対してB点の電位を低くした場合には、ダイオード83にのみ電流は流れ、ダイオード73には電流は流れない。したがって、A-B間の電気特性は、図8に示すように、ダイオードの直列段数に応じて、-Vd82×n2~Vd72×n1の電圧範囲にてほぼ絶縁状態となるため、その電圧範囲において分離絶縁膜3の絶縁状態の評価を行うことができる。特に、半導体素子の性質によっては、例えば半導体チップが大きい場合、素子領域部の電極41あるいは非素子領域部の電極42から遠い位置の分離絶縁膜には、電圧降下により電極41と電極42との間に印加した電圧よりも低い電圧しか印加できないことが懸念され、-Vd82~Vd72の範囲で分離絶縁膜3の絶縁状態を十分に評価できない場合が考えられる。このような場合には、本実施例がより効果的である。本発明の実施例5の回路構成図を図9に示す。本実施例の説明において、他の実施例と同じ部分の説明は省略する。本実施例は、他の実施例におけるダイオードに代えて、A-B間に抵抗9を接続した構成となっている。本実施例では、分離絶縁膜3に欠陥がない場合には、検査電圧を印加したときにA-B間に挿入された抵抗9の抵抗値を確認することができる。一方、分離絶縁膜3に欠陥が存在する場合には、検査電圧を印加したときに抵抗9の抵抗値よりも低い抵抗値が現れ、不良品を選別することが可能となる。非素子領域部の電極42の接続配線62ワイヤに、万一不具合が生じた場合でも、非素子領域部2には電流が流れないためA-B間の抵抗9における電圧降下はなく、A-B間の抵抗9により、非素子領域部の電極42の電位は素子領域部の電極41の電位に固定される。本発明の実施例6の回路構成図を図10に示す。本実施例の説明において、他の実施例と同じ部分の説明は省略する。他の実施例においては、半導体基板上にA-B間に挿入される回路を配置しているが、この回路の挿入位置は半導体基板の内部のみに限られるものではない。本実施例は、実施例1におけるダイオード7及び8を半導体基板上に設けるのではなく、半導体基板の外部で接続したものである。例えば、半導体基板を実装するリードフレームやインターポーザ等の実装基材上に挿入することができる。特に、インターポーザを利用する場合には、マルチチップモジュールMCM構成となる。また、本半導体装置を実装するマザーボード上に挿入することもできる。本発明の実施例7の回路構成図を図11に示す。本実施例の説明において、他の実施例と同じ部分の説明は省略する。本実施例では、非素子領域部2に接続される電極として、電極42及び電極43の2電極を設けた誘電体分離半導体基板を用いる。非素子領域部2の電極42は、ワイヤボンディング等で素子領域部1の電極41と同一電位の実装基材上の電極51パッドに接続されている。一方、非素子領域部2の電極43は、チェック用端子となる実装基材上の電極53パッドにワイヤボンディング等で接続されている。本実施例では、実装基板上の電極51と、チェック用端子となる実装基板上の電極53との間の電気的チェックが行われる。これにより、ワイヤ等の接続配線62の接続が確実になされていれば短絡状態が示され、接続配線62に不具合があればオープン状態または何らかの抵抗値が示されるため、接続配線62の電気的チェックを確実に行うことが可能となる。非素子領域部2の電位は、ワイヤ等の接続配線62によって確実に素子領域部1の電位に固定され、不具合品が市場に流出することはなくなる。他の実施例と組み合わせた構成とすればさらに信頼性を向上させることができる。本発明の実施例8の回路構成図を図12に示す。本実施例の説明において、他の実施例と同じ部分の説明は省略する。本実施例は、実施例3において、素子領域部の電極41に接続される接続配線61ワイヤの本数を複数n3本にしている。これによって素子領域部の電極41側の寄生インダクタンスを低減することができ、実施例3の場合と比較して、ノイズマージンの低下を補うことができる。他の実施例と組み合わせた構成とすればさらに信頼性を向上させることができる。本発明の実施例9の回路構成図を図13に示す。本実施例の説明において、他の実施例と同じ部分の説明は省略する。本実施例は、他の実施例におけるA-B間には特にダイオードや抵抗を接続することなく、非素子領域部の電極42に接続される接続配線62ワイヤの本数を複数n4本にしている。これによって接続配線62が完全断線する不良率は、1本の場合と比べて1/n4乗に抑制することが可能となり、大幅に減少する。他の実施例と組み合わせた構成とすればさらに信頼性を向上させることができる。"