ゲート電極と、それぞれ前記ゲート電極と一部重畳する第1活性領域及び第2活性領域を備える活性層と、前記ゲート電極と前記活性層との間のゲート絶縁膜と、前記第1活性領域とそれぞれ電気的に連結された第1ソースドレイン電極及び第2ソースドレイン電極、前記第2活性領域とそれぞれ電気的に連結された第3ソースドレイン電極及び第4ソースドレイン電極を備えるソースドレイン電極層と、を備え、前記第1ソースドレイン電極ないし前記第4ソースドレイン電極のいずれか二つは、前記ゲート電極と一部重畳し、他の二つは、前記ゲート電極とオフセットされており、前記ソースドレイン電極の配置は、前記前記ソースドレイン電極層の中心に対称である薄膜トランジスタ。前記第1ソースドレイン電極及び第3ソースドレイン電極は、相互に同じ電圧がかかるように電気的に連結されており、前記第2ソースドレイン電極及び第4ソースドレイン電極は、相互に同じ電圧がかかるように電気的に連結されていることを特徴とする請求項1に記載の薄膜トランジスタ。前記活性層の物質は、非晶質シリコン、多結晶シリコン、マイクロ結晶性シリコン、酸化物半導体または有機半導体を含むことを特徴とする請求項1または請求項2に記載の薄膜トランジスタ。前記活性層と前記ソースドレイン電極層との間のオーミックコンタクト層をさらに備えることを特徴とする請求項1ないし請求項3のいずれか1項に記載の薄膜トランジスタ。前記第1活性領域は、前記第1ソースドレイン電極下の第1ソースドレイン領域、前記第2ソースドレイン電極下の第2ソースドレイン領域、及び前記第1ソースドレイン領域と前記第2ソースドレイン領域との間の第1チャネル領域を備え、前記第2活性領域は、前記第3ソースドレイン電極下の第3ソースドレイン領域、前記第4ソースドレイン電極下の第4ソースドレイン領域、及び前記第3ソースドレイン領域と前記第4ソースドレイン領域との間の第2チャネル領域を備えることを特徴とする請求項1ないし請求項4のいずれか1項に記載の薄膜トランジスタ。前記第1チャネル領域は、前記ゲート電極、前記第1ソースドレイン電極及び前記第2ソースドレイン電極のうちいずれとも重畳しない第1オフセット領域を備え、前記第2チャネル領域は、前記ゲート電極、前記第3ソースドレイン電極及び前記第4ソースドレイン電極のうちいずれとも重畳しない第2オフセット領域を備えることを特徴とする請求項5に記載の薄膜トランジスタ。前記第2活性領域の前記ソースドレイン電極層は、前記第1活性領域の前記ソースドレイン電極層に左右対称であることを特徴とする請求項1ないし請求項6のいずれか1項に記載の薄膜トランジスタ。前記第1ソースドレイン電極及び前記第2ソースドレイン電極のうちいずれか一つは、前記ゲート電極と重畳し、他の一つは、前記ゲート電極とオフセットされていることを特徴とする請求項7に記載の薄膜トランジスタ。前記第1活性領域と前記第2活性領域とは、相互に絶縁されていることを特徴とする請求項1ないし請求項8のいずれか1項に記載の薄膜トランジスタ。ゲート電極と、それぞれ前記ゲート電極と一部重畳し、順次に配された第1活性領域、第2活性領域及び第3活性領域を備える活性層と、前記ゲート電極と前記活性層との間のゲート絶縁膜と、前記第1活性領域と電気的に連結された第1ソースドレイン電極及び第2ソースドレイン電極、前記第2活性領域と電気的に連結された第3ソースドレイン電極及び第4ソースドレイン電極、及び前記第3活性領域と電気的に連結された第5ソースドレイン電極及び第6ソースドレイン電極を含むソースドレイン電極層と、を備え、前記第1ソースドレイン電極ないし前記第4ソースドレイン電極のいずれか二つは、前記ゲート電極と一部重畳し、他の二つは、前記ゲート電極とオフセットされており、前記ソースドレイン電極の配置は、前記前記ソースドレイン電極層の中心に対称である薄膜トランジスタ。前記第1ソースドレイン電極、第3ソースドレイン電極及び第5ソースドレイン電極は、相互同じ電圧がかかるように電気的に連結されており、前記第2ソースドレイン電極、第4ソースドレイン電極及び第6ソースドレイン電極は、相互に同じ電圧がかかるように電気的に連結されていることを特徴とする請求項10に記載の薄膜トランジスタ。前記第3活性領域の前記ソースドレイン電極層は、前記第1活性領域の前記ソースドレイン電極層と同じ形態であることを特徴とする請求項10または請求項11に記載の薄膜トランジスタ。前記第1ソースドレイン電極及び前記第2ソースドレイン電極のそれぞれは、前記ゲート電極と一部重畳し、前記第3ソースドレイン電極及び前記第4ソースドレイン電極のそれぞれは、前記ゲート電極とオフセットされていることを特徴とする請求項10ないし請求項12のいずれか1項に記載の薄膜トランジスタ。前記第1活性領域は、前記第1ソースドレイン電極下の第1ソースドレイン領域、前記第2ソースドレイン電極下の第2ソースドレイン領域、及び前記第1ソースドレイン領域と前記第2ソースドレイン領域との間の第1チャネル領域を備え、前記第2活性領域は、前記第3ソースドレイン電極下の第3ソースドレイン領域、前記第4ソースドレイン電極下の第4ソースドレイン領域、及び前記第3ソースドレイン領域と前記第4ソースドレイン領域との間の第2チャネル領域を備え、前記第3活性領域は、前記第5ソースドレイン電極下の第5ソースドレイン領域、前記第6ソースドレイン電極下の第6ソースドレイン領域、及び前記第5ソースドレイン領域と前記第6ソースドレイン領域との間の第3チャネル領域を備えることを特徴とする請求項10ないし請求項13のいずれか1項に記載の薄膜トランジスタ。前記第2チャネル領域は、前記ゲート電極、前記第3ソースドレイン電極及び前記第4ソースドレイン電極のうちいずれとも重畳しないオフセット領域を備えることを特徴とする請求項14に記載の薄膜トランジスタ。前記第1活性領域の前記ソースドレイン電極層、前記第2活性領域の前記ソースドレイン電極層及び前記第3活性領域の前記ソースドレイン電極層のそれぞれは、左右対称であることを特徴とする請求項15に記載の薄膜トランジスタ。前記ゲート電極の前記第2活性領域と重畳する部分は、凹状であり、前記ゲート電極の前記第1活性領域及び前記第3活性領域と重畳する部分は、凸状であることを特徴とする請求項10ないし請求項16のいずれか1項に記載の薄膜トランジスタ。前記第1活性領域、前記第2活性領域及び前記第3活性領域は、相互に絶縁されていることを特徴とする請求項10ないし請求項17のいずれか1項に記載の薄膜トランジスタ。ゲート電極と、それぞれ前記ゲート電極と一部重畳し、順次に配された第1活性領域、第2活性領域、第3活性領域及び第4活性領域を備える活性層と、前記ゲート電極と前記活性層との間のゲート絶縁膜と、前記第1活性領域と電気的に連結された第1ソースドレイン電極及び第2ソースドレイン電極、前記第2活性領域と電気的に連結された第3ソースドレイン電極及び第4ソースドレイン電極、前記第3活性領域と電気的に連結された第5ソースドレイン電極及び第6ソースドレイン電極、及び前記第4活性領域と電気的に連結された第7ソースドレイン電極及び第8ソースドレイン電極を含むソースドレイン電極層と、を備え、前記第3ソースドレイン電極ないし前記第6ソースドレイン電極のいずれか二つは、前記ゲート電極と一部重畳し、他の二つは、前記ゲート電極とオフセットされており、前記ソースドレイン電極の配置は、前記前記ソースドレイン電極層の中心に対称である薄膜トランジスタ。前記第1ソースドレイン電極、前記第3ソースドレイン電極、前記第5ソースドレイン電極及び前記第7ソースドレイン電極は、相互同じ電圧がかかるように電気的に連結されており、前記第2ソースドレイン電極、前記第4ソースドレイン電極、前記第6ソースドレイン電極及び前記第8ソースドレイン電極は、相互に同じ電圧がかかるように電気的に連結されていることを特徴とする請求項19に記載の薄膜トランジスタ。前記第1活性領域は、前記第1ソースドレイン電極下の第1ソースドレイン領域、前記第2ソースドレイン電極下の第2ソースドレイン領域、及び前記第1ソースドレイン領域と前記第2ソースドレイン領域との間の第1チャネル領域を備え、前記第2活性領域は、前記第3ソースドレイン電極下の第3ソースドレイン領域、前記第4ソースドレイン電極下の第4ソースドレイン領域、及び前記第3ソースドレイン領域と前記第4ソースドレイン領域との間の第2チャネル領域を備え、前記第3活性領域は、前記第5ソースドレイン電極下の第5ソースドレイン領域、前記第6ソースドレイン電極下の第6ソースドレイン領域、及び前記第5ソースドレイン領域と前記第6ソースドレイン領域との間の第3チャネル領域を備え、前記第4活性領域は、前記第7ソースドレイン電極下の第7ソースドレイン領域、前記第8ソースドレイン電極下の第8ソースドレイン領域、及び前記第7ソースドレイン領域と前記第8ソースドレイン領域との間の第4チャネル領域を備えることを特徴とする請求項19または請求項20に記載の薄膜トランジスタ。前記第2チャネル領域は、前記ゲート電極、前記第3ソースドレイン電極及び前記第4ソースドレイン電極のうちいずれとも重畳しない第1オフセット領域を備え、前記第3チャネル領域は、前記ゲート電極、前記第5ソースドレイン電極及び前記第6ソースドレイン電極のうちいずれとも重畳しない第2オフセット領域を備えることを特徴とする請求項21に記載の薄膜トランジスタ。前記第3活性領域の前記ソースドレイン電極層は、前記第2活性領域の前記ソースドレイン電極層と左右対称であり、前記第4活性領域の前記ソースドレイン電極層は、前記第1活性領域の前記ソースドレイン電極層と左右対称であることを特徴とする請求項22に記載の薄膜トランジスタ。前記第1ソースドレイン電極及び前記第2ソースドレイン電極のそれぞれは、前記ゲート電極と一部重畳することを特徴とする請求項23に記載の薄膜トランジスタ。前記第3ソースドレイン電極及び前記第4ソースドレイン電極のいずれか一つは、前記ゲート電極と重畳し、他の一つは、前記ゲート電極とオフセットされていることを特徴とする請求項23または請求項24に記載の薄膜トランジスタ。前記ゲート電極の前記第1活性領域及び前記第2活性領域と重畳する部分は、凸状であり、前記ゲート電極の前記第3活性領域及び前記第4活性領域と重畳する部分は、凹状であることを特徴とする請求項19ないし請求項25のいずれか1項に記載の薄膜トランジスタ。前記第1活性領域、前記第2活性領域、前記第3活性領域及び前記第4活性領域は、相互絶縁されていることを特徴とする請求項19ないし請求項26のいずれか1項に記載の薄膜トランジスタ。前記ゲート電極は、相互平行な第1ゲート電極及び第2ゲート電極を備えることを特徴とする請求項2ないし請求項18のいずれか1項に記載の薄膜トランジスタ。前記第2活性領域のソースドレイン電極層は、前記第1活性領域のソースドレイン電極層と左右対称であることを特徴とする請求項28に記載の薄膜トランジスタ。前記第1ソースドレイン電極は、前記第1ゲート電極と一部重畳し、前記第2ソースドレイン電極は、前記第2ゲート電極とオフセットされていることを特徴とする請求項29に記載の薄膜トランジスタ。前記第2ゲート電極は、前記第1ゲート電極に斜め対称diagonallysymmetricalであることを特徴とする請求項29または請求項30に記載の薄膜トランジスタ。前記第1ゲート電極と前記第2ゲート電極との間の領域と重畳され、前記第1活性領域と絶縁された第1オフセット電極、及び前記第1ゲート電極と前記第2ゲート電極との間の領域と重畳され、前記第2活性領域と絶縁された第2オフセット電極をさらに備えることを特徴とする請求項31に記載の薄膜トランジスタ。前記第1活性領域と前記第2活性領域とは、相互に絶縁されていることを特徴とする請求項31または請求項32に記載の薄膜トランジスタ。相互平行な第1ゲート電極及び第2ゲート電極を含むゲート電極と、前記第1ゲート電極及び前記第2ゲート電極とそれぞれ一部重畳する活性層と、前記ゲート電極と前記活性層との間のゲート絶縁膜と、前記活性層と電気的に連結された第1ソースドレイン電極及び第2ソースドレイン電極を備えるソースドレイン電極層と、前記第1ソースドレイン電極は、前記第1ゲート電極と一部重畳し、前記第2ソースドレイン電極は、前記第2ゲート電極と一部重畳し、前記ソースドレイン電極の配置は、前記前記ソースドレイン電極層の中心に対称である薄膜トランジスタ。前記第1ゲート電極と前記第2ゲート電極との間の領域と重畳し、前記活性層から絶縁されたオフセット電極をさらに備えることを特徴とする請求項34に記載の薄膜トランジスタ。前記活性層は、前記第1ソースドレイン電極下の第1ソースドレイン領域、前記第2ソースドレイン電極下の第2ソースドレイン領域、及び前記第1ソースドレイン領域と前記第2ソースドレイン領域との間のチャネル領域を備えることを特徴とする請求項34または請求項35に記載の薄膜トランジスタ。前記チャネル領域は、前記第1ゲート電極、前記第2ゲート電極、前記第1ソースドレイン電極及び前記第2ソースドレイン電極のうちいずれとも重畳しないオフセット領域を備えることを特徴とする請求項34ないし請求項36のいずれか1項に記載の薄膜トランジスタ。前記活性層上で前記第1ソースドレイン電極と前記第3ソースドレイン電極とが相互に連結されており、前記第2ソースドレイン電極と前記第4ソースドレイン電極とが相互に連結されていることを特徴とする請求項1ないし請求項18のいずれか1項に記載の薄膜トランジスタ。上下対称になるように、請求項38に記載の二つの薄膜トランジスタが前記ゲート電極に沿って連結されている薄膜トランジスタ。本発明が解決しようとする課題は、従来のオフセット構造の高電圧TFTでオン電流Ionが減少する問題を解決して、オフセット構造の高電圧用TFTの長所である十分に低いオフ電流Ioffと共に、十分に高いオン電流が同時に確保されたTFT構造を提供することである。前記課題を達成するために、本発明の一側面によって、ゲート電極と、それぞれ前記ゲート電極と一部重畳する第1活性領域及び第2活性領域を備える活性層と、前記ゲート電極と前記活性層との間のゲート絶縁膜と、前記第1活性領域と電気的に連結された第1ソースドレイン電極及び第2ソースドレイン電極、前記第2活性領域と電気的に連結された第3ソースドレイン電極及び第4ソースドレイン電極を備えるソースドレイン電極層と、を備えるTFTを提供する。ここで、前記第1ソースドレイン電極ないし前記第4ソースドレイン電極のいずれか二つは、前記ゲート電極と一部重畳し、他の二つは、前記ゲート電極とオフセットされており、前記ソースドレイン電極層は、前記活性層の中心に対称的である。この時、前記ゲート電極は、相互平行な第1ゲート電極及び第2ゲート電極で形成されうる。一方、前記第1ゲート電極と前記第2ゲート電極との間の領域と重畳され、前記第1活性領域と絶縁された第1オフセット電極、及び前記第1ゲート電極と前記第2ゲート電極との間の領域と重畳され、前記第2活性領域から絶縁された第2オフセット電極をさらに備えうる。本発明の他の一側面によって、ゲート電極と、それぞれ前記ゲート電極と一部重畳し、順次に配された第1活性領域、第2活性領域及び第3活性領域を備える活性層と、前記ゲート電極と前記活性層との間のゲート絶縁膜と、前記第1活性領域と電気的に連結された第1ソースドレイン電極及び第2ソースドレイン電極、前記第2活性領域と電気的に連結された第3ソースドレイン電極及び第4ソースドレイン電極、及び前記第3活性領域と電気的に連結された第5ソースドレイン電極及び第6ソースドレイン電極を備えるソースドレイン電極層と、を備えるTFTを提供する。ここで、前記第1ソースドレイン電極ないし前記第4ソースドレイン電極のいずれか二つは、前記ゲート電極と一部重畳し、他の二つは、前記ゲート電極とオフセットされており、前記ソースドレイン電極層は、前記活性層の中心に対称である。本発明のさらに他の一側面によって、ゲート電極と、それぞれ前記ゲート電極と一部重畳し、順次に配された第1活性領域、第2活性領域、第3活性領域及び第4活性領域を備える活性層と、前記ゲート電極と前記活性層間のゲート絶縁膜と、前記第1活性領域と電気的に連結された第1ソースドレイン電極及び第2ソースドレイン電極、前記第2活性領域と電気的に連結された第3ソースドレイン電極及び第4ソースドレイン電極、前記第3活性領域と電気的に連結された第5ソースドレイン電極及び第6ソースドレイン電極、及び前記第4活性領域と電気的に連結された第7ソースドレイン電極及び第8ソースドレイン電極を備えるソースドレイン電極層と、を備えるTFTを提供する。ここで、前記第3ソースドレイン電極ないし前記第6ソースドレイン電極のいずれか二つは、前記ゲート電極と一部重畳し、他の二つは、前記ゲート電極とオフセットされており、前記ソースドレイン電極層は、前記活性層の中心に対称である。本発明のさらに他の一側面によって、相互平行な第1ゲート電極及び第2ゲート電極を備えるゲート電極と、前記第1ゲート電極及び前記第2ゲート電極とそれぞれ一部重畳する活性層と、前記ゲート電極と前記活性層との間のゲート絶縁膜と、前記活性層と電気的に連結された第1ソースドレイン電極及び第2ソースドレイン電極を備えるソースドレイン電極層と、を備えるTFTを提供する。ここで、前記第1ソースドレイン電極は、前記第1ゲート電極と一部重畳し、前記第2ソースドレイン電極は、前記第2ゲート電極と一部重畳する。前記ソースドレイン電極層は、前記活性層の中心に対称である。この時、前記第1ゲート電極と前記第2ゲート電極との間の領域と重畳し、前記活性層から絶縁されたオフセット電極をさらに備えうる。本発明のTFTは、ゲート電極に対してオフセットされたソースドレイン電極及びゲート電極と一部重畳するソースドレイン電極をいずれも含むことによって、オフ電流を減少させ、オン電流を増加させると同時に、ゲート電極及びソースドレイン電極の配置を全体的に左右対称にすることによって、印加電圧に対称的な電流の特性を有するTFTを提供できる。以下、添付した図面を参照して、本発明の望ましい実施例を詳細に説明する。しかし、本発明は、ここで説明される実施例に限定されず、他の形態に具体化されることもある。むしろ、ここで紹介される実施例は、開示された内容が徹底的かつ完全になるように、そして、当業者に本発明の思想を十分に伝えるために提供されるものである。図面において、層及び領域の厚さは、明確性のために誇張された。明細書全体にわたって、同じ参照番号は、同じ構成要素を表す。本明細書で、ソース電極とドレイン電極とを区別せず、ソースドレイン電極と表す。ディスプレイ素子の場合に、薄膜トランジスタTFT:ThinFilmTransistorの動作で印加される電圧によって、いずれか一つの電極がソース電極となってもよく、ドレイン電極となってもよいためである。また、本明細書で、オフセット領域は、ソースドレイン電極とゲート電極とが離隔している所のチャネル領域であって、ゲート電極と重畳されず、ゲート電圧によって直接的にチャネル領域の抵抗が減少せず、ソースドレイン電極より高抵抗を維持する部分を意味する。一方、本明細書で、重畳領域は、ソースドレイン電極とゲート電極とが重畳された領域を意味する。図1Aは、本発明の一実施例によるオフセット構造を有するTFTを説明するための活性領域100のレイアウト図である。図1Bは、図1AのI-I線に沿って切り取ったTFTの断面図である。図1Cは、図1AのII-II線に沿って切り取ったTFTの断面図である。図1A、図1B及び図1Cを参照して、TFTの垂直構造を説明すれば、基板111上にゲート電極121が形成されており、ゲート電極121上にゲート絶縁膜123が形成されている。ゲート絶縁膜123上に活性層125が形成されており、活性層125上にソースドレイン電極133a133bが形成されている。活性層125とソースドレイン電極133a133bとの間には、オーミックコンタクト層131が形成されている。基板111は、ガラス、石英、プラスチック材質が使われ、シリコン、セラミックまたは金属のような他の材質も使われうる。ゲート電極121は、導電性物質で形成でき、例えば、Au、Ag、Cu、Ni、Pt、Pd、Al、Mo、Q、Tiまたはこれらの合金で形成されうるが、これに限定されない。ゲート絶縁膜123は、シリコン酸化膜、シリコン窒化膜のような絶縁膜で形成できる。活性層125の物質は、非晶質シリコン、多結晶シリコン、マイクロ結晶性シリコン、酸化物半導体または有機半導体で形成されうる。ソースドレイン電極133a133bは、ゲート電極と同様に、導電性物質で形成され、例えば、Au、Ag、Cu、Ni、Pt、Pd、Al、Mo、Q、Tiまたはこれらの合金を含んで多様な材料で形成されうる。オーミックコンタクト層131は、ソースドレイン電極133a133bと活性層125との間のオーミックコンタクトを形成するための層であって、例えば、高濃度にドーピングされた非晶質シリコン層で形成できる。図1Aに示したように、活性領域100を斜め対称diagonallysymmetricalである第1活性領域100Aと第2活性領域100Bとに任意に区分できる。第1活性領域100Aでは、図1Bに示したように、第1ソースドレイン電極133aは、ゲート電極121の一部と重畳し、第2ソースドレイン電極133bは、ゲート電極121とd1ほど離隔して位置する。第1活性領域100Aの活性層125には、第1ソースドレイン電極133a下の第1ソースドレイン領域125a、第2ソースドレイン電極133b下の第2ソースドレイン領域125b、及びこれら間の第1チャネル領域125ch1が存在する。第1チャネル領域125ch1は、ゲート電極121と第2ソースドレイン電極133bとの間のオフセット領域を備える。第2活性領域100Bでは、図1Cに示したように、第3ソースドレイン電極133cは、ゲート電極121とd1ほど離隔しており、第4ソースドレイン電極133dは、ゲート電極121と一部重畳する。第2活性領域100Bの活性層125には、第3ソースドレイン電極133c下の第3ソースドレイン領域125c、第4ソースドレイン電極133d下の第4ソースドレイン領域125d、及びこれら間の第2チャネル領域125ch2が存在する。第2チャネル領域125ch2は、第3ソースドレイン電極133cとゲート電極121との間のオフセット領域を備える。第1活性領域100Aの第1ソースドレイン電極133a及び第2ソースドレイン電極133bの配置は、第2活性領域100Bの第3ソースドレイン電極133c及び第4ソースドレイン電極133dの配置と斜め対称diagonallysymmetricalである。第1活性領域100Aの第1ソースドレイン電極133aと第2活性領域100Bの第3ソースドレイン電極133cとは、相互電気的に連結されており、同じソースから同じ電圧が印加される。同様に、第1活性領域100Aの第2ソースドレイン電極133bと第2活性領域100Bの第4ソースドレイン電極133dとは、相互電気的に連結されており、同じソースから同じ電圧が印加される。第1活性領域100Aで第2ソースドレイン電極133bに高電圧が印加されれば、第1ソースドレイン領域125aから第1チャネル領域125ch1を通過して第2ソースドレイン領域125bに電流が流れる。この時、第1チャネル領域125ch1内のオフセット領域は、高電界がチャネル領域125ch1にかかることを防止する役割を行う。したがって、前記構造は、TFTの劣化を防止し、オフ電流特性を向上させうる。一方、第1ソースドレイン領域125aは、ゲート電極121と重畳されて、オン電流を向上させうる。一方、電圧の印加方向が変わって、第1活性領域100Aで第1ソースドレイン電極133aに同じ電圧が印加されれば、第2ソースドレイン領域125bから第1チャネル領域125ch1を通過して第1ソースドレイン領域125aに電流が流れる。この時、高電圧が印加されたソースドレイン領域125aに対するオフセット領域の相対的な位置が、第2ソースドレイン電極133bに高電圧が印加された場合と異なるので、第1チャネル領域125ch1に形成される電界、及び結果としてオン電流及びオフ電流の大きさも変わる。すなわち、第1活性領域100Aのみを考慮すれば、同じ大きさの電圧が第1ソースドレイン電極133aに印加される場合、及び第2ソースドレイン電極133bに印加される場合に、電圧が印加される電極に対するチャネル領域125ch1内のオフセット領域の相対的な位置が変わるので、チャネル領域にかかる電界が変わり、結果的に、チャネル領域を流れる電流の大きさも変わる。すなわち、同じ大きさの電圧の印加方向が変わる時、電流が対称的ではない。電流が非対称的ならば、階調表現のエラーが発生し、これにより、ディスプレイの不良が発生する問題がある。次に、第1活性領域100Aと第2活性領域100Bとを備える活性領域100全体を考慮する。第2活性領域100Bのレイアウトは、第1活性領域100Aのレイアウトと上下左右が対称である。したがって、第1活性領域100Aの第2ソースドレイン電極133bに高電圧がかかる場合、第1活性領域100Aを流れる電流は、第2活性領域100Bの第3ソースドレイン電極133cに同じ電圧がかかる場合、第2活性領域100Bを流れる電流と大きさが同じである。また、第1活性領域100Aの第1ソースドレイン電極133aに高電圧がかかる場合、第1活性領域100Aを流れる電流は、第2活性領域100Bの第4ソースドレイン電極133dに同じ電圧がかかる場合、第2活性領域100Bを流れる電流と大きさが同じである。したがって、第1活性領域100Aの第2ソースドレイン電極133bと第2活性領域100Bの第4ソースドレイン電極133dとに高電圧が印加される場合の活性領域100全体を流れる電流の大きさは、第1活性領域100Aの第1ソースドレイン電極133aと第2活性領域100Bの第3ソースドレイン電極133cとに高電圧が印加される場合の活性領域100全体を流れる電流の大きさと同じである。すなわち、全体の活性領域100を流れる総電流で、電圧の印加方向が変われば、電流の方向が変わるが、電圧の大きさが同一ならば、電流の大きさも同一であるので、印加電圧に対称的である。代わりに、第1活性領域100Aの電流の流れと第2活性領域100Bの電流の流れとが、互いに影響を受けないように、第1活性領域100Aと第2活性領域100Bとを相互絶縁させうる。第1活性領域100Aと第2活性領域100Bとの絶縁は、例えば、活性層125内に絶縁膜を導入することによってなされうる。一方、導入する絶縁膜の形態によって、第1活性領域100Aと第2活性領域100Bとの形態は、変化しうる。代わりに、活性領域100内で、第1ソースドレイン電極133aと第3ソースドレイン電極133cとが連結され、第2ソースドレイン電極133bと第4ソースドレイン電極133dとが連結されうる。このように、ソースドレイン電極が連結されても、オフセット領域、重畳領域及び対称性が維持されうるので、本発明の特徴を維持しうる。一方、第1活性領域100Aと第2活性領域100Bとを絶縁すると同時に、ソースドレイン電極を活性領域200内で連結される。図2Aは、本発明の他の一実施例によるオフセット構造を有するTFTを説明するための活性領域200のレイアウト図である。図2Bは、図2AのI-I線に沿って切り取ったTFTの断面図である。図2Cは、図2AのII-II線に沿って切り取ったTFTの断面図である。本実施例の垂直積層構造は、図1A、図1B及び図1CのTFTの垂直積層構造と同じであるので、説明を省略する。図2Aに示したように、活性領域200を、第1活性領域200A、第2活性領域200B及び第3活性領域200Cに任意に区分できる。第1活性領域200Aと第3活性領域200Cとのレイアウトは、同一であり、第1活性領域200A、第2活性領域200B及び第3活性領域200Cのレイアウトは、それぞれ左右対称である。第1活性領域200Aでは、図2Bに示したように、ゲート電極221に相互対称である第1ソースドレイン電極233aと第2ソースドレイン電極233bとが、それぞれゲート電極221の一部と重畳している。第1活性領域200Aの活性層225には、第1ソースドレイン電極233a下の第1ソースドレイン領域225a、第2ソースドレイン電極233b下の第2ソースドレイン領域225b及びこれら間の第1チャネル領域225ch1が存在する。第2活性領域200Bでは、図2Cに示したように、ゲート電極221に相互対称である第3ソースドレイン電極233cと第4ソースドレイン電極233dとが、それぞれゲート電極221とd2ほど離隔している。第2活性領域200Bの活性層225には、第3ソースドレイン電極233c下の第3ソースドレイン領域225c、第4ソースドレイン電極233d下の第4ソースドレイン領域225d及びこれら間の第2チャネル領域225ch2が存在する。第2チャネル領域225ch2は、第3ソースドレイン電極233cとゲート電極221との間のオフセット領域、及びゲート電極221と第4ソースドレイン電極233dとの間のオフセット領域を備える。第3活性領域200Cでは、図2Cに示したように、ゲート電極221に相互対称である第5ソースドレイン電極233eと第6ソースドレイン電極233fとが、それぞれゲート電極221の一部と重畳している。第3活性領域200Cのソースドレイン電極の配置は、第1活性領域200Aのソースドレイン配置と同一である。第3活性領域200Cの活性層225には、第5ソースドレイン電極233e下の第5ソースドレイン領域225e、第6ソースドレイン電極233f下の第6ソースドレイン領域225f及びこれら間の第3チャネル領域225ch3が存在する。第1活性領域200Aの第1ソースドレイン電極233a、第2活性領域200Bの第3ソースドレイン電極233c及び第3活性領域200Cの第5ソースドレイン電極233eは、電気的に連結されており、同じソースから同じ電圧が印加される。同様に、第1活性領域200Aの第2ソースドレイン電極233b、第2活性領域200Bの第4ソースドレイン電極233d及び第3活性領域200Cの第6ソースドレイン電極233fは、電気的に連結されており、同じソースから同じ電圧が印加される。第1活性領域200Aで、第1ソースドレイン電極233a及び第2ソースドレイン電極233bがゲート電極221に相互対称であり、第2活性領域200Bで第3ソースドレイン電極233c及び第4ソースドレイン電極233dがゲート電極221に相互対称であり、第3活性領域200Cで、第5ソースドレイン電極233e及び第6ソースドレイン電極233fがゲート電極221に相互対称であるので、ソースドレイン電極233a~233fに印加される電圧の方向が変わっても、活性領域200の全体を流れる電流は、対称性を有する。この時、第1活性領域200Aと第3活性領域200Cとでは、ソースドレイン領域225a225b225e225fがゲート電極221の両側と重畳するので、第1活性領域200Aと第3活性領域200Cとは、オン電流を大きくするのに寄与する。第2活性領域200Bでは、ソースドレイン電極233c233dが、ゲート電極221と離隔していて、第2チャネル領域225ch2内にオフセット領域を備える。第3活性領域300Cでは、図3Dに示したように、第5ソースドレイン電極333eは、ゲート電極321とd3ほど離隔しており、第6ソースドレイン電極333fは、ゲート電極321と一部重畳する。第3活性領域300Cの活性層325には、第5ソースドレイン電極333e下の第5ソースドレイン領域325e、第6ソースドレイン電極333f下の第6ソースドレイン領域325f及びこれら間の第3チャネル領域325ch3が存在する。第3チャネル領域325ch3は、第5ソースドレイン電極333eとゲート電極321との間のオフセット領域を備える。第2活性領域300Bの第3ソースドレイン電極333c及び第4ソースドレイン電極333dの配置は、第3活性領域300Cの第5ソースドレイン電極333e及び第6ソースドレイン電極333fの配置と斜め対称diagonallysymmetricalである。第4活性領域300Dでは、ゲート電極321に相互対称である第7ソースドレイン電極333gと第8ソースドレイン電極333hとが、それぞれゲート電極321の一部と重畳している。第4活性領域300Dの第7ソースドレイン電極333g及び第8ソースドレイン電極333hの配置は、第1活性領域300Aの第1ソースドレイン電極333a及び第2ソースドレイン電極333bの配置と同一である。第1活性領域300Aの第1ソースドレイン電極333a、第2活性領域300Bの第3ソースドレイン電極333c、第3活性領域300Cの第5ソースドレイン電極333e及び第4活性領域300Dの第7ソースドレイン電極333gは、相互電気的に連結されており、同じソースから同じ電圧が印加される。同様に、第1活性領域300Aの第2ソースドレイン電極333b、第2活性領域300Bの第4ソースドレイン電極333d、第3活性領域300Cの第6ソースドレイン電極333f及び第4活性領域300Dの第8ソースドレイン電極333hは、相互電気的に連結されており、同じソースから同じ電圧が印加される。この時、第1活性領域300A及び第4活性領域300Dでは、ソースドレイン領域325a325b325g325hがゲート電極321の両側と重畳するので、第1活性領域300A及び第4活性領域300Dは、オン電流を大きくするに寄与する。第2活性領域300Bでは、第4ソースドレイン電極333dがゲート電極321と離隔して、第2チャネル領域325ch2内にオフセット領域、及び第2ゲート電極421bと第2ソースドレイン電極433bとの間のオフセット領域を備える。第2活性領域400Bでは、図4Cに示したように、第3ソースドレイン電極433cは、第1ゲート電極421aの一部と重畳し、第4ソースドレイン電極433dは、第2ゲート電極421bとd4ほど離隔して位置する。したがって、活性層425には、第1ゲート電極421a下の第3ソースドレイン領域425c、第2ゲート電極421b下の第4ソースドレイン領域425d及びこれら間の第2チャネル領域425ch2が存在する。第2チャネル領域425ch2は、第3ソースドレイン電極433cと第1ゲート電極421aとの間のオフセット領域、及び第1ゲート電極421aと第2ゲート電極421bとの間のオフセット領域を備える。第1活性領域400Aの第1ソースドレイン電極433a及び第2ソースドレイン電極433bの配置は、第2活性領域400Bの第3ソースドレイン電極433c及び第4ソースドレイン電極433dの配置と左右対称である。また、第1ゲート電極421aと第2ゲート電極421bとも、活性領域400内で相互に斜め対称diagonallysymmetricalである。第1活性領域400Aの第1ソースドレイン電極433aと第2活性領域400Bの第3ソースドレイン電極433cとは、相互電気的に連結されており、同じソースから同じ電圧が印加される。同様に、第1活性領域400Aの第2ソースドレイン電極433bと第2活性領域400Bの第4ソースドレイン電極433dとは、相互電気的に連結されており、同じソースから同じ電圧が印加される。第1活性領域400Aから第2ソースドレイン電極433bに高電圧が印加されれば、第1ソースドレイン領域425aから第1チャネル領域425ch1を通過して、第2ソースドレイン領域425bに電流が流れる。この時、多重ゲート電極421a421bは、オフ電流を低める役割を行い、第1チャネル領域425ch1内のオフセット領域は、高電界がチャネル領域425ch1にかかることを防止する役割を行う。したがって、前記構造は、TFTの劣化を防止し、オフ電流特性を向上させうる。一方、第1ソースドレイン領域425aは、第1ゲート電極421aと重畳して、オン電流を向上させうる。一方、電圧の印加方向が変わって、第1活性領域400Aから第1ソースドレイン電極433aに高電圧が印加されれば、第2ソースドレイン領域425bから第2チャネル領域425ch2を通過して、第1ソースドレイン領域425aに電流が流れる。この時、高電圧が印加されたソースドレイン領域425aに対するオフセット領域の相対的な位置が、第2ソースドレイン電極433bに高電圧が印加された場合と異なるので、第2チャネル領域425ch2に形成される電界、及び結果としてオン電流及びオフ電流の大きさも変わる。すなわち、第1活性領域400Aのみを考慮すれば、同じ大きさの電圧が第1ゲート電極421aに印加される場合と第2ゲート電極421bに印加される場合とで、電圧が印加される電極に対するチャネル領域425ch1425ch2内のオフセット領域の相対的な位置が変わるので、チャネル領域にかかる電界が変わって、結果として、チャネル領域を流れる電流の大きさも変わる。すなわち、同じ大きさの電圧の印加方向が変わる時、電流が対称的でない。次に、第1活性領域400Aと第2活性領域400Bとを備える活性領域400全体を考慮する。第2活性領域400Bのレイアウトは、第1活性領域400Aのレイアウトと上下左右が対称である。したがって、第1活性領域400Aの第2ソースドレイン電極433bに高電圧がかかる場合、第1活性領域400Aを流れる電流は、第2活性領域400Bの第3ソースドレイン電極433cに同じ電圧がかかる場合、第2活性領域400Bを流れる電流と大きさが同じである。また、第1活性領域400Aの第1ソースドレイン電極433aに高電圧がかかる場合、第1活性領域400Aを流れる電流は、第2活性領域400Bの第4ソースドレイン電極433dに同じ電圧がかかる場合、第2活性領域400Bを流れる電流と大きさが同じである。したがって、第1活性領域400Aの第2ソースドレイン電極433bと、第2活性領域400Bの第4ソースドレイン電極433dとに高電圧が印加される場合の第1活性領域400A及び第2活性領域400B全体を流れる電流の大きさは、第1活性領域400Aの第1ソースドレイン電極433aと、第2活性領域400Bの第3ソースドレイン電極433cとに高電圧が印加される場合の第1活性領域400A及び第2活性領域400B全体を流れる電流の大きさと同じである。すなわち、全体の活性領域400を流れる総電流で電圧の印加方向が変われば、電流の方向が変わるが、電圧の大きさが同一ならば、電流の大きさも同一であり、印加電圧に対称的である。一方、第1活性領域400A及び第2活性領域400Bの電流の流れが相互影響を受けないように、第1活性領域400A及び第2活性領域400Bを相互絶縁させうる。また、前記実施例で説明したように、ソースドレイン電極を活性領域400内で連結でき、この時、活性領域400A400Bを相互絶縁させることもできる。図5Aは、本発明のさらに他の一実施例によるオフセット構造を有するTFTを説明するための活性領域500のレイアウト図である。図5Bは、図5AのI-I線に沿って切り取ったTFTの断面図である。図5Cは、図5AのII-II線に沿って切り取ったTFTの断面図である。本実施例のTFTの垂直積層構造は、図4A、図4B及び図4CのTFTの垂直積層構造と同じであるので、説明を省略する。図5Aに示したように、活性領域500を相互上下左右対称である第1活性領域500Aと第2活性領域500Bとに任意に区分しうる。本実施例のTFTは、二重ゲート電極の間にオフセット電極が形成されている点で、図4A、図4B及び図4CのTFTと異なり、他の構造は、図4A、図4B及び図4CのTFTと同一である。図5Aに示したように、活性領域500を相互上下左右対称である第1活性領域500Aと第2活性領域500Bとに任意に区分しうる。本実施例のTFTは、一つの活性領域内に2個の平行なゲート電極を有する二重ゲート構造を有する。第1活性領域500Aでは、図5Bに示したように、第1ソースドレイン電極533aは、第1ゲート電極521aの一部と重畳し、第2ソースドレイン電極533bは、第2ゲート電極521bとd5ほど離隔して位置する。活性層525には、第1ゲート電極521a下の第1ソースドレイン領域525a、第2ゲート電極521b下の第2ソースドレイン領域525b及びこれら間の第1チャネル領域525ch1が存在する。第1チャネル領域525ch1は、第1ゲート電極521aと第2ゲート電極521bとの間のオフセット領域、及び第2ゲート電極521bと第2ソースドレイン電極533bとの間のオフセット領域を備える。一方、第1ゲート電極521aと第2ゲート電極521bとの間の領域に、第1オフセット電極533o1がチャネル層525から絶縁されて位置する。第1オフセット電極533o1は、ゲート電極521a521bと電気的に連結されている。第2活性領域500Bでは、図5Cに示したように、第3ソースドレイン電極533cは、第1ゲート電極521aの一部と重畳し、第4ソースドレイン電極533dは、第2ゲート電極521bとd4ほど離隔して位置する。第2活性領域500Bの活性層525には、第1ゲート電極521a下の第3ソースドレイン領域525c、第2ゲート電極521b下の第4ソースドレイン領域525d及びこれら間の第2チャネル領域525ch2が存在する。第2チャネル領域525ch2は、第3ソースドレイン電極533cと第1ゲート電極521aとの間のオフセット領域、及び第1ゲート電極521aと第2ゲート電極521bとの間のオフセット領域を備える。一方、第1ゲート電極521aと第2ゲート電極521bとの間の領域に、第2オフセット電極533o2がチャネル層525から絶縁されて位置する。第2オフセット電極533o1は、ゲート電極521a521bと電気的に連結されている。第1活性領域500Aの第1ソースドレイン電極533a及び第2ソースドレイン電極533bの配置は、第2活性領域500Bの第3ソースドレイン電極533c及び第4ソースドレイン電極533dの配置と左右対称である。また、第1ゲート電極521aと第2ゲート電極521bとも、活性領域500内で相互に斜め対称diagonallysymmetricalである。第1活性領域500Aの第1ソースドレイン電極533aと第2活性領域500Bの第3ソースドレイン電極533cとは、相互電気的に連結されており、同じソースから同じ電圧が印加される。同様に、第1活性領域500Aの第2ソースドレイン電極533bと第2活性領域500Bの第4ソースドレイン電極533dとは、相互に電気的に連結されており、同じソースから同じ電圧が印加される。第1活性領域500Aから第2ソースドレイン電極533bに高電圧が印加されれば、第1ソースドレイン領域525aから第1チャネル領域525ch1を通過して、第2ソースドレイン領域525bに電流が流れる。この時、多重ゲート電極521a521bは、オフ電流を低める役割を行い、第1チャネル領域525ch1内のオフセット領域は、高電界がチャネル領域525ch1にかかることを防止する役割を行う。一方、第1オフセット電極533o1は、第1ゲート電極521aと第2ゲート電極521bとの間のオフセット領域を流れる電流の流れを円滑に制御しうる。したがって、前記構造は、TFTの劣化を防止し、オフ電流Ioff特性を向上させうる。一方、第1ソースドレイン領域525aは、第1ゲート電極521aと重畳されて、オン電流Ionを向上させうる。一方、電圧の印加方向が変わって、第1活性領域500Aから第1ソースドレイン電極533aに高電圧が印加されれば、第2ソースドレイン領域525bから第2チャネル領域525ch2を通過して、第1ソースドレイン領域525aに電流が流れる。この時、高電圧が印加されたソースドレイン領域525aに対するオフセット領域の相対的な位置が、第2ソースドレイン電極533bに高電圧が印加された場合と異なるので、第2チャネル領域525ch2に形成される電界、及び結果としてオン電流及びオフ電流の大きさも変わる。すなわち、第1活性領域500Aのみを考慮すれば、同じ大きさの電圧が第1ゲート電極521aに印加される場合と、第2ゲート電極521bに印加される場合とで、電圧が印加される電極に対するチャネル領域525ch1525ch2内のオフセット領域の相対的な位置が変わるので、チャネル領域にかかる電界が変わって、結果として、チャネル領域を流れる電流の大きさも変わる。すなわち、同じ大きさの電圧の印加方向が変わる時、電流が対称的でない。今回には、第1活性領域500A及び第2活性領域500Bを備える活性領域500全体を考慮する。第2活性領域500Bのレイアウトは、第1活性領域500Aのレイアウトと上下左右が対称である。したがって、第1活性領域500Aの第2ソースドレイン電極533bに高電圧がかかる場合、第1活性領域500Aを流れる電流は、第2活性領域500Bの第3ソースドレイン電極533cに同じ電圧がかかる場合、第2活性領域500Bを流れる電流と大きさが同じである。また、第1活性領域500Aの第1ソースドレイン電極533aに高電圧がかかる場合、第1活性領域500Aを流れる電流は、第2活性領域500Bの第4ソースドレイン電極533dに同じ電圧がかかる場合、第2活性領域500Bを流れる電流と大きさが同じである。したがって、第1活性領域500Aの第2ソースドレイン電極533bと第2活性領域500Bの第4ソースドレイン電極533dとに高電圧が印加される場合の第1活性領域500A及び第2活性領域500B全体を流れる電流の大きさは、第1活性領域500Aの第1ソースドレイン電極533aと第2活性領域500Bの第3ソースドレイン電極533cとに高電圧が印加される場合の第1活性領域500A及び第2活性領域500B全体を流れる電流の大きさと同じである。すなわち、全体の活性領域500を流れる総電流で電圧の印加方向が変われば、電流の方向が変わるが、電圧の大きさが同一ならば、電流の大きさも同一であり、印加電圧に対称的である。一方、第1活性領域500A及び第2活性領域500Bの電流の流れが相互影響を受けないように、第1活性領域500A及び第2活性領域500Bを相互絶縁させうる。また、前記実施例で説明したように、ソースドレイン電極を活性領域500内で連結でき、この時、活性領域500A500Bを相互絶縁させることもできる。図6Aは、本発明のさらに他の一実施例によるオフセット構造を有するTFTを説明するための活性領域600のレイアウト図である。図6Bは、図6AのI-I線に沿って切り取ったTFTの断面図である。本実施例のTFTの垂直積層構造は、図1A、図1B及び図1CのTFTの垂直積層構造と同じであるので、説明を省略する。本実施例のTFTは、一つの活性領域内に2個の平行なゲート電極を有する二重ゲート構造を有する。活性領域600で、図6Bに示したように、第1ソースドレイン電極633aは、第1ゲート電極621aの一部と重畳し、第2ソースドレイン電極633bは、第2ゲート電極621bの一部と重畳する。第1ソースドレイン電極633aは、第2ゲート電極621bとはd6ほど離隔しているので、第1ソースドレイン電極633aは、第2ゲート電極621bとオフセットされていると見なされる。同様に、第2ソースドレイン電極633bは、第1ゲート電極621aとはd6ほど離隔しているので、第2ソースドレイン電極633bは、第1ゲート電極621aとオフセットされていると見なされる。活性層625には、第1ゲート電極621a下の第1ソースドレイン領域625a、第2ゲート電極621b下の第2ソースドレイン領域625b及びこれら間のチャネル領域625chが存在する。チャネル領域625chは、第1ゲート電極621aと第2ゲート電極621bとの間のオフセット領域を備える。第1ソースドレイン電極633a及び第2ソースドレイン電極633bの配置は、活性領域600内で相互左右対称であり、第1ゲート電極621aと第2ゲート電極621bとも、活性領域600内で相互に左右対称である。活性領域600において、第2ソースドレイン電極633bに高電圧が印加されれば、第1ソースドレイン領域625aからチャネル領域625chを通過して、第2ソースドレイン領域625bに電流が流れる。この時、多重ゲート電極621a621bは、オフ電流を低める役割を行い、チャネル領域625ch内のオフセット領域は、高電界がチャネル領域625chにかかることを防止する役割を行う。したがって、前記構造は、TFTの劣化を防止し、オフ電流特性を向上させうる。一方、第1ソースドレイン領域625aは、第1ゲート電極621aと重畳してオン電流Ionを向上させ、同様に、第2ソースドレイン領域625bは、第2ゲート電極621bと重畳してオン電流を向上させうる。電圧の印加方向が変わって、活性領域600から第1ソースドレイン電極633aに同じ電圧が印加されれば、第2ソースドレイン領域625bからチャネル領域625chを通過して、第1ソースドレイン領域625aに電流が流れる。この時、高電圧が印加されたソースドレイン領域625aに対するオフセット領域の相対的な位置が、第2ソースドレイン電極633bに高電圧が印加された場合と同じであるので、活性領域600を流れる電流は、第2ソースドレイン電極633bに高電圧が印加された場合と電流の方向は反対であり、電流の大きさは同一である。すなわち、印加電圧に対する電流の対称性が維持される。図7Aは、本発明のさらに他の一実施例によるオフセット構造を有するTFTを説明するための活性領域700のレイアウト図である。図7Bは、図7AのI-I線に沿って切り取ったTFTの断面図である。本実施例のTFTの垂直積層構造は、図1A、図1B及び図1CのTFTの垂直積層構造と同じであるので、説明を省略する。本実施例のTFTは、一つの活性領域内に2個の平行なゲート電極を有する二重ゲート構造を有する。活性領域700で、図7Bに示したように、第1ソースドレイン電極733aは、第1ゲート電極721aの一部と重畳し、第2ソースドレイン電極733bは、第2ゲート電極721bの一部と重畳する。第1ソースドレイン電極733aは、第2ゲート電極721bとはd7ほど離隔しているので、第1ソースドレイン電極733aは、第2ゲート電極721bとオフセットされていると見なされる。同様に、第2ソースドレイン電極733bは、第1ゲート電極721aとはd7ほど離隔しているので、第2ソースドレイン電極733bは、第1ゲート電極721aとオフセットされていると見なされる。活性層725には、第1ゲート電極721a下の第1ソースドレイン領域725a、第2ゲート電極721b下の第2ソースドレイン領域725b及びこれらの間のチャネル領域725chが存在する。チャネル領域725chは、第1ゲート電極721aと第2ゲート電極721bとの間のオフセット領域を備える。一方、第1ゲート電極721aと第2ゲート電極721bとの間の領域に、オフセット電極733cがチャネル層725から絶縁されて位置する。オフセット電極733cは、ゲート電極721a721bと電気的に連結されている。第1ソースドレイン電極733a及び第2ソースドレイン電極733bの配置は、活性領域700内で相互左右対称であり、第1ゲート電極721aと第2ゲート電極721bとも、活性領域700内で相互に左右対称である。活性領域700において、第2ソースドレイン電極733bに高電圧が印加されれば、第1ソースドレイン領域725aからチャネル領域725chを通過して、第2ソースドレイン領域725bに電流が流れる。この時、多重ゲート電極721a721bは、オフ電流を低める役割を行い、チャネル領域725ch内のオフセット領域は、高電界がチャネル領域725chにかかることを防止する役割を行う。したがって、前記構造は、TFTの劣化を防止し、オフ電流特性を向上させうる。一方、オフセット電極733cは、第1ゲート電極721aと第2ゲート電極721bとの間のオフセット領域を流れる電流の流れが円滑に制御しうる。また、第1ソースドレイン領域725aは、第1ゲート電極721aと重畳され、第2ソースドレイン領域725bは、第2ゲート電極721bと重畳されて、オン電流を向上させうる。電圧の印加方向が変わって、活性領域700において、第1ソースドレイン電極733aに同じ電圧が印加されれば、第2ソースドレイン領域725bからチャネル領域725chを通過して、第1ソースドレイン領域725aに電流が流れる。この時、高電圧が印加されたソースドレイン領域725aに対するオフセット領域の相対的な位置が、第2ソースドレイン電極733bに高電圧が印加された場合と同じであるので、活性領域700を流れる電流は、第2ソースドレイン電極733bに高電圧が印加された場合と電流の方向は反対であり、電流の大きさは同一である。すなわち、印加電圧に対する電流の対称性が維持される。図8は、本発明のさらに他の一実施例によるオフセット構造を有するTFTを説明するための活性領域800のレイアウト図である。任意に区分した第1活性領域800Aと第2活性領域800Bとは、相互に斜め対称diagonallysymmetricalである。図8の活性領域800は、第1ソースドレイン電極833aが、図1Aの活性領域100の第1ソースドレイン電極133aと第3ソースドレイン電極133cとが連結された形態であり、第2ソースドレイン電極833aは、活性領域100の第2ソースドレイン電極133bと第4ソースドレイン電極133dとが連結された形態である点を除外すれば、活性領域100と同じ構造である。したがって、図8のI-I線に沿って切り取ったTFTの断面図は、図1Bの断面図と同じであり、図8のII-II線に沿って切り取ったTFTの断面図は、図1Cの断面図と同じであるので、図示を省略する。第1活性領域800Aの第1ソースドレイン電極833aは、ゲート電極821の一部と重畳し、第2ソースドレイン電極833bは、ゲート電極821とd8ほど離隔して位置する。第2活性領域800Bの第1ソースドレイン電極833aは、ゲート電極821とd8ほど離隔しており、第2ソースドレイン電極833bは、ゲート電極821と一部重畳する。したがって、図1Aないし図1Cの活性領域100と関連して説明したように、図8のTFTは、ゲート電極821とd8ほど離隔されたオフセット領域によって、高電界がチャネル領域にかかることを防止することによって、TFTの劣化を防止し、オフ電流特性を向上させうる。また、第1ソースドレイン電極833aと第2ソースドレイン電極833bとが、ゲート電極821と重畳された部分によって、オン電流特性を向上させうる。そして、活性領域800の第1ソースドレイン電極833a、第2ソースドレイン電極833b及びゲート電極821は、活性領域800の中心に対称であるので、第1ソースドレイン電極833a、第2ソースドレイン電極833bに印加される電圧に対して、チャネル領域を流れる電流は、対称的である。一方、第1活性領域800Aと第2活性領域800Bとでソースドレイン電極833a833bは、連結されているが、活性層を絶縁させることによって、電流の流れを一定経路に制限しうる。図9は、本発明のさらに他の一実施例によるオフセット構造を有するTFTを説明するための活性領域900のレイアウト図である。任意に区分した第1活性領域900Aと第2活性領域900Bとは、それぞれ斜め対称diagonallysymmetricalである。図9の第1活性領域900Aは、図1Aの活性領域100と活性領域100の上下対称に配された活性領域とをゲート電極に沿って上下に連結した後、第1ソースドレイン電極133aと第3ソースドレイン電極133cとを連続して連結し、第2ソースドレイン電極133bと第4ソースドレイン電極133dとを連続して連結したような形態である。したがって、図9のI-I線に沿って切り取ったTFTの断面図は、図1Bの断面図と同じであり、図9のII-II線に沿って切り取ったTFTの断面図は、図1Cの断面図と同じであるので、図示を省略する。第1活性領域900Aで、第1ソースドレイン電極933aの一部は、ゲート電極921と重畳し、第1ソースドレイン電極933aの一部は、ゲート電極921とオフセットされている。また、第1活性領域900Aで、第2ソースドレイン電極933bの一部は、ゲート電極921と重畳し、第2ソースドレイン電極933bの一部は、ゲート電極921とオフセットされている。第2活性領域900Bは、第1活性領域900Aを上下対称させたものと同じである。第1活性領域900A及び第2活性領域900Bは、それらの中心に対称である構造である。したがって、図1Aないし図1Cの活性領域100と関連して説明したように、図9のTFTは、ゲート電極921とd9ほど離隔したオフセット領域によって、高電界がチャネル領域にかかることを防止することによって、TFTの劣化を防止し、オフ電流特性を向上させうる。また、第1ソースドレイン電極933aと第2ソースドレイン電極933bとが、ゲート電極921と重畳された部分によって、オン電流特性を向上させうる。そして、第1活性領域900A及び第2活性領域900Bが、それぞれそれらの中心に対称であるので、第1ソースドレイン電極933a、第2ソースドレイン電極933bに印加される電圧に対して、チャネル領域を流れる電流は、対称的である。一方、第1活性領域900Aと第2活性領域900Bとで、ソースドレイン電極933a933bは、連結されているが、活性層を絶縁させることによって、電流の流れを一定経路に制限しうる。以上、本発明のTFTのオフセット構造のいくつの実施例を説明した。一セルの活性領域内でオフセット領域と重畳領域とが共に存在し、電極の配置を左右対称にして、オフ電流及びオン電流の特性をいずれも向上させるための構造は、前記実施例に限定されない。図10は、本発明の一実施例及び比較例によるTFTのゲート電圧Vgに対するチャネル電流Idsの特性をシミュレーションして比較したグラフである。図8のグラフで、COVENTIONALTFTほど大きく、オフ電流は、OFFSETTFTほど小さく現れる。HYBRIDTFT△の高いオン電流は、ソースドレインとゲート電極との重畳領域に起因し、HYBRIDTFT△の低いオフ電流は、ソースドレインとゲート電極とがオフセットされた領域に起因すると判断される。図10のシミュレーション結果のグラフから、本発明によってオフセット領域と非オフセット領域とを同時に備えるTFTが、低いオフ電流と高いオン電流とを同時に確保できるということが分かる。また、前述したように、全体的に対称的なソースドレイン電極及びゲート電極の配置を有することによって、ゲート印加電圧によって対称であるチャネル電流が得られる。