"第1のコンデンサと、前記第1のコンデンサの一端と入力端子との間に接続される第1のスイッチと、前記第1のコンデンサの他端に出力端が接続され、非反転入力端子が定電位源に接続される差動増幅器と、前記第1のコンデンサの一端と前記差動増幅器の反転入力端子との間に接続される第2のスイッチと、前記差動増幅器の出力端と反転入力端子の間に接続される第2のコンデンサとを備えたスイッチトキャパシタ積分器。前記入力端子には制御対象回路の制御対象出力端子が接続される一方、前記制御対象回路の制御入力端子には前記出力端が接続されていることを特徴とする請求項1に記載のスイッチトキャパシタ積分器。前記第1および第2のコンデンサは、MOS容量により構成されていることを特徴する請求項1又は2に記載のスイッチトキャパシタ積分器。本発明は上述の如き事情を背景として為されたものであって、その解決課題とするところは、スイッチトキャパシタ積分回路において、コンデンサの電圧依存性を低減しつつ、コンデンサの占める面積を減らすことができる、新規な構造のスイッチトキャパシタ積分回路を提供することにある。すなわち、本発明の第一の態様は、第1のコンデンサと、前記第1のコンデンサの一端と入力端子との間に接続される第1のスイッチと、前記第1のコンデンサの他端に出力端が接続され、非反転入力端子が定電位源に接続される差動増幅器と、前記第1のコンデンサの一端と前記差動増幅器の反転入力端子との間に接続される第2のスイッチと、前記差動増幅器の出力端と反転入力端子の間に接続される第2のコンデンサとを備えたスイッチトキャパシタ積分器を提供するものである。本態様に従う構造とされたスイッチトキャパシタ積分器においては、第1のコンデンサの他端が、第2のコンデンサと同じく出力端に接続されている。これにより、第1のコンデンサに掛かる電圧と第2のコンデンサに掛かる電圧を大幅に近付けることができるので、電圧依存性がある容量も使用することが可能となり、設計の自由度を広げることができる。また、第1のコンデンサも第2のコンデンサと同じく出力端に接続されることにより、従来例で[数3]であらわされた電流を受けるコンデンサが第1のコンデンサと第2のコンデンサの2つになった。これにより、従来に比べて第2のコンデンサの容量値を小さくすることができるので、小型化が可能となる。因みに、第2のコンデンサの容量を第1のコンデンサの容量分だけ小さくしても、同じ値の積分値Voutを得ることができるのである。このように、本態様によれば、第2のコンデンサの一方の端部の接続を単に変えるだけできるので、素子数の増加や大幅な回路構成の変更などなく、極めて簡単に回路の小型化やコンデンサの電圧依存性によるスイッチトキャパシタ積分器の特性への影響の低減を実現することができる。本発明の第二の態様は、請求項1に記載のスイッチトキャパシタ積分器において、前記入力端子には制御対象回路の制御対象出力端子が接続される一方、前記制御対象回路の制御入力端子には前記出力端が接続されているものである。本態様によれば、スイッチトキャパシタ積分器を負帰還制御に用いることにより、第1および第2のコンデンサに印加される電圧を同じにすることができる。これにより、電圧依存性がある容量を使用する際の問題がなくなり、設計の自由度を広げることができる。本発明の第三の態様は、前記第一又は第二の態様に記載のスイッチトキャパシタ積分器において、前記第1および第2のコンデンサは、MOS容量により構成されているものである。本態様によれば、コンデンサの電圧依存性の問題が低減乃至は解消されていることから、第1および第2のコンデンサに電圧依存性のあるMOS容量を採用することができる。MOS容量は単位面積当たりの容量値が他の容量素子に比べて大きいことから、スイッチトキャパシタ積分器の小型化に極めて有効であると言える。また容量素子の変更は容易に行うことができるので、簡単に実現することができる。本発明のスイッチトキャパシタ積分器によれば、第1のコンデンサの一方の端部の接続先を出力端子に変更することにより、各コンデンサの電圧依存性によるスイッチトキャパシタ積分器の特性への影響を低減することができると共に、第2のコンデンサの容量を低減でき、簡単な変更で、スイッチトキャパシタ積分器の小型化を実現できる。以下、本発明を更に具体的に明らかにするために、本発明の実施形態について、図面を参照しつつ、詳細に説明する。先ず、図1に、本発明の一実施形態としてのスイッチトキャパシタ積分器10の回路図を示す。初めに、第2のスイッチ14をオフした状態で第1のスイッチ12をオンすることにより、入力端子16と第1のコンデンサ18の一端を導通させ、入力電圧Vinが印加されて第1のコンデンサ18が充電される。なお、第1のコンデンサ18の他端は出力端20に接続されている。次に、第1のスイッチ12をオフした後に第2のスイッチ14をオンすることにより、第1のコンデンサ18の一端と第2のコンデンサ22の一端を導通させ、第1のコンデンサ18に蓄えられた電荷の一部を第2のコンデンサ22に移す。この一連の動作を繰り返し行うことにより、第1のコンデンサ18と第2のコンデンサ22に電荷が蓄積され、出力端20の出力電圧Voutに積分値となってあらわれるのである。なお、第2のコンデンサ22の一端は差動増幅器24の反転入力端子26にも接続されていると共に、第2のコンデンサ22の他端は差動増幅器24の出力端20にも接続されており、差動増幅器24に対する負帰還回路を構成している。また、差動増幅器24の非反転入力端子28に印加される定電圧Vrefは、スイッチトキャパシタ積分器10を後述の負帰還制御に用いる際には、目標となる電圧を設定するものである。なお、定電圧Vrefは適用されるアプリケーションにより任意に設定可能である。本実施形態のスイッチトキャパシタ積分器10では、第1のコンデンサ18に印加される電圧は、第1のスイッチ12オン第2のスイッチ14オフ時にはVout-Vin、第1のスイッチ12オフ第2のスイッチ14オン時にはVout-Vrefとなり、一方第2のコンデンサ22に印加される電圧は、Vout-Vrefであらわされる。ここでVinとVrefを近い値にしておけば、第1及び第2のコンデンサ18,22に印加される電圧を従来に比べて大幅に近付けることができるので、電圧依存性がある容量、例えば、MOS容量やPNPtypesemiconductorNtypesemiconductor接合容量等、も使用することが可能となり、設計の自由度を広げることができるのである。本発明のスイッチトキャパシタ積分器10の特性を表す式についても、図5に示す従来例の場合と同様にして求めることができる。初めに、第1及び第2のスイッチ12,14を交互にオンオフすることにより、電荷を入力端子16から第1のコンデンサ18を介して、第2のコンデンサ22に移動することによる電流は、従来例と同じく[数2]であらわされる。一方、従来例で[数3]であらわされた第2のコンデンサ22に流れ込む電流は、これを受けるコンデンサが第1及び第2のコンデンサ18,22の2つになったことから、[数5]のようにあらわされる。ここで、[数2]と[数5]を連立させて解くことにより、図1に示す積分器の特性を表す式[数6]が得られる。[数6]と[数4]を比較すると、係数部分の分母が従来例の場合のC2からC1C2に変わっていることが分かる。すなわち、第2のコンデンサ22の容量C2を第1のコンデンサ18の容量分C1だけ小さくしても、同じ値の積分値Voutを得ることができ、小型化が可能となるのである。次に、図2を用いて、本発明の第二の実施形態としてのスイッチトキャパシタ積分器30について説明する。第二の実施形態は、第一の実施形態のスイッチトキャパシタ積分器10を用いて、制御対象回路32の負帰還制御を行うものである。具体的には、第一の実施形態のスイッチトキャパシタ積分器10の入力端子16に、制御対象回路32の制御対象出力端子制御対象となる信号等を出力する端子34を接続すると共に、同じく出力端20に、制御対象回路32の制御入力端子36を接続するものである。なお、以下の説明において、前述の実施形態と実質的に同様の構成については、前述の実施形態と同様の符号を付することによって、詳細な説明を省略する。このように積分器を負帰還制御に用いる場合には、上記の制御対象回路32の制御対象出力端子34の電圧、すなわちスイッチトキャパシタ積分器10の入力電圧Vinの目標値を、Vrefに設定する。定常状態においては、Vin≒Vrefとなることから、第1のコンデンサ18に掛かる電圧は、通常差動増幅器の利得が十分に高く、2つの入力間の仮想短絡が成立している場合、Vout-Vrefに等しい、もしくはほぼ等しくなる。第2のコンデンサ22に掛かる電圧も、Vout-Vrefとなることから、両コンデンサ18,22に掛かる電圧を等しく、もしくはほぼ等しくすることができる。従って、両コンデンサ18,22を同じ容量素子を用いて形成することにより、[数6]の係数部分の容量値の電圧依存性成分は、約分されて無くなる。これにより、単位面積当たりの容量値が大きいものの電圧依存性があるために使用が困難であったMOS容量も使用することが可能となり、大幅な小型化が実現できるのである。次に、図3および図4を用いて、本発明の第三の実施形態としてのスイッチトキャパシタ積分器38について説明する。第三の実施形態は、第一の実施形態のスイッチトキャパシタ積分器10を、集積回路技術を用いて形成したものである。具体的には、第1及び第2のスイッチ12,14はnMOSnchannelMetalOxideSemiconductorトランジスタを用いて形成されており、また第1及び第2のコンデンサ18,22はpMOSpchannelMetalOxideSemiconductorトランジスタを用いて形成されている。ここで、第1の第1及び第2のスイッチ12,14にはnMOSトランジスタを使用しているが、Vrefの値やスイッチの駆動に用いる電圧によっては、pMOSトランジスタ、あるいは、並列接続されたnMOSトランジスタとpMOSトランジスタを使用してもよい。nMOSトランジスタを用いた第1及び第2のスイッチ12,14のゲート端子40,42には、図4に示すようなパルス電圧が印加され、交互にオンVon印加時オフVoff印加時が繰り返される。一方第1及び第2のコンデンサ18,22にはpMOS容量が使われている。MOS容量には、nMOSトランジスタの作製工程を用いて形成されるnMOS容量と、pMOSトランジスタの作製工程を用いて形成されるpMOS容量の2種類があり、図6に示すように、容量値の電圧依存性が異なる。nMOS容量の場合、正の電圧が印加された方が大きな容量値を示し、一方pMOS容量の場合、負の電圧が印加された方が大きな容量値を示す。実際の回路では、半導体層やスイッチで生じるリーク電流の影響を小さくするために、MOS容量の半導体層側を差動増幅器24の出力端20に接続し、かつ、できるだけ容量値の大きな領域で使用することが望ましい。したがって、第1及び第2のコンデンサ18,22に掛かる電圧はVout-Vrefであらわされるので、nMOS容量はVref>Voutの条件で、またpMOS容量はVref<Voutの条件で使うことが望ましい。以上、本発明の複数の実施形態について詳述してきたが、これはあくまでも例示であって、本発明は、かかる実施形態における具体的な記載によって、何等、限定的に解釈されるものではない。例えば、上記実施形態では、第1及び第2のコンデンサ18,22に電圧依存性のあるMOS容量を使用した具体例を示したが、電圧依存性のないPIP容量やMIM容量等を用いることも可能である。この場合でも、第2のコンデンサ22の容量を小さくでき、小型化を図ることが可能である。"