基板上の第1主面上に半導体結晶を成長させることによって半導体発光素子が製造される半導体発光素子基板であって、前記半導体結晶の成長が抑制される傾斜面を各々有する複数の凸部が前記第1主面上に形成されており、前記複数の凸部は、前記傾斜面が前記第1主面上で偏在し、かつ前記第1主面に対して平行に伝搬する光がいずれかの凸部において反射されるように配置されていることを特徴とする、半導体発光素子基板。前記複数の凸部は、隣接する凸部の中心間距離が長い部分と、前記中心間距離が短い部分とが前記第1主面上に存在するように配置される、請求項1に記載の半導体発光素子基板。前記複数の凸部は、隣接する配置位置の間の距離が等しくなるように設定された配置位置から、一部の配置位置を周期的に取り除いた配置で設けられている、請求項1または2に記載の半導体発光素子基板。多角形の各頂点および中心に配置された凸部を1組として、その凸部の組が前記第1主面上に周期的に配置されている、請求項1または2に記載の半導体発光素子基板。大きさの異なる2種類以上の凸部が前記第1主面上に配置されている、請求項1~4のいずれか1項に記載の半導体発光素子基板。隣接する配置位置の間の距離が等しくなるように設定された配置位置から、隣接する複数の配置位置を取り除くことにより、半導体結晶が成長可能な平坦領域が設けられる配置で、前記複数の凸部が前記第1主面上に設けられる、請求項1~5のいずれか1項に記載の半導体発光素子基板。前記平坦領域が、前記第1主面上に周期的に設けられている、請求項6に記載の半導体発光素子基板。前記第1主面の面積に対する前記平坦領域の面積の割合が10~30である、請求項6または7に記載の基板。半導体発光素子基板の製造方法において、基板の第1主面にマスクを設けるマスク工程と、前記マスクを介して基板をエッチングすることにより基板上に凸部を形成する、基板の凸構造形成工程と、基板表面に半導体を成長させて半導体基板を形成する工程とを具備する方法による、請求項1~8のいずれか1項に記載の基板の製造方法。請求項1~8のいずれか1項に記載の基板の第1主面上に窒化物半導体を成長させることによって窒化物半導体層発光素子を形成した半導体発光素子。光取り出し効率を向上させるためには、凸部が密に配置されること、および凸部の高さが高いことが好ましい。また、半導体結晶面上に凸部が配置されていると、基板界面に発生した転位の横方向成長、結晶接合により、欠陥の伝播を抑えて半導体結晶を成長させることができるので、凸部が密に配置され且つ凸部高さが高いと、貫通転位が低減された結晶性の高い半導体が得られる。しかし、貫通電位の低減により、半導体結晶の抵抗が大きくなって、得られる半導体発光素子の順電圧が増加するという問題が生じる。順電圧の増加は、照明用途などの大電流域で顕著に表れる。そこで、本発明は、上記事情に鑑み、結晶性および光取り出し効率に優れ、かつ高電流域での順電圧増加が抑制された発光素子用基板、その発光素子基板の製造方法、およびその発光素子基板を用いた発光素子を提供することを目的とする。以上の目的を達成するために、本発明に係る半導体発光素子基板は、基板上の第1主面上に半導体結晶を成長させることによって半導体発光素子が製造される半導体発光素子基板であって、前記半導体結晶の成長が抑制される傾斜面を各々有する複数の凸部が前記第1主面上に形成されており、前記複数の凸部は、前記傾斜面が前記第1主面上で偏在するように、即ち前記傾斜面が密に配置される領域と、粗に配置される領域とが前記第1主面上に存在するように、かつ前記第1主面に対して平行に伝搬する光がいずれかの凸部において反射されるように配置されていることを特徴とする。本発明に係る半導体発光素子基板は、半導体結晶の成長が抑制される傾斜面が第1主面上に偏在するように、凸部が第1主面上に配置されることにより、結晶成長面において発生する転位の一部が結晶の横方向成長によって結晶内部に閉じ込められる一方で、結晶表面に現れる貫通転位の数が増加する。また、第1主面に対して平衡に伝搬する光がいずれかの凸部において反射されるように凸部が配置されることにより、半導体発光素子基板の側面からの光の出射が妨げられ、高い光取り出し効率を保持することができる。以下、本発明の実施の形態について図面に基づいて説明する。ただし、以下に説明する実施の形態は、本発明の技術思想を具体化するための態様を例示するものであって、本発明を以下のものに特定しない。実施の形態に記載されている構成部品の寸法、材質、形状、その相対的配置等は特定的な記載がない限りは、本発明の範囲をそれのみに限定する趣旨ではなく、単なる説明例に過ぎない。なお、各図面が示す部材の大きさや位置関係等は、説明を明確にするために誇張していることがある。更に、本発明を構成する各要素は、複数の要素を同一の部材で構成して一の部材で複数の要素を兼用する態様としてもよく、一の部材の機能を複数の部材で分担して実現することもできる。本発明の半導体発光素子は、図1に示すように、基板10の上に下地層12、第1導電型層n型層13、活性層発光層14、第2導電型層p型層15が順に積層された半導体積層構造11が設けられており、下地層12を成長させる基板10の第1主面2に、複数の凸部ディンプル1が設けられている。第1主面上に凸部が形成されることにより、横方向に伝搬する光を凸部で反射して縦方向に伝搬させることができ、その結果、半導体発光素子の光取り出し効率が改善される。また、第1主面上に凸部が形成されると、基板界面に発生する転位の横方向成長、結晶接合により、欠陥の伝播を抑えて半導体結晶を成長させることができるので、貫通転位が低減された結晶性の高い半導体が得られる。以下、結晶成長メカニズムをより詳細に説明する。窒化物半導体例えば、GaNを結晶成長させる場合、サファイア、スピネル、SiC、GaN等の基板が用いられ、例えば、その結晶成長が可能な結晶成長面例えばサファイアのC面0001上に窒化物半導体結晶が成長させられる。しかし、これらの基板を用いると、GaN結晶と基板とが格子整合していないことに起因して基板の格子定数と窒化物半導体の格子定数の差に起因して、形成される結晶表面において多数の転位が存在することになる。一方、凸部は通常、基板表面と平行でない傾斜面4または基板表面に対して垂直な面を有する。基板表面2を窒化物半導体の結晶成長が可能な表面以下、結晶成長面と呼ぶとしたとき、傾斜面4または垂直面は、結晶成長面とは異なる面方位を有し、これらの面において結晶成長は抑制される以下、これらの面を結晶成長抑制面と呼ぶ。凸部は、その上部に基板表面と平行な平坦面3結晶成長面を有してもよい。以上より、第1主面上に凸部が形成されると、結晶成長が可能な結晶成長面の中に結晶成長抑制面が存在することになる。結晶成長面において半導体結晶が各々三次元成長し、結晶成長抑制面を覆うように側面横方向の結晶成長が起こり、欠陥の伝搬が抑制される。その結果、成長方向に伸びる転位が下地層の内部に閉じ込められ、表面に現れる貫通転位が減少する。従来の凸部配置において、凸部は、隣接する凸部の中心間距離が同じであるように規則的に配置され、例えば三角形格子、四角形格子、または六角形格子等の多角形格子の頂点に位置するように配置される。従来の半導体発光素子基板において、凸部は、半導体発光素子の光取り出し効率を高くするために密に配置される。凸部を密に配置すると、半導体発光素子基板の第1主面における結晶成長抑制面の面積の割合が大きくなることによって、結晶成長抑制面を覆うような半導体結晶の横方向成長が増加し、転位が減少する。その結果、良好な特性を有する結晶性の高い半導体結晶が得られる。しかし、半導体結晶における転位が少ないと、特に高電流領域において順電圧が増加するという問題が生じる。従って、本発明に係る半導体発光素子基板は、隣接する凸部の中心間距離が同じであるように密に配置された従来の凸部配置三角形格子等から凸部の数を減少させることによって、結晶成長面の面積が増加している。仮に、従来の凸部配置の格子寸法を大きくすることによって、隣接する凸部中心間距離が同じであるように疎らに凸部を配置して凸部数を減少させると、結晶成長面の面積は増加するが、基板の第1主面と平行に横方向に伝搬する光の一部がいずれの凸部にも反射されることなく半導体発光素子の側面から出射し、光取り出し効率が低下してしまう。それに対して、本発明の半導体発光素子基板においては、凸部の数を減少させ、かつ傾斜面即ち結晶成長抑制面が偏在するように凸部を配置することによって、傾斜面が密に配置される領域と粗に配置される領域とが第1主面上に設けられ、かつ結晶成長面の面積が増加される。その結果、結晶表面における貫通転位の数が増加し、得られる半導体発光素子の順電圧が減少する。結晶表面の貫通転位の数は、結晶表面において貫通転位に起因して発生するVピットの数を、原子間力顕微鏡AFMを用いて測定することによって見積もることができる。半導体結晶表面におけるVピットの数は、600~800個/10μm2であることが好ましい。また、傾斜面が偏在するように凸部が配置されることにより、隣接する凸部の中心間距離が短い部分または凸部が密に配置されている部分と、隣接する凸部の中心間距離が長い部分または凸部が粗に配置されている部分とが第1主面上に存在するように凸部が配置され、その結果、基板の第1主面と平行に横方向に伝搬する光が、第1主面上に配置されるいずれかの凸部によって反射されて縦方向に伝搬するようになる。従って、本発明の半導体発光素子は、凸部が密に配置された従来の半導体発光素子と同程度の光取り出し効率を有し得る。上述のように凸部を減少させたことにより、基板の第1主面と平行に伝搬する光が凸部において反射されることなく基板側面から出射するのを防ぐために、凸部は、光がいずれかの凸部において反射されるように配置され、かつ寸法が定められる。その結果、凸部の減少による光取り出し効率の低下が抑制される。なお、形状および/または寸法の異なる2種類以上の凸部が第1主面上に配置されてもよい。本発明に係る凸部配置の具体的形態の例を以下に示す。[第1の形態]本発明の半導体発光素子の第1の形態において、隣接する配置位置の間の距離が等しくなるように設定された従来の凸部配置位置から一部の配置位置を周期的に取り除いた配置で、複数の凸部を基板の第1主面上に設けることによって、凸部の数が減少させられている。例えば、三角形格子の各頂点に設定された従来の配置位置から、一部の配置位置を周期的に取り除いた配置で、複数の凸部を設けることによって凸部の数を減少させることができる。凸部の配置位置が取り除かれた部分では、他の部分と比較して、結晶成長が抑制される凸部の傾斜面が減少し、隣接する凸部の中心間距離が長くなる。凸部の数は、凸部の形状および大きさ並びに配置にもよるが、従来の形態における凸部数の60~80程度に減少させることが好ましく、より好ましくは70~80に減少させる。凸部の数が少なすぎると光取り出し効率が低下し、また、結晶の高転位化により内部量子効率が低下するので好ましくない。第1の形態の一の例を図3に示す。この例における凸部配置は、図2に示すような従来の凸部配置位置から、三角形格子21の1辺を1辺とする六角形31の中心32に対応する配置位置を取り除いた配置で複数の凸部を配置して、凸部の数を減少させた凸部配置である。第1の形態のもう1つの例を図4に示す。この例における凸部配置は、図2に示すような従来の凸部配置位置から、三角形格子21の1辺の長さの2倍を1辺とする菱形41の中心42に対応する配置位置を取り除いた配置で複数の凸部を配置して、凸部の数を減少させた凸部配置である。[第2の形態]本発明の半導体発光素子の第2の形態において、第1主面上に存在する凸部数が従来の凸部配置よりも少なくなるようにして、多角形の各頂点および中心に配置された凸部の組を周期的に配置する。この場合、光取り出し効率が低下しないように、隣接する凸部の中心間距離が短い部分と長い距離とが存在するように、そしてその結果、結晶成長が抑制される凸部の傾斜面が偏在するように、即ち傾斜面が密に存在する部分と粗に存在する部分とが存在するように、前記凸部の組が第1主面上に配置される。例えば、正五角形の各頂点および中心に配置された6個の凸部の組を、結晶成長抑制面が密に存在する部分と粗に存在する部分とが存在するように、第1主面上に周期的に配置する。凸部の数は、凸部の形状および大きさ並びに配置にもよるが、従来の形態における凸部数の55~80程度に減少させることが好ましく、より好ましくは70~80に減少させる。凸部の数が少なすぎると光取り出し効率が低下し、また、結晶の高転位化により内部量子効率が低下するので好ましくない。第2の形態の一の例を図5に示す。この例において、図2に示すような従来の凸部と同じ寸法の凸部が正八角形51の各頂点に配置され、従来の凸部より寸法が大きい凸部52が前記正八角形の中心に配置される。この正八角形を1組として、一の方向において、一の正八角形がそれに隣接する別の正八角形と一辺53を共有するように、正八角形が配置され、かつ、前記一の方向と直交する方向において、一の正八角形がそれに隣接する別の正八角形と別の一辺54を共有するように、正八角形が配置される。第2の形態のもう一つの例を図6に示す。この例において、正五角形61の各頂点および中心に凸部が配置され、この正五角形を1組として、三角形格子62の各格子点に前記正五角形の中心が一致するように、第1主面上に凸部が配置される。第2の形態の更にもう一つの例を図7に示す。この例において、正五角形71の各頂点および中心に凸部が配置される。この正五角形を1組として、第1主面上の第1列72において、同一の方向に向けられた正五角形が直線状に配置され、第2列73において、第1列と反対方向に向けられた正五角形が直線状に配置され、かつ第1列の正五角形の中心と、第2列の正五角形の中心とがジグザグ配置になるように配置される。第3列74および第4列75においては、第1列および第2列の組と線対称になるように正五角形が配置される。更に、第2列における第1の正五角形、第2列において第1の正五角形の隣に位置する第2の正五角形、第1および第2の正五角形と線対称である、第3列における第3の正五角形および第4の正五角形の各々の中心76~79を頂点とする四角形の中心701に、凸部が配置される。以上の構成で配置される第1列~第4列の繰り返しに従って、凸部が配置される。[第3の形態]本発明の半導体発光素子の第3の形態において、隣接する配置位置の間の距離が等しくなるように設定された配置位置から、隣接する複数の配置位置を取り除くことにより、半導体結晶が成長可能な平坦領域が設けられる配置で、前記複数の凸部が前記第1主面上に設けられる。その結果、平坦領域以外の部分において、結晶成長が抑制される傾斜面が密に存在しているのに対し、平坦領域においては、結晶成長が抑制される凸部の傾斜面は存在しない。また、平坦領域では、それ以外の部分と比較して、隣接する凸部の中心間距離が長くなる。平坦領域は、好ましくは第1主面上に周期的に設けられる。平坦領域の形状はいずれの形状であってもよく、例えば、円形、多角形等であってよい。平坦領域が円形である場合、平坦領域の寸法即ち直径は、好ましくは8~20μm、より好ましくは10~15μmである。第1主面の面積に対する平坦領域の面積の割合は、好ましくは10~30、より好ましくは10~20である。第1主面面積に対する平坦領域面積の割合が大き過ぎると、結晶の高転位化により内部量子効率が低下し、また、光取り出し効率が低下するので好ましくない。第3の形態の一の例を図8に示す。図2に示すような従来の凸部配置と同じように凸部が配置された半導体発光素子基板の第1主面において、結晶成長が可能な円形の平坦領域81が周期的に配置されている。本発明に係る凸部配置は、上で示したもの以外であってもよい。基板の結晶形態および凸部が形成される基板表面の面方位、マスク形状及び寸法、エッチング条件を目的形状に応じて設定することによって、基板上に凸部を形成することができる。エッチング方法は、ウェットエッチングとドライエッチングのいずれであってもよい。ドライエッチングとして具体的には、気相エッチング、プラズマエッチング、反応性イオンエッチングを用いることができ、その際のエッチングガスとしては、Cl系、F系ガス、例えばCl2、SiCl4、BCl3、HBr、SF6、CHF3、C4F8、CF4などの他、不活性ガスのArなどが挙げられる。ウェットエッチングのエッチング溶液としては、例えばサファイア基板の場合、リン酸、若しくはピロリン酸、又はそれに硫酸を加えた混酸、又は水酸化カリウムを用いることができる。エッチング液については、各基板材料に応じて種々のエッチャントを用いることができ、通常高温のエッチング液、例えば熱リン酸が用いられる。マスク材料としては、例えばSiO2などのケイ素酸化物の他、基板材料、そのエッチング液に応じて適宜選択され、例えば、V、Zr、Nb、Hf、Ti、Ta、Alからなる群から選択される少なくとも一つの元素の酸化物、Si、B、Alからなる群から選択される少なくとも一つの元素の窒化物を挙げることができる。上述のような方法で形成された半導体発光素子基板上に、窒化物半導体を成長させることによって、窒化物半導体層発光素子を形成することができる。[基板]基板は、半導体積層体をエピタキシャル成長させるのに適した材料から形成される。窒化物半導体のエピタキシャル成長に適した基板としては、サファイア、スピネル等の絶縁性基板や、SiC、窒化物半導体例えば、GaN等等の導電性基板が挙げられる。発光素子を形成するに当たって、基板上に成長させる半導体としては、一般式InxAlyGa1-x-yN0≦x≦1、0≦y≦1、0≦xy≦1で表される窒化ガリウム系化合物半導体材料を用いることができる。特に後述のようにその二元三元混晶を好適に用いることができる。また、窒化物半導体以外に、GaAs、GaP系化化合物半導体、AlGaAs、InAlGaP系化合物半導体等の他の半導体材料にも適用することができる。以下に、従来技術の半導体発光素子基板、および本発明の実施例の半導体発光素子基板における凸部配置について説明する。特に言及しない限り、全ての実施例において、凸部は後述する従来技術の凸部と同じ形状および寸法である。[従来技術比較例]図2に、従来の半導体発光素子基板の第1主面における凸部の配置の一例を示す。この例において、格子形状が正三角形である三角形格子21の各格子点に略三角錐形状の凸部1が配置されている。凸部の形成されていない第1主面2、および凸部上部における第1主面と平行な平坦面3が、半導体結晶が成長可能な結晶成長面である。凸部の傾斜面4は、半導体結晶の成長が抑制される結晶成長抑制面である。隣接する凸部の中心間距離は同一であり、結晶成長面および結晶成長抑制面が均一に分布している。以下、この凸部配置を従来の凸部配置と呼ぶ。従来の凸部配置において、半導体発光素子の光取り出し効率を高くするために、凸部は密に配置されている。[実施例1第1の形態]図3に、本発明の実施例1の半導体発光素子基板の第1主面における凸部の配置を示す。実施例1の凸部配置は、従来の凸部配置位置から、三角形格子21の1辺を1辺とする六角形31の中心32に対応する配置位置を取り除いた配置で複数の凸部を配置して、凸部の数を減少させた凸部配置である。実施例1の半導体発光素子基板の第1主面上に存在する凸部の数は、従来技術における凸部の数の67である。[実施例2第1の形態]図4に、本発明の実施例2の半導体発光素子基板の第1主面における凸部の配置を示す。実施例2の凸部配置は、従来の凸部配置位置から、三角形格子21の1辺の長さの2倍を1辺とする菱形41の中心42に対応する配置位置を取り除いた配置で複数の凸部を配置して、凸部の数を減少させた凸部配置である。実施例2の半導体発光素子基板の第1主面上に存在する凸部の数は、従来技術における凸部の数の75である。[実施例3第2の形態]図5に、本発明の実施例3の半導体発光素子基板の第1主面における凸部の配置を示す。実施例3において、従来技術の凸部と同じ寸法の凸部が正八角形51の各頂点に配置され、従来技術の凸部より寸法が大きい凸部52が前記正八角形の中心に配置される。この正八角形を1組として、一の方向において、一の正八角形がそれに隣接する別の正八角形と一辺53を共有するように、正八角形が配置され、かつ、前記一の方向と直交する方向において、一の正八角形がそれに隣接する別の正八角形と別の一辺54を共有するように、正八角形が配置される。実施例3の半導体発光素子基板の第1主面上に存在する凸部の数は、従来技術における凸部の数の60である。[実施例4第2の形態]図6に、本発明の実施例4の半導体発光素子基板の第1主面における凸部の配置を示す。実施例4において、正五角形61の各頂点および中心に凸部が配置され、この正五角形を1組として、三角形格子62の各格子点に前記正五角形の中心が一致するように、第1主面上に凸部が配置される。実施例4の半導体発光素子基板の第1主面上に存在する凸部の数は、従来技術における凸部の数の78である。[実施例5第2の形態]図7に、本発明の実施例5の半導体発光素子基板の第1主面における凸部の配置を示す。実施例5において、正五角形71の各頂点および中心に凸部が配置される。この正五角形を1組として、第1主面上の第1列72において、同一の方向に向けられた正五角形が直線状に配置され、第2列73において、第1列と反対方向に向けられた正五角形が直線状に配置され、かつ第1列の正五角形の中心と、第2列の正五角形の中心とがジグザグ配置になるように配置される。第3列74および第4列75においては、第1列および第2列の組と線対称になるように正五角形が配置される。更に、第2列における第1の正五角形、第2列において第1の正五角形の隣に位置する第2の正五角形、第1および第2の正五角形と線対称である、第3列における第3の正五角形および第4の正五角形の各々の中心76~79を頂点とする四角形の中心701に、凸部が配置される。以上の構成で配置される第1列~第4列の繰り返しに従って、凸部が配置される。実施例5の半導体発光素子基板の第1主面上に存在する凸部の数は、従来技術における凸部の数の57である。[半導体発光素子の作製]比較例および実施例1~5の基板を用いて、以下に示す手順に従って、図9に示す電極形状を有する700×240μmの半導体発光素子を作製した。サファイア基板のC面0001上に、エッチングマスクとなるSiO2膜を成膜、パターニングすることによってマスクを形成した。次に、エッチング液としてリン酸と硫酸の混酸を用いたエッチング浴に基板を浸漬し、溶液温度約290°Cで約5分間エッチングした。続いて、基板をMOCVD装置に移し、凸部が形成された第1主面上に、低温約510°Cで20nmのGaNバッファ層を成長させ、その上に高温約1050°Cで約2μmのGaNをc軸成長させて、表面が平坦な下地層を形成した。このようにして得られた下地層が形成された基板上に、n型コンタクト層などのn型層と、活性層と、p型層を形成して半導体素子構造を作製した。具体的には、上記下地層上に、第1導電型層n型層として、膜厚5μmのSi4.5×1018/cm3ドープGaNのn側コンタクト層と、コンタクト層と活性層との間の領域に、0.3μmのアンドープGaN層と、0.03μmのSi4.5×1018/cm3ドープGaN層と、5nmのアンドープGaN層と、4nmのアンドープGaN層と2nmのアンドープIn0.1Ga0.9N層とを繰り返し交互に10層ずつ積層された多層膜をn型層の上の活性層として、膜厚25nmのアンドープGaNの障壁層と、膜厚3nmのIn0.3Ga0.7Nの井戸層とを繰り返し交互に6層ずつ積層し、最後に障壁層を積層した多重量子井戸構造を、活性層の上の第2導電型層p型層として、4nmのMg5×1019/cm3ドープのAl0.15Ga0.85N層と2.5nmのMg5×1019/cm3ドープIn0.03Ga0.97N層とを繰り返し5層ずつ交互に積層し、最後に上記AlGaN層を積層したp側多層膜層と、膜厚0.12μmのMg1×1020/cm3ドープGaNのp側コンタクト層を、積層した構造発光波長465nm、青色LEDを形成した。発光構造部の表面となるp型層表面に透光性のオーミック電極として、ITO約170nmを形成し、そのITOの上とn側コンタクト層の上に、Rh約100nm/Pt約200nm/Au約500nmをこの順に積層した構造の電極を設けた。[Vピット数の計測]比較例および実施例1~5において、上述の方法に従って活性層まで成長させたサンプルの表面を、原子間力顕微鏡AFMを用いて観察し、面積10μm2のサンプル表面に存在するVピットの数を計測した。上述の方法で作製された、比較例および実施例1~5の半導体発光素子に関して、Vピット数、順電流If-相対光出力Po特性試験、順電流If-順電圧Vf特性試験、周囲温度Ta-相対光出力Po特性試験、および周囲温度Ta-順電圧Vf特性試験を行った。結果を表1および表2に示す。[Vピット数]実施例1~5において、活性層表面10μm2あたりのVピット数は、比較例と比較して38~155個増加した。[If-Po特性]高電流域100mAにおいても、実施例1~5の半導体発光素子は、比較例の半導体発光素子と同等の相対光出力Poを有した。[If-Vf特性]実施例1~5の全ての半導体発光素子において、高電流域100mAにおける順電圧Vfの増加が、比較例の半導体発光素子よりも低減するという結果が得られた。[Ta-Po特性およびTa-Vf特性]100°Cおよび25°Cの周囲温度Taにおいて相対光出力Poを測定した際のPo変化量に関して、比較例および実施例1~5において有意な差は見られなかった。一方、周囲温度Taを100°Cから25°Cに変化させた際の順電圧Vfの増加量は、実施例1~5の全てにおいて比較例よりも低減するという結果が得られた。