"複数の誘電体層の積層により形成され、相互対向する第1側面及び第2側面と上面及び下面を有するキャパシタ本体と、前記キャパシタ本体内で、それぞれ誘電体層を介して相互対向するよう交代に配置される複数の第1及び第2内部電極と、前記第1側面に形成され第1側面の下部エッジを囲んで下面に一部延長された第1極性の第1外部電極と、前記第2側面に形成され第2側面の下部エッジを囲んで下面に一部延長された第1極性の第2外部電極と、前記第1及び第2外部電極の間から前記下面に形成された第2極性の第3外部電極とを含み、前記第1及び第2内部電極がキャパシタ本体の下面に垂直に配置され、前記それぞれの第1内部電極は第1側面及び下面に引出された第1リードと第2側面及び下面に引出された第2リードを具備し、前記それぞれの第2内部電極は前記第1及び第2リードの間から下面に引出された第3リードを備え、前記第1乃至第3リードは前記キャパシタ本体の外面に露出した各リードのエッジの全体の長さにわたって前記第1乃至第3外部電極とそれぞれ接触して連結されることを特徴とする積層型チップキャパシタ。前記第1外部電極はキャパシタ本体の第1側面の上下部の角を囲んでキャパシタ本体の上面及び下面に一部延長され、前記第2外部電極はキャパシタ本体の第2側面の上下部の角を囲んでキャパシタ本体の上面及び下面に一部延長されることを特徴とする請求項1に記載の積層型チップキャパシタ。前記第1リードのうちキャパシタ本体の下面に引出された部分の幅は、前記第2リードのうちキャパシタ本体の下面に引出された部分の幅と同一であることを特徴とする請求項1に記載の積層型チップキャパシタ。前記第3リードの幅は、前記第1リードのうち下面に引出された部分の幅より大きいことを特徴とする請求項3に記載の積層型チップキャパシタ。積層方向に沿った前記キャパシタ本体の長さは、前記第1側面と第2側面間の距離より短いことを特徴とする請求項1に記載の積層型チップキャパシタ。前記第1リードのうちキャパシタ本体の下面に引出された部分の幅は、前記第2リードのうちキャパシタ本体の下面に引出された部分の幅と同一で、前記下面に引出された第1リード部分の幅に対する前記第3リードの幅の比は1.38以上であることを特徴とする請求項5に記載の積層型チップキャパシタ。前記幅の比は1.38以上7以下であることを特徴とする請求項6に記載の積層型チップキャパシタ。積層方向に沿った前記キャパシタ本体の長さは、前記第1側面と第2側面間の距離より長いことを特徴とする請求項1に記載の積層型チップキャパシタ。前記第1リードのうちキャパシタ本体の下面に引出された部分の幅は、前記第2リードのうちキャパシタ本体の下面に引出された部分の幅と同一で、前記下面に引出された第1リード部分の幅に対する前記第3リードの幅の比は2以上であることを特徴とする請求項8に記載の積層型チップキャパシタ。前記幅の比は、2以上7以下であることを特徴とする請求項9に記載の積層型チップキャパシタ。前記第1外部電極と第2外部電極との間から前記キャパシタ本体の上面に形成された第2極性の第4外部電極をさらに含み、前記第1リードは第1側面、下面及び上面に引出され、前記第2リードは第2側面、下面及び上面に引出され、前記第1外部電極は前記第1側面の上下部の角を囲んで上面及び下面に一部延長され、前記第2外部電極は前記第2側面の上下部の角を囲んで上面及び下面に一部延長され、前記第2内部電極は、前記第1及び第2リードの間から上面に引出され前記第4外部電極に連結された第4リードをさらに備え、前記第4リードは、前記下面に露出した第4リードのエッジの全体の長さにわたって前記第4外部電極と接触して連結されたことを特徴とする請求項1に記載の積層型チップキャパシタ。前記積層型チップキャパシタは、内部及び外部構造において上下対称であることを特徴とする請求項11に記載の積層型チップキャパシタ。複数の誘電体層の積層により形成され、基板が実装される下面を有するキャパシタ本体と、前記キャパシタ本体内で誘電体層を介して前記下面に垂直に配置された複数の内部電極と、前記キャパシタ本体の対向する両側面にそれぞれ形成され前記下面に一部延長された第1極性の第1及び第2外部電極と、前記第1及び第2外部電極の間から前記下面に形成された第2極性の第3外部電極と、を含み、前記第3外部電極の幅は、前記下面に延長された第1外部電極の部分の幅及び前記下面に延長された第2外部電極の部分の幅より大きいことを特徴とする積層型チップキャパシタ。前記第1及び第2外部電極は、相互対称してミラー相に形成され、前記下面に同一幅に延長されたことを特徴とする請求項13に記載の積層型チップキャパシタ。複数の誘電体層の積層により形成され、基板に実装される下面と対向する第1及び第2側面を有するキャパシタ本体と、前記キャパシタ本体内で誘電体層を介して相互対向するよう交代に配置され、前記キャパシタ本体の下面に垂直に配置された複数の第1極性及び第2極性内部電極と、前記第1及び第2側面にそれぞれ形成されて前記下面に一部延長され、前記第1極性内部電極と電気的に連結された第1及び第2外部電極と、前記第1及び第2外部電極の間から前記下面に形成され前記第2極性内部電極と連結された第3外部電極と、を含み、第1及び第2外部電極から第3外部電極に進行する2つの電流ループを形成することを特徴とする積層型チップキャパシタ。前記複数の第1極性内部電極は、前記第1及び第2外部電極に何れも連結された第1内部電極パターンを有し、前記複数の第2極性内部電極は、前記第3外部電極に連結された第2内部電極パターンを有することを特徴とする請求項15に記載の積層型チップキャパシタ。前記複数の第1極性内部電極は、前記第1外部電極にのみ連結された第1内部電極パターンと第2外部電極にのみ連結された第2内部電極パターンとを含み、前記第1及び第2内部電極パターンは積層方向に沿って交代に繰り返して配置され、前記複数の第2極性内部電極は第3外部電極にのみ連結された第3内部電極パターンを有することを特徴とする請求項15に記載の積層型チップキャパシタ。第1外部電極と第2外部電極の間から前記キャパシタ本体の上面に形成された第2極性の第4外部電極をさらに含むことを特徴とする請求項15に記載の積層型チップキャパシタ。前記第1極性内部電極は、第1及び第2外部電極に連結されるよう何れもH字状の電極パターンを有し、前記第2極性内部電極は、第3及び第4外部電極に連結されるよう何れも十字状の電極パターンを有することを特徴とする請求項18に記載の積層型チップキャパシタ。第1外部電極と第2外部電極とに交代に連結されるよう相互反対方向に横たわった2つのT字状の第1極性電極パターンが相互交代に繰り返して配置されて前記複数の第1極性内部電極を形成し、前記第2極性内部電極は何れも十字状の電極パターンを有することを特徴とする請求項18に記載の積層型チップキャパシタ。複数の誘電体層の積層により形成され、基板に実装される下面と対向する第1及び第2側面を有するキャパシタ本体と、前記キャパシタ本体内で誘電体層を介して相互対向するよう交代に配置され、前記下面に垂直に配置された複数の第1極性及び第2極性内部電極と、前記第1及び第2側面にそれぞれ形成され前記下面に一部延長され、前記第1極性内部電極と電気的に連結された第1及び第2外部電極と、前記第1及び第2外部電極の間から前記下面に形成され前記第2極性内部電極と連結された第3外部電極と、を含み、前記第1極性の内部電極は第1極性メイン部と、前記第1及び第2外部電極のうち一つに連結されるよう前記第1極性メイン部から前記下面及び一側面に引出された第1極性リードを有し、前記第2極性内部電極は、第2極性メイン部と前記第3外部電極と連結されるよう前記第2極性メイン部から前記下面に引出された第2極性リードとを有し-前記第1極性メイン部から前記下面までの距離は第2極性メイン部から前記下面までの距離と同一である-、隣接した前記第1及び第2極性リード間のギャップをG、前記第1極性メイン部から前記下面までの距離をM、前記キャパシタ本体内に配置された内部電極の総数をN、前記下面に引出された第1極性リード部分の幅W1に対する前記第2極性リードの幅W2の比をW2/W1としたとき、前記G、M、N及びW2/W1を調節して最終ESLが100pH以下になることを特徴とする積層型チップキャパシタ。前記それぞれの第1極性内部電極は、前記第1及び第2外部電極に連結されるよう2つの第1極性リードを有するが、前記2つの第1極性リードは、前記下面及び第1側面に引出され第1外部電極に連結された第1リードと前記下面及び第2側面に引出され第2外部電極に連結された第2リードであることを特徴とする請求項21に記載の積層型チップキャパシタ。前記複数の第1極性内部電極は、前記第1外部電極にのみ連結された第1内部電極パターンと第2外部電極にのみ連結された第2内部電極パターンを含み、前記第1及び第2内部電極パターンは積層方向に沿って交代に繰り返して配置され、前記複数の第2極性内部電極は第3外部電極にのみ連結された第3内部電極パターンを有し、前記第1内部電極パターンは前記下面及び第1側面に引出され前記第1外部電極に連結された第1リードを有し、前記第2内部電極パターンは前記下面及び第2側面に引出され前記第2外部電極に連結された第2リードを有することを特徴とする請求項21に記載の積層型チップキャパシタ。第1外部電極と第2外部電極の間から前記キャパシタ本体の上面に形成された第2極性の第4外部電極をさらに含むことを特徴とする請求項21に記載の積層型チップキャパシタ。前記第1極性内部電極は第1及び第2外部電極に連結されるよう何れもH字状の電極パターンを有し、前記第2極性内部電極は第3及び第4外部電極に連結されるよう何れも十字状の電極パターンを有することを特徴とする請求項24に記載の積層型チップキャパシタ。第1外部電極と第2外部電極に交代に連結されるよう相互反対方向に横たわった2つのT字状の第1極性電極パターンが相互交代に繰り返して配置されて前記複数の第1極性内部電極を形成し、前記第2極性内部電極は第3及び第4外部電極に連結されるよう何れも十字状の電極パターンを有することを特徴とする請求項24に記載の積層型チップキャパシタ。複数の誘電体層の積層により形成され、基板に実装される下面と対向する第1及び第2側面と対向する第3及び第4側面を有するキャパシタ本体と、前記キャパシタ本体内で誘電体層を介して相互対向するよう交代に配置され、前記キャパシタ本体の下面に平行に配置された複数の第1極性及び第2極性内部電極と、前記第1側面に形成されて前記第3及び第4側面に一部延長され、前記第1極性内部電極と電気的に連結された第1外部電極と、前記第2側面に形成されて前記第3及び第4側面に一部延長され、前記第1極性内部電極と電気的に連結された第2外部電極と、前記第1及び第2側面の間から前記第3及び第4側面に形成されて前記第2極性内部電極と電気的に連結された第3外部電極と、を含み、前記第1極性の内部電極は前記第1及び第2外部電極のうち一つの外部電極に連結されるよう前記第1及び第2側面のうち一つの側面と第3及び第4側面に引出された第1極性リードを有し、前記第2極性内部電極は前記第3外部電極と連結されるよう前記第3及び第4側面にそれぞれ引出された2つの第2極性リードを有し、前記第3側面に引出された第1極性リード部分の幅に対する前記第2極性リードの幅の比は1.43以上であることを特徴とする積層型チップキャパシタ。前記第1極性内部電極は第1及び第2外部電極に連結されるよう何れもH字状の電極パターンを有し、前記第2極性内部電極は第3外部電極に連結されるよう何れも十字状の電極パターンを有することを特徴とする請求項27に記載の積層型チップキャパシタ。第1外部電極と第2外部電極に交代に連結されるよう相互反対方向に横たわった2つのT字状の第1極性電極パターンが相互交代に繰り返して配置されて前記複数の第1極性内部電極を形成し、前記第2極性内部電極は前記第3外部電極に連結されるよう何れも十字状の電極パターンを有することを特徴とする請求項27に記載の積層型チップキャパシタ。上記の問題点を解決すべく、本発明はさらに低減したESLを有する積層型キャパシタを提供する。本発明の第1様態による積層型チップキャパシタは、複数の誘電体層の積層により形成され、相互対向する第1側面及び第2側面と上面及び下面を有するキャパシタ本体と、上記キャパシタ本体内で、それぞれ誘電体層を介して相互対向するよう交代に配置される複数の第1及び第2内部電極と、上記第1側面に形成され第1側面の下部エッジを囲んで下面に一部延長された第1極性の第1外部電極と、上記第2側面に形成され第2側面の下部エッジを囲んで下面に一部延長された第1極性の第2外部電極と、上記第1及び第2外部電極の間から上記下面に形成された第2極性の第3外部電極とを含む。上記第1及び第2内部電極はキャパシタ本体の下面に垂直に配置される。上記それぞれの第1内部電極は上記第1側面及び下面に引出された第1リードと上記第2側面及び下面に引出された第2リードを具備し、上記それぞれの第2内部電極は上記第1及び第2リードの間から下面に引出された第3リードを具備する。上記第1乃至第3リードは上記キャパシタ本体の外面に露出した各リードのエッジの全体の長さにわたって上記第1乃至第3外部電極とそれぞれ接触して連結される。本発明の実施形態によると、上記第1外部電極はキャパシタ本体の第1側面の上下部の角を囲んでキャパシタ本体の上面及び下面に一部延長されることが出来る。また上記第2外部電極はキャパシタ本体の第2側面の上下部の角を囲んでキャパシタ本体の上面及び下面に一部延長されることが出来る。本発明の実施形態によると、上記第1リードのうちキャパシタ本体の下面に引出された部分の幅は、上記第2リードのうちキャパシタ本体の下面に引出された部分の幅と同一であることが出来る。この場合上記第3リードの幅は、上記第1リードのうち下面に引出された部分の幅より大きいことが好ましい。本発明の実施形態によると、積層方向に沿った上記キャパシタ本体の長さは、上記第1側面と第2側面間の距離より短いことがある。この場合、上記第1リードのうち上記下面に引出された部分の幅は上記第2リードのうち上記下面に引出された部分の幅と同一であることが出来る。特にESLの著しい減少の側面で、上記下面に引出された第1リード部分の幅に対する上記第3リードの幅の比は1.38以上であることが好ましい。本発明の他の実施形態によると、上記積層方向に沿った上記キャパシタ本体の長さは、上記第1側面と第2側面間の距離より長いことがある。この場合、上記下面に引出された上記第1リード部分の幅は、上記下面に引出された第2リード部分の幅と同一であることが出来る。特に、ESLの減少の側面で、上記キャパシタ本体の下面に引出された上記第1リード部分の幅に対する第3リードの幅の比は2以上であることが好ましい。本発明の実施形態によると、積層型チップキャパシタは、上記第1乃至第3外部電極の他にも、上記第1外部電極と第2外部電極の間から上記キャパシタ本体の上面に形成された第2極性の第4外部電極をさらに含むことが出来る。この場合、上記第2内部電極は、上記第1及び2リードの間から上面に引出され上記第4外部電極に連結された第4リードをさらに具備することが出来る。また上記第1リードは第1側面、下面及び上面に引出され、上記第2リードは第2側面、下面及び上面に引出されることが出来る。上記第1外部電極は上記第1側面の上下部の角を囲んで上面及び下面に一部延長され、上記第2外部電極は上記第2側面の上下部の角を囲んで上面及び下面に一部延長されることが出来る。上記第4リードは、上記下面に露出した第4リードのエッジの全体の長さにわたって上記第4外部電極と接触して連結されることが出来る。上記積層型チップキャパシタは、内部及び外部全体の構造において上下対称であることが出来る。本発明の第2様態による積層型チップキャパシタは、複数の誘電体層の積層により形成され、基板が実装される下面を有するキャパシタ本体と、上記キャパシタ本体内で誘電体層を介して上記下面に垂直に配置された複数の内部電極と、上記キャパシタ本体の対向する両側面にそれぞれ形成され上記下面に一部延長された第1極性の第1及び第2外部電極と、上記第1及び第2外部電極の間から上記下面に形成された第2極性の第3外部電極と、を含み、上記第3外部電極の幅は上記下面に延長された第1外部電極部分の幅及び上記下面に延長された第2外部電極部分の幅より大きい。上記第2様態の一実施形態によると、上記第1及び第2外部電極は相互対称してミラー相mirrorimageに形成され上記下面に同一幅に延長されることが出来る。本発明の第3様態による積層型チップキャパシタは、複数の誘電体層の積層により形成され、基板に実装される下面と対向する第1及び第2側面を有するキャパシタ本体と、上記キャパシタ本体内で誘電体層を介して相互対向するよう交代に配置され、上記キャパシタ本体の下面に垂直に配置された複数の第1極性及び第2極性内部電極と、上記第1及び第2側面にそれぞれ形成されて上記下面に一部延長され、上記第1極性内部電極と電気的に連結された第1及び第2外部電極と、上記第1及び第2外部電極の間から上記下面に形成されて上記第2極性内部電極と連結された第3外部電極と、を含み、上記積層型チップキャパシタは、第1及び第2外部電極から第3外部電極に進行する2つの電流ループを形成する。上記第3様態の一実施形態によると、上記複数の第1極性内部電極は、上記第1及び第2外部電極の両方に連結された第1内部電極パターンを有し、上記複数の第2極性内部電極は上記第3外部電極に連結された第2内部電極パターンを有することが出来る。上記第3様態の他の実施形態によると、上記複数の第1極性内部電極は、上記第1外部電極にのみ連結された第1内部電極パターンと第2外部電極にのみ連結された第2内部電極パターンを含み、上記第1及び第2内部電極パターンは積層方向に沿って交代に繰り返して配置され、上記複数の第2極性内部電極は第3外部電極にのみ連結された第3内部電極パターンを有することが出来る。上記第3様態において、上記積層型チップキャパシタは、第1外部電極と第2外部電極の間から上記キャパシタ本体の上面に形成された第2極性の第4外部電極をさらに含むことが出来る。上記第4外部電極を有する一実施形態によると、上記複数の内部電極は、上記キャパシタ本体内に相互対向して交代に配置された複数の第1極性内部電極と第2極性内部電極を含むが、上記第1極性内部電極は第1及び第2外部電極に連結されるよう何れもH字状の電極パターンを有し、上記第2極性内部電極は第3及び第4外部電極に連結されるよう何れも十字状の電極パターンを有することが出来る。上記第4外部電極を有する他の実施形態によると、上記複数の内部電極は、上記キャパシタ本体内に相互対向して交代に配置された複数の第1極性内部電極と第2極性内部電極を含むが、第1外部電極と第2外部電極に交代に連結されるよう相互反対方向に横たわった2つのT字状の第1極性電極パターンが相互交代に繰り返して配置されて上記複数の第1極性内部電極を形成し、上記第2極性内部電極は何れも十字状の電極パターンを有することが出来る。本発明の第4様態による積層型チップキャパシタは、複数の誘電体層の積層により形成され、基板に実装される下面と対向する第1及び第2側面を有するキャパシタ本体と、上記キャパシタ本体内で誘電体層を介して相互対向するよう交代に配置され、上記下面に垂直に配置された複数の第1極性及び第2極性内部電極と、上記第1及び第2側面にそれぞれ形成され上記下面に一部延長され、上記第1極性内部電極と電気的に連結された第1及び第2外部電極と、上記第1及び第2外部電極の間から上記下面に形成され上記第2極性内部電極と連結された第3外部電極と、を含み、上記第1極性の内部電極は第1極性メイン部と、上記第1及び第2外部電極のうち一つに連結されるよう上記第1極性メイン部から上記下面及び一側面に引出された第1極性リードを有し、上記第2極性内部電極は第2極性メイン部と、上記第3外部電極と連結されるよう上記第2極性メイン部から上記下面に引出された第2極性リードを有し-上記第1極性メイン部から上記下面までの距離は第2極性メイン部から上記下面までの距離と同一である-、隣接した上記第1及び第2極性リード間のギャップをG、上記第1極性メイン部から上記下面までの距離をM、上記キャパシタ本体内に配置された内部電極の総数をN、上記下面に引出された第1極性リード部分の幅W1に対する上記第2極性リードの幅W2の比をW2/W1としたとき、上記G、M、N及びW2/W1を調節して最終ESLが100pH以下になる。上記第4様態の一実施形態によると、上記それぞれの第1極性内部電極は上記第1及び第2外部電極に連結されるよう2つの第1極性リードを有するが、上記2つの第1極性リードは上記下面及び第1側面に引出され第1外部電極に連結された第1リードと上記下面及び第2側面に引出され第2外部電極に連結された第2リードであることが出来る。上記第4様態の他の実施形態によると、上記複数の第1極性内部電極は上記第1外部電極にのみ連結された第1内部電極パターンと第2外部電極にのみ連結された第2内部電極パターンを含み、上記第1及び第2内部電極パターンは積層方向に沿って交代に繰り返して配置され、上記複数の第2極性内部電極は第3外部電極にのみ連結された第3内部電極パターンを有することが出来る。上記第1内部電極パターンは上記下面及び第1側面に引出され上記第1外部電極に連結された第1リードを有し、上記第2内部電極パターンは上記下面及び第2側面に引出され上記第2外部電極に連結された第2リードを有することが出来る。上記第4様態において、上記積層型チップキャパシタは、第1外部電極と第2外部電極の間から上記キャパシタ本体の上面に形成された第2極性の第4外部電極をさらに含むことが出来る。上記第4外部電極を有する一実施形態によると、上記第1極性内部電極は第1及び第2外部電極に連結されるよう何れもH字状の電極パターンを有し、上記第2極性内部電極は第3及び第4外部電極に連結されるよう何れも十字状の電極パターンを有することが出来る。上記第4外部電極を有する他の実施形態によると、第1外部電極と第2外部電極に交代に連結されるよう相互反対方向に横たわった2つのT字状の第1極性電極パターンが相互交代に繰り返して配置され上記複数の第1極性内部電極を形成し、上記第2極性内部電極は第3及び第4外部電極に連結されるよう何れも十字状の電極パターンを有することが出来る。本発明の第5様態による積層型チップキャパシタは、複数の誘電体層の積層により形成され、基板に実装される下面と対向する第1及び第2側面と対向する第3及び第4側面を有するキャパシタ本体と、上記キャパシタ本体内で誘電体層を介して相互対向するよう交代に配置され、上記キャパシタ本体の下面に平行に配置された複数の第1極性及び第2極性内部電極と、上記第1側面に形成され上記第3及び第4側面に一部延長され、上記第1極性内部電極と電気的に連結された第1外部電極と、上記第2側面に形成され上記第3及び第4側面に一部延長され、上記第1極性内部電極と電気的に連結された第2外部電極と、上記第1及び第2側面の間から上記第3及び第4側面に形成され上記第2極性内部電極と電気的に連結された第3外部電極と、を含み、上記第1極性の内部電極は上記第1及び第2外部電極のうち一つの外部電極に連結されるよう上記第1及び第2側面のうち一つの側面と第3及び第4側面に引出された第1極性リードを有し、上記第2極性内部電極は上記第3外部電極と連結されるよう上記第3及び第4側面にそれぞれ引出された2つの第2極性リードを有し、上記第3及び第4側面に引出された第1極性リード部分の幅に対する上記第2極性リードの幅の比は1.43以上である。上記第5様態の一実施形態によると、上記第1極性内部電極は第1及び第2外部電極に連結されるよう何れもH字状の電極パターンを有し、上記第2極性内部電極は第3外部電極に連結されるよう何れも十字状の電極パターンを有することが出来る。上記第5様態の他の実施形態によると、第1外部電極と第2外部電極に交代に連結されるよう相互反対方向に横たわった2つのT字状の第1極性電極パターンが相互交代に繰り返して配置され上記複数の第1極性内部電極を形成し、上記第2極性内部電極は上記第3外部電極に連結されるよう何れも十字状の電極パターンを有することが出来る。本明細書において、キャパシタ本体の下面は、キャパシタが回路基板に実装される場合に回路基板に実装される面を言い、キャパシタ本体の上面はその下面に対向する面を称する。本発明によると、積層型チップキャパシタのESLはされに低減される。これによってデカップリングキャパシタ及びEMIフィルターなどに応用する場合、電源回路の電圧変動をより効果的に抑制することができ、高周波減殺特性及び高周波ノイズ除去効果をさらに改善することが可能になる。以下、添付の図面を参照に本発明の実施形態を説明する。しかし、本発明の実施形態は様々な形態に変形することができ、本発明の範囲が以下に説明する実施形態により限定されない。本発明の実施形態は当業界において平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。図面における要素の形状及び大きさなどはより明確な説明のため誇張されることがあり、図面上の同一の符号で表される要素は同一の要素である。図3は、一実施形態による積層型チップキャパシタの内部構造を表した斜視図図3a、及び上記積層型チップキャパシタが回路基板に実装された状態を表した斜視図図3bである。本実施形態では、積層方向x方向によるキャパシタ本体31の長さLは積層方向に平行な両側面C,Dの間の距離Wより小さい。図3a及び図3bを参照すると、積層型キャパシタ30は、複数の誘電体層図4の図面符号31a、31b参照が積層されて形成されたキャパシタ本体31を含む。キャパシタ本体31の内部には、第1内部電極32と第2内部電極33が誘電体層を介して相互対向するよう交代に配置されている。キャパシタ本体31は直六面体状になっている。同一極性の第1及び第2外部電極34a,34bはそれぞれ本体31の第1及び第2側面C,Dに形成されている。特に第1及び第2外部電極34a,34bは該当側面C,Dの下部エッジ角を囲んで所定の延長幅W10だけ下面Bにそれぞれ延長されている。この第1及び第2外部電極34a,34bは同一極性を有し、第1内部電極32のリード32a,32bを通して第1内部電極32に電気的に連結される。また、上記第1及び第2外部電極34a,34bは該当側面C,Dの上部エッジ角を囲んで所定の延長幅だけ上面Aにも延長されている。本実施形態において、第1及び第2外部電極34a,34bが必ずしも上面に延長される必要はないが、下面Bだけでなく上面Aにも延長されることが第1及び第2外部電極の塗布工程上有利である。図3に図示されたとおり、第1及び第2外部電極34a,34bは相互対称してミラー相に形成され下面Bに同一幅に延長されることが出来る。これとは異なって、外部電極塗布工程上のバラツキなどにより、第1外部電極34aが下面に延長された幅と、第2外部電極34bが下面に延長された幅とは同一ではないこともある。他極性の第3外部電極35は上記第1及び第2外部電極34a,34bから離隔され、これら外部電極34a,34bの間から積層方向に沿って下面B特に、下面の中心部に形成されている。この第3外部電極35は第2内部電極33のリード33aを通して第2内部電極33に電気的に連結される。図3において図面符号W20は第3外部電極35の幅を示す。このキャパシタ30によると、キャパシタ本体31の下面Bが積層方向x方向と平行し、内部電極32,33は回路基板101に垂直に配置される下面Bは回路基板での実装面である。このように内部電極が回路基板の実装面に垂直に配置される場合、別途の電流経路なしで回路基板の電極パッド104a,104b,105:図3b参照から外部電極34a,34b,35の厚さを通して内部電極32,33に直接電流が流れることが出来る。従って、回路基板に水平に配置される内部電極を具備した他のキャパシタに比べて、ESLを低めることが出来るだけでなく、積層数の増加によってESLはさらに低くなる。図3bを参照すると、第1及び第2外部電極34a,34bは回路基板101の電極パッド104a,104bと接続され、第3外部電極35は回路基板101の-電極パッド105と接続されている。例えば、キャパシタ30が3端子EMIフィルターとして使われる場合、第1及び第2外部電極34a,34bはそれぞれ信号ラインの入力端及び出力端に接続され、第3外部電極35は接地端に接続されて信号ラインの高周波ノイズを除去することが出来るこの場合、電極パッド104a,104bは入出力端に該当し、-電極パッド105は接地端に該当する。また他の応用例としてキャパシタ30がデカップリングキャパシタとして使われる場合、第1及び第2外部電極34a,34bは電源ラインに接続され、第3外部電極35は接地ラインに接続されて電源回路を安定化させることが出来るこの場合、電極パッド104a,104bは電源ラインに該当し、-電極パッド105は接地端に該当する。図4は、図3のキャパシタ30の外部電極の配置を表した斜視図図4a、第1内部電極の構造を表した断面図図4b、及び第2内部電極の構造を表した断面図図4cである。図4の断面図は積層方向x方向に垂直な方向に切った断面図に該当する。図4を参照すると、キャパシタ本体31内で、第1及び第2内部電極32,33が誘電体層31a,31b上に交代に形成されている。それぞれの内部電極32,33はメイン部とリードとに区分することが出来る。図4において、便宜上メイン部とリード間の境界部分を点線で表す。内部電極のメイン部は、積層方向からみたとき相互対向する内部電極が重畳される部分としてキャパシタンスに寄与する主要部分であり、内部電極のリードはメイン部から延長され外部電極への接続を提供する部分である。第1内部電極32は、第1側面C:図面からみて左側面に引出される第1リード32aと第2側面D:右側面に引出される第2リード32bを具備する。また第1リード32aは第1側面Cだけでなく下面Bにも引出されている。従って第1リード32aは第1内部電極32のメイン部の短辺側の幅z方向より広い幅に延長されている。同様に、第2リード32bは第2側面Dだけでなく下面Bにも引出され広い幅を有する。キャパシタ本体の外面に露出した各リード32a,32bのエッジ外面でのリードエッジは側面CまたはDから角部を経て下面Bに連続的に延長されている。第2内部電極33は下面に引出される第3リード33aを具備する。第3リードは積層方向からみて第1リード32aと第2リード32bとの間から下面Bの中央部に引出され第3外部電極に連結される図4c参照。図4b及びcに図示されたとおり、第1内部電極32の第1リード32aは、キャパシタ本体の外面第1側面C及び下面Bに露出したエッジ端部の全体の長さにわたって第1外部電極34aと接触してこれに連結される。また第1内部電極32の第2リード32bは、キャパシタ本体の外面第2側面D及び下面Bに露出したエッジの全体の長さにわたって第2外部電極34bと接触してこれに連結される。第1内部電極32は第1及び第2外部電極34a,34bに連結され第1内部電極と第1及び第2外部電極は同一の一極性を示す。第2内部電極33の第3リード33aはキャパシタ本体の外面下面Bに露出したエッジの全体の長さにわたって第3外部電極35と接触してこれに連結される。従って、図4に図示されたとおり、y方向に延長された外部電極の幅W10,W20は、これに連結された各リードのy方向の幅W1,W2と同じかより大きい。積層方向に垂直な切断面からみた時、各外部電極34a,34b,35の長さはこれに連結された各リード32a,32b,33aの露出エッジの長さと同じかより大きい。第2内部電極33は第3リード33aを通して第3外部電極35に連結され、第2内部電極33と第3外部電極35は第1内部電極32の極性とは異なる極性を示す。このように他極性の第3リード33aが一極性の第1及び第2リード32a,32bの間からこれらと隣接して配置されることにより、隣接した電流経路の間から磁束が相殺され寄生インダクタンスが減少する。さらに、第1及び第2リード32a,32bはそれぞれ側面C,D及び下面Bにわたる広い幅で第1及び第2外部電極34a,34bに接触するため、内外部電極間の接触部の接触面積を極大化させることができ、第1及び第2リードから流れる電流経路は広い幅を有することになる。広い幅の電流経路は寄生インダクタンスを減少させることに寄与するため、キャパシタ全体のESLはさらに低下する。図4b及びcに図示されたとおり、積層方向x方向からみた時、キャパシタ30は左右対称の内部及び外部構造を有する。特に、第1リード32aにおいて下面Bに引出された部分の幅W1と、第2リード32bにおいて下面Bに引出された部分の幅W1は相互同一である。この場合、上記第3リードの幅W2は、上記第1リードのうち下面に引出された部分の幅W1より大きいことが好ましい。寄生インダクタンスの側面からみたとき、第3リードの幅W2は第1及び第2リードの下面に引出された部分の幅W1より大きいことが好ましい。本発明者等は、y方向において第1リードと第3リードの幅の比W2/W1が増加するほどESLは低くなるということを実験的に発見した。この実験によると、特に上記幅の比W2/W1は1.38以上で著しく減少する。図5は、図4に図示されたようなキャパシタサンプルを用いて実施したESL評価の実験結果を表したグラフである。特に図5は、下面Bに引出された第1または2リード部分の幅W1に対する第3リードの幅W2の比W2/W1によるESL値の変化を表す。上記グラフに対する具体的なデータを下記の表1に表した。上記表1及び図5に表したとおり、W1に対するW2の比率に伴い積層型キャパシタのESL値が変わることが分かる。W1がW2より大きい場合、例えばW2/W1が0.3の場合にはESL値が99.17pHを表すが、W1を減らしてW2を大きくすると上記ESL値が徐々に減ることが分かる。特に幅の比W2/W1が1.38以上の場合、著しく低いESLを表すことが分かる。表1及び図5に図示されたとおり、幅の比W2/W1が0.3の場合ESLは99pH以上で、上記幅の比W2/W1が1の場合ESLは87pH以上であるが、幅の比W2/W1が1.38程度の場合、ESL値が83.43pH以下に大きく下がることになる。幅の比W2/W1が2より大きい場合には、幅の比W2/W1の増加によるESLの減少が非常に緩やかになる。従って、図4の3端子キャパシタにおいて極小化されたESLを具現するためには、上記幅の比W2/W1が1.38以上であることが好ましい。また幅の比W2/W1の調節を通してESLを精密に制御することが出来る。外部電極形成工程の側面において、上記幅の比W2/W1が7以下であることが好ましい。幅の比W2/W1が7より大きくなると、第1外部電極の下面への延長幅W10が小さすぎたり、第3外部電極の幅W20が広すぎて既存のディッピング方式の外部電極塗布工程を使用する場合、各外部電極を精密に塗布することが困難な場合があり得る。図6は、本発明の他の実施形態によるキャパシタの外形を表した斜視図図6aと、第1内部電極構造図6b及び第2内部電極構造図6cを表すための断面図である。本実施形態においてキャパシタ60は、第2内部電極63に連結された第4外部電極65bをさらに含む。特に、本実施形態ではキャパシタの内部及び外部の構造が上下対称である。図6aを参照すると、第1及び第2外部電極64a,64bは第1及び第2側面C,Dにそれぞれ形成され、該当側面C,Dの上下部の角を囲んで所定の幅W10だけ上面A及び下面Bに一部延長される。第3及び第4外部電極65a,65bは第1外部電極と第2外部電極の間から上面A及び下面Bにそれぞれ形成され、積層方向x方向に沿って延長されている。第3及び第4外部電極65a,65bは特に上下面の中央部に配置され、側面C,Dに垂直な方向y方向の所定の幅W20を有する。図6b及び図6cを参照すると、誘電体層61a,61b上にはそれぞれ第1内部電極62及び第2内部電極63が形成されている。第1内部電極62はH字状に形成され、第1及び第2リード62a,62bを通して第1及び第2外部電極64a,64bに連結される。特に第1リード62aは本体61の第1側面C、上面A及び下面Bに引出され、第2リード62bは本体61の第2側面D、上面A及び下面Bに引出される。また、第2内部電極63は十字状に形成され、第3及び第4リード63a,63bを通して第3及び第4外部電極65a,65bに連結される。第2内部電極63と第3及び第4外部電極65a,65bは第1内部電極62とは異なる極性を示す。各リード62a,62b,63a,63bは、キャパシタ本体の外面に露出した各リードのエッジの全体の長さにわたって該当外部電極64a,64b,65a,65bと接触して連結される。第1内部電極62の各リード62a,62bは第1側面C、下面B及び上面Aにわたって広い接触面積に対応して外部電極64a,64bと接触する。従って前述の実施形態と同様にESLの低減効果が得られる。本実施形態のように、キャパシタ本体の内部及び外部構造を対称的な構造で形成することにより図4の実施形態と比較、キャパシタチップの方向性を除去することができ、これによってキャパシタの表面実装時に上面A及び下面Bの何れの面も実装面として提供されることが出来る。従って、キャパシタ実装時に実装面の方向を考慮しなくても良いという長所がある。図7は、本発明のさらに他の実施形態によるキャパシタの外部電極配置を表した斜視図図7a、第1内部電極図7b及び第2内部電極図7cの構造を表した断面図である。本実施形態のキャパシタは、積層方向x方向によるキャパシタ本体の長さLが積層方向に平行な両側面の間の距離Wより大きいという点を除いては図4に図示された実施形態とほぼ同一の構造を有する。図7を参照すると、一極性の第1及び第2外部電極74a,74bはキャパシタ本体71の両側面C,Dにそれぞれ形成されて上面A及び下面Bに所定の幅W10だけ一部延長される。キャパシタ本体71の下面には上記第1及び第2外部電極74a,74bと離隔された他極性の第3外部電極75が形成されている。第3外部電極75はy方向の幅W20を有する。図4の実施形態と同様に、それぞれの第1及び第2外部電極74a,74bは側面及び下面にわたる広い接触面積で第1及び第2リード72a,72bとそれぞれ接触して第1内部電極72に連結される。また、第3外部電極75は第3リード73aと接触して第2内部電極73に連結される。図7の図面符号71a、71bは誘電体層を表す。特に、積層方向x方向によるキャパシタ本体71の長さLは積層方向に平行な両側面C,Dの間の距離Wより大きい。このような構造は内部電極の積層数を増やすことに適し、積層数の増加に従ってより大きい容量とより小さいESLを具現することが出来る。本実施形態においても、第3リード73aの幅W2は第1または第2リード72aまたは72bの下面Bに引出された部分の幅W1より大きいことが好ましい。本発明者等が様々な幅の比W2/W1を有するサンプルに対して実施したESL評価試験によると、上記幅の比W2/W1の増加に従ってESLが減少するという事実を確認した。図8は上記図7の実施形態によるサンプルに対する試験結果をグラフで表したもので、上記幅の比W2/W1によるESLの値を表す。上記グラフに関する具体的なデータを下記の表2に表した。リード電極比率図8及び表2を参照すると、W1とW2の比率W2/W1が0.82以下の場合には90pHを超えるESL値を表すが、W2/W1値が2以上の場合はESL値は76.09pH以下と著しく低い値を表す。2以上のW2/W1ではW2/W1の増加に従ってESLが緩やかに減少する。外部電極塗布工程の側面で、上記幅の比W2/W1は7以下であることが好ましい。従って、図7に図示されたとおり積層方向による本体の長さLが積層方向に平行な対向側面C,Dの間の距離Wより大きい場合には、上記幅の比W2/W1を2.0以上にすることにより、非常に減少したESLの高性能デカップリングキャパシタまたはEMIフィルターを具現することが可能になる。図9は、本発明のさらに他の実施形態によるキャパシタの外部電極の配置を表した斜視図図9aと、第1内部電極図9b及び第2内部電極図9cの構造を表した断面図である。本実施形態においてキャパシタは、上面Aに形成され第2内部電極93に連結される第4外部電極95bをさらに含む内部及び外部構造が上下対称である。また、積層方向によるキャパシタ本体の長さLが2つの側面C,Dの間の距離Wより大きい。図9aを参照すると、第1及び第2外部電極94a,94bは第1及び第2側面C,Dにそれぞれ形成され、該当側面C,Dの上下部の角を囲んで所定の幅W10だけ上面A及び下面Bに一部延長される。第3及び第4外部電極95a,95bは第1外部電極と第2外部電極との間から上面A及び下面Bにそれぞれ形成され積層方向x方向に沿って延長されている。第3及び第4外部電極95a,95bは特に上下面の中央部に配置され、側面C,Dに垂直な方向y方向の幅W20を有する。図9b及び図9cを参照すると、誘電体層91a,91b上にはそれぞれ第1及び第2内部電極93が形成されている。上記第1内部電極92は第1及び第2リード92a,92bを通して第1及び第2外部電極94a,94bに連結される。特に第1リード92aは本体91の第1側面C、上面A及び下面Bに引出され、第2リード92bは本体91の第2側面D、上面A及び下面Bに引出される。また、第2内部電極93は第3及び第4リード93a,93bを通して第3及び第4外部電極95a,95bに連結される。第2内部電極93と第3及び第4外部電極95a,95bは第1内部電極92とは異なる極性を表す。第1乃至第4リード92a,92b,93a,93bは、キャパシタ本体の外面に露出する各リードのエッジの全体の長さにわたって該当外部電極94a,94b,95a,95bと接触してこれに連結される。第1内部電極92の各リード92a,92bは第1側面C、下面B及び上面Aにわたって広い接触面積に対応して外部電極94a,94bと接触して連結されることにより、ESLが低減する。またキャパシタの内部及び外部構造が上下対称することにより、上面及び下面の何れの面も実装面として提供されることができ、これによってキャパシタ実装時に実装面の方向を考慮しなくても良いという利点が生じる。また、本体の長さLを側面C,D間の距離より大きくすることにより、内部電極の積層数の増加に有利で、かつ、より大きい容量とより小さいESLを具現することが出来る。本発明の実施形態による積層型チップキャパシタは、外部電極の総数が少ないながらも並列連結された電流ループ実装基板からまたは実装基板に流れる電流による電流ループの数を高めることが出来るという長所を提供する。このようなことは図10に明確に示されている。図10は、本発明の実施形態による積層型チップキャパシタの動作中、キャパシタ内に形成される電流ループを概略的に表した側面図である。図10は便宜上図6のキャパシタの電流ループのみを図示しているが、図4、図7及び図9のキャパシタでも同様の電流ループを形成するという点は当業者であれば十分理解できる後述のとおり、図16及び図17のキャパシタに対しても同様である。図10に図示されたとおり、内部電極面に垂直な方向からみて、キャパシタは動作中に第1外部電極64aから第1内部電極62及び第2内部電極63を通して第3外部電極65aに進行する電流ループCL1と、第2外部電極64bから第1及び第2内部電極62,63を通して第3外部電極65aに進行する電流ループCL2を形成する。このように4つまたは3つの外部電極のみで上記の2つの並列連結された電流ループCL1,CL2を形成することにより、外部電極の数を減少させると同時に低いESLを得ることが可能になる。本発明者等が実施した実験によると、以下で説明するとおり重要な4つのデザインファクターを調節することにより、キャパシタのESLを制御することができ、特にキャパシタの最終ESLを100pH以下に減らすことが出来るということが分かった。図11は、図10の積層型チップキャパシタにおいて、隣接した内部電極のリード間のギャップG、リード幅W1,W2、内部電極のメイン部から下面までの距離M1,M2を表した垂直断面図である。上記ギャップGは隣接した相違する極性のリード62a,63a間の間隔で、距離M1は第1内部電極62のメイン部からキャパシタ本体の下面Bまでの距離で、距離M2は第2内部電極63のメイン部から下面Bまでの距離である。ここで、M1=M2=Mである。図12は、相違するギャップGを有する図11の積層型チップキャパシタに対する周波数MHz対ESLH特性を表したグラフである。図12のグラフは距離M=M1=M2が100μm、リード幅の比W2/W1が6.0、内部電極の総数が200個層の場合、積層型チップキャパシタ60のESL特性を表している。図12に表したとおり、10MHz以上の周波数において、G300μmの場合及びG200μmの場合の何れも100pH以下の低いESL値を有する。またギャップGが小さいほどキャパシタのESLはさらに低くなる。ギャップGが小さいほど図10に図示された電流ループCL1,CL2の面積が小さくなり、これによってその電流ループによるインダクタンス成分が減少する。図13は、図11の積層型チップキャパシタにおいてリードの幅の比R=W2/W1によるESL相対値の変化を表したグラフである。図13のグラフは距離Mが100μm、ギャップGが200μm、内部電極の総数が50個層の場合、積層型チップキャパシタ60のESL相対値を表している。図13のグラフにおいてESLの相対値はW2/W1=0.3のときのESLを基準値100に設定して得た値である。図13のグラフに表れたとおり、リード幅の比W2/W1が増加するほどESLは減少し、特にW2/W1=1.38辺りでESLの減少率勾配が急激に変わることが分かる。図14は、相違する距離Mを有する図11の積層型チップキャパシタに対する周波数MHz対ESLH特性を表したグラフである。図14のグラフはギャップGが200μm、リード幅の比W2/W1が6.0、内部電極の総数が50個層の場合、積層型チップキャパシタ60のESL特性を表している。図14のグラフに表れたとおり、距離M=100μmの場合、100~1000MHzの周波数範囲100MHz辺りは除くで殆ど100pH以下のESL値を表す。また距離M=70μmの場合、100~1000MHzの周波数範囲全体で100pHより低いESL値を表す。距離Mが小さいほどキャパシタのインダクタンスは減少するが、これは距離Mの減少による電流ループCL1,CL2:図10参照の面積減少に起因する。図15は、図11の積層型チップキャパシタにおいて、本体内の全体内部電極数内部電極の全体積層数によるESLの相対値の変化を表したグラフである。内部電極の垂直配置は、内部電極の積層数の増加によるESLのさらなる減少という長所を提供する。図15のグラフはギャップGが200μmで、リード幅の比W2/W1が6.0で、距離Mが100μmの場合、積層型チップキャパシタ60のESL相対値を表している。図15に図示されたとおり、内部電極の積層数の増加に従ってESLが減少する。上述のとおり、4つの重要なデザインファクターG、W2/W1、M、内部電極の積層数によってキャパシタのインダクタンスまたはESL特性が変わるという点を確認することが出来る。この4つのデザインファクターの調節により、高速MPUパッケージに主に使われるデカップリングキャパシタに求められる100pH以下のESLを具現することが可能になる。4つのデザインファクターによる上述のESLまたはインダクタンス挙動は、図11または図6の実施形態に限られない。上面に第4外部電極を有しない図4または図3のキャパシタに対しても同様のESL挙動を表す。第4外部電極65bはキャパシタ実装の便宜のためのものであって即ち、上下に関係なくキャパシタを回路基板上に実装することが出来る、実際は電流経路に寄与しないためである。図16は、本発明のさらに他の実施形態による積層型チップキャパシタの外形を表した斜視図図16a、及び内部電極構造を表した垂直断面図図16bである。本実施形態では、前述の実施形態とは異なって、一極性の内部電極が何れも同一の電極パターンを有するものではなく、2つの電極パターンに分かれる。この実施形態においても内部電極132,132,133は下面回路基板に実装される面に垂直に配置される。図16aを参照すると、キャパシタ130の外形は図3及び図4のキャパシタ30と同様である。同一極性の第1及び第2外部電極134a,134bはそれぞれ本体131の第1及び第2側面に形成され、下部角を囲んで下面B及び上面に一部延長されている。他極性の第3外部電極135は第1及び第2外部電極134a,134bから離隔され第1及び第2外部電極134a,134bの間から積層方向y方向に沿って下面に形成されている。図16a及びbを参照すると、キャパシタ本体131内には、第1極性の第1内部電極パターン132と第1極性の第2内部電極パターン132が誘電体層131a、131a上に交代に配置される。これら第1極性の内部電極パターン132,132の間には他極性の第3内部電極パターン133が誘電体層131b上に配置される。これによって、第1、第3、第2内部電極パターン132,133,132は、132、133、132、133、132、133、132の順で繰り返して交代に配置される。即ち、第1極性内部電極132または132と第2極性の内部電極133が誘電体層を介して相互対向して交代に配置され、第1極性の内部電極132,132は第1内部電極パターン132と第2内部電極パターン132が積層方向y方向に沿って相互交代に配置される配置構造を有する。このように、第1極性の内部電極は2つの電極パターン132,132に分けられ、第2極性の内部電極は1つの電極パターン133のみ有する。図16bに図示されたとおり、第1極性の第1内部電極パターン132は、第1側面及び下面Bに引出された第1リード132aを通して第1外部電極134aと連結される。第1極性の第2内部電極パターン132は、第2側面及び下面Bに引出された第2リード132aを通して第2外部電極134bに連結される。第2極性の第3内部電極パターン133は下面に引出された第3リード133aを通して第3外部電極135と連結される。第1乃至第2リード132a,132aは各側面及び下面に露出したリードエッジの全体の長さにわたって第1及び第2外部電極134a,134bとそれぞれ接触してこれに連結され、これによって内外部電極間の接触部の接触面積が極大化し、その接触部を通して流れる電流経路は広い幅を有することになる。第3リード133は下面に露出したリードエッジの全体の長さにわたって第3外部電極135と接触してこれに連結される。図16の実施形態においても、前述の図11乃至図15を参照して説明したように、ギャップG、リード幅の比W2/W1、距離M及び内部電極の積層数によってキャパシタ130のESL値が変わり、上記4つのデザインファクターの調節により100pH以下のESLを具現することが出来る。図16のキャパシタは図4のキャパシタと比較したとき第1極性の内部電極を2つの電極パターンに分離したこと以外は相違点がないため、4デザインファクターによる上述のESL変化挙動図11乃至図15参照とほぼ同一のESL変化挙動に従う。図17は図16の変形例による積層型チップキャパシタの外形を表した斜視図図17a、及び内部電極構造を表した垂直断面図図17bである。図17のキャパシタ160は、上面に第4外部電極165bをさらに含み、上下対称の外部及び内部構造を有するという点で、図16のキャパシタ130とは異なる。図17aを参照すると、キャパシタ160の外形は図6のキャパシタ60とほぼ同一である。同一極性の第1及び第2外部電極164a,164bはそれぞれ本体161の第1及び第2側面に形成され、本体161の下部及び上部角を囲んで下面B及び上面に一部延長されている。他極性の第3及び第4外部電極165a,165bは積層方向y方向に沿ってそれぞれ下面B及び上面に形成されている。図17a及びbを参照すると、キャパシタ本体161内には、第1極性の第1内部電極パターン162と第1極性の第2内部電極パターン162が誘電体層161a,161a上に交代に配置される。これら第1極性の内部電極パターン162,162の間には他極性の第3内部電極パターン163が誘電体層161b上に配置される。第1極性の内部電極は何れもT字状の電極パターンを有する。相互反対方向に横たわった2つのT字状の電極パターン162,162が相互交代に繰り返して配置され複数の第1極性内部電極を形成する。第3内部電極パターン163は何れも十字状の電極パターンを有する。図17bに図示されたとおり、第1極性の第1内部電極パターン162は、第1側面、下面及び上面に引出された第1リード162aを通して第1外部電極164aと連結される。第1極性の第2内部電極パターン162は、第2側面、下面及び上面に引出された第2リード162aを通して第2外部電極164bと連結される。第2極性の第3内部電極パターン163は下面及び上面にそれぞれ引出された第3及び第4リード163a,163bを通して第3及び第4外部電極165a,165bと連結される。第1乃至第2リード162a,162aは各側面及び下面に露出したリードエッジの全体の長さにわたって第1及び第2外部電極164a,164bとそれぞれ接触してこれに連結され、これで内外部電極間の接触部の接触面積が極大化しその接触部を通して流れる電流経路は広い幅を有することになる。第3リード163は下面に露出したリードエッジの全体の長さにわたって第3外部電極165と接触してこれに連結される。本実施形態のように、キャパシタ本体の内部及び外部構造を対称の構造で形成することにより図16の実施形態と比較、キャパシタチップの方向性を除去することができ、これによってキャパシタの表面実装時に上面及び下面の何れの面も実装面として提供されることが出来る。従って、キャパシタ実装時に実装面の方向を考慮しなくても良いという長所がある。図17の実施形態においても、前述の図11乃至図15を参照して説明したように、ギャップG、リード幅の比W2/W1、距離M及び内部電極の積層数によってキャパシタ160のESL値が変わり、上記4つのデザインファクターの調節により100pH以下のESLを具現することが出来る。図17のキャパシタは図6または図11のキャパシタと比較したとき第1極性の内部電極を2つの電極パターンに分離したこと以外は相違点がないため、4デザインファクターによる上述のESL変化挙動図11乃至図15参照とほぼ同一のESL変化挙動に従う。図18は本発明のさらに他の実施形態による積層型チップキャパシタの外形を表した斜視図図18a、及び内部電極の構造を表した水平断面図図18bである。図18の実施形態では、内部電極が下面回路基板に実装される面に水平に配置される。図18aを参照すると、キャパシタ260は上下及び左右に対称の外形を有する。キャパシタ本体260の対向する第1側面S1と第2側面S2には第1極性の第1及び第2外部電極264a,264bがそれぞれ形成され、他の対向する第3側面S3と第4側面S4には第2極性の第3外部電極265a,265bが形成されている。第3外部電極265a,265bは2つの部分に相互分離された形態になっているが、分離された2つの部分が一つの一体として連結され本体261中心部を帯状に完全に囲うことも出来る。第1及び第2外部電極264a,264bは何れも第3及び第4側面S3,S4に一部延長されている。図18bを参照すると、内部電極の構造自体は図6の内部電極の構造と同様の形態を有する内部電極が配置される方向が下面に水平な点で異なる。第1極性の第1内部電極262はH字状に形成され、両側面S1,S2にそれぞれ引出された2つのリード262a,262bを通して第1及び第2外部電極264a,264bに連結される。第2極性の内部電極263は十字状に形成され、他の両側面S3,S4にそれぞれ引出された2つのリード263a、263bを通して第3外部電極265a,265bに連結される。図18に図示されたとおり、第1内部電極262の第1リード262aは第1、3及び4側面S1,S3,S4に引出され、外部に露出したリードエッジの全体の長さにわたって第1外部電極264aと接触する。第1内部電極263の第2リード263bは第2、3及び4側面S2,S3,S4に引出され、外部に引出されたリードエッジ全体の長さにわたって第2外部電極264bと接触する。従って、第1及び第2リード262a,262bは広い幅に第1及び第2外部電極264a,264bに接触するため、内外部電極間の接触部の接触面積が極大化し、これによってその接触部で流れる電流経路は広い幅を有することになる。図面においてW1は第3側面S3に引出された第1リード262aまたは第2リード262b部分の幅を表し、W2は第3側面S3に引出された第3リード265a部分の幅を表す。図19は、図18の積層型チップキャパシタ260においてリードの幅の比W2/W1によるESL値の変化を表したグラフで、図20は図19のグラフをESL相対値で表したものである。図19及び20に図示されたとおり、リード幅の比W2/W1が増加することによってキャパシタのESLは減少する。特にリード幅の比W2/W1が1.43辺りで勾配ESLの減少率が急激に変わり1.43以上でESLが著しく低く表れることが分かる。図18の実施形態では、各極性ごとに内部電極が1つの電極パターンを有しているが、本発明はこれに限らない。第1極性の内部電極は2つの電極パターンに分けられることが出来る。例えば、キャパシタ260の内部で下面に水平に配置される内部電極は図17bに図示されたような構造を有することが出来る。即ち、第1極性の内部電極は相互交代に繰り返して配置される2つのT字状の電極パターンこの2つのT字状パターンは相互反対方向に横たわっているに分類され、この2つの第1極性T字状の電極パターンの間に第2極性を有する十字状の電極パターンが配置されることが出来る-しかし、図17の実施形態とは異なって、各内部電極はキャパシタ下面に水平に配置される-。このように3つの電極パターン2つのT字状パターン及び1つの十字状のパターンを有する場合にも、図20のESL挙動と同様の挙動を表す。本発明は上述の実施形態及び添付の図面により限られず、添付の請求範囲により権利範囲を限定する。請求範囲に記載された本発明の技術的思想を外れない範囲内で様々な形態の置換、変形及び変更が可能ということは当技術分野の通常の知識を有している者には自明である。"