PWM出力の指令値に基づいて、互いに逆相である第1信号と第2信号からなるPWM信号の出力幅を算出する演算回路と、前記出力幅と、所定のデッドタイム期間よりも大きく設定された基準期間とを比較する比較回路と、前記出力幅が前記基準期間よりも小さい場合はクリア信号を出力し、前記出力幅が前記基準期間よりも大きい場合はセット信号を出力するセット/クリア信号生成回路と、前記セット/クリア信号生成回路が前記セット信号を出力した場合、前記PWM信号を補正PWM信号としてデッドタイム挿入ブロックに受け渡し、前記セット/クリア回路が前記クリア信号を出力した場合、前記PWM信号のうちの前記第1信号をインアクティブとする補正を行って前記補正PWM信号として前記デッドタイム挿入ブロックに出力するPWM信号生成回路と、前記補正PWM信号に対して、前記第1信号がオンとなってから前記デッドタイム期間の間、前記第2信号がオフとなるように補正して補正指令値として出力する前記デッドタイム挿入ブロックとを具備するPWM出力装置。前記基準期間は、前記デッドタイム期間の倍数に設定される請求項1に記載のPWM出力装置。前記基準期間は、前記デッドタイムの2倍に設定される請求項2に記載のPWM出力装置。前記基準期間は、前記PWM信号のPWMクロック周期の倍数に設定される請求項1から3のいずれかに記載のPWM出力装置。前記演算回路は、前記セット/クリア信号生成回路が前記セット信号を出力した場合、前記第1信号と前記第2信号のそれぞれについて前記出力幅から前記所定のデッドタイム期間を減算して前記PWMセット/クリア信号生成回路に出力する請求項1から4のいずれかに記載のPWM出力装置。前記第1信号と前記第2信号とはモータを駆動するインバータ回路の上アームと下アームに対応し、請求項1から5のいずれかに記載のPWM出力装置と、前記補正指令値によって駆動され、前記モータの界磁電流をPWM制御する前記インバータ回路とを具備するモータ駆動装置。上記の参考技術では、デッドタイム設定幅に係わらず、PWM出力生成ブロックからのPWM出力302がデッドタイム挿入ブロック303に入力する。その為、デッドタイム設定より短いPWM出力幅を設定した場合においても、デッドタイム挿入動作が発生する。その結果、PWM出力がアクティブ又はインアクティブ固定の状態から1クロックサイクル幅単位で順次にPWM出力を調整することができず、精度よくモータを制御できないという問題がある。この問題について、図3A~図3Fを用いて詳細に説明する。図3A~図3Fは参考技術における鋸波三角波PWM出力装置による出力波形である。デッドタイム設定レジスタに2クロックサイクルのデッドタイムを設定する。図3A~図3Fは、PWMの出力幅設定レジスタ301にPWM出力幅0ゼロ、1クロック、2クロック、3クロック、4クロック、5クロックサイクルの6種類の設定をした時の波形図をそれぞれ示す。各図では、デッドタイム挿入前のPWM出力波形とデッドタイム挿入後のPWM出力波形を上下に並べて示している。デッドタイム挿入後のPWM出力波形は、参考技術におけるPWM出力装置から出力され、モータ制御等に用いられるPWM出力を示している。図3Aは、PWMの出力幅設定レジスタ301にPWM出力幅0ゼロを設定した時のPWM出力波形を示している。この場合、デッドタイム挿入前のPWM波形302については、正相がインアクティブに固定され、逆相がアクティブに固定される。正相、逆相ともに、デッドタイムが挿入されるイベントアクティブからインアクティブへの変化は発生しない。その為、デッドタイム挿入後のPWM波形305も正相がインアクティブに固定され、逆相がアクティブに固定される。図3Bは、PWMの出力幅設定レジスタ301にPWM出力幅1を設定した時のPWM出力波形を示している。デッドタイム挿入前のPWM波形302については、正相が1クロックサイクル間アクティブになり、逆相が1クロックサイクル間インアクティブとなる。デッドタイム挿入後のPWM波形305については、正相がインアクティブに固定され、逆相が3クロックサイクル間インアクティブとなる。図3Cは、PWMの出力幅設定レジスタ301にPWM出力幅2を設定した時のPWM出力波形を示している。デッドタイム挿入前のPWM波形302については、正相が2クロックサイクル間アクティブになり、逆相が2クロックサイクル間インアクティブとなる。デッドタイム挿入後のPWM波形305については、正相がインアクティブ固定、逆相が4クロックサイクル間インアクティブとなる。図3Dは、PWMの出力幅設定レジスタ301にPWM出力幅3を設定した時のPWM出力波形を示している。デッドタイム挿入前のPWM波形302については、正相が3クロックサイクル間アクティブになり、逆相が3クロックサイクル間インアクティブとなる。デッドタイム挿入後のPWM波形305については、正相が1クロックアクティブとなり、逆相が5クロックサイクル間インアクティブとなる。図3Eは、PWMの出力幅設定レジスタ301にPWM出力幅4を設定した時のPWM出力波形を示している。デッドタイム挿入前のPWM波形302については、正相が4クロックサイクル間アクティブになり、逆相が4クロックサイクル間インアクティブとなる。デッドタイム挿入後のPWM波形305については、正相が2クロックアクティブとなり、逆相が6クロックサイクル間インアクティブとなる。図3Fは、PWMの出力幅設定レジスタ301にPWM出力幅5を設定した時のPWM出力波形を示している。デッドタイム挿入前のPWM波形302については、正相が5クロックサイクル間アクティブになり、逆相が5クロックサイクル間インアクティブとなる。デッドタイム挿入後のPWM波形305については、正相が3クロックアクティブとなり、逆相が7クロックサイクル間インアクティブとなる。図3Aと、図3Bを比較すると、デッドタイム挿入後のPWM出力逆相が、アクティブ固定図3Aから、いきなり3クロックのインアクティブ図3Bに遷移ししている。モータを精度良く回転させるためには、アクティブ固定→1クロックのインアクティブ→2クロックのインアクティブ→3クロックのインアクティブと言うように、1クロックサイクル幅で順次に遷移させることが望ましい。しかしながら、上述の参考技術ではそのように調整できていない。すなわち参考技術では、アクティブ固定図3Aの状態から順次にPWM出力の幅を1クロック幅単位で制御できていない。本発明の一側面におけるPWM出力装置は、PWM出力の指令値に基づいて、互いに逆相である第1信号と第2信号からなるPWM信号の出力幅を算出する演算回路と、出力幅と、所定のデッドタイム期間よりも大きく設定された基準期間とを比較する比較回路と、出力幅が基準期間よりも小さい場合はクリア信号を出力し、出力幅が基準期間よりも大きい場合はセット信号を出力するセット/クリア信号生成回路と、セット/クリア信号生成回路がセット信号を出力した場合、PWM信号を補正PWM信号としてデッドタイム挿入ブロックに受け渡し、セット/クリア回路がクリア信号を出力した場合、PWM信号のうちの第1信号をインアクティブとする補正を行って補正PWM信号としてデッドタイム挿入ブロックに出力するPWM信号生成回路と、補正PWM信号に対して、第1信号がオンとなってからデッドタイム期間の間、第2信号がオフとなるように補正して補正指令値として出力する前記デッドタイム挿入ブロックとを備える。参考技術では、逆相信号のパルス幅が小さい値のときに、デッドタイム挿入後の逆相信号のパルス幅が0とデッドタイム以上の幅との間を飛び越して変化する。それに対して本発明では、パルス幅が小さいときには、第1信号例えば正相信号がアクティブとなった後のデッドタイム期間において第2信号例えば逆相信号にデッドタイムが挿入されない。パルス幅が所定の値を超えると、第2信号のパルス幅が滑らかに増加し始める。その結果、パルス幅が小さい値のときであっても精密で滑らかな制御が可能となる。本発明のPWM出力装置によれば、PWM出力幅を細かい単位で正確に制御することが可能である。以下、添付図面を参照して、本発明の実施形態を説明する。本発明の第1実施形態におけるモータ制御用のPWM出力装置は、デッドタイム挿入ブロックと、演算回路と、比較回路と、PWM生成回路を備える。デッドタイム挿入ブロックは、PWM出力の正相信号と逆相信号とが同時にONされることを防ぐ為に、正相と逆相のPWM出力にデッドタイム期間を設定する。演算回路は、デッドタイム挿入前のPWM出力幅を算出する。比較回路は、算出されたPWM出力幅と所定のデッドタイム期間を比較する。PWM生成回路は、比較回路の比較結果によってデッドタイム挿入ブロックへデッドタイム挿入前のPWM出力を出力する。比較回路において演算回路で算出されたデッドタイム挿入前のPWM出力幅が所定のデッドタイム期間以下の場合に、PWM生成回路からデッドタイム挿入ブロックへ出力するPWM波形をインアクティブとする。デッドタイム挿入前のPWM出力幅が所定のデッドタイム期間以上の場合に、演算回路にて算出されたデッドタイム挿入前のPWM出力幅を有するPWM出力をそのまま出力する。このような動作により、デッドタイム挿入前のPWM出力の出力幅が所定のデッドタイム期間より長くなるまでPWM出力がインアクティブに固定される。デッドタイムは、PWM出力の出力幅が所定のデッドタイム期間より長くなってから挿入される。その結果、当該PWM出力装置から順次出力されるPWM出力を1クロックサイクル幅で制御する事が可能となる。以下、本発明の実施形態について、より詳細に説明する。図4に本発明の第1実施形態におけるよるモータ制御用のPWM出力装置を示す。第1実施形態のPWM出力装置は、PWM出力生成ブロック10とデッドタイム挿入ブロック19にて構成される。PWM出力生成ブロック10は、タイマカウンタ11、PWM出力用コンペアレジスタ12、PWMの出力幅演算回路13、PWM出力幅とデッドタイム期間の比較回路14、PWMセット/クリア信号生成回路15、正相PWM出力用フリップフロップ16、逆相PWM出力用フリップフロップ17、周期設定用レジスタ18を備える。デッドタイム挿入ブロック19は、デッドタイム設定レジスタ20を備える。PWM出力用コンペアレジスタ12は、デッドタイム挿入前のPWM出力の幅の設定値を保持する。その設定値は、PWMの出力幅演算回路13に出力される。PWM出力用コンペアレジスタ12の設定値は、あらかじめ当該装置の使用者が所望するモータの制御の状況を考慮して設定される。周期設定用レジスタ18は、タイマカウンタの周期が設定されるレジスタである。その設定値は、PWMの出力幅演算回路13とタイマカウンタ11に出力される。タイマカウンタ11は、周期設定用レジスタ18の周期をカウントする。そのカウント値は、周期設定用レジスタ18の周期と一致すると0にクリアされ、それ以外はクロックサイクルごとにカウントアップされる。タイマカウンタ11の現在値は、PWMセット/クリア信号生成回路15に出力される。PWMの出力演算回路13は、PWM出力の指令値に基づいて、互いに逆相である第1信号と第2信号からなるPWM信号の出力幅を算出する。第1信号と第2信号とは、モータを駆動するインバータ回路の上アームと下アームに対応する。このような上アームと下アームとの対を3対備えるインバータ回路により、三相モータの界磁電流が生成され、三相モータがPWM制御される。本実施形態における説明では、第1信号を正相とし、第2信号を逆相とする。しかし、その反対に第1信号が逆相で第2信号が正相であってもよい。更に、本実施形態におけるモータ駆動装置は、本実施形態におけるPWM出力装置と、その出力する補正指令値PWM指令値にデッドタイムを挿入して補正した指令値によって駆動され、モータの界磁電流をPWM制御するインバータ回路とを備える。PWMの出力幅演算回路13は、PWM出力用コンペアレジスタ12の設定値をそのまま正相PWM出力の出力幅として比較回路14に出力する。PWMの出力幅演算回路13は更に、周期設定用レジスタ18の設定値からPWM出力用コンペアレジスタの設定値を減算した値を逆相PWMの出力幅として比較回路に出力する。PWMの出力幅演算回路13の出力信号は、理想的には正相信号と逆相信号のロー/ハイが完全に逆のデッドタイム挿入前PWM波形を有する。PWMの出力幅演算回路13は更に、比較回路14からの比較結果に応じて、PWM出力用コンペアレジスタ12の設定値と、PWM出力用コンペアレジスタ12の設定値からデッドタイム設定レジスタ20の設定値を減算した値とのいずれか一方を、PWMセット/クリア信号生成回路15に出力する。PWM出力幅が所定のデッドタイム期間よりも小さいときは、PWM出力用コンペアレジスタ12の設定値が出力される。PWM出力幅が所定のデッドタイム期間よりも大きいときは、PWM出力用コンペアレジスタ12の設定値からデッドタイム設定レジスタ20の設定値を減算した値が出力される。PWMデッドタイム設定レジスタ20は、PWM出力に挿入するデッドタイム期間の設定値を保持する。その出力は、比較回路14とPWMの出力幅演算回路13とに入力される。比較回路14からは、PWM出力幅と所定のデッドタイム期間の値との比較結果が、PWMセット/クリア信号生成回路15と、PWMの出力幅演算回路13とに出力される。比較回路14に予め登録される所定のデッドタイム期間は、パルス幅が小さいときに逆相信号にデッドタイムが挿入されることを防ぐ基準期間である。基準期間は、本実施形態におけるPWM出力装置のPWMクロック周期の倍数に設定される。PWM制御の指令信号に対するPWM出力の応答性の観点からは、基準期間は、デッドタイム期間の倍数に設定されることが望ましい。特に、この基準期間がデッドタイム設定レジスタ20に保持された設定値のデッドタイム期間の2倍に設定されることが望ましい。デッドタイム設定レジスタ20に対してデッドタイムが設定されると、比較回路14はそのデッドタイムを取得して所定倍した値を基準期間として登録する。PWMセット/クリア信号生成回路15は、タイマカウンタ11の現在値と、PWM出力用コンペアレジスタ12の設定値と、比較回路14の比較結果を基に、PWMのセット/クリア信号を生成する。デッドタイム挿入前PWM信号の出力幅が基準期間比較回路に登録された所定のデッドタイム期間よりも小さい場合は、クリア信号が生成される。逆にデッドタイム挿入前PWM信号の出力幅が基準期間よりも大きい場合は、セット信号が生成される。セット/クリア信号は、正相PWM出力用フリップフロップ16と、逆相PWM出力用フリップフロップ17に出力される。正相PWM出力用フリップフロップ16と逆相PWM出力用フリップフロップ17とは、デッドタイム挿入ブロック19に対してデッドタイム挿入前のPWM出力を供給するPWM信号生成回路を構成する。このPWM信号生成回路は、PWMセット/クリア信号生成回路15がセット信号を出力した場合、PWMの出力幅演算回路13が生成したPWM信号を変形せずに中継して、補正PWM信号としてデッドタイム挿入ブロック19に受け渡す。一方、PWMセット/クリア信号生成回路15がクリア信号を出力した場合、PWM信号のうちの正相の信号をインアクティブとする補正を行い、且つ逆相の信号を変形せずに中継して、補正PWM信号としてデッドタイム挿入ブロック19に出力する正相PWM出力用フリップフロップ16の出力と、逆相PWM出力用フリップフロップ17の出力デッドタイム挿入前のPWM波形は、デッドタイムブロック19に入力する。デッドタイム挿入ブロック19は、デッドタイム設定レジスタ20の値を基に、デッドタイム挿入イベントアクティブからインアクティブへの変化が発生したときにデッドタイムを挿入する。その結果、正相PWM出力用フリップフロップ16の出力にデッドタイムを挿入した得られた正相のPWM出力と、逆相PWM出力用フリップフロップ17の出力にデッドタイムを挿入した逆相のPWM出力が生成される。次に、本実施形態における回路の動作について説明する。PWMセット/クリア信号生成回路15は、比較回路14が出力する制御信号により、正相PWM出力用フリップフロップ16のセット信号、もしくは逆相PWM出力用フリップフロップ17のセット信号を0ゼロ固定にする。この設定により、デッドタイム挿入前のPWM出力が0ゼロ固定となる。図5A~図5Fは本発明の鋸波PWM出力装置による出力波形である。この波形図の例では、デッドタイム設定レジスタ20にデッドタイム期間として2クロックサイクルを設定し、PWM出力用コンペアレジスタ12にPWM出力幅0ゼロ、1クロック、2クロック、3クロック、4クロックサイクルの5種類の設定をしている。図5Aは、PWM出力用コンペアレジスタ12にPWM出力幅0を設定した時のPWM出力波形を示している。図5AにてPWM出力生成ブロック10が出力するPWM波形は、正相がインアクティブ固定、逆相がアクティブ固定となる。正相、逆相ともに、アクティブからインアクティブになる事は無い。その為、デッドタイム挿入後のPWM波形も正相のPWM出力がインアクティブに固定され、逆相のPWM出力がアクティブに固定される。図5Bは、PWM出力用コンペアレジスタ12にPWM出力幅1クロックサイクルを設定した時のPWM出力波形を示している。図5BにてPWM出力生成ブロック10が出力するPWM波形は、正相のPWM出力幅がデッドタイム設定レジスタ20に設定した値である2クロックサイクルの2倍より小さい為、正相のセット信号がマスクされる。その結果、正相のPWM波形がインアクティブ固定、逆相PWM波形が1クロックサイクル間インアクティブとなる。デッドタイム挿入後の正相PWM波形はインアクティブ固定となる。逆相PWM波形に対するデッドタイム挿入処理においては、デッドタイム挿入前の正相のPWM出力がインアクティブ固定となる為、デッドタイムは挿入されない。その結果、逆相PWM波形は1クロックサイクル間インアクティブとなる。図5Cは、PWM出力用コンペアレジスタ12にPWM出力幅2クロックサイクルを設定した時のPWM出力波形を示している。図5CにてPWM出力生成ブロック10が出力するPWM波形については、正相のPWM出力幅がデッドタイム設定レジスタ20に設定した値である2クロックサイクルの2倍より小さい為、正相のセット信号がマスクされ、正相のPWM波形がインアクティブ固定となる。その結果、逆相PWM波形が2クロックサイクル間インアクティブとなる。デッドタイム挿入後のPWM波形については、正相PWM波形がインアクティブ固定となる。逆相PWM波形に対するデッドタイム挿入処理においては、デッドタイム挿入前の正相のPWM出力がインアクティブ固定となる為、デッドタイムは挿入されない。その結果、逆相PWM波形は2クロックサイクル間インアクティブとなる。図5Dは、PWM出力用コンペアレジスタ12にPWM出力幅3クロックサイクルを設定した時のPWM出力波形を示している。図5DにてPWM出力生成ブロック10が出力するPWM波形については、正相のPWM出力幅がデッドタイム設定レジスタ20に設定した値である2クロックサイクルの2倍より小さい。その為、正相のセット信号がマスクされる。その結果、正相のPWM波形がインアクティブ固定となり、逆相PWM波形が3クロックサイクル間インアクティブとなる。デッドタイム挿入後のPWM波形については、正相PWM波形がインアクティブ固定となる。逆相PWM波形のデッドタイム挿入処理においては、デッドタイム挿入前の正相のPWM出力がインアクティブ固定となる為、デッドタイムは挿入されない。その結果、逆相PWM波形は3クロックサイクル間インアクティブとなる。図5Eは、PWM出力用コンペアレジスタ12にPWM出力幅4クロックサイクルを設定した時のPWM出力波形を示している。図5EにてPWM出力生成ブロック10が出力するPWM波形については、正相のPWM出力幅がデッドタイム設定レジスタ20に設定した値である2クロックサイクルの2倍と等しい為、正相のセット信号がマスクされ、正相のPWM波形がインアクティブ固定となり、逆相PWM波形が4クロックサイクル間インアクティブとなる。デッドタイム挿入後のPWM波形については、正相PWM波形がインアクティブ固定となる。逆相PWM波形のデッドタイム挿入処理においては、デッドタイム挿入前の正相のPWM出力がインアクティブ固定となる為、デッドタイムは挿入されない。その結果、逆相PWM波形は4クロックサイクル間インアクティブとなる。図5Fは、PWM出力用コンペアレジスタ12にPWM出力幅5クロックサイクルを設定した時のPWM出力波形を示している。図5FにてPWM出力生成ブロック10が出力するPWM波形については、正相のPWM出力幅がデッドタイム設定レジスタ20に設定した値である2クロックサイクルの2倍より大きい。従って、PWMセット/クリア信号生成回路15はセット信号を出力する。この場合、PWMの出力幅演算回路13は、PWM出力用コンペアレジスタ12に設定したPWMのパルス幅の値からデッドタイム設定レジスタ20に設定した値を減算した値PWM出力幅3クロックサイクルを計算し、減算結果のパルス幅を有する正相及び負相のPWM信号をPWMセット/クリア信号生成回路15に出力する。図5Fの上図においては、図5Aから図5Eまでの動作ではマスクされていた正相のセット信号がそのまま使用され、正相のPWM出力幅が3クロックサイクル間アクティブとなる。逆相PWM波形は3クロックサイクル間インアクティブとなる。デッドタイム挿入処理が行われると、正相PWM波形は1クロックサイクル間アクティブとなる。逆相PWM波形はデッドタイムが挿入される為、5クロックサイクル間インアクティブとなる。上述した第1実施形態のPWM出力装置は、以下の特徴を有する。図5Aの状態では、デッドタイム挿入後の正相及び逆相のPWM出力は、それぞれアクティブ及びインアクティブに固定される。図5B~図5Fでは、逆相PWM出力が順次に1クロックサイクル幅で制御されている。一方、正相PWM出力は、逆相PWM出力が4クロックサイクル幅アクティブ図5Eになるまでアクティブ固定となる。且つ、正相PWM出力は、逆相PWM出力が5クロックサイクル幅アクティブ図5Fになった時点で1クロックサイクル幅アクティブとなり、以降は順次1クロックサイクル幅で制御される。本実施形態の例では、正相のPWM出力がアクティブに固定され、逆相のPWM出力がインアクティブに固定された状態から制御が開始される。PWMの出力を徐々に変化させると、PWM出力の幅を1クロックサイクル幅で調整することができる。そのため、特にデューティ比が小さい領域でのモータ制御において高い精度が得られる。本実施形態における特徴的な信号処理は、PWM出力生成ブロック10で行われる。デッドタイムを挿入する処理は、そのPWM出力生成ブロック10の出力信号に対してデッドタイム挿入ブロックが独立して実行するため、例えば参考技術に例示した方法によってデッドタイムを確実に挿入することができる。従って、モータ等の機器の安全性が確保される。デッドタイム挿入前のPWM出力幅とデッドタイム期間の2倍とを比較し、例えば正相のデッドタイム挿入前のPWM出力幅がデッドタイム期間の2倍以下の場合、デッドタイム挿入ブロックへ出力する正相PWM出力をインアクティブ固定にする。この状態においては、逆相PWM出力にはデッドタイムの挿入が発生しない。よって、逆相PWM出力を、順次1クロックサイクル幅でPWM出力を制御することが可能となる。同様に逆相のPWM出力がデッドタイム設定値の2倍以下のPWM出力の場合、デッドタイム挿入ブロックへ出力する逆相PWM出力をインアクティブ固定にする。この状態においては、正相PWM出力にはデッドタイムの挿入が発生しない。よって、正相PWM出力も、順次1クロックサイクル幅でPWM出力を制御することが可能となる。