受信信号と局部発振器から出力されるローカル信号とをミキサでミキシングし、生成された中間周波数IF信号をバンドパスフィルタで選択して復調する無線受信機において、前記局部発振器は、前記受信信号のチャネル周波数間隔のn倍nは3以上の整数の周波数間隔のローカル信号を切り替えて出力する構成であり、前記バンドパスフィルタは、前記受信信号の受信すべきチャネルによって通過帯域の中心周波数を切り替える構成であることを特徴とする無線受信機。請求項1に記載の無線受信機において、前記局部発振器は、積分型PLLフェーズロックループを用い、ループフィルタの帯域は、前記チャネル周波数間隔の2倍より大きくn倍より小さいことを特徴とする無線受信機。請求項1に記載の無線受信機において、前記局部発振器は、デルタシグマ型分数分周PLLフェーズロックループを用い、ループフィルタの帯域は、前記チャネル周波数間隔の2倍より大きくm×n倍m>1より小さいことを特徴とする無線受信機。請求項1に記載の無線受信機において、前記バンドパスフィルタは、チャネル選択制御信号に応じて通過帯域の中心周波数を切り替える複素バンドパスフィルタであることを特徴とする無線受信機。従来のヘテロダイン受信機における局部発振器60の位相雑音特性の一例を図7に示す。希望信号周波数をfC、ローカル信号周波数をfLOとすると、IF信号周波数fIFは例えば、fIF=fC-fLOfC>fLOのときとなる。しかし、図7に示すようにローカル信号に周波数fLOfCHの雑音信号が含まれると、この雑音信号と周波数fCfCHの隣接チャネル信号とが混合され、同じIF信号周波数fIF=fC-fLOにダウンコンバージョンされる。このため、同じIF信号周波数をもつ妨害波が発生し、受信性能を大幅に低下させる。この隣接チャネル選択度の問題を解決するには、ローカル信号に含まれる位相雑音を低減する必要がある。このため、従来技術では局部発振器にQ値の大きなLC共振器を用いてきた。しかし、ICチップ上にLC共振器を作成するとチップ面積が増加し、チップコストを上昇させる要因になる。また従来技術では、チャネル周波数間隔fCHよりも高周波の参照信号と帯域の広いループフィルタを用いたデルタシグマ型分数分周PLLにより、周波数fLOfCHの雑音信号を抑圧する手法が用いられることがある。しかし、この手法では分周器の分周比を擬似ランダム的に変動させるデルタシグマ処理により多数のスプリアスが発生する。特に、参照信号周波数をチャネル周波数間隔fCHよりも大幅に大きくすると、このスプリアスを抑圧することが複雑になり、デルタシグマ型分数分周PLLの設計が困難になる。本発明は、局部発振器の位相雑音性能の改善により隣接チャネル選択性能を改善することができる無線受信機を提供することを目的とする。本発明は、受信信号と局部発振器から出力されるローカル信号とをミキサでミキシングし、生成された中間周波数IF信号をバンドパスフィルタで選択して復調する無線受信機において、局部発振器は、受信信号のチャネル周波数間隔のn倍nは3以上の整数の周波数間隔のローカル信号を切り替えて出力する構成であり、バンドパスフィルタは、受信信号の受信すべきチャネルによって通過帯域の中心周波数を切り替える構成である。局部発振器は、積分型PLLフェーズロックループを用い、ループフィルタの帯域は、チャネル周波数間隔の2倍より大きくn倍より小さいものとする。局部発振器は、デルタシグマ型分数分周PLLフェーズロックループを用い、ループフィルタの帯域は、チャネル周波数間隔の2倍より大きくm×n倍m>1より小さいものとする。バンドパスフィルタは、チャネル選択制御信号に応じて通過帯域の中心周波数を切り替える複素バンドパスフィルタである。本発明の無線受信機は、局部発振器の発振周波数fLOを複数のチャネルをまとめたチャネルブロックごとに設定し、同ブロック内のチャネルで一定に保つ構成であり、チャネル周波数間隔fCHよりも高周波の参照信号を用いたPLLによりループフィルタの帯域を大きくすることにより、局部発振器の位相雑音性能が大幅に改善し、隣接チャネル選択性能を改善することができる。これにより、無線受信機にオンチップLC共振器が不要となり、チップ面積を大幅に縮小してチップコストの低減を可能とすることができる。図1は、本発明の無線受信機の実施例1を示す。図1において、無線受信機は、図6に示す従来のヘテロダイン受信機と同様の低雑音増幅器LNA61、ミキサ回路62、IF増幅器64、検波器65を備えるとともに、局部発振器60およびバンドパスフィルタ63に代えて、発振周波数を複数のチャネルをまとめたチャネルブロックごとに設定する局部発振器10Aおよびチャネル選択制御信号に応じたIF信号を選択するIF可変型複素バンドパスフィルタ20を用いた構成である。ここでは、局部発振器10Aとして積分型PLLを用いる構成例を示す。局部発振器10Aは、電圧制御発振器VCO11、分周器12、比較器13およびループフィルタ14により構成される。分周器12は、電圧制御発振器11から出力されるローカル信号fLOを、n個nは3以上の整数のチャネルに対応するブロック選択制御信号に応じて分周する。比較器13は、分周器12から出力されるローカル信号の分周信号と、チャネル周波数間隔fCHのn倍の参照信号n×fCHを比較し、VCO11を制御するフィードバックループを形成する。これにより、VCO11の発振周波数fLOは、n個のチャネルをまとめたチャネルブロックごとに設定され、同一のチャネルブロック内では一定となり、ミキサ回路62から出力される各チャネルのIF信号周波数fIFはチャネルごとに異なることになる。このため、チャネル選択はIF可変型複素バンドパスフィルタ20を用いて行われる。ループフィルタ14の帯域は、チャネル周波数間隔fCHよりも大きく、そのn倍よりも小さく設定される。図2に、局部発振器10Aの位相雑音特性を示す。上向き矢印は中心周波数付近の出力であり、VCO11の元々持っていた位相雑音がPLLにより抑圧されている。これに対し、ループフィルタ14の帯域の外側の位相雑音はPLLにより抑圧されないため、VCO11の元々持っていた位相雑音特性を示している。以上により、VCO11に含まれる位相雑音は、広いループフィルタ帯域の範囲で位相雑音の小さい水晶発振器からの参照信号により補正されて大幅に低減される。すなわち、隣接チャネル信号の折り返し妨害信号が大幅に抑圧される。この時、隣接チャネル信号の折り返しに影響する位相雑音を低減するには、ループフィルタ14の帯域をチャネル周波数間隔fCHの2倍よりも大きくする必要がある。このため、チャネルブロックを構成するチャネル数nは3以上であり、位相雑音を充分低減するには通常n≧6程度に設定することが好ましい。また、チャネル数nの値は大きければ大きいほど効果が大きくなるが、周波数シフト量の誤差限界を考慮すると、チャネル数nの上限は例えば100程度が好ましい。図3は、IF可変型複素バンドパスフィルタ20の構成例を示す。図3において、本フィルタは直交信号に対応する構成であり、I位相信号およびQ位相信号に対して偶数個のローパスフィルタLPFブロックと、周波数シフト量を決定する偶数個のフィードバックブロックから構成される。図4~に示すように、フィードバックブロックへの制御信号により、周波数シフト量および、そのプラスマイナスの周波数シフト方向が決定される。なお、本実施例では、チャネル選択にIF可変型複素バンドパスフィルタ20を用いているが、複数の複素バンドパスフィルタをスイッチ等で切り替えて使ってもよい。また、アナログ信号処理のIF可変型複素バンドパスフィルタ20に代えて、図1に示すIF増幅器64の後段おいてアナログ/デジタル変換したデジタル信号に対するフィルタリング処理により、同様の機能を実現することができる。図5は、本発明の無線受信機の実施例2を示す。図5において、実施例2の無線受信機は、図1に示す実施例1の無線受信器の局部発振器10Aに代えて、デルタシグマ型分数分周PLLを用いる局部発振器10Bを備えた構成である。局部発振器10Bは、電圧制御発振器VCO11、分周器12、比較器13、ループフィルタ14および分周比擬似ランダム設定回路15により構成される。分周比擬似ランダム設定回路15は、周波数ロック時における分周器12の分周比を擬似ランダム的に変動させることで、出力信号周波数間隔nfCHよりも高周波の参照信号を用いることができる。ここでは、参照信号周波数が出力信号周波数間隔nfCHよりもm倍大きいm>1とする。本実施例の局部発振器10Bにおいても、発振周波数はn個のチャネルをまとめたチャネルブロックごとに設定される。このため、同一のチャネルブロック内では局部発振器10Bの発振周波数は一定であり、各チャネルのIF信号周波数fIFはチャネルごとに異なる。このためチャネル選択はIF可変型複素バンドパスフィルタ20を用いている。また、局部発振器10Bを構成するループフィルタ14の帯域は、チャネル周波数間隔fCHよりも大きく、そのm×n倍よりも小さく設定される。したがって、実施例1における同じnの値を用いた局部発振器に比べて、ループフィルタ帯域をm倍大きくできる。このためnの値が実施例1に比べて小さい場合でも、局部発振器10Bの出力に含まれる位相雑音は広いループフィルタ帯域により大幅に低減することができ、隣接チャネル信号の折り返し妨害信号を大幅に抑圧できる。この時、隣接チャネル信号の折り返しに影響する位相雑音を低減するには、ループフィルタの帯域をチャネル周波数間隔fCHの2倍よりも大きくする必要がある。すなわち、m×n>2が必要条件であり、位相雑音を充分低減するには通常m×n≧6程度に設定する。なお、n=1である一般的なデルタシグマ型分数分周PLLを用いても、mを充分大きくすれば同様な効果が得られる。しかし、上記のようにm値が大きくなれば擬似ランダム処理が複雑になり、不要なスプリアスが起こらないようにするため設計が困難になる。そこで、実施例2では3以上の整数nを用いることで小さいm値でも同様の広いループフィルタ帯域が実現でき、m値を小さくすることでデルタシグマ型分数分周PLLの構成を簡略化できるという長所も持つ。