"デバイスのリーク欠陥部分に対して電気的ストレスを供給して該リーク欠陥部分の絶縁状態を正常化するリペア装置において、電気的ストレス源とする電圧源と、該電圧源により充電される一または複数の電圧容量手段からの一または複数の電荷ストレスを一または複数のデバイスに印加する電圧印加手段とを有するリペア装置。請求項1に記載のリペア装置において、前記電圧印加手段は、前記電圧源により充電される複数の電圧容量手段からの各電荷ストレスを複数のデバイスにそれぞれ一括して同時に印加するリペア装置。請求項2に記載のリペア装置において、前記電圧印加手段は、所定電圧を一括印加処理すべきデバイス個数分の同一回路構成を有するリペア装置。請求項1に記載のリペア装置において、前記電圧印加手段は、前記電圧源からの所定の電圧を蓄積する一の電圧容量手段と、該一の電圧容量手段からの所定の電圧を抵抗を通して出力する一の電圧出力部と、該一の電圧容量手段を該電圧源側に接続するかまたは該電圧出力部側に接続するように切り替える切替手段とを有するリペア装置。請求項2または3に記載のリペア装置において、前記電圧印加手段は、前記電圧源からの所定の電圧を蓄積する前記複数の電圧容量手段と、該複数の電圧容量手段からの各所定の電圧を各抵抗をそれぞれ通して出力する複数の電圧出力部と、該複数の電圧容量手段をそれぞれ、該電圧源側にそれぞれ接続するかまたは該電圧出力部側にそれぞれ接続するように切り替える複数の切替手段とを有するリペア装置。請求項5に記載のリペア装置において、前記同一回路構成は、前記電圧容量手段から前記切替手段さらに前記抵抗を通して前記電圧出力部に至る回路を独立に前記一括印加処理すべきデバイス個数分有しているリペア装置。請求項6に記載のリペア装置において、前記同一回路構成を一または複数搭載する基板を複数有するリペア装置。請求項2に記載のリペア装置において、前記電圧源は、一括印加処理すべきデバイス個数分の前記複数の電圧容量手段の容量に応じた充電処理能力がある1個の電圧源とするリペア装置。請求項1に記載のリペア装置において、前記電荷ストレスの電圧値は、前記デバイスの電圧電流特性が非線形特性の場合、絶対値としてブレイクダウン電圧を超えない値でかつ該ブレイクダウン電圧の9割以上の電圧値に設定されているリペア装置。請求項1に記載のリペア装置において、前記電圧源は、その出力電圧が可変自在に構成されており、静電破壊耐圧試験に対応する電圧レベルを出力可能とするリペア装置。請求項1、2、4および5のいずれかに記載のリペア装置において、前記複数の電圧容量手段は、静電破壊耐圧試験に対応する容量値を有するリペア装置。請求項4または5に記載のリペア装置において、前記電圧出力部の抵抗は、静電破壊耐圧試験に対応する抵抗値を有するリペア装置。請求項1、2、4および5のいずれかに記載のリペア装置において、前記電圧容量手段の充放電処理は、自動搬送処理装置を用いてリペア処理を行う場合、前記デバイスに対する、該自動搬送処理装置によるコンタクト移動期間に該電圧容量手段が充電され、該デバイスに対する、該自動搬送処理装置によるコンタクト後に該電圧容量手段から放電されるシーケンス処理を有しているリペア装置。請求項1または2に記載のリペア装置において、前記電圧源からの電流ストレスを一または複数のデバイスに供給する電流供給手段を更に有するリペア装置。請求項14に記載のリペア装置において、前記電荷ストレスおよび前記電流ストレスの2種類の電気的ストレスを選択動作するタイミングコントローラを有するリペア装置。請求項14に記載のリペア装置において、前記電圧印加手段および前記電流供給手段のうちの少なくとも該電圧印加手段によるリペア処理後に、前記電圧源から電流を該電流供給手段により一または複数のデバイスに供給した状態で、該一または複数のデバイス中のデバイスが前記リーク欠陥デバイスであるかどうかを自動判定する判定手段が設けられているリペア装置。請求項16に記載のリペア装置において、前記判定手段は、電圧レベル検知判定と電流レベル検知判定のうちの少なくともいずれかを行うリペア装置。請求項16に記載のリペア装置において、前記判定手段と、前記電圧印加手段および前記電流供給手段のうちの少なくとも該電圧印加手段が同一基板上に設置されているリペア装置。請求項16に記載のリペア装置において、前記判定手段は、リペア処理後の一または複数のデバイスに対する電圧レベル検知判定と電流レベル検知判定のうちの少なくともいずれかの判定結果をタイミングコントローラに出力するリペア装置。請求項16に記載のリペア装置において、前記判定手段は、リペア処理後の一または複数のデバイスに対する電圧レベル検知判定と電流レベル検知判定のうちの少なくともいずれかの判定結果を複数値のレベルに分割した判定信号としてタイミングコントローラに出力するリペア装置。請求項19または20に記載のリペア装置において、前記タイミングコントローラは、前記一または複数の電圧容量手段の容量値および、該一または複数の電圧容量手段からの所定の電圧を抵抗を通して出力する一または複数の電圧出力部の該抵抗の抵抗値を、前記判定手段の判定結果に応じて可変設定する可変設定制御手段を有するリペア装置。請求項21に記載のリペア装置において、前記タイミングコントローラからの制御信号に基づいて可変設定手段を制御して、予め搭載されている容量群および抵抗群から選択して所定の容量値および所定の抵抗値に設定するリペア装置。請求項19または20に記載のリペア装置において、前記タイミングコントローラは、前記判定手段の判定結果の良不良または不良の程度を基にリペア処理フローを決定するリペア装置。請求項19または20に記載のリペア装置において、前記タイミングコントローラは、一または複数回のリペア処理フローを設定するリペア装置。請求項1~24のいずれかのリペア装置を用いて、前記デバイスのリーク欠陥部分に対して電気的ストレスを供給して該リーク欠陥部分の絶縁状態を正常化するデバイスの製造方法。デバイスのリーク欠陥部分に対して電気的ストレスを供給して該リーク欠陥部分の絶縁状態を正常化するリペア方法において、電圧印加手段が、電圧源により充電される電圧容量手段からの電荷ストレスを該デバイスに印加する電圧印加工程を有するリペア方法。前記電圧印加工程は、前記電圧印加手段が、電圧源により充電される複数の電圧容量手段からの各電荷ストレスを複数のデバイスにそれぞれ一括して同時に印加する電圧印加工程を有するリペア方法。請求項26または27に記載のリペア方法において、電流供給手段が、前記電圧源からの電流ストレスを一または複数のデバイスに供給する電流供給工程を更に有するリペア方法。請求項28に記載のリペア方法において、前記電圧印加工程および前記電流供給工程のうちの少なくとも該電圧印加工程のリペア処理後に、該電圧源から電流を前記電流供給手段によりリペア対象の一または複数のデバイスに供給した状態で、判定手段が、該リペア対象の一または複数のデバイス中のデバイスが該リーク欠陥デバイスであるかどうかを判定する判定工程を有するリペア方法。特許文献1に開示されている電気的バイアス処理を行う上記従来の逆バイアス処理装置では、1デバイスに対して1電源の1対1の関係で構成されている。電源容量を抑えるとサイズ的に小さくなるだけではなく低コストであるというメリットがある。したがって、電源容量をできるだけ抑えた場合には、デバイスへの電流供給に、より十分な電流容量を確保することは困難である。まして、1ウエハ当たりのデバイス数は例えば10万個にも及ぶことから、この電気的バイアス処理を、2個程度毎ではなくそれ以上の個数、例えば数十個や数百個など多数個一括処理を行う場合には、電気的バイアス処理を多数個一括処理する多数の電源が必要である。このように、あまりに多数の電源を搭載することは、容積的サイズ的に困難である。これに対して、電気的バイアス処理を多数個一括処理する多数個のデバイスに対して並列的に電源を接続する場合も考えられるが、一括処理するデバイス個数が2個程度ではなく10個前後、さらには数十個や数百個など多い場合には、多数個のデバイスに対して同一のストレス電圧条件で、しかも、電源から同時に十分な電流容量を確保することができない。デバイスが単一であっても、電源容量をできるだけ抑えた場合には、デバイスへの電流供給に、より十分な電流容量を確保することは困難である。本発明は、上記従来の問題を解決するもので、電源容量に依存せず、より十分な電流容量を確保して、より効率よく不良デバイスを正常な絶縁状態に回復させることができるリペア装置およびリペア方法、このリペア装置を用いたデバイスの製造方法を提供することを目的とする。本発明のリペア装置は、デバイスのリーク欠陥部分に対して電気的ストレスを供給して該リーク欠陥部分の絶縁状態を正常化するリペア装置において、電気的ストレス源とする電圧源と、該電圧源により充電される一または複数の電圧容量手段からの一または複数の電荷ストレスを一または複数のデバイスに印加する電圧印加手段とを有するものであり、そのことにより上記目的が達成される。また、好ましくは、本発明のリペア装置における電圧印加手段は、前記電圧源により充電される複数の電圧容量手段からの各電荷ストレスを複数のデバイスにそれぞれ一括して同時に印加する。さらに、好ましくは、本発明のリペア装置における電圧印加手段は、所定電圧を一括印加処理すべきデバイス個数分の同一回路構成を有する。さらに、好ましくは、本発明のリペア装置における電圧印加手段は、前記電圧源からの所定の電圧を蓄積する一の電圧容量手段と、該電圧容量手段からの所定の電圧を抵抗を通して出力する一の電圧出力部と、該一の電圧容量手段を該電圧源側に接続するかまたは該電圧出力部側に接続するように切り替える切替手段とを有する。さらに、好ましくは、本発明のリペア装置における電圧印加手段は、前記電圧源からの所定の電圧を蓄積する前記複数の電圧容量手段と、該複数の電圧容量手段からの各所定の電圧を各抵抗をそれぞれ通して出力する複数の電圧出力部と、該複数の電圧容量手段をそれぞれ、該電圧源側にそれぞれ接続するかまたは該電圧出力部側にそれぞれ接続するように切り替える複数の切替手段とを有する。さらに、好ましくは、本発明のリペア装置における同一回路構成は、前記電圧容量手段から前記切替手段さらに前記抵抗を通して前記電圧出力部に至る回路を独立に前記一括印加処理すべきデバイス個数分有している。さらに、好ましくは、本発明のリペア装置における同一回路構成を一または複数搭載する基板を複数有する。さらに、好ましくは、本発明のリペア装置における電圧源は、一括印加処理すべきデバイス個数分の前記複数の電圧容量手段の容量に応じた充電処理能力がある1個の電圧源とする。さらに、好ましくは、本発明のリペア装置における電荷ストレスの電圧値は、前記デバイスの電圧電流特性が非線形特性の場合、絶対値としてブレイクダウン電圧を超えない値でかつ該ブレイクダウン電圧の9割以上の電圧値に設定されている。さらに、好ましくは、本発明のリペア装置における電圧源は、その出力電圧が可変自在に構成されており、静電破壊耐圧試験に対応する電圧レベルを出力可能とする。さらに、好ましくは、本発明のリペア装置における複数の電圧容量手段は、静電破壊耐圧試験に対応する容量値を有する。さらに、好ましくは、本発明のリペア装置における電圧出力部の抵抗は、静電破壊耐圧試験に対応する抵抗値を有する。さらに、好ましくは、本発明のリペア装置における電圧容量手段の充放電処理は、自動搬送処理装置を用いてリペア処理を行う場合、前記デバイスに対する、該自動搬送処理装置によるコンタクト移動期間に該電圧容量手段が充電され、該デバイスに対する、該自動搬送処理装置によるコンタクト後に該電圧容量手段から放電されるシーケンス処理を有している。さらに、好ましくは、本発明のリペア装置における電圧源からの電流ストレスを前記一または複数のデバイスに供給する電流供給手段を更に有する。さらに、好ましくは、本発明のリペア装置における電荷ストレスおよび前記電流ストレスの2種類の電気的ストレスを選択動作するタイミングコントローラを有する。さらに、好ましくは、本発明のリペア装置において、前記電圧印加手段および前記電流供給手段のうちの少なくとも該電圧印加手段のリペア処理後に、前記電圧源から電流を該電流供給手段により一または複数のデバイスに供給した状態で、該一または複数のデバイス中のデバイスが前記リーク欠陥デバイスであるかどうかを自動判定する判定手段が設けられている。さらに、好ましくは、本発明のリペア装置における判定手段は、電圧レベル検知判定と電流レベル検知判定のうちの少なくともいずれかを行う。さらに、好ましくは、本発明のリペア装置における判定手段と、前記電圧印加手段および前記電流供給手段のうちの少なくとも該電圧印加手段が同一基板上に設置されている。さらに、好ましくは、本発明のリペア装置における判定手段は、リペア処理後の一または複数のデバイスに対する電圧レベル検知判定と電流レベル検知判定のうちの少なくともいずれかの判定結果をタイミングコントローラに出力する。さらに、好ましくは、本発明のリペア装置における判定手段は、リペア処理後の一または複数のデバイスに対する電圧レベル検知判定と電流レベル検知判定のうちの少なくともいずれかの判定結果を複数値のレベルに分割した判定信号としてタイミングコントローラに出力する。さらに、好ましくは、本発明のリペア装置におけるタイミングコントローラは、前記複数の電圧容量手段の容量値および、該複数の電圧容量手段からの各所定の電圧を各抵抗をそれぞれ通して出力する複数の電圧出力部の該各抵抗の抵抗値を、前記判定手段の判定結果に応じて可変設定する可変設定制御手段を有する。さらに、好ましくは、本発明のリペア装置におけるタイミングコントローラからの制御信号に基づいて可変設定手段を制御して、予め搭載されている容量群および抵抗群から選択して所定の容量値および所定の抵抗値に設定する。さらに、好ましくは、本発明のリペア装置におけるタイミングコントローラは、前記判定手段の判定結果の良不良または不良の程度を基にリペア処理フローを決定する。さらに、好ましくは、本発明のリペア装置におけるタイミングコントローラは、一または複数回のリペア処理フローを設定する。本発明の半導体装置の製造方法は、本発明の上記リペア装置を用いて、前記デバイスのリーク欠陥部分に対して電気的ストレスを供給して該リーク欠陥部分の絶縁状態を正常化するものであり、そのことにより上記目的が達成される。本発明のリペア方法は、デバイスのリーク欠陥部分に対して電気的ストレスを供給して該リーク欠陥部分の絶縁状態を正常化するリペア方法において、電圧印加手段が、電圧源により充電される電圧容量手段からの電荷ストレスを該デバイスに印加する電圧印加工程を有するものであり、そのことにより上記目的が達成される。また、好ましくは、本発明のリペア方法における電圧印加工程は、前記電圧印加手段が、電圧源により充電される複数の電圧容量手段からの各電荷ストレスを複数のデバイスにそれぞれ一括して同時に印加する電圧印加工程を有する。さらに、好ましくは、本発明のリペア方法において、電流供給手段が、前記電圧源からの電流ストレスを一または複数のデバイスに供給する電流供給工程を更に有する。さらに、好ましくは、本発明のリペア方法において、前記電圧印加工程および前記電流供給工程のうちの少なくとも前記電圧印加工程のリペア処理後に、該電圧源から電流を該電流供給手段によりリペア対象の一または複数のデバイスに供給した状態で、判定手段が、該リペア対象の一または複数のデバイス中のデバイスが該リーク欠陥デバイスであるかどうかを判定する判定工程を有する。上記構成により、以下、本発明の作用を説明する。本発明においては、電気的ストレス源とする電圧源と、電圧源により充電される一または複数の電圧容量手段からの一または複数の電荷ストレスを一または複数のデバイスに印加する電圧印加手段とを有している。また、電圧印加手段は、電圧源により充電される複数の電圧容量手段からの各電荷ストレスを複数のデバイスにそれぞれ一括して同時に印加する。これによって、電圧源により充電される一または複数の電圧容量手段からの一または複数の電荷ストレスを一または複数のデバイスに印加するので、電源容量に依存せず、より十分な電流容量を確保して、より効率よく不良デバイスを正常な絶縁状態に回復させることが可能となる。電圧印加手段が、電圧源により充電される複数の電圧容量手段からの各電荷ストレスを複数のデバイスにそれぞれ一括して同時に印加するので、電気的バイアス処理を多数個一括で行うことが可能となって、より効率よく不良デバイスを正常な絶縁状態に回復させることが可能となる。以上により、本発明によれば、電圧源により充電される一または複数の電圧容量手段からの一または複数の電荷ストレスを一または複数のデバイスに印加するため、電源容量に依存せず、より十分な電流容量を確保することができて、より効率よく不良デバイスを正常な絶縁状態に回復させることができる。また、電圧印加手段が、電圧源により充電される複数の電圧容量手段からの各電荷ストレスを複数のデバイスにそれぞれ一括して同時に印加するため、電気的バイアス処理を多数個一括で同時に行うことができて、より効率よく不良デバイスを正常な絶縁状態に回復させることができる。以下に、本発明のリペア装置およびリペア方法、このリペア装置を用いたデバイスの製造方法の実施形態1について図面を参照しながら詳細に説明する。なお、各図における構成部材のそれぞれの厚みや長さなどは図面作成上の観点から、図示する構成に限定されるものではない。実施形態1図1は、本発明の実施形態1におけるリペア装置の単位構成例を模式的に示す回路ブロック図である。なお、このリペア装置は単位構成例であって破線で囲った部分は、単一の場合を含み、複数、特に、3個以上または10個前後の個数から数百個、さらにはそれ以上存在するものとする。図1において、本実施形態1のリペア装置1は、出力電圧が可変自在な高電圧電源2の一方端子が高耐圧リレー3,4を通して印加抵抗5の一方端に接続されている。この印加抵抗5の他方端は検査および処理対象のデバイス6の一方端子に接続されている。この検査および処理対象のデバイス6の他方端子は、高電圧電源2の他方端子に接続されている。これらの高耐圧リレー3,4の接続点8は、高圧コンデンサ7を通して、検査および処理対象のデバイス6の他方端子と高電圧電源2の他方端子との接続点9に接続されており、この接続点9は接地されている。また、これらの高耐圧リレー3,4のオン/オフを制御するタイミングコントローラ10が設けられている。これらの高耐圧リレー3,4を駆動するための電源は別途必要である。このリペア装置1は、一または複数のデバイス6のリーク欠陥部分への電気的ストレス源とする電圧源としての高電圧電源2と、高電圧電源2からの所定の電圧を蓄積する一または複数の電圧容量手段としての一または複数の高圧コンデンサ7と、一または複数の高圧コンデンサ7からの各所定の電圧を各印加抵抗5を通して出力する一または複数の電圧出力部と、一または複数の高圧コンデンサ7を高電圧電源2側に接続するかまたは電圧出力部側に接続するように切り替える切替手段としての高耐圧リレー3,4とを有している。これらの一または複数の高圧コンデンサ7と、一または複数の印加抵抗5と、一または複数の電圧出力部と、高耐圧リレー3,4とからリペア処理用の電圧印加手段が構成されている。図2は、図1のリペア装置1の具体的構成例を示す回路図である。図2において、本実施形態1のリペア装置1は、所定の電圧を可変自在に出力可能とする高電圧電源2と、高電圧電源2からの所定の電圧を順次、複数の検査および処理対象のデバイス6に対して一括して同時に供給する電圧印加手段としての電圧印加回路20とを有し、複数の検査および処理対象のデバイス6に対して電圧印加リペア処理を行う。この電圧印加回路20は、高電圧電源2からの所定の高電圧を蓄積する高電圧容量手段としての複数の高圧コンデンサ7と、複数の高圧コンデンサ7からの各所定の高電圧を印加抵抗5をそれぞれ通して出力する複数の高電圧出力部と、この高電圧電源2からの所定の電圧を高圧コンデンサ7側に接続するかまたは高圧コンデンサ7からの所定の電圧を高電圧出力部側に接続するように切り替える複数の切替手段としての高耐圧リレー11上記高耐圧リレー3,4と同等とを有し、同一回路構成として、高圧コンデンサ7から高耐圧リレー11さらに印加抵抗5を通して高電圧出力部に至る回路を独立に、一括印加処理すべき複数の検査および処理対象デバイス6の個数分だけ並列に有している。高電圧電源2の一方端子が、図1の高耐圧リレー3,4に代えて、多接点ここでは8接点の高耐圧リレー11の各接点をそれぞれ介して複数ここでは8個の高圧コンデンサ7の各一方電極に接続され、複数ここでは8個の高圧コンデンサ7の各他方電極は、高電圧電源2の他方端子にそれぞれ接続されると共に接地されている。複数ここでは8個の高圧コンデンサ7の各一方電極は、多接点ここでは8接点の高耐圧リレー11の各接点からそれぞれ、各印加抵抗5をそれぞれ通して高電圧出力部から検査および処理対象の各デバイス6の一方端子にそれぞれ接続されている。各デバイス6の他方端子はそれぞれ、GND電圧出力部から高電圧電源2の他方端子にそれぞれ接続されると共に接地されている。ここでは図示していないが、多接点ここでは8接点の高耐圧リレー11の同時接続切替を所定タイミングで制御するタイミングコントローラ10が設けられている。この多接点ここでは8接点の高耐圧リレー11を駆動するための電源は、別途必要である。高電圧電源2は、一括処理するべき高圧コンデンサ7の個数の容量分に応じて適切な充電処理能力があるものを選定して共用とする。この場合、高電圧電源2から多数の高圧コンデンサ7に充電した後に、多数の高圧コンデンサ7から放電して多数のデバイス6に所定電圧および電流を供給するので、多数のデバイス6に対する必要電流容量は、高電圧電源2の電流容量には直接依存しない。高電圧電源2の出力電圧は、可変自在に構成されており、信頼性検査で代表的なESD試験静電放電信頼性試験では、およそ1~10KVレベルの高電圧を対象としている。ESD試験は、人体や機械からの静電気がLSIチップなどの検査対象のデバイス6に流れた場合の耐久性について試験するものである。また、高電圧電源2の他に別の専用電源を用いてもよいが、ここでは1台の高電圧電源2が可変自在に構成されており、高電圧電源2をデバイス6の通常動作試験に用いる場合には、動作電圧の例えば3Vや5V程度に出力電圧を可変して用いる。さらに、電圧印加のリペア処理を行う場合には、高電圧電源2の他に別の専用電源を用いてもよいが、ここでは1台の高電圧電源2が可変自在に構成されている。例えばLSI素子の保護ダイオードや、LED素子およびレーザ素子などの発光素子のダイオード構造に支障を来たさないように、図3のダイオードの電圧電流特性非線形特性に示すように、絶縁膜のピンホール上部導電材がピンホール内に入り込むなどのリーク欠陥箇所にのみストレス電流を通電するため、ダイオードのPN接合面の閾値電圧に対して電流が貫通しない耐電圧範囲、ダイオードのブレイクダウン電圧A以下の電圧Bブレイクダウン電圧Aに至らない電圧であって、ブレイクダウン電圧Aにより近い電圧B、通常は、ブレイクダウン電圧Aの1割ほど高い電圧ブレイクダウン電圧Aの絶対値の9割以上の電圧を設定する。ダイオードや光電変換素子LEDやレーザの耐電圧は、絶縁膜の膜厚や半導体層の膜厚または層数などの構造により異なるが、高電圧電源2の出力電圧において、一般的には、数十Vから200V程度の電圧範囲内に設定する。なお、図3のCはダイオードのオン電圧値である。この高電圧電源2の出力電圧の設定は、ブレイクダウン電圧Aを測定し、ブレイクダウン電圧Aから電圧値を戻して電流が流れない電圧値に設定すれば、電圧印加のリペア処理における印加電圧値がより正確に設定できる。また、図3の破線で示すDは不良ダイオードの電圧電流特性である。高耐圧リレー11は、設置に方向性がある水銀リレーが用いられており、ここでは8接点のものでもよいが、4接点のものが2個でもよいし、2接点のものが4個でもよい。8接点の高耐圧リレー11に代えて1接点の高耐圧リレー3、4がそれぞれ8個設けられていてもよい。高耐圧リレー11は、高圧コンデンサ7に対して、タイミングコントローラ10により各8接点が同時に、高圧コンデンサ7側を中心として高電圧電源2側とデバイス6側との間で切り替わる。8個の高圧コンデンサ7から8個のデバイス6への高電圧の独立の一括印加に対して高耐圧リレー11への制御信号は、単一同時制御とする。高耐圧リレー11は複数個積み重ねて配置すると、コイル磁界によって動作する部品であるため、誤動作を起こす可能性があるので好ましくない。高圧コンデンサ7は、ここでは8個用いられ、試験電圧などに適した耐性を有するものを選定し、容量の選定においては、ESD試験の規格に合致するように、試験モデル毎に定められたものを選定する。例えば、HBMヒューマンボディモデル規格であれば100pF、MMマシンモデル規格であれば200pFである。印加抵抗5は、ここでは8個用いられ、ESD試験の例えばHBM規格であれば1.5KΩを用い、ESD試験のMM規格であれば0KΩ抵抗なしとする。これらの高圧コンデンサ7と印加抵抗5は、一括処理するべきデバイス6の個数分を電気的に独立にした状態で搭載する。デバイス6は、例えばLSIチップの保護ダイオード素子や、LED素子およびレーザ素子などの発光素子などである。上記構成により、ESD試験後に不良となったデバイス6に対して図1のリペア装置1を用いてリペア処理を行う場合について説明する。図4は、図1のリペア装置1の動作を示すフローチャートである。図4に示すように、まず、ステップS1のESD試験を行う。ステップS1のESD試験は、まず、タイミングコントローラ10により高電圧電源2の出力電圧をESD試験用の高電圧に設定すると共に、高耐圧リレー11の8個の接点が高電圧電源2側にオンして高電圧電源2から8つに分岐して電流が各高圧コンデンサ7に流れ込んで高電圧電源2のESD試験用の高電圧に均等に蓄積される。このとき、高耐圧リレー11のデバイス6側の8個の接点はタイミングコントローラ10によってオフ状態とされている。次に、タイミングコントローラ10により高耐圧リレー11の高電圧電源2側の8個の接点がオフした後に、高耐圧リレー11のデバイス6側の8個の接点がオンするように制御が為される。これによって、各高圧コンデンサ7に蓄積されたESD試験用の高電圧が、高耐圧リレー11の8個の接点から各印加抵抗5をそれぞれ通して検査対象の各デバイス6の一方端子にそれぞれ印加される。この場合、各高圧コンデンサ7と検査対象の各デバイス6とは1対1に対応しており、明確でかつ正確なESD試験が大幅に効率よく行われる。このように、これらの高耐圧リレー11の8個の接点をタイミングコントローラ10により高電圧電源2側から検査対象の各デバイス6側に切替えて、8個の高圧コンデンサ7を充電または放電をして、検査対象の各デバイス6にそれぞれ、8個の高圧コンデンサ7から所定の明確でかつ正確なESD試験用の高電圧をそれぞれ各電圧出力部から印加する。高耐圧リレー11の8個の接点の切替動作は、タイミングコントローラ10により規定のタイミングで同時に行われる。ESD試験では、数種類の印加モデルと、それぞれに規格が定められており、検査対象の各デバイス6に印加されるESD電流波形またはESD電圧波形によって適合が判断される。ESD試験は、高電圧電源2から高耐圧リレー11の8個の接点を介して、高圧コンデンサ7と印加抵抗5の直列回路が8個並列に接続されたESD印加回路電圧印加回路20、さらに、ソケットの他、アームに複数のプローブ接触部材を固定したマニピュレータ、複数のプローブ接触部材が固定されたプローブカードなどの接触手段としての接触治具を介して検査対象の各デバイス6に高電圧がそれぞれ印加される。検査対象の各デバイス6に対して高電圧などの電圧の供給源側端子1本とGND側端子1本を検査対象のデバイス6の各端子にそれぞれ接触させて高電圧などの電圧を8個同時に印加する。続いて、ステップS2のESD試験判定を行う。所定のESD試験判定の結果、問題がない場合は試験を終了する。また、ESD試験判定の結果、不良デバイスであって問題がある場合は、ステップS3のリペア処理を行って不良デバイスを救済処理する。ステップS3のリペア処理は、まず、タイミングコントローラ10により高電圧電源2の出力電圧をリペア処理用の電圧に設定すると共に、高耐圧リレー11の8個の接点が高電圧電源2側にオンして高電圧電源2から8つに分岐して電流が各高圧コンデンサ7に流れ込んで高電圧電源2のリペア処理用の電圧に均等に蓄積される。このとき、高耐圧リレー11のデバイス6側の8個の接点はタイミングコントローラ10によってオフ状態とされている。次に、タイミングコントローラ10により高耐圧リレー11の高電圧電源2側の8個の接点がオフした後に、高耐圧リレー11のデバイス6側の8個の接点がオンするように制御が為される。これによって、各高圧コンデンサ7に蓄積されたリペア処理用の電圧が、高耐圧リレー11の8個の接点から各印加抵抗5をそれぞれ通してリペア処理対象の各デバイス6の一方端子にそれぞれ印加される。この場合、各高圧コンデンサ7とリペア処理対象の各デバイス6とは1対1に対応しており、明確でかつ正確なリペア処理が大幅に効率よく行われる。このように、これらの高耐圧リレー11の8個の接点をタイミングコントローラ10により高電圧電源2側からリペア処理対象の各デバイス6側に切替えて、8個の高圧コンデンサ7を充電または放電をして、リペア処理対象の各デバイス6にそれぞれ、8個の高圧コンデンサ7から所定の明確でかつ正確なリペア処理用の電圧をそれぞれ各高電圧出力部から印加する。高耐圧リレー11の8個の接点の切替動作は、タイミングコントローラ10により規定のタイミングで同時に行われる。その後、ステップS4のリペア処理判定を行う。所定のリペア処理判定の結果、問題がない場合は試験を終了する。また、リペア処理判定の結果、まだ不良デバイスであって問題がある場合は、次のステップS5で規定回数が終わったかどうかを判定し、規定回数が終わった場合にはリペア処理を終了する。ステップS5で規定回数が終わっていない場合には、規定回数に達するまで、ステップS2のESD試験判定処理に移行し、リペア処理およびその判定処理を行う。規定回数のリペア処理を行い、その判定結果が不良デバイスであって問題がある場合は、不良デバイスと判定して処理を終了する。これまでは、リペア処理としてデバイス6に対して瞬時にCR電圧印加について説明したが、このCR電圧印加に加えて、デバイス6に一定期間に定電流供給を行うことにより、2種類の電気的ストレス印加を用いてデバイス6の電流リーク部を絶縁状態に回復させる場合について説明する。デバイス6の電流リーク部としては、例えば絶縁膜のピンホール部分に上部導電材が入り込んでリークする場合の他、ダストによるリーク欠陥部や、絶縁膜の膜厚差や段差部上の絶縁膜で切れたりひびが入ったりすることに起因するリーク欠陥部なども含まれる。図5aおよび図5bは、リペア処理のCRストレスCR電圧印加の電圧印加波形およびその電流印加波形を示す図であり、図5cおよび図5dは、リペア処理の定電流ストレス定電流供給の電圧印加波形およびその電流印加波形を示す図である。図5aに示すリペア処理におけるCRストレスの電圧印加波形と、図5cに示すリペア処理における定電流ストレスの電圧印加波形とを比べると、電圧レベルは高電圧電源2の出力電圧であって同等であるが、電圧印加時間オーダがμsecオーダとmsec~secオーダで全く異なる。図5aに示す電圧印加波形はμsecオーダで瞬時であるのに対して、図5cに示す電圧印加波形はmsec~secオーダで一定期間である。また、図5bに示すリペア処理におけるCRストレスの電流印加波形と、図5dに示すリペア処理における定電流ストレスの電流印加波形とを比べると、電流レベルは高圧コンデンサ7から多くの電流容量が流れ始めるので、図5dよりも図5bの波形の方が瞬間的に大きい電流が流れてインパクトがあるが、電流印加時間はμsecとmsec~secオーダで図5dよりも図5bの波形の方が少なくとも3桁時間が短い。要するに、インパクトのあるCRストレスCR電圧印加の電圧印加波形をデバイス6のリーク部に供給して焼き切り、一瞬の電圧印加では回復しなかったリーク欠陥部が残ったデバイス6に対して、総量的にエネルギー大きい一定期間の定電流供給を行って、残ったリーク部を焼き切ることにより、より確実に絶縁状態に回復させる。このようにして、2種類のストレス印加を用いてデバイス6の電流リーク部をより確実に絶縁状態に回復させる。図6は、図1のリペア装置1の別の単位構成例を模式的に示す回路ブロック図である。なお、このリペア装置は単位構成例であって破線で囲った部分は、単一の場合を含み、複数、特に、3個以上または、10個前後の個数から数百個、さらにはそれ以上存在するものとする。図1の構成部材と同様の作用効果を奏する部材には同一の部材番号を付してその説明を省略する。図6において、本実施形態1のリペア装置1Aは、上記リペア装置1の構成に加えて、高電圧電源2の一方端子は定電流供給用の高耐圧リレー12の一方端子に接続され、高耐圧リレー12の他方端子は電流制限用の抵抗13を介しての印加抵抗5とデバイス6の接続点14に接続されている。これらの高耐圧リレー3,4および12のオン/オフを制御するタイミングコントローラ10Aが設けられている。これらの高耐圧リレー3,4および12を駆動するための電源は別途必要である。図7は、図6のリペア装置1Aの具体的構成例を示す回路図である。なお、図2の構成部材と同様の作用効果を奏する部材には同一の部材番号を付してその説明を省略する。図7において、本実施形態1のリペア装置1Aは、所定の電圧を可変自在に出力する高電圧電源2と、高電圧電源2からの所定の電圧および電流を順次、複数の検査および処理対象のデバイス6に対して一括して同時に供給する電圧印加手段および電流供給手段としての電圧印加および電流供給回路20Aとを有し、複数の検査および処理対象のデバイス6に対して電圧印加および電流供給の2種類のストレス印加を行うリペア処理を行う。この電圧印加および電流供給回路20Aは、高電圧電源2からの所定の電圧を蓄積する電圧容量手段としての複数の高圧コンデンサ7と、複数の高圧コンデンサ7からの各所定の電圧を印加抵抗5をそれぞれ通して出力する複数の電圧出力部と、この高電圧電源2からの所定の電圧を高圧コンデンサ7側に接続するかまたは高圧コンデンサ7からの所定の高電圧を電圧出力部側に接続するように切り替える複数の切替手段としての高耐圧リレー11上記高耐圧リレー3,4と同等と、高電圧電源2を定電流源として定電流ストレスを検査および処理対象の各デバイス6に対してそれぞれ、抵抗13を介して定電流源による電流ストレスを供給可能とする定電流供給用の高耐圧リレー12とを有し、同一回路構成として、高圧コンデンサ7から高耐圧リレー11さらに印加抵抗5を通して電圧出力部に至る回路を独立に、一括印加処理すべき複数の検査および処理対象デバイス6の個数分だけ並列に有している。これらの複数の高圧コンデンサ7と、高耐圧リレー11と、複数の印加抵抗5と、複数の電圧出力部とから電圧印加手段が構成されている。また、高電圧電源2と、高耐圧リレー12と、抵抗13とから電流供給手段が構成されている。上記構成により、ESD試験後に不良となったデバイス6に対して図7のリペア装置1Aを用いて2種類のストレス印加によるリペア処理を行う場合について説明する。図8は、図7のリペア装置1Aの動作を示すフローチャートである。なお、図8のフローチャートは、図4のフローチャートのステップS4とステップS5間に、定電流ストレス印加処理およびその判定処理のステップS6、S7を加入したものである。図8に示すように、まず、ステップS1でESD試験を行い、続いて、ステップS2でESD試験判定を行い、さらに、ESD試験判定の結果が不良デバイスの場合に、ステップS3の所定電圧印加によるリペア処理を行って不良デバイスを救済する。このとき、高耐圧リレー12はタイミングコントローラ10Aによりオフ状態とされている。その後、ステップS4のリペア処理判定を行う。所定のリペア処理判定の結果、問題がない場合は試験を終了する。また、リペア処理判定の結果、まだ不良デバイスであって問題がある場合は、ステップS6の定電流印加によるリペア処理を行って不良デバイスを救済する。定電流印加によるリペア処理は、タイミングコントローラ10Aにより高耐圧リレー11を充電側に動作させた後に、定電流供給用の高耐圧リレー12をオンするように制御が為される。これによって、電流源による定電流ストレスが、高電圧電源2から高耐圧リレー12さらに抵抗13を通して処理対象のデバイス6の一方端子に通電される。このように、これらの充電および放電用の高耐圧リレー11および定電流供給用の高耐圧リレー12をタイミングコントローラ10Aによりオン/オフ切替をして、高圧コンデンサ7を充電または放電して所定電圧を印加すると共に、その後に定電流ストレスを処理対象のデバイス6に供給することができる。高耐圧リレー11および12の切替動作は、タイミングコントローラ10Aにより規定のタイミングで行われる。定電流ストレスは、高耐圧リレー12による規定時間の間、処理対象のデバイス6に対して定電流源による通電ストレスが実施される。要するに、高電圧電源2から電圧印加および電流供給回路20A、さらにソケットアームなどの接触治具を介して処理対象のデバイス6に所定電圧および定電流が順次供給される。処理対象のデバイス6に対して所定電圧および定電流の供給源側端子1本とGND側端子1本を処理対象のデバイス6の各端子に接触させて所定電圧および定電流を供給する。この場合、処理対象のデバイス6は単体で所定電圧印加および定電流印加処理が行われる。定電流印加処理後、ステップS7のリペア処理判定を行う。所定のリペア処理判定の結果、問題がない場合は試験を終了する。また、リペア処理判定の結果、まだ不良デバイスであって問題がある場合は、次のステップS5で規定回数が終わったかどうかを判定し、規定回数が終わった場合にはリペア処理を終了する。ステップS5で規定回数が終わっていない場合には、規定回数に達するまで、ステップS2のESD試験判定処理に移行し、それ以降のリペア処理およびその判定処理を順次行う。規定回数の各リペア処理を順次行い、その判定結果が不良デバイスであって問題がある場合であっても、不良デバイスと判定して処理を終了する。なお、不良デバイスのリーク欠陥部に対して、所定電圧印加によるリペア処理と定電流印加によるリペア処理の両方を同時により強いストレス印加を行って、リーク欠陥部を焼き切って通常絶縁状態に回復させることもできるし、さらに規定回数を増やすようにしてもよい。図9は、図7のリペア装置1Aにおけるデバイス6の各端子へのコンタクト状態の拡大イメージを模式的に示す斜視図である。図10は、図7のリペア装置1AにおけるESD試験所定電圧および定電流供給処理時の構成イメージ例を模式的に示す斜視図である。図9および図10において、図7のリペア装置1Aにおいて、1台の高電圧電源2、8接点の高耐圧リレー11、8個の高圧コンデンサ7、8個の印加抵抗5、定電流供給用の1個の高耐圧リレー12、1個の抵抗13および、その他の付加回路を搭載したESD所定電圧および定電流供給基板を安全のために筐体内に収容し、高電圧電源2から定電流供給用の1個の高耐圧リレー12と1個の抵抗13の1回路分が共通で、各高圧コンデンサ7から高耐圧リレー11の接点を通して印加抵抗5に至る直列回路の8回路分の配線出力部21aを有する8ch分の電圧印加および電流供給回路20Aを収容した回路箱21ESD所定電圧および定電流供給基板箱と、回路箱21の配線出力部21aからの各配線22が上面に設けられたコネクタ23を介して下面側のプローブ24a,24bの8セットにそれぞれ接続され、各デバイス6の2端子6a,6bに1対1に対応するようにプローブ24a,24bの8セットが下面から突出してそれぞれ設けられたプローブカード25とを備え、ウエハステージ15上の半導体ウエハ16にマトリクス状に多数設けられた検査および処理対象の8個の各デバイス6の各端子6a,6bと、各高圧コンデンサ7にそれぞれ接続可能とされるかまたは、高電圧電源2に接続可能とされたプローブ24a,24bの8セットとが、1対1に対応するように配置されている。回路箱21の配線出力部21aからプローブカード25までの配線長が変わることによって、ESD印加電圧波形や、所定電圧印加波形および定電流供給波形が変化する。したがって、高圧コンデンサ7からデバイス6の各端子6a,6bまでの配線長や、高電圧電源2から高耐圧リレー12を介してデバイス6の各端子6a,6bまでの電流経路の配線長を全て同一配線長にしてデバイス6の各端子6a,6bに印加するESD電圧波形および所定電圧印加波形、定電流供給波形を同一波形にする。ESDを含む所定電圧および定電流供給基板は、部品交換用にソケット部を有していてもよい。図11は、図6のリペア装置1Aにおける複数の電圧印加および電流印加器の設置イメージ例をリペア装置1Bとして模式的に示す平面図である。図11に示すように、リペア装置1Bは、複数の電圧印加および電流印加器としての複数の電圧印加および電流印加基板26が中央円形部27を空けてその周囲に立てられて放射状に配置され、複数の電圧印加および電流印加基板26における複数の同一回路構成の各出力端子がそれぞれ中央円形部27側に向けて設けられている。複数の同一回路構成の各出力端子から複数の高電圧出力部のそれぞれを、中央円形部27の下方側に設けられた複数の検査および処理対象のデバイス6の各端子に対して電気的に接続可能に構成している。複数の同一回路構成の各出力端子から電圧出力部のそれぞれを通した複数の検査および処理対象のデバイス6までの、一括印加処理すべきデバイス個数分の独立した配線を含む距離は全て同一距離として、高電圧電源2からの同一の電圧および電流波形が複数の検査および処理対象のデバイス6の各端子にそれぞれ同時に明確かつ確実に印加されるように構成することができる。このリペア装置1Bは、ESD試験装置をも兼ねているが、電圧印加および電流供給回路20Aにおける高耐圧リレー12および抵抗13の電流供給回路の他、複数接点の高耐圧リレー11、複数の高圧コンデンサ7および複数の印加抵抗5が搭載された複数の電圧印加回路を有する電圧印加および電流印加基板26が、中央円形部27を除いたドーナツ状で複数放射状中央円形部27の中心に対して放射状に配置されている。高耐圧リレー11,12の厚みは4000V耐圧用で15mm、8000V耐圧用で30mmである。この厚みによって何枚分の電圧印加および電流印加基板26が配置できるかが決まる。高耐圧リレー11,12の厚みが4000V耐圧用の15mmで中央円形部27の内周直径が40cmの場合、64枚の電圧印加および電流印加基板26が配置できる。また、高耐圧リレー11,12の厚みによって電圧印加および電流印加基板26の厚みが決まるため、高耐圧リレー11,12の厚みの薄いものを用いるのがよい。例えば1枚の電圧印加および電流印加基板26が4chの場合で、例えば8個の1接点の高耐圧リレーを搭載する場合に、高耐圧リレーの厚みが4000V耐圧用で13.5mmでは83枚の電圧印加および電流印加基板26が放射状に搭載できて全部で332ch分デバイス6が332個同時にESD試験およびリペア処理ができるの能力がある。この場合の電圧印加および電流印加基板26の外周直径は約50cm程度である。複数の電圧印加および電流印加基板26の内周側から配線22が引き出されてプローブカード25のコネクタ23に接続され、プローブカード25の下面に設けられたプローブ24a,24bの複数セットを、ウエハステージ15上に吸着された半導体ウエハ16上にマトリクス状に多数設けられた検査および処理対象の各デバイス6の端子6a,6bと、1対1に対応するように接続してESD試験およびリペア処理が行われる。プローブ24a,24bとデバイス6の端子6a,6bとの位置関係は、自動搬送装置のプローバによりウエハステージ15側を正確に移動させつつ画像認識により正確に位置決めすることができる。ここでは、400μm×200μmのサイズの半導体チップデバイス6を64個づつ1列でESD試験およびリペア処理を行ってこれを繰り返し、ウエハのチップ全部例えば10万個を順次自動的に行うことができる。隣の列にプローブ24a,24bを立てるのが困難なことから、2列以上でESD試験およびリペア処理を行うよりも、1列で行うのが接触ミスが起こり難くてよい。複数の電圧印加および電流印加基板26から各デバイス6までの配線長は図13bのESD印加電圧波形の規格保持として20cm以下が望ましい。各複数の電圧印加および電流印加基板26から8個のデバイス6の各端子までの配線長を全て同一配線長にしてデバイス6の各端子に印加する図13bのESD電圧波形の他、電圧印加波形および電流印加波形をも同一にしている。これによって、ESD試験およびリペア処理が均一になる。図12aは、図6のリペア装置1Aにおける複数の電圧印加および電流印加器の別の設置イメージ例をリペア装置1Cとして模式的に示す平面図であり、図12bは、図12aの電圧印加および電流印加器とプローブカードおよびプローバの縦断面図である。図13aは、図12aの電圧印加および電流印加器を模式的に示す斜視図であり、図13bは、ESD試験で用いるESD印加電圧波形を示す図である。図12a、図12bおよび図13aにおいて、リペア装置1Cは、複数の筐体である複数の回路箱21が中央円形部28を空けてその周囲に放射状に配置されている。複数の回路箱21内に収容された複数の電圧印加および電流印加基板26の複数の同一回路構成における各出力端子がそれぞれ中央円形部28側に向けて設けられている。複数の同一回路構成の各出力端子から複数の電圧出力部のそれぞれを、中央円形部28の下方側に設けられた複数の検査および処理対象のデバイス6の各端子6a,6bに対して電気的に接続可能に構成されている。複数の同一回路構成の各出力端子から各電圧出力部のそれぞれを通して複数の検査および処理対象のデバイス6までの、一括印加処理すべきデバイス個数分の独立した配線22を含む距離は全て同一距離として、高電圧電源2からの同一のESD印加電圧波形および、所定電圧波形、定電流波形のいずれかが複数の検査および処理対象のデバイス6にそれぞれ同時に印加されるように構成されている。なお、電圧出力部としては、同一回路構成の出力端子であってもよいし、その出力端子から配線22を介してプローブカード25のプローブ24a,24bまでを含めてもよい。リペア装置1Cとして、1台の高電圧電源2、高耐圧リレー12および抵抗13、8接点の高耐圧リレー11、8個の高圧コンデンサ7、および8個の印加抵抗5、その他の付加回路を搭載した複数の電圧印加および電流印加基板26を筐体内に収容し、高圧コンデンサ7から高耐圧リレー11の接点を通して印加抵抗5に至る直列回路の8回路分と、高電圧電源2から高耐圧リレー12および抵抗13の配線の配線出力部21aを有する8ch分と1ch分の回路箱21が8個放射状に配設けられている。8個の回路箱21の内周側から配線22が引き出されてプローブカード25のコネクタ23に接続され、プローブカード25の下面に設けられたプローブ24a,24bの8セットを、自動搬送装置のプローバを構成するウエハステージ15上の半導体ウエハ16にマトリクス状に多数設けられた多数のデバイス6のうち、検査および処理対象の8個の各デバイス6の各端子6a,6bと、1対1に対応するように接続してESD試験およびリペア処理を行い、これを繰り返すようになっている。この8ch分と1ch分の回路箱21の配線出力部21aから各デバイス6までの配線長は図13bのESD印加電圧波形の規格保持として20cm以下が望ましい。各回路箱21の各配線出力部21aから8個の各デバイス6の各端子までの配線長を全て同一配線長にして各デバイス6の各端子に印加する図13bのESD電圧波形および、シペア処理のストレス波形を同一にしている。これによって、ESD試験およびその後のリペア処理が均一になる。ここまでは、電圧と電流の電気的バイヤス印加による2種類のストレス所定電圧印加と定電流供給をリーク欠陥の各デバイス6に供給する場合について説明したが、これに加えて、リーク欠陥の有無として良品と不良品を識別し、不良品のリーク欠陥状態に応じてストレス条件を自動的に変化させる判定駆動構成について、以下に、図面を参照しながら詳細に説明する。図14は、図6のリペア装置の単位構成に判定回路の電圧レベル検知例を加えた場合を模式的に示す回路図である。なお、図14では、図6のリペア装置の構成部材と同様の作用効果を奏する部材には同一の部材番号を付して説明する。図14において、リペア装置1Dは、高電圧電源2の一方端子が高耐圧リレー3,4を通して印加抵抗5の一方端に接続されている。この印加抵抗5の他方端は検査および処理対象のデバイス6の一方端子に接続されている。デバイス6の他方端子は、高電圧電源2の他方端子に接続されている。これらの高耐圧リレー3,4の接続点8は、高圧コンデンサ7を通して、デバイス6の他方端子と高電圧電源2の他方端子との接続点9に接続されており、この接続点9は接地されている。また、高電圧電源2の一方端子は高耐圧リレー12の一方端子に接続され、高耐圧リレー12の他方端子は電流制限用の抵抗13を介して、印加抵抗5とデバイス6の接続点14に接続されている。これらの高耐圧リレー3,4および12のオン/オフを制御するタイミングコントローラ10Dが設けられている。なお、これらの高耐圧リレー3,4および12を駆動するための電源は別途必要である。さらに、検査および処理対象のデバイス6の両端がオペアンプ31の各入力端子にそれぞれ接続されており、判定時は、タイミングコントローラ10Dにより高耐圧リレー12をオン状態にしてデバイス6に電流を流す。この状態で、オペアンプ31増幅率は1でもよいによるデバイス6の両端間電圧の差動増幅結果により、リーク欠陥の有無として良品と不良品の識別が為される。オペアンプ31の出力端は、帰還抵抗32が設けられていると共に、その帰還抵抗32が接続される-方入力端子は接地抵抗33を介して接地されている。また、オペアンプ31の出力端は、比較器34,36の各一方入力端にそれぞれ接続されている。比較器34の他方入力端には、基準値Aの電圧出力部35の出力端が接続されている。また、比較器36の他方入力端には、基準値Aよりも小さい基準値Bの電圧出力部37の出力端が接続されている。これらの比較器34,36の各出力端はタイミングコントローラ10Dに接続されている。オペアンプ31からの出力電圧値Xが基準値B以上基準値A以下のときにのみリーク欠陥がない良品デバイスとする。オペアンプ31からの出力電圧値Xが基準値Bよりも小さいかまたは基準値Aよりも大きいときに、リーク欠陥がある不良品デバイスとする。基準値Bを小さく設定して出力電圧値Xが0Vの場合に、接触不良と判定して、プローブによるデバイス6の各端子への接触を再度行うようにしてもよい。これらのオペアンプ31、帰還抵抗32、接地抵抗33、比較器34,36、基準値Aの電圧出力部35および基準値Bの電圧出力部37により判定手段が構成され、この判定手段は、リーク欠陥のデバイス6であるかどうかを判定する。このように、判定手段は、リペア対象デバイス6の電圧レベル検知結果を3値のレベルに分割した判定信号をタイミングコントローラ10Dに出力している。図15は、図6のリペア装置の単位構成に別の判定回路の電流レベル検知例を加えた場合を模式的に示す回路図である。なお、図15では、図14のリペア装置の構成部材と同様の作用効果を奏する部材には同一の部材番号を付して説明する。図15に示すように、リペア装置1Eにおいて、電流制限用の抵抗13の両端がオペアンプ31の各入力端子にそれぞれ接続されており、判定時は、タイミングコントローラ10Eにより高耐圧リレー12をオン状態にして抵抗13を通してデバイス6に電流を流す。この状態で、オペアンプ31による抵抗13の両端電圧の差動増幅結果により、リーク欠陥の有無として良品と不良品の識別が為される。オペアンプ31の出力端は、帰還抵抗32が設けられていると共に、その帰還抵抗32が接続される-方入力端子は接地抵抗33を介して接地されている。また、オペアンプ31の出力端は、比較器34,36の各一方入力端にそれぞれ接続されている。比較器34の他方入力端には、基準値Aの電圧出力部35の出力端が接続されている。また、比較器36の他方入力端には、基準値Aよりも小さい基準値Bの電圧出力部37の出力端が接続されている。これらの比較器34,36の各出力端はタイミングコントローラ10Eに接続されている。電流制限用の抵抗13を流れる電流値を電圧値に変換しており、オペアンプ31からの出力電圧値Xが基準値B以上基準値A以下のときのみリーク欠陥がない良品デバイスとする。オペアンプ31からの出力電圧値Xが基準値Bよりも小さいかまたは基準値Aよりも大きいときに、リーク欠陥がある不良品デバイスとする。基準値Bを小さく設定して出力電圧値Xが0Vの場合に、接触不良と判定して、プローブによるデバイス6の各端子への接触を再度行うようにしてもよい。これらのオペアンプ31、帰還抵抗32、接地抵抗33、比較器34,36、基準値Aの電圧出力部35および基準値Bの電圧出力部37により判定手段が構成され、判定手段は、リーク欠陥のデバイス6であるかどうかを判定する。このように、判定手段は、リペア対象デバイス6の電流レベル検知結果を3値のレベルに分割した判定信号をタイミングコントローラ10Eに出力する。図16は、図6のリペア装置の単位構成に更に別の判定回路の電圧レベル検知と電流レベル検知の両方の事例を加えた場合を模式的に示す回路図である。なお、図16では、図14のリペア装置の構成部材と同様の作用効果を奏する部材には同一の部材番号を付して説明する。図16に示すように、リペア装置1Fにおいて、検査および処理対象のデバイス6の両端および、電流制限用の抵抗13の両端がそれぞれ、オペアンプ31の各入力端子にそれぞれ接続されており、判定時は、タイミングコントローラ10Fにより高耐圧リレー12をオン状態にして抵抗13を通してデバイス6に電流を流す。この状態で、二つのオペアンプ31の差動増幅結果により、リーク欠陥の有無として良品と不良品の識別が為される。二つのオペアンプ31の出力端はそれぞれ、帰還抵抗32が設けられていると共に、その帰還抵抗32が接続される-方入力端子は接地抵抗33を介して接地されている。また、二つのオペアンプ31の出力端はそれぞれ、比較器34,36の各一方入力端にそれぞれ接続されている。比較器34の他方入力端には、基準値Aの電圧出力部35の出力端が接続されている。また、比較器36の他方入力端には、基準値Aよりも小さい基準値Bの電圧出力部37の出力端が接続されている。これらの比較器34,36の各出力端は2系統でタイミングコントローラ10Fにそれぞれ接続されている。これらのオペアンプ31、帰還抵抗32、接地抵抗33、比較器34,36、基準値Aの電圧出力部35および基準値Bの電圧出力部37により、電圧レベル検知と電流レベル検知の2系統の判定手段がそれぞれ構成されており、二つの判定手段はそれぞれ、リーク欠陥のデバイス6であるかどうかをそれぞれより正確に判定することができる。このように、判定手段は、リペア対象デバイス6の電圧レベル検知結果と電流レベル検知結果の両方を各3値のレベルに分割した各判定信号をタイミングコントローラ10Fに出力する。また、良または不良の2値のレベルに分割した判定信号をタイミングコントローラ10D、10Eまたは10Fに出力する場合は、図17に示すように、オペアンプ31、帰還抵抗32、接地抵抗33、比較器34および基準値Aの電圧出力部35により、電圧レベル検知と電流レベル検知の少なくともいずれかの判定手段が構成され、この判定手段は、リーク欠陥のデバイス6であるかどうかを判定することができる。このように、この判定手段は、リペア対象デバイス6の電圧レベル検知結果と電流レベル検知結果の少なくともいずれかを2値のレベルに分割した判定信号をタイミングコントローラ10D、10Eまたは10Fに出力する。タイミングコントローラ10D、10Eまたは10Fは、電荷ストレス電圧ストレスおよび電流ストレスの2種類のストレス印加を選択することができる。判定手段は、リペア対象の電圧レベル検知と電流レベル検知のうちの少なくともいずれかを行い、その良否判定やその詳細判定の結果を2値または3値などの複数値のレベルに分割した判定信号をタイミングコントローラ10D、10Eまたは10Fに出力する。このタイミングコントローラ10D、10Eまたは10F内では、判定手段による判定結果の良不良または不良の程度を基に処理するフローが決定される。判定結果が良の場合はリペア処理を終了し、判定結果が不良の場合は、その不良の程度に応じてリペア処理を行う。例えば不良の程度がもう少しで良であれば、ストレスを小さくしてリペア処理を行う。例えば不良の程度が大きいのであれば、ストレスを大にしてリペア処理を行う。また、このタイミングコントローラ10D、10Eまたは10F内では、判定手段による判定結果の良不良または不良の程度を基にリペア処理フローの回数が設定される。リペア処理フローの回数ループ回数は、最低回数、例えば10回を予め設定しておく。1回目の判定データをタイミングコントローラ10D、10Eまたは10F内の記憶部に記憶しておき、その判定データと、最低リペア処理回数の処理後の判定データとを比較して、全く回復していない場合はリペア処理を終了し、回復の兆しがあると判定した場合は、最低リペア処理回数から、比較結果に応じた所定リペア処理回数だけ増加させてリペア処理を行う。このとき、ストレス条件も同時に、比較結果に応じたストレス条件ストレスの大小に設定する。ストレスの大小は、コンデンサ数またはコンデンサ容量を増やすほどストレスが大きくなり、出力抵抗5の抵抗値を増やすほどストレスが小さくなる。判定手段の判定結果に応じて、タイミングコントローラ10D、10Eまたは10Fにより可変設定手段としての選択手段が、コンデンサ7の容量および出力抵抗5の抵抗値を可変設定することができる。即ち、図18に示すように、タイミングコントローラ10D、10Eまたは10Fから出力される制御信号に基づいて、選択手段としてのセレクタ回路38,39を制御して、予め搭載されている容量手段群7Aおよび抵抗群5Aから容量手段の数および抵抗の数を選択して、コンデンサ容量および出力抵抗5の抵抗値を可変設定することができる。図19は、図16のリペア装置1Fの動作を示すフローチャートである。図20は、図16のリペア装置1Fの動作を説明するための図である。図19に示すように、ステップS11でデバイス6の通常動作試験を行う。高電圧電源2の出力電圧値を、動作電圧の例えば3Vや5Vに可変して行う。即ち、図20に示すように、タイミングコントローラ10Fにより充電用の高耐圧リレー3がオンして高電圧電源2からの電流が高圧コンデンサ7に蓄積される。このとき、放電用の高耐圧リレー4はタイミングコントローラ10Fによりオフ状態とされている。続いて、タイミングコントローラ10Fにより充電用の高耐圧リレー3がオフした後に、放電用の高耐圧リレー4をオンするように制御が為される。これによって、高圧コンデンサ7に蓄積された所定電圧が、高耐圧リレー4から印加抵抗5を通して検査対象のデバイス6の一方端子に印加される。このとき、高耐圧リレー12はタイミングコントローラ10Fによりオフ状態とされている。次に、ステップS12のESD試験を行う。タイミングコントローラ10Fにより高電圧電源2の出力電圧をESD試験用の高電圧に設定すると共に、高耐圧リレー3の接点をオンして高電圧電源2からの電流が各高圧コンデンサ7に流れ込んで高電圧電源2のESD試験用の高電圧に均等に蓄積される。このとき、高耐圧リレー4はタイミングコントローラ10Fによってオフ状態とされている。続いて、タイミングコントローラ10Fにより高耐圧リレー3がオフした後に、高耐圧リレー4の接点がオンするように制御が為される。これによって、各高圧コンデンサ7に蓄積されたESD試験用の高電圧が、高耐圧リレー4から各印加抵抗5をそれぞれ通して検査対象の各デバイス6の一方端子にそれぞれ印加される。この場合、各高圧コンデンサ7と検査対象の各デバイス6とは1対1に対応しており、明確でかつ正確なESD試験が大幅に効率よく行われる。その後、ステップS13のESD試験判定を行う。所定のESD試験判定の結果が、問題がない場合は試験を終了する。また、ESD試験判定の結果が、不良デバイスであって問題がある場合は、次のステップS14のリペア処理を行って不良デバイスを救済処理する。ステップS14の電圧印加によるリペア処理を行う。この電圧印加によるリペア処理は、タイミングコントローラ10Fにより高電圧電源2の出力電圧をリペア処理用の電圧に設定すると共に、高耐圧リレー3をオンして高電圧電源2からの電流が各高圧コンデンサ7に流れ込んで高電圧電源2のリペア処理用の電圧に均等に蓄積される。このとき、高耐圧リレー4の接点はタイミングコントローラ10Fによってオフ状態とされている。続いて、タイミングコントローラ10Fにより高耐圧リレー3がオフした後に、高耐圧リレー4がオンするように制御が為される。これによって、各高圧コンデンサ7に蓄積されたリペア処理用の電圧が、高耐圧リレー4から各印加抵抗5をそれぞれ通してリペア処理対象の各デバイス6の一方端子にそれぞれ印加される。この場合、各高圧コンデンサ7とリペア処理対象の各デバイス6とは1対1に対応しており、明確でかつ正確なリペア処理が大幅に効率よく行われる。このように、これらの高耐圧リレー3,4をタイミングコントローラ10Fにより高電圧電源2側からリペア処理対象の各デバイス6側に切替えて、8個の高圧コンデンサ7を充電または放電させて、リペア処理対象の各デバイス6にそれぞれ、8個の高圧コンデンサ7から所定の明確でかつ正確なリペア処理用の電圧をそれぞれ各電圧出力部から印加させる。高耐圧リレー3,4の切替動作は、タイミングコントローラ10Fにより規定のタイミングで行われる。その後、ステップS15のリペア処理判定を行う。このとき、高耐圧リレー12をオンして処理対象のデバイス6に所定電流を供給した状態で、オペアンプ31が処理対象のデバイス6の両端電位差および抵抗13の電流値に対応した電圧値を検出する。オペアンプ31からの検出信号Xは、比較器34に入力されて基準値Aと比較されると共に、比較器36に入力されて基準値Bと比較される。この検出信号Xは、検出信号X>A、A≧検出信号X≧B、またはB>検出信号Xの3値に分かれる。分かれた3値がタイミングコントローラ10Fに入力される。タイミングコントローラ10Fは、A≧検出信号X≧Bの場合に処理対象のデバイス6が良品であると判定し、検出信号X>AおよびB>検出信号Xの場合に、処理対象のデバイス6が不良品であると判定する。処理対象のデバイス6が良品の場合Passは処理を終了し、処理対象のデバイス6が不良品の場合Failは、次のステップS16で定電流供給による別のリペア処理を行う。ステップS16の定電流供給によるリペア処理は、タイミングコントローラ10Fにより高耐圧リレー3、4をオフさせた後に、定電流供給用の高耐圧リレー12をオンするように制御が為される。これによって、電流源による定電流ストレスが、高電圧電源2から高耐圧リレー12さらに抵抗13を通して処理対象のデバイス6の一方端子に通電処理される。このように、これらの充電および放電用の高耐圧リレー3,4および定電流供給用の高耐圧リレー12をタイミングコントローラ10Fによりオン/オフ切替をして、ステップS14で高圧コンデンサ7を充電または放電して所定電圧を印加すると共に、その後のステップS16で定電流ストレスを処理対象のデバイス6に供給することができる。高耐圧リレー3,4および12の切替動作は、タイミングコントローラ10Fにより規定のタイミングで行われる。定電流ストレスは、高耐圧リレー12による規定時間の間、処理対象のデバイス6に対して定電流源による定電流ストレス供給が実施される。要するに、高電圧電源2から電圧印加および電流供給回路20A、さらにソケットアームなどの接触治具を介して処理対象のデバイス6に所定電圧および定電流が順次供給される。処理対象のデバイス6に対して所定電圧および定電流の供給源側端子1本とGND側端子1本を処理対象のデバイス6の各端子に接触させて所定電圧および定電流を供給する。この場合、処理対象のデバイス6毎に所定電圧印加および定電流印加処理が順次行われる。この定電流供給処理後、ステップS17のリペア処理判定を行う。このとき、高耐圧リレー12をオンして処理対象のデバイス6に所定電流を供給した状態で、オペアンプ31が処理対象のデバイス6の両端電位差および抵抗13の電流値に対応した電圧値を検出する。オペアンプ31からの検出信号Xは、比較器34に入力されて基準値Aと比較されると共に、比較器36に入力されて基準値Bと比較される。この検出信号Xは、検出信号X>A、A≧検出信号X≧B、またはB>検出信号Xの3値に分かれる。分かれた3値がタイミングコントローラ10Fに入力される。タイミングコントローラ10Fは、A≧検出信号X≧Bの場合に処理対象のデバイス6が良品であると判定し、検出信号X>AおよびB>検出信号Xの場合に、処理対象のデバイス6が不良品であると判定する。所定のリペア処理判定の結果、処理対象のデバイス6が良品であって問題がない場合は処理を終了する。また、リペア処理判定の結果、まだ不良デバイスであって問題がある場合は、次のステップS18で規定回数が終わったかどうかを判定し、規定回数が終わった場合にはリペア処理を終了する。ステップS18で規定回数が終わっていない場合には、規定回数に達するまで、ステップS13のESD試験判定処理に移行し、それ以降のリペア処理およびその判定処理を順次行う。規定回数の各リペア処理を順次行い、その判定結果が不良デバイスであって問題がある場合であっても、不良デバイスと判定して処理を終了する。なお、不良デバイスのリーク欠陥部に対して、強いストレス条件に変更してもよいし、所定電圧印加によるリペア処理と定電流印加によるリペア処理の両方を同時により強いストレス印加を行って、リーク欠陥部を焼き切って通常絶縁状態に回復させることもできるし、さらに規定回数を増やすようにしてリーク欠陥部を焼き切って通常絶縁状態に回復させることもできる。図21は、パーソナルコンピュータPCを主体にしたウエハマップとプロービング管理を示すブロック図である。図21において、本実施形態1のリペア装置1、1A、1B、1C、1D、1Eまたは1Fは、プロービング管理を行うパーソナルコンピュータPCと、1台の高電圧電源2と、パーソナルコンピュータPCからの指示を受けて駆動するタイミングコントローラ10、10A、10B、10C、10D、10Eまたは10Fと、高電圧電源2から定電流供給用の1個の高耐圧リレー12と1個の抵抗13の1回路分が共通で、タイミングコントローラ10、10A、10B、10C、10D、10Eまたは10Fにより、高耐圧リレー11の8接点または高耐圧リレー3をオンを同時に高電圧電源2側に切り換えて8個の高圧コンデンサ7に高電圧電源2からの所定電圧を蓄積し、その後、所定のタイミングで高耐圧リレー11の8接点または高耐圧リレー4をオンを同時に8個の各印加抵抗5側に切り替える8つの並列回路で構成され、高電圧電源2からの所定の電圧および定電流を順次、複数の検査およびリペア処理対象のデバイス6に対して一括して同時に供給する電圧印加回路20または電圧印加および定電流供給回路20AESD回路を含むと、電圧印加回路20または電圧印加および定電流供給回路20Aからの印加電圧や定電流を、ウエハステージ15上の半導体ウエハ16を移動させた後に上昇させて、8個のデバイス6の各端子6a,6bにプローブカード25のプローブ24a,24bの8セットをそれぞれ接触させてそのプローブ24a,24bの8セットによりその各端子6a,6bに印加または供給するためのプローバ29とを有している。半導体ウエハ16の10万個もの多数のチップを順次ESD試験、所定電圧印加のリペア処理および定電流供給のリペア処理をする場合、プローバ29などの自動搬送装置を用いて連続的にプロービングを行う。プロービング管理は、パーソナルコンピュータPCを主体にして、半導体ウエハ16上のウエハマップ、即ち半導体ウエハ16上にマトリクス状に配置された多数例えば10万個の半導体チップデバイスの位置を示すアドレスに対して、どのアドレス範囲の半導体チップデバイスをESD試験、所定電圧印加のリペア処理および定電流供給のリペア処理をし、どのアドレスの半導体チップデバイスがESD耐圧不良なのかを記憶部に記憶することができる。ESD耐圧不良は、半導体チップデバイスのダイオード構造の逆方向電圧によるリーク電流リーク欠陥が所定値を上回った場合にこれを測定器によって測定して不良デバイスと認定し、その半導体チップデバイスのアドレスをパーソナルコンピュータPCに記憶する。タイミングコントローラ10、10A、10B、10C、10D、10Eまたは10Fは、高耐圧リレー11,12の動作制御時間とタイミングだけではなく、印加すべき電圧および電流レベルの設定や印加回数、印加する極性条件をプログラム等で予め設定したシーケンシャルに従って動作する。以上により、本実施形態1によれば、デバイス6のリーク欠陥部分に対して電気的ストレスを供給してリーク欠陥部分の絶縁状態を正常化するリペア装置1、1A、1B、1C、1D、1Eまたは1Fにおいて、電気的ストレス源とする高電圧電源2と、高電圧電源2により充電される複数のコンデンサ7からの各電荷ストレスを複数のデバイス6にそれぞれ一括して同時に印加する電圧印加手段と、高電圧電源2からの電流ストレスを複数のデバイス6に供給する電流供給手段とのうちの少なくとも電圧印加手段を有している。これによって、電圧源としての高電圧電源2により充電される一または複数の電圧容量手段としての高圧コンデンサ7からの一または複数の電荷ストレスを一または複数のデバイス6に印加するため、高電圧電源2の電源容量が小さくても一または複数の高圧コンデンサに一旦蓄えることにより電源容量には依存せず、より十分な電流容量を確保することができて、より効率よく不良デバイスを正常な絶縁状態に回復させることができる。また、量産時に、検査およびリペア処理対象の複数個のデバイス6に対して一括して、規格に適合したESD印加電圧波形によるESD後に、均一な所定電圧波形や定電流波形で明確かつ正確に電圧印加のリペア処理および定電流供給のリペア処理を行うことにより、電気的バイアス処理を多数個一括で行って、より効率よく不良デバイスを正常な絶縁状態に回復させることができる。さらに、電圧印加手段および電流供給手段のうちの少なくとも電圧印加手段に対して、デバイス6がリーク欠陥デバイスであるかどうかを自動判定する判定手段を設けたため、電気的バイアス処理を多数個一括で行った後の良不良判定処理をより効率よく自動的に行うことができる。なお、上記実施形態1では、特に詳細には説明しなかったが、本発明のリペア方法は、デバイス6のリーク欠陥部分に対して電気的ストレスを供給してそのリーク欠陥部分の絶縁状態を正常化するリペア方法において、電圧印加手段が、電圧源としての高電圧電源2により充電される複数のコンデンサ容量からの各電荷ストレスを複数のデバイスにそれぞれ一括して同時に印加する電圧印加工程と、電流供給手段が、高電圧電源2からの電流ストレスを複数のデバイス6に供給する電流供給工程とのうちの少なくとも電圧印加工程を有している。さらに、本発明のリペア方法は、これらの電圧印加工程と電流供給工程とのうちの少なくとも電圧印加工程に対して、判定手段が、デバイス6がリーク欠陥デバイスであるかどうかを判定する判定工程を更に有している。デバイスの製造方法は、上記リペア装置1、、1A、1B、1C、1D、1Eまたは1Fを用いて、デバイス6のリーク欠陥部分に対して電気的ストレスを供給してそのリーク欠陥部分の絶縁状態を正常化することにより、デバイスを製造方法で製造して不良となった不良デバイスをも回復させてデバイスを製造するものである。なお、上記実施形態1では、例えばLSI素子の保護用ダイオードや、LED素子およびレーザ素子などの発光素子などの対象デバイス6に対して、デバイス6のリーク欠陥部分として、例えば絶縁膜のピンホール部分に上部導電材が入り込んでリークする場合の他、ダストによるリーク欠陥部や、絶縁膜の膜厚差や段差部上の絶縁膜で切れたりひびが入ったりすることに起因するリーク欠陥部について説明し、このリーク欠陥部に電気的ストレスを加えて絶縁的に正常化させるリペア処理について説明したが、これに限らず、LSI素子などの配線部においてリーク欠陥部が存在する場合に、配線間に電圧および電流を供給してリーク部分を焼き切る場合にも、本発明のリペア装置1、1A~1Fのいずれかを用いることができる。以上のように、本発明の好ましい実施形態1を用いて本発明を例示してきたが、本発明は、この実施形態1に限定して解釈されるべきものではない。本発明は、特許請求の範囲によってのみその範囲が解釈されるべきであることが理解される。当業者は、本発明の具体的な好ましい実施形態1の記載から、本発明の記載および技術常識に基づいて等価な範囲を実施することができることが理解される。本明細書において引用した特許、特許出願および文献は、その内容自体が具体的に本明細書に記載されているのと同様にその内容が本明細書に対する参考として援用されるべきであることが理解される。"