光電変換した電荷を蓄積する画素がマトリックス状に配置された画素アレイ部と、前記画素をロウごとに駆動する行走査回路と、前記画素アレイ部の一部の画素に電荷を注入する電荷注入部と、前記画素の駆動タイミングおよび電荷注入タイミングを制御するタイミング制御回路とを備えることを特徴とする固体撮像装置。前記電荷注入部から電荷が注入される画素は、前記画素アレイ部の端部に配置されていることを特徴とする請求項1に記載の固体撮像装置。前記電荷注入部から電荷が注入される画素は、前記画素アレイ部の感光画素に隣接して配置されていることを特徴とする請求項1または2に記載の固体撮像装置。前記電荷注入部から前記画素への電荷の注入を遮断する第1のセレクタを備えることを特徴とする請求項1から3のいずれか1項に記載の固体撮像装置。前記電荷注入部から電荷が注入される画素に設けられ、前記画素に蓄積された電荷の読み出しを遮断する第2のセレクタを備えることを特徴とする請求項1から4のいずれか1項に記載の固体撮像装置。本発明の一つの実施形態の目的は、感光画素に光を入射させることなく、ブルーミングを評価することが可能な固体撮像装置を提供することである。実施形態の固体撮像装置によれば、画素アレイ部と、行走査回路と、電荷注入部と、タイミング制御回路とが設けられている。画素アレイ部は、光電変換した電荷を蓄積する画素がマトリックス状に配置されている。行走査回路は、前記画素をロウごとに駆動する。電荷注入部は、前記画素アレイ部の一部の画素に電荷を注入する。タイミング制御回路は、前記画素の駆動タイミングおよび電荷注入タイミングを制御する。以下、実施形態に係る固体撮像装置について図面を参照しながら説明する。なお、これらの実施形態により本発明が限定されるものではない。図1は、一実施形態に係る固体撮像装置の概略構成を示すブロック図である。図1において、この固体撮像装置には、光電変換した電荷を蓄積する画素PCがロウ方向およびカラム方向にマトリックス状に配置された画素アレイ部1、読み出し対象となる画素PCをロウごとに駆動する行走査回路2、画素PCから読み出された信号に垂直信号線Vlinの電位を追従させる負荷回路3、各画素PCの信号成分をCDSにてデジタル化するカラムADC回路4、カラムADC回路4にてデジタル化された各画素PCの信号成分を1ライン分だけ保存するラインメモリ5、読み出し対象となる画素PCを水平方向に走査するカラム走査回路6、画素PCの駆動タイミングおよび画素PC ́の電荷注入タイミングを制御するタイミング制御回路7、カラムADC回路4にランプ信号Vrampを出力するDAコンバータ8、画素アレイ部1の一部の画素PC ́に電荷を注入する電流源G ́、画素PC ́への電荷の注入を遮断するセレクタ10および画素PC ́への電荷の注入の切替制御を行う切替制御部9が設けられている。なお、画素PC ́は画素アレイ部1の端部に配置することが好ましい。端部に設けることにより、画素アレイ部1の配線構造/レイアウトを画素PC ́周辺以外はほぼ従来のままにすることが可能となる。ここで、画素アレイ部1において、ロウ方向には画素PC、PC ́の読み出し制御を行う水平制御線Hlinが設けられ、カラム方向には画素PC、PC ́から読み出された信号を伝送する垂直信号線Vlinが設けられている。そして、撮像動作では、切替制御部9にてセレクタ10がオフされ、画素PC ́と電流源G ́とが切り離される。そして、行走査回路2にて画素PC、PC ́が垂直方向に走査されることで、ロウ方向の画素PC、PC ́が選択され、その画素PC、PC ́から読み出された信号は垂直信号線Vlinを介してカラムADC回路4に伝送される。ここで、負荷回路3では、画素PC、PC ́から信号が読み出される時にその画素PC、PC ́との間でソースフォロアが構成されることで、垂直信号線Vlinの電位が画素PCから読み出された信号に追従される。そして、カラムADC回路4において、各画素PC、PC ́の信号からリセットレベルおよび読み出しレベルがサンプリングされ、リセットレベルおよび読み出しレベルとの差分がとられることで各画素PC、PC ́の信号成分がCDSにてデジタル化され、ラインメモリ5を介して出力信号Voutとして出力される。一方、ブルーミングの評価時では、切替制御部9にてセレクタ10がオンされ、画素PC ́と電流源G ́とが接続される。そして、電流源G ́から画素PC ́に電流が注入され、画素PC ́から周辺の画素PCに電荷が溢れ出すように電流量が設定される。この時、行走査回路2にて画素PC、PC ́が垂直方向に走査されることで、ロウ方向の画素PC、PC ́が選択され、その画素PC、PC ́から読み出された信号は垂直信号線Vlinを介してカラムADC回路4に伝送される。そして、カラムADC回路4において、各画素PCの信号からリセットレベルおよび読み出しレベルがサンプリングされ、リセットレベルおよび読み出しレベルとの差分がとられることで各画素PCの信号成分がCDSにてデジタル化され、ラインメモリ5を介して出力信号Voutとして出力される。そして、この時の画像を参照し、どの程度の範囲まで画素PC ́から周辺の画素PCに電荷が溢れ出しているかを確認することで、ブルーミングを評価することができる。そして、このブルーミングの評価結果に基づいて、固体撮像装置の出荷時の合否判定を行うことができる。ここで、画素アレイ部1の一部の画素PC ́に電荷を注入できるようにすることにより、画素アレイ部1に光を入射させることなくブルーミングを評価することができる。このため、ブルーミング評価時において、太陽光と同等の照度を有する光源を用意することなく、屋外での晴天下の環境で使用される条件を再現することができる。図2aは、図1の画素PCの構成を示す回路図、図2bは、図1の画素PC ́の構成を示す回路図である。図2aにおいて、画素PCには、フォトダイオードPD、行選択トランジスタTa、増幅トランジスタTb、リセットトランジスタTcおよび読み出しトランジスタTdが設けられている。また、増幅トランジスタTbとリセットトランジスタTcと読み出しトランジスタTdとの接続点には検出ノードとしてフローティングディフュージョンFDが形成されている。そして、読み出しトランジスタTdのソースは、フォトダイオードPDに接続され、読み出しトランジスタTdのゲートには、読み出し信号READが入力される。また、リセットトランジスタTcのソースは、読み出しトランジスタTdのドレインに接続され、リセットトランジスタTcのゲートには、リセット信号RESETが入力され、リセットトランジスタTcのドレインは、電源電位VDDに接続されている。また、行選択トランジスタTaのゲートには、行選択信号ADRESが入力され、行選択トランジスタTaのドレインは、電源電位VDDに接続されている。また、増幅トランジスタTbのソースは、垂直信号線Vlinに接続され、増幅トランジスタTbのゲートは、読み出しトランジスタTdのドレインに接続され、増幅トランジスタTbのドレインは、行選択トランジスタTaのソースに接続されている。また、電流源Gは垂直信号線Vlinに接続されている。なお、図1の水平制御線Hlinは、読み出し信号READ、リセット信号RESETおよび行選択信号ADRESをロウごとに画素PCに伝送することができる。そして、行選択信号ADRESがロウレベルの場合、行選択トランジスタTaがオフ状態となりソースフォロワ動作しないため、垂直信号線Vlinに信号は出力されない。この時、読み出し信号READとリセット信号RESETがハイレベルになると、読み出しトランジスタTdがオンし、フォトダイオードPDに蓄積されていた電荷がフローティングディフュージョンFDに排出される。そして、リセットトランジスタTcを介して電源VDDに排出される。フォトダイオードPDに蓄積されていた電荷が電源VDDに排出された後、読み出し信号READがロウレベルになると、フォトダイオードPDでは、有効な信号電荷の蓄積が開始される。次に、行選択信号ADRESがハイレベルになると、画素PCの行選択トランジスタTaがオンし、増幅トランジスタTbのドレインに電源電位VDDが印加されることで、増幅トランジスタTbと負荷回路3とでソースフォロアが構成される。そして、リセット信号RESETが立ち上がると、リセットトランジスタTcがオンし、フローティングディフュージョンFDにリーク電流などで発生した余分な電荷がリセットされる。そして、フローティングディフュージョンFDのリセットレベルに応じた電圧が増幅トランジスタTbのゲートにかかる。ここで、増幅トランジスタTbと負荷回路3とでソースフォロアが構成されているので、増幅トランジスタTbのゲートに印加された電圧に垂直信号線Vlinの電圧が追従し、リセットレベルの出力電圧Vsigが垂直信号線Vlinを介してカラムADC回路4に出力される。そして、カラムADC回路4において、リセットレベルの出力電圧Vsigが入力された状態で、ランプ信号Vrampとして三角波が与えられ、リセットレベルの出力電圧Vsigとランプ信号Vrampとが比較される。そして、リセットレベルの出力電圧Vsigがランプ信号Vrampのレベルと一致するまでダウンカウントされることで、リセットレベルの出力電圧Vsigがデジタル値に変換され保持される。次に、読み出し信号READが立ち上がると、読み出しトランジスタTdがオンし、フォトダイオードPDに蓄積されていた電荷がフローティングディフュージョンFDに転送され、フローティングディフュージョンFDの信号レベルに応じた電圧が増幅トランジスタTbのゲートにかかる。ここで、増幅トランジスタTbと負荷回路3とでソースフォロアが構成されているので、増幅トランジスタTbのゲートに印加された電圧に垂直信号線Vlinの電圧が追従し、読み出しレベルの出力電圧Vsigが垂直信号線Vlinを介してカラムADC回路4に出力される。そして、カラムADC回路4において、読み出しレベルの出力電圧Vsigが入力された状態で、ランプ信号Vrampとして三角波が与えられ、読み出しレベルの出力電圧Vsigとランプ信号Vrampとが比較される。そして、読み出しレベルの出力電圧Vsigがランプ信号Vrampのレベルと一致するまで今度はアップカウントされることで、読み出しレベルの出力電圧Vsigとリセットレベルの出力電圧Vsigとの差分がデジタル値に変換され、ラインメモリ5に送られる。図2bは、図1の画素PC ́の構成を示す回路図である。図2bにおいて、画素PC ́には、フォトダイオードPD ́、行選択トランジスタTa ́、増幅トランジスタTb ́、リセットトランジスタTc ́、読み出しトランジスタTd ́およびセレクトランジスタTe ́が設けられている。また、増幅トランジスタTb ́とリセットトランジスタTc ́と読み出しトランジスタTd ́との接続点には検出ノードとしてフローティングディフュージョンFD ́が形成されている。そして、読み出しトランジスタTd ́のソースは、フォトダイオードPD ́に接続され、読み出しトランジスタTd ́のゲートは、セレクトランジスタTe ́のソースに接続されている。また、リセットトランジスタTc ́のソースは、読み出しトランジスタTd ́のドレインに接続され、リセットトランジスタTc ́のゲートには、リセット信号RESETが入力され、リセットトランジスタTc ́のドレインは、電源電位VDDに接続されている。また、行選択トランジスタTa ́のゲートには、行選択信号ADRESが入力され、行選択トランジスタTa ́のドレインは、電源電位VDDに接続されている。また、増幅トランジスタTb ́のソースは、垂直信号線Vlinに接続され、増幅トランジスタTb ́のゲートは、読み出しトランジスタTd ́のドレインに接続され、増幅トランジスタTb ́のドレインは、行選択トランジスタTa ́のソースに接続されている。セレクトランジスタTe ́のゲートは、図1の切替制御部9に接続され、セレクトランジスタTe ́のドレインには、読み出し信号READが入力される。そして、ブルーミングの評価時では、切替制御部9にてセレクタ10がオンされ、画素PC ́と電流源G ́とが接続される。また、切替制御部9にてセレクトランジスタTe ́がオフされ、読み出しトランジスタTd ́のゲートへの読み出し信号READの入力が遮断される。そして、電流源G ́からフォトダイオードPD ́に電流が注入され、画素PC ́から周辺の画素PCに電荷が溢れ出すように電流量が設定される。この時、行走査回路2にて画素PC、PC ́が垂直方向に走査されることで、ロウ方向の画素PC、PC ́が選択され、その画素PC、PC ́から読み出された信号は垂直信号線Vlinを介してカラムADC回路4に伝送される。そして、カラムADC回路4において、各画素PCの信号からリセットレベルおよび読み出しレベルがサンプリングされ、リセットレベルおよび読み出しレベルとの差分がとられることで各画素PCの信号成分がCDSにてデジタル化され、ラインメモリ5を介して出力信号Voutとして出力される。そして、この時の出力信号Voutに基づいて、画素PC ́から周辺の画素PCに溢れ出した電荷量を定量的に評価することができる。ここで、ブルーミングの評価時において、読み出しトランジスタTd ́のゲートへの読み出し信号READの入力を遮断させることにより、電流源G ́からフォトダイオードPD ́に注入された電荷が読み出しトランジスタTd ́を介してフローティングディフュージョンFD ́に排出されるのを防止することができる。このため、電流源G ́からフォトダイオードPD ́に注入された電荷が無駄になるのを防止することができ、電流源G ́からフォトダイオードPD ́への電荷の注入効率を向上させることができる。図3aは、図2aの画素PCの要部を示す断面図、図3bは、図2aの画素PCの低照度時の電荷の状態を示すポテンシャル図、図3cは、図2aの画素PCの高照度時の電荷の状態を示すポテンシャル図である。図3aにおいて、半導体基板にはウェル21が形成されている。ウェル21には素子分離領域22が形成され、素子分離領域22にてウェル21が画素PCごとに素子分離されている。また、ウェル21には、互いに分離された不純物拡散層23~25が形成され、不純物拡散層23、24間のチャネル領域上にはゲート絶縁膜を介してゲート電極26が形成され、不純物拡散層24、25間のチャネル領域上にはゲート絶縁膜を介してゲート電極27が形成されている。なお、不純物拡散層23には、図2aのフォトダイオードPDおよび読み出しトランジスタTdのソースを設けることができる。不純物拡散層24には、図2aの読み出しトランジスタTdのドレイン、リセットトランジスタTcのソースおよびフローティングディフュージョンFDを設けることができる。不純物拡散層25には、図2aのリセットトランジスタTcのドレインを設けることができる。ゲート電極26は、図2aの読み出しトランジスタTdのゲートを構成することができる。ゲート電極27は、図2aのリセットトランジスタTcのゲートを構成することができる。そして、低照度時では、フォトダイオードPDにて光電変換された電荷e-はフォトダイオードPDに蓄積される。そして、読み出しトランジスタTdがオンすることで、フォトダイオードPDの電荷e-がフローティングディフュージョンFDに排出される。また、リセットトランジスタTcがオンすることで、フローティングディフュージョンFDが電源電位VDDに排出される。一方、高照度時では、フォトダイオードPDにて光電変換された電荷e-はフォトダイオードPDに蓄積される。そして、読み出しトランジスタTdがオフしている場合においても、フォトダイオードPDの電荷e-がフローティングディフュージョンFDに溢れ出す。また、素子分離領域22のポテンシャルバリアが読み出しトランジスタTdがオフ時のポテンシャルバリアよりも小さいと、自分の画素PCのフォトダイオードPDの電荷e-が周辺の画素PCに溢れ出す。図4aは、図2bの画素PC ́の要部を示す断面図、図4bは、図2aの画素PC ́の電荷注入時の電荷の状態を示すポテンシャル図である。図4aにおいて、半導体基板にはウェル21が形成されている。ウェル21には素子分離領域22が形成され、素子分離領域22にてウェル21が画素PC ́ごとに素子分離されている。また、ウェル21には、互いに分離された不純物拡散層23 ́~25 ́が形成され、不純物拡散層23 ́、24 ́間のチャネル領域上にはゲート絶縁膜を介してゲート電極26 ́が形成され、不純物拡散層24 ́、25 ́間のチャネル領域上にはゲート絶縁膜を介してゲート電極27 ́が形成されている。なお、不純物拡散層23 ́には、図2bのフォトダイオードPD ́および読み出しトランジスタTd ́のソースを設けることができる。不純物拡散層24 ́には、図2bの読み出しトランジスタTd ́のドレイン、リセットトランジスタTc ́のソースおよびフローティングディフュージョンFD ́を設けることができる。不純物拡散層25 ́には、図2bのリセットトランジスタTc ́のドレインを設けることができる。ゲート電極26 ́は、図2bの読み出しトランジスタTd ́のゲートを構成することができる。ゲート電極27 ́は、図2bのリセットトランジスタTc ́のゲートを構成することができる。また、画素PC ́には、画素PC ́に蓄積された電荷e-の読み出しを遮断するセレクタ11が設けられている。ここで、読み出し信号READは、セレクタ11を介してゲート電極26 ́に供給される。このセレクタ11は、図2bのセレクトランジスタTe ́にて構成することができる。そして、電荷注入時では、セレクタ11にて読み出し信号READがゲート電極26 ́に印加されるのが遮断され、読み出しトランジスタTd ́がオフされる。また、セレクタ10にて電流源G ́と不純物拡散層23 ́とが接続されることで、電流源G ́からフォトダイオードPD ́に電流が注入され、画素PC ́から周辺の画素PCに電荷e-が溢れ出すように電流量が設定される。図5は、図2aの画素PC ́の電荷注入時における周辺画素への電荷の拡散状態を示す平面図である。図5において、図1の画素アレイ部1には、感光画素領域31およびOBOpticalBlack画素領域32が設けられている。そして、感光画素領域31とOB画素領域32との間には、感光画素領域31から溢れ出した電荷e-がOB画素領域32に侵入するのを防止するバリア領域33が形成されている。感光画素領域31には、画素PC ́が感光画素に隣接するようにして感光画素領域31の端部に配置されている。そして、電流源G ́から画素PC ́に電流が注入されると、画素PC ́から周辺の画素PCに電荷e-が溢れ出す。そして、この状態で画素アレイ部1の画素PCを駆動し、画素PCから信号を読み出すことでブルーミングを評価することができる。本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。