"半導体基板に形成した複数の半導体チップに対してスクリーニングを行なう半導体検査装置であって、前記半導体基板を保持するステージと、前記ステージに保持した前記半導体基板の一方の面に形成した回路パターンに、電気的に接触させるプローブと、前記プローブを介して、電気的な前記スクリーニングを行なうためのテストパターンを前記回路パターンに印加し、印加した前記テストパターンに基づく前記回路パターンからの出力信号を検出するテスタ部と、光学的な前記スクリーニングを行なうために、前記プローブを介して、前記回路パターンに印加した電気信号に基づく発光を、前記半導体基板の他方の面側から検出する光検出部と、前記光検出部で検出した前記発光を解析する発光解析部と、電気的な前記スクリーニングおよび光学的な前記スクリーニングを行なうために、前記ステージ、前記テスタ部および前記発光解析部を制御する制御部と、前記テスタ部で検出した前記出力信号に基づき、前記回路パターンの不具合を判断し、前記発光解析部で解析した前記発光に基づき、前記回路パターンの不具合を判断して、前記半導体チップの異常を判定する異常判定部とを備える、半導体検査装置。前記回路パターンに印加する前記電気信号は、電流または電圧が繰返し変化する信号を含む、請求項1に記載の半導体検査装置。前記異常判定部は、前記テスタ部で検出した前記出力信号に基づき、正常と判定した前記半導体チップに対してのみ、前記発光解析部で解析した前記発光に基づき、前記回路パターンの不具合を判断して、前記半導体チップの異常を判定する、請求項1または請求項2に記載の半導体検査装置。前記回路パターンに印加する前記テストパターンは、前記電気信号を含み、前記光検出部は、前記テストパターンに含まれる前記電気信号に基づく前記発光を、前記半導体基板の前記他方の面側から検出する、請求項1または請求項2に記載の半導体検査装置。前記光検出部は、前記半導体チップの面内における前記電気信号に基づく前記発光を、位置情報を含めて検出することができる発光検出素子を有する、請求項1~請求項4のいずれか1項に記載の半導体検査装置。前記発光解析部は、前記電気信号に基づく前記発光の前記半導体チップの面内における前記発光の位置を発光パターンとして解析する、請求項5に記載の半導体検査装置。前記異常判定部は、複数の前記半導体チップの前記発光パターンのうち、前記発光の位置が一致する前記発光パターンの数が多い前記発光パターンを判定基準パターンとして、前記回路パターンの不具合を判断して、前記半導体チップの異常を判定する、請求項6に記載の半導体検査装置。前記光検出部は、前記電気信号に基づく前記発光を検出することができる光電子増倍管を有する、請求項1~請求項4のいずれか1項に記載の半導体検査装置。前記発光解析部は、前記電気信号に基づく前記発光の輝度を解析する、請求項5または請求項8に記載の半導体検査装置。前記回路パターンにレーザー光を照射する光照射部をさらに備え、前記異常判定部は、前記光照射部で照射した前記レーザー光により前記回路パターンに生じた電流を前記テスタ部で検出して、前記回路パターンの不具合を判断して、前記半導体チップの異常を判定する、請求項1~請求項9のいずれか1項に記載の半導体検査装置。半導体基板に形成した複数の半導体チップに対してスクリーニングを行なう半導体検査方法であって、ステージに前記半導体基板を保持し、前記ステージに保持した前記半導体基板の一方の面に形成した回路パターンに、プローブを電気的に接触させ、前記プローブを介して、電気的な前記スクリーニングを行なうためのテストパターンを前記回路パターンに印加し、印加した前記テストパターンに基づく前記回路パターンからの出力信号を検出し、光学的な前記スクリーニングを行なうために、前記プローブを介して、前記回路パターンに印加した電気信号に基づく発光を、前記半導体基板の他方の面側から検出して、解析し、検出した前記出力信号に基づき、前記回路パターンの不具合を判断し、解析した前記発光に基づき、前記回路パターンの不具合を判断して、前記半導体チップの異常を判定する、半導体検査方法。しかし、半導体チップに形成される回路パターンは、微細加工技術などの発展に伴い、集積度が増し、大規模化している。そのため、半導体チップの回路パターンの不具合すべてを、電気的なスクリーニングで検出することができず、当該スクリーニングで検出することができる回路パターンの不具合の割合カバレッジは低下している。また、大規模な回路パターンに対して電気的なスクリーニングを行なうには、回路パターンに印加するテストパターンも長く複雑なパターンにする必要があり、当該テストパターンを作成するための時間とコストが増加する。それゆえに、本発明は、上記問題点を解決するためになされたものであり、テストパターンを長く複雑なパターンにする必要がなく、スクリーニングで検出することができる回路パターンの不具合の割合を増やすことができる半導体検査装置、および半導体検査方法を提供することを目的とする。上記課題を解決するために、本発明は、半導体基板に形成した複数の半導体チップに対してスクリーニングを行なう半導体検査装置である。半導体検査装置は、ステージと、プローブと、テスタ部と、光検出部と、発光解析部と、制御部と、異常判定部とを備えている。ステージは、半導体基板を保持する。プローブは、ステージに保持した半導体基板の一方の面に形成した回路パターンに、電気的に接触させる。テスタ部は、プローブを介して、電気的なスクリーニングを行なうためのテストパターンを回路パターンに印加し、印加した前記テストパターンに基づく回路パターンからの出力信号を検出する。光検出部は、光学的なスクリーニングを行なうために、プローブを介して、回路パターンに印加した電気信号に基づく発光を、半導体基板の他方の面側から検出する。発光解析部は、光検出部で検出した発光を解析する。制御部は、電気的なスクリーニングおよび光学的なスクリーニングを行なうために、ステージ、テスタ部および発光解析部を制御する。異常判定部は、テスタ部で検出した出力信号に基づき、回路パターンの不具合を判断し、発光解析部で解析した発光に基づき、回路パターンの不具合を判断して、半導体チップの異常を判定する。本発明に係る半導体装置は、半導体チップの回路パターンに対して、電気的なスクリーニングおよび光学的なスクリーニングを行なうことが可能であるので、テストパターンを長く複雑なパターンにする必要がなく、スクリーニングで検出することができる回路パターンの不具合の割合を増やすことができる。以下、本発明に係る実施の形態について図面を参照して説明する。実施の形態1図1は、本発明の実施の形態1に係る半導体検査装置の構成を示す概略図である。図1に示す半導体検査装置10は、たとえばLSILargeScaleIntegrationなどの半導体チップを製造する製造ラインに設けられ、半導体チップ以下、単にチップとも言うをオンラインで良品か不良品かを選別するスクリーニングを行なう装置である。半導体検査装置10は、大きく分けて、測定を行なう測定部10aと、測定部10aの制御、および測定した結果の解析を行なう解析部10bとを含んでいる。測定部10aは、ウェハ半導体基板1を保持するステージ2、プローブガード3、プローブ4、光検出部5を含んでいる。ステージ2は、ウェハ1を載置し、固定するとともに、ウェハ1の図中下面側からウェハ1に形成した複数のチップからの発光を検出することができるように、石英ガラス21を設けてある。プローブガード3が、プローブ4を支持するとともに、解析部10bに接続され、プローブ4からチップに印加するテストパターンや、チップから検出した出力信号の入出力を行なう。プローブ4は、ステージ2に保持したウェハ1図中上面に形成した回路パターンと電気的に接触し、チップの回路パターンへテストパターンを印加し、チップからの出力信号の検出を行なう。光検出部5は、後述する発光テストにおいて、チップの回路パターンに印加した電気信号に基づく発光を、ウェハ1の図中下面側から検出する。光検出部5は、CCDChargeCoupledDeviceセンサやCMOSComplementaryMetalOxideSemiconductorセンサなどの撮像素子を用いる。そのため、光検出部5は、チップの回路パターンのどの位置で発光が生じているかの位置情報も含めて検出することができる。解析部10bは、コンピュータや記憶装置などで構成され、ソフトウェアに含まれるプログラムを実行することにより、スクリーニングに必要な測定部10aの制御および測定部10aで検出した結果の解析を行なうことができる。図2は、本発明の実施の形態1に係る半導体検査装置の構成を示すブロック図である。図2に示す半導体検査装置10は、測定部10aと、解析部10bとを含んでいる。測定部10aは、ステージ2、プローブガード3、プローブ4、光検出部5を含んでいる。解析部10bは、発光解析部6、主制御部7、テスタ部8、異常判定部9を含んでいる。発光解析部6は、光検出部5で検出した発光の解析を行なう。たとえば、発光解析部6は、光検出部5で検出した発光パターンの画像を二値白黒の画像に変換する処理や、発光パターンの画像に含まれる複数の発光点を輝度の明暗順に並べたヒストグラムを作成する処理を行なう。主制御部7は、スクリーニングを行なうために、ステージ2、テスタ部8および発光解析部を制御する。ここで、半導体検査装置10が行なうスクリーニングには、電気的なスクリーニングと、光学的なスクリーニングとが含まれている。電気的なスクリーニング以下、電気テストとも言うは、DCテスト、ACテスト、および機能テストの3つのテストを含み、プローブ4で印加したテストパターンによってチップの回路パターンに生じる電気的な変化を出力信号として検出して良品か不良品かを選別する処理である。DCテストは、電圧値、電流値などのDC直流項目について行なうテストである。ACテストは、信号伝搬の遅延時間などのAC交流項目について行なうテストである。機能テストは、チップに形成した論理回路が正しく動作することを確認するためのテストである。半導体検査装置10は、これらの電気テストを行なうことで、チップの回路パターンに断線、短絡、高抵抗の不具合が存在することを判断することができ、チップを異常不良品と判定することができる。光学的なスクリーニング以下、発光テストとも言うは、チップの回路パターンに電気信号を印加したときに、当該回路パターンの断線、短絡、高抵抗の不良箇所で生じる発光を検出することで、良品か不良品かを選別する処理である。発光テストの詳しい原理については、後段で詳しく説明する。テスタ部8は、プローブ4を介して、電気テストを行なうためのテストパターンを回路パターンに印加し、印加したテストパターンに基づく回路パターンからの出力信号を検出する。また、テスタ部8は、検出した出力信号を異常判定部9に出力する。さらに、テスタ部8は、プローブ4を介して、発光テストを行なうための電気信号を回路パターンに印加する。異常判定部9は、テスタ部8で検出した出力信号に基づき、回路パターンの不具合を判断して、チップの異常を判定する。具体的に、異常判定部9は、たとえばDCテストの場合、出力信号の電圧値が所定の閾値電圧以上であるか否かにより、回路パターンの不具合を判断して、チップの異常を判定する。また、異常判定部9は、たとえばACテストの場合、テストパターンで入力した信号に対する出力信号の遅延時間が所定の閾値時間以上であるか否かにより、回路パターンの不具合を判断して、チップの異常を判定する。さらに、異常判定部9は、たとえば機能テストの場合、テストパターンで入力した信号に基づく論理演算の結果と出力信号の論理結果とが一致しているか否かにより、回路パターンの不具合を判断して、チップの異常を判定する。また、異常判定部9は、発光解析部6で解析した発光に基づき、回路パターンの不具合を判断して、チップの異常を判定する。発光解析部6で解析した発光に基づく、チップの異常判定については、後段で詳しく説明する。次に、発光テストの詳しい原理について説明する。図3は、発光テストの詳しい原理を説明するための概略図である。図3aは、CMOSComplementaryMetalOxideSemiconductorを用いたインバータ回路の入力信号線が断線した場合の発光を説明するための概略図である。図3aに示すように、インバータ回路の入力信号線に断線が存在する場合、インバータ回路の入力信号線がフローティング状態となり、電源と接地との間に貫通電流が流れ、インバータ回路より具体的にはNMOSに発光が生じる。図3bは、CMOSを用いたインバータ回路の出力信号線が短絡した場合の発光を説明するための概略図である。図3bに示すように、インバータ回路の出力信号線に短絡が存在する場合、インバータ回路の入力信号線にHレベルの信号を入力すると、インバータ回路のNMOSがオン状態となり、出力信号線の短絡部分を介してNMOSに貫通電流が流れ、NMOSに発光が生じる。図3cは、CMOSを用いたインバータ回路の入力信号線が高抵抗である場合の発光を説明するための概略図である。図3cに示すように、インバータ回路の入力信号線が高抵抗である場合、インバータ回路の入力信号線に矩形波電圧が繰返し変化する信号信号を入力すると、入力信号線が高抵抗であるためインバータ回路に入力する矩形波信号がなまる。そのため、CMOSの入力電圧が中間電位となる時間が長くなり、電源と接地との間に貫通電流が流れ、インバータ回路より具体的にはNMOSに発光が生じる。半導体検査装置10は、チップの回路パターンに、断線、短絡、高抵抗の不具合の箇所を含み、上述した原理が成立する箇所がある場合、当該箇所で生じる発光を光検出部5で検出することで、回路パターンの不具合を検出することができる。しかし、電気テストでは、たとえば、10億個のインバータ回路で構成した回路パターンのチップにおいて、1個のインバータ回路に不具合が生じても、測定のバラツキなのか、不良品なのかを区別することはできない。具体的に、正常な1個のインバータ回路からリークする電流量が1pAの場合、チップ全体では1pA×10億個=1mAがスタンバイ電流として検出されることになる。異常な1個のインバータ回路からリークする電流量が、正常な1個のインバータ回路からリークする電流量の百万倍の1μAであっても、チップ全体から測定できる電流量の変化はスタンバイ電流の千分の一程度であるため、測定のバラツキなのか、不良品なのかを区別することはできない。半導体検査装置10では、光検出部5を用いて、断線、短絡、高抵抗の不具合の箇所からの発光を直接検出するので、チップの回路パターンに、断線、短絡、高抵抗の不具合の箇所が含まれているか否かを確実に検出することができる。図4は、スクリーニングで検出することができる回路パターンの不具合の範囲を模式的に示したベン図である。図4に示すIの範囲が、電気テストのみで検出することができる回路パターンの断線、短絡、高抵抗の不具合を模式的に示した範囲である。IIの範囲が、発光テストのみで検出することができる回路パターンの断線、短絡、高抵抗の不具合を模式的に示した範囲である。IIIの範囲が、電気テストでも、発光テストでも検出することができる回路パターンの断線、短絡、高抵抗の不具合を模式的に示した範囲である。半導体検査装置10は、図4に示すように、光検出部5を用いて発光テストを行なうことで、IIの範囲にある回路パターンの断線、短絡、高抵抗の不具合を検出することが可能となり、IIの範囲だけスクリーニングで検出することができる回路パターンの不具合の割合を増やすことができる。なお、図4に示すIVの範囲は、電気テストと、発光テストとを用いても検出することができない回路パターンの断線、短絡、高抵抗の不具合を模式的に示した範囲である。次に、半導体検査装置10で、チップの回路パターンをスクリーニングする場合の方法について説明する。図5は、本発明の実施の形態1に係る半導体検査装置10のスクリーニング方法を説明するためのフローチャートである。まず、図5に示すステップS501で、半導体検査装置10が、電気テストのDCテストを行ないながら、発光テストを行なう。つまり、半導体検査装置10は、DCテストで回路パターンに印加するテストパターンにより、図3aで示した断線した箇所,または図3bで示した短絡した箇所からの発光を発光テストとして検出する。さらに、ステップS502で、半導体検査装置10が、電気テストの機能テストを行ないながら、発光テストを行なう。つまり、半導体検査装置10は、機能テストで回路パターンに印加するテストパターン特に矩形波により、図3cで示した高抵抗の箇所からの発光を発光テストとして検出する。また、ステップS503で、半導体検査装置10が、電気テストのACテストを行ないながら、発光テストを行なう。つまり、半導体検査装置10は、ACテストで回路パターンに印加するテストパターン特に交流波により、図3cで示した高抵抗の箇所からの発光を発光テストとして検出する。また、図5に示したフローチャートは一例であり、ステップS501、S502、S503の順序を入替えて実施してもよい。さらに、先行して実施するテストにおいて、不合格となったチップに対しては、後続で実施するテストを省略してもよい。その場合、先行して実施するテストにおいて、より多くの不良品を検出することができれば、後続のテストにおいて実施するチップ数を減らすことが可能となり、スクリーニング全体に費やすタスク時間を短縮できる場合がある。また、各テストに費やされるチップあたりのタスク時間がそれぞれ異なるため、各テストの順番を入れ替えることでスクリーニングテスト全体に費やすタスク時間を短縮できる場合がある。図5に示すように、本発明の実施の形態1に係る半導体検査装置10のスクリーニング方法では、電気テストで回路パターンに印加するテストパターンを利用して発光テストを行なうので、発光テストを行なうためのテストパターンを別途作成する必要がない。また、本発明の実施の形態1に係る半導体検査装置10のスクリーニング方法では、電気テストと、発光テストとを平行して行なうことができるので、スクリーニングを行なうためのタスク時間を短縮することができる。なお、発光テストで回路パターンに印加する電気信号を含むように、電気テストで回路パターンに印加するテストパターンを作成してもよい。本発明の実施の形態1に係る半導体検査装置10のスクリーニング方法は、図5に示すように電気テストと、発光テストとを平行して行なう場合に限定されるものではなく、電気テストと、発光テストとを別々に行なってもよい。図6は、本発明の実施の形態1に係る半導体検査装置10の別のスクリーニング方法を説明するためのフローチャートである。まず、図6に示すステップS601で、半導体検査装置10が、電気テストのDCテストを行なう。さらに、ステップS602で、半導体検査装置10が、電気テストの機能テストを行なう。また、ステップS603で、半導体検査装置10が、電気テストのACテストを行なう。最後に、ステップS604で、半導体検査装置10が、発光テストを行なう。ステップS604の発光テストでは、図3aで示した断線した箇所,または図3bで示した短絡した箇所から発光するように電気信号電圧値が一定の信号を回路パターンに印加する。また、ステップS604の発光テストでは、図3cで示した高抵抗の箇所から発光するように矩形波の電気信号を回路パターンに印加する。図6に示すように、本発明の実施の形態1に係る半導体検査装置10の別のスクリーニング方法では、電気テストと、発光テストとを別々に行なうので、発光テストに最適な電気信号を回路パターンに印加することが可能となり、より精度よく回路パターンの断線、短絡、高抵抗の不具合を検出することができる。なお、発光テストは、電気テストを行なった全てのチップに対して行なっても、電気テストを合格したチップに対して行なってもよい。また、図6に示したフローチャートは一例であり、ステップS601、S602、S603、S604の順序を入替えて実施してもよい。さらに、先行して実施するテストにおいて、不合格となったチップに対しては、後続で実施するテストを省略してもよい。その場合、先行して実施するテストにおいて、より多くの不良品を検出することができれば、後続のテストにおいて実施するチップ数を減らすことが可能となり、スクリーニング全体に費やすタスク時間を短縮できる場合がある。また、各テストに費やされるチップあたりのタスク時間がそれぞれ異なるため、各テストの順番を入れ替えることでスクリーニングテスト全体に費やすタスク時間を短縮できる場合がある。次に、図6に示したスクリーニング方法において、異常判定部9が、チップの回路パターンに断線、短絡、高抵抗の不具合があると判断して、チップの異常を判定する方法についてさらに詳しく説明する。図7は、本発明の実施の形態1に係る半導体検査装置10の異常判定部9が電気テストについて判定する方法を説明するためのフローチャートである。図7に示すスクリーニング方法では、電気テストを合格したチップに対して発光テストを行なう場合について説明する。まず、図7に示すステップS701で、n個のチップが形成され基板がm枚ある場合に、異常判定部9が、第1番目の基板の電気テストの結果をテスタ部8の記憶部図示せずから読出す。さらに、ステップS702で、異常判定部9は、読出した結果から、第1番目のチップの電気テストの結果を取出す。次に、ステップS703で、異常判定部9は、取出した電気テストの結果とDCテストの判定基準とを比較し、DCテストに合格であるか否かを判定する。異常判定部9は、DCテストに合格であると判断した場合ステップS703:YES、機能テストに合格であるか否かを判定するステップS704。異常判定部9は、DCテストに合格でないと判断した場合ステップS703:NO、処理を後述するステップS707に進める。異常判定部9は、機能テストに合格であると判断した場合ステップS704:YES、ACテストに合格であるか否かを判定するステップS705。異常判定部9は、機能テストに合格でないと判断した場合ステップS704:NO、処理を後述するステップS707に進める。異常判定部9は、ACテストに合格であると判断した場合ステップS705:YES、当該チップを発光テストの対象チップに登録するステップS706。異常判定部9は、ACテストに合格でないと判断した場合ステップS705:NO、処理を後述するステップS707に進める。なお、図7に示したフローチャートは一例であり、ステップS703、S704、S705の順序を入替えて実施してもよい。発光テストは、DCテスト、機能テスト、ACテストの全てのテストを合格したチップに対してのみ実施するため、ステップS703、S704、S705の順序は順不同である。異常判定部9は、ステップS706で電気テストを合格したチップを発光テストの対象チップに登録した後、取出した電気テストの結果を消去するステップS707。次に、異常判定部9は、取出した電気テストの結果が、第n番目のチップの電気テストの結果であるか否かを判断するステップS708。異常判定部9は、取出した電気テストの結果が、第n番目のチップの電気テストの結果でないと判断した場合ステップS708:NO、次番目のチップの電気テストの結果を取出すステップS710。異常判定部9は、取出した電気テストの結果が、第n番目のチップの電気テストの結果であると判断した場合ステップS708:YES、テスタ部8の記憶部から読出した基板の電気テストの結果が、第m番目の基板の電気テストの結果であるか否かを判断するステップS709。異常判定部9は、読出した基板の電気テストの結果が、第m番目の基板の電気テストの結果でないと判断した場合ステップS709:NO、次番目の基板の電気テストの結果を読出すステップS711。異常判定部9は、読出した基板の電気テストの結果が、第m番目の基板の電気テストの結果であると判断した場合ステップS709:YES、処理を終了する。次に、異常判定部9が電気テストを合格したと判断したチップに対して、半導体検査装置10が、発光テストを行なう場合の処理手順を説明する。図8は、本発明の実施の形態1に係る半導体検査装置10が発光テストを行なう方法を説明するためのフローチャートである。まず、半導体検査装置10は、図7に示すステップS706で登録した発光テストの対象チップのうち、最初に登録した基板対象基板をステージ2にセットするステップS801。対象基板をステージ2にセットした後、半導体検査装置10は、当該対象基板のうち、最初に登録したチップ対象チップに光検出部5をアライメントするステップS802。半導体検査装置10は、プローブ4を介して対象チップに電気信号を印加するステップS803。光検出部5は、電気信号を印加することによって生じた回路パターンから発光を取得するステップS804。次に、半導体検査装置10は、発光を取得したチップが、最後に登録した対象チップであるか否かを判断するステップS805。半導体検査装置10は、発光を取得したチップが、最後に登録した対象チップでないと判断した場合ステップS805:NO、次の対象チップに光検出部5をアライメントするステップS807。半導体検査装置10は、発光を取得したチップが、最後に登録した対象チップであると判断した場合ステップS805:YES、ステージ2にセットした対象基板が最後に登録した対象基板であるか否かを判断するステップS806。半導体検査装置10は、ステージ2にセットした対象基板が最後に登録した対象基板でないと判断した場合ステップS806:NO、次の対象基板をステージ2にセットするステップS808。半導体検査装置10は、ステージ2にセットした対象基板が最後に登録した対象基板であると判断した場合ステップS806:YES、処理を終了する。なお、図7および図8に示したフローチャートでは、電気テストを実施した後に発光テストを実施する例を示したが、電気テストを実施する前に発光テストを実施してもよい。具体的に、図9は、本発明の実施の形態1に係る半導体検査装置10の異常判定部9が電気テストを実施する前に発光テストについて判定する方法を説明するためのフローチャートである。まず、図9に示すステップS811で、n個のチップが形成され基板がm枚ある場合に、異常判定部9が、第1番目の基板の発光テストの結果を発光解析部6の記憶部図示せずから読出す。さらに、ステップS812で、異常判定部9は、読出した結果から、第1番目のチップの発光テストの結果を取出す。次に、ステップS813で、異常判定部9は、取出した発光テストの結果と発光テストの判定基準とを比較し、発光テストに合格であるか否かを判定する。異常判定部9は、発光テストに合格であると判断した場合ステップS813:YES、当該チップを電気テストの対象チップに登録するステップS814。異常判定部9は、発光テストに合格でないと判断した場合ステップS813:NO、処理を後述するステップS815に進める。異常判定部9は、ステップS814で発光テストを合格したチップを電気テストの対象チップに登録した後、取出した発光テストの結果を消去するステップS815。次に、異常判定部9は、取出した発光テストの結果が、第n番目のチップの発光テストの結果であるか否かを判断するステップS816。異常判定部9は、取出した発光テストの結果が、第n番目のチップの発光テストの結果でないと判断した場合ステップS816:NO、次番目のチップの発光テストの結果を取出すステップS818。異常判定部9は、取出した発光テストの結果が、第n番目のチップの発光テストの結果であると判断した場合ステップS816:YES、発光解析部6の記憶部から読出した基板の発光テストの結果が、第m番目の基板の発光テストの結果であるか否かを判断するステップS817。異常判定部9は、読出した基板の発光テストの結果が、第m番目の基板の発光テストの結果でないと判断した場合ステップS817:NO、次番目の基板の発光テストの結果を読出すステップS819。異常判定部9は、読出した基板の発光テストの結果が、第m番目の基板の発光テストの結果であると判断した場合ステップS817:YES、処理を終了する。次に、図8に示した発光テストにおいて、異常判定部9が、チップの回路パターンに断線、短絡、高抵抗の不具合があると判断して、チップの異常を判定する方法についてさらに詳しく説明する。図10は、本発明の実施の形態1に係る半導体検査装置10の異常判定部9が発光テストについて判定する方法を説明するためのフローチャートである。まず、図10に示すステップS901で、異常判定部9が、最初に登録した対象基板の発光テストの結果を発光解析部6の記憶部図示せずから読出す。さらに、ステップS902で、異常判定部9は、最初に登録した対象基板のうち、最初に登録した対象チップの発光テストの結果を、読出した結果から取出す。ここで、発光解析部6は、光検出部5で検出した対象チップの面内における発光の位置を発光パターンとして解析する。具体的に、図11は、光検出部5で検出した対象チップの発光パターンの画像データを模式的に示した図である。図11aは、第1の対象チップから得られた発光パターンの画像データ100を示している。画像データ100には、対象チップの回路パターンからの発光点pが複数存在している。発光解析部6では、光検出部5で取得した画像データ100に対して二値化の処理を行ない画像データ101として記憶部に記憶してある。なお、画像データ100の発光点pは、二値化の処理後、画像データ101で発光点qとして表される。同様に、図11bは、第2の対象チップから得られた発光パターンの画像データ110を示している。画像データ110には、対象チップの回路パターンからの発光点pが複数存在している。発光解析部6では、光検出部5で取得した画像データ110に対して二値化の処理を行ない画像データ111として記憶部に記憶してある。なお、画像データ110の発光点pは、二値化の処理後、画像データ111で発光点qとして表される。また、図11cは、第3の対象チップから得られた発光パターンの画像データ120を示している。画像データ120には、対象チップの回路パターンからの発光点pが複数存在している。発光解析部6では、光検出部5で取得した画像データ120に対して二値化の処理を行ない画像データ121として記憶部に記憶してある。なお、画像データ120の発光点pは、二値化の処理後、画像データ121で発光点qとして表される。図10に戻って、ステップS902で、異常判定部9は、図11aに示す第1の対象チップから得られた発光パターンの画像データ101を取出したものとする。次に、異常判定部9は、読出した結果から、任意の2つの対象チップ発光テストの結果を取出すステップS903。具体的に、異常判定部9は、図11bに示す第2の対象チップから得られた発光パターンの画像データ111と、図11cに示す第3の対象チップから得られた発光パターンの画像データ121とを、読出した結果から取出す。異常判定部9は、取出した3つの発光テストの結果の各差を求めるステップS904。具体的に、異常判定部9は、画像データ101、画像データ111、および画像データ121の各差を求める。図12は、3つの画像データを比較することを模式的に示した図である。異常判定部9は、画像データ101と、画像データ111とを比較した差、画像データ111と、画像データ121とを比較した差、画像データ101と、画像データ121とを比較した差をそれぞれ求めることになる。まず、図13は、第1の対象チップの画像データ101と、第2の対象チップの画像データ111とを比較した差を模式的に示した図である。図13aは画像データ101を、図13bは画像データ111をそれぞれ示している。図13cは、画像データ101から画像データ111を差引いた画像データ102であり、差の発光点rが図示してある。図14は、第2の対象チップの画像データ111と、第3の対象チップの画像データ121とを比較した差を模式的に示した図である。図14aは画像データ111を、図14bは画像データ121をそれぞれ示している。図14cは、画像データ111から画像データ121を差引いた画像データ103であり、両画像の発光パターンに差がないため、差の発光点rが存在しない。なお、第1の対象チップの画像データ101と、第3の対象チップの画像データ121とを比較した差は、第1の対象チップの画像データ101と、第2の対象チップの画像データ111とを比較した差と同じになる。そのため、第1の対象チップの画像データ101と、第3の対象チップの画像データ121とを比較した差を模式的に示した図は、図13bの画像データ111を画像データ121に置換えた場合の図面と同じになるため省略する。図10に戻って、ステップS905で、異常判定部9は、対象チップの異常判定を行なう。具体的に、異常判定部9は、複数の対象チップの発光パターン画像データ101,111,121のうち、発光の位置が一致する発光パターンの数が多い発光パターン画像データ111,121を判定基準パターンとして、回路パターンの不具合を判断して、チップの異常を判定する。つまり、異常判定部9は、画像データ111または画像データ121の発光パターンを判定基準パターンとして、第1の対象チップの回路パターンの不具合を判断して、第1の対象チップの異常を判定する。異常判定部9は、第1の対象チップの画像データ101と、第2の対象チップの画像データ111とを比較することで、画像データ102のように差の発光点rが存在することを検出する。そして、異常判定部9は、当該発光点rに対応する回路パターンの位置に、断線、短絡、高抵抗の不具合が存在すると判断して、第1の対象チップに異常があると判定する。異常判定部9は、ステップS905で対象チップの異常を判定した後、取出した発光テストの結果を消去するステップS906。次に、異常判定部9は、異常を判定した対象チップが、最後に登録した対象チップであるか否かを判断するステップS907。異常判定部9は、異常を判定した対象チップが、最後に登録した対象チップでないと判断した場合ステップS907:NO、読出した結果から、次の対象チップの発光テストの結果を取出すステップS909。異常判定部9は、異常を判定したチップが、最後に登録した対象チップであると判断した場合ステップS907:YES、最後に登録した対象基板であるか否かを判断するステップS908。異常判定部9は、最後に登録した対象基板でないと判断した場合ステップS908:NO、読出した結果から、次の対象基板の発光テストの結果を読出すステップS910。異常判定部9は、最後に登録した対象基板であると判断した場合ステップS908:YES、処理を終了する。以上のように、本発明の実施の形態1に係る半導体検査装置10は、チップの回路パターンに対して、電気テスト電気的なスクリーニングおよび発光テスト光学的なスクリーニングを行なうことが可能であるので、テストパターンを長く複雑なパターンにする必要がなく、スクリーニングで検出することができる回路パターンの不具合の割合を増やすことができる。なお、発光解析部6は、光検出部5で取得した画像データに対して二値化の処理を行ない。異常判定部9は、発光解析部6で二値化の処理を行なった複数の画像データを比較し、断線、短絡、高抵抗の不具合を判断して、チップの異常を判定する。しかし、本発明の実施の形態1に係る半導体検査装置10は、前述の処理や判定の方法に限定されるものではなく、別の処理や判定の方法を用いてもよい。たとえば、発光解析部6は、発光の輝度を解析するため、光検出部5で取得した画像データに対して、複数の発光点を輝度の明暗順に並べたヒストグラムを作成する処理を行なう。図15は、画像データからヒストグラムを作成する処理を模式的に示した図である。なお、図15において、暗い状態を白で、明るい状態を黒で表現するものとする。図15aは、暗い発光点sが3つ、発光点sより明るい発光点tが1つ、発光点tより明るい発光点uが1つ、発光点uより明るい発光点vが1つ存在する画像データである。この画像データの発光点s,t,u,vを輝度の明暗順に並べたヒストグラムが、図15aの右側のグラフである。同様に、図15bは、暗い発光点sが3つ、発光点sより明るい発光点tが1つ、発光点tより明るい発光点uが1つ、発光点uより明るい発光点wが1つ存在する画像データである。なお、発光点wは、図15aに示す発光点vよりも暗い。この画像データの発光点s,t,u,wを輝度の明暗順に並べたヒストグラムが、図15bの右側のグラフである。また、図15cは、暗い発光点sが3つ、発光点sより明るい発光点tが1つ、発光点tより明るい発光点uが1つ、発光点uより明るい発光点xが1つ存在する画像データである。なお、発光点xは、図15bに示す発光点wよりも暗い。この画像データの発光点s,t,u,xを輝度の明暗順に並べたヒストグラムが、図15cの右側のグラフである。異常判定部9は、発光解析部6はで作成したヒストグラムにおいて、判定基準となる輝度の閾値を定め、当該閾値より明るい発光点が存在する場合、断線、短絡、高抵抗の不具合が存在すると判断して、チップを異常不良品と判定する。たとえば、異常判定部9は、図15aに示すヒストグラムに閾値破線を定め、当該閾値より明るい発光点vが存在するので、図15aに示す画像データの対象チップに、断線、短絡、高抵抗の不具合が存在すると判断して、チップを異常と判定する。同様に、異常判定部9は、図15bに示すヒストグラムに閾値破線を定め、当該閾値より明るい発光点wが存在するので、図15bに示す画像データの対象チップに、断線、短絡、高抵抗が存在すると判断して、チップを異常と判定する。また、異常判定部9は、図15cに示すヒストグラムに閾値破線を定め、当該閾値より明るい発光点が存在しないので、図15cに示す画像データの対象チップに、断線、短絡、高抵抗が存在しないと判断して、チップを正常と判定する。実施の形態2図16は、本発明の実施の形態2に係る半導体検査装置の構成を示す概略図である。図16に示す半導体検査装置11は、たとえばLSIなどの半導体チップを製造する製造ラインに設けられ、半導体チップ以下、単にチップとも言うをオンラインで良品か不良品かを選別するスクリーニングを行なう装置である。半導体検査装置11は、大きく分けて、測定を行なう測定部11aと、測定部11aの制御、および測定した結果の解析を行なう解析部11bとを含んでいる。測定部11aは、ウェハ1を保持するステージ2、プローブガード3、プローブ4、光検出部51を含んでいる。なお、測定部11aは、光検出部51の構成以外、図1に示した測定部10aの構成と同じであるため、同じ構成要素について同じ符号を付して詳細な説明を繰返さない。解析部11bは、コンピュータや記憶装置などで構成され、ソフトウェアに含まれるプログラムを実行することにより、スクリーニングに必要な測定部11aの制御および測定部11aで検出した結果の解析を行なうことができる。なお、解析部11bは、実施の形態1で説明した解析部10bと同じ構成であるため、詳細な説明を繰返さない。光検出部51は、光検出部5と同様、発光テストにおいて、チップの回路パターンに印加した電気信号に基づく発光を、ウェハ1の図中下面側から検出する。しかし、光検出部51は、チップの回路パターンのどの位置で発光が生じているかの位置情報を犠牲にして、検出することができる輝度の感度を向上させた素子を用いる。たとえば、光検出部51は、光電子増倍管を用いる。光電子増倍管は、CCDなどに比べて微弱な輝度の光を検出することができるが、チップの回路パターンのどの位置で発光が生じているか特定することができない。また、光検出部51には、アバランシェフォトダイオードavalanchephotodiodeを用いてもよい。以上のように、本発明の実施の形態2に係る半導体検査装置11は、光検出部に、電気信号に基づく発光を検出することができる光電子増倍管を用いているので、回路パターンの断線、短絡、高抵抗の不具合から生じる微弱な輝度の光を確実に検出することができる。そのため、半導体検査装置11は、閾値より明るい発光点が存在するか否かにより、回路パターンの断線、短絡、高抵抗の不具合を判断して、チップの異常不良品をより精度よく判定することができる。なお、光検出部51に、CCDセンサやCMOSセンサなどの撮像素子にある複数の受光部をまとめ、位置情報を犠牲にして感度を向上させた素子を用いてもよい。実施の形態3図17は、本発明の実施の形態3に係る半導体検査装置の構成を示す概略図である。図17に示す半導体検査装置12は、たとえばLSIなどの半導体チップを製造する製造ラインに設けられ、半導体チップ以下、単にチップとも言うをオンラインで良品か不良品かを選別するスクリーニングを行なう装置である。半導体検査装置12は、大きく分けて、測定を行なう測定部12aと、測定部12aの制御、および測定した結果の解析を行なう解析部12bとを含んでいる。測定部12aは、ウェハ1を保持するステージ2、プローブガード3、プローブ4、光検出部5、レーザー照射部13を含んでいる。なお、測定部12aは、レーザー照射部13の構成以外、図1に示した測定部10aの構成と同じであるため、同じ構成要素について同じ符号を付して詳細な説明を繰返さない。解析部12bは、コンピュータや記憶装置などで構成され、ソフトウェアに含まれるプログラムを実行することにより、スクリーニングに必要な測定部12aの制御および測定部11aで検出した結果の解析を行なうことができる。なお、解析部12bは、実施の形態1で説明した解析部10bと同じ構成であるため、詳細な説明を繰返さない。レーザー照射部13は、ウェハ1の図中下面側から、チップの回路パターンに近赤外レーザー光を照射する。一定の電圧をチップの回路パターンに印加した状態で、チップの回路パターンに近赤外レーザー光を照射すると、回路パターンの配線やデバイスが局所的に加熱される。回路パターンの配線やデバイスが局所的に加熱されたことによる温度変化にともない、回路パターンの配線やデバイスの抵抗値に変化が生じて、電流値を変化させる。また、加熱による熱電効果により、回路パターンに電流が発生する。そのため、半導体検査装置12は、レーザー照射部13から照射するレーザー光を走査する動作に同期させて、回路パターンに流れる電流の変化を検出することで、回路パターンの不具合を判断して、チップの異常を判定することができる。このような回路パターンの不具合を判断する方法は、OBIRCHOpticalBeamInducedResistanceCHange法として一般に知られている。以上のように、本発明の実施の形態3に係る半導体検査装置12は、回路パターンにレーザー光を照射するレーザー照射部13をさらに備えている。そのため、半導体検査装置12は、異常判定部が、レーザー照射部13で照射したレーザー光により回路パターンに生じた電流をテスタ部で検出して、回路パターンの不具合を判断して、半導体チップの異常を判定することができる。よって、半導体検査装置12は、実施の形態1で説明した電気テストや発光テストでは判断することができない回路パターンの不具合を判断することができ、スクリーニングで検出することができる回路パターンの不具合の割合を増やすことができる。今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した説明ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。"