"スイッチング素子をオンオフ操作するコントローラを有してかつ、前記スイッチング素子のオンオフ操作によって入力電圧を所定に変換して出力する電力変換装置を複数備え、複数の前記電力変換装置が並列接続されてなる電源システムにおいて、前記コントローラは、複数の前記電力変換装置のそれぞれに備えられてかつ、自身が備えられる前記電力変換装置の前記スイッチング素子を操作対象とし、複数の前記コントローラのうち一部であってかつ少なくとも1つは、それ以外の前記コントローラに対して、自身に対応する前記スイッチング素子のオンオフ操作周期で基準信号を出力し、前記基準信号を出力するコントローラは、自身に対応する前記スイッチング素子のオン状態への切替タイミングを前記基準信号の出力タイミングと関係付けて設定し、複数の前記コントローラのうち前記基準信号を出力しないコントローラは、自身に対応する前記スイッチング素子のオン状態への切替タイミングを前記基準信号の入力タイミングと関係付けて設定し、前記基準信号を出力するコントローラは、該コントローラから前記基準信号を出力しないコントローラまで前記基準信号の伝達に要する遅延時間に基づき、自身に対応する前記切替タイミングと前記基準信号の出力タイミングとの時間間隔を設定する処理を行うことを特徴とする電源システム。前記基準信号は、該基準信号を出力するコントローラに対応する前記切替タイミングと前記基準信号を出力しないコントローラに対応する前記切替タイミングとを一致させるためのものであり、前記基準信号を出力するコントローラは、前記設定する処理として、前記遅延時間が長いほど、自身に対応する前記切替タイミングに対して前記基準信号の出力タイミングを早める処理を行うことを特徴とする請求項1記載の電源システム。前記コントローラは、前記スイッチング素子を2値信号によってオンオフ操作し、複数の前記コントローラのうち少なくとも1つには、前記基準信号を出力するコントローラによって生成される前記2値信号の論理反転タイミングと、前記基準信号を出力しないコントローラによって生成される前記2値信号の論理反転タイミングとの時間差を検出する時間差検出手段が更に備えられ、前記基準信号を出力するコントローラは、前記時間差検出手段によって検出される時間差に基づき、前記時間間隔を可変設定する処理を更に行うことを特徴とする請求項1又は2記載の電源システム。複数の前記コントローラのうち前記基準信号を出力しないコントローラは複数であり、前記基準信号を出力するコントローラは、前記設定する処理として、前記基準信号を出力するコントローラから該基準信号を出力しないコントローラのそれぞれまで該基準信号の伝達に要する前記遅延時間のうち最小値以外の遅延時間に基づき、前記時間間隔を設定する処理を行い、前記基準信号を出力するコントローラから該基準信号を出力しないコントローラのそれぞれまで該基準信号の伝達に要する前記遅延時間のうち前記設定する処理で用いられた遅延時間よりも短い遅延時間に対応する前記基準信号を出力しないコントローラには、前記基準信号の取得タイミングを遅延させる遅延手段が更に備えられることを特徴とする請求項1~3のいずれか1項に記載の電源システム。前記コントローラは、前記スイッチング素子を2値信号によってオンオフ操作し、複数の前記コントローラのうち少なくとも1つには、前記基準信号を出力するコントローラによって生成される前記2値信号の論理反転タイミングと、前記基準信号を出力しないコントローラのそれぞれによって生成される前記2値信号の論理反転タイミングとの時間差のそれぞれを検出する手段が更に備えられ、前記遅延手段は、前記検出される時間差のそれぞれに基づき、前記基準信号の取得タイミングの遅延度合いを可変設定することを特徴とする請求項4記載の電源システム。また、電源システムとしては、上記アナログ制御方式のものの他に、デジタル制御方式のものもある。デジタル制御方式の電源システムでは通常、複数のコントローラのそれぞれにおいて以下のようにスイッチング素子がオンオフ操作される。複数のコントローラのうち一部であってかつ少なくとも1つ以下、マスタコントローラは、自身に対応するスイッチング素子のオンオフ操作周期で基準信号を出力する。また、マスタコントローラは、自身に対応するスイッチング素子のオン状態への切替タイミングを基準信号の出力タイミングと関係付けて設定する。一方、複数のコントローラのうちマスタコントローラ以外のコントローラ以下、スレーブコントローラは、自身に対応するスイッチング素子のオン状態への切替タイミングを上記基準信号の入力タイミングと関係付けて設定する。ここで、各コントローラ内の信号経路や、マスタコントローラ及びスレーブコントローラ間を接続する信号経路を基準信号が伝達される場合、基準信号の伝達に時間遅れを伴うことに起因して、マスタコントローラから基準信号が出力されてからこの信号がスレーブコントローラに入力されるまでに一定の遅延時間を要することがある。このとき、スレーブコントローラにおける基準信号の入力タイミングがマスタコントローラにおける基準信号の出力タイミングよりも遅れることとなり、スレーブコントローラに対応するスイッチング素子のオン状態への切替タイミングと、マスタコントローラに対応するスイッチング素子のオン状態への切替タイミングとの時間間隔が当初想定したものからずれる懸念がある。そしてこの場合、DCDCコンバータの並列接続体の出力特性が当初想定したものからずれるおそれがある。なお、こうした問題は、デジタル制御方式の電力変換装置に限らず、アナログ制御方式のものであっても起こり得るものである。本発明は、上記課題を解決するためになされたものであり、その目的は、複数の電力変換装置が並列接続されてなる電源システムにおいて、複数の電力変換装置のそれぞれのスイッチング素子のオン状態への切替タイミングが適切なものからずれることを好適に抑制できる電源システムを提供することにある。以下、上記課題を解決するための手段、及びその作用効果について記載する。請求項1記載の発明は、スイッチング素子をオンオフ操作するコントローラを有してかつ、前記スイッチング素子のオンオフ操作によって入力電圧を所定に変換して出力する電力変換装置を複数備え、複数の前記電力変換装置が並列接続されてなる電源システムにおいて、前記コントローラは、複数の前記電力変換装置のそれぞれに備えられてかつ、自身が備えられる前記電力変換装置の前記スイッチング素子を操作対象とし、複数の前記コントローラのうち一部であってかつ少なくとも1つは、それ以外の前記コントローラに対して、自身に対応する前記スイッチング素子のオンオフ操作周期で基準信号を出力し、前記基準信号を出力するコントローラは、自身に対応する前記スイッチング素子のオン状態への切替タイミングを前記基準信号の出力タイミングと関係付けて設定し、複数の前記コントローラのうち前記基準信号を出力しないコントローラは、自身に対応する前記スイッチング素子のオン状態への切替タイミングを前記基準信号の入力タイミングと関係付けて設定し、前記基準信号を出力するコントローラは、該コントローラから前記基準信号を出力しないコントローラまで前記基準信号の伝達に要する遅延時間に基づき、自身に対応する前記切替タイミングと前記基準信号の出力タイミングとの時間間隔を設定する処理を行うことを特徴とする。複数のコントローラのうち基準信号を出力するコントローラ以下、マスタコントローラからそれ以外のコントローラ以下、スレーブコントローラまで基準信号の伝達に一定の遅延時間を要することがある。ここで、上記発明では、上記遅延時間に基づき、マスタコントローラにおいて自身に対応する上記オン状態への切替タイミングと基準信号の出力タイミングとの時間間隔を設定する処理を行う。こうした上記発明によれば、スレーブコントローラへの基準信号の入力タイミングがマスタコントローラの基準信号の出力タイミングから大きく遅れることで、スレーブコントローラに対応する上記オン状態への切替タイミングとマスタコントローラに対応する上記オン状態への切替タイミングとの時間間隔が当初想定したものから大きくずれることを抑制することができる。これにより、電源システムの出力特性が当初想定したものからずれることを抑制することができる。請求項2記載の発明は、請求項1記載の発明において、前記基準信号は、該基準信号を出力するコントローラに対応する前記切替タイミングと前記基準信号を出力しないコントローラに対応する前記切替タイミングとを一致させるためのものであり、前記基準信号を出力するコントローラは、前記設定する処理として、前記遅延時間が長いほど、自身に対応する前記切替タイミングに対して前記基準信号の出力タイミングを早める処理を行うことを特徴とする。上記発明では、電源システムの給電先の要求電流を複数の電力変換装置のそれぞれに均等に負担させるべく、マスタコントローラから出力される基準信号をマスタコントローラに対応する上記切替タイミングとスレーブコントローラに対応する上記切替タイミングとを一致させるために用いている。ここで、上記遅延時間によって複数のコントローラのそれぞれに対応する上記切替タイミング同士がずれると、先にオン状態へと切り替えられたスイッチング素子が備えられる電力変換装置の電流負担が大きくなり、電流負担が大きくなる電力変換装置の信頼性が低下するおそれがある。この点、上記発明では、マスタコントローラにおいて、上記遅延時間が長いほど、自身に対応する上記切替タイミングに対して基準信号の出力タイミングを早める処理を行う。このため、複数のコントローラのそれぞれに対応する上記切替タイミング同士がずれることを抑制することができ、上記遅延時間に起因して特定の電力変換装置の電流負担が大きくなることを抑制することができる。これにより、電源システムの信頼性の低下を好適に抑制することができる。請求項3記載の発明は、請求項1又は2記載の発明において、前記コントローラは、前記スイッチング素子を2値信号によってオンオフ操作し、複数の前記コントローラのうち少なくとも1つには、前記基準信号を出力するコントローラによって生成される前記2値信号の論理反転タイミングと、前記基準信号を出力しないコントローラによって生成される前記2値信号の論理反転タイミングとの時間差を検出する時間差検出手段が更に備えられ、前記基準信号を出力するコントローラは、前記時間差検出手段によって検出される時間差に基づき、前記時間間隔を可変設定する処理を更に行うことを特徴とする。マスタコントローラにおいて、自身に対応する上記切替タイミングと基準信号の出力タイミングとの時間間隔が適切なものからずれる事態が生じ得る。これは、例えば、電源システムの経年劣化に起因して上記遅延時間が変化したり、電源システムの個体差に起因して電源システム毎に遅延時間が相違したりすることによる。ここで、マスタコントローラによって生成される2値信号の論理反転タイミング及びスレーブコントローラによって生成される2値信号の論理反転タイミングの時間差は、電源システムの経年劣化によって変化し得る。また、上記時間差は、電源システム毎に相違し得る。こうした点に着目すると、上記時間差は、上記時間間隔を定める指標になると考えられる。この点に鑑み、上記発明では、時間差検出手段によって検出される上記時間差に基づき、上記時間間隔を可変設定する処理を行う。これにより、電源システムの経年劣化等が上記時間間隔に及ぼす影響を好適に抑制することができる。請求項4記載の発明は、請求項1~3のいずれか1項に記載の発明において、複数の前記コントローラのうち前記基準信号を出力しないコントローラは複数であり、前記基準信号を出力するコントローラは、前記設定する処理として、前記基準信号を出力するコントローラから該基準信号を出力しないコントローラのそれぞれまで該基準信号の伝達に要する前記遅延時間のうち最小値以外の遅延時間に基づき、前記時間間隔を設定する処理を行い、前記基準信号を出力するコントローラから該基準信号を出力しないコントローラのそれぞれまで該基準信号の伝達に要する前記遅延時間のうち前記設定する処理で用いられた遅延時間よりも短い遅延時間に対応する前記基準信号を出力しないコントローラには、前記基準信号の取得タイミングを遅延させる遅延手段が更に備えられることを特徴とする。マスタコントローラとスレーブコントローラのそれぞれとの間の上記遅延時間は互いに相違し得る。この場合、マスタコントローラにおいて上記時間間隔を設定する処理を行ったとしても、複数の電力変換装置のそれぞれに対応する上記切替タイミングが適切なものからずれる事態を適切に抑制することができないおそれがある。ここで、上記発明では、上記遅延手段を備えることで、スレーブコントローラにおいて、上記切替タイミングを定めるための基準となる基準信号の取得タイミングを遅延させる。これにより、マスタコントローラとスレーブコントローラのそれぞれとの間の上記遅延時間が互いに相違する場合であっても、この相違が上記切替タイミングのずれに及ぼす影響を好適に抑制することができる。請求項5記載の発明は、請求項4記載の発明において、前記コントローラは、前記スイッチング素子を2値信号によってオンオフ操作し、複数の前記コントローラのうち少なくとも1つには、前記基準信号を出力するコントローラによって生成される前記2値信号の論理反転タイミングと、前記基準信号を出力しないコントローラのそれぞれによって生成される前記2値信号の論理反転タイミングとの時間差のそれぞれを検出する手段が更に備えられ、前記遅延手段は、前記検出される時間差のそれぞれに基づき、前記基準信号の取得タイミングの遅延度合いを可変設定することを特徴とする。マスタコントローラによって生成される2値信号の論理反転タイミングと、スレーブコントローラのそれぞれによって生成される2値信号の論理反転タイミングとの時間差のそれぞれは、マスタコントローラの基準信号の出力タイミングと、スレーブコントローラのそれぞれの基準信号の入力タイミングとのずれ度合いを把握するための指標となる。この点に鑑み、上記発明では、遅延手段によって上記態様にて基準信号の取得タイミングの遅延度合いを可変設定する。これにより、電源システムの経年劣化等に起因して基準信号の取得タイミングの遅延度合いが適切なものからずれる事態の発生を抑制することなどができる。第1の実施形態以下、本発明にかかるデジタル制御方式の電源システムを車載主機として回転機及びエンジンを備えるハイブリッド車両に適用した第1の実施形態について、図面を参照しつつ説明する。図1に、本実施形態にかかる電源システムの全体構成を示す。図示される高圧バッテリ10は、車載高圧システム側の車載負荷の電力供給源であり、例えば数百V以上の所定の高電圧を有する蓄電池である。なお、上記車載負荷としては、例えば、車載主機としての図示しない回転機がある。また、高圧バッテリ10としては、例えば、リチウムイオン蓄電池や、ニッケル水素蓄電池を採用することができる。高圧バッテリ10は、複数3つ並列接続されたDCDCコンバータ12a,12b,12cに接続可能とされている。これらDCDCコンバータ12a,12b,12cのそれぞれの出力側は、車載低圧システム側の車載負荷13に接続されている。本実施形態では、車載負荷13として、低圧バッテリや、エンジン駆動用のアクチュエータ燃料噴射弁等を想定している。なお、低圧バッテリは、所定の低電圧例えば12Vを出力する蓄電池例えば鉛蓄電池である。ちなみに、本実施形態では、以降、これらDCDCコンバータ12a,12b,12cのうち12aをマスタDCDCと称し、12bを第1のスレーブDCDCと称し、12cを第2のスレーブDCDCと称すこととする。また、本実施形態において、マスタDCDC12a、第1のスレーブDCDC12b及び第2のスレーブDCDC12cの構造や性能は同一である。このため、本実施形態では、以降、マスタDCDC12aを中心にDCDCコンバータの詳細を説明し、第2のスレーブDCDC12cの内部の詳細な図示を省略している。さらに、第1のスレーブDCDC12b及び第2のスレーブDCDC12cについては、基本的には、マスタDCDC12aに付された符号に準じた符号を付してある。マスタDCDC12aは、電力変換回路14a及びコントローラ以下、マスタコントローラ16aを備えて構成されるデジタル制御方式の電力変換装置である。詳しくは、マスタDCDC12aは、これら部品が回路基板例えば単一の回路基板上に実装されてかつ上記回路基板が筐体ケースに収容されてなり、高圧バッテリ10の電圧を降圧して出力する絶縁型コンバータである。上記電力変換回路14aは、一対のスイッチング素子Sp1,Sn1の直列接続体及び一対のスイッチング素子Sp2,Sn2の直列接続体の並列接続体フルブリッジ回路と、トランス18とを備えて構成されている。ここで、本実施形態では、上記スイッチング素子Sjkj=p,n、k=1,2として、NチャネルMOSトランジスタを想定している。高電位側のスイッチング素子Sp1,Sp2の入力端子ドレインは、高圧バッテリ10の正極側に接続され、低電位側のスイッチング素子Sn1,Sn2の出力端子ソースは、高圧バッテリ10の負極側に接続されている。なお、スイッチング素子Sjkのドレイン-ソース間のそれぞれには、スイッチング素子Sjkの図示しない寄生ダイオード又はフリーホイールダイオードが接続されている。一対のスイッチング素子Sp1,Sn1の接続点、及び一対のスイッチング素子Sp2,Sn2の接続点のそれぞれには、トランス18の1次側コイル18tの両端のそれぞれが接続されている。トランス18の2次側コイル18sの両端のそれぞれは、ダイオードRD1,RD2のアノード側に接続され、これらダイオードRD1,RD2のカソード側は短絡されている。そして、ダイオードRD1,RD2は、リアクトル20t及びコンデンサ20sからなる平滑回路20LCフィルタに接続されている。上記高圧バッテリ10やマスタDCDC12aの1次側は、高圧システムを構成し、マスタDCDC12aの上記ケースに接続されたグランドラインGLから絶縁されている。これに対し、マスタDCDC12aの2次側は、グランドラインGLを基準電位として動作する低圧システムを構成する。このため、本実施形態では、トランス18の2次側コイル18sの中点タップmtがグランドラインGLに接続されている。こうした構成によれば、ダイオードRD1,RD2は、高電位側のスイッチング素子Sp1及び低電位側のスイッチング素子Sn2がオン状態とされるか、高電位側のスイッチング素子Sp2及び低電位側のスイッチング素子Sn1がオン状態とされるかに応じて、2次側コイル18sの両端の電圧の1/2の電圧を交互に出力することとなる。なお、中点タップmtとは、トランス18の2次側コイル18sの中央に接続された端子のことである。マスタDCDC12aの1次側には、上記フルブリッジ回路の入力電圧を検出する入力側電圧センサ22が備えられている。また、マスタDCDC12aの2次側には、マスタDCDC12aの出力電圧平滑回路20からの出力電圧を検出する出力側電圧センサ26が備えられている。上記マスタコントローラ16aは、カウンタ部30a、PWM比較値生成器32a、PWM信号生成器34a、同期パルス生成器36a及び同期パルス比較値生成器38aを備えて構成され、車載負荷13に電力を供給すべく、ドライバ回路27を介してスイッチング素子Sjkをオンオフ操作するための操作信号gjkを生成するデジタル処理手段である。詳しくは、カウンタ部30aは、所定周期で入力されるクロックマスタクロックに同期してカウンタ値をカウントアップする。また、カウンタ部30aは、自身のカウンタ値がその上限値に到達する場合に自身のカウンタ値をリセットする。すなわち、上記カウンタ値は、デジタル処理によって生成されたのこぎり波状の信号キャリアとなる。PWM比較値生成器32aは、入力側電圧センサ22や出力側電圧センサ26の検出値に基づき、PWM比較値を設定する。PWM比較値は、基本的には、マスタDCDC12aの出力電圧を目標電圧にフィードバック制御するための操作量として設定され、具体的には例えば、出力電圧及び目標電圧の偏差に基づく比例積分制御PI制御によって設定すればよい。ここでは、PWM比較値が大きく設定されるほど、規定時間Tαに対するスイッチング素子のオン時間Tonの比率Ton/TαであるDutyが大きくされる。なお、PWM比較値は、カウンタ値の下限値及び上限値の範囲内の値とされる。ちなみに、高圧システムと、低圧システムとは、図示しない絶縁素子例えばフォトカプラによって絶縁されているため、入力側電圧センサ22の検出値は、上記絶縁素子を介してPWM比較値生成器32aに入力される。また、アナログ信号としての上記検出値は、図示しないADコンバータによってデジタル信号に変換された後、PWM比較値の算出に用いられる。PWM信号生成器34aは、カウンタ部30aから出力されるカウンタ値と、PWM比較値生成器32aから出力されるPWM比較値との大小比較に基づき、操作信号gjkとしてのPWM信号2値信号を生成する。詳しくは、カウンタ値がPWM比較値よりも小さい場合に論理HのPWM信号を生成し、カウンタ値がPWM比較値以上となる場合に論理LのPWM信号を生成する。ここで、本実施形態では、マスタDCDC12a、第1のスレーブDCDC12b及び第2のスレーブDCDC12cのそれぞれでスイッチング素子Sjkのオンタイミングが同期されるように、これらDCDCコンバータ12a~12cのそれぞれにおいてPWM信号を生成する。これは、車載負荷13の要求電流をこれらDCDCコンバータ12a~12cのそれぞれに均等に負担させるためである。なお、生成されたPWM信号gjkは、PWM出力端子40a及びドライバ回路27を介してスイッチング素子Sjkの開閉制御端子ゲートに伝達され、これにより、スイッチング素子Sjkがオンオフ操作される。また、カウンタ部30aによって所定周期でカウンタ値のリセットがなされることから、カウンタ値がリセットされる時間間隔リセット周期がスイッチング素子のスイッチング周期となる。また、本実施形態では、上述したように、一対のスイッチング素子Sp1,Sn2と、一対のスイッチング素子Sp2,Sn1とが基本的には交互にオンオフするようにこれらスイッチング素子Sjkのそれぞれに対するPWM信号が生成される。この生成手法について、マスタコントローラ16aを例に説明すると、具体的には例えば、カウンタ値及びPWM比較値の大小比較によってスイッチング素子Sp1に対するPWM信号を生成し、生成されたスイッチング素子Sp1に対するPWM信号に論理反転処理及びデットタイム生成処理を施すことによってスイッチング素子Sn1に対するPWM信号を生成する。そして、生成されたスイッチング素子Sp1,Sn1に対するPWM信号に論理反転タイミングの位相シフト処理を施すことによってスイッチング素子Sp2,Sn2に対するPWM信号を生成する。ちなみに、PWM信号を生成する手法としては、上述した手法に限らず、例えば以下の手法であってもよい。まず、カウンタ値及びPWM比較値の大小比較によってスイッチング素子Sp2に対するPWM信号を生成し、生成されたスイッチング素子Sp2に対するPWM信号に論理反転処理及びデットタイム生成処理を施すことによってスイッチング素子Sn2に対するPWM信号を生成する。そして、生成されたスイッチング素子Sp2,Sn2に対するPWM信号に論理反転タイミングの位相シフト処理を施すことによってスイッチング素子Sp1,Sn1に対するPWM信号を生成する。さらに、PWM信号を生成する手法としては、例えば以下の手法であってもよい。まず、カウンタ値及びPWM比較値の大小比較によって、スイッチング素子Sp1及びスイッチング素子Sp2のそれぞれに対するPWM信号を各別に生成する。次に、各別に生成されたスイッチング素子Sp1及びスイッチング素子Sp2のそれぞれに対するPWM信号に論理反転処理及びデットタイム生成処理を施すことにより、スイッチング素子Sn1及びスイッチング素子Sn2のそれぞれに対するPWM信号を生成する。マスタコントローラ16aは、さらに、PWM信号の生成に関して基準となるタイミングを第1のスレーブコントローラ16b及び第2のスレーブコントローラ16cに知得させるべく、同期パルス出力端子42aから自身のカウンタ値のリセット周期で基準信号としての同期パルスを出力する。詳しくは、カウンタ部30aから出力されるカウンタ値と、同期パルス比較値生成器38aから出力される同期パルス比較値との大小比較に基づき同期パルスを生成して出力する。より詳しくは、カウンタ値が同期パルス比較値と一致するタイミングで同期パルスを生成して出力する。なお、同期パルス比較値は、カウンタ値の下限値及び上限値の範囲内の値とされる。同期パルス出力端子42aから出力された同期パルスは、第1のスレーブコントローラ16bの同期パルス入力ピン44bを介して第1のスレーブコントローラ16bのカウンタ部30bに入力されるとともに、第2のスレーブコントローラ16cの同期パルス入力ピン図示せずを介して第2のスレーブコントローラ16cのカウンタ部図示せずに入力される。第1のスレーブコントローラ16b及び第2のスレーブコントローラのカウンタ部のそれぞれは、自身に同期パルスが入力されるタイミングで自身のカウンタ値をリセットする。ちなみに、上述したように、マスタDCDC12a、第1のスレーブDCDC12b及び第2のスレーブDCDC12cは同一構造であるものの、マスタコントローラ16aについては、同期パルスの入力機能が不要である。このため、本実施形態では、マスタコントローラ16aの同期パルス入力端子44aは使用されていない。また、これらスレーブコントローラ16b,16cから同期パルスが出力されないことから、スレーブコントローラ16b,16cの同期パルス出力端子は使用されていない。次に、本実施形態にかかる出力タイミング進角処理について説明する。この処理は、マスタコントローラ16aにおけるカウンタ値のリセットタイミングに対して同期パルスの出力タイミングを早める処理である。以下、出力タイミング進角処理を採用する理由、及びこの処理の詳細について説明する。マスタコントローラ16aの同期パルス生成器36aから同期パルスが出力されてから同期パルスが第1,第2のスレーブコントローラ16b,16cのカウンタ部に入力されるまでには、一定の遅延時間が生じ得る。これは、図2に示すように、ロジック遅延、素子遅延、信号線遅延等の種々の遅延要因によって発生する。詳しくは、ロジック遅延は、各コントローラにおいて実行される所定の処理に一定の時間を要すること等に起因する遅延である。また、素子遅延は、各コントローラ内の信号経路となる種々の素子に起因する遅延である。さらに、伝播遅延は、各コントローラ間を接続する信号経路に起因する遅延である。以降、本実施形態では、これら遅延を合わせて複合遅延と称すこととする。なお、同期パルスに限らず、各コントローラ各DCDCコンバータのそれぞれで生成されたPWM信号についての遅延も生じ得る。PWM信号の遅延について、マスタDCDC12aを例に説明すると、PWM信号生成器34aから出力されたPWM信号がドライバ回路27内を伝達されることに起因する遅延ドライバ遅延、及びドライバ回路27から出力されるPWM信号がスイッチング素子のゲートに伝達されてからスイッチング素子が実際にオン状態とされるまでに一定の時間を要することに起因する遅延スイッチング素子遅延などがある。上記複合遅延が生じると、例えば、マスタコントローラ16aにおいて同期パルスの出力タイミングとリセットタイミングとを同期させる制御ロジックを採用する場合、図3に示すように、マスタコントローラ16aにおける各カウンタ値のリセットタイミングと、第1のスレーブコントローラ16b及び第2のスレーブコントローラ16cのそれぞれの各カウンタ値のリセットタイミングとがずれることとなる。詳しくは、図3a-1に、マスタコントローラ16aのカウンタ部30aのカウンタ値の推移を示し、図3b-1に、マスタコントローラ16aのPWM信号生成器34aから出力されるPWM信号の推移を示し、図3c-1に、マスタコントローラ16aの同期パルス生成器36aから出力される同期パルスの推移を示す。また、図3a-2に、第1のスレーブコントローラ16bのカウンタ部30bのカウンタ値の推移を示し、図3b-2に、第1のスレーブコントローラ16bのPWM信号生成器34bから出力されるPWM信号の推移を示し、図3c-2に、第1のスレーブコントローラ16bのカウンタ部30bに入力される同期パルスの推移を示す。ちなみに、図3では、第2のスレーブコントローラ16cの動作様態については省略している。また、図3では、各コントローラで生成される4つのスイッチング素子Sjkに対するPWM信号gjkのうち1つのみについて示している。図示される例では、マスタコントローラ16aのカウンタ値のリセットタイミングである時刻t1において、同期パルスが出力される。この同期パルスは、複合遅延に起因した遅延時間を伴って時刻t2において第1のスレーブコントローラ16bのカウンタ部30bに入力される。同期パルスの伝達遅延が生じる場合、マスタコントローラ16aのカウンタ値のリセットタイミングと第1のスレーブコントローラ16bのカウンタ値のリセットタイミングとを同期させることを意図しても、これを実現することができず、マスタDCDC12a及び第1のスレーブDCDC12bのそれぞれに対応するスイッチング素子のオン切替タイミング同士がずれることとなる。この場合、先にオン状態に切り替えられたスイッチング素子に対応するDCDCコンバータの電流負担が大きくなることから、電源システムに備えられるDCDCコンバータ12a,12b,12cのうち特定のDCDCコンバータの電流負担が大きくなるおそれがある。そしてこの場合、電源システムの信頼性が低下するおそれがある。こうした問題を解決すべく、本実施形態では、マスタコントローラ16aにおいて上記出力タイミング進角処理を行う。ここでは、マスタコントローラ16aにおけるリセットタイミングに対して同期パルスの出力タイミングを早める度合いを上記遅延時間が長いほど大きくする。これは、同期パルス比較値生成器38aによって生成される同期パルス比較値の設定によって実現できる。すなわち、同期パルス比較値は、上記遅延時間が長いほど小さく設定される。図4に、本実施形態にかかる出力タイミング進角処理の一例を示す。詳しくは、図4a―1~図4c-2のそれぞれは、図3a―1~図3c-2のそれぞれに対応している。図示される例では、マスタコントローラ16aにおいて、複合遅延に起因する遅延時間だけ同期パルスの出力タイミング時刻t1をリセットタイミング時刻t2に対して早めている。このため、マスタコントローラ16aにおけるカウンタ値のリセットタイミングと、第1のスレーブコントローラ16bにおけるカウンタ値のリセットタイミングとの時間差を意図したものとするこれらリセットタイミングを同期させることができる。これにより、マスタコントローラ16a、第1のスレーブコントローラ16b及び第2のスレーブコントローラ16cのそれぞれに対応するスイッチング素子のオン切替タイミング同士のずれを抑制することができ、ひいてはこれらDCDCコンバータの電流負担を均等化することができる。なお、本実施形態では、上記同期パルス比較値を、予め設定された固定値としている。ここで、同期パルス比較値の設定手法について説明すると、例えば以下の手法を採用することができる。まず、電源システムの製造工程の出荷検査において、電源システムとは別の外部装置によって、マスタコントローラ16aのPWM出力端子40aから出力されるPWM信号の論理反転タイミングと、第1のスレーブコントローラ16b及び第2のスレーブコントローラ16cのそれぞれのPWM出力端子から出力されるPWM信号の論理反転タイミングとの時間差のそれぞれを検出する。そして、検出されたこれら時間差に基づき同期パルス比較値を定める。ここでは、検出されたこれら時間差同士が略同一の場合、検出されたこれら時間差のうちのいずれかを選択し、選択された時間差だけ同期パルスの出力タイミングをマスタコントローラ16aのリセットタイミングに対して早めることのできる同期パルス比較値を定めればよい。一方、検出されたこれら時間差同士が大きく相違する場合、これら時間差のうちの最大値最小値、又はこれら時間差の平均値だけ同期パルスの出力タイミングをリセットタイミングに対して早めることのできる同期パルス比較値を定めればよい。このように、本実施形態では、マスタコントローラ16aにおいて自身のカウンタ値のリセットタイミングに対して同期パルスの出力タイミングを早める出力タイミング進角処理を行った。これにより、電源システムに備えられる各DCDCコンバータの出力電圧の調節精度の低下を抑制することができ、ひいては電源システムの信頼性の低下を好適に回避することができる。第2の実施形態以下、第2の実施形態について、先の第1の実施形態との相違点を中心に図面を参照しつつ説明する。図5に、本実施形態にかかる電源システムの構成を示す。なお、図5において、先の図1に示した部材等と同一の部材等については、便宜上同一の符号を示している。また、図5では、各DCDCコンバータについては、主にコントローラ部分のみを示している。図示されるように、マスタコントローラ16a,第1のスレーブコントローラ16b,第2のスレーブコントローラ16cには、さらに、パルス計測部46a,46b,46cと、通信部48a,48b,48cとが備えられている。第1のスレーブコントローラ16bのパルス計測部46bには、自身に対応するPWM出力端子40bから出力されるPWM信号と、マスタコントローラ16aのPWM出力端子40aから出力されるPWM信号とが入力される。また、第2のスレーブコントローラ16cのパルス計測部46cには、自身に対応するPWM出力端子40cから出力されるPWM信号と、マスタコントローラ16aのPWM出力端子40aから出力されるPWM信号とが入力される。通信部48a,48b,48cのそれぞれは、内部バス50を介して自身に対応するパルス計測部の出力信号を他の通信部に伝達する機能を有する。次に、本実施形態にかかる比較値設定処理について説明する。この処理では、まず、マスタコントローラ16aから出力される4つのPWM信号と、第1のスレーブコントローラ16b第2のスレーブコントローラ16cから出力される4つのPWM信号とのうち対となるPWM信号について、マスタコントローラ16aから出力されるPWM信号の論理反転タイミングと、第1のスレーブコントローラ16b第2のスレーブコントローラ16cから出力されるPWM信号の論理反転タイミングとの時間差をパルス計測部46b46cにて計測する。そして、計測される時間差に基づき、マスタコントローラ16aにおけるリセットタイミングに対して同期パルスの出力タイミングを早める度合いを更新すべく同期パルス比較値を可変設定する。図6に、本実施形態にかかる比較値設定処理の処理内容を示す。詳しくは、図6に、マスタコントローラ16a及び第1のスレーブコントローラ16bのそれぞれにおける上記処理内容を示す。なお、比較値設定処理に関して、第1のスレーブコントローラ16b及び第2のスレーブコントローラ16cのそれぞれの処理内容が同一であることから、図6では、第2のスレーブコントローラ16cについての図示を省略している。また、本実施形態では、電源システムの起動時電源システムを動作可能とするための処理が実行される期間において比較値設定処理が実行される。まず、S10に示すように、マスタコントローラ16a及び第1のスレーブコントローラ16bのそれぞれからPWM信号が出力される。なお、本実施形態では、各コントローラにおいて、特定1つのスイッチング素子に対するPWM信号を出力させることとする。続いて、S12に示すように、第1のスレーブコントローラ16bのパルス計測部46bにおいて、自身に対応するPWM出力端子40bから出力されるPWM信号の論理がLからHに反転するタイミングと、マスタコントローラ16aのPWM出力端子40bから出力されるPWM信号の論理がLからHに反転するタイミングとの時間差ΔTを計測する。続いて、S14に示すように、第1のスレーブコントローラ16bのパルス計測部46bにおいて計測された時間差ΔTを通信部48b、内部バス50及び通信部48aを介してマスタコントローラ16aの同期パルス比較値生成器38aに送信する。続いて、S16に示すように、同期パルス比較値生成器38aにおいて、受信された時間差ΔTに基づき同期パルス比較値を設定する。詳しくは、受信された時間差ΔTが長いほど同期パルスの出力タイミングをマスタコントローラ16aのリセットタイミングよりも早めることが要求されることから、上記時間差ΔTが長いほど同期パルス比較値を小さく設定すればよい。なお、マスタコントローラ16aのPWM出力端子40aから第1のスレーブコントローラ16bのパルス計測部46bまでの信号経路に起因する伝播遅延の影響が非常に小さいなら、同期パルスの出力タイミングを上記時間差ΔTだけマスタコントローラ16aのリセットタイミングよりも早めることのできる同期パルス比較値を設定してもよい。このように、本実施形態では、上記比較値設定処理を行った。複合遅延に起因する遅延時間は、電源システムの個体差によって電源システム毎に相違し得る。このため、上記処理によれば、電源システムの個体差を反映した適切な同期パルス比較値を定めることができる。また、こうした処理によれば、電源システムの出荷後、このシステムの最初の起動時に比較値設定処理を行うことを条件として、電源システムの製造工程における同期パルス比較値の適合に関する工程を廃止することなども期待できる。なお、この場合、同期パルス比較値のデフォルト値は、例えば、上記比較値が取りうる範囲の中央値予め実験等で定めた値とすればよい。さらに、上記遅延時間は、電源システムの経年劣化等によって変化し得る。このため、比較値設定処理によれば、上記遅延時間の変化によって、マスタコントローラ16a、第1のスレーブコントローラ16b及び第2のスレーブコントローラ16c同士のリセットタイミングが大きくずれることを好適に回避することができる。第3の実施形態以下、第3の実施形態について、先の第2の実施形態との相違点を中心に図面を参照しつつ説明する。本実施形態では、図7に示すように、第1のスレーブコントローラ16b,第2のスレーブコントローラ16cに第1の遅延調節部52b,第2の遅延調節部52cが更に備えられている。そして、これら遅延調節部52b,52cによって遅延時間調節処理を行う。この処理は、第1,第2のスレーブコントローラ16b,16cにおけるカウンタ部への同期パルスの入力タイミングを遅延させるための処理であり、マスタコントローラ16a、第1のスレーブコントローラ16b及び第2のスレーブコントローラ16c同士におけるリセットタイミングのずれを除去するための処理である。つまり、これらコントローラ16a,16b,16c同士で上記遅延時間が互いに相違し得る。この場合、例えば上記出力タイミング進角処理を行うことでマスタコントローラ16a及び第1のスレーブコントローラ16b同士のリセットタイミングのずれを抑制することができたとしても、マスタコントローラ16a及び第2のスレーブコントローラ16c同士のリセットタイミングのずれを適切に抑制できないおそれがある。図8に、本実施形態にかかる遅延時間調節処理及び比較値設定処理の処理内容を示す。なお、図8において、先の図6の処理内容と同一の処理内容については、便宜上同一の符号を示している。また、本実施形態では、上記第2の実施形態と同様に、電源システムの起動時において比較値設定処理とともに上記遅延時間調節処理が実行される。まず、S10aに示すように、マスタコントローラ16a、第1のスレーブコントローラ16b及び第2のスレーブコントローラ16cのそれぞれからPWM信号を出力させる。なお、本実施形態では、先の図6のS10の処理内容と同様に、各コントローラにおいて、特定1つのスイッチング素子に対するPWM信号を出力させることとする。続いて、S12に示すように、第1のスレーブコントローラ16bのパルス計測部46bにおいて、自身に対応するPWM出力端子40bから出力されるPWM信号の論理がLからHに反転するタイミングと、マスタコントローラ16aのPWM出力端子40bから出力されるPWM信号の論理がLからHに反転するタイミングとの時間差第1の時間差ΔT1を計測する。また、S18に示すように、第2のスレーブコントローラ16cのパルス計測部46cにおいて、自身に対応するPWM出力端子40cから出力されるPWM信号の論理がLからHに反転するタイミングと、マスタコントローラ16aのPWM出力端子40bから出力されるPWM信号の論理がLからHに反転するタイミングとの時間差第2の時間差ΔT2を計測する。続いて、S14に示すように、第1のスレーブコントローラ16bのパルス計測部46bにおいて計測された第1の時間差ΔT1を通信部48b、内部バス50及び通信部48aを介してマスタコントローラ16aの同期パルス比較値生成器38aに送信する。また、S20に示すように、第2のスレーブコントローラ16cのパルス計測部46cにおいて計測された第2の時間差ΔT2を通信部48c、内部バス50及び通信部48aを介して同期パルス比較値生成器38aに送信する。続いて、S16に示すように、同期パルス比較値生成器38aにおいて、受信された第1の時間差ΔT1及び第2の時間差ΔT2に基づき同期パルス比較値を設定する。本実施形態では、検出された上記時間差のうち最大値だけマスタコントローラ16aのリセットタイミングに対して同期パルスの出力タイミングを早めるような同期パルス比較値を設定する。例えば、第2の時間差ΔT260nsecが上記最大値となる場合、マスタコントローラ16aのリセットタイミングに対して同期パルスの出力タイミングを第2の時間差ΔT2だけ早めるような同期パルス比較値を設定する。続いて、S22で示すように、出力タイミング進角処理によって早められた時間から第1の時間差ΔT1を減算した時間として、第1の遅延調節時間を設定する。詳しくは、例えば、第1の時間差ΔT1=40nsecとし、第2の時間差ΔT2=60nsecとすると、第1の遅延調節時間として20nsecを設定する。そして、設定された第1の遅延調節時間を第1の遅延調節部52bに送信する。これにより、S24に示すように、第1の遅延調節部52bにおいて遅延時間調節処理が行われる。一方、S26で示すように、出力タイミング進角処理によって早められた時間から第2の時間差ΔT2を減算した時間として、第2の遅延調節時間0nsecを設定する。そして、第2の遅延調節部52cに送信する。これにより、S28に示すように、第2の遅延調節部52cにおいて遅延時間調節処理が行われる。なお、本実施形態では、第2の遅延調節時間が0のため、遅延時間調節処理によって同期パルスの入力タイミングが遅延されない。このように、本実施形態では比較値設定処理とともに遅延時間調節処理を行うことで、マスタコントローラ16a、第1のスレーブコントローラ16b及び第2のスレーブコントローラ16c同士で上記遅延時間が互いに相違する場合であっても、これらコントローラ16a,16b,16c同士のリセットタイミングのずれを適切に除去することができる。その他の実施形態なお、上記各実施形態は、以下のように変更して実施してもよい。上記各実施形態では、電源システムに備えられる複数のDCDCコンバータのうち1つをマスタDCDCとしたがこれに限らない。例えば、並列接続される複数のDCDCコンバータが4つ以上備えられる場合、複数のDCDCコンバータのうち一部であってかつ複数をマスタDCDCとしてもよい。ここで、マスタDCDCが2つ備えられる電源システムについて説明すると、例えば、電源システムに備えられる複数のDCDCコンバータを、一対のマスタDCDCのそれぞれ含む第1のグループ及び第2のグループに分け、各グループのマスタDCDCが自身のグループのスレーブDCDCに対して基準信号同期パルスを出力することで、電源システムを動作させてもよい。上記各実施形態では、カウンタ部として、カウンタ値がカウントアップされるアップカウンタを用いたがこれに限らず、カウンタ値がカウントダウンされるダウンカウンタを用いてもよい。この場合、例えば、マスタコントローラ16aが備えるカウンタ部30aは、自身のカウンタ値がその下限値0に到達する場合に自身のカウンタ値をリセットすることとなる。逐次カウントされる自身のカウンタ値と関係づけられた操作信号の生成態様としては、カウンタ値とPWM比較値との大小比較に基づく手法に限らない。例えば、カウンタ値と関係付けられたPWM信号のパルスパターンが記憶される記憶手段例えば不揮発性メモリをコントローラに備え、上記パルスパターンに基づきPWM信号を生成する手法を採用してもよい。上記各実施形態では、PWM信号の生成に用いるカウンタ値キャリアとして、のこぎり波状の信号を用いたがこれに限らず、例えば、三角波状の信号を用いてもよい。電源システムに備えられるDCDCコンバータとしては、構造や性能が全て同一のものに限らず、DCDCコンバータのそれぞれで構造や性能が互いに相違するものであってもよい。この場合、マスタコントローラ及びスレーブコントローラの構成等も相違することとなり、マスタコントローラと、複数のスレーブコントローラのそれぞれとの間において、遅延時間が相違しやすくなると考えられる。このため、こうした電源システムに対する出力タイミング進角処理や遅延時間調節処理の適用のメリットが大きいと考えられる。同期パルス比較値を定める手法としては、上記第1の実施形態に例示したものに限らない。例えば、上記外部装置によって、マスタコントローラ16aの同期パルス生成器36a又は同期パルス出力端子42aからの同期パルスの出力タイミングと、第1のスレーブコントローラ16b及び第2のスレーブコントローラ16cのそれぞれの同期パルス入力端子又はカウンタ部への同期パルスの入力タイミングとの時間差を検出し、検出された時間差に基づき同期パルス比較値を定めてもよい。同期パルス比較値を更新する手法としては、上記第2の実施形態に例示したものに限らない。例えば、電源システムの起動毎にマスタコントローラ16a及び第1のスレーブコントローラ16b同士に関する上記時間差を計測してかつ計測された時間差を記憶手段不揮発性メモリに記憶しておき、記憶された上記時間差の変化量例えば、前回の上記時間差と今回の上記時間差との変化量に基づき、同期パルス比較値を更新してもよい。具体的には、例えば、上記時間差の変化量によって同期パルス比較値を増減補正することで同期パルス比較値を更新してもよい。この手法は、上記時間差の変化と、電源システムの経年劣化等に起因した同期パルスの出力タイミングを早める度合いの変化とが相関を有すると考えられることによるものである。こうした手法は、例えば、マスタコントローラ16aのPWM出力端子40aから第1のスレーブコントローラ16bのパルス計測部46bまでの信号経路における伝播遅延に起因する信号の遅延時間が大きく、上記計測された時間差だけ同期パルスの出力タイミングを早める手法によっては各コントローラ間のリセットタイミング同士のずれを適切に調節できない場合に有効であると考えられる。上記第2の実施形態では、第1,第2のスレーブコントローラ16b,16cのパルス計測部においてPWM信号の論理反転タイミングの時間差を計測したがこれに限らず、マスタコントローラ16aのパルス計測部46aにおいて計測してもよい。上記第2,第3の実施形態の各DCDCコンバータにおいて、ドライバ回路27からスイッチング素子Sjkのゲートまでの電気経路の電圧を検出するセンサ等、高圧システム側にセンサを備え、高圧システム側のセンサの検出値を用いて比較値設定処理や遅延時間調節処理を行ってもよい。具体的には、例えば、スイッチング素子のゲート電圧を検出するセンサを備え、第1のスレーブコントローラ16bにおいて、マスタコントローラ16aのPWM出力端子40aから出力されるPWM信号の論理がLからHに反転するタイミングと、マスタDCDC12aのスイッチング素子のゲート電圧がオン状態を規定する閾値電圧を超えるタイミングとの時間間隔を計測する。また、第1のスレーブコントローラ16bにおいて、このコントローラ16bのPWM出力端子40bから出力されるPWM信号の論理がLからHに反転するタイミングと、第1のスレーブDCDC12bのスイッチング素子のゲート電圧が上記閾値電圧を超えるタイミングとの時間間隔を計測する。そして、第1のスレーブコントローラ16bに対応する上記時間間隔からマスタコントローラ16aに対応する上記時間間隔を減算した値が0よりも大きいほど、マスタコントローラ16aにおけるカウンタ値のリセットタイミングに対して同期パルスの出力タイミングを早めればよい。これにより、ドライバ遅延やスイッチング素子遅延がスイッチング素子のオン切替タイミングのずれに及ぼす影響を抑制できると考えられる。上記第2の実施形態において、比較値設定処理が実行される状況としては、電源システムの起動時に限らず、例えば、電源システムの通常動作中であってもよい。この場合、上記遅延時間の検出精度を高める観点から、電源システムの動作状態が過渡状態となる場合に比較値設定処理を中断することが望ましい。出力タイミング進角処理としては、上記第3の実施形態に例示したものに限らない。例えば、マスタコントローラから複数のスレーブコントローラのそれぞれまで同期パルスが伝達されるのに要する遅延時間のうち最小値及び最大値以外の遅延時間を選択し、選択された遅延時間だけマスタコントローラのリセットタイミングに対して同期パルスの出力タイミングを早める処理を行ってもよい。この場合であっても、各DCDCコンバータのそれぞれに対応するスイッチング素子のオン切替タイミングのうち一部について同期させることはできる。なお、この場合、出力タイミング進角処理によって早められた遅延時間よりも短い遅延時間に対応するコントローラでは、遅延時間調節処理は不要となる。マスタコントローラ16aからの同期パルスの出力タイミングとしては、カウンタ値のリセットタイミングに限らない。例えば、カウンタ値が上限値よりも所定値小さい値になるタイミングで同期パルスを出力させてもよい。上記各実施形態では、複数のDCDCコンバータのそれぞれのスイッチング素子のオン切替タイミング同士を同期させる構成としたがこれに限らない。例えば、これらDCDCコンバータのそれぞれのスイッチング素子のオン切替タイミングを互いに相違させる構成としてもよい。具体的には、例えば、特開2009-100515号公報の図4に示されるように、スイッチング周期をDCDCコンバータの数で除算した値を規定時間とし、複数のDCDCコンバータのそれぞれのスイッチング素子のオン切替タイミングが互いに上記規定時間ずれるようにしてもよい。この場合、上記遅延時間に起因して、これらDCDCコンバータのそれぞれの出力電圧挙動が当初想定したものからずれることにより、電源システムの出力電圧のリプル変動が大きくなるおそれがある。このため、こうした電源システムに対しても、本願発明の適用が有効であると考えられる。本願発明が適用されるDCDCコンバータとしては、デジタル制御方式のものに限らず、アナログ制御方式のものであってもよい。この場合であっても、スレーブコントローラにおいて、マスタコントローラから出力される基準信号の入力タイミングと関係付けてスイッチング素子のオン切替タイミングを定める回路構成を採用するならば、上記遅延時間に起因して、これらDCDCコンバータのそれぞれに対応する上記オン切替タイミング同士がずれるおそれがある。このため、アナログ制御方式のDCDCコンバータを備える電源システムに対しても、本願発明の適用が有効であると考えられる。電力変換装置としては、降圧コンバータに限らず、昇圧コンバータであってもよい。また、電力変換装置としては、絶縁型のものではなく、例えば特開2009-100515号公報の図1に示されるように、非絶縁型のものであってもよい。電力変換装置の備えるスイッチング素子としては、上記各実施形態に例示したものに限らず、例えば、バイポーラトランジスタやIGBT等であってもよい。本願発明が適用される車両としては、ハイブリッド車両に限らず、例えば、車載主機として回転機のみを備える電気自動車であってもよい。また、本願発明の適用対象としては、車両に限らない。"