"出力段からの帰還電圧と基準電圧との差電圧を増幅して出力する誤差増幅器と、前記誤差増幅器の出力に接続された位相補償容量と、前記誤差増幅器の出力電圧によって前記出力段のスイッチング素子を駆動する出力信号のパルス幅が変化するPWM信号生成回路を具備したDC-DCコンバータの制御方法であって、前記PWM信号生成回路の出力信号のパルス幅に非ゼロの最小値を設定し、前記出力信号の前記パルス幅が前記非ゼロの最小値で動作している場合は、前記位相補償容量に電流を供給することを特徴とするDC-DCコンバータの制御方法。出力段からの帰還電圧と基準電圧との差電圧を増幅して出力する誤差増幅器と、前記誤差増幅器の出力側に接続された位相補償容量と、前記誤差増幅器の出力電圧によって前記出力段のスイッチング素子に対する出力信号のパルス幅を変化させるパルス幅変調PWMを行うPWM信号生成回路と、を含み、前記PWM信号生成回路は、前記スイッチング素子に対する前記出力信号の前記パルス幅に非ゼロの最小値を設定する最小パルス幅設定回路と、前記出力信号の前記パルス幅が前記非ゼロの最小値で動作している場合は前記位相補償容量に電流を供給する最小パルス幅検出回路と、を具備したことを特徴とするDC-DCコンバータの制御回路。前記DC-DCコンバータの制御回路は、前記誤差増幅器の出力に基づき最小パルス幅がゼロのパルス幅変調原信号Vpwmを生成するPWM変換器を有し、前記最小パルス幅設定回路は、前記パルス幅変調原信号に前記非ゼロの最小値を設定することにより前記スイッチング素子に対する前記出力信号を生成し、前記最小パルス幅検出回路は、前記パルス幅変調原信号のパルス出力が終了しても前記スイッチング素子に対する前記出力信号のパルス出力が終了していないと、前記スイッチング素子に対する前記出力信号のパルス出力が終了するまで前記位相補償容量に電流を供給することを特徴とする請求項2記載のDC-DCコンバータの制御回路。前記最小パルス幅検出回路は、前記位相補償容量に対する前記電流の供給のオン/オフを制御する開閉素子と、前記パルス幅変調原信号の後縁を遅延させた信号を生成する第1遅延回路と、前記第1遅延回路の出力を反転させるインバータと、前記インバータの反転出力と前記スイッチング素子に対する前記出力信号との否定論理積で前記開閉素子の前記オン/オフを制御する否定論理積回路と、を含むことを特徴とする請求項2または3に記載のDC-DCコンバータの制御回路。前記最小パルス幅設定回路は、前記パルス幅変調原信号をクロック入力とし、Q出力を前記スイッチング素子に対する前記出力信号とするD-フリップフロップと、前記D-フリップフロップの反転Q出力の前縁を前記非ゼロの最小値で遅延させる第2遅延回路と、前記第2遅延回路の出力と前記パルス幅変調原信号の否定論理和を前記D-フリップフロップのリセット入力とする否定論理和回路と、を含むことを特徴とする請求項2ないし4のいずれか1項に記載のDC-DCコンバータの制御回路。前記誤差増幅器がトランスコンダクタンスアンプからなることを特徴とする請求項2ないし5のいずれか1項に記載のDC-DCコンバータの制御回路。本発明の目的は、PWM制御を行うスイッチング電源において、負荷変動等における出力電圧の過渡応答の改善を実現することが可能な技術を提供することにある。本発明の第1の観点は、出力段からの帰還電圧と基準電圧との差電圧を増幅して出力する誤差増幅器と、前記誤差増幅器の出力に接続された位相補償容量と、前記誤差増幅器の出力電圧によって前記出力段のスイッチング素子を駆動する出力信号のパルス幅が変化するPWM信号生成回路を具備したDC-DCコンバータの制御方法であって、前記PWM信号生成回路の出力信号のパルス幅に非ゼロの最小値を設定し、前記出力信号の前記パルス幅が前記非ゼロの最小値で動作している場合は、前記位相補償容量に電流を供給するDC-DCコンバータの制御方法を提供する。本発明の第2の観点は、出力段からの帰還電圧と基準電圧との差電圧を増幅して出力する誤差増幅器と、前記誤差増幅器の出力側に接続された位相補償容量と、前記誤差増幅器の出力電圧によって前記出力段のスイッチング素子に対する出力信号のパルス幅を変化させるパルス幅変調PWMを行うPWM信号生成回路と、を含み、前記PWM信号生成回路は、前記スイッチング素子に対する前記出力信号の前記パルス幅に非ゼロの最小値を設定する最小パルス幅設定回路と、前記出力信号の前記パルス幅が前記非ゼロの最小値で動作している場合は前記位相補償容量に電流を供給する最小パルス幅検出回路と、を具備したDC-DCコンバータの制御回路を提供する。本発明によれば、PWM制御を行うスイッチング電源において、負荷変動等における出力電圧の過渡応答の改善を実現することが可能な技術を提供することができる。本実施の形態では、一態様として、PWM制御を行うスイッチング電源において、PWM制御のパルス幅が最小値になると、位相補償容量に電流を供給し、誤差増幅器の出力電圧の低下を防止する。これにより、PWM信号の制御範囲の下限を超えて、誤差増幅器の出力電圧が低下することを防止し、過渡応答の改善を図ることが可能となる。以下、図面を参照しながら、本発明の実施の形態について詳細に説明する。図1は、本発明の制御方法,制御回路に係る一実施の形態であるDC-DCコンバータの制御回路の構成の一例を示す図である。図2は、本発明の制御方法,制御回路に係る一実施の形態である図1のDC-DCコンバータの制御回路の一部の構成をさらに詳細に例示した図である。図3は、本発明の一実施の形態である制御方法を実施するDC-DCコンバータの制御回路の作用の一例を示すタイミングチャートである。図1に例示される本実施の形態のPWM信号生成回路110を備えたDC-DCコンバータMは、上述の図4の参考技術とは、PWM信号生成回路に、Tmin検出回路が設けられており、パルス幅がTminの場合にすなわち、最小パルス幅Tminを設けなければパルス幅がTminより小さくなってしまう場合に、位相補償容量Ccに電流Iupが供給される点が異なる。図1に例示されるように、本実施の形態のDC-DCコンバータMは、スイッチング素子210SW、直流電源250、インダクタ220L、転流ダイオード230D、コンデンサ240Cからなる出力段200と、この出力段200のスイッチング素子210のON/OFFを制御するための制御回路100を備えている。この実施の形態のDC-DCコンバータMの場合、出力段200のスイッチング素子210とインダクタ220は、負荷に対して直列に接続されてバックコンバータを構成し、直流電源250の直流電圧を降圧して出力端子260に出力する。また、制御回路100は、PWM信号生成回路110と、トランスコンダクタンスアンプからなる誤差増幅器150、位相補償容量160Ccを備えている。PWM信号生成回路110から出力される駆動信号VdrvによってON/OFFが制御される出力段200のスイッチング素子210は、インダクタ220、転流ダイオード230、コンデンサ240に対する直流電源250の接続経路をON/OFFすることで、出力端子260に、ONとOFFの比率に応じた直流の出力電圧Voutを出力する。また、出力電圧Voutは、分圧抵抗140を介して誤差増幅器150の帰還電圧Vdとなる。誤差増幅器150は、所定の基準電圧Vrefと、出力段200の出力電圧Voutを分圧抵抗140で分圧して帰還した帰還電圧Vdとの差を増幅し、後段のPWM信号生成回路110へ出力電圧Veaを出力する。より詳細には、位相補償容量Ccに対し基準電圧Vrefと帰還電圧Vdの差に応じた電流を注入または排出することにより、基準電圧Vrefと帰還電圧Vdの差を増幅した出力電圧Veaを位相補償容量Ccの電圧として生成する。そして、本実施の形態の場合、制御回路100のPWM信号生成回路110は、後述の最小パルス幅検出回路130を備え、この最小パルス幅検出回路130は、電流Iupを、後述のようなタイミングで、誤差増幅器150の位相補償容量Ccに供給可能になっている。次に、図2を参照して、本実施の形態のDC-DCコンバータMの制御回路100を構成するPWM信号生成回路110の内部構成の一例をさらに詳細に説明する。本実施の形態の制御回路100を構成するPWM信号生成回路110は、誤差増幅器150の出力電圧VeaをPWM原信号パルス幅変調原信号Vpwmに変換するPWM変換器111と、PWM原信号Vpwmのパルス幅が最小値Tminよりも小さい時にパルス幅を延長して最小値Tminを設定するとともに位相補償容量Ccに電流を注入する回路として、最小パルス幅設定回路120および最小パルス幅検出回路130を備えている。ここで、PWM変換器111から出力されるPWM原信号Vpwmは、まだ最小オン時間である最小値Tminが設定されていない信号で、その最小値はゼロである。具体的には、誤差増幅器150の出力電圧誤差信号Veaと三角波もしくは鋸波からなる図示しないキャリア信号Vcaryとを比較して生成する信号で、Vea>VcaryのときにHighレベルとなる信号である。誤差増幅器150の出力電圧VeaがVcaryの最小値より小さいと、PWM原信号VpwmはLowレベルのままで、オン時間はゼロとなる。最小パルス幅設定回路120は、立ち下がり遅延時間が最小値Tminの遅延回路123D2、非同期リセット機能を有するD-フリップフロップ121D-FF、NOR否定論理和ゲート122で構成されている。立下り遅延時間Tminの遅延回路123D2は、入力この場合、駆動信号Vdrvの反転信号の前縁立下りのみ遅延させる回路で、立ち上がりは遅延させない回路である。この遅延回路123D2の遅延時間Tminが最小パルス幅最小値Tminに相当する。そして、D-FFのD入力は固定入力124でHighレベルに固定され、PWM原信号Vpwmの立ち上がりエッジでD-FFの出力QをHighレベルQの反転のQbはVdrvの反転論理であるLowレベルにセットし、遅延回路123D2の出力V1の立ち下がりとPWM原信号Vpwmの立ち下がりの遅い方を示す電圧V2をD-FFのCLR入力とすることによって、D-FFをリセットすることで、パルス幅が出力電圧Veaに応じた値であるとともに最小値Tminを有する駆動信号Vdrvでスイッチング素子210をON/OFF制御する動作を実現できる。さらに、本実施の形態の場合、PWM信号生成回路110の電流Iupを制御する最小パルス幅検出回路130は、Vpwmの後縁立ち下がりを微少時間Ts最小パルス幅設定回路120のD-FF等のロジックゲートの遅延時間より若干長い程度遅延させる立ち下がり遅延回路135D1、遅延回路135D1の出力を反転させるインバータ134、インバータ134の出力V3と駆動信号Vdrvの論理積の反転を得るNAND否定論理積ゲート133、およびNANDゲート133の出力に応じて導通し電流を出力するPチャネルMOSFET132を備えている。そして、PチャネルMOSFET132は、定電流源131からの定電流をON/OFFすることで電流Iupによる位相補償容量160Ccの充電動作のON/OFFを制御する。次に、図3等を参照して、本実施の形態のDC-DCコンバータMにおける、PWM信号生成回路110、誤差増幅器150、位相補償容量160、分圧抵抗140等で構成される制御回路の作用の一例を説明する。PWM信号生成回路110において、PWM変換器111から出力されるPWM原信号Vpwmのパルス幅Tpが所定の最小値Tminよりも大きい場合図3の左側半分、VpwmがLowレベルとなる時点で、遅延回路123D2の出力V1が既にLowレベルとなっているため電圧V2がHighレベルになってD-FFにリセットがかかり、PWM信号生成回路110の出力である駆動信号Vdrvは、D-FF等のロジックゲートの遅延を以って即座にLowレベルとなる。このため、最小パルス幅検出回路130においては、Vpwmを遅延回路135D1で遅延させて反転させた信号出力V3と、駆動信号Vdrvとが、共にHighレベルになることはなく、PチャネルMOSFET132は導通ONせず、電流Iupによる位相補償容量160Ccの充電は行われない。一方、Vpwmのパルス幅Tpが最小値Tminよりも小さい場合には図3の右側半分、VpwmがLレベルとなっても、最小パルス幅設定回路120における遅延回路123D2の出力V1がLレベルとなるまですなわち、D-FFのリセット入力CLRである電圧V2がHレベルになるまで、駆動信号VdrvはLowレベルにならない。そして、Vpwmが立ち上がってから時間Tminが経過すると、遅延回路123D2の出力V1がLowレベルになることにより、D-FFがリセットされて駆動信号VdrvはLowレベルになる。したがい、Vpwmのパルス幅Tpが最小値Tminよりも小さい場合、駆動信号Vdrvは最小値Tminの期間は必ずHighレベルを保つ。すなわち、駆動信号Vdrvに最小パルス幅Tminが設定されることになる。このため、Vpwmのパルス幅Tpが駆動信号Vdrvの最小パルスTminよりも小さい場合には、駆動信号VdrvがLowレベルになるまでのΔtの間すなわち、駆動信号Vdrvのパルス幅Hが最小値Tminまで延長されている期間、PチャネルMOSFET132が導通し、位相補償容量Ccへと電流Iupが供給される。この結果、誤差増幅器150の出力電圧Veaは、Vpwmのパルス幅が最小値Tminとなる電圧より低下しなくなる。このため、負荷電流の増加により必要な駆動信号Vdrvのパルス幅が増加した場合に、誤差増幅器150の出力電圧Veaが、それに応じた値まで増加する時の増加幅を最低限にし、これに要する時間を最小限に抑えることができるため、DC-DCコンバータMの出力電圧Voutの低下を最小限に抑えることができる。これにより、例えば、DC-DCコンバータMの出力端子260の接続される負荷が過渡的に大きく変動する場合における出力電圧の変動を抑制することが可能となる。すなわち、本実施の形態のDC-DCコンバータMによれば、制御回路100の誤差増幅器150の出力電圧Veaが、最小値Tminで規定されるPWM制御範囲の下限よりも低下することを防止し、DC-DCコンバータMの過渡応答が改善される、という効果が得られる。なお、本発明は、上述の実施の形態に例示した構成に限らず、その趣旨を逸脱しない範囲で種々変更可能であることは言うまでもない。"