第1の支持層が第2の支持層上に積層されてなる支持体の、前記第1の支持層に開口部を形成し、前記開口部内に前記第2の支持層を露出させる第1工程と、前記開口部内に露出している前記第2の支持層上に、半導体チップを配置する第2工程と、前記第1の支持層上に、前記半導体チップを被覆する樹脂部を形成する第3工程と、前記樹脂部上に、前記半導体チップと電気的に接続する配線構造を形成する第4工程と、を有する半導体パッケージの製造方法。前記第1の支持層上に電極端子が形成されており、前記第3工程において、前記樹脂部に前記電極端子を露出させる貫通孔を形成し、前記第4工程において、前記貫通孔を介して前記電極端子と電気的に接続する前記配線構造を形成する、請求項1に記載の半導体パッケージの製造方法。前記第1の支持層と前記第2の支持層とを除去する第5工程を有する請求項1又は請求項2に記載の半導体パッケージの製造方法。前記第1の支持層を残した状態で前記第2の支持層を除去する第5工程を有する請求項1に記載の半導体パッケージの製造方法。前記樹脂部の前記配線構造と接する面と反対側の面上に、前記半導体チップ及び前記電極端子を囲む枠状部が残るように、前記第1の支持層と前記第2の支持層とを除去する第5工程を有する請求項2に記載の半導体パッケージの製造方法。前記第1の支持層は銅又は銅合金よりなり、前記第2の支持層はニッケル又はニッケル合金よりなる、請求項1から請求項5のいずれかに記載の半導体パッケージの製造方法。前記第1の支持層は銅又は銅合金よりなり、前記第2の支持層は樹脂材料よりなる、請求項1から請求項5のいずれかに記載の半導体パッケージの製造方法。半導体チップと、前記半導体チップの回路形成面を被覆する本体部と、前記半導体チップの側面を被覆するテーパ形状の側壁部とを含み、前記半導体チップの前記回路形成面と反対側の面が前記本体部の一方の面から突出するように前記半導体チップを被覆する樹脂部と、前記本体部の前記一方の面と反対側の面上に形成されており、前記半導体チップと電気的に接続された配線構造と、を有する半導体パッケージ。前記本体部の前記一方の面に形成されており、前記配線構造と電気的に接続された電極端子を有する請求項8に記載の半導体パッケージ。前記本体部の前記一方の面上に、前記半導体チップ及び前記電極端子を囲むように形成された枠状部を有する請求項9に記載の半導体パッケージ。前記本体部の前記一方の面上に、前記側壁部に接するように形成された第1の支持層を有する、請求項8に記載の半導体パッケージ。前記第1の支持層の前記本体部に接する面と反対側の面と、前記半導体チップの前記回路形成面と反対側の面とは同一面を形成しており、前記第1の支持層の前記反対側の面上と、前記半導体チップの前記反対側の面上とに形成された第2の支持層を有する、請求項11に記載の半導体パッケージ。半導体パッケージの薄型化に伴って、樹脂部も薄型化を要求されることがある。例えば、半導体パッケージの製造工程において、一部の領域で支持体を表面から所定深さまで除去して凹部を形成し、形成した凹部に半導体チップを配置し、樹脂部、配線構造を形成した後、支持体を除去することによって、半導体パッケージを製造する。このような方法により、半導体チップの周囲の領域における樹脂部の厚さを薄くする場合がある。しかし、例えばエッチング等により支持体を表面から均一な深さで除去することは困難である。そのため、形成した凹部の深さに面内ばらつきが発生し、半導体チップを被覆するように形成される樹脂部の表面平坦性に劣る虞があった。本発明は、上記の点に鑑みて、薄型化可能であるとともに、半導体チップを被覆するように形成される樹脂部の表面平坦性に優れた半導体パッケージの製造方法及び半導体パッケージを提供することを課題とする。本半導体パッケージの製造方法は、第1の支持層が第2の支持層上に積層されてなる支持体の、前記第1の支持層に開口部を形成し、前記開口部内に前記第2の支持層を露出させる第1工程と、前記開口部内に露出している前記第2の支持層上に、半導体チップを配置する第2工程と、前記第1の支持層上に、前記半導体チップを被覆する樹脂部を形成する第3工程と、前記樹脂部上に、前記半導体チップと電気的に接続する配線構造を形成する第4工程と、を有することを要件とする。本半導体パッケージは、半導体チップと、前記半導体チップの回路形成面を被覆する本体部と、前記半導体チップの側面を被覆するテーパ形状の側壁部とを含み、前記半導体チップの前記回路形成面と反対側の面が前記本体部の一方の面から突出するように前記半導体チップを被覆する樹脂部と、前記本体部の前記一方の面と反対側の面上に形成されており、前記半導体チップと電気的に接続された配線構造と、を有することを要件とする。開示の技術によれば、薄型化可能であるとともに、半導体チップを被覆するように形成される樹脂部の表面平坦性に優れた半導体パッケージの製造方法及び半導体パッケージを提供することができる。以下、図面を参照して発明を実施するための形態について説明する。第1の実施の形態[第1の実施の形態に係る半導体パッケージの構造]図1は、第1の実施の形態に係る半導体パッケージを例示する断面図である。図1を参照するに、半導体パッケージ10は、半導体チップ20と、樹脂部30と、配線構造40とを有する。半導体チップ20は、半導体基板よりなる。また、半導体チップ20は、例えば配線構造40と同一側の面20aに、図示しない半導体集積回路及び電極パッド21が形成されている。なお、以降、半導体チップ20において、半導体集積回路及び電極パッド21が形成されている面20aを回路形成面20aと称する場合がある。半導体基板として、例えばシリコンSi基板とすることができる。半導体チップ20の大きさ平面視は、例えば8mm×8mm程度とすることができる。半導体チップ20の厚さは、例えば75μm程度適用可能な範囲:50~125μmとすることができる。なお、半導体チップ20の回路形成面20aと反対側の面背面20bには、粘着層22が形成されていてもよい。図1では、背面20bに粘着層22が形成されている例を示す。また、粘着層22の厚さは、例えば20μm程度とすることができる。従って、粘着層22の厚さを含めた半導体チップ20の厚さT1は、例えば95μm適用可能な範囲:70~145μm程度とすることができる。また、以降では、粘着層22の半導体チップ20と反対側の面を、半導体チップ20の背面20bという場合がある。樹脂部30は、本体部31と、側壁部32とを有する。半導体パッケージの製造工程の説明において後述するように、樹脂部30は、例えばエポキシ系樹脂、ポリイミド系樹脂等の樹脂材料よりなり、一体で形成される。本体部31は、半導体チップ20の回路形成面20aを被覆する。本体部31は、本体部31の配線構造40と同一側の面31a、すなわち、本体部31の配線構造40と接する面31aが平坦になるように形成されている。本体部31の配線構造40と接する面31aと反対側の面31bは、半導体チップ20の背面20bよりも配線構造40側に位置している。すなわち、半導体チップ20は、背面20bが本体部31の面31bから突出するとともに、回路形成面20a側の一部が本体部31に埋め込まれている。本体部31の厚さT2は、例えば50μm適用可能な範囲:45~120μmとすることができる。側壁部32は、半導体チップ20の側面20cを被覆する。側壁部32は、半導体チップ20の背面20b側から回路形成面20a側に向かって幅が増加するようなテーパ形状を有する。これは、半導体パッケージの製造工程の説明において後述するように、支持体の第1の支持層に形成される開口部が、深さ方向に向かって開口幅が減少するようなテーパ形状を有するためである。これにより、図25を用いて後述するように、半導体チップ20上に搭載した第2の半導体チップ60と半導体チップ20との間にアンダーフィル樹脂62を充填する際に、発生した気泡がアンダーフィル樹脂62中に巻き込まれにくくなる。側壁部32の高さT3は、例えば70μm適用可能な範囲:35~105μmとすることができる。なお、半導体チップ20の厚さT1を例えば95μm、側壁部32の高さT3を例えば70μmとするとき、半導体チップ20は、回路形成面20aからT1-T3である25μmの厚さの部分が、本体部31に埋め込まれている。側壁部32を設けず、半導体チップ20全体を樹脂部30に埋め込む場合には、樹脂部30の厚さとして、T2T3の厚さ例えば50μm70μm=120μmが必要となる。一方、第1の実施の形態に係る半導体パッケージでは、半導体チップ20の周囲の領域における本体部31の厚さは、T2例えば50μmで足りるため、樹脂部30の厚さを薄くすることができる。本体部31の面31bには、電極端子33が形成されている。電極端子33として、例えば面31b側から面31a側に向かって、第1の電極層34と第2の電極層35とが積層されてなるものを用いることができる。第1の電極層34の例としては、金Au層や、第2の電極層35上にNi層とAu層をこの順番で積層したNi/Au層、Ni層とPd層とAu層をこの順番で積層したNi/Pd/Au層等を挙げることができる。また、第2の電極層35の例としては、Cu層等を上げることができる。また、電極端子33の直径を例えば200μm程度とすることができる。また、電極端子33上には、はんだバンプ36が搭載されている。配線構造40は、配線層と絶縁層とが交互に積層されてなる。配線層は任意の層数とすることができ、絶縁層は、各配線層が互いに絶縁されるような層数とすることができる。図1に示す例では、配線構造40は、第1配線層41と、第2配線層42と、第1絶縁層43とを有する。配線構造40は、本体部31の面31a上図1では面31aの下側に形成されている。配線構造40の厚さT4は、例えば80~400μmとすることができる。なお、配線構造40の厚さT4が80~400μmの範囲であるのは、2~6層の配線層を積層した場合である。第1配線層41は、本体部31の面31a上図1では面31aの下側に形成されており、本体部31を貫通するビアホール30xを介して、半導体チップ20の回路形成面20aに形成された電極パッド21と電気的に接続されている。また、第1配線層41は、本体部31を貫通するビアホール30yを介して、電極端子33と電気的に接続されている。第1絶縁層43は、第1配線層41を被覆するように本体部31の面31a上図1では面31aの下側に形成されている。第2配線層42は、第1絶縁層43上図1では第1絶縁層43の下側に形成されており、第1絶縁層43を貫通する第1ビアホール43xを介して第1配線層41と電気的に接続されている。第1配線層41、第2配線層42として、例えばCuを用いることができる。また、第1絶縁層43として、例えばエポキシ系樹脂などの樹脂材を用いることができる。ソルダーレジスト層44は、第2配線層42を被覆するように第1絶縁層43上図1では第1絶縁層43の下側に形成されている。ソルダーレジスト層44は開口部44xを有し、開口部44x内には第2配線層42の一部が露出している。なお、ソルダーレジスト層44の開口部44x内に露出する第2配線層42上図1では第2配線層42の下側に金属層を形成してもよい。金属層の例としては、金Au層や、ニッケルNi層とAu層をこの順番で積層したNi/Au層、Ni層とパラジウムPd層とAu層をこの順番で積層したNi/Pd/Au層等を挙げることができる。又、金属層に代えて、ソルダーレジスト層44の開口部44x内に露出する第2配線層42上にOSPOrganicSolderabilityPreservative処理を施しても構わない。ソルダーレジスト層44の開口部44x内に露出する第2配線層42上図1では第2配線層42の下側には、はんだボール45が搭載されている。また、半導体チップ20に接続される配線層と、電極端子33に接続される配線層とは、相互に接続されていてもよい。[第1の実施の形態に係る半導体パッケージの製造方法]続いて、第1の実施の形態に係る半導体パッケージの製造方法について説明する。図2~図23は、第1の実施の形態に係る半導体パッケージの製造工程を例示する断面図である。図2~図23において、図1と同一部分については、同一符号を付し、その説明は省略する場合がある。なお、図2~図23では、図1と上下反転して表示されている。また、図2~図23におけるEは、図23に示す工程の後、図23に示す構造体を切断する位置を示している。以下の製造工程の説明においては、図面上、一つの開口部を形成し、半導体チップを配置し、樹脂部、配線構造を形成し、半導体パッケージを形成していくことを示している。しかし、実際は、複数の開口部を形成し、複数の半導体チップを配置し、樹脂部、配線構造を形成した後、最後にE部分で切断し、複数の半導体パッケージを得る。始めに、図2に示す工程では、支持体50を準備する。支持体50は、第1の支持層51、第2の支持層52、第3の支持層53が、一方の面50aから反対側の面50bに向かって、順次積層されてなる。すなわち、支持体50は、第1の支持層51が面50a側の最表層になるように、第1の支持層51、第2の支持層52、第3の支持層53が順次積層されてなる。面50aを上面、面50bを下面とすると、支持体50は、第3の支持層53上に第2の支持層52が積層されてなるとともに、第2の支持層52上に第1の支持層51が積層されてなる。第1の支持層51、第2の支持層52、第3の支持層53の材料としては、例えば銅Cuやその合金、ニッケルNiやその合金、42合金ニッケルと鉄Feを含む合金であって、ニッケルの重量が42程度であるもの等のNi-Fe合金等の金属、アルミニウムAlやその合金、セラミックその他各種の材料を用いることができる。第2の支持層52は、後述する図4に示す工程で用いるエッチング液による第2の支持層52のエッチング速度が、同一のエッチング液による第1の支持層51のエッチング速度よりも小さいことが好ましい。すなわち、第2の支持層52のエッチング速度に対する第1の支持層51のエッチング速度の比である選択比が高いことが好ましい。一方、第3の支持層53は、特に限定されないが、例えば第1の支持層51と同一の材質よりなるものであってもよい。以下では、Cuの金属板又は金属箔よりなる第1の支持層51、Niの金属板又は金属箔よりなる第2の支持層52、Cuの金属板又は金属箔よりなる第3の支持層53を積層してなる支持体50を準備する例について説明する。第1の支持層51の厚さT5、第2の支持層52の厚さT6、第3の支持層53の厚さT7は、特に限定されないが、例えば第1の支持層51をCu層、第2の支持層52をNi層、第3の支持層53をCu層とするとき、例えばT5を70μm、T6を10μm、T7を70μmとすることができる。なお、第1の支持層51の厚さT5と、側壁部32の高さT3とは、略等しくなる。また、予め、Cu/Ni/Cuからなる3層の金属箔クラッド材を用いてもよく、あるいは、その金属箔のCu部分を、電解めっきにより厚さを変えたものを用いてもよい。なお、第1の実施の形態の第2の変形例において後述するように、支持体として、第1の支持層、第2の支持層のみが積層されたものであってもよい。次に、図3に示す工程では、支持体50上に、開口部51xを形成するための開口部54xを有するレジスト層54を形成する。具体的には、支持体50の面50a上にレジスト液を塗布してレジスト層を形成し、レジスト層を露光及び現像することにより、開口部54xを有するレジスト層54とする。なお、開口部54xを有するレジスト層54は、シート状のレジストドライフィルムレジストのラミネートで形成しても良い。レジスト層54の材料としては、例えばエポキシ系樹脂やイミド系樹脂等を含む感光性樹脂組成物を用いることができる。レジスト層54の厚さは、例えば50~100μm程度とすることができる。また、開口部54xは、半導体チップ20を搭載する領域と平面視において重複する部分に形成することができ、例えば8mm×8mmの矩形形状とすることができる。次いで、図4に示す工程では、開口部54xの部分の第1の支持層51をエッチングにより除去し、第1の支持層51に開口部51xを形成する。開口部54xの部分の例えばCuよりなる第1の支持層51を、例えばアンモニア系のアルカリ性エッチング液を用いたウェットエッチングにより除去することによって、第1の支持層51に開口部51xを形成し、形成した開口部51x内に第2の支持層52を露出させる。すなわち、開口部51xの底面に第2の支持層52を露出させる。前述したように、第2の支持層52のエッチング速度に対する第1の支持層51のエッチング速度の比である選択比が高いことが好ましい。このとき、第2の支持層52が露出するまではエッチングが進行し、第2の支持層52が露出した後はエッチングが停止する。そのため、開口部51xの開口深さは、第1の支持層51の厚さT5に略等しくなり、開口部51xの開口深さの面内ばらつきを低減することができる。具体的には、第1の支持層51をCu層とし、第2の支持層52をNi層とし、エッチング液として例えば塩化アンモニウム系等のアンモニア系アルカリ性エッチング液を用いるとき、例えば、選択比が100以上であることが好ましい。このとき、図4に示すように、開口部51xの内壁面は、支持体50の面50aに対して垂直ではなく、傾斜している。そして、開口部51xは、深さ方向に向かって開口幅が減少するようなテーパ形状を有する。これは、第1の支持層51がエッチング液により等方的にエッチングされるためである。また、これにより、図9に示す工程で形成される側壁部32が、半導体チップ20の背面20b側から回路形成面20a側に向かって幅が増加するようなテーパ形状を有する。次いで、図5に示す工程では、レジスト層54を除去し、電極端子33を形成するための開口56xを有するレジスト層56を形成する。始めに、レジスト層54を、例えば水酸化ナトリウムNaOH等のアルカリ性溶液を用いた剥離工程により除去する。その後、図3に示す工程と同様に、第1の支持層51上に、電極端子33を形成するための開口部56xを有するレジスト層56を形成する。次いで、図6に示す工程では、レジスト層56の開口部56xに露出する第1の支持層51上に、Au層、Pd層、Ni層をこの順に積層して、第1の電極層34を形成する。次いで、電解めっきにより、第1の電極層34上にCu層を積層し、第2の電極層35を形成する。次いで、図7に示す工程では、図5に示す工程と同様に、レジスト層56を除去し、電極端子33を形成する。次いで、図8に示す工程では、開口部51x内に露出している第2の支持層52上に、半導体チップ20を配置する。具体的には、半導体チップ20を、開口部51x内に露出している第2の支持層52に背面20bが接するように配置する。なお、半導体チップ20の背面20bには、予め粘着層22を形成しておいてもよい。粘着層22の材料としては、例えばエポキシ系樹脂等の接着剤を用いることができる。粘着層22の厚さは、例えば20μm程度とすることができる。このようにして開口部51x内に配置した各半導体チップ20を加圧する。これにより、各半導体チップ20は、開口部51x内に露出している第2の支持層52上に、フェイスアップの状態で粘着層22を介して固定される。次いで、図9~図12に示す工程では、樹脂部30を形成し、その後、第1配線層41を形成する。まず、図9に示す工程では、樹脂部30を形成する。始めに、支持体50の面50a上に、すなわち、第1の支持層51上に、半導体チップ20と電極端子33を被覆するように樹脂部30を形成する。例えば、図8に示す構造体上に、エポキシ系又はポリイミド系の樹脂フィルムを積層することによって、樹脂部30を形成する。具体的には、半硬化状態の熱硬化性エポキシ系の樹脂フィルムを、半導体チップ20と電極端子33とを被覆するように支持体50上に積層し、真空雰囲気で加熱加圧することにより硬化させ、樹脂部30とする。前述したように、樹脂部30は、半導体チップ20の回路形成面20aを被覆する本体部31と、半導体チップ20の側面20cを被覆する側壁部32とを有するように、形成される。本体部31の厚さT2は、例えば50μm適用可能な範囲:45~120μmとすることができる。また、前述したように、開口部51xの開口深さは、第1の支持層51の厚さT5に略等しく、開口部51xの開口深さの面内ばらつきが低減されている。従って、本体部31の配線構造40と同一側の面31aの表面平坦性を向上させることができる。なお、側壁部32の高さT3は、第1の支持層51の厚さT5に略等しい。また、前述したように、開口部51xは、深さ方向に向かって開口幅が減少するようなテーパ形状を有する。従って、側壁部32は、半導体チップ20の背面20b側から回路形成面20a側に向かって幅が増加するようなテーパ形状を有する。次いで、図9に示す工程では、本体部31に、レーザ加工法等を用いて、回路形成面20aの電極パッド21が露出するように、本体部31を貫通するビアホール30xを形成する。また、同様に、レーザ加工法等を用いて、電極端子33が露出するように、本体部31を貫通するビアホール30yを形成する。次いで、図9~図12に示す工程では、第1配線層41を形成する。第1配線層41としては、例えば銅Cu等を用いることができる。第1配線層41は、例えばセミアディティブ法により形成される。以下、図9~図12に示す工程では、セミアディティブ法による工程の例を説明する。まず、図9に示す工程では、例えば無電解めっき法により、ビアホール30x、30yの内壁、ビアホール30x内に露出する電極パッド21上、ビアホール30y内に露出する電極端子33上、及び本体部31の面31a上に、Cuシード層41aを形成する。次いで、図10に示す工程では、Cuシード層41a上に第1配線層41に対応する開口部41cを備えたレジスト層41bを形成する。次いで、図11に示す工程では、例えばCuシード層41aを給電層に利用した電解めっき法により、レジスト層41bの開口部41cにCu層パターン41dを形成する。次いで、図12に示す工程では、レジスト層41bを除去し、その後、Cu層パターン41dをマスクにしてCuシード層41aをエッチングする。これにより、本体部31の面31a上に、ビアホール30x内に露出した回路形成面20aの電極パッド21、及び、ビアホール30y内に露出した電極端子33と電気的に接続する第1配線層41を得る。すなわち、第1配線層41は、ビアホール30x内のビア導体と、ビアホール30y内のビア導体と、樹脂部30上の配線パターンとを含んでいる。そして、図12以降では、Cu層パターン41dと、ビアホール30x、30yの内壁に残っているCuシード層41aとを、第1配線層41として一体で図示する。なお、第1配線層41の形成方法としては、図9~図12を用いて説明したセミアディティブ法の他にサブトラクティブ法などの各種の配線形成方法を用いることができる。次いで、図13に示す工程では、第1絶縁層43を形成する。第1配線層41を被覆するように、本体部31の面31a上に第1絶縁層43を形成する。第1絶縁層43の材料としては、エポキシ系樹脂、ポリイミド系樹脂などの樹脂材を用いることができる。第1絶縁層43は、例えば、半硬化状態の熱硬化性エポキシ系の樹脂フィルムを、第1配線層41及び本体部31の面31a上に積層し、真空雰囲気で加熱加圧することにより硬化させ形成できる。次いで、図14に示す工程では、第1絶縁層43に、レーザ加工法等を用いて、第1配線層41が露出するように、第1絶縁層43を貫通する第1ビアホール43xを形成する。なお、第1絶縁層43として感光性樹脂膜を用い、フォトリソグラフィによりパターニングして第1ビアホール43xを形成する方法を用いてもよいし、スクリーン印刷により開口部が設けられた樹脂膜をパターニングして第1ビアホール43xを形成する方法を用いてもよい。次いで、図15~図18に示す工程では、図9~図12に示す工程と同様に、第2配線層42を形成する。第2配線層42としては、例えば銅Cu等を用いることができる。第2配線層42は、例えばセミアディティブ法により形成される。始めに、図15に示す工程では、図9に示す工程と同様に、第1ビアホール43xの内壁、第1ビアホール43x内に露出する第1配線層41上、及び第1絶縁層43上に、Cuシード層42aを形成する。次いで、図16に示す工程では、図10に示す工程と同様に、Cuシード層42a上に第2配線層42に対応する開口部42cを備えたレジスト層42bを形成する。次いで、図17に示す工程では、図11に示す工程と同様に、例えばCuシード層42aを給電層に利用した電解めっき法により、レジスト層42bの開口部42cにCu層パターン42dを形成する。次いで、図18に示す工程では、図12に示す工程と同様に、レジスト層42bを除去し、その後、Cu層パターン42dをマスクにしてCuシード層42aをエッチングする。これにより、第1絶縁層43上に、第1ビアホール43x内に露出した第1配線層41と電気的に接続する第2配線層42を得る。なお、図18以降では、Cu層パターン42dと、第1ビアホール43xの内壁に残っているCuシード層42aとを、第2配線層42として一体で図示する。このようにして、本体部31の面31a上に、所定のビルドアップ配線層が形成される。第1の実施の形態では、2層のビルドアップ配線層第1配線層41、第2配線層42を形成したが、n層nは1以上の整数のビルドアップ配線層を形成してもよい。次いで、図19に示す工程では、ソルダーレジスト層44を形成し、開口部44xを形成する。第2配線層42を被覆するように、第1絶縁層43上にソルダーレジストを塗布し、ソルダーレジスト層44を形成する。次いで、ソルダーレジスト層44を露光、現像することで開口部44xを形成する。これにより、第2配線層42の一部は、ソルダーレジスト層44の開口部44x内に露出する。ソルダーレジスト層44の材料としては、例えばエポキシ系樹脂やイミド系樹脂等を含む感光性樹脂組成物を用いることができる。また、ソルダーレジスト層44の開口部44x内に露出する第2配線層42は、マザーボード等と接続される電極パッドとして機能する。なお、ソルダーレジスト層44の開口部44x内に露出する第2配線層42上に金属層を形成してもよい。金属層は、例えば無電解めっきにより形成することができる。金属層の例としては、Au層や、Ni層とAu層をこの順番で積層したNi/Au層、Ni層とPd層とAu層をこの順番で積層したNi/Pd/Au層等を挙げることができる。又、金属層に代えて、ソルダーレジスト層44の開口部44x内に露出する第2配線層42上にOSPOrganicSolderabilityPreservative処理を施しても構わない。次いで、図20に示す工程では、支持体50の第3の支持層53を除去する。第3の支持層53が例えばCuよりなるときは、例えば塩化アンモニウム系等のアンモニア系アルカリ性エッチング液等を用いたエッチングにより除去することができる。次いで、図21に示す工程では、支持体50の第2の支持層52を除去する。第2の支持層52が例えばNiよりなるときは、例えば硫酸系、過酸化水素系等のエッチング液等を用いたエッチングにより除去することができる。次いで、図22に示す工程では、支持体50の第1の支持層51を除去する。第1の支持層51が例えばCuよりなるときは、例えば塩化アンモニウム系等のアンモニア系アルカリ性エッチング液等を用いたエッチングにより除去することができる。次いで、図23に示す工程では、ソルダーレジスト層44の開口部44x内に露出する第2配線層42上にはんだボール45を搭載するとともに、電極端子33上にはんだバンプ36を搭載する。その後、図23に示す構造体を、隣接する半導体チップ間の位置である例えばEの位置で切断して個片化する。これにより、図1に示す半導体パッケージ10が完成する。[第1の実施の形態に係る半導体パッケージの構造の他の例]第1の実施の形態に係る半導体パッケージ10に他の半導体チップを搭載して他の例としてもよく、更に搭載した半導体チップとの間にアンダーフィル樹脂を充填して他の例としてもよい。以下、図24及び図25を参照し、このような第1の実施の形態に係る半導体パッケージの他の例について説明する。図24及び図25は、第1の実施の形態に係る半導体パッケージの他の例を例示する断面図である。図24を参照するに、半導体パッケージ10Aは、第1の実施の形態に係る半導体パッケージ10に加え、半導体パッケージ10の半導体チップ20側に搭載された、第2の半導体チップ60を有する。すなわち、半導体パッケージ10Aは、半導体チップ20と、樹脂部30と、配線構造40と、第2の半導体チップ60とを有する。第2の半導体チップ60は、半導体チップ20と同様に、例えばSi基板等の半導体基板よりなる。また、第2の半導体チップ60は、例えば配線構造40と同一側の面60aに、図示しない半導体集積回路及び電極パッド61が形成されている。なお、以降、第2の半導体チップ60において、半導体集積回路及び電極パッド61が形成されている面60aを回路形成面60aと称する場合がある。第2の半導体チップ60は、樹脂部30の配線構造40と反対側に、回路形成面60aが樹脂部30と対向した状態で、搭載されている。また、第2の半導体チップ60の電極パッド61は、はんだバンプ36を介し、電極端子33と電気的に接続されている。そのため、第2の半導体チップ60の大きさ平面視は、半導体チップ20の大きさ平面視よりも大きくすることができ、例えば10mm×10mm程度とすることができる。第2の半導体チップ60の厚さは、例えば75μm程度適用可能な範囲:50~125μmとすることができる。なお、第2の半導体チップ60に代えて、半導体パッケージや、キャパシタ、インダクタ等の他の電子部品を搭載しても良い。図25を参照するに、半導体パッケージ10Bは、前述した半導体パッケージ10Aにおいて、半導体チップ20と第2の半導体チップ60との間にアンダーフィル樹脂62が充填されている。半導体パッケージ10Bでは、前述したように、側壁部32は、半導体チップ20の背面20b側から回路形成面20a側に向かって幅が増加するようなテーパ形状を有する。ここで、側壁部32が、テーパ形状を有しておらず、半導体チップ20の背面20b側から回路形成面20a側に向かって幅が略一定である場合を比較例とする。比較例では、半導体チップ20上に搭載した第2の半導体チップ60と半導体チップ20との間にアンダーフィル樹脂62を充填する際に、側壁部32の付近で発生した気泡が滞留し、周縁側に逃げ難い。その結果、発生した気泡がアンダーフィル樹脂62中に巻き込まれる虞がある。一方、半導体パッケージ10Bでは、側壁部32がテーパ形状を有するため、半導体チップ20と第2の半導体チップ60との間にアンダーフィル樹脂62を充填する際に、発生した気泡がアンダーフィル樹脂62中に巻き込まれにくくなる。以上、第1の実施の形態によれば、半導体パッケージの製造工程において、第1の支持層と第2の支持層とが積層されてなる支持体の第1の支持層に開口部を形成し、形成した開口部内に第2の支持層を露出させる。これにより、薄型化可能であるとともに、半導体チップを被覆するように形成される樹脂部の表面平坦性に優れた半導体パッケージが得られる。第1の実施の形態の第1の変形例第1の実施の形態の第1の変形例では、本体部の配線構造と接する面と反対側の面上に、枠状部が形成されている例を示す。第1の実施の形態の第1の変形例において、第1の実施の形態と共通する部分についてはその説明を省略し、第1の実施の形態と異なる部分を中心に説明する。[第1の実施の形態の第1の変形例に係る半導体パッケージの構造]図26は、第1の実施の形態の第1の変形例に係る半導体パッケージを例示する断面図である。図26を参照するに、半導体パッケージ10Cは、本体部31の配線構造40と接する面31aと反対側の面31b上に、枠状部50Aが形成されている点が、図25に示す半導体パッケージ10Bと異なる。以下、半導体パッケージ10Cについて、半導体パッケージ10Bと同一構造部分については説明を省略し、半導体パッケージ10Bと異なる部分を中心に説明をする。第1の実施の形態の第1の変形例に係る半導体パッケージ10Cの半導体チップ20、樹脂部30、配線構造40、第2の半導体チップ60は、それぞれ第1の実施の形態に係る半導体パッケージの他の例である半導体パッケージ10Bの半導体チップ20、樹脂部30、配線構造40、第2の半導体チップ60と同一であり、説明を省略する。枠状部50Aは、例えば、本体部31の面31b上であって、周縁側に、半導体チップ20及び電極端子33を囲むように形成されている。枠状部50Aは、後述する半導体パッケージの製造工程において、アンダーフィル樹脂を充填する際に、アンダーフィル樹脂が周縁側に流れ出すのを防止するためのものである。枠状部50Aは、後述する半導体パッケージの製造工程において、半導体チップ20を支持する支持体50の一部が残ったものであってもよい。これにより、支持体50をアンダーフィル樹脂の流れ出しを防止するために利用することができる。[第1の実施の形態の第1の変形例に係る半導体パッケージの製造方法]第1の実施の形態の第1の変形例に係る半導体パッケージの製造方法は、図20~図23を除き、図2~図23を用いて説明した第1の実施の形態に係る半導体パッケージの製造方法と同様であり、同様の工程についての説明を省略する。第1の実施の形態の第1の変形例では、図19に示す工程の後、図20~図23に示す工程に代え、図27~図30に示す工程を行う。図27~図30は、第1の実施の形態の第1の変形例に係る半導体パッケージの製造工程を例示する断面図である。図27~図30において、図26と同一部分については、同一符号を付し、その説明は省略する場合がある。また、図27~図30におけるEは、図30に示す工程の後、図30に示す構造体を切断する位置を示している。また、図27では、図26と上下反転して表示されている。図27に示す工程では、本体部31の面31b上に半導体チップ20及び電極端子33を囲む枠状部50Aが残るように、第3の支持層53、第2の支持層52、第1の支持層51を除去する。例えば図3に示す工程と同様に、支持体50の面50b上に、枠状部50Aを形成するための開口部を有するレジスト層を形成する。そして、図20~図22に示す工程と同様の工程を行い、開口部内で第3の支持層53、第2の支持層52、第1の支持層51を順次除去することによって、枠状部50Aを形成する。次いで、図28に示す工程では、図23に示す工程と同様に、はんだボール45を搭載するとともに、はんだバンプ36を搭載する。次いで、図29に示す工程では、樹脂部30の配線構造40と反対側に、回路形成面60aが樹脂部30と対向した状態で、第2の半導体チップ60を搭載する。このとき、第2の半導体チップ60は、電極パッド61が、電極端子33と平面視で重なるような位置に搭載される。そして、第2の半導体チップ60が搭載された状態で熱処理を行って、電極パッド61を、はんだバンプ36を介し、電極端子33と電気的に接続する。次いで、図30に示す工程では、半導体チップ20と第2の半導体チップ60との間にアンダーフィル樹脂62を充填する。本体部31の面31b上に、半導体チップ20及び電極端子33を囲む枠状部50Aが形成されているため、アンダーフィル樹脂62が周縁側に流れ出すことを防止できる。また、枠状部50Aの開口寸法を調節することにより、充填するアンダーフィル樹脂62の量を所定量に制御することができる。第1の実施の形態の第1の変形例でも、半導体パッケージの製造工程において、第1の支持層と第2の支持層とが積層されてなる支持体の第1の支持層に開口部を形成し、形成した開口部内に第2の支持層を露出させる。これにより、薄型化可能であるとともに、半導体チップを被覆するように形成される樹脂部の表面平坦性に優れた半導体パッケージが得られる。第1の実施の形態の第2の変形例第1の実施の形態の第2の変形例では、支持体が第1の支持層と第2の支持層のみからなる例を示す。第1の実施の形態の第2の変形例において、第1の実施の形態と共通する部分についてはその説明を省略し、第1の実施の形態と異なる部分を中心に説明する。第1の実施の形態の第2の変形例に係る半導体パッケージは、第1の実施の形態に係る半導体パッケージと同一であり、説明を省略する。[第1の実施の形態の第2の変形例に係る半導体パッケージの製造方法]図31~図34は、第1の実施の形態の第2の変形例に係る半導体パッケージの製造工程を例示する断面図である。図31~図34において、図1と同一部分については、同一符号を付し、その説明は省略する場合がある。また、図31~図34におけるEは、図34に示す工程の後、図34に示す構造体を切断する位置を示している。また、図31~図34では、図1と上下反転して表示されている。第1の実施の形態の第2の変形例に係る半導体パッケージの製造方法は、支持体が第3の支持層を有していない点を除き、図2~図23を用いて説明した第1の実施の形態に係る半導体パッケージの製造方法と同様である。従って、以下において、図2~図23に示す工程と共通する部分についての説明を省略する場合がある。始めに、図31に示す工程では、図2に示す工程と同様に、支持体50Bを準備する。ただし、第1の実施の形態の第2の変形例では、支持体50Bは、第1の支持層51、第2の支持層52が、積層されてなる。面50aを上面とすると、支持体50Bは、第2の支持層52上に第1の支持層51が積層されてなる。第1の実施の形態と同様に、第2の支持層52のエッチング速度に対する第1の支持層51のエッチング速度の比である選択比が高いことが好ましい。従って、以下では、Cuの金属板又は金属箔よりなる第1の支持層51、Niの金属板又は金属箔よりなる第2の支持層52が積層されてなる支持体50Bを準備する例について説明する。次いで、図32に示す工程では、図3、図4に示す工程と同様に、第1の支持層51に開口部51xを形成し、形成した開口部51x内に第2の支持層52を露出させる。そして、図5~図7に示す工程と同様に、第1の支持層51上に電極端子33を形成する。次いで、図33に示す工程では、図8に示す工程と同様に、開口部51x内に半導体チップ20を配置する。次いで、図34に示す工程では、図9~図19に示す工程と同様に、樹脂部30、第1配線層41、第1絶縁層43、第2配線層42、ソルダーレジスト層44を順次形成する。なお、図34に示す工程を行って得られた構造体は、図20に示す工程を行って得られた構造体と同一構造である。その後、図21、図22に示す工程と同様の工程を行って、支持体50Bの第2の支持層52、第1の支持層51を除去する。そして、図23に示す工程と同様の工程を行って、はんだボール45を搭載するとともに、はんだバンプ36を搭載する。更に、図23に示す構造体を例えばEの位置で切断して個片化する。これにより、図1に示す半導体パッケージ10が完成する。第2の実施の形態第2の実施の形態では、支持体の第1の支持層が残されている例を示す。第2の実施の形態において、第1の実施の形態と共通する部分についてはその説明を省略し、第1の実施の形態と異なる部分を中心に説明する。[第2の実施の形態に係る半導体パッケージの構造]図35は、第2の実施の形態に係る半導体パッケージを例示する断面図である。図35を参照するに、半導体パッケージ10Dは、本体部31の面31b上に、支持体50の第1の支持層51が残されている点が、図1に示す半導体パッケージ10と異なる。以下、半導体パッケージ10Dについて、半導体パッケージ10と同一構造部分については説明を省略し、半導体パッケージ10と異なる部分を中心に説明をする。半導体パッケージ10Dは、電極端子33、ビアホール30yが形成されていない点、及び、第1の支持層51を有する点を除いて、半導体パッケージ10と同一構造である。樹脂部30は、本体部31と、側壁部32とを有する。側壁部32は、半導体パッケージ10の側壁部32と同一構造である。本体部31は、面31bに電極端子33、ビアホール30yが形成されていない点を除いて、半導体パッケージ10の本体部31と同一構造である。第1の支持層51は、本体部31の面31bに、側壁部32に接するように形成されている。第1の支持層51は、後述する半導体パッケージの製造工程において、支持体50の第1の支持層51が除去されず、残ったものである。従って、第1の支持層51の本体部31に接する面と反対側の面51bと、半導体チップ20の背面20bとは、同一面を形成する。なお、第2の実施の形態でも、第1の実施の形態の第2の変形例と同様に、支持体として、第1の支持層、第2の支持層のみが積層されたものであってもよい。第2の実施の形態では、本体部の配線構造と反対側の面上に、支持体として第1の支持層を側壁部に接するように設ける。従って、半導体チップの周囲の領域で、樹脂部を薄型化できるとともに、半導体パッケージを補強することができる。[第2の実施の形態に係る半導体パッケージの製造方法]図36~図39は、第2の実施の形態に係る半導体パッケージの製造工程を例示する断面図である。図36~図39において、図35と同一部分については、同一符号を付し、その説明は省略する場合がある。また、図36~図39におけるEは、図39に示す工程の後、図39に示す構造体を切断する位置を示している。また、図36~図39では、図35と上下反転して表示されている。第2の実施の形態に係る半導体パッケージの製造方法は、電極端子33、ビアホール30yを形成しない点、及び、第1の支持層51を残す点を除き、図2~図23を用いて説明した第1の実施の形態に係る半導体パッケージの製造方法と同様である。従って、以下において、図2~図23に示す工程と共通する部分についての説明を省略する場合がある。始めに、図36に示す工程では、図2~図8に示す工程と同様に、支持体50を準備し、準備した支持体50の第1の支持層51に開口部51xを形成し、形成した開口部51x内に半導体チップ20を配置する。ただし、図36に示す工程では、図2~図8に示す工程のうち、図5~図7に示す工程を行わない。従って、支持体50上に電極端子33を形成しない。第2の実施の形態の製造工程では、第1の実施の形態と同様に、例えばCuの金属箔よりなる第1の支持層51、例えばNiの金属箔よりなる第2の支持層52、例えばCuの金属箔よりなる第3の支持層53よりなる支持体50を用いることができる。次いで、図37に示す工程では、図9~図19に示す工程と同様に、樹脂部30、第1配線層41、第1絶縁層43、第2配線層42、ソルダーレジスト層44を順次形成する。ただし、図9に示す工程と同様の工程では、ビアホール30xを形成するものの、ビアホール30yを形成しない。次いで、図38に示す工程では、図20、図21に示す工程と同様の工程を行って、支持体50の第3の支持層53、第2の支持層52を除去する。次いで、図39に示す工程では、図23に示す工程と同様の工程を行って、はんだボール45を搭載する。更に、図39に示す構造体を例えばEの位置で切断して個片化する。これにより、図35に示す半導体パッケージ10Dが完成する。第2の実施の形態でも、半導体パッケージの製造工程において、第1の支持層と第2の支持層とが積層されてなる支持体の第1の支持層に開口部を形成し、形成した開口部内に第2の支持層を露出させる。これにより、薄型化可能であるとともに、半導体チップを被覆するように形成される樹脂部の表面平坦性に優れた半導体パッケージが得られる。第3の実施の形態第3の実施の形態では、支持体が全て残されている例を示す。第3の実施の形態において、第2の実施の形態と共通する部分についてはその説明を省略し、第2の実施の形態と異なる部分を中心に説明する。[第3の実施の形態に係る半導体パッケージの構造]図40は、第3の実施の形態に係る半導体パッケージを例示する断面図である。図40を参照するに、半導体パッケージ10Eは、本体部31の面31b上に、第2の支持層52、第3の支持層53も残されている点が、図35に示す半導体パッケージ10Dと異なる。以下、半導体パッケージ10Eについて、半導体パッケージ10Dと同一構造部分については説明を省略し、半導体パッケージ10Dと異なる部分を中心に説明をする。半導体パッケージ10Eは、第2の支持層52及び第3の支持層53を有する点を除いて、半導体パッケージ10Dと同一構造である。第2の支持層52及び第3の支持層53は、第1の支持層51の本体部31と反対側の面51b上と、半導体チップ20の背面20b上とに、第2の支持層52、第3の支持層53の順に形成されている。第2の支持層52、第3の支持層53は、後述する半導体パッケージの製造工程において、それぞれ支持体50の第2の支持層52、第3の支持層53が除去されず、残ったものである。第2の実施の形態に係る半導体パッケージ10Dと同様に、Cuの金属箔よりなる第1の支持層51、Niの金属箔よりなる第2の支持層52、Cuの金属箔よりなる第3の支持層53が積層されてなる支持体50を用いることができる。なお、第3の実施の形態でも、第1の実施の形態の第2の変形例と同様に、支持体として、第1の支持層、第2の支持層のみが積層されたものであってもよい。第3の実施の形態では、第1の支持層の本体部と反対側の面上と、半導体チップの背面上とに、第2の支持層、第3の支持層を設ける。従って、半導体チップの周囲の領域で、樹脂部を薄型化できるとともに、半導体パッケージを更に補強することができる。例えば、第1の支持層51、第2の支持層52、第3の支持層53をめっきにより形成する場合、製造に要する時間が長くなる虞があるとともに、各層の厚さの面内ばらつきが増加する虞がある。一方、第3の実施の形態では、Cuの金属箔よりなる第1の支持層51、Niの金属箔よりなる第2の支持層52、Cuの金属箔よりなる第3の支持層53よりなる支持体50を準備する。Cuの金属箔及びNiの金属箔は、例えば圧延加工により、短時間で均一な厚さの層を容易に形成することができる。従って、半導体パッケージの製造時間を短縮できるとともに、樹脂部の表面平坦性を向上させることができる。[第3の実施の形態に係る半導体パッケージの製造方法]第3の実施の形態に係る半導体パッケージの製造方法は、図38、図39を除き、図36~図39を用いて説明した第2の実施の形態に係る半導体パッケージの製造方法と同様であり、同様の工程についての説明を省略する。第3の実施の形態では、図37に示す工程の後、図38、図39に示す工程に代え、図41に示す工程を行う。図41は、第3の実施の形態に係る半導体パッケージの製造工程を例示する断面図である。図41において、図40と同一部分については、同一符号を付し、その説明は省略する場合がある。また、図41におけるEは、図41に示す工程の後、図41に示す構造体を切断する位置を示している。また、図41では、図40と上下反転して表示されている。図41に示す工程では、図23に示す工程と同様の工程を行って、はんだボール45を搭載する。更に、図41に示す構造体を例えばEの位置で切断して個片化する。これにより、図40に示す半導体パッケージ10Eが完成する。第4の実施の形態第4の実施の形態では、第1の実施の形態に係る半導体パッケージ図1参照の他の製造方法の例を示す。第4の実施の形態において、第1の実施の形態と共通する部分についてはその説明を省略し、第1の実施の形態と異なる部分を中心に説明する。図42~図45は、第1の実施の形態に係る半導体パッケージの他の製造工程を例示する断面図である。図42~図45において、図1と同一部分については、同一符号を付し、その説明は省略する場合がある。また、図42~図45におけるEは、図45に示す工程の後、更に図22及び図23と同様の工程を実施し、その後、図23に相当する構造体を切断する位置を示している。また、図42~図45では、図1と上下反転して表示されている。第4の実施の形態に係る半導体パッケージの製造方法は、支持体50が支持体70に置換された点、支持体70の第2の支持層72を除去する方法が異なる点を除き、図2~図23を用いて説明した第1の実施の形態に係る半導体パッケージの製造方法と同様である。従って、以下において、図2~図23に示す工程と共通する部分についての説明を省略する場合がある。始めに、図42に示す工程では、支持体70を準備する。支持体70は、第1の支持層71、第2の支持層72、第3の支持層73が、一方の面70aから反対側の面70bに向かって、順次積層されてなる。すなわち、支持体70は、第1の支持層71が面70a側の最表層になるように、第1の支持層71、第2の支持層72、第3の支持層73が順次積層されてなる。面70aを上面、面70bを下面とすると、支持体70は、第3の支持層73上に第2の支持層72が積層されてなるとともに、第2の支持層72上に第1の支持層71が積層されてなる。第1の支持層71の材料としては、例えば銅Cuやその合金等の各種の金属を用いることができる。第2の支持層72の材料としては、例えばエポキシ系樹脂等の各種の樹脂材料を用いることができる。第3の支持層73の材料としては、例えば銅Cuやその合金等の各種の金属を用いることができる。但し、第3の支持層73の材料は、必ずしも第1の支持層71と同一の材質でなくてもよい。第1の支持層71の厚さT5、第2の支持層72の厚さT6、第3の支持層73の厚さT7は、特に限定されないが、T5を70μm、T6を30μm、T7を70μmとすることができる。支持体70の作製方法の一例を以下に示す。まず、例えば、銅箔からなる第3の支持層73上に、第2の支持層72となるBステージ状態半硬化状態のフィルム状エポキシ系樹脂をラミネートする。フィルム状エポキシ系樹脂としては、例えば、熱硬化性樹脂を用いることができる。そして、フィルム状エポキシ系樹脂上に銅箔からなる第1の支持層71を積層する。そして、フィルム状エポキシ系樹脂を加熱しながら第1の支持層71を第3の支持層73側に押圧してフィルム状エポキシ系樹脂を硬化させる。硬化したフィルム状エポキシ系樹脂が第2の支持層72となる。次いで、図3と同様な工程を実施後、図43に示す工程では、開口部54xの部分の第1の支持層71をエッチングにより除去し、第1の支持層71に開口部71xを形成する。開口部54xの部分の例えばCuよりなる第1の支持層71を、例えばアンモニア系のアルカリ性エッチング液を用いたエッチングにより除去することによって、第1の支持層71に開口部71xを形成し、形成した開口部71x内に第2の支持層72を露出させる。すなわち、開口部71xの底面に第2の支持層72を露出させる。この際、樹脂材料からなる第2の支持層72がエッチングストッパ層となるため、第1の支持層71のみが除去される。そのため、開口部71xの開口深さは、第1の支持層71の厚さT5に略等しくなり、開口部71xの開口深さの面内ばらつきを低減することができる。次いで、図5~図19と同様な工程を実施後、図44に示す工程では、支持体70の第3の支持層73を除去する。第3の支持層73が例えばCuよりなるときは、例えば塩化アンモニウム系等のアンモニア系アルカリ性エッチング液等を用いたエッチングにより除去することができる。この際、樹脂材料からなる第2の支持層72がエッチングストッパ層となるため、第3の支持層73のみが除去される。但し、第2配線層42がCuである場合には、第2配線層42をマスクする必要がある。この工程により、樹脂材料からなる第2の支持層72が最表層に露出する。次いで、図45に示す工程では、図44に示す支持体70の第2の支持層72を除去する。第2の支持層72は、例えば、機械的な研磨や研削、或いはウェットブラスト等の各種ブラスト処理等により除去することができる。次いで、図45に示す工程の後、図22及び図23と同様の工程を実施し、その後、図23に相当する構造体を例えばEの位置で切断して個片化する。これにより、図1に示す半導体パッケージ10が完成する。このように、金属材料が積層された構造の支持体に代えて、樹脂材料を介して金属材料が積層された構造の支持体を用いてもよい。なお、第4の実施の形態に関し、第1の実施の形態の第1の変形例、第1の実施の形態の第2の変形例、第2の実施の形態、第3の実施の形態のように変形をすることが可能である。この際、第1の実施の形態の第2の変形例のように変形する場合には、第2の支持層72の厚さを第4の実施の形態の場合よりも厚くしてもよい。以上、好ましい実施の形態について詳説したが、上述した実施の形態に制限されることはなく、特許請求の範囲に記載された範囲を逸脱することなく、上述した実施の形態に種々の変形及び置換を加えることができる。