"直流電源に接続されて第1の電圧が印加され、外部負荷に電力を供給する駆動回路と、前記駆動回路に流れる電流を、当該電流に相当する第2の電圧に変換して検出する電流検出回路と、前記第1の電圧が印加されたときの前記駆動回路に流れる電流の制限値に相当する基準電圧を生成し、前記第2の電圧と比較した結果に基いて、前記第1の電圧に応じた所望の電流で動作するよう前記駆動回路を制御する電流電圧制御部と、を備えたことを特徴とする電力制御装置。前記電流電圧制御部は、前記第1の電圧を基に前記基準電圧を生成して出力する基準電圧生成部と、前記第2の電圧が前記基準電圧より大きい場合に停止信号を出力するコンパレータと、前記停止信号を入力したときに、前記駆動回路による前記外部負荷への電力の供給を停止するよう制御する駆動回路制御部と、を備えたことを特徴とする請求項1に記載の電力制御装置。前記基準電圧生成部は、アナログ信号である前記第1の電圧を第1のデジタル値に変換するA/D変換器と、前記第1のデジタル値を、前記基準電圧に相当する第2のデジタル値に変換する基準電圧設定部と、前記第2のデジタル値を前記基準電圧であるアナログ信号に変換するD/A変換器と、を備えたことを特徴とする請求項2に記載の電力制御装置。前記基準電圧生成部は、前記第1の電圧と前記基準電圧との対応関係を示す所定の変換テーブルを格納した記憶部を備え、前記基準電圧設定部は、前記所定の変換テーブルに基き、前記第1のデジタル値を、前記基準電圧に相当する前記第2のデジタル値に変換する、ことを特徴とする請求項3に記載の電力制御装置。前記基準電圧生成部は、前記第1の電圧から前記基準電圧を所定の変換式によって算出する演算部を備え、前記基準電圧設定部は、前記演算部によって、前記第1のデジタル値を、前記基準電圧に相当する前記第2のデジタル値に変換する、ことを特徴とする請求項3に記載の電力制御装置。前記駆動回路は、インバータ回路であり、前記駆動回路制御部は、PWM信号を生成するPWM生成部と、前記PWM信号のデューティに応じて、前記インバータ回路に所定の駆動制御信号を出力する駆動制御部と、前記コンパレータからの前記停止信号を入力したときに前記PWM信号の前記駆動制御部への出力を遮断するスイッチ部と、を備えたことを特徴とする請求項2ないし請求項5のいずれか1項に記載の電力制御装置。特許文献1に記載の発明は、入力電流を制限し、過電流保護を行うには有効である。しかし、過電力保護を行うことはできないという課題を有している。特許文献2に記載の発明は、過電力保護が可能であるが、入力電圧がいかなる値であっても一定の電力で保護するように制御している。これにより、電圧が低いときには大電流が流れる虞があり、この大電流によって回路部品が損傷し、故障につながる虞がある。そこで、本発明は、駆動回路の過電流保護、過電圧保護、過電力保護を可能とする電力制御装置を提供することを課題とする。前記課題を解決するために、以下のように電力制御装置を構成した。すなわち、本発明の電力制御装置は、直流電源に接続されて第1の電圧が印加され、外部負荷に電力を供給する駆動回路と、この駆動回路に流れる電流を、当該電流に相当する第2の電圧に変換して検出する電流検出回路と、この駆動回路を制御する電流電圧制御部とを備えている。電流電圧制御部は、この第1の電圧が印加されたときの駆動回路に流れる電流の制限値に相当する基準電圧を生成して第2の電圧と比較した結果に基いて、第1の電圧に応じた所望の電流で動作するように駆動回路を制御することを特徴とする。その他の手段については、発明を実施するための形態のなかで説明する。本発明によれば、駆動回路の過電流保護、過電圧保護、過電力保護を可能とする電力制御装置を提供することができる。以降、本発明を実施するための形態を、図を参照して詳細に説明する。本実施形態の構成図1は、本実施形態に於ける電力制御装置10の概略を示す構成図である。電力制御装置10の全体構成電力制御装置10は、インバータ回路12駆動回路と、電流電圧制御部20と、入力電流検出回路21電流検出回路と、入力電圧検出回路22電圧検出回路とを有している。電力制御装置10は、モータ13外部負荷に電力を供給して駆動するものである。電力制御装置10の正極側入力端子は、直流電源11の正極側に接続され、電力制御装置10の負極側入力端子は、直流電源11の負極側に接続され、この正極側入力端子と負極側入力端子との間には、入力電圧Vccが印加される。電力制御装置10の2つの交流出力端子は、モータ13外部負荷に接続され、交流電圧が印加されることにより、駆動電力を供給して駆動する。直流電源11は、例えば定電圧源であり、電力制御装置10に所定の電圧を印加するものである。直流電源11の正極側は、インバータ回路12の正極側入力端子と入力電圧検出回路22の正極側入力端子とに接続されている。直流電源11の負極側は、入力電圧検出回路22の負極側入力端子に接続されていると共に、入力電流検出回路21を介してインバータ回路12の負極側入力端子に接続されている。直流電源11は、所定の電圧を、インバータ回路12の正極側入力端子と負極側入力端子との間、および、入力電圧検出回路22の正極側入力端子と負極側入力端子との間に印加する。インバータ回路12駆動回路は、モータ13外部負荷に交流電圧を印加することにより、駆動電力を供給するものである。インバータ回路12を構成する各要素は、後記するインバータ回路12の構成で説明する。インバータ回路12は、正極側入力端子が直流電源11の正極側に接続され、負極側入力端子が、入力電流検出回路21を介して直流電源11の負極側に接続され、この正極側入力端子と負極側入力端子との間に入力電圧Vcc第1の電圧が印加される。インバータ回路12は、4つの制御入力端子が電流電圧制御部20の出力端子に接続され、4つの制御入力端子に駆動制御信号が入力される。インバータ回路12は更に、2つの交流出力端子がモータ13外部負荷に接続され、モータ13外部負荷に交流電圧を印加することにより、駆動電力を供給する。入力電圧検出回路22は、後記するA/DAnalogtoDigital変換器32の最大許容電圧以下になるように、入力電圧Vccを入力電圧Vcc2に変換するものである。入力電圧検出回路22の正極側入力端子は直流電源11の正極側に接続され、入力電圧検出回路22の負極側入力端子は直流電源11の負極側に接続され、この正極側入力端子と負極側入力端子との間に印加されている入力電圧Vccを検出する。入力電圧検出回路22は更に、出力端子が電流電圧制御部20の一方の入力端子に接続され、入力電圧Vcc2を電流電圧制御部20に出力する。入力電圧検出回路22は、例えば、直流電源11の正極側と負極側との間に直列に接続された2つの抵抗からなる抵抗分圧回路であり、直流電源11の正極側と負極側との間の入力電圧Vccを、この入力電圧Vccに比例した入力電圧Vcc2に変換して出力するものである。入力電流検出回路21は、直流電源11の負極側とインバータ回路12の負極側との間に直列接続され、インバータ回路12に流れる入力電流Iinを検出するものである。入力電流検出回路21の2つの入力端子は、直流電源11の負極側とインバータ回路12の負極側との間に直列接続され、インバータ回路12に流れる入力電流Iinが2つの入力端子間を流れる。入力電流検出回路21の出力端子は、電流電圧制御部20の他方の入力端子に接続され、入力電流Iinに相当する電圧Vin2第2の電圧を検出して出力する。入力電流検出回路21は、例えば、直流電源11の負極側とインバータ回路12の負極側との間に直列に接続されたシャント抵抗である。ここで当該シャント抵抗の両端電圧差を、当該シャント抵抗の抵抗値で除算した値が、入力電流Iinとなる。すなわち、入力電流検出回路21は、インバータ回路12に流れる入力電流Iinを、この入力電流Iinに相当する電圧Vin2に変換して出力するものである。電流電圧制御部20は、所定の駆動制御信号を出力して、インバータ回路12の動作を制御するものであり、かつ、インバータ回路12に印加されている入力電圧Vccと、インバータ回路12に流れる入力電流Iinとに基いて、インバータ回路12の過電圧保護、過電流保護、過電力保護を行うものである。電流電圧制御部20を構成する各要素は、後記する電流電圧制御部20の構成で説明する。電流電圧制御部20の一方の入力側には、入力電圧検出回路22の出力端子が接続され、入力電圧Vccを分圧した入力電圧Vcc2が印加される。電流電圧制御部20の他方の入力側には、入力電流検出回路21の出力端子が接続され、入力電流Iinに相当する電圧Vin2が印加される。電流電圧制御部20の4つの出力端子は、インバータ回路12の4つの制御端子に接続され、この入力電圧Vccに応じた所望の電流以下で動作するように、インバータ回路12を制御する所定の駆動制御信号を出力する。モータ13外部負荷は、インバータ回路12駆動回路によって駆動されるものである。モータ13は、インバータ回路12の2つの交流出力端子が接続され、この交流出力端子に印加されている交流電圧によって、駆動電力が供給されて駆動する。インバータ回路12の構成インバータ回路12は、4つのスイッチング素子Q1~Q4を有している。各スイッチング素子Q1~Q4は、例えばFETFieldEffectTransistorであり、制御端子であるゲート端子にHレベルまたはLレベル信号が印加されることにより、2つの入力端子であるドレイン端子とソース端子との間の導通を制御するものである。スイッチング素子Q1~Q4は更に、各制御端子に印加された所定の駆動制御信号によって、それぞれスイッチング動作を行い、交流出力端子に接続されているモータ13負荷に、交流電圧を印加して駆動するものである。スイッチング素子Q1,Q2を直列接続した第1のスイッチングレッグと、スイッチング素子Q3,Q4を直列接続した第2のスイッチングレッグは、インバータ回路12の正極入力端子と負極入力端子との間に、それぞれ並列に接続されている。各スイッチング素子Q1~Q4の制御端子は、それぞれ電流電圧制御部20の4つの出力端子と接続され、所定の駆動制御信号が入力される。更に、スイッチング素子Q1,Q2間のノードと、スイッチング素子Q3,Q4間のノードとは、インバータ回路12の2つの交流出力端子であり、それぞれモータ13に接続され、このモータ13に交流電圧を印加する。電流電圧制御部20の構成電流電圧制御部20は、基準電圧生成部30と、コンパレータ41と、インバータ回路制御部40と、抵抗R1とを有している。基準電圧生成部30は、入力電圧Vccを分圧した入力電圧Vcc2を基に、基準電圧Vrefを生成して出力するものである。ここで基準電圧Vrefとは、入力電圧Vccに応じて制御される入力電流Iinの最大値に相当する電圧値である。基準電圧生成部30を構成する各要素は、後記する基準電圧生成部30の構成で説明する。基準電圧生成部30には、入力電圧検出回路22の出力端子が接続され、入力電圧Vcc2が入力される。基準電圧生成部30の出力端子は、コンパレータ41の非反転入力端子に接続され、基準電圧Vrefを出力する。コンパレータ41は、反転入力端子に印加された電圧Vin2が、非反転入力端子に印加された基準電圧Vrefよりも大きい場合には、出力端子からLレベル信号停止信号を出力してインバータ回路制御部40を停止させ、それ以外の場合には、Hレベル信号を出力するものである。すなわち、コンパレータ41は、基準電圧Vrefと電圧Vin2とを比較し、電圧Vin2が基準電圧Vrefより大きい場合に、Lレベル信号停止信号を出力するものである。コンパレータ41には、非反転入力端子に基準電圧生成部30の出力端子が接続されて基準電圧Vrefが印加され、反転入力端子に入力電流検出回路21の出力端子が接続されて電圧Vin2が印加される。コンパレータ41の出力端子は、インバータ回路制御部40に接続され、所定条件に基いて停止信号を出力する。更に、コンパレータ41の非反転入力端子と出力端子との間には、抵抗R1が接続されている。コンパレータ41は、抵抗R1によってシュミットトリガ動作を行い、反転入力端子に印加された電圧Vin2と非反転入力端子に印加された基準電圧Vrefとが近接しているとき、出力される信号が頻繁にHレベルからLレベル停止信号に変化することを抑止する。インバータ回路制御部40は、コンパレータ41がLレベル信号停止信号を入力したときに、インバータ回路12によるモータ13への電力の供給を停止するよう制御するものである。インバータ回路制御部40を構成する各要素は、後記するインバータ回路制御部40の構成で説明する。インバータ回路制御部40は、入力端子がコンパレータ41の出力端子に接続されて、所定条件に基いて停止信号が入力される。インバータ回路制御部40の4つの出力端子は、インバータ回路12の制御端子に接続され、所定の駆動制御信号を出力する。基準電圧生成部30の構成基準電圧生成部30は、記憶部31と、A/DAnalogtoDigital変換器32と、基準電圧設定部33と、D/ADigitaltoAnalog変換器34とを有している。記憶部31は、例えばROMReadOnlyMemory、RAMRandomAccessMemoryなどであり、入力電圧Vcc2に基いて基準電圧Vrefを生成するための両者の対応関係を示す所定の変換テーブルを格納しているものである。記憶部31は、基準電圧設定部33から読み取り可能に接続されている。A/D変換器32は、アナログ信号である入力電圧Vcc2を第1のデジタル値に変換するものである。基準電圧生成部30の入力側は、当該A/D変換器32の入力側であり、入力電圧検出回路22の出力端子が接続され、入力電圧Vcc2が印加される。A/D変換器32の出力側には、基準電圧設定部33が接続され、入力電圧Vccを分圧した入力電圧Vcc2に相当する第1のデジタル値を出力する。すなわち、A/D変換器32は、入力電圧Vccに相当する第1のデジタル値を出力する。基準電圧設定部33は、記憶部31が格納している所定の変換テーブルに基き、入力電圧Vcc2に相当する第1のデジタル値を、基準電圧Vrefに相当する第2のデジタル値に変換するものである。入力電圧Vccと入力電圧Vcc2とは比例しているので、この第1のデジタル値は実質的に入力電圧Vccにも相当するものである。基準電圧設定部33の入力側には、A/D変換器32の出力側が接続され、第1のデジタル値が入力される。基準電圧設定部33の出力側には、D/A変換器34の入力側が接続され、第2のデジタル値が出力される。更に基準電圧設定部33には、記憶部31が読み取り可能に接続されている。D/A変換器34は、入力された第2のデジタル値を、アナログ電圧信号である基準電圧Vrefに変換して、出力端子から出力するものである。D/A変換器34の入力側には、基準電圧設定部33の出力側が接続され、第2のデジタル値が入力される。D/A変換器34の出力端子は、この基準電圧生成部30の出力側であり、コンパレータ41の非反転入力端子が接続され、基準電圧Vrefを出力する。インバータ回路制御部40の構成インバータ回路制御部40は、PWMPulseWidthModulation生成部42と、スイッチング素子Q5スイッチ部と、駆動制御部44とを有している。PWM生成部42は、所定のデューティを有するPWM信号を生成して出力するものである。PWM生成部42の出力側は、スイッチング素子Q5の入力端子に接続され、PWM信号を出力する。スイッチング素子Q5は、例えばFETFieldEffectTransistorであり、制御端子であるゲート端子にLレベル信号停止信号が印加されたとき、入力端子であるソース端子と出力端子であるドレイン端子との間の導通を遮断するものである。スイッチング素子Q5は、入力端子がPWM生成部42の出力側に接続され、PWM信号が入力される。スイッチング素子Q5の制御端子は、コンパレータ41の出力端子に接続され、停止信号が入力される。スイッチング素子Q5の出力端子は、駆動制御部44に接続され、制御端子に停止信号が入力されていないときにPWM信号を出力する。駆動制御部44は、入力されたPWM信号によって、インバータ回路12の4つの制御端子に、それぞれ所定の駆動制御信号を出力するものである。駆動制御部44は、インバータ回路12が当該PWM信号のデューティに基づく交流電圧を出力するように、所定の駆動制御信号のパターンを決定し、インバータ回路12に出力する。すなわち、PWM信号のデューティに応じた所定の駆動制御信号のパターンを、インバータ回路12に出力するものである。駆動制御部44の入力端子は、スイッチング素子Q5の出力端子に接続され、PWM信号が入力される。駆動制御部44の4つの出力端子は、それぞれインバータ回路12の4つの制御端子に接続され、所定の駆動制御信号を出力する。本実施形態の動作図1を基に、電力制御装置10の動作を説明する。電力制御装置10は、直流電源11の正極側と負極側との間の入力電圧Vccを、入力電圧検出回路22によって入力電圧Vccに比例した入力電圧Vcc2に分圧して、基準電圧生成部30に出力する。基準電圧生成部30は、この入力電圧Vcc2を、入力電圧Vcc2に応じた入力電流Iinの制限値最大値に相当する電圧である基準電圧Vrefに変換して、コンパレータ41の非反転入力端子に出力する。一方、電力制御装置10は、入力電流検出回路21によって、直流電源11に流れる入力電流Iinを、入力電流Iinに相当する電圧Vin2に高速に変換し、コンパレータ41の反転入力端子に出力する。電力制御装置10は、コンパレータ41によって、基準電圧Vrefと電圧Vin2とを比較し、電圧Vin2が基準電圧Vrefより大きい場合には、Lレベルの停止信号をインバータ回路制御部40に出力する。電力制御装置10は、インバータ回路制御部40によって、コンパレータ41からLレベルの停止信号が入力されたとき、インバータ回路12の負荷駆動動作を停止させる。これにより、モータ13は駆動を停止する。コンパレータ41からLレベルの停止信号が出力されると、スイッチング素子Q5がオフ状態となる。PWM生成部42が出力するPWM信号は、スイッチング素子Q5によって遮断され、駆動制御部44に入力されなくなる。駆動制御部44は、PWM信号が入力されなくなると、インバータ回路12への駆動制御信号の出力を停止し、代わりに、全てのスイッチング素子Q1~Q4の導通を遮断する信号を出力する。インバータ回路12は、スイッチング素子Q1~Q4のオンオフ制御を停止し、モータ13には駆動電力が供給されなくなる。通常動作のとき、すなわち、入力電流Iinに相当する電圧Vin2が基準電圧Vref以下のときには、コンパレータ41の出力端子から、Hレベルの信号が出力される。コンパレータ41の出力信号は、Lレベルがアクティブなので、このときには停止信号が出力されていない。スイッチング素子Q5の制御端子には、コンパレータ41の出力信号であるHレベルが印加されてオン状態となる。このとき、PWM生成部42が出力するPWM信号は、スイッチング素子Q5を介して駆動制御部44に入力される。駆動制御部44は、PWM信号のデューティに基き、インバータ回路12のスイッチング素子Q1~Q4をオンオフ制御し、モータ13には駆動電力が供給される。なお、本実施形態の電力制御装置10では、入力電流Iinに相当する電圧Vin2と基準電圧Vrefとが近接しているときの不安定な切替動作スイッチング動作を抑止するため、コンパレータ41に抵抗R1を付加してヒステリシスを持たせ、シュミットトリガ動作を行わせている。すなわち、コンパレータ41は、Lレベル信号が出力されているときは、基準電圧Vrefをマイナス方向に微調整し、Hレベルの信号が出力されているときは、基準電圧Vrefをプラス方向に微調整する。図2は、本実施形態に於ける基準電圧生成部30の詳細な動作を示すフローチャートである。処理を開始すると、ステップS10に於いて、A/D変換器32は、入力電圧検出回路22を介して、インバータ回路12に印加されている入力電圧Vccを取得する。実際には、入力電圧Vccを分圧した入力電圧Vcc2アナログ信号を取得する。ステップS11に於いて、A/D変換器32は、アナログ信号である入力電圧Vcc2を第1のデジタル値に変換する。ステップS12に於いて、基準電圧設定部33は、記憶部31が格納する所定の変換テーブルに基づき、第1のデジタル値を、基準電圧Vrefに相当する第2のデジタル値に変換する。ステップS13に於いて、基準電圧設定部33は、第2のデジタル値を、D/A変換器34により基準電圧Vrefアナログ信号に変換する。ステップS14に於いて、D/A変換器34は、基準電圧Vrefアナログ信号をコンパレータ41の非反転入力端子に出力する。ステップS14の処理が終了すると、ステップS10の処理に戻り、以降、ステップS10~S14の処理を繰り返す。基準電圧生成部30は、例えば、マイクロコンピュータによって構成することにより、ソフトウェアによって、ステップS10~S14の処理を行うことができる。このとき、記憶部31に複数の所定の変換テーブルを格納し、基準電圧生成部30は、例えば、通常モードと省エネモードのような装置の動作モードに応じて、これら複数の所定の変換テーブルを切り替える。これにより、基準電圧生成部30は、所望のパターンによる過電流保護と過電圧保護と過電力保護とを行って回路素子の破壊を抑止することができ、または/および、過電力保護による省エネ動作を行わせることができる。図3は、本実施形態に於ける入力電圧Vccと入力電流制限値Imaxとの関係を示すグラフである。横軸は入力電圧Vccを示し、縦軸は入力電流制限値Imaxを示している。破線Aは、比較例に於ける過電力保護を行ったときの入力電圧Vccと入力電流制限値Imaxとの関係を示している。この比較例では、所定消費電力を超えないように、入力電圧Vccの変化に応じて、入力電流制限値Imaxを変更している。このとき、入力電圧Vccと入力電流制限値Imaxとは、反比例の関係となる。入力電圧Vccの値が小さいときには、入力電流制限値Imaxは大きな値となる。そのため、インバータ回路12またはモータ13の故障を引き起こす虞がある。実線Bは、本実施形態に於ける過電力保護を行ったときの入力電圧Vccと入力電流制限値Imaxとの関係を示している。入力電圧Vccが0~V1[V]のとき、一定の電流I2で制限している。入力電圧VccがV1~V2[V]のとき、一定の電流I1で制限している。例えば、最大電力を350[W]に制限したい場合で、V1=50[V]、V2=70[V]のとき、入力電圧Vccが0~50[V]の範囲では、入力電流制限値ImaxはI2=7[A]となる。入力電圧Vccが50~70[V]の範囲では、入力電流制限値ImaxはI1=5[A]となる。入力電流制限値Imaxは、所定消費電力である350[W]を超えず、かつ、インバータ回路12またはモータ13の電流制限値を反映した値に決定でき、過電力保護と過電流保護とを同時に行える。本実施形態の効果以上説明した本実施形態では、次のA~Eのような効果がある。A本実施形態の電力制御装置10では、簡易的で安価な回路構成でありながら、入力電圧Vccに応じて入力電流Iinを制限し、入力電圧Vccに応じて所望の最大電力に制限するように設定することができる。これにより、低い入力電圧Vccのときでも大きな入力電流Iinが流れないように制御できるので、過電流による回路故障を回避する過電流保護機能を実現することができる。B本実施形態の電力制御装置10では、検出された入力電圧Vccによって電流制限の基準電圧Vrefが決定される。これにより、電源電圧が変動した場合でも、柔軟に過電流保護を行うことができる。C本実施形態の電力制御装置10では、入力電圧Vccに応じて入力電流Iinを制限し、よって所定の消費電力になるように制御することができる。これにより、不要な電力の消費を避ける省エネ機能を実現することができる。D本実施形態の電力制御装置10を、モータ13を駆動する装置、例えば、エアコン、扇風機などに適用し、電流電圧制御部20などによる電流と電圧電力に応じて動作をオン/オフする電力制御機能を実装し、所定の省エネモードのときに、当該電力制御機能をオンすることにより、容易に省エネモードの機能を実現することができる。E本実施形態の電力制御装置10では、定電圧源である直流電源11から供給される入力電圧Vccの時間的変動は、入力電流Iinの時間的変動に比べて緩やかであることが多い。この緩やかに変動するアナログ値である入力電圧Vccに基いて、基準電圧生成部30により、いったんデジタル値に変換し、デジタル処理を経由してアナログ値である基準電圧Vrefを出力している。デジタル値への変換と処理には所定の遅延が伴うが、入力電圧Vccの時間的変動は緩やかであるため問題とはならない。これにより、時間的変動が大きい入力電流Iinはアナログ回路で検出して相当する電圧Vin2に変換し、この電圧Vin2と基準電圧Vrefとをアナログ回路で比較を行う簡単な回路構成で、高速に過電流保護と過電力保護とを実現することができる。また、アナログ値である入力電圧Vccをデジタル値にいったん変換してからロジック処理により入力電圧Vccに応じた基準電圧Vrefに相当するデジタル値に変換するようにしているため、基準電圧Vrefの設定の自由度を高くすることができるとともに、変換テーブルを容易に作成/変更することができる。変形例本発明は、上記実施形態に限定されることなく、本発明の趣旨を逸脱しない範囲で、変更実施が可能である。この利用形態や変形例としては、例えば、次のa~fのようなものがある。a本発明の電力制御に係る入力電圧Vccと入力電流制限値Imaxとの関係は、図3に限定されるものではなく、例えば、後記する図4に示すように、必要に応じて、さまざまな過電流保護、過電圧保護、過電力保護の組み合わせを行い、回路素子の破壊を抑止することができる。図4a~cは、変形例に於ける入力電圧Vccと入力電流制限値Imaxとの関係を示すグラフである。それぞれ横軸は入力電圧Vccを示し、縦軸は入力電流制限値Imaxを示している。変形例に於ける電力制御装置は、図1に示す上記実施形態に於ける電力制御装置10と同様の構成を有し、記憶部31には、上記実施形態とは異なる所定の変換テーブルが格納されている。図4a~cの破線Aは、図3の破線Aと同様に、過電力保護を行ったときの入力電圧Vccと入力電流制限値Imaxとの関係を示している。図4aの実線B1は、入力電圧VccがV3以下のときには所定の過電流制御を行い、入力電圧VccがV3を超えているときには過電力保護を行う例を示している。これにより、変形例の電力制御装置は、過電流保護と過電力保護とを行って回路素子の破壊を抑止することができ、または/および、過電力保護機能を利用した省エネ動作を行わせることができる。図4bの実線B2は、入力電圧VccがV3以下のときには所定の過電流制御を行い、入力電圧VccがV3~V4のときには過電力制御を行い、入力電圧VccがV4を超えているときには所定の過電圧制御を行う例である。これにより、変形例の電力制御装置は、過電流保護と過電圧保護と過電力保護とを行って回路素子の破壊を抑止することができ、または/および、過電力保護による省エネ動作を行わせることができる。図4cの実線B3は、入力電圧VccがV6以下のときには入力電流制限値ImaxをI2として過電流制御を行い、入力電圧VccがV6を超えているときには過電力制御を行う例である。これにより、変形例の電力制御装置は、過電流保護と過電力保護とを行って回路素子の破壊を抑止することができ、または/および、過電力保護による省エネ動作を行わせることができる。b上記実施形態では、インバータ回路12に接続される負荷は、モータ13である。しかし、これに限定されず、例えば電源などに用いられる電子負荷であってもよい。c図1に示す上記実施形態の電力制御装置10では、スイッチング素子Q5によりPWM信号のスイッチング動作を行っている。しかし、これに限られず、同様な機能を有する回路または素子を用いてもよい。d図1に示す上記実施形態の基準電圧生成部30は、記憶部31によって第1のデジタル値を、基準電圧Vrefに相当する第2のデジタル値に変換するように構成されている。しかし、これに限られず、記憶部31の代わりに演算部を設け、この演算部が所定の変換式を用いた演算を行うことによって、第1のデジタル値を、基準電圧Vrefに相当する第2のデジタル値に変換するように構成してもよい。これにより、記憶部31の記憶容量を使用することなく、基準電圧Vrefに相当する第2のデジタル値への変換が可能である。e図1に示す上記実施形態の入力電圧検出回路22は、抵抗分圧回路によって、入力電圧Vccを入力電圧Vcc2に変換してA/D変換器32に出力している。しかし、これに限られず、入力電圧Vccが、A/D変換器32の最大許容電圧以下であったならば、この入力電圧検出回路22を設けず、A/D変換器32の入力端子を、直接に直流電源11の正極側またはインバータ回路12の正極側入力端子に接続してもよい。f図1に示す上記実施形態の入力電圧検出回路22は、単一の所定の変換テーブルによって入力電圧Vcc2を基準電圧Vrefに変換している。しかし、これに限られず、当該電力制御装置10が適用されている装置の動作モードに応じて、複数の所定の変換テーブルのいずれかに切り替えるように構成してもよい。これにより、変形例の電力制御装置は、装置の動作モードに応じた過電流保護と過電圧保護と過電力保護とを行って回路素子の破壊を抑止することができ、または/および、装置の動作モードに応じた過電力保護による省エネ動作を行わせることができる。"