"原稿を露光手段によって露光し、その原稿からの反射光を画像信号に変換して1主走査ライン毎に出力する光電変換手段を用いて前記原稿の画像を読み取る画像読取装置であって、増幅手段を有し、前記光電変換手段からの画像信号をサンプリングして、前記増幅手段によって必要なレベルに増幅するアナログ的な処理を施すアナログ信号処理手段と、該アナログ信号処理手段からのアナログ画像信号をデジタル画像信号に変換するA/D変換手段と、所定位置に配置されている白基準板を前記露光手段によって露光し、その白基準板からの反射光を画像信号に変換して前記1主走査ライン毎に出力する前記光電変換手段を用いて前記白基準板を読み取り、前記増幅手段のゲイン設定値を前記1主走査ライン内で順次切り替えることによって得られるデジタル画像信号に基づいて、前記増幅手段の最適なゲイン設定値を算出する最適ゲイン設定値算出手段とを設けたことを特徴とする画像読取装置。請求項1に記載の画像読取装置において、前記増幅手段のゲイン設定値を前記1主走査ライン内で順次切り替えることによって得られるデジタル画像信号を、前記増幅手段の所定のゲイン設定値で前記白基準板を読み取った際のデジタル画像信号を用いて正規化する正規化手段を設けたことを特徴とする画像読取装置。請求項1又は2に記載の画像読取装置において、前記増幅手段のゲイン設定値と前記最適なゲイン設定値との関係を示すゲインテーブルを作成するゲインテーブル作成手段を設けたことを特徴とする画像読取装置。前記ゲインテーブルは、不揮発性記憶手段に保持されていることを特徴とする請求項3に記載の画像読取装置。前記ゲインテーブル生成手段は、外部からの操作によって前記ゲインテーブルを作成することを特徴とする請求項3又は4に記載の画像読取装置。前記請求項1乃至5のいずれか一項に記載の画像読取装置を備え、該画像読取装置によって読み取られた画像データに基づいて画像形成処理を行うことを特徴とする画像形成装置。しかしながら、従来の画像読取装置では、ゲイン値をゲイン設定コードの最小値から1ずつインクリメントして設定しつつ、画素レベルのピーク値のレベル判定を行っている。また、ゲイン値の設定変更は1主走査ラインに1回行っているので、ゲイン調整はゲイン値の設定回数×平均化ライン数もかかることになり、調整時間が長くなっていて、電源投入時や省エネ復帰時のユーザのウエイト時間削減が望まれる今日では、この調整時間の長さが課題となっていた。また、理論値を元に演算で最適なゲイン値を算出してゲイン調整を行う方法もあるが、プログラマブルゲインアンプのようなアナログ増幅回路では、固体による増幅率の固体バラツキが大きく、設定されるゲイン値ゲイン設定値と実際の増幅率の直線性、単調性が確保されていない場合がある。その場合、単に理論値からの演算で最適なゲイン値を求めてしまうと、目標値付近で調整結果が振動してしまい、正しい調整が行うことができないケースが発生する。この発明は、上記の点に鑑みてなされたものであり、アナログ信号処理手段内の増幅手段の最適なゲイン設定値を短時間で得られるようにすることを目的とする。この発明は、上記の目的を達成するため、以下に示す画像読取装置および画像形成装置を提供する。この発明による画像読取装置は、原稿を露光手段によって露光し、その原稿からの反射光を画像信号に変換して1主走査ライン毎に出力する光電変換手段を用いて上記原稿の画像を読み取る画像読取装置であって、以下に示すようにしたことを特徴とする。すなわち、増幅手段を有し、上記光電変換手段からの上記画像信号をサンプリングして、上記増幅手段によって必要なレベルに増幅するアナログ的な処理を施すアナログ信号処理手段と、そのアナログ信号処理手段からのアナログ画像信号をデジタル画像信号に変換するA/D変換手段とを設けている。また、所定位置に配置されている白基準板を上記露光手段によって露光し、その白基準板からの反射光を画像信号に変換して上記1主走査ライン毎に出力する上記光電変換手段を用いて上記白基準板を読み取り、上記増幅手段のゲイン設定値を上記1主走査ライン内で順次切り替えることによって得られるデジタル画像信号に基づいて、上記増幅手段の最適なゲイン設定値を算出する最適ゲイン設定値算出手段も設けたものである。この発明によれば、画像読取装置が、白基準板を露光手段によって露光し、その白基準板からの反射光を画像信号に変換して1主走査ライン毎に出力する光電変換手段を用いて白基準板を読み取り、アナログ信号処理手段内の増幅手段のゲイン設定値を1主走査ライン内で順次切り替えることによって得られるデジタル画像信号に基づいて、上記増幅手段の最適なゲイン設定値を算出することにより、アナログ信号処理手段内の増幅手段の最適なゲイン設定値を短時間で得ることができる。以下、この発明を実施するための形態を図面に基づいて具体的に説明する。図1はこの発明の一実施形態である画像読取装置における制御系の主要部の構成例を示すブロック図、図2はそのCCDの出力からデジタル画像信号を得るまでのセンサボードおよび画像処理部の構成例を示すブロック図であり、図10と対応する部分には同一符号を付してそれらの説明のほとんどを省略する。なお、画像読取装置の光学系の概略構成は図9と同じであるため、その図9を再び使用するものとする。この実施形態の画像読取装置1は、図1に示すように、センサボード13と、画像処理部14と、CPU50と、インタフェースI/F部60と、操作部70とを備えている。センサボード13は、LED光源4およびI/F部27の他に、図2にも示すように、CCD10、コンデンサ16、アナログ信号処理部AFE17、I/F部18、発振器OSC19、およびタイミング信号発生回路部TG20を備えている。それらのうち、AFE17のみが図10に示したものと内部構成が異なる。I/F部27は、CPUI/Fであり、AFE17およびTG20とCPU50との通信を制御する。画像処理部14は、I/F部21、画像処理ブロック41、およびI/F部42を備えている。それらのうち、画像処理ブロック41は、図2に示すライン間補正回路部22、画素平均化ピーク検出回路部23、シェーディング補正回路部24、γ補正回路部25、およびゲインテーブル部26を構成している。I/F部42は、CPUI/Fであり、画像処理ブロック41内の各部とCPU50との通信を制御する。ゲインテーブル部26は、後述するゲインテーブルの作成を行う。CPU50は、画像読取装置1全体を統括的に制御するマイクロコンピュータであり、中央演算装置CPUと、中央演算装置が実行するプログラムを含む各種データを記憶しているROMと、データを一時的に記憶するRAMと、装置の電源のオン/オフに関係なくデータを記憶保持する不揮発性メモリとを備えている。I/F部60は、CPUI/Fであり、CPU50と操作部70との通信を制御する。操作部70は、各種情報を入力するための入力部と、各種情報を表示する表示部とからなる。図3は図2のAFE17の構成例を示す回路図であり、図11と対応する部分には同一符号を付してそれらの説明のほとんどを省略する。AFE17は、図3に示すように、図11に示したものにゲイン切替回路38を追加したものである。以上のように構成された画像読取装置1では、CPU50が、センサボード13内のAFE17およびタイミング信号発生回路部TG20、画像処理部14内のライン間補正回路部22,画素平均化ピーク検出回路部23,シェーディング補正回路部24,ゲインテーブル26等を制御することにより、最適ゲイン設定値算出手段およびゲインテーブル作成手段としての機能を果す。また、シェーディング補正回路部24が正規化手段としての機能を果す。そこで、それらの機能について具体的に説明する。画像読取装置1では、電源投入直後に、CPU50がI/F部27を介してセンサボード13内の各回路部の動作状態を決めるレジスタ設定を行うが、その一つにR,G,B毎に図3の増幅回路PGA33の増幅率を決定するゲイン調整がある。このゲイン調整の狙いは、A/D変換回路ADC34の入力ダイナミックレンジをできるだけ広く使えるように、サンプルホールド回路SH32の出力を増幅することにある。但し、ノイズや図9のLED光源4の光量変動が生じてもA/D変換回路34の出力がフルスケール1023を取らない増幅率に設定する必要がある。1023を出力するということは、画像データがA/D変換回路34で飽和していることを意味する。以下、図4~図6を参照してゲイン調整の手順を示す。図4は、図3の増幅回路PGA33のゲイン設定コードゲイン値に対応するを0にした場合におけるシェーディングデータ生成の説明に供する説明図である。図5は、増幅回路33のゲイン設定コードを0にした場合におけるゲインテーブル作成の説明に供する説明図である。図6は、増幅回路33のゲイン設定コードを0にした場合におけるゲイン調整の説明に供する説明図である。図1のCPU50は、まず、I/F部27を介して増幅回路33にゲイン値を対応するゲイン設定コードデジタルコードにより4ビットつまり0~15の範囲内で設定可能とした場合、増幅回路33には最初に最低ゲイン値としてゲイン設定コード0を設定する。なお、最低ゲイン値以外のゲイン値を対応するゲイン設定コードで設定することも可能である。そして、その状態で図9の白基準板12を露光してその読み取りを実施する。白基準板12の読み取り時には、例えば図4のaに示すように、主走査同期信号に同期して、CCD10から1ライン毎の出力が行われる。そして、その出力により生成されるデジタル画像信号のうち、主走査同期信号がハイレベルHの期間内の有効画素期間にあるデジタル画像信号が、有効画素を示すデジタル画像信号有効画素信号となる。この有効画素信号は、例えば図4のbに示すように、ゲイン設定コード0の設定時、つまり最低ゲイン値の設定時に、ノイズが混入された波形となる。そして、CPU50は、I/F部42を介して図2のシェーディング補正回路部24により、例えば図4のcに示すように、複数ラインこの例では16ライン分の主走査読み取り結果デジタル画像信号の画素レベルを平均化させてノイズ除去を実施させ、シェーディングデータとして記憶手段である内部メモリに記憶保持させる。但し、シェーディングデータとして保持させる範囲は、有効画素領域に相当するもののみである。次に、I/F部27経由で図3のレジスタ部37内の値レジスタ値を書き換えることにより、ゲイン切替回路38によって増幅回路33のゲイン設定値つまり対応するゲイン設定コードの切り替えを行わせる。但し、通常動作時には、予め定められたある固定のゲイン設定値にする。ゲイン調整時には、ゲイン切替回路38に次のような動作を行わせる。ゲイン切替回路38は、画素をカウント計測するカウンタ機能を有するロジック回路であり、主走査同期信号に同期して、有効画素期間中に全てのゲイン設定を均等期間設けつつ、切り替わるモードに移る。つまり、主走査同期信号を受けて、有効画素開始までウエイトし、そこから500画素カウントする毎にゲイン設定コードを一つずつ増やす。これにより、例えば図5のbに示すように、同図のaに示す有効画素期間内の8000画素に対して、各ゲイン設定値にそれぞれ対応する各ゲイン設定コード0~15が均等に500画素毎に切り替わり、それに応じてデジタル画像信号有効画素信号の画素レベルが増幅されるようになる。なお、図5のbに示すグラフは、画素平均化ピーク検出回路23において、16ライン分のデジタル画像信号の画素レベルに対して平均化処理が施された後のものを示している。シェーディング補正回路部24は、1主走査ライン中にゲイン設定値が16段階に切り替えられたデジタル画像信号が入力されると、そのデジタル画像信号を前述の最低ゲイン値に対応するゲイン設定コード0の設定による増幅率で増幅して生成したシェーディングデータで正規化するシェーディング補正を行う。このとき、次式を用いて演算する。シェーディング後原稿読取データ=原稿読取データ-黒基準画像データ/シェーディングデータ-黒基準画像データ×1023ここで、原稿読取データ,シェーディング後原稿読取データ,黒基準画像データについて説明しておく。原稿読取データは、画像処理部14に入力されるデジタル画像信号に相当する。シェーディング後原稿読取データは、シェーディング補正回路部24によってシェーディング補正がなされた後のデジタル画像信号に相当する。黒基準画像データは、実際にはその画素レベルの平均値であり、有効画素期間以外のOPBオプティカルブラック画素期間あるいは空転送画素期間のデジタル画像信号の画素レベルの平均値に相当する。これらの画素レベルの平均値は、レベル的にも等しいので、問題はない。OPB画素は、画素フォトダイオードが物理的に存在するが、光学的にマスクされている画素である。空転送画素は、画素が物理的に存在しないが、CPU50によるタイミング信号発生回路部20の制御によって、1主走査ライン中の転送クロック数を有効画素数より多くする。それにより、その分だけ、有効画素期間のデジタル画像信号が出力された後に、暗時のデジタル画像信号と同等レベルのデジタル画像信号が出力され続ける。この出力期間を、空転送画素期間という。通常、この実施形態のような画像読取装置の出力デジタル画像信号の暗時レベルを、0とはせずに、ある程度のオフセットを加えている。これは、暗時レベルに含まれるノイズ成分も含めて0側に飽和させたくないためである。よって、例えば前述の16段階の各ゲイン設定コード設定時の500画素毎のデジタル画像信号の画素レベルの平均値などは、黒基準画像データに相当するオフセットを加えていることになる。したがって、シェーディング補正前に黒基準画像データの画素レベルの平均値を生成して、原稿読取データの各画素レベルから減算する必要があり、それを上記のシェーディング補正後原稿読取データの計算式に反映させている。その計算式を用いることにより、1主走査ライン中にゲイン設定値を16段階に切り替えたデジタル画像信号は、光量の主走査ムラ配光ムラが補正されて、図5のcに示すように階段状の出力変化となる。CPU50は、次にゲインテーブル部26に以下に示す演算を含むゲインテーブルの作成を行わせる。ゲインテーブル部26は、図5のdに示すように、シェーディング補正回路部24によってシェーディング補正がなされた16段階の各ゲイン値をゲイン設定コードで順次切り替えて設定した時における500画素毎のデジタル画像信号有効画素信号の画素レベルの平均値AV_g0~AV_g15を算出する。そして、増幅回路33に設定可能な各ゲイン値ゲイン設定値にそれぞれ対応する各ゲイン設定コードのうち、最低ゲイン値g0に対応するゲイン設定コード0が設定された時の有効画素信号の画素レベルの平均値AV_g0と他のゲイン値gNg1~g15に対応するゲイン設定コード1~15がそれぞれ設定された時の有効画素信号の画素レベルの平均値AV_gNAV_g1~AV_g15とから、最適なゲイン設定値を算出する。つまり、最低ゲイン値g0に対する相対ゲイン値GAIN_Nを次式より各ゲイン値gN毎に算出する。GAIN_N=AV_gN/AV_g0なお、最低ゲイン値g0が1倍であった場合には、相対ゲイン値GAIN_N=実際の増幅率になる。相対ゲイン値GAIN_Nは、最低ゲイン値g0に対して、ゲイン値gNが何倍の増幅率があるかを意味している。AFE17のような実際のアナログ信号処理ICでは、使用する増幅器33によっては、最低ゲイン値g0が1倍にならない場合もあるので、このような表現としている。最低ゲイン値g0の実際の増幅率が2倍であれば、ゲイン値gN時の実際の増幅率は、GAIN_N×2となる。また、ゲイン設定コードが15の時の増幅率が最大ゲイン値g15となる。算出した各ゲイン設定値gN毎の相対ゲイン値GAIN_Nのデータは、ゲインテーブルとしてゲインテーブル部26内の図示しない不揮発性記憶手段である不揮発性メモリに記憶保持する。それによって、ゲインテーブルの作成が完了するが、そのゲインテーブルは不揮発性メモリに記憶保持されるため、装置の電源がオフになっても、その内容は保持される。以後、増幅回路PGA33に設定すべきゲイン値をゲインテーブルから選択的に取得し、対応するゲイン設定コードをI/F部27を介してAFE17内のレジスタ部37に設定することにより、増幅回路PGA33に設定することができる。ゲインテーブルの作成後は、通常のゲイン調整に移る。そしてまず、CPU50が、I/F部18を介してAFE17内のレジスタ部37内の値を書き換えることにより、ゲイン切替回路38によって増幅回路PGA33のゲイン設定コードを最低値0にした状態で、例えば図6のbcに示すように、画素平均化ピーク検出回路部23に16ライン分のデジタル画像信号実際には有効画素信号の画素レベルの平均化処理およびピーク画素レベルの検出を行わせる。このとき、次式の関係を満足する、最大の相対ゲイン値GAIN_Nを適正なゲイン値として、そのときのゲイン設定値gNに対応するゲイン設定コードをI/F部27を介してAFE17内のレジスタ部37に設定する。それにより、ゲイン切替回路38によって増幅回路33のゲイン設定値増幅回路33に設定するゲイン設定コードに対応するの切り替えが行われ、そのゲイン設定値として最適なゲイン設定値が選択されることになる。ゲイン設定コードが0の時のピーク画素レベル×GAIN_N≦目標白読取レベルここで、最適なゲイン設定値とは、上述したように、最低ゲイン値g0に対する相対ゲイン値GAIN_Nを求め、ゲインテーブル部26に保持した上での実際の画像読み取りに使用されるゲイン設定値を意味している。そして、実際の画像読み取りに使用するゲイン値の決め方としては、予め設定されている目標白読取レベルを超えない、且つ最も近いAV_gNのときのGAIN_Nを採用する。目標白読取レベルについては、得られるデジタル画像データの階調性を確保したいので、A/D変換回路34のダイナミックレンジをできるだけ広く使えるように高めに設定する。但し、実際はA/D変換回路34の出力デジタル画像信号が信号に含まれるノイズ成分も含めて飽和しないレベルを予め決めておく。A/D変換回路34は、10ビットであれば、1023までのデジタル画像信号を出力できるが、目標白読取レベル=1023とはならない。よって、そのデジタル画像信号に含まれるノイズも含めて、1023の値を取らないように目標白読取レベルを下げる。なお、通常の装置の電源立ち上げ時あるいは省エネルギーモードからの復帰時など、ゲイン調整が必要な場合には、上記のゲインテーブルの作成後の処理のみを行えばよい。また、センサボード13を故障等により交換してAFE17が変わった場合や、画像処理部14を交換した場合など、ゲインテーブルの更新が必要な場合には、ユーザによる操作部70上の操作外部の操作によりゲインテーブル作成実行のコマンドを発行させることにより、任意のタイミングでI/F部60経由でCPU50に対してゲインテーブルの作成を指示することが可能となる。さらに、図2の増幅回路33に対する各ゲイン設定において実際の増幅率ゲインが理論通りに求められれば、ゲインテーブルは不要である。この場合、以下の計算式を用いるだけで、例えば最低ゲイン設定値0時に得られたピーク画素レベルから理想の増幅率を得ることができる。しかし、実際の増幅率ゲイン特性は、例えば図7に示すように理想の増幅率とは大きく異なってしまう。次に設定するゲイン設定コード=目標白読取レベル/ピーク画素レベル/ゲイン設定コードを1変化1させたときの増幅率理論値現在のゲイン設定コードさらにまた、この実施形態では、ゲインテーブル26が行うゲインテーブルの作成をハード的に行うようにしたが、そのゲインテーブルの作成をCPU50がソフト的に行うようにすることもできる。このように、この実施形態の画像読取装置1によれば、白基準板12をLED光源4露光手段によって露光し、その白基準板12からの反射光を画像信号に変換して1主走査ライン毎に出力するCCD10光電変換手段を用いて白基準板12を読み取る。そして、アナログ信号処理部17内の増幅回路33増幅手段のゲイン設定値実際には対応するゲイン設定コードを1主走査ライン内で順次切り替えることによって得られるデジタル画像信号に基づいて、増幅回路33の最適なゲイン設定値を算出する。それによって、アナログ信号処理部17内の増幅回路33の最適なゲイン設定値を短時間で得ることができる。したがって、増幅回路33のゲイン誤差が大きいケースでも、正確且つ短時間でアナログ信号処理部17によるアナログ処理を実行することができる。さらに、以下のa~dに示す作用効果を得ることもできる。a増幅回路33のゲイン設定値を1主走査ライン内で順次切り替える前に、増幅回路33の所定のゲイン設定値で予め白基準板12を読み取った際の1主走査ラインのデジタル画像信号シェーディングデータを取得しておく。そして、増幅回路33のゲイン設定値を1主走査ライン内で順次切り替えることによって得られるデジタル画像信号を、増幅回路33の上記所定のゲイン設定値で白基準板12を読み取った際のデジタル画像信号を用いて正規化する。それによって、LED光源4の配光ムラが補正されるため、ゲイン変化に対する適切なデジタル画像信号を入手することができる。b増幅回路33のゲイン設定値と相対ゲイン値最適なゲイン設定値との関係を示すゲインテーブルを作成することにより、正確なゲイン判定を行うことができる。cゲインテーブルを不揮発性メモリ不揮発性記憶手段に保持することにより、次回のゲイン調整時からは増幅回路33の最適なゲイン設定値を取得するための処理を行うことなく、ゲイン調整を行うことができる。d外部からの操作によってゲインテーブルを作成更新することにより、装置の故障などによりCCD10やその周辺回路を実装したセンサボードプリント基板13を交換しても、再度ゲインテーブルを設定し直すことが可能となる。なお、通常は、レンズを透過することによるcos4乗則による出力分布や、LED光源等の露光部そのものの配光分布の影響があるので、正確にゲインテーブルを作成するには、上述した正規化が必要である。しかし、これらの影響が問題とならないような照明系、光学系が採用されている場合には、正規化は不要である。例えば、図9のレンズユニット11の受光面側にシェーディング板を取り付け、そのシェーディング板によって光学的に平坦な分布になるように、第3反射ミラー8からの反射光の光量を絞る。それによって、白基準板12を読み取った際のデジタル画像信号の主走査方向の分布を平坦にすることができるようにした際には、ゲインテーブル作成の際の正規化演算は不要となる。以上、この発明をCCDによって原稿の画像を読み取る画像読取装置スキャナに適用した実施形態について説明したが、この発明はこれに限らず、他のイメージセンサによって原稿の画像を読み取る画像読取装置には勿論、それらの画像読取装置を搭載したデジタル複写機,ファクシミリ装置,プリンタ等の各種画像形成装置にも適用可能である。画像形成装置本体は、画像読取装置からの画像データを可視画像として用紙等のシートに印刷することができる。図8は、上述した画像読取装置1を搭載した画像形成装置の構成例を示す概略図であり、図1,図2と同じ部分には同一符号を付している。この画像形成装置200は、図8に示すように、図1に示した画像読取装置スキャナ1と、プリンタ120とを備えている。画像読取装置1は、センサボード13内のI/F部18が、アナログ信号処理部AFE17からパラレル10bitのデジタル画像信号デジタルデータが入力されると、それを画像処理部14内のI/F部41へシリアル送信する。画像処理部14は、I/F部21とI/F部18とによりセンサボード13と通信可能に接続されている。また、インタフェースI/F123によりプリンタ120内のプリンタエンジン121と通信可能に接続されている。画像処理部14内のI/F部21は、センサボード13内のI/F部18からシリアル送信されたデジタル画像信号を受信すると、そのデジタル画像信号をパラレル10ビットのデジタル画像信号に変換し、画像処理ブロック41に入力する。画像処理ブロック41は、白基準板12の読み取りによってI/F部21からパラレル10ビットのデジタル画像信号が入力されると、そのデジタル画像信号に対して前述した各画像処理γ補正を除くを施したり、ゲインテーブルの作成を行う。また、原稿2の読み取りによってI/F部21からパラレル10ビットのデジタル画像信号が入力されると、そのデジタル画像信号に対して各画像処理を施す。その後、その各画像処理が施されたデジタル画像信号をI/F123によりプリンタ120内のプリンタエンジン121へ出力して、用紙等のシート上に印刷画像形成を行わせる。CPU50は、画像読取装置1だけでなく、プリンタ120のプリンタエンジン121の制御も行う。つまり、画像形成装置200全体を制御する。そのうち、この発明に関わる処理としては、操作部70からI/F部CPUI/F60を介して入力される指示等により、センサボード13内のI/F部CPUI/F18を介してアナログ信号処理部AFE17およびタイミング信号発生回路部TG20を、画像処理部14内のI/F部CPUI/F42を介して画像処理ブロック41内のライン間補正回路部22,画素平均化ピーク検出回路部23,シェーディング補正回路部24,γ補正回路部25,およびゲインテーブル26をそれぞれ制御する。この画像形成装置200では、図1に示した画像読取装置1を搭載することにより、プリンタエンジン121から出力されるシート上の画像品質が向上する。なお、CPU50は、プリンタ120側に備えてもよい。あるいは、画像読取装置1とプリンタ120との間に備えてもよい。また、この発明は上述した実施形態に限定されるものではなく、特許請求の範囲に記載された技術思想に含まれる技術的事項の全てが対象となることは言うまでもない。"