入力信号と直交する直交信号を発生する信号処理回路と、前記直交信号をアナログ信号に変換する第1のD/A変換器と、前記入力信号をアナログ信号に変換する第2のD/A変換器と、前記第1のD/A変換器からのアナログ信号と、前記第2のD/A変換器からのアナログ信号とに基づいて、定包絡線信号を発生するアナログ演算回路とを有する、増幅器。前記第2のD/A変換器の分解能は、前記第1のD/A変換器の分解能よりも高く、且つ前記第1のD/A変換器のサンプリングレートは、前記第2のD/A変換器のサンプリングレートよりも高い、請求項1に記載の増幅器。前記アナログ演算回路は、前記第1のD/A変換器からの第1の出力信号を、該第1の出力信号と、該第1の出力信号に対して位相差を有する第2の出力信号とに分配する第1の分配器と、前記第2のD/A変換器からの第3の出力信号を、該第3の出力信号と、該第3の出力信号と同相の第4の出力信号とに分配する第2の分配器と、前記第1の分配器からの第1の出力信号と、前記第2の分配器からの第3の出力信号とを合成する第1の合成器と、前記第1の分配器からの第2の出力信号と、前記第2の分配器からの第4の出力信号とを合成する第2の合成器とを有する、請求項1又は2に記載の増幅器。前記直交信号の帯域を制限する帯域制限フィルタを有し、前記第1のD/A変換器は、前記帯域制限フィルタにより帯域が制限された直交信号をアナログ信号に変換する、請求項1に記載の増幅器。前記第2のD/A変換器の分解能は、前記第1のD/A変換器の分解能よりも高い、請求項4に記載の増幅器。前記信号処理回路は、前記入力信号をxtexpjθtxtは大きさを1に規格化した振幅成分、expは自然対数の底、jは虚数単位、θtは位相成分、とした場合、直交信号として、±k√1-xt2expjθtkは、1、-1、j、-jにより表される係数を発生する、請求項1ないし5のいずれか1項に記載の増幅器。アウトフェージング型増幅器は、入力信号を2つの定振幅の2信号へ振幅位相変換する。入力信号を2つの定振幅の2信号へ振幅位相変換すると、振幅位相変換された2信号の周波数帯域が広がる。図1、図2は、振幅位相変換処理を示す。図1のAは、入力信号の一例を表す。入力信号は正弦波により表され、時間の経過に従って、1、2、3、4、5の順に振幅が変化する。図1のBは、位相平面上における信号の時間遷移の一例を表す。位相平面は、X軸をI相InPhase、Y軸をQ相QuadraturePhaseとした場合、信号はX軸上において変化する。図1のCは、信号の周波数成分の一例を表す。信号はI相で変化するため、信号の周波数成分の広がりは見られない。図2のAは、入力信号を振幅位相変換する処理の一例を表す。入力信号は正弦波により表されるため、振幅位相変換した場合、時間の経過に従って、1、2、3、4、5の順に振幅、位相が変化する。図2のBは、位相平面上における信号の時間遷移の一例を表す。位相平面は、X軸をI相、Y軸をQ相とした場合、信号はX軸、Y軸により表される平面上において変化する。図2のCは、信号の周波数成分の一例を表す。信号はI相、Q相で表される平面上で変化するため、信号の周波数成分が広がる。図3は、増幅回路10の一例を示す。増幅回路10は、振幅位相変換器121及び122と、D/A変換器141及び142と、増幅器161及び162と、合成器18とを有する。入力信号は、振幅位相変換器121及び122により振幅位相変換される。振幅位相変換器121及び122により振幅位相変換された入力信号は、D/A変換器141及び142によりD/A変換される。D/A変換器141及び142によりD/A変換された信号は、増幅器161及び162により増幅される。増幅器161及び162により増幅された信号は、合成器18により合成される。合成器18により合成された信号は、出力される。図3のAには、増幅回路10に入力される入力信号の一例として、マルチキャリア変調波のスペクトラムが示される。振幅位相変換器121及び122により振幅位相変換されることにより、入力信号の周波数帯域が広がる。このため、D/A変換器141及び142により、アナログ信号へ変換された入力信号の周波数帯域も広がる。図3のBには、D/A変換器142によりアナログ信号へ変換された入力信号のスペクトラムの一例が示される。D/A変換器141によりアナログ信号へ変換された入力信号のスペクトラムについても、図3Bと略同一である。広帯域の信号をアナログ信号に変換する際には、ある程度の精度を有するD/A変換器が要求される。つまり、D/A変換器の分解能が高いことが要求される。さらに、広帯域の信号を処理するために、処理速度が高いD/A変換器が要求される。つまり、D/A変換器のサンプリングレートが高いことが要求される。従って、分解能が高く、且つサンプリングレートが高いD/A変換器が要求されるが、このようなD/A変換器を用意するのは難しい。また、増幅器161及び162の特性が異なる場合には、ゼロ出力を実現できなくなる。ゼロ出力を実現できなくなると歪補償方式としてプリディストーション方式を使用できない。開示の増幅器は、定包絡線信号を発生させる処理を効率的に行うことを目的とする。開示の一実施例の増幅器は、入力信号と直交する直交信号を発生する信号処理回路と、前記直交信号をアナログ信号に変換する第1のD/A変換器と、前記入力信号をアナログ信号に変換する第2のD/A変換器と、前記第1のD/A変換器からのアナログ信号と、前記第2のD/A変換器からのアナログ信号とに基づいて、定包絡線信号を発生するアナログ演算回路とを有する。開示の実施例によれば、定包絡線信号を発生させる処理を効率的に行うことができる。以下、図面に基づいて、実施例を説明する。なお、実施例を説明するための全図において、同一機能を有するものは同一符号を用い、繰り返しの説明は省略する。<基地局>図4は、基地局100の一実施例を示す。図4には、主に、基地局100のハードウェア構成が示される。基地局100は、ベースバンド処理装置BBU:BaseBandUnit102と、リモートレディオヘッドRRH:RemoteRadioHead110とを有する。図4には、1台のリモートレディオヘッド110が示されているが、2台以上でもよい。ベースバンド処理装置102は、ベースバンド信号処理を行う。ベースバンド処理装置102は、ネットワークとの間で送受信されるデータの処理を行うデータ処理部104を有する。データ処理部104は、DSPDigitalSignalProcessorにより実現されてもよい。また、データ処理部104は、FPGAFieldProgrammableGateArrayにより実現されてもよい。また、データ処理部104は、専用のLSILargeScaleIntegrationにより実現されてもよい。ベースバンド処理装置102は、送信データ送出部106を有する。送信データ送出部106は、データ処理部104と、RRH110と接続される。送信データ送出部106は、データ処理部104からのデータをRRH110に送出する。送信データ送出部106は、E/O変換器Electrical/OpticalConverterにより実現されてもよい。この場合、データ処理部104からの電気信号が、E/O変換器により光信号へ変換される。光信号へ変換されたデータ処理部104からの電気信号は、光ファイバーを介して、RRH110に入力される。また、送信データ送出部106は、パラレル-シリアル変換器により実現されてもよい。この場合、データ処理部104からのパラレル信号が、パラレル-シリアル変換器によりシリアル信号へ変換される。シリアル信号へ変換されたデータ処理部104からのパラレル信号は、デジタル信号伝送路を介して、RRH110に入力される。また、ベースバンド処理装置102は、受信データ受領部108を有する。受信データ受領部108は、データ処理部104と、RRH110と接続される。受信データ受領部108は、RRH110からのデータをデータ処理部104に入力する。受信データ受領部108は、O/E変換器Optical/ElectricalConverterにより実現されてもよい。この場合、RRH110からの光信号が、O/E変換器により電気信号へ変換される。光信号は、光ファイバーを介して、RRH110からベースバンド処理装置102へ入力される。O/E変換器は、電気信号へ変換されたRRH110からの光信号を、データ処理部104へ入力する。また、受信データ受領部108は、シリアル-パラレル変換器により実現されてもよい。この場合、シリアル-パラレル変換器により、RRH110からのシリアル信号が、パラレル信号へ変換される。シリアル信号は、デジタル信号伝送路を介して、RRH110からベースバンド処理装置102へ入力される。シリアル-パラレル変換器は、パラレル信号へ変換されたRRH110からのシリアル信号を、データ処理部104へ入力する。RRH110は、基地局の無線部である。RRH110は、送信データ受領部112を有する。送信データ受領部112は、送信データ送出部106と接続される。送信データ受領部112は、ベースバンド処理装置102からのデータをキャリア合成部114に入力する。送信データ受領部112は、O/E変換器により実現されてもよい。この場合、ベースバンド処理装置102からの光信号が、O/E変換器により電気信号へ変換される。光信号は、光ファイバーを介して、ベースバンド処理装置102から送信データ受領部112へ入力される。O/E変換器は、電気信号へ変換されたベースバンド処理装置102からの光信号を、キャリア合成部114へ入力する。また、送信データ受領部112は、シリアル-パラレル変換器により実現されてもよい。この場合、シリアル-パラレル変換器により、ベースバンド処理装置102からのシリアル信号が、パラレル信号へ変換される。シリアル信号は、デジタル信号伝送路を介して、ベースバンド処理装置102からRRH110へ入力される。シリアル-パラレル変換器は、パラレル信号へ変換されたベースバンド処理装置102からのシリアル信号を、キャリア合成部114へ入力する。RRH110は、キャリア合成部114を有する。キャリア合成部114は、送信データ受領部112と接続される。キャリア合成部114は、送信データ受領部112からのデータと、キャリア信号とを合成する。キャリア合成部114は、送信機116へ、キャリア信号が合成された信号を入力する。キャリア合成部114は、FPGAにより実現されてもよい。また、キャリア合成部114は、専用のLSIにより実現されてもよい。RRH110は、送信機116を有する。送信機116は、キャリア合成部114と接続される。送信機116は、キャリア合成部114からの信号を増幅する。送信機116は、増幅したキャリア合成部114からの信号を、アンテナ共用フィルタ118へ入力する。送信機116からの信号は、アンテナ共用フィルタ118により帯域制限され、アンテナ120から送信される。RRH110は、アンテナ共用フィルタ118を有する。アンテナ共用フィルタ118は、送信機116と接続される。アンテナ共用フィルタ118は、送信機116からの信号の帯域制限を行う。アンテナ共用フィルタ118は、帯域制限した送信機116からの信号をアンテナ120から送信する。また、アンテナ共用フィルタ118は、アンテナ120からの信号の帯域制限を行う。アンテナ共用フィルタ118は、帯域制限したアンテナ120からの信号を受信機122に入力する。RRH110は、アンテナ120を有する。アンテナ120は、アンテナ共用フィルタ118と接続される。アンテナ120は、アンテナ共用フィルタ118からの信号を送信する。また、アンテナ120は、無線信号を受信する。該無線信号は、アンテナ共用フィルタ118に入力される。RRH110は、受信機122を有する。受信機122は、アンテナ共用フィルタ118と接続される。受信機122は、アンテナ共用フィルタ118からの信号を受信する。受信機122は、キャリア分離部124へ、受信した信号を入力する。RRH110は、キャリア分離部124を有する。キャリア分離部124は、受信機122と接続される。キャリア分離部124は、受信機122からの信号から、キャリア信号を分離する。キャリア分離部124は、FPGAにより実現されてもよい。また、キャリア分離部124は、専用のLSIにより実現されてもよい。RRH110は、受信データ送出部126を有する。受信データ送出部126は、キャリア分離部124と接続される。受信データ送出部126は、キャリア分離部124によりキャリア信号が分離された信号を、ベースバンド信号処理装置102へ送出する。受信データ送出部126は、E/O変換器により実現されてもよい。この場合、キャリア分離部124からの電気信号が、E/O変換器により光信号へ変換される。光信号へ変換されたキャリア分離部124からの電気信号は、光ファイバーを介して、ベースバンド処理装置102に入力される。また、受信データ送出部126は、パラレル-シリアル変換器により実現されてもよい。この場合、キャリア分離部124からのパラレル信号が、パラレル-シリアル変換器によりシリアル信号へ変換される。シリアル信号へ変換されたキャリア分離部124からのパラレル信号は、デジタル信号伝送路を介して、ベースバンド信号処理装置102へ入力される。<送信機116>図5、図6は、送信機116により実行される処理を説明するための図である。送信機116は、キャリア合成部114と接続される。送信機116は、キャリア合成部114からの信号を増幅する増幅器を有する。以下、主に、送信機116の有する増幅器について説明する。送信機116には、キャリア合成部114からの信号が入力される。送信機116は、キャリア合成部114からの信号に基づいて、該キャリア合成部114からの信号に直交する信号を作成する。具体的には、キャリア合成部114からの信号は、式1により表される。xtexpjθt1xtは大きさを1に規格化した振幅成分であり、expは自然対数の底であり、jは虚数単位であり、θtは位相成分である。以下、キャリア合成部114から送信機116へ入力される信号を元入力信号成分という。元入力信号成分は、図5のBの下図、図6のAにより表される。図6には、元入力信号成分の一例として変調波信号の場合のスペクトラムが示される。また、元入力信号成分に直交する信号を補信号成分という。補信号成分は、図5のBの上図、図6のBにより表される。補信号成分は、式2により表される。±k√1-xt2expjθt2ここに、kは補信号係数で1、-1、j、-j等の値をとることができる。式2は、元入力信号成分を振幅位相変換することにより得られる。振幅位相変換処理について説明する。図5のAに示すように、入力信号の時間軸の延長線上に中心Oを有する半径1の円を考える。正弦波の各点は、該円上を回転するベクトルとして表すことができる。例えば、式1において、時間tのとき、元入力信号成分はxtexpjθtにより求めることができる。図5のAでは、xtは正弦波上ではAにより示され、円上ではαにより示される。円上のαから時間軸に下ろした垂線と、時間軸との交点をβとする。この場合、三角形Oαβの直角三角形を考える。Oαの長さは1であり、αβの長さはAである。従って、ピタゴラスの定理により、αβに直交するOβの長さは、√1-A2により表される。√1-A2に位相成分を含めることにより、式2により表される補信号成分が得られる。送信機116は、補信号成分をD/A変換する。さらに、送信機116は、元入力信号成分をD/A変換する。送信機116は、アナログ信号に変換された補信号成分と、アナログ信号に変換された元入力信号成分とを用いて、定包絡線信号を生成する。具体的には、送信機116は、アナログ信号に変換された補信号成分に180度位相差をつけた信号を発生する。180度は一例である。送信機116は、アナログ信号に変換された位相差なしの補信号成分と、アナログ信号に変換された元入力信号成分とを合成し、合成信号以下、第1の合成信号というを生成する。また、送信機116は、アナログ信号に変換された補信号成分に180度位相差をつけた信号と、アナログ信号に変換された元入力信号成分とを合成し、合成信号以下、第2の合成信号というを生成する。送信機116は、第1の合成信号、第2の合成信号を増幅する。送信機116は、増幅された第1の合成信号と、増幅された第2の合成信号とを合成する。増幅された第1の合成信号と増幅された第2の合成信号とが合成加算された信号は、図6のCにより表される。図5のBの下図に示されるように、送信機116の一実施例では、元入力信号成分は周波数帯域が広がらない。元入力信号成分の周波数帯域が広がらないため、送信機116の元入力信号成分に対応する部分には、広帯域の信号をD/A変換処理する性能は要求されない。つまり、低いサンプリングレートを有するD/A変換器でよい。さらに、広帯域の信号をD/A変換処理する性能が要求されないため、処理速度が高いことは要求されない。一方、補信号成分は周波数帯域が広がる。補信号成分の周波数帯域が広がるが、増幅される前に定包絡線に変換される。定包絡線信号は増幅器の飽和レベルで動作するので、D/A変換される際の精度は要求されない。つまり、低い分解能を有するD/A変換器でよい。D/A変換処理速度が高いことが要求されるが、精度が高いことは要求されない。以上より、送信機116の一実施例では、増幅器に、高速且つ高精度で、D/A変換処理する性能は要求されない。つまり、高いサンプリングレート、且つ高い分解能を有するD/A変換器を使用することなく、送信機116の増幅器を構成することができる。図7は、送信機116の一実施例を示す。図7には、主に、送信機116の有する増幅器のハードウェア構成が示される。送信機116は、信号処理回路202を有する。信号処理回路202は、キャリア合成部114と接続される。信号処理回路202は、キャリア合成部114からの信号に基づいて、該キャリア合成部114からの信号を元入力信号成分とする補信号成分の信号を作成する。具体的には、キャリア合成部114からの信号は、式1により表される。補信号成分は、式2により表される。信号処理回路202は、D/A変換器2041へ補信号成分を入力し、D/A変換器2042へ元入力信号成分を入力する。ここで、キャリア合成部114としての機能と、信号処理回路202としての機能とをLSIにより実現するようにしてもよいし、FPGAにより実現するようにしてもよい。送信機116は、D/A変換器2041を有する。D/A変換器2041は、信号処理回路202と接続される。D/A変換器2041は、アナログ信号へ、信号処理回路202からの補信号成分を変換する。D/A変換器2041は、アナログ演算回路206へ、アナログ信号へ変換した補信号成分を入力する。送信機116は、D/A変換器2042を有する。D/A変換器2042は、信号処理回路202と接続される。D/A変換器2042は、アナログ信号へ、信号処理回路202からの元入力信号成分を変換する。D/A変換器2042は、アナログ演算回路206へ、アナログ信号へ変換した元入力信号成分を入力する。送信機116は、アナログ演算回路206を有する。アナログ演算回路206は、D/A変換器2041及び2042と接続される。アナログ演算回路206は、D/A変換器2041からのアナログ信号と、D/A変換器2042からのアナログ信号とを用いて、定包絡線信号を生成する。具体的には、アナログ演算回路206は、D/A変換器2041からのアナログ信号に180度位相差をつけた信号を生成する。アナログ演算回路206は、D/A変換器2041からの位相差なしのアナログ信号と、D/A変換器2042からのアナログ信号とを合成し、第1の合成信号を生成する。また、アナログ演算回路206は、D/A変換器2041からのアナログ信号に180度位相差をつけた信号と、D/A変換器2042からのアナログ信号とを合成し、第2の合成信号を生成する。アナログ演算回路206は、増幅器2081へ、第1の合成信号を入力する。アナログ演算回路206は、増幅器2082へ、第2の合成信号を入力する。送信機116は、増幅器2081を有する。増幅器2081は、アナログ演算回路206と接続される。増幅器2081は、アナログ演算回路206からの第1の合成信号を増幅する。増幅器2081は、合成器210へ、増幅された第1の合成信号を入力する。増幅器2081は、アナログ演算回路206からの出力信号が入力される入力整合回路図示無しと、該入力整合回路からの出力信号が入力される増幅素子図示無しと、増幅素子からの出力信号が入力される出力整合回路図示無しにより実現されてもよい。出力整合回路からの出力信号は、合成器210に入力される。増幅素子は、例えば、トランジスタにより実現されてもよい。送信機116は、増幅器2082を有する。増幅器2082は、アナログ演算回路206と接続される。増幅器2082は、アナログ演算回路206からの第2の合成信号を増幅する。増幅器2082は、合成器210へ、増幅された第2の合成信号を入力する。増幅器2082は、アナログ演算回路206からの出力信号が入力される入力整合回路図示無しと、該入力整合回路からの出力信号が入力される増幅素子図示無しと、増幅素子からの出力信号が入力される出力整合回路図示無しにより実現されてもよい。出力整合回路からの出力信号は、合成器210に入力される。増幅素子は、例えば、トランジスタにより実現されてもよい。送信機116は、合成器210を有する。合成器210は、増幅器2081、及び2082と接続される。合成器210は、増幅器2081からの増幅された第1の合成信号と、増幅器2082からの増幅された第2の合成信号とを合成する。合成器210は、増幅器2081からの増幅された第1の合成信号と、増幅器2082からの増幅された第2の合成信号とが合成された信号を出力する。合成器210では、伝送線路図示無しを伝送する増幅器2081からの出力信号と、伝送線路図示無しを伝送する増幅器2082からの出力信号とが加算される。<アナログ演算回路206>図8は、アナログ演算回路206の一実施例その1を示す。アナログ演算回路206の一実施例その1では、180°分配器と、同相分配器と、2個の90°合成器とによりアナログ演算回路206が実現される。アナログ演算回路206は、分配器3021を有する。分配器3021は、D/A変換器2041と接続される。D/A変換器2041は式2のk=1の場合の信号を出力する。分配器3021は、D/A変換器2041からのアナログ信号に位相差なしの信号と180度位相差をつけた信号を生成する。つまり、分配器3021は、180°分配器により実現され、D/A変換器2041からのアナログ信号に対して位相が180度遅れた信号を出力する。分配器3021は、180°のハイブリッド回路により実現されてもよい。分配器3021は、合成器3041へ、D/A変換器2041から位相差なしのアナログ信号を入力する。分配器3021は、合成器3042へ、D/A変換器2041からのアナログ信号に対して180度位相差をつけた信号を入力する。アナログ演算回路206は、分配器3022を有する。分配器3022は、D/A変換器2042と接続される。分配器3022は、同相分配器により実現され、合成器3041、及び3042へ、それぞれD/A変換器2042からのアナログ信号を入力する。アナログ演算回路206は、合成器3041を有する。合成器3041は、分配器3021、及び3022と接続される。合成器3041は、90°のハイブリッド回路により実現されてもよい。合成器3041は、分配器3021からのアナログ信号と、分配器3022からのアナログ信号との間で90度位相差をつけて合成することにより第1の合成信号を生成する。合成器3041は、増幅器2081へ、第1の合成信号を入力する。アナログ演算回路206は、合成器3042を有する。合成器3042は、分配器3021、及び3022と接続される。合成器3042は、90°のハイブリッド回路により実現されてもよい。合成器3042は、分配器3021からのアナログ信号と、分配器3022からのアナログ信号との間で90度位相差をつけて合成することにより第2の合成信号を生成する。合成器3042は、増幅器2082へ、第2の合成信号を入力する。図9は、アナログ演算回路206の一実施例その2を示す。アナログ演算回路206の一実施例その2では、180°分配器と、同相分配器と、2個の同相合成器とによりアナログ演算回路206が実現される。アナログ演算回路206は、分配器3021を有する。分配器3021は、D/A変換器2041と接続される。D/A変換器2041は式2のk=jの場合の信号を出力する。分配器3021は、D/A変換器2041からのアナログ信号に対して位相差なしの信号と180度位相差をつけた信号を生成する。つまり、分配器3021は、180°分配器により実現され、D/A変換器2041からのアナログ信号に対して位相が180度遅れた信号を出力する。分配器3021は、180°のハイブリッド回路により実現されてもよい。分配器3021は、合成器3061へ、D/A変換器2041から位相差なしのアナログ信号を入力する。分配器3021は、合成器3062へ、D/A変換器2041からのアナログ信号に対して180度位相差をつけた信号を入力する。アナログ演算回路206は、分配器3022を有する。分配器3022は、D/A変換器2042と接続される。分配器3022は、同相分配器により実現され、合成器3061、及び3062へ、それぞれD/A変換器2042からのアナログ信号を入力する。アナログ演算回路206は、合成器3061を有する。合成器3061は、分配器3021、及び3022と接続される。合成器3061は、同相合成器により実現され、分配器3021からのアナログ信号と、分配器3022からのアナログ信号とを同相合成することにより第1の合成信号を生成する。合成器3061は、増幅器2081へ、第1の合成信号を入力する。アナログ演算回路206は、合成器3062を有する。合成器3062は、分配器3021、及び3022と接続される。合成器3062は、同相合成器により実現され、分配器3021からのアナログ信号と、分配器3022からのアナログ信号とを同相合成することにより第2の合成信号を生成する。合成器3062は、増幅器2082へ、第2の合成信号を入力する。<送信機116の動作>図10は、送信機116の動作の一実施例を示す。主に、送信機116の有する増幅器の動作について示す。ステップS1002では、信号処理回路202は、元入力信号成分から補信号成分を計算する。ステップS1004では、信号処理回路202は、補信号成分へ、補信号係数を付与する。つまり、信号処理回路202は、補信号成分へ、補信号係数を乗算する。補信号係数は予め設定されてもよい。ステップS1006では、D/A変換器2041は、補信号係数が付与された補信号成分をD/A変換する。ステップS1008では、アナログ演算回路206は、ステップS1006によりD/A変換されることにより得られるアナログ信号を位相差分配する。ここで、位相差は、補信号係数に依存した値であってもよい。例えば、アナログ演算回路206は、180度の位相差を付けて分配する。ステップS1010では、D/A変換器2042は、元入力信号成分をD/A変換する。ステップS1012では、アナログ演算回路206は、ステップS1010により元入力信号成分がD/A変換されることにより得られるアナログ信号を同相分配する。ステップS1014では、アナログ演算回路206は、ステップS1012により同相分配されることにより得られる入力信号系の信号と、ステップS1008により位相差分配することにより得られる補信号系の信号とを合成し、第1合成信号を生成する。ステップS1016では、増幅器2081は、第1合成信号を増幅する。ステップS1018では、アナログ演算回路206は、ステップS1012により同相分配されることにより得られる入力信号系の信号と、ステップS1008により位相差分配することにより得られる補信号系の信号とを合成し、第2合成信号を生成する。ステップS1020では、増幅器2082は、第2合成信号を増幅する。ステップS1022では、合成器210は、ステップS1016により増幅された第1合成信号と、ステップS1020により増幅された第2合成信号とを合成する。ステップS1024では、合成器210は、増幅された第1合成信号と、増幅された第2合成信号とを合成した信号を出力する。<変形例>図11は、送信機116の一変形例を示す。送信機116は、キャリア合成部114からの信号を増幅する増幅器を有する。以下、主に、送信機116の有する増幅器について説明する。送信機116の一変形例は、図7に示される送信機において、帯域制限部212を有する点で異なる。帯域制限部212は、信号処理回路202と、D/A変換器2041と接続される。帯域制限部212は、信号処理回路202からの補信号成分の周波数帯域を制限する。具体的には、帯域制限部212は、低域通過フィルタLPFにより実現されてもよい。D/A変換器2041に入力される補信号成分は、無限の帯域ではない。つまり、補信号成分の周波数帯域は広がるが、その帯域幅は有限である。帯域制限部212は、補信号成分の低周波数帯域を通過させる。帯域制限部212を有することにより、D/A変換器2041に入力される補信号成分の周波数帯域を狭帯域化することができるため、D/A変換器2041へ要求されるD/A変換処理速度を低減できる。つまり、低いサンプリングレートを有するD/A変換器で、D/A変換器2041を実現できる。帯域制限部212を有することにより増幅器2081に入力される補信号成分と、増幅器2082に入力される補信号成分は定包絡線信号からずれる場合があるが、増幅器2081、及び2082は飽和動作しているので性能に大きな劣化はない。<歪み補償回路>図12は、本実施例、本変形例による送信機116を利用することにより実現される歪み補償回路の一実施例を示す。歪み補償回路は、分配器402を有する。分配器402は、送信機116と接続される。分配器402は、送信機116からの出力信号を分配する。分配器402は、遅延線404を介して、分配した信号を減算器406へ入力する。また、分配器402は、分配した信号を減算器412へ入力する。一方、キャリア合成部114からの出力信号は、遅延線408を介して、振幅位相調整器410へ入力される。振幅位相調整器410は、遅延線408を介して、キャリア合成部114と接続される。振幅位相調整器410は、キャリア合成部114からの出力信号の振幅や位相のずれを調整する。振幅位相調整器410は、振幅や位相のずれが調整された信号を減算器412に入力する。減算器412は、分配器402と、振幅位相調整器410と接続される。減算器412は、分配器402からの出力信号と、振幅位相調整器410からの出力信号との差を求めることにより誤差信号を検出する。減算器412からの誤差信号は、振幅位相調整器414に入力される。振幅位相調整器414は、減算器412と接続される。振幅位相調整器414は、減算器412からの誤差信号の振幅や位相のずれを調整する。振幅位相調整器414は、振幅や位相のずれが調整された誤差信号を増幅器416へ入力する。増幅器416は、振幅位相調整器414と接続される。増幅器416は、振幅位相調整器414からの誤差信号を増幅する。振幅位相調整器414は、減算器406へ、増幅した誤差信号を入力する。減算器406は、分配器402と、増幅器416と接続される。減算器406は、分配器402からの出力信号と、増幅器416からの誤差信号との差を求めることにより送信機116からの信号から、誤差成分を除去する。このようにすることにより、歪み補償を行うことができる。減算器406は、歪み補償を行った信号を出力する。歪み補償回路の一実施例によれば、元入力信号成分を利用して、誤差検出を行うことができるため、元入力信号成分を発生させる回路を設けることなく、歪み補償を行うことができる。以上の実施例を含む実施形態に関し、更に以下の付記を開示する。付記1入力信号と直交する直交信号を発生する信号処理回路と、前記直交信号をアナログ信号に変換する第1のD/A変換器と、前記入力信号をアナログ信号に変換する第2のD/A変換器と、前記第1のD/A変換器からのアナログ信号と、前記第2のD/A変換器からのアナログ信号とに基づいて、定包絡線信号を発生するアナログ演算回路とを有する、増幅器。付記2前記第2のD/A変換器の分解能は、前記第1のD/A変換器の分解能よりも高く、且つ前記第1のD/A変換器のサンプリングレートは、前記第2のD/A変換器のサンプリングレートよりも高い、付記1に記載の増幅器。付記3前記アナログ演算回路は、前記第1のD/A変換器からの第1の出力信号を、該第1の出力信号と、該第1の出力信号に対して位相差を有する第2の出力信号とに分配する第1の分配器と、前記第2のD/A変換器からの第3の出力信号を、該第3の出力信号と、該第3の出力信号と同相の第4の出力信号とに分配する第2の分配器と、前記第1の分配器からの第1の出力信号と、前記第2の分配器からの第3の出力信号とを合成する第1の合成器と、前記第1の分配器からの第2の出力信号と、前記第2の分配器からの第4の出力信号とを合成する第2の合成器とを有する、付記1又は2に記載の増幅器。付記4前記直交信号の帯域を制限する帯域制限フィルタを有し、前記第1のD/A変換器は、前記帯域制限フィルタにより帯域が制限された直交信号をアナログ信号に変換する、付記1に記載の増幅器。付記5前記第2のD/A変換器の分解能は、前記第1のD/A変換器の分解能よりも高い、付記4に記載の増幅器。付記6前記信号処理回路は、前記入力信号をxtexpjθtxtは大きさを1に規格化した振幅成分、expは自然対数の底、jは虚数単位、θtは位相成分とした場合、直交信号として、±k√1-xt2expjθtkは、1、-1、j、-jにより表される係数を発生する、付記1ないし5のいずれか1項に記載の増幅器。付記7前記アナログ演算回路は、前記第1のD/A変換器からの第1の出力信号を、該第1の出力信号と、該第1の出力信号に対して位相差を有する第2の出力信号とに分配する第1の分配器と、前記第2のD/A変換器からの第3の出力信号を、該第3の出力信号と、該第3の出力信号と同相の第4の出力信号とに分配する第2の分配器と、前記第1の分配器からの第1の出力信号と、前記第2の分配器からの第3の出力信号とを位相差をつけて合成する第1の合成器と、前記第1の分配器からの第2の出力信号と、前記第2の分配器からの第4の出力信号とを位相差をつけて合成する第2の合成器とを有する、付記1に記載の増幅器。付記8前記アナログ演算回路は、前記第1のD/A変換器からの第1の出力信号を、該第1の出力信号と、該第1の出力信号に対して位相差を有する第2の出力信号とに分配する第1の分配器と、前記第2のD/A変換器からの第3の出力信号を、該第3の出力信号と、該第3の出力信号と同相の第4の出力信号とに分配する第2の分配器と、前記第1の分配器からの第1の出力信号と、前記第2の分配器からの第3の出力信号とを同相で合成する第1の合成器と、前記第1の分配器からの第2の出力信号と、前記第2の分配器からの第4の出力信号とを同相で合成する第2の合成器とを有する、付記1に増幅器。付記9前記第1の合成器からの出力信号を増幅する第1の増幅器と、前記第2の合成器からの出力信号を増幅する第2の増幅器と、前記第1の増幅器により増幅された前記第1の合成器からの出力信号と、前記第2の増幅器により増幅された前記第2の合成器からの出力信号とを合成する合成器とを有する、付記2、7及び8のいずれか1項に記載の増幅器。付記10前記合成器からの出力信号を分配する分配部と、前記分配部により分配された第1の出力信号と、前記入力信号との間の差分を求める第1の減算器と、前記分配部により分配された第2の出力信号と、前記第1の減算器からの出力信号との間の差分を求める第2の減算器とを有する、付記9に記載の増幅器。付記11付記1ないし10のいずれか1項に記載の増幅器を有する送信機。付記12付記11に記載の送信機を有する基地局。付記13入力信号と直交する直交信号を発生し、前記直交信号をアナログ信号に変換することにより第1のアナログ信号を発生し、前記入力信号をアナログ信号に変換することにより第2のアナログ信号を発生し、前記第1のアナログ信号と、前記第2のアナログ信号とに基づいて、定包絡線信号を発生する、増幅器における方法。