"時間に依存して電位が変化するランプ信号を出力するランプ信号出力回路であって、振幅の異なる複数の電圧を供給する電圧供給部と、入力容量と、前記ランプ信号を出力するランプ波形生成部と、を有し、前記電圧供給部と前記ランプ波形生成部とが前記入力容量を介して電気的に接続されていることを特徴とするランプ信号出力回路。前記ランプ波形生成部が積分回路を有することを特徴とする請求項1に記載のランプ信号出力回路。前記積分回路が、差動増幅部と、前記差動増幅部の出力端子と入力端子とを電気的に接続する帰還経路に設けられた積分容量と、を有し、前記差動増幅部の前記出力端子から前記ランプ信号が出力されることを特徴とする請求項2に記載のランプ信号出力回路。前記ランプ波形生成部はさらに電流供給部を有し、前記差動増幅部の前記出力端子から第1の入力端子への前記帰還経路に前記積分容量が設けられ、前記差動増幅部の第2の入力端子には参照電圧が入力され、前記差動増幅部の前記出力端子から信号が出力され、前記電流供給部が、前記第1の入力端子と前記入力容量の一の端子のそれぞれに電気的に接続され、さらに前記第1の入力端子と前記入力容量の前記一の端子とが電気的に接続され、前記入力容量の他の端子には、前記電圧供給部が電気的に接続され、第1の電位の前記信号を出力した後、前記電圧供給部が前記入力容量を介して前記差動増幅部の前記一の端子に出力する電圧を変えることによって、前記信号の電位を前記第1の電位から第2の電位へシフトし、前記電流供給部が前記第1の入力端子と前記入力容量の前記一の端子とに電流を供給し、前記信号を前記第2の電位から変化する前記ランプ信号とすることを特徴とする請求項3に記載のランプ信号出力回路。前記第1の電位が前記参照電圧の電位であることを特徴とする請求項4に記載のランプ信号出力回路。前記電流供給部は電流源と、第1のトランジスタと第2のトランジスタとを含み、前記電流源と前記第1の入力端子とが前記第1のトランジスタを介して電気的に接続され、さらに、前記電圧供給部と前記電流源とが前記第2のトランジスタを介して電気的に接続され、前記電流源が前記第1のトランジスタと前記第2のトランジスタのそれぞれの制御電極を共通して動作させることを特徴とする請求項4または5に記載のランプ信号出力回路。前記電流源が、可変電流源であることを特徴とする請求項6に記載のランプ信号出力回路。前記第1の入力端子に供給する電流値を変えることで、前記出力端子から出力される前記ランプ信号の単位時間当たりの電位の変化量を変えることを特徴とする請求項4~7のいずれかに記載のランプ信号出力回路。前記電圧供給部は、複数の抵抗を含み、抵抗値が可変である抵抗アレイを有し、前記抵抗アレイの抵抗値に基づいた電圧を前記入力容量に出力することを特徴とする請求項1~8のいずれかに記載のランプ信号出力回路。請求項1~9のいずれかに記載のランプ信号出力回路と、前記ランプ信号出力回路から出力される信号とアナログ信号とを比較した比較結果を示す比較結果信号を出力する複数の比較部と、クロックパルス信号を計数したカウント信号を出力するカウンタと、前記カウンタから前記カウント信号と、前記比較部から前記比較結果信号とが入力され、複数の前記比較部に対応して設けられた複数のメモリと、を有し、複数の前記メモリに共通の前記カウント信号が入力され、前記メモリが、前記カウンタから入力される前記カウント信号を、前記比較部が出力する前記比較結果信号に基づいて保持することで前記アナログ信号をデジタル信号に変換するアナログデジタル変換回路。請求項1~9のいずれかに記載のランプ信号出力回路と、前記ランプ信号出力回路から出力される信号とアナログ信号とを比較した比較結果を示す比較結果信号を出力する複数の比較部と、前記比較部から前記比較結果信号が入力され、複数の前記比較部に対応して設けられた複数のメモリと、を有し、複数の前記メモリの各々は、クロックパルス信号を計数したカウント信号を生成する複数のカウンタをさらに有し、前記メモリが、前記カウンタが生成する前記カウント信号を、前記比較部が出力する前記比較結果信号に基づいて保持することで前記アナログ信号をデジタル信号に変換するアナログデジタル変換回路。請求項4~8のいずれかに記載のランプ信号出力回路と、前記ランプ信号出力回路から出力される信号とアナログ信号とを比較した比較結果を示す比較結果信号を出力する複数の比較部と、前記比較部から前記比較結果信号が入力され、複数の前記比較部に対応して設けられた複数のメモリと、を有し、複数の前記メモリの各々は、クロックパルス信号を計数したカウント信号を生成する複数のカウンタをさらに有し、前記メモリが、前記カウンタが生成する前記カウント信号を、前記比較部が出力する前記比較結果信号に基づいて保持することで前記アナログ信号をデジタル信号に変換するアナログデジタル変換回路であって、複数の前記比較部が、前記ランプ信号出力回路から出力される前記信号と前記アナログ信号との比較である第1の比較の他に、前記第1の電位と前記第2の電位の比較である第2の比較を行うことを特徴とするアナログデジタル変換回路。前記第1の比較において、前記差動増幅部は、前記電圧供給部から前記入力容量を介して与えられる電圧に基づいて、前記第1の電位と前記第2の電位の両方と異なる第3の電位の前記信号を前記第1の電位からシフトさせて生成し、前記第3の電位から時間に依存して電位が変化する前記ランプ信号を出力することを特徴とする請求項12に記載のアナログデジタル変換回路。請求項10または11に記載のアナログデジタル変換回路と、入射光を光電変換して信号を出力する画素が複数行、複数列配された画素部と、を有する撮像装置であって、複数の前記比較部が前記画素の列に対応して設けられていることを特徴とする撮像装置。請求項12または13に記載のアナログデジタル変換回路と、入射光を光電変換して信号を出力する画素が複数行、複数列配された画素部と、を有する撮像装置であって、複数の前記比較部が前記画素の列に対応して設けられていることを特徴とする撮像装置。前記撮像装置は、さらに第2の差動増幅部と、前記第2の差動増幅部の出力端子から前記第2の差動増幅部の入力端子への帰還経路に設けられた帰還容量と、を有する増幅部を有し、前記画素が出力する画素出力信号が、前記増幅部によって増幅されて前記比較部に入力され、前記帰還容量と前記積分容量とが同じ構造を有し、前記増幅部の前記第2の差動増幅部の前記入力端子に電気的に接続した前記帰還容量の電極と、前記差動増幅部の前記第1の入力端子に電気的に接続した前記積分容量の電極と、が同じ極性であることを特徴とする請求項15に記載の撮像装置。複数の前記画素の一部の前記画素は前記入射光を遮光したオプティカルブラック画素であり、前記差動増幅部の前記出力端子から出力される前記信号の前記第2の電位が、前記オプティカルブラック画素が出力した画素出力信号に基づいて設定されることを特徴とする請求項15または16に記載の撮像装置。時間に依存して電位が変化するランプ信号を出力するランプ信号出力回路の駆動方法であって、前記ランプ信号出力回路は、電圧供給部と、入力容量と、前記ランプ信号を出力するランプ波形生成部と、を有し、前記電圧供給部が前記入力容量を介して前記ランプ波形生成部に供給する電圧に基づいて、前記ランプ信号の、時間に依存した電位の変化を開始する電位が与えられることを特徴とするランプ信号出力回路の駆動方法。特許文献1に記載のADCでは、ランプ信号を時間に依存した変化を開始する所定の電位にシフトするために、積分アンプの入出力端子間に設けられた積分容量に電流を印加して充放電していた。従って、ランプ信号の電位を或る電位から時間に依存した変化を開始する所定の電位にシフトするのに、積分容量を充放電する期間を要していた。本実施例は上記の課題を解決するために為されたものであり、一の態様は、時間に依存して電位が変化するランプ信号を出力するランプ信号出力回路であって、振幅の異なる複数の電圧を供給する電圧供給部と、入力容量と、前記ランプ信号を出力するランプ波形生成部と、を有し、前記電圧供給部と前記ランプ波形生成部とが前記入力容量を介して電気的に接続されていることを特徴とするランプ信号出力回路である。また、別の態様は、時間に依存して電位が変化するランプ信号を出力するランプ信号出力回路の駆動方法であって、前記ランプ信号出力回路は、電圧供給部と、入力容量と、前記ランプ信号を出力するランプ波形生成部と、を有し、前記電圧供給部が前記入力容量を介して前記ランプ波形生成部に供給する電圧に基づいて、前記ランプ信号の、時間に依存した電位の変化を開始する電位が与えられることを特徴とするランプ信号出力回路の駆動方法である。本発明によれば、ランプ信号を時間に依存した変化を開始する所定の電位にシフトするのに要する期間を短縮することができる。以下、図面を参照しながら本発明の実施形態について説明する。本実施例の撮像装置の構成の一例を示したブロック図を図1に示す。本実施例の撮像装置は、画素部1、垂直出力定電流源2、垂直出力線3、比較部4、ランプ信号出力回路5、メモリ6、カウンタ回路7、水平走査回路8、垂直走査回路9、信号処理回路10を含んで構成されている。また、比較部4、メモリ6を含んだ回路部12が複数列設けられている。また、複数列の回路部12、ランプ信号出力回路5、カウンタ回路7を含んでAD変換部11が構成される。まず、画素部1と垂直走査回路9について図2を参照しながら説明する。画素部1には画素100が複数行、複数列設けられている。図2は画素部の一部の領域である2行2列の画素100と、垂直走査回路9、垂直出力線3を部分的に示したものである。画素部1に含まれる画素100の具体的な構成を1つの画素100に示した。画素100は、光電変換部20、リセットMOSトランジスタ21、転送MOSトランジスタ22、増幅MOSトランジスタ23、選択MOSトランジスタ24を有している。光電変換部20は入射光を電荷に変換する。ここでは例としてフォトダイオードを示している。転送MOSトランジスタ22は、フォトダイオード20の電荷を増幅MOSトランジスタ23の入力ノードに転送する。転送MOSトランジスタ22の制御電極に、垂直走査回路9から転送信号PTXが供給される。増幅MOSトランジスタ23は、増幅MOSトランジスタ23の入力ノードに転送された電荷に基づいて信号を増幅して出力する。増幅MOSトランジスタ23には電源電圧SVDDが供給され、また、選択MOSトランジスタ24に電気的に接続されている。選択MOSトランジスタ24は、増幅MOSトランジスタ23と垂直出力線3の間の電気的経路に設けられており、制御電極に垂直走査回路9から選択パルスPSELが供給される。垂直走査回路9は画素100の行ごとに選択パルスPSELを供給し、画素の行の走査を行う。リセットMOSトランジスタ21は電源電圧SVDDが供給され、また、増幅MOSトランジスタ23の入力ノードと電気的に接続されている。つまり、増幅MOSトランジスタ23とリセットMOSトランジスタ21のそれぞれは共通の電源電圧SVDDが供給される。また、リセットMOSトランジスタ21の制御電極に垂直走査回路9からリセットパルスPRESが供給される。リセットMOSトランジスタ21は、垂直走査回路9からリセットパルスPRESに基づいて、増幅MOSトランジスタ23の入力ノードの電位のリセットを行う。増幅MOSトランジスタ23が出力した信号は、選択MOSトランジスタ24を介して垂直出力線3に画素信号PIXOUTとして出力される。再び、図1を参照しながら本実施例の撮像装置について説明する。垂直出力定電流源2は、垂直出力線3に電気的に接続され、垂直出力線3に電流を供給する。比較部4は画素部1から入力される画素信号PIXOUTと、ランプ信号出力回路5から供給される信号VRMPとを比較する。ここでの比較に用いられる信号VRMPは、ランプ信号出力回路5によって供給される、時間に依存して変化するランプ信号である。比較部4は、画素信号PIXOUTと信号VRMPとを比較した比較結果信号COMPOUTの信号値が変化した時に、ラッチ信号LATCHをメモリ6に出力する。カウンタ回路7はランプ信号出力回路5の信号VRMPが時間に依存した変化を開始した時から、不図示のクロックパルス供給部から供給されるクロックパルス信号CLKを計数したカウント信号CNTを出力する。即ち、カウンタ回路7はクロックパルス信号CLKを信号VRMPの電位の変化と並行して計数し、カウント信号CNTを生成して出力する。カウント信号CNTは、各列のメモリ6に共通して供給される。メモリ6は、カウンタ回路7からカウント信号CNTが供給されている。また、メモリ6は各列の比較部4に対応して各列に設けられている。メモリ6は、比較部4から供給されるラッチ信号LATCHの信号値が変化した時にカウンタ回路7から供給されたカウント信号CNTを保持する。ラッチ信号LATCHの信号値が変化した時にメモリ6が保持したカウント信号CNTを、以降メモリ保持信号と表記する。水平走査回路8は、各列のメモリ6を順に走査し、各列のメモリ6に保持されたメモリ保持信号を信号処理回路10に転送する。信号処理回路10は水平走査回路8によってメモリ6の各列から転送されたメモリ保持信号を、例えばグレイ値からバイナリ値に変換するなどの処理を行い、画像信号PICOUTを出力する。画像信号PICOUTが、画像を形成するために本実施例の撮像装置から出力される撮像信号である。次に、図3を参照しながら、図1で例示した比較部4について説明する。図3aは、比較部4の等価回路図である。比較部4は、差動増幅回路30、比較部リセットスイッチ31、32、比較部入力容量33、34、信号反転検出回路35を含んで構成される。信号VRMPは、比較部入力容量33を介して差動増幅回路30の入力端子INPに入力される。入力端子INPに入力される、信号VRMPに基づく電位を電位V-INPと表記する。画素信号PIXOUTは、比較部入力容量34を介して差動増幅回路30の入力端子INNに入力される。入力端子INNに入力される、画素信号PIXOUTに基づく電位をV-INNと表記する。比較部リセットスイッチ31はフィードバック端子FBPから入力端子INPへの帰還経路の導通、非導通を比較部リセットパルスCOMPRSTによって切り替える。比較部リセットスイッチ32はフィードバック端子FBNから入力端子INNへの帰還経路の導通、非導通を同じ比較部リセットパルスCOMPRSTによって切り替える。比較部リセットパルスCOMPRSTをHighレベル以下、Hレベルと表記する。同様にLowレベルをLレベルと表記する。とすると、フィードバック端子FBPから入力端子INPへの帰還経路と、フィードバック端子FBNから入力端子INNとへの帰還経路のそれぞれが導通状態となる。差動増幅回路30は比較結果信号COMPOUTを信号反転検出回路35に出力する。比較結果信号COMPOUTの信号値が変化した時に、信号反転検出回路35から出力されるラッチ信号LATCHの信号値が変化する。図3bは差動増幅回路30の等価回路図である。定電流源40、差動入力段PMOSトランジスタ42、43、負荷NMOSトランジスタ44、45からなる差動増幅部47と、定電流源41、ソース接地NMOSトランジスタ46からなるソース接地段48の2段増幅器で構成されている。入力端子INPに入力される信号VRMPに基づく電位V-INPが、入力端子INNに入力される画素信号PIXOUTに基づく電位V-INNよりも小さい時、ソース接地NMOSトランジスタはオンであり、比較結果信号COMPOUTはLレベルである。電位V-INPが電位V-INNよりも大きくなった時、ソース接地NMOSトランジスタがオフとなり、比較結果信号COMPOUTはHレベルとなる。この比較結果信号COMPOUTがLレベルからHレベルに遷移する時にラッチ信号LATCHがメモリ6に出力される。本実施例のランプ信号出力回路5の模式図を図4aに示した。ランプ信号出力回路は、電圧供給部60、入力容量57、ランプ波形生成部36を少なくとも有する。ランプ波形生成部36から出力される信号VRMPがランプ信号である。電圧供給部60は振幅の異なる少なくとも2つの電圧VDAC_REF、VDAC_STNを、入力容量57を介してランプ波形生成部36に出力する。電圧供給部60が出力する電圧によって、信号VRMPが時間に依存した電位の変化を開始するランプ開始電位が決定される。ランプ波形生成部36は、ランプ開始電位から時間に依存して変化するランプ波形を有するランプ信号を生成する。次に、図4bを参照しながら、図4aで例示したランプ信号出力回路5の一例について説明する。図4bにランプ信号出力回路5の回路構成の一例を示す。差動増幅回路50は、非反転端子にアンプ基準信号VREFが供給され、反転端子と出力端子の間には積分容量51と積分アンプリセットスイッチ52が電気的に接続されている。反転端子は差動増幅回路50の第1の入力端子であり、非反転端子は差動増幅回路50の第2の入力端子である。アンプ基準信号VREFは反転端子に入力される信号との差分を得るための参照電圧である。差動増幅回路50はランプ信号出力回路5が含む差動増幅部である。差動増幅回路50、積分容量51、積分アンプリセットスイッチ52とで容量帰還増幅回路61が構成されている。反転端子には、カレントミラーPMOSトランジスタ53、54により供給される定電流IRMPが、ランプ電流供給スイッチ56を介して供給される。ランプ電流供給スイッチ56は制御パルスPRMP_ENがHレベルの時にオンとなり、Lレベルの時にオフとなる。カレントミラーPMOSトランジスタ53には定電流源55から基準電流が供給される。本実施例の電流供給部は、カレントミラーPMOSトランジスタ53、54、定電流源55、ランプ電流供給スイッチ56を含んで構成される。さらに反転端子には入力容量57が電気的に接続される。入力容量57のもう一方の端子にはオフセット切替スイッチ58、59を介して電圧供給部60-1が電気的に接続されている。オフセット切替スイッチ58は制御パルスPRMP_REFがHレベルの時にオンとなり、Lレベルの時にオフとなる。オフセット切替スイッチ59は、制御パルスPRMP_STNがHレベルの時にオンとなり、Lレベルの時にオフとなる。電圧供給部60-1は、オフセット切替スイッチ58,59のそれぞれに対して、異なる電圧値の信号を供給する。つまり、電圧供給部60-1はオフセット切替スイッチ58には電圧VDAC_REFを供給する。また、電圧供給部60-1はオフセット切替スイッチ59には電圧VDAC_STNを供給する。オフセット切替スイッチ58,59のそれぞれのオン、オフを切り替えることで、信号VRMPの電位を或る電位から、時間に依存した変化を開始する前の電位であるランプ開始電位にシフトすることができる。このランプ開始電位にシフトする動作についての詳細は、後で図5を参照しながら説明する。図5に、本実施例の撮像装置の動作の一例を表した動作タイミング図を示す。図5で例示した動作タイミング図は、1行の画素100が画素信号PIXOUTを出力する動作と、AD変換部11の動作を表したものである。時刻t0に選択パルスPSELをHレベルとし、画素信号PIXOUTを出力させる画素100の行を選択する。また、時刻t0において、制御パルスPRMP_RSTはHレベルとなっている。ランプ信号出力回路5の積分容量51は、制御パルスPRMP_RSTをHレベルとして積分アンプリセットスイッチ52をオンとすることでリセットされる。この時、差動増幅回路50は、非反転端子に入力されたアンプ基準信号VREFをバッファする状態になる。この時刻t0に差動増幅回路50から出力された信号VRMPの電位はアンプ基準信号VREFの電位と等しい。時刻t0の信号VRMPの電位が信号VRMPの第1の電位である。また、時刻t0において、制御パルスPRMP_REFがHレベルであり、制御パルスPRMP_STNはLレベルである。この時、電圧供給部60-1からオフセット切替スイッチ58を介して、入力容量57に電圧VDAC_REFが供給されている。時刻t1に、リセットパルスPRESをHレベルとし、増幅MOSトランジスタ23の入力ノードの電位をリセットする。その後、リセットパルスPRESをLレベルとする。このリセットパルスPRESをLレベルとした時に出力される画素信号PIXOUTを画素基準信号と表記する。画素基準信号は画素100が有するノイズ成分を含む信号である。時刻t2に、制御パルスPRMP_RSTをLレベルとした後、制御パルスPRMP_REFをLレベルとする。積分容量51には制御パルスPRMP_RSTをLレベルにした時の電荷が保持される。また、入力容量57には制御パルスPRMP_REFをLレベルにした時の電荷が保持される。時刻t3に比較部リセットパルスCOMPRSTをHレベルとした後、Lレベルとする。これにより、比較部入力容量33には、比較部リセットパルスCOMPRSTをLレベルにした時の信号VRMPの電位、すなわちアンプ基準信号VREFの電位が保持される。よって、この後の動作では次に比較部リセットパルスCOMPRSTがHレベルとなるまでの間、差動増幅回路30の入力端子INPには信号VRMPとアンプ基準信号VREFとの差分の信号が入力される。また、比較部入力容量34には、比較部リセットパルスCOMPRSTをLレベルにした時の画素PIXOUTの画素基準信号の電位に基づく電荷が保持される。よって、この後の動作では次に比較部リセットパルスCOMPRSTがHレベルとなるまでの間、差動増幅回路30の入力端子INNには画素基準信号と画素信号PIXOUTとの差分の信号が入力される。時刻t4に、制御パルスPRMP_STNをHレベルとする。差動増幅回路50の反転端子には、電圧VDAC_STNと電圧VDAC_REFとの電位差である電圧Voffが供給される。差動増幅回路50によって、積分容量51と入力容量57の容量ゲイン分、電圧Voffが増幅されて差動増幅回路50から出力される。この時に差動増幅回路50から出力される信号とアンプ基準信号VREFとの差分が、信号VRMPの変化開始前の電位であるランプ開始電位RMP_stのアンプ基準信号VREFに対するオフセット量RMP_offである。このようにして、ランプ開始電位RMP_stの電位が決定される。ランプ開始電位RMP_stは信号VRMPの第2の電位である。時刻t5に制御パルスPRMP_ENをHレベルとしてランプ電流供給スイッチ56をオンとする。これにより、信号VRMPは積分容量51の容量値とランプ電流IRMPの電流値で決まる傾きを有するランプ波形となる。すなわちこの時の信号VRMPは時間に依存して電位が変化するランプ信号である。なお、信号VRMPの傾きとは、単位時間当たりの信号VRMPの電位の変化量である。また、制御パルスPRMP_ENがHレベルとなるのと同時に、カウンタ回路7はクロックパルス信号の計数を開始する。時刻t6に、ラッチ信号LATCHの信号値が変化する。この時のカウント信号CNTの信号値をメモリ6が保持する。この時にメモリ6が保持したカウント信号CNTの信号値をN信号と表記する。N信号は、各列の比較部4が有するオフセットをはじめ、比較部4の有するノイズ成分が含まれた信号である。時刻t7に、制御パルスPRMP_ENをLレベルとし、信号VRMPの時間に依存した電位変化を停止する。また、時刻t7に、制御パルスPRMP_STNをLレベルとし、制御パルスPRMP_REFをHレベルとする。また、制御パルスPRMP_RSTをHレベルとし、積分容量51、入力容量57の電荷を時刻t0の状態にリセットする。カウンタ回路7はクロックパルス信号の計数を止め、そしてカウント信号CNTを初期値に戻す。時刻t8に、転送パルスPTXをHレベルとする。これにより、フォトダイオード20が入射光を光電変換して生成した信号電荷が増幅MOSトランジスタ23の入力ノードに転送される。増幅MOSトランジスタ23は、フォトダイオード20で生成した信号電荷が転送された増幅MOSトランジスタ23の入力ノードの電位に基づく信号を出力する。この信号が選択MOSトランジスタ24を介して垂直出力線3に出力される。この信号が画素信号PIXOUTの一つである画像信号である。比較部入力容量34には、時刻t3に比較部リセットパルスCOMPRSTがHレベルとし、その後Lレベルとした時の電荷が保持されている。即ち、画素信号PIXOUTの一つである画素基準信号の電位が保持されている。従って、差動増幅回路30の入力端子INNには、画像信号と画素基準信号の差分の信号が入力される。画素基準信号には先述した通り画素100のノイズ成分が含まれていた。よって、比較部入力容量34により、画像信号からノイズ成分を差し引いた信号が差動増幅回路30に入力される。時刻t9に、時刻t2における動作と同様に、制御パルスPRMP_RSTをLレベルとする。そして、制御パルスPRMP_REFをLレベルとする。時刻t10に、時刻t4における動作と同様に、制御パルスPRMP_STNをHレベルとする。信号VRMPは、アンプ基準信号VREFからオフセット量RMP_off分変化したランプ開始電位RMP_stとなる。時刻t11に、時刻t5における動作と同様に、制御パルスPRMP_ENをHレベルとし、信号VRMPの時間に依存した電位変化を開始する。カウンタ回路7はクロックパルス信号の計数を開始する。差動増幅回路30の入力端子INNに入力される信号と、入力端子INPに入力される信号の大小関係が時刻t12で逆転したとする。すると、比較部4が出力するラッチ信号LATCHの信号値が変化する。このラッチ信号LATCHの信号値の変化を受けて、メモリ6は時刻t12におけるカウント信号CNTの信号値を保持する。この時にメモリ6が保持したカウント信号CNTをS信号と表記する。時刻t13に、時刻t7における動作と同様に、制御パルスPRMP_ENをLレベルとし、信号VRMPの時間に依存した電位変化を停止する。また、時刻t13に、制御パルスPRMP_STNをLレベルとし、制御パルスPRMP_REFをHレベルとする。また、制御パルスPRMP_RSTをHレベルとし、積分容量51、入力容量57の電荷を時刻t0の状態にリセットする。カウンタ回路7はクロックパルス信号の計数を止め、そしてカウント信号CNTを初期値に戻す。本実施例では、信号VRMPとアナログ信号との比較である第1の比較は、時刻t11から時刻t13の期間に行われる動作である。また、信号VRMPとランプ基準電RMP_stとの比較である第2の比較は、時刻t5から時刻t7の期間に行われる動作である。各列のメモリ6に保持されたN信号とS信号は、水平走査回路8によって順次、信号処理回路10に転送される。信号処理回路10は、S信号とN信号の差分を得る処理などを行う。S信号からN信号を差し引くことにより、各列の比較部4のオフセットをはじめ、比較部4が有するノイズ成分をS信号から差し引くことができる。よって、S信号への各列の比較部4の特性バラツキによる影響を抑えることができる。信号処理回路10はS信号からN信号を差し引いた信号を画像信号PICOUTとして出力する。本実施例のランプ信号出力回路5は、複数の電圧を供給する電圧供給部60-1、入力容量57を有する。入力容量57に電圧VDAC_REFの電位を保持させた後、電圧VDAC_STNを差動増幅回路50に印加することによって、信号VRMPをアンプ基準電圧VREFの電位からシフトすることができる。よって本実施例のランプ信号出力回路5は、積分容量51に電流を印加して充放電することによって信号VRMPの電位をシフトする構成に比して、高速に信号VRMPの電位をシフトすることができる効果を有する。また、積分容量51に電流を印加して充放電することで信号VRMPの電位をシフトする場合、積分容量51に印加する電流の電流値の変動が信号VRMPのオフセット量に影響を及ぼす。つまり、積分容量51に同じ電流値の電流を印加した場合でも、電流値の変化の仕方によって信号VRMPのオフセット量が異なってしまう。即ちランプ開始電位RMP_stの値が異なってしまうため、AD変換の精度が低下するという問題があった。本実施例のランプ信号出力回路5では、積分容量51の充放電によらず、信号VRMPをシフトすることができる。従って、ランプ開始電位RMP_stの値の変動を抑制することができる。よって、積分容量51に電流を印加して充放電することで信号VRMPをシフトする構成に比して、AD変換の精度を向上することができる。本実施例では、ランプ波形生成部36の一例として、差動増幅回路50と積分容量51を有する容量帰還増幅回路61を含む形態を説明した。しかし、本実施例は容量帰還増幅回路の形態に限定されるものではなく、積分回路を有する形態であれば好適に実施できる。また、積分回路以外に形態であっても、例えばランプ波形生成部36がソースフォロワ回路で構成されている形態であっても好適に実施できる。この形態であってもランプ波形を有するランプ信号VRMPを生成することができ、また、電圧供給部60と入力容量57とを有していることにより、ランプ開始電位を決定することができる。また、ランプ波形生成部36が図4cに例示したように、ランプ波形電圧供給部63と容量64とを有する形態であっても良い。トランジスタ65は制御電極にリセットパルスRESが供給されると、容量64、入力容量57の電荷のリセットを行う。ランプ波形電圧供給部63は例えば抵抗値が可変である抵抗アレイを有し、抵抗値に基づいて電圧を出力する形態とすることができる。本実施例はAD変換部11を有する装置の一例として撮像装置を説明した。本実施例はこの形態に限定されるものではない。すなわち、アナログ信号と時間に依存して電位が変化するランプ信号とを比較した結果に基づいて、アナログ信号をデジタル信号に変換するADCのランプ信号出力回路に適用することができる。また、本実施例では撮像装置が信号処理回路10を有する形態を基に説明した。信号処理回路10を撮像装置が有している必要はなく、撮像装置とは別の装置に信号処理回路10が設けられ、撮像装置から信号処理回路10に信号が出力される形態であっても良い。また、本実施例は、カウンタ回路7が各列のメモリ6に対して共通のカウント信号CNTを出力する形態を説明した。他の形態として、図6に例示したように、各列のメモリ6がカウント信号CNTを生成するカウンタ回路7を有する形態であっても良い。各列のカウンタ回路7には各列の比較部4からラッチ信号LATCHが出力されている。メモリ6は、ラッチ信号LATCHの信号値が変化した時のカウント信号CNTを保持する。この形態においても、本実施例で述べた構成のランプ信号出力回路5を好適に適用することができる。また、本実施例では、アンプ基準信号VREFからランプ開始電位RMP_stに信号VRMPの電位をシフトする形態を説明した。しかし、信号VRMPの電位をアンプ基準信号VREF以外の電位からランプ開始電位RMP_stにシフトさせる形態であっても良い。図面を参照しながら、実施例1との相違点を中心に本実施例を説明する。図7aは、本実施例に関わるランプ信号出力回路5の等価回路図である。図7aにおいて、図4bと同様の機能を有する構成については、図4bで付した符号と同じ符号を図7aにも付している。72は電流値を変えて供給することのできる可変電流源である。71はカレントミラーPMOSトランジスタ、72は電流値を変えて電流を供給することのできる可変電流源である。60-2は本実施例における、電圧供給部60の一例である。カレントミラーPMOSトランジスタ54は差動増幅回路50に電流源から電流を供給する第1のトランジスタである。また、カレントミラーPMOSトランジスタ71は、カレントミラーPMOSトランジスタ53と可変電流源72によって供給される電流に基づいて、電圧供給部60-2に電流IDACを供給する。すなわち、カレントミラーPMOSトランジスタ71は電圧供給部60-2に電流源から電流を供給する第2のトランジスタである。本実施例では、カレントミラーPMOSトランジスタ54、71の制御電極に共通して、カレントミラーPMOSトランジスタ53と可変電流源72によって電流が供給される。従って、電圧供給部60-2に供給する電流IDACと、差動増幅回路50に供給する電流IRMPの電流値は比例関係にある。本実施例の電流供給部は、カレントミラーPMOSトランジスタ53、54、71、可変電流源72、ランプ電流供給スイッチ56を含んで構成される。図7bは、本実施例に関わる電圧供給部60-2の詳細な構成を例示したものである。81は複数の抵抗を有する抵抗アレイである。抵抗アレイ81に、複数のバッファ82-1、82-2が電気的に接続されている。また、抵抗アレイ81にカレントミラーPMOSトランジスタ71から電流IDACが供給される。抵抗アレイ81は電流IDACを電圧に変換して複数のバッファ82-1、82-2に出力する。バッファ82-1は電圧DACOUT_A、バッファ82-2は電圧DACOUT_Bを出力する。カレントミラーPMOSトランジスタ71からのバッファ82-1の電気的経路の抵抗値と、バッファ82-2までの電気的経路の抵抗値は異なっている。従って、バッファ82-1とバッファ82-2に供給する電圧値は異なっている。よって、バッファ82-1、82-2のそれぞれから出力される電圧DACOUT_A、DACOUT_Bについても異なる電圧値となる。このようにして、電圧供給部60-2は複数の電圧値を出力することができる。電圧DACOUT_A、DACOUT_Bをどのように電圧VDAC_REF、VDAC_STNに割り当てるかは、信号VRMPのシフト方向をAD変換時の信号VRMPが変化する方向と同じ方向とするか異なる方向とするかに基づいて決定すればよい。図8に本実施例のランプ信号出力回路5を用いた、図1の撮像装置の動作の一例を示した動作タイミング図を示す。本実施例のランプ信号出力回路5を有する撮像装置においても、実施例1で図5を参照しながら述べた動作タイミングと同様にして動作させることができる。本実施例のランプ信号出力回路5は、先述したように、電圧供給部60-2に供給する電流IDACと、差動増幅回路50に供給する電流IRMPの電流値は比例関係にある。電流IRMPの電流値がIアンペアであったとする。この時の信号VRMPのランプ波形が図8で示したAである。また、電流IRMPの電流値がIアンペアであった時の、ランプ開始電位RMP_stとアンプ基準信号VREFとの差分がオフセット量RMP_off1である。電流IRMPの電流値がIアンペアであった時の電流IDACの電流値をI ́アンペアとする。ここで、電圧供給部60-2の抵抗をAのランプ波形の信号VRMPを生成した時と同じとしたまま、電流IRMPの電流値をIアンペアの2倍の2Iアンペアとする。電流IDACは電流IRMPと比例関係にあり、同様に2I ́アンペアの電流値となる。よって、電圧供給部60-2から出力される電圧VDAC_REFと電圧VDAC_STNとの電位差は、先のAのランプ波形の信号VRMPを生成した時に対して2倍の値となる。よって、信号VRMPのランプ開始電位RMP_stとアンプ基準信号VREFとの差分のオフセット量RMP_off2は、オフセット量RMP_off1の2倍の値となる。また、電流IRMPの電流値が2Iアンペアであるので、差動増幅回路50から出力される信号VRMPの傾きは、先のAのランプ波形の信号VRMPに対して2倍となる。この電流IRMPの電流値を2Iアンペアとした時に生成する信号VRMPのランプ波形を、図8にBとして示した。本実施例で示したランプ信号出力回路5は、電流IRMPと電流IDACとが比例関係にある構成を示した。本実施例のランプ信号出力回路5は、実施例1で先述した効果を有している。さらに、本実施例のランプ信号出力回路5は、ランプ開始電位RMP_stとアンプ基準信号VREFとの差分であるオフセット量RMP_offと、AD変換時の信号VRMPの傾きとを連動して設定することができる。また、信号VRMPの傾きを変えることにより、画素出力信号PIXOUTに対するAD変換部11が出力する信号のゲインが切り替えられることについて説明する。Bのランプ波形で信号VRMPが変化する場合、時刻t12でラッチ信号LATCHの信号値が変化したとする。この形態と同じ電位が差動増幅回路30の入力端子INNに与えられ、信号VRMPがAのランプ波形で変化した場合には、時刻t12よりも遅い時刻t12 ́でラッチ信号LATCHの信号値が変化する。従って、信号VRMPがAのランプ波形で変化した場合にメモリ6に保持されるS信号は、Bのランプ波形で変化した場合に比して大きくなる。よって、信号VRMPの変化する傾きによって、メモリ6が保持する信号の信号値を変化させることができる。これにより、画素出力信号PIXOUTに対するAD変換部11が出力する信号のゲインを変えることができる。本実施例で述べたランプ信号出力回路5はAのランプ波形とBのランプ波形のそれぞれの信号VRMPを生成する際に、電圧供給部60-2は同じ抵抗値を用いて複数の電圧を生成する形態であった。しかし、Aのランプ波形とは異なるランプ波形の信号VRMPを生成する際に、電圧供給部60-2が異なる抵抗値を用いても良い。この形態であれば、オフセット量RMP_offを信号VRMPの傾きとは独立して設定することが可能である。図面を参照しながら、実施例1との相違点を中心に本実施例を説明する。図9は本実施例のランプ信号出力回路5の等価回路図である。図9において、図4bと同様の機能を有する構成については、図4bで付した符号と同じ符号を図9にも付している。本実施例の電圧供給部60-3は、3つの電圧VDAC_REF、VDAC_STN、VDAC_STSを出力する。よって、電圧供給部60-3は実施例1で述べた構成にさらに電圧VDAC_STSを出力する端子を有している。また、3つの電圧値の大小関係は、VDAC_STS>VDAC_REF>VDAC_STNの関係式を満たしている。また、電圧VDAC_STSを出力する端子と入力容量57との電気的経路に、さらにオフセット切替スイッチ62が設けられている。オフセット切替スイッチ62は制御パルスPRMP_STSをHレベルとするとオンとなり、Lレベルとするとオフとなる。図10は、本実施例のランプ信号出力回路5を有する図1の撮像装置の動作の一例を示した動作タイミング図である。時刻t1から時刻t9までのそれぞれの動作については、実施例1で図5を参照しながら述べた動作の時刻t1から時刻t9のそれぞれの動作と同様とすることができる。時刻t5で制御パルスPRMP_STNをHレベルとすることで得られるランプ開始電位を本実施例では、RMP_st1と表記する。また、このランプ開始電位RMP_st1とアンプ基準信号VREFとの差分であるオフセット量をRMP_off1と表記する。時刻t10-1に、実施例1では時刻t10に制御パルスPRMP_STNをHレベルとしていたところ、本実施例では制御パルスPRMP_STNをLレベルとしたまま、制御パルスPRMP_STSをHレベルとする。先述した通り、電圧供給部60-3が供給する3つの電圧は、VDAC_STS>VDAC_REF>VDAC_STNの関係式を満たしている。従って、信号VRMPは、アンプ基準信号VREFの電位に対し、制御パルスPRMP_STNをHレベルにした時とは反対の方向の電位にシフトする。即ち、AD変換時に信号VRMPが時間に依存した変化をする方向と同じ方向にシフトする。この時のランプ開始電位をRMP_st2と表記する。また、ランプ開始電位RMP_st2とアンプ基準信号VREFとの差分であるオフセット量をRMP_off2と表記する。ランプ開始電位RMP_st2は、第1の電位であるアンプ基準信号VREFと、第2の電位であるランプ開始電位RMP_st1の両方と異なる電位の第3の電位である。時刻t11-1に、制御パルスPRMP_ENをHレベルとする。これにより、信号VRMPはランプ開始電位RMP_st2から時間に依存した電位変化を開始する。生成する信号VRMPのランプ波形は図8で示したDのようになる。Cのランプ波形は、時刻t10-1に制御パルスPRMP_STSをHレベルとせず、制御パルスPRMP_STNをHレベルとして制御パルスPRMP_ENをHレベルにした場合に生成する信号VRMPを比較のために示したものである。Dのランプ波形で信号VRMPを変化させた時、差動増幅回路30の入力端子INNに入力される信号と、入力端子INPに入力される信号の大小関係が時刻t12-1で逆転したとする。すると、比較部4が出力するラッチ信号LATCHの信号値が変化する。メモリ6はこの時のカウント信号CNTの信号値であるS信号を保持する。差動増幅回路30の入力端子INNに入力される信号値が同一であるとして、信号VRMPがCのランプ波形で変化したとする。すると、比較部4の出力するラッチ信号LATCHの信号値が変化するのは時刻t12-3となる。従って、信号VRMPがCのランプ波形で変化する場合に比して、ラッチ信号LATCHの信号値が変化するタイミングを早くすることができる。時刻t13-1に、信号VRMPの電位は電位RMP_end2に達する。この時に、制御パルスPRMP_ENをLレベルとし、制御パルスPRMP_ENをLレベルとし、信号VRMPの電位変化を停止する。また、時刻t13-1に、制御パルスPRMP_STSをLレベルとし、制御パルスPRMP_REFをHレベルとする。信号VRMPがCのランプ波形で変化する場合に時刻t13-1で達する電位は電位RMP_end1である。従って、信号VRMPをDのランプ波形で変化させることによって、電位RMP_end2と電位RMP_end1との間の電位が、差動増幅回路30の入力端子INPに与えられていた場合であっても、ラッチ信号LATCHの信号値を変化させることができる。本実施例のオフセット量RMP_off2の値は任意に設定できるが、差動増幅回路30の入力端子INPと入力端子INNのそれぞれに与えられる電位の大小関係が時刻t11-1から時刻t13-1の間に逆転することが好ましい。入力端子INPに与えられる電位が時刻t11-1の時点で入力端子INNに与えられる電位よりも小さい場合には、信号VRMPが変化している期間において大小関係が変わらなくなってしまう。これを避けるため、例えば、複数行、複数列配された画素の一部が遮光されたオプティカルブラック画素以下、OB画素と表記するを有し、OB画素が出力する信号に基づいてオフセット量RMP_off2の値を設定する形態がある。OB画素が出力する信号は画素100のノイズ成分を含む信号である。即ち、画素基準信号とほぼ同電位の信号を出力する。画素100が出力する画像信号には、このノイズ成分が重畳されている。画素信号PIXOUTは電荷に基づく信号であるため、画像信号は画素基準信号に比して電位はノイズ成分が重畳されているため概ね小さくなる。よって、OB画素が出力する信号の電位に基づいて、オフセット量RMP_off2の値を設定することで、時刻t11-1から時刻t13-1の間でラッチ信号LATCHの信号値が変化しないケースを減らすことができる。また、OB画素の出力する信号以外にも、図8の時刻t0の前に行ったAD変換例えば、図8でAD変換を行った画素100の行の、前の行で行ったAD変換で取得したN信号の信号値に基づいてオフセット量RMP_offを設定するようにしても良い。本実施例では、信号VRMPがDのランプ波形で電位RMP_end2まで電位が変化する形態を説明した。しかし、信号VRMPがDのランプ波形でありながら、電位RMP_end1まで電位が変化する形態、即ち時刻t12-2で制御パルスPRMP_ENをLレベルとする形態であっても良い。この形態の場合、時刻t13-1から時刻t12-2の期間分、AD変換期間を短縮することができる。また、本実施例の電流源55は可変電流源としても良い。可変電流源とすることで、信号VRMPの傾きを変化させることができる。信号VRMPの傾きを変化させることで、画素出力信号PIXOUTに対するAD変換部11が出力する信号のゲインを変えることができる。図面を参照しながら、実施例1との相違点を中心に本実施例を説明する。図11aは本実施例の撮像装置の一例を示したブロック図である。図1と同じ機能を有するものについては図1で付した符号と同じ符号を図11aにおいても付している。本実施例の撮像装置は、画素部1から出力された画素出力信号PIXOUTが増幅部13を介して比較部4に出力される形態である。本実施例のランプ信号出力回路5は実施例1と同様の構成とすることができる。図11bは増幅部13の詳細を表した等価回路図である。13-1は差動増幅回路、C0は増幅部入力容量、C1は帰還容量である。差動増幅回路13-1は第2の差動増幅部である。画素出力信号PIXOUTは増幅部入力容量C0を介して差動増幅回路13-1の反転端子に入力される。帰還容量C1はゲイン切替スイッチSW2を介して差動増幅回路13-1の出力端子と電気的に接続されている。また、帰還容量C1は差動増幅回路13-1の反転端子と電気的に接続されている。差動増幅回路13-1が出力する信号を増幅部出力信号AmpOUTと表記する。増幅部出力信号AmpOUTの画素出力信号PIXOUTに対するゲインは、帰還容量C1のうち、差動増幅回路13-1の出力端子と導通した容量の容量値の総和と、増幅部入力容量C0との比によって与えられる。以下、ゲイン切替スイッチSW2のスイッチがオンであるものとして説明する。差動増幅回路13-1のスイッチSW1を導通状態とすると差動増幅回路13-1と増幅部入力容量C0の電位がリセットされる。スイッチSW1は、増幅部リセットパルスAmp_rstをHレベルとするとオンとなり、Lレベルとするとオフとなる。図11cは本実施例の帰還容量C1および積分容量51の構造を例示した図である。本実施例において増幅部13の帰還容量C1およびランプ信号出力回路5の積分容量51は、ともに拡散容量を用いている。拡散容量はMISMetal-Insulator-Semiconductor構造になっており、ゲート側電極GATEは金属またはポリシリコン、拡散層側電極NおよびNはN型半導体領域、PWLはP型半導体領域、FLDは絶縁膜層である。また、帰還容量C1は、差動増幅器13-1の入力端子にゲート側電極または拡散層側電極のどちらか一方が電気的に接続されている。他方の電極は、差動増幅回路13-1の出力端子に電気的に接続されている。また、積分容量51は、差動増幅回路50の入力端子に、帰還容量C1が差動増幅回路13-1の入力端子に電気的に接続したのと同じ側の電極が電気的に接続されている。すなわち、帰還容量C1が差動増幅回路13-1に同極性の電極が接続されている。例えば、帰還容量C1が差動増幅回路13-1の入力端子にゲート側の電極が電気的に接続されている場合であれば、積分容量51も同様に差動増幅回路50の入力端子にゲート側電極が電気的に接続されている。積分容量51の他方の電極は、差動増幅回路50の出力端子に電気的に接続されている。このように、帰還容量C1と積分容量51とを同じ構造の容量とし、同極性の電極を差動増幅回路13-1、50の入力端子にそれぞれ電気的に接続させる。同様に、他方の同極性の電極についても、差動増幅回路13-1、50の出力端子にそれぞれ電気的に接続させる。これにより、増幅部13とランプ信号出力回路5との、容量値の電圧依存性を揃えることができる。また、差動増幅回路13-1と差動増幅回路50とをそれぞれ同様の回路構成とすることで、増幅部13とランプ信号出力回路5との入力信号に対する出力信号の関係である線形性を揃えることができる。よって、増幅部出力信号AmpOUTと信号VRMPとの線形性を揃えることができる。図12は図11aで例示した撮像装置の動作の一例を示した動作タイミング図である。画素100が画素出力信号PIXOUTを出力する動作については、図5で例示した動作タイミングと同様とすることができる。以下、図5で例示した動作タイミング図と異なる動作を中心に説明する。時刻t1に、増幅部リセットパルスAmp_rstをHレベルとし、差動増幅回路13-1、増幅部入力容量C0の電位をリセットする。その後、増幅部リセットパルスAmp_rstをLレベルとする。これにより、増幅部入力容量C0には増幅部リセットパルスAmp_rstをLレベルとした時の画素出力信号PIXOUTの電位に基づく電荷が保持される。時刻t2に、垂直出力線3には画素基準信号が出力される。差動増幅回路13-1の反転端子には、増幅部入力容量C0が保持した電位と画素基準信号との差分の電位が与えられ、この電位を増幅して増幅部出力信号AmpOUTを出力する。また、制御パルスPRMP_RSTをHレベルからLレベルとする。時刻t3に、比較部リセットパルスCOMPRSTをHレベルとした後、Lレベルとする。これにより、比較部入力容量34には、時刻t3における増幅部出力信号AmpOUTが保持される。すなわち、各列の増幅部13が有するオフセット成分がこの時、比較部入力容量34に保持される。比較部入力容量33には、実施例1と同様に、アンプ基準信号VREFが保持される。時刻t4に、制御パルスPRMP_STNをHレベルとする。なお、本実施例では、画素出力信号PIXOUTを増幅部13が反転増幅した信号が比較部4に与えられる。よって、AD変換時に信号VRMPの変化する向きは実施例1の場合と逆の方向となる。従って、信号VRMPをランプ開始電位RMP_stにシフトする方向も実施例1とは逆の方向である。時刻t5に、制御パルスPRMP_ENをHレベルとする。これにより、信号VRMPは時間に依存して電位が変化する。先述した通り、信号VRMPが変化する方向は、実施例1とは逆の方向である。即ち、時間に依存して電位が増加する方向である。以降、時刻t6および時刻t7のそれぞれの動作は、実施例1の図5で示した時刻t6および時刻t7のそれぞれの動作と同様とすることができる。時刻t8に、転送パルスPTXをHレベルとすると、画像信号が垂直出力線3に出力される。差動増幅回路13-1の反転端子には、画像信号と増幅部入力容量C0が保持した電位との差分の電位が与えられる。差動増幅回路13-1は、この電位を反転増幅した増幅部出力信号AmpOUTを出力する。この時の増幅部出力信号AmpOUTを増幅画像信号と表記する。差動増幅回路30の入力端子INNには、増幅画像信号と比較部入力容量34が保持した電位との差分の電位が与えられる。従って、増幅画像信号から各列の増幅部13が有するオフセット成分を差し引くことができる。時刻t9から時刻t13でのそれぞれの動作は、実施例1の図5で示した時刻t9から時刻t13でのそれぞれの動作と同様とすることができる。このようにして、画素出力信号PIXOUTを増幅部13が反転増幅した信号をAD変換することができる。本実施例の増幅部13は帰還容量C1を有している。この増幅部13の構成はランプ信号出力回路5の容量帰還増幅回路61と同様の構成を有している。帰還容量C1と積分容量51とを同じ構造の容量とし、同極性の電極を差動増幅回路13-1、50の入力端子にそれぞれ電気的に接続させる。同様に、他方の同極性の電極についても、差動増幅回路13-1、50の出力端子にそれぞれ電気的に接続させる。これにより、増幅部13とランプ信号出力回路5との、電圧に対する容量の電圧依存性を揃えることができる。また、差動増幅回路13-1と差動増幅回路50とをそれぞれ同様の回路構成とすることで、増幅部13とランプ信号出力回路5との入力信号に対する出力信号の関係である線形性を揃えることができる。よって、増幅部出力信号AmpOUTと信号VRMPとの線形性を揃えることができる。よって、増幅部出力信号AmpOUTと信号VRMPとの線形性の差異によって生じる、AD変換の精度低下を低減することができる。本実施例では、帰還容量C1、積分容量51の一例として、MIS容量の形態を例に説明した。他の形態として、帰還容量C1と積分容量51とが、MIMMetal-Insulator-Metal容量や、2つのポリシリコン層が絶縁層を挟んで構成されたポリシリコンポリシリコンキャパシタであっても良い。これらの形態であっても、帰還容量C1と積分容量51とを同じ構造の容量とし、差動増幅回路の入出力端子に対して同じ側の電極を電気的に接続する。同じ構造とは、例えば帰還容量C1と積分容量51とが共にMIM容量であることを指す。このような形態とすることにより、増幅部13とランプ信号出力回路5との、容量値の電圧依存性を揃えることができる。これまでに述べた撮像装置を撮像システムに適用した場合の実施例について述べる。撮像システムとして、デジタルスチルカメラやデジタルカムコーダーや監視カメラなどがあげられる。図13に、撮像システムの例としてデジタルスチルカメラに撮像装置を適用した場合の模式図を示す。図13において、151はレンズの保護のためのバリア、152は被写体の光学像を撮像装置154に結像させるレンズ、153はレンズ152を通った光量を可変にするための絞りである。155は撮像装置154より出力される出力信号の処理を行う出力信号処理部である。出力信号処理部155はデジタル信号処理部を有し、撮像装置154から出力される信号を、必要に応じて各種の補正、圧縮を行って信号を出力する動作を行う。図13において、156は画像データを一時的に記憶する為のバッファメモリ部、158は記録媒体に記録または読み出しを行うためのインターフェース部、159は撮像データの記録または読み出しを行う為の半導体メモリ等の着脱可能な記録媒体である。157は外部コンピュータ等と通信する為のインターフェース部である。1510は各種演算とデジタルスチルカメラ全体を制御する全体制御演算部、1511は撮像装置154、出力信号処理部155に、各種タイミング信号を出力するタイミング発生部である。ここで、タイミング信号などは外部から入力されてもよく、撮像システムは少なくとも撮像装置154と、撮像装置154から出力された出力信号を処理する出力信号処理部155とを有すればよい。以上のように、本実施例の撮像システムは、撮像装置154を適用して撮像動作を行うことが可能である。"