複数本の走査線と、aaは2以上の整数本毎にブロック化された複数本のデータ線と、前記複数本の走査線と前記複数本のデータ線との交差に対応して設けられた複数の画素回路と、を有し、前記複数の画素回路の各々は、発光素子と、ドレインが電源線に電気的に接続され、ゲートおよびソース間の電圧に応じた電流を前記発光素子に流す駆動トランジスターと、前記駆動トランジスターのゲートと前記データ線との間で導通状態が制御される選択トランジスターと、を含み、初期化期間に、前記駆動トランジスターのドレインに第1電源電位が供給されるとともに、前記駆動トランジスターのゲートに前記データ線および前記選択トランジスターを介し初期化電位が供給されて、前記駆動トランジスターのソースの電位が初期化され、セット期間に、前記駆動トランジスターのドレインに第2電源電位が供給され、当該駆動トランジスターのドレインおよびソース間にセット電流が流れて、前記発光素子を発光させない状態で、前記駆動トランジスターのゲートおよびソース間に当該駆動トランジスターの閾値電圧に相当する電圧が保持され、第1番目の選択期間において前記ブロック化されたa本のデータ線が選択され、当該a本のデータ線に、当該a本のデータ線のうちの一のデータ線に接続された画素回路に供給されるべきデータ信号が供給され、第2番目から第a番目の選択期間において前記一のデータ線を除いたa-1本のデータ線が所定の順番で選択されるとともに、選択されたデータ線に、当該データ線に接続された画素回路に供給されるべきデータ信号が供給され、書込期間において、前記データ線に供給されたデータ信号が、前記選択トランジスターを介し前記駆動トランジスターのゲートに供給されることを特徴とする電気光学装置。前記ブロックの各々に対応して設けられ、前記ブロックに対応して設けられた信号線と、対応するブロックに属する前記a本のデータ線との導通および非導通を切り替える複数の選択部を備え、前記選択部は、前記データ出力期間のうち第1番目の選択期間に、前記ブロックに対応する信号線と当該ブロックに属するa本データ線との間を一斉に導通させることを特徴とする請求項1に記載の電気光学装置。前記セット期間に、前記セット電流を流す電流生成手段を有し、前記電流生成手段は、第1電極と第2電極とを含む第2容量素子と、給電線とを備え、前記第1電極は前記駆動トランジスターのソースに接続される一方、前記第2電極は前記給電線に接続され、少なくとも前記セット期間の開始から前記書込期間の終了までは、前記給電線の電位が経時的に変化することを特徴とする請求項2に記載の電気光学装置。前記セット期間の開始から前記書込期間の終了まで、前記給電線の電位が直線的に変化することを特徴とする請求項3に記載の電気光学装置。複数本の走査線と、aaは2以上の整数本毎にブロック化された複数本のデータ線と、前記複数本の走査線と前記複数本のデータ線との交差に対応して設けられた複数の画素回路と、を有し、前記複数の画素回路の各々は、発光素子と、ドレインが電源線に電気的に接続され、ゲートおよびソース間の電圧に応じた電流を前記発光素子に流す駆動トランジスターと、前記駆動トランジスターのゲートと前記データ線との間で導通状態が制御される選択トランジスターと、を含む電気光学装置の駆動方法であって、初期化期間に、前記駆動トランジスターのドレインに第1電源電位を供給するとともに、前記駆動トランジスターのゲートに前記データ線および前記選択トランジスターを介し初期化電位を供給して、前記駆動トランジスターのソースの電位を初期化し、第1番目の選択期間において前記ブロック化されたa本のデータ線が選択され、当該a本のデータ線に、当該a本のデータ線のうちの一のデータ線に接続された画素回路に供給すべきデータ信号を供給し、第2番目から第a番目の選択期間において前記一のデータ線を除いたa-1本のデータ線を所定の順番で選択するとともに、選択したデータ線に、当該データ線に接続された画素回路に供給されるべきデータ信号を供給し、書込期間において、前記データ線に供給されたデータ信号を、前記選択トランジスターを介し前記駆動トランジスターのゲートに供給することを特徴とする電気光学装置の駆動方法。請求項1乃至4のいずれかに記載の電気光学装置を備えることを特徴とする電子機器。ところで、上記回路構成において、駆動トランジスターの閾値電圧や移動度などの特性が画素回路毎に異なっていると、表示画面の一様性を損なうような表示ムラが発生するので、当該駆動トランジスターの特性を補償する場合が多い。この補償技術では、データ線に対し、駆動トランジスターの特性を補償するための初期電位を与えた後に、データ信号映像信号を与えるので、データ線の電位が変動する。しかしながら、データ線をブロック化した方式では、ブロックを構成するデータ線同士でみたときに当該電位変動が時間差をもって発生することになる。このため、電位変動の影響がブロックを構成するデータ線同士で異なることになり、表示品位を大きく低下させる要因になり得る。なお、電位変動による影響はブロックを構成するデータ線同士で異なるので、具体的にいえば、データ線に沿った表示ムラ、すなわち縦スジとして視認されることになる。本発明は、上述した事情に鑑みてなされたもので、その目的の一つは、デマルチプレクサを有する構成においても、縦スジのような表示品位の低下を抑えることが可能な技術を提供することにある。上記課題を解決するために本発明に係る電気光学装置は、複数本の走査線と、aaは2以上の整数本毎にブロック化された複数本のデータ線と、前記複数本の走査線と前記複数本のデータ線との交差に対応して設けられた複数の画素回路と、を有し、前記複数の画素回路の各々は、発光素子と、ドレインが電源線に電気的に接続され、ゲートおよびソース間の電圧に応じた電流を前記発光素子に流す駆動トランジスターと、前記駆動トランジスターのゲートと前記データ線との間で導通状態が制御される選択トランジスターと、を含み、初期化期間に、前記駆動トランジスターのドレインに第1電源電位が供給されるとともに、前記駆動トランジスターのゲートに前記データ線および前記選択トランジスターを介し初期化電位が供給されて、前記駆動トランジスターのソースの電位が初期化され、セット期間に、前記駆動トランジスターのドレインに第2電源電位が供給され、当該駆動トランジスターのドレインおよびソース間にセット電流が流れて、前記発光素子を発光させない状態で、前記駆動トランジスターのゲートおよびソース間に当該駆動トランジスターの閾値電圧に相当する電圧が保持され、第1番目の選択期間において前記ブロック化されたa本のデータ線が選択され、当該a本のデータ線に、当該a本のデータ線のうちの一のデータ線に接続された画素回路に供給されるべきデータ信号が供給され、第2番目から第a番目の選択期間において前記一のデータ線を除いたa-1本のデータ線が所定の順番で選択されるとともに、選択されたデータ線に、当該データ線に接続された画素回路に供給されるべきデータ信号が供給され、書込期間において、前記データ線に供給されたデータ信号が、前記選択トランジスターを介し前記駆動トランジスターのゲートに供給されることを特徴とする。画素回路の駆動トランジスターのゲートと、当該画素回路に対応するデータ線との間には寄生容量が介在するときに、駆動トランジスターのゲートが電気的にフローティング状態の下で、データ線が初期化電位から変化すると、駆動トランジスターのゲートの電位は、データ線の電位に連動して変化する。このとき、駆動トランジスターのソースの電位も、ゲートの電位に連動して変化する。したがって、第1番目から第a番目まで選択期間において、データ線の電位が順番に変化する構成では、各単位回路同士でみたときに駆動トランジスターにおけるゲート電位が影響を受ける条件が不揃いになる。これに対して本発明にあっては、ブロックに属するa本のデータ線が、データ出力期間における第1番目の選択期間において、第1番目のデータ線に対応したデータ信号に初期化電位から一斉に変化する。このため、本発明によれば、第1番目から第a番目まで順番にデータ信号を供給する構成と比較して、各単位回路同士でみたときに駆動トランジスターにおけるゲート電位が影響を受ける条件を揃えることができる。本発明に係る電気光学装置の態様として、前記ブロックの各々に対応して設けられ、前記ブロックに対応して設けられた信号線と、対応するブロックに属する前記a本のデータ線との導通および非導通を切り替える複数の選択部を備え、前記選択部は、前記データ出力期間のうち第1番目の選択期間に、前記ブロックに対応する信号線と当該ブロックに属するa本データ線との間を一斉に導通させる態様であってもよい。また、前記セット期間に、前記セット電流を流す電流生成手段を有し、前記電流生成手段は、第1電極と第2電極とを含む第2容量素子と、給電線とを備え、前記第1電極は前記駆動トランジスターのソースに接続される一方、前記第2電極は前記給電線に接続され、少なくとも前記セット期間の開始から前記書込期間の終了までは、前記給電線の電位が経時的に変化する態様としてもよい。この態様においては、セット電流は、給電線に出力される電位の時間変化率に応じた値となる。例えば給電線に出力される電位が一定の時間変化率で直線的に変化するものであれば、セット電流の値は一定となり、第1容量素子の両端間の電圧は、そのセット電流が駆動トランジスターを流れるのに必要な値に設定される。この態様によれば、駆動トランジスターのゲートソース間の電圧を所望の値に調整し易いという利点がある。なお、本発明は、電気光学装置のほか、電気光学装置の駆動方法や、当該電気光学装置を有する電子機器として概念することも可能である。電子機器は、典型的には表示装置であり、電子機器としてはパーソナルコンピューターや携帯電話機が挙げられる。もっとも、本発明に係る電気光学装置の用途は、表示装置に限定されない。例えば、光線の照射によって感光体ドラムなどの像担持体に潜像を形成するための露光装置光ヘッドにも適用可能である。<A:実施形態>図1は、本発明の実施形態に係る電気光学装置100の構成を示すブロック図である。この電気光学装置100は、画像を表示するための手段として各種の電子機器に採用される装置である。電気光学装置100は、同図に示されるように、複数の画素回路Uが横X方向および縦Y方向にマトリクス状に配列された素子部10を有する。素子部10には、X方向に延在するm組の配線群12と、配線群12と対をなしてX方向に延在するm本のランプ給電線14と、X方向に交差するY方向に延在する9n本のデータ線16とが形成されるm、nは自然数。複数の画素回路Uは、配線群12およびランプ給電線14の対とデータ線16との交差に配置されて縦m行×横9n列のマトリクス状に配列される。また、本実施形態においては、9n本のデータ線16は、互いに隣り合う9本を単位としてn個のブロックBB1、B2、...、Bnに区分される。もっとも、各ブロックB内のデータ線16の本数データ線16の区分の単位は9本に限定されず、2本以上の任意の本数に設定され得る。図1に示すように、電気光学装置100は、各画素回路Uを駆動する駆動回路20と、n個のブロックB1~Bnと1対1に対応して設けられるn本の信号線18と、n個のブロックB1~Bnと1対1に対応して配置されるとともに、対応するブロックBに属する各データ線16と当該ブロックBに対応する信号線18との導通および非導通を切り替えるn個の選択部MPMP1~MPnと、制御回路30とをさらに備える。図1に示すように、駆動回路20は、走査線駆動回路21と、信号線駆動回路23と、電位生成回路25と、後述のデータ線初期化部図1では不図示とを含んで構成される。駆動回路20は、例えば複数の集積回路に分散して実装される。ただし、駆動回路20の少なくとも一部は、画素回路Uとともに基板上に形成された薄膜トランジスターで構成され得る。制御回路30は、電気光学装置100の動作を規定する信号を駆動回路20や各選択部MP1~MPnへ出力する。本実施形態では、制御回路30は、各選択部MP1~MPnの動作を規定する選択信号SEL1~SEL9を各選択部MP1~MPnへ出力する。また、制御回路30は、各画素回路Uの指定階調を示す階調データDやクロック信号などの制御信号不図示を信号線駆動回路23へ出力する。さらに、制御回路30は、走査線駆動回路21や電位生成回路25に対してもクロック信号などの制御信号不図示を出力する。走査線駆動回路21は、各垂直走査期間内のm個の水平走査期間HH1~Hmの各々において複数の画素回路Uを行単位で順次に選択する手段である。信号線駆動回路23は、制御回路30が出力する各画素回路Uの階調データDからn相の階調信号VD1~VDnを生成して各信号線18へ並列に出力する。例えば第j番目1≦j≦nのブロックBjに対応する信号線18へ出力される階調信号VDjは、当該ブロックBjに属する9列分のデータ線16と、走査線駆動回路21によって選択される行との各交差に対応する9つの画素回路Uの各々の階調データDに応じたデータ電位DTが時分割で出力される電圧信号である。各選択部MP1~MPnは、当該選択部MPに対応するブロックBに属する9本のデータ線16に対して、当該ブロックBに対応する信号線18に出力される階調信号VDを分配する手段として機能する。図2は、選択部MPの回路図である。なお、図2においては、第j番目のブロックBjに対応する第j番目の選択部MPjのみが代表的に例示されているが、他の選択部MPの構成も同様である。この図に示すように、選択部MPjは、当該選択部MPjに対応するブロックBj内のデータ線16の本数に相当する9個のスイッチSWSW1~SW9を含む。選択部MPjのスイッチSWkk=1~9は、ブロックBj内の第k列目のデータ線16と第j列目の信号線18の出力端との間に介在して両者の電気的な接続導通/非導通を制御する。n個の選択部MP1~MPnには制御回路30から9系統の選択信号SEL1~SEL9が共通に供給される。選択信号SELkk=1~9は、選択部MP1~MPnの各々におけるスイッチSWkに共通に供給されて開閉を制御する。再び図1に戻って説明を続ける。図1に示すように、電位生成回路25は、電源の高位側の電位VELHと、リセット用の電位VELLと、電源の低位側の電位VCTと、ランプ電位Vrmpと、初期化電位VINIとを生成する。電位VELHは、後述する図3に示す給電線41へ供給される。給電線41は、各画素回路Uに共通に接続される。電位VELLは、図3に示す給電線43へ供給される。給電線43は、各画素回路Uに共通に接続される。電位VCTは、図3に示す給電線45へ供給される。給電線45は、各画素回路Uに共通に接続される。初期化電位VINIは、図3に示す初期化線47へ供給される。また、電位生成回路25は、各ランプ給電線14に対してランプ電位Vrmpを個別に出力する。ここでは、第i行目のランプ給電線14に出力されるランプ電位をVrmpiと表記する。図3は、画素回路Uの回路図である。図3においては、第i行1≦i≦mに属する第j番目のブロックBj内の第k列目に位置する1個の画素回路Uのみが代表的に図示されている。図3に示すように、画素回路Uは、発光素子Eと、駆動トランジスターTDRと、第1容量素子C1と、第2容量素子C2と、選択トランジスターTSLと、電源切替用のトランジスターTHおよびTLとを含んで構成される。図1において1本の直線として図示された配線群12は、実際には図3に示すように、走査線120と制御線122と制御線124とを含む。また、各データ線16には容量Csが寄生する。駆動トランジスターTDRおよび発光素子Eは、給電線41および給電線43の各々と、給電線45との間の経路に直列に接続される。発光素子Eは、互いに対向する陽極と陰極との間に有機EL材料の発光層を介在させたOLED素子であり、駆動トランジスターTDRによって生成される駆動電流の値に応じた輝度で発光する。発光素子Eの陰極は給電線45に接続される。駆動トランジスターTDRは、Nチャネル型の薄膜トランジスターであり、自身のゲートの電位VGとソースの電位VSとの差分の電圧VGS=VG-VSに応じた電流値の駆動電流を生成する。駆動トランジスターTDRのソースは発光素子Eの陽極に接続される。また、駆動トランジスターTDRのドレインと給電線41との間にはNチャネル型のトランジスターTHが配置され、駆動トランジスターTDRのドレインと給電線43との間にはNチャネル型のトランジスターTLが配置される。トランジスターTHのゲートは制御線122に接続され、制御線122に出力される制御信号GVHiに応じてオンオフが制御される。一方、トランジスターTLのゲートは制御線124に接続され、制御線124に出力される制御信号GVLiに応じてオンオフが制御される。本実施形態では、トランジスターTHとトランジスターTLとは相補的に動作する。すなわち、トランジスターTHがオン状態のときは、トランジスターTLはオフ状態となり、トランジスターTHがオフ状態のときは、トランジスターTLはオン状態になる。駆動トランジスターTDRのゲートとソースとの間には第1容量素子C1が介在する。また、給電線41および給電線43の各々と給電線45とを結ぶ経路上における駆動トランジスターTDRと発光素子Eとの間に介在するノードND駆動トランジスターTDRのソースに相当と、第i行のランプ給電線14との間には第2容量素子C2が介在する。第2容量素子C2における2つの電極のうち、第1電極L1はノードNDに接続され、第2電極L2は第i行のランプ給電線14に接続される。本実施形態では、第2容量素子C2およびランプ給電線14は、後述のセット電流Isを生成するための電流生成手段として機能する。駆動トランジスターTDRのゲートとデータ線16との間には選択トランジスターTSLが配置される。選択トランジスターTSLは、例えばNチャネル型のトランジスター薄膜トランジスターが好適に採用される。第i行に属する9n個の画素回路Uの各々の選択トランジスターTSLのゲートは第i行の走査線120に対して共通に接続される。また、本実施形態の電気光学装置100は、各データ線16の電位を初期化するためのデータ線初期化部50をさらに備える。図3に示すように、データ線初期化部50は、9n本のデータ線16と初期化線47との間に配置されるとともに、9n本のデータ線16と1対1に対応する複数9n個の初期化用トランジスターTinを含んで構成される。9n個の初期化用トランジスターTinの各々のゲートには、初期化信号GINIが共通に供給される。図4は、本実施形態に係る電気光学装置100の動作を示すタイミングチャートである。図4においては、第i番目の水平走査期間Hiのみしか例示していないが、各水平走査期間H1~Hmの各々は、初期化期間PRSと、初期化期間PRSよりも後のセット期間PSと、セット期間PSよりも後のデータ出力期間Pkと、データ出力期間Pkよりも後の書込期間PWRとを含んで構成される。ある垂直走査期間における第i番目の水平走査期間Hiが終了してから、次の垂直走査期間における第i番目の水平走査期間Hiが開始されるまでの期間は発光期間PDRとして設定される。図1の走査線駆動回路21は、走査信号GWR1~GWRmを生成して各走査線120へ出力する。図4に示すように、第i行の走査線120に出力される走査信号GWRiは、水平走査期間Hi内の初期化期間PRS、セット期間PS、および、書込期間PWRにてアクティブレベルハイレベルに設定される。ここで、第i行の走査線120が選択されるとは、水平走査期間Hi内の書込期間PWRにおいて走査信号GWRiがハイレベルに設定されることを意味する。また、走査線駆動回路21は、制御信号GVH1~GVHmと、制御信号GVL1~GVLmと、初期化信号GINIとを生成して出力する。制御信号GVHiは第i行の制御線122に供給され、制御信号GVLiは第i行の制御線124に供給される。さらに、初期化信号GINIは、9n個の初期化用トランジスターTinの各々のゲートへ共通に供給される。図1の信号線駆動回路23は、各水平走査期間H内のデータ出力期間Pkにおいて、各信号線18に対して、当該信号線18に対応するブロックBに属する各データ線16と、当該水平走査期間Hにて選択すべき走査線120との各交差に対応する画素回路Uの指定階調を時分割で指定する階調信号VDを出力する。このとき、選択部MP1~MPnは、当該選択部MPに対応するブロックBに属する各データ線16を順番に選択して当該ブロックBに対応する信号線18に導通させる。図4に示すように、各水平走査期間HH1~Hm内のデータ出力期間Pkは、複数9個の選択期間Ts1~Ts9で構成される。第j番目のブロックBjに着目すると、当該ブロックBjに対応する信号線18に出力される階調信号VDjは、各水平走査期間HH1~Hm内の9個の選択期間Ts1~Ts9において、当該水平走査期間Hにて選択すべき走査線120と、ブロックBjに属する各データ線16との各交差に対応する9個の画素回路Uの各々の階調データDに応じたデータ電位DTDT1~DT9に順番に設定される。より具体的には、各水平走査期間HH1~Hm内の第k番目1≦k≦9の選択期間Tskにおいて、ブロックBjに対応する信号線18に出力される階調信号VDjは、当該水平走査期間Hにて選択すべき走査線120と、ブロックBj内の第k列目のデータ線16との交差に対応する画素回路Uの階調データDに応じたデータ電位DTkに設定されるという具合である。他の信号線18に出力される階調信号VDについても同様である。また、図4に示すように、選択信号SEL1~SEL9は、各水平走査期間H内の9個の選択期間Ts1~Ts9において、順番にアクティブレベルハイレベルに設定される。本実施形態では、最初の第1番目の選択期間Ts1において、選択信号SEL1~SEL9が一斉にハイレベルに設定されるが、この詳細な内容については後述する。いま、kが1以外の数である場合を想定すると、選択信号SELkk=2~9は、最初の選択期間Ts1だけでなく、第k番目の選択期間Tskにおいてもハイレベルに設定される。当該選択期間Tskにて選択信号SELkがハイレベルに遷移すると、階調信号VDjとして設定されたデータ電位DTkが、選択部MPjのスイッチSWkを介してブロックBj内の第k列目のデータ線16に供給されるという具合である。以上のように、各水平走査期間H内のデータ出力期間Pkにおいて、各データ線16の電位は、当該水平走査期間Hにて選択される走査線120と当該データ線16との交差に対応する画素回路Uの階調データDに応じたデータ電位DTに設定される。続いて、第i行に属する第j番目のブロックBj内の第k列目の画素回路Uの動作を、初期化期間PRSと、セット期間PSと、データ出力期間Pkと、書込期間PWRと、発光期間PDRとに区分して説明する。なお、以下の説明においては、kは1以外の数であるものとする。a初期化期間PRS図4に示すように、初期化期間PRSが開始すると、駆動回路20走査線駆動回路21は、初期化信号GINIをアクティブレベルハイレベルに設定する。したがって、図5に示すように、初期用トランジスターTINはオン状態に設定される。各データ線16は、オン状態の初期化用トランジスターTINを介して初期化線47に導通するので、各データ線16の電位は初期化電位VINIに設定される。また、このとき、各選択部MPjのスイッチSW1~SW9はオフ状態に設定されるので、各ブロックB内の各データ線16と、当該ブロックBに対応する信号線18とは非導通となる。また、図4に示すように、駆動回路20走査線駆動回路21は、走査信号GWRiおよび制御信号GVLiをアクティブレベルハイレベルに設定する一方、制御信号GVHiを非アクティブレベルローレベルに設定する。したがって、図5に示すように、選択トランジスターTSLおよびトランジスターTLはオン状態に設定される一方、トランジスターTHはオフ状態に設定される。これにより、駆動トランジスターTDRのゲートは、オン状態の選択トランジスターTSLを介してデータ線16と導通するので、駆動トランジスターTDRのゲートの電位VGは初期化電位VINIに設定される。また、駆動トランジスターTDRの一方の電極ドレインは、オン状態のトランジスターTLを介して給電線43に導通する。本実施形態では、給電線43の電位VELLと初期化電位VINIとの差分の電圧は駆動トランジスターTDRの閾値電圧VTHtrを十分に上回るように設定されるので、駆動トランジスターTDRはオン状態となる。したがって、駆動トランジスターTDRのソースの電位VSは電位VELLに設定される。すなわち、駆動トランジスターTDRのゲートソース間の電圧VGS第1容量素子C1の両端間の電圧が初期化電位VINIと電位VELLとの差分の電圧|VINI-VELL|に初期化される。また、電位VELLは、当該電位VELLと給電線45の電位VCTとの電位差が発光素子Eの発光閾値電圧VTHOLEDを十分に下回るような値に設定されるので、発光素子Eはオフ状態非発光状態に設定される。bセット期間図4に示すように、セット期間PSが開始すると、駆動回路20走査線駆動回路21は、制御信号GVHiをハイレベルに設定する一方、制御信号GVLiをローレベルに設定する。その他の信号は初期化期間PRSと同じレベルに維持される。したがって、図6に示すように、トランジスターTHはオン状態に設定される一方、トランジスターTLはオフ状態に設定される。これにより、給電線41からの電流が駆動トランジスターTDRを流れ、駆動トランジスターTDRのソースの電位VSが上昇を開始する。駆動トランジスターTDRのゲートの電位VGは初期化電位VINIに維持されているから、駆動トランジスターTDRのゲートソース間の電圧は徐々に減少していく。このとき、駆動回路20電位生成回路25は、第i行のランプ給電線14に出力するランプ電位Vrmpiを経時的に変化させることで、給電線41からノードNDを通って、発光素子Eへ至る経路とは別の経路へ分岐して流れる所定の大きさのセット電流Isを生成する。より具体的には、以下のとおりである。図4に示すように、電位生成回路25は、水平走査期間Hiが開始すると、第i行のランプ給電線14に出力するランプ電位Vrmpiを基準電位Vrefから開始電位VX>Vrefに設定する。そして、水平走査期間Hiの始点から終点にかけて、ランプ電位Vrmpiを時間変化率RXRX=dVrmp/dt=VX-Vref/Hで直線的に減少させる。本実施形態では、電位生成回路25は、水平走査期間Hiの終点におけるランプ電位Vrmpiの値が基準電位Vrefに等しくなるように、ランプ電位Vrmpiを直線的に減少させる。第2容量素子C2の容量をCp、第2容量素子C2に蓄積される電荷をQと表記すると、セット期間PSにおいて、給電線41から、ノードNDおよび第2容量素子C2を介して第i行のランプ給電線14へ流れるセット電流Isは、以下の式1で表される。Is=dQ/dt=Cp×dVrmp/dt=Cp×dRX/dt...1本実施形態では、ランプ電位Vrmpの時間変化率RXは一定であるから、セット電流Isの値は一定となる。したがって、セット期間PSにおいて、駆動トランジスターTDRのゲートソース間の電圧は、一定のセット電流Isが駆動トランジスターTDRを流れるのに必要な電圧VGS1に漸近していく。このように、各駆動トランジスターTDRのゲートソース間の電圧は、一定のセット電流Isが当該駆動トランジスターTDRを流れるのに必要な電圧VGS1に設定される。本実施形態では、電圧VGS1は、以下の式2で表される。VGS1=VTHtrVa...2セット期間PSの終点において、駆動トランジスターTDRのゲートソース間の電圧は、一定のセット電流Isが駆動トランジスターTDRを流れるのに必要な電圧VGS1にほぼ等しくなるから、駆動トランジスターTDRのソースの電位VSは初期化電位VINIゲートの電位VGよりも電圧VGS1だけ低い電位VINI-VGS1に設定される。本実施形態では、この電位VINI-VGS1と給電線45の電位VCTとの電位差発光素子Eの両端間の電圧は、発光素子Eの発光閾値電圧VthOLEDを下回るように設定される。すなわち、セット期間PSでも発光素子Eは非発光状態である。cデータ出力期間Pk図4に示すように、データ出力期間Pkが開始すると、駆動回路20走査線駆動回路21は、初期化信号GINIをローレベルに設定する。したがって、図7および図8に示すように、初期用トランジスターTINIはオフ状態に設定されるので、各データ線16と初期化線47とは非導通状態となる。また、図4に示すように、駆動回路20走査線駆動回路21は、走査信号GWRiをローレベルに設定する。したがって、図7および図8に示すように、選択トランジスターTSLはオフ状態となり、データ線16は電気的にフローティング状態となる。前述したように、各データ線16には容量Csが付随するので、データ電位DTの書き込みが行われるまでの間、各データ線16の電位は初期化電位VINIに保持される。図4に示すように、データ出力期間Pkにおいて、駆動回路20電位生成回路25は、セット期間PSと同様に、第i行のランプ給電線14に出力するランプ電位Vrmpiを時間変化率RXで直線的に減少させるから、ノードNDから第2容量素子C2を介して第i行のランプ給電線14へ至る経路にはセット電流Isが流れ続ける。セット電流Isが流れることにより駆動トランジスターのゲート-ドレイン間の電圧は駆動トランジスターの閾値を維持することが可能となる。本実施形態では、図4に示すように、データ出力期間Pk内の最初の選択期間Ts1において、駆動回路信号線駆動回路23は、第j番目のブロックBjに対応する信号線18に出力する階調信号VDjの値を、第i行の走査線120と、ブロックBj内の第1列目のデータ線16との交差に対応する画素回路Uの階調データDに応じたデータ電位DT1に設定する。また、制御回路30は、選択期間Ts1において選択信号SEL1~SEL9を一斉にハイレベルに設定する。これにより、ブロックBjに属する各データ線16と、当該ブロックBjに対応する第j番目の信号線18とが一斉に導通する。したがって、図7に示すように、ブロックBj内の各データ線16の電位は、初期化電位VINIからデータ電位DT1>VINIに変化する。ここで、駆動トランジスターTDRのゲートとデータ線16との間には寄生容量不図示が介在するので、データ線16の電位が初期化電位VINIからデータ電位DT1に変化すると、駆動トランジスターTDRのゲートの電位VGは、データ線16の電位に連動して変化する。このとき、駆動トランジスターTDRのソースの電位VSもゲートの電位VGに連動して変化する。前述したように、本実施形態では、最初の選択期間Ts1では、ブロックBj内の各データ線と、当該ブロックBjに対応する信号線18とを一斉に導通させることで、当該ブロックBjに属する各データ線16の電位をデータ電位DT1に設定するので、当該ブロックBjに属する各データ線16の電位の変化を揃えることができる。すなわち、当該ブロックBj内の各画素回路Uにわたって駆動トランジスターのゲート電位の変化量を揃えることができる。その後、データ出力期間Pk内の第k番目の選択期間Tskが開始すると、駆動回路信号線駆動回路23は、ブロックBjに対応する信号線18に出力する階調信号VDjの値を、第i行の走査線120と、ブロックBj内の第k列目のデータ線16との交差に対応する画素回路Uの階調データDに応じたデータ電位DTkに設定する。このとき、制御回路30は、選択信号SELkをハイレベルに設定するので、選択部MPjのスイッチSWkはオン状態に設定され、ブロックBj内の第k列目のデータ線16と、当該ブロックBjに対応する信号線18とが導通する。したがって、図8に示すように、ブロックBj内の第k列目のデータ線16の電位は、最初の選択期間Ts1にて設定された電位DT1から電位DTkへと変化する。これにより、当該画素回路U第i行に属するブロックBj内の第k列目に位置する画素回路Uを流れるセット電流Isの値も変化する。なお、第k番目の選択期間Tskが終了する直前において、制御回路30は、選択信号SELkをローレベルに設定する。これにより、スイッチSWkはオフ状態となり、ブロックBj内の第k列目のデータ線16は電気的にフローティング状態となる。前述したように、データ線16には容量Csが寄生するので、第k番目の選択期間Tskにて第k列目のデータ線16に書き込まれたデータ電位DTkは、容量Csによって保持される。ここで、各選択期間Tsにおけるデータ線16の電位の変化量が大きいほど、当該データ線16に対応する画素回路Uの駆動トランジスターのゲート電位の変化量も大きくなる。前述したように、本実施形態では、最初の選択期間Ts1において、ブロックBjに属する各データ線16の電位は、初期化電位VINIよりも大きい電位DT1に設定されるので、各データ線16の電位が、当該データ線16にデータ電位DTが書き込まれるまでの間、初期化電位VINIに設定される態様に比べて、第2番目以降の各選択期間Tsにおけるデータ線16の電位の変動量を抑制できる。すなわち、本実施形態によれば、各画素回路Uにわたって駆動トランジスターのゲート電位が大きく変動することを抑制できるという利点がある。この点について詳述するために、仮にデータ電位DT1~DT9が互いに等しくなるような表示状態を想定してみる。この想定において、本実施形態では、選択期間Ts1において、ブロックBjに属する9本のデータ線16が、一斉に初期化電位VINIから電位DT1に変動する。なお、この想定では、電位DT1は電位DT2~DT9と等しい。当該電位変動は、寄生容量を介在して駆動トランジスターTDRのゲートの電位VGおよびソースの電位VSを変動させるが、同じタイミングで変動するので、各単位回路同士でみたときに駆動トランジスターのゲートに影響する電圧の条件が揃えられる。したがって、次の書込期間PWRの直前において駆動トランジスターTDRのゲートの電位VGは、各単位回路同士で均等になるので、同じデータ電位DT1~DT9の書込条件、すなわち図4において書込期間PWRの直前での電位VGとデータ電位DT1~DT9との差ΔVdが、ブロックに属する9列にわたって揃うことになり、差が出にくい。よって、列毎の縦スジも抑えられることになる。これに対して、比較例においては、図14に示されるように、選択期間Ts1において選択信号SEL1~SEL9が一斉にハイレベルとならずに、選択期間Ts1~Ts9にわたって順番に選択信号SEL1~SEL9がハイレベルとなる。ここで、同様にデータ電位DT1~DT9が互いに等しくなるような表示状態を想定してみたとき、ブロックBjに属する9本のデータ線16は、選択信号SEL1~SEL9がハイレベルとなる順に、初期化電位VINIから電位DT1=DT2~DT9に変動する。すなわち、9本のデータ線16の電位は、互いに異なるタイミングで変動することになり、各単位回路同士でみたときにゲート電位が影響を受ける条件が不揃いになる。このため、書込期間PWRの直前において駆動トランジスターTDRのゲートの電位VGは、例えば1番目の単位回路と、9番目の単位回路とで比べたときに、同じデータ電位DT1、DT9の書込条件、すなわち図において書込期間PWRの直前での電位VGとデータ電位DT1、DT9との差ΔVdが、異なってしまう。この比較例では、1番および9番目に限られず、1~9番目同士ですべて異なってしまい、差が生じて列毎の縦スジが発生してしまうことになる。d書込期間PWR図4に示すように、書込期間PWRが開始すると、駆動回路20走査線駆動回路21は、走査信号GWRiをハイレベルに設定する。したがって、図9に示すように、選択トランジスターTSLはオン状態に遷移するから、駆動トランジスターTDRのゲートはブロックBj内の第k列目のデータ線16に導通する。これにより、駆動トランジスターTDRのゲートの電位VGはデータ電位DTkに設定され、当該データ電位DTkに応じた電流Idsが駆動トランジスターTDRを流れる。当該電流Idsが駆動トランジスターTDRを流れることにより、駆動トランジスターTDRのソースの電位VSは経時的に上昇する。このとき、駆動回路20電位生成回路25は、セット期間PSおよびデータ出力期間Pkと同様に、第i行のランプ給電線14に出力するランプ電位Vrmpiを時間変化率RXで直線的に減少させるから、ノードNDから第2容量素子C2を介して第i行のランプ給電線14へ至る経路にはセット電流Isが流れ続ける。そうすると、駆動トランジスターTDRを流れる電流Idsは、ノードNDにおいて、第2容量素子C2へ向かって流れるセット電流Isと、第1容量素子C1へ向かって流れる電流Ic、すなわちIds-Isとに分岐する。データ電位DTkに応じた電流Idsの値が大きいほど、第1容量素子C1へ流れ込む電流Icの値は大きくなり、結果として、駆動トランジスターTDRのソースの電位の上昇量つまりゲートソース間の電圧の減少量も大きくなる。また、前述したように、駆動トランジスターTDRの移動度μが大きいほど駆動トランジスターTDRのゲートソース間の電圧の減少量負帰還量が大きくなる一方、移動度μが小さいほどゲートソース間の電圧の減少量負帰還量は小さくなる。これにより、画素回路Uごとの移動度μのバラツキが補償される。このような移動度補償動作がデータ出力期間Pkおよび書込期間PWRにわたって実行され、書込期間PWRの終点における駆動トランジスターTDRのゲートソース間の電圧第1容量素子C1の両端間の電圧は、データ電位DTkと駆動トランジスターTDRの特性移動度μとを反映した値に設定される。書込期間PWRの終点における駆動トランジスターTDRのゲートソース間の電圧VGS2は、以下の式3で表される。VGS2=VGS1ΔV=VTHtrVaΔV...3式3のΔVは、データ電位DTkおよび駆動トランジスターTDRの特性移動度μに応じた値となる。なお、書込期間PWRの終点における駆動トランジスターTDRのソースの電位VSは、発光素子Eの両端間の電圧が発光閾値電圧VthOLEDを下回るような値に設定される。したがって、書込期間PWRにおいても発光素子Eは非発光状態となる。e発光期間PDR図4に示すように、発光期間PDRが開始すると、駆動回路20走査線駆動回路21は、走査信号GWRiをローレベルに設定する。したがって、図10に示すように、選択トランジスターTSLがオフ状態に遷移し、駆動トランジスターTDRのゲートは電気的にフローティング状態となる。また、駆動回路20電位生成回路25は、第i行のランプ給電線14に出力するランプ電位Vrmpiを一定の基準電位Vrefに設定するので、式1からも理解されるように、セット電流Isの値はゼロとなる。このとき、第1容量素子C1の両端間の電圧駆動トランジスターTDRのゲートソース間の電圧は、書込期間PWRの終点における電圧VGS2に維持されるから、当該電圧VGS2に応じた電流Ielが駆動トランジスターTDRを流れてソースの電位VSは経時的に上昇する。駆動トランジスターTDRのゲートは電気的なフローティング状態であるから、駆動トランジスターTDRのゲートの電位VGはソースの電位VSに連動して上昇する。そして、駆動トランジスターTDRのゲートソース間の電圧が書込期間PWRの終点にて設定された電圧VGS2に維持されたまま、駆動トランジスターTDRのソースの電位VSが徐々に増加する。発光素子Eの両端間の電圧が発光閾値電圧VthOLEDに到達すると、電流Ielが駆動電流として発光素子Eを流れる。発光素子Eは、駆動電流Ielに応じた輝度で発光する。いま、駆動トランジスターTDRが飽和領域で動作する場合を想定すると、駆動電流Ielは以下の式4の形で表現される。βは駆動トランジスターTDRの利得係数である。Iel=β/2VGS2-VTHtr2...4式3の代入によって式4は以下のように変形される。Iel=β/2VTHtrVaΔV-VTHtr2=β/2VaΔV2結局、駆動電流Ielは、駆動トランジスターTDRの閾値電圧VTHtrには依存しないから、画素回路Uごとの閾値電圧VTHtrのバラツキに起因した輝度のムラが抑制されることになる。以上に説明したように、本実施形態の駆動回路20は、データ線にデータ電位を供給する際のデータ線の電位の変動量を従来技術に比べて低減できるので、各データ線へのデータ供給時における、各画素回路における駆動トランジスターのゲート電位の変動量が抑制される。この結果、上述したようなデータ供給時における縦スジの発生を抑制することができる。また、本実施形態の画素回路によれば、1水平走査期間H内のデータ出力期間Pk複数の選択期間Tsおよび書込期間PWRにおいて、当該水平走査期間Hで選択すべき走査線120に対応する複数の画素回路Uの各々の駆動トランジスターTDRにセット電流Isが流れるように各画素回路Uの第2容量素子C2の電荷量を制御することで、データ線にデータ電圧を書き込むべき期間Pkにおいても、駆動トランジスターのゲート-ドレイン間に接続された容量C1において、駆動トランジスターの閾値電圧を正確に保持することが可能になる。<B:変形例>本発明は上述した実施形態に限定されるものではなく、例えば、以下の変形が可能である。また、以下に示す変形例のうちの2以上の変形例を組み合わせることもできる。上述した実施形態において、ブロックを構成するデータ線16の本数、すなわち1つのデータ信号を分配する数のaを9として例示したが、2以上であれば良い。また、例えば上述した実施形態にあっては、単位回路Uにおいて、電位VELH、VELLのいずれかをトランジスターTH、TLによって排他的に選択して、駆動トランジスターTDRのドレインに供給する構成としたが、行毎に電源線を設けて、当該電源線に駆動トランジスターTDRのドレインを接続するとともに、当該電源線に供給する電位VELH、VELLを、例えば電位生成回路25が走査線駆動回路21によって選択に同期して切り替える構成としてもよい。また、同一の走査線に接続されている複数の画素回路がトランジスターTH、TLを共有する構成としてもよい。この場合、画素回路ごとにトランジスターTH、TLを設ける必要がなくなる。上述の実施形態では、セット期間PSにおいて、駆動回路20は、第i行のランプ給電線14に出力するランプ電位Vrmpiを経時的に変化させることでつまり第2容量素子C2の電荷量を経時的に変化させることで、セット電流Isを生成しているが、これに限らず、第2容量素子C2およびランプ給電線14の代わりに、セット電流Isを生成するための定電流源が設けられる態様であってもよい。要するに、各画素回路Uは、セット電流Isを生成するための電流生成手段を備えていればよい。上述の各実施形態では、ランプ給電線14に出力される電位は、一定の時間変化率RXで直線的に減少しているが、これに限らず、ランプ給電線14に出力される電位の変化の態様は任意である。例えばランプ給電線14に出力される電位の波形が曲線状であってもよい。要するに、ランプ給電線14に出力される電位は、セット電流Isが駆動トランジスターTDRを流れるように、経時的に変化するものであればよい。上述の各実施形態では、初期化期間PRSにおいて、駆動回路20はランプ給電線14に出力するランプ電位Vrmpiを時間変化率RXで直線的に減少させているが、これに限らず、初期化期間PRSにおけるランプ給電線14の電位は任意である。例えば、初期化期間PRSにおいて、駆動回路20は、ランプ給電線14に出力する電位を所定の大きさの電位に固定することもできる。発光素子Eは、OLED素子であってもよいし、無機発光ダイオードやLEDLightEmittingDiodeであってもよい。要は、電気エネルギーの供給電界の印加や電流の供給に応じて発光する総ての素子を本発明の発光素子として利用できる。<C:応用例>次に、本発明に係る発光装置を利用した電子機器について説明する。図11は、上述した実施形態に係る電気光学装置100を表示装置として採用した電子機器その1としてのパーソナルコンピューターの外観を示す図である。パーソナルコンピューター2000は、表示装置としての電気光学装置100と本体部2010とを備える。本体部2010には、電源スイッチ2001およびキーボード2002が設けられている。電気光学装置100において、発光素子150にOLEDを使用した場合、視野角が広く見易い画面表示が可能になる。図12は、実施形態に係る電気光学装置100を表示装置として採用した電子機器その2である携帯電話機の外観を示す図である。携帯電話機3000は、複数の操作ボタン3001や方向キー3002などのほか、受話口3003、送話口3004とともに上述した電気光学装置100を備える。方向キー3002を操作することによって、電気光学装置100に表示される画面がスクロールする。図13は、実施形態に係る電気光学装置100を表示装置として採用した電子機器その3としての携帯情報端末PDA:PersonalDigitalAssistantsの外観を示す図である。携帯情報端末4000は、複数の操作ボタン4001や方向キー4002などのほか、上述した電気光学装置100を備える。携帯情報端末4000では、所定の操作によって住所録やスケジュール帳などの各種の情報が電気光学装置100に表示されるとともに、表示された情報が方向キー4002の操作に応じてスクロールする。なお、本発明に係る電気光学装置が適用される電子機器としては、図11から図13までに示した例のほか、テレビ、カーナビゲーション装置、ページャー、電子手帳、電子ペーパー、電卓、ワードプロセッサー、ワークステーション、テレビ電話、POS端末、プリンター、スキャナー、複写機、ビデオプレーヤー、タッチパネルを備えた機器等などが挙げられる。