"半導体スイッチ素子と、前記半導体スイッチ素子がオン状態である時に逆バイアスされ、前記半導体スイッチ素子がオフ状態である時に導通するように配置されたダイオードとを備え、前記ダイオードは、窒化ガリウムダイオードおよびダイヤモンドダイオードのいずれかである、パワーモジュール。前記半導体スイッチ素子は、炭化珪素トランジスタ、窒化ガリウムトランジスタ、およびダイヤモンドトランジスタのいずれかである、請求項1に記載のパワーモジュール。半導体スイッチ素子と、前記半導体スイッチ素子がオン状態である時に逆バイアスされ、前記半導体スイッチ素子がオフ状態である時に導通するように配置されたダイオードとを備え、前記ダイオードは、窒化ガリウムダイオードおよびダイヤモンドダイオードのいずれかである、電力変換回路。低損失、動作速度、動作の安定性などといった性能を改善することが電力変換回路には常に要求される。本発明の目的は、電力変換回路の性能を高めることである。1つの局面において、本発明に係るパワーモジュールは、半導体スイッチ素子と、ダイオードとを備える。ダイオードは、半導体スイッチ素子がオン状態である時に逆バイアスされ、半導体スイッチ素子がオフ状態である時に導通するように配置される。ダイオードは、窒化ガリウムダイオードおよびダイヤモンドダイオードのいずれかである。好ましくは、半導体スイッチ素子は、炭化珪素トランジスタ、窒化ガリウムトランジスタ、およびダイヤモンドトランジスタのいずれかである。別の局面において、本発明に係る電力変換回路は、半導体スイッチ素子と、ダイオードとを備える。ダイオードは、半導体スイッチ素子がオン状態である時に逆バイアスされ、半導体スイッチ素子がオフ状態である時に導通するように配置される。ダイオードは、窒化ガリウムダイオードおよびダイヤモンドダイオードのいずれかである。本発明によれば、電力変換回路の低損失化等の性能を高めることができる。以下、本発明の実施の形態について、図面を参照しながら詳細に説明する。なお、図中同一または相当部分には同一符号を付してその説明は繰り返さない。本明細書では、電力変換回路との用語は、電力の少なくとも1つの形態を変化させる回路を含む。電力の形態とは、たとえば、周波数直流を含む、相数、電圧、電流を含む。図1は、本発明の一実施形態に係るパワーモジュールを構成する基本ユニットの回路図である。図1を参照して、ユニット10は、半導体スイッチ素子1,2と、ダイオード3,4とを備える。半導体スイッチ素子1,2は、端子5,6の間に直列接続される。端子5は正の極性を有し、端子6は負の極性を有する。半導体スイッチ素子1,2の接続点は端子7に接続される。ダイオード3,4は半導体スイッチ素子1,2にそれぞれ逆並列接続される。すなわち、ダイオード3,4の順方向は、半導体スイッチ素子1,2に流れる電流の方向とは逆である。図2は、図1に示したパワーモジュールを含む電力変換回路の1つの例を示した図である。図2を参照して、電力変換回路は単相インバータであり、直流を単相交流に変換する。単相負荷9Aは、誘導性負荷であり、たとえば単相モータである。ただし単相負荷9Aの種類は特に限定されるものではない。電力変換回路は、パワーモジュール101を含む。パワーモジュール101は、ユニット10A,10Bを含む。ユニット10A,10Bは、端子5,6の間に並列に設けられる。端子5,6は直流電源8の正極および負極にそれぞれ接続される。ユニット10Aの端子7Aおよびユニット10Bの端子7Bは単相負荷9Aに接続される。ユニット10A,10Bの各々は、図1に示した構成を有する。具体的には、ユニット10Aは、半導体スイッチ素子1A,2Aと、ダイオード3A,4Aとを含む。ダイオード3A,4Aは、半導体スイッチ素子1A,2Aにそれぞれ逆並列接続される。ユニット10Bは、半導体スイッチ素子1B,2Bと、ダイオード3B,4Bとを含む。ダイオード3B,4Bは、半導体スイッチ素子1B,2Bにそれぞれ逆並列接続される。図3は、図2に示した電力変換回路単相インバータの動作を説明するための図である。図2および図3を参照して、位相πradごとに、半導体スイッチ素子1A,2Bの組と、半導体スイッチ素子2A,1Bの組とが交互にオン/オフする。単相負荷9Aの電圧Vおよび電流iは、図3に示される。単相負荷9Aが誘導性負荷であるため、電圧Vの変化に対する電流iの応答が遅れる。0radにおいて、半導体スイッチ素子2A,1Bがオフする。その一方で、0~θradの期間には、負の電流iが、ダイオード3A,4Bを流れて直流電源8に戻される。ダイオード3A,4Bが導通することにより、半導体スイッチ素子1A,2Bがオンするとともに、電圧Vが負から正へと切り換わる。同様に、πradにおいて、半導体スイッチ素子1A,2Bがオフする。その一方で、π~πθradの期間には、正の電流iが、ダイオード3B,4Aを流れて直流電源8に戻される。ダイオード3B,4Aが導通することにより、半導体スイッチ素子1B,2Aがオンするとともに、電圧Vが正から負へと切り換わる。ダイオード3A,4A,3B,4Bは、電圧Vの変化に遅れて変化する電流iの経路を確保する。このようなダイオードは、一般に、帰還ダイオードfreewheelingdiodeと呼ばれる。ユニット10Aでは、半導体スイッチ素子1Aのオフ時π~πθにダイオード4Aが導通する。半導体スイッチ素子2Aのオフ時0~θにダイオード3Aが導通する。一方、半導体スイッチ素子1Aのオン時θ~πにダイオード4Aが逆バイアスされる。半導体スイッチ素子2Aのオン時πθ~2πにダイオード3Aが逆バイアスされる。ユニット10Bに含まれる各半導体スイッチ素子および各ダイオードも上記と同じ方式で動作する。図4は、図1に示した基本ユニットにより構成されたパワーモジュールを含む電力変換回路の別の例を示した図である。図4を参照して、電力変換回路は三相インバータであり、直流を三相交流に変換する。三相負荷9Bは、誘導性負荷であり、たとえば三相交流モータである。電力変換回路は、パワーモジュール102を含む。パワーモジュール102は、ユニット10A,10B,10Cを含む。ユニット10A~10Cは、端子5,6の間に並列に設けられる。端子5,6は直流電源8の正極および負極にそれぞれ接続される。一方、ユニット10A~10Cの各々の端子7A~7Cは、三相負荷9Bに接続される。ユニット10A~10Cの各々は、図1に示した構成を有する。したがって、ユニット10A~10Cの各々の構成の説明は以後繰り返さない。図2および図4は、インバータ、すなわち直流電力を交流電力に変換するための電力変換回路を示す。しかしながら、図2および図4に示されたパワーモジュールを、交流電力を直流電力に変換するための電力変換回路に適用することも可能である。この場合には、交流負荷に代えて交流電源がパワーモジュールに接続される。さらに、直流電源に代えて直流負荷抵抗性負荷がパワーモジュールに接続される。さらに、本発明の一実施形態に係るパワーモジュールは、直流と交流との間で電力を変換する回路に用いられるものと限定されない。図5は、図1に示した基本ユニットにより構成されたパワーモジュールを含む電力変換回路の別の例を示した図である。図5を参照して、電力変換回路はDC/DCコンバータであり、直流電圧を昇圧または降圧する。電力変換回路は、パワーモジュール103を含む。パワーモジュール103は、図1に示したユニット10を含む。端子7は、誘導性要素9たとえばリアクトルの一方端に接続される。誘導性要素9の他方端は、端子5Aに接続される。端子5Bは、端子6に接続される。この例では、電力変換回路は、端子5,6間の直流電圧V1を直流電圧V2に変換して、端子5A,5B間に直流電圧V2を出力する。たとえばV2>V1である。さらに、電力変換回路は、端子5A,5B間の直流電圧V2を直流電圧V1に変換して、端子5,6間に直流電圧V1を出力してもよい。図4および図5に示されたユニットに含まれる半導体スイッチ素子は、図3に示された方式に従って動作する。さらに、上述した半導体スイッチ素子をオン/オフするための制御方式は特に限定されるものではない。たとえばパルス幅変調PWM方式を本発明の実施の形態に適用することができる。これらの電力変換回路の効率を高めるためには、スイッチング速度の高速化および損失の低減が要求される。電力変換回路の損失として代表的なものは、1ダイオードおよび半導体スイッチ素子の各々のオン抵抗に起因する損失、2スイッチング損失ターンオン損失およびターンオフ損失および、3ダイオードの逆回復損失である。本発明の実施の形態に係るパワーモジュールは、窒化ガリウムGaNダイオードまたはダイヤモンドダイオードを備える。本発明の実施の形態では、これらのダイオードは、ショットキーバリアダイオードである。ショットキーバリアダイオードは、GaN基板あるいはダイヤモンド基板を用いて形成される。SiCと同様に、GaNおよびダイヤモンドは、Siのバンドギャップより大きなバンドギャップを有するワイドギャップ半導体である。したがって、GaNショットキーバリアダイオードあるいはダイヤモンドショットキーバリアダイオードをパワーモジュールに適用することによって、低損失、高耐圧、高速動作、および高温環境での安定動作を実現できる。特に、GaNショットキーバリアダイオードおよびダイヤモンドショットキーバリアダイオードは、SiCショットキーバリアダイオードに比べて低いオン抵抗値を有する。したがって本発明の実施の形態によれば、電力変換回路の損失の低減をより一層促進できる。ダイオード3,4は同種のショットキーバリアダイオードにより実現可能である。したがって以下では、ダイオード3の構造の例を代表的に説明し、ダイオード4の構造については詳細な説明を繰り返さない。GaNショットキーバリアダイオード図6は、本発明の実施の形態に従うパワーモジュールに適用されうるGaNショットキーバリアダイオードの1つの例の断面図である。図7は、図6に示すGaNショットキーバリアダイオードの斜視図である。図6および図7に示すように、ショットキーバリアダイオードSBD3-1は、窒化ガリウム基板としてのGaN自立基板22と、エピタキシャル層としてのGaNエピタキシャル層23とを備える。GaNエピタキシャル層23は、主表面としてのGaN自立基板22の表面22a上に形成されている。SBD3-1はまた、絶縁層24を備える。絶縁層24は、GaNエピタキシャル層23の表面23a上に形成されている。SBD3-1はさらに、GaNエピタキシャル層23の表面23aに接触するとともに絶縁層24に重なるように形成されている電極25と、GaN自立基板22の裏面22b側に形成されている電極26とを備える。絶縁層24には開口部が形成されており、電極25は絶縁層24の開口部の内部に形成されている。電極25は、たとえば平面形状が円形となるように、形成されている。電極25は、絶縁層24の開口部の内部においてGaNエピタキシャル層23の表面23aに接触する部分であるショットキー電極と、絶縁層24に重なる部分であるフィールドプレート以下、FPと称する電極とを含む。FP電極と、絶縁層24とは、FP構造を形成する。また、上記ショットキー電極は、GaNエピタキシャル層23とショットキー接合を形成する。一方、電極26は、GaN自立基板22とオーミック接合を形成する、オーミック電極である。GaN自立基板22中の転位密度は、1×108cm2以下である。また電極25の材質すなわち、ショットキー電極の材質は、金、プラチナ、ニッケル、パラジウム、コバルト、銅、銀、タングステン、およびチタンからなる群より選ばれた少なくとも一種の物質を含む。1×108cm2以下という低転位密度を有するGaN自立基板22を用いることで、GaNエピタキシャル層23中の転位密度もGaN自立基板22と同等の1×108cm2以下となる。このため、FP構造を有するSBD3-1において、逆方向リーク電流が減少しているという条件下で、かつ、低リーク電流を実現できる金などのショットキー電極を用いるという条件下で、FP構造による電界緩和が顕著に起こる。その結果、逆方向リーク電流がさらに減少し、逆方向耐電圧を上昇させることができる。なお、転位密度は、たとえば溶融KOH中のエッチングによりできるピットの個数を数えて、単位面積で割るという方法によって測定することができる。またSBD3-1は、ショットキー電極およびオーミック電極の一方から他方へと電流が流れる、縦型構造を有する。一般にパワーデバイスでは、横型構造に比べて縦型構造はより大きな電流を流すことができるので、縦型構造はパワーデバイスにより適した構造である。SBD3-1ではGaN自立基板22、GaNエピタキシャル層23が導電性であるため、オーミック電極を裏面側に形成した縦型構造が可能となる。絶縁層24は、シリコン窒化膜SiNxによって形成することができる。また絶縁層24中の水素濃度は、3.8×1022cm3未満、より好ましくは2.0×1022cm3未満とすることができる。このように、膜中水素濃度の低いSiNxを、FP構造を形成する絶縁膜として適用することができる。この場合、水素濃度の高い絶縁層を用いる場合と比べて、FP構造によるショットキー電極端への電界集中の緩和に基づく逆方向耐電圧上昇の効果が抑制されることはない。つまり、SBD3-1では大きな電界緩和効果が得られ、逆方向耐電圧を上昇させることができる。図6に、絶縁層24の厚みを膜厚tとして示す。絶縁層24の膜厚tは、10nm以上5μm以下であることが望ましい。絶縁層24の膜厚tが10nm未満であれば、絶縁層24の耐圧が低く、絶縁層24が先に破壊されてFP構造の効果は得られない。また、絶縁層24の厚みが5μm超であれば、FP構造による電界緩和自体が得られない。また、図6に示す寸法Lは、FP長を示す。FP長とは、FP電極が絶縁層24と重なる長さである。本実施の形態の場合、FP長とは、図6に示すような、SBD3-1の、平面形状が円形の電極25の中心を通る断面において、FP電極が絶縁層24と重なっている長さである。つまり、絶縁層24の開口部の平面形状が円形状であって、電極25の一部であるショットキー電極の平面形状が円形である場合、FP長とは、ショットキー電極の半径方向における、FP電極が絶縁層24と重なる長さである。換言すると、FP長とは、ショットキー電極の平面形状に対する重心と、当該平面形状の外周部上のある一点と、を結ぶような直線の方向において、FP電極が絶縁層と重なっている長さをいう。このようなFP長は、1μm以上1mm以下であることが望ましい。FP長が1μm未満であれば、制御が困難となり、安定してFP構造の効果が得られない。また、FP長が1mm超であれば、FP構造による電界緩和自体が得られない。さらに、図6に示すように、絶縁層24は、電極25がGaNエピタキシャル層23に接触する部分である開口部に面する、端面24aを含む。端面24aは、GaNエピタキシャル層23の表面23aに対し、角度θを形成するように傾斜している。電極25において絶縁層24に重なる部分であるFP電極は、端面24aに接着するように、絶縁層24に重ねられている。端面24aが表面23aに対し傾斜しているために、FP構造による電界緩和の効果を増大させることができる。その結果、SBD3-1の逆方向耐電圧を一層向上させることができる。このような絶縁層24の端面24aの傾斜は、ウェットエッチングやドライエッチングなどによって形成することができる。端面24aは、角度θが0.1°以上60°以下の範囲であるように形成される。傾斜の角度が0.1°未満であれば、角度の再現性が得にくくなり、また余計に原料が必要となり、製造上問題となる場合があるためである。一方、傾斜の角度が60°超であれば、電界緩和の効果が小さくなるためである。なお、上記のGaNダイオードの構成およびその製造方法は、米国特許出願公開第2010/0059761号明細書に開示されており、参照による引用によって、その開示の全体を本明細書に取り入れることができる。ダイヤモンドショットキーダイオード図8は、本発明の実施の形態に従うパワーモジュールに適用されうるダイヤモンドショットキーバリアダイオードの1つの例の断面図である。図8に示されるように、SBD3-2は、ダイヤモンド基板30と、第1の金属層31と、第2の金属層32とを備える。ダイヤモンド基板30は、バルク単結晶、気相合成法による薄膜多結晶、気相成長法による薄膜単結晶エピタキシャル膜のいずれであってもよい。ダイヤモンド基板は、n型またはp型のいずれであってもよい。さらに、ダイヤモンド基板は、天然または人工高圧合成のバルク単結晶であってもよい。ダイヤモンドの抵抗率は、1×105Ωcm以下であることが好ましく、より好ましくは1000Ωcm以下、さらに好ましくは、100Ωcm以下である。第1の金属層31としては、仕事関数が5eV以下の金属を用いる。仕事関数workfunctionとは、フェルミ準位にある電子を真空中に取り出すために必要な最小エネルギーをいう。このような仕事関数としては、例えば、S.M.Sze著PhysicsofSemiconductorDevices第2版JohnWileySons1981年第251頁に記載されている仕事関数の値を好適に使用することができる。このような、仕事関数が5eV以下の金属としては、例えば、アルミニウムAl、マグネシウムMg、亜鉛Zn等が好適に使用可能である。多層構造あるいは形成の容易さの点から、第1の金属層31の仕事関数は、2.5eV~4.5eVであることがより好ましい。第1の金属層31の融点は、700°C以下であることが好ましい。第2の金属層32には、融点が1000°C以上の高融点金属が用いられる。このような金属としては、例えば、タングステンW、ジルコニウムZr、タンタルTa、モリブデンMo、ニオブNb等が好適に使用可能である。ダイヤモンド基板30に接している第1の金属層31の厚さt1は、0.5nm以上であり、好ましくは、5nm以上である。さらに、第1の金属層31の厚さt1は、100nm以下であり、好ましくは、50nm以下である。第2の金属層32は、第1の金属層31と接触する。第2の金属層32の厚さt2は、第1の金属層31の厚さt1よりも大きいことが好ましいt2>t1。具体的には、第2の金属層32の厚みは10nm以上であることが好ましく、30~200nmであることがより好ましい。第1の金属層の厚さt1に対する第2の金属層の厚さt2の比t2/t1は、4以上であることが好ましく、10~50であることがより好ましい。図9は、本発明の実施の形態に従うパワーモジュールに適用されうるダイヤモンドショットキーバリアダイオードの他の例の断面図である。図9に示されるように、SBD3-3は、ダイヤモンド基板30と、第1のp型ダイヤモンド層35と、第2のp型ダイヤモンド層36と、ショットキー電極37と、オーミック電極38とを備える。第1のp型ダイヤモンド層35は、ダイヤモンド基板30の表面に形成されている。第2のp型ダイヤモンド層36は、第1のp型ダイヤモンド層35の上に形成されている。第1のp型ダイヤモンド層35および第2のp型ダイヤモンド層36は、ボロンがドープされたダイヤモンド層である。第1のp型ダイヤモンド層35のボロン濃度は、第2のp型ダイヤモンド層36のボロン濃度よりも大きい。第2のp型ダイヤモンド層36は、フォトリソグラフィおよびエッチングによって、図9に示されるように加工される。ショットキー電極37は、第2のp型ダイヤモンド層36上に形成されている。ショットキー電極37は、たとえばアルミニウムAl膜およびタングステンW膜をこの順に積層することによって形成される。オーミック電極38は、第1のp型ダイヤモンド層35上に形成されている。オーミック電極38は、たとえばチタンTi、モリブデンMoおよび金Auをこの順に積層することによって形成される。なお、上記のダイヤモンドショットキーダイオードの構成および製造方法は米国特許第5757032号公報に開示されており、参照による引用によって、その開示の全体を本明細書に取り入れることができる。本発明の一実施の形態では、半導体スイッチ素子は、トランジスタである。好ましくは、トランジスタは、SiCトランジスタまたはGaNトランジスタである。SiCトランジスタまたはGaNトランジスタは、横型トランジスタであっても縦型トランジスタであってもよいが、より好ましくは、縦型トランジスタである。つまり、好ましくは、半導体スイッチ素子は、半導体スイッチ素子の深さ方向に電流が流れる縦型構造を有する。SiCトランジスタまたはGaNトランジスタをパワーモジュールに用いることによって、Siトランジスタを用いたパワーモジュールよりも低損失、高速動作、高温環境での安定動作を実現できる。パワーデバイスでは、SiCトランジスタまたはGaNトランジスタを縦型構造とした場合には、横型構造に比べて、より大きな電流を流すことができる。縦型トランジスタを採用することにより、電力変換回路の損失をより一層低減できる。半導体スイッチ素子1,2は同種のトランジスタにより実現可能である。したがって以下では、半導体スイッチ素子1の構造の例を代表的に説明し、半導体スイッチ素子2の構造については詳細な説明を繰り返さない。SiCトランジスタ図10は、本発明の実施の形態に従うパワーモジュールに適用されうるSiCトランジスタの1つの例の断面図である。図10を参照して、SiCトランジスタ1-1は、縦型DiMOSFETDoubleImplantedMetalOxideSemiconductorFieldEffectTransistorであって、基板40と、バッファ層41と、耐圧保持層42と、p領域43と、n領域44と、p領域45と、酸化膜46と、ソース電極47aと、上部ソース電極47bと、ゲート電極48と、ドレイン電極49とを備える。基板40は、n型のSiC基板である。バッファ層41はn型のSiCからなり、基板40の表面に形成されている。バッファ層41の厚さは、たとえば0.5μmである。また、バッファ層41におけるn型の導電性不純物の濃度は、たとえば5×1017cm3とすることができる。耐圧保持層42は、バッファ層41上に形成されている。耐圧保持層42は、n型のSiCからなる。耐圧保持層42の厚さは、たとえば10μmである。耐圧保持層42におけるn型の導電性不純物の濃度として、たとえば5×1015cm3といった値を用いることができる。p領域43は、耐圧保持層42の表面に、互いに間隔を隔てて形成されており、その導電型はp型である。n領域44は、p領域43の表面層に形成されており、その導電型はn型である。n領域44に隣接する位置に、p領域45が形成されている。酸化膜46は、2つのn領域44と、それら2つのn領域44の間に露出した、耐圧保持層42の一部分および2つのp領域43を覆うように形成されている。ゲート電極48は、酸化膜46上に形成されている。ソース電極47aは、n領域44およびp領域45上に形成されている。ソース電極47a上に上部ソース電極47bが形成されている。ドレイン電極49は基板40の裏面に形成されている。基板40の裏面とは、バッファ層41が形成された表面とは反対側の表面である。このように、図10に示したSiCトランジスタ1-1は、SiC基板と、SiC基板の表面に形成された半導体層と、SiC基板の裏面に形成された電極とを含む。図10に示した構成によれば、半導体層は、バッファ層41および耐圧保持層42p領域43、n領域44、p領域45を含むを含む。つまり、好ましくは、半導体スイッチ素子は、炭化珪素トランジスタである。なお、上記のSiCトランジスタの構成は、日本国特許出願2011-062123号明細書に開示されており、この文献の開示の全体は、参照による援用によって本明細書に取り入れられる。また、上記のSiCトランジスタの横型の接合型電界効果トランジスタJFET:JunctionFieldEffectTransistorの構成は、日本国特許第3812421号明細書に開示されており、この文献の開示の全体は、参照による援用によって本明細書に取り入れられる。GaNトランジスタ図11は、本発明の実施の形態に従うパワーモジュールに適用されうるGaNトランジスタの1つの例の断面図である。図11を参照して、GaNトランジスタ1-2は、FETであり、導電性のGaN基板51と、n-型GaNドリフト層52と、p型GaN層53と、n型キャップ層54とを備える。n-型GaNドリフト層52と、p型GaN層53と、n型キャップ層54とは、GaN基板51の表面にエピタキシャル成長によって形成され、GaN系積層体55を構成する。なお、GaN基板51の種類に依存して、GaN基板51とn-型GaNドリフト層52との間に、AlGaN層またはGaN層からなるバッファ層が挿入されてもよい。また、p型GaN層53に代えてp型AlGaN層を用いることもできる。GaN系積層体55には、n型キャップ層54およびp型GaN層53を貫通してn-型GaNドリフト層52に至る開口部61が形成される。再成長層62は、開口部61の壁面およびGaN系積層体55の表面を被覆するように、エピタキシャル成長によって形成される。再成長層62は、iGaN電子走行層63およびAlGaN電子供給層64を含む。iGaN電子走行層63とAlGaN電子供給層64との間にAlN等の中間層が挿入されてもよい。ゲート電極56は再成長層62と重なりあうように位置する。ドレイン電極58はGaN基板51の裏面に位置する。ソース電極57は、GaN系積層体55の上方において、再成長層62にオーミック接触する。図11に示された構成では、ソース電極57は、再成長層62に接触した状態で再成長層62上に位置する。しかしながらソース電極57は、n型キャップ層54に接触した状態でn型キャップ層54上に位置し、かつ、再成長層62の端面にオーミック接触してもよい。GaNトランジスタ1-2において、電子は、ソース電極57から電子走行層63を通り、n-型GaNドリフト層52を経てドレイン電極58へと流れる。この電子の経路において、p型GaN層53は、n-型GaNドリフト層52と、n型キャップ層54とに挟まれている。電子は、p型GaN層53を流れるわけではないが、p型GaN層53は、電子のバンドエネルギーを持ち上げ、かつ耐圧特性を向上するなどのバックゲート効果を発揮する。本実施の形態では、ソース電極57の下に埋め込まれる形態でp型GaN層53が配置され、さらに、p型GaN層53とソース電極57とにオーミック接触する導電部59が配置される。導電部59は、n型キャップ層54を貫通してp型GaN層53内に届くとともに、p型GaN層53とオーミック接触している。導電部59によって、p型GaN層53とソース電極57とは共通の電位を有する。p型GaN層53はたとえば接地電位に固定される。p型GaN層53は、上記したように、次の作用を発揮する:1バンドの正方向へのシフトによるピンチオフ特性の向上;2縦方向耐圧性能の向上;3キンクkink現象の防止。上記の1および2は、上記の導電部59がなくても、上述のバックゲート効果により、その作用を得ることができる。しかし、p型GaN層53にオーミック接触する導電部59が設けられることで、ドレイン電圧を高くした場合にチャネルからドレイン電極までの間において生成される正孔を外部に引き抜くことができ、3の作用を得ることができる。以下、3について詳細に説明する。導電部59がない場合には、p型GaN層53が配置されていても、ドレイン電圧を高めたときにチャネルのドレイン側に高電界領域ができる。この場合、高エネルギーの電子によってアバランシェ破壊が起き、高濃度の正孔が発生する。GaN系半導体はワイドバンドギャップ半導体であるため、再結合時定数が長い。したがってGaN系積層体55、とくにn-型GaNドリフト層52に正孔が高濃度に蓄積されてゆく。その結果、ドレイン電流-ドレイン電圧の飽和領域においてドレイン電流の増大などの暴走を招く。p型GaN層53に導電部59を設けることによって、アバランシェ破壊により正孔が多数形成されても、その正孔を、導電部59を通じて外部に引き抜くことができる。これにより、キンク現象を防止することができる。導電部59を設けることにより、p型GaN層53は上記1~3に示す作用を得ることができる。この結果、キンク現象、縦型耐圧等の制約を克服して、自由度を拡大して、開口部に形成される2DEG2次元電子ガスを縦に通して大電流を操作することが可能となる。図12は、図11に示すGaNトランジスタの平面図である。図12を参照して、GaNトランジスタ1-2は六角形の形状を有する。したがって、GaNトランジスタ1-2を平面的に稠密に配置することができる。さらに、導電部59およびソース電極57は、環状六角形の形状を有する。導電部59は、ソース電極57に完全に覆われている。したがって、面積を増加させることなく、p型GaN層53をソース電極57に電気的に接続できる。n-型GaNドリフト層52の厚さは1μm~25μmとすることができる。n-型GaNドリフト層52のキャリア濃度は、0.2×1016cm3~20.0×1016cm3とすることができる。p型GaN層53の厚さは、0.1μm~10μmとすることができる。p型GaN層53のキャリア濃度は、0.5×1016cm3~50×1016cm3とすることができる。p型GaN層53のバックゲート効果の機能を重視する場合には、キャリア濃度を、上記の値より高くして、たとえば1×1017cm3~1×1019cm3とすることができる。n型キャップ層54の厚さは、0.1μm~3μmとすることができる。n型キャップ層54のキャリア濃度は、1.0×1017cm3~30.0×1017cm3とすることができる。再成長層62において、電子走行層63の厚さは、5nm~100nm程度とすることができる。電子供給層64の厚さは、1nm~100nm程度とすることができる。電子走行層63の厚さが5nmより薄いと、2DEGと電子供給層64/電子走行層63との界面が近接しすぎて2DEGの移動度を低下させる。電子走行層63の厚さが100nmを超えると、p型GaN層53の効果が薄れ、ピンチオフ特性が劣化する。したがって電子走行層63の厚さを、100nm以下とするのが好ましい。このように、図11および図12に示したSiCトランジスタ1-1は、GaN基板と、GaN基板の表面に形成された半導体層と、GaN基板の裏面に形成された電極とを含む。図11および図12に示した構成によれば、半導体層は、GaN系積層体55n-型GaNドリフト層52、p型GaN層53、n型キャップ層54である。以上の説明したように、好ましくは、半導体スイッチ素子は、窒化ガリウムトランジスタである。窒化ガリウムトランジスタは、第1の主表面と、第1の主表面に対して反対側に位置する第2の主表面とを有する窒化ガリウム基板と、窒化ガリウム基板の第1の主表面に形成された窒化ガリウム層と、窒化ガリウム基板の第2の主表面に形成された電極とを備える。なお、上記のGaNトランジスタの構成は、日本国特許出願公開2011-82397号公報および国際公開WO/2011/043110パンフレットに開示されており、これらの文献の開示の全体は、参照による援用によって本明細書に取り入れられる。以上説明したように、本実施の形態では、GaNダイオードあるいはダイヤモンドダイオードがパワーモジュールに使用される。すなわち、好ましくは、ダイオードは、窒化ガリウムダイオードである。または、好ましくは、ダイオードは、ダイヤモンドダイオードである。これにより、電力変換回路の損失の低減、動作速度の高速化、高耐圧化、高温での動作安定性などを図ることができる。したがって、電力変換回路の性能をより一層高めることができる。さらに、本実施の形態では、GaNトランジスタあるいはSiCトランジスタがパワーモジュールに使用される。すなわち、本実施の形態では、SiCトランジスタ、GaNショットキーダイオード、SiCトランジスタ、ダイヤモンドショットキーダイオード、GaNトランジスタ、GaNショットキーダイオード、GaNトランジスタ、ダイヤモンドショットキーダイオードのいずれかの組み合わせがパワーモジュールに採用される。GaNトランジスタおよびSiCトランジスタのいずれも、Siトランジスタに比較して、損失の低減、動作速度の高速化、高耐圧化、高温での動作安定性などを図ることができる。したがって、電力変換回路の性能をより一層高めることができる。なお、上記実施形態では、半導体スイッチ素子として、SiCトランジスタおよびGaNトランジスタを具体的に示したが、SiCトランジスタあるいはGaNトランジスタに代えてダイヤモンドトランジスタをパワーモジュールに適用してもよい。すなわち、好ましくは、半導体スイッチ素子は、ダイヤモンドトランジスタである。さらに、上記実施形態では、SiCトランジスタおよびGaNトランジスタの構造例を示した。しかしSiCトランジスタおよびGaNトランジスタの構造は上記のように限定されるものではない。さらに、上記実施形態では、半導体スイッチ素子としてトランジスタを示したが、SiC、GaNあるいはダイヤモンドで形成された半導体スイッチ素子であれば、トランジスタに限定されず、本実施の形態に係るパワーモジュールに適用することができる。今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施の形態の説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。"