"データを格納するメモリと、同じアドレス順で前記メモリにアクセスする複数のアクセス手段と、前記複数のアクセス手段による前記メモリのアクセスアドレスの差を検出する検出手段と、前記検出手段により検出される前記アクセスアドレスの差を小さくするために、前記複数のアクセス手段のうちのアクセスアドレスが先行しているアクセス手段の前記メモリへのアクセスの実行頻度を減少させる制御手段と、を備えることを特徴とするデータ転送制御装置。前記制御手段は、前記検出手段により検出されたアクセスアドレスの差が所定値を超える場合に、アクセスアドレスが先行しているアクセス手段による前記メモリへのアクセスの実行頻度を減少させることを特徴とする請求項1に記載のデータ転送制御装置。前記制御手段は、アクセスアドレスが先行しているアクセス手段による前記メモリへのアクセスの実行を禁止することにより前記実行頻度を減少させることを特徴とする請求項1または2に記載のデータ転送制御装置。前記制御手段は、複数のアクセスが同時に発生した場合に、アクセスアドレスが先行しているアクセス手段によるアクセスの実行を禁止することにより前記実行頻度を減少させることを特徴とする請求項1または2に記載のデータ転送制御装置。前記制御手段は、前記検出手段により検出されたアクセスアドレスの差が小さくなるに従って、複数のアクセスが同時に発生した場合の、アクセスアドレスが先行しているアクセス手段によるアクセスの実行を許可する率を高くすることを特徴とする請求項1に記載のデータ転送制御装置。前記メモリはロウアドレスとカラムアドレスによりアクセスされ、前記制御手段は、アクセスアドレスが先行しているアクセス手段がアクセスするカラムアドレスが前記メモリの最終のカラムアドレスに到達した場合に、他のアクセス手段がアクセスするカラムアドレスが前記最終のカラムアドレスから所定範囲のカラムアドレスに到達するまでは、前記アクセスアドレスが先行しているアクセス手段によるアクセスの実行を禁止することを特徴とする請求項1乃至5のいずれか1項に記載のデータ転送制御装置。前記複数のアクセス手段は、前記メモリへデータを書き込む第1のアクセス手段と、前記メモリからデータを読み出す第2のアクセス手段とを含み、前記制御手段は、前記第1のアクセス手段のアクセスアドレスを前記第2のアクセス手段のアクセスアドレスよりも常に先行させる、ことを特徴とする請求項1乃至6のいずれか1項に記載のデータ転送制御装置。前記第1のアクセス手段は、前記メモリへ書き込むデータを保持するバッファ手段を更に備え、前記制御手段は、前記バッファ手段に所定量を超えるデータが保持されると、前記第1のアクセス手段によるアクセスの実行を前記第2のアクセス手段によるアクセスの実行よりも優先させる、ことを特徴とする請求項7に記載のデータ転送制御装置。データを格納するメモリと、同じアドレス順で前記メモリにアクセスする複数のアクセス手段と、を備えたデータ転送制御装置によるデータ転送方法であって、検出手段が、前記複数のアクセス手段による前記メモリのアクセスアドレスの差を検出する工程と、制御手段が、前記検出する工程で検出される前記アクセスアドレスの差を小さくするために、前記複数のアクセス手段のうちのアクセスアドレスが先行しているアクセス手段の前記メモリへのアクセスの実行頻度を減少させる工程と、を有することを特徴とするデータ転送方法。しかしながら、DRAMに対して上述の追い越し制御を行うと、DRAMへのアクセス効率が低下してしまうという課題がある。以下、この課題について説明する。図9は、SDRAMSynchronousDRAMの一般的なデータアクセスタイミングチャートである。但し図9では、BLバースト長:1回のアドレス指定により連続的にアクセス可能なワード数は8としている。図9aは、DRAMの同一ロウアドレス同一ページに対してデータ書き込み後にデータ読み出しのアクセスを行う場合のタイミングチャートである。時刻T1においてACTコマンドによりロウアドレスを指定しロウアドレス=4、時刻T2においてWRコマンドによりカラムアドレスカラムアドレス=1を指定して8ワード分のデータWRD1~WRD8の書き込みを行う。時刻T3においてRDコマンドによりカラムアドレスカラムアドレス=1を指定し、8ワード分のデータRDD1~RDD8の読み出しを完了させる。図9bは、あるロウアドレスページへデータを書き込んだ後に、同一バンクの異なるロウアドレスページのデータを読み出す場合のタイミングチャートである。時刻T1においてACTコマンドによりロウアドレスを指定しロウアドレス=4、時刻T2においてWRコマンドによりカラムアドレスカラムアドレス=1を指定して8ワード分のデータWRD1~WRD8の書き込みを行う。DRAMは同一バンクの異なるロウアドレス異なるページへアクセスする場合、DRAMへのPREコマンドプリチャージコマンドページクローズ、及びACTコマンドページオープンが必要となる。図9bでは、時刻T3においてPREコマンド、時刻T4においてACTコマンドを実行してロウアドレスを指定しているロウアドレス=2。その後時刻T5においてRDコマンドによりカラムアドレスカラムアドレス=1を指定して8ワード分のデータRDD1~RDD8の読み出しを行っている。このように、同一バンクの異なるページへのアクセス回数ページ切換え回数が多くなると、その分プリチャージ、及びACTコマンドが必要となる為、DRAMへのアクセス効率が低下してしまう。一般に、追い越し制御の場合、データの書き込みアドレスと読み出しアドレスが一定間隔以上離れるように制御を行う為、DRAMの同一バンクの異なるページへのアクセスが多発し、アクセス効率が低下してしまうという問題がある。本発明は上記課題に鑑みてなされたものであり、その目的は、メモリに対して複数のアクセス手段からのアクセスが同時に行われる場合に、メモリへのアクセス効率を向上することにある。上記目的を達成するための、本発明の一態様によるデータ転送装置は以下の構成を備える。すなわち、データを格納するメモリと、同じアドレス順で前記メモリにアクセスする複数のアクセス手段と、前記複数のアクセス手段による前記メモリのアクセスアドレスの差を検出する検出手段と、前記検出手段により検出される前記アクセスアドレスの差を小さくするために、前記複数のアクセス手段のうちのアクセスアドレスが先行しているアクセス手段の前記メモリへのアクセスの実行頻度を減少させる制御手段と、を備える。本発明によれば、メモリに対して複数のアクセス手段からのアクセスが同時に行われる場合に、メモリへのアクセス効率を向上させることができる。以下、添付の図面を参照して本発明の好適な実施形態を説明する。[第1実施形態]図2は、第1実施形態に係る画像処理装置の構成を示すブロック図である。図2において、結像光学部201はレンズや絞り等を有し、フォーカス調節や露出調節を行う。撮像素子202は、CCD等を有し、光学像を電気信号に変換する。A/D変換回路203は、撮像素子202からのアナログ画像信号をデジタル画像データに変換する。データ転送制御装置310は、DRAM320との間で画像データや各種制御データの書き込み、読み出しを行う。CPU205は、バスを介して接続された各部の各種制御を司る。第1信号処理部301は、A/D変換回路203から出力された画像データに対してノイズ低減等の画像処理を施す。第2信号処理部330は、データ転送制御装置310から出力された画像データに対して、画像サイズ変倍等の画像処理を施す。表示部206は、液晶モニタ等を有し、第2信号処理部330にて生成された画像データを表示する。図3は、第1実施形態に係るデータ転送制御装置310の構成例を示すブロック図である。第1信号処理部301は、1024×768画素、1画素=8bitの画像データを1Byte=8bit毎にデータ転送制御装置310へ出力する。データ転送制御装置310は、画像データをDRAM320へ格納する。本実施形態では、DRAM320は、2048カラムアドレス、4096ロウアドレス、1ワード=32bitの容量を有しており、8バースト転送が可能である。データ転送制御装置310に入力された1Byteの画像データは、WRDMACWriteDirectMemoryAccessController410に入力される。WRDMAC410は、DRAM320に対して8バースト転送を行う為に、画像データを32Byte=32bit×8バースト単位でメモリコントローラ420へ出力する。メモリコントローラ420は、32Byteの画像データ、ロウアドレス、カラムアドレスをDRAM320に出力し、画像データをDRAM320へ格納する。また、データ転送制御装置310は、DRAM320に格納された各画像データを読み出して第2信号処理部330へ出力する。メモリコントローラ420は、ロウアドレス、カラムアドレスをDRAM320に出力して、DRAM320から8バースト転送で画像データを読み出す。読み出された画像データは、RDDMACReadDirectMemoryAccessController430に入力され、1Byte単位で第2信号処理部330へ出力される。なお、WRDMAC410、RDDMAC430は、DRAM320にアクセスをする複数のアクセス部の一例である。また、DRAM320へ画像データが書き込みまれる順番で、DRAM320から画像データが読み出される。すなわち、WRDMAC410によるDRAM320のアドレス順と、RDDMAC430によるDRAM320のアドレス順は、同一の順序である。また、WRDMAC410はDRAM320へデータを書き込む第1のアクセス部として、RDDMAC430はDRAM320からデータを読み出す第2のアクセス部として機能する。そして、第1のアクセス部がアクセスするアドレスは、第2のアクセス部がアクセスするアドレスよりも常に先行する。次に、図10と図1により、本実施形態によるアクセス方法の作用、効果を説明する。図10は、一般的な追い越し制御におけるDRAMへのアクセス方法を示す図である。8バースト転送分の32Byteを1ブロックとすると、画像データのブロック数は、24576=1024×768/32ブロックとなる。画像データは、この1ブロック単位でDRAM320へ順次書き込まれると同時に読み出される。一般的な追い越し制御では、読み出しが書き込みを追い越すことがないように、書き込みアドレスと読み出しアドレスが一定間隔より小さくならないように制御を行っている。よって、WRDMAC410とRDDMAC430のDRAMの異なるページへのアクセスが多発し、プリチャージによりデータ転送効率が低下してしまう。図10の例では、WRDMAC410による先行するアクセスアドレスとRDDMAC430のアクセスアドレスとの差が1ページ以上開いているために、書き込みと読み出しのアクセス毎に、PREコマンド及びACTコマンドが発生している。図1は、本実施形態の追い越し制御におけるDRAMへのアクセス方法を示す図である。本実施形態では、読み出しのアドレスが書き込みのアドレスを追い越さないように制御するだけでなく、それらアドレスの間隔が所定値を超えないように制御することで、DRAM320の異なるページへのアクセス回数を減らしている。本実施形態では、その所定値として、800アドレスが設定されている。すなわち、読み出しと書き込みのアドレスの差が800アドレス=100ブロックより大きくなったら、メモリコントローラ420は、WRDMAC410のDRAM320への書き込みアクセスを禁止し、読み出しアクセスを優先させる。読み出しと書き込みのアドレスの差が800アドレス以内になったら、メモリコントローラ420は、WRDMAC410のDRAM320への書き込みアクセスを許可する。このように、本実施形態では、読み出しアドレスと書き込みアドレスが一定間隔より大きくならないように、先行するアクセスアドレス本例では書き込みアドレスの実行頻度が制御される。これにより、DRAMの同一ページに書き込み、読み出しアクセスする回数が増え、プリチャージ発生回数が減り、データを効率良く転送することができる。図4のフローチャートにより、本実施形態におけるDRAMへのデータ転送処理を説明する。図4aにおいて、CPU205は、WRDMAC410とRDDMAC430に、スタートアドレス、転送データ長を設定するS401。また、CPU205は、上記の所定値としての、読み出し/書き込み最大アドレス差図1の例では800を、メモリコントローラ420に設定するS402。CPU205は、データ転送制御装置310にDRAM320へのデータ転送開始を指示するS403。CPU205は、データ転送制御装置310から書き込み、読み出しの転送完了を報知されたら転送制御を終了するS404。メモリコントローラ420は、図4bに示す処理により、RDDMAC430から出力される読み出しアドレスがWRDMAC410から出力される書き込みアドレスを超えないようにデータ転送を制御する。すなわち、メモリコントローラ420はRDDMAC430から指定された読み出しのアドレスが、WRDMAC410により書き込みが実行されたアドレスを追い越すか否かを判定するS411。追い越さないと判定された場合には、メモリコントローラ420は、RDDMAC430によるDRAM320からの読み出しを実行するS412でNO、S413。そして、RDDMAC430により読み出し済みとなったアドレス例えば読み出し済みの最大アドレスを保持するS414。他方、RDDMAC430から指定された読み出しのアドレスが、WRDMAC410により書き込みが実行されたアドレスを追い越すと判定された場合は、メモリコントローラ420はRDDMAC430による読み出しを禁止するS412でYES。また、メモリコントローラ420は、図4cに示す処理により、WRDMAC410、RDDMAC430からそれぞれ出力されるアドレスの差が設定された最大アドレス差以下となるようにデータ転送を制御する。すなわち、メモリコントローラ420は、書き込みのアドレスと読み出しのアドレスの差を検出し、このアドレスの差がS402で設定された最大アドレス差より大きいか否かを判定するS421。書き込みと読み出しのアドレスの差が最大アドレス差以下の場合、メモリコントローラ420は、WRDMAC410によるDRAM320へのデータの書き込みを実行させるS422でNO,S423。そして、WRDMAC410により書き込みを行なったアドレス例えば書き込み済みの最大アドレスを保持するS424。他方、書き込みと読み出しのアドレスの差が最大アドレス差より大きい場合は、メモリコントローラ420は、WRDMAC410によるデータの書き込みを禁止するS422でYES。以上、第1実施形態のデータ転送制御を行うことで、DRAM320の同一バンクの同一領域に対してデータの書き込み、読み出しのアクセスを同時に行う場合において、プリチャージの回数を抑えることが可能となる。そのため、データを効率良くDRAMへ転送することができる。尚、本実施形態では、書き込みアクセスを禁止することで読み出しアクセスを優先させ、書き込みアクセスの実行頻度を減少させているが、書き込みアクセスの実行頻度を減少させる方法はこれに限られるものではない。例えば、書き込みアクセス自体は禁止しないが、書き込みと読み出しアクセス要求が同時に発生した時には読み出しアクセスを行い、読み出しアクセスを優先させても良い。また、本実施形態では読み出しと書き込みのアドレスの差が一定値最大アドレス差を超えたら読み出しアクセスを優先させたが、読み出しと書き込みのアドレス差の大きさに比例して、読み出しアクセスの優先度を高くしても良い。例えば、読み出しと書き込みのアドレス差の大きさに比例して、読み出し、書き込み要求同時発生時に読み出しアクセスを行う割合を変更しても良い。また、本実施形態では読み出しと書き込みのアドレスの差が800アドレスより大きくなったら読み出しアクセスを優先させたが、他のアドレス差最大アドレス差で読み出しアクセスを優先させても良いことは言うまでもない。例えば、1ページの範囲のアドレス量に応じて、最大アドレス差が適切に設定されればよい。[第2実施形態]第2実施形態では、データの書き込みアドレスがDRAM320の1ページ内の最終アドレスに到達したら、読み出しアドレスが書き込みアドレスに追いつくまでメモリコントローラ420が書き込みアクセスを禁止する。なお、第2実施形態に係る画像処理装置の構成、データ転送制御装置の構成は第1実施形態と同様であるため説明を省略する。図5は、本実施形態の追い越し制御におけるDRAM320へのアクセス方法を示す図である。読み出しアドレスが書き込みアドレスを追い越さないように制御することは実施形態1と同様である。本実施形態では、書き込みアドレスがDRAM320の1ページ内の最終アドレス本例ではカラムアドレス=2048に到達したら、メモリコントローラ420がWRDMAC410の書き込みアクセスを禁止する。その後、データの読み出しを連続して行い、読み出しアドレスが書き込みアドレスに到達したら、WRDMAC410のDRAMの次ページへのアクセスを許可する。このように、WRDMAC410とRDDMAC430がDRAM320の次ページへアクセスを開始するタイミングを合わせることで、第1実施形態よりプリチャージの発生回数を減らし、データを効率良く転送することができる。図6に第2実施形態における、データのDRAM転送シーケンスを示す。CPU205は、WRDMAC410、RDDMAC430に、スタートアドレス、転送データ長を設定するS601。また、CPU205は、メモリコントローラ420に、読み出し/書き込み最大アドレス差、DRAM320のカラムアドレス最大値を設定するS602。CPU205は、データ転送制御装置310にDRAM320へのデータ転送開始を指示するS603。CPU205は、データ転送制御装置310から書き込み、読み出しの転送完了を報知されたら転送制御を終了するS604。メモリコントローラ420は、図4bで説明したように、RDDMAC430から出力される読み出しアドレスがWRDMAC410から出力される書き込みアドレスを超えないように、データ転送を制御する。また、メモリコントローラ420は、図6bに示す処理により、書き込みアドレスと読み出しアドレスを適切に制御する。すなわち、メモリコントローラ420は、書き込みのアドレスと読み出しのアドレスを取得し、書き込みのアドレスがページ内の最終アドレスか否かを判定するS621、S622。書き込みのアドレスがページ内の最終アドレスでない場合S622でNO、メモリコントローラ420は、第1実施形態で説明した処理により、DRAM320へのデータ書き込みの可否を決定する。すなわち、メモリコントローラ420は、書き込みのアドレスと読み出しのアドレスの差を検出し、このアドレスの差がS402で設定された最大アドレス差より大きいか否かを判定するS421。書き込みと読み出しのアドレスの差が最大アドレス差以下の場合、メモリコントローラ420は、WRDMAC410によるDRAM320へのデータの書き込みを実行させるS422でNO,S624。そして、WRDMAC410により書き込みを行なったアドレス例えば書き込み済みの最大アドレスを保持するS625。また、書き込みと読み出しのアドレスの差が最大アドレス差より大きい場合は、メモリコントローラ420は、WRDMAC410によるデータの書き込みを禁止するS422でYES。他方、書き込みのアドレスがページ内の最終アドレスの場合は、読み出しアドレスもページ内の最終アドレスに到達しているか否かを判定するS623。読み出しのアドレスがページ内の最終アドレスの場合、メモリコントローラ420は、WRDMAC410によるDRAM320へのデータの書き込みを実行させ、書き込みを行なったアドレスを保持するS623でYES,S624,S625。他方、書き込みのアドレスがページ内の最終アドレスに到達しS622でYES、読み出しのアドレスがページ内の最終アドレスに到達していない場合S623でNO、メモリコントローラ420はWRDMAC410によるデータの書き込みを禁止する。このように、メモリコントローラ420は、設定されたDRAM320のカラムアドレス最大値へデータの書き込みを行ったら、読み込みアドレスが書き込みアドレスに追いつくまでデータの書き込みアクセスを禁止する。読み出しアドレスが書き込みアドレスに到達したら、WRDMAC410のDRAM320の次ページへのアクセスを許可する。以上のような第2実施形態の制御を行うことで、データの書き込み、読み出しがDRAMの次ページへアクセスを開始するタイミングを合わせることができるので、プリチャージの発生回数が減少し、データを効率良くDRAM320へ転送することができる。尚、第2実施形態では書き込みアドレスがDRAMのカラムアドレス最大値に到達したらデータの書き込みを禁止したが、最大値到達時でなくても読み出しアクセスの優先度を高くしても良い。例えば、書き込みアドレスがカラムアドレスの後半になるに従って、データの読み出しの優先度を上げていき、徐々に読み出しアドレスが書き込みアドレスに近づくように制御しても良い。また、第2実施形態では読み出しアドレスが書き込みアドレスに到達したら、WRDMACのDRAMの次ページへのアクセスを許可したが、読み出しと書き込みアドレスの差が一定値以下になったら、WRDMACのアクセスを許可するようにしても良い。すなわち、WRDMAC410がアクセスするカラムアドレスがDRAM320の最終のカラムアドレスにある場合に、RDDMAC430がアクセスするカラムアドレスが最終のカラムアドレスから所定範囲内に到達するまでWRDMAC410によるアクセスの実行を禁止する。また、書き込みアドレスと読み出しアドレスとのアドレス差が大きい場合には書き込みの実行頻度を低減するように、第1実施形態と同様の処理S421、S422を実行しているが、この処理を省略してもよい。その場合、S602において、最大アドレス差の設定は不要になる。[第3実施形態]第3実施形態では、WRDMAC内にデータを一時的に格納するバッファの機能を提供するFIFOを持ち、FIFOに格納されたデータ量が所定量を超えると、データの書き込みアクセスを優先させる点が第1、第2実施形態と異なる。第1、第2実施形態では、読み出しと書き込みのアドレスを近づける為に書き込みアクセスを待たせることがあるが、センサからの入力データをDRAMへ書き込む場合等、書き込みを待たせることができないシステムの場合は本実施形態の構成が有効となる。以下、本発明の第3実施形態を説明するが、第3実施形態に係る画像処理装置の構成は第1、第2実施形態と同様であるため説明を省略する。図7は、第3実施形態に係るデータ転送制御装置310の構成を示すブロック図である。画像データサイズ、第1信号処理部301、第2信号処理部330、RDDMAC430、DRAM320の構成は第1、第2実施形態と同様である。WRDMAC411は、容量128ByteのFIFO412を持っている。データ転送制御装置310に入力された1Byteの画像データは、まずWRDMAC411のFIFO412に入力される。WRDMAC411は、FIFO412から画像データを読み出して32Byte単位でメモリコントローラ421へ出力する。また、WRDMAC411は、FIFO412に格納されているデータの量をメモリコントローラ421へ出力する。メモリコントローラ421は第1実施形態と同様に、読み出しアドレスが書き込みアドレスを追い越さないように制御し、かつ、読み出しと書き込みのアドレスの差が一定値本実施形態の場合、800アドレスより大きくならないように制御する。ただし、メモリコントローラ421は、FIFO412のデータ格納量が一定値を超えた場合には、読み出し、書き込みのアドレスに関係なくデータの書き込みを優先させる。本実施形態では、FIFO412のデータ格納量が100Byteを超えたら読み出しアクセスを禁止して書き込みアクセスを優先させ、100Byte以下になったら読み出しアクセスを許可する。このように、FIFO412の空き容量が少なくなってきたら書き込みを優先させることで、WRDMAC411に入力されるデータを待たせることなく、従来よりもプリチャージ発生回数を減らすことができる。図8に本実施形態における、データのDRAM転送シーケンスを示す。図8aにおいて、CPU205は、WRDMAC411、RDDMAC430に、スタートアドレス、転送データ長を設定するS801。またCPU205は、メモリコントローラ421に、読み出し/書き込み最大アドレス差、FIFOデータ格納量閾値を設定するS802。CPU205は、データ転送制御装置310にDRAM320へのデータ転送開始を指示するS803。CPU205は、データ転送制御装置310から書き込み、読み出しの転送完了を報知されたら転送制御を終了するS804。メモリコントローラ421は、図8bのS411~S141に示すように、RDDMAC430から出力される読み出しアドレスがWRDMAC411から出力される書き込みアドレスを超えないようにデータ転送を制御する。この制御は、第1実施形態と同様である。ただし、FIFO412のデータ格納量が設定されたFIFOデータ格納量閾値100Byteを超えると、メモリコントローラ421は、読み出しを禁止するS811でYES。また、メモリコントローラ421は、図8cのS421~S424に示すように、WRDMAC411、RDDMAC430からそれぞれ出力されるアドレスの差が設定された最大アドレス差以下となるようにデータ転送を制御する。この制御は第1実施形態と同様である。ただし、FIFO412のデータ格納量が設定されたFIFOデータ格納量閾値100Byteを超えると、メモリコントローラ421は、アドレス差に関わりなく、書き込みを実行させるS821でYES。こうして、メモリコントローラ421は、FIFO412のデータ格納量が設定されたFIFOデータ格納量閾値の100Byteを超えたら、データの書き込みを優先させる。また、メモリコントローラ421は、FIFO412のデータ格納量が100Byte以下であれば、読み出しアドレスと書き込みアドレスの差が設定された最大アドレス差以下となるようにデータ転送を制御する。以上のように、第3本実施形態の制御を行うことで、WRDMACへの入力データを待たせることなく、従来よりもプリチャージ発生回数を抑えることができ、データを効率良くDRAMへ転送することができる。尚、本実施形態では読み出しと書き込みのアドレスの差が一定値を超えたら読み出しアクセスを優先させたが、読み出しと書き込みのアドレス差の大きさに比例して、読み出しアクセスの優先度を高くしても良い。また、本実施形態では読み出しと書き込みのアドレスの差が一定値を超えたら読み出しアクセスを優先させたが、書き込みアクセスしているDRAMのカラムアドレス値に応じて、読み出しアクセスの優先度を変更しても良い。また、本実施形態では読み出しと書き込みのアドレスの差が800アドレスより大きくなったら読み出しアクセスを優先させたが、他のアドレス差で読み出しアクセスを優先させても良い。また、本実施形態ではFIFO容量を128Byteとしたが、他のFIFO容量でも良い。また、本実施形態ではFIFOのデータ格納量が100Byteを超えたら書き込みアクセスを優先させたが、他のデータ格納量の時に書き込みアクセスを優先させても良い。他の実施形態上記各実施形態では書き込んだデータを同時に読み出す場合に適用したが、複数のRDDMACが同一領域のデータを同時に読み出す場合に適用し、複数の読み出しアドレスがDRAMの同一ページをアクセスするように制御しても良い。この場合、書き込みと読み出しのように、アクセスの順番を維持する必要が無い場合もあるので、複数のRDDMACがアクセスするアドレスに追い越しが発生することを許容するようにしてもよい。いずれにしても、複数のアクセス手段によるアクセスのアドレス差が小さくなるように、アドレスが先行するアクセス手段によるアクセスの実行頻度を減少することで、効率のよいメモリアクセスを実現できる。また、上記各実施形態では1つのWRDMACと1つのRDDMACがDRAMへアクセスしたが、複数のWRDMAC、複数のRDDMACがDRAMへアクセスしても良い。また、本実施形態ではWRDMAC410、RDDMAC430がDRAM320へのアクセスアドレスを算出したが、これに限られるものではない。例えば、DRAM320の連続したアドレスに順次アクセスする場合において、メモリコントローラ420がスタートアドレスと現在のデータの転送量を用いてアクセスアドレスを算出しても良い。また、上記各実施形態では入力画像画素数を1024×7681画素=8bit、DRAM容量を2048×40961ワード=32bitとしたが、他の入力画像サイズ、DRAM容量でも良い。また、上記各実施形態では画像データを8バースト長でDRAMへアクセスしたが、8バースト長以外のバースト長でDRAMへアクセスしても良い。"