一方の入力端子に与えられた電位と、他方の入力端子に与えられた電位とを比較し、高電源電位または低電源電位を出力する比較回路と、前記比較回路の一方の入力端子に電気的に接続された容量素子と、前記容量素子を充放電する充放電回路と、前記比較回路の前記他方の入力端子に電気的に接続された基準電位を与える配線と、を有し、前記充放電回路は、第1の電流源回路と、第2の電流源回路と、前記第1の電流源回路と前記容量素子との間および前記第2の電流源回路と前記容量素子との間に設けられ、前記比較回路の出力電位に応じて前記第1の電流源回路および前記第2の電流源回路のいずれか一方を前記容量素子と電気的に接続するスイッチ回路と、を有し、前記第1の電流源回路の電流値および前記第2の電流源回路の電流値はそれぞれデジタル制御信号により制御することを特徴とする発振回路。一方の入力端子に与えられた電位と、他方の入力端子に与えられた電位とを比較し、高電源電位または低電源電位を出力する比較回路と、前記比較回路の一方の入力端子に電気的に接続された容量素子と、前記容量素子を充放電する充放電回路と、前記比較回路の前記他方の入力端子に電気的に接続された基準電位を与える配線と、を有し、前記充放電回路は、第1の電流源回路と、第2の電流源回路と、前記第1の電流源回路と前記容量素子との間に設けられ、前記比較回路の出力電位に応じて接続状態が制御される第1のスイッチ素子と、前記第2の電流源回路と前記容量素子との間に設けられ、前記比較回路の前記出力電位に応じて接続状態が制御される第2のスイッチ素子と、を有し、前記第1の電流源回路の電流値および前記第2の電流源回路の電流値はそれぞれデジタル制御信号により制御することを特徴とする発振回路。請求項1または請求項2において、前記第1の電流源回路の前記電流値と前記第2の電流源回路の前記電流値との比に応じてデューティ比を決定することを特徴とする発振回路。請求項1において、前記比較回路の前記出力電位が高電源電位になると、前記スイッチ回路は前記第1の電流源回路と前記容量素子とを電気的に接続し、前記第2の電流源回路と前記容量素子とを電気的に接続解除し、前記比較回路の前記出力電位が低電源電位になると、前記スイッチ回路は前記第2の電流源回路と前記容量素子とを電気的に接続し、前記第1の電流源回路と前記容量素子とを電気的に接続解除することを特徴とする発振回路。請求項2において、前記比較回路の前記出力電位が高電源電位になると前記第1のスイッチ素子がオン状態になり、前記第1の電流源回路と前記容量素子とが電気的に接続され、前記第2のスイッチ素子がオフ状態になり、前記比較回路の前記出力電位が低電源電位になると前記第2のスイッチ素子がオン状態になり、前記第2の電流源回路と前記容量素子とが電気的に接続され、前記第1のスイッチ素子がオフ状態になることを特徴とする発振回路。請求項1乃至5のいずれか一項において、前記第1の電流源回路は前記容量素子の充電を行う機能を有し、前記第2の電流源回路は前記容量素子の放電を行う機能を有することを特徴とする発振回路。請求項1乃至6のいずれか一項において、前記第1の電流源回路による前記容量素子の充電期間を、前記第1の電流源回路の前記電流値、前記容量素子の容量値および前記比較回路の前記他方の入力端子の電位に応じて決定し、前記第2の電流源回路による前記容量素子の放電期間を、前記第2の電流源回路の前記電流値、前記容量素子の前記容量値および前記比較回路の前記他方の入力端子の電位に応じて決定することを特徴とする発振回路。請求項1乃至7のいずれか一項において、前記容量素子の一方の電極を、前記比較回路の前記一方の入力端子に電気的に接続し、前記容量素子の他方の電極を、固定された任意の電位を与える配線に電気的に接続することを特徴とする発振回路。請求項1乃至8のいずれか一項において、前記比較回路の前記出力電位に応じて、前記比較回路の前記他方の入力端子に与えられる電位を異なる2つの電位のうちのいずれか一方に設定することを特徴とする発振回路。請求項1乃至9のいずれか一項において、前記比較回路の出力端子と前記比較回路の前記他方の入力端子との間に設けられた第1の抵抗素子と、前記比較回路の前記他方の入力端子と前記基準電位を与える配線との間に設けられた第2の抵抗素子と、を有することを特徴とする発振回路。請求項1乃至10のいずれか一項における発振回路を用いたことを特徴とする半導体装置。デューティ比可変の新規な発振回路およびそれを用いた半導体装置を提供することを課題の一とする。また、発振回路における消費電力を低減することを課題の一とする。また、発振回路におけるレイアウト面積を縮小することを課題の一とする。また、発振回路におけるデューティ比をソフトウェアプログラムにより変化させることを課題の一つとする。本発明の一態様は、一方の入力端子に与えられた電位と、他方の入力端子に与えられた電位とを比較し、高電源電位または低電源電位を出力する比較回路と、比較回路の一方の入力端子に電気的に接続された容量素子と、容量素子を充放電する充放電回路と、を有し、充放電回路は、第1の電流源回路と、第2の電流源回路と、を有し、第1の電流源回路の電流値および第2の電流源回路の電流値はそれぞれデジタル制御信号により制御することができる発振回路およびそれを用いた半導体装置である。発振回路は、第1の電流源回路の電流値と第2の電流源回路の電流値との比に応じてデューティ比が決定される。したがって、電流値をデジタル制御信号によって制御することで、発振回路のデューティ比を正確に制御することができる。また、デジタル的に制御できるため、他のデジタル回路との組み合わせが容易であり、さらに、ソフトウェアプログラムによるデューティ比の制御が可能である。発振回路は、比較回路の他方の入力端子に電気的に接続された基準電位を与える配線を有する構成とすることができる。発振回路は、比較回路の出力電位に応じて、比較回路の他方の入力端子に与えられる電位が異なる2つの電位のうちのいずれか一方に設定される構成とすることができる。発振回路は、比較回路の他方の入力端子に与えられる電位を生成する手段として、比較回路の出力端子と比較回路の他方の入力端子との間に設けられた第1の抵抗素子と、比較回路の他方の入力端子と基準電位を与える配線との間に設けられた第2の抵抗素子と、を有する構成とすることができる。充放電回路は、比較回路の出力電位に応じて接続状態が制御されるスイッチ回路を有する構成とすることができる。スイッチ回路は、第1の電流源回路と容量素子との間および第2の電流源回路と容量素子との間に設けられ、比較回路の出力電位に応じて第1の電流源回路および第2の電流源回路のいずれか一方を容量素子と電気的に接続する構成を有する。比較回路の出力電位が高電源電位になると、スイッチ回路により第1の電流源回路と容量素子とが電気的に接続され、比較回路の出力電位が低電源電位になると、スイッチ回路により第2の電流源回路と容量素子とが電気的に接続される。スイッチ回路は、第1の電流源回路と容量素子との間に設けられた第1のスイッチ素子と、第2の電流源回路と容量素子との間に設けられた第2のスイッチ素子と、を有し、第1のスイッチ素子および第2のスイッチ素子は、比較回路の出力電位に応じて接続状態が制御される構成とすることができる。第1のスイッチ素子と第2のスイッチ素子とを有する構成において、比較回路の出力電位が高電源電位になると第1のスイッチ素子がオン状態になり、第1の電流源回路と容量素子とが電気的に接続され、また、第2のスイッチがオフ状態になり、第2の電流源回路と容量素子とが電気的に接続解除される。比較回路の出力電位が低電源電位になると第2のスイッチ素子がオン状態になり、第2の電流源回路と容量素子とが電気的に接続され、また、第1のスイッチがオフ状態になり、第1の電流源回路と容量素子とが電気的に接続解除される構成とすることができる。スイッチ回路は、比較回路の出力電位に応じて、第1のスイッチ素子および第2のスイッチ素子の接続状態を制御する信号を生成する信号生成回路を有する構成としてもよい。発振回路が有する第1の電流源回路は容量素子の充電を行う機能を有し、第2の電流源回路は容量素子の放電を行う機能を有する構成とすることができる。発振回路が有する容量素子の一方の電極は、比較回路の一方の入力端子に電気的に接続され、容量素子の他方の電極は、固定された任意の電位を与える配線に電気的に接続されている構成とすることができる。第1の電流源回路による容量素子の充電期間は、第1の電流源回路の電流値、容量素子の容量値および比較回路の他方の入力端子の電位に応じて決定され、第2の電流源回路による容量素子の放電期間は、第2の電流源回路の電流値、容量素子の容量値および比較回路の他方の入力端子の電位に応じて決定される構成とすることができる。本発明の一態様に係る発振回路およびそれを用いた半導体装置は、デジタル制御信号により発振回路におけるデューティ比を正確に制御することができる。また、デジタル的に制御できるため、他のデジタル回路との組み合わせが容易であり、さらに、ソフトウェアプログラムによるデューティ比制御が可能である。また、使用する比較回路の数を1つにすることができるので発振回路における消費電力を低減することができる。また、使用する比較回路の数を1つにすることができ、かつ、可変抵抗を使用しないので回路の集積化を図ることができレイアウト面積を縮小することができる。以下に、実施の形態について、図面を用いて詳細に説明する。但し、以下の実施の形態は多くの異なる態様で実施することが可能であり、趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。従って、以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、実施の形態を説明するための全図において、同一部分又は同様な機能を有する部分には同一の符号を付し、その繰り返しの説明は省略する。また、以下の実施の形態においてトランジスタを用いる場合、例えばソースとドレインの間に設けられるチャネル形成領域が酸化物半導体などのワイドギャップ半導体であるトランジスタを用いても良いし、該チャネル形成領域が非晶質、微結晶、多結晶又は単結晶である、シリコン又はゲルマニウムなどの半導体であるトランジスタを用いても良い。実施の形態1本実施の形態では、発振回路の構造および動作の一例について説明する。図1は、発振回路の回路図の一例である。発振回路は、比較回路101、容量素子106、充放電回路109を有する。比較回路101は、一方の入力端子-入力端子、反転入力端子ともいうに与えられた電位Vaと、他方の入力端子入力端子、非反転入力端子ともいうに与えられた電位Vbとを比較し、高電源電位VDDまたは低電源電位VSSを出力する回路である。他方の入力端子の電位Vbが大きければ出力電位は高電源電位VDDとなり、一方の入力端子の電位Vaが大きければ出力電位は低電源電位VSSとなる。充放電回路109は、容量素子106を充放電する回路である。容量素子106は、比較回路101の一方の入力端子に電気的に接続されている。したがって、比較回路101の一方の入力端子の電位Vaは、容量素子106に蓄積された電荷に応じて決定される。充放電回路109は、電流源回路102、電流源回路103、スイッチ回路112を有する。電流源回路102の電流値I1および電流源回路103の電流値I2はそれぞれデジタル制御信号により制御することができる。電流源回路102の電流値I1と電流源回路103の電流値I2との比に応じて発振回路のデューティ比Dを決定することができる。電流源回路102は容量素子106の充電を行う機能を有し、電流源回路103は容量素子106の放電を行う機能を有する。容量素子106の一方の電極は、比較回路101の一方の入力端子に電気的に接続され、容量素子106の他方の電極は、固定された任意の電位を与える配線に電気的に接続されている。したがって、容量素子106の一方の電極の電位は、比較回路101の一方の入力端子の電位Vaと同電位である。スイッチ回路112は、電流源回路102と容量素子106との間および電流源回路103と容量素子106との間に設けられ、比較回路101の出力電位に応じて電流源回路102および電流源回路103のいずれか一方を容量素子106と電気的に接続する機能を有する。例えば、比較回路101の出力電位が高電源電位VDDになると、スイッチ回路112により、電流源回路102と容量素子106とが電気的に接続される。比較回路101の出力電位が低電源電位VSSになると、スイッチ回路112により、電流源回路103と容量素子106とが電気的に接続される。スイッチ回路112は、例えば、電流源回路102と容量素子106との間に設けられるスイッチ素子104と、電流源回路103と容量素子106との間に設けられるスイッチ素子105と、を有する構成とすることができる。スイッチ素子104およびスイッチ素子105はいずれも比較回路101の出力電位Voutに応じて接続状態が制御される。比較回路101の出力電位Voutに応じてスイッチ素子104およびスイッチ素子105のいずれか一方がオン状態になり、電流源回路102および電流源回路103のいずれか一方が容量素子106と電気的に接続される。スイッチ素子104がオン状態になり、電流源回路102と容量素子106とが電気的に接続されると容量素子106の充電が行われ、スイッチ素子105がオン状態になり、電流源回路103と容量素子106とが電気的に接続されると容量素子106の放電が行われる。また、スイッチ回路112は、比較回路101の出力電位に応じて、スイッチ素子104およびスイッチ素子105の接続状態を制御する信号を生成する信号生成回路111を有していてもよい。比較回路101の他方の入力端子には、基準電位Vrefを与える配線が電気的に接続されている。基準電位Vrefは、高電源電位VDDと低電源電位VSSとの間の一定の値とすることができる。なお、ここでは基準電位を1つ用いる構成を示したが、基準電位を2つ用いる構成を採用してもよい。比較回路101の他方の入力端子に与えられる電位を生成する手段として、比較回路101の出力端子と比較回路101の他方の入力端子との間には、抵抗素子107が設けられている。また、比較回路101の他方の入力端子と基準電位Vrefを与える配線との間には、抵抗素子108が設けられている。基準電位Vref、抵抗素子107の抵抗値R1、抵抗素子108の抵抗値R2、出力電位Voutにより、比較回路101の他方の入力端子に与えられる電位Vbが決定される。比較回路101の出力電位Voutが高電源電位VDDのときの他方の入力端子に与えられる電位VbをVb1とすると、電位Vb1は以下の数式1で表される。また、比較回路101の出力電位Voutが低電源電位VSSのときの他方の入力端子に与えられる電位VbをVb2とすると、電位Vb2は以下の数式2で表される。なお、上記では抵抗素子107および抵抗素子108を用いて比較回路101の他方の入力端子に与えられる電位Vbを電位Vb1および電位Vb2のうちのいずれか一方に設定する例を示したが、本実施の形態に係る発振回路はこの構成に限定されない。比較回路101の出力電位Voutに応じて、比較回路101の他方の入力端子に与えられる電位Vbの値を電位Vb1および電位Vb2のように異なる2つの電位のうちのいずれか一方に設定することができればよい。例えば、抵抗素子107および抵抗素子108を用いずに、スイッチ素子と2つの異なる基準電位を用いていずれか一方の電位に設定する構成とすることも可能である。次に、発振回路の動作について図2A、Bを参照して説明する。まず、比較回路101の出力電位Voutが低電源電位VSSから高電源電位VDDに変化した場合について、図2Aを参照して説明する。比較回路101の出力電位Voutが高電源電位VDDになると、スイッチ素子104がオン状態になり、電流源回路102と容量素子106とが電気的に接続され、容量素子106の充電が行われる。このとき、スイッチ素子105はオフ状態になっている。充電開始時の容量素子106の一方の電極の電位Vaは、電位Vb2より僅かに小さな値である。また、充電開始時の比較回路101の他方の入力端子の電位Vbは、電位Vb1である。ここから、容量素子106は電流値I1の電流源回路102で充電され、容量素子106の一方の電極の電位Vaが比較回路101の他方の入力端子の電位Vb1より僅かに大きくなるまで充電される。なお、比較回路101の他方の入力端子の電位Vb1は充電期間中、電位Vb1を維持する。容量素子106の一方の電極の電位Vaが比較回路101の他方の入力端子の電位Vb1より僅かに大きくなると、比較回路101の出力電位Voutが高電源電位VDDから低電源電位VSSに変化する。なお、容量素子106の充電期間T1は、電流源回路102の電流値I1、容量素子106の容量値Cおよび比較回路101の他方の入力端子の電位Vbに応じて決定される。具体的には、充電期間T1は以下の数式3で表される。次に、比較回路101の出力電位Voutが高電源電位VDDから低電源電位VSSに変化した場合について、図2Bを参照して説明する。比較回路101の出力電位Voutが低電源電位VSSになると、スイッチ素子105はオン状態になり、電流源回路103と容量素子106とが電気的に接続され、容量素子106の放電が行われる。このとき、スイッチ素子104がオフ状態になっている。放電開始時の容量素子106の一方の電極の電位Vaは、電位Vb1より僅かに大きな値である。また、放電開始時の比較回路101の他方の入力端子の電位Vbは、電位Vb2である。ここから、容量素子106は電流値I2の電流源回路103で放電され、容量素子106の一方の電極の電位Vaが比較回路101の他方の入力端子の電位Vb2より僅かに小さくなるまで放電される。なお、比較回路101の他方の入力端子の電位Vb2は放電期間中、電位Vb2を維持する。容量素子106の一方の電極の電位Vaが比較回路101の他方の入力端子の電位Vb2より僅かに小さくなると、比較回路101の出力電位Voutが低電源電位VSSから高電源電位VDDに変化する。容量素子106の放電期間T2は、電流源回路103の電流値I2、容量素子106の容量値Cおよび比較回路101の他方の入力端子の電位Vbに応じて決定される。具体的には、放電期間T2は以下の数式4で表される。以後この動作を繰り返すことにより発振が維持される。図3A、Bは、発振回路のタイミングチャートの例である。図3A、Bでは、比較回路101の一方の入力端子の電位Va、比較回路101の他方の入力端子の電位Vb、比較回路101の出力電位Voutのタイミングチャートを示している。なお、発振回路の出力電位は、比較回路101の出力電位Voutと同電位である。まず、充電期間T1について説明する。上述したとおり、充電期間T1において、充電開始時の電位Vaは電位Vb2より僅かに小さな値である。また、充電期間T1中の電位Vbは電位Vb1である。ここから、容量素子106は電流値I1の電流源回路102を用いて充電され、電位Vaが電位Vb1より僅かに大きくなるまで充電される。電位Vaが電位Vb1より僅かに大きくなると、比較回路101の出力電位Voutが高電源電位VDDから低電源電位VSSに変化し、充電期間T1が終了する。充電期間T1は、上記数式3で示したとおり、電流源回路102の電流値I1、容量素子106の容量値Cおよび比較回路101の他方の入力端子の電位Vbに応じて決定されるが、動作時には、電流源回路102の電流値I1を制御することで充電期間T1を決定することができる。電流源回路102の電流値I1が大きければ充電期間T1を短くすることができ、電流源回路102の電流値I1が小さければ充電期間T1を長くすることができる。次に、放電期間T2について説明する。上述したとおり、放電期間T2において、放電開始時の電位Vaは電位Vb1より僅かに大きな値である。また、放電期間T2中の電位Vbは電位Vb2である。ここから、容量素子106は電流値I2の電流源回路103を用いて放電され、電位Vaが電位Vb2より僅かに小さくなるまで放電される。電位Vaが電位Vb2より僅かに小さくなると、比較回路101の出力電位Voutが低電源電位VSSから高電源電位VDDに変化し、放電期間T2が終了する。放電期間T2は、上記数式4で示したとおり、電流源回路103の電流値I2、容量素子106の容量値Cおよび比較回路101の他方の入力端子の電位Vbに応じて決定されるが、動作時には、電流源回路103の電流値I2を制御することで放電期間T2を決定することができる。電流源回路103の電流値I2が大きければ放電期間T2を短くすることができ、電流源回路103の電流値I2が小さければ放電期間T2を長くすることができる。以上のとおり、電流源回路102の電流値I1および電流源回路103の電流値I2を制御することで充電期間T1と放電期間T2の長さを制御することができ、発振回路のデューティ比Dを変化させることができる。すなわち、電流源回路102の電流値I1と電流源回路103の電流値I2との比に応じて発振回路のデューティ比Dを決定することができる。なお、発振回路のデューティ比Dは、出力電位Voutが高電源電位VDDである期間すなわち充電期間T1と出力電位Voutが低電源電位VSSである期間すなわち放電期間T2を用いて、デューティ比D=T1/T1T2で表される。T1、T2に上記数式3、数式4を代入して計算すると、デューティ比Dは以下の数式5で表される。図3Aには、容量素子106の充電期間T1が放電期間T2より短い場合を示している。図3Aでは、発振回路のデューティ比Dは50未満の値例えば、20程度である。図3Aにおいて、電流源回路102の電流値I1は電流源回路103の電流値I2より大きな値に設定されている。なお、電流源回路102の電流値I1および電流源回路103の電流値I2はそれぞれデジタル制御信号により決定される。したがって、電流値をデジタル制御信号によって制御することで、発振回路のデューティ比を正確に制御することができる。また、デジタル的に制御できるため、他のデジタル回路との組み合わせが容易であり、さらに、ソフトウェアプログラムによるデューティ比の制御が可能である。図3Bには、容量素子106の放電期間T2が充電期間T1より短い場合を示している。図3Bでは、発振回路のデューティ比Dは50を超えた値例えば、80程度である。図3Bにおいて、電流源回路103の電流値I2は電流源回路102の電流値I1より大きな値に設定されている。なお、電流源回路102の電流値I1および電流源回路103の電流値I2はそれぞれデジタル制御信号により決定される。したがって、電流値をデジタル制御信号によって制御することで、発振回路のデューティ比を正確に制御することができる。また、デジタル的に制御できるため、他のデジタル回路との組み合わせが容易であり、さらに、ソフトウェアプログラムによるデューティ比の制御が可能である。本実施の形態に示した発振回路は様々な半導体装置に用いることが可能である。例えば、表示部を有する半導体装置を用いた電子機器において、表示部を駆動する駆動回路部の一部に本実施の形態に示した発振回路を用いることができる。また、半導体装置を用いた携帯用電子機器の場合、軽量化、小型化、低消費電力化することで使い勝手が飛躍的に良くなるため、本実施の形態に示した発振回路を用いることは非常に有用である。本実施の形態に係る発振回路およびそれを用いた半導体装置は、デジタル制御信号により発振回路におけるデューティ比を正確に制御することができる。また、デジタル的に制御できるため、他のデジタル回路との組み合わせが容易であり、さらに、ソフトウェアプログラムによるデューティ比制御が可能である。また、使用する比較回路101の数を1つにすることができるので発振回路における消費電力を低減することができる。また、使用する比較回路101の数を1つにすることができ、かつ、可変抵抗を使用しないので回路の集積化を図ることができレイアウト面積を縮小することができる。本実施の形態は、他の実施の形態、実施例と適宜組み合わせて実施することが可能である。実施の形態2本実施の形態では、図1に示した発振回路に用いる電流源回路102および電流源回路103の構造および動作の一例について、図4A、Bを参照して説明する。図4Aには、電流源回路102の回路図を示す。電流源回路102は容量素子の充電を行う機能を有する。電流源回路102は、カレントミラー回路を使用したものであり、トランジスタ201~207と電流源208を有する。トランジスタ201~207はpチャネル型のトランジスタである。トランジスタ201~204のソースは高電源電位VDDに電気的に接続されている。トランジスタ201のドレインは電流値Irefの電流源208に電気的に接続されている。トランジスタ201のサイズとトランジスタ202~204のサイズが同じ場合、トランジスタ201のドレインの電流値Irefとトランジスタ202~204のドレインの電流値Iaは等しくなる。したがって、トランジスタ202~204のうち2個のトランジスタのドレインを電気的に接続することで電流源回路102の電流値を2×Iaとすることができる。また、トランジスタ202~204のドレインを電気的に接続することで電流源回路102の電流値を3×Iaとすることができる。トランジスタ205~207はスイッチング素子として用いることができ、デジタル制御信号により接続状態が制御される。したがって、デジタル制御信号によりトランジスタ205~207を制御することで、トランジスタ202~204のうちのいずれか1個のトランジスタをオン状態にするか、トランジスタ202~204のうちのいずれか2個のトランジスタをオン状態にするか、トランジスタ202~204をオン状態にするか、を制御することができる。なお、図4Aでは、トランジスタ202~204を用いて同じ大きさの電流値Iaを3つ作り出す構成を示したが、トランジスタ202~204と同等の機能を有するトランジスタを複数個有し、同じ大きさの電流値を複数作り出す構成を有していれば、その数は3に限定されない。また、トランジスタ202~204のサイズ例えば、チャネル長、チャネル幅をトランジスタ201のサイズと異ならせることで、トランジスタ202~204のドレインの電流値をそれぞれ異なる値とすることが可能である。例えば、トランジスタ201~204のチャネル長は同じとし、トランジスタ201のチャネル幅W1、トランジスタ202のチャネル幅W2、トランジスタ203のチャネル幅W3、トランジスタ204のチャネル幅W4の比を、W1:W2:W3:W4=1:2:3:4とすれば、トランジスタ202~204のドレインの電流値をそれぞれ2×Iref、3×Iref、4×Irefとすることができる。以上のようにして、電流源回路102の電流値I1として、デジタル制御信号に応じて複数の電流値図4Aの電流源回路102では最大8つの電流値を設定することが可能である。図4Bには、電流源回路103の回路図を示す。電流源回路103は容量素子の放電を行う機能を有する。電流源回路103は、カレントミラー回路を使用したものであり、トランジスタ211~217と電流源218を有する。トランジスタ211~217はnチャネル型のトランジスタである。トランジスタ211~214のソースは低電源電位VSSに電気的に接続されている。トランジスタ211のドレインは電流値Irefの電流源218に電気的に接続されている。トランジスタ211のサイズとトランジスタ212~214のサイズが同じ場合、トランジスタ211のドレインの電流値Irefとトランジスタ212~214のドレインの電流値Ibは等しくなる。したがって、トランジスタ212~214のうち2個のトランジスタのドレインを電気的に接続することで、電流源回路103の電流値を2×Ibとすることができる。また、トランジスタ212~214のドレインを電気的に接続することで、電流源回路103の電流値を3×Ibとすることができる。トランジスタ215~217はスイッチング素子として用いることができ、デジタル制御信号により接続状態が制御される。したがって、デジタル制御信号によりトランジスタ215~217を制御することで、トランジスタ212~214のうちのいずれか1個のトランジスタをオン状態にするか、トランジスタ212~214のうちのいずれか2個のトランジスタをオン状態にするか、トランジスタ212~214をオン状態にするか、を制御することができる。なお、図4Bでは、トランジスタ212~214を用いて同じ大きさの電流値Ibを3つ作り出す構成を示したが、トランジスタ212~214と同等の機能を有するトランジスタを複数個有し、同じ大きさの電流値を複数作り出す構成を有していれば、その数は3に限定されない。また、トランジスタ212~214のサイズ例えば、チャネル長、チャネル幅をトランジスタ211のサイズと異ならせることで、トランジスタ212~214のドレインの電流値をそれぞれ異なる値とすることが可能である。例えば、トランジスタ211~214のチャネル長は同じとし、トランジスタ211のチャネル幅W1、トランジスタ212のチャネル幅W2、トランジスタ213のチャネル幅W3、トランジスタ214のチャネル幅W4の比を、W1:W2:W3:W4=1:2:3:4とすれば、トランジスタ212~214のドレインの電流値をそれぞれ2×Iref、3×Iref、4×Irefとすることができる。以上のようにして、電流源回路103の電流値I2として、デジタル制御信号に応じて複数の電流値図4Bの電流源回路103では最大8つの電流値を設定することが可能である。本実施の形態に示した電流源回路102および電流源回路103は、デジタル制御信号に応じて複数の電流値を設定することが可能である。したがって、本実施の形態に示した電流源回路102および電流源回路103を図1に示した発振回路に用いることで、発振回路におけるデューティ比を正確に制御することができる。また、デジタル的に制御できるため、他のデジタル回路との組み合わせが容易であり、さらに、ソフトウェアプログラムによるデューティ比制御が可能である。また、使用する比較回路の数を1つにすることができるので発振回路における消費電力を低減することができる。また、使用する比較回路の数を1つにすることができ、かつ、可変抵抗を使用しないので回路の集積化を図ることができレイアウト面積を縮小することができる。実施の形態3本実施の形態では、図1に示した発振回路に用いる比較回路101の構造の一例について、図5を参照して説明する。図5には、比較回路101の回路図を示す。比較回路101は、トランジスタ301~308と電流源309を有する。本実施の形態に示した比較回路101を図1に示した発振回路に用いることで、実施の形態1で説明した動作を行うことができ、デジタル制御信号により発振回路におけるデューティ比を正確に制御することができる。また、デジタル的に制御できるため、他のデジタル回路との組み合わせが容易であり、さらに、ソフトウェアプログラムによるデューティ比制御が可能である。また、使用する比較回路の数を1つにすることができるので発振回路における消費電力を低減することができる。また、使用する比較回路の数を1つにすることができ、かつ、可変抵抗を使用しないので回路の集積化を図ることができレイアウト面積を縮小することができる。実施の形態4本実施の形態では、図1に示した発振回路の構造の一例について、図6を参照して説明する。図6は、図1に示した発振回路の構造において、スイッチ素子104としてpチャネル型のトランジスタを用い、スイッチ素子105としてnチャネル型のトランジスタを用い、信号生成回路111としてインバータを用いた例である。信号生成回路111であるインバータの入力端子は、比較回路101の出力端子に電気的に接続され、信号生成回路111であるインバータの出力端子は、スイッチ素子104であるpチャネル型のトランジスタのゲートおよびスイッチ素子105であるnチャネル型のトランジスタのゲートに電気的に接続されている。図6に示した発振回路を用いることで、実施の形態1で説明した動作を行うことができ、デジタル制御信号により発振回路におけるデューティ比を正確に制御することができる。また、デジタル的に制御できるため、他のデジタル回路との組み合わせが容易であり、さらに、ソフトウェアプログラムによるデューティ比制御が可能である。また、使用する比較回路の数を1つにすることができるので発振回路における消費電力を低減することができる。また、使用する比較回路の数を1つにすることができ、かつ、可変抵抗を使用しないので回路の集積化を図ることができレイアウト面積を縮小することができる。実施の形態5本実施の形態では、図6に示した発振回路の動作の確認のため、計算による検証を行った。計算を行う際に仮定した高電源電位VDD、低電源電位VSS、基準電位Vref、抵抗素子107の抵抗値R1、抵抗素子108の抵抗値R2、および容量素子106の容量値Cの値を表1に示す。また、計算に用いた電流源回路102および電流源回路103の回路図を図7に示す。図7に示す回路図は、電流源回路102と電流源回路103とが電気的に接続された構成を有し、トランジスタ401~413と、電流源414と、トランジスタ421~434を有する。トランジスタ401~413はpチャネル型のトランジスタであり、トランジスタ421~434はnチャネル型のトランジスタである。なお、トランジスタ406~410およびトランジスタ426~430は、カレントミラー回路のミラー精度を高くする為のカスコード接続のトランジスタである。図7に示す回路図は、1つの電流源414を用いて電流源回路102から電流値I1の電流を生成し、電流源回路103から電流値I2の電流を生成する機能を有する。トランジスタ403~405のサイズ例えば、チャネル長、チャネル幅をトランジスタ401のサイズと異ならせることで、トランジスタ403~405のドレインの電流値Ia1、Ia2、Ia3をそれぞれトランジスタ401のドレインの電流値Irefと異なる値に設定することができる。また、トランジスタ422~425のサイズ例えば、チャネル長、チャネル幅をトランジスタ421のサイズと異ならせることで、トランジスタ422~425のドレインの電流値Ib1、Ib2、Ib3、Ib4をそれぞれトランジスタ421のドレインの電流値Irefと異なる値に設定することができる。計算を行う際に仮定した電流値Iref、電流値Ia1~Ia3、電流値Ib1~Ib4の値を表2に示す。トランジスタ411~413およびトランジスタ431~434はスイッチング素子として用いることができ、デジタル制御信号S1~S7により接続状態が制御される。したがって、デジタル制御信号S1~S7により、トランジスタ411~413およびトランジスタ431~434のうちのいずれのトランジスタをオン状態にするかを制御することができる。デジタル制御信号S1~S7に入力される信号H信号、L信号に応じてデューティ比Dを変化させることができる。その例を表3に示す。表3には、デジタル制御信号S1~S7に入力される信号H信号、L信号が1~4である例を示す。また、1~4のそれぞれにおいて、算出される電流源回路103の電流値I1、電流源回路103の電流値I2、充電期間T1、放電期間T2およびデューティ比Dの値を示す。なお、表3に示す値のうち、S1~S7は設定値、I1~Dは設計値である。図6、図7に示した発振回路、電流源回路102、電流源回路103を用いて、デジタル制御信号S1~S7に入力される信号H信号、L信号が表3の1~4である場合について、それぞれ計算を行った。その結果を図8A、Bに示す。図8A、Bには、比較回路101の出力電位Vout、比較回路101の一方の入力端子の電位Va、比較回路101の他方の入力端子の電位Vbの出力結果を示す。図8Aには表3の1~4における計算結果を示し、図8Bには表3の3における計算結果の拡大図を示す。図8Aに示すとおり、デジタル制御信号S1~S7に入力される信号H信号あるいはL信号が表3の1、2、4、3であるときに、それぞれデューティ比Dが約50、約33、約10、約20となることを計算で確認することができた。すなわち、図6に示した発振回路を用いることで、デジタル制御信号S1~S7によりデューティ比Dを変化させることができることが計算で確認できた。図8Bには、デジタル制御信号S1~S7に入力される信号H信号、L信号として表3の3を用いたときの計算結果を示す。計算を行った結果、得られた電流源回路103の電流値I1、電流源回路103の電流値I2、充電期間T1、放電期間T2およびデューティ比Dの値を表4に示す。表4に示す計算の結果により、設定したデューティ比D20に近いデューティ比D18.3が得られることが確認できた。なお、計算では、トランジスタおよび配線の寄生容量、寄生抵抗、電流源回路に用いられるカレントミラー回路のミラー精度等を考慮して計算を行っている。そのため、表3の3に示す値設定値と、表4に示す計算結果の値とは多少異なっている。