"3相ブラシレス直流モータであるファンモータを駆動する駆動装置であって、前記ファンモータに近接して配置され、前記ファンモータのロータの位置に応じたホール信号のペアを生成する、ひとつの内蔵ホール素子と、前記内蔵ホール素子にバイアス信号を供給する内部電源と、前記ホール信号のペアのオフセットをキャンセルするとともに、前記ホール信号を増幅するホール信号処理部と、前記ホール信号処理部の出力信号にもとづき前記ファンモータを駆動する駆動処理回路と、を備え、ひとつの半導体基板に一体集積化されることを特徴とする駆動装置。前記ホール信号もしくは前記ホール信号にもとづいて生成される信号に、調節可能な遅延を与える位相調整回路をさらに備えることを特徴とする請求項1に記載の駆動装置。前記駆動処理回路は、前記ホール信号処理部の出力信号にもとづき、前記ファンモータの駆動相を切りかえるタイミングを示す駆動タイミング信号を生成する駆動タイミング生成部と、前記駆動タイミング信号にもとづき、前記ファンモータを駆動する駆動回路と、を含むことを特徴とする請求項1または2に記載の駆動装置。前記駆動処理回路は、前記ホール信号処理部の出力信号にもとづき、デューティ比が時間とともに変化するパルス幅変調信号を生成する駆動パルス幅変調信号生成部と、前記パルス幅変調信号と前記駆動タイミング信号を合成することにより、駆動信号を生成する駆動信号合成回路と、をさらに含み、前記駆動回路は、前記駆動信号にもとづき、前記ファンモータをスイッチング駆動することを特徴とする請求項3に記載の駆動装置。前記駆動処理回路は、前記ホール信号処理部の出力信号にもとづき、前記ファンモータをリニア駆動することを特徴とする請求項1または2に記載の駆動装置。ファンモータと、前記ファンモータを駆動する請求項1から5のいずれかに記載の駆動装置と、を備えることを特徴とする冷却装置。プロセッサと、前記プロセッサを冷却する請求項6に記載の冷却装置と、を備えることを特徴とする電子機器。図1は、本発明者らが検討したセンサ付の冷却装置の構成例を示す図である。冷却装置1004は、三相ブラシレスDCモータ以下、単にモータという6と、ファンモータ6を駆動する駆動装置1100、および3つのホール素子8a~8cを備える。ホール素子8a~8cはそれぞれ、ファンモータ6と近接して配置され、ロータの位置に応じたホール信号のペア以下、単にホール信号ともいうH、H-を生成する。ホール素子8a~8cの相対的な位置関係は、電気角が120度となるように注意深く調節される。駆動装置1100は、ホール信号検出回路1010、PWMパルス幅変調信号生成回路1012、駆動信号合成回路1014、駆動回路1016、回転信号生成回路1020、ホール素子用電源1022を備える。ホール素子用電源1022は、ホール素子8a~8cに対してバイアス信号を供給する。ホール信号検出回路1010は、3組のホール信号を受け、それらにもとづき、駆動相を切りかえるタイミングを検出する。たとえばホール信号検出回路1010は、ホール信号のペアを比較するコンパレータを含み、コンパレータの出力信号を、駆動相を切りかえタイミングを示す信号として出力してもよい。あるいはホール信号検出回路1010は、ホール信号のペアの差分を増幅するアンプを含んでもよい。この場合、駆動回路1016はアンプの出力に応じてファンモータ6をBTL駆動リニア駆動してもよい。PWM信号生成回路1012は、ファンモータ6の目標回転数に応じたデューティ比を有するパルス信号を生成する。駆動信号合成回路1014は、ホール信号検出回路1010からの信号と、PWM信号生成回路1012からの信号を合成し、駆動信号を生成する。駆動回路1016は、駆動信号合成回路1014からの駆動信号にもとづきファンモータ6を駆動する。回転信号生成回路1020は、ロータが所定の電気角回転するごとにアサートされる回転信号FGを生成し、外部へと出力する。冷却装置4の小型薄型化に対する要求が高まっている。図1の構成では、3つのホール素子8a~8cが、駆動の安定に寄与するが、反面、ホール素子8a~8cの厚みによって、冷却装置4の小型化を制約する。また、駆動装置のピン数端子数の削減も要求されるところであるが、図1の駆動装置1100では、ホール信号を受けるために多数のピンが必要となるため、小型化の制約となる。本発明はこうした状況においてなされたものであり、そのある態様の例示的な目的のひとつは、ファンモータの駆動回路の小型化にある。本発明のある態様は、3相ブラシレス直流モータであるファンモータを駆動する駆動装置に関する。この駆動装置は、ファンモータに近接して配置され、ファンモータのロータの位置に応じたホール信号のペアを生成する、ひとつの内蔵ホール素子と、内蔵ホール素子にバイアス信号を供給する内部電源と、ホール信号のペアのオフセットをキャンセルするとともに、ホール信号を増幅するホール信号処理部と、ホール信号処理部から出力されるホール信号にもとづきファンモータを駆動する駆動処理回路と、を備え、ひとつの半導体基板に一体集積化される。この態様によると、従来において3個必要であったホール素子をひとつに削減し、さらに駆動装置に内蔵することにより、装置を小型化することができる。また、センサレス駆動方式では、ゼロクロスタイミングを検出するために、ゼロクロスタイミングの前後のある期間、駆動を停止する検出期間が必要となるところ、この態様の駆動装置は、検出期間が不要となるため、駆動効率を高めることができる。ある態様の駆動装置は、ホール信号もしくはホール信号にもとづいて生成される信号に、調節可能な遅延を与える位相調整回路をさらに備えてもよい。ホール素子が駆動装置に集積化されるため、ファンモータとホール素子の位置関係は制約を受ける。したがって駆動装置の実装位置によっては、ホール信号がロータの正しい位置を示さない状況が起こりうる。そこで、位相調整回路を設けることにより、ホール信号が、ロータの正しい位置を示すように調節が可能となり、ファンモータを好適に回転させることができる。駆動処理回路は、ホール信号処理部の出力信号にもとづき、ファンモータの駆動相を切りかえるタイミングを示す駆動タイミング信号を生成する駆動タイミング生成部と、駆動タイミング信号にもとづき、ファンモータを駆動する駆動回路と、を含んでもよい。駆動処理回路は、ホール信号処理部の出力信号にもとづき、デューティ比が時間とともに変化するパルス幅変調信号を生成する駆動パルス幅変調信号生成部と、パルス幅変調信号と駆動タイミング信号を合成することにより、駆動信号を生成する駆動信号合成回路と、をさらに含んでもよい。駆動回路は、駆動信号にもとづき、ファンモータをスイッチング駆動してもよい。駆動処理回路は、ホール信号処理部の出力信号にもとづき、ファンモータをリニア駆動してもよい。本発明の別の態様は、冷却装置である。この冷却装置は、ファンモータと、ファンモータを駆動する上述のいずれかの態様の駆動装置と、を備える。なお、以上の構成要素の任意の組み合わせや本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。本発明によれば、ファンモータを有する冷却装置の小型、薄型化が実現できる。以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。本明細書において、部材Aが、部材Bと接続された状態とは、部材Aと部材Bが物理的に直接的に接続される場合のほか、部材Aと部材Bが、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。同様に、部材Cが、部材Aと部材Bの間に設けられた状態とは、部材Aと部材C、あるいは部材Bと部材Cが直接的に接続される場合のほか、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。図2は、実施の形態に係る冷却装置4を備える電子機器1の構成を示すブロック図である。電子機器1は、パーソナルコンピュータ、ワークステーションなどの計算機、あるいは冷蔵庫やテレビなどの家電製品であり、冷却対象、たとえばCPUCentralProcessingUnit2を備える。冷却装置4は、送風によってCPU2を冷却する。冷却装置4は、駆動装置100およびファンモータ6を備える。ファンモータ6は、冷却対象のCPU2に近接して配置されている。駆動装置100は、ファンモータ6のトルク回転数を指示するための制御入力信号以下、単に制御信号というS1にもとづいてファンモータ6を駆動する。冷却装置4は、モジュール化されて市販、流通される。ファンモータ6は、三相ブラシレスDCモータであり、スター結線されたU相、V相、L相のコイルLU、LV、LWと、図示しない永久磁石を備える。駆動装置100は、ひとつの半導体基板上に集積化された機能ICIntegratedCircuitである。電源端子ICVDDには、電源電圧VDDが供給され、接地端子ICGNDには接地電圧VSSが供給される。駆動装置100は、内蔵ホール素子9、ホール信号処理部11、外部PWM信号生成回路12、駆動処理回路13、回転信号生成回路20、内部電源21を備え、ひとつの半導体基板上に集積化されている。内蔵ホール素子9は、駆動装置100に集積化され、ファンモータ6のロータの位置に応じたホール信号のペアH、H-を生成する。内部電源21は、内蔵ホール素子9にバイアス信号を供給する。外部PWM信号生成回路12は、入力信号S1を受けるインタフェース回路である。入力端子PWMには、外部からの入力信号S1が入力される。本実施の形態では、入力信号S1は、モータの目標トルクに応じてパルス幅変調されたPWM信号である。なお入力信号S1は、サーミスタなどを利用して得られる周囲温度Taに応じたアナログ電圧であってもよいし、CPUなどのホストプロセッサからのデジタル信号であってもよい。外部PWM信号生成回路12は、入力信号S1に応じた外部PWM信号S2を生成する。外部PWM信号S2は、入力信号S1に応じたデューティ比を有するパルス幅変調された信号である。ホール信号処理部11は、オフセットキャンセル回路40においてホール信号のペアH、H-のオフセットをキャンセルするとともに、アンプ42においてホール信号H、H-を増幅する。駆動処理回路13は、ホール信号処理部11から出力されるホール信号H,H-にもとづき、ファンモータ6を駆動する。本実施の形態において駆動処理回路13は、ファンモータ6をPWM駆動スイッチング駆動するものとする。駆動処理回路13がファンモータ6をBTL駆動リニア駆動する変形例は後述する。駆動処理回路13は、駆動タイミング生成部30、駆動PWM信号生成部32、駆動信号合成回路34、駆動回路36を備える。駆動タイミング生成部30は、ホール信号処理部11から出力される信号S5を受け、信号S5にもとづきホール信号H、H-がクロスするタイミングを示すタイミング信号S6を生成する。駆動PWM信号生成部32は、ホール信号処理部11の出力信号S5を受け、出力信号S5に応じて時間とともにデューティ比が変化する内部PWM信号S7、不図示を生成する。内部PWM信号S7のデューティ比は、ゼロクロスのタイミングで最小となり、ゼロクロスとゼロクロスの真ん中付近で最大となるよう変化してもよい。これにより相遷移がスムーズに行われる。そして駆動PWM信号生成部32は、この内部PWM信号S7を外部PWM信号S2と合成することにより、駆動PWM信号S8を生成する。駆動処理回路13は、タイミング信号S6および駆動PWM信号S8を受け、それらにもとづいて駆動信号S4を生成する。駆動回路36は、駆動信号S4にもとづき、ファンモータ6のコイルLU~LWに電流を供給する。回転信号生成回路20は、ロータが所定の電気角回転するごとにアサートされる回転信号FGを生成し、外部へと出力する。以上が駆動装置100の構成である。続いてその動作を説明する。駆動装置100には、ファンモータ6の目標回転数を示す制御入力信号S1が与えられる。駆動装置100は、所定の起動シーケンスを実行し、停止状態のファンモータ6の回転を開始する。ファンモータ6が回転し始めると、ロータの位置に応じたホール信号H、H-が内蔵ホール素子9により生成される。駆動タイミング生成部30は、ホール信号H、H-に応じた信号S5にもとづき、U相、V相、W相を切りかえるべきタイミングを検出する。駆動信号合成回路34および駆動回路36は、検出されたタイミングに応じて、コイルLU、LV、LWのうち、通電すべきコイルを順に選択し、駆動電流を供給する。通電されるコイルには、ホール信号処理部11から出力される信号S5に応じてパルス幅変調された内部PWM信号S7に応じた間欠的な駆動電圧が印加され、それによりコイルに流れる電流が緩やかに変化し、ノイズを低減して高効率で回転させることができる。さらに通電されるコイルには、制御入力信号S1に応じてパルス幅変調された外部PWM信号S2に応じた間欠的な駆動電圧が印加されるため、ファンモータ6のトルク、すなわち回転数を、制御入力信号S1に応じた値に制御することができる。以上が電子機器1の冷却装置4の動作である。この駆動装置100によれば、従来において3個必要であったホール素子をひとつに削減し、さらにホール素子を駆動装置100に内蔵することにより、装置を小型化、薄型化することができる。装置の小型化、薄型化には、センサレス駆動方式という別のアプローチが存在するが、センサレス駆動方式ではゼロクロスタイミングを検出するために、ゼロクロスタイミングの前後のある期間、駆動を停止する検出期間が必要となり、駆動効率が悪化する。これに対して図2の駆動装置100によれば、検出期間が不要となるため、センサレス駆動方式の欠点を改善して効率よくファンモータ6を駆動できる。以上、本発明について、実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。以下、こうした変形例について説明する。図3は、変形例に係る駆動装置100aの構成を示す回路図である。図3の駆動装置100aは、図2の駆動装置100に加えて、位相調整回路38を備える。位相調整回路38は、内蔵ホール素子9から出力されるホール信号H、H-もしくはそれに応じて生成される信号S5、あるいはタイミング信号S6に、調節可能な遅延を与える。遅延量は、駆動装置100aの外部から位相調節端子PHADJに入力される位相調整信号S9によって制御可能としてもよい。あるいは遅延量は、最適値となるように位相調整回路38が自動調節してもよい。位相調整回路38は、設定された遅延量分、駆動信号合成回路34における信号処理を遅延させてもよい。あるいは位相調整回路38は、ホール信号処理部11の前段に設けられ、ホール信号H、H-に遅延を与えてもよいし、ホール信号処理部11の信号経路上に設けられてもよいし、信号S5に遅延を与えてもよい。つまり位相調整回路38の位置は特に限定されず、駆動信号S4とロータの位置の相対的な位相差を変化させることができればよい。図1の冷却装置1004では、ホール素子8が外付けされるため、ファンモータ6とホール素子8の位置関係は自由に調節することができる。一方、図2の駆動装置100では、ホール素子が半導体チップに内蔵されるため、内蔵ホール素子9とファンモータ6の位置関係は、駆動装置100とファンモータ6の位置関係によって制約される。その結果、ホール信号H、H-が示すゼロクロス点の位相が、ファンモータ6の実際のゼロクロス点の位相とずれてしまう可能性がある。この位相ずれによって、ファンモータ6の駆動効率が低下し、あるいは騒音が大きくなる懸念がある。図3の駆動装置100aでは、位相調整回路38によってファンモータ6と内蔵ホール素子9の位置関係を、仮想的に変化させることができ、それによりファンモータ6の正しいロータ位置に応じた駆動が実現できる。実施の形態では、ファンモータ6をPWM駆動する場合を例に説明したが、駆動信号合成回路34および駆動回路36は、ファンモータ6をリニア駆動してもよい。この場合、ホール信号H、H-と同期した駆動波形信号が駆動処理回路13において生成され、その駆動波形信号に応じてファンモータ6のコイルに与えられる駆動電圧が変化する。実施の形態において、冷却装置4を電子機器に搭載してCPUを冷却する場合について説明したが、本発明の用途はこれには限定されず、発熱体を冷却するさまざまなアプリケーションに用いることができる。実施の形態にもとづき、具体的な用語を用いて本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められる。"