"パルス正電圧印加期間とパルス負電圧印加期間との間を交互に移行させてトナーに交流電圧を印加し、前記トナーを浮遊させて現像を行うフレア現像方式の画像形成装置に用いられる電源装置において、前記現像を行うに際して、前記交流電圧の最大振幅に相当する電圧よりも絶対値が小さな電圧に設定された低電圧期間を介して、前記パルス正電圧印加期間とパルス負電圧印加期間との間を交互に移行させる電圧移行制御手段を備えたことを特徴とする電源装置。前記電圧移行制御手段は、前記低電圧期間に設定する電圧を、前記交流電圧の最大振幅に相当する電圧と無電圧との間の中間電圧とすることを特徴とする請求項1記載の電源装置。前記電圧移行制御手段は、前記中間電圧を可変とすることを特徴とする請求項2記載の電源装置。高電位側電源、低電位側電源及び中間電位電源を有する電源手段を有し、前記電圧移行制御手段は、前記高電位側電源あるいは低電位側電源と、前記中間電位側電源と、を組み合わせることにより前記低電圧期間における電圧を生成する、ことを特徴とする電源装置。前記電圧移行制御手段は、前記低電圧期間に設定する電圧を無電圧とすることを特徴とする請求項1記載の電源装置。高電位側電源、低電位側電源及び中間電位電源を有する電源手段を有し、前記電圧移行制御手段は、前記正電圧印加期間と前記負電圧印加期間においては、前記高電位側電源及び前記低電位側電源により、前記交流電圧を生成するとともに、前記低電圧期間においては、前記高電位側電源及び前記低電位側電源に代えて、双方を前記中間電位電源とする、ことを特徴とする請求項5記載の電源装置。高電位側電源及び低電位側電源を有する電源手段を有し、前記電圧移行制御手段は、前記低電位側電源に代えて前記高電位側電源とし、あるいは、前記高電位側電源に代えて前記低電位側電源とすることにより前記低電圧期間に設定する電圧を無電圧とすることを特徴とする請求項5記載の電源装置。電力を供給する電力供給手段と、前記電力供給手段からの電力の供給を受けて、パルス正電圧印加期間とパルス負電圧印加期間との間を交互に移行させて交流電圧を生成する交流電圧生成手段と、トナーに前記交流電圧を印加して前記トナーを浮遊させて現像を行うフレア現像手段と、前記交流電圧生成手段を制御し、前記現像を行うに際して、前記交流電圧の最大振幅に相当する電圧よりも絶対値が小さな電圧に設定された低電圧期間を介して、前記パルス正電圧印加期間と前記パルス負電圧印加期間との間を交互に移行させる電圧移行制御手段と、を備えたことを特徴とする画像形成装置。パルス正電圧印加期間とパルス負電圧印加期間との間を交互に移行させてトナーに交流電圧を印加して前記トナーを浮遊させて現像を行うフレア現像方式の画像形成装置用いられる電源装置で実行させる電源制御方法において、電力の供給を受けて、前記交流電圧を生成する交流電圧生成過程と、前記現像を行うに際して、前記交流電圧の最大振幅に相当する電圧よりも絶対値が小さな電圧に設定された低電圧期間を介して、前記パルス正電圧印加期間と前記パルス負電圧印加期間との間を交互に移行させる電圧移行制御過程と、を備えたことを特徴とする電源制御方法。上記トナーの劣化を抑制するために、特許文献1記載の技術は、連続画像形成時連続印刷時における非現像時に、ホッピング電界を発生するホッピング電界発生手段に対して、印加する電圧の周波数を低くし、あるいは、電圧の印加時間を短くする技術を提案している。上記特許文献1記載の技術によれば、非現像時のトナー劣化を低減することが可能である。しかしながら、現像時におけるトナー劣化については抑制できないという不具合があった。そこで、本発明の目的は、確実にトナーのクラウド化を図ることができるとともに、現像時におけるトナー劣化を抑制でき、トナーの長寿命化及び高品質な画像形成を行うことが可能な電源装置、画像形成装置および電源制御方法を提供することにある。上述した課題を解決し、目的を達成するために、本発明は、パルス正電圧印加期間とパルス負電圧印加期間との間を交互に移行させてトナーに交流電圧を印加し、前記トナーを浮遊させて現像を行うフレア現像方式の画像形成装置に用いられる電源装置において、前記現像を行うに際して、前記交流電圧の最大振幅に相当する電圧よりも絶対値が小さな電圧に設定された低電圧期間を介して、前記パルス正電圧印加期間とパルス負電圧印加期間との間を交互に移行させる電圧移行制御手段を備えたことを特徴とする。また、本発明の画像形成装置は、電力を供給する電力供給手段と、前記電力供給手段からの電力の供給を受けて、パルス正電圧印加期間とパルス負電圧印加期間との間を交互に移行させて交流電圧を生成する交流電圧生成手段と、トナーに前記交流電圧を印加して前記トナーを浮遊させて現像を行うフレア現像手段と、前記交流電圧生成手段を制御し、前記現像を行うに際して、前記交流電圧の最大振幅に相当する電圧よりも絶対値が小さな電圧に設定された低電圧期間を介して、前記パルス正電圧印加期間と前記パルス負電圧印加期間との間を交互に移行させる電圧移行制御手段と、を備えたことを特徴とする。また、本発明は、パルス正電圧印加期間とパルス負電圧印加期間との間を交互に移行させてトナーに交流電圧を印加して前記トナーを浮遊させて現像を行うフレア現像方式の画像形成装置用いられる電源装置で実行させる電源制御方法において、電力の供給を受けて、前記交流電圧を生成する交流電圧生成過程と、前記現像を行うに際して、前記交流電圧の最大振幅に相当する電圧よりも絶対値が小さな電圧に設定された低電圧期間を介して、前記パルス正電圧印加期間と前記パルス負電圧印加期間との間を交互に移行させる電圧移行制御過程と、を備えたことを特徴とする。本発明によれば、現像を行うに際して、交流電圧の最大振幅に相当する電圧よりも絶対値が小さな電圧に設定された低電圧期間を介して、パルス正電圧印加期間とパルス負電圧印加期間との間を交互に移行させるので、確実にトナーのクラウド化を図ることができるとともに、現像時におけるトナー劣化を抑制できるという効果を奏する。以下に添付図面を参照して、この発明に係る電源装置、画像形成装置および電源制御方法の実施形態を詳細に説明する。[1]第1実施形態本実施の形態にかかる画像形成装置は、コピー機能、プリンタ機能、スキャナ機能およびファクシミリ機能のうち少なくとも2つの機能を有する一般に複合機と称されるものであって、原稿を読み取り画像データに変換する画像読取部と、画像読取部で原稿を読み取って得られた画像データに対して画像処理を施す画像処理部と、画像処理された画像データに基づき紙面に画像を形成する画像形成部とを有する。また、本実施の形態の画像形成装置は、筐体内部に画像形成部、画像処理部が収納され、筐体の前面が外装カバーにより開閉可能となっている。外装カバーが開状態になった場合、後述のインターロックスイッチ等で開状態を検知して画像形成装置内部のコントローラに開状態の検知信号を送信するとともに、インターロックスイッチにより高圧電源部への電力供給を遮断するようになっている。図1は、電子写真方式のカラー画像形成装置の画像形成部の一例の説明図である。まず、画像形成部は、4つの感光体ドラム10Y,10M,10C,10Kと、各感光体ドラム10Y,10M,10C,10K上に形成した潜像を互いに異なる色のトナー像にそれぞれ現像する複数の現像装置11Y,11M,11C,11Kと、異なる色のトナー像がそれぞれ重ね合わせ状態に一次転写される矢印A方向に回転する像担持体としての中間転写ベルト16とを備えている。中間転写ベルト16は、無端状のベルトである。本実施形態では、中間転写ベルト16の上方に、中間転写ベルト16の回動方向Aに沿って、ブラック,シアン,マゼンタ,イエローの各色用の4個の上述した感光体ドラム10Y,10M,10C,10K以下、それぞれを区別する必要が無い場合には、単に感光体ドラム10と記載するを並列にそれぞれ配置している。感光体ドラム10の周囲には、帯電装置12と、前述した現像装置11と、一次転写装置を構成する一次転写ローラ14と、クリーニング装置13がそれぞれ配設されている。感光体ドラム10は、回転方向Bに回転駆動され、このとき帯電装置12によって感光体ドラム10の表面が所定の極性に帯電される。次いで、その帯電面に、露光装置15から出射されるレーザ光が照射され、これによって感光体ドラム10に静電潜像が形成され、その静電潜像が現像装置11によって各色のトナー像として可視像化される。各感光体ドラム10には、一次転写ローラ14がそれぞれ対向配置されていて、その各一次転写ローラ14と感光体ドラム10との間には中間転写ベルト16が挟まれた状態で回動するようになっている。このとき、中間転写ベルト16は、駆動ローラ17とテンションローラ19の2個のローラによって支持されている。中間転写ベルト16を3個以上のローラによって張架しても良いが、出来る限り小型化し、高さを抑制するため、本実施形態では中間転写ベルト16を2個のローラによって張架することで、高さを抑制している。次に、その中間転写ベルト16の表面に、各感光体ドラム10に可視像化されたトナー像が、一次転写ローラ14の作用によって転写される。このようにして、ブラックK,シアンC,マゼンタM,イエローYのトナー像が、中間転写ベルト16に正確に順次重ね合わせた状態で転写されていき、フルカラーの合成カラー画像が形成される。一方、中間転写ベルト16を挟んで、駆動ローラ17二次転写対向ローラに対向して二次転写ローラ18が配設され、給紙ユニット21から記録媒体である転写紙Pが給紙される。これによりレジストローラ対22の回転によって、転写紙Pが所定のタイミングで、駆動ローラ17と二次転写ローラ18の間に送り込まれる。すると、中間転写ベルト16に担持されている合成カラー画像が二次転写ローラ18の作用により転写紙Pに一括して転写される。そして、その転写紙P上のトナー像が、定着装置23により熱と圧力によって定着され、図示しない排紙トレイ上に排出される。トナー像二次転写後の中間転写ベルト16の表面に付着する転写残トナーは、クリーニング装置20によって除去される。なお、図1では、二次転写ローラ18を介して転写紙に転写する方式の例を示したが転写紙に直接転写する方式の画像形成装置を用いてもよい。本実施形態では、この画像形成部における現像装置11は、高容量のフレア現像ローラにフレア現像用高圧電源回路により交流電圧を印加することで、トナーをホッピングさせた状態で現像するフレア現像を行っている。図2は、画像形成部に電力を供給する実施形態の電源装置の概要構成図である。電源装置100は、フレア現像用の高圧電源を生成するフレア現像用高圧電源回路101と、フレア現像用高圧電源回路からの電力供給を受けて容量性負荷として機能するフレア現像ローラ102に交流電圧を印加するフルブリッジ回路103と、フレア現像用高圧電源回路101及びフルブリッジ回路103を制御するコントローラ104と、を備えている。図3は、第1実施形態の電源装置の詳細回路例の説明図である。電源装置100を構成するフレア現像用高圧電源回路101は、高電位側電源Vhと、中間電位電源Vmと、コントローラ104の制御下で高電位側電源Vhと中間電位電源Vmとを切り替えてフルブリッジ回路103に接続する高電位側切替スイッチSW_Hと、低電位側電源VLと、コントローラ104の制御下で低電位側電源VLと中間電位電源Vmとを切り替えてフルブリッジ回路103に接続する低電位側切替スイッチSW_Lと、を備えている。フルブリッジ回路103は、高電位側トランジスタスイッチFET_H1、FETH2及び低電位側トランジスタスイッチFET_L1、FET_L2を備えている。ここで、高電位側トランジスタスイッチFET_H1と、低電位側トランジスタスイッチFET_L2と、は対となって動作しており、それぞれのゲート端子に制御信号が入力されることによりコントローラ104により同時にオン/オフされる。同様に高電位側トランジスタスイッチFET_H2と、低電位側トランジスタスイッチFET_L1と、は対となって動作しており、それぞれのゲート端子に制御信号が入力されることによりコントローラ104により同時にオン/オフされる。したがって、容量性負荷としてのフレア現像ローラ102には、交流電圧が印加されることとなる。また、高電位側切替スイッチSW_H及び低電位側切替スイッチSW_Lについても、コントローラ104からそれぞれ切替制御信号が入力され、コントローラ104の制御下で、オン/オフ閉/開制御がなされる。図4は、第1実施形態のタイミングチャートである。図4aは、低電位側切替スイッチSW_Lの出力端の電圧V2、図4bは、高電位側切替スイッチSW_Hの出力端の電圧V1、図4cは、フレア現像ローラ102の一端の電圧Va、図4dは、フレア現像ローラ102の他端の電圧Vb、図4eは、フレア現像ローラ102の印加電圧Vfである。ここで、フレア現像ローラ102に対する交流電圧の印加は、交流電圧印加期間Aが繰り返されることにより行われている。交流電圧印加期間Aは、以下に説明する4つの電圧印加期間A1~A4で構成されており、交流電圧印加期間Aを繰り返すことで、フレア現像ローラ102に所定の交流電圧を印加している。[1.1]電圧印加期間A1パルス正電圧印加期間電圧印加期間A1は、高電位側トランジスタスイッチFET_H1と、低電位側トランジスタスイッチFET_L2と、がオン状態閉状態となっており、高電位側トランジスタスイッチFET_H2と、低電位側トランジスタスイッチFET_L1と、がオフ状態開状態となっている。さらにこの電圧印加期間A1においては、高電位側切替スイッチSW_Hが高電位側電源Vh側であり、低電位側切替スイッチSW_Lが低電位側電源VL側となっている。したがって、電圧印加期間A1においては、高電位側電源Vh→高電位側切替スイッチSW_H→高電位側電流制限抵抗R_H1→高電位側トランジスタスイッチFET_H1→フレア現像ローラ102→低電位側電流制限抵抗R_L2→低電位側トランジスタスイッチFET_L2→低電位側切替スイッチSW_L→低電位側電源VLと、電流が流れる。これにより、フレア現像ローラ102には、図4中、左側から右側に向かって電流が流れる。このとき、高電位側電流制限抵抗R_H1、R_H2、低電位側電流制限抵抗R_L1、R_L2の抵抗値を同一値とし、高電位側トランジスタスイッチFET_H1及び低電位側トランジスタスイッチFET_L2を同一特性と見なし、高電位側切替スイッチSW_H及び低電位側切替スイッチSW_Lを同一特性と見なした場合以下、本第1実施形態において同様、フレア現像ローラ102には、図4eに示すように、高電位側電源Vhの電圧から低電位側電源VLを引いた電圧から、高電位側電流制限抵抗R_H1、高電位側トランジスタスイッチFET_H1、低電位側トランジスタスイッチFET_L2及び低電位側電流制限抵抗R_L2の電圧降下分を差し引いた電圧の二分の一の電圧{電圧降下分を無視すれば、Vh-VL/2の電圧}が印加される。[1.2]電圧印加期間A2低電圧期間次に、電圧印加期間A2は、高電位側トランジスタスイッチFET_H1と、低電位側トランジスタスイッチFET_L2と、がオン状態閉状態となっており、高電位側トランジスタスイッチFET_H2と、低電位側トランジスタスイッチFET_L1と、がオフ状態開状態となっている。さらにこの電圧印加期間A2においては、高電位側切替スイッチSW_Hが中間電位電源Vm側であり、低電位側切替スイッチSW_Lも中間電位電源Vm側となっている。したがって、この電圧印加期間A2においては、フレア現像ローラ102の両端には、図4c及び図4dに示すように、同一の電圧である中間電位電源Vmの電圧が印加され、実効的に、フレア現像ローラ102には、電圧が印加されない。したがって、フレア現像ローラ102への電圧印加期間を低減することができる。[1.3]電圧印加期間A3パルス負電圧印加期間電圧印加期間A3は、高電位側トランジスタスイッチFET_H1と、低電位側トランジスタスイッチFET_L2と、がオフ状態開状態となっており、高電位側トランジスタスイッチFET_H2と、低電位側トランジスタスイッチFET_L1と、がオン状態閉状態となっている。さらにこの電圧印加期間A3においては、高電位側切替スイッチSW_Hが高電位側電源Vh側であり、低電位側切替スイッチSW_Lが低電位側電源VL側となっている。したがって、電圧印加期間A3においては、高電位側電源Vh→高電位側切替スイッチSW_H→高電位側電流制限抵抗R_H2→高電位側トランジスタスイッチFET_H2→フレア現像ローラ102→低電位側電流制限抵抗R_L1→低電位側トランジスタスイッチFET_L1→低電位側切替スイッチSW_L→低電位側電源VLと、電流が流れる。これにより、フレア現像ローラ102には、図4中、右側から左側に向かって電流が流れる。このとき、フレア現像ローラ102には、図4eに示すように、低電位側電源VLの電圧から高電位側電源Vhの電圧を引いた電圧から、高電位側電流制限抵抗R_H2、高電位側トランジスタスイッチFET_H2、低電位側トランジスタスイッチFET_L1及び低電位側電流制限抵抗R_L1の電圧降下分を差し引いた電圧の二分の一の電圧{電圧降下分を無視すれば、VL-Vh/2の電圧}が印加される。[1.4]電圧印加期間A4低電圧期間次に、電圧印加期間A4は、高電位側トランジスタスイッチFET_H1と、低電位側トランジスタスイッチFET_L2と、がオフ状態開状態となっており、高電位側トランジスタスイッチFET_H2と、低電位側トランジスタスイッチFET_L1と、がオン状態閉状態となっている。さらにこの電圧印加期間A4においては、高電位側切替スイッチSW_Hが中間電位電源Vm側であり、低電位側切替スイッチSW_Lも中間電位電源Vm側となっている。したがって、この電圧印加期間A4においては、フレア現像ローラ102の両端には、図4c及び図4dに示すように、同一の電圧である中間電位電源Vmの電圧が印加され、実効的に、フレア現像ローラ102には、電圧が印加されない、したがって、フレア現像ローラ102への電圧印加期間を低減することができる。[1.5]第1実施形態の効果以上の説明のように、本第1実施形態によれば、所定のトナークラウド状態トナーホッピング状態を実現することができるとともに、電源電圧の交播時に印加電圧が0となる低電圧期間を設けているので、容量性負荷であるフレア現像ローラ102への印加電圧及びその印加時間を低減することができ、トナーの劣化を抑制することができる。[2]第2実施形態本第2実施形態において、電源装置の概要構成は第1実施形態と同様であるので、図2を援用して説明を行うものとする。図5は、第2実施形態の電源装置の詳細回路例の説明図である。図5において、第1実施形態の図3と同様の部分には同一の符号を付すものとする。電源装置100を構成するフレア現像用高圧電源回路101Aは、高電位側電源Vhと、中間電位電源Vmと、コントローラ104の制御下で高電位側電源Vhと中間電位電源Vmとを切り替えてフルブリッジ回路103に接続する高電位側切替スイッチSW_Hと、低電位側電源VLと、を備えている。ここで、高電位側切替スイッチSW_Hには、コントローラ104から切替制御信号が入力され、コントローラ104の制御下で、オン/オフ閉/開制御がなされる。また、フルブリッジ回路103は、第1実施形態と同様の構成となっている。図6は、第2実施形態のタイミングチャートである。図6aは、高電位側切替スイッチSW_Hの出力端の電圧V1、図6bは、低電位側電源VLの出力端の電圧V2、図6cは、フレア現像ローラ102の一端の電圧Va、図6dは、フレア現像ローラ102の他端の電圧Vb、図6eは、フレア現像ローラ102の印加電圧Vfである。ここで、フレア現像ローラ102に対する交流電圧の印加は、交流電圧印加期間Bが繰り返されることにより行われている。交流電圧印加期間Bは、以下に説明する6つの電圧印加期間B1~B6で構成されており、交流電圧印加期間Bを繰り返すことで、フレア現像ローラ102に所定の交流電圧を印加している。[2.1]電圧印加期間B1低電圧期間電圧印加期間B1は、高電位側トランジスタスイッチFET_H1と、低電位側トランジスタスイッチFET_L2と、がオン状態閉状態となっており、高電位側トランジスタスイッチFET_H2と、低電位側トランジスタスイッチFET_L1と、がオフ状態開状態となっている。さらにこの電圧印加期間B1においては、高電位側切替スイッチSW_Hが中間電位電源Vm側となっている。したがって、電圧印加期間B1においては、中間電位電源Vm→高電位側切替スイッチSW_H→高電位側電流制限抵抗R_H1→高電位側トランジスタスイッチFET_H1→フレア現像ローラ102→低電位側電流制限抵抗R_L2→低電位側トランジスタスイッチFET_L2→低電位側電源VLと、電流が流れる。これにより、フレア現像ローラ102には、図5中、左側から右側に向かって電流が流れる。このとき、高電位側電流制限抵抗R_H1、R_H2、低電位側電流制限抵抗R_L1、R_L2の抵抗値を同一値とし、高電位側トランジスタスイッチFET_H1及び低電位側トランジスタスイッチFET_L2を同一特性と見なし、高電位側切替スイッチSW_Hの抵抗値を無視した場合以下、本第2実施形態において同様、フレア現像ローラ102には、図6eに示すように、中間電位電源Vmの電圧から低電位側電源VLを引いた電圧から、高電位側電流制限抵抗R_H1、高電位側トランジスタスイッチFET_H1、低電位側トランジスタスイッチFET_L2及び低電位側電流制限抵抗R_L2の電圧降下分を差し引いた電圧の二分の一{電圧降下分を無視すれば、Vm-VL/2の電圧}が印加される。[2.2]電圧印加期間B2パルス正電圧印加期間電圧印加期間B2は、高電位側トランジスタスイッチFET_H1と、低電位側トランジスタスイッチFET_L2と、がオン状態閉状態となっており、高電位側トランジスタスイッチFET_H2と、低電位側トランジスタスイッチFET_L1と、がオフ状態開状態となっている。さらにこの電圧印加期間B2においては、高電位側切替スイッチSW_Hが高電位側電源Vh側となっている。したがって、電圧印加期間B2においては、高電位側電源Vh→高電位側切替スイッチSW_H→高電位側電流制限抵抗R_H1→高電位側トランジスタスイッチFET_H1→フレア現像ローラ102→低電位側電流制限抵抗R_L2→低電位側トランジスタスイッチFET_L2→低電位側電源VLと、電流が流れる。これにより、フレア現像ローラ102には、図6中、左側から右側に向かって電流が流れる。このとき、フレア現像ローラ102には、図6eに示すように、高電位側電源Vhの電圧から低電位側電源VLを引いた電圧から、高電位側電流制限抵抗R_H1、高電位側トランジスタスイッチFET_H1、低電位側トランジスタスイッチFET_L2及び低電位側電流制限抵抗R_L2の電圧降下分を差し引いた電圧の二分の一の電圧{電圧降下分を無視すれば、Vh-VL/2の電圧}が印加される。[2.3]電圧印加期間B3低電圧期間電圧印加期間B3は、高電位側トランジスタスイッチFET_H1と、低電位側トランジスタスイッチFET_L2と、がオン状態閉状態となっており、高電位側トランジスタスイッチFET_H2と、低電位側トランジスタスイッチFET_L1と、がオフ状態開状態となっており、高電位側切替スイッチSW_Hが中間電位電源Vm側となっている。したがって、この電圧印加期間B3は、電圧印加期間B1と同様の状態となっているので、フレア現像ローラ102には、図6eに示すように、中間電位電源Vmの電圧から低電位側電源VLを引いた電圧から、高電位側電流制限抵抗R_H1、高電位側トランジスタスイッチFET_H1、低電位側トランジスタスイッチFET_L2及び低電位側電流制限抵抗R_L2の電圧降下分を差し引いた電圧の二分の一{電圧降下分を無視すれば、Vm-VL/2の電圧}が印加される。[2.4]電圧印加期間B4低電圧期間電圧印加期間B4は、高電位側トランジスタスイッチFET_H1と、低電位側トランジスタスイッチFET_L2と、がオフ状態開状態となっており、高電位側トランジスタスイッチFET_H2と、低電位側トランジスタスイッチFET_L1と、がオン状態閉状態となっている。さらにこの電圧印加期間B4においては、高電位側切替スイッチSW_Hが中間電位電源Vm側となっている。したがって、電圧印加期間B4においては、中間電位電源Vm→高電位側切替スイッチSW_H→高電位側電流制限抵抗R_H2→高電位側トランジスタスイッチFET_H2→フレア現像ローラ102→低電位側電流制限抵抗R_L1→低電位側トランジスタスイッチFET_L1→低電位側電源VLと、電流が流れる。これにより、フレア現像ローラ102には、図5中、右側から左側に向かって電流が流れる。このとき、フレア現像ローラ102には、図6eに示すように、低電位側電源VLの電圧から中間電位電源Vmの電圧を引いた電圧から、高電位側電流制限抵抗R_H1、高電位側トランジスタスイッチFET_H1、低電位側トランジスタスイッチFET_L2及び低電位側電流制限抵抗R_L2の電圧降下分を差し引いた電圧の二分の一{電圧降下分を無視すれば、VL-Vm/2の電圧}が印加される。[2.5]電圧印加期間B5パルス負電圧印加期間電圧印加期間B5は、高電位側トランジスタスイッチFET_H1と、低電位側トランジスタスイッチFET_L2と、がオフ状態開状態となっており、高電位側トランジスタスイッチFET_H2と、低電位側トランジスタスイッチFET_L1と、がオン状態閉状態となっている。さらにこの電圧印加期間B2においては、高電位側切替スイッチSW_Hが高電位側電源Vh側となっている。したがって、電圧印加期間B5においては、高電位側電源Vh→高電位側切替スイッチSW_H→高電位側電流制限抵抗R_H2→高電位側トランジスタスイッチFET_H2→フレア現像ローラ102→低電位側電流制限抵抗R_L1→低電位側トランジスタスイッチFET_L1→低電位側電源VLと、電流が流れる。これにより、フレア現像ローラ102には、図6中、右側から左側に向かって電流が流れる。このとき、フレア現像ローラ102には、図6eに示すように、低電位側電源VLの電圧から高電位側電源Vhを引いた電圧から、高電位側電流制限抵抗R_H1、高電位側トランジスタスイッチFET_H1、低電位側トランジスタスイッチFET_L2及び低電位側電流制限抵抗R_L2の電圧降下分を差し引いた電圧の二分の一の電圧{電圧降下分を無視すれば、VL-Vh/2の電圧}が印加される。[2.6]電圧印加期間B6低電圧期間電圧印加期間B6は、高電位側トランジスタスイッチFET_H1と、低電位側トランジスタスイッチFET_L2と、がオフ状態開状態となっており、高電位側トランジスタスイッチFET_H2と、低電位側トランジスタスイッチFET_L1と、がオン状態開状態となっており、高電位側切替スイッチSW_Hが中間電位電源Vm側となっている。したがって、この電圧印加期間B6は、電圧印加期間B4と同様の状態となっているので、フレア現像ローラ102には、図6eに示すように、低電位側電源VLの電圧から中間電位電源Vmの電圧を引いた電圧から、高電位側電流制限抵抗R_H1、高電位側トランジスタスイッチFET_H1、低電位側トランジスタスイッチFET_L2及び低電位側電流制限抵抗R_L2の電圧降下分を差し引いた電圧の二分の一{電圧降下分を無視すれば、VL-Vm/2の電圧}が印加される。[2.7]第2実施形態の効果以上の説明のように、本第2実施形態によれば、所定のトナークラウド状態トナーホッピング状態を実現することができるとともに、電源電圧の交播時に印加電圧が中間電圧となる低電圧期間を設けているので、容量性負荷であるフレア現像ローラ102への印加電圧及びその印加時間を低減することができ、トナーの劣化を抑制することができる。[3]第3実施形態本第3実施形態において、電源装置の概要構成は第1実施形態と同様であるので、図2を援用して説明を行うものとする。図7は、第3実施形態の電源装置の詳細回路例の説明図である。図7において、第1実施形態の図3と同様の部分には同一の符号を付すものとする。電源装置100を構成するフレア現像用高圧電源回路101Bは、高電位側電源Vhと、低電位側電源VLと、コントローラ104の制御下で高電位側電源Vhと低電位側電源VLとを切り替えてフルブリッジ回路103に接続する低電位側切替スイッチSW_Lと、を備えている。ここで、低電位側切替スイッチSW_Lは、コントローラ104から切替制御信号が入力され、コントローラ104の制御下で、オン/オフ閉/開制御がなされる。また、フルブリッジ回路103は、第1実施形態と同様の構成となっている。図8は、第3実施形態のタイミングチャートである。図8aは、高電位側電源Vhの電圧V1、図8bは、低電位側切替スイッチSW_Lの出力端の電圧V2、図8cは、フレア現像ローラ102の一端の電圧Va、図8dは、フレア現像ローラ102の他端の電圧Vb、図8eは、フレア現像ローラ102の印加電圧Vfである。ここで、フレア現像ローラ102に対する交流電圧の印加は、交流電圧印加期間Cが繰り返されることにより行われている。交流電圧印加期間Cは、以下に説明する4つの電圧印加期間C1~C4で構成されており、交流電圧印加期間Cを繰り返すことで、フレア現像ローラ102に所定の交流電圧を印加している。[3.1]電圧印加期間C1パルス正電圧印加期間電圧印加期間C1は、高電位側トランジスタスイッチFET_H1と、低電位側トランジスタスイッチFET_L2と、がオン状態閉状態となっており、高電位側トランジスタスイッチFET_H2と、低電位側トランジスタスイッチFET_L1と、がオフ状態開状態となっている。さらにこの電圧印加期間C1においては、低電位側切替スイッチSW_Lが低電位側電源VL側となっている。したがって、電圧印加期間C1においては、高電位側電源Vh→高電位側電流制限抵抗R_H1→高電位側トランジスタスイッチFET_H1→フレア現像ローラ102→低電位側電流制限抵抗R_L2→低電位側トランジスタスイッチFET_L2→低電位側電源VLと、電流が流れる。これにより、フレア現像ローラ102には、図7中、左側から右側に向かって電流が流れる。このとき、高電位側電流制限抵抗R_H1、R_H2、低電位側電流制限抵抗R_L1、R_L2の抵抗値を同一値とし、高電位側トランジスタスイッチFET_H1及び低電位側トランジスタスイッチFET_L2を同一特性と見なし、低電位側切替スイッチSW_Lの抵抗値を無視した場合以下、本第3実施形態において同様、フレア現像ローラ102には、図8eに示すように、高電位側電源Vhの電圧から低電位側電源VLを引いた電圧から、高電位側電流制限抵抗R_H1、高電位側トランジスタスイッチFET_H1、低電位側トランジスタスイッチFET_L2及び低電位側電流制限抵抗R_L2の電圧降下分を差し引いた電圧の二分の一の電圧{電圧降下分を無視すれば、Vh-VL/2の電圧}が印加される。[3.2]電圧印加期間C2低電圧期間次に、電圧印加期間C2は、高電位側トランジスタスイッチFET_H1と、低電位側トランジスタスイッチFET_L2と、がオン状態閉状態となっており、高電位側トランジスタスイッチFET_H2と、低電位側トランジスタスイッチFET_L1と、がオフ状態開状態となっている。さらにこの電圧印加期間C2においては、低電位側切替スイッチSW_Lが高電位側電源Vh側となっている。したがって、この電圧印加期間C2においては、フレア現像ローラ102の両端には、図8c及び図8dに示すように、同一の電圧である高電位側電源Vhの電圧が印加され、実効的に、フレア現像ローラ102には、電圧が印加されない。したがって、フレア現像ローラ102への電圧印加期間を低減することができる。[3.3]電圧印加期間C3パルス負電圧印加期間電圧印加期間C3は、高電位側トランジスタスイッチFET_H1と、低電位側トランジスタスイッチFET_L2と、がオフ状態開状態となっており、高電位側トランジスタスイッチFET_H2と、低電位側トランジスタスイッチFET_L1と、がオン状態閉状態となっている。さらにこの電圧印加期間C3おいては、低電位側切替スイッチSW_Lが低電位側電源VL側となっている。したがって、電圧印加期間C3においては、高電位側電源Vh→高電位側電流制限抵抗R_H2→高電位側トランジスタスイッチFET_H2→フレア現像ローラ102→低電位側電流制限抵抗R_L1→低電位側トランジスタスイッチFET_L1→低電位側電源VLと、電流が流れる。これにより、フレア現像ローラ102には、図7中、右側から左側に向かって電流が流れる。このとき、フレア現像ローラ102には、図8eに示すように、低電位側電源VLの電圧から高電位側電源Vhの電圧を引いた電圧から、高電位側電流制限抵抗R_H2、高電位側トランジスタスイッチFET_H2、低電位側トランジスタスイッチFET_L1及び低電位側電流制限抵抗R_L1の電圧降下分を差し引いた電圧の二分の一の電圧{電圧降下分を無視すれば、VL-Vh/2の電圧}が印加される。[3.4]電圧印加期間C4低電圧期間次に、電圧印加期間C4は、高電位側トランジスタスイッチFET_H1と、低電位側トランジスタスイッチFET_L2と、がオフ状態開状態となっており、高電位側トランジスタスイッチFET_H2と、低電位側トランジスタスイッチFET_L1と、がオン状態閉状態となっている。さらにこの電圧印加期間C4においては、低電位側切替スイッチSW_Lは高電位側電源Vh側となっている。したがって、この電圧印加期間C4においては、フレア現像ローラ102の両端には、図8c及び図8dに示すように、同一の電圧である高電位側電源Vhの電圧が印加され、実効的に、フレア現像ローラ102には、電圧が印加されない。したがって、フレア現像ローラ102への電圧印加期間を低減することができる。[3.5]第3実施形態の効果以上の説明のように、本第3実施形態によれば、所定のトナークラウド状態トナーホッピング状態を実現することができるとともに、第1実施形態と同様に電源電圧の交播時に印加電圧が0となる低電圧期間を設けているので、容量性負荷であるフレア現像ローラ102への印加電圧及びその印加時間を低減することができ、トナーの劣化を抑制することができる。さらに本第3実施形態によれば、第1実施形態とは異なり、高電位側電源Vh及び低電位側電源VLの他に中間電位電源Vm及び高電位側切替スイッチSW_Hを設ける必要が無いので、構成をより簡略化することができる。[4]第4実施形態本第4実施形態において、電源装置の概要構成は第1実施形態と同様であるので、図2を援用して説明を行うものとする。図9は、第4実施形態の電源装置の詳細回路例の説明図である。図9において、第1実施形態の図3と同様の部分には同一の符号を付すものとする。電源装置100を構成するフレア現像用高圧電源回路101Cは、高電位側電源Vhと、電圧可変の中間電位電源Vmと、コントローラ104の制御下で高電位側電源Vhと中間電位電源Vmとを切り替えてフルブリッジ回路103に接続する高電位側切替スイッチSW_Hと、低電位側電源VLと、を備えている。ここで、中間電位電源Vmの電圧を可変としているのは、環境条件温度及び湿度及び動作時間等の画像形成装置の状態により、トナークラウド状態トナーホッピング状態及びトナー劣化度が異なるため、これらをバランスよく制御するためである。また、高電位側切替スイッチSW_Hには、コントローラ104から切替制御信号が入力され、コントローラ104の制御下で、オン/オフ閉/開制御がなされる。さらに、フルブリッジ回路103は、第1実施形態と同様の構成となっている。図10は、第4実施形態のタイミングチャートである。図10aは、高電位側切替スイッチSW_Hの出力端の電圧V1、図10bは、低電位側電源VLの出力端の電圧V2、図10cは、フレア現像ローラ102の一端の電圧Va、図10dは、フレア現像ローラ102の他端の電圧Vb、図10eは、フレア現像ローラ102の印加電圧Vfである。ここで、フレア現像ローラ102に対する交流電圧の印加は、交流電圧印加期間Dが繰り返されることにより行われている。交流電圧印加期間Dは、以下に説明する6つの電圧印加期間D1~D6で構成されており、交流電圧印加期間Dを繰り返すことで、フレア現像ローラ102に所定の交流電圧を印加している。[4.1]電圧印加期間D1低電圧期間電圧印加期間D1は、高電位側トランジスタスイッチFET_H1と、低電位側トランジスタスイッチFET_L2と、がオン状態閉状態となっており、高電位側トランジスタスイッチFET_H2と、低電位側トランジスタスイッチFET_L1と、がオフ状態開状態となっている。さらにこの電圧印加期間D1においては、高電位側切替スイッチSW_Hが中間電位電源Vm側となっている。したがって、電圧印加期間D1においては、中間電位電源Vm電圧可変→高電位側切替スイッチSW_H→高電位側電流制限抵抗R_H1→高電位側トランジスタスイッチFET_H1→フレア現像ローラ102→低電位側電流制限抵抗R_L2→低電位側トランジスタスイッチFET_L2→低電位側電源VLと、電流が流れる。これにより、フレア現像ローラ102には、図9中、左側から右側に向かって電流が流れる。このとき、高電位側電流制限抵抗R_H1、R_H2、低電位側電流制限抵抗R_L1、R_L2の抵抗値を同一値とし、高電位側トランジスタスイッチFET_H1及び低電位側トランジスタスイッチFET_L2を同一特性と見なし、高電位側切替スイッチSW_Hの抵抗値を無視した場合以下、本第4実施形態において同様、フレア現像ローラ102には、図10eに示すように、中間電位電源Vmの電圧電圧可変から低電位側電源VLの電圧を引いた電圧から、高電位側電流制限抵抗R_H1、高電位側トランジスタスイッチFET_H1、低電位側トランジスタスイッチFET_L2及び低電位側電流制限抵抗R_L2の電圧降下分を差し引いた電圧の二分の一{電圧降下分を無視すれば、Vm-VL/2の電圧}が印加される。[4.2]電圧印加期間D2パルス正電圧印加期間電圧印加期間D2は、高電位側トランジスタスイッチFET_H1と、低電位側トランジスタスイッチFET_L2と、がオン状態閉状態となっており、高電位側トランジスタスイッチFET_H2と、低電位側トランジスタスイッチFET_L1と、がオフ状態開状態となっている。さらにこの電圧印加期間D2においては、高電位側切替スイッチSW_Hが高電位側電源Vh側となっている。したがって、電圧印加期間D2においては、高電位側電源Vh→高電位側切替スイッチSW_H→高電位側電流制限抵抗R_H1→高電位側トランジスタスイッチFET_H1→フレア現像ローラ102→低電位側電流制限抵抗R_L2→低電位側トランジスタスイッチFET_L2→低電位側電源VLと、電流が流れる。これにより、フレア現像ローラ102には、図9中、左側から右側に向かって電流が流れる。このとき、フレア現像ローラ102には、図10eに示すように、高電位側電源Vhの電圧から低電位側電源VLを引いた電圧から、高電位側電流制限抵抗R_H1、高電位側トランジスタスイッチFET_H1、低電位側トランジスタスイッチFET_L2及び低電位側電流制限抵抗R_L2の電圧降下分を差し引いた電圧の二分の一の電圧{電圧降下分を無視すれば、Vh-VL/2の電圧}が印加される。[4.3]電圧印加期間D3低電圧期間電圧印加期間D3は、高電位側トランジスタスイッチFET_H1と、低電位側トランジスタスイッチFET_L2と、がオン状態閉状態となっており、高電位側トランジスタスイッチFET_H2と、低電位側トランジスタスイッチFET_L1と、がオフ状態開状態となっており、高電位側切替スイッチSW_Hが中間電位電源Vm側可変電圧となっている。したがって、この電圧印加期間D3は、電圧印加期間D1と同様の状態となっているので、フレア現像ローラ102には、図10eに示すように、中間電位電源Vmの電圧可変電圧から低電位側電源VLを引いた電圧から、高電位側電流制限抵抗R_H1、高電位側トランジスタスイッチFET_H1、低電位側トランジスタスイッチFET_L2及び低電位側電流制限抵抗R_L2の電圧降下分を差し引いた電圧の二分の一{電圧降下分を無視すれば、Vm-VL/2の電圧}が印加される。[4.4]電圧印加期間D4低電圧期間電圧印加期間D4は、高電位側トランジスタスイッチFET_H1と、低電位側トランジスタスイッチFET_L2と、がオフ状態開状態となっており、高電位側トランジスタスイッチFET_H2と、低電位側トランジスタスイッチFET_L1と、がオン状態閉状態となっている。さらにこの電圧印加期間D4においては、高電位側切替スイッチSW_Hが中間電位電源Vm側可変電圧となっている。したがって、電圧印加期間D4においては、中間電位電源Vm可変電圧→高電位側切替スイッチSW_H→高電位側電流制限抵抗R_H2→高電位側トランジスタスイッチFET_H2→フレア現像ローラ102→低電位側電流制限抵抗R_L1→低電位側トランジスタスイッチFET_L1→低電位側電源VLと、電流が流れる。これにより、フレア現像ローラ102には、図9中、右側から左側に向かって電流が流れる。このとき、フレア現像ローラ102には、図10eに示すように、低電位側電源VLの電圧から中間電位電源Vmの電圧可変電圧を引いた電圧から、高電位側電流制限抵抗R_H1、高電位側トランジスタスイッチFET_H1、低電位側トランジスタスイッチFET_L2及び低電位側電流制限抵抗R_L2の電圧降下分を差し引いた電圧の二分の一{電圧降下分を無視すれば、VL-Vm/2の電圧}が印加される。[4.5]電圧印加期間D5パルス低電圧印加期間電圧印加期間D5は、高電位側トランジスタスイッチFET_H1と、低電位側トランジスタスイッチFET_L2と、がオフ状態開状態となっており、高電位側トランジスタスイッチFET_H2と、低電位側トランジスタスイッチFET_L1と、がオン状態閉状態となっている。さらにこの電圧印加期間D5においては、高電位側切替スイッチSW_Hが高電位側電源Vh側となっている。したがって、電圧印加期間D5においては、高電位側電源Vh→高電位側切替スイッチSW_H→高電位側電流制限抵抗R_H2→高電位側トランジスタスイッチFET_H2→フレア現像ローラ102→低電位側電流制限抵抗R_L1→低電位側トランジスタスイッチFET_L1→低電位側電源VLと、電流が流れる。これにより、フレア現像ローラ102には、図9中、右側から左側に向かって電流が流れる。このとき、フレア現像ローラ102には、図10eに示すように、低電位側電源VLの電圧から高電位側電源Vhを引いた電圧から、高電位側電流制限抵抗R_H1、高電位側トランジスタスイッチFET_H1、低電位側トランジスタスイッチFET_L2及び低電位側電流制限抵抗R_L2の電圧降下分を差し引いた電圧の二分の一の電圧{電圧降下分を無視すれば、VL-Vh/2の電圧}が印加される。[4.6]電圧印加期間D6低電圧期間電圧印加期間D6は、高電位側トランジスタスイッチFET_H1と、低電位側トランジスタスイッチFET_L2と、がオフ状態開状態となっており、高電位側トランジスタスイッチFET_H2と、低電位側トランジスタスイッチFET_L1と、がオン状態開状態となっており、高電位側切替スイッチSW_Hが中間電位電源Vm側電圧可変となっている。したがって、この電圧印加期間D6は、電圧印加期間D4と同様の状態となっているので、フレア現像ローラ102には、図10eに示すように、低電位側電源VLの電圧から中間電位電源Vmの電圧可変電圧を引いた電圧から、高電位側電流制限抵抗R_H1、高電位側トランジスタスイッチFET_H1、低電位側トランジスタスイッチFET_L2及び低電位側電流制限抵抗R_L2の電圧降下分を差し引いた電圧の二分の一{電圧降下分を無視すれば、VL-Vm/2の電圧}が印加される。[4.7]第4実施形態の効果以上の説明のように、本第4実施形態によれば、所定のトナークラウド状態トナーホッピング状態を実現することができるとともに、電源電圧の交播時に印加電圧が中間電圧となる低電圧期間を設けているので、容量性負荷であるフレア現像ローラ102への印加電圧及びその印加時間を低減することができ、トナーの劣化を抑制することができる。さらに中間電位電源Vmの電圧を可変としているので、画像形成装置が置かれた環境条件温度及び湿度及び動作時間等の画像形成装置の状態により異なるトナークラウド状態トナーホッピング状態及びトナー劣化度をバランスよく制御することができ、画像形成品質の向上が図れる。[5]第5実施形態本第5実施形態において、電源装置の概要構成は第1実施形態と同様であるので、図2を援用して説明を行うものとする。図11は、第5実施形態の電源装置の詳細回路例の説明図である。図11において、第1実施形態の図3と同様の部分には同一の符号を付すものとする。電源装置100を構成するフレア現像用高圧電源回路101Dは、高電位側電源Vhと、低電位側電源VLと、電圧可変の中間電位電源Vmと、コントローラ104の制御下で低電位側電源VLと中間電位電源Vmとを切り替えてフルブリッジ回路103に接続する低電位側切替スイッチSW_Lと、を備えている。ここで、中間電位電源Vmの電圧を可変としているのは、第4実施形態と同様に、環境条件温度及び湿度及び動作時間等の画像形成装置の状態により、トナークラウド状態トナーホッピング状態及びトナー劣化度が異なるため、これらをバランスよく制御するためである。また、低電位側切替スイッチSW_Lには、コントローラ104から切替制御信号が入力され、コントローラ104の制御下で、オン/オフ閉/開制御がなされる。さらに、フルブリッジ回路103は、第1実施形態と同様の構成となっている。図12は、第5実施形態のタイミングチャートである。図12aは、高電位側切替スイッチSW_Hの出力端の電圧V1、図12bは、低電位側電源VLの出力端の電圧V2、図12cは、フレア現像ローラ102の一端の電圧Va、図12dは、フレア現像ローラ102の他端の電圧Vb、図12eは、フレア現像ローラ102の印加電圧Vfである。ここで、フレア現像ローラ102に対する交流電圧の印加は、交流電圧印加期間Eが繰り返されることにより行われている。交流電圧印加期間Eは、以下に説明する6つの電圧印加期間E1~E6で構成されており、交流電圧印加期間Eを繰り返すことで、フレア現像ローラ102に所定の交流電圧を印加している。[5.1]電圧印加期間E1低電圧期間電圧印加期間E1は、高電位側トランジスタスイッチFET_H1と、低電位側トランジスタスイッチFET_L2と、がオン状態閉状態となっており、高電位側トランジスタスイッチFET_H2と、低電位側トランジスタスイッチFET_L1と、がオフ状態開状態となっている。さらにこの電圧印加期間E1においては、低電位側切替スイッチSW_Lが中間電位電源Vm側電圧可変となっている。したがって、電圧印加期間E1においては、高電位側電源Vh→高電位側電流制限抵抗R_H1→高電位側トランジスタスイッチFET_H1→フレア現像ローラ102→低電位側電流制限抵抗R_L2→低電位側トランジスタスイッチFET_L2→低電位側切替スイッチSW_L→中間電位電源Vmと、電流が流れる。これにより、フレア現像ローラ102には、図11中、左側から右側に向かって電流が流れる。このとき、高電位側電流制限抵抗R_H1、R_H2、低電位側電流制限抵抗R_L1、R_L2の抵抗値を同一値とし、高電位側トランジスタスイッチFET_H1及び低電位側トランジスタスイッチFET_L2を同一特性と見なし、低電位側切替スイッチSW_Lの抵抗値を無視した場合以下、本第5実施形態において同様、フレア現像ローラ102には、図12eに示すように、高電位側電源Vhの電圧から中間電位電源Vmの電圧電圧可変を引いた電圧=Vh-Vmから、高電位側電流制限抵抗R_H1、高電位側トランジスタスイッチFET_H1、低電位側トランジスタスイッチFET_L2及び低電位側電流制限抵抗R_L2の電圧降下分を差し引いた電圧の二分の一{電圧降下分を無視すれば、Vh-Vm/2の電圧}が印加される。[5.2]電圧印加期間E2パルス正電圧印加期間電圧印加期間E2は、高電位側トランジスタスイッチFET_H1と、低電位側トランジスタスイッチFET_L2と、がオン状態閉状態となっており、高電位側トランジスタスイッチFET_H2と、低電位側トランジスタスイッチFET_L1と、がオフ状態開状態となっている。さらにこの電圧印加期間E2においては、低電位側切替スイッチSW_Lが低電位側電源VL側となっている。したがって、電圧印加期間E2においては、高電位側電源Vh→高電位側電流制限抵抗R_H1→高電位側トランジスタスイッチFET_H1→フレア現像ローラ102→低電位側電流制限抵抗R_L2→低電位側トランジスタスイッチFET_L2→低電位側切替スイッチSW_L→低電位側電源VLと、電流が流れる。これにより、フレア現像ローラ102には、図11中、左側から右側に向かって電流が流れる。このとき、フレア現像ローラ102には、図12eに示すように、高電位側電源Vhの電圧から低電位側電源VLを引いた電圧=Vh-VLから、高電位側電流制限抵抗R_H1、高電位側トランジスタスイッチFET_H1、低電位側トランジスタスイッチFET_L2及び低電位側電流制限抵抗R_L2の電圧降下分を差し引いた電圧の二分の一の電圧{電圧降下分を無視すれば、Vh-VL/2の電圧}が印加される。[5.3]電圧印加期間E3低電圧期間電圧印加期間E3は、高電位側トランジスタスイッチFET_H1と、低電位側トランジスタスイッチFET_L2と、がオン状態閉状態となっており、高電位側トランジスタスイッチFET_H2と、低電位側トランジスタスイッチFET_L1と、がオフ状態開状態となっており、低電位側切替スイッチSW_Lが中間電位電源Vm側可変電圧となっている。したがって、この電圧印加期間E3は、電圧印加期間E1と同様の状態となっているので、フレア現像ローラ102には、図12eに示すように、高電位側電源Vhの電圧から中間電位電源Vmの電圧可変電圧を引いた電圧=Vh-Vmから、高電位側電流制限抵抗R_H1、高電位側トランジスタスイッチFET_H1、低電位側トランジスタスイッチFET_L2及び低電位側電流制限抵抗R_L2の電圧降下分を差し引いた電圧の二分の一{電圧降下分を無視すれば、Vh-Vm/2の電圧}が印加される。[5.4]電圧印加期間E4低電圧期間電圧印加期間E4は、高電位側トランジスタスイッチFET_H1と、低電位側トランジスタスイッチFET_L2と、がオフ状態開状態となっており、高電位側トランジスタスイッチFET_H2と、低電位側トランジスタスイッチFET_L1と、がオン状態閉状態となっている。さらにこの電圧印加期間E4においては、低電位側切替スイッチSW_Lが中間電位電源Vm側可変電圧となっている。したがって、電圧印加期間E4においては、高電位側電源Vh→高電位側電流制限抵抗R_H2→高電位側トランジスタスイッチFET_H2→フレア現像ローラ102→低電位側電流制限抵抗R_L1→低電位側トランジスタスイッチFET_L1→低電位側切替スイッチSW_L→中間電位電源Vm可変電圧と、電流が流れる。これにより、フレア現像ローラ102には、図11中、右側から左側に向かって電流が流れる。このとき、フレア現像ローラ102には、図12eに示すように、中間電位電源Vmの電圧可変電圧から高電位側電源Vhの電圧=Vm-Vhを引いた電圧から、高電位側電流制限抵抗R_H1、高電位側トランジスタスイッチFET_H1、低電位側トランジスタスイッチFET_L2及び低電位側電流制限抵抗R_L2の電圧降下分を差し引いた電圧の二分の一{電圧降下分を無視すれば、Vm-Vh/2の電圧}が印加される。[5.5]電圧印加期間E5パルス負電圧印加期間電圧印加期間E5は、高電位側トランジスタスイッチFET_H1と、低電位側トランジスタスイッチFET_L2と、がオフ状態開状態となっており、高電位側トランジスタスイッチFET_H2と、低電位側トランジスタスイッチFET_L1と、がオン状態閉状態となっている。さらにこの電圧印加期間E5においては、低電位側切替スイッチSW_Lが低電位側電源VL側となっている。したがって、電圧印加期間E5においては、高電位側電源Vh→高電位側電流制限抵抗R_H2→高電位側トランジスタスイッチFET_H2→フレア現像ローラ102→低電位側電流制限抵抗R_L1→低電位側トランジスタスイッチFET_L1→低電位側切替スイッチSW_L→低電位側電源VLと、電流が流れる。これにより、フレア現像ローラ102には、図11中、右側から左側に向かって電流が流れる。このとき、フレア現像ローラ102には、図12eに示すように、低電位側電源VLの電圧から高電位側電源Vhを引いた電圧から、高電位側電流制限抵抗R_H1、高電位側トランジスタスイッチFET_H1、低電位側トランジスタスイッチFET_L2及び低電位側電流制限抵抗R_L2の電圧降下分を差し引いた電圧の二分の一の電圧{電圧降下分を無視すれば、VL-Vh/2の電圧}が印加される。[5.6]電圧印加期間E6低電圧期間電圧印加期間E6は、高電位側トランジスタスイッチFET_H1と、低電位側トランジスタスイッチFET_L2と、がオフ状態開状態となっており、高電位側トランジスタスイッチFET_H2と、低電位側トランジスタスイッチFET_L1と、がオン状態開状態となっており、低電位側切替スイッチSW_Lが中間電位電源Vm側電圧可変となっている。したがって、この電圧印加期間E6は、電圧印加期間E4と同様の状態となっているので、フレア現像ローラ102には、図12eに示すように、中間電位電源Vmの電圧可変電圧から高電位側電源Vhの電圧を引いた電圧=Vm-Vhから、高電位側電流制限抵抗R_H1、高電位側トランジスタスイッチFET_H1、低電位側トランジスタスイッチFET_L2及び低電位側電流制限抵抗R_L2の電圧降下分を差し引いた電圧の二分の一{電圧降下分を無視すれば、Vm-Vh/2の電圧}が印加される。[5.7]第5実施形態の効果以上の説明のように、本第5実施形態によれば、所定のトナークラウド状態トナーホッピング状態を実現することができるとともに、電源電圧の交播時に印加電圧が中間電圧となる低電圧期間を設けているので、容量性負荷であるフレア現像ローラ102への印加電圧及びその印加時間を低減することができ、トナーの劣化を抑制することができる。さらに中間電位電源Vmの電圧を可変としているので、画像形成装置が置かれた環境条件温度及び湿度及び動作時間等の画像形成装置の状態により異なるトナークラウド状態トナーホッピング状態及びトナー劣化度をバランスよく制御することができ、画像形成品質の向上が図れる。[6]実施形態の変形例以上の説明においては、各低電圧期間において、一定の電圧としていたが、同極性であれば、複数段階の電圧を印加するように構成することも可能である。なお、上記実施の形態では、本発明の画像形成装置を、コピー機能、プリンタ機能、スキャナ機能およびファクシミリ機能のうち少なくとも2つの機能を有する複合機に適用した例を挙げて説明するが、複写機、プリンタ、ファクシミリ装置等の画像形成装置であればいずれにも適用することができる。以上、発明を実施するための形態について説明を行ったが、本発明は、この発明を実施するための形態で述べた実施の形態に限定されるものではない。本発明の主旨をそこなわない範囲で変更することが可能である。"