第1の主面と前記第1の主面に対向する第2の主面とを有する半導体基板と、前記第1の主面に形成された第1の半導体領域と、前記第1の主面に形成された複数のトレンチと、前記トレンチ内に充填された多結晶シリコン層からなるゲート電極と、前記トレンチに直交する方向に形成され、前記トレンチ間をつなぐ、多結晶シリコン層からなる橋渡し電極と、前記半導体基板の周縁に沿って形成され、前記ゲート電極及び前記橋渡し電極に接続される集電リング電極と、前記第1の主面に形成され、前記第1の半導体領域にコンタクトする第1の電極と、第1の金属層からなり、前記第1の電極に接続される第1の外部取り出し電極と、第2の金属層からなり、前記ゲート電極に接続される第2の外部取り出し電極とが、前記第1の主面上に並置された半導体装置であって、前記第1の外部取り出し電極は一体的に形成されており、前記橋渡し電極の表面の少なくとも一部が前記第2の金属層で構成された半導体装置。請求項1に記載の半導体装置であって、前記トレンチはストライプ状に形成されており、前記橋渡し電極は前記トレンチに対して直交するように設けられており、前記第1の外部取り出し電極は、括れ部を有し、前記括れ部に前記第2の外部取り出し電極が形成された半導体装置。請求項1または2に記載の半導体装置であって、前記トレンチのすべてが、前記半導体装置の端部を除く中間部の少なくとも一点で前記第2の金属層からなる前記第2の外部取り出し電極と交差し導通するように構成された半導体装置。請求項1または2に記載の半導体装置であって、前記第2の外部取り出し電極は、前記半導体装置の端部を除く中間部で、前記トレンチに平行な成分を有し、中継点を構成するように構成された半導体装置。請求項1乃至4のいずれか1項に記載の半導体装置であって、前記第1および第2の金属層は、同一の金属材料で構成された半導体装置。請求項5に記載の半導体装置であって、前記第2の外部取り出し電極は、前記トレンチに平行に形成された平行成分と、前記平行成分の先端で前記平行成分に直交する垂直成分とを備え、T字状電極を構成する半導体装置。請求項5または6に記載の半導体装置であって、前記第1の半導体領域はソース領域であり、前記第1の外部取り出し電極はソースパッドであり、前記第2の外部取り出し電極はゲートパッドである半導体装置。請求項1乃至7のいずれか1項に記載の半導体装置であって、前記第1の外部取り出し電極は、対称形をなすように形成された半導体装置。請求項1乃至8のいずれか1項に記載の半導体装置であって、前記第1の電極は、アルミニウムを主成分とする材料で構成された半導体装置。特許文献1においては、橋渡し電極が多結晶シリコンである場合、多結晶シリコンのシート抵抗が大きいためゲート抵抗を下げるのに限界があった。図17にゲート抵抗のフィンガー長依存性を示す。図中縦軸はゲート抵抗、横軸はフィンガー長μmである。図中実線aは橋渡し電極が多結晶シリコンの場合、実線bは橋渡し電極がアルミニウムの場合を示す。この図から明らかなように、橋渡し電極が多結晶シリコンの場合は、アルミニウムに比べシート抵抗が高く、橋渡し効果が少なくなりゲート抵抗が高くなっていることがわかる。このためゲート抵抗低減のためには、橋渡し電極としてはシート抵抗の低いアルミニウム層を用いるのが望ましいことがわかる。ただしアルミニウム層を橋渡し電極として用いた場合、図18a及びbに多結晶シリコン層及びアルミニウム層の平面図を示すように、アルミニウム層はソース電極35sとしても使用しているため、ソース電極が分断されることになる。このため、このソース電極が分断されたMOSFETを組み立てるためには、この分断されたソース電極のすべてを接続する必要があるため、組み立ての制約を受けるという問題がある。本発明は、前記実情に鑑みてなされたもので、トレンチゲートを有する半導体装置に関して、ソース抵抗の上昇を抑制しつつ、ゲートの配線抵抗の低減を図り、動作速度の高速化を目的とするものである。上記目的を解決するために、本発明は、第1の主面と前記第1の主面に対向する第2の主面とを有する半導体基板と、前記第1の主面に形成された第1の半導体領域と、前記第1の主面に形成された複数のトレンチと、前記トレンチ内に充填された多結晶シリコン層からなるゲート電極と、前記トレンチに直交する方向に形成され、前記トレンチ間をつなぐ、多結晶シリコン層からなる橋渡し電極と、前記半導体基板の周縁に沿って形成され、前記ゲート電極及び前記橋渡し電極に接続される集電リング電極と、前記第1の主面に形成され、前記第1の半導体領域にコンタクトする第1の電極と、第1の金属層からなり、前記第1の電極に接続される第1の外部取り出し電極と、第2の金属層からなり、前記ゲート電極に接続される第2の外部取り出し電極とが、前記第1の主面上に並置された半導体装置であって、前記第1の外部取り出し電極は一体的に形成されており、前記橋渡し電極の表面の少なくとも一部が前記第2の金属層で構成されたことを特徴とする。また本発明は、前記半導体装置であって、前記トレンチはストライプ状に形成されており、前記橋渡し電極は前記トレンチに対して直交するように設けられており、前記第1の外部取り出し電極は、括れ部を有し、前記括れ部に前記第2の外部取り出し電極が形成されたものを含む。また本発明は、前記半導体装置であって、前記トレンチのすべてが、前記半導体装置の端部を除く中間部の少なくとも一点で前記第2の金属層からなる前記第2の外部取り出し電極と交差し導通するように構成されたものを含む。また本発明は、前記半導体装置であって、前記第2の外部取り出し電極は、前記半導体装置の端部を除く中間部で、前記トレンチに平行な成分を有し、中継点を構成するように構成されたものを含む。また本発明は、前記半導体装置であって、前記第1および第2の金属層は、同一の金属材料で構成されたものを含む。また本発明は、前記半導体装置であって、前記第2の外部取り出し電極は、前記トレンチに平行に形成された平行成分と、前記平行成分の先端で前記平行成分に直交する垂直成分とを備え、T字状電極を構成するものを含む。また本発明は、前記半導体装置であって、前記第1の半導体領域はソース領域であり、前記第1の外部取り出し電極はソースパッドであり、前記第2の外部取り出し電極はゲートパッドであるものを含む。また本発明は、前記半導体装置であって、前記第1の外部取り出し電極は、対称形をなすように形成されたものを含む。また本発明は、前記半導体装置であって、前記第1の電極は、アルミニウムを主成分とする材料で構成される。以上のように、本発明の半導体装置によれば、橋渡し電極の少なくとも一部が第2の金属層で構成されているため、トレンチゲートの引き出し抵抗の低減をはかることができる。また、第1の電極に接続された第1の外部取り出し電極も分断されることなく一体的に形成されているため、低抵抗である。又第1の外部取り出し電極と、連結導体すなわち連結導体の接続も容易であり、第1の電極の外部取り出し抵抗を低減しつつ、ゲート電極の外部取り出し抵抗ゲート抵抗の低減をはかることができる。以下本発明の実施の形態について、図面を参照しながら説明する。実施の形態1図1aは、本発明の実施の形態1における半導体装置表面の多結晶シリコン層のレイアウトを示す図、図1bは同半導体装置表面の第1および第2の金属層であるアルミニウム層のレイアウトを示す図である。図1cは第2の金属層のみを示す図である。図2は図1bのA-A断面図である。図3は、この半導体装置の実装構造を示す図である。図4は図3のB-B断面図である。図5は本実施の形態1における連結導体を示す図、図6は同連結導体の切断前の状態を示す図である。この半導体装置は、ストライプ状のトレンチTに対して直交するように橋渡し電極33Bが設けられたトレンチMOSFETを構成するものであり、第1の外部取り出し電極を構成するソースパッド36は一体的に形成されており、このソース電極35sは、括れ部kを有し、括れ部kに第2の外部取り出し電極としてのゲートパッド35gが伸張して形成され、この橋渡し電極33Bの表面の少なくとも一部がソース電極35sと同一の金属層であるアルミニウム層で構成されたことを特徴とする。つまり橋渡し電極33Bの表面にアルミニウム層からなるゲートパッド35gの伸張部であるゲート集電電極35Tが積層されている。そしてトレンチのすべてが、このトレンチMOSFETチップの端部を除く中間部の少なくとも一点でゲートパッド35gを構成する第2の外部取り出し電極と交差しており、ゲート電極33gのうち第2の外部取出し電極すなわち第2の金属層から露呈する領域の長さFcがフィンガー長F0の3倍を超えないようになっており、ゲート集電電極35Tあるいはゲートパッド35gとの距離を低減し、ゲート抵抗の低減をはかるものである。ここでフィンガー長とは橋渡し電極33B間のゲート電極長をいうものとする。又ソースパッド35sはほぼ対称となるように形成されている。本実施の形態では、ゲート集電電極35T間のフィンガー長Fc、すなわち、多結晶シリコン層単層の橋渡し電極33Bの最大長さFcmaxは1.37mmとなっている。ここでゲート電極33g間のフィンガー長は0.45mmである。すなわちこの半導体装置は、この半導体基板の第1の主面S1に形成された複数のトレンチTと、このトレンチT内に充填された多結晶シリコン層からなるゲート電極33と、このトレンチT間をつなぐようにトレンチTに直交する方向に形成され、トレンチT間をつなぐ多結晶シリコン層からなる橋渡し電極33Bと、半導体基板の周縁に沿って形成され、ゲート電極33及び橋渡し電極33Bに接続される集電リング電極gl多結晶シリコン層からなる下地層33glとアルミウム層からなる集電層35glと、この第1の主面S1に形成され、第1の半導体領域としてのソース領域32sにコンタクトする第1の電極としてのアルミニウム製のソース電極35sとを具備している。また、第1の電極としてのソース電極35sに接続されるソースパッド36と、第2の外部取り出し電極としてのゲートパッドとが、第1の主面S1上に並置されている。そして橋渡し電極33Bの少なくとも一部が第2の金属層で構成され、トレンチTのすべてが、少なくとも一点で第2の金属層と交差し導通するように構成されている。ここでは第1の金属層および第2の金属層は同一の金属層で構成されており、ここではアルミニウム層である。次にこの半導体装置の実装構造について説明する。この半導体装置においては、図4に実装状態を示すように、このトレンチMOSFETは、リードフレーム30のリード端子30Rの一端に連結導体15を介して電気的に接続されている。図5aにこの連結導体の上面図、図5bに断面図を示す。この連結導体は、銅Cu箔からなる板状体で構成され、本体部15Mと、リード端子30Rに当接し、リード端子30Rに接続されるリード接続部15Rと、トレンチMOSFETチップのソースパッドに当接するフィンガー部15Fと、フィンガー部15Fの先端を空間部で一体化する連結部15Bとで構成されている。このトレンチMOSFETは、リードフレーム30の島状電極である半導体素子搭載部30sの上に形成されている。そして、連結導体15のフィンガー部15Fがソースパッド36に融着され、リード接続部15Rがリードフレーム30のリード端子30端子Rの一端に電気的に接続されている。ゲートパッド35gは、ボンディングワイヤ16によってリード端子30Pに接続されている。なお、トレンチMOSFETと半導体素子搭載部30sは、半田層を介して電気的に接続されている。そしてエポキシ樹脂からなる封止樹脂で封止されパッケージ20を構成している。なお封止樹脂は本来不透明であるため、実際には内部は見えていないが、この例では、説明のために内部が見えるようにしている。図6は装着前の連結導体を示す図であり、多数の連結導体が長手方向に帯状に連結されている。この連結導体の製造に際しては、銅板などの板状体を打ち抜き加工することにより形成した後、リードおよび半導体基板の接続部に融着し、折り曲げ加工を行い、切断する。このように連結導体材料は、連続形態で形成されているため、実装に際しても作業性が良好で信頼性の高いものとなっている。この連結部15Bが存在することで、連続的に位置ずれのない連結導体を形成することが可能となる。ここでソース電極35sはアルミニウムで構成されているため、リード端子30Rと超音波接続によって電気的に接続することができる。この連結導体15は、高い伝導率と熱伝導性の機能と、電気的な接続を簡便にする機能の2つの機能を有す。したがって、このトレンチMOSFETが動作する時のパッケージの占めるオン抵抗を低減でき、また、トレンチMOSFETで発生する熱を効率良く外部に放出することが出来る。また、連結導体を銅に代えてアルミニウムとすることにより、連結導体15でソース電極35sとリード接続部15Rとを電気的に接続する際、超音波接合により容易に接合可能であるため、半田接合を用いる場合に比べて、工法を簡素化することができる。このトレンチMOSFETは、ゲート幅が5mであるとき、ゲート抵抗は2.0Ω、オン抵抗は3.7mΩであった。このように本実施の形態のトレンチMOSFETによれば、オン抵抗を低く維持しつつゲート抵抗の低減を図ることができる。ここでソース配線抵抗は0.3mΩ、デバイス抵抗は3mΩ、連結導体の抵抗は0.4mΩであった。本実施の形態によれば、ソース電極を構成する第1の外部取り出し電極と、ゲート電極に接続される第2の外部取り出し電極とが、第1の主面S1上に並置された半導体装置であって、第1の外部取り出し電極であるソースパッドは一体的に形成されており、橋渡し電極の表面の少なくとも一部が第2の金属層で構成されているため、ゲート集電電極によりフィンガー長が、どの部分でも従来例に比べて、短くなっており、ゲート抵抗の低減を図ることができる。従って高速化を図ることが可能となる。また、ソースパッドは、括れ部を有し、この括れ部に第2の外部取り出し電極であるゲート集電電極が形成されているため、最大限にゲート取出し抵抗を低減することができる。さらにまた、ここでリードと半導体チップとの接続に用いられる連結導体は、外部接続用のリードに接続される本体部15Mと、本体部15Mに連接され、複数の領域に分割され、それぞれが半導体基板の電極パッドに接続されるフィンガー部15Fと、フィンガー部15Fの先端に接続され、フィンガー部15Fの先端を一体化する連結部15Bとを備えているため、ソースパッドが複数の領域に分割されていたり、あるいは変形領域をなしていたりする場合にも、良好に電気的および物理的接触を達成することが可能となる。また本発明は、連結導体を、連続的に、縦方向に連結した条材として用いるようにすれば、実装作業性が容易となる。なお前記実施の形態では、連結導体は銅箔で構成したが、銅箔に限定されるものではない。例えば、この連結導体は、2層構造で構成され厚さ0.1mm程度の銅板に、厚さ0.05mm程度のアルミニウム箔を接合し、所望の形状に切断して形成される。アルミニウムは超音波接合が容易であり、加工性も良好である。銅は導電性が高く、機械的強度も高いという特徴を有する。また、この連結導体としては、第1の導体としての銅板に、スパッタリングやCVD法などを用いた薄膜形成によって第2の導体としてのアルミニウム薄膜を形成してもよいしまた、めっき法を用いてもよい。以上、本発明の実施の形態1に係る半導体装置について説明したが、本発明は、この実施の形態に限定されるものではない。例えば、前記実施の形態1において、第1および第2の金属層としてはアルミニウム層を用いたが、アルミニウムを主成分とする金属、銀、金、ニッケル、チタンなどの金属を用いてもよい。第1および第2の金属層としては、融点が低く超音波接合が容易であるものが望ましいが、リード端子30Rあるいはソース電極35sとの密着性の良好な材料であれば、必ずしも同一材料でなくてもよい。また、必要に応じて半田を介在させるようにしてもよい。また前記実施の形態では、連結導体は直線状で段差をなすように折り曲げて構成したが、湾曲形状をなすように構成してもよい。例えば半導体素子搭載部30sがリード端子30Rの端面よりも低い位置に配置され、接続すべき素子電極とリードフレームのリードの高さが同一である場合には、接続導体は湾曲面を構成せず、平坦面であってもよい。実施の形態2図7aは、本発明の実施の形態2における半導体装置表面の多結晶シリコン層のレイアウトを示す図、図7bは同半導体装置表面の第1および第2の金属層であるアルミニウム層のレイアウトを示す図である。図7cは第2の金属層のみを示す図である。この半導体装置は、図7cに示すように、ゲート集電電極35Tの先端がこの半導体装置の端部を除く中間部で、トレンチTと平行な成分を有し、中継点を構成するように構成される。すなわち、第2の外部取り出し電極であるゲート集電電極35Tは、トレンチに平行に形成された平行成分と、前記平行成分の先端で前記平行成分に直交する垂直成分とを備え、T字状電極を構成する。またこの半導体装置は、前記実施の形態1と同様、ストライプ状のトレンチTに対して直交するように橋渡し電極33Bが設けられたトレンチMOSFETを構成するものであり、第1の外部取り出し電極を構成するソースパッド36は一体的に形成されており、ソース電極35sは、括れ部kを有し括れ部kに第2の外部取り出し電極としてのゲートパッド35gが伸張して形成され、この橋渡し電極の表面の少なくとも一部がソース電極35sと同一の金属層であるアルミニウム層で構成される。図7cからも明らかなように、本実施の形態によればゲート集電電極35Tが、ゲートパッドを除いて、チップの上下左右対称に形成されており、ゲート集電電極間のフィンガー長Fc、すなわち、多結晶シリコン層単層の橋渡し電極33Bの最大長さFcmaxは1.83mmとなっている。ここでもゲート電極33g間のフィンガー長F0は0.45mmである。このトレンチMOSFETは、ゲート幅が5mであるとき、ゲート抵抗は1.5Ω、オン抵抗は3.5mΩであった。このように本実施の形態のトレンチMOSFETによれば、オン抵抗を低く維持しつつゲート抵抗の低減を図ることができる。ここでソース配線抵抗は0.1mΩ、デバイス抵抗は3mΩ、連結導体の抵抗は0.4mΩであった。他の構成については前記実施の形態と同様であるため、ここでは説明を省略する。実装に際しても、前記実施の形態1と同様である。上記構成によれば、取り出し抵抗の低減を図ることができ、高速で信頼性の高い半導体装置を提供することが可能となる。実施の形態3図8aは、本発明の実施の形態3における半導体装置表面の多結晶シリコン層のレイアウトを示す図、図8bは同半導体装置表面の第1および第2の金属層であるアルミニウム層のレイアウトを示す図である。図8cは第2の金属層のみを示す図である。この半導体装置は、図8cに示すように、ゲート集電電極35Tは基本的に前記実施の形態1と同様、トレンチのすべてが、前記半導体装置の端部を除く中間部の少なくとも一点でゲート集電電極と交差し導通するように構成されており、かつ前記実施の形態2と同様、前記ゲート集電電極35Tの先端がこの半導体装置の端部を除く中間部で、トレンチと平行な成分を有し、中継点を構成するように構成される。すなわち、第2の外部取り出し電極は、前記トレンチに平行に形成された平行成分と、前記平行成分の先端で前記平行成分に直交する垂直成分とを備え、T字状電極を構成する。ここでもソースパッドが括れ部kを有し、この括れ部kにゲート集電電極が伸張するように構成される。他部については前記実施の形態1および2と同様でありここでは説明を省略する。このようにして、本実施の形態によればゲート集電電極35Tが、ほぼ点対称に形成されており、ゲート集電電極間のフィンガー長Fc、すなわち、多結晶シリコン層単層の橋渡し電極33Bの最大長さFcmaxは1.37mmとなっている。ここでもゲート電極33g間のフィンガー長F0は0.45mmである。このトレンチMOSFETは、ゲート幅が5mであるとき、ゲート抵抗は1.2Ω、オン抵抗は3.6mΩであった。このように本実施の形態のトレンチMOSFETによれば、オン抵抗を低く維持しつつゲート抵抗の低減を図ることができる。ここでソース配線抵抗は0.2mΩ、デバイス抵抗は3mΩ、連結導体の抵抗は0.4mΩであった。他の構成については前記実施の形態と同様であるため、ここでは説明を省略する。実装に際しても、前記実施の形態1と同様である。このようにゲート集電電極として、中継点を形成することで、ソース抵抗の増大を抑制しつつ、より集電性を高めゲート取出し抵抗を低減することが可能となる。実施の形態4図9aは、本発明の実施の形態4における半導体装置表面の多結晶シリコン層のレイアウトを示す図、図9bは同半導体装置表面の第1および第2の金属層であるアルミニウム層のレイアウトを示す図である。図9cは第2の金属層のみを示す図である。この半導体装置は、図9cに示すように、ゲート集電電極35Tはゲート電極33gと直交する成分のみであり、ソース電極35sの括れ部kを極力小さく抑えたものである。すなわち、第2の外部取り出し電極は、前記トレンチに平行に形成された平行成分と、前記平行成分の先端で前記平行成分に直交する垂直成分とを備え、T字状電極を構成する。ここでもソースパッドが括れ部kを有し、この括れ部kにゲート集電電極35Tが伸張するように構成される。このようにして、本実施の形態によればゲート集電電極35Tが、ゲートパッドを除いてほぼ上下左右対称に形成されており、ゲート集電電極間のフィンガー長Fc、すなわち、多結晶シリコン層単層の橋渡し電極33Bの最大長さFcmaxは1.83mmとなっている。ここでもゲート電極33g間のフィンガー長Foは0.45mmである。このトレンチMOSFETは、ゲート幅が5mであるとき、ゲート抵抗は3.5Ω、オン抵抗は3.5mΩであった。このように本実施の形態のトレンチMOSFETによれば、オン抵抗を低く維持しつつ、若干ではあるがゲート抵抗の低減を図ることができる。ここでソース配線抵抗は0.1mΩ、デバイス抵抗は3mΩ、連結導体の抵抗は0.4mΩであった。他の構成については前記実施の形態と同様であるため、ここでは説明を省略する。実装に際しても、前記実施の形態1と同様である。このように上記構成によれば、ゲート集電電極として、フィンガーに平行な成分と垂直な成分とを有するT字状の中継点を形成することで、ソース抵抗の増大を抑制しつつ、より集電性を高めゲート取出し抵抗を低減することが可能となる。次にこの半導体装置の実装構造の変形例について説明する。この半導体装置においては、図10に実装状態を示すように、このトレンチMOSFETは、リードフレーム30のリード端子30Rの一端に連結導体15を介して電気的に接続されている。図11aにこの連結導体の上面図、図11bに断面図を示す。図12は連結導体15を含む半導体チップの断面を示す図である。この連結導体は、図5および図6aおよびbに示した、前記実施の形態1の連結導体に比べ、フィンガー部15Fの先端を空間部で一体化する連結部15Bが無く、フィンガー部15Fの先端が自由状態となっている点で実施の形態1と異なるのみであり、他については適宜変形可能である。すなわち、この連結導体は銅Cu箔からなる板状体で構成され、本体部15Mと、リード端子30Rに当接し、リード端子30Rに接続されるリード接続部15Rと、トレンチMOSFETチップのソースパッドに当接するフィンガー部15Fとで構成されている。このトレンチMOSFETは、リードフレーム30の島状電極である半導体素子搭載部30sの上に形成されている。そして、連結導体15のフィンガー部15Fがソースパッド36に融着され、リード接続部15Rがリードフレーム30のリード端子30Rの一端に電気的に接続されている。ゲートパッド35gは、ボンディングワイヤ16によってリード端子30Pに接続されている。なお、トレンチMOSFETと半導体素子搭載部30sは、半田層を介して電気的に接続されている。そしてエポキシ樹脂からなる封止樹脂で封止されパッケージ20を構成している。なお封止樹脂は本来不透明であるため、実際には内部は見えていないが、この例においても、説明のために内部が見えるようにしている。この構成によれば、連結導体の剛性が低いため、接合工程において若干作業性が低下するが、本実施の形態においても前記実施の形態1と同様の効果を奏功する。本実施の形態においても、例えば、ソース電極35sはアルミニウムで構成されているため、リード端子30Rと半田接続によって電気的に接続することができる。ここではニッケル層からなるソースパッド36を介して半田接続される。この連結導体15は、高い伝導率と熱伝導性の機能と、電気的な接続を簡便にする機能の2つの機能を有す。したがって、このトレンチMOSFETが動作する時のパッケージの占めるオン抵抗を低減でき、また、トレンチMOSFETで発生する熱を効率良く外部に放出することが出来る。また、連結導体15でソースパッド35sとリード接続部15Rとを電気的に接続する際、連結導体15を銅に代えてアルミニウムリボンを用いることにより、超音波接合により容易に接合可能であるため、半田接合を用いる場合に比べて、工法を簡素化することができる。なお、半導体チップについては前記実施の形態1乃至4のいずれを用いてもよい。又、実装に際しては図16に示した従来例の半導体装置で用いた連結導体を用いても良いことはいうまでもない。又、前記実施の形態では縦型トレンチMOSFETについて説明したが、IGBTなどトレンチゲートを有する縦型の半導体装置であれば適用可能である。