"チップ部品がワイヤボンディングにより実装される回路基板であって、複数の絶縁体層が積層されてなる基板本体であって、前記チップ部品が実装される実装領域が設けられている実装面を有している基板本体と、前記絶縁体層と共に積層されている内部導体層と、前記実装面に設けられ、かつ、前記チップ部品との接続に用いられるワイヤが接続される接続導体と、を備えており、前記接続導体は、前記実装面の法線方向から平面視したときに、第1の領域及び該第1の領域よりも前記実装領域から離れている第2の領域を有しており、前記第1の領域が重なっている前記内部導体層の数は、前記第2の領域が重なっている前記内部導体層の数よりも多いこと、を特徴とする回路基板。前記第1の領域と前記第2の領域との境界における法線は、前記実装面の法線よりも前記実装領域の反対側に傾いていること、を特徴とする請求項1に記載の回路基板。前記接続導体は、前記実装領域を囲むように複数設けられていること、を特徴とする請求項1又は請求項2のいずれかに記載の回路基板。前記接続導体は、前記実装面上に設けられている導体層であること、を特徴とする請求項1ないし請求項3のいずれかに記載の回路基板。前記回路基板は、前記絶縁体層を貫通し、かつ、前記導体層に接続されているビアホール導体を、更に備えており、前記ビアホール導体は、積層方向から平面視したときに、前記第1の領域及び前記第2の領域にまたがっていること、を特徴とする請求項4に記載の回路基板。前記接続導体は、一端が前記実装面から露出しているビアホール導体であること、を特徴とする請求項1ないし請求項3のいずれかに記載の回路基板。請求項1に記載の回路基板と、前記実装領域に実装されているチップ部品と、前記接続導体と前記チップ部品とを接続するワイヤと、を備えていること、を特徴とする回路モジュール。チップ部品がワイヤボンディングにより実装される回路基板の製造方法であって、複数の絶縁体層を準備する第1の工程と、前記絶縁体層上に内部導体層を形成する第2の工程と、前記チップ部品との接続に用いられるワイヤが接続される接続導体を前記絶縁体層に形成する第3の工程と、前記接続導体が形成された前記絶縁体層が前記複数の絶縁体層において積層方向の端に位置するように前記複数の絶縁体層を積層及び圧着して基板本体を得る第4の工程と、を備えており、前記接続導体が形成された前記絶縁体層の主面は、前記チップ部品が実装される実装領域が設けられた実装面であり、前記接続導体は、前記実装面の法線方向から平面視したときに、第1の領域及び該第1の領域よりも前記実装領域から離れている第2の領域を有しており、前記第4の工程では、前記第1の領域が重なっている前記内部導体層の数が、前記第2の領域が重なっている前記内部導体層の数よりも多くなるように、前記複数の絶縁体層を積層すること、を特徴とする回路基板の製造方法。前記第4の工程後において、前記第1の領域と前記第2の領域との境界における法線は、前記実装面の法線よりも前記実装領域の反対側に傾いていること、を特徴とする請求項8に記載の回路基板の製造方法。前記第3の工程では、前記実装領域を囲むように複数の前記接続導体を形成すること、を特徴とする請求項8又は請求項9のいずれかに記載の回路基板の製造方法。前記第3の工程において形成される前記接続導体は、前記実装面上に設けられている導体層であること、を特徴とする請求項8ないし請求項10のいずれかに記載の回路基板の製造方法。前記回路基板の製造方法は、前記接続導体に接続されるビアホール導体を、該接続導体が設けられている前記絶縁体層に形成する第5の工程を、更に備えており、前記ビアホール導体は、積層方向から平面視したときに、前記第1の領域及び前記第2の領域にまたがっていること、を特徴とする請求項11に記載の回路基板の製造方法。前記第3の工程において形成される前記接続導体は、一端が前記実装面から露出しているビアホール導体であること、を特徴とする請求項8ないし請求項10のいずれかに記載の回路基板の製造方法。チップ部品がワイヤボンディングにより実装される回路基板の製造方法であって、複数の第1の絶縁体層及び所定位置に空洞が形成されている第2の絶縁体層を準備する第1の工程と、前記チップ部品との接続に用いられるワイヤが接続される接続導体を前記第1の絶縁体層に形成する第2の工程と、前記接続導体が前記第2の絶縁体層に覆われるように前記複数の第1の絶縁体層及び前記第2の絶縁体層を積層及び圧着して基板本体を得る第3の工程と、前記第2の絶縁体層を除去する第4の工程と、を備えており、前記接続導体が形成された前記第1の絶縁体層の主面は、前記チップ部品が実装される実装領域が設けられた実装面であり、前記接続導体は、前記実装面の法線方向から平面視したときに、第1の領域及び該第1の領域よりも前記実装領域から離れている第2の領域を有しており、前記第3の工程では、前記第1の領域と前記空洞とが重なるように、前記複数の第1の絶縁体層及び前記第2の絶縁体層を積層すること、を特徴とする回路基板の製造方法。前記第3の工程後において、前記第1の領域と前記第2の領域との境界における法線は、前記実装面の法線よりも前記実装領域の反対側に傾いていること、を特徴とする請求項14に記載の回路基板の製造方法。前記第2の工程では、前記実装領域を囲むように複数の前記接続導体を形成すること、を特徴とする請求項14又は請求項15のいずれかに記載の回路基板の製造方法。前記第2の工程において形成される前記接続導体は、前記実装面上に設けられている導体層であること、を特徴とする請求項14ないし請求項16のいずれかに記載の回路基板の製造方法。前記回路基板の製造方法は、前記接続導体に接続されるビアホール導体を、前記接続導体が設けられている前記絶縁体層に形成する第5の工程を、更に備えており、前記ビアホール導体は、積層方向から平面視したときに、前記第1の領域及び前記第2の領域にまたがっていること、を特徴とする請求項17に記載の回路基板の製造方法。前記第2の工程において形成される前記接続導体は、一端が前記実装面から露出しているビアホール導体であること、を特徴とする請求項14ないし請求項16のいずれかに記載の回路基板の製造方法。そこで、本発明の目的は、ワイヤボンディングにおいて接続不良が発生することを抑制できる回路基板、回路モジュール及び回路基板の製造方法を提供することである。本発明の第1の形態に係る回路基板は、チップ部品がワイヤボンディングにより実装される回路基板であって、複数の絶縁体層が積層されてなる基板本体であって、前記チップ部品が実装される実装領域が設けられている実装面を有している基板本体と、前記絶縁体層と共に積層されている内部導体層と、前記実装面に設けられ、かつ、前記チップ部品との接続に用いられるワイヤが接続される接続導体と、を備えており、前記接続導体は、前記実装面の法線方向から平面視したときに、第1の領域及び該第1の領域よりも前記実装領域から離れている第2の領域を有しており、前記第1の領域が重なっている前記内部導体層の数は、前記第2の領域が重なっている前記内部導体層の数よりも多いこと、を特徴とする。本発明の第1の形態に係る回路モジュールは、前記回路基板と、前記実装領域に実装されているチップ部品と、前記接続導体と前記チップ部品とを接続するワイヤと、を備えていること、を特徴とする。本発明の第1の形態に係る回路基板の製造方法は、チップ部品がワイヤボンディングにより実装される回路基板の製造方法であって、複数の絶縁体層を準備する第1の工程と、前記絶縁体層上に内部導体層を形成する第2の工程と、前記チップ部品との接続に用いられるワイヤが接続される接続導体を前記絶縁体層に形成する第3の工程と、前記接続導体が形成された前記絶縁体層が前記複数の絶縁体層において積層方向の端に位置するように前記複数の絶縁体層を積層及び圧着して基板本体を得る第4の工程と、を備えており、前記接続導体が形成された前記絶縁体層の主面は、前記チップ部品が実装される実装領域が設けられた実装面であり、前記接続導体は、前記実装面の法線方向から平面視したときに、第1の領域及び該第1の領域よりも前記実装領域から離れている第2の領域を有しており、前記第4の工程では、前記第1の領域が重なっている前記内部導体層の数が、前記第2の領域が重なっている前記内部導体層の数よりも多くなるように、前記複数の絶縁体層を積層すること、を特徴とする。本発明の第2の形態に係る回路基板の製造方法は、チップ部品がワイヤボンディングにより実装される回路基板の製造方法であって、複数の第1の絶縁体層及び所定位置に空洞が形成されている第2の絶縁体層を準備する第1の工程と、前記チップ部品との接続に用いられるワイヤが接続される接続導体を前記第1の絶縁体層に形成する第2の工程と、前記接続導体が前記第2の絶縁体層に覆われるように前記複数の第1の絶縁体層及び前記第2の絶縁体層を積層及び圧着して基板本体を得る第3の工程と、前記第2の絶縁体層を除去する第4の工程と、を備えており、前記接続導体が形成された前記第1の絶縁体層の主面は、前記チップ部品が実装される実装領域が設けられた実装面であり、前記接続導体は、前記実装面の法線方向から平面視したときに、第1の領域及び該第1の領域よりも前記実装領域から離れている第2の領域を有しており、前記第3の工程では、前記第1の領域と前記空洞とが重なるように、前記複数の第1の絶縁体層及び前記第2の絶縁体層を積層すること、を特徴とする。本発明によれば、ワイヤボンディングにおいて接続不良が発生することを抑制できる。以下に、本発明の実施形態に係る回路基板、回路モジュール及び回路基板の製造方法について説明する。第1の実施形態回路基板及び回路モジュールの構成以下に、第1の実施形態に係る回路基板及び回路モジュールの構成について図面を参照しながら説明する。図1は、第1の実施形態に係る回路モジュール10の断面構造図である。図2は、回路モジュール10を平面視した図である。図3は、図1の領域Bの拡大図である。回路モジュール10は、図1に示すように、回路基板12、半導体素子チップ部品14及びワイヤWを備えている。回路モジュール10では、半導体素子14がワイヤボンディングにより回路基板12に実装されている。回路基板12は、基板本体13、ランド電極16、内部導体層18,20及びビアホール導体Vを備えている。基板本体13は、複数の絶縁体層3030a~30eが積層されて構成された長方形状の積層体であり、いわゆるLTCCLowTemperatureCo-firedCeramics基板である。以下では、基板本体13の積層方向をz軸方向と定義する。また、図2に示すように、基板本体13をz軸方向から平面視したときに、長辺が延在している方向をx軸方向と定義し、短辺が延在している方向をy軸方向と定義する。基板本体13は、図1及び図2に示すように、実装面S1を有している。実装面S1は、基板本体13のz軸方向の正方向側の主面であり、実装領域A0を有している。実装領域A0は、図2に示すように、実装面S1に規定されており、半導体素子14が実装される長方形状のエリアである。内部導体層18,20は、絶縁体層30と共に積層されており、基板本体13内に内蔵されている。内部導体層18,20は、基板本体13内において、配線、コンデンサ導体、グランド導体、インダクタ等として機能している。ランド電極16は、実装面S1上に設けられており、半導体素子14との接続に用いられるワイヤWが接続される導体層である。より詳細には、ランド電極16は、図2に示すように、z軸方向の正方向側から平面視したときに、長方形状をなしており、実装領域A0を囲むように複数設けられている。なお、実装面S1上には、ランド電極16以外にもランド電極や配線が設けられているが、図1及び図2ではこれらは省略されている。ビアホール導体Vは、絶縁体層30aをz軸方向に貫通している層間接続導体である。ビアホール導体Vのz軸方向の正方向側の端部は、ランド電極16に接続されている。ビアホール導体Vのz軸方向の負方向側の端部は、内部導体層20の内のz軸方向の最も正方向側に設けられている内部導体層20に接続されている。なお、基板本体13内にはビアホール導体V以外にもビアホール導体が設けられているが、図1ないし図3では省略されている。半導体素子14は、実装面S1の実装領域A0に実装されており、長方形状の板状をなすチップ部品である。半導体素子14は、導電性接着剤等により実装領域A0に固定されている。また、半導体素子14のz軸方向の正方向側の主面には、該主面の外縁に沿って並ぶように複数の外部電極15が設けられている。ワイヤWは、回路基板12と半導体素子14とを接続する配線である。より詳細には、ワイヤWの一端は、回路基板12のランド電極16に接続されている。ワイヤWの他端は、半導体素子14の外部電極15に接続されている。ところで、回路モジュール10は、ワイヤボンディングにおいて接続不良が発生することを低減するための構成を有している。以下に、かかる構成について説明する。ランド電極16は、図2及び図3に示すように、領域A1,A2を有している。領域A1は、ランド電極16の中心対角線の交点を通過する直線であって、ランド電極16と最も近い実装領域A0の辺と平行な直線よりも実装領域A0に近い領域である。領域A2は、ランド電極16の中心対角線の交点を通過する直線であって、ランド電極16と最も近い実装領域A0の辺と平行な直線よりも実装領域A0に遠い領域である。よって、領域A2は、領域A1よりも実装領域A0から離れている。なお、領域A1と領域A2との境界ランド電極16の中心対角線の交点を通過する直線であって、ランド電極16と最も近い実装領域A0の辺と平行な直線は、一例である。したがって、該境界は、ランド電極16の中心対角線の交点を通過する直線であって、ランド電極16と最も近い実装領域A0の辺と平行な直線よりも実装領域A0の近くにあってもよいし、実装領域A0の後奥にあってもよい。また、内部導体層20は、図1に示すように、ランド電極16のz軸方向の負方向側において、z軸方向に一列に並ぶように配置されている。そして、図1及び図3に示すように、z軸方向から平面視したときに、領域A1が重なっている内部導体層20の数は、領域A2が重なっている内部導体層20の数よりも多い。また、ビアホール導体Vは、ランド電極16に接続され、そのz軸方向の正方向側の端部がランド電極16に覆われるように配置されている。そのため、ビアホール導体Vのz軸方向の正方向側の端部は、領域A1及び領域A2にまたがっている。よって、図1に示すように、ビアホール導体Vの領域A1内に位置している部分が重なっている内部導体層20の数は、ビアホール導体Vの領域A2内に位置している部分が重なっている内部導体層20の数よりも多い。以上のように、内部導体層20が、領域A1が重なっている内部導体層20の数が領域A2が重なっている内部導体層20の数よりも多いことによって、図3に示すように、ビアホール導体V及びランド電極16が傾く。より詳細には、領域A1における基板本体13のz軸方向の厚みは、領域A2における基板本体13のz軸方向の厚みよりも、内部導体層20の数の差分の厚みの分だけ大きい。そのため、後述するように、回路基板12の圧着時に、ビアホール導体Vのz軸方向の正方向側の上面及びランド電極16は、領域A1から領域A2にすなわち、x軸方向の正方向側に進むにしたがって、z軸方向の負方向側に進むように傾斜する。すなわち、領域A1と領域A2との境界における法線L2は、図3に示すように、実装面S1の法線L1よりも実装領域A0の反対側に傾いている。そして、ワイヤWは、図3に示すように、領域A1と領域A2との境界近傍に接続されている。回路基板の製造方法次に、回路基板12の製造方法について図面を参照しながら説明する。図4及び図5は、回路基板12の製造時の工程断面図である。なお、図4及び図5では、1つの回路基板12に着目して図が記載されているが、実際には、大判のセラミックグリーンシートを積層してマザー回路基板を作成し、マザー回路基板を個別の回路基板12にカットする。まず、図4aに示すように、絶縁体層30a~30eとなるべきセラミックグリーンシート130a~130eを準備する。セラミックグリーンシート130a~130eは、Ba、Al、Siを含有する材料である。セラミックグリーンシート130a~130eの焼成温度は、例えば、950°C程度である。セラミックグリーンシート130a~130eのz軸方向の正方向側の面以下では、表面と称すにはフィルム134a~134eが設けられている。また、セラミックグリーンシート130a~130eのz軸方向の負方向側の面を裏面と称す。次に、セラミックグリーンシート130にビアホール導体V、内部導体層18,20を形成する。これらの形成工程は、セラミックグリーンシート130a~130eにおいて共通であるので、以下では、セラミックグリーンシート130aにおける形成工程を例にとって説明する。次に、図4bに示すように、フィルム134a及びセラミックグリーンシート130aにz軸方向の正方向側からビームを照射して、ビアホールHを形成する。ビアホールHは、ビアホール導体Vが形成されるべき位置に形成される。よって、実装領域A0を囲むように複数のビアホールHを形成する。ここで、ビームはセラミックグリーンシート130の表面側から照射されるので、ビアホールHはz軸方向の負方向側にいくにしたがって径が小さくなる円錐台形状をなしている。次に、図4cに示すように、ビアホールHに対して、Ag、Cu又はこれらの合金を含有する導電性ペーストを充填し、ビアホール導体Vを形成する。これにより、実装領域A0を囲むように複数のビアホール導体Vが形成される。次に、図4dに示すように、スクリーン印刷法によって、Ag、Cu又はこれらの合金を含有する導電性ペーストを塗布して、セラミックグリーンシート130aの裏面上に内部導体層1820を形成する。次に、図5に示すように、セラミックグリーンシート132a,130a~130e,132bをz軸方向の正方向側から負方向側へとこの順に並ぶように積層及び圧着し、マザー基板本体113を得る。セラミックグリーンシート132a,132bは、拘束層と呼ばれるアルミナのシートである。なお、セラミックグリーンシート130aの拘束層132aと接する面側の下地電極116は、積層圧着において、フィルム転写あるいは拘束層132aを介した転写によって形成される。セラミックグリーンシート130a~130eの焼成温度は、例えば、1200°Cである。ここで、マザー基板本体113の形成の際には、以下の2点の条件を満たすように積層が行われる。1点目の条件は、下地電極116が形成されたセラミックグリーンシート130aが複数のセラミックグリーンシート130a~130eにおいてz軸方向の正方向側の端に位置するようにセラミックグリーンシート130,132を積層及び圧着することである。2点目の条件は、領域A1が重なっている内部導体層20の数が、領域A2が重なっている内部導体層20の数よりも多くなるように、セラミックグリーンシート130a~130eを積層することである。以上の2点の条件を満たすように、セラミックグリーンシート130,132を積層することによって、圧着時に、領域A1におけるマザー基板本体113のz軸方向の厚みは、領域A2におけるマザー基板本体113のz軸方向の厚みよりも、内部導体層20の厚みの分だけ大きくなる。これにより、ビアホール導体Vのz軸方向の正方向側の上面及びランド電極16は、x軸方向の正方向側に進むにしたがって、z軸方向の負方向側に進むように傾斜する。すなわち、領域A1と領域A2との境界における法線L2は、図3に示すように、実装面S1の法線L1よりも実装領域A0の反対側に傾く。次に、未焼成のマザー基板本体113を焼成する。例えば、窒素雰囲気中において、970°Cの焼成温度で1000分間にわたって焼成を行う。このとき、セラミックグリーンシート132a,132bは、焼成されない。そのため、セラミックグリーンシート130の焼成時の主面方向への収縮が抑制される。次に、サンドブラストによって、セラミックグリーンシート132が焼成された絶縁体層を除去する。次に、マザー基板本体113をダイサー等によりカットすることにより、複数の回路基板12を得る。最後に、下地電極116上にNiめっき及びSnめっきを施すことによって、ランド電極16を形成する。以上の工程により、図1に示す回路基板12が完成する。効果以上のような回路基板12、回路モジュール10及び回路基板12の製造方法によれば、ワイヤボンディングにおいて接続不良が発生することを抑制できる。より詳細には、特許文献1に記載の回路基板500では、接続導体層504の上面は、製造ばらつきにより、わずかに傾く場合がある。そして、図15に示すように、接続導体層504の上面が半導体素子502に向くように傾斜すると、ワイヤ506を押さえ付ける際に、ワイヤ506を押さえ付けているキャピラリ600の先端と接続導体層504の上面との間にわずかに隙間が形成される。その結果、ワイヤ506は、十分に接続導体層504に圧着されない。すなわち、接続導体層504とワイヤ506との接続不良が発生するおそれがある。そこで、回路基板12、回路モジュール10及び回路基板12の製造方法では、ランド電極16の領域A1が重なっている内部導体層20の数は、ランド電極16の領域A2が重なっている内部導体層20の数よりも多い。これにより、圧着時に、領域A1における基板本体13のz軸方向の厚みは、領域A2における基板本体13のz軸方向の厚みよりも、内部導体層20の厚みの分だけ大きくなる。これにより、ビアホール導体Vのz軸方向の正方向側の上面及びランド電極16は、x軸方向の正方向側に進むにしたがって、z軸方向の負方向側に進むように傾斜する。すなわち、領域A1と領域A2との境界における法線L2は、図3に示すように、実装面S1の法線L1よりも実装領域A0の反対側に傾く。法線L2が法線L1よりも実装領域A0の反対側に傾くことにより、ランド電極16上でワイヤWを押さえ付ける際に、ワイヤWを押さえ付けているキャピラリの先端特に、実装領域A0に近い側のキャピラリの先端とランド電極16との間に隙間が形成されることが抑制される。その結果、ワイヤWは、十分にランド電極16に圧着される。以上より、回路モジュール10において、ランド電極16とワイヤWとの接続不良が発生することが抑制される。また、回路基板12、回路モジュール10及び回路基板12の製造方法では、以下の理由によっても、ワイヤボンディングにおいて接続不良が発生することを抑制できる。より詳細には、ビアホール導体Vは、領域A1,A2に跨っている。そのため、領域A1では領域A2よりも、ビアホール導体Vの長さだけ絶縁体層30が基板本体13に占める割合が少なくなる。ここで、ビアホール導体Vは、絶縁体層30に比べて変形しにくい。そのため、回路基板12及び回路モジュール10では、領域A1における基板本体13のz軸方向の厚みと領域A2における基板本体13のz軸方向の厚みとの差が、ビアホール導体Vが設けられている分だけ、絶縁体層30により吸収されにくい。これにより、ビアホール導体Vのz軸方向の正方向側の上面及びランド電極16は、より傾斜しやすくなる。その結果、ワイヤボンディングにおいて接続不良が発生することが抑制される。なお、ランド電極16とワイヤWとの接続不良の発生が抑制される法線L1と法線L2とがなす角度θの範囲は、図3において、時計回りを正とした場合に、角度θが、4°程度が最適であることを実験により見いだした。これにより、製造ばらつきによって、角度θが変動しても、大半の回路基板12において、法線L2を法線L1よりも実装領域A0の反対側に傾けることができる。第2の実施形態回路基板及び回路モジュールの構成以下に、第2の実施形態に係る回路基板及び回路モジュールの構成について図面を参照しながら説明する。図6は、第2の実施形態に係る回路モジュール10aの断面構造図である。図7は、図6の領域Bの拡大図である。以下では、回路モジュール10と回路モジュール10aとの相違点を中心に説明する。回路モジュール10では、ランド電極16の領域A1が重なっている内部導体層20の数は、ランド電極16の領域A2が重なっている内部導体層20の数よりも多い。一方、回路モジュール10aでは、ランド電極16の領域A1が重なっている内部導体層18の数は、ランド電極16の領域A2が重なっている内部導体層18の数よりも多くても少なくてもよい。ただし、回路モジュール10aにおいても、回路モジュール10と同様に、領域A1と領域A2との境界における法線L2は、図3に示すように、実装面S1の法線L1よりも実装領域A0の反対側に傾いている。そして、ワイヤWは、図7に示すように、領域A1と領域A2との境界近傍に接続されている。以上のような回路モジュール10aは、その製造方法において、回路モジュール10と相違する。以下に、回路モジュール10aの製造方法について説明する。回路基板の製造方法次に、回路基板12aの製造方法について図面を参照しながら説明する。図8は、セラミックグリーンシート132aの断面構造図である。図9は、セラミックグリーンシート132aを平面視した図である。図10は、回路基板12aの製造時の工程断面図である。回路基板12aの工程断面図については、図4を援用する。以下では、回路基板12の製造方法と回路基板12aの製造方法との相違点を中心に説明する。回路基板12aにおける図4a~図4dに示す工程については、回路基板12におけるこれらの工程と同じであるので説明を省略する。次に、図8に示すように、フィルム136a及びセラミックグリーンシート132aにz軸方向の正方向側からビームを照射して、複数のホール空洞Haを形成する。これにより、図9に示すように、実装領域A0を囲む所定位置に複数のホールHaが形成されたセラミックグリーンシート132aが準備される。次に、図10に示すように、セラミックグリーンシート132c,132a,130a~130e,132bをz軸方向の正方向側から負方向側へとこの順に並ぶように積層及び圧着し、マザー基板本体113を得る。セラミックグリーンシート132a~132cは、拘束層と呼ばれるアルミナのシートである。セラミックグリーンシート132a~132cの焼成温度は、例えば、1200°Cである。ここで、以下の2点の条件を満たすように積層が行われる。1点目の条件は、下地電極116がセラミックグリーンシート132aに覆われるようにセラミックグリーンシート130,132を積層及び圧着することである。2点目の条件は、図9に示すように、領域A1とホールHaとが重なるように、セラミックグリーンシート130,132を積層することである。このとき、ホールHaの大部分は、領域A1に対して重なっており、領域A2に対して殆ど重なっていない。以上の2点の条件を満たすように、セラミックグリーンシート130,132を積層することによって、圧着時に、マザー基板本体113の領域A1に加わる圧力は、マザー基板本体113の領域A2に加わる圧力よりも小さくなる。よって、ランド電極16の領域A1がz軸方向の正方向側に突出する。これにより、ビアホール導体Vのz軸方向の正方向側の上面及びランド電極16は、x軸方向の正方向側に進むにしたがって、z軸方向の負方向側に進むように傾斜する。すなわち、領域A1と領域A2との境界における法線L2は、図3に示すように、実装面S1の法線L1よりも実装領域A0の反対側に傾く。次に、未焼成のマザー基板本体113を焼成する。例えば、窒素雰囲気中において、970°Cの焼成温度で1000分間にわたって焼成を行う。次に、サンドブラストによって、セラミックグリーンシート132が焼成された絶縁体層を除去する。次に、マザー基板本体113をダイサー等によりカットすることにより、複数の回路基板12aを得る。最後に、下地電極116上にNiめっき及びSnめっきを施すことによって、ランド電極16を形成する。以上の工程により、図6に示す回路基板12aが完成する。なお、本実施形態では、ランド電極16の領域A1,A2と重なる内部導体層18が存在しなくてもよい。効果以上のような回路基板12a、回路モジュール10a及び回路基板12aの製造方法によれば、回路基板12、回路モジュール10及び回路基板12の製造方法と同様に、ワイヤボンディングにおいて接続不良が発生することを抑制できる。変形例以下に、変形例にかかるセラミックグリーンシート132aについて図面を参照しながら説明する。図11は、第1の変形例にかかるセラミックグリーンシート132aの断面構造図である。図12は、第2の変形例にかかるセラミックグリーンシート132aの断面構造図である。図11に示すように、カット刃Cにより、ホールHaを形成してもよいし、図12に示すように、金型パンチャーPにより、ホールHaを形成してもよい。その他の実施形態本発明にかかる回路基板、回路モジュール及び回路基板の製造方法は、第1の実施形態及び第2の実施形態にかかる回路基板12,12a、回路モジュール10,10a及び回路基板12,12aの製造方法に限らずその要旨の範囲内において変更可能である。回路モジュール10,10aでは、ワイヤWは、ランド電極16に接続されているが、ビアホール導体Vのz軸方向の正方向側の上面にワイヤWが接続されていてもよい。具体的には、ランド電極16が設けられておらず、ビアホール導体Vのz軸方向の正方向側の上面一端が実装面から露出している。そして、ワイヤWの端部が、ビアホール導体Vのz軸方向の正方向側の上面に直接に接続されている。ただし、ビアホール導体Vのz軸方向の正方向側の上面にはNiめっき及びSnめっきが施されていることが好ましい。"