"多階調表示が可能なメモリ性液晶パネルと、前記メモリ性液晶パネルを駆動するための書込電圧を多段階で変化させる駆動回路とを備えた、半導体処理装置。前記駆動回路は、多階調の画像データを記憶するメモリと、書込電圧を多段階で変化させる書込電圧制御部と、前記書込電圧を用いて前記メモリ性液晶パネルの走査駆動電圧波形を生成する第1の電圧制御回路と、前記画像データに基づいて、前記書込電圧を用いて前記メモリ性液晶パネルの信号駆動電圧波形を生成する第2の電圧制御回路と、請求項1記載の半導体処理装置。前記画像データの画素値がN種類をとりうるときに、前記書込電圧制御部は、1フレームの画像において、前記書込電圧を1段階からN-1段階まで1段階ずつ増加させる、請求項2記載の半導体処理装置。前記メモリ性液晶パネルが、窓ガラスの一部または全体として用いられる、請求項1記載の半導体処理装置。前記半導体処理装置はメモリ性を有しない方式の他の液晶パネルと、バックライト光源とを備え、前記メモリ性液晶パネルは、前記他の液晶パネルの背面に設けられ、前記メモリ性液晶パネルは、前記バックライト光源を受ける、請求項1記載の半導体処理装置。前記半導体処理装置はメモリ性を有しない方式の他の液晶パネルを備え、前記メモリ性液晶パネルは、液晶パネルの背面に設けられ、前記メモリ性液晶パネルは、環境光を受ける、請求項1記載の半導体処理装置。前記半導体処理装置は、カラーフィルタをさらに備え、前記メモリ性液晶パネルの前面に、前記カラーフィルタが設けられ、前記メモリ性液晶パネルは、環境光を受ける、請求項1記載の半導体処理装置。しかしながら、特許文献1などに記載された従来の技術では、白黒間の中間色グレー色を階調表示するための波形出力機能がないため、白と黒しか表示できない。また、ブラインド等の遮光用途にネマティック液晶等の通常の液晶を用いた場合、一定の光量に留めることが困難である。それゆえに、本発明の目的は、多階調表示が可能なメモリ性液晶を備える半導体処理装置を提供することである。さらに、メモリ性液晶を用いたブラインドでの遮光用途を始めとした光量調節装置を提供することである。本発明の一実施形態の半導体処理装置は、メモリ性液晶パネルと、メモリ性液晶パネルを多階調表示駆動するための書込電圧を多段階で変化させる駆動回路とを備える。また本発明の別の実施形態にかかる光量調節装置は、多階調表示制御可能なメモリ性液晶駆動装置とメモリ性液晶パネルとからなる。本発明の一実施形態の半導体処理装置によれば、多階調表示が可能なメモリ性液晶を実現できる。また本発明の別の実施形態に係る光量調節装置は、多階調表示可能なメモリ性液晶を用いた光量調節装置を実現できる。[第1の実施形態]本明細書の記載においてメモリ性液晶表示パネルとは、電源を切ってもそのまま画面に表示させた内容が維持される液晶表示パネルを指す。メモリ性液晶パネルでは、画素を構成する液晶分子が、電圧を印加した期間においてはその捩れ等が変化し、電圧印加を停止した時点でのその捩れ状態を比較的長い時間維持できるものである。そのため、画素を構成する液晶分子の捩れ等を変化させて表示状態を変化させる間において電力を必要とするが、同じ表示状態を維持している間においては電力を特に必要としない。一方で、TN型液晶等の通常の液晶表示パネルとは、画素を構成する液晶分子の捩れ等を電圧を印加して変化させたとしても、比較的短時間で捩れ状態が元に戻るものである。そのため、同じ表示状態を維持するためであっても、画素を構成する液晶分子の捩れ等を変化させるまたは変化状態を維持させるために、液晶分子への電圧印加を繰り返すことを必要とする液晶パネルを指す。以下、本発明の実施形態について図面を参照して説明する。構成図1は、本発明の実施の形態における半導体処理の構成を表わす図である。半導体処理装置1は、メモリ性液晶パネル2と、LCD駆動回路11と、半導体処理装置1全体の制御を行なうCPUCentralProcessingUnit12と、ROMReadOnlyMemory13と、RAMRandomAccessMemory14と、タイマ15と、クロック発生回路16と、DMACDirectMemoryAccessController17と、INTCInterruptController18とを含む。CPU12は、ROM13、RAM14などに記憶されるプログラムを実行することによって、半導体処理装置1の全体的な制御を行なう。クロック発生回路16は、CPU12、LCD駆動回路11などに供給するクロック信号を生成する。DMAC17は、CPU12によって書き込まれたパラメータに基づいて、LCD駆動回路11内の表示データメモリ、ROM13、RAM14などのメモリ間や、メモリ-IOInputOutput間のDMA転送を制御する。INTC18は、タイマ15、DMAC17などから出力される割り込み信号を受け、割り込み優先順位に応じてCPU12に割り込み要求を出力する。そして、割り込みベクタ方式であれば、INTC18は、CPU12から割り込み応答が返ってきたときに、CPU12に対して割り込みベクタを出力する。LCD駆動回路11は、メモリ性液晶パネル2を駆動するためのCOM走査駆動電圧信号およびSEG信号駆動電圧波形信号を生成して出力する。メモリ性液晶パネルの走査電極と信号電極透明導電膜パターンにより構成した4本の走査電極がメモリ性液晶パネル2の全体に渡って配置される。また、透明導電膜パターンにより構成した32本の信号電極が走査電極と直行するようにメモリ性液晶パネル2の全体に渡って配置される。走査電極と信号電極bが交差する各ポイントが、メモリ性液晶の各画素128画素となる。4本の走査電極には、COM0~COM3が与えられる。32本の信号電極には、SEG0~SEG31信号が与えられる。駆動波形ここで、本実施の形態における半導体処理装置1の動作原理の理解のために、メモリ性液晶パネル2の駆動波形メモリ性液晶用表示信号のそれぞれについて説明する。図2は、メモリ性液晶パネル2の駆動波形メモリ性液晶用表示信号の一例を示すタイミングチャートである。なお、図2においても、COM0~COM3の中から代表してCOM0の波形を示し、SEG0~SEG39の中から代表してSEG0の波形を示すものとする。T1からT2までの1の期間において、COM0がVSSからVL3に変化し、SEG0がVL3からVSSに変化する。その結果、COM0-SEG0間の電位差が-VL3からVL3に変化して電位差が-最大から最大となり、メモリ性液晶パネルのCOM0およびSEG0を受ける画素に対して消去が行なわれる。T2からT3までの2の期間において、COM0がVL2からVL1に変化し、SEG0がVL1からVL2に変化する。その結果、COM0-SEG0間の電位差がVL1から-VL1に変化するが、電位差が少ないため、メモリ性液晶パネルのCOM0およびSEG0を受ける画素に対して何も行なわれない。同様にして、T3からT4までの2の期間、およびT4からT5までの2の期間において、電位差が少ない。そのため、メモリ性液晶パネルのCOM0およびSEG0を受ける画素に対して何も行なわれない。T1からT5までの1フレームが消去フレームである。T5からT6までの3の期間において、COM0がVL3からVSSに変化し、SEG0がVSSからVL3に変化する。その結果、COM0-SEG0間の電位差がVL3から-VL3に変化して電位差が最大から-最大となる。その結果、メモリ性液晶パネルのCOM0およびSEG0を受ける画素に対して書込みが行なわれる。T6からT7までの4の期間において、COM0がVL1からVL2に変化し、SEG0がVL2からVL1に変化する。その結果、COM0-SEG0間の電位差が-VL1からVL1に変化するが、電位差が少ない。そのため、メモリ性液晶パネルのCOM0およびSEG0を受ける画素に対して何も行なわれない。同様にして、T7からT8までの4の期間、およびT8からT9までの4の期間において、電位差が少ない。そのため、メモリ性液晶パネルのCOM0およびSEG0を受ける画素に対して何も行なわれない。T5からT9までの1フレームが書込みフレームである。メモリ性液晶パネル2は、一度書き込みを行なうとその状態を保持するため、見た目には静止した状態となる。したがって、次に表示内容を書き換えるまでは、駆動波形を与える必要がなくなる。その間、半導体処理装置1は、動作停止状態で良く、メモリ性液晶表示パネル2においては、一切の電力を消費しない。その為超低消費である事が最大の特徴である。LCD駆動回路図3は、半導体処理装置内のLCD駆動回路11の構成例を示す図である。このLCD駆動回路11は、LCD基準クロック発生回路21と、動作開始レジスタ23と、フレーム発生回路22と、書込電圧制御部26と、COM電圧制御回路27と、SEG電圧制御回路28と、表示データメモリ29とを含む。LCD基準クロック発生回路21は、クロック発生回路16から出力されるクロック信号を受け、LCD駆動回路11内で使用する基準クロックを生成してフレーム発生回路22、COM電圧制御回路27およびSEG電圧制御回路28に出力する。動作開始レジスタ23は、CPU12によって書込み可能なレジスタであって、書き込まれた値をフレーム発生回路22に出力する。この動作開始レジスタ23の値が0のときはLCD駆動回路11の動作停止であることを示し、1のときはLCD駆動回路11の動作中であることを示す。フレーム発生回路22は、LCD基準クロック発生回路21から出力される基準クロックおよび動作開始レジスタ23から出力される信号を受け、動作開始レジスタ23の値が1のときに、メモリ性液晶パネル2のフレーム周期を示す信号を生成して出力する。表示データメモリ29は、メモリ性液晶パネル2に表示する多階調の画像データを格納する。本実施の形態では、画像データの各画素値は、0、1、2、3のうちのいずれかである。本実施の形態では、メモリ性液晶の分子が与えられる電圧に応じて、複数の安定状態をとる性質を利用して、多階調の画像を表現する。書込電圧制御部26は、画像データの画素値がN種類をとりうるときに、1フレームにおいて、書込電圧VL1、VL2、VL3を1段階ずつN-1段階まで増加させて、COM電圧制御回路27およびSEG電圧制御回路28に供給する。本実施の形態では、書込電圧制御部26は、書込電圧VL1、VL2、VL3を1段階ずつ3段階まで増加させる。図4aは、書込みフレームにおける書込電圧VL1の変化を表わす図である。図4aに示すように、書込電圧VL1は、VL1L、VL1M、VL1Hの順に変化する。図4bは、書込みフレームにおける書込電圧VL2の変化を表わす図である。図4bに示すように、書込電圧VL2は、VL2L、VL2M、VL2Hの順に変化する。図4cは、書込みフレームにおける書込電圧VL3の変化を表わす図である。図4cに示すように、書込電圧VL3は、VL3L、VL3M、VL3Hの順に変化する。COM電圧制御回路27は、COM0~COM3の大きさを制御する。SEG電圧制御回路28は、メモリ性液晶パネルに格納されている画像データに従って、SEG0~SEG31の大きさを制御する。出力バッファ図5は、COM電圧制御回路27およびSEG電圧制御回路28の出力バッファの一例を示す図である。この出力バッファは、4つのNチャネルMOSトランジスタ以下、単にトランジスタと呼ぶ。31~34によって構成される。図5において、a信号、b信号、c信号およびd信号のいずれか1つが1となり、それ以外の信号が0となる。a信号が1のときにトランジスタ31がオンとなって、出力バッファからVL3が出力される。b信号が1のときにトランジスタ32がオンとなって、出力バッファからVL2が出力される。c信号が1のときにトランジスタ33がオンとなって、出力バッファからVL1が出力される。d信号が1のときにトランジスタ34がオンとなって、出力バッファからVSSが出力される。ここで、a信号のみが1でそれ以外の信号が0のパターンをAとし、b信号のみが1でそれ以外の信号が0のパターンをBとし、c信号のみが1でそれ以外の信号が0のパターンをCとし、d信号のみが1でそれ以外の信号が0のパターンをDとすることにする。たとえば、COM電圧制御回路27は、図2に示すCOM0の駆動波形を生成する場合、COM電圧制御回路27内部においてD,A、B、C、B...というパターンを順次生成して、トランジスタ31~34に与えていく。このような駆動波形の生成方法は、従来と同様である。その結果、図3に示すようなメモリ性液晶パネル2用の駆動波形であるCOM0の消去フレームが生成されることになる。COM1~COM3についても同様である。SEG電圧制御回路28についても同様の制御が行なわれる。SEG電圧制御回路28は、COM電圧制御回路27とは異なり表示データメモリ29に記憶される画像データによって出力バッファに与えられるパターンが変化することになるが、これは従来の駆動波形の生成方法と同様である。書込動作図6は、本実施の形態における、書き込みフレームでの多階調の書込動作の手順を表わすフローチャートである。図7は、メモリ性液晶表示パネルに表示される画像の例を表わす図である。本図は4値の画素値を例とした場合である。図6において、VL3L<VL3M<VL3Hである。VL2L<VL2M<VL2Hである。VL1L<VL1M<VL1Hである。また、VL1L<VL2L<VL3L、VL1M<VL2M<VL3M、VL1H<VL2H<VL3Hである。まず、CPUは、表示データメモリへ0、1、2、3の4値の画素値を有する画像データを転送するステップS101。次に、書込電圧制御部は、VL3=VL3L、VL2=VL2L、VL1=VL1Lに設定するステップS102。次に、COM電圧制御回路27は、設定されたVL3、VL2、VL1に基づいて、COM0-COM3を出力する。SEG電圧制御回路27は、設定されたVL3、VL2、VL1に基づいて、画素値が1の画素に対して書き込みが行なわれるような波形を有するSEG0~SEG31を出力する。ステップS103。以上の動作によって、画素値が1の画素に与えられる電位COM-SEGがVL3Lから-VL3Lに変化して、この画素が第1の中間の安定状態をとる。その結果、図7aに示すように、メモリ性液晶パネルの画素値1の画素が階調1で表示される。次に、書込電圧制御部は、VL3=VL3M、VL2=VL2M、VL1=VL1Mに設定するステップS104。次に、COM電圧制御回路27は、設定されたVL3、VL2、VL1に基づいて、COM0-COM3を出力する。SEG電圧制御回路27は、設定されたVL3、VL2、VL1に基づいて、画素値が2の画素に対して書き込みが行なわれるような波形を有するSEG0~SEG31を出力するステップS105。以上の動作によって、画素値が2の画素に与えられる電位COM-SEGがVL3Mから-VL3Mに変化して、この画素が第2の中間の安定状態をとる。その結果、図7bに示すように、メモリ性液晶パネルの画素値2の画素が階調2で表示される。次に、書込電圧制御部は、VL3=VL3H、VL2=VL2H、VL1=VL1Hに設定するステップS106。次に、COM電圧制御回路27は、設定されたVL3、VL2、VL1に基づいて、COM0-COM3を出力する。SEG電圧制御回路27は、設定されたVL3、VL2、VL1に基づいて、画素値が3の画素に対して書き込みが行なわれるような波形を有するSEG0~SEG31を出力するステップS107。以上の動作によって、画素値が3の画素に与えられる電位COM-SEGがVL3Hから-VL3Hに変化して、この画素が安定状態をとる。その結果、図7cに示すように、メモリ性液晶パネルの画素値3の画素が階調3で表示される。応用例本実施の形態のメモリ性液晶によれば、従来では表示できなかった、白透明から黒の中間色が表示でき、セグメント単位で濃度を自由にコントロールすることが可能である。本実施の形態によれば、一度書き込む事で、その後一切電力を消費しないというメモリ性液晶の特徴を利用することによって、様々な用途に適用できる。たとえば、光の透過率をコントロールすることが可能となり、メモリ性液晶付きブラインド、車のガラスなどのように光をさえぎる物に応用できる。通常の液晶表示パネルを用いて光量調節装置を構成した場合、光の透過率を一定にするためには画素を構成する液晶分子の捩れ状態を維持できる程度の間隔で液晶分子への電圧印加を繰り返す必要があり、消費電力が高くなることは明らかである。また電圧印加周波数を低くした場合は、人間の目の残像効果により平均的には光量を制御できるものの、人間の目では認識できない程度で光量変化を生じる。メモリ性液晶表示パネルでは、液晶分子の捩れ状態を長時間維持できることから、消費電力を低減できると共に、人間の目に認識できない光量変化をも防止することが可能となる。図8は、メモリ性液晶付きブラインドの例を表わす図である。メモリ性液晶パネル2を窓ガラスの一部または全部として用いることによって、メモリ性液晶付きブラインドを実現できる。さらには図8に示すように、メモリ性液晶パネル2に広告画像および文字を表示することもできる。図9は、車のガラスにメモリ性液晶パネルを用いた例を表わす図である。図8、図9に示すような光量調節装置は、図6および図7で説明をしたメモリ性液晶の表示制御と同じであり、夫々の画素の階調を制御することで実現できる。[第2の実施形態]第2の実施形態の半導体処理装置は、図1の構成に加えて、メモリ性を有しない方式の他の液晶パネルであるTN型液晶パネル99と、バックライト光源97とをさらに備える。図10は、第2の実施形態のメモリ性液晶パネルの配置例を表わす図である。図10を参照して、メモリ性液晶パネル2は、TN型液晶パネル99の背面に設けられる。メモリ性液晶パネル2は、バックライト光源97からの光を受ける。これによって、バックライトの光の通過量に階調をもたせることができるので、TN型液晶パネルのコントラストおよび彩度を上げることができ、映像表現力を向上させることができる。[第3の実施形態]第3の実施形態の半導体処理装置は、図1の構成に加えて、メモリ性を有しない方式の他の液晶パネルであるTN型液晶パネル99をさらに備える。図11は、第3の実施形態のメモリ性液晶パネルの配置例を表わす図である。図11を参照して、メモリ性液晶パネル2は、TN型液晶パネル99の背面に設けられる。メモリ性液晶パネル2は、環境光を受ける。これによって、環境光の通過量に階調を持たせることができ、TN型液晶パネルとメモリ性液晶パネルとからなる新たなディスプレイを提供できる。若しくは、環境光の光量ばらつきを図示しない光センサで測定し、環境光のばらつきを解消してTN型液晶パネルを透過する光量を一定化することができ、環境光を図10のバックライト光源97の代用として用いることもできる。[第4の実施形態]第4の実施形態の半導体処理装置は、図1の構成に加えて、カラーフィルタ98をさらに備える。図12は、第4の実施形態のメモリ性液晶パネルの配置例を表わす図である。図12を参照して、メモリ性液晶パネル2の前面にカラーフィルタ98が設けられる。メモリ性液晶パネル2は、環境光を受ける。これによって、第3の実施の形態と同様に、メモリ性液晶パネルとカラーフィルタからなる低消費電力のデジタルフォトフレームを提供することができる。なお、第2および第3の実施形態において、TN型液晶パネル以外の他の液晶パネルを用いることとしてもよい。今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。"