"画素電極と共通電極との間に液晶が挟持される液晶装置の駆動回路であって、前記共通電極に供給する共通電位を発生する共通電位発生部と、前記共通電位発生部の出力部に電気的に接続されると共に、電源に電気的に接続され、前記電源の高電位電源電位が前記共通電位を下回っている状態において、前記共通電極と前記電源の低電位電源との間を導通させるスイッチング回路と、を備えることを特徴とする液晶装置の駆動回路。前記スイッチング回路は、前記高電位電源電位に基づいて機能するトランジスター素子を有しており、前記トランジスター素子は、前記高電位電源電位が前記共通電位を下回っている状態において、前記共通電極と前記低電位電源との間を導通させ、且つ、前記高電位電源電位が前記共通電位以上である状態において、前記共通電極と前記低電位電源との間の導通を切断する、ことを特徴とする請求項1に記載の液晶装置の駆動回路。前記トランジスター素子が、PNP型のトランジスター素子である、ことを特徴とする請求項2に記載の液晶装置の駆動回路。前記共通電位発生部と前記スイッチング回路とが、1つの半導体装置に包含されている、ことを特徴とする請求項2又は3に記載の液晶装置の駆動回路。前記半導体装置は、前記共通電位発生部から前記共通電位を前記共通電極に対して出力するための出力端子を有し、前記トランジスター素子は、前記共通電位発生部と前記出力端子との間に電気的に接続されている、ことを特徴とする請求項4に記載の液晶装置の駆動回路。前記半導体装置は、前記共通電位発生部から前記共通電位を前記共通電極に対して出力するための出力端子と、前記トランジスター素子に電気的に接続されており、前記共通電極を接続するための端子と、を有する、ことを特徴とする請求項4に記載の液晶装置の駆動回路。画素電極と共通電極との間に液晶が挟持される液晶装置の駆動回路であって、高電位電源電位が供給される高電位電源ラインと、前記高電位電源電位よりも低い低電位電源電位が供給される低電位電源ラインと、前記共通電極に供給する共通電位を発生する共通電位発生部と、前記共通電位発生部の出力部と前記低電位電源ラインとの間に電気的に接続されたトランジスター素子と、を有し、前記トランジスター素子のベースは、第1抵抗素子を介して前記高電位電源ラインに電気的に接続され、前記トランジスター素子のエミッターは、前記低電位電源ラインに電気的に接続され、且つ、第2抵抗素子を介して前記ベースに電気的に接続され、前記トランジスター素子のコレクターは、前記共通電位発生部の前記出力部に電気的に接続されている、ことを特徴とする液晶装置の駆動回路。画素電極と共通電極との間に液晶が挟持される液晶装置の駆動回路であって、高電位電源電位が供給される高電位電源ラインと、前記高電位電源電位よりも低い低電位電源電位が供給される低電位電源ラインと、前記共通電極に供給する共通電位を発生する共通電位発生部と、前記共通電位発生部の出力部と前記低電位電源ラインとの間に電気的に接続されたトランジスター素子と、を有し、前記トランジスター素子のベースは、ツェナーダイオード素子を介して前記高電位電源ラインに電気的に接続され、前記トランジスター素子のエミッターは、前記低電位電源ラインに電気的に接続され、且つ、抵抗素子を介して前記ベースに電気的に接続され、前記トランジスター素子のコレクターは、前記共通電位発生部の前記出力部に電気的に接続されている、ことを特徴とする液晶装置の駆動回路。請求項1乃至8のいずれか一項に記載の液晶装置の駆動回路を有する、ことを特徴とする液晶装置。請求項9に記載の液晶装置を有する、ことを特徴とする電子機器。液晶容量に貯まった電荷は、残像の発生の原因になったり、所謂焼き付きの発生の原因になったりする。上記特許文献1に記載された液晶装置では、液晶装置の電源をオフする直前にスイッチング素子を動作させることによって、液晶容量に貯まった電荷を放電することができる。これにより、液晶容量に貯まった電荷に起因する残像の発生を低く抑えることができる。また、この液晶装置では、焼き付きの発生も低く抑えることができ、液晶装置の劣化を防止しやすくすることができる。しかしながら、この液晶装置では、停電などの意図しない電源の遮断が発生したときには、電荷の放電を行うことができない。つまり、従来の液晶装置では、劣化を軽減することが困難であるという課題がある。本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態又は適用例として実現され得る。[適用例1]画素電極と共通電極との間に液晶が挟持される液晶装置の駆動回路であって、前記共通電極に供給する共通電位を発生する共通電位発生部と、前記共通電位発生部の出力部に電気的に接続されると共に、電源に電気的に接続され、前記電源の高電位電源電位が前記共通電位を下回っている状態において、前記共通電極と前記電源の低電位電源との間を導通させるスイッチング回路と、を備えることを特徴とする液晶装置の駆動回路。この適用例の駆動回路が適用され得る液晶装置は、画素電極と共通電極との間に液晶が挟持されている。この液晶装置の駆動回路は、共通電位発生部と、スイッチング回路と、を有する。共通電位発生部は、共通電極に供給する共通電位を発生する。スイッチング回路は、共通電位発生部の出力部に電気的に接続されると共に、電源に電気的に接続されている。この液晶装置の駆動回路では、スイッチング回路は、電源の高電位電源電位が共通電位を下回っている状態において、共通電極と電源の低電位電源との間を導通させる。この液晶装置の駆動回路では、例えば、電源の意図しない遮断が発生して電源からの高電位電源電位が共通電位を下回って低下したときに、スイッチング回路によって共通電極と電源の低電位電源との間が導通する。このため、例えば、低電位電源をグランドにすれば、電源が停止したときであっても、液晶や画素電極及び共通電極の一対の電極に貯まった電荷を放電することができる。この結果、液晶装置の劣化を軽減しやすくすることができる。[適用例2]上記の液晶装置の駆動回路であって、前記スイッチング回路は、前記高電位電源電位に基づいて機能するトランジスター素子を有しており、前記トランジスター素子は、前記高電位電源電位が前記共通電位を下回っている状態において、前記共通電極と前記低電位電源との間を導通させ、且つ、前記高電位電源電位が前記共通電位以上である状態において、前記共通電極と前記低電位電源との間の導通を切断する、ことを特徴とする液晶装置の駆動回路。この適用例では、スイッチング回路は、トランジスター素子を有している。トランジスター素子は、高電位電源電位に基づいて機能する。トランジスター素子は、高電位電源電位が共通電位を下回っている状態において、共通電極と低電位電源との間を導通させる。また、トランジスター素子は、高電位電源電位が共通電位以上である状態において、共通電極と低電位電源との間の導通を切断する。上記の構成により、電源からの高電位電源電位の供給が停止したときであっても、液晶や一対の電極に貯まった電荷を放電することができる。この結果、液晶装置の劣化を軽減しやすくすることができる。[適用例3]上記の液晶装置の駆動回路であって、前記トランジスター素子が、PNP型のトランジスター素子である、ことを特徴とする液晶装置の駆動回路。この適用例では、トランジスター素子が、PNP型のトランジスター素子である。このトランジスター素子によって、電源からの高電位電源電位の供給が停止している状態において、共通電極と低電位電源との間を導通させることができる。[適用例4]上記の液晶装置の駆動回路であって、前記共通電位発生部と前記スイッチング回路とが、1つの半導体装置に包含されている、ことを特徴とする液晶装置の駆動回路。この適用例では、共通電位発生部とスイッチング回路とが、1つの半導体装置に包含されているので、それぞれを個別に設ける手間を軽減することができる。[適用例5]上記の液晶装置の駆動回路であって、前記半導体装置は、前記共通電位発生部から前記共通電位を前記共通電極に対して出力するための出力端子を有し、前記トランジスター素子は、前記共通電位発生部と前記出力端子との間に電気的に接続されている、ことを特徴とする液晶装置の駆動回路。この適用例では、半導体装置は、共通電位発生部から共通電位を共通電極に対して出力するための出力端子を有している。そして、トランジスター素子は、共通電位発生部と出力端子との間に電気的に接続されている。上記の構成により、共通電極を出力端子に電気的に接続することによって、共通電極とトランジスター素子とを電気的に接続することができる。この結果、それぞれを個別に接続する手間を軽減することができる。[適用例6]上記の液晶装置の駆動回路であって、前記半導体装置は、前記共通電位発生部から前記共通電位を前記共通電極に対して出力するための出力端子と、前記トランジスター素子に電気的に接続されており、前記共通電極を接続するための端子と、を有する、ことを特徴とする液晶装置の駆動回路。この適用例では、半導体装置は、共通電位発生部から共通電位を共通電極に対して出力するための出力端子を有している。また、半導体装置は、トランジスター素子に電気的に接続された端子を有している。トランジスター素子に電気的に接続されているこの端子は、共通電極を接続するための端子である。つまり、この液晶装置の駆動回路では、共通電位発生部と共通電極との接続と、トランジスター素子と共通電極との接続とが、半導体装置の外側で互いに個別に行われる。この構成により、この液晶装置の駆動回路において、スイッチング回路を使用するか否かを選択することができる。この結果、液晶装置の駆動回路における汎用性を高めやすくすることができる。[適用例7]画素電極と共通電極との間に液晶が挟持される液晶装置の駆動回路であって、高電位電源電位が供給される高電位電源ラインと、前記高電位電源電位よりも低い低電位電源電位が供給される低電位電源ラインと、前記共通電極に供給する共通電位を発生する共通電位発生部と、前記共通電位発生部の出力部と前記低電位電源ラインとの間に電気的に接続されたトランジスター素子と、を有し、前記トランジスター素子のベースは、第1抵抗素子を介して前記高電位電源ラインに電気的に接続され、前記トランジスター素子のエミッターは、前記低電位電源ラインに電気的に接続され、且つ、第2抵抗素子を介して前記ベースに電気的に接続され、前記トランジスター素子のコレクターは、前記共通電位発生部の前記出力部に電気的に接続されている、ことを特徴とする液晶装置の駆動回路。この適用例の駆動回路が適用され得る液晶装置は、画素電極と共通電極との間に液晶が挟持されている。この液晶装置の駆動回路は、高電位電源ラインと、低電位電源ラインと、共通電位発生部と、トランジスター素子と、を有する。高電位電源ラインは、高電位電源電位が供給される配線である。低電位電源ラインは、高電位電源電位よりも低い低電位電源電位が供給される配線である。共通電位発生部は、共通電極に供給する共通電位を発生する。共通電位発生部は、高電位電源ラインを介して入力される高電位電源電位に基づいて、共通電位を発生する。トランジスター素子は、共通電位発生部の出力部と低電位電源ラインとの間に電気的に接続されている。この液晶装置の駆動回路では、トランジスター素子のベースは、第1抵抗素子を介して高電位電源ラインに電気的に接続されている。トランジスター素子のエミッターは、低電位電源ラインに電気的に接続され、且つ、第2抵抗素子を介してトランジスター素子のベースに電気的に接続されている。トランジスター素子のコレクターは、共通電位発生部の出力部に電気的に接続されている。この液晶装置の駆動回路では、高電位電源電位が共通電位を下回ったときに、トランジスター素子を介して、共通電極と低電位電源ラインとの間を導通させることができる。このため、例えば、低電位電源ラインをグランドに接地すれば、電源の意図しない遮断が発生して電源からの高電位電源電位が共通電位を下回って低下したときに、共通電極とグランドとの間が導通する。このため、電源からの高電位電源電位の供給が停止したときであっても、液晶や液晶を挟持する一対の電極に貯まった電荷を放電することができる。この結果、液晶装置の劣化を軽減しやすくすることができる。この液晶装置の駆動回路では、高電位電源電位が共通電位以上であるときに、トランジスター素子によって、共通電極と低電位電源ラインとの間の導通が切断される。このため、この状態において、液晶装置の駆動に対する支障を低く抑えやすくすることができる。[適用例8]画素電極と共通電極との間に液晶が挟持される液晶装置の駆動回路であって、高電位電源電位が供給される高電位電源ラインと、前記高電位電源電位よりも低い低電位電源電位が供給される低電位電源ラインと、前記共通電極に供給する共通電位を発生する共通電位発生部と、前記共通電位発生部の出力部と前記低電位電源ラインとの間に電気的に接続されたトランジスター素子と、を有し、前記トランジスター素子のベースは、ツェナーダイオード素子を介して前記高電位電源ラインに電気的に接続され、前記トランジスター素子のエミッターは、前記低電位電源ラインに電気的に接続され、且つ、抵抗素子を介して前記ベースに電気的に接続され、前記トランジスター素子のコレクターは、前記共通電位発生部の前記出力部に電気的に接続されている、ことを特徴とする液晶装置の駆動回路。この適用例の駆動回路が適用され得る液晶装置は、画素電極と共通電極との間に液晶が挟持されている。この液晶装置の駆動回路は、高電位電源ラインと、低電位電源ラインと、共通電位発生部と、トランジスター素子と、を有する。高電位電源ラインは、高電位電源電位が供給される配線である。低電位電源ラインは、高電位電源電位よりも低い低電位電源電位が供給される配線である。共通電位発生部は、共通電極に供給する共通電位を発生する。共通電位発生部は、高電位電源ラインを介して入力される高電位電源電位に基づいて、共通電位を発生する。トランジスター素子は、共通電位発生部の出力部と低電位電源ラインとの間に電気的に接続されている。この液晶装置の駆動回路では、トランジスター素子のベースは、ツェナーダイオード素子を介して高電位電源ラインに電気的に接続されている。トランジスター素子のエミッターは、低電位電源ラインに電気的に接続され、且つ、抵抗素子を介してトランジスター素子のベースに電気的に接続されている。トランジスター素子のコレクターは、共通電位発生部の出力部に電気的に接続されている。この液晶装置の駆動回路では、高電位電源電位が共通電位を下回る前に、高電位電源電位がツェナー電位を下回ったときに、トランジスター素子を介して、共通電極と電位電源ライとの間を導通させることができる。このため、例えば、低電位電源ラインをグランドに接地すれば、電源の意図しない遮断が発生して電源からの高電位電源電位がツェナー電位を下回って低下したときに、共通電極とグランドとの間が導通する。このため、電源からの高電位電源電位の供給が停止したときであっても、液晶や液晶を挟持する一対の電極に貯まった電荷を放電することができる。この結果、液晶装置の劣化を軽減しやすくすることができる。また、この液晶装置の駆動回路では、ツェナーダイオード素子により、共通電極とグランドとの間が導通するタイミングを早めやすくすることができる。なお、この液晶装置の駆動回路では、高電位電源電位が共通電位以上であるときに、トランジスター素子によって、共通電極と低電位電源ラインとの間の導通が切断される。このため、この状態において、液晶装置の駆動に対する支障を低く抑えやすくすることができる。[適用例9]上記の液晶装置の駆動回路を有する、ことを特徴とする液晶装置。この適用例の液晶装置は、電源が停止したときであっても、液晶や一対の電極に貯まった電荷を放電することができる駆動回路を有している。このため、液晶装置の劣化を軽減しやすくすることができる。[適用例10]上記の液晶装置を有する、ことを特徴とする電子機器。この適用例の電子機器は、液晶装置の劣化を軽減しやすくすることができる液晶装置を有する。このため、この電子機器では、劣化を軽減しやすくすることができる。実施形態について、電子機器の1つであるプロジェクターを例に、図面を参照しながら説明する。本実施形態におけるプロジェクター1は、主要構成を示すブロック図である図1に示すように、光学系2と、制御部3と、画像処理部4と、パネル駆動回路5と、電源部7と、を有している。プロジェクター1は、図示しない外部装置から入力される画像信号に応じた画像を、光学系2を介してスクリーン8などに投射することができる。光学系2は、画像信号に基づいた画像を形成し、形成した画像をスクリーン8などに投射する。制御部3は、画像信号に基づいて、パネル駆動回路5を介して光学系2の駆動を制御する。なお、プロジェクター1では、外部電源9から入力される交流電力が、電源部7によって直流電力に変換される。電源部7は、光学系2、制御部3及びパネル駆動回路5のそれぞれに直流電力を供給する。このとき、電源部7は、外部電源9から入力される電圧を、光学系2、制御部3及びパネル駆動回路5のそれぞれに適合する電圧に変圧してから、光学系2、制御部3及びパネル駆動回路5のそれぞれに直流電力を供給する。本実施形態では、電源部7は、外部電源9から入力される電力に基づいて、光学系2、制御部3及びパネル駆動回路5のそれぞれに供給する直流電力を生成する。電源部7は、外部電源9からの電力の供給が遮断されると、直流電力を生成することができない。つまり、プロジェクター1は、外部電源9からの電力の供給が遮断されると、機能することができなくなる。光学系2は、ランプ11と、画像形成部13と、投射レンズ部15と、を有している。ランプ11は、画像形成部13や投射レンズ部15を経てスクリーン8に向けて射出される投射光17を発生する。ランプ11としては、例えば、高圧水銀ランプやメタルハライドランプなどが採用され得る。画像形成部13は、後述する液晶パネルなどを有している。画像形成部13は、制御部3からパネル駆動回路5を介して入力される画像データなどに基づいて液晶パネルに画像を形成する。画像形成部13には、ランプ11からの光が照射される。このため、画像形成部13に形成された画像は、ランプ11からの光によって投射レンズ部15に投影される。投射レンズ部15には、ランプ11からの光が画像形成部13を経て入射される。投射レンズ部15は、入射された光を広げる方向に屈折させて、投射光17として射出する。このため、画像形成部13に形成された画像は、拡大された状態でスクリーン8に投射され得る。制御部3は、例えば、マイクロコンピューターで構成され、CPUCentralProcessingUnit21と、メモリー部22と、を有している。CPU21は、メモリー部22に格納されている制御プログラムに従って、プロジェクター1の動作を統括制御する。メモリー部22は、フラッシュメモリー等のROMReadOnlyMemoryや、RAMRandomAccessMemory等を含んでいる。ROMには、CPU21が実行する制御プログラムなどが格納されている。RAMは、CPU21によって実行される制御プログラムを一時的に展開したり、各種設定値等を一時的に格納したりする。画像処理部4には、画像信号が入力される。画像処理部4は、制御部3からの指示に基づいて、画像信号を画像データに変換する。画像信号から変換された画像データは、パネル駆動回路5に出力される。パネル駆動回路5は、入力された画像データに応じて、画像形成部13の駆動を制御する。ここで、画像形成部13の構成について、詳細を説明する。画像形成部13は、主要構成を示す図である図2に示すように、分光部31と、3つの画像形成パネル33と、クロスダイクロイックプリズム35と、を有している。分光部31には、ランプ11からの光41が入射される。分光部31は、光41から、赤系Rの色の光41R、緑系Gの色の光41G、及び青系Bの色の光41Bのそれぞれを分離する。ここで、Rの色は、純粋な赤の色相に限定されず、橙等を含む。Gの色は、純粋な緑の色相に限定されず、青緑や黄緑等を含む。Bの色は、純粋な青の色相に限定されず、青紫や青緑等を含む。他の観点から、Rの色を呈する光41Rは、光の波長のピークが、可視光領域で570nm以上の範囲にある光であると定義され得る。また、Gの色を呈する光41Gは、光の波長のピークが500nm~565nmの範囲にある光であると定義され得る。Bの色を呈する光41Bは、光の波長のピークが415nm~495nmの範囲にある光であると定義され得る。分光部31は、ダイクロイックミラー43と、ダイクロイックミラー45と、反射ミラー47と、反射ミラー48と、反射ミラー49と、を有している。光41は、光軸51aに沿って分光部31に入射する。ダイクロイックミラー43は、光軸51aと交差する位置に設けられている。ダイクロイックミラー43は、光軸51aの方向に対して傾斜している。ダイクロイックミラー43は、光41のうちで、Rの光41Rを透過させ、Gの光41G及びBの光41Bを反射させることができる。従って、ダイクロイックミラー43によって、光41からRの光41Rが分離され得る。他方で、Gの光41G及びBの光41Bが混合した光53が、ダイクロイックミラー43によって、光41から分離され得る。ダイクロイックミラー43を透過した光41Rは、光軸51aに沿って反射ミラー47へ導かれる。他方で、ダイクロイックミラー43によって反射された光53は、光軸51aが光軸51bに変えられてから、ダイクロイックミラー45へ導かれる。ダイクロイックミラー45は、光軸51bと交差する位置に設けられている。ダイクロイックミラー45は、光軸51bの方向に対して傾斜している。ダイクロイックミラー45は、光53のうちで、Bの光41Bを透過させ、Gの光41Gを反射させることができる。従って、ダイクロイックミラー45によって、光53からGの光41GとBの光41Bとが分離され得る。ダイクロイックミラー45を透過した光41Bは、光軸51bに沿って反射ミラー48へ導かれる。他方で、ダイクロイックミラー45によって反射された光41Gは、光軸51bが光軸51cに変えられる。反射ミラー47は、光41Rの光軸51aと交差する位置に設けられている。反射ミラー47は、光軸51aの方向に対して傾斜している。光41Rは、反射ミラー47で反射することによって、光軸51aが光軸51dに変えられる。反射ミラー48は、光41Bの光軸51bと交差する位置に設けられている。反射ミラー48は、光軸51bの方向に対して傾斜している。光41Bは、反射ミラー48によって光軸51bが光軸51eに変えられてから、反射ミラー49に導かれる。反射ミラー49は、光41Bの光軸51eと交差する位置に設けられている。反射ミラー49は、光軸51eの方向に対して傾斜している。光41Bは、反射ミラー49で反射することによって、光軸51eが光軸51fに変えられる。クロスダイクロイックプリズム35は、光軸51c、光軸51d及び光軸51fの交点に重なる位置に設けられている。クロスダイクロイックプリズム35は、面35aと、面35bと、面35cと、面35dと、を有している。面35aは、反射ミラー47側に向けられている。面35bは、ダイクロイックミラー45側に向けられている。面35cは、反射ミラー49側に向けられている。画像形成パネル33は、光41R,41G及び41Bごとに設けられている。つまり、プロジェクター1は、光41Rに対応する画像形成パネル33と、光41Gに対応する画像形成パネル33と、光41Bに対応する画像形成パネル33と、を有している。なお、以下において、画像形成パネル33を光41R,41G及び41Bごとに識別する場合には、画像形成パネル33は、画像形成パネル33R、画像形成パネル33G及び画像形成パネル33Bと表記される。画像形成パネル33R、画像形成パネル33G及び画像形成パネル33Bは、相互に同じ仕様の画像形成パネル33が採用され得る。画像形成パネル33Rは、面35aと反射ミラー47との間において、光軸51dに交差する位置に設けられている。画像形成パネル33Rは、面35aに対向している。画像形成パネル33Gは、面35bとダイクロイックミラー45との間において、光軸51cに交差する位置に設けられている。画像形成パネル33Gは、面35bに対向している。画像形成パネル33Bは、面35cと反射ミラー49との間において、光軸51fに交差する位置に設けられている。画像形成パネル33Bは、面35cに対向している。ここで、画像形成パネル33は、後述する透過型の液晶パネルを有しており、ライトバルブとしてプロジェクター1に適用されている。画像形成パネル33の液晶パネルは、後述する複数の画素と、画素ごとに駆動が制御される液晶と、を有している。画像形成パネル33の液晶パネルは、複数の画素に入射された光の偏光状態を、画素ごとに変化させることができる。なお、分光部31と各画像形成パネル33との間には、図示しない偏光板が設けられている。また、各画像形成パネル33とクロスダイクロイックプリズム35との間にも、図示しない偏光板が設けられている。つまり、本実施形態では、画像形成パネル33ごとに、画像形成パネル33を挟んで互いに対向する一対の偏光板が設けられる。偏光板には、それぞれ、透過軸がある。偏光板は、透過軸の方向に偏光軸を有する光を透過させることができる。画像形成パネル33を挟んで互いに対向する一対の偏光板は、互いに透過軸が交差する状態で設けられる。この構成により、画像形成パネル33では、液晶パネルの複数の画素に入射された光の偏光状態を画素ごとに変化させることによって、画像形成パネル33を透過した光で画像を形成することができる。画像形成パネル33を透過した光は、クロスダイクロイックプリズム35に導かれる。画像形成パネル33Rを透過した光41Rは、面35aからクロスダイクロイックプリズム35に入射する。画像形成パネル33Gを透過した光41Gは、面35bからクロスダイクロイックプリズム35に入射する。画像形成パネル33Bを透過した光41Bは、面35cからクロスダイクロイックプリズム35に入射する。このため、面35aには、Rの画像が投影され、面35bには、Gの画像が投影され、面35cには、Bの画像が投影され得る。クロスダイクロイックプリズム35に入射した光41R,41G及び41Bは、クロスダイクロイックプリズム35によって合成される。つまり、クロスダイクロイックプリズム35によって、Rの画像、Gの画像及びBの画像が合成され得る。クロスダイクロイックプリズム35によって合成された光41R,41G及び41Bは、画像光55としてクロスダイクロイックプリズム35の面35dから出射される。面35dから出射された画像光55は、投射レンズ部15へ導かれてから、投射レンズ部15に入射する。投射レンズ部15に入射した画像光55は、投射光17図1としてスクリーン8などに投射され得る。ここで、画像形成パネル33の構成について、詳細を説明する。画像形成パネル33は、斜視図である図3に示すように、入射面57を有している。入射面57は、図2に示す光源の一例であるランプ11から射出された光41光41R,41G,41Bが入射する面である。また、画像形成パネル33は、図3中のA-A線における断面図である図4に示すように、射出面59を有している。画像形成パネル33において、射出面59は、入射面57とは反対側の面である。射出面59は、図2に示す画像形成部13において、クロスダイクロイックプリズム35側に向けられている。また、画像形成パネル33は、図4に示すように、液晶パネル61と、防塵用基板63と、防塵用基板65と、を有している。液晶パネル61は、素子基板71と、対向基板73と、液晶75と、シール材77と、を有している。素子基板71には、入射面57側すなわち液晶75側に、後述するスイッチング素子などが設けられている。対向基板73は、素子基板71よりも入射面57側で素子基板71に対向し、且つ素子基板71との間に隙間を有した状態で設けられている。対向基板73には、射出面59側すなわち液晶75側に、後述する共通電極などが設けられている。なお、本実施形態では、素子基板71は、平面視で、対向基板73よりもはみ出ている。素子基板71において、対向基板73よりもはみ出た領域は、張出領域71aと呼ばれる。張出領域71aは、図3に示すように、対向基板73の輪郭に沿って周状に設けられている。張出領域71aは、平面視で、対向基板73を外側から囲んでいる。液晶75は、図4に示すように、素子基板71及び対向基板73の間に挟持されており、画像形成パネル33の周縁よりも内側で表示領域を囲むシール材77によって、素子基板71及び対向基板73の間に封止されている。本実施形態では、液晶75の駆動方式として、VAVerticalAlignment型の駆動方式が採用されている。防塵用基板63は、素子基板71よりも射出面59側、すなわち液晶75側とは反対側に設けられている。防塵用基板65は、対向基板73よりも入射面57側、すなわち液晶75側とは反対側に設けられている。プロジェクター1では、素子基板71や対向基板73にごみなどの異物が付着すると、スクリーン8などに異物が投影されてしまうことがある。素子基板71や対向基板73と異物との間に防塵用基板63や防塵用基板65を介在させることによって、異物がデフォーカスされる。これにより、投写画像において、異物の投影像を目立ちにくくすることができる。ここで、液晶パネル61には、液晶パネル61の平面図である図5に示すように、複数の画素78が設定されている。複数の画素78は、領域79内で、図中のX方向及びY方向に配列しており、X方向を行方向とし、Y方向を列方向とするマトリクスMを構成している。図5では、構成をわかりやすく示すため、画素78が誇張され、且つ画素78の個数が減じられている。なお、領域79は、画像が形成表示される領域に相当する。このため、以下において、領域79は、画像形成領域79と表記される。本実施形態では、Y方向に沿って並ぶ複数の画素78が、1つの画素列78Cを構成している。また、X方向に沿って並ぶ複数の画素78が、1つの画素行78Lを構成している。この観点から、X方向は、画素行78Lが延在する方向であるともみなされ得る。また、Y方向は、画素列78Cが延在する方向であるともみなされ得る。また、液晶パネル61は、走査線駆動回路81と、信号線駆動回路83と、封止材85と、端子電極87と、複数の走査線Tと、複数の信号線Sと、を有している。なお、走査線駆動回路81と、信号線駆動回路83と、端子電極87とは、後述するスイッチング素子と同様に、素子基板71に形成されている。図5では、構成をわかりやすく示すため、端子電極87が誇張され、且つ端子電極87の個数が減じられている。なお、本実施形態では、X方向は、走査線Tが延在する方向に相当している。Y方向は、信号線Sが延在する方向に相当している。走査線駆動回路81は、各走査線Tに選択信号を供給する。信号線駆動回路83は、各信号線Sにデータ信号画像データを供給する。端子電極87は、FPCFlexiblePrintedCircuitなどの外部配線を接続するための端子である。端子電極87と走査線駆動回路81との間や、端子電極87と信号線駆動回路83との間は、配線89を介して電気的に接続されている。シール材77には、注入口77aが形成されている。注入口77aは、液晶75のセル内への導入路である。注入口77aは、環状に設けられるシール材77の一部を欠いた構成を有しており、セル内とセル外とを連通させる。本実施形態では、液晶75のセル内への注入方法として、減圧注入法が採用されている。減圧注入法とは、注入口77aと液晶75とを真空に近い減圧環境下で当接させてから、減圧環境の圧力を上昇させることによってセル内に液晶75を注入する方法である。注入口77aは、封止材85によって塞がれている。これにより、液晶75は、セル内に封止されている。なお、セル内への液晶75の注入方法は、減圧注入法に限定されず、滴下法ODFOneDropFillとも呼ばれるも採用され得る。滴下法が採用される場合、注入口77a及び封止材85は省略され得る。複数の走査線T及び複数の信号線Sは、液晶パネル61の等価回路図である図6に示すように、格子状に配線されている。複数の走査線Tは、Y方向に互いに間隔をあけた状態で、X方向に沿って延びている。複数の信号線Sは、X方向に互いに間隔をあけた状態で、Y方向に沿って延びている。各画素78は、各走査線Tと各信号線Sとの交差に対応して設定されている。各信号線Sは、Y方向に沿って並ぶ複数の画素78すなわち各画素列78C図5に対応している。各走査線Tは、X方向に沿って並ぶ複数の画素78すなわち各画素行78L図5に対応している。また、液晶パネル61は、画素78ごとに、スイッチング素子の1つであるTFTThinFilmTransistor素子91と、画素電極93と、共通電極97と、を有している。なお、共通電極97は、マトリクスMを構成する複数の画素78間にまたがって一連した状態で設けられている。つまり、共通電極97は、マトリクスMを構成する複数の画素78に平面視で重なる領域に設けられており、複数の画素78間にわたって共通して機能する。TFT素子91のゲート電極は、対応する走査線Tに電気的に接続されている。TFT素子91のソース電極は、対応する信号線Sに電気的に接続されている。各画素78において、TFT素子91のドレイン電極は、画素電極93に電気的に接続されている。各画素78において、画素電極93と共通電極97とは、画素電極93と共通電極97との間に電界を形成する一対の電極を構成している。液晶75図4は、画素電極93と共通電極97との間に介在している。本実施形態では、画素電極93と共通電極97とは、互いに対向している。TFT素子91は、このTFT素子91に電気的に接続される走査線Tに選択信号が供給されるとオン状態となる。このとき、このTFT素子91に電気的に接続される信号線Sからデータ信号が供給され、画素電極93がデータ信号の大きさに応じた電位に保たれる。このとき、共通電極97を画素電極93の電位とは異なる電位に保つと、画素電極93と共通電極97との間に電位差が発生する。これにより、画素78ごとに、画素電極93と共通電極97との間に電界を発生させることができる。液晶パネル61では、画素電極93と共通電極97との間に電圧を印加すると、画素電極93と共通電極97との間に電界が発生する。この電界によって液晶75の配向状態を画素78ごとに変化させることができる。つまり、画像形成パネル33では、液晶75に印加する電圧を画素78ごとに変化させることによって、液晶75の配向状態を画素78ごとに変化させることができる。本実施形態では、液晶75に電圧が印加されると、液晶75がオン状態になる。他方で、液晶75に印加される電圧が解除されると、液晶75がオフ状態になる。プロジェクター1では、図2に示す画像形成部13に光41を照射した状態で、各液晶パネル61における液晶75の配向状態を画素78ごとに変化させることにより、表示が制御される。液晶75の配向状態は、画素電極93の電位と共通電極97の電位との差以下、駆動電圧と呼ぶによって変化し得る。上述した画像形成パネル33は、図7に示すように、フレーム111に収容された状態で、ライトバルブユニット110としてプロジェクター1に組み込まれている。本実施形態では、画像形成パネル33とフレーム111とは、接着剤112を介して互いに固着している。接着剤112は、画像形成パネル33の側面と、フレーム111の内側の側壁部との間に設けられている。接着剤112としては、例えば、シリコーン樹脂系の接着剤が採用され得る。フレーム111は、ねじ孔113を有している。ライトバルブユニット110は、フレーム111のねじ孔113に挿入されたねじ図示せずを介してプロジェクター1に取り付けられている。なお、ライトバルブユニット110では、FPC115が設けられている。FPC115は、液晶パネル61の端子電極87図5に電気的に接続されており、フレーム111の内側から外側に延びている。FPC115には、液晶パネル61を駆動するためのドライバーICIntegratedCircuit117が実装されている。前述したパネル駆動回路5図1は、ドライバーIC117の主要構成を示すブロック図である図8に示すように、ドライバーIC117内に組み込まれている。ドライバーIC117には、図1に示す電源部7から、図8に示す電源配線119を介して電源電位VDDが付与される。なお、電源配線119の高電位側は、電源電位VDDとされている。また、電源配線119の低電位側は、グランドGNDに接地されており、グランド電位とされている。第1実施形態第1実施形態におけるパネル駆動回路5は、図8に示すように、信号電位発生回路131と、走査電位発生回路132と、共通電位発生回路133と、スイッチング回路134と、を有している。信号電位発生回路131と、走査電位発生回路132と、共通電位発生回路133と、スイッチング回路134とは、互いに並列して電源配線119に接続されている。このため、パネル駆動回路5に付与される電源電位VDDは、信号電位発生回路131、走査電位発生回路132、共通電位発生回路133及びスイッチング回路134のそれぞれに入力される。信号電位発生回路131は、付与される電源電位VDDに基づいて、各信号線Sに出力するための信号電位Vsを発生する。この信号電位Vsは、ドライバーIC117に設けられた出力端子135を介して信号線駆動回路83に出力される。なお、信号線駆動回路83において、高電位側の信号電位Vsに対極する低電位VSS側は、グランドGNDに接地されている。つまり、信号線駆動回路83において、低電位VSSはグランド電位とされている。走査電位発生回路132は、付与される電源電位VDDに基づいて、各走査線Tに出力するための走査電位Vtを発生する。この走査電位Vtは、ドライバーIC117に設けられた出力端子136を介して走査線駆動回路81に出力される。なお、走査線駆動回路81において、高電位側の走査電位Vtに対極する低電位VSS側は、グランドGNDに接地されている。つまり、走査線駆動回路81において、低電位VSSはグランド電位とされている。走査線駆動回路81は、複数の走査線Tのいずれかにパルス状の選択信号を出力するときに、走査電位Vtとグランド電位との差である電圧の選択信号を出力する。このとき、信号線駆動回路83は、選択信号が出力された画素行78Lに表示させるべき画像に対応する画像信号を複数の信号線Sに出力する。このときの画像信号の電圧は、信号電位Vsとグランド電位との差である。共通電位発生回路133は、付与される電源電位VDDに基づいて、共通電極97に出力するための電位である共通電位Vcomを発生する。ドライバーIC117には、共通電位発生回路133から共通電位Vcomを出力するための出力端子137が設けられている。液晶パネル61の共通電極97は、ドライバーIC117の出力端子137に接続される。これにより、共通電位発生回路133からの共通電位Vcomは、液晶パネル61の共通電極97に付与される。スイッチング回路134は、スイッチング素子の1つであるトランジスター素子138と、抵抗素子141と、抵抗素子142と、を有している。本実施形態では、トランジスター素子138として、PNP型のトランジスターが採用されている。トランジスター素子138のベース端子151は、抵抗素子141を介して電源配線119に接続されている。トランジスター素子138のコレクター端子153は、ドライバーIC117に設けられた端子143に接続されている。液晶パネル61の共通電極97は、ドライバーIC117の端子143に接続される。これにより、トランジスター素子138のコレクター端子153と液晶パネル61の共通電極97とが、互いに電気的に接続される。トランジスター素子138のエミッター端子155は、抵抗素子142を介してトランジスター素子138のベース端子151に接続されている。また、トランジスター素子138のエミッター端子155は、グランドGNDにも接続されている。そして、トランジスター素子138のベース端子151は、抵抗素子142を介してグランドGNDにも接続されている。なお、抵抗素子141の抵抗値としては、例えば、1kΩが採用され得る。また、抵抗素子141の抵抗値としては、例えば、10kΩが採用され得る。上記の構成を有するプロジェクター1では、図1に示す外部電源9からの電力の供給が遮断されると、図8に示すドライバーIC117への電源電位VDDの供給が停止する。ドライバーIC117への電源電位VDDの供給が停止すると、液晶パネル61の駆動を制御することができなくなる。ここで、液晶パネル61では、一般的に、液晶75の駆動に起因して、画素78に電荷が貯まりやすい。画素78に貯まった電荷は、焼き付き現象などの要因になることがある。このため、液晶パネル61の駆動を停止するときには、画素78に貯まった電荷を放電させてから液晶パネル61の駆動を停止する処理オフシーケンス処理が行われる。オフシーケンス処理によって、焼き付き現象の発生を低く抑えやすくすることができる。ところが、ドライバーIC117への電源電位VDDの供給の停止が、例えば停電などの意図しないもの、つまり不可抗力によるものであるときには、オフシーケンス処理を実施することができない。本実施形態では、電源電位VDDの意図しない低下が発生したときに、画素78に貯まっている電荷をスイッチング回路134によって放電させることができる。図1に示す外部電源9からの電力の供給が遮断されると、電源電位VDDは、図9に示すように、電力の供給が遮断されたタイミングt1から時間の経過とともに徐々に低下していく。そして、共通電位Vcomも、タイミングt1から時間の経過とともに徐々に低下していく。このとき、共通電位Vcomの低下にかかる傾きは、電源電位VDDの低下にかかる傾きよりも小さい。このため、本実施形態では、タイミングt2において、電源電位VDDが共通電位Vcomを下回る。つまり、本実施形態では、タイミングt2において、電源電位VDDが共通電位Vcomよりも低くなる。このときに、図8に示すトランジスター素子138のコレクター端子153とエミッター端子155との間が導通状態となる。これにより、コレクター端子153とエミッター端子155との間に、図9に示すように、電流Iceが流れ得る。画素78に貯まっている電荷は、この電流Iceが流れる間に、共通電極97からコレクター端子153及びエミッター端子155をこの順に経由してグランドGNDに至る経路で放電され得る。また、このとき、画素78に貯まっている電荷は、共通電極97からコレクター端子153、ベース端子151及び抵抗素子142をこの順に経由してグランドGNDに至る経路でも放電され得る。なお、共通電極97からコレクター端子153、ベース端子151及び抵抗素子142を経由してグランドGNDに至る経路において、コレクター端子153とベース端子151との間は、トランジスター素子138の寄生ダイオードである。本実施形態において、電源部7及び外部電源9のそれぞれが電源に対応し、共通電極97が一方の電極に対応し、電源電位VDDが高電位電源電位に対応し、共通電位Vcomが共通電位に対応し、グランドGNDが低電位電源に対応し、共通電位発生回路133が共通電位発生部に対応している。また、ドライバーIC117が半導体装置に対応し、出力端子137が出力端子に対応し、端子143が一方の電極を接続するための端子に対応し、抵抗素子141が第1抵抗素子に対応し、抵抗素子142が第2抵抗素子に対応し、ライトバルブユニット110が液晶装置に対応している。本実施形態では、電源電位VDDが共通電位Vcomを下回ったときに、トランジスター素子138を介して、共通電極97とグランドGNDとの間を導通させることができる。このため、例えば、外部電源9の意図しない遮断が発生して電源電位VDDが共通電位Vcomを下回って低下したときに、共通電極97とグランドGNDとの間が導通する。このため、電源電位VDDの供給が停止したときであっても、画素78に貯まった電荷を放電することができる。このため、液晶パネル61における焼き付き現象の発生を低く抑えることができる。この結果、液晶パネル61の劣化を軽減しやすくすることができる。なお、第1実施形態では、共通電位発生回路133と、スイッチング回路134とが、1つのドライバーIC117内に組み込まれている。しかしながら、パネル駆動回路5の構成は、これに限定されない。パネル駆動回路5の構成としては、例えば、共通電位発生回路133及びスイッチング回路134のいずれか一方を、ドライバーIC117とは別に実装する構成も採用され得る。さらに、パネル駆動回路5の構成としては、例えば、共通電位発生回路133と、スイッチング回路134とを、それぞれ、ドライバーIC117とは別に実装する構成も採用され得る。しかしながら、共通電位発生回路133とスイッチング回路134とが、1つのドライバーIC117内に組み込まれている構成は、共通電位発生回路133とスイッチング回路134とを、それぞれ個別に実装する手間を軽減することができる点で好ましい。また、スイッチング回路134を液晶パネル61上の回路に実装する構成も採用され得る。また、第1実施形態では、共通電位発生回路133と共通電極97との接続、及びスイッチング回路134と共通電極97との接続を、それぞれ個別に行う方法が採用されている。しかしながら、共通電位発生回路133と共通電極97との接続、及びスイッチング回路134と共通電極97との接続は、これに限定されない。共通電位発生回路133と共通電極97との接続、及びスイッチング回路134と共通電極97との接続としては、例えば、共通電位発生回路133の出力側とコレクター端子153とを、ドライバーIC117内で互いに接続しておく方法も採用され得る。これにより、共通電位発生回路133と共通電極97との接続、及びスイッチング回路134と共通電極97との接続を、それぞれ個別に行う手間を軽減することができる。さらに、ドライバーIC117において、出力端子137及び端子143のいずれか一方を省略することができる。これに対し、共通電位発生回路133と共通電極97との接続、及びスイッチング回路134と共通電極97との接続を、ドライバーIC117の外側でそれぞれ個別に行う本形態では、スイッチング回路134を使用するか否かを選択することができる。この結果、ドライバーIC117における汎用性を高めやすくすることができる。第2実施形態第2実施形態について説明する。第2実施形態におけるパネル駆動回路5は、図10に示すように、スイッチング回路161を有している。第2実施形態におけるパネル駆動回路5では、第1実施形態におけるパネル駆動回路5のスイッチング回路134がスイッチング回路161に替えられている。第2実施形態におけるプロジェクター1は、スイッチング回路134がスイッチング回路161に替えられていることを除いては、第1実施形態におけるプロジェクター1と同様の構成を有している。このため、以下においては、第1実施形態と同一の構成については、第1実施形態と同一の符号を付して詳細な説明を省略する。スイッチング回路161は、ツェナーダイオード素子163と、トランジスター素子138と、抵抗素子142と、を有している。なお、スイッチング回路161では、スイッチング回路134における抵抗素子141図8が省略されている。ツェナーダイオード素子163は、電源配線119に接続されている。ツェナーダイオード素子163は、電源電位VDDに対して逆方向接続されている。ツェナーダイオード素子163は、定電圧ダイオード素子であり、逆方向に印加される電位がツェナー電位を超えている場合に、逆方向の電流が流れる。他方で、ツェナーダイオード素子163は、逆方向に印加される電位がツェナー電位を下回っている場合に、電流が略遮断される。トランジスター素子138のベース端子151は、ツェナーダイオード素子163と抵抗素子142との間に接続されている。第2実施形態においても、第1実施形態と同様の効果が得られる。本実施形態では、ツェナー電位ZDは、図11に示すように、液晶75の駆動に適した電源電位VDDと共通電位Vcomとの間に設定されている。このため、電力の供給が遮断されたタイミングt1から電源電位VDDが共通電位Vcomを下回るタイミングt2までの間のタイミングtzにおいて、電源電位VDDがツェナー電位ZDを下回る。この結果、このタイミングtzにおいて、トランジスター素子138のコレクター端子153とエミッター端子155との間が導通状態となる。つまり、第2実施形態では、画素78に貯まっている電荷の放電開始のタイミングを、第1実施形態のタイミングt2からタイミングtzに早めることができる。このため、第2実施形態では、第1実施形態に比較して、画素78に貯まっている電荷を一層放電しやすくすることができる。これにより、液晶パネル61における焼き付き現象の発生を一層低く抑えることができるので、液晶パネル61の劣化を一層軽減しやすくすることができる。なお、第2実施形態では、共通電位発生回路133と、スイッチング回路161とが、1つのドライバーIC117内に組み込まれている。しかしながら、パネル駆動回路5の構成は、これに限定されない。パネル駆動回路5の構成としては、例えば、共通電位発生回路133及びスイッチング回路161のいずれか一方を、ドライバーIC117とは別に実装する構成も採用され得る。さらに、パネル駆動回路5の構成としては、例えば、共通電位発生回路133と、スイッチング回路161とを、それぞれ、ドライバーIC117とは別に実装する構成も採用され得る。しかしながら、共通電位発生回路133とスイッチング回路161とが、1つのドライバーIC117内に組み込まれている構成は、共通電位発生回路133とスイッチング回路161とを、それぞれ個別に実装する手間を軽減することができる点で好ましい。また、スイッチング回路161を液晶パネル61上の回路に実装する構成も採用され得る。また、第2実施形態では、共通電位発生回路133と共通電極97との接続、及びスイッチング回路161と共通電極97との接続を、それぞれ個別に行う方法が採用されている。しかしながら、共通電位発生回路133と共通電極97との接続、及びスイッチング回路161と共通電極97との接続は、これに限定されない。共通電位発生回路133と共通電極97との接続、及びスイッチング回路161と共通電極97との接続としては、例えば、共通電位発生回路133の出力側とコレクター端子153とを、ドライバーIC117内で互いに接続しておく方法も採用され得る。これにより、共通電位発生回路133と共通電極97との接続、及びスイッチング回路161と共通電極97との接続を、それぞれ個別に行う手間を軽減することができる。さらに、ドライバーIC117において、出力端子137及び端子143のいずれか一方を省略することができる。これに対し、共通電位発生回路133と共通電極97との接続、及びスイッチング回路161と共通電極97との接続を、ドライバーIC117の外側でそれぞれ個別に行う本形態では、スイッチング回路161を使用するか否かを選択することができる。この結果、ドライバーIC117における汎用性を高めやすくすることができる。第3実施形態第3実施形態について説明する。第3実施形態におけるパネル駆動回路5は、図12に示すように、スイッチング回路165を有している。第3実施形態におけるパネル駆動回路5では、第1実施形態におけるパネル駆動回路5のスイッチング回路134がスイッチング回路165に替えられている。スイッチング回路165は、ダイオード素子166を有している。スイッチング回路165では、第1実施形態におけるスイッチング回路134のトランジスター素子138が、ダイオード素子166に替えられている。このことを除いては、第3実施形態におけるプロジェクター1は、第1実施形態におけるプロジェクター1と同様の構成を有している。このため、以下においては、第1実施形態と同一の構成については、第1実施形態と同一の符号を付して詳細な説明を省略する。ダイオード素子166の一方の端子166aは、抵抗素子141を介して電源配線119に接続されている。換言すれば、ダイオード素子166の一方の端子166aは、抵抗素子141と抵抗素子142との間に接続されている。ダイオード素子166の他方の端子166bは、ドライバーIC117に設けられた端子167に接続されている。液晶パネル61の共通電極97は、ドライバーIC117の端子167に接続される。なお、ダイオード素子166の順方向は、他方の端子166bから一方の端子166aに向かう方向である。第3実施形態では、例えば、外部電源9の意図しない遮断が発生して電源電位VDDの供給が停止したときであっても、画素78に貯まった電荷が、共通電極97からダイオード素子166を介してグランドGNDに放電することができる。このため、液晶パネル61における焼き付き現象の発生を低く抑えることができる。この結果、液晶パネル61の劣化を軽減しやすくすることができる。抵抗素子141及び抵抗素子142のそれぞれの抵抗値の決定方法としては、例えば、次のような決定方法が採用され得る。ダイオード素子166の一方の端子166aの電圧が、共通電位発生回路133の出力電圧可変幅の最大電圧よりも高くなる様に、かつ、ダイオード素子166の順電圧降下を考慮した上で、抵抗素子141及び抵抗素子142のそれぞれの抵抗値の分圧比を決めた上で、液晶パネル61として許される消費電流値以下の最適範囲で決定する。このとき、抵抗素子141及び抵抗素子142のそれぞれの抵抗値の和となる合成抵抗値を通じて電源電位VDDが消費される為、前述の分圧比を満たした上で電源電位VDD消費が最小限となる値が望ましい。しかし、抵抗素子142の抵抗値は画素78に貯まった電荷の放電経路に直列に配置された抵抗でもある為、放電インピーダンスと電源電位VDDよりの消費電流をトレードオフして決定される。なお、第3実施形態では、共通電位発生回路133と、スイッチング回路165とが、1つのドライバーIC117内に組み込まれている。しかしながら、パネル駆動回路5の構成は、これに限定されない。パネル駆動回路5の構成としては、例えば、共通電位発生回路133及びスイッチング回路165のいずれか一方を、ドライバーIC117とは別に実装する構成も採用され得る。さらに、パネル駆動回路5の構成としては、例えば、共通電位発生回路133と、スイッチング回路165とを、それぞれ、ドライバーIC117とは別に実装する構成も採用され得る。しかしながら、共通電位発生回路133とスイッチング回路165とが、1つのドライバーIC117内に組み込まれている構成は、共通電位発生回路133とスイッチング回路165とを、それぞれ個別に実装する手間を軽減することができる点で好ましい。また、スイッチング回路165を液晶パネル61上の回路に実装する構成も採用され得る。また、第3実施形態では、共通電位発生回路133と共通電極97との接続、及びスイッチング回路165と共通電極97との接続を、それぞれ個別に行う方法が採用されている。しかしながら、共通電位発生回路133と共通電極97との接続、及びスイッチング回路165と共通電極97との接続は、これに限定されない。共通電位発生回路133と共通電極97との接続、及びスイッチング回路165と共通電極97との接続としては、例えば、共通電位発生回路133の出力側と他方の端子166bとを、ドライバーIC117内で互いに接続しておく方法も採用され得る。これにより、共通電位発生回路133と共通電極97との接続、及びスイッチング回路165と共通電極97との接続を、それぞれ個別に行う手間を軽減することができる。さらに、ドライバーIC117において、出力端子137及び端子167のいずれか一方を省略することができる。これに対し、共通電位発生回路133と共通電極97との接続、及びスイッチング回路165と共通電極97との接続を、ドライバーIC117の外側でそれぞれ個別に行う本形態では、スイッチング回路165を使用するか否かを選択することができる。この結果、ドライバーIC117における汎用性を高めやすくすることができる。第4実施形態第4実施形態について説明する。第4実施形態におけるパネル駆動回路5は、図13に示すように、スイッチング回路169を有している。第4実施形態におけるパネル駆動回路5では、第2実施形態におけるパネル駆動回路5のスイッチング回路161がスイッチング回路169に替えられている。スイッチング回路169は、ダイオード素子166を有している。スイッチング回路169では、第2実施形態におけるスイッチング回路161のトランジスター素子138が、ダイオード素子166に替えられている。このことを除いては、第4実施形態におけるプロジェクター1は、第2実施形態におけるプロジェクター1と同様の構成を有している。このため、以下においては、第2実施形態と同一の構成については、第2実施形態と同一の符号を付して詳細な説明を省略する。ダイオード素子166の一方の端子166aは、ツェナーダイオード素子163を介して電源配線119に接続されている。換言すれば、ダイオード素子166の一方の端子166aは、ツェナーダイオード素子163と抵抗素子142との間に接続されている。ダイオード素子166の他方の端子166bは、ドライバーIC117に設けられた端子167に接続されている。液晶パネル61の共通電極97は、ドライバーIC117の端子167に接続される。なお、ダイオード素子166の順方向は、他方の端子166bから一方の端子166aに向かう方向である。第4実施形態では、例えば、外部電源9の意図しない遮断が発生して電源電位VDDの供給が停止したときであっても、画素78に貯まった電荷が、共通電極97からダイオード素子166を介してグランドGNDに放電することができる。このため、液晶パネル61における焼き付き現象の発生を低く抑えることができる。この結果、液晶パネル61の劣化を軽減しやすくすることができる。抵抗素子142の抵抗値の決定においては、抵抗素子142の抵抗値を通じて電源電位VDDが消費される為、電源電位VDD消費が最小限となる値が望ましい。しかし、抵抗素子142の抵抗値は画素78に貯まった電荷の放電経路に直列に配置された抵抗でもある為、放電インピーダンスと電源電位VDDよりの消費電流をトレードオフして決定される。なお、第4実施形態では、共通電位発生回路133と、スイッチング回路169とが、1つのドライバーIC117内に組み込まれている。しかしながら、パネル駆動回路5の構成は、これに限定されない。パネル駆動回路5の構成としては、例えば、共通電位発生回路133及びスイッチング回路169のいずれか一方を、ドライバーIC117とは別に実装する構成も採用され得る。さらに、パネル駆動回路5の構成としては、例えば、共通電位発生回路133と、スイッチング回路169とを、それぞれ、ドライバーIC117とは別に実装する構成も採用され得る。しかしながら、共通電位発生回路133とスイッチング回路169とが、1つのドライバーIC117内に組み込まれている構成は、共通電位発生回路133とスイッチング回路169とを、それぞれ個別に実装する手間を軽減することができる点で好ましい。また、スイッチング回路169を液晶パネル61上の回路に実装する構成も採用され得る。また、第4実施形態では、共通電位発生回路133と共通電極97との接続、及びスイッチング回路169と共通電極97との接続を、それぞれ個別に行う方法が採用されている。しかしながら、共通電位発生回路133と共通電極97との接続、及びスイッチング回路169と共通電極97との接続は、これに限定されない。共通電位発生回路133と共通電極97との接続、及びスイッチング回路169と共通電極97との接続としては、例えば、共通電位発生回路133の出力側と他方の端子166bとを、ドライバーIC117内で互いに接続しておく方法も採用され得る。これにより、共通電位発生回路133と共通電極97との接続、及びスイッチング回路169と共通電極97との接続を、それぞれ個別に行う手間を軽減することができる。さらに、ドライバーIC117において、出力端子137及び端子167のいずれか一方を省略することができる。これに対し、共通電位発生回路133と共通電極97との接続、及びスイッチング回路169と共通電極97との接続を、ドライバーIC117の外側でそれぞれ個別に行う本形態では、スイッチング回路169を使用するか否かを選択することができる。この結果、ドライバーIC117における汎用性を高めやすくすることができる。また、第1~第4実施形態では、それぞれ、ライトバルブとして、透過型の液晶パネル61が採用されている。しかしながら、液晶パネル61は、透過型に限定されず、反射型も採用され得る。また、本実施形態では、液晶パネル61をプロジェクター1に適用した例を説明したが、液晶パネル61が適用され得る電子機器はプロジェクター1に限定されない。液晶パネル61は、例えば、各種ディスプレイ、携帯電話機などの電子機器にも表示装置として適用され得る。また、本実施形態では、液晶75の駆動方式としてVA型の駆動方式が採用されているが、駆動方式はこれに限定されない。液晶75の駆動方式は、TNTwistedNematic型、IPSInPlaneSwitching型、FFSFringeFieldSwitching型等の種々の方式も採用され得る。"