不揮発性のメモリと、コマンドが格納されるコマンド格納部と、バックグランド処理の種類とその優先順位とが設定され、必要とされているバックグランド処理の情報が設定され、ホストデバイスによって、前記バックグランド処理の許可または不許可が設定される記憶部と、前記コマンド格納部にコマンドが格納されていないと判定すると、前記記憶部を参照して前記ホストデバイスが前記バックグランド処理を行うことを許可しているか否かを判定し、許可されていない場合、前記記憶部に設定された前記バックグランド処理の情報と前記優先順位とを参照して、前記メモリの未使用のブロックの数と、前記必要とされているバックグランド処理の優先順位及び数とに基づいて前記バックグランド処理の重要度を前記記憶部に設定する管理部と、を備えることを特徴とするメモリデバイス。前記管理部は、前記ホストデバイスが前記バックグランド処理を行うことを許可していると判定する場合、前記記憶部に設定された前記バックグランド処理の情報を参照して、前記メモリの未使用のブロックの数と、前記バックグランド処理の種類及び数とに基づいて前記バックグランド処理の重要度を前記記憶部に設定し、前記記憶部に設定された前記バックグランド処理の情報に基づくバックグランド処理を、優先順に実行することを特徴とする請求項1に記載のメモリデバイス。前記管理部は、前記バックグランド処理を実行している間に前記ホストデバイスからコマンドが入力された場合、前記記憶部に設定された前記重要度が、所定の値以上の場合、前記バックグランド処理を実行することを特徴とする請求項2に記載のメモリデバイス。前記管理部は、前記バックグランド処理の間に前記ホストデバイスからコマンドが入力された場合、最大で2つの前記バックグランド処理を実行することを特徴とする請求項3に記載のメモリデバイス。前記管理部は、前記ホストデバイスに、前記記憶部に設定された前記重要度に関する情報を供給することを特徴とする請求項1乃至4のいずれか一項に記載のメモリデバイス。高品質なメモリデバイスを提供する。実施形態のメモリデバイスは、不揮発性のメモリと、コマンド格納部と、記憶部と、管理部と、を備えている。コマンド格納部は、コマンドを格納する。記憶部は、バックグランド処理の種類及び優先順位を設定し、必要とされている前記バックグランド処理の情報を設定し、ホストデバイスによって、前記バックグランド処理の許可または不許可が設定される。管理部は、前記コマンド格納部にコマンドが格納されていないと判定すると、前記記憶部を参照して前記ホストデバイスが前記バックグランド処理を行うことを許可しているか否かを判定し、許可されていない場合、前記記憶部に設定された前記バックグランド処理の情報を参照して、前記メモリの未使用のブロックの数と、前記バックグランド処理の種類及び数とに基づいて前記バックグランド処理の重要度を前記記憶部に設定する。以下、実施形態について図面を参照して説明する。なお、以下の説明において、略同一の機能及び構成を有する構成要素については、同一符号を付す。また、以下に示す各実施形態は、この実施形態の技術的思想を具体化するための装置や方法を例示するものであって、実施形態の技術的思想は、構成部品の材質、形状、構造、配置等を下記のものに特定するものでない。実施形態の技術的思想は、特許請求の範囲において、種々の変更を加えることができる。第1の実施形態<1.1構成><1.1.1メモリデバイスの概要>図1は、第1の実施形態に係るメモリデバイスを概略的に示している。図1は、メモリデバイスのハードウェア上の構成を示している。図1に示すように、メモリデバイス半導体記憶装置1は、ホストデバイス以下、単にホストと称する場合がある2と通信できるように構成されている。メモリデバイス1は、ターゲットとして動作し、ホストデバイス2はイニシエータとして動作する。さらに具体的な例として、メモリデバイス1はUFSメモリデバイスであり、ホストデバイス2はUFSメモリデバイスをサポートするホストである。メモリデバイス1は、少なくとも、不揮発性の半導体メモリ11と、メモリ11を制御するためのメモリコントローラ12とを含んでいる。メモリ11は、複数ビットからなる特定の書き込み単位でデータの書き込み、及び読み出しを行う。さらに、メモリ11は、複数の書き込み単位からなる消去単位でデータを消去する。また、メモリデバイス1は、I/O21、コアロジック部22、I/O23を含んでいる。I/O21は、メモリデバイス1がホストデバイス2と接続するためのハードウェア上の構成を含んでいる。メモリデバイス1がUFSメモリデバイスである場合、メモリデバイス1とホストデバイス2との間の信号には、RESET、REF_CLK、DOUT、DOUT_c、DIN、DIN_c、VCC、VCCQ、VCCQ2、VDDi、VDDi2、VDDi3が含まれる。RESET、REF_CLK、DOUT、DOUT_c、DIN、DIN_cは、ホストデバイス2とI/O21との間で通信される。RESETは、ハードウェアリセット信号である。REF_CLKは、参照クロックである。DOUTとDOUT_cは差動信号対を形成し、ホストデバイス2からメモリデバイス1へ送信される信号である。DINとDIN_cは差動信号対を形成し、メモリデバイス1からホストデバイス2へ送信される信号である。VCC、VCCQ、VCCQ2は、メモリ11、及びコアロジック部22に供給される電源電圧である。VDDi、VDDi2、VDDi3は、コアロジック部22に供給され、コアロジック部22内に電圧レギュレータが設けられる際の入力端子である。コアロジック部22は、メモリコントローラ12のうちのI/Oを除く主要部分である。I/O23は、メモリコントローラ12がメモリ11と接続するためのハードウェア上の構成を含んでいる。コアロジック部22は、ホストインターフェース31、バッファ32、データバス33、メモリインターフェース34、バッファ35、ECC回路36、制御バス41、CPUcentralprocessingunit42、ROMreadonlymemory43、ワークRAMrandomaccessmemory45、レジスタ46を含んでいる。I/O21は、ホストインターフェース31と接続されている。ホストインターフェース31は、メモリデバイス1とホストデバイス2が通信するのに必要な処理を行なう。より具体的には、ホストインターフェース31は、メモリデバイス1とホストデバイス2がともに準拠している通信プロトコルに則ってメモリデバイス1とホストデバイス2との間の通信を担う。メモリデバイス1がUFSメモリデバイスである場合、例えば、ホストインターフェース31は、UFSインターフェースである。UFSインターフェースは、物理層についてはM-PHY規格に則っており、リンク層についてはUniPro規格に則っている。ホストインターフェース31は、バッファ32と接続されている。バッファ32は、ホストデバイス2からメモリデバイス1に送信されたデータをホストインターフェース31を介して受け取り、これを一時的に保持する。また、バッファ32は、メモリデバイス1からホストインターフェース31を介してホストデバイス2へ送信されるデータを一時的に保持する。バッファ32はデータバス33と接続されている。I/O23は、メモリインターフェース34と接続されている。メモリインターフェース34は、メモリコントローラ12がメモリ11と通信するのに必要な処理を行なう。より具体的には、メモリインターフェース34は、コアロジック部22からの指示をメモリ11が認識可能な形態で送信する。メモリ11がNAND型フラッシュメモリである場合、メモリインターフェース34は、NANDフラッシュインターフェースである。尚、メモリ11はNAND型フラッシュメモリに限らず、不揮発性のメモリであれば、どのようなメモリでも良い。メモリインターフェース34は、バッファ35と接続されている。バッファ35は、メモリ11からメモリコントローラ12に送信されたデータをメモリインターフェース34を介して受け取り、これを一時的に保持する。また、バッファ35は、メモリコントローラ12からメモリ11にメモリインターフェース34を介して送信される予定のデータを一時的に保持する。バッファ35はデータバス33と接続されている。メモリインターフェース34、及びバッファ35は、ECCerrorcorrectingcode回路36と接続されている。ECC回路36はまた、データバッファ35と接続されている。ECC回路36は、ホストデバイス2からの書き込みデータをデータバス33を介して受け取り、書き込みデータにエラー訂正符号を付加し、エラー訂正符号を付された書き込みデータをバッファ35に供給する。また、ECC回路36は、メモリ11から供給されたデータをバッファ35を介して受け取り、このデータに対してエラー訂正符号を用いてエラー訂正を行い、エラー訂正されたデータをデータバス33に供給する。制御バス41には、CPU42、ROM43、RAM45、レジスタ46が接続されている。CPU42、ROM43、RAM45、レジスタ46は、制御バス41を介して相互に通信する。CPU42は、メモリデバイス1の全体の動作を司る。CPU42は、ROM43に格納されている制御プログラム命令に従って所定の処理を実行する。CPU42は、制御プログラムに従ってホストデバイス2から受けたコマンドに従ってメモリ11に対する所定の処理を実行したりする。ROM43は、CPU42により制御される制御プログラムなどを格納する。RAM45は、CPU42の作業エリアとして使用され、CPU42の作業に必要な変数等を一時的に記憶する。レジスタ46は、メモリデバイス1の動作に必要な種々の値を保持する。また、レジスタ46は、ホストデバイス2が、メモリデバイス1を制御するのに必要な種々の値を保持する。制御バス41には、ホストインターフェース31、バッファ32、メモリインターフェース34、バッファ35が接続されている。CPU42は、制御プログラムやホストデバイス2からの指示に基づいて、ホストインターフェース31、バッファ32、メモリインターフェース34、バッファ35を制御する。メモリコントローラ12には、アナログ回路51が設けられていてもよい。<1.1.2メモリの概要>例えば、メモリ11は1つまたは複数のNAND型フラッシュメモリを含む。メモリ11がNAND型フラッシュメモリである場合、メモリ11は、ページ単位でデータの書き込み、及び読み出しを行う。ページは、図2に示すように、複数のメモリセルトランジスタの集合のメモリ空間からなり、固有の物理アドレスを割り当てられている。各メモリセルトランジスタメモリセル、セルトランジスタ等とも称すMTは、いわゆる積層ゲート構造のMOSFETmetaloxidesemiconductorfieldeffecttransistorである。各メモリセルトランジスタMTは、電荷蓄積層CSに蓄えられる電子の数に応じて閾値電圧が変化し、この閾値電圧の違いに応じた情報を記憶する。メモリセルトランジスタMTが電流経路ソース/ドレインSD同士を相互に直列接続されてNANDストリングを構成し、NANDストリングの両端に選択ランジスタS1、S2が接続される。選択トランジスタS2の電流経路の他端はビット線BLに接続され、選択トランジスタS1の電流経路の他端はソース線SLに接続されている。ワード線WL0乃至WL63は、WL方向に延び、同じ行に属する複数のメモリセルトランジスタMTの制御ゲート電極CGに接続される。メモリセルトランジスタMTは、ビット線BLとワード線WLとの各交点に設けられる。セレクトゲート線SGDは、WL方向に延び、ブロック内の全選択トランジスタS2に接続されている。セレクトゲート線SGSは、WL方向に延び、ブロック内の全選択トランジスタS1に接続されている。同じワード線WLと接続されている複数のメモリセルトランジスタMTは、ページを構成する。メモリ11は、図3に示すように、複数のメモリセルトランジスタを含むメモリセルアレイ91と、メモリセルトランジスタとの間でデータの入出力を行うページバッファ92とを備えている。ページバッファ92は、1ページ分のデータを保持する。メモリ11へのデータの書き込みを行う場合、メモリコントローラ12は、書き込みコマンドとともに、書き込み先を示すページアドレスと1ページ分の書き込みデータとをメモリ11に送信する。メモリ11は、メモリコントローラ12から受信した書き込みデータをページバッファ92に格納し、ページバッファ92内の書き込みデータをページアドレスで指定されたメモリセルへと書き込む。このメモリセルへの書き込み動作を開始すると、メモリ11はメモリコントローラ12に対して動作中であることを示すビジー信号を出力する。引き続きデータを書き込む場合、ビジー信号がレディー信号に切り替わった後、次のページアドレスに対して上記と同様の動作を行う。メモリ11からのデータの読み出しを行う場合、メモリコントローラ12は、読み出しコマンドとともに、読み出し先を示すページアドレスをメモリ11に送信する。メモリ11は、ページアドレスで指定されたメモリセルからページバッファ92に1ページ分のデータを読み出す。このメモリセルからの読み出し動作を開始すると、メモリ11はメモリコントローラ12に対してビジー信号出力する。そして、ビジー信号がレディー信号に切り替わった後、ページバッファ92に格納された読み出しデータがメモリコントローラ12に出力される。引き続きデータを読み出す場合、次のページアドレスに対して上記と同様の動作を行う。メモリ11がNAND型フラッシュメモリである場合、メモリセルトランジスタMTが2つ以上の閾値電圧の異なる状態を取り得る。つまり、1つのメモリセルが多値多ビットを記憶できるようにメモリ11が構成されていてもよい。そのような多値を記憶可能なメモリの場合、1つのワード線に複数ページが割り当てられる。また、メモリ11がNAND型フラッシュメモリである場合、メモリ11は、ブロック単位でデータの消去を行う。各ブロックは、連続する物理アドレスを有する複数のページからなる。以下の説明では、便宜上、書き込み単位をページとし、消去単位をブロックとする。しかしながら、メモリ11は、必ずしもNAND型フラッシュメモリに限られない。<1.1.3メモリのパッケージについて>メモリデバイス1は、例えば、プリント基板上に半田により実装される埋め込み型でも良いし、ホストデバイス2に設けられたカードスロットに対して脱着可能なリムーバブル型でもよい。図4は、封止された形態のメモリデバイス1の例を示している。図4に示されているように、プリント基板201上にチップ状の複数のメモリ11が積層されている。各メモリ11は、プリント基板201上の配線パターン図示せずにワイヤ202により接続されている。チップ状のメモリコントローラ12も、プリント基板201上に置かれ、ワイヤ202により配線パターンに接続されている。プリント基板201の裏面には、図示せぬ外部端子例えば、BGAballgridarrayが設けられている。外部端子には、図1に示した信号RESET、REF_CLK、DOUT、DOUT_c、DIN、DIN_c、VCC、VCCQ、VCCQ2、VDDi、VDDi2、VDDi3が含まれる。RESET、REF_CLK、DOUT、DOUT_c、DIN、DIN_cが割り当てられ、この外部端子を介してメモリデバイス1外部のホストデバイス2との間で信号を通信する。プリント基板201、メモリ11、メモリコントローラ12、ワイヤ202は、例えば樹脂製のパッケージ203により封止されている。<1.1.4ホストデバイスの機能的な構成>次に、図5に、ホストデバイス2の構成の別の視点を示す。より具体的には、図5は、ホストデバイス2の論理構成、すなわち機能ブロックを示している。各ブロックは、ハードウェア、コンピュータソフトウェアのいずれかまたは両者を組み合わせたものとして実現されることが可能である。各機能ブロックが、ハードウェアとして実行されるか、またはソフトウェアとして実行されるかは、具体的な実施態様またはシステム全体に課される設計制約に依存する。当業者は、具体的な実施態様ごとに、種々の方法でこれらの機能を実現し得るが、いずれの実現の手法も実施形態の範疇に含まれる。また、各機能ブロックが、以下の具体例のように区別されていることは、必須ではない。例えば、一部の機能が以下の説明において例示されている機能ブロックとは別の機能ブロックによって実行されてもよい。さらに、例示のブロックがさらに細かい機能サブブロックに分割されていてもよい。どのブロックによって特定されるかによって実施形態が限定されるものではない。ホストデバイス2は、ドライバ220、ホストコントローラ230、及びインターフェース240を含んでいる。ホストデバイス2は、例えばメモリデバイス1と通信しようとするアプリケーション210を更に含んでいる。アプリケーション210は、ドライバ220を用いて、メモリデバイス1と通信する。ドライバ220は、図示しないUFSHCIUFSHostControllerInterfaceを介してホストコントローラ230を管理する。そして、インターフェース240を介して、例えばメモリデバイス1とホストコントローラ230とは接続される。尚、インターフェース240は、上述したホストインターフェース31と同様の構成である。<1.1.5メモリデバイスの機能的な構成>次に、図6に、メモリデバイス1の構成の別の視点を示す。より具体的には、図6は、メモリデバイス1の論理構成、すなわち機能ブロックを示している。各ブロックは、ハードウェア、コンピュータソフトウェアのいずれかまたは両者を組み合わせたものとして実現されることが可能である。各機能ブロックが、ハードウェアとして実行されるか、またはソフトウェアとして実行されるかは、具体的な実施態様またはシステム全体に課される設計制約に依存する。当業者は、具体的な実施態様ごとに、種々の方法でこれらの機能を実現し得るが、いずれの実現の手法も実施形態の範疇に含まれる。また、各機能ブロックが、以下の具体例のように区別されていることは、必須ではない。例えば、一部の機能が以下の説明において例示されている機能ブロックとは別の機能ブロックによって実行されてもよい。さらに、例示のブロックがさらに細かい機能サブブロックに分割されていてもよい。どのブロックによって特定されるかによって実施形態が限定されるものではない。メモリデバイス1は、ターゲットポート61、ルータ62、デバイスマネージャ63、デスクリプタ64、アトリビュート65、フラグ66、複数のロジカルユニットLU:logicalunit67を含んでいる。ターゲットポート61は、メモリデバイス1がホストデバイス2と通信可能に接続されるためのポートであり、例えばホストインターフェース31に対応する。ルータ62は、ホストデバイス2から受信された通信タスク、コマンド、データ、クエリー等を宛先のロジカルユニット67にルーティングする。ホストデバイス2は、コマンドの処理またはタスク管理機能を、1つのロジカルユニット67を宛先とする要求を通じて要求する。ロジカルユニット67同士は、アドレス例えばLUNlogialunitnumberにより相互に識別されることが可能である。尚、以下において、コマンドとは、LUコマンド書き込みコマンド、または読み出しコマンド等と、タスクと、クエリーとを包含していると解する。ところで、LUNは、例えば、図7に示されているように、UFSメモリデバイスでは、メモリデバイス1とホストデバイス2との間の通信パケットに含められることが可能である。パケット101は、LUN102と、実体部103を含んでいる。LUN102は、例えばパケット101のヘッダに含められることが可能である。各パケットの宛先のロジカルユニット67は、LUNにより一意に特定される。実体部103は、パケットの機能に固有の内容、例えばタスク、データ、LUコマンド、クエリー、各種のパラメータ等を含んでいる。より具体的には、パケットの実体部103にコマンド記述部が含まれており、コマンド記述部にSCSIsmallcomputersysteminterfaceコマンドが格納されている。SCSIコマンド中に、所定のコマンド、及びアドレス等が含まれている。また、図6に示すように、ルータ62は、ホストデバイス2から受信された通信タスク、LUコマンド、データ、クエリーを、この通信中のLUNに基づいて、宛先のロジカルユニット67にルーティングする。また、ルータ62は、複数のロジカルユニット67からホストデバイス2宛ての通信を例えば時分割によって適当な順序でターゲットポート61に送信する。ルータ62は、例えばCPU42、ROM43、レジスタ46により実現される。すなわち、CPU42によって、ROM43中のプログラムが、レジスタ46中の値を参照しながら実行されることを通じて実現される。デバイスマネージャ63は、デバイスレベルの動作、及びコンフィギュレーションの管理を行なう。デバイスレベルの管理には、例えば、メモリデバイス1の電力管理、スリープ等の制御等が含まれる。デバイスレベルのコンフィギュレーションには、デスクリプタの組を保持すること等が含まれる。デバイスマネージャ63は、ホストデバイス2からのメモリデバイス1のコンフィギュレーション情報の変更、及び出力要求であるクエリー要求のようなコマンドを処理する。デバイスマネージャ63は、例えばCPU42、ROM43、レジスタ46により実現される。すなわち、CPU42によって、ROM43中のプログラムが、レジスタ46中の値を参照しながら実行されることを通じて実現される。デスクリプタ64、アトリビュート65、フラグ66は、例えばワークRAM45及びレジスタ46中のデータとして実現される。デスクリプタ64は、予め定義されたフォーマットのデータ構造を有し、メモリデバイス1についての何らかの特徴を記述するためのものである。デスクリプタ64には、例えば、メモリデバイス1にアクセスするのに必要なデバイスクラス、サブクラス、プロトコル等が含まれる。アトリビュート65は、メモリデバイス1に与えられた設定を示す変更可能または読み出し専用のパラメータである。アトリビュート65には、例えば、メモリデバイス1とホストデバイス2との間で転送可能なデータの最大値等が含まれる。フラグ66は、種々の項目についての択一的な論理値からなり、例えば真または偽、あるいは0または1等により表わされる。<1.1.6ロジカルユニットの構成>各ロジカルユニット67は、例えばメモリ11、メモリインターフェース34、バッファ35、ECC回路36、CPU42、ROM43、レジスタ46図1参照により実現される。各ロジカルユニット67は、相互に独立して、ホストデバイス2からの処理を実行する。したがって、各ロジカルユニット67はメモリ11、インターフェース21、23、バッファ35、ECC回路36、CPU42、ROM43、レジスタ46等の資源の一部を利用して実現される。各LUは、上記のようにホストデバイス2からは1つのLUを特定するLUNによって相互に区別される。ホストデバイス2からのコマンドは指定されたロジカルユニット67によって実行される。そして、各ロジカルユニット67は、デバイスサーバ71、タスクマネージャ72、メモリ領域73、及びキューqueue:待ち行列領域74を含んでいる。キュー領域74は、ワークRAM45またはレジスタ46等のハードウェアで実現され、ホストデバイス2からのタスク、LUコマンド、クエリー等を保持する。キュー領域74は、図示しないLUコマンドを保持するコマンドキューと、タスクを保持するタスクキューと、クエリーを保持するクエリーキューとを備えている。また、コマンドキュー、タスクキュー、及びクエリーキューこれらを、単にキュー、または待ち行列空間と呼ぶことがあるは、それぞれ、入出力が繰返されるデータを一時的に保持するデータ構造の一つである。メモリ領域73は、メモリ11のメモリ領域のうちの一部から構成され、例えばホストデバイス2からの書き込みデータを格納する。デバイスサーバ71、及びタスクマネージャ72は、例えばCPU42、ROM43、レジスタ46により実現される。すなわち、CPU42によって、ROM43中のプログラムが、レジスタ46中の値を参照しながら実行されることを通じて実現される。デバイスサーバ71は、ホストデバイス2から受信されたLUレベルの処理を要求するコマンドを解釈する。具体的には、デバイスサーバ71は、該コマンドが、タスク、LUコマンド、またはクエリーかを判別して、それぞれをキュー領域74内の所定の領域に割り当てる。また、デバイスサーバ71は、タスク、LUコマンド、またはクエリーを実行する。そのような処理には、例えば、データの書き込み、読み出し、消去等が含まれる。ロジカルユニット67はメモリ領域73を含んでいるので、デバイスサーバ71は、少なくともメモリ領域73メモリ11を制御する機能を有している。タスクマネージャ72は、複数のコマンドの実行の順序を制御し、タスク管理機能を提供する。例えば、キュー領域74に保持されたタスク、LUコマンド、またはクエリーの実行の順序を制御する。上記のように、デバイスサーバ71は、メモリ11の制御に関する処理を行なう。そのような処理には、論理アドレスと物理アドレスの変換が含まれる。論理アドレスは、ホストデバイス2によって、ホストデバイス2がメモリデバイス1に書き込むことを望むデータに割り当てられるアドレスである。物理アドレスは、上記のように、メモリ11の書き込み領域ページまたは消去領域ブロックを特定するためのアドレスである。デバイスサーバ71は、自身に対応するメモリ領域73によるデータの記憶状態を管理する。記憶状態の管理とは、どの物理アドレスのページまたは物理ブロックが、どの論理アドレスのデータを保持しているかの関係、及びどの物理アドレスのページまたは物理ブロックが消去状態何も書き込まれていない、または無効なデータを保持している状態であるかを管理することを含んでいる。その管理のために、デバイスサーバ71は、例えば論理アドレス物理アドレス変換テーブル以下、単に変換テーブルと称する場合があるを保持している。変換の例として、例えば、図8に示されているように、割り当てをブロックとすることができる。各ブロック中の各ページに対して、固定の論理アドレスオフセットが割り当てられている。図8は、メモリ11の書き込み単位の大きさが16kBであり、論理アドレスが512Bサイズのデータごとに割り当てられている例を示している。<1.2動作><1.2.1バックグランド処理>第1の実施形態のメモリデバイス1は、全ロジカルユニット67のキューコマンドキュー74が空になり、ホストデバイス2が許可する場合に、後述するバックグランド処理を行う。<1.2.2バックグランド処理の種類>まず、メモリデバイス1が行うバックグランド処理について説明する。第1の実施形態に係るメモリデバイス1のバックグランド処理としては、以下の1~6の6つが考えられる。例えばCPU42が主体となってバックグランド処理を行う。1ガベージコレクションガベージコレクションとは、メモリ11内の所定以上の量の無効データが含まれるブロックを再利用するプロセスである。具体的に再利用とは、このブロック内に保持されている有効なデータを、新しいブロックに移してから、このブロックを消去ブロックとして利用できる状態にすることである。2トリムTrimトリムとは、消去グループ単位で消去を行う代わりに、書き込みグループ単位でメモリ11の消去動作を行うことである。トリムでは、ホストデバイス2は、メモリ11内の必要でないデータを特定し、特定されたデータを消去することが出来る。3ワイプWipeワイプとは、メモリ11に論理ブロックを割り当て、再フォーマットする操作である。4バッドブロック管理メモリ11では、例えば使用を繰り返しているうちに不良ブロックが発生する。このような不良ブロックの存在はフラッシュ操作消去等の失敗や書き込み動作が失敗する結果、判明するECC36により検出される。不良ブロックが特定されると、これらの不良ブロックはメモリ11内の不良ブロックテーブルに格納される。このように、不良ブロックを処理するプロセスのことを、バッドブロック管理と呼ぶ。5ウェアレベリングメモリ11ではデータの書き換え及び消去を繰り返すとメモリセルが劣化し、データを書き込むことができなくなることがある。このため特定のブロックのみにデータの書き込み消去が集中するとそのブロックだけ早く寿命を迎えてしまう。この現象を回避するための動作がウェアレベリングである。ウェアレベリングにはいくつかの手法があるが、NAND型フラッシュメモリを使った記憶媒体では、メモリ11外部からのアドレス信号をメモリ11内部毎に異なるアドレスに変換して、各ブロックの書き込み消去回数が平均化されるようにする。また、このアドレス変換情報もメモリ11内に書き込まれて保存される。6リードディスターブ対応処理リードディスターブとは、読み出しを繰り返すことによって発生するビットエラーである。選択されたブロックにおいて、非選択のメモリセルは、制御ゲートに電圧が印加されるので、読み出し操作を繰り返すにつれて、記憶データが破壊され、誤りが発生する。このリードディスターブを抑制するために、デバイスマネージャ63CPU42は例えばブロック毎の読出し回数を把握し、定期的にデータを書き直す。このような動作を、リードディスターブ対応処理等と称す。そして、第1の実施形態では、図9に示すように、上記1~6のバックグランド処理に優先順位優先度を決めて、例えばレジスタ46にバックグランド処理の種類と、その優先順位を設定しておく。尚、この優先順位、及びバックグランド処理の数や種類はあくまで第1の実施形態の一例であり、デバイスマネージャ63等によって適宜変更可能である。また、例えばデバイスマネージャ63は、メモリデバイス1が必要としているバックグランド処理をバックグランド処理情報として、レジスタ46に設定する。<1.2.3バックグランド処理の許可に関する設定>ところで、例えばホストデバイス2は、消費電力の関係上、メモリデバイス1のコマンドキュー74が空になった際に、メモリデバイス1がバックグランド処理を行うことを許可しないことがある。メモリデバイス1は、ホストデバイス2の許可を得ないと、コマンドキュー74が空になった際に、バックグランド処理を行わない。ホストデバイス2は、メモリデバイス1がバックグランド処理を行う事を許可するか否かを、レジスタ46図1参照内のフラグBACKGROUND_OPS_EN許可設定とも称す図示せずに設定する。具体的には、ホストデバイス2は、メモリデバイス1がバックグランド処理を行う事を許可しない場合は、BACKGROUND_OPS_ENを0に設定する。また、ホストデバイス2は、メモリデバイス1がバックグランド処理を行う事を許可する場合は、BACKGROUND_OPS_ENを1に設定する。ホストデバイス2は、BACKGROUND_OPS_ENの設定を適宜変更することが可能である。メモリデバイス1は、このフラグを確認して、BACKGROUND_OPS_ENが1に設定されている場合に、バックグランド処理を行う。<1.2.4バックグランド処理の重要度に関する設定>例えばデバイスマネージャ63は、メモリデバイス1が必要とするバックグランド処理の種類、及び数、そして、メモリ11の未使用メモリブロック数等に応じてレジスタ46内のフラグBACK_GROUND_OPS_STATUS属性図示せずの設定を行う。具体的には、デバイスマネージャ63は、バックグランド処理の重要度が重要Criticalであると判定した場合は、レジスタ46内のBACK_GROUND_OPS_STATUS属性を03に設定し、必要PerformanceImpactであると判定した場合は、BACK_GROUND_OPS_STATUS属性を02に設定し、必要Requiredであると判定した場合は、BACK_GROUND_OPS_STATUS属性を01に設定し、必要無しであると判定した場合はBACK_GROUND_OPS_STATUS属性を00に設定する。尚、具体的な重要度の判定方法に関しては、下記に記載しているが、これに限らず、バックグランド処理の重要度の判定方法は適宜変更可能である。また、バックグランド処理の重要度が重要Criticalである場合においては、メモリデバイス1は、一定のコマンドモードセレクトコマンド等以外には反応しなくなる。これ以上メモリデバイス1は動作できないため、ホストデバイス2は、後述するメモリデバイス1がバックグランド処理を行う必要性に関するデータを検出した場合、ホストデバイス2は、できるだけ早くメモリデバイス1にバックグランド処理を行わせる。そして、例えばホストデバイス2にバックグランド処理の重要度を供給しても良いし、ホストデバイス2がレジスタ46を監視することで、バックグランド処理の状況を確認しても良い。<1.2.5バックグランド処理の必要性に関する設定>例えばデバイスマネージャ63は、レジスタ46内のBACK_GROUND_OPS_STATUS属性の設定に基づいて、レジスタ46内のBACKGROUND_OPS_IN図示せずのUFSStatusビット図示せずを設定する。具体的には、デバイスマネージャ63は、レジスタ46内のBACK_GROUND_OPS_STATUS属性の設定が所定以上の重要度である場合、バックグランド処理を行う必要があると判定し、レジスタ46内の設定値BACKGROUND_OPS_INのUFSStatusビットを1に設定する。また、デバイスマネージャ63は、レジスタ46内のBACK_GROUND_OPS_STATUS属性の設定が所定未満の重要度である場合、バックグランド処理を行う必要はないと判定し、レジスタ46内のBACKGROUND_OPS_INのUFSStatusビットを0に設定する。例えばホストデバイス2は、レジスタ46内のBACKGROUND_OPS_INのUFSStatusビットが1に設定されていることを確認すると、ホストデバイス2はすぐに、またはできるだけ早くメモリデバイス1にバックグランド処理を実行させる。尚、具体的なバックグランド処理の必要性の判定方法に関しては、下記に記載しているが、これに限らず、判定方法は適宜変更可能である。そして、例えばホストデバイス2にバックグランド処理の必要性を供給しても良いし、ホストデバイス2がレジスタ46を監視することで、バックグランド処理の状況を確認しても良い。<1.2.6第1の実施形態に係るメモリデバイス1の基本的な動作>次に、図10、11を用いて、第1の実施形態に係るメモリデバイス1の基本的な動作について説明する。図10は、第1の実施形態に係るメモリデバイス1において、バックグランド処理の重要度及び必要性の設定に係る動作1000についてのフローを示している。図11は、第1の実施形態に係るメモリデバイス1において、バックグランド処理が行われる場合の動作1100についてのフローを示している。<1.2.6.1バックグランド処理の重要度及び必要性の設定動作>[ステップS1001]図10に示すように、デバイスマネージャ63は、全てのロジカルユニット67内のキュー領域74が空か否かを判定する。これは、例えば、各ロジカルユニット67内のデバイスサーバ71が、キュー領域74が空になった旨を、デバイスマネージャ63に伝えることで、実現しても良い。[ステップS1002]ステップS1001において、デバイスマネージャ63が、全てのロジカルユニット67内のコマンドキュー74が空だと判定した場合、レジスタ46内のBACKGROUND_OPS_ENの設定を確認する。[ステップS1003]ステップS1002において、デバイスマネージャ63が、レジスタ46内のBACKGROUND_OPS_ENの設定が、バックグランド処理不許可である0であることを確認した場合、メモリデバイス1のバックグランド処理の要求、及び未使用のブロックBLKの数を確認する。[ステップS1004]デバイスマネージャ63は、メモリ11の未使用のブロックの数が閾値未満未使用のブロック数<閾値であり、且つ図8に示す1~6のバックグランド処理の全てが必要であるという条件を満たすか否かを判定する。尚、この閾値は適宜変更されることができる。[ステップS1005]ステップS1004の条件を満たす場合、デバイスマネージャ63は、バックグランド処理の重要度を重要Criticalとして、レジスタ46内のBACK_GROUND_OPS_STATUS属性を03に設定する。そして、デバイスマネージャ63は、レジスタ46内のBACK_GROUND_OPS_STATUS属性が02以上の場合、バックグランド処理を行う必要があると判定し、レジスタ46内のBACKGROUND_OPS_INのUFSStatusビットを1に設定する。このレジスタ46内のBACK_GROUND_OPS_STATUS属性重要度、またはBACKGROUND_OPS_INのUFSStatusビット必要性を、例えばデバイスマネージャ63が、ホストデバイス2に通知する。また、ホストデバイス2が、レジスタ46を監視することで、バックグランド処理の重要度及び必要性を確認しても良い。特に、バックグランド処理の重要度が重要Criticalである場合、メモリデバイス1は、一定のコマンド以外には反応しなくなる。ホストデバイス2はすぐに、またはできるだけ早くメモリデバイス1にバックグランド処理を実行させる。このバックグランド処理については、後述の動作1100を参照されたい。[ステップS1006]ステップS1004の条件を満たさない場合、デバイスマネージャ63は、図8に示す1が必要であり、且つ図8に示す2及び3の少なくとも一つが必要であるという条件を満たすか否かを判定する。[ステップS1007]ステップS1006の条件を満たす場合、デバイスマネージャ63は、バックグランド処理の重要度を必要PerformanceImpactとして、レジスタ46内のBACK_GROUND_OPS_STATUS属性を02に設定する。そして、デバイスマネージャ63は、バックグランド処理を行う必要があると判定し、レジスタ46内のBACKGROUND_OPS_INのUFSStatusビットを1に設定する。[ステップS1008]ステップS1006の条件を満たさない場合、デバイスマネージャ63は、図8に示す1~6のうち一つ以上必要であるという条件を満たすか否かを判定する。[ステップS1009]ステップS1008の条件を満たす場合、デバイスマネージャ63は、バックグランド処理の重要度を必要Requiredとして、レジスタ46内のBACK_GROUND_OPS_STATUS属性を01に設定する。そして、デバイスマネージャ63は、バックグランド処理を行う必要がないと判定し、レジスタ46内のBACKGROUND_OPS_INのUFSStatusビットを0に設定する。[ステップS1010]ステップS1008の条件を満たさない場合、デバイスマネージャ63は、バックグランド処理の重要度を必要無しとして、レジスタ46内のBACK_GROUND_OPS_STATUS属性を00に設定する。そして、デバイスマネージャ63は、バックグランド処理を行う必要がないと判定し、レジスタ46内のBACKGROUND_OPS_INのUFSStatusビットを0に設定する。<1.2.6.2バックグランド処理動作>[ステップS1101]ステップS1002において、デバイスマネージャ63が、レジスタ46内のBACKGROUND_OPS_ENの設定が、バックグランド処理を許可する1であることを確認した場合、メモリデバイス1が必要とするバックグランド処理があるか否かを判定する。[ステップS1102]ステップS1101において、デバイスマネージャ63が、メモリデバイス1が必要とするバックグランド処理があると判定した場合、デバイスマネージャ63は、ステップS1004と同様の動作を行う。[ステップS1103]ステップS1102の条件を満たす場合、デバイスマネージャ63は、ステップS1005と同様の動作を行う。[ステップS1104]デバイスマネージャ63は、図8に示す1~6を、優先順位の高い1から順に6までバックグランド処理を行っていく。例えば1~3のバックグランド処理が終了すると、デバイスマネージャ63は、レジスタ46内のBACK_GROUND_OPS_STATUS属性を、必要Requiredを意味する01に設定しても良い。尚、レジスタ46内のBACK_GROUND_OPS_STATUS属性が01の場合、デバイスマネージャ63は、ホストデバイス2から新しいコマンドがメモリデバイス1に供給されると、バックグランド処理を中断して新しいコマンドを実行する。[ステップS1105]ステップS1102の条件を満たさない場合、デバイスマネージャ63は、ステップS1006と同様の動作を行う。[ステップS1106]ステップS1105の条件を満たす場合、デバイスマネージャ63は、ステップS1007と同様の動作を行う。[ステップS1107]デバイスマネージャ63は、必要とされた処理のうち、優先順位の高いものから順にバックグランド処理を行っていく。[ステップS1108]ステップS1105の条件を満たさない場合、デバイスマネージャ63は、ステップS1009と同様の動作を行う。[ステップS1109]デバイスマネージャ63は、必要とされた処理のうち、優先順位の高いものから順にバックグランド処理を行っていく。<1.3第1の実施形態に係るメモリデバイスの作用効果>上述した第1の実施形態によれば、メモリデバイス1は、不揮発性のメモリ11と、コマンドが格納されるコマンド格納部キュー領域74とを備えている。また、メモリデバイス1は、バックグランド処理の種類とその優先順位とが設定され、必要とされているバックグランド処理の情報が設定され、ホストデバイス2によって、バックグランド処理の許可または不許可が設定される記憶部レジスタ46を備えている。更にメモリデバイス1は、コマンド格納部74にコマンドが格納されていないと判定すると、記憶部46を参照してホストデバイス2がバックグランド処理を行うことを許可しているか否かを判定し、許可されていない場合、記憶部46に設定されたバックグランド処理の情報と優先順位とを参照して、メモリ11の未使用のブロックの数と、必要とされているバックグランド処理の優先順位及び数とに基づいてバックグランド処理の重要度を記憶部46に設定し、ホストデバイス2がバックグランド処理を行うことを許可していると判定する場合、記憶部46に設定されたバックグランド処理の情報を参照して、メモリ11の未使用のブロックの数と、バックグランド処理の種類及び数とに基づいてバックグランド処理の重要度を記憶部46に設定し、記憶部46に設定されたバックグランド処理の情報に基づくバックグランド処理を、優先順に実行する管理部63を備えている。また、管理部63は、ホストデバイス2に、記憶部46に設定された重要度に関する情報を供給する。このように、メモリデバイス1は、効率的にバックグランド処理を行うことができる。例えば、バックグランド処理の優先順位、重要度、及び必要性等の規定が不明瞭である場合、ホストデバイス2は、メモリデバイス1がどの程度バックグランド処理の実行を必要としているのかを明確に判断することができない。そのため、メモリデバイス1がバックグランド処理を行わなければ、所定のコマンド以外の新しいコマンドを受け付けることができない場合等を、ホストデバイス2は的確に判断することができない。また、未使用ブロックを考慮しない場合、例えば未使用ブロックが十分存在し、バックグランド処理が不要な場合と、未使用ブロックが不足しており、バックグランド処理が必要な場合とをホストが判断できず、的確にバックグランド処理を行うことができない。しかし、第1の実施形態に係るメモリデバイス1では、メモリ11の未使用ブロックの数及びバックグランド処理の項目種類及び数に基づいてバックグランド処理の重要度及び必要性を判定している。このため、ホストデバイス2に、未使用ブロック数が十分か、不足しているかという事を含めてバックグランド処理の重要性及び必要性を明確に伝えることができ、メモリデバイス1は、効率的にバックグランド処理を行うことができる。また、メモリデバイス1がバックグランド処理を早急に行わなければならない事を、ホストデバイス2に伝えることができるので、メモリデバイス1のパフォーマンスの低下を抑制することができる。また、コマンドキューが空の期間のみにバックグランド処理を行うので、メモリデバイス1のパフォーマンスが向上する。更に、メモリデバイス1は、緊急性のないバックグランド処理等を判断できるので、ホストデバイス2のコマンドを優先することができ、ホストデバイス2の消費電力を抑制することができる。第2の実施形態次に、第2の実施形態について説明する。第2の実施形態に係るメモリデバイスは、第1実施形態と同じハードウェア構成および機能ブロックを有する。第2の実施形態の説明で触れられていない点については、第1実施形態の記述が第2の実施形態に全て適用されることに留意されたい。第2の実施形態は、メモリデバイス1がバックグランド処理している際に、メモリデバイス1に電力に関するコマンドが入力された場合に関する。図12は、第2の実施形態に係るメモリデバイス1のバックグランド処理中に、電力に関するコマンドがメモリデバイス1に入力された場合の動作1200についてのフローを示している。<2.1バックグランド処理中に他のコマンドが入力された場合の動作>[ステップS1201]メモリデバイス1がバックグランド処理を実行している最中に、ホストデバイス2がメモリデバイス1へと、例えばSleepモード、またはPowerDown等の電力に関するコマンドを発行することがある。この場合、デバイスマネージャ63は、レジスタ46内のBACK_GROUND_OPS_STATUS属性が必要PerformanceImpact以上を意味する02または03であるか否かを判定する。尚、第1の実施形態で説明したステップS1007及び1106Sでは、メモリデバイス1が図8に示す1が必要であり、且つ図8に示す2及び3の少なくとも一つが必要であるという条件を満たす場合に、デバイスマネージャ63は、レジスタ46内のBACK_GROUND_OPS_STATUS属性を02に設定していた。しかし、第2の実施形態では、メモリデバイス1が図8に示す1を含めて3つ以上のバックグランド処理が必要であるという条件を満たす場合に、デバイスマネージャ63は、レジスタ46内のBACK_GROUND_OPS_STATUS属性を02に設定する。[ステップS1202]レジスタ46内のBACK_GROUND_OPS_STATUS属性が02または03である場合、デバイスマネージャ63は、メモリデバイス1が必要とするバックグランド処理の中から、優先順位が高いものから最大で二つのバックグランド処理を実行する。その後、例えばデバイスマネージャ63は、レジスタ46内のBACK_GROUND_OPS_STATUS属性を、必要Requiredを意味する01に設定する。[ステップS1203]デバイスマネージャ63は、レジスタ46内のBACK_GROUND_OPS_STATUS属性が01に設定された後、ホストデバイス2から要求されたコマンドを実行する。つまり、メモリデバイス1は、Sleepモードに移行する、またはPowerDownが実行される。[ステップS1204]レジスタ46内のBACK_GROUND_OPS_STATUS属性が00または01である場合、デバイスマネージャ63は、ホストデバイス2から要求されたコマンドを実行する。つまり、メモリデバイス1は、Sleepモードに移行する、またはPowerDownが実行される。<2.2第2の実施形態に係るメモリデバイスの作用効果>上述した第1の実施形態によれば、管理部63は、例えばバックグランド処理を実行している間にホストデバイス2からコマンドが入力された場合、記憶部46に設定された重要度が、所定の値以上の場合、バックグランド処理を実行する。このように、バックグランド処理中に、ホストデバイス2から新しいコマンドが発行された場合でも、メモリデバイス1は重要度を用いることで、バックグランド処理の中止または続行を的確に判断することができる。バックグラウンド処理を行っている最中に、ホストデバイス2から他のコマンドを要求されることがある。明確にバックグランド処理の重要性または必要性を規定しないと、不要なバックグランド処理を行っている場合でも、他のコマンドを待機させることになり、メモリデバイス1のパフォーマンスに影響してしまう。しかし、第2の実施形態のメモリデバイス1では、バックグランド処理の重要性または必要性を明確に規定している。そして、バックグランド処理中に、ホストデバイス2から電力に係る要求Sleepモードへの移行、PowerDown等がされた場合に、どのようにバックグランド処理を実行するのかを明確にしている。そのため、メモリデバイス1がバックグランド処理をすぐに必要とする場合においては、バックグランド処理を優先し、メモリデバイス1がバックグランド処理をすぐに必要としない場合には、ホストデバイス2の要求を優先する。これにより、メモリデバイス1のパフォーマンスが向上し、ホストデバイス2の電力を効率よく使用することができる。<3変形例等>尚、バックグランドの許可設定、バックグランドの重要度、バックグランドの必要性、バックグランドの処理情報等がレジスタ46に設定されているが、設定される場所は、必ずしもレジスタ46に限らない。また、第2の実施形態では、メモリデバイス1が図8に示す1を含めて3つ以上のバックグランド処理が必要であるという条件を満たす場合に、デバイスマネージャ63は、レジスタ46内のBACK_GROUND_OPS_STATUS属性を02に設定している。しkぁし、これに限らず、他の条件を満たす場合に、デバイスマネージャ63が、レジスタ46内のBACK_GROUND_OPS_STATUS属性を02に設定する場合でも、上述した第2の実施形態は実施可能である。また、上述した第1の実施形態及び第2の実施形態では、UFSメモリデバイスを用いて説明したが、これに限らず、例えば、クライアントサーバモデルに基づくメモリシステムであれば、どのようなものでも良い。また、上述した第1の実施形態及び第2の実施形態では、UFSメモリデバイスを用いて説明したが、同様の動作をする半導体記憶装置であれば、他のメモリカード、メモリデバイスまたは内部メモリ等にも適用可能であり、上述した第1の実施形態及び第2の実施形態と同様の作用効果を奏することができる。また、メモリ11はNAND型フラッシュメモリに限らず、その他の半導体メモリであっても良い。以上、本発明の実施形態を説明したが、本発明は上記実施形態に限定されるものではなく、その趣旨を逸脱しない範囲内において種々変形して実施することが可能である。さらに、上記実施形態には種々の段階の発明が含まれており、開示された構成要件を適宜組み合わせることによって種々の発明が抽出される。例えば、開示された構成要件からいくつかの構成要件が削除されても、所定の効果が得られるものであれば、発明として抽出され得る。