面取りが施されていないエッジを有するGaNウエハと、前記GaNウエハの主面上に設けられたInX1AlX2Ga1-X1-X2N0<X1<1、0≦X2<1、0<X1X2<1緩衝層とを備え、前記InX1AlX2Ga1-X1-X2N緩衝層の厚さは30nm以上である、ことを特徴とするエピタキシャルウエハ。前記InX1AlX2Ga1-X1-X2N緩衝層のインジウム組成は0.02以上であり、前記インジウム組成は0.1以下である、ことを特徴とする請求項1に記載されたエピタキシャルウエハ。前記InX1AlX2Ga1-X1-X2N緩衝層はInGaNである、ことを特徴とする請求項1または請求項2に記載されたエピタキシャルウエハ。前記InX1AlX2Ga1-X1-X2N緩衝層のアルミニウム組成は0より大きく、前記アルミニウム組成は0.2以下である、ことを特徴とする請求項1または請求項2に記載されたエピタキシャルウエハ。前記InX1AlX2Ga1-X1-X2N緩衝層は前記GaNウエハの前記主面に成長されている、ことを特徴とする請求項1~請求項4のいずれか一項に記載されたエピタキシャルウエハ。前記GaNウエハと前記InX1AlX2Ga1-X1-X2N緩衝層との間に設けられたGaN層を更に備え、前記GaN層は前記GaNウエハの前記主面に成長されている、ことを特徴とする請求項1~請求項4のいずれか一項に記載されたエピタキシャルウエハ。前記GaNウエハの厚みは350マイクロメートル未満である、ことを特徴とする請求項1~請求項6のいずれか一項に記載されたエピタキシャルウエハ。前記GaNウエハのエッジ上の2点間の距離の最大値は45ミリメートル以上である、ことを特徴とする請求項1~請求項7のいずれか一項に記載されたエピタキシャルウエハ。前記GaNウエハのc軸の方向に延びる軸と前記GaNウエハの前記主面の法線との成す角度θは、ゼロ度以上であり、90度以下である、ことを特徴とする請求項1~請求項8のいずれか一項に記載されたエピタキシャルウエハ。前記GaNウエハの前記主面の前記法線は、前記GaNウエハのm軸及びa軸によって規定される平面に沿う方向を向いている、ことを特徴とする請求項1~請求項9のいずれか一項に記載されたエピタキシャルウエハ。前記主面はGaNの半極性面である、ことを特徴とする請求項9または請求項10に記載されたエピタキシャルウエハ。前記InX1AlX2Ga1-X1-X2N緩衝層にはn型ドーパントが添加されている、ことを特徴とする請求項1~請求項11のいずれか一項に記載されたエピタキシャルウエハ。前記GaNウエハは1×107cm-2以下の貫通転位密度を有する窒化ガリウム領域を含む、ことを特徴とする請求項12に記載されたエピタキシャルウエハ。前記InX1AlX2Ga1-X1-X2N緩衝層上に設けられたp型窒化ガリウム系半導体層と、前記InX1AlX2Ga1-X1-X2N緩衝層上に設けられたn型窒化ガリウム系半導体層と、前記p型窒化ガリウム系半導体層と前記n型窒化ガリウム系半導体層との間に設けられており量子井戸構造のための窒化ガリウム系半導体多層膜と更にを備え、前記窒化ガリウム系半導体多層膜からのフォトルミネッセンススペクトルのピーク波長は400nm以上であり、前記ピーク波長は550nm以下である、ことを特徴とする請求項1~請求項13のいずれか一項に記載されたエピタキシャルウエハ。エピタキシャルウエハを作製する方法であって、面取りが施されていないGaNウエハを準備する工程と、前記GaNウエハをウエハ把持ツールを用いて反応炉に配置した後に、前記反応炉において前記GaNウエハの主面上にInX1AlX2Ga1-X1-X2N0<X1<1、0≦X2<1、0<X1X2<1緩衝層を成長する工程と、前記InX1AlX2Ga1-X1-X2N緩衝層の成長の後に、前記InX1AlX2Ga1-X1-X2N緩衝層を含むエピタキシャルウエハをウエハ把持ツールを用いて前記反応炉から取り出す工程とを備え、前記InX1AlX2Ga1-X1-X2N緩衝層の厚さは30nm以上である、ことを特徴とする方法。前記InX1AlX2Ga1-X1-X2N緩衝層のインジウム組成は0.02以上であり、前記インジウム組成は0.1以下である、ことを特徴とする請求項15に記載された方法。前記InX1AlX2Ga1-X1-X2N緩衝層はInGaNである、ことを特徴とする請求項16に記載された方法。前記InX1AlX2Ga1-X1-X2N緩衝層のアルミニウム組成は、0より大きく、前記アルミニウム組成は0.2以下である、ことを特徴とする請求項15又は請求項16に記載された方法。前記InX1AlX2Ga1-X1-X2N緩衝層は前記GaNウエハの前記主面上とヘテロ接合を成す、ことを特徴とする請求項15~請求項18のいずれか一項に記載された方法。前記InX1AlX2Ga1-X1-X2N緩衝層の成長に先立って、前記GaNウエハ上にGaN層を成長する工程を更に備え、前記GaN層は前記GaNウエハの前記主面とホモ接合を成し、前記GaN層はInAlGaN層にヘテロ接合を成す、ことを特徴とする請求項15~請求項18のいずれか一項に記載された方法。前記GaNウエハの厚みは350マイクロメートル未満である、ことを特徴とする請求項15~請求項20のいずれか一項に記載された方法。前記InX1AlX2Ga1-X1-X2N緩衝層にはn型ドーパントが添加されている、ことを特徴とする請求項15~請求項21のいずれか一項に記載された方法。前記InX1AlX2Ga1-X1-X2N緩衝層の厚さは500nm以下である、ことを特徴とする請求項15~請求項22のいずれか一項に記載された方法。前記GaNウエハを前記反応炉から取り出す前に、前記InX1AlX2Ga1-X1-X2N緩衝層上にn型窒化ガリウム系半導体層を成長する工程と、前記GaNウエハを前記反応炉から取り出す前に、前記InX1AlX2Ga1-X1-X2N緩衝層上にp型窒化ガリウム系半導体層を成長する工程と、前記GaNウエハを前記反応炉から取り出す前に、前記InX1AlX2Ga1-X1-X2N緩衝層上に量子井戸構造のための窒化ガリウム系半導体多層膜を成長する工程と更に備え、前記窒化ガリウム系半導体多層膜は、前記p型窒化ガリウム系半導体層と前記n型窒化ガリウム系半導体層との間に設けられており、前記窒化ガリウム系半導体多層膜のフォトルミネッセンススペクトルにおけるピーク波長は400nm以上であり、前記ピーク波長は550nm以下である、ことを特徴とする請求項15~請求項23のいずれか一項に記載された方法。前記GaNウエハのエッジ上の2点間の距離の最大値は45ミリメートル以上である、ことを特徴とする請求項15~請求項24のいずれか一項に記載された方法。実用的なGaNウエハが商業的なルートから入手できる。このGaNウエハは、特許文献1に記載されているように、面取りされている。発明者らの知見によれば、面取り無しのGaNウエハを用いて半導体素子の作製を行うとき、成長、検査、プロセス中のハンドリングや搬送において作製途中のウエハが割れる。ウエハ割れを防ぐためには、ウエハを注意深く取り扱うことが必要であり、GaN系半導体素子の製造は容易ではなくなる。このため、実用的なGaNウエハでは、歩留まり向上のためにウエハの面取りは必要不可欠である。GaNはチッピングが生じ易い材料であり、ウエハ割れは何らかの応力に起因すると考えられる。半導体発光ダイオードや半導体レーザといったGaN系半導体素子が実用に供されるようになると、GaN系半導体素子の価格を低減することが求められてきた。コスト低減の改善が様々な側面において為されており、その一つとして、GaNウエハの製造の簡略化が検討されている。既に説明したように、GaNウエハの面取りが行われており、この面取り工程において、面取り角等は所定の製造ばらつきの範囲に収まるように管理されている。このため、当然のことながら、面取り作業のための費用は、GaNウエハの製造コストにおいてある割合を占める。一方、半導体素子の作製に面取り無しのGaNウエハを用いるとき、製造途中におけるウエハ割れの頻度の増大により、結果として、半導体素子の製造コストを押し上げる。そこで、本発明は、上記の事項を鑑みて為されたものであり、面取りが施されていないGaNウエハを用いてウエハ割れを低減できるエピタキシャルウエハ、このエピタキシャルウエハを作製する方法を提供することを目的とする。本発明の一側面に係るエピタキシャルウエハは、a面取りが施されていないGaNウエハと、b前記GaNウエハの主面上に設けられたInX1AlX2Ga1-X1-X2N0<X1<1、0≦X2<1、0<X1X2<1緩衝層とを備える。前記InX1AlX2Ga1-X1-X2N緩衝層の厚さは30nm以上である。このエピタキシャルウエハによれば、InX1AlX2Ga1-X1-X2N緩衝層が、面取りが施されていないGaNウエハ上に設けられているので、エピタキシャルウエハの破損の発生を低減できる。InX1AlX2Ga1-X1-X2N緩衝層の厚さが30nmよりも薄くなると、破損発生を低減する緩衝効果が低下してしまう。本発明のエピタキシャルウエハでは、前記InX1AlX2Ga1-X1-X2N緩衝層のインジウム組成は0.02以上であることが好ましい。このエピタキシャルウエハでは、インジウム組成が0.02未満になると、緩衝効果は低下する。また、本発明のエピタキシャルウエハでは、前記インジウム組成は0.1以下であることが好ましい。このエピタキシャルウエハでは、インジウム組成が0.1以下であれば、半導体素子のために好適な結晶品質が提供できる。InX1AlX2Ga1-X1-X2N緩衝層の成長は、半導体素子のための多数のエピタキシャル膜の成長のうち比較的早く行われるので、InX1AlX2Ga1-X1-X2N緩衝層の結晶品質が、無視できない影響を以降の結晶品質に及ぼす。本発明のエピタキシャルウエハでは、前記InX1AlX2Ga1-X1-X2N緩衝層はInGaNであることが好ましい。破損の発生を低減する緩衝効果が好適に提供される。本発明のエピタキシャルウエハでは、前記InX1AlX2Ga1-X1-X2N緩衝層のアルミニウム組成は0より大きいことができる。本発明のエピタキシャルウエハでは、前記アルミニウム組成は0.2以下であることができる。上記の範囲にアルミニウム組成のInAlGaNによっても、破損の発生を低減する緩衝効果が提供される。本発明のエピタキシャルウエハでは、前記InX1AlX2Ga1-X1-X2N緩衝層は前記GaNウエハの前記主面に成長されていることができる。このエピタキシャルウエハによれば、InX1AlX2Ga1-X1-X2N緩衝層はGaNウエハの主面上とヘテロ接合を成す。本発明のエピタキシャルウエハでは、前記GaNウエハと前記InX1AlX2Ga1-X1-X2N緩衝層との間に設けられたGaN層を更に備えることができる。前記GaN層は前記GaNウエハの前記主面に成長されていることができる。エピタキシャルウエハによれば、GaN層はGaNウエハの主面とホモ接合を成し、InX1AlX2Ga1-X1-X2N緩衝層はGaN層にヘテロ接合を成す。GaNウエハとInX1AlX2Ga1-X1-X2N緩衝層との間には、活性層といった光学利得を有する半導体領域は設けられていない。本発明のエピタキシャルウエハでは、前記GaNウエハの厚みは350マイクロメートル未満であることができる。このエピタキシャルウエハによれば、350マイクロメートル未満の厚さの薄い面取り無しのGaNウエハにおいても、ウエハ割れの発生を低減できる。或いは、前記GaNウエハの厚みは230マイクロメートル以下であることができる。より薄い面取り無しのGaNウエハにおいても、ウエハ割れの発生を低減できる。また、前記GaNウエハの厚みは180マイクロメートル以上であることが好ましい。本発明のエピタキシャルウエハでは、前記GaNウエハのエッジ上の2点間の距離の最大値は45ミリメートル以上であることができる。上記の値以上のウエハサイズを有するエピタキシャルウエハにおいて、破損の発生を低減する緩衝効果が有用である。本発明のエピタキシャルウエハでは、前記GaNウエハのc軸の方向に延びる軸と前記GaNウエハの前記主面の法線との成す角度θはゼロ度以上であることができる。また、角度θは90度以下であることができる。また、本発明のエピタキシャルウエハでは、前記GaNウエハの前記主面の前記法線は、前記GaNウエハのm軸及びa軸によって規定される平面に沿う方向を向いていることができる。例えば、前記法線は前記GaNウエハのm軸の方向に向いていることができ、或いはa軸の方向に向いていることができる。また、m軸からa軸にとられた角度がゼロ度より大きく30度より小さくてもよい。さらに、本発明のエピタキシャルウエハでは、前記主面はGaNの半極性面であることができる。GaNの半極性面を有するウエハは割れやすいので、本件発明に係る緩衝層が有効である。本発明のエピタキシャルウエハでは、前記InX1AlX2Ga1-X1-X2N緩衝層の厚さは500nm以下であることが好ましい。このエピタキシャルウエハによれば、500nmを越える厚さでは、結晶品質の低下が観察された。本発明のエピタキシャルウエハでは、前記InX1AlX2Ga1-X1-X2N緩衝層にはn型ドーパントが添加されていることができる。このエピタキシャルウエハによれば、緩衝層をn型領域内に設けることにより、多数の製造工程における早い段階で、面取り無しGaNウエハに、破損の発生を低減する緩衝能力を付与できる。本発明のエピタキシャルウエハでは、前記GaNウエハには、n型ドーパントとして酸素及びシリコンの少なくともいずれか一方が添加されていることができる。このエピタキシャルウエハによれば、n型ドーパントが添加された緩衝層も、破損の発生を低減する緩衝能力を有する。本発明のエピタキシャルウエハは、前記GaNウエハは、1×107cm-2以下の貫通転位密度を有する窒化ガリウム領域を含むことができる。エピタキシャルウエハによれば、緩衝層の貫通転位密度は小さく、これ故に、緩衝層上に成長される一又は複数のGaN系半導体層の貫通転位密度も小さくできる。本発明のエピタキシャルウエハは、前記InX1AlX2Ga1-X1-X2N緩衝層上に設けられたp型窒化ガリウム系半導体層と、前記InX1AlX2Ga1-X1-X2N緩衝層上に設けられたn型窒化ガリウム系半導体層と、前記p型窒化ガリウム系半導体層と前記n型窒化ガリウム系半導体層との間に設けられており多重量子井戸構造のための窒化ガリウム系半導体多層膜とを更に備えることができる。前記窒化ガリウム系半導体多層膜からのフォトルミネッセンススペクトルのピーク波長は400nm以上であり、前記ピーク波長は550nm以下である。発光素子のためのエピタキシャルウエハが提供される。本発明の別の側面は、エピタキシャルウエハを作製する方法である。この方法は、a面取りが施されていないGaNウエハを準備する工程と、b前記GaNウエハをウエハ把持ツールを用いて反応炉に配置した後に、前記反応炉において前記GaNウエハの主面上にInX1AlX2Ga1-X1-X2N0<X1<1、0≦X2<1、0<X1X2<1緩衝層を成長する工程と、c前記InX1AlX2Ga1-X1-X2N緩衝層の成長の後に、前記InX1AlX2Ga1-X1-X2N緩衝層を含むエピタキシャルウエハをウエハ把持ツールを用いて前記反応炉から取り出す工程とを備える。前記InX1AlX2Ga1-X1-X2N緩衝層の厚さは30nm以上である。この方法によれば、面取りが施されていないGaNウエハ上にInX1AlX2Ga1-X1-X2N緩衝層を成長するので、エピタキシャルウエハの破損の発生を低減できる。故に、InX1AlX2Ga1-X1-X2N緩衝層の成長の後に、GaNウエハをウエハ把持ツールを用いて反応炉から取り出す際におけるウエハ破損の発生を低減できる。InX1AlX2Ga1-X1-X2N緩衝層の厚さが30nmよりも薄くなると、破損の発生を低減する緩衝効果は低下する。本発明に係る方法では、前記InX1AlX2Ga1-X1-X2N緩衝層のインジウム組成は0.02以上であることが好ましい。この方法では、インジウム組成が0.02未満になると、緩衝効果は低下する。また、本発明の方法では、前記インジウム組成は0.1以下であることが好ましい。この方法では、インジウム組成が0.1以下であれば、半導体素子のために好適な結晶品質が提供できる。InX1AlX2Ga1-X1-X2N緩衝層の成長は、半導体素子のための多数のエピタキシャル膜の成長のうち比較的早く行われるので、InX1AlX2Ga1-X1-X2N緩衝層の結晶品質が、無視できない影響を以降の結晶品質に及ぼす。本発明に係る方法では、前記InX1AlX2Ga1-X1-X2N緩衝層はInGaNであることが好ましい。破損の発生を低減する緩衝効果が好適に提供される。本発明に係る方法では、前記InX1AlX2Ga1-X1-X2N緩衝層のアルミニウム組成は0より大きいことができる。本発明に係る方法では、前記アルミニウム組成は0.2以下であることができる。上記の範囲にアルミニウム組成のInAlGaNによっても、破損の発生を低減する緩衝効果が提供される。本発明に係る方法では、前記InX1AlX2Ga1-X1-X2N緩衝層は前記GaNウエハの前記主面上に成長されていることができる。この方法によれば、InX1AlX2Ga1-X1-X2N緩衝層はGaNウエハの主面上とヘテロ接合を成す。本発明に係る方法は、前記InX1AlX2Ga1-X1-X2N緩衝層の成長に先立って、前記GaNウエハ上にGaN層を成長する工程を更に備えることができる。前記GaN層は前記GaNウエハの前記主面とホモ接合を成し、InX1AlX2Ga1-X1-X2N緩衝層はGaN層にヘテロ接合を成す。この方法によれば、GaNウエハとInX1AlX2Ga1-X1-X2N緩衝層との間には、活性層といった光学利得を有する半導体領域は設けられていない。本発明に係る方法では、前記GaNウエハの厚みは350マイクロメートル未満であることができる。この方法によれば、350マイクロメートル未満の厚さの薄い面取り無しのGaNウエハにおいても、ウエハ割れの発生を低減できる。或いは、前記GaNウエハの厚みは230マイクロメートル以下であることができる。より薄い面取り無しのGaNウエハにおいても、ウエハ割れの発生を低減できる。また、前記GaNウエハの厚みは180マイクロメートル以上である。この厚みの値未満では、ウエハ割れは、面取りの有無とあまり関係無くなる。本発明に係る方法では、前記GaNウエハのエッジ上の2点間の距離の最大値は45ミリメートル以上であることができる。上記の値以上のサイズを有するエピタキシャルウエハにおいて、破損の発生を低減する緩衝効果が有用である。本発明に係る方法では、前記InX1AlX2Ga1-X1-X2N緩衝層の厚さは500nm以下であることが好ましい。この方法によれば、500nmを越える厚さでは、結晶品質の低下が観察された。本発明に係る方法では、前記InX1AlX2Ga1-X1-X2N緩衝層にはn型ドーパントが添加されていることができる。緩衝層をn型領域内に設けることにより、多数の製造工程における早い段階で、面取り無しGaNウエハに、破損の発生を低減する緩衝能力を付与できる。前記GaNウエハには、n型ドーパントとして酸素及びシリコンの少なくともいずれか一方が添加されていることができる。n型ドーパントが添加された緩衝層も、破損の発生を低減する緩衝能力を有する。本発明に係る方法では、前記GaNウエハは1×107cm-2以下の貫通転位密度を有する窒化ガリウム領域を含むことができる。緩衝層の貫通転位密度を小さくでき、これ故に、緩衝層上に成長される一又は複数のGaN系半導体層の貫通転位密度も小さくできる。本発明に係る方法は、前記GaNウエハを前記反応炉から取り出す前に、前記InX1AlX2Ga1-X1-X2N緩衝層上にn型窒化ガリウム系半導体層を成長する工程と、前記GaNウエハを前記反応炉から取り出す前に、前記InX1AlX2Ga1-X1-X2N緩衝層上にp型窒化ガリウム系半導体層を成長する工程と、前記GaNウエハを前記反応炉から取り出す前に、前記InX1AlX2Ga1-X1-X2N緩衝層上に量子井戸構造のための窒化ガリウム系半導体多層膜を成長する工程と更にを備えることができる。前記窒化ガリウム系半導体多層膜は、前記p型窒化ガリウム系半導体層と前記n型窒化ガリウム系半導体層との間に設けられており、前記窒化ガリウム系半導体多層膜からのフォトルミネッセンススペクトルのピーク波長は400nm以上であり、前記ピーク波長は550nm以下である。この方法によれば、発光素子のためのエピタキシャルウエハが作製される。本発明の上記の目的および他の目的、特徴、並びに利点は、添付図面を参照して進められる本発明の好適な実施の形態の以下の詳細な記述から、より容易に明らかになる。以上説明したように、本発明によれば、面取りが施されていないGaNウエハを用いてウエハ割れを低減できるエピタキシャルウエハが提供される。また、本発明によれば、このエピタキシャルウエハを作製する方法が提供される。本発明の知見は、例示として示された添付図面を参照して以下の詳細な記述を考慮することによって容易に理解できる。引き続いて、添付図面を参照しながら、本発明のエピタキシャルウエハ、エピタキシャルウエハを作製する方法、及びエピタキシャルウエハを用いて基板生産物を作製する方法に係る実施の形態を説明する。可能な場合には、同一の部分には同一の符号を付する。第1の実施の形態図1は、本実施の形態に係るエピタキシャルウエハの構造を示す図面である。GaNウエハ11のエッジ11aは、図1aに示されるように、面取りが全周にわたって施されていない。GaNウエハ11では、エッジ11a上の2点間の最大距離は45ミリメートル以上である。これに該当するものは、例えば直径2インチ以上のGaNウエハである。GaNウエハは、必要な場合には、一又は複数のオリエンテーションフラットOFを含むことができる。このサイズのGaNウエハでは反り量が大きくなるので、歩留まりが低下し易い。既に説明したように、これまで、実用的なGaNウエハでは、歩留まり向上のためにウエハの面取りは必要不可欠であると考えられてきた。発明者らの知見によれば、面取り無しのGaNウエハを用いて半導体素子の作製を行うとき、商業的なルートから入手できる実用的なGaNウエハ面取り済みと異なって、成長、検査、プロセス中のハンドリングや搬送において作製途中のウエハが割れる。ウエハ割れを防ぐためには、ウエハを注意深く取り扱うことが必要である。発明者らの実験によれば、引き続き説明されるエピタキシャルウエハでは、破損の発生を低減する緩衝効果が提供される。図1aを参照すると、エピタキシャルウエハE1が示されている。このエピタキシャルウエハE1は、GaNウエハ11と、InX1AlX2Ga1-X1-X2N0<X1<1、0≦X2<1、0<X1X2<1緩衝層13とを備える。InX1AlX2Ga1-X1-X2N緩衝層13は、GaNウエハ11の主面11b上に設けられている。InX1AlX2Ga1-X1-X2N緩衝層13の厚さD2は30nm以上である。InX1AlX2Ga1-X1-X2N緩衝層13はGaNウエハ11の主面11b上に直接に成長されている。InX1AlX2Ga1-X1-X2N緩衝層13はGaNウエハ11の主面11b上とヘテロ接合15を成す。図1bを参照すると、エピタキシャルウエハE2が示されている。このエピタキシャルウエハE2は、エピタキシャルウエハE1にGaN層17を加えることによって提供される。GaN層17は、GaNウエハ11とInX1AlX2Ga1-X1-X2N緩衝層13との間に設けられている。GaN層17はGaNウエハ11の主面11b上に直接に成長されている。GaN層17はGaNウエハ11の主面11bとホモ接合19を成し、InX1AlX2Ga1-X1-X2N緩衝層13はGaN層17にヘテロ接合21を成す。GaNウエハ11とInX1AlX2Ga1-X1-X2N緩衝層13との間には、活性層といった光学利得を有する半導体領域は設けられていない。図1cを参照すると、エピタキシャルウエハE3が示されている。このエピタキシャルウエハE3は、GaNウエハ11と、InX1AlX2Ga1-X1-X2N緩衝層13と、n型窒化ガリウム系半導体層23と、窒化ガリウム系半導体多層膜25と、p型窒化ガリウム系半導体層27とを備えており、必要な場合には、エピタキシャルウエハE3は、GaN層17を更に備えることができる。n型窒化ガリウム系半導体層23、窒化ガリウム系半導体多層膜25及びp型窒化ガリウム系半導体層27は、InX1AlX2Ga1-X1-X2N緩衝層13上に設けられている。窒化ガリウム系半導体多層膜25は、p型窒化ガリウム系半導体層27とn型窒化ガリウム系半導体層23との間に設けられている。窒化ガリウム系半導体多層膜25は、例えば量子井戸構造を有することができる。好ましくは、エピタキシャルウエハE3からのフォトルミネッセンススペクトルにおけるピーク波長は400nm以上であり、またピーク波長は550nm以下である。エピタキシャルウエハE3は、光素子のためのエピタキシャル積層構造を含む。エピタキシャルウエハE1、E2、E3によれば、InX1AlX2Ga1-X1-X2N緩衝層13が、面取りが施されていないGaNウエハ11上に設けられているので、エピタキシャルウエハE1、E2、E3の破損の発生を低減できる。InX1AlX2Ga1-X1-X2N緩衝層13の厚さD2が30nmよりも薄くなると、破損の発生を低減する緩衝効果は低下する。InX1AlX2Ga1-X1-X2N緩衝層13の厚さD2は500nm以下であることが好ましい。500nmを越える厚さでは、結晶品質の低下が観察された。好適な実施例では、InX1AlX2Ga1-X1-X2N緩衝層13は、InGaNまたはInAlGaNからなる。GaNウエハ11の厚みD1は、好ましくは、350マイクロメートル或いは350マイクロメートル未満であることができる。350マイクロメートル未満の厚さの薄い面取り無しのGaNウエハにおいて、ウエハ割れの発生を低減できる。また、GaNウエハ11の厚みD1は230マイクロメートル以下であることができる。より薄い面取り無しのGaNウエハにおいても、ウエハ割れの発生を低減できる。GaNウエハ11の厚みD1は180マイクロメートル以上である。この厚みの値未満では、ウエハ割れは、面取りの有無とあまり関係無くなる。GaNウエハ11は、1×107cm-2以下の貫通転位密度を有する窒化ガリウム領域を含むことができる。GaNウエハ11は、例えば、ランダムコアまたはストライプコアと呼ばれる高転位領域と、高転位領域よりも低い転位密度の低転位領域とを含むことができる。低転位領域は1×107cm-2以下の貫通転位密度を有する。これ故に、緩衝層13の貫通転位密度は小さく、これ故に、緩衝層13上に成長される一又は複数のGaN系半導体層の貫通転位密度も小さくできる。InX1AlX2Ga1-X1-X2N緩衝層13はInGaNX2=0であることが好ましい。破損の発生を低減する緩衝効果が好適に提供される。また、InGaNの場合は、X線回折やフォトルミネッセンスPL測定などの非破壊検査の結果からIn組成を決定でるので、この検査の時に組成決定が可能になり、品質保証が容易になる。InX1AlX2Ga1-X1-X2N緩衝層13のインジウム組成X1は0.02以上であることが好ましい。インジウム組成X1が0.02未満になると、緩衝効果は低下する。また、InX1AlX2Ga1-X1-X2N緩衝層13のインジウム組成X1は0.1以下であれば、発光ダイオード及び半導体レーザといった半導体素子のために好適な結晶品質が提供できる。InX1AlX2Ga1-X1-X2N緩衝層13の成長は、半導体素子のための多数のエピタキシャル膜の成長のうち比較的早く行われるので、InX1AlX2Ga1-X1-X2N緩衝層13の結晶品質が、無視できない影響を以降の結晶品質に及ぼす。InX1AlX2Ga1-X1-X2N緩衝層13はInAlGaNであることが好ましい。InX1AlX2Ga1-X1-X2N緩衝層13のインジウム組成X1は上記の範囲であることが好ましい。InX1AlX2Ga1-X1-X2N緩衝層13のアルミニウム組成X2は0より大きいことができる。アルミニウムを含むことで、空間的な組成変調が生じ、その結果、活性層にも空間的な組成変調が促進されて、発光特性が向上するという利点がある。アルミニウム組成X2は0.2以下であることができる。アルミニウム組成X2を0.2以下であれば、表面に発生するクラックを抑制することができるという利点がある。上記の範囲にアルミニウム組成のInAlGaNによっても、破損の発生を低減する緩衝効果が提供される。エピタキシャルウエハE1、E2、E3では、InX1AlX2Ga1-X1-X2N緩衝層13にはn型ドーパントが添加されている。この緩衝層13をn型領域内に設けることにより、多数の製造工程における早い段階で、面取り無しGaNウエハ11に、破損の発生を低減する緩衝能力を付与できる。GaNウエハ11用のn型ドーパントは、酸素及びシリコンの少なくともいずれか一方であることができる。n型ドーパントが添加された緩衝層13も、破損の発生を低減する緩衝能力を有する。図2は、図1に示されたエピタキシャルウエハを作製する方法、及び基板生産物を作製する方法の主要な工程を示す図面である。図3は、エピタキシャル成長炉を用いて、面取り無しのGaNウエハ上に結晶成長を行うときの工程を示す図面である。製造フロー100を参照すると、工程S101に示されるように、面取り無しのGaNウエハ11を準備する。例えば、GaNウエハ11は、図3aに示されるように、ウエハトレイまたはウエハキャリア31に収納されている。工程S102では、図3bに示されるように、処理装置35例えば、反応炉のサセプタ上に面取り無しのGaNウエハ11を配置する。反応炉としては、例えば有機金属気相成長炉であることができるが、これに限定されるものではない。GaNウエハ11の移動は、ウエハ把持ツール33を用いて行われる。ウエハ把持ツール33としては、例えばピンセット、及び真空チャック等を用いることができる。この後に、図3cに示されるように、反応炉においてGaNウエハ11の主面11b上に一又は複数の窒化ガリウム系半導体膜29を成長する。第1実施例では、反応炉においてGaNウエハ11の主面11b上にInX1AlX2Ga1-X1-X2N緩衝層13を直接に成長する。必要な場合には、InX1AlX2Ga1-X1-X2N緩衝層13の成長に先立って、GaNウエハ11上にGaN層17を成長する工程を更に備えることができる。緩衝層13の導電型は、GaNウエハ11の導電型と同じであり、好適な実施例では、この導電性はn型である。InX1AlX2Ga1-X1-X2N緩衝層13の成長の後に、工程S104では、図3dに示されるように、エピタキシャルウエハE1、E2を反応炉から取り出す。取り出されたエピタキシャルウエハE1、E2は、図3dに示されるように、ウエハ把持ツール33を用いてウエハトレイ又はウエハキャリア37に収納される。この方法によれば、面取りが施されていないGaNウエハ11上にInX1AlX2Ga1-X1-X2N緩衝層13を成長するので、エピタキシャルウエハE1、E2の破損の発生を低減できる。故に、InX1AlX2Ga1-X1-X2N緩衝層13の成長の後に、GaNウエハ11をウエハ把持ツール33を用いて反応炉から取り出す際におけるウエハ破損の発生を低減できる。第2実施例では、工程S103に続けて、工程S105において、図3cに示されるように、InX1AlX2Ga1-X1-X2N緩衝層13上にn型窒化ガリウム系半導体領域23を成長炉で成長する。n型窒化ガリウム系半導体領域23は、例えばAlGaN層、GaN層等を含み、n型窒化ガリウム系半導体領域23は例えばクラッド層であることができる。工程S106において、InX1AlX2Ga1-X1-X2N緩衝層13上に活性層を成長炉で成長する。この活性層は、多重量子井戸構造のための窒化ガリウム系半導体多層膜25を含む。工程S107において、活性層上にp型窒化ガリウム系半導体層27を成長炉で成長する。p型窒化ガリウム系半導体領域27は、例えばAlGaN層、GaN層等を含み、p型窒化ガリウム系半導体領域27は例えばクラッド層またはコンタクト層であることができる。この方法によれば、発光素子のためのエピタキシャルウエハE3が作製される。InX1AlX2Ga1-X1-X2N緩衝層13の成長の後に、工程S108では、エピタキシャルウエハE3を反応炉から取り出す。取り出されたエピタキシャルウエハE3は、図3dに示されるように、ウエハ把持ツール33を用いてウエハトレイ又はウエハキャリア37に収納される。この方法によれば、面取りが施されていないGaNウエハ11上にInX1AlX2Ga1-X1-X2N緩衝層13を成長するので、エピタキシャルウエハE3の破損の発生を低減できる。工程S109では、エピタキシャルウエハを用いて基板生産物を作製する。この作製では、上記のエピタキシャルウエハE1、E2、E3のいずれかを準備した後に、半導体素子を作製する処理の為の処理装置に、ウエハ把持ツールを用いてエピタキシャルウエハE1、E2、E3を移動する。この後に、この処理を該処理装置を用いて行って、半導体素子のための基板生産物を作製する。処理としては、例えば、感光剤の塗布、感光剤の露光、露光された感光剤の現像、導電膜の作製、導電膜の加工のためのリフトオフ、エッチング、結晶成長、ウエハキャリアへの収納、ウエハキャリアからの取り出し、及びオーミック形成のための熱処理等がある。以下の実施例を参照しながら、上記の処理に際して行われるウエハの移動において破損の発生を低減できることを説明する。また、エピタキシャルウエハを用いて基板生産物を作製する方法では、顕微鏡観察、フォトルミネッセンス測定及びX線回折測定のいずれか一つの処理のために、ウエハ把持ツールを用いてエピタキシャルウエハE1、E2、E3のいずれかを移動させると共に、該処理をエピタキシャルウエハE1、E2、E3の何れかに対して施す。この工程は、基板生産物の作製に先立って、或いは基板生産物の作製した後に行われる。この方法によれば、上記の処理に際して行われるウエハの移動において、破損の発生を低減できる。実施例有機金属気相成長法により青色発光ダイオード構造を作製した。原料にはトリメチルガリウムTMG、トリメチルアルミニウムTMA、トリメチルインジウムTMI、アンモニアNH3、シランSiH4、ビスシクロペンタジエニルマグネシウムCP2Mgを用いた。まず、図3aを示されるように、20枚の面取りの無い2インチGaNウエハを準備した。これらのGaNウエハは六方晶系のGaN結晶からなり、その主面は、実質的にC面、0001面を有することができ、或いは、C面から所望のオフ角を有することができる。図3bを示されるように、反応炉内のサセプタ上にGaNウエハを配置した。図3cを示されるように、以下のようにエピタキシャル成長を行った。成長炉内の圧力を101kPaにコントロールしながら、成長炉にNH3とH2を供給し、摂氏1050度の基板温度で10分間のクリーニングを行った。その後、TMG及びSiH4を供給して、厚さ2000nmのSiドープGaN層を成長した。TMG及びSiH4の供給を停止した後に、摂氏800度にまで基板温度まで下げて、TMG及びTMIを供給して、厚さ50nmのIn0.05Ga0.95N緩衝層を成長した。次に、厚さ15nmのGaN障壁層、厚さ3nmのIn0.14Ga0.86N井戸層からなる発光層6周期の多重量子井戸構造を成長した。その後に、TMGとTMIの供給を停止し、基板温度を摂氏1000度に上昇させた。TMG、TMA、NH3、及びCP2Mgを成長炉に供給して、厚さ20nmのMgドープp型AlGaNを成長した。この後、TMAの供給を停止して、厚さ50nmのp型GaN層を成長した。p型GaN層の成長後に室温まで降温して、図3dに示されるように、エピタキシャルウエハAを注意深く成長炉から取り出した。上記の手順を繰り返し、20枚の面取りの無いGaN基板上のLED構造のエピタキシャルウエハAを作製した。比較のために、InGaN緩衝層を含まない20枚のエピタキシャルウエハBも同様にして作製した。次に、エピタキシャルウエハの検査工程、デパイスプロセス工程を説明する。40枚のエピタキシャルウエハの各々は、1枚づつウエハトレイに収められている。ウエハのハンドリングのためにステンレス製2インチウエハ用ピンセットを用いた。また、ウエハのハンドリングでは、GaNウエハのOF位置周辺のほぼ同じ位置を挟んで持ち上げるよう努めた。エピタキシャルウエハをウエハトレイからピンセットを用いて取り出し、1つのテフロンの平置きウエハトレイに移動した。エピタキシャルウエハの検査工程として主要なものを以下に示す:外観検査、フォトルミネッセンスマッピング測定、X線回折測定。また、発光ダイオードLEDブロセス工程として主要なものを以下に示す:p電極形成、メサエッチング、n電極形成、電極アニール、pパッド電極形成。なお、パターニングには、光学露光によるフォトリソグラフィを用いた。これらの工程が上記の順で行われた。エピタキシャル成長後に、図4aを示されるように、20枚のエピタキシャルウエハAはウエハトレイ41に収納された。エピタキシャルウエハAの外観検査を行った。図4bを示されるように、ノマルスキー微分干渉顕微鏡といいた顕微鏡43のステージ上にエピタキシャルウエハAを配置した。図4cを示されるように、エピタキシャルウエハAの外観検査を行った。顕微鏡観察では、ピンセットを用いてウエハトレイ41から顕微鏡の平置きXYステージにエピタキシャルウエハAを載置した後に、面内5点の観察を行った。観察中には、ウエハの固定は行わず、ステージのみがエピタキシャルウエハに接触していた。観察終後に、図4dを示されるように、ピンセットを用いて顕微鏡43のステージからエピタキシャルウエハAを移動して、ウエハトレイ41に収納した。比較のために、同様に、20枚のエピタキシャルウエハBの検査を行った。この工程において、観測中に割れるエピタキシャルウエハBは無かったが、ウエハトレイから/ウエハトレイへの出し入れの際に割れるエピタキシャルウエハBがあった。エピタキシャル成長後に、図4aを示されるようにウエハトレイ41に収納されたエピタキシャルウエハAをフォトルミネッセンスPLマッピング測定器45のステージ上に配置した。図4bを示されるように、PLマッピング測定を行った。図4cを示されるように、エピタキシャルウエハAのマッピングを作成した。PLマッピング測定では、ウエハトレイ41からピンセットを用いてPLマッピング装置の平置きXYステージ上にエピタキシャルウエハAを載置した。この後に、エピタキシャルウエハAを真空吸着方式で固定した。励起レーザには、波長325nmのHe-Neレーザを用いて、約30分かけてPLマッピング測定を行った。観察中に、エピタキシャルウエハAに接触するものは、ステージのみである。図4dを示されるように、PLマッピング測定器45のステージからエピタキシャルウエハAを移動して、ウエハトレイ41に収納した。比較のために、同様に、エピタキシャルウエハBのPLマッピングを行った。この工程において、観測中に割れるエピタキシャルウエハBは無かったが、ウエハトレイから/ウエハトレイへの出し入れの際に割れるエピタキシャルウエハBがあった。図4aを示されるように、エピタキシャル成長後にウエハトレイ41に収納されたエピタキシャルウエハAをX線回折装置47のステージ上にエピタキシャルウエハAを配置した。図4bを示されるように、X線回折測定を行った。図4cを示されるように、エピタキシャルウエハAのX線回折測定を行った。X線回折測定装置47から着脱可能な板状金属製ステーシを取り出した後に、ウエハトレイ41からピンセットを用いてステージにエピタキシャルウエハAを移動した。X線回折測定では、マグネット及び金属ステージを用いてエピタキシャルウエハAを固定した。エピタキシャルウエハAを固定した板状ステージを垂直に立てて装置に固定した後に、約40分間かけてX腺回折測定を行った。測定中に、ウエハAに接触するものはステージのみである。測定終了後に、板状ステージを装置から取り出して平置きにした後にマグネットを外し、図4dを示されるように、X線回折装置47のステージからピンセットを用いてエピタキシャルウエハAをウエハトレイ41に戻した。比較のために、同様に、エピタキシャルウエハBがX線回折を測定した。この工程において観測中に割れるエピタキシャルウエハは無かったが、ウエハトレイから/ウエハトレイへの出し入れの際に割れるエピタキシャルウエハがあった。また、エピタキシャルウエハにデバイスプロセスA、Bを施した。デバイスプロセス工程では、RIEによる500nmのメサ形成、p型透明電極NiAu形成、pパッド電極Au形成、n電極TiAl形成、電極アニール摂氏550度、1分がこの順に行われた。これらの工程は、図3に示される手順と同様に行われた。各工程の間では、フォトリソグラフィ感光剤の塗布、露光、現像および超音波洗浄等を行った。超音波洗浄等は、図4に示される手順と同様に行われた。マスク形成のために、最初にエピタキシャルウエハをウエハトレイから一枚ずつピンセットを用いてスピナーの平置きステージに載置した。ステージは真空吸着にてウエハの固定を行った。3500rpmの回転速度でレジストを滴下して、25秒間、回転を保持してレジスト塗布を行って基板生産物を形成した。ステージの回転を止め、基板生産物をウエハトレイに戻した。次いで、摂氏30度のオープンに基板生産物をトレイごと導入して、レジストのプリベークを行った。5分後にウエハトレイを取り出した。次に、露光を行うために、基板生産物をトレイから一枚ずつピンセットを用いてマスクアライナの平置きステージに移動して、ステージは真空吸着でウエハを固定した。顕微鏡を通してアライメントを行うと共にステージを上下に移動させて石英製マスクに基板生産物を密着させた後に、水銀ランプにて露光を行った。露光後に、ピンセットを用いてステージから基板生産物をトレイに戻した。次に、現像を行うために、ピンセットを用いてトレイからテフロン製縦置きバスケットに基板生産物を移動した。バスケット内で現像液を約1分間攪拌しながら現像を行った。現像後に、ピンセットを用いてバスケットから基板生産物をトレイに戻した。これらの工程により、マスクパタンを有する基板生産物が形成された。p電極形成のために、最初に、前処理を行った。ピンセットを用いてトレイからテフロン製縦置きバスケットに基板生産物を移動した。容器内の希塩酸にバスケットを約2分間浸して前処理を行った。次に、純水の入った容器にバスケットを浸して、基板生産物を水洗した。この容器からピンセットを用いて基板生産物を取り出して、窒素ブローで水分を除去した。その後、ピンセットを用いて基板生産物をウエハトレイに基板生産物を戻した。次に、電極蒸着を行った。まず、金属製治具に板バネを用いて基板生産物をしっかりと固定した。その治具を蒸着装置内に配置した。金属膜の蒸着は抵抗加熱法によって行われた。その後、蒸着装置内を真空引きし、厚さ5nmのニッケルと、厚さ10nmの金とを蒸着した。蒸着装置から金属治具を取り出した後に、治具から基板生産物を注意深く取り外した。そして、ビンセットを用いて基板生産物をテフロン製縦置きバスケットに移した。この後に、金属膜のリフトオフを行った。容器内のアセトンに、基板生産物を収容しているバスケットを浸して、10分問の超音波洗浄を行った。マスク上の電極がリフトオフされたことを目視にて確認した後に、再度アセトンを用いて超音波洗浄を行った。続いて、純水の入った容器にバスケットを移して、基板生産物に5分閥の水洗を施した。水洗後に、ピンセットを用いてバスケットから基板生産物を取り出し、窒素ブローにて基板生産物を乾燥して、p電極を有する基板生産物をウエハトレイに戻した。メサエッチングのレジストマスクを形成するために、既に説明した手順と同様に、レジストマスクを形成した。次に、ピンセントを用いて基板生産物をトレイからカーボン製平置きステージ上に移動して、反応性イオンエッチングを用いてメサ形成を行った。塩索ガスを用いて10分間のエッチングにより深さ500nmのメサ構造が形成された。エッチング後に、既に説明した方法と同様にして、マスクパタンを除去した。n電極のマスクを形成するために、既に説明した方法と同様にして、レジストマスクを形成した。次に、前処理を行うために、ピンセットを用いてウエハトレイから基板生産物をテフロン製縦置きバスケットに移動した。このバスケットを容器内の希塩酸に約2分間浸して前処理を行った。次に、容器内の純水に基板生産物を浸して水洗する。ピンセットを用いて基板生産物を容器から取り出し、窒素プローにて水分を除去した。その後に、ピンセットを用いてウエハトレイに基板生産物を戻した。次に、金属膜の蒸着を行うために、金属製治具に板バネを用いて基板生産物をしっかりと固定した。その治具を蒸着装置内に配置した。なお、蒸着は電子ピーム蒸着により行われたが、および抵抗加熱が使用可能である。蒸着装置内を真空引きし、厚さ20nmのチタン膜、300nmのアルミ膜を蒸着した。蒸着装置から金属治具を取り出して、基板生産物を注意深く取り外した。ピンセットを用いてテフロン製縦置きバスケットに基板生産物を移動した。既に説明した方法と同様に電極をリフトオフして、n電極を有する基板生産物を作成した。p電極を半透明化するために及びn電極の接触抵抗低減のために電極アニールを行った。ウエハトレイからピンセットを用いて、カーボン製平置きステージに基板生産物を移動した後、窒素及び酸素比率:窒素/酸素=4/1の雰囲気中で、摂氏550度で1分間、アニールを行った。降温後に、ピンセットを用いて。合金化済み基板生産物をウエハトレイに戻した。pパッド電極のマスクを形成するために、既に説明した方法と同様に、レシストマスクを形成した。前処理を行うために、ピンセットを用いてウエハトレイからテフロン製縦置きバスケットに基板生産物を移した。容器内の希塩酸にバスケットを約2分間浸して前処理を行った。次に、バスケットを純水の入った容器に移して基板生産物を水洗し、ピンセットにて基板生産物を取り出し、窒素ブローにより水分を除去した。その後、ピンセットを用いてウエハトレイに基板生産物を戻した。次に、電極蒸着を行うために、金属製治具に板バネを用いて基板生産物をしっかりと固定した後に、その治具を蒸着装置内に配置した。蒸着は、竃子ビーム蒸着法で行ったが、抵抗加熱法が使用可能である。蒸着装置内を真空排気して、厚さ20nmのTiおよび厚さ200nmの金を蒸着した。蒸着装置から金属治具を取り出し、治具から基板生産物を注意深く取り外した。ピンセットを用いてテフロン製縦置きバスケットに移した後に、既に説明した方法と同様にしてリフトオフを行って、pパッド電極付きの基板生産物を作成した。これらの工程によって、発光ダイオードが作製された。上記のように、評価およびプロセスでは、ピンセットといったウエハ把持ツールを用いてエピタキシャルウエハ及び基板生産物を移動する操作が非常に多く存在し、これらの移動はウエハ割れを引き起こす原因となり得る。上記工程は全ウエハについて同様の手順で注意深く行われたが、下記のような結果が得られた。InGaN緩衝層の有無、無いウエハ、有るウエハエピ検査後における割れ、6枚、1枚、ウエハ20枚中プロセス後における割れ、9枚、1枚、ウエハ20枚中歩留まり、25、90この結果に示されるように、InGaNからなる緩衝層を用いることによって、ウエハ割れの発生を低減できる。また、エピタキシャル積層内には、引っ張り応力のAlGaNを含むとき、成長前のGaN基板よりも割れ易いと考えられる。エピタキシャルウエハがInGaN層を含むとき、ウエハの割れ欠けが低減された。生産歩留まりが大幅に低減された。この理由として、InGaN層がGaNやAlGaNよりも柔らかい材料であるので、エピタキシャルウエハの応力を吸収したものと考えられる。この結果、割れ欠けが低減した。面取りの無いGaNウエハを用いることによりウエハコストを低減でき、かつ、エピタキシャル構造にInGaN層を追加することによって歩留まりを大幅に向上できた。また、InGaNに替えて、AlInGaN層を用いることができる。GaN基板の価格を低減させることが望まれている。GaN基板の製造コストの低減が必要である。面取り工程を省略できれば、製造コストの低減が可能になる。しかしながら、面取りが無いGaNウエハは割れ易く、逆に、歩留まり低下を引き起こす。ところが、本実施の形態に係る緩衝層をエピタキシャル構造に追加することによって割れを抑制できることが明らかになった。故に、面取り無しGaNウエハを用いたGaN系半導体素子の作製において歩留まりが向上する。したがって、GaN系半導体素子の製造コストを低減可能になる。上記の実施例では、GaNウエハの主面の向きは、c軸の方向、或いはc軸から角度が僅かにオフした方向を向いている。本実施の形態に係るエピタキシャルウエハでは、GaNのc軸の方向とGaNウエハの主面の法線との成す角度θはゼロ度以上であることができる。また、この角度θは90度以下であることができる。また、本実施の形態に係るエピタキシャルウエハでは、GaNウエハの主面の法線は、GaNウエハのm軸及びa軸によって規定される平面に沿う方向を向いていることができる。例えば、法線はGaNウエハのm軸の方向、或いはm軸から角度が僅かにオフした方向に向いていることができる。或いは、法線はa軸の方向、或いはa軸から角度が僅かにオフした方向に向いていることができる。また或いは、ウエハの主面の向きが、m軸及びa軸の一方から他方にとられた角度がゼロ度より大きく30度より小さい方向にとられることができる。さらに、本実施の形態に係るエピタキシャルウエハでは、ウエハ主面はGaNの半極性面であることができる。GaNの半極性面を有するウエハは、割れやすいので、本実施の形態に係る緩衝層が有効である。発明者らの知見によれば、GaNウエハの内でも、GaNウエハが半極性の主面を有するとき、GaNウエハが割れやすい。例えば、主要な結晶軸c軸、a軸またはm軸からのオフ角が10度以上であるとき、GaNウエハが割れやすい。また、オフ角が45度以下であるとき、GaNウエハが割れやすい。このようなウエハでは、本実施の形態に係る緩衝層が有効である。好適な実施の形態において本発明の原理を図示し説明してきたが、本発明は、そのような原理から逸脱することなく配置および詳細において変更され得ることは、当業者によって認識される。本発明は、本実施の形態に開示された特定の構成に限定されるものではない。本実施の形態では、有機金属気相成長法で結晶成長を行ったが、他の結晶成長法、例えば分子線ビーム成長法を用いることができる。したがって、特許請求の範囲およびその精神の範囲から来る全ての修正および変更に権利を請求する。