"2次元画像モードの場合に、画素部の第1サブ領域と第2サブ領域との間に第1輝度差を有するように前記画素部の前記第1サブ領域と前記第2サブ領域とを駆動することと、3次元画像モードの場合に、前記画素部の前記第1サブ領域と前記第2サブ領域との間の第2輝度差が、前記2次元画像モードの場合の前記第1輝度差より小さくなるように前記画素部の前記第1サブ領域と前記第2サブ領域とを駆動することと、を含むことを特徴とする表示パネルの駆動方法。前記3次元画像モードの場合に、前記画素部の前記第1サブ領域の輝度と、前記第2サブ領域の輝度とがほぼ同一になるように前記画素部の前記第1サブ領域と前記第2サブ領域とを駆動することを特徴とする請求項1に記載の表示パネルの駆動方法。受信された画像信号の画像モードが、前記2次元画像モードまたは前記3次元画像モードであるかを判断することと、前記判断された画像モードに従って、第1垂直開始信号及び第2垂直開始信号を生成することと、をさらに含むことを特徴とする請求項1に記載の表示パネルの駆動方法。前記2次元画像モードの場合に、前記画素部の前記第1サブ領域と前記第2サブ領域とを駆動することは、ハイレベル及びローレベルを有する前記第1垂直開始信号に基づいてハイレベル及びローレベルを有する第1サブゲート信号を生成することと、前記ハイレベルの前記第1サブゲート信号に応じて前記第1サブ領域に配置された第1液晶キャパシタ及び前記第2サブ領域に配置された第2液晶キャパシタにデータ電圧を充電することと、ハイレベル及びローレベルを有する前記第2垂直開始信号に基づいてハイレベル及びローレベルを有する第2サブゲート信号を生成することと、前記ハイレベルの前記第2サブゲート信号に応じて前記第2液晶キャパシタに充電された前記データ電圧の一部を放電することと、を含むことを特徴とする請求項3に記載の表示パネルの駆動方法。前記3次元画像モードの場合に、前記画素部の前記第1サブ領域と前記第2サブ領域とを駆動することは、ハイレベル及びローレベルを有する前記第1垂直開始信号を基づいてハイレベル及びローレベルを有する第1サブゲート信号を生成することと、前記ハイレベルの第1サブゲート信号に応じて前記第1サブ領域に配置された第1液晶キャパシタ及び前記第2サブ領域に配置された第2液晶キャパシタにデータ電圧を充電することと、ローレベルの前記第2垂直開始信号に基づいてローレベルの第2サブゲート信号を生成することと、前記ローレベルの第2サブゲート信号に応じて前記第2液晶キャパシタに充電された前記データ電圧を維持することと、を含むことを特徴とする請求項3に記載の表示パネルの駆動方法。前記3次元画像モードの場合に、前記画素部の前記第1サブ領域と前記第2サブ領域とを駆動することは、左眼用画像信号が処理されるフレーム区間と右眼用画像信号が処理されるフレーム区間との間のブラック画像信号のフレーム区間において、前記画素部の前記第1液晶キャパシタ及び前記第2液晶キャパシタに前記データ電圧が充電されることを遮断することをさらに含むことを特徴とする請求項5に記載の表示パネルの駆動方法。2次元画像モードまたは3次元画像モードの場合に、フレームの第1区間の間、画素部の第1液晶キャパシタと前記画素部の第2液晶キャパシタの各々にデータ電圧を充電することと、2次元画像モードの場合には、前記フレームの第2区間の間、前記第2液晶キャパシタに充電されたデータ電圧を一部放電し、3次元画像モードの場合には、前記フレームの第2区間の間、前記第2液晶キャパシタに充電された前記データ電圧を維持することと、を含むことを特徴とする表示パネルの駆動方法。前記3次元画像モードの場合に、左眼用画像信号が処理されるフレーム区間と右眼用画像信号が処理されるフレーム区間との間のブラック画像信号のフレーム区間において、前記第1液晶キャパシタ及び第2液晶キャパシタに前記データ電圧が充電されることを遮断することをさらに含むことを特徴とする請求項7に記載の表示パネルの駆動方法。第1サブ領域及び第2サブ領域をそれぞれ含む複数の画素部を含む表示パネルと、2次元画像モードの場合に、第1輝度を有する前記第1サブ領域と前記第1輝度より低い第2輝度を有する前記第2サブ領域を駆動し、3次元画像モードの場合に、前記第1サブ領域と前記第2サブ領域とが同じ輝度を有するように前記第1サブ領域及び前記第2サブ領域を駆動するパネル駆動部と、を含むことを特徴とする表示装置。前記画素部は、前記第1サブ領域に配置され、第1スイッチング素子を介してデータ配線と第n番目ゲート配線nは自然数に接続された第1液晶キャパシタと、前記第2サブ領域に配置され、第2スイッチング素子を介して前記データ配線と前記第n番目ゲート配線に接続された第2液晶キャパシタと、前記第2液晶キャパシタ及び第n1番目ゲート配線に接続しされて第3スイッチング素子を介して前記第2液晶キャパシタに充電される電圧を分割するダウンキャパシタと、を含むことを特徴とする請求項9に記載の表示装置。前記パネル駆動部は、画像信号の画像モードに従って第1垂直開始信号及び第2垂直開始信号を生成するタイミング制御部と、前記第1垂直開始信号に基づいて第1サブゲート信号を生成する第1サブゲート回路及び前記第2垂直開始信号に基づいて第2サブゲート信号を生成する第2サブゲート回路を含むゲート駆動部と、前記画像信号をデータ電圧に変換するデータ駆動部と、を含み、前記第1サブゲート信号は、前記第n番目ゲート配線に供給され、前記第2サブゲート信号は前記第n1番目ゲート配線に供給され、前記データ電圧は前記データ配線に供給されることを特徴とする請求項10に記載の表示装置。前記タイミング制御部は、前記2次元画像モードの場合に、ハイレベル及びローレベルを有する交流信号である前記第1垂直開始信号及び前記第2垂直開始信号を生成し、前記2次元画像モードの場合に、前記第1垂直開始信号と前記第2垂直開始信号とは遅延差を有し、前記3次元画像モードの場合に、ハイレベル及びローレベルを有する交流信号である第1垂直開始信号と、ローレベルの直流信号である第2垂直開始信号を生成し、第1クロック信号及び前記第1クロック信号と異なる第2クロック信号を生成して前記第1サブゲート回路に供給し、第3クロック信号及び前記第3クロック信号と異なる第4クロック信号を生成して前記第2サブゲート回路に供給することを特徴とする請求項11に記載の表示装置。前記第1サブゲート回路は、前記2次元画像モード及び前記3次元画像モードの場合に、前記交流信号である前記第1垂直開始信号に基づいてハイレベル及びローレベルを有する第1サブゲート信号を生成することを特徴とする請求項12に記載の表示装置。前記第2サブゲート回路は、前記2次元画像モードの場合に、前記交流信号である前記第2垂直開始信号に基づいてハイレベル及びローレベルを有する第2サブゲート信号を生成し、前記3次元画像モードの場合に、前記直流信号である前記第2垂直開始信号に基づいてローレベルの第2サブゲート信号を生成することを特徴とする請求項12に記載の表示装置。前記第1及び第2サブゲート回路の各々にはオフ電圧が印加され、前記第1サブゲート信号または前記第2サブゲート信号のハイレベルは、前記第1、第2、第3、または、第4クロック信号のハイレベルと同一であり、前記第1サブゲート信号または前記第2サブゲート信号のローレベルは前記オフ電圧のレベルと同一であることを特徴とする請求項14に記載の表示装置。前記タイミング制御部は、前記3次元画像モードの場合に、左眼用画像信号及び右眼用画像信号をそれぞれフレーム単位で受信することを特徴とする請求項11に記載の表示装置。前記タイミング制御部は、前記3次元画像モードの場合に、第NNは自然数フレームに左眼用画像信号を受信し、第N1フレームに左眼用画像信号を受信し、第N2フレームに右眼用画像信号を受信し、第N3フレームに右眼用画像信号を受信することを特徴とする請求項16に記載の表示装置。前記タイミング制御部は、前記3次元画像モードの場合に、左眼用画像信号、右眼用画像信号、及びブラック画像信号をそれぞれフレーム単位で受信することを特徴とする請求項11に記載の表示装置。前記タイミング制御部は、前記3次元画像モードの場合に、第NNは自然数フレームに左眼用画像信号を受信し、第N1フレームにブラック画像信号を受信し、第N2フレームに右眼用画像信号を受信することを特徴とする請求項18に記載の表示装置。前記データ駆動部は、前記ブラック画像信号に対応する前記データ電圧を前記データ配線に供給しないことを特徴とする請求項18に記載の表示装置。そこで、本発明は上記従来の3次元画像表示装置における問題点に鑑みてなされたものであって、本発明の目的は、3次元画像の輝度及び応答速度を向上させることにより、表示品質を改善することのできる表示パネルの駆動方法を提供することにある。本発明の他の目的は、表示パネルの駆動方法を実行するための表示装置を提供することにある。上記目的を達成するためになされた本発明による一実施形態に係る表示パネルの駆動方法は、2次元画像モードの場合に、画素部の複数のサブ領域間に輝度差を有するように前記画素部を駆動する。3次元画像モードの場合に、前記画素部のサブ領域間の輝度差が前記2次元画像モードの前記画素部のサブ領域間の輝度差より小さくなるように前記画素部を駆動する。本実施形態において、前記3次元画像モードの場合に、前記サブ領域間の輝度を同一にして駆動してもよい。本実施形態において、受信された画像信号の画像モードを判断し、前記画像モードに従って第1垂直開始信号及び第2垂直開始信号を生成してもよい。本実施形態において、前記2次元画像モードの場合に、第1サブ領域及び第2サブ領域を含む前記画素部を駆動することは、ハイレベル及びローレベルを有する前記第1垂直開始信号に基づいてハイレベル及びローレベルを有する第1サブゲート信号を生成し、前記ハイレベルの前記第1サブゲート信号に応じて前記第1サブ領域に配置された第1液晶キャパシタ及び前記第2サブ領域に配置された第2液晶キャパシタにデータ電圧を充電chargeし、ハイレベル及びローレベルを有する前記第2垂直開始信号に基づいてハイレベル及びローレベルを有する第2サブゲート信号を生成し、前記ハイレベルの前記第2サブゲート信号に応じて前記第2液晶キャパシタに充電された前記データ電圧の一部を放電dischargeする。本実施形態において、前記3次元画像モードの場合に、前記画素部を駆動することは、ハイレベル及びローレベルを有する前記第1垂直開始信号を基づいてハイレベル及びローレベルを有する第1サブゲート信号を生成し、前記ハイレベルの第1サブゲート信号に応じて前記第1サブ領域に配置された第1液晶キャパシタ及び前記第2サブ領域に配置された第2液晶キャパシタにデータ電圧を充電し、ローレベルの前記第2垂直開始信号に基づいてローレベルの第2サブゲート信号を生成し、前記ローレベルの第2サブゲート信号に応じて前記第2液晶キャパシタに充電された前記データ電圧を維持holdしてもよい。本実施形態において、前記3次元画像モードの場合に、前記画素部を駆動することは、左眼用画像信号のフレーム区間と右眼用画像信号のフレーム区間との間のブラック画像信号のフレーム区間において、前記画素部に前記データ電圧が充電されることを遮断blockしてもよい。上記目的を達成するためになされた本発明による他の実施形態に係る表示パネルの駆動方法は、フレームの第1区間の間、画素部の第1液晶キャパシタと前記画素部の第2液晶キャパシタにそれぞれデータ電圧を充電する。2次元画像モードの場合または3次元画像モードの場合に応じて、前記フレームの第2区間の間、前記第2液晶キャパシタに充電されたデータ電圧を一部放電したりまたは維持したりする。上記目的を達成するためになされた本発明による一実施形態に係る表示装置は、表示パネル及びパネル駆動部を含む。前記表示パネルは、複数の画素部を含む。前記パネル駆動部は、2次元画像モードの場合に、第1輝度を有する第1サブ領域と前記第1輝度より低い第2輝度を有する第2サブ領域とに各画素部を分割して駆動し、3次元画像モードの場合に、前記第1サブ領域及び前記第2サブ領域が同じ輝度を有するように前記画素部を駆動する。本実施形態において、前記画素部は前記第1サブ領域に配置されて、第1スイッチング素子を介してデータ配線と第n番目ゲート配線nは自然数に接続された第1液晶キャパシタ、前記第2サブ領域に配置され、第2スイッチング素子を介して前記データ配線と前記第n番目ゲート配線に接続された第2液晶キャパシタ、並びに前記第2液晶キャパシタ及び第n1番目ゲート配線に接続されて第3スイッチング素子を介して前記第2液晶キャパシタに印加される電圧を分割するダウンキャパシタを含んでもよい。本実施形態において、前記パネル駆動部は、受信された画像信号の画像モードに従って第1垂直開始信号及び第2垂直開始信号を生成するタイミング制御部と、前記第1垂直開始信号に基づいて第1サブゲート信号を生成する第1サブゲート回路及び前記第2垂直開始信号に基づいて第2サブゲート信号を生成する第2サブゲート回路を含むゲート駆動部と、前記画像信号をデータ電圧に変換するデータ駆動部とを含んでもよく、前記第1サブゲート信号は前記第n番目ゲート配線に供給され、前記第2サブゲート信号は前記第n1番目ゲート配線に供給され、前記データ電圧は前記データ配線に供給されてもよい。本実施形態において、前記タイミング制御部は、前記2次元画像モードの場合にハイレベル及びローレベルを有する交流信号である前記第1垂直開始信号及び前記第2垂直開始信号を生成し、前記3次元画像モードの場合にハイレベル及びローレベルを有する交流信号である第1垂直開始信号及びローレベルの直流信号である第2垂直開始信号を生成してもよい。本実施形態において、前記第1サブゲート回路は、前記2次元画像モード及び前記3次元画像モードの場合に、前記交流信号である前記第1垂直開始信号に基づいてハイレベル及びローレベルを有する第1サブゲート信号を生成してもよい。本実施形態において、前記第2サブゲート回路は、前記2次元画像モードの場合に、前記交流信号である前記第2垂直開始信号に基づいてハイレベル及びローレベルを有する第2サブゲート信号を生成し、前記3次元画像モードの場合に、前記直流信号である前記第2垂直開始信号に基づいてローレベルの第2サブゲート信号を生成してもよい。本発明の実施形態によれば、3次元画像モードの場合に、2次元画像モードで低輝度で駆動される画素部の第2サブ領域を、2次元画像モードで高輝度で駆動される画素部の第1サブ領域と同一輝度で駆動させることによって、3次元画像の輝度を向上させることができる。また、ブラック画像信号のフレーム区間に画素部にデータ電圧を印加しないことによって3次元画像の応答速度を向上させることができる。次に、本発明を実施するための形態の具体例を図面を参照しながら説明する。図1は本発明の一実施形態に係る表示装置のブロック図であり、図2は図1に図示した画素部の等価回路図である。図1及び図2を参照すれば、表示装置は表示パネル100及びパネル駆動部500を含む。パネル駆動部500は、タイミング制御部200、データ駆動部300、及びゲート駆動部400を含む。表示パネル100は、表示領域DAと、表示領域DAを取り囲む周辺領域PAとを含んで定義され得る。表示領域DAには複数の画素部が形成され、各画素部は複数のサブ領域を含む。周辺領域PAには、データ駆動部300及びゲート駆動部400がチップ形態またはテープキャリアパッケージ形態で実装され得る。パネル駆動部500は、2次元画像モードと3次元画像モードで表示パネル100を駆動する。2次元画像モードの場合に、パネル駆動部500は、画素部の複数のサブ領域間に第1輝度差を有するように表示パネル100を駆動し、3次元画像モードの場合に、パネル駆動部500は、2次元画像モードのサブ領域間の第1輝度差より小さい第2輝度差を有するように画素部を駆動する。例えば、図2を参照すれば、各画素部Pは、第1スイッチング素子TR1、第1液晶キャパシタCLC1及び第1ストレージキャパシタCST1、第2スイッチング素子TR2、第2液晶キャパシタCLC2、第2ストレージキャパシタCST2、第3スイッチング素子TR3、及びダウンキャパシタdowncapacitorCdを含む。画素部Pの画素領域は第1液晶キャパシタが形成された領域に対応して第1サブ領域SP1と第2液晶キャパシタが形成された領域に対応して第2サブ領域SP2からなる。第1スイッチング素子TR1は第n番目ゲート配線GLn、データ配線DL、及び第1液晶キャパシタCLC1の第1サブ電極に接続される。第2スイッチング素子TR2は、第n番目ゲート配線GLnnは、自然数、データ配線DL及び第2液晶キャパシタCLC2の第2サブ電極に接続される。第3スイッチング素子TR3は、第n1番目ゲート配線GLn1、第2液晶キャパシタCLC2の第2サブ電極及びダウンキャパシタCdの第1電極に接続される。1フレームで第n番目ゲート配線GLnにハイレベルの第1サブゲート信号が受信される区間において、第1及び第2スイッチング素子TR1、TR2は、ターン-オンされてデータ配線DLに印加されたデータ電圧を第1液晶キャパシタCLC1の第1サブ電極及び第2液晶キャパシタCLC2の第2サブ電極に印加する。以後、1フレームで第n1番目ゲート配線GLn1にハイレベルの第2サブゲート信号が受信される区間において、第3スイッチング素子TR3は、ターン-オンされて第2液晶キャパシタCLC2の第2サブ電極に印加されたデータ電圧はダウンキャパシタCdにより一部がシェアshareされる。これによって、第1液晶キャパシタCLC1にはデータ電圧が印加され、第2液晶キャパシタCLC2にはデータ電圧より低いロー電圧が印加される。従って、画素部Pの第1サブ領域SP1は、第1輝度で駆動され、第2サブ領域SP2は第1輝度より低い第2輝度で駆動される。即ち、画素部Pは、第1サブ領域SP1は高輝度で駆動され、第2サブ領域SP2は低輝度で分割して駆動される。タイミング制御部200は、外部装置から受信された制御信号CSに基づいてデータ駆動部300及びゲート駆動部400の駆動を制御するタイミング制御信号を生成する。タイミング制御部200は画像信号IN_DATAを受信し、制御信号CSに基づいて画像信号OUT_DATAをデータ駆動部300に供給する。制御信号は、垂直同期信号、水平同期信号、ドットクロックdotclock信号、3次元イネーブル信号を含み得る。3次元イネーブル信号は、画像信号IN_DATAが2次元画像信号の場合、ハイレベルを有し、画像信号IN_DATAが3次元画像信号の場合、ローレベルを有し得る。タイミング制御信号は、第1垂直開始信号STV1、第2垂直開始信号STV2、第1クロック信号CPV1、第2クロック信号CPV2、第3クロック信号CPV3、第4クロック信号CPV4等を含み得る。タイミング制御部200は、3次元イネーブル信号に基づいて第2垂直開始信号STV2を生成する。例えば、2次元画像モードの場合、第2垂直開始信号STV2は、フレーム周期のローレベルとハイレベルを有するパルス信号として生成され、3次元画像モードの場合は、ローレベルで維持される直流信号として生成される。データ駆動部300は、タイミング制御信号に基づいて画像信号OUT_DATAをアナログ形態のデータ電圧DATA_Vに変換して表示パネル100に出力する。データ電圧DATA_Vは、基準電圧に対して陽極性または陰極性を有することができる。ゲート駆動部400は、タイミング制御信号に基づいて複数の第1サブゲート信号及び複数の第2サブゲート信号を生成する。ゲート駆動部400は、第1垂直開始信号、第1クロック信号、第2クロック信号を用いて第1サブゲート信号を生成し、第2垂直開始信号、第3クロック信号及び第4クロック信号を用いて第2サブゲート信号を生成する。ゲート駆動部は2次元画像モードではハイレベル及びローレベルを有する第1及び第2垂直開始信号にそれぞれ応じてハイレベル及びローレベルを有する第1及び第2サブゲート信号を生成する。3次元画像モードではハイレベル及びローレベルを有する第1垂直開始信号に応じてハイレベル及びローレベルを有する第1サブゲート信号とローレベルの第2垂直開始信号に応じてローレベルの第2サブゲート信号を生成する。図3は図1のタイミング制御部の入出力信号のタイミング図である。図1及び図3を参照すれば、タイミング制御部200は3次元イネーブル信号3D_En及び画像信号IN_DATAを受信する。3次元イネーブル信号3D_Enは、タイミング制御部200に受信される画像信号IN_DATAが、2次元画像または3次元画像の信号かを識別するための、つまり、画像モードを識別するための信号である。画像信号IN_DATAは、3次元画像の場合、例えば、240Hzの周波数で受信された左眼用画像信号L1、左眼用画像信号L2、右眼用画像信号R1及び右眼用画像信号R2を含む。ここでは3次元画像モードとして240Hzの周波数で駆動されることを例としたが、周波数は120Hz以上としてもよく、多様に設定することができる。タイミング制御部200は、3次元イネーブル信号3D_Enに基づいて現在受信される現在画像信号presentimagesignalIN_DATAに対応するタイミング制御信号を生成する。タイミング制御部200は、3次元イネーブル信号3D_Enがローレベルの場合、画像信号IN_DATAを2次元画像信号と判断し、2次元画像モードに対応するタイミング制御信号を生成する。2次元画像モードのタイミング制御信号は第1垂直開始信号STV1及び第2垂直開始信号STV2を含み得る。第1垂直開始信号STV1は、フレーム周期を有する交流信号であり、第2垂直開始信号STV2は第1垂直開始信号STV1に対して遅延差を有するフレーム周期を有する交流信号である。タイミング制御部200は、3次元イネーブル信号3D_Enがハイレベルの場合、画像信号IN_DATAを3次元画像信号と判断し、3次元画像モードに対応するタイミング制御信号を生成する。3次元画像モードのタイミング制御信号は、第1垂直開始信号STV1及び第2垂直開始信号STV2を含み得る。第1垂直開始信号STV1は、2次元画像モードと実質的に同じフレーム周期を有する交流信号であり、第2垂直開始信号STV2はローレベルを維持する直流信号である。タイミング制御部200は、3次元イネーブル信号3D_Enに基づいて、例えば3次元イネーブル信号3D_Enがローレベルからハイレベルになる所定区間以後から、240Hzの周波数で画像信号OUT_DATAとして左眼用画像信号L1、左眼用画像信号L2、右眼用画像信号R1、及び右眼用画像信号R2をデータ駆動部300に出力する。図4は図1に図示したゲート駆動部に対するブロック図である。図1及び図4を参照すれば、ゲート駆動部400は第1サブゲート回路410及び第2サブゲート回路420を含む。第1サブゲート回路410は、複数のステージSRC11SRC12SRC13...を含み、第1垂直開始信号STV1、第1クロック信号CPV1、及び第2クロック信号CPV2を受信する。複数のステージSRC11SRC12SRC13...の各々は、入力端子D、クロック端子CT、及び出力端子Qを含み、DフリップフロップDFFDataFlipFlopであってもよい。入力端子Dは、第1垂直開始信号STV1、または、以前ステージpreviousstageの出力信号を受信する。クロック端子CTは、第1クロック信号CPV1、または、第2クロック信号CPV2を受信する。例えば、奇数番目ステージSRC11は第1クロック信号CPV1を受信し、偶数番目ステージSRC12は第2クロック信号CPV2を受信する。第1クロック信号CPV1及び第2クロック信号CPV2は、遅延差を有する互いに異なる信号であってもよい。出力端子Qは、第1クロック信号CPV1または第2クロック信号CPV2に同期されたゲート信号G11,G12,G13,...を出力する。第2サブゲート回路420は、複数のステージSRC21,SRC22,SRC23,...を含み、第2垂直開始信号STV2、第3クロック信号CPV3、及び第4クロック信号CPV4を受信する。ステージSRC21,SRC22,SRC23,...の各々は、入力端子D、クロック端子CT、及び出力端子Qを含み、Dフリップフロップであってもよい。入力端子Dは、第2垂直開始信号STV2、または、以前ステージの出力信号を受信する。クロック端子CTは、第3クロック信号CPV3、または、第4クロック信号CPV4を受信する。例えば、奇数番目ステージSRC21は、第3クロック信号CPV3を受信し、偶数番目ステージSRC22は、第4クロック信号CPV4を受信する。第3クロック信号CPV3は、第1クロック信号CPV1及び第2クロック信号CPV2と遅延差を有する、互いに異なる信号であることもあって、第3クロック信号CPV3及び第4クロック信号CPV4は、遅延差を有する互いに異なる信号であってもよい。出力端子Qは、第3クロック信号CPV3または第4クロック信号CPV4に同期されたゲート信号を出力する。図5及び図6は、図1に図示した表示パネルの駆動方法を説明するためのタイミング図である。図5は2次元画像モードの場合に、表示パネルの駆動方法を説明するためのタイミング図であり、図6は3次元画像モードの場合に、表示パネルの駆動方法を説明するためのタイミング図である。図2、図4及び図5を参照すれば、2次元画像モードの場合に、タイミング制御部200は受信された制御信号に基づいて2次元画像モードに対応するタイミング制御信号を生成する。タイミング制御信号は、第1垂直開始信号STV1、第2垂直開始信号STV2、第1クロック信号CPV1、第2クロック信号CPV2、第3クロック信号CPV3、第4クロック信号CPV4、データイネーブル信号DE等を含む。タイミング制御部200は、データイネーブル信号DEに同期させて画像信号OUT_DATAを1水平周期1Hでデータ駆動部300に供給する。データ駆動部300は画像信号OUT_DATAをアナログ形態のデータ電圧DATA_Vに変換してデータ配線DLに1水平周期1Hで供給する。データ電圧DATA_Vは、基準電圧に対して陽極性または陰極性を有し得る。第1垂直開始信号STV1、第1クロック信号CPV1及び第2クロック信号CPV2は第1サブゲート回路410に供給され、第2垂直開始信号STV2、第3クロック信号CPV3及び第4クロック信号CPV4は第2サブゲート回路420に供給される。例えば、第1垂直開始信号STV1は、第1ステージSRC11の入力端子Dに受信され、第1クロック信号CPV1は第1ステージSRC11のクロック端子CTに受信される。第1ステージSRC11は、第1垂直開始信号STV1のハイレベルに応じて第1クロック信号CPV1に同期されたゲート信号G11を出力する。第1ステージSRC11のゲート信号G11は第2ステージSRC12の入力端子Dに受信され、第2クロック信号CPV2は第2ステージSRC12のクロック端子CRに受信される。第2ステージSRC12はゲート信号G11に応じて第2クロック信号CPV2に同期されたゲート信号G12を出力する。このような方式で第1サブゲート回路410はゲート信号G11,G12,...を順次出力する。ゲート信号G11,G12,...の各々は第1サブゲート信号として、画素部Pの第n番目ゲート配線GLnに供給される。画素部Pの第n番目ゲート配線GLnに供給される第1サブゲート信号に応じて、第n番目ゲート配線GLnと接続された第1サブ領域SP1の第1スイッチング素子TR1及び第2サブ領域SP2の第2スイッチング素子TR2がターン-オンされる。これに従って、第1サブ電極SE1及び第2サブ電極SE2にデータ配線DLに印加されたデータ電圧が供給され、第1及び第2液晶キャパシタCLC1、CLC2にデータ電圧が充電される。即ち、フレームの第1区間I1の間、第1及び第2液晶キャパシタCLC1、CLC2にデータ電圧が充電されることによって画素部Pの第1サブ領域SP1及び第2サブ領域SP2はデータ電圧に対応する第1輝度H_Lを有する。引き続き、第2垂直開始信号STV2は第1ステージSRC21の入力端子Dに受信され、第3クロック信号CPV3は第1ステージSRC21のクロック端子CTに受信される。第1ステージSRC21は第2垂直開始信号STV2のハイレベルに応じて第3クロック信号CPV3に同期されたゲート信号G21を出力する。第1ステージSRC21のゲート信号G21は、第2ステージSRC22の入力端子Dに受信され、第4クロック信号CPV4は第2ステージSRC22のクロック端子CRに受信される。第2ステージSRC22はゲート信号G21に応じて第4クロック信号CPV4に同期されたゲート信号G22を出力する。このような方式で第2サブゲート回路420は、ゲート信号G21,G22,...を順次出力する。ゲート信号G21,G22,...の各々は第2サブゲート信号として、画素部Pの第n1番目ゲート配線GLn1に供給される。画素部Pの第n1番目ゲート配線GLn1に供給される第2サブゲート信号に応じて、第n1番目ゲート配線GLn1と接続された第3スイッチング素子TR3はターン-オンされる。第3スイッチング素子TR3は、ターン-オンされて第2液晶キャパシタCLC2の第2サブ電極SE2に印加されたデータ電圧はダウンキャパシタCdにより一部がシェアshareされる。これに従って、第2液晶キャパシタCLC2にはデータ電圧より低いロー電圧が印加される。フレームの第2区間I2の間、第2液晶キャパシタCLC2に一部放電されたデータ電圧が充電されるのに伴って画素部Pの第2サブ領域SP2は第1サブ領域SP1の第1輝度H_Lより低い第2輝度L_Lを有する。図2、図4及び図6を参照すれば、3次元画像モードの場合に、タイミング制御部200は受信された制御信号に基づいて3次元画像モードに対応するタイミング制御信号を生成する。タイミング制御信号は、第1垂直開始信号STV1、第2垂直開始信号STV2、第1クロック信号CPV1、第2クロック信号CPV2、第3クロック信号CPV3、第4クロック信号CPV4、データイネーブル信号DE等を生成する。3次元画像モードの場合に、第2垂直開始信号STV2は、ローレベルを維持する直流信号である。タイミング制御部200は、データイネーブル信号DEに同期させて画像信号OUT_DATAを1水平周期1Hでデータ駆動部300に供給する。データ駆動部300は画像信号OUT_DATAをアナログ形態のデータ電圧DATA_Vに変換してデータ配線DLに1水平周期1Hで供給する。第1垂直開始信号STV1、第1クロック信号CPV1及び第2クロック信号CPV2は、第1サブゲート回路410に供給され、第2垂直開始信号STV2、第3クロック信号CPV3、及び第4クロック信号CPV4は、第2サブゲート回路420に供給される。第1サブゲート回路410に係る画素部Pの駆動方法は、図5に基づき説明した駆動方法と実質的に同一となるので繰り返しとなる説明は省略する。結果的に、3次元画像モードの場合のフレームの第1区間I1の間、画素部Pの第1サブ領域SP1及び第2サブ領域SP2は、データ電圧に対応する第1輝度H_Lを有する。一方、3次元画像モードの場合のフレームの第2区間I2の間、ローレベルの直流信号である第2垂直開始信号STV2に係る画素部Pの駆動方法は次のようである。第2垂直開始信号STV2は、第1ステージSRC21の入力端子Dに受信され、第3クロック信号CPV3は第1ステージSRC21のクロック端子CTに受信される。第1ステージSRC21は、ローレベルの第2垂直開始信号STV2が印加されるのに伴って、実質的に駆動されずにローレベルのゲート信号G21を出力する。第1ステージSRC21で出力されたローレベルのゲート信号G21は、第2ステージSRC22の入力端子Dに受信され、第4クロック信号CPV4は第2ステージSRC22のクロック端子CRに受信される。第2ステージSRC22は、ローレベルのゲート信号G21が印加されることによって実質的に駆動されずにローレベルのゲート信号G22を出力する。このような方式で第2サブゲート回路420は、ローレベルのゲート信号G21,G22,...を順次出力する。ローレベルのゲート信号G21,G22,...の各々は第2サブゲート信号として、画素部Pの第n1番目ゲート配線GLn1に供給される。第n1番目ゲート配線GLn1と接続された第3スイッチング素子TR3はローレベルの第2サブゲート信号に応じてターン-オフされる。第3スイッチング素子TR3がターン-オフされることによって、第2液晶キャパシタCLC2に充電されたデータ電圧DATA_VがダウンキャパシタCdによりシェアされない。これにより、フレームの第2区間I2の間、第2液晶キャパシタCLC2に充電されたデータ電圧DATA_Vがそのまま維持される。従って、画素部Pの第2サブ領域SP2は、第1サブ領域SP1の第1輝度H_Lと実質的に同一輝度を有することができる。以上の実施形態によれば、3次元画像モードの場合に、画素部Pの第2液晶キャパシタCLC2が放電されないので、サブ領域SP2は、第1サブ領域SP1の輝度を維持することができる。従って、3次元画像の輝度を向上させることができる。下記の表1は、3次元画像がFHD240Hzで駆動される表示パネルにおいて表示される場合の、フルホワイトFULLWHITEに対する輝度を測定したデータを示す表である。表1を参照すると、A第2垂直開始信号STV2が交流信号である場合、つまり、2次元画像モードで一般的に使われるものと同じ第2垂直開始信号STV2である場合、フルホワイトに対する画像の輝度は約520nitであった。一方、本実施形態のように、B第2垂直開始信号STV2がローレベルの直流信号である場合、フルホワイトに対する画像の輝度は約560nitであった。第2垂直開始信号STV2がローレベルの直流信号である場合、画素部Pの第2液晶キャパシタCLC2に充電されたデータ電圧がダウンキャパシタCdによってシェアされないので、第2サブ領域SP2は第1サブ領域SP1の輝度を維持することになる。従って、3次元画像に対する輝度を上昇させることができる。下記の表2は、3次元画像がFHD240Hzで駆動される表示パネルにおいて、液晶のライジングタイムRisingTime及びフォーリングタイムFallingTimeを測定したデータを示す表である。表2に示す測定データは、液晶応答速度を向上させるためのオーバードライビング駆動技術が適用されていない場合である。表2を参照すると、A第2垂直開始信号STV2が交流信号である場合、0階調から16階調に変化するライジングタイムは25.5msであり、16階調から0階調に変化するフォーリングタイムは2.87msであった。0階調から24階調に変化するライジングタイムは17.3msであり、24階調から0階調に変化するフォーリングタイムは2.7msであった。0階調から32階調に変化するライジングタイムは17.0msであり、32階調から0階調に変化するフォーリングタイムは2.9msであった。0階調から40階調に変化するライジングタイムは17.7msであり、40階調から0階調に変化するフォーリングタイムは3.0msであった。0階調から48階調に変化するライジングタイムは15.0msであり、48階調から0階調に変化するフォーリングタイムは3.2msであった。一方、本実施形態のように、B第2垂直開始信号STV2がローレベルの直流信号である場合、0階調から16階調に変化するライジングタイムは25.2msであり、16階調から0階調に変化するフォーリングタイムは2.7msであった。0階調から24階調に変化するライジングタイムは16.7msであり、24階調から0階調に変化するフォーリングタイムは2.8msであった。0階調から32階調に変化するライジングタイムは13.9msであり、32階調から0階調に変化するフォーリングタイムは3.0msであった。0階調から40階調に変化するライジングタイムは11.5msであり、40階調から0階調に変化するフォーリングタイムは3.1msであった。0階調から48階調に変化するライジングタイムは9.2msであり、48階調から0階調に変化するフォーリングタイムは3.4msであった。このように、本実施形態によれば、液晶の応答速度についても効果が向上することを確認できる。実際に、ライジング応答速度で約17の上昇効果が現れることが確認できた。図7は本発明の他の実施形態に係るゲート駆動部に対するブロック図である。図1及び図7を参照すれば、ゲート駆動部600は第1サブゲート回路610及び第2サブゲート回路620を含む。第1及び第2サブゲート回路610、620は、表示パネル100の周辺領域PAに形成される。また、第1及び第2サブゲート回路610、620は、表示パネル100の表示領域DAに形成される第1、第2、及び第3スイッチング素子TR1、TR2、TR3と同一製造工程によって周辺領域PAに直接形成された複数のトランジスタを含む。第1サブゲート回路610は、複数のステージSRC11,SRC12,SRC13,...を含み、第1垂直開始信号STV1、オフ電圧VOFF、第1クロック信号CK1及び第2クロック信号CK2を受信する。ステージSRC11,SRC12,SRC13,...の各々は、第1入力端子IN1、第2入力端子IN2、第3入力端子IN3、電圧端子VSS、出力端子OT、及びキャリー端子CRを含み得る。第1入力端子IN1は、第1垂直開始信号STV1または以前ステージのキャリー信号を受信する。第2入力端子IN2は、第1クロック信号CK1または第2クロック信号CK2を受信する。例えば、奇数番目ステージSRC11は、第1クロック信号CK1を受信して、偶数番目ステージSRC12は第2クロック信号CK2を受信する。第1クロック信号CK1及び第2クロック信号CK2は、遅延差を有する互いに異なる信号であってもよい。第3入力端子IN3は、次のステージのゲート信号を受信する。電圧端子VSSは、ゲート信号のローレベルを定義するオフ電圧VOFFを受信する。出力端子OTは第1クロック信号CK1または第2クロック信号CK2に同期されたゲート信号を出力する。キャリー端子CRはゲート信号に同期されたキャリー信号を出力する。第2サブゲート回路620は複数のステージSRC21,SRC22,SRC23,...を含み、第2垂直開始信号STV2、オフ電圧VOFF、第3クロック信号CK3及び第4クロック信号CK4を受信する。ステージSRC21,SRC22,SRC23,...の各々は第1入力端子IN1、第2入力端子IN2、第3入力端子IN3、電圧端子VSS、出力端子OT及びキャリー端子CRを含み得る。第1入力端子IN1は第2垂直開始信号STV2または、以前ステージのキャリー信号を受信する。第2入力端子IN2は第3クロック信号CK3または第4クロック信号CK4を受信する。例えば、奇数番目ステージSRC21は、第3クロック信号CK3を受信し、偶数番目ステージSRC22は第4クロック信号CK4を受信する。第3クロック信号CK3及び第4クロック信号CK4は、遅延差を有する互いに異なる信号であってもよい。第3入力端子IN3は次のステージのゲート信号を受信する。電圧端子VSSはゲート信号のローレベルを定義するオフ電圧VOFFを受信する。出力端子OTは、第3クロック信号CK3または第4クロック信号CK4に同期されたゲート信号を出力する。キャリー端子CRはゲート信号に同期されたキャリー信号を出力する。図8及び図9は、図7に図示したゲート駆動部に係る表示パネルの駆動方法を説明するためのタイミング図である。図8は2次元画像モードの場合に表示パネルの駆動方法を説明するためのタイミング図であり、図9は3次元画像モードの場合に表示パネルの駆動方法を説明するためのタイミング図である。図2、図7及び図8を参照すれば、2次元画像モードの場合に、タイミング制御部200は、受信された制御信号に基づいて2次元画像モードに対応するタイミング制御信号を生成する。タイミング制御信号は、第1垂直開始信号STV1、第2垂直開始信号STV2、第1クロック信号CK1、第2クロック信号CK2、第3クロック信号CK3、第4クロック信号CK4、データイネーブル信号DE等を生成する。タイミング制御部200は、データイネーブル信号DEに同期させて画像信号を1水平周期1Hでデータ駆動部300に供給する。データ駆動部300は1水平周期1Hで受信した画像信号をアナログ形態のデータ電圧DATA_Vに変換してデータ配線DLに供給する。データ電圧DATA_Vは基準電圧Vcomに対して反転した陽極性または陰極性-の電圧を有し得る。第1垂直開始信号STV1、第1クロック信号CK1及び第2クロック信号CK2は、第1サブゲート回路610に供給され、第2垂直開始信号STV2、第3クロック信号CK3、及び第4クロック信号CK4は、第2サブゲート回路620に供給される。例えば、第1垂直開始信号STV1は、第1ステージSRC11の第1入力端子IN1に受信され、第1クロック信号CK1は第1ステージSRC11の第2入力端子IN2に受信される。第1ステージSRC11は第1垂直開始信号STV1のハイレベルに応じて第1クロック信号CK1に同期されたハイ電圧VONのゲート信号G11を出力する。キャリー端子CRは、電圧VONのゲート信号G11に同期されたキャリー信号を出力する。第3入力端子IN3は、第2ステージSRC12のキャリー信号を受信し、電圧端子VSSはオフ電圧VOFFを受信する。第1ステージSRC11は、第3入力端子IN3に受信されたキャリー信号に応じて電圧VONのゲート信号G11をオフ電圧VOFFで放電する。このような方式で第1サブゲート回路610は、ゲート信号G11,G12,...を順次出力する。ゲート信号G11,G12,...の各々は第1サブゲート信号として、画素部Pの第n番目ゲート配線GLnに供給される。画素部Pの第n番目ゲート配線GLnに供給される第1サブゲート信号に応じて、第n番目ゲート配線GLnと接続された第1サブ領域SP1の第1スイッチング素子TR1及び第2サブ領域SP2の第1スイッチング素子TR2はターン-オンされる。これによって、第1サブ電極SE1及び第2サブ電極SE2に、データ配線DLに印加されたデータ電圧が供給されて第1液晶キャパシタCLC1及び第2液晶キャパシタCLC2にはデータ電圧が充電される。即ち、フレームの第1区間I1の間、第1液晶キャパシタCLC1及び第2液晶キャパシタCLC2にデータ電圧が充電されることによって画素部Pの第1サブ領域SP1及び第2サブ領域SP2は、データ電圧に対応する第1輝度H_Lを有する。次いで、第2垂直開始信号STV2は、第1ステージSRC21の第1入力端子IN1に受信され、第3クロック信号CK3は第1ステージSRC21の第2入力端子IN2に受信される。第1ステージSRC21は、第2垂直開始信号STV2のハイレベルに応じて第3クロック信号CK3に同期されたハイ電圧VONのゲート信号G21を出力する。キャリー端子CRは電圧VONのゲート信号G21に同期されたキャリー信号を出力する。第3入力端子IN3は、第2ステージSRC22のキャリー信号を受信し、電圧端子VSSはオフ電圧VOFFを受信する。第1ステージSRC21は、第3入力端子IN3に受信されたキャリー信号に応じて電圧VONのゲート信号G21をオフ電圧VOFFで放電する。このような方式で第2サブゲート回路620はゲート信号G21,G22,...を順次出力する。ゲート信号G21,G22,...の各々は第2サブゲート信号として、画素部Pの第n1番目ゲート配線GLn1に供給される。画素部Pの第n1番目ゲート配線GLn1に供給される第2サブゲート信号に応じて、第n1番目ゲート配線GLn1と接続された第3スイッチング素子TR3は、ターン-オンされる。第3スイッチング素子TR3はターン-オンされて第2液晶キャパシタCLC2の第2サブ電極SE2に印加されたデータ電圧は、ダウンキャパシタCdにより一部シェアされる。これに伴い、第2液晶キャパシタCLC2には、データ電圧より低いオフ電圧が印加される。すなわち、フレームの第2区間I2の間に第2液晶キャパシタCLC2からデータ電圧が一部放電されることによって画素部Pの第2サブ領域SP2は第1サブ領域SP1の第1輝度H_Lより低い第2輝度L_Lを有することとなる。図2、図7及び図9を参照すれば、3次元画像モードの場合に、タイミング制御部200は受信された制御信号に基づいて3次元画像モードに対応するタイミング制御信号を生成する。タイミング制御信号は、第1垂直開始信号STV1、第2垂直開始信号STV2、第1クロック信号CK1、第2クロック信号CK2、第3クロック信号CK3、第4クロック信号CK4、データイネーブル信号DE等を生成する。3次元画像モードの場合に、第2垂直開始信号STV2はローレベルを維持する直流信号である。タイミング制御部200は、データイネーブル信号DEに同期させて、画像信号OUT_DATAを1水平周期1Hでデータ駆動部300に供給する。データ駆動部300は画像信号OUT_DATAをアナログ形態のデータ電圧DATA_Vに変換してデータ配線DLに1水平周期1Hで供給する。第1垂直開始信号STV1、第1クロック信号CK1、及び第2クロック信号CK2は、第1サブゲート回路610に供給され、第2垂直開始信号STV2、第3クロック信号CK3、及び第4クロック信号CK4は第2サブゲート回路620に供給される。第1サブゲート回路610に係る画素部Pの駆動方法は、図8で説明したことと実質的に同一であるので、繰り返しとなる説明は省略する。結果的に、画素部Pの第1サブ領域SP1及び第2サブ領域SP2は、データ電圧DATA_Vに対応する第1輝度H_Lを有することとなる。一方、ローレベルの直流信号である、第2垂直開始信号STV2に係る画素部Pの駆動方法は次のようである。第2垂直開始信号STV2は、第1ステージSRC21の第1入力端子IN1に受信され、第3クロック信号CK3は第1ステージSRC21の第2入力端子IN2に受信される。第1ステージSRC21は、ローレベルの第2垂直開始信号STV2が印加されることによって、実質的に駆動されずにローレベルのゲート信号G21及びキャリー信号を出力する。第1ステージSRC21から出力されたローレベルのキャリー信号は第2ステージSRC22の第1入力端子IN1に受信され、第4クロック信号CK4は、第2ステージSRC22の第2入力端子IN2に受信される。第2ステージSRC22はローレベルのキャリー信号に応じて実質的に駆動されずにローレベルのゲート信号G22及びキャリー信号を出力する。このような方式で順次出力される第2サブゲート回路620は、ローレベルのゲート信号G21,G22,...を出力する。ローレベルのゲート信号G21,G22,...各々は第2サブゲート信号として、画素部Pの第n1番目ゲート配線GLn1に供給される。第n1番目ゲート配線GLn1と接続された第3スイッチング素子TR3は、ローレベルの第2サブゲート信号に応じてターン-オフされる。第3スイッチング素子TR3はターン-オフされることによって第2液晶キャパシタCLC2に充電されたデータ電圧が、ダウンキャパシタCdによりシェアされない。従って、フレームの第2区間I2の間に、第2液晶キャパシタCLC2に充電されたデータ電圧がそのまま維持される。画素部Pの第2サブ領域SP2は第1サブ領域SP1の第1輝度H_Lと実質的に同じ輝度を有する。以上の実施形態によれば、3次元画像モードの場合に、画素部Pの第2液晶キャパシタCLC2が放電されないので、サブ領域SP2は第1サブ領域SP1の輝度を維持することができる。従って、3次元画像の輝度を向上させることができる。図10は本発明のまた他の実施形態に係るタイミング制御部の入出力信号のタイミング図である。図1及び図10を参照すれば、タイミング制御部200は、3次元イネーブル信号3D_En及び画像信号IN_DATAを受信する。画像信号IN_DATAは、3次元画像の場合、240Hzの周波数で受信された左眼用画像信号L、第1ブラック画像信号B1、右眼用画像信号R、及び第2ブラック画像信号B2を含む。タイミング制御部200は、3次元イネーブル信号3D_Enに基づいて現在受信される現在画像信号IN_DATAに対応するタイミング制御信号を生成する。タイミング制御部200は、3次元イネーブル信号3D_Enがローレベルの場合、画像信号IN_DATAを2次元画像信号として判断し、2次元画像モードに対応するタイミング制御信号を生成する。2次元画像モードのタイミング制御信号は第1垂直開始信号STV1及び第2垂直開始信号STV2を含み得る。第1垂直開始信号STV1は、フレーム周期を有する交流信号であり、第2垂直開始信号STV2は、第1垂直開始信号STV1に対して遅延されたフレーム周期を有する交流信号である。タイミング制御部200は、3次元イネーブル信号3D_Enがハイレベルの場合、画像信号IN_DATAを3次元画像信号として判断し、3次元画像モードに対応するタイミング制御信号を生成する。3次元画像モードのタイミング制御信号は、第1垂直開始信号STV1及び第2垂直開始信号STV2を含み得る。第1垂直開始信号STV1は、2次元画像モードと実質的に同じフレーム周期を有する交流信号であり、第2垂直開始信号STV2はローレベルで維持される直流信号である。タイミング制御部200は、3次元イネーブル信号3D_Enに基づいて、例えば3次元イネーブル信号3D_Enがローレベルからハイレベルになる所定区間以後から240Hzの周波数で、左眼用画像信号L及び右眼用画像信号Rを画像信号OUT_DATAとして出力する。より具体的には、第NフレームF_Nには左眼用画像信号Lを出力し、第N1フレームF_N1には、第1ブラック画像信号B1を出力せず、第N2フレームF_N2には右眼用画像信号Rを出力し、第N3フレームF_N3には第2ブラック画像信号B2を出力しない。なお、ここでは周波数が240Hzである場合を例で示したが、周波数は240Hz以上に多様に設定されてもよい。データ駆動部300は、タイミング制御部200から出力された画像信号OUT_DATAをデータ電圧に変換して表示パネル100に出力する。3次元画像モードの場合、データ駆動部300は、第NフレームF_Nには左眼用画像信号Lをデータ電圧に変換して表示パネル100に出力し、第N1フレームF_N1には表示パネル100にデータ電圧を出力しない。そして、データ駆動部300は、第N2フレームF_N2には右眼用画像信号Rをデータ電圧に変換して表示パネル100に出力し、第N3フレームF_N3には表示パネル100に第2ブラックデータ電圧を出力しない。即ち、データ駆動部300は、第N1フレームと第N3フレームとの間、表示パネル100にデータ電圧が供給されることを遮断する。ゲート駆動部400は、上述したように、2次元画像モードでは、1水平周期1Hの間、交流信号の第1垂直開始信号STV1及び第2垂直開始信STV2を用いてハイレベルを有する第1サブゲート信号及び第2サブゲート信号を生成し、表示パネル100の画素部Pに供給する。3次元画像モードでは、ゲート駆動部400は、1水平周期1Hの間、交流信号である第1垂直開始信号STV1に基づいてハイレベルを有する第1サブゲート信号を生成し、表示パネル100の画素部Pに供給する一方、直流信号の第2垂直開始信号STV2に基づいてローレベルの第2サブゲート信号を生成し、表示パネル100の画素部Pに供給する。従って、画素部Pは、第NフレームF_N及び第N2フレームF_N2においては、第2サブ領域SP2が、2次元画像モードに比べて高輝度で駆動されることによって3次元画像の輝度を向上させることができる。表示パネル100には、第N1フレームF_N1及び第N3フレームF_N3ではデータ電圧が供給されないので、第N1フレームF_N1及び第N3フレームF_N3でブラック画像信号に対応するブラックデータ電圧が印加される場合に比べて、第NフレームF_N及び第N2フレームF_N2における表示パネル100の液晶の応答速度を向上させることができる。例えば、第N1フレームF_N1でブラックデータ電圧が画素部Pに印加される場合、第NフレームF_Nで印加された左眼用データ電圧によって配列されている液晶分子は、ブラックデータ電圧によって再配列される。その後、第N2フレームF_N2で右眼用データ電圧が印加されれば、第N1フレームF_N1で印加されたブラックデータ電圧によって配列されている液晶分子が、右眼用データ電圧によって再配列される。このとき、液晶の応答速度ライジングタイムが遅くなることがある。従って、第N1フレームF_N1及び第N3フレームF_N3で画素部Pにブラックデータ電圧を供給しないことによって液晶応答速度を向上させることができる。以上、添付の図面を参照しながら本発明の好適な実施形態について詳細に説明したが、本発明はかかる例に限定されない。本発明の属する技術の分野における通常の知識を有する者であれば、特許請求の範囲に記載された技術的思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、これらについても、当然に本発明の技術的範囲に属するものと了解される。"