各々の画素要素が、ソース端子と、ドレイン端子と、フローティングゲート端子とを有する化学的感応性トランジスタを備える、画素要素のアレイによって構成される化学的検出装置をテストする方法であって、該化学的感応性トランジスタのソース端子のグループを共通にして接続する工程と;該グループの該ソース端子に第一のテスト電圧を印加する工程と;該第一のテスト電圧によって生成された該ドレイン端子において、対応する第一の電流を測定する工程と;該第一のテスト電圧及び電流に基づいて抵抗値を算出する工程と;第二のテスト電圧が、少なくとも部分的に該抵抗値に基づく、該グループを異なる動作モードで操作するために該グループの該ソース端子において該第二のテスト電圧を印加する工程と、;該第二のテスト電圧によって生成された該ドレイン端子において、対応する第二のセットの電流を測定する工程と;該第二のテスト電圧及び電流に、並びに該化学的感応性トランジスタの動作特性に基づいて、該グループにおける各化学的感応性トランジスタのフローティングゲート電圧を算出する工程とを含む、方法。各々の化学的感応性トランジスタが、イオン感応性電界効果トランジスタISFETである、請求項1に記載の方法。前記グループが、前記アレイにおいてすべての前記化学的感応性トランジスタを含む、請求項1に記載の方法。前記グループが前記アレイの一つおきの行を含む、請求項1に記載の方法。前記グループが前記アレイの一つおきの列を含む、請求項1に記載の方法。前記第一のテスト電圧を前記アレイの異なる側において連続的に印加する、請求項1に記載の方法。前記第二のテスト電圧でテスト電流を印加する工程を更に含む、請求項1に記載の方法。前記第二のテスト電圧を前記アレイの異なる側において連続的に印加し、且つ前記フローティングゲート電圧を該アレイの各側に関して算出する、請求項1に記載の方法。算出した前記フローティングゲート電圧をすべての側に関してまとめて平均化する、請求項8に記載の方法。前記アレイ中のいずれかのフローティングゲート端子に接触しているか又は隣接している液体サンプルが存在しない、請求項2に記載の方法。前記化学的感応性トランジスタの異なる動作モードが、三極管モード及び飽和モードのうちの一つを含む、請求項1に記載の方法。ソースと、ドレインと、フローティングゲートとを有する化学的感応性トランジスタのアレイを乾燥試験する方法であって、第一のテスト電圧を該化学的感応性トランジスタの共通ソース接続グループに印加する工程と;第一のセットのテスト電圧によって生成された該第一のテスト電圧及び電流に基づいて、抵抗を算出する工程と;第二のテスト電圧が、該化学的感応性トランジスタを駆動させて複数の動作モード間を遷移させ、かつ該第二のテスト電圧が部分的に算出された抵抗に基づく、該第二のテスト電圧を印加する工程と;各々の駆動させた化学的感応性トランジスタのフローティングゲート電圧を算出する工程と;各々の算出されたフローティングゲート電圧が所定の閾値内にあるかどうかを判定する工程とを含む、方法。前記化学的感応性トランジスタがISFETである、請求項12に記載の方法。前記共通ソース接続グループが前記アレイ全体である、請求項12に記載の方法。前記共通ソース接続グループが、前記アレイの一つおきの行を備える、請求項12に記載の方法。前記共通ソース接続グループが、前記アレイの一つおきの列を備える、請求項12に記載の方法。前記複数の動作モードが、三極管モードと飽和モードとを含む、請求項12に記載の方法。各々の化学的検出要素が、半導体ボディ端子、ソース端子、ドレイン端子、及びフローティングゲート端子を有する、化学的感応性電界効果トランジスタを備える、化学的検出要素のアレイと;複数のソース端子及び複数のボディ端子に接続された、該アレイの各側における複数の駆動電圧端子、及びドレイン電流を対応する電圧測定値に変換することによって該ドレイン電流を測定するために、該アレイ中の少なくとも1つの要素の該ドレイン端子に接続された、電流源を備える、テスト回路とを備える、装置。前記化学的感応性トランジスタがISFETである、請求項18に記載の装置。前記テスト回路が、前記化学的感応性電界効果トランジスタを駆動させて異なるモードで動作させるように構成される、請求項18に記載の装置。前記異なるモードが、三極管モードと飽和モードとを含む、請求項20に記載の装置。トランジスタをテストする方法であって、該トランジスタが、フローティングゲート、並びに、該フローティングゲートと第一の端子及び第二の端子のうちの少なくとも一方との間の重複静電容量を有し、該方法が、該トランジスタの該第一の端子にテスト電圧を印加する工程と;該トランジスタの第二の端子にバイアスをかける工程と;該第二の端子における出力電圧を測定する工程と;該出力電圧が所定範囲内にあるかどうかを判定する工程とを含み、該重複静電容量を介した該テスト電圧が、該トランジスタをアクティブモードにする、方法。前記トランジスタが、ISFETである、請求項22に記載の方法。前記第一の端子がドレイン端子であり、かつ前記第二の端子がソース端子である、請求項22に記載の方法。前記テスト電圧を別の電圧値に調整する工程と;調整された該テスト電圧を前記第一の端子に印加する工程と;前記第二の端子における第二の出力電圧を測定する工程と;該出力電圧に基づいてトランジスタ特性を決定する工程とを更に含む、請求項22に記載の方法。前記トランジスタ特性がトランジスタ利得である、請求項25に記載の方法。前記重複静電容量が、前記トランジスタの端子インプラントと部分的に重なるゲート酸化物層材料によって形成される、請求項22に記載の方法。前記フローティングゲート端子に接触しているか又は隣接している液体サンプルが存在しない、請求項23に記載の方法。各々の検出要素が、フローティングゲート、第一の端子、第二の端子、並びに該フローティングゲートと該第一の端子及び該第二の端子のうちの少なくとも一方との間の重複静電容量を有する、電界効果トランジスタを含む、検出要素のアレイと;少なくとも1つの第一の端子に結合した、駆動電圧端子、少なくとも1つの第二の端子に結合した、バイアス電流端子、及び該少なくとも1つの第二の端子に結合した、出力電圧測定端子を備える、テスト回路とを備える、装置。各々の電界効果トランジスタがISFETである、請求項29に記載の装置。各々の電界効果トランジスタの前記第一の端子がドレイン端子であり、かつ各々の電界効果トランジスタの前記第二の端子がソース端子である、請求項29に記載の装置。前記重複静電容量が、前記トランジスタの端子インプラントと部分的に重なるゲート酸化物層材料によって形成される、請求項29に記載の装置。それ故、当分野には、化学的感応性トランジスタベース装置を乾燥試験するニーズが存在する。詳細な説明本発明の実施形態は、化学製品をテストする方法と、各々の画素要素が、ソース端子、ドレイン端子、及びフローティングゲート端子を有する、化学的感応性トランジスタを備える画素要素アレイによって構成される化学的検出装置を提供する。この方法は、化学的感応性トランジスタのソース端子のグループを共通にして接続する工程と、第一のテスト電圧をそのグループのソース端子に印加する工程と、第一のテスト電圧によって生成された、ドレイン端子における対応する第一の電流を測定する工程と、第一のテスト電圧及び電流に基づいて、抵抗値を算出する工程とを含んでもよい。本方法はまた、第二のテスト電圧が少なくとも部分的に抵抗値に基づく、前記グループを異なる動作モードで操作するために、第二のテスト電圧をそのグループのソース端子において印加する工程と、第二のテスト電圧で生成された、ドレイン端子における対応する第二のセットの電流を測定する工程を含んでもよい。第二のテスト電圧及び電流に、並びに化学的感応性トランジスタの動作特性に基づいて、そのグループにおいて各化学的感応性トランジスタのフローティングゲート電圧を算出する工程を含んでもよい。本発明の実施形態は、ソース、ドレイン及びフローティングゲートを有する化学的感応性トランジスタのアレイを乾燥試験する方法を提供する。本方法は、第一のテスト電圧を化学的感応性トランジスタの共通ソース接続グループに印加する工程と;第一のセットのテスト電圧によって生成された第一のテスト電圧及び電流に基づいて抵抗を算出する工程と;第二のテスト電圧が、化学的感応性トランジスタを駆動させて複数の動作モード間を遷移させ、かつ第二のテスト電圧は部分的に算出された抵抗に基づく、第二のテスト電圧を印加する工程と;各々駆動させた化学的感応性トランジスタのフローティングゲート電圧を算出する工程と;各々の算出されたフローティングゲート電圧が所定の閾値内にあるかどうかを判定する工程とを含んでもよい。本発明の実施形態は、化学的検出要素のアレイとテスト回路とを含む装置を提供する。各々の要素は、半導体ボディ端子、ソース端子、ドレイン端子、及びフローティングゲート端子を有する、化学的感受性のある電界効果トランジスタを備えていてもよい。テスト回路は、アレイの各側に複数の駆動電圧端子を備えていてもよく、その複数の駆動電圧端子は、複数のソース端子と複数のボディ端子に接続しており、ドレイン電流を対応する電圧測定値に変換することによってドレイン電流を測定するために、電流ソースがアレイ中の少なくとも1つの要素のドレイン端子と接続している。本発明の実施形態は、トランジスタをテストする方法であって、トランジスタが、フローティングゲート、並びに、前記フローティングゲートと第一の端子及び第二の端子のうちの少なくとも一方との間の重複静電容量を有する、方法を提供する。本方法はトランジスタの第一の端子に試験電圧を印加する工程と、トランジスタの第二の端子にバイアスをかける工程と、第二の端子において出力電圧を測定する工程と、出力電圧が所定の範囲にあるかどうかを判定する工程とを含む。重複静電容量を介した試験電圧はトランジスタをアクティブモードにすることが出来る。本発明の実施形態は検出要素のアレイとテスト回路とを含む装置を提供する。各々の要素は、フローティングゲート、第一の端子、第二の端子、並びに該フローティングゲートと第一の端子及び第二の端子のうちの少なくとも一方との間の重複静電容量を有する、電界効果トランジスタを備えることが出来る。テスト回路は、少なくとも1つの第一の端子に結合した駆動電圧端子と、少なくとも1つの第二の端子に結合したバイアス電流端子と、前記少なくとも1つの第二の端子に結合した出力電圧測定端子とを含むことが出来る。本発明の実施形態は、ISFET装置のようなイオン感知装置をテストするためのシステム及び方法に関する。典型的には、ISFETは、ISFETの上に形成されたマイクロウエルの化学的組成の変化を感知する。そのような化学的変化は、マイクロウエルの中に含まれる液体中の化学反応によって引き起こされ得る。図1はISFET100の簡略化した図である。ISFET100は、NMOS装置として図示されているが、PMOS装置も本発明の局面で使用してもよい。本実施形態では、ISFET100は、4個の端子を有する半導体装置である。前記4個の端子は、ゲート端子110、ドレイン端子120、ソース端子130、及びボディ端子140である。ゲート端子110はフローティングゲートであってもよい。ISFET100は、フローティングゲート上のマイクロウエルを有するフローティングゲートを含んでいてもよい。本マイクロウエルは、特定のイオン種を結合させ、電荷分布に変化を起こし、表面の電位に変化を起こす表面部位を有する酸化物又はその他の材料を含んでいてもよい。この表面電位の変化は、次いでISFETによって検出し、読み取り回路によって測定することが出来、マイクロウエルの中に含まれるイオン量を表す。この様な方法で、アレイ例えば、図2のISFET要素アレイ210の中の各ISFETは、前記アレイ上に提示されたサンプル溶液のイオン濃度の局所的な変化を検出するために使用することが出来る。ISFET100は、標準MOSFET装置と同じように動作してもよく、数か所の動作領域の間を遷移してもよい。VGS-Vthが正であり、VDSよりも大きくISFET100がバイアスされている場合、トランジスタは、通常、線形領域と呼ばれる三極管領域に存在する。この三極管領域では、ドレイン端子120を通る電流IDは次のように定義することが出来る。式中、μnは電荷担体実効移動度係数であり、Coxは単位領域係数当たりのゲート酸化物静電容量であり、Wはゲート幅であり、Lはゲート長さであり、VGSはゲートとソース端子の間の電圧であり、Vthは閾値電圧であり、VDSドレインとソース端子の間の電圧である。三極管領域では、トランジスタは、ドレインとソース間でオームの法則に則った挙動を有し、ドレイン電流は飽和しない。VGS-Vthが正であり、VDSよりも小さい場合には、ISFET100は、通常、アクティブ領域と呼ばれる飽和領域において動作する。飽和領域では、ドレイン端子120を通る電流IDは、次のように定義することが出来る。式中、μnは電荷担体実効移動度係数であり、Coxは単位領域係数当たりのゲート酸化物静電容量であり、Wはゲート幅であり、Lはゲート長さであり、VGSはゲートとソース端子の間の電圧であり、Vthは閾値電圧であり、VDSドレインとソース端子の間の電圧であり、λはチャネル長さ調整のための係数である。ISFET100も、バルク電位に依存した閾値電圧を有している。前記バルク電位は、端子140のボディ電圧と呼ばれ、第二のゲートとして動作してもよい。ボディ効果は次のように定義することが出来る。式中、VTNは現在の基板のバイアスを有する閾値電圧であり、VTOは、閾値電圧についてのゼロのVSB値であり、VSBはソース端子とボディ端子の間の電圧であり、γはボディ効果パラメータであり、2φは表面電位パラメータである。ISFET100は画素要素の中に設置されてもよく、前記画素要素はアレイの一部であってよい。図2はISFET要素アレイ210を有する装置200を図示している。アレイ210の中の各々の要素は、図1に述べたようにISFETを備えていてもよく、その他のトランジスタ及び電気的構成要素も備えていてもよい。前記アレイ210は複数の行と列として配置されてよい。前記210はまた列の両端と行の両側にISFET端子接続部を有してもよく、従って、アレイ210の4つのエッジの各々にISFET端子接続部を有してもよい。ボディ接続部は、バイアス電圧に設定してもよい。例えば、各々のエッジは、以下で述べるように、アレイ210におけるISFETのソース接続部を有してもよい。アレイ210は通常、大規模であるので、前記アレイに沿ったソース抵抗は、トランジスタウエルの本来の抵抗とソースに対する接続によって変化してもよい。本発明の実施形態において、ISFETアレイ210を、ボディとソース接続部のアクセスを、アレイ周囲の異なる物理的位置に戦略的に置くことによってテストしてもよい。次いで希望するフローティングゲート電圧の正確な表示を決めるために、ソース接続部の抵抗を調整してもよい。図3は本発明の実施形態による、アレイに接触する又は隣接する液体の存在無しに、ISFETアレイをテストする方法300の簡略化したフロー図を図示している。最初に、装置をテストモードに入れてよく、テストモードでは装置回路はすべてのISFETのソースを共通して接続してもよいつまり、すべてのISFETソースはお互いに接続される工程310。別の実施形態においては、アレイ回路を一つおきの行又は列のソースを共通して接続してもよい例えば、奇数番の行のソースを互いに接続する、偶数番の行のソースをお互いに接続する。一つおきの行または列の配置は、このテスト手順によって行と列アレイの整合性のテストを可能にする構造アレイテスト技術である。例えば、列の欠陥の存在例えば、製造欠陥によって、2つの列がショートしているは、奇数列偶数列ではないをハイレベルに駆動させ例えば、電圧を印加する、偶数列がロウであるかどうか確認するために偶数列を測定することによってテストしてもよい。偶数列がハイと測定されれば、これによって、欠陥のある列であると識別される。行をテストするには、1つの列が駆動されてもよく、その行の他の側が測定されてもよく、信号がアレイを通過することを確保する。従って、構造アレイテストは、前記アレイの行と列の接続性をテストすることが出来る。アレイのISFETのソースを接続することに加えて、ISFETのドレインに対するその他又は類似の接続を確立してもよい。ソースの接続が完成した後、第一のテストを行ってもよい工程320。第一のテストでは、第一のテスト電圧をアレイ全体にかけて印加してよい。第一のテスト電圧を、アレイの列のどちらかの端部又は行のどちらかの側などの装置の複数の側にかけてもよい。例えば、第一のテスト電圧を各々の側に連続的にかけてもよい。第一のテスト電圧を接続した複数のISFETのボディとソースの端子に印加してもよい。第一のテスト電圧は、画素アレイをテストするための適切な動作又はバイアス電圧を認識するために最初の掃引電圧を含んでもよい。第一のテストに対応する第一のテスト測定値を得てもよい工程330。第一のテスト電圧は各々の接続されたISFETを介して対応する電流を生成することが出来る。次いで生成された電流は測定されてよい。本発明の実施形態においては、異なる電圧及び電流測定値の範囲が与えられてもよい。例えば、ボディをアナログ電源電圧又はアナログ接地ISFETがPMOSかNMOS装置かによって決まるの一方のバイアス電圧に設定して、ソース及びドレイン電圧をかけてもよい。次いで結果のドレイン電流は、測定された電流を対応する電圧値に変換する電源によって測定されてよい。別の例によれば、原則として、ボディはアナログ電源電圧とアナログ接地電圧間の電圧に設定されてよい。更に、すべてのボディ端子はISFETアレイにおいて同じ電圧に設定されてよく、従って、アレイのすべてのISFETは同じようにバイアスがかけられてよい。別のテストはアレイ全体の閾値電圧のミスマッチを特徴付けてもよい。第一の試験電圧値及び対応する測定電流に基づいて、電源接続のための抵抗値を算出してもよい工程340。例えば、ソース接続のための抵抗勾配を算出してもよく、抵抗勾配はテスト電圧と測定電流の抵抗関係を示している。ソース接続のための抵抗値を算出した後、装置の1つの側例えば、列の1つの端部に対するボディとソースの接続が行われてよい。次いで第二のテストが行われてもよい工程350。第二のテストでは、第二のテスト電圧と電流をアレイにかける又は印加してもよい。第二のテスト電圧は、異なる動作あるいはバイアス電圧ポイントでの掃引電圧であってよい。従って、バイアス電圧であるボディ接続は、それに応じて設定してよい。第二のテスト電圧及び電流は、三極管モード及び飽和モードなどの、上記したように異なる動作モードでISFETを動作させる電圧範囲の掃引であってよい。更に、第二のゲートとしてボディ端子を使用することによって、ISFETはボディ効果モードで動作されてもよい。次いで第二のテストに対応する第二のテスト測定値を得てもよい工程360。第二のテスト電圧及び電流をかけること又は印加することを繰り返して、アレイで感知される異なる電流と電圧を測定してもよい。例えば、ボディ電圧がアナログ電源電圧とアナログ接地電圧の間にある時、ソース電圧及びドレイン電圧をかけてもよい。生成されたドレイン電流は、電流を、対応する電圧値に変換する電流源によって測定されてよい。かけられた又は測定された電圧及び電流に基づいて、ISFETのゲート電圧が算出されてよい工程370。特に、かけられ且つ測定された電圧及び電流に基づいてゲート電圧を算出するために、上記の異なるモードでの動作式が使われてもよい。ISFETが正常に作動しているか確認するために、各々のISFET要素のためのゲート電圧が算出されてよい。実施形態において、装置の1つ以上の他の側例えば、列の反対側端部に関して工程350-370を繰り返してよい。別の実施形態では、例えば、2の倍数で掛けられた電圧および電流を増加する又は減少させた後、工程350-370を繰り返してよい。次いでゲート電圧は調節された電圧バイアスポイントから算出してもよい。繰り返しを増やすことまたは減らすことも、その装置の1つ以上の他の側に関して繰り返してよい。また、繰り返しを増やすことまたは減らすことは、複数回繰り返してよく、各々の回に、かけられた電圧及び電流は各々の繰り返しである要因によって調節される。すべての繰り返しが終了した後、ISFETゲート電圧のより正確な表示を得るために、算出されたゲート電圧の平均値を出してもよい。平均ゲート電圧は、各々のISFETが正常に作動しているか確認するために、希望する閾値範囲と比較される。更に、位置例えば、アレイにおけるX、Y列及び行、各々のISFETゲート電圧の値、及び/又は各々のISFETの作動条件は、例えば、レジスタに記録されてもよい。各々のISFETのフローティングゲート電圧がプログラムされる及び/又は消去される、各々の画素要素をプログラムするため及び/又は消去するために付加的な回路を設けてもよい。ある実施形態では、プログラム/消去能力がより高いレベルの故障検出範囲を提供してもよい。しかし、プログラム/消去回路は、他の回路構成要素よりも高い電圧で動作してもよく、回路構成要素が破損しないように、より高い電圧回路を絶縁する設計技術を応用してもよい。別の実施態様では、電圧と電流に加えて、ISFET要素の閾値電圧を調整するために装置温度も変化させてよい。温度を変化させることによって、ISFET要素のゲート電圧を算出するために一つおきのデータポイントが観察され使用されてよい。更に、個々の画素要素のための回路は様々な異なる形態を取ってもよい。図4は本発明の局面で使用してもよい4個の画素要素を示す2個トランジスタ2-T画素アレイ400を図示している。画素アレイ400は複数の画素要素401.1-401.nを備えていてもよい。各々の画素要素401はISFET410と別のトランジスタ420を備えていてもよい。2-T画素実施形態では、ISFETのフローティングゲート端子以外のすべてのノードを制御及び/又は測定することによって、アレイがテストされてよい。図5は本発明の局面で使用されてもよい3個トランジスタ3-T画素要素500を図示している。画素要素500は、ISFET510と2個のその他のトランジスタ520、530を備えていてもよい。3-T画素実施形態では、ISFETのフローティングゲート端子以外のすべてのノードを制御及び/又は測定することによってアレイがテストされてよい。ISFETに一定の電流を提供するために、シンク電流I-Sinkは制御可能電流源であってよい。この実施形態においては、シンク電流能力は、ゲート電圧をより正確に算出するために使用されてもよい別の測定ポイントを加える。画素回路のその他の変形体が本発明の実施形態とともに使用されてもよい。上記の本発明の乾燥試験の実施形態は、フローティングゲートトランジスタの機能性をテストするために、フローティングゲートトランジスタの特性を活用する。それ故に、回路のオーバーヘッド無し又はほとんど無しで、装置の動作をテストすることが出来、アレイ領域において、付加的なテスト回路は必要ないのでアレイのサイズを最適にすることが出来る。更に、本発明の実施形態は液体がアレイをすべてテストするということを要求しないので、汚染が避けられる。ISFETアレイは液体の使用無しでテストが可能であるという本発明の局面を記述してきたが、本発明の局面をテスト目的の液体の使用とともに採用してもよい。例えば、既知のpHを有する液体を、本明細書に記述された乾燥試験の前、その最中、あるいはその後に適用してもよい。従って、本明細書に記述した乾燥試験の技術は、希望する場合には、ウエット試験の技術と一緒に使用してもよい。更に、本発明の異なる実施形態は、本明細書では、一個のISFETを使用して記述している。しかし、本発明は複数のISFETに限定されず、その他の適するフローティングゲートトランジスタ装置又はその他の適する化学的感応性トランジスタに応用可能である。本発明の別の実施形態によれば、フローティングゲートトランジスタの機能性をテストするために、フローティングゲートに結合した寄生静電容量を使用してもよい。図6はISFETのようなフローティングゲートトランジスタ600の簡略図を示している。トランジスタ600は、フローティングゲート612と、ドレイン614と、ソース616とを備えていてもよい。この実施形態において、ドレイン614とソース616は、nタイプ基板の中のpタイプのインプラントであり、pチャネルFET装置を形成している。しかし、当業者は、トランジスタ600は、pタイプ半導体の中のnタイプインプラントを使用して形成したドレインとソースとを有するnチャネルFET装置を使用して、形成してもよいことを理解するだろう。ISFETは、一般的には、自己整合プロセスを使用して形成してよい。ポリシリコンゲートは形成されてよく、フローティングゲート612は、ゲート酸化物615又はその他の適するゲート絶縁物の上に形成してよい。ソースとドレインとのインプラントは数個の工程で形成してよい。窒化物スペーサーを適用する前に、LDD軽くドープしたドレインインプラントを形成してよい。LDDインプラントは、ゲートの下の狭い範囲に拡散して、電場を縮小し、ホットキャリアなどのトランジスタの性能のマイナス側面を減少させる。LDDインプラントは、変性ドープの注入工程と共に、ドレイン614とソース616を形成する。ドレイン614とソース616は、ゲート酸化物615の各々の部分の下に配置された部分的に重なる部分607、608を有してよい。インプラントの一部分が、寄生静電容量を生成するフローティングゲート電極の下になるように、重なる部分607、608が各々のインプラント内で形成される。重なる部分の大きさに関係したプロセスパラメータは、重なる部分の大きさとその静電容量を制御するために調節されてよい。図7は、ゲート及びソースCGSの間の寄生静電容量と、ゲート及びドレインCGDの間の寄生容量とを図示する、トランジスタ600と等価の回路略図を示している。あるいは、ゲートとドレインの間だけ、あるいはゲートとソースの間だけに寄生静電容量は存在してもよい。本発明の実施形態において、フローティングゲートトランジスタは、フローティングゲートを動作させるための流体バイアスを使用しないで、上記の寄生静電容量を使用してテストしてよい。図8は、本発明の実施形態によるアレイ中の画素要素のためのフローティングゲートトランジスタ構造を図示している。図8のフローティングゲートトランジスタ例えば、ISFETは、ソースフォロワー構造の中に配置されるが、当業者によってコモンソースなどのその他の構造を適用してもよいことは理解されるだろう。フローティングゲートトランジスタのドレインは、トランジスタを駆動させるために、電圧電源VDDに結合させてよい。例えば、VDDは、3ボルトでよい。フローティングゲートトランジスタのソースは、電流源によってバイアスをかけられてよい。例えば、電流源は1μA電流源でよい。次いでソースの電圧図8にはVOUTと示されているを測定してもよい。ソース電圧VOUTは、フローティングゲート上の電圧を表すことができる。トランジスタの寄生静電容量がフローティングゲートを飽和領域に移行させ、そのため、トランジスタは、対象のゲート電位に従うソース電圧VOUTを生成してよい。トランジスタの閾値電圧と寄生静電容量値は、トランジスタを動作領域に移行するのに十分であるフローティングゲートの正しい結合を可能にするように設計されてよい。ソース電圧VOUTが、アレイの通常の分布の期待される範囲にある場合、テストはフローティングゲートトランジスタが有効かつ測定可能な信号を生成することが出来ると判断するので、画素は操作可能と考えてよい。しかし、測定された信号が通常の分布に比較して高すぎる又は低すぎる場合には、それは、フローティングゲートにおいて過剰な取りこまれた電荷が存在できると示し得る。また、テストされたアレイ中の測定された値の分布が非常に広い場合には、それは個々の画素要素の大規模な不均一性を示し得る。重大な不均一性は、一般的には信頼出来ないと考えられ、それ故、アレイは使用不可能であり得る。別の実施形態では、フローティングゲートトランジスタテストは、画素の利得を測定すること、及び/又はその他の画素特性を決めるために拡張してもよい。再び言うと、フローティングゲートを動作させるために流体バイアスを使わないでテストを実施してよく、それにより、アレイの完全性を維持する。実施態様において、対応するソース電圧を測定しながらドレイン電圧を変化させてよい。ソースバイアス電流は、ドレイン電圧を変化させる一方で、一定に保ってもよい。第一の工程で、第一の電圧は、例えば、3Vをドレインに印加してよく、ソースはそれに応じてバイアスをかけてよい。第二の工程では、ソースのバイアス電流を第一の工程から一定に保ちながら、ドレイン電圧を、例えば、2.8Vの第二の電圧に調節してもよい。対応するソース電圧を測定してよい。ドレイン電圧この例では200mVの変化は、重複静電容量CGDのためにフローティングゲートの対になる。それ故に、結果としてのソース電圧は、ドレイン電圧の変化の一部分であってよい。入力された電圧に対する測定値の比は、画素の利得を表しており、対象のその他の画素の特性を確かめるために使用してよい。本明細書では、本発明のいくつかの実施形態を特に図示して記述した。しかし、本発明の改良と変形は上記の内容がカバーしていることが理解されるだろう。他の例では、実施形態を曖昧にしないために、周知の動作、構成要素及び回路について詳細には記述していない。本明細書に開示した特異な構造的及び機能的詳細は代表例であって、必ずしも、実施形態の範囲を限定しているのではないことが理解出来るだろう。当業者は、先行する記述から本発明は様々な形態で実施可能であり、その様々な実施形態は、単独でもあるいは組み合わせても実施可能であることを理解するだろう。しかし、本発明の実施形態は、特定の例に関連して記述されているが、他の改良は、図面、明細書及びそれに続くクレームを精査することによって熟練技術者には明らかであるので、実施形態の真の範囲及び/又は本発明の方法は限定されるべきではない。様々な実施形態は、ハードウエア要素、ソフトウエア要素又は両者の組み合わせを使用して実施されてよい。ハードウエア要素例は、プロセッサ、マイクロプロセッサ、回路、回路要素例えば、トランジスタ、レジスタ、コンデンサ、インダクタ等、集積回路、特定用途向け集積回路ASIC、プログラム可能論理装置PLD、デジタル信号プロセッサDSP、フィールドプログラム可能ゲートアレイFPGA、論理ゲート、レジスタ、半導体装置、チップ、マイクロチップ、チップセット等を含んでもよい。ソフトウエア例は、ソフトウエア構成要素、プログラム、アプリケーション、コンピュータプログラム、アプリケーションプログラム、システムプログラム、マシーンプログラム、オペレーティングシステムソフトウエア、ミドルウエア、ファームウエア、ソフトウエアモデュール、ルーチン、サブルーチン、機能、方法、手順、ソフトウエアインターフェース、アプリケーションプログラムインターフェースAPI、命令セット、コンピューティングコード、コンピュータコード、コードセグメント、コンピュータコードセグメント、単語、数値、シンボル、又はそれらの組み合わせを含んでよい。実施形態をハードウエア要素及び/又はソフトウエア要素を使用して実施するかどうかの決定は、要因の数、例えば、好ましい計算速度、電力レベル、耐熱性、処理サイクル予算、入力データ速度、出力データ速度、メモリ資源、データバススピード、及びその他の設計又はパフォーマンス制約などによって変化してよい。ある実施形態は、コンピュータ読込可能な媒体又は、もしマシーンで実行した場合、前記マシーンに実施形態の方法及び/又は動作を実行させる命令又は命令セットを記憶出来る物品を使用して実施してもよい。そのようなマシーンは、例えば、適当なプロセッシングプラットフォーム、コンピューティングプラットフォーム、コンピュータデバイス、処理装置、コンピュータシステム、処理システム、コンピュータ、プロセッサ等を含んでもよく、ハードウエア及び/又はソフトウエアの適当な組み合わせを使用して実施してもよい。コンピュータ読込可能な媒体又は物品は、例えば、適当なタイプのメモリユニット、メモリ装置、メモリ商品、メモリ媒体、記憶装置、記憶商品、記憶媒体及び/又は記憶ユニット、例えば、メモリ、取り外し可能又は取り外し不可の媒体、消去可能又は消去不可の媒体、書き込み可能又は書き込み不可の媒体、デジタル又はアナログ媒体、ハードディスク、フロッピーディスク、コンパクトディスク読み込み専用メモリCD-ROM、読込可能コンパクトディスクCD-R、再書き込み可能コンパクトディスクCD-RW、光ディスク、磁気ディスク、光磁気媒体、取り外し可能メモリーカード又はディスク、様々なタイプのデジタル多用途ディスクDVD、テープ、カセット等を含んでよい。命令は、適当なハイレベル、ローレベル、オブジェクト指向、ビジュアル、コンパイル及び/又は解釈されたプログラミング言語を使用して実施されるソースコード、コンパイルコード、解釈されたコード、実行可能なコード、静的コード、動的コード、解読されたコード等の適当なタイプのコードを含んでよい。