複数の光電変換素子が配置された受光層を有するセンサチップと、前記センサチップに積層され、前記センサチップを駆動するためのロジック回路が形成された回路層を有する信号処理チップと、前記受光層と前記回路層との間に配置され、信号の送受信を行う配線を有する配線層とを備え、前記配線層において前記配線が形成されていない領域に、遮光性を備えた遮光膜を配設する固体撮像素子。前記遮光膜は、前記配線を配置する規則に従って、前記配線と同一の平面に前記配線と同一の材料で形成される請求項1に記載の固体撮像素子。前記遮光膜は、前記配線を配置する規則に従った幅および間隔で配置され、前記遮光膜が配置される領域の全体の面積に対する前記遮光膜の面積の比率が最大となるように形成される請求項2に記載の固体撮像素子。前記遮光膜は、前記センサチップが有する光電変換素子、および、前記信号処理チップが有するロジック回路とは独立して形成される請求項1に記載の固体撮像素子。前記遮光膜は、他の前記遮光膜との間に所定の間隔を有した矩形形状またはライン形状で形成される請求項1に記載の固体撮像素子。前記配線層において前記遮光膜が複数層で形成される請求項1に記載の固体撮像素子。前記遮光膜は、所定の幅および間隔となるように周期的に配置され、ある層の前記遮光膜の配置周期と、他の層の前記遮光膜の配置周期とがズラされるように形成される請求項1に記載の固体撮像素子。前記遮光膜は、平面的に見たときに、ある層の前記遮光膜と他の層の前記遮光膜とが重なり合う幅が、前記層の間の間隔と略同等である請求項1に記載の固体撮像素子。複数の光電変換素子が配置された受光層を有するセンサチップと、前記センサチップに積層され、前記センサチップを駆動するためのロジック回路が形成された回路層を有する信号処理チップと、前記受光層と前記回路層との間に配置され、信号の送受信を行う配線を有する配線層とを有し、前記配線層において前記配線が形成されていない領域に、遮光性を備えた遮光膜を配設するを備える固体撮像素子を備える電子機器。ところで、センサチップに信号処理チップを積層する構造の固体撮像素子では、ロジック回路が有するトランジスタが、センサチップの画素に対して上下方向に配置される構成になる。このような構成において、ロジック回路が有するトランジスタにおけるホットキャリアトランジスタの内部における電界の増大によってエネルギーを得たキャリア電子あるいは正孔による発光が悪影響を及ぼすことが懸念されている。つまり、ホットキャリアによる発光が、センサチップの画素において検出されると、画像にノイズとして現れ、画質が低下する恐れがあった。本開示は、このような状況に鑑みてなされたものであり、画質の低下を抑制することができるようにするものである。本開示の一側面の固体撮像素子は、複数の光電変換素子が配置された受光層を有するセンサチップと、前記センサチップに積層され、前記センサチップを駆動するためのロジック回路が形成された回路層を有する信号処理チップと、前記受光層と前記回路層との間に配置され、信号の送受信を行う配線を有する配線層とを備え、前記配線層において前記配線が形成されていない領域に、遮光性を備えた遮光膜を配設する。本開示の一側面の電子機器は、複数の光電変換素子が配置された受光層を有するセンサチップと、前記センサチップに積層され、前記センサチップを駆動するためのロジック回路が形成された回路層を有する信号処理チップと、前記受光層と前記回路層との間に配置され、信号の送受信を行う配線を有する配線層とを有し、前記配線層において前記配線が形成されていない領域に、遮光性を備えた遮光膜を配設する固体撮像素子を備える。本開示の一側面においては、複数の光電変換素子が配置された受光層を有するセンサチップと、センサチップを駆動するためのロジック回路が形成された回路層を有する信号処理チップとが積層されて、受光層と回路層との間に、信号の送受信を行う配線を有する配線層が配置されており、配線層において配線が形成されていない領域に、遮光性を備えた遮光膜が配設される。本開示の一側面によれば、画質の低下を抑制することができる。以下、本技術を適用した具体的な実施の形態について、図面を参照しながら詳細に説明する。図1は、本発明を適用した撮像素子の一実施の形態の構成例を示すブロック図である。図1に示すように、積層型撮像素子11はCMOS型固体撮像素子であり、画素アレイ部12、垂直駆動部13、カラム処理部14、水平駆動部15、出力部16、駆動制御部17を備えて構成される。画素アレイ部12は、アレイ状に配置された複数の画素21を有しており、画素21の行数に応じた複数の水平信号線22を介して垂直駆動部13に接続され、画素21の列数に応じた複数の垂直信号線23を介してカラム処理部14に接続されている。即ち、画素アレイ部12が有する複数の画素21は、水平信号線22および垂直信号線23が交差する点にそれぞれ配置されている。垂直駆動部13は、画素アレイ部12が有する複数の画素21の行ごとに、それぞれの画素21を駆動するための駆動信号転送信号や、選択信号、リセット信号などを、水平信号線22を介して順次供給する。カラム処理部14は、それぞれの画素12から垂直信号線23を介して出力される画素信号に対してCDS処理を施すことで画素信号の信号レベルを抽出し、画素21の受光量に応じた画素データを取得する。水平駆動部15は、画素アレイ部12が有する複数の画素21の列ごとに、それぞれの画素21から取得された画素データをカラム処理部14から順番に出力させるための駆動信号を、カラム処理部14に順次供給する。出力部16には、水平駆動部15の駆動信号に従ったタイミングでカラム処理部14から画素データが供給され、出力部16は、例えば、その画素データを増幅して、後段の画像処理回路に出力する。駆動制御部17は、積層型撮像素子11の内部の各ブロックの駆動を制御する。例えば、駆動制御部17は、各ブロックの駆動周期に従ったクロック信号を生成して、それぞれのブロックに供給する。このように積層型撮像素子11は構成されており、画素アレイ部12が形成されたセンサチップと、垂直駆動部13、カラム処理部14、水平駆動部15、出力部16、および駆動制御部17が形成された信号処理チップとが積層されて構成されている。図2は、積層型撮像素子11の構成例を示す断面図である。図2には、アレイ状に配置される複数の画素21のうちの、隣接する3つの画素21A乃至21C近辺の断面が示されている。図2に示すように、積層型撮像素子11は、センサチップ31と信号処理チップ32とが接着層33により接着されて構成されている。センサチップ31は、図2の上側から順に、OCLOnChipLens層41、半導体基板42、および配線層43が積層されて構成される。なお、固体撮像素子21は、センサチップ31の半導体基板42に対して配線層43が設けられる半導体基板42の表面とは反対側を向く裏面図2の上側を向く面に対して入射光が照射される、いわゆる裏面照射型CMOSイメージセンサである。OCL層41では、複数の小型のレンズ44が画素21ごと配置されており、図2には、画素21A乃至21Cに対応して配置された3つのレンズ44A乃至44Cが示されている。半導体基板42では、例えば、P型のシリコン層Pウェル45の内部に、光電変換素子である複数のPD46が画素21ごと配置されており、図2には、画素21A乃至21Cに対応して配置された3つのPD46A乃至46Cが示されている。半導体基板42は、積層型撮像素子11に照射される入射光を受光する受光層であり、PD46A乃至46Cが、レンズ44A乃至44Cにより集光された入射光を受光して光電変換を行い、それぞれにおいて発生した電荷を蓄積する。配線層43は、半導体基板42に形成されているPD46の電荷の読み出しなどを行う配線47が層間絶縁膜48に埋め込まれて構成されており、図2の例では、配線47-1が配設される層と、配線47-2が配設される層とが形成される2層構造とされている。信号処理チップ32は、図2の上側から順に、配線層51、および半導体基板52が積層されて構成される。信号処理チップ32には、センサチップ31を駆動するためのロジック回路例えば、図1の垂直駆動部13、カラム処理部14、水平駆動部15、出力部16、および駆動制御部17やメモリなどが形成される。配線層51は、例えば、複数の配線53が層間絶縁膜54に埋め込まれて構成されており、図2の例では、配線53-1が配設される層、配線53-2が配設される層、および配線53-3が形成される3層構造とされている。配線53は、例えば、センサチップ31および信号処理チップ32の間での信号の送受信や、信号処理チップ32が有するロジック回路の間での信号の送受信などを行う。半導体基板52には、信号処理チップ32が有するロジック回路を構成する複数のトランジスタ55が形成される回路層であり、図2の例では、1つのトランジスタ55だけが示されており、他のトランジスタ55の図示は省略されている。図2に示すように、トランジスタ55のゲート電極56は、半導体基板52に積層するように、即ち、配線層51側に突出するように形成されており、ゲート電極56と配線53-3とがコンタクト部57により接続されている。そして、積層型撮像素子11では、PD46が形成される半導体基板42と、トランジスタ55が形成される半導体基板52との間に、遮光膜58が配設される。例えば、遮光膜58は、配線層51において、配線53が形成されていない領域に、配線53と同じ材料を利用して、配線53が形成される層と同一の深さに即ち、配線53と同一の平面を形成するように配設されている。図2の例では、配線53-1と同じ層に配設される遮光膜58a-1および58b-1と、配線53-2と同じ層に配設される遮光膜58-2とが配設された2層構造の構成が示されている。配線53および遮光膜58の材料には、例えば、アルミニウム厚み:600nmが用いられ、バリアメタルとして、TiN30nmTi60nmが用いられる。つまり、遮光膜58は、配線53を形成する工程において、配線53と同時に形成することができ、遮光膜58を形成するために新たな工程を追加する必要がない。即ち、遮光膜58は、新たに遮光層を追加するのではなく、配線53を利用して設けられる。また、配線53は、センサチップ31のPD46や、信号処理チップ32のロジック回路などに接続されているが、遮光膜58は、それらから独立して配線53のパターンとは別のダミーパターンとして形成される。このような遮光膜58を設けることにより、積層型撮像素子11では、トランジスタ55のホットキャリアによる発光図2の白抜きの矢印を、遮光膜58において遮光することができ、この発光がPD46に悪影響を及ぼすことを抑制することができる。ここで、図3を参照して、トランジスタ55のホットキャリアによる発光がPD46に悪影響を及ぼすことについて説明する。図3には、遮光膜58が形成されていない従来の構成例の積層型撮像素子11’が示されている。このような構成において、トランジスタ55のホットキャリアによる発光を、図3に示されている白抜きの矢印のように、例えば、PD46Cが受光することがあった。これにより、PD46Cから出力される画素信号には、レンズ44Cにより集光された入射光の光量に、トランジスタ55のホットキャリアによる発光を受光した光量が加算されることになり、その発光がノイズとして画像に表れるという悪影響があった。これに対し、図2に示すように、積層型撮像素子11では、遮光膜58がトランジスタ55のホットキャリアによる発光が伝搬することを遮断でき、この発光による悪影響を抑制することができるので、画質の低下を防止することができる。なお、遮光膜58は、PD46が形成される半導体基板42と、トランジスタ55が形成される半導体基板52との間に配置されていればよく、配線層51ではなく配線層43だけに形成したり、配線層51および配線層43の両方に形成したりしてもよい。ここで、配線層51に形成される配線53は、一般的に、リソグラフィ、ドライエッチング、またはCMPChemicalMechanicalPolishingなどの加工条件によって規定されるデザインルールを厳守してレイアウトされる。このため、配線層51を利用して遮光膜58を形成する場合、光の遮断のみを目的として遮光膜58をレイアウトとすることはできず、このレイアウトルールに従い、かつ、効率的に光を遮断することができるように遮光膜58をレイアウトする必要がある。例えば、図4には、配線53の配線幅および最小の配線間隔その配線幅で最小とすることができる配線53どうしの間隔についてのデザインルールの一例が示されている。図4に示すように、配線53のデザインルールは、配線53の配線幅が16μm以下である場合、配線53の最小の配線間隔は04μmに設定される。また、配線53の配線幅が16μmより大きく、かつ、46μm以下である場合、配線53の最小の配線間隔は05μmに設定され、配線53の配線幅が46μmより大きく、かつ、60μm以下である場合、配線53の最小の配線間隔は08μmに設定される。また、配線53の配線幅が60μmより大きく、かつ、100μm以下である場合、配線53の最小の配線間隔は15μmに設定され、配線53の配線幅が100μmより大きい場合、配線53の最小の配線間隔は30μmに設定される。このようなデザインルールに従って、配線53の層を利用して正方形の遮光膜58をレイアウトする場合、遮光膜58の幅と、遮光膜58の最小間隔その幅で最小とすることができる遮光膜58どうしの間隔とは、図5に示すような関係となる。図5では、横軸が遮光膜58の幅IslandWidthを示し、縦軸が遮光膜58の最小間隔MinSpaceを示している。図5に示すように、遮光膜58の幅および最小間隔の関係は、図4に示したデザインルールに従って、遮光膜58の幅が大きくなるのに応じて、遮光膜58の最小間隔が段階的に大きくなる。そこで、遮光膜58が配置される層の全体の面積に対する遮光膜58により遮光される面積の比率をデューティ比とすると、遮光膜58の最小間隔ごとに、その最小間隔において遮光膜58の幅が最大となるポイントで、デューティ比が最大になる。例えば、遮光膜58の最小間隔が04μmである場合には、遮光膜58の幅が16μmとなるポイントP1においてデューティ比が最大になる。また、遮光膜58の最小間隔が05μmである場合には、遮光膜58の幅が46μmとなるポイントP2においてデューティ比が最大になる。同様に、遮光膜58の最小間隔が08μmである場合には、遮光膜58の幅が60μmとなるポイントP3において、遮光膜58の最小間隔が15μmである場合、遮光膜58の幅が100μmとなるポイントP4において、デューティ比がそれぞれ最大になる。積層型撮像素子11では、遮光膜58の幅および最小間隔の関係が、デューティ比が最大になるように遮光膜58が形成され、図6には、デューティ比が最大になるように形成された遮光膜58のレイアウトが示されている。図6Aには、最小間隔および幅をそれぞれ04μmおよび16μmとしてレイアウトされた遮光膜58が示されており、このレイアウトでのデューティ比は64になる。図6Bには、最小間隔および幅をそれぞれ05μmおよび46μmとしてレイアウトされた遮光膜58が示されており、このレイアウトでのデューティ比は81になる。図6Cには、最小間隔および幅をそれぞれ08μmおよび60μmとしてレイアウトされた遮光膜58が示されており、このレイアウトでのデューティ比は78になる。図6Dには、最小間隔および幅をそれぞれ15μmおよび100μmとしてレイアウトされた遮光膜58が示されており、このレイアウトでのデューティ比は76になる。図7には、図6に示したそれぞれのレイアウトでの遮光能力が示されている。なお、遮光能力は、遮光膜58が1層で配置されたときに、遮光膜58の層に対して垂直に540nmの光を照射した場合における透過率として定義した。即ち、透過率が低いほど、遮光能力が高いと言うことができる。図7に示すように、最小間隔および幅をそれぞれ05μmおよび46μmとして遮光膜58をレイアウトした場合に、遮光能力が最も高くなるという結果が得られた。例えば、図6に示したように、このレイアウトでのデューティ比が最も高い値であったことや、遮光膜58の最小間隔が、透過率を求める際に用いられた光の波長と同等以下であったことなどから、このような結果が得られたと想定される。また、遮光膜58の最小間隔が最も小さくなる場合に、つまり、遮光膜58の最小間隔が04μmである場合に、遮光能力が最も低くなることより、遮光膜58の最小間隔を単に狭めただけでは遮光能力を高めることができないという結果であった。つまり、図6に示したように、最小間隔および幅をそれぞれ04μmおよび16μmとして遮光膜58をレイアウトした場合には、デューティ比が最も低い値であったことから、遮光能力が低くなるものと想定される。このように、積層型撮像素子11では、遮光膜58の最小間隔を、遮光の対象となる光の波長以下となる05μmとし、その間隔でデザインルールに従って最大の幅となる46μmとするレイアウトを採用することにより、遮光能力を最も高くすることができる。ところで、遮光膜58の最小間隔および幅が同一であっても、遮光膜58を平面的に配置するとき、複数のパターンで遮光膜58をレイアウトすることができる。例えば、図8には、2通りのパターンで遮光膜58をレイアウトした例が示されている。図8Aには、列方向および行方向に、1列に並ぶように遮光膜58が配置されたレイアウトが示されている。図8Bには、行方向には1列に並び、列方向には1行ごとに遮光膜58の配置周期の半周期でズラされて遮光膜58が配置されたレイアウトが示されている。また、図8に示す2通りのレイアウトでの遮光能力を、図7を参照して説明したのと同様に求めると、図8Aに示すレイアウトでの遮光能力は90であり、図8Bに示すレイアウトでの遮光能力は89であった。即ち、遮光膜58の最小間隔および幅が同一であれば、異なるレイアウトであっても、遮光能力は略同一であるという結果が得られた。このように、図4に示したデザインルールに従ってレイアウトされた矩形形状の遮光膜58を、配線層51に形成することにより、トランジスタ55のホットキャリアによる発光の影響を10以下に減少させることができる。次に、図9を参照して、遮光膜58を2層構造にした構成例について説明する。遮光膜58を2層構造にする場合には、1層目の遮光膜58-1と2層目の遮光膜58-2との配置のズレが異なることによって遮光能力が異なるものとなる。図9Aには、1層目の遮光膜58-1と2層目の遮光膜58-2との配置のズレが、遮光膜58の配置周期の半分とした2層構造のレイアウト半周期ズラしパターンが示されている。また、図9Bには、1層目の遮光膜58-1と2層目の遮光膜58-2との配置のズレが生じない、即ち、遮光膜58-1および58-2で配置周期を一致させた2層構造でのレイアウトパターン同一周期パターンが示されている。このような2層構造のレイアウトで、遮光膜58-1および遮光膜58-2の最小間隔および幅をそれぞれ05μmおよび46μmとし、遮光膜58-1および遮光膜58-2の間隔を800nmとし、上述の遮光膜58と同一の材料および厚みとしたときの遮光能力を求めた結果を、図10に示す。図10には、半周期ズラしパターンのときの遮光能力と、同一周期パターンのときの遮光能力とを算出した結果が示されている。図10に示すように、半周期ズラしパターンで遮光膜58をレイアウトしたときの遮光能力が06となり、同一周期パターンで遮光膜58をレイアウトしたときの遮光能力が3となる結果が得られた。即ち、半周期ズラしパターンの方が、同一周期パターンよりも遮光能力が高くなる結果が得られた。このことより、図2に示すように、遮光膜58-1と遮光膜58-2との2層構造にする場合には、それぞれ上下の層で遮光膜58の配置周期を一致させない方が好ましい。なお、遮光膜58-1と遮光膜58-2との配置のズレが、遮光膜58の配置周期の半分としたレイアウトが最も遮光能力が高くなるが、例えば、遮光膜58の配置周期の1/3としたレイアウトとしてもよい。例えば、図11には、遮光膜58-1と遮光膜58-2との2層構造にする場合に、それぞれ上下の層で遮光膜58の配置周期をズラしたズラし量と、遮光能力との関係が示されている。図11に示すように、ズラし量が0°のときの遮光能力3が最も低い値となり、ズラし量が180°のときの遮光能力06が最も高い値となる。その中でも、例えば、ズラし量が140°以上であれば、ある程度以上例えば、ズラし量が180°のときの遮光能力の9割以上の遮光能力を得ることができる。このことより、1層目の遮光膜58-1と2層目の遮光膜58-2との配置のズレが、遮光膜58の配置の周期の140°以上となるような2層構造でのレイアウトパターンを採用することが好ましい。なお、このズラし量と遮光能力との関係は、遮光膜58-1と遮光膜58-2との間隔上下方向の配線間隔に応じて適宜設定することができる。次に、図12を参照して、ライン形状を採用した遮光膜58のレイアウトについて説明する。また、例えば、遮光膜58の形状としては、上述したような矩形形状の他、例えば、ライン形状を採用することができる。図12には、ライン形状の遮光膜58がレイアウトされた平面図および断面図が示されている。ライン形状の遮光膜58も、上述のデザインルールに従ってレイアウトされる。図12の例では、最小間隔および幅がそれぞれ04μmおよび16μmとして、08μmの間隔で2層構造とされた遮光膜58-1および遮光膜58-2のレイアウトが示されている。また、遮光膜58-1と遮光膜58-2との配置のズレが、遮光膜58の配置周期の半分とされている。このように、ライン形状の遮光膜58を採用することで、遮光膜58と配線53とを共用することができ、設計の自由度を向上させることができる。図13には、図12のレイアウトでの遮光能力を、図7を参照して説明したのと同様に求めた結果が示されている。図13に示すように、2層構造でライン形状の遮光膜58-1および遮光膜58-2をレイアウトした場合の遮光能力は、05であった。また、1層構造でライン形状の遮光膜58をレイアウトした場合の遮光能力は、14であった。つまり、ライン形状の遮光膜58を採用したとき、1層構造よりも2層構造とすることにより、遮光能力を大幅に向上させることができる。また、図12に示したレイアウトでのデューティ比は80となり、図9に示したレイアウトでのデューティ比よりも小さい値となっているが、2層構造とすることで、大きな遮光効果を得ることができる。次に、図14を参照して、1層目の遮光膜58-1で空間となっている箇所のみ、2層目の遮光膜58-2を配設したレイアウトについて説明する。なお、図14では、1層目を遮光膜58としているが、例えば、1層目において、配線53どうしの空間、または、配線53と遮光膜58-1との空間となっている箇所に、2層目の遮光膜58-2を配置しても同様である。図14に示すように、1層目の遮光膜58-1で空間となっている箇所のみ、2層目の遮光膜58-2を配設するレイアウトによっても、遮光能力を向上させることができる。なお、このようなレイアウトでは、2層目の遮光膜58-2の密度が低いことにより遮光能力が低下することが懸念される。そこで、遮光膜58-1および遮光膜58-2を平面的に見たときに重なり合う幅をパラメータとして、遮光能力を求めた結果を図15に示す。なお、遮光能力は、図14に示すように、重なり幅を0~10μmとし、1層目と2層目の間隔を04および08μmとして求めた結果である。図15は、横軸が重なり幅を示し、縦軸が遮光能力を示している。図11に示すように、1層目と2層目の間隔が04μmであるとき、重なり幅が04μm以上であれば遮光能力が飽和する重なり幅が1μmのときの遮光能力と略同一となるという結果が得られた。また、1層目と2層目の間隔が08μmであるとき、重なり幅が08μm以上であれば遮光能力が飽和するという結果が得られた。つまり、重なり幅が、1層目と2層目の間隔と略同等以上になれば、重なり幅を、それ以上広げても遮光能力に大きな変化は見られないという結果が得られた。このことより、積層型撮像素子11では、遮光膜58-2の重なり幅を1層目と2層目の間隔と略同等とされる。つまり、2層目の遮光膜58-2の幅を、1層目の遮光膜58-1どうしの間隔に、1層目と2層目の間隔の2倍の値を加算すると規定することで、十分な遮光能力を得ることができる。次に、図16を参照して、配線層51の平面的な構成について説明する。図16の例では、配線層51に配設される配線53が設けられない空間を埋めるように、矩形形状の遮光膜58が配設されており、デザインルールに従ったレイアウトにより、配線53と遮光膜58とが共存している。このとき、遮光膜58は、配線53が配設されるパターンに応じて、配線53どうしの間において、遮光能力が最も高くなるように、幅および最小間隔が設定される。これにより、配線層51を透過する透過光を最小限に抑制することができる。なお、配線層51に配設される配線53が設けられない空間を埋めるように、ライン形状の遮光膜58が配設されてもよい。また、本技術は、例えば、検出の対象となる光以外のノイズとなる光が、所定の決まった場所から発光するような固体撮像素子に適用することができ、上述したホットキャリアによる発光を遮光するのに限られず、広範囲に適用することができる。また、上述したような構成の積層型撮像素子11は、例えば、デジタルスチルカメラやデジタルビデオカメラなどの撮像システム、撮像機能を備えた携帯電話機、または、撮像機能を備えた他の機器といった各種の電子機器に適用することができる。図17は、電子機器に搭載される撮像装置の構成例を示すブロック図である。図17に示すように、撮像装置101は、光学系102、撮像素子103、信号処理回路104、モニタ105、およびメモリ106を備えて構成され、静止画像および動画像を撮像可能である。光学系102は、1枚または複数枚のレンズを有して構成され、被写体からの像光入射光を撮像素子103に導き、撮像素子103の受光面センサ部に結像させる。撮像素子103としては、上述したような構成の積層型撮像素子11が適用される。撮像素子103には、光学系102を介して受光面に結像される像に応じて、一定期間、電子が蓄積される。そして、撮像素子103に蓄積された電子に応じた信号が信号処理回路104に供給される。信号処理回路104は、撮像素子103から出力された信号電荷に対して各種の信号処理を施す。信号処理回路104が信号処理を施すことにより得られた画像画像データは、モニタ105に供給されて表示されたり、メモリ106に供給されて記憶記録されたりする。このように構成されている撮像装置101では、撮像素子103として、上述したような構成の積層型撮像素子11を適用することにより、ホットキャリアによる発光の悪影響を抑制したノイズの少ない、より良好な画質の画像を得ることができる。また、本技術における積層型撮像素子11は、裏面照射型のCMOS型固体撮像素子の他、表面照射型のCMOS型固体撮像素子やCCD型固体撮像素子などに採用することができる。なお、本技術は以下のような構成も取ることができる。1複数の光電変換素子が配置された受光層を有するセンサチップと、前記センサチップに積層され、前記センサチップを駆動するためのロジック回路が形成された回路層を有する信号処理チップと、前記受光層と前記回路層との間に配置され、信号の送受信を行う配線を有する配線層とを備え、前記配線層において前記配線が形成されていない領域に、遮光性を備えた遮光膜を配設する固体撮像素子。2前記遮光膜は、前記配線を配置する規則に従って、前記配線と同一の平面に前記配線と同一の材料で形成される上記1に記載の固体撮像素子。3前記遮光膜は、前記配線を配置する規則に従った幅および間隔で配置され、前記遮光膜が配置される領域の全体の面積に対する前記遮光膜の面積の比率が最大となるように形成される上記1または2に記載の固体撮像素子。4前記遮光膜は、前記センサチップが有する光電変換素子、および、前記信号処理チップが有するロジック回路とは独立して形成される上記1から3までのいずれかに記載の固体撮像素子。5前記遮光膜は、他の前記遮光膜との間に所定の間隔を有した矩形形状またはライン形状で形成される上記1から4までのいずれかに記載の固体撮像素子。6前記配線層において前記遮光膜が複数層で形成される上記1から5までのいずれかに記載の固体撮像素子。7前記遮光膜は、所定の幅および間隔となるように周期的に配置され、ある層の前記遮光膜の配置周期と、他の層の前記遮光膜の配置周期とがズラされるように形成される上記1から6までのいずれかに記載の固体撮像素子。8前記遮光膜は、平面的に見たときに、ある層の前記遮光膜と他の層の前記遮光膜とが重なり合う幅が、前記層の間の間隔と略同等である上記1から7までのいずれかに記載の固体撮像素子。なお、本実施の形態は、上述した実施の形態に限定されるものではなく、本開示の要旨を逸脱しない範囲において種々の変更が可能である。