"複数のパワー半導体スイッチング素子を備えた電力変換装置の制御方法において、各パワー半導体スイッチング素子に入力されるオンオフパルスの、状態変化を検出し、いずれかのオンオフパルスの状態変化タイミングが一致した場合に、当該状態変化が一致したいずれか一方のパルスの状態変化を遅延させることを特徴とする電力変換装置の制御方法。請求項1に記載の電力変換装置の制御方法において、前記複数のパワー半導体スイッチング素子はブリッジ接続されて電力変換回路を構成するものであって、前記電力変換回路の出力電圧を司る複数相の電圧指令値について異なる2つの相の電圧指令値が一致し、かつ、当該一致した電圧指令値と前記搬送波のレベルとが一致している場合に、前記オンオフパルスの状態変化タイミングが一致していると判断し、当該状態変化が一致したいずれか一方のオンオフパルスの状態変化を遅延させることを特徴とする電力変換装置の制御方法。請求項1または2に記載の電力変換装置の制御方法において、前記遅延出力するオンオフパルスは、オフのパルスであることを特長とする電力変換装置の制御方法。請求項1または2に記載の電力変換装置の制御方法において、前記遅延出力するオンオフパルスは、オンのパルスであることを特徴とする電力変換装置の制御方法。複数のパワー半導体スイッチング素子をブリッジ接続した電力変換回路と、前記パワー半導体スイッチング素子を駆動する駆動回路と、前記電力変換回路の出力電圧を司る各相の電圧指令値を出力する電圧指令回路と、前記パワー半導体スイッチング素子をオンオフするためのオンオフパルスを生成するため搬送波を出力する搬送波生成回路と、前記電圧指令値と前記搬送波とを比較した比較信号に基づいて前記パワー半導体スイッチング素子をオンオフするためのオンオフパルスを出力するパルス分配回路とを備えた電力変換装置において、前記電圧指令回路が出力する各相の電圧指令値と、前記搬送波と、前記パルス分配回路から出力される前記パワー半導体スイッチング素子をオンオフするためのオンオフパルスとが入力され、前記電圧指令回路が出力する複数相の電圧指令値について異なる2つの相の電圧指令値が一致し、かつ、当該電圧指令値と前記搬送波とを比較して、当該電圧指令値と前記搬送波のレベルとが一致している場合に、前記オンオフパルスの状態変化が一致していると判断し、当該状態変化が一致したいずれか一方のオンオフパルスの状態変化を遅延させ、パルスエッジを調整したオンオフ信号として、前記駆動回路へ出力するタイミング調整回路を備えたことを特徴とする電力変換装置。請求項5に記載の電力変換装置において、前記タイミング調整回路は、異なる2つの相の電圧指令値を順次比較して電圧指令値の一致を検出する電圧指令値一致検出部と、該電圧指令値一致検出部で前記電圧指令値の一致を検出したときに、当該電圧指令値と前記搬送波のレベルとの一致を検出する指令値搬送波一致検出部と、該指令値搬送波一致検出部で前記電圧指令値と前記搬送波レベルの一致を検出したときに、該当する異なる相の一方に相当するオンオフパルスの状態変化を遅延させる状態変化遅延部とを備えていることを特徴とする電力変換装置。複数のパワー半導体スイッチング素子をブリッジ接続した電力変換回路と、前記パワー半導体スイッチング素子を駆動する駆動回路と、前記電力変換回路の出力電圧を司る各相の電圧指令値を出力する電圧指令回路と、前記パワー半導体スイッチング素子をオンオフするためのオンオフパルスを生成するため搬送波を出力する搬送波生成回路と、前記電圧指令値と前記搬送波とを比較した比較信号に基づいて前記パワー半導体スイッチング素子をオンオフするためのオンオフパルスを出力するパルス分配回路とを備えた電力変換装置において、前記パルス分配回路から出力される前記各パワー半導体スイッチング素子に対するオンオフパルスが入力され、各オンオフパルスの状態変化を個別に検出する複数の状態変化検出部と、各状態変化検出部で状態変化が一致するオンオフパルスが検出されたときに、検出されたオンオフパルスの何れかの状態変化を遅延させる状態変化遅延部とを備えたことを特徴とする電力変換装置。請求項5乃至7の何れか1項に記載の電力変換装置において、複数のパワー半導体スイッチング素子をブリッジ接続した電力変換回路と、前記パワー半導体スイッチング素子を駆動する駆動回路とを1つのパッケージに格納してインテリジェントパワーモジュールとして構成したことを特徴とする電力変換装置。しかし、特許文献1に記載された従来技術では電力変換装置の電圧指令値がゼロである場合に適用されるものであって、同時スイッチングにより発生するノイズを低減するものであるが、電力変換装置を通常使用する際の運転条件では、ノイズ抑制の効果はない。また、電力変換装置の複数相の上アーム側素子が同時にスイッチングした場合にもノイズ低減効果が得られないという問題点がある。本発明の目的は、電力変換装置これに適用するIPMの内部でスイッチ素子であるパワー半導体素子が高圧大電流の直流電源をスイッチングする際に、電磁ノイズの発生を抑制する電力変換装置およびその制御方法を提供することにある。本発明に係る電力変換装置の制御方法の第1の態様は、複数のパワー半導体スイッチング素子を備えた電力変換装置の制御方法において、各パワー半導体スイッチング素子に入力されるオンオフパルスの状態変化を検出し、いずれかのオンオフパルスの状態変化タイミングが一致した場合に、当該状態変化が一致したいずれか一方のオンオフパルスの状態変化を遅延させる。このとき、前記複数のパワー半導体スイッチング素子はブリッジ接続されて電力変換回路を構成するものであって、前記電力変換回路の出力電圧を司る複数相の電圧指令について異なる2つの相の電圧指令値が一致し、かつ、当該電圧指令値と前記オンオフパルスを生成するための搬送波のレベルとが一致している場合に、前記2つの相のオンオフパルスの状態変化が一致していると判断し、当該状態変化が一致したいずれか一方のオンオフパルスの状態変化を遅延させる。また、本発明に係る電力変換装置の第1の態様は、複数のパワー半導体スイッチング素子をブリッジ接続した電力変換回路と、前記パワー半導体スイッチング素子を駆動する駆動回路と、前記電力変換回路の出力電圧を司る各相の電圧指令値を出力する電圧指令回路と、前記パワー半導体スイッチング素子をオンオフするためのオンオフパルスを生成するため搬送波を出力する搬送波生成回路と、前記電圧指令値と前記搬送波とを比較した比較信号に基づいて前記パワー半導体スイッチング素子をオンオフするためのオンオフパルスを出力するパルス分配回路とを備えた電力変換装置である。そして、前記電圧指令回路が出力する各相の電圧指令値と、前記搬送波と、前記パルス分配回路から出力される前記パワー半導体スイッチング素子をオンオフするためのオンオフパルスとが入力され、前記電圧指令回路が出力する複数相の電圧指令値について異なる2つの相の電圧指令値が一致し、かつ、当該電圧指令値と前記搬送波とを比較して、当該電圧指令値と前記搬送波のレベルとが一致している場合に、前記オンオフパルスの状態変化が一致していると判断し、当該状態変化が一致したいずれか一方のオンオフパルスの状態変化を遅延させ、パルスエッジを調整したオンオフ信号として、前記駆動回路へ出力するタイミング調整回路を備えている。また、本発明に係る電力変換装置の第2の態様は、複数のパワー半導体スイッチング素子をブリッジ接続した電力変換回路と、前記パワー半導体スイッチング素子を駆動する駆動回路と、前記電力変換回路の出力電圧を司る各相の電圧指令値を出力する電圧指令回路と、前記パワー半導体スイッチング素子をオンオフするためのオンオフパルスを生成するため搬送波を出力する搬送波生成回路と、前記電圧指令値と前記搬送波とを比較した比較信号に基づいて前記パワー半導体スイッチング素子をオンオフするためのオンオフパルスを出力するパルス分配回路とを備えた電力変換装置である。そして、前記パルス分配回路から出力される前記各パワー半導体スイッチング素子に対するオンオフパルスが入力され、各オンオフパルスの状態変化を個別に検出する複数の状態変化検出部と、各状態変化検出部で状態変化が一致するオンオフパルスが検出されたときに、検出されたオンオフパルスの何れかの状態変化を遅延させる状態変化遅延部とを備えている。本発明によれば、電力変換装置の複数相のスイッチ素子が同時にオンまたはオフすることを回避し、電磁ノイズの発生を抑制することができる。以下、図に沿って本発明を実施するための最良の形態を説明する。図1は本発明の実施形態を説明する回路ブロック図、図2はパルス調整処理のフローチャート、図3はその動作を説明するためのタイミング図である。なお、図1において、図10と同様の構成には同じ符号を付して説明を省略する。図1において、30はIPM2の外部に設けられる制御回路であり、制御回路30は、タイミング調整回路14を備えている。タイミング調整回路14には、パルス分配回路13の出力と各相の電圧指令回路8~10から出力される出力電圧指令値Vu、Vv及びVwと搬送波生成回路12が入力されている。制御回路30において、パルス分配回路13からは、図10の例と同様にオンオフパルスPU1,PV1,PW1,PX1,PY1,PZ1が出力される。この出力信号、すなわちIGBTのゲートのオンオフ信号は、各相の出力電圧指令値Vu、Vv及びVwと搬送波CWとを比較器11により比較し、この比較器11の比較結果に基づいてパルス分配回路13により、各IGBT3U~3W,3X~3ZへのオンオフパルスPU1,PV1,PW1,PX1,PY1,PZ1として生成される。このオンオフパルスには、IPM2の上下アームを構成するIGBTIGBT3Uと3X、3Vと3Y、3Wと3Zが同時にオンとならないように、パルス分配回路13において、デットタイムが調整されて、タイミング調整回路14へ送出される。このタイミング調整回路14は、図1に示すように、電圧指令値一致検出部14a、指令値搬送波一致検出部14b及び状態変化遅延部14cを備えている。ここで、電圧指令値一致検出部14aは、異なる2相の電圧指令値を順次比較して、電圧指令値の一致を検出する。また、指令値搬送波一致検出部14bは、電圧指令値一致検出部14aで異なる2相の電圧指令値の一致を検出したときに、一致した電圧指令値と搬送波のレベルとの一致を検出する。さらに、状態変化遅延部14cは、指令値搬送は一致検出部で前記電圧指令値と搬送波レベルの一致を検出したときに、該当する異なる2相の一方に相当するオンオフパルスの状態変化を遅延させる。つまり、タイミング調整回路14では、入力された各相三相インバータであれば、UVW相およびXYZ相の6相のオンオフパルスの立ち上りおよび立下りエッジすなわち状態変化を相互に監視する。何れか2つのオンオフパルスのエッジが一致した場合、すなわち同時スイッチングのタイミングでは、オンまたはオフのタイミングをずらすことによって同時スイッチングオンと他相のオン、オンと他相のオフ、オフと他相のオン、オフと他相のオフを回避する動作を行う。例えば、図3では、図11で説明したようにスイッチングパルスのオンまたはオフが同時入力された場合図9のA点に示すように、U相IGBT3Uにターンオン、Y相IGBT3Yにターンオフを同時に行うようなパルスが到来した場合で説明する。図3aに示すように、U相のオンパルスを遅延させる。図3bのY相のターンオフが終了した後にU相をターンオンさせるように動作する。このようにすることにより、図3aのU相のターンオンと同図bのY相のターンオフとの同時スイッチングを避けることができる。同時スイッチングが回避されると、同時スイッチングによってそれぞれ発生していたノイズが重畳されることなく、図3eに示すようにノイズ波形が分散される。その結果、ノイズの大きさピークは、図11eに比べて小さくすることができる。また、同時にオフ信号が入力された場合においても、一方のオフを遅延させることによって同時オフを回避させるようにパルスを調整すればよい。次に、スイッチングパルスのオンあるいはオフのタイミングが同時となって入力された場合のパルスの調整方法について、マイクロコンピュータ等の演算処理装置を含んで構成されるタイミング調整回路14で実行する図2のフローチャートを用いて説明する。図2において、ステップS1では、U相の電圧指令値Vu図9のVu参照とV相の電圧指令値Vv図9のVv参照の比較を行なう。U相とV相の電圧指令値Vu,Vvが一致していない場合は後述のステップ4に進む。U相とV相の電圧指令値Vu,Vvが一致している場合は、ステップS2に進む。ステップS2では一致している電圧指令値Vu又はVvと搬送波CWのレベルとを比較する。ステップS1でU相とV相の電圧指令値Vu,Vvが一致しているので、この電圧指令値Vu又はVvと搬送波図9のCW参照のレベルが一致しているか否かを判定する。そして、一致していない場合は後述のステップ4に進む。一致している場合はステップS3へ進む。ステップS3では、U相もしくはV相のオンオフパルスPU1もしくはPU2のどちらかのエッジを所定時間例えば0.5ないし1マイクロ秒程度後ろにシフトして状態変化を遅延させる。ここで、パルスエッジのシフト遅延時間は、同時スイッチングによるノイズの重畳を回避し、かつ、電力変換装置の出力電圧値に影響が出ない範囲とする。また、シフトするオンオフパルスはU相のものでもV相のものでもよいが、たとえば、V相に対してはU相、W相に対してはV相、U相に対してはW相などのように予め定めておけばよい。この例ではU相のオンオフパルスPU1をシフトして調整パルスPU2とした。なお、U相とはデットタイムが調整され、U相のオンオフパルスPU1とは反対の論理値のX相のオンオフパルスPX1についても、デットタイムの期間が短縮されないように、同様にエッジがシフトされて状態変化が遅延される。この例では、タイミング調整回路14からは、パルスPV1,PY1は、パルスのエッジをシフトせずに調整パルスPV2,PY2として出力され、パルスPU1,PX1は、エッジがシフトされ、調整パルスPU2,PX2として出力される。以下、同様に、図2のステップS4において、V相の電圧指令Vv図9のVv参照とW相の電圧指令値Vw図9のVw参照との比較を行なう。V相とW相の電圧指令値Vv,Vwが一致していない場合は後述のステップ7に進む。V相とW相の電圧指令値Vv,Vwが一致している場合は、ステップS5に進む。ステップS5では電圧指令値Vv又はVwと搬送波CWのレベルとを比較する。ステップS4でV相とW相の電圧指令値Vv,Vwが一致しているので、この電圧指令値Vv又はVwと搬送波図9のCW参照のレベルとが一致しているか否かを判定する。そして、一致していない場合は後述のステップ7に進む。一致している場合はステップS6へ進む。ステップS6では、V相もしくはW相のオンオフパルスPV1もしくはPW1のどちらかのエッジを所定時間例えば0.5ないし1マイクロ秒程度後ろにシフトして状態変化を遅延させる。ここで、パルスエッジのシフト遅延時間は、同時スイッチングによるノイズの重畳を回避し、かつ、電力変換装置の出力電圧値に影響が出ない範囲とする。同様に、図2のステップS7において、W相の電圧指令値Vw図9のVw参照とU相の電圧指令値Vu図9のVu参照との比較を行なう。W相とU相の電圧指令値Vw,Vvが一致していない場合はパルス調整処理を終了する。W相とU相の電圧指令値Vw,Vuが一致している場合は、ステップS8に進む。ステップS8では電圧指令値Vw又はVuと搬送波CWのレベルとを比較する。ステップS7でW相とU相の電圧指令値Vw,Vuが一致しているので、この電圧指令値Vw又はVuと搬送波CW図9のCW参照が一致しているか否かを判定する。そして、一致していない場合はパルス調整処理を終了する。一致している場合はステップS9へ進む。ステップS9では、W相もしくはU相のオンオフパルスPW1もしくはPU1のどちらかのエッジを所定時間例えば0.5ないし1マイクロ秒程度後ろにシフトして遅延させる。ここで、パルスエッジのシフト遅延時間は、同時スイッチングによるノイズの重畳を回避し、かつ、電力変換装置の出力電圧値に影響が出ない範囲とする。図9から明らかなように、例えばU相とV相の電圧指令Vu,Vvが一致している場合、W相の電圧指令値VwがU相又はV相の電圧指令値Vu又はVvと一致することはない。したがって、図2のステップS3でパルスエッジをシフトする処理をした場合、ステップS4,ステップS7の判定は、ともにN一致しないとなって、パルス調整処理を終了することになる。この図2において、ステップS1、S4、S7の処理が電圧指令値一致検出部14aに対応し、ステップS2、S5及びS8の処理が指令値搬送波一致検出部に対応し、ステップS3、S6及びS9の処理が状態変化遅延部14cに対応している。タイミング調整回路14では、このようにしてパルスの調整処理を行なって、パルス分配回路13から入力されたオンオフパルスPU1,PV1,PW1,PX1,PY1,PZ1を、パルスエッジを調整したオンオフパルスPU2,PV2,PW2,PX2,PY2,PZ2として出力する。このように、上記第1の実施形態では、3相を例にとると、異なる2つの第i相及び第j相iはU,V,W、jはV,W,Uの電圧指令値Vi及びVjが一致するか否かを検出し、両者が一致しているときに、電圧指令値Vi又はVjと搬送波CWのレベルとが一致するか否かを判定し、両者が一致しているときに、前述した図9のA又はBのように第i相及び第j相のオンオフパルスPi1,Pj1のオンからオフへの立下がりエッジ、オフからオンへの立上がりエッジが一致するものと判定し、すなわち状態変化が同時に発生したものと判断することができる。そして、オンオフパルスPi1又はPj1のエッジを後方へシフトさせて状態変化を遅延させる。このため、電力変換装置の複数相のパワー半導体スイッチ素子が同時にオンまたはオフすることを回避し、電磁ノイズの発生を抑制することができる。なお、上記の例では、ハード的に電圧指令値である正弦波とキャリア波を比較してPWM変調を行ったが、ソフトウェア的に電圧ベクトルの切り替わりを監視することで同時スイッチングを避けるように、スイッチングのタイミングを調整することが可能である。次に、本発明の第2の実施形態を図4~図6について説明する。この第2の実施形態は、パルス分配回路13から出力されるオンオフパルスPU1,PV1,PW1,PX1,PY1,PZ1の状態変化が一致するか否かを直接検出するようにしたものである。すなわち、第2の実施形態では、図4に示すようにタイミング調整回路14にパルス分配回路13から出力されるオンオフパルスPU1,PV1,PW1,PX1,PY1,PZ1のみが入力されている。このタイミング調整回路14は、状態変化検出部15と遅延出力部16とを備えている。状態変化検出部15は、パルス分配回路13から入力されたオンオフパルスPU1,PV1,PW1,PX1,PY1,PZ1のオンからオフへ又はオフからオンへの状態変化が生じたか否かを検出し、状態変化を生じたパルス数を計数する。遅延出力回路16は、状態変化検出部で状態変化が一致するオンオフパルスが検出されたときに、検出されたオンオフパルスの何れかを前述したシフト遅延時間分遅延させて出力する。そして、タイミング調整回路14では、まず、図5に示すパルス調整処理を所定時間例えば1マイクロ秒毎のタイマ割込処理として実行する。このパルス調整処理では、まず、ステップS11で、パルス分配回路13から出力されるオンオフパルスPU1,PV1,PW1,PX1,PY1,PZ1を読込む。次いで、ステップS12に移行して、オンオフパルスPU1について状態変化が生じたか否かを検出するパルスPU1状態変化検出処理を実行する。このパルスPU1状態変化検出処理は、図6に示すように、まず、ステップS31で、オンオフパルスPU1が前回の状態から状態変化したか否かを判定する。この状態変化の検出は、オンオフパルスPU1の前回のタイマ割込時のオンオフ状態を記憶しておき、オンからオフに変化したとき、又はオフからオンに変化したときに状態変化があったものと判断する。ステップS31の状態変化がなかったときにはそのままタイマ割込処理を終了して図5のステップS13へ移行する。一方、ステップS31の判定結果が、オンオフパルスPU1が状態変化したときには、ステップS32へ移行する。このステップS32では、状態変化がオフからオンへの移行であるかを判定し、オフからオンへの移行であるときには、ステップS33に移行する。このステップS33では、オフからオンへの移行すなわち立上がりエッジを表す状態フラグFU1を1にセットしてからステップS34に移行する。このステップS34では、状態変化を生じた回数を計数する変数Nを1だけインクリメントしてからタイマ割込処理を終了して前記図5のステップS13に移行する。また、前記ステップS32の判定結果が、オンからオフへの状態変化ではなくオンからオフへの状態変化であるときには、ステップS35に移行して、オフへの移行すなわち立下がりエッジを表す状態フラグFU2を1にセットしてから前記ステップS34に移行して、変数Nを1だけインクリメントする。また、図5に戻って、ステップS13では、オンオフパルスPV1について状態変化があっか否かを検出する図6と同様のパルスPV1状態変化検出処理を実行してからステップS14に移行する。このステップS14では、オンオフパルスPW1について状態変化があっか否かを検出する図6と同様のパルスPW1状態変化検出処理を実行してからステップS15に移行する。このステップS15では、オンオフパルスPX1について状態変化があっか否かを検出する図6と同様のパルスPX1状態変化検出処理を実行してからステップS16に移行する。このステップS16では、オンオフパルスPY1について状態変化があっか否かを検出する図6と同様のパルスPY1状態変化検出処理を実行してからステップS17に移行する。このステップS17では、オンオフパルスPZ1について状態変化があっか否かを検出する図6と同様のパルスPZ1状態変化検出処理を実行してからステップS18に移行する。このステップS18では、各状態変化検出処理でインクリメントされる変数Nが2であるか否かを判定し、変数Nが2未満であるときには、状態変化が一致するオンオフパルスは存在しないものと判断してステップS22に移行する。このステップS22では、各状態変化検出処理における状態フラグFU1~FZ2を0にリセットし、次いでステップS23に移行して、変数Nを0にクリアしてからタイマ割込処理を終了する。一方、ステップS18の判定結果が、変数Nが2であるときには、同一タイミングで状態変化が一致しているオンオフパルスが存在するものと判断して、ステップS24に移行する。このステップS24では、オンからオフへ状態変化したオンオフパルスすなわち立下がりエッジとなるオンオフパルスが存在するか否か判定する。この判定は、1にセットされている状態フラグFk2k=U,V,W,X,Y,Zが存在するか否かを判定することにより行う。このステップS24の判定結果が、1にセットされている状態フラグFk2が存在する場合には、ステップS25に移行して、1にセットされている状態フラグFk2が2つであるか否かを判定する。この判定結果が、1にセットされている状態フラグFk2が1個であるときにはステップS26に移行して、該当する状態フラグFk2に対応するオンオフパルスPk1を遅延対象パルスPm1として設定してからステップS28に移行する。また、ステップS25の判定結果が、1にセットされている状態フラグFk2が2つであるときには、ステップS27に移行して、2つの状態フラグFk2に対応する2つのオンオフパルスから何れか1つを選択する。この選択条件としては例えばPU1に近いオンオフパルスを選択し、選択したオンオフパルスを遅延対象パルスPm1として設定してからステップS28に移行する。ステップS28では、ステップS26又はS27で設定されている遅延対象パルスPm1とそのオンオフ反転信号となるオンオフパルスPn1を前述した所定シフト遅延時間だけ遅延させて出力する遅延出力処理を行ってから前記ステップS22に移行する。また、ステップS24の判定結果が、1にセットされている状態フラグFk2が存在しないときには、1にセットされている状態フラグFk1が2つあるものと判断してステップS29に移行し、2つの状態フラグFk1に対応する2つのオンオフパルスから何れか1つを選択する。この選択条件としては例えばPU1に近いオンオフパルスを選択し、選択したオンオフパルスを遅延対象パルスPm1として設定してから前記ステップS28に移行する。この図5のパルス調整処理において、ステップS11~S17の処理及び図6の処理が状態変化検出部15に対応し、ステップS18~S29の処理が状態変化遅延部16に対応している。この第2の実施形態によると、タイミング調整回路14で、パルス分配回路13から入力されるオンオフパルスPU1,PV1,PW1,PX1,PY1,PZ1の状態変化を監視する。そして、異なる位相の2つのオンオフパルスで同時に状態変化が生じたときに、何れか1つのオンオフパルス例えばオンからオフに状態変化するオンオフパルスすなわち立下がりエッジを有するオンオフパルスが存在する場合には、このオンからオフに状態変化するオンオフパルスを選択し、選択したオンオフパルスとオンオフが反転しているオンオフパルスとについて遅延出力処理を行うので、インバータ回路で2つのIGBTが同時に状態変化することを確実に防止することができる。このため、前述した第1の実施形態と同様に、電力変換装置の複数相のパワー半導体スイッチ素子が同時にオンまたはオフすることを回避し、電磁ノイズの発生を抑制することができる。また、上記第2の実施形態によると、タイミング調整回路14で、パルス分配回路13から入力されるデッドタイムを考慮したオンオフパルスに基づいて状態変化の一致を検出するので、複数相のパワー半導体スイッチが同時にオン又はオフすることをより確実に回避することができる。なお、上記第2の実施形態においては、オンからオフに移行する状態変化すなわち立下がりエッジを有するオンオフパルスを優先的に遅延出力処理する場合について説明したが、これに限定されるものではなく、オフからオンに移行する状態変化すなわち立上がりエッジを有するオンオフパルスを優先的に遅延出力処理するようにしてもよい。また、本説明では、入力されるパルスのオンオフの立ち上り、立下りエッジを基準としてパルス幅の調整を行っているが、本発明の目的は、IGBTの同時スイッチングを回避するということである。したがって、IGBT自身のスイッチング時間、および内蔵されている駆動回路の伝達遅延時間が無視できない場合には、その遅延時間分を含めた上で立ち上がり、立下りエッジの一致すなわち状態変化を判断するようにしても良い。また、パルスの遅延時間については、通常のIGBTなどのスイッチング時間は100ns程度であり、スイッチングの際に発生する上述の高周波共振電流の減衰時間は数us程度であるため、これの程度のパルスを調整することにより、電流が重畳することにより生じるノイズの増加を防止することができる。さらに、上記実施形態では負荷の相数が3である場合について説明したが、これに限定されるものではなく、4相以上の負荷についても本発明を適用することができる。"