パッドと、前記パッドの下部に配される貫通電極と、を備えることを特徴とする半導体装置。前記貫通電極は、円筒形構造であることを特徴とする請求項1に記載の半導体装置。前記貫通電極は、リング状の構造であることを特徴とする請求項1に記載の半導体装置。前記貫通電極は、円筒形の第1金属プラグと、前記第1金属プラグの外周を取り囲む第1半導体レイヤと、前記第1半導体レイヤの外周を取り囲む第2金属プラグと、前記第1金属プラグの外周を取り囲む第2半導体レイヤと、前記第1金属プラグの外周に、前記第1半導体レイヤ及び前記第2金属プラグの内周及び外周に、そして前記第2半導体レイヤの内周に形成される少なくとも一つの絶縁膜と、を備え、前記第1半導体レイヤ内に第1絶縁膜との界面から広がる空乏層が形成されるように、前記第1半導体レイヤに第1バイアス電圧を印加するが、前記第1バイアス電圧は、前記第2半導体レイヤに印加される第2バイアス電圧とは異なることを特徴とする請求項3に記載の半導体装置。前記第1バイアス電圧は、負の電圧レベルであることを特徴とする請求項4に記載の半導体装置。前記第1バイアス電圧は、前記絶縁膜と前記第1半導体レイヤとの界面に反転層を誘導する電圧であることを特徴とする請求項5に記載の半導体装置。前記第2バイアス電圧は、接地電圧であることを特徴とする請求項4に記載の半導体装置。前記第2金属プラグには、接地電圧が印加されることを特徴とする請求項4に記載の半導体装置。前記貫通電極は、第1半導体レイヤと、前記第1半導体レイヤの外周を取り囲むリング状の金属プラグと、前記金属プラグの外周を取り囲む第2半導体レイヤと、前記第1半導体レイヤの外周に、前記金属プラグの内周及び外周に、そして前記第2半導体レイヤの内周に形成される少なくとも一つの絶縁膜と、を備え、前記第1半導体レイヤ内に第1絶縁膜との界面から広がる空乏層が形成されるように、前記第1半導体レイヤに第1バイアス電圧を印加するが、前記第1バイアス電圧は、前記第2半導体レイヤに印加される第2バイアス電圧とは異なることを特徴とする請求項3に記載の半導体装置。前記貫通電極は、第1半導体レイヤと、前記第1半導体基板の外周にリング状の第1金属プラグと、前記第1金属プラグの外周の第2半導体レイヤと、前記第2半導体レイヤの外周のリング状の第2金属プラグと、前記第2金属プラグの外周の第3半導体レイヤと、前記第1半導体レイヤの外周に、前記第1金属プラグ、前記第2半導体レイヤ及び前記第2金属プラグの内周及び外周に、そして前記第3半導体レイヤの内周に形成される少なくとも一つの絶縁膜と、を備え、前記第1及び第2半導体レイヤ内に前記少なくとも一つの絶縁膜との界面から広がる空乏層が形成されるように、前記第1及び第2半導体レイヤに第1バイアス電圧を印加するが、前記第1バイアス電圧は、前記第3半導体レイヤに印加される第2バイアス電圧とは異なることを特徴とする請求項3に記載の半導体装置。本発明が解決しようとする技術的課題は、貫通電極によるチップサイズオーバーヘッドを低減させることができる半導体装置を提供することにある。本発明が解決しようとする他の技術的課題は、貫通電極の寄生容量を低減させる半導体装置を提供することにある。前記技術的課題を解決するために、本発明の一面による半導体装置は、パッドと、パッドの下部に配される貫通電極と、を備える。本発明の実施形態によって、貫通電極は、半導体装置内に設計される回路の内部ノードであり、パッドとは電気的に分離される。本発明の実施形態によって、貫通電極は、半導体装置の電源ノードであり、パッドとは電気的に連結される。本発明の実施形態によって、記貫通電極は、円筒形構造であるか、またはリング状の構造である。本発明の実施形態によって、前記貫通電極は、円筒形の第1金属プラグと、第1金属プラグの外周を取り囲む第1半導体レイヤと、第1半導体レイヤの外周を取り囲む第2金属プラグと、第1金属プラグの外周を取り囲む第2半導体レイヤと、第1金属プラグの外周に、第1半導体レイヤ及び第2金属プラグの内周及び外周に、そして第2半導体レイヤの内周に形成される少なくとも一つの絶縁膜と、を備え、第1半導体レイヤ内に第1絶縁膜との界面から広がる空乏層が形成されるように、第1半導体レイヤに第1バイアス電圧を印加するが、第1バイアス電圧は、第2半導体レイヤに印加される第2バイアス電圧とは異なる。本発明の実施形態によって、第1バイアス電圧は、負の電圧レベルであり、絶縁膜と第1半導体レイヤとの界面に反転層を誘導する電圧である。本発明の実施形態によって、第2バイアス電圧は、接地電圧である。本発明の実施形態によって、第2金属プラグには接地電圧が印加される。本発明の実施形態によって、前記貫通電極は、第1半導体レイヤと、第1半導体レイヤの外周を取り囲むリング状の金属プラグと、金属プラグの外周を取り囲む第2半導体レイヤと、第1半導体レイヤの外周に、金属プラグの内周及び外周に、そして第2半導体レイヤの内周に形成される少なくとも一つの絶縁膜と、を備え、第1半導体レイヤ内に第1絶縁膜との界面から広がる空乏層が形成されるように、第1半導体レイヤに第1バイアス電圧を印加するが、第1バイアス電圧は、第2半導体レイヤに印加される第2バイアス電圧とは異なる。本発明の実施形態によって、前記貫通電極は、第1半導体レイヤと、第1半導体基板の外周にリング状の第1金属プラグと、第1金属プラグの外周の第2半導体レイヤと、第2半導体レイヤの外周のリング状の第2金属プラグと、第2金属プラグの外周の第3半導体レイヤと、第1半導体レイヤの外周に、第1金属プラグ、第2半導体レイヤ及び第2金属プラグの内周及び外周に、そして第3半導体レイヤの内周に形成される少なくとも一つの絶縁膜と、を備え、第1及び第2半導体レイヤ内に少なくとも一つの絶縁膜との界面から広がる空乏層が形成されるように、第1及び第2半導体レイヤに第1バイアス電圧を印加するが、第1バイアス電圧は、前記第3半導体レイヤに印加される第2バイアス電圧とは異なる。本発明の実施形態によって、パッドは、半導体装置のウェーハテスト時にテストされていないパッドでありうる。本発明と本発明の動作上の利点及び本発明の実施によって達成される目的を十分に理解するためには、本発明の望ましい実施形態を例示する添付図面及び添付図面に記載された内容を参照しなければならない。以下、添付した図面を参照して本発明の望ましい実施形態を説明することで、本発明を詳細に説明する。各図面に提示された同一参照符号は同一部材を示す。図1は、本発明の第1実施形態による半導体装置を説明する図である。図1を参照すれば、半導体装置10は、印刷回路基板250上に第1チップ100と第2チップ200とが積層された構造を持つ。半導体装置10は、印刷回路基板250上に積層された2個のチップ100、200を備えるが、これに限定されず2個以上のチップを積層できる。第1及び第2チップ100、200は、上端面である第1面102、202と下端面である第2面104、204とで構成される。第1面102、202には第1及び第2チップ100、200の回路パターン110、210が配置され、第2面104、204は、第1及び第2チップ100、200のウェーハ背面になる。第1チップ100の回路パターン110の信号ラインは、導電性物質で埋め込まれた第1ビアホール112a、112bを通じて第1メタルライン114a、114bと連結される。第1メタルライン114aは、導電性物質で埋め込まれた第2ビアホール116aを通じて第2メタルライン120aと連結される。第2メタルライン120aは、第1チップ100のパッドになる。第1チップ100のパッド120aは、電極パッド122aを通じてハンダボール124aと連結される。ハンダボール124aは、印刷回路基板250の電極パッド252と連結される。第1チップ100の回路パターン110と連結される第1ビアホール112bは第1メタルライン114bと連結され、第1メタルライン114bは、貫通電極130aと連結される。貫通電極130aはパッド120aの下部に形成されており、パッド120aとは直接的に連結されずに電気的に分離されている。貫通電極130aは内部ノード貫通電極になる。第1チップ100に電源を供給するパッドである第2メタルライン120bは、電極パッド122bを通じてハンダボール124bと連結される。ハンダボール124bは、印刷回路基板250の電極パッド254と連結される。電源パッド120bは、導電性物質で埋め込まれた第2ビアホール116bを通じて第1メタルライン114cと連結される。第1メタルライン114cは、貫通電極130bと連結される。電源パッド120bは、貫通電極130bと直接連結される。貫通電極130bは、電源貫通電極になる。第1チップ100で、面内配線105をなす第1ビアホール112a、112b、第1メタルライン114a、114b、114c、第2メタルライン120a、120b、そして電極パッド122a、122bは、それぞれの半導体工程段階で形成される相異なる絶縁膜により分離されるが、説明の便宜のために一つの層間絶縁膜111により分離されるものとする。貫通電極130a、130bは円筒形構造を持つ。貫通電極130a、130bを下部に配置するパッド120a、120bは、第1チップ100のウェーハテスト時にプロービングされていない、すなわち、ウェーハテストされていないことが望ましい。なぜなら、ウェーハテスト時にパッドに生じるプローブマークにより、パッドの下部の貫通電極が損傷しうるためである。第2チップ200は、第1チップ100と異種のチップでありうる。第2チップ200の回路パターン210は第1チップ100の回路パターン110と異なる。第2チップ200のハンダボール224a、224bは第1チップ100の貫通電極130a、130bと連結され、面内配線205を通じて回路パターン210と連結される。第2チップ200のハンダボール224bは、第2チップ200内の電極パッド222bとパッド220bとを通じて貫通電極230bと連結される。これにより、第1チップ100のパッド120b下部の貫通電極130bと第2チップ200のパッド220b下部の貫通電極230bとが同じ位置に配される。印刷回路基板250は、半導体装置10が装着されるシステムのボードでありうる。印刷回路基板250は、半導体チップ10と接触するインターポーザーチップになることもある。また、印刷回路基板250は、半導体チップ10のパッケージ基板でもありうる。図2は、図1の第1チップ100のパッドの上面を説明する図である。図2を参照すれば、第1チップ100のパッド120a~120fは一定パッド間隔をおいて配列される。第1チップ100のパッド120a~120fの下部には、貫通電極130a~130fが形成されている。第1、第3、第4及び第6パッド120a、102c、120d、120fそれぞれは、回路パターン110a、110c、110d、110fを通じて貫通電極130a、130c、130d、130fと連結され、第2及び第5パッド120b、120eそれぞれは、貫通電極130b、130eと直接連結される。貫通電極130a、130c、130d、130fそれぞれは、第1チップ100の内部ノードになり、貫通電極130b、130eは、第1チップ100の電源ノードになる。貫通電極130a~130fをパッド120a~120fの下部に配置することで、貫通電極が形成される領域をパッドと分離して別途に設定することで、チップサイズが大きくなる負担を低減させることができる。また、図1に戻って、貫通電極130a、130bを用いた貫通配線は、面内配線と比較して電気的特性が大きく異なる。面内配線は、通例的に幅が1μm以下の配線で構成されるのに対し、貫通電極130a、130bは、例えば、10μm以上の幅を必要とする。貫通電極130a、130bが大幅で形成される理由は、半導体製造工程上、半導体基板に精密度が高くて縦横比の高い貫通ホールを形成し難いためである。一般的に、配線抵抗は配線の断面積に反比例する。幅の大きい、すなわち、断面積の大きい貫通電極130a、130bは、面内配線に比べて抵抗値が小さくなる。ところが、配線と半導体基板との間の寄生容量は、配線と対向する基板面積に比例する。これにより、断面積が大きくて周囲長さの長い貫通電極130a、130bは、半導体基板との間の寄生容量が面内配線に比べて大きくなる。貫通電極130aは第1チップ100の内部ノードであって、クロック信号、制御信号またはデータなどの信号伝送が行われる。信号伝送毎に貫通電極130aの寄生容量を充放電させなければ、信号を高速で伝送できなくなる。また、消費電力が寄生容量に比例して増大するという問題点がある。これにより、貫通電極130aの寄生容量をなるべく小さくする必要がある。図3は、本発明の第2実施形態による半導体装置を説明する図である。図3を参照すれば、半導体装置30は、図1の半導体装置10と比較して、リング状の貫通電極330a、330bを備えるという点で差があり、残りの構成要素は同一である。説明の重複を回避するために、残りの構成要素についての説明は省略する。図4は、図3の貫通電極330a、330b構造を説明する第1例の図面である。図4を参照すれば、貫通電極330aIは、半導体基板300の厚さ方向に内在されるほぼ円筒形の第1金属プラグ320と、第1金属プラグ320の外周に配される絶縁膜310とを備える。第1金属プラグ320は、層間絶縁膜111上に形成された第1メタルライン111に接触する。絶縁膜310を挟み込んだ第1金属プラグ320は、分離された半導体基板300aにより取り囲まれる。分離された半導体基板300aは、回路パターンが形成される素子形成領域のメイン半導体基板300と分離されている。分離された半導体基板300aとメイン半導体基板300との間には、絶縁膜310で取り囲まれた第2金属プラグ320aが形成されている。分離された半導体基板300aには負-のバイアス電圧VBBが印加される。これにより、図5に図示されたように、半導体基板300a内に空乏層400が形成される。空乏層400が形成されれば、貫通電極330aの総寄生容量Cは、第1金属プラグ320と半導体基板300aとの間の寄生容量C0と空乏層400の容量CSとが直列に接続される値と同じである。図6Aに図示されたグラフは、半導体基板300aに印加するバイアス電圧VBBの変化に対する空乏層の厚さの変化を計算した結果である。図6Aのグラフから分かるように、半導体基板300aに印加されるバイアス電圧VBBが一定な場合、p型不純物濃度が少なくなるにつれて空乏層400は厚くなる。所定の濃度においては、半導体基板300aに印加するバイアス電圧VBBの絶対値を大きくすることで空乏層400の厚さが増大する。しかし、半導体基板300aに印加されるバイアス電圧が一定電圧を超えれば、絶縁膜310と分離された半導体基板300a間の界面に反転層が形成され、この反転層に電荷が溜まるため、空乏層400はそれ以上厚くならずに一定になる。図6Bに図示されたグラフは、p型不純物濃度の相異なる半導体基板300aに印加されるバイアス電圧VBBの変化に対する容量比C/C0の変化を計算した結果である。C0は、半導体基板300aにバイアス電圧VBBを印加していない時の貫通電極330aの寄生容量であり、Cは、半導体基板300aにバイアス電圧VBBが印加された時の貫通電極330aの寄生容量である。図6Bのグラフから分かるように、例えば、半導体基板300aのP型不純物濃度を1e15cm-3とすれば、半導体基板300aに-1Vのバイアス電圧VBBを印加した時の貫通電極330aの寄生容量は、バイアス電圧VBBを印加していない時の50まで減少する。これにより、貫通電極330aIに伝送される信号の高速化が実現され、信号伝送時に消費電力の増大が防止される。再び図4に戻って、回路パターンが形成される素子形成領域のメイン半導体基板300には接地電圧VSSが印加される。これにより、回路パターンを構成するトランジスタの素子特性が安定的である。半導体基板300と分離された半導体基板300a間の金属プラグ320aは、接地電圧VSSに連結されうる。これにより、遮蔽shielding効果を奏するようになる。図7は、図3の貫通電極330a構造の上端面を説明する図である。図7を参照すれば、貫通電極330aIは半導体基板300に貫通され、その中心部から第1金属プラグ320-絶縁膜310-分離された半導体基板300a-絶縁膜310-第2金属プラグ320a-絶縁膜310で構成されるリング構造に形成されている。第1金属プラグ320は信号伝送ラインになり、分離された半導体基板300aには負のバイアス電圧VBBが印加される。第2金属プラグ320aには接地電圧VSSが連結されうる。図8Aないし図8Fは、図4の貫通電極330aIの製造工程を説明する図である。図8Aは、貫通電極330aIを形成する半導体基板300を示す。半導体基板300の上端面302には、素子形成領域に回路パターン図示せずが形成された状態にある。図8Bは、素子形成領域以外の半導体基板300にトレンチ305を形成する。トレンチ305は、反応性イオンエッチングreactiveionetching:RIE工程またはレーザー工程を用いて形成する。図8Cは、半導体基板300表面とトレンチ305の内側面とに絶縁膜310を形成する。絶縁膜310は、誘電率の比較的小さなものが望ましい。絶縁膜310は、気相化学蒸着工程によって、例えば、SiO2、SiNX、TiO2、Al2O3などで形成することが望ましい。図8Dは、半導体基板300のトレンチ305の内側面に絶縁膜310が形成されているトレンチ305内に金属プラグ320を形成する。金属プラグ320は、スパッタ工程、気相化学蒸着工程、メッキ法などで形成できる。特に、導電性のペーストを用いたスクリーン印刷法は、簡単な工程でトレンチ305を埋め込むことができるため、望ましい。導電性のペーストとしては、例えば、数十nmの直径を持つ金属微粒子が有機用材や還元剤に分散されることが望ましい。ペースト中に含まれる金属微粒子は、銅Cu、金Auまたは銀Agなどを使用できる。図8Eは、金属プラグ320と接触する第1メタルライン114bを形成する。金属プラグ320が形成された半導体基板300上に層間絶縁膜111を塗布し、金属プラグ320と接続すべき部分に対応する位置に、ドライエッチング工法によって層間絶縁膜111に開口部を形成する。開口部を持つ層間絶縁膜111上に第1メタル配線114bを形成する。第1メタル配線114bは、チタン/タングステンTi/W合金、銅Cu、アルミニウムAlなどの金属導電膜で形成される。図8Fは、図8Dの半導体基板300の裏面に化学機械研磨chemicalmechanicalpolishing:CMP工程により、半導体基板300の裏面部分を研磨除去して金属プラグ320及び絶縁膜310で構成される貫通電極330aの端部を露出させる。CMP工程を行った後、半導体基板300の裏面の電流応力によるダメージ層を除去する。Ti/W合金またはCu層でシード層を形成し、感光性樹脂の塗布、露光及び現像を行い、シード層を所定形状でエッチングした後、電解メッキ法によってCu層を形成する。これにより、図4のような貫通電極330aI構造を得るようになる。図9は、図3の貫通電極330a構造を説明する第2例の図である。図9を参照すれば、貫通電極330aIIは、半導体基板900の厚さ方向に内在されるリング状の金属プラグ920と、金属プラグ920の内外周に配される絶縁膜910とを備える。金属プラグ920は、層間絶縁膜111上に形成された第1メタルライン114bに接触される。絶縁膜310を挟み込んだリング状の金属プラグ920の内側には分離された半導体基板900aが存在する。分離された半導体基板900aは、回路パターンが形成される素子形成領域のメイン半導体基板900と分離されている。分離された半導体基板900aには負-のバイアス電圧VBBが印加され、メイン半導体基板900には接地電圧VBBが印加される。分離された半導体基板900aに負のバイアス電圧VBBを印加することによって貫通電極330aの寄生容量が減少する。これにより、貫通電極330aIIに伝送される信号の高速化が実現され、信号伝送時に消費電力の増大が防止される。メイン半導体基板900に接地電圧VSSを印加することで、メイン半導体基板900に形成されて回路パターンを構成するトランジスタの素子特性が安定化する。図9の貫通電極330aIIは、前述した図8Aないし図8Eの製造工程と同じ方法で製造される。ただし、図8Aないし図8Eでは、半導体基板300に1個の円筒形のトレンチと1個のリング状のトレンチ305とを形成した後、2個のトレンチ305を埋め込む絶縁膜と金属プラグとを形成する方法について説明したが、図9の貫通電極330aIIは、半導体基板900に1個のリング状のトレンチを形成した後、1個のトレンチを埋め込む絶縁膜と金属プラグとを形成するという点でのみ差がある。説明の重複を回避するために、図9の貫通電極330aIIの形成のための各工程別の具体的な説明は省略する。図10は、図9の貫通電極330aII構造の上端面を説明する図である。図10を参照すれば、貫通電極330aIIは、半導体基板1100にリング状に貫通され、その中心部から分離された半導体基板900a-絶縁膜910-金属プラグ920-絶縁膜910で構成されるリング構造で形成されている。金属プラグ920は信号伝送ラインになり、分離された半導体基板900aには負のバイアス電圧VBBが印加され、メイン半導体基板900には接地電圧VSSが連結する。図11は、図3の貫通電極330a構造を説明する第3例の図である。図11を参照すれば、貫通電極330aIIIは、半導体基板1100の厚さ方向に内在されるリング状の金属プラグ1120、1120aと、金属プラグ1120、1120aの外周に配される絶縁膜1110とを備える。第1金属プラグ1120は、層間絶縁膜111上に形成された第1メタルライン114bに接触する。絶縁膜1110を挟み込んだリング状の第1金属プラグ1120の内側には、第1分離された半導体基板1100aが存在する。第1金属プラグ1120と第2金属プラグ1120aとの間には、第2分離された半導体基板1100bが存在する。第1及び第2分離された半導体基板1100a、1100bは、回路パターンが形成される素子形成領域のメイン半導体基板1100と分離されている。第1及び第2分離された半導体基板1100a、1100bには負-のバイアス電圧VBBが印加され、メイン半導体基板1100には接地電圧VBBが印加される。第1及び第2分離された半導体基板900aに負のバイアス電圧VBBを印加することで、貫通電極330aの寄生容量が減少する。これにより、貫通電極330aIIIに伝送される信号の高速化が実現され、信号伝送時の消費電力の増大が防止される。メイン半導体基板1100に接地電圧VSSを印加することで、メイン半導体基板1100に形成されて回路パターンを構成するトランジスタ等の素子特性が安定化する。半導体基板1100と第2分離された半導体基板1100b間の第2金属プラグ1120aは、接地電圧VSSに連結されうる。これにより、遮蔽効果を奏するようになる。図11の貫通電極330aIIIは、前述した図8Aないし図8Eの製造工程と同じ方法で製造される。ただし、図8Aないし図8Eでは、半導体基板300に1個の円筒形のトレンチと1個のリング状のトレンチ305とを形成した後、2個のトレンチ305を埋め込む絶縁膜と金属プラグとを形成する方法について説明したが、図11の貫通電極330aIIIは、半導体基板900に2個のリング状のトレンチを形成した後、2個のトレンチを埋め込む絶縁膜と金属プラグとを形成するという点でのみ差がある。説明の重複を回避するために、図11の貫通電極330aIIIの形成のための各工程別の具体的な説明は省略する。図12は、図11の貫通電極330aIII構造の上端面を説明する図である。図12を参照すれば、貫通電極330aIIIは半導体基板1100に貫通され、その中心部から第1分離された半導体基板1100a-絶縁膜1110-第1金属プラグ1120-絶縁膜1110-第2分離された半導体基板1100b-絶縁膜1110-第2金属プラグ1120a-絶縁膜1110で構成される環状タイプ構造で形成されている。第1金属プラグ1120は信号伝送ラインになる。第1及び第2分離された半導体基板1100a、1100bには負のバイアス電圧VBBが印加され、半導体基板1100には接地電圧VSSが印加される。第2金属プラグ1120aには接地電圧VSSが連結されて遮蔽効果を奏することができる。本発明は、図面に図示された実施形態を参考として説明されたが、これは例示的なものに過ぎず、当業者ならば、これより多様な変形及び均等な他の実施形態が可能であるという点を理解できるであろう。したがって、本発明の真の技術的保護範囲は、特許請求の範囲の技術的思想によって定められなければならない。