"端面を有し、電気回路を含む半導体素子と、前記半導体素子の前記電気回路と電気的に接続される複数のリードフレームと、前記半導体素子を覆うように形成される樹脂材料とを備えており、前記リードフレームの前記半導体素子側の端部には前記半導体素子の前記端面に沿って延びるとともに前記半導体素子の前記端面に連なる裏面に対向する位置にまで延びる半導体素子保持部が形成されている、半導体装置。たとえば特開平5-291345号公報のようにワイヤボンディング方式を用いた場合、ピン数の増加ならびに、半導体チップの縮小化および高集積化が進むにつれて、半導体チップのパッド間距離が短くなるため、隣接するワイヤ間距離が短くなる傾向にある。その結果、隣接するワイヤ同士が接触することによる短絡不良が製造工程において発生する可能性があり、短絡不良は半導体装置の組立歩留まりを低下させる要因のひとつとなっている。また特開平5-291345号公報においては、フリップチップをリードフレームに仮固定する方法についての具体的な開示がない。このため、半導体チップをリードフレームまたはダイパッドに搭載する際に、位置ずれが発生する可能性がある。位置ずれは、たとえ微小であっても、ワイヤボンディングポイントがずれるなどの問題を引き起こす可能性があり、このことはワイヤの短絡不良の原因となる。特開平11-345842号公報においては、リードフレームに形成された接続用窪みにバンプ電極が嵌まり込むことによりバンプ電極とリードフレームとの仮固定の強度が増す。しかしこの方法を用いても、後工程において充填するモールド樹脂が勢いよく流し込まれることによりバンプ電極が窪みから外れれば、半導体チップの位置ずれを起こす可能性があるため、この方法は仮固定の手段としては不十分である。本発明は、上記の問題に鑑みなされたものである。その目的は、半導体チップの搭載時における位置ずれや短絡不良の発生が抑制される半導体装置を提供することである。本発明の一実施例による半導体装置は以下の構成を備えている。上記半導体装置は、端面を有し、電気回路を含む半導体素子と、半導体素子の電気回路と電気的に接続される複数のリードフレームと、半導体素子を覆うように形成される樹脂材料とを備えている。上記リードフレームの半導体素子側の端部には半導体素子の端面に沿って延びるとともに半導体素子の端面に連なる裏面に対向する位置にまで延びる半導体素子保持部が形成されている。本実施例によれば、半導体素子は、半導体素子の端面に沿って延びるとともに半導体素子の端面に連なる裏面に対向する位置にまで延びる半導体素子保持部に搭載されることにより、その固定される位置がずれることが抑制され、容易に仮固定できる。実施の形態1図1および図2を参照して、本実施の形態に係る半導体装置は、半導体チップCHP半導体素子と、複数のリードフレームLFと、モールド樹脂MR樹脂材料とボールBLとを有している。半導体チップCHPは、たとえばシリコンの単結晶からなるウエハより所定の大きさにダイシングされたチップである。半導体チップCHPの一方の主表面CHPa図1における上側の表面上に電気回路が形成されている。半導体チップCHPの平面視における端部には端面CEGを有しており、端面CEGは、半導体チップCHPの主表面CHPaと、主表面CHPaに対向する主表面CHPbとの距離である厚み方向の側面である。すなわち半導体チップCHPの外表面を構成する主表面CHPa表面と端面CEGと主表面CHPb裏面とは、互いに連なっている。モールド樹脂MRは半導体チップCHPの外表面、すなわち主表面CHPa,CHPbおよび端面CEGを覆うように配置される樹脂材料である。モールド樹脂MRはたとえばフェノールからなることが好ましい。モールド樹脂MRはたとえばセラミックからなるパッケージの内部に半導体チップCHPが搭載された状態で、パッケージを充填する樹脂材料である。モールド樹脂MRに覆われることにより、半導体チップCHPは外部の衝撃などから保護される。モールド樹脂MRは半導体チップCHPに接続されるリードフレームLFの一部をも覆う。リードフレームLFは、半導体チップCHPの平面視における周囲に、半導体チップCHPの外周に沿う方向に関する一定の距離ごとに複数配置される。リードフレームLFは、半導体チップCHPの主表面CHPaに形成される電気回路と半導体チップCHPの外部に形成される電気回路とを電気的に接続する。リードフレームは、たとえば銅合金Cu-Fe-Pなどまたは鉄合金Fe-42Niなどからなることが好ましい。リードフレームLFは、インナーリードILとアウターリードOLとを有している。インナーリードILは、リードフレームLFのうち、モールド樹脂MRに覆われる領域である。アウターリードOLは、リードフレームLFのうち、モールド樹脂MRの外部の領域である。リードフレームLFのうち、半導体チップCHPから見てより内側、すなわち半導体チップCHPにより近い領域がインナーリードILであり、半導体チップCHPから見てより外側、すなわち半導体チップCHPからより離れた領域がアウターリードOLである。半導体チップCHPとリードフレームLFとは、インナーリードILにおいて互いに電気的に接続される。モールド樹脂MRの外部の電気回路とリードフレームLFとは、アウターリードOLにおいて互いに電気的に接続される。インナーリードILのうち半導体チップCHPの配置される側を向いた端面であるリード端面IEGは、チップ端面CEGと対向することが好ましい。またインナーリードILのうち半導体チップCHPの主表面CHPa,CHPbに沿うように延びるリード上面IBGは、半導体チップCHPの裏面側の主表面CHPbと対向することが好ましい。なおリードフレームLFは、インナーリードILおよびアウターリードOLが一体として形成されてもよいが、たとえばインナーリードILとアウターリードOLとが互いに別の部材であり、これらが導電性の材料により互いに機械的にかつ電気的に接続された態様であってもよい。本実施の形態においては、リードフレームLFを構成するインナーリードILには、半導体素子保持部が形成されている。具体的には、インナーリードILには半導体素子保持部としてのチップ保持部IL1とチップ保持部IL2とを有している。チップ保持部IL1は搭載される半導体チップCHPの端面CEGに沿って延びる領域であり、図1において概ね上下方向に延在する領域である。チップ保持部IL2は搭載される半導体チップCHPの主表面CHPa,CHPbに沿って延びる領域であり、図1において概ね左右方向に延在する領域である。インナーリードILはチップ保持部IL1とチップ保持部IL2との境界部にて屈曲することにより、チップ保持部IL1とチップ保持部IL2とが互いに交差する方向に延在することが好ましい。言い換えればインナーリードILは、チップ端面CEGに沿って延びるインナーリードIL1が、チップ端面CEGに連なるチップ裏面CHPbに対向する位置にまで延びるように屈曲している。インナーリードILが屈曲することにより形成されたインナーリードIL1とインナーリードIL2とが、搭載される半導体チップCHPを挟むように、平面視において半導体チップCHPの両側から半導体チップCHPを保持する。このため搭載しようとする半導体チップCHPはインナーリードIL1およびインナーリードIL2からなる段差保持部に保持され、その位置が仮固定される。チップ保持部IL1とチップ保持部IL2とが半導体チップCHPを保持することにより、半導体チップCHPがインナーリードILに搭載される。半導体チップCHPを挟むように固定しようとする1対のインナーリードIL1およびIL2間の距離は、半導体チップCHPの主表面に沿う方向のサイズに応じて適宜変更することができる。半導体チップCHPとリードフレームLFとは、ボールBLにより互いに電気的に接続される。ボールBLはたとえば半田などの導電性を有する球状の電極であってもよいし、たとえば導電性接着剤を球状に加工した態様であってもよい。ボールBLは、インナーリードIL1とインナーリードIL2との双方、あるいはいずれか一方と接するように配置されることにより、インナーリードILと電気的に接続される。またボールBLは、半導体チップCHPのたとえば裏面CHPbと接するように配置されることにより、半導体チップCHPと電気的に接続される。なお図2においては、一例として平面視においてパッケージモールド樹脂MRの4側面からリードフレームLFが突出する構成が図示されている。すなわち本実施の形態はたとえばいわゆるLQFPLowprofileQuadFlatPackageおよびTQFPThinQuadFlatPackageなどのパッケージに適用されうる。しかし本実施の形態は、平面視においてパッケージモールド樹脂MRの2側面から外向きリードベンドタイプのリードフレームLFが突出する、たとえばいわゆるTSOPThinSmallOutlinePackageなどのパッケージに適用されてもよい。なお上記の4側面からリードフレームLFが突出する構成を有する場合は、4側面のそれぞれのリードフレームLFがチップ保持部IL1およびチップ保持部IL2を有する構成であることが好ましい。次に図3を参照しながら、本実施の形態の作用効果について説明する。図3を参照して、本実施の形態の比較例においては、半導体チップCHPはダイパッドDPの上面上に搭載される。半導体チップCHPは金属製の細線であるワイヤWRによりリードフレームLFと接続されている。このためリードフレームLFインナーリードILには本実施の形態のような段差部としてのチップ保持部IL1,IL2半導体素子保持部が形成されていない。図3の構成は、図1の構成と比較して、上記の各点において異なっており、他の点においては図1と同様であるため、同一の要素については同一の符号を付しその説明を繰り返さない。図3の比較例においては、半導体チップCHPをダイパッドDP上に搭載する際に、たとえば半導体チップCHPのコーナ部を固定する突起などがダイパッドDPに形成されていなければ、半導体チップCHPがダイパッドDP上にて搭載される位置がずれる可能性がある。位置ずれは、たとえ微小であっても、ワイヤボンディングがなされるポイントがずれるなどの問題を引き起こす可能性があり、このことは隣接するワイヤWR同士が短絡する原因となりうる。また半導体チップCHPをダイパッドDP上に搭載し、ワイヤWRにてリードフレームLFと接続した後、モールド樹脂MRを流し込む工程において、モールド樹脂MRの流れる勢いによりワイヤWRが横方向に流されたり、ワイヤWRが接続される根元の部分が折れ曲がりワイヤWRが倒れたりする可能性がある。このとき、隣接するワイヤWR同士が接触することにより短絡不良が発生する可能性がある。本実施の形態においては、リードフレームLFに搭載される半導体チップCHPなどのサイズに合わせた形状や距離を有する1対のインナーリードIL1,IL2の段差保持部が、半導体チップCHPの搭載位置を仮決めする固定ガイドの役目を有する。このため搭載された半導体チップCHPの位置が、搭載された後のモールド樹脂充填などの工程に起因して大きくずれるなどの不具合の発生が抑制される。本実施の形態においては、半導体チップCHPとインナーリードILとの接続に、ワイヤWRの代わりにボールBLが用いられる。このため、ワイヤWRを用いた接続において見られるような製造工程での隣接するワイヤWR同士の接触による短絡不良の発生が抑制される。本実施の形態においては、半導体チップCHPがインナーリードIL1,IL2に搭載されるため、ダイパッドDPの設置が不要となる。このため半導体装置を形成するための材料コストを低減することができる。実施の形態2本発明の実施の形態2は、実施の形態1と比較して、半導体チップCHPおよびインナーリードILの構成において異なっている。以下、本実施の形態の構成について図4~図7を用いて説明する。図4を参照して、本実施の形態の第1例に係る半導体装置においては、2台の半導体チップCHP1,CHP2が積層されている。半導体チップCHP2の平面視におけるサイズは半導体チップCHP1の平面視におけるサイズよりも大きい。半導体チップCHP1,CHP2のそれぞれは、チップ保持部IL1,IL2に保持されている。半導体チップCHP2は半導体チップCHP1より大きいため、半導体チップCHP2を挟むように保持する上側の1対のチップ保持部IL1,IL2間の距離は、半導体チップCHP1を挟むように保持する下側の1対のチップ保持部IL1,IL2間の距離よりも大きい。図5を参照して、本実施の形態の第2例に係る半導体装置においては、2台の半導体チップCHP1,CHP2が積層されている。半導体チップCHP1の平面視におけるサイズは半導体チップCHP2の平面視におけるサイズよりも大きい。半導体チップCHP1と半導体チップCHP2とは、互いの主表面上においてボールBLにより電気的に接続されている。また半導体チップCHP2はボールBLにより半導体チップCHP1に固定するように支持されている。半導体チップCHP1の端面CEGおよび裏面CHPbが、チップ保持部IL1,IL2に保持されている。図6を参照して、本実施の形態の第3例に係る半導体装置においては、3台の半導体チップCHP1,CHP2,CHP3が、図4の第1例に係る半導体装置と同様に積層されている。図7を参照して、本実施の形態の第4例に係る半導体装置においては、3台の半導体チップCHP1,CHP2,CHP3が、図5の第2例に係る半導体装置と同様に積層されている。ただしここでは半導体チップCHP1,CHP2のみがインナーリードにより保持されており、半導体チップCHP3は半導体チップCHP2の主表面とボールBLにより電気的に接続されている。また半導体チップCHP3はボールBLにより半導体チップCHP2に固定するように支持されている。図4~図7の各構成は、図1の構成と比較して、上記の各点において異なっており、他の点においては図1と同様であるため、同一の要素については同一の符号を付しその説明を繰り返さない。次に、本実施の形態の作用効果について説明する。2台以上の半導体チップを積層するように搭載する場合、これをワイヤWR図3参照を用いてリードフレームLFに接続すれば、ワイヤWR同士が短絡する可能性がより高くなる。これは半導体チップCHPの主表面に沿う左右方向のみならず、主表面に交差する上下方向に関するワイヤWR同士の間隔の確保および短絡の抑制が必要となるためである。したがって2台以上の半導体チップをワイヤWRを用いて搭載する場合には、半導体装置の設計上の難易度が高くなる。そこで本実施の形態のようにリードフレームの保持部IL1,IL2およびボールBLを用いてリードフレームLFと半導体チップCHPとを接続すれば、実施の形態1と同様に、半導体チップCHPの搭載時の位置ずれおよび短絡不良が抑制できる。また図5の半導体チップCHP2および図7の半導体チップCHP3のように、リードフレームの保持部を用いずにボールBLのみを用いることにより、半導体チップCHP3をリードフレームLFと電気的に接続することも可能である。つまりリードフレームLFの構成をより簡素化することができる。本発明の実施の形態2は、以上に述べた各点についてのみ、本発明の実施の形態1と異なる。すなわち、本発明の実施の形態2について、上述しなかった構成や条件、手順や効果などは、全て本発明の実施の形態1に準ずる。実施の形態3本発明の実施の形態3は、実施の形態1および実施の形態2と比較して、インナーリードILの構成において異なっている。以下、本実施の形態の構成について図8を用いて説明する。図8を参照して、本実施の形態においては、インナーリードILのうちチップ保持部IL1の、特に半導体チップCHP1,CHP2の端面CEGと対向するリード端面IEG上の一部において、絶縁材IMが塗布されている。絶縁材としては、たとえばワニスを用いることが好ましい。絶縁材IMはチップ保持部IL1のリード端面IEGの一部に塗布するが、チップ保持部IL2には塗布されないことが好ましい。ただし、仮にたとえばチップ保持部IL1に塗布された絶縁材IMの一部がはみ出してチップ保持部IL2のリード上面IBGの一部の領域に付着しても、ボールBLとチップ保持部IL2との電気的な接続が確保できれば問題ない。また図8は実施の形態2の図4に示す半導体装置に対して絶縁材IMを施したものであるが、実施の形態1および実施の形態2の他の図に示す半導体装置に対して絶縁材IMを施してもよい。図8の構成は、図4の構成と比較して、上記の各点において異なっており、他の点においては図4と同様であるため、同一の要素については同一の符号を付しその説明を繰り返さない。次に、本実施の形態の作用効果について説明する。半導体チップCHPはウエハをダイシング切断することにより形成される。このため半導体チップCHPの端面CEGおよびその近傍には、ダイシングの際に生じるバリやヒゲなどの突起物異物が多数付着している可能性がある。そこで上記のようにインナーリードILに絶縁材IMを塗布することにより、バリやヒゲに起因して半導体チップCHPとリードフレームLFとが意図せず接触しても短絡を抑制することができる。またチップ保持部IL1に絶縁材IMが塗布されれば、チップ保持部IL1と半導体チップCHPとが接触したとしても、両者の間に絶縁材IMが介在するため、半導体チップCHPとリードフレームLFとが短絡する可能性が低減される。このため、チップ保持部IL1に絶縁材IMを塗布することにより、半導体チップCHPを搭載する際に、インナーリードIL1,IL2の保持部に対する半導体チップCHPの位置ずれ防止の観点から図8に示すように意図的に半導体チップCHPとリードフレームLFとを接触させることができる。すなわち、リードフレームLFのチップ保持部IL1,IL2を用いて半導体チップCHPの位置を高精度に固定することができる。本発明の実施の形態3は、以上に述べた各点についてのみ、本発明の実施の形態1および実施の形態2と異なる。すなわち、本発明の実施の形態3について、上述しなかった構成や条件、手順や効果などは、全て本発明の実施の形態1および実施の形態2に準ずる。実施の形態4図9を参照して、本実施の形態の第1例に係る半導体装置においては、図6の半導体装置における半導体チップCHP2の代わりに、インターポーザIPが配置されている。ここでインターポーザIPとは、たとえば配線が施された中継基板を意味する。なお図9における半導体チップCHP2は、図6における半導体チップCHP3と同一である。図10を参照して、本実施の形態の第2例に係る半導体装置においては、図9の半導体装置における半導体チップCHP2の代わりに、システム基板SUBが配置されている。ここでシステム基板SUBとは、たとえば抵抗、コンデンサ、半導体装置が施された基板を意味する。なお図10における半導体チップCHPは、図6における半導体チップCHP1と同一である。図9および図10の構成は、それぞれ図6および図9の構成と比較して、上記の各点において異なっており、他の点においてはそれぞれ図6および図9と同様であるため、同一の要素については同一の符号を付しその説明を繰り返さない。本実施の形態のように、リードフレームLFに接続される部材は半導体チップCHPに限らず他の部材が適用されてもよい。また上記以外の実施の形態1~実施の形態3に示す各構成の半導体チップの代わりに、上記の他の部材が用いられてもよい。今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。たとえば今回開示された実施の形態はアウターリードOLの形状、ならびに半導体チップの外観および形状を制限指定するものではなく、上記外観および形状は不問である。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。"