差動入力信号を受けて、差動駆動信号を出力する駆動回路と、共通の定電流源に接続され、前記差動駆動信号に応じて逆相のスイッチ動作を行う2個のトランジスタを有する差動出力部と、前記駆動回路の2個の駆動部の電源電位を、前記定電流源と前記2個のトランジスタの接続ノードの電位に応じた電位にするレベル調整回路と、を備えることを特徴とする出力回路。前記駆動回路の出力する前記差動駆動信号は、前記定電流源と前記2個のトランジスタの接続ノードの電位と、前記差動出力部の電源電位の差に等しい振幅を有する請求項1記載の出力回路。前記レベル調整回路は、ボルテージフォロア回路を備える請求項1または2記載の出力回路。前記駆動回路は、前記差動駆動信号を出力する2個の駆動部を有し、前記レベル調整回路は、増幅器と、前記駆動回路に類似の回路構成を有し、前記駆動回路の前記駆動部が、前記トランジスタを導通させる信号を出力する状態に設定されたレプリカ回路と、を備え、前記増幅器は、前記定電流源と前記2個のトランジスタの接続ノードの電位と、前記レプリカ回路の出力電位との差を検出し、前記駆動回路は、前記増幅器の出力に応じて、出力をシフトさせる請求項1から3のいずれか1項記載の出力回路。K個の前記駆動回路およびK個の前記差動出力部を備え、前記レベル調整回路は、前記K個の駆動回路の前記2個の駆動部の電源電位を、前記定電流源と前記2個のトランジスタの接続ノードの電位に応じた、同じ電位にする請求項1から4のいずれか1項記載の出力回路。実施形態によれば、スキューの少ない出力信号を出力する回路が実現される。本発明の第1の観点によれば、差動入力信号を受けて、差動駆動信号を出力する駆動回路と、共通の定電流源に接続され、差動駆動信号に応じて逆相のスイッチ動作を行う2個のトランジスタを有する差動出力部と、駆動回路の2個の駆動部の電源電位を、定電流源と2個のトランジスタの接続ノードの電位に応じた電位にするレベル調整回路と、を有する出力回路が提供される。実施形態によれば、出力信号の立上りと立下りでスキューの少ない、言い換えればIntrapairSkewの小さい出力信号を出力する回路が実現される。図4は、第1実施形態の出力回路の構成を示す図である。第1実施形態の出力回路は、ICチップや回路ブロックに設けられ、図1に示したように、外部に信号を出力するのに使用される。図4に示すように、第1実施形態の出力回路は、定電流源12と、NchトランジスタMN1と、NchトランジスタMN2と、バッファBF1およびBF2と、バッファBF3およびBF4と、を有する。定電流源12の一方の端子は、VSSGNDに、他方の端子はMN1とMN2の接続ノードに、それぞれ接続される。ここでは、MN1とMN2の接続ノードを、Tailと称する。抵抗R1およびR2は、ICチップ外に設けられる。バッファは、例えば、インバータを2段直列に接続することにより実現される。以上の構成は、図2と同じである。第1実施形態出力回路では、さらに増幅器AMP1およびAMP2を設ける。バッファBF1およびBF2の低電位側電源線15およびバッファBF3およびBF4の低電位側電源線16は、他の低電位側電源線から分離されている。AMP1は、低電位側電源線15と、Tailの電位差を検出して、低電位側電源線15にフィードバックする。これにより、低電位側電源線15の電位は、Tailの電位と同じになる。言い換えれば、バッファBF1およびBF2の低電位側電源線の電位が、Tailの電位と同じになる。同様に、AMP2は、低電位側電源線16と、Tailの電位差を検出して、低電位側電源線16にフィードバックする。これにより、低電位側電源線16の電位は、Tailの電位と同じになる。言い換えれば、バッファBF3およびBF4の低電位側電源線の電位が、Tailの電位と同じになる。言い換えれば、AMP1およびAMP2は、バッファの低電位側電源線15および16を、Tailと同じ電位にする駆動信号を出力するバッファのレベル調整回路を形成する。図5は、AMP1およびAMP2の回路例を示す図である。この回路は、INAの端子が低電位側電源線15または16に、INBの端子がTailに、出力OUTが低電位側電源線15または16に接続される。このように接続されるAMPはボルテージフォロア回路として知られており、この回路の詳しい説明は省略する。上記のように、第1実施形態出力回路では、バッファBF1、BF2、BF3およびBF4の低電位側電源線の電位が、Tailの電位と同じになる。そのため、バッファBF1、BF2、BF3およびBF4の出力する駆動信号の振幅は、VDD1とTailの電位差になる。そのため、MN1をオンする場合を考えると、BF2の出力する駆動信号はLからH、すなわちTailの電位からVDD1に変化し、これに応じてMN1は徐々に電流を流せるようになり、出力OUTPはLに向かってすぐに変化を始める。MN1をオフする場合は、前述と同様に出力OUTPはHに向かってすぐに変化を始める。したがって、出力OUTPおよびOUTNは、異なる方向の変化でもタイミングが揃い、スキュー、いわゆるIntrapairSkewは非常に小さくなる。図6は、第2実施形態の出力回路の構成を示す図である。第2実施形態の出力回路は、第1実施形態の出力回路において、バッファBF1、BF2、BF3およびBF4と、AMP1およびAMP2が形成するバッファのレベル調整回路と、を変更した回路である。第2実施形態では、バッファBF1およびBF2を、インバータINV1とレベルシフト機能付インバータ回路21と、で置き換える。前述のように、一般にバッファはインバータを2個直列に接続した回路で実現されるので、BF1とBF2の一方を除き、バッファを形成する2個のインバータのうちの後段のインバータにレベルシフト機能を設けた回路ということもできる。バッファBF3およびBF4についても同様に、インバータINV2とレベルシフト機能付インバータ回路22と、で置き換える。レベルシフト機能付インバータ回路21は、PchトランジスタMP21およびNchトランジスタMN21を直列に接続したインバータと、インバータの出力と高電位側電源線VDD1の間に接続されたPchトランジスタMP22と、を有する。PchトランジスタMP22は、MN21がオン状態の時に、インバータの出力をTailと同じ電位に保持するように動作する。レベルシフト機能付インバータ回路22の構成および動作は、レベルシフト機能付インバータ回路21と同様であり、説明は省略する。バッファのレベル調整回路は、AMP1と、レベルシフト信号を発生するレプリカ回路23と、を有する。レプリカ回路は、PchトランジスタMP25およびNchトランジスタMN23を直列に接続したインバータと、インバータの出力と高電位側電源線VDD1の間に接続されたPchトランジスタMP26と、を有する。レプリカ回路は、レベルシフト機能付インバータ回路21および22と同様の回路構成を有するが、トランジスタのサイズが所定の比率で縮小されており、インバータの入力がVDD1、すなわちHに固定されている。したがって、レプリカ回路のインバータの出力VLは、Lレベルである。AMP1は、レプリカ回路のインバータの出力レベルとTailの電位との差を検出して、信号Vcntを出力する。Vcntは、MP26のゲートに印加され、インバータの出力レベルとTailの電位が一致するように制御される。上記のように、レベルシフト機能付インバータ回路21および22は、レプリカ回路23と同じ回路特性を有するので、MP22およびMP24にVcntが印加されると、インバータの出力がLの時には、そのレベルはTailの電位と同じになる。なお、レベルシフト機能付インバータ回路21および22の入力がLでMP21およびMP23がオンする時には、インバータの出力はH、すなわちVDD1になる。したがって、レベルシフト機能付インバータ回路21および22の出力する駆動信号の振幅は、VDD1とTailの電位差になる。これにより、第1実施形態と同様に、出力OUTPおよびOUTNは、異なる方向の変化でもタイミングが揃い、スキュー、いわゆるIntrapairSkewは非常に小さくなる。第2実施形態の出力回路は、第1実施形態の出力回路に比べて、高速動作に適している。図7は、図4の第1実施形態の出力回路、および図6の第2実施形態の出力回路について、動作周波数の異なる差動入力信号を入力した場合の差動出力信号のシミュレーション結果を示す図である。A1およびA2はビットレートが1.5GMbpsの場合を、B1およびB2はビットレートが2.5GMbpsの場合を、それぞれ示す。さらに、A1、およびB1は第1実施形態の出力回路の場合を、A2およびB2は第2実施形態の出力回路の場合を、それぞれ示す。図7から、第2実施形態の出力回路の方が、第1実施形態の出力回路よりも、高速動作が可能であることは分かる。以上説明したように、第1および第2実施形態の出力回路は、IntrapairSkewが非常に小さい。また、第2実施形態の出力回路は、第1実施形態の出力回路と比較して、高速動作が可能である。第1および第2実施形態の出力回路は、1つの差動信号を出力する出力回路の例であるが、多ビットの出力信号を並列に出力する回路が広く使用されている。この場合、各ビットの出力回路に、第1および第2実施形態の出力回路を使用することが可能であるが、バッファのレベル調整回路の一部を共通化することも可能である。図8は、K1ビットの出力を行う出力回路に、第1実施形態の構成を適用した例を示す。図8の出力回路では、K1個の出力回路のバッファの低電位側電源線を、他の電源線から分離する。そして、AMP1が、K1番目の出力回路のTailの電位と、バッファの低電位側電源線の電位との差を検出して、バッファの低電位側電源線にフィードバックする。これにより、バッファの低電位側電源線の電位は、K1番目の出力回路のTailの電位と同じになる。K1ビットの出力を行う出力回路は、同じチップに形成されるので、製造誤差や温度条件の変化があっても、K1個の出力回路のTailの電位は、ほぼ同じになる。そこで、図8のように、1箇所のTail電位と低電位側電源線の電位差を検出してフィードバックしても、特に問題は生じない。図8の回路であれば、AMPの個数を削減可能である。また、第1および第2実施形態の出力回路は、定電流源の一方の端子をVSSGNDに接続した例を示したが、定電流源の一方の端子をVDDに接続した出力回路も知られている。図9は、定電流源の一方の端子をVDDに接続した出力回路に、第1実施形態の構成を適用した例を示す。図9の回路構成および動作は、第1実施形態の説明に基づいて容易に理解可能であるので、説明は省略する。また、図8および図9の出力回路で、第2実施形態の構成を適用することも可能である。以上、実施形態を説明したが、ここに記載したすべての例や条件は、発明および技術に適用する発明の概念の理解を助ける目的で記載されたものであり、特に記載された例や条件は発明の範囲を制限することを意図するものではなく、明細書のそのような例の構成は発明の利点および欠点を示すものではない。発明の実施形態を詳細に記載したが、各種の変更、置き換え、変形が発明の精神および範囲を逸脱することなく行えることが理解されるべきである。