基体上にIB族及びIIIA族の酸化物を含む薄膜物質を形成する薄膜形成工程と、還元性ガスを含む雰囲気で前記薄膜物質を予め熱処理してIB族-IIIA族金属間化合物を含む薄膜を形成する予備熱処理工程と、VI族物質を含む雰囲気中で、前記予備熱処理工程の加熱温度よりも低い温度で前記IB族-IIIA族金属間化合物を含む薄膜を加熱し、CuxAAはS、Seから選択される少なくとも一種、0.5≦x≦1相を備える中間体を形成する第一熱処理工程と、VI族物質がない雰囲気下または前記第一熱処理工程よりもVI族濃度が薄い雰囲気下で、CuxAの融点以上で前記中間体を熱処理した後、前記CuxAの融点以下へ温度を低下させる第二熱処理工程と、再びVI族物質を含む雰囲気中又は前記第二の熱処理工程よりもVI族濃度が濃い雰囲気中で、前記IB-IIIA-VIA族系化合物半導体を熱処理する第三熱処理工程と、を含むことを特徴とする化合物半導体薄膜の製造方法。前記予備熱処理工程の保持温度が300°C以上450°C以下であることを特徴とする請求項1に記載の化合物半導体薄膜の製造方法。前記第一熱処理工程の加熱温度が250°C以上400°C以下であり、前記第一の熱処理工程後の前記中間体に前記CuxAを含むことを特徴とする請求項1または2に記載の化合物半導体薄膜の製造方法。前記第二熱処理工程の加熱温度が530°C以上850°C以下であり、ピーク温度までの昇温速度を500°C/分以上4000°C/分以下とすることを特徴とする請求項1から3のいずれか1つに記載の化合物半導体薄膜の製造方法。前記第三熱処理工程の加熱温度が250°C以上400°C以下であることを特徴とする請求項1から4のいずれか1つに記載の化合物半導体薄膜の製造方法。しかしながら、従来の特許文献3では、I-III-VI族系化合物半導体薄膜として構造は得ることや膜全体の組成が大きくずれることは無いが、一段階目の熱処理で250°C~350°Cの温度で熱処理を行う際に融点が155°Cと低いIn金属の凝集により凹凸が発生し、微視的な組成がずれる可能性がある、という問題があった。また、二段目の高温での熱処理時のVI族の不足によりVI族の欠陥が発生してしまう虞がある、という問題があった。特にVI族がSである場合においては、より二段階目の温度を高くすることが必要であるが、この製法の場合、VI族の欠陥によりp型ではなくn型となってしまうことが考えられる。そのため、上記のような理由から、Inの凝集による凹凸を抑制しつつ、VI族化における十分な結晶成長とVI族の欠陥の抑制及び下部電極のVI族化を防ぐことができる半導体薄膜の製造方法が求められている。本発明は、上記に鑑みてなされたものであって、高温中で緻密化を図りつつ、下部電極や金属基板が過剰にVI族化されることを抑制し、且つVI族欠陥の少ない高品質なIB-IIIA-VIA族系化合物半導体薄膜を製造することができる化合物半導体薄膜の製造方法を提供することを目的とする。上述した課題を解決し、目的を達成するために、本発明に係る半導体薄膜の製造方法は、基体上にIB族及びIIIA族の酸化物を含む薄膜物質を形成する薄膜形成工程と、還元性ガスを含む雰囲気で前記薄膜物質を予め熱処理してIB族-IIIA族金属間化合物を含む薄膜を形成する予備熱処理工程と、VI族物質を含む雰囲気中で、前記予備熱処理工程の加熱温度よりも低い温度で前記IB族-IIIA族金属間化合物を含む薄膜を加熱し、CuxAAはS、Seから選択される少なくとも一種、0.5≦x≦1相を備える中間体を形成する第一熱処理工程と、VI族物質がない雰囲気下または前記第一熱処理工程よりもVI族濃度が薄い雰囲気下で、CuxAの融点以上で前記中間体を熱処理した後、前記CuxAの融点以下へ温度を低下させる第二熱処理工程と、再びVI族物質を含む雰囲気中又は前記第二熱処理工程よりもVI族濃度が濃い雰囲気中で、前記IB-IIIA-VIA族系化合物半導体を熱処理する第三熱処理工程と、を含むことを特徴とする。酸化物から出発することで、Inの凝集をより抑制することができると同時に、第二熱処理工程においてCuxAを含む層を形成することで、第三熱処理工程での液相成長による緻密化促進が可能となる。また、第三熱処理工程によりVI族欠陥を更に補償することで、より高品質なIB-IIIA-VIA族系化合物半導体薄膜を形成することが可能となる。また、本発明においては、前記予備熱処理工程の保持温度が300°C以上450°C以下であることが好ましい。このとき、IB族及びIIIA族の酸化物を含む薄膜物質は還元されると同時に凹凸の少ないI族-III族の金属間化合物を含む薄膜を形成することができる。また、本発明においては、前記第一熱処理工程の加熱温度が250°C以上400°C以下であり、前記第一の熱処理工程後の中間体に前記CuxAを含むことが好ましい。この工程により、IB-IIIA-VIA族系化合物半導体よりも融点の低いCuxAを確実に形成することができると同時に、ポーラスなB2Se3、B2S3BはIn、GaとポーラスなIB-IIIA-VIA族系化合物半導体を作製することができる。また、本発明においては、前記第二熱処理工程の加熱温度が530°C以上850°C以下であり、ピーク温度までの昇温速度を500°C/分以上4000°C/分以下とすることが好ましい。このときCuxAは溶融状態となり、ポーラスなB2Se3、B2S3とポーラスなIB-IIIA-VIA族系化合物半導体中へ含侵させた後に、融点温度以下まで低下させて緻密化を図ることで、緻密化の一層の促進とVI族の過剰な欠陥形成を防ぐことができる。また、本発明においては、前記第三熱処理工程の加熱温度が250°C以上400°C以下であることが好ましい。第三熱処理工程を上記範囲内とすることで、VI族の欠陥を補うことができるため、更に高品質なIB-IIIA-VIA族系化合物半導体薄膜を得ることができる。本発明によれば、高温中で緻密化を図りつつ、下部電極や金属基板が過剰にVI族化されることを抑制し、且つVI族欠陥の少ない高品質なIB-IIIA-VIA族系化合物半導体薄膜を製造することができる。以下、本発明に係る化合物半導体薄膜の製造方法の実施の形態以下、実施形態という及び実施例を図面を参照しつつ詳細に説明する。なお、下記の発明を実施するための実施形態及び実施例により本発明が限定されるものではない。また、下記実施形態及び実施例における構成要素には、当業者が容易に想定できるもの、実質的に同一のもの、いわゆる均等の範囲のものが含まれる。さらに、下記実施形態及び実施例で開示した構成要素は適宜組み合わせても良いし、適宜選択して用いてもよい。<化合物半導体薄膜の製造方法>本実施形態に係る化合物半導体薄膜の製造方法の一例について図面を用いて説明する。図1は、本実施形態に係る化合物半導体薄膜の製造方法の一例を示すフローチャートである。図1に示すように、本実施形態に係る化合物半導体薄膜の製造方法は、以下の工程を含むものであり。IB族、IIIA族、VIA族を含むIB-IIIA-VIA族系化合物薄膜を作製するものである。A基体を準備する基体準備工程ステップS11B基体上にIB族及びIIIA族の酸化物を含む薄膜物質を形成する薄膜形成工程ステップS12C還元性ガスを含む雰囲気で前記薄膜物質を予め熱処理する予備熱処理工程ステップS13DVI族物質を含む雰囲気中で、前記予備熱処理工程の加熱温度よりも低い温度でIB族-IIIA族金属間化合物を含む薄膜を加熱し、CuxAAはS、Seから選択される少なくとも一種、0.5≦x≦1相を形成する第一熱処理工程ステップS14EVI族物質がない雰囲気下または前記第一熱処理工程よりもVI族濃度が薄い雰囲気下で、CuxAの融点以上で中間体を熱処理した後、前記CuxAの融点以下へ温度を低下させる第二熱処理工程ステップS15F再びVI族物質を含む雰囲気中又は前記第二熱処理工程よりもVI族濃度が濃い雰囲気中で、IB-IIIA-VIA族系化合物半導体を熱処理する第三熱処理工程ステップS16基体準備工程:ステップS11図2は、本実施形態に係る化合物半導体薄膜の製造方法の一工程を示す断面図であり、基体を準備する工程を示す図である。図2に示すように、まず基体11を準備する。基体11は、基板12と下部電極13とを有する。基板12を構成する材料としては、一般的にガラスが使用される。ガラスは、青板ガラス、石英ガラスなどが挙げられるが、コストを低く抑える観点から、青板ガラスが好ましい。また、基板12の材料としては、ガラスの他に、金属基板、セラミックス基板、有機基板などが挙げられる。金属基板としては、例えば、鉄、ステンレス、モリブデン、タングステン、アルミニウムなどが挙げられる。セラミックス基板としては、例えば、ジルコニアやアルミナなどが挙げられる。有機基板としては、例えば、ポリエチレンテレフタラートPolyethyleneterephthalate:PET、ポリカーボネートPolycarbonate:PCなどが挙げられる。基板12の形状は、特に限定されるものではなく、基板12の形状は、耐熱温度等により適宜選定することができる。基板12の材料として、FeなどIB-IIIA-VIA族系化合物半導体薄膜に対して特性低下を与える可能性のある材料を使用する場合には、基板12と下部電極13との間にはSiO2などの保護層を設けることが好ましい。SiO2はスパッタリング法や塗布法などを用いて形成することができる。下部電極13を構成する材料としては、IB-IIIA-VIA族系化合物半導体薄膜とオーミック接触を得られ、VI族物質と過剰反応しない物質が用いられる。例えば、モリブデン、タングステン、タンタル、金などが挙げられる。これらの中でも下部電極13の材料としては、コスト面などの観点からモリブデンが好ましい。また、基板12が下部電極13と同じ材料である場合には、下部電極13は設けなくてもよい。薄膜形成工程:ステップS12図3は、薄膜を形成した状態を示す断面図である。図3に示すように、IB族、及びIIIA族の酸化物を含む薄膜物質14が基体11上に成膜される。薄膜物質14は、IIIA族の酸化物を含む物質16をIB族の酸化物を含む物質15で被覆された粒子が挙げられる。IB族の物質としては、Cu等が挙げられる。IIIA族の物質としては、In、Gaなどが挙げられる。基体11上に成膜される薄膜物質14の厚さは0.5μm以上10μm以下が好ましい。薄膜物質14の厚さが10μmを越えると、IB-IIIA-VIA族系化合物半導体が形成されたときに抵抗が高くなり、特性が低下する虞がある。また、薄膜物質14の厚さが0.5μm未満となる場合、リークの傾向が強くなる。そのため、薄膜物質14の厚さを上記範囲内とすることで、特性の低下を抑制することができると共に、リークを抑制することができる。基体11上に成膜する薄膜物質14の成膜方法は、例えば、スパッタリング法、スクリーン印刷法、スプレー法、スピンコート法、バーコーター、ドクターブレードなどが挙げられる。スパッタリング法の場合、IB族、IIIA族の酸化物のターゲットを準備し、順次成膜される。このとき、ターゲットは複合酸化物を用いることがより好ましい。IB族、及びIIIA族の酸化物を含む粒子を塗布する方法、例えばスクリーン印刷法、スプレー法、スピンコート法、バーコーター、ドクターブレードなどがあるが、このような塗布方法で基体11上にIB族、及びIIIA族の酸化物を含む粒子を堆積する場合には、例えば、IB族の酸化物を含む物質で被覆されたIIIA族の酸化物を含む物質の粒子を溶媒へ入れ、Zrビーズなどのメディア、溶媒、分散剤などと共に基体11上に分散する。使用する溶媒は、水の他に、アセトン、トルエン、アルコールなどの各種有機溶剤から適宜選択すればよい。後の工程で脱バインダ処理が必要となるが、エチルセルロースやポリビニルブチラール等の各種バインダから適宜選択して、使用してもよい。溶媒中の粉体の量は10質量以上50質量以下とすればよいが、使用する堆積方法により適宜選択すればよい。このようにして得られたスラリーは、上記塗布方法により基体11上に堆積される。堆積された後に溶媒を乾燥させるために、熱風乾燥機などで20°C~120°Cで乾燥させて形成する。基体11上に成膜される薄膜物質14の膜厚を厚くするために、上記手順を繰り返して複数層形成することや、膜をPETやポリカーボネートのような別の基体上に形成して、それを基体11上に転写してもよい。予備熱処理工程:ステップS13図4は、基体11上に成膜された薄膜物質14を予備熱処理した後の状態を模式的に示す断面図である。図4に示すように、基体11の上に成膜された薄膜物質14は還元性ガスを含む雰囲気中で予備熱処理を行い、IB族-IIIA族金属間化合物を含む薄膜17を得ることができる。還元性ガスは、例えば、水素H2、一酸化炭素COなどが好ましく用いられ、不活性ガスとの混合ガスを使用しても良い。不活性ガスとしては、例えば、窒素N2、アルゴンArなどが挙げられる。熱処理の保持温度は300°C以上450°C以下が好ましい。450°Cを越える場合、IB族-IIIA族金属間化合物が溶融して、大きな凹凸が形成されてしまい、後述する第一熱処理工程ステップS14以降の工程を経てもIB族-IIIA族金属間化合物に起因して生じる大きな凹凸を低減することは困難である。また、300°C未満においては、IB族、及びIIIA族の酸化物を含む物質が十分に還元されず、残留酸化物が後の第二熱処理工程ステップS15で緻密化の阻害をし、粒子径が大きくならない。そこで、熱処理の保持温度を上記範囲内とすることで、IB族-IIIA族金属間化合物に起因して生じる大きな凹凸を低減することができる。第一熱処理工程:ステップS14図5は、IB族-IIIA族金属間化合物を含む薄膜17が形成された基体11を第一熱処理した後の状態を模式的に示す断面図である。図5に示すように、図4に示す予備的熱処理で形成されたIB族-IIIA族金属間化合物を含む薄膜17を、VIA族物質を含む雰囲気中において予備熱処理工程ステップS13における予備熱処理温度以下で第一熱処理を行い、中間体18を得る。中間体18は、ポーラスなIB-IIIA-VIA族系化合物半導体およびポーラスなB2Se3、B2S3BはIIIA族物質の相19と、CuxA相20とを有する。ポーラスなIB-IIIA-VIA族系化合物半導体およびポーラスなB2Se3、B2S3BはIIIA族物質の相19は、下部電極13の表面上に形成され、CuxAAはS、Seから選択される少なくとも一種、0.5≦x≦1相20は、ポーラスなIB-IIIA-VIA族系化合物半導体およびポーラスなB2Se3、B2S3BはIIIA族物質の相19の表面上に形成される。これはポーラスなIB-IIIA-VIA族系化合物半導体およびポーラスなB2Se3、B2S3BはIIIA族物質の相19の体積収縮によりCuxA相20がポーラスな部分に留まりきることができずに下部電極13と反対側に偏析すると考えられ、また、CuxA相20の一部がポーラスなB2Se3、B2S3内に存在していることもある。VI族物質を含む雰囲気は、例えばVI族元素を含むガスを用いて調整することができる。VI族元素を含むガスとして、例えば、セレン化水素H2Se、硫化水素H2S、セレンSe、硫黄蒸気S、ジメチルセレンCH32Se、ジエチルセレンC2H52Seなどが挙げられる。予備熱処理温度より温度が高いと、予備熱処理で形成されたIB族-IIIA族金属間化合物を含む薄膜17が溶融して、大きな凹凸が形成されることから、後の工程を経ても薄膜17の表面に形成される大きい凹凸は修正することは困難である。このため、第一熱処理温度は250°C以上400°C以下で加熱することが好ましい。第一熱処理温度が400°Cを越える場合では、CuxAAはS、Seから選択される少なくとも一種、0.5≦x≦1相19は形成されなく、また低結晶なIB-IIIA-VIA族系化合物半導体薄膜のみが形成されてしまうことから、後の第二熱処理工程ステップS15において緻密化させることが困難となる。また、第一熱処理温度が250°C以下の場合では、予備熱処理で形成されたIB族-IIIA族金属間化合物を含む薄膜17の金属成分が残留してしまい、薄膜17の抵抗値が低下してしまう。第一熱処理において、上記温度範囲で加熱する際、加熱時間は、1分以上30分以下保持して行うことが好ましい。加熱時間を上記範囲内とすることで、薄膜17に金属成分が残留することなく、緻密なIB-IIIA-VIA族系化合物半導体薄膜を形成することができる。0.5≦x≦1のCuxA相20は融点が低いことから、後の第二熱処理工程ステップS15で有効に働く。CuxA相20のxが1よりも大きい場合、CuxA相20の融点が高くなることから、後の第二熱処理工程ステップS15でその融点以上まで温度を昇温させてしまうと、VI族の欠陥が多く発生してしまい、修正することが困難となる。そのため、CuxA相20のxを上記範囲内とすることで、欠陥の少ない緻密なIB-IIIA-VIA族系化合物半導体薄膜を形成することができる。CuxA相20は、第一熱処理工程で形成されることが好ましい。CuxA相20が第一熱処理工程で形成されないと、第二熱処理工程で熱処理温度をCuxA相20の融点以上の温度としても、溶融したCuxA相20が無いため、得られるIB-IIIA-VIA族系化合物半導体薄膜の緻密化を促進することができない。また、ポーラスなIB-IIIA-VIA族系化合物半導体およびポーラスなB2Se3、B2S3BはIIIA族物質の相19は下部電極13の表面上に形成され、下部電極13とCuxA相20との間に形成される。ポーラスなIB-IIIA-VIA族系化合物半導体およびポーラスなB2Se3、B2S3の相19は毛細管力を利用して、後の第二熱処理工程ステップS15において、熱処理することで、CuxA相20をポーラスなIB-IIIA-VIA族系化合物半導体およびポーラスなB2Se3、B2S3の相19中に含侵させる。第二熱処理工程:ステップS15図6は、中間体18が形成された基体11を第二熱処理した後の状態を模式的に示す断面図である。図6に示すように、第二熱処理工程においては、第一の熱処理工程ステップS14で形成したCuxA相20の融点以上で前記酸化物を熱処理することで、CuxA相20を図4で示されたポーラスなB2Se3、B2S3及びポーラスなIB-IIIA-VIA族系化合物半導体の相19内に含侵する。熱処理温度は、530°C以上850°C以下が好ましく、より好ましくは、600°C以上820°C以下である。530°Cより低い場合では溶融したCuxA相20がポーラスなB2Se3、B2S3及びポーラスなIB-IIIA-VIA族系化合物半導体の相19内に含侵できず、得られるIB-IIIA-VIA族系化合物半導体薄膜21の緻密化の促進を図ることができない。また、熱処理温度が850°Cを越えると、緻密なIB-IIIA-VIA族系化合物半導体薄膜21のVI族欠陥が過剰に発生し、一部が金属質となり、後の第三熱処理工程ステップS16を経ても、IB-IIIA-VIA族系薄膜21を生成することはできない。第二熱処理工程における熱処理温度には、例えば、500°C分以上4000°C分以下で昇温させることが好ましく、より好ましくは、800°C分以上3000°C分以下であり、更に好ましくは1000°C分前後である。第二熱処理工程における熱処理温度における保持時間は、例えば01分以上5分以下が好ましく、より好ましくは、0.3分以上3分以下であり、更に好ましくは0.5分程度である。CuxA相20をポーラスなB2Se3、B2S3及びポーラスなIB-IIIA-VIA族系化合物半導体18内に含侵させた後、融点以下の温度へ低下させ、生成されるIB-IIIA-VIA族系化合物半導体薄膜21の緻密化を更に促進することができる。融点以下の温度としては、400°C以上650°C以下が好ましく、より好ましくは430°C以上620°C以下である。保持時間は、融点以下へ下げて緻密化をするのに必要な時間であればよく、エネルギー消費の無駄を抑制する観点から、好ましくは10分以上200分以下である。第二熱処理の雰囲気はVI族物質がないか、第一熱処理のVI族濃度よりも薄い雰囲気下で行うことが好ましい。第二熱処理は高温で熱処理するため、VI族濃度が高すぎる場合には、下部電極や基板に金属を使用している場合には金属基板が過剰にVI族化されてしまう虞があるためである。第三熱処理工程:ステップS16第三熱処理工程では、VI族物質を含む雰囲気中又は第二熱処理工程ステップS15よりもVI族濃度が濃い雰囲気中で熱処理を行うことで、第二熱処理工程ステップS15で生じたVI族の欠陥の補償を行う。第三熱処理工程における熱処理温度は250°C以上400°C以下が好ましく、より好ましくは280°C以上350°C以下である。熱処理温度を上記温度範囲内とすることで、VI族の欠陥の補償を十分行うことができると共に、基板12に金属を使用している場合に、その金属が過剰にVI族化されるのを抑制することができる。保持時間は、5分以上200分以下が好ましい。保持時間を上記範囲内とすることで、エネルギーの消費の無駄を抑制しつつ、VI族物質の無駄を抑制することができる。図6に示すように、基体11上にIB-IIIA-VIA族系化合物半導体薄膜21が作製される。このIB-IIIA-VIA族系化合物半導体薄膜21は、太陽電池に用い際、光吸収層として機能する。このように、本実施形態に係る化合物半導体薄膜の製造方法を用いれば、酸化物を含む物質を基体11上に結晶粒子径を例えば0.5μm以上と大きく成長させつつ、IB-IIIA-VIA族系化合物半導体薄膜21を作製している。したがって、基体11上に高温中で緻密化を図りつつ、下部電極13や基板12に金属を使用している場合の金属が過剰にVI族化されることを抑制し、且つVI族欠陥の少ない高品質なp型のIB-IIIA-VIA族系化合物半導体薄膜21を得ることができる。<化合物系太陽電池>本実施形態に係る化合物半導体薄膜の製造方法を用いて製造されたIB-IIIA-VIA族系化合物半導体薄膜21は、太陽電池に好適に用いることができる。太陽電池の構造の一例として、化合物系太陽電池を模式的に示す断面図を図7に示す。図7に示すように、太陽電池30は、基体11と、IB-IIIA-VIA族系化合物半導体薄膜21と、バッファー層31と、取り出し電極32とを有する。基体11は、上述の通り、基板12及び下部電極13とを有する。IB-IIIA-VIA族系化合物半導体薄膜21は光吸収層として機能する。太陽光は、バッファー層31側から入射する。IB-IIIA-VIA族系化合物半導体薄膜21はp型の半導体であり、上述の通り、基体11上に形成される。バッファー層31はn型の半導体であり、IB-IIIA-VIA族系化合物半導体薄膜21の上に形成される。また、取り出し電極32はバッファー層31の上に設けられる。バッファー層31を構成する材料として、ZnOやCdSなどが用いられ、取り出し電極32を構成する材料として、AlやNiなどが用いられる。IB-IIIA-VIA族系化合物半導体薄膜21とバッファー層31とを接触させて積層することにより、PN接合が形成され、太陽光がバッファー層31側から入射することで発電することができる。また、太陽電池30は、必要に応じて、IB-IIIA-VIA族系化合物半導体薄膜21やバッファー層31の各層の間にサブ層を設けるようにしてもよい。これにより、発電効率を向上させることができる。また、取り出し電極32はIB-IIIA-VIA族系化合物半導体薄膜21とバッファー層31との間で発電して生じた電気を外部へ取り出すことが可能となる。したがって、太陽電池30は、光吸収層として本実施形態に係る化合物半導体薄膜の製造方法を用いて製造されたIB-IIIA-VIA族系化合物半導体薄膜21を用いており、IB-IIIA-VIA族系化合物半導体薄膜21は十分に焼結して緻密であり、過剰にVI族化されておらず、VI族欠陥の少ない高品質なp型の化合物半導体薄膜であるため、高い変換効率を得ることができる。また、バッファー層31と取り出し電極32との間に透明電極を設けてもよいし、バッファー層31の上に必要に応じて反射防止膜を設けてもよい。IB-IIIA-VIA族系化合物半導体薄膜21を太陽電池に用いる場合、IB-IIIA-VIA族系化合物半導体薄膜21の膜厚は1μm以上あれば、太陽光の吸収に十分である。さらに、裏面で光を反射させることで、IB-IIIA-VIA族系化合物半導体薄膜21内での光路長を長くすることができ、1μm以下の薄膜でも太陽光を十分に吸収することができるようになる。また、IB-IIIA-VIA族系化合物半導体薄膜21の膜厚は、10μm以下が好ましい。IB-IIIA-VIA族系化合物半導体薄膜21の膜厚は、10μm以下とすることで、太陽電池の製造コストの低減を図ることが可能となる。以下、本実施形態に係る発明を実施例および比較例を挙げてさらに具体的に説明するが、本実施形態に係る発明は以下の実施例に限定されるものではない。<実施例1>Cu/In比を0.95狙いとした平均粒子径0.5μmのIn2O3に液相法によりCuOを被覆した粉体を容器中へ入れてメディア:2mmのジルコニアビーズ、溶媒:アルコール、1時間かけて予備分散を行った。その後、更にメディア径が異なるジルコニアビーズメディア径:0.1mm、溶媒:アルコールを用いて5分間分散を行いスラリーを作製した。溶媒中の粉の濃度は25wtとした。モリブデン箔上にこのスラリーをバーコーターにて成膜した後、70°Cの熱風乾燥を行った。IB族及びIIIA族の酸化物を含む薄膜物質を得た。モリブデン箔は圧延にて作製された箔を使用していたため、事前に水素雰囲気中において700°Cで1時間の熱処理を行い、余分な有機成分を除去した後、エタノールで超音波洗浄を10分行った後、純水で洗浄した。次いで、得られたIB族及びIIIA族の酸化物を含む薄膜物質を予備熱処理工程、第一熱処理工程を下記条件にて行い、中間体試料番号1~9を得た。予備熱処理工程予備熱処理工程は昇温速度500°C/時間、保持温度280°C~500°C、保持時間30分、水素95、窒素5とした。第一熱処理工程第一熱処理工程は昇温速度500°C時間、保持温度200°C~450°C、保持時間30分、窒素5、H2Seガス又はH2Sガス95とした。[評価]得られた中間体について、CuxA相の有無の確認、酸化物相の有無確認、金属相の有無確認及び、基体面の露出の有無を各々確認を行った。CuxA相の観察CuxA相の有無は得られた中間体表面のXRD分析により、CuxAのピークが検出の有無で判断した。CuxA相の観察より、CuxAのピークが検出された場合には良好と評価した。結果を表1に示す。酸化物相の観察得られた中間対表面をXRD分析し、その結果からIB族、IIIA族の酸化物またはI-III族複合酸化物の有無を判断した。XRD結果より酸化物が無かった場合には良好と評価した。結果を表1に示す。金属相の確認酸化物相の観察と同様にXRDにより中間体表面を分析し、その結果からIB族、IIIA族の金属またはI-III族金属間化合物の有無を判断した。中間体表面の分析結果よりIB族、IIIA族の金属またはI-III族金属間化合物が無かった場合には、良好と評価した。結果を表1に示す。基体面の露出中間体表面についてSEM観察を行い、基体面が露出の有無について確認した。SEM観察より基体面の露出がなった場合には良好と評価した。結果を表1に示す。表1より、予備熱工程温度が高すぎる場合試料番号4参照においては、基体面の露出が見られることが確認できた。また、低すぎる場合試料番号3参照においては、酸化物が残ることが確認できた。また、第一熱処理工程温度が高すぎる場合試料番号6においては、CuxA相が見られなくなることが確認できた。逆に低すぎる場合試料番号7参照においてはVI族化が十分でなく金属相が残ってしまった。また、第一熱処理工程が予備熱工程よりも高い場合試料番号8参照においては基体面が露出してしまう結果が確認できた。<実施例2>実施例2では実施例1の試料番号1、3、4、7、9の条件において再度サンプルを作製し、第一熱処理工程で終了せず、第二熱処理工程以降の処理を行った。第二熱処理工程、第三熱処理工程の条件は以下の条件として試料番号10~31を得た。第二熱処理工程第二熱処理工程は第一熱処理工程の保持温度から昇温速度100°C/分~3000°C/分、保持温度500°C~900°C、保持時間0.5分、窒素100及び、窒素とH2Seガス又はH2Sガスの混合ガス及び、H2Se=100とした。また保持時間経過後に、同じ雰囲気中で500°C分で降温し、保持温度400°C~650°Cとして保持時間を30分保持した。第三熱処理工程第三熱処理工程は雰囲気を窒素とH2Seガス又はH2Sガスの混合ガス及び、窒素100として、第二熱処理工程から更に降温し、保持温度200°C~500°Cの範囲で、保持時間を30分とした。[評価]得られたIB-IIIA-VIA族系化合物半導体薄膜について、SEM観察により表面の凹凸を確認し、基体面の露出の有無、また断面研磨により結晶粒子径の確認とVI族化モリブデンの厚み、XRDによる金属異相の確認、ホール効果測定によるpn判定を行った。表面凹凸の確認得られたIB-IIIA-VIA族系化合物半導体薄膜試料の表面の凹凸状態の確認をSEM観察で行い、基体面の露出の有無を確認した。結果を表2に示す。SEM観察して基体面の露出が無いものを良好とした。結果を表2に示す。結晶粒子径の確認IB-IIIA-VIA族系化合物半導体薄膜試料に対して垂直な面で切断し、切断面についてSEM観察を行い、結晶粒子径の確認を行った。無作為に100個の粒子を観察しその長径の平均径を粒子径として算出した。結晶粒子径が0.5μm以上を良好とした。結果を表2に示す。金属異相の確認金属異相については、IB-IIIA-VIA族系化合物半導体薄膜試料をXRD分析を行い、I族、III族金属及びI-III族金属間化合物の有無を確認した。XRD分析から金属異相が無いものを良好とした。結果を表2に示す。VI族化モリブデンの観察垂直な面で切断したIB-IIIA-VIA族系化合物半導体薄膜試料の切断面をSEM観察を行い、VI族化モリブデンの厚みの確認を行った。5点の平均をその厚みとした。本実施例では0.3μm以下を良好とした。尚、0.1μm以下については一律0.1μm以下とした。結果を表2に示す。pn判定IB-IIIA-VIA族系化合物半導体薄膜試料上に接着剤を塗り、その上にガラス板を貼り付けることでガラス板へ転写を行った。その後、ホール効果測定によりpn判定を行った。本実施例ではp型が良いものとした。結果を表2に示す。表2より、予備熱処理工程及び第一熱処理において生じた金属相や基体面露出は第二、第三熱処理工程を経ても、修正されないことが確認された試料番号11~13参照。金属相については第三熱処理工程において保持温度が500°Cを越えて熱処理することで、消失する可能性があるが、VI族化モリブデンの厚みが厚くなった試料番号24参照。また、予備熱処理工程において酸化物相が残存している場合においては、第二、第三熱処理工程を経た後において、その結晶粒子径は大きくならなかった試料番号11参照。第二熱処理工程における保持温度が高すぎる場合では、IB-IIIA-VIA族系化合物半導体薄膜中のVI族欠陥が多くでき、IB-IIIA-VIA族系化合物半導体薄膜の一部が金属化してしまい、第三熱処理工程を経ても改善されなかった試料番号15参照。また、第二熱処理工程の保持温度が低すぎる場合試料番号17参照においてはCuxAが溶融しない、又は溶融してもポーラスなB2Se3、B2S3中やポーラスなIB-IIIA-VIA族系化合物半導体中への拡散が十分でないことが考えられ、結晶粒子径が小さくなることが確認できた。第二熱処理温度の降温後熱処理保持温度を降温前の熱処理温度より高くした場合試料番号27参照には、VI族欠陥が多くでき、IB-IIIA-VIA族系化合物半導体薄膜の一部が金属化してしまうのと同時に、MoSe2の厚みも若干厚くなった。第二熱処理工程における、昇温時間が遅すぎる場合においては、IB-IIIA-VIA族系化合物半導体薄膜中のVI族欠陥が多くでき、IB-IIIA-VIA族系化合物半導体薄膜の一部が金属化してしまい、それは第三熱処理工程を経ても修正されない試料番号19参照ことが確認できた。また、第二熱処理工程が第一熱処理工程のVI族濃度よりも濃い場合試料番号31参照においては、VI族化モリブデンMoSe2の厚みが極めて厚く形成されてしまい、基体からIB-IIIA-VIA族系化合物半導体薄膜の剥離が発生した。第三熱処理工程の保持温度が低すぎる場合では、第二熱処理工程で生じたVI族欠陥が補償されなく、得られるIB-IIIA-VIA族系化合物半導体薄膜はn型となってしまった試料番号21参照。また、第三熱処理工程の保持温度が高すぎる場合においては、モリブデン箔が過剰にVI族化されてしまった試料番号24参照。第三熱処理工程のVI族の濃度が第二熱処理工程よりも低い場合においては、第に熱処理工程で生じたVI族欠陥が補償されなく、得られる膜はn型となってしまった試料番号26参照。試料番号10、14、16、18、20、22、23、25、28、29、30については、結晶粒子径が0.5μmと大きく、金属異相がなく、VI族化モリブデンの厚みも過剰に厚くならず、基体面が露出する凹凸がなく、p型の半導体膜を得ることができた。これにより酸化物膜を高品質なIB-IIIA-VIA族系化合物半導体薄膜へと変換することが可能となることが確認された。