"基板と、前記基板上に形成されたゲート電極と、前記ゲート電極上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成され、表面に凸形状を持つチャネル層と、前記チャネル層の凸形状の上に形成され、シリコン、酸素及びカーボンを含む有機材料を含有するチャネル保護層と、前記チャネル層の凸形状の上面と前記チャネル保護層との界面に形成され、カーボンを主成分として含み、その主成分であるカーボンは前記有機材料に由来するカーボンである界面層と、前記チャネル保護層の端部の上部及び側部、前記チャネル保護層の側部につらなる前記界面層の側部、前記界面層の側部につらなる前記チャネル層の凸形状の側部、並びに前記チャネル層の前記凸形状の側部につらなる前記チャネル層の上部に沿って形成されたソース電極及びドレイン電極と、を具備する、表示装置用薄膜半導体装置。さらに、前記チャネル保護層の端部の上面及び側面、前記チャネル保護層の側面につらなる前記界面層の側面、前記界面層の側面につらなる前記チャネル層の凸形状の側面、並びに前記チャネル層の前記凸形状の側面につらなる前記チャネル層の上面に形成された2つのコンタクト層を具備し、前記ソース電極は、前記2つのコンタクト層のうちの一方の上に形成され、前記ドレイン電極は、前記2つのコンタクト層のうちの他方の上に形成される、請求項1記載の表示装置用薄膜半導体装置。前記チャネル層の凸形状の両側の下部は、前記ソース電極及び前記ドレイン電極と前記チャネル層との間の電荷の移動経路となる、請求項1又は請求項2記載の表示装置用薄膜半導体装置。前記チャネル層の凸形状部分における膜厚と前記チャネル層の凸形状の両側の下部における膜厚との膜厚差は2nm以上である、請求項1から請求項3のいずれか1項に記載の表示装置用薄膜半導体装置。前記チャネル保護層の幅は、前記チャネル層の凸形状の上部の上面の幅と同一幅である、請求項1から請求項4のいずれか1項に記載の表示装置用薄膜半導体装置。前記界面層に含まれるカーボンの濃度は、前記チャネル層に含まれる不純物としてのカーボンの濃度の50倍以上である、請求項1から請求項5のいずれか1項に記載の表示装置用薄膜半導体装置。前記界面層に含まれるカーボンの濃度は、5×1020[atoms/cm3]以上である、請求項1から請求項5のいずれか1項に記載の表示装置用薄膜半導体装置。前記有機材料は硫黄を含む、請求項1から請求項7のいずれか1項に記載の表示装置用薄膜半導体装置。前記界面層に含まれる硫黄の濃度は、前記チャネル層に含まれる不純物としての硫黄の濃度の100倍以上である、請求項8記載の表示装置用薄膜半導体装置。前記界面層に含まれる硫黄の濃度は、5×1019[atoms/cm3]以上である、請求項8記載の表示装置用薄膜半導体装置。前記界面層は、比抵抗が2×106[Ωcm]以上である、請求項1から請求項10のいずれか1項に記載の表示装置用薄膜半導体装置。前記界面層の厚みは、1nm以上、5nm以下である、請求項1から請求項11のいずれか1項に記載の表示装置用薄膜半導体装置。前記チャネル層は、凸形状の下部が多結晶半導体層からなる第1チャネル層と、前記第1チャネル層上に形成された非晶質半導体層からなり、表面に凸形状を持つ第2チャネル層と、を含む、請求項1から請求項12のいずれか1項に記載の表示装置用薄膜半導体装置。前記多結晶半導体層は多結晶シリコンであり、前記非晶質半導体層は非晶質シリコンである、請求項13記載の表示装置用薄膜半導体装置。前記多結晶半導体層は、平均粒径が10nmから50nmの微結晶性半導体層を含む、請求項13記載の表示装置用薄膜半導体装置。基板を準備する第1工程と、前記基板上にゲート電極を形成する第2工程と、前記ゲート電極上にゲート絶縁膜を形成する第3工程と、前記ゲート絶縁膜上にチャネル層を形成する第4工程と、前記チャネル層上に、シリコン、酸素及びカーボンを含む有機材料を塗布してチャネル保護層を形成する第5工程と、前記チャネル保護層をベークすることにより、前記チャネル層と前記チャネル保護層との界面に、カーボンを主成分として含み、その主成分であるカーボンは前記有機材料に由来するカーボンである界面層を形成する第6工程と、所定のエッチング方法により前記チャネル層のチャネル領域を残すように前記チャネル保護層及び前記チャネル層をエッチングすることにより、前記チャネル層に凸形状を形成するとともに前記チャネル層の凸形状の上に前記チャネル保護層を残留させる第7工程と、前記チャネル保護層の端部の上部及び側部、前記チャネル保護層の側部につらなる前記界面層の側部、前記界面層の側部につらなる前記チャネル層の凸形状の側部、並びに前記チャネル層の前記凸形状の側部につらなる前記チャネル層の上部に沿ってソース電極及びドレイン電極を形成する第8工程と、を含む、表示装置用薄膜半導体装置の製造方法。前記所定のエッチング方法は、ドライエッチングである、請求項16に記載の表示装置用薄膜半導体装置の製造方法。前記第7工程と前記第8工程との間に、前記チャネル保護層の端部の上面及び側面、前記チャネル保護層の側面につらなる前記界面層の側部、前記界面層の側部につらなる前記チャネル層の凸形状の側面、並びに前記チャネル層の前記凸形状の側面につらなる前記チャネル層の上面に、2つのコンタクト層を形成する工程を含み、前記第8工程において、前記ソース電極は、前記2つのコンタクト層のうちの一方の上に形成され、前記ドレイン電極は前記2つのコンタクト層のうちの他方の上に形成される、請求項16又は請求項17記載の表示装置用薄膜半導体装置の製造方法。前記第6工程から前記第8工程の間のいずれかの段階において、前記チャネル保護層に酸素プラズマ処理を行う工程を含む、請求項16~請求項18のいずれか1項に記載の表示装置用薄膜半導体装置の製造方法。前記酸素プラズマ処理は、前記チャネル保護層内の有機成分を分解し、前記チャネル保護層に含まれるシリコンに酸素原子を結合させて酸化シリコンとする、請求項19に記載の表示装置用薄膜半導体装置の製造方法。前記酸素プラズマ処理は、パワー密度が3~30[W/cm2]、温度が50~350[°C]、圧力が1~10[Torr]の範囲にてなされる、請求項19又は請求項20記載の表示装置用薄膜半導体装置の製造方法。前記第6工程から前記第8工程の間のいずれかの段階において、前記チャネル保護層に第2ベーク処理を行う工程を含む、請求項16~請求項18のいずれか1項に記載の表示装置用薄膜半導体装置の製造方法。前記酸素プラズマ処理に先立って前記チャネル保護層に第2ベーク処理を行う工程を含む、請求項19から請求項21のいずれか1項に記載の表示装置用薄膜半導体装置の製造方法。前記第2ベーク処理は、温度が300~350[°C]の範囲にてなされる、請求項22又は請求項23に記載の表示装置用薄膜半導体装置の製造方法。しかしながら、特許文献1に開示された技術は、チャネル層を凸形状の上部を抵抗として用いて電荷の移動を抑制するに過ぎないので、抵抗として電荷の移動を抑えられる範囲内においてソース電極とドレイン電極との間でのバックチャネルでの電荷の移動を抑制するに過ぎない。すなわち、チャネル保護層として例えば酸化シリコン膜などの無機材料を用いてCVDやスパッタでチャネル保護層を堆積させて、ウェットエッチングあるいはドライエッチングを用いて所望のパターンに形成する場合、チャネル保護層には正の固定電荷が存在する。そのため、固定電荷によってチャネル保護層の下層に位置するチャネル層チャネル保護層とチャネル層との界面付近に微弱な電圧Vfが印加される。この場合、固定電荷による電圧Vfが、チャネル層のバックチャネルの閾値電圧Vbc以上になってしまうと、TFTのオフ時において、寄生トランジスタが動作してチャネル層のバックチャネルを介してリーク電流が流れ、オフ特性が悪化する。従って、特許文献1に開示された技術では、凸形状によってオフ電流を低下させることができるとしても、抵抗としての限界を超えてまで大幅に低下することができないという問題がある。また、特許文献2に開示された技術のように、チャネル保護層として例えばSOGSPINONGLASSなどの有機物質を含む材料を用いて所望のパターンに形成する場合、チャネル保護層を形成する有機材料が所望のパターン以外の位置にも残渣として残留することが本願発明者らの研究によって分かってきた。この場合、有機材料の残渣は、キャリアの移動をブロックする寄生抵抗として作用するので、オン電流が低下してしまう。さらに、有機材料の残渣の厚さは、基板上に存在するそれぞれの薄膜半導体装置において必ずしも均一にはならないので、薄膜半導体装置におけるオン特性のばらつきが著しく増大するという問題がある。この結果、特性ばらつきが小さいチャネル保護型の薄膜半導体装置の利点を奪ってしまう。また、チャネル保護層には有機材料に由来する固定電荷が多く存在する。そのため、固定電荷によってチャネル層のバックチャネルを介してリーク電流が流れ、オフ特性が悪化するという問題がある。このように、特許文献1及び特許文献2に開示された技術は、オン電流を増大させる作用とコストを低減させる作用とをそれぞれ有するものの、これと同時に、オフ電流を増大させる副作用と、オン電流を低下させたり特性ばらつきを増大させたりする副作用とが存在する。従って、従来の技術では、塗布型のチャネル保護層を含むチャネル保護型の薄膜半導体装置において、製造コストを低減させながら、優れたオンオフ特性を有する薄膜半導体装置を実現することが難しいという問題がある。そこで、本発明は、上記課題に鑑みてなされたものであって、チャネル保護型の半導体装置構造において、オンオフ特性を向上させることができる表示装置用薄膜半導体装置及びその製造方法を提供することを目的とする。上記目的を達成するために、本発明に係る薄膜半導体装置の一態様は、基板と、前記基板上に形成されたゲート電極と、前記ゲート電極上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成され、表面に凸形状を持つチャネル層と、前記チャネル層の凸形状の上に形成され、シリコン、酸素及びカーボンを含む有機材料を含有するチャネル保護層と、前記チャネル層の凸形状の上面と前記チャネル保護層との界面に形成され、カーボンを主成分として含み、その主成分であるカーボンは前記有機材料に由来するカーボンである界面層と、前記チャネル保護層の端部の上部及び側部、前記チャネル保護層の側部につらなる前記界面層の側部、前記界面層の側部につらなる前記チャネル層の凸形状の側部、並びに前記チャネル層の前記凸形状の側部につらなる前記チャネル層の上部に沿って形成されたソース電極及びドレイン電極と、を具備するものである。本発明によれば、抵抗として層の限界を超えてオフ電流を低下させつつ、オン電流を向上させることができる表示装置用薄膜半導体装置を実現することができる。本発明に係る表示装置用薄膜半導体装置の一態様は、基板と、前記基板上に形成されたゲート電極と、前記ゲート電極上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成され、表面に凸形状を持つチャネル層と、前記チャネル層の凸形状の上に形成され、シリコン、酸素及びカーボンを含む有機材料を含有するチャネル保護層と、前記チャネル層の凸形状の上面と前記チャネル保護層との界面に形成され、カーボンを主成分として含み、その主成分であるカーボンは前記有機材料に由来するカーボンである界面層と、前記チャネル保護層の端部の上部及び側部、前記チャネル保護層の側部につらなる前記界面層の側部、前記界面層の側部につらなる前記チャネル層の凸形状の側部、並びに前記チャネル層の前記凸形状の側部につらなる前記チャネル層の上部に沿って形成されたソース電極及びドレイン電極とを具備するものである。本態様によれば、チャネル層の凸形状とチャネル保護層との間にカーボンを主成分として含む界面層が形成されているので、チャネル層のバックチャネルにおけるキャリア移動度を低下させることができるとともに、チャネル保護層からチャネル層への固定電荷の移動を低下させることができる。これにより、オフ時のリーク電流を抑制することができるので、オフ特性を向上させることができる。しかも、本態様によれば、チャネル層の凸形状によって、当該凸形状の両側の膜厚が凸形状の膜厚よりも薄くなるので、ソース電極の下部及びドレイン電極の下部におけるチャネル層の膜厚を薄くできる。従って、ソース電極及びドレイン電極からチャネル層の凸部の両側の下部を経由して流れる電流経路フロント経路での横断抵抗を低減することができるので、オン電流を増加させることができる。さらに、本発明に係る表示装置用薄膜半導体装置の一態様において、前記チャネル保護層の端部の上面及び側面、前記チャネル保護層の側面につらなる前記界面層の側面、前記界面層の側面につらなる前記チャネル層の凸形状の側面、並びに前記チャネル層の前記凸形状の側面につらなる前記チャネル層の上面に形成された2つのコンタクト層を具備し、前記ソース電極は、前記2つのコンタクト層のうちの一方の上に形成され、前記ドレイン電極は、前記2つのコンタクト層のうちの他方の上に形成されることが好ましい。また、本発明に係る表示装置用薄膜半導体装置の一態様において、前記チャネル層の凸形状の両側の下部は、前記ソース電極及び前記ドレイン電極と前記チャネル層との間の電荷の移動経路となることが好ましい。また、本発明に係る表示装置用薄膜半導体装置の一態様において、前記チャネル層の凸形状部分における膜厚と前記チャネル層の凸形状の両側の下部における膜厚との膜厚差は2nm以上であることが好ましい。また、本発明に係る表示装置用薄膜半導体装置の一態様において、前記チャネル保護層の幅は、前記チャネル層の凸形状の上部の上面の幅と同一幅であることが好ましい。また、本発明に係る表示装置用薄膜半導体装置の一態様において、前記界面層に含まれるカーボンの濃度は、前記チャネル層に含まれる不純物としてのカーボンの濃度の50倍以上であることが好ましい。また、本発明に係る表示装置用薄膜半導体装置の一態様において、前記界面層に含まれるカーボンの濃度は、5×1020[atoms/cm3]以上であることが好ましい。これらの構成により、界面層における上記のキャリア移動度を低下させる効果を確実に発現させることができる。さらに、本発明に係る表示装置用薄膜半導体装置の一態様において、前記有機材料は硫黄を含むことが好ましい。本態様によれば、界面層に含まれる硫黄によって、上記のキャリア移動度をさらに低下させることができる。さらに、本発明に係る表示装置用薄膜半導体装置の一態様において、前記界面層に含まれる硫黄の濃度は、前記チャネル層に含まれる不純物としての硫黄の濃度の100倍以上であることが好ましい。また、本発明に係る表示装置用薄膜半導体装置の一態様において、前記界面層に含まれる硫黄の濃度は、5×1019[atoms/cm3]以上であることが好ましい。本態様によれば、界面層における上記のキャリア移動度を低下させる効果を確実に発現させることができる。さらに、本発明に係る表示装置用薄膜半導体装置の一態様において、前記界面層は、比抵抗が2×106[Ωcm]以上であることが好ましい。本態様によれば、界面層の絶縁性を高めることができるので、界面層における上記のキャリア移動度を一層低下させることができる。さらに、本発明に係る表示装置用薄膜半導体装置の一態様において、前記界面層の厚みは、1nm以上、5nm以下であることが好ましい。本態様によれば、カーボンを主成分として含むチャネル保護層を形成するときに、膜厚が1nm~5nm程度の界面層を形成することができる。さらに、本発明に係る表示装置用薄膜半導体装置の一態様において、前記チャネル層は、凸形状の下部が多結晶半導体層からなる第1チャネル層と、前記第1チャネル層上に形成された非晶質半導体層からなり、表面に凸形状を持つ第2チャネル層と、を含むことが好ましい。本態様によれば、第1チャネル層によってオン特性を向上させることができ、第2チャネル層によってオフ特性を向上させることができるので、さらにオンオフ特性に優れた表示装置用薄膜半導体装置を実現することができる。さらに、本発明に係る表示装置用薄膜半導体装置の一態様において、前記多結晶半導体層は多結晶シリコンであり、前記非晶質半導体層は非晶質シリコンであることが好ましい。さらに、本発明に係る表示装置用薄膜半導体装置の一態様において、前記多結晶半導体層は、平均粒径が10nmから50nmの微結晶性半導体層を含んでもよい。また、本発明に係る表示装置用薄膜半導体装置の製造方法の一態様は、基板を準備する第1工程と、前記基板上にゲート電極を形成する第2工程と、前記ゲート電極上にゲート絶縁膜を形成する第3工程と、前記ゲート絶縁膜上にチャネル層を形成する第4工程と、前記チャネル層上に、シリコン、酸素及びカーボンを含む有機材料を塗布してチャネル保護層を形成する第5工程と、前記チャネル保護層をベークすることにより、前記チャネル層と前記チャネル保護層との界面に、カーボンを主成分として含み、その主成分であるカーボンは前記有機材料に由来するカーボンである界面層を形成する第6工程と、所定のエッチング方法により前記チャネル層のチャネル領域を残すように前記チャネル保護層及び前記チャネル層をエッチングすることにより、前記チャネル層に凸形状を形成するとともに前記チャネル層の凸形状の上に前記チャネル保護層を残留させる第7工程と、前記チャネル保護層の端部の上部及び側部、前記チャネル保護層の側部につらなる前記界面層の側部、前記界面層の側部につらなる前記チャネル層の凸形状の側部、並びに前記チャネル層の前記凸形状の側部につらなる前記チャネル層の上部に沿ってソース電極及びドレイン電極を形成する第8工程と、を含むものである。本態様によれば、チャネル層の凸形状とチャネル保護層との間にカーボンを主成分として含む界面層が形成されているので、チャネル層のバックチャネルにおけるキャリア移動度を低下させることができるとともに、チャネル保護層からチャネル層への固定電荷の移動を低下させることができる。これにより、オフ時のリーク電流を抑制することができる。しかも、本態様によれば、チャネル層の凸形状によって、当該凸形状の両側の膜厚が凸形状の膜厚よりも薄くなるので、ソース電極の下部及びドレイン電極の下部におけるチャネル層の膜厚を薄くできる。従って、ソース電極及びドレイン電極からチャネル層の凸部の両側の下部を経由して流れる電流経路フロント経路での横断抵抗を低減することができるので、オン電流を増加させることができる。さらに、本態様によれば、エッチングによってソース電極とチャネル層との間及びドレイン電極とチャネル層との間の界面層が除去される、ソース電極とチャネル層との間及びドレイン電極とチャネル層との間には界面層が存在しない。これにより、ソース電極及びドレイン電極からチャネル層の凸部の両側の下部を経由して流れる電流経路におけるキャリア移動の阻害は生じない。従って、横断抵抗を低減することができるので、オン電流を増加させることができる。しかも、エッチングによって、界面層を基板面内において一様に除去することができるので、基板面内における表示装置用薄膜半導体装置のオン特性のばらつきを低減することができる。このように、本態様に係る製造方法によれば、オン特性及びオフ特性に優れるとともに、オン特性のばらつきのない信頼性の高い表示装置用薄膜半導体装置を得ることができる。さらに、本発明に係る表示装置用薄膜半導体装置の製造方法の一態様において、前記所定のエッチング方法は、ドライエッチングであることが好ましい。このように、ドライエッチングを用いることによって、界面層を容易に除去することができる。さらに、本発明に係る表示装置用薄膜半導体装置の製造方法の一態様において、前記第7工程と前記第8工程との間に、前記チャネル保護層の端部の上面及び側面、前記チャネル保護層の側面につらなる前記界面層の側部、前記界面層の側部につらなる前記チャネル層の凸形状の側面、並びに前記チャネル層の前記凸形状の側面につらなる前記チャネル層の上面に、2つのコンタクト層を形成する工程を含み、前記第8工程において、前記ソース電極は、前記2つのコンタクト層のうちの一方の上に形成され、前記ドレイン電極は前記2つのコンタクト層のうちの他方の上に形成されることが好ましい。さらに、本発明に係る表示装置用薄膜半導体装置の製造方法の一態様において、前記第6工程から前記第8工程の間のいずれかの段階において、前記チャネル保護層に酸素プラズマ処理を行う工程を含むことが好ましい。一般的に、有機材料からなるチャネル保護層は、酸化シリコンからなるチャネル保護層に比べ、固定電荷やトラップ中心を多量に含む。本態様によると、第6工程から第8工程の間のいずれかの段階において、チャネル保護層に酸素プラズマ処理を行う工程を設けている。即ち、第6工程において、チャネル保護層のベークにより、チャネル領域とチャネル保護層との界面に界面層が形成された後に、チャネル保護層に酸素プラズマ処理を行っている。この酸素プラズマ処理により、チャネル保護層の有機成分が分解され、チャネル保護層を構成する分子の骨格部分に酸素原子が挿入される。これにより、チャネル保護層が酸化シリコン膜に近い骨格および組成の膜となる。そのため、ソース電極からドレイン電極への移動する電子がチャネル保護層内の有機成分によってトラップされる機会が減少する。その結果、閾値電圧のシフトが抑制され、デバイスとしての信頼性を向上させることができる。また、酸素プラズマ処理により、チャネル保護層の有機成分を分解することができるので、チャネル保護層内の固定電荷を減少させることができる。そのため、バックチャネル伝導を抑制してオフ電流を抑えることができるので、オフ特性を向上させることができる。さらに、本発明に係る表示装置用薄膜半導体装置の製造方法の一態様において、前記酸素プラズマ処理は、前記チャネル保護層内の有機成分を分解し、前記チャネル保護層に含まれるシリコンに酸素原子を結合させて酸化シリコンとするものであることが好ましい。さらに、本発明に係る表示装置用薄膜半導体装置の製造方法の一態様において、前記酸素プラズマ処理は、パワー密度が3~30[W/cm2]、温度が50~350[°C]、圧力が1~10[Torr]の範囲にてなされることが好ましい。これにより、チャネル保護層内の有機成分が分解されて、チャネル保護層を酸化シリコン膜に近い膜とすることができる。さらに、本発明に係る表示装置用薄膜半導体装置の製造方法の一態様において、前記第6工程から前記第8工程の間のいずれかの段階において、前記チャネル保護層に第2ベーク処理を行う工程を含むことが好ましい。本態様によれば、第6工程から第8工程の間のいずれかの段階において、チャネル保護層に第2ベーク処理を行うので、チャネル保護層内の有機成分を分解することができ、チャネル保護層内の固定電荷を減少させることができる。これにより、バックチャネル伝導を抑制することができるので、オフ電流を抑制してオフ特性を向上させることができる。さらに、本発明に係る表示装置用薄膜半導体装置の製造方法の一態様において、前記酸素プラズマ処理に先立って前記チャネル保護層に第2ベーク処理を行う工程を含むことが好ましい。これにより、チャネル保護層における急激な組成変化や体積変化を防ぐことができ、チャネル保護層にひび割れ等が発生することを防ぐことができる。さらに、本発明に係る表示装置用薄膜半導体装置の製造方法の一態様において、前記第2ベーク処理は、温度が300~350[°C]の範囲にてなされることが好ましい。これにより、チャネル保護層内の有機成分が分解されて、チャネル保護層を酸化シリコン膜に近い膜とすることができる。実施の形態以下、本発明の実施の形態に係る表示装置用薄膜半導体装置及びその製造方法について、図面を参照しながら説明する。第1の実施の形態まず、本発明の第1の実施の形態に係る表示装置用薄膜半導体装置10について、以下説明する。表示装置用薄膜半導体装置の構成図1は、本発明の第1の実施の形態に係る表示装置用薄膜半導体装置10の構成を模式的に示した断面図である。図1に示すように、本発明の第1の実施の形態に係る表示装置用薄膜半導体装置10は、チャネル保護型でボトムゲート型の薄膜トランジスタ装置であって、基板1と、基板1の上方に順次形成された、ゲート電極2、ゲート絶縁膜3、チャネル層4及びチャネル保護層5とを備え、さらに、チャネル層4及びチャネル保護層5の界面に形成された界面層6と、チャネル層4の上方に形成された一対のコンタクト層7と、一対のソース電極8s及びドレイン電極8dとを備える。以下、本実施の形態に係る表示装置用薄膜半導体装置10の各構成要素について詳述する。基板1は、例えば、石英ガラス、無アルカリガラス及び高耐熱性ガラス等のガラス材料からなるガラス基板である。なお、ガラス基板の中に含まれるナトリウムやリン等の不純物がチャネル層4に侵入することを防止するために、基板1上にシリコン窒化膜SiNx、酸化シリコンSiOy又はシリコン酸窒化膜SiOyNx等からなるアンダーコート層を形成してもよい。また、アンダーコート層は、レーザアニールなどの高温熱処理プロセスにおいて、基板1への熱の影響を緩和させる役割を担うこともある。アンダーコート層の膜厚は、例えば、100nm~2000nm程度とする。ゲート電極2は、導電性材料又はそれらの合金等の単層構造又は多層構造からなり、例えば、モリブデンMo、アルミニウムAl、銅Cu、タングステンW、チタンTi、クロムCr、又はモリブデンタングステンMoW等を用いて、基板1上に所定形状でパターン形成される。ゲート電極2の膜厚は、例えば、20~500nm程度とする。ゲート絶縁膜3は、例えば、酸化シリコンSiOy、窒化シリコンSiNx、シリコン酸窒化膜SiOyNx、酸化アルミニウムAlOz、酸化タンタルTaOw又はその積層膜等からなり、ゲート電極2が形成された基板1を覆うように、基板1及びゲート電極2の上に形成される。本実施の形態では、チャネル層4として結晶シリコン薄膜を用いているので、ゲート絶縁膜3としては酸化シリコンを用いることが好ましい。これは、TFTにおける良好な閾値電圧特性を維持するためにはチャネル層4とゲート絶縁膜3との界面状態を良好なものにすることが好ましく、これには酸化シリコンが適しているからである。ゲート絶縁膜3の膜厚は、例えば、50nm~300nmとする。チャネル層4は、ゲート絶縁膜3上に形成される半導体層であって、ゲート電極2の電圧によってキャリアの移動が制御される領域であるチャネル領域を有する。本実施の形態において、チャネル層4は、非晶質シリコンアモルファスシリコンを結晶化することにより形成した多結晶性シリコン薄膜である。なお、この多結晶性シリコン薄膜は、アモルファスシリコンと結晶性シリコンとの混晶構造を有するシリコン薄膜とすることができる。また、優れたオン特性を得るために、少なくともチャネル層4の所定のチャネル領域については、結晶性シリコンの割合が多い膜で構成されていることが好ましい。また、チャネル層4は、表面に凸形状凸部及び平坦形状平坦部を有する。チャネル層4において、平坦部の膜厚は、凸部の膜厚凸部の高さよりも薄い。さらに、チャネル層4の凸部は、ゲート電極2の上方に位置し、その両端がゲート電極2の両端より内側に位置する。すなわち、ゲート電極2のゲート長チャネル長は、チャネル層4のゲート長方向の長さよりも長い。これにより、チャネル層4の凸部の両側の下部、つまりチャネル層4の平坦部は、ソース電極8sドレイン電極8dとチャネル層4のチャネル領域との間の電荷の移動経路となる。このように、チャネル層4の平坦部のうちゲート電極2の上の領域は、薄膜化されたチャネル領域である。なお、チャネル層4の膜厚については、凸部の膜厚と平坦部の膜厚との膜厚差が2nm以上程度であり、凸部の膜厚が20nm~100nm程度であり、平坦部の膜厚が10nm~90nm程度である。例えば、凸部の膜厚を40nmとし、平坦部の膜厚を20nmとすることができる。また、チャネル層4の多結晶性シリコン薄膜中の結晶シリコンの結晶粒径は、例えば5nm~1000nm程度である。チャネル保護層5は、チャネル層4のチャネル領域を保護する保護膜であって、チャネル層4の凸形状の上に形成される。本実施の形態において、チャネル保護層5は、一対のコンタクト層7を形成するときのエッチング処理時において、チャネル層4のチャネル領域がエッチングされてしまうことを防止するためのチャネルエッチングストッパCES層として機能する。すなわち、コンタクト層7をパターニングするときのエッチングによってチャネル保護層5の上部がエッチングされる不図示。ここで、チャネル保護層5の膜厚チャネルエッチングでエッチングされていない部分は、例えば、300nm~1000nmとする。チャネル保護層5の膜厚の下限は、チャネルエッチングによるマージン及びチャネル保護層中の固定電荷の影響を抑制することから決まる。また、チャネル保護層5の上限は、段差の増大に伴うプロセスの信頼性低下を抑制することから決まる。また、チャネル保護層5は、シリコン、酸素及びカーボンを含む有機材料を主として含有する有機材料からなる有機材料層であり、酸化シリコンや窒化シリコン等の無機材料を主成分とする無機材料層ではない。なお、チャネル保護層5は、絶縁性を有し、一対のコンタクト層7同士は電気的に接続されていない。本実施の形態において、チャネル保護層5は、感光性塗布型の有機材料をパターニング及び固化することによって形成することができる。チャネル保護層5の形成するための有機材料は、例えば、有機樹脂材料、界面活性剤、溶媒及び感光剤からなる。有機樹脂材料としては、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジスト及びベンゾシクロブテン等の中から選ばれる1種又は複数種からなる感光性又は非感光性の有機樹脂材料を用いることができる。界面活性剤としては、シロキサン等のシリコン化合物からなる界面活性剤を用いることができる。溶媒としては、プロピレングリコールモノメチルエーテルアセテート又は1,4-ジオキサン等の有機溶媒を用いることができる。また、感光剤としては、ナフトキノンジアジト等のポジ型感光剤を用いることができる。なお、感光剤には、炭素及び硫黄が含まれている。チャネル保護層5を形成するための有機材料は、スピンコート法等の塗布法によって塗布形成することができる。あるいは、液滴吐出法、又は、スクリーン印刷やオフセット印刷等の所定のパターンを形成することができる印刷法等によって所定形状の有機材料を選択的に形成することもできる。界面層6は、チャネル層4の凸形状の上面とチャネル保護層5との界面に形成される絶縁性を有する絶縁層である。なお、界面層6の比抵抗は、2×106[Ωcm]以上とすることが好ましい。界面層6は、チャネル層4上にチャネル保護層5を形成するときに生成される層であって、チャネル層4の表面層とチャネル保護層5との界面に生成される。また、界面層6は、カーボン炭素を主成分として含み、その主成分であるカーボンはチャネル保護層5を構成する有機材料に由来するカーボンである。すなわち、界面層6の主成分であるカーボンには、チャネル保護層5を形成するための有機材料に含まれるカーボンが含まれている。さらに、本実施の形態において、界面層6には硫黄も含まれている。なお、界面層6の詳細構成については後述する。一対のコンタクト層7は、不純物を高濃度に含む非晶質半導体層、または不純物を高濃度に含む多結晶半導体層からなり、チャネル層4の上方にチャネル保護層5を介して形成される。また、一対のコンタクト層7は、チャネル保護層5上において所定の間隔をあけて対向配置される。本実施の形態において、一対のコンタクト層7のそれぞれは、チャネル保護層5の上面からチャネル層4の平坦部までを跨るようにして形成されており、チャネル保護層5の上面と側面、界面層6の側面、及び、チャネル層4の平坦部の上面を覆うように形成されている。より具体的には、2つのコンタクト層7は、チャネル層4の凸部の両側に別々に設けられ、チャネル保護層5の端部の上面及び側面、チャネル保護層5の側面につらなる界面層6の側面、界面層6の側面につらなるチャネル層4の凸部の側面、並びにチャネル層4の凸部の側面につらなるチャネル層4の上面平坦部の上面に形成されている。また、一対のコンタクト層7は、例えば、アモルファスシリコンに不純物としてリンPをドーピングしたn型半導体層であって、1×1019[atm/cm3]以上の高濃度の不純物を含むn層である。各コンタクト層7の膜厚は、例えば5nm~100nmとすることができる。一対のソース電極8s及びドレイン電極8dは、チャネル保護層5の端部の上部及び側部、チャネル保護層5の側部につらなる界面層6の側部、界面層6の側部につらなるチャネル層4の凸部の側部、並びにチャネル層4の凸部の側部につらなるチャネル層4の上部に沿って形成されている。また、一対のソース電極8s及びドレイン電極8dは、離間して設けられている。本実施の形態において、一対のソース電極8s及びドレイン電極8dは、チャネル層4の上方に形成されており、それぞれ各コンタクト層7上に形成される。すなわち、ソース電極8sは、一対のコンタクト層7のうちの一方のコンタクト層7上に形成されており、ドレイン電極8dは、一対のコンタクト層7のうちの他方のコンタクト層7上に形成されている。本実施の形態において、ソース電極8s及びドレイン電極8dは、それぞれ導電性材料又はこれらの合金等からなる単層構造又は多層構造とすることができ、例えば、アルミニウムAl、モリブデンMo、タングステンW、銅Cu、チタンTi又はクロムCr等の材料により構成される。本実施の形態では、ソース電極8s及びドレイン電極8dは、MoW/Al/MoWの三層構造によって形成されている。なお、ソース電極8s及びドレイン電極8dの膜厚は、例えば、100nm~500nm程度とする。本実施の形態に係る表示装置用薄膜半導体装置10は、以上のようにして構成されている。表示装置用薄膜半導体装置の製造方法以下、本発明の第1の実施の形態に係る表示装置用薄膜半導体装置10の製造方法について、図2A~図2Mを用いて説明する。図2A~図2Mは、本発明の第1の実施の形態に係る表示装置用薄膜半導体装置10の製造方法における各工程の構成を模式的に示した断面図である。まず、図2Aに示すように、基板1としてガラス基板を準備する。なお、ゲート電極2を形成する前に、プラズマCVD等によって基板1上にシリコン窒化膜、シリコン酸化膜、及びシリコン酸窒化膜などからなるアンダーコート層を形成してもよい。次に、図2Bに示すように、基板1上に所定形状のゲート電極2を形成する。例えば、基板1上にMoWからなるゲート金属膜をスパッタによって成膜し、フォトリソグラフィ法及びウェットエッチング法を用いてゲート金属膜をパターニングすることにより、所定形状のゲート電極2を形成することができる。MoWのウェットエッチングは、例えば、リン酸HPO4、硝酸HNO3、酢酸CH3COOH及び水を所定の配合で混合した薬液を用いて行うことができる。次に、図2Cに示すように、ゲート電極2が形成された基板1を覆ってゲート絶縁膜3を形成する。例えば、ゲート電極2を覆うようにして酸化シリコンからなるゲート絶縁膜3をプラズマCVD等によって成膜する。酸化シリコンの成膜条件としては、例えば、シランガスSiH4と亜酸化窒素ガスN2Oとを所定の濃度比で導入することで成膜することができる。次に、図2Dに示すように、ゲート絶縁膜3上に、結晶シリコン薄膜からなるチャネル層4を形成する。この場合、まず、ゲート絶縁膜3上に、アモルファスシリコンからなる非結晶シリコン薄膜をプラズマCVD等によって成膜する。非結晶シリコン薄膜の成膜条件としては、例えば、シランガスSiH4と水素ガスH2とを所定の濃度比で導入することで成膜することができる。その後、非結晶シリコン薄膜から水素が抜ける温度である400°C以上の温度で脱水素アニール処理を行った後、500°C~900°Cの温度によって非結晶シリコン薄膜をアニールして、非結晶シリコン薄膜を結晶化させる。これにより、ゲート絶縁膜3上に、結晶シリコン薄膜からなるチャネル層4を形成することができる。本実施の形態では、エキシマレーザを用いたレーザアニールによって、非結晶シリコン薄膜の結晶化を行った。なお、結晶化の方法としては、波長370~900nm程度のパルスレザーを用いたレーザアニール法、波長370~900nm程度の連続発振レーザを用いたレーザアニール法、急速熱処理RTP又はCVDによる直接成長などの方法で結晶化させてもよい。次に、図2Eに示すように、所定の塗布方式によって、チャネル保護層5を形成するための所定の有機材料を塗布して、チャネル層4上にチャネル保護層5を形成する。例えば、所定の有機材料をチャネル層4上に塗布及びスピンコートすることによってチャネル保護層5をチャネル層4の全面に形成することができる。チャネル保護層5の膜厚は、有機材料の粘度やコーティング条件回転数、ブレードの速度などで制御することができる。なお、チャネル保護層5の所定の有機材料としては、シリコン、酸素及びカーボンを含む上述の感光性塗布型の有機材料を用いることができる。次に、図2Fに示すように、チャネル保護層5に対してプリベークを行ってチャネル保護層5を仮焼成する。例えば、約110°Cの温度で約60秒間の加熱を行う。これにより、チャネル保護層5に含まれる溶剤が気化する。このとき、チャネル保護層5の焼成によって、同図に示すように、チャネル層4とチャネル保護層5との界面に界面層6が生成される。このように生成される界面層6は、カーボンを主成分として含むものであり、その主成分であるカーボンはチャネル層4上に形成されたチャネル保護層5の有機材料に由来するカーボンである。次に、図2Gに示すように、所定形状のチャネル保護層5を形成する部分チャネル層4の凸部を規定するフォトマスクを用いて露光及び現像する。このように露光及び現像をするのは、チャネル保護層5として感光性有機材料を用いているからである。これにより、チャネル層4の凸部となる部分の上に所定形状のチャネル保護層5を形成することができる。なお、現像液としては、TMAHTetraMethylAmmoniumHydroxydeの2.38水溶液を用いることができる。なお、チャネル保護層5として感光性有機材料を用いない場合、フォトリソグラフィ法及びウェットエッチング法によってチャネル保護層5をパターニングして所定形状のチャネル保護層5を形成してもよい。このとき、図2Gに示すように、チャネル保護層5をパターン形成するときの現像処理では、チャネル保護層5の下層部分及び界面層6が除去されない。すなわち、チャネル保護層5の加工時にチャネル保護層5の一部が残渣として発生する。なお、仮にチャネル保護層5の残渣が残らないようにしたとしても、チャネル保護層5をパターン形成するときの現像処理では、界面層6を除去することができずに界面層6が露出した状態で残ってしまうことが分かった。次に、図2Hに示すように、パターン形成されたチャネル保護層5に対してポストベークを行ってチャネル保護層5を本焼成する。例えば、280°C~300°Cの温度で約1時間の加熱を行う。これにより、チャネル保護層5中の有機成分の一部が気化、分解して、膜質が改善される。次に、図2I及び図2Jに示すように、所定のエッチング方法によって、チャネル保護層5の残渣と当該残渣の下の界面層6とを除去する。すなわち、所定のエッチング方法により、本来設定された所定形状のチャネル保護層5の下に位置する層を残すようにしてチャネル保護層5及びチャネル層4をエッチングすることにより、チャネル保護層5の所定形状に従ってチャネル層4に凸部を形成する。このとき、所定のエッチング方法としては、例えば、反応性イオンエッチングによるドライエッチングを用いることができる。さらに、このドライエッチングは、図2I及び図2Jに示すように、2段階に分けて行うことが好ましい。この場合、図2Iに示すように、第1段階のエッチングとして、チャネル保護層5の両端部に位置するチャネル保護層5の残渣と当該残渣の下の界面層6を、酸素ガスを用いたエッチングにより取り除く。次に、図2Jに示すように、第2段階のエッチングとして、チャネル層4をチャネル保護層5の両端部に位置するチャネル保護層5の残渣と界面層の残渣とを、四フッ化メタンCF4と水素との混合ガス、または、フッ化メタンと酸素との混合ガスを用いたエッチングにより、チャネル層4のうちチャネル保護層5で覆われていない領域を取り除く。これにより、チャネル層4を凸形状とすることができる。このように、エッチング処理を2段階とし、第1段階のエッチングとして、チャネル保護層5の両端部に位置するチャネル保護層5の残渣と当該残渣の下の界面層6とを取り除くことにより、意図しないマスクによってチャネル層4に形状異常が生じることを防ぐことができる。すなわち、チャネル保護層5の残渣と当該残渣の下の界面層6とが残ったままの状態でエッチングしてチャネル層4を凸形状にしようとすると、チャネル保護層5の残渣と界面層6とが意図しないマスクとなって、チャネル層4を所望の凸形状とすることができない場合があるが、上記の第1段階のエッチングを行うことにより、上記の意図しないマスクを除去することができる。また、第2段階のエッチングにおいて混合ガスを用いることによりエッチングレートを低くすることができるので、凸形状の両端部における膜厚の制御性が向上する。例えば、フッ化メタンと水素の混合ガスにおいて、水素濃度を0から50に変化させることで、エッチングレートを40~1nm/minに制御できる。これにより、第1段階のエッチングにおいて除去できなかったチャネル保護層5の両端部に位置する残渣と当該残渣の下の界面層6を除去しつつ、チャネル層4を所望の凸形状に加工することができる。このように、チャネル層4の凸部の上には所定形状のチャネル保護層5が残留して、チャネル層4に凸部が形成されると同時にエッチングされた領域に相当する部分としてチャネル層4に平坦部が形成される。これにより、チャネル保護層5に覆われていないチャネル層4平坦部が露出する。なお、本実施の形態において、所定のエッチング方法は、2段階に分けたエッチングを用いたが、必ずしも2段階に分けて行う必要はない。次に、図2Kに示すように、チャネル保護層5の上面からチャネル層4の平坦部までを跨るようにしてコンタクト層7形成する。具体的には、チャネル層4の凸部上のチャネル保護層5とチャネル層4の平坦部とを覆うようにして、例えばプラズマCVDによってリン等の5価元素の不純物をドープしたアモルファスシリコンからなるコンタクト層7を成膜する。次に、図2Lに示すように、コンタクト層7を覆うようにして、ソース電極8s及びドレイン電極8dとなるソースドレイン金属膜8を形成する。例えば、スパッタによって、MoW/Al/MoWの三層構造のソースドレイン金属膜8を成膜する。その後、図示しないが、所定形状のソース電極8s及びドレイン電極8dを形成するために、ソースドレイン金属膜8上にレジスト材料を塗布し、露光及び現像を行って、所定形状にパターニングされたレジストを形成する。次に、このレジストをマスクとしてウェットエッチングを施してソースドレイン金属膜8をパターニングすることにより、図2Mに示すように、所定形状のソース電極8s及びドレイン電極8dを形成する。なお、このとき、コンタクト層7がエッチングストッパとして機能する。その後、ソース電極8s及びドレイン電極8d上のレジストを除去する。次に、図2Mに示すように、ソース電極8s及びドレイン電極8dをマスクとしてドライエッチングを施すことにより、コンタクト層7をパターニングするとともにチャネル層4を島状にパターニングする。これにより、所定形状の一対のコンタクト層7及び島状のチャネル層4を形成することができる。ドライエッチングの条件としては、塩素系ガスを用いるとよい。また、コンタクト層7及びチャネル層4のパターニングは、ソース電極8s及びドレイン電極8dをウェットエッチングした後に、レジストマスクを用いたドライエッチングにより行ってもよい。このようにして、本実施の形態に係る表示装置用薄膜半導体装置10を製造することができる。表示装置用薄膜半導体装置の界面層の構成次に、上記のように製造された本実施の形態に係る表示装置用薄膜半導体装置10における界面層6の構成について、図3A及び図3Bを用いて説明する。図3Aは、上記の製造方法によって作製した表示装置用薄膜半導体装置10図2Kの破線で囲まれる領域Aの部分における断面TEM像である。また、図3Bは、図3Aの破線で囲まれる領域Bの断面構造を説明するための模式図である。図3Aに示すように、上記のようにして表示装置用薄膜半導体装置10を製造すると、結晶シリコン薄膜からなるチャネル層4とチャネル保護層5との界面に薄膜の界面層6が形成されていることが分かる。また、図3Aから、膜厚が2nm程度の界面層6が形成されていることが分かる。界面層6は、上述のように、チャネル保護層5を加熱固化する際に生成される層であり、図3Bに示すように、界面層6のチャネル層4側は、チャネル保護層5の材料に含まれる界面活性剤のシリコン化合物と、チャネル層4のシリコン原子とが結合した状態となっていると考えられる。具体的には、図3Bに示すように、界面層6とチャネル層4との界面は、界面活性剤のY-Si-O3と結晶シリコン薄膜のSiとが結合し、Si-O-Si結合が存在する状態となっている。なお、Y-Si-O3におけるYは、有機材料と反応結合する官能基であって、アミノ基、エポキシ基、メタクリル基、ビニル基又はメルカプト基等である。また、界面層6のチャネル保護層5側に、SiOC系ポリマー少なくともSi、O、Cを主成分元素として形成された薄膜及びS硫黄系ポリマー構成元素としてSi、O、C、Sを含有する薄膜が存在する状態となっている。SiOC系ポリマーは、チャネル保護層5の材料に含まれる界面活性剤のシリコン化合物と感光性有機樹脂材料に含まれるカーボンとがポリマー化したものと考えられる。また、S系ポリマーは、チャネル保護層5の有機材料に含まれる感光剤、界面活性剤及び感光剤がポリマー化した薄膜であると考えられる。このように、界面層6は、Si-O-Si結合とポリマーとが複合的にマトリクス状となった構成であると考えられる。また、界面層6の上には、バルクのSiOC系ポリマーからなるチャネル保護層5が存在する。なお、界面層6がチャネル層4及びチャネル保護層5のいずれとも異なる材料で構成されることは、図3Aからも明らかである。すなわち、図3AのTEM像に示されるように、チャネル層4とチャネル保護層5との間にはコントラストの異なる層が確認できる。TEM像においてコントラストの違いは材料の密度が異なることを表しており、異なる層が存在することを意味する。従って、チャネル層4とチャネル保護層5との間に、これらの層とは異なる層として界面層6が存在している。次に、本実施の形態に係る表示装置用薄膜半導体装置における炭素C及び硫黄Sの濃度分布について、図4及び図5を用いて説明する。図4は、上記の炭素及び硫黄の濃度分布を測定するにあたって製造した本発明の第1の実施の形態の変形例に係る表示装置用薄膜半導体装置10Cの断面図である。また、図5は、図4に示す表示装置用薄膜半導体装置10Cを構成する膜中に含まれる炭素及び硫黄の濃度分布を示す図であって、図4の矢印Cに示される厚み深さ方向における元素濃度を二次イオン質量分析法SIMSによって測定してプロットしたものである。図4に示される表示装置用薄膜半導体装置10Cは、界面層6の元素濃度を測定するために、上述の製造方法において界面層6を除去するエッチング工程図2Iを施さずに作製した場合であって、コンタクト層7とソース電極8sドレイン電極8dとの間に非晶質シリコン層70を形成したものである。図4に示される表示装置用薄膜半導体装置10Cにおいて、同図の矢印Cの位置において矢印Cの深さ方向に従って炭素及び硫黄の濃度を測定すると、すなわち、コンタクト層7、非晶質シリコン層70、界面層6及びチャネル層4の順に炭素及び硫黄の濃度を測定すると、図5に示す測定結果となる。なお、図5において、12C及び32Sで示す曲線は、それぞれ炭素及び硫黄の濃度分布を表している。図5に示すように、界面層6は他の層と比べて炭素濃度及び硫黄濃度が高くなっており、界面層6に含まれる炭素濃度は、5×1020[atoms/cm3]以上であり、また、界面層6に含まれる硫黄濃度は、5×1019[atoms/cm3]以上であることが分かる。さらに、界面層6に含まれる炭素濃度は、チャネル層4に含まれる不純物としての炭素濃度の50倍以上であることも分かる。また、界面層6に含まれる硫黄濃度は、チャネル層4に含まれる不純物としての硫黄濃度の100倍以上であることも分かる。なお、図5の測定結果は、図4に示される表示装置用薄膜半導体装置10Cに対するものであるが、チャネル層4とチャネル保護層5との間の界面層6はチャネル層4と非晶質シリコン層70との間の界面層6と同じであるので、表示装置用薄膜半導体装置10においても図5と同様の測定結果を得ることができる。作用効果次に、本発明の第1の実施の形態に係る表示装置用薄膜半導体装置10の第1の作用効果について、図6A及び図6Bを用いて説明する。図6Aは、従来例に係る表示装置用薄膜半導体装置100の作用を説明するための図である。図6Bは、図1に示す本発明の第1の実施の形態に係る表示装置用薄膜半導体装置10の第1の作用効果を説明するための図である。なお、図6Aに示す実線矢印及び図6Bに示す破線矢印は、バックチャネルバック経路、すなわち、リーク電流の流れを示している。図6Aに示すように、従来例に係る表示装置用薄膜半導体装置100は、チャネル層104上に無機材料からなるチャネル保護層105が形成されたものである。図6Aに示すように、従来例に係る表示装置用薄膜半導体装置100では、チャネル保護層105が無機材料で形成されているので、チャネル保護層105に正の固定電荷が発生し、チャネル層104に微弱な電圧Vfが印加される。このため、固定電荷による電圧Vfが、チャネル層104におけるバックチャネルの閾値電圧Vbc以上になってしまうと、バックチャネル伝導が起こり、寄生トランジスタが動作してチャネル層104のバックチャネルを介してリーク電流が流れる。そこで、本願発明者等は、図6Bに示される表示装置用薄膜半導体装置10のように、チャネル保護層5として有機材料を用いることによって、チャネル層4とチャネル保護層5との間にカーボンを主成分とする界面層6を形成することとした。このように形成された界面層6は、カーボンを主成分としているので、チャネル層4と比較してより多くのカーボンを含有している。このように、チャネル層4の凸部とチャネル保護層5との界面にカーボンを主成分とする界面層6が存在するので、チャネル保護層5とチャネル層4との界面において散乱を増大させることができ、当該界面層6がキャリアの移動をブロックする障壁として機能する。すなわち、チャネル層4の凸部チャネル領域の上層部における抵抗値を増加させることができる。これにより、チャネル層4のバックチャネル領域でのキャリア移動度を低下させることができる。また、これにより、仮にチャネル保護層5に固定電荷が発生した場合であっても、界面層6によってチャネル保護層5の固定電荷がチャネル層4に移動がブロックされるので、キャリアのバックチャネル伝導を抑制することができる。以上のように、本発明の第1の実施の形態に係る表示装置用薄膜半導体装置10によれば、チャネル層4の凸部とチャネル保護層5との間にカーボンを主成分として含む界面層6が形成されているので、チャネル層4のバックチャネル領域でのキャリア移動度を低下させることができるとともに、チャネル保護層5からチャネル層4への固定電荷の移動を低下させることができる。これにより、オフ時のリーク電流を抑制することができるので、オフ特性を向上させることができる。次に、本発明の第1の実施の形態に係る表示装置用薄膜半導体装置10の第2の作用効果について、図7A~図7Cを用いて説明する。図7Aは、比較例に係る表示装置用薄膜半導体装置200の作用を説明するための図である。図7Bは、図7Aの破線で囲まれる領域Dの断面TEM像である。図7Cは、本発明の第1の実施の形態に係る表示装置用薄膜半導体装置10の第2の作用効果を説明するための図である。なお、図7Aに示す矢印及び図7Cに示す実践矢印は、フロントチャネルフロント経路を表している。なお、図7Aにおいて、図1に示す構成要素と同じ構成要素には同じ符号を付している。図7Aに示される比較例に係る表示装置用薄膜半導体装置200は、上記の本発明の第1の実施の形態に係る表示装置用薄膜半導体装置10の製造工程において、図2Iに示すように、チャネル保護層5の残渣と当該残渣の下の界面層6とを除去するためのエッチング工程図2Iを施さずに、その後の工程図2J、図2Kを施した場合の構成である。このようにエッチング工程図2Iを施さないので、図7A及び図7Bに示すように、比較例に係る表示装置用薄膜半導体装置200では、チャネル層4上の全領域に界面層206が存在する。また、図7A及び図7Bに示すように、チャネル保護層5の残渣が発生する場合には、本来チャネル保護層5を形成する領域以外の領域において、界面層6の上にチャネル保護層5の残渣が存在する。さらに、エッチング工程を施さないので、チャネル層4に凸部が形成されず、チャネル層4には平坦部が形成されない。なお、図7Bにおいて、ゲート絶縁膜3は、窒化シリコンSiNと酸化シリコンSiOとの積層構造としたものであり、チャネル層4は、多結晶シリコン膜μc-Siと非晶質シリコン膜α-Siとの積層構造としたものであり、コンタクト層7はnSiとしたものであり、ドレイン電極8dソース電極8sはモリブデンMoとしたものである。このように比較例に係る表示装置用薄膜半導体装置200では、ソース電極8sとチャネル層4との間、及び、ドレイン電極8dとチャネル層4との間において、チャネル保護層5の残渣及び界面層6が存在することなる。この場合、図7Aに示すように、比較例に係る表示装置用薄膜半導体装置200のオン時における電流経路は矢印に示される経路フロント経路となり、この電流経路には、チャネル保護層5の残渣と界面層6とが存在する。従って、これらがキャリアの移動をブロックする寄生抵抗横断抵抗として作用するので、ソース電極8s及びドレイン電極8dからチャネル層4の凸部の両側の下部を経由して流れるフロント経路でのキャリアの移動が阻害される。その結果、オン電流が低下して、オン特性が著しく低下してしまう。また、基板上に複数の薄膜半導体装置を形成して薄膜トランジスタアレイ装置を構成するような場合、有機材料であるチャネル保護層5の残渣の厚さは、基板上に存在する各薄膜半導体装置において必ずしも均一にはならない。これにより、キャリアの移動をブロックする寄生抵抗としての作用が不均一となり、薄膜半導体装置におけるオン特性のばらつきが著しく増大する。これに対して、図7Cに示すように、本発明の第1の実施の形態に係る表示装置用薄膜半導体装置10では、エッチング工程図2Iによって、チャネル保護層5の残渣と当該残渣の下の界面層6とが除去されるとともに、チャネル層4のチャネル領域を薄膜化した平坦部が形成されている。これにより、本発明の第1の実施の形態に係る表示装置用薄膜半導体装置10では、ソース電極8sとチャネル層4との間、及び、ドレイン電極8dとチャネル層4との間において、チャネル保護層5の残渣及び界面層6が存在しない。この場合、図7Cに示すように、本発明の第1の実施の形態に係る表示装置用薄膜半導体装置10のオン時における電流経路は矢印に示される経路フロント経路となり、この電流経路には、チャネル保護層5の残渣と界面層6とが存在しない。これにより、ソース電極8s及びドレイン電極8dからチャネル層4の凸部の両側の下部を経由して流れる電流経路におけるキャリア移動の阻害は生じない。従って、上記の比較例に係る表示装置用薄膜半導体装置と比較して、横断抵抗を低減することができるので、オン電流を増加させることができる。この結果、オン特性を向上させることができる。また、エッチングによって、チャネル保護層5の残渣と界面層6とを基板面内において一様に除去することができる。すなわち、基板上に存在する複数の表示装置用薄膜半導体装置のそれぞれにおいて、ソース電極8sとチャネル層4との間、及び、ドレイン電極8dとチャネル層4との間において、チャネル保護層5の残渣と界面層6とが基板面内で一様に除去されている。従って、上記のオン特性のばらつきを低減することができる。さらに、エッチングによって、チャネル層4において凸部の両側平坦部の膜厚を凸部の膜厚よりも薄くできるので、ソース電極8s及びドレイン電極8dからチャネル層4の凸部の両側の下部を経由して流れる電流経路において、ソース電極8sの下部及びドレイン電極8dの下部におけるチャネル層4の膜厚を薄くできる。従って、ソース電極8s及びドレイン電極8dからチャネル層4の凸部の両側の下部を経由して流れる電流経路フロント経路での横断抵抗を低減することができる。その結果、半導体層からなるチャネル層4の全体の膜厚を薄くすることなくオン電流を大幅に増加させることができる。また、この場合、チャネル層4において、凸部の膜厚と平坦部の膜厚との膜厚差は2nm以上とすることが好ましい。以下、この点について説明する。図7Aに示すように、所定形状のチャネル保護層205凸部の両側に形成された界面層206は、1nm以上5nm以下程度の厚みを有しており、これが電流経路の障壁となってオン特性の増大や特性がばらつきの原因となる。これを改善するには、上述のとおり、所定形状のチャネル保護層205凸部の両側に形成された界面層206不要な界面層206を除去して、図7Cに示すようにチャネル層4を凸形状とすればよく、チャネル層4を凸形状とすることによって不要な界面層206を除去することができる。つまり、不要な界面層206を除去する結果としてチャネル層4が凸形状となる。このように、チャネル層4の平坦部は薄ければ薄いほどオン電流を増加させることができるが、チャネル層4の平坦部を薄くするためにチャネル層4を凸形状にすることと、不要な界面層206を除去するためにチャネル層4を凸形状にすることとは、別の観点である。従って、不要な界面層206を除去するに際しては、必ずしも凸部と平坦部との膜厚差を大きくした凸形状のチャネル層4を形成する必要はない。本実施の形態では、不要な界面層206を除去することを第1としてチャネル層4の凸形状が決まり、これには、チャネル層4における平坦部の膜厚を10nm~20nmとして、チャネル層4における凸部と平坦部との膜厚差を2nm以上とすることが好ましい。この結果、ソース電極8s及びドレイン電極8dからチャネル層4の凸部の両側の下部を経由して流れる電流経路フロント経路での横断抵抗を低減し、オン特性を増大させることができる。次に、図7Aに示す比較例に係る表示装置用薄膜半導体装置200及び図7Cに示す本発明の第1の実施の形態に係る表示装置用薄膜半導体装置10における電気的特性を測定したので、その結果について図8A及び図8Bを用いて説明する。図8Aは、比較例に係る表示装置用薄膜半導体装置100におけるゲート電圧Vgsに対するドレイン電流Idsの対数の変化を示す図である。図8Bは、本発明の第1の実施の形態に係る表示装置用薄膜半導体装置10におけるゲート電圧Vgsに対するドレイン電流Idsの対数の変化を示す図である。なお、図8A及び図8Bでは、線形動作領域におけるソース-ドレイン間のバイアス印加時の電流電圧特性を示している。また、図8A及び図8Bにおいて、複数の曲線が示されているが、これは複数の表示装置用薄膜半導体装置を測定した結果である。図8A及び図8Bに示すように、特に破線で囲まれる部分において、図8Bに示す本発明の第1の実施の形態に係る表示装置用薄膜半導体装置10は、図7Aに示す比較例に係る表示装置用薄膜半導体装置200と比べて、オン電流が増加してオン特性が向上しているとともに、表示装置用薄膜半導体装置の素子間における特性ばらつきが低減されていることが分かる。このように、本発明の第1の実施の形態に係る表示装置用薄膜半導体装置1では、チャネル層4の凸部の上方に界面層6を形成することによってオフ特性を向上させることができるとともに、チャネル層4の平坦部の上方には界面層6を形成しないことによってオン特性の向上及び特性ばらつきの抑制を図ることができる。次に、以上の本実施の形態に係る表示装置用薄膜半導体装置10により得られる効果が電流-電圧特性に対して与える影響を、図9A及び図9Bに示す。図9Aは、ゲート電圧Vgsに対するドレイン電流Idsの対数の変化を示す図であり、表示装置用薄膜半導体装置の伝達特性を示している。図9Bは、ドレイン電圧Vdsに対するドレイン電流Idsの変化を示す図であり、表示装置用薄膜半導体装置の出力特性を示している。なお、図9A及び図9Bにおいて、破線は図1で示した本実施の形態に係る表示装置用薄膜半導体装置10の特性を示し、実線は図6Aで示した従来例に係る表示装置用薄膜半導体装置100の特性を示している。図9Aに着目すると、従来例に係る表示装置用薄膜半導体装置100に比べて本実施の形態に係る表示装置用薄膜半導体装置10では、オン電流のトップレベルが上昇している。これは、ディスプレイの大画面化及び高解像度化に伴い要求される表示装置用薄膜半導体装置の電流供給能力の向上の点から好ましい特性となる。例えば、表示装置用薄膜半導体装置は、有機EL表示装置ELディスプレイにおいて、画素を選択するためのスイッチング用薄膜半導体装置選択トランジスタ、及び、有機EL素子に電流供給を行うための薄膜半導体装置駆動トランジスタに用いられる。この場合、表示装置用薄膜半導体装置の優れたオン特性から駆動トランジスタのサイズを小さくできるため、ELディスプレイにおいて、開口率の向上と共に歩留まりの向上を実現できる。また、低消費電力化も実現できる。また、図9Aより、従来例に係る表示装置用薄膜半導体装置100に比べて本実施の形態に係る表示装置用薄膜半導体装置10では、オフ電流のボトムレベルが減少している。従って、例えば表示装置用薄膜半導体装置がELディスプレイの選択トランジスタに用いられた場合、表示装置用薄膜半導体装置の優れたオフ特性からリーク電流によるコントラストの低下及びパネル内の画質不均一を防ぐことができ、優れたデータ保持特性を確保することができる。また、従来例に係る表示装置用薄膜半導体装置100に比べて本実施の形態に係る表示装置用薄膜半導体装置10では、オン電流及びオフ電流の特性改善によりオンオフ比が取れる。従って、例えば表示装置用薄膜半導体装置がELディスプレイの駆動トランジスタに用いられた場合、ELディスプレイにおいてコントラスト比が取れるようになり、画質向上を実現できる。次に、図9Bに着目すると、従来例に係る表示装置用薄膜半導体装置100はドレイン電圧Vdsが小さい領域でドレイン電流Idsが減少しているのに対し、本実施の形態に係る表示装置用薄膜半導体装置10は特にドレイン電圧Vdsが小さい領域においてドレイン電流Idsが増大している。従って、例えば表示装置用薄膜半導体装置がELディスプレイの選択トランジスタに用いられた場合、ELディスプレイにおいて、走査線選択期間における画素電位とデータ電位との充電誤差を防ぐことができる。以上、本発明の第1の実施の形態に係る表示装置用薄膜半導体装置10における作用効果について説明したが、本発明の第1の実施の形態に係る表示装置用薄膜半導体装置10によれば、チャネル保護層5を有機材料によって形成するので、チャネル保護層5を低温且つ塗布プロセスで形成することができ、簡便な設備及び低コストで優れたTFT特性を有する薄膜半導体装置を得ることができるという作用効果も奏する。また、本実施の形態に係る表示装置用薄膜半導体装置10において、界面層6に含まれる炭素濃度は、5×1020[atoms/cm3]以上であり、また、チャネル層4に含まれる不純物としての炭素濃度の50倍以上であることが好ましい。これにより、界面層6における上記のキャリア移動度を低下させる効果を確実に発現させることができる。また、本実施の形態に係る表示装置用薄膜半導体装置10では、界面層6に硫黄が含まれていることが好ましい。界面層6に含まれる硫黄は、チャネル保護層5の有機材料の感光剤に含まれる硫黄である。すなわち、界面層6に含まれる硫黄は、チャネル保護層5の有機材料に由来する。硫黄は、カーボン及び酸素に比べて原子半径が大きいため、キャリアの移動を妨げる効果がカーボン及び酸素に比べて大きい。従って、界面層6に硫黄が含まれていることにより、上記のキャリア移動度をさらに低下させることができ、薄膜半導体装置のオフ特性を一層向上させることができる。さらに、本実施の形態に係る表示装置用薄膜半導体装置10において、界面層6に含まれる硫黄濃度は、5×1019[atoms/cm3]以上であり、また、チャネル層4に含まれる不純物としての硫黄濃度の100倍以上であることが好ましい。これにより、界面層6における上記のキャリア移動度を低下させる効果を確実に発現させることができる。また、本実施の形態に係る表示装置用薄膜半導体装置10において、界面層6は、比抵抗が2×106[Ωcm]以上の絶縁性を有することが好ましい。これにより、界面層6における上記のキャリア移動度を一層低下させることができる。なお、本実施の形態に係る表示装置用薄膜半導体装置10の製造方法において、チャネル層4の結晶化工程とチャネル保護層5の塗布工程との間に、水素プラズマ処理を施すことが好ましい。この水素プラズマ処理によって、チャネル層4のシリコン原子のダングリングボンド欠陥が水素終端されるので、チャネル層4の結晶欠陥密度が低減して結晶性が向上する。これにより、オン特性をさらに向上させることができる。第2の実施の形態次に、本発明の第2の実施の形態に係る表示装置用薄膜半導体装置10Aについて、図10A~図10Eを用いて説明する。図10A~図10Eは、本発明の第2の実施の形態に係る表示装置用薄膜半導体装置10Aの製造方法における一部の工程を示す断面図である。本発明の第2の実施の形態に係る表示装置用薄膜半導体装置10Aの構成は、図1に示す第1の実施の形態に係る表示装置用薄膜半導体装置10と同じである。本実施の形態と第1の実施の形態とは製造方法が異なる。すなわち、本実施の形態に係る表示装置用薄膜半導体装置10Aの製造方法は、第1の実施の形態に係る表示装置用薄膜半導体装置10の製造方法における界面層形成工程図2Fからソース電極及びドレイン電極形成工程図2Kの間のいずれかの段階において、さらに、チャネル保護層5に対して酸素プラズマ処理を行う工程を含む。以下、本発明の第2の実施の形態に係る表示装置用薄膜半導体装置10Aの製造方法について、図2A~図2Kに示す第1の実施の形態に係る表示装置用薄膜半導体装置10の製造方法を参照しながら、図10A~図10Eを用いて説明する。まず、第1の実施の形態に係る表示装置用薄膜半導体装置10と同様にして、基板準備工程図2A、ゲート電極形成工程図2B、ゲート絶縁膜形成工程図2C、チャネル層形成工程図2D、チャネル保護層塗布工程図2E、チャネル保護層プリベーク工程図2F、チャネル保護層露光及び現像工程図2G及びチャネル保護層ポストベーク工程図2Hを順次行う。次に、図10Aに示すように、図2Iで説明した方法と同じ方法によって、所定のエッチングを施す。これにより、チャネル保護層5の残渣と当該残渣の下の界面層6とを除去して、所定形状のチャネル保護層5を形成するとともに、チャネル層4に凸部及び平坦部を形成することができる。次に、図10Bに示すように、チャネル保護層5に対して酸素プラズマ処理を行う。酸素プラズマ処理は、プラズマ雰囲気中に酸素ラジカルOを含む酸素プラズマを発生させるものであり、発生させた酸素プラズマによって、チャネル保護層5内の有機成分を分解するとともに、チャネル保護層5に含まれるシリコンに酸素原子を結合させることによって酸化シリコンを生成させる。なお、酸素プラズマ処理は、例えば酸素ガスを含むガスを原料として高周波RF電力により酸素プラズマを発生させて、当該酸素プラズマをチャネル保護層5に照射することにより行うことができる。次に、図10Cに示すように、図2Jで説明した方法と同じ方法によって、チャネル保護層5の上面からチャネル層4の平坦部までを跨るようにしてコンタクト層7を形成する。次に、図10Dに示すように、図2Kで説明した方法と同じ方法によって、コンタクト層7を覆うようにして、ソース電極8s及びドレイン電極8dとなるソースドレイン金属膜8を形成する。次に、図10Eに示すように、図2Lで説明した方法と同じ方法によって、ソースドレイン金属膜8をパターニングして所定形状のソース電極8s及びドレイン電極8dを形成し、その後、所定形状の一対のコンタクト層7及び島状のチャネル層4を形成する。これにより、本発明の第2の実施の形態に係る表示装置用薄膜半導体装置10Aを得ることができる。以上、本発明の第2の実施の形態に係る表示装置用薄膜半導体装置10Aによれば、上述した第1の実施の形態に係る表示装置用薄膜半導体装置10と同様の作用効果を奏する。さらに、本実施の形態に係る表示装置用薄膜半導体装置10Aの製造方法によれば、ポストベーク後のチャネル保護層5に対して酸素プラズマ処理を行うことにより、以下に説明する作用効果を奏する。図11は、従来例、第1の実施の形態及び第2の実施の形態に係る表示装置用薄膜半導体装置におけるIRスペクトルを示す図である。従来例に係る表示装置用薄膜半導体装置100は、熱酸化によって形成された酸化シリコンをチャネル保護層205とするものである。このように無機材料からなるチャネル保護層205は、有機材料からなるチャネル保護層と比べて、チャネル保護層205内の固定電荷が少ない。一方、第1の実施の形態に係る表示装置用薄膜半導体装置10では、チャネル保護層5に有機材料が含まれているので、第1の実施の形態におけるチャネル保護層5には、従来例に係る表示装置用薄膜半導体装置100におけるチャネル保護層205よりも、固定電荷が多く存在する。従って、図11に示すように、第1の実施の形態に係る表示装置用薄膜半導体装置10本発明1のIRスペクトルは、従来例に係る表示装置用薄膜半導体装置100従来例のIRスペクトルと異なる。これに対して、本実施の形態に係る表示装置用薄膜半導体装置10Aは、チャネル保護層5の塗布材料に有機材料が含まれているが、チャネル保護層5に対して酸素プラズマ処理を行っているので、チャネル保護層5内の有機成分が分解され、なおかつ、チャネル保護層5に含まれるシリコンが酸化する。実際に、第2の実施の形態に係る表示装置用薄膜半導体装置10A本発明2のIRスペクトルを測定してみると、図11に示すように、本実施の形態におけるIRスペクトルは、チャネル保護層として無機材料酸化シリコンを用いた従来例に係る表示装置用薄膜半導体装置100のIRスペクトルに近づいており、酸素プラズマ処理よってチャネル保護層5内の有機成分が分解され、チャネル保護層5のシリコンが酸化していることが分かる。従って、本実施の形態に係る表示装置用薄膜半導体装置10Aは、第1の実施の形態に対して、チャネル保護層5内の固定電荷を低減させることができるので、さらに、バックチャネル伝導を抑制してオフ電流を抑制することができる。また、本実施の形態のように、ポストベーク後のチャネル保護層5に対して酸素プラズマ処理を行うことにより、第1の実施の形態と比べて、閾値電圧のシフトを抑制することができ、デバイスとしての信頼性を向上させることもできる。以下、この点について、図12A、図12B、図13A、図13B及び図14を用いて順次説明する。図12A及び図13Aは、第1の実施の形態に係る表示装置用薄膜半導体装置10の作用を説明するための図である。図12B及び図13Bは、第2の実施の形態に係る表示装置用薄膜半導体装置10Aの作用を説明するための図である。図14は、第1及び第2の実施の形態に係る表示装置用薄膜半導体装置10、10Aにおいてストレスを加えたときの閾値電圧のシフト量を示す図である。図12Aに示すように、第1の実施の形態に係る表示装置用薄膜半導体装置10では、有機材料を含むチャネル保護層5には固定電荷が発生するので、ソース電極8sからドレイン電極8dへ移動する電子は、図13Aに示すように、チャネル保護層5内の有機成分によってトラップされる機会が多くなる。これに対して、第2の実施の形態に係る表示装置用薄膜半導体装置10Aでは、酸素プラズマ処理によってチャネル保護層5内の有機材料が分解されるので、チャネル保護層5を構成する分子の骨格部分に酸素原子が挿入される。これにより、チャネル保護層5が酸化シリコンに近い骨格及び組成の膜となる。そのため、図12B及び図13Bに示すように、ソース電極8sからドレイン電極8dへ移動する電子がチャネル保護層5内の有機成分によってトラップされる機会を減少させることができる。これにより、閾値電圧のシフト量を抑制することができるので、デバイスとしての信頼性を向上させることができる。実際に、第1及び第2の実施の形態に係る表示装置用薄膜半導体装置10、10Aにストレスを加えて通電して電流電圧特性を測定した結果を図14に示す。なお、ストレスの条件は、Vthを閾値電圧としたときに、ゲート電圧VgsをVgs=Vth20Vとし、ドレイン電圧VdsをVds=5Vとして測定を行った。また、同様に、ストレスの条件を変更して、ゲート電圧VgsをVgs=Vth-20Vとし、ドレイン電圧VdsをVds=5Vとして測定を行った。図14において、破線で示す曲線は、酸素プラズマ処理を行っていない第1の実施の形態に係る表示装置用薄膜半導体装置10本発明1の結果を表しており、実線で示す曲線は、酸素プラズマ処理を行った第2の実施の形態に係る表示装置用薄膜半導体装置10A本発明2の結果を表している。また、閾値電圧のシフトがプラスの曲線は、ストレスの条件がVgs=Vth20VVds=5Vの場合を表しており、閾値電圧のシフトがマイナスの曲線は、ストレスの条件がVgs=Vth-20VVds=5Vの場合を表している。図14に示すように、酸素プラズマ処理を行った第2の実施の形態に係る表示装置用薄膜半導体装置10A本発明2は、酸素プラズマ処理を行っていない第1の実施の形態に係る表示装置用薄膜半導体装置10本発明1と比べて、閾値電圧のシフト量が小さく、デバイスとしての信頼性が高いということが分かる。さらに、本実施の形態のように、チャネル保護層5に対して酸素プラズマ処理を行うことにより、第1の実施の形態と比べて、さらにオフ特性を向上させることができる。以下、この点について、図15を用いて説明する。図15は、第1及び第2の実施の形態に係る表示装置用薄膜半導体装置10、10Aにおける電流電圧特性を示す図である。なお、図15において、破線で示す曲線は、酸素プラズマ処理を行っていない第1の実施の形態本発明1の結果を表しており、実線で示す曲線は、酸素プラズマ処理を行った第2の実施の形態本発明2の結果を表している。図15に示すように、酸素プラズマ処理を行った本発明2は、酸素プラズマ処理を行っていない本発明1と比べてオフ電流が低減され、オフ特性が向上されていることが分かる。これは、酸素プラズマ処理によってチャネル保護層5内の固定電荷が減少してバックチャネル伝導が抑制されているためと考えられる。以上、第2の実施の形態は、チャネル保護層5に対して酸素プラズマ処理を行うものであるが、この酸素プラズマ処理は、PFパワー密度が3~30[W/cm2]、温度が50~350[°C]、圧力が1~10[Torr]の範囲にて行うことが好ましい。すなわち、RFパワー密度の下限値は、酸素のチャネル保護層5への進入深さを考慮すると、3[W/cm2]であり、RFパワー密度の上限値は、チャネル保護層5及びチャネル層4へのダメージを考慮すると、30[W/cm2]である。また、温度の下限値は、チャネル保護層5内の有機物に対する酸素の置換効率を考慮すると、50°Cであり、温度の上限値は、チャネル層4からの脱水素を防ぐために350[°C]であることが好ましい。また、圧力の下限値は、チャネル保護層5及びチャネル層4へのダメージを考慮すると、1[Torr]であり、圧力の上限値は、チャネル保護層5内の有機物に対する酸素の置換効率を考慮すると、10[Torr]が望ましい。なお、本実施の形態では、酸素流量を1500[sccmstandardcc/min]、パワー密度を1[W/cm2]、圧力を1[Torr]とし、プラズマ照射時間を10[sec]とし、さらに、温度を120[°C]とした。一般的に、酸素プラズマ処理は、例えば有機レジストをアッシングする場合に用いられる。この場合、有機レジスト内の有機成分が分解されて有機レジストが除去される。これに対して、本実施の形態では、チャネル保護層5にシリコンが含まれている。従って、チャネル保護層5をアッシングした場合、チャネル保護層5内の有機成分が分解されてもシリコンは残存する。これにより、上記条件にて、有機材料で塗布形成されたチャネル保護層5に対してアッシングすると、チャネル保護層5内の有機成分が分解されて、チャネル保護層5を酸化シリコン膜に近い膜とすることができる。第3の実施の形態次に、本発明の第3の実施の形態に係る表示装置用薄膜半導体装置10Bについて、図16A~図16Eを用いて説明する。図16A~図16Eは、本発明の第3の実施の形態に係る表示装置用薄膜半導体装置10Bの製造方法における一部の工程を示す断面図である。本発明の第3の実施の形態に係る表示装置用薄膜半導体装置10Bの構成は、図1に示す第1の実施の形態に係る表示装置用薄膜半導体装置10と同じである。本実施の形態と第1の実施の形態とは製造方法が異なる。すなわち、本実施の形態に係る表示装置用薄膜半導体装置10Bの製造方法は、第1の実施の形態に係る表示装置用薄膜半導体装置10の製造方法における界面層形成工程図2Fからソース電極及びドレイン電極形成工程図2Kの間のいずれかの段階において、ポストベークを行った後のチャネル保護層5に対して、さらにベーク第2ベークを行う工程を含む。以下、本発明の第3の実施の形態に係る表示装置用薄膜半導体装置10Bの製造方法について、図2A~図2Kに示す第1の実施の形態に係る表示装置用薄膜半導体装置10の製造方法を参照しながら、図16A~図16Eを用いて説明する。まず、第1の実施の形態に係る表示装置用薄膜半導体装置10と同様にして、基板準備工程図2A、ゲート電極形成工程図2B、ゲート絶縁膜形成工程図2C、チャネル層形成工程図2D、チャネル保護層塗布工程図2E、チャネル保護層プリベーク工程図2F、チャネル保護層露光及び現像工程図2G及びチャネル保護層ポストベーク工程図2Hを順次行う。次に、図16Aに示すように、図2Iで説明した方法と同じ方法によって、所定のエッチングを施す。これにより、チャネル保護層5の残渣と当該残渣の下の界面層6とを除去して、所定形状のチャネル保護層5を形成するとともに、チャネル層4に凸部及び平坦部を形成することができる。次に、図16Bに示すように、チャネル保護層5に対して、例えば320°Cの温度でベーク第2ベークを行う。次に、図16Cに示すように、図2Jで説明した方法と同じ方法によって、チャネル保護層5の上面からチャネル層4の平坦部までを跨るようにしてコンタクト層7を形成する。次に、図16Dに示すように、図2Kで説明した方法と同じ方法によって、コンタクト層7を覆うようにして、ソース電極8s及びドレイン電極8dとなるソースドレイン金属膜8を形成する。次に、図16Eに示すように、図2Lで説明した方法と同じ方法によって、ソースドレイン金属膜8をパターニングして所定形状のソース電極8s及びドレイン電極8dを形成し、その後、所定形状の一対のコンタクト層7及び島状のチャネル層4を形成する。これにより、本発明の第3の実施の形態に係る表示装置用薄膜半導体装置10Bを得ることができる。以上、本発明の第3の実施の形態に係る表示装置用薄膜半導体装置10Bのように、ポストベークを行ってエッチングした後のチャネル保護層5に対してさらにベーク第2ベークを行うことによって、チャネル保護層5内の有機成分が分解されてチャネル保護層を構成する分子におけるシリコン-酸素結合が増加する。これにより、本実施の形態においても第2の実施の形態と同様に、チャネル保護層5が酸化シリコンに近い骨格及び組成の膜となる。この結果、ソース電極8sからドレイン電極8dへ移動する電子がチャネル保護層5内の有機成分によってトラップされる機会を減少させることができ、閾値電圧のシフトを抑制してデバイスとしての信頼性を向上させることができる。また、第2ベークを行うことによって、チャネル保護層5内の有機成分を分解することができるので、チャネル保護層5内の固定電荷を減少させることができる。これにより、第2の実施の形態と同様に、バックチャネル伝導を抑制することができるので、オフ電流を抑制してオフ特性を向上させることができる。また、第3の実施の形態において、第2ベーク処理は、300[°C]~350[°C]の温度範囲で行うことが好ましい。これは、チャネル保護層5内の有機成分を分解してシリコン-酸素結合を増加させることができる境界を考慮すると、ベーク温度は300°Cを下限とすることが好ましく、また、チャネル層4からの脱水素を防ぐために、ベーク温度は350°Cを上限とすることが好ましいからである。また、上述の第2の実施の形態において、第2ベーク処理を行うことによって、さらに、オフ特性を向上させることができるとともに閾値電圧のシフトを抑制することができる。この場合、第2ベーク処理は、酸素プラズマ処理に先立って行うことが好ましい。酸素プラズマ処理の前段階に第2ベーク処理を行うと、チャネル保護層5内に急激な組成変化や体積変化が生じる場合があるが、酸素プラズマ処理に先立って第2ベーク処理を行うことにより、チャネル保護層5における急激な組成変化や体積変化を防ぐことができ、チャネル保護層5にひび割れ等が発生することを防ぐことができる。第4の実施の形態次に、本発明の第4の実施の形態に係る表示装置用薄膜半導体装置10Cについて、図17を用いて説明する。図17は、本発明の第4の実施の形態に係る表示装置用薄膜半導体装置10Cの構成を模式的に示しめした断面図である。本発明の第4の実施の形態に係る表示装置用薄膜半導体装置10Cと本発明の第1の実施の形態に係る表示装置用薄膜半導体装置10とは、チャネル層の構成が異なる。すなわち、本発明の第4の実施の形態に係る表示装置用薄膜半導体装置10Cでは、チャネル層が複数層で構成されている。なお、図17において、図1に示す構成要素と同じ構成要素については同じ符号を付しており、その説明は省略する。図17に示すように、本発明の第4の実施の形態に係る表示装置用薄膜半導体装置10Cにおけるチャネル層4は、第1チャネル層41と第2チャネル層42との2層構造となっている。第1チャネル層41は、ゲート絶縁膜3上において、第2チャネル層42の凸形状の下部に形成される。第1チャネル層41は、多結晶シリコン等の多結晶半導体層によって形成される。多結晶半導体層である第1チャネル層41は、平均粒径が10nmから50nmの微結晶性半導体層を含む。第2チャネル層42は、第1チャネル層41上に形成される層であり、第1の実施の形態におけるチャネル層4に相当し、表面に凸形状凸部と平坦形状平坦部とを有する。第2チャネル層42は、非晶質シリコンアモルファスシリコン等の非晶質半導体層によって形成される。以上、本実施の形態に係る表示装置用薄膜半導体装置10Cによれば、チャネル層4が非晶質半導体層からなる第1チャネル層41下層と多結晶半導体層からなる第2チャネル層42上層とによって構成されるので、第1の実施の形態に対して、さらにオンオフ特性に優れた表示装置用薄膜半導体装置を実現することができる。なお、本実施の形態に係る表示装置用薄膜半導体装置10Cは、第1の実施の形態と同様の方法によって製造することができ、また、第2又は第3の実施の形態における製造方法を適用することもできる。表示装置次に、上記の各実施の形態に係る表示装置用薄膜半導体装置を表示装置に適用した例について、図18を用いて説明する。なお、本実施の形態では、有機EL表示装置への適用例について説明する。図18は、本発明の実施の形態に係る有機EL表示装置の一部切り欠き斜視図である。上述の表示装置用薄膜半導体装置は、有機EL表示装置におけるアクティブマトリクス基板のスイッチングトランジスタ又は駆動トランジスタとして用いることができる。図18に示すように、有機EL表示装置20は、アクティブマトリクス基板21と、アクティブマトリクス基板21上にマトリクス状に複数配置された画素22と、画素22に接続され、アクティブマトリクス基板21上にアレイ状に複数配置された画素回路23と、画素22と画素回路23の上に順次積層された陽極24、有機EL層25及び陰極26透明電極と、各画素回路23と制御回路不図示とを接続する複数本のソース線27及びゲート線28とを備える。有機EL層25は、電子輸送層、発光層、正孔輸送層等の各層が積層されて構成されている。次に、上記有機EL表示装置20における画素22の回路構成について、図19を用いて説明する。図19は、本発明の実施の形態に係る表示装置用薄膜半導体装置を用いた画素の回路構成を示す図である。図19に示すように、画素22は、駆動トランジスタ31と、スイッチングトランジスタ32と、有機EL素子33と、コンデンサ34とを備える。駆動トランジスタ31は、有機EL素子33を駆動するトランジスタであり、また、スイッチングトランジスタ32は、画素22を選択するためのトランジスタである。スイッチングトランジスタ32のソース電極32Sは、ソース線27に接続され、ゲート電極32Gは、ゲート線28に接続され、ドレイン電極32Dは、コンデンサ34及び駆動トランジスタ31のゲート電極31Gに接続されている。また、駆動トランジスタ31のドレイン電極31Dは、電源線35に接続され、ソース電極31Sは有機EL素子33のアノードに接続されている。この構成において、ゲート線28にゲート信号が入力され、スイッチングトランジスタ32をオン状態にすると、ソース線27を介して供給された信号電圧がコンデンサ34に書き込まれる。そして、コンデンサ34に書き込まれた保持電圧は、1フレーム期間を通じて保持される。この保持電圧により、駆動トランジスタ31のコンダクタンスがアナログ的に変化し、発光階調に対応した駆動電流が、有機EL素子33のアノードからカソードへと流れる。これにより、有機EL素子33が発光し、画像として表示される。以上、本発明の実施の形態に係る表示装置について説明したが、本発明はこれに限定されない。例えば、本実施の形態では有機EL素子を用いた有機EL表示装置について説明したが、液晶表示素子等、アクティブマトリクス基板が用いられる他の表示素子を備えた表示装置にも適用することもできる。また、以上説明した本発明の実施の形態に係る表示装置については、フラットパネルディスプレイとして利用することができ、テレビジョンセット、パーソナルコンピュータ、携帯電話などのあらゆる表示部を有する電子機器に適用することができる。以上、本発明に係る表示装置用薄膜半導体装置及びその製造方法について、実施の形態に基づいて説明したが、本発明に係る表示装置用薄膜半導体装置及びその製造方法は、上記の実施の形態に限定されるものではない。各実施の形態に対して当業者が思いつく各種変形を施して得られる形態や、本発明の趣旨を逸脱しない範囲で各実施の形態における構成要素及び機能を任意に組み合わせることで実現される形態も本発明に含まれる。"