"画素から得られるアナログの画素信号のレベルをディジタルデータに変換するための参照信号であって、第1のゲインの前記参照信号と、前記第1のゲインと異なる第2のゲインの前記参照信号を画素データレベル読み出し時に生成する生成部と、前記アナログの画素信号のレベルと前記参照信号とを比較する比較部と、前記比較部での比較処理と並行してカウント処理を行ない、前記第1のゲインの参照信号との比較処理が完了した時点の第1のカウント値を前記ディジタルデータとして取得し、前記第1のカウント値が予め設定されている閾値に達していない場合、前記第2のゲインの参照信号との比較処理が完了した時点の第2のカウント値を前記ディジタルデータとして取得するカウンタ部とを備える固体撮像装置。前記第1のゲインと前記第2のゲインのうち、大きい方の前記参照信号によりCDS読み出しが行なわれる請求項1に記載の固体撮像装置。前記カウンタ部は、前記第1のカウント値が前記閾値に達していない場合、前記CDS読み出し処理により前記第2のカウント値を得る請求項2に記載の固体撮像装置。前記カウンタ部は、前記CDS読み出し処理により前記第1のカウント値を得る請求項2に記載の固体撮像装置。画素から得られるアナログの画素信号のレベルをディジタルデータに変換するための参照信号であって、第1のゲインの前記参照信号と、前記第1のゲインと異なる第2のゲインの前記参照信号を画素データレベル読み出し時に生成する生成部と、前記アナログの画素信号のレベルと前記参照信号とを比較する比較部と、前記比較部での比較処理と並行してカウント処理を行ない、前記第1のゲインの参照信号との比較処理が完了した時点の第1のカウント値を前記ディジタルデータとして取得し、前記第1のカウント値が予め設定されている閾値に達していない場合、前記第2のゲインの参照信号との比較処理が完了した時点の第2のカウント値を前記ディジタルデータとして取得するカウンタ部とを備える撮像装置。画素から得られるアナログの画素信号のレベルをディジタルデータに変換するための参照信号であって、第1のゲインの前記参照信号と、前記第1のゲインと異なる第2のゲインの前記参照信号を画素データレベル読み出し時に生成し、前記アナログの画素信号のレベルと前記参照信号とを比較し、前記比較処理と並行してカウント処理を行ない、前記第1のゲインの参照信号との比較処理が完了した時点の第1のカウント値を前記ディジタルデータとして取得し、前記第1のカウント値が予め設定されている閾値に達していない場合、前記第2のゲインの参照信号との比較処理が完了した時点の第2のカウント値を前記ディジタルデータとして取得する撮像方法。時刻t5から時刻t7までのFDに信号がない状態の読み出し動作をReadRstとする。また時刻t10から時刻t12までのFDに画素信号が転送された後の状態の読み出し動作をReadDataとする。CDSのフィルタ特性から読み出し動作ReadRstと読み出し動作ReadDataの読み出し開始期間が短い程、1fノイズなどのランダムノイズを低減する効果が高くなる。しかしながら、読み出し動作ReadRstと読み出し動作ReadDataの間には、フォトダイオードからFDへの信号転送に要する時間、および垂直信号線VSLのセトリング時間が必要である。その結果、読み出し動作ReadRstと読み出し動作ReadDataの間のサンプリング間隔T1を短くすることが困難であり、AD変換の処理時間が長くなる。本技術は、このような状況に鑑みてなされたものであり、AD変換の処理時間を短くすることを目的とする。本技術に係る固体撮像装置は、画素から得られるアナログの画素信号のレベルをディジタルデータに変換するための参照信号であって、第1のゲインの前記参照信号と、前記第1のゲインと異なる第2のゲインの前記参照信号を画素データレベル読み出し時に生成する生成部と、前記アナログの画素信号のレベルと前記参照信号とを比較する比較部と、前記比較部での比較処理と並行してカウント処理を行ない、前記第1のゲインの参照信号との比較処理が完了した時点の第1のカウント値を前記ディジタルデータとして取得し、前記第1のカウント値が予め設定されている閾値に達していない場合、前記第2のゲインの参照信号との比較処理が完了した時点の第2のカウント値を前記ディジタルデータとして取得するカウンタ部とを備える固体撮像装置である。前記第1のゲインと前記第2のゲインのうち、大きい方の前記参照信号によりCDS読み出しが行なわれるようにすることができる。前記カウンタ部は、前記第1のカウント値が前記閾値に達していない場合、前記CDS読み出し処理により前記第2のカウント値を得るようにすることができる。前記カウンタ部は、前記CDS読み出し処理により前記第1のカウント値を得るようにすることができる。本技術に係る撮像装置は、画素から得られるアナログの画素信号のレベルをディジタルデータに変換するための参照信号であって、第1のゲインの前記参照信号と、前記第1のゲインと異なる第2のゲインの前記参照信号を画素データレベル読み出し時に生成する生成部と、前記アナログの画素信号のレベルと前記参照信号とを比較する比較部と、前記比較部での比較処理と並行してカウント処理を行ない、前記第1のゲインの参照信号との比較処理が完了した時点の第1のカウント値を前記ディジタルデータとして取得し、前記第1のカウント値が予め設定されている閾値に達していない場合、前記第2のゲインの参照信号との比較処理が完了した時点の第2のカウント値を前記ディジタルデータとして取得するカウンタ部とを備える撮像装置である。本技術に係る撮像方法は、画素から得られるアナログの画素信号のレベルをディジタルデータに変換するための参照信号であって、第1のゲインの前記参照信号と、前記第1のゲインと異なる第2のゲインの前記参照信号を画素データレベル読み出し時に生成し、前記アナログの画素信号のレベルと前記参照信号とを比較し、前記比較処理と並行してカウント処理を行ない、前記第1のゲインの参照信号との比較処理が完了した時点の第1のカウント値を前記ディジタルデータとして取得し、前記第1のカウント値が予め設定されている閾値に達していない場合、前記第2のゲインの参照信号との比較処理が完了した時点の第2のカウント値を前記ディジタルデータとして取得する撮像方法である。本技術に係る固体撮像装置においては、画素から得られるアナログの画素信号のレベルをディジタルデータに変換するための参照信号であって、第1のゲインの参照信号と、第1のゲインと異なる第2のゲインの参照信号が画素データレベル読み出し時に生成され、アナログの画素信号のレベルと参照信号とが比較され、比較処理と並行してカウント処理が行なわれ、第1のゲインの参照信号との比較処理が完了した時点の第1のカウント値がディジタルデータとして取得され、第1のカウント値が予め設定されている閾値に達していない場合、第2のゲインの参照信号との比較処理が完了した時点の第2のカウント値がディジタルデータとして取得される。本技術によれば、AD変換の処理時間を短くすることができる。以下、本技術を実施するための形態以下、実施の形態というについて説明する。なお、説明は以下の順序で行う。1固体撮像装置の構成2参照信号生成部とカラムAD回路の構成3画素部の構成4カウンタ部の構成5ゲイン調整部の構成6AD変換の動作7撮像装置の構成8その他本技術は、物理量分布検知の半導体装置の一例である固体撮像装置に関する。固体撮像装置は、例えば光や放射線などの外部から入力される電磁波に対して感応性を有する複数の単位構成要素が配列されている。そして、単位構成要素によって電気信号に変換された物理量分布がアナログの電気信号として読み出され、ディジタルデータに変換してから、外部に出力される。以下、図面を参照して本技術の実施の形態について詳細に説明する。なお、以下においては、X-Yアドレス型の固体撮像装置の一例である、CMOS固体撮像装置をデバイスとして使用した場合を例に説明する。また、CMOS固体撮像装置は、全ての画素がNMOSよりなるものであるとして説明する。ただしこれは一例であって、対象となるデバイスはMOS型の固体撮像装置に限らない。光や放射線などの外部から入力される電磁波に対して感応性をする単位構成要素をライン状もしくはマトリクス状に複数個配列してなる物理量分布検知用の半導体装置の全てに、後述する全ての実施の形態が同様に適用できる。<固体撮像装置の構成>図2は、本技術の固体撮像装置の一実施の形態の固体撮像装置の構成を示す図である。固体撮像装置1は、入射光量に応じた信号を出力する受光素子電荷生成部の一例を含む複数個の画素が行および列に配列されたすなわち2次元マトリクス状の画素部を有する。また固体撮像装置1は、各画素からの信号出力が電圧信号であって、CDS回路などをカラム処理部16と同一の半導体領域に設けることも可能である。カラム処理部16の前段でAGCを行なう場合にはアナログ増幅、カラム処理部16の後段でAGCを行なう場合にはディジタル増幅となる。nビットのディジタルデータを単純に増幅してしまうと、階調が損なわれてしまう可能性があるため、どちらかというとアナログにて増幅した後にディジタル変換するのが好ましいと考えられる。画素アレイ部11の信号を順次読み出すため、列アドレスや列走査を制御する水平転送部15、行アドレスや行走査を制御する垂直駆動制御部12、および内部クロックを生成するなどの機能を持つ主制御部13が設けられている。なお、図示を省略するが、高速クロック生成部の一例であって、入力されたクロック周波数よりも高速のクロック周波数のパルスを生成するクロック変換部を設けるようにしてもよい。カラム処理部16から出力されるパラレルデータをシリアルデータ化してデバイス外部に画像データDPOUTを出力することもできる。こうすることで、AD変換されたディジタルデータのビット分よりも少ない端子で高速動作出力する構成を採ることができる。図2では、簡単のため行および列の一部を省略して示しているが、現実には、各行や各列には、数十から数千の単位画素31が配置される。この単位画素31は、典型的には、受光素子電荷生成部としてのフォトダイオードと、増幅用の半導体素子例えばトランジスタを有する画素内アンプとから構成される。画素内アンプとしては、単位画素31の電荷生成部で生成蓄積された信号電荷を電気信号として出力することができるものであればよく、様々な構成を採ることができるが、一般的には、フローティングディフュージョンアンプ構成のものが用いられる。例えば、電荷生成部に対して、電荷読出部転送ゲート部/読出ゲート部の一例である読出選択用トランジスタ、リセットゲート部の一例であるリセットトランジスタ、垂直選択用トランジスタ、およびフローティングディフュージョンFDの電位変化を検知する検知素子の一例であるソースフォロア構成の増幅用トランジスタを有する、CMOSセンサーとして汎用的な4つのトランジスタからなる構成のものを使用することができる例えば後述の図3を参照。あるいは、特許第2708455号公報に記載のように、電荷生成部により生成された信号電荷に対応する信号電圧を増幅するための、ドレイン線DRNに接続された増幅用トランジスタと、電荷生成部をリセットするためのリセットトランジスタと、垂直シフトレジスタより転送配線TRFを介して走査される読出選択用トランジスタ転送ゲート部を有する、3つのトランジスタからなる構成のものを使用することもできる。なお、固体撮像装置1は、色分解色分離フィルタを使用することで、画素アレイ部11をカラー撮像対応にすることができる。すなわち、画素アレイ部11における各電荷生成部フォトダイオードなどの電磁波本例では光が入射される受光面に、カラー画像を撮像するための複数色の色フィルタの組合せからなる色分解フィルタの何れかの色フィルタを、例えばいわゆるベイヤBayer配列などにして設けることで、カラー画像撮像対応とする。単位画素31は、行選択のための行駆動信号線21を介して垂直駆動制御部12に、また垂直信号線22を介してカラムAD回路41が垂直列ごとに設けられているカラム処理部16に、それぞれ接続されている。ここで、行駆動信号線21は垂直駆動制御部12から画素に入る配線全般を示す。水平転送部15は、カラム処理部16からカウント値を水平信号線23へ読み出す読出走査部の機能を持つ。水平転送部15や垂直駆動制御部12などの各要素は、画素アレイ部11とともに、半導体集積回路製造技術と同様の技術を用いて単結晶シリコンなどの半導体領域に一体的に形成され、半導体システムの一例である固体撮像装置として構成される。これらの各機能部は、半導体集積回路製造技術と同様の技術を用いて単結晶シリコンなどの半導体領域に一体的に形成されたいわゆる1チップもの同一の半導体基板上に設けられているものとして、半導体システムの一例であるCMOSイメージセンサーとして、本実施の形態の固体撮像装置1の一部をなすように構成される。なお、固体撮像装置1は、このように各部が半導体領域に一体的に形成された1チップとして形成された形態であってもよい。また、図示を省略するが、画素アレイ部11、カラム処理部16などの各種の信号処理部の他に、撮影レンズ、光学ローパスフィルタ、あるいは赤外光カットフィルタなどの光学系をも含む状態で、これらを纏めてパッケージングされた撮像機能を有するモジュール状の形態としてもよい。水平転送部15や垂直駆動制御部12は、例えばデコーダを含んで構成され、主制御部13から与えられる水平駆動制御信号や垂直駆動制御信号に応答してシフト動作走査を開始するようになっている。このため、例えば、行駆動信号線21には、単位画素31を駆動するための種々の制御信号例えば、画素リセット信号RST、画素転送信号TRG、垂直選択信号SELなどが含まれる。主制御部13は、図示しないが、各部の動作に必要なクロックや所定タイミングのパルス信号を供給するタイミングジェネレータTG読出アドレス制御装置の一例の機能ブロックを有する。また主制御部13は、外部の主制御部から供給されるマスタークロックCLK0を受け取るとともに、外部の主制御部から供給される動作モードなどを指令するデータを受け取る。さらに主制御部13は、固体撮像装置1の情報を含むデータを外部の主制御部に出力する通信インタフェースの機能ブロックを備える。例えば、主制御部13は、水平アドレス信号を水平転送部15へ、また垂直アドレス信号を垂直駆動制御部12へ出力する。水平転送部15と垂直駆動制御部12は、それを受けて対応する行もしくは列を選択する。単位画素31は2次元マトリックス状に配置されているので、単位画素31により生成され、垂直信号線22を介して列方向に出力されるアナログの画素信号を行単位で列並列でアクセスし取り込む垂直スキャン読みが行なわれる。そしてその後に、垂直列の並び方向である行方向にアクセスし画素信号本例ではディジタル化された画素データを出力側へ読み出す水平スキャン読みを行なうようにすることで、画素信号や画素データの読出しの高速化を図るのがよい。もちろん、スキャン読みに限らず、読み出したい単位画素31を直接にアドレス指定することで、必要な単位画素31の情報のみを読み出すランダムアクセスも可能である。また、主制御部13では、入力される入力クロックマスタークロックCLK0と同じ周波数のクロックCLK1や、それを2分周したクロックやより分周した低速のクロックをデバイス内の各部、例えば水平転送部15、垂直駆動制御部12、カラム処理部16などに供給する。以下、2分周したクロックやそれ以下の周波数のクロック全般を纏めて、低速クロックCLK2とも言う。垂直駆動制御部12は、画素アレイ部11の行を選択し、その行に必要なパルスを供給するものである。垂直駆動制御部12は、例えば、垂直方向の読出行を規定したり画素アレイ部11の行を選択したり、規定された読出アドレス上行方向の単位画素31に対する行駆動信号線21にパルスを供給して駆動する。なお、垂直駆動制御部12は、信号を読み出す行の他に、電子シャッタ用の行なども選択する。水平転送部15は、低速クロックCLK2に同期してカラム処理部16のカラムAD回路41を順番に選択し、その信号を水平信号線23に導く。水平転送部15は、例えば、水平方向の読出列を規定しカラム処理部16内の個々のカラムAD回路41を選択し、規定された読出アドレスに従って、カラム処理部16の各信号を水平信号線23に導く。なお、水平信号線23は、例えばカラムAD回路41が取り扱うビット数nnは正の整数分、例えば10=nビットならば、そのビット数分に対応して10本配置される。このような構成の固体撮像装置1において、単位画素31から出力された画素信号は、垂直列ごとに、垂直信号線22を介して、カラム処理部16のカラムAD回路41に供給される。カラム処理部16の各カラムAD回路41は、1列分の画素の画素読み出し信号VSLを受けて、その画素読み出し信号VSLを処理する。例えば、各カラムAD回路41は、アナログ信号を、例えば低速クロックCLK2を用いて、例えば10ビットのディジタル信号に変換するADC回路を持つ。カラム処理部16におけるAD変換処理としては、行単位で並列に保持されたアナログ信号を、列ごとに設けられたカラムAD回路41を使用して、行ごとに並列にAD変換する方法を採る。この際には、シングルスロープ積分型あるいはランプ信号比較型のAD変換の手法を使用する。この手法は、簡単な構成でAD変換器が実現できるため、並列に設けても回路規模が大きくならないという特徴を有している。シングルスロープ積分型のAD変換に当たっては、変換開始から参照信号DACOUTと処理対象信号電圧とが一致するまでの時間に基づいて、アナログの処理対象信号をディジタル信号に変換する。このための仕組みとしては、原理的には、コンパレータ電圧比較部51にランプ状の参照信号DACOUTを供給するとともに、クロック信号でのカウント計数を開始する。そして、垂直信号線22を介して入力されたアナログの画素信号を参照信号DACOUTと比較することによって、比較結果を示すパルス信号が得られるまでのクロック数をカウントすることでAD変換を行なう。また、この際、回路構成を工夫することで、AD変換とともに、いわゆるCDS処理を行うことができる。すなわち、垂直信号線22を介して入力された電圧モードの画素信号に対して、画素リセット直後の信号レベルノイズレベルもしくはリセットレベルと称すると真の受光光量に応じた信号レベルVsigとの差分をとる処理を行なうことができる。これにより、固定パターンノイズFPN:FixedPatternNoiseやリセットノイズと言われるノイズ信号成分を取り除くことができる。<参照信号生成部とカラムAD回路の構成>DACDigitalAnalogConverter14は、主制御部13からのDAC制御信号で示される初期値からカウントクロックCKdacに同期して、階段状の鋸歯状波である参照信号DACOUTを生成する。すなわちDAC14は、画素から得られるアナログの画素信号のレベルをディジタルデータに変換するための参照信号であって、第1のゲインの参照信号と、第1のゲインと異なる第2のゲインの参照信号を画素データレベル読み出し時に生成する。生成された階段状の鋸歯状波の参照信号DACOUTは、カラム処理部16の個々のカラムAD回路41に、AD変換用の参照電圧ADC基準信号として供給される。なお、図示を省略しているが、ノイズ防止用のフィルタを設けるとよい。なお、この参照信号DACOUTは、例えば逓倍回路で生成される逓倍クロックを基に生成される高速クロックを基準とすることで、マスタークロックCLK0に基づき生成するよりも高速に変化させることができる。主制御部13からDAC14に供給するDAC制御信号は、比較処理ごとの参照信号DACOUTが基本的には同じ傾き変化率となるように、時間に対するディジタルデータの変化率を同じにする情報も含んでいる。具体的には、カウントクロックCKdacに同期して、単位時間ごとに1ずつカウント値を変化させ、そのカウント値を電流加算型のDA変換回路で電圧信号に変換するようにする。本実施の形態のDAC14は、主制御部13の制御の下で参照信号DACOUTの変化特性具体的には傾きを変更可能になっている。参照信号DACOUTの傾き調整は、例えばカウントクロックCKdacの周波数クロック周期を変更する手法を採ることで、高精度に調整することができる。例えば、DAC14に供給するカウントクロックCKdacを、カウントクロックCKOと同じにしたり、カウントクロックCKOに対して2倍速、4倍速にするなど、カウントクロックCKOに対して2^k倍速にすることができる。なお、^は、べき乗を表す。なお、ここで示した参照信号DACOUTの傾き変更手法は一例であって、このような手法に限定されない。例えば、DAC14に与えるカウントクロックCKdacの周期を一定にしつつ、カウンタ出力値をx、DAC制御信号に含まれている参照信号DACOUTの傾き変化率をβ、電位の初期値をαとして、次式1によって算出される電位yを出力することができる。y=α-βx1また、DAC制御信号に含まれているランプ電圧の傾き変化率を指示する情報すなわち、図4を参照して後述する制御信号DACGAINにより、1つのカウントクロックCKdacごとの電圧変化分ΔSLPを調整するなど、任意の回路を用いることができる。参照信号DACOUTの傾きの調整は、例えばクロック周期を変える以外に、単位電流源の電流量を変えることによって、クロック当たりのΔSLPを調整することでも実現できる。カラムAD回路41は、電圧比較部51とカウンタ部52とを備えて構成され、nビットAD変換機能を有している。電圧比較部51は、DAC14で生成される参照信号DACOUTと、行駆動信号線21V0,V1,...ごとに単位画素31から垂直信号線22H0,H1,...を経由し得られるアナログの画素信号を比較する。つまり、電圧比較部51は、アナログの画素信号のレベルと参照信号とを比較する。カウンタ部52は、電圧比較部51が比較処理を完了するまでの時間をカウントし、その結果を保持する。つまり、カウンタ部52は、電圧比較部51での比較処理と並行してカウント処理を行ない、第1のゲインの参照信号との比較処理が完了した時点の第1のカウント値をディジタルデータとして取得し、第1のカウント値が予め設定されている閾値に達していない場合、第2のゲインの参照信号との比較処理が完了した時点の第2のカウント値をディジタルデータとして取得する。本実施の形態では、列ごとに配された電圧比較部51に、DAC14から参照信号DACOUTが共通に供給され、各電圧比較部51が処理を担当する画素読み出し信号VSLについて、共通の参照信号DACOUTを使用して比較処理を行なうようになっている。主制御部13は、電圧比較部51が画素信号のリセットレベルVrstと信号成分Vsigの何れについて比較処理を行なっているのかに応じてカウンタ部52におけるカウント処理のモードを切り替える制御部の機能を持つ。この主制御部13から各カラムAD回路41のカウンタ部52には、カウンタ部52がダウンカウントモードで動作するのかアップカウントモードで動作するのかを指示するためのカウンタ制御信号が入力されている。電圧比較部51の一方の入力端子RAMPは、他の電圧比較部51の入力端子RAMPと共通にされている。この入力端子RAMPには、DAC14で生成される階段状の参照信号DACOUTが入力され、他方の入力端子には、それぞれ対応する垂直列の垂直信号線22が接続され、画素アレイ部11からの画素信号電圧が個々に入力される。電圧比較部51の出力信号はカウンタ部52に供給される。カウンタ部52のクロック端子CKには、他のカウンタ部52のクロック端子CKと共通に、主制御部13からカウントクロックCKdacが入力されている。このカウンタ部52は、その構成については図示を省略するが、1本のカウントクロックCKdacの入力で、内部カウントを行なうようになっている。カウントクロックCKdacも、参照信号DACOUTと同様に、逓倍回路で生成される逓倍クロック高速クロックを使用することができ、この場合、マスタークロックCLK0を使用するよりも高分解能にできる。カウンタ部52は、カウントモードに拘わらず共通のアップダウンカウンタを用いて、ダウンカウント動作とアップカウント動作とを切り替えてカウント処理を行なうことが可能に構成されている。また、本実施の形態のカウンタ部52としては、カウント出力値がカウントクロックCKdacに同期する同期カウンタを使用することもできるが、同期せずに出力される非同期カウンタを使用するのが好ましい。カウンタ部52には、水平転送部15から制御線15aを介して制御パルスが入力される。カウンタ部52は、カウント結果を保持するラッチ機能を有しており、制御線15aを介しての制御パルスによる指示があるまでは、カウンタ出力値を保持する。個々のカラムAD回路41の出力側は、例えば、カウンタ部52の出力を水平信号線23に接続することができる。あるいは、図示は省略するが、カウンタ部52の後段に、カウンタ部52の保持したカウント結果を保持するnビットのメモリ装置と、カウンタ部52とそのメモリ装置との間にスイッチを配置する構成を採ることもできる。水平信号線23は、カラムAD回路41のビット幅であるnビット幅分の信号線を有し、図示しないそれぞれの出力線に対応したn個のセンス回路を経由して出力回路24に接続される。このような構成において、カラムAD回路41は、水平ブランキング期間に相当する画素信号読出期間において、カウント動作を行ない、所定のタイミングでカウント結果を出力する。すなわち、先ず、電圧比較部51では、DAC14からのランプ波形電圧の参照信号と、垂直信号線22を介して入力される画素信号電圧とを比較し、双方の電圧が同じになると、電圧比較部51のコンパレート出力が反転する。例えば、電圧比較部51は、電源電位などのHレベルをインアクティブ状態として、画素信号電圧と参照信号DACOUTとが一致したときに、Lレベルのアクティブ状態へ遷移する。カウンタ部52は、DAC14から発せられるランプ波形電圧に同期してダウンカウントモードもしくはアップカウントモードでカウント動作を開始する。コンパレート出力の反転した情報がカウンタ部52に通知されると、カウンタ部52はカウント動作を停止し、その時点のカウント値を画素データとしてラッチ保持記憶することでAD変換を完了する。その後、カウンタ部52は、所定のタイミングで水平転送部15から制御線15aを介して入力される水平選択信号CHiによるシフト動作に基づいて、記憶保持した画素データを、順次、カラム処理部16外や画素アレイ部11を有するチップ外へ出力する。なお、本実施の形態の説明としては直接関連しないため特に図示しないが、その他の各種信号処理回路なども、固体撮像装置1の構成要素に含まれる。<画素部の構成>図3は、図2に示した単位画素31の一実施の形態の構成を示す図である。画素アレイ部11内の単位画素画素セル31の構成は、通常のCMOSイメージセンサーと同様であり、本実施の形態では、CMOSセンサーとして汎用的な4TR構成のものを使用することができる。また例えば、特許第2708455号公報に記載のように、3つのトランジスタからなる3TR構成のものを使用することもできる。もちろん、これらの画素構成は一例であり、通常のCMOSイメージセンサーのアレイ構成であれば、何れのものでも使用できる。例えば、図3に示す4TR構成の単位画素31は、光を受光して電荷に変換する光電変換機能とともに、その電荷を蓄積する電荷蓄積機能の各機能を兼ね備えたフォトダイオードである電荷生成部61を有する。そして、電荷生成部61に対して、電荷読出部転送ゲート部/読出ゲート部の一例である読出選択用トランジスタ転送トランジスタ63、リセットゲート部の一例であるリセットトランジスタ66、垂直選択用トランジスタ64、およびフローティングディフュージョンFD62の電位変化を検知する検知素子の一例であるソースフォロア構成の増幅用トランジスタ65を有する。この単位画素31は、電荷蓄積部の機能を備えた電荷注入部の一例であるFD62とからなるFDAFloatingDiffusionAmp構成の画素信号生成部70を有するものとなっている。FD62は寄生容量を持った拡散層である。読出選択用トランジスタ第2の転送部63は、転送信号φTRGが供給される転送駆動バッファにより転送配線67を介して駆動されるようになっている。リセットトランジスタ66は、リセット信号φRSTが供給されるリセット駆動バッファによりリセット配線68を介して駆動されるようになっている。垂直選択用トランジスタ64は、垂直選択信号φVSELが供給される選択駆動バッファにより垂直選択線SEL69を介して駆動されるようになっている。各駆動バッファは、垂直駆動制御部12によって駆動可能になっている。画素信号生成部70におけるリセットトランジスタ66は、ソースがFD62に、ドレインが電源Vddにそれぞれ接続され、ゲートリセットゲートRGには画素リセット信号RSTがリセット駆動バッファから入力される。垂直選択用トランジスタ64は、一例として、ドレインが増幅用トランジスタ65のソースに、ソースが画素線71にそれぞれ接続され、ゲート特に垂直選択ゲートSELVというが垂直選択線69に接続されている。なおこのような接続構成に限らず、ドレインが電源Vddに、ソースが増幅用トランジスタ65のドレインにそれぞれ接続され、垂直選択ゲートSELVが垂直選択線69に接続されるようにしてもよい。垂直選択線69には、垂直選択信号SELが印加される。増幅用トランジスタ65は、ゲートがFD62に接続され、ドレインが垂直選択用トランジスタ64を介して電源Vddに、ソースは画素線71に接続され、さらに垂直信号線7222に接続されるようになっている。さらに垂直信号線72は、その一端がカラム処理部16側に延在するとともに、その経路において、読み出し電流源部17が接続され、増幅用トランジスタ65との間で、略一定の動作電流読出電流が供給されるソースフォロワ構成が採られるようになっている。具体的には、読み出し電流源部17は、各垂直列に設けられたNMOS型のトランジスタ特に負荷MOSトランジスタという83と、全垂直列に対して共用される電流生成部81およびゲートおよびドレインが共通に接続されソースがソース線84に接続されたNMOS型のトランジスタ82を有する基準電流源部85とを備えている。各負荷MOSトランジスタ83は、ドレインが対応する列の垂直信号線72に接続され、ソースが接地線であるソース線84に共通に接続されている。これにより、各垂直列の負荷MOSトランジスタ83は基準電流源部85のトランジスタ82との間でゲート同士が接続されカレントミラー回路を構成し、垂直信号線22に対し電流源として機能するように接続されている。ソース線84は、水平方向の端部図2の左右の垂直列で基板バイアスである接地GNDに接続され、負荷MOSトランジスタ83の接地に対する動作電流読出電流が、チップの左右両端から供給されるような構成となっている。電流生成部81には、必要時にのみ所定電流を出力するようにするための負荷制御信号SFLACTが、図示しない負荷制御部から供給されるようになっている。電流生成部81は、信号読出し時には、負荷制御信号SFLACTのアクティブ状態が入力されることで、各増幅用トランジスタ65に接続された負荷MOSトランジスタ83によって、予め決められた定電流を流し続けるようになっている。つまり、負荷MOSトランジスタ83は、選択行の増幅用トランジスタ65とソースフォロアを組んで読出電流を増幅用トランジスタ65に供給することで垂直信号線72への信号出力をさせる。このような4TR構成では、FD62は増幅用トランジスタ65のゲートに接続されている。その結果、増幅用トランジスタ65はFD62の電位以下FD電位というに対応した信号を電圧モードで、画素線71を介して垂直信号線7222に出力する。リセットトランジスタ68は、FD62をリセットする。読出選択用トランジスタ転送トランジスタ67は、電荷生成部61にて生成された信号電荷をFD62に転送する。垂直信号線22には多数の画素が接続されているが、画素を選択するのには、選択画素のみ垂直選択用トランジスタ64をオンする。すると選択画素のみが垂直信号線22と接続され、垂直信号線22には選択画素の信号が出力される。<カウンタ部の構成>図4は、カウンタ部52の一実施の形態の構成を示すブロック図である。図4において横方向に示されている各垂直信号線22は、図2において縦方向に示されている。各垂直信号線22に対応する各列の電圧比較部51は、画素アレイ部11から読み出された画素読み出し信号VSLがDAC14から供給された参照信号DACOUTと一致したとき、コンパレート出力VCOをインアクティブ状態からアクティブ状態に反転し、カウンタ部52に出力する。カウンタ部52は、カウンタ101、アンドゲート102,103、ディジタル比較器104、およびラッチ回路105を備える。カウンタ101は、主制御部13が出力し、アンドゲート102を介して入力されるカウントクロックCKdacをカウントし、電圧比較部51から供給されるコンパレータ出力VCOが反転したときカウント動作を停止する。アンドゲート102、103は、ラッチ回路105が出力する閾値比較結果であるラッチ出力DFLAGがレベルLすなわち論理0のとき非道通となり、レベルHすなわち論理1のとき導通する。アンドゲート102は導通したとき、カウントクロックCKdacをカウンタ101に供給する。アンドゲート103は導通したとき、主制御部13から出力されるカウンタリセット信号CLRCNTをカウンタ101に供給する。ディジタル比較器104は、カウンタ101のカウント値CNTと、主制御部13が出力するレジスタ値THRCOUNTとをディジタル的に比較し、比較結果をラッチ回路105に出力する。ラッチ回路105は、主制御部13からラッチクロックENBMEMが入力されたとき、ディジタル比較器104の比較結果を記憶し、ラッチ出力DFLAGとしてアンドゲート102、103に出力するとともに、水平転送部15に出力する。主制御部13は、制御信号DACGAINによりDAC14のゲイン、すなわち参照信号DACOUTの傾きを制御し、制御信号DACOFSTによりDAC14の参照信号DACOUTの初期値を制御する。<ゲイン調整部の構成>図5は、ゲイン調整部131の一実施の形態の構成を示すブロック図である。なお、図5には出力回路24の図示は省略されている。水平転送部15はラッチ回路105から供給されたラッチ出力DFLAGをゲイン調整部131に出力するとともに、出力回路24を介して画像データDPOUTをゲイン調整部131に出力する。ゲイン調整部131にはまた、主制御部13から制御信号RATIOGAINが入力されている。制御信号RATIOGAINは、画素の読み出しを行う場合の2つのゲインの比を表している。ゲイン調整部131は、制御信号RATIOGAINに基づいて、画像データDPOUTのゲインを調整し、画像データDATAOUTとして出力する。<AD変換の動作>次にAD変換動作について説明する。図6はカラムAD回路における動作を説明するタイミングチャートである。図6は、低照度の画素データを読み出す場合を表している。時刻t21で主制御部13はカウンタリセット信号CLRCNTを出力する。このときラッチ回路105のラッチ出力DFLAGはレベルHになっているので、アンドゲート103は導通しており、カウンタリセット信号CLRCNTはカウンタ101に供給される。これによりカウンタ101のカウント値CNTはリセットされる。またこのとき、主制御部13はDAC14に制御信号DACGAINを出力し、2つのゲインのうち、ゲイン1を設定させる。このゲイン1は後述するゲイン2より小さいゲインである。垂直駆動制御部12は時刻t22において、行駆動信号線21を介してリセット信号RSTを各単位画素31に出力し、FD62をリセットさせる。時刻t22から時刻t25までのリセット期間内の時刻t23乃至時刻t24のAZ期間に、主制御部13はAZ制御信号を出力し、電圧比較部51をイコライズさせる。時刻t26において垂直駆動制御部12は時刻t27まで画素転送信号TRGをオンし、電荷生成部61に溜まった電荷をFD62に転送させる。これにより、画素読み出し信号VSLの電位がFD62に溜まった分だけ変位する。垂直信号線22におけるセトリング終了を待機した後、時刻t28において、主制御部13は、カウントクロックCKdacを発生する。DAC14は、入力されたカウントクロックCKdacに基づいて、ゲイン1でランプ状の参照信号DACOUTを発生し、直流阻止コンデンサを介して電圧比較部51に供給する。またいまラッチ回路105のラッチ出力DFLAGはレベルHなので、カウントクロックCKdacはアンドゲート102を通過して、カウンタ101に供給される。カウンタ101は、初期値から、カウントクロックCKdacをカウントアップする。時刻t29において画素データレベルとしての画素読み出し信号VSLが参照信号DACOUTと一致すると、コンパレータ出力VCOが反転し、カウンタ101はカウント動作を停止する。時刻t28でカウントクロックCKdacが発生されたときから、時刻t29でコンパレータ出力VCOが反転するまでの期間、カウントアップされたカウントクロックCKdacのカウント値が保持される。これにより、ゲイン1での画素データレベルがAD変換されたカウント値が得られたことになる。時刻t28から所定の時間が経過した時刻t30において、つまり時刻t28から時刻t30までの読み出し動作ReadD1が終了したとき、主制御部13は、カウントクロックCKdacの発生を中止する。そのときDAC14は参照信号DACOUTの出力を停止する。時刻t31において主制御部13は、ラッチクロックENBMEMを出力する。これによりラッチ回路105によりディジタル比較器104の出力がラッチされる。この例の場合、低照度の画素が読み出されているので、画素読み出し信号VSLが参照信号DACOUTと一致するまでの時間は比較的短くなる。その結果、カウンタ101のカウント値CNT例えば128は、閾値としてのレジスタ値THRCOUNT例えば256より小さくなり、ディジタル比較器104の出力はレベルHのままであり、ラッチ回路105のラッチ出力DFLAGもレベルHのままである。このため、アンドゲート102,103は導通しており、2回目のカウント動作が実行可能である。時刻t32において主制御部13は、DAC14に供給する制御信号DACOFSTをレベルHにする。これによりDAC14の出力DACOUTはその初期値が、画素読み出し信号VSLと必ず交差するすなわち一致する値に設定される。つまり、初期値が予想される画素読み出し信号VSLの値より小さい値に設定される。またこのとき、主制御部13はDAC14に制御信号DACGAINを出力し、ゲインをゲイン1より大きいゲイン2に切り替えさせる。時刻t33において主制御部13はカウンタリセット信号CLRCNTを出力する。このカウンタリセット信号CLRCNTがアンドゲート103を介してカウンタ101に入力され、カウンタ101はリセットされる。つまり時刻t29で得られたゲイン1でのカウント値が消去される。時刻t34において主制御部13は、カウントクロックCKdacを発生する。DAC14は、入力されたカウントクロックCKdacに基づいて、ゲイン2でランプ状の参照信号DACOUTを発生し、電圧比較部51に供給する。またいまラッチ回路105のラッチ出力DFLAGはレベルHなので、カウントクロックCKdacはアンドゲート102を通過して、カウンタ101に供給される。カウンタ101は、時刻t33においてリセットされた初期値から、カウントクロックCKdacをカウントアップする。時刻t35において画素データレベルとしての画素読み出し信号VSLが参照信号DACOUTと一致すると、コンパレータ出力VCOが反転し、カウンタ101はカウント動作を停止する。時刻t34でカウントクロックCKdacが発生されたときから、時刻t35でコンパレータ出力VCOが反転するまでの期間、カウントアップされたカウントクロックCKdacのカウント値が保持される。これにより、ゲイン2での画素データレベルがAD変換されたカウント値が得られたことになる。時刻t34から所定の時間が経過した時刻t36において、つまり時刻t34から時刻t36までの読み出し動作ReadD2が終了したとき、主制御部13は、カウントクロックCKdacの発生を中止する。そのときDAC14は参照信号DACOUTの出力を停止する。次に、画素リセットレベルの読み出しが行われる。すなわち時刻t37において垂直駆動制御部12は、行駆動信号線21を介してリセット信号RSTを各単位画素31に出力し、FD62をリセットさせる。セトリングが終了する時刻t38まで待機した後、時刻t39において主制御部13は、カウントクロックCKdacを発生する。DAC14は、入力されたカウントクロックCKdacに基づいて、ゲイン2でランプ状の参照信号DACOUTを発生し、電圧比較部51に供給する。いまラッチ回路105のラッチ出力DFLAGはレベルHなので、カウントクロックCKdacはアンドゲート102を通過して、カウンタ101に供給される。カウンタ101は、時刻t35においてカウントされたカウント値から、カウントクロックCKdacをカウントダウンする。時刻t40において画素データレベルとしての画素読み出し信号VSLが参照信号DACOUTと一致すると、コンパレータ出力VCOが反転し、カウンタ101はカウント動作を停止する。時刻t39でカウントクロックCKdacが発生されたときから、時刻t40でコンパレータ出力VCOが反転するまでの期間、カウントダウンされたカウントクロックCKdacのカウント値が保持される。時刻t35で得られた、画素データレベルのカウント値から、画素リセットレベルの分だけカウントダウンされるので、CDS相関2重サンプリングが行われたことになり、ゲイン2での画素データレベルがAD変換されたカウント値PixelDataが得られたことになる。その後、時刻t39から一定の時間が経過した時刻t41において、つまり時刻t39から時刻t41までの読み出し動作ReadP2が終了したとき、主制御部13はカウントクロックCKdacの発生を中止し、DAC14は参照信号DACOUTの発生を中止する。このようにして読み出されたカウント値が、水平転送部15により読み出され、出力回路24を介して出力される。次に図7を参照して、高照度の画素データを読み出す場合について説明する。図7はカラムAD回路における動作を説明するタイミングチャートである。図7の時刻t21から時刻t30までの処理は、図6にける時刻t21から時刻t30までの処理と同様であり、繰り返しになるのでその説明は省略する。図6における場合と同様に、時刻t28でカウントクロックCKdacが発生されたときから、時刻t29でコンパレータ出力VCOが反転するまでの期間、カウントアップされたカウントクロックCKdacの値が保持される。これにより、ゲイン1での画素データレベルがAD変換されたカウント値例えば756が得られたことになる。時刻t28から所定の時間が経過した時刻t30において、つまり時刻t28から時刻t30までの読み出し動作ReadD1が終了したとき、主制御部13は、カウントクロックCKdacの発生を中止する。そのときDAC14は参照信号DACOUTの出力を停止する。時刻t31において主制御部13は、ラッチクロックENBMEMを出力する。これによりラッチ回路105によりディジタル比較器104の出力がラッチされる。この例の場合、高照度の画素が読み出されているので、画素読み出し信号VSLが参照信号DACOUTと一致するまでの時間は比較的長くなる少なくとも図6の例の場合より長くなる。その結果、カウンタ101のカウント値CNT例えば756は、レジスタ値THRCOUNT例えば128より大きくなり、ディジタル比較器104の出力はレベルLとなり、ラッチ回路105が出力するラッチ出力DFLAGはレベルLとなる。このため、アンドゲート102,103は非導通となる。つまり2回目のカウント動作は実行できないようになる。時刻t32において主制御部13は、DAC14に供給する制御信号DACOFSTをレベルHにする。これによりDAC14の出力DACOUTはその初期値が、予想される画素読み出し信号VSLの値より小さい値に設定される。またこのとき、主制御部13はDAC14に制御信号DACGAINを出力し、ゲインをゲイン1より大きいゲイン2に切り替えさせる。時刻t33において主制御部13はカウンタリセット信号CLRCNTを出力する。しかしアンドゲート103は非道通状態なので、このカウンタリセット信号CLRCNTはカウンタ101に入力されず、カウンタ101はリセットされない。つまり、時刻t29で得られたゲイン1のカウント値がそのまま保持される。時刻t34において主制御部13は、カウントクロックCKdacを発生する。DAC14は、入力されたカウントクロックCKdacに基づいて、ゲイン2でランプ状の参照信号DACOUTを発生し、電圧比較部51に供給する。しかしいまラッチ回路105のラッチ出力DFLAGはレベルLなので、カウントクロックCKdacはアンドゲート102を通過できず、カウンタ101に供給されない。従ってカウンタ101は、時刻t29においてカウントしたゲイン1のカウント値PixelDataをそのまま保持する。画素データレベルとしての画素読み出し信号VSLはその値が大きいので、参照信号DACOUTと一致しない。時刻t34から所定の時間が経過した時刻t36において、つまり時刻t34から時刻t36までの読み出し動作ReadD2が終了したとき、主制御部13は、カウントクロックCKdacの発生を中止する。そのときDAC14は参照信号DACOUTの出力を停止する。時刻t37において垂直駆動制御部12は、行駆動信号線21を介してリセット信号RSTを各単位画素31に出力し、FD62をリセットさせる。セトリングが終了する時刻t38まで待機した後、時刻t39において主制御部13は、カウントクロックCKdacを発生する。DAC14は、入力されたカウントクロックCKdacに基づいて、ゲイン2でランプ状の参照信号DACOUTを発生し、電圧比較部51に供給する。しかしいまラッチ回路105のラッチ出力DFLAGはレベルLなので、カウントクロックCKdacはアンドゲート102を通過できず、カウンタ101に供給されない。従ってカウンタ101は、カウントクロックCKdacをカウントしない。時刻t40において画素データレベルとしての画素読み出し信号VSLが参照信号DACOUTと一致すると、コンパレータ出力VCOが反転する。しかしカウンタ101はカウント動作をしておらず、カウンタ101は、時刻t29においてカウントしたカウント値PixelDataをそのまま保持する。このようにして読み出されたカウント値が、水平転送部15により読み出され、出力回路24を介して出力される。その後、ゲイン調整部131においてゲイン調整が行われる。図6と図7の例においては、第1回目のADCの結果がレジスタ値THRCOUNTよりも大きいか小さいかで2回目の読み出しを行なうか否かが決定される。第1回目の読み出しがレジスタ値THRCOUNTよりも小さい場合、第2回目の読み出しを行なうために、カウンタ値がリセットされる図6の場合。逆に第1回目の読み出しがレジスタ値THRCOUNTよりも大きい場合、画素の読み出し信号としては第1回目のADCの結果が用いられる図7の場合。しかし個体撮像素子全体の動作としては、他カラムが第2回目の動作を行なう可能性があり、カウンタを動作させないために、リセット動作を非アクティブにし、クロックをゲーティングするなどの制御が行なわれる。第2回目の読み出し後は、データがラッチされ、水平転送部15がデータを水平転送する。この様に回路規模的には、比較的少ない回路増加で動作を実現できる。図6に示されるような低照度画素を読み出す場合、画素データレベルの振幅レベルが小さいために、VSLセトリング時間が最大振幅のセトリング時間に較べ大幅に減少する。このため、読み出し動作ReadD2と読み出し動作ReadP2のサンプリング間隔T2は、図1の間隔T1より短くなり、CDSのフィルタ効果によって、ランダムノイズのキャンセルの効果が高まる。一方、図7の例の場合のように、画素データレベルが比較的大きな場合、SN比の観点から低ゲインで読み出してもノイズが埋もれて見え難くなる。そのため、読み出し動作ReadD2および読み出し動作ReadP2に較べ、読み出し動作ReadD1においては、低ゲインのランプ波形電圧の参照信号DACOUTを発生させてもノイズが目立つことはない。すなわちゲイン1ではCDS読み出しを行わずとも、ノイズが目立つことはない。従って、読み出し動作ReadD1のカウント値を小さくすることが可能であり、結果的に1水平ラインの読み出し時間を従来のCDS読み出しと同等もしくはそれ以下にすることが可能である。つまり高速化が可能となる。ただし、読み出し動作ReadD1のゲインと、読み出し動作ReadD2および読み出し動作ReadP2のゲインが異なるために、それぞれの場合における実際の画素データレベルとディジタル変換後の値は、ゲイン比分だけ、データの重みが異なっている。よって後段の信号処理でゲインを合わせる必要がある。そのために第1回目のAD変換時の値か、第2回目以降のCDS読み出しの結果かを判断できるように、ラッチ回路105のラッチ出力DFLAGが水平転送部15からゲイン調整部131に供給され、ゲイン調整部131においてゲイン調整が行われる。具体的には、例えば第1回目のAD変換のカウント値つまり図6のカウント値が出力された場合、そのカウント値はゲイン調整部131によりゲイン比倍ゲイン2/ゲイン1倍される。第2回目のAD変換のカウント値つまり図7のカウント値が出力された場合には、そのままとされるすなわちゲイン比調整は行われない。ゲイン調整した値は高ゲイン読み出しでの分解能でディジタル変換した結果と等しくなるために、10bit以上の出力が得られることとなり、結果的に高ダイナミックレンジの効果がある。高照度画素を低ゲインつまりゲイン1で読み出し図7参照、低照度画素を高ゲインつまりゲイン2で読み出す図6参照と言った読み分けが行われるため、SN比を維持して広ダイナミックレンジの読み出しが可能になる。よって、本技術は読み出し動作の高速化、低ノイズ化、広ダイナミックレンジ化を実現したものとなる。ところで、図6と図7の例において参照信号DACOUTの初期値は画素リセットレベルとされている。これは読み出し動作ReadD1においては、すなわち第1回目の読み出し時の画素データレベルが、必ずAZレベルよりも信号成分を持っていることを前提としている。しかし、ノイズ成分の影響により、読み出し動作ReadD1の画素データレベルがAZレベルよりも信号量が小さいつまりAD変換結果がマイナスの場合も可能性として充分あり得る。この場合の対処方法について、図8と図9を参照して説明する。図8と図9はカラムAD回路における動作を説明するタイミングチャートである。図8は、低照度の画素データを読み出す場合を表しており、図9は、高照度の画素データを読み出す場合を表している。図8と図9の基本的な動作は、上述した図6と図7の動作と同様である。図8と図9の例においては、主制御部13は、予めAZレベルよりも読み出し動作ReadD1の画素データレベルが高い電圧レベルになる最大のカウント値をDAC14の初期値として設定する。つまり、参照信号DACOUTが、AZ電圧レベルよりも負電圧から始まり、カウント値CNTもマイナス値から開始するように初期値の設定が行われる。具体的には、図6と図7の例においては、ゲインの切り換えのタイミングである時刻t32に、制御信号DACOFSTがレベルHに変更された。つまり、読み出し動作ReadD2と読み出し動作ReadP2において、出力DACOUTの初期値が予想される画素読み出し信号VSLの値より小さい値に設定されたが、読み出し動作ReadD1においては、出力DACOUTの初期値は基準値例えば0のままとされている。これに対して、図8と図9の例においては、時刻t26において画素転送信号TRGがオンにされた後、時刻t28からの読み出し動作ReadD1の前の時刻t27において、制御信号DACOFSTがレベルHに変更される。つまり、出力DACOUTの初期値が予想される画素読み出し信号VSLの値より小さい値に設定される。また、カウント値の初期値も、リセット時より小さい負の値に設定される。図8の例のように、CDS読み出しが行われた結果つまりゲイン2の読み出しが採用される場合、出力DACOUTの初期値の増加分は相殺される。これに対して、図9に示されるように、CDS読み出しが行われない結果つまりゲイン1の読み出しが採用される場合、出力DACOUTの初期値の増加分は相殺されない。そこで、図9の例では図8の例も同様であるが、出力DACOUTの初期値の増加分による影響を軽減するために、カウント値の初期値が負の値に設定される。従って、図8と図9に示される例では、読み出し動作ReadD1のカウント値をCDSする必要がなくなる。以上のように、図6乃至図9の例においては、カウンタ部52は、読み出し動作ReadD1で得られる第1のカウント値が閾値であるレジスタ値THRCOUNTに達していない場合、読み出し動作ReadD2と読み出し動作ReadP2によるCDS読み出し処理により第2のカウント値を得る。図6乃至図9の例においては、画素リセットレベルの読み出し動作ReadP2を、画素データレベルの読み出し動作ReadD1,ReadD2の後に行うようにしたが、前に行うこともできる。図10と図11は、この場合の例を表している。図10と図11はカラムAD回路における動作を説明するタイミングチャートである。図10は、低照度の画素データを読み出す場合を表しており、図11は、高照度の画素データを読み出す場合を表している。最初に図10を参照して、低照度の画素データを読み出す場合について説明する。図10の時刻t21から時刻t25までの処理は、図6にける時刻t21から時刻t25までの処理と同様であり、繰り返しになるのでその説明は省略する。ただし、図10の例においては、時刻t21においてゲイン1ではなく、大きいゲイン2が設定される。また、制御信号DACOFSTがレベルHとされる。時刻t26において主制御部13は、カウントクロックCKdacを発生する。DAC14はゲイン2で参照信号DACOUTを出力する。時刻t27において画素リセットレベルとしての画素読み出し信号VSLが参照信号DACOUTと一致すると、コンパレータ出力VCOが反転し、カウンタ101はカウント動作を停止する。時刻t26でカウントクロックCKdacが発生されたときから、時刻t27でコンパレータ出力VCOが反転するまでの期間、カウントダウンされたカウントクロックCKdacのカウント値が保持される。これにより、ゲイン2での画素リセットレベルがAD変換されたカウント値が得られたことになる。時刻t26から一定の時間が経過した時刻t28において、つまり時刻t26から時刻t28までの読み出し動作ReadP1が終了したとき、主制御部13は、カウントクロックCKdacの発生を中止し、DAC14は参照信号DACOUTの出力を停止する。時刻t29において垂直駆動制御部12は画素転送信号TRGをオンし、電荷生成部61に溜まった電荷をFD62に転送させる。これにより、画素読み出し信号VSLの電位がFD62に溜まった分だけ変位する。セトリング終了を待機した後、時刻t31において、主制御部13は、カウントクロックCKdacを発生する。DAC14は、入力されたカウントクロックCKdacに基づいて、ゲイン2でランプ状の参照信号DACOUTを発生し、直流阻止コンデンサを介して電圧比較部51に供給する。いまラッチ回路105のラッチ出力DFLAGはレベルHなので、カウントクロックCKdacはアンドゲート102を通過して、カウンタ101に供給される。カウンタ101は、時刻t27において設定されたカウント値から、カウントクロックCKdacをカウントアップする。時刻t32において画素データレベルとしての画素読み出し信号VSLが参照信号DACOUTと一致すると、コンパレータ出力VCOが反転し、カウンタ101はカウント動作を停止する。時刻t31でカウントクロックCKdacが発生されたときから、時刻t32でコンパレータ出力VCOが反転するまでの期間、カウントアップされたカウントクロックCKdacのカウント値が保持される。カウンタ101の初期値は、時刻t27で得られた画素リセットレベルのカウント値であるから、CDS演算が行われたことになる。これにより、ゲイン2での画素データレベルがAD変換されたカウント値が得られたことになる。その後、時刻t31から一定の時間が経過した時刻t33において、つまり時刻t31から時刻t33までの読み出し動作ReadD1が終了したとき、主制御部13はカウントクロックCKdacの発生を中止する。DAC14は参照信号DACOUTの発生を中止する。時刻t34において主制御部13は、ラッチクロックENBMEMを出力し、ディジタル比較器104の出力をラッチさせる。いま低照度の画素読み出しが行われており、時刻t32において得られたカウント値PixelDataはレジスタ値THRCOUNTより大きいので、ラッチ回路105はレベルLを出力する。従ってラッチ出力DFLAGはレベルLとなる。これによりアンドゲート102,103は、非道通状態になる。また時刻t34において、主制御部13は、制御信号DACOFSTをレベルLに設定する。時刻t35において主制御部13がカウンタリセット信号CLRCNTを出力するが、アンドゲート102は非導通状態なので、カウンタ101はリセットされず、時刻t32のカウント値PixelDataを保持する。その後、主制御部13は制御信号DACGAINを出力し、DAC14の参照信号DACOUTのゲインとして小さいゲイン1を設定させる。時刻t36において主制御部13は、カウントクロックCKdacを発生する。DAC14は、入力されたカウントクロックCKdacに基づいて、ゲイン1のランプ状の参照信号DACOUTを発生し、直流阻止コンデンサを介して電圧比較部51に供給する。しかしいまラッチ回路105のラッチ出力DFLAGはレベルLなので、カウントクロックCKdacはアンドゲート102を通過せず、カウンタ101はカウント動作を実行しない。時刻t37において画素データレベルとしての画素読み出し信号VSLが参照信号DACOUTと一致すると、コンパレータ出力VCOが反転する。しかし、カウンタ101はカウント動作を実行しておらず、カウント値は変化しない。その後、時刻t36から一定の時間が経過した時刻t38において、つまり時刻t36から時刻t38までの読み出し動作ReadD2が終了したとき、主制御部13はカウントクロックCKdacの発生を中止する。DAC14は参照信号DACOUTの発生を中止する。次に図11を参照して、高照度の画素データを読み出す場合について説明する。図11の時刻t21から時刻t30までの処理は、図10にける時刻t21から時刻t30までの処理と同様であり、繰り返しになるのでその説明は省略する。時刻t31において、主制御部13は、カウントクロックCKdacを発生する。DAC14は、入力されたカウントクロックCKdacに基づいて、ゲイン2でランプ状の参照信号DACOUTを発生し、直流阻止コンデンサを介して電圧比較部51に供給する。またいまラッチ回路105のラッチ出力DFLAGはレベルHなので、カウントクロックCKdacはアンドゲート102を通過して、カウンタ101に供給される。カウンタ101は、時刻t27においてカウントダウンにより得られたカウント値から、ゲイン2でカウントクロックCKdacをカウントアップする。いま高照度の画素の読み出しが行われているので、画素データレベルとしての画素読み出し信号VSLの値が大きく、時刻t31から一定の時間が経過した時刻t33になっても、参照信号DACOUTの値は画素読み出し信号VSLの値と一致しない。時刻t31から一定の時間が経過した時刻t33において、つまり時刻t31から時刻t33までの読み出し動作ReadD1が終了したとき、主制御部13はカウントクロックCKdacの発生を中止する。DAC14は参照信号DACOUTの発生を中止する。時刻t34において主制御部13は、ラッチクロックENBMEMを出力し、ディジタル比較器104の出力をラッチさせる。いまカウンタ101には時刻t27で得られた画素リセットレベルのカウントダウンによるカウント値が保持されている。このカウント値は、レジスタ値THRCOUNTより小さいので、ラッチ回路105はレベルHの出力を維持する。従ってラッチ出力DFLAGはレベルHのままである。つまりアンドゲート102,103は、道通状態のままである。また時刻t34において、主制御部13は、制御信号DACOFSTをレベルLに設定する。時刻t35において主制御部13はカウンタリセット信号CLRCNTを出力する。この信号がアンドゲート103を介して入力され、カウンタ101はリセットされる。つまり、時刻t27で得られたカウント値が消去される。その後、主制御部13は制御信号DACGAINを出力し、DAC14の参照信号DACOUTのゲインとして小さいゲイン1を設定させる。時刻t36において、主制御部13は、カウントクロックCKdacを発生する。DAC14は、入力されたカウントクロックCKdacに基づいて、ゲイン1でランプ状の参照信号DACOUTを発生し、直流阻止コンデンサを介して電圧比較部51に供給する。いまラッチ回路105のラッチ出力DFLAGはレベルHなので、カウントクロックCKdacはアンドゲート102を通過して、カウンタ101に供給される。カウンタ101は、時刻t35においてリセットされたカウント値から、カウントクロックCKdacをカウントアップする。時刻t37において画素データレベルとしての画素読み出し信号VSLが参照信号DACOUTと一致すると、コンパレータ出力VCOが反転し、カウンタ101はカウント動作を停止する。時刻t36でカウントクロックCKdacが発生されたときから、時刻t37でコンパレータ出力VCOが反転するまでの期間、カウントアップされたカウントクロックCKdacの値PixelDataが得られる。カウンタ101の初期値は、時刻t35で得られた画素リセットレベルのカウント値であるから、CDS演算が行われたことになる。これにより、ゲイン1での画素データレベルがAD変換されたカウント値が得られたことになる。時刻t36から一定の時間が経過した時刻t38において、つまり時刻t36から時刻t38までの読み出し動作ReadD2が終了したとき、主制御部13はカウントクロックCKdacの発生を中止する。DAC14は参照信号DACOUTの発生を中止する。図10と図11の例の場合、読み出し動作ReadP1と読み出し動作ReadD1におけるゲインは高ゲインつまりゲイン2であり、かつそれぞれのゲインは等しく、AD変換値がCDS演算される。読み出し動作ReadD2では低ゲインつまりゲイン2で読み出しが行われ、読み出し動作ReadP2は実行されない。これらの例では、読み出し動作ReadD1でのカウント値から読み出し動作ReadP1でのカウント値を実質的に減算するCDS結果が、所定の閾値THRCOUNTに達するか否かによって、読み出し動作ReadD2のカウント値を最終的なAD変換値にするか否かが決定される。すなわち、ゲイン2でのCDS結果が、所定の閾値THRCOUNTに達している場合図10の例の場合、そのCDS結果が最終的なAD変換値とされ、ゲイン1での読み出し動作ReadD2のカウント値は最終的なAD変換値とはされない。これに対して、ゲイン2でのCDS結果が、所定の閾値THRCOUNTに達していない場合図11の例の場合、そのCDS結果は最終的なAD変換値とされず、ゲイン1での読み出し動作ReadD2のカウント値が最終的なAD変換値とされる。ゲイン2でのCDS結果とゲイン1での読み出し動作ReadD2のカウント値では、ゲインが異なるために、上述した場合と同様に、ゲイン調整部131によりゲイン倍だけ調整処理が行なわれる。図10と図11の例の場合、カウンタ部52は、読み出し動作ReadP1と読み出し動作ReadD1によるCDS読み出し処理により、第1のカウント値を得る。図6乃至図11のいずれの場合においても、第1のゲインと前記第2のゲインのうち、大きい方つまりゲイン2の参照信号によりCDS読み出しが行なわれる。<撮像装置の構成>図12は、上述の固体撮像装置1と同様の仕組みを利用した物理情報取得装置の一例である撮像装置の概略構成を示す図である。この撮像装置140は、可視光カラー画像を得る撮像装置になっている。上述した固体撮像装置1の仕組みは固体撮像装置のみではなく、撮像装置にも適用可能である。この場合、撮像装置としても、信号成分Vsigの大きさに合わせて、参照信号DACOUTの傾きを変化させるとともに、参照信号DACOUTの傾き変化に合わせてカウンタの分周動作を変化させるより高速にしていく。さらに、分周動作を変化させる際には、下位ビット出力を順次無効にして残りの上位ビット出力の分周動作のみを変化させる仕組みを採ることができる。これにより、参照信号DACOUTの傾き変化に伴うAD変換結果に対する補正を要することなく、また実質的な変換精度を損なうことなく、AD変換を高速に実現できるようになる。参照信号DACOUTの傾き変化点や傾きの大きさの制御、並びに傾き変化を相殺するためのカウンタの分周速度の高速化の制御は、外部の主制御部において任意に指定できるようにする。すなわち、光ショットノイズと量子化ノイズとの関係に基づいてより高精度を求めるか高速性を求めるかといった目的に応じたモード切替指示を主制御部13に対するデータ設定で任意に指定できるようにする。具体的には、撮像装置140は、蛍光灯などの照明装置801の下にある被写体Zの像を担持する光Lを撮像装置側に導光して結像させる撮影レンズ802、および光学ローパスフィルタ804を備える。また、例えばR,G,Bの色フィルタがベイヤ配列とされている色フィルタ群812、画素アレイ部11、および画素アレイ部11を駆動する主制御部13を備える。さらに、画素アレイ部11から出力された画素信号に対してCDS処理やAD変換処理などを施すカラム処理部16、カラム処理部16に参照信号DACOUTを供給するDAC14、水平転送されてきたカウント値をゲイン倍に調整するゲイン調整部131、およびカラム処理部16から出力された撮像信号を処理するカメラ信号処理部810を備えている。光学ローパスフィルタ804は、折返し歪みを防ぐために、ナイキスト周波数以上の高周波成分を遮断するためのものである。また、図中に点線で示しように、光学ローパスフィルタ804と合わせて、赤外光成分を低減させる赤外光カットフィルタ805を設けることもできる。この点は、一般的な撮像装置と同様である。カラム処理部16の後段に設けられたカメラ信号処理部810は、撮像信号処理部820と、撮像装置140の全体を制御する主制御部として機能するカメラ制御部900とを有する。撮像信号処理部820は、色フィルタとして原色フィルタ以外のものが使用されているときにカラム処理部16のAD変換機能部から供給されるディジタル撮像信号をR赤,G緑,B青の原色信号に分離する原色分離機能を具備した信号分離部822を有する。また、信号分離部822によって分離された原色信号R,G,Bに基づいて色信号Cに関しての信号処理を行なう色信号処理部830を有する。また撮像信号処理部820は、信号分離部822によって分離された原色信号R,G,Bに基づいて輝度信号Yに関しての信号処理を行なう輝度信号処理部840と、輝度信号Y/色信号Cに基づいて映像信号VDを生成するエンコーダ部860とを有する。色信号処理部830は、図示を省略するが、例えば、ホワイトバランスアンプ、ガンマ補正部、色差マトリクス部などを有する。ホワイトバランスアンプは、図示しないホワイトバランスコントローラから供給されるゲイン信号に基づき、信号分離部822の原色分離機能部から供給される原色信号のゲインを調整ホワイトバランス調整し、ガンマ補正部および輝度信号処理部840に供給する。ガンマ補正部は、ホワイトバランスが調整された原色信号に基づいて、忠実な色再現のためのガンマγ補正を行ない、ガンマ補正された各色用の出力信号R,G,Bを色差マトリクス部に入力する。色差マトリクス部は、色差マトリクス処理を行なって得た色差信号R-Y,B-Yをエンコーダ部860に入力する。輝度信号処理部840は、図示を省略するが、例えば、信号分離部822の原色分離機能部から供給される原色信号に基づいて比較的周波数が高い成分までをも含む輝度信号YHを生成する高周波輝度信号生成部を有する。また、ホワイトバランスアンプから供給されるホワイトバランスが調整された原色信号に基づいて比較的周波数が低い成分のみを含む輝度信号YLを生成する低周波輝度信号生成部と、2種類の輝度信号YH,YLに基づいて輝度信号Yを生成しエンコーダ部860に供給する輝度信号生成部とを有する。エンコーダ部860は、色信号副搬送波に対応するディジタル信号で色差信号R-Y,B-Yをディジタル変調した後、輝度信号処理部840にて生成された輝度信号Yと合成して、ディジタル映像信号VD=YSC;Sは同期信号、Cはクロマ信号に変換する。エンコーダ部860から出力されたディジタル映像信号VDは、さらに後段の図示を省略したカメラ信号出力部に供給され、モニター出力や記録メディアへのデータ記録などに供される。この際、必要に応じて、DA変換によってディジタル映像信号VDがアナログ映像信号Vに変換される。本実施の形態のカメラ制御部900は、コンピュータが行なう演算と制御の機能を超小型の集積回路に集約させたCPUCentralProcessingUnitを代表例とする電子計算機の中枢をなすマイクロプロセッサmicroprocessor902を有する。また読出専用の記憶部であるROMReADOnlyMemory904、随時書込みおよび読出しが可能であるとともに揮発性の記憶部の一例であるRAMRandomAccessMemory906、図示を省略したその他の周辺部材を有している。マイクロプロセッサ902、ROM904、およびRAM906を纏めて、マイクロコンピュータmicrocomputerとも称する。なお、上記において揮発性の記憶部とは、装置の電源がオフされた場合には、記憶内容を消滅してしまう形態の記憶部を意味する。一方、不揮発性の記憶部とは、装置のメイン電源がオフされた場合でも、記憶内容を保持し続ける形態の記憶部を意味する。記憶内容を保持し続けることができるものであればよく、半導体製のメモリ素子自体が不揮発性を有するものに限らず、バックアップ電源を備えることで、揮発性のメモリ素子を不揮発性を呈するように構成するものであってもよい。また、半導体製のメモリ素子により構成することに限らず、磁気ディスクや光ディスクなどの媒体を利用して構成してもよい。例えば、ハードディスク装置を不揮発性の記憶部として利用できる。また、CD-ROMなどの記録媒体から情報を読み出す構成を採ることでも不揮発性の記憶部として利用できる。カメラ制御部900は、システム全体を制御するものであり、特に上述のAD変換処理の高速化との関係においては、DAC14における参照信号DACOUTの傾き変化制御やカウンタ部52における分周速度制御のための各種の制御パルスのオン/オフタイミングを調整する機能を有している。ROM904にはカメラ制御部900の制御プログラムなどが格納されているが、特に本例では、カメラ制御部900によって、各種の制御パルスのオン/オフタイミングを設定するためのプログラムが格納されている。RAM906にはカメラ制御部900が各種処理を行なうためのデータなどが格納されている。また、カメラ制御部900は、メモリカードなどの記録媒体924を挿脱可能に構成し、またインターネットなどの通信網との接続が可能に構成している。例えば、カメラ制御部900は、マイクロプロセッサ902、ROM904、およびRAM906の他に、メモリ読出部907および通信I/Fインタフェース908を備える。記録媒体924は、例えば、マイクロプロセッサ902にソフトウェア処理をさせるためのプログラムデータや、輝度信号処理部840からの輝度系信号に基づく測光データDLの収束範囲や露光制御処理電子シャッタ制御を含むのために利用される。またDAC14における参照信号DACOUTの傾き変化制御やカウンタ部52における分周速度制御のための各種の制御パルスのオン/オフタイミングなど、様々な設定値などのデータを登録するなどのために利用される。メモリ読出部907は、記録媒体924から読み出したデータをRAM906に格納インストールする。通信I/F908は、インターネットなどの通信網との間の通信データの受け渡しを仲介する。なお、このような撮像装置140は、主制御部13およびカラム処理部16を、画素アレイ部11と別体にしてモジュール状のもので示しているが、固体撮像装置1について述べたように、これらが画素アレイ部11と同一の半導体基板上に一体的に形成されたワンチップものの固体撮像装置1を利用してもよいのは言うまでもない。また、撮像装置140は、画素アレイ部11、主制御部13、カラム処理部16、DAC14、カメラ信号処理部810の他に、撮影レンズ802、光学ローパスフィルタ804、あるいは赤外光カットフィルタ805などの光学系をも含む状態で図示されている。この態様は、これらを纏めてパッケージングされた撮像機能を有するモジュール状の形態とする場合に好適である。上述の固体撮像装置1におけるモジュールとの関係においては、図示のように、画素アレイ部11撮像部と、AD変換機能や差分CDS処理機能を具備したカラム処理部16などの画素アレイ部11側と密接に関連した信号処理部カラム処理部16の後段のカメラ信号処理部は除くが纏めてパッケージングされた状態で撮像機能を有するモジュール状の形態で固体撮像装置1を提供するようにし、そのモジュール状の形態で提供された固体撮像装置1の後段に、残りの信号処理部であるカメラ信号処理部810を設けて撮像装置140の全体を構成するようにしてもよい。または、図示を省略するが、画素アレイ部11と撮影レンズ802などの光学系とが纏めてパッケージングされた状態で撮像機能を有するモジュール状の形態で固体撮像装置1を提供するようにし、そのモジュール状の形態で提供された固体撮像装置1に加えて、カメラ信号処理部810もモジュール内に設けて、撮像装置140の全体を構成するようにしてもよい。また、固体撮像装置1におけるモジュールの形態として、カメラ信号処理部200に相当するカメラ信号処理部810を含めてもよく、この場合には、事実上、固体撮像装置1と撮像装置140とが同一のものと見なすこともできる。このような撮像装置140は、撮像を行なうための、例えば、カメラや撮像機能を有する携帯機器として提供される。なお、撮像は、通常のカメラ撮影時の像の撮り込みだけではなく、広義の意味として、指紋検出なども含むものである。このような構成の撮像装置140においては、上述の固体撮像装置1の全ての機能を包含して構成されており、上述の固体撮像装置1の基本的な構成および動作と同様とすることができる。また、参照信号DACOUTの傾き変化とカウンタ分周速度変化とを連動させた制御を行なう仕組みを採ることで、参照信号DACOUTの傾き変化に伴うAD変換結果に対する補正を要することなく、また実質的な変換精度を損なうことなく、AD変換を高速に実現できる。例えば、上述した処理をコンピュータに実行させるプログラムは、フラッシュメモリ、ICカード、あるいはミニチュアーカードなどの不揮発性の半導体メモリカードなどの記録媒体924を通じて配布される。さらに、サーバなどからインターネットなどの通信網を経由して前記プログラムをダウンロードして取得する、あるいは更新してもよい。記録媒体924の一例としてのICカードやミニチュアーカードなどの半導体メモリには、上記実施の形態で説明した固体撮像装置1特に参照信号DACOUTの傾き変化とカウンタ分周速度変化とを連動させた制御を行なうAD変換高速化処理に関わる機能における処理の一部または全ての機能を格納することができる。したがって、プログラムや当該プログラムを格納した記憶媒体を提供することができる。例えば、参照信号DACOUTの傾き変化とカウンタ分周速度変化とを連動させた制御を行なうAD変換高速化処理用のプログラム、すなわちRAM906などにインストールされるソフトウェアは、固体撮像装置1について説明したAD変換高速化処理と同様に、AD変換処理の高速化を実現するための制御パルス設定機能をソフトウェアとして備える。ソフトウェアは、RAM906に読み出された後にマイクロプロセッサ902により実行される。例えばマイクロプロセッサ902は、記録媒体の一例であるROM904およびRAM906に格納されたプログラムに基づいて制御パルス設定処理を実行することにより、参照信号DACOUTの傾き変化とカウンタ分周速度変化とを連動させた制御を行なうことでAD変換処理を高速化する機能をソフトウェア的に実現することができる。以上、本技術について実施の形態を用いて説明したが、本技術の技術的範囲は上記実施の形態に記載の範囲には限定されない。技術の要旨を逸脱しない範囲で上記実施の形態に多様な変更または改良を加えることができ、そのような変更または改良を加えた形態も本技術の技術的範囲に含まれる。また、上記の実施の形態は、クレーム請求項に係る技術を限定するものではなく、また実施の形態の中で説明されている特徴の組合せの全てが技術の解決手段に必須であるとは限らない。上述した実施の形態には種々の段階の技術が含まれており、開示される複数の構成要件における適宜の組合せにより種々の技術を抽出できる。実施の形態に示される全構成要件から幾つかの構成要件が削除されても、効果が得られる限りにおいて、この幾つかの構成要件が削除された構成が技術として抽出され得る。<その他>本技術は、以下のような構成もとることができる。1画素から得られるアナログの画素信号のレベルをディジタルデータに変換するための参照信号であって、第1のゲインの前記参照信号と、前記第1のゲインと異なる第2のゲインの前記参照信号を画素データレベル読み出し時に生成する生成部と、前記アナログの画素信号のレベルと前記参照信号とを比較する比較部と、前記比較部での比較処理と並行してカウント処理を行ない、前記第1のゲインの参照信号との比較処理が完了した時点の第1のカウント値を前記ディジタルデータとして取得し、前記第1のカウント値が予め設定されている閾値に達していない場合、前記第2のゲインの参照信号との比較処理が完了した時点の第2のカウント値を前記ディジタルデータとして取得するカウンタ部とを備える固体撮像装置。2前記第1のゲインと前記第2のゲインのうち、大きい方の前記参照信号によりCDS読み出しが行なわれる前記1に記載の固体撮像装置。3前記カウンタ部は、前記第1のカウント値が前記閾値に達していない場合、前記CDS読み出し処理により前記第2のカウント値を得る前記2に記載の固体撮像装置。4前記カウンタ部は、前記CDS読み出し処理により前記第1のカウント値を得る前記2に記載の固体撮像装置。5画素から得られるアナログの画素信号のレベルをディジタルデータに変換するための参照信号であって、第1のゲインの前記参照信号と、前記第1のゲインと異なる第2のゲインの前記参照信号を画素データレベル読み出し時に生成する生成部と、前記アナログの画素信号のレベルと前記参照信号とを比較する比較部と、前記比較部での比較処理と並行してカウント処理を行ない、前記第1のゲインの参照信号との比較処理が完了した時点の第1のカウント値を前記ディジタルデータとして取得し、前記第1のカウント値が予め設定されている閾値に達していない場合、前記第2のゲインの参照信号との比較処理が完了した時点の第2のカウント値を前記ディジタルデータとして取得するカウンタ部とを備える撮像装置。6画素から得られるアナログの画素信号のレベルをディジタルデータに変換するための参照信号であって、第1のゲインの前記参照信号と、前記第1のゲインと異なる第2のゲインの前記参照信号を画素データレベル読み出し時に生成し、前記アナログの画素信号のレベルと前記参照信号とを比較し、前記比較処理と並行してカウント処理を行ない、前記第1のゲインの参照信号との比較処理が完了した時点の第1のカウント値を前記ディジタルデータとして取得し、前記第1のカウント値が予め設定されている閾値に達していない場合、前記第2のゲインの参照信号との比較処理が完了した時点の第2のカウント値を前記ディジタルデータとして取得する撮像方法。"