アナログ入力信号をデジタル出力信号に変換するアナログデジタル変換装置であって、前記アナログ入力信号を複数のデジタル信号に変換するアナログデジタル変換部と、前記複数のデジタル信号の中から1つのデジタル信号を順次選択し、選択したデジタル信号をマルチプレクサ出力として出力するマルチプレクサと、前記マルチプレクサ出力に含まれるエイリアス信号成分を模擬する複数の疑似エイリアス信号を生成する疑似エイリアス信号生成部と、前記複数の疑似エイリアス信号を用いて、前記デジタル出力信号の利得を制御する複数の利得制御信号を生成する利得制御部と、前記複数の利得制御信号を用いて、前記エイリアス信号成分を補正するエイリアス信号補正部と、を備え、前記疑似エイリアス信号生成部は、前記マルチプレクサ出力の直交変換により、複数の第1疑似エイリアス信号を生成する第1直交変換経路と、前記マルチプレクサ出力の微分及び直交変換により、複数の第2疑似エイリアス信号を生成する第2直交変換経路と、を備え、前記利得制御部は、前記複数の第1疑似エイリアス信号を用いて、インタリーブ間の利得誤差に応じた複数の第1利得制御信号を生成し、前記複数の第2疑似エイリアス信号を用いて、インタリーブ間のスキューに応じた複数の第2利得制御信号と、を生成し、前記エイリアス信号補正部は、前記複数の第1利得制御信号と、前記マルチプレクサ出力と、を用いて、前記マルチプレクサ出力に含まれる前記利得誤差に対応するエイリアス信号成分を補正し、前記複数の第2利得制御信号と、前記マルチプレクサ出力と、を用いて、前記マルチプレクサ出力に含まれる前記スキューに対応するエイリアス信号成分を補正する、アナログデジタル変換装置。アナログ入力信号をデジタル出力信号に変換するアナログデジタル変換装置であって、前記アナログ入力信号を、複数のデジタル信号に変換するアナログデジタル変換ユニットと、前記複数のデジタル信号を合成した合成信号に含まれるエイリアス信号成分を模擬する疑似エイリアス信号を生成する疑似エイリアス信号生成部と、前記疑似エイリアス信号を用いて、前記デジタル出力信号の利得を制御する利得制御信号を生成する利得制御部と、前記利得制御信号を用いて、前記デジタル信号成分を補正するエイリアス信号補正部と、を備えることを特徴とするアナログデジタル変換装置。アナログ入力信号をデジタル出力信号に変換するアナログデジタル変換装置であって、前記アナログ入力信号を複数のデジタル信号に変換するアナログデジタル変換部と、前記複数のデジタル信号の中から1つのデジタル信号を順次選択し、選択したデジタル信号をマルチプレクサ出力として出力するマルチプレクサと、前記複数のデジタル信号から、前記マルチプレクサ出力に含まれるエイリアス信号成分を模擬する複数の疑似エイリアス信号を生成する疑似エイリアス信号生成部と、前記複数の疑似エイリアス信号を用いて、前記デジタル出力信号の利得を制御する複数の利得制御信号を生成する利得制御部と、前記複数の利得制御信号を用いて、前記エイリアス信号成分を補正するエイリアス信号補正部と、を備えることを特徴とするアナログデジタル変換装置。前記疑似エイリアス信号生成部は、前記複数のデジタル信号の直交変換により、複数の第1疑似エイリアス信号を生成する第1直交変換経路と、前記複数のデジタル信号の微分及び直交変換により、複数の第2疑似エイリアス信号を生成する第2直交変換経路と、を備え、前記利得制御部は、前記複数の第1疑似エイリアス信号を用いて、インタリーブ間の利得誤差に応じた複数の第1利得制御信号を生成し、前記複数の第2疑似エイリアス信号を用いて、インタリーブ間のスキューに応じた複数の第2利得制御信号と、を生成し、前記エイリアス信号補正部は、前記複数の第1利得制御信号と、前記マルチプレクサ出力と、を用いて、前記マルチプレクサ出力に含まれる前記利得誤差に対応するエイリアス信号成分を補正し、前記複数の第2利得制御信号と、前記マルチプレクサ出力と、を用いて、前記マルチプレクサ出力に含まれる前記スキューに対応するエイリアス信号成分を補正する、請求項3に記載のアナログデジタル変換装置。前記利得制御部は、前記複数の疑似エイリアス信号と前記デジタル出力信号との間の相関を考慮して、前記複数の利得制御信号を生成する、請求項3又は4に記載のアナログデジタル変換装置。前記利得制御部は、前記複数の疑似エイリアス信号と前記マルチプレクサ出力との間の相関を表す複数の相関信号を生成する相関算出回路と、前記複数の相関信号に前記複数の疑似エイリアス信号を乗じ、前記複数の利得制御信号を生成する利得制御信号生成回路と、を備える請求項5に記載のアナログデジタル変換装置。前記利得制御部は、前記複数のデジタル信号から、前記複数の疑似エイリアス信号を生成する内部疑似エイリアス信号生成回路をさらに備え、前記相関算出回路は、前記内部疑似エイリアス信号生成回路が生成した前記複数の疑似エイリアス信号と前記マルチプレクサ出力との間の相関を表す複数の相関信号を生成する、請求項6に記載のアナログデジタル変換装置。入力信号にフィルタをかけ、アナログ入力信号を生成するベースバンドフィルタと、前記アナログ入力信号をデジタル出力信号に変換するアナログデジタル変換装置と、前記デジタル出力信号に信号処理を行うデジタル信号プロセッサと、を備えるデジタル信号処理システムであって、前記アナログデジタル変換装置は、前記アナログ入力信号を複数のデジタル信号に変換するアナログデジタル変換部と、前記複数のデジタル信号から合成した合成出力に含まれるエイリアス信号成分を模擬する疑似エイリアス信号を生成する疑似エイリアス信号生成部と、前記疑似エイリアス信号を用いて、前記デジタル出力信号の利得を制御する利得制御信号を生成する利得制御部と、前記利得制御信号を用いて、前記エイリアス信号成分を補正するエイリアス信号補正部と、を備えることを特徴とする、信号処理システム。本発明が解決しようとする課題は、アナログデジタル変換装置のサイズを縮小し、且つ、インタリーブ間のミスマッチに起因する誤差の補正に必要な処理量を低減することである。本発明の実施形態のアナログデジタル変換装置は、アナログ入力信号をデジタル出力信号に変換する。アナログデジタル変換装置は、アナログデジタル変換ユニットと、疑似エイリアス信号生成部と、利得制御部と、エイリアス信号補正部と、を備える。アナログデジタル変換ユニットは、アナログ入力信号を、複数のデジタル信号に変換する。疑似エイリアス信号生成部は、複数のデジタル信号を合成した合成信号に含まれるエイリアス信号成分を模擬する疑似エイリアス信号を生成する。利得制御部は、疑似エイリアス信号を用いて、デジタル出力信号の利得を制御する利得制御信号を生成する。エイリアス信号補正部は、利得制御信号を用いて、エイリアス信号成分を補正する。本実施形態について、図面を参照して説明する。第1実施形態第1実施形態について説明する。第1実施形態では、小規模な回路でエイリアス信号成分を補正する例について説明する。第1実施形態の信号処理システム1の構成について説明する。図1は、第1実施形態の信号処理システム1の構成を示すブロック図である。図1に示すように、信号処理システム1は、ベースバンドフィルタ以下BBFBaseBandFilterという20と、時間インタリーブ型アナログデジタル変換装置以下TI-ADCTimeInterleaveAnalogueDigitalConverterという10と、デジタル信号処理プロセッサ以下DSPDigitalSignalProcessorという30と、を備える。例えば、信号処理システム1は、デジタルテレビ放送の放送局から送信された無線信号を処理するチューナ内に設けられる。BBF20は、信号処理システム1の外部例えば、デジタルテレビ放送の放送局から供給される無線信号にフィルタをかけ、アナログ入力信号Ainを生成する。TI-ADC10は、時間インタリーブ方式で、アナログ入力信号Ainをデジタル出力信号Doutに変換する。DSP30は、デジタル出力信号Doutに所定の信号処理を行う。例えば、アナログ入力信号Ainが放送局から送信されたデジタルテレビ信号から得られる場合には、DSP30は、デジタル出力信号Doutからテレビ番組のデータを生成する。第1実施形態のTI-ADC10の構成について説明する。図2は、第1実施形態のTI-ADC10の構成を示す概略図である。図2に示すように、TI-ADC10は、アナログデジタル変換ユニット12アナログデジタル変換部110及びマルチプレクサ112を含むと、疑似エイリアス信号生成部114と、利得制御部116と、エイリアス信号補正部118と、を備える。アナログデジタル変換部110は、アナログ入力信号AinをNNは2以上の整数個のデジタル信号D1~DNに変換する。例えば、アナログデジタル変換部110は、N個のADC1101~110Nを備える。ADC1101~110Nの動作周波数は、サンプル周波数Fsの1/N即ち、Fs/Nである。ADC110n:n=1~Nが出力するデジタル信号Dnの位相PnとADC110n1が出力するデジタル信号Dn1の位相Pn1との位相差ΔPは、2π/Nである。マルチプレクサ112は、サンプル周波数Fsの周期以下サンプル周期というTsTs=1/Fsの間隔で、N個のデジタル信号D1~DNの中から1つのデジタル信号Dnを順次選択し、選択したデジタル信号Dnをマルチプレクサ出力Moutとして出力する。マルチプレクサ出力Moutは、サンプル周期Ts毎に変わる。利得誤差又はスキュー等のインタリーブ間のミスマッチがある場合には、マルチプレクサ出力Moutには、デジタル信号成分と、エイリアス信号成分と、が混入する。デジタル信号成分は、DSP30が行う信号処理に必要な信号成分であるのに対して、エイリアス信号成分は、DSP30が行う信号処理に不要な信号成分である。疑似エイリアス信号生成部114は、N個のデジタル信号D1~DNから、N個の疑似エイリアス信号PA1~PANを生成する。疑似エイリアス信号PAnは、マルチプレクサ出力Moutに含まれるエイリアス信号成分を模擬する。例えば、疑似エイリアス信号生成部114は、直交変換回路である。好ましくは、疑似エイリアス信号生成部114は、アダマール変換回路である。利得制御部116は、N個の疑似エイリアス信号PA1~PANを用いて、N個の利得制御信号GC1~GCNを生成する。利得制御信号GCnは、マルチプレクサ出力Moutに含まれるエイリアス信号成分が除去されるように、デジタル出力信号Doutの利得を制御する信号である。エイリアス信号補正部118は、マルチプレクサ112の後段に設けられる。エイリアス信号補正部118は、N個の利得制御信号GC1~GCNと、マルチプレクサ出力Moutと、を用いて、マルチプレクサ出力Moutに含まれるエイリアス信号成分を補正する。例えば、エイリアス信号補正部118は、マルチプレクサ出力Moutに利得制御信号GC1~GCNを加算することにより、マルチプレクサ出力Moutに含まれるエイリアス信号成分を補正する。これにより、エイリアス信号成分を含まないデジタル出力信号Doutが得られる。エイリアス信号補正部118により得られる時刻tにおけるデジタル出力信号Douttは、式1で表される。式1において、Mouttは、時刻tにおけるマルチプレクサ出力である。第1実施形態によれば、疑似エイリアス信号生成部114、利得制御部116、及びエイリアス信号補正部118は、デジタル信号成分の信号レベルより低い信号レベルを有するエイリアス信号成分に対して処理を行う。従って、疑似エイリアス信号生成部114、利得制御部116、及びエイリアス信号補正部118に関しては、従来の信号処理システムで用いられているモジュールと比べて、回路規模が小さく、且つ、処理量が少ない。その結果、TI-ADC10のサイズを縮小し、且つ、インタリーブ間のミスマッチに起因する誤差の補正に必要な処理量を低減することができる。特に、疑似エイリアス信号生成部114をアダマール変換回路で実現することにより、疑似エイリアス信号生成部114の回路規模をさらに低減することができる。第2実施形態第2実施形態について説明する。第2実施形態では、利得誤差に対応するエイリアス信号成分の補正に用いられる疑似エイリアス信号と、スキューに対応するエイリアス信号成分の補正に用いられる疑似エイリアス信号と、を別々に生成する例について説明する。なお、上述の実施形態と同様の説明は省略する。第2実施形態の疑似エイリアス信号生成部114の構成について説明する。図3は、第2実施形態の疑似エイリアス信号生成部114、利得制御部116、及びエイリアス信号補正部118を説明するブロック図である。図3に示すように、疑似エイリアス信号生成部114は、微分器114-1と、第1直交変換回路114-3と、第2直交変換回路114-5と、を備える。疑似エイリアス信号生成部114には、第1直交変換経路及び第2直交変換経路が設けられる。第1直交変換経路では、N個のデジタル信号D1~DNは、微分器114-1を経由せずに第1直交変換回路114-3を経由する。具体的には、第1直交変換回路114-3が、N個のデジタル信号D1~DNを直交変換し、N個の第1疑似エイリアス信号PAg1~PAgNを生成する。第1疑似エイリアス信号PAg1~PAgNは、利得誤差に対応するエイリアス信号成分の補正に用いられる。第2直交変換経路では、N個のデジタル信号D1~DNは、微分器114-1及び第2直交変換回路114-5を経由する。具体的には、微分器114-1が、N個のデジタル信号D1~DNを微分する。次に、第2直交変換回路114-5が、微分器114-1の出力を直交変換し、N個の第2疑似エイリアス信号PAs1~PAsNを生成する。第2疑似エイリアス信号PAs1~PAsNは、スキューに対応するエイリアス信号成分の補正に用いられる。利得制御部116は、第1疑似エイリアス信号PAg1~PAgNを用いて、インタリーブ間の利得誤差に応じたN個の第1利得制御信号GCg1~GCgNを生成する。また、利得制御部116は、第2疑似エイリアス信号PAs1~PAsNを用いて、インタリーブ間のスキューに応じたN個の第2利得制御信号GCs1~GCsNを生成する。エイリアス信号補正部118は、N個の第1利得制御信号GCg1~GCgNと、マルチプレクサ出力Moutと、を用いて、マルチプレクサ出力Moutに含まれる利得誤差に対応するエイリアス信号成分を補正する。また、エイリアス信号補正部118は、N個の第2利得制御信号GCs1~GCsNと、マルチプレクサ出力Moutと、を用いて、マルチプレクサ出力Moutに含まれるスキューに対応するエイリアス信号成分を補正する。これにより、利得誤差に対応するエイリアス信号成分及びスキューに対応するエイリアス信号成分を含まないデジタル出力信号Doutが得られる。なお、第2実施形態では、第2直交変換回路114-5の後段に微分器114-1が設けられても良い。この場合には、第2直交変換回路114-5が、N個のデジタル信号D1~DNを直交変換する。次に、微分器114-1が、第2直交変換回路114-5の出力を微分し、N個の第2疑似エイリアス信号PAs1~PAsNを生成する。第2実施形態によれば、利得誤差に対応するエイリアス信号成分の補正に用いられる第1利得制御信号GCg1~GCgNと、スキューに対応するエイリアス信号成分の補正に用いられる第2利得制御信号GCs1~GCsNと、が別々に生成されるので、第1実施形態の効果に加えて、疑似エイリアス信号生成部114のサイズ及び処理量を低減できる。第3実施形態第3実施形態について説明する。第3実施形態では、疑似エイリアス信号とデジタル出力信号との間の相関を考慮して、利得制御信号を生成する例について説明する。なお、上述の実施形態と同様の説明は省略する。第3実施形態のTI-ADC10の構成について説明する。図4は、第3実施形態のTI-ADC10の構成を示す概略図である。図4に示すように、TI-ADC10は、アナログデジタル変換ユニット12アナログデジタル変換部110及びマルチプレクサ112を含むと、疑似エイリアス信号生成部114と、利得制御部116と、エイリアス信号補正部118と、を備える。利得制御部116及びエイリアス信号補正部118により、デジタル出力信号Doutのフィードバック経路が形成される。なお、アナログデジタル変換部110、マルチプレクサ112、疑似エイリアス信号生成部114、及びエイリアス信号補正部118は、第1実施形態と同様である。利得制御部116は、N個の疑似エイリアス信号PA1~PANとデジタル出力信号Doutとの間の相関を考慮して、N個の利得制御信号GC1~GCNを生成する。第3実施形態の利得制御部116の構成について説明する。図5は、第3実施形態の利得制御部116の構成を示すブロック図である。図6は、第3実施形態の相関算出回路116-3の構成を示すブロック図である。図5に示すように、利得制御部116は、相関算出回路116-3と、利得制御信号生成回路116-5と、を備える。相関算出回路116-3は、疑似エイリアス信号生成回路114が生成したN個の疑似エイリアス信号PA1~PANを入力し、N個の疑似エイリアス信号PA1~PANとデジタル出力信号Doutとの間の相関を算出し、算出した相関を表すN個の相関信号C1~CNを生成する。相関信号Cnは、疑似エイリアス信号PAnとデジタル出力信号Doutとの相関を表す。図6に示すように、相関算出回路116-3は、N個の相関算出ユニット116-31~116-3Nから構成される。各相関算出ユニット116-3nは、第1ハイパスフィルタ以下HPFHighPassFilterという116-31nと、第2HPF116-32nと、乗算器116-34nと、積分器116-36nと、を備える。第1HPF116-31nは、デジタル出力信号Doutの低周波帯域を除去し、デジタル出力信号Doutの高周波帯域を通過させる。第2HPF116-32nは、疑似エイリアス信号PAnの低周波帯域を除去し、疑似エイリアス信号PAnの高周波帯域を通過させる。乗算器116-34nは、第1HPF116-31nの出力即ち、デジタル出力信号Doutの高周波帯域に、第2HPF116-32nの出力即ち、疑似エイリアス信号PAnの高周波帯域を乗じる。積分器116-36nは、乗算器116-34nの出力を時間積分する。これにより、相関信号Cnが得られる。即ち、相関信号Cnは、式2で表される。式2において、Dout ́nは、第1HPF116-31nの出力であり、PA ́nは、第2HPF116-32nの出力である。利得制御信号生成回路116-5は、相関信号C1~CNに、それぞれ、疑似エイリアス信号PA1~PANを乗じ、利得制御信号GC1~GCNを生成する。即ち、利得制御信号GCnは、Cn×PAnである。第3実施形態によれば、デジタル出力信号Doutのフィードバック経路と、相関算出回路116-3及び利得制御信号生成回路116-5で構成される利得制御部116と、により、疑似エイリアス信号PA1~PANとデジタル出力信号Doutとの間の相関を考慮した利得制御信号GC1~GCNが得られる。相関算出回路116-3は、簡素なモジュール第1HPF116-31、第2HPF116-32、乗算器116-34、及び積分器116-36で実現される。従って、上述の実施形態の効果に加えて、利得制御部116の回路規模をより低減することができる。第4実施形態第4実施形態について説明する。第4実施形態では、第3実施形態の利得制御部の変形例について説明する。なお、上述の実施形態と同様の説明は省略する。第4実施形態の利得制御部116の構成について説明する。図7は、第4実施形態の利得制御部116の構成を示すブロック図である。図7に示すように、利得制御部116は、相関算出回路116-3と、利得制御信号生成回路116-5と、内部疑似エイリアス信号生成回路116-7と、を備える。なお、利得制御信号生成回路116-5は、第3実施形態と同様である。内部疑似エイリアス信号生成回路116-7は、疑似エイリアス信号生成回路114と同様に動作する。これにより、利得制御部116の内部でN個の疑似エイリアス信号PA1~PANが得られる。相関算出回路116-3は、内部疑似エイリアス信号生成回路116-7が生成したN個の疑似エイリアス信号PA1~PANを入力し、N個の疑似エイリアス信号PA1~PANとデジタル出力信号Doutとの間の相関を算出する。なお、相関算出回路116-3の構成は、第3実施形態と同様である。相関算出回路116-3の出力は、算出した相関を表すN個の相関信号C1~CNである。相関信号Cnは、疑似エイリアス信号PAnとデジタル出力信号Doutとの相関を表す。第4実施形態によれば、利得制御部116は、デジタル出力信号Doutのみから、疑似エイリアス信号PA1~PANとデジタル出力信号Doutとの間の相関を考慮した利得制御信号GC1~GCNが得られるので、上述の実施形態の効果に加えて、より高い精度の利得制御信号GC1~GCNが得られる。第5実施形態第5実施形態について説明する。第5実施形態では、エイリアス信号成分が補正された信号がマルチプレクサに供給される例について説明する。なお、上述の実施形態と同様の説明は省略する。第5実施形態のTI-ADC10の構成について説明する。図8は、第5実施形態のTI-ADC10の構成を示す概略図である。図8に示すように、TI-ADC10は、アナログデジタル変換ユニット12アナログデジタル変換部110、マルチプレクサ112及びエイリアス信号補正部118を含むと、疑似エイリアス信号生成部114と、利得制御部116と、を備える。なお、アナログデジタル変換部110、疑似エイリアス信号生成部114、及び利得制御部116は、第1実施形態と同様である。但し、第1実施形態と異なり、疑似エイリアス信号生成部114、利得制御部116、及びエイリアス信号補正部118は、サンプル周波数Fsの1/Nの動作周波数Fs/Nで動作する。エイリアス信号補正部118は、アナログデジタル変換部110とマルチプレクサ112との間に設けられる。エイリアス信号補正部118は、N個のデジタル信号D1~DNに複数の利得制御信号GC1~GCNを加算することにより、マルチプレクサ出力Moutに含まれる可能性があるエイリアス信号成分を事前に補正する。一例として、エイリアス信号補正部118は、N個の加算器1181~118Nを備える。加算器118nは、デジタル信号Dnに利得制御信号GCnを加算する。これにより、エイリアス信号成分を含まないデジタル信号D ́nが得られる。エイリアス信号補正部118により得られる時刻tにおけるデジタル信号D ́ntは、式3で表される。式3において、Dntは、時刻tにおけるADC110nの出力である。マルチプレクサ112は、サンプル周期Tsの間隔で、N個のデジタル信号D ́1~D ́Nの中から1つのデジタル信号D ́nを順次選択し、選択したデジタル信号D ́nをマルチプレクサ出力Moutとして出力する。マルチプレクサ出力Moutは、デジタル出力信号Doutとして、DSP30に供給される。マルチプレクサ出力Mout即ち、デジタル出力信号Doutは、サンプル周期Ts毎に変わる。これにより、エイリアス信号成分を含まないデジタル出力信号Doutが得られる。第5実施形態によれば、エイリアス信号補正部118は、アナログデジタル変換部110とマルチプレクサ112との間即ち、マルチプレクサ112の前段に設けられる。そして、疑似エイリアス信号生成部114、利得制御部116、及びエイリアス信号補正部118が、動作周波数Fs/Nで動作する。従って、上述の実施形態の効果に加えて、TI-ADC10の消費電力をより低減し、且つ、処理速度を高速化することができる。第6実施形態第6実施形態について説明する。第6実施形態では、1個のマルチプレクサ出力からN個の疑似エイリアス信号を生成する例について説明する。なお、上述の実施形態と同様の説明は省略する。第6実施形態のTI-ADC10の構成について説明する。図9は、第6実施形態のTI-ADC10の構成を示す概略図である。図9に示すように、TI-ADC10は、アナログデジタル変換ユニット12アナログデジタル変換部110及びマルチプレクサ112を含むと、疑似エイリアス信号生成部114と、利得制御部116と、エイリアス信号補正部118と、を備える。マルチプレクサ出力Moutは、疑似エイリアス信号生成部114及びエイリアス信号補正部118に供給される。なお、アナログデジタル変換部110、マルチプレクサ112、及びエイリアス信号補正部118は、第1実施形態と同様である。疑似エイリアス信号生成部114は、マルチプレクサ出力Moutから、N個の疑似エイリアス信号PA1~PANを生成する。疑似エイリアス信号PAnは、アナログデジタル変換ユニット12内で取り扱われる、複数のデジタル信号D1~DNを合成した合成信号例えば、マルチプレクサ出力Moutに含まれるエイリアス信号成分を模擬する。第6実施形態の疑似エイリアス信号生成部114の構成について説明する。図10は、第6実施形態の疑似エイリアス信号生成部114、利得制御部116、及びエイリアス信号補正部118を説明するブロック図である。図10に示すように、疑似エイリアス信号生成部114は、微分器114-1と、第1直交変換回路114-3と、第2直交変換回路114-5と、を備える。疑似エイリアス信号生成部114には、第1直交変換経路及び第2直交変換経路が設けられる。第1直交変換経路では、マルチプレクサ出力Moutは、微分器114-1を経由せずに第1直交変換回路114-3を経由する。具体的には、第1直交変換回路114-3が、マルチプレクサ出力Moutを直交変換し、N個の第1疑似エイリアス信号PAg1~PAgNを生成する。第1疑似エイリアス信号PAg1~PAgNは、利得誤差に対応するエイリアス信号成分の補正に用いられる。第2直交変換経路では、マルチプレクサ出力Moutは、微分器114-1及び第2直交変換回路114-5を経由する。具体的には、微分器114-1が、マルチプレクサ出力Moutを微分する。次に、第2直交変換回路114-5が、微分器114-1の出力を直交変換し、N個の第2疑似エイリアス信号PAs1~PAsNを生成する。第2疑似エイリアス信号PAs1~PAsNは、スキューに対応するエイリアス信号成分の補正に用いられる。第6実施形態によれば、微分器114-1は、マルチプレクサ出力Moutから、第2直交変換回路114-5の入力信号を生成する。即ち、微分器114-1は、1入力1出力である。従って、上述の実施形態の効果に加えて、微分器114-1のサイズ及び処理量を低減できる。なお、第4実施形態の内部疑似エイリアス信号生成回路116-7は、第6実施形態の疑似エイリアス信号生成部114と同様に、マルチプレクサ出力MoutからN個の疑似エイリアス信号PA1~PANを生成しても良い。上記のとおり、本実施形態では、アナログデジタル変換ユニット12は、アナログ入力信号Ainを、少なくとも1つのデジタル信号デジタル信号D1~DN又はマルチプレクサ出力Moutに変換する。疑似エイリアス信号生成部114は、デジタル信号から疑似エイリアス信号PAを生成する。利得制御部116は、疑似エイリアス信号PAを用いて、利得制御信号GCを生成する。エイリアス信号補正部118は、利得制御信号GCを用いて、エイリアス信号成分を補正する。なお、本発明は、上述した実施形態に限定されるものではなく、その要旨を逸脱しない範囲で構成要素を変形して具体化される。また、上述した実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明が形成可能である。例えば、上述した実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。