複数のデータライン;前記データラインと交差する複数のゲートライン;前記データラインと前記ゲートラインにより定義される画素領域に配置される複数の液晶セル;前記データラインと前記ゲートラインとの間に配置され、前記液晶セルのそれぞれを駆動する複数のスイッチ素子;水平に隣接する前記液晶セルに対して同一な極性を有し、垂直に隣接する前記液晶セルに対して、互いに反対極性を有するデータを前記データラインに供給するデータ駆動回路;及び前記データの極性によって、互いに異なるスイング幅を有するスキャン信号を前記ゲートラインに供給するゲート駆動回路を備え;前記スイッチ素子は、第1液晶セルを駆動するための複数の第1スイッチ素子、前記第1液晶セルと水平に隣接する第2液晶セルを駆動する複数の第2スイッチ素子を含み、前記第1スイッチ素子はn-1nは、2以上の正の整数番目の前記ゲートラインに接続され、第2スイッチ素子はn番目の前記ゲートラインに接続されることを特徴とする液晶表示装置。前記スキャン信号は、前記正極性のデータに対応する第1スイング幅の第1スキャン信号;及び前記負極性のデータに対応する第2スイング幅の第2スキャン信号を含み;前記第2スイング幅は前記第1スイング幅より狭いことを特徴とする請求項1に記載の液晶表示装置。前記第1スキャン信号は、前記スイッチング素子の臨界電圧以上の第1ゲートハイ電圧と、前記スイッチング素子の臨界電圧未満のゲートロー電圧との間の第1スイング幅を有し;前記第2スキャン信号は、第2ゲートハイ電圧と前記ゲートロー電圧との間の第2スイング幅を有し;前記第2ゲートハイ電圧は、前記スイッチング素子の臨界電圧と前記第1ゲートハイ電圧との間の電圧であることを特徴とする請求項2に記載の液晶表示装置。前記ゲート駆動回路は、シフトパルスを発生し、前記シフトパルスを前記ゲートライン単位で順次シフトさせるシフトレジスタ;及び前記シフトパルスのスイング幅を、前記データの極性によって前記第1スイング幅及び前記第2スング幅のうち、何れか1つに調整して前記ゲートラインに供給するレベルシフタを備えることを特徴とする請求項3に記載の液晶表示装置。複数のデータライン、前記データラインと交差する複数のゲートライン、前記データラインと前記ゲートラインにより定義される画素領域に配置される複数の液晶セル、前記データラインと前記ゲートラインとの間に配置され、第1液晶セルを駆動するための複数の第1スイッチ素子、前記第1液晶セルと水平に隣接する第2液晶セルを駆動する複数の第2スイッチ素子を含み、前記第1スイッチ素子はn1nは、2以上の正の整数番目の前記ゲートラインに接続され、第2スイッチ素子はn番目の前記ゲートラインに接続される液晶表示装置の駆動方法において、水平に隣接する前記液晶セルに対して同一な極性を有し、垂直に隣接する前記液晶セルに対して、互いに反対極性を有するデータを発生して前記データラインに供給する段階;及び前記データの極性によって、互いに異なるスイング幅を有するスキャン信号を前記ゲートラインに供給する段階を含むことを特徴とする液晶表示装置の駆動方法。前記スキャン信号を供給する段階において、前記スキャン信号は、正極性のデータに対応する第1スイング幅の第1スキャン信号と、前記負極性のデータに対応する第2スイング幅の第2スキャン信号とを含み;前記第2スイング幅は前記第1スイング幅より狭いことを特徴とする請求項5に記載の液晶表示装置の駆動方法。従って、本発明の目的は、正極性駆動時のフィードスルー電圧と負極性駆動時のフィードスルー電圧との間の電圧差を減少させることにより、表示品質を向上させることのできる液晶表示装置及びその駆動方法を提供することにある。また、本発明の目的は、ピクセルの配列構造を変更し、水平/垂直に隣接する液晶セルに対して、互いに異なる極性のデータが供給されるようにすることにより、表示品質を向上させることのできる液晶表示装置及びその駆動方法を提供することにある。前記目的の達成のため、本発明の実施の形態に係る液晶表示装置は、複数のデータライン;前記データラインと交差する複数のゲートライン;前記データラインと前記ゲートラインにより定義される画素領域に配置される複数の液晶セル;前記データラインと前記ゲートラインとの間に配置され、前記液晶セルのそれぞれを駆動する複数のスイッチ素子;水平に隣接する前記液晶セルに対して同一な極性を有し、垂直に隣接する前記液晶セルに対して、互いに反対極性を有するデータを前記データラインに供給するデータ駆動回路;及び前記データの極性によって、互いに異なるスイング幅を有するスキャン信号を前記ゲートラインに供給するゲート駆動回路を備え;前記スイッチ素子は、第1液晶セルを駆動するための複数の第1スイッチ素子、前記第1液晶セルと水平に隣接する第2液晶セルを駆動する複数の第2スイッチ素子を含み、前記第1スイッチ素子はn-1nは、2以上の正の整数番目の前記ゲートラインに接続され、第2スイッチ素子はn番目の前記ゲートラインに接続される。前記スキャン信号は、前記正極性のデータに対応する第1スイング幅の第1スキャン信号;及び前記負極性のデータに対応する第2スイング幅の第2スキャン信号を含み;前記第2スイング幅は前記第1スイング幅より狭く設定される。前記第1スキャン信号は、前記スイッチング素子の臨界電圧以上の第1ゲートハイ電圧と、前記スイッチング素子の臨界電圧未満のゲートロー電圧との間の第1スイング幅を有し;前記第2スキャン信号は、第2ゲートハイ電圧と前記ゲートロー電圧との間の第2スイング幅を有し;前記第2ゲートハイ電圧は、前記スイッチング素子の臨界電圧と前記第1ゲートハイ電圧との間の電圧である。前記ゲート駆動回路は、シフトパルスを発生し、前記シフトパルスを前記ゲートライン単位で順次シフトさせるシフトレジスタ;及び前記シフトパルスのスイング幅を、前記データの極性によって前記第1スイング幅及び前記第2スング幅のうち、何れか1つに調整して前記ゲートラインに供給するレベルシフタを備える。また、複数のデータライン、前記データラインと交差する複数のゲートライン、前記データラインと前記ゲートラインにより定義される画素領域に配置される複数の液晶セル、前記データラインと前記ゲートラインとの間に配置され、第1液晶セルを駆動するための複数の第1スイッチ素子、前記第1液晶セルと水平に隣接する第2液晶セルを駆動する複数の第2スイッチ素子を含み、前記第1スイッチ素子はnnは、2以上の正の整数番目の前記ゲートラインに接続され、第2スイッチ素子はn-1番目の前記ゲートラインに接続される液晶表示装置の駆動方法において、水平に隣接する前記液晶セルに対して同一な極性を有し、垂直に隣接する前記液晶セルに対して、互いに反対極性を有するデータを発生して前記データラインに供給する段階;及び前記データの極性によって、互いに異なるスイング幅を有するスキャン信号を前記ゲートラインに供給する段階を含む。前記スキャン信号を供給する段階において、前記スキャン信号は、正極性のデータに対応する第1スイング幅の第1スキャン信号と、前記負極性のデータに対応する第2スイング幅の第2スキャン信号とを含み;前記第2スイング幅は前記第1スイング幅より狭い。前述のように、本発明に係る液晶表示装置とその駆動方法は、負極性-駆動時のゲートオン電圧を正極性駆動時のゲートオン電圧に比べ低く設定し、正極性駆動時と負極性-駆動時のフィードスルー電圧ΔVp差を減少させることにより、フリッカーと残像とを防いて、表示品質を向上させることが可能になる。更に、本発明に係る液晶表示装置とその駆動方法は、ピクセルの配列構造を変更し、ライン反転方式によってデータが液晶パネルに供給されても、実際に液晶パネルから発現されるデータの極性を水平/垂直に隣接する液晶セルに対して、互いに異にすることによって、垂直クロストークと残像とを防いで、表示品質を向上させることが可能になる。以下、図3ないし図8Bを参照して、本発明の好ましい実施の形態について説明する。図3は、本発明の実施の形態に係る液晶表示装置を示す図面であり、図4Aは、ライン反転方式で液晶パネルに供給されるデータの極性を示す図面であり、図4Bは、実際液晶パネルから具現されるデータの極性はドット反転形態を示すことを説明するための図面であり、図5は、図3に示すゲート駆動回路の詳細な構成を示す図面である。まず、図3を参照すると、本発明の実施の形態に係る液晶表示装置は、複数のゲートラインGL[1]~GL[n]nは、正の整数と複数のデータラインDL[1]~DL[m]mは、正の整数とが互いに交差し、その交差に定義される画素領域に形成された液晶セルClc及びゲートラインGL[1]~GL[n]とデータラインDL[1]~DL[m]の交差部ごとに形成され、それぞれ液晶セルClcを駆動する薄膜トランジスタTFTを含む液晶表示パネル53と;データラインDL[1]~DL[m]にビデオ信号を供給するデータ駆動回路51と;ゲートラインGL[1]~GL[n]にスキャン信号を供給するゲート駆動回路52と;データ駆動回路51及びゲート駆動回路52を制御するタイミングコントローラ54を備える。液晶表示パネル53は、上部基板と下部基板とが合着された構造に形成される。液晶表示パネル53の下部基板には、ゲートラインGL[1]~GL[n]とデータラインDL[1]~DL[m]とが互いに交差するように形成される。ゲートラインGL[1]~GL[n]とデータラインDL[1]~DLm]との交差部ごとに形成された薄膜トランジスタTFTのそれぞれは、第kゲートラインGL[k]1≦k≦nからのスキャン信号Vg[k]に応じて、第jデータラインDL[j]1≦j≦mからのデータ電圧Vdを液晶セルClcの画素電極Epに供給する。この薄膜トランジスタTFTは、第1液晶セルを駆動するための複数の第1薄膜トランジスタ、第1液晶セルと水平に隣接する第2液晶セルを駆動し、第1薄膜トランジスタと交互配置される複数の第2薄膜トランジスタを含む。ここで、第1薄膜トランジスタは、n-1nは、2以上の正の整数番目のゲートラインに接続され、第2薄膜トランジスタは、n番目のゲートラインに接続され、ピクセルの配置がジグザグ状を示し、これによって、図4Aに示すように、ライン反転方式によって、データが液晶パネル53に供給されても、実際に液晶パネル53から発現されるデータの極性は、図4Bに示すように、ドット反転形態を示す。本発明に係る液晶表示装置とその駆動方法は、下記で説明するデータの極性によってゲートハイ電圧Vghのレベルを異に制御することに付加して、前述のドット反転駆動を通じて、垂直クロストークCrosstalk除去、残像除去及び素子信頼性確報等に有効である。薄膜トランジスタTFTのゲート電極のそれぞれはゲートラインGL[1]~GL[n]に接続され、ドレイン電極のそれぞれはデータラインDL[1]~DL[m]に接続され、ソース電極のそれぞれは液晶セルClcの画素電極Epに接続される。液晶セルClcは、画素電極Epに供給されるデータ電圧Vdと、共通電極Ecに供給される共通電圧Vcomとの電位差で充電され、この電位差で形成される電界によって液晶分子の配列が変わることにより、透過される光の光量が調節される。共通電極Ecは、液晶セルClcに電界を印加する方式によって、上部基板または下部基板に形成される。液晶セルClcの画素電極Epと共通電極Ecとの間には、液晶セルClcの充電電圧を維持させるためのストレージキャパシタCstが形成される。ストレージキャパシタCstは、液晶セルClcの画素電極Epと前段ゲートラインGL[k-1]との間に形成されることもある。液晶表示パネル53の上部基板には、色を具現するためのカラーフィルタ、隣接した画素間の光干渉を低減するためのブラックマトリクス等が形成される。また、上部基板及び下部基板には、互いに光軸が直交する偏光板がそれぞれ付着され、基板の内面には、液晶のプレチルト角を設定するための配向膜が形成される。タイミングコントローラ54は、未図示のシステムインタフェース回路から、デジタルビデオデータRGB、垂直/水平同期信号及びクロック信号等の供給を受け、ゲート駆動回路52を制御するためのゲート制御信号GDC及びデータ駆動回路51を制御するためのデータ制御信号DDCを発生すると共に、デジタルビデオデータをクロック信号に合わせて再整列してデータ駆動回路51に供給する。ここで、ゲート制御信号GDCは、ゲートスタートパルスGSP、ゲートシフトクロックGSC、ゲート出力信号GOE等を含み、データ制御信号DDCは、ソーススタートパルスSSP、ソースシフトクロックSSC、ソース出力信号SOE、極性制御信号POL等を含む。データ駆動回路51は、タイミングコントローラ54から供給されるデジタルビデオデータをアナログガンマ補償電圧、即ち、データ電圧Vdに変換してデータラインDL[1]~DL[m]に供給する。このようなデータ駆動回路51は、クロック信号をサンプリングするためのシフトレジスタ、デジタルビデオデータを一時貯蔵するためのレジスタ、シフトレジスタからのクロック信号に応じてデータを1ライン分ずつ貯蔵し、貯蔵された1ライン分のデータを同時出力するためのラッチ、ラッチからのデジタルデータ値に対応して、正極性/負極性のガンマ電圧を選択するためのデジタル/アナログ変換器、正極性/負極性のガンマ電圧により変換されたアナログデータが供給されるデータラインDL[j]を選択するためのマルチプレックサ及びマルチプレックサとデータラインDL[j]との間に接続された出力バッファ等を含む。ゲート駆動回路52は、データ電圧Vdが供給される液晶表示パネル53の水平ラインを選択するスキャン信号Vg[1]~Vg[n]を、ゲートラインGL[1]~GL[n]に順次供給する。このようなゲート駆動回路52は、図5に示すように、ゲートスタートパルスGSPを順次シフトさせ、シフト出力信号Vs[1]~Vs[n]を発生するシフトレジスタ61と、シフトレジスタ61からのシフト出力信号Vs[1]~Vs[n]を薄膜トランジスタTFT駆動に適する電圧レベルのスキャン信号Vg[1]~Vg[n]に変換してゲートラインGL[1]~GL[n]に供給するレベルシフタLS[1]~LS[n]と、レベルシフタLS[1]~LS[n]の電圧レベル変換に必要な参照電圧を供給する電圧選択器62とを備える。シフトレジスタ61は、従属的に接続された複数のステージS[1]~S[n]を含む。各ステージS[1]~S[n]は、シフトされる入力信号として、ゲートスタートパルスGSPまたは以前ステージS[1]~S[n-1]のシフト出力信号Vs[1]~Vs[n-1]の供給を受け、1クロックほど、即ち、1水平期間ほどシフトされたシフト出力信号Vs[1]~Vs[n]を出力する。即ち、第1ステージS[1]には、シフトされる入力信号として、ゲートスタートパルスGSPが供給され、第2ないし第nステージS[2]~S[n]には、シフトされる入力信号として、以前ステージS[1]~S[n-1]のシフト出力信号Vs[1]~Vs[n-1]がそれぞれ供給される。このために、第1ステージS[1]を除いた第kステージS[k]のシフトされる入力信号入力段は、第k-1ステージS[k-1]のシフト出力信号Vs[k-1]の出力段に接続される。レベルシフタLS[1]~LS[n]のそれぞれは、シフトレジスタ61の各ステージS[1]~S[n]から出力されるシフト出力信号Vs[1]~Vs[n]を、ゲートロー電圧Vglと電圧選択器62により選択された第1及び第2ゲートハイ電圧Vgh1、Vgh2のうちの何れか1つの間をスイングするスキャン信号Vg[1]~Vg[n]に変換してゲートラインGL[1]~GL[n]に供給する。ここで、第1及び第2ゲートハイ電圧Vgh1、Vgh2は、液晶表示パネル53の薄膜トランジスタTFTの臨界電圧以上の電圧、即ち、ゲートオン電圧であり、ゲートロー電圧Vglは、薄膜トランジスタTFTの臨界電圧未満の電圧、即ち、ゲートオフ電圧である。一方、ゲートロー電圧Vglは外部電圧源から供給される。電圧選択器62は、外部電圧源から第1及び第2ゲートハイ電圧Vgh1、Vgh2の供給を受け、タイミングコントローラ51からの極性信号POLによって、第1ゲートハイ電圧Vgh1または第2ゲートハイ電圧Vgh2のうちの何れか1つを選択し、レベルシフタLS[1]~LS[n]に供給する。ここで、第1ゲートハイ電圧Vgh1と第2ゲートハイ電圧Vgh2は、互いに異なる電圧レベルを有する。第1ゲートハイ電圧Vgh1が第2ゲートハイ電圧Vgh2より高い電圧レベルを有する場合を仮定すると、電圧選択器62は、正極性の極性信号POLに応じて第1ゲートハイ電圧Vgh1を選択し、負極性-の極性信号POLに応じて第2ゲートハイ電圧Vgh2を選択する。下記の表1は、第1ゲートハイ電圧Vgh1の電圧レベルを固定し、第2ゲートハイ電圧Vgh2の電圧レベルを変更してフィードスルー電圧ΔVpを模擬実験した結果である。表1を参照すると、第1及び第2ゲートハイ電圧Vgh1、Vgh2を25Vで同一に設定した場合、正極性駆動時と負極性-駆動時のフィードスルー電圧ΔVp差が410mVである反面、第1ゲートハイ電圧Vgh1を25Vに、第2ゲートハイ電圧Vgh2を17.7Vに設定した場合、正極性駆動時と負極性-駆動時のフィードスルー電圧ΔVp差は6mVとして、その差が顕著に減少されたことが分かる。このように、本発明に係る液晶表示装置とその駆動方法は、正極性駆動時のゲートオン電圧と負極性-駆動時のゲートオン電圧とを異にすることにより、即ち、負極性-駆動時のゲートオン電圧を正極性駆動時のゲートオン電圧に比べ低く設定することにより、正極性駆動時と負極性-駆動時のフィードスルー電圧ΔVp差を低減することができる。一方、液晶表示装置は、種類別、サイズ別に、その駆動に必要な電圧レベルが異なるため、第2ゲートハイ電圧Vgh2は、その対象に適するように、実験的に最適化した値に設定されるべきである。図6は、図5に示すゲート駆動回路52において、シフトレジスタ61の第1及び第2ステージS[1]、S[2]と、第1及び第2レベルシフタLS[1]、LS[2]の回路構成を示し、図7は、その駆動信号の波形を示し、図8A及び図8Bは、ライン反転時の駆動信号波形を示す図面である。以下、図6乃至図8Bを参照して、ゲート駆動回路52の動作を説明する。一方、シフトレジスタ61の第2ないし第nステージS[2]~S[n]は、シフト入力信号として、ゲートスタートパルスGSPの代わり、以前ステージS[1]~S[n-1]のシフト出力信号Vs[1]~Vs[n-1]の供給を受けることのほか、第1ステージS[1]と同一な回路構成を有し、第2ないし第nレベルシフタLS[1]~LS[n]も第1レベルシフタLS[1]と同一な回路構成を有するため、動作説明はシフトレジスタ61の第1ステージS[1]及び第1レベルシフタLS[1]を基準とし、その以下の構成に対しては省略する。まず、図6及び図7を参照すると、第1及び第2クロック信号C1、C2がロー論理電圧を維持するt1期間の間、ゲートスタートパルスGSPがハイ論理電圧で第1及び第4トランジスタT1、T4のゲート電極に供給され、第1及び第4トランジスタT1、T4をターンオンさせる。この際、第1ノードN1上の電圧VN1が中間電圧Vmに上昇することによって第5トランジスタT5をターンオンさせるが、第1クロック信号C1がロー論理電圧に維持されているため、第3ノードN3上の電圧、即ち、第1シフト出力信号Vs1]はロー論理電圧を維持する。そして、第4トランジスタT4のターンオンにより、第2ノードN2上の電圧VN2が低下されることにより、第2トランジスタT2と第6トランジスタT6がターンオフされ、第1及び第3ノードN1、N3の放電経路を遮る。t2期間の間、ゲートスタートパルスGSPのがロー論理電圧に反転される反面、第1クロック信号C1はハイ論理電圧に反転される。この際、第1トランジスタT1と第4トランジスタT4がターンオフされ、第1ノードN1上の電圧VN1は第1クロック信号C1のハイ論理電圧が供給される第5トランジスタT5のドレイン電極とゲート電極との間の寄生キャパシタに充電される電圧が印加されることによって、第5トランジスタT5の臨界電圧以上に上昇する。即ち、第1ノードN1上の電圧VN1は、ブートストラッピングBootstrapingにより、t1期間より更に高い電圧Vhに上昇する。従って、t2期間の間、第5トランジスタT5はターンオンされ、第1シフト出力信号Vs1]は第5トランジスタT5の道通により供給される第1クロック信号C1の電圧により上昇してハイ論理電圧に反転される。第1ステージS1のシフト出力信号Vs[1]がハイ論理電圧に反転されると、第1レベルシフタLS[1]の第7トランジスタT7がターンオンされ、第1ゲートラインGL1]に第1ゲートハイ電圧Vgh1または第2ゲートハイ電圧Vgh2が供給される。このように、第1ゲートラインGL1]に供給される第1ゲートハイ電圧Vgh1または第2ゲートハイ電圧Vgh2は、第1ゲートラインGL1]にゲート電極が接続された薄膜トランジスタTFTをターンオンさせ、液晶セルClcにデータ電圧Vdが供給されるようにする。ここで、第1ゲートラインGL[1]に供給されるゲートオン電圧は、前述のように、極性信号POLに応じて電圧選択器62により選択されるが、極性信号POLは反転方式によって、その反転周期が異になる。ライン反転方式においては、図4Aに示すように、極性信号POLの極性が1水平期間ごとに反転され、フレーム期間ごとに反転され、とくに薄膜トランジスタとゲートラインとの接続がジグザグ状を示す本発明においては、実際に、垂直/水平に隣接する液晶セルに供給されるデータの極性が、図4Bに示すように、1ドットごとに反転される。このように、極性が反転される極性信号POLに応じて、電圧選択器62は第1ゲートハイ電圧Vgh1または第2ゲートハイ電圧Vgh2を選択し、図8A及び図8Bに示すようなスキャン信号Vg[1]~Vg[n]がゲートラインGL[1]~GL[n]に順次供給されるようにする。一方、フレーム期間というのは、フィールド期間FieldPeriodともいい、一画面の全ピクセルにデータが印加される一画面の表示期間を指し、このフレーム期間は、NTSC方式の場合には160秒であり、PAL方式の場合には150秒に標準化されている。t3期間の間、第1クロック信号C1はロー論理電圧に反転され、第2クロック信号C2はハイ論理電圧に反転される。この際、第2クロック信号C2に応じてターンオンされる第3トランジスタT3を経由して、高電位電源電圧Vddが第2ノードN2に供給され、第2ノードN2上の電圧VN2を上昇させる。このように上昇する第2ノードN2上の電圧VN2は、第2トランジスタT2をターンオンさせ、第1ノードN1上の電圧VN1を基底電圧Vssまで放電させると共に、第6トランジスタT6をターンオンさせ、第3ノードN3上の電圧を基底電圧Vssまで放電させる。第3ノードN3上の電圧が基底電圧Vssまで放電されると、即ち、第1ステージS1のシフト出力信号Vs1]がロー論理電圧に反転されると、第1レベルシフタLS[1]の第7トランジスタT7がターンオフされる。この際、第2クロック信号C2により第1レベルシフタLS[1]の第8トランジスタT8がターンオンされ、第1ゲートラインGL[1]にはゲートロー電圧Vglが供給される。このように、第1ゲートラインGL[1]に供給されるゲートロー電圧Vglは、第1ゲートラインGL[1]にゲートラインが接続された薄膜とランジスタTFTをターンオフさせる。t4期間の間、第2クロック信号C2がロー論理電圧に反転されると、第3トランジスタT3がターンオンされる。この際、第2ノードN2上にはハイ論理電圧がフローティングFloatingされる。第2ノードN2上にフローティングされたハイ論理電圧は、次のフレイム期間にゲートスタートパルスGSPにより第4トランジスタT4がターンオンされ、第2ノードN2の電圧が放電される際まで維持される。一方、図5に示すゲート駆動回路52において、シフトレジスタ61及びレベルシフタLS[1]~LS[n]は、図6に示す回路の外にも、公知の他のシフトレジスタ及びレベルシフタに替わることができる。