"n型半導体材料に接して、前記N型半導体材料の価電子帯のトップからのオフセット量が1.6eV未満である価電子帯トップを有し、組成がNi1xMgxOただし0<x<1で表わされる材料からなる第1のp型半導体層が配され、前記第1のp型半導体層の上に、前記第1のp型半導体層よりもホール濃度が高い第2のp型半導体層が配されてなるpn接合素子。前記n型半導体材料は、酸化亜鉛からなり、前記第2のp型半導体層は、NiOからなるホール注入層である請求項1記載のpn接合素子。前記第1のp型半導体層を構成するNi1xMgxOにおいて、xは0.32以上0.57以下である請求項1または2記載のpn接合素子。しかし、上記のようにZnOに窒素をドーピングしてp型化した半導体膜において、高い結晶性と表面平滑性を得るためには、例えば特許文献1に開示されているように、300°C~800°C程度の高温度でアニール処理する必要があるが、ガラス基板は高温度には耐えないので、p型ZnO系半導体薄膜を窒素ドーピング方法によってガラス基板上に形成することは難しい。低温で製膜できるp型材料として、NiO薄膜などが有用であることは知られている。また、NiO薄膜が低温で比較的容易にp型化できることを利用して、ZnOとNiOの混晶系材料を用いたものも提案されている。しかし、NiO薄膜は、ZnON型半導体に対しては価電子帯のオフセットが1.6eV程度と大きいために、ZnO系材料を用いた電流注入型発光デバイスなどのホール注入効率が低下してしまう。一方、ZnNiOなどの混晶系薄膜は、NiOに対するZnO成分が増加するのに伴ってホール濃度が急激に低下するので、ZnO系材料に対するホール注入効率が低下しやすい。本発明は上記課題に鑑み、n型半導体材料に接するP型半導体層を低温でも良好に形成でき、且つ良好なホ-ル注入効率が得られるpn接合素子を提供することを目的とする。本発明の一形態に係るpn接合素子は、N型半導体材料に接して、N型半導体発光材料の価電子帯のトップとのオフセットが1.6eV未満である価電子帯トップを有し、組成がNi1xMgxO0<x<1で表わされる材料からなる第1のp型半導体層を配し、第1のp型半導体層の上上記N型半導体発光材料に面する側と反対側に、第1のp型半導体層よりもホール濃度が高い第2のp型半導体層を配することとした。上記形態のpn接合素子によれば、N型半導体材料に接する第1のp型半導体層は、N型半導体材料の価電子帯のトップとのオフセットが1.6eV未満である価電子帯トップを有するので、ホール注入効率が良好である。また、第1のp型半導体層は、組成がNi1xMgxO0<x<1で表わされる材料からなるので、低温でも薄層を良好に形成することができる。本発明の一形態に係るpn接合素子は、n型半導体材料に接して、n型半導体材料の価電子帯のトップからのオフセット量が1.6eV未満である価電子帯トップを有し、組成がNi1xMgxO0<x<1で表わされる材料からなる第1のp型半導体層を配し、第1のp型半導体層の上、すなわち第1のp型半導体層における上記N型半導体発光材料に面する側と反対側に、第1のp型半導体層よりもホール濃度が高い第2のp型半導体層を配した。このpn接合素子によれば、n型半導体材料に接する第1のp型半導体層は、n型半導体材料の価電子帯のトップとのオフセットが1.6eV未満である価電子帯トップを有するので、ホール注入効率が良好である。また、第1のp型半導体層は、組成がNi1xMgxO0<x<1で表わされる材料からなるので、低温でも良好に薄層形成することができる。n型半導体材料は、酸化亜鉛ZnOからなり、第2のp型半導体層は、NiOからなることが好ましい。上記第1のp型半導体層を構成するNi1xMgxOにおいて、xは0.32以上0.57以下であることが好ましい。以下、本発明を実施する形態について、図面を参照しながら説明するが、本発明は、以下の実施形態に限定されるものではない。<実施の形態>p型半導体材料まず、本発明にかかるNi、Mg,Oからなるp型半導体材料について説明する。本発明者は、詳細な検討の結果、Ni1xMgxOで表わされるp型半導体材料は、低温での成膜性に優れるので、500°C以下の比較的低い温度でも、基板上あるいはn型半導体層の上に低抵抗の薄膜を形成することができること、従って、このp型半導体材料は、ガラス基板のような耐熱性の低い基板の上にp型半導体層を形成できることを見出した。また、上記p型半導体材料を、ZnO層の上に積層することによって、p型半導体材料層とn型のZnO層とをヘテロ接合した素子を形成することができ、青色領域から紫外領域までの発光素子を形成できることも見出した。ここで、上記p型半導体材料を薄膜の形態で形成するには、NiOとMgOの混合材料をスパッタターゲットとして、基板上あるいはZnO層などの上にスパッタリングすればよい。なお、この薄膜形成は、還元雰囲気で行うとn型になりやすいので、酸化性雰囲気下で行うことがp型半導体膜を形成することが好ましい。上記組成の材料がp型半導体の性質を持つのは、Niのように3d電子を最外殻に持ち4s軌道よりも3d軌道のエネルギーレベルが高い元素は、MgOと混合されることによって、その4s軌道にホールを形成しやすいためと考えられる。上記p型半導体材料は、組成がNi1xMgxO0<x<1で表わされる組成であることが好ましい。ここで、Ni1xMgxOは、NiOとMgOが混ざり合った酸化物であって、xは、NiとMgの合計モル数に対するMgのモル数の比率である。また、上記p型半導体材料は、非結晶状態でもかまわないが、結晶性化合物であることが優れた特性を得る上で好ましい。p型半導体材料が結晶性化合物の場合、ZnO結晶におけるZnが部分的にMgに置き換わった混晶、あるいは、MgO結晶におけるMgが部分的にZnに置き換わった混晶でもよいし、ZnO結晶とMgO結晶とが混ざり合った結晶混合体であってもよい。Ni1xMgxO系材料は、500°C以下の低温で薄膜形成が可能なp型半導体であって、ZnO層の上で優れたヘテロ接合を形成することができる。図1は、XPS測定によって得られたZnO、NiO、Ni1xMgxO、MgO薄膜材料の価電子帯付近の状態を示す図であって、詳しくは実施例のところで説明する。各スペクトルとも、横軸のエネルギーは、別途Auを10nm程薄く蒸着した薄膜で測定できるAu4fの束縛エネルギーで較正されている。9eV以下の領域に観測されるスペクトルの立ち上がり位置から、価電子帯トップのエネルギー位置の相対関係が求まる。従来から得られている純粋な材料であるZnO、及びNiO、MgOの物性値と、ここで得られたNi1xMgxO薄膜の光学バンドギャップの測定値を基に得られたバンドダイアグラムが図2である。図2から明らかなように、Mgの比率を表わすxの値が大きいほど、ZnOの価電子帯トップからのオフセット量が小さくなる。そして、このオフセット量が小さいほど、ZnO層とpn接合素子を形成したときにホール注入効率や逆バイアスの耐圧が上昇するので、xの値は大きい方が好ましく、1.6eV以下に抑えるには、0.32≦xであることが好ましい。一方、Ni1xMgxOの電気伝導タイプをp型とし、電気抵抗を低く抑える上では、Ni1xMgxOにおけるXの値は0.57以下であることが好ましい。すなわち、光センサーなどへの応用を考慮した逆バイアスに対する耐圧性能を優先してかつ少電流デバイス用途としては、Ni1xMgxOにおけるXが0.57以上の薄膜材料が好適であるが、LED照明などのように少々の逆バイアス特性を犠牲にしてもホールの注入効率を優先する場合は、Ni1xMgxOにおけるXの値が0.57以下である薄膜材料が好適である。またNi1xMgxOをディスプレイなどへ応用する場合、ホール注入効率と逆バイアスに対する耐圧性能の両者を良好に保つ必要があるため、両者のトレードオフ関係を考慮して、デバイスの仕様に合わせて最適なXの値を選択すればよい。pn接合素子の構成図3は、実施の形態にかかるpn接合素子の一例を示す図である。当図に示すように、このpn接合素子は、基板1の上に、ZnO層2が形成され、ZnO層2の上に、p型半導体層3及び電極層6が形成され、p型半導体層3の上p型半導体層3におけるZnO層2に面する側と反対側に、NiO層4、電極層5が順に積層形成されて構成されている。そして、p型半導体層3がNi1xMgxO系材料で形成されている。このpnヘテロ接合素子は、ZnO層2とNiO層4との間に、中間層としてNi1xMgxOからなるp型半導体層3が介在した形態となっている。このようにNi1xMgxOからなる中間層が介在することによる効果を説明する。NiO層4は充分なホール濃度を持つが、図2示すようにZnO層2の価電子帯に対するバンドオフセットが大きいので、NiO層をZnO層に直接接合するとホール注入効果が得られない。これに対して、Ni1xMgxOは、ZnOの価電子帯トップのエネルギーレベルとNiOの価電子帯トップのエネルギーレベルとの中間的な価電子帯トップのエネルギーレベルを持っているので、上記のようにZnO層2とNiO層4との間にp型半導体層3が介在することによって、ホール注入量を増加させることができ、効率的なホール注入構造を実現できる。すなわち、上記pn接合素子においては、ZnO層2とNiO層4との間のキャリアホールに対する高いポテンシャル障壁を、複数に分離して、階段状にすることによって、キャリアのコンダクタンスを向上させることができる。上記pn接合素子では、ZnO層2とNiO層4との間に中間層であるp型半導体層3が一層だけ存在するが、この場合、両者のポテンシャル障壁を等分できるような価電子帯エネルギー位置を持つ材料を挿入することが望ましい。上記pn接合素子は、青色領域から紫外領域までの波長の光を出す発光素子として用いることができる。また、p型半導体層3は500°C以下の低温でも形成することができるので、基板1にガラス基板を用いることができる。従って、上記pn接合素子は、大画面のディスプレイを形成するのに適している。実施例として、ZnOとNiOの混合材料をスパッタターゲットとして作製し、基板上にスパッタリングすることにより、Ni1xMgxO薄膜を作製した。原料として用いたNiO、MgOは、純度99.99程度のものである。NiOとMgOを混合するときに、NiOとMgOの合計モル数に対するMgOのモル比率は、0.25,0.5,0.75の各々の値とした。基板温度200°C、導入ガスはAr:O2の流量比1:1、圧力1Pa、投入パワー600Wとした。薄膜の膜厚は約200nmとした。比較例として、NiO単独と、MgO単独についても、同様に薄膜形成した。実施例及び比較例にかかる各薄膜について、以下のように、XPS測定、熱起電力法によるp型n型の判定、光透過率測定によるバンドギャップ測定を行った。XPSによる分析:XPSによる測定結果であるXPSスペクトルを解析した結果、NiMgのモル数に対するMgのモル数の比率は、32、57、78であった。この薄膜組成は、スパッタターゲットの組成をほぼ反映していた。また、各薄膜について、真空準位から見たときの価電子帯の電子状態を測定した。その結果が図1である。この結果から、NiOに対するMgOの添加量が大きいほど、真空準位からの価電子帯トップの位置は深くなり、MgOに近づいていることがわかる。熱起電力法によるp型n型の判定:各薄膜について、熱起電力法によりp型n型の測定をした。その結果、実施例にかかる薄膜はいずれもp型を示した。また、比較例のNiO薄膜もp型を示したが、MgO薄膜に関しては判定することができなかった。バンドギャップ測定:上記のNi1xMgxOX=0.32,0.57,0.78薄膜、及びNiO薄膜について、分光光度計で透過率スペクトルを測定し、各薄膜のバンドギャップEgを求めた。その値を表1に示す。なお、MgOについては文献値を記載している。また、図1と表1の結果から、各薄膜について、価電子帯トップと伝導体ボトムの位置を求めた。その結果を図2に示す。なお、図2の中でZnOに関しては、文献値に基づいて記載している。図2に示す結果から、Ni1xMgxOにおける価電子帯トップの位置は、xが大きくなるに従って徐々に、ZnOの価電子帯トップの位置に近づいている。すなわちZnOの価電子帯トップからのオフセット量が小さくなっていることがわかる。素子の電圧-電流特性:Ni1xMgxO系材料x=0.32、0.57、0.78をp型半導体層3に用いて、図3に示す構造のpn接合素子を作製した。実施例1は、x=0.32、実施例2はX=0.57、実施例3はx=0.78である。比較例としてx=1NiOについても作製した。作製した各素子について、電圧-電流特性を測定した。図4はその結果を示す特性図であって、印加電圧と電流との関係を示している。図4において、比較例では、グラフが電圧0に対して左右が対称的な形状であり、ダイオードとしての整流特性が得られていないことがわかる。一方、実施例1~3では、電圧が負では電流が少なく正のときに電流が大きくなっており、ダイオード特性が得られている。この結果は、ZnO層とNiO層との間にNi1xMgxO層実施例1~3を介在させることによって、ダイオード特性が得られることを示している。また図4において、実施例3においては、実施例1,2と比べても電流値は低く、比較例と比べても電流値が低くなっている。このことから、電流値を得る上で、xの値を0.57以下にすることが好ましいことがわかる。以上より、電流を低下させることなくダイオード特性を得るためには、Ni1xMgxOにおけるXの値は0.32≦x≦0.57の範囲にあることが好ましいと言える。ただし、ホール注入効率とダイオード特性とがトレードオフの関係にあることを考慮して、デバイスの仕様に合わせて最適なXの値を選択すればよい。例えば、ダイオード特性を重要視する場合は、0.57≦x≦0.78の範囲に設定しても良い。変形例上記実施の形態では、基板1の上に、ZnO層2が形成され、ZnO層2の上に、p型半導体層3、NiO層4が順に積層形成されてpn接合素子が構成されていたが、粒子状のZnO材料の表面上に、p型半導体層3、NiO層4が順に積層形成された材料を、基板上に成形して、pn接合素子を構成することもでき、発光素子として用いることもできる。"