"2本のデータ線を一組とする複数組のデータ線と複数本の行走査線とがそれぞれ交差する交差部に設けられた複数の画素のそれぞれが、対向する画素電極と共通電極との間に液晶層が挟持された表示素子と、一組の前記2本のデータ線のうち第1のデータ線を介して供給される正極性映像信号をサンプリングして一定期間第1の保持容量に保持する第1のサンプリング及び保持手段と、一組の前記2本のデータ線のうち第2のデータ線を介して供給される、前記正極性映像信号とは逆極性の負極性映像信号をサンプリングして一定期間第2の保持容量に保持する第2のサンプリング及び保持手段と、前記第1の保持容量に保持された正極性映像信号電圧を転送する第1のソースフォロワバッファと、前記第2の保持容量に保持された負極性映像信号電圧を転送する第2のソースフォロワバッファと、前記第1のソースフォロワバッファの出力側に接続された第1のスイッチングトランジスタと、前記第2のソースフォロワバッファの出力側に接続された第2のスイッチングトランジスタとを交互にオンに制御し、前記正極性映像信号電圧と前記負極性映像信号電圧とを、垂直走査周期より短い所定の周期で切り替えて前記画素電極に交互に印加するスイッチング手段と、一組の前記2本のデータ線のうち一方のデータ線と前記画素電極との間に接続され、検査制御信号用配線を介して供給される検査制御信号によりスイッチング制御される検査用トランジスタとを備え、前記検査制御信号により前記検査用トランジスタをオフ状態として、前記第1のデータ線を介して入力される所定の第1の規定値の正極性検査信号を、前記第1のサンプリング及び保持手段によりサンプリングして前記第1の保持容量に書き込み保持すると共に、前記第2のデータ線を介して入力される所定の第2の規定値の負極性検査信号を、前記第2のサンプリング及び保持手段によりサンプリングして前記第2の保持容量に書き込み保持する検査信号書き込み手段と、前記検査制御信号により前記検査用トランジスタをオンにした状態で、前記第1のソースフォロワバッファ及び前記第1のスイッチングトランジスタを含む正極性側画素回路部と、前記第2のソースフォロワバッファ及び前記第2のスイッチングトランジスタを含む負極性側画素回路部とを順次にアクティブに制御して、前記第1の保持容量に書き込まれた前記正極性検査信号と前記第2の保持容量に書き込まれた前記負極性検査信号とを、前記正極性側画素回路部又は前記負極性側画素回路部と前記検査用トランジスタとを通して前記一方のデータ線に順次に読み出す検査信号読み出し手段とを有することを特徴とする液晶表示装置。前記正極性映像信号を伝送する正極性映像信号線と一組の前記2本のデータ線のうち第1のデータ線との間に設けられた正極性用ビデオスイッチ、及び前記負極性映像信号を伝送する負極性映像信号線と一組の前記2本のデータ線のうち第2のデータ線との間に設けられた負極性用ビデオスイッチが、前記複数組のデータ線に対応して複数組設けられており、各行の複数個の前記画素は、前記検査用トランジスタが前記検査制御信号用配線に共通に接続されると共に、前記検査用トランジスタが前記第1のデータ線と前記画素電極との間に接続された第1の画素と、前記検査用トランジスタが前記第2のデータ線と前記画素電極との間に接続された第2の画素とからなり、前記検査信号読み出し手段は、前記検査制御信号により前記検査用トランジスタをオンにした状態で、1個の前記第1の画素と1個の前記第2の画素とを一組とする画素対単位で、一組の前記第1及び第2の画素内の前記正極性側画素回路部と前記負極性側画素回路部とをそれぞれ順次にアクティブに制御して、前記正極性検査信号と前記負極性検査信号とを前記検査用トランジスタを通して前記第1のデータ線と前記第2のデータ線に同時に、かつ、順次に読み出し、前記検査信号の読み出し時に、前記複数組のビデオスイッチを前記画素対に対応して二組ずつオンに制御して、前記第1の画素から前記第1のデータ線に出力された前記正極性検査信号又は前記負極性検査信号を前記二組のうち一方の組の正極性用ビデオスイッチにより選択して前記正極性映像信号線に出力すると同時に、前記第2の画素から前記第2のデータ線に出力された前記正極性検査信号又は前記負極性検査信号を前記二組のうち他方の組の負極性用ビデオスイッチにより選択して前記負極性映像信号線に出力する検査信号選択手段を更に有することを特徴とする請求項1記載の液晶表示装置。一組の前記2本のデータ線のうち第1のデータ線に接続された正極性用ビデオスイッチ、及び一組の前記2本のデータ線のうち第2のデータ線に接続された負極性用ビデオスイッチを一組とするビデオスイッチ対が、前記複数組のデータ線に対応して複数組設けられると共に、前記正極性映像信号を伝送するN1本N1は2以上の自然数の正極性映像信号線が、複数個の前記正極性ビデオスイッチのうちN1個の正極性用ビデオスイッチ単位で接続され、かつ、前記負極性映像信号を伝送するN2本N2は2以上の自然数の負極性映像信号線が、複数個の前記負極性ビデオスイッチのうちN2個の負極性用ビデオスイッチ単位で接続されており、各行の複数個の前記画素は、前記検査用トランジスタが前記検査制御信号用配線に共通に接続されると共に、前記検査用トランジスタが前記第1のデータ線と前記画素電極との間に接続された第1の画素と、前記検査用トランジスタが前記第2のデータ線と前記画素電極との間に接続された第2の画素とからなり、前記検査信号読み出し手段は、前記検査制御信号により前記検査用トランジスタをオンにした状態で、前記N1個の前記第1の画素と前記N2個の前記第2の画素とを一組とする画素対単位で、一組の前記第1及び第2の画素内の前記正極性側画素回路部と前記負極性側画素回路部とをそれぞれ順次にアクティブに制御して、前記正極性検査信号と前記負極性検査信号とを前記検査用トランジスタを通して前記第1のデータ線と前記第2のデータ線に同時に、かつ、順次に読み出し、前記検査信号の読み出し時に、前記複数組のビデオスイッチを前記画素対に対応してN1N2組ずつオンに制御して、一組の前記N1個の前記第1の画素から前記第1のデータ線に同時に出力された前記正極性検査信号又は前記負極性検査信号を前記N1N2組のうちN1組の正極性用ビデオスイッチにより選択してN1本の前記正極性映像信号線にそれぞれ出力すると同時に、一組の前記N2個の前記第2の画素から前記第2のデータ線に同時に出力された前記正極性検査信号又は前記負極性検査信号を前記N1N2組のうちN2組の負極性用ビデオスイッチにより選択してN2本の前記負極性映像信号線にそれぞれ出力する検査信号選択手段を更に有することを特徴とする請求項1記載の液晶表示装置。上記の液晶表示装置では、各画素が図7に示す回路構成であるため、各画素が正常に機能しているかどうかを検査しようとすると、図7中のトランジスタTr1及びTr2をオンにして、保持容量Cs1及びCs2に書き込んだ映像信号電圧をデータ線Di及びDiに読み出すことになる。しかしながら、データ線DiとDiには、画素部の縦方向の画素数分の配線容量があり、その配線容量はフルハイビジョンの場合1125画素分で例えば1pF程度である。一方、保持容量Cs1及びCs2の容量値は20fF程度しかなく、トランジスタTr1及びTr2をオンしても電荷の中和が発生して、読み出し電圧は保持電圧の00196倍に電圧低下する。例えば、データ線Diに0V、保持容量Cs1に3Vを書き込み、トランジスタTr1をオンにした場合、電荷中和が発生し、データ線Diの電位は3Vの00196倍の00588Vになる。従って、保持容量Cs1に3Vを書き込んでも、僅かな電圧しか読み出すことができず、プローバの感度に埋もれてしまい、検査できない可能性がある。更に、この場合においても、保持容量Cs1及びCs2までの検査しかできず、ソースフォロワトランジスタTr3及びTr4、定電流負荷トランジスタTr7及びTr8、極性切り替え用スイッチングトランジスタTr5及びTr6などが正常に機能しているかどうかは検査できない。このように、図7に示す回路の画素を備える従来の液晶表示装置において画素検査を行う場合、ソースフォロワバッファの電源電圧VddとVssのショート、データ線Di、DiがVddまたはVssとのショート、データ線Di、Di同士のショートなどは検査可能であるが、1画素単位でソースフォロワトランジスタTr3及びTr4、定電流負荷トランジスタTr7及びTr8、スイッチングトランジスタTr5及びTr6の全てが2種類ともに正常に機能しているかどうかの検査を行うのが難しいという問題がある。これにより、従来の液晶表示装置においては、画像を画面に表示するまで画素欠陥が特定できず、液晶組み立てや投影評価などの工数によるコスト増を招いている。なお、特許文献1には、2本一組のデータ線の一方と画素電極との間に画素検査用トランジスタを設け、検査時にのみ画素検査用トランジスタをオンに制御して画素の検査を行う画素検査手段が開示されている。しかし、この特許文献1には、画素内の正極性側画素回路部と負極性側画素回路部とを連続的に短時間で、かつ、個別に検査することは開示されていない。本発明は以上の点に鑑みなされたもので、各画素内の正極性側画素回路部と負極性側画素回路部とが正常に動作しているか否かの検査を個別に行い得る液晶表示装置を提供することを目的とする。また、本発明の他の目的は、画素の検査時間を短縮し得る液晶表示装置を提供することにある。上記の目的を達成するため、第1の発明の液晶表示装置は、2本のデータ線を一組とする複数組のデータ線と複数本の行走査線とがそれぞれ交差する交差部に設けられた複数の画素のそれぞれが、対向する画素電極と共通電極との間に液晶層が挟持された表示素子と、一組の2本のデータ線のうち第1のデータ線を介して供給される正極性映像信号をサンプリングして一定期間第1の保持容量に保持する第1のサンプリング及び保持手段と、一組の2本のデータ線のうち第2のデータ線を介して供給される、正極性映像信号とは逆極性の負極性映像信号をサンプリングして一定期間第2の保持容量に保持する第2のサンプリング及び保持手段と、第1の保持容量に保持された正極性映像信号電圧を転送する第1のソースフォロワバッファと、第2の保持容量に保持された負極性映像信号電圧を転送する第2のソースフォロワバッファと、第1のソースフォロワバッファの出力側に接続された第1のスイッチングトランジスタと、第2のソースフォロワバッファの出力側に接続された第2のスイッチングトランジスタとを交互にオンに制御し、正極性映像信号電圧と負極性映像信号電圧とを、垂直走査周期より短い所定の周期で切り替えて画素電極に交互に印加するスイッチング手段と、一組の2本のデータ線のうち一方のデータ線と画素電極との間に接続され、検査制御信号用配線を介して供給される検査制御信号によりスイッチング制御される検査用トランジスタとを備え、検査制御信号により検査用トランジスタをオフ状態として、第1のデータ線を介して入力される所定の第1の規定値の正極性検査信号を、第1のサンプリング及び保持手段によりサンプリングして第1の保持容量に書き込み保持すると共に、第2のデータ線を介して入力される所定の第2の規定値の負極性検査信号を、第2のサンプリング及び保持手段によりサンプリングして第2の保持容量に書き込み保持する検査信号書き込み手段と、検査制御信号により検査用トランジスタをオンにした状態で、第1のソースフォロワバッファ及び第1のスイッチングトランジスタを含む正極性側画素回路部と、第2のソースフォロワバッファ及び第2のスイッチングトランジスタを含む負極性側画素回路部とを順次にアクティブに制御して、第1の保持容量に書き込まれた正極性検査信号と第2の保持容量に書き込まれた負極性検査信号とを、正極性側画素回路部又は負極性側画素回路部と検査用トランジスタとを通して一方のデータ線に順次に読み出す検査信号読み出し手段とを有することを特徴とする。また、上記の目的を達成するため、第2の発明の液晶表示装置は、正極性映像信号を伝送する正極性映像信号線と一組の2本のデータ線のうち第1のデータ線との間に設けられた正極性用ビデオスイッチ、及び負極性映像信号を伝送する負極性映像信号線と一組の2本のデータ線のうち第2のデータ線との間に設けられた負極性用ビデオスイッチが、複数組のデータ線に対応して複数組設けられており、各行の複数個の画素は、検査用トランジスタが検査制御信号用配線に共通に接続されると共に、検査用トランジスタが第1のデータ線と画素電極との間に接続された第1の画素と、検査用トランジスタが第2のデータ線と画素電極との間に接続された第2の画素とからなり、検査信号読み出し手段は、検査制御信号により検査用トランジスタをオンにした状態で、1個の第1の画素と1個の第2の画素とを一組とする画素対単位で、一組の第1及び第2の画素内の正極性側画素回路部と負極性側画素回路部とをそれぞれ順次にアクティブに制御して、正極性検査信号と負極性検査信号とを検査用トランジスタを通して第1のデータ線と第2のデータ線に同時に、かつ、順次に読み出し、検査信号の読み出し時に、複数組のビデオスイッチを画素対に対応して二組ずつオンに制御して、第1の画素から第1のデータ線に出力された正極性検査信号又は負極性検査信号を二組のうち一方の組の正極性用ビデオスイッチにより選択して正極性映像信号線に出力すると同時に、第2の画素から第2のデータ線に出力された正極性検査信号又は負極性検査信号を二組のうち他方の組の負極性用ビデオスイッチにより選択して負極性映像信号線に出力する検査信号選択手段を更に有することを特徴とする。また、上記の目的を達成するため、第3の発明の液晶表示装置は、一組の2本のデータ線のうち第1のデータ線に接続された正極性用ビデオスイッチ、及び一組の2本のデータ線のうち第2のデータ線に接続された負極性用ビデオスイッチを一組とするビデオスイッチ対が、複数組のデータ線に対応して複数組設けられると共に、正極性映像信号を伝送するN1本N1は2以上の自然数の正極性映像信号線が、複数個の正極性ビデオスイッチのうちN1個の正極性用ビデオスイッチ単位で接続され、かつ、負極性映像信号を伝送するN2本N2は2以上の自然数の負極性映像信号線が、複数個の負極性ビデオスイッチのうちN2個の負極性用ビデオスイッチ単位で接続されており、各行の複数個の画素は、検査用トランジスタが検査制御信号用配線に共通に接続されると共に、検査用トランジスタが第1のデータ線と画素電極との間に接続された第1の画素と、検査用トランジスタが第2のデータ線と画素電極との間に接続された第2の画素とからなり、検査信号読み出し手段は、検査制御信号により検査用トランジスタをオンにした状態で、N1個の第1の画素とN2個の第2の画素とを一組とする画素対単位で、一組の第1及び第2の画素内の正極性側画素回路部と負極性側画素回路部とをそれぞれ順次にアクティブに制御して、正極性検査信号と負極性検査信号とを検査用トランジスタを通して第1のデータ線と第2のデータ線に同時に、かつ、順次に読み出し、検査信号の読み出し時に、複数組のビデオスイッチを画素対に対応してN1N2組ずつオンに制御して、一組のN1個の第1の画素から第1のデータ線に同時に出力された正極性検査信号又は負極性検査信号をN1N2組のうちN1組の正極性用ビデオスイッチにより選択してN1本の正極性映像信号線にそれぞれ出力すると同時に、一組のN2個の第2の画素から第2のデータ線に同時に出力された正極性検査信号又は負極性検査信号をN1N2組のうちN2組の負極性用ビデオスイッチにより選択してN2本の負極性映像信号線にそれぞれ出力する検査信号選択手段を更に有することを特徴とする。本発明によれば、各画素内の正極性側画素回路部と負極性側画素回路部とが正常に動作しているか否かの検査を個別に行える。また、本発明によれば、画素の検査時間を短縮することができる。以下、本発明の液晶表示装置の各実施形態について図面を参照して詳細に説明する。第1の実施の形態図1は、本発明になる液晶表示装置の一画素の第1の実施の形態の等価回路図を示す。同図中、図7と同一構成部分には同一符号を付してある。本実施の形態の液晶表示装置は、特許文献1記載の液晶表示装置と同様に、2本のデータ線列信号線を一組とする複数組のデータ線と、複数本のゲート線行走査線との各交差部にそれぞれ画素を配置することで、マトリクス状に配置された複数の画素からなる画素部を有し、それらの各画素において正極性映像信号と負極性映像信号とを2つの保持容量に別々にサンプリング保持した後、それらの保持電圧を交互に画素電極に印加して液晶表示素子を交流駆動する液晶表示装置である。ただし、本実施の形態の液晶表示装置は、特許文献1記載の液晶表示装置と比較して各画素の構成が異なり、図1に示す等価回路で表わされる構成とされている。すなわち、図1に示す一つの画素10はj行i列目の画素で、i列目の一組2本のデータ線列信号線Di及びDiと、j行目のゲート線行走査線Gjとの交差部に設けられており、更に2本一組のゲート制御信号用配線S及びSと、負荷特性制御信号用配線Bと、検査制御信号用配線TGとに接続されると共に、検査制御信号用配線TGにゲート端子が接続された検査用トランジスタTr9を有する点に特徴がある。ゲート制御信号用配線S及びS、負荷特性制御信号用配線B及び検査制御信号用配線TGは、それぞれ各ラインの複数の画素単位に配線されている。図1において、画素選択用NMOSトランジスタTr1、Tr2は各ドレイン端子が各々正極性用データ線Di、負極性用データ線Diに接続され、各ゲート端子が同一行について行走査線ゲート線Gjに接続されている。また、NMOSトランジスタTr1、Tr2の各ソース端子は、各々正極性用保持容量Cs1、負極性用保持容量Cs2の各一端とソースフォロワ用PMOSトランジスタTr3、Tr4の各ゲート端子との接続点に接続されている。PMOSトランジスタTr3、Tr4の各ソース端子には、PMOSトランジスタTr7、Tr8の各ドレイン端子と、スイッチング用NMOSトランジスタTr5、Tr6の各ドレイン端子との接続点に接続されている。PMOSトランジスタTr7は、ソースフォロワ用PMOSトランジスタTr3と共に構成する正極性用のソースフォロワバッファの定電流負荷トランジスタであり、そのソース端子には電位Vddが印加される。同様に、PMOSトランジスタTr8は、ソースフォロワ用PMOSトランジスタTr4と共に構成する負極性用のソースフォロワバッファの定電流負荷トランジスタであり、そのソース端子には電位Vddが印加される。スイッチング用NMOSトランジスタTr5及びTr6の各ソース端子は、液晶表示素子LCの画素電極PEに共通に接続されている。また、正極性用ゲート制御信号用配線Sはスイッチング用NMOSトランジスタTr5のゲート端子に接続され、負極性用ゲート制御信号用配線Sはスイッチング用NMOSトランジスタTr6のゲート端子に接続されている。更に、負荷特性制御信号用配線BはPMOSトランジスタTr7のゲート端子に共通に接続されている。画素10は、トランジスタTr1、Tr3、Tr5及びTr7と保持容量Cs1とからなる正極性側画素回路部と、トランジスタTr2、Tr4、Tr6及びTr8と保持容量Cs2とからなる負極性側画素回路部とから構成されている。以上の画素回路部の構成は図7に示した構成と同様であるが、本実施の形態の画素10は、更に画素電極PEとデータ線Diとの間に検査用トランジスタTr9が追加されている。検査用トランジスタTr9は、例えばNMOSトランジスタであり、そのゲート端子が検査制御信号用配線TGに接続され、そのソース端子がデータ線Diに接続され、そのドレイン端子が画素電極PEに接続され、検査制御信号により制御される。本実施の形態の画素10に対する映像信号の書き込み動作並びに読み出し動作は、検査用トランジスタTr9をオフ状態として、特許文献1記載の液晶表示装置と同様にして行われるので、その説明は省略する。次に、本実施の形態の画素10に対する検査動作について、図2のタイミングチャートを併せ参照して説明する。この検査動作は、例えば液晶表示装置作成後の工場出荷前に工場において行われる。画素部を構成する多数の画素は1ラインの複数の画素単位で、図示しない垂直駆動回路からの行選択信号により例えば上から下方向のラインの順番で順次に選択される。この画素選択時においてj行目のゲート線行走査線Gjに、図2Aに示すように時刻t1から時刻t2の間ハイレベルの行選択信号が入力されると、ゲート線Gjに接続されている画素10を含む1ラインの複数の画素が同時に選択されて、それらの画素内のNMOSトランジスタTr1及びTr2が同時にオンとされる。これにより、この時点でデータ線Diを介して供給される正極性検査信号がNMOSトランジスタTr1のドレインソースを通して保持容量Cs1に書き込まれると同時に、データ線Diを介して供給される負極性検査信号がNMOSトランジスタTr2のドレインソースを通して保持容量Cs2に書き込まれる。上記の正極性検査信号と負極性検査信号は、それぞれ正極性映像信号及び負極性映像信号における所定の規定値とされている。その後、時刻t3から時刻t4までの間、ゲート制御信号用配線Sに図2Dに示すようにハイレベルのゲート制御信号が入力されると、その期間正極性側スイッチングトランジスタTr5がオンとなる。また、上記の期間に負荷特性制御信号用配線Bに図2Bに示すようにローレベルの負荷特性制御信号が供給され、ソースフォロワバッファがアクティブとなる。これにより、保持容量Cs1に保持されている正極性検査信号電圧が、正極性側ソースフォロワトランジスタTr3、正極性側スイッチングトランジスタTr5を通して画素電極PEに印加され、画素電極PEノードが正極性検査信号電圧に充電される。ここで、上記の時刻t3から時刻t4までの期間で検査制御信号用配線TGに供給される検査制御信号が、図2Eに示すようにハイレベルとされ、それにより検査用トランジスタTr9が上記の期間オンに制御され、画素電極PEノードを正極性用データ線Diと接続する。これにより、画素電極PEノードにおける電圧がトランジスタTr9のドレインソースを通して正極性用データ線Diに出力されてこれを充電する。正極性用データ線Diには前述したように画素部の縦方向の画素数分の配線容量があり、その配線容量はフルハイビジョンの場合1125画素分で例えば1pF程度である。また、正極性用データ線Diに接続されて正極性映像信号を正極性用データ線Diに供給するための正極性映像信号線図1には図示せずの配線容量が5pF程度ある。このため、時刻t3から時刻t4までの期間では、合計で6pF程度の高負荷容量を正極性側ソースフォロワバッファTr3,Tr7にて正極性用データ線Diを充電することになるが、上記の期間を長くとることによって、画素10内の正極性側画素回路部が正常である場合、既定の画素電極電圧を正極性用データ線Diに読み出すことができる。続いて、時刻t4から時刻t5までの短期間、初期状態とされた後、時刻t5から時刻t6までの期間、今度はゲート制御信号用配線Sに図2Cに示すようにハイレベルのゲート制御信号が入力され、その期間負極性側スイッチングトランジスタTr6がオンとなる。また、上記のt5-t6の期間に負荷特性制御信号用配線Bに図2Bに示すようにローレベルの負荷特性制御信号を供給され、ソースフォロワバッファがアクティブとなる。これにより、保持容量Cs2に保持されている負極性検査信号電圧が、負極性側ソースフォロワトランジスタTr4、負極性側スイッチングトランジスタTr6を通して画素電極PEに印加され、画素電極PEノードが負極性検査信号電圧に充電される。ここで、上記の時刻t5から時刻t6までの期間において検査制御信号用配線TGに供給される検査制御信号が、図2Eに示すようにハイレベルとされ、それにより検査用トランジスタTr9が上記の期間オンに制御され、画素電極PEノードを正極性用データ線Diと接続する。これにより、画素電極PEノードにおける電圧がトランジスタTr9のドレインソースを通して正極性用データ線Diに出力されてこれを充電する。時刻t5から時刻t6までの期間においては、前述した合計で6pF程度の高負荷容量を負極性側ソースフォロワバッファTr4,Tr8にて正極性用データ線Diを充電することになるが、上記の期間を長くとることによって、画素10内の負極性側画素回路部が正常である場合、既定の画素電極電圧を正極性用データ線Diに読み出すことができる。本実施の形態によれば、画素10内の正極性側画素回路部と負極性側画素回路部とが両方ともに正常に機能しているかどうかを検査することができる。また、画素10内の正極性側画素回路部と負極性側画素回路部のどちら側に不具合があるかも検査することができる。また、本実施の形態によれば、以上の画素検査を行うことにより、ソースフォロワバッファを含めたショート、オープンなどの画素欠陥を特定することができる。さらには、ソースフォロワトランジスタTr3、Tr4の閾値電圧Vthのばらつきを補正することも可能になる。すなわち、正極性用データ線Diに読み出された検査信号電圧には、ソースフォロワトランジスタTr3、Tr4の閾値電圧Vthのばらつきが含まれており、そのVthばらつき量を読み出して外部メモリに格納しておく。そして、画素を実駆動する際に外部メモリからVthのばらつき量を読み出してロードし、画素毎にVthばらつきをキャンセルしたデータを入力する。これにより、Vthばらつきによって発生する画面上のざらつきを抑え、画面内で均一な階調表現を実現できる。更には、本実施の形態によれば、検査によりリーク欠陥がある画素のリーク量と画素位置を特定しておき、それをデータ入力の際に補正することもできる。ここで、ある画素においてドレインウェル間にリークが発生している場合、液晶表示装置では輝点、又は黒点として認識される。この場合、保持容量Cs1、Cs2の信号保持期間とリーク電流量の関係から平均信号電圧に正規信号電圧からオフセットされた電圧が液晶表示素子に印加されることと等価になるために、視認される。従って、本実施の形態の画素検査において、保持容量Cs1、Cs2の信号保持期間と、読み出した出力電圧とからリーク電流量を割り出すことができる。具体的には、リーク電流Iは、時間をt、保持容量Cs1、Cs2の容量値をC、出力電圧をVとすると、次式I=C×V/tにより算出することができる。この場合においても、保持容量Cs1、Cs2の信号保持期間とリーク電流量の関係から、平均信号電圧に正規信号電圧からリークによってオフセットされた電圧を補正するようにしたデータを、リークしている該当画素に入力してやることにより、リーク電流を視認できないようにすることができる。これにより、従来ではリークにより廃棄していたチップにおいても補正して使用することが可能になるため、歩留まりを向上することができる。なお、図1では、検査用トランジスタTr9は画素電極PEと正極性用データ線Diとの間に接続されているが、検査用トランジスタTr9を画素電極PEと負極性用データ線Diとの間に接続するようにしてもよい。この場合の動作は、上記の実施の形態の動作と同じであるので、動作説明は割愛する。また、図1及び図2では、画素検査時において、画素内の正極性側画素回路部及び負極性側画素回路部の順でアクティブにして検査を行うように説明したが、負極性側画素回路部及び正極性側画素回路部の順でアクティブにして検査を行うようにしても勿論構わない後述の第2及び第3の実施の形態も同様。第2の実施の形態次に、本発明の液晶表示装置の第2の実施の形態について説明する。図3は、本発明になる液晶表示装置の第2の実施の形態の要部の回路系統図を示す。同図中、図1と同一構成部分には同一符号を付してある。図3に示す第2の実施の形態の液晶表示装置20は、特許文献1記載の液晶表示装置と同様に、2本のデータ線列信号線を一組とする複数組のデータ線と、複数本のゲート線行走査線との各交差部にそれぞれ画素を配置することで、マトリクス状に配置された複数の画素からなる画素部を有し、それらの各画素において正極性映像信号と負極性映像信号とを2つの保持容量に別々にサンプリング保持した後、それらの保持電圧を交互に画素電極に印加して液晶表示素子を交流駆動する液晶表示装置である。ただし、本実施の形態の液晶表示装置20は、特許文献1記載の液晶表示装置と比較して各画素の構成が異なり、各画素が図1に示した等価回路の構成とされ、また、正極性側ビデオスイッチVSW及び負極性側ビデオスイッチVSW-からなる2個一組のビデオスイッチを有し、VSWが正極性映像信号線Vidと正極性用データ線Dとの間に、VSW-が負極性映像信号線Vidと負極性用データ線Dとの間にそれぞれ接続されている。一組の正極性側ビデオスイッチVSW及び負極性側ビデオスイッチVSW-は同時にオン又はオフに制御される。すなわち、本実施の形態の液晶表示装置20において、図3に示すように、水平方向の画素数n個とした場合、正極性映像信号線Vidはn個の正極性側ビデオスイッチVSW1~VSWnを介してn本の正極性用データ線D1~Dnに別々に接続され、また、負極性映像信号線Vidはn個の負極性側ビデオスイッチVSW1~VSWnを介してn本の負極性用データ線D1~Dnに別々に接続されている。また、水平シフトレジスタ21は、そのn個の出力端子のうち、i番目i=1~nの出力端子が、i組目の正極性側ビデオスイッチVSWiと負極性側ビデオスイッチVSWiの各制御端子に接続されている。ここでは、正極性側ビデオスイッチVSW1~VSWn及び負極性側ビデオスイッチVSW1~VSWnはいずれもMOSトランジスタとし、水平シフトレジスタ21のn個の出力端子はそのMOSトランジスタのゲート端子に接続されている。また、正極性側ビデオスイッチVSW1~VSWn及び負極性側ビデオスイッチVSW1~VSWnをそれぞれ構成する各MOSトランジスタのドレイン端子は、正極性映像信号線Vid又は負極性映像信号線Vidに接続され、ソース端子は正極性用データ線D1~Dn又は負極性用データ線D1~Dnに接続されている。水平シフトレジスタ21は、映像信号書き込み期間と検査信号書き込み期間では、そのn個の出力端子から1水平走査期間内で水平駆動パルスを時分割出力し、n組のビデオスイッチVSW1~VSWn及びVSW1~VSWnを一組ずつ順番にオンに制御する。また、映像信号書き込み期間では正極性映像信号線Vidには図9に示した正極性映像信号aが供給され、負極性映像信号線Vidには図9に示した負極性映像信号bが供給される。一方、検査信号書き込み期間内において、正極性映像信号線Vidには正極性映像信号の所定の第1の規定値である正極性検査信号が供給され、負極性映像信号線Vidには負極性映像信号の所定の第2の規定値である負極性検査信号が供給される。続く検査信号読み出し期間では、正極性用データ線D1~Dn及び負極性用データ線D1~Dnへ読み出された各画素からの検査信号が、ビデオスイッチVSW1~VSWn及びVSW1~VSWnにより選択されて正極性映像信号線Vid及び負極性映像信号線Vidに入力される。水平シフトレジスタ21は、検査信号読み出し期間において、そのn個の出力端子のうち隣接する奇数番目と偶数番目の2個の出力端子を単位として、順次にスイッチングパルスを並列出力して、ビデオスイッチVSW1~VSWn及びVSW1~VSWnを隣接する二組ずつ順番に選択する。なお、図3では図示の便宜上、m行n列の画素のうち、1行目の画素2211~221nと2行目の画素2221~222nのみ図示してある。また、本実施の形態における画素2211~222n等の画素は図1に示した画素10と同一の等価回路で表わされ、図3ではそのうちの検査用トランジスタ図1に示したTr9に相当と画素電極PEのみ図示されている。ここで、本実施の形態では、j行目j=1~mの左端から奇数番目2k-1k=1~n/2の画素22j2k1内の各検査用トランジスタTr9j2k1は、画素電極PEと正極性用データ線Diとの間に接続され、j行目j=1~mの左端から偶数番目2kの画素22j2k内の各検査用トランジスタTr9j2kは、画素電極PEと負極性用データ線Diとの間に接続されている。なお、検査制御信号用配線は図3にTG1、TG2で示すように、画素部の各ラインの複数の画素単位に接続されている。また、図3では、図1に示したGj等のゲート線行走査線、2本一組のゲート制御信号用配線S及びS、負荷特性制御信号用配線B、垂直駆動回路等の図示は便宜上省略してある。次に、本実施の形態の液晶表示装置20の検査動作について、図4のタイミングチャートを併せ参照して説明する。この検査動作は、例えば液晶表示装置作成後の工場出荷前に工場において行われる。画素部を構成する多数の画素は1ラインの複数の画素単位で、図示しない垂直駆動回路からの行選択信号により例えば上から下方向のラインの順番で順次に選択される。まず、1行目のゲート線行走査線G1に図4Aに示すハイレベルの行選択信号が入力され、画素部内の1行目第1ラインのn個の画素2211~221nが選択される。これと同時に、水平シフトレジスタ21が、そのn個の出力端子から1水平走査期間内で順次に時分割出力する水平駆動パルスにより、2個一組のビデオスイッチVSWi及びVSWiを一組ずつ順番にオンに制御する。これにより、行走査線で選択された1行目のn個の画素2211~221nの各々において、正極性映像信号線Vidより入力された正極性検査信号が、オンに制御されたビデオスイッチVSW1~VSWn及び正極性用データ線D1~Dnを介して正極性側保持容量Cs1にサンプリング保持されると共に、負極性映像信号線Vidより入力された負極性検査信号が、オンに制御されたビデオスイッチVSW1~VSWn及び負極性用データ線D1i~Dnを介して負極性側保持容量Cs2にサンプリング保持される。続いて、時刻t11から時刻t16までの期間で1行目のn個の画素2211~221n内の各保持容量Cs1に保持された正極性検査信号の読み出しとその検査が行われる。この正極性検査信号読み出し期間では、図4Dに示すようにゲート制御信号用配線Sにハイレベルの正極性用ゲート制御信号が供給され、かつ、図4Bに示すように負荷特性制御信号用配線Bにローレベルの負荷特性制御信号が供給されるために、画素2211~221n内の各正極性側画素回路部がアクティブとされる。また、時刻t11から時刻t16までの期間、1行目の検査制御信号用配線TG1に、図4Eに示すようにハイレベルの検査制御信号が入力され、その期間画素2211~221n内の各検査用トランジスタTr911~Tr91nがオンとされる。これにより、正極性側ソースフォロワバッファから保持容量Cs1に保持された正極性検査信号電圧がトランジスタTr911~Tr91nのドレインソースを通してデータ線Di、Diへ読み出される。上記の時刻t11に続いて時刻t12から時刻t13までの期間では、水平シフトレジスタ21が、1番目と2番目の2個の出力端子からスイッチングパルスを出力し、1組目のビデオスイッチVSW1及びVSW1と2組目のビデオスイッチVSW2及びVSW2とを同時にオンに制御する。従って、画素2211~221nの正極性側画素回路部からそれぞれ読み出された保持容量Cs1に保持された正極性検査信号電圧のうち、1番目の画素2211から読み出された正極性検査信号電圧が、正極性用データ線D1及び図4Fにハイレベルで模式的に示すようにオンに制御されたビデオスイッチVSW1をそれぞれ通して正極性映像信号線Vidに出力される。これと同時に、2番目の画素2212から読み出された正極性検査信号電圧が、負極性用データ線D2及び図4Gにハイレベルで模式的に示すようにオンに制御されたビデオスイッチVSW2を通して負極性映像信号線Vidに出力される。続いて、時刻t14から時刻t15までの期間では、水平シフトレジスタ21が、3番目と4番目の2個の出力端子からスイッチングパルスを出力し、3組目のビデオスイッチVSW3及びVSW3と4組目のビデオスイッチVSW4及びVSW4とを同時にオンに制御する。従って、画素2211~221nの正極性側画素回路部からそれぞれ読み出された保持容量Cs1に保持された正極性検査信号電圧のうち、3番目の画素2213から読み出された正極性検査信号電圧が、正極性用データ線D3及び図4Hにハイレベルで模式的に示すようにオンに制御されたビデオスイッチVSW3をそれぞれ通して正極性映像信号線Vidに出力される。これと同時に、4番目の画素2214から読み出された正極性検査信号電圧が、負極性用データ線D4及び図4Iにハイレベルで模式的に示すようにオンに制御されたビデオスイッチVSW4を通して負極性映像信号線Vidに出力される。以下、上記と同様にして、第1ラインの5番目の画素2215からn番目の画素1nについても、隣接する2画素の正極性側画素回路部からそれぞれ読み出された正極性検査信号電圧が、ビデオスイッチVSW5~VSWn及びビデオスイッチVSW5~VSWnのうち隣接する二組のビデオスイッチにより順次に選択されて正極性映像信号線Vid及び負極性映像信号線Vidへ出力され、時刻t16で読み出しが終了する。続いて、時刻t16の直後に図4Aに示すように、1行目のゲート線行走査線G1に図4Aに示すハイレベルの行選択信号が再び入力され、画素部内の1行目第1ラインのn個の画素2211~221nが選択される。これと同時に、水平シフトレジスタ21が、そのn個の出力端子から1水平走査期間内で順次に時分割出力する水平駆動パルスにより、2個一組のビデオスイッチVSWi及びVSWiを一組ずつ順番にオンに制御する。これにより、行走査線で選択された1行目のn個の画素2211~221nの各々において、正極性映像信号線Vidより入力された正極性検査信号が、オンに制御されたビデオスイッチVSW1~VSWn及び正極性用データ線D1~Dnを介して正極性側保持容量Cs1に再びサンプリング保持されると共に、負極性映像信号線Vidより入力された負極性検査信号が、オンに制御されたビデオスイッチVSW1~VSWn及び負極性用データ線D1i~Dnを介して負極性側保持容量Cs2に再びサンプリング保持される。このように、同じ1行目の画素2211~221nに対して時刻t16の直後において再び検査信号を書き込むのは、特に画素数の多い液晶表示装置において各画素に書き込んだ検査信号のリークが問題になるため、リフレッシュするためである。勿論、画素数によっては第1の実施の形態のように、1ラインの各画素に検査信号を書き込んでから、リフレッシュすることなく正極性画素回路部及び負極性画素回路部から順次に検査信号を読み出すようにしてもよい。上記の検査信号の再書き込みに続いて、時刻t17から時刻t22までの期間で1行目のn個の画素2211~221n内の各保持容量Cs2に保持された負極性検査信号の読み出しとその検査が行われる。この負極性検査信号読み出し期間では、図4Cに示すようにゲート制御信号用配線Sにハイレベルの負極性用ゲート制御信号が供給され、かつ、図4Bに示すように負荷特性制御信号用配線Bにローレベルの負荷特性制御信号が供給されるために、画素2211~221n内の各負極性側画素回路部がアクティブとされる。また、時刻t11から時刻t16までの期間、1行目の検査制御信号用配線TG1に、図4Eに示すようにハイレベルの検査制御信号が入力され、その期間画素2211~221n内の各検査用トランジスタTr911~Tr91nがオンとされる。これにより、負極性側ソースフォロワバッファから保持容量Cs2に保持された負極性検査信号電圧がトランジスタTr911~Tr91nのドレインソースを通してデータ線Di、Diへ読み出される。時刻t17に続いて時刻t18から時刻t22までの期間では、時刻t12から時刻t16までの期間と同様に、水平シフトレジスタ21が、そのn個の出力端子のうち隣接する奇数番目と偶数番目の2個の出力端子を単位として、順次にスイッチングパルスを出力する。この結果、隣接する奇数組目のビデオスイッチVSW及びVSWと、偶数組目のビデオスイッチVSW2k及びVSW2kの二組ずつ同時に、かつ、順番にオンに制御される。すなわち、時刻t18から時刻t19の期間では、画素2211から正極性用データ線D1を介して入力された負極性検査信号電圧が図4Fにハイレベルで模式的に示すようにオンとされたビデオスイッチVSW1により選択されて正極性映像信号線Vidへ出力されると同時に、画素2212から負極性用データ線D2を介して入力された負極性検査信号電圧が図4Gにハイレベルで模式的に示すようにオンとされたビデオスイッチVSW2により選択されて負極性映像信号線Vidへ出力される。続いて、時刻t20から時刻t21の期間では、画素2213から正極性用データ線D3を介して入力された負極性検査信号電圧が図4Hにハイレベルで模式的に示すようにオンとされたビデオスイッチVSW3により選択されて正極性映像信号線Vidへ出力されると同時に、画素2214から負極性用データ線D4を介して入力された負極性検査信号電圧が図4Iにハイレベルで模式的に示すようにオンとされたビデオスイッチVSW4により選択されて負極性映像信号線Vidへ出力される。以下、上記と同様の動作が第1ラインの画素221nまで繰り返される。以下、2行目からm行目までの各画素に対しても、上記の1行目のn個の画素2211~221nの各々に対する動作と同様の動作が、同じ行の隣接する2画素単位で行われる。図示しない測定装置は、正極性映像信号線Vidへ出力された検査信号電圧と、負極性映像信号線Vidへ出力された検査信号電圧とが、それぞれ既知の規定値であるか否かを測定することで、画素内の正極性側画素回路部及び負極性側画素回路部がそれぞれ正常であるか否かを検査する。また、測定装置は、画素内の正極性側画素回路部と負極性側画素回路部のどちら側に不具合があるかも検査することができる。本実施の形態によれば、第1の実施の形態と同様の特長を有し、更には一度に2画素分の検査信号電圧を読み出して同時に検査することができるため、検査時間を短縮することができる。第3の実施の形態次に、本発明の液晶表示装置の第3の実施の形態について説明する。図5は、本発明になる液晶表示装置の第3の実施の形態の要部の回路系統図を示す。同図中、図3と同一構成部分には同一符号を付し、その説明を省略する。図5に示す第3の実施の形態の液晶表示装置30は、図3に示した第2の実施の形態の液晶表示装置20と同様に、各画素が図1に示した等価回路の構成とされ、かつ、2個一組の正極性側ビデオスイッチVSW及び負極性側ビデオスイッチVSW-のうち、VSWが正極性映像信号線Vidと正極性用データ線Dとの間に、VSW-が負極性映像信号線Vidと負極性用データ線Dとの間にそれぞれ接続されている。しかし、本実施の形態の液晶表示装置30は、第2の実施の形態の液晶表示装置20と比較して、4本の正極性映像信号線Vid1~Vid4と、4本の負極性映像信号線Vid1~Vid4とを備え、それらが4組の正極性側ビデオスイッチVSW及び負極性側ビデオスイッチVSW-単位で接続されている点で異なる。すなわち、本実施の形態の液晶表示装置30において、図5に示すように、水平方向の画素数n個とした場合、正極性映像信号線Vid1~Vid4は、n個の正極性側ビデオスイッチVSW1~VSWnのうち隣接する4個の正極性側ビデオスイッチ毎にそれぞれ接続され、負極性映像信号線Vid1~Vid4は、n個の負極性側ビデオスイッチVSW1~VSWnのうち隣接する4個の負極性側ビデオスイッチ毎にそれぞれ接続されている。また、正極性側ビデオスイッチVSW1~VSWnは正極性用データ線D1~Dnに別々に接続されており、負極性側ビデオスイッチVSW1~VSWnは負極性用データ線D1~Dnに別々に接続されている。ここでは、正極性側ビデオスイッチVSW1~VSWn及び負極性側ビデオスイッチVSW1~VSWnはいずれもMOSトランジスタとし、水平シフトレジスタ31のn個の出力端子はそのMOSトランジスタのゲートに接続されている。水平シフトレジスタ31は、映像信号書き込み期間及び検査信号書き込み期間では、そのn個の出力端子から1水平走査期間内で水平駆動パルスを時分割出力し、n組のビデオスイッチVSW1~VSWn及びVSW1~VSWnを一組ずつ順番にオンに制御する。また、水平シフトレジスタ31は、検査信号読み出し期間では、n個の出力端子のうち隣接する8個の出力端子を一組として、各組単位で時分割的にスイッチングパルスを、正極性側ビデオスイッチVSW1~VSWn及び負極性側ビデオスイッチVSW1~VSWnのうち対応する8組の正極性側ビデオスイッチ及び負極性側ビデオスイッチへ出力してそれらをオンに制御する。正極性映像信号線Vid1~Vid4には映像信号書き込み時には図9に示した正極性映像信号aが供給され、負極性映像信号線Vid1~Vid4には図9に示した負極性映像信号bが供給される。また、検査信号書き込み期間内において、正極性映像信号線Vid1~Vid4には正極性映像信号の所定の第1の規定値である正極性検査信号が供給され、負極性映像信号線Vid1~Vid4には負極性映像信号の所定の第2の規定値である負極性検査信号が供給される。続く検査信号読み出し期間では、正極性用データ線D1~Dn及び負極性用データ線D1~Dnへ読み出された各画素からの検査信号が、ビデオスイッチVSW1~VSWn及びVSW1~VSWnにより選択されて正極性映像信号線Vid1~~Vid4及び負極性映像信号線Vid1~Vid4に入力される。なお、図5では図示の便宜上、m行n列の画素のうち、1行目の8列の画素2211~2218と2行目の8列の画素2221~2228のみ図示してある。また、これらの画素2211~2228等の本実施の形態における画素は図1に示した画素10と同一の等価回路で表わされ、図5ではそのうちの検査用トランジスタ図1に示したTr9に相当及び画素電極PEのみ図示されている。ここで、本実施の形態では、j行目j=1~mの左端から奇数番目2k-1k=1~n/2の画素22j2k1内の各検査用トランジスタTr9j2k1は、画素電極PEと正極性用データ線Diとの間に接続され、j行目j=1~mの左端から偶数番目2kの画素22j2k内の各検査用トランジスタTr9j2kは、画素電極PEと負極性用データ線Diとの間に接続されている。なお、検査制御信号用配線は図5にTG1、TG2で示すように、画素部の各ラインの複数の画素単位に接続されている。また、図5では、図1に示したGj等のゲート線行走査線、2本一組のゲート制御信号用配線S及びS、負荷特性制御信号用配線B、垂直駆動回路等の図示は便宜上省略してある。次に、本実施の形態の液晶表示装置30の検査動作について、図6のタイミングチャートを併せ参照して説明する。この検査動作は、例えば液晶表示装置作成後の工場出荷前に工場において行われる。画素部を構成する多数の画素は1ラインの複数の画素単位で、図示しない垂直駆動回路からの行選択信号により例えば上から下方向のラインの順番で順次に選択される。まず、1行目のゲート線行走査線G1に図6Aに示すハイレベルの行選択信号が入力され、画素部内の1行目第1ラインのn個の画素2211~221nが選択される。これと同時に、水平シフトレジスタ31が、そのn個の出力端子から1水平走査期間内で順次に時分割出力する水平駆動パルスにより、2個一組のビデオスイッチVSWi及びVSWiを一組ずつ順番にオンに制御する。これにより、行走査線で選択された1行目のn個の画素2211~221nの各々において、正極性映像信号線Vidより入力された正極性検査信号が、オンに制御されたビデオスイッチVSW1~VSWn及び正極性用データ線D1~Dnを介して正極性側保持容量Cs1にサンプリング保持されると共に、負極性映像信号線Vidより入力された負極性検査信号が、オンに制御されたビデオスイッチVSW1~VSWn及び負極性用データ線D1i~Dnを介して負極性側保持容量Cs2にサンプリング保持される。続いて、時刻t31から時刻t34までの期間で1行目のn個の画素2211~221n内の各保持容量Cs1に保持された正極性検査信号の読み出しとその検査が行われる。この正極性検査信号読み出し期間では、図6Dに示すようにゲート制御信号用配線Sにハイレベルの正極性用ゲート制御信号が供給され、かつ、図6Bに示すように負荷特性制御信号用配線Bにローレベルの負荷特性制御信号が供給されるために、画素2211~221n内の各正極性側画素回路部がアクティブとされる。また、時刻t31から時刻t34までの期間、1行目の検査制御信号用配線TG1に、図6Eに示すようにハイレベルの検査制御信号が入力され、その期間画素2211~221n内の各検査用トランジスタTr911~Tr91nがオンとされる。これにより、正極性側ソースフォロワバッファから保持容量Cs1に保持された正極性検査信号電圧がトランジスタTr911~Tr91nのドレインソースを通してデータ線Di、Diへ読み出される。上記の時刻t31に続いて時刻t32から時刻t33までの期間では、水平シフトレジスタ31が、1番目から8番目までの8個の出力端子からスイッチングパルスを並列に出力し、1組目から8組目までのビデオスイッチVSW1~VSW8及びVSW1~VSW8を同時にオンに制御する。従って、画素2211~221nの正極性側画素回路部からそれぞれ読み出された保持容量Cs1に保持された正極性検査信号電圧のうち、1番目、3番目、5番目及び7番目の各画素2211、2213、2215、2217から読み出された正極性検査信号電圧が、正極性用データ線D1、D3、D5、D7及び図6F、H、J、Lにそれぞれハイレベルで模式的に示すようにオンに制御されたビデオスイッチVSW1、VSW3、VSW5、VSW7をそれぞれ通して正極性映像信号線Vid1、Vid2、Vid3、Vid4に出力される。これと同時に、2番目、4番目、6番目及び8番目の各画素2212、2214、2216、2218から読み出された正極性検査信号電圧が、負極性用データ線D2、D4、D6、D8及び図6G、I、K、Mにそれぞれハイレベルで模式的に示すようにオンに制御されたビデオスイッチVSW2、VSW4、VSW6、VSW8をそれぞれ通して負極性映像信号線Vid1、Vid2、Vid3、Vid4に出力される。以下、上記と同様に、水平シフトレジスタ31が、そのn個の出力端子のうち隣接する8個の出力端子を単位として、順次にスイッチングパルスを出力する。この結果、隣接する8組のビデオスイッチVSWが同時に、かつ、8組単位で順番にオンに制御される。これにより、1行目のn個の画素2211~221nのうち、隣接する8画素221k~221k7ずつ選択される。選択された隣接する8画素221k~221k7のうち奇数番目の4つの画素221k、221k2、221k4、221k6からそれぞれ読み出された正極性検査信号電圧は、正極性用データ線及びオンに制御された正極性側ビデオスイッチVSWk、VSW、VSW、VSWをそれぞれ並列に通して正極性映像信号線Vid1~Vid4に出力される。これと同時に、選択された隣接する8画素221k~221k7のうち偶数番目の4つの画素221k1、221k3、221k5、221k7からそれぞれ読み出された正極性検査信号電圧は、負極性用データ線及びオンに制御された4つの負極性側ビデオスイッチVSW、VSW、VSW、VSWをそれぞれ並列に通して負極性映像信号線Vid1~Vid4に出力される。時刻t34で1行目のn個の画素2211~221nのすべてについて正極性検査信号の読み出し及び選択出力が終了する。続いて、時刻t34の直後にリフレッシュのために図6Aに示すように再び行走査線G1にハイレベルの行選択信号が入力され、1行目のn個の画素2211~221nに正極性検査信号と負極性映像信号とが書き込まれる。続いて、時刻t35から時刻t38までの期間で1行目のn個の画素2211~221n内の各保持容量Cs2に保持された負極性検査信号の読み出しとその検査が行われる。この負極性検査信号読み出し期間では、図6Cに示すようにゲート制御信号用配線Sにハイレベルの負極性用ゲート制御信号が供給され、かつ、図6Bに示すように負荷特性制御信号用配線Bにローレベルの負荷特性制御信号が供給されるために、画素2211~221n内の各負極性側画素回路部がアクティブとされる。また、時刻t35から時刻t38までの期間、1行目の検査制御信号用配線TG1に、図6Eに示すようにハイレベルの検査制御信号が入力され、その期間画素2211~221n内の各検査用トランジスタTr911~Tr91nがオンとされる。これにより、負極性側ソースフォロワバッファから保持容量Cs2に保持された負極性検査信号電圧がトランジスタTr911~Tr91nのドレインソースを通してデータ線Di、Diへ読み出される。時刻t35直後の時刻t36から時刻t37の期間では、時刻t32から時刻t33までの期間と同様の8組のビデオスイッチVSW1~VSW8及びVSW1~VSW8に対するスイッチング制御が行われる。これにより、各画素2211、2213、2215、2217から読み出された負極性検査信号電圧が、正極性用データ線D1、D3、D5、D7及び図6F、H、J、Lにそれぞれハイレベルで模式的に示すようにオンに制御されたビデオスイッチVSW1、VSW3、VSW5、VSW7をそれぞれ通して正極性映像信号線Vid1、Vid2、Vid3、Vid4に出力される。これと同時に、各画素2212、2214、2216、2218から読み出された負極性検査信号電圧が、負極性用データ線D2、D4、D6、D8及び図6G、I、K、Mにそれぞれハイレベルで模式的に示すようにオンに制御されたビデオスイッチVSW2、VSW4、VSW6、VSW8をそれぞれ通して負極性映像信号線Vid1、Vid2、Vid3、Vid4に出力される。1行目の残りの画素2219~221mに対しても上記と同様の動作が行われる。更に、2行目からm行目までの各画素に対しても、上記の1行目のn個の画素2211~221nの各々に対する動作と同様の動作が、同じ行の隣接する8画素単位で行われる。測定装置図示せずは、正極性映像信号線Vid1~Vid4へ出力された検査信号電圧と、負極性映像信号線Vid1~Vid4へ出力された検査信号電圧とが、それぞれ既知の規定値であるか否かを測定することで、画素内の正極性側画素回路部及び負極性側画素回路部がそれぞれ正常であるか否かを検査する。また、測定装置は、画素内の正極性側画素回路部と負極性側画素回路部のどちら側に不具合があるかも検査することができる。本実施の形態によれば、第1及び第2の実施の形態と同様の特長を有し、更には一度に8画素分の検査信号電圧を読み出して同時に検査することができるため、液晶表示装置20に比べて更に検査時間を短縮することができる。なお、図3及び図5では、j行目の奇数番目の画素22j2k1内の各検査用トランジスタTr9j2k1は、画素電極PEと正極性用データ線Diとの間に接続され、偶数番目の画素22j2k内の各検査用トランジスタTr9j2kは、画素電極PEと負極性用データ線Diとの間に接続されているように説明したが、本発明はこれに限定されるものではなく、奇数行目の画素と偶数行目の画素の検査用トランジスタの配置を1列ずつずらしてもよい。すなわち、j1行目の奇数番目の画素22j12k1内の各検査用トランジスタTr9j12k1は、画素電極PEと負極性用データ線Diとの間に接続し、偶数番目の画素22j12k内の各検査用トランジスタTr9j12kは、画素電極PEと正極性用データ線Diとの間に接続してもよい。更には、このように検査用トランジスタの接続配置を規則的にしなくてもよく、ランダムに接続してもよい。また、正極性映像信号線及び負極性映像信号線は液晶表示装置20では1本ずつ設け、液晶表示装置30では4本ずつ設けているが、本発明はこれに限定されるものではない。ただし、正極性映像信号線及び負極性映像信号線をN本Nは1以上の自然数ずつ設けた場合は、各々1個の正極性側ビデオスイッチ及び負極性側ビデオスイッチを一組とするビデオスイッチをN組単位で制御し、同じラインのN個の画素からの正極性側画素回路部及び負極性側画素回路部のうち一方の画素回路部からの各検査信号電圧を同時に正極性用データ線又は負極性用データ線へ出力してオンに制御されているN組のビデオスイッチにより選択した後、他方の画素回路部からの各検査信号電圧を同時に正極性用データ線又は負極性用データ線へ出力して上記のN組のビデオスイッチにより選択し、更にそれら選択したN個の画素からの各検査信号電圧を各N本の正極性映像信号線及び負極性映像信号線へそれぞれ供給する構成とする必要がある。なお、正極性映像信号線と負極性映像信号線の数は必ずしも同数でなくてもよいが、ビデオスイッチは正極性映像信号線と負極性映像信号線の総和の本数と同じ組数単位で制御する必要がある。また、液晶表示装置20及び30では、各行各ラインの画素毎に正極性検査信号及び負極性検査信号を書き込んでから検査信号を2画素又は8画素単位で読み出すという動作を2回繰り返しているが、検査信号の書き込みは各行の画素毎に1回ずつでもよく、また全画素に正極性検査信号及び負極性検査信号を書き込んだ後、各画素から正極性検査信号の読み出し及び検査と負極性検査信号の読み出し及び検査を複数画素単位で順次に行うようにしてもよい。これらのいずれの場合も、各画素内の2つの保持容量Cs1及びCs2に書き込んだ正極性検査信号及び負極性検査信号をタイミングを変えて1本のデータ線を介して読み出すという本発明に包含されるものである。更に、例えば画素内の各トランジスタのチャネルを実施の形態と逆チャネルつまり、Pチャネルの場合はNチャネル、Nチャネルの場合はPチャネルとしてもよい。この場合、例えば電源配線であるVdd配線はGND配線となるようにする。また、GNDであるVss配線はVdd配線となるようにする。"