"少なくとも表面がSiC層で構成されるとともにオフ角を有する基板を用いた半導体素子の製造方法において、前記基板にイオンを注入するイオン注入工程と、前記イオン注入工程でイオンが注入された基板の表面にカーボン層を形成するカーボン層形成工程と、前記カーボン層が形成された基板を加熱してイオンを活性化させるイオン活性化工程と、前記イオン活性化工程が行われた前記基板をSi蒸気圧下で加熱することで、前記カーボン層と、前記イオン活性化工程で基板表面に発生するステップバンチングと、を除去する除去工程と、を含むことを特徴とする半導体素子の製造方法。請求項1に記載の半導体素子の製造方法であって、前記イオン注入工程の前に、前記基板の前記SiC層の表面に単結晶SiCのエピタキシャル層を形成するエピタキシャル層形成工程を含み、前記イオン注入工程では、前記基板の表面に形成されたエピタキシャル層にイオンを注入することを特徴とする半導体素子の製造方法。請求項1又は2に記載の半導体素子の製造方法であって、前記イオン注入工程でイオンが注入された前記基板を温度範囲が1500°C以上2300°C以下のSi蒸気圧下で加熱して分子レベルで平坦化する平坦化工程を含むことを特徴とする半導体素子の製造方法。請求項3に記載の半導体素子の製造方法であって、前記平坦化工程及び前記除去工程では、温度範囲が1500°C以上2300°C以下であって、Siの圧力が105Torr以上で加熱することを特徴とする半導体素子の製造方法。請求項1から4までの何れか一項に記載の半導体素子の製造方法であって、前記SiC層の表面は、<11-20>方向のオフ角が8度以下の面であることを特徴とする半導体素子の製造方法。請求項1から5までの何れか一項に記載の半導体素子の製造方法であって、前記SiC層の表面は、<1-100>方向のオフ角が8度以下の面であることを特徴とする半導体素子の製造方法。請求項1から6までの何れか一項に記載の半導体素子の製造方法であって、前記SiC層の表面が、SiC分子の積層方向の1周期分であるフルユニットの高さ又は半周期分であるハーフユニットの高さからなるステップで終端していることを特徴とする半導体素子の製造方法。ところで、上記特許文献で開示される半導体素子の製造方法では、オフ角を有する基板を用いた場合、イオンを活性化する際に、複数のSiC層によって形成されるステップの束ステップバンチングが発生することがある。しかし、上記の特許文献では、ステップバンチングへの対策手段が開示されていない。ステップバンチングが発生すると基板の表面粗さが大きくなってしまい、半導体素子のデバイス構造金属とSiCの界面自体が不安定になってしまう。また、電界が局所的に集中して、半導体素子としての性能が低下してしまう。本発明は、以上の事情に鑑みてなされたものであり、その目的は、少なくとも表面がSiC層で構成されるとともにオフ角を有する基板を用いた半導体素子の製造方法において、イオンを活性化する際に発生するステップバンチングを除去可能な製造方法を提供することにある。次に発明の実施の形態について説明する。まず、半導体素子を製造するために用いる高温真空炉加熱炉11と坩堝収容容器2について説明する。図1は、半導体素子を製造するための加熱処理に用いられる高温真空炉を示す模式図である。図2は、高温真空炉の本加熱室内の坩堝の密閉度を制御する仕組みを詳細に示す断面図である。図3は、加熱処理を行うときにおける高温真空炉11の坩堝等の配置を示した正面断面図である。図1及び図2に示すように、高温真空炉11は、坩堝2に収容された被処理物を1000°C以上2300°C以下の温度に加熱することが可能な本加熱室21と、被処理物を500°C以上の温度に予備加熱可能な予備加熱室22と、を備えている。予備加熱室22は本加熱室21の下方に配置され、本加熱室21に対して上下方向に隣接している。高温真空炉11は真空チャンバ19を備え、前記本加熱室21と予備加熱室22は、この真空チャンバ19の内部に備えられている。真空チャンバ19には真空形成装置としてのターボ分子ポンプ34が接続されており、例えば102Pa以下、望ましくは107Pa以下の真空を真空チャンバ19内に得ることができるようになっている。ターボ分子ポンプ34と真空チャンバ19との間には、ゲートバルブ25が介設される。また、ターボ分子ポンプ34には、補助のためのロータリポンプ26が接続される。高温真空炉11には、真空度を測定するための真空計31、及び、質量分析法を行うための質量分析装置32が設けられている。前記真空チャンバ19は、被処理物を保管しておくための図略のストック室と、搬送路14を通じて接続されている。なお、この搬送路14は、ゲートバルブ36によって開閉可能になっている。前記本加熱室21は、平面断面視で正九角形に形成されるとともに、真空チャンバ19の内部空間の上部に配置される。図2に示すように、本加熱室21の内部には、加熱装置33が備えられている。この加熱装置33は、本加熱室21を取り囲むように配置されるメッシュヒータ加熱ヒータ80及びこのメッシュヒータ80に電流を流すための電源等で構成される。加熱装置33は、図略の温度検出部の検出結果に基づいてメッシュヒータ80に流す電流を調整することにより、本加熱室21内の温度分布を精度良く制御することができる。また、本加熱室21の側壁や天井には第1多層熱反射金属板41が固定され、この第1多層熱反射金属板41によって、メッシュヒータ80が発生させた熱を本加熱室21の中央部に向けて反射させるように構成されている。これにより、本加熱室21内において、加熱処理対象としての被処理物を取り囲むようにメッシュヒータ80が配置され、更にその外側に多層熱反射金属板41が配置されるレイアウトが実現されている。従って、被処理物を強力且つ均等に加熱し、1000°C以上2300°C以下の温度まで昇温させることができる。本加熱室21の天井側は第1多層熱反射金属板41によって閉鎖される一方、底面の第1多層熱反射金属板41には開放部55が形成されている。坩堝2は、この開放部55を介して、本加熱室21と前記予備加熱室22との間を移動できるようになっている。予備加熱室22は、本加熱室21の下側の空間を、多層熱反射金属板46で囲うことにより構成されている。この予備加熱室22は、平面断面視で円状となるように構成されている。なお、予備加熱室22内には、加熱装置33のような加熱手段は備えられていない。また、予備加熱室22の側壁をなす多層熱反射金属板46において、前記搬送路14と対面する部位に図略の開閉部材を備えている。そして、この開閉部材によって、搬送路14と対面する部位に通路孔を形成して坩堝2を搬送可能に構成する状態と、当該通路孔を閉鎖して加熱処理を行うことが可能な状態と、を切り替えることができる。また、図2に示すように、予備加熱室22の底面部においては、前記多層熱反射金属板46に開放部56が形成されている。高温真空炉11は、坩堝2を上下方向に移動させるための構成として、移動機構100を備えている。この移動機構100は、第1支持体111と第2支持体121とを独立して上下方向に動作させることが可能に構成されている。第1支持体111の上部には第1昇降シャフト112が接続されており、この第1昇降シャフト112の上部には、第4多層熱反射金属板44が配置されている。そして、この第4多層熱反射金属板44と、その上方に位置する第3多層熱反射金属板43と、更に上方に位置する第2多層熱反射金属板42と、は互いに間隔を空けて配置されるとともに、垂直方向に設けた柱部113によって互いに連結されている。また、第2多層熱反射金属板42には、坩堝2の密閉度を調整するための蓋部調整手段114が取り付けられており、この蓋部114は後述の受け台123の上方に位置している。なお、第2多層熱反射金属板42の積層枚数は、本加熱室21の第1多層熱反射金属板41の積層枚数よりも少なくなっている。一方、第2支持体121の上部には、第2昇降シャフト122が接続されている。この第2昇降シャフト122は、第3多層熱反射金属板43及び第4多層熱反射金属板44の中心に形成された孔を挿通するように配置されており、この第3多層熱反射金属板43及び第4多層熱反射金属板44に対して相対移動可能に構成されている。そして、第2昇降シャフト122の上端部には、坩堝2を載置するためのタングステン製の受け台123が接続されている。また、本実施形態で用いる坩堝2は上部に孔が形成されており、この孔と前記蓋部114との位置関係を変えることにより、坩堝2の密閉度を調整することができる。また、図2に示すように、第4多層熱反射金属板44の下方には、内部に液体窒素が循環されているシュラウド60が配置されている。これにより、本加熱室21から排気された不要なガスは、シュラウド60と接触した際に表面に吸着するので、本加熱室21から不要なガスを良好に排気して真空度を保つことができる。以上の構成の高温真空炉11により行われる加熱処理の流れの一例について説明する。初めに、被処理物及びシリコンペレットを収容した坩堝2を搬送路14から真空チャンバ19の内部へ導入し、予備加熱室22内にある前記受け台123上に載置する図3a参照。この状態で前記加熱装置33を駆動すると、本加熱室21が1000°C以上2300°C以下の所定の温度例えば約1800°Cに加熱される。またこのとき、前記ターボ分子ポンプ34の駆動によって、真空チャンバ19内の圧力は102Pa以下、好ましくは107Pa以下となるように調整されている。前述したとおり、第2多層熱反射金属板42の積層枚数は、前記第1多層熱反射金属板41の積層枚数よりも少なくなっている。従って、加熱装置33のメッシュヒータ80が発生する熱の一部が第2多層熱反射金属板42を介して予備加熱室22に適度に供給分配され、予備加熱室22内の被処理物を500°C以上の所定の温度例えば800°Cとなるように予備加熱することができる。即ち、予備加熱室22にヒータを設置しなくても予備加熱を実現でき、予備加熱室22の簡素な構造が実現できている。上記の予備加熱処理を所定時間行った後、第1支持体111及び第1昇降シャフト112を上昇させる。これにより、坩堝2が開放部55を通過して本加熱室21に移動するとともに、当該本加熱室21を第3多層熱反射金属板43によって閉鎖することができる。これにより、直ちに加熱処理が開始され、本加熱室21内の被処理物を所定の温度約1800°Cに急速に昇温させることができる。このとき、第2支持体121を上下させて坩堝2の密閉度を調整することにより、加熱処理を行うときの雰囲気を選択することができる。例えば、図3bに示すように、坩堝2を密閉して、Si雰囲気で加熱処理を行うことができる。また、図3cに示すように、坩堝2を開放して真空下で加熱処理を行うこともできる。更に、坩堝2を密閉してSi雰囲気で加熱処理を行った後に、第2支持体121を下降させて坩堝2を開放して、真空下で加熱処理を行うこともできる。この場合、第3多層熱反射金属板43によって本加熱室21が閉鎖された状態を維持しつつ隙間を生じさせることなく、雰囲気を調整して加熱処理を行うことができる。これにより、坩堝内のSiの圧力を調整している間に熱が逃げることを防止できる。また、以上で示した多層熱反射金属板41~44,46は何れも、金属板タングステン製を所定の間隔をあけて積層した構造になっている。多層熱反射金属板41~44,46の材質としては、メッシュヒータ80の熱輻射に対して十分な加熱特性を有し、また、融点が雰囲気温度より高い物質であれば、任意のものを用いることができる。例えば、前記タングステンのほか、タンタル、ニオブ、モリブデン等の高融点金属材料を多層熱反射金属板41~44,46として用いることができる。また、タングステンカーバイド、ジリコニウムカーバイド、タンタルカーバイド、ハフニウムカーバイド、モリブデンカーバイド等の炭化物を、多層熱反射金属板41~44,46として用いることもできる。また、その反射面に、金やタングステンカーバイド等からなる赤外線反射膜を更に形成しても良い。次に、坩堝2について図4及び図5を参照して説明する。図4は、炭素ゲッター効果を有する坩堝の外観写真及び断面写真である。図5は、炭素ゲッター効果を説明する模式図である。図4aに示すように、坩堝2は互いに嵌合可能な上容器2aと下容器2bとを備える嵌合容器である。また、この坩堝2は、真空下で高温処理を行う場合に後述の炭素ゲッター効果を発揮するように構成されており、具体的には、タンタル金属からなるとともに、炭化タンタル層を内部空間に露出させるようにして備えている。更に詳細に説明すると、坩堝2は図4bに示すように、その最表層の部分にTaC層を形成し、このTaC層の内側にTa2C層を形成し、更にその内側に基材としてのタンタル金属を配置した構成となっている。なお、タンタルと炭素の結合状態は温度依存性を示すため、前記坩堝2は、炭素濃度が高いTaCを最も表層の部分に配置するとともに、炭素濃度が若干低いTa2Cが内側に配置される。そして、Ta2Cの更に内側には、炭素濃度がゼロである基材のタンタル金属を配置した構成となっている。また、前記坩堝2は上述したように、その表面が炭化タンタル層に覆われており、当該炭化タンタル層TaC層が坩堝2の内部空間に露出する構成になっている。従って、上述のように真空下で高温処理を続ける限りにおいて、坩堝2は図5に示すように、炭化タンタル層の表面から連続的に炭素原子を吸着して取り込む機能を奏する。この意味で、本実施形態の坩堝2は炭素原子吸着イオンポンプ機能イオンゲッター機能を有するということができる。これにより、加熱処理時に坩堝2内の雰囲気に含まれているシリコン蒸気及び炭化珪素蒸気のうち、炭素だけが坩堝2に選択的に吸蔵されるので、坩堝2内を高純度のシリコン雰囲気に保つことができる。本実施形態においては、以上のように構成される高温真空炉11と坩堝2を用いて基板から半導体素子を製造する。以下の説明において、単に加熱処理等といった場合は上述した高温真空炉11を用いて行うものとする。次に、本実施形態の半導体素子の製造方法について説明する。初めに、基板70の表面にエピタキシャル層71を形成する工程について、図6、図7、及び図9を参照して説明する。図6aは、オフ角を有するバルク基板を得る方法を説明する図であり、図6bは、得られたバルク基板の模式図であり、図6cは、CVD法を用いて基板にエピタキシャル層を形成する方法を説明する図であり、図6dは、CVD法によって形成されたエピタキシャル層の模式図である。図7は、基板70の表面の<11-20>方向及び<1-100>方向を概念的に示した模式図である。図9は、単結晶SiCで構成される基板70を用いた半導体素子の製造過程において、各工程後の基板70の表面の様子を示す模式図である。最初に、バルク基板として用いる基板70について説明する。基板70は、4H-SiC単結晶又は6H-SiC単結晶によって構成されており、所定の厚みを有するものである。このような基板は、インゴット等を切り出すことで得ることができる。特に、図6aに示すようにインゴット90を斜めに切り出すことにより、オフ角を有する基板70を得ることができる図6bを参照詳細には、基板70の表面は、0001Si面又は000-1C面であり、<11-20>方向のオフ角が8度以下になっており、<1-100>方向のオフ角が8度以下になっている図7を参照。なお、以下に示すCVD法によって効率的にエピタキシャル層を形成するためには、<11-20>方向のオフ角及び<1-100>方向のオフ角は、4度以上8度以下であることが好ましい。次に、バルク基板として用いる基板70にエピタキシャル層71を形成するエピタキシャル層形成工程について説明する。エピタキシャル層形成工程は、図6cに示すようにCVD法を用いる方法や、準安定溶媒エピタキシー法MSE法方法等、適宜の方法を用いることができる。以下では、CVD法を用いたエピタキシャル層形成工程について説明する。この方法では、基板70の表面のオフ角を利用して、CVD法を用いてエピタキシャル層71を形成する。このCVD法には、例えば図6cに示すサセプタ91等が用いられる。サセプタ91は、基板70の支持及び加熱を行うための装置である。サセプタ91は、複数の基板70を同時に支持可能であり、それぞれの基板70を個別に回転させることが可能であるとともに、複数の基板70をまとめて回転軸92を中心に回転させることが可能である。この構成により、基板70を均等に加熱することができる。なお、この加熱処理は、1200°C以上1600°C以下の温度範囲で行われることが好ましい。そして、図6cの矢印に示す方向に原料ガスを流しながら基板70を加熱することにより、基板70の表面に、SiC単結晶4H-SiC単結晶又は6H-SiC単結晶で構成されるエピタキシャル層71を形成することができる図9aを参照。このエピタキシャル層71は、図6dに示すように、基板70と同様のオフ角を有している。次に、エピタキシャル層形成工程後に行うイオン注入工程について、図9から図11までを参照して説明する。図10は、イオン注入工程後、イオン活性化工程後、及び除去工程後の基板70の表面を示す拡大模式図である。図11は、イオン注入工程後、イオン活性化工程後、及び除去工程後の基板70の表面を示す顕微鏡写真である。イオン注入工程では、エピタキシャル層71が形成された基板70図9a参照にイオン注入を行う。このイオン注入は、対象物にイオン例えばAlを照射する機能を有するイオンドーピング装置を用いて行う。イオンドーピング装置によって、エピタキシャル層71の表面の全面又は一部に選択的にイオンが注入される。そして、イオンが注入されたイオン注入部分72に基づいて半導体素子の所望の領域が形成されることになる図9b参照。また、図9bに示すように、イオンが注入されることによって、イオン注入部分72を含むエピタキシャル層71の表面が荒れた状態になる基板70の表面が損傷し、平坦度が悪化する。この様子は、図10aに示すエピタキシャル層71の表面の模式図にも現れている。また、図11aは、このエピタキシャル層71の表面の顕微鏡写真を示している。次に、イオンが注入された基板70図9bを参照に行う平坦化工程について、図8及び図9を参照して説明する。図8は、単結晶SiCで構成される基板を用いた半導体素子の製造過程において、各工程の開始時及び終了時における坩堝の状態を示す模式図である。平坦化工程では、図3b及び図8aに示すように、基板70とシリコンペレット77とが坩堝2に収納され、この坩堝2を密閉した状態即ち、Si蒸気圧下で加熱処理が行われる。具体的には、加熱処理は、予備加熱工程と、本加熱工程と、を含む。前記予備加熱工程では、基板70を収容した坩堝2を、予備加熱室において800°C以上の温度で加熱する。前記本加熱工程では、予め所定の温度で加熱されている本加熱室に前記予備加熱室から坩堝2を移動する。この状態で、基板70を1500°C以上2300°C以下の温度で所定時間加熱する。このように、基板70を坩堝2に収容して事前に予備加熱しておき、予備加熱室から本加熱室へ移動させることで、基板70を急速に昇温させて加熱処理を行うことができる。この処理により、前述のイオン注入によって荒れた表面部分が平坦化する図8b及び図9cを参照。即ち、Si蒸気圧下で高温加熱することによって、エピタキシャル層71の表面のSiCがSi2C又はSiC2になって昇華するとともに、Si雰囲気中のSiがエピタキシャル層の表面でCと結合し、自己組織化が起こり、平坦化されるのである。なお、1500°C以上2300°C以下の温度範囲に加熱温度を制御するのは、以下の理由である。即ち、加熱温度が1500°C未満の場合には、上述した自己組織化が起こりにくくなるからである。また、加熱温度を2300°C以下とした理由は、加熱温度が高いほど自己組織化が起こり易くなるものの、2300°Cを超えると、高温真空炉11や坩堝2の材料設備の消耗と寿命の問題が発生するからである。次に、平坦化工程が行われた基板図9cを参照に行うカーボン層形成工程について図8及び図9を参照して説明する。カーボン層形成工程は、図3c及び図8cに示すように、蓋部114から坩堝2を遠ざけた状態坩堝2を開放した状態、具体的には109Torrの減圧下で加熱処理が行われる。この加熱処理では、1500°Cから2300°Cの温度で基板70を所定時間加熱する。この加熱によって、エピタキシャル層71の表面のSiが昇華し、残ったCによってエピタキシャル層71の表面にカーボン層73が形成される図8d及び図9dを参照。なお、本実施形態の製造方法では、平坦化工程が行われることによって、基板70の表面に平坦なカーボン層73を形成することが可能になっている。また、カーボン層形成工程における加熱温度は、1500°C以上2300°C以下の温度範囲であることが好ましい。加熱温度が1500°C未満の場合は、Si原子の昇華が不十分で、カーボン層73が形成されにくくなるからである。また、加熱温度を2300°C以下とした理由は、加熱温度が高いほどSi原子の昇華が加速して、カーボン層が形成され易くなるものの、2300°Cを超えると、高温真空炉11や坩堝2の材料設備の消耗と寿命の問題が発生するからである。カーボン層形成工程の後には、イオン活性化工程を行う。本工程では、図3c及び図8eに示すように、カーボン層形成工程と同じ状態坩堝2を開放した状態でアニール処理加熱処理を行って、イオンドープを活性化させる。なお、この加熱処理は、1600°C以上2300°C未満で行う。1600°C以上とした理由は、加熱温度が低いとイオンの活性化が不十分となるおそれがあるからである。また、2300°C以下とした理由は、加熱温度が高いほどイオンが活性化し易くなるものの、2300°Cを超えると、高温真空炉11や坩堝2等の材料設備の消耗と寿命の問題が発生するからである。また、イオン活性化工程は、カーボン層形成工程と連続的に行うことも可能である。本実施形態で用いた基板70は、オフ角を有しているため、このイオン活性化工程において、ステップバンチングが発生する図8f及び図9eを参照。ステップバンチングとは、図10bに模式的に示すように、複数のSiC層によってステップの束が形成される現象又は複数のSiC層によって形成されたステップそのものである。このステップバンチングが発生すると、表面粗さが大きくなってしまう。表面粗さが大きくなることは、図11bの顕微鏡写真にも現れている。つまり、図11bでは写真の上下方向に無数の線が鮮明に写っているが、この線が複数のSiC層によって形成されたステップの段差を示している。このステップバンチングが発生すると、上述したように、半導体素子のデバイス構造が不安定になったり、電界の局所集中によって半導体素子としての性能が低下したりする。この点、本実施形態では、以下で説明する除去工程によって、このステップバンチングを除去することができる。以下、イオン活性化工程後の基板70図9eを参照に行われる除去工程について、図8から図12までを参照して説明する。図12は、4H-SiC単結晶及び6H-SiCの分子配列と周期を説明するための模式図である。除去工程は、図3b及び図8gに示すように、坩堝2内にシリコンペレット77を供給し、坩堝2を密閉した状態即ち、Si蒸気圧下、例えば104Torrで加熱処理が行われる。この加熱処理では、1500°Cから2300°Cの温度で基板70を所定時間加熱する。なお、後述のように坩堝2の密閉度や容積を変化させることで、Siの圧力を調整することができる。この加熱処理を行うことにより、カーボン層73が除去される図8h及び図9fを参照。カーボン層73が除去されることで、イオン注入部分72を含むエピタキシャル層71の表面が露出する。そして、更に加熱処理を継続することにより、エピタキシャル層71の表面のSiCがSi2C又はSiC2になって昇華することで気相エッチングが進み、ステップバンチングが除去される図10cを参照。ステップバンチングが除去されたことは、図11cの顕微鏡写真にも現れている。つまり、図11cでは、複数のSiC層によって形成されたステップの段差が写っていない。なお、除去工程では、ステップバンチングが除去されることで、エピタキシャル層71の表面が平坦化して、SiC分子の積層方向の1周期分であるフルユニット高さ、又は半周期分であるハーフユニット高さからなるステップで終端する。フルユニット高さとは、SiとCからなるSiC単分子層が積層方向に積み重ねられる1周期分の前記積層方向の高さをいう。従って、フルユニット高さのステップとは、図12aに示すように、4H-SiCの場合は1.01nmのステップを意味する。ハーフユニット高さとは、前記1周期の半分の時点での積層方向の高さをいう。従って、ハーフユニット高さのステップとは、図12aに示すように、4H-SiCの場合0.50nmのステップを意味する。なお、6H-SiCの場合は、図12bに示すように、フルユニット高さのステップとは1.51nmのステップを意味し、ハーフユニット高さのステップとは0.76nmのステップを意味する。次に、除去工程での気相エッチングについて、図13及び図14を参照して説明する。初めに、図13を参照して、好ましいエッチング範囲について説明する。図13は、基板70に注入したイオンの濃度とイオン注入深さの関係を概念的に示した模式図である。図13に示すように、エピタキシャル層71の表面から50nmの範囲不足領域では、注入イオン濃度が不足していることが判り、50nmから500nmの範囲では、十分なイオン濃度があることが判る。また、エピタキシャル層71の表面から数10nm程度の範囲には、ステップバンチングが発生することが知られている。従って、除去工程では、不足領域及びステップバンチングを完全に除去する一方で、イオン濃度を十分に有する範囲の過剰なエッチングを防止するために、エピタキシャル層71の表面から100nm程度の範囲をエッチングすることが好ましい。従って、この範囲がエッチングされるように調整を行う必要がある。また、この範囲がエッチングされることにより、エピタキシャル層71の平坦度を良好にできるとともにステップバンチングが残らない、イオン濃度が十分な領域を表面にすることができる。図14は、坩堝条件例えば坩堝の密閉度を変化させて坩堝内のSiの圧力を変化させたときの、加熱処理アニール温度と4H-SiC基板のエッチング速度との関係を示すグラフである。図14に示すように、坩堝内のSiの圧力は、圧力が高いものから順に、坩堝条件A、坩堝条件B、坩堝条件Cとなっている。そして、それぞれの坩堝条件において得られたアニール温度とエッチング速度との関係をそれぞれグラフに示している。図14に示すように、坩堝内のSiの圧力が増加するに従って、アニール温度に対するエッチング速度が低温側にシフトするとともに、グラフの傾きが小さくなる緩やかになる。これにより、坩堝内のSiの圧力が高い方が、エピタキシャル層71の表面のエッチング速度の制御がし易くなる。また、エピタキシャル層71の表面から100nm程度の範囲がエッチングされるように調整するためには、エッチング速度を把握する必要がある。この点、坩堝内のSiの圧力を高くすることでグラフの傾きを緩やかにすることができるため、より正確なエッチング速度を把握することができる。従って、ステップバンチングが残存することや、イオン濃度が十分にある領域を過剰にエッチングすることを防止できる。なお、坩堝内のSiの圧力は、104Torr付近であることが好ましい。従って、本実施形態では、除去工程の前に、坩堝2内のSiの圧力を調整している。この調整は、坩堝2の密閉度を変化させること、及び、坩堝2の容積を変化させることによって行われる。例えば、坩堝の密閉度を高くすると、坩堝2からSiが逃げていくことを防止できるので、坩堝2内のSiの圧力を増加させることができる。このようにして、坩堝2内のSiの圧力を任意の値に調整することができる。以上に説明したように、本実施形態の半導体素子の製造方法は、イオン注入工程と、カーボン層形成工程と、イオン活性化工程と、除去工程と、を含む。イオン注入工程では、基板70にイオンを注入する。カーボン層形成工程では、イオン注入工程でイオンが注入された基板の表面にカーボン層73を形成する。イオン活性化工程では、カーボン層73が形成された基板70を加熱してイオンを活性化させる。除去工程では、イオン活性化工程が行われた基板70をSi蒸気圧下で加熱することで、カーボン層73と、イオン活性化工程で基板表面に発生するステップバンチングと、を除去する。これにより、イオン活性化工程において基板70詳細にはエピタキシャル層71の表面に生じてしまうステップバンチングを、除去工程においてエッチングにより除去することができる。従って、オフ角を有する基板を用いた場合においても、平坦度が高い高性能な半導体素子が製造できる。この除去工程では、カーボン層73の除去とステップバンチングの除去とを同一の作業で行うことができるので、作業効率が高い。また、基板70の表面にカーボン層73が形成されることによって、イオン活性化の加熱処理におけるSi及びSiCの昇華を効果的に抑制できる。従って、Si及びSiCがSiC層の表面から昇華することによって生じる平坦度の悪化を効果的に防止できる。また、本実施形態の半導体素子の製造方法は、イオン注入工程の前に、基板70の表面に単結晶SiCのエピタキシャル層71を形成するエピタキシャル層形成工程を含む。イオン注入工程では、基板70の表面に形成されたエピタキシャル層71にイオンを注入する。これにより、基板70の表面に成長させたエピタキシャル層71を活用して半導体素子を製造することができる。また、本実施形態では化学気相成長法CVD法によってエピタキシャル層71を形成するため、オフ角を有する基板70を用いている。そのため、本実施形態では、イオン活性化工程におけるステップバンチングの発生を避けることができない。この点、本実施形態ではステップバンチングを効果的に除去することができるため、CVD法を有効に活用することができる。また、本実施形態の半導体素子の製造方法は、イオン注入工程でイオンが注入された基板70を温度範囲が1500°C以上2300°C以下のSi蒸気圧下で加熱して分子レベルで平坦化する平坦化工程を含む。これにより、カーボン層形成工程において基板70の表面にカーボン層73が分子レベルに平坦に形成されるため、イオン活性化の加熱処理におけるSi及びSiCの昇華を効果的に抑制できる。従って、Si及びSiCがSiC層の表面から昇華することによって生じる平坦度の悪化を効果的に防止できる。また、本実施形態の半導体素子の製造方法において、平坦化工程及び除去工程では、温度範囲が1500°C以上2300°C以下であって、Siの圧力が105Torr以上で加熱する。この条件で加熱を行うことにより、基板70の表面のエッチング量を抑えつつ、ステップバンチングを適切に除去することができる。そのため、イオン濃度が十分な領域が過剰にエッチングされることを防止しつつ、基板70の表面を分子レベルで平坦化できる。また、本実施形態の半導体素子の製造方法においては、SiC層の表面は、<11-20>方向のオフ角が8度以下の面である。また、本実施形態の半導体素子の製造方法においては、SiC層の表面は、<1-100>方向のオフ角が8度以下の面である。また、本実施形態の半導体素子の製造方法においては、平坦化工程後及び除去工程後において、SiC層の表面が、SiC分子の積層方向の1周期分であるフルユニットの高さ又は半周期分であるハーフユニットの高さからなるステップで終端している。以上により、基板70の表面が平坦度の高いものになるので、より高品質な半導体素子を製造することができる。以上に本発明の実施形態を説明したが、上記の構成は更に以下のように変更することができる。また、上記実施形態から、エピタキシャル層形成工程を省略し、基板70にイオンを注入して半導体素子を製造するように変更することもできる。また、上記実施形態ではイオン注入工程においてAlを注入していたが、Alに代えてBを注入しても良い。また、Alに代えて、n型領域を形成する場合は窒素やPリンを注入してもよい。また、上記実施形態ではカーボン層形成工程において、カーボン層は基板表面からのSi昇華によって成長したエピタキシャルグラフェン層であることが好ましいが、スパッタリング等により蒸着されたカーボン層であってもよい。"