"表面にトレンチが形成された第1導電型のワイドバンドギャップ半導体からなる半導体層と、前記半導体層において前記トレンチの一部または全部に形成された第2導電型の電界緩和層と、前記電界緩和層に接するように前記トレンチの底部から所定の高さ位置まで前記トレンチに埋め込まれた異種半導体層と、前記半導体層との間にショットキー障壁を形成するように前記異種半導体層上に形成された表面金属層とを含む、半導体装置。前記電界緩和層は、少なくとも前記トレンチの前記底部に形成されている、請求項1に記載の半導体装置。前記電界緩和層は、前記トレンチの前記底部および側部に跨るように、さらに前記側部に形成されている、請求項2に記載の半導体装置。前記電界緩和層の前記トレンチの前記側部に形成された部分は、一定の厚さを有している、請求項3に記載の半導体装置。前記電界緩和層の前記トレンチの前記側部に形成された部分は、前記半導体層の前記表面に露出するように前記トレンチの開口端に形成された第1の厚さを有する上端部と、前記上端部の下方に形成された前記第1の厚さよりも小さい第2の厚さを有する下端部とを含む、請求項3に記載の半導体装置。前記表面金属層は、前記異種半導体層との間にオーミックコンタクトを形成している、請求項1~5のいずれか一項に記載の半導体装置。前記電界緩和層は、当該電界緩和層の他の部分よりも高い不純物濃度を有するコンタクト部を含み、前記異種半導体層は、前記コンタクト部との間にオーミックコンタクトを形成している、請求項1~6のいずれか一項に記載の半導体装置。前記異種半導体層は、前記半導体層と前記表面金属層との間のショットキー障壁よりも高い電位障壁を形成するように、さらに前記半導体層に接している、請求項1~7のいずれか一項に記載の半導体装置。前記異種半導体層は、前記半導体層の前記表面に対して前記トレンチの深さ方向に間隔を空けた高さ位置まで埋め込まれ、前記半導体層の前記表面よりも一段低くされた頂面を有している、請求項1~8のいずれか一項に記載の半導体装置。前記異種半導体層は、前記半導体層の前記表面の高さ位置まで埋め込まれ、前記半導体層の前記表面と同一平面上に位置する頂面を有している、請求項1~8のいずれか一項に記載の半導体装置。前記異種半導体層は、前記半導体層の前記表面の上方位置まで埋め込まれ、前記半導体層の上方に突出した部分を含む、請求項1~8のいずれか一項に記載の半導体装置。前記異種半導体の前記突出した部分は、前記トレンチの開口端から前記半導体層の前記表面に沿って横方向に引き出された周縁部を有する、請求項11に記載の半導体装置。前記トレンチは、前記半導体層の前記表面に平行な面に対して90°未満の角度θで傾斜した側面を有する、請求項1~12のいずれか一項に記載の半導体装置。前記異種半導体層は、p型ポリシリコン層である、請求項1~13のいずれか一項に記載の半導体装置。前記表面金属層は、モリブデン層、チタン層、アルミニウム層、タングステン層またはニッケル層である、請求項1~14のいずれか一項に記載の半導体装置。前記半導体層は、基板と、前記基板上に形成された前記基板よりも低い不純物濃度を有するドリフト層とを含み、前記ドリフト層は、ベースドリフト層と、前記ベースドリフト層上に形成された前記ベースドリフト層よりも高い不純物濃度を有する低抵抗ドリフト層とを含み、前記トレンチは、その最深部が前記低抵抗ドリフト層に達するように形成されている、請求項1~15のいずれか一項に記載の半導体装置。前記ベースドリフト層の濃度は、前記半導体層の裏面から表面へ向かうにしたがって減少している、請求項16に記載の半導体装置。前記低抵抗ドリフト層の濃度は、前記半導体層の裏面から表面へ向かうにしたがって一定である、請求項16または17に記載の半導体装置。前記低抵抗ドリフト層の濃度は、前記半導体層の裏面から表面へ向かうにしたがって減少している、請求項16または17に記載の半導体装置。前記ドリフト層は、前記低抵抗ドリフト層上に形成された前記ベースドリフト層よりも低い不純物濃度を有する表面ドリフト層をさらに含む、請求項16~19のいずれか一項に記載の半導体装置。前記半導体層は、前記基板と前記ドリフト層との間に形成され、前記基板よりも低く前記ドリフト層よりも高い不純物濃度を有するバッファ層をさらに含む、請求項16~20のいずれか一項に記載の半導体装置。前記ワイドバンドギャップ半導体の絶縁破壊電界が1MV/cmよりも大きい、請求項1~21のいずれか一項に記載の半導体装置。前記ワイドバンドギャップ半導体が、SiC、GaNまたはダイヤモンドからなる、請求項1~22のいずれか一項に記載の半導体装置。第1導電型のワイドバンドギャップ半導体からなる半導体層を表面から選択的にエッチングすることによりトレンチを形成する工程と、前記半導体層において前記トレンチの一部または全部に第2導電型の不純物を選択的に導入することにより、前記不純物が導入された部分に電界緩和層を形成する工程と、CVD法により、前記トレンチを満たし、前記半導体層の前記表面が覆われるまで異種半導体を堆積させる工程と、堆積した前記異種半導体の一部をエッチバックすることにより、前記電界緩和層に接するように前記トレンチの底部から所定の高さ位置まで前記トレンチに埋め込まれた異種半導体層を形成する工程と、前記半導体層との間にショットキー障壁を形成可能な金属を前記異種半導体層上に堆積させることにより、表面金属層を形成する工程とを含む、半導体装置の製造方法。本発明の目的は、逆方向リーク電流および順方向電圧を低減することができる半導体装置およびその製造方法を提供することである。本発明の半導体装置は、表面にトレンチが形成された第1導電型のワイドバンドギャップ半導体からなる半導体層と、前記半導体層において前記トレンチの一部または全部に形成された第2導電型の電界緩和層と、前記電界緩和層に接するように前記トレンチの底部から所定の高さ位置まで前記トレンチに埋め込まれた異種半導体層と、前記半導体層との間にショットキー障壁を形成するように前記異種半導体層上に形成された表面金属層とを含む請求項1。ワイドバンドギャップ半導体は、シリコンに比べて非常に高い降伏電圧を有しており、高い耐圧性能を発揮する。これは、ワイドバンドギャップ半導体が、シリコンに比べて絶縁破壊電界強度が非常に高いためである。従って、ワイドバンドギャップ半導体を用いたショットキーバリアダイオード構造により、比較的高い逆方向電圧のデバイスの設計が可能である。しかしながら、ショットキーバリアダイオードに高い逆方向電圧が印加されると、ダイオードがブレークダウンしなくても、ワイドバンドギャップ半導体には高い電界がかかることとなる。そのため、ショットキーバリアダイオードの順方向電圧を低減するために、表面金属層とワイドバンドギャップ半導体との間のショットキー障壁の高さバリアハイトを低くすると、逆方向電圧印加時に当該ショットキー障壁を越えて流れる逆方向リーク電流が増加する。そこで、本発明によれば、半導体層の表面にトレンチを形成することにより、半導体層の表面における電界強度を弱めることができる。これにより、ショットキー障壁の高さを低くしても、逆方向リーク電流を低減することができる。一方、トレンチの形成により、半導体層における電界集中部分リーク電流の発生源がトレンチの周囲にシフトするが、本発明ではさらに、トレンチの一部または全部に第2導電型の電界緩和層が形成されている。これにより、トレンチ周囲での電界集中も緩和することができるので、トレンチ周囲でのリーク電流の発生も低減することができる。これらの結果、半導体装置全体としての逆方向リーク電流を確実に低減することができるとともに、ショットキー障壁の高さを低くして順方向電圧を低減することができる。さらに、本発明によれば、電界緩和層に接するようにトレンチの底部から所定の高さ位置まで異種半導体層が埋め込まれている。異種半導体層は、不純物のイオン種や濃度により、ワイドバンドギャップ半導体との間に形成される電位障壁の高さを簡単に制御することができる。そのため、イオン種および濃度を適切に設計することにより、異種半導体層と電界緩和層との間にオーミックコンタクトを形成することができる。これにより、表面金属層と半導体層とのショットキーバリアダイオードに対して、電界緩和層第2導電型と半導体層第1導電型とのpnダイオードを並列に設けることができる。そのため、半導体装置にサージ電流が流れても、当該サージ電流の一部を内蔵pnダイオードに分散させることができる。その結果、ショットキーバリアダイオードに流れるサージ電流を低減できるので、サージ電流によるショットキーバリアダイオードの熱破壊を防止することができる。そして、本発明の半導体装置は、たとえば、第1導電型のワイドバンドギャップ半導体からなる半導体層を表面から選択的にエッチングすることによりトレンチを形成する工程と、前記半導体層において前記トレンチの一部または全部に第2導電型の不純物を選択的に導入することにより、前記不純物が導入された部分に電界緩和層を形成する工程と、CVD法により、前記トレンチを満たし、前記半導体層の前記表面が覆われるまで異種半導体を堆積させる工程と、堆積した前記異種半導体の一部をエッチバックすることにより、前記電界緩和層に接するように前記トレンチの底部から所定の高さ位置まで前記トレンチに埋め込まれた異種半導体層を形成する工程と、前記半導体層との間にショットキー障壁を形成可能な金属を前記異種半導体層上に堆積させることにより、表面金属層を形成する工程とを含む、本発明の半導体装置の製造方法により製造することができる請求項24。この方法によれば、異種半導体がCVD法により埋め込まれるので、トレンチを微細化してもトレンチ内部に空孔が生じることを防止することができる。そのため、トレンチの一部または全部に形成された電界緩和層に対して異種半導体層を確実に接触させることができる。本発明の半導体装置では、前記電界緩和層は、少なくとも前記トレンチの前記底部に形成されていることが好ましく請求項2、前記トレンチの前記底部および側部に跨るように、さらに前記側部に形成されていることがさらに好ましい請求項3。トレンチが形成された半導体層では、トレンチの底部に電界が集中し易いので、少なくとも当該底部に電界緩和層を形成することにより、逆方向リーク電流の低減効果を一層高めることができる。また、電界緩和層が底部のみに形成されている場合、トレンチの他の部分をショットキー障壁の形成に利用することができる。また、本発明の半導体装置では、前記電界緩和層の前記トレンチの前記側部に形成された部分は、一定の厚さを有していてもよく請求項4、前記半導体層の前記表面に露出するように前記トレンチの開口端に形成された第1の厚さを有する上端部と、前記上端部の下方に形成された前記第1の厚さよりも小さい第2の厚さを有する下端部とを含んでいてもよい請求項5。また、本発明の半導体装置では、前記表面金属層は、前記異種半導体層との間にオーミックコンタクトを形成していることが好ましい請求項6。また、本発明の半導体装置では、前記電界緩和層は、当該電界緩和層の他の部分よりも高い不純物濃度を有するコンタクト部を含み、前記異種半導体層は、前記コンタクト部との間にオーミックコンタクトを形成していることが好ましい請求項7。この構成によれば、コンタクト部が形成されているので、異種半導体層と電界緩和層との間に良好にオーミックコンタクトを形成することができる。また、本発明の半導体装置では、前記異種半導体層は、前記半導体層と前記表面金属層との間のショットキー障壁よりも高い電位障壁を形成するように、さらに前記半導体層に接していてもよい請求項8。異種半導体層が半導体層に接する場合でも、半導体層と表面金属層との間のショットキー障壁が、異種半導体層と半導体層との間の電位障壁よりも低いので、通常動作時に、ショットキーバリアダイオードに優先的に電流を流すことができる。また、本発明の半導体装置では、前記異種半導体層は、前記半導体層の前記表面に対して前記トレンチの深さ方向に間隔を空けた高さ位置まで埋め込まれ、前記半導体層の前記表面よりも一段低くされた頂面を有していてもよい請求項9。また、前記異種半導体層は、前記半導体層の前記表面の高さ位置まで埋め込まれ、前記半導体層の前記表面と同一平面上に位置する頂面を有していてもよい請求項10。また、前記異種半導体層は、前記半導体層の前記表面の上方位置まで埋め込まれ、前記半導体層の上方に突出した部分を含んでいてもよい請求項11。その場合、前記異種半導体の前記突出した部分は、前記トレンチの開口端から前記半導体層の前記表面に沿って横方向に引き出された周縁部を有していてもよい請求項12。また、本発明の半導体装置では、前記トレンチは、前記半導体層の前記表面に平行な面に対して90°未満の角度θで傾斜した側面を有することが好ましい請求項13。この構成によれば、θ=90°で側面が直角に立つ場合よりも、半導体装置の耐圧を一層向上させることができる。さらに、トレンチの底面だけでなく、側面の全部または一部もトレンチの開放端に対して対向することとなる。そのため、たとえばトレンチを介して第2導電型の不純物を半導体層に導入する場合に、不純物をトレンチの側面に確実に当てることができる。その結果、トレンチの側部に電界緩和層を容易に形成することができる。なお、θ<90°のトレンチとは、側面の全部が90°未満の角度θで傾斜しているトレンチ、側面の一部たとえば、トレンチの底面と交わる部分が90°未満の角度θで傾斜しているトレンチのいずれをも含む概念である。また、本発明の半導体装置では、前記異種半導体層は、p型ポリシリコン層であることが好ましい請求項14。また、前記表面金属層は、モリブデン層、チタン層、アルミニウム層、タングステン層またはニッケル層であることが好ましい請求項15。また、本発明の半導体装置では、前記半導体層は、基板と、前記基板上に形成された前記基板よりも低い不純物濃度を有するドリフト層とを含み、前記ドリフト層は、ベースドリフト層と、前記ベースドリフト層上に形成された前記ベースドリフト層よりも高い不純物濃度を有する低抵抗ドリフト層とを含み、前記トレンチは、その最深部が前記低抵抗ドリフト層に達するように形成されていることが好ましい請求項16。トレンチで区画された単位セルでは電流を流すことができる領域電流経路が制約されるので、半導体層における単位セルを形成する部分の不純物濃度が低いと、単位セルの抵抗値が高くなるおそれがある。そこで上記のように、最深部が低抵抗ドリフト層に達するようにトレンチを形成することにより、単位セルの全部もしくは一部を低抵抗ドリフト層で形成することができる。そのため、当該低抵抗ドリフト層が形成された部分では、電流経路がたとえ狭められても、比較的高い不純物濃度を有する低抵抗ドリフト層により抵抗値の上昇を抑制することができる。その結果、単位セルの低抵抗化を図ることができる。また、前記ベースドリフト層の濃度は、前記半導体層の裏面から表面へ向かうにしたがって減少していてもよい請求項17。また、前記低抵抗ドリフト層の濃度は、前記半導体層の裏面から表面へ向かうにしたがって一定であってもよいし請求項18、前記半導体層の裏面から表面へ向かうにしたがって減少していてもよい請求項19。また、前記ドリフト層は、前記低抵抗ドリフト層上に形成された前記ベースドリフト層よりも低い不純物濃度を有する表面ドリフト層をさらに含むことが好ましい請求項20。この構成により、半導体層の表層部の不純物濃度を小さくすることができるので、逆方向電圧印加時に半導体層の表層部にかかる電界強度を低減することができる。その結果、逆方向リーク電流を一層低減することができる。また、前記半導体層は、前記基板と前記ドリフト層との間に形成され、前記基板よりも低く前記ドリフト層よりも高い不純物濃度を有するバッファ層をさらに含んでいてもよい請求項21。また、ワイドバンドギャップ半導体バンドギャップが2eV以上は、たとえば絶縁破壊電界が1MV/cmよりも大きい半導体であって請求項22、具体的には、SiCたとえば、4H-SiC絶縁破壊電界が約2.8MV/cmであり、バンドギャップの幅が約3.26eV、GaN絶縁破壊電界が約3MV/cmであり、バンドギャップの幅が約3.42eV、ダイヤモンド絶縁破壊電界が約8MV/cmであり、バンドギャップの幅が約5.47eVなどである請求項23。以下では、本発明の実施の形態を、添付図面を参照して詳細に説明する。図1は、本発明の一実施形態に係るショットキーバリアダイオード1の模式的な平面図である。図2abは、図1のショットキーバリアダイオード1の要部拡大図であって、図1の破線IIで囲まれた部分を示す。半導体装置の一例としてのショットキーバリアダイオード1は、4H-SiCが採用された素子である。4H-SiCは、ワイドバンドギャップ半導体絶縁破壊電界が2MV/cmよりも大きい半導体であり、具体的には、その絶縁破壊電界が約2.8MV/cmであり、バンドギャップの幅が約3.26eVである。なお、ショットキーバリアダイオード1に採用されるワイドバンドギャップ半導体は、SiCに限らず、たとえば、GaN、ダイヤモンド等であってもよい。GaNは、その絶縁破壊電界は約3MV/cmであり、バンドギャップの幅が約3.42eVである。ダイヤモンドは、その絶縁破壊電界が約8MV/cmであり、バンドギャップの幅が約5.47eVである。ショットキーバリアダイオード1は、たとえば、平面視正方形のチップ状である。そのサイズは、図1の紙面における上下左右方向の長さがそれぞれ0.5mm~20mmである。すなわち、ショットキーバリアダイオード1のチップサイズは、たとえば、0.5mm/□~20mm/□である。ショットキーバリアダイオード1の表面は、環状の素子分離トレンチ2によって、素子分離トレンチ2の内側のアクティブ領域3と、素子分離トレンチ2の外側の外周領域4とに区画されている。素子分離トレンチ2の幅W1図2ab参照は、たとえば、5μm~100μmである。アクティブ領域3には、複数本のSBDトレンチ5が互いに間隔を空けて形成されている。アクティブ領域3は、互いに隣り合うSBDトレンチ5により複数の単位セル6に区画されている。この実施形態では、アクティブ領域3は、ストライプパターンのSBDトレンチ5により、直線状の単位セル6に区画されている。なお、SBDトレンチ5のパターンは、ストライプパターンに限らず、たとえば、格子パターンであってもよい。この場合、格子パターンのSBDトレンチ5の各窓部分に単位セル6が区画され、全体として単位セル6が行列状に配列される。ストライプパターンのSBDトレンチ5は、たとえば、図2aに示すように、互いに隣り合う単位セル6の端部8同士がアクティブ領域3の周縁に沿って繋がるように形成されていてもよいし、図2bに示すように、互いに隣り合う単位セル6の同士が分断されるように形成されていてもよい。図2aの場合、各単位セル6の幅W2は、互いに隣り合う単位セル6同士を連結する部分7の幅W3よりも大きいことが好ましいW2>W3。これにより、各連結部分7の電流経路を各単位セル6に比べて狭めることができるので、ショットキーバリアダイオード1における逆方向リーク電流の経路を単位セル6側に偏らせることができる。そのため、ショットキーバリアダイオード1全体の逆方向リーク電流に対する当該連結部分7での逆方向リーク電流の寄与度を低くすることができる。その結果、SBDトレンチ5およびp型SiC層23後述によって単位セル6での逆方向リーク電流を低減することにより、ショットキーバリアダイオード1全体の逆方向リーク電流を効果的に低減することができる。また、この実施形態では、素子分離トレンチ2の後述する側面30内周面が段差のない滑らかな連続面となるように、各単位セル6は、その長手方向端部8が位置ごとに設計された所定の形状に形成されているが、全ての単位セル6の長手方向端部8の形状は一様に揃っていてもよい。たとえば、全ての単位セル6の長手方向端部8の形状は、図2bの破線で示した端部8のように、角形で揃っていてもよい。一方、外周領域4には、複数本の終端トレンチ9が互いに間隔を空けて形成されている。各終端トレンチ9は、素子分離トレンチ2を取り囲む環状に形成されている。次に、図1および図2abのショットキーバリアダイオード1の断面構造について説明する。図3は、図1のショットキーバリアダイオード1の断面図であって、図2aの切断線III-IIIでの切断面を示す。ショットキーバリアダイオード1は、半導体層の一例としてのn型SiCからなる基板10を備えている。基板10の厚さは、たとえば、50μm~600μmである。n型不純物としては、たとえば、N窒素、Pリン、Asひ素などを使用できる以下、同じ。基板10の裏面12には、その全域を覆うようにカソード電極13が形成されている。カソード電極13は、n型SiCとの間にオーミックコンタクトを形成できる金属たとえば、Ti/Ni/Agからなる。カソード電極13は、たとえば、基板10SiCの裏面12にNiやTiを形成し、熱処理して合金化することによりオーミックコンタクト層を形成した後、そのオーミックコンタクト層上に形成することにより得てもよい。基板10の表面11には、半導体層の一例としてのn型SiCからなるバッファ層14およびドリフト層15が順に積層されている。ドリフト層15は、ベースドリフト層16、低抵抗ドリフト層17および表面ドリフト層18の3層構造のドリフト層が、基板10の表面11からこの順に積層されて形成された構造を有している。ベースドリフト層16は、ドリフト層15の裏面20を形成しており、バッファ層14に接している。一方、表面ドリフト層18は、ドリフト層15の表面19を形成している。バッファ層14の厚さT1は、たとえば、0.1μm~1μmである。一方、ドリフト層15の総厚さT2は、3μm~100μmである。ドリフト層15において、ベースドリフト層16の厚さt1は、たとえば、2μm~100μmである。低抵抗ドリフト層17の厚さt2は、たとえば、1μm~3μmである。表面ドリフト層18の厚さt3は、たとえば、0.2μm~0.5μmである。アクティブ領域3においてSBDトレンチ5は、ドリフト層15の表面19側に形成されている。各SBDトレンチ5は、当該表面19から表面ドリフト層18を貫通して、最深部が低抵抗ドリフト層17の途中部に達している。また、互いに隣り合うSBDトレンチ5の中央間の距離ピッチP1は、たとえば、2μm~10μmである。そして、ドリフト層15には、前述したように、互いに隣り合うSBDトレンチ5で挟まれることによって区画された単位セル6ラインセルがストライプ状に形成されている。各単位セル6は、その大半の領域を占めるベースが低抵抗ドリフト層17により形成され、当該ベースに対して表面側の表層部が表面ドリフト層18により形成されている。各SBDトレンチ5は、ドリフト層15の表面19に対して平行な底面21底部と、当該底面21に対して傾斜する側面22側部とによって区画されている。底面21に対する側面22の傾斜角θは、たとえば、90°以下、具体的には、45°~90°である。また、各SBDトレンチ5の深さドリフト層15の表面19からSBDトレンチ5の底面21までの距離は、たとえば、3000Å~15000Åである。また、各SBDトレンチ5の長手方向に直交する幅最深部の幅は、0.3μm~10μmである。各SBDトレンチ5の具体的な形状としては、図3に示すように、傾斜角θ=約90°で、底面21のエッジ部が外方へ向かって湾曲し、側面22と底面21とが曲面で連続することにより底部が断面視U字状に形成されたU字トレンチが例示される。この場合、各SBDトレンチ5の底面21のエッジ部の内面湾曲面の曲率半径Rは、下記式1を満たすことが好ましい。0.01L<R<10L1式1において、LはSBDトレンチ5の幅方向に沿って対向するエッジ部間の直線距離を示している単位は、μm、nm、m等、長さの単位であれば特に制限されない。具体的には、ドリフト層15の表面19に対して平行な底面の幅であって、SBDトレンチ5の幅からエッジ部の幅を差し引いた値である。また、エッジ部の曲率半径Rは、0.02L<R<1L2を満たすことが好ましい。曲率半径Rは、たとえば、SBDトレンチ5の断面をSEMScanningElectronMicroscope:走査型電子顕微鏡で撮影し、得られたSEM画像のエッジ部の曲率を測定することにより求めることができる。なお、SBDトレンチ5の側面22および底面21は、角張った面で連続していてもよい。また、SBDトレンチ5は、たとえば、傾斜角θが90°未満で、その長手方向に直交する幅方向に沿って切断したときの断面視が逆台形状のトレンチであってもよい。逆台形状のトレンチは、図4aに示すように、側面22の全部が傾斜角θ<90°で傾斜していてもよいし、図4bに示すように、側面22の一部側面22の下部22Aが選択的に傾斜角θ<90°で傾斜しており、側面22の他の部分側面22の上部22Bは、底面21に対して90°の角度を形成していてもよい。この場合、p型SiC層23は、SBDトレンチ5の底面21からエッジ部を経て側面22の下部22A台形部のみに形成されている。また、側面22の全部が傾斜角θ<90°で傾斜している場合、p型コンタクト部25は、たとえば、図4cに示すように、p型SiC層23と同様に、底面21からエッジ部を経てSBDトレンチ5の開口端に至るまで、SBDトレンチ5の内面全体にわたって形成されていてもよい。また、側面22の一部側面22の下部22Aが選択的に傾斜角θ<90°で傾斜している場合、p型コンタクト部25は、図4dに示すように、p型SiC層23と同様に、SBDトレンチ5の底面21からエッジ部を経て側面の下部22Aの上端に至るまで形成されていてもよい。また、SBDトレンチ5がU字トレンチの場合図3の構成、p型SiC層23は、図4eに示すように、SBDトレンチ5の底面21およびそのエッジ部のみに形成されていてもよい。また、p型コンタクト部25は、図4fに示すように、p型SiC層23と同様に、SBDトレンチ5の底面21からエッジ部を経てSBDトレンチ5の開口端に至るまで形成されていてもよい。各SBDトレンチ5の底面21および側面22には、SBDトレンチ5の内面に沿って電界緩和層の一例としてのp型SiC層23が形成されている。p型SiC層23は、SBDトレンチ5の底面21から、低抵抗ドリフト層17および表面ドリフト層18に跨るようにSBDトレンチ5の開口端に至るまで形成されている。また、p型SiC層23のSBDトレンチ5の側面22に形成された部分は、当該側面22に沿って一定の厚さt4であってもよい。なお、p型不純物としては、たとえば、Bホウ素、Alアルミニウムなどを使用できる。また、p型SiC層23は、n型のドリフト層15との間にpn接合部を形成している。これにより、ショットキーバリアダイオード1には、p型SiC層23およびn型ドリフト層15低抵抗ドリフト層17によって構成されたpnダイオード24が内蔵されている。また、p型SiC層23は、p型SiC層23の他の部分よりも高濃度に不純物が導入されたp型コンタクト部25を含んでいる。p型コンタクト部25は、SBDトレンチ5の長手方向に沿って直線状に形成されており、SBDトレンチ5の底面21からp型SiC層23の深さ方向途中までの深さたとえば、0.05μm~0.2μmを有している。一方、外周領域4において終端トレンチ9は、SBDトレンチ5と同様に、ドリフト層15の表面19側に形成され、当該表面19から表面ドリフト層18を貫通して、最深部が低抵抗ドリフト層17の途中部に達している。各終端トレンチ9は、SBDトレンチ5と同じ深さ、同じ形状で形成されている。また、互いに隣り合う終端トレンチ9のピッチは、アクティブ領域3から離れるにしたがって大きくなるように設けられている。これにより、互いに隣り合う終端トレンチ9で挟まれる部分の幅は、アクティブ領域3から離れるにしたがって大きくなっている。また、終端トレンチ9の底面26および側面27には、終端トレンチ9の内面に沿ってガードリング28が形成されている。ガードリング28は、p型SiC層23と同一の工程で形成されるものであって、p型SiC層23と同じ不純物濃度および厚さを有している。さらに、素子分離トレンチ2もSBDトレンチ5と同様に、ドリフト層15の表面19側に形成され、当該表面19から表面ドリフト層18を貫通して、最深部が低抵抗ドリフト層17の途中部に達している。素子分離トレンチ2は、SBDトレンチ5と同じ深さ、同じ形状で形成されている。また、素子分離トレンチ2の底面29および側面30内周面および外周面には、素子分離トレンチ2の内面に沿ってp型SiC層31が形成されている。p型SiC層31は、p型SiC層23およびガードリング28と同一の工程で形成されるものであって、p型SiC層23およびガードリング28と同じ不純物濃度および厚さを有している。SBDトレンチ5、素子分離トレンチ2および終端トレンチ9には、p型SiC層23,31およびガードリング28にそれぞれ接するように、異種半導体層の一例としてのp型ポリシリコン層32が埋め込まれている。p型ポリシリコン層32は、たとえば、Bホウ素を不純物として含んでおり、その濃度は、1×1019cm-3~1×1021cm-3である。SBDトレンチ5に埋め込まれたp型ポリシリコン層32は、ドリフト層15の表面19に対してSBDトレンチ5の深さ方向に間隔を空けた高さ位置までSBDトレンチ5を満たし、当該表面19よりも一段低くされた頂面33を有している。p型ポリシリコン層32は、p型SiC層23との間にオーミックコンタクトを形成している。この実施形態では、p型SiC層23にp型コンタクト部25が形成されているので、p型ポリシリコン層32とp型SiC層23との間に良好にオーミックコンタクトを形成することができる。素子分離トレンチ2に埋め込まれたp型ポリシリコン層32は、ドリフト層15の表面19に対して素子分離トレンチ2の深さ方向に間隔を空けた高さ位置まで、素子分離トレンチ2の内周側のエッジ部および外周側のエッジ部に盛られている。これにより、素子分離トレンチ2の底面29は、内周側のp型ポリシリコン層32と外周側のp型ポリシリコン層32との間で露出している。終端トレンチ9に埋め込まれたp型ポリシリコン層32は、SBDトレンチ5のp型ポリシリコン層32と同様に、ドリフト層15の表面19に対して終端トレンチ9の深さ方向に間隔を空けた高さ位置まで終端トレンチ9を満たし、当該表面19よりも一段低くされた頂面34を有している。ドリフト層15上には、アクティブ領域3を露出させる開口36を有するSiO2等の絶縁材料からなるフィールド絶縁膜35が形成されている。フィールド絶縁膜35は、終端トレンチ9のp型ポリシリコン層32および素子分離トレンチ2の外周側のp型ポリシリコン層32が隠れるように外周領域4を覆っている。フィールド絶縁膜35上には、開口36内でドリフト層15の表面19およびp型ポリシリコン層32に接するように、表面金属層の一例としてのアノード電極37が形成されている。このアノード電極37は、たとえば、モリブデン層、チタン層、アルミニウム層、タングステン層またはニッケル層からなる。これにより、アノード電極37は、n型SiCからなるドリフト層15との間にショットキー障壁たとえば、0.5eV~1.5eVを形成できるとともに、p型ポリシリコン層32との間にオーミックコンタクトを形成することができる。アノード電極37は、アクティブ領域3全体を覆うように形成され、各SBDトレンチ5および素子分離トレンチ2の一部に埋め込まれている。また、アノード電極37は、フィールド絶縁膜35における開口36の周縁部を上から覆うように、当該開口36の外方へフランジ状に張り出している。ショットキーバリアダイオード1の最表面には、SiN等の絶縁材料からなる表面保護膜38が形成されている。表面保護膜38の中央部には、アノード電極37を露出させる開口39が形成されている。ボンディングワイヤなどは、この開口39を介してアノード電極37に接合される。このショットキーバリアダイオード1では、アノード電極37に正電圧、カソード電極13に負電圧が印加される順方向バイアス状態になることにより、カソード電極13からアノード電極37へと、ドリフト層15のアクティブ領域3を介して電子キャリアが移動して電流が流れる。そして、ショットキーバリアダイオード1によれば、ドリフト層15の表面19にSBDトレンチ5を形成することにより、互いに隣り合うSBDトレンチ5の間つまり、単位セル6に等電位線を入り難くさせることができる。そのため、各単位セル6においては、ドリフト層15の裏面20から表面19へ向かう方向への急峻な電位の変化を防止することができる。その結果、ドリフト層15の表面19における電界強度を弱めることができる。これにより、アノード電極37とドリフト層15との間のショットキー障壁の高さを低くしても、逆方向リーク電流を低減することができる。一方、SBDトレンチ5の形成により、ドリフト層15における電界集中部分リーク電流の発生源がSBDトレンチ5の周囲にシフトするが、このショットキーバリアダイオード1ではさらに、SBDトレンチ5の底面21からその開口端に至るまでp型SiC層23が形成されている。これにより、SBDトレンチ5周囲での電界集中も緩和することができるので、SBDトレンチ5周囲でのリーク電流の発生も低減することができる。これらの結果、ショットキーバリアダイオード1全体としての逆方向リーク電流を確実に低減することができるとともに、アノード電極37とドリフト層15との間のショットキー障壁の高さを低くして順方向電圧を低減することができる。さらに、このショットキーバリアダイオード1によれば、p型SiC層23に接するようにSBDトレンチ5にp型ポリシリコン層32が埋め込まれている。p型ポリシリコン層32は、不純物のイオン種や濃度により、SiC半導体との間に形成される電位障壁の高さを簡単に制御することができる。そのため、イオン種および濃度を適切に設計することにより、p型ポリシリコン層32とp型SiC層23との間にオーミックコンタクトを形成することができる。これにより、アノード電極37とドリフト層15とのショットキーバリアダイオード1に対して、p型SiC層23とn型ドリフト層15とのpnダイオード24を並列に設けることができる。そのため、ショットキーバリアダイオード1にサージ電流が流れても、当該サージ電流の一部を内蔵pnダイオード24に分散させることができる。その結果、ショットキーバリアダイオード1に流れるサージ電流を低減できるので、サージ電流によるショットキーバリアダイオード1の熱破壊を防止することができる。そして、このようなp型ポリシリコンは、後述するように、CVD法によりSBDトレンチ5に埋め込まれるので、SBDトレンチ5を微細化しても、SBDトレンチ5を隙間無く埋め尽くすことができる。つまり、SBDトレンチ5内部に空孔が生じることを防止することができる。そのため、SBDトレンチ5内部のp型SiC層23に対してp型ポリシリコン層32を確実に接触させることができる。これに対し、p型ポリシリコン層32を形成せず、微細化されたSBDトレンチ5にアノード電極37のような金属層を埋め込むと、SBDトレンチ5の内部に空孔40が発生する不具合が発生する。さらに、SBDトレンチ5の内部において、p型SiC層23のみにシリサイドを形成して、p型SiC層23との間にオーミックコンタクトを形成し、ドリフト層15においてp型SiC層23が形成されていないn型の部分との間にオーミックコンタクトを形成しないことが困難である。なお、ショットキーバリアダイオード1において、p型SiC層23のSBDトレンチ5の側面22に形成された部分は、図5に示すように、SBDトレンチ5の開口端に対して間隔を隔てるように形成されていてもよい。また、図6に示すように、ドリフト層15の表面19に露出するようにSBDトレンチ5の開口端に形成された第1の厚さt5を有する上端部41と、上端部41の下方に形成された第1の厚さt5よりも小さい第2の厚さt6を有する下端部42とを含む構成であってもよい。また、ショットキーバリアダイオード1において、p型ポリシリコン層32は、図7に示すように、ドリフト層15の表面19の高さ位置まで埋め込まれ、ドリフト層15の表面19と同一平面上に位置する頂面43を有していてもよい。また、p型ポリシリコン層32は、図8に示すように、ドリフト層15の表面19の上方位置まで埋め込まれ、ドリフト層15の上方に突出した部分44を含んでいてもよい。この場合、p型ポリシリコン層32の突出した部分44は、図9に示すように、SBDトレンチ5の開口端からドリフト層15の表面19に沿って横方向に引き出された周縁部45を有していてもよい。この場合、当該周縁部45は、表面19において表面ドリフト層18に接し、表面ドリフト層18との間に電位障壁を形成することになるが、その電位障壁の高さは、アノード電極37とドリフト層15との間のショットキー障壁よりも高いことが好ましい。これにより、通常動作時に、ショットキーバリアダイオード1に優先的に電流を流すことができる。なお、図3および図5~図9に示した構造は、適宜組み合わせることができる。たとえば、図6と図8とを組み合わせることにより、上端部41および下端部42を含むp型SiC層23と、突出部分44を含むp型ポリシリコン層32とを有するショットキーバリアダイオードの構成にすることもできる。次に、図10を参照して、基板10およびドリフト層15の不純物濃度の大きさについて説明する。図10は、基板10、バッファ層14およびドリフト層15の不純物濃度を説明するための図である。図10に示すように、基板10、バッファ層14およびドリフト層15は、いずれもn型不純物を含有するn型SiCからなる。それらの不純物濃度の大小関係は、基板10>バッファ層14>ドリフト層15である。基板10の濃度は、たとえば、その厚さ方向に沿って1×1018~1×1020cm-3で一定である。バッファ層14の濃度は、たとえば、その厚さ方向に沿って、1×1017~5×1018cm-3で一定である。ドリフト層15の濃度は、ベースドリフト層16、低抵抗ドリフト層17および表面ドリフト層18それぞれの界面を境に段階的に変化している。つまり、各界面に対して表面側の層と裏面側の層との間に濃度差がある。ベースドリフト層16の濃度は、たとえば、その厚さ方向に沿って、5×1014~5×1016cm-3で一定である。なお、ベースドリフト層16の濃度は、図10の破線で示すように、ドリフト層15の裏面20から表面19へ向かうにしたがって、約3×1016cm-3から約5×1015cm-3まで連続的に減少していてもよい。低抵抗ドリフト層17の濃度は、ベースドリフト層16の濃度よりも高く、たとえば、その厚さ方向に沿って、5×1015~5×1017cm-3で一定である。なお、低抵抗ドリフト層17の濃度は、図10の破線で示すように、ドリフト層15の裏面20から表面19へ向かうにしたがって、約3×1017cm-3から約5×1015cm-3まで連続的に減少していてもよい。表面ドリフト層18の濃度は、ベースドリフト層16および低抵抗ドリフト層17の濃度よりも低く、たとえば、その厚さ方向に沿って、5×1014~1×1016cm-3で一定である。図1、図2abおよび図3に示すように、ストライプパターンのSBDトレンチ5で区画された単位セル6ラインセルでは電流を流すことができる領域電流経路がSBDトレンチ5のピッチP1図3参照に制約されるので、ドリフト層15における単位セル6を形成する部分の不純物濃度が低いと、単位セル6の抵抗値が高くなるおそれがある。そこで図10に示すように、単位セル6のベース部を形成する低抵抗ドリフト層17の濃度をベースドリフト層16よりも高くすることにより、電流経路がSBDトレンチ5のピッチP1に制約されていても、比較的高い濃度を有する低抵抗ドリフト層17により単位セル6の抵抗値の上昇を抑制することができる。その結果、単位セル6の低抵抗化を図ることができる。一方、アノード電極37ショットキー電極に接する単位セル6の表層部には、比較的低い濃度を有する表面ドリフト層18を設けることにより、逆方向電圧印加時にドリフト層15の表面19にかかる電界強度を低減することができる。その結果、逆方向リーク電流を一層低減することができる。次に、図11を参照して、SBDトレンチ5とSiC結晶構造との関係について説明する。図11は、4H-SiCの結晶構造のユニットセルを表した模式図である。ショットキーバリアダイオード1に使用されるSiCには、結晶構造の違いにより、3C-SiC、4H-SiC、6H-SiCなどの種類がある。これらのうち、4H-SiCの結晶構造は、六方晶系で近似することができ、1つのシリコン原子に対して4つの炭素原子が結合している。4つの炭素原子は、シリコン原子を中央に配置した正四面体の4つの頂点に位置している。これらの4つの炭素原子は、1つのシリコン原子が炭素原子に対して[0001]軸方向に位置し、他の3つの炭素原子がシリコン原子族原子に対して[000-1]軸側に位置している。[0001]軸および[000-1]軸は六角柱の軸方向に沿い、この[0001]軸を法線とする面六角柱の頂面が0001面Si面である。一方、[000-1]軸を法線とする面六角柱の下面が000-1面C面である。[1-100]軸を法線とする六角柱の側面がそれぞれ1-100面であり、隣り合わない一対の稜線を通り、[11-20]軸を法線とする面が11-20面である。これらは、0001面および000-1面に対して直角な結晶面である。そして、この実施形態では、0001面を主面とする基板10を用い、その上に0001面が主面となるようにドリフト層15を成長させることが好ましい。また、SBDトレンチ5は、側面22の面方位が11-20面となるように形成されていることが好ましい。次に、ショットキーバリアダイオード1の製造方法について説明する。図12A~図12Fは、図3のショットキーバリアダイオード1の製造工程の一部を工程順に示す図である。まず、図12Aに示すように、ウエハ状態の基板10上に、バッファ層14およびドリフト層15を順にエピタキシャル成長させる。次に、図12Bに示すように、SBDトレンチ5、素子分離トレンチ2および終端トレンチ9のパターンに応じたマスクを形成し、当該マスクを用いたエッチングにより、SBDトレンチ5、素子分離トレンチ2および終端トレンチ9を同時に同じ深さで形成する。次に、図12Cに示すように、SBDトレンチ5、素子分離トレンチ2および終端トレンチ9の内面へ不純物この実施形態では、Alイオンを選択的に注入することにより、p型SiC層23,31およびガードリング28を同時に形成する。次に、図12Dに示すように、p型コンタクト部25のパターンに応じたマスクを形成し、当該マスクを用いてSBDトレンチ5の底面21へ不純物この実施形態では、Alイオンを選択的に注入することにより、p型コンタクト部25を形成する。この後、ドリフト層15を1700°C程度の温度でアニール処理する。これにより、p型SiC層23,31、ガードリング28およびp型コンタクト部25に導入されたイオンを活性化させる。次に、図12Eに示すように、CVD法により、SBDトレンチ5、素子分離トレンチ2および終端トレンチ9を満たし、ドリフト層15の表面19全体が覆われるまでp型ポリシリコン46を堆積させる。この実施形態では、p型ポリシリコン46の不純物として、Bイオンを用いる。堆積後、1500°C未満の温度、好ましくは、800°C~1200°Cの温度でドリフト層15をアニール処理する。これにより、p型ポリシリコン46に含まれるBイオンを、SBDトレンチ5の内部まで良好に拡散させて活性化させることができる。次に、図12Fに示すように、エッチバックにより、SBDトレンチ5、素子分離トレンチ2および終端トレンチ9外のp型ポリシリコン46を選択的に除去する。エッチバックは、p型ポリシリコン層32の頂面33,34がドリフト層15の表面19に対して一段低くなるまで続けられる。この際、素子分離トレンチ2の幅W1が、SBDトレンチ5および終端トレンチ9の幅よりも大きいので、素子分離トレンチ2内におけるエッチングレートが相対的に速くなる。そのため、素子分離トレンチ2内には、図12Fに示すように、素子分離トレンチ2の内周側のエッジ部および外周側のエッジ部のみにp型ポリシリコン46が残るか、頂面33,34よりもさらに一段低くなった頂面を有するp型ポリシリコン層32が残ることになる図示せず。次に、図12Gに示すように、フィールド絶縁膜35を形成した後、スパッタ法により、p型ポリシリコン層32上にアノード電極37の材料を堆積し、パターニングすることによって、アノード電極37を形成する。その後は、表面保護膜38、カソード電極13等を形成することにより、図3のショットキーバリアダイオード1が得られる。以上、本発明の実施形態を説明したが、本発明は、他の形態で実施することもできる。たとえば、前述のショットキーバリアダイオード1の各半導体部分の導電型を反転した構成が採用されてもよい。たとえば、ショットキーバリアダイオード1において、p型の部分がn型であり、n型の部分がp型であってもよい。本発明の半導体装置半導体パワーデバイスは、たとえば、電気自動車ハイブリッド車を含む、電車、産業用ロボットなどの動力源として利用される電動モータを駆動するための駆動回路を構成するインバータ回路に用いられるパワーモジュールに組み込むことができる。また、太陽電池、風力発電機その他の発電装置とくに自家発電装置が発生する電力を商用電源の電力と整合するように変換するインバータ回路に用いられるパワーモジュールにも組み込むことができる。その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。"