第1の基板と、前記第1の基板に設けられた第1の配線層と、前記第1の基板に対して所定の間隔で対向して配置されている第2の基板と、前記第1の基板と第2の基板の間に設けられ、一方の主面に入力電極および制御電極を有し他方の主面に出力電極を有する第1の半導体素子と、前記第1の基板と第2の基板の間に設けられ、一方の主面に入力電極および制御電極を有し他方の主面に出力電極を有する第2の半導体素子と、を備え、前記第1の半導体素子の一方の主面が前記第1の配線層と電気的に接続されており、前記第2の半導体素子の他方の主面が前記第1の配線層と電気的に接続されていることを特徴とする半導体モジュール。前記第1の半導体素子および第2の半導体素子を制御する制御回路素子が前記第1の配線層を有する前記第1の基板に設けられていることを特徴とする請求項1に記載の半導体モジュール。前記第2の基板に、前記第2の半導体素子の一方の主面が電気的に接続する第2の配線層をさらに備え、前記第1の半導体素子を制御する第1の制御回路素子は、前記第1の配線層を有する前記第1の基板に設けられ、前記第2の半導体素子を制御する第2の制御回路素子は、前記第2の配線層を有する前記第2の基板に設けられていることを特徴とする請求項2に記載の半導体モジュール。前記第1の半導体素子と前記第1の制御回路素子とこれらを結ぶ配線により形成される閉ループ回路と、前記第2の半導体素子と前記第2の制御回路素子とを結ぶ配線により形成される閉ループ回路とが、対向しない領域にあることを特徴とする請求項3に記載の半導体モジュール。前記第1の基板および第2の基板のうちの一方の基板と前記第1の半導体素子との間、他方の基板と前記第2の半導体素子との間にそれぞれ放熱部材を設けたことを特徴とする請求項1から4のいずれかに記載の半導体モジュール。前記放熱部材を弾性体としたことを特徴とする請求項5に記載の半導体モジュール。請求項1から5のいずれかに記載の半導体モジュールを備えることを特徴とするインバータ。このような半導体モジュールでは、一般的に、半導体素子同士をつなぐ配線が長くなるにつれ、誤動作が引き起こされ易くなる。これは、配線が長くなると配線インダクタンスが増加し、ノイズが大きくなるためである。本発明はこうした状況に鑑みてなされたものであり、その目的は、半導体モジュールの配線インダクタンスを低減し、ノイズを小さくする技術を提供することにある。上記課題を解決するために、本発明のある態様の半導体モジュールは、第1の基板と、第1の基板に設けられた第1の配線層と、第1の基板に対して所定の間隔で対向して配置されている第2の基板と、第1の基板と第2の基板の間に設けられ、一方の主面に入力電極および制御電極を有し他方の主面に出力電極を有する第1の半導体素子と、第1の基板と第2の基板の間に設けられ、一方の主面に入力電極および制御電極を有し他方の主面に出力電極を有する第2の半導体素子と、を備える。第1の半導体素子の一方の主面は第1の基板に設けられた第1の配線層と電気的に接続されており、第2の半導体素子の他方の主面は前記第1の基板に設けられた第1の配線層と電気的に接続されている。本発明の他の態様は、インバータである。当該インバータは、上述したいずれかの態様の半導体モジュールを備える。本発明によれば、半導体モジュールの配線インダクタンスを低減し、ノイズを小さくすることができる。以下、本発明を具現化した実施の形態について図面に基づいて説明する。なお、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。実施の形態1図1は、実施の形態1に係る半導体モジュール200の概略断面を示す。半導体モジュール200は半導体素子10、11、基板40、44、配線層50、54、ヒートスプレッダ60、64、受動素子70、74、制御回路素子80、84、モールド樹脂90を備える。まず、半導体モジュール200の基板40側図1では下側の構造から説明する。基板40は、金属層40aおよび絶縁層40bを含む。金属層40aは、金属基板であり、熱伝導性に優れた金属材料、たとえば銅やアルミニウムを主成分とする金属材料により構成される。金属層40aの厚さは、たとえば、約1.5mmである。絶縁層40bは、金属層40aの一方の主面図1では上側に形成されている。絶縁層40bには、エポキシ樹脂を主成分とする材料が用いられる。絶縁層40bの厚さは、たとえば、約150μmである。また、熱伝導率を高くするため、絶縁層40bに、銀、ビスマス、銅、アルミニウム、マグネシウム、錫、亜鉛およびこれらの合金などやシリカ、アルミナ、窒化ケイ素、窒化アルミニウムなどを高熱伝導性フィラーとして含有することが好ましい。配線層50a、50b、50c、50dこれらをまとめて配線層50ともいうは、基板40の一方の主面図1では上側に設けられている。配線層50は、導電材料、好ましくは圧延金属、さらには圧延銅により形成される。配線層50の厚さは、たとえば約80μmである。ヒートスプレッダ60は配線層50d上に設けられている。ヒートスプレッダ60には、熱伝導性がよく、また、電気抵抗が小さい材料、たとえば、銅が採用される。半導体素子11は、一方の主面にエミッタ電極E11およびゲート電極不図示を有し、他方の主面にコレクタ電極C11を有する縦型トランジスタ例えばIGBTである。半導体素子11は、エミッタ電極E11が基板40上の配線層50cに接するようにして設けられている。また、図2に関連して後述するごとく、半導体素子11は、ゲート電極も基板40上に設けられた配線層図1では不図示と接している。なお、ここでは半導体素子11は縦型トランジスタとしたが、これに限らず、たとえば、ダイオード、ICチップ例えばMOSFETこの場合各電極はソース電極、ゲート電極、ドレイン電極の呼称となるなどであってもよい。受動素子70および制御回路素子80は、半導体素子11を制御するための素子である。受動素子70はキャパシタや抵抗などであり、制御回路素子80はIC集積回路などである。受動素子70、制御回路素子80は、基板40の一方の主面図1では上側に実装され、それぞれ配線層50b、50aに接している。すなわち、受動素子70および制御回路素子80は、制御対象である半導体素子11のエミッタ電極E11およびゲート電極が接続された配線層配線層50cを有する基板40上に実装されている。また、受動素子70および制御回路素子80は、半導体素子11に近接して設けられている。次に、半導体モジュール200の基板44側図1では上側の構造を説明する。基板44は、金属層44aおよび絶縁層44bを含む。基板44は、基板40に対向して配置されており、基板44と基板40との間は、それらの間に設けられる配線層50、54、ヒートスプレッダ60、64、半導体素子10、11等の厚さによって決まる所定の間隔を有している。金属層44a、絶縁層44bは、それぞれ金属層40a、絶縁層40bと同様である。配線層54a、54b、54eこれらをまとめて配線層54ともいうは、基板44の一方の主面図1では下側に設けられている。配線層54eは、配線層50c、50dに対向する位置に設けられている。また、配線層54a、54bは、配線層54eを基準として、配線層50a、50bの反対側図1では配線層54eの左側に設けられている。ヒートスプレッダ64は配線層54e上であって、配線層50cに対向する位置に設けられている。また、ヒートスプレッダ64の一方の主面配線層54eと接している面と反対の主面は、半導体素子11のコレクタ電極C11と接している。したがって、半導体素子11のコレクタ電極C11は導電性であるヒートスプレッダ64を介して配線層54eと電気的に接続されている。ヒートスプレッダ64の材料はヒートスプレッダ60と同じである。半導体素子10は、半導体素子11と同様の縦型トランジスタであり、一方の主面にエミッタ電極E10およびゲート電極不図示を有し、他方の主面にコレクタ電極C10を有する。半導体素子10は、配線層50dに対向する位置であって半導体素子11に近接する位置に設けられており、エミッタ電極E10が配線層54eと接している。上述したとおり、半導体素子11のコレクタ電極C11も配線層54eと電気的に接続されているため、半導体素子10のエミッタ電極E10と半導体素子11のコレクタ電極C11は配線層54eにより電気的に接続されている。また、図2に関連して後述するごとく、半導体素子10は、ゲート電極も基板44上に設けられた配線層図1では不図示と接している。受動素子74、制御回路素子84は、それぞれ受動素子70、制御回路素子80に対応する素子であって、半導体素子10を制御する素子である。受動素子74、制御回路素子84は、基板44の一方の主面図1では下側に実装され、それぞれ配線層54b、54aに接している。すなわち、受動素子74、制御回路素子84は、制御対象である半導体素子10のエミッタ電極E10およびゲート電極が接続された配線層配線層54eを有する基板44上に実装されている。また、受動素子74および制御回路素子84は、半導体素子10に近接して設けられている。また、受動素子74および制御回路素子84は、受動素子70および制御回路素子80と対向しない領域に設けられている。このため、図2に関連して後述する、半導体素子10、受動素子74、制御回路素子84とこれらを結ぶ配線により形成される閉ループ回路と、半導体素子11、受動素子70、制御回路素子80とこれらを結ぶ配線により形成される閉ループ回路とは、対向しない。図2は、半導体素子、受動素子、制御回路素子と配線層の配置を説明するための図である。図2aは半導体素子11、受動素子70、制御回路素子80と配線層の配置を、図2bは半導体素子10、受動素子74、制御回路素子84と配線層の配置をそれぞれ示す。図2aにおいて、配線層50iは、基板40上に設けられた配線層であり、配線層50に含まれる配線層である。また、配線110は、配線層50aと配線層50b、配線層50bと配線層50c、配線層50iと配線層50aを接続する配線である。図2bにおいて、配線層54iは、基板44上に設けられた配線層であり、配線層54に含まれる配線層である。また、配線114は、配線層54aと配線層54b、配線層54bと配線層54e、配線層54iと配線層54aを接続する配線である。図2aに示すように、半導体素子11は、配線層50cおよび配線層50iそれぞれに接するように配置されている。これは、半導体素子11のエミッタ電極E11図2aでは不図示を配線層50cと接続し、ゲート電極不図示を配線層50iと接続するためである。同様に、図2bに示されるように、半導体素子10は、配線層54eおよび配線層54iそれぞれに接するように配置されている。また、図2aに示されるように、半導体素子11、受動素子70、制御回路素子80は近接して配置され、同一基板上に設けられた配線層50a、50b、50c、50iおよび配線110により閉ループ回路を形成している。同様に、図2bに示されるように、半導体素子10、受動素子74、制御回路素子84は近接して配置され、同一基板上に設けられた配線層54a、54b、50e、54iおよび配線114により閉ループ回路を形成している。製造方法図3は、図1に示した実施の形態1による半導体モジュールの製造プロセスを説明するための断面図である。まず、図3aに示すように、約1.5mmの厚みを有する金属層40aの上に約150μmの厚みを有する絶縁層40bを設けた基板40を準備する。そして、周知のフォトリソグラフィ技術およびエッチング技術を用いて配線層50をパターニングする。配線層50a、50b、50dの上に制御回路素子80、受動素子70、ヒートスプレッダ60をそれぞれ搭載し、ヒートスプレッダ60の上にさらに半導体素子10を搭載して、配線層50と接続する。同様に、図3bに示すように、約1.5mmの厚みを有する金属層44aの上に約150μmの厚みを有する絶縁層44bを設けた基板44を準備する。そして、基板40と同様にして配線層54をパターニングする。また、基板40と同様にして、配線層54a、54b、54eに制御回路素子84、受動素子74、ヒートスプレッダ64をそれぞれ接続し、ヒートスプレッダ64の上にさらに半導体素子11を接続する。次に、図3cに示すように、基板44を反転して、半導体素子10のエミッタ電極E10が配線層54eと、半導体素子11のエミッタ電極E11が配線層50cとそれぞれ接するように基板40に重ね合わせ、接続する。半導体素子10と配線層54e、半導体素子11と配線層50cをそれぞれ接続する方法としては、たとえば金属の固相拡散等によって直接接続する方法や、はんだ等を介して接続する方法がある。その後、図3dに示すように、これらをモールド樹脂90でモールドする。この工程は、トランスファーモールド、インジェクションモールド、ポッティングまたはディッピングにより実現できる。樹脂材料としては、エポキシ樹脂等の熱硬化性樹脂がトランスファーモールドまたはポッティングで実現でき、ポリイミド樹脂、ポリフェニレンサルファイド等の熱可塑性樹脂はインジェクションモールドで実現できる。これらの工程により、図1に示した実施の形態1に係る半導体モジュールを製造することができる。本実施の形態によれば、近接する半導体素子を同一基板上に設けられた配線層により電気的に接続するので、その配線層の長さを短くできる。配線層の長さを短くできるので、その配線インダクタンスを低減でき、ノイズを小さくできる。また、近接して設けられた半導体素子、受動素子、制御回路素子を同一基板上に設けられた配線層および配線により接続するため、その配線層および配線の長さを短くできる。そのため、配線インダクタンスを低減でき、ノイズを小さくできる。また、半導体素子それぞれに対して形成される閉ループ回路が対向しない領域に形成されるように受動素子、制御回路素子を配置しているため、閉ループ回路が干渉し合うことによるノイズの発生を防止できる。実施の形態2図4は、実施の形態2に係る半導体モジュールの概略断面を示す。実施の形態1と異なる箇所は、ヒートスプレッダ60、64として蛇腹状に折り曲げた銅板を採用していること、すなわちヒートスプレッダ60、64を弾性体としていることである。本実施の形態に係る半導体モジュールを製造する工程は、基本的に実施の形態1の半導体モジュールを製造する方法と同じであり、基板44を反転して基板40と重ね合わせフリップ接続する際に、ヒートスプレッダ60、64の弾性力が働くように基板40と基板44とを押し合わせた状態でフリップ接続する点のみ異なる。実施の形態2によれば、実施の形態1と同様の効果を奏する。それに加え、ヒートスプレッダの弾性力が働いた状態で半導体素子と配線層を接続するため、両者間に隙間が生まれないように接続することができる。すなわち、半導体素子と配線層とを確実に電気的熱的に接続することができる。実施の形態3実施の形態3図5は、実施の形態3に係る半導体モジュールの概略断面を示す。実施の形態1と異なる箇所は、1組の受動素子および制御回路素子により2つの半導体素子を制御していることと、それに伴い接続部100が設けられていることである。配線層50h、54hはそれぞれ配線層50、54に含まれる配線層である。接続部100は、配線層50hと配線層54hの間に設けられている。接続部100には電気抵抗が小さい材料、たとえば、銅が採用される。受動素子74および制御回路素子84は、半導体素子10、11の両方の半導体素子を制御する。受動素子74、制御回路素子84は、基板44の一方の主面図5では下側に実装され、それぞれ配線層54b、54aに接している。すなわち、受動素子74および制御回路素子84は、半導体素子10のエミッタ電極と半導体素子11のコレクタ電極を電気的に接続する配線層54eが設けられた基板44上に設けられている。また、受動素子74および制御回路素子84は、半導体素子10に近接して設けられている。受動素子70および制御回路素子80は、接続部100を介して、半導体素子11のエミッタ電極E11およびゲート電極不図示と電気的に接続される。一方、半導体素子10との接続は、実施の形態1の図2bと同様である。本実施の形態に係る半導体モジュールを製造する工程は、基本的に実施の形態1の半導体モジュールを製造する方法と同じであり、受動素子70、制御回路素子80を設けないことと、基板40の配線層と素子等を接続する際に、接続部100も接続する点のみ異なる。本実施の形態によれば、近接する半導体素子を同一基板上に設けられた配線層により電気的に接続するので、その配線層の長さを短くできる。配線層の長さを短くできるので、その配線インダクタンスを低減でき、ノイズを小さくできる。また、2つの半導体素子のうち、それらを電気的に接続する配線層上にエミッタ電極およびゲート電極が接続された半導体素子ついては、それを制御する受動素子、制御回路素子と同一基板上に設けられた配線層および配線により接続されるため、その配線層および配線の長さを短くできる。そのため、インダクタンスを低減でき、ノイズを小さくできる。実施の形態4本実施の形態4は、半導体モジュールを適用したインバータに関する。図6は、本実施の形態に係るインバータ300の回路構成を示す。インバータ300は、三相インバータであって、U相アーム310と、V相アーム320と、W相アーム330とからなる。U相アーム310、V相アーム320およびW相アーム330は、電源ラインと接地ラインとの間に並列に設けられている。ここでは説明の便宜上、電源400および負荷500も描いているが、それらはインバータ300の構成要素には含まれない。U相アーム310は、電源ラインと接地ラインとの間で直列接続された半導体素子10、11からなる。同様に、V相アーム320は半導体素子20、21から、W相アーム330は、半導体素子30、31からなる。本実施の形態では、特に明示した場合を除き、半導体素子10~31は縦型トランジスタである。図7は、インバータ300の配線および半導体素子の配置を示す。図7において、配線層50j、50kは配線層50iに対応し、配線層50l、50nは配線層50aに対応し、配線層50m、50pは配線層50bに対応する配線層である。また、配線層54f、54gは配線層eに対応し、配線層54j、54kは配線層54iに対応し、配線層54l、54nは配線層54aに対応し、配線層54m、54pは配線層54bに対応する配線層である。また、配線111、112は配線110に対応し、配線115、116は配線114に対応する配線である。配線層50、54、配線110~116のうち、実線の配線層および配線は基板40図7では不図示に設けられ、点線の配線層および配線は基板44図7では不図示に設けられていることを示す。また、半導体素子10~31のうち、実線の半導体素子はエミッタ電極およびゲート電極を有する主面が基板40側を向いて設けられ、点線の半導体素子はエミッタ電極およびゲート電極を有する主面が基板44側を向いて設けられていることを示す。すなわち、半導体素子10、20、30はエミッタ電極およびゲート電極が基板44側を向いて設けられ、半導体素子11、21、31はエミッタ電極およびゲート電極が基板40側を向いて設けられている。また、受動素子71、72は受動素子70に対応する受動素子であり、受動素子75、76は受動素子74に対応する受動素子である。受動素子のうち、実線の受動素子は基板40に実装され、点線の受動素子は基板44に実装されていることを示す。また、制御回路素子81、82は制御回路素子80に対応する制御回路素子であり、制御回路素子85、86は制御回路素子84に対応する制御回路素子である。制御回路素子のうち、実線の制御回路素子は基板40に実装され、点線の制御回路素子は基板44に実装されていることを示す。また、図7において、U相端子120、V相端子121、W相端子122はそれぞれ、U、V、W相の出力端子である。図8は、インバータ300の各相アームの概略断面図を示す。図8aは図7におけるA-A’断面であってU相アームおよびV相アームを含む概略断面を、図8bは図7におけるB-B’断面であってはW相アームの概略断面をそれぞれ示す。図8においてエミッタ電極E20、E21、E30、E31はそれぞれ半導体素子20、21、30、31のエミッタ電極を示す。また、コレクタ電極C20、C21、C30、C31はそれぞれ半導体素子20、21、30、31のコレクタ電極を示す。図8に示す各相アームは、図1に示した実施の形態1の半導体モジュールの構成と基本的には同じであり、配線層54e、54f、54g上にそれぞれU相端子120、V相端子121、W相端子122が設けられている点のみ異なる。U相端子120、V相端子121、W相端子122は、外部の負荷500図8a、図8bでは不図示に接続するための端子であり、それぞれ配線層54e、54f、54gに直に接して設けられている。以上の構成における電流の流れを、半導体素子10、21、30がオンで半導体素子11、20、31がオフの場合を例に説明する。まず、電流の大まかな流れを図6を用いて説明する。電源400からの電流は半導体素子10を通じて負荷500に流れる。同様に電源400からの電流は半導体素子30を通じて負荷500に流れる。負荷500に流れた電流は半導体素子21を通じて電源400に戻る。次に、図8a、図8bを用いて電流の流れをより具体的に説明する。電源400図8a、図8bでは不図示からの電流は、入力端子124図8a、図8bでは不図示から図8aの配線層50dに流れ込む。そして、半導体素子10を通じて配線層54eに流れ、U相端子120から負荷500図8a、図8bでは不図示に流れ出る。同様に、電源400からの電流は、図8bの半導体素子30を通じて配線層54gに流れ、W相端子122から負荷500に流れ出る。半導体素子10および30を通じて負荷500に流れ出た電流は、図8aのV相端子121から配線層54fに流れ込む。そして、半導体素子21を通じて配線層50cに流れ、出力端子125図8a、図8bでは不図示から電源400に戻る。実施の形態4によれば、各相アームに含まれる2つの半導体素子を同一の基板上に設けられた配線層により電気的に接続するので、その配線層の長さを短くできる。また、2つの半導体素子とそれらを制御する受動素子および制御回路素子との配線層の長さを短くできる。このためインバータの配線インダクタンスを低減でき、ノイズを小さくすることができる。以上、本発明を実施例をもとに説明した。この実施例は例示であり、それらの各構成要素や各処理プロセスの組合せにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。上述した実施の形態では、基板40、44として金属基板を用いる例を示したが、本発明はこれに限らない。たとえば、一方の基板にISBIntegratedSysteminBoard;登録商標基板を用いたり、基板内部にメタル板を挟み込んだメタルコア基板を用いてもよい。なお、ISB基板については特開2002-110717号公報に詳しい。上述した実施の形態では、半導体素子と配線層との間にヒートスプレッダを設ける例を示したが、ヒートスプレッダを設けずに、半導体素子の両主面が配線層に直に接するようにしてもよい。実施の形態2では、蛇腹構造のヒートスプレッダ60を各半導体素子の高発熱主面と反対の主面と配線層との間に設けられている例を示したが、高発熱主面と配線層との間に設けられてもよい。また、実施の形態2では、ヒートスプレッダを蛇腹構造の弾性体とする例を示したが、これとは別に、弾性部材を半導体素子と基板との間に設けてもよい。なお、この場合、半導体素子と基板の間に設けられていればよく、半導体素子と弾性部材のいずれかに直に接していなくてもよい。実施の形態4では、U、V、W相の三相インバータの例を示したが、本発明はこれに限らない。たとえば、単相または三相以外の多相インバータであってもよい。