"ダイレクトメモリアクセスコントローラを用いたデータ転送制御装置であって、転送先のアドレス、リードもしくはライトを指定するコマンドを発行するコマンド制御手段と、データ転送の際に記憶装置制御回路よりタグ情報を受け取ることでどのコマンドに対するデータ転送か判別するために、コマンド発行の際にタグ情報を生成するタグ生成手段と、上記タグ情報にアドレスオフセットの情報を含め、データ転送の際に当該データに対応するアドレスオフセットの情報を受けとり、上記記憶装置制御回路から受けとったデータから上記アドレスオフセットの情報に基づいて有効データの選択を行って出力する有効データ選択手段とを備えたことを特徴とするデータ転送制御装置。ダイレクトメモリアクセスコントローラを用いたデータ転送制御装置であって、転送先のアドレス、リードもしくはライトを指定するコマンドを発行するコマンド制御手段と、コマンド発行の際にアドレスオフセットの情報を内部蓄積する記憶手段と、データ転送の際に上記内部蓄積したアドレスオフセットの情報に基づいて上記記憶装置制御回路から受けとったデータから上記アドレスオフセットの情報に基づいて有効データの選択を行って出力する有効データ選択手段とを備えたことを特徴とするデータ転送制御装置。ダイレクトメモリアクセスコントローラを用いたデータ転送制御方法であって、上記ダイレクトメモリアクセスコントローラが、転送先のアドレス、リードもしくはライトを指定するコマンドを発行することと、上記ダイレクトメモリアクセスコントローラが、データ転送の際に記憶装置制御回路よりタグ情報を受け取ることでどのコマンドに対するデータ転送か判別するために、コマンド発行の際にタグ情報を生成することと、上記ダイレクトメモリアクセスコントローラが、上記タグ情報にアドレスオフセットの情報を含め、データ転送の際に当該データに対応するアドレスオフセットの情報を受けとり、上記記憶装置制御回路から受けとったデータから上記アドレスオフセットの情報に基づいて有効データの選択を行って出力することと含むことを特徴とするデータ転送制御方法。ダイレクトメモリアクセスコントローラを用いたデータ転送制御方法であって、上記ダイレクトメモリアクセスコントローラが、転送先のアドレス、リードもしくはライトを指定するコマンドを発行することと、上記ダイレクトメモリアクセスコントローラが、コマンド発行の際にアドレスオフセットの情報を内部蓄積することと、上記ダイレクトメモリアクセスコントローラが、データ転送の際に上記内部蓄積したアドレスオフセットの情報に基づいて上記記憶装置制御回路から受けとったデータから上記アドレスオフセットの情報に基づいて有効データの選択を行って出力することとを含むことを特徴とするデータ転送制御方法。しかしながら、今までのコマンド先投げ機能付きの二次元DMACでは、一次転送のコマンド発行完了後、もしデータ転送が開始していない場合には、次の一次転送の開始を待つ必要があり、一次転送量が少量の場合に、バス使用効率が十分に上がらないという問題点があった。図5は従来技術に係るコマンド先投げ機能を有する二次元DMACのデータ転送を示す概念図であり、図6は図5の二次元DMACのデータ転送時のタイミングチャートである。上記の問題点について、図5及び図6を参照して以下に説明する。図5は1コマンドで転送できるデータ量が8バイト、一次転送量がコマンド2回分の16バイトで、一次転送を4回繰り返す二次元DMAC転送をイメージした図であり、図6は転送タイミングを示した図である。上述のように、アドレスの下位ビットに関してはデータ転送時のバイトイネーブルで指定するため、一次転送の2回目は、一次転送1回目のデータ転送開始まで待たなければならない。例えば、特許文献1においては、スループットを向上させることが可能なデータ転送制御装置を提供することを目的としており、入力されたアドレスに対応したデータがキャッシュメモリに存在しないと判定された場合、このアドレスの直前に入力されたアドレスに対応したデータの出力を待たずに、このアドレスに対応したデータを読み出すためのコマンドを生成することにより、スループットを向上させる。すなわち、特許文献1において、DMACのデータ転送効率の向上目的で、キャッシュメモリと入力されたアドレスに対応するデータがキャッシュメモリに存在するか否かを判定する回路を保持し、DRAMへのアクセス回数を減らす構成が開示されている。しかしながら、2回目以降の一次転送開始時に必要な転送開始待ち時間の影響によるデータ転送効率の低下という問題点を解消することができない。本発明の目的は上記の問題点を解決し、二次元DMACを用いたデータ転送制御装置において、従来技術に比較してデータバスの使用効率を高めることができるデータ転送制御装置及び方法を提供することにある。第1の発明に係るデータ転送制御装置は、ダイレクトメモリアクセスコントローラを用いたデータ転送制御装置であって、転送先のアドレス、リードもしくはライトを指定するコマンドを発行するコマンド制御手段と、データ転送の際に記憶装置制御回路よりタグ情報を受け取ることでどのコマンドに対するデータ転送か判別するために、コマンド発行の際にタグ情報を生成するタグ生成手段と、上記タグ情報にアドレスオフセットの情報を含め、データ転送の際に当該データに対応するアドレスオフセットの情報を受けとり、上記記憶装置制御回路から受けとったデータから上記アドレスオフセットの情報に基づいて有効データの選択を行って出力する有効データ選択手段とを備えたことを特徴とする。第2の発明に係るデータ転送制御装置は、ダイレクトメモリアクセスコントローラを用いたデータ転送制御装置であって、転送先のアドレス、リードもしくはライトを指定するコマンドを発行するコマンド制御手段と、コマンド発行の際にアドレスオフセットの情報を内部蓄積する記憶手段と、データ転送の際に上記内部蓄積したアドレスオフセットの情報に基づいて上記記憶装置制御回路から受けとったデータから上記アドレスオフセットの情報に基づいて有効データの選択を行って出力する有効データ選択手段とを備えたことを特徴とする。第3の発明に係るデータ転送制御方法は、ダイレクトメモリアクセスコントローラを用いたデータ転送制御方法であって、上記ダイレクトメモリアクセスコントローラが、転送先のアドレス、リードもしくはライトを指定するコマンドを発行することと、上記ダイレクトメモリアクセスコントローラが、データ転送の際に記憶装置制御回路よりタグ情報を受け取ることでどのコマンドに対するデータ転送か判別するために、コマンド発行の際にタグ情報を生成することと、上記ダイレクトメモリアクセスコントローラが、上記タグ情報にアドレスオフセットの情報を含め、データ転送の際に当該データに対応するアドレスオフセットの情報を受けとり、上記記憶装置制御回路から受けとったデータから上記アドレスオフセットの情報に基づいて有効データの選択を行って出力することと含むことを特徴とする。第4の発明に係るデータ転送制御方法は、ダイレクトメモリアクセスコントローラを用いたデータ転送制御方法であって、上記ダイレクトメモリアクセスコントローラが、転送先のアドレス、リードもしくはライトを指定するコマンドを発行することと、上記ダイレクトメモリアクセスコントローラが、コマンド発行の際にアドレスオフセットの情報を内部蓄積することと、上記ダイレクトメモリアクセスコントローラが、データ転送の際に上記内部蓄積したアドレスオフセットの情報に基づいて上記記憶装置制御回路から受けとったデータから上記アドレスオフセットの情報に基づいて有効データの選択を行って出力することとを含むことを特徴とする。本発明に係るデータ転送制御装置及び方法によれば、コマンド発行時のタグにデータ転送時に必要なアドレスの下位ビットの情報を含めることで、二回目以降の一次転送のコマンド転送を、直前の一次転送のデータ転送開始を待つことなく開始できるので、DMACを用いたデータ転送装置で、データバスの使用効率を従来技術に比較して高めることができる。また、アドレスオフセットの情報を内部蓄積することで、タグを使用しない場合でも同様の作用効果を有し、さらに構成が簡単になる。以下、本発明に係る実施形態について図面を参照して説明する。なお、以下の各実施形態において、同様の構成要素については同一の符号を付している。図7は本発明の一実施形態に係るDMACを用いたデータ転送制御装置を示すブロック図である。本実施形態に係るデータ転送制御回路は、二次元DMACを用いたデータ転送制御回路において、一次転送開始の際に発生する可能性があるウエイト期間を削除し、データバスの使用効率を従来技術に比較して高めることを特徴としている。具体的には、コマンド転送発行時のタグに、データ転送時に必要なアドレスの下位情報を含めることで、データ転送時は、そのタグ情報を使ってアドレス制御する。図7のデータ転送制御装置において、アービター回路12には3つのDMAC11-0,11-1,11-2が接続される一方、アービター回路12にインターフェースコントローラ13が接続されている。各DMAC11-0,11-1,11-2は、コマンド制御部20と、タグ生成部21と、有効データ選択部22と、アドレス情報抽出部23とを備えて構成される。ここで、インターフェースコントローラ13は、コマンドタグ信号com_tagを順次先入れ先出しで格納するFIFOFirstInFistOutメモリ13Mを備える。例えばDMAC11-0のコマンド制御部20は、コマンド発行を示すコマンド要求信号com_reqと、アドレスを示すアドレス信号addressと、リードかライトを示すライト信号writeとを含むコマンドを生成してアービター回路12に出力する。タグ生成部21は、コマンド制御部20からのアドレスの下位4ビットaddress[3:0]を受け取り、コマンド発行時に付与するコマンドタグ信号com_tagアドレスの下位4ビットaddress[3:0]に対して、DMACのID識別番号を付加した信号をいう。を生成してアービター回路12を介してインターフェースコントローラ13に出力する。これに応答して、インターフェースコントローラ13は、コマンドタグ信号com_tagをFIFOメモリ13Mに格納し、受信したコマンドに基づいてDRAM14からデータを読み出して受信した後、当該データに対応する、上記格納したコマンドタグ信号com_tagをFIFOメモリ13Mから取り出してデータタグ信号data_tagとしてアービター回路12を介して例えばDMAC11-0に返信する。一方、DMAC11-0のアドレス情報抽出部23及び有効データ選択部22はそれぞれ、対向のアービター回路12からデータdata[127:0]と、データタグ信号data_tagを受け取り、アドレス情報抽出部23はデータタグ信号data_tagからアドレス情報address[3:0を抽出し、データdata[127:0]の有効部の選択を行う。なお、本動作例では、1コマンドで128ビット16バイト転送する構成であるが、本発明はこれに限らず、1コマンドで8バイトや32バイトなどで構成しても構わない。図8は図7のデータ転送制御回路の動作を示すタイミングチャートである。図8において、コマンド発行を示す、コマンド要求信号com_reqのアサートと同時にアドレスaddress[31:4]とコマンドタグ信号com_tagを発行するT1。本動作例はリード転送を示すため、ライト転送を示すライト信号wirteは、Lレベルである。コマンドタグ信号com_tagには、アドレスの下位ビットaddress[3:0]とDMAC固有のID識別番号が含まれる。本動作例では2つ目のコマンドを続けて発行しているT2。次いで、コマンド発行から一定の時間経過後、リードデータdata[127:0]を対向のアービター回路12から受け取るT3。この際、コマンド発行時に発行したコマンドタグ信号com_tagに対応するデータタグ信号data_tagも受け取る。DMAC11-0は受け取ったデータタグ信号data_tagの中のアドレス情報address[3:0]の情報から、データdata[127:0]のうち、有効なデータを選択してCPU10に出力する。例えば、address[3:0]=0のときは、data[127:0]はすべて有効であるし、address[3:0]=0x416進数表示のときは、data[31:0]リトルエンディアンの場合の下記4バイト分は無効データと判断する。なお、ビッグエンディアンの場合は、上位4バイト分は無効データと判断する。図9は図7のデータ転送制御回路において一次転送を2回行った場合のタイミングチャートである。従来技術に係るデータ転送制御装置では、図6に示すように、一次転送1回目のデータ転送開始を待って、2回目の転送を開始していたが、本実施形態に係るデータ転送制御装置では、上述したように、タグにアドレス情報が含まれているため、転送開始待ちは発生せず、図9に示すように、連続転送が可能となる。図10は本発明の変形例に係るDMACを用いたデータ転送制御装置を示すブロック図である。図10のデータ転送制御装置は、図7のデータ転送制御装置に比較して以下の構成が異なる。すなわち、各DMAC11-0,11-1,11-2は、タグ生成部21及びアドレス情報抽出部23に代えてFIFOメモリ24をさらに備え、アドレスオフセットの情報をタグを用いて送らず、FIFOメモリ24に内部蓄積することで、有効データ選択部22は、データ転送の際に上記内部蓄積したアドレスオフセットの情報に基づいて上記記憶装置制御回路から受けとったデータから上記アドレスオフセットの情報に基づいて有効データの選択を行って出力する。これにより、図7のデータ転送制御装置と同様の作用効果を得るとともに、図7のデータ転送制御装置の構成よりも簡単になるという利点がある。"