"被検体から放出された音響波を受信して受信信号に変換する複数の受信素子と、前記受信信号の位相を揃える整相遅延手段と、前記整相遅延手段から出力された受信信号を複素信号に変換する複素変換手段と、位相の揃った複数の複素信号からなる複素信号群を用いて一定周期ごとに複素相関行列を求める複素相関行列計算手段と、前記複素信号群、および、前記複素相関行列に含まれる行列要素の少なくともいずれか一方を入力データとし、当該入力データのビット数を削減する削減手段と、前記複素相関行列に基づいて注目位置毎の電力値を計算する電力計算手段と、を有する被検体情報取得装置であって、前記削減手段は、一つの複素相関行列に関する全ての入力データに対して共通のレベル変換処理を行い、ビット数を削減することを特徴とする被検体情報取得装置。前記削減手段は、前記一つの複素相関行列に関する入力データごとに、前記入力データの最大値がオーバフローしない範囲で、前記入力データに含まれる信号に対して共通のビットシフト数だけ上位方向へのビットシフトを行うとともに、すべての前記入力データに対して、共通の削除数だけ下位ビットを削除することを特徴とする請求項1に記載の被検体情報取得装置。前記削減手段によるビットシフト数に応じて、前記電力計算手段により計算された電力値を補正する手段を更に有することを特徴とする請求項2に記載の被検体情報取得装置。前記削減手段は、正値化されて2進数で表現された前記入力データに含まれる信号に対してビットごとにOR処理を行った結果に基づいてビットシフト数を決定することを特徴とする請求項2または3に記載の被検体情報取得装置。被検体から放出された音響波とは、前記受信素子から送信された音響波が被検体内部で反射したものであることを特徴とする請求項1ないし4のいずれか1項に記載の被検体情報取得装置。被検体に電磁波を照射する光源をさらに有し、被検体から放出された音響波とは、前記光源から電磁波の照射を受けた被検体から発生する光音響波であることを特徴とする請求項1ないし4のいずれか1項に記載の被検体情報取得装置。超音波イメージング装置の性能は、CMP法の適用により大幅に改善できると期待されている。しかし、CMP法を超音波イメージング装置に適用するためには、前述のCMP法の複雑な計算をリアルタイムに処理する小型で低価格な計算処理装置が必要であるが、そのような装置は従来知られておらず適用が困難であった。超音波イメージング装置の場合、目標位置から発するエコー信号に重畳する雑音信号は被検体内部の様々の位置から到来するエコー信号であり、その到来方向や強度は時間の経過とともに急激に変化する。そのため、CMP法によって良好なエコー画像を得ようとすれば、エコー画像の各画素ごとに前述のステップ1~6で示されるCMP法の計算ステップを実行し、急変する雑音信号に対処することが必要である。従来からCMP法が適用されているレーダーや通信の分野では、妨害波の方向や強度が超音波ほど急激に変わることはないので、最適重みベクトルの計算は比較的遅い周期とすることができた。しかし、超音波イメージング装置では1画素ごとの極めて短い周期で逆行列を含む複雑な計算を連続的に実行することが必要であり、超高速で低価格な小型計算回路の開発がCMP法を超音波イメージング装置に適用する際の最大の課題となっていた。例えば、50MHzのサンプリングクロックで入力される受信信号に対し、10クロックごとに相関行列を計算して拘束付最小電力の計算を行う場合を考える。この場合、被検体となる人体の超音波伝搬速度が凡そ1500m/sなので、1画素寸法が0.15mm程度のエコー画像を構成できる。このエコー画像をリアルタイムで再構成しようとすれば、CMP法の計算を200ns以下の時間周期で完了することが必要である。このような超高速計算を可能とする低価格な小型計算回路は知られていない。本発明は上記課題に鑑みて成されたものであり、その目的は、CMP法を高速で計算する計算回路を安価で小型の回路とするための手段を提供することである。本発明は以下の構成を採用する。すなわち、被検体から放出された音響波を受信して受信信号に変換する複数の受信素子と、前記受信信号の位相を揃える整相遅延手段と、前記整相遅延手段から出力された受信信号を複素信号に変換する複素変換手段と、位相の揃った複数の複素信号からなる複素信号群を用いて一定周期ごとに複素相関行列を求める複素相関行列計算手段と、前記複素信号群、および、前記複素相関行列に含まれる行列要素の少なくともいずれか一方を入力データとし、当該入力データのビット数を削減する削減手段と、前記複素相関行列に基づいて注目位置毎の電力値を計算する電力計算手段と、を有する被検体情報取得装置であって、前記削減手段は、一つの複素相関行列に関する全ての入力データに対して共通のレベル変換処理を行い、ビット数を削減することを特徴とする被検体情報取得装置である。本発明によれば、CMP法を高速で計算する計算回路を安価で小型の回路とするための手段を提供することができる。以下、図面を参照しつつ本発明を実施するための形態を説明する。本発明の超音波イメージング装置は、被検体に超音波を送信して反射波を受信することで情報を取得する、超音波エコー技術を利用した装置を含む。更にその他にも、被検体に光電磁波を照射することにより被検体内から放出された音響波を受信して、被検体情報を画像データとして取得する光音響効果を利用した装置を含む。したがって本発明の超音波イメージング装置は、被検体情報取得装置とも呼べる。被検体が生体である場合、被検体情報取得装置は生体情報取得装置とも呼べる。ここで音響波とは、典型的には超音波であり、音波、超音波、光音響波、光超音波と呼ばれる弾性波を含む。前者の超音波エコー技術を利用した被検体情報取得装置の場合、被検体情報とは、被検体内部の組織の音響インピーダンスの違いを反映した情報である。後者の光音響効果を利用した被検体情報取得装置の場合、被検体情報とは、光照射によって生じた音響波の発生源分布や、被検体内の初期音圧分布、初期音圧分布から導かれる光エネルギー吸収密度分布、吸収係数分布、組織を構成する物質の濃度分布を示す。物質の濃度分布とは、例えば、酸素飽和度分布や酸化還元ヘモグロビン濃度分布などである。本発明で取得する電力分布は、こちらの被検体情報に対応する分布であり、この電力分布を画像データとして取得する。ここで、計算回路の規模が増大する原因と、それを抑制する方法について検討する。CMP法の様な適応型信号処理は、逆行列を含む複雑な計算を必要とする。このような複雑な計算を電子回路で実現する場合には通常、計算による打ち切り誤差の累積を最小にするために浮動小数点型の演算回路が用いられる。しかし、浮動小数点型の演算回路は規模が大きく、多数の演算回路を並列に実装して高速化を図ろうとすると、装置全体の回路規模が非常に大きくなって安価な実用装置にすることは難しい。一方、固定小数点型の演算回路を用いて構成する場合には、超音波の広いダイナミックレンジに対応するために、受信信号をビット数の大きなデータとする必要があり、やはり回路規模が大きくなることが避けられない。例えば、受信信号が24ビットであれば、複素相関行列の各要素は48ビット以上となる。しかし、48ビット以上のデータを入力とする逆行列を含む拘束付最小電力計算回路を固定小数点型計算回路で構成することは、回路規模的にも計算速度的にも難しかった。本発明では、以下の実施例で述べるように、特に代数計算数の多い複素相関計算の前段と拘束付最小電力計算の前段の少なくとも一方に、レベル変換処理を用いてデータのビット数を削減する手段を設ける。これによりCMP法の計算を超高速で実施する小型回路を実現する。本発明で用いるレベル変換処理とは、一つの相関行列に関する信号データ群を、相関行列単位に最大値がオーバフローしない範囲で信号データを上位方向にビットシフトし、下位ビットを削除する処理である。その際、上位ビットシフト数に関しては、入力データ一つの相関行列の行列要素または一つの複素信号群に含まれる信号を単位として、当該単位に共通のビット数をシフトする。また、下位ビット削除数に関しては、全ての入力データに対して共通のビット数を削除する。このようにすれば、小さい信号は大きい信号に変換されるので、下位ビットを削除しても計算精度が大きく損なわれることはない。これにより計算精度の劣化を最小限としながら信号データのビット数を削減できるので、計算回路全体を小型化することができる。更に、相関行列ごとのビットシフト量を指数として後段に転送し、転送された指数を基に拘束付最小電力計算値を補正する手段を設け、レベル変換処理による拘束付最小電力計算値の違いを補正するようにする。以下に説明する本発明の実施例では、前述のように一つの相関行列に関する信号データ群に対して一つの共通ビットシフト数でビットシフトすることがポイントである。それにより一つの複素相関行列から計算される拘束付最小電力計算値を補正することが可能になる。このため、一つの相関行列に関する信号データ群が容易に分離可能な、複素相関行列計算の前段と拘束付最小電力計算の前段が、本発明のレベル変換処理に好適な実施位置となる。超音波イメージング装置の超音波信号は、元々ダイナミックレンジが広く信号ビット数が大きいので、回路規模は大きくならざるを得ない。しかし、本発明のレベル変換処理により計算回路の信号ビット数を削減できれば、CMP法の計算を、固定小数点型計算回路を主体とした比較的小型で高速の計算回路で実現できる。固定小数点型計算回路においては、加減算回路の回路規模は計算ビット数にほぼ比例し、乗算回路の規模は計算ビット数の2乗にほぼ比例する。従って、例えば本発明により複素相関行列の各行列要素が48ビットから24ビットに変換できれば、全体の回路規模を1/3~1/4程度へと削減できる。計算ビット数が削減できれば、それに応じて計算速度も向上させることができる。回路規模が削減できると、CMP法の計算回路全体が1個の大規模FPGAFieldProgrammableGateArrayで実現できる可能性がある。あるいは、より性能の高い複素相関行列計算回路と拘束付最小電力計算回路を1個の大規模FPGAに実装できる可能性がある。全体回路が1個の大規模FPGAに収まれば、それぞれの演算回路の駆動周波数を高く設定し、計算を更に高速化することも容易である。<実施例1>図1に本発明に関わる超音波イメージング装置の構成例を示す。図において、送信信号処理回路2はCPUの指示により送信信号3を発生し、スイッチ回路4を介して超音波探触子1の超音波送受信素子群5を駆動し、パルス状の超音波ビーム6を送信する。超音波ビーム6が被検体内部で反射することによって、超音波エコー波7が発生する。超音波エコー波7は、超音波送受信素子群5によってnチャネルの電気信号に変換され、スイッチ回路4を通って整相遅延回路8に送られる。送られた電気信号は不図示のAD変換回路によってディジタル信号に変換される。整相遅延回路8は超音波ビーム6上の任意の点Pからのエコー信号の到着時刻が揃うように各信号の遅延時間を調整する。複素変換回路9は到着時間の揃えられたnチャネルの信号をそれぞれ複素信号に変換する。複素変換回路9における複素変換処理は、実数値列からなる入力信号を元に、各周波数成分の位相が90°ずれた信号を生成し、その90°位相のずれた信号を虚数部として付加することにより複素信号10へと変換する処理である。90°位相のずれた信号は、奇数タップ、奇対称係数のFIRフィルタを用いることにより、容易に生成することができる。レベル変換回路14削減手段は、後段の複素相関行列計算回路11において一つの複素相関行列を計算するために必要な複素信号群ごとに、複素信号のレベル変換処理を行う。すなわち、一つの複素相関行列を計算するために必要な複素信号群ごとに、その最大値がオーバフローしない範囲で最適ビットシフト量m0を決定する。そして、その決定された最適ビットシフト量m0でそれぞれの複素信号を上位方向にビットシフトする。更に、レベル変換回路14はビットシフトされた複素信号の下位m1ビットを削除し、削除された複素信号群15を出力するとともに、最適ビットシフト量m0を指数データ16として後段に出力する。なお、削除ビット数m1は予め定められた全行列共通の固定値である。複素相関行列計算回路11は、数式1に従って、Tクロック間のnチャネル複素信号を使用して複素相関行列A[k]を計算する。つまり、複素相関行列計算回路11は、一定周期毎に複素相関行列を計算する。なお、Tクロック間のnチャネル複素信号は、X[kT],X[kT1],X[kT2],...,X[kTT-1]のように表される。前述のレベル変換回路における一つの複素相関行列を計算するために必要な複素信号群は、このTクロック分のnチャネル複素信号に相当する。レベル調整回路により小さな数値は大きな数値に変換されているので、下位ビットを削除しても計算精度の劣化は少ない。複素相関行列計算回路は高速化のために複素数の積和回路を多数並列に駆動する必要があるので、計算ビット数削減による回路規模の削減効果は非常に大きい。拘束付最小電力計算回路12は、複素相関行列計算回路11から入力される複素相関行列A[k];k=0,1,2,...を、数式4、数式5に従って次々と注目位置毎の濃淡値qへと変換する。このとき、レベル変換回路14で複素信号の下位m1ビットが削除されていれば、複素相関行列計算の結果は下位2×m1ビットが削減されることになる。拘束付最小電力計算回路12の回路規模は、数式4からも容易に想像できるように逆行列計算を含む計算量の非常に大きな回路である。そのため、入力データのビット数が2×m1ビット削減されていれば、拘束付最小電力計算回路12の回路規模の削減効果も非常に大きい。拘束付最小電力計算回路12で計算される電力値は、入力となる複素相関行列の大きさに比例する。従って、レベル変換回路によってm0ビット上位へシフトした複素信号に対しては、2の2×m0乗倍の電力値となり、数式5のLOG変換の結果、濃淡値qの値は真の値に対して2×m0×Log[2]が加算された値となる。補正回路61は、指数データ16として転送される指数m0を用いて、拘束付電力計算回路12の出力値から2×m0×Log[2]を減算する回路である。これにより、補正回路61はレベル変換回路14のシフト量に関わらず正しい濃淡値qをCPUに転送できる。なお、レベル変換回路14は下位m1ビットを削除しているので、正しくは2×m1×Log[2]を加算してビット削除分も補正する必要があるが、全ての出力濃淡値qに共通のオフセットなので、目的により補正してもしなくてもよい。CPUは送信信号処理回路2によって超音波ビームの発信位置と方向を適切に走査しながら各超音波ビーム経路上の注目位置毎のエコー画像信号q濃淡値を収集して濃淡値の分布電力分布に対応とし、それを元にエコー画像データを作成する。そして作成した画像データを表示装置13に表示させる。このようにすれば、本発明により回路規模の大幅に削減されたCMP法に基づく超音波イメージング装置を実現することができる。図2Aはレベル変換回路14の詳細な実施例である。図において、複素変換回路9から入力されるnチャネル複素信号10はそれぞれ実数部と虚数部に分離され並列に正値化回路21に入力される。正値化回路21は入力される複数の信号の符号をそれぞれ判定し、負の数値があればその数値をビットごとに反転して全ての数値を正値信号21sとする。OR回路22は変換された複数の正値信号21sのビットごとOR処理を行う。累積OR回路23と累積レジスタ24は、一つの複素相関行列の計算に関わる所定の周期Tクロックの間、OR回路22の出力22sを累積OR処理してレジスタ25に出力する。すなわち、累積OR回路23は、Tクロックの先頭クロックでは、OR信号22sをそのまま出力23sとし、累積レジスタ24にセットする。そして、継続するクロックでは、累積レジスタ24の出力24sとOR回路22の出力信号22sとのビットごとOR処理を行って累積OR回路23の出力23sとし、累積レジスタ24にセットする。この処理をTクロックの最後まで繰り返せば、一つの複素相関行列計算に関わる全ての正値信号21sのビットごとOR処理の結果がレジスタ24に保持される。したがって、次のTクロックの先頭で累積レジスタ24の結果24sをレジスタ25にセットするようにすれば、Tクロックごとに一つの複素相関行列計算に関わる全ての入力信号の正値化とOR処理が完了し、その結果がレジスタ25にセットされることになる。シフト量計算回路26は、累積ORの結果であるレジスタ25の信号25sを参照し、最適ビットシフト量m0として上位ビットに連なる0ビットの数-1を計算する。遅延回路27は、最適ビットシフト量を計算する間、入力される複素信号を遅延させる回路であり、ビットシフト回路28は遅延された入力信号27sを最適シフトビット数m0だけ上位にシフトし、下位m1ビットを削除して出力する。図2Bは、複素信号10の実数部、虚数部として6個の数値1455,11,-206,185,-802,860が入力された場合の具体的な数値計算例である。ブロック10は入力数値を2進数で表現したものであり、ブロック10の数値を正値化回路21により正値化するとブロック21sのようになる。更に正値化された数値をOR回路22でOR処理して累積レジスタ24にセットするとブロック24sの結果が得られる。複素相関行列を計算する周期Tが1よりも大きい場合、ブロック24sの数値は後続するOR信号22sと連続的にOR処理されブロック24sの数値は更新される。累積ORされた結果は行列計算周期Tごとにレジスタ25にセットされブロック25sとなる。シフト量計算回路27はブロック25sの信号を参照し、最適シフト量として上位の連続する0のビット数を計数する。この例では最適シフト量は12である。ビットシフト回路28は、遅延された入力信号27sを12ビット上位にシフトし、更に下位12ビットを削除し、複素信号15として出力する。この結果、24ビットの入力信号は12ビットへと削減でき、後続の複素相関行列計算回路11、拘束付最小電力計算回路12の計算回路規模を大幅に削減することができる。図3は、シフト量計算回路26、ビットシフト回路28の別の実施例である。この実施例では、最大7ビットのビットシフト処理を4ビット、2ビット、1ビットのシフト処理の多段構成で実現している。4ビットシフト判定回路41aはレジスタ25の上位5ビットの値を判定し、全てのビットが0であれば4ビットシフト信号41asを発生する。4ビットシフト回路41b、41cは、4ビットシフト信号41asがオンのときは信号25s、27sをそれぞれ4ビットシフトし、オフの時はシフトせずに信号41bs、41csとして次段に出力する。2ビットシフト判定回路42aは前段からの信号41bsの上位3ビットの値を判定し、全てのビットが0であれば2ビットシフト信号42asを発生する。2ビットシフト回路42b、42cは、2ビットシフト信号42asがオンのときは入力信号41bs、41csをそれぞれ2ビットシフトし、オフの時はシフトせずに信号42bs、42csとして次段に出力する。1ビットシフト判定回路43aは前段からの信号42bsの上位2ビットの値を判定し、全てのビットが0であれば1ビットシフト信号43asを発生する。1ビットシフト回路43cは、1ビットシフト信号43asがオンのときは入力信号42csを1ビットシフトし、オフの時はシフトせずに信号43csとして次段に出力する。指数計算回路44は、シフト信号41as,42as,43asのオンオフを判定し、オンの時はそれぞれ4、2、1を加算してトータルのシフト量とする。トータルのシフト量は指数データとして後段回路へと出力する。このような構成により、レジスタ25の上位ビットの連続0ビットの数をカウントするというやや面倒な処理を省略し、最大7ビットのビットシフト処理を実行することができる。シフト処理の段数を増加させれば更に大きなビットシフト処理も実現できる。また、設計仕様によっては、後段の小さいビット数のシフト回路を省略し、全体回路の規模を縮小することもできる。図4は、4チャネルの複素信号15が入力された場合の複素相関行列計算回路11の詳細構成を示す。複素相関行列計算回路11は、複素信号ベクトルの各要素間の乗算を16個の複素乗算回路M00,M01,...,M33によって計算し、その結果を行列計算周期Tクロックの間累積加算回路51によって累積加算し、16個の行列要素52を出力する。このように、複素相関行列計算回路11は入力チャネル数の2乗に比例する多数の複素乗算回路と累積加算回路が必要であり、計算精度を劣化させずに入力信号のビット数が削減できれば、回路規模の削減効果は非常に大きい。図5は数式4と数式5を計算する拘束付最小電力計算回路12の詳細な実施例である。拘束付最小電力計算回路12は、信号62として入力される複素相関行列Aと固定の拘束ベクトルCとを用いて数式4を計算する回路として、QR分解回路63、後退代入計算回路64、電力計算回路65を含む。更に数式5を計算するためのLOG変換回路66から構成される。数式4の分母の項は、以下の数式6で表される。通常、この式は、以下の数式7のような連立一次方程式の解ベクトルYとCの内積として計算される。QR分解計算と後退代入計算BackSubstitutionは、数式7に示す連立一次方程式の解ベクトルYを求める計算処理である。数式7は要素に展開して記述すると、以下の数式8のように表される。QR分解回路63はこの数式8の両辺に回転行列を乗算し、係数行列が上三角化した連立一次方程式、すなわち以下の数式9になるように変形する処理回路である。具体的な計算手順としてはGivensRotationやHouseholder変換などのアルゴリズムが知られている。後退代入計算回路64は、数式9を、以下の数式10のような手順で計算し、解ベクトルYを求める計算回路である。電力計算回路65は、求められた解ベクトルYと既知の拘束ベクトルCを用いて、以下の数式11のように拘束付最小電力Powを計算する回路である。このように拘束付最小電力計算は公知の計算アルゴリズムを回路化することによって実現することができる。しかし、QR分解計算は複素相関行列の大きさの凡そ3乗に比例する複素乗算数が必要であり、回路の並列化によって計算処理の高速化を図ろうとすると、その計算回路は大規模にならざるを得なかった。レベル変換回路によって入力となる行列要素の信号ビット数が削減されれば、その削減効果は実用上非常に大きい。LOG変換回路66は、数式5のLOG変換計算を行う回路である。また、補正回路61は、指数データ20として入力される指数m0を用いて、レベル変換処理の結果を補正する回路である。補正回路61は、以下の数式12の値をLOG変換回路66の出力から減算し、後段のCPUへ出力する。以上のように構成すれば、本発明を適用したCMP法に基づく超音波イメージング装置を容易に実現することができる。CMP法の特徴である複素相関行列計算回路と拘束付最小電力計算回路は、前述のごとく多数の複素乗算処理を含んでいる。この多数の複素乗算を高速に処理するため、複素相関行列計算回路と拘束付最小電力計算回路は多数の乗算回路を並列に駆動する必要があり、大規模な回路にならざるを得なかった。乗算回路の回路規模は通常信号ビット数の2乗に比例するので、信号ビット数の削減による回路規模削減効果に非常に大きい。例えば、信号ビット数が1/2になれば、全体の回路規模は1/3~1/4にすることができ、本発明による回路規模の削減効果は実用上極めて大である。また、信号ビット数が削減できれば、それに応じて計算回路の駆動クロック周波数を高めることができ、高速化を実現することもできる。<実施例2>図6は、実施例1に対して、拘束付最小電力計算回路12の前段にレベル変換回路17を追加した別の実施例である。レベル変換回路17は、複素相関行列計算回路11で計算された行列要素に対して、相関行列単位にレベル変換を行い、ビット数の削減された行列要素を拘束付最小電力計算回路12に出力する。レベル変換回路17の詳細構成は、図2に示したレベル変換回路14の構成とほぼ同等である。レベル変換回路17の場合は、信号10として行列要素の実数部と虚数部を並列に入力する。入力する行列要素は、一つの相関行列を構成する行列要素ごとに、それぞれ正値化ののちに累積ORされ、レジスタ25に設定される。シフト量計算回路26はレジスタ25を基に最適シフト量を計算し、ビットシフト回路28は遅延回路27の出力である個々の行列要素を最適シフト量だけ上位にシフトする。ビットシフト回路28は、更に下位の固定ビットを削除し、ビット削減された行列要素データとして後段の拘束付最小電力計算回路12に出力する。複素相関行列の各行列要素のビット数はレベル変換回路14によって既に削減されているが、計算された行列要素の大小関係は複素相関行列の計算により変化している可能性がある。そのため実施例2のように拘束付最小電力計算回路12の前にレベル変換回路17を追加して行列要素のビット数削減を行えば、更に拘束付最小電力計算回路12の回路規模を削減することができる。この場合、補正回路61に転送すべき指数データは、図のように二つのレベル変換回路から出力される指数データ16と指数データ18の合成されたものとなる。具体的には、レベル変換回路14から出力される指数16は複素相関行列計算により2倍に換算されるので、指数16の2倍とレベル変換回路17の指数18を指数合成回路19において加算し、その結果を指数データ20として補正回路61に転送する。以上のように構成すれば、実施例1に比較して更に回路規模の削減された超音波イメージング装置を実現することができる。また、実施例2では二個のレベル変換回路14、17を実装しているが、レベル変換回路14を省略し、レベル変換回路17のみとしても効果があることは明らかである。なお、上記の各実施例では超音波ビームの照射によって被検体内部に誘起されたエコー信号を処理する装置について説明した。しかし、本発明は被検体に電磁波典型的には光を照射して被検体内部に誘起され放出される超音波信号光音響波を処理する場合であっても同様に有効である。そのために本発明の装置は、電磁波を照射する照射手段を備えても良い。照射手段としては例えば、レーザー光を照射する光源を用いることができる。"