"電源電圧により駆動されて一定の基準電圧を発生する基準電圧発生回路において、バイポーラトランジスタのベースエミッタ間電圧の負の温度係数に依存して生じる負の温度係数を持った第1カレントミラー回路を有する第1電流回路と、バイポーラトランジスタのベースエミッタ間電圧の負の温度係数に依存して生じる正の温度係数を持った第2カレントミラー回路を有する第2電流回路と、前記第1カレントミラー回路の出力電流から前記第2カレントミラー回路の出力電流を減算して減算電流を生成し、前記減算電流に比例した前記基準電圧を出力端子へ出力する電流減算回路と、を備えたことを特徴とする基準電圧発生回路。請求項1記載の基準電流発生回路は、更に、前記第1電流回路の出力側及び前記第2電流回路の出力側と前記電流減算回路の入力側との間に接続され、前記電源電圧のレベルを遷移するレベルシフト回路を備えたことを特徴とする請求項1記載の基準電圧発生回路。前記出力端子は、第1抵抗を介して、前記第1電源とは異なるレベルの第2電源に接続され、前記第1電流回路は、第1電源及び第1ノード間に接続された第1導電形の第1MOSトランジスタと、前記第1MOSトランジスタに対してゲートが共通に接続され、前記第1電源及び第2ノード間に接続された前記第1導電形の第2MOSトランジスタと、前記第1MOSトランジスタに対してゲートが共通に接続され、前記第1電源及び前記出力端子間に接続された前記第1導電形の第3MOSトランジスタと、により構成された前記第1カレントミラー回路と、前記第1ノード及び前記第2電源間に接続された第2抵抗と、前記第2ノードに接続されたコレクタ及びベースと、前記第2電源に接続されたエミッタとを有する第1バイポーラトランジスタと、を有し、前記第2電流回路は、前記第1電源及び第3ノード間に接続された前記第1導電形の第4MOSトランジスタと、前記第4MOSトランジスタに対してゲートが共通に接続され、前記第1電源及び第4ノード間に接続された前記第1導電形の第5MOSトランジスタと、前記第4MOSトランジスタに対してゲートが共通に接続され、前記第1電源及び第5ノード間に接続された前記第1導電形の第5MOSトランジスタと、により構成された前記第2カレントミラー回路と、順方向の第2バイポーラトランジスタを有し、前記第2バイポーラトランジスタが前記第3ノード及び前記第2電源間に直列に接続された第1直列回路と、第3抵抗及び順方向の第3バイポーラトランジスタを有し、前記第3抵抗及び前記第3バイポーラトランジスタが前記第4ノード及び前記第2電源間に直列に接続され、前記第3バイポーラトランジスタのベースが前記第4ノードに接続され、前記第3バイポーラトランジスタのコレクタが前記第2バイポーラトランジスタのベースに接続された第2直列回路と、を有し、前記減算回路は、前記第5ノード及び前記第2電源間に接続された第2導電形の第7MOSトランジスタと、前記第7MOSトランジスタに対してゲートが共通に接続され、前記出力端子及び前記第2電源間に接続された前記第2導電形の第8MOSトランジスタと、を有することを特徴とする請求項1記載の基準電圧発生回路。前記出力端子は、第1抵抗を介して、前記第1電源とは異なるレベルの第2電源に接続され、前記第1電流回路は、第1電源及び第1ノード間に接続された第1導電形の第1MOSトランジスタと、前記第1MOSトランジスタに対してゲートが共通に接続され、前記第1電源及び第2ノード間に接続された前記第1導電形の第2MOSトランジスタと、前記第1MOSトランジスタに対してゲートが共通に接続され、前記第1電源及び前記出力端子間に接続された前記第1導電形の第3MOSトランジスタと、により構成された前記第1カレントミラー回路と、前記第1ノード及び前記第2電源間に接続された第2抵抗と、前記第2ノードに接続されたコレクタ及びベースと、前記第2電源に接続されたエミッタとを有する第1バイポーラトランジスタと、を有し、前記第2電流回路は、前記第1電源及び第3ノード間に接続された前記第1導電形の第4MOSトランジスタと、前記第4MOSトランジスタに対してゲートが共通に接続され、前記第1電源及び第4ノード間に接続された前記第1導電形の第5MOSトランジスタと、前記第4MOSトランジスタに対してゲートが共通に接続され、前記第1電源及び第5ノード間に接続された前記第1導電形の第5MOSトランジスタと、により構成された前記第2カレントミラー回路と、第3抵抗及び順方向の第2バイポーラトランジスタを有し、前記第3抵抗及び前記第2バイポーラトランジスタが前記第3ノード及び前記第2電源間に直列に接続された第1直列回路と、第4抵抗及び順方向の第3バイポーラトランジスタを有し、前記第4抵抗及び前記第3バイポーラトランジスタが前記第4ノード及び前記第2電源間に直列に接続され、前記第3バイポーラトランジスタのベースが前記第4ノードに接続され、前記第3バイポーラトランジスタのコレクタが前記第2バイポーラトランジスタのベースに接続された第2直列回路と、を有し、前記減算回路は、前記第5ノード及び前記第2電源間に接続された第2導電形の第7MOSトランジスタと、前記第7MOSトランジスタに対してゲートが共通に接続され、前記出力端子及び前記第2電源間に接続された前記第2導電形の第8MOSトランジスタと、を有することを特徴とする請求項1記載の基準電圧発生回路。前記レベルシフト回路は、前記第5ノード及び前記第7バイポーラトランジスタ間に順方向にダイオード接続された前記第2導電形の第9MOSトランジスタと、前記第3MOSトランジスタ及び前記出力端子間に順方向にダイオード接続された前記第2導電形の第10MOSトランジスタと、を有することを特徴とする請求項2記載の基準電圧発生回路。電源電圧により駆動されて一定の基準電圧を発生する基準電圧発生回路であって、バイポーラトランジスタのベースエミッタ間電圧の負の温度係数に依存して生じる負の温度係数を持った第1カレントミラー回路を有する第1電流回路と、バイポーラトランジスタのベースエミッタ間電圧の負の温度係数に依存して生じる正の温度係数を持った第2カレントミラー回路を有する第2電流回路と、前記第1カレントミラー回路の出力電流から前記第2カレントミラー回路の出力電流を減算して減算電流を生成し、前記減算電流に比例した前記基準電圧を出力端子へ出力する電流減算回路と、を有する前記基準電圧発生回路と、前記基準電圧発生回路から出力された前記基準電圧を入力し、前記基準電圧に対応した制御電圧を発生する制御電圧発生回路と、前記第1電源から出力される電源電圧が印加される電源端子、及び前記制御電圧が印加されるグランド端子を有し、ストローブ信号及びデータ信号を入力し、前記ストローブ信号により前記データ信号の出力を制御して前記電源電圧と略等しい高レベルの電圧又は前記制御電圧と略等しい低レベルの電圧を出力する論理回路と、前記電源電圧が印加され、前記論理回路の出力電圧に対応した駆動電流を被駆動素子に供給する駆動回路と、を備えたことを特徴とする駆動装置。駆動装置と、発光素子アレイと、を備えたプリントヘッドであって、前記駆動装置は、電源電圧により駆動されて一定の基準電圧を発生する基準電圧発生回路であって、バイポーラトランジスタのベースエミッタ間電圧の負の温度係数に依存して生じる負の温度係数を持った第1カレントミラー回路を有する第1電流回路と、バイポーラトランジスタのベースエミッタ間電圧の負の温度係数に依存して生じる正の温度係数を持った第2カレントミラー回路を有する第2電流回路と、前記第1カレントミラー回路の出力電流から前記第2カレントミラー回路の出力電流を減算して減算電流を生成し、前記減算電流に比例した前記基準電圧を出力端子へ出力する電流減算回路と、を有する前記基準電圧発生回路と、前記基準電圧発生回路から出力された前記基準電圧を入力し、前記基準電圧に対応した制御電圧を発生する制御電圧発生回路と、前記第1電源から出力される電源電圧が印加される電源端子、及び前記制御電圧が印加されるグランド端子を有し、ストローブ信号及びデータ信号を入力し、前記ストローブ信号により前記データ信号の出力を制御して前記電源電圧と略等しい高レベルの電圧又は前記制御電圧と略等しい低レベルの電圧を出力する論理回路と、前記電源電圧が印加され、前記論理回路の出力電圧に対応した駆動電流を被駆動素子に供給する駆動回路と、を備え、前記発光素子アレイは、前記被駆動素子である発光素子が複数配列され、前記駆動電流により発光するものであることを特徴とするプリントヘッド。プリントヘッドを備え、前記プリントヘッドにより露光されて記録媒体に画像を形成する画像形成装置であって、前記プリントヘッドは、駆動装置と、発光素子アレイと、を備え、前記駆動装置は、電源電圧により駆動されて一定の基準電圧を発生する基準電圧発生回路であって、バイポーラトランジスタのベースエミッタ間電圧の負の温度係数に依存して生じる負の温度係数を持った第1カレントミラー回路を有する第1電流回路と、バイポーラトランジスタのベースエミッタ間電圧の負の温度係数に依存して生じる正の温度係数を持った第2カレントミラー回路を有する第2電流回路と、前記第1カレントミラー回路の出力電流から前記第2カレントミラー回路の出力電流を減算して減算電流を生成し、前記減算電流に比例した前記基準電圧を出力端子へ出力する電流減算回路と、を有する前記基準電圧発生回路と、前記基準電圧発生回路から出力された前記基準電圧を入力し、前記基準電圧に対応した制御電圧を発生する制御電圧発生回路と、前記第1電源から出力される電源電圧が印加される電源端子、及び前記制御電圧が印加されるグランド端子を有し、ストローブ信号及びデータ信号を入力し、前記ストローブ信号により前記データ信号の出力を制御して前記電源電圧と略等しい高レベルの電圧又は前記制御電圧と略等しい低レベルの電圧を出力する論理回路と、前記電源電圧が印加され、前記論理回路の出力電圧に対応した駆動電流を被駆動素子に供給する駆動回路と、を備え、前記発光素子アレイは、前記被駆動素子である発光素子が複数配列され、前記駆動電流により発光するものであることを特徴とする画像形成装置。しかしながら、従来の基準電圧発生回路、駆動装置、プリントヘッド及び画像形成装置では、次のような課題があった。例えば、LEDからの光の指向性の改善と、それによる光取り出し効率の向上を目的として、特許文献1に記載されているような分布反射膜を有するDBR構造の形態を採用する場合、チップ温度によって生じる発光波長シフトに起因して、分布反射膜による反射率が変化し、LED発光出力の見かけの温度係数が変化する。そのため、温度上昇によって発光出力が増加する現象が生じるが、これを補正するために、LEDを駆動するための駆動電流を減少させ、基準電圧発生回路においても負の温度係数を備える必要がある。ところが、従来の基準電圧発生回路は、温度係数が正や略ゼロの特性を備えたものであって、DBR構造を備えたLEDの駆動装置に用いるには不都合なものであった。本発明の内の第1の発明の基準電圧発生回路は、電源電圧により駆動されて一定の基準電圧を発生する基準電圧発生回路において、バイポーラトランジスタのベースエミッタ間電圧の負の温度係数に依存して生じる負の温度係数を持った第1カレントミラー回路を有する第1電流回路と、バイポーラトランジスタのベースエミッタ間電圧の負の温度係数に依存して生じる正の温度係数を持った第2カレントミラー回路を有する第2電流回路と、前記第1カレントミラー回路の出力電流から前記第2カレントミラー回路の出力電流を減算して減算電流を生成し、前記減算電流に比例した前記基準電圧を出力端子へ出力する電流減算回路と、を備えたことを特徴とする。第2の発明の基準電圧発生回路は、前記第1の発明の基準電流発生回路に、レベルシフト回路を設けたことを特徴とする。前記レベルシフト回路は、前記第1電流回路の出力側及び前記第2電流回路の出力側と前記電流減算回路の入力側との間に接続され、前記電源電圧のレベルを遷移する回路である。第3の発明の駆動装置は、前記第1又は第2の発明の基準電圧発生回路と、前記基準電圧発生回路から出力された前記基準電圧を入力し、前記基準電圧に対応した制御電圧を発生する制御電圧発生回路と、論理回路と、駆動回路とを備えたことを特徴とする。前記論理回路は、前記第1電源から出力される電源電圧が印加される電源端子、及び前記制御電圧が印加されるグランド端子を有し、ストローブ信号及びデータ信号を入力し、前記ストローブ信号により前記データ信号の出力を制御して前記電源電圧と略等しい高レベルの電圧又は前記制御電圧と略等しい低レベルの電圧を出力する回路である。更に、前記駆動回路は、前記電源電圧が印加され、前記論理回路の出力電圧に対応した駆動電流を被駆動素子に供給する回路である。第4の発明のプリントヘッドは、前記第3の発明の駆動装置と、前記被駆動素子である発光素子が複数配列され、前記駆動電流により発光する発光素子アレイと、を備えたことを特徴とする。第5の発明の画像形成装置は、前記第4の発明のプリントヘッドを備え、前記プリントヘッドにより露光されて記録媒体に画像を形成することを特徴とする。本発明の内の第1、第3、第4の発明によれば、電流減算回路により、負の温度係数を持つ第1カレントミラー回路の出力電流から、正の温度係数を持つ第2カレントミラー回路の出力電流を減算し、この減算した電流に比例した基準電圧を生成するようにしている。そのため、負の温度係数値から正の温度係数値が所定比率で減算され、比較的大きな負値の所望の温度係数を得ることができる。更に、その温度係数とは独立に基準電圧値も任意に設定することができる。これにより、発光素子等の種々の被駆動素子の温度特性に合わせた駆動装置及びプリントヘッドを実現することができる。第2、第3、第4の発明によれば、レベルシフト回路を設けたので、定電流特性を改善でき、電源電圧が変動したとしても、基準電圧の変動を僅少とすることができる。これにより、被駆動素子をより安定して駆動することができる。第5の発明の画像形成装置によれば、前記基準電圧発生回路を有するプリントヘッドを採用しているので、スペース効率及び光取り出し効率に優れた高品質の画像形成装置を実現できる。本発明を実施するための形態は、以下の好ましい実施例の説明を添付図面と照らし合わせて読むと、明らかになるであろう。但し、図面はもっぱら解説のためのものであって、本発明の範囲を限定するものではない。実施例1の画像形成装置図2は、本発明の実施例1における画像形成装置を示す概略の構成図である。この画像形成装置1は、被駆動素子としての発光素子例えば、LEDを用いたプリントヘッドが搭載された電子写真カラープリンタであり、ブラックK、イエローY、マゼンタM及びシアンCの各色の画像を各々に形成する4個のプロセスユニット10-1~10-4を有し、これらが記録媒体例えば、用紙20の搬送経路の上流側から順に配置されている。各プロセスユニット10-1~10-4の内部構成は共通しているため、例えば、マゼンタのプロセスユニット10-3を例にとり、これらの内部構成を説明する。プロセスユニット10-3には、像担持体としての感光体例えば、感光体ドラム11が図2中の矢印方向に回転可能に配置されている。感光体ドラム11の周囲には、この回転方向上流側から順に、感光体ドラム11の表面に電荷を供給して帯電させる帯電装置12と、帯電された感光体ドラム11の表面に選択的に光を照射して静電潜像を形成する露光装置例えば、プリントヘッド13が配設されている。更に、静電潜像が形成された感光体ドラム11の表面に、マゼンタ所定色のトナーを付着させて顕像を発生させる現像器14と、感光体ドラム11上のトナーの顕像を用紙20に転写した後に残留したトナーを除去するクリーニング装置15が配設されている。なお、これら各装置に用いられているドラム又はローラは、図示しない駆動源からギア等を経由して動力が伝達され回転する。画像形成装置1の下部には、用紙20を堆積した状態で収納する用紙カセット21が装着され、その上方に、用紙20を1枚ずつ分離させて搬送するためのホッピングローラ22が配設されている。用紙20の搬送方向におけるホッピングローラ22の下流側には、ピンチローラ23,24と共に用紙20を挟持することによってこの用紙20を搬送する搬送ローラ25と、用紙20の斜行を修正し、プロセスユニット10-1に搬送するレジストローラ26とが配設されている。これらのホッピングローラ22、搬送ローラ25及びレジストローラ26は、図示しない駆動源からギア等を経由して動力が伝達され回転する。プロセスユニット10-1~10-4の各感光体ドラム11に対向する位置には、それぞれ半導電性のゴム等によって形成された転写器27が配設されている。各転写器27には、感光体ドラム11上に付着されたトナーによる顕像を用紙20に転写する転写時に、各感光体ドラム11の表面電位とこれら各転写器27の表面電位に電位差を持たせるための電位が印加されている。プロセスユニット10-4の下流には、定着器28が配設されている。定着器28は、ヒータが内蔵された加熱ローラとバックアップローラとを有し、用紙20上に転写されたトナーを加圧加熱することによって定着する装置であり、この下流に、排出ローラ29,30、排出部のピンチローラ31,32、及び用紙スタッカ部33が設けられている。排出ローラ29,30は、定着器28から排出された用紙20を、排出部のピンチローラ31,32と共に挟持し、用紙スタッカ部33に搬送する。これら定着器28及び排出ローラ29等は、図示しない駆動源からギア等を経由して動力が伝達されて回転する。このように構成される画像形成装置1は、次のように動作する。先ず、用紙カセット21に堆積した状態で収納されている用紙20が、ホッピングローラ22によって、上から1枚ずつ分離されて搬送される。続いて、この用紙20は、搬送ローラ25、レジストローラ26及びピンチローラ23,24に挟持されて、プロセスユニット10-1の感光体ドラム11と転写器27の間に搬送される。その後、用紙20は、感光体ドラム11及び転写器27に挟持され、その記録面にトナー像が転写されると同時に感光体ドラム11の回転によって搬送される。同様にして、用紙20は、順次プロセスユニット10-2~10-4を通過し、その通過過程で、各プリントヘッド13により形成された静電潜像を各現像器14によって現像した各色のトナー像が、その記録面に順次転写されて重ね合わされる。このようにして記録面上に各色のトナー像が重ね合わされた後、定着器28によってトナー像が定着された用紙20は、排出ローラ29,30及びピンチローラ31,32に挟持されて、画像形成装置1の外部の用紙スタッカ部33に排出される。以上の過程を経て、カラー画像が用紙20上に形成される。実施例1のプリントヘッド図3は、図2中のプリントヘッド13の構成を示す概略の断面図である。図4は、図3中の基板ユニットを示す斜視図である。図3に示すプリントヘッド13は、ベース部材13aを有し、このベース部材13a上に、図4に示す基板ユニットが固定されている。基板ユニットは、ベース部材13a上に固定されるプリント配線板13bと、このプリント配線板13b上に接着剤等で固定された複数の半導体複合チップ13cとを有している。半導体複合チップ13cは、発光素子例えば、LEDとドライバモノリシック集積回路以下ドライバICという。とを複合して形成したチップである。この半導体複合チップ13c上には、発光素子アレイ60が配置されている。各半導体複合チップ13cにおける図示しない複数の端子と、プリント配線板13b上の図示しない配線パッドとは、ボンディングワイヤ13hにより電気的に接続されている。複数の半導体複合チップ13cにおける発光素子アレイ60上には、柱状の光学素子を多数配列してなるレンズアレイ例えば、ロッドレンズアレイ13dが配置され、このロッドレンズアレイ13dがホルダ13eにより固定されている。ベース部材13a、プリント配線板13b及びホルダ13eは、クランプ部材13f,13gにより固定されている。プリンタ制御回路図5は、図2の画像形成装置1におけるプリンタ制御回路の構成を示すブロック図である。このプリンタ制御回路は、画像形成装置1における印刷部の内部に配設された印刷制御部40を有している。印刷制御部40は、マイクロプロセッサ、読み出し専用メモリROM、随時読み書き可能なメモリRAM、信号の入出力を行う入出力ポート、タイマ等によって構成され、図示しない画像処理部からの制御信号SGl、及びビデオ信号ドットマップデータを一次元的に配列したものSG2等によって画像形成装置全体をシーケンス制御して印刷動作を行う機能を有している。印刷制御部40には、プロセスユニット10-1~10-4の4個のプリントヘッド13、定着器28のヒータ28a、ドライバ41,43、用紙吸入口センサ45、用紙排出口センサ46、用紙残量センサ47、用紙サイズセンサ48、定着器用温度センサ49、チャージ信号SGCによりオン状態になる帯電用高圧電源50、及び転写信号SG4によりオン状態になる転写用高圧電源51等が接続されている。ドライバ41には現像転写プロセス用モータPM42が、ドライバ43には用紙送りモータPM44が、帯電用高圧電源50には現像器14が、転写用高圧電源51には転写器27が、それぞれ接続されている。このような構成のプリンタ制御回路では、次のような動作を行う。印刷制御部40は、図示しない画像処理部からの制御信号SGlによって印刷指示を受信すると、先ず、温度センサ49によって定着器28内のヒータ28aが使用可能な温度範囲にあるか否かを検出し、温度範囲になければヒータ28aに通電し、使用可能な温度まで定着器28を加熱する。次に、ドライバ41を介して現像転写プロセス用モータ42を回転させ、同時にチャージ信号SGCによって帯電用高圧電源50をオン状態にし、現像器14の帯電を行う。そして、セットされている図2中の用紙20の有無及び種類が用紙残量センサ47、用紙サイズセンサ48によって検出され、その用紙20に合った用紙送りが開始される。ここで、用紙送りモータ44には、図示しない遊星ギア機構が接続されており、ドライバ43を介して双方向に回転させることが可能になっている。そのため、用紙送りモータ44の回転方向を変えることにより、画像形成装置内部の異なる用紙送り用の搬送ローラ25等を選択的に駆動することができる構成になっている。用紙1ページの印刷開始毎に、用紙送りモータ44を最初に逆転させて、用紙吸入口センサ45が検知するまで、セットされた用紙20を予め設定された量だけ送る。続いて、正回転させて用紙20を画像形成装置内部の印刷機構内に搬送する。印刷制御部40は、用紙20が印刷可能な位置まで到達した時点において、図示しない画像処理部に対してタイミング信号SG3主走査同期信号、副走査同期信号を含む。を送信し、ビデオ信号SG2を受信する。図示しない画像処理部においてページ毎に編集され、印刷制御部40に受信されたビデオ信号SG2は、印刷データ信号以下単に印刷データという。HD-DATAとして各プリントヘッド13に転送される。各プリントヘッド13は、それぞれ1ドットピクセルの印刷のために設けられた発光素子例えば、LED等を複数個線上に配列したものである。印刷制御部40は、1ライン分のビデオ信号SG2を受信すると、各プリントヘッド13にラッチ信号HD-LOADを送信し、印刷データHD-DATAを各プリントヘッド13内に保持させる。又、印刷制御部40は、図示しない画像処理部から次のビデオ信号SG2を受信している最中においても、各プリントヘッド13に保持した印刷データHD-DATAについて印刷することができる。なお、印刷制御部40から各プリントヘッド13に送信されるクロック信号以下単にクロックという。HD-CLK、及び駆動オン/オフ指令信号としてのストローブ信号HD-STB-N但し、-Nは負論理信号を意味する。の内、クロックHD-CLKは、印刷データHD-DATAをプリントヘッド13へ送信するための信号である。ビデオ信号SG2の送受信は、印刷ライン毎に行われる。プリントヘッド13からの発光は、負電位に帯電された感光体ドラム11上に照射される。これにより、印刷される情報は、感光体ドラム11上において電位の上昇したドットとして潜像化される。そして、現像器14において、負電位に帯電された画像形成用のトナーが、電気的な吸引力によって各ドットに吸引され、トナー像が現像形成される。その後、トナー像は転写器27へ送られ、一方、転写信号SG4によって正電位に転写用高圧電源51がオン状態になり、転写器27は感光体ドラム11と転写器27との間隔を通過する用紙20上にトナー像を転写する。転写されたトナー像を有する用紙20は、ヒータ28aを内蔵する定着器28に当接して搬送され、この定着器28の熱によって用紙20に定着される。この定着された画像を有する用紙20は、更に搬送されて画像形成装置1の印刷機構から用紙排出口センサ46を通過して画像形成装置外部へ排出される。印刷制御部40は、用紙サイズセンサ48、及び用紙吸入口センサ45の検知に対応して、用紙20が転写器27を通過している間だけ転写用高圧電源51からの電圧を転写器27に印加する。印刷が終了し、用紙20が用紙排出口センサ46を通過すると、帯電用高圧電源50による現像器14への電圧の印加を終了し、同時に現像転写プロセス用モータ42の回転を停止させる。以後、上記の動作を繰り返す。プリントヘッドの構成図6は、図5中のプリントヘッド13を示す回路構成図である。このプリントヘッド13は、例えば、A4サイズの用紙に1インチ当たり600ドットの解像度で印刷可能な構成になっている。プリントヘッド13は、図示しないプリント配線板を有し、このプリント配線板上に、基準電圧発生回路100と、複数のドライバIC200=200-1~200-n、例えばn=26個と、複数の発光素子アレイ60=60-1~60-n、例えばn=26個とが搭載されている。ここで、基準電圧発生回路100及び複数のドライバIC200-1~200-nにより、本実施例1の駆動装置が構成されている。発光素子アレイ60は、例えば、発光層がエピタキシャルフィルムを用いて形成され、このフィルムをドライバIC200上に貼付して、発光素子アレイ60とドライバIC200とを複合して構成した半導体複合チップ13cを形成している。各発光素子アレイ60には、複数例えば、192個の発光素子例えば、LEDが略直線状に配置されている。LEDの総数は、4992ドット個である。基準電圧発生回路100は、第1電源の電位例えば、電源電圧VDDに基づいて基準電圧Vrefを発生する回路であり、この出力側に、複数のドライバIC200が接続され、更に、これらの各ドライバIC200の出力側に、各発光素子アレイ60がそれぞれ接続されている。複数の発光素子アレイ60を駆動する複数のドライバIC200は、同一の回路により構成され、隣接するドライバIC200-1,200-2,がカスケード接続縦続接続されている。ドライバIC1チップ当たり192個のLEDを駆動でき、これらのドライバICチップが26個カスケード接続され、印刷時に印刷制御部40から送られてくる印刷データHD-DATAをシリアルに転送できる構成になっている。各ドライバIC200は、基準電圧Vrefに基づき制御電圧を発生する制御電圧発生回路210と、印刷時に印刷制御部40から送られてくるクロックHD-CLKを受けて印刷データHD-DATAのシフト転送を行うシフトレジスタ220と、このシフトレジスタ220の出力信号を、印刷時に印刷制御部40から送られてくるラッチ信号HD-LOADによりラッチするラッチ回路230と、印刷時に印刷制御部40から送られてくるストローブ信号HD-STB-Nを反転するインバータ241と、ラッチ回路230とインバータ241との出力信号の論理を求める論理回路例えば、否定論理積回路、以下NANDという。242と、このNAND242の出力信号により、電源電圧VDDから駆動電流を発光素子アレイ60へ供給する駆動回路250とを備えている。制御電圧発生回路210は、駆動回路250の駆動電流が一定となるように制御電圧を発生する機能を有している。なお、図6に示す基準電圧発生回路100はプリントヘッド13に1つ設けられており、ドライバIC200-1~200-nを共通に制御する構成になっているが、これは主として説明を簡略化するための都合であって、各ドライバIC200内に基準電圧発生回路100をそれぞれ設ける構成にしても良い。このような構成にすることで、発光素子アレイ60とドライバIC200とは熱的に蜜に結合されることになって、発光素子アレイ60とドライバIC200のチップ温度とを略等しくすることができ、後述する温度補償の観点からより好ましい。基準電圧発生回路の構成図1は、本発明の実施例1における図6中の基準電圧発生回路100の構成を示す回路図である。この基準電圧発生回路100は、第1電流回路110と、第2電流回路130と、これらの第1電流回路110及び第2電流回路130間に接続された電流減算回路150とにより構成され、電源電圧例えば、VDDにより駆動されて一定の基準電圧Vrefを発生し、出力端子VREFから出力する回路である。第1電流回路110は、バイポーラトランジスタのベースエミッタ間電圧の負の温度係数に依存して生じる負の温度係数を持った電流を生成する第1カレントミラー回路120と、第1バイポーラトランジスタ例えば、NPN形トランジスタ、以下単にNPNという。124と、第2抵抗例えば、抵抗値R125の抵抗125とを有している。第1カレントミラー回路120は、第1導電形の第3MOSトランジスタ例えば、Pチャネル形MOSトランジスタ、以下PMOSという。121と、第1導電形の第2MOSトランジスタ例えば、PMOS122と、第1導電形の第1MOSトランジスタ例えば、PMOS123とにより構成されている。PMOS121は、ソースが第1電源例えば、VDD電源に接続され、ドレーンが出力端子VREF側のノードN121に接続され、ゲートがノードN123に接続され、そのドレーンから、負の温度係数を持った第2従属電流としてのドレーン電流I4を出力するトランジスタである。PMOS122は、ソースがVDD電源に接続され、ドレーンが第2ノードN122に接続され、ゲートがノードN123に接続され、そのドレーンから、第1従属側電流としてのドレーン電流I5を出力するトランジスタである。PMOS123は、ソースがVDD電源に接続され、ドレーンが第1ノードN125に接続され、ゲートがノードN123及びドレーンに接続され、そのドレーンから、制御側電流としてのドレーン電流I6を出力するトランジスタである。これらのPMOS121,122,123は、ゲート長が相等しく設定されると共に、各々のソース同士、及びゲート同士が接続されて、ゲートソース間電圧が等しく設定され、カレントミラーの関係になっている。PMOS123は、ゲートとドレーンとが接続され、飽和領域で動作する。NPN124は、コレクタ及びベースがノードN122に接続され、エミッタが第2電源例えば、グランドGNDに接続されている。更に、抵抗125は、ノードN125とグランドGNDとの間に接続されている。出力端子VREF側のノードN121は、第1抵抗例えば、抵抗値R163の抵抗163を介して、グランドGNDに接続されている。第2電流回路130は、バイポーラトランジスタのベースエミッタ間電圧の負の温度係数に依存して生じる正の温度係数を持った電流を生成する第2カレントミラー回路140と、第3抵抗又は第4抵抗例えば、抵抗値R144の抵抗144と、第3バイポーラトランジスタ例えば、NPN145と、第3抵抗例えば、抵抗値R146の抵抗146と、第2バイポーラトランジスタ例えば、NPN147とを有している。第2カレントミラー回路140は、第1導電形の第5MOSトランジスタ例えば、PMOS141と、第1導電形の第4MOSトランジスタ例えば、PMOS142と、第1導電形の第6MOSトランジスタ例えば、PMOS143とにより構成されている。PMOS141は、ソースがVDD電源に接続され、ドレーンが第4ノードN141に接続され、ゲートがノードN142に接続され、そのドレーンから正の温度特性を持った第1従属側電流例えば、ドレーン電流I1を出力するトランジスタである。PMOS142は、ソースがVDD電源に接続され、ドレーンが第3ノードN142に接続され、ゲートがノードN142及びドレーンに接続され、そのドレーンから制御側電流例えば、ドレーン電流I2を出力するトランジスタである。更に、PMOS143は、ソースがVDD電源に接続され、ドレーンが第5ノードN143に接続され、ゲートがノードN142に接続され、そのドレーンから第2従属電流例えば、ドレーン電流I3を出力するトランジスタである。これらのPMOS141,142,143は、ゲート長が相等しく設定されると共に、各々のソース同士、ゲート同士が接続されてゲートソース間電圧が等しく設定され、カレントミラーの関係になっている。PMOS142は、ゲートとドレーンとが接続され、飽和領域で動作する。抵抗144は、一端がノードN141に接続され、他端がNPN145のコレクタに接続されている。NPN145は、エミッタがグランドGNDに接続され、ベースがノードN141に接続されている。このNPN145のベースエミッタ間電圧は、Vbe145である。抵抗146は、一端がノードN142に接続され、他端がNPN147のコレクタに接続されている。NPN147は、エミッタがグランドGNDに接続され、ベースがNPN145のコレクタに接続されている。このNPN147のベースエミッタ間電圧は、Vbe147である。NPN147のエミッタ面積は、NPN145のエミッタ面積のN倍N>1に設定されている。なお、後述するように、抵抗146は、NPN147のコレクタ電位をNPN145のコレクタ電位と略等しくする目的で設けるものであるが、NPN145,147の動作点を揃える必要がない場合には、その抵抗146を省略することもできる。電流減算回路150は、第1カレントミラー回路120の出力電流例えば、ドレーン電流I4から第2カレントミラー回路140の出力電流例えば、第2従属電流としてのドレーン電流I3に比例した電流I4Bを減算して減算電流例えば、従属側電流としてのドレーン電流I4Aを生成し、このドレーン電流I4Aに比例した基準電圧Vrefを出力端子RREFへ出力する回路であり、第3カレントミラー回路160を有している。第3カレントミラー回路160は、第2導電形の第7MOSトランジスタ例えば、Nチャネル形MOSトランジスタ、以下NMOSという。161と、第2導電形の第8MOSトランジスタ例えば、NMOS162とにより構成されている。NMOS161は、ドレーン及びゲートが第5ノードN143に接続され、ソースがグランドGNDに接続され、ドレーン電流I3を制御側電流としてそのドレーン及びゲートに入力するトランジスタである。更に、NMOS162は、ドレーンが出力端子VREF側のノードN121に接続され、ゲートがNMOS161のゲートに接続され、そのドレーンに従属側電流としてのドレーン電流I4Bを流すトランジスタである。出力端子VREF側のノードN121とグランドGNDとの間に接続された抵抗163には、ドレーン電流I4A=I4-I4Bが流れる。これらのNMOS161,162は、ゲート長が相等しく設定されると共に、各々のソース同士、ゲート同土が接続されて、ゲートソース間電圧が等しく設定され、カレントミラーの関係になっている。NMOS161は、ゲートとドレーンとが接続され、飽和領域で動作する。以下説明を簡略化するため、PMOS141,142のゲート幅を相等しくすると、各ドレーン電流I1,I2は等しく、その出力特性が近似的に定電流特性を備えたものとなる。NPN145の電流増幅率が大きい場合、ベース電流はコレクタ電流に比べ無視できるので、前記ドレーン電流I1,I2はそれぞれ抵抗144,146を流れる電流に略等しく、これはまたNPN145,147のそれぞれのコレクタ電流と略等しい。ドレーン電流I1,I2は等しく設定されているので、抵抗144,146の抵抗値R144,R146を略等しく設定することで、その両端に生じる電位降下は等しく、NPN145,147のコレクタ電位もまた略等しくすることができる。これは、NPN145,147の動作条件を揃えることができるので、好ましい又、PMOS143のゲート幅を、PMOS142のゲート幅に対して所定の比率に設定することで、ドレーン電流I3は、ドレーン電流I2に対して所定の比率の値とすることができる。前記特性を良好なものとするめ、PMOS141,142,143のゲート長を大きく設定することが好ましい。同様に、PMOS161,162のゲート長を等しく設定することで、その動作状態を揃えることができ、ドレーン電流I3とI4Bとは比例関係とすることができる。基準電圧発生回路100の機能図1の基準電圧発生回路100の機能A、Bを定量的に考察する。A第2電流回路130の機能基準電圧発生回路100の機能を定量的に考察するために、先ず、第2電流回路130におけるドレーン電流I1を求める。電子物性の理論から良く知られているように、バイポーラトランジスタのエミッタ電流Ieとベースエミッタ間電圧Vbeとの間には、次式1の関係が成り立つ。Ie≒IsexpqVbe/kT1但し、Is;飽和電流バイポーラトランジスタの素子面積に比例して決まる定数exp;指数関数q;電子の電荷q=1.610-19[C]k;ボルツマン定数k=1.3810-23[J/K]T;絶対温度室温25[°C]において約298[K]式1を変形して次式2を得る。Vbe=kT/qlnIe/Is2但し、ln;自然対数関数ここで、NPN145,147について、ベースエミッタ間電圧をVbe145,Vbe147、エミッタ電流をIe145,Ie147、飽和電流をIs145,Is147とする。この場合、NPN145,147について次式3、4が成り立つ。Vbe145=kT/qlnIe145/Is1453Vbe147=kT/qlnIe147/Is1474図1において、抵抗144抵抗値R144の一端の電位は、Vbe145であり、他端の電位はVbe147である。このため、抵抗144の両端に生じる電位差ΔVbeは、ΔVbe=Vbe145-Vbe1475である。式5に式3、4を代入して整理すると、次式6が得られる。ΔVbe=kT/q×[lnIe145/Is145-lnIe147/Is147]=kT/q×ln[Is147/Is145Ie145/Ie147]6前述したように、NPN145,147のエミッタ面積比は1:NN>1と設定しており、前記飽和電流はトランジスタの素子面積に比例するので、Is147=Is145×N7となる。又、前述したように、PMOS141,142はカレントミラーの関係が設定され、このドレーン電流は、I1=I2とできる。この結果、エミッタ電流Ie145とIe147とは略等しくなるので、ΔVbe=kT/q×lnN8の関係が得られる。図1に示すドレーン電流I1は、抵抗144抵抗値R144に流れる電流に略等しいので、I1=ΔVbe/R144=1/R144×kT/q×lnN9である。又、前述したように、PMOS141,142,143はカレントミラーの関係が設定され、ドレーン電流がI1=I2=I3とできる。そのドレーン電流I1は、絶対温度Tに比例するものであって、正の温度係数を持つことが判る。一般に基準電圧Vrefの温度係数Tcは、次式10で定義される。そのため、図1に示す第2電流回路130におけるドレーン電流Il,I2,I3の温度係数Tcは、Tc=1/T11であり、室温25°C付近で、Tc=0.33[/°C]の温度係数となることが判る。B第1電流回路110の機能次に、第1電流回路110の機能を考える。前述したように、PMOS122,123はカレントミラーの関係にあり、その動作条件を適切に設定することで、そのドレーン電位を略等しくすることができる。この結果、図1のノードN122とノードN125の電位は、略等しくなる。ノードN122の電位は、NPN124のベースエミッタ間電圧Vbe124に等しく、ノードN125は抵抗125抵抗値R125の一端に接続されているので、ドレーン電流I6は、次式12で与えられる。I6=Vbe124/R12512電子物性の理論から良く知られているように、シリコン基材からなるバイポーラトランジスタのベースエミッタ間電圧Vbeの典型値は約0.6Vであり、その温度依存性は-2mV/°Cである。そのため、前記ベースエミッタ間電圧Vbe124の温度係数Tcは、Tc=-2×10-3/0.6=-0.33[/°C]13と計算できる。抵抗R125の温度係数をひとまず無視して考えると、ドレーン電流I6の温度係数もまた、-0.33[/°C]となることが判る。この場合、ドレーン電流がI5=I6であるので、電流I5の温度係数もまた、-0.33[/°C]となることが判る。前述したように、ドレーン電流I4,I5,I6は比例関係にあるので、ドレーン電流I4の温度係数もまた、-0.33[/°C]である。PMOS121のゲート幅をPMOS122,123のゲート幅と等しくすることで、ドレーン電流I4をI5と等しくすることができ、I4=I5=I6とすることができる。一方、破線で囲んで示すカレントミラー回路160は、NMOS161,162で構成され、PMOS143のドレーン電流I3が、カレントミラー回路160の制御側ノードN143に流入する。これにより、カレントミラー回路160の従属側ノードN121には、ドレーン電流I3に略比例した流入電流I4Bを生じる。カレントミラー回路160の制御側ノードN143と従属側ノードN121に流入する電流の比は、NMOS161,162のサイズ比を変えることで任意に設定可能である。駆動装置の構成図7は、図6中の駆動装置における要部を示す回路図である。この図7では、代表して1ドット例えば、被駆動素子であるLED1個を駆動するための駆動装置における回路図が示されている。本実施例1の駆動装置では、基準電圧発生回路100の出力端子VREFに対し、各ドライバIC200毎に1回路ずつ設けられた制御電圧発生回路210が接続されている。制御電圧発生回路210は、演算増幅器以下オペアンプという。211と、抵抗値Rrefの抵抗212と、PMOS213とからなるフィードバック制御回路により構成されている。オペアンプ211は、反転入力端子-が、出力端子VREFに接続され、非反転入力端子が、抵抗212を介してグランドGNDに接続されると共に、PMOS213のドレーンに接続され、制御電圧Vcontrolを出力する出力端子が、PMOS213のゲートに接続されている。PMOS213のソースは、VDD電源に接続されている。この制御電圧発生回路210では、抵抗212に流れる基準電流Iref、即ちPMOS213のソースドレーン間に流れる電流は、電源電圧VDDに依らず、入力される基準電圧Vrefと抵抗212の抵抗値Rrefのみにより決定される構成になっている。ラッチ回路230を構成する1ドット分のフリップフロップ回路からなるラッチ素子231は、ラッチ信号HD-LOADを入力するG端子と、シフトレジスタ220から出力された印刷データを入力するD入力端子と、Q出力端子とを有し、ラッチ信号HD-LOADがG端子に入力されると、シフトレジスタ220から出力される印刷データをD端子から入力してラッチし、Q出力端子から出力する回路である。このラッチ回路230のQ出力端子と、負論理のストローブ信号HD-STB-Nを反転するインバータ241の出力端子とには、NAND242が接続されている。NAND242は、電源端子がVDD電源に接続され、グランド端子がオペアンプ211の出力端子に接続され、このNAND242の出力電位が高レベル以下Hレベルという。の時は電源電圧VDDと略等しい電位が出力され、このNAND242の出力電位が低レベル以下Lレベルという。の時は制御電圧Vcontrolと略等しい電位が出力される。NAND242の出力端子には、駆動回路250を構成する1ドットの駆動素子例えば、PMOS251のゲートが接続され、このPMOS251のソースがVDD電源に接続されている。PMOS251のドレーンには、発光素子アレイ60中の1ドット分のLED61のアノードが接続され、このLED61のカソードがグランドGNDに接続されている。ここで、制御電圧発生回路210中のPMOS213は、PMOS251等とゲート長が相等しいサイズとなるように構成されている。制御電圧発生回路210において、オペアンプ211の働きにより、この反転入力端子-の電位と非反転入力端子の電位とが略等しくなるように制御されるので、オペアンプ211の非反転入力端子の電位は、入力される基準電圧Vrefと略等しくなる。そのため、抵抗212を流れる基準電流Irefは、Iref=Vref/Rrefとして与えられる。LED駆動用のPMOS251等とPMOS213は、ゲート長が相等しいサイズとなるように構成されており、LED駆動時にはそのゲート電位が制御電圧Vcontrolと等しく、PMOS213とLED駆動用PMOS251等は、飽和領域で動作しており、カレントミラーの関係にある。この結果、LED61等の各駆動電流値は、基準電流Irefに比例することになり、基準電流Irefは、出力端子VREFから入力された基準電圧Vrefに比例するので、基準電圧VrefによりLED駆動電流値を一括して調整することが可能になっている。プリントヘッドの動作図8は、図6のプリントヘッド13の印刷動作を説明するためのタイミングチャートである。印刷動作開始に伴い、図5の印刷制御部40から、印刷1ライン周期毎にタイミング信号SG3の1パルスが出力され、図示しない画像処理部に伝達される。タイミング信号SG3によって画像処理部から、N-1ライン、Nライン、N1ライン、毎にビデオ信号SG2が発生して印刷制御部40へ伝達される。これと同期して、印刷制御部40からプリントヘッド13へ、クロックCHD-CLKと印刷データHD-DATAが入力される。本実施例1では、A4サイズの用紙に1インチ当たり600ドットの解像度で印刷可能なプリントヘッド13を例示しており、LED61の総数は4992ドットである。そのため、クロックHD-CLKの発生パルス数は、4992個であり、この4992個のパルスの送出が完了すると、印刷制御部40からラッチ信号HD-LOADのパルスが発生し、プリントヘッド13内のシフトレジスタ220にシフト入力された印刷データHD-DATAが、ラッチ回路230にラッチされる。次いで、LED駆動のために印刷制御部40から、N-1ライン駆動、Nライン駆動、N-1ライン駆動、毎にLレベルのストローブ信号HD-STB-Nが発生し、このストローブ信号HD-STB-NのLレベルとなっているLED駆動期間tにLED61が発光する。これにより、図2中の感光体ドラム11に光照射され、潜像が形成される。基準電圧発生回路の動作図9a~dは、図1の基準電圧発生回路100の動作を説明する図であり、同図aは図1中の電流減算回路150の周辺における回路図、及び、同図b~dは同図aの各部の温度/電流特性を概略的に示すグラフである。図9aにおいて、PMOS143,121のドレーン電流がI3,I4、抵抗値R163の抵抗163に流入する電流がI4A、NMOS162のドレーンに流入する電流がI4Bである。図9b~dは、電流I4,I4B,I4Aの温度による変化を示しており、前述したように、電流I4は温度上昇に対してその値が減少する特性を備えており、その温度係数が約-0.33[/°C]である。又、電流I3と電流I4Bとはカレントミラーの関係にあり、電流I3は前述したように温度上昇に対して増加する特性を備えており、電流I4Bもまた温度上昇に対して増加する特性を備えている。そのため、電流I4Bの温度係数は、約0.33[/°C]である。図9aにおいて、電流I4,I4A,I4Bの関係は、I4=I4AI4B14である。これより、I4A=I4-I4B15となる。そのため、図9dに示す電流I4Aの特性グラフは、図9bの電流I4から図9cの電流I4Bを減じたものとなり、図9bの電流I4よりも温度依存性の大きな特性となることが判る。以上の事柄を定量的に考察してみる。説明の簡単化のために、電流I4をI、電流I4AをIa、電流I4BをIbと略記し、更に、電流Iの温度係数をαc、電流Ibの温度係数をαp、電流Iaの温度係数をTcとする。この場合、であるので、これより、である。前述したように、電流Iaは、Ia=I-Ib20であるので、これより電流Iaの温度係数Tcは、次式21となる。式2を変形して整理することで、次式22を得る。前述したように、電流I4の温度係数αcは約-0.33[/°C]、電流I4Bの温度係数αpは約0.33[/°C]であるので、αp=-αc23として式23を整理すると、次式4の関係を得る。式24において、電流I4Bの温度係数αpは既知の正値であることから、電流Iaの温度係数Tcが負値であって、その値は電流IbとIの比を変えることで変化させることができる。これは次式25で示されるように、負の温度係数を備えた電流値I4から、正の温度係数を備えた電流I4Bを減じた電流I4Aを作成することで実現できたものである。I4A=I4-I4B25この結果、電流I4Aは電流I4と比べ、温度係数が増加しているものの、電流値そのものが電流I4よりも減少してしまう。ところが、前記の電流減少に合わせ、抵抗163の抵抗値R163を増加させることで、基準電圧Vrefを所定値とすることが容易である。このように、図1に示す基準電圧発生回路100の構成においては、基準電圧Vrefの温度係数やその電圧値を、その目的に応じて比較的任意に設定することができる。前述したように、DBR型LED61において、その光出力は正の温度依存性となる場合がある。プリントヘッド13においては、温度によって露光エネルギー量が変動すると、印刷濃度が変動してしまって好ましくないので、LED61の前述した正の温度依存性を補償するために、駆動電流値に負の温度依存性を与える必要がある。この場合、図1に示す基準電圧発生回路100を用いることで、LED駆動電流の基準とし、LED61の光出力の温度依存性を無視しうる程度にまで減少させることができる。このように、図1の構成による基準電圧発生回路100においては、出力する基準電圧Vrefの温度係数を所望の値に設定できることは勿論として、その電圧値もまた前記温度係数とは独立に所定値とすることができ、種々のLED61やその駆動装置に広く適用することができる。実施例1の効果本実施例1の基準電圧発生回路100、駆動装置、プリントヘッド13、及び画像形成装置1によれば、次のa、bのような効果がある。a本実施例1の基準電圧発生回路100によれば、例えば、DBR型LED61において、その光出力は正の温度依存性となる場合がある。プリントヘッド13においては、温度によって露光エネルギー量が変動すると、印刷濃度が変動してしまって好ましくないので、LED61の歪の温度依存性を補償するために、駆動電流値に負の温度依存性を与える必要がある。そこで、本実施例1では、第1電流回路110、第2電流回路130及び電流減算回路150により、図1の基準電圧発生回路100を構成したので、出力する基準電圧Vrefの温度係数を負値としつつ、その値を比較的自由に設定することができる。これにより、基準電圧発生回路100から出力される基準電圧Vrefを、LED駆動電流の基準とし、LED61の光出力の温度依存性を無視しうる程度にまで減少させることができる。b本実施例1の画像形成装置1によれば、基準電圧発生回路100を有するプリントヘッド13を採用しているので、スペース効率及び光取り出し効率に優れた高品質の画像形成装置プリンタ、複写機、ファクシミリ装置、複合機等を提供することができる。即ち、プリントヘッド13を用いることにより、上述したフルカラーの画像形成装置1に限らず、モノクロ、マルチカラーの画像形成装置においても効果が得られるが、特に露光装置としてのプリントヘッド13を数多く必要とするフルカラーの画像形成装置において一層大きな効果が得られる。本発明の実施例2における画像形成装置1及びプリントヘッド13の構成は、実施例1の構成と同様であり、本実施例2の駆動装置に設けられる基準電圧発生回路の構成が、実施例1の基準電圧発生回路100の構成と異なる。そのため、実施例1とは異なる本実施例2の基準電圧発生回路について、以下説明する。実施例2の基準電圧発生回路の構成図10は、本発明の実施例2における基準電圧発生回路の構成を示す回路図であり、実施例1の基準電圧発生回路100を示す図1中の要素と共通の要素には共通の符号が付されている。本実施例2の基準電圧発生回路100Aでは、第1電流回路110、第2電流回路130、及び電流減算回路150に代えて、これらとは構成の異なる第1電流回路110A、第2電流回路130A、及び電流減算回路150Aを設けている。第1電流回路110Aは、実施例1の第1カレントミラー回路160とは異なる構成の第1カレントミラー回路160Aと、実施例1と同様のNPN124及び抵抗125とを備えている。第1カレントミラー回路160Aは、実施例1と同様のPMOS121,122,123と、新たに追加されたNMOS153,126,127とにより構成されている。NMOS153は、ドレーン及びゲートがPMOS121のドレーン側ノードN153に接続され、ソースがノードN121に接続され、そのドレーン側ノードN153とノードN121との間にダイオード接続されている。このNMOS153のゲートソース間電圧は、Vgs153である。NMOS126は、ドレーン及びゲートがPMOS122のドレーンに接続され、ソースがNPN124のコレクタ側のノードN122に接続されている。このNMOS126のゲートソース間電圧は、Vgs126である。NMOS127は、ドレーンがPMOS123のドレーンに接続され、ソースが抵抗125側のノードN125に接続され、ゲートがノードN126を介してNMOS126のゲート及びドレーンに接続され、NMOS126と共にカレントミラー回路を構成している。NMOS127のゲートソース間電圧は、Vgs127である。NMOS126とNMOS127とは、ゲート長、及びゲート幅が相等しくなるように設定されている。第2電流回路130Aは、実施例1の第2カレントミラー回路140とは異なる構成の第2カレントミラー回路140Aと、実施例1と同様の抵抗144,146及びNPN145,147とを備えている。第2カレントミラー回路140Aは、実施例1と同様のPMOS141,142,143と、新たに追加されたNMOS148,149とにより構成されている。NMOS148は、ドレーン及びゲートがPMOS141のドレーンに接続され、ソースが抵抗144側のノードN141に接続されている。このNMOS148のゲートソース間電圧は、Vgs148である。NMOS149は、ドレーンがPMOS142のドレーンに接続され、ソースが抵抗146側のノードN142に接続され、ゲートがノードN148を介してNMOS148のゲート及びドレーンに接続され、NMOS148と共にカレントミラー回路を構成している。このNMOS149のゲートソース間電圧は、Vgs149である。NMOS148とNMOS149とは、ゲート長、及びゲート幅が相等しくなるように設定されている。NMOS152は、ドレーン及びゲートがPMOS143のドレーン側のノードN152に接続され、ソースがNMOS161のドレーン側のノードN143に接続され、そのノードN152とノードN143との間にダイオード接続されている。このNMOS152のゲートソース間電圧は、Vgs152である。NMOS152とNMOS153とは、電源電圧VDDのレベルを遷移シフトするレベルシフト回路151を構成している。以下説明を簡略化するため、実施例1と同様に、PMOS141,142のゲート幅を相等しくすると、各ドレーン電流I1,I2は等しく、その出力特性が近似的に定電流特性を備えたものとなる。NPN145の電流増幅率が大きいとき、ベース電流はコレクタ電流に比べ無視できるので、前述したドレーン電流I1,I2は、それぞれ抵抗144,146を流れる電流に略等しく、これはまたNPN145,147のそれぞれのコレクタ電流と略等しい。前述したように、ドレーン電流I1,I2は等しく設定されているので、抵抗144,146の抵抗値R144,R146を略等しく設定することで、その両端に生じる電位降下は等しく、NPN145,147のコレクタ電位もまた略等しくすることができる。これにより、その動作条件を揃えることができて好ましい。又、PMOS143のゲート幅を、PMOS142のゲート幅に対して所定の比率に設定することで、電流I3は、電流I2に対して所定の比率の値とすることができる。なお、前記特性を良好なものにするため、PMOS141,142,143のゲート長を大きく設定することが好ましい。同様に、NMOS148,149においても、そのゲート長及びゲート幅をそれぞれ等しくすることで、その動作状態を揃えることができる。そのため、前述したように、ドレーン電流I1とI2とは等しいので、NMOS148,149のドレーン電流も等しく、両者のゲートソース間電圧Vgs148,Vgs149もまた等しい。前述したように、NMOS148,149のゲート同士は接続されて同電位であるので、ノードN141とノードN142の電位が等しくなり、電源電圧VDDが変動したとしても、ノードN141及びノードN142間の電位差は僅少のままである。例えば、ノードN141の電位が低下したとすると、NMOS148のゲートソース間電圧Vgs148の値に応じてゲート電位ノードN148の電位も低下する。この時、NMOS149のゲートソース間電圧Vgs149と、NMOS148のゲートソース間電圧Vgs148とが等しいので、ノードN142の電位も低下してノードN141の電位と等しくなる。同様に、ノードN141の電位が上昇した場合も、ノードN142の電位が上昇してノードN141の電位と略等しくなる。又、ノードN141は、NPN145のベースに接続されており、電源電圧VDDの値が変化しても、そのベース電位の変動が小さい。前述したように、ノードN141とノードN142の電位が略等しく、NPN145,147のコレクタ電位は略等しいので、NPN147のコレクタ電位の変動も小さくすることができる。そのため、電源電圧VDDの変動によるコレクタ電流I2の変化を僅少とすることができる。基準電圧発生回路100Aの機能図10の基準電圧発生回路100Aの機能A、Bを定量的に考察する。A第2電流回路130Aの機能基準電圧発生回路100Aの機能を定量的に考察するために、先ず、第2電流回路130Aにおけるドレーン電流I1を求める。計算の過程は、実施例1におけるものと同じであるので、主として異なる点について説明する。前述したように、PMOS141,142は、カレントミラーの関係が設定され、電源電圧VDDが変動したとしても、NMOS148,149の働きにより、カレントミラー回路140Aへの影響を軽微なものとすることができて、I1=I2にできる。更に、PMOS141,142,143は、カレントミラーの関係が設定されているので、I1=I2=I3にできる。なお、NMOS152,153で構成されるレベルシフト回路151は、前述したNMOS149,149等と同様に動作するものであるが、それぞれゲートソース間電圧Vgs152,Vgs153で与えられる電位を降下させる働きをする。前述したドレーン電流I1は、絶対温度Tに比例するものであって、正の温度係数を持つことが判る。第2電流回路130Aにおけるドレーン電流I1,I2,I3の温度係数Tcは、実施例1と同様に、Tc=l/Tであり、室温25°C付近で、Tc=0.33[/°C]の温度係数となることが判る。B第1電流回路110Aの機能次に、第1電流回路110Aの機能を考える実施例1と同様に、PMOS122,123は、カレントミラーの関係にあり、その動作条件を適切に設定することで、そのドレーン電位を略等しくすることができる。なお、前記特性を良好なものとするめ、PMOS122,123のゲート長を大きく設定することが好ましい。同様に、NMOS126,127においても、そのゲート長、及びゲート幅をそれぞれ等しくすることで、その動作を揃えることができる。そのため、前述したように、ドレーン電流I5とI6とは等しいので、NMOS126,127のドレーン電流も等しく、両者のゲートソース間電圧Vgs126,Vgs127もまた等しい。前述したように、NMOS126,127のゲート同士は接続されて同電位にあるので、ノードN122とノードN125の電位は等しくなり、電源電圧VDDが変動したとしても、ノードN122及びN125間の電位差は僅少のままである。この結果、ノードN122とN125の電位は略等しくなる。ノードN122の電位は、NPN124のベースエミッタ間電圧Vbe124に等しく、ノードN125が抵抗124抵抗値R125の一端に接続されているので、ドレーン電流I6は、実施例1の式12で与えられる。実施例1と同様に、抵抗125の温度係数をひとまず無視して考えると、ドレーン電流I6の温度係数もまた、-0.33[/°C]となることが判る。前述したように、ドレーン電流I4,I5,I6は比例関係にあるので、電流I4の温度係数もまた-0.33[/°C]である。PMOS121のゲート幅をPMOS122,123と等しくすることで、ドレーン電流I4をドレーン電流I5と等しくすることができる。そのため、I4=I5=I6とすることができる。この場合、NMOS153のゲート長及びゲート幅もNMOS126,127と同等にすることで、そのゲートソース間電圧Vgs153をVgs126,Vgs127と略等しくすることができる。一方、実施例1と同様に、NMOS161,162で構成されカレントミラー回路160において、電流I3が制御側ノードN143に流入する。これにより、カレントミラー回路160の従属側ノードN121には、前記電流I3に略比例した流入電流I4Bを生じる。実施例1と同様に、カレントミラー回路160の制御側ノードN143と従属側ノードN121に流入する電流の比は、NMOS161,162のサイズ比を変えることで、任意に設定可能である。実施例2の動作本実施例2において、実施例1とは異なる構成の基準電圧発生回路100Aの動作を以下説明する。図11a~dは、図10の基準電圧発生回路100Aの動作を説明する図であり、同図aは図10中の電流減算回路150Aの周辺における回路図、及び、同図b~dは同図aの各部の温度/電流特性を概略的に示すグラフである。図9aと同様に、図11aにおいて、PMOS143,121のドレーン電流がI3,I4、抵抗値R163の抵抗163に流入する電流がI4A、NMOS162のドレーンに流入する電流がI4Bである。図9b~dと同様に、図11b~dは、電流I4,I4B,I4Aの温度による変化を示しており、電流I4は温度上昇に対してその値が減少する特性を備えており、その温度係数が約-0.33[/°C]である。又、電流I3は絶対温度Tに比例する特性を備えており、その温度係数は約0.33[/°C]である。電流I3と電流I4Bとはカレントミラーの関係にあるので、電流I4Bもまた温度上昇に対して増加する特性を備えている。そのため、電流I4Bの温度係数は、約0.33[/°C]である。図11aにおいて、電流I4,I4A,I4Bの関係は、I4=I4AI4B14である。これより、I4A=I4-I4B15となる。そのため、図11dに示す電流I4Aの特性グラフは、図11bの電流I4から図11cの電流I4Bを減じたものとなり、図11bの電流I4よりも温度依存性の大きな特性となることが判る。以上の事柄を定量的に考察してみる。実施例1と同様に、説明の簡単化のために、電流I4をI、電流I4AをIa、電流I4BをIbと略記し、更に、電流Iの温度係数をαc、電流Ibの温度係数をαp、電流Iaの温度係数をTcとする。この場合、温度係数αc,αpと電流I,Ibの関係は、前記式16~19のようになる。電流Iaは、Ia=I-Ib20である。これより、電流Iaの温度係数Tcは、前記式21、22のようになる。電流I4の温度係数αcは約-0.33[/°C]、電流I4Bの温度係数αpは約0.33[/°C]であるので、αp=-αc23として、式23を整理すると、電流I,Ib及び温度係数αpから、前記式24のような温度係数Tcの関係式が得られる。式24においてαpは既知の正値であることから、電流Iaの温度係数Tcは負値であって、その値は電流Ibと電流Iの比を変えることで、変化させることができる。これは、I4A=I4-I4B25で示されるように、負の温度係数を備えた電流I4から正の温度係数を備えた電流I4Bを減じた電流I4Aを作成することで実現できたものである。この結果、電流I4Aは電流I4と比べ、温度係数が増加しているものの、電流値そのものは電流I4よりも減少してしまう。ところが、前記の電流減少に合わせ、抵抗163の抵抗値R163を増加させることで、基準電圧Vrefを所定値とすることは容易である。このように、図10の構成においては、基準電圧Vrefの温度係数やその電圧値を、その目的に応じて比較的任意に設定することができる。前述したように、DBR型LED61において、その光出力は正の温度依存性となる場合がある。プリントヘッド13においては、温度によって露光エネルギー量が変動すると、印刷濃度が変動してしまって好ましくないので、LED61の正の温度依存牲を補償するために、駆動電流値に負の温度依存性を与える必要がある。この場合、図10に示した基準電圧発生回路100Aから出力される基準電圧VrefをLED駆動電流の基準とし、LED61の光出力の温度依存性を無視しうる程度にまで減少させることができる。それに加えて、本実施例2の基準電圧発生回路100Aは、実施例1の基準電圧発生回路100と比べて、電源電圧VDDが変化したときの基準電圧Vrefへの影響をより軽微できる利点を備えている。このように、図10の構成による基準電圧発生回路100Aにおいては、出力される基準電圧Vrefの温度係数を所望の値に設定できることは勿論として、その電圧値もまた前記温度係数とは独立に所定値にすることができ、種々のLED61やその駆動装置に広く適用することができる。実施例2の効果本実施例2の基準電圧発生回路100A、駆動装置、プリントヘッド13、及び画像形成装置1によれば、次のi、iiのような効果がある。i本実施例2の基準電圧発生回路100Aによれば、実施例1の効果aと同様に、出力される基準電圧Vrefの温度係数を負値としつつ、その値を比較的自由に設定することができる。そのため、基準電圧発生回路100Aから出力される基準電圧VrefをLED駆動電流の基準とし、LED61の光出力の温度依存性を無視しうる程度にまで減少させることができる。ii本実施例2の基準電圧発生回路100Aでは、実施例1の基準電圧発生回路100と比べて、部品点数が増加するものの、出力される基準電圧Vrefの電源電圧変動による影響を軽微にできる。そのため、実施例1の効果bを有するばかりか、より印刷品位を高めた画像形成装置1に適用する場合に効果的である。変形例本発明は、上記実施例1、2に限定されず、種々の利用形態や変形が可能である。この利用形態や変形例としては、例えば、次のa~dのようなものがある。a図1、図7、図10において、回路を構成するMOSトランジスタ及びバイポーラトランジスタの極性や電源の極性を変更しても、実施例1、2と略同様の作用効果を奏することができる。例えば、PMOSをNMOSに変更し、NMOSをPMOSに変更し、NPNをPNPに変更し、更に、これらの変更に対応して第1電源をグランドGNDに、第2電源をVDD電源にそれぞれ変更しても良い。b実施例では、光源としてLED61に適用した場合について説明したが、本発明は、これに限らず、他の被駆動素子として、例えば、発光サイリスタや発光トランジスタ、あるいは、有機EL素子や発熱抵抗体への電圧印加制御を行う場合にも適用可能である。c例えば、有機EL素子のアレイで構成される有機ELヘッドを供えたプリンタにおいて利用することができる。更に、表示素子例えば、列状あるいはマトリクス状に配列された表示素子の駆動にも適用可能である。d本発明はまた、3端子構造を備えたサイリスタの他、第1と第2の2つのゲートを備えた4端子サイリスタSCSSiliconSemiconductorControlledSwitchを駆動する場合にも適用可能である。"