"複数のトランスポートブロックを形成するステップであって、各トランスポートブロックが、あるコンポーネントキャリアCCに対応し、それにより、複数のコンポーネントキャリアが前記複数のトランスポートブロックに対応するようになる、当該ステップと、ベースバンドプロセッサにおいて、各トランスポートブロックのデータ部分を対応するチャネルコード化された入力データ信号へとチャネルコード化するステップと、前記ベースバンドプロセッサにおいて、前記チャネルコード化された入力データ信号をビット結合されたデータ信号へとビット結合するステップと、前記ベースバンドプロセッサにおいて、前記ビット結合されたデータ信号をインターリーブして、前記複数のコンポーネントキャリアに対応するインターリーブされた複数のコードワードを生成するステップと、を備える方法。複数のコンポーネントキャリアがインターリーブされているかどうかを判定するステップと、複数のコンポーネントキャリアがインターリーブされている場合、複数のチャネルコード化されたデータ信号をビット結合して、ビット結合されたデータ信号を形成するステップと、前記ビット結合されたデータ信号をメモリ内に格納されたインターリーバマトリックスに書き込むステップであって、前記インターリーバマトリックスが、前記複数のコンポーネントキャリアに対応する複数のサブマトリックスに構成されている、当該ステップと、各サブマトリックスから読み出して、対応する出力コードワードを取り込むステップと、前記対応する出力コードワードに従って、各コンポーネントキャリアを変調するステップと、を備えるダウンリンク方法。メモリと、複数のトランスポートブロックのデータ部分を対応する複数のチャネルコード化されたデータ信号へとチャネルコード化し、前記チャネルコード化されたデータ信号をビット結合されたデータ信号へとビット結合し、前記ビット結合されたデータ信号を前記メモリ内に格納されたインターリーバマトリックスに書き込み、前記インターリーバマトリックスから読み出して、インターリーブされた複数のコードワードを生成するように構成されているベースバンドプロセッサと、前記インターリーブされた複数のコードワードに従って、RFキャリア信号を変調するように構成されている無線周波数集積回路RFICと、を備えるワイヤレスデバイス。本明細書では、周波数ダイバーシティキャリアアグリゲーションをロングタームエボリューションアドバンストLTE-Aの実装形態に関して説明する。しかしながら、開示されるキャリアアグリゲーションの原理は、WiMaxなどの他のワイヤレス通信プロトコルに容易に適用できることが理解されよう。本出願のキャリアアグリゲーションは、アグリゲートされたaggregatedコンポーネントキャリアにわたって周波数ダイバーシティが有利にも達成され、さらにキャリアアグリゲーションがない従来のLTEとの後方互換性が保たれる周波数ダイバーシティキャリアアグリゲーションとして示される。この互換性は、データと、何らかの制御情報との両方を伝送するために使用される共有チャネルに関して最良に理解される。共有チャネルデータ及び制御情報は、LTEシステムにおけるMAC層から物理PHY層にトランスポートチャネルにより伝わり、トランスポート層は、MAC層とPHY層との間のインターフェースを形成する。アップリンク及びダウンリンクのトランスポートチャネルは、共通の変調及びコード化の実装形態を共有するリソースブロックの群であるトランスポートブロックにおいてデータを処理する。アップリンクとダウンリンクの両方において、共有されるトランスポートチャネルに加えて、ブロードキャストチャネル及びランダムアクセスチャネルなどの他のタイプのトランスポートチャネルが存在する。しかし、キャリアアグリゲーションの焦点がデータレートを高めることであるので、本明細書では、データ搬送共有チャネルのみを論じる。後方互換性を保つことの難しさを示すために、ダウンリンク及びアップリンクの共有チャネルのLTEの従来の処理を論じ、これらのチャネルのキャリアアグリゲーション処理と対比させることとする。まずはアップリンク共有トランスポートチャネルを、その後に続けてダウンリンク共有トランスポートチャネルを論じることとする。LTEにおけるアップリンクトランスポートチャネル処理次に図面を参照すると、従来のLTEアップリンク共有チャネルUL-SCHのトランスポートチャネル処理が図1に示されている。このトランスポートチャネル処理は、3GPPTS36.212MultiplexingandChannelCodingRelease9以下、これを単にLTERelease9と呼ぶこととし、本明細書にその全体を組み込むに定められているように行われる。データが、伝送時間間隔TTIごとに最大1MACプロトコルデータ単位PDUとしてCRC付加コード化ユニットCRCattachmentcodingunit100に達する。MACPDUのデータ部分を、Aビットの長さのベクトルa0,a1,a2,a3,...,aA-1で表すことができる。コード化ユニット100は、パリティビットp0,p1,p2,p3,...,pL-1の対応する数Lを計算し、但し、Lは特定のCRC長によって決定される。LTEにおいて、Lは、16ビット又は24ビットのいずれかであり得る。CRC付加コード化ユニット100によって生成されるビットは、長さBのベクトルb0,b1,b2,b3,...,bB-1で表され、但し、BはALに等しい。このベクトルの長さBは、Zビットのみに適応することが可能な後続のチャネルコード化ステップにはあまりにも長い可能性がある。ZがB未満である場合、コード化ユニット100からの出力は、コードブロック分割及びCRC付加モジュール105において追加のCRC付加により、より短いブロックに処理される。モジュール105からの出力を長さKrのベクトルで表すことができる。チャネルコード化モジュール110が、モジュール105からの出力を受け取り、適切なターボコード化を適用して、i=0からi=1のチャネルコード化された信号の範囲である複数の出力信号を生成し、但し、i番目のチャネルコード化された信号を長さDr=Kr1のベクトルで表すことができる。レートマッチングモジュール115がチャネルコーダからのチャネルコード化された信号をインターリーブし、ビット選択とプルーニングpruningを実行して、コードブロックrについて長さErのベクトルで表される出力信号を生成する。コードブロック統合モジュール121が、異なるコードブロックのレートマッチング出力を連結して、長さGのベクトルf0,f1,f2,f3,...,fG-1で表される出力信号を生成する。トランスポートブロックの制御データは、3つの形、すなわちチャネル品質情報Channelqualityinformation:CQI、順位表示rankindication:RI、及びハイブリッド自動再送要求確認hybridautomaticrepeatrequestacknowledgement:HARQ-ACKでチャネルコード化モジュール110に達する。対応するチャネルコード化された信号は、コード化されたHARQ-ACKデータについては、ベクトルで表され、コード化されたRIデータについては、ベクトルで表され、コード化されたCQI/PMIデータについては、ベクトルで表される。キャリアアグリゲーションの周波数ダイバーシティの利用には、インターリーブされるコード化された変調が、周波数ダイバーシティを獲得するために使用可能である。その結果、チャネルコード化モジュール110、及び受信データ信号用の内部サブブロックインターリーバを含むレートマッチングモジュール115は、周波数ダイバーシティの利用に最も関連している。また、アップリンク共有チャネルにおいて伝送される上述の制御情報が存在するので、データ及び制御情報にわたってチャネルインターリーバ120がアップリンク共有チャネルにおいて適用される。これは、単純なシンボルインターリーバであり、ここで、変調シンボルが矩形マトリックスに行ごとに書き込まれ、列ごとに読み出される。インターリーブの前に、ベクトルで表されるCQIエンコード化されたシーケンスが、データ及び制御マルチプレクサ125において、ベクトルで表されるアップリンク共有データと多重化されて、g0,g1,g2,..,gH’-1で表される多重化出力信号を生成し、但し、H‘=H/Qm及びH=GQCQIであり、gi,i=0,...,H’-1は、変調順序に対応する長さQmの列ベクトルである。このようにして、データ及び制御情報は、異なる変調シンボルにマッピングされる。Hは、UL-SCHデータ及びCQI/PMI情報について割り当てられるコード化されたビットの総数である。LTERelease9においてさらに論じたように、制御情報及びデータを、以下の疑似コードに従って、マルチプレクサ125において多重化すべきである。チャネルインターリーバ120は、HARQ-ACK表示がサブフレーム内の両方のスロットにおいて存在するようにインターリーブする。各サブフレーム内の変調シンボルの数は、によって与えられる。LTERelease9によって定義されるように、インターリーバ120からの出力ビットシーケンスは、で表される。このインターリーブされた出力を生成するために、インターリーバ120は、メモリ又はバッファ内に行ごとに書き込まれるが、メモリから列ごとに読み出される出力信号のマトリックスを構成すると見なすことができる。インターリーバ120からのこの出力マトリックスの列の数は、である。このマトリックスの列は、左から右に、0、1、2、K、Cmux-1と番号付けされ、は、LTERelease9のセクション5.2.2.6に論じられているように決定される。インターリーバ出力マトリックスの行数は、Rmux=HQm/Cmuxであり、LTERelease9は、を定義する。したがって、インターリーバ出力マトリックスの行は、上から下に、0、1、2、K、Rmux-1と番号付けされる。インターリーバ120によって実行されるインターリーブプロセスを図2に示す。最初のステップ200が、どの種類の情報が現在、インターリーブされているのか、つまり、インターリーブされている情報が、多重化されたデータ及びCQIであるのか、順位表示RIであるのか、又はHARQ-ACK情報であるのかを判定する。RI情報が現在のサブフレームにおいて伝送される場合、インターリーバ120は、まず、多重化されたデータ及びCQIを処理する前に、RI情報を処理することになる。したがって、ステップ200が、データ及びCQIが現在、処理されていることを示す場合、ステップ205が、RI情報存在する場合が、すでに出力マトリックスにインターリーブ済みであるかどうかを判定する。ステップ200が、RI情報が処理されていることを示す場合、RI情報は、以下のようにステップ210において出力マトリックスに書き込まれる。ベクトルシーケンスは、下の表1によって示される列に以下の疑似コードに従って、最終行から始まり上へと移動しながらQm行のセットずつ、書き込まれる。可変の列セットColumnSetは、表1の中で与えられ、左から右に、0から3にインデックス付けされる。したがって、RIデータが出力マトリックスに書き込まれると書き込むべきこのようなデータがある場合、次いで、インターリーバ120は、以下のように、ステップ215において、多重化されたデータ及びCQI情報を処理することが可能であり、すなわち、インターリーバ120は、列0及び0からQm-1までの行におけるベクトルy0で開始し、として、すでに占有されているマトリックスエントリをスキップしながら、Qm行のセットずつ、k=0,1,...,H‘-1の入力ベクトルシーケンスをRmux×Cmuxマトリックスに書き込む。疑似コードは、以下の通りである。最後に、HARQ-ACK情報存在する場合がインターリーバ120によって出力マトリックスに書き込まれる。したがって、HARQ-ACK情報が現在のサブフレームにおいて伝送すべき場合、ステップ220がRI情報と、多重化されたデータ及びCQI情報とがすでにインターリーブ済みであるかどうかについて検証する。他の種類の入力シーケンスがすべて、インターリーブされた後だけ、最終的に、インターリーバ120は、以下のようにステップ225においてHARQ-ACK情報をインターリーブし、すなわち、ベクトルシーケンスが下の表2によって示される列に、以下の疑似コードに従って、最終行から開始し上へ移動しながらQm行のセットで書き込まれる。この演算は、上記の疑似コードの論考から得られたチャネルインターリーバエントリの一部に上書きすることに留意されたい。列セットColumnSetは、表2の中で与えられ、左から右に、0から3にインデックス付けされる。インターリーバ120の出力は、先ほど論じたように構成されるRmux×Cmuxマトリックスから列ごとに読み出されるビットシーケンスである。チャネルインターリーブ後のビットは、で示される。したがって、上述したようにメモリに格納可能な出力マトリックスを構成すると、次いで、インターリーバ120は、ステップ230において列ごとに出力マトリックスを読み出して、インターリーブ処理を終了することができる。トランスポートブロックのこの処理の最終結果は、通常、LTEコードワードとして示される。次に、従来のLTEダウンリンク共有チャネルについて論じることとする。LTEにおけるダウンリンクトランスポートチャネル処理従来のLTEダウンリンク共有チャネルDL-SCHのトランスポートチャネル処理を図3に示す。ダウンリンクの場合、ページングチャネルPCH及びマルチキャストチャネルMCHは、DL-SCHを用いて同様の処理を有する。DL-SCHの手順は、UL-SCHとよく似ている。このトランスポートチャネル処理は、LTERelease9に定められているように行われる。データが、伝送時間間隔TTIごとに最大1MACプロトコルデータ単位PDUとしてCRC付加コード化ユニット300に達する。MACPDUをAビットの長さのベクトルa0,a1,a2,a3,...,aA-1で表すことができる。CRC付加コード化ユニット300は、パリティビットp0,p1,p2,p3,...,pL-1の対応する数Lを計算し、但し、Lは特定のCRC長によって決定される。LTEにおいて、Lは、16ビット又は24ビットのいずれかであり得る。CRC付加コード化ユニット300によって生成されるビットは、長さBのベクトルb0,b1,b2,b3,...,bB-1で表され、但し、BはALに等しい。このベクトルの長さBは、Zビットのみに適応することが可能な後続のチャネルコード化ステップにはあまりにも長い可能性がある。ZがB未満である場合、コード化ユニット300からの出力は、コードブロック分割及びCRC付加モジュール305において追加のCRC付加により、より短いブロックに処理される。モジュール305からの出力を長さKrのベクトルで表すことができる。チャネルコード化モジュール310が、モジュール305からの出力を受け取り、適切なターボコード化を適用して、i=0からi=1ストリームの範囲である複数の出力ストリームを生成し、但し、i番目のストリームを長さDr=Kr1のベクトルで表すことができる。レートマッチングモジュール315がチャネルコーダからのストリームをインターリーブし、ビット選択とプルーニングを実行して、コードブロックrについて長さErのベクトルで表される出力を生成する。コードブロック統合モジュール321が、異なるコードブロックのレートマッチング出力を連結して、長さGのベクトルf0,f1,f2,f3,...,fG-1で表される出力信号を生成する。この出力信号はダウンリンクLTEコードワードである。したがって、アップリンク共有チャネル処理との差は、チャネルインターリーバを使用しないことだけである。それ故、レートマッチングモジュール315内の内部インターリーバのセットのみが、従来のLTE共有ダウンリンクチャネルにおける周波数ダイバーシティの獲得に寄与するだけである。しかしながら、図1~図3に関して上述したメカニズムはすべて、1つのキャリアコンポーネントCC内においてのみ周波数ダイバーシティを利用することしかができない。LTEアドバンストシステムにおいては、各CCは、完全なLTEの特徴セットを満足させる。より多くのCCが、より広い帯域幅を占有することになる。本明細書にさらに論じるように全帯域幅にわたってインターリーブすることによって、各CCが個々に動作する従来のキャリアアグリゲーション手法よりも、より多くの周波数ダイバーシティを獲得することになる。次に、従来のLTEと後方互換性のある周波数ダイバーシティ手法を論じることとする。キャリアアグリゲーションにおける拡張された周波数ダイバーシティの利用キャリアアグリゲーションCAによって提示される拡張された周波数ダイバーシティの機会を利用するために、異なるCCにわたって機能する、CAシステムのためのインターリーバが本明細書に開示される。この方法で、周波数ダイバーシティは、コンポーネントキャリアにわたってビットをインターリーブすることによるキャリアアグリゲーションにおいて利用される。通常、従来のLTEとの後方互換性が大きな問題である。しかしながら、後方互換性は、有利にも、本明細書にさらに論じるように開示される周波数ダイバーシティ技法によって達成される。ダウンリンク共有チャネルにおいて、開示されるCAチャネルインターリーバがCCにわたって追加されると同時に、アップリンク共有チャネルでは、提案されるインターリーバが従来のLTEチャネルインターリーバにまさに取って代わる。CAチャネルインターリーバは、1つのCCしか存在しないとき、従来のLTEチャネルインターリーバとして機能する。CAチャネルインターリーバは、簡単な実装の利点とともに、拡張された周波数及び時間ダイバーシティを利用する。アップリンクのキャリアアグリゲーションチャネルインターリーバ開示されるCAチャネルインターリーバをより良く示すために、以下の論考では、N個のCCが存在することを仮定し、但し、Nは、何らかの正の整数である。図4A及び図4Bに示すように、CAチャネルインターリーバ420が、N個のトランスポートブロックのN個の多重化されたデータ及びCQI情報のチャネルコード化された部分をインターリーブし、但し、対応するトランスポートブロックの各多重化されたデータ及びCQI情報のチャネルコード化された部分は、ベクトルg0,g1,g2,...,gH’-1で表される。各トランスポートブロックは、CC_1トランスポートブロックからCC_Nトランスポートブロックの範囲であるこのような部分を有することになる。したがって、各トランスポートブロック処理のためのモジュール100、105、110、115、及び110が、図1に関して上述したように同様に動作することが容易に分かる。したがって、インターリーバ420は、N個の結合されたデータ及び制御情報信号をインターリーブし、それぞれの結合された信号が、単一のCCトランスポートブロックについての多重化されたデータ及び制御情報、RI情報、並びにHARQ-ACK情報に対応する。これらのN個のトランスポートブロックを適応させるために、インターリーバ420は、2つの段階を含む。第1のビット結合段階は、モジュール421、422、及び423で行われる。ビット結合モジュール421は、N個の多重化されたデータ及びCQI情報信号に関してビット結合を行う。例えば、インターリーブされている単に3個のCCが存在することを仮定し、それにより、CCのうちの第1のCCからの多重化されたデータ及びCQI情報を入力シーケンス[a1,a2,...,an]と指定することができ、CCのうちの第2のCCからの多重化されたデータ及びCQI情報を入力シーケンス[b1,b2,...,bn]と指定することができ、残りの第3のCCからの多重化されたデータ及びCQI情報を入力シーケンス[c1,c2,...,cn]と指定することができるようになる。ビット結合器421が、これらの例の入力信号を結合して、ビット結合された出力信号[a1,b1,c1,a2,b2,c2,...,an,bn,cn]を生成する。概して、ビット結合されている信号をそれぞれ、ゼロ番目のワード又はベクトルワード0から最終ワード又はベクトルワードH’-1に構成されていると考えることができる。各ワードは、マルチプレクサ125に関して上述したように、長さがQmビットである。N個のこのような入力信号のインターリーブ後、結合器421からのビット結合された出力もまた、ゼロ番目のビット結合されたワードから最終のビット結合されたワードワードNH’-1に構成されることになる。しかしながら、ゼロ番目からN-1までのビット結合された出力ワードは、ビット結合されているN個の多重化されたデータ及びCQI情報信号におけるゼロ番目のワードに対応する。同様に、Nから2N-1までのビット結合された出力ワードは、ビット結合されているN個の多重化されたデータ及びCQI情報信号における第1のワードに対応し、したがってそれにより、N-1H’-1からNH’-1までのビット結合された出力ワードは、N個のビット結合されている多重化されたデータ及びCQI情報入力信号のそれぞれにおける最終ワードに対応する。したがって、結果得られるビット結合された多重化されたデータ及びCQI情報出力信号をと指定することができる。ビット結合器422及び423は、インターリーブされているN個のトランスポートブロックについてのN個のチャネルコード化されたRI入力信号とN個のチャネルコード化されたHARQ-ACK入力ストリームとに関して同様のビット結合を実行する。したがって、ビット結合器422は、と指定されるビット結合されたRI出力信号を生成し、一方、ビット結合器423は、と指定されるビット結合されたHARQ-ACK出力信号を生成する。CAチャネルインターリーバ420の第2の段階は、ビット結合の第1の段階で生成された3つのビット結合された出力信号をインターリーブするチャネルインターリーバ425である。各サブフレーム内の変調シンボルの数は、によって与えられる。チャネルインターリーバ425は、以下のようにその出力ビットシーケンスを導くように構成されており、すなわち、インターリーバ425は、従来のLTE処理に関して上述したのと同様にメモリ又はバッファに格納可能な出力マトリックスに書き込む。この出力マトリックスの列の数は、によって与えられる。マトリックスの列は、はやり先に論じたように左から右に、0、1、2、...、Cmux-1と番号付けされる。しかしながら、行の数は、LTEULにおける行の数のN倍であるRmux=HQm/Cmuxによって与えられる。出力マトリックスにおけるRmux/N行のそれぞれの連続ブロックは、1つのCCに対応するサブマトリックスを形成すると考えてもよい。したがって、N個のCCに対応する出力マトリックスには、N個のサブマトリックスが存在する。図5は、インターリーバ425によって実行されるインターリーブプロセスを示している。最初のステップ500において、インターリーバ425は、アグリゲートされているコンポーネントキャリアの数Nを決定し、それにより、適切なビット結合がステップ505において実行可能になる。次いで、インターリーバ425は、ステップ510において、どの種類のビット結合された信号が現在、処理されているかを識別することが可能である。このとき、ステップ510が、データ/CQI情報を識別するか、RI情報を識別するか、又はHARQ-ACK情報を識別するかに応じてとるべき3つの経路が存在する。RI情報がこのサブフレームに含まれている場合には、RI情報が、まず、出力マトリックスに書き込まれる。したがって、ステップ515が、RI情報が出力マトリックスにインターリーブされるまで、データ/CQI情報の処理を遅らせる。RI情報は、ステップ520において、N個の等しいサブシーケンスに分割されることによって処理される。例えば、ステップ510への入力が、入力信号[a1,a2,...,an]を形成すると見なされる場合には、ステップ520からの出力は、N個のサブシーケンス[a1,a2,...,an/N],...,[an-n/N1,an-n/N2,...,an]を形成する。各サブシーケンスは、CCトランスポートブロックに対応する。各サブシーケンスは、図2のステップ210に関して上述した手段を受けてステップ525において、対応するキャリアコンポーネントサブマトリックスにインターリーブされる。しかしながら、図2のステップ210が、RI情報を出力マトリックス全体にインターリーブしているのに対して、ステップ525は単に、対応するサブマトリックスにインターリーブしているだけである。RI情報のインターリーブが完了すると、データ/CQI情報は、ステップ530において、列0及び0からQm-1までの行におけるベクトルy0で開始しとして、RI情報によってすでに占有されているマトリックスエントリをスキップしながらQm行のセットずつ、k=0,1,...,NH’-1の入力ベクトルシーケンスをRmux×Cmux出力マトリックスに書き込むことによってインターリーブ可能である。但し、である。HARQ-ACK情報は、RI情報、及びデータ/CQI情報が処理された後のみ、出力マトリックスに書き込まれる。したがって、ステップ535が、それに応じて、HARQ-ACK情報のインターリーブを遅延させる。ステップ535が、RI情報、及びデータ/CQI情報が処理されたことを決定すると、HARQ-ACK情報は、ステップ525に関して論じたのと同様の手段で、ステップ540において分割される。それぞれの結果得られるサブシーケンスはキャリアコンポーネントに対応し、図2のステップ225に関して論じたように、ステップ545において対応するCCサブマトリックスにインターリーブされる。しかしながら、ステップ225については、出力マトリックス全体にインターリーブすることが論じられているが、ステップ545の出力マトリックスは、そうではなく、対応するサブマトリックスである。したがって、出力マトリックスが完了すると、コンポーネントキャリアデータを、最終ステップ550において、対応するサブマトリックスから列ごとに読み出すことができる。その結果は、N個のコンポーネントキャリアに対するN個の出力コードワードになる。N=1である場合、CAチャネルインターリーバ420が、図1に関して論じた従来の120チャネルインターリーバと正確に同じことを実行するということが容易に分かる。そのため、LTEULとの後方互換性が、有利にも達成される。次に、共有ダウンリンクチャネルのキャリアアグリゲーションを論じることとする。ダウンリンクのキャリアアグリゲーションチャネルインターリーバ図6に示すように、ダウンリンクのキャリアアグリゲーションチャネルインターリーバ620が、アップリンク共有チャネルに関して上述したのと同様に、ビット結合段階とインターリーブ段階とを含む。ビット結合器630が、N個のコンポーネントキャリアチャネルのそれぞれからのチャネルコード化された出力をビット結合する。各コンポーネントキャリアチャネル内のチャネルコード化は、図3に関して論じたように行われる。したがって、各コンポーネントキャリアチャネルCC_1乃至CC_Nは、すでに述べたモジュール300、305、310、315、及び321を含む。したがって、ビット結合段階630は、図4A及び図4Bの結合器421乃至423に関して論じた同じ方法で、N個の入力チャネルコード化されたトランスポートブロックをビット結合する。結合器630からの結果得られるビット結合された出力は、キャリアアグリゲーションチャネルインターリーバ640によって受け取られる。図7は、インターリーバ640によって実行されるチャネルインターリーブプロセスを示している。最初のステップ700において、アグリゲートされているコンポーネントキャリアの数Nが決定される。従来のLTE共有ダウンリンクチャネルには、チャネルインターリーブ化は存在しないので、インターリーバ640及びビット結合器630は、ステップ705で、Nは1に等しいかどうかを確認する。Nが1に等しいキャリアアグリゲーションがない場合、図7の残りのステップはスキップされる。Nが1よりも大きい場合、ビット結合器630は、図5のステップ505に関して論じたのと同様に、ビット結合ステップ710を実行する。次いで、データは、以下のように、ステップ715においてインターリーバ640によって関連のメモリ内の出力マトリックスにインターリーブ可能であり、すなわち、をマトリックスの列の数であるように割り当て、但し、Cmuxは、上述のように定義される。出力マトリックスの列は、左から右に、0、1、2、...、Cmux-1と番号付けされる。各サブフレーム内の変調シンボルの数は、H‘=NGによって与えられ、但し、Gは、モジュール321に関して上述したように定義される。マトリックスの列の数は、Rmuxによって与えられ、但し、Rmux=H’Qm/Cmuxであり、また、でもある。出力マトリックスのRmux/N行のそれぞれの連続セットは、サブマトリックスを形成すると考えてもよい。したがって、N個のコンポーネントキャリアに対応するN個のサブマトリックスが存在する。インターリーバ640は、行0及び0からQm-1までの行におけるベクトルy0で開始しとして、RI情報によってすでに占有されているマトリックスエントリをスキップしながらQm行のセットずつ、k=0,1,...,NH’-1の入力ベクトルシーケンスをRmux×Cmux出力マトリックスに書き込む。各キャリアコンポーネントは、ステップ720において、そのサブマトリックスから列ごとに読み出されて、ダウンリンク処理を完了する。したがって、各サブマトリックスは、コンポーネントキャリアコードワードに対応する。N=1の場合、提案されているチャネルインターリーバはスキップされることになり、したがって、LTEDLとの互換性が保たれることに図7から気付くことができる。上述のキャリアアグリゲーションプロセスは、ベースバンドで全体的に実施可能であり、したがって、ベースバンドプロセッサにおいて容易に実施される。図8は、基地局ダウンリンクの場合、又はユーザ装置アップリンクの場合のいずれかを示すことが可能な一般的な無線アーキテクチャを表す。無線機800が、ベースバンドプロセッサ815からベースバンド信号810を受け取る無線周波数集積回路RFIC805を含む。ベースバンド信号810は、無線機800がユーザ装置を実施しているのか、又は基地局を実施しているのかに応じてそれぞれ、ベースバンドアップリンク又はベースバンドダウンリンクの信号となり得る。DAC820が信号810をアナログ形式に変換し、それにより、変調器840内の発振器820によって生成されるRFキャリア又は複数のキャリアを変調することが可能になる。電力増幅器845が、結果得られる変調されたRF信号を増幅し、それにより、この信号は、アンテナ又は複数のアンテナ850によって伝送可能になる。受信RF経路もまた、RFIC805内に示しているが、この経路は、本明細書に開示されるアップリンク及びダウンリンク処理には重要でなく、したがって、さらに詳細に論じることはしない。ベースバンドプロセッサ815が、マイクロプロセッサにおいて実施されるソフトウェアを用いて、又はFPGA内のプログラム済み論理リソースによって、上述したダウンリンクモジュール又はアップリンクモジュールを実施するようにプログラム可能であってもよい。あるいは、ベースバンドプロセッサ815は、専用のASICであってもよい。ベースバンド処理がいかに実行されるかに関係なく、ベースバンドプロセッサ815は、有利にも、コンポーネントキャリアにわたってダウンリンク又はアップリンクの共有チャネルをインターリーブして、本明細書に論じた周波数ダイバーシティを利用することになる。上述の実施形態は、例示であるが、本開示を限定するものではない。また、数々の修正形態及び変形形態が本開示の原理により可能であることも理解されたい。例えば、上述の周波数ダイバーシティの利用は、LTEの拡張に関するものであったが、同じ技法がWiMaxなどの他の高速ワイヤレスプロトコルに容易に適用可能であることは理解されるであろう。したがって、本開示の範囲は、以下の特許請求の範囲によってのみ定義される。"