入力MOSトランジスタと、当該入力MOSトランジスタと直列に接続された電流供給用の電流源と、前記入力MOSトランジスタと前記電流源との間にこれらと直列に接続され且つドレインおよびゲート間がダイオード接続されたMOSトランジスタと、を備えることを特徴とするソースフォロア回路。前記入力MOSトランジスタと前記電流源との間に、直列に接続された複数の前記ダイオード接続されたMOSトランジスタを備えることを特徴とする請求項1記載のソースフォロア回路。前記入力MOSトランジスタおよび前記ダイオード接続されたMOSトランジスタは、それぞれ基板電位とソース電位とが同電位であることを特徴とする請求項1または請求項2記載のソースフォロア回路。しかしながら、図4のように複数段構成のソースフォロア回路の場合、ソースフォロア部を複数必要とするため、その分、消費電流の増加につながるという問題がある。本発明は、上記した点を鑑みてなされたものであり、消費電力の増加を抑制しつつ、負荷回路からのキックバックの影響を抑制することの可能なソースフォロア回路を提供することを目的としている。本発明の請求項1にかかるソースフォロア回路は、入力MOSトランジスタと、当該入力MOSトランジスタと直列に接続された電流供給用の電流源と、前記入力MOSトランジスタと前記電流源との間にこれらと直列に接続され且つドレインおよびゲート間がダイオード接続されたMOSトランジスタと、を備えることを特徴としている。また、請求項2にかかる発明は、請求項1記載のソースフォロア回路において、前記入力MOSトランジスタと前記電流源との間に、直列に接続された複数の前記ダイオード接続されたMOSトランジスタを備えることを特徴としている。さらに、請求項3にかかる発明は、請求項1または請求項2記載のソースフォロア回路において、前記入力MOSトランジスタおよび前記ダイオード接続されたMOSトランジスタは、それぞれ基板電位とソース電位とが同電位であることを特徴としている。1段構成のソースフォロア回路であっても、負荷回路からのキックバックの影響を低減することができるため、その分、消費電流を抑制することができる。特に、入力MOSトランジスタおよび、この入力MOSトランジスタと直列に接続されるダイオード接続されたMOSトランジスタは、それぞれの基板電位をそのソース電位と一致させるようにしたため、入力MOSトランジスタやダイオード接続されたMOSトランジスタの閾値電圧の増加や変動を抑制することができ、結果的に入出力信号レンジをより広くとることができる。以下、図面を参照して本発明の実施の形態を説明する。まず、第1の実施の形態を説明する。図1は、本発明の一実施形態を示す、ソースフォロア回路10の構成の一例を示したものである。図1に示すように、ソースフォロア回路10は、N型MOSトランジスタ以下、単にMOSトランジスタともいう。M11と、ゲートおよびドレイン間がダイオード接続されたN型MOSトランジスタ以下、単にMOSトランジスタともいう。M12と、電流源C11とから構成される。MOSトランジスタM11のドレインは電源VDDに接続され、MOSトランジスタM11のソースは、MOSトランジスタM12のドレインおよびゲートに接続され、MOSトランジスタM12のソースには、電流源C11が接続される。このMOS電流源C11により、MOSトランジスタM12のソースに電流が供給される。MOSトランジスタM11のゲートには、ソースフォロア回路10への入力信号Vinが入力され、MOSトランジスタM11のソース電位が出力信号Vout1としてMOSトランジスタM12のゲートに供給される。そして、MOSトランジスタM12のソース電位が、ソースフォロア回路10の出力信号Voutとして、図示しない負荷回路に供給される。次に、第1の実施の形態におけるソースフォロア回路10の動作を説明する。MOSトランジスタM11のゲートに入力された入力信号Vinは利得がほぼ1倍の出力信号Vout1としてMOSトランジスタM11のソースから出力され、MOSトランジスタM12のドレインおよびゲートに供給される。MOSトランジスタM12のゲートに供給される、MOSトランジスタM11の出力信号Vout1は、ほぼ1倍の利得でMOSトランジスタM12のソースから出力される。つまり、ソースフォロア回路10への入力信号Vinは、ほぼ1倍の利得で、出力信号Voutとして出力される。以上より、図1におけるソースフォロア回路10はほぼ1倍の利得となり、入力信号Vinと出力信号Voutとは同等の電圧レベルとなるため、MOSトランジスタM12をもたない、通常の1段構成のソースフォロア回路と同様の動作を行うことになる。つまり、入力信号Vinと出力信号Voutとの間の寄生容量は、MOSトランジスタM11およびM12それぞれのソース-ゲート間の容量を直列接続した容量となり非常に小さくなるため、従来技術で述べた複数のソースフォロア部を縦列に接続した場合と同様に負荷回路からのキックバックの影響を抑制することができることになる。ここで、図1のソースフォロア回路10は、複数段構成のソースフォロア回路と同様にキックバックの影響を抑制することができるだけでなく、電流源としてC11のみしか必要としない。したがって、図4に示す従来技術に比較して消費電流を削減することができる。つまり、複数段構成のソースフォロア回路と同等の動作を実現することができ、且つ消費電力の削減を誇ることができる。次に、本発明の第2の実施形態を説明する。図2は、第2の実施の形態におけるソースフォロア回路20の構成の一例を示したものである。第2の実施の形態におけるソースフォロア回路20は、上記第1の実施の形態と同様に、N型MOSトランジスタ以下、単にMOSトランジスタともいうM21およびゲートおよびドレイン間がダイオード接続されたN型MOSトランジスタ以下、単にMOSトランジスタともいうと、電流源C21とが直列に接続されて構成され、N型MOSトランジスタM21のドレインが電源VDDに接続され、MOSトランジスタM21のソースがMOSトランジスタM22のドレインおよびゲートに接続され、MOSトランジスタM22のソースが電流源C21に接続されている。さらに、第2の実施の形態では、MOSトランジスタM21の基板電位がMOSトランジスタM21のソース電位に設定され、MOSトランジスタM22の基板電位がMOSトランジスタM22のソース電位に設定される。そして、ソースフォロア回路20への入力信号VinはMOSトランジスタM21のゲートに入力され、MOSトランジスタM22のソース電位が、ソースフォロア回路20の出力信号Voutとして出力される。ここで、MOSトランジスタM21およびM22においては、基板効果により、MOSトランジスタM21、M22の閾値電圧が増加する可能性があり、そのため、電源電圧が低い場合には、閾値電圧が高い分、ソースフォロア回路20の入出力信号レンジが制限されてしまい、入出力信号レンジを広く取りにくくなる可能性がある。また、MOSトランジスタM21、22への入力信号による閾値電圧の変動もあるため、信号レベルが大きいと歪みを生じる可能性がある。しかしながら、MOSトランジスタM21およびM22において、基板電位をそれぞれのソース電位とすることによって閾値電圧を低下させることができ、また、MOSトランジスタM21、M22への入力信号に関係なく閾値電圧を一定とすることができる。その結果、入出力信号レンジをより広くとることができ、また歪みの影響も抑制することができる。次に、本発明の第3の実施形態を説明する。図3は、第3の実施の形態におけるソースフォロア回路30の構成の一例を示したものである。第3の実施の形態におけるソースフォロア回路30は、N型MOSトランジスタ以下、単にMOSトランジスタともいう。M31と、ゲートおよびドレイン間がダイオード接続されたN型MOSトランジスタ以下、単にMOSトランジスタともいう。M32と、同様にゲートおよびドレイン間がダイオード接続されたN型MOSトランジスタ以下、単にMOSトランジスタともいう。M33と、電流源C31と、が直列に接続されて構成される。MOSトランジスタM31のドレインは電源VDDに接続され、MOSトランジスタM31のソースは、MOSトランジスタM32のドレインおよびゲートに接続される。また、MOSトランジスタM32のソースは、MOSトランジスタM33のドレインおよびゲートに接続され、MOSトランジスタM33のソースは電流源C31に接続され、電流源C31により、MOSトランジスタM33のソースに電流が供給される。そして、ソースフォロア回路30への入力信号Vinは、MOSトランジスタM31のゲートに入力され、MOSトランジスタM33のソース電位が、ソースフォロア回路30の出力信号Voutとして、図示しない負荷回路に供給される。つまり、第3の実施形態におけるソースフォロア回路30は、図1に示す第1の実施の形態におけるソースフォロア回路10において、さらに、MOSトランジスタM33を直列に接続したものである。次に、第3の実施の形態におけるソースフォロア回路30の動作を説明する。MOSトランジスタM31のゲートに入力された入力信号Vinは利得がほぼ1倍の出力信号Vout1としてMOSトランジスタM31のソースから出力され、MOSトランジスタM32のドレインおよびゲートに供給される。MOSトランジスタM32のゲートに供給される、MOSトランジスタM31の出力信号Voutは、MOSトランジスタM32のソースから利得がほぼ1倍の出力信号Vout2として出力される。さらに、MOSトランジスタM33に供給される、MOSトランジスタM32の出力信号Vout2は、MOSトランジスタM33のソースから利得がほぼ1倍の出力信号、すなわち出力信号Voutとして出力される。つまり、ソースフォロア回路10への入力信号Vinは、ほぼ1倍の利得で出力信号Voutとして出力される。以上より、図3におけるソースフォロア回路30は、ほぼ1倍の利得であり、入力信号Vinと出力信号Voutとは同等の電圧レベルとなるため、MOSトランジスタM12をもたない、通常のソースフォロア回路と同様の動作を行うことになる。一方、入出力間の寄生容量は、MOSトランジスタM33が加わった分だけ、さらに小さくなる。したがって、負荷回路からのキックバックの影響をより抑制することができる。このように、直列に接続するダイオード接続されたMOSトランジスタの段数は、電源電圧および入出力レンジが許す範囲で何段に接続しても構わない。直列に接続するMOSトランジスタの段数が多いほど、入出力間の寄生容量は小さくなり、負荷回路からのキックバックの影響を抑制することができる。なお、この第3の実施の形態においても、上記第2の実施の形態と同様に、各MOSトランジスタにおいて、基板電位とソース電位とが一致するように構成することによって、各MOSトランジスタにおいて閾値電圧の増加や変動を抑制することができ、入出力信号レンジをより広くとることができる。また、上記実施の形態においては、MOSトランジスタとしてN型MOSトランジスタを適用した場合について説明したが、これに限るものではなく、P型MOSトランジスタを適用することも可能である。