"制御パルスを供給する行状の走査線と映像信号を供給する列状の信号線とが交差する部分に配され、少なくともサンプリングトランジスタと容量部とドライブトランジスタと発光素子とを含み、前記サンプリングトランジスタは、所定のサンプリング期間に走査線から供給される制御パルスに応じ導通して信号線から供給された映像信号をサンプリングし、前記容量部は、サンプリングされた映像信号に応じた入力電位を保持し、前記ドライブトランジスタは、該容量部に保持された入力電位に応じて所定の発光期間に出力電流を供給し、該出力電流は該ドライブトランジスタのチャネル領域のキャリア移動度及び閾電圧に対して依存性を有し、前記発光素子は、該ドライブトランジスタから供給された出力電流により該映像信号に応じた輝度で発光する画素回路において、該出力電流のキャリア移動度及び閾電圧に対する依存性を両方同時に補正するための補正手段を備えており、前記補正手段は該ドライブトランジスタ及び容量部に接続しており、該サンプリング期間に先行して設定された補正期間に動作し、該補正期間はリセット期間と検出期間に分かれており、前記リセット期間で、該補正手段は該容量部に通電して該容量部が保持していた電位をリセットし、前記検出期間で、該補正手段は該通電を遮断し該ドライブトランジスタに過渡電流が流れている間に、該ドライブトランジスタのソースとゲート間に現れる電位差を検出し、前記容量部は該検出した電位差に応じた電位を保持し、該保持した電位は該ドライブトランジスタの出力電流に対する閾電圧の影響を減殺する分とキャリア移動度の影響を減殺する分の両方を含むことを特徴とする画素回路。前記補正手段は、該検出期間を該サンプリング期間よりも短い時間幅に設定することで、該出力電流のキャリア移動度及び閾電圧に対する依存性を両方同時に補正可能にしたことを特徴とする請求項1記載の画素回路。前記補正手段は、該リセット期間の時間幅が制限されており、該通電によりリセット期間中該ドライブトランジスタを通じて該発光素子に流れる貫通電流を抑制し、以って該貫通電流に起因する該発光素子の異常発光を抑制することを特徴とする請求項1記載の画素回路。該容量部に保持された電位のうち、該キャリア移動度の影響を減殺する分による発光素子の発光を防ぐため、黒表示時における映像信号の電位レベルを所定の電源電位よりも高く設定したことを特徴とする請求項1記載の画素回路。画素アレイ部とスキャナ部と信号部とを含み、前記画素アレイ部は、行状に配された走査線と列状に配された信号線と両者が交差する部分に配された行列状の画素とからなり、前記信号部は、該信号線に映像信号を供給し、前記スキャナ部は、該走査線に制御パルスを供給して順次行ごとに画素を走査し、各画素は、少なくともサンプリングトランジスタと容量部とドライブトランジスタと発光素子とを含み、前記サンプリングトランジスタは、所定のサンプリング期間に走査線から供給されるサンプリング用制御パルスに応じ導通して信号線から供給された映像信号をサンプリングし、前記容量部は、サンプリングされた映像信号に応じた入力電位を保持し、前記ドライブトランジスタは、該容量部に保持された入力電位に応じて所定の発光期間に出力電流を供給し、該出力電流は該ドライブトランジスタのチャネル領域のキャリア移動度及び閾電圧に対して依存性を有し、前記発光素子は、該ドライブトランジスタから供給された出力電流により該映像信号に応じた輝度で発光する表示装置において、各画素は、該出力電流のキャリア移動度及び閾電圧に対する依存性を両方同時に補正するための補正手段を備えており、前記補正手段は該ドライブトランジスタ及び容量部に接続しており、該サンプリング期間に先行して設定された補正期間に動作し、該補正期間はリセット期間と検出期間に分かれており、前記リセット期間で、該補正手段は該容量部に通電して該容量部が保持していた電位をリセットし、前記検出期間で、該補正手段は該通電を遮断し該ドライブトランジスタに過渡電流が流れている間に、該ドライブトランジスタのソースとゲート間に現れる電位差を検出し、前記容量部は該検出した電位差に応じた電位を保持し、該保持した電位は該ドライブトランジスタの出力電流に対する閾電圧の影響を減殺する分とキャリア移動度の影響を減殺する分の両方を含み、前記スキャナ部は、少なくともライトスキャナとドライブスキャナと補正用スキャナとを含み、前記ライトスキャナは、該サンプリング期間に該サンプリング用制御パルスを走査線に供給し、前記補正用スキャナは、該補正期間を規定する補正用制御パルスを走査線に供給し、前記ドライブスキャナは、該補正期間内でリセット期間と検出期間を区切るとともに、発光期間とこれ以外の非発光期間を区切るためのドライブ用制御パルスを走査線に供給することを特徴とする表示装置。前記補正用スキャナは第1のクロックに同期して動作し、1水平期間ごと該補正用制御パルスを順次各行の走査線に供給し、前記ドライブスキャナは、第2のクロックに同期して動作し、1水平期間ごと該ドライブ用制御パルスを順次各行の走査線に供給し、前記第2のクロックは、第1のクロックに対して周期が同じで位相が異なっており、以って該補正用制御パルス及び該ドライブ用制御パルスによって規定される該検出期間を該1水平期間よりも短い時間幅に設定することで、該出力電流のキャリア移動度及び閾電圧に対する依存性を両方同時に補正可能にしたことを特徴とする請求項5記載の表示装置。前記スキャナ部は、該第1のクロックと第2のクロックの位相差を可変調整可能であり、該検出期間の時間幅を最適に設定し、以って該出力電流のキャリア移動度及び閾電圧に対する依存性を両方同時に補正可能にしたことを特徴とする請求項6記載の表示装置。前記補正用スキャナは該補正用制御パルスの時間幅を制限する手段を備えており、これにより該リセット期間の時間幅を短縮化して該通電によりリセット期間中該ドライブトランジスタを通じて該発光素子に流れる貫通電流を抑制し、以って該貫通電流に起因する該発光素子の異常発光を抑制することを特徴とする請求項6記載の表示装置。該容量部に保持された電位のうち、該キャリア移動度の影響を減殺する分による発光素子の発光を防ぐため、前記信号部は、黒表示時における映像信号の電位レベルを所定の電源電位よりも高く設定したことを特徴とする請求項5記載の表示装置。制御パルスを供給する行状の走査線と映像信号を供給する列状の信号線とが交差する部分に配され、少なくともサンプリングトランジスタと容量部とドライブトランジスタと発光素子とを含み、前記サンプリングトランジスタは所定のサンプリング期間に走査線から供給される制御パルスに応じ導通して信号線から供給された映像信号をサンプリングし、前記容量部はサンプリングされた映像信号に応じた入力電位を保持し、前記ドライブトランジスタは該容量部に保持された入力電位に応じて所定の発光期間に出力電流を供給し、該出力電流は該ドライブトランジスタのチャネル領域のキャリア移動度及び閾電圧に対して依存性を有し、前記発光素子は該ドライブトランジスタから供給された出力電流により該映像信号に応じた輝度で発光する画素回路の駆動方法において、該出力電流のキャリア移動度及び閾電圧に対する依存性を両方同時に補正するための補正手順と保持手順とを含んでおり、前記補正手順は、該サンプリング期間に先行して設定された補正期間に行なわれ、該補正期間はリセット期間と検出期間に分かれており、前記リセット期間で、該補正手順は該容量部に通電して該容量部が保持していた電位をリセットし、前記検出期間で、該補正手順は該通電を遮断し該ドライブトランジスタに過渡電流が流れている間に、該ドライブトランジスタのソースとゲート間に現れる電位差を検出し、前記保持手順は、該検出した電位差に応じた電位を該容量部に保持し、以って該保持した電位は該ドライブトランジスタの出力電流に対する閾電圧の影響を減殺する分とキャリア移動度の影響を減殺する分の両方を含むことを特徴とする画素回路の駆動方法。画素アレイ部とスキャナ部と信号部とを含み、前記画素アレイ部は行状に配された走査線と列状に配された信号線と両者が交差する部分に配された行列状の画素とからなり、前記信号部は該信号線に映像信号を供給し、前記スキャナ部は該走査線に制御パルスを供給して順次行ごとに画素を走査し、各画素は少なくともサンプリングトランジスタと容量部とドライブトランジスタと発光素子とを含み、前記サンプリングトランジスタは所定のサンプリング期間に走査線から供給されるサンプリング用制御パルスに応じ導通して信号線から供給された映像信号をサンプリングし、前記容量部はサンプリングされた映像信号に応じた入力電位を保持し、前記ドライブトランジスタは該容量部に保持された入力電位に応じて所定の発光期間に出力電流を供給し、該出力電流は該ドライブトランジスタのチャネル領域のキャリア移動度及び閾電圧に対して依存性を有し、前記発光素子は該ドライブトランジスタから供給された出力電流により該映像信号に応じた輝度で発光する表示装置の駆動方法において、該出力電流のキャリア移動度及び閾電圧に対する依存性を両方同時に各画素で補正するための補正手順と保持手順とを含んでおり、前記補正手順は、該サンプリング期間に先行して設定された補正期間に行なわれ、該補正期間はリセット期間と検出期間に分かれており、前記リセット期間で、該補正手順は該容量部に通電して該容量部が保持していた電位をリセットし、前記検出期間で、該補正手順は該通電を遮断し該ドライブトランジスタに過渡電流が流れている間に、該ドライブトランジスタのソースとゲート間に現れる電位差を検出し、前記保持手順は、該検出した電位差に応じた電位を該容量部に保持し、以って該保持した電位は該ドライブトランジスタの出力電流に対する閾電圧の影響を減殺する分とキャリア移動度の影響を減殺する分の両方を含み、更にライト走査手順とドライブス走査手順と補正走査手順とを含み、前記ライト走査手順は、該サンプリング期間に該サンプリング用制御パルスを走査線に供給し、前記補正走査手順は、該補正期間を規定する補正用制御パルスを走査線に供給し、前記ドライブ走査手順は、該補正期間内でリセット期間と検出期間を区切るとともに、発光期間とこれ以外の非発光期間を区切るためのドライブ用制御パルスを走査線に供給することを特徴とする表示装置の駆動方法。従来の画素回路は、制御パルスを供給する行状の走査線と映像信号を供給する列状の信号線とが交差する部分に配され、少なくともサンプリングトランジスタと容量部とドライブトランジスタと発光素子とを含む。サンプリングトランジスタは、走査線から供給される制御パルスに応じ導通して信号線から供給された映像信号をサンプリングする。容量部は、サンプリングされた映像信号に応じた入力電位を保持する。ドライブトランジスタは、容量部に保持された入力電位に応じて所定の発光期間に出力電流を供給する。尚一般に、出力電流はドライブトランジスタのチャネル領域のキャリア移動度及び閾電圧に対して依存性を有する。発光素子は、ドライブトランジスタから供給された出力電流により映像信号に応じた輝度で発光する。ドライブトランジスタは、容量部に保持された入力電位をゲートに受けてソース/ドレイン間に出力電流を流し、発光素子に通電する。一般に発光素子の発光輝度は通電量に比例している。更にドライブトランジスタの出力電流供給量はゲート電圧すなわち容量部に書き込まれた入力電位によって制御される。従来の画素回路は、ドライブトランジスタのゲートに印加される入力電圧を入力映像信号に応じて変化させることで、発光素子に供給する電流量を制御している。ここでドライブトランジスタの動作特性は以下の式で表わされる。Ids=1/2μW/LCoxVgs-Vth2式1このトランジスタ特性式1において、Idsはソース/ドレイン間に流れるドレイン電流を表わしており、画素回路では発光素子に供給される出力電流である。Vgsはソースを基準としてゲートに印加されるゲート印加電圧を表わしており、画素回路では上述した入力電位である。Vthはトランジスタの閾電圧である。又μはトランジスタのチャネルを構成する半導体薄膜の移動度を表わしている。その他Wはチャネル幅を表わし、Lはチャネル長を表わし、Coxはゲート容量を表わしている。このトランジスタ特性式1から明らかな様に、薄膜トランジスタは飽和領域で動作する時、ゲート電圧Vgsが閾電圧Vthを超えて大きくなると、オン状態となってドレイン電流Idsが流れる。原理的に見ると上記のトランジスタ特性式1が示す様に、ゲート電圧Vgsが一定であれば常に同じ量のドレイン電流Idsが発光素子に供給される。従って、画面を構成する各画素に全て同一のレベルの入力信号を供給すれば、全画素が同一輝度で発光し、画面の一様性ユニフォーミティが得られるはずである。しかしながら実際には、ポリシリコンなどの半導体薄膜で構成された薄膜トランジスタTFTは、個々のデバイス特性にばらつきがある。特に、閾電圧Vthは一定ではなく、各画素毎にばらつきがある。前述のトランジスタ特性式1から明らかな様に、各ドライブトランジスタの閾電圧Vthがばらつくと、ゲート印加電圧Vgsが一定であっても、ドレイン電流Idsにばらつきが生じ、画素毎に輝度がばらついてしまう為、画面のユニフォーミティを損なう。従来からドライブトランジスタの閾電圧のばらつきをキャンセルする機能を組み込んだ画素回路が開発されており、例えば前記の特許文献3に開示がある。閾電圧のばらつきをキャンセルする機能を組み込んだ画素回路は、ある程度画面のユニフォーミティを改善することが可能である。しかしながら、ポリシリコン薄膜トランジスタの特性は、閾電圧ばかりでなく移動度μも素子毎にばらつきがある。前述のトランジスタ特性式1から明らかな様に、移動度μがばらつくと、ゲート印加電圧Vgsが一定であってもドレイン電流Idsにばらつきが出てしまう。この結果発光輝度が画素毎に変化する為、画面のユニフォーミティを損なうという課題がある。上述した従来の技術の課題に鑑み、本発明は閾電圧と移動度の影響を両方同時に補正し、以ってドライブトランジスタが供給するドレイン電流出力電流のばらつきを補償可能な画素回路及び表示装置及びこれらの駆動方法を提供することを目的とする。係る目的を達成する為に以下の手段を講じた。即ち本発明は、制御パルスを供給する行状の走査線と映像信号を供給する列状の信号線とが交差する部分に配され、少なくともサンプリングトランジスタと容量部とドライブトランジスタと発光素子とを含み、前記サンプリングトランジスタは、所定のサンプリング期間に走査線から供給される制御パルスに応じ導通して信号線から供給された映像信号をサンプリングし、前記容量部は、サンプリングされた映像信号に応じた入力電位を保持し、前記ドライブトランジスタは、該容量部に保持された入力電位に応じて所定の発光期間に出力電流を供給し、該出力電流は該ドライブトランジスタのチャネル領域のキャリア移動度及び閾電圧に対して依存性を有し、前記発光素子は、該ドライブトランジスタから供給された出力電流により該映像信号に応じた輝度で発光する画素回路において、該出力電流のキャリア移動度及び閾電圧に対する依存性を両方同時に補正するための補正手段を備えており、前記補正手段は該ドライブトランジスタ及び容量部に接続しており、該サンプリング期間に先行して設定された補正期間に動作し、該補正期間はリセット期間と検出期間に分かれており、前記リセット期間で、該補正手段は該容量部に通電して該容量部が保持していた電位をリセットし、前記検出期間で、該補正手段は該通電を遮断し該ドライブトランジスタに過渡電流が流れている間に、該ドライブトランジスタのソースとゲート間に現れる電位差を検出し、前記容量部は該検出した電位差に応じた電位を保持し、該保持した電位は該ドライブトランジスタの出力電流に対する閾電圧の影響を減殺する分とキャリア移動度の影響を減殺する分の両方を含むことを特徴とする。好ましくは前記補正手段は、該検出期間を該サンプリング期間よりも短い時間幅に設定することで、該出力電流のキャリア移動度及び閾電圧に対する依存性を両方同時に補正可能にする。又前記補正手段は、該リセット期間の時間幅が制限されており、該通電によりリセット期間中該ドライブトランジスタを通じて該発光素子に流れる貫通電流を抑制し、以って該貫通電流に起因する該発光素子の異常発光を抑制する。又該容量部に保持された電位のうち、該キャリア移動度の影響を減殺する分による発光素子の発光を防ぐため、黒表示時における映像信号の電位レベルを所定の電源電位よりも高く設定する。本発明は又、画素アレイ部とスキャナ部と信号部とを含み、前記画素アレイ部は、行状に配された走査線と列状に配された信号線と両者が交差する部分に配された行列状の画素とからなり、前記信号部は、該信号線に映像信号を供給し、前記スキャナ部は、該走査線に制御パルスを供給して順次行ごとに画素を走査し、各画素は、少なくともサンプリングトランジスタと容量部とドライブトランジスタと発光素子とを含み、前記サンプリングトランジスタは、所定のサンプリング期間に走査線から供給されるサンプリング用制御パルスに応じ導通して信号線から供給された映像信号をサンプリングし、前記容量部は、サンプリングされた映像信号に応じた入力電位を保持し、前記ドライブトランジスタは、該容量部に保持された入力電位に応じて所定の発光期間に出力電流を供給し、該出力電流は該ドライブトランジスタのチャネル領域のキャリア移動度及び閾電圧に対して依存性を有し、前記発光素子は、該ドライブトランジスタから供給された出力電流により該映像信号に応じた輝度で発光する表示装置において、各画素は、該出力電流のキャリア移動度及び閾電圧に対する依存性を両方同時に補正するための補正手段を備えており、前記補正手段は該ドライブトランジスタ及び容量部に接続しており、該サンプリング期間に先行して設定された補正期間に動作し、該補正期間はリセット期間と検出期間に分かれており、前記リセット期間で、該補正手段は該容量部に通電して該容量部が保持していた電位をリセットし、前記検出期間で、該補正手段は該通電を遮断し該ドライブトランジスタに過渡電流が流れている間に、該ドライブトランジスタのソースとゲート間に現れる電位差を検出し、前記容量部は該検出した電位差に応じた電位を保持し、該保持した電位は該ドライブトランジスタの出力電流に対する閾電圧の影響を減殺する分とキャリア移動度の影響を減殺する分の両方を含み、前記スキャナ部は、少なくともライトスキャナとドライブスキャナと補正用スキャナとを含み、前記ライトスキャナは、該サンプリング期間に該サンプリング用制御パルスを走査線に供給し、前記補正用スキャナは、該補正期間を規定する補正用制御パルスを走査線に供給し、前記ドライブスキャナは、該補正期間内でリセット期間と検出期間を区切るとともに、発光期間とこれ以外の非発光期間を区切るためのドライブ用制御パルスを走査線に供給することを特徴とする。好ましくは、前記補正用スキャナは第1のクロックに同期して動作し、1水平期間ごと該補正用制御パルスを順次各行の走査線に供給し、前記ドライブスキャナは、第2のクロックに同期して動作し、1水平期間ごと該ドライブ用制御パルスを順次各行の走査線に供給し、前記第2のクロックは、第1のクロックに対して周期が同じで位相が異なっており、以って該補正用制御パルス及び該ドライブ用制御パルスによって規定される該検出期間を該1水平期間よりも短い時間幅に設定することで、該出力電流のキャリア移動度及び閾電圧に対する依存性を両方同時に補正可能にする。又前記スキャナ部は、該第1のクロックと第2のクロックの位相差を可変調整可能であり、該検出期間の時間幅を最適に設定し、以って該出力電流のキャリア移動度及び閾電圧に対する依存性を両方同時に補正可能にする。又前記補正用スキャナは該補正用制御パルスの時間幅を制限する手段を備えており、これにより該リセット期間の時間幅を短縮化して該通電によりリセット期間中該ドライブトランジスタを通じて該発光素子に流れる貫通電流を抑制し、以って該貫通電流に起因する該発光素子の異常発光を抑制する。また、該容量部に保持された電位のうち、該キャリア移動度の影響を減殺する分による発光素子の発光を防ぐため、前記信号部は、黒表示時における映像信号の電位レベルを所定の電源電位よりも高く設定する。更に本発明は、制御パルスを供給する行状の走査線と映像信号を供給する列状の信号線とが交差する部分に配され、少なくともサンプリングトランジスタと容量部とドライブトランジスタと発光素子とを含み、前記サンプリングトランジスタは所定のサンプリング期間に走査線から供給される制御パルスに応じ導通して信号線から供給された映像信号をサンプリングし、前記容量部はサンプリングされた映像信号に応じた入力電位を保持し、前記ドライブトランジスタは該容量部に保持された入力電位に応じて所定の発光期間に出力電流を供給し、該出力電流は該ドライブトランジスタのチャネル領域のキャリア移動度及び閾電圧に対して依存性を有し、前記発光素子は該ドライブトランジスタから供給された出力電流により該映像信号に応じた輝度で発光する画素回路の駆動方法において、該出力電流のキャリア移動度及び閾電圧に対する依存性を両方同時に補正するための補正手順と保持手順とを含んでおり、前記補正手順は該サンプリング期間に先行して設定された補正期間に行なわれ、該補正期間はリセット期間と検出期間に分かれており、前記リセット期間で、該補正手順は該容量部に通電して該容量部が保持していた電位をリセットし、前記検出期間で、該補正手順は該通電を遮断し該ドライブトランジスタに過渡電流が流れている間に、該ドライブトランジスタのソースとゲート間に現れる電位差を検出し、前記保持手順は該検出した電位差に応じた電位を該容量部に保持し、以って該保持した電位は該ドライブトランジスタの出力電流に対する閾電圧の影響を減殺する分とキャリア移動度の影響を減殺する分の両方を含むことを特徴とする。加えて本発明は、画素アレイ部とスキャナ部と信号部とを含み、前記画素アレイ部は行状に配された走査線と列状に配された信号線と両者が交差する部分に配された行列状の画素とからなり、前記信号部は該信号線に映像信号を供給し、前記スキャナ部は該走査線に制御パルスを供給して順次行ごとに画素を走査し、各画素は少なくともサンプリングトランジスタと容量部とドライブトランジスタと発光素子とを含み、前記サンプリングトランジスタは所定のサンプリング期間に走査線から供給されるサンプリング用制御パルスに応じ導通して信号線から供給された映像信号をサンプリングし、前記容量部はサンプリングされた映像信号に応じた入力電位を保持し、前記ドライブトランジスタは該容量部に保持された入力電位に応じて所定の発光期間に出力電流を供給し、該出力電流は該ドライブトランジスタのチャネル領域のキャリア移動度及び閾電圧に対して依存性を有し、前記発光素子は該ドライブトランジスタから供給された出力電流により該映像信号に応じた輝度で発光する表示装置の駆動方法において、該出力電流のキャリア移動度及び閾電圧に対する依存性を両方同時に個々の画素で補正するための補正手順と保持手順とを含んでおり、前記補正手順は該サンプリング期間に先行して設定された補正期間に行なわれ、該補正期間はリセット期間と検出期間に分かれており、前記リセット期間で該補正手順は該容量部に通電して該容量部が保持していた電位をリセットし、前記検出期間で該補正手順は該通電を遮断し該ドライブトランジスタに過渡電流が流れている間に、該ドライブトランジスタのソースとゲート間に現れる電位差を検出し、前記保持手順は該検出した電位差に応じた電位を該容量部に保持し、以って該保持した電位は該ドライブトランジスタの出力電流に対する閾電圧の影響を減殺する分とキャリア移動度の影響を減殺する分の両方を含み、更にライト走査手順とドライブス走査手順と補正走査手順とを含み、前記ライト走査手順は該サンプリング期間に該サンプリング用制御パルスを走査線に供給し、前記補正走査手順は該補正期間を規定する補正用制御パルスを走査線に供給し、前記ドライブ走査手順は該補正期間内でリセット期間と検出期間を区切るとともに発光期間とこれ以外の非発光期間を区切るためのドライブ用制御パルスを走査線に供給することを特徴とする。本発明によれば、画素回路は出力電流のキャリア移動度及び閾電圧に対する依存性を両方同時に補正している。すなわち、所定の検出期間で、ドライブトランジスタに検出用の過徒電流が流れている間に、ドライブトランジスタのソースとゲート間に現われる電位差を検出し、これを容量部にフィードバックしている。検出期間を従来に比べ短く設定している為、過徒電流が流れている状態で、ソース/ゲート間の電位差を検出できる。この結果、検出した電位差は、ドライブトランジスタの出力電流に対する閾電圧の影響を減殺する分に加え、キャリア移動度の影響を減殺する分を含む。従来の様に、検出期間を長めに設定して過徒電流が消滅した状態でソース/ゲート間の電位差を検出すると、これには閾電圧の影響を減殺する分しか含まれない。電流が流れている状態で電位差を検出することで、キャリア移動度に関する情報も獲得することができる。この様に各画素毎閾電圧及び移動度の影響を排除できるので、画素アレイ全体から見ると画素毎の出力電流のばらつきを抑えることができる。特に、グレーから白表示時では出力電流の移動度に対する依存性が高い。本発明では、移動度による出力電流のばらつきを抑制することができるので、グレーから白表示時における画面のユニフォーミティを大幅に改善することができる。本発明は、基本的に従来の画素回路構成を維持しつつ、適切なタイミング制御を行なうことで、閾電圧及び移動度のばらつきを両方補正することができる。従って、画素回路の素子数を増加させることなく、出力電流のばらつきを抑制することが可能である。又本発明では、ドライブトランジスタに流れる過徒電流を安定して検出する為、検出期間に先立つリセット期間で容量部をリセットしている。このリセット動作により、ドライブトランジスタに瞬間的ではあるが貫通電流が流れ、発光素子が異常発光する。グレーから白表示では目立たないが、黒表示ではこの異常発光が影響し、いわゆる黒浮きとなって画面のコントラストを損なう。本発明では、このリセット期間の時間幅を極力少なくすることにより貫通電流を抑制し、以って黒浮きを防いでいる。以下図面を参照して本発明の実施の形態を詳細に説明する。まず最初に本発明の概念を明らかにする為、図1を参照してアクティブマトリクス表示装置の基本的な構成を説明する。図示する様に、アクティブマトリクス表示装置は主要部となる画素アレイ1と周辺の回路部とで構成されている。周辺の回路部は水平セレクタ3、ライトスキャナ4、ドライブスキャナ5、補正用スキャナ7などを含んでいる。画素アレイ1は行状の走査線WSと列状の信号線SLと両者の交差する部分にマトリクス状に配列した画素R,G,Bとで構成されている。カラー表示を可能とする為、RGBの三原色画素を用意しているが、本発明はこれに限られるものではない。各画素R,G,Bは夫々画素回路2で構成されている。信号線SLは水平セレクタ3によって駆動される。水平セレクタ3は信号部を構成し、信号線SLに映像信号を供給する。走査線WSはライトスキャナ4によって走査される。尚、走査線WSと平行に別の走査線DS及びAZも配線されている。走査線DSはドライブスキャナ5によって走査される。走査線AZは補正用スキャナ7によって走査される。ライトスキャナ4、ドライブスキャナ5及び補正用スキャナ7はスキャナ部を構成しており、1水平期間毎画素の行を順次走査する。各画素回路2は走査線WSによって選択された時信号線SLから映像信号をサンプリングする。更に走査線DSによって選択された時、サンプリングされた映像信号に応じて画素回路2内に含まれている発光素子を駆動する。加えて画素回路2は走査線AZによって走査された時、あらかじめ決められた補正動作を行なう。ライトスキャナ4は基本的にはシフトレジスタで構成されており、外部から供給された互いに反対極性のクロック信号CK,CKXに応じて動作し、同じく外部から供給されたサンプリング用のスタートパルスWSSTを1水平期間毎に順次転送し、以って各行の画素の走査線WSに順次サンプリング用の制御パルスを出力する。同様にドライブスキャナ5もシフトレジスタで構成されており、クロック信号CK,CKXに応じてドライブ用のスタートパルスDSSTを1水平期間毎順次転送し、以って画素の各行の走査線DSに、ドライブ用の制御パルスを出力する。同様に補正用スキャナ7もシフトレジスタで構成されており、外部から供給された補正用のスタートパルスAZSTをクロック信号CK,CKXに同期して順次転送し、画素の各行に補正用の制御パルスを出力する。図示する様に、スキャナ部を構成するライトスキャナ4、ドライブスキャナ5及び補正用スキャナ7には共通のクロック信号CK,CKXが供給されており、スタートパルスのみ各スキャナの機能に応じてWSST,DSST,AZSTと波形が異なっている。上述した画素アレイ1は通常ガラスなどの絶縁基板上に形成されており、フラットパネルとなっている。各画素回路2はアモルファスシリコン薄膜トランジスタTFT又は低温ポリシリコンTFTで形成されている。アモルファスシリコンTFTの場合、スキャナ部はパネルとは別のTABなどで構成され、フレキシブルケーブルにてフラットパネルに接続される。低温ポリシリコンTFTの場合、スキャナ部も同じ低温ポリシリコンTFTで形成できるので、フラットパネル上に画素アレイ部とスキャナ部を一体的に形成できる。いずれの場合であっても、上述した様に各スキャナ4,5,7に供給するクロックパルスCK,CKXは共通として、入力クロック数を削減するのが一般的である。図2は、図1に示した画素アレイに含まれる画素回路の基本的な構成を示す回路図である。図示する様に、画素回路2は5個の薄膜トランジスタTr1~Tr5と2個の容量素子Cs1,Cs2と1個の発光素子ELとで構成されている。トランジスタTr1~Tr5は全てPチャネル型のポリシリコンTFTである。但し本発明はこれに限られるものではなく、Nチャネル型のポリシリコンTFTを混在させてもよい。あるいは、Nチャネル型のアモルファスシリコンTFTで画素回路を構成してもよい。2個の容量素子Cs1とCs2は両者合わせて画素回路2の容量部を構成している。発光素子ELは例えばアノード及びカソードを備えた2端子型の有機EL素子からなる。但し本発明はこれに限られるものではなく、発光素子は一般的に電流駆動で発光する全てのデバイスを含む。画素回路2の中心となるドライブトランジスタTr2はゲートGがG点に接続され、ソースSがS点に接続され、ドレインDがD点に接続されている。発光素子ELはアノードがD点に接続され、カソードが接地されている。スイッチングトランジスタTr4は電源電位VccとS点との間に接続されており、発光素子ELのオン/オフを制御する。トランジスタTr4のゲートは走査線DSに接続されている。一方サンプリングトランジスタTr1は信号線SLとA点との間に接続されている。サンプリングトランジスタTr1のゲートは走査線WSに接続している。A点とS点との間に検出トランジスタTr5が接続されている。そのゲートは走査線AZに接続している。又スイッチングトランジスタTr3はG点と所定のオフセット電位Vofsとの間に接続されている。そのゲートは走査線AZに接続されている。尚、検出トランジスタTr5とスイッチングトランジスタTr3はVthキャンセル用の補正手段を構成している。一方の容量素子Cs1はA点とG点との間に接続され、他方の容量素子Cs2は電源電位VccとA点との間に接続されている。ドライブトランジスタTr2はソース/ゲート間に印加されるゲート電圧Vgsに応じてソース/ドレイン間にドレイン電流Idsを流し、これで発光素子ELを駆動する。本明細書ではゲート電圧Vgsを入力電位とし、ドレイン電流Idsを出力電流と定義している。信号線SLから供給される映像信号Vsigに応じてゲート電圧Vgsを設定し、これによりドレイン電流Idsを流すことで、映像信号の階調に従って発光素子ELの発光輝度を制御できる。ドライブトランジスタTr2の閾電圧Vthは画素毎に変動する。これをキャンセルする為あらかじめドライブトランジスタTr2の閾電圧Vthを検出し、容量素子Cs1に保持しておく。この後サンプリングトランジスタTr1をオンして容量素子Cs2に信号電位Vsigを書き込む。この様にして設定されたゲート電位Vgsにより、ドライブトランジスタTr2を駆動する。図3は、図2に示した画素回路の動作説明に供するタイミングチャートである。時間軸Tに沿って各走査線WS,AZ及びDSに印加される制御パルスの波形を表わしてある。表記を簡略化する為、制御パルスも対応する走査線の符号と同じ符号で表わす。トランジスタは全てPチャネル型なので、走査線がハイレベルの時オフし、ローレベルの時オンする。そこで表記を簡略化する為、制御パルスがハイレベルからローレベルに立ち下がる場合をオンと表わし、ローレベルからハイレベルに立ち上がる場合をオフと呼ぶ。各制御パルスWS,AZ,DSの波形とともに、A点及びG点の電位変化も表わしてある。図示のタイミングチャートではタイミングT1~T7までを1フィールド1fとしてある。1フィールドの間に画素アレイの各行が1回順次走査される。タイミングチャートは、1行分の画素に印加される各制御パルスWS,AZ,DSの波形を表わしてある。当該フィールドが始まる前のタイミングT0で、制御パルスWS及びAZはオフであるのに対し、制御パルスDSがオンしている。従ってサンプリングトランジスタTr1、検出トランジスタTr5及びスイッチングトランジスタTr3がオフ状態であるのに対し、スイッチングトランジスタTr4のみがオン状態にある。この状態で、A点電位は信号電位Vsigにあり、G点電位はVsigからVthだけ下がった電位にある。この時S点はトランジスタTr4がオンしているのでVccとなっている。従ってトランジスタTr2のソースとゲートとの間にはVthを超える十分な電圧が印加されており、出力電流Idsが発光素子ELに供給されている。従ってタイミングT0では発光素子ELは発光状態にある。この後当該フィールドに入りタイミングT1で制御パルスAZがオンし、トランジスタTr5及びTr3が導通する。この結果A点とS点が直接つながるので、A点電位は電源電位Vccに急激に立ち上がる。一方トランジスタTr3がオンする為、G点電位は所定のオフセット電位Vofsまで急激に立ち下がる。この直後タイミングT2で制御パルスDSがオフになり、スイッチングトランジスタTr4が非導通状態となる。これによりS点が電源電位Vccから切り離され、非発光状態に変わる。タイミングT1からタイミングT2までの期間T1-T2で、A点電位がVccとなりG点電位がVofsとなって各容量素子Cs1,Cs2の電位がリセットされる。このリセット動作は、次に続く検出動作を安定化する為の準備であって、本明細書では期間T1-T2をリセット期間と呼ぶ。タイミングT2で制御パルスDSがオフするとS点がVccから切り離されるので、電源からの給電が遮断される一方容量素子Cs1の放電が始まり過徒電流がトランジスタTr5を通して流れ、A点電位がVccから低下していく。G点電位に対してA点電位がVthまで低下した時、過徒電流が流れなくなる。この結果A点とG点の電位差がVthとなり、これが容量素子Cs1に保持される。タイミングT3で制御パルスAZがオフし、トランジスタTr5及びTr3がオフして、容量素子Cs1のG点側がVofsから切り離されるとともに、A点側がS点から切り離される。タイミングT2~T3までの期間でVthを検出し且つCs1に保持するので、本明細書では期間T2-T3を特に検出期間と呼ぶ。この検出期間T2-T3はドライブトランジスタに流れる過徒電流が0になる様十分な時間幅を取ってある。以上説明した様に、リセット期間T1-T2におけるリセット動作と検出期間T2-T3における検出動作とで閾電圧Vthの補正動作が行なわれる。そこでリセット期間と検出期間を合わせた期間T1-T3を本明細書では補正期間と呼ぶ。図3のタイミングチャートから明らかな様に、補正期間T1-T3は制御パルスAZによって規定される。一方、補正期間T1-T3内でリセット期間T1-T2と検出期間T2-T3を区分するのが制御パルスDSである。制御パルスDSは基本的にスイッチングトランジスタTr4のオン/オフを制御するパルスであり、従って非発光期間と発光期間を規定している。補正期間T1-T3が経過した後、タイミングT4で制御パルスWSがオンし、サンプリングトランジスタTr1が導通する。この結果、信号線SLから供給された映像信号Vsigが容量素子Cs2にサンプリングされる。これによりA点電位はVthから信号電位Vsigに上昇する。この上昇に連動してG点電位も差分Vthを維持したまま上昇する。タイミングチャートから明らかな様に、サンプリング後でもA点電位とG点電位の電位差はVthに維持されている。この後1水平期間が経過するタイミングT5で制御パルスWSはオフし、サンプリングトランジスタTr1が非導通状態となる。VsigをサンプリングしてCs2に保持するサンプリング動作は期間T4-T5で行なわれる為、これをサンプリング期間と呼ぶ。サンプリング期間T4-T5は1水平期間1Hに等しい。この後タイミングT6で制御信号DSが再びオンし、スイッチングトランジスタTr4が導通する。この結果ドライブトランジスタTr2はS点電位とG点電位との差Vgsに応じてドレイン電流Idsを発光素子ELに供給する。発光素子ELはこれによりVgsに応じた輝度で発光する。この後タイミングT7に至り当該フィールドが終了するとともに、次のフィールドに移行する。次のフィールドでは最初にリセット期間に入る。図3のタイミングチャートに基づいて、サンプリング期間T4-T5及びその後の発光期間における入力電位Vgsを求める。入力電位VgsはS点を基準にしたG点の電位である。サンプリング期間T4-T5の後の発光期間ではトランジスタTr4がオンしている為、S点電位は電源に接続されVccとなっている。一方A点電位は前述した様にVccよりもVsigだけ低い。更にG点電位はA点電位からVthだけ低い。従ってS点電位を基準にしたG点電位を表わすVgsはVcc-Vsig-Vthとなる。前述のトランジスタ特性式1のVgsにここで求めたVcc-Vsig-Vthを代入すると、以下の特性式2が得られる。Ids=1/2μW/LCoxVcc-Vsig2式2上記特性式2では特性式1に含まれていたVthの項がキャンセルされ、Vcc-Vsigで置き換えられている。従って図2に示した画素回路2は、ドライブトランジスタTr2のVthに依存することなく、Vsigの値に応じた出力電流Idsを発光素子ELに供給することができる。従ってドライブトランジスタTr2のVthが画素毎にばらついていても、画素アレイとしてはそのばらつきを取り除いた出力電流を各画素の発光素子ELに供給することができる。図4は、特性式2をグラフ化したものであり、縦軸に出力電流Idsを取り、横軸に入力電位Vcc-Vsigを取ってある。合わせてグラフの傍に特性式2を再掲してある。特性式2から明らかな様に、ドライブトランジスタのVthの項は消えている。しかしながら移動度μが残されている。この移動度μはVthと同じくデバイス依存性があり、各画素毎にばらついている。従って、Vthをキャンセルしたのみでは出力電流Idsのばらつきは完全に抑えることはできない。グラフではμの大きいトランジスタ特性を実線で表わし、μの小さなトランジスタ特性を点線で表わしている。グラフから明らかな様に、特性式の係数μが大きくなる程、特性カーブは急峻になっている。従って入力電位Vcc-Vsig=V0で一定であっても、移動度μのばらつきが画素間で生じる為、出力電流Idsはμに依存して変動し、画素間で輝度のばらつきが生じてしまう。特にVcc-Vsigがグレーから白表示の階調にある時移動度μに依存する輝度ばらつきが顕著となり、表示ムラが生じて解決すべき課題である。図5は、本発明に係る画素回路の動作説明に供するタイミングチャートである。画素回路の構成自体は図2に示した通りであるが、その制御シーケンスを改良してVthに加えμのばらつきもキャンセル可能な様にしている。図3のタイミングチャートと同様に、図5のタイミングチャートも制御パルスWS,AZ,DSの波形変化とA点電位及びG点電位の変化を表わしている。理解を容易にする為本発明に係る画素回路のA点電位を実線で表わすとともに、これと比較する為図3で説明した画素回路のA点電位の変化を点線で表わしてある。まず最初に点線で示した先の画素回路のA点電位の変化を再度説明する。初めにリセット期間T1-T2でG点にはVofsが書き込まれる。又A点電位はソース電位と等しくなりVccに達する。ここで所定の接地電位Vofsは全てのドライブトランジスタがオンする電圧設定Vgs>Vth,すなわちVcc-Vofs>Vthとする。尚リセット期間T1-T2では制御パルスDSとAZが同時にオンしている。次に検出期間T2-T3に進むと、制御パルスDSがオフすることでドライブトランジスタTr2への電源供給が遮断され、A点電位は点線で示す様にドライブトランジスタTr2がカットオフするまで放電される。カットオフ後のA点電位はVofsVthとなり、Vthの検出並びに保持が行なわれる。その後制御パルスAZがオフし図3参照制御パルスWSがオンすることで信号電圧Vsigが書き込まれ、G点電位はVsig-Vthとなる。この後発光期間には制御パルスDSがオンして、S点電位はVccとなる。依ってドライブトランジスタTr2に流れる出力電流Idsは前述した特性式2の様になり、Vthの項がキャンセルされVthばらつきによるユニフォーミティの悪化を防ぐことができた。しかしながら、μのばらつきによるユニフォーミティの悪化は防げない。そこで本発明では図5のタイミングチャートに示す様に、制御パルスAZによって規定される補正期間T1-T3を大幅に短くすることで、Vth補正と同時に移動度μの補正を行なう様にしている。図5のタイミングチャートから明らかな様に、補正期間T1-T3を短縮することで、検出期間T2-T3も短くなる。この為ドライブトランジスタTr2はカットオフには到達せず、検出期間T2-T3の終了時点におけるA点電位は、実線で示す様にVofsVthVaとなり、前述したカットオフレベルよりも有限の電圧Va分だけ高くなる。その後は図3のタイミングチャートと同様にサンプリング期間T4-T5を経て発光期間に至り発光素子への発光動作が行なわれる。図5のタイミングチャートに基づいて、サンプリング期間T4-T5及びその後の発光期間における入力電位Vgsを求める。入力電位VgsはS点を基準にしたG点の電位である。サンプリング期間T4-T5の後の発光期間ではトランジスタTr4がオンしている為、S点電位は電源に接続されVccとなっている。一方A点電位は前述した様にVccよりもVsigだけ低い。更にG点電位はA点電位からVthVaだけ低い。従ってS点電位を基準にしたG点電位を表わすVgsはVcc-Vsig-VthVaとなる。前述のトランジスタ特性式1のVgsにここで求めたVcc-Vsig-VthVaを代入すると、以下の特性式3が得られる。Ids=1/2μW/LCoxVcc-VsigVa2式3前述した特性式2とこの特性式3を比較すれば明らかな様に、Vthは同じ様にキャンセルされているが電圧分Vaが加わっている。結果的に、特性式3は特性式2に比較しVa分が新たに加えられた形となっている。なお、特性式3では移動度補正を行う事でVa項により輝度が明るい側にオフセットする。従来発光期間は特性式2に示す出力電流状態であり、黒表示の条件はIdsがゼロとなるVsig=Vccであった。しかしながら、本発明では移動度補正を行う為にVth補正期間を短くしており、発光期間の出力電流は特性式3に示すようになる。これにより、従来の黒条件Vsig=VccではVa項分のみ発光してしまう。そこで、本発明においても黒表示を完全に無発光とする為に、黒表示での信号電圧設定をVsig>Vccとする必要がある。特性式3に追加された項Vaは、ちょうど特性式3の係数部にある移動度μの寄与を減殺する方向に作用するので、本発明はVthに加えμのばらつきも抑制することが可能である。この点につき図6を参照して説明する。図6は検出期間における画素回路2の動作状態を示す回路図である。前述した様に検出期間ではサンプリングトランジスタTr1及びスイッチングトランジスタTr4がオフしている一方、検出トランジスタTr5及びスイッチングトランジスタTr3がオンしている。トランジスタTr4がオフしている為ドライブトランジスタTr2は電源から切り離されている一方、検出トランジスタTr5がオンしている為ドライブトランジスタTr2のゲートGとソースSとが容量素子Cs1を介して接続されている。この時ドライブトランジスタTr2に流れる過徒電流をIrefとする。変化するS点の電位をVs、ドライブトランジスタの係数をk=W/LCoxとすると、検出期間に流れる過徒電流Irefは以下の特性式4の様に表わされる。Iref=1/2kμVs-Vofs-Vth2式4尚、S点電位がVsであり、G点電位がVofsとなっている為、式4中Vs-VofsはVgsを表わしている。ここで図6のA点はS点と同電位である為、図5に示した検出期間T2-T3におけるA点電位はVsで表わされる。従って図5のタイミングチャートから明らかな様に、VaはA点電位VsからVofsを引き更にVthを引いたものである。依ってVa=Vs-Vofs-Vthとなる。これは式4中のVs-Vofs-Vthと同じなので、この項をそっくりVaで置き換えることができる。従ってVaは以下の式5によって表わされる。Va=Vs-Vofs-Vth=2Iref/kμ12式4ここでVaを含んだ特性式3に戻り、このVaに式5を代入すると最終的に以下の特性式6が得られる。Ids=1/2μW/LCox122式6図7は特性式6で表わされるドライブトランジスタの電流/電圧特性を示すグラフである。合わせてグラフの傍に特性式6を再掲してある。グラフは図4と対応させており、縦軸に出力電流Idsを取り横軸に入力電位Vcc-Vsigを取ってある。実線の特性カーブは移動度μがばらつきの範囲で最大を取る場合であり、点線の特性カーブは移動度がばらつきの範囲内で最小を取る場合である。特性式6で表わされる特性カーブは、電圧項に含まれるVa分だけ、横軸の負方向にシフトする。ここでVaは移動度μを分母に含む為、移動度μが高いとVaは小さく、移動度が低いとVaは大きくなり、特性カーブのシフト量が異なる。このシフト量はちょうど移動度μの影響をキャンセルする方向に働く。図7のグラフに示す様に、移動度μの異なるI/V特性カーブはグレー表示領域において交差する。これにより図4に示した特性カーブに比べて、グレーから白表示領域において移動度μのばらつきに起因する出力電流の変動を抑制することができる。輝度にばらつきのないユニフォーミティに優れた有機ELパネルを得ることができる。以上の説明から明らかな様に閾電圧Vthと移動度μの両方を同時に補正する為、過徒電流がドライブトランジスタを流れている間にゲートとソースとの間に現われる電位を検出し且つ保持する必要がある。従って検出期間を適切な範囲で短く設定する必要がある。この為、画素回路の動作タイミングを制御する周辺のスキャナ側に工夫が必要である。この点につき、以下説明する。まず図1に示した参考例であるが、これはスキャナ部に対する入力クロック数を削減する為、ライトスキャナ4、ドライブスキャナ5及び補正用スキャナ7でクロックCK,CKXを共用している。この為、画素回路2のタイミング制御の分解能がクロックCK,CKXの半周期分より微細にすることは原理上できない。この限界がある為、図1に示した周辺スキャナ部の構成は不適当である。これに対し、図8に示した本発明の表示装置は、全部のスキャナに共通のクロックCK,CKXを用いるのではなく、ライトスキャナ4と補正用スキャナ7とで別のクロックを用いている。図示する様に、ライトスキャナ4にはドライブスキャナ5と共通のクロックCK,CKXが外部から供給される一方、補正用スキャナ7にはCK,CKXとは別のクロックAZCK,AZCKXが供給されている。このクロックCK,CKXと別のクロックAZCK,AZCKXは周期が同じで位相が異なっている。この位相が異なる為画素回路2の制御タイミングをクロックの半周期未満の分解能で微細に制御することが可能である。図9は、図1に示したスキャナ部の動作説明に供するタイミングチャートである。理解を容易にする為、このタイミングチャートは正論理で書かれており、各パルスの波形はハイレベルでオン、ローレベルでオフを表わしてある。前述した様に補正用スキャナ7にはスタートパルスAZSTが供給され、ドライブスキャナ5には別のスタートパルスDSSTが供給される。いずれのスキャナにも共通のクロックCKが供給されている。このクロックCKの周期は2Hに設定されている。補正用スキャナ7はスタートパルスAZSTをクロックCKのエッジでラッチし、順次転送して画素の行毎に補正用制御パルスAZを出力する。タイミングチャートでは1番目の行に出力される制御パルスAZ1と2番目の行に出力される制御パルスAZ2を表わしてある。同様にドライブスキャナ5はスタートパルスDSSTをクロックCKに同期して順次転送し、ドライブ用制御パルスDS1,DS2を出力する。例えば1番目の行に着目すると、補正期間がAZ1のパルス幅で規定される。補正期間に含まれるリセット期間と検出期間は、制御パルスDS1によって区切られる。この結果検出期間の時間幅は最低でも1H分となる。補正用スキャナ7とドライブスキャナ5で共通のクロックCKを使う限り、検出期間の時間幅を1Hよりも短く制御することは原理的にできない。Vthとμの情報を両方含んだ有限のVaを得る為には、検出期間を短く設定する必要がある。各パラメータにもよるが、移動度μのばらつき補正に最適な検出期間は数μsから20μs程度である。一方でフィールド周波数や画素数にもよるが、一般的に1H期間の長さは20μs~50μsである。つまり最適な移動度ばらつき補正を行なう為には、ほとんどのパネルにおいて検出期間を1H未満とする必要がある。この点、図9に示した従来のタイミング制御では困難がある。同位相クロックCKを用いた場合検出期間はクロックパルスの整数倍となり、その長さは最短でも1Hである。パネルの周波数にもよるが1H期間は20μs~40μsであり、移動度ばらつきの補正には不十分である。図10は、図8に示した本発明に係る表示装置のスキャナ部の動作説明に供するタイミングチャートである。理解を容易にする為図9に示したタイミングチャートと対応する部分には対応する参照符号を用いてある。異なる点は、補正用スキャナ7に入力するクロックAZCKをドライブスキャナ5に入力するクロックCKから異ならせている点である。AZCKとCKは周波数が同じで位相がαだけ異なる。この位相αを変化させることで、補正用制御パルスAZ1とドライブ用制御パルスDS1のオーバーラップ部分を自由に可変させることができる。この結果検出期間を1H未満に設定することができる様になり、十分な移動度ばらつき補正を実行することができる。但し、検出期間を短縮するとその分リセット期間が長くなる。リセット期間中ドライブトランジスタに貫通電流が流れ、これが発光素子ELに供給される。発光素子ELは貫通電流により異常発光し、画面に黒浮きが現われる。この点を改善し、リセット期間も短縮化可能な実施形態が、図11に示す表示装置である。基本的に図11の実施形態は、図8に示した先の実施形態と同一である。異なる点は、図11の実施形態が、リセット期間の短縮化を図る為、補正用スキャナ7に制限用の信号AZENBを入力させている点である。図12のタイミングチャートを参照して、図11に示した表示装置のスキャナ部の動作を説明する。理解を容易にする為、図10に示した先の実施形態のタイミングチャートと対応する部分には対応する参照符号を用いている。図11に示した補正用スキャナ7にはスタートパルスAZSTとクロックパルスAZCKに加え、制限用のパルスAZENBが供給されている。補正用スキャナ7はスタートパルスAZSTをクロックAZCKに同期して順次転送し、シフトレジスタの各段から順次1H周期で一次制御パルスAZ1,AZ2,AZ3を出力する。AZ1とAZ2のアンドが取られ二次制御パルスAZ1’が形成される。同様にして一次制御パルスAZ2及びAZ3のアンドを取って、二次制御パルスAZ2’が得られる。図示する様に、二次制御信号AZ1’,AZ2’はパルス幅が1Hとなっている。更に二次制御パルスAZ1’を制限用クロックパルスAZENBでアンド処理し、三次制御信号AZ1を得ている。同様に二次制御パルスAZ2’をAZENBでアンド処理し、次の三次制御パルスAZ2を得ている。タイミングチャートから明らかな様に、三次制御パルスAZ1,AZ2はパルス幅が1Hよりも狭くなっている。この三次制御パルスAZ1,AZ2が、画素アレイ側の画素の各行に順次1H周期で供給される。一方ドライブスキャナ5は、スタートパルスDSSTをクロックCKに同期して順次転送し、制御パルスDS1,DS2を画素アレイ側の画素の各行に1H周期で供給している。1行目の画素に対するリセット期間はAZ1とDS1のオーバーラップ部分となるが、これはAZ1のパルス幅を1Hよりも短く制限したことで、リセット期間が1Hよりも短縮化されている。この様にリセット期間を短くすることで黒浮きを抑制することが可能となり、その上で検出期間も短縮し閾電圧の補正と合わせて移動度の補正を行なうことが可能となり、ユニフォーミティの高い表示装置を得ることができる。図2に示した画素回路は全てのトランジスタがPチャネル型の薄膜トランジスタで構成されている。本発明はこれに限られるものではなく、Nチャネル型のトランジスタを用いることもできる。図13は、画素回路の他の実施形態を表わしている。理解を容易にする為、図2に示した画素回路と対応する部分には対応する参照符号を用いてある。図示する様に本画素回路2は5個のトランジスタTr1~Tr5と2個の容量素子Cs1,Cs2と1個の発光素子ELとで構成されている。5個のトランジスタのうち、ドライブトランジスタTr2のみがPチャネル型であり、残りのサンプリングトランジスタTr1、スイッチングトランジスタTr3、スイッチングトランジスタTr4、検出トランジスタTr5は全てNチャネル型である。ここで容量素子Cs1とCs2が容量部を構成している。又検出トランジスタTr5とスイッチングトランジスタTr3が補正手段を構成している。ドライブトランジスタTr2のソースS点は電源電位Vccに接続し、ドレインD点はスイッチングトランジスタTr4を介して発光素子ELのアノードに接続している。ドライブトランジスタTr2のゲートG点は検出トランジスタTr5を介してD点に接続している。一方サンプリングトランジスタTr1は信号線SLとA点との間に接続されている。A点と電源電位Vccとの間に容量素子Cs2が接続されている。又A点とG点との間に容量素子Cs1が接続されている。スイッチングトランジスタTr3はA点と所定のオフセット電位Vofsとの間に接続されている。一方周辺のスキャナ部は、ライトスキャナ4とドライブスキャナ5と補正用スキャナ7とを含んでいる。ライトスキャナ4は走査線WSを介してサンプリングトランジスタTr1をオンオフ制御する。ドライブスキャナ5は走査線DSを介してスイッチングトランジスタTr4をオンオフ制御する。補正用スキャナ7は走査線AZを介して検出トランジスタTr5及びスイッチングトランジスタTr3をオンオフ制御する。これらライトスキャナ4、ドライブスキャナ5及び補正用スキャナ7の制御シーケンスを適切に設定することで、検出時間を短縮化でき、ドライブトランジスタTr2のVthに加えμも同時に補正できる。以上説明した様に、本発明に係る表示装置は、基本的に画素アレイ部1とスキャナ部と信号部とで構成されている。画素アレイ部1は、行状に配された走査線WS,DS,AZと列状に配された信号線SLと両者が交差する部分に配された行列状の画素回路2とからなる。信号部は水平セレクタ3からなり、信号線DSに映像信号Vsigを供給する。スキャナ部は、各走査線WS,DS,AZに制御パルスを供給して順次行毎に画素回路2を走査する。各画素回路2は、少なくともサンプリングトランジスタTr1と容量部Cs1,Cs2とドライブトランジスタTr2と発光素子ELとを含む。サンプリングトランジスタTr1は、所定のサンプリング期間に走査線WSから供給されるサンプリング用制御パルスに応じ導通して信号線SLから供給された映像信号Vsigをサンプリングする。容量部Cs1,Cs2は、サンプリングされた映像信号Vsigに応じた入力電位Vgsを保持する。ドライブトランジスタTr2は、容量部Cs1,Cs2に保持された入力電位Vgsに応じて所定の発光期間に出力電流Idsを供給する。この出力電流Idsは特性式1で示す様にドライブトランジスタTr2のチャネル領域のキャリア移動度μ及び閾電圧Vthに対して依存性を有する。発光素子ELは、ドライブトランジスタTr2から供給された出力電流Idsにより映像信号Vsigに応じた輝度で発光する。画素回路2は、出力電流Idsのキャリア移動度μ及び閾電圧Vthに対する依存性を両方同時に補正する為の補正手段を備えている。この補正手段は検出トランジスタTr5とスイッチングトランジスタTr3とで構成されている。尚画素回路2はこの他にトランジスタTr4を有し、発光素子ELの発光期間と非発光期間を切換制御している。この補正手段Tr5,Tr3は、ドライブトランジスタTr2及び容量部Cs1,Cs2に接続しており、サンプリング期間T4-T5に先行して設定された補正期間T1-T3に動作する。補正期間T1-T3はリセット期間T1-T2と検出期間T2-T3とに分かれている。リセット期間T1-T2で、補正手段Tr5,Tr3は容量部Cs1,Cs2に通電して容量部が保持していた電位を一旦リセットする。続く検出期間T2-T3で、補正手段Tr5,Tr3は通電を遮断し、ドライブトランジスタTr2に過徒電流Irefが流れている間に、ドライブトランジスタTr2のソースS点とゲートG点間に現われる電位差を検出する。容量部Cs1,Cs2は検出した電位差に応じた電位VthVaを保持する。保持した電位VthVaは、ドライブトランジスタTr2の出力電流Idsに対する閾電圧Vthの影響を減殺する分とキャリア移動度μの影響を減殺する分Vaの両方を含む。一方スキャナ部は、少なくともライトスキャナ4とドライブスキャナ5と補正用スキャナ7とを含む。ライトスキャナ4は、サンプリング期間T4-T5にサンプリング用制御パルスを走査線WSに供給する。補正用スキャナ7は、補正期間T1-T3を規定する補正用制御パルスを走査線AZに供給する。ドライブスキャナ5は、補正期間T1-T3内でリセット期間T1-T2と検出期間T2-T3を区切るとともに、発光期間T6-T8とこれ以外の非発光期間T2-T6を区切る為のドライブ用制御パルスを走査線DSに供給する。補正用スキャナ7は、第1のクロックAZCKに同期して動作し、1水平期間1H毎補正用制御パルスAZ1,AZ2を順次各行の走査線AZに供給する。ドライブスキャナ5は、第2のクロックCKに同期して動作し、1水平期間1H毎ドライブ用制御パルスDS1,DS2を順次各行の走査線DSに供給する。ここで第2のクロックCKは、第1のクロックAZCKに対して周期2Hが同じで位相αが異なっており、以って補正用制御パルスAZ1及びドライブ用制御パルスDS1によって規定される検出期間を1水平期間1Hよりも短い時間幅に設定することで、出力電流Idsのキャリア移動度μ及び閾電圧Vthに対する依存性を両方同時に補正可能にしている。更にスキャナ部は、第1のクロックAZCKと第2のクロックCKの位相差αを可変調整可能であり、検出期間の時間幅を最適に設定し、以って出力電流Idsのキャリア移動度μ及び閾電圧Vthに対する依存性を両方同時に補正可能にしている。好ましくは、補正用スキャナ7は補正用制御パルスAZ1,AZ2の時間幅を制限する手段を備えており、これによりリセット期間の時間幅を短縮して、通電によりリセット期間中ドライブトランジスタTr2を通じて発光素子ELに流れる貫通電流を抑制し、以って貫通電流に起因する発光素子ELの異常発光を抑制している。"