アモルファスカーボンを含むカーボンナノマテリアルが隙間を介して集合したナノマテリアル集合層と、前記ナノマテリアル集合層の上面に設けられた上部電極層と、前記ナノマテリアル集合層の前記上面に対向する下面に直接的又は間接的に設けられた下部電極層とを備え、前記ナノマテリアル集合層が含むアモルファスカーボンの量は、前記下面よりも前記上面の方が少ないことを特徴とする半導体記憶装置。前記ナノマテリアル集合層は、前記上面を含む上層と、前記下面を含む下層とを含み、前記上層に含まれるアモルファスカーボンの量は、前記下層に含まれるアモルファスカーボンの量よりも少ないことを特徴とする請求項1に記載の半導体記憶装置。第1の方向に延びる複数本のワード線を含むワード線配線層と、前記第1の方向に対して交差する第2の方向に延びる複数のビット線を含むビット線配線層とをさらに備え、前記ワード線配線層及び前記ビット線配線層は交互に積層されており、前記ナノマテリアル集合層、上部電極層及び下部電極層は、各前記ワード線と各前記ビット線との間に積層されてピラーを形成していることを特徴とする請求項1又は請求項2に記載の半導体記憶装置。アモルファスカーボンを含むカーボンナノマテリアルが隙間を介して集合したナノマテリアル集合層を形成する工程と、前記ナノマテリアル集合層の一方の端面からアモルファスカーボンを分解する工程と、前記ナノマテリアル集合層の前記端面に上部電極層を形成する工程とを含むことを特徴とする半導体記憶装置の製造方法。前記アモルファスカーボンを分解する工程は、ナノマテリアル集合層の一方の端面に酸素及び水の少なくともいずれかを含むガスを接触させながら、加熱処理を行うことを特徴とする請求項4に記載の半導体記憶装置の製造方法。前記アモルファスカーボンを分解する工程は、ナノマテリアル集合層の一方の端面にH2O、NH3、O2、N2、H2のうちいずれかを含むガスを接触させながら、プラズマ処理を行うことを特徴とする請求項4に記載の半導体記憶装置の製造方法。本発明の実施形態の目的は、信頼性が高い半導体記憶装置及びその製造方法を提供することである。実施形態に係る半導体記憶装置は、アモルファスカーボンを含むカーボンナノマテリアルが隙間を介して集合したナノマテリアル集合層と、前記ナノマテリアル集合層の上面に設けられた上部電極層と、前記ナノマテリアル集合層の前記上面に対向する下面に直接的又は間接的に設けられた下部電極層とを備え、前記ナノマテリアル集合層が含むアモルファスカーボンの量は、前記下面よりも前記上面の方が少ない。以下、本発明の実施形態を図面を参照して詳細に説明する。図1は、本実施形態に係る記憶装置を例示する斜視図である。また、図2は、本実施形態におけるピラーを例示する模式的断面図である。本実施形態に係る記憶装置は、ReRAMである。図1に示すように、本実施形態に係る記憶装置1においては、シリコン基板11が設けられており、シリコン基板11の上層部分及び上面上には、記憶装置1の駆動回路図示せずが形成されている。シリコン基板11上には、駆動回路を埋め込むように、例えばシリコン酸化物からなる層間絶縁膜12が設けられており、層間絶縁膜12上にはメモリセル部13が設けられている。メモリセル部13においては、シリコン基板11の上面に平行な一方向以下、ワード線方向というに延びる複数本のワード線WLを含むワード線配線層14と、シリコン基板11の上面に平行な方向であって、ワード線方向に対して交差、例えば直交する方向以下、ビット線方向というに延びる複数本のビット線BLを含むビット線配線層15とが、絶縁層を介して交互に積層されている。また、ワード線WL同士、ビット線BL同士、ワード線WLとビット線BLとは、相互に接していない。そして、各ワード線WLと各ビット線BLとの最近接点には、シリコン基板11の上面に対して垂直な方向以下、上下方向というに延びるピラー16が設けられている。ピラー16は、ワード線WLとビット線BLとの間に形成されている。1本のピラー16により、1つのメモリセルが構成されている。すなわち、不揮発性記憶装置1は、ワード線WLとビット線BLとの最近接点毎にメモリセルが配置されたクロスポイント型の装置である。ワード線WL、ビット線BL及びピラー16の相互間は、層間絶縁膜17図2参照によって埋め込まれている。以下、図2を参照して、ピラー16の構成を説明する。図2に示すように、各ピラー16においては、下方から上方に向かって、バリアメタル層21、整流作用を有する整流素子層22、下部電極層23、ナノマテリアル集合層24、上部電極層25がこの順に積層されている。バリアメタル層21は例えばワード線WLに接しており、上部電極25は例えばビット線BLに接している。また、最下層のワード線WLと層間絶縁膜12との間には、バリアメタル層29が設けられている。バリアメタル層29は、層間絶縁膜12とワード線WLとの間の拡散を防止すると共に、密着性を改善する層であり、バリアメタル層21は、ワード線WLと整流素子層22との間の拡散を防止すると共に、密着性を改善する層である。バリアメタル層29及び21は、例えば窒化チタンTiN、窒化タンタルTaN又は窒化タングステンWN等の導電性材料により形成されている。整流素子層22は、シリコンSiを含み、ピラー16に電流を流すか否かを選択する層である。整流素子層22は、例えばポリシリコンからなるシリコンダイオード層であり、下層側から順に、導電形がn形のn形層、真性半導体からなるi形層、及び導電型がp形のp形層が積層されている。これにより、整流素子層22は、例えば、ビット線BLにワード線WLよりも高い電位が供給された場合にのみ電流を流し、逆方向の電流は流さない選択素子として機能する。下部電極層23及び上部電極層25はタングステンW、窒化チタンTiN、窒化タングステンWN、窒化タンタルTaN又はチタンシリサイドTiSi等の導電性材料によって形成されている。なお、下部電極層23の上面には、下部電極層23を形成する材料の酸化物からなる自然酸化層が形成されている場合がある。図3に示すように、ナノマテリアル集合層24は、例えば、カーボンナノマテリアル31が、隙間32を介して集合した層である。カーボンナノマテリアル31は、アモルファスカーボンを含む。また、カーボンナノマテリアル31は、少なくとも、フラーレン、グラフェン、ナノチューブ、ナノリボンのいずれかを含む。隙間32は真空あるいは窒素ガスN2又は水素ガスH2等を含む層となっており、従って、ナノマテリアル集合層24の構造は中空構造である。各カーボンナノマテリアル31の形状は筒形であり、その直径は例えば2~3nmである。カーボンナノマテリアル31は概ね水平方向、すなわち、ワード線方向とビット線方向がなす平面に平行な方向に延びている。ナノマテリアル集合層24の厚さ方向におけるカーボンナノマテリアル31の積層数は、例えば、数層~数十層程度である。ナノマテリアル集合層24は下層24a及び上層24bに分かれている。下層24aはアモルファスカーボンを含んでいる。一方、上層24bは、アモルファスカーボンを含まない、あるいは、下層24aと比較して、アモルファスカーボンの含有量が少ない。下層24a及び上層24bのそれぞれの厚さは、下層24aと比較して、上層24bの方が薄いことが好ましい。また、下層24a及び上層24bは、層間の境界が明確でなくてもよく、例えば、ナノマテリアル集合層24の中で、下部から上部に向かって、段階的にアモルファスカーボンの含有量が低減していってもよい。また、下層24a及び上層24bの2層でなくてもよく、アモルファスカーボンの含有量が異なる層が2つ以上存在してもよい。つまり、ナノマテリアル集合層24の上面上部電極層25と接する面におけるアモルファスカーボンの含有量が、ナノマテリアル集合層24の下面下部電極層23と接する面におけるアモルファスカーボンの含有量よりも少なければよい。なお、本実施形態では、ナノマテリアル集合層24の上面に上部電極層25が存在し、ナノマテリアル集合層24の下面に下部電極層23が存在する場合を説明したが、ナノマテリアル集合層24と上部電極層25との間又はナノマテリアル集合層24の下面との間には、別の層が挟まれていてもよい。すなわち、上部電極層25はナノマテリアル集合層24の上面に直接的又は間接的に設けられている。同様に、下部電極層23はナノマテリアル集合層24の下面に直接的又は間接的に設けられている。次に、本実施形態に係る半導体記憶装置の製造方法について説明する。図4から図10は、本実施形態に係る記憶装置の製造方法を例示する工程断面図である。なお、図4から図10においては、カーボンナノマテリアル31及び隙間32は図示を省略している。先ず、図4に示すように、シリコン基板11の上面に、メモリセル部13を駆動するための駆動回路を形成する。次に、シリコン基板11上に層間絶縁膜12を形成する。次に、層間絶縁膜12上に、ダマシン法又はパターニング法により、バリアメタル層29及びワード線WLを形成する。ダマシン法とは、層間絶縁膜12の上層部分に溝を形成し、この溝内に導電性材料を埋め込む方法である。また、パターニング法とは、全面に導電膜を形成し、RIEreactiveionetching:反応性イオンエッチングによってこの導電膜を分断し、間に絶縁層を埋め込む方法である。ワード線WLは、ワード線方向に相互に平行に延びるように複数本形成する。これらの複数本のワード線WLにより、ワード線配線層が形成される。次に、図5に示すように、ワード線WL上に、例えば窒化チタンTiN又は窒化タンタルTaNを堆積させることにより、バリアメタル層21を形成する。次に、例えば、不純物を導入しながらシリコンを堆積させることにより、例えばシリコンダイオード層である整流素子層22を形成する。次に、例えば、タングステンWを堆積させることにより、下部電極層23を形成する。このとき、下部電極層23の上面には、自然酸化層が形成される場合がある。次に、水系の溶媒にカーボンナノマテリアル31を分散させた分散液を下部電極層23上に塗布し、乾燥させる。この塗布及び乾燥を複数回繰り返すことにより、ナノマテリアル集合層24を形成する。ナノマテリアル集合層24においては、複数本のカーボンナノマテリアル31が緩く結合し、カーボンナノマテリアル31間には隙間32が形成される。また、分散液が乾燥して厚さが減少する過程で、カーボンナノマテリアル31が延びる方向は、水平方向、すなわち、ワード線方向とビット線方向がなす平面に平行な方向に近づく。次に、チャンバ中で、酸素ガスを流しながら、加熱処理を行う。すなわち、ナノマテリアル集合層24の上面に酸素ガスを接触させる。酸素ガスの流量は、チャンバの容量、排気性能によって、適宜決定する。例えば加熱処理は、300°Cで、5分間行う。この処理により、カーボンナノマテリアル31のうちアモルファスカーボンが選択的に酸化分解され、酸化物に変化していく。すなわち、ナノマテリアル集合層24の上部からアモルファスカーボンの含有量が低下していく。その結果、図6に示すように、アモルファスカーボンを含まない、あるいは、ナノマテリアル集合層24の下部と比較して、アモルファスカーボンの含有量が少ない上層24bが形成される。一方、ナノマテリアル集合層24中で、上層24b以外の部分が下層24aとなる。なお、上記酸素の代わりに、アンモニアプラズマで処理しても良い。この場合、ナノマテリアル集合層24に上面側からアンモニアNH3のプラズマを接触させる。この場合にも、ナノマテリアル集合層24の上部のアモルファスカーボンの含有量が低下し、上層24bが形成される。次に、図7に示すように、ナノマテリアル集合層24上に、例えばタングステンW等の導電性材料を堆積させて、上部電極層25を形成する。次に、上部電極層25上に、例えばシリコン酸化物からなるハードマスク51を形成する。次に、ハードマスク51上に、レジスト膜を成膜する。次に、リソグラフィ法によりレジスト膜をマトリクス状にパターニングして、レジストパターン52を形成する。次に、図8に示すように、レジストパターン52をマスクとしてRIEを施し、レジストパターン52のパターンをハードマスク51に転写する。次に、レジストパターン52及びハードマスク51をマスクとしてRIEを施し、上部電極層25、ナノマテリアル集合層24、下部電極層23、整流素子層22及びバリアメタル層21を選択的に除去して、パターニングする。これにより、ピラー16が形成される。このとき、ピラー16の側面上には、シリコン酸化物を主成分とする副生成物デポ物53が付着する。なお、レジストパターン52の全体及びハードマスク51の大部分は、このRIEの過程で消失する。次に、例えば、フッ酸系の薬液、例えば、DHFdilutedhydrofluoricacid:希フッ酸又はBHFbufferedhydrofluoricacid:バッファードフッ酸を用いてウェット洗浄し、副生成物53を除去する。次に、図9に示すように、ピラー16間に例えばシリコン酸化物を堆積させて、層間絶縁膜17を形成する。次に、CMPchemicalmechanicalpolishing:化学的機械研磨を施し、上部電極層25の上面を露出させる。次に、図10に示すように、ダマシン法又はパターニング法により、上部電極層25上に複数本のビット線BLを形成する。ビット線方向に延びる複数本のビット線BLにより、ビット線配線層15が形成される。続いて、上述と同様な方法により、バリアメタル層21、整流素子層22、下部電極層23、ナノマテリアル集合層24及び上部電極層25をこの順に積層し、パターニングしてピラー16を形成し、フッ酸系の薬液により副生成物53を洗浄し、層間絶縁膜17で埋め込む。このようにして、ビット線BL上にピラー16を形成する。このピラー16を形成する際には、上述のワード線WL上に形成したピラー16に対して、整流素子層22におけるn形層、i形層及びp形層の積層順序を逆にする。以後、同様な方法により、ワード線配線層14、複数本のピラー16、ビット線配線層15及び複数本のピラー16を繰り返して形成する。これにより、本実施形態に係る不揮発性記憶装置1が製造される。次に、本実施形態の動作について説明する。本実施形態に係る不揮発性記憶装置1において、ナノマテリアル集合層24は、高抵抗状態と低抵抗状態の2つの状態を持つことができる。そのメカニズムは完全には解明されていないが、例えば、以下のように考えられる。下部電極層23と上部電極層25との間に電圧が印加されていないときは、ナノマテリアル集合層24において、カーボンナノマテリアル31同士は概ね相互に離隔した状態にあり、ナノマテリアル集合層24は高抵抗状態にある。一方、下部電極層23と上部電極層25との間に電圧を印加すると、カーボンナノマテリアル31間にクーロン力が発生して、引きつけ合う。そして、この電圧を一定時間以上継続して印加すると、クーロン力によってカーボンナノマテリアル31が移動回転し、隣のカーボンナノマテリアル31と接触し、下部電極層23と上部電極層25との間に複数本のカーボンナノマテリアル31を介した電流経路が形成される。この結果、ナノマテリアル集合層24は低抵抗状態となる。この状態は、下部電極層23と上部電極層25との間に電圧が印加されなくなっても、維持される。また、下部電極層23と上部電極層25との間に、例えばナノ秒オーダーの短時間のパルス電圧を印加すると、カーボンナノマテリアル31同士の接触部分が発熱し、カーボンナノマテリアル31同士が離れる。この結果、ナノマテリアル集合層24は高抵抗状態に戻る。このように、ナノマテリアル集合層24は高抵抗状態と低抵抗状態の2つの状態を持つことができ、これにより、2値のデータを記憶することができる。本実施形態によれば、カーボンナノマテリアル31が集合したナノマテリアル集合層24によって抵抗変化層が実現されている。カーボンナノマテリアルには、グラフェンやカーボンナノチューブ以外にアモルファスカーボンが含まれている。上部電極層25の配線材料と、ナノマテリアル集合層24のグラフェンやカーボンナノチューブの間にアモルファスカーボンが存在すると、配線材料とグラフェンやカーボンナノチューブとの密着性を低下させ、膜剥がれを引きこす原因となる。そこで、本実施形態においては、ナノマテリアル集合層24の上層24b、特に、ナノマテリアル集合層24の上面上部電極層25と接する面のアモルファスカーボンの含有量を低減させている。これにより、ナノマテリアル集合層24と上部電極層25の密着性を向上させることができる。すなわち、ナノマテリアル集合層24から上部電極層25を剥がれにくくすることができ、壊れにくく、信頼性が高い不揮発性記憶装置を実現することができる。また、ナノマテリアル集合層24の上面に酸素ガスを流しながら加熱処理を行うことで、アモルファスカーボンが、グラフェンやカーボンナノチューブに対し選択的に酸化分解される。これにより、ナノマテリアル集合層24から、選択的にアモルファスカーボンを除去し、上部電極層25との密着性を向上させることができる。また、本実施形態では、ナノマテリアル集合層24中の上層24bはより薄い方が望ましい。ナノマテリアル集合層24中で、アモルファスカーボンも抵抗変化に寄与していると考えられる。アモルファスカーボンが少なくなりすぎてしまうことによって、ナノマテリアル集合層24の抵抗変化層としての機能が劣化するのを防ぐために、なるべくナノマテリアル集合層24中にアモルファスカーボンを残しつつ、ナノマテリアル集合層24の上面上部電極と接する面においては、アモルファスカーボンが少ない状態が望ましい。これにより、ナノマテリアル集合層24の抵抗変化層のとしての機能を保ちつつ、上部電極層25を剥がれにくくすることができる。本実施形態の方式、すなわち、ナノマテリアル集合層24上面に酸素ガスを流しながら加熱処理を実施した後に、上部電極層25を形成する方式を用いた場合の、ナノマテリアル集合層24と上部電極層25との密着力を実験により測定した。また、比較方式として、酸素ガスを流しながら加熱処理を実施しないで、ナノマテリアル集合層24上面に上部電極層25を形成した場合の、ナノマテリアル集合層24と上部電極層25との密着力も測定した。ここでは、スクラッチテスタを用いて引っかき試験を行い、ナノマテリアル集合層24と上部電極層25との密着力として、ナノマテリアル集合層24から上部電極層25を剥がすのに必要な力を測定した。測定された力が大きいほど、ナノマテリアル集合層24から上部電極層25を剥がすのに大きな力が必要であり、ナノマテリアル集合層24と上部電極層25とが剥がれにくいことを示している。図11に、本実施形態の方式と比較方式における引っかき試験結果を示す。図11では、8個のサンプルを用いた引っかき試験を2回実施している。図11より、比較方式と比較して、本実施形態の方式の方が大きな力が測定されていることがわかる。すなわち、本実施形態の方式を用いた場合には、比較方式の場合よりも、ナノマテリアル集合層24と上部電極層25との密着力が高く、ナノマテリアル集合層24と上部電極層25とが剥がれにくいといえる。次に、図12及び図13に、本実施形態の方式と比較方式における、ナノマテリアル集合層24中のアモルファスカーボンの量を測定した結果を示す。図12では、上部電極層25を形成する前の、ナノマテリアル集合層24からの放出ガスを、昇温脱離装置TDS:ThermalDesorptionSpectroscopyにて測定した。図12は、本実施形態の方式と比較方式における、C分子量12、CON2分子量28、CO2分子量44の放出ガス曲線を示す図である。図12より、本実施形態の方式の方が、カーボン系のガスの放出量が少なくなっていることがわかる。すなわち、ナノマテリアル集合層24に含まれるカーボンの量が少ないと考えられる。図13では、上部電極層25を形成する前の、ナノマテリアル集合層24のラマンスペクトルを測定した。カーボンナノチューブのラマンスペクトルは、1585cm-1付近に現れるGバンドと呼ばれるラマン活性モードと、1350cm-1付近に現れるDバンドと呼ばれる欠陥に起因するバンドが存在する。また、Dバンドは、カーボンナノチューブの構造的な欠陥の他にアモルファスカーボンなどの不純物の影響をうけることも知られている。図13aは、比較方式におけるラマンスペクトルである。図13bは、本実施形態の方式におけるラマンスペクトルである。図13より、bの本実施形態の方式においては、aの比較方式と比べて、Dバンドのピーク高さが低くなっていることが分かる。Dバンドのピーク減少は、アモルファスカーボンが分解して低減していることを示唆していると考えられる。以上、図12及び図13の結果より、本実施形態の方式において、ナノマテリアル集合層24の上面に酸素ガスを流しながら加熱処理を実施することで、ナノマテリアル集合層24のアモルファスカーボンの含有量が低減されていると考えられる。また、図11の結果より、本実施形態の方式の方が比較方式よりも、ナノマテリアル集合層24と上部電極層25との密着力が高いことがわかった。従って、本実施形態の方式は、ナノマテリアル集合層24のアモルファスカーボンの含有量を低減することにより、ナノマテリアル集合層24と上部電極層25との密着力を向上しているといえる。本発明の実施形態を説明したが、実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。