"対象基板上にパターンを書き込むための装置であって、画素素子の複数の配列であって、各配列が互いにオフセットされている、複数の配列と、前記複数の配列上に合焦される入射ビームを生成するための発生源およびレンズと、パターン化ビームを形成するために、画素部分が前記入射ビームを選択的に反射するように、各配列の前記画素素子を制御するための回路と、前記対象基板上に前記パターン化ビームを投射するための投射器と、を備える装置。前記対象基板を前記パターン化ビームの下方に移動させるための可動台と、前記対象基板の移動に同期して、前記複数の配列上のパターンデータを変えるための回路と、をさらに備える、請求項1に記載の装置。前記複数の配列は互いにオフセットされた2つの配列を含み、生成された前記バターンは織り交ぜられたパターンである、請求項2に記載の装置。前記複数の配列は互いにオフセットされた4つの配列を含む、請求項2に記載の装置。各配列は、前記パターンの画素の異なるサブセットを前記対象基板上に書き込む、請求項2に記載の装置。前記パターンの各画素は、前記複数の配列のうちの1つの配列のみによって書き込まれる、請求項2に記載の装置。前記入射ビームは入射電子ビームであり、電圧は制御可能に前記画素素子に印加されて、前記画素部分が前記入射電子ビームを選択的に反射する、請求項1に記載の装置。前記入射ビームは入射光ビームであり、前記画素素子が画素部分の前記入射光ビームを選択的に反射するように制御される、請求項1に記載の装置。対象基板上にパターンを書き込む方法であって、複数の配列上に合焦される入射ビームを生成することと、パターン化ビームを形成するために、画素部分が前記入射ビームを選択的に反射するように、複数の配列の画素素子を制御することと、を備え、各配列の前記画素素子の位置は、他の配列の前記画素素子の位置からオフセットされている、方法。前記対象基板を前記パターン化ビームの下方に移動させることと、前記対象基板の前記移動に同期して、前記複数の配列上のパターンデータを変えることと、をさらに含む、請求項9に記載の方法。前記複数の配列は互いにオフセットされた2つの配列を含み、生成された前記パターンは織り交ぜられたパターンである、請求項10に記載の方法。前記複数の配列は互いにオフセットされた4つの配列を含む、請求項10に記載の方法。各配列は、前記パターンの画素の異なるサブセットを前記対象基板上に書き込む、請求項10に記載の方法。前記パターンの各画素は、前記複数の配列のうちの1つの配列のみによって書き込まれる、請求項10に記載の方法。前記入射ビームは入射電子ビームであり、電圧は制御可能に前記画素素子に印加されて、前記画素部分が前記入射電子ビームを選択的に反射する、請求項9に記載の方法。前記入射ビームは入射光ビームであり、前記画素素子は画素部分が前記入射光ビームを選択的に反射するように制御される、請求項9に記載の方法。上述の通り、ビームパターン生成器は、集積回路上に形成された制御可能な画素素子の配列を含みうる。集積回路は、反射ビーム内にコントラストパターンを作り出すための駆動電圧のために、各画素の底面にトランジスタ回路を使用しうる。次いで、パターン化ビームは、投射システムによって、対象基板上に転写され、縮小され縮められ、投射される。対象基板は、例えば、リソグラフィを目的としてパターンに露光されるレジスト塗布半導体ウェハーを含みうる。パターン生成器の画素素子間の空間間隔は、一般に、底面のトランジスタ回路のセルのサイズによって限定される。この限定は、事実上、画素素子間の最小の空間間隔が存在することを意味する。出願人は、パターン生成器における画素素子間のこの最小の空間間隔は、不都合なものであり、効率上の問題を惹起するものであると断定した。例えば、半導体デバイス技術は、各画素素子の底面のトランジスタ回路のため、1ミクロンよりも大きな最小セルサイズを必要としうる。そのため、トランジスタセルの上に形成される画素素子間の最小間隔もまた、実用目的のためには、1ミクロンよりも大きくなければならない。この場合、対象基板上に例えば32ナノメートル程の大きさの形状を持ったパターンを投射するためには、およそ100倍100×またはそれ以上の縮小収縮が投射システムによって実行されることが必要とされる。対象基板上の形状に対する要件が更に縮められるにつれて、投射システムは、画素素子配列の画像をさらに縮小することを要求されるであろう。加えて、所与の開口数において、さらなる縮小は、投射システム内に効率上の損失をもたらす。この効率上の損失は、パターン生成器を利用する例えば、リソグラフィのための露光システムのスループットを不都合なほどに減少させる。この効率上の問題を解決するために、本開示は、パターン生成器の画素素子のための革新的なレイアウトを提供する。驚くことに、パターン生成器の事実上の空間間隔は、画素素子間の実際の空間間隔を変更することなく、画素素子のレイアウトを変更することによって、縮められうる。以下の検討では、パターンを生成するための装置は、対象基板を投射されたビームの下方に移転するという様式で動作する。そのため、この装置は対象基板の移転に同期しながら、配列を横断するパターンを移転させるように構成される。言い換えれば、対象基板が投射ビームの下方に移動するにつれて、投射ビームに具現化されたパターンは同方向、同速度で移動させられる。そのため、基板が動いている間に、投射ビームは基板上にパターンを形成することが可能である。以下の図では、画素を円によって表すが、デバイス配列における実際の画素素子は、例えば正方形、長方形または六角形のような、異なる形状でありうる。加えて、図に示す円形領域のサイズは、必ずしも画素素子の反射部分の大きさを表すものではない。さらに、画素素子が画素部分のビームを反射する場合、ビームが対象基板に到達するまで、その画素部分は一般に不鮮明になる。この装置は、そのぼやけが十分に大きく、そのため隣接する画素によって対象基板上に光を当てられた有効範囲がある程度重なり合うように、構成されうる。これが、パターン化ビームが対象基板の表面に到達する時まで、隣接するオンである画素間の間隙を効果的に満たす。従来の配列図1Aは、画素素子デバイスの従来の配列を示す図である。図1Aにおける小さな配列は、図示および検討を容易とするために、わずか6×6の画素素子である。示すように、画素素子デバイスの配列は、AからFとラベルを付けられた6デバイス行と、1から6とラベルを付けられた6デバイス列を含みうる。一般に、実際の適用において使用される配列は、これよりも遥かに大きい。図1Bは、図1Aに示す従来のデバイス配列によって生成されることを所望されうる例示的パターンを示す図である。示すように、このパターンは、uからzとラベルを付けられた6パターン行と、1から6とラベルを付けられた6パターン列によって構成されうる。黒丸は、ビームの衝突によって書き込みがなされるパターンのぼやけていない画素配置を表し、一方、白丸は、書き込みが行われないパターンのぼやけていない画素配置を表す。この例では、パターンはデバイス配列と同一サイズであるが、より大きなまたはより小さな数の行を有する他のパターンもまた、デバイス配列によって生成されうる。また、対象基板上に書き込まれる実際のパターンでは、対象基板の表面における隣接するオンである画素間の間隙を効果的に満たすために、各画素が不鮮明にされるであろうということにも留意すべきである。図2A~図2Kは、図1Aの従来のデバイス配列による図1Bの例示的パターンの生成を示す一連の図である。図2A~図2Kでは、黒丸は、オンであるすなわち、ビームが対象基板に衝突するように、その画素部分のビームを反射している画素素子を表し、一方、白丸は、オフであるすなわち、ビームが対象基板に衝突しないように、その画素部分のビームを偏向または回折している画素素子を表しうる。この一連の図では、対象基板はビームの下方に移転させられているので、パターンは各時間T単位で1デバイス行下に移り変わる必要がある。一連の図は、図2Aから開始する。図2Aは、時間T=1のとき、デバイス行Aの画素素子はパターン行zから画素を生成するために使用されることを示す。図2Bに示すように、時間T=2のとき、基板の移動との同期を保つために、パターンは1行下に移り変わる。そのため、デバイス行Bの画素素子は、パターン行zから画素を生成するために使用され、デバイス行Aの画素素子は、パターン行yから画素を生成するために使用される。図2Cに示すように、時間T=3のとき、基板の移動との同期を保つために、パターンは再度一行下に移り変わる。そのため、デバイス行Cの画素素子は、パターン行zから画素を生成するために使用され、デバイス行Bの画素素子は、パターン行yから画素を生成するために使用され、そしてデバイス行Aの画素素子は、パターン行xから画素を生成するために使用される。図2Dに示すように、時間T=4のとき、基板の移動との同期を保つために、パターンは再度一行下に移り変わる。そのため、デバイス行Dの画素素子は、パターン行zから画素を生成するために使用され、デバイス行Cの画素素子は、パターン行yから画素を生成するために使用され、デバイス行Bの画素素子は、パターン行xから画素を生成するために使用され、デバイス行Aの画素素子は、パターン行wから画素を生成するために使用される。同様に、図2Eに示すように、時間T=5のとき、デバイス行A~Eがそれぞれパターン行v~zを生成するために使用されるように、パターンは1行下に移り変わる。図2Fに示すように、時間T=6のとき、デバイス行A~Fがそれぞれパターンu~zを生成するために使用されるように、パターンは1行下に移り変わる。図2Gに示すように、時間T=7のとき、デバイス行B~Fがそれぞれパターン行u~yを生成するために使用されるように、パターンは1行下に移り変わり、パターン行zはもはやデバイス配列によって生成されない。同様に、図2Hに示すように、時間T=8のとき、デバイス行C~Fがそれぞれパターン行u~xを生成するために使用されるように、パターンは1行下に移り変わり、パターン行yおよびzはもはやデバイス配列によって生成されない。図2Iに示すように、時間T=9のとき、デバイス行D~Fがそれぞれパターン行u~wを生成するために使用されるように、パターンは1行下に移り変わり、パターン行x~zはもはやデバイス配列によって生成されない。図2Jに示すように、時間T=10のとき、デバイス行EおよびFがそれぞれパターン行uおよびvを生成するために使用されるように、パターンは1行下に移り変わり、パターン行w~zはもはやデバイス配列によって生成されない。最後に、図2Kに示すように、時間T=11のとき、デバイス行Fがパターン行uを生成するために使用されるように、パターンは1行下に移り変わり、パターン行v~zはもはやデバイス配列によって生成されない。その後、時間T=12のとき、対象基板上へのパターンの投射は完了し、デバイス配列によって生成される必要のあるパターン行は存在しなくなる。図3は、図2A~図2Kに示す一連の図に対応するタイミングチャートである。このように、時間T=1において、デバイス行Aは、パターン行zを生成するために使用される。時間T=2において、デバイス行AおよびBは、それぞれパターン行yおよびzを生成するために使用される。時間T=3において、デバイス行A~Cは、それぞれパターン行x~zを生成するために使用される。時間T=4において、デバイス行A~Dは、それぞれパターン行w~zを生成するために使用される。時間T=5において、デバイス行A~Eは、それぞれパターン行v~zを生成するために使用される。時間T=6において、デバイス行A~Fは、それぞれパターン行u~zを生成するために使用される。時間T=7において、デバイス行B~Fは、それぞれパターン行u~yを生成するために使用される。時間T=8において、デバイス行C~Fは、それぞれパターン行u~xを生成するために使用される。時間T=9において、デバイス行D~Fは、それぞれパターン行u~wを生成するために使用される。時間T=10において、デバイス行EおよびFは、それぞれパターン行uおよびvを生成するために使用される。最後に、時間T=11において、デバイス行Fは、パターン行uを生成するために使用される。その後、時間T=12において、対象基板上へのパターンの投射は完了し、デバイス配列によって生成される必要のあるパターン行は存在しなくなる。第1の高密度配列図4Aは、画素素子デバイスの高密度配列を示す図である。示す通り、この高密度配列は、2つの副配列から形成されると考えられうる。第1副配列402は、デバイス行AからFまでを含み、第2副配列404は、デバイス行A ́からF ́までを含む。第1副配列および第2副配列は、織り交ぜられインターレースされている。図4Bは、図4Aに示す高密度デバイス配列上で達成されることを所望されうる例示的パターンを示す図である。示すように、パターンは、6行のパターン行uからzまでを持つ第1副配列、および6行のパターン行u ́からz ́までを持つ第2副配列から構成されうるものであって、2つの副配列は、織り交ぜられるようにオフセットされている。黒丸は、ビームの衝突によって書き込みがなされるパターンのぼやけていない画素配置を表し、一方、白丸は書き込みが行われないパターンのぼやけていない画素配置を表す。この例では、パターンはデバイス配列と同一サイズであるが、より大きなまたはより小さな数の行を有する他のパターンもまた、デバイス配列によって生成されうる。また、対象基板上に書き込まれる実際のパターンでは、対象基板の表面において隣接するオンである画素間の間隙を効果的に満たすために、各画素が不鮮明にされるであろうということにも留意すべきである。残念ながら、図4Aに示す織り交ぜられたデバイス配置は、下層のトランジスタセルのサイズのため、実装するのは現実的ではない可能性がある。例えば、下層のトランジスタセルのサイズは、画素素子デバイスの最大限の高密度が、副配列の一つにおける密度であるというようなものでありうる。言い換えれば、第2織り交ぜられた副配列のトランジスタセルのための空間が、表面底部に存在しない。この課題への革新的な解決法を、以下に説明する。2オフセット配列図5は、本発明の一実施形態による織り交ぜられた高密度配列として効果的に機能する、画素素子デバイスの2オフセット配列を示す図である。示すように、互いにオフセットされた2つの配列が存在する。この単純な例では、第1配列502はデバイス行AからCを含み、第2配列504はデバイス行D ́からF ́を含む。第1配列および第2配列における画素素子の位置は、互いにオフセットされている。オフセット量は、オフセットベクトル506によって表されうる。この単純な例では、第1配列502における画素素子の位置は、図4Aの第1副配列402の行Aから行Cにおける画素素子位置と対応し、第2配列504における画素素子の位置は、図4Aの第2副配列404の行D ́からF ́における画素素子位置に対応する。図6A~図6Kは、図4Bの例示的パターンの、本発明の一実施形態による図5の2オフセット配列への置き換えを示す一連の図である。図6A~図6Kでは、黒丸は、オンであるすなわち、ビームが対象基板上に衝突するように、その画素部分のビームを反射している画素素子を表しうる一方、白丸は、オフであるすなわち、ビームが対象基板上に衝突しないように、その画素部分のビームを偏向または回折している画素素子を表しうる。この一連の図では、対象基板はビームの下方に移転させられているので、パターンは各時間T単位で、それぞれの配列内で1デバイス行下に移り変わる必要がある。示すように、時間T=1からT=3において、第1配列502のみが、画素部分のビームを選択的に反射している。図6Aは、時間T=1において、第1配列502のデバイス行Aの画素素子は、パターン行zから画素を生成するために使用されることを示す。図6Bに示すように、時間T=2において、基板の移動との同期を保つために、パターンは1行下に移り変わる。そのため、第1配列502のデバイス行Bの画素素子は、パターン行zから画素を生成するために使用され、第1配列502のデバイス行Aの画素素子は、パターン行yから画素を生成するために使用される。図6Cに示すように、時間T=3において、基板の移動との同期を保つために、パターンは再度1行下に移り変わる。そのため、第1配列502のデバイス行Cの画素素子は、パターン行zから画素を生成するために使用され、第1配列502のデバイス行Bの画素素子は、パターン行yから画素を生成するために使用され、そして第1配列502のデバイス行Aの画素素子は、パターン行xから画素を生成するために使用される。さらに示すように、時間T=4からT=8までにおいて、第1配列502および第2配列504の両方が、画素部分のビームを選択的に反射している。図6Dに示すように、時間T=4において、基板の移動との同期を保つために、パターンは再度1行下に移り変わる。第1配列502のデバイス行AからCまでの画素素子は、それぞれパターン行wからyまでから画素を生成するために使用される。加えて、このとき、第2オフセット配列504のデバイス行D ́の画素素子は、織り交ぜられたパターン行z ́から画素を生成するために使用される。図6Eに示すように、時間T=5において、パターンは1行下に移り変わるため、第1配列502のデバイス行A~Cは、それぞれパターン行v~xを生成するために使用される。加えて、第2配列504のデバイス行D ́およびE ́は、それぞれ織り交ぜられたパターン行y ́およびz ́を生成するために使用される。図6Fに示すように、時間T=6において、パターンは1行下に移り変わるため、第1配列502のデバイス行A~Cは、それぞれパターン行u~wを生成するために使用される。加えて、第2配列504のデバイス行D ́~F ́は、それぞれ織り交ぜられたパターン行x ́~z ́を生成するために使用される。図6Gに示すように、時間T=7において、パターンは1行下に移り変わるため、第1配列502のデバイス行BおよびCは、それぞれパターン行uおよびvを生成するために使用される。加えて、第2配列504のデバイス行D ́~F ́は、それぞれ織り交ぜられたパターン行w ́~y ́を生成するために使用される。図6Hに示すように、時間T=8において、パターンは1行下に移り変わるため、第1配列502のデバイス行Cは、パターン行uを生成するために使用される。加えて、第2配列504のデバイス行D ́~F ́は、それぞれ織り交ぜられたパターン行v ́~x ́を生成するために使用される。最後に、時間T=9からT=11までにおいて、第2配列504のみが、画素部分のビームを選択的に反射している。図2Iに示すように、時間T=9において、パターンは1行下に移り変わるため、第2配列504のデバイス行D ́~F ́は、それぞれ織り交ぜられたパターン行u ́~w ́を生成するために使用される。このとき、第1配列502は、もはや画素部分のビームを選択的に反射していない。図2Jに示すように、時間T=10において、パターンは1行下に移り変わるため、第2配列504のデバイス行E ́およびF ́は、それぞれ織り交ぜられたパターン行u ́およびv ́を生成するために使用される。最後に、図2Kに示すように、時間T=11において、パターンは1行下に移り変わるため、第2配列504のデバイス行F ́は、パターン行u ́を生成するために使用される。その後、時間T=12において、対象基板上への織り交ぜられた高密度パターンの投射は完了し、オフセット二元配列によって生成される必要のあるパターン行は存在しなくなる。図7は、本発明の一実施形態による、図4Bに示すパターンを生成するために図5の2オフセット配列を使用する、パターン生成のためのタイミングチャートである。示すとおり、時間T=1からT=3において、第1配列502のみが、画素部分のビームを選択的に反射している。時間T=1において、第1配列502のデバイス行Aは、パターン行zを生成するために使用される。時間T=2において、第1配列502のデバイス行AおよびBは、それぞれパターン行yおよびzを生成するために使用される。時間T=3において、第1配列502のデバイス行A~Cは、それぞれパターン行x~zを生成するために使用される。さらに示すように、時間T=4からT=8までにおいて、第1配列502および第2配列504の両方が、画素部分のビームを選択的に反射している。時間T=4において、第1配列502のデバイス行A~Cは、それぞれパターン行w~yを生成するために使用され、第2オフセット配列504のデバイス行D ́は、パターン行z ́を生成するために使用される。時間T=5において、第1配列502のデバイス行A~Cは、それぞれパターン行v~xを生成するために使用され、第2配列504のデバイス行D ́およびE ́は、それぞれパターン行y ́およびz ́を生成するために使用される。時間T=6において、第1配列502のデバイス行A~Cは、それぞれパターン行u~wを生成するために使用され、第2配列504のデバイス行D ́~F ́は、それぞれパターン行x ́~z ́を生成するために使用される。時間T=7において、第1配列502のデバイス行BおよびCは、それぞれパターン行uおよびvを生成するために使用され、第2配列504のデバイス行D ́~F ́は、それぞれパターン行w ́~y ́を生成するために使用される。時間T=8において、第1配列502のデバイス行Cは、パターン行uを生成するために使用され、第2配列504のデバイス行D ́~F ́は、それぞれパターン行v ́~x ́を生成するために使用される。最後に、時間T=9からT=11において、第2配列504のみが、画素部分のビームを選択的に反射している。時間T=9において、デバイス行D ́~F ́は、それぞれパターン行u ́~w ́を生成するために使用される。時間T=10において、デバイス行E ́およびF ́は、それぞれパターン行u ́およびv ́を生成するために使用される。最後に、時間T=11において、デバイス行F ́は、パターン行u ́を生成するために使用される。その後、時間T=12において、対象基板上への織り交ぜられた高密度パターンの投射は完了し、オフセット二元配列によって生成される必要のあるパターン行は存在しなくなる。第2の高密度配列図8Aは、下層のトランジスタセルのサイズのため、実装するのは現実的ではない可能性のある、画素素子デバイスの別の高密度配列を示す図である。示すとおり、この高密度配列は、4つの副配列から形成されると考えられうる。第1副配列は1のラベルが付けられたデバイスを有し、第2副配列は2のラベルが付けられたデバイスを有し、第3副配列は3のラベルが付けられたデバイスを有し、第4副配列は4のラベルが付けられたデバイスを有する。各副配列は、AからFまでの6行を有する。図8Bは、図8Aに示す高密度配列によって生成されることを所望されうる例示的パターンを示す図である。黒丸は、ビームの衝突によって書き込みがなされるパターンのぼやけていない画素位置を表し、一方、白丸は、書き込みがなされないパターンのぼやけていない画素位置を表す。対象基板上に書き込まれる実際のパターンでは、対象基板の表面において隣接するオンである画素間の間隙を効果的に満たすために、各画素は不鮮明にされるであろうということに留意すべきである。残念ながら、図4Aに示す高密度配列と同様に、図8Aに示す配列は、下層のトランジスタセルのために、実装するのは現実的ではない可能性がある。例えば、下層のトランジスタセルのサイズは、画素素子デバイスの最大限の高密度が、副配列の一つにおける密度であるというようなものでありうる。言い換えれば、第2織り交ぜられた副配列のトランジスタセルのための空間が、表面底部に存在しない。この課題への革新的な解決法を、以下に説明する。4オフセット配列図9は、本発明の一実施形態による高密度配列として効果的に機能する画素素子デバイスの4オフセット配列を示す図である。ここに示すのは、互いにオフセットされた4つの配列である。この単純な例では、第1配列902はデバイス行A1からC1までを含み、第2配列904はデバイス行D2からF2までを含み、第3配列906はデバイス行G3からI3までを含み、第4配列908はデバイス行J4からL4までを含む。この4つの配列では、画素素子の位置は互いにオフセットされている。第1配列と第2配列の間のオフセット量は、第1オフセットベクトル910によって表されうる。第2配列と第3配列の間のオフセット量は、第2オフセットベクトル912によって表されうる。最後に、第3配列と第4配列の間のオフセット量は、第3オフセットベクトル914によって表されうる。この例では、第1配列902の行A1からC1は、図8Aの1のラベルが付けられた副配列の行AからCと対応する。第2配列904の行D2からF2は、図8Aの2のラベルが付けられた副配列の行DからFと対応する。第3配列906の行G3からI3は、図8Aの3のラベルが付けられた副配列の行GからIと対応する。最後に、第4配列908の行J4からL4は、図8Aの4のラベルが付けられた副配列の行JからLと対応する。図10A~図10Qは、本発明の一実施形態による図9の4オフセット配列による、図8Bの例示的パターンの生成を示す一連の図である。図11Aおよび図11Bは、図10A~図10Qの一連の図に対応するタイミングチャートを提供する。時間T=1において、第1配列902のデバイス行A1は、パターン行z1を生成するために使用される。時間T=2において、第1配列902のデバイス行A1およびB1は、それぞれパターン行y1およびz1を生成するために使用される。時間T=3において、第1配列902のデバイス行A1~C1は、それぞれパターン行x1~z1を生成するために使用される。時間T=4において、第1配列902のデバイス行A1~C1は、それぞれパターン行w1~y1を生成するために使用され、第2配列904のデバイス行D2は、パターン行z2を生成するために使用される。時間T=5において、第1配列902のデバイス行A1~C1は、それぞれパターン行v1~x1を生成するために使用され、第2配列904のデバイス行D2およびE2は、それぞれパターン行y2およびz2を生成するために使用される。時間T=6において、第1配列902のデバイス行A1~C1は、それぞれパターン行u1~w1を生成するために使用され、第2配列904のデバイス行D2~F2は、それぞれパターン行x2~z2を生成するために使用される。時間T=7において、第1配列902のデバイス行B1およびC1は、それぞれパターン行u1およびv1を生成するために使用され、第2配列904のデバイス行D2~F2は、それぞれパターン行w2~y2を生成するために使用され、第3配列906のデバイス行G3は、パターン行z2を生成するために使用される。時間T=8において、第1配列902のデバイス行C1は、パターン行u1を生成するために使用され、第2配列904のデバイス行D2~F2は、それぞれパターン行v2~x2を生成するために使用され、第3配列906のデバイス行G3およびH3は、パターン行y3およびz3を生成するために使用される。時間T=9において、第2配列904のデバイス行D2~F2は、それぞれパターン行u2~w2を生成するために使用され、第3配列906のデバイス行G3~I3は、パターン行x3~z3を生成するために使用される。時間T=10において、第2配列904のデバイス行E2およびF2は、それぞれパターン行u2およびv2を生成するために使用され、第3配列906のデバイス行G3~I3は、パターン行w3~y3を生成するために使用され、第4配列908のデバイス行J4は、パターン行z4を生成するために使用される。時間T=11において、第2配列904のデバイス行F2は、それぞれパターン行u2を生成するために使用され、第3配列906のデバイス行G3~I3は、パターン行v3~x3を生成するために使用され、第4配列908のデバイス行J4およびK4は、パターン行y4およびz4を生成するために使用される。時間T=12において、第3配列906のデバイス行G3~I3は、パターン行v3~x3を生成するために使用され、第4配列908のデバイス行J4およびK4は、パターン行y4およびz4を生成するために使用される。時間T=13において、第3配列906のデバイス行H3およびI3は、パターン行u3およびv3を生成するために使用され、第4配列908のデバイス行J4~L4は、パターン行w4~y4を生成するために使用される。時間T=14において、第3配列906のデバイス行I3は、パターン行u3を生成するために使用され、第4配列908のデバイス行J4~L4は、パターン行v4~x4を生成するために使用される。時間T=15において、第4配列908のデバイス行J4~L4は、それぞれパターン行u4~w4を生成するために使用され、デバイス行時間T=16において、第4配列908のデバイス行K4およびL4は、それぞれパターン行u4およびv4を生成するために使用される。時間T=17において、第4配列908のデバイス行L4は、パターン行u4を生成するために使用される。その後、時間T=18において、対象基板上への織り交ぜられた高密度パターンの投射は完了し、この4つの配列によって生成される必要のあるパターン行は存在しなくなる。本出願では、2オフセット配列または4オフセット配列を使用する本発明の実施形態を説明するが、本発明の他の実施形態は、その他の数のオフセット配列を使用しうる。装置例図12は、本発明の一実施形態がその中に実装されうる例示的な電子ビーム装置1200の模式図である。この特定の実施例では、装置1200は反射電子ビームリソグラフィまたはREBLシステムを含む。図示するように、装置1200は、電子源1202、照明光学系1204、磁気プリズム1206、対物電子レンズ1210、動的パターン生成器dynamicpatterngeneratorDPG1212,投射光学系1214、およびリソグラフィによってパターン化されるウェハーまたは他の対象物を保持するための可動台1216を含む。この実施例では、照明光学系1204、対象光学系1210および投射光学系1214は、電子ビーム上で作動し、したがって実質的に適切な静電界および/または磁界を発生させることによって実装されうる電子光学系であることに留意すべきである。本発明の一実施形態に従って、以下のようにシステム1200の様々な構成要素が実装されうる。電子源1202は、広い面積にわたって、低輝度電流の単位面積当たり、立体角当たりで大電流を供給するように実装されうる。大電流は、高スループット率を達成するためのものである。好適には、装置1200は、そのターニングポイントDPG1212が反射を行う、DPG1212上側の距離が、例えば、およそ100ナノメートル以内で比較的一定であるように、電子のエネルギーを制御するべきである。ターニングポイントをおよそ100ナノメートル以内に維持するために、電子源1202は、好適には、0.5電子ボルトeVよりも大きいことのない、低いエネルギー拡散を有するであろう。照明光学系1204は、電子源1202から電子ビームを受容し、平行にするように構成される。照明光学系1204は、電流の設定がパターン生成器構造1212に光を当てることを可能とし、そしてそれ故に、基板の露光に使用される電子線量を決定する。照明光学系1204は、電子源1202からの電子の焦点を合わせる合焦させるために構成された磁界レンズおよび/または静電レンズの配置を含みうる。レンズの配置の具体的詳細は、装置の具体的なパラメータに依存し、関連技術の技術者によって決定されうる。磁気プリズム1206は、照明光学系1204からの入射ビームを受容するように構成される。入射ビームがプリズムの磁界を横切るとき、磁界強度に比例する力が、ビームの軌道に対して垂直方向にすなわち、ビームの速度ベクトルに対して垂直に、電子に作用する。詳細には、入射ビームの軌道は、対物レンズ1210および動的パターン生成器1212に向かって曲げられる。磁気プリズム1206の下方では、対象光学系の電子光学要素が、照明サブシステムおよび投射サブシステムに共通のものとなっている。対象光学系は、対物レンズ1210および1つまたは複数の転送レンズ図示せずを含むように構成されうる。対象光学系は、プリズム1206からの入射ビームを受容し、入射電子がDPG1212に接近するにつれて、入射電子を減速し、焦点を合わせる。対象光学系は、好適には、液浸カソードレンズとして銃1202、照明光学系1204およびプリズム1206と共同して構成され、DPG1212表面の上方の平面の広い面積にわたって、効果的に一様な電流密度すなわち、比較的均質な投光ビームを搬送するために使用される。一つの特定の実装においては、対物レンズ1210は、50キロボルトのシステム作動電圧下で作動するように実装されうる。他の実装において、他の作動電圧が用いられうる。本発明の一実施形態によれば、動的パターン生成器1212は、上述のように、画素素子の配列を含む。例えば、各画素素子は、電圧レベルが制御可能に印加される金属接触を含みうる。DPG1212の動作原理は、図13Aおよび図13Bに関連して、以下でさらに説明する。対物レンズ1210の抽出部は、DPG1212の前方に抽出フィールドを提供する。反射電子がDPG1212を出ると、対象光学系1210は、プリズム1206を通り抜ける第2の通路に向かって反射電子を加速するように構成される。プリズム1206は、対象光学系1210からの反射電子を受容し、反射電子の軌道を投射光学系1214に向かって曲げるように構成される。投射電子光学系1214は、プリズム1206とウェハー台1216との間に存在する。投射光学系1214は、ウェハー上のフォトレジスト上に、または別の目標上に、電子ビームの焦点を合わせ、かつ縮小するように構成される。例えば、縮小は、100倍縮小すなわち、0.01倍拡大でありうる。投射光学系1214に起因するぼやけや歪曲は、画素サイズの比またはそれ以上でありうる。ウェハー台1216は、対象ウェハーを保持する。一実施形態では、リソグラフィ投射の間、台1216は直線運動を行う。別の実施形態では、リソグラフィ投射の間、台116は回転運動を行う。台1216が動いているため、DPG1212上のパターンは、投射パターンがウェハーの移動に対応して移動するように、例えば、上述したような、DPGを横断するパターンの時限移動によって動的に調整されて、動きを相殺する。他の実施形態では、装置1200には、半導体ウェハーのほかに、他の対象が適用される。例えば、装置1200はレチクルに適用されうる。レチクル製造工程は、単一集積回路層が製造される工程と類似する。図13Aおよび図13Bは、動的パターン生成器の基本動作を示す図である。図13Aは、画素の列または行を示しているDPG基板1302の断面を示す。各画素は、導電領域1304を含む。制御された電圧レベルが、各画素に印加される。図13Aに示す例では、4つの画素1304がオン反射モードであり、接地している0ボルトが印加される一方で、1つの画素1304xのラベルが付けられた導電領域を有するがオフ吸収モードであり、正電圧1ボルトが印加される。具体的な電圧は、システムのパラメータに応じて変わるであろう。結果として得られた局所的静電等電位線1306を、オフである画素に関する歪み1306xと共に示す。この例では、DPG1212に接近している入射電子1308は、それぞれのオンである画素の前方で停止し、反射されるが、入射電子1308xは、オフである画素に引き込まれ、吸収される。任意のユニットにおける結果として得られた反射電流を、図13Bに示す。図13Bで見られるように、反射電流1350は、オフである画素において0であり、オンである画素において1である。これまでに説明した図は、必ずしも一定の縮尺で描かれておらず、また、例証を意図したものであり、特定の実装に限定するものではない。上述の説明において、本発明の実施形態の完全な理解を提供するために、多数の具体的詳細を与えた。しかしながら、本発明の示された実施形態についての上述の説明は、網羅的であること、または開示された正確な形態に本発明を限定することを意図するものではない。当業者は、本発明が1または複数の具体的詳細なしに、または他の方法、構成要素等と共に、実施することが可能であると認めるであろう。他の例では、本発明の曖昧な態様を避けるため、既知の構造または操作を示さず、または詳細に説明した。例証目的のため、本発明の特定の実施形態および例を本明細書において説明したが、当業者であれば認めるように、様々な均等な修正が、本発明の範囲内で可能である。上述の詳細な説明を踏まえて、これらの修正を本発明に対して行うことが可能である。次の特許請求の範囲で用いられる用語は、本発明を、本明細書および特許請求の範囲で開示された特定の実施形態に限定すると解釈されるべきではない。むしろ、本発明の範囲は次の特許請求の範囲によって決定され、特許請求の範囲は、特許請求の範囲の解釈の確立された原則に従って解釈される。"