"単結晶からなる半導体基板の表面に、前記半導体基板に対してエッチング選択比を有する保護膜を形成する第1の工程と、前記保護膜上に、所定のピッチで配置されるドット形状のレジストパターンを形成する第2の工程と、前記第2の工程により形成されたレジストパターンをマスクとするウェットエッチングにより、前記保護膜を選択的に除去する第3の工程と、前記第3の工程により選択的に除去された後に残存する前記保護膜をマスクとするウェットエッチングにより、前記半導体基板をエッチング加工することで、前記半導体基板の表面に前記所定のピッチで配列される凹凸構造を形成する第4の工程と、前記第4の工程により前記凹凸構造を形成した後、前記半導体基板上に残存する前記保護膜を除去する第5の工程と、を含む、固体撮像素子の製造方法。前記第2の工程は、前記ドット形状のレジストパターンを、前記半導体基板上の画素領域に配列される画素毎に所定のピッチで配置する、請求項1に記載の固体撮像素子の製造方法。前記第2の工程は、前記ドット形状のレジストパターンとともに、互いに隣り合う前記画素間で所定の間隔を隔てて前記画素の配列に沿って配される直線状のレジストパターンを形成し、前記第4の工程は、前記凹凸構造とともに、互いに隣り合う前記画素間で互いに対向する前記直線状のレジストパターンの間に対応する位置に、直線状の溝部を形成する、請求項1に記載の固体撮像素子の製造方法。前記第5の工程の後に、前記半導体基板の前記凹凸構造が形成された側の表面に、前記半導体基板の屈折率よりも低く、かつ前記半導体基板に対して前記凹凸構造が形成された側に設けられる積層構造を構成する膜のうち最も前記半導体基板側の膜の屈折率よりも高い屈折率の中間膜を形成する第6の工程をさらに含む、請求項1記載の固体撮像素子の製造方法。単結晶からなり、光電変換機能を有する受光部を含む画素が複数配列される画素領域を有する半導体基板と、前記半導体基板の前記受光部により受光される光が入射する側にて前記画素毎に設けられるカラーフィルタと、を備え、前記半導体基板は、前記光が入射する側の表面に、前記画素毎に所定のピッチで配列される微細な角錐状の突起による凹凸構造を有する、固体撮像素子。前記半導体基板は、互いに隣り合う前記画素間に、前記角錐状の突起を形成する面と平行な面からなる直線状の溝部を有する、請求項5に記載の固体撮像素子。前記半導体基板と該半導体基板に対して前記凹凸構造が存在する側に設けられる積層構造を構成する膜のうち最も前記半導体基板側の膜との間に設けられ、前記半導体基板の屈折率よりも低く、かつ前記最も前記半導体基板側の膜の屈折率よりも高い屈折率の中間膜をさらに備える、請求項5に記載の固体撮像素子。固体撮像素子と、前記固体撮像素子の受光部に入射光を導く光学系と、前記固体撮像素子を駆動するための駆動信号を生成する駆動回路と、前記固体撮像素子の出力信号を処理する信号処理回路と、を有し、前記固体撮像素子は、単結晶からなり、光電変換機能を有する受光部を含む画素が複数配列される画素領域を有する半導体基板と、前記半導体基板の前記受光部により受光される光が入射する側にて前記画素毎に設けられるカラーフィルタと、を備え、前記半導体基板は、前記光が入射する側の表面に、前記画素毎に所定のピッチで配列される微細な角錐状の突起による凹凸構造を有する、電子機器。微細凹凸構造の特徴として、入射光の波長による反射率依存が少ないことが知られている。一方で、固体撮像素子の構成としては、多層構造が基本である。このため、例えばシリコン基板の表面に微細凹凸構造を形成したとしても、微細凹凸構造の上層にさらにシリコン基板とは屈折率の異なる膜が形成されることが通常である。したがって、シリコン基板の表面に微細凹凸構造を形成することで、シリコン基板の表面において入射光に対する反射特性の波長依存が少なくなったとしても、シリコン基板に対して設けられる上層との干渉現象により、固体撮像素子全体としては、反射率が波長依存性を持ってしまう。つまり、シリコン基板に設けられるモスアイ構造単体で見た場合は、反射率の波長依存性が低いが、モスアイ構造が固体撮像素子に適用されることで、シリコン基板の上層の積層構造による干渉に起因して反射率に波長依存性が生じる。また、モスアイ構造における反射率の波長依存性は、微細凹凸構造の高さ等、モスアイ構造そのものに依存して変化する。つまり、例えば微細凹凸構造の高さが異なると、反射率の波長依存性も異なってくる。このため、シリコン基板に設けるモスアイ構造については、固体撮像素子の画素毎、詳細には光の入射側となる上層側に形成されるカラーフィルタの色毎に好適な微細凹凸構造を作り分けることが望ましい。この点、微細凹凸構造を画素毎に作り分けることについては、特許文献4に開示されている。しかしながら、特許文献4では、微細凹凸構造の製法について、詳しく述べられていない。ピッチが光の波長よりも短いサブ波長の凹凸構造を同一界面にて作り分けることは、製法上容易ではなく、微細凹凸構造を画素毎に作り分けるための製法は、肝心な技術である。また、特許文献1では、上述したように半導体基板の裏面側における受光部間に遮光膜等の遮光部を設ける技術が提案されているが、遮光部を設けるための製法において、遮光部を構成するトレンチ部がドライエッチング法を用いて形成されている。このようにドライエッチングを用いた製法によれば、特許文献3の場合と同様に、シリコン基板への結晶欠陥等のダメージが生じ、加工方法自体が白点等のノイズの原因となる懸念がある。本技術の目的は、入射光の反射防止のための微細凹凸構造を画素毎に作り分けるに際し、半導体基板にダメージを与えることなく、低コストで高い信頼性と再現性を得ることができる固体撮像素子の製造方法を提供することである。また、本技術の他の目的は、入射光の波長に依存することなく反射防止機能を得ることができ、フレアやゴーストやブルーミング等といった入射光が反射することに起因して生じる現象を抑制することができる固体撮像素子および電子機器を提供することである。本技術に係る固体撮像素子の製造方法は、単結晶からなる半導体基板の表面に、前記半導体基板に対してエッチング選択比を有する保護膜を形成する第1の工程と、前記保護膜上に、所定のピッチで配置されるドット形状のレジストパターンを形成する第2の工程と、前記第2の工程により形成されたレジストパターンをマスクとするウェットエッチングにより、前記保護膜を選択的に除去する第3の工程と、前記第3の工程により選択的に除去された後に残存する前記保護膜をマスクとするウェットエッチングにより、前記半導体基板をエッチング加工することで、前記半導体基板の表面に前記所定のピッチで配列される凹凸構造を形成する第4の工程と、前記第4の工程により前記凹凸構造を形成した後、前記半導体基板上に残存する前記保護膜を除去する第5の工程と、を含むものである。また、本技術に係る固体撮像素子の製造方法においては、好ましくは、前記第2の工程は、前記ドット形状のレジストパターンを、前記半導体基板上の画素領域に配列される画素毎に所定のピッチで配置する。また、本技術に係る固体撮像素子の製造方法においては、好ましくは、前記第2の工程は、前記ドット形状のレジストパターンとともに、互いに隣り合う前記画素間で所定の間隔を隔てて前記画素の配列に沿って配される直線状のレジストパターンを形成し、前記第4の工程は、前記凹凸構造とともに、互いに隣り合う前記画素間で互いに対向する前記直線状のレジストパターンの間に対応する位置に、直線状の溝部を形成する。また、本技術に係る固体撮像素子の製造方法は、好ましくは、前記第5の工程の後に、前記半導体基板の前記凹凸構造が形成された側の表面に、前記半導体基板の屈折率よりも低く、かつ前記半導体基板に対して前記凹凸構造が形成された側に設けられる積層構造を構成する膜のうち最も前記半導体基板側の膜の屈折率よりも高い屈折率の中間膜を形成する第6の工程をさらに含む。本技術に係る固体撮像素子は、単結晶からなり、光電変換機能を有する受光部を含む画素が複数配列される画素領域を有する半導体基板と、前記半導体基板の前記受光部により受光される光が入射する側にて前記画素毎に設けられるカラーフィルタと、を備え、前記半導体基板は、前記光が入射する側の表面に、前記画素毎に所定のピッチで配列される微細な角錐状の突起による凹凸構造を有するものである。また、本技術に係る固体撮像素子においては、好ましくは、前記半導体基板は、互いに隣り合う前記画素間に、前記角錐状の突起を形成する面と平行な面からなる直線状の溝部を有する。また、本技術に係る固体撮像素子は、好ましくは、前記半導体基板と該半導体基板に対して前記凹凸構造が存在する側に設けられる積層構造を構成する膜のうち最も前記半導体基板側の膜との間に設けられ、前記半導体基板の屈折率よりも低く、かつ前記最も前記半導体基板側の膜の屈折率よりも高い屈折率の中間膜をさらに備える。本技術に係る電子機器は、固体撮像素子と、前記固体撮像素子の受光部に入射光を導く光学系と、前記固体撮像素子を駆動するための駆動信号を生成する駆動回路と、前記固体撮像素子の出力信号を処理する信号処理回路と、を有し、前記固体撮像素子は、単結晶からなり、光電変換機能を有する受光部を含む画素が複数配列される画素領域を有する半導体基板と、前記半導体基板の前記受光部により受光される光が入射する側にて前記画素毎に設けられるカラーフィルタと、を備え、前記半導体基板は、前記光が入射する側の表面に、前記画素毎に所定のピッチで配列される微細な角錐状の突起による凹凸構造を有するものである。本技術によれば、入射光の反射防止のための微細な凹凸構造を画素毎に作り分けるに際し、半導体基板にダメージを与えることなく、低コストで高い信頼性と再現性を得ることができる。また、入射光の波長に依存することなく反射防止機能を得ることができ、フレアやゴーストやブルーミング等といった入射光が反射することに起因して生じる現象を抑制することができる。本技術は、固体撮像素子において、単結晶からなる半導体基板による界面では屈折率差が比較的大きく、光が反射することにより発生する光の損失が大きいことに着目し、半導体基板の表面に、半導体基板の結晶の面方位に沿うエッチング特性を利用し、画素毎に大きさの異なる微細な突起群からなる凹凸構造を形成するものである。以下、本技術の実施の形態を説明する。[固体撮像素子の構成]本技術の第1実施形態に係る固体撮像素子1の構成について、図1を用いて説明する。本実施形態に係る固体撮像素子1は、CMOSComplementaryMetalOxideSemiconductor型の固体撮像素子である。固体撮像素子1は、単結晶シリコンからなる半導体基板2を有する。固体撮像素子1は、半導体基板2の平面視において、画素領域3と、画素領域3の周囲に設けられる周辺回路領域とを有する。画素領域3は、半導体基板2に設けられる撮像領域であり、所定の配列で設けられる複数の画素5を有する。画素5は、半導体基板2に形成される。本実施形態では、複数の画素5の配列として、複数の画素5が画素領域3において平面的に行列状に配置される、一般的な正方格子配列が採用される。この場合、複数の画素5は、例えば矩形状の画素領域3に沿って、縦方向垂直方向横方向水平方向に2次元行列状に配置される。画素領域3は、各画素5における光電変換により信号電荷の生成、増幅、および読み出しを行う有効画素領域と、黒レベルの基準となる光学的黒を出力する光学的黒レベル領域とを有する。通常、光学的黒レベル領域は、有効画素領域の外周に形成される。画素5は、光電変換機能を有する受光部としてのフォトダイオード6と、複数のMOSトランジスタ7とを有する。フォトダイオード6は、受光面を有し、その受光面に入射した光の光量強度に応じた量の信号電荷を生成する。フォトダイオード6は、半導体基板2の厚さ方向の全域にわたるように形成される。本実施形態では、フォトダイオード6は、第1導電型としてのn型半導体領域8と、半導体基板2の表裏両面に臨むように形成される第2導電型としてのp型半導体領域9とを有し、pn接合型のフォトダイオードとして構成される。フォトダイオード6が有するp型半導体領域9は、暗電流抑制のための正孔電荷蓄積領域を兼ねる。画素5は、複数のMOSトランジスタ7として、例えばフォトダイオード6により生成された信号電荷の増幅、転送、選択、およびリセットをそれぞれ受け持つトランジスタを有する。MOSトランジスタ7は、図示せぬソースドレイン領域と、ゲート電極10とを有する。MOSトランジスタ7のソースドレイン領域は、半導体基板2の一方の板面側である表面2a側に形成されたp型半導体ウェル領域11においてn型の領域として形成される。ゲート電極10は、MOSトランジスタ7のソースドレイン領域の両領域間における半導体基板2の表面2a上にゲート絶縁膜を介して形成される。このようにフォトダイオード6およびMOSトランジスタ7からなる各画素5は、素子分離領域12により分離される。素子分離領域12は、p型半導体領域として形成され、接地される。以上のように、本実施形態の固体撮像素子1においては、半導体基板2は、単結晶シリコンからなり、光電変換機能を有する受光部としてのフォトダイオード6を含む画素5が複数配列される画素領域3を有する。なお、半導体基板2の材料としては、単結晶シリコンに限定されず、固体撮像素子を構成する半導体基板の材料として適用可能な単結晶の半導体材料であればよい。また、固体撮像素子1において、上記のとおり画素領域3の周囲に設けられる周辺回路領域には、固体撮像素子1を動作させるための種々の回路が配置される。周辺回路領域に配置される回路には、垂直方向および水平方向の各方向で画素を選択するための垂直走査回路および水平走査回路、各画素5からの出力信号の処理を行う信号処理回路、信号処理回路から順次供給される信号に対して所定の信号処理を行って出力する出力回路、これらの回路の動作の基準となるクロック信号や制御信号を生成し、各回路を制御する制御回路等含まれる。本実施形態の固体撮像素子1は、いわゆる裏面照射型のCMOS固体撮像素子である。このため、半導体基板2の表面2a上には、積層配線層13が設けられる。積層配線層13は、層間絶縁膜14を介して積層される複数の配線15を有する。層間絶縁膜14は、例えば、二酸化ケイ素SiO2により形成されるシリコン酸化膜により構成される。複数の配線15は、例えば異なる金属により形成され、層間に形成されるプラグ等を介して互いに接続される。なお、本実施形態において半導体基板2の一方の板面側に設けられる配線層は、複数の配線を有する積層配線層13であるが、これに限定されず、単層構造の配線層であってもよい。一方、半導体基板2の他方の板面である裏面2b上には、反射防止膜20が設けられている。反射防止膜20は、シリコン窒化膜SiN膜等の無機膜として形成される。反射防止膜20上には、保護用のパシベーション膜16が設けられている。パシベーション膜16は、平坦化された膜であり、光透過性を有する。パシベーション膜16は、例えばシリコン酸化膜SiO2膜等の無機膜として形成される。なお、半導体基板2とパシベーション膜16との間には、反射防止膜として機能する絶縁膜等が適宜設けられる。パシベーション膜16上には、カラーフィルタ層17が設けられる。カラーフィルタ層17は、画素領域3に配列される各画素5に対応して設けられるカラーフィルタ18に区分される。つまり、カラーフィルタ層17は、各画素5を構成するフォトダイオード6毎に複数のカラーフィルタ18に区分される。本実施形態の固体撮像素子1では、各カラーフィルタ18は、赤色R、緑色G、および青色Bのいずれかの色のフィルタ部分であり、各色の成分の光を透過させる。各色のカラーフィルタ18は、いわゆるオンチップカラーフィルタであり、複数の画素5の配列に従って形成される。このように、本実施形態の固体撮像素子1は、半導体基板2のフォトダイオード6により受光される光が入射する側、つまり表面側にて画素5毎に設けられるカラーフィルタ18を備える。カラーフィルタ層17上には、複数のマイクロレンズ19が設けられる。マイクロレンズ19は、いわゆるオンチップマイクロレンズであり、画素5を構成するフォトダイオード6に対応して、画素5毎に形成される。したがって、複数のマイクロレンズ19は、画素5と同様に例えば平面的に行列状に配置される。マイクロレンズ19は、外部からの入射光を、対応する画素5のフォトダイオード6に集光する。マイクロレンズ19は、例えば、SiN窒化シリコン等の無機材料により構成される。以上のように、本実施形態の固体撮像素子1は、半導体基板2に対して、積層配線層13が設けられる表面2a側と反対側である裏面2b側に、カラーフィルタ層17およびマイクロレンズ19が設けられる裏面照射型の構造を有する。つまり、固体撮像素子1においては、積層配線層13とカラーフィルタ層17とは、半導体基板2に対して互いに異なる板面側に設けられており、半導体基板2に対して光が入射する裏面2b側と反対側の表面2a側に、積層配線層13が設けられる。裏面照射型の固体撮像素子1においては、マイクロレンズ19側から入射する光は、カラーフィルタ層17を透過した後、積層配線層13を通過することなく、画素5のフォトダイオード6により受光される。このため、固体撮像素子1においては、マイクロレンズ19側から入射する光は、積層配線層13によって遮られることなく、画素5のフォトダイオード6により受光されることから、いわゆる表面照射型の構造に対して、フォトダイオード6の実質的な受光面積の確保が容易であり、比較的高い感度が得られる。また、積層配線層13が半導体基板2に対して光が入射する側裏面2b側と反対側である表面2a側に設けられることから、積層配線層13を構成する配線15のレイアウトについて高い自由度を得ることができる。なお、本実施形態の固体撮像素子1は、裏面照射型であるが、半導体基板2に対して光が入射する表面2a側に積層配線層13が設けられる表面照射型であってもよい。表面照射型の構造の場合、半導体基板2に対して、半導体基板2の一側に設けられる積層配線層13を介して、積層配線層13と同じ側に、カラーフィルタ層17およびマイクロレンズ19が形成される。[反射防止構造]以上のような構成を備える本実施形態の固体撮像素子1は、入射光の反射を防止するための反射防止構造として、半導体基板2における光が入射する側の表面板面に、微細な突起による反射防止構造、いわゆるモスアイ構造を有する。固体撮像素子1においては、単結晶シリコンからなる半導体基板2による界面では、他の積層構造における界面よりも屈折率差が比較的大きく、光が反射することにより発生する光の損失が大きい。そこで、本実施形態の固体撮像素子1においては、半導体基板2の光が入射する側の表面に、微細な突起群からなる反射防止構造が設けられている。図1および図2に示すように、本実施形態の固体撮像素子1においては、半導体基板2は、光が入射する側の表面である裏面2bに、画素5毎に所定のピッチで配列される微細な角錐状の突起31による凹凸構造30を有する。図2に示すように、本実施形態では、凹凸構造30を構成する突起31は、四角錐形状を有する。つまり、凹凸構造30を構成する突起31は、順ピラミッド型、つまり光が入射する側図1において上側に凸のピラミッド型の形状を有する。図2は、半導体基板2の裏面2bの一部を表す半導体基板2の一部拡大平面図である。凹凸構造30は、半導体基板2の裏面2bに設けられることから、図2は、凹凸構造30の平面視を表す。図2には、行列状に配置される複数の画素5の配列における2行2列の4個の画素5の境界部分が示されている。図2に示すように、四角錐形状の突起31は、平面視形状四角錐形状における底面の形状に相当する形状が正方形ないし矩形状となり、その平面視形状が行列状に配置される複数の画素5の配列に沿うように配列された状態で設けられる。つまり、凹凸構造30を構成する突起31は、その平面視形状の外形をなす辺が、2次元行列状に配置される複数の画素5の配列における縦方向垂直方向横方向水平方向に沿うように設けられる。突起31群により構成される凹凸構造30は、画素領域3に配列される画素5毎に設けられる。図2に示すように、凹凸構造30を構成する複数の突起31は、画素領域3に配列される各画素5において矩形状に区画される凹凸領域32に設けられる。各画素5における凹凸領域32は、平面視で対応する画素5のフォトダイオード6が存在する範囲を含む領域である。突起31群は、各画素5の凹凸領域32において、縦方向および横方向に隣接した状態で隙間なく画素5の配列に沿って行列状に配置される。このように画素5毎に設けられる凹凸構造30を構成する突起31は、画素5毎に大きさが異なる。具体的には、凹凸構造30を構成する突起31の大きさは、上述したように画素5毎に設けられるカラーフィルタ18の色毎、つまり入射光の波長毎に異なる。本実施形態の固体撮像素子1では、各画素5のフォトダイオード6上に装着されるカラーフィルタ18の色の配列として、いわゆるベイヤBayer配列が採用されている。ベイヤ配列では、緑Gのフィルタが市松状に配置され、2行2列の4つの画素を構成単位として、緑Gのフィルタが配置される対角とは異なる対角に、赤Rのフィルタと青Bのフィルタが配置される。なお、図1では、便宜上、カラーフィルタ18の色として緑G、赤R、青Bが並ぶ断面図を示している。図2に示す2行2列の4つの画素5のうち、右上の画素5が、赤色のカラーフィルタ1818Rを有する赤Rの画素5以下赤色画素5Rとする。であり、左上および右下の画素5が、緑色のカラーフィルタ1818Gを有する緑Gの画素5以下緑色画素5Gとする。であり、左下の画素5が、青色のカラーフィルタ1818Bを有する青Bの画素5以下青色画素5Bとする。である。そして、本実施形態では、凹凸構造30を構成する突起31の大きさは、大きい方から順に赤色画素5R、緑色画素5G、青色画素5Bとなっている。つまり、カラーフィルタ18の色毎に異なる突起31の大きさについては、赤色画素5Rの凹凸領域32に設けられる突起31以下赤色用突起31Rとする。が一番大きく、次に緑色画素5Gの凹凸領域32に設けられる突起31以下緑色用突起31Gとする。が大きく、青色画素5Bの凹凸領域32に設けられる突起31以下青色用突起31Bとする。が一番小さい。なお、突起31の形状については、カラーフィルタ18の色にかかわらず、赤色用突起31R、緑色用突起31G、および青色用突起31Bで相似である。各画素5の凹凸領域32に配列される突起31は、上記のとおり縦方向および横方向に隙間なく配置されることから、突起31の大きさは、各凹凸領域32における突起31群の配列のピッチに対応する。つまり、突起31の大きさの大小関係は、凹凸領域32における突起31の配列のピッチの大小関係に対応し、ピッチが大きい方が、大きさも大きく、ピッチが小さい方が、大きさも小さい。そして、突起31の大きさには、突起31の高さと、突起31の平面視形状の大きさ面積とが含まれる。ここで、突起31の高さは、突起31の四角錐形状における突出方向の寸法例えば図3、符号hR等参照であり、突起31の平面視形状の大きさは、上記のとおり四角錐形状において正方形ないし矩形状となる平面視形状の大きさ面積に相当する。図3および図4に示すように、本実施形態の固体撮像素子1においては、上述したような赤色用突起31R、緑色用突起31G、および青色用突起31Bのカラーフィルタ18の色による大小関係により、各色の突起31の配列におけるピッチについては、pR>pG>pBの大小関係が成立する。ここで、pRは赤色用突起31Rのピッチであり、pGは緑色用突起31Gのピッチであり、pBは青色用突起31Bのピッチである。また、突起31群の配列におけるピッチとは、周期的に形成される突起31群における1周期に対応する寸法であり、例えば互いに隣り合う突起31間における頂点間の寸法である。なお、本実施形態では、画素5毎に設けられる各凹凸構造30の突起31群における縦方向および横方向についてのピッチは等しいとする。また、図3および図4に示すように、各色の画素5に対応する突起31の高さについては、赤色用突起31R、緑色用突起31G、および青色用突起31Bの高さをそれぞれhR、hG、およびhBとすると、hR>hG>hBの大小関係が成立する。同様に、各色の画素5に対応する突起31の平面視形状の大きさ面積についても、大きい方から順に赤色用突起31R、緑色用突起31G、青色用突起31Bとなる。このような本実施形態の固体撮像素子1における突起31の大小関係は、各カラーフィルタ18の色の光の波長に対応している。つまり、各カラーフィルタ18の色の光の波長については、赤色、緑色、青色の順に短くなり、波長が短い青色ほど、突起31の大きさも小さい。ただし、各色に対応する突起31の大きさと、各色の光の波長との関係は、本実施形態に限定されない。例えば、光の波長が長いほど、突起31の大きさが小さい構成であってもよい。また、各色に対応する突起31の大きさと、各色の光の波長とは、例えば本実施形態のように一義的な関係を有する場合に限定されない。以上のような反射防止構造を有する本実施形態の固体撮像素子1によれば、入射光の波長に依存することなく反射防止機能を得ることができ、フレアやゴーストやブルーミング等といった入射光が反射することに起因して生じる現象を抑制することができる。このような効果が得られることについて、具体的に説明する。上述したように、半導体基板2に微細凹凸構造としての凹凸構造30を形成することで、半導体基板2の表面における入射光に対する反射特性の波長依存性が少なくなる反面、固体撮像素子1全体としては、半導体基板2の上層の積層構造による干渉に起因して反射率に波長依存性が生じる。そして、この半導体基板2に凹凸構造30を形成することによる反射率の波長依存性は、凹凸構造30の高さ突起31の高さ、以下同じ。等、凹凸構造30の構造そのものに依存して変化する。このような凹凸構造30の構造による反射率の波長依存性の変化、つまり反射スペクトルの凹凸構造30依存性についてのシミュレーション結果の一例を、図5に示す。図5に示すグラフにおいて、グラフG1は、凹凸構造30の高さが100nmの場合の反射スペクトルを示し、グラフG2は、凹凸構造30の高さが300nmの場合の反射スペクトルを示し、グラフG3は、凹凸構造30の高さが500nmの場合の反射スペクトルを示す。また、グラフG4は、半導体基板2の表面に凹凸構造30の代わりに単層の反射防止膜としてシリコン窒化膜SiN膜を58nmの膜厚で形成した場合の反射スペクトルを示し、グラフG5は、単結晶シリコンからなる半導体基板2そのものの凹凸構造30も反射防止膜も存在しない表面による反射スペクトルを示す。図5のグラフG1、G2、G3からわかるように、反射率の値は、波長の変化にともなって周期的に変化している。つまり、グラフG1、G2、G3から、半導体基板2が凹凸構造30を有する構成において反射率に波長依存性が生じることがわかる。この点、グラフG4で示す単層の反射防止膜の場合も同様に、反射率に波長依存性がある。一方、グラフG5で示す単結晶シリコンの半導体基板2の表面の場合は、反射率に波長依存性があるものの、スペクトルの形状は全体的になだらかである。このように、シミュレーション結果からも、入射光の反射率というものが、波長依存性を有し、その波長依存性も、凹凸構造30の高さ等の凹凸構造30そのものの構造に依存することがわかる。そこで、本実施形態の固体撮像素子1のように、画素5の色毎に凹凸構造30を作り分けることによって、反射率を低減させる観点から各画素5の色で最適な反射防止機能を得ることができる。画素5毎に作り分けられる凹凸構造30について、画素5の各色に応じた最適な突起31の大きさは、固体撮像素子1において反射率に波長依存性を生じさせる原因となる半導体基板2上の積層構造における各層の厚さや材質や屈折率等に基づいて決まる。つまり、本実施形態の固体撮像素子1においては、半導体基板2上の積層構造の各層の厚さ等に基づいて、各画素5で反射率がなるべく小さくなるように、画素5の各色に応じた最適な突起31の大きさを決めることで、入射光の波長に依存することなく高い反射防止機能を得ることができる。これにより、固体撮像素子1において反射光が原因で生じるフレアやゴーストやブルーミング等の不具合を抑制することができる。また、半導体基板2の表面に形成される凹凸構造30は、固体撮像素子1の製造工程において、半導体基板2の位置合わせのためのアライメントマークとしても使用することができる。これにより、半導体基板2にアライメントマークが必要な場合に、アライメントマークを形成する工程を省略することができる。[画素間分離構造]次に、本実施形態の固体撮像素子1が有する画素間分離構造について説明する。本実施形態の固体撮像素子1は、半導体基板2の光が入射する側の表面裏面2bに、画素間分離構造として機能する形状部分を有する。具体的には、図1から図4に示すように、本実施形態の固体撮像素子1においては、半導体基板2は、互いに隣り合う画素5間に、凹凸構造30の突起31を形成する面と平行な面からなる直線状の溝部40を有する。この半導体基板2において画素5間に設けられる溝部40が、画素間分離構造として機能する。溝部40は、半導体基板2の裏面2b部分において、行列状に配置される画素5間の境界に沿って格子状に設けられる。溝部40は、画素5間の境界に沿う格子状の形状において、縦方向の溝部40と横方向の溝部40との交点部分以外の主な部分は、断面視でV字状となるV字溝として形成される図3、図4参照。溝部40は、半導体基板2の板面に沿う方向に対して傾斜する一対の斜面41により形成され、縦方向および横方向の各方向については断面形状を共通にする。溝部40を形成する斜面41は、凹凸構造30の突起31を形成する面に対して平行な面として形成される。具体的には、図3を用いて説明すると、溝部40を形成する一対の斜面41のうち一方の図3において左側の斜面41aは、凹凸構造30を構成する突起31において四角錐形状を形成する右側の三角形状の斜面31aと平行な面として形成される。同様にして、溝部40を形成する斜面のうち他方の図3において右側の斜面41bは、凹凸構造30を構成する突起31において四角錐形状を形成する右側の三角形状の斜面31bと平行な面として形成される。これら溝部40を形成する斜面4141a、41b、および突起31を形成する斜面31a、31bは、単結晶シリコンからなる半導体基板2の面方位に従って得られる面である。また、溝部40の幅の寸法図2、符号w1参照は、基本的にはどの色の画素5における凹凸構造30を構成する突起31群の配列におけるピッチよりも大きい。ただし、溝部40の幅の寸法と凹凸構造30の突起31群の配列におけるピッチとの大小関係は、本実施形態に限定されるものではない。また、本実施形態では、縦方向垂直方向および横方向水平方向の各方向に配される溝部40の幅の寸法は互いに等しいとする。以上のような画素間分離構造を有する本実施形態の固体撮像素子1によれば、画素5間の境界に沿って設けられる溝部40が、互いに隣り合う画素5間における掘り込み部分となり、ある画素5についてその画素5に隣接する画素5からの斜め光の入射を阻止することができ、混色を抑制することができる。ここで、混色とは、互いに異なる色の画素5が隣接する画素5間の境界部分において、一方の色の画素5に対応するカラーフィルタ18に入射した光の一部が、斜め光として他方の色の画素5のフォトダイオード6に入射する現象である。混色は、固体撮像素子1における感度や画質のムラを生じさせる原因ともなる。こうした混色による問題は、固体撮像素子1における微細化や画素数の増大等にともなって顕著となる。そこで、本実施形態の固体撮像素子1によれば、画素5間に設けられる溝部40により、隣接する画素5からの斜め光を阻止することができ、混色を抑制することができる。このように混色を抑制する観点からは、溝部40の深さ、つまり互いに隣接する画素5間の半導体基板2の掘り込みの深さは深い方が好ましい。すなわち、溝部40の深さが深いほど、高い混色防止効果が得られる。一方、溝部40の深さが深くなると、半導体基板2の面方位の関係から、光電変換を行うシリコン層、つまりフォトダイオード6としての層部分の領域を確保することが困難となる。このため、溝部40の深さ、つまり隣接画素間の半導体基板2の掘り込み量は、固体撮像素子1において要求される感度と、混色防止効果を得るための色分離性能とに基づいて、適切な量に決定される。変形例本実施形態の固体撮像素子1の変形例を、図6に示す。図6に示すように、本変形例では、半導体基板2上に設けられる反射防止膜20およびパシベーション膜16が省略され、半導体基板2上に直接的にカラーフィルタ層17が設けられている。つまり、本変形例では、半導体基板2の裏面2b側に設けられる凹凸構造30および溝部40を被覆するように、複数のカラーフィルタ18に区分されるカラーフィルタ層17が設けられている。このように、半導体基板2の裏面2b側に設けられる反射防止構造としての凹凸構造30および画素間分離構造としての溝部40は、半導体基板2の裏面2b側に直接的にカラーフィルタ層17が設けられる構成においても適用することができる。本変形例の構成は、反射防止膜20およびパシベーション膜16が省略される分、固体撮像素子1の層構造がシンプルとなり、固体撮像素子1の低背化を図るうえで好ましい。[固体撮像素子の製造方法]本実施形態の固体撮像素子1の製造方法以下製法という。について、図7から図11を用いて説明する。なお、以下に説明する固体撮像素子1の製造方法では、反射防止構造としての凹凸構造30と、画素間分離構造としての溝部40を形成する工程を主に説明する。本実施形態の製法を行うに際しては、図7aに示すように、単結晶シリコンからなる半導体基板2を準備する工程が行われる。半導体基板2としては、単結晶シリコンの100面を主面板面とするものが準備される。つまり、半導体基板2として、例えば表面に欠陥を発生させないため等の理由から、100面に平行に切り出されたものが用いられる。したがって、本実施形態の半導体基板2において、凹凸構造30が形成されたり反射防止膜20が設けられたりする裏面2bとなる平面51が、100面に相当する。反射防止構造についてこのような半導体基板2が用いられる本実施形態の製法において、まず、反射防止構造としての凹凸構造30の形成について説明する。本実施形態の製法では、まず、図7bに示すように、半導体基板2の平面51上に、ハードマスク層52が形成される。ハードマスク層52は、後の工程で選択的に除去されることで、後に行われる半導体基板2に対するウェットエッチング加工の工程においてハードマスクとして機能する。このため、ハードマスク層52は、半導体基板2に対してエッチング選択比を有する材料により成膜される。本実施形態の場合、ハードマスク層52は、半導体基板2を構成する単結晶シリコンに対してエッチング選択比を有する材料により成膜される。ハードマスク層52の材料としては、例えばアルカリ溶液によりエッチングされにくい材料が用いられる。ハードマスク層52は、例えばシリコン酸化膜SiO2膜として成膜される。具体的には、ハードマスク層52は、例えば、TEOSテトラエトキシシランガスを用いたCVD法により形成されたり、バイアス高密度プラズマCVD法によりSiO2系のCVD膜として形成されたりする。このように、本実施形態の製法は、半導体基板2上にハードマスク層52を形成する工程を含む。この工程が、単結晶シリコンからなる半導体基板2の表面である平面51に、半導体基板2に対してエッチング選択比を有する保護膜を形成する第1の工程に相当する。つまり、本実施形態の製法では、ハードマスク層52が、半導体基板2に対してエッチング選択比を有する保護膜に相当する。次に、図7cに示すように、ハードマスク層52上に、ドット形状のレジストマスク53を形成するレジストパターニングが行われる。レジストマスク53の材料としては、公知のレジスト材料を用いることができる。ドット形状のレジストマスク53は、微視的には例えば矩形状や円形状の形状を有する。ドット形状のレジストマスク53は、例えばフォトリソグラフィにより形成される。ドット形状のレジストマスク53は、所定のピッチpaで配置される。具体的には、図2および図9に示すように、ドット形状のレジストマスク53は、平面視でフォトダイオード6を含む領域である各画素5の凹凸領域32において、凹凸構造30を構成する各突起31の四角錐形状の頂点となる位置に対応する位置に形成される。つまり、ドット形状のレジストマスク53は、図9に示すような半導体基板2の平面視において、凹凸領域32に設けられる各突起31の中心位置に対応する位置に形成される。したがって、ドット形状のレジストマスク53は、各画素5の凹凸領域32において、縦方向および横方向について所定のピッチpaで配置され、平面的に格子点状に配置される。また、図7cに示すように、ドット形状のレジストマスク53の大きさqaは、最終的な凹凸構造30の各突起31の四角錐形状に影響する。レジストマスク53の大きさqaが小さいほど、突起31の四角錐形状における頂部が尖った形状となる。そして、突起31の頂部が尖るほど、反射防止構造としての凹凸構造30による反射防止効果は高くなる。このため、ドット形状のレジストマスク53の大きさqaは、できるだけ小さい方が好ましい。具体的には、ドット形状のレジストマスク53の大きさqaは、好ましくは1~100nmの範囲で設定される。なお、ドット形状のレジストマスク53の大きさqaは、レジストマスク53の形状が矩形状の場合は縦方向または横方向の寸法に相当し、円形状の場合は外径の寸法に相当する。このように、本実施形態の製法は、ハードマスク層52上にドット形状のレジストマスク53を所定のピッチpaで形成する工程を含む。この工程が、ハードマスク層52上に、所定のピッチで配置されるドット形状のレジストパターンを形成する第2の工程に相当する。また、本実施形態の固体撮像素子1の場合、この第2の工程は、ドット形状のレジストパターンを、半導体基板2上の画素領域3に配列される画素5毎に所定のピッチで配置する。ドット形状のレジストマスク53の配置は、上記のとおり凹凸構造30を構成する各突起31の頂点の位置に対応するので、ドット形状のレジストマスク53の配列におけるピッチpaは、最終的に各画素5の凹凸領域32において形成される凹凸構造30の突起31群の配列におけるピッチp1となる。言い換えると、各画素5の凹凸領域32において形成される凹凸構造30について、最終的に形成される突起31群の配列のピッチと同じ大きさとなるように、各画素5の凹凸領域32に形成されるドット形状のレジストマスク53の配列のピッチpaが決定される。つまり、このドット形状のレジストマスク53を形成する工程において、レジストマスク53の配列のピッチpaを画素5毎に変化させることで、突起31群の配列のピッチの面から、凹凸構造30の作り分けが行われる。したがって、本実施形態の場合、突起31群の配列のピッチに関し、図9に示すように、赤色画素5Rの凹凸領域32に形成されるドット形状のレジストマスク53のピッチpaは、赤色用突起31RのピッチpRと同じ大きさである。同様にして、緑色画素5Gの凹凸領域32に形成されるドット形状のレジストマスク53のピッチpaは、緑色用突起31GのピッチpGと同じ大きさであり、青色画素5Bの凹凸領域32に形成されるドット形状のレジストマスク53のピッチpaは、青色用突起31BのピッチpBと同じ大きさである。このように、ハードマスク層52上にドット形状のレジストマスク53形成する工程においては、レジストマスク53を画素5毎に所定のピッチpaで形成することが好ましい。これにより、本実施形態の固体撮像素子1のように、画素5毎に凹凸構造30の突起31群のピッチが異なる構成に対応することができる。続いて、図7dに示すように、ドット形状のレジストマスク53のパターンが、ウェットエッチングにより、ハードマスク層52に転写される。つまり、ハードマスク層52上に形成されたドット形状のレジストマスク53をマスクとして、ハードマスク層52に対してウェットエッチングが行われることで、ハードマスク層52のレジストマスク53に対応する部分以外の部分が選択的に除去され、ドット形状のハードマスク54が形成される。このウェットエッチングの工程において使用される薬液について必要な特性としては、例えばシリコン酸化膜として形成されるハードマスク層52をエッチングできることが挙げられる。また、このウェットエッチングの工程において使用される薬液としては、レジストマスク53が耐性を有する薬液であって、ハードマスク層52よりもレジストマスク53の方がエッチングされにくくなるように、レジストマスク53について、ハードマスク層52とのエッチング選択比例えば、10以上がとれるものが用いられる。具体的には、このハードマスク層52のウェットエッチングの工程において使用される薬液種としては、DHFDilutedHydrogenFluorideや、BHFBufferedHydrogenFluoride等が挙げられる。また、このウェットエッチングの工程における薬液の温度濃度としては、一般的に用いられている条件を用いることができる。このようなドット形状のレジストマスク53をマスクとするウェットエッチングによってハードマスク層52が選択的に除去されることで、ドット形状のレジストマスク53のパターンがハードマスク層52に転写され、ハードマスク層52の残存部分としてのハードマスク54が形成される。つまり、ハードマスク54は、レジストマスク53と同様に、画素5毎に所定のピッチpaで配置されるドット形状のマスクパターンとなる。このように、本実施形態の製法は、ドット形状のレジストマスク53のパターンをウェットエッチングによりハードマスク層52に転写してドット形状のハードマスク54を形成する工程を含む。この工程が、第2の工程により形成されたレジストパターンであるドット形状のレジストマスク53をマスクとするウェットエッチングにより、ハードマスク層52を選択的に除去する第3の工程に相当する。次に、図8a、bに示すように、ドット形状のハードマスク54をマスクとするウェットエッチングにより、半導体基板2を加工することで、凹凸構造30を形成する。つまり、半導体基板2の平面51において、ハードマスク54により覆われた部分以外の露出した部分をウェットエッチングの薬液に晒すことで、半導体基板2の裏面2b部分をエッチング加工し、複数の突起31からなる凹凸構造30を形成する。このウェットエッチングの工程において使用される薬液としては、アルカリ溶液が用いられる。具体的には、このウェットエッチングの工程において使用されるアルカリ溶液としては、NH4OH水酸化アンモニウム、KOH水酸化カリウム、水酸化テトラメチルアンモニウムTMAH:TetramethylAmmonuimHydroxide、NaOH水酸化ナトリウム等が挙げられる。また、このウェットエッチングの工程における薬液の温度濃度としては、一般的に用いられている条件を用いることで、ハードマスク54の半導体基板2に対するエッチング選択比を得ることができる。このアルカリ溶液による半導体基板2のエッチング加工においては、半導体基板2を構成する単結晶シリコンの面方位依存性を利用することにより、ドット形状のハードマスク54のパターンの開口幅ピッチpaの大きさで制御されるセルフストップのエッチングが実現できる。上記のとおり単結晶シリコンの100面を主面とする半導体基板2は、単結晶シリコンの面方位の関係から、アルカリ溶液によってエッチングされにくい結晶面を有する。このため、半導体基板2がアルカリ溶液によって100面からエッチングされることにより、面方位の関係からエッチングされにくい結晶面が析出していき、半導体基板2においてアルカリ溶液を受ける面がそのエッチングされにくい結晶面だけになった時点で、エッチングが自動的に停止される。具体的には、図8aに示すように、単結晶シリコンからなる半導体基板2において100面となる平面51から、ドット形状のハードマスク54をマスクとするアルカリ溶液によるエッチングが開始されると、上記のとおり半導体基板2の面方位の関係からエッチングされにくい結晶面としての析出面2xが析出しながら、半導体基板2のエッチングが進行する。このため、図8aに示すように、アルカリ溶液による半導体基板2のエッチングの過程においては、析出面2xと、エッチングの進行面となる、100面平面51と平行なエッチング面55とが存在する。つまり、アルカリ溶液による半導体基板2のエッチングは、エッチング面55が半導体基板2の100面に対して垂直方向図8において下方向に移動し、析出面2xが析出しながら進行する。ここで、半導体基板2においてエッチングされにくい結晶面としての析出面2xは、平面51を規定する100面に対して、111面として規定される斜面である。析出面2xとしての111面は、半導体基板2の面方位の関係からアルカリ溶液にエッチングされにくい。つまり、上述のようなアルカリ溶液は、析出面2xとしての111面へのエッチング量が極めて少ない溶液である。また、半導体基板2に対してエッチング選択比を有するハードマスク54も、アルカリ溶液によりエッチングされにくい。このため、アルカリ溶液による半導体基板2のエッチングにおいては、ハードマスク54の位置を頂点として、縦方向または横方向に互いに隣り合うハードマスク54間にて縦方向または横方向に対面する析出面2x間にエッチング面55が形成されて100面に平行にエッチングが進行し、同時に、エッチングされにくい111面である析出面2xが析出する。そして、図8bに示すように、互いに隣り合うハードマスク54間において析出した析出面2x同士が交わる状態となるまでエッチングが進行すると、実質的にエッチングが停止した状態となる。すなわち、半導体基板2のエッチングの進行にともなって、図8aに示すような互いに隣り合う析出面2x間に存在するエッチング面55が徐々に小さくなり、最終的にエッチング面55がなくなって互いに対面する析出面2x同士が半導体基板2の板厚方向の奥側図8において下側で交わり、析出面2xのみによって半導体基板2の裏面2bが形成された状態となる。このような状態となることで、図8bおよび図2に示すように、半導体基板2の裏面2b側に、析出面2xによる凹凸形状、つまり四角錐形状の突起31群が形成され、凹凸構造30が形成される。このように、半導体基板2に対して100面側からドット形状のハードマスク54をマスクとするアルカリ溶液によるウェットエッチングが行われることで、半導体基板2の面方位依存性により、111面である析出面2xによって形成される多数の四角錐形状ピラミッド形状が突起31として浮き彫りのように析出し、凹凸構造30が形成される。つまり、本実施形態の製法においては、100面に平行に切り出された単結晶シリコンからなる半導体基板2に対して、111面の面方位に沿った加工を行うことにより、四角錐形状の突起31群からなる凹凸構造30が形成される。このように、本実施形態の製法は、半導体基板2の面方位依存性を利用したウェットエッチングにより突起31を析出させて凹凸構造30を形成する工程を含む。この工程が、第3の工程により選択的に除去された後に残存するハードマスク54をマスクとするウェットエッチングにより、半導体基板2をエッチング加工することで、半導体基板2の表面に所定のピッチで配列される凹凸構造30を形成する第4の工程に相当する。そして、図8cに示すように、半導体基板2上に残存するハードマスク54が除去される。本実施形態の製法では、ハードマスク54は、ウェットエッチングにより除去される。このウェットエッチングの工程において使用される薬液について必要な特性としては、例えばシリコン酸化膜として形成されたハードマスク54をエッチングできることと、半導体基板2を構成する単結晶シリコンへのエッチングレートを持たないこととが挙げられる。具体的には、このハードマスク54のウェットエッチングの工程において使用される薬液種としては、DHF等が挙げられる。また、このウェットエッチングの工程における薬液の温度濃度としては、一般的に用いられている条件を用いることができる。ドット形状のハードマスク54が除去されることで、半導体基板2の裏面2b側の部分には、微細な突起31群からなる凹凸構造30が表れる。そして、凹凸構造30を構成する突起31群の配列のピッチp1は、レジストマスク53やハードマスク54のピッチpaと等しい。このように、本実施形態の製法は、ウェットエッチングによってハードマスク54を除去する工程を含む。この工程が、第4の工程により凹凸構造30を形成した後、半導体基板2上に残存するハードマスク54を除去する第5の工程に相当する。このようにハードマスク54が除去された後、凹凸構造30が形成された半導体基板2の裏面2b上に、反射防止膜20が形成される。以上のような本実施形態の製法によって得られる固体撮像素子1においては、凹凸構造30を形成するための半導体基板2の掘り込み量、つまり凹凸構造30の高さh図8c参照は、突起31群の配列におけるピッチp1図8c参照との関係において、次式1により規定される。h=1/√2p1≒0.71p11上記式1により表される関係式は、半導体基板2の面方位の関係に基づくものであり、半導体基板2における100面と111面との関係から導かれる。反射防止構造としての凹凸構造30において、突起31群の配列のピッチp1の値としては、入射光の回折が生じない程度、具体的には入射光の波長以下が望ましい。したがって、赤色用突起31RのピッチpRの値は、赤色の光の波長以下が望ましく、緑色用突起31GのピッチpGの値は、緑色の光の波長以下が望ましく、青色用突起31BのピッチpBの値は、青色の光の波長以下が望ましい。このように突起31群の配列のピッチを入射光の波長以下とすることにより、凹凸構造30においてモスアイ構造として望ましい要件が満たされ、効果的に光の反射抑制機能を得ることができる。また、上記式1の関係を満たす100面としての平面51と、111面としての析出面2xとのなす角度は、約54.7°となる。そして、上記式1の関係に基づき、突起31群の配列のピッチp1の値と等しくなる、ドット形状のレジストマスク53を形成する工程におけるレジストマスク53間のピッチpaにより、凹凸構造30を形成するための半導体基板2の掘り込み量、つまり凹凸構造30の高さhが決まる。すなわち、レジストマスク53間のピッチpaの調整により、最終的な凹凸構造30の突起31群の配列のピッチp1の大きさ、および凹凸構造30の高さhを調整することができる。また、上述したように半導体基板2の面方位依存性を利用して形成される凹凸構造30については、高さhが決まることは、突起31の平面視形状の大きさ面積も決まることに相当する。つまりは、本実施形態の製法において、レジストマスク53間のピッチpaが決まることで、突起31群の配列のピッチp1と、凹凸構造30の高さおよび平面視形状の大きさを含む突起31の大きさとが自動的に決まることとなる。本実施形態の製法によれば、入射光の反射防止のための微細な凹凸構造30を画素5毎に作り分けるに際し、半導体基板2にダメージを与えることなく、低コストで高い信頼性と再現性を得ることができる。このような効果が得られることについて、具体的に説明する。本実施形態の製法によれば、層構造を部分的にあるいは全体的に除去するためのエッチングについて、ウェットエッチングのみで対応することができる。このため、プラズマ等を用いたドライエッチングが行われる場合に生じる半導体基板2への結晶欠陥等のダメージを回避することができ、ダメージレスの製法を実現することができる。これにより、半導体基板2のダメージに起因する白点や暗電流増加等の固体撮像素子1の特性を悪化させる現象を防止することができる。また、本実施形態の製法は、単結晶シリコンからなる半導体基板2の面方位依存性を利用したウェットエッチングによって凹凸構造30を形成するものであるため、製法の初期段階で形成されるドット形状のレジストパターンのピッチによって、凹凸構造30の高さ等を精密に制御することができ、低コスとで高い信頼性や再現性を得ることができる。また、ウェットエッチングに用いる薬液の選択や薬液の温度濃度等の条件等により、高いコストをかけることなく、凹凸構造30の形状について高い信頼性をもって正確に再現することが可能となる。さらに、本実施形態の製法では、ドット形状のレジストパターンのピッチによって凹凸構造30の突起31のピッチが決まることから、凹凸構造30を突起31のピッチの面から画素5の色毎に作り分けるに際し、画素5毎の凹凸構造30の作り分けを容易に行うことができる。このため、本実施形態の製法においては、画素5のピッチによる突起31の配置数や、各画素5の凹凸構造30における突起31のピッチの組み合わせから、画素5毎に反射率低減効果ができるだけ大きくなるように、ドット形状のレジストパターンのピッチが設計される。つまり、本実施形態の製法によれば、各画素5で反射率がなるべく小さくなるように、画素5の各色に応じた最適な突起31の大きさを決めることで、入射光の波長に依存することなく高い反射防止機能を有する固体撮像素子1を得ることができる。これにより、固体撮像素子1において反射光が原因で生じるフレアやゴーストやブルーミング等の不具合を抑制することができる。画素間分離構造について次に、本実施形態の製法における画素間分離構造としての溝部40の形成について説明する。本実施形態の製法において、溝部40は、上述したような凹凸構造30を形成するプロセスにおいて凹凸構造30と同時に形成される。このため、既に説明した内容と重複する部分については適宜説明を省略する。上述したように、本実施形態の製法においては、まず、図10aに示すように、半導体基板2の平面51上に、ハードマスク層52が形成される。つまり、単結晶シリコンからなる半導体基板2の表面である平面51に、半導体基板2に対してエッチング選択比を有する保護膜を形成する第1の工程が行われる。次に、図10bに示すように、ハードマスク層52上に、ドット形状のレジストマスク53を形成するレジストパターニングが行われる。つまり、ハードマスク層52上に、所定のピッチで配置されるドット形状のレジストパターンを形成する第2の工程が行われる。そして、画素間分離構造としての溝部40を形成するに際し、このレジストパターンを形成する工程では、反射防止構造としての凹凸構造30を形成するためのドット形状のレジストマスク53に加え、直線状のレジストマスク63が形成される。つまり、ハードマスク層52上に、ドット形状のレジストマスク53と直線状のレジストマスク63とを形成するレジストパターニングが行われる。具体的には、図9に示すように、直線状のレジストマスク63は、半導体基板2の平面51と平行に、各画素5の凹凸領域32の外縁に沿って枠状に形成される。つまり、直線状のレジストマスク63は、各画素5において凹凸構造30が設けられる部分を囲み、矩形状に区画される凹凸領域32を縁取るように形成される。したがって、図9に示すように、直線状のレジストマスク63は、各画素5において、横方向水平方向に配され縦方向垂直方向に対向する一対の水平部62aと、縦方向に配され横方向に対向する一対の垂直部62bとを有し、これらの水平部62aと垂直部62bとにより矩形枠状に形成される。このように、凹凸領域32の外縁に沿って矩形状に形成される直線状のレジストマスク63は、互いに隣り合う画素5間で所定の間隔を隔てて画素5の配列に沿って配される。すなわち、直線状のレジストマスク63は、複数の画素5が配列される垂直方向および水平方向に沿って配され、垂直方向に隣り合う画素5間おいては、垂直方向に対向する水平部62a間に所定の間隔を隔てて配され、水平方向に隣り合う画素5間においては、水平方向に対向する垂直部62b間に所定の間隔を隔てて配される。垂直方向および水平方向に隣り合う画素5間における直線状のレジストマスク63の間隔pbは、最終的に画素5間に形成される画素間分離構造としての溝部40の幅p2となる。言い換えると、画素5間において形成される溝部40の幅と同じ大きさとなるように、画素5間における直線状のレジストマスク63の間隔pbが決定される。そして、本実施形態の固体撮像素子1においては、上述したように垂直方向および水平方向の各方向に配される溝部40の幅の寸法は互いに等しいことから、直線状のレジストマスク63について、互いに隣り合う画素5間の水平部62a間の間隔、および垂直部62b間の間隔は、いずれも所定の間隔pbとなる。このように、本実施形態の製法において、画素間分離構造としての溝部40を形成するに際しては、ハードマスク層52上にレジストパターンを形成する第2の工程は、レジストパターンとして、ドット形状のレジストマスク53とともに、互いに隣り合う画素5間で所定の間隔を隔てて画素5の配列に沿って配される直線状のレジストマスク63を形成する。続いて、図10cに示すように、ドット形状のレジストマスク53のパターン、および直線状のレジストマスク63のパターンが、ウェットエッチングにより、ハードマスク層52に転写される。つまり、上述したようにドット形状のレジストマスク53のパターンをウェットエッチングによってハードマスク層52に転写する工程において、ドット形状のレジストマスク53のパターンに加え、直線状のレジストマスク63のパターンがハードマスク層52に転写される。したがって、この工程では、ハードマスク層52上に形成されたドット形状のレジストマスク53および直線状のレジストマスク63をマスクとして、ハードマスク層52に対してウェットエッチングが行われる。これにより、ハードマスク層52のドット形状のレジストマスク53に対応する部分、および直線状のレジストマスク63に対向する部分以外の部分が選択的に除去され、ドット形状のハードマスク54、および直線状のハードマスク64が形成される。このように、本実施形態の製法において、画素間分離構造としての溝部40を形成するに際しては、ハードマスク層52を選択的に除去する第3の工程で行われるウェットエッチングは、第2の工程により形成されたレジストパターンであるドット形状のレジストマスク53および直線状のレジストマスク63をマスクとして行われる。次に、図11aに示すように、ドット形状のハードマスク54および直線状のハードマスク64をマスクとするウェットエッチングにより、半導体基板2を加工することで、凹凸構造30とともに溝部40を形成する。つまり、半導体基板2の平面51において、ドット形状のハードマスク54および直線状のハードマスク64により覆われた部分以外の露出した部分をウェットエッチングの薬液に晒すことで、半導体基板2の裏面2b部分をエッチング加工し、複数の突起31からなる凹凸構造30と溝部40とを同時に形成する。このアルカリ溶液による半導体基板2のエッチング加工においては、上述したように半導体基板2を構成する単結晶シリコンの面方位依存性を利用することにより、凹凸構造30と溝部40とが同じ工程で形成される。したがって、図11aに示すように、単結晶シリコンからなる半導体基板2において100面となる平面51から、ドット形状のハードマスク54および直線状のハードマスク64をマスクとするアルカリ溶液によるエッチングが開始されると、上記のとおり半導体基板2の面方位の関係からエッチングされにくい結晶面としての析出面2xが析出しながら、半導体基板2のエッチングが進行する。そして、凹凸構造30とともに溝部40が形成される場合、エッチングの進行面として、凹凸構造30が形成される部分に存在するエッチング面55に加え、溝部40が形成される部分において、エッチング面55と同様に100面平面51と平行なエッチング面65が存在する。エッチング面65は、縦方向または横方向に隣り合う画素5間で縦方向または横方向に対向するハードマスク64間にて縦方向または横方向に対面する析出面2x間に形成される。そして、図11bに示すように、互いに隣り合うハードマスク64間において析出した析出面2x同士が交わる状態となるまでエッチングが進行すると、実質的にエッチングが停止した状態となる。すなわち、半導体基板2のエッチングの進行にともなって、図11aに示すような互いに隣り合う析出面2x間に存在するエッチング面55およびエッチング面65が徐々に小さくなり、最終的にエッチング面55およびエッチング面65なくなって互いに対面する析出面2x同士が半導体基板2の板厚方向の奥側図11において下側で交わり、析出面2xのみによって半導体基板2の裏面2bが形成された状態となる。このような状態となることで、図11bおよび図2に示すように、半導体基板2の裏面2b側に、析出面2xによる凹凸形状として、四角錐形状の突起31群からなる凹凸構造30と、一対の斜面41からなる溝部40とが形成される。つまり、溝部40については、上述したようにアルカリ溶液によるエッチングによって形成される析出面2xにより、斜面41が形成される。このように、本実施形態の製法においては、100面に平行に切り出された単結晶シリコンからなる半導体基板2に対して、111面の面方位に沿った加工を行うことにより、四角錐形状の突起31群からなる凹凸構造30と、一対の斜面41によりV字溝として形成される溝部40とが同時に形成される。このように、本実施形態の製法において、画素間分離構造としての溝部40を形成するに際しては、ウェットエッチングにより凹凸構造30を形成する第4の工程は、凹凸構造30とともに、互いに隣り合う画素5間で互いに対向する直線状のレジストマスク63の間に対応する位置に、直線状の溝部40を形成する。そして、図11cに示すように、半導体基板2上に残存するドット形状のハードマスク54および直線状のハードマスク64が、ウェットエッチングにより除去される。これらのハードマスク54、64が除去されることで、半導体基板2の裏面2b側の部分には、微細な突起31群からなる凹凸構造30と、画素5間に形成される溝部40とが表れる。そして、溝部40の幅p2は、隣り合う画素5間におけるレジストマスク63やハードマスク64の間隔pbと等しい。溝部40の幅p2は、上記のとおり基本的には凹凸構造30を構成する突起31群の配列におけるピッチp1よりも大きい。この溝部40の幅p2については、凹凸構造30の突起31群のピッチp1のように入射光の波長以下であることが望ましいという内容は当てはまらず、画素間分離構造として適切な寸法に設定される。また、上述したように、本実施形態の固体撮像素子1において、溝部40を形成する斜面41が凹凸構造30の突起31を形成する面に対して平行な面として形成されることは、溝部40が凹凸構造30の突起31と同様に単結晶シリコンからなる半導体基板2において結晶面として存在する析出面2xにより形成されることに基づく。以上のように、本実施形態の製法によれば、フォトリソグラフィ等の1回のレジストパターニングと、ウェットエッチングプロセスとにより、反射防止構造としての凹凸構造30と、混色を抑制するための画素間分離構造としての溝部40とを、半導体基板2に対してダメージレスで一括して形成することができる。また、本実施形態の製法においては、上述したように混色を抑制する観点、および半導体基板2の面方位の関係から、溝部40の深さd1、つまり隣接画素間の半導体基板2の掘り込み量は、固体撮像素子1において要求される感度と、混色防止効果を得るための色分離性能とに基づいて、適切な量に決定される。なお、本実施形態の製法では、反射防止構造としての凹凸構造30と画素間分離構造としての溝部40とが共通の工程により同時に形成されているが、凹凸構造30を形成するための工程と溝部40を形成するための工程とが異なる工程として行われてもよい。また、本実施形態の固体撮像素子1は、画素5の色、つまりカラーフィルタ18の色として、赤色R、緑色G、および青色Bのいずれかの色を有するが、これに限定されるものではない。本技術に係る固体撮像素子としては、ホワイト画素等を含め、RGB以外の色のカラーフィルタを有するものであってもよい。[第2実施形態]本技術の第2実施形態について説明する。なお、変形例の適用を含めて第1実施形態と共通する部分については、同一の符号を用いる等して適宜説明を省略する。本実施形態に係る固体撮像素子は、半導体基板2の裏面2b側に設けられる凹凸構造30が二層構造となっている点で、第1実施形態の固体撮像素子1と異なる。つまり、第1実施形態の固体撮像素子1が備えるモスアイ構造としての凹凸構造30が単層構造であるのに対し、本実施形態の固体撮像素子は、モスアイ構造が多層化二層化されている図12に示すように、本実施形態の固体撮像素子1Aにおいては、半導体基板2の裏面2b上に設けられる反射防止膜20が省略されており、半導体基板2の裏面2b上にはパシベーション膜16が設けられている。そして、本実施形態の固体撮像素子1Aは、半導体基板2と、半導体基板2において凹凸構造30が形成される裏面2bに設けられるパシベーション膜16との間に、中間膜50を備える。中間膜50は、半導体基板2に形成される凹凸構造30が二層構造となるように、均一な膜厚で成膜される。したがって、中間膜50は、上述したように半導体基板2の裏面2b側を被覆するように、析出面2xからなる凹凸形状に倣って均一的に形成される。本実施形態では、図12に示すように、中間膜50は、凹凸構造30と溝部40とを含む半導体基板2の裏面2b側に全体的に形成されている。ただし、中間膜50は、半導体基板2の裏面2b側において少なくとも凹凸構造30が形成される部分に設けられればよい。つまり、中間膜50は、半導体基板2の裏面2b側に対して、少なくとも凹凸構造30を覆い、凹凸構造30を二層構造とするように形成されればよい。中間膜50は、半導体基板2とパシベーション膜16との中間屈折率材料からなる。中間膜50は、半導体基板2の屈折率よりも低く、かつパシベーション膜16の屈折率よりも高い屈折率の膜である。本実施形態の場合、半導体基板2を構成する単結晶シリコンの屈折率は4程度であり、パシベーション膜16の材料として例示されるシリコン酸化膜SiO2膜の屈折率は1.5程度であることから、中間膜50は、これらの屈折率の間の値をとる屈折率の材料により成膜される。中間膜50の材料としては、例えば、酸化ハフニウムHfO2、酸化アルミニウムAl2O3、酸化タンタルTa2O5、酸化ジルコニウムZrO2、酸化チタンTiO2等が挙げられる。また、中間膜50は、例えば、シリコン窒化膜SiN膜やシリコン酸窒化膜SiON膜やシリコン炭窒化膜SiCN膜や炭素含有シリコン酸化膜SiOC膜やシリコン炭化膜SiC膜等であってもよい。ただし、中間膜50としては、ここに例示したものに限られず、上述したような中間屈折率材料からなる膜であれば、適宜周知の膜種を採用することができる。また、中間膜50は、例えば、CVDChemicalVaporDeposition法、スパッタリング法、原子層蒸着法等により成膜される。このように、本実施形態の固体撮像素子1Aにおいては、半導体基板2とパシベーション膜16との間に、中間屈折率材料からなる中間膜50が設けられ、凹凸構造30が二層構造とされている。なお、本実施形態では、半導体基板2に対して凹凸構造30が設けられる裏面2b側にパシベーション膜16が設けられることから中間膜50は半導体基板2とパシベーション膜16との間に設けられているが、半導体基板2の裏面2b側に設けられる層構造によって、半導体基板2との間に中間膜50を介装させる層は異なる。すなわち、中間膜50は、半導体基板2とこの半導体基板2に対して凹凸構造30が存在する側、つまり本実施形態の場合裏面2b側に設けられる積層構造を構成する膜のうち最も半導体基板2側の膜との間に設けられる。本実施形態の場合、半導体基板2の裏面2b側に設けられる積層構造を構成する膜のうち最も半導体基板2側の膜は、パシベーション膜16である。なお、固体撮像素子1の変形例図6の場合は、上記の積層構造を構成する膜のうち最も半導体基板2側の膜は、カラーフィルタ層17となり、中間膜50は、半導体基板2とカラーフィルタ層17との間に設けられる。[固体撮像素子の製造方法]本実施形態の固体撮像素子1Aの製造方法について、図13を用いて説明する。本実施形態の固体撮像素子1Aの製造方法は、上述した第1実施形態の製法において、半導体基板2に凹凸構造30および溝部40を形成する工程までは共通する。したがって、図13aに示すように、固体撮像素子1Aの製造方法においては、半導体基板2に反射防止構造としての凹凸構造30および画素間分離構造としての溝部40を形成する工程の後、半導体基板2上に残存するハードマスク54、64を除去する工程が行われる。なお、図13においては、半導体基板2における凹凸構造30が設けられる部分のみを示している。そして、固体撮像素子1Aの製造方法においては、半導体基板2上のハードマスク54、64が除去された後、図13bに示すように、半導体基板2の凹凸構造30および溝部40上に、中間膜50を形成する工程が行われる。中間膜50は、上述したように、酸化ハフニウムHfO2膜やシリコン窒化膜SiN膜等として、CVD法等により、半導体基板2の裏面2b側を被覆するように、析出面2xからなる凹凸形状に倣って均一な膜厚で成膜される。半導体基板2上に中間膜50が形成された後、中間膜50上には、パシベーション膜16が形成される図12参照。このように、本実施形態の固体撮像素子1Aの製造方法は、ウェットエッチングによってハードマスク54,64を除去した後に、半導体基板2の裏面2b側の少なくとも凹凸構造30の部分に中間膜50を形成する工程を含む。すなわち、本実施形態の固体撮像素子1Aの製造方法は、上述した第5の工程の後に、半導体基板2の凹凸構造30が形成された側の表面裏面2bに、半導体基板2の屈折率よりも低く、かつ半導体基板2に対して裏面2b側に設けられる積層構造を構成する膜のうち最も半導体基板2側の膜であるパシベーション膜16の屈折率よりも高い屈折率の中間膜50を形成する第6の工程をさらに含む。本実施形態の固体撮像素子1Aによれば、凹凸構造30による反射防止の性能を向上させることができる。言い換えると、中間膜50を備えない凹凸構造30の単層構造との比較において、凹凸構造30の高さが低くても、同等の反射防止効果を得ることができる。これにより、本実施形態の固体撮像素子1Aによれば、凹凸構造30を有する層構造の低背化を図ることができる。層構造の低背化は、固体撮像素子1Aにおける混色の抑制につながる。また、半導体基板2の裏面2b側に形成される中間膜50は、負の固定電荷を有する膜として形成することもできる。この場合も、中間膜50は、例えば、酸化ハフニウムHfO2、酸化アルミニウムAl2O3、酸化タンタルTa2O5、酸化ジルコニウムZrO2、酸化チタンTiO2等の材料が用いられ、CVD法等により成膜される。このように、中間膜50が負の固定電荷を有する膜として成膜されることで、次のような作用効果を得ることができる。半導体基板2の表面には、固体撮像素子1Aの製造工程において、自然酸化膜が形成される場合がある。この場合、半導体基板2の表面に形成される自然酸化膜は、単結晶シリコンが大気中の酸素と反応して形成されるものであり、SiO2膜となる。このように半導体基板2の表面に自然酸化膜としてのSiO2膜が形成されると、中間膜50は、半導体基板2に対してSiO2膜を介して存在することになる。このように中間膜50が自然酸化膜を介して半導体基板2上に存在する構成においては、中間膜50が負の固定電荷を有する膜である場合、半導体基板2と中間膜50との間の自然酸化膜が、界面準位を下げる膜として機能する。具体的には、負の固定電荷を有する膜としての中間膜50の膜中の負の固定電荷により、自然酸化膜であるSiO2膜を介して、半導体基板2内にてフォトダイオード6として構成される受光部の表面に電界が加わる。この受光部の表面に電界が加わることにより、受光部の表面にホール正孔が誘起され、受光部と自然酸化膜との間にホールを蓄積するピニング層が形成される。これにより、半導体基板2に形成される受光部と、界面準位を下げる膜として機能する自然酸化膜との間の界面において界面準位により発生する暗電流が抑制される。詳細には、受光部と自然酸化膜との界面から発生する電子が抑制され、しかもその界面から発生した電子は、ホールが多数存在するピニング層における流動によって消滅する。このため、受光部と自然酸化膜との界面から発生する電子による暗電流が受光部で検知されることが防止されるので、界面準位に起因する暗電流が抑制される。このように、本実施形態の固体撮像素子1Aにおいて、中間膜50を負の固定電荷を有する膜として成膜することにより、反射防止の効果に加え、暗電流を抑制する効果を得ることができる。暗電流は、いわゆる白点の原因となるため、暗電流の抑制は、白点を抑制することが可能となる。また、本実施形態の固体撮像素子1Aのように、半導体基板2に形成される凹凸構造30を被覆する中間膜50を備え、モスアイ構造が二層化された構成においては、半導体基板2とパシベーション膜16との間のみならず、中間膜50とパシベーション膜16との間の界面での反射防止の効果を得ることができる。また、上述したように半導体基板2の表面に自然酸化膜としてSiO2膜が存在する場合、SiO2膜は、半導体基板2の裏面2b側に形成される凹凸形状、つまり析出面2xにより形成される凹凸構造30および溝部40の形状に倣って形成される。そこで、半導体基板2の表面に自然酸化膜としてSiO2膜が存在する状態で、CVD法等により、半導体基板2の裏面2b側の表面に全体的に中間膜50を成膜することで、半導体基板2および自然酸化膜の積層構造の形状を、自然酸化膜と中間膜50との積層構造に転写することができる。[シミュレーション結果]上述した実施形態に係る固体撮像素子について、次のようなシミュレーション結果が得られている。図14は、第2実施形態の固体撮像素子1Aによる効果についてのシミュレーション結果を示す。図14は、凹凸構造30のピッチnmおよび凹凸構造30の高さ突起31の高さnmの変化に対する平均反射率の変化のシミュレーション結果を示す。図14aは、第1実施形態の固体撮像素子1のように凹凸構造30が単層構造の場合の結果であり、図15aに示すように、単結晶シリコンからなる半導体基板2の凹凸構造30と、空気層57との間における反射率を測定したものである。図14bは、第2実施形態の固体撮像素子1Aのように中間膜50を備え、凹凸構造30が二層構造の場合の結果であり、図15bに示すように、単結晶シリコンからなる半導体基板2の凹凸構造30上に中間膜50として窒化シリコン膜SiN膜が設けられた構造における空気層57との間における反射率を測定したものである。なお、空気層57における屈折率は約1である。図14a、bに示すシミュレーション結果では、平均反射率に関し、0~30の範囲をr1~r15までの15段階に分けて表記している。図14a、bからわかるように、凹凸構造30が単層構造か二層構造かにかかわらず、凹凸構造30の高さが高いほど、平均反射率が低くなる傾向にある。一方、凹凸構造30のピッチについては、図14aに示すように、凹凸構造30が単層構造の場合は、ピッチが広いほど平均反射率も高くなる傾向にある。本シミュレーション結果によれば、凹凸構造30が単層構造から二層構造となることで、反射率が大幅に低減されている。具体的には、図14a、bに示すように、図14に示す凹凸構造30の高さの範囲50~750nmでは、凹凸構造30が単層構造の場合、ピッチの大きさによっては平均反射率が30まで上がっているのに対し図14a参照、凹凸構造30が二層構造の場合、ピッチの大きさにかかわらず、平均反射率が10以下となっている図14b参照。以上のように、シミュレーション結果として、凹凸構造30について二層構造を採用することで、凹凸構造30が単層構造の場合に比べて反射防止の効果が大幅に向上するという結果が得られている。図16は、上述した実施形態の固体撮像素子1が備える凹凸構造30の波長依存性についてのシミュレーション結果を示す。図16は、凹凸構造30のピッチnmと反射率との関係の波長依存性についてのシミュレーション結果を示す。本シミュレーションは、入射光として、青色画素5Bにおける青分光波長450±50nm、緑色画素5Gにおける緑分光波長530±50nm、および赤色画素5Rにおける赤分光波長620±50nmを採用し、各波長について、凹凸構造30の高さが50~450nmの範囲での50nm毎の値となるように凹凸構造30のピッチnmを決定し、半導体基板2に凹凸構造30を形成した場合の反射率の挙動を示す。本シミュレーションでは、凹凸構造30の高さが50nmの場合のピッチが70nmであり、高さが50nm増える毎にピッチが70nm増加する。図16に示すグラフにおいて、測定点が菱形の実線のグラフS1が、青色画素5Bの場合を示し、測定点が四角の一点鎖線のグラフS2が、緑色画素5Gの場合を示し、測定点が円形状の破線のグラフS3が、赤色画素5Rの場合を示す。図16において、グラフS1で示す青色画素5Bの場合、およびグラフS2で示す緑色画素5Gの場合については、凹凸構造30のピッチが大きいほど、反射率の低減効果が大きくなる傾向にある。このように凹凸構造30のピッチが大きいほど反射率の低減効果が大きい場合、凹凸構造30として、ピッチが比較的大きい構造を採用することが望ましい。したがって、青色画素5Bや緑色画素5Gの場合、例えば、凹凸構造30のピッチとして、本シミュレーションでは最も大きい630nmの値が採用される。一方で、各画素5においては、できるだけ凹凸構造30の突起31を敷き詰めることが望ましい。そこで、青色画素5Bや緑色画素5Gの場合のように凹凸構造30のピッチが大きいほど反射率の低減効果が大きい場合においては、できるだけピッチが大きい凹凸構造30を配置し、結果的に凹凸構造30が設けられた領域と画素間分離構造としての溝部40との間に平坦部が残るときには、その平坦部にピッチを小さくした凹凸構造30を形成することで、各画素5において凹凸構造30を敷き詰めることが望ましい。このような手法を採用することで、画素5の主な部分において高い反射率低減効果を得ることができるとともに、画素5の周縁部分においても凹凸構造30による反射防止効果を得ることができ、画素5の全体的な反射防止機能を高めることができる。また、図16において、グラフS3で示す赤色画素5Rの場合については、凹凸構造30のピッチが210nm以上の範囲で、反射率の低減効果がほぼ一定である。このように凹凸構造30の値によらずに反射率の低減効果がほぼ一定の場合は、凹凸構造30のピッチとして、画素5における主たる部分である受光部を含む凹凸領域32においてより多くの突起31を形成することができるピッチを採用することが望ましい。この場合、例えば、凹凸構造30のピッチとして、本シミュレーションでは最も小さい70nmの値が採用される。本シミュレーション結果からわかるように、少なくとも図16に示すシミュレーション結果における反射率の範囲0~0.1においては、凹凸構造30のピッチと反射率との関係には、波長依存性がある。つまり、凹凸構造30のピッチと反射率との関係性は、入射光の色、つまり波長にかかわらず一義的ではなく、入射光の波長によって変化する。そして、この凹凸構造30のピッチと反射率との関係の波長依存性は、半導体基板2上の積層構造における各層の厚さや材質や屈折率等に基づいて変化する。そこで、上述した実施形態の固体撮像素子1のように、画素5の色毎に凹凸構造30のピッチを変える構成を採用し、半導体基板2上の積層構造の各層の厚さ等に基づいて、各画素5で反射率がなるべく小さくなるように、画素5の各色に応じた最適な突起31の大きさを決めることで、入射光の波長に依存することのない反射防止効果を得ることができる。[電子機器の構成例]上述した各実施形態に係る固体撮像素子は、例えば、いわゆるデジタルカメラと称されるデジタルスチルカメラ、デジタルビデオカメラ、撮像機能を有する携帯電話器等のモバイル機器その他の機器等、各種の電子機器に適用される。以下では、上述した実施形態に係る固体撮像素子を備える電子機器の一例であるビデオカメラ100について、図17を用いて説明する。ビデオカメラ100は、静止画像または動画の撮影を行うものである。ビデオカメラ100は、上述した実施形態に係る固体撮像素子101と、光学系102と、シャッタ装置103と、駆動回路104と、信号処理回路105とを有する。光学系102は、例えば一または複数の光学レンズを有する光学レンズ系として構成されるものであり、固体撮像素子101の受光部に入射光を導く。光学系102は、被写体からの像光入射光を固体撮像素子101の撮像面上に結像させる。これにより、固体撮像素子101内に、一定期間信号電荷が蓄積される。シャッタ装置103は、固体撮像素子101への光照射期間および遮光期間を制御するための構成である。駆動回路104は、固体撮像素子101およびシャッタ装置103を駆動させる。駆動回路104は、固体撮像素子101を所定のタイミングで駆動するための駆動信号タイミング信号を生成し、固体撮像素子101に供給する。駆動回路104から固体撮像素子101に供給される駆動信号により、固体撮像素子101の信号電極の転送動作等が制御される。つまり、固体撮像素子101は、駆動回路104から供給される駆動信号により、信号電荷の転送動作等を行う。駆動回路104は、固体撮像素子101を駆動するための駆動信号として各種のパルス信号を生成する機能と、生成したパルス信号を、固体撮像素子101を駆動するためのドライブパルスに変換するドライバとしての機能とを有する。駆動回路104は、シャッタ装置103の動作を制御するための駆動信号の生成供給も行う。信号処理回路105は、各種の信号処理を行う機能を有し、固体撮像素子101の出力信号を処理する。信号処理回路105は、入力された信号を処理することで、映像信号を出力する。信号処理回路105から出力された映像信号は、メモリ等の記憶媒体に記憶されたり、モニタに出力されたりする。なお、ビデオカメラ100は、駆動回路104等に電源を供給するバッテリ等の電源部、撮像により生成した映像信号等を記憶する記憶部、装置全体を制御する制御部等を有する。なお、本実施形態のビデオカメラ100は、固体撮像素子101と、光学系102と、シャッタ装置103と、駆動回路104と、信号処理回路105とがモバイル機器向け等としてモジュール化されたカメラモジュールあるいは撮像機能モジュールの形態も含む。以上のような構成を備える本実施形態の固体撮像素子101を有するビデオカメラ100によれば、固体撮像素子101において、入射光の波長に依存することなく反射防止機能を得ることができ、フレアやゴーストやブルーミング等といった入射光が反射することに起因して生じる現象や混色を抑制することができるので、画質の向上を図ることができる。なお、本技術は、以下のような構成を取ることができる。1単結晶からなる半導体基板の表面に、前記半導体基板に対してエッチング選択比を有する保護膜を形成する第1の工程と、前記保護膜上に、所定のピッチで配置されるドット形状のレジストパターンを形成する第2の工程と、前記第2の工程により形成されたレジストパターンをマスクとするウェットエッチングにより、前記保護膜を選択的に除去する第3の工程と、前記第3の工程により選択的に除去された後に残存する前記保護膜をマスクとするウェットエッチングにより、前記半導体基板をエッチング加工することで、前記半導体基板の表面に前記所定のピッチで配列される凹凸構造を形成する第4の工程と、前記第4の工程により前記凹凸構造を形成した後、前記半導体基板上に残存する前記保護膜を除去する第5の工程と、を含む、固体撮像素子の製造方法。2前記第2の工程は、前記ドット形状のレジストパターンを、前記半導体基板上の画素領域に配列される画素毎に所定のピッチで配置する、前記1に記載の固体撮像素子の製造方法。3前記第2の工程は、前記ドット形状のレジストパターンとともに、互いに隣り合う前記画素間で所定の間隔を隔てて前記画素の配列に沿って配される直線状のレジストパターンを形成し、前記第4の工程は、前記凹凸構造とともに、互いに隣り合う前記画素間で互いに対向する前記直線状のレジストパターンの間に対応する位置に、直線状の溝部を形成する、前記1または2に記載の固体撮像素子の製造方法。4前記第5の工程の後に、前記半導体基板の前記凹凸構造が形成された側の表面に、前記半導体基板の屈折率よりも低く、かつ前記半導体基板に対して前記凹凸構造が形成された側に設けられる積層構造を構成する膜のうち最も前記半導体基板側の膜の屈折率よりも高い屈折率の中間膜を形成する第6の工程をさらに含む、前記1から3のいずれかに記載の固体撮像素子の製造方法。5単結晶からなり、光電変換機能を有する受光部を含む画素が複数配列される画素領域を有する半導体基板と、前記半導体基板の前記受光部により受光される光が入射する側にて前記画素毎に設けられるカラーフィルタと、を備え、前記半導体基板は、前記光が入射する側の表面に、前記画素毎に所定のピッチで配列される微細な角錐状の突起による凹凸構造を有する、固体撮像素子。6前記半導体基板は、互いに隣り合う前記画素間に、前記角錐状の突起を形成する面と平行な面からなる直線状の溝部を有する、前記5に記載の固体撮像素子。7前記半導体基板と該半導体基板に対して前記凹凸構造が存在する側に設けられる積層構造を構成する膜のうち最も前記半導体基板側の膜との間に設けられ、前記半導体基板の屈折率よりも低く、かつ前記最も前記半導体基板側の膜の屈折率よりも高い屈折率の中間膜をさらに備える、前記5または6に記載の固体撮像素子。8固体撮像素子と、前記固体撮像素子の受光部に入射光を導く光学系と、前記固体撮像素子を駆動するための駆動信号を生成する駆動回路と、前記固体撮像素子の出力信号を処理する信号処理回路と、を有し、前記固体撮像素子は、単結晶からなり、光電変換機能を有する受光部を含む画素が複数配列される画素領域を有する半導体基板と、前記半導体基板の前記受光部により受光される光が入射する側にて前記画素毎に設けられるカラーフィルタと、を備え、前記半導体基板は、前記光が入射する側の表面に、前記画素毎に所定のピッチで配列される微細な角錐状の突起による凹凸構造を有する、電子機器。"