"2つの電源間に抵抗値の温度特性が異なる少なくとも2種類の抵抗を含む複数の抵抗が直列に接続された抵抗部と、前記抵抗部の複数の接続点の電圧が入力され、選択信号に応じて前記複数の接続点の電圧から1の電圧を選択する電圧選択部と、前記電圧選択部が選択する電圧を一定の基準電圧と比較する電圧比較部と、前記電圧比較部の比較結果に応じて、前記電圧選択部が選択する電圧が前記基準電圧に近づくように前記選択信号を逐次的に変更し、前記選択信号に基づいて温度情報を表すデジタルコードを生成する温度情報コード生成部と、を含む、温度検出回路。請求項1において、前記抵抗部は、前記複数の抵抗の少なくとも1つは温度が高いほど抵抗値が高くなる正の温度特性を有する抵抗であり、前記複数の抵抗の他の少なくとも1つは温度が高いほど抵抗値が低くなる負の温度特性を有する抵抗である、温度検出回路。請求項1又は2において、前記抵抗部は、前記複数の抵抗の少なくとも1つをバイパスするための第1のスイッチを含む、温度検出回路。請求項1乃至3のいずれかにおいて、前記抵抗部は、前記複数の抵抗の少なくとも1つを、抵抗値の温度特性が異なる他の抵抗に切り替えるための第2のスイッチを含む、温度検出回路。請求項1乃至4のいずれかにおいて、所与の補正ビット情報に基づいて、前記温度情報コード生成部が生成する前記デジタルコードを補正する温度情報コード補正部をさらに含む、温度検出回路。しかしながら、従来のデジタル出力の温度センサーは、バンドギャップリファレンス回路やADC回路を必要とするため、消費電流が大きく回路サイズも大きくなるという問題がある。本発明は、以上のような問題点に鑑みてなされたものであり、本発明のいくつかの態様によれば、従来よりも小さな消費電力と回路サイズでデジタルの温度情報を生成可能な温度検出回路を提供することができる。1本発明は、2つの電源間に抵抗値の温度特性が異なる少なくとも2種類の抵抗を含む複数の抵抗が直列に接続された抵抗部と、前記抵抗部の複数の接続点の電圧が入力され、選択信号に応じて前記複数の接続点の電圧から1の電圧を選択する電圧選択部と、前記電圧選択部が選択する電圧を一定の基準電圧と比較する電圧比較部と、前記電圧比較部の比較結果に応じて、前記電圧選択部が選択する電圧が前記基準電圧に近づくように前記選択信号を逐次的に変更し、前記選択信号に基づいて温度情報を表すデジタルコードを生成する温度情報コード生成部と、を含む、温度検出回路である。本発明の温度検出回路では、抵抗部には温度特性が異なる少なくとも2種類の抵抗が含まれるので、2つの電源間を抵抗分圧して得られる各接続点の電圧は温度に応じて変化する。そして、温度情報コード生成部により、電圧選択部が最終的に選択する電圧は一定の基準電圧により近い接続点の電圧になるので、この電圧を選択する選択信号は温度情報を含んでおり、簡易な回路によりこの選択信号からデジタルの温度情報を生成することができる。すなわち、本発明の温度検出回路によれば、バンドギャップリファレンス回路やAD変換回路が不要であり、抵抗部の各抵抗の抵抗値を適切に選択することで従来よりも小さな消費電力と回路サイズにすることができる。2この温度検出回路において、前記抵抗部は、前記複数の抵抗の少なくとも1つは温度が高いほど抵抗値が高くなる正の温度特性を有する抵抗であり、前記複数の抵抗の他の少なくとも1つは温度が高いほど抵抗値が低くなる負の温度特性を有する抵抗であるようにしてもよい。このようにすれば、抵抗部に含まれる少なくとも2つの抵抗に関して温度変化に対する抵抗値の変化の方向が逆向きになるので、温度変化に対する抵抗部の各接続点の電圧の変化量をより大きくすることができる。これにより、温度検出感度を向上させることができる。3この温度検出回路において、前記抵抗部は、前記複数の抵抗の少なくとも1つをバイパスするための第1のスイッチを含むようにしてもよい。このようにすれば、第1のスイッチのオン/オフにより、抵抗部の全体抵抗値が変わるので、2つの電源間を抵抗分圧して得られる各接続点の電圧を変更することができる。これにより、温度情報のオフセットをある程度補正することができる。4この温度検出回路において、前記抵抗部は、前記複数の抵抗の少なくとも1つを、抵抗値の温度特性が異なる他の抵抗に切り替えるための第2のスイッチを含むようにしてもよい。このようにすれば、第2のスイッチを切り替えることにより、温度変化に対する抵抗部の各接続点の電圧の変化量が変わるので、温度情報の変化率傾き、すなわち温度検出感度を調整することができる。5この温度検出回路は、所与の補正ビット情報に基づいて、前記温度情報コード生成部が生成する前記デジタルコードを補正する温度情報コード補正部をさらに含むようにしてもよい。このようにすれば、温度情報のオフセットを正確に補正することができる。以下、本発明の好適な実施形態について図面を用いて詳細に説明する。なお、以下に説明する実施の形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではない。また以下で説明される構成の全てが本発明の必須構成要件であるとは限らない。1.第1実施形態図1は、第1実施形態の温度検出回路の機能ブロック図である。本実施形態の温度検出回路1は、抵抗部10、電圧選択部20、電圧比較部30、温度情報コード生成部40、温度情報コード補正部50を含む。なお、本実施形態の温度検出回路1は、これらの一部の構成要素を省略した構成としてもよい。抵抗部10は、2つの電源間に抵抗値の温度特性が異なる少なくとも2種類の抵抗を含む複数の抵抗12が直列に接続されている。例えば、抵抗部10は、複数の抵抗12の少なくとも1つは温度が高いほど抵抗値が高くなる正の温度特性を有する抵抗であり、複数の抵抗12の他の少なくとも1つは温度が高いほど抵抗値が低くなる負の温度特性を有する抵抗である。前記抵抗部10は、複数の抵抗12の少なくとも1つをバイパスするための第1のスイッチ15を含むようにしてもよい。第1のスイッチ15は、1つでもよいし複数でもよい。電圧選択部20は、抵抗部10の複数の接続点の電圧14-1~14-nが入力され、選択信号44に応じて複数の接続点の電圧14-1~14-nから1の電圧を選択する処理を行う。電圧比較部30は、電圧選択部20が選択する電圧22を温度に依存せずに一定の基準電圧34と比較する処理を行う。温度情報コード生成部40は、電圧比較部30の比較結果32に応じて、電圧選択部20が選択する電圧22が基準電圧34に近づくように選択信号44を逐次的に変更し、選択信号44に基づいて温度情報を表すデジタルコード42を生成する処理を行う。温度情報コード補正部50は、所与の補正ビット情報54に基づいて、温度情報コード生成部40が生成するデジタルコード42を補正してデジタルコード52を生成する処理を行う。図2は、第1実施形態の温度検出回路の構成例を示す図である。図2に示すように、第1実施形態の温度検出回路1は、ビット調整回路110、64個の抵抗120-0~120-63図1の抵抗12の一例、抵抗122図1の抵抗12の一例、マルチプレクサー200図1の電圧選択部20の一例、コンパレーター300図1の電圧比較部30の一例、基準電圧生成回路310、逐次比較回路400図1の温度情報コード生成部40の一例、デジタル調整回路500図1の温度情報コード補正部50の一例を含む。なお、本実施形態の温度検出回路1は、これらの一部の構成要素を省略した構成としてもよい。図3に、ビット調整回路110の構成例を示す。本実施形態のビット調整回路110は、電源電圧VDDと抵抗120-0図2参照の間に直列に接続された15個の抵抗112-1~112-15図1の抵抗12の一例、15個のスイッチ114-1~114-15図1の第1のスイッチ15の一例、デコーダー116を含む。抵抗112-1~112-15は、電源電圧VDDと抵抗120-0図2参照の間に直列に接続されており、スイッチ114-1~114-15は、それぞれ、抵抗112-1~112-15と並列に接続されている。本実施形態では、抵抗112-1~112-15は、温度が高いほど抵抗値が低くなる負の温度特性を有する抵抗であり、例えばポリ抵抗で実現される。デコーダー116は、外部から供給される4ビットの調整コードCALB_A[3:0]に応じて、スイッチ114-1~114-15の開閉オン/オフをそれぞれ制御する制御信号S1~S15を生成する。図4に、デコーダー116の真理値表の一例を示す。図4の例では、CALB_A[3:0]の値が000010進数の0の時、制御信号S1~S15はそれぞれスイッチ112-1~112-15をオフすべてのスイッチをオフし、CALB_A[3:0]の値が111110進数の15の時、制御信号S1~S15はそれぞれスイッチ112-1~112-15をオンすべてのスイッチをオンする。また、CALB_A[3:0]の値が0001~111010進数の1~14の時は、各値Nに対して、制御信号S1~SNがスイッチ112-1~112-Nをそれぞれオンするとともに、制御信号SN1~S15がスイッチ112-N1~112-15をそれぞれオフする。つまり、CALB_A[3:0]の値を変更することで、電源電圧VDDと抵抗120-0図2参照の間の抵抗値以下、ビット調整回路110の抵抗値というを変更することができるようになっている。なお、CALB_A[3:0]の初期値は例えば0111になっており、スイッチ114-1~114-15は図3に示す状態スイッチ114-1~114-7がオン、スイッチ114-8~114-15がオフになっている。そして、CALB_A[3:0]を初期値よりも大きい値に変更することでビット調整回路110の抵抗値を高くし、CALB_A[3:0]を初期値よりも小さい値に変更することでビット調整回路110の抵抗値を低くすることができる。図2及び図3に示すように、ビット調整回路110の抵抗112-1~112-15、抵抗120-0~120-63、抵抗122は、電源電圧VDDとグランド電圧VSSの間に直列に接続されており、図1の抵抗部10に対応する。抵抗120-0~120-63、抵抗122は、温度が高いほど抵抗値が高くなる正の温度特性を有する抵抗であり、例えば拡散抵抗で実現される。このような構成において、VSS=0V、基準温度T0例えば25°Cでの抵抗120-ii=0~63の抵抗値をRpi、抵抗122の抵抗値をRpbase、ビット調整回路110の抵抗値をRmbaseとすると、温度Tでの各電圧Vxx=0~63は次式1で計算される。なお、式1では、抵抗120-0~120-63の1次の温度係数をtclrp>0、抵抗112-1~15の1次の温度係数をtclrm<0とし、2次以上の温度係数は無視できるものとしている。tclrp>0、tclrm<0なので、式1より、温度Tが高いほど各電圧Vxx=0~63が高くなる。マルチプレクサー200は、逐次比較回路400が生成する6ビットコードDA[5:0]に応じて、ビット調整回路110と抵抗120-0の接続点抵抗112-15と抵抗120-0の接続点の電圧V0、抵抗120-0と抵抗120-1の接続点の電圧V1、抵抗120-1と抵抗120-2の接続点の電圧V2、、抵抗120-61と抵抗120-62の接続点の電圧V62、抵抗120-62と抵抗120-63の接続点の電圧V63のいずれかの電圧を選択し、選択電圧Vmuxとしてコンパレーター300の反転入力端子に供給する。図5に、マルチプレクサー200の真理値表の一例を示す。図5の例では、DA[5:0]の10進数の値がxx=0~63の時、Vmux=Vxとなる。基準電圧生成回路310は、抵抗値の温度特性が同じ2つの抵抗312,314が電源電圧VDDとグランド電圧VSSの間に直列に接続されて構成されており、抵抗312と抵抗314の抵抗比に応じた分圧により基準電圧Vrefを生成する。抵抗312,314の抵抗値の温度特性が同じであるため、温度が変化しても抵抗312と抵抗314の抵抗比が一定である。従って、基準電圧Vrefは温度によらず一定である。コンパレーター300は、反転入力端子と非反転入力端子に、それぞれ、マルチプレクサー200の選択電圧Vmuxと基準電圧生成回路310が生成する基準電圧Vrefが供給され、クロック信号MCLKに同期して、VmuxがVrefよりも高い時はVSSとなり、VmuxがVrefよりも低い時はVDDとなる信号CMPを出力する。逐次比較回路400は、クロック信号MCLKに同期して、コンパレーター300の出力信号CMPがローレベルVmuxがVrefよりも高いであれば6ビットコードDA[5:0]の値を増加させ、コンパレーター300の出力信号CMPがハイレベルVmuxがVrefよりも低いであれば6ビットコードDA[5:0]の値を減少させることにより、VmuxがVrefに近づくように制御する。そして、逐次比較回路400は、VmuxがVrefに最も近づくDA[5:0]の値を探索し、探索結果のDA[5:0]を6ビットの出力コードD[5:0]にセットする。逐次比較回路400は、例えば図6に示すフローチャートに従い、Vrefに近いVmuxを二分探索するようにしてもよい。すなわち、まず、DA[5:0]を中間値32に初期設定しS10、CMPがハイレベルであればS20のYDA[5:0]から16を減算しS30、CMPがローレベルであればS20のNDA[5:0]に16を加算するS32。次に、CMPがハイレベルであればS40のYDA[5:0]から8を減算しS50、CMPがローレベルであればS40のNDA[5:0]に8を加算するS52。次に、CMPがハイレベルであればS60のYDA[5:0]から4を減算しS70、CMPがローレベルであればS60のNDA[5:0]に4を加算するS72。次に、CMPがハイレベルであればS80のYDA[5:0]から2を減算しS90、CMPがローレベルであればS80のNDA[5:0]に2を加算するS92。次に、CMPがハイレベルであればS100のYDA[5:0]から1を減算しS110、CMPがローレベルであればS100のNDA[5:0]に1を加算するS112。次に、CMPがハイレベルであればS120のYDA[5:0]から1を減算するS130。最後に、出力コードD[5:0]にDA[5:0]をセットするS140。デジタル調整回路500は、クロック信号MCLKに同期して、逐次比較回路400の6ビット出力コードD[5:0]に、4ビットの補正コードCALB_D[3:0]-8~7を加算することで補正された6ビットコードDCAL[5:0]を生成して出力する。具体的には、D[5:0]とCALB_D[3:0]をともに7ビットコードに符号拡張して加算することにより7ビットの加算結果SUM[6:0]を生成し、SUM[5:0]をDCAL[5:0]にセットする。ただし、オーバーフロー対策として、SUM[6]=1かつCALB_D[3]=0であればDCAL[5:0]=63、SUM[6]=1かつCALB_D[3]=1であればDCAL[5:0]=0にセットする。前述したように、ビット調整回路110の抵抗値はCALB_A[3:0]の設定値に応じて変わり、式1より、ビット調整回路110の抵抗値Rmbaseを変更することで電圧V1~V63の値を変更することができる。そして、逐次比較回路400は、VmuxがVrefに最も近づくDA[5:0]の値を6ビットの出力コードD[5:0]にセットするようになっており、CALB_A[3:0]を適切に設定することにより、基準温度T0例えば25°CでD[5:0]が32になるべく近い値になるように粗調整することができる。本実施形態では、基準温度T0例えば25°CにおいてD[5:0]が32±7の範囲のいずれかの値になるように粗調整される。そして、デジタル調整回路500により、D[5:0]に-8~7の補正コードCALB_D[3:0]が加算されるので、CALB_D[3:0]を適切に設定することにより、基準温度T0例えば25°CにおいてDCAL[5:0]が32になるように微調整することができる。ところで、電圧V1~V63の値は、式1に従い、温度が高くなるほど高くなる。つまり、電圧V1~V63のうちVrefに最も近い電圧が温度に応じて変化する。これにより、DCAL[5:0]は温度が高いほど大きく温度が低いほど小さくなり、本実施形態の温度検出回路1は温度センサーとして機能する。なお、コンパレーター300と逐次比較回路400は、イネーブル信号ENがアクティブ例えばハイレベルの時のみ動作し、イネーブル信号ENが非アクティブ例えばローレベルの時は動作を停止する。これにより、消費電力を低減することができる。図7は、温度検出回路1による温度検出動作のタイミングチャートの一例を示す図である。図7の例は、基準温度T0例えば25°CにおいてD[5:0]が35になるように粗調整され、CALB_D[3:0]=-3に設定することでDCAL[5:0]が32になるように微調整されているものとし、温度が基準温度T0例えば25°Cよりも少し高い時の温度検出動作を示している。図7に示すように、時刻t0においてイネーブル信号ENをローレベル非アクティブからハイレベルアクティブに変更することにより、温度検出回路1による温度検出動作が開始する。時刻t1におけるクロック信号MCLKの立ち上がりに同期して、DA[5:0]が32に初期設定される図6のS10。これにより、マルチプレクサー200の選択電圧VmuxがV32となる。そして、時刻t2におけるクロック信号MCLKの立ち上がりにおいてV32<Vrefなので、コンパレーター300の出力信号CMPはローレベルのままである。次に、CMPがローレベルなので、時刻t3におけるクロック信号MCLKの立ち上がりに同期して、DA[5:0]が48=3216に設定される図6のS32。これにより、マルチプレクサー200の選択電圧VmuxがV48となる。そして、時刻t4におけるクロック信号MCLKの立ち上がりにおいてV48>Vrefなので、コンパレーター300の出力信号CMPはローレベルからハイレベルに変化する。次に、CMPがハイレベルなので、時刻t5におけるクロック信号MCLKの立ち上がりに同期して、DA[5:0]が40=48-8に設定される図6のS50。これにより、マルチプレクサー200の選択電圧VmuxがV40となる。そして、時刻t6におけるクロック信号MCLKの立ち上がりにおいてV40>Vrefなので、コンパレーター300の出力信号CMPはハイレベルのままである。次に、CMPがハイレベルなので、時刻t7におけるクロック信号MCLKの立ち上がりに同期して、DA[5:0]が36=40-4に設定される図6のS70。これにより、マルチプレクサー200の選択電圧VmuxがV36となる。そして、時刻t8におけるクロック信号MCLKの立ち上がりにおいてV36<Vrefなので、コンパレーター300の出力信号CMPはハイレベルからローレベルに変化する。次に、CMPがローレベルなので、時刻t9におけるクロック信号MCLKの立ち上がりに同期して、DA[5:0]が38=362に設定される図6のS92。これにより、マルチプレクサー200の選択電圧VmuxがV38となる。そして、時刻t10におけるクロック信号MCLKの立ち上がりにおいてV38>Vrefなので、コンパレーター300の出力信号CMPはローレベルからハイレベルに変化する。次に、CMPがハイレベルなので、時刻t11におけるクロック信号MCLKの立ち上がりに同期して、DA[5:0]が37=38-1に設定される図6のS110。これにより、マルチプレクサー200の選択電圧VmuxがV37となる。そして、時刻t12におけるクロック信号MCLKの立ち上がりにおいてV37>Vrefなので、コンパレーター300の出力信号CMPはハイレベルのままである。次に、CMPがハイレベルなので、時刻t13におけるクロック信号MCLKの立ち上がりに同期して、DA[5:0]が36=37-1に設定される図6のS130。これにより、マルチプレクサー200の選択電圧VmuxがV36となる。最後に、時刻t14におけるクロック信号MCLKの立ち下がりに同期して、逐次比較回路400の出力コードD[5:0]が35から36に更新された後図6のS140、デジタル調整回路500の出力コードDCAL[5:0]が32=35-3から33=36-3に更新される。以上に説明したように、第1実施形態の温度検出回路では、VDD-VSSの間に、負の温度係数を有する複数の抵抗112-1~112-15と正の温度係数を有する複数の抵抗120-0~120-63、122が直列に接続されているので、各接続点の電圧V0~V63は温度に応じて変化する。そして、逐次比較回路400により、マルチプレクサー200の選択電圧Vmuxは基準電圧Vref以下で基準電圧Vrefに最も近い電圧になるので、この電圧を選択するコードDA[5:0]は温度情報を含んでいる。そして、第1実施形態の温度検出回路によれば、バンドギャップリファレンス回路やAD変換回路が不要であり、各抵抗112-1~112-15、120-0~120-63、122の抵抗値を適切に選択することで従来よりも小さな消費電力と回路サイズにすることができる。また、第1実施形態の温度検出回路によれば、負の温度係数を有する複数の抵抗112-1~112-15と正の温度係数を有する複数の抵抗120-0~120-63、122は温度変化に対する抵抗値の変化の方向が逆向きになるので、温度変化に対する各接続点の電圧V0~V63の変化量をより大きくすることができる。これにより、温度検出感度を向上させることができる。また、第1実施形態の温度検出回路によれば、スイッチ114-1~114-15のオン/オフにより、ビット調整回路の抵抗値が変わるので、VDD-VSS間を抵抗分圧して得られる各接続点の電圧V0~V63を調整することができる。これにより、コードD[5:0]のオフセット基準温度T0での基準値32との差を粗調整することができる。さらに、デジタル調整回路500により微調整することで、出力コードDCAL[5:0]のオフセットを完全にキャンセルすることができる。2.第2実施形態図8は、第2実施形態の温度検出回路の機能ブロック図である。本実施形態の温度検出回路1は、抵抗部10、電圧選択部20、電圧比較部30、温度情報コード生成部40、温度情報コード補正部50を含む。なお、本実施形態の温度検出回路1は、これらの一部の構成要素を省略した構成としてもよい。第2実施形態の温度検出回路では、抵抗部10は、複数の抵抗12の少なくとも1つを、抵抗値の温度特性が異なる他の抵抗13に切り替えるための第2のスイッチ16を含む。第2のスイッチ16は、1つでもよいし複数でもよい。図8のその他の構成は、図1に示した第1実施形態の温度検出回路と同じであるため、説明を省略する。図9は、第2実施形態の温度検出回路の構成例を示す図である。図9に示すように、第2実施形態の温度検出回路1は、ビット調整回路110、64個の抵抗120-0~120-63、抵抗122、抵抗124、スイッチ126、マルチプレクサー200、コンパレーター300、基準電圧生成回路310、逐次比較回路400、デジタル調整回路500を含む。なお、本実施形態の温度検出回路1は、これらの一部の構成要素を省略した構成としてもよい。第2実施形態の温度検出回路では、図2に示した第1実施形態の温度検出回路に対して、抵抗124図8の抵抗13の一例とスイッチ126図8の第2のスイッチ16の一例が追加されているとともに、ビット調整回路110の構成が異なり、その他の構成は同じである。第1実施形態と同じ構成については説明を省略する。抵抗124は、基準温度T0例えば25°Cでの抵抗値は抵抗124と等しいが、温度特性は抵抗124と異なる。抵抗122が正の温度特性を有するのに対して、抵抗124は、抵抗122と温度係数が異なる正の温度特性を有するようにしてもよいし、負の温度特性を有するようにしてもよい。例えば、抵抗122を拡散抵抗で実現し、抵抗124をウェル抵抗やポリ抵抗で実現してもよい。第2実施形態の温度検出回路1では、制御信号SEL_RPによってスイッチ126を制御することで、抵抗122と抵抗124のいずれか一方を選択して抵抗120-63とグランドの間に接続可能になっている。基準温度T0例えば25°Cではスイッチ126を切り替えても抵抗値は変わらないが、基準温度T0例えば25°C以外の温度では、スイッチ126を切り替えることで抵抗値が変わる。図10に、第2実施形態におけるビット調整回路110の構成例を示す。図10に示すように、第2実施形態のビット調整回路110は、図3に示した第1実施形態のビット調整回路に対して、抵抗113図8の抵抗13の一例とスイッチ115図8の第2のスイッチ16の一例が追加されており、その他の構成は同じである。第1実施形態と同じ構成については説明を省略する。抵抗113は、基準温度T0例えば25°Cでの抵抗値は抵抗112-15と等しいが、温度特性は抵抗112-15と異なる。抵抗112-15が負の温度特性を有するのに対して、抵抗113は、正の温度特性を有するようにしてもよいし、抵抗112-15と温度係数が異なる負の温度特性を有するようにしてもよい。例えば、抵抗112-15をポリ抵抗で実現し、抵抗113を拡散抵抗やウェル抵抗で実現してもよい。第2実施形態のビット調整回路110では、スイッチ114-15がオフの時、制御信号SEL_RMによってスイッチ115を制御することで、抵抗113と抵抗112-15のいずれか一方を選択して抵抗112-14と抵抗120-0の間に接続可能になっている。基準温度T0例えば25°Cではスイッチ115を切り替えてもビット調整回路110の抵抗値は変わらないが、基準温度T0例えば25°C以外の温度では、スイッチ115を切り替えることでビット調整回路110の抵抗値が変わる。このような構成により、第2実施形態の温度検出回路1は、スイッチ115とスイッチ126の少なくとも一方を切り替えることで、温度変化に対する各電圧Vxの変化率を変更することができるようになっている。例えば、抵抗124が抵抗122の温度係数よりも大きい正の温度係数を有する場合、スイッチ115の選択を抵抗112-15に固定したままスイッチ126の選択を抵抗122から抵抗124に切り替えることにより、式1のtclrpの絶対値が実質的に大きくなるため、温度変化に対する各電圧Vxの変化率が増加する。また、例えば、抵抗113が正の温度係数を有する場合、スイッチ126の選択を抵抗122に固定したままスイッチ115の選択を抵抗112-15から抵抗113に切り替えることにより、式1のtclrmの絶対値が実質的に小さくなるため、温度変化に対する各電圧Vxの変化率が減少する。すなわち、スイッチ115とスイッチ126の少なくとも一方を切り替えることで、温度検出回路1の出力コードDCAL[5:0]の温度に対する傾き変化率を変更することができる。例えば、図11に示すように、プロセス変動に起因して実線で示す仕様上の特性よりも傾きが小さい特性一点鎖線の特性の出力コードDCAL[5:0]が得られた場合、スイッチ126の選択を抵抗122から温度係数がより大きい抵抗124に切り替えることにより、実線の特性に近づけることができる。また、実線で示す仕様上の特性よりも傾きが大きい特性二点鎖線の特性のDCAL[5:0]が得られた場合、スイッチ115の選択を抵抗112-15から正の温度係数の抵抗113に切り替えることにより、実線の特性に近づけることができる。以上に説明した第2実施形態の温度検出回路によれば、第1実施形態と同様の効果を奏することができる。さらに、第2実施形態の温度検出回路によれば、スイッチ115やスイッチ126を切り替えることにより、温度変化に対する各接続点の電圧V0~V63の変化量が変わるので、出力コードDCAL[5:0]の温度に対する変化率傾き、すなわち温度検出感度を調整することができる。なお、本発明は本実施形態に限定されず、本発明の要旨の範囲内で種々の変形実施が可能である。例えば、第2実施形態において、スイッチ115やスイッチ126が、温度係数が互いに異なるより多くの抵抗から1の抵抗を選択するように変形してもよい。このようにすれば、温度に対する出力コードDCAL[5:0]の傾きをより細かく調整可能になる。本発明は、実施の形態で説明した構成と実質的に同一の構成例えば、機能、方法及び結果が同一の構成、あるいは目的及び効果が同一の構成を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。"