基板と、前記基板上に形成されたゲート電極及び第1キャパシタ電極を含むゲート配線と、前記ゲート配線上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成され、前記ゲート電極と少なくとも一部が重なるアクティブ領域と、前記第1キャパシタ電極と少なくとも一部が重なるキャパシタ領域とを含む半導体層パターンと、前記半導体層パターンの前記アクティブ領域の一部上に形成されたエッチング防止膜と、前記エッチング防止膜の上から前記半導体層の前記アクティブ領域の上にわたって形成され、前記エッチング防止膜を介在して互いに離隔したソース電極及びドレイン電極と、前記半導体層の前記キャパシタ領域の上に形成された第2キャパシタ電極とを含むデータ配線と、を含むことを特徴とする表示装置。前記半導体層パターンと前記データ配線は、前記エッチング防止膜と重なる部分を除いて互いに同一のパターンに形成されたことを特徴とする請求項1に記載の表示装置。前記エッチング防止膜は、前記半導体層パターン及び前記データ配線のうちの一つ以上と互いに異なるエッチング選択比を有することを特徴とする請求項1または2に記載の表示装置。前記ゲート配線は第1接続ラインをさらに含み、前記データ配線は前記第1接続ラインと少なくとも一部が重なる第2接続ラインをさらに含み、前記半導体層パターンは前記第2接続ラインの下に配置された接続領域をさらに含むことを特徴とする請求項2~4のいずれか一項に記載の表示装置。前記第1接続ラインと前記第2接続ラインとの間で、前記ゲート絶縁膜と前記半導体層パターンの前記接続領域を共に貫く接続コンタクトホールをさらに含み、前記接続コンタクトホールを通じて前記第1接続ラインと前記第2接続ラインが互いに接触することを特徴とする請求項4に記載の表示装置。前記データ配線の前記第2接続ラインと前記半導体層パターンの前記接続領域は、前記接続コンタクトホールを除いて互いに同一のパターンに形成されることを特徴とする請求項5に記載の表示装置。前記データ配線の前記第2接続ラインと前記半導体層パターンの前記接続領域は、互いに同一のパターンに形成されたことを特徴とする請求項4に記載の表示装置。前記データ配線の上に形成された平坦化膜をさらに含み、前記平坦化膜を貫いて前記ドレイン電極の一部を露出するドレインコンタクトホールと、前記平坦化膜を貫いて前記第2キャパシタ電極の一部を露出するキャパシタコンタクトホールとをさらに含むことを特徴とする請求項1~7のいずれか一項に記載の表示装置。前記ドレインコンタクトホール及び前記キャパシタコンタクトホールを通じて前記ドレイン電極及び前記第2キャパシタ電極とそれぞれ接触した画素電極をさらに含むことを特徴とする請求項8に記載の表示装置。前記平坦化膜及び前記ゲート絶縁膜を貫いて前記第1接続ラインの一部を露出する第1接続コンタクトホールと、前記平坦化膜を貫いて第2接続ラインの一部を露出する第2接続コンタクトホールとを含むことを特徴とする請求項8または9に記載の表示装置。前記平坦化膜上に形成され、前記第1接続コンタクトホールと前記第2接続コンタクトホールを通じて前記第1接続ラインと前記第2接続ラインを互いに接続する接続部材をさらに含むことを特徴とする請求項10に記載の表示装置。前記半導体層パターンは酸化物半導体で形成されたことを特徴とする請求項1~11のいずれか一項に記載の表示装置。前記半導体層は、ガリウムGa、インジウムIn、亜鉛Zn、ハフニウムHf、及び錫Snのうちの一つ以上の元素と酸素Oを含むことを特徴とする請求項12に記載の表示装置。基板を用意する段階と、前記基板上にゲート電極及び第1キャパシタ電極を含むゲート配線を形成する段階と、前記ゲート配線上にゲート絶縁膜を形成する段階と、前記ゲート絶縁膜上に半導体層を形成する段階と、前記半導体層上に前記ゲート電極の一部と重なるようにエッチング防止膜を形成する段階と、前記エッチング防止膜の上から前記半導体層の上にわたってデータ金属層を形成する段階と、前記データ金属層及び前記半導体層を共にパターニングして、ソース電極、ドレイン電極、及び第2キャパシタ電極を含むデータ配線と、アクティブ領域及びキャパシタ領域を含む半導体層パターンを形成する段階と、を含むことを特徴とする表示装置の製造方法。前記半導体層パターンの前記アクティブ領域は前記ゲート電極と少なくとも一部が重なり、前記ソース電極と前記ドレイン電極は前記エッチング防止膜の上から前記半導体層の前記アクティブ領域の上にわたって形成され、前記ソース電極と前記ドレイン電極は前記エッチング防止膜を介在して互いに離隔することを特徴とする請求項14に記載の表示装置の製造方法。前記半導体層パターンと前記データ配線は、前記エッチング防止膜と重なる部分を除いて互いに同一のパターンに形成されることを特徴とする請求項15に記載の表示装置の製造方法。前記エッチング防止膜は、前記半導体層パターン及び前記データ配線のうちの一つ以上と互いに異なるエッチング選択比を有することを特徴とする請求項15または16に記載の表示装置の製造方法。前記データ配線と前記半導体層パターンは、一つのマスクを利用したフォトエッチング工程によって共に形成されることを特徴とする請求項17に記載の表示装置の製造方法。前記ゲート配線は第1接続ラインをさらに含み、前記データ配線は前記第1接続ラインと少なくとも一部が重なる第2接続ラインをさらに含み、前記半導体層パターンは前記第2接続ラインの下に配置される接続領域をさらに含むことを特徴とする請求項17または18に記載の表示装置の製造方法。前記データ金属層を形成する前に、前記半導体層と前記ゲート絶縁膜を共に貫いて、前記第1接続ラインの一部を露出する接続コンタクトホールを形成する段階をさらに含むことを特徴とする請求項19に記載の表示装置の製造方法。前記第2接続ラインは、前記接続コンタクトホールを通じて前記第1接続ラインと接触することを特徴とする請求項20に記載の表示装置の製造方法。前記データ配線の前記第2接続ラインと前記半導体層パターンの前記接続領域は、前記接続コンタクトホールを除いて互いに同一のパターンに形成されることを特徴とする請求項20または21に記載の表示装置の製造方法。前記データ配線の前記第2接続ラインと前記半導体層パターンの前記接続領域は、互いに同一のパターンに形成されることを特徴とする請求項19に記載の表示装置の製造方法。前記データ配線の上に形成される平坦化膜を形成する段階と、前記平坦化膜を貫いて前記ドレイン電極の一部を露出するドレインコンタクトホールと、前記第2キャパシタ電極の一部を露出するキャパシタコンタクトホールとを形成する段階と、をさらに含むことを特徴とする請求項14~23に記載の表示装置の製造方法。前記平坦化膜上に画素電極を形成する段階をさらに含み、前記画素電極は、前記ドレインコンタクトホール及び前記キャパシタコンタクトホールを通じて前記ドレイン電極及び前記第2キャパシタ電極とそれぞれ接触することを特徴とする請求項24に記載の表示装置の製造方法。前記ドレインコンタクトホール及び前記キャパシタコンタクトホールを形成する時、前記平坦化膜及び前記ゲート絶縁膜を貫いて前記第1接続ラインの一部を露出する第1接続コンタクトホールと、前記平坦化膜を貫いて第2接続ラインの一部を露出する第2接続コンタクトホールとを共に形成することを特徴とする請求項24または25に記載の表示装置の製造方法。前記画素電極を形成する時、前記平坦化膜上に前記第1接続コンタクトホールと前記第2接続コンタクトホールを通じて前記第1接続ラインと前記第2接続ラインを互いに接続する接続部材と共に形成することを特徴とする請求項26に記載の表示装置の製造方法。前記半導体層パターンは酸化物半導体で形成されることを特徴とする請求項14~27のいずれか一項に記載の表示装置の製造方法。前記半導体層は、ガリウムGa、インジウムIn、亜鉛Zn、ハフニウムHf、及び錫Snのうちの一つ以上の元素と酸素Oを含むことを特徴とする請求項28に記載の表示装置の製造方法。しかし、エッチング防止膜を形成すると、工程が追加されるという問題がある。本発明はこのような問題を解決するためになされたものであって、エッチング防止膜を含むことで半導体層の損傷を防止しつつ製造工程を単純化できる構造を有する表示装置を提供することを目的とする。上記課題は、以下の手段によって解決される。基板と、前記基板上に形成されたゲート電極及び第1キャパシタ電極を含むゲート配線と、前記ゲート配線上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成され、前記ゲート電極と少なくとも一部が重なるアクティブ領域と、前記第1キャパシタ電極と少なくとも一部が重なるキャパシタ領域とを含む半導体層パターンと、前記半導体層パターンの前記アクティブ領域の一部上に形成されたエッチング防止膜と、前記エッチング防止膜の上から前記半導体層の前記アクティブ領域の上にわたって形成され、前記エッチング防止膜を介在して互いに離隔したソース電極及びドレイン電極と、前記半導体層の前記キャパシタ領域の上に形成された第2キャパシタ電極とを含むデータ配線と、を含む表示装置。前記半導体層パターンと前記データ配線は、前記エッチング防止膜と重なる部分を除いて互いに同一のパターンに形成され得る。前記エッチング防止膜は、前記半導体層パターン及び前記データ配線のうちの一つ以上と互いに異なるエッチング選択比を有し得る。前記ゲート配線は第1接続ラインをさらに含み、前記データ配線は前記第1接続ラインと少なくとも一部が重なる第2接続ラインをさらに含み、前記半導体層パターンは前記第2接続ラインの下に配置された接続領域をさらに含み得る。前記第1接続ラインと前記第2接続ラインとの間で、前記ゲート絶縁膜と前記半導体層パターンの前記接続領域を共に貫く接続コンタクトホールをさらに含み、前記接続コンタクトホールを通じて前記第1接続ラインと前記第2接続ラインが互いに接触し得る。前記データ配線の前記第2接続ラインと前記半導体層パターンの前記接続領域は、前記接続コンタクトホールを除いて互いに同一のパターンに形成され得る。前記データ配線の前記第2接続ラインと前記半導体層パターンの前記接続領域は、互いに同一のパターンに形成され得る。前記データ配線の上に形成された平坦化膜をさらに含み、前記平坦化膜を貫いて前記ドレイン電極の一部を露出するドレインコンタクトホールと、前記平坦化膜を貫いて前記第2キャパシタ電極の一部を露出するキャパシタコンタクトホールとをさらに含み得る。前記ドレインコンタクトホール及び前記キャパシタコンタクトホールを通じて前記ドレイン電極及び前記第2キャパシタ電極とそれぞれ接触した画素電極をさらに含み得る。前記平坦化膜及び前記ゲート絶縁膜を貫いて前記第1接続ラインの一部を露出する第1接続コンタクトホールと、前記平坦化膜を貫いて第2接続ラインの一部を露出する第2接続コンタクトホールとを含み得る。前記平坦化膜上に形成され、前記第1接続コンタクトホールと前記第2接続コンタクトホールを通じて前記第1接続ラインと前記第2接続ラインを互いに接続する接続部材をさらに含み得る。前記半導体層パターンは酸化物半導体で形成され得る。前記半導体層は、ガリウムGa、インジウムIn、亜鉛Zn、ハフニウムHf、及び錫Snのうちの一つ以上の元素と酸素Oを含み得る。基板を用意する段階と、前記基板上にゲート電極及び第1キャパシタ電極を含むゲート配線を形成する段階と、前記ゲート配線上にゲート絶縁膜を形成する段階と、前記ゲート絶縁膜上に半導体層を形成する段階と、前記半導体層上に前記ゲート電極の一部と重なるようにエッチング防止膜を形成する段階と、前記エッチング防止膜の上から前記半導体層の上にわたってデータ金属層を形成する段階と、前記データ金属層及び前記半導体層を共にパターニングして、ソース電極、ドレイン電極、及び第2キャパシタ電極を含むデータ配線と、アクティブ領域及びキャパシタ領域を含む半導体層パターンを形成する段階と、を含む表示装置の製造方法。前記半導体層パターンの前記アクティブ領域は前記ゲート電極と少なくとも一部が重なり、前記ソース電極と前記ドレイン電極は前記エッチング防止膜の上から前記半導体層の前記アクティブ領域の上にわたって形成され、前記ソース電極と前記ドレイン電極は前記エッチング防止膜を介在して互いに離隔し得る。前記半導体層パターンと前記データ配線は、前記エッチング防止膜と重なる部分を除いて互いに同一のパターンに形成され得る。前記エッチング防止膜は、前記半導体層パターン及び前記データ配線のうちの一つ以上と互いに異なるエッチング選択比を有し得る。前記データ配線と前記半導体層パターンは、一つのマスクを利用したフォトエッチング工程によって共に形成され得る。前記ゲート配線は第1接続ラインをさらに含み、前記データ配線は前記第1接続ラインと少なくとも一部が重なる第2接続ラインをさらに含み、前記半導体層パターンは前記第2接続ラインの下に配置される接続領域をさらに含み得る。前記データ金属層を形成する前に、前記半導体層と前記ゲート絶縁膜を共に貫いて、前記第1接続ラインの一部を露出する接続コンタクトホールを形成する段階をさらに含み得る。前記第2接続ラインは、前記接続コンタクトホールを通じて前記第1接続ラインと接触し得る。前記データ配線の前記第2接続ラインと前記半導体層パターンの前記接続領域は、前記接続コンタクトホールを除いて互いに同一のパターンに形成され得る。前記データ配線の前記第2接続ラインと前記半導体層パターンの前記接続領域は、互いに同一のパターンに形成され得る。前記データ配線の上に形成される平坦化膜を形成する段階と、前記平坦化膜を貫いて前記ドレイン電極の一部を露出するドレインコンタクトホールと、前記第2キャパシタ電極の一部を露出するキャパシタコンタクトホールとを形成する段階と、をさらに含み得る。前記平坦化膜上に画素電極を形成する段階をさらに含み、前記画素電極は、前記ドレインコンタクトホール及び前記キャパシタコンタクトホールを通じて前記ドレイン電極及び前記第2キャパシタ電極とそれぞれ接触し得る。前記ドレインコンタクトホール及び前記キャパシタコンタクトホールを形成する時、前記平坦化膜及び前記ゲート絶縁膜を貫いて前記第1接続ラインの一部を露出する第1接続コンタクトホールと、前記平坦化膜を貫いて第2接続ラインの一部を露出する第2接続コンタクトホールとを共に形成し得る。前記画素電極を形成する時、前記平坦化膜上に前記第1接続コンタクトホールと前記第2接続コンタクトホールを通じて前記第1接続ラインと前記第2接続ラインを互いに接続する接続部材と共に形成し得る。前記半導体層パターンは酸化物半導体で形成され得る。前記半導体層は、ガリウムGa、インジウムIn、亜鉛Zn、ハフニウムHf、及び錫Snのうちの一つ以上の元素と酸素Oを含み得る。本発明によれば、半導体層の損傷を防止しつつ製造工程を単純化し、開口率を向上させ、かつ簡素な構造を有する表示装置を実現することができる。また、表示装置の全体的な製造工程時間を短縮させることができる。以下、添付した図面を参照して、本発明の種々の実施形態について詳細に説明する。本発明は種々の異なる実施形態により実施することができ、ここで説明する実施形態に限定されない。また、明細書の全体にわたって、同一または類似する構成要素に対しては同一の参照符号を付ける。また、第2実施形態においては、重複説明回避のため、第1実施形態と異なる構成を中心に説明する。また、図面における各構成の大きさ及び厚さは、説明の便宜のために任意で示したものであって、本発明が必ずしも図示したものに限定されるものではない。図面において、種々の層及び領域を明確に表現するために厚さを拡大して示す場合がある。なお、図面において、説明の便宜のために、一部層及び領域の厚さを誇張して示す場合がある。層、膜、領域、板などの部分が、他の部分の上にあるという場合、これは他の部分の直上にある場合だけでなく、その中間に他の部分がある場合も含む。以下、図1~図3を参照して、本発明の第1実施形態に係る表示装置101について説明する。図1~図3には、表示装置101として液晶表示装置を示したが、本実施形態はこれに限定されない。すなわち、例えば、表示装置101は有機発光表示装置であってもよい。基板111は、ガラス、石英、セラミック、及びプラスチックからなる多様な絶縁性基板であってよい。また、基板111上にはバッファ層図示せずを形成することができる。バッファ層は、化学気相蒸着chemicalvapordeposition法または物理気相蒸着physicalvapordeposition法を利用して、酸化シリコン膜または窒化シリコン膜などのような絶縁膜を一つ以上含む単層または複層構造に形成することができる。バッファ層は、基板111で発生する水分または不純物の拡散及び浸透を防止するとともに表面を平坦化することができる。ゲート配線131、132、133、138、139は基板111の上に形成される。ゲート配線は、ゲートライン131、キャパシタライン132、ゲート電極133、及び第1キャパシタ電極138を含む。また、ゲート配線は第1接続ライン139をさらに含むことができる。ゲート配線131、132、133、138、139は、例えば、モリブデンMo、クロムCr、アルミニウムAl、銀Ag、チタニウムTi、タンタルTa、及びタングステンWのように、多様な金属物質の一つ以上を含んで形成される。ゲート電極133はゲートライン131と接続され、第1キャパシタ電極138はキャパシタライン132と接続される。ゲートライン131とキャパシタライン132は互いに平行に配置される。キャパシタライン132は遮光部としての役割も果たすことができる。すなわち、キャパシタライン132は段差によって電界が不均一に形成される領域を覆うことで、表示装置101の画像品質を向上させることができる。第1接続ライン139は表示装置101の周縁に形成され、ファンアウトfanoutラインまたはパッド部と接続される。ゲート絶縁膜140は、ゲート配線131、132、133、138、139を覆う。ゲート絶縁膜140は、例えば、テトラエトキシシランtetraethylorthosilicate、TEOS、窒化ケイ素SiNx、及び酸化ケイ素SiO2のような多様な絶縁物質のうちの一つ以上を含んで形成される。半導体層パターン153、158、159はゲート絶縁膜140の上に形成され、ゲート配線131、132、133、138の一部の領域上に配置される。すなわち、半導体層パターン153、158、159は、アクティブactive領域153、キャパシタ領域158、及び接続領域159を含む。アクティブ領域153は、ゲート電極133と少なくとも一部が重なるように配置される。キャパシタ領域158は、第1キャパシタ電極138と少なくとも一部が重なるように配置される。接続領域159は、第1接続ライン139と少なくとも一部が重なるように配置される。第1実施形態において、半導体層パターン153、158、159は酸化物半導体で形成する。すなわち、半導体層パターン153、158、159はガリウムGa、インジウムIn、亜鉛Zn、ハフニウムHf、及び錫Snのうちの一つ以上の元素と酸素Oとを含むことができる。しかし、本実施形態は上述したものに限定されるものではない。すなわち、半導体層パターン153、158、159はシリコン素材で形成することも可能である。酸化物半導体からなる半導体層パターン153、158、159は、非晶質シリコンからなるものと比較して、相対的に高い電子移動度と信頼性を有し、多結晶シリコンからなるものと比較して、優れた均一性を有するだけでなく、製造工程を単純とすることができる利点がある。本第1実施形態に係る表示装置101は、半導体層パターン153、158、159の接続領域159とゲート絶縁膜140とを共に貫いて、第1接続ライン139の一部を露出する接続コンタクトホール649をさらに含む。エッチング防止膜165は、半導体層パターン153、158、159のアクティブ領域153の一部上に形成される。エッチング防止膜165は、半導体層パターン153、158、159及び後述するデータ配線171、175、177、178、179のうちの一つ以上と異なるエッチング選択比を有し、データ配線171、175、177、178、179を形成する過程で、半導体層パターン153、158、159のアクティブ領域153が損傷することを防止する。データ配線171、175、177、178、179は半導体層153、158、159及びエッチング防止膜165上に形成される。データ配線171、175、177、178、179は、データライン171、ソース電極175、ドレイン電極177、及び第2キャパシタ電極178を含む。また、データ配線は第2接続ライン179をさらに含む。第2接続ライン179は第1接続ライン139と少なくとも一部が重なる。ソース電極175及びドレイン電極177は、エッチング防止膜165の上から半導体層パターン153、158、159のアクティブ領域153の上にわたって形成される。ソース電極175はデータライン171と接続され、ソース電極175及びドレイン電極177はエッチング防止膜165を介在して互いに離隔する。すなわち、ソース電極175とドレイン電極177との間のチャネル領域はエッチング防止膜165と重なる。エッチング防止膜165は、ソース電極175とドレイン電極177との間のチャネル領域を形成する過程で、半導体層パターン153、158、159のアクティブ領域153が損傷するのを防止する。ソース電極175及びドレイン電極177は、エッチング防止膜165と重なる部分を除いて、半導体層パターン153、158、159のアクティブ領域153と互いに同一のパターンに形成される。第2キャパシタ電極178は半導体層パターン153、158、159のキャパシタ領域158の上に形成される。そして、第2キャパシタ電極178は半導体層パターン153、158、159のキャパシタ領域158と同一のパターンに形成される。第2接続ライン179は半導体層パターン153、158、159の接続領域159の上に形成される。第2接続ライン179は、接続コンタクトホール649を除き、半導体層パターン153、158、159の接続領域159と同一のパターンに形成される。第2接続ライン179は、接続コンタクトホール649を通じて第1接続ライン139と接触する。このように、データ配線171、175、177、178、179及び半導体層パターン153、158、159は、実質的に同一のパターンに形成される。すなわち、半導体層パターン153、158、159は、エッチング防止膜165と重なる部分及び接続コンタクトホール649を除き、データ配線171、175、177、178、179と同一のパターンに形成される。以下、実質的に同一のパターンとは、エッチング防止膜165と重なる部分及び接続コンタクトホール649を除き、同一のパターンであることをいう。図示していないが、データ配線171の下にも半導体層パターン153、158、159の一部が配置される。このように、本第1実施形態によれば、データ配線171、175、177、178、179と半導体層パターン153、158、159とは実質的に同一のパターンを有するので、一つのマスクを利用したフォトエッチング工程によって共に形成することができる。すなわち、表示装置101の全体的な製造工程を減少させることができる。また、データ配線171、175、177、178、179は、ゲート配線131、132、133、138、139と同様に、例えば、モリブデンMo、クロムCr、アルミニウムAl、銀Ag、チタニウムTi、タンタルTa、及びタングステンWのように、多様な金属物質のうちの一つ以上を含んで形成される。このように形成されたゲート電極133、半導体層パターン153、158、159のアクティブ領域153、ソース電極175、及びドレイン電極177は薄膜トランジスタ10となる。第1キャパシタ電極138、第2キャパシタ電極178、及びこれらの間に配置されたゲート絶縁膜140はキャパシタ80となる。このとき、ゲート絶縁膜140は誘電体となる。平坦化膜180はデータ配線171、175、177、178、179の上に形成される。ただし、本第1実施形態において、データ配線171、175、177、178、179の第2接続ライン179の上の平坦化膜180は、場合により除去されることもできる。図3においては第2接続ライン179の上の平坦化膜180が除去された場合を示している。平坦化膜180は、平坦化特性に優れた有機物質で形成される。例えば、平坦化膜180は感光性photosensitivity有機膜とすることができる。しかし、本第1実施形態はこれに限定されず、平坦化膜180は無機膜または有機膜と無機膜の組み合わせで形成することも可能である。表示装置101は、平坦化膜180を貫いてドレイン電極177の一部を露出するドレインコンタクトホール807と、第2キャパシタ電極178の一部を露出するキャパシタコンタクトホール808とをさらに含む。画素電極310は平坦化膜180の上に形成される。画素電極310は、ドレインコンタクトホール807及びキャパシタコンタクトホール808を通じて、それぞれドレイン電極177及び第2キャパシタ電極178と接触する。しかし、本第1実施形態はこれに限定されず、キャパシタコンタクトホール808は形成しないこともでき、画素電極310は第2キャパシタ電極178と直接接触させないこともできる。このとき、第2キャパシタ電極178は、他の手段によってドレイン電極177または画素電極310と電気的に接続できる。画素電極310は、例えば、ITOIndiumTinOxide、IZOIndiumZincOxide、ZITOZincIndiumTinOxide、GITOGalliumIndiumTinOxide、In2O3IndiumOxide、ZnOZincOxide、GZOGalliumZincOxide、FTOFluorineTinOxide、及びAZOAluminum-DopedZincOxideのような透明導電層のうちの一つ以上を含む。画素電極310上には液晶層図示せずが配置されるが、本第1実施形態はこれに限定されず、画素電極310上に有機発光層図示せずを配置することもできる。キャパシタコンタクトホール808によって平坦化膜180に段差が生じ、この段差によって電界が不均一に形成されて、画素電極310上に配置された液晶層図示せずの液晶分子配列が意図しない方向に歪み得る。しかし、本第1実施形態において、キャパシタコンタクトホール808は第2キャパシタ電極178上に形成されるので、第2キャパシタ電極178が、電界が不均一に形成される段差領域を遮光して、表示装置101が表示する画像の品質低下を防止することができる。本第1実施形態に係る表示装置101の構造は上述したものに限定されない。すなわち、ゲート電極133の上に半導体層153、158、159のアクティブ領域153が配置され、アクティブ領域153の上に配置されたエッチング防止膜165を有し、データ配線171、175、177、178、179と半導体層パターン153、158、159が実質的に同一のパターンを有する構造を基本として、当業者が容易に変更可能な多様な構造を有することができる。このような構成により、本第1実施形態に係る表示装置101は、エッチング防止膜165を含んで半導体層パターン153、158、159のアクティブ層153が損傷することを安定的に防止し、かつ製造工程を単純化できる構造を有することができる。すなわち、二枚のマスクを利用したフォトエッチング工程によって、半導体層パターン153、158、159、エッチング防止膜165、データ配線171、175、177、178、179を形成することができる。したがって、本第1実施形態によれば、全体的な構造及び製造工程が単純化されるので、表示装置101が大型化されたとしても効果的に高い生産性を維持することができる。図4~図7を参照して、本発明の第1実施形態に係る表示装置101の製造方法について説明する。図4に示したように、例えば、ガラス、石英、セラミック、またはプラスチックからなる基板111上にゲートライン131、ゲート電極133、キャパシタライン132、第1キャパシタ電極138、及び第1接続ライン139を含むゲート配線を形成する。ゲート配線131、132、133、138、139を形成する過程で一つのマスクを利用したフォトエッチング工程が実施される。次に、ゲート配線131、132、133、138、139を覆うゲート絶縁膜140を形成し、ゲート絶縁膜140上に酸化物半導体からなる半導体層1500とエッチング防止膜中間体1600を順次積層する。次に、図5に示すように、エッチング防止膜中間体1600をパターニングしてエッチング防止膜165を形成する。エッチング防止膜165を形成する過程で一つのマスクを利用したフォトエッチング工程が実施される。エッチング防止膜165は、ゲート電極133の一部と重なる位置に形成される。エッチング防止膜165は、データ配線171、175、177、178、179及び半導体層パターン153、158、159のうちの一つ以上と互いに異なるエッチング選択比を有する物質で形成される。次に、図6に示すように、第1接続ライン139の一部領域の上にゲート絶縁膜140と半導体層1500をエッチングして接続コンタクトホール649を形成する。接続コンタクトホール649を形成する過程で一つのマスクを利用したフォトエッチング工程が実施される。なお、接続コンタクトホール164は場合により省略することも可能である。一方、上述した内容と異なり、エッチング防止膜165を形成する前に、接続コンタクトホール649を形成することもできる。次に、図7に示すように、半導体層1500の上にデータ金属層1700を形成する。このとき、データ金属層1700は接続コンタクトホール649を通じて第1接続ライン139と接触する。次に、一つのマスクを利用したフォトエッチング工程によってデータ金属層1700と半導体層1500を共にパターニングして、先に図3に示したように、データ配線171、175、177、178、179と半導体層パターン153、158、159とを形成する。このとき、エッチング防止膜165は、半導体層パターン153、158、159及びデータ配線171、175、177、178、179のうちの一つ以上と互いに異なるエッチング選択比を有するので、ソース電極175及びドレイン電極177を形成する過程で、半導体層パターン153、158、159のアクティブ領域153が損傷することを防止する。ここで、エッチング防止膜165がなければ、半導体層パターン153、158、159のアクティブ領域153がソース電極175及びドレイン電極177と同様の形状に分離されるはずである。また、一つのマスクを利用したフォトエッチング工程によって半導体層パターン153、158、159とデータ配線171、175、177、178、179とを形成することができるので、表示装置101の全体的な製造工程を減少させることができる。二枚のマスクを利用したフォトエッチング工程によって、半導体層パターン153、158、159、エッチング防止膜165、及びデータ配線171、175、177、178、179を全て形成することができる。また、本第1実施形態によれば、ハーフトーン露光用マスクまたはスリットパターンマスクのように相対的に高価のマスクを使用しなくても、表示装置101の製造に使用されるマスクの数を効果的に減らすことができる。特に、データ配線171、175、177、178、179と半導体層パターン153、158、159を共に形成する工程においても、ハーフトーン露光用マスクまたはスリットパターンマスクのような相対的に高価のマスクが不要である。上述した表示装置の製造方法により、本発明の第1実施形態に係る表示装置101を製造することができる。図1、図8、及び図9を参照して、本発明の第2実施形態に係る表示装置102について説明する。図8及び図9に示したように、本発明の第2実施形態に係る表示装置102は、データ配線171、175、177、178、179の第2接続ライン179と、半導体層パターン153、158、159の接続領域159が互いに同一のパターンに形成される。すなわち、本第2実施形態による半導体層パターン153、158、159の接続領域159にはコンタクトホールが形成されない。また、本第2実施形態に係る表示装置102は、平坦化膜180とゲート絶縁膜140を共に貫いて第1接続ライン139の一部を露出する第1接続コンタクトホール849と、平坦化膜180を貫いて第2接続ライン179の一部を露出する第2接続コンタクトホール809と、平坦化膜180の上に形成されて、第1接続コンタクトホール849及び第2接続コンタクトホール809を通じて第1接続ライン139及び第2接続ライン179を互いに接続させる接続部材309とをさらに含む。接続部材309は、画素電極310と同一の素材で、同一の工程によって共に形成される。薄膜トランジスタ10及びキャパシタ80の構造は第1実施形態と同一である。このような構成により、本第2実施形態に係る表示装置102は、エッチング防止膜165を含んで、半導体層パターン153、158、159のアクティブ層153が損傷することを安定的に防止しながらも、製造工程をさらに単純化できる構造を有する。すなわち、第1接続ライン139と第2接続ライン179を互いに接続するためのコンタクトホール849、809を、別途のマスクを利用したフォトエッチング工程を経ることなく、画素電極310をドレイン電極177と接続するためのドレインコンタクトホール807を形成する過程で共に形成することができる。以下、図10~図12を参照して、本第2実施形態に係る表示装置102の製造方法について説明する。ゲート絶縁膜140の上に半導体層1500を形成する過程までは第1実施形態と同一である。図10に示すように、本第2実施形態においては、第1実施形態とは異なり、第1接続ライン139の一部上で半導体層1500とゲート絶縁膜140を貫くコンタクトホールを形成する工程を省略し、エッチング防止膜165及び半導体層1500を覆うデータ金属層1700を直ちに形成する。次に、図11に示したように、一つのマスクを利用したフォトエッチング工程により、データ配線171、175、177、178、179及び半導体層パターン153、158、159を形成することができる。ここでも、ハーフトーン露光用マスクまたはスリットパターンマスクのような相対的に高価のマスクは不要である。次に、図12に示したように、データ配線171、175、177、178、179を覆う平坦化膜180を形成した後、一つのマスクを利用したフォトエッチング工程によって、ドレインコンタクトホール807、キャパシタコンタクトホール808、第1接続コンタクトホール849、及び第2接続コンタクトホール809を形成する。次に、図8に示したように、一つのマスクを利用したフォトエッチング工程によって、画素電極310及び接続部材309を形成する。このような製造方法により、本発明の第2実施形態に係る表示装置102を製造することができる。すなわち、ドレインコンタクトホール807、キャパシタコンタクトホール808、第1接続コンタクトホール849、及び第2接続コンタクトホール809を、一つのマスクを利用したフォトエッチング工程によって共に形成することができるので、表示装置101の製造に使用されるマスクの数をさらに減らすことができる。以上、本発明について上述した好ましい実施形態により説明したが、本発明はこれに限定されず、特許請求の範囲の概念と範囲を逸脱しない限り、多様な修正及び変形が可能であることを、当業者であれば容易に理解できるであろう。