絶縁表面上のゲート電極と、前記ゲート電極上のゲート絶縁膜と、前記ゲート絶縁膜上の半導体膜と、前記半導体膜上の、前記半導体膜を露出する開口部を有するチャネル保護膜と、前記チャネル保護膜の開口部を介して、前記半導体膜と一部が接する前記チャネル保護膜上の一対の電極と、前記ゲート電極、前記ゲート絶縁膜、前記半導体膜、前記チャネル保護膜および前記一対の電極を覆って、前記一対の電極を露出する開口部を有する層間絶縁膜と、前記層間絶縁膜の開口部を介して、前記電極と一部が接する前記層間絶縁膜上の透明導電膜と、を有し、前記ゲート電極、前記ゲート絶縁膜および前記半導体膜の外周が概略一致しているトランジスタを含むことを特徴とする半導体装置。請求項1において、前記トランジスタと同一平面上に、前記ゲート電極と同一材料の第1の容量電極、前記ゲート絶縁膜と同一材料の誘電体膜および前記透明導電膜または前記一対の電極と同一材料の第2の容量電極を含む容量部を有することを特徴とする半導体装置。請求項1または請求項2において、前記トランジスタと同一平面上に、前記ゲート電極と同一材料の共通配線と、前記一対の電極と同一材料のソース配線と、の交差部を有し、該交差部において、前記共通配線と前記ソース配線と間に、前記ゲート絶縁膜と同一材料の絶縁膜、前記半導体膜と同一材料の半導体膜および前記チャネル保護膜と同一材料の絶縁膜の二種以上を有することを特徴とする半導体装置。請求項3において、前記トランジスタと同一平面上に、前記ゲート電極と同一材料のゲート配線と、前記ソース配線と、の交差部を有し、該交差部において、前記ゲート配線と前記ソース配線との間に、前記ゲート絶縁膜と同一材料の絶縁膜、前記半導体膜と同一材料の半導体膜および前記チャネル保護膜と同一材料の絶縁膜の二種以上を有することを特徴とする半導体装置。請求項1乃至請求項4のいずれか一において、前記ゲート電極および前記電極の少なくとも一方が、銅を含むことを特徴とする半導体装置。請求項1乃至請求項5のいずれか一において、前記ゲート電極および前記電極の少なくとも一方が、2層以上の積層からなることを特徴とする半導体装置。請求項1乃至請求項6のいずれか一において、前記ゲート絶縁膜および前記チャネル保護膜の少なくとも一方が、加熱により酸素を放出する膜であることを特徴とする半導体装置。請求項1乃至請求項7のいずれか一において、前記半導体膜が、酸化物半導体膜、シリコン膜、ゲルマニウム膜、シリコンゲルマニウム膜、炭化シリコン膜または窒化ガリウム膜であることを特徴とする半導体装置。請求項8において、前記酸化物半導体膜が、インジウム、ガリウム、錫および亜鉛の一以上を含むことを特徴とする半導体装置。請求項1乃至請求項9のいずれか一において、前記絶縁表面が、金属酸化物であることを特徴とする半導体装置。請求項10において、前記金属酸化物が、酸化ガリウム、酸化亜鉛ガリウム、酸化錫、酸化錫亜鉛、酸化アルミニウム、酸化イットリウム、酸化ジルコニウム、酸化ハフニウムまたは酸化タンタルであること特徴とする半導体装置。請求項1乃至請求項11のいずれか一において、前記共通配線および前記ゲート配線の側面が絶縁物で覆われていることを特徴とする半導体装置。絶縁表面上に第1の導電膜、第1の絶縁膜、半導体膜および第2の絶縁膜の順で成膜し、前記第2の絶縁膜上に第1のレジストを塗布し、該第1のレジストを多階調マスクである第1のフォトマスクによって露光した後、現像して第1の厚さの領域および第2の厚さの領域を有する第1のレジストマスクを形成し、前記第1のレジストマスクを用いて前記第2の絶縁膜、前記半導体膜、前記第1の絶縁膜および前記第1の導電膜をエッチングした後、プラズマ処理によって前記第1のレジストマスクのサイズを縮小化し、かつ厚さを薄くさせて前記第1の厚さの領域が除去された第2のレジストマスクを形成し、前記第2のレジストマスクを用いて、前記第2の絶縁膜をエッチングし、一部で前記半導体膜を露出させ、前記第2のレジストマスクを除去した後、前記絶縁表面、前記第1の導電膜、前記第1の絶縁膜、前記半導体膜および前記第2の絶縁膜を覆う第2の導電膜を成膜し、前記第2の導電膜上に第2のレジストを塗布し、該第2のレジストを第2のフォトマスクによって露光した後、現像して第3のレジストマスクを形成し、該第3のレジストマスクを用いて前記第2の導電膜をエッチングし、前記半導体膜の露出した一部と接する第1の電極を形成し、前記第3のレジストマスクを除去した後、前記絶縁表面、前記第1の導電膜、前記第1の絶縁膜、前記半導体膜、前記第2の絶縁膜および前記第1の電極を覆う第3の絶縁膜を成膜し、前記第3の絶縁膜上に第3のレジストを塗布し、該第3のレジストを第3のフォトマスクによって露光した後、現像して第4のレジストマスクを形成し、該第4のレジストマスクを用いて前記第3の絶縁膜をエッチングし、前記第1の電極の一部を露出し、前記第4のレジストマスクを除去した後、前記第1の電極および前記第3の絶縁膜を覆う第3の導電膜を成膜し、前記第3の導電膜上に第4のレジストを塗布し、該第4のレジストを第4のフォトマスクによって露光した後、現像して第5のレジストマスクを形成し、該第5のレジストマスクを用いて前記第3の導電膜をエッチングし、前記第1の電極の露出した一部と接する第2の電極を形成し、前記第5のレジストマスクを除去することを特徴とする半導体装置の作製方法。請求項13において、前記第1の導電膜が、ゲート電極、ゲート配線、第1の容量電極および共通配線であることを特徴とする半導体装置の作製方法。請求項13または請求項14において、前記第2の導電膜が、ソース電極、ドレイン電極およびソース配線であることを特徴とする半導体装置の作製方法。請求項13乃至請求項15のいずれか一において、前記第1の絶縁膜が、前記ゲート配線および前記ソース配線が重なる領域の絶縁性を保つ絶縁膜、ゲート絶縁膜ならびに誘電体膜であることを特徴とする半導体装置の作製方法。請求項13乃至請求項16のいずれか一において、前記半導体膜が、酸化物半導体膜、シリコン膜、ゲルマニウム膜、シリコンゲルマニウム膜、炭化シリコン膜または窒化ガリウム膜であることを特徴とする半導体装置の作製方法。請求項17において、前記酸化物半導体膜が、インジウム、ガリウム、錫および亜鉛の一以上を含むことを特徴とする半導体装置の作製方法。請求項13乃至請求項18のいずれか一において、前記第2の絶縁膜が、前記ゲート配線および前記ソース配線が重なる領域の絶縁性を保つ絶縁膜ならびに前記半導体膜の保護膜であることを特徴とする半導体装置の作製方法。請求項13乃至請求項19のいずれか一において、前記第3の導電膜が、前記第1の容量電極および前記誘電体膜とともに容量部を形成する第2の容量電極、画素電極、ならびに前記ソース配線と前記ソース電極または前記ドレイン電極とを接続する導電膜であることを特徴とする半導体装置の作製方法。請求項13乃至請求項20のいずれか一において、前記第1の導電膜および前記第2の導電膜の少なくとも一方が、銅を含むことを特徴とする半導体装置の作製方法。請求項13乃至請求項21のいずれか一において、前記第1の導電膜および前記第2の導電膜の少なくとも一方が、2層以上の積層からなることを特徴とする半導体装置の作製方法。請求項13乃至請求項22のいずれか一において、前記プラズマ処理は酸化性ガスを含むプラズマ処理であることを特徴とする半導体装置の作製方法。請求項23において、前記酸化性ガスを含むプラズマ処理はアッシングであることを特徴とする半導体装置の作製方法。半導体装置のの作製においてフォトリソグラフィ工程数を削減することを課題の一とする。また、表示品位の高い表示装置を作製することを課題の一とする。トランジスタの、ゲート電極となる導電膜、ゲート絶縁膜となる絶縁膜、チャネル領域が形成される半導体膜およびチャネル保護膜となる絶縁膜を連続で形成し、その上に多階調マスクである第1のフォトマスクによって露光し現像したレジストマスクを形成する。多階調マスクとは、領域によって透過する光量を調整することが可能なフォトマスクのことである。そのため、透過する光量に応じて現像後のそれぞれの領域のレジストの残膜厚を制御することができる。このようにして形成した二つの厚さの異なる領域を有するレジストマスクを用いて、1レジストマスクのない領域において、チャネル保護膜となる絶縁膜、チャネル領域が形成される半導体膜、ゲート絶縁膜となる絶縁膜およびゲート電極となる導電膜を連続してエッチングし、2レジストマスクをアッシングなどのプラズマ処理によって後退させ、レジストマスクを残膜厚が小さい領域のみを除去することで、チャネル保護膜となる絶縁膜の一部を露出させ、3露出したチャネル保護膜となる絶縁膜の一部をエッチングし、開口部を形成する。即ち、一枚のフォトマスクで二種類の形状のレジストマスクを得ることができる。なお、本明細書において、レジストマスクを後退させるとは、レジストマスクのサイズを縮小化し、かつ厚さを薄くすることをいう。次に、導電膜を成膜し、該導電膜上に第2のフォトマスクによって露光し現像したレジストマスクを形成する。導電膜をレジストマスクを用いて加工し、ソース電極およびドレイン電極としての機能を有する電極を形成する。次に、層間絶縁膜を成膜し、該層間絶縁膜上に第3のフォトマスクによって露光し現像したレジストマスクを形成する。層間絶縁膜をレジストマスクを用いて加工し、電極を露出する開口部を形成する。次に、透明導電膜を成膜し、該透明導電膜上に第4のフォトマスクによって露光し現像したレジストマスクを形成する。透明導電膜をレジストマスクを用いて加工し、層間絶縁膜に設けられた開口部を介して電極と接する透明導電膜を形成する。以上の工程でトランジスタを作製することができる。ここで、前記トランジスタを作製する工程と同時に、表示装置の容量部、ゲート配線およびソース配線を形成することができる。容量部は、ゲート電極と同一層かつ同一材料で形成される共通配線を兼ねる容量配線と、ゲート絶縁膜と同一層かつ同一材料で形成される誘電体膜として機能する絶縁膜と、透明導電膜と同一層かつ同一材料で形成される容量電極と、によって構成される。ここで、誘電体膜は、半導体膜と同一層かつ同一材料で形成される半導体膜およびチャネル保護膜と同一層かつ同一材料で形成される絶縁膜を含む構成としても構わない。ただし、誘電体膜を薄くすることで容量部の占有面積を小さくすることが可能となり、表示装置の開口率を高めることができるため、誘電体膜を構成する層の数は少ない方がよい。また、ゲート配線およびソース配線は、それぞれゲート電極およびソース電極と同一層かつ同一材料で形成することができる。なお、ゲート電極およびゲート配線は接続している。また、ソース電極およびソース配線は透明導電膜を介して接続している。透明導電膜は、表示装置の画素電極としての機能も有する。このように、4枚のフォトマスクを用いて、表示装置のトランジスタを作製することができる。なお、共通配線およびソース配線の交差部では、共通配線およびソース配線の間に、ゲート絶縁膜と同一層かつ同一材料で形成される絶縁膜、半導体膜と同一層かつ同一材料で形成される半導体膜およびチャネル保護膜と同一層かつ同一材料で形成される絶縁膜を有する構成とすると好ましい。このような構成とすることで、交差部における寄生容量を低減することができる。そのため、フォトリソグラフィ工程数を削減し、かつ表示品位の高い表示装置を提供することができる。フォトマスク4枚を用い、表示品位の高い表示装置のトランジスタを作製することができる。従来の表示装置と比較し、フォトリソグラフィ工程数を削減することができるため、基板を大型化してもコストの上昇を抑えることができる。以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、その形態および詳細を様々に変更しうることは当業者であれば容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、図面を用いて発明の構成を説明するにあたり、同じものを指す符号は異なる図面間でも共通して用いる。なお、同様のものを指す際にはハッチパターンを同じくし、特に符号を付さない場合がある。なお、第1、第2として付される序数詞は便宜上用いるものであり、工程順または積層順を示すものではない。また、本明細書において発明を特定するための事項として固有の名称を示すものではない。なお、本明細書中において、半導体装置を説明する際にはトランジスタとして画素トランジスタを例示していることがあるが、これに限定されず、本発明の一態様である半導体装置は、画素トランジスタ以外のトランジスタであってもよい。実施の形態1まず、本発明の一態様である半導体装置表示装置のトランジスタおよび容量部について図1乃至図7、図10および図17を用いて説明する。図1乃至図7、図10および図17では、ソース配線SLおよびトランジスタTrと、容量部Csと、ソース配線SLおよび共通配線CL容量配線を兼ねる。の交差部と、について並行して説明する。図1Aおよび図1Bは、それぞれ本実施の形態で作製する半導体装置の断面図および上面図である。図1Bの一点鎖線A-B、一点鎖線C-Dおよび一点鎖線E-Fは、それぞれ図1Aの断面A-B、断面C-Dおよび断面E-Fに対応する。なお、図1Bは、簡単のため、膜を一部省略した形で示す。まずは、図1Aについて説明する。図1Aの断面A-Bは、基板100と、基板100上の第1の絶縁膜102と、第1の絶縁膜102上の外周が概略一致した第1の導電膜104、第2の絶縁膜112、半導体膜106および半導体膜106を露出する一対の開口部が設けられた第3の絶縁膜108と、該一対の開口部を介して半導体膜106と接する第2の導電膜116と、第1の絶縁膜102、第1の導電膜104、第2の絶縁膜112、半導体膜106、第3の絶縁膜108および第2の導電膜116を覆い第2の導電膜116を露出する開口部が設けられた第4の絶縁膜120と、該開口部を介して第2の導電膜116と接する第3の導電膜118とで構成され、トランジスタTr、および第2の導電膜116と同一層かつ同一材料であるソース配線SLが形成された領域である。第2の導電膜116と同一層かつ同一材料であるトランジスタTrのソース電極またはドレイン電極は、第3の導電膜118を介して、ソース配線SLに接続する構造を示すが、これに限定されない。トランジスタTrのソース電極またはドレイン電極を延長してソース配線SLとしても構わない。本明細書において、膜の外周が概略一致するとは、一の膜の端部と他の膜の端部が一致する場合、一の膜の端部が他の膜の端部に対し内側にえぐれている場合および各膜の端部のテーパー形状がそれぞれ異なる場合を含めて、上面から見た膜と膜との輪郭が概略一致することを指す。図1Aの断面C-Dは、基板100と、基板100上の第1の絶縁膜102と、第1の絶縁膜102上において、外周の上面形状が概略一致する第1の導電膜104、第2の絶縁膜112、半導体膜106および第3の絶縁膜108と、第1の絶縁膜102、第1の導電膜104、第2の絶縁膜112、半導体膜106および第3の絶縁膜108上の第4の絶縁膜120と、半導体膜106、第3の絶縁膜108および第4の絶縁膜120に設けられた開口部を介して第2の絶縁膜112と接する第3の導電膜118と、を有する容量部Csである。容量部Csにおいて、第1の導電膜104は第1の容量電極および容量配線の機能を有し、第2の絶縁膜112は誘電体膜の機能を有し、第3の導電膜118は第2の容量電極の機能を有する。第3の導電膜118である第2の容量電極は、トランジスタTrのソース電極またはドレイン電極である第2の導電膜116と、第4の絶縁膜120に設けられた開口部を介して接続する。なお、第2の容量電極として、第2の導電膜116と同一層かつ同一材料の電極を用いても構わない。第2の導電膜116は、第3の導電膜118と比べて抵抗を小さくすることができるため、容量部Csへの電荷の蓄積を速やかに行うことができる。なお、誘電体膜として、第2の絶縁膜112を用いる場合についてのみ示したが、これに限定されるものではない。誘電体膜として、半導体膜106と同一層かつ同一材料の半導体膜または第3の絶縁膜108と同一層かつ同一材料の絶縁膜を含んでも構わない。ただし、誘電体膜を積層構造にすることで、第2の絶縁膜112を単層で用いる場合と比べて単位面積当たりの容量が低減してしまうため、容量配線の面積を大きくしなくてはならない。一方、第2の絶縁膜112のみで誘電体膜を構成すれば、単位面積当たりの容量を大きくできるため開口率の高い表示装置を作製することが可能となる。図1Aの断面E-Fは、基板100と、基板100上の第1の絶縁膜102と、第1の絶縁膜102上の共通配線CLである第1の導電膜104と、第1の導電膜104上の第2の絶縁膜112と、第2の絶縁膜112上の半導体膜106と、半導体膜106上の第3の絶縁膜108と、第3の絶縁膜108上のソース配線SLである第2の導電膜116と、第2の導電膜116上の分離された第3の導電膜118と、を有する共通配線CLおよびソース配線SLの交差部である。共通配線CLおよびソース配線SLの交差部において、配線間に第2の絶縁膜112と同一層かつ同一材料の絶縁膜、半導体膜106と同一層かつ同一材料の半導体膜および第3の絶縁膜108と同一層かつ同一材料の絶縁膜を有することによって、前記交差部における寄生容量を低減することができる。共通配線CLおよびソース配線SLの交差部における寄生容量を低減することによって、表示品位の高い表示装置を得ることができる。図示しないが、ゲート配線GLおよびソース配線SLの交差部は、共通配線CLおよびソース配線SLの交差部と同様の断面構造を有する。または、共通配線CLおよびソース配線SLの交差部を図10に示す構造としても構わない。図10Aは、図10Bにおける一点鎖線G-Hに対応した断面G-Hである。ソース配線SLの一部である第2の導電膜116同士が、第3の導電膜118を介して接続されている。このとき、第3の導電膜118が共通配線CLと少なくとも第4の絶縁膜120を介して交差する構造とする。このような構造をとることによって、さらに配線交差部における寄生容量を低減することができて好ましい。なお、共通配線CLとゲート配線GLを近づけて配置することによって、第3の導電膜118が、少なくとも第4の絶縁膜120を介して共通配線CLおよびゲート配線GLをまとめて乗り越える構造としても構わない。基板100に大きな制限はないが、少なくとも、後の熱処理に耐えうる程度の耐熱性を有している必要がある。例えば、ガラス基板、セラミック基板、石英基板、サファイア基板などを、基板100として用いてもよい。また、シリコンや炭化シリコンなどの単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウムなどの化合物半導体基板、SOISiliconOnInsulator基板などを適用することも可能であり、これらの基板上に半導体素子が設けられたものを、基板100として用いてもよい。また、基板100として、可撓性基板を用いてもよい。その場合は、可撓性基板上に直接トランジスタを作製することとなる。なお、可撓性基板上にトランジスタを設けるには、基板100として非可撓性のものを用いて、この上にトランジスタを作製した後、トランジスタを剥離し、可撓性基板に転置する方法もある。その場合には、基板100とトランジスタとの間に剥離層を設けるとよい。第1の絶縁膜102は、酸化ガリウム、酸化亜鉛ガリウム、酸化錫、酸化錫亜鉛、酸化アルミニウム、酸化ハフニウム、酸化ジルコニウム、酸化イットリウム、酸化タンタル、酸化シリコン、酸化窒化シリコン、窒化酸化シリコンまたは窒化シリコンを含む膜を単層または積層で用いればよい。特に、酸化ガリウム、酸化亜鉛ガリウム、酸化錫、酸化錫亜鉛、酸化アルミニウム、酸化ハフニウム、酸化ジルコニウム、酸化イットリウムまたは酸化タンタルなどの金属酸化物を含む膜は、ドライエッチングおよびウェットエッチングで冒されにくく、エッチストップ膜として好ましい機能を有する。なお、第1の絶縁膜102は、半導体装置の動作に直接寄与するものではないため、第1の絶縁膜102を設けない構成としても構わない。ここで、酸化窒化シリコンとは、その組成において、窒素よりも酸素の含有量が多いものを示し、例えば、酸素が50原子以上70原子以下、窒素が0.5原子以上15原子以下、シリコンが25原子以上35原子以下、水素が0原子以上10原子以下の範囲で含まれるものをいう。また、窒化酸化シリコンとは、その組成において、酸素よりも窒素の含有量が多いものを示し、例えば、酸素が5原子以上30原子以下、窒素が20原子以上55原子以下、シリコンが25原子以上35原子以下、水素が10原子以上25原子以下の範囲で含まれるものをいう。但し、上記範囲は、ラザフォード後方散乱法RBS:RutherfordBackscatteringSpectrometryや、水素前方散乱法HFS:HydrogenForwardscatteringSpectrometryを用いて測定した場合のものである。また、構成元素の組成は、その合計が100原子を超えない値をとる。第1の導電膜104は、アルミニウム、チタン、バナジウム、クロム、コバルト、ニッケル、銅、ジルコニウム、モリブデン、銀、タンタルまたはタングステンを含む材料を用いればよい。第1の導電膜104に銅を用いると、共通配線CLおよびゲート配線GLの抵抗を低減でき、大型表示装置でも配線遅延等の発生を低減することができる。第1の導電膜104に銅を用いる場合、基板100の材質によっては密着性が悪くなるため、基板100と密着性のよい膜と銅膜との積層構造にすることが好ましい。基板100と密着性のよい膜として、チタン、モリブデン、マンガン、銅またはアルミニウムなどを含む膜を用いればよい。例えば、銅-マンガン-アルミニウム合金膜を用いてもよい。なお、第1の導電膜104をソース配線SLの一部に用いることもできる。その場合、第1の導電膜104および第2の導電膜116を第3の導電膜118を介して接続する必要がある。第1の導電膜104および第2の導電膜116を接続する箇所は、半導体装置内であればどこでも構わないが、例えば保護回路を設ける場合、保護回路の周辺で接続すると設計上好ましい。半導体膜106は、シリコン膜、ゲルマニウム膜、シリコンゲルマニウム膜、炭化シリコン膜もしくは窒化ガリウム膜、または酸化物半導体膜を用いればよい。例えば、半導体膜106に用いる酸化物半導体膜としては、四元系金属酸化物であるIn-Sn-Ga-Zn-O系の材料や、三元系金属酸化物であるIn-Ga-Zn-O系の材料、In-Sn-Zn-O系の材料、In-Al-Zn-O系の材料、Sn-Ga-Zn-O系の材料、Al-Ga-Zn-O系の材料、Sn-Al-Zn-O系の材料や、二元系金属酸化物であるIn-Zn-O系の材料、Sn-Zn-O系の材料、Al-Zn-O系の材料、Zn-Mg-O系の材料、Sn-Mg-O系の材料、In-Mg-O系の材料、In-Ga-O系の材料や、In-O系の材料、Sn-O系の材料、Zn-O系の材料などを用いてもよい。また、上記の材料に酸化シリコンを含ませてもよい。ここで、例えば、In-Ga-Zn-O系の材料とは、インジウムIn、ガリウムGa、亜鉛Znを有する酸化物、という意味であり、その組成比は特に問わない。また、InとGaとZn以外の元素を含んでいてもよい。また、酸化物半導体膜として、化学式InMO3ZnOmm>0で表記される材料を用いてもよい。ここで、Mは、Ga、Al、MnおよびCoから選ばれた一または複数の金属元素を示す。例えば、Mとして、Ga、GaおよびAl、GaおよびMnまたはGaおよびCoなどを用いてもよい。また、酸化物半導体膜として、単結晶構造ではなく、非晶質構造でもない構造であり、c軸配向を有した結晶CAAC:CAxisAlignedCrystalを含む酸化物を含んでもよい。なお、CAACを含む酸化物半導体膜は、一部に結晶粒界を有している。第2の絶縁膜112および第3の絶縁膜108は、第1の絶縁膜102と同様の構成とすればよい。または、半導体膜106に酸化物半導体膜を用いる場合、加熱により酸素を放出する膜を用いればよい。または、第1の導電膜104の材料が半導体膜106に拡散し、トランジスタ特性に悪影響を与えることがある場合、第1の導電膜104の材料の拡散係数が小さい絶縁膜を用いればよい。第3の絶縁膜108は、半導体膜106の保護膜として機能する。加熱により酸素を放出するとは、TDSThermalDesorptionSpectroscopy:昇温脱離ガス分光法分析にて、酸素原子に換算しての酸素の放出量が1.0×1018atoms/cm3以上、好ましくは3.0×1020atoms/cm3以上であることをいう。ここで、TDS分析にて、酸素原子に換算しての酸素の放出量の測定方法について、以下に説明する。TDS分析したときの気体の放出量は、スペクトルの積分値に比例する。このため、測定したスペクトルの積分値と、標準試料の基準値に対する比とにより、気体の放出量を計算することができる。標準試料の基準値とは、所定の原子を含む試料の、スペクトルの積分値に対する原子の密度の割合である。例えば、標準試料である所定の密度の水素を含むシリコンウェハのTDS分析結果、および絶縁膜のTDS分析結果から、絶縁膜の酸素分子の放出量NO2は、数式1で求めることができる。ここで、TDS分析で得られる質量数32で検出されるスペクトルの全てが酸素分子由来と仮定する。質量数32のものとしてほかにCH3OHがあるが、存在する可能性が低いものとしてここでは考慮しない。また、酸素原子の同位体である質量数17の酸素原子および質量数18の酸素原子を含む酸素分子についても、自然界における存在比率が極微量であるため考慮しない。NO2=NH2/SH2×SO2×α数式1NH2は、標準試料から脱離した水素分子を密度で換算した値である。SH2は、標準試料をTDS分析したときのスペクトルの積分値である。ここで、標準試料の基準値を、NH2/SH2とする。SO2は、絶縁膜をTDS分析したときのスペクトルの積分値である。αは、TDS分析におけるスペクトル強度に影響する係数である。数式1の詳細に関しては、特開平6-275697公報を参照する。なお、上記絶縁膜の酸素の放出量は、電子科学株式会社製の昇温脱離分析装置EMD-WA1000S/Wを用い、標準試料として1×1016atoms/cm3の水素原子を含むシリコンウェハを用いて測定した。また、TDS分析において、酸素の一部は酸素原子として検出される。酸素分子と酸素原子の比率は、酸素分子のイオン化率から算出することができる。なお、上述のαは酸素分子のイオン化率を含むため、酸素分子の放出量を評価することで、酸素原子の放出量についても見積もることができる。なお、NO2は酸素分子の放出量である。酸素原子に換算したときの放出量は、酸素分子の放出量の2倍となる。上記構成において、加熱により酸素を放出する膜は、酸素が過剰な酸化シリコンSiOXX>2であってもよい。酸素が過剰な酸化シリコンSiOXX>2とは、シリコン原子数の2倍より多い酸素原子を単位体積当たりに含むものである。単位体積当たりのシリコン原子数および酸素原子数は、ラザフォード後方散乱法により測定した値である。第2の絶縁膜112または第3の絶縁膜108から酸化物半導体膜である半導体膜106に酸素が供給されることで、第2の絶縁膜112または第3の絶縁膜108、および酸化物半導体膜である半導体膜106の界面準位密度を低減できる。この結果、トランジスタの動作などに起因して生じうる電荷などが、上述の第2の絶縁膜112または第3の絶縁膜108、および酸化物半導体膜である半導体膜106の界面に捕獲されることを抑制することができ、電気特性の劣化の少ないトランジスタTrを得ることができる。さらに、酸化物半導体膜の酸素欠損に起因して電荷が生じる場合がある。一般に酸化物半導体膜の酸素欠損は、一部がドナーとなりキャリアである電子を生じる。この結果、トランジスタのしきい値電圧がマイナス方向にシフトしてしまう。第2の絶縁膜112または第3の絶縁膜108から酸化物半導体膜である半導体膜106に酸素が十分に供給されることにより、しきい値電圧がマイナス方向へシフトする要因である、酸化物半導体膜の酸素欠損密度を低減することができる。即ち、第2の絶縁膜112または第3の絶縁膜108に、加熱により酸素を放出する膜を設けることで、半導体膜106と第2の絶縁膜112との界面の界面準位密度、または半導体膜106と第3の絶縁膜108との界面の界面準位密度、ならびに酸化物半導体膜である半導体膜106の酸素欠損密度を低減し、酸化物半導体膜である半導体膜106と第2の絶縁膜112または第3の絶縁膜108との界面におけるキャリア捕獲の影響を小さくすることができる。第2の導電膜116は、第1の導電膜104と同様の構成とすればよい。第2の導電膜116に銅を用いると、ソース配線の抵抗を低減でき、大型表示装置でも配線遅延等の発生を低減することができる。第2の導電膜116に銅を用いる場合、下地となる膜の材質によっては密着性が悪くなるため、下地となる膜と密着性のよい膜と銅膜との積層構造にすることが好ましい。例えば、下地となる膜と密着性のよい膜としてチタン、モリブデン、マンガン、銅またはアルミニウムなどを含む膜を用いればよい。また、半導体膜106中に銅が拡散することを防ぐために、窒化物金属膜との積層としてもよい。窒化物金属膜は、窒化チタン、窒化クロム、窒化モリブデン、窒化タンタルまたは窒化タングステンを用いればよい。第4の絶縁膜120は、第1の絶縁膜102と同様の構成とすればよい。第3の導電膜118は、透光性を有する導電膜であればよく、酸化インジウム、酸化亜鉛、酸化錫、酸化アルミニウム、酸化シリコン、酸化チタン、酸化ガリウムおよび酸化タングステン、ならびにこれらの混合物を用いればよい。例えば、酸化インジウムと酸化錫の混合物であるインジウム錫酸化物ITOともいう。を用いればよい。ただし、ITOは、熱処理などで結晶化しやすく、半導体装置の信頼性を低下させる要因にもなりうる。そのため、ITOの結晶化を抑制するために酸化シリコンを混合させた材料を用いると好ましい。作製する表示装置の構成によっては、第3の導電膜118は、透光性を有する膜でなくても構わない。例えば、第1の導電膜104と同一の材料を用いて形成してもよい。なお、第3の導電膜118は、表示装置の画素電極としての機能を有する。以下に、図1に示した半導体装置の作製方法を説明する。まず、基板100上に第1の絶縁膜102、第1の導電膜104、第2の絶縁膜112、半導体膜106および第3の絶縁膜108を大気に暴露せずに連続して成膜する図2A参照。。第1の絶縁膜102乃至第3の絶縁膜108を大気に暴露せずに連続して成膜することで、膜と膜との界面の汚染を抑制できて好ましい。特に、半導体膜106および第3の絶縁膜108の界面の汚染がある場合、トランジスタTrの電気特性および信頼性の悪化に繋がることがある。第1の絶縁膜102、第1の導電膜104、第2の絶縁膜112、半導体膜106および第3の絶縁膜108は、スパッタリング法、MBEMolecularBeamEpitaxy法、CVDChemicalVaporDeposition法、パルスレーザ堆積法、ALDAtomicLayerDeposition法などの成膜方法で成膜する。第3の絶縁膜108上にレジスト121を塗布し図2B参照。、多階調マスクである第1のフォトマスクにて露光し現像してレジストマスク131を形成する。なお、レジストマスク131は、多階調マスクによって露光し現像されているため、レジストのない領域と、レジストの薄い領域第1の厚さの領域ともいう。と、レジストの厚い領域第2の厚さの領域ともいう。と、を有する図2C参照。。レジストマスク131を用いて、第3の絶縁膜108、半導体膜106、第2の絶縁膜112および第1の導電膜104をエッチングする。該エッチング処理によってレジストマスク131の形状も変化し、レジストマスク141となる図3A参照。。アッシングなどのプラズマ処理によってレジストマスク141を後退させ、レジストの薄い領域がなくなるまで処理し、レジストマスク151を形成する図3B参照。。このとき、アッシングなどのプラズマ処理によって、第1の導電膜104の露出した側壁は酸化され、絶縁物114で覆われていてもよい図17A参照。。第1の導電膜104の露出した側壁が酸化することによって、後に形成されるソース配線SLが第1の導電膜104と同一層かつ同一材料で形成されるゲート配線GLおよび共通配線CLの側壁で電気的に接続されることを抑制できる。なお、第1の導電膜104の側壁を酸化するために、酸化性ガスを用いたプラズマ処理を単独で、またはアッシングに加えて行ってもよい。例えば、酸化性ガスとして、酸素、オゾン、酸化窒素などを用いればよい。レジストマスク151を用いて第3の絶縁膜108をエッチングし、その後レジストマスク151を除去する図3C参照。。このとき、第1の絶縁膜102があることによって基板100のエッチングを防ぐことができる。次に、第2の導電膜116をスパッタリング法、MBE法、CVD法、パルスレーザ堆積法、ALD法などの成膜方法で成膜する図4A参照。。第2の導電膜116上にレジスト122を塗布し図4B参照。、第2のフォトマスクを用いて露光および現像を行ってレジストマスク132を形成する図4C参照。。レジストマスク132を用いて第2の導電膜116をエッチングし、その後レジストマスク132を除去する図5A参照。。次に、第4の絶縁膜120をスパッタリング法、MBE法、CVD法、パルスレーザ堆積法、ALD法などの成膜方法で成膜する図5B参照。。第4の絶縁膜120上にレジスト123を塗布し図5C参照。、第3のフォトマスクを用いて露光および現像を行ってレジストマスク133を形成する図6A参照。。レジストマスク133を用いて第4の絶縁膜120をエッチングする。該エッチング処理によってレジストマスク133の形状も変化し、レジストマスク143となる図6B参照。。レジストマスク143を用いて第3の絶縁膜108および半導体膜106をエッチングし、その後レジストマスク143を除去する図6C参照。。このとき、第3の絶縁膜108および半導体膜106と比較し、第2の導電膜116のエッチングレートが低くなる条件を用いて、第3の絶縁膜108および半導体膜106をエッチングするとよい。なお、容量部Csにおいて、必ずしも第4の絶縁膜120、第3の絶縁膜108および半導体膜106の全てをエッチングしなくてはならないわけではない。ただし、容量部Csの表示装置における専有面積を低減するためには、第4の絶縁膜120、第3の絶縁膜108および半導体膜106をエッチングし、容量部Csの単位面積当たりの容量を増すことが好ましい。次に、透光性を有する第3の導電膜118をスパッタリング法、MBE法、CVD法、パルスレーザ堆積法、ALD法などの成膜方法で成膜する図7A参照。。第3の導電膜118上にレジスト124を塗布し図7B参照。、第4のフォトマスクを用いて露光および現像を行ってレジストマスク134を形成する図7C参照。。レジストマスク134を用いて第3の導電膜118をエッチングし、レジストマスク134を除去し、図1に示す半導体装置を作製する。なお、ゲート配線GLおよび共通配線CLの側壁が絶縁物114で覆われている場合、図17Bに示す断面構造となる。以上の工程によって、フォトマスクを4枚用いて、半導体装置のトランジスタTr、容量部Cs、ならびに共通配線CLおよびソース配線SLとの交差部を作製することができる。本実施の形態に示す半導体装置を適用することで、開口率が高く、表示品位の高い表示装置を作製することができる。本実施の形態は、他の実施の形態と適宜組み合わせて用いることができる。実施の形態2本実施の形態では、実施の形態1と異なる構成の半導体装置表示装置のトランジスタおよび容量部について図11乃至図14を用いて説明する。図11乃至図14では、ソース配線SLおよびトランジスタTrと、共通電極CEおよび共通配線CLの接続部と、容量部Csと、について並行して説明する。本実施の形態では、横電界方式の一種であるIPSIn-Plane-Switchingモードの液晶表示装置に適用可能な半導体装置について説明する。図11Aおよび図11Bは、それぞれ本実施の形態で作製する表示装置の断面図および上面図である。図11Bの一点鎖線A-B、一点鎖線C-Dおよび一点鎖線E-Fは、それぞれ図11Aの断面A-B、断面C-Dおよび断面E-Fに対応する。なお、図11Bは、簡単のため、膜を一部省略した形で示す。図11Aの断面A-Bは、図1Aの断面A-Bと同様の構成とすればよい。図11Aの断面C-Dは、基板100と、基板100上の第1の絶縁膜102と、第1の絶縁膜102上の外周が概略一致する第1の導電膜104、第2の絶縁膜112、半導体膜106および第3の絶縁膜108と、第1の絶縁膜102、第1の導電膜104、第2の絶縁膜112、半導体膜106および第3の絶縁膜108上の第4の絶縁膜120と、第2の絶縁膜112、半導体膜106、第3の絶縁膜108および第4の絶縁膜120に設けられた開口部を介して第1の導電膜104と接する第3の導電膜118bと、を有する共通電極CEおよび共通配線CLの接続部である。ここで、第3の導電膜118bは共通電極CEである。図11Aの断面E-Fは、基板100と、基板100上の第1の絶縁膜102と、第1の絶縁膜102上の外周が概略一致する第1の導電膜104、第2の絶縁膜112、半導体膜106および第3の絶縁膜108と、第1の絶縁膜102、第1の導電膜104、第2の絶縁膜112、半導体膜106および第3の絶縁膜108上の第4の絶縁膜120と、第4の絶縁膜120を覆う第3の導電膜118aと、を有する容量部Csである。容量部Csにおいて、第1の導電膜104は第1の容量電極および共通配線CLの機能を有し、第2の絶縁膜112、半導体膜106および第3の絶縁膜108は誘電体膜の機能を有し、第3の導電膜118aは第2の容量電極の機能を有する。第3の導電膜118aである第2の容量電極は、第2の導電膜116であるトランジスタTrのソース電極またはドレイン電極と、第4の絶縁膜120に設けられた開口部を介して接続する画素電極の機能も有する。図11に示す半導体装置の作製方法について、図12を用いて説明する。図12Aは実施の形態1における図5Bに対応する。即ち、図12A以前の工程は実施の形態1を参酌する。まず、レジストを塗布し、フォトマスクにて露光および現像を行ってレジストマスクを形成する。該レジストマスクを用いて、第2の導電膜116と十分に選択比が取れる条件で第4の絶縁膜120、第3の絶縁膜108、半導体膜106および第2の絶縁膜112をエッチングし、レジストマスクを除去する図12B参照。。次に、第3の導電膜118を成膜する。第3の導電膜118上にレジストを塗布し、フォトマスクを用いて露光および現像を行ってレジストマスクを形成する。該レジストマスクを用いて第3の導電膜118をエッチングし、その後レジストマスクを除去し、図11に示す半導体装置を作製する。図11と異なる構成についても、図13を用いて説明する。図13Aおよび図13Bは、それぞれ本実施の形態で作製する表示装置の断面図および上面図である。図13Bの一点鎖線A-B、一点鎖線C-Dおよび一点鎖線E-Fは、それぞれ図13Aの断面A-B、断面C-Dおよび断面E-Fに対応する。なお、図13Bは、簡単のため、膜を一部省略した形で示す。図11Bおよび図13Bに示したように、第3の導電膜118aおよび第3の導電膜118bである画素電極および共通電極CEを有することがIPSモードの特徴である。該画素電極および共通電極CE間に電界を形成し、液晶分子の向きを変えることができる。なお、本実施の形態では、櫛型形状の画素電極および共通電極CEを用いているが、これに限定されず様々な形状をとりうる。図13Aの断面A-Bは、図1Aの断面A-Bと同様の構成とすればよい。図13Aの断面C-Dは、基板100と、基板100上の第1の絶縁膜102と、第1の絶縁膜102上の第1の導電膜104と、第1の導電膜104上の第2の絶縁膜112と、第1の導電膜104と接する第3の導電膜118bと、を有する共通電極CEおよび共通配線CLの接続部である。図13Aの断面E-Fは、図1Aの断面C-Dと同様の構成とすればよい。図13に示す半導体装置の作製方法について、図14を用いて説明する。図14Aは実施の形態1における図5Bに対応する。即ち、図14A以前の工程は実施の形態1を参酌する。まず、レジストを塗布し、フォトマスクにて露光し現像してレジストマスクを形成する。該レジストマスクを用いて、第2の導電膜116と十分に選択比が取れる条件で第4の絶縁膜120、第3の絶縁膜108および半導体膜106をエッチングし、レジストマスクを除去する図14B参照。。このとき、オーバーエッチング処理を行うことによって第2の絶縁膜112を後退させてもよい図14C参照。。これによって共通配線CLと共通電極CEが接続しやすくなる。次に、第3の導電膜118を成膜する。第3の導電膜118上にレジストを塗布し、フォトマスクを用いて露光および現像を行ってレジストマスクを形成する。該レジストマスクを用いて第3の導電膜118をエッチングし、その後レジストマスクを除去し、図13に示す半導体装置を作製する。なお、本実施の形態で用いる第3の導電膜118aおよび第3の導電膜118bは、透光性を有する導電膜を用いることが好ましいが、表示装置の動作速度を高めるために低抵抗である第1の導電膜104で示した材料を適用しても構わない。以上に示したように、横電界方式の一種であるIPSモードの液晶表示装置に対応した半導体装置を作製することができる。本実施の形態は、他の実施の形態と適宜組み合わせて用いることができる。実施の形態3本実施の形態では、実施の形態1および実施の形態2と異なる構成の半導体装置表示装置のトランジスタおよび容量部について図15および図16を用いて説明する。図15および図16では、ソース配線SLおよびトランジスタTrと、共通電極CEおよび共通配線CLの接続部と、共通電極CEおよび画素電極TEが重なる領域と、について並行して説明する。本実施の形態では、横電界方式の一種であるFFSFringeFieldSwitchingモードの液晶表示装置に適用可能な半導体装置について説明する。FFSモードの液晶表示装置では、共通電極CEおよび画素電極TEの重なる領域が容量部を形成するため、容量配線による容量部の形成は不要となる。図15Bでは見やすさのため、第4の導電膜128を点線で示す。なお、第4の導電膜128は、基板100の全面に設けられており、図15Bに示したL字形状の開口部138を有する。図15Aに示したように、第3の導電膜118および第4の導電膜128である画素電極TEおよび共通電極CEで第5の絶縁膜126を挟む構造がFFSモードの特徴である。該二つの電極間に電界を形成し、液晶分子の向きを変えることができる。なお、本実施の形態では、共通電極CEである第4の導電膜128にL字形状の開口部138を設けているが、これに限定されず様々な形状をとりうる。図15Aの断面A-Bは、図1Aの断面A-Bと同様の構造上に第5の絶縁膜126を成膜し、その後第4の導電膜128を積層して形成した構成である。図15Aの断面C-Dは、基板100と、基板100上の第1の絶縁膜102と、第1の絶縁膜102上の外周が概略一致する第1の導電膜104、第2の絶縁膜112、半導体膜106および第3の絶縁膜108と、第1の絶縁膜102、第1の導電膜104、第2の絶縁膜112、半導体膜106および第3の絶縁膜108上の第4の絶縁膜120と、第2の絶縁膜112、半導体膜106、第3の絶縁膜108および第4の絶縁膜120に設けられた第1の導電膜104を露出する開口部と、該開口部および第4の絶縁膜120を覆う第5の絶縁膜126と、第5の絶縁膜126に設けられた開口部を介して第1の導電膜104と接する第4の導電膜128と、を有する共通電極CEおよび共通配線CLの接続部である。なお、共通電極CEと共通配線CLは、一箇所の開口部を介して接続しているが、これに限定されるものではない。例えば、複数の開口部を介して共通電極CEと共通配線CLを接続しても構わない。図15Aの断面E-Fは、基板100と、基板100上の第1の絶縁膜102と、第1の絶縁膜102上の第4の絶縁膜120と、第4の絶縁膜120上の第3の導電膜118と、第3の導電膜118上の第5の絶縁膜126と、第5の絶縁膜126上の開口部を有する第4の導電膜128と、を有する共通電極CEおよび画素電極TEが重なる領域である。図15に示す半導体装置の作製方法について、図16を用いて説明する。図16Aは実施の形態2における図12Bに対応する。即ち、図16A以前の工程は実施の形態2を参酌する。まず、第3の導電膜118を成膜し、第3の導電膜118上にレジストを塗布し、フォトマスクを用いて露光および現像を行ってレジストマスクを形成する。該レジストマスクを用いて第3の導電膜118をエッチングし、レジストマスクを除去する図16B参照。。次に、第5の絶縁膜126を成膜する図16C参照。。次に、第4の導電膜128を成膜し、第4の導電膜128上にレジストを塗布し、フォトマスクを用いて露光および現像を行ってレジストマスクを形成する。該レジストマスクを用いて第4の導電膜128をエッチングし、その後レジストマスクを除去し、図15に示す半導体装置を作製する。第4の導電膜128は、第3の導電膜118または第1の導電膜104と同様の材料を用いて形成すればよい。以上に示したように、横電界方式の一種であるFFSモードの液晶表示装置に対応した半導体装置を作製することができる。本実施の形態は、他の実施の形態と適宜組み合わせて用いることができる。実施の形態4本実施の形態では、実施の形態1で説明した半導体装置を用いた液晶表示装置の例を図8を用いて説明する。なお、以下の説明では半導体装置の一として液晶表示装置を例示して説明するが、これに限定されるものではない。以下に説明する作製方法を適用して、例えば、ELElectroluminescence表示装置を作製してもよい。図8はアクティブマトリクス基板である第1の基板200上に形成されたトランジスタ274および液晶素子272を、対向基板である第2の基板201との間にシール材255によって封止した液晶表示装置の上面図および断面図である。図8Bは、図8Aにおける一点鎖線G-Hの断面に対応する。第1の基板200上に設けられた画素部276を囲むようにして、シール材255を有し、シール材255によって画素部276上に第2の基板201が設けられ、液晶256が封止される。第1の基板200上のシール材255で囲まれている領域より外側に入力端子278を有し、FPC258およびFPC259が接続されている。なお、FPCはフレキシブルプリント基板Flexibleprintedcircuitsの略称である。FPC258は、異なる基板に作製された信号線駆動回路251と電気的に接続され、FPC259は、異なる基板に作製された走査線駆動回路252と電気的に接続されている。画素部276に与えられる各種信号および電位は、FPC258およびFPC259を介して、信号線駆動回路251および走査線駆動回路252から供給される。また、図8では信号線駆動回路251および走査線駆動回路252をそれぞれFPC258およびFPC259上に設けているが、信号線駆動回路251および走査線駆動回路252を基板200上に作製してもよい。図8に示す液晶表示装置は、第1の基板200の画素電極266を覆う配向膜268および第2の基板201に設けられたスペーサ264ならびにスペーサ264および対向電極270を覆う配向膜262を有する。また、図示しないが、カラーフィルタや遮光層などを有してもよい。電極218および配線216は、FPC258が有する端子と異方性導電膜260を介して接続される。電極218は、画素電極266と同一層かつ同一材料で形成され、配線216は、トランジスタ274のソース電極およびドレイン電極と同一層かつ同一材料で形成される。図示しないが、電極218および異方性導電膜260を介してトランジスタ274のゲート電極と同一層かつ同一材料である配線がFPC258の有する端子と接続する構成としても構わない。その場合、トランジスタ274のゲート電極と同一層かつ同一材料である配線および配線216を画素電極266と同一層かつ同一材料の導電膜を介して接続する必要がある。配線204および配線216を接続する箇所は、表示装置内であればどこでも構わないが、例えば後に述べる保護回路を設ける場合、保護回路の周辺で接続すると設計上好ましい。トランジスタ274は、実施の形態1で示したトランジスタTrを用いることができる。第1の基板200上にエッチストップ膜202を設けても構わない。液晶256には、サーモトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶、強誘電性液晶、反強誘電性液晶等を用いればよい。また、ブルー相を示す液晶を用いてもよい。ブルー相を示す液晶を用いる場合、配向膜262、268は設けなくてよい。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善するためにカイラル剤を混合させた液晶組成物を用いて液晶層に用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が1msec以下と短く、光学的等方性であるため配向処理が不要であり、視野角依存性が小さい。また配向膜を設けなくてもよいのでラビング処理も不要となるため、ラビング処理によって引き起こされる静電破壊を防止することができ、作製工程中の液晶表示装置の不良や破損を軽減することができる。よって液晶表示装置の生産性を向上させることが可能となる。液晶表示装置に設けられる保持容量の大きさは、画素部に配置されるトランジスタのリーク電流等を考慮して、所定の期間の間電荷を保持できるように設定される。チャネル領域が形成される半導体層に、酸化物半導体を用いたトランジスタを用いる場合、リーク電流が小さいため、各画素における液晶容量に対して1/3以下、好ましくは1/5以下の容量の大きさを有する保持容量を設ければ充分である。また、ブラックマトリクス遮光層、偏光部材、位相差部材、反射防止部材などの光学部材光学基板などは適宜設ける。例えば、偏光基板および位相差基板による円偏光を用いてもよい。また、光源としてバックライト、サイドライトなどを用いてもよい。また、バックライトとして複数の発光ダイオードLEDを用いて、時間分割表示方式フィールドシーケンシャル駆動方式を行うことも可能である。フィールドシーケンシャル駆動方式を適用することで、カラーフィルタを用いることなく、カラー表示を行うことができる。液晶表示装置は光源または表示素子からの光を透過させて表示を行う。よって光が透過する画素部に設けられる基板、絶縁層、導電層などの薄膜はすべて可視光の波長領域の光に対して透光性を有する。また、トランジスタは静電気などにより破壊されやすいため、保護回路を設けることが好ましい。保護回路は、非線形素子を用いて構成することが好ましい。以上のように、大型の表示装置においても信頼性が高く、表示品位の高い表示装置を提供することができる。また、本発明の一態様を用いることによって、フォトリソグラフィ工程数を削減することで、コストを削減できる上、容量部を小面積化できるため、開口率が高く、消費電力の小さい表示装置を提供することができる。本実施の形態は、他の実施の形態と適宜組み合わせて用いることができる。実施の形態5本実施の形態では、実施の形態1乃至実施の形態4を適用した電子機器の例について説明する。図9Aはスマートフォンである。筐体300と、ボタン301と、マイクロフォン302と、表示部303と、スピーカ304と、カメラ305と、を具備し、携帯型電話機としての機能を有する。本発明の一態様は、表示部303およびカメラ305に適用することができる。また、図示しないが、本体内部にある演算装置、無線回路または記憶装置に本発明の一態様を適用することもできる。図9Bは、ディスプレイである。筐体310と、表示部311と、を具備する。本発明の一態様は、表示部311に適用することができる。本発明の一態様を用いることで、表示部311のサイズを大きくしたときにも表示品位の高いディスプレイとすることができる。図9Cは、デジタルスチルカメラである。筐体320と、ボタン321と、マイクロフォン322と、表示部323と、を具備する。本発明の一態様は、表示部323に適用することができる。また、図示しないが、記憶装置またはイメージセンサに本発明の一態様を適用することもできる。本発明の一態様を用いることで、電子機器のコストを小さくすることができる。また表示品位の高い表示装置を得ることができる。本実施の形態は、他の実施の形態と適宜組み合わせて用いることができる。