第1、第2の電源電圧Vout1、Vout2をそれぞれ出力する第1、第2の電源制御回路20A、20Bを備える多出力電源装置であって、定電流電源13から流れる一定電流によって充電されるソフトスタート用コンデンサ10と、前記ソフトスタート用コンデンサ10の両電極間電圧に基づき、第1の出力電圧SS1とこの第1の出力電圧よりも低い第2の出力電圧SS2とをそれぞれ出力するもので、前記定電流電源13からの充電に伴う前記ソフトスタート用コンデンサの両電極間電圧の立ち上がり時にて前記第1、第2の出力電圧SS1、SS2がそれぞれ徐々に上昇するように構成される電圧出力回路15、15Aとを備え、前記第2の電源制御回路20Bは、前記第2の出力電圧SS2の上昇に伴って前記第2の電源電圧Vout2がその目標値に向けて上昇するように構成され、前記第1の電源制御回路20Aは、前記第1の出力電圧SS1の上昇に伴って前記第1の電源電圧Vout1がその目標値に向けて上昇し、かつ前記第1の電源電圧Vout1の目標値が前記第2の電源電圧Vout2の目標値よりも高い目標値に設定されるように構成されていることを特徴とする多出力電源装置。前記電圧出力回路15は、前記ソフトスタート用コンデンサの両電極間電圧を増幅した電圧を前記第1の出力電圧SS1として出力し、前記第1の出力電圧SS1を第1、第2の抵抗素子15b、15cにより分圧した分圧電圧を前記第2の出力電圧SS2として出力することを特徴とする請求項1に記載の多出力電源装置。前記電圧出力回路15Aは、前記ソフトスタート用コンデンサの両電極間電圧を増幅した電圧を前記第1の出力電圧SS1として出力し、前記第1の出力電圧SS1が閾値以上になったときに、前記第1の出力電圧SS1よりも所定値小さい前記第2の出力電圧SS2の出力を開始することを特徴とする請求項1に記載の多出力電源装置。前記第1の電源制御回路20Aは、電源Vinとグランドとの間に配置される第1の平滑コンデンサ39aと、前記電源と前記第1の平滑コンデンサとの間に配置される第1のリアクトル38aと、前記電源と前記第1のリアクトルとの間に配置される第1のトランジスタ36aと、前記第1のリアクトルと前記第1のトランジスタとの間の共通接続端子とグランドとの間に配置される第1のダイオード37aと、前記第1のトランジスタをスイッチングする第1の駆動回路35aと、前記第1の平滑コンデンサ39aの両端子間に直列接続される第1、第2の抵抗素子40a、41aとを備え、前記第1の駆動回路35aが前記第1のトランジスタ36aをオンするときには、前記電源から電流を前記第1のトランジスタおよび前記第1のリアクトル38aを通して前記第1の平滑コンデンサ39aに流して前記第1の平滑コンデンサにエネルギを蓄え、前記第1の駆動回路35aが前記第1のトランジスタをオフするときには、前記第1のリアクトルから電流を前記第1の平滑コンデンサを通して前記第1のダイオード37aに流して前記第1の平滑コンデンサにエネルギを蓄え、前記第1の出力電圧SS1が第1の基準電圧Vrefに一致したときに、前記第1の電源電圧Vout1がその目標値と同一になるようになっており、前記第1、第2の抵抗素子40a、41aの間の共通接続端子の出力電圧Vaと前記第1の出力電圧SS1との差分に基づいて前記第1、第2の抵抗素子の間の共通接続端子の出力電圧Vaを前記第1の基準電圧Vrefに近づけるように前記第1の駆動回路35aが前記第1のトランジスタを制御することにより、前記第1の出力電圧SS1の上昇に伴って前記第1の電源電圧Vout1がその目標値に向けて上昇するようになっていることを特徴とする請求項2または3に記載の多出力電源装置。前記第2の電源制御回路20Bは、前記電源とグランドと間に配置される第2の平滑コンデンサ39bと、前記電源と前記第2の平滑コンデンサ39bとの間に配置される第2のリアクトル38bと、前記電源と前記第2のリアクトルとの間に配置される第2のトランジスタ36bと、前記第2のリアクトルと前記第2のトランジスタとの間の共通接続端子とグランドとの間に配置される第2のダイオード37bと、前記第2のトランジスタをスイッチングする第2の駆動回路35bと、前記第2の平滑コンデンサ39bの両端子間に直列接続される第3、第4の抵抗素子40b、41bとを備え、前記第2の駆動回路35bが前記第2のトランジスタ36bをオンするときには、前記電源から電流を前記第2のトランジスタおよび前記第2のリアクトルを通して前記第2の平滑コンデンサに流して前記第2の平滑コンデンサ39bにエネルギを蓄え、前記第2の駆動回路が前記第2のトランジスタをオフするときには、前記第2のリアクトルから電流を前記第2の平滑コンデンサを通して前記第2のダイオードに流して前記第2の平滑コンデンサ39bにエネルギを蓄え、前記第2の出力電圧SS2が第2の基準電圧Vrefに一致したときに、前記第2の電源電圧Vout2がその目標値と同一になるようになっており、前記第3、第4の抵抗素子40b、41bの間の共通接続端子の出力電圧Vbと前記第2の出力電圧SS2との差分に基づいて前記第3、第4の抵抗素子の間の共通接続端子の出力電圧Vbを前記第2の基準電圧Vrefに近づけるように前記第2の駆動回路35bが前記第2のトランジスタを制御することにより、前記第2の出力電圧SS2の上昇に伴って前記第2の電源電圧Vout2がその目標値に向けて上昇するようになっていることを特徴とする請求項4に記載の多出力電源装置。前記電源とグランドとの間で前記第1の平滑コンデンサ39aに並列に配置される第3の平滑コンデンサ39cと、前記第1の平滑コンデンサ39aから前記第3の平滑コンデンサ39cに流れる電流を制御する第3のトランジスタ36cと、前記第3のトランジスタ36cを制御する第3の駆動回路35cと、前記第3の平滑コンデンサ39cの両端子間に直列接続される第5、第6の抵抗素子40c、41cとを備え、前記第3の平滑コンデンサ39cの両電極間電圧を前記第3の電源電圧Vout3として出力する第3の電源制御回路20Cを備え、前記第1の出力電圧SS1が第3の基準電圧Vrefに一致したときに、前記第3の電源電圧Vout3がその目標値と同一になるようになっており、前記第5、第6の抵抗素子40c、41cの間の共通接続端子の出力電圧Vcと前記第1の出力電圧SS1との差分に基づいて前記第5、第6の抵抗素子の間の共通接続端子の出力電圧Vcを前記第3の基準電圧Vrefに近づけるように前記第3の駆動回路35cが前記第3のトランジスタを制御することにより、前記第1の出力電圧SS1の上昇に伴って前記第3の電源電圧Vout3がその目標値に向けて上昇するようになっていることを特徴とする請求項5に記載の多出力電源装置。前記電源とグランドとの間で前記第2の平滑コンデンサ39bに並列に配置される第4の平滑コンデンサ39dと、前記第2の平滑コンデンサ39bから前記第4の平滑コンデンサ39dに流れる電流を制御する第4のトランジスタ36dと、前記第4のトランジスタを制御する第4の駆動回路35dと、前記第4の平滑コンデンサ39dの両端子間に直列接続される第7、第8の抵抗素子40d、41dとを備え、前記第4の平滑コンデンサ39dの両電極間電圧を前記第4の電源電圧Vout4として出力する第4の電源制御回路20Dを備え、前記第2の出力電圧SS2が第4の基準電圧Vrefに一致したときに、前記第4の電源電圧Vout4がその目標値と同一になるようになっており、前記第7、第8の抵抗素子40d、41dの間の共通接続端子の出力電圧Vdと前記第2の出力電圧SS2との差分に基づいて前記第7、第8の抵抗素子の間の共通接続端子の出力電圧Vdを前記第4の基準電圧Vrefに近づけるように前記第4の駆動回路35dが前記第4のトランジスタを制御することにより、前記第2の出力電圧SS2の上昇に伴って前記第4の電源電圧Vout4がその目標値に向けて上昇するようになっていることを特徴とする請求項6に記載の多出力電源装置。前記第3の電源電圧Vout3が前記第2の電源電圧Vout2よりも大きくなったときに、前記第4の電源制御回路20Dを制御して前記第4の電源電圧Vout4の出力を開始させるシーケンス制御回路21を備えることを特徴とする請求項7に記載の多出力電源装置。上記特許文献1では、第1の電源制御回路の出力電圧が第2の電源制御回路の出力電圧よりも大きな状態を維持しつつ、第1、第2の電源制御回路の出力電圧がそれぞれの目標値に向かって上昇するように設定することができるものの、電源制御回路毎にソフトスタート用コンデンサを接続するための端子を設けることが必要となる。本発明は上記点に鑑みて、第1、第2の電源制御回路の出力電圧がそれぞれ目標値に向かって上昇するように構成される多出力電源装置において、ソフトスタート用コンデンサを接続するための端子の増加を抑えるようにすることを目的とする。上記目的を達成するため、請求項1に記載の発明では、第1、第2の電源電圧Vout1、Vout2をそれぞれ出力する第1、第2の電源制御回路20A、20Bを備える多出力電源装置であって、定電流電源13から流れる一定電流によって充電されるソフトスタート用コンデンサ10と、前記ソフトスタート用コンデンサ10の両電極間電圧に基づき、第1の出力電圧SS1とこの第1の出力電圧よりも低い第2の出力電圧SS2とをそれぞれ出力するもので、前記定電流電源13からの充電に伴う前記ソフトスタート用コンデンサの両電極間電圧の立ち上がり時にて前記第1、第2の出力電圧SS1、SS2がそれぞれ徐々に上昇するように構成される電圧出力回路15、15Aとを備え、前記第2の電源制御回路20Bは、前記第2の出力電圧SS2の上昇に伴って前記第2の電源電圧Vout2がその目標値に向けて上昇するように構成され、前記第1の電源制御回路20Aは、前記第1の出力電圧SS1の上昇に伴って前記第1の電源電圧Vout1がその目標値に向けて上昇し、かつ前記第1の電源電圧Vout1の目標値が前記第2の電源電圧Vout2の目標値よりも高い目標値に設定されるように構成されていることを特徴とする。請求項1に記載の発明によれば、電圧出力回路15、15Aにて1つのソフトスタート用コンデンサを用いることにより、第1の出力電圧SS1と第2の出力電圧SS2とをそれぞれ出力させる。このため、ソフトスタート用コンデンサの個数を増加させることなく、第1、第2の電源制御回路20A、20Bによって第1、第2の電源電圧Vout1、Vout2を出力させることができる。したがって、ソフトスタート用コンデンサを接続するための端子の増加を抑えることができる。請求項2に記載の発明では、前記電圧出力回路15は、前記ソフトスタート用コンデンサの両電極間電圧を増幅した電圧を前記第1の出力電圧SS1として出力し、前記第1の出力電圧SS1を第1、第2の抵抗素子15b、15cにより分圧した分圧電圧を前記第2の出力電圧SS2として出力することを特徴とする。請求項2に記載の発明によれば、電圧出力回路15において、第1の出力電圧SS1を第1、第2の抵抗素子15b、15cにより分圧した分圧電圧を第2の出力電圧SS2として出力する。このため、第1、第2の出力電圧SS1、SS2の出力をそれぞれ同時に開始させることができるので、前記第1、第2の電源電圧Vout1、Vout2の出力を同時に開始させることができる。請求項3に記載の発明では、前記電圧出力回路15Aは、前記ソフトスタート用コンデンサの両電極間電圧を増幅した電圧を前記第1の出力電圧SS1として出力し、前記第1の出力電圧SS1が閾値以上になったときに、前記第1の出力電圧SS1よりも所定値小さい前記第2の出力電圧SS2の出力を開始することを特徴とする。請求項3に記載の発明によれば、電圧出力回路15Aにおいて、第1の出力電圧SS1が閾値以上になったときに、第1の出力電圧SS1よりも所定値小さい第2の出力電圧SS2の出力を開始する。このため、図7bに示すように、第1の出力電圧SS1の出力の開始に対して第2の出力電圧SS2の出力の開始を遅延させることができるので、図7aに示すように、第1の電源電圧Vout1の出力と第2の電源電圧Vout2の出力とを異なるタイミングで開始させることができる。ここで、上述の閾値と上述の所定値とを同一の値にしてもよく、或いは、上述の閾値と上述の所定値とを相違する値にしてもよい。請求項4に記載の発明では、前記第1の電源制御回路20Aは、電源Vinとグランドとの間に配置される第1の平滑コンデンサ39aと、前記電源と前記第1の平滑コンデンサとの間に配置される第1のリアクトル38aと、前記電源と前記第1のリアクトルとの間に配置される第1のトランジスタ36aと、前記第1のリアクトルと前記第1のトランジスタとの間の共通接続端子とグランドとの間に配置される第1のダイオード37aと、前記第1のトランジスタをスイッチングする第1の駆動回路35aと、前記第1の平滑コンデンサ39aの両端子間に直列接続される第1、第2の抵抗素子40a、41aとを備え、前記第1の駆動回路35aが前記第1のトランジスタ36aをオンするときには、前記電源から電流を前記第1のトランジスタおよび前記第1のリアクトル38aを通して前記第1の平滑コンデンサ39aに流して前記第1の平滑コンデンサにエネルギを蓄え、前記第1の駆動回路35aが前記第1のトランジスタをオフするときには、前記第1のリアクトルから電流を前記第1の平滑コンデンサを通して前記第1のダイオード37aに流して前記第1の平滑コンデンサにエネルギを蓄え、前記第1の出力電圧SS1が第1の基準電圧Vrefに一致したときに、前記第1の電源電圧Vout1がその目標値と同一になるようになっており、前記第1、第2の抵抗素子40a、41aの間の共通接続端子の出力電圧Vaと前記第1の出力電圧SS1との差分に基づいて前記第1、第2の抵抗素子の間の共通接続端子の出力電圧Vaを前記第1の基準電圧Vrefに近づけるように前記第1の駆動回路35aが前記第1のトランジスタを制御することにより、前記第1の出力電圧SS1の上昇に伴って前記第1の電源電圧Vout1がその目標値に向けて上昇するようになっていることを特徴とする。請求項5に記載の発明では、前記第2の電源制御回路20Bは、前記電源とグランドと間に配置される第2の平滑コンデンサ39bと、前記電源と前記第2の平滑コンデンサ39bとの間に配置される第2のリアクトル38bと、前記電源と前記第2のリアクトルとの間に配置される第2のトランジスタ36bと、前記第2のリアクトルと前記第2のトランジスタとの間の共通接続端子とグランドとの間に配置される第2のダイオード37bと、前記第2のトランジスタをスイッチングする第2の駆動回路35bと、前記第2の平滑コンデンサ39bの両端子間に直列接続される第3、第4の抵抗素子40b、41bとを備え、前記第2の駆動回路35bが前記第2のトランジスタ36bをオンするときには、前記電源から電流を前記第2のトランジスタおよび前記第2のリアクトルを通して前記第2の平滑コンデンサに流して前記第2の平滑コンデンサ39bにエネルギを蓄え、前記第2の駆動回路が前記第2のトランジスタをオフするときには、前記第2のリアクトルから電流を前記第2の平滑コンデンサを通して前記第2のダイオードに流して前記第2の平滑コンデンサ39bにエネルギを蓄え、前記第2の出力電圧SS2が第2の基準電圧Vrefに一致したときに、前記第2の電源電圧Vout2がその目標値と同一になるようになっており、前記第3、第4の抵抗素子40b、41bの間の共通接続端子の出力電圧Vbと前記第2の出力電圧SS2との差分に基づいて前記第3、第4の抵抗素子の間の共通接続端子の出力電圧Vbを前記第2の基準電圧Vrefに近づけるように前記第2の駆動回路35bが前記第2のトランジスタを制御することにより、前記第2の出力電圧SS2の上昇に伴って前記第2の電源電圧Vout2がその目標値に向けて上昇するようになっていることを特徴とする。請求項6に記載の発明では、前記電源とグランドとの間で前記第1の平滑コンデンサ39aに並列に配置される第3の平滑コンデンサ39cと、前記第1の平滑コンデンサ39aから前記第3の平滑コンデンサ39cに流れる電流を制御する第3のトランジスタ36cと、前記第3のトランジスタ36cを制御する第3の駆動回路35cと、前記第3の平滑コンデンサ39cの両端子間に直列接続される第5、第6の抵抗素子40c、41cとを備え、前記第3の平滑コンデンサ39cの両電極間電圧を前記第3の電源電圧Vout3として出力する第3の電源制御回路20Cを備え、前記第1の出力電圧SS1が第3の基準電圧Vrefに一致したときに、前記第3の電源電圧Vout3がその目標値と同一になるようになっており、前記第5、第6の抵抗素子40c、41cの間の共通接続端子の出力電圧Vcと前記第1の出力電圧SS1との差分に基づいて前記第5、第6の抵抗素子の間の共通接続端子の出力電圧Vcを前記第3の基準電圧Vrefに近づけるように前記第3の駆動回路35cが前記第3のトランジスタを制御することにより、前記第1の出力電圧SS1の上昇に伴って前記第3の電源電圧Vout3がその目標値に向けて上昇するようになっていることを特徴とする。請求項6に記載の発明によれば、第3の電源制御回路20Cを用いることにより、第1、第2の電源電圧Vout1、Vout2以外に第3の電源電圧Vout3を出力することができる。請求項7に記載の発明では、前記電源とグランドとの間で前記第2の平滑コンデンサ39bに並列に配置される第4の平滑コンデンサ39dと、前記第2の平滑コンデンサ39bから前記第4の平滑コンデンサ39dに流れる電流を制御する第4のトランジスタ36dと、前記第4のトランジスタを制御する第4の駆動回路35dと、前記第4の平滑コンデンサ39dの両端子間に直列接続される第7、第8の抵抗素子40d、41dとを備え、前記第4の平滑コンデンサ39dの両電極間電圧を前記第4の電源電圧Vout4として出力する第4の電源制御回路20Dを備え、前記第2の出力電圧SS2が第4の基準電圧Vrefに一致したときに、前記第4の電源電圧Vout4がその目標値と同一になるようになっており、前記第7、第8の抵抗素子40d、41dの間の共通接続端子の出力電圧Vdと前記第2の出力電圧SS2との差分に基づいて前記第7、第8の抵抗素子の間の共通接続端子の出力電圧Vdを前記第4の基準電圧Vrefに近づけるように前記第4の駆動回路35dが前記第4のトランジスタを制御することにより、前記第2の出力電圧SS2の上昇に伴って前記第4の電源電圧Vout4がその目標値に向けて上昇するようになっていることを特徴とする。請求項7に記載の発明によれば、第4の電源制御回路20Dを用いることにより、第1、第2の電源電圧Vout1、Vout2以外に第4の電源電圧Vout4を出力することができる。請求項8に記載の発明では、前記第3の電源電圧Vout3が前記第2の電源電圧Vout2よりも大きくなったときに、前記第4の電源制御回路20Dを制御して前記第4の電源電圧Vout4の出力を開始させるシーケンス制御回路21を備えることを特徴とする。ここで、図11に示すように、第4の電源制御回路20Dが第4の電源電圧Vout4の出力を開始するタイミングt2に対して、第3の電源制御回路20Cが第3の電源電圧Vout3の出力を開始するタイミングt1の方が遅れる場合には、第3の電源電圧Vout3よりも第4の電源電圧Vout4の方が大きくなる場合がある。そこで、請求項8に記載の発明によれば、第3の電源電圧Vout3が第2の電源電圧Vout2よりも大きくなったときに、シーケンス制御回路21が第4の電源制御回路20Dを制御して第4の電源電圧Vout4の出力を開始させることにより、第4の電源電圧Vout4が第3の電源電圧Vout3よりも大きくなることを未然に避けることができる。なお、この欄および特許請求の範囲で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、説明の簡略化を図るべく、図中、同一符号を付してある。第1実施形態図1、図2に本発明の多出力電源装置1の本実施形態を示す。図1は本実施形態の多出力電源装置1の概略構成を示すブロック図である。まず、本実施形態の多出力電源装置1の概略構成について図1を参照して説明する。多出力電源装置1において、コンデンサ10は、ソフトスタート用コンデンサであって、後述する定電流電源13図2参照から流れる一定電流に基づいて充電される。増幅回路15は、電圧出力回路を構成するもので、定電流電源13による充電に伴うコンデンサ10の両端子間の電圧の立ち上がり時にて、コンデンサ10の両電極間電圧を電圧増幅した出力電圧SS1とこの出力電圧SS1よりも低い出力電圧SS2<SS1とをそれぞれ出力する。本実施形態の出力電圧SS1が第1の出力電圧に相当し、出力電圧SS2が第2の出力電圧に相当する。電源制御回路20Aは、誤差増幅回路30aおよび電源制御回路31aを備え、増幅回路15の出力電圧SS1に基づいて電源電圧Vout1を出力する。電源制御回路20Bは、誤差増幅回路30bおよび電源制御回路31bを備え、増幅回路15の出力電圧SS2に基づいて電源電圧Vout2を出力する。電源制御回路20Aは、電源電圧Vout1が電源電圧Vout2よりも大きい状態を維持しつつ、出力電圧SS1の上昇に伴って電源電圧Vout1がその目標値に向けて上昇するように構成されている。電源制御回路20Bは、出力電圧SS2の上昇に伴って電源電圧Vout2がその目標値に向けて上昇するように構成されている。本実施形態の多出力電源装置1の詳細について図2を参照して説明する。図2は多出力電源装置1の回路構成の詳細を示す電気回路図である。図2の多出力電源装置1は、コンデンサ10、定電流電源13、電源制御回路20A、20B以外に、増幅回路15、抵抗素子17、およびスイッチSWを備える。コンデンサ10は、増幅回路15のオペアンプ15の非反転入力端子とグランドとの間に配置されている。定電流電源13は、電源Vssとオペアンプ15の非反転入力端子との間に配置されている。定電流電源13は、電源VssからスイッチSWを介してコンデンサ10のプラス電極側に一定電流を流す。増幅回路15は、オペアンプ15aおよび抵抗素子15b、15cを備える。スイッチSWは、定電流電源13とコンデンサ10のプラス電極との間に配置されている。スイッチSWは、トランジスタ、アナログスイッチなどの半導体スイッチや機械式リレーからなるものであって、他の制御装置からの制御信号に基づいて定電流電源2とオペアンプ15の非反転入力端子との間を接続、或いは開放する。抵抗素子17は、オペアンプ15の非反転入力端子とグランドとの間でコンデンサ10に並列に配置されている。抵抗素子17は、コンデンサ10に蓄えられたエネルギを放出するために用いられる。抵抗素子15b、15cは、オペアンプ15aの出力端子とグランドとの間に直列に接続されて分圧回路を構成する。分圧回路は、オペアンプ15aの出力電圧を抵抗素子15b、15cにより分圧した分圧電圧を抵抗素子15b、15cの共通接続端子からオペアンプ15aの反転入力端子-に出力する。オペアンプ15aは、コンデンサ10の両端子間電圧を電圧増幅率Aで電圧増幅してこの増幅した電圧を出力電圧SS1として出力する。本実施形態の電圧増幅率Aは、抵抗素子15b、15cの抵抗値によって設定されている。分圧回路は、オペアンプ15aの出力電圧を抵抗素子15b、15cによって分圧した分圧電圧を出力電圧SS2として電源制御回路20Bの誤差増幅回路30bに出力する。また、電源制御回路20Aの誤差増幅器30aは、上記特許文献1に記載の図1に示すように周知の回路である。そこで、誤差増幅器30aの回路構成についてはその概略を説明する。誤差増幅器30aは、2つの非反転入力端子と1つの反転入力端子-とを有している。2つの非反転入力端子のうち一方の非反転入力端子には、オペアンプ15から出力される出力電圧SS1が与えられる。2つの非反転入力端子のうち一方の非反転入力端子以外の他方の非反転入力端子には、基準電圧出力回路32aから出力される基準電圧が与えられる。本実施形態の基準電圧出力回路32aとして、例えば、一定電圧を出力するバンドギャップリファレンス回路を用いられる。基準電圧出力回路32aの出力電圧の値は、電源電圧Vout1の目標値を定めるために予め決められた一定電圧が設定されている。反転入力端子-には、後述する抵抗素子40a、41aの間の共通接続端子が接続されている。誤差増幅器30aは、後述するように、2つの非反転入力端子のうち低い方の電圧が与えられる非反転入力端子と、反転入力端子-との間の電圧差を増幅した増幅電圧を出力する。電源制御回路20Aの電源制御回路31aは、三角波発生回路33a、コンパレータ34a、ゲート駆動回路35a、トランジスタ36a、リアクトル38a、ツェナーダイオード37a、平滑コンデンサ39a、および抵抗素子40a、41aを備える。三角波発生回路33aは、その出力電圧の波形すなわち、信号波形が二等辺三角形となる三角波信号を一定周期毎に繰り返し出力する。コンパレータ34aは、三角波発生回路33aの出力信号と誤差増幅器30aの出力信号との比較結果に応じてローレベル或いはハイレベルの出力信号を出力する。ゲート駆動回路35aは、コンパレータ33aの出力信号に基づいてトランジスタ36aを制御する。トランジスタ36aは、電源Vinとグランドとの間に配置されて、スイッチングすることにより、電源Vinから平滑コンデンサ39b側に流れる電流を制御する。本実施形態のトランジスタ36aとしてはpMOSトランジスタが用いられている。リアクトル38aは、トランジスタ36aのドレイン端子とグランドとの間に配置されている。ツェナーダイオード37aは、リアクトル36aとトランジスタ35aとの間の共通接続端子とグランドとの間に配置されている。なお、本実施形態の電源Vinおよび電源Vssは、互いに出力電圧が相違する値に設定されている。平滑コンデンサ39aは、リアクトル36aの2つの端子うちツェナーダイオード37aに対して反対側の端子とグランドとの間に配置されている。平滑コンデンサ39aは、その両端子間から両端子間の電圧としての第1の電源電圧Vout1を出力する。抵抗素子40a、41aは、コンデンサ38aとリアクトル36aとの間の共通接続端子とグランドと間に直列接続されて分圧回路を構成する。分圧回路は、平滑コンデンサ39aの両端子間電圧を抵抗素子40a、41aによって分圧した分圧電圧を誤差増幅器30aの反転入力端子-に出力する。本実施形態の抵抗素子40a、41aは、電源電圧Vout1がその目標値と同一であるとき、抵抗素子40a、41aの間の共通接続端子から出力される出力電圧Vaが基準電圧出力回路32aの出力電圧Vrefと同一になるように設定されている。電源制御回路20Bの誤差増幅回路30bは、出力電圧SS1に代わる出力電圧SS2が入力されるだけで、誤差増幅回路30aと同様のものである。誤差増幅回路30bの反転入力端子-には、後述する抵抗素子40b、41bの間の共通接続端子の出力電圧Vbが与えられる。誤差増幅回路30bの2つの非反転入力端子のうち一方の非反転入力端子には、抵抗素子15b、15cの共通接続端子の出力電圧SS2が与えられる。誤差増幅回路30bの2つの非反転入力端子のうち他方の非反転入力端子には、基準電圧出力回路32bから出力される基準電圧Vrefが与えられる。誤差増幅器30aは、後述するように、2つの非反転入力端子のうち低い方の電圧が与えられる非反転入力端子と、反転入力端子-との間の電圧差を増幅した増幅電圧を出力する。電源制御回路20Bの電源制御回路31bは、電源制御回路31aと同様に、三角波発生回路33b、コンパレータ34b、ゲート駆動回路35b、トランジスタ36b、リアクトル38b、ツェナーダイオード37b、平滑コンデンサ39b、および抵抗素子40b、41bを備える。ここで、三角波発生回路33bは三角波発生回路33aに対応し、コンパレータ34bはコンパレータ34aに対応し、ゲート駆動回路35bはゲート駆動回路35aに対応し、トランジスタ36bはトランジスタ36aに対応し、リアクトル38bはリアクトル38aに対応し、ツェナーダイオード37bはツェナーダイオード37aに対応し、平滑コンデンサ39bは平滑コンデンサ39aに対応し、抵抗素子40b、41bは抵抗素子40a、41aに対応している。ここで、抵抗素子40b、41bは、電源電圧Vout2がその目標値と同一であるとき、抵抗素子40b、41bの間の共通接続端子から出力される出力電圧Vbが基準電圧出力回路32bの出力電圧Vrefと同一になるように設定されている。本実施形態の基準電圧出力回路32a、32bは、それぞれの出力電圧Vref基準電圧が互いに同一の値に設定されている。電源電圧Vout2の目標値は、電源電圧Vout1の目標値よりも低い値に設定されている。次に、本実施形態の多出力電源装置1の作動について説明する。まず、スイッチSWがオンして、スイッチSWによって定電流電源13とコンデンサ10のプラス電極との間が接続されると、定電流電源13が電源Vssから供給される電力に基づいて、スイッチSWを通してコンデンサ10に一定電流を流し始める。これにより、コンデンサ10にエネルギを蓄えることが開始される。このため、コンデンサ10の両端子間電圧が時間の経過に伴って徐々に上昇する。これに伴い、オペアンプ15aは、コンデンサ10の両端子間の電圧を増幅した出力電圧SS1を誤差増幅器30aの2つの非反転入力端子のうち一方の非反転入力端子に出力する。オペアンプ15aから出力される出力電圧SS1は、時間経過に伴って徐々に大きくなる図3b参照。本実施形態において、縦軸を電圧とし、横軸を時間としたときに、出力電圧SS1と時間との関係は、上に凸となる電圧波形となる。ここで、出力電圧SS1が、基準電圧出力回路32aから出力される一定電圧Vrefに比べて低いときには、誤差増幅器30aは、抵抗素子40a、41a間の共通接続端子から出力される電圧Vaと出力電圧SS1との差分を増幅した増幅電圧を出力する。コンパレータ34aは、三角波発生回路33aの出力信号と誤差増幅器30aの出力信号とを比較する。このとき、誤差増幅器30aの出力信号のレベルが三角波発生回路33aの出力信号のレベル以上であるときには、コンパレータ34aの出力信号のレベルがハイレベルになる。誤差増幅器30aの出力信号のレベルが三角波発生回路33aの出力信号のレベル未満であるときに、コンパレータ34aの出力信号のレベルがローレベルになる。このため、コンパレータ34aの出力信号は、ハイレベルとローレベルとが交互に繰り返されるパルス信号となる。このパルス信号は、PWM比較出力として、ゲート駆動回路35aに与えられる。ゲート駆動回路35aは、コンパレータ34aの出力信号に基づいてトランジスタ36aをスイッチングする。具体的には、コンパレータ34aの出力信号レベルがハイレベルのとき、ゲート駆動回路35aがトランジスタ36aをオンさせる。このとき、電源Vinから電流がトランジスタ36aおよびリアクトル38aを通して平滑コンデンサ39aに流れる。これにより、平滑コンデンサ39aにエネルギが蓄えられるとともに、リアクトル38aにもエネルギが蓄えられる。コンパレータ34aの出力信号レベルがローレベルのとき、ゲート駆動回路35aがトランジスタ36aをオフさせる。このとき、リアクトル38aに蓄えられたエネルギに基づいて、リアクトル38aから電流が平滑コンデンサ39aを通してツェナーダイオード37aに流れる。このため、平滑コンデンサ39aにエネルギが蓄えられる。このようにトランジスタ36aがスイッチングすることにより、平滑コンデンサ39aの両端子間電圧が時間経過に伴って徐々に上昇するため、図3aに示すように、平滑コンデンサ39aの両端子間から出力される電源電圧Vout1が時間に比例して大きくなる。図3aは、縦軸を電圧Vとし、横軸を時間timeとして、電源電圧Vout1Vout2と時間との関係を示している。これに伴い、抵抗素子40a、40bの間の共通接続端子の出力電圧Vaは時間経過に伴って上昇することになる。その後、図3b中タイミングTss1において、電源電圧Vout1がその目標値と同一になると、抵抗素子40a、41aの間の共通接続端子の出力電圧Vaが基準電圧出力回路32aの出力電圧Vrefと同一になる。このとき、出力電圧SS1が基準電圧出力回路32aの出力電圧Vrefと同一になる。このため、誤差増幅器30aは、出力電圧SS1=出力電圧Vrefと抵抗素子40a、41aの間の共通接続端子からの出力電圧Vaとの差分Vref-Vaを増幅した電圧として零ボルトを出力する。次に、出力電圧SS1が一定電圧Vrefよりも大きくなると、誤差増幅器30aは、出力電圧SS1に代わる基準電圧出力回路32aの出力電圧Vrefと抵抗素子40a、41aの間の共通接続端子からの出力電圧Vaとの差分Vref-Vaを増幅した電圧を出力する。このように出力電圧SS1が一定電圧Vrefよりも大きくなると、誤差増幅器30aは、出力電圧SS1に代わる基準電圧出力回路32aの出力電圧Vrefと抵抗素子40a、41aの間の共通接続端子からの出力電圧Vaとの差分Vref-Vaを増幅した電圧を出力する。これに伴い、コンパレータ34aは、誤差増幅器30aの出力信号と三角波発生回路33aの出力信号とを比較する。このとき、誤差増幅器30aの出力信号のレベルが三角波発生回路33aの出力信号のレベル以上であるときには、コンパレータ34aの出力信号のレベルがハイレベルになる。誤差増幅器30aの出力信号のレベルが三角波発生回路33aの出力信号のレベル未満であるときに、コンパレータ34aの出力信号のレベルがローレベルになる。このようなコンパレータ34aの出力信号に基づいてゲート駆動回路35aがトランジスタ36aをスイッチングする。ここで、コンパレータ34aの出力信号がローレベルのときにはトランジスタ36aをオフし、コンパレータ34aの出力信号がハイレベルのときにはトランジスタ36aをオンする。よって、平滑コンデンサ39aに流れる電流が制御される。このことにより、ゲート駆動回路35aが上述の差分Vref-Vaを小さくするようにトランジスタ36aを制御することになる。このため、電源電圧Vout1が時間経過に伴って徐々に上昇して目標値に到達した後、電源電圧Vout1が目標値と同一値となる状態を維持することになる。図3bでは、電源電圧Vout1が時間に比例して上昇して目標値に到達すると、その後、電源電圧Vout1が目標値と同一値となる状態を維持する例が示されている。また、抵抗素子15b、15cの間の共通接続端子から出力される出力電圧SS2は、電源制御回路20Bの誤差増幅器30bの非反転入力端子に与えられる。一方、抵抗素子15b、15cの間の共通接続端子から出力される出力電圧SS2は、時間経過に伴って徐々に大きくなる図3b参照。本実施形態において、縦軸を電圧とし、横軸を時間としたときに、出力電圧SS2と時間との関係は、上に凸となる電圧波形となる。ここで、出力電圧SS2が、基準電圧出力回路32aから出力される一定電圧Vrefに比べて低いときには、誤差増幅器30bは、抵抗素子40b、41b間の共通接続端子から出力される電圧Vbと出力電圧SS2との差分を増幅した増幅電圧を出力する。コンパレータ34aは、三角波発生回路33bの出力信号と誤差増幅器30bの出力信号とを比較する。このとき、誤差増幅器30bの出力信号のレベルが三角波発生回路33bの出力信号のレベル以上であるときには、コンパレータ34bの出力信号のレベルがハイレベルになる。誤差増幅器30bの出力信号のレベルが三角波発生回路33bの出力信号のレベル未満であるときに、コンパレータ34bの出力信号のレベルがローレベルになる。このため、コンパレータ34bの出力信号は、ハイレベルとローレベルとが交互に繰り返されるパルス信号となる。このパルス信号は、PWM比較出力として、ゲート駆動回路35bに与えられる。ゲート駆動回路35bは、コンパレータ34bの出力信号に基づいてトランジスタ36bをスイッチングする。具体的には、コンパレータ34bの出力信号レベルがハイレベルのとき、ゲート駆動回路35bがトランジスタ36bをオンさせる。このとき、電源Vinから電流がトランジスタ36bおよびリアクトル38bを通して平滑コンデンサ39bに流れる。これにより、平滑コンデンサ39bにエネルギが蓄えられるとともに、リアクトル38bにもエネルギが蓄えられる。コンパレータ34bの出力信号レベルがローレベルのとき、ゲート駆動回路35bがトランジスタ36bをオフさせる。このとき、リアクトル38bに蓄えられたエネルギに基づいて、リアクトル38bから電流が平滑コンデンサ39bを通してツェナーダイオード37bに流れる。このため、平滑コンデンサ39bにエネルギが蓄えられる。このようにトランジスタ36bがスイッチングすることにより、平滑コンデンサ39bの両端子間電圧が時間経過に伴って徐々に上昇する図3a参照。図3aでは、平滑コンデンサ39bの両端子間から出力される電源電圧Vout2が時間に比例して大きくなる例が示されている。これに伴い、抵抗素子40b、41bの間の共通接続端子の出力電圧Vbは時間経過に伴って上昇することになる。その後、図3b中タイミングTss2において、電源電圧Vout2がその目標値と同一になると、抵抗素子40b、41bの間の共通接続端子の出力電圧Vbが基準電圧出力回路32bの出力電圧Vrefと同一になる。このとき、出力電圧SS2が基準電圧出力回路32bの出力電圧Vrefと同一になる。このため、誤差増幅器30bは、出力電圧SS2と抵抗素子40a、41aの間の共通接続端子からの出力電圧Vaとの差分SS2-Vbを増幅した電圧として、零ボルトを出力する。次に、出力電圧SS2が一定電圧Vrefよりも大きくなると、誤差増幅器30bは、出力電圧SS2に代わる基準電圧出力回路32bの出力電圧Vrefと抵抗素子40b、41bの間の共通接続端子からの出力電圧Vbとの差分Vref-Vbを増幅した電圧を出力する。これに伴い、コンパレータ34bは、誤差増幅器30bの出力信号と三角波発生回路33bの出力信号とを比較する。このとき、誤差増幅器30bの出力信号のレベルが三角波発生回路33bの出力信号のレベル以上であるときには、コンパレータ34bの出力信号のレベルがハイレベルになる。誤差増幅器30bの出力信号のレベルが三角波発生回路33bの出力信号のレベル未満であるときに、コンパレータ34bの出力信号のレベルがローレベルになる。このようなコンパレータ34bの出力信号に基づいてゲート駆動回路35bがトランジスタ36bをスイッチングする。ここで、コンパレータ34bの出力信号がローレベルであるときにはトランジスタ36bをオフし、コンパレータ34bの出力信号がハイレベルであるときにはトランジスタ36bをオンする。よって、平滑コンデンサ39bに流れる電流が制御される。このことにより、ゲート駆動回路35bが上述の差分Vref-Vbを小さくするようにトランジスタ36bを制御することになる。このため、電源電圧Vout2が時間経過に伴って徐々に上昇して目標値に到達した後、電源電圧Vout2が目標値と同一値となる状態を維持することになる。図3bでは、電源電圧Vout2が時間に比例して上昇して目標値に到達すると、その後、電源電圧Vout2が目標値と同一値になる状態を維持する例が示されている。以上説明した本実施形態によれば、多出力電源装置1では、定電流電源13から充電されるコンデンサ10と、コンデンサ10の両端子間電圧を電圧増幅した出力電圧SS1を出力するオペアンプ15と、抵抗素子15b、15cにより出力電圧SS1を分圧して出力電圧SS1よりも低い出力電圧SS2を抵抗素子15b、15cの間の共通接続端子から出力する分圧回路とを備える。電源制御回路20Aのゲート駆動回路35aは、出力電圧SS1に基づき、抵抗素子40a、41aの間の共通接続端子から出力される出力電圧Vaと基準電圧出力回路32aの出力電圧Vrefとの差分を小さくするようにトランジスタ36aを制御する。このため、平滑コンデンサ39aの両端子間から出力される電源電圧Vout1は時間経過に伴って目標値に向かって徐々に大きくなり、その後、電源電圧Vout1が目標値と同一になると電源電圧Vout1が目標値と同一値となる状態を維持する。電源制御回路20Bのゲート駆動回路35bは、出力電圧SS2に基づき、抵抗素子40b、41bの間の共通接続端子から出力される出力電圧Vbと基準電圧出力回路32bの出力電圧Vrefとの差分を小さくするようにトランジスタ36bを制御する。このため、平滑コンデンサ39bの両端子間から出力される電源電圧Vout2は時間経過に伴って目標値に向かって徐々に大きくなり、その後、電源電圧Vout2が目標値と同一になる。電源電圧Vout1の目標値は、電源電圧Vout2の目標値よりも高く設定されている。このため、電源電圧Vout1は、電源電圧Vout2よりも高い値を維持することになる。以上により、1つのコンデンサ10を用いることにより、電源制御回路20A、20Bが、それぞれの目標値に向かって上昇する電源電圧Vout1、Vout2を出力することができる。これにより、コンデンサ10を接続するための端子の増加を抑えることができる。上述の第1実施形態では、電源電圧Vout1が目標値に到達したタイミングTss1の後のタイミングTss2において、電源電圧Vout2が目標値に到達する例について説明したが、これに限らず、次の1、2のようにしてもよい。1図4a、bに示すように、電源電圧Vout1が目標値に到達したタイミングTss2よりも前のタイミングTss1において、電源電圧Vout2がその目標値に到達するようにしてもよい。この場合、誤差増幅器30aに対して基準電圧出力回路32aから出力される一定電圧Vref1よりも、誤差増幅器30bに対して基準電圧出力回路32bから出力される一定電圧Vref2<Vref1を低い値に設定することが必要になる。2図5a、bに示すように、電源電圧Vout1が目標値に到達したタイミングTss2と同一のタイミングTss1=Tss2において、電源電圧Vout2が目標値に到達するようにしてもよい。この場合も、基準電圧出力回路32aから出力される一定電圧Vref1よりも、基準電圧出力回路32bから出力される一定電圧Vref2を低い値に設定することが必要になる。第2実施形態上述の第1実施形態では、同一のタイミングで電源電圧Vout1、Vout2の出力をそれぞれ開始させる例について説明したが、これに代えて、本実施形態では、電源電圧Vout1の出力を開始させるタイミングの後で電源電圧Vout2の出力を開始させる例について説明する。図6に本実施形態の多出力電源装置1Aの構成を示す。多出力電源装置1Aは、図2の電源制御回路20A、20B、コンデンサ10、定電流電源13、抵抗素子17、スイッチSW、およびオペアンプ15aに対して、定電流電源15f、抵抗素子15c、スイッチSWa、オペアンプ15e、コンパレータ16、および基準電圧出力回路18を追加したものである。図6中のコンデンサ10は図2中のコンデンサ10と同一であり、図6中の定電流電源13は図2中の定電流電源13と同一であり、図6中の抵抗素子17は図2中の抵抗素子17と同一であり、図6中のスイッチSWは図2中のスイッチSWと同一であり、図6中の電源制御回路20Aは図2中の電源制御回路20Aと同一であり、図6中の電源制御回路20Bは図2中の電源制御回路20Bと同一である。そこで、以下、本実施形態と上記第1実施形態との相違点について図6を参照して説明する。本実施形態のオペアンプ15aでは、その出力端子が反転入力端子-に接続されており、オペアンプ15aの非反転入力端子にはコンデンサ10のプラス電極が接続されている。これにより、オペアンプ15aは、増幅率Aを1としてコンデンサ10の両端子間電圧を電圧増幅するボルテージフォロア回路を構成することになる。抵抗素子15cは、オペアンプ15aの出力端子とグランドとの間に接続されている。定電流電源15fは、抵抗素子15cとグランドとの間に接続されている。スイッチSWaは、抵抗素子15cとグランドとの間において定電流電源15fに対して並列に配置されている。本実施形態のスイッチSWaは、トランジスタ、アナログスイッチなどの半導体スイッチや機械式リレーからなるもので、コンパレータ16の出力信号に応じて抵抗素子15cとグランドとの間を接続或いは開放する。オペアンプ15eは、電圧増幅率Bを1として、この電圧増幅率B=1にて共通接続端子19とグランドとの間の電圧を電圧増幅した電圧を出力電圧SS2として出力する。出力電圧SS2は、出力電圧SS1から抵抗素子15cの電圧降下分減らした電圧である。オペアンプ15eでは、その出力端子が非反転入力端子-に接続されている。コンパレータ16は、オペアンプ15eの出力電圧SS1と基準電圧出力回路18から出力される一定電圧Vref0とを比較する。本実施形態のコンパレータ16の非反転入力端子-には、基準電圧出力回路18から出力される基準電圧Vref0が与えられる。出力電圧Vref0は、基準電圧出力回路32a32bの出力電圧Vrefよりも低い値に設定されている。本実施形態の基準電圧Vref0としては、後述するように、抵抗素子15cの電圧降下分と同一値が設定されている。なお、図6の回路構成のうち電源制御回路20A、20Bおよびコンデンサ10以外の定電流電源13、抵抗素子15c、17、スイッチSW、SWa、オペアンプ15a、15e、定電流電源15f、コンパレータ16、および基準電圧出力回路18は、電圧出力回路15Aを構成している。次に、本実施形態の多出力電源装置1Aの作動について説明する。まず、スイッチSWがオンすると、スイッチSWによって定電流電源13とコンデンサ10のプラス電極との間が接続されると、定電流電源13は、電源Vssから供給される電力に基づいて、スイッチSWを通してコンデンサ10のプラス電極に一定電流を流し始める。これにより、コンデンサ10にエネルギを蓄えることが開始される。このため、コンデンサ10の両端子間電圧が時間経過に伴って徐々に上昇する。このとき、オペアンプ15aは、コンデンサ10の両端子間電圧を電圧増幅率A=1で増幅した出力電圧SS1を出力する。よって、出力電圧SS1は、時間経過に伴って徐々に大きくなる図7b参照。ここで、出力電圧SS1が基準電圧出力回路18から出力される基準電圧Vref0よりも低いときには、コンパレータ16はローレベル信号をスイッチSWaに出力する。このため、スイッチSWaが抵抗素子15cとグランドとの間を接続する。このため、共通接続端子19がスイッチSWaを介してグランドに接続される。よって、オペアンプ15eの非反転入力端子には、共通接続端子19から零ボルトの出力電圧が入力される。したがって、オペアンプ15eの出力電圧SS2は零になる。すなわち、オペアンプ15eはその出力電圧SS2の出力を停止している。その後、タイミングT0において、出力電圧SS1が基準電圧Vref0と同一になる。さらにその後にて、出力電圧SS1が基準電圧出力回路18から出力される基準電圧Vref0よりも高くなるVref0<SS1。このとき、コンパレータ16の出力信号はローレベルからハイレベルに変化する。これに伴い、スイッチSWaが抵抗素子15cとグランドとの間を開放する。このため、オペアンプ15aの出力端子とグランドとの間には、抵抗素子15cと定電流電源15fとが直列に接続されることになる。このとき、オペアンプ15aの出力端子から一定電流が抵抗素子15cおよび定電流電源15fを通してグランドに流れる。このため、抵抗素子15cの両端子間には、上記一定電流に基づいて電圧dVが生じる。よって、オペアンプ15eの非反転入力端子には、オペアンプ15aの出力電圧SS1から抵抗素子15cの両端子間電圧dVすなわち、抵抗素子15cの電圧降下分を減らした電圧=SS1-dVが共通接続端子19の出力電圧として加わる。このため、オペアンプ15eは、共通接続端子19の出力電圧を電圧増幅率B=1で電圧増幅した出力電圧SS2の出力を開始する。したがって、出力電圧SS2は、オペアンプ15aの出力電圧SS1から抵抗素子15cの両端子間電圧dVを減らした電圧=SS1-dVとなる。このようにオペアンプ15aが出力電圧SS1の出力を開始した後のタイミングT0図7a、b参照でオペアンプ15eが出力電圧SS2の出力を開始する。すなわち、電源制御回路20Aが出力電圧SS1に基づいた電源電圧Vout1の出力を開始した後のタイミングT0図7a、b参照で、電源制御回路20Bが起動して出力電圧SS2に基づいた電源電圧Vout2の出力を開始することになる。その後、上述の第1実施形態と同様、電源制御回路20Aは、出力電圧SS1に基づいて電源電圧Vout1を出力する。電源制御回路20Bは、出力電圧SS2に基づいて電源電圧Vout2を出力する。以上説明した本実施形態によれば、定電流電源15f、抵抗素子15c、スイッチSWa、オペアンプ15e、コンパレータ16および基準電圧出力回路18を用いることにより、オペアンプ15aが出力電圧SS1の出力を開始した後のタイミングT0でオペアンプ15eが出力電圧SS2の出力を開始することができる。したがって、電源制御回路20Aが出力電圧SS1に基づいた電源電圧Vout1の出力を開始した後のタイミングT0で、電源制御回路20Bが出力電圧SS2に基づいた電源電圧Vout2の出力を開始することができる。上述の第2実施形態では、基準電圧Vref0としては、抵抗素子15cの電圧降下分の電圧と同一値が設定されている例について説明したが、これに限らず、基準電圧Vref0としては、抵抗素子15cの電圧降下分の電圧値=dVと相違する値を設定してもよい。第3実施形態上述の第1実施形態では、電源制御回路20A、20Bを用いて電源電圧Vout1、Vout2を出力する例について説明したが、本第3実施形態では、図8に示すように、電源制御回路20A、20B以外に、電源電圧Vout1、Vout2に応じて電源電圧Vout3、Vout4を出力する電源制御回路20C、20Dを追加した例について説明する。図9に本実施形態の多出力電源装置1Bの回路構成の詳細を示す。図9の多出力電源装置1Bは、図2のコンデンサ10、定電流電源13、増幅回路15、抵抗素子17、スイッチSW、および電源制御回路20A、20Bに対して、電源制御回路20C、20D、およびシーケンス制御回路21を追加したものである。図9の多出力電源装置1Bのうち電源制御回路20C、20Dおよびシーケンス制御回路21以外の構成10、13、15、17、SW、20A、20Bは、図2の構成と同じである。そこで、以下、電源制御回路20C、20Dおよびシーケンス制御回路21について説明する。図9の電源制御回路20Cは、出力電圧SS1に基づいて電源電圧Vout3を出力する第3の電源制御回路であって、誤差増幅回路30c、ゲート駆動回路35c、トランジスタ36c、平滑コンデンサ39c、および抵抗素子40c、41cを備える。誤差増幅器30cは、誤差増幅器30aと同様に、2つの非反転入力端子のうち低い方の電圧が与えられる非反転入力端子と、反転入力端子-との間の差分を増幅する。本実施形態の2つの非反転入力端子のうち一方の非反転入力端子には、オペアンプ15aの出力電圧SS1が与えられる。2つの非反転入力端子のうち一方の非反転入力端子以外の他方の非反転入力端子には、基準電圧出力回路32cから出力される一定電圧Vrefが与えられる。基準電圧出力回路32cの出力電圧Vrefは、基準電圧出力回路32aの出力電圧Vrefと同一である。反転入力端子-には、抵抗素子40c、41cの間の共通接続端子の出力電圧Vcが与えられる。抵抗素子40c、41cは、電源電圧Vout3がその目標値と同一であるとき、抵抗素子40c、41cの間の共通接続端子から出力される出力電圧Vcが基準電圧出力回路32cの出力電圧Vrefと同一になるように設定されている。ゲート駆動回路35cは、誤差増幅器30cの出力電圧に応じてトランジスタ36cを制御する。トランジスタ36cは、電源制御回路20Aの平滑コンデンサ39aのプラス電極と平滑コンデンサ39cのプラス電極との間に配置されている。平滑コンデンサ39cは、トランジスタ36cのドレイン端子とグランドとの間に配置されている。平滑コンデンサ39cは、トランジスタ36cの出力電圧を平滑する。抵抗素子40c、41cは、平滑コンデンサ39cのプラス電極とグランドとの間で直列接続されて分圧回路を構成する。分圧回路は、平滑コンデンサ39cの両端子間電圧を抵抗素子40c、41cにより分圧した分圧電圧を抵抗素子40c、41cの間の共通接続端子から出力する。図9の電源制御回路20Dは、出力電圧SS2に基づいて電源電圧Vout4を出力する第4の電源制御回路であって、誤差増幅回路30d、ゲート駆動回路35d、トランジスタ36d、平滑コンデンサ39d、および抵抗素子40d、41dを備える。電源制御回路20Dは、誤差増幅回路30dに対して出力電圧SS1に代わる出力電圧SS2が入力されて、かつ平滑コンデンサ39dが平滑コンデンサ39aに代わる平滑コンデンサ39bから充電されること以外、電源制御回路20Cと実質的に同様であるので、電源制御回路20Dの構成の詳細の説明を簡素化する。ここで、誤差増幅回路30dは誤差増幅回路30cに対応し、ゲート駆動回路35dはゲート駆動回路35cに対応し、トランジスタ36dはトランジスタ36cに対応し、平滑コンデンサ39dは平滑コンデンサ39cに対応し、抵抗素子40dは抵抗素子40cに対応し、抵抗素子41dは抵抗素子41cに対応し、基準電圧出力回路32dは基準電圧出力回路32cに対応する。基準電圧出力回路32dから出力される基準電圧Vrefは基準電圧出力回路32cから出力される基準電圧Vrefと同一である。抵抗素子40d、41dは、電源電圧Vout4がその目標値と同一であるとき、抵抗素子40d、41dの間の共通接続端子から出力される出力電圧Vdが基準電圧出力回路32dの出力電圧Vrefと同一になるように設定されている。シーケンス制御回路21は、トランジスタ24、コンパレータ25および抵抗素子22a、22b、23a、23bを備える。トランジスタ24は、電源制御回路20Dの誤差増幅回路30dの出力端子とグランドとの間に配置されている。コンパレータ25は、電源電圧Vout2と電源電圧Vout4とを比較してその比較結果に応じてトランジスタ24を制御する。抵抗素子22a、22bは、電源制御回路20Bの出力端子とグランドとの間に直列接続されて分圧回路を構成する。分圧回路は、電源電圧Vout2を抵抗素子22a、22bにより分圧した分圧電圧を抵抗素子22a、22bの共通接続端子から出力する。抵抗素子23a、23bは、電源制御回路20Cの出力端子とグランドとの間に直列接続されて分圧回路を構成する。分圧回路は、電源電圧Vout3を抵抗素子23a、23bにより分圧した分圧電圧を抵抗素子23a、23bの共通接続端子から出力する。次に、本実施形態の多出力電源装置1Bの作動について説明する。まず、スイッチSWがオンされると、上述の第1実施形態と同様に、定電流電源13からスイッチSWを介してコンデンサ10に流れる一定電流に基づいて、コンデンサ10が充電される。これに伴い、コンデンサ10の両端子間電圧が時間経過に伴って徐々に上昇する。このため、オペアンプ15aの出力電圧SS1が時間経過に伴って徐々に上昇する。これに加えて、抵抗素子15b、15cの間の共通接続端子から出力される出力電圧SS2が徐々に上昇する。これに伴い、上述の第1実施形態と同様に、電源制御回路20Aが出力電圧SS1に基づいて電源電圧Vout1を出力し、電源制御回路20Bが出力電圧SS2に基づいて電源電圧Vout2を出力する。ここで、電源制御回路20Cの誤差増幅回路30cの反転入力端子-には、抵抗素子40c、41cの間の共通接続端子の出力電圧Vcが与えられる。誤差増幅回路30cの2つの非反転入力端子のうち一方の非反転入力端子には、オペアンプ15aの出力電圧SS1が入力される。2つの非反転入力端子のうち一方の非反転入力端子以外の他の非反転入力端子には、基準電圧出力回路32cから出力される出力電圧Vrefが入力されることになる。最初は、出力電圧SS1が基準電圧出力回路32cの出力電圧Vrefよりも低い。このため、誤差増幅器30cは、出力電圧SS1と抵抗素子40c、41cの間の共通接続端子の出力電圧Vcとの差分=SS1-Vcを電圧増幅した電圧を出力する。ここで、出力電圧SS1が基準電圧出力回路32cの出力電圧Vrefに近づくほど、誤差増幅器30cの出力電圧は、徐々に小さくなる。これに伴い、ゲート駆動回路35cは、トランジスタ36cのゲート端子に与える電圧を大きくする。したがって、トランジスタ36cのオン抵抗が徐々に大きくなる。よって、出力電圧SS1の上昇に伴って、平滑コンデンサ39aからトランジスタ36cを通して平滑コンデンサ39cに流れる電流が減少する。したがって、平滑コンデンサ39cの両端子間電圧から出力される電源電圧Vout3は、時間経過に伴って徐々に上昇する。そして、抵抗素子40c、41cの間の共通接続端子の出力電圧Vcが時間経過に伴って上昇する。その後、図10b中タイミングTss1にて、電源電圧Vout3がその目標値と同一になると、抵抗素子40c、41cの間の共通接続端子の出力電圧Vcは基準電圧Vrefと同一になる。このとき、出力電圧SS1が基準電圧Vrefと同一になる。次に、出力電圧SS1が基準電圧Vrefよりも大きくなると、誤差増幅器30cは、出力電圧SS1に代わる基準電圧Vrefと抵抗素子40c、41cの間の共通接続端子の出力電圧Vcとの差分=Vref-Vcを電圧増幅した電圧を出力する。すると、ゲート駆動回路35cは、誤差増幅器30cの出力電圧に基づいてトランジスタ36cを制御する。具体的には、差分=Vref-Vcが大きくなり、誤差増幅器30cの出力電圧が大きくなると、ゲート駆動回路35cは、トランジスタ36cのゲート端子に与える電圧を小さくする。したがって、トランジスタ36cのオン抵抗が小さくなるので、平滑コンデンサ39aからトランジスタ36cを通して平滑コンデンサ39cに流れる電流が増加する。一方、差分=Vref-Vcが減少して、誤差増幅器30cの出力電圧が小さくなると、ゲート駆動回路35cは、トランジスタ36cのゲート端子に与える電圧を大きくする。したがって、トランジスタ36cのオン抵抗が大きくなるので、平滑コンデンサ39aからトランジスタ36cを通して平滑コンデンサ39cに流れる電流が減少する。このようにゲート駆動回路35cがトランジスタ36cを制御することにより、平滑コンデンサ39cに流れる電流を制御することにより、平滑コンデンサ39cの両端子間電圧から出力される電源電圧Vout3は、その目標値と同一値を維持することになる。以上により、出力電圧SS1が基準電圧Vrefよりも低いときには、ゲート駆動回路35cが抵抗素子40c、41cの間の共通接続端子の出力電圧Vcと基準電圧Vrefとの差分を小さくするようにトランジスタ36cを制御することにより、電源電圧Vout3がその目標値に向けて時間経過に伴って徐々に上昇することになる。その後、出力電圧SS1が基準電圧Vrefよりも高くなると、ゲート駆動回路35cが抵抗素子40c、41cの間の共通接続端子の出力電圧Vcと基準電圧Vrefとの差分を小さくするようにトランジスタ36cを制御することにより、電源電圧Vout3がその目標値と同一値になる。図10aでは、電源電圧Vout3は、時間に比例して大きくなり、その後電源電圧Vout3がその目標値と同一値になる例を示している。本実施形態の電源電圧Vout3の目標値は、電源電圧Vout1の目標値よりも小さく、かつ電源電圧Vout2の目標値よりも大きくなっている。また、電源制御回路20Dの誤差増幅回路30dの反転入力端子-には、抵抗素子40d、41dの間の共通接続端子の出力電圧Vdが与えられる。誤差増幅回路30dの2つの非反転入力端子のうち一方の非反転入力端子には、抵抗素子15b、15cの間の共通接続端子から出力電圧SS2が入力される。2つの非反転入力端子のうち一方の非反転入力端子以外の他の非反転入力端子には、基準電圧出力回路32dから出力される基準電圧Vrefが入力される。最初は、出力電圧SS2が基準電圧出力回路32dの出力電圧Vrefよりも低くなる。このため、誤差増幅器30dは、出力電圧SS2と抵抗素子40d、41dの間の共通接続端子の出力電圧Vdとの差分=SS1-Vdを電圧増幅した電圧を出力する。ここで、出力電圧SS2が基準電圧出力回路32dの出力電圧Vrefに近づくほど、誤差増幅器30dの出力電圧は、徐々に小さくなる。これに伴い、ゲート駆動回路35dは、トランジスタ36dのゲート端子に与える電圧を大きくする。したがって、トランジスタ36dのオン抵抗が徐々に大きくなる。よって、出力電圧SS2の上昇に伴って、平滑コンデンサ39bからトランジスタ36dを通して平滑コンデンサ39dに流れる電流が減少する。したがって、平滑コンデンサ39dの両端子間電圧から出力される電源電圧Vout4は、時間経過に伴って徐々に上昇する。そして、抵抗素子40d、41dの間の共通接続端子の出力電圧Vdが時間経過に伴って上昇する。その後、図10b中タイミングTss2にて、電源電圧Vout4がその目標値と同一になると、抵抗素子40d、41dの間の共通接続端子の出力電圧Vdは基準電圧Vrefと同一になる。このとき、出力電圧SS2が基準電圧Vrefと同一になる。次に、出力電圧SS2が基準電圧Vrefよりも大きくなると、誤差増幅器30dは、出力電圧SS2に代わる基準電圧Vrefと抵抗素子40d、41dの間の共通接続端子の出力電圧Vdとの差分=Vd-Vrefを電圧増幅した電圧を出力する。すると、ゲート駆動回路35dは、誤差増幅器30dの出力電圧に応じてトランジスタ36dを制御する。具体的には、差分=Vref-Vdが大きくなり、誤差増幅器30dの出力電圧が大きくなると、ゲート駆動回路35dは、トランジスタ36dのゲート端子に与える電圧を小さくする。したがって、トランジスタ36dのオン抵抗が小さくなるので、平滑コンデンサ39bからトランジスタ36dを通して平滑コンデンサ39dに流れる電流が増加する。一方、差分=Vref-Vdが減少して、誤差増幅器30dの出力電圧が小さくなると、ゲート駆動回路35dは、トランジスタ36dのゲート端子に与える電圧を大きくする。したがって、トランジスタ36dのオン抵抗が大きくなるので、平滑コンデンサ39bからトランジスタ36dを通して平滑コンデンサ39dに流れる電流が減少する。このようにゲート駆動回路35dがトランジスタ36dを制御することにより、平滑コンデンサ39dの両端子間電圧から出力される電源電圧Vout4は、その目標値と同一値を維持することになる。以上により、出力電圧SS2が基準電圧Vrefよりも低いときには、ゲート駆動回路35dが抵抗素子40d、41dの間の共通接続端子の出力電圧Vdと基準電圧Vrefとの差分を小さくするようにトランジスタ36dを制御することにより、電源電圧Vout4がその目標値に向けて時間経過に伴って徐々に上昇することになる。その後、出力電圧SS2が基準電圧Vrefよりも高くなると、ゲート駆動回路35dが抵抗素子40d、41dの間の共通接続端子の出力電圧Vdと基準電圧Vrefとの差分を小さくするようにトランジスタ36dを制御することにより、電源電圧Vout4がその目標値と同一値になる。図10aでは、電源電圧Vout4は、時間に比例して大きくなり、その後電源電圧Vout4がその目標値と同一値になる例を示している。本実施形態の電源電圧Vout4の目標値は、電源電圧Vout2の目標値よりも小さくなっている。このため、電源制御回路20A、20B、20C、20Dが同時に起動して、電源電圧Vout1、Vout2、Vout3、Vout4の出力を同時に開始するときには、図10bに示すように、電源電圧Vout1>電源電圧Vout3>電源電圧Vout2>電源電圧Vout4の関係になる。ここで、図9のシーケンス制御回路21を用いてない場合において、ゲート駆動回路35cを起動させるのに必要な最低電源電圧Vth1が、ゲート駆動回路35dを起動させるのに必要な最低電源電圧Vth2に比べて高い場合にはVth1>Vth2、図11a、bに示すように、電源電圧Vout4の立ち上がり開始時期t2よりも、電源電圧Vout3の立ち上がり開始時期t1の方が後となり、電源電圧Vout3が電源電圧Vout4よりも低くなるタイミングが生じることになる。これに対して、本実施形態では、電源電圧Vout3が電源電圧Vout2よりも低いときには、抵抗素子23a、23bの共通接続端子の出力電圧は、抵抗素子22a、22bの共通接続端子の出力電圧よりも低くなる。このため、コンパレータ25の出力信号レベルはハイレベルになる。よって、トランジスタ24はコンパレータ25の出力信号に基づいてオンするので、誤差増幅回路30dの出力端子とグランドとの間がトランジスタ24を介して接続される。このため、ゲート駆動回路35dには、零ボルトの電圧が与えられる。したがって、ゲート駆動回路35dがトランジスタ36dをオフすることになる。その後、電源電圧Vout3が電源電圧Vout2よりも高くなると、抵抗素子23a、23bの共通接続端子の出力電圧は、抵抗素子22a、22bの共通接続端子の出力電圧よりも高くなる。このため、コンパレータ25の出力信号レベルはハイレベルからローレベルに変化する。よって、トランジスタ24はコンパレータ25の出力信号に基づいてオフするので、誤差増幅回路30dの出力端子とグランドとの間が開放される。このため、ゲート駆動回路35dには、誤差増幅回路30dの出力電圧が与えられる。したがって、ゲート駆動回路35dによるトランジスタ36dの制御を開始する。このことにより、平滑コンデンサ39bからトランジスタ36dを通して平滑コンデンサ39dへの充電が開始されて、平滑コンデンサ39dの両端子間からの電源電圧Vout4の出力が開始される。以上説明した本実施形態によれば、多出力電源装置1Bは電源制御回路20A、20Bに対して電源制御回路20C、20Dを追加した構成になっている。したがって、電源制御回路20Cによって出力電圧SS1に応じて電源電圧Vout3を出力させることができるとともに、電源制御回路20Dによって出力電圧SS2に応じて電源電圧Vout4を出力させることができる本実施形態では、シーケンス制御回路21を用いているので、電源電圧Vout3が電源電圧Vout2よりも高くなると、シーケンス制御回路21によってゲート駆動回路35dによるトランジスタ36dの制御を開始して、電源電圧Vout4の立ち上がりが開始される。このため、電源電圧Vout4が電源電圧Vout3よりも高くなることを未然に避けることが可能になる。他の実施形態上述の第1実施形態では、コンデンサ10の両端子間電圧に応じて2つの出力電圧SS1、SS2を生成し、これら出力電圧SS1、SS2に応じて2つの電源電圧Vout1、Vout2を出力する多出力電源装置1について説明したが、これに代えて、コンデンサ10の両端子間電圧に応じて3つ以上の出力電圧SS1、SS2、SSNを生成し、これら出力電圧SS1、SS2SSNに応じて3つ以上の電源電圧Vout1、Vout2VoutNを出力するようにしてもよい。なお、Nは3以上の整数である。上述の第1、第2、第3の実施形態では、スイッチSWとして、他の制御装置からの制御信号に基づいて定電流電源2とオペアンプ15の非反転入力端子との間を接続、或いは開放するものについて説明したが、これに代えて、スイッチSWとして、使用者の作動によって定電流電源2とオペアンプ15の非反転入力端子との間を接続、或いは開放するものを用いてもよい。上述の第1実施形態では、抵抗素子15b、15cを用いてオペアンプ15aの電圧増幅率Aを設定した例について説明したが、これに代えて、抵抗素子15b、15cを削除してオペアンプ15aの電圧増幅率Aを1とし、オペアンプ15aをボルテージホローワとして作動させるようにしてもよい。上述の第2実施形態では、オペアンプ15aをボルテージホローワ回路として作動させる例について説明したが、これに代えて、オペアンプ15aとしては、コンデンサ10の両端子間電圧を1よりも大きい電圧増幅率で増幅させるように構成してもよい。上述の第2実施形態では、上述の第1実施形態における電源制御回路20A、20Bの電源電圧Vout1、Vout2に応じて電源電圧Vout3、Vout4を出力する電源制御回路20C、20Dを電源制御回路20A、20Bに追加した例について説明したが、これに代えて、上述の第2実施形態における電源制御回路20A、20Bの電源電圧Vout1、Vout2に応じて電源電圧Vout3、Vout4を出力する電源制御回路20C、20Dを電源制御回路20A、20Bに追加してもよい。上述の第3実施形態では、電源電圧Vout1が目標値に到達するタイミング後に、電源電圧Vout2が目標値に到達するようにした例について説明したが、これに限らず、電源電圧Vout1が目標値に到達したタイミング前において、電源電圧Vout2がその目標値に到達するようにしてもよい。或いは、電源電圧Vout1が目標値に到達したタイミングと同一タイミングにおいて、電源電圧Vout2が目標値に到達するようにしてもよい。上述の第1、第2、第3実施形態では、トランジスタ36a、36bとしてはpMOSトランジスタを用いた例について説明したが、これに限らず、nMOSトランジスタ、IGBT、バイポーラトランジスタなどの各種の半導体スイッチを用いてもよい。上述の第3実施形態のトランジスタ36c、36dにおいても、トランジスタ36a、36bと同様に、pMOSトランジスタ以外の各種の半導体スイッチを用いてもよい。上述の第3実施形態では、電源電圧Vout1、Vout2がそれぞれ同一のタイミングで立ち上がる例について説明したが、これに代えて、本実施形態では、電源電圧Vout1が立ち上がるタイミングの後で電源電圧Vout2が立ち上がるようにしてもよい。