第1Pチャンネル電界効果トランジスタと第1Nチャンネル電界効果トランジスタとが設けられたパワー段と、第2Pチャンネル電界効果トランジスタと第2Nチャンネル電界効果トランジスタとが設けられ、前記第2Pチャンネル電界効果トランジスタのドレイン電位に基づいて前記第1Pチャンネル電界効果トランジスタのゲートを駆動するとともに、前記第2Nチャンネル電界効果トランジスタのドレイン電位に基づいて前記第1Nチャンネル電界効果トランジスタのゲートを駆動するドライバ段と、前記第2Pチャンネル電界効果トランジスタのドレイン電位および前記第2Nチャンネル電界効果トランジスタのドレイン電位に基づいて、前記第2Pチャンネル電界効果トランジスタのドレインと前記第2Nチャンネル電界効果トランジスタのドレインとの間の導通状態を制御するスイッチング制御部と、前記スイッチング制御部による制御に基づいて、前記第2Pチャンネル電界効果トランジスタのドレインと前記第2Nチャンネル電界効果トランジスタのドレインとの間の導通状態を切り替えるスイッチング部とを備えることを特徴とするスイッチング回路。前記スイッチング制御部は、前記第2Pチャンネル電界効果トランジスタをオフからオンに切り替えることにより、前記第1Pチャンネル電界効果トランジスタのゲート電位を立ち上げ、前記第1Pチャンネル電界効果トランジスタをオフし、前記第1Pチャンネル電界効果トランジスタのゲート電位を立ち上げることにより、前記スイッチング部をオンさせ、前記スイッチング部をオンさせることにより、前記第1Nチャンネル電界効果トランジスタのゲート電位を立ち上げ、前記第1Nチャンネル電界効果トランジスタをオンすることを特徴とする請求項1に記載のスイッチング回路。前記スイッチング制御部は、前記第2Nチャンネル電界効果トランジスタをオフからオンに切り替えることにより、前記第1Nチャンネル電界効果トランジスタのゲート電位を立ち下げ、前記第1Nチャンネル電界効果トランジスタをオフし、前記第1Nチャンネル電界効果トランジスタのゲート電位を立ち下げることにより、前記スイッチング部をオンさせ、前記スイッチング部をオンさせることにより、前記第1Pチャンネル電界効果トランジスタのゲート電位を立ち下げ、前記第1Pチャンネル電界効果トランジスタをオンすることを特徴とする請求項2に記載のスイッチング回路。前記スイッチング制御部は、前記第2Pチャンネル電界効果トランジスタのドレイン電位とパルス信号とのNAND演算に基づいて、前記スイッチング部をオンさせるNAND回路と、前記第2Nチャンネル電界効果トランジスタのドレイン電位と前記パルス信号とのNOR演算に基づいて、前記スイッチング部をオンさせるNOR回路とを備えることを特徴とする請求項3に記載のスイッチング回路。第1Pチャンネル電界効果トランジスタと第1Nチャンネル電界効果トランジスタとが設けられたパワー段と、第2Pチャンネル電界効果トランジスタと第2Nチャンネル電界効果トランジスタとが設けられ、前記第2Pチャンネル電界効果トランジスタのドレイン電位に基づいて前記第1Pチャンネル電界効果トランジスタのゲートを駆動するとともに、前記第2Nチャンネル電界効果トランジスタのドレイン電位に基づいて前記第1Nチャンネル電界効果トランジスタのゲートを駆動するドライバ段と、前記第2Pチャンネル電界効果トランジスタのドレイン電位および前記第2Nチャンネル電界効果トランジスタのドレイン電位に基づいて、前記第2Pチャンネル電界効果トランジスタのドレインと前記第2Nチャンネル電界効果トランジスタのドレインとの間の導通状態を切り替えるデッドタイム制御部とを備えることを特徴とするスイッチング回路。前記デッドタイム制御部は、前記第2Pチャンネル電界効果トランジスタのゲートと第2Nチャンネル電界効果トランジスタのゲートを駆動するパルス信号がロウレベルの時に、前記第2Pチャンネル電界効果トランジスタのドレイン電位が立ち上がったのを検出してから、第2Nチャンネル電界効果トランジスタのドレイン電位を立ち上げ、前記パルス信号がハイレベルの時に、前記第2Nチャンネル電界効果トランジスタのドレイン電位が立ち下がったのを検出してから、第2Pチャンネル電界効果トランジスタのドレイン電位を立ち下げることを特徴とする請求項5に記載のスイッチング回路。前記デッドタイム制御部は、前記第2Pチャンネル電界効果トランジスタのドレインと前記第2Nチャンネル電界効果トランジスタのドレインとの間に挿入され、第3Pチャンネル電界効果トランジスタと第4Pチャンネル電界効果トランジスタとが互いに直列に接続された第1直列回路と、前記第2Pチャンネル電界効果トランジスタのドレインと前記第2Nチャンネル電界効果トランジスタのドレインとの間に挿入され、第3Nチャンネル電界効果トランジスタと第4Nチャンネル電界効果トランジスタとが互いに直列に接続された第2直列回路とを備え、前記第3Pチャンネル電界効果トランジスタのゲートには前記パルス信号が印加され、前記第4Pチャンネル電界効果トランジスタのゲートには前記第2Pチャンネル電界効果トランジスタのドレイン電位の反転信号が印加され、前記第3Nチャンネル電界効果トランジスタのゲートには前記パルス信号が印加され、前記第4Nチャンネル電界効果トランジスタのゲートには前記第2Nチャンネル電界効果トランジスタのドレイン電位の反転信号が印加されることを特徴とする請求項6に記載のスイッチング回路。本発明の一つの実施形態の目的は、デッドタイム制御における電力効率を向上させることが可能なスイッチング回路を提供することである。実施形態のスイッチング回路によれば、パワー段と、ドライバ段と、スイッチング制御部と、スイッチング部とが設けられている。パワー段は、第1Pチャンネル電界効果トランジスタと第1Nチャンネル電界効果トランジスタとが設けられている。ドライバ段は、第2Pチャンネル電界効果トランジスタと第2Nチャンネル電界効果トランジスタとが設けられ、前記第2Pチャンネル電界効果トランジスタのドレイン電位に基づいて前記第1Pチャンネル電界効果トランジスタのゲートを駆動するとともに、前記第2Nチャンネル電界効果トランジスタのドレイン電位に基づいて前記第1Nチャンネル電界効果トランジスタのゲートを駆動する。スイッチング制御部は、前記第2Pチャンネル電界効果トランジスタのドレイン電位および前記第2Nチャンネル電界効果トランジスタのドレイン電位に基づいて、前記第2Pチャンネル電界効果トランジスタのドレインと前記第2Nチャンネル電界効果トランジスタのドレインとの間の導通状態を制御する。スイッチング部は、前記スイッチング制御部による制御に基づいて、前記第2Pチャンネル電界効果トランジスタのドレインと前記第2Nチャンネル電界効果トランジスタのドレインとの間の導通状態を切り替える。以下、実施形態に係るスイッチング回路について図面を参照しながら説明する。なお、これらの実施形態により本発明が限定されるものではない。第1実施形態図1は、第1実施形態に係るスイッチング回路の概略構成を示すブロック図である。図1において、このスイッチング回路には、パルス発生部1、スイッチング制御部2、スイッチング部W、ドライバ段Dおよびパワー段Pが設けられている。ドライバ段Dには、Pチャンネル電界効果トランジスタM3およびNチャンネル電界効果トランジスタM4が設けられている。パワー段Pには、Pチャンネル電界効果トランジスタM1およびNチャンネル電界効果トランジスタM2が設けられている。なお、Pチャンネル電界効果トランジスタM1およびNチャンネル電界効果トランジスタM2は、Pチャンネル電界効果トランジスタM3およびNチャンネル電界効果トランジスタM4よりも駆動力を大きくすることができる。ここで、Pチャンネル電界効果トランジスタM1のドレインはNチャンネル電界効果トランジスタM2のドレインに接続され、Pチャンネル電界効果トランジスタM1のソースは電源電位VDDに接続され、Nチャンネル電界効果トランジスタM2のソースは接地電位GNDに接続されている。Pチャンネル電界効果トランジスタM3のドレインは、スイッチング部Wを介してNチャンネル電界効果トランジスタM2のドレインに接続され、Pチャンネル電界効果トランジスタM3のソースは電源電位VDDに接続され、Nチャンネル電界効果トランジスタM4のソースは接地電位GNDに接続されている。また、Pチャンネル電界効果トランジスタM3のドレインはPチャンネル電界効果トランジスタM1のゲートに接続され、Nチャンネル電界効果トランジスタM4のドレインはNチャンネル電界効果トランジスタM2のゲートに接続されている。パルス発生部1は、デジタル信号DIに基づいてパルス信号Aを生成することができる。なお、パルス発生部1は、PWMPulseWidthModulation方式であってもよいし、PDMPulseDensityModulation方式であってもよい。スイッチング制御部2は、Pチャンネル電界効果トランジスタM3のドレイン電位G1およびNチャンネル電界効果トランジスタM4のドレイン電位G2に基づいて、Pチャンネル電界効果トランジスタM3のドレインとNチャンネル電界効果トランジスタM4のドレインとの間の導通状態を制御することができる。具体的には、スイッチング制御部2は、パルス信号Aがロウレベルの時に、Pチャンネル電界効果トランジスタM3のドレイン電位G1が立ち上がったのを検出してから、Nチャンネル電界効果トランジスタM4のドレイン電位G2が立ち上がるように、スイッチング部Wを制御することができる。また、パルス信号Aがハイレベルの時に、Nチャンネル電界効果トランジスタM4のドレイン電位G2が立ち下がったのを検出してから、Pチャンネル電界効果トランジスタM3のドレイン電位G1が立ち下がるように、スイッチング部Wを制御することができる。スイッチング部Wは、スイッチング制御部2による制御に基づいて、Pチャンネル電界効果トランジスタM3のドレインとNチャンネル電界効果トランジスタM4のドレインとの間の導通状態を切り替えることができる。図2は、図1のスイッチング回路の各部の電圧波形を示すタイミングチャートである。図2において、パルス発生部1では、デジタル信号DIに基づいてパルス信号Aが生成され、スイッチング制御部2に出力される。なお、パルス発生部1は、デジタル信号DIに基づいてパルス信号Aのオンとオフの粗密を制御することができる。例えば、デジタル信号DIの値の増減に応じてパルス信号Aのデューティを増減させることができる。そして、スイッチング制御部2において、パルス信号Aに基づいてゲート信号G3、G4が生成され、ゲート信号G3はPチャンネル電界効果トランジスタM3のゲートに印加され、ゲート信号G4はNチャンネル電界効果トランジスタM4のゲートに印加される。なお、ゲート信号G3、G4は互いに等しくすることができ、パルス信号Aそれ自体であってもよいし、パルス信号Aを遅延させた信号であってもよい。また、スイッチング制御部2において、パルス信号Aおよびドレイン電位G1、G2に基づいて制御信号SWが生成され、スイッチング部Wに出力される。そして、パルス信号Aが立ち上がると時刻a→b、ゲート信号G3、G4が立ち上がり、Pチャンネル電界効果トランジスタM3がオフするとともに、Nチャンネル電界効果トランジスタM4がオンする時刻c→d。また、ドレイン電位G1、G2がハイレベルの時にパルス信号Aが立ち上がると、スイッチング部Wがオンからオフに切り替えられ時刻b→c、Pチャンネル電界効果トランジスタM3のドレインとNチャンネル電界効果トランジスタM4のドレインとが電気的に切り離される。そして、Nチャンネル電界効果トランジスタM4がオンすると、Nチャンネル電界効果トランジスタM4のドレイン電位G2が立ち下がり時刻d→e、そのドレイン電位G2がNチャンネル電界効果トランジスタM2のゲートに印加されることでNチャンネル電界効果トランジスタM2がオンからオフに切り替わる。また、Nチャンネル電界効果トランジスタM4のドレイン電位G2が立ち下がると、スイッチング部Wがオフからオンに切り替えられ時刻d→e、Pチャンネル電界効果トランジスタM3のドレインとNチャンネル電界効果トランジスタM4のドレインとが電気的に接続される。この時、Pチャンネル電界効果トランジスタM3はオフされているので、Pチャンネル電界効果トランジスタM3のドレイン電位G1はNチャンネル電界効果トランジスタM4のドレイン電位G2と等しくなり、Pチャンネル電界効果トランジスタM3のドレイン電位G1が立ち下がる時刻e→f。そして、Pチャンネル電界効果トランジスタM3のドレイン電位G1が立ち下がると、そのドレイン電位G1がPチャンネル電界効果トランジスタM1のゲートに印加されることでPチャンネル電界効果トランジスタM1がオフからオンに切り替わり、出力信号Zが立ち上がる。この結果、パルス信号Aが立ち上がると、Nチャンネル電界効果トランジスタM2がオフしてからPチャンネル電界効果トランジスタM1をオンさせることができる。このため、パルス信号Aの立ち上がり時において、Pチャンネル電界効果トランジスタM1とNチャンネル電界効果トランジスタM2が同時にオンするのを防止することができ、Pチャンネル電界効果トランジスタM1およびNチャンネル電界効果トランジスタM2に貫通電流が流れるのを防止することができる。また、Nチャンネル電界効果トランジスタM2がオフしたのを検出してから、Pチャンネル電界効果トランジスタM1をオンさせることにより、Nチャンネル電界効果トランジスタM2がオフしたら即座にPチャンネル電界効果トランジスタM1をオンさせることができる。このため、Pチャンネル電界効果トランジスタM1とNチャンネル電界効果トランジスタM2が同時にオンするのを防止するため、Pチャンネル電界効果トランジスタM1およびNチャンネル電界効果トランジスタM2の両者がオフしている期間に余計なマージンを設ける必要がなくなり、デッドタイムを短くすることが可能となることから、歪率を低減することができる。次に、パルス信号Aが立ち下がると時刻g→h、ゲート信号G3、G4が立ち下がり、Pチャンネル電界効果トランジスタM3がオンするとともに、Nチャンネル電界効果トランジスタM4がオフする時刻i→j。また、ドレイン電位G1、G2がロウレベルの時にパルス信号Aが立ち下がると、スイッチング部Wがオンからオフに切り替えられ時刻h→i、Pチャンネル電界効果トランジスタM3のドレインとNチャンネル電界効果トランジスタM4のドレインとが電気的に切り離される。そして、Pチャンネル電界効果トランジスタM3がオンすると、Pチャンネル電界効果トランジスタM3のドレイン電位G1が立ち上がり時刻j→k、そのドレイン電位G1がPチャンネル電界効果トランジスタM1のゲートに印加されることでPチャンネル電界効果トランジスタM1がオンからオフに切り替わる。また、Pチャンネル電界効果トランジスタM3のドレイン電位G1が立ち下がると、スイッチング部Wがオフからオンに切り替えられ時刻j→k、Pチャンネル電界効果トランジスタM3のドレインとNチャンネル電界効果トランジスタM4のドレインとが電気的に接続される。この時、Nチャンネル電界効果トランジスタM4はオフされているので、Nチャンネル電界効果トランジスタM4のドレイン電位G2はPチャンネル電界効果トランジスタM3のドレイン電位G1と等しくなり、Nチャンネル電界効果トランジスタM4のドレイン電位G2が立ち上がる時刻k→l。そして、Nチャンネル電界効果トランジスタM4のドレイン電位G2が立ち上がると、そのドレイン電位G2がNチャンネル電界効果トランジスタM2のゲートに印加されることでNチャンネル電界効果トランジスタM2がオフからオンに切り替わり、出力信号Zが立ち下がる。この結果、パルス信号Aが立ち下がると、Pチャンネル電界効果トランジスタM1がオフしてからNチャンネル電界効果トランジスタM2をオンさせることができる。このため、パルス信号Aの立ち下がり時において、Pチャンネル電界効果トランジスタM1とNチャンネル電界効果トランジスタM2が同時にオンするのを防止することができ、Pチャンネル電界効果トランジスタM1およびNチャンネル電界効果トランジスタM2に貫通電流が流れるのを防止することができる。また、Pチャンネル電界効果トランジスタM1がオフしたのを検出してから、Nチャンネル電界効果トランジスタM2をオンさせることにより、Pチャンネル電界効果トランジスタM1がオフしたら即座にNチャンネル電界効果トランジスタM2をオンさせることができる。このため、Pチャンネル電界効果トランジスタM1とNチャンネル電界効果トランジスタM2が同時にオンするのを防止するため、Pチャンネル電界効果トランジスタM1およびNチャンネル電界効果トランジスタM2の両者がオフしている期間に余計なマージンを設ける必要がなくなり、デッドタイムを短くすることが可能となることから、歪率を低減することができる。第2実施形態図3は、第2実施形態に係るスイッチング回路の概略構成を示すブロック図である。図3において、スイッチング部Wには、Pチャンネル電界効果トランジスタM5およびNチャンネル電界効果トランジスタM6が設けられている。Pチャンネル電界効果トランジスタM5とNチャンネル電界効果トランジスタM6とは互いに並列に接続され、この並列回路は、Pチャンネル電界効果トランジスタM3のドレインとNチャンネル電界効果トランジスタM4のドレインと間に接続されている。また、スイッチング制御部2では、ゲート信号G5、G6が生成される。そして、ゲート信号G5は、Pチャンネル電界効果トランジスタM5のゲートに印加され、ゲート信号G6は、Nチャンネル電界効果トランジスタM6のゲートに印加される。なお、ゲート信号G5は制御信号SWを用いることができ、ゲート信号G6は制御信号SWの反転信号を用いることができる。そして、ドレイン電位G1、G2がハイレベルの時にパルス信号Aが立ち上がると、ゲート信号G5が立ち上がり、Pチャンネル電界効果トランジスタM5がオフするとともに、ゲート信号G6が立ち下がり、Nチャンネル電界効果トランジスタM6がオフする。この結果、スイッチング部Wがオンからオフに切り替えられ、Pチャンネル電界効果トランジスタM3のドレインとNチャンネル電界効果トランジスタM4のドレインとが電気的に切り離される。また、Nチャンネル電界効果トランジスタM4のドレイン電位G2が立ち下がると、ゲート信号G5が立ち下がり、Pチャンネル電界効果トランジスタM5がオンするとともに、ゲート信号G6が立ち上がり、Nチャンネル電界効果トランジスタM6がオンする。この結果、スイッチング部Wがオフからオンに切り替えられ、Pチャンネル電界効果トランジスタM3のドレインとNチャンネル電界効果トランジスタM4のドレインとが電気的に接続される。また、ドレイン電位G1、G2がロウレベルの時にパルス信号Aが立ち下がると、ゲート信号G5が立ち上がり、Pチャンネル電界効果トランジスタM5がオフするとともに、ゲート信号G6が立ち下がり、Nチャンネル電界効果トランジスタM6がオフする。この結果、スイッチング部Wがオンからオフに切り替えられ、Pチャンネル電界効果トランジスタM3のドレインとNチャンネル電界効果トランジスタM4のドレインとが電気的に切り離される。また、Pチャンネル電界効果トランジスタM3のドレイン電位G1が立ち下がると、ゲート信号G5が立ち下がり、Pチャンネル電界効果トランジスタM5がオンするとともに、ゲート信号G6が立ち上がり、Nチャンネル電界効果トランジスタM6がオンする。この結果、スイッチング部Wがオフからオンに切り替えられ、Pチャンネル電界効果トランジスタM3のドレインとNチャンネル電界効果トランジスタM4のドレインとが電気的に接続される。第3実施形態図4は、第3実施形態に係るスイッチング回路の概略構成を示すブロック図である。図4において、スイッチング制御部2には、遅延素子E1、インバータV1、NAND回路L5およびNOR回路L6が設けられている。そして、パルス信号Aは遅延素子E1を介してPチャンネル電界効果トランジスタM3およびNチャンネル電界効果トランジスタM4のゲートに入力される。また、パルス信号AはインバータV1を介してNAND回路L5の一方の入力端子およびNOR回路L6の一方の入力端子に入力される。また、Pチャンネル電界効果トランジスタM3のドレインはNAND回路L5の他方の入力端子に接続され、Nチャンネル電界効果トランジスタM4のドレインはNOR回路L6の他方の入力端子に接続されている。また、NAND回路L5の出力端子はPチャンネル電界効果トランジスタM5のゲートに接続され、NOR回路L6の出力端子はNチャンネル電界効果トランジスタM6のゲートに接続されている。そして、図2において、パルス信号Aが遅延素子E1にて遅延されることでゲート信号G3、G4が生成され、ゲート信号G3はPチャンネル電界効果トランジスタM3のゲートに印加され、ゲート信号G4はNチャンネル電界効果トランジスタM4のゲートに印加される。そして、パルス信号Aが立ち上がると時刻a→b、ゲート信号G3、G4が立ち上がり、Pチャンネル電界効果トランジスタM3がオフするとともに、Nチャンネル電界効果トランジスタM4がオンする時刻c→d。また、ドレイン電位G1、G2がハイレベルの時にパルス信号Aが立ち上がると、NAND回路L5にてゲート信号G5が立ち上げられ、Pチャンネル電界効果トランジスタM5がオフするとともに、NOR回路L6にてゲート信号G6が立ち下げられ、Nチャンネル電界効果トランジスタM6がオフする。この結果、スイッチング部Wがオンからオフに切り替えられ時刻b→c、Pチャンネル電界効果トランジスタM3のドレインとNチャンネル電界効果トランジスタM4のドレインとが電気的に切り離される。そして、Nチャンネル電界効果トランジスタM4がオンすると、Nチャンネル電界効果トランジスタM4のドレイン電位G2が立ち下がり時刻d→e、そのドレイン電位G2がNチャンネル電界効果トランジスタM2のゲートに印加されることでNチャンネル電界効果トランジスタM2がオンからオフに切り替わる。また、Nチャンネル電界効果トランジスタM4のドレイン電位G2が立ち下がると、NAND回路L5にてゲート信号G5が立ち下げられ、Pチャンネル電界効果トランジスタM5がオンするとともに、NOR回路L6にてゲート信号G6が立ち上げられ、Nチャンネル電界効果トランジスタM6がオンする。この結果、スイッチング部Wがオフからオンに切り替えられ時刻d→e、Pチャンネル電界効果トランジスタM3のドレインとNチャンネル電界効果トランジスタM4のドレインとが電気的に接続される。この時、Pチャンネル電界効果トランジスタM3はオフされているので、Pチャンネル電界効果トランジスタM3のドレイン電位G1はNチャンネル電界効果トランジスタM4のドレイン電位G2と等しくなり、Pチャンネル電界効果トランジスタM3のドレイン電位G1が立ち下がる時刻e→f。そして、Pチャンネル電界効果トランジスタM3のドレイン電位G1が立ち下がると、そのドレイン電位G1がPチャンネル電界効果トランジスタM1のゲートに印加されることでPチャンネル電界効果トランジスタM1がオフからオンに切り替わり、出力信号Zが立ち上がる。この結果、パルス信号Aが立ち上がると、Nチャンネル電界効果トランジスタM2がオフしてからPチャンネル電界効果トランジスタM1をオンさせることができる。このため、パルス信号Aの立ち上がり時において、Pチャンネル電界効果トランジスタM1とNチャンネル電界効果トランジスタM2が同時にオンするのを防止することができ、Pチャンネル電界効果トランジスタM1およびNチャンネル電界効果トランジスタM2に貫通電流が流れるのを防止することができる。また、Nチャンネル電界効果トランジスタM2がオフしたのを検出してから、Pチャンネル電界効果トランジスタM1をオンさせることにより、Nチャンネル電界効果トランジスタM2がオフしたら即座にPチャンネル電界効果トランジスタM1をオンさせることができる。このため、Pチャンネル電界効果トランジスタM1とNチャンネル電界効果トランジスタM2が同時にオンするのを防止するため、Pチャンネル電界効果トランジスタM1およびNチャンネル電界効果トランジスタM2の両者がオフしている期間に余計なマージンを設ける必要がなくなり、デッドタイムを短くすることが可能となることから、歪率を低減することができる。次に、パルス信号Aが立ち下がると時刻g→h、ゲート信号G3、G4が立ち下がり、Pチャンネル電界効果トランジスタM3がオンするとともに、Nチャンネル電界効果トランジスタM4がオフする時刻i→j。また、ドレイン電位G1、G2がロウレベルの時にパルス信号Aが立ち下がると、NAND回路L5にてゲート信号G5が立ち上げられ、Pチャンネル電界効果トランジスタM5がオフするとともに、NOR回路L6にてゲート信号G6が立ち下げられ、Nチャンネル電界効果トランジスタM6がオフする。この結果、スイッチング部Wがオンからオフに切り替えられ時刻h→i、Pチャンネル電界効果トランジスタM3のドレインとNチャンネル電界効果トランジスタM4のドレインとが電気的に切り離される。そして、Pチャンネル電界効果トランジスタM3がオンすると、Pチャンネル電界効果トランジスタM3のドレイン電位G1が立ち上がり時刻j→k、そのドレイン電位G1がPチャンネル電界効果トランジスタM1のゲートに印加されることでPチャンネル電界効果トランジスタM1がオンからオフに切り替わる。また、Pチャンネル電界効果トランジスタM3のドレイン電位G1が立ち下がると、NAND回路L5にてゲート信号G5が立ち下げられ、Pチャンネル電界効果トランジスタM5がオンするとともに、NOR回路L6にてゲート信号G6が立ち上げられ、Nチャンネル電界効果トランジスタM6がオンする。この結果、スイッチング部Wがオフからオンに切り替えられ時刻j→k、Pチャンネル電界効果トランジスタM3のドレインとNチャンネル電界効果トランジスタM4のドレインとが電気的に接続される。この時、Nチャンネル電界効果トランジスタM4はオフされているので、Nチャンネル電界効果トランジスタM4のドレイン電位G2はPチャンネル電界効果トランジスタM3のドレイン電位G1と等しくなり、Nチャンネル電界効果トランジスタM4のドレイン電位G2が立ち上がる時刻k→l。そして、Nチャンネル電界効果トランジスタM4のドレイン電位G2が立ち上がると、そのドレイン電位G2がNチャンネル電界効果トランジスタM2のゲートに印加されることでNチャンネル電界効果トランジスタM2がオフからオンに切り替わり、出力信号Zが立ち下がる。この結果、パルス信号Aが立ち下がると、Pチャンネル電界効果トランジスタM1がオフしてからNチャンネル電界効果トランジスタM2をオンさせることができる。このため、パルス信号Aの立ち下がり時において、Pチャンネル電界効果トランジスタM1とNチャンネル電界効果トランジスタM2が同時にオンするのを防止することができ、Pチャンネル電界効果トランジスタM1およびNチャンネル電界効果トランジスタM2に貫通電流が流れるのを防止することができる。また、Pチャンネル電界効果トランジスタM1がオフしたのを検出してから、Nチャンネル電界効果トランジスタM2をオンさせることにより、Pチャンネル電界効果トランジスタM1がオフしたら即座にNチャンネル電界効果トランジスタM2をオンさせることができる。このため、Pチャンネル電界効果トランジスタM1とNチャンネル電界効果トランジスタM2が同時にオンするのを防止するため、Pチャンネル電界効果トランジスタM1およびNチャンネル電界効果トランジスタM2の両者がオフしている期間に余計なマージンを設ける必要がなくなり、デッドタイムを短くすることが可能となることから、歪率を低減することができる。第4実施形態図5は、第4実施形態に係るスイッチング回路の概略構成を示すブロック図である。図5において、このスイッチング回路には、図1のスイッチング制御部2およびスイッチング部Wの代わりにデッドタイム制御部3および遅延素子E1が設けられている。デッドタイム制御部3は、Pチャンネル電界効果トランジスタM3のドレイン電位G1およびNチャンネル電界効果トランジスタM4のドレイン電位G2に基づいて、Pチャンネル電界効果トランジスタM3のドレインとNチャンネル電界効果トランジスタM4のドレインとの間の導通状態を切り替えることができる。具体的には、デッドタイム制御部3は、パルス信号Aがロウレベルの時に、Pチャンネル電界効果トランジスタM3のドレイン電位G1が立ち上がったのを検出してから、Nチャンネル電界効果トランジスタM4のドレイン電位G2を立ち上げることができる。また、パルス信号Aがハイレベルの時に、Nチャンネル電界効果トランジスタM4のドレイン電位G2が立ち下がったのを検出してから、Pチャンネル電界効果トランジスタM3のドレイン電位G1を立ち下げることができる。ここで、デッドタイム制御部3には、Pチャンネル電界効果トランジスタM5、M7、Nチャンネル電界効果トランジスタM6、M8およびインバータV2、V3が設けられている。そして、Pチャンネル電界効果トランジスタM5、M7は互いに直列に接続され、この直列回路はPチャンネル電界効果トランジスタM3のドレインとNチャンネル電界効果トランジスタM4のドレインとの間に挿入されている。また、Nチャンネル電界効果トランジスタM6、M8は互いに直列に接続され、この直列回路はPチャンネル電界効果トランジスタM3のドレインとNチャンネル電界効果トランジスタM4のドレインとの間に挿入されている。また、パルス信号AはPチャンネル電界効果トランジスタM7のゲートおよびNチャンネル電界効果トランジスタM8のゲートに入力される。ドレイン電位G1はインバータV2を介してPチャンネル電界効果トランジスタM5のゲートに入力される。ドレイン電位G2はインバータV3を介してNチャンネル電界効果トランジスタM6のゲートに入力される。図6は、図5のスイッチング回路の各部の電圧波形を示すタイミングチャートである。なお、SWPはPチャンネル電界効果トランジスタM5、M7の直列回路の導通状態、SWNはNチャンネル電界効果トランジスタM6、M8の直列回路の導通状態を示す。図6において、パルス信号Aが立ち上がる前は、Pチャンネル電界効果トランジスタM3がオンし、ドレイン電位G1がハイレベルになるととともに、Nチャンネル電界効果トランジスタM4がオフする。このため、Pチャンネル電界効果トランジスタM5、M7がオンし、ドレイン電位G2がハイレベルになるとともに、Nチャンネル電界効果トランジスタM6、M8がオフする。そして、パルス信号Aが立ち上がると時刻a→b、ゲート信号G3、G4が立ち上がり、Pチャンネル電界効果トランジスタM3がオフするとともに、Nチャンネル電界効果トランジスタM4がオンする時刻c→d。また、ドレイン電位G1、G2がハイレベルの時にパルス信号Aが立ち上がると、Pチャンネル電界効果トランジスタM7がオフすることでデッドタイム制御部3がオンからオフに切り替えられ時刻b→c、Pチャンネル電界効果トランジスタM3のドレインとNチャンネル電界効果トランジスタM4のドレインとが電気的に切り離される。そして、Nチャンネル電界効果トランジスタM4がオンすると、Nチャンネル電界効果トランジスタM4のドレイン電位G2が立ち下がり時刻d→e、そのドレイン電位G2がNチャンネル電界効果トランジスタM2のゲートに印加されることでNチャンネル電界効果トランジスタM2がオンからオフに切り替わる。また、Nチャンネル電界効果トランジスタM4のドレイン電位G2が立ち下がると、Nチャンネル電界効果トランジスタM6がオンすることでデッドタイム制御部3がオフからオンに切り替えられ時刻d→e、Pチャンネル電界効果トランジスタM3のドレインとNチャンネル電界効果トランジスタM4のドレインとが電気的に接続される。この時、Pチャンネル電界効果トランジスタM3はオフされているので、Pチャンネル電界効果トランジスタM3のドレイン電位G1はNチャンネル電界効果トランジスタM4のドレイン電位G2と等しくなり、Pチャンネル電界効果トランジスタM3のドレイン電位G1が立ち下がる時刻e→f。そして、Pチャンネル電界効果トランジスタM3のドレイン電位G1が立ち下がると、そのドレイン電位G1がPチャンネル電界効果トランジスタM1のゲートに印加されることでPチャンネル電界効果トランジスタM1がオフからオンに切り替わり、出力信号Zが立ち上がる。この結果、パルス信号Aが立ち上がると、Nチャンネル電界効果トランジスタM2がオフしてからPチャンネル電界効果トランジスタM1をオンさせることができる。このため、パルス信号Aの立ち上がり時において、Pチャンネル電界効果トランジスタM1とNチャンネル電界効果トランジスタM2が同時にオンするのを防止することができ、Pチャンネル電界効果トランジスタM1およびNチャンネル電界効果トランジスタM2に貫通電流が流れるのを防止することができる。また、Nチャンネル電界効果トランジスタM2がオフしたのを検出してから、Pチャンネル電界効果トランジスタM1をオンさせることにより、Nチャンネル電界効果トランジスタM2がオフしたら即座にPチャンネル電界効果トランジスタM1をオンさせることができる。このため、Pチャンネル電界効果トランジスタM1とNチャンネル電界効果トランジスタM2が同時にオンするのを防止するため、Pチャンネル電界効果トランジスタM1およびNチャンネル電界効果トランジスタM2の両者がオフしている期間に余計なマージンを設ける必要がなくなり、デッドタイムを短くすることが可能となることから、歪率を低減することができる。次に、パルス信号Aが立ち下がると時刻g→h、ゲート信号G3、G4が立ち下がり、Pチャンネル電界効果トランジスタM3がオンするとともに、Nチャンネル電界効果トランジスタM4がオフする時刻i→j。また、ドレイン電位G1、G2がロウレベルの時にパルス信号Aが立ち下がると、Nチャンネル電界効果トランジスタM8がオフすることでデッドタイム制御部3がオンからオフに切り替えられ時刻h→i、Pチャンネル電界効果トランジスタM3のドレインとNチャンネル電界効果トランジスタM4のドレインとが電気的に切り離される。そして、Pチャンネル電界効果トランジスタM3がオンすると、Pチャンネル電界効果トランジスタM3のドレイン電位G1が立ち上がり時刻j→k、そのドレイン電位G1がPチャンネル電界効果トランジスタM1のゲートに印加されることでPチャンネル電界効果トランジスタM1がオンからオフに切り替わる。また、Pチャンネル電界効果トランジスタM3のドレイン電位G1が立ち下がると、Pチャンネル電界効果トランジスタM5がオンすることでデッドタイム制御部3がオフからオンに切り替えられ時刻j→k、Pチャンネル電界効果トランジスタM3のドレインとNチャンネル電界効果トランジスタM4のドレインとが電気的に接続される。この時、Nチャンネル電界効果トランジスタM4はオフされているので、Nチャンネル電界効果トランジスタM4のドレイン電位G2はPチャンネル電界効果トランジスタM3のドレイン電位G1と等しくなり、Nチャンネル電界効果トランジスタM4のドレイン電位G2が立ち上がる時刻k→l。そして、Nチャンネル電界効果トランジスタM4のドレイン電位G2が立ち上がると、そのドレイン電位G2がNチャンネル電界効果トランジスタM2のゲートに印加されることでNチャンネル電界効果トランジスタM2がオフからオンに切り替わり、出力信号Zが立ち下がる。この結果、パルス信号Aが立ち下がると、Pチャンネル電界効果トランジスタM1がオフしてからNチャンネル電界効果トランジスタM2をオンさせることができる。このため、パルス信号Aの立ち下がり時において、Pチャンネル電界効果トランジスタM1とNチャンネル電界効果トランジスタM2が同時にオンするのを防止することができ、Pチャンネル電界効果トランジスタM1およびNチャンネル電界効果トランジスタM2に貫通電流が流れるのを防止することができる。また、Pチャンネル電界効果トランジスタM1がオフしたのを検出してから、Nチャンネル電界効果トランジスタM2をオンさせることにより、Pチャンネル電界効果トランジスタM1がオフしたら即座にNチャンネル電界効果トランジスタM2をオンさせることができる。このため、Pチャンネル電界効果トランジスタM1とNチャンネル電界効果トランジスタM2が同時にオンするのを防止するため、Pチャンネル電界効果トランジスタM1およびNチャンネル電界効果トランジスタM2の両者がオフしている期間に余計なマージンを設ける必要がなくなり、デッドタイムを短くすることが可能となることから、歪率を低減することができる。第5実施形態図7は、第5実施形態に係るスイッチング回路に適用される可変抵抗スイッチの概略構成を示すブロック図である。なお、この可変抵抗スイッチは、図3~図5のPチャンネル電界効果トランジスタM5の代わりに用いることができる。図7において、この可変抵抗スイッチには、nnは2以上の整数個のPチャンネル電界効果トランジスタM51~M5nおよびn-1個のNAND回路L72~L7nが設けられている。そして、Pチャンネル電界効果トランジスタM51~M5nは互いに並列に接続され、Pチャンネル電界効果トランジスタM51~M5nのドレインにはドレイン電位G1が入力され、Pチャンネル電界効果トランジスタM51~M5nのソースにはドレイン電位G2が入力される。また、ゲート信号G5の反転信号はNAND回路L72~L7nの一方の入力端子に入力され、選択信号VRP[2:n]はNAND回路L72~L7nの他方の入力端子にそれぞれ入力され、ゲート信号G5はPチャンネル電界効果トランジスタM51のゲートに入力される。NAND回路L72~L7nの出力端子はPチャンネル電界効果トランジスタM52~M5nのゲートにそれぞれ接続されている。ここで、ゲート信号G5はゲート信号G51としてPチャンネル電界効果トランジスタM51のゲートに入力される。また、選択信号VRP[2:n]にて選択されたNAND回路L72~L7nに入力されたゲート信号G5はゲート信号G52~G5nとしてPチャンネル電界効果トランジスタM52~M5nのゲートに入力される。このため、選択信号VRP[2:n]によってPチャンネル電界効果トランジスタM51~M5nがオンされる個数を制御することができ、オン抵抗を変化させることができる。このため、図3または図4のスイッチング部Wあるいは図5のデッドタイム制御部3がオンする時の遅延時間を調整することができ、デッドタイムを調整することができる。第6実施形態図8は、第6実施形態に係るスイッチング回路に適用される可変抵抗スイッチの概略構成を示すブロック図である。なお、この可変抵抗スイッチは、図3~図5のNチャンネル電界効果トランジスタM6の代わりに用いることができる。図8において、この可変抵抗スイッチには、n個のNチャンネル電界効果トランジスタM61~M6nおよびn-1個のAND回路L82~L8nが設けられている。そして、Nチャンネル電界効果トランジスタM61~M6nは互いに並列に接続され、Nチャンネル電界効果トランジスタM61~M6nのドレインにはドレイン電位G1が入力され、Nチャンネル電界効果トランジスタM61~M6nのソースにはドレイン電位G2が入力される。また、ゲート信号G6はAND回路L82~L8nの一方の入力端子に入力され、選択信号VRN[2:n]はAND回路L82~L8nの他方の入力端子にそれぞれ入力され、ゲート信号G6はNチャンネル電界効果トランジスタM61のゲートに入力される。AND回路L82~L8nの出力端子はNチャンネル電界効果トランジスタM62~M6nのゲートにそれぞれ接続されている。ここで、ゲート信号G6はゲート信号G61としてNチャンネル電界効果トランジスタM61のゲートに入力される。また、選択信号VRN[2:n]にて選択されたAND回路L82~L8nに入力されたゲート信号G6はゲート信号G62~G6nとしてNチャンネル電界効果トランジスタM62~M6nのゲートに入力される。このため、選択信号VRN[2:n]によってNチャンネル電界効果トランジスタM61~M6nがオンされる個数を制御することができ、オン抵抗を変化させることができる。このため、図3または図4のスイッチング部Wあるいは図5のデッドタイム制御部3がオンする時の遅延時間を調整することができ、デッドタイムを調整することができる。第7実施形態図9は、第7実施形態に係るスイッチング回路が適用される無線機器の概略構成を示すブロック図である。図9において、この無線機器にはICチップ11が搭載され、ICチップ11にはアンテナ12、スピーカ13およびマイク14が接続されている。ここで、ICチップ11には、無線部21、音声コーデック部22、D級アンプ23およびマイクアンプ24が設けられている。なお、D級アンプ23としては、図1~図3または図5のスイッチング回路を用いることができる。また、音声コーデック部22は、例えば、DA変換、AD変換、圧縮/伸長処理などを行うことができる。そして、送信時には、音声信号がマイク14を介してICチップ11に入力される。そして、音声信号がマイクアンプ24にて増幅された後、音声コーデック部22にて信号処理される。そして、無線部21にて無線周波数帯域に周波数変換された後、アンテナ12を介して送信される。一方、受信時には、受信信号がアンテナ12を介してICチップ11に入力される。そして、受信信号が無線部21にてベースバンド帯域に周波数変換された後、音声コーデック部22にてAD変換され、D級アンプ23に出力される。そして、D級アンプ23において、デジタル信号に基づいてパルス信号が生成され、そのパルス信号に基づいてトランジスタがスイッチングされることでスピーカ13が駆動される。本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。