基板と、前記基板の上に形成された第1の窒化物半導体層と、前記第1の窒化物半導体層の上に形成された前記第1の窒化物半導体層と比べてバンドギャップが大きい第2の窒化物半導体層と、前記第2の窒化物半導体層上に選択的に形成されたp型の窒化物半導体層と、前記第2の窒化物半導体層上であって前記p型の窒化物半導体層の両側方にそれぞれ選択的に形成された2つのn型の第3の窒化物半導体層と、前記2つの第3の窒化物半導体層それぞれの上に形成された第1のオーミック電極及び第2のオーミック電極と、前記p型の窒化物半導体層の上に形成されたゲート電極を有し、上方に前記p型の窒化物半導体層と前記第3の窒化物半導体層が何れも選択形成されていない領域の前記第2の窒化物半導体層の前記上方の表層に前記p型の窒化物半導体層に含有されるp型の不純物が含まれることを特徴とする窒化物半導体装置。前記第3の窒化物半導体層の上方表層に前記p型の窒化物半導体層に含有されるp型の不純物が含まれないことを特徴とする請求項1に記載の窒化物半導体装置。前記第3の窒化物半導体層の上方表層のp型不純物量Xと上方に前記p型の窒化物半導体層と前記第3の窒化物半導体層が何れも選択形成されていない領域の前記第2の窒化物半導体層の上方表層のp型不純物量YがY-X>1×1017cm3の関係であることを特徴とする請求項1に記載の窒化物半導体装置。前記第1のオーミック電極と前記第3の窒化物半導体層の間と、前記第2のオーミック電極と前記第3の窒化物半導体層の間と、前記第2の窒化物半導体層と前記p型の窒化物半導体層の間に、前記p型の窒化物半導体層のエッチング加工用ガスに対して非活性である材料組成の第4の窒化物半導体層を有することを特徴とする請求項1に記載の窒化物半導体装置。前記第3の窒化物半導体層の側壁を覆うように、第4の窒化物半導体層を有することを特徴とする請求項4に記載の窒化物半導体装置。前記第2の窒化物半導体層の表面が前記p型の窒化物半導体層の下部でリセス構造であることを特徴とする請求項4~5に記載の窒化物半導体装置。前記リセス構造における、リセス底部が前記第2の窒化物半導体層を越えて前記第1の窒化物半導体層へ達することを特徴とする請求項6に記載の窒化物半導体装置。前記第1及び第2のオーミック電極の少なくとも一方が前記第3の窒化物半導体層に接することを特徴とする請求項4~7に記載の窒化物半導体装置。前記第1及び第2のオーミック電極の少なくとも一方が、更に前記第1の窒化物半導体層上方に発生する2次元電子ガス領域に接することを特徴とする請求項8に記載の窒化物半導体装置。前記第3の窒化物半導体層のAl組成率が、前記第2の窒化物半導体層のAl組成比率よりも小さいことを特徴とする請求項1~9に記載の窒化物半導体装置。前記第3の窒化物半導体層のバンドギャップが前記第2の窒化物半導体層よりも小さいことを特徴とする請求項1~9に記載の窒化物半導体装置。前記第3の窒化物半導体層が、AlxInyGazN0≦x、y、z≦1であることを特徴とする請求項1~9に記載の窒化物半導体装置。前記第3の窒化物半導体層が、Siを5×1018cm3以上含有していることを特徴とする請求項1~9に記載の窒化物半導体装置。基板と、前記基板の上に形成された第1の窒化物半導体層と、前記第1の窒化物半導体層の上に形成された前記第1の窒化物半導体層と比べてバンドギャップが大きい第2の窒化物半導体層と、前記第2の窒化物半導体層上に選択的に形成されたp型の窒化物半導体層と、前記第2の窒化物半導体層上であって前記p型の窒化物半導体層の両側方にそれぞれ選択的に形成された2つのn型の第3の窒化物半導体層と、前記2つの第3の窒化物半導体層それぞれの上に形成された第1のオーミック電極及び第2のオーミック電極と、前記p型の窒化物半導体層の上に形成されたゲート電極を有し、前記第1のオーミック電極と前記第3の窒化物半導体層の間と、前記第2のオーミック電極と前記第3の窒化物半導体層の間と、前記第2の窒化物半導体層と前記p型の窒化物半導体層の間に前記p型の窒化物半導体層のエッチング加工用ガスに対して非活性である材料組成の第4の窒化物半導体層を有することを特徴とする窒化物半導体装置。基板を準備し、前記基板の上に、第1の窒化物半導体層を形成し、前記第1の窒化物半導体層の上に、該第1の窒化物半導体層と比べてバンドギャップが大きい第2の窒化物半導体層を積層し、前記第2の窒化物半導体層の上に、第3の窒化物半導体層を積層し、前記第3の窒化物半導体層の一部を選択的に除去し、第3の窒化物半導体層からなるキャップ層を形成し、前記第2の窒化物半導体層、及び第3の窒化物半導体層からなるキャップ層を覆うように、p型の窒化物半導体層を積層し、前記p型の窒化物半導体層の一部を選択的に除去し、p型の窒化物半導体層からなるキャップ層を形成し、第3の窒化物半導体層からなるキャップ層上に、第1のオーミック電極及び第2のオーミック電極を形成し、前記p型の窒化物半導体層からなるキャップ層上にゲート電極を形成することを特徴とする窒化物半導体装置の製造方法。基板を準備し、前記基板の上に、第1の窒化物半導体層を形成し、前記第1の窒化物半導体層の上に、該第1の窒化物半導体層と比べてバンドギャップが大きい第2の窒化物半導体層を積層し、前記第2の窒化物半導体層の上に、第3の窒化物半導体層を積層し、前記第3の窒化物半導体層の一部を選択的に除去し、第3の窒化物半導体層からなるキャップ層を形成し、前記第2の窒化物半導体層、及び第3の窒化物半導体層からなるキャップ層を覆うように、第4の窒化物半導体層からなるエッチングストッパ層、及びp型の窒化物半導体層を積層し、前記エッチングストッパ層上のp型の窒化物半導体層の一部を選択的に除去し、p型の窒化物半導体層からなるキャップ層を形成し、前記第3の窒化物半導体層からなるキャップ層の上層で、第4の窒化物半導体層からなるキャップ層上に、第1のオーミック電極及び第2のオーミック電極を形成し、前記p型の窒化物半導体層からなるキャップ層上にゲート電極を形成することを特徴とする窒化物半導体装置の製造方法。基板を準備し、前記基板の上に、第1の窒化物半導体層を形成し、前記第1の窒化物半導体層の上に、該第1の窒化物半導体層と比べてバンドギャップが大きい第2の窒化物半導体層を積層し、前記第2の窒化物半導体層の上に、第3の窒化物半導体層を積層し、前記第3の窒化物半導体層の一部を選択的に除去し、第3の窒化物半導体層からなるキャップ層を形成し、前記第2の窒化物半導体層の上に、部分的に凹構造であるリセス部を設け、前記第2の窒化物半導体層、第3の窒化物半導体層からなるキャップ層、及びリセス部を覆うように、第4の窒化物半導体層からなるエッチングストッパ層、及びp型の窒化物半導体層を積層し、前記エッチングストッパ層上のp型の窒化物半導体層の一部を選択的に除去し、p型の窒化物半導体層からなるキャップ層を形成し、前記第3の窒化物半導体層からなるキャップ層の上層で、第4の窒化物半導体層からなるキャップ層上に、第1のオーミック電極及び第2のオーミック電極を形成し、前記p型の窒化物半導体層からなるキャップ層上にゲート電極を形成することを特徴とする窒化物半導体装置の製造方法。前記リセス部が、第2の窒化物半導体層を貫通し、前記リセス部の底部が前記第1の窒化物半導体層に達することを特徴とする、請求項17に記載の窒化物半導体装置の製造方法。基板を準備し、前記基板の上に、第1の窒化物半導体層を形成し、前記第1の窒化物半導体層の上に、該第1の窒化物半導体層と比べてバンドギャップが大きい第2の窒化物半導体層を積層し、前記第2の窒化物半導体層の上に、第3の窒化物半導体層を積層し、前記第3の窒化物半導体層の一部を選択的に除去し、第3の窒化物半導体層からなるキャップ層を形成し、前記第2の窒化物半導体層、及び第3の窒化物半導体層からなるキャップ層を覆うように、第4の窒化物半導体層からなるエッチングストッパ層、及びp型の窒化物半導体層を積層し、前記エッチングストッパ層上のp型の窒化物半導体層の一部を選択的に除去し、p型の窒化物半導体層からなるキャップ層を形成し、前記第3の窒化物半導体層からなるキャップ層の上層で、第4の窒化物半導体層からなるキャップ層の一部を選択的に除去し、露出した前記第3の窒化物半導体に接するように第1のオーミック電極及び第2のオーミック電極を形成し、前記p型の窒化物半導体層からなるキャップ層上にゲート電極を形成することを特徴とする窒化物半導体装置の製造方法。前記第1のオーミック電極及び第2のオーミック電極が、前記第1の窒化物半導体層、前記第2の窒化物半導体層、前記第3の窒化物半導体層、及び前記第4の窒化物半導体層のいずれかに接するように形成することを特徴とする、請求項15~19に記載の窒化物半導体装置の製造方法。しかしながら、背景技術で記載した従来技術では、ノーマリオフ動作するIII族窒化物半導体を用いたHFETを作製する際、問題がある。通常の、一般的なプレーナ型のAlGaN/GaN構造を用いたHFETノーマリオン型、図示せずではキャリア供給層であるAlGaN表面にソース、及びドレイン電極であるオーミック電極を形成し、オーミックコンタクトを取るため、バリアハイトの高いAlGaNを貫いて電流が流れなければならず、コンタクト抵抗Rcが1~3Ωmm以上と悪かった。さらに、特許文献1に記載されているp型キャップ層を設けるノーマリオフ型のFET構造においては、p型キャップ層を形成する過程で、p型不純物であるMgがキャリア供給層表面側に拡散してしまう。その後選択ドライエッチング技術を用いて、ゲート領域以外のp型キャップ層を選択的に除去し、オーミック電極をキャリア供給層表面に形成するが、キャリア供給層表面はMgの拡散によりp型、もしくは高抵抗になってしまう問題があった。これにより、オーミックコンタクト不良を起こす可能性が高まり、場合によってはRcが5Ωmm以上なることもあった。それらを解決する方法としては、従来は、オーミックリセス構造法等を用いて、オーミック電極をMgが拡散していないAlGaN/GaN界面に直接接触させ、2DEG層に直接コンタクトを取る手法いわゆる、リセスオーミック構造が用いられていたが、これでも低減されたRcは0.8Ωmm程度が限界だった。また、特許文献2や、既知の技術であるnドープしたキャップ層以降n型キャップ層と表記するを用いる低コンタクト抵抗化技術を、特許文献1に記載されているp型キャップ層を設けるノーマリオフ型のFET構造に適用しようとしても、いくつかの問題が発生する。まず第1に、p型キャップ層とn型キャップ層は、同じキャリア供給層上に形成しなければならないため、製造方法が複雑であった。具体的には、p型キャップ層とn型キャップ層のどちらかを先に形成しなければならなかった。例えば特許文献1に記載されているp型キャップ層を選択的に先に形成した場合、その後、n型キャップ層を、有機金属化学気相MOCVD法等を用いて再成長する際、p型キャップ層上にn型キャップ層を成長させないためにSiO2等のマスクを用いてp型キャップ層を保護した後、選択的にn型キャップ層を成長し、その後SiO2等のマスクを除去するという、複雑な製造方法が必要だった。またこの方法は、SiO2等のマスクを用いると、そのマスクが被っていない領域のSiO2の側面近くの領域にIII族窒化物半導体が成長できない等の問題も発生し、技術的に非常に難しい。また逆も同様で、先にn型キャップ層を形成し、続いてp型キャップ層を形成する際、同様にSiO2等のマスクを用いてn型キャップ層を保護した後に、選択的にp型キャップ層を成長し、その後SiO2等のマスクを除去するという、複雑な製造方法が必要だった。本発明では、上記のような従来の問題に鑑みなされたものであって、ノーマリオフ動作するIII族窒化物半導体のソース、及びドレイン電極であるオーミック電極のオーミックコンタクト抵抗を大幅に低減した窒化物半導体装置およびその製造方法を提供することを目的とする。そこで、本発明に係る窒化物半導体装置は、基板と、前記基板の上に形成された第1の窒化物半導体層と、前記第1の窒化物半導体層の上に形成された前記第1の窒化物半導体層と比べてバンドギャップが大きい第2の窒化物半導体層と、前記第2の窒化物半導体層上に選択的に形成されたp型の窒化物半導体層と、前記第2の窒化物半導体層上であって前記p型の窒化物半導体層の両側方にそれぞれ選択的に形成された2つのn型の第3の窒化物半導体層と、前記2つの第3の窒化物半導体層それぞれの表面に形成された第1のオーミック電極及び第2のオーミック電極と、前記p型の窒化物半導体層表面に形成されたゲート電極を有し、上方に前記p型の窒化物半導体層と前記第3の窒化物半導体層が何れも選択形成されていない領域の前記第2の窒化物半導体層の上方表層に前記p型の窒化物半導体層に含有されるp型の不純物が含まれることを特徴とする。さらに、本発明に係る窒化物半導体装置は、基板と、前記基板の上に順次形成された第1の窒化物半導体層、及び該第1の窒化物半導体層と比べてバンドギャップが大きい第2の窒化物半導体層と、第2の窒化物半導体層上に選択的に積層され、積層することにより第2の窒化物半導体のバリアハイトを低減する効果のある第3の窒化物半導体層と、該第2の窒化物半導体層と第3の窒化物半導体層を覆うように積層された第4の窒化物半導体層と、選択的に積層された第3の窒化物半導体層上以外の領域で、第4の窒化物半導体層表面に形成されたp型の窒化物半導体層を含む半導体積層体と、第3の窒化物半導体層の上層で、第4の窒化物半導体層表面に形成された第1のオーミック電極及び第2のオーミック電極と、前記p型の窒化物半導体層表面に形成されたゲート電極とを備え、前記第4の窒化物半導体層が前記p型の窒化物半導体層のエッチング加工用ガスに対して非活性である材料組成であることを特徴とする。また、本発明に係る窒化物半導体装置の製造方法は、基板を準備し、基板の上に、第1の窒化物半導体層を形成し、第1の窒化物半導体層の上に、該第1の窒化物半導体層と比べてバンドギャップが大きい第2の窒化物半導体層を積層し、第2の窒化物半導体層の上に積層することにより第2の窒化物半導体のバリアハイトを低減する効果のある第3の窒化物半導体層を積層し、第3の窒化物半導体層の一部の領域を選択的に除去し、第1、第2、及び第3の窒化物半導体層を覆うようにp型の窒化物半導体層を再成長により形成し、p型の窒化物半導体層の一部の領域を選択的に除去し、選択的に残されたp型の窒化物半導体層の両側方に部分的に残された第3の窒化物半導体層上に、それぞれ第1のオーミック電極及び第2のオーミック電極を形成し、選択的に残されたp型の窒化物半導体層の上にゲート電極を形成することを特徴とする。また、本発明に係る窒化物半導体装置の製造方法は、基板を準備し、基板の上に、第1の窒化物半導体層を形成し、第1の窒化物半導体層の上に、該第1の窒化物半導体層と比べてバンドギャップが大きい第2の窒化物半導体層を積層し、第2の窒化物半導体層の上に積層することにより第2の窒化物半導体のバリアハイトを低減する効果のある第3の窒化物半導体層を積層し、第3の窒化物半導体層の一部の領域を選択的に除去し、該第2の窒化物半導体と第3の窒化物半導体を覆うように積層された第4の窒化物半導体層と、p型の窒化物半導体層を再成長により形成し、p型の窒化物半導体層の一部の領域を選択的に除去し、選択的に残されたp型の窒化物半導体層の両側方に部分的に残された第3の窒化物半導体層の上層の第4の窒化物半導体層上に、それぞれ第1のオーミック電極及び第2のオーミック電極を形成し、選択的に残されたp型の窒化物半導体層の上にゲート電極を形成することを特徴とする。本発明に係る窒化物半導体装置では、ノーマリオフ動作し、尚且つコンタクト抵抗を大幅に低減できる構造を提供する。それと同時に、Mgの拡散等、コンタクト不良を起こす要因を排除することができる構造を提供する。また、本発明に係る窒化物半導体装置の製造方法では、上記本発明に係る構成を有する窒化物半導体装置を製造することができる。よって、本発明に係る窒化物半導体装置の製造方法では、ノーマリオフ動作し、尚且つコンタクト抵抗が大幅に低く、コンタクト抵抗の面内分布が良好な窒化物半導体装置を、再現性、制御性良く製造することができる。第1の実施形態図4aおよび図4bに本発明における、第1の実施形態である、低コンタクト抵抗とノーマリオフ動作を両立する窒化物半導体装置の断面構造を示す。尚、本実施形態ではIII族窒化物半導体を用いて記述しているが、本発明は、それに限定を受けるものではない。この構造は、適宜な基板例えばSiC、Sapphire、Si、GaN等の基板、図示せずや緩衝層等例えばIII族窒化物半導体であるAlN、AlGaN、GaN、AlInGaN等を複数組み合わせた緩衝層、図示せず上に、チャネル層23例えばIII族窒化物半導体であるGaNやInGaN、AlInGaN等があり、それよりバンドギャップが広く、尚且つAlを含むキャリア供給層24例えばAlGaN、InAlGaN等を積層した構造であり、チャネル層23とキャリア供給層24界面からチャネル層23側に、ピエゾ電荷とバンドギャップの差により、2次元電子ガス層2DEG層25という高速で電子が移動できるチャネルが形成される。さらに、低コンタクト抵抗を実現するためのn型のキャップ層26例えばn-GaNやn-InGaN、n-AlInGaN等が選択的に形成され、その選択的に形成されたn型のキャップ層26の間にn型のキャップ層26に接しないように、ノーマリオフ動作を実現するためのMgやZnがドーピングされたp型のキャップ層27例えばp-AlInGaN、p-InGaN、p-AlGaN、p-GaN等が選択的に形成される。n型のキャップ層26には、キャップ層が低抵抗なn型となるように、Si等の不純物が少なくとも5×1018SiNcm3ドーピングされていることが望ましい。また、キャリア供給層24上にp型のキャップ層27が形成されることにより、p型のキャップ層27直下付近の2DEG層25は、p-n接合により空乏化し、部分的に2DEG層25がない領域が形成され、これによりノーマリオフ動作が可能となる。また、このp型のキャップ層27が選択的に形成される際、p型のキャップ層27として選択エッチング加工される前のp型III族窒化物半導体層からMgやZn等のp型不純物が、p型III族窒化物半導体層と接するそれ以前に形成されたキャリア供給層24表面や、選択的に形成されたn型のキャップ層26表面や側面に拡散し、p型、もしくは高抵抗化した拡散層28が形成される。この拡散する深さはp型不純物がMgである場合、数nm~30nm程度であり、拡散する不純物量は5×1017cm3~5×1018cm3程度である。続いてn型のキャップ層26にオーミック接触するソース電極29aとドレイン電極29bが形成され、p型のキャップ層27表面にショットキー接合もしくはオーミック接合で接するようにゲート電極30が形成される。ソース電極29a及びドレイン電極29bは、p型のキャップ層27の両側方にあれば良く、既知のオーミックリセス技術により、チャネル層23、キャリア供給層24、n型のキャップ層26のいずれに接していても良いし、n型のキャップ層26表面にあっても良い。また、n型のキャップ層26表面のp型、もしくは高抵抗化した拡散層28は、ソース電極29a及びドレイン電極29bと接する領域で、部分的に除去されている、もしくはn型のキャップ層26表面のp型不純物量が、上方にp型のキャップ層27とn型のキャップ層26が何れも選択形成されていない領域のキャリア供給層24の上方の表層の拡散層28のp型不純物量と比較して少なくとも1×1017cm3程度、低減されていることが望ましい。ソース電極29a、ドレイン電極29bは、Ti、Al、Mo、Hf等の金属を1つもしくは2つ以上組み合わせた電極からなり、ゲート電極30は、Ti、Al、Ni、Pt、Pd、Au等の金属を1つもしくは2つ以上組み合わせた電極からなる。次に、第1の実施形態を例として製造方法を図5a~gに示す。ただし、この製造方法は本発明の実施形態を実施する最小の構成であり、これにこだわるものではない。まず、既知のエピタキシャル成長法例えば有機金属化学気層成長法:MOCVD法等を用いて、Sapphire、SiC、Si、GaN等のIII族窒化物半導体エピタキシャル成長用の基板図示せず上に、適宜緩衝層等例えばIII族窒化物半導体であるAlN、AlGaN、GaN、InGaN、AlInGaN等を複数組み合わせた緩衝層、図示せずを成長した後、III族窒化物半導体を用いたチャネル層40例えばGaN、InGaNやAlInGaN等を成長し、続いてチャネル層40よりバンドギャップが広く、尚且つAlを含むIII族窒化物半導体を用いたキャリア供給層41例えばAlGaNやAlInGaN等を成長し、さらにn型のIII族窒化物半導体層42例えばn-GaN、n-InGaNやn-AlInGaN等を順次成長させる図5a。以上をエピタキシャル成長基板と言う。このn型のIII族窒化物半導体層42は、低抵抗なn型となるように、Si等の不純物が少なくとも5×1018SiNcm3ドーピングされていることが望ましい。チャネル層40とキャリア供給層41界面からチャネル層40側に、ピエゾ電荷とバンドギャップの差により、2DEG層39という高速で電子が移動できるチャネルが形成される。続いて、既知のフォトリソグラフィ法を用いてレジストパターン43を形成し、Cl2やBCl3、O2、Ar、N2等のエッチング加工用ガスによるプラズマ44を用いた既知のドライエッチング技術例えば活性化イオンエッチング法:RIE法や誘導結合プラズマ活性化イオンエッチング法:ICP-RIE法を用いて、リセス部45を形成し、n型のIII族窒化物半導体層42を選択的に残し、n型のキャップ層38を形成する図5b。尚、このドライエッチング技術は、既知の選択エッチングである事が望ましく、エッチングがキャリア供給層41表面近傍で止まることが望ましい。尚、III族窒化物半導体の選択エッチング技術はAlに反応してエッチングストップもしくは、ある程度の選択比例えば、n型のIII族窒化物半導体層42のエッチングレートがキャリア供給層41のエッチングレートの2倍以上でエッチングレートが遅くなるため、下層のキャリア供給層41のAl組成が、上層のn型のIII族窒化物半導体層42のAl組成よりも高い、もしくはn型のIII族窒化物半導体層42にAlを含まないことが望ましい。また、例えば、キャリア供給層41に、Al組成率が25のAlGaNを用いた場合、臨界膜厚が100nm以下であるため、キャリア供給層41は100nm以下であることが望ましい。次に、既知の有機洗浄法等や酸洗浄等を用いて、レジストパターン43を除去し、エピタキシャル成長基板表面を清浄化する図5c。次に、既知のエピタキシャル成長法例えばMOCVD法等を用いて、p型のIII族窒化物半導体層46を、n型のキャップ層38やキャリア供給層41を覆うように成長する図5d。このp型のIII族窒化物半導体層46は、MgやZn等のp型不純物がドーピングされたIII族窒化物半導体層であり、例えばp-AlInGaN、p-InGaN、p-AlGaN、p-GaN等が望ましい。このp型のIII族窒化物半導体層46を成長する際、p型のIII族窒化物半導体層46からMgやZn等のp型不純物が、それ以前に形成されたキャリア供給層41表面や、選択的に形成されたn型のキャップ層38表面や側面側に拡散し、p型化、もしくは高抵抗化した拡散層47を形成する。この拡散する深さはp型不純物がMgである場合、数nm~30nm程度であり、拡散する不純物量は5×1017cm3~5×1018cm3程度である。この、p型のIII族窒化物半導体層46が、p-GaN等のAlを含まないIII族窒化物半導体層であり、尚且つ、n型のキャップ層38の厚さが十分に大きくない場合、MOCVD等によるp型のIII族窒化物半導体層46のエピタキシャル成長によって、表面のせっかく形成したn型のキャップ層38を平坦化してしまう。そのため、n型のキャップ層38をp型のIII族窒化物半導体層46よりも十分に厚くするか、平坦化しないエピ成長条件でp型のIII族窒化物半導体層46を成長する必要がある。具体的には、ノーマリオフ動作のために通常確保するp型のIII族窒化物半導体層46の膜厚は、100~数100nmであることから、n型のキャップ層38はその2倍以上200nm以上あることが望ましい。尚、このp型のIII族窒化物半導体層46を形成することにより、p型のIII族窒化物半導体層46直下付近の2DEG層39は、p-n接合により空乏化し、部分的に2DEG層39がない領域が形成される。続いて、既知のフォトリソグラフィ法を用いてレジストパターン48を形成する図5e。次に、Cl2やBCl3、O2、Ar、N2等のエッチング加工用ガスによるプラズマ49を用いた既知のドライエッチング技術例えば活性化イオンエッチング法:RIE法や誘導結合プラズマ活性化イオンエッチング法:ICP-RIE法を用いて、p型のIII族窒化物半導体層46を部分的に除去し、選択的に残されたp型のキャップ層51を形成する図5f。尚、このドライエッチング技術は、既知の選択エッチングである事が望ましく、エッチングがキャリア供給層41表面近傍で止まることが望ましい。尚、III族窒化物半導体の選択エッチング技術はAlに反応してエッチングストップもしくは、ある程度の選択比例えば、p型のIII族窒化物半導体層46のエッチングレートがキャリア供給層41のエッチングレートの2倍以上でエッチングレートが遅くなるため、下層のキャリア供給層41のAl組成が、上層のp型のIII族窒化物半導体層46のAl組成率よりも高い、もしくはp型のIII族窒化物半導体層46にAlを含まないことが望ましい。また、このp型のキャップ層51を形成することにより、p型のキャップ層51直下付近の2DEG層39は、p-n接合により空乏化し、部分的に2DEG層39がない領域が形成され、これによりノーマリオフ動作が可能となる。尚、本半導体装置のしきい値電圧Vthは、キャリア供給層41と、その上層に形成するp型のIII族窒化物半導体層46のp型のドーピング濃度や組成率、膜厚に強く依存するため、各膜厚やドーピング濃度、組成率は精査が必要である。また、エッチングがキャリア供給層41表面近傍で止まった後、さらにエッチングを進めるとn型のキャップ層38表面も削ってしまうため、ある程度の時間制御でエッチングを止める必要がある。ただし、その後の工程でオーミック電極をn型のキャップ層38表面に形成する際、p型化、もしくは高抵抗化した拡散層47表面にオーミック電極を形成すると、オーミックコンタクト不良を起こす可能性が高くなるため、p型化、もしくは高抵抗化した拡散層47を除去する程度数nm~30nmにオーバーエッチングする必要がある。このオーバーエッチングにより、p型化、もしくは高抵抗化した拡散層47を除去、もしくはp型不純物を低減したn型のキャップ層52を形成する。次に、既知の有機洗浄法等や酸洗浄等を用いて、レジストパターン48を除去し、エピタキシャル成長基板表面を清浄化する。その後、既知のフォトリソグラフィ法や蒸着法、リフトオフ法、アニール法等を用いて、p型のキャップ層51の両側方のn型のキャップ層52にオーミック性接触するソース電極50aとドレイン電極50bを形成し、続いてp型のキャップ層51表面にショットキー接合もしくはオーミック接合で接するようにゲート電極53を形成する図5g。ソース電極50a及びドレイン電極50bは、p型のキャップ層51の両側方にあれば良く、既知のオーミックリセス技術により、チャネル層40、キャリア供給層41、n型のキャップ層52のいずれに接していても良いし、n型のキャップ層52表面にあっても良い。また、上記した通り、n型のキャップ層52表面のp型、もしくは高抵抗化した拡散層47は、ソース電極50a及びドレイン電極50bと接する領域で、除去されていることが望ましい。ソース電極50a、ドレイン電極50bは、Ti、Al、Mo、Hf等の金属を1つもしくは2つ以上組み合わせた電極からなり、ゲート電極53は、Ti、Al、Ni、Pt、Pd、Au等の金属を1つもしくは2つ以上組み合わせた電極からなる。本構造に示したような、オーミック電極であるソース電極29a、ドレイン電極29bと、キャリア供給層24との間にn型のキャップ層26を挿入することにより、バンド構造が変化して低コンタクト抵抗が得られる。そのメカニズムを図6に示す。図6aは、オーミック電極とAlGaN/GaN構造を接触した際の伝導体のバンド図である。また図6bは、オーミック電極とn-GaN/AlGaN/GaN構造を接触した際の伝導体のバンド図である。いずれの図もゼロバイアス時の状態を示している。Efはいわゆるフェルミレベルである。図中の上方向のエネルギーレベルが高いと考えた際、図6aに示すバンド構造では、オーミック電極にいる電子が、AlGaN/GaN界面に生成されている2DEG層へ到達するためには、E1というレベルのエネルギーを必要とする。それと比較して、図6bのバンド構造では、オーミック電極にいる電子が、n-GaNを通り抜けてAlGaN/GaN界面に生成されている2DEG層へ到達するためには、E2というレベルのエネルギーで足りる。E1と比較してE2は半分程度のエネルギーで済むため、その分、オーミック電極のコンタクト抵抗が低くなる。具体的には、例えば、チャネル層23がノンドープのGaNであり、キャリア供給層24が厚さ20nmでAl組成率25のAlGaN、またn型のIII族窒化物半導体層からなるキャップ層26がSiを1×1019cm3以上ドーピングしたGaNの場合、上記、n型のIII族窒化物半導体層からなるキャップ層26を設けることにより、コンタクト抵抗を1.0Ωmm程度から0.3Ωmm以下へ低減することができる。また、p型不純物が拡散した拡散層28は半導体表面を高抵抗化することにより、半導体表面近傍を伝ってゲート電極30からドレイン電極29b、ゲート電極30からソース電極29aへ流れるリーク電流の低減に有用である。特に、ソース抵抗の低減のためにソース電極29a側のn型のキャップ層26と、p型のキャップ層27をプロセスのマージンギリギリまで近接させる場合、ゲートソース間リーク電流を低減するためには、この半導体表面を高抵抗化するp型不純物が拡散した拡散層28は、必要不可欠である。ゲート電極30からドレイン電極29bやゲート電極30からソース電極29aへ流れるリーク電流の低減の為の拡散層28は、図4aに示すように、キャリア供給層24の上方表層でソース電極29aとドレイン電極29bとの間、およびn型のキャップ層26のp型のキャップ層27側の側面にあれば良く、図4bに示すように、キャリア供給層24の上方表層で、ゲート電極30とソース電極29aとの間およびゲート電極30とドレイン電極29bとの間であっても良い。図4bの場合はp型のキャップ層27とn型のキャップ層26が何れも選択形成されていない領域のキャリア供給層24の上方の表層にp型のキャップ層27に含有されるp型の不純物が含まれることになる。また、拡散層28は、ソース電極29aやドレイン電極29bのオーミック接触を阻害する要因であるため、ソース電極29aやドレイン電極29bのオーミック電極下には拡散層28を構成するp型不純物がほぼ存在しない、または、ソース電極29aやドレイン電極29bのオーミック電極下のp型不純物濃度がオーミック電極下以外の領域の拡散層28を構成するp型不純物濃度と比較して少なくとも1×1017cm3低減されていることが望ましい。なお、本実施形態に限らず他の実施形態においても、上方の方向は各図面でチャネル層からゲート電極に向かう方向である。以上のことから、本構造を用いることにより、低コンタクト抵抗と、ノーマリオフ動作を両立するIII族窒化物半導体装置を容易に形成することができ、尚且つ、オーミック電極下におけるMg等が拡散した高抵抗層を排除することができ、コンタクト不良が起こりにくい構造となる。第2の実施形態図7aおよび図7bに本発明における、第2の実施形態である、エッチングストッパ層を有する低コンタクト抵抗とノーマリオフ動作を両立する窒化物半導体装置の断面構造を示す。尚、本実施形態ではIII族窒化物半導体を用いて記述しているが、本発明は、それに限定を受けるものではない。この構造は、適宜な基板例えばSiC、Sapphire、Si、GaN等の基板、図示せずや緩衝層等例えばIII族窒化物半導体であるAlN、AlGaN、GaN、AlInGaN等を複数組み合わせた緩衝層、図示せず上に、チャネル層60例えばIII族窒化物半導体であるGaNやInGaN、AlInGaN等があり、それよりバンドギャップの広い半導体で尚且つAlを含むキャリア供給層61例えばAlGaN、InAlGaN等を積層した構造であり、チャネル層60とキャリア供給層61界面からチャネル層60側に、ピエゾ電荷とバンドギャップの差により2DEG層62が形成される。さらに、低コンタクト抵抗を実現するためのn型のキャップ層63例えばn-GaNやn-InGaN、n-AlInGaN等が選択的に形成される。n型のキャップ層63には、キャップ層が低抵抗なn型となるように、Si等の不純物が少なくとも5×1018SiNcm3ドーピングされていることが望ましい。続いて、キャリア供給層61とn型のキャップ層63を覆うように、エッチングストッパ層64例えばIII族窒化物半導体であるAlGaN、AlInGaN等が形成される。このエッチングストッパ層64は、その上に形成する予定のエピタキシャル成長層を後に選択的に除去するために、Alを含むIII族窒化物半導体であることが望ましい。次に、その選択的に形成されたn型のキャップ層63以外の領域で、エッチングストッパ層64上に、ノーマリオフ動作を実現するためのMgやZnがドーピングされたp型のキャップ層65例えばp-AlInGaN、p-InGaN、p-AlGaN、p-GaN等が選択的に形成される。エッチングストッパ層64上にp型のキャップ層65が形成されることにより、p型のキャップ層65直下付近の2DEG層62は、p-n接合により空乏化し、部分的に2DEG層62がない領域が形成され図中の点線が途切れている部分、これによりノーマリオフ動作が可能となる。また、このp型のキャップ層65が選択的に形成される際、p型のキャップ層65として選択エッチング加工される前のp型III族窒化物半導体層からMgやZn等のp型不純物が、p型III族窒化物半導体層と接するそれ以前に形成されたエッチングストッパ層64や、選択的に形成されたn型のキャップ層63やキャリア供給層61に拡散し、p型、もしくは高抵抗化した拡散層66が形成される。このp型不純物の拡散する距離はp型不純物がMgである場合、数nm~30nm程度であり、拡散する不純物量は5×1017cm3~5×1018cm3程度である。よってp型不純物が拡散して拡散層66が形成される領域は、p型不純物の拡散度合いとエッチングストッパ層64の厚さの関係によって決まり、a拡散層66がエッチングストッパ層64の表層のみの場合、b拡散層66がエッチングストッパ層64の全域程度で止まり、n型のキャップ層63やキャリア供給層61までは及ばない場合、c拡散層66がエッチングストッパ層64の全域及びn型のキャップ層63やキャリア供給層61の表層まで及ぶ場合、があるが、図7aではaの場合を示している。続いてn型のキャップ層63上層のエッチングストッパ層64表面にオーミック性接触するソース電極67aとドレイン電極67bが形成され、p型のキャップ層65表面にショットキー接合もしくはオーミック接合で接するようにゲート電極68が形成される。ソース電極67a及びドレイン電極67bは、p型のキャップ層65の両側方にあれば良く、既知のオーミックリセス技術により、チャネル層60、キャリア供給層61、n型のキャップ層63、エッチングストッパ層64のいずれに接していても良いし、エッチングストッパ層64表面にあっても良い。また、エッチングストッパ層64やn型のキャップ層63表面のp型、もしくは高抵抗化した拡散層66表面から数nm~30nm程度は、ソース電極67a及びドレイン電極67bと接する領域で、部分的に除去されている、もしくはエッチングストッパ層64やn型のキャップ層63表面の拡散層66を構成するp型不純物濃度が、上方にp型のキャップ層65とn型のキャップ層63が何れも選択形成されていない領域のキャリア供給層61の上方の表層の拡散層66を構成するp型不純物濃度と比較して少なくとも1×1017cm3程度低減されていることが望ましい。ソース電極67a、ドレイン電極67bは、Ti、Al、Mo、Hf等の金属を1つもしくは2つ以上組み合わせた電極からなり、ゲート電極68は、Ti、Al、Ni、Pt、Pd、Au等の金属を1つもしくは2つ以上組み合わせた電極からなる。次に、第2の実施形態を例として製造方法を図8a~gに示す。ただし、この製造方法は本発明の実施形態を実施する最小の構成であり、これにこだわるものではない。尚、図8a~cに示す各工程は、図5a~cに示す上記第1の実施形態の製造方法の各工程と同一なので説明を割愛する。図8cの構造に、既知のエピタキシャル成長法例えばMOCVD法等を用いて、エッチングストッパ層75例えばIII族窒化物半導体であるAlGaN、AlInGaN等とp型のIII族窒化物半導体層77を、n型のキャップ層74やキャリア供給層71の露出している表面76を覆うように成長させる図8d。このp型のIII族窒化物半導体層77は、MgやZn等のp型不純物がドーピングされたIII族窒化物半導体層であり、例えばp-AlInGaN、p-InGaN、p-AlGaN、p-GaN等が望ましい。このp型のIII族窒化物半導体層77を成長する際、p型のIII族窒化物半導体層77からMgやZn等のp型不純物が、それ以前に形成された、エッチングストッパ層75や、選択的に形成されたn型のキャップ層74中に拡散し、p型、もしくは高抵抗化した拡散層78を形成する。この拡散する深さはp型不純物がMgである場合、数nm~30nm程度であり、拡散する不純物量は5×1017cm3~5×1018cm3程度である。尚、エッチングストッパ層75を形成する際のエピタキシャル成長は、表面の凹凸を平坦化しない、均一に成長する条件が望ましい。これはエッチングストッパ層75が、エッチングストッパ層75上に形成されるp型のIII族窒化物半導体層77をエッチングストップする必要があるためである。それとは異なり、p型のIII族窒化物半導体層77は、選択的に除去されるため、平坦化する条件でも、均一に形成される条件でもどちらでも良い。また、このp型のIII族窒化物半導体層77を形成することにより、p型のIII族窒化物半導体層77直下付近の2DEG層72は、p-n接合により空乏化し、部分的に2DEG層72がない領域が形成される。尚、本半導体装置のしきい値電圧Vthは、キャリア供給層71の膜厚と組成と、また、再成長するエッチングストッパ層75の膜厚と組成、また、その上層に形成するp型のIII族窒化物半導体層77のp型のドーピング濃度や膜厚や組成に強く依存するため、各膜厚やドーピング濃度、組成は精査が必要である。また、エッチングストッパ層75は、n型のキャップ層74の側面も覆うことにより、後述するp型のIII族窒化物半導体層77を選択的に除去する工程において、n型のキャップ層74の側面だけがエッチングされることを防ぐことができる。通常、III族窒化物半導体装置では、表面準位の低減や、電流コラプスの抑制、表面保護の観点から通常SiNやSiO2、Al2O3等を表面保護膜として用いるが、エッチングストッパ層75がなく、n型のキャップ層74の側面がエッチングされ、くぼんでしまった場合、SiNやSiO2、Al2O3等の表面保護膜と、n型のキャップ層74の側面の間に、ボイドが発生してしまう可能性がある。n型のキャップ層74の側面にボイドが発生してしまうと、窒化物半導体表面が保護されていない部分ができるため、表面準位に電子がトラップされ、電流コラプスの発生原因になり得る。そのためこのエッチングストッパ層75が、n型のキャップ層74の側面を覆うことはきわめて重要である。続いて、既知のフォトリソグラフィ法を用いてレジストパターン79を形成する図8e。次に、Cl2やBCl3、O2、Ar、N2等のエッチング加工用ガスによるプラズマ80を用いた既知のドライエッチング技術例えばRIE法やICP-RIE法を用いて、p型のIII族窒化物半導体層77を部分的に除去し、選択的に残されたp型のキャップ層81を形成する図8f。尚、このドライエッチング技術は、既知の選択エッチングである事が望ましく、エッチングがエッチングストッパ層75表面近傍で止まることが望ましい。尚、III族窒化物半導体層の選択エッチング技術はAlに反応してエッチングストップもしくは、ある程度の選択比例えば、p型のIII族窒化物半導体層77のエッチングレートがエッチングストッパ層75のエッチングレートの2倍以上でエッチングレートが遅くなるため、下層のエッチングストッパ層75のAl組成率が、上層のp型のIII族窒化物半導体層77のAl組成よりも高い、もしくはp型のIII族窒化物半導体層77にAlを含まないことが望ましい。また、このp型のキャップ層81を形成することにより、p型のキャップ層81直下付近の2DEG層72は、p-n接合により空乏化し、部分的に2DEG層72がない領域が形成され、これによりノーマリオフ動作が可能となる。また、p型のIII族窒化物半導体層77をエッチングするためのエッチング加工用ガスに対して非活性である材料組成のエッチングストッパ層75が形成されているため、p型のIII族窒化物半導体層77を部分的に完全に除去した後、さらにオーバーエッチしても、n型のキャップ層74を削り取ってしまう心配がない。そのため、本製造方法を用いることにより、第1の実施形態と比較して、コンタクト抵抗の再現性や面内分布に優れた半導体装置を容易に製造可能である。次に、既知の有機洗浄法等や酸洗浄等を用いて、レジストパターン79を除去し、エピタキシャル成長基板表面を清浄化する。その後、既知のフォトリソグラフィ法や蒸着法、リフトオフ法、アニール法等を用いて、p型のキャップ層81の両側方のn型のキャップ層74上層のエッチングストッパ層75上にオーミック性接触するソース電極82aとドレイン電極82bを形成し、続いてp型のキャップ層81表面にショットキー接合もしくはオーミック接合で接するようにゲート電極83を形成する図8g。ソース電極82a及びドレイン電極82bは、p型のキャップ層81の両側方にあれば良く、既知のオーミックリセス技術により、チャネル層70、キャリア供給層71、n型のキャップ層74、エッチングストッパ層75のいずれに接していても良いし、エッチングストッパ層75表面にあっても良い。ソース電極82a、ドレイン電極82bは、Ti、Al、Mo、Hf等の金属を1つもしくは2つ以上組み合わせた電極からなり、ゲート電極83は、Ti、Al、Ni、Pt、Pd、Au等の金属を1つもしくは2つ以上組み合わせた電極からなる。尚、オーミック電極をエッチングストッパ層75表面に形成する際、p型、もしくは高抵抗化した拡散層78表面にオーミック電極を形成してしまうことになり、オーミックコンタクト不良を起こす可能性が高くなるため、p型、もしくは高抵抗化した拡散層78を数nm~30nm程度除去した方が望ましい。図9に一部エッチングストッパ層を除去した低コンタクト抵抗でノーマリオフ動作する窒化物半導体装置の製造方法を示す。尚図9aに示す構造は、図8a~fに示す製造方法を経過して製造されるため、説明及び図示を割愛する。図8fに示す構造において、既知の有機洗浄法等や酸洗浄等を用いて、レジストパターン79を除去し、エピタキシャル成長基板表面を清浄化する。続いて、既知のフォトリソグラフィ法等を用いて、レジストパターン84を形成する図9a。次に、Cl2やBCl3、O2、Ar、N2等のエッチング加工用ガスによるプラズマ85を用いた既知のドライエッチング技術例えばRIE法やICP-RIE法を用いて、エッチングストッパ層75及びn型のキャップ層74の一部を部分的に除去する図9b。続いて、既知の有機洗浄法等や酸洗浄等を用いて、レジストパターン84を除去し、エピタキシャル成長基板表面を清浄化する。その後、既知のフォトリソグラフィ法や蒸着法、リフトオフ法、アニール法等を用いて、p型のキャップ層81の両側方のn型のキャップ層74上に、オーミック性接触するソース電極86aとドレイン電極86bを形成する。続いてp型のキャップ層81表面にショットキー接合もしくはオーミック接合で接するようにゲート電極87を形成する図9c。ソース電極86a、ドレイン電極86bは、Ti、Al、Mo、Hf等の金属を1つもしくは2つ以上組み合わせた電極からなり、ゲート電極87は、Ti、Al、Ni、Pt、Pd、Au等の金属を1つもしくは2つ以上組み合わせた電極からなる。尚、上記した通り、既知のオーミックリセス技術により、本工程でのプラズマ85によるエッチングは、エッチングストッパ層75やn型のキャップ層74、キャリア供給層71、チャネル層70のいずれに達していても良く、例として、ソース電極86a、ドレイン電極86bが全ての層に接している構造例を図9dに示す。図9dでは、ソース電極89a、ドレイン電極89bは、エッチングストッパ層75やn型のキャップ層74、キャリア供給層71、チャネル層70の全てに接している。これにより、ソース電極89aとドレイン電極89bは2DEG層72に直接接触することができ、さらなるコンタクト抵抗の低減が可能となる。図7bで示すように、本構造を用いることにより、第1の実施形態で示したような、n型のキャップ層63が、p型のキャップ層65を形成する際のドライエッチングにより、膜厚が減少してしまうことがないため、コンタクト抵抗の再現性や面内分布が非常に優れている。また、本構造におけるエッチングストッパ層64は、n型のキャップ層63の側面も覆うことにより、p型のキャップ層65を形成する際、n型のキャップ層63の側面がエッチングされることを防ぐ効果がある。通常、III族窒化物半導体装置では、表面準位の低減や、電流コラプスの抑制、表面保護の観点から通常SiNやSiO2、Al2O3等を表面保護膜として用いるが、エッチングストッパ層64がなく、n型のキャップ層63の側面がエッチングされ、くぼんでしまった場合、SiNやSiO2、Al2O3等の表面保護膜と、n型のキャップ層63の側面の間に、ボイドが発生してしまう可能性がある。n型のキャップ層63の側面にボイドが発生してしまうと、窒化物半導体表面が保護されていない部分ができるため、表面準位に電子がトラップされ、電流コラプスの発生原因になり得る。そのためこのエッチングストッパ層64が、n型のキャップ層63の側面を覆うことはきわめて重要である。また、本構造に示したような、オーミック電極であるソース電極67a、ドレイン電極67bと、キャリア供給層61との間にエッチングストッパ層64や、n型のキャップ層63を挿入することにより、バンド構造が変化して低コンタクト抵抗が得られる。そのメカニズムを図10に示す。図10は、オーミック電極と、薄いAlGaN/n-GaN/AlGaN/GaN構造を接触した際の伝導体のゼロバイアス時のバンド図である。Efはいわゆるフェルミレベルである。図中の上方向のエネルギーレベルが高いと考えた際、図10に示すバンド構造では、オーミック電極にいる電子が、AlGaN/GaN界面に生成されている2DEG層へ到達するためには、E3というレベルのエネルギーを必要とする。これは、図6aで示した、AlGaN/GaN構造と同レベルのエネルギーであるため、一見、コンタクト抵抗が悪いように見えるが、実際は、エッチングストッパ層である、AlGaN層が十分に薄ければ例えば~10nm程度表面準位や深い準位を介したパスにより、電子はエッチングストッパ層を通過してしまうため、実際は図6bで示した、E2というレベルのエネルギーと同程度のエネルギーで電子がAlGaN/GaN界面に生成されている2DEG層へ到達する。そのため、オーミック電極のコンタクト抵抗は低くなる。具体的には、例えば、チャネル層60がノンドープのGaNであり、キャリア供給層61が厚さ20nmでAl組成率25のAlGaN、またn型のIII族窒化物半導体層からなるキャップ層63がSiを1×1019cm3以上ドーピングしたGaNで、エッチングストッパ層64が厚さ5nmでAl組成率25のAlGaNである場合、上記、n型のIII族窒化物半導体層からなるキャップ層63とエッチングストッパ層64を設けることにより、コンタクト抵抗を1.0Ωmm程度から0.3Ωmm以下へ低減することができる。また図7aにおいて、p型不純物が拡散した拡散層66は半導体表面を高抵抗化することにより、半導体表面近傍を伝ってゲート電極68からドレイン電極67b、ゲート電極68からソース電極67aへ流れるリーク電流の低減に有用である。特に、ソース抵抗の低減のためにソース電極67a側のn型のキャップ層63と、p型のキャップ層65をプロセスのマージンギリギリまで近接させる場合、ゲートソース間リーク電流を低減するためには、この半導体表面を高抵抗化するp型不純物が拡散した拡散層66は、必要不可欠である。ゲート電極68からドレイン電極67bやゲート電極68からソース電極67aへ流れるリーク電流の低減の為の拡散層66は、図7aに示すように、ゲート電極68とソース電極67aとの間およびゲート電極68とドレイン電極67bとの間のエッチングストッパ層64の表層部分にあれば良く、また、図には示していないが、n型のキャップ層63とキャリア供給層61を覆うように形成されたエッチングストッパ層64全体の表層部分にあっても良い。以上のことから、本構造を用いることにより、低コンタクト抵抗と、ノーマリオフ動作を両立するIII族窒化物半導体装置を容易に形成することができ、尚且つオーミック電極下におけるMg等が拡散した高抵抗層を排除することができ、コンタクト不良が起こりにくく、さらに良好なコンタクト抵抗を再現性、面内分布良く製造できる構造となる。第3の実施形態図11に本発明における、第3の実施形態である、エッチングストッパ層を有する低コンタクト抵抗とノーマリオフ動作を両立するリセスゲート型窒化物半導体装置の断面構造を示す。尚、本実施形態ではIII族窒化物半導体を用いて記述しているが、本発明は、それに限定を受けるものではない。この構造は、適宜な基板例えばSiC、Sapphire、Si、GaN等の基板、図示せずや緩衝層等例えばIII族窒化物半導体であるAlN、AlGaN、GaN、AlInGaN等を複数組み合わせた緩衝層、図示せず上に、チャネル層90例えばIII族窒化物半導体であるGaNやInGaN、AlInGaN等があり、それよりバンドギャップの広い半導体で尚且つAlを含むキャリア供給層91例えばAlGaN、InAlGaN等を積層した構造であり、チャネル層90とキャリア供給層91界面からチャネル層90側に、ピエゾ電荷とバンドギャップの差により2DEG層92が形成される。キャリア供給層91表面には、凹形状であるリセス部99が形成される。さらに、低コンタクト抵抗を実現するためのn型のキャップ層93例えばn-GaNやn-InGaN、n-AlInGaN等がリセス部99以外の領域で、選択的に形成される。n型のキャップ層93には、キャップ層が低抵抗なn型となるように、Si等の不純物が少なくとも5×1018SiNcm3ドーピングされている。続いて、キャリア供給層91とn型のキャップ層93、リセス部99を覆うように、エッチングストッパ層94例えばIII族窒化物半導体であるAlGaN、AlInGaN等が形成される。このエッチングストッパ層94は、その上に形成する予定のエピタキシャル成長層を選択的に除去するために、Alを含むIII族窒化物半導体であることが望ましい。尚、リセス部99について、リセス部99底面は、必ずしもキャリア供給層91中にある必要はなく、図13に示すように、キャリア供給層131を貫通するリセス部135としても良い図13。この場合は、エッチングストッパ層136が、しきい値電圧制御層にもなるため、膜厚やAlの組成率を最適化する必要がある。次に、選択的に形成されたn型のキャップ層93以外の領域で、リセス部99の上層のエッチングストッパ層94上に、ノーマリオフ動作を実現するためのMgやZnがドーピングされたp型のキャップ層95例えばp-AlInGaN、p-InGaN、p-AlGaN、p-GaN等が選択的に形成される。エッチングストッパ層94上にp型のキャップ層95が形成されることにより、p型のキャップ層95の下でリセス部99直下の付近の2DEG層92は、p-n接合により空乏化し、部分的に2DEG層92がない領域が形成され図中の点線が途切れている部分、これによりノーマリオフ動作が可能となる。また、このp型のキャップ層95が選択的に形成される際、p型のキャップ層95として選択エッチング加工される前のp型III族窒化物半導体層からMgやZn等のp型不純物が、p型III族窒化物半導体層と接するそれ以前に形成されたエッチングストッパ層94や、選択的に形成されたn型のキャップ層93やキャリア供給層91に拡散し、p型、もしくは高抵抗化した拡散層96が形成される。この拡散する深さはp型不純物がMgである場合、数nm~30nm程度であり、拡散する不純物量は5×1017cm3~5×1018cm3程度である。よってp型不純物が拡散して拡散層96が形成される領域は、p型不純物の拡散度合いとエッチングストッパ層94の厚さの関係によって決まり、a拡散層96がエッチングストッパ層94の表層のみの場合、b拡散層96がエッチングストッパ層94の全域程度で止まり、n型のキャップ層93やキャリア供給層91までは及ばない場合、c拡散層96がエッチングストッパ層94の全域及びn型のキャップ層93やキャリア供給層91の表層まで及ぶ場合、があるが、図11ではaの場合を示している。続いてn型のキャップ層93上のエッチングストッパ層94表面にオーミック性接触するソース電極97aとドレイン電極97bが形成され、p型のキャップ層95表面にショットキー接合もしくはオーミック接合で接するようにゲート電極98が形成される。ソース電極97a及びドレイン電極97bは、p型のキャップ層95の両側方にあれば良く、既知のオーミックリセス技術により、チャネル層90、キャリア供給層91、n型のキャップ層93、エッチングストッパ層94のいずれに接していても良いし、エッチングストッパ層94表面にあっても良い。また、p型、もしくは高抵抗化した拡散層96は、ソース電極97a及びドレイン電極97bと接する領域で、部分的に除去されている、もしくはエッチングストッパ層94やn型のキャップ層93表面の拡散層96を構成するp型不純物濃度が、上方にp型のキャップ層95とn型のキャップ層93が何れも選択形成されていない領域のキャリア供給層91の上方の表層の拡散層96を構成するp型不純物濃度と比較して少なくとも1×1017cm3程度低減されていることが望ましい。ソース電極97a、ドレイン電極97bは、Ti、Al、Mo、Hf等の金属を1つもしくは2つ以上組み合わせた電極からなり、ゲート電極98は、Ti、Al、Ni、Pt、Pd、Au等の金属を1つもしくは2つ以上組み合わせた電極からなる。次に、第3の実施形態を例として製造方法を図12a~eに示す。ただし、この製造方法は本発明の実施形態を実施する最小の構成であり、これにこだわるものではない。尚、図12a以前の製造方法示す各工程は、図8a~cに示す上記第2の実施形態の製造方法の各工程と同一なので図とその説明を割愛する。図8cの構造に、既知のフォトリソグラフィ法を用いてレジストパターン114を形成し、Cl2やBCl3、O2、Ar、N2等のエッチング加工用ガスによるプラズマ115を用いた既知のドライエッチング技術例えばRIE法やICP-RIE法を用いて、のキャリア供給層111を部分的に除去し、リセス部116を形成する図12a。尚、リセス部116について、リセス部116底面は、必ずしもキャリア供給層111中にある必要はなく、図13に示すように、キャリア供給層131を貫通するリセス部135としても良い図13。この場合は、エッチングストッパ層136が、しきい値電圧制御層にもなるため、膜厚やAlの組成率を最適化する必要がある。続いて、既知のエピタキシャル成長法例えばMOCVD法等を用いて、エッチングストッパ層117例えばIII族窒化物半導体であるAlGaN、AlInGaN等とp型のIII族窒化物半導体層118を、n型のキャップ層113やキャリア供給層111やリセス部116を覆うように成長する図12b。このp型のIII族窒化物半導体層118は、MgやZn等のp型不純物がドーピングされたIII族窒化物半導体層であり、例えばp-AlInGaN、p-InGaN、p-AlGaN、p-GaN等が望ましい。このp型のIII族窒化物半導体層118を成長する際、p型のIII族窒化物半導体層118からMgやZn等のp型不純物が、それ以前に形成された、エッチングストッパ層117や、キャリア供給層111や、n型のキャップ層113中に拡散し、p型、もしくは高抵抗化した拡散層119を形成する。この拡散する深さはp型不純物がMgである場合、数nm~30nm程度であり、拡散する不純物量は5×1017cm3~5×1018cm3程度である。エッチングストッパ層117を形成する際のエピタキシャル成長は、表面の凹凸を平坦化しない、均一に成長する条件が望ましい。これはエッチングストッパ層117が、エッチングストッパ層117上に形成されるp型のIII族窒化物半導体層118をエッチングストップする必要があるためである。それとは異なり、p型のIII族窒化物半導体層118は、選択的に除去されるため、平坦化する条件でも、均一に形成される条件でもどちらでも良い。また、このp型のIII族窒化物半導体層118を形成することにより、p型のIII族窒化物半導体層118下でリセス部116直下付近の2DEG層112は、p-n接合により空乏化し、部分的に2DEG層112がない領域が形成される。また、エッチングストッパ層117は、n型のキャップ層113の側面も覆うことにより、後述するp型のIII族窒化物半導体層118を選択的に除去する工程において、n型のキャップ層113の側面がエッチングされることを防ぐことができる。通常、III族窒化物半導体装置では、表面準位の低減や、電流コラプスの抑制、表面保護の観点から通常SiNやSiO2、Al2O3等を表面保護膜として用いるが、エッチングストッパ層117がなく、n型のキャップ層113の側面がエッチングされ、くぼんでしまった場合、SiNやSiO2、Al2O3等の表面保護膜と、n型のキャップ層113の側面の間に、ボイドが発生してしまう可能性がある。n型のキャップ層113の側面にボイドが発生してしまうと、窒化物半導体表面が保護されていない部分ができるため、表面準位に電子がトラップされ、電流コラプスの発生原因になり得る。そのためこのエッチングストッパ層117が、n型のキャップ層113の側面を覆うことはきわめて重要である。続いて、既知のフォトリソグラフィ法を用いてレジストパターン120を形成する図12c。次に、Cl2やBCl3、O2、Ar、N2等のエッチング加工用ガスによるプラズマ121を用いた既知のドライエッチング技術例えばRIE法やICP-RIE法を用いて、p型のIII族窒化物半導体層118を部分的に除去し、選択的に残されたp型のキャップ層122を形成する図12d。尚、このドライエッチング技術は、既知の選択エッチングである事が望ましく、エッチングがエッチングストッパ層117表面近傍で止まることが望ましい。尚、III族窒化物半導体の選択エッチング技術はAlに反応してエッチングストップもしくは、ある程度の選択比例えば、p型のIII族窒化物半導体層118のエッチングレートがエッチングストッパ層117のエッチングレートの2倍以上でエッチングレートが遅くなるため、下層のエッチングストッパ層117のAl組成率が、上層のp型のIII族窒化物半導体層118のAl組成率よりも高い、もしくはp型のIII族窒化物半導体層118にAlを含まないことが望ましい。また、このp型のキャップ層122を形成することにより、p型のキャップ層122下でリセス部116直下付近の2DEG層112は、p-n接合により空乏化し、部分的に2DEG層112がない領域が形成され、これによりノーマリオフ動作が可能となる。尚、本半導体装置のしきい値電圧Vthは、リセス部116底面からキャリア供給層111とチャネル層110の間のキャリア供給層111の膜厚と組成と、また、再成長するエッチングストッパ層117の膜厚と組成、また、その上層に形成するp型のIII族窒化物半導体層118のp型のドーピング濃度や膜厚や組成に強く依存するため、各膜厚やドーピング濃度、組成は精査が必要である。また、p型のIII族窒化物半導体層118をエッチングするためのエッチング加工用ガスに対して非活性である材料組成のエッチングストッパ層117が形成されているため、p型のIII族窒化物半導体層118を部分的に完全に除去した後、さらにオーバーエッチしても、n型のキャップ層113を削り取ってしまう心配がない。そのため、本製造方法を用いることにより、第1の実施形態と比較して、良好なコンタクト抵抗を再現性良く、面内分布の良好な半導体装置を容易に製造可能である。次に、既知の有機洗浄法等や酸洗浄等を用いて、レジストパターン120を除去し、エピタキシャル成長基板表面を清浄化する。その後、既知のフォトリソグラフィ法や蒸着法、リフトオフ法、アニール法等を用いて、p型のキャップ層122の両側方のn型のキャップ層113上層のエッチングストッパ層117上にオーミック性接触するソース電極123aとドレイン電極123bを形成し、続いてp型のキャップ層122表面にショットキー接合もしくはオーミック接合で接するようにゲート電極124を形成する図12e。ソース電極123a及びドレイン電極123bは、p型のキャップ層122の両側方にあれば良く、既知のオーミックリセス技術により、チャネル層110、キャリア供給層111、n型のキャップ層113、エッチングストッパ層117のいずれに接していても良いし、エッチングストッパ層117表面にあっても良い。ソース電極123a、ドレイン電極123bは、Ti、Al、Mo、Hf等の金属を1つもしくは2つ以上組み合わせた電極からなり、ゲート電極124は、Ti、Al、Ni、Pt、Pd、Au等の金属を1つもしくは2つ以上組み合わせた電極からなる。尚、オーミック電極をエッチングストッパ層117表面に形成する際、p型、もしくは高抵抗化した拡散層119表面にオーミック電極を形成してしまうことになり、オーミックコンタクト不良を起こす可能性が高くなるため、p型、もしくは高抵抗化した拡散層119を数nm~30nm程度除去した方が望ましい。この除去の方法については、第2の実施形態の図9で示した方法と同じ方法で形成するため、ここでは説明を割愛する。本構造に示したような、オーミック電極であるソース電極97a、ドレイン電極97bと、キャリア供給層91との間にエッチングストッパ層94や、n型のキャップ層93を挿入することにより、バンド構造が変化して低コンタクト抵抗が得られる。そのメカニズムは、第2の実施形態の図10に示したのと同様である。本構造を用いることにより、第1の実施形態で示したような、n型のキャップ層93が、p型のキャップ層95を形成する際のドライエッチングにより、膜厚が減少してしまうことがないため、コンタクト抵抗の生産性、再現性に非常に優れている。また、本構造におけるエッチングストッパ層94は、n型のキャップ層93の側面も覆うことにより、p型のキャップ層95をドライエッチングで形成する際、n型のキャップ層93の側面がエッチングされることを防ぐ効果がある。通常、III族窒化物半導体装置では、表面準位の低減や、電流コラプスの抑制、表面保護の観点から通常SiNやSiO2、Al2O3等を表面保護膜として用いるが、エッチングストッパ層94がなく、n型のキャップ層93の側面がエッチングされ、くぼんでしまった場合、SiNやSiO2、Al2O3等の表面保護膜と、n型のキャップ層93の側面の間に、ボイドが発生してしまう可能性がある。n型のキャップ層93の側面にボイドが発生してしまうと、窒化物半導体表面が保護されていない部分ができるため、表面準位に電子がトラップされ、電流コラプスの発生原因になり得る。そのためこのエッチングストッパ層94が、n型のキャップ層93の側面を覆うことはきわめて重要である。また、p型不純物が拡散した拡散層96は半導体表面を高抵抗化することにより、半導体表面近傍を伝ってゲート電極98からドレイン電極97b、ゲート電極98からソース電極97aへ流れるリーク電流の低減に有用である。特に、ソース抵抗の低減のためにソース電極97a側のn型のキャップ層93と、p型のキャップ層95をプロセスのマージンギリギリまで近接させる場合、ゲートソース間リーク電流を低減するためには、この半導体表面を高抵抗化するp型不純物が拡散した拡散層96は、必要不可欠である。図11では、拡散層96はn型のキャップ層93とキャリア供給層91を覆うように形成されたエッチングストッパ層94全体の表層部分に存在するように記載しているが、ゲート電極98からドレイン電極97bやゲート電極98からソース電極97aへ流れるリーク電流の低減の為の拡散層96は、ゲート電極98とソース電極97aとの間およびゲート電極98とドレイン電極97bとの間のエッチングストッパ層94の表層部分にあれば良い図示せず。また、本構造を用いることにより、低コンタクト抵抗と、ノーマリオフ動作を両立する窒化物半導体装置を容易に製造することができ、さらにコンタクト抵抗の再現性、面内分布良く製造できる構造となる。また、リセス構造を用いることにより、しきい値はリセス部の深さで制御されるため、キャリア供給層91を十分に厚くすることができ、キャリア供給層91表面を2DEG層92から物理的に遠ざけることができるため、電流コラプスの少ない窒化物半導体装置を製造できる。また、さらに図13で示したように、リセス部135の底部がキャリア供給層131を貫いてチャネル層130に達することにより、窒化物半導体装置のしきい値電圧を、ゲートリセス深さやキャリア供給層131厚に依存せず、エッチングストッパ層136でのみ制御するため、しきい値のウェハ面内均一性が飛躍的に向上する。また、図14に本発明における、第3の実施形態の変体である、エッチングストッパ層を有する低コンタクト抵抗とノーマリオフ動作を両立するリセス型ゲートを二つ含む窒化物半導体装置の構造を示す。尚、本実施形態ではIII族窒化物半導体を用いて記述しているが、本発明は、それに限定を受けるものではない。この構造は、第3の実施形態とほぼ同じだが、リセス部155とp型のキャップ層157とゲート電極160それぞれが、ソース電極159a、ドレイン電極159b間に2つずつあることを特徴とする。それにより、それぞれのゲート電極160に掛かる電圧を独立に制御することにより、双方向のFET動作が可能となる。尚、リセス部155について、リセス部155底面は、必ずしもキャリア供給層151中にある必要はなく、図13に示すように、キャリア供給層131を貫通するリセス部135としても良い図13。この場合は、エッチングストッパ層136が、しきい値電圧制御層にもなるため、膜厚やAlの組成率を最適化する必要がある。本構造の製造方法は、第3の実施形態と同一であるので割愛する。