絶縁基板と、絶縁基板の上に位置するゲート線と、前記ゲート線を覆っているゲート絶縁膜と、前記ゲート絶縁膜上に位置し、ドレーン電極とデータ線とを含むデータ配線と、前記データ配線を覆っている保護膜と、前記保護膜の上に位置して前記データ配線と電気的に連結されている画素電極とを含み、前記ゲート絶縁膜は第1開口部を有し、前記保護膜は第2開口部と接触口とを含み、前記第2開口部は前記第1開口部を露出させ、前記第1開口部と前記第2開口部は画素の縁領域に位置し、前記接触口は前記ドレーン電極の一部分を露出させることを特徴とする液晶表示装置。整列パターンをさらに含み、前記第2開口部の少なくとも一部分は前記データ線と前記整列パターンとの間に位置することを特徴とする請求項1に記載の液晶表示装置。前記第2開口部の少なくとも一部分は前記ゲート線と前記画素電極との間に位置することを特徴とする請求項1または2に記載の液晶表示装置。前記第1開口部と前記第2開口部は互いに重畳し、前記第1開口部と前記第2開口部の重畳する部分は前記画素電極の少なくとも一部分と重畳することを特徴とする請求項1~3のいずれかに記載の液晶表示装置。前記第1開口部と前記第2開口部は実質的に同一の面積を有することを特徴とする請求項1~4のいずれかに記載の液晶表示装置。前記ゲート絶縁膜の上に位置する半導体パターンと、前記半導体パターンの上に位置して、前記ドレーン電極と対向するソース電極を更に含むことを特徴とする請求項1~5のいずれかに記載の液晶表示装置。しかし、液晶表示装置用基板の製作過程中に意図しなかった部分、特に画素電極と画素電極との間、画素電極とデータ線との間などに導電物質が残留する場合には画素の閉じた状態でも画素が常に明るく表示される画素欠陥が発生する。また、液晶表示装置の駆動時、任意の画素電極はデータ線を通して伝達される画像信号が薄膜トランジスタを通して一回印加された後には次回の信号が印加されるまで浮遊floating状態になるが、データ線には他の行の画像信号が印加し続けられる。従って、データ線を通して伝達される画像信号の電圧が浮遊状態である任意の画素電極の電位を変動させ、これによって液晶表示装置には意図しなかった画像が現れるようになる。このような現象は画素電極とデータ線との配置関係から発生する結合静電容量couplingcapacitanceが大きいほど激しく発生する。製造工程上、データ線と画素電極とは互いに異なる写真エッチングphotolithography工程によって形成され、写真工程でマスク誤整列maskmisalignが発生すると結合静電容量が変動する。特に、写真工程進行時に画面を多数のブロックに分割して露光する場合には各ブロックごとに誤整列の程度が異なるようになって各ブロックの間の明るさが異なるようになるステッチstitchが発生する。このようなステッチ不良は液晶表示装置を列column反転駆動又は点dot反転駆動する場合にさらに激しくなる。従って、本発明は前記問題点を解決するためのものであって、その目的は、製造工程中に残留する導電膜によって画素電極及びデータ配線が互いに短絡されることを防止して画素欠陥を減少させることにある。また、本発明の他の目的は、液晶表示装置の製造工程中に発生する整列誤差を最少化することにある。このような目的を達成するために、絶縁基板と、絶縁基板の上に位置するゲート線と、ゲート線を覆っているゲート絶縁膜と、ゲート絶縁膜上に位置し、ドレーン電極とデータ線とを含むデータ配線と、データ配線を覆っている保護膜と、保護膜の上に位置してデータ配線と電気的に連結されている画素電極とを含み、ゲート絶縁膜は第1開口部を有し、保護膜は第2開口部と接触口とを含み、第2開口部は第1開口部を露出させ、第1開口部と第2開口部は画素の縁領域に位置し、接触口はドレーン電極の一部分を露出させる。ここで、整列パターンをさらに含み、第2開口部の少なくとも一部分はデータ線と整列パターンとの間に位置することが好ましい。また、第2開口部の少なくとも一部分はゲート線と画素電極との間に位置することが好ましい。さらに、第1開口部と第2開口部は互いに重畳し、第1開口部と第2開口部の重畳する部分は画素電極の少なくとも一部分と重畳することが好ましい。第1開口部と第2開口部は実質的に同一の面積を有することが好ましい。さらに、ゲート絶縁膜の上に位置する半導体パターンと、半導体パターンの上に位置して、ドレーン電極と対向するソース電極を更に含むことが好ましい。以上のように、データ線と共に整列パターンを画素電極に隣接するように形成して製造工程の整列誤差を最小化することができ、分割露光時にもデータ線と画素電極との間で発生する結合静電容量を画面全体にわたって一定にすることができるのでステッチ不良を防止することができる。また、整列パターンを画素の縁に配置することによって漏洩される光を遮断することができ、画素電極とデータ線との間に開口部を形成することによって画素電極とデータ線とが短絡されることを防止することができる。以下、添付図面に基づいて本発明の実施例による液晶表示装置用薄膜トランジスタ基板及びその製造方法を本発明が属する技術分野における通常の知識を有する者が容易に実施し得るように詳しく説明する。図1は本発明の第1実施例による液晶表示装置用薄膜トランジスタ基板の配置図であり、図2は図1のII-II′線に沿って切断した薄膜トランジスタの断面図であり、図3は図1のIII-III′線に沿って切断したゲートパッドの断面図であり、図4は図1のIV-IV′線に沿って切断したデータパッドの断面図であり、図5は図1のV-V′線の断面図であって、データ線及び画素電極の短絡を防止するために保護膜に開口部が形成されている構造である。図1ないし図5に示されているように、透明絶縁基板10の上に横方向に長くゲート線22が形成されており、ゲート線22からゲート電極24が延長されており、ゲート線22の端部にはゲート信号を印加するためのゲートパッド26が形成されている。ゲート配線22、24、26をゲート絶縁膜30が覆っており、ゲート電極24の上部のゲート絶縁膜30の上には半導体である非晶質珪素層40がゲート電極24を覆う形態で形成されている。また、ゲート絶縁膜30の上にデータ線62が縦方向に長く形成されており、データ線62の端には画像信号の印加のためのデータパッド64が形成されている。データ線62から延長されたソース電極65がゲート電極24の一方の縁と重畳しており、ゲート電極24を中心にしてソース電極65の反対側にドレーン電極66がゲート電極24と重畳している。非晶質珪素層40とソース及びドレーン電極65、66が接触する面との間には接触抵抗特性を向上させるためのドーピングされた非晶質珪素層55、56が形成されている。データ線62と、データパッド64と、ソース及びドレーン電極65、66などのデータ配線及び非晶質珪素層40を保護膜70が覆っている。保護膜70にはドレーン電極66及びデータパッド64を露出させる接触口72、74がそれぞれ形成されており、ゲートパッド26を露出させる接触口76が保護膜70及びゲート絶縁膜30に形成されている。データ線62とゲート線22とが交差して区画する画素内の保護膜70の上にはITOのような透明物質からなる画素電極80が形成され、接触口72を通してドレーン電極66と接触している。また、接触口76、74を通してゲートパッド26及びデータパッド64と接触する補助パッドパターン86、84が形成されている。図1及び図5に示されているように、データ線62又はゲート線22と画素電極80との間には保護膜70の一部又は保護膜70及びその下部の非晶質珪素層40が除去された開口部78が長く形成されている。非晶質珪素物質膜421及びドーピングされた非晶質珪素物質膜422からなる残存物質42がデータ線62と画素電極80との間に残っている場合には保護膜70及び残存物質42が同時に除去される形態に開口部78が形成される。このように、データ線62と接触している残存物質42がデータ線62と画素電極80との間で切れているので、工程進行過程で保護膜70に隙間79が発生することによって画素電極80と残存物質42とが連結されても、画素電極80とデータ線62とが電気的に連結されない。このような本発明の第1実施例による液晶表示装置用薄膜トランジスタ基板の製造方法について図1ないし5及び図6ないし10に基づいて説明する。図6ないし図10は液晶表示装置の製造方法の第1実施例を工程順序によって示した断面図であって、残留物質を除去するための開口部を保護膜エッチング工程時に形成する方法を示したものである。図6に示されているように、透明な絶縁基板10の上にゲート金属を蒸着しパターニングしてゲート線22と、ゲートパッド26と、ゲート電極24とを形成した後、図7に示されているように、その上にゲート絶縁膜30を形成し、非晶質珪素及びドーピングされた非晶質珪素を順に積層してからパターニングして非晶質珪素層40及びドーピングされた非晶質珪素層50を形成する。この過程で、意図しなかった部分に半導体物質421、422からなる残留導電膜42が残る可能性もある。次に、図8に示されているように、データ金属を蒸着しパターニングしてデータ線62と、データパッド64と、ソース電極65及びドレーン電極66とを形成した後、ソース及びドレーン電極65、66をマスクとしてドーピングされた非晶質珪素層50の一部を除去して抵抗性接触層55、56を形成する。この過程でデータ金属の一部が意図しなかった位置に残留する可能性もある。図9に示されているように、その上に保護膜70を蒸着しエッチングすることにより、ドレーン電極66を露出させる接触口72、データパッド64を露出させる接触口74、ゲートパッド26を露出させる接触口76を形成する。この段階で、データ線62の外側で半導体物質421、422などの残留物質42と、ゲート絶縁膜30と、保護膜70とを同時にエッチングして長い開口部78を形成する。この時、保護膜70及び/又はゲート絶縁膜30と残留物質42とのエッチング選択比が小さかったり、残留物質42のエッチング速度が速い条件下で乾式エッチングを実施し、エッチング気体及びエッチング時間を適切に調節して残留物質42を十分に除去する。その次、図10に示されているように、ITOなどの透明導電物質を蒸着してからパターニングして接触口72を通してドレーン電極66と接触する画素電極80を形成し、ゲートパッド26及びデータパッド64を保護するための補助パッドパターン86、84を接触口76、74を通してゲートパッド26及びデータパッド64とそれぞれ接触するように形成する。次いで、半導体層を形成した後、ゲート絶縁膜をパターニングしてゲートパッドを露出させる段階で開口部を形成する方法について図11ないし図14に基づいて詳しく説明する。前述の図6及び図7と同様に、透明な絶縁基板10の上にゲート金属を蒸着しパターニングしてゲート線22と、ゲートパッド26と、ゲート電極24とを形成した後、その上にゲート絶縁膜30を形成し、非晶質珪素及びドーピングされた非晶質珪素を順に積層してからパターニングして非晶質珪素層40及びドーピングされた非晶質珪素層50を形成する。次に、図11に示されているように、ゲート絶縁膜30をパターニングしてゲートパッド26を露出させる接触口76を形成する。この段階で、データ線62が位置する部分と画素電極80が位置する部分との間に縦方向に長い開口部78を形成する。この時、非晶質珪素などの残留物質42とゲート絶縁膜30とのエッチング選択比が小さかったり残留物質のエッチング速度が速い条件下で開口部78を形成しなければならない。図12に示されているように、データ金属を蒸着しパターニングしてデータ線62と、データパッド64と、ソース電極65及びドレーン電極66とを形成した後、ソース電極65及びドレーン電極66をマスクとして露出されているドーピングされた非晶質シリコン層50をエッチングして抵抗性接触層55、56を完成する。図13に示されているように、その上に保護膜70を蒸着し、ドレーン電極66を露出させる接触口72及びデータパッド64及びゲートパッド26を露出させる接触口74、76をそれぞれ形成する。次に、図14に示されているように、ITOのような透明導電物質を蒸着しパターニングして画素電極80と、補助ゲートパッド86及び補助データパッド84とを形成する。この段階で、ITO残留物質が画素の間を連結する形態で残る場合には追加エッチング工程を実施して連結部位を切る。このように、第1実施例による製造方法では、画素電極80とデータ線62との間にわたって形成されている半導体残存物質42をゲート絶縁膜30又は保護膜70と共に溝を掘るようにエッチングして除去することによって、残存物質42によって画素電極80とデータ線62との間に発生した短絡不良部を断線させる。勿論、画素電極80を形成する段階で画素電極導電材料が残留する場合、追加写真エッチング工程を実施して開口部を形成することもできる。この場合、工程が追加されることとなるが、半導体残留物質及びデータ金属残留物質など全ての導電残留物質を完全に除去することができるという長所がある。次いで、二重のゲート線を有する液晶表示装置用薄膜トランジスタ基板の構造について図面に基づいて詳しく説明する。図15は本発明の第2実施例による二重のゲート線を有する液晶表示装置に画素不良を除去するための開口部が適用された構造を示した配置図であり、図16は図15のXVI-XVI′線の断面図である。図15に示されているように、ゲート線22、28が二重化されており、ゲート線22、28を上下に連結する2つの連結部27が画素電極80の縁と重畳する形態で形成されていること以外は、図1ないし図5に示した構造と同一である。図15及び図16に示されているように、データ線62と画素電極80又は連結部27との間にそれぞれの開口部77、78が縦方向に長く形成されていることによって、データ線62と画素電極80との間、又は画素電極80と隣接画素の画素電極80との間に残る可能性がある残留物質43が2つの部分431、432に分かれる。即ち、残留物質43の中のデータ線62と接触する部分431が画素電極80と重畳或いは短絡されている部分432と互いに分離されていることによって、データ線62に印加される表示信号が画素電極80の電位を揺るがしたり、画素電極80に直接流入しない。これによって、画素内又は画素間の点欠陥が除去され得る。この時、図16に示されているように、保護膜70が除去された開口部78又は保護膜70及びゲート絶縁膜30を同時に除去した開口部77の構造が全ての画素に適用され得る。次いで、画素電極がデータ配線の下部に位置する構造を有する第3及び第4実施例とその製造方法とを説明する。図17ないし図21は本発明の第3実施例による液晶表示装置用薄膜トランジスタ基板の構造を示す。図17は本発明の第3実施例による液晶表示装置用薄膜トランジスタ基板の配置図であり、図18は図17のXVIII-XVIII′線に沿って切断した薄膜トランジスタの断面図であり、図19は図17のXIX-XIX′線の断面図であり、図20は図17のXX-XX′線に沿って切断したゲートパッド部の断面図であり、図21は図17のXXI-XXI′線に沿って切断したデータパッド部の断面図である。前述の実施例と同様に、基板10の上にゲート線22と、ゲート電極24と、ゲートパッド26などのゲート配線が形成されている。ゲート配線をゲート絶縁膜30が覆っており、ゲート絶縁膜30には接触口36が形成されていてゲートパッド26の一部を露出させる。また、ゲート絶縁膜30の上に前述の実施例と同様な形態で、半導体パターンである非晶質珪素層40及び抵抗性接触層パターンであるドーピングされた非晶質珪素層55、56が形成されている。前述のように、第3実施例では画素電極80がゲート絶縁膜30の上に形成されており、駆動回路部分と接触する補助パッドパターン86、84がゲートパッド26の付近及びデータパッド64が形成される付近に形成されている。画素電極80の外側に沿ってゲート絶縁膜30が除去された開口部38、39が形成されていて、画素電極80が形成される領域に半導体物質42図19参照が残存して隣接した画素電極80が短絡される可能性を除去する。前述の実施例と同様に、データ線62と、ソース電極65及びドレーン電極66とが形成されている。この時、図19に示されているように、データ線62は開口部38、39を介して画素電極80と離間して形成されている。図20に示されているように、ゲートパッドの付近には接触口36を通してゲートパッド26と接触し補助ゲートパッド86とは直接接触する連結パターン63がデータ配線と同一な物質から形成されており、連結パターン63には補助ゲートパッド86の中間部分が露出されるように開口部67が形成されている。また、データパッド部を示す図21のように、データパッド64が補助データパッド84を覆っており、補助データパッド84の中間部分が露出されるようにデータパッド64の一部が除去された開口部69が形成されている。即ち、補助パッドパターン86、84を媒介としてゲートパッド26及びデータパッド64に外部信号が印加される。データ線62と、ソース電極65及びドレーン電極65と、連結パターン63と、データパッド64などを保護膜70が覆っており、補助パッドパターン86、84の一部が露出されるように開口部76、74が形成されており、画素電極80の上部の保護膜70も除去されている。前述したように、画素電極80の縁に沿って開口部38、39が形成されているのでデータ線62と画素電極80又は2つの画素電極の間に半導体物質42の残存による短絡が発生しない。次いで、このような構造の液晶表示装置を製造する方法について図22ないし図27に基づいて説明する。図22ないし図27は本発明の第3実施例による液晶表示装置用薄膜トランジスタ基板の製造方法を工程順序によって示した断面図である。図22に示されているように、基板10の上にゲート線22と、ゲート電極24と、ゲートパッド26などのゲート配線を形成する。次に、図23に示されているように、その上にゲート絶縁膜30と、非晶質珪素膜と、ドーピングされた非晶質珪素膜とを連続して蒸着した後、非晶質珪素膜及びドーピングされた非晶質珪素膜をパターニングして半導体パターンである非晶質珪素層40とオーミックohmic接触層50とを形成する。半導体パターンを形成する過程で意図しなかった部分、特にデータ線62及び画素電極80が形成される部分に半導体残留物質42が残る可能性がある。図24に示されているように、ITOのような透明導電物質を全面に蒸着しパターニングして画素電極80と、ゲートパッド部及びデータパッド部とに補助パッドパターン86、84をそれぞれ形成する。図25に示されているように、乾式エッチングでゲートパッド26の上部のゲート絶縁膜30を除去して接触口36を形成する。この段階で、画素電極80の外側に沿ってゲート絶縁膜30及び残留物質42を除去するために開口部38、39を形成する。この乾式エッチングの後、画素電極80の形成段階で残ったITO残留物質を除去するための湿式エッチングを追加に実施してITO残留物質による画素電極80の間の短絡が切れるようにする。又は、ゲート絶縁膜30を乾式エッチングして開口部38、39を形成する前段階で、ITO画素電極80に使用した同一マスクでITO残留物質を乾式エッチングする。結局、この段階でITO残留物質及び半導体残留物質42が同時に除去される。図26に示されているように、データ金属を蒸着しパターニングしてデータ線62と、ソース電極65及びドレーン電極66と、ゲートパッド部の連結パターン63と、データパッド部のデータパッド64などを形成した後、ソース電極65及びドレーン電極65をマスクとしてドーピングされた非晶質珪素層50の露出した部分をエッチングして抵抗性接触層55、56を形成する。この時、連結パターン63は接触口36を通してゲートパッド26と接触する。この時、補助パッドパターン86、84の中間部分が露出されるように連結パターン63及びデータパッド64の一部をエッチングして開口部67、69を形成する。図27に示されているように、保護膜70を全面に蒸着しエッチングして、画素電極80を露出させ、補助パッドパターン86、84が露出されるように接触口76、74を形成する。本発明の第4実施例による液晶表示装置用薄膜トランジスタ基板は本発明の第3実施例のゲート及びデータパッド部とは異なるパッド部構造を有する。以下に、図28及び図29に基づいて第4実施例による構造を説明し、図30ないし図33に基づいて第4実施例の構造を実現する製造方法を説明する。図28は本発明の第4実施例による液晶表示装置用基板のゲートパッド部を示した平面図及び断面図であり、図29は本発明の第4実施例による液晶表示装置用基板のデータパッド部を示した平面図及び断面図である。図28及び図29に示されているように、基板10の上にゲートパッド26が形成されており、その上にはゲート絶縁膜30が覆われており、ゲート絶縁膜30にはゲートパッド26を露出させる接触口36が形成されているデータパッド部において、ゲート絶縁膜30の上にはクロムCrなどから構成されるデータパッド64が形成されている。このデータパッド64と同一な物質から構成される連結パターン63が接触口36を通してゲートパッド26と連結されるように形成されている。データパッド64及び連結パターン63を保護膜70が覆っており、保護膜70には連結パターン63及びデータパッド64を露出させる形態で接触口76、74が形成されている。クロムなどの金属は空気中に露出した状態であっても酸化しにくいため第3実施例のような補助パッドパターンが不必要になる。このような構造の液晶表示装置の製造方法を図30ないし図33に基づいて説明する。図30ないし図33は本発明の第4実施例による液晶表示装置用薄膜トランジスタ基板の製造方法を工程順序によって示した断面図である。図30に示されているように、ゲート線22と、ゲート電極24と、ゲートパッド26とを形成した後、その上にゲート絶縁膜30を蒸着する。第3実施例と同一な方法で半導体パターン40、50と、ITO画素電極80と、開口部38、39とを形成する図23及び図24参照。この過程で、図31に示されているように、ゲートパッド26を露出させる接触口36を形成する。次に、図32に示されているように、データ線62と、ソース電極65及びドレーン電極66と、ゲートパッド部の連結パターン63と、データパッド64とを形成する。この時、連結パターン63は接触口36を通してゲートパッド26と接触する。図33に示されているように、保護膜70を蒸着し画素電極80の上部の保護膜70を除去する図25参照。この段階で、連結パターン63及びデータパッド64を露出させる開口部76、74を形成する。このように、ゲートパッド部及びデータパッド部以外は第3実施例と同一な構造及び製造方法で形成される。前述の第1ないし第4実施例では残留する導電物質による画素欠陥を除去する場合のみについて説明した。次いで、画素欠陥と誤整列又はステッチ不良を同時に最少化することができる構造について詳しく説明する。まず、図34及び図35に基づいてステッチ不良のみを除去する構造及び原理について考察する。図34は本発明の第5実施例による液晶表示装置用薄膜トランジスタ基板の配置図であり、図35は図34のXXXV-XXXV′線の断面図である。透明な絶縁基板10の上に横方向にゲート線22が形成されており、その上にゲート絶縁膜30が積層されており、ゲート絶縁膜30の上には縦方向にデータ線62が形成されており、データ線62の両側にデータ線62と平行にデータ線62と分離された整列パターン68が形成されている。ここで、整列パターン68はデータ線62形成段階で共に形成されるのでデータ線62との整列誤差が発生する恐れはない。また、ゲート絶縁膜30の上には薄膜トランジスタを形成する非晶質珪素パターン40が形成されており、非晶質珪素パターン40の上にゲート線24を中心にして両側に分離されている接触層55、56が形成されており、接触層55、56の上にはソース電極65及びドレーン電極66が形成されている。データ線62と、整列パターン68と、ソース電極65と、ドレーン電極66との上には保護膜70が積層されており、保護膜70の上には画素電極80がデータ線62と隣接しない整列パターン68の一部と重畳するように形成されている。画素電極80は保護膜70に形成されている接触口72を通してドレーン電極66と連結されている。これによって、画素電極80とデータ線62との間の静電容量C1は、大略画素電極80と整列パターン68との間の静電容量C2と、整列パターン68とデータ線62との間の静電容量C3とを直列連結した容量で示される。即ち、C1=C2×C3/C2C31である。この時、整列パターン68とデータ線62との間の距離は3μmから5μmの範囲であるのに比べて整列パターン68と画素電極80との間の距離は0.2μm程度であり、整列パターン68と画素電極80とは一部が重畳しているので画素電極80と整列パターン68との間の静電容量C2に比べて整列パターン68とデータ線62との間の静電容量C3が非常に小さい。前記式1で、画素電極80と整列パターン68との間の静電容量C2より整列パターン68とデータ線62との間の静電容量C3の大きさが非常に小さい場合、画素電極80とデータ線62との間の結合静電容量C1は、凡そ整列パターン68とデータ線62との間の静電容量C3と同一であるということができる。結局、整列パターン68とデータ線62との間の静電容量C3によって画素電極80とデータ線62との間の結合静電容量C1が決定される。さらに、データ線62と整列パターン68との間には整列誤差が発生する恐れがないので基板10の全面にわたってデータ線62と画素電極80との間の結合静電容量は一定になり、従って、ステッチ不良が発生しない。図36は本発明の第6実施例による液晶表示装置用薄膜トランジスタ基板の配置図であり、図37は図36のXXXVII-XXXVII′線の断面図である。第6実施例は第5実施例とほぼ同一の構造を有する。ただ、第1ないし第4実施例と類似してデータ線62と整列パターン68との間の保護膜70及びゲート絶縁膜30が除去されて基板10を露出させる開口部78が形成されている。ここで、開口部78はデータ線62及び整列パターン68をエッチングするために形成したものであって、開口部78によってデータ線62と整列パターン68との間隔が決定されるので結合静電容量を一定にすることができることは勿論、データ線62と整列パターン68との間又はデータ線62と画素電極80との間に残留する導電物質が存在するのでデータ線62と整列パターン68又は画素電極80が短絡されるのを除去するようにして画素不良を防止することができるようにする。図38は本発明の第7実施例による液晶表示装置用薄膜トランジスタ基板の配置図であり、図39は図38のXXXIX-XXXIX′の断面図である。第7実施例のゲート線22と、ゲート絶縁膜30と、非晶質珪素パターン40と、接触層55、56と、データ線62と、整列パターン68と、ソース電極65と、ドレーン電極66とは第6実施例と同一な構造を有する。差異点は画素電極80がゲート絶縁膜30の上に形成されていてドレーン電極66及び整列パターン68と一部分が重畳して直接接触しており、画素電極80の上に保護膜70が積層されている。これによって、整列パターン68と画素電極80との間には静電容量が発生しないのでデータ線62と画素電極80との間の静電容量はデータ線62と整列パターン68との間の静電容量と完全に同一になる。従って、ステッチ不良を完全に解消することができる。次いで、図面に基づいて本発明の第6及び第7実施例による液晶表示装置用薄膜トランジスタ基板を製造する方法を説明する。図40及び図41は、図36のXXXVII-XXXVII′線の断面図を製造工程の順序によって示した図面である。図40に示されているように、基板の上にゲート導電材料を蒸着しパターニングpatterningしてゲート線22を形成し、その上にゲート絶縁膜30と、非晶質珪素層と、ドーピングされた非晶質珪素層とを順に蒸着した後、非晶質珪素層及びドーピングされた非晶質珪素層をパターニングして非晶質珪素パターン40と両側に分離されない接触層とを形成する。次に、データ導電材料を蒸着しパターニングしてデータ線62と、整列パターン68と、ソース電極65と、ドレーン電極66とを形成し、ソース電極65及びドレーン電極66をマスクとして接触層55、56をエッチングして両側に分離する。次いで、図41に示されているように、保護膜70を蒸着しパターニングしてドレーン電極66を露出させる接触口72と、データ線62と整列パターン68との互いに隣接した側面を露出させる開口部78とを形成した後、ITOindiumtinoxideなどの導電物質を蒸着しパターニングして画素電極80を形成する。ここで、保護膜70のパターニングは乾式エッチング方法によって進められる。最後に、保護膜70をマスクとして開口部78を通して露出されているデータ線62及び整列パターン68をエッチングして除去する。この時、ゲート絶縁膜30までエッチングすることもできる。このような方法で薄膜トランジスタ基板を製造するとデータ線62と整列パターン68との間隔が開口部78によって決定されるので、データ線62と整列パターン68との間隔を一定にすることが容易であり、データ線62と整列パターン68又は画素電極80が短絡されることを防止して画素不良を除去することができる。図42及び図43は図38のXXXIX-XXXIX′線の断面図を製造工程の順序によって示した図面である。第7実施例も、図42に示されているように、ソース電極65及びドレーン電極66をマスクとして接触層55、56をエッチングして両側に分離する段階までは図40に示した第6実施例と同一である。次いで、ゲート絶縁膜30の上にITOなどの導電材料を蒸着しパターニングしてドレーン電極66の一部及び整列パターン68の一部とも重畳して接触するように画素電極80を形成する。次に、図43に示されているように、保護膜70を蒸着しパターニングしてデータ線62及び整列パターン68の一部を露出させる開口部78を形成する。最後に、開口部78を通して露出されているデータ線62及び整列パターン68をエッチングして除去する。この時、データ線62と整列パターン68及び画素電極の間に残留する導電性残留物質も共に除去する。次いで、図44及び図45に基づいて本発明の第8実施例による液晶表示装置用薄膜トランジスタ基板の構造について詳しく説明する。図44は本発明の第8実施例による液晶表示装置用薄膜トランジスタ基板の配置図であり、図45は図44に示した薄膜トランジスタ基板のXLV-XLV′線の断面図である。まず、絶縁基板10の上にアルミニウムAl又はアルミニウム合金Alalloy、モリブデンMo又はモリブデン-タングステンMoW合金、クロムCr、タンタルTaなどの金属又は導電体からなるゲート配線が形成される。ゲート配線は横方向に二重に伸びている走査信号線又はゲート線22と、ゲート線22の一部である薄膜トランジスタのゲート電極24と、二重のゲート線22を連結するゲート線連結部28とを含み、ゲート配線は、図示していないが、ゲート線の端に連結されていて外部からの走査信号の印加を受けてゲート線22に伝達するゲートパッドを含むことができる。ゲート配線22、28は後述する画素電極80と重畳して画素の電荷保存能力を向上させるための維持容量を有する維持畜電器をなし、維持容量が充分でない場合にはゲート配線22、24、28と同一な層で後述する画素電極80と重畳する維持容量用配線を別途に形成することもできる。ゲート配線22、24、28は単一層から形成されることができるが、二重層又は三重層から形成されることもできる。二重層以上に形成する場合、1つの層は抵抗が小さな物質から形成し、他の層は他の物質との接触特性が良好な物質から形成するのが好ましく、Cr/Al又はAl合金の二重層又はAl/Moの二重層がその例である。ゲート配線22、24、28の上には窒化珪素SiNXなどからなるゲート絶縁膜30が形成されてゲート配線22、24、28を覆っている。ゲート絶縁膜30の上には水素化非晶質珪素hydrogenatedamorphoussiliconなどの半導体からなる半導体パターン40、48が形成されており、半導体パターン40、48の上には燐Pなどのn形不純物で高濃度にドーピングされている非晶質珪素などからなる抵抗性接触層ohmiccontactlayerパターン又は中間層パターン55、56、58が形成されている。接触層パターン55、56、58の上にはMo又はMoW合金、Cr、Al又はAl合金、Taなどの導電物質からなるデータ配線と整列パターンとが形成されている。データ配線は縦方向に形成されているデータ線62と、データ線62の分枝である薄膜トランジスタのソース電極65からなるデータ線部とを含み、また、データ線部62、65と分離されておりゲート電極24又は薄膜トランジスタのチャンネル部Cに対してソース電極65の反対側に位置する薄膜トランジスタのドレーン電極66を含み、データ配線は、図示してはいないが、データ線62の一端に連結されて外部からの画像信号の印加を受けるデータパッドをさらに含むことができる。整列パターン68は接触層パターン58の上部にデータ線62と同一な方向に形成されている。データ配線62、65、66及び整列パターン68はゲート配線22、24、28と同様に単一層から形成されることもできるが、二重層又は三重層から形成されることもできる。勿論、二重層以上に形成する場合、1つの層は抵抗が小さな物質から形成し、他の層は他の物質との接触特性が良好な物質から形成するのが好ましい。接触層パターン55、56はその下部の半導体パターン40とその上部のデータ配線62、65、66との接触抵抗を低下させる役割を果たし、データ配線62、65、66と完全に同一な形態を有する。即ち、データ線部の中間層パターン55はデータ線部62、65と同一であり、ドレーン電極用中間層パターン56はドレーン電極66と同一である。一方、整列パターン68の下部には半導体パターン48と接触層パターン58とが形成されているが、一部は整列パターン68の内側に形成されている。一方、半導体パターン40は薄膜トランジスタのチャンネル部C以外はデータ配線62、65、66及び接触層パターン55、56と同一な形態を有している。データ配線62、65、66及びデータ配線で覆われない半導体パターン40のチャンネル部Cの上には保護膜70が形成されており、保護膜70はドレーン電極66を露出させる接触口72を有しており、データ線62の両側にはゲート絶縁膜30と共にデータ線62と整列パターン68との間の基板10を露出させる開口部78を有している。ここで、データ線62から遠く離れて位置した開口部78の境界線は整列パターン68の内側に形成されていてデータ線62に隣接した整列パターン68の境界線は開口部78を通して露出されており、データ線62に隣接した整列パターン68の下部の半導体パターン48及び接触層パターン58は整列パターン68の境界線の内側に形成されている。勿論、データ線62に隣接した開口部78の境界線もデータ線68の内側に位置するように開口部78が形成されることもでき、開口部78の境界線がデータ線62と整列パターン68との間に位置するように開口部78が形成されることもできる。ここで、保護膜70はデータパッドを露出させる接触口を有することができ、ゲート絶縁膜30と共にゲートパッドを露出させる接触口を有することもできる。また、保護膜70は窒化珪素又はアクリル系などの有機絶縁物質からなることができる。保護膜70の上には薄膜トランジスタから画像信号を受けて上板の電極と共に電気場を生成する画素電極80が形成されている。画素電極80はITOindiumtinoxide又はIZOindiumzincoxideなどの透明な導電物質からなり、接触口72を通してドレーン電極66と物理的電気的に連結されて画像信号の伝達を受ける。ここで、データ線62に隣接した画素電極80は開口部78を通して露出された整列パターン68の上部まで形成されている。勿論、画素電極80を開口部78まで至らないように保護膜70の上部のみに形成することができ、整列パターン68を過ぎて形成されることもできる。画素電極80はゲート配線22、24、28と重畳して維持容量を形成するが、維持容量が充分でない場合には維持配線を別途に形成して十分な維持容量を確保することもできる。一方、画素電極80と同一な層には保護膜70の接触口を通してゲートパッド及びデータパッドと連結される補助ゲートパッド及び補助データパッドを形成することができ、これらの適用如何は選択的である。ここでは画素電極80の材料の例として透明なITO又はIZOをあげたが、反射型液晶表示装置の場合には不透明な導電物質を使用しても良い。このような本発明の構造では画素電極80とデータ線62との間の保護膜70に隙間が形成されて導電物質が存在しても、画素電極80とデータ線62との間に開口部78を形成するので、画素電極80及びデータ線62の短絡は発生しない。従って、残留する導電性物質によって画素が常に明るく表示される画素不良は発生しない。また、本発明では整列パターン68を形成して画素電極80の境界線が整列パターン68に隣接するように形成することによって、製造工程時に整列誤差を最小化することができ、分割露光工程を利用した液晶表示装置の製造方法でもステッチを除去することができる。また、整列パターン68を画素電極80の縁に形成して、画素の縁から漏洩される光を遮断することができる。一方、整列パターン68は修理用配線、即ち、ゲート線22及びデータ線62の断線/短絡又はデータ線62及び上部基板の共通電極の短絡を修理するための配線として使用されることもできる。以下にこれについて図面に基づいて詳しく説明する。図46は本発明の第9実施例による液晶表示装置用薄膜トランジスタ基板の配置図であり、図47は図46に示した薄膜トランジスタ基板のXLVII-XLVII′線の断面図である。図46及び図47に示されているように、大部分の構造は第8実施例と類似している。しかし、ゲート配線22、24、28と同一な層に両端がデータ線62を中心にして両側に形成されている整列パターン68の両端と重畳している修理用配線29が形成されており、画素電極80は保護膜70の上部のみに形成され整列パターン68と画素電極80とは互いに連結されていない。また、データ線62とゲート線22とが交差する部分には補助データ線69、89が形成されている。この時、データ線62と同一な層に形成されている補助データ線69はデータ線62に直接連結されており、画素電極80と同一な層に形成されている補助データ線89は両端がデータ線62と重畳している。これら補助データ線69、89は全てゲート線22と交差する部分のデータ線62が断線される場合にデータ線62に伝達される信号を迂回させるために使用される。勿論、補助データ線89を利用する場合にはデータ線62と重畳する補助データ線89の両端A部分●をレーザーを利用してデータ線62と連結させる。一方、B部分でゲート線22及びデータ線62の短絡が発生する場合には短絡されたB部分を中心にして両側のゲート線22の中のゲート線連結部28の間のC部分を断線させる。本発明の実施例による構造では、画素電極80と重畳して維持容量を形成するゲート線連結部28が画素の中央に配置されているためゲート連結部28がデータ線62に隣接するように形成されている場合より画素電極80を整列することが容易である。また、この場合にはゲート線22及びデータ線62の短絡が発生する可能性が非常に希薄であると共に、これら22、62の短絡を修理することが非常に容易である。次いで、データ線62が断線される場合にこれを修理する方法について図面に基づいて詳しく説明する。図48は本発明の第9実施例による液晶表示装置用薄膜トランジスタ基板のデータ線の断線を修理する方法を示した配置図である。図48に示されているように、A部分でデータ線62が断線される場合にはA部分を中心にして両側のデータ線62と修理用配線29とが重畳するB部分●及び修理用配線29と整列パターン68の両端が重畳するC部分●をレーザーを利用して短絡させて、データ線62を通して伝達される映像信号を修理用配線29及び整列パターン68を通して迂回させる。次いで、データ線62と上部基板の共通電極図示しないとが短絡される場合にこれを修理する方法について図面に基づいて詳しく説明する。図49は本発明の第9実施例による液晶表示装置用薄膜トランジスタ基板のデータ線及び共通電極の短絡を修理する方法を示した配置図である。図49に示されているように、A部分でデータ線62と上部基板の共通電極図示しないとが短絡される場合にはA部分を中心にして両側のデータ線62と修理用配線29とが重畳するB部分●及び修理用配線29と整列パターン68の両端が重畳するC部分●をレーザーを利用して短絡させて、データ線62を通して伝達される映像信号を修理用配線29及び整列パターン68を通して迂回させるようにする。また、A部分とB部分●との間のD部分のデータ線62をそれぞれ断線させる。これによって、本発明の第8実施例による液晶表示装置用薄膜トランジスタ基板の製造方法について図50ないし図53と前述の図44及び図45に基づいて詳しく説明する。まず、図50に示されているように、金属などの導電体層を積層しマスクを利用した写真エッチング工程でパターニングして、基板10の上にゲート線22とゲート電極24とゲート線連結部28とを含むゲート配線を形成する。ここで、修理用配線29図48参照を追加に形成することができ、ゲートパッドも共に形成される。その次、図51に示されているように、ゲート絶縁膜30と、半導体層45と、中間層50とを連続蒸着し、次いで、金属などの導電体層60を蒸着した後、その上に感光膜を塗布し、部分的に異なる透過率を有するマスクを利用した写真工程で感光膜を露光し現像して部分的に異なる厚さを有する感光膜パターン112、114を形成する。この時、感光膜パターン112、114のうちの薄膜トランジスタのチャンネル部C、即ち、ソース電極65とドレーン電極66との間に位置した第1部分114はデータ配線62、65、66及び整列パターン68が形成される部分に位置した第2部分112より厚さが小さくなるようにし、他の部分の感光膜は全て除去する。このように、中間厚さを有する感光膜パターン112はマスクに露光器の解像度より小さいスリットslit又は格子形態のパターンを形成したり半透明膜を形成して光の照射量を調節して感光膜を露光及び現像すると可能である。他の方法は感光膜のリフローreflowを利用することである。次いで、感光膜パターン112、114をエッチングマスクとして使用してその下部の膜、即ち、導電体層60と、中間層50と、半導体層45とに対するエッチングを進める。この時、感光膜パターン112、114をエッチングマスクとして導電体層60と中間層50と半導体層45とをエッチングすると、図52に示されているような半導体パターン40、48を完成することができる。次いで、感光膜パターン112を除去し感光膜パターン114をエッチングマスクとして使用して導電体層60及び中間層50をエッチングすると、図52に示されているようなデータ配線62、65、66及び整列パターン68を完成することができる。ここで、補助データ線69も形成することができ、データパッドも形成する。ここで、半導体パターン40、48はデータ配線62、65、66の外に出るように形成されることもある。このようにしてデータ配線62、65、66と整列パターン68とを形成した後、図53に示されているような窒化珪素をCVD方法で蒸着したり有機絶縁物質をスピンコーティングして保護膜70を形成する。次いで、マスクを利用して写真エッチング工程で保護膜70をゲート絶縁膜30と共にパターニングしてドレーン電極66を露出させる接触口72と、整列パターン68とデータ線62との間の基板10を露出させる開口部78とを形成する。この時、開口部78では接触層パターン58と、半導体パターン48と、ゲート絶縁膜30とが整列パターン68の下部までエッチングされてアンダーカットundercutが発生するようにエッチングを進めるのが好ましい。この時、保護膜70にゲートパッド及びデータパッドをそれぞれ露出させる接触口を形成することができる。最後に、図44ないし図45に示されているように、ITO層を蒸着し、マスクを利用した写真エッチング工程で画素電極80を形成する。この時、図46に示されているような補助データ線89を形成することができ、接触口を通してゲートパッド及びデータパッドとそれぞれ連結される補助ゲートパッド及び補助データパッドを形成することもできる。この時、データ線62に隣接した画素電極80の境界線はデータ線に隣接した整列パターン68の境界線より遠く又は同一に離れて形成されるのが好ましく、前述したように、画素電極80は整列パターン68と連結されるように形成することもでき、保護膜70の上部に整列パターン68と一部のみが重畳するように形成することもできる。このような本発明の実施例による製造工程では、半導体パターン40、48及びデータ配線62、65、66を形成する工程で整列パターン68とデータ線62との間に導電性物質が残留してもその後に保護膜70に開口部78を形成する工程があるので半導体パターン42及びデータ配線62、65、66と整列パターン68及び半導体パターン48の間の短絡は発生しない。また、画素電極80の形成時にも保護膜70に隙間があるのでITOがデータ線62まで染み込んでも開口部78で整列パターン68の下部がアンダーカットに形成され画素電極80とデータ線62との間の短絡は発生しない。