"めっき処理によって金属膜を埋め込んで検査パターンを形成する形成工程と、前記検査パターンの特性を検出する検出工程と、前記検出工程によって検出された前記検査パターンの特性に基づいて、前記めっき処理の条件を調整する調整工程とを含み、前記形成工程は、3層以上の配線層に亘って形成され、かつ中間層にスタックドビアを有するパターンを、前記検査パターンとして形成することを特徴とする半導体装置の製造方法。前記形成工程は、前記検査パターンを複数形成し、前記複数の検査パターンのそれぞれは、前記スタックドビア構造が互いに異なる中間層に形成されることを特徴とする請求項1に記載の半導体装置の製造方法。前記検査パターンは、前記3層以上の配線層間を蛇行するパターンであることを特徴とする請求項1又は2に記載の半導体装置の製造方法。前記検出工程は、前記検査パターンの電気抵抗値、および前記スタックドビア表面の状態のうち少なくとも一方を、前記検査パターンの特性として検出することを特徴とする請求項1~3のいずれか1項に記載の半導体装置の製造方法。めっき処理によって金属膜を埋め込んで形成された検査パターンの特性を検出する検出手段と、前記検出工程によって検出された前記検査パターンの特性に基づいて、前記めっき処理におけるめっき処理条件を調整する調整手段とを備え、前記検査パターンは、3層以上の配線層に亘って形成され、かつ中間層にスタックドビア構造を有するパターンであることを特徴とする半導体装置の製造装置。めっき処理によって金属膜を埋め込んで形成された検査パターンを備え、前記検査パターンは、3層以上の配線層に亘って形成され、中間層にスタックドビア構造を有するパターンであることを特徴とする半導体装置。本発明が解決しようとする課題は、金属膜の埋め込み性を安定させることができる半導体装置の製造方法、半導体装置の製造装置および半導体装置を提供することである。実施形態によれば、半導体装置の製造方法が提供される。前記半導体装置の製造方法においては、めっき処理によって金属膜を埋め込んで検査パターンを形成する形成工程と、前記検査パターンの特性を検出する検出工程と、前記検出工程によって検出された前記検査パターンの特性に基づいて、前記めっき処理の条件を調整する調整工程とを含む。前記形成工程は、3層以上の配線層に亘って形成され、かつ中間層にスタックドビアを有するパターンを、前記検査パターンとして形成する。以下に添付図面を参照して、実施形態にかかる半導体装置の製造方法、製造装置および半導体装置を詳細に説明する。なお、この実施形態により本発明が限定されるものではない。なお、以下においては、半導体装置の製造方法を単に製造方法と記載し、半導体装置の製造装置を単に製造装置と記載する。まず、実施形態にかかる製造方法について、図1を用いて説明する。図1は、実施形態にかかる製造方法の説明図である。図1のaに示すように、本実施形態にかかる製造方法は、第1工程~第3工程を含み、これらの工程によって、めっき処理条件を適切に調整するようにしている。第1工程は、基板例えば、シリコンウェハに検査パターンを形成する工程である。この検査パターンは、3層以上の配線層に亘ってビアを介して接続され、かつ中間層にスタックドビアを有するパターンである。例えば、図1のbに示すように、配線21が形成される第1配線層11と配線23が形成される第3配線層13の間の中間層に、スタックドビア22を有する3層構造のパターンが検査パターン10として形成される。この検査パターン10は、ダマシン法によってデバイス領域の配線を形成する際に同時に形成される。また、スタックドビア22は、層間絶縁膜32に配線溝22aおよび接続孔22bを形成し、これらの配線溝22aおよび接続孔22bに金属めっき膜を一度に埋め込むデュアルダマシン法によって形成される。なお、金属めっき膜として、例えば、Cu銅めっき膜、Cuを含む合金めっき膜などがあるが、以下においては、Cuめっき膜を例に挙げて説明する。また、配線溝22aおよび接続孔22bには、スパッタ法などによりバリアメタル層やシード層などが形成された後にCuめっき膜が形成されるが、図1のbに示す例では、バリアメタル層やシード層などの層は省略している。スタックドビア22は、アスペクト比が高い構造であるため、ボイドが発生しやすい構造である。そのため、スタックドビア22を有するパターン10を用いることで、Cuめっき膜の埋め込み性や成膜特性の検出を高精度に行うことができる。第2工程は、検査パターン10の特性を検出する工程である。ここで検出する特性は、例えば、検査パターン10の電気抵抗値である。電気抵抗値は、例えば、検査パターン10に所定の電流を流すことによって生じる電圧の値に基づいて検出される。検査パターン10に含まれるスタックドビア22は、上述のようにアスペクト比が高いため、Cuめっき膜の埋め込み性や成膜特性の悪化に対して電気抵抗値が敏感に変動する。そのため、検査パターン10の電気抵抗値を検出することによって、スタックドビア22に対するCuめっきの埋め込み状態や成膜状態を精度良く検出することができる。第3工程は、第2工程によって検出した検査パターン10の特性に基づいて、めっき処理条件を調整する工程である。そして、このように調整されためっき処理条件は、例えば、検査パターン10のスタックドビア22を形成する際に行われる第1工程のCuめっき成膜処理にフィードバックされる。このように、本実施形態にかかる半導体装置の製造方法では、ダマシン法によって中間層にスタックドビアを有する検査パターンを形成し、この検査パターンの特性に基づいて、Cuめっき処理条件を調整する。そのため、Cuめっきの埋め込み性や成膜特性を安定させることができる。以下、本実施形態にかかる製造方法について図面を参照してさらに具体的に説明する。まず、検査パターンについて具体的に説明する。図2は、本実施形態にかかる半導体装置の検査パターンの構成を示す模式図、図3のaは図2のA-A線断面図、図3のbは図2のB-B線断面図である。シリコンウェハなどの基板に形成される各半導体チップ領域2には、図2に示すように、検査パターン10として2つの検査パターン10a,10bが形成される。ここでは、半導体チップ領域2に形成される検査パターンが2つである例を示すが、検査パターン10の数は、1つ又は3つ以上であってもよい。なお、Cuめっき膜の埋め込み状態や成膜状態を検出する配線層の数に応じて検査パターン10を形成することによって、各配線層のCuめっき膜の埋め込み状態や成膜状態を検出することができる。各検査パターン10a,10bは、半導体素子などが形成されるデバイス領域3の外周を囲むように配置され、両端に電極パッド15a,15bが形成される。これらの検査パターン10a,10bは、半導体チップ領域2の外周近傍に配置され、かつ中間部分で折り返して形成されるため、検査パターン10a,10bのパターン長を長くすることができる。従って、検査パターン10a,10bには、多くのスタックドビア22を含むことができ、Cuめっき膜の埋め込み性や成膜特性の悪化に対する電気抵抗値の変動を大きくすることができる。なお、埋め込み性には、例えば、ボトムアップ量や配線表面の欠落などがあり、成膜特性には、例えば、めっき膜に含まれる不純物量や、密度の高い配線部におけるオーバープレーティング量などがある。検査パターン10aは、図3のaに示すように、3層の配線層間を蛇行するパターンであり、第2配線層12から第4配線層14に亘って断面視蛇行状に形成され、第2配線層12と第4配線層14との間の中間層に複数のスタックドビア22を有する。このスタックドビア22は、配線溝22aの径が接続孔22bの径とほぼ同一であり、アスペクト比が高い構造である。また、検査パターン10aは、ダマシン法によってデバイス領域3に配線を形成する際に同時に形成される。なお、検査パターン10aのスタックドビア22は、配線溝22aおよび接続孔22bにバリアメタル層やシード層などを形成した後、配線溝22aおよび接続孔22bへCuめっきを一度に埋め込むデュアルダマシン法によって形成される。また、検査パターン10bは、図3のbに示すように、3層の配線層間を蛇行するパターンであり、第1配線層11から第3配線層13に亘って断面視蛇行状に形成され、第1配線層11と第3配線層13との間の中間層に複数のスタックドビア22を有する。この検査パターン10bは、形成される配線層が異なるが、検査パターン10aと同様の構成であり、ダマシン法で形成される。検査パターン10aと検査パターン10bとは、スタックドビア22が互いに異なる中間層に形成されており、これにより、互いに異なる層のCuめっき膜の埋め込み状態や成膜状態が検出可能となる。すなわち、検査パターン10aでは、第3配線層13に配線を形成した際のCuめっき膜の埋め込み状態や成膜状態を検出することができ、検査パターン10bでは、第2配線層12に配線を形成した際のCuめっき膜の埋め込み状態や成膜状態を検出することができる。なお、各半導体チップ領域2に検査パターン10a,10bを形成するのではなく、一部の半導体チップ領域2のみに検査パターン10a,10bを形成するようにしてもよい。例えば、基板上の複数の半導体チップ領域2のうち、基板の中央部分の半導体チップ領域2と基板の周辺部分の半導体チップ領域2に対して検査パターン10a,10bを形成するようにしてもよい。また、検査パターン10として3層構造のパターンを説明したが、中間層にスタックドビア構造を有するパターンであればよく、4層以上に亘って形成してもよい。例えば、2段以上のスタックドビア構造を有するパターンを検査パターン10として形成してもよい。このようにすることで、複数のめっき工程によるCuめっき膜の埋め込みを一度に検出することができ、検出工程を簡略化することができる。ここで、図4および図5を参照して、検査パターン10a,10bの形成方法について説明する。図4および図5は、検査パターン10a,10bの形成方法の手順を示す図である。なお、図1のbと同様に、層間絶縁膜中に形成される接続孔や配線溝にはスパッタ法などにより下地となるバリアメタル層やシード層などの金属薄膜が形成された後に、Cuめっき膜が埋め込まれるが、図4および図5では、下地となる金属薄膜は省略している。バリアメタル層として、例えば、Taタンタルなどが用いられ、また、シード層として、例えば、Cu銅などが用いられる。図4のaに示すように、検査パターン10bの形成領域において、層間絶縁膜31に配線21を形成する。具体的には、層間絶縁膜31に配線溝を形成し、バリアメタル層やシード層などを配線溝に形成した後、この配線溝を含む基板表面にめっき処理によってCu膜を堆積させる。そして、CMPChemicalMechanicalPolishing:化学的機械的研磨法によって、基板表面を研磨して、配線溝以外の基板表面に堆積したCu膜などを除去し、配線21を形成する。次に、図4のbに示すように、検査パターン10bの形成領域において、層間絶縁膜32にスタックドビア22を形成する。具体的には、層間絶縁膜32を形成した後、配線溝22aおよび接続孔22bを形成し、バリアメタル層やシード層を配線溝22aおよび接続孔22bに形成する。そして、配線溝22aおよび接続孔22bを含む基板表面にめっき処理によってCu膜を堆積させた後、CMP法によって、基板表面を研磨して、配線溝22aおよび接続孔22b以外の基板表面に堆積したCu膜などを除去する。一方、検査パターン10aの形成領域においては、上述した検査パターン10bの配線21を形成する方法と同様の方法で、層間絶縁膜32に配線21を形成する。次に、図5のaに示すように、検査パターン10bの形成領域において、層間絶縁膜33に配線23を形成する。具体的には、層間絶縁膜33を形成した後、配線溝23aおよび接続孔23bを形成し、バリアメタル層やシード層を配線溝23aおよび接続孔23bに形成する。そして、配線溝23aおよび接続孔23bを含む基板表面にめっき処理によってCu膜を堆積させた後、CMP法によって、基板表面を研磨して、配線溝23aおよび接続孔23b以外の基板表面に堆積したCu膜などを除去し、配線23を形成する。これにより、検査パターン10bが形成される。一方、検査パターン10aの形成領域においては、上述した検査パターン10bのスタックドビア22を形成する方法と同様の方法で、層間絶縁膜33にスタックドビア22を形成する。次に、図5のbに示すように、検査パターン10bの形成領域において、層間絶縁膜34を形成する。一方、検査パターン10aの形成領域においては、上述した検査パターン10bの配線23を形成する方法と同様の方法で、層間絶縁膜34に配線23を形成する。なお、層間絶縁膜31~34として、例えばシリコン酸化膜及びシリコン窒化膜の積層膜が用いられるが、これに限られるものではない。また、図4および図5で示した検査パターン10a,10bの形成手順は一例であり、めっき処理でCu膜などの金属膜の埋め込みによって形成されれば、その他の方法で検査パターン10a,10bを形成してもよい。次に、実施形態にかかる製造装置について図面を参照して具体的に説明する。図6は実施形態にかかる製造装置の構成を示す図、図7は実施形態にかかるめっき装置の構成を示す図、図8は、実施形態にかかる検出装置の構成を示す図である。図6に示すように、実施形態にかかる製造装置50は、CMP装置60と、めっき装置70と、検出装置80とを備える。なお、図示しないが、製造装置50には、例えば、半導体チップ領域2に層間絶縁膜を形成する装置、層間絶縁膜に配線溝や接続孔を形成する装置やCMP装置60によるCMP後の洗浄を行う装置なども備える。CMP装置60は、めっき装置70によってめっき成膜された基板表面をCMP法によって研磨して、半導体チップ領域2に配線を形成する。めっき装置70は、図7に示すように、めっき槽71と、めっき液タンク72と、めっき液循環ライン73と、基板保持部74と、薬液供給部75と、めっき液分析部76と、制御部77とを備える。めっき槽71は、被成膜対象の基板以下、被成膜基板と記載するを浸漬させるために十分な量のめっき液を滞留可能としており、被成膜基板を電気接点に接触させて通電し、Cuめっき処理を行う。このめっき槽71には、めっき液を排出するためのバルブを備えたドレイン71aが設けられる。めっき液タンク72には、滞留しているめっき液を排出するためのバルブを備えたドレイン72aが設けられる。なお、めっき槽71は、被成膜基板に対してめっき液を噴射してめっき処理を行う噴射式のものであってもよい。めっき液循環ライン73は、めっき槽71とめっき液タンク72との間でめっき液を循環させる。めっき液循環ライン73は、めっき槽71からめっき液タンク72へめっき液を送る第1配管73aと、めっき液タンク72からめっき槽71へめっき液を送る第2配管73bと、第1配管73aに設けられた送液ポンプ73cを備える。基板保持部74は、被成膜基板を回転可能に保持し、この被成膜基板をめっき槽71内に移動させる構造を有しており、制御部77からの指令信号にしたがって制御される。例えば、基板保持部74は、制御部77からの指令信号にしたがった回転数および回転方向で被成膜基板を回転させる。薬液供給部75は、所定組成に調整された新しいめっき液、有機成分および無機成分の補充に必要な薬液、およびめっき液を希釈するための純水などを、制御部77からの指令信号にしたがって、めっき液タンク72に供給する。薬液として、例えば、めっき液の基本溶液となる硫酸銅基本液や、めっき成膜時における配線溝内のめっき膜成長を促進させるためにめっき液に加えられる有機成分などがある。めっき液分析部76は、めっき液を構成する所定成分の成分濃度を、例えば、滴定法により定期的に分析し、分析結果を制御部77へ通知する。図7に示す例では、めっき液分析部76は、めっき液をめっき液タンク72から採取する構造となっているが、めっき液の採取は、めっき槽71やめっき液循環ライン73から行ってもよい。制御部77は、めっき液分析部76による分析結果に基づいて、めっき液中に含まれる所定成分の成分濃度が目標濃度となるようにめっき液を調整する。具体的には、制御部77は、目標濃度よりも低い成分に対しては、薬液供給部75から対応する薬液を補充し、逆に目標濃度よりも高い場合には、めっき液を排液し、水や硫酸銅基本液などを補充する。また、制御部77は、めっき液を排液し、水や硫酸銅基本液などを補充する場合、他成分の濃度も同時に変動してしまうことから、濃度再測定を行い、無機成分および有機成分を含む全成分が目標濃度になるように、めっき液調整を行った上で、めっき成膜を実施する。ところで、ボイドなどを発生させずにめっきCu膜を配線溝および接続孔へ埋め込むためには、配線溝および接続孔の底部や側壁からのCu膜の成長バランスを適正にすることが望ましい。Cu膜の成長バランスは、めっき液濃度だけでなく、他の要因にも影響する。例えば、Cu膜の成長バランスに影響する一つの要因として、めっき処理時に発生する有機副生成物の濃度がある。この有機副生成物は、めっき液中の有機成分から分解派生した成分である。また、Cu膜の成長バランスに影響する他の要因として、めっき処理中に発生する局所的な基板やめっき液の温度上昇がある。この温度上昇は、例えば、めっき処理中に電気接点と被成膜基板とを通電する際に発生する発熱によって発生する。このように、Cu膜の成長バランスは、めっき液中の成分濃度だけでなく、他の要因にも影響するため、めっき液の調整を行った場合であっても、ボトムアップ量や配線表面の欠落といったCuめっき膜の埋め込み性や成膜特性が劣化する。そのため、例えば、ボイドが発生することがある。そこで、製造装置50においては、Cuめっき膜の埋め込み状態や成膜状態を精度良く検出することができる上述の検査パターン10を形成し、検査パターン10の特性に応じてめっき処理条件を調整するようにしている。具体的には、めっき装置70の制御部77は、検出装置80で検出された検査パターン10の特性の情報を取得する。そして、検査パターン10の特性に基づき、制御部77は、例えば、めっき成膜時の電流値、基板の回転数、めっき槽71におけるめっき液の温度、めっき液の流量、めっき液の排出量および供給量、基板のめっき処理前の待機時間などを調整する調整手段として機能する。なお、基板のめっき処理前の待機時間とは、例えば、めっき装置70において、直前に行った基板のめっき処理後から次の基板のめっき処理を行うまでの時間である。Cuめっき膜の埋め込み状態や成膜状態が悪い場合には、例えば、めっき成膜時の電流値を上げたり、基板の回転数を下げたりすることで、Cuめっき膜の埋め込み性を向上させる。また、めっき液の温度、めっき液の流量、めっき液の排出量および供給量の少なくともいずれかを増加させるようにしてもよい。このように、めっき成膜時の電流値、基板の回転数、めっき槽71におけるめっき液の温度、めっき液の流量、めっき液の排出量および供給量、基板のめっき処理前の待機時間の中から、検出したCuめっき膜の埋め込み状態や成膜状態に応じて、1以上のパラメータを変更することで、めっき処理条件を調整する。制御部77は、めっき成膜時の電流値を調整する場合には、例えば、めっき槽71を制御してめっき電圧を調整する。また、基板の回転数を調整する場合には、制御部77は、基板保持部74に対する指令信号を調整する。また、めっき槽71におけるめっき液の温度、めっき液の流量、めっき液の排出量および供給量を調整する場合、制御部77は、例えば、めっき槽71、ドレイン71aおよび送液ポンプ73cなどを制御する。次に、検査パターン10の特性を検出する検出装置80について説明する。図8は、検出装置80の構成を示す図である。図8に示すように、検出装置80は、複数の検出部811~81nと、制御部82とを備え、基板上の各半導体チップ領域2に形成された検査パターン10の特性を検出する検出手段として機能する。各検出部811~81nは、各半導体チップ領域2に対応して設けられており、制御部82からの指令信号によって、検査パターン10の電気抵抗値を検出する。例えば、図2に示す検査パターン10aの電気抵抗値を検出する場合、検査パターン10aの電極15a間に定電流を流して電極15a間に生じる電圧を検出することで検査パターン10aの電気抵抗値を検出する。制御部82は、各検出部811~81nから取得した検査パターン10の電気抵抗値から、各半導体チップ領域2におけるCuめっき膜の埋め込み状態や成膜状態を判定する。例えば、制御部82は、検査パターン10の電気抵抗値が正常範囲外である半導体チップ領域2を不良チップとして判定し、基板上における不良チップの数や分布を検出する。また、基板間の抵抗値の変動量などを判別する。また、各検出部811~81nは、撮像手段および画像解析手段を備え、撮像手段によって撮像したスタックドビア22の表面画像を画像解析手段によって解析して、スタックドビア22の表面が欠落しているかどうかを判定する。例えば、CMP装置60によって第3配線層13の配線を形成するCMP処理が行われて、図5のaに示す検査パターン10aが形成されたとする。この場合、各検出部811~81nは、CMP後のスタックドビア22の表面を撮像手段によって撮像し、撮像された画像を画像解析手段によって解析することで、スタックドビア22表面の欠落を判定する。そして、制御部82は、検査パターン10の電気抵抗値やそれに基づく情報、さらには、スタックドビア22表面の欠落などの情報を、検査パターン10の特性としてめっき装置70へ通知する。そして、めっき装置70の制御部77は、検出装置80で検出された検査パターン10の特性に基づき、めっき処理条件を調整する。例えば、制御部77は、検出装置80で検出された検査パターン10の特性が異常範囲である場合に、めっき処理条件を調整する。以上のように構成された製造装置50の処理の流れの一例について、図9を参照して説明する。図9は、製造装置50の処理の流れの一例を示す図である。なお、製造装置50の処理には、種々の工程が含まれるが、ここでは、説明を分かり易くするため、CMP装置60、めっき装置70および検出装置80に関する処理を中心に説明する。なお、上記種々の工程として、例えば、層間絶縁膜33、配線溝22aおよび接続孔22bを形成する工程、スパッタ法などによって配線溝22aおよび接続孔22bにバリアメタル層やシード層などを形成する工程、CMP後の洗浄を行う工程などがある。図9に示すように、めっき装置70のめっき液分析部76は、めっき液を構成する所定成分の成分濃度を、例えば、滴定法により定期的に分析し、分析結果を制御部77へ通知するステップS10。制御部77は、めっき液分析部76による分析結果に基づいて、めっき液中に含まれる所定成分の成分濃度が目標濃度となるようにめっき液を調整するステップS11。次に、制御部77は、検査パターン10の特性が異常範囲であるか否かを判定するステップS12。具体的には、制御部77は、次の配線工程において検出された他の基板の検査パターン10の特性が異常範囲であるか否かを判定する。例えば、後述するめっき処理において第3配線層13を形成する場合、第4配線層14を形成した他の基板において検出された検査パターン10aの電気特性が異常範囲であるか否かを判定する。検査パターン10の特性が異常範囲であると判定するとステップS12,Yes、制御部77は、取得した検査パターン10の特性に基づいて、後述するめっき処理の条件であるめっき処理条件を調整するステップS13。めっき処理条件として、例えば、めっき成膜時の電流値、基板の回転数、めっき槽71におけるめっき液の温度、めっき液の流量、めっき液の排出量および供給量、基板のめっき処理前の待機時間などがある。ステップS13の処理が終了した場合、又は、ステップS12において検査パターン10の特性が異常範囲ではないと判定した場合ステップS12,No、制御部77は、めっき槽71や基板保持部74などを制御して、Cu膜を成膜するめっき処理を行うステップS14。その後、CMP装置60によって基板表面を研磨して、配線溝以外に表面に堆積したCu膜などを除去し、配線を形成するステップS15。例えば、めっき処理およびCMPによって第3配線層13を形成する場合、図5のaに示すように、第3配線層13にスタックドビア22や配線23が形成される。次に、検出装置80の検出部811~81nは、各半導体チップ領域2に形成されたスタックドビア22の表面画像を撮像し、スタックドビア22の表面が欠落しているかどうかを検査するステップS16。例えば、めっき処理およびCMP法によって第3配線層13を形成する場合、検出部811~81nは、検査パターン10aを構成するスタックドビア22表面が欠落していないか否かを検査する。スタックドビア22の表面が欠落していると判定されるとステップS17,Yes、検出装置80の制御部82は、この判定結果をめっき装置70へ通知する。めっき装置70は、スタックドビア22の欠落状態に応じて、ステップS13と同様に、めっき処理条件を調整するステップS18。例えば、図5のaに示す検査パターン10aのスタックドビア22に欠陥がある場合、次の基板の第3配線層13を形成する際に行うめっき処理のめっき処理条件を調整する。ステップS18の処理が終了した場合、又は、スタックドビア22の表面が欠落していないと判定されるとステップS17,No、検出装置80の制御部82は、検査パターン10の電気特性検出および通知を行うステップS19。具体的には、制御部82は、検出部811~81nを制御し、検査パターン10の電気抵抗値を取得する。また、制御部82は、検査パターン10の電気抵抗値に基づいて、不良チップの数や分布、基板間の抵抗値の変動量などを判別する。そして、制御部82は、これら検査パターン10の電気特性を、前の配線工程においてめっき処理を行うめっき装置70へ通知する。例えば、ステップS14のめっき処理において第3配線層13を形成する場合、検査パターン10bの電気特性を取得し、第2配線層12のめっき処理を行うめっき装置70へ検査パターン10bの電気特性を通知する。以上の実施形態によれば、半導体チップ領域2に、3層以上の配線層に亘って形成され、かつ中間層にスタックドビア22を有する検査パターン10が形成される。そして、検査パターン10の特性に基づいて、めっき処理の条件を調整する。スタックドビア22は、アスペクト比が高いため、めっき膜の埋め込み性や成膜特性の悪化に対して電気抵抗値が敏感に変動する。そのため、検査パターン10の電気抵抗値を検出することによって、スタックドビア22に対するCuめっき膜の埋め込み状態や成膜状態を精度良く検出することができる。そして、検出したCuめっき膜の埋め込み状態や成膜状態に基づいて、めっき処理の条件を調整することで、Cuめっき膜の埋め込み性や成膜特性を安定させることができる。例えば、検査パターン10の電気抵抗値が経時的に上昇する傾向を示す場合は、めっき埋め込み速度が劣化している可能性が高く、めっき処理時の高電流化、基盤の低回転化、めっき液の高流量化が効果的である。なお、上記の実施形態においては、製造装置50に種々の工程を実行させるようにしたが、例えば、めっき装置70と検出装置80とを製造装置50としてもよい。なお、めっき装置70と検出装置80は、配線層毎に設けてもよく、複数の配線層に対して共通に設けてもよい。また、上記の実施形態においては、検出装置80の制御部82によって、不良チップの数や分布、基板間の抵抗値の変動量などを判別するようにしたが、めっき装置70の制御部77によって、これらの判別を行うようにしても良い。また、上記の実施形態においては、検査パターン10は、各半導体チップ領域2に配置したが、この配置に限られるものではなく、例えば、半導体チップ領域2の外周近傍の一辺に配置したり、中間部分で折り返すことなく一方向に延伸させて配置したりしてもよい。また、検査パターン10を半導体チップ領域2のダイシングライン上に形成してもよい。また、上記の実施形態においては、検査パターン10の電気特性として、電気抵抗値を検出することとしたが、さらに、検査パターン10の静電容量を測定して、めっき処理の条件を調整するようにしてもよい。本発明の実施形態を説明したが、この実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。この新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。この実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。"