半導体基板と、前記半導体基板に形成され、ヒ素を含むヒ素拡散層と、前記ヒ素拡散層上に形成された金属膜と、を備え、前記金属膜は、タングステン、チタン、ルテニウム、ハフニウム及びタンタルからなる群より選択された少なくとも1種の金属、並びにヒ素を含むことを特徴とする半導体装置。前記ヒ素拡散層におけるヒ素濃度は、前記金属膜からの距離が短いほど高いことを特徴とする請求項1記載の半導体装置。前記金属膜は、前記ヒ素拡散層の凹部内に形成されていることを特徴とする請求項1または2に記載の半導体装置。前記半導体基板は、シリコンを含み、前記金属膜における少なくとも前記ヒ素拡散層に接する部分は、前記金属のシリサイドからなることを特徴とする請求項1~3のいずれか1つに記載の半導体装置。前記金属膜と前記ヒ素拡散層との間に設けられたライナー膜をさらに備え、前記ライナー膜は、チタン、窒化チタン、タンタル、窒化タンタル、ルテニウム、酸化シリコン、窒化シリコン及びSiNHからなる群より選択された少なくとも1種の材料を含む膜であることを特徴とする請求項1~4のいずれか1つに記載の半導体装置。前記半導体基板に形成されたp形のベース領域と、前記半導体基板の下部に形成されたn形のドレイン拡散層と、前記半導体基板の前記ベース領域と前記ドレイン拡散層との間に形成され、前記ドレイン拡散層よりドナーとなる不純物の濃度が低いn形のドリフト領域と、前記半導体基板の上面から前記ベース領域を貫通して形成されたゲートトレンチと、前記ゲートトレンチの内面上に形成されたゲート絶縁膜と、前記ゲートトレンチの内部に埋設されたゲート電極と、をさらに備え、前記ヒ素拡散層は、前記ベース領域上であって、前記ゲートトレンチに接するように形成されていることを特徴とする請求項1~5のいずれか1つに記載の半導体装置。前記半導体基板の上面から所定の深さまで、前記半導体基板の面内方向における一方向に延びるように形成された複数のゲートトレンチと、前記ゲートトレンチの相互間における前記半導体基板の上面から所定の深さまでの部分に形成されたp形のベース領域と、前記半導体基板の上面から所定の深さまで形成され、前記ベース領域及び前記ゲートトレンチの前記一方向の一端と接するように形成され、前記ヒ素拡散層よりドナーとなる不純物の濃度が低いn形のドリフト領域と、前記ゲートトレンチの内面上に形成されたゲート絶縁膜と、前記ゲートトレンチの内部に埋設されたゲート電極と、をさらに備え、前記ヒ素拡散層は、前記ベース領域を挟んで前記ドリフト領域の反対側の部分であって前記ゲートトレンチの相互間における前記ゲートトレンチに接する部分及び前記ドリフト領域を挟んで前記ベース領域の反対側の部分であって前記ゲートトレンチの前記一方向に離間した部分の少なくともいずれかに形成され、前記金属膜は、前記ヒ素拡散層の凹部内に形成されていることを特徴とする請求項1~5のいずれか1つに記載の半導体装置。前記半導体基板の上部に形成されたn形のソース拡散層と、前記半導体基板の前記ソース領域の下方に形成されたp形のベース領域と、前記半導体基板の下部に形成されたn形のドレイン拡散層と、前記半導体基板の前記ベース領域と前記ドレイン拡散層との間に形成され、前記ドレイン拡散層よりドナーとなる不純物の濃度が低いn形のドリフト領域と、前記半導体基板の上面から前記ソース拡散層及び前記ベース領域を貫通して形成された複数のゲートトレンチと、前記ゲートトレンチの内面上に形成されたゲート絶縁膜と、前記ゲートトレンチの内部に埋設されたゲート電極と、前記半導体基板の上面から前記ソース領域を貫通して前記ベース領域に到達するように形成されたコンタクトトレンチと、前記コンタクトトレンチの直下領域に形成され、前記ベース領域より、アクセプターとなる不純物の濃度が高いp形のキャリア抜き層と、前記ゲート電極を覆うように前記半導体基板上に設けられた層間絶縁膜と、を備え、前記金属膜は、前記層間絶縁膜内における前記コンタクトトレンチ上の部分及び前記コンタクトトレンチ内に形成されて前記キャリア抜き層に接続され、前記ヒ素拡散層は、前記コンタクトトレンチの側面に接する部分に形成されていることを特徴とする請求項1~5のいずれか1つに記載の半導体装置。タングステン、モリブデン、チタン、ルテニウム、ハフニウム及びタンタルからなる群より選択された少なくとも1種の金属を含むハロゲン化合物のガスと、R1R2R3Asと表され、R1、R2及びR3の各置換基は水素または有機基を示す還元ガスとの間の熱反応によって、ヒ素を含む金属膜を形成する工程を備えたことを特徴とする金属膜の製造方法。タングステン、モリブデン、チタン、ルテニウム、ハフニウム及びタンタルからなる群より選択された少なくとも1種の金属を含むハロゲン化合物のガスと、R1R2R3Asと表され、R1、R2及びR3の各置換基は水素または有機基を示す還元ガスとの間の熱反応によって、ヒ素を含む金属膜を半導体基板上に形成する工程を備えたことを特徴とする半導体装置の製造方法。前記金属膜中に含まれる前記ヒ素を前記半導体基板中に拡散させて、ヒ素拡散層を形成する工程をさらに備えたことを特徴とする請求項10記載の半導体装置の製造方法。前記半導体基板に凹部を形成する工程をさらに備え、前記金属膜を形成する工程において、前記凹部を埋めるように前記金属膜を形成することを特徴とする請求項10または11に記載の半導体装置の製造方法。前記半導体基板は、シリコンを含み、前記半導体基板及び前記金属膜を熱処理することによって、前記金属膜における少なくとも前記半導体基板との界面を、前記金属膜を構成する金属のシリサイドとする工程をさらに備えたことを特徴とする請求項10~12のいずれか1つに記載の半導体装置の製造方法。前記金属膜を前記半導体基板上に形成する工程の前に、前記半導体基板上に、チタン、窒化チタン、タンタル、窒化タンタル、ルテニウム、酸化シリコン、窒化シリコン及びSiNHからなる群より選択された少なくとも1種の材料を含むライナー膜を形成する工程をさらに備えたことを特徴とする請求項10~13のいずれか1つに記載の半導体装置の製造方法。前記半導体基板の上部にp形のベース領域を形成する工程と、前記半導体基板に前記ベース領域を貫通する複数のゲートトレンチを形成する工程と、前記ゲートトレンチの内面上に、ゲート絶縁膜を形成する工程と、前記ゲートトレンチの内部に導電部材を埋設してゲート電極を形成する工程と、前記ゲート電極を覆うように、前記シリコン基板上に層間絶縁膜を形成する工程と、前記半導体基板の上部及び前記層間絶縁膜における前記ゲートトレンチの相互間に、コンタクトトレンチを形成する工程と、を備え、前記金属膜を形成する工程において、前記コンタクトトレンチ内に前記金属膜を埋設してコンタクトを形成し、前記ヒ素拡散層を形成する工程において、前記半導体基板を熱処理することによって、前記コンタクトに含まれる前記ヒ素を前記半導体基板中に拡散させ、前記ベース領域に接するように前記ヒ素拡散層を含むソース拡散層を形成することを特徴とする請求項11記載の半導体装置の製造方法。前記半導体基板の上部に選択的にp形のベース領域を形成する工程と、前記半導体基板の上面に、前記半導体基板の面内方向における一方向に延び、前記ベース領域を分断するように複数のゲートトレンチを形成する工程と、前記半導体基板の上面から所定の深さで、前記ゲートトレンチから前記一方向に離間した部分にドレイン電極溝を形成する工程と、前記半導体基板の上面から所定の深さで、前記ゲートトレンチの相互間における前記ベース領域を挟んで前記ドレイン電極溝と反対側の部分に、ソース電極溝を形成する工程と、前記ゲートトレンチの内面上にゲート絶縁膜を形成する工程と、前記ゲートトレンチの内部に導電部材を埋設してゲート電極を形成する工程と、をさらに備え、前記金属膜を形成する工程において、前記ドレイン電極溝及び前記ソース電極溝の少なくともいずれかに前記金属膜を埋設し、前記ヒ素拡散層を形成する工程において、前記半導体基板を熱処理することによって、前記金属膜に含まれる前記ヒ素を前記半導体基板中に拡散させ、前記ヒ素拡散層を含むドレイン拡散層及びソース拡散層の少なくともいずれかを形成することを特徴とする請求項11記載の半導体装置の製造方法。前記半導体基板の上部にp形のベース領域を形成する工程と、前記半導体基板における前記ベース領域の上部にソース拡散層を形成する工程と、前記半導体基板に前記ベース領域及び前記ソース拡散層を貫通する複数のゲートトレンチを形成する工程と、前記ゲートトレンチの内面上に、ゲート絶縁膜を形成する工程と、前記ゲートトレンチの内部に導電部材を埋設してゲート電極を形成する工程と、前記ゲート電極を覆うように、前記シリコン基板上に層間絶縁膜を形成する工程と、前記半導体基板の上部及び前記層間絶縁膜における前記ゲートトレンチの相互間に、コンタクトトレンチを形成する工程と、前記コンタクトトレンチの底面の直下領域に、キャリア抜き層を形成する工程と、を備え、前記金属膜を形成する工程において、前記コンタクトトレンチ内に前記金属膜を埋設してコンタクトを形成し、前記ヒ素拡散層を形成する工程において、前記半導体基板を熱処理することによって、前記コンタクトに含まれる前記ヒ素を前記半導体基板中に拡散させ、前記半導体基板における前記コンタクトの側面に接する部分に前記ヒ素拡散層を形成することを特徴とする請求項11記載の半導体装置の製造方法。前記熱反応の温度を200°C~700°Cの範囲とすることを特徴とする請求項10~17のいずれか1つに記載の半導体装置の製造方法。前記ハロゲン化合物のガスは、タングステン六フッ化ガスWF6、タングステン六塩化ガスWCl6、モリブデン六フッ化ガスMoF6及びモリブデン六塩化ガスMoCl6からなる群より選択された少なくとも1種を含むガスであることを特徴とする請求項10~18のいずれか1つに記載の半導体装置の製造方法。前記還元ガスは、アルシンガスであることを特徴とする請求項10~19のいずれか1つに記載の半導体装置の製造方法。実施形態によると、高集積化することができる半導体装置、金属膜の製造方法及び半導体装置の製造方法を提供する。実施形態に係る半導体装置は、半導体基板と、前記半導体基板に形成され、ヒ素を含むヒ素拡散層と、前記ヒ素拡散層上に形成された金属膜と、を備える。前記金属膜は、タングステン、チタン、ルテニウム、ハフニウム及びタンタルからなる群より選択された少なくとも1種の金属、並びにヒ素を含む。また、実施形態に係る金属膜の製造方法は、タングステン、モリブデン、チタン、ルテニウム、ハフニウム及びタンタルからなる群より選択された少なくとも1種の金属を含むハロゲン化合物のガスと、R1R2R3Asと表され、R1、R2及びR3の各置換基は水素または有機基を示す還元ガスとの間の熱反応によって、ヒ素を含む金属膜を形成する工程、を備える。さらに、実施形態に係る半導体装置の製造方法は、タングステン、モリブデン、チタン、ルテニウム、ハフニウム及びタンタルからなる群より選択された少なくとも1種の金属を含むハロゲン化合物のガスと、R1R2R3Asと表され、R1、R2及びR3の各置換基は水素または有機基を示す還元ガスとの間の熱反応によって、ヒ素を含む金属膜を半導体基板上に形成する工程を備える。第1の実施形態以下、図面を参照しつつ、本発明の実施形態について説明する。先ず、第1の実施形態にかかる半導体装置1について説明する。図1は、第1の実施形態に係る半導体装置を例示する模式断面図である。図2は、第1の実施形態に係る半導体基板中のヒ素濃度を例示するグラフ図であり、横軸は半導体基板における金属膜からの距離を示し、縦軸は半導体基板におけるヒ素の濃度を示す。図3は、第1の実施形態において使用する反応容器を例示する模式断面図である。図4は、第1の実施形態において使用する半導体基板を例示する模式断面図である。図5a~cは、第1の実施形態に係る半導体装置の製造方法を例示する模式工程断面図である。図6及び図7は、第1の実施形態に係る半導体装置を例示する模式断面図である。図1に示すように、本実施形態に係る半導体装置1は、半導体基板、例えば、シリコン基板10に設けられている。シリコン基板10には不純物、例えばリンPが導入されている。リンが導入されたシリコン基板10の導電形は、n形である。シリコン基板10の下面に接して、ドレイン電極膜39が形成されている。ドレイン電極膜39の材料としては、タングステンW、モリブデンMo、チタンTi、ルテニウムRu、ハフニウムHf及びタンタルTaからなる群より選択された少なくとも1種の金属を含んでいる。さらに、ドレイン電極膜39は、ヒ素Asを含んでいる。さらにチップ組み立て時の接続を考慮し、電極表面材料としてニッケルNi、バナジウムV、金Au及び銀Ag並びにそれらの合金を適宜選定し積層する等、ドレイン拡散層12と近接する金属以外は適宜選択可能である。シリコン基板10の下部には、ドレイン拡散層12が形成されている。ドレイン拡散層12には、不純物としてヒ素が導入されている。したがって、ドレイン拡散層12はヒ素の拡散層となっている。ヒ素が導入されたドレイン拡散層12の導電形は、n形である。ドレイン電極膜39は、ドレイン拡散層12に接して形成されている。また、ドレイン電極膜39とドレイン拡散層12とはオーミック接続している。シリコン基板10の上面から所定の深さまでベース領域13が形成されている。ベース領域13には、不純物、例えばボロンBが導入されている。ボロンが導入されたベース領域13の導電形は、p形である。ベース領域13の上部には、ベース領域13に接するようにソース拡散層14が形成されている。ソース拡散層14には、不純物としてヒ素が導入されている。したがって、ソース拡散層14は、ヒ素の拡散層となっている。ヒ素が導入されたソース拡散層14の導電形は、n形である。シリコン基板10において、ドレイン拡散層12、ベース領域13及びソース拡散層14以外の部分をドリフト領域15という。ドリフト領域15の導電形は、シリコン基板10と同じ導電形、すなわちn形である。ドリフト領域15は、ドレイン拡散層12及びベース領域13と接するように形成されている。ドリフト領域15には、ドナーとなる不純物として、リンが導入されている。ドリフト領域15におけるリンの濃度は、ドレイン拡散層12におけるヒ素の濃度より低いものとされている。シリコン基板10の上面には、1つの方向に延びる複数のゲートトレンチ16が平行に形成されている。ゲートトレンチ16は、シリコン基板10の上面から、ソース拡散層14及びベース領域13を貫通し、ドリフト領域15の内部に到達するように形成されている。ゲートトレンチ16の内面上には、ゲート絶縁膜、例えばシリコン酸化膜17が形成されている。また、ゲートトレンチ16の内部には、導電材料、例えばポリシリコンが埋め込まれている。溝16の内部に埋め込まれたポリシリコンは、ゲート電極18として機能する。ポリシリコンには、不純物、例えばリンが導入されている。ゲート電極18の上端面は、ゲートトレンチ16の上端面より上に出ていてもよい。シリコン基板10上には、ゲート電極18を覆うように層間絶縁膜19が形成されている。層間絶縁膜19におけるソース拡散層14上には上部コンタクトトレンチ20が形成されている。上部コンタクトトレンチ20の形状は、ゲートトレンチ16が延びる方向と平行に延びる溝の形状とされている。シリコン基板10には、上部コンタクトトレンチ20と通じるように下部コンタクトトレンチ21が形成されている。下部コンタクトトレンチ21は、ソース拡散層14の内部まで到達するように形成されている。層間絶縁膜19上には、上部コンタクトトレンチ20及び下部コンタクトトレンチ21を埋めるように、ソース電極膜40が形成されている。前述と同様に、ソース電極膜40の材料としては、タングステン、チタン、ルテニウム、ハフニウム及びタンタルからなる群より選択された少なくとも1種の金属を含んでいる。さらに、ソース電極膜40は、ヒ素を含んでいる。ソース電極膜40のうち、上部コンタクトトレンチ20及び下部コンタクトトレンチ21の内部に埋め込まれた部分をコンタクト38という。コンタクト38は、ソース拡散層14とオーミック接続している。図1に示すような構成が、紙面に垂直な方向に続いている。したがって、半導体装置1の平面図及び側面図は省略する。なお、ドレイン電極膜39及びソース電極膜40を合わせて金属膜11ともいう。また、本実施形態において、ソース電極膜40を溝状の上部コンタクトトレンチ20及び下部コンタクトトレンチ21の内部に形成したが、層間絶縁膜19及びソース拡散層14に孔状のコンタクトホールを形成して、ソース電極膜40をコンタクトホールの内部に形成してもよい。溝状の上部コンタクトトレンチ20及び下部コンタクトトレンチ21並びに孔状のコンタクトホールを凹部という。ドレイン拡散層12及びソース拡散層14におけるヒ素の濃度はそれぞれドレイン電極膜39及びソース電極膜40からの距離が短いほど高くなっている。図2において、実線aは、ドレイン拡散層12におけるドレイン電極膜39より拡散分布したヒ素の濃度を示している。図2に示すように、金属膜としてドレイン電極膜39からの距離が短いほどヒ素濃度が高いことを示している。点線bは、金属膜からの距離をxとした場合のヒ素の濃度を相補誤差関数erfcxでフィッティングしたものである。ドレイン拡散層12におけるドレイン電極膜39より拡散分布したヒ素の濃度の分布は、ドレイン電極膜39からの距離を変数とする相補誤差関数でフィッティングできるような分布とされている。なお、前述のようにドレイン拡散層12の導電形はn形であり、ドナーとしてヒ素やリンが分布していることから、ヒ素を予めドレイン拡散層12に導入および拡散している場合は、そのヒ素の分布と相補誤差関数によりフィッティング可能な分布の重畳により最終的なヒ素濃度分布が決定することになる。次に、本実施形態に係る半導体装置1の動作について説明する。先ず、半導体装置1のゲート電極18に電圧を負荷する。そうすると、溝16の内面上に設けられたシリコン酸化膜17が、ゲート絶縁膜として働く。シリコン基板10の溝16に沿ったベース領域13がチャネルとして働き、反転層が形成される。そしてソース拡散層14とドレイン拡散層12との間に電圧を負荷すれば、反転層内をキャリアが移動し、電流が流れる。ゲート電極18の電圧を変化させることによって、ソース拡散層14ドレイン拡散層12間を流れる電流量を制御する。以下、本実施形態に係る半導体装置1の製造方法について説明する。先ず、金属膜の製造方法について説明する。図3及び図4に示すように、反応容器30の内部には処理台31が設けられている。また、反応容器30には、ガスノズル35及び36が連通されている。先ず、処理台31に、半導体基板として、例えばシリコン基板10を設置する。シリコン基板10には、不純物としてリンを導入したn形拡散層32、不純物としてボロンを導入したp形拡散層33及び不純物を添加していない真性半導体領域34を含むものを用意する。次に、排気を行って、反応容器30内の雰囲気を真空に近づける。また、シリコン基板10を含む反応容器30内の部材の温度を調整する。反応容器30内の部材の温度としては、例えば200°C~700°Cの範囲があげられる。このような温度範囲とすることで、反応容器30内に導入したガスが反応し、金属膜11を形成することができる。その後、反応容器30の内部に、ガスノズル35から、メタルソースガスとして、六フッ化タングステンガスWF6を導入すると共に、ガスノズル36から、メタルソースガスの還元ガスとしてアルシンAsH3を導入する。なお、ガスは、同じノズルもしくは個別のノズルから交互に導入してもよい。反応容器30の内部に前記ガスを導入することによって、反応容器30の内部の圧力を250Paに設定する。また、シリコン基板10の温度を380°Cに設定する。そして、2種の前記ガスの熱反応を行なう。その結果、シリコン基板10上に膜成長速度12nm/分で金属膜11を形成する。本実施形態における熱反応は次の1式で表せる反応である。WF6AsH3→WAsF33HF1本実施形態においては、ヒ素とフッ素元素Fの化合物である三フッ化ヒ素AsF3は気化し難い。なぜなら、三フッ化ヒ素の1気圧760mmHgにおける沸点は56.3°Cだからである。したがって、三フッ化ヒ素は、金属膜11中に堆積する。さらに、一部の三フッ化ヒ素は、次の2式で表せる熱分解の反応を行う。AsF3→As3/2F22フッ素F2は、気化しやすい。なぜなら、フッ素の1気圧における沸点は-188°Cである。よって、金属膜11中にヒ素が残留する。金属膜11の組成をオージェ電子法にて分析した。主成分はタングステンであった。タングステンは全体の97を占めていた。また、混合物としてヒ素が全体の2.7を占めていた。その他の不純物として、水素、酸素、フッ素などが微少量検出された。同様の反応は、WF6の代わりに六塩化タングステンガスWCl6や六フッ化モリブデンガスMoF6、六塩化モリブデンガスMoCl6を用いたCVDにおいても再現することができる。さらに、タングステン、モリブデン、チタン、ルテニウム、ハフニウム及びタンタルからなる群より選択された少なくとも1種の金属を含むハロゲン化合物のガスと、R1R2R3Asと表され、R1、R2及びR3の各置換基は水素または有機基を示す還元ガスとの反応においても再現することができる。R1、R2及びR3としては、C6H5があげられる。したがって、R1R2R3Asと表される還元ガスとしては、C6H53Asがあげられる。そして、金属膜11及びシリコン基板10を熱処理し、金属膜11に含まれるヒ素をシリコン基板10中に拡散させる。ヒ素が拡散した部分が、ヒ素拡散層42となる。本実施形態に示すような金属膜11及びヒ素拡散層42を、以下の半導体装置におけるソースドレイン電極膜及びソースドレイン拡散層に適用する。第1の比較例次に、第1の比較例について説明する。本比較例は、金属膜の形成方法において、還元ガスとしてアルシンの代わりにシランSiH4を導入する。したがって、本比較例においては、次の3式で表せる熱反応が起こる。WF6SiH4→WSiF42HFH23本比較例のように、還元ガスとしてシリコンを含むシランを用いた場合は、シリコンはタングステン膜中にほとんど残らない。これは、3式における四フッ化ケイ素SiF4の蒸気圧が高いからである。すなわち、四フッ化ケイ素の1気圧での沸点は-94.8°Cである。四フッ化ケイ素は反応容器の内部の気体として排気される。前述の金属膜11の製造方法と異なり、還元ガスに含まれる元素が残留しない。本実施形態の金属膜11の形成方法においては、ヒ素を含む金属膜11を形成することができる。また、温度を適正に選ぶことで、成膜速度を十分確保し膜欠陥密度を低減することができる。膜中に含まれるヒ素濃度をシリコン基板10に拡散させることができる程度含ませることができる。反応ガスを交互に反応容器内に導入する場合、気相中の急激な反応を抑制でき膜質の改善や段差被覆性に大きな効果が得られる。さらに、真性半導体領域34と金属膜11との間にヒ素拡散層25を形成することができるので、本来、ショットキーバリアが存在して電気的コンタクトを形成することができない真性半導体領域34と金属膜11との間に、自己整合的に均一で浅いオーミックコンタクト構造を形成することができる。次に、本実施形態の金属膜11の形成方法を適用した半導体装置1の製造方法について説明する。先ず、図5aに示すように、例えば単結晶のシリコンからなるシリコン基板10を用意する。シリコン基板10には、例えばリンが導入されている。従って、リンが導入されたシリコン基板10の導電形は、n形である。次に、シリコン基板10の上面から所定の深さに渡って、不純物、例えばボロンをイオン注入する。これにより、シリコン基板10の上部にベース領域13を形成する。その後、シリコン基板10の上面に、1つの方向に延びる複数のゲートトレンチ16を平行に形成する。ゲートトレンチ16は、ベース領域13を貫通するような深さで形成する。ゲートトレンチ16は、例えば、シリコン基板10上に1つの方向に延びる複数のハードマスクを平行に形成し、ハードマスクをマスクとしてシリコン基板10をエッチングすることにより形成する。そして、ゲートトレンチ16の内面上に、ゲート絶縁膜、例えばシリコン酸化膜17を形成する。シリコン酸化膜17は、ゲートトレンチ16の内面を含むシリコン基板10上にシリコン酸化膜を形成した後、ゲートトレンチ16の内面の部分以外の部分を除去して形成する。次に、ゲートトレンチ16の内部を埋め込むように、シリコン基板10上に、導電材料、例えばポリシリコン膜を形成した後、ゲートトレンチ16の内部の部分以外の部分を除去する。これにより、ポリシリコンをゲートトレンチ16の内部に埋め込む。ゲートトレンチ16の内部に埋め込まれた部分は、ゲート電極18として機能する。ポリシリコンには、不純物、例えばリンが導入されている。ゲートトレンチ16上に堆積されたポリシリコンを残して電極18を形成してもよい。この場合、ゲート電極18の上端面は、ゲートトレンチ16の上端面より上に出る。次に、図5bに示すように、シリコン基板10上に、ゲート電極18を覆うように層間絶縁膜19を形成する。層間絶縁膜としては、例えば、シリコン酸化膜及びUSGUndopeSilicateGlass:アンドープ珪酸塩ガラスがあげられる。層間絶縁膜19におけるゲートトレンチ16間の領域上に、上部コンタクトトレンチ20を形成する。上部コンタクトトレンチ20は、ゲートトレンチ16が延びる方向と平行に延びる溝の形状として形成する。シリコン基板10に、上部コンタクトトレンチ20に通じるように下部コンタクトトレンチ21を形成する。なお、層間絶縁膜19及びシリコン基板10に、上部コンタクトトレンチ20及び下部コンタクトトレンチ21の代わりにコンタクトホールを形成してもよい。次に、図5cに示すように、層間絶縁膜19上に、上部コンタクトトレンチ20及び下部コンタクトトレンチ21を埋めるように、ソース電極膜40を形成する。ソース電極膜40のうち、上部コンタクトトレンチ20及び下部コンタクトトレンチ21の内部に埋め込まれた部分をコンタクト38という。また、シリコン基板10の裏面にはドレイン電極膜39を形成する。ドレイン電極膜39は、ソース電極膜40と同時に形成しても良いが、別の工程で単独で形成することも構わない。例えば、半導体基板10の裏面の領域15を切削やエッチングすることで基板を薄くすることがあるが領域15の抵抗値低減、上記切削やエッチングは一般に基板表側の製造工程が完了後に実施するので、その場合はソース電極膜40とドレイン電極膜39は、二回の工程に分けて形成される。ドレイン電極膜39及びソース電極膜40は、上述したヒ素を含む金属膜11の製造方法と同様の方法で形成する。なお、ドレイン電極膜39を、チップ組み立て時の接続を考慮し、電極表面材料としてNi、V、Au及びAg並びにそれらの合金を適宜選択し、積層してもよい。そして、ドレイン電極膜39及びソース電極膜40に含まれるヒ素をシリコン基板10に拡散させる。拡散させる方法としては、急速熱処理RapidThermalAnneal:RTA法があげられる。RTA法は、拡散炉にて短時間の熱処理を行なう。熱処理温度としては、例えば800°C~1000°Cの温度である。熱処理時間としては数秒である。この熱処理により、シリコン基板10中に含有されたヒ素が活性化され、ドナーとして働くようになる。ヒ素拡散層がソース拡散層14及びドレイン拡散層12となる。このようにして、図1に示すように、半導体装置1が製造される。本実施形態に係る半導体装置1においては、ソース拡散層14及びドレイン拡散層12におけるヒ素の濃度は、ソース電極膜40及びドレイン電極膜39に接する部分において最も高い。このため、ソース電極膜40とソース拡散層14との間の界面抵抗、及びドレイン電極膜39とドレイン拡散層12との間の界面抵抗が低く、オーミックコンタクトが実現される。また、これらの界面においては、どこでも抵抗が同一であるから、ソース拡散層14及びドレイン拡散層12の全体を、電流経路として有効に活用することができる。これにより、オン抵抗を減少することができ、ソース拡散層14及びドレイン拡散層12の抵抗をそのままにして微細化し、半導体装置を高集積化することができる。また、本実施形態の半導体装置1の製造方法においては、CVD法により金属膜を形成している。CVD法による膜の形成は、段差を被覆する特性に優れている。したがって、シリコン基板10に形成された微細な上部コンタクトトレンチ20や下部コンタクトトレンチ21のような溝を覆う金属膜11を形成することができる。反応ガスを交互に反応容器内に導入する場合、ガスの急激な反応を抑制することができ、金属膜11を均一に形成することができる。本実施形態においては、図6に示すように、シリコン基板10におけるドレイン拡散層12及びソース拡散層14と、ドレイン電極膜39及びソース電極膜40との界面にシリサイド膜22が形成されてあってもよい。これにより、界面の抵抗を低減するとともに、界面における熱的安定性を向上することができる。シリサイドとしては、例えば、タングステンシリサイド、モリブデンシリサイド、チタンシリサイド、ルテニウムシリサイド、ハフニウムシリサイド及びタンタルシリサイドがあげられる。以下、界面にシリサイド膜22を形成する方法を説明する。まず、前述の金属膜11の製造方法と同様の方法でドレイン電極膜39及びソース電極膜40を形成する。その後、前述のヒ素を拡散させる熱処理の後に、さらに熱処理を行って、界面にシリサイド膜22を形成する。タングステンはシリコンと800°C程度の温度で緩やかに反応を開始しタングステンシリサイドを形成する。そのため、前述した熱処理の加熱条件を適宜選択することで、図1に示すようなタングステンのソース電極膜40/ソース拡散層14またはタングステンのドレイン電極膜39/ドレイン領域12の構造を、図6に示すようなタングステンのソース電極膜40/タングステンシリサイド膜22/ソース拡散層14またはタングステンのドレイン電極膜39/タングステンシリサイド膜22/ドレイン拡散層12の構造とすることができる。ここで、/は、積層していることを示し、タングステンのソース電極膜40/ソース拡散層14は、ソース拡散層14上にタングステンのソース電極膜40が積層していることを示す。また、金属をシリサイドとする加熱条件としては、例えば、ソース拡散層14及びドレイン拡散層12のようなヒ素の拡散層を形成する熱処理よりも高温で熱処理を行ったり、ヒ素の拡散層を形成する熱処理よりも長時間の熱処理を行うことがあげられる。さらに、本実施形態においては、図7に示すように、ドレイン電極膜39の全体及びソース電極膜40の全体が、シリサイド膜22によって形成されてあってもよい。これにより、コンタクト38全体の熱的安定性が向上するという効果がある。以下、ドレイン電極膜39の全体及びソース電極膜40の全体をシリサイドとする方法について説明する。まず、前述の金属膜11の製造方法と同様の方法で、ドレイン電極膜39及びソース電極膜40を形成する。その後、前述の熱処理条件より高温または長時間の熱処理を行なう。これにより、図1に示すようなタングステンのソース電極膜40/ソース拡散層14またはタングステンのドレイン電極膜39/ドレイン拡散層12の構造を、図7に示すようなタングステンシリサイドのソース電極膜40/ソース拡散層14またはタングステンシリサイドのドレイン電極膜39/ドレイン拡散層12の構造とする。第2の実施形態次に、第2の実施形態について説明する。図8は、第2の実施形態に係る半導体装置を例示する模式断面図である。図9は、第2の実施形態に係る半導体装置の製造方法を例示する模式工程断面図である。本実施形態は、シリコン基板10とドレイン電極膜39及びソース電極膜40との間にライナー膜が形成されている場合の実施形態である。図8に示すように、本実施形態における半導体装置2において、ソース拡散層14及びドレイン拡散層12とドレイン電極膜39及びソース電極膜40との間に、ライナー膜23が形成されている。ライナー膜23とは、ヒ素拡散層であるソース拡散層14及びドレイン拡散層12とドレイン電極膜39及びソース電極膜40との間に形成された膜をいう。ライナー膜23は、チタン、窒化チタン、タンタル、窒化タンタル、ルテニウム、酸化シリコン、窒化シリコン及びSiNHからなる群より選択された少なくとも1種の材料を含んでいる。その他の構成及び動作は、前述の第1の実施形態と同様である。以下、本実施形態に係る半導体装置2の製造方法について説明する。先ず、前述の第1の実施形態と同様に、図5a及び図5bに示す工程を実施する。これらの工程については、説明を省略する。次に、図9に示すように、上部コンタクトトレンチ20及び下部コンタクトトレンチ21の内面を含むシリコン基板10上並びにシリコン基板10の裏面にライナー膜23を形成する。ライナー膜23の材料としては、チタン、窒化チタン、タンタル、窒化タンタル、ルテニウム、酸化シリコン、窒化シリコン及びSiNHからなる群より選択された少なくとも1種の材料があげられる。ライナー膜23の形成方法としては、熱CVD法やプラズマCVD法があげられる。また、シリコン基板10の酸化または窒化により形成することもできる。ライナー膜23は、層間絶縁膜19上の部分を選択的に除去する。層間絶縁膜19上の部分を残していてもよい。その後、層間絶縁膜19上に、上部コンタクトトレンチ20及び下部コンタクトトレンチ21を埋めるように、ソース電極膜40及びドレイン電極膜39を形成する。金属膜11のうち、上部コンタクトトレンチ20及び下部コンタクトトレンチ21の内部に埋め込まれた部分をコンタクト38という。また、シリコン基板10の裏面にはドレイン電極膜39を形成する。ドレイン電極膜39及びソース電極膜40の形成方法は、前述の第1の実施形態と同様である。そして、ソース電極膜40及びドレイン電極膜39に含まれるヒ素をシリコン基板10に拡散させる。ヒ素の拡散層がソース拡散層14及びドレイン拡散層12となる。ヒ素の拡散は、ライナー膜23を通して行うことができる。このようにして、図8に示すように半導体装置2が製造される。タングステン膜などの金属膜をCVD法で形成する場合には、その副生成物であるフッ素やフッ化水素HFによりシリコン基板10が局所的に腐食されることがある。本実施形態に係る半導体装置2によれば、ライナー膜23をシリコン基板10上に形成した後で、タングステン膜をCVD法で形成しているので、このようなフッ素やフッ化水素によるシリコン基板10の腐食を防止することができる。第3の実施形態次に、第3の実施形態について説明する。図10は、第3の実施形態に係る半導体装置を例示する模式断面図である。図11a~図11cは、第3の実施形態に係る半導体装置の製造方法を例示する模式工程断面図である。図10に示すように、本実施形態における半導体装置3においては、ベース領域13まで深く下部コンタクトトレンチ21が形成されている。また、ベース領域13における下部コンタクトトレンチ21の底面の直下領域には、キャリア抜き層24が形成されている。キャリア抜き層24は、トランジスタのオフ時の過渡期にベース領域13内に残留するホールをコンタクト38を介して排出する。これにより、アバランシェ耐性を高めることができる。キャリア抜き層24は、ホールを排出しやすくするため、ベース領域13まで下部コンタクトトレンチ21を形成し、下部コンタクトトレンチ21の底面直下に形成されている。キャリア抜き層24には、不純物として、例えばアクセプターとなるボロンがベース領域13より高濃度で導入されている。本実施形態におけるソース拡散層14は、シリコン基板10上からのイオン注入法及び熱拡散により形成されている。したがって、ソース拡散層14における不純物濃度は、シリコン基板10の上面から深くなるほど減少している。シリコン基板10における下部コンタクトトレンチ21に接する部分には、ヒ素拡散層25が形成されている。コンタクト38は、ヒ素を含むソース電極膜40によって形成されている。その他の構成及び動作は、前述の第1の実施形態と同様であるので説明を省略する。以下、本実施形態に係る半導体装置の製造方法について説明する。先ず、前述の第1の実施形態と同様に、図5aに示す工程を実施する。この工程については、説明を省略する。なお、本実施形態においては、ゲートトレンチ16上に堆積されたポリシリコンを残して、ゲート電極18を形成する。ゲート電極18の上端部を、ゲートトレンチ16の上端部より突出させている。次に、図11aに示すように、ソース拡散層14を形成する。ソース拡散層14は、シリコン基板10上から不純物、例えばリンをイオン注入し、その後熱拡散によって形成する。このようにして形成されたソース拡散層14における不純物濃度は、シリコン基板10の上面から深くなるほど濃度が減少している。その後、図11bに示すように、シリコン基板10上に、ゲート電極18を覆うように層間絶縁膜19を形成する。そして、層間絶縁膜19におけるゲートトレンチ16間の領域上に、上部コンタクトトレンチ20を形成する。シリコン基板10に、上部コンタクトトレンチ20に通じるように下部コンタクトトレンチ21を形成する。下部コンタクトトレンチ21は、ソース拡散層14を貫通させ、ベース領域13の上面に到達するように深く形成する。そして、図11cに示すように、下部コンタクトトレンチ21の底面におけるベース領域13にキャリア抜き層24を形成する。キャリア抜き層24は、シリコン基板10上から、不純物、例えばボロンをイオン注入することによって形成する。次に、層間絶縁膜19上に、上部コンタクトトレンチ20及び下部コンタクトトレンチ21を埋めるように、ソース電極膜40を形成する。また、シリコン基板10の裏面には、ドレイン電極膜39を形成する。その後、図10に示すように、ソース電極膜40及びドレイン電極膜39に含まれるヒ素をシリコン基板10に拡散させる。そして、シリコン基板10における下部コンタクトトレンチ21の側面に接する領域に、ヒ素拡散層25を形成する。また、シリコン基板10の下部にドレイン領域12を形成する。このようにして、半導体装置3が製造される。第2の比較例次に、第2の比較例について説明する。本比較例は、ソースアッパーコンタクト26を形成した場合の例である。また、ソース電極膜40及びドレイン電極膜39はヒ素を含まない金属膜41で形成されている。図12は、第2の比較例に係る半導体装置を例示する模式断面図である。図12に示すように、本比較例に係る半導体装置4においても、ベース領域13まで深くコンタクトトレンチ21が形成されている。また、コンタクトトレンチ21の底面には、キャリア抜き層24が形成されている。本実施形態におけるソース拡散層14は、シリコン基板10上からのイオン注入法及び熱拡散法により形成されている。したがって、ソース拡散層14における不純物濃度は、シリコン基板10の上面が最も高い。シリコン基板10の上面から深くなるほど濃度が減少している。しかし、前述の実施形態と異なり、ソース電極膜40及びドレイン電極膜39はヒ素を含まない金属膜41で形成されている。また、コンタクトトレンチ21に接する部分には、ヒ素拡散層25が形成されていない。したがって、コンタクトトレンチ21の側面に接する部分の抵抗が高くなっている。そこで、オン抵抗を低下させるために、上部コンタクトトレンチ20の幅を、下部コンタクトトレンチ21の幅より広く取っている。そして、上部コンタクトトレンチ20の底面部分にシリコン基板10の上面を露出させている。露出した部分が、ソースアッパーコンタクト26となっている。そのため、オン抵抗を低く保つことができる。しかしながら、ソースアッパーコンタクト26の幅だけ余計に面積を必要とする。よって、半導体装置4を高集積化することができない。第3の比較例次に、第3の比較例について説明する。本比較例は、ソースアッパーコンタクト26もヒ素拡散層25も形成しない場合の例である。また、ソース電極膜40及びドレイン電極膜39はヒ素を含まない金属膜41で形成されている。図13は、第3の比較例に係る半導体装置を例示する模式断面図である。図13に示すように、本比較例における半導体装置5においては、ソースアッパーコンタクト26もヒ素拡散層25も形成されていない。ソースアッパーコンタクト26がないため、ソースアッパーコンタクト26の面積を削減することができる。しかし、シリコン基板10の上面から深くなるにつれて、ソース拡散層14における不純物濃度が低くなっている。よって、下部コンタクトトレンチ21の底部の側面に接する部分の抵抗が高くなってしまう。そのため、低抵抗化するために面積を増加させる必要が生じる。よって、半導体装置5を高集積化することができない。第4の比較例次に、第4の比較例について説明する。本比較例は、下部コンタクトトレンチ21の周囲に、不純物を導入する。その後、ヒ素を含むソース電極膜40の代わりに、ヒ素を含まない金属膜41を形成する。図14a及び図14bは、第4の比較例に係る半導体装置の製造方法を例示する模式工程断面図である。先ず、前述の第1の実施形態と同様に、図5aに示す工程を実施する。この工程については、説明を省略する。次に、前述の第3の実施形態と同様に、図11a及び図11bに示す工程を実施する。この工程については、説明を省略する。そして、図14aに示すように、コンタクトトレンチ21の周囲に不純物を導入して、不純物の拡散層37を形成する。不純物の拡散層37は、シリコン基板10上からイオン注入し、熱拡散することによって形成する。また、シリコン基板10の底部にドレイン拡散層12を形成する。ドレイン拡散層12もイオン注入及び熱拡散により形成する。その後、図14bに示すように、コンタクトトレンチ21の底面の直下領域におけるベース領域13にキャリア抜き層24を形成する。次に、層間絶縁膜19上に、上部コンタクトトレンチ20及び下部コンタクトトレンチ21を埋めるように、ヒ素を含まない金属膜41を形成する。また、シリコン基板10の裏面にもヒ素を含まない金属膜41を形成する。本比較例に係る半導体装置6においては、不純物の拡散層37におけるコンタクトトレンチ21の底部の側壁に接する部分では不純物濃度が低下する。イオン注入や気相拡散によってはコンタクトトレンチ21の側壁に均一に不純物を導入することができない場合があるからである。不純物濃度が低下したコンタクトトレンチ21の底部では、コンタクト抵抗が高くなる。第5の比較例次に、第5の比較例について説明する。本比較例は、上部コンタクトトレンチ20及び下部コンタクトトレンチ21を形成する前に、半導体基板中に不純物を導入して、不純物の拡散層37を形成する。そして、不純物の拡散層37に下部コンタクトトレンチ21を形成する。ソース電極膜40及びドレイン電極膜39としては、ヒ素を含まない金属膜41を使用する。図15a~図15cは、第5の比較例に係る半導体装置の製造方法を例示する模式工程断面図である。先ず、前述の第1の実施形態と同様に、図5aに示す工程を実施する。この工程については、説明を省略する。次に、前述の第3の実施形態と同様に、図11aに示す工程を実施する。この工程については、説明を省略する。次に、図15aに示すように、ゲートトレンチ16の間のシリコン基板10の上部に、不純物の拡散層37を形成する。不純物の拡散層37は、シリコン基板10上から、イオン注入し、熱拡散することによって形成する。その後、図15bに示すように、シリコン基板10上に、ゲート電極18を覆うように層間絶縁膜19を形成する。層間絶縁膜19におけるゲートトレンチ16間の領域上に、上部コンタクトトレンチ20及び下部コンタクトトレンチ21を形成する。上部コンタクトトレンチ20は、層間絶縁膜19を貫通させ、下部コンタクトトレンチ21は、上部コンタクトトレンチ20と通じるようにシリコン基板10に形成する。そして、図15cに示すように、下部コンタクトトレンチ21の底面におけるベース領域13にキャリア抜き層24を形成する。キャリア抜き層24は、シリコン基板10上から、不純物、例えばボロンをイオン注入することによって形成する。次に、層間絶縁膜19上に、上部コンタクトトレンチ20及び下部コンタクトトレンチ21を埋めるように、ヒ素を含まない金属膜41を形成する。また、シリコン基板10の裏面にもヒ素を含まない金属膜41を形成する。本比較例において、上部コンタクトトレンチ20及び下部コンタクトトレンチ21と不純物の拡散層37との位置関係がリソグラフィーの合わせズレにより変化することがある。例えば、図15cにおいて、下部コンタクトトレンチ21aの右側にある不純物の拡散層37aの幅と左側にある不純物の拡散層37bの幅とが異なることがある。そうすると、拡散層における電流経路によって抵抗が異なることになる。本実施形態に係る半導体装置3においては、前述した第2~第5の比較例に係る半導体装置4~7と異なり、金属膜11はヒ素を含んでいる。そして、下部コンタクトトレンチ21の側面に接する部分にヒ素の拡散層25が形成されている。ソース拡散層14がイオン注入及び熱拡散で形成されている場合には、ソース拡散層14における不純物濃度は、シリコン基板10の上面から深くなるほど減少している。しかし、コンタクト38とソース拡散層14の界面に、ヒ素の拡散層25が形成されているため、イオン注入とその後の熱拡散による不純物濃度の分布が反映されず、コンタクト38とソース拡散層14との界面の抵抗を減少させることができる。よって、低抵抗化するためにソース拡散層14の面積を増加させる必要がなく、半導体装置3を高集積化することができる。また、半導体装置3においては、ヒ素拡散層25において、ヒ素の濃度は、ソース電極膜40に接する部分において最も高い。このため、ソース電極膜40とヒ素拡散層25との間の界面抵抗が低く、オーミックコンタクトが実現される。さらに、この界面においては、どこでも抵抗が同一であるから、ヒ素拡散層25の全体を、電流経路として有効に活用することができる。これにより、オン抵抗を低下させることができる。また、コンタクト38の底部には、p形のキャリア抜き層24を形成しているので、コンタクト38の側面に接する部分にのみヒ素拡散層25を形成することができる。よって、コンタクト38が、ソース拡散層14の電極としての機能と、ベース領域13におけるホールを排出する機能を発揮することができる。合わせズレが生じないように、ヒ素拡散層25を自己整合的に形成することができ、半導体装置5を高集積化することができる。第4の実施形態次に、第4の実施形態について説明する。本実施形態に係る半導体装置は、3次元MOSについてのものである。図16は、第4の実施形態に係る半導体装置を例示する模式斜視図である。図17a及び図17bは、第4の実施形態に係る半導体装置の製造方法を例示する模式工程断面図である。図16に示すように、本実施形態に係る半導体装置8は、半導体基板、例えばシリコン基板10に設けられている。シリコン基板10の上面には、1つの方向に延びる複数のゲートトレンチ16が形成されている。本実施形態において、説明の便宜上、XYZ直交座標軸を採用する。すなわち、シリコン基板10の上面に平行な方向のうち、ゲートトレンチ16が延びる方向をX方向とする。ゲートトレンチ16が延びる方向と直交する方向をY方向とする。シリコン基板10の上面に直交する方向をZ方向とする。ゲートトレンチ16は、シリコン基板10の上面から所定の深さまで形成されている。ゲートトレンチ16と離間してドレイン電極溝43が形成されている。ドレイン電極溝43はY方向に延びるように形成されている。また、ドレイン電極溝43は、ゲートトレンチ16とX方向に離間して形成されている。ドレイン電極溝43は、シリコン基板10の上面から所定の深さまで形成されている。ドレイン電極溝43の内部には、ドレイン電極膜39が埋め込まれている。ドレイン電極膜39は、ヒ素を含んでいる。ドレイン電極溝43の周囲の領域におけるシリコン基板10の上面から所定の深さまでの部分には、ドレイン拡散層12が形成されている。ドレイン拡散層12には、不純物としてヒ素が導入されている。ゲートトレンチ16の相互間におけるシリコン基板10の上面から所定の深さまでの部分には、ベース領域13が形成されている。ドレイン拡散層12とベース領域13との間におけるシリコン基板10の上面から所定の深さまでの部分には、ドリフト領域15が設けられている。したがって、ドリフト領域15は、ドレイン拡散層12及びベース領域13と接するように形成されている。また、ドリフト領域15は、ゲートトレンチ16のX方向における一端と接している。ゲートトレンチ16の相互間には、ベース領域13を挟んで、ドリフト領域15と反対の部分にソース拡散層14が形成されている。ソース拡散層14は、シリコン基板10の上面から所定の深さまで形成されている。ソース拡散層14には、不純物としてヒ素が導入されている。ソース拡散層14は、ゲートトレンチ16に接するように形成されている。ソース拡散層14中には、ソース電極溝44が形成されている。ソース電極溝44は、シリコン基板10の上面から所定の深さまで形成されている。ソース電極溝44の内部には、ソース電極膜40が形成されている。ソース電極膜40にはヒ素が含まれている。ゲートトレンチ16の内面上には、ゲート絶縁膜、例えばシリコン酸化膜17が形成されている。また、ゲートトレンチ16の内部には、導電材料、例えばポリシリコンが埋め込まれている。溝16の内部に埋め込まれたポリシリコンは、ゲート電極18として機能する。図23に示すような構成が、Y方向に続いている。また、絶縁膜及び配線等を挟んでX方向に続いていてもよい。本実施形態に係る半導体装置8の動作は、前述の第1の実施形態に係る半導体装置1において、チャネルを流れる電流の向きを、シリコン基板10のX方向とした場合と同様である。以下、本実施形態に係る半導体装置の製造方法について説明する。先ず、図17aに示すように、シリコン基板10を用意する。シリコン基板10には、例えばリンが導入されている。次に、シリコン基板10の上面から所定の領域に、所定の深さに渡って、不純物、例えばボロンをイオン注入する。イオン注入は、シリコン基板10上に、所定の開口部を有するマスクを使用して行う。これにより、シリコン基板10の上部にベース領域13を形成する。その後、シリコン基板10の上面に、1つの方向、例えば、X方向に延びる複数のゲートトレンチ16を平行に形成する。ゲートトレンチ16は、X方向において、ベース領域13を分断するように形成する。また、ゲートトレンチ16は、シリコン基板10の上面から所定の深さで形成する。そして、ゲートトレンチ16の内面上に、ゲート絶縁膜、例えばシリコン酸化膜17を形成する。次に、ポリシリコンをゲートトレンチ16の内部に埋め込む。ゲートトレンチ16の内部に埋め込まれた部分は、ゲート電極18として機能する。その後、ゲートトレンチ16の相互間におけるベース領域13中に、ゲートトレンチ16と離間して、ソース電極溝44を形成する。ソース電極溝44は、シリコン基板10の上面から所定の深さまで形成する。次に、図17bに示すように、ドレイン電極溝43及びソース電極溝44に、ヒ素を含む金属膜11を埋め込んで、ドレイン電極膜39及びソース電極膜40を形成する。金属膜11は前述の第1の実施形態と同様の方法で形成する。そして、図16に示すように、ドレイン電極膜39及びソース電極膜40に含まれるヒ素をシリコン基板10に拡散させる。これにより、ドレイン拡散層12及びソース拡散層14が形成される。ドレイン拡散層12は、ドレイン電極溝43の周囲の領域におけるシリコン基板10の上面から所定の深さまでの部分に形成される。ソース拡散層は、電極溝44の周囲の領域におけるシリコン基板10の上面から所定の深さまでの部分において、ゲートトレンチ16に接するように形成されている。このようにして、図16に示すように、半導体装置8が製造される。本実施形態に係る半導体装置8においては、ソース拡散層14及びドレイン拡散層12を、ソース電極膜40及びドレイン電極膜39からのヒ素の拡散により形成するので、シリコン基板10の上面上からのイオン注入法で形成する場合より、ソース拡散層14及びドレイン拡散層12のシリコン基板10の厚さ方向におけるドーパント濃度を均一にすることができる。よって、電流経路における抵抗を均一にすることができる。また、ソースドレイン間の長さを一定に保ちながら、シリコン基板10の厚さ方向に、MOS構造を延ばすことができるので、オン抵抗の増加を生じることなく、MOS構造を高集積化することができる。さらに半導体装置8においては、電極溝43及び44に埋め込まれた金属膜11の位置がドレイン拡散層12及びソース拡散層14の中央に位置する。拡散層の中央から位置がずれると、拡散層が短い方向、すなわち拡散層の抵抗が低い方向に優先的に電流経路が形成されるが、本実施形態においては、拡散層の位置が中央であるので、電流経路を均一にすることができる。よって、オン抵抗を低下させることができる。以上説明した実施形態によれば、高集積化を図ることができる半導体装置、金属膜の製造方法及び半導体装置の製造方法を実現することができる。以上、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明及びその等価物の範囲に含まれる。また、前述の各実施形態は、相互に組み合わせて実施することができる。