"第1の面及び該第1の面の上に突出する第1の導電性素子を有する第1の構成要素と、第2の面及び該第2の面の上に突出する第2の導電性素子を有する第2の構成要素と、を設けるステップであって、前記第1の構成要素又は前記第2の構成要素のうちの少なくとも一方が超小型電子素子であり、前記第1の導電性素子のうちの少なくとも幾つか又は前記第2の導電性素子のうちの少なくとも幾つかが実質的に剛性の導電性ポストであり、該ポストは該ポストが突出する前記それぞれの面の上に或る高さを有し、該高さは前記第1の面と前記第2の面との間の距離の少なくとも40パーセントであり、前記少なくとも幾つかの第1の導電性素子又は前記少なくとも幾つかの第2の導電性素子の少なくともどちらかの上にボンドメタルが配置され、前記第1の導電性素子のうちの少なくとも幾つか又は前記第2の導電性素子のうちの少なくとも幾つかの上にアンダーフィル層が重なるものである、設けるステップと、少なくとも一方の前記第1の導電性素子を他方の前記第2の導電性素子に向けて動かすステップであって、前記実質的に剛性のポストが前記アンダーフィル層を穿孔して前記ボンドメタルを少なくとも変形させるようにするものである、動かすステップと、前記ボンドメタルが前記ポストの縁に沿って流れて前記ポストの高さの少なくとも2分の1に沿って前記縁に接触し、前記第1の構成要素及び前記第2の構成要素を電気的に接合するまで、前記第1の構成要素及び前記第2の構成要素を接合温度まで加熱するステップと、を含む、超小型電子アセンブリを作製する方法。第1の面及び該第1の面の上に突出する第1の導電性素子を有する超小型電子素子と、第2の面及び該第2の面の上に突出する第2の導電性素子を有する誘電体素子と、を設けるステップであって、前記第1の導電性素子のうちの少なくとも幾つか又は前記第2の導電性素子のうちの少なくとも幾つかが実質的に剛性の導電性ポストであり、前記第1の導電性素子又は前記第2の導電性素子の他方は前記少なくとも幾つかの導電性ポストと並置されるボンドメタルを備え、前記ポストは該ポストが突出する前記それぞれの面の上に或る高さを有し、前記第1の導電性素子のうちの少なくとも幾つか又は前記第2の導電性素子のうちの少なくとも幾つかの上にアンダーフィル層が重なるものである、設けるステップと、少なくとも一方の前記第1の導電性素子を他方の前記第2の導電性素子に向けて動かすステップであって、前記実質的に剛性のポストが前記アンダーフィル層を穿孔して前記ボンドメタルを少なくとも変形させるようにするものである、動かすステップと、前記ボンドメタルが前記ポストの縁に沿って流れて前記ポストの高さの少なくとも2分の1に沿って前記縁に接触し、前記超小型電子素子を前記誘電体素子と電気的に接合するまで、前記超小型電子素子及び前記誘電体素子を接合温度まで加熱するステップと、を含み、前記ポストが突出する前記面の上の該ポストの前記高さは前記第1の面と前記第2の面との間の距離の少なくとも40パーセントである、超小型電子アセンブリを作製する方法。前記第1の導電性素子は前記ボンドメタルを含み、前記少なくとも幾つかの導電性ポストは前記誘電体素子の第2の導電性素子である、請求項2に記載の方法。前記少なくとも幾つかのポストは前記超小型電子素子の第1の導電性素子であり、前記第2の導電性素子は前記ボンドメタルを含む、請求項2に記載の方法。少なくとも一方の前記第1の導電性ポストを他方の前記第2の導電性素子に向けて動かす前記ステップは、前記実質的に剛性のポストが前記ボンドメタルを穿孔するステップを含む、請求項2に記載の方法。少なくとも一方の前記第1の導電性素子を他方の前記第2の導電性素子に向けて動かす前記ステップは、前記第1の面又は前記第2の面のそれぞれの面の上の前記はんだの高さの少なくとも25の深さまで前記ボンドメタルに貫入するステップを含む、請求項2に記載の方法。前記ボンドメタルを変形させる前記ステップの前に微量の前記アンダーフィル層が前記導電性ポストによって前記ボンドメタルに圧入される、請求項2に記載の方法。前記第1の構成要素はチップである、請求項2に記載の方法。前記第1の構成要素は相互接続素子である、請求項2に記載の方法。前記第1の構成要素及び前記第2の構成要素はチップである、請求項2に記載の方法。前記第2の構成要素は相互接続素子である、請求項2に記載の方法。前記第1の導電性素子のうちの少なくとも幾つかは実質的に剛性のポストである、請求項2に記載の方法。前記第1の導電性素子のうちの少なくとも幾つかは導電性パッドである、請求項2に記載の方法。前記第2の導電性素子のうちの少なくとも幾つかは実質的に剛性のポストである、請求項2に記載の方法。前記第2の導電性素子のうちの少なくとも幾つかはコンタクトパッドである、請求項2に記載の方法。前記アンダーフィルは前記第1の導電性素子の上に重なる、請求項2に記載の方法。前記アンダーフィルは前記第2の導電性素子の上に重なる、請求項2に記載の方法。前記アンダーフィルは前記第1の導電性素子及び前記第2の導電性素子の上に重なる、請求項2に記載の方法。前記第1の構成要素は超小型電子素子であり、前記第1の導電性素子のうちの少なくとも幾つかはコンタクトパッドであり、前記第2の導電性素子のうちの少なくとも幾つかは実質的に剛性のポストである、請求項2に記載の方法。前記第2の構成要素は相互接続素子である、請求項19に記載の方法。前記第2の構成要素は超小型電子素子である、請求項19に記載の方法。前記設けるステップは、前記実質的に剛性のポストのうちの前記少なくとも幾つかの上にボンドメタルを設けるステップを含む、請求項19に記載の方法。前記設けるステップは、前記コンタクトパッドのうちの前記少なくとも幾つかの上にボンドメタルを設けるステップを含む、請求項19に記載の方法。前記第1の構成要素は超小型電子素子であり、前記第1の導電性素子のうちの少なくとも幾つかは実質的に剛性のポストであり、前記第2の導電性素子のうちの少なくとも幾つかはコンタクトパッドである、請求項2に記載の方法。前記第2の構成要素は相互接続素子である、請求項24に記載の方法。前記第2の構成要素は超小型電子素子である、請求項24に記載の方法。前記第1の構成要素は超小型電子素子であり、前記第1の導電性素子のうちの少なくとも幾つかは実質的に剛性のポストであり、前記第2の導電性素子のうちの少なくとも幾つかは実質的に剛性のポストである、請求項2に記載の方法。前記第2の構成要素は相互接続素子である、請求項27に記載の方法。前記第2の構成要素は超小型電子素子である、請求項27に記載の方法。第1の面及び該第1の面の上に突出する第1の導電性素子を有する第1の構成要素と、第2の面及び該第2の面の上に突出する第2の導電性素子を有する第2の構成要素と、なお、前記第1の構成要素又は前記第2の構成要素のうちの少なくとも一方が超小型電子素子であり、前記第1の導電性素子のうちの少なくとも幾つか又は前記第2の導電性素子のうちの少なくとも幾つかが剛性の導電性ポストであり、該ポストは該ポストが突出する前記それぞれの面の上に或る高さを有し、それぞれの導電性素子対間に配置されるボンドメタルであって、前記それぞれの対は、前記ポストのうちの少なくとも1つと、該少なくとも1つのポストに面する前記第1の導電性素子又は前記第2の導電性素子のうちの少なくとも一方と、をそれぞれ含み、該ボンドメタルは前記ポストの前記高さの少なくとも2分の1に沿って前記ポストの縁に接触するものである、ボンドメタルと、前記第1の構成要素及び前記第2の構成要素の前記第1の面及び前記第2の面に接触及び結合するアンダーフィル層であって、該アンダーフィル層の残りの部分は、前記ポストのうちの少なくとも幾つかと前記ボンドメタルとの界面のうちの少なくとも1つに存在するか、又は前記ボンドメタル内に存在するものである、アンダーフィル層と、を備える、超小型電子アセンブリ。前記アンダーフィル層の前記残りの部分は、前記ポストのうちの少なくとも幾つかと前記ボンドメタルとの前記界面のうちの前記少なくとも1つに存在する、請求項30に記載の超小型電子アセンブリ。前記アンダーフィル層の前記残りの部分は前記ボンドメタル内に存在する、請求項30に記載の超小型電子アセンブリ。前記第1の構成要素は超小型電子素子であり、前記第2の構成要素は誘電体素子である、請求項31又は32に記載の超小型電子アセンブリ。前記超小型電子素子はチップである、請求項33に記載の超小型電子アセンブリ。前記第1の構成要素は誘電体素子である、請求項31又は32に記載の超小型電子アセンブリ。前記第1の構成要素及び前記第2の構成要素は超小型電子素子である、請求項31又は32に記載の超小型電子アセンブリ。前記第1の導電性素子は前記導電性ポストである、請求項31又は32に記載の超小型電子アセンブリ。前記第2の導電性素子は前記導電性ポストである、請求項31又は32に記載の超小型電子アセンブリ。前記第1の導電性素子及び前記第2の導電性素子の双方が前記導電性ポストである、請求項31又は32に記載の超小型電子アセンブリ。ボンディングメタルが前記導電性ポストのうちの少なくとも1つの上に堆積される、請求項33に記載の超小型電子アセンブリ。ボンディングメタルが前記導電性ポストのうちの少なくとも1つの上に堆積される、請求項35に記載の超小型電子アセンブリ。ボンディングメタルが前記導電性ポストのうちの少なくとも1つの上に堆積される、請求項36に記載の超小型電子アセンブリ。はんだマスクが前記導電性ポストに隣接して設けられる、請求項31又は32に記載の超小型電子アセンブリ。前記導電性ポストの少なくとも一部はボンディングメタルに耐性のある材料を用いてコーティングされる、請求項31又は32に記載の超小型電子アセンブリ。前記ボンドメタルは前記導電性ポストのうちの少なくとも1つの高さの2分の1以下を覆う、請求項31又は32に記載の超小型電子アセンブリ。前記第2の導電性素子は前記導電性ポストである、請求項33に記載の超小型電子アセンブリ。前記第2の導電性素子は前記導電性ポストである、請求項36に記載の超小型電子アセンブリ。請求項30、31、又は32のいずれか1項に記載のアセンブリと、該アセンブリに電気的に接続された1つ又は複数の他の電子コンポーネントと、を備えるシステム。請求項48に記載のシステムであって、ハウジングを更に備え、前記アセンブリ及び前記他の電子コンポーネントは該ハウジングに実装される、システム。図1は、本発明の一実施形態による超小型電子パッケージ100図1fを準備する方法の断面図である。図示されるように、超小型電子パッケージ100は、超小型電子素子30と、その場で露出される導電性ポスト40を有する誘電体素子50と、を備える図1a~b。図1aを参照すると、1つの例では、超小型電子素子30は、単一のむき出しのすなわちパッケージ化されていないダイ、例えば上に超小型電子回路部を有する半導体チップとすることができる。半導体ダイのコンタクト支持面contactbearingsurface32において複数のコンタクト、例えばボンドパッド20を露出させることができ、そのような面において露出される1つ又は複数の行に配列することができる。本開示で用いるとき、導電性素子が誘電体素子の面において露出しているという記述は、導電性素子が、誘電体素子の面に対して垂直である方向において、誘電体素子の面に向かって移動している理論的な点に接触することができることを示す。したがって、誘電体素子の面において露出している端子又は他の導電性素子は、こうした面から突出することができるか、こうした面と同一平面とすることができるか、又はこうした面に対して凹状であり、誘電体素子の孔又は窪みを通して露出することができる。例えば、はんだ、インジウム、錫、又はそれらの組み合わせ等のボンドメタル10を、超小型電子素子30のボンドパッド20に接合することができる。図1bを参照すると、1つの実施形態では、その面において露出した導電性素子を有する誘電体素子50、例えば、基板、チップキャリア、テープ等を設けることができる。1つの実施形態では、誘電性素子50は、超小型電子素子の長さL2よりも長い長さL1を有する。代替的に、誘電体素子及び超小型電子素子の長さは同じとすることができる。示される実施形態では、導電性素子は、誘電体素子50の上面52から上方又は外側に延在する実質的に剛性の金属ポスト40である。ポスト40は、当該技術分野において既知の任意の方法を用いて準備することができる。例えば、その開示内容を引用することにより本明細書の一部をなすものとする、Fjelstadに対する米国特許第6,177,636号に記載されているように、基板面に導電性シートを取り付け、次にその導電性シートの一部分を選択的に除去することによって、基板の面から互いに平行に突出する、複数の実質的に剛性の細長いポストを形成することができる。金属シートは本質的に銅からなることもできるし、銅の1つ又は複数の層と、場合によっては、その内部の別の金属の1つ又は複数の層、例えばニッケル等のエッチング障壁金属の1つ又は複数の層と、を有することができる。ポストの先端は同一平面上の面を有することができる。このため、例えば、実質的に剛性のポストを、誘電体素子50に取り付けられた導電性シートからリソグラフィーによってパターニングして、誘電体素子50の上面52の上方に向かって延在する固体金属ポストを形成することができる。そのような処理は、円錐台形状を有する金属ポストを形成する傾向にあり、ポストの縁は導電性ポスト40の先端42から傾斜している。同様に、ポストは、その開示内容を引用することにより本明細書の一部をなすものとする、2007年3月13日に出願された、本発明の譲受人に譲渡された米国特許出願公開第2008/0003402号において開示されているもの等のダブルエッチングプロセスから形成することができる。代替的に、ポストは、2009年7月30日に出願された、本発明の譲受人に譲渡された、Habaに対する米国特許出願公開第2010/0044860号、又は2008年12月23日に出願された、Endoに対する米国特許出願公開第2009/0188706号に開示されているように形成することもでき、これらの開示内容は全て、引用することにより本明細書の一部をなすものとする。加えて、金属基板上にポストを形成する電解めっき方法が、その開示内容を引用することにより本明細書の一部をなすものとする、それぞれOosawa他に対する米国特許第6,372,620号及び同第6,617,236号において記載されている。基板上の導電性層の露出した部分が除去されるエッチングプロセスとは異なり、基板の露出した部分の上に金属を堆積させることによって実質的に剛性の導電性ポストを形成することができる。そのようなポストは代わりに、エッチングプロセスの結果として得られる円錐台形状とは対照的に、より均一な円形形状を有することができる。図1cを参照すると、アンダーフィル60が誘電体素子50の露出した上面52及びポスト40を覆うように所定の量のアンダーフィルを誘電体素子50上に堆積させることができる。1つの例示的な実施形態では、アンダーフィル60は誘電体素子50の上面52及びポスト40の上面又は先端42上にスピンコーティングすることができる。導電性ポストの縁面44及び先端42は、ポストがアンダーフィルによって完全に覆われるようにアンダーフィル60と接触することができる図1c及び図2を参照されたい。アンダーフィルは高分子成分を含むことができ、この高分子成分によって、最終パッケージアセンブリ及びそのケーシングの後、超小型電子素子30と誘電体素子50との間の機械的接続の剛性が増大する。次に図1dを参照すると、ボンディングメタル塊、例えば超小型電子素子30上のはんだ10は、誘電体素子50から離れるように延在する導電性ポスト40と並置することができる。図示される実施形態では、はんだ塊10は導電性ポスト40に向かって、すなわち超小型電子素子を基板に向かって動かすことによって動かすことができる。代替的に、導電性ポスト40を上に有する基板を超小型電子素子のはんだ塊10に向かって動かすこともできるし、はんだ及び導電性ポストの双方を互いに近づけることもできる。例えば、ダイ30及び誘電体素子50はそれぞれのプレート図示せずの上に配置することができ、超小型電子素子30又は誘電体素子50の一方又は双方を方向62、64の一方又は双方に動かすことによって導電性ポスト40及びはんだ10を互いに近づけることができる。導電性ポスト40とはんだ10との嵌合を確実にするために、はんだ10を、アンダーフィル60の一部を少なくとも変形させるようにアンダーフィル60に圧入することができる。そのような構成では、アンダーフィル60は誘電体素子50の上面52及びはんだ10の縁面44と接触する場合があるが、超小型電子素子30のコンタクト支持面32とは接触する場合もしない場合もある。特定の実施形態では、本方法は導電性ポストをボンディングメタル塊と位置合わせするステップを含むことができる。一方、幾つかの場合、ポストをボンディングメタルと位置合わせするステップを必要とすることなく、誘電体素子のポストを超小型電子素子上のボンディングメタルと接合することが可能である場合がある。すなわち、ボンディングメタルが液化する温度までボンディングメタルが加熱されると、ボンディングメタルは構造を自己整合する傾向を有することができ、このとき、ボンディングメタル塊からの表面張力は導電性ポストをボンディングメタル塊と良好に位置合わせするのに役立つことができる。次に図1eを参照すると、導電性ポスト40の先端42がアンダーフィル60に埋め込まれるように、超小型電子素子30を誘電体素子50に向かって継続的に動かすことができる。また、先端42は、はんだ10に完全に貫入しない場合、はんだ10の少なくとも一部分を変形させる。1つの実施形態では、導電性ポスト40は、超小型電子素子30のコンタクト支持面32から離れるように延在するはんだ10の高さHs図1aの少なくとも25である少なくとも距離D図1eを貫入する。例えば、はんだ10の高さが超小型電子素子30の面の上に100ミクロンである場合、導電性ポストははんだ10内に少なくとも25ミクロン貫入することができる。従来技術の超小型電子パッケージと比較して、導電性ポスト40によるアンダーフィル60の貫入及びはんだ10の変形及び/又は貫入を、導電性ポスト40の実質的な剛性及び鋭い縁46図1及び図2によって可能にすることができる。導電性ポスト40の構造は、導電性ポストがアンダーフィル60を穿刺又は押進すること、及び導電性ポストがはんだ10内に埋め込まれない場合に少なくともはんだ10を変形させることを可能にする。導電性ポストがアンダーフィルに貫入し、はんだ10の一部分を少なくとも変形させると、アンダーフィル60は超小型電子素子のコンタクト支持面32及び誘電体素子50の上面52の双方に接触することができる。代替的な実施形態では、アンダーフィル60及びはんだ10内に埋め込まれるために、誘電体素子50を超小型電子素子30に向かって動かすこともできるし、超小型電子素子30及び誘電体素子50を互いに向かって同時に動かすこともできる。次に図1fを参照すると、はんだ10及び導電性ポスト40が互いに接合された後、超小型電子パッケージ全体100をリフロー温度まで加熱して、はんだ10が導電性ポスト40の縁の周りを流れて導電性カラム90を形成することができるようにすることができる。一例示の実施形態では、はんだは導電性ポストの全高Hcの少なくとも50である高さHc/2、導電性ポストを濡らすことになる。特定の実施形態では、はんだは誘電体素子の露出された面52までポストを覆うこともできるし、高さHC/2とポストに隣接する誘電体素子50の上面52の部分との間の導電性ポスト40の任意の部分を覆うこともできる。示すように、導電性ポスト40の高さHp、はんだカラム10Aの高さHc、及びポンドパッド20は、超小型電子素子のコンタクト支持面32と誘電体素子50の上面52との間の分離距離Xに寄与することができる。一例示の実施形態では、導電性ポスト40の高さHpは誘電体素子50の上面52と超小型電子素子30のコンタクト支持面32との間の分離距離Xの少なくとも40パーセント40である。距離Xを25ミクロン~100ミクロンとすることができる1つの例では、導電性ポスト40は少なくとも10ミクロンの高さを有する。距離Xは、超小型電子素子のコンタクト支持面32の上及び/又は誘電体素子の上面の上に設けられた素子の上面の上に設けることができる、はんだマスク、接着材層、又は誘電体素子の露出した面若しくは超小型電子素子のコンタクト支持面32を覆う任意の他の材料等の素子の露出した上面間でとることができることを理解されたい。図2Aを参照すると、図1fにおける導電性ポストのうちの1つの先端の拡大概略図が示されている。誇張されて詳細に示されているように、はんだ10と導電性ポストとの間の接合部において、残留した微量62のアンダーフィル60がはんだ10内に存在することになる。導電性ポスト40及び/又ははんだ10が互いに向かって押されるとき、残留した微量62のアンダーフィル60が存在するか又ははんだ10と混合される場合がある。図1dに戻って参照すると、導電性ポスト40及びはんだ10が互いに並置されるとき、アンダーフィル60の一部分Pがはんだ10と導電性ポスト40の先端42との間に位置する。誘電体素子50及び超小型電子素子30が互いに近づき図1d及び図1e、導電性ポスト40がはんだ10内に埋め込まれるにつれ、はんだ10と導電性ポスト40との間に位置していた微量図示せずのアンダーフィル60もはんだ10内に埋め込まれることになる。実際には、導電性ポスト40はアンダーフィル60をはんだ10に圧入する場合がある。これらの微量の部分62は、導電性ポスト40とはんだ10との間の連結点に現れることになる。図1の実施形態に対し数多くの変更を行うことができることを理解されたい。それらのうちの幾つかを本明細書においてより詳細に説明する。例えば、アンダーフィル60は、誘電体素子50と対照的に超小型電子素子30の上面32上に堆積することもできるし図4、超小型電子素子30及び誘電体素子50の双方の上に堆積することもできる図8。はんだマスクは代替的に、誘電体素子50上に堆積することもできるし図3a、導電性ポスト40は誘電体素子50又は超小型電子素子30のいずれかの面に直接接触するアンダーフィル60及びはんだ10の量を制限するようにコーティングすることもできる図8。はんだマスク又はコーティングは、アンダーフィル60が超小型電子素子30の面32又は誘電体素子50の面52から延在する導電性ポストの縁に接触することを防ぐこともできる。はんだ又はボンドメタル10がボンドパッド20上に直接配置される代わりに、代替的にはんだを導電性ポスト40の1つ又は複数の先端42上に直接配置することもできる図6。次に図3を参照すると、超小型電子パッケージ300図3fを作製する方法の代替的な実施形態が示されている。この実施形態は図2に示す実施形態と類似しており、上にボンドメタル10を有する超小型電子素子330図3a及び上にポスト340を有する誘電体素子350図3bから始まる同じステップを辿る。請求項3に記載の方法は、はんだマスク370図3bが誘電体素子350の主面352上に設けられるという点においてのみ異なり、これはアンダーフィル360及びはんだ310のどれだけが誘電体素子350の導電性ポスト340及び面352に直接接触することができるかに影響する。図3bに示す例では、はんだマスク370は誘電体素子350の上面352にわたって設けることができ、それによってはんだマスク370は導電性ポスト340の側縁344に接触する。代替的に、はんだマスクは導電性ポスト340’の縁344’から或る距離離間することができ、それによって、はんだマスク370の縁374と導電性ポスト340’の縁344’との間に間隙Gが存在する。図3cに示すように、アンダーフィル360ははんだマスク370の露出した上面372上を流れることができる。はんだマスク370は誘電体素子350上に配置されるので、アンダーフィル360は導電性ポスト340の下側部分又は基部346の縁面344に接触しない。したがって、アンダーフィル360は導電性ポストの先端342及び露出したままでありかつはんだマスク370から上方に延在する導電性ポスト340の縁面344上に重なり、それらに接触することができる。図3eに示すように、誘電体素子350及び超小型電子素子330が合わせて接合された後図3d、超小型電子素子330が誘電体素子350上の導電性ポスト340の先端342に向かって動かされるときに、超小型電子素子330のボンドパッド320上に堆積されたはんだ310を導電性ポストによって変形させることもできるし、導電性ポスト340をはんだに埋め込むこともできる。導電性ポスト340の先端342がはんだ310を変形させるか又ははんだ310に埋め込まれると、パッケージ300をリフローすることができる。示される例では、はんだマスク370は、はんだ310がはんだマスク370と直接接触している導電性ポスト340の基部346の縁を濡らすことを防止する。はんだマスク370の面372の上に延在する導電性ポスト340の露出した部分のみがはんだ310によって濡らされる。次に図3fを参照すると、はんだ10及び導電性ポスト340が合わせて接合された後、超小型電子パッケージ全体300をリフロー温度まで加熱することができ、それによってはんだ310は導電性340の縁に沿って流れて導電性カラム390を形成することができる。示されるように、はんだマスク370は導電性ポスト340の基部346の縁344に隣接して堆積されるので、はんだ310ははんだマスク370の面372から離れるように延在しかつ面372の上で露出される導電性ポスト340のこれらの縁に沿ってのみ流れ、これらの縁に接触することになる。対照的に、はんだマスク370が導電性ポスト340’の縁に触れない場合、はんだ310は導電性ポスト340’の基部にリフローすることも、誘電体素子350の上面に隣り合ってリフローすることもできる。図3gを参照すると、前出の実施形態と同様に、導電性ポスト40の高さHpははんだマスク370の上面372から超小型電子素子330の上面まで測定される。高さHpは、誘電体素子350の上面352とはんだマスク370の露出した上面372との間の分離距離Xの少なくとも40パーセント40とすることができる。距離Xを25ミクロン~100ミクロンとすることができる1つの例では、導電性ポスト40は少なくとも10ミクロンの高さを有する。さらに図3gを参照すると、超小型電子パッケージ300が完成すると、この超小型電子パッケージ300を回路パネル390又は回路基板に電気的に接続することができる。誘電体素子350上の素子345は、ポスト340又はその面352において露出した他の導電性素子と電気的に接続される。示されるように、はんだボール362を用いて端子345を回路パネル上のコンタクトパッド355に接続することができる。はんだボール362の使用に対する代替として、導電性ピン、他の形態の導電性材料等の、超小型電子パッケージ300を回路パネル390に導電接続する任意の他の従来の形態を用いることができる。超小型電子パッケージ300を任意の他の形態の外部素子又はデバイスに電気的に接続することができることを理解されたい。図4a~図4fにおいて、本発明による超小型電子パッケージ400図4fの別の代替的な実施形態が示されている。この実施形態は、図4cに示すように、アンダーフィル460が代替的に超小型電子素子430の上面432上に設けられる場合があり、誘電体素子450の上面452上に設けられない場合があることを除いて、図1~図2に関して上述した方法に類似している。図4dを参照すると、超小型電子素子430上のはんだ410と導電性ポスト440とが互いに並置され、近づけられると、導電性ポスト440の先端442はアンダーフィル460を貫通し始める。1つの実施形態では、このステップの間、アンダーフィル460は超小型電子素子430のコンタクト支持面432から延在し、導電性ポスト440に接触する。次に、超小型電子素子430及び誘電体素子450の一方又は双方を互いに向かって動かすことができ、それによって導電性ポスト440はアンダーフィル60を押進し、はんだ410内にも埋め込まれることにならない場合は少なくともはんだ410を変形させることができる。示される実施形態では、ポストの先端442は、はんだ410及び導電性パッド420の全高Hs3の少なくとも25である距離Dだけはんだ410内に延在する。その後、パッケージ400は、導電性ポスト440の露出した縁に沿ってはんだ410が流れるようにリフローすることができる。示されるように、はんだによってポストが濡れるのを防ぐ導電性ポスト440上のはんだマスクも他のコーティングも存在しないので、はんだ410は導電性ポスト440に沿って流れ、超小型電子素子上のボンドパッド420から、誘電体素子450から上方に延在する導電性ポスト440の基部446まで延在するはんだの導電性カラム490を形成することができる。次に図5を参照すると、図1~図1Fの代替的な実施形態が示されている。この実施形態は、図1~図1fに示すものに類似しているが、初期構成要素図5aにおいて導電性ポスト540が誘電体素子550の面552から離れるように延在するのと対照的に、導電性ポスト540は超小型電子素子530のコンタクト支持面532から離れるように延在する。同様に、はんだ510は、前出の実施形態でのように超小型電子素子530ではなく、誘電体素子550の上面552に露出したボンドパッド520から延在することができる図5b。参照を容易にするために、本開示において、上すなわち半導体チップのコンタクト支持面532を指して方向が述べられる。通常、上方~から上昇又は~から延在と称される方向は、超小型電子素子上面532に直交しかつ超小型電子素子上面532から離れる方向を指すものとする。下方と称される方向は、素子上面532に直交しかつ上方向と反対の方向を指すものとする。垂直方向は、チップ上面に直交する方向を指すものとする。基準点の上という用語は、基準点の上方の点を指すものとし、基準点の下という用語は、基準点の下方の点を指すものとする。同様の参照符号が同様の素子を示すのに用いられることを更に理解されたい。本方法のステップは、他の点では本明細書において以前に論考したものと類似している。図5cを参照すると、アンダーフィル560をボンディングメタル、例えば誘電体素子550から延在するはんだ510上に設けることができる。この実施形態では、アンダーフィル560はまた、はんだ510の面514全体を覆う。図5dに進むと、導電性ポスト540ははんだ510と並置することができ、それによって導電性ポスト540はアンダーフィル560内に埋め込まれるか又はアンダーフィル560を貫通することが可能になる。図5eに示し、前出の実施形態において論考されたように、導電性ポスト540の先端542ははんだ510を通って延在する。リフローされると、アンダーフィル560は導電性ポスト540の露出した縁544に接触することができる。図1fを参照して上述した実施形態と同様に、はんだは超小型電子素子の面532上のポストの高さHcの一部又は全てに接触することができる。一例示の実施形態では、はんだは面532からのポストの高さの少なくとも半分に接触することができる。図5fに特に示されるように、はんだ510が導電性ポスト540の任意の部分を濡らすことを防ぐ、導電性ポスト上にコーティングされたはんだマスク及び/又は他の材料が存在しないとき、1つの実施形態では、はんだの導電性カラム590は超小型電子素子530のコンタクト支持面532から誘電体素子550の面552において露出したコンタクト520まで延在する。次に図6を参照すると、本発明による、超小型電子パッケージ600図6eを作製する別の方法が示されている。本方法は、本明細書において以前に開示したものに類似しているが、導電性ポスト640Aが超小型電子素子630から延在し図6a、また導電性ポスト640Bが誘電体素子650から延在する図6b点が異なる。さらに、はんだ610は導電性ポスト640Aの先端642上に直接堆積することができ、はんだマスク680は導電性ポスト640Aの隣に設けることができる。例えば、窒化ケイ素の露出した層が、はんだ等のボンドメタルによって超小型電子素子630の面632濡らすことを回避するマスク680としての役割を果たすことができる。図6cに示すように、アンダーフィル660は誘電体素子650の上面652から延在する導電性ポスト640上に堆積される。導電性ポスト640A及び導電性ポスト640Bは次に、互いに並置することができる図6d。導電性ポスト640Aの先端642及びその先端642上のはんだ610をアンダーフィル660に圧入することができ、先端642及び先端642上のはんだ610がアンダーフィル660の少なくとも一部の中に延在することができるようにする。誘電体素子650及び超小型電子素子630は、先端642Bがはんだ610の少なくとも一部分に貫入することができるまで継続して押し合わせる又は一方を他方に向かって押すことができ、それによってはんだ610図1eの元の高さHsの少なくとも25が導電性ポスト640B図6eによって貫入されるようにする。その後、パッケージをリフローして、導電性ポスト640Aの先端642A上に堆積したはんだ610を流し、双方の導電性ポスト640A、640Bの縁を濡らすようにすることができる図6f。この実施形態では、図6fに示すように、制限された量のはんだ610が導電性ポスト640Aの先端642A上に堆積されるので、はんだ610はそれぞれの導電性ポスト640A、640Bのそれぞれの縁644A、644Bを完全に濡らさない場合がある。示すように、導電性ポスト640Bの基部646は露出したままとすることができ、アンダーフィル660と直接接触することができる。次に図7を参照すると、図6の代替的な方法が示されている。この実施形態では、誘電体素子750もポスト740bを支持する。しかしながら、図6の実施形態と対照的に、超小型電子素子630の長さに沿って延在するはんだマスクは存在しない図7a。アンダーフィル760は、超小型電子素子730のコンタクト支持面732の露出した部分、及びはんだ710によって覆われていない導電性ポスト740Aの露出した部分の上に堆積される。示される実施形態では、アンダーフィルは導電性ポスト740Aのそれぞれの外側縁を超えて延在することが好ましい図7c。代替的な実施形態において、はんだは代わりに誘電体素子750から延在する導電性ポスト上に配置することができることを理解されたい。次に図7dに進むと、導電性ポスト740A及びそこから延在するはんだ710、並びに誘電体素子750から延在する導電性ポスト740Bが互いに並置される。誘電体素子750及び超小型電子素子730は押し合わされ、それによって導電性ポスト740Bがアンダーフィル760に入る。図7eに更に示されるように、導電性ポスト740Bがアンダーフィル760に貫入すると、誘電体素子750及び超小型電子素子730は、導電性ポスト740Bが超小型電子素子730から延在する導電性ポスト740Aの導電性先端742Aにおいて露出したはんだ内に埋め込まれるまで継続して圧縮することができる。次に、パッケージをリフローすることができ、それによってはんだ710は導電性ポスト740A及び740Bの露出した面の縁を濡らすことになる図7f。次に図8を参照すると、本発明による別の超小型電子素子パッケージ800図8eが示されている。示されるように、超小型電子素子パッケージは実質的に同じ長さの2つの誘電体素子850A図8a及び850B図8bを含む。図8c1及び図8c2を参照すると、アンダーフィル層はそれぞれの誘電体素子850A及び850Bの上面852A、852Bの上に堆積することができる。誘電体素子850Bは誘電体素子850の上面852Bから離れるように延在する導電性ポスト840を含むことができる。導電性ポスト840の基部846は、はんだマスク材料、又ははんだ若しくは他の材料が導電性ポストを濡らすことを妨げるのに役立つことができる任意の有機材料若しくは無機材料等の材料でコーティングすることができる。図8dに示すように、導電性ポスト840は誘電体素子850Aから延在するはんだ810と並置することができる。図8eを参照すると、誘電体素子850A及び850Bは、導電性ポスト840をはんだ810と接触させるように継続して互いに近づけることができる。この実施形態では、はんだ810は導電性ポスト840によって穿孔も貫入もされていない。示されるように、導電性ポスト840は誘電体素子850Aから延在するはんだ810を変形させるのみである。図8fに進むと、パッケージがリフローされると、はんだ810は、導電性ポスト840の基部846が濡れるのを防止するために材料848によってコーティングされている場所を除いて、導電性ポスト840の縁に沿って流れることになる。図9を参照すると、別の代替的な超小型電子パッケージ900が示されている。この実施形態は、超小型電子パッケージを作製する従来の方法に類似しており、導電性素子すなわち導電性ポスト940、はんだ910、及び導電性ポスト920がそれぞれの超小型電子素子930A、930Bによって支持され、かついずれも誘電体素子から延在しない点においてのみ異なる。アンダーフィル960は2つの超小型電子素子930A、930B間のパッケージの内部を封入する。図10を参照すると、超小型電子アセンブリの別の代替的な部分が示されている。図1fの代替的なビューである図10は、導電性パッド1023を第1の誘電体素子1050の上又は中に位置することができることを示している。誘電体素子1050上に誘電体層1051を形成することができ、その中に開口部1056を形成することができる。開口部を通ってめっきを施してポストを形成するか、又は代替的には、誘電体層1051上及び開口部1056内に連続金属層を堆積し、次に連続金属層をエッチングして所望のポストサイズ及び形状を形成することによって、導電性ポスト1042を形成することができる。上述した様々な超小型電子アセンブリを、多様な電子システムの構築に利用することができる。例えば、図11に示すように、本発明の更なる実施形態によるシステム1900は、他の電子コンポーネント1908及び1910ともに上述したような構造体1906を備えている。図示する例では、コンポーネント1908は半導体チップであり、コンポーネント1910はディスプレイスクリーンであるが、他の任意のコンポーネントを使用することができる。当然ながら、例示を明確にするために図11には2つの追加のコンポーネントしか示していないが、本システムは、任意の数のこうしたコンポーネントを備えることができる。上述した構造体906は、例えば、混成チップ又は複数のチップを含有する構造体であっても良い。更なる変形形態では、両方を提供することができ、任意の数のこうした構造体を使用することができる。構造体1906並びにコンポーネント1908及び1910は、破線で概略的に示す共通ハウジング1901に実装され、所望の回路を形成するように必要に応じて互いに電気的に相互接続される。図示する例示的なシステムでは、システムは、フレキシブルプリント回路基板等の回路パネル1902を備え、回路パネルは、コンポーネントを互いに相互接続する多数の導体1904を備え、それらのうちの1つのみが図11に示されている。しかしながら、これは単に例示的なものであり、電気的接続を行うために任意の適切な構造を使用することができる。ハウジング1901は、例えば携帯電話又は携帯情報端末において使用可能なタイプの携帯型ハウジングとして示されており、スクリーン1910は、ハウジングの表面において露出している。構造体1906が、撮像チップ等の感光素子を備えている場合、構造体に光を向けるためにレンズ1911又は他の光学素子もまた設けることができる。この場合もまた、図11に示す簡略化したシステムは単に例示的なものであり、デスクトップコンピュータ、ルータ等、固定構造体として一般にみなされるシステムを含む他のシステムを、上述した構造体を使用して作製することができる。本発明は特定の実施形態を参照しながら本明細書において説明されてきたが、これらの実施形態は本発明の原理及び応用形態を例示するにすぎないことは理解されたい。それゆえ、添付の特許請求の範囲によって規定されるような本発明の趣旨及び範囲から逸脱することなく、例示的な実施形態に数多くの変更を加えることができること、及び他の構成を考案することができることは理解されたい。"