シリコン貫通ビアTSVダイを形成する方法であって、側壁を含み、かつ外部誘電体スリーブ及び内部金属コアを含むTSVの突出するTSVティップの末端部上のはんだを除いて第1の金属層をめっきすること、及び前記第1の金属層上の前記第1の金属層とは異なるはんだを除いて第2の金属層をめっきすること、を含み、前記第1の金属層が前記第2の金属層と共に、前記突出するTSVティップのための球状末端ティップ端を提供し、前記球状末端ティップ端が、前記TSV側壁の一部と前記外部誘電体スリーブの最上表面とを覆い、前記球状末端ティップ端が、前記球状末端ティップ端より下の前記突出するTSVティップの断面エリアに比べ25大きいものに等しいかそれより大きい断面エリアを有する、方法。請求項1に記載の方法であって、前記第1の金属層を前記めっきすること及び前記第2の金属層を前記めっきすることの両方が、選択性無電解めっきすることを含み、前記球状末端ティップ端が、前記突出するTSVティップの前記末端部上に選択的に形成される、方法。請求項2に記載の方法であって、前記TSVダイが、複数の前記TSVダイを含むウエハ上にあり、前記複数のTSVダイの各々が、能動回路要素を含む頂部側半導体表面、及び底部側表面を有し、複数の前記TSVを含み、前記複数のTSVが、前記頂部側半導体表面上の前記能動回路要素から、前記底部側表面から出現する前記突出するTSVティップまで延び、前記突出するTSVティップが側壁を含み、前記方法が、前記選択性無電解めっきする前に、前記突出するTSVティップの上を含む前記ウエハの前記底部側表面上にパッシベーション層を堆積すること、及び前記突出するTSVティップの末端部を現わすように前記パッシベーション層をエッチングすることであって、前記内部金属コアの一部を露出させることを含むこと、を更に含み、前記パッシベーション層を前記エッチングした後、前記突出するTSVティップと前記側壁の一部との横の前記ウエハの前記底部側表面を覆い続ける、方法。請求項3に記載の方法であって、前記堆積することが化学気相成長CVDを含み、前記パッシベーション層がシリコンナイトライド又はシリコンオキシナイトライドを含み、前記エッチングすることが化学機械研磨CMPを含む、方法。請求項1に記載の方法であって、前記第1の金属層が、Ni、Pd、Co、Cr、Rh、NiP、NiB、CoWP、又はCoPを含む、方法。請求項5に記載の方法であって、前記第1の金属層がNiを含み、第2の金属層がCu又はPdを含み、前記第2の金属層上にAu層を堆積することを更に含む、方法。請求項1に記載の方法であって、前記外部誘電体スリーブが、前記突出するTSVティップの前記側壁に沿って中間の距離Diまで延び、前記突出するTSVティップの長さの1/3≦Di≦前記突出するTSVティップの前記長さ-1μmである、方法。基板貫通ビアTSVダイであって、能動回路要素を含む頂部側半導体表面及び底部側表面、側壁を含み、外部誘電体スリーブ及び内部金属コアを含む複数のTSVであって、前記頂部側半導体表面上の前記能動回路要素から、前記底部側表面から出現する突出するTSVティップまで延び、前記突出するTSVティップが側壁を含む、前記複数のTSV、前記突出するTSVティップの前記側壁の一部の上を含む前記突出するTSVティップの横のパッシベーション層であって、前記内部金属コアの露出された部分を提供するため前記突出するTSVティップの末端部にはない、前記パッシベーション層、前記突出するTSVティップの前記露出された部分を覆うはんだ以外の第1の金属を含む第1の金属層、及び前記第1の金属層上の前記第1の金属とは異なるはんだ以外の第2の金属を含む第2の金属層、を含み、前記第1の金属層が前記第2の金属層と共に、前記突出するTSVティップのための球状末端ティップ端を提供し、前記球状末端ティップ端が、前記TSV側壁の一部と前記外部誘電体スリーブの最上表面とを覆い、前記球状末端ティップ端が、前記球状末端ティップ端より下の前記突出するTSVティップの断面エリアに比べ25大きいものに等しいかそれより大きいそれより大きい断面エリアを有する、TSVダイ。請求項8に記載のTSVダイであって、前記球状末端ティップ端が、前記球状末端ティップ端より下の前記突出するTSVティップの断面エリアに比べ40大きいものに等しいかそれより大きい断面エリアを提供する、TSVダイ。請求項8に記載のTSVダイであって、前記第1の金属が、Ni、Pd、Co、Cr、Rh、NiP、NiB、CoWP、又はCoPを含む、TSVダイ。請求項10に記載のTSVダイであって、前記第1の金属がNiを含み、前記第2の金属がCu又はPdを含み、前記第2の金属層上のAu層を更に含む、TSVダイ。請求項8に記載のTSVダイであって、前記外部誘電体スリーブが、前記突出するTSVティップの前記側壁に沿って中間の距離Diまで延び、前記突出するTSVティップの長さの1/3≦Di≦前記突出するTSVティップの前記長さ-1μmである、TSVダイ。積層された集積回路ICデバイスであって、能動回路要素を含む頂部側半導体表面及び底部側表面、外部誘電体スリーブ及び内部金属コアを含む側壁を含む複数の基板貫通ビアTSVであって、前記頂部側半導体表面上の前記能動回路要素から、前記底部側表面から出現する突出するTSVティップまで延びる前記複数のTSVであって、前記突出するTSVティップが側壁を含む、前記複数のTSV、前記突出するTSVティップの前記側壁の一部を含む前記突出するTSVティップの横の前記底部側表面上のパッシベーション層であって、前記内部金属コアの露出された部分を含む前記突出するTSVティップの末端にはない、前記パッシベーション層、及び前記第1のICダイの前記球状末端ティップ端への接合で接合される複数の突出するボンディング特徴を有する第2のICダイ、を含み、前記突出するTSVティップが、前記突出するTSVティップの前記末端部上の球状末端ティップ端を含む前記球状末端ティップ端であって、前記球状末端ティップ端が、はんだ以外の第1の金属を含む第1の金属層と、前記第1の金属層上の前記第1の金属とは異なるはんだ以外の第2の金属を含む第2の金属層と、を含み、前記第1の金属層が前記第2の金属層と共に、前記突出するTSVティップのための球状末端ティップ端を提供し、前記球状末端ティップ端が、前記TSV側壁の一部と前記外部誘電体スリーブの最上表面とを覆い、前記球状末端ティップ端が、前記球状末端ティップ端より下の前記突出するTSVティップの断面エリアに比べ25大きいものに等しいかそれより大きい断面エリアを有する、ICデバイス。請求項13に記載の積層されたICデバイスであって、前記第1の金属が、Ni、Pd、Co、Cr、Rh、NiP、NiB、CoWP、又はCoPを含む、積層されたICデバイス。請求項14に記載の積層されたICデバイスであって、前記外部誘電体スリーブが、前記突出するTSVティップの前記側壁に沿って中間の距離Diまで延び、前記突出するTSVティップの長さの1/3≦Di≦前記突出するTSVティップの前記長さ-1μmである、積層されたICデバイス。図1Aは、本発明の一実施例に従って、TSVダイを形成する例示の方法100におけるステップを示すフローチャートである。ステップ101が、複数のTSVダイを含むウエハを提供することを含む。TSVダイは、内部金属コア及び外部誘電体スリーブを含む、少なくとも1つであり一般に複数の、TSVを含み、これは、頂部側半導体表面概してコンタクトレベル又はBEOL金属層例えば、Ml、M2、などの一つに結合されるから、TSVダイの底部側表面から出現する突出するTSVティップまで、ダイの全厚み延びる。一実施例において内部金属コアはCuを含み得る。内部金属コアに他の電気的導電性材料を用いることができる。一実施例においてTSV直径は12μmに等しいかそれより小さく、特定の一実施例において8.5~10μmなどである。外部誘電体スリーブは、シリコン酸化物、シリコンナイトライド、リンドープされた珪酸ガラスPSG、シリコンオキシナイトライド、又は或るCVDポリマー例えばパリレンなどの材料を含み得る。外部誘電体スリーブは、典型的に02~5μm厚みである。内部金属コアが銅及び何らかの他の金属の場合、耐火性金属又は耐火性金属窒化物など、本明細書においてTSV障壁と称する金属拡散障壁層が概して付加される。例えば、TSV障壁材料は、物理気相成長PVD又は化学気相成長CVDによりにより堆積され得るTa、W、Mo、Ti、TiW、TiN、TaN、WN、TiSiN、又はTaSiNを含む材料を含み得る。TSV障壁は、典型的に、100~500Å厚みである。TSVティップの末端部は、少なくとも内部金属コアの最上表面を露出させて、そこへの電気的コンタクトを可能にする露出された即ち、誘電体スリーブのないエリアを含む。ステップ102が、突出するTSVティップの末端部上のはんだを除いて第1の金属層をめっきすることを含む。第1の金属層は、内部金属コアの少なくとも最上表面との電気的コンタクトを形成する。第1の金属層は概して1~4μm厚みである。第1の金属層は、IMCブロック及び電流スプレッダ機能の両方を提供する。第1の金属層は、例えば、Ni、Pd、Co、Cr、Rh、NiP、NiB、CoWP、又はCoPを含む材料を含み得る。めっきは無電解めっきを含み得る。めっきの従来技術で知られているように、無電解めっきは、ポリマー、酸化物、及び窒化物などの誘電体上ではなく或る露出された金属又は半導体表面上にのみ堆積される選択性堆積プロセスであり、そのため、パターンを生成するためのリソグラフィ又は過剰な堆積された材料を取り除くエッチングステップに関与しない。別の実施例において、リソグラフィを用いてパターニングされた層を構築することにより電気めっきを用いることができ、それにより、電気めっきプロセスを用いてティップ領域に堆積を局地化するためTSVティップの上に電気めっきされたパッドが形成され得るようにする。ステップ103は、第1の金属層上の第1の金属層とは異なるはんだを除いて第2の金属層をめっきすることを含む。このめっきは無電解めっきを含み得る。上述のステップ102と同様、めっきは電気めっきを含み得る。第1の金属層は第2の金属層と共に、突出するTSVティップのための球状末端ティップ端を提供する。球状末端ティップ端は、TSV側壁の一部及び外部誘電体スリーブの最上表面を覆い、球状末端ティップ端より下の突出するTSVティップの断面エリアに比べ25大きいものに等しいかそれより大きい最大断面エリアを提供する。別の実施例において、球状末端ティップ端は、球状末端ティップ端より下の突出するTSVティップの断面エリアに比べ40大きいものに等しいかそれより大きい最大断面エリアを有する。例えば、TSVティップ直径は6~10μmであり得、第1及び第2の金属層の組み合わせた厚みは1~5μmの厚みであり得る。従来技術で知られているように、無電解プロセスは、或る金属例えばCu又は半導体表面上で開始する等方性堆積パターンにより特徴付けられ、TSVティップの長さ寸法に垂直の寸法の堆積された厚みは、典型的に、TSVティップの長さ寸法の堆積された厚みの70~85である。従って、4μm厚み堆積厚みは、TSVの幅寸法の約6μmの増加を提供する。第1の特定の実施例において、第1の金属層がNiを含み、第2の金属層がCu、Pt、Pd又はAuを含む。例えば、Niは1~4μm厚みであり得、第2の金属層は2~5μm厚みのCuを含み得る。NiはIMCブロックを提供し、Cu層として具現化される第2の金属は、はんだのCuxSnyIMCへの後続の変換に寄与し、かつ、第1の金属層内のNiのIMCへの全変換を遅延させ、それにより、EM能力を拡張する。球状ティップ端を形成することにより、有効ティップエリアが著しく増大され、これは、TSVティップとはんだとの界面における電流密度を低減する。また、球状ティップ端は、TSVティップへのIMC形成反応をブロック/遅延させる。球状末端ティップは、上にあるSnベースのはんだとのIMCの形成から、TSV内部金属コア例えば、Cuの消費も遅らせる。第2の特定の実施例において、第1の金属層はNiを含み、第2の金属層はPdを含む。この第2の特定の実施例において、Pdは0.2~0.6μm厚みであり得る。はんだ濡れ性を改善するため、Pd又は第2の特定の実施例における他の第2の金属層上に浸漬Au層が堆積され得る。Au層は200~500Å厚さであり得る。Pdは、TSVティップを介するAu拡散を防止するためのブロックを提供することができ、また、例えば、下にあるNiPからのPがAuを腐食させることを防止するためのブロックを提供することもできる。図1Bは、本発明の別の方法に従って、TSVダイを形成する例示の方法150におけるステップを示すフローチャートである。ステップ151が、TSVティップを有する複数のTSVダイを含むウエハを提供することを含み、各TSVダイは、能動回路要素を含む頂部側半導体表面、及び底部側表面、及び複数のTSVを有する。TSVは、内部金属コア及び外部誘電体スリーブを含み、頂部側半導体表面概して、コンタクトレベル又はBEOL金属層の一つ例えば、Ml、M2などに結合されるから、TSVダイの底部側表面から出現する突出するTSVティップまで、ダイの全厚み伸びる。TSVティップは側壁を含む。ステップ152は、突出するTSVティップの上を含んでウエハの底部側表面上に誘電体パッシベーション層を堆積することを含む。一実施例においてパッシベーション層は、スピンオンプロセスを用いて堆積されるが、他の堆積プロセスを用いることもできる。ステップ153は、突出するTSVティップの末端部を現わすようにパッシベーション層をエッチングすることを含み、内部金属コアの一部を露出させることを含み、パッシベーション層のエッチング後、突出するTSVティップと側壁の一部との横のウエハの底部側表面を覆うように継続する。このステップにドライエッチングを用いることができる。何らかのウェットエッチングプロセスも適切であり得る。例えば、1つの例示のウェットエッチングプロセスが、TSVティップを封止する誘電体ポリマーでTSVティップを覆い、その後、溶媒を用いて誘電体ポリマーの一部がTSVティップから取り除かれて、TSVティップの末端ティップ部を露出させて、そこへの電気的接続を可能にする。一実施例においてステップ152は、シリコンナイトライド又はシリコンオキシナイトライドを含む誘電体パッシベーション層の化学気相成長CVDを含み得、ステップ153は、内部金属コアの一部を露出させることを含む、突出するTSVティップの末端部を現わすための化学機械研磨CMPを含み得る。この実施例において、金属めっきステップ154、155は、以下に説明されているは、このパッシベーション層にわたって成長し得る。ステップ154は、方法100におけるステップ102に類似するが、TSVの突出するTSVティップの末端部上のはんだを除いて第1の金属層をめっきすることを含む。このめっきは無電解めっきを含み得る。ステップ155は、方法100におけるステップ103に類似するが、第1の金属層上の第1の金属層とは異なるはんだを除いて第2の金属層をめっきすることを含む。このめっきは無電解めっきを含み得る。第1の金属層は第2の金属層と共に、突出するTSVティップのための球状末端ティップ端を提供する。球状末端ティップ端は、TSV側壁の一部及び外部誘電体スリーブの最上表面を覆い、球状末端ティップ端より低い突出するTSVティップの断面エリアに比べ25大きいものに等しいかそれより大きい最大断面エリアを有する。図2Aは、本発明の一実施例に従って、球状末端ティップ端217aを有する突出するTSVティップ217を有する、少なくとも一つのTSV216を含むTSVダイ200の簡略化した断面図である。TSVダイ200は、能動回路要素209を含む頂部側半導体表面207及び底部側表面210を含む基板205を含む。図示されているコネクタ208は、頂部側半導体表面207上のTSV216の能動回路要素209への結合を示す。TSV216は、外部誘電体スリーブ221及び内部金属コア220、及び外部誘電体スリーブ221及び内部金属コア220間のTSV障壁層222を含む。TSV216は、頂部側半導体表面207から、底部側表面210から出現する突出するTSVティップ217まで延びる。TSVティップは、外部誘電体スリーブ221及びその上の障壁層222を有する側壁を含む。突出するTSVティップ217の側壁の一部の上を含む突出するTSVティップ217の横に、誘電体パッシベーション層231がある。パッシベーション層231は、内部金属コア220の露出された部分を提供するため、突出するTSVティップ217の末端部にはない。はんだ以外の第1の金属を含む第1の金属層241が、突出するTSVティップ217の露出された部分を覆う。第1の金属層241上に、第1の金属とは異なるはんだ以外の第2の金属を含む第2の金属層242がある。第1の金属層241は第2の金属層242と共に、突出するTSVティップ217のための球状末端ティップ端217aを提供し、球状末端ティップ端217aは、TSV側壁の一部及び外部誘電体スリーブ221の最上表面221aを覆い、球状末端ティップ端217aより下の突出するTSVティップ217の断面エリアに比べ25に等しいかそれより大きい断面エリアを提供することが分かる。アッセンブリ、信頼性試験の間、及び使用中、従来のTSV接合において用いられるはんだは、TSVにIMC障壁として機能する金属キャップが不足するときTSVティップから内部金属コア例えばCuを消費し得、これは、TSV内部コアのCuなどの金属のIMCへの変換につながり得る。本発明者らは、IMC形成は、特に、突出するTSVティップ217が基板205の底部側表面210に存在する地点の近くで、囲んでいる外部誘電体スリーブ221を破裂させ得る容積増加を引き起こすことを認識している。本明細書に開示する球状ティップ端217aは更に、TSVティップのはんだとの界面における電流密度を低減させ、上述のようにTSVティップへのIMC形成反応をブロック/遅延させる。球状ティップはまた、上にあるSnベースのはんだとのIMCの形成から、TSV内部金属コア例えば、Cuの消費を遅らせる。後述の図4は、TSVダイの底部側表面から突出する球状ティップ端を有するTSVティップと、複数の突出するボンディング特徴を有する第2のICダイとを結合する例示のはんだ接合を示す。図2Bは、本発明の別の実施例に従って、球状末端ティップ端を有する少なくとも一つのTSVを含むTSVダイ250の簡略化した断面図である。図2Bに示す球状ティップ端217bは、任意選択の第3の金属層243、第2の金属層242、及び第1の金属層241を含む。この実施例において、第1の金属層241はNi例えば、1~4μm厚みを含み得、第2の金属層242はPd例えば、0.2~0.6μm厚みを含み得、第3の金属層243はAu例えば、200~500Å厚さを含み得る。上述のようにPdは、Au拡散に対するブロックを提供することができ、更に、下にあるNiPからのPによるAuの腐食に対するブロックを提供することもできる。図3は、本発明の別の実施例に従って、図2Aの実施例に関連して示す球状末端ティップ端217aを有するTSV216を含むTSVダイ300の簡略化した断面図であり、外部誘電体TSVスリーブ221が、突出するTSVティップ217の長さより短い距離、突出するTSVティップ217の側壁に沿って延びるように修正されている。この距離は、本明細書において中間距離Diと称し、突出するTSVティップの長さの1/3≦Di≦突出するTSVティップの長さ-1μmであり得る。突出するTSVティップ217の長さより短い距離、突出するTSVティップ217の側壁に沿って延びる外部誘電体TSVスリーブ221を有するようにこのようなTSVティップを形成するための例示の方法は、共に譲渡されたBonifieldらの米国特許公開公報番号20090278238に見ることができる。米国特許公開公報番号20090278238図4は積層されたICデバイス400の簡略化した断面図であり、球状末端TSVティップ端217aを有するTSV216を含む第1のTSVダイ200上述の図2Aに示すものなどと、リフローされたはんだ例えば、電解SnAg25重量はんだ接合435においてTSVダイ200の球状ティップ端217aに接合されて示されているボンドパッド422上の単一のボンディング特徴例えば、銅パッド425を備えた複数の突出するボンディング特徴を有する第2のICダイ420とを含む。IMC426例えば、CuxSnyは、はんだリフロー処理から生じるボンディング特徴425上に示されている。図2Bに示す第3の金属層243は図4には示していない。というのは、それが概して完全に溶解し、そのため、はんだリフロー中にはんだに完全に拡散して、リフローされたはんだ接合435内に含まれるためである。また、はんだ接合435内のはんだとNi第2の金属層などの第2の金属層242との間に別のIMC層426’が形成される。第2の金属層242がNiを含む場合、IMC層426’はIMC層426よりずっと薄くなる。これは、IMCが、それがCuであるときボンドパッド425とSnとの間で、Ni及びSn間のIMC形成速度に比べて速い速度で形成するためである。図4は更に、開示される球状ティップ端が、TSVティップ217の末端の有効エリアを著しく増加させることにより、近接するパッド425に対しTSVティップ断面エリア例えば直径EM制約が比較的小さいために、ウエハの裏側上のTSVティップの上にパターニングされた金属パッドを形成する又は次の階層に充分な電流を供給するため付加的なTSVを付加する必要があるという問題をどのように解決するかも示す。頂部側半導体表面上に形成される能動回路要素は、トランジスタ、ダイオード、コンデンサ、及びレジスタを含む回路要素だけでなく、これらの種々の回路要素を相互接続する信号線及び他の導体を含む。開示される実施例は、種々のデバイス及び関連する製品を形成するための種々のプロセスフローに統合することができる。半導体基板は、層の中及び/又は層の上の種々の要素を含み得る。これらは、障壁層、他の誘電体層、デバイス構造、或いは、ソース領域、ドレイン領域、ビット線、ベース、エミッタ、コレクタ、導電性線、導電性ビアなどを含む能動要素及び受動要素を含み得る。また、開示される実施例を、バイポーラ、CMOS、BiCMOS及びMEMSを含む種々のプロセスにおいて用いることができる。本発明に関連する技術に習熟した者であれば、説明した例示の実施例に変形が成され得ること、及び本発明の特許請求の範囲内で他の実施例を実装し得ることが分かるであろう。