"配線基板と、前記配線基板の第1面上に実装され、多層配線層を有する半導体チップと、前記多層配線層に形成され、巻き軸方向が前記配線基板と水平方向を向いている第1インダクタと、前記多層配線層に形成され、巻き軸方向が前記配線基板と水平方向を向いており、前記第1インダクタに対向している第2インダクタと、前記多層配線層に形成され、前記第1インダクタと前記第2インダクタの間に位置している溝と、を備える半導体装置。請求項1に記載の半導体装置において、前記第1インダクタと前記第2インダクタには、互いに異なる基準電位が与えられる半導体装置。請求項2に記載の半導体装置において、前記第1インダクタに与えられる基準電位と前記第2インダクタに与えられる基準電位の差は、100V以上である半導体装置。請求項3に記載の半導体装置において、前記半導体チップは、平面視で前記第1インダクタを介して前記第2インダクタとは逆側に配置されており、前記第1インダクタに接続している第1回路と、平面視で前記第2インダクタを介して前記第1インダクタとは逆側に配置されており、前記第2インダクタに接続しており、前記第1回路とは異なる基準電位が与えられる第2回路と、を備える半導体装置。請求項1~4のいずれか一項に記載の半導体装置において、前記溝は、前記多層配線層のうち前記第1インダクタが形成されている層及び前記第2インダクタが形成されている層を貫通している半導体装置。請求項5に記載の半導体装置において、前記溝は、前記半導体チップを貫通している半導体装置。請求項6に記載の半導体装置において、前記溝は、前記配線基板を貫通している半導体装置。請求項1~7のいずれか一項に記載の半導体装置において、前記第1インダクタ及び前記第2インダクタは、互いに同一の層に形成されている半導体装置。請求項1~8のいずれか一項に記載の半導体装置において、平面視において、前記第1インダクタと前記溝の間には配線が形成されておらず、かつ前記第2インダクタと前記溝の間にも配線が形成されていない半導体装置。請求項1~9のいずれか一項に記載の半導体装置において、前記溝に充填された樹脂層を備える半導体装置。請求項1~10のいずれか一項に記載の半導体装置において、前記溝に配置され、前記第1インダクタと前記第2インダクタの間に位置する透磁部材を備える半導体装置。請求項1~11のいずれか一項に記載の半導体装置において、前記溝の側面に形成された封止層をさらに備える半導体装置。請求項1~12のいずれか一項に記載の半導体装置において、前記半導体チップのうち前記配線基板に対向しない面の上に形成されたヒートシンクを備える半導体装置。請求項13に記載の半導体装置において、前記溝は、前記半導体チップ及び前記配線基板を貫通しており、かつ前記ヒートシンクを貫通していない半導体装置。請求項1~14のいずれか一項に記載の半導体装置において、前記半導体チップを封止する封止樹脂を備え、前記半導体チップは、前記多層配線層が前記配線基板に対向しておらず、ボンディングワイヤを介して前記配線基板に接続しており、前記溝は、前記封止樹脂の上面から前記多層配線層にわたって形成されている半導体装置。請求項1~14のいずれか一項に記載の半導体装置において、前記半導体チップを封止する封止樹脂を備え、前記半導体チップは、前記配線基板にフリップチップ実装されており、前記封止樹脂は、前記半導体チップの能動面と前記配線基板の間の空間を封止しており、前記溝は、前記半導体チップの基板の裏面側から前記封止樹脂にわたって形成されている半導体装置。半導体装置と、前記半導体装置を実装している実装基板と、を備え、前記半導体装置は、配線基板と、前記配線基板の第1面上に実装され、多層配線層を有する半導体チップと、前記多層配線層に形成され、巻き軸方向が前記配線基板と水平方向を向いている第1インダクタと、前記多層配線層に形成され、巻き軸方向が前記配線基板と水平方向を向いており、前記第1インダクタに対向している第2インダクタと、前記多層配線層に形成され、前記第1インダクタと前記第2インダクタの間に位置している溝と、を備える電子装置。請求項17に記載の電子装置において、前記半導体装置は、前記溝によって分割されている電子装置。基板と、基板上に形成された多層配線層と、前記多層配線層に形成されていて巻き軸方向が前記基板と水平方向を向いている第1インダクタと、前記多層配線層に形成されていて巻き軸方向が前記基板と水平方向を向いており、前記第1インダクタに対向している第2インダクタと、を備える半導体装置を形成する工程と、前記多層配線層に、前記第1インダクタと前記第2インダクタの間に位置している溝を形成する工程と、を備える半導体装置の製造方法。請求項19に記載の半導体装置の製造方法において、前記溝を形成する工程の前に、前記半導体装置を配線基板の第1面上に搭載する工程と、前記配線基板の少なくとも前記第1面及び前記半導体装置を封止樹脂で封止する工程を備える半導体装置の製造方法。請求項20に記載の半導体装置の製造方法において、前記半導体装置を前記配線基板に搭載する工程において、前記多層配線層が前記第1面に対向しない向きに前記半導体装置を搭載し、前記封止樹脂で前記第1面及び前記半導体装置を封止する工程において、前記封止樹脂を前記多層配線層上にも形成し、前記溝を形成する工程において、前記溝を、前記封止樹脂の上面から前記多層配線層に向けて形成する半導体装置の製造方法。請求項20に記載の半導体装置の製造方法において、前記半導体装置を前記配線基板に搭載する工程において、前記多層配線層が前記第1面に対向しない向きに前記半導体装置を搭載し、前記封止樹脂で前記第1面及び前記半導体装置を封止する工程において、前記封止樹脂を前記多層配線層上にも形成し、前記溝を形成する工程において、前記溝を、前記配線基板の底面から前記配線基板及び前記半導体装置を貫通するように形成する半導体装置の製造方法。請求項20に記載の半導体装置の製造方法において、前記半導体装置を前記配線基板に搭載する工程において、前記半導体装置を前記配線基板にフリップチップ実装し、前記溝を形成する工程において、前記溝を、前記配線基板の底面から前記半導体装置に向けて形成する半導体装置の製造方法。請求項20に記載の半導体装置の製造方法において、前記半導体装置を前記配線基板に搭載する工程において、前記半導体装置を前記配線基板にフリップチップ実装し、前記溝を形成する工程において、前記溝を、前記半導体装置の裏面から前記配線基板に向けて形成する半導体装置の製造方法。請求項19~24のいずれか一項に記載の半導体装置の製造方法において、前記溝を形成する工程において、前記半導体装置を分割する半導体装置の製造方法。インダクタを用いてエネルギーの送受信を行う場合、その効率を上げるためには、2つのインダクタを精度良く対向させる必要がある。このためには、第1インダクタと第2インダクタを同一の基板に形成することが好ましい。本発明者は、第1インダクタと第2インダクタとを、巻き軸方向が基板と水平方向に向けることを検討した。そしてこの場合、第1インダクタと第2インダクタの間の絶縁性に問題が生じる可能性があると考えた。本発明によれば、配線基板と、前記配線基板の第1面上に実装され、多層配線層を有する半導体チップと、前記多層配線層に形成され、巻き軸方向が前記配線基板と水平方向を向いている第1インダクタと、前記多層配線層に形成され、巻き軸方向が前記配線基板と水平方向を向いており、前記第1インダクタに対向している第2インダクタと、前記多層配線層に形成され、前記第1インダクタと前記第2インダクタの間に位置している溝と、を備える半導体装置が提供される。本発明によれば、封止樹脂と多層配線層の界面には溝が形成されている。この溝は、少なくとも第1インダクタと第2インダクタの間に位置している部分の全域に形成されている。このため、第1インダクタと第2インダクタの絶縁が確保できなくなることを抑制できる。本発明によれば、半導体装置と、前記半導体装置を実装している実装基板と、を備え、前記半導体装置は、配線基板と、前記配線基板の第1面上に実装され、多層配線層を有する半導体チップと、前記多層配線層に形成され、巻き軸方向が前記配線基板と水平方向を向いている第1インダクタと、前記多層配線層に形成され、巻き軸方向が前記配線基板と水平方向を向いており、前記第1インダクタに対向している第2インダクタと、前記多層配線層に形成され、前記第1インダクタと前記第2インダクタの間に位置している溝と、を備える電子装置が提供される。本発明によれば、基板と、基板上に形成された多層配線層と、前記多層配線層に形成されていて巻き軸方向が前記基板と水平方向を向いている第1インダクタと、前記多層配線層に形成されていて巻き軸方向が前記配線基板と水平方向を向いており、前記第1インダクタに対向している第2インダクタと、を備える半導体装置を形成する工程と、前記多層配線層に、前記第1インダクタと前記第2インダクタの間に位置している溝を形成する工程と、を備える半導体装置の製造方法が提供される。本発明によれば、第1インダクタと第2インダクタの絶縁が確保できなくなることを抑制できる。以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。第1の実施形態図1は、第1の実施形態に係る半導体装置の構成を示す断面図である。この半導体装置は、配線基板200、半導体チップ100、第1インダクタ112、第2インダクタ122、封止樹脂400、及び溝500を備えている。半導体チップ100は配線基板200の第1面上に実装されており、多層配線層106図2に図示を有している。第1インダクタ112は多層配線層106に形成されており、巻き軸方向が配線基板200と水平方向を向いている。第2インダクタ122は多層配線層106に形成されており、巻き軸方向が配線基板200と水平方向を向いている。第2インダクタ122は第1インダクタ112に対向している。封止樹脂400は、配線基板200の少なくとも第1面と、半導体チップ100とを封止している。溝500は、封止樹脂400と多層配線層106の界面のうち、少なくとも第1インダクタ112と第2インダクタ122の間に位置している部分の全域に形成されている。以下、詳細に説明する。半導体チップ100は、多層配線層106が形成されている面すなわち能動面が、配線基板200とは逆を向いている。半導体チップ100は、ボンディングワイヤ300を介して配線基板200に接続している。封止樹脂400は、配線基板200の第1面、ボンディングワイヤ300、及び半導体チップ100の全体を封止している。そして溝500は、封止樹脂400の上面から半導体チップ100の多層配線層106にわたって形成されている。溝500は、半導体チップ100を貫通していない。溝500は、半導体チップ100の多層配線層106のうち少なくとも第1インダクタ112及び第2インダクタ122が形成されている層を貫通しているのが好ましい。さらに好ましくは、溝500は、多層配線層106の全体を貫通している。なお本実施形態において、第1インダクタ112と第2インダクタ122は、互いに同一の層に形成されている。第1インダクタ112は半導体チップ100の第1回路領域110に形成されており、第2インダクタ122は半導体チップ100の第2回路領域120に形成されている。第1インダクタ112と第2インダクタ122の巻き数や巻き方向は、互いに同一であってもよいし、互いに異なっていてもよい。第1回路領域110は発振回路を有しており、第2回路領域120は受信回路を有している。発振回路は第1インダクタ112に接続しており、受信回路は第2インダクタ122に接続している。第1回路領域110第1インダクタ112を含むと第2回路領域120第2インダクタ122を含むは、駆動時の基準電位が互いに異なっている。第1回路領域110と第2回路領域120の基準電位の差は、例えば100V以上である。例えば第1回路領域110の基準電位は3V程度であり、第2回路領域120は、例えば800V程度である。そして第1回路領域110に形成されている回路と、第2回路領域120に形成されている回路は、第1インダクタ112及び第2インダクタ122を介して信号を送受信する。図2は、半導体チップ100の構成を示す断面拡大図である。半導体チップ100は、シリコン基板などの基板102の上に、素子が形成されている素子層104を有している。素子層104が有する素子は、例えばトランジスタである。素子層104上には多層配線層106が形成されている。多層配線層106の最上層は、パッシベーション膜108になっている。第1インダクタ112及び第2インダクタ122は、素子層104の素子に接続している。本実施形態において第1インダクタ112及び第2インダクタ122は、多層配線層106に形成されている全ての配線層を用いて形成されている。図3aは、図2のA-A ́断面図である。本図及び図2に示すように、第1インダクタ112及び第2インダクタ122は、3次元的に形成されており、螺旋形状を有している。図2に示す例では、第1インダクタ112及び第2インダクタ122は、4重の螺旋となっている。この螺旋を構成する各ループの平面形状は、互いに等しい。図3bは、第1インダクタ112及び第2インダクタ122の形状の変形例を示す断面図である。本図に示す例において、第1インダクタ112及び第2インダクタ122は、素子層104の素子に接続する部分をのぞいて、2次元的に形成されている。すなわち本図に示す例では、第1インダクタ112及び第2インダクタ122の本体部分は、同一の面内に渦巻きを形成するように延伸している。図4は、第1インダクタ112及び第2インダクタ122の幅を説明するための平面概略図である。第1インダクタ112及び第2インダクタ122は、半導体チップ100の幅方向で見たとき、図4aに示すように半導体チップ100の一部に形成されても良いし、図4bに示すように半導体チップ100の端を除いた全体に形成されても良い。ただし、図4bに示す構造を有する場合においても第1インダクタ112及び第2インダクタ122は、半導体チップ100の幅方向図中上下方向においてはガードリング図示せずの内側に位置している。なお、第1インダクタ112と溝500の間、及び第2インダクタ122と溝500の間それぞれには、ガードリング及び配線が形成されていない。図5及び図6は、図1に示した半導体装置の製造方法を示す断面図である。まず図5aに示すように、半導体チップ100を準備する。この段階において半導体チップ100は、第1インダクタ112及び第2インダクタ122を有している。半導体チップ100は、以下のようにして作成されている。まず、シリコンウェハなどの半導体基板に、素子分離膜を形成する。次いで、半導体基板にゲート絶縁膜及びゲート電極を形成する。次いで、半導体基板にエクステンション領域を形成し、さらにゲート電極の側壁にサイドウォールを形成する。次いで、半導体基板にソース及びドレインを形成する。これにより、半導体基板にはトランジスタが形成される。次いで、半導体基板及びトランジスタ上に、多層配線層106を形成する。その後、必要に応じて半導体基板を半導体チップ100に個片化する。次いで、例えば銀ペースト、非導電性接着剤、又はDAFDieAttachFilm図示せずなどを用いて、半導体チップ100を配線基板200上に搭載する。このとき、半導体チップ100の能動面を配線基板200とは逆側に向ける。次いで図5bに示すように、半導体チップ100と配線基板200とをボンディングワイヤ300を用いて接続する。次いで図6aに示すように、配線基板200の第1面上、ボンディングワイヤ300、及び半導体チップ100を、封止樹脂400を用いて封止する。封止樹脂400は、半導体チップ100の多層配線層106上にも形成される。封止樹脂400は金型図示せずを用いて形成されるが、封止樹脂400の上面は平坦に形成される。次いで図6bに示すように、ダイシングブレード510を用いて、溝500を、封止樹脂400の上面から多層配線層106に向けて形成する。なお溝500の形成方法は、ダイシングブレード510を用いる方法に限定されない。図7は、図1に示した半導体装置を用いた電子装置の断面図である。この電子装置は、図1に示した半導体装置を実装基板600に実装した構造を有している。配線基板200のうち第1面とは逆側の面には、外部接続端子としてのハンダボール620が設けられている。半導体装置は、ハンダボール620を介して実装基板600に固定されている。実装基板600は、例えばプリント基板である。次に、本実施形態の作用及び効果について説明する。本実施形態において、第1インダクタ112と第2インダクタ122は同一の半導体チップ100に搭載されている。従って、半導体装置の製造コストを低くすることができる。そして封止樹脂400と多層配線層106の界面すなわち多層配線層106の表面には溝500が形成されている。溝500は、少なくとも第1インダクタ112と第2インダクタ122の間に位置している部分の全域に形成されている。このため、封止樹脂400と多層配線層106の界面に剥離が生じ、この剥離した部分を介して第1インダクタ112と第2インダクタ122を構成する金属材料がマイグレーションを起こしても、第1インダクタ112と第2インダクタ122とが導通するまでに必要な金属材料の移動距離は、溝500が形成されていない場合と比較して長くなる。従って、第1インダクタ112と第2インダクタ122を構成する金属材料のマイグレーションに起因して第1インダクタ112と第2インダクタ122の絶縁が確保できなくなることを、抑制できる。また第1インダクタ112と第2インダクタ122とは、同一の配線層に形成されている。従って、第1インダクタ112と第2インダクタ122を互いに異なる半導体チップに形成する場合と比較して、第1インダクタ112の巻き軸の中心と第2インダクタ122の巻き軸の中心とがずれることを抑制できる。従って、第1インダクタ112と第2インダクタ122の間の信号伝達効率を高くすることができる。また、同一層に第1インダクタ112及び第2インダクタ122を形成した半導体チップ100を配線基板200に搭載した後に溝500を形成している。これにより、Agペーストなど半導体チップ100を配線基板200に固定する層の厚さのバラツキやチップ厚のバラツキの有無に関わらず、第1インダクタ112の巻き軸の中心と第2インダクタ122の巻き軸の中心とがずれることを抑制できる。従って、第1インダクタ112と第2インダクタ122の間の信号伝達効率を高くすることができる。また、第1インダクタ112と溝500の間、及び第2インダクタ122と溝500の間には、配線が形成されていない。従って、これらの間に配線が形成されている場合と比較して、第1インダクタ112と第2インダクタ122の間の信号伝達効率を高くすることができる。また溝500は、ダイシングブレード510を用いて形成することができる。従って、溝500の形成コストを低くすることができる。なお本実施形態において、溝500は、第1の溝と、第1の溝の底面に形成され第1の溝より幅が狭い第2の溝との2段構造としてもよい。インダクタ間に形成される溝を幅が狭い第2の溝とすることで、インダクタ間距離を小さくすることができる。また、溝500、又は上記第1、第2の溝の少なくとも何れかはレーザによって形成されても良い。また図8に示すように、溝500を形成するタイミングは、半導体装置を実装基板600に実装した後であってもよい。また、溝500を形成するタイミングは、樹脂封止前でも良い。半導体チップ100が配線基板200に搭載固定されているため、樹脂封止前であっても溝500によって配線基板200が完全に分離されていない状態であれば、第1インダクタ112及び第2インダクタ122の相対位置の精度は、両インダクタを半導体チップ100に形成した状態そのままで維持される。また樹脂封止前であれば、例えば半導体チップ100の外形又は半導体チップ100の表面に形成されたパターンを基準に、溝500の形成位置を決定できる。このため、高い位置精度で溝500を形成することができる。これらの場合は溝500の内を封止樹脂400で充填しても良い。また、溝500によって半導体チップ100の基板102を完全に分離しない形状であれば、半導体チップ100を配線基板200に搭載する前に溝500を形成しても良い。この場合、ウェハから、第1インダクタ112及び第2インダクタ122が共に形成された個々の半導体チップ100を切り出すダイシングで、溝500を形成することなどが考えられる。第2の実施形態図9は、第2の実施形態に係る電子装置の構成を示す断面図であり、第1の実施形態における図7に対応している。本実施形態に係る電子装置は、溝500の側面に封止層501が形成されている点を除いて、第1の実施形態に係る電子装置と同様の構成である。封止層501は、例えばエポキシ、ポリイミド、シリコーン、アクリル樹脂、又はウレタンなどの樹脂あり、溝500の側面から半導体チップ100の内部に水分等が浸透することを抑制しいている。本実施形態によっても、第1の実施形態と同様の効果を得ることができる。また、溝500の側面に封止層501を形成しているため、溝500の側面から電子装置の耐久性が劣化することを抑制できる。なお封止層501は、後述する各実施形態において形成されていても良い。第3の実施形態図10は、第3の実施形態に係る電子装置の構成を示す断面図であり、第1の実施形態における図7に対応している。本実施形態に係る電子装置は、溝500が半導体チップ100を貫通している点を除いて、第1の実施形態に係る電子装置と同様の構成である。溝500は、底部が配線基板200に入り込んでいてもよい。本実施形態によっても、第1の実施形態と同様の効果を得ることができる。また溝500が半導体チップ100を貫通するようにしているため、製造ばらつきが生じても、溝500を、多層配線層106と封止樹脂400の界面を確実に貫通させることができる。また、半導体チップ100の第1回路領域110と第2回路領域120を、基板102を含めて分離しているため、さらに高い絶縁耐圧を得ることができる。また、基板102を介して第1回路領域110と第2回路領域120の一方から他方にノイズが伝播することを抑制できる。第4の実施形態図11は、第4の実施形態に係る電子装置の構成を示す断面図であり、第1の実施形態における図7に対応している。本実施形態に係る電子装置は、溝500が半導体チップ100及び配線基板200を貫通しており、2つの半導体装置410,420に分割されている点を除いて、第1の実施形態に係る電子装置と同様の構成である。一つの半導体装置を分割することにより形成された半導体装置410と半導体装置420は対を形成しており、実装基板600に実装される前は、一組の半導体装置として管理される。半導体装置410,420は、封止樹脂400の上面が平坦である。そして半導体装置410における封止樹脂400の上面から第1インダクタ112の巻き軸までの距離と、半導体装置420における封止樹脂400の上面から第2インダクタ122の巻き軸までの距離とは、互いに等しい。図12及び図13は、半導体装置410,420を実装基板600に実装する方法の一例を説明するための断面図である。まず図12aに示すように、吸着装置700を準備する。吸着装置700の吸着面702は平坦になっている。吸着装置700の内部には、吸着ノズル710,720が設けられている。吸着ノズル710,720は吸着面702で開放されている。そして吸着ノズル710を用いて、吸着装置700の吸着面702に半導体装置410の封止樹脂400の上面を吸着する。次いで図12bに示すように、吸着ノズル720を用いて、吸着装置700の吸着面702に半導体装置420の封止樹脂400の上面を吸着する。上記したように、半導体装置410における封止樹脂400の上面から第1インダクタ112の巻き軸までの距離と、半導体装置420における封止樹脂400の上面から第2インダクタ122の巻き軸までの距離とは、互いに等しい。また吸着装置700の吸着面702は平坦になっている。このため、図12bに示す状態において、第1インダクタ112と第2インダクタ122は互いに対向する。次いで図13に示すように、吸着装置700を移動させることにより、半導体装置410,420を実装基板600上に配置する。次いで、ハンダボール620を加熱し、その後冷却することにより、半導体装置410,420を実装基板600に実装する。その後、吸着装置700から半導体装置410,420を開放する。なお、吸着装置700が加熱機構及び冷却機構を有している場合、ハンダボール620の加熱及び冷却は、吸着装置700により行われる。本実施形態によっても、第1の実施形態と同様の効果を得ることができる。また、対になっている一組の半導体装置410,420は、一つの半導体装置を分割することにより形成されている。従って、半導体装置410,420の製造コストを低くすることができる。また、半導体装置410,420は一つの半導体装置400を分割することにより形成されており、また第1インダクタ112と第2インダクタ122は互いに同一層に形成されている。従って、半導体装置410における封止樹脂400の上面から第1インダクタ112の巻き軸までの距離と、半導体装置420における封止樹脂400の上面から第2インダクタ122の巻き軸までの距離とは、互いに等しい。このため、本実施形態のように、吸着装置700の吸着面702のような基準となる平坦面に、半導体装置410の封止樹脂400の上面と、半導体装置420の封止樹脂400の上面とを吸着させると、第1インダクタ112と第2インダクタ122とを容易に対向させることができる。従って、半導体装置410,420を実装基板600に実装させるときに、半導体装置410,420の相対位置を決めるときに必要な労力を少なくすることができる。また、1つの半導体装置400を実装基板600に搭載した後に、2つの半導体装置410,420に分離しても良い。本実施形態においては、半導体装置410と半導体装置420の間で配線基板200も分離されるため、配線基板200内における絶縁信頼性を向上することもできる。第5の実施形態図14は、第5の実施形態に係る半導体装置の平面概略図であり、第1の実施形態における図4に相当している。本実施形態に係る半導体装置は、磁気遮蔽層114,124を備えている点を除いて、第1の実施形態に係る半導体装置と同様の構成である。磁気遮蔽層114,124は、例えば配線層を構成する導体層を積み重ねることにより形成されており、その長さは第1インダクタ112,122よりも長い。磁気遮蔽層114は、第1インダクタ112と第1回路領域110の他の回路を遮蔽する位置に形成されており、磁気遮蔽層124は、第2インダクタ122と第2回路領域120の他の回路を遮蔽する位置に形成されている。磁気遮蔽層114,124には定電位、例えばグラウンド電位又は電源電位が与えられている。本実施形態によっても、第1の実施形態と同様の効果を得ることができる。また磁気遮蔽層114,124を備えているため、第1インダクタ112及び第2インダクタ122で発生する磁界が第1回路領域110及び第2回路領域120の他の回路の動作に影響を与えることを抑制できる。第6の実施形態図15は、第6の実施形態に係る半導体装置の断面概略図である。本実施形態に係る半導体装置は、溝500の中に樹脂層520を充填している点を除いて、第1の実施形態又は第3の実施形態に係る半導体装置と同様の構成である。樹脂層520は、例えばエポキシ、ポリイミド、シリコーン、又はウレタンなどの樹脂である。ただし、樹脂層520がエポキシである場合、樹脂層520は封止樹脂400よりもフィラーの含有率が低いのが好ましい。ここでフィラーの含有率は、例えば断面においてフィラーが占める面積として定義される。そしてこれらの半導体装置を用いて、図16に示すように、第1の実施形態と同様の電子装置を形成することができる。本実施形態によっても、第1の実施形態又は第2の実施形態と同様の効果を得ることができる。また溝500の中に樹脂層520を充填しているため、溝500を形成したことによって半導体装置の耐久性例えば耐湿性が低下することを抑制できる。また、樹脂層520がエポキシ樹脂であり、かつ封止樹脂400よりもフィラーの含有率が低い場合、溝500の幅が狭い例えば30μm以下であっても、ボイドが発生することを抑制できる。これにより、樹脂層520内のボイドを介して第1回路領域110における多層配線層106の界面と、第2回路領域120における多層配線層106の界面とが繋がることを抑制できる。これにより、半導体装置の耐久性例えば耐湿性が低下することを抑制できる。第7の実施形態図17は、第7の実施形態に係る半導体装置の断面概略図である。本実施形態に係る半導体装置は、樹脂層520の中に透磁部材522が設けられている点を除いて、第6の実施形態に係る半導体装置と同様の構成である。透磁部材522は、例えば鉄などの透磁率が高い材料により形成されており、第1インダクタ112と第2インダクタ122の巻き軸を互いに結ぶ直線上に配置されている。そしてこれらの半導体装置を用いて、図18に示すように、第1の実施形態と同様の電子装置を形成することができる。本実施形態によっても、第6の実施形態と同様の効果を得ることができる。また、第1インダクタ112と第2インダクタ122の間に透磁部材522が配置されているため、第1インダクタ112と第2インダクタ122の間の結合係数を高くすることができる。第8の実施形態図19及び図20は、第8の実施形態に係る半導体装置の製造方法を示す断面図である。まず図19aに示すように、半導体チップ100を配線基板200上に搭載する。半導体チップ100には、第1インダクタ112及び第2インダクタ122の代わりに、インダクタ130が形成されている。インダクタ130は、図19bに示すように、互いに平行な2つの配線132,134と、これらと互いに接続するループ型の複数の配線136を備えている。複数の配線136は互いに平行に形成されており、それぞれ一端が配線132に接続しており、他端が配線134に接続している。そして2つの配線132,134は、それぞれ、一端が第1回路領域110に設けられた発振回路に接続しており、他端が第2回路領域120に設けられた受信回路に接続している。次いで、ボンディングワイヤ300及び封止樹脂400を形成する。これらの形成方法は、第1の実施形態と同様である。次いで図20aに示すように、ダイシングブレード510を用いて溝500を形成する。溝500は、インダクタ130が形成されている配線層を貫通している。これにより、インダクタ130は、溝500により第1インダクタ112と第2インダクタ122に分割される。その後の工程は、第1の実施形態と同様である。本実施形態によっても、第1の実施形態と同様の効果を得ることができる。また、第1の実施形態のように第1インダクタ112と第2インダクタ122を予め形成しておく場合、ダイシングブレード510による溝500の形成位置に誤差が生じた場合、溝500の形成位置が第1インダクタ112又は第2インダクタ122と重なり、第1インダクタ112又は第2インダクタ122が除去される可能性がある。本実施形態によれば、インダクタ130をダイシングブレード510で分割することにより、第1インダクタ112と第2インダクタ122とを形成している。従って、確実に第1インダクタ112と第2インダクタ122とを残すことができる。第9の実施形態図21及び図22は、第9の実施形態に係る半導体装置の製造方法を示す断面図である。まず図21aに示すように、半導体チップ100を配線基板200上に搭載する。このとき、半導体チップ100の能動面を配線基板200とは逆側に向ける。次いで、半導体チップ100と配線基板200とをボンディングワイヤ300を用いて接続する。次いで、配線基板200の第1面上、ボンディングワイヤ300、及び半導体チップ100を、封止樹脂400を用いて封止する。このとき、封止樹脂400にヒートシンク150を埋め込む。ヒートシンク150は平面視で半導体チップ100と重なっており、一面が封止樹脂400の上面から露出している。ヒートシンク150のこの一面と封止樹脂400の上面は、同一平面を形成している。次いで図21bに示すように、ダイシングブレード510を用いて、溝500を、ヒートシンク150の上面から多層配線層106に向けて形成する。すなわち本実施形態では、溝500は、ヒートシンク150及び封止樹脂400を貫通している。そして溝500を形成した半導体装置を用いて、図22示すように、第1の実施形態と同様の電子装置を形成することができる。なお図23の各図に示すように、溝500は、半導体チップ100を貫通していてもよい図23aし、半導体チップ100及び配線基板200を貫通していてもよい図23b。また、ヒートシンク150と同層に位置している部分を含め、溝500内を樹脂層520で充填しても良い。本実施形態によっても第1の実施形態と同様の効果を得ることができる。第10の実施形態図24は、第10の実施形態に係る半導体装置の構成を示す断面図である。本実施形態に係る半導体装置は、溝500の位置を除いて、第9の実施形態に係る半導体装置と同様の構成である。本実施形態において、溝500は、ダイシングブレード510を用いて、配線基板200の底面から配線基板200及び半導体チップ100を貫通するように形成されている。ただし溝500はヒートシンク150を貫通していない。本実施形態によっても、第1の実施形態と同様の効果を得ることができる。またヒートシンク150を除いて半導体装置を2分割しているが、2分割された半導体装置はヒートシンク150で一体になっている。このため、半導体装置を実装基板600に実装するとき、2つの半導体装置の高さ方向の位置あわせが不要になり、半導体装置の実装時の労力が増えることを抑制できる。第11の実施形態図25は、第11の実施形態に係る半導体装置の構成を示す断面図である。本実施形態に係る半導体装置は、以下の点を除いて第1の実施形態に係る半導体装置と同様の構成である。まず、半導体チップ100は配線基板200の第1面にフリップチップ実装されている。半導体チップ100の能動面と配線基板200の第1面の間の空間は、封止樹脂アンダーフィル樹脂402によって封止されている。そして溝500は、半導体チップ100の裏面側から封止樹脂402に向けて形成されている。なお図25に示す例では、溝500は、半導体チップ100を貫通し、封止樹脂402は貫通していない。ただし図26に示すように、溝500は、半導体チップ100及び封止樹脂402を貫通していてもよいし、半導体チップ100、封止樹脂402、及び配線基板200を貫通していてもよい。本実施形態によっても、第1の実施形態と同様の効果を得ることができる。第12の実施形態図27及び図28は、第12の実施形態に係る半導体装置の構成を示す断面図である。本実施形態に係る半導体装置は、以下の点を除いて第11の実施形態にかかる半導体装置と同様の構成である。まず、半導体チップ100の裏面にはヒートシンク150が取り付けられている。そして溝500は、少なくともヒートシンク150及び半導体チップ100を貫通している。本実施形態によっても、第11の実施形態と同様の効果を得ることができる。第13の実施形態図29は、第13の実施形態に係る半導体装置の構成を示す断面図である。本実施形態に係る半導体装置は、溝500の位置を除いて、第12の実施形態に係る半導体装置と同様の構成である。本実施形態において、溝500は、ダイシングブレード510を用いて、配線基板200の底面から配線基板200、封止樹脂402、及び半導体チップ100を貫通するように形成されている。ただし溝500はヒートシンク150を貫通していない。本実施形態によっても、第1の実施形態と同様の効果を得ることができる。またヒートシンク150を除いて半導体装置を2分割しているが、2分割された半導体装置はヒートシンク150で一体になっている。このため、半導体装置を実装基板600に実装するとき、2つの半導体装置の高さ方向の位置あわせが不要になり、半導体装置の実装時の労力が増えることを抑制できる。第14の実施形態図30の各図は、第14の実施形態に係る半導体装置の製造方法を示す断面図である。本実施形態において、半導体チップ100はリードフレーム220に実装される。まず図30aに示すように、リードフレーム220のダイパッド222上に、半導体チップ100を実装し、さらに半導体チップ100とリードフレーム220のリード224とを、ボンディングワイヤ300を用いて接続する。次いで、リードフレーム220及び半導体チップ100を、封止樹脂400を用いて封止する。この工程において、封止樹脂400の上面は平坦に形成される。次いで図30bに示すように、ダイシングブレード510を用いて、封止樹脂400の上面から半導体チップ100に向けて溝500を形成する。本実施形態において溝500は、半導体チップ100を貫通していない。次いで図30cに示すように、ダイシングブレード510を用いて、封止樹脂400及びリードフレーム220を半導体チップ100別に個片化する。なお図30bに示した工程と図30cに示した工程とは、同時に行ってもよい。この場合、ダイシングブレード510を図中右から左に一方向に動かしつつ、溝500の形成と個片化のための切断とが交互に行われる。ここでデュアルダイサダイシングブレードが2つ以上ある装置を用いてもよい。本実施形態によっても、第1の実施形態と同様の効果を得ることができる。なお図30に示す例では、リードフレーム220としてQFNQuadFlatNoLead型の例を示したが、リードフレーム200はQFPQuadFlatPackageやSOPSmallOutlinePackageでも良い。また、ダイパッド222上に半導体チップ100を搭載した後、溝500を形成し、溝500内を樹脂層520で充填した後、半導体チップ100を封止樹脂400で封止しても良い。第15の実施形態図31及び図32は、第15の実施形態に係る半導体装置の製造方法を示す断面図である。本実施形態に係る半導体装置の製造方法は、溝500の代わりに第1溝502及び第2溝504を形成する点を除いて、第1の実施形態に係る半導体装置の製造方法と同様である。まず、図31aに示すように、半導体チップ100を配線基板200上に搭載する。次いで、半導体チップ100と配線基板200とをボンディングワイヤ300を用いて接続する。次いで、配線基板200の第1面上、ボンディングワイヤ300、及び半導体チップ100を、封止樹脂400を用いて封止する。次いで、ダイシングブレード510を用いて、封止樹脂400のうち第1インダクタ112と第2インダクタ122の間に位置する部分に、第1溝502を形成する。このとき、第1溝502の底面が半導体チップ100に到達しないようにする。次いで、図31bに示すように、ダイシングブレード512を用いて、第1溝502の底部に第2溝504を形成する。ダイシングブレード512は、ダイシングブレード510よりも薄い。ここで、第2溝504の底部を、少なくとも半導体チップ100のうち第1インダクタ112及び第2インダクタ122が形成されている層よりも下に位置させる。このようにして、図32に示す半導体装置が形成される。この半導体装置において、第1インダクタ112と第2インダクタ122の間には、第2溝504が形成されている。第2溝504の幅は、第1溝502の幅よりも小さい。なお、第1溝502及び第2溝504の形成タイミングは、例えば、半導体チップ100、配線基板200、及び封止樹脂400を有する半導体装置を個片化する前である。すなわち、上記した工程は、配線基板200に複数の半導体チップ100を搭載し、これら複数の半導体チップ100を封止樹脂400で一括封止した後に、行われる。本実施形態によっても、第1の実施形態と同様の効果を得ることができる。また、第1インダクタ112と第2インダクタ122の間に位置する第2溝504の幅を狭くすることができる。このため、第1インダクタ112と第2インダクタ122を近づけて、これら2つのインダクタの結合を強くすることができる。第16の実施形態図33及び図34は、まず、図33aに示すように、半導体ウェハ40に、素子図示せず、第1インダクタ112、及び第2インダクタ122を形成する。半導体ウェハ40からは複数の半導体チップ100が切り出されるが、これら素子、第1インダクタ112、及び第2インダクタ122は、複数の半導体チップ100それぞれに設けられる。次いで、半導体ウェハ40を半導体チップ100に個片化する前に、レーザダイシングを用いて、第1インダクタ112と第2インダクタ122の間に、溝500を形成する。次いで、図33bに示すように、ダイシングブレードを用いて、半導体ウェハ40を複数の半導体チップ100に個片化する。次いで、図34に示すように、半導体チップ100を配線基板200上に搭載する。次いで、半導体チップ100と配線基板200とをボンディングワイヤ300を用いて接続する。次いで、配線基板200の第1面上、ボンディングワイヤ300、及び半導体チップ100を、封止樹脂400を用いて封止する。このとき、溝500の内部に封止樹脂400が入り込む。封止樹脂400は、例えばエポキシ樹脂である。本実施形態によっても、第1の実施形態と同様の効果を得ることができる。また、半導体チップ100を形成するときに、予め溝500を形成することができる。このため、溝500の位置精度を高くすることができる。また、レーザダイシングを用いているため、溝500の幅を狭くすることができる。このため、第1インダクタ112と第2インダクタ122を近づけて、これら2つのインダクタの結合を強くすることができる。また、溝500の内部には封止樹脂400が入り込んでいる。このため、溝500の内部に封止樹脂400を設けない場合と比較して、第1インダクタ112と第2インダクタ122の結合強度を高めることができる。第17の実施形態図35は、第17の実施形態に係る半導体装置の構成を示す断面図である。本実施形態に係る半導体装置は、溝500に樹脂508を埋め込んでいる点を除いて、第16の実施形態に係る半導体装置と同様の構成である。樹脂508は封止樹脂400とは異なる材料であり、封止樹脂400とは透磁率が異なる。例えばポリイミド、SiO2、SiN、SiON、MSQ、及びHSQのいずれか一つである。本実施形態に係る半導体装置の製造方法は、溝500を形成した後、封止樹脂400を形成する前に、溝500の内部に樹脂508を埋め込む点を除いて、第16の実施形態に係る半導体装置と同様である。本実施形態によっても、第16の実施形態と同様の効果を得ることができる。また、樹脂508は、封止樹脂400に対して材料の選択の自由度が高い。従って、第16の実施形態よりも、第1インダクタ112と第2インダクタ122の結合強度を高めることができる。なお本実施形態において、半導体ウェハ40を複数の半導体チップ100に個片化する前に、溝500内に樹脂508を充填しても良い。このようにすると、半導体ウェハ40を半導体チップ100に個片化する際に、溝500内に切削屑などの異物が入り込むことを抑制できる。第18の実施形態図36は、第18の実施形態に係る半導体装置の製造方法を示す断面図である。本実施形態に係る半導体装置の製造方法は、溝500を形成するタイミング及び溝500の形成方法を除いて、第1の実施形態に係る半導体装置と同様の構成である。本実施形態において、溝500は、半導体ウェハ40に素子層104、多層配線層106、及びパッシベーション膜108を形成する工程、すなわち所謂前工程で形成される。具体的には、図36aに示すように、半導体ウェハ40に、複数のトランジスタを形成する。次いで、これらトランジスタ上及び半導体ウェハ40上に、多層配線層106を形成する。このとき、多層配線層106には第1インダクタ112及び第2インダクタ122が形成される。次いで、多層配線層106上にパッシベーション膜108を形成する。次いで図36bに示すように、パッシベーション膜108及び多層配線層106上に、マスクパターン図示せずを形成する。次いで、このマスクパターンをマスクとして、パッシベーション膜108及び多層配線層106をエッチングする。ここでのエッチングは、異方性エッチングが好ましい。これにより、パッシベーション膜108及び多層配線層106には溝500が形成される。なお、図37aに示すように、溝500の底部は、半導体ウェハ40に入り込んでいても良い。また図37bに示すように、溝500の少なくとも側面は、絶縁膜506により覆われていても良い。絶縁膜506は、例えばSiO2、SiN、SiONである。絶縁膜506は、例えば溝500を形成した後、CVD法又はALD法を行うことにより、形成される。なお、絶縁膜506は、溝500の底面、及びパッシベーション膜108上にも形成される。絶縁膜506を形成することにより、溝500の側面から多層配線層106の中に水分等が浸入することを抑制できる。本実施形態によっても、第1の実施形態と同様の効果を得ることができる。また、溝500をエッチングにより形成しているため、溝500の幅を狭くすることができる。このため、第1インダクタ112と第2インダクタ122を近づけて、これら2つのインダクタの結合を強くすることができる。また、溝500を形成するときのエッチングとして異方性エッチングを用いると、溝500の幅をさらに狭くすることができる。第19の実施形態図38は、第19の実施形態に係る半導体チップ100の構成を示す平面図である。本実施形態に係る半導体チップ100は、溝500が第1インダクタ112と第2インダクタ122の間にのみ形成されており、半導体チップ100の縁までは伸びていない点を除いて、第16~第18の実施形態のいずれかと同様である。本実施形態によっても、第16~第18の実施形態のいずれかと同様の効果を得ることができる。また、溝500が第1インダクタ112と第2インダクタ122の間にのみ形成されているため、半導体装置の強度を高くすることができる。なお、本実施形態において溝500をエッチング例えば異方性エッチングにより形成する場合、溝500の長さ及び形成位置も精度が高くなる。このため、溝500と、溝500の周囲に位置する回路領域トランジスタなどの素子は配線が形成される領域とのマージンを狭くすることができるため、回路領域を広くすることができる。従って、半導体チップ100を設計するときのレイアウト制約を小さくすることができる。第20の実施形態図39は、第20の実施形態に係る半導体装置の構成を示す図である。本実施形態において、半導体チップ100は、パッシベーション膜108上にポリイミド膜109を有している。ポリイミド膜109は、多層配線層106に設けられた電極パッド図示せず上に、開口を有している。また、半導体チップ100は、固定層800を介して配線基板200上に固定されている。固定層800は、銀ペースト、又はDAFである。そして溝500は、ポリイミド膜109に開口が形成されていない領域に設けられている。溝500の底面は、配線基板200に入り込んでいる。なお溝500は、例えばダイシングブレード510を用いて形成される。本実施形態によっても、第1の実施形態と同様の効果を得ることができる。また、ダイシングブレード510は、ポリイミド膜109のうち開口が形成されていない部分に溝500を形成する。従って、溝500を形成するときに多層配線層106に欠陥が入ることを抑制できる。このため、多層配線層106内の配線がショートすることを抑制できる。第21の実施形態図40は、第21の実施形態に係る半導体装置の構成を示す図である。本実施形態に係る半導体装置は、ポリイミド膜109に、溝500が形成される部分に開口を有している点を除いて、第20の実施形態に係る半導体装置と同様の構成である。本実施形態によっても、第1の実施形態と同様の効果を得ることができる。また、溝500を形成するとき、ダイシングブレード510がポリイミド膜109を切断しなくて済むため、溝500内にポリイミド膜109の切断屑が入り込むことを防止できる。さらに、ポリイミド膜109の開口を基準に、溝500を形成するときの位置出しを行うことができる。従って、溝500の位置精度は向上する。さらに、溝500を形成した後、ポリイミド膜109の開口と溝500とが重なっているか否かを視覚的に確認することができるため、溝500の位置を容易に検査できる。第22の実施形態図41及び図42は、第22の実施形態に係る半導体装置の製造方法を示す断面図である。まず、図41aに示すように、半導体チップ100を吸着装置700の吸着面702に吸着する。吸着装置700の吸着面702には、凹部704が形成されている。凹部704は、平面視で、第1インダクタ112と第2インダクタ122の間に位置している。本図に示す例では、半導体チップ100は、能動面が吸着面702に吸着されている。ただし、半導体チップ100が配線基板200にフリップチップ実装される場合、半導体チップ100は、裏面が吸着面702に吸着されても良い。次いで図41bに示すように、例えばダイシングブレード図示せずを用いて、半導体チップ100に溝500を形成する。吸着面702には凹部704が形成されているため、ダイシングブレードが吸着装置700に接触することを抑制できる。なお、溝500は半導体チップ100を貫通している。次いで図42に示すように、吸着装置700を用いて、半導体チップ100を配線基板200上に搭載する。なお、配線基板200の代わりにリードフレーム220を用いても良い。その後、ボンディングワイヤ300及び封止樹脂400を形成する。なお、図41aに示す状態において、半導体チップ100の裏面にDAFが設けられていても良い。このようにすると、半導体チップ100が溝500により2つに分割されている場合において、配線基板200上に半導体チップ100を搭載するときに、2つの個片の高さがばらつくことを抑制できる。本実施形態によっても、第1の実施形態と同様の効果を得ることができる。また、半導体チップ100を2つの個片に分割したとき、これら2つの個片の高さがばらつくことを抑制できる。従って、第1インダクタ112と第2インダクタ122の結合が弱くなることを抑制できる。なお本実施形態において、半導体チップ100の上面は、吸着装置700ではなく固定部材図示せずに固定されてもよい。この場合、半導体チップ100が固定部材に固定された状態で、溝500が形成される。そして半導体チップ100は、固定部材ごと、配線基板200上に搭載される。このようにしても、半導体チップ100を2つの個片に分割したとき、これら2つの個片の高さがばらつくことを抑制できる。従って、第1インダクタ112と第2インダクタ122の結合が弱くなることを抑制できる。第23の実施形態図43aは、第23の実施形態に係る半導体装置の構成を示す平面図である。図43bは、この半導体装置の裏面図である。本実施形態に示す半導体装置は、半導体チップ100、ボンディングワイヤ300、及び配線基板200を有している。この半導体装置では、ハンダボール620は格子状に形成されている。半導体チップ100及び配線基板200はいずれも矩形であり、互いに対向する辺が平行になっている。また半導体チップ100及び配線基板200は、互いの中心が重なっている。そして溝500は、半導体チップ100及び配線基板200の中心を通っている。ただし、平面視で溝500が通る直線A上及びその周囲位置する格子点には、ハンダボール620が形成されていない。また、配線基板200の4つの角部の近くには、ハンダボール620が配置されている。これにより、第1回路領域110に接続するハンダボール620と、第2回路領域120に接続するハンダボール620を互いに離すことができる。従って、第1回路領域110と第2回路領域120の間の耐圧を高めることができる。また、第1回路領域110と第2回路領域120が相互に干渉することを抑制できる。また、配線基板200のうち直線Aに平行な辺図中上下方向の辺に沿って配置されたハンダボール620の数は、配線基板200のうち直線Aに垂直な辺図中左右方向の辺に沿って配置されたハンダボール620の数よりも多い。すなわち、配線基板200のうち直線Aに平行な辺図中左右方向の辺に沿って配置されたハンダボール620は、間引いていない。このため、配線基板200の裏面に配置可能なハンダボール620の数が減少することを抑制できる。また、直線Aを基準とした場合、ハンダボール620は線対称に配置されている。なお、ハンダボール620の一部は、線対称性を確保するために、ダミーであってもよい。このようにすると、溝500を形成するときに半導体装置に熱履歴が加わる場合であっても、この熱履歴に起因した半導体装置の反りに再現性を与えることができる。すなわち、半導体装置の反りにばらつきが生じることを抑制できる。なお、ハンダボール620のレイアウトは、図44a~cのようにしても良い。これらの例では、図43bに示した例に加え、さらに、相対的に配線基板200の中心側に位置するハンダボール620の一部が間引かれている。特に図44a,bに示す例では、平面視で半導体チップ100の中心と重なる部分にはハンダボール620が配置されていない。ただし、いずれの例においても、直線Aを基準とした場合、ハンダボール620は線対称に配置されている。また、図45の各図に示す例では、第1回路領域110の下方に位置する領域と、リードフレーム220の下方に位置する領域とで、ハンダボール620の配置の規則性が異なっている。例えば図45aに示す例では、一方の領域に位置するハンダボール620と、他方の領域に位置するハンダボール620は、数、及び大きさが異なっている。また図45b~dに示す例では、ハンダボール620の大きさは同一であるが、配置密度が異なっている。ただし、いずれの例においても、各領域のみで見た場合、ハンダボール620は、直線Aと平行な直線を基準にした場合、線対称に配置されている。また図46c,dに示す例では、直線Aの垂直2等分線を基準とした場合、ハンダボール620は線対称に配置されている。配線基板200のうち、第1回路領域110に対応する領域と第2回路領域120に対応する領域とで、互いに異なる設計ルールを適用しなければならない場合がある。このような場合においても、図45に示す例によれば、各領域ごとに線対称にハンダボール620が配置されているため、各領域内での配線の引き回しが容易になる。第24の実施形態図46aは、第24の実施形態に係る半導体装置の構成を示す平面図である。図46b、及び図47の各図は、この半導体装置の裏面図である。本実施形態に示す半導体装置は、以下の点を除いて、第23の実施形態に係る半導体装置と同様の構成である。まず、半導体チップ100及び配線基板200は、互いの中心がずれており、これに伴って溝500も配線基板200の中心からずれている。ただし、第1回路領域110に対応する領域と第2回路領域120に対応する領域それぞれにおいて、ハンダボール620は、直線Aの垂直2等分線を基準として線対称に配置されている。また、図46bに示す例では、直線Aに平行な線を基準にしても、第1回路領域110に対応する領域と第2回路領域120に対応する領域それぞれにおいて、ハンダボール620は線対称に配置されている。このため、第1回路領域110に対応する領域と第2回路領域120に対応する領域とで、互いに異なる設計ルールを適用しなければならない場合においても、各領域内での配線の引き回しが容易になる。第25の実施形態図48aは、第25の実施形態にかかる半導体装置の構成を示す図である。本実施形態において、半導体チップ100は配線基板200に対して斜めに配置されている。そして溝500は、配線基板200の対角線上に位置している。また、図48bに示すように、溝500は、配線基板200の対角線に対して平行となっていても良い。本実施形態によれば、半導体チップ100を配線基板200に載置した後、溝500を形成する場合、溝500を形成すべき位置、すなわちダイシングブレード510を通すべき位置を容易に定めることができる。また、半導体チップ100に溝500を形成してから配線基板200に載置する場合、半導体チップ100載置位置の精度を高くすることができる。第26の実施形態図49は、半導体チップ100を有する電子装置の機能ブロック図である。半導体チップ100は、上記したいずれかの実施形態に示した構造により、配線基板200に載置されている。半導体チップ100の第2回路領域120には、電力制御素子20が形成されている。電力制御素子20は、電源10から負荷30に供給される電力を制御している。半導体チップ100の第1回路領域110に位置する回路は、電力制御素子20を制御するための回路である。ここで生成された生後信号は、第1インダクタ112及び第2インダクタ122を介して、電力制御素子20に伝達される。以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。"