"第1の基板と第2の基板とが、接続部によって電気的に接続された固体撮像装置であって、前記第1の基板に配置され、入射光量に応じた信号を発生させる光電変換素子と、前記第2の基板に前記光電変換素子に対応して配置され、対応する前記光電変換素子で発生した信号を読み出す読み出し回路と、を有する画素が、2次元に複数配置された画素部と、前記画素からの信号の読み出しを制御する読み出し制御回路と、を備え、前記読み出し制御回路は、前記画素からの信号の読み出しを制御するための制御信号を生成するパルス生成部と、前記制御信号に基づいて、少なくとも前記第2の基板の画素部に配置された前記画素の行を選択する選択部と、前記制御信号に基づいて、選択された行の前記画素内の各回路要素を駆動するための駆動信号を生成し、該生成した駆動信号を前記画素部内に配置されたそれぞれの前記画素の各回路要素に供給するロジック部と、を具備し、前記読み出し制御回路を構成する構成要素の内、一部の構成要素を前記第1の基板内に配置し、該読み出し制御回路を構成する残りの構成要素を前記第2の基板内に配置し、前記接続部を介して、前記第1の基板に配置された該読み出し制御回路の構成要素と、前記第2の基板に配置された該読み出し制御回路の構成要素とを電気的に接続する、ことを特徴とする固体撮像装置。前記パルス生成部は、前記画素からの信号を行毎に順次読み出すための制御信号を生成し、前記選択部は、前記第1の基板の画素部および前記第2の基板の画素部に配置された前記画素を、行毎に順次選択し、前記ロジック部は、行毎に順次選択された行の前記画素の各回路要素を駆動するための駆動信号を生成し、該生成した駆動信号を、前記第1の基板の画素部および前記第2の基板の画素部内に配置されたそれぞれの前記画素の各回路要素に供給する、ことを特徴とする請求項1に記載の固体撮像装置。前記ロジック部は、前記第1の基板の画素部内に配置されたそれぞれの前記画素の各回路要素を駆動する駆動回路を有する第1のロジック部と、前記第2の基板の画素部内に配置されたそれぞれの前記画素の各回路要素を駆動する駆動回路を有する第2のロジック部と、を具備し、前記第1のロジック部を前記第1の基板内に配置し、前記第2のロジック部を前記第2の基板内に配置する、ことを特徴とする請求項2に記載の固体撮像装置。前記選択部は、前記第2の基板内に配置され、前記接続部を介して、前記第1のロジック部と該選択部とを電気的に接続する、ことを特徴とする請求項3に記載の固体撮像装置。前記選択部は、前記第1の基板の画素部に配置された前記画素の行を選択するための選択信号を生成し、該生成した前記選択信号を、前記接続部を介して、前記第1のロジック部に供給する、ことを特徴とする請求項4に記載の固体撮像装置。前記第1のロジック部は、前記第1の基板の画素部に配置された前記画素の各回路要素のそれぞれに対応した複数の前記駆動回路、を具備し、前記選択部は、前記第1の基板の画素部に配置された前記画素の行のそれぞれに対応した複数の選択信号を生成し、該生成したそれぞれの選択信号を、前記第1の基板の画素部に配置された前記画素の行のそれぞれに対応して設けられたそれぞれの前記接続部を介して、前記第1のロジック部内のそれぞれの前記駆動回路に供給する、ことを特徴とする請求項5に記載の固体撮像装置。前記パルス生成部は、前記第2の基板内に配置され、前記接続部を介して、前記第1のロジック部と該パルス生成部とを電気的に接続する、ことを特徴とする請求項3に記載の固体撮像装置。前記パルス生成部は、前記第1の基板の画素部に配置された前記画素の各回路要素を制御するための制御信号であるパルス信号を生成し、該生成した前記パルス信号を、前記接続部を介して、前記第1のロジック部に供給する、ことを特徴とする請求項7に記載の固体撮像装置。前記第1のロジック部は、前記第1の基板の画素部に配置された前記画素の各回路要素に対応した複数の前記駆動回路、を具備し、前記パルス生成部は、前記第1の基板の画素部に配置された前記画素の各回路要素を制御するためのパルス信号を、前記第1の基板の画素部に配置された前記画素の各回路要素に対応して設けられたそれぞれの前記接続部を介して、前記第1のロジック部内のそれぞれの前記駆動回路に供給する、ことを特徴とする請求項8に記載の固体撮像装置。前記パルス生成部は、前記第2の基板内に配置され、前記接続部を介して、前記第1の基板に配置された前記読み出し制御回路の構成要素と該パルス生成部とを電気的に接続する、ことを特徴とする請求項2に記載の固体撮像装置。前記選択部は、前記第2の基板内に配置され、前記接続部を介して、前記第1の基板に配置された前記読み出し制御回路の構成要素と該選択部とを電気的に接続する、ことを特徴とする請求項2に記載の固体撮像装置。前記第1の基板の画素部に配置された前記画素は、前記光電変換素子で発生した信号をリセットする光電変換素子リセット部と、前記光電変換素子が発生した信号を、前記接続部を介して、前記第2の基板の画素部に転送する第1の転送部と、をさらに有し、前記パルス生成部は、前記光電変換素子リセット部と前記第1の転送部とを制御するためのそれぞれの制御信号を生成し、該生成したそれぞれの制御信号を、前記第1のロジック部に供給し、前記第1のロジック部は、前記制御信号に基づいて、前記光電変換素子リセット部と前記第1の転送部とを駆動するためのそれぞれの駆動信号を生成し、該生成したそれぞれの駆動信号を前記光電変換素子リセット部と前記第1の転送部とのそれぞれに供給する、ことを特徴とする請求項3に記載の固体撮像装置。前記第2の基板の画素部に配置された前記画素は、前記接続部を介して転送された前記光電変換素子が発生した信号を、蓄積する蓄積部と、前記光電変換素子が発生した信号を増幅する増幅部と、前記蓄積部に蓄積された信号を、前記増幅部に転送する第2の転送部と、前記第2の転送部によって転送された信号を、リセットするリセット部と、前記増幅部によって増幅された増幅信号を、前記画素から読み出した出力信号として出力する出力部と、をさらに有し、前記パルス生成部は、前記第2の転送部と、前記リセット部と、前記出力部とを制御するためのそれぞれの制御信号を生成し、該生成したそれぞれの制御信号を、前記第2のロジック部に供給し、前記第2のロジック部は、前記制御信号に基づいて、前記第2の転送部と、前記リセット部と、前記出力部とを駆動するためのそれぞれの駆動信号を生成し、該生成したそれぞれの駆動信号を前記第2の転送部と、前記リセット部と、前記出力部とのそれぞれに供給する、ことを特徴とする請求項12に記載の固体撮像装置。前記第1の基板の画素部に配置された前記画素は、前記光電変換素子が発生した信号を増幅し、該増幅された増幅信号を、前記接続部を介して、前記第2の基板の画素部に出力する増幅部と、前記光電変換素子が発生した信号を、前記増幅部に転送する第1の転送部と、前記第1の転送部によって転送された信号を、リセットするリセット部と、をさらに有し、前記パルス生成部は、前記第1の転送部と前記リセット部とを制御するためのそれぞれの制御信号を生成し、該生成したそれぞれの制御信号を、前記第1のロジック部に供給し、前記第1のロジック部は、前記制御信号に基づいて、前記第1の転送部と前記リセット部とを駆動するためのそれぞれの駆動信号を生成し、該生成したそれぞれの駆動信号を前記第1の転送部と前記リセット部とのそれぞれに供給する、ことを特徴とする請求項3に記載の固体撮像装置。前記第2の基板の画素部に配置された前記画素は、前記増幅部の負荷となる負荷部と、前記接続部を介して入力された増幅信号を、サンプルホールドするサンプルホールド部と、前記サンプルホールド部によってサンプルホールドされた信号を、蓄積する蓄積部と、前記蓄積部に蓄積されたサンプルホールドされた信号を、固定電位にクランプするクランプ部と、前記蓄積部に蓄積されたサンプルホールドされた信号を、前記画素から読み出した出力信号として出力する出力部と、をさらに有し、前記パルス生成部は、前記負荷部と、前記サンプルホールド部と、前記クランプ部と、前記出力部とを制御するためのそれぞれの制御信号を生成し、該生成したそれぞれの制御信号を、前記第2のロジック部に供給し、前記第2のロジック部は、前記制御信号に基づいて、前記負荷部と、前記サンプルホールド部と、前記クランプ部と、前記出力部とを駆動するためのそれぞれの駆動信号を生成し、該生成したそれぞれの駆動信号を前記負荷部と、前記サンプルホールド部と、前記クランプ部と、前記出力部とのそれぞれに供給する、ことを特徴とする請求項14に記載の固体撮像装置。前記パルス生成部は、前記画素を行毎に順次選択して、前記第1の基板の画素部に配置された前記画素の前記光電変換素子に入射光量に応じた信号を順次発生させ、前記第2の基板の画素部に配置された前記画素の前記読み出し回路に、対応する前記光電変換素子で発生した信号を順次読み出させるための制御信号を生成し、該生成した制御信号を、前記選択部と前記ロジック部とに供給する、ことを特徴とする請求項2に記載の固体撮像装置。前記パルス生成部は、前記画素を同時に選択して、前記第1の基板の画素部に配置された前記画素の前記光電変換素子に入射光量に応じた信号を同時に発生させ、前記画素を行毎に順次選択して、前記第2の基板の画素部に配置された前記画素の前記読み出し回路に、対応する前記光電変換素子で発生した信号を順次読み出させるための制御信号を生成し、該生成した制御信号を、前記選択部と前記ロジック部とに供給する、ことを特徴とする請求項2に記載の固体撮像装置。前記パルス生成部は、前記第1の基板の画素部に配置された全ての前記画素からの信号を同時に読み出すための制御信号を生成し、前記選択部は、前記第2の基板の画素部に配置された前記画素を、行毎に順次選択し、前記ロジック部は、前記第1の基板の画素部に配置された全ての前記画素の各回路要素を同時に駆動するための駆動信号と、行毎に順次選択された行の前記画素の各回路要素を駆動するための駆動信号とを生成し、該生成した駆動信号を、前記第1の基板の画素部および前記第2の基板の画素部内に配置されたそれぞれの前記画素の各回路要素に供給する、ことを特徴とする請求項1に記載の固体撮像装置。前記ロジック部は、前記第1の基板の画素部内に配置されたそれぞれの前記画素の各回路要素を駆動する駆動回路を有する第1のロジック部と、前記第2の基板の画素部内に配置されたそれぞれの前記画素の各回路要素を駆動する駆動回路を有する第2のロジック部と、を具備し、前記第1のロジック部を前記第1の基板内に配置し、前記第2のロジック部を前記第2の基板内に配置する、ことを特徴とする請求項18に記載の固体撮像装置。前記選択部は、前記第2の基板内に配置され、前記接続部を介して、前記第1のロジック部と該選択部とを電気的に接続する、ことを特徴とする請求項19に記載の固体撮像装置。前記選択部は、前記第1の基板の画素部に配置された前記画素の行を選択するための選択信号を生成し、該生成した前記選択信号を、前記接続部を介して、前記第1のロジック部に供給する、ことを特徴とする請求項20に記載の固体撮像装置。前記第1のロジック部は、前記第1の基板の画素部に配置された前記画素の各回路要素のそれぞれに対応した複数の前記駆動回路、を具備し、前記選択部は、前記第1の基板の画素部に配置された前記画素の行のそれぞれに対応した複数の選択信号を生成し、該生成したそれぞれの選択信号を、前記第1の基板の画素部に配置された前記画素の行のそれぞれに対応して設けられたそれぞれの前記接続部を介して、前記第1のロジック部内のそれぞれの前記駆動回路に供給する、ことを特徴とする請求項21に記載の固体撮像装置。前記パルス生成部は、前記第2の基板内に配置され、前記接続部を介して、前記第1のロジック部と該パルス生成部とを電気的に接続する、ことを特徴とする請求項19に記載の固体撮像装置。前記パルス生成部は、前記第1の基板の画素部に配置された前記画素の各回路要素を制御するための制御信号であるパルス信号を生成し、該生成した前記パルス信号を、前記接続部を介して、前記第1のロジック部に供給する、ことを特徴とする請求項23に記載の固体撮像装置。前記第1のロジック部は、前記第1の基板の画素部に配置された前記画素の各回路要素に対応した複数の前記駆動回路、を具備し、前記パルス生成部は、前記第1の基板の画素部に配置された前記画素の各回路要素を制御するためのパルス信号を、前記第1の基板の画素部に配置された前記画素の各回路要素に対応して設けられたそれぞれの前記接続部を介して、前記第1のロジック部内のそれぞれの前記駆動回路に供給する、ことを特徴とする請求項24に記載の固体撮像装置。前記パルス生成部は、前記第2の基板内に配置され、前記接続部を介して、前記第1の基板に配置された前記読み出し制御回路の構成要素と該パルス生成部とを電気的に接続する、ことを特徴とする請求項18に記載の固体撮像装置。前記選択部は、前記第2の基板内に配置され、前記接続部を介して、前記第1の基板に配置された前記読み出し制御回路の構成要素と該選択部とを電気的に接続する、ことを特徴とする請求項18に記載の固体撮像装置。前記第1の基板の画素部に配置された前記画素は、前記光電変換素子で発生した信号をリセットする光電変換素子リセット部と、前記光電変換素子が発生した信号を、前記接続部を介して、前記第2の基板の画素部に転送する第1の転送部と、をさらに有し、前記パルス生成部は、前記光電変換素子リセット部と前記第1の転送部とを制御するためのそれぞれの制御信号を生成し、該生成したそれぞれの制御信号を、前記第1のロジック部に供給し、前記第1のロジック部は、前記制御信号に基づいて、前記光電変換素子リセット部と前記第1の転送部とを駆動するためのそれぞれの駆動信号を生成し、該生成したそれぞれの駆動信号を前記光電変換素子リセット部と前記第1の転送部とのそれぞれに供給する、ことを特徴とする請求項19に記載の固体撮像装置。前記第2の基板の画素部に配置された前記画素は、前記接続部を介して転送された前記光電変換素子が発生した信号を、蓄積する蓄積部と、前記光電変換素子が発生した信号を増幅する増幅部と、前記蓄積部に蓄積された信号を、前記増幅部に転送する第2の転送部と、前記第2の転送部によって転送された信号を、リセットするリセット部と、前記増幅部によって増幅された増幅信号を、前記画素から読み出した出力信号として出力する出力部と、をさらに有し、前記パルス生成部は、前記第2の転送部と、前記リセット部と、前記出力部とを制御するためのそれぞれの制御信号を生成し、該生成したそれぞれの制御信号を、前記第2のロジック部に供給し、前記第2のロジック部は、前記制御信号に基づいて、前記第2の転送部と、前記リセット部と、前記出力部とを駆動するためのそれぞれの駆動信号を生成し、該生成したそれぞれの駆動信号を前記第2の転送部と、前記リセット部と、前記出力部とのそれぞれに供給する、ことを特徴とする請求項28に記載の固体撮像装置。前記第1の基板の画素部に配置された前記画素は、前記光電変換素子が発生した信号を増幅し、該増幅された増幅信号を、前記接続部を介して、前記第2の基板の画素部に出力する増幅部と、前記光電変換素子が発生した信号を、前記増幅部に転送する第1の転送部と、前記第1の転送部によって転送された信号を、リセットするリセット部と、をさらに有し、前記パルス生成部は、前記第1の転送部と前記リセット部とを制御するためのそれぞれの制御信号を生成し、該生成したそれぞれの制御信号を、前記第1のロジック部に供給し、前記第1のロジック部は、前記制御信号に基づいて、前記第1の転送部と前記リセット部とを駆動するためのそれぞれの駆動信号を生成し、該生成したそれぞれの駆動信号を前記第1の転送部と前記リセット部とのそれぞれに供給する、ことを特徴とする請求項19に記載の固体撮像装置。前記第2の基板の画素部に配置された前記画素は、前記増幅部の負荷となる負荷部と、前記接続部を介して入力された増幅信号を、サンプルホールドするサンプルホールド部と、前記サンプルホールド部によってサンプルホールドされた信号を、蓄積する蓄積部と、前記蓄積部に蓄積されたサンプルホールドされた信号を、固定電位にクランプするクランプ部と、前記蓄積部に蓄積されたサンプルホールドされた信号を、前記画素から読み出した出力信号として出力する出力部と、をさらに有し、前記パルス生成部は、前記負荷部と、前記サンプルホールド部と、前記クランプ部と、前記出力部とを制御するためのそれぞれの制御信号を生成し、該生成したそれぞれの制御信号を、前記第2のロジック部に供給し、前記第2のロジック部は、前記制御信号に基づいて、前記負荷部と、前記サンプルホールド部と、前記クランプ部と、前記出力部とを駆動するためのそれぞれの駆動信号を生成し、該生成したそれぞれの駆動信号を前記負荷部と、前記サンプルホールド部と、前記クランプ部と、前記出力部とのそれぞれに供給する、ことを特徴とする請求項30に記載の固体撮像装置。前記パルス生成部は、前記画素を同時に選択して、前記第1の基板の画素部に配置された前記画素の前記光電変換素子に入射光量に応じた信号を同時に発生させ、前記画素を行毎に順次選択して、前記第2の基板の画素部に配置された前記画素の前記読み出し回路に、対応する前記光電変換素子で発生した信号を順次読み出させるための制御信号を生成し、該生成した制御信号を、前記選択部と前記ロジック部とに供給する、ことを特徴とする請求項18に記載の固体撮像装置。前記画素は、前記光電変換素子が発生した信号を蓄積する蓄積部と、前記光電変換素子が発生した信号を増幅する増幅部と、をさらに有し、全ての前記画素の前記光電変換素子を同時にリセットし、予め定めた時間が経過した後、前記光電変換素子で発生した信号を、全ての前記画素の前記増幅部によって同時に増幅し、該増幅した増幅信号を、全ての前記画素の前記蓄積部に同時に蓄積し、前記蓄積部に蓄積された前記増幅信号を、前記読み出し回路によって順次読み出した出力信号として出力する、ことを特徴とする請求項1に記載の固体撮像装置。前記接続部における前記第1の基板側の接続点、および前記接続部における前記第2の基板側の接続点は、前記光電変換素子の出力端子から前記読み出し回路の入力端子までに至る経路上の、いずれかの位置に配置される、ことを特徴とする請求項1に記載の固体撮像装置。前記接続部は、バンプである、ことを特徴とする請求項1に記載の固体撮像装置。前記接続部は、前記第1の基板の表面に形成された第1の電極と、前記第2の基板の表面に形成され、前記第1の電極と貼り合わされた第2の電極とを有する、ことを特徴とする請求項1に記載の固体撮像装置。前記第2の基板は、前記光電変換素子に入射する光が照射される前記第1の基板の表面とは反対側の表面と接続される、ことを特徴とする請求項1に記載の固体撮像装置。第1の基板と第2の基板とが、接続部によって電気的に接続された固体撮像装置であって、前記第1の基板に配置され、入射光量に応じた信号を発生させる光電変換素子と、前記第2の基板に前記光電変換素子に対応して配置され、対応する前記光電変換素子で発生した信号を読み出す読み出し回路と、を有する画素が、2次元に複数配置された画素部と、前記画素からの信号の読み出しを制御する読み出し制御回路と、を備え、前記読み出し制御回路は、前記画素からの信号の読み出しを制御するための制御信号を生成するパルス生成部と、前記制御信号に基づいて、少なくとも前記第2の基板の画素部に配置された前記画素の行を選択する選択部と、前記制御信号に基づいて、選択された行の前記画素内の各回路要素を駆動するための駆動信号を生成し、該生成した駆動信号を前記画素部内に配置されたそれぞれの前記画素の各回路要素に供給するロジック部と、を具備し、前記読み出し制御回路を構成する構成要素の内、一部の構成要素を前記第1の基板内に配置し、該読み出し制御回路を構成する残りの構成要素を前記第2の基板内に配置し、前記接続部を介して、前記第1の基板に配置された該読み出し制御回路の構成要素と、前記第2の基板に配置された該読み出し制御回路の構成要素とを電気的に接続された、固体撮像装置、を備えることを特徴とする撮像装置。第1の基板と第2の基板とが、接続部によって電気的に接続された固体撮像装置であって、前記第1の基板に配置され、入射光量に応じた信号を発生させる光電変換素子と、前記第2の基板に前記光電変換素子に対応して配置され、対応する前記光電変換素子で発生した信号をソースおよびドレインの一方に受け、ソースおよびドレインの他方から出力する読み出しトランジスタと、を有する画素が、2次元に複数配置された画素部と、前記画素からの信号の読み出しを制御する読み出し制御回路と、を備え、前記読み出し制御回路は、前記画素からの信号の読み出しを制御するための制御信号を生成するパルス生成部と、前記制御信号に基づいて、少なくとも前記第2の基板の画素部に配置された前記画素の行を選択する選択部と、前記制御信号に基づいて、選択された行の前記画素内の各回路要素を駆動するための駆動信号を生成し、該生成した駆動信号を前記画素部内に配置されたそれぞれの前記画素の各回路要素に供給するロジック部と、を具備し、前記読み出し制御回路を構成する構成要素の内、一部の構成要素を前記第1の基板内に配置し、該読み出し制御回路を構成する残りの構成要素を前記第2の基板内に配置し、前記接続部を介して、前記第1の基板に配置された該読み出し制御回路の構成要素と、前記第2の基板に配置された該読み出し制御回路の構成要素とを電気的に接続する、ことを特徴とする固体撮像装置。前記パルス生成部は、前記画素からの信号を行毎に順次読み出すための制御信号を生成し、前記選択部は、前記第1の基板の画素部および前記第2の基板の画素部に配置された前記画素を、行毎に順次選択し、前記ロジック部は、行毎に順次選択された行の前記画素の各回路要素を駆動するための駆動信号を生成し、該生成した駆動信号を、前記第1の基板の画素部および前記第2の基板の画素部内に配置されたそれぞれの前記画素の各回路要素に供給する、ことを特徴とする請求項39に記載の固体撮像装置。前記ロジック部は、前記第1の基板の画素部内に配置されたそれぞれの前記画素の各回路要素を駆動する駆動回路を有する第1のロジック部と、前記第2の基板の画素部内に配置されたそれぞれの前記画素の各回路要素を駆動する駆動回路を有する第2のロジック部と、を具備し、前記第1のロジック部を前記第1の基板内に配置し、前記第2のロジック部を前記第2の基板内に配置する、ことを特徴とする請求項40に記載の固体撮像装置。前記選択部は、前記第2の基板内に配置され、前記接続部を介して、前記第1のロジック部と該選択部とを電気的に接続する、ことを特徴とする請求項41に記載の固体撮像装置。前記第1のロジック部は、前記第1の基板の画素部に配置された前記画素の各回路要素のそれぞれに対応した複数の前記駆動回路、を具備し、前記選択部は、前記第1の基板の画素部に配置された前記画素の行のそれぞれに対応した複数の選択信号を生成し、該生成したそれぞれの選択信号を、前記第1の基板の画素部に配置された前記画素の行のそれぞれに対応して設けられたそれぞれの前記接続部を介して、前記第1のロジック部内のそれぞれの前記駆動回路に供給する、ことを特徴とする請求項42に記載の固体撮像装置。前記パルス生成部は、前記第2の基板内に配置され、前記接続部を介して、前記第1のロジック部と該パルス生成部とを電気的に接続する、ことを特徴とする請求項41に記載の固体撮像装置。前記第1のロジック部は、前記第1の基板の画素部に配置された前記画素の各回路要素に対応した複数の前記駆動回路、を具備し、前記パルス生成部は、前記第1の基板の画素部に配置された前記画素の各回路要素を制御するためのパルス信号を、前記第1の基板の画素部に配置された前記画素の各回路要素に対応して設けられたそれぞれの前記接続部を介して、前記第1のロジック部内のそれぞれの前記駆動回路に供給する、ことを特徴とする請求項44に記載の固体撮像装置。前記パルス生成部は、前記第2の基板内に配置され、前記接続部を介して、前記第1の基板に配置された前記読み出し制御回路の構成要素と該パルス生成部とを電気的に接続する、ことを特徴とする請求項40に記載の固体撮像装置。前記選択部は、前記第2の基板内に配置され、前記接続部を介して、前記第1の基板に配置された前記読み出し制御回路の構成要素と該選択部とを電気的に接続する、ことを特徴とする請求項40に記載の固体撮像装置。前記第1の基板の画素部に配置された前記画素は、前記光電変換素子で発生した信号をリセットする光電変換素子リセットトランジスタと、前記光電変換素子が発生した信号をソースおよびドレインの一方に受け、ソースおよびドレインの他方から出力し、前記接続部を介して、前記第2の基板の画素部に転送する第1の転送トランジスタと、をさらに有し、前記パルス生成部は、前記光電変換素子リセットトランジスタと前記第1の転送トランジスタとを制御するためのそれぞれの制御信号を生成し、該生成したそれぞれの制御信号を、前記第1のロジック部に供給し、前記第1のロジック部は、前記制御信号に基づいて、前記光電変換素子リセットトランジスタと前記第1の転送トランジスタとを駆動するためのそれぞれの駆動信号を生成し、該生成したそれぞれの駆動信号を前記光電変換素子リセットトランジスタと前記第1の転送トランジスタとのそれぞれのゲートに供給する、ことを特徴とする請求項41に記載の固体撮像装置。前記第2の基板の画素部に配置された前記画素は、前記接続部を介して転送された前記光電変換素子が発生した信号を、蓄積する蓄積容量であるアナログメモリ回路と、前記光電変換素子が発生した信号をゲートに受け、ソースおよびドレインの一方から増幅した増幅信号を出力する増幅トランジスタと、前記蓄積容量に蓄積された信号をソースおよびドレインの一方に受け、ソースおよびドレインの他方から出力して、前記増幅トランジスタに転送する第2の転送トランジスタと、前記第2の転送トランジスタによって転送された信号を、リセットするリセットトランジスタと、前記増幅トランジスタによって増幅された増幅信号をソースおよびドレインの一方に受け、ソースおよびドレインの他方から出力することによって、前記画素から読み出した出力信号として出力する出力トランジスタと、をさらに有し、前記パルス生成部は、前記第2の転送トランジスタと、前記リセットトランジスタと、前記出力トランジスタとを制御するためのそれぞれの制御信号を生成し、該生成したそれぞれの制御信号を、前記第2のロジック部に供給し、前記第2のロジック部は、前記制御信号に基づいて、前記第2の転送トランジスタと、前記リセットトランジスタと、前記出力トランジスタとを駆動するためのそれぞれの駆動信号を生成し、該生成したそれぞれの駆動信号を前記第2の転送トランジスタと、前記リセットトランジスタと、前記出力トランジスタとのそれぞれのゲートに供給する、ことを特徴とする請求項48に記載の固体撮像装置。前記第1の基板の画素部に配置された前記画素は、前記光電変換素子が発生した信号をゲートに受け、ソースおよびドレインの一方から増幅した増幅信号を、前記接続部を介して、前記第2の基板の画素部に出力する増幅トランジスタと、前記光電変換素子が発生した信号をソースおよびドレインの一方に受け、ソースおよびドレインの他方から出力して、前記増幅トランジスタに転送する第1の転送トランジスタと、前記第1の転送トランジスタによって転送された信号を、リセットするリセットトランジスタと、をさらに有し、前記パルス生成部は、前記第1の転送トランジスタと前記リセットトランジスタとを制御するためのそれぞれの制御信号を生成し、該生成したそれぞれの制御信号を、前記第1のロジック部に供給し、前記第1のロジック部は、前記制御信号に基づいて、前記第1の転送トランジスタと前記リセットトランジスタとを駆動するためのそれぞれの駆動信号を生成し、該生成したそれぞれの駆動信号を前記第1の転送トランジスタと前記リセットトランジスタとのそれぞれのゲートに供給する、ことを特徴とする請求項41に記載の固体撮像装置。前記第2の基板の画素部に配置された前記画素は、前記増幅トランジスタの負荷となる負荷トランジスタと、前記接続部を介して入力された増幅信号をソースおよびドレインの一方に受け、サンプルホールドしてソースおよびドレインの他方から出力するサンプルホールドトランジスタと、前記サンプルホールドトランジスタによってサンプルホールドされた信号を、蓄積する蓄積容量であるアナログメモリ回路と、ソースおよびドレインの一方に接続された前記蓄積容量に蓄積されたサンプルホールドされた信号を、ソースおよびドレインの他方に接続された固定電位にクランプするクランプトランジスタと、前記蓄積容量に蓄積されたサンプルホールドされた信号をソースおよびドレインの一方に受け、ソースおよびドレインの他方から出力することによって、前記画素から読み出した出力信号として出力する出力トランジスタと、をさらに有し、前記パルス生成部は、前記負荷トランジスタと、前記サンプルホールドトランジスタと、前記クランプトランジスタと、前記出力トランジスタとを制御するためのそれぞれの制御信号を生成し、該生成したそれぞれの制御信号を、前記第2のロジック部に供給し、前記第2のロジック部は、前記制御信号に基づいて、記負荷トランジスタと、前記サンプルホールドトランジスタと、前記クランプトランジスタと、前記出力トランジスタとを駆動するためのそれぞれの駆動信号を生成し、該生成したそれぞれの駆動信号を記負荷トランジスタと、前記サンプルホールドトランジスタと、前記クランプトランジスタと、前記出力トランジスタとのそれぞれのゲートに供給する、ことを特徴とする請求項50に記載の固体撮像装置。前記画素は、前記光電変換素子が発生した信号を蓄積する蓄積容量であるアナログメモリ回路と、前記光電変換素子が発生した信号をゲートに受け、ソースおよびドレインの一方から増幅した増幅信号を出力する増幅トランジスタと、をさらに有し、全ての前記画素の前記光電変換素子を同時にリセットし、予め定めた時間が経過した後、前記光電変換素子で発生した信号を、全ての前記画素の前記増幅トランジスタによって同時に増幅し、該増幅した増幅信号を、全ての前記画素の前記蓄積容量に同時に蓄積し、前記蓄積容量に蓄積された前記増幅信号を、前記読み出しトランジスタによって順次読み出して出力信号として出力する、ことを特徴とする請求項39に記載の固体撮像装置。第1の基板と第2の基板とが、接続部によって電気的に接続された固体撮像装置であって、前記第1の基板に配置され、入射光量に応じた信号を発生させる光電変換素子と、前記第2の基板に前記光電変換素子に対応して配置され、対応する前記光電変換素子で発生した信号をソースおよびドレインの一方に受け、ソースおよびドレインの他方から出力する読み出しトランジスタと、を有する画素が、2次元に複数配置された画素部と、前記画素からの信号の読み出しを制御する読み出し制御回路と、を備え、前記読み出し制御回路は、前記画素からの信号の読み出しを制御するための制御信号を生成するパルス生成部と、前記制御信号に基づいて、少なくとも前記第2の基板の画素部に配置された前記画素の行を選択する選択部と、前記制御信号に基づいて、選択された行の前記画素内の各回路要素を駆動するための駆動信号を生成し、該生成した駆動信号を前記画素部内に配置されたそれぞれの前記画素の各回路要素に供給するロジック部と、を具備し、前記読み出し制御回路を構成する構成要素の内、一部の構成要素を前記第1の基板内に配置し、該読み出し制御回路を構成する残りの構成要素を前記第2の基板内に配置し、前記接続部を介して、前記第1の基板に配置された該読み出し制御回路の構成要素と、前記第2の基板に配置された該読み出し制御回路の構成要素とを電気的に接続された、固体撮像装置、を備えることを特徴とする撮像装置。特許文献1で開示された技術では、従来のグローバルシャッタ機能を有する画素を、2つの基板に分けて構成している。このため、第1の基板のチップ面積の増大を避けることができる。また、第1の基板と第2の基板とを張り合わせた構成にすることによって、蓄積容量部に蓄積された信号電荷を読み出すまでの待機期間中の光に起因するノイズによる信号品質の劣化を避けることができる。図10は、特許文献1で開示された技術を適用した従来の固体撮像装置の基板の接続構成を示した概観図である。図10aには、固体撮像装置100の第1の基板と第2の基板の接続構成の側面図を示し、図10bには、固体撮像装置100の第1の基板と第2の基板の接続構成の平面図を示している。図10aに示したように、固体撮像装置100では、第1の基板に形成された画素部11と、第2の基板に形成された画素部12とを基板間接続部13を介して接続している。より具体的には、画素部11に光電変換部を形成し、画素部12に蓄積容量部を形成している。また、基板間接続部13内では、例えば、バンプによって画素部11の光電変換部と画素部12の蓄積容量部とを接続している。このようにして、固体撮像装置100では、バンプを介して接続された画素部11と画素部12との構成によって、固体撮像装置100の画素アレイ部40の領域を積層構成で形成している。ところで、固体撮像装置内に配置された画素から画素信号を読み出す際には、それぞれの画素に対して複数の制御信号を送る必要がある。このため、図10に示した固体撮像装置100では、垂直読出し回路200が、第1の基板に形成された画素部11と第2の基板に形成された画素部12とのそれぞれに対して複数の制御信号を送る必要がある。しかしながら、特許文献1には、画素信号を読み出す際に第1の基板の画素と第2の基板の画素とのそれぞれに対して制御信号を送るための構成については、その技術や具体例が開示されていない。仮に、第1の基板の画素の制御信号と第2の基板の画素の制御信号とをそれぞれの基板内で生成する場合、すなわち、図10に示した垂直読出し回路200を、それぞれの基板内に構成する場合を考える。この場合には、画素に対して送る複数の制御信号をそれぞれの基板内で生成することができるため、接続部を介して複数の制御信号をそれぞれの基板間で接続する必要がない。しかし、この場合には、同じ垂直読出し回路200を2つ備えることになるため、固体撮像装置の回路規模が大きくなってしまうという問題がある。また、第1の基板内に構成された垂直読出し回路200と、第2の基板内に構成された垂直読出し回路200とで、制御信号を生成するタイミングのズレが発生してしまうことも考えられる。そこで、仮に、第1の基板の画素の制御信号と第2の基板の画素の制御信号とを、いずれかの基板内で生成する場合を考える。この場合には、同じ垂直読出し回路200を2つ備える必要がないため、上記の場合に比べて固体撮像装置の回路規模を小さくすることができる。しかし、この場合には、一方の基板で生成した数多くの制御信号を他方の基板に送る必要があるため、第1の基板と第2の基板との間の接続部を、数多く配置する必要があるという問題がある。より具体的には、例えば、垂直読出し回路200を第2の基板内に構成する場合、垂直読出し回路200で生成した第1の基板のそれぞれの画素に対応する数多くの制御信号を、基板間接続部13を介して送る必要がある。このため、それぞれの制御信号を対応する画素に送るための基板間接続部13が、第1の基板に形成された全ての画素に対する制御信号の数だけ必要となってしまう。本発明は、上記の課題認識に基づいてなされたものであり、複数枚のチップを接続することによって構成される固体撮像装置において、回路規模の増大や、チップ間の接続部の数が増加することなく、それぞれのチップに形成された画素に制御信号を送ることができる固体撮像装置および撮像装置を提供することを目的としている。上記の課題を解決するため、本発明のある態様に係る固体撮像装置は、第1の基板と第2の基板とが、接続部によって電気的に接続された固体撮像装置であって、前記第1の基板に配置され、入射光量に応じた信号を発生させる光電変換素子と、前記第2の基板に前記光電変換素子に対応して配置され、対応する前記光電変換素子で発生した信号を読み出す読み出し回路と、を有する画素が、2次元に複数配置された画素部と、前記画素からの信号の読み出しを制御する読み出し制御回路と、を備え、前記読み出し制御回路は、前記画素からの信号の読み出しを制御するための制御信号を生成するパルス生成部と、前記制御信号に基づいて、少なくとも前記第2の基板の画素部に配置された前記画素の行を選択する選択部と、前記制御信号に基づいて、選択された行の前記画素内の各回路要素を駆動するための駆動信号を生成し、該生成した駆動信号を前記画素部内に配置されたそれぞれの前記画素の各回路要素に供給するロジック部と、を具備し、前記読み出し制御回路を構成する構成要素の内、一部の構成要素を前記第1の基板内に配置し、該読み出し制御回路を構成する残りの構成要素を前記第2の基板内に配置し、前記接続部を介して、前記第1の基板に配置された該読み出し制御回路の構成要素と、前記第2の基板に配置された該読み出し制御回路の構成要素とを電気的に接続する。また、本発明のある態様に係る撮像装置は、第1の基板と第2の基板とが、接続部によって電気的に接続された固体撮像装置であって、前記第1の基板に配置され、入射光量に応じた信号を発生させる光電変換素子と、前記第2の基板に前記光電変換素子に対応して配置され、対応する前記光電変換素子で発生した信号を読み出す読み出し回路と、を有する画素が、2次元に複数配置された画素部と、前記画素からの信号の読み出しを制御する読み出し制御回路と、を備え、前記読み出し制御回路は、前記画素からの信号の読み出しを制御するための制御信号を生成するパルス生成部と、前記制御信号に基づいて、少なくとも前記第2の基板の画素部に配置された前記画素の行を選択する選択部と、前記制御信号に基づいて、選択された行の前記画素内の各回路要素を駆動するための駆動信号を生成し、該生成した駆動信号を前記画素部内に配置されたそれぞれの前記画素の各回路要素に供給するロジック部と、を具備し、前記読み出し制御回路を構成する構成要素の内、一部の構成要素を前記第1の基板内に配置し、該読み出し制御回路を構成する残りの構成要素を前記第2の基板内に配置し、前記接続部を介して、前記第1の基板に配置された該読み出し制御回路の構成要素と、前記第2の基板に配置された該読み出し制御回路の構成要素とを電気的に接続された、固体撮像装置、を備える。また、本発明のある態様に係る固体撮像装置は、第1の基板と第2の基板とが、接続部によって電気的に接続された固体撮像装置であって、前記第1の基板に配置され、入射光量に応じた信号を発生させる光電変換素子と、前記第2の基板に前記光電変換素子に対応して配置され、対応する前記光電変換素子で発生した信号をソースおよびドレインの一方に受け、ソースおよびドレインの他方から出力する読み出しトランジスタと、を有する画素が、2次元に複数配置された画素部と、前記画素からの信号の読み出しを制御する読み出し制御回路と、を備え、前記読み出し制御回路は、前記画素からの信号の読み出しを制御するための制御信号を生成するパルス生成部と、前記制御信号に基づいて、少なくとも前記第2の基板の画素部に配置された前記画素の行を選択する選択部と、前記制御信号に基づいて、選択された行の前記画素内の各回路要素を駆動するための駆動信号を生成し、該生成した駆動信号を前記画素部内に配置されたそれぞれの前記画素の各回路要素に供給するロジック部と、を具備し、前記読み出し制御回路を構成する構成要素の内、一部の構成要素を前記第1の基板内に配置し、該読み出し制御回路を構成する残りの構成要素を前記第2の基板内に配置し、前記接続部を介して、前記第1の基板に配置された該読み出し制御回路の構成要素と、前記第2の基板に配置された該読み出し制御回路の構成要素とを電気的に接続する。また、本発明のある態様に係る撮像装置は、第1の基板と第2の基板とが、接続部によって電気的に接続された固体撮像装置であって、前記第1の基板に配置され、入射光量に応じた信号を発生させる光電変換素子と、前記第2の基板に前記光電変換素子に対応して配置され、対応する前記光電変換素子で発生した信号をソースおよびドレインの一方に受け、ソースおよびドレインの他方から出力する読み出しトランジスタと、を有する画素が、2次元に複数配置された画素部と、前記画素からの信号の読み出しを制御する読み出し制御回路と、を備え、前記読み出し制御回路は、前記画素からの信号の読み出しを制御するための制御信号を生成するパルス生成部と、前記制御信号に基づいて、少なくとも前記第2の基板の画素部に配置された前記画素の行を選択する選択部と、前記制御信号に基づいて、選択された行の前記画素内の各回路要素を駆動するための駆動信号を生成し、該生成した駆動信号を前記画素部内に配置されたそれぞれの前記画素の各回路要素に供給するロジック部と、を具備し、前記読み出し制御回路を構成する構成要素の内、一部の構成要素を前記第1の基板内に配置し、該読み出し制御回路を構成する残りの構成要素を前記第2の基板内に配置し、前記接続部を介して、前記第1の基板に配置された該読み出し制御回路の構成要素と、前記第2の基板に配置された該読み出し制御回路の構成要素とを電気的に接続された、固体撮像装置、を備える。以下、本発明の実施形態について、図面を参照して説明する。なお、以下の説明は、例示のために特定の詳細な内容が含まれている。しかし、当業者であれば、以下に説明する詳細な内容に様々な変更を加えた場合であっても、本発明の範囲を超えないことは理解できるであろう。従って、以下に説明する本発明の例示的な実施形態は、権利を請求された発明に対して、一般性を失わせることなく、また、何ら限定をすることもなく、述べられたものである。図1は、本実施形態によるデジタルカメラ例えば、デジタル一眼カメラシステムの概略構成を示したブロック図である。ここに示した各構成要素は、ハードウェア的には、コンピュータのCPUやメモリをはじめとする素子で実現することができ、ソフトウェア的にはコンピュータプログラムなどによって実現されるものであるが、ここでは、これらの連携によって実現される機能ブロックとして示している。従って、これらの機能ブロックは、ハードウェア、ソフトウェアの組合せによって、様々な形式で実現できるということは、当業者には理解できるであろう。図1に示したデジタルカメラ7は、レンズユニット部2、固体撮像装置1、画像信号処理装置3、記録装置4、カメラ制御装置5、表示装置6から構成される。なお、図1に示したデジタルカメラ7は、固体撮像装置1を遮光するためのメカニカルシャッタを搭載せず、全画素同時に露光するグローバル露光を行うデジタルカメラである。レンズユニット部2は、カメラ制御装置5によってズーム、フォーカス、絞りなどが駆動制御され、被写体像を固体撮像装置1に結像させる。固体撮像装置1は、カメラ制御装置5によって駆動制御され、レンズユニット部2を介して固体撮像装置1内に入射した被写体光を画像信号に変換するMOS型固体撮像装置である。なお、この固体撮像装置1に関する詳細な説明は、後述する。画像信号処理装置3は、固体撮像装置1から出力された画像信号に対して、信号の増幅、画像データへの変換および各種の補正、画像データの圧縮などの処理を行う。画像信号処理装置3は、各処理における画像データの一時記憶手段として図示しないメモリを利用する。記録装置4は、半導体メモリなどの着脱可能な記録媒体であり、画像データの記録または読み出しを行う。表示装置6は、固体撮像装置1に結像され、画像信号処理装置3によって処理された画像データ、または記録装置4から読み出された画像データに基づく画像を表示する液晶などの表示装置である。カメラ制御装置5は、デジタルカメラ7の全体の制御を行う制御装置である。<第1の実施形態>次に、デジタルカメラ7に搭載した第1の実施形態の固体撮像装置1について説明する。図2は、本第1の実施形態による固体撮像装置1の概略構成を示したブロック図である。図2において、固体撮像装置1は、固体撮像装置制御信号発生回路10、垂直読出し回路20、水平読出し回路30、複数の単位画素50で構成された画素アレイ部40、カラム信号処理回路60、出力アンプ80から構成される。なお、図2に示した固体撮像装置1では、複数の単位画素50が、7行8列に2次元的に配置された画素アレイ部40の例を示している。固体撮像装置制御信号発生回路10は、垂直読出し回路20、水平読出し回路30、およびカラム信号処理回路60を制御する。垂直読出し回路20は、固体撮像装置制御信号発生回路10からの制御に応じて、画素アレイ部40内のそれぞれの単位画素50を制御し、各単位画素50の画素信号を垂直信号線90に出力させる。垂直読出し回路20は、単位画素50を制御するための制御信号を、画素アレイ部40に配置された単位画素50の行毎に出力する。なお、この垂直読出し回路20に関する詳細な説明は、後述する。画素アレイ部40内のそれぞれの単位画素50は、入射した被写体光を画素信号に変換し、垂直読出し回路20から入力された制御信号に応じて、入射した被写体光に応じた画素信号を、垂直信号線90に出力する。なお、この単位画素50に関する詳細な説明は、後述する。カラム信号処理回路60は、画素アレイ部40の各列に配置され、固体撮像装置制御信号発生回路10からの制御に応じて、各列の単位画素50からそれぞれ垂直信号線90に出力された画素信号に対してノイズ抑圧など処理を行う、CDSCorrelatedDoubleSampling:相関二重サンプリング処理などの処理回路である。カラム信号処理回路60は、水平読出し回路30からの制御に応じて、画素信号に対して処理を行った出力信号を、水平信号線70に出力する。水平読出し回路30は、各列に配置されたカラム信号処理回路60から出力される処理後の出力信号を、水平信号線70に順次読み出す。水平信号線70に読み出されたカラム信号処理回路60の出力信号は、出力アンプ80を介して固体撮像装置1の外部に出力される。次に、本第1の実施形態の固体撮像装置1内の画素アレイ部40に備えた単位画素50について説明する。図3は、本第1の実施形態の固体撮像装置1の画素アレイ部40内の単位画素50の概略構成を示した回路図である。図3では、1つの単位画素50を示している。単位画素50は、入射した被写体光を画素信号に変換し、垂直信号線90に出力する。図3に示した単位画素50の概略構成は、従来の固体撮像装置における単位画素の構成と同様の構成である。ただし、本第1の実施形態の固体撮像装置1においては、図3に示したように、それぞれの単位画素50内の各構成要素を、第1の基板の画素部11と第2の基板の画素部12とに分けて配置している。図3において、単位画素50は、第1の基板の画素部11に形成された光電変換部101、光電変換部リセットトランジスタ102、および第1の転送トランジスタ103と、第2の基板の画素部12に形成された第2の転送トランジスタ104、画素リセットトランジスタ105、第1の増幅トランジスタ106、選択トランジスタ107、および電荷蓄積部110とから構成される。また、第1の基板の画素部11と第2の基板の画素部12とは、基板間接続部13によって接続される。基板間接続部13は、第1の基板と第2の基板とを電気的に接続するための接続部である。基板間接続部13は、例えば、蒸着法、めっき法で作製されるバンプなどを用いる。なお、第1の基板と第2の基板との間に存在する空間には、接着剤などの絶縁部材を充填させてもよい。第1の基板と第2の基板とは、基板間接続部13を介して信号の送受信を行う。図3に示した単位画素50では、第1の基板の画素部11内の第1の転送トランジスタ103と、第2の基板の画素部12内の第2の転送トランジスタ104および電荷蓄積部110とが、基板間接続部13を介して接続されている。光電変換部101は、入射した光を光電変換して信号電荷を発生させ、光電変換信号として蓄積する。第1の転送トランジスタ103は、垂直読出し回路20から入力された転送パルス信号ΦTX1-xxに応じて、光電変換部101に蓄積された光電変換信号を、基板間接続部13を介して電荷蓄積部110に転送する。電荷蓄積部110は、光電変換信号を保持蓄積する容量である。第1の転送トランジスタ103によって転送された光電変換信号は、電荷蓄積部110に蓄積される。なお、上述した制御信号の信号名転送パルス信号ΦTX1-xxの内、制御信号の名称転送パルス信号ΦTX1の後の-に続くxxの部分は、画素アレイ部40内に配置されている単位画素50の行番号を表す部分である。以下の説明においては、上述した転送パルス信号ΦTX1も含め、画素アレイ部40内に配置されている単位画素50の行番号の数字を、それぞれの制御信号のxxの部分に記述する。なお、xxの部分に行番号の数字を記述せず、そのままxxと記述した場合には、今回の説明におけるこの制御信号は、画素アレイ部40の特定の行の制御信号ではなく、画素アレイ部40の行毎に異なる制御信号であり、適宜行番号を当てはめて考えることができる制御信号であることを表す。第2の転送トランジスタ104は、垂直読出し回路20から入力された転送パルス信号ΦTX2-xxに応じて、電荷蓄積部110に保持蓄積された光電変換信号を、第1の増幅トランジスタ106のゲート端子に転送する。第1の増幅トランジスタ106は、ゲート端子に転送された光電変換信号に応じた信号電圧を出力する。選択トランジスタ107は、垂直読出し回路20から入力された行選択パルス信号ΦSEL1-xxに応じて、第1の増幅トランジスタ106が出力した信号電圧を、単位画素50が出力する画素信号として垂直信号線90に出力する。光電変換部リセットトランジスタ102は、垂直読出し回路20から入力されたリセットパルス信号ΦFT1-xxに応じて、光電変換部101を電源電圧VDDにリセットする。画素リセットトランジスタ105は、垂直読出し回路20から入力されたリセットパルス信号ΦRST1-xxに応じて、単位画素50内の信号を電源電圧VDDにリセットする。固体撮像装置1は、画素アレイ部40内に配置された単位画素50を行毎に順次露光させる方式以下、ローリングシャッタ方式というの露光と、画素アレイ部40内に配置された全ての単位画素50を同時に露光させるグローバルシャッタ方式の露光とに対応している。そして、固体撮像装置1では、垂直読出し回路20が、それぞれの露光方式に応じて単位画素50を制御する。より具体的には、ローリングシャッタ方式の露光を行う場合、垂直読出し回路20は、リセットパルス信号ΦFT1-xxと転送パルス信号ΦTX1-xxとを行毎に順次出力することによって、単位画素50の光電変換部101による光電変換の開始と、光電変換部101が蓄積した光電変換信号の電荷蓄積部110への転送保持とを、順次行わせる。また、グローバルシャッタ方式の露光を行う場合、垂直読出し回路20は、全ての単位画素50のリセットパルス信号ΦFT1-xxを同時に出力して、全ての単位画素50の光電変換部101による光電変換を同時に開始させる。そして、あらかじめ定められた露光時間が経過した後、垂直読出し回路20は、全ての単位画素50の転送パルス信号ΦTX1-xxを同時に出力して、全ての単位画素50の光電変換部101が蓄積した光電変換信号を同時に、電荷蓄積部110に転送して保持させる。その後、固体撮像装置1では、垂直読出し回路20が、単位画素50を行毎に順次制御することによって、それぞれの単位画素50が光電変換した画素信号を、垂直信号線90に出力する。より具体的には、垂直読出し回路20は、単位画素50の行毎に転送パルス信号ΦTX2-xx、リセットパルス信号ΦRST1-xx、行選択パルス信号ΦSEL1-xxを制御し、それぞれの電荷蓄積部110に保持された光電変換信号を、画素信号として垂直信号線90に順次出力読み出しさせる。単位画素50では、電荷蓄積部110を設けることによって、それぞれの単位画素50が読み出されるまでに発生するリークなどに起因するノイズによる信号の品質の劣化を抑圧している。次に、本第1の実施形態の固体撮像装置1内の垂直読出し回路20について説明する。図4は、本第1の実施形態の固体撮像装置1内の垂直読出し回路20の概略構成を示した回路図である。垂直読出し回路20は、固体撮像装置制御信号発生回路10からの制御に応じて、画素アレイ部40内に配置された単位画素50を行毎に制御するための制御信号を、それぞれの単位画素50に出力し、各行の単位画素50の画素信号を垂直信号線90に出力させる。なお、図4では、画素アレイ部40内に4行1列に2次元的に配置された単位画素50を行毎に制御する垂直読出し回路20の例を示している。図4において、垂直読出し回路20は、画素アレイ部40内に配置された特定の行の単位画素50を選択する垂直選択部201と、垂直選択部201によって選択された行の単位画素50の内、第2の基板の画素部12に形成された各トランジスタの制御信号を生成するロジック部202と、垂直選択部201によって選択された行の単位画素50の内、第1の基板の画素部11に形成された各トランジスタの制御信号を生成するロジック部203と、垂直選択部201とロジック部202とロジック部203とに、単位画素50を制御するための制御信号パルス信号を生成するパルス生成部205から構成される。図4に示した垂直読出し回路20の概略構成は、従来の固体撮像装置における垂直読出し回路の構成と同様の構成である。ただし、本第1の実施形態の固体撮像装置1においては、図4に示したように、垂直読出し回路20内の各構成要素を、第1の基板と第2の基板とに分けて配置している。より具体的には、垂直読出し回路20において、垂直選択部201、ロジック部202、およびパルス生成部205を第2の基板に配置し、ロジック部203を第1の基板に配置している。また、第1の基板に配置されたロジック部203と、第2の基板に配置された垂直選択部201およびパルス生成部205とは、図3に示した単位画素50における第1の基板の画素部11と第2の基板の画素部12との接続と同様に、基板間接続部13によって接続している。すなわち、垂直読出し回路20においては、垂直選択部201およびパルス生成部205を、第2の基板にのみ配置し、垂直選択部201が生成した行選択信号を、基板間接続部13を介して第1の基板に配置されたロジック部203に出力する。また、パルス生成部205が生成した信号の一部を、基板間接続部13を介して第1の基板に配置されたロジック部203に出力している。基板間接続部13は、図3に示した基板間接続部13と同様に、第1の基板と第2の基板とを電気的に接続するための接続部であるため、詳細な説明は省略する。図4に示した垂直読出し回路20では、第1の基板のロジック部203の行選択信号VSR1~4が、第2の基板の垂直選択部201の行選択信号VSR1~4と、基板間接続部13を介して接続されている。また、第1の基板のロジック部203のリセットパルス信号ΦFT1および転送パルス信号ΦTX1が、第2の基板のパルス生成部205のリセットパルス信号ΦFT1および転送パルス信号ΦTX1と、基板間接続部13を介してそれぞれ接続されている。パルス生成部205は、固体撮像装置制御信号発生回路10からの制御に応じて、画素アレイ部40内に配置された単位画素50を選択するための制御信号画素選択信号ΦST,クロック信号ΦCLK1およびΦCLK2,全画素選択信号ΦSRを生成する。そして、パルス生成部205は、生成した単位画素50を選択するための制御信号を、垂直選択部201に出力する。また、パルス生成部205は、固体撮像装置制御信号発生回路10からの制御に応じて、画素アレイ部40内に配置された単位画素50を制御するためのパルス信号転送パルス信号ΦTX1,転送パルス信号ΦTX2,行選択パルス信号ΦSEL1,リセットパルス信号ΦFT1,リセットパルス信号ΦRST1を制御信号として生成する。そして、パルス生成部205は、生成した単位画素50を制御するための制御信号のそれぞれを、ロジック部202またはロジック部203に出力する。垂直選択部201は、パルス生成部205から入力された単位画素50を選択するための制御信号に基づいて、画素アレイ部40内に配置された単位画素50を行毎に選択させるための行選択信号VSR1~4を生成する。そして、垂直選択部201は、生成した行選択信号VSR1~4を、ロジック部202およびロジック部203に出力する。なお、垂直選択部201は、例えば、複数のフリップフロップ21を接続したシフトレジスタによって構成される。なお、垂直選択部201は、パルス生成部205から入力された制御信号画素選択信号ΦST、クロック信号ΦCLK1、クロック信号ΦCLK2、および全画素選択信号ΦSRに応じて、画素アレイ部40内に配置された単位画素50を行毎に順次選択状態、または全ての単位画素50を同時に選択する状態にすることができる。これにより、単位画素50内のそれぞれのトランジスタに、パルス生成部205が生成したパルス信号が、ロジック部202およびロジック部203を介して出力される。垂直選択部201は、固体撮像装置1がローリングシャッタ方式の露光を行うときには、パルス生成部205から入力された画素選択信号ΦST、クロック信号ΦCLK1、およびクロック信号ΦCLK2に基づいて、画素アレイ部40内に配置された単位画素50を行毎に順次選択させるための行選択信号VSR1~4を生成する。また、垂直選択部201は、固体撮像装置1がグローバルシャッタ方式の露光を行うときには、パルス生成部205から入力された全画素選択信号ΦSRに基づいて、画素アレイ部40内に配置された全ての単位画素50を同時に選択させるための行選択信号VSR1~4を生成する。ロジック部202は、垂直選択部201から入力された行選択信号VSR1~4に基づいて、単位画素50の内、第2の基板の画素部12に形成された各トランジスタに、パルス生成部205から入力されたそれぞれのパルス信号転送パルス信号ΦTX2、行選択パルス信号ΦSEL1、およびリセットパルス信号ΦRST1を出力する。なお、ロジック部202は、例えば、複数の論理積回路AND回路22などの論理素子によって構成される。より具体的には、ロジック部202は、行選択信号VSR1~4に基づいて、転送パルス信号ΦTX2、行選択パルス信号ΦSEL1、およびリセットパルス信号ΦRST1を出力する画素アレイ部40内に配置された単位画素50の行を選択する。そして、選択した行の単位画素50内の各トランジスタを動作させ、選択していない行の単位画素50内の各トランジスタを動作させないためのパルス信号転送パルス信号ΦTX2-1~4、行選択パルス信号ΦSEL1-1~4、およびリセットパルス信号ΦRST1-1~4を生成する。そして、画素アレイ部40内に配置された全ての単位画素50の内、第2の基板の画素部12に形成されたそれぞれのトランジスタに、生成した転送パルス信号ΦTX2-1~4、行選択パルス信号ΦSEL1-1~4、およびリセットパルス信号ΦRST1-1~4を出力する。これにより、選択した行の単位画素50の内、第2の基板の画素部12に形成された各トランジスタのみに、パルス生成部205から入力された転送パルス信号ΦTX2、行選択パルス信号ΦSEL1、およびリセットパルス信号ΦRST1が出力される。ロジック部203は、基板間接続部13を介して垂直選択部201から入力された行選択信号VSR1~4に基づいて、単位画素50の内、第1の基板の画素部11に形成された各トランジスタに、基板間接続部13を介してパルス生成部205から入力されたそれぞれのパルス信号転送パルス信号ΦTX1およびリセットパルス信号ΦFT1を出力する。なお、ロジック部203は、例えば、複数の論理積回路AND回路22などの論理素子によって構成される。より具体的には、ロジック部203は、行選択信号VSR1~4に基づいて、転送パルス信号ΦTX1およびリセットパルス信号ΦFT1を出力する画素アレイ部40内に配置された単位画素50の行を選択する。そして、選択した行の単位画素50内の各トランジスタを動作させ、選択していない行の単位画素50内の各トランジスタを動作させないためのパルス信号転送パルス信号ΦTX1-1~4およびリセットパルス信号ΦFT1-1~4を生成する。そして、画素アレイ部40内に配置された全ての単位画素50の内、第1の基板の画素部11に形成されたそれぞれのトランジスタに、生成した転送パルス信号ΦTX1-1~4およびリセットパルス信号ΦFT1-1~4を出力する。これにより、選択した行の単位画素50の内、第1の基板の画素部11に形成された各トランジスタのみに、基板間接続部13を介してパルス生成部205から入力された転送パルス信号ΦTX1およびリセットパルス信号ΦFT1が出力される。このような構成によって、固体撮像装置1は、ローリングシャッタ方式の露光とグローバルシャッタ方式の露光とを行う。固体撮像装置1がローリングシャッタ方式の露光を行うとき、垂直読出し回路20は、転送パルス信号ΦTX1-1~4およびリセットパルス信号ΦFT1-1~4によって、第1の基板の画素部11に形成された光電変換部101による光電変換の開始と、光電変換部101が蓄積した光電変換信号の電荷蓄積部110への転送保持とを、行毎に順次制御する。また、固体撮像装置1がグローバルシャッタ方式の露光を行うとき、垂直読出し回路20は、転送パルス信号ΦTX1-1~4およびリセットパルス信号ΦFT1-1~4によって、第1の基板の画素部11に形成された全ての光電変換部101による光電変換の開始と、全ての光電変換部101が蓄積した光電変換信号のそれぞれの電荷蓄積部110への転送保持とを、同時に制御する。そして、固体撮像装置1が電荷蓄積部110に保持された光電変換信号を読み出すときに、垂直読出し回路20は、転送パルス信号ΦTX2-1~4、行選択パルス信号ΦSEL1-1~4、およびリセットパルス信号ΦRST1-1~4を行毎に制御することによって、画素信号を垂直信号線90に順次出力読み出しする。上記に述べたように、本第1の実施形態における固体撮像装置1では、垂直読出し回路20内の構成要素ロジック部202およびロジック部203を、第1の基板と第2の基板とに分けて配置している。これにより、本第1の実施形態の固体撮像装置1では、垂直読出し回路をそれぞれの基板内に構成する場合のように、回路規模が大きくなることなく、垂直読み出し回路20を構成することができる。また、本第1の実施形態における固体撮像装置1では、1つの垂直選択部201とパルス生成部205とによって、それぞれの単位画素50内の各構成要素を制御する制御信号パルス信号の出力タイミングを決定している。これにより、本第1の実施形態の固体撮像装置1では、第1の基板の画素部11と第2の基板の画素部12とに分けて形成された単位画素50内の各トランジスタを制御する制御信号パルス信号にタイミングのズレが発生することなく、それぞれの単位画素50内の各構成要素を制御することができる。また、本第1の実施形態における固体撮像装置1では、第2基板に配置された垂直選択部201およびパルス生成部205から出力されたそれぞれの制御信号パルス信号に基づいて、ロジック部203とロジック部202とのそれぞれが、第1の基板の画素部11と第2の基板の画素部12とに分けて配置された単位画素50内の各トランジスタに、対応する制御信号パルス信号を出力している。すなわち、第1の基板の画素部11に形成された各トランジスタに出力する制御信号パルス信号は、第1基板内で生成し、第2の基板の画素部12に形成された各トランジスタに出力する制御信号パルス信号は、第2基板内で生成している。これにより、本第1の実施形態の固体撮像装置1では、第1の基板の画素部11および第2の基板の画素部12に形成された各トランジスタに出力する全ての制御信号パルス信号を、いずれか一方の基板内で生成する場合よりも、第1の基板の信号と第2の基板の信号とを接続する基板間接続部13の数を少なくすることができる。例えば、図3に示した単位画素50を画素アレイ部40に備えた場合を考える。このとき、第2の基板に垂直読出し回路20を備えた従来の固体撮像装置では、第1の基板の画素部11に形成された光電変換部リセットトランジスタ102および第1の転送トランジスタ103の2つのトランジスタを制御するための制御信号パルス信号をそれぞれ、第2の基板から第1の基板に基板間接続部13を介して接続する。これに対して本第1の実施形態の固体撮像装置1では、画素アレイ部40に配置された単位画素50の行数の行選択信号VSRと、第1の基板の画素部11に形成された光電変換部リセットトランジスタ102および第1の転送トランジスタ103のそれぞれのトランジスタを制御するための2つのパルス信号リセットパルス信号ΦFT1と転送パルス信号ΦTX1とを、第2の基板から第1の基板に基板間接続部13を介して接続する。すなわち、従来の固体撮像装置では、画素アレイ部40に配置された単位画素50の行数×2の基板間接続部13が必要であったのに対し、固体撮像装置1では、画素アレイ部40に配置された単位画素50の行数2の基板間接続部13が必要であるのみである。このため、本第1の実施形態の固体撮像装置1では、基板間接続部13の数を、およそ、画素アレイ部40に配置された単位画素50の行数分、少なくすることができる。ここで、本第1の実施形態の固体撮像装置1において第1の基板と第2の基板とに分けて配置した垂直読出し回路20内の構成要素の接続について説明する。特に、第2の基板に配置された垂直選択部201の信号行選択信号VSR1~4と第1の基板に配置されたロジック部203の信号行選択信号VSR1~4とを接続する基板間接続部13の配置について説明する。図5は、本第1の実施形態の固体撮像装置1内の垂直読出し回路20における基板間接続部30の配置の一例を模式的に示した図である。図6aには、垂直読出し回路20の概略構成の回路図を示し、図6bには、固体撮像装置1における垂直読出し回路20部分の基板間接続部13の配置の側面図を示し、図6cには、固体撮像装置1における垂直読出し回路20部分の基板間接続部13の配置の平面図を示している。本第1の実施形態の固体撮像装置1において、第1の基板と第2の基板との行選択信号VSR1~4を接続する基板間接続部13は、画素アレイ部40に配置された単位画素50の配置に合わせて、1列に配置することもできる。しかし、例えば、図5に示したように、基板間接続部13を配置する位置を行ごとに変更した千鳥状に配置することもできる。このように、基板間接続部13の配置を変更することによって、隣り合う2つの基板間接続部13の接続ピッチを広げることができ、第1の基板と第2の基板とを接続する際の歩留まりの劣化を抑圧することができる。また、基板間接続部13の間の接続ピッチを広げているため、基板間接続部13の大きさを大きくすることもできる。これにより、さらに歩留まりの劣化を抑圧することができる。<第2の実施形態>次に、デジタルカメラ7に搭載した第2の実施形態の固体撮像装置について説明する。本第2の実施形態の固体撮像装置は、グローバルシャッタ方式の露光のみに対応した固体撮像装置である。なお、本第2の実施形態の固体撮像装置は、図2に示した第1の実施形態の固体撮像装置1内の垂直読出し回路20が異なる回路構成となっているのみであり、その他の構成要素は、第1の実施形態の固体撮像装置1と同様である。従って、本第2の実施形態の固体撮像装置の構成要素において、図2に示した第1の実施形態の固体撮像装置1と同様の構成要素には、同一の符号を付加して詳細な説明は省略する。図6は、本第2の実施形態の固体撮像装置内の垂直読出し回路25の概略構成を示した回路図である。垂直読出し回路25は、図4に示した垂直読出し回路20と同様に、固体撮像装置制御信号発生回路10からの制御に応じて、画素アレイ部40内に配置された単位画素50を行毎に制御するための制御信号を、それぞれの単位画素50に出力し、各行の単位画素50の画素信号を垂直信号線90に出力させる。なお、図6に示した垂直読出し回路25も、図4に示した垂直読出し回路20と同様に、画素アレイ部40内に4行1列に2次元的に配置された単位画素50を行毎に制御する例を示している。図6において、垂直読出し回路25は、画素アレイ部40内に配置された特定の行の単位画素50を選択する垂直選択部251と、垂直選択部251によって選択された行の単位画素50の内、第2の基板の画素部12に形成された各トランジスタの制御信号を生成するロジック部202と、全ての行の単位画素50において、第1の基板の画素部11に形成された各トランジスタの制御信号を生成するロジック部253と、垂直選択部251とロジック部202とロジック部253とに、単位画素50を制御するための制御信号パルス信号を生成するパルス生成部255から構成される。垂直読出し回路25は、図4に示した垂直読出し回路20と同様に、垂直読出し回路25内の各構成要素を、第1の基板と第2の基板とに分けて配置している。すなわち、垂直読出し回路25でも、垂直選択部251、ロジック部202、およびパルス生成部255を第2の基板に配置し、ロジック部253を第1の基板に配置している。そして、第1の基板に配置されたロジック部253と、第2の基板に配置された垂直読出し回路25の構成要素とを、図4に示した垂直読出し回路20と同様に、基板間接続部13によって接続している。ただし、本第2の実施形態の固体撮像装置は、グローバルシャッタ方式の露光のみに対応した固体撮像装置であるため、垂直読出し回路25において第1の基板に配置されたロジック部253は、第2の基板に配置されたパルス生成部255とのみ、基板間接続部13によって接続される。すなわち、図6に示したように、垂直読出し回路25では、図4に示した垂直読出し回路20における行選択信号VSR1~4を、第1の基板に配置されたロジック部253に接続していない点が、垂直読出し回路20と異なる。そして、垂直読出し回路25では、行選択信号VSR1~4の代わりに、第2の基板のパルス生成部255のグローバルシャッタ信号ΦGSを、基板間接続部13を介して接続している。上述した垂直読出し回路20と垂直読出し回路25との違いによって、垂直読出し回路25では、垂直選択部251と、ロジック部253と、パルス生成部255とが、図4に示した垂直読出し回路20に備えた垂直選択部201と、ロジック部203と、パルス生成部205と異なる。パルス生成部255は、固体撮像装置制御信号発生回路10からの制御に応じて、画素アレイ部40内に配置された単位画素50を選択するための制御信号画素選択信号ΦST,クロック信号ΦCLK1およびΦCLK2,全画素選択信号ΦSR,グローバルシャッタ信号ΦGSを生成する。そして、パルス生成部255は、生成した単位画素50を選択するための制御信号を、垂直選択部251またはロジック部253に出力する。また、パルス生成部255は、固体撮像装置制御信号発生回路10からの制御に応じて、画素アレイ部40内に配置された単位画素50を制御するためのパルス信号転送パルス信号ΦTX1,転送パルス信号ΦTX2,行選択パルス信号ΦSEL1,リセットパルス信号ΦFT1,リセットパルス信号ΦRST1を制御信号として生成する。そして、パルス生成部255は、生成した単位画素50を制御するための制御信号のそれぞれを、ロジック部202またはロジック部253に出力する。なお、パルス生成部255が生成する単位画素50を制御するためのパルス信号は、図4に示した垂直読出し回路20に備えたパルス生成部205が生成し出力するパルス信号と同様であるため、詳細な説明は省略する。垂直選択部251は、パルス生成部255から入力された制御信号画素選択信号ΦST、クロック信号ΦCLK1、およびクロック信号ΦCLK2に基づいて、図4に示した垂直読出し回路20に備えた垂直選択部201と同様に、画素アレイ部40内に配置された単位画素50を行毎に選択させるための行選択信号VSR1~4を生成する。ただし、垂直選択部251は、生成した行選択信号VSR1~4を、ロジック部202のみに出力し、ロジック部202を介して、単位画素50の内、第2の基板の画素部12に形成された各トランジスタに、パルス生成部255が生成したそれぞれのパルス信号を出力させる。なお、垂直選択部251は、図4に示した垂直読出し回路20に備えた垂直選択部201と同様に、例えば、複数のフリップフロップ21を接続したシフトレジスタによって構成される。また、垂直選択部251は、パルス生成部255から入力された全画素選択信号ΦSRに基づいて、第2の基板の画素部12の全ての行を同時に選択させるための行選択信号VSR1~4を生成することもできる。すなわち、垂直選択部251は、第2の基板の画素部12に形成された各トランジスタに、パルス生成部255が生成したそれぞれのパルス信号を、ロジック部202を介して全ての行の単位画素50に同時に出力させることもできる。なお、垂直選択部251の動作は、図4に示した垂直読出し回路20に備えた垂直選択部201の動作と同様であるため、詳細な説明は省略する。ロジック部202は、垂直選択部251から入力された行選択信号VSR1~4に基づいて、単位画素50の内、第2の基板の画素部12に形成された各トランジスタに、パルス生成部255から入力されたそれぞれのパルス信号転送パルス信号ΦTX2、行選択パルス信号ΦSEL1、およびリセットパルス信号ΦRST1を出力する。なお、ロジック部202の動作は、パルス生成部255から入力されたそれぞれのパルス信号を出力する以外は、図4に示した垂直読出し回路20に備えたロジック部202の動作と同様であるため、詳細な説明は省略する。ロジック部253は、基板間接続部13を介してパルス生成部255から入力されたグローバルシャッタ信号ΦGSに基づいて、全ての行の単位画素50において、第1の基板の画素部11に形成された各トランジスタに、基板間接続部13を介してパルス生成部255から入力されたそれぞれのパルス信号転送パルス信号ΦTX1およびリセットパルス信号ΦFT1を同時に出力する。なお、ロジック部253は、例えば、複数の論理積回路AND回路22などの論理素子によって構成される。より具体的には、ロジック部253は、グローバルシャッタ信号ΦGSに基づいて、転送パルス信号ΦTX1およびリセットパルス信号ΦFT1を出力する画素アレイ部40内に配置された単位画素50の全ての行を選択する。そして、全ての行の単位画素50内の各トランジスタを動作させるためのパルス信号転送パルス信号ΦTX1-1~4およびリセットパルス信号ΦFT1-1~4を生成する。そして、画素アレイ部40内に配置された全ての単位画素50において、第1の基板の画素部11に形成されたそれぞれのトランジスタに、生成した転送パルス信号ΦTX1-1~4およびリセットパルス信号ΦFT1-1~4を同時に出力する。これにより、全ての行の単位画素50の内、第1の基板の画素部11に形成された各トランジスタに、基板間接続部13を介してパルス生成部255から入力された転送パルス信号ΦTX1およびリセットパルス信号ΦFT1が同時に出力される。このような構成によって、本第2の実施形態の固体撮像装置がグローバルシャッタ方式の露光を行うとき、垂直読出し回路25は、全ての単位画素50に対して同時に、転送パルス信号ΦTX1-1~4およびリセットパルス信号ΦFT1-1~4を出力する。これにより、第1の基板の画素部11に形成された全ての光電変換部101による光電変換の開始と、全ての光電変換部101が蓄積した光電変換信号のそれぞれの電荷蓄積部110への転送保持とを、同時に制御する。そして、固体撮像装置1が電荷蓄積部110に保持された光電変換信号を読み出すときに、垂直読出し回路25は、転送パルス信号ΦTX2-1~4、行選択パルス信号ΦSEL1-1~4、およびリセットパルス信号ΦRST1-1~4を行毎に制御することによって、画素信号を垂直信号線90に順次出力読み出しする。上記に述べたように、本第2の実施形態における固体撮像装置でも、第1の実施形態の固体撮像装置1と同様に、垂直読出し回路25内の構成要素ロジック部202およびロジック部253を、第1の基板と第2の基板とに分けて配置している。また、1つの垂直選択部251とパルス生成部255とによって、それぞれの単位画素50内の各構成要素を制御する制御信号パルス信号の出力タイミングを決定している。これにより、第1の実施形態における固体撮像装置1と同様の効果を得ることができる。また、本第2の実施形態における固体撮像装置では、第2基板に配置されたパルス生成部255が、第1の基板の画素部11に配置された単位画素50内の各トランジスタを同時に制御するための制御信号パルス信号を生成している。これにより、本第2の実施形態の固体撮像装置に備えた垂直読出し回路25では、第1の基板の信号と第2の基板の信号とを接続する基板間接続部13の数を、第1の実施形態の固体撮像装置1の垂直読出し回路20よりも、さらに少なくすることができる。すなわち、本第2の実施形態における固体撮像装置に備えた垂直読出し回路25では、第1の基板の画素部11に配置された単位画素50内のそれぞれのトランジスタの制御信号の数に、1つの制御信号グローバルシャッタ信号ΦGSを加えるのみで、グローバルシャッタ方式の露光に対応することができる。このことは、第1の基板と第2の基板とを接続する際の歩留まり劣化の抑圧に大きな効果を得ることができる。<第3の実施形態>次に、デジタルカメラ7に搭載した第3の実施形態の固体撮像装置について説明する。なお、本第3の実施形態の固体撮像装置は、図2に示した第1の実施形態の固体撮像装置1の画素アレイ部40内の単位画素50が異なる回路構成となっている。また、単位画素の構成変更に伴って、図2に示した第1の実施形態の固体撮像装置1内の垂直読出し回路20も異なる回路構成となっている。より具体的には、図2に示した第1の実施形態の固体撮像装置1の単位画素50が単位画素52に代わり、垂直読出し回路20が垂直読出し回路26に代わっている。その他の構成要素は、第1の実施形態の固体撮像装置1と同様である。従って、本第3の実施形態の固体撮像装置の構成要素において、図2に示した第1の実施形態の固体撮像装置1と同様の構成要素には、同一の符号を付加して詳細な説明は省略する。図7は、本第3の実施形態の固体撮像装置の画素アレイ部40内の単位画素52の概略構成を示した回路図である。単位画素52は、図3に示した単位画素50と同様に、入射した被写体光を画素信号に変換し、垂直読出し回路26から入力された制御信号に応じて、入射した被写体光に応じた画素信号を、垂直信号線90に出力する。図7では、1つの単位画素52を示している。なお、本第3の実施形態の固体撮像装置においても、図7に示したように、それぞれの単位画素52内の各構成要素を、第1の基板の画素部11と第2の基板の画素部12とに分けて配置している。以下の説明においては、単位画素52の構成要素において、図3に示した単位画素50の構成要素と同様の機能の構成要素には、同一の符号を付加して説明する。図7において、単位画素52は、第1の基板の画素部11に形成された光電変換部101、第1の転送トランジスタ103、画素リセットトランジスタ105、および第1の増幅トランジスタ106と、第2の基板の画素部12に形成された選択トランジスタ107、画素内サンプルホールドトランジスタ108、画素内クランプトランジスタ109、電荷蓄積部110、第2の増幅トランジスタ111、第1の画素負荷トランジスタ112、および画素内クランプ容量113とから構成される。また、第1の基板の画素部11と第2の基板の画素部12とは、基板間接続部13によって接続される。基板間接続部13は、図3に示した基板間接続部13と同様に、第1の基板と第2の基板とを電気的に接続するための接続部であるため、詳細な説明は省略する。図7に示した単位画素52では、第1の基板の画素部11内の第1の増幅トランジスタ106と、第2の基板の画素部12内の第1の画素負荷トランジスタ112および画素内クランプ容量113とが、基板間接続部13を介して接続されている。光電変換部101は、入射した光を光電変換して信号電荷を発生させ、光電変換信号として蓄積する。第1の転送トランジスタ103は、垂直読出し回路26から入力された転送パルス信号ΦTX1-xxに応じて、光電変換部101に蓄積された光電変換信号を、第1の増幅トランジスタ106のゲート端子に転送する。第1の増幅トランジスタ106は、ゲート端子に転送された光電変換信号に応じた信号電圧を出力する。なお、上述した制御信号の信号名転送パルス信号ΦTX1-xxの内、制御信号の名称転送パルス信号ΦTX1の後の-に続くxxの部分は、図3に示した単位画素50と同様に、画素アレイ部40内に配置されている単位画素52の行番号を表す部分である。従って、本第3の実施形態の説明においても、第1の実施形態および第2の実施形態と同様に、画素アレイ部40内に配置されている単位画素52の行番号の数字を、それぞれの制御信号のxxの部分に記述する。また、xxの部分に行番号の数字を記述せず、そのままxxと記述した場合も、第1の実施形態および第2の実施形態と同様に、今回の説明におけるこの制御信号は、適宜行番号を当てはめて考えることができる制御信号であることを表す。画素リセットトランジスタ105は、垂直読出し回路26から入力されたリセットパルス信号ΦRST1-xxに応じて、単位画素52内の信号を電源電圧VDDにリセットする。第1の画素負荷トランジスタ112は、垂直読出し回路26から入力されたバイアス信号ΦBIAS-xxに応じて、第1の増幅トランジスタ106の負荷として機能する。第1の画素負荷トランジスタ112は、第1の増幅トランジスタ106を駆動するための電流を、第1の増幅トランジスタ106に供給する。画素内クランプ容量113は、第1の増幅トランジスタ106から出力される信号電圧を保持蓄積する容量である。画素内クランプトランジスタ109は、垂直読出し回路26から入力されたクランプパルス信号ΦCLP-xxに応じて、電荷保持部110および画素内クランプ容量113を固定電位にクランプする。これにより、電荷保持部110および画素内クランプ容量113は、クランプされた固定電位を保持する。画素内サンプルホールドトランジスタ108は、垂直読出し回路26から入力されたサンプルホールドトパルス信号ΦSHP-xxに応じて、電荷蓄積部110に信号を保持させる。電荷蓄積部110は、画素内サンプルホールドトランジスタ108を介して入力された信号電圧単位画素52内でノイズ処理された信号を保持蓄積する容量である。単位画素52では、第1の画素負荷トランジスタ112、画素内クランプトランジスタ109、画素内サンプルホールドトランジスタ108、電荷保持部110、および画素内クランプ容量113の構成によって、リークなどに起因するノイズの除去処理を単位画素52内で行う。そして、電荷蓄積部110は、ノイズ除去処理された信号を保持蓄積する。なお、電荷蓄積部110としては、単位面積当たりのリーク電流暗電流が少ない容量であるMIMMetalInsulatorMetal容量や、MOSMetalOxideSemiconductor容量を使用することがより望ましい。これにより、ノイズに対する耐性が向上し、高品質な信号を得ることができる。第2の増幅トランジスタ111は、ゲート端子の電圧、すなわち、電荷蓄積部110に蓄積されたノイズ除去処理された信号に応じた信号電圧を出力する。選択トランジスタ107は、垂直読出し回路26から入力された行選択パルス信号ΦSEL1-xxに応じて、第2の増幅トランジスタ111が出力した信号電圧を、単位画素52が出力する画素信号として垂直信号線90に出力する。本第3の実施形態の固体撮像装置は、図2に示した第1の実施形態の固体撮像装置1と同様に、画素アレイ部40内に配置された単位画素52を行毎に順次露光させるローリングシャッタ方式の露光と、画素アレイ部40内に配置された全ての単位画素52を同時に露光させるグローバルシャッタ方式の露光とに対応している。そして、本第3の実施形態の固体撮像装置では、垂直読出し回路26が、それぞれの露光方式に応じて単位画素52を制御する。より具体的には、ローリングシャッタ方式の露光を行う場合、垂直読出し回路26は、リセットパルス信号ΦRST1-xxと転送パルス信号ΦTX1-xxとを行毎に順次出力することによって、単位画素52の光電変換部101による光電変換の開始と、光電変換部101が蓄積した光電変換信号の第1の増幅トランジスタ106のゲート端子への転送とを、順次行わせる。そして、垂直読出し回路26は、単位画素52のサンプルホールドトパルス信号ΦSHP-xx、クランプパルス信号ΦCLP-xx、バイアス信号ΦBIAS-xx、リセットパルス信号ΦRST1-xxを順次制御することによって、光電変換信号の増幅とノイズ除去処理とを順次行い、ノイズを除去した信号を電荷蓄積部110に順次保持させる。また、グローバルシャッタ方式の露光を行う場合、垂直読出し回路26は、全ての単位画素52のリセットパルス信号ΦRST1-xxと転送パルス信号ΦTX1-xxとを同時に出力して、全ての単位画素52の光電変換部101による光電変換を同時に開始させる。そして、あらかじめ定められた露光時間が経過した後、垂直読出し回路26は、全ての単位画素52の転送パルス信号ΦTX1-xxを同時に出力して、全ての単位画素52の光電変換部101が蓄積した光電変換信号を同時に、第1の増幅トランジスタ106のゲート端子に転送する。このとき、垂直読出し回路26は、全ての単位画素52のサンプルホールドトパルス信号ΦSHP-xx、クランプパルス信号ΦCLP-xx、バイアス信号ΦBIAS-xx、リセットパルス信号ΦRST1-xxを同時制御することによって、光電変換信号の増幅とノイズ除去処理とを同時行い、ノイズを除去した信号を電荷蓄積部110に同時に保持させる。その後、本第3の実施形態の固体撮像装置では、図2に示した第1の実施形態の固体撮像装置1と同様に、垂直読出し回路26が、単位画素52を行毎に順次制御することによって、それぞれの単位画素52が光電変換し、ノイズを除去した画素信号を、垂直信号線90に出力する。より具体的には、垂直読出し回路26は、単位画素52の行毎にクランプパルス信号ΦCLP-xx、行選択パルス信号ΦSEL1-xxを制御し、それぞれの電荷蓄積部110に保持されたノイズ除去処理後の光電変換信号を、画素信号として垂直信号線90に順次出力読み出しさせる。単位画素52では、電荷蓄積部110を設け、さらに、増幅およびノイズを除去した信号を電荷蓄積部110に保持させることによって、それぞれの単位画素52が読み出されるまでに発生するリークなどに起因するノイズによる信号の品質の劣化を、図3に示した単位画素50よりもさらに抑圧している。次に、本第3の実施形態の固体撮像装置内の垂直読出し回路26について説明する。図8は、本第3の実施形態の固体撮像装置内の垂直読出し回路26の概略構成を示した回路図である。垂直読出し回路26は、図4に示した垂直読出し回路20と同様に、固体撮像装置制御信号発生回路10からの制御に応じて、画素アレイ部40内に配置された単位画素52を行毎に制御するための制御信号を、それぞれの単位画素52に出力し、各行の単位画素52の画素信号を垂直信号線90に出力させる。なお、図8に示した垂直読出し回路26も、図4に示した垂直読出し回路20と同様に、画素アレイ部40内に4行1列に2次元的に配置された単位画素52を行毎に制御する例を示している。図8を見てわかるように、垂直読出し回路26の構成は、図7に示した単位画素52の各トランジスタに対応した制御信号パルス信号を生成する構成となっているが、基本的な構成は、図4に示した垂直読出し回路20の構成と同様である。垂直読出し回路26は、画素アレイ部40内に配置された特定の行の単位画素52を選択する垂直選択部261と、垂直選択部261によって選択された行の単位画素52の内、第2の基板の画素部12に形成された各トランジスタの制御信号を生成するロジック部262と、垂直選択部261によって選択された行の単位画素52の内、第1の基板の画素部11に形成された各トランジスタの制御信号を生成するロジック部263と、垂直選択部261とロジック部262とロジック部263とに、単位画素52を制御するための制御信号パルス信号を生成するパルス生成部265から構成される。そして、垂直読出し回路26内の各構成要素は、図4に示した垂直読出し回路20と同様に、第1の基板と第2の基板とに分けて配置されている。より具体的には、垂直読出し回路26において、垂直選択部261、ロジック部262、およびパルス生成部265を第2の基板に配置し、ロジック部263を第1の基板に配置している。また、第1の基板に配置されたロジック部263と、第2の基板に配置された垂直選択部261およびパルス生成部265とは、図4に示した垂直読出し回路20と同様に、基板間接続部13によって接続している。従って、垂直読出し回路26においても、図4に示した垂直読出し回路20と同様に、垂直選択部261およびパルス生成部265を、第2の基板にのみ配置し、垂直選択部261が生成した行選択信号を、基板間接続部13を介して第1の基板に配置されたロジック部263に出力する。また、パルス生成部265が生成した信号の一部を、基板間接続部13を介して第1の基板に配置されたロジック部263に出力している。基板間接続部13は、図3~7に示した基板間接続部13と同様に、第1の基板と第2の基板とを電気的に接続するための接続部であるため、詳細な説明は省略する。図8に示した垂直読出し回路26では、第1の基板のロジック部263の行選択信号VSR1~4が、第2の基板の垂直選択部261の行選択信号VSR1~4と、基板間接続部13を介して接続されている。また、第1の基板のロジック部263の転送パルス信号ΦTX1およびリセットパルス信号ΦRST1が、第2の基板のパルス生成部265の転送パルス信号ΦTX1およびリセットパルス信号ΦRST1と、基板間接続部13を介してそれぞれ接続されている。パルス生成部265は、固体撮像装置制御信号発生回路10からの制御に応じて、図4に示した垂直読出し回路20に備えたパルス生成部205と同様に、画素アレイ部40内に配置された単位画素52を選択するための制御信号画素選択信号ΦST,クロック信号ΦCLK1およびΦCLK2,全画素選択信号ΦSRを生成する。そして、パルス生成部265は、生成した単位画素52を選択するための制御信号を、垂直選択部261に出力する。また、パルス生成部265は、固体撮像装置制御信号発生回路10からの制御に応じて、画素アレイ部40内に配置された単位画素52を制御するための信号転送パルス信号ΦTX1,リセットパルス信号ΦRST1,バイアス信号ΦBIAS,サンプルホールドトパルス信号ΦSHP,クランプパルス信号ΦCLP,行選択パルス信号ΦSEL1を制御信号として生成する。そして、パルス生成部265は、生成した単位画素52を制御するための制御信号のそれぞれを、ロジック部262またはロジック部263に出力する。垂直選択部261は、パルス生成部265から入力された単位画素52を選択するための制御信号に基づいて、図4に示した垂直読出し回路20に備えた垂直選択部201と同様に、画素アレイ部40内に配置された単位画素52を行毎に選択させるための行選択信号VSR1~4を生成する。そして、垂直選択部261は、生成した行選択信号VSR1~4を、ロジック部262およびロジック部263に出力する。なお、垂直選択部261は、図4に示した垂直読出し回路20に備えた垂直選択部201と同様に、例えば、複数のフリップフロップ21を接続したシフトレジスタによって構成される。なお、垂直選択部261における行選択信号VSR1~4の生成方法、すなわち、本第3の実施形態の固体撮像装置がローリングシャッタ方式の露光、またはグローバルシャッタ方式の露光を行うときの行選択信号VSR1~4の生成方法は、図4に示した垂直読出し回路20に備えた垂直選択部201における行選択信号VSR1~4の生成方法と同様である。すなわち、垂直選択部261は、本第3の実施形態の固体撮像装置がローリングシャッタ方式の露光を行うときには、パルス生成部265から入力された画素選択信号ΦST、クロック信号ΦCLK1、およびクロック信号ΦCLK2に基づいて、画素アレイ部40内に配置された単位画素52を行毎に順次選択させるための行選択信号VSR1~4を生成する。また、垂直選択部261は、本第3の実施形態の固体撮像装置がグローバルシャッタ方式の露光を行うときには、パルス生成部265から入力された全画素選択信号ΦSRに基づいて、画素アレイ部40内に配置された全ての単位画素52を同時に選択させるための行選択信号VSR1~4を生成する。ロジック部262は、垂直選択部261から入力された行選択信号VSR1~4に基づいて、図4に示した垂直読出し回路20に備えたロジック部202と同様に、単位画素52の内、第2の基板の画素部12に形成された各トランジスタに、パルス生成部265から入力されたそれぞれの信号バイアス信号ΦBIAS、サンプルホールドトパルス信号ΦSHP、クランプパルス信号ΦCLP、および行選択パルス信号ΦSEL1を出力する。なお、ロジック部262は、図4に示した垂直読出し回路20に備えたロジック部202と同様に、例えば、複数の論理積回路AND回路22などの論理素子によって構成される。より具体的には、ロジック部262は、行選択信号VSR1~4に基づいて、バイアス信号ΦBIAS、サンプルホールドトパルス信号ΦSHP、クランプパルス信号ΦCLP、および行選択パルス信号ΦSEL1を出力する画素アレイ部40内に配置された単位画素52の行を選択する。そして、選択した行の単位画素52内の各トランジスタを動作させ、選択していない行の単位画素52内の各トランジスタを動作させないための信号バイアス信号ΦBIAS-1~4、サンプルホールドトパルス信号ΦSHP-1~4、クランプパルス信号ΦCLP-1~4、および行選択パルス信号ΦSEL1-1~4を生成する。そして、画素アレイ部40内に配置された全ての単位画素52の内、第2の基板の画素部12に形成されたそれぞれのトランジスタに、生成したバイアス信号ΦBIAS-1~4、サンプルホールドトパルス信号ΦSHP-1~4、クランプパルス信号ΦCLP-1~4、および行選択パルス信号ΦSEL1-1~4を出力する。これにより、選択した行の単位画素52の内、第2の基板の画素部12に形成された各トランジスタのみに、パルス生成部265から入力されたバイアス信号ΦBIAS、サンプルホールドトパルス信号ΦSHP、クランプパルス信号ΦCLP、および行選択パルス信号ΦSEL1が出力される。ロジック部263は、基板間接続部13を介して垂直選択部261から入力された行選択信号VSR1~4に基づいて、単位画素52の内、第1の基板の画素部11に形成された各トランジスタに、基板間接続部13を介してパルス生成部265から入力されたそれぞれのパルス信号転送パルス信号ΦTX1およびリセットパルス信号ΦRST1を出力する。なお、ロジック部263は、例えば、複数の論理積回路AND回路22などの論理素子によって構成される。より具体的には、ロジック部263は、行選択信号VSR1~4に基づいて、転送パルス信号ΦTX1およびリセットパルス信号ΦRST1を出力する画素アレイ部40内に配置された単位画素52の行を選択する。そして、選択した行の単位画素52内の各トランジスタを動作させ、選択していない行の単位画素52内の各トランジスタを動作させないためのパルス信号転送パルス信号ΦTX1-1~4およびリセットパルス信号ΦRST1-1~4を生成する。そして、画素アレイ部40内に配置された全ての単位画素52の内、第1の基板の画素部11に形成されたそれぞれのトランジスタに、生成した転送パルス信号ΦTX1-1~4およびリセットパルス信号ΦRST1-1~4を出力する。これにより、選択した行の単位画素52の内、第1の基板の画素部11に形成された各トランジスタのみに、基板間接続部13を介してパルス生成部265から入力された転送パルス信号ΦTX1およびリセットパルス信号ΦRST1が出力される。このような構成によって、本第3の実施形態の固体撮像装置は、ローリングシャッタ方式の露光とグローバルシャッタ方式の露光とを行う。本第3の実施形態の固体撮像装置がローリングシャッタ方式の露光を行うとき、垂直読出し回路26は、リセットパルス信号ΦRST1-1~4および転送パルス信号ΦTX1-1~4によって、第1の基板の画素部11に形成された光電変換部101による光電変換の開始と、光電変換部101が蓄積した光電変換信号の第1の増幅トランジスタ106のゲート端子への転送とを、行毎に順次制御する。また、垂直読出し回路26は、サンプルホールドトパルス信号ΦSHP-1~4、クランプパルス信号ΦCLP-1~4、バイアス信号ΦBIAS-1~4、リセットパルス信号ΦRST1-1~4を、行毎に順次制御することによって、光電変換信号の増幅とノイズ除去処理とを行って、ノイズを除去した信号を電荷蓄積部110に、行毎に順次保持させる。また、本第3の実施形態の固体撮像装置がグローバルシャッタ方式の露光を行うとき、垂直読出し回路26は、リセットパルス信号ΦRST1-1~4および転送パルス信号ΦTX1-1~4によって、第1の基板の画素部11に形成された全ての光電変換部101による光電変換の開始と、全ての光電変換部101が蓄積した光電変換信号のそれぞれの第1の増幅トランジスタ106のゲート端子への転送とを、同時に制御する。また、垂直読出し回路26は、サンプルホールドトパルス信号ΦSHP-1~4、クランプパルス信号ΦCLP-1~4、バイアス信号ΦBIAS-1~4、リセットパルス信号ΦRST1-1~4を、同時に制御することによって、光電変換信号の増幅とノイズ除去処理とを行って、ノイズを除去した信号をそれぞれの電荷蓄積部110に、同時に保持させる。そして、本第3の実施形態の固体撮像装置が電荷蓄積部110に保持された光電変換信号を読み出すときに、垂直読出し回路26は、クランプパルス信号ΦCLP-1~4および行選択パルス信号ΦSEL1-1~4を行毎に制御することによって、画素信号を垂直信号線90に順次出力読み出しする。上記に述べたように、本第3の実施形態における固体撮像装置でも、第1の実施形態の固体撮像装置1と同様に、垂直読出し回路26内の構成要素ロジック部262およびロジック部263を、第1の基板と第2の基板とに分けて配置している。また、1つの垂直選択部261とパルス生成部265とによって、それぞれの単位画素52内の各構成要素を制御する制御信号パルス信号の出力タイミングを決定している。これにより、第1の実施形態における固体撮像装置1と同様の効果を得ることができる。さらに、本第3の実施形態における固体撮像装置では、それぞれの単位画素52内で、荷蓄積部110に蓄積された信号電荷を読み出すまでの待機期間中の光や蓄積容量のリークなどに起因するノイズによる信号品質の劣化を抑圧することができる。これにより、本第3の実施形態における固体撮像装置では、高品質な画像を得ることができる。<第4の実施形態>次に、デジタルカメラ7に搭載した第4の実施形態の固体撮像装置について説明する。本第4の実施形態の固体撮像装置は、グローバルシャッタ方式の露光のみに対応した固体撮像装置である。なお、本第4の実施形態の固体撮像装置は、第3の実施形態の固体撮像装置内の垂直読出し回路26が異なる回路構成となっているのみであり、その他の構成要素は、第3の実施形態の固体撮像装置と同様である。従って、本第4の実施形態の固体撮像装置の構成要素において、第3の実施形態の固体撮像装置と同様の構成要素には、同一の符号を付加して詳細な説明は省略する。図9は、本第4の実施形態の固体撮像装置内の垂直読出し回路27の概略構成を示した回路図である。垂直読出し回路27は、図8に示した垂直読出し回路26と同様に、固体撮像装置制御信号発生回路10からの制御に応じて、画素アレイ部40内に配置された単位画素52を行毎に制御するための制御信号を、それぞれの単位画素52に出力し、各行の単位画素52の画素信号を垂直信号線90に出力させる。なお、図9に示した垂直読出し回路27も、図8に示した垂直読出し回路26と同様に、画素アレイ部40内に4行1列に2次元的に配置された単位画素52を行毎に制御する例を示している。図9において、垂直読出し回路27は、画素アレイ部40内に配置された特定の行の単位画素52を選択する垂直選択部271と、垂直選択部271によって選択された行の単位画素52の内、第2の基板の画素部12に形成された各トランジスタの制御信号を生成するロジック部262と、全ての行の単位画素52において、第1の基板の画素部11に形成された各トランジスタの制御信号を生成するロジック部273と、垂直選択部271とロジック部262とロジック部273とに、単位画素52を制御するための制御信号パルス信号を生成するパルス生成部275から構成される。垂直読出し回路27は、図8に示した垂直読出し回路26と同様に、垂直読出し回路27内の各構成要素を、第1の基板と第2の基板とに分けて配置している。すなわち、垂直読出し回路27でも、垂直選択部271、ロジック部262、およびパルス生成部275を第2の基板に配置し、ロジック部273を第1の基板に配置している。そして、第1の基板に配置されたロジック部273と、第2の基板に配置された垂直読出し回路27の構成要素とを、図8に示した垂直読出し回路26と同様に、基板間接続部13によって接続している。ただし、本第4の実施形態の固体撮像装置は、第2の実施形態の固体撮像装置と同様に、グローバルシャッタ方式の露光のみに対応した固体撮像装置である。従って、第2の実施形態の固体撮像装置と同様に、垂直読出し回路27において第1の基板に配置されたロジック部273は、第2の基板に配置されたパルス生成部275とのみ、基板間接続部13によって接続される。すなわち、図9に示したように、垂直読出し回路27では、図8に示した垂直読出し回路26における行選択信号VSR1~4が、第1の基板に配置されたロジック部262のみに接続され、第1の基板に配置されたロジック部273には、第2の基板のパルス生成部275が生成したグローバルシャッタ信号ΦGSが、行選択信号VSR1~4の代わりに接続される。上述した垂直読出し回路26と垂直読出し回路27との違いによって、垂直読出し回路27では、垂直選択部271と、ロジック部273と、パルス生成部275とが、図8に示した垂直読出し回路26に備えた垂直選択部261と、ロジック部263と、パルス生成部265と異なる。パルス生成部275は、固体撮像装置制御信号発生回路10からの制御に応じて、図8に示した垂直読出し回路26に備えたパルス生成部265と同様に、画素アレイ部40内に配置された単位画素52を選択するための制御信号画素選択信号ΦST,クロック信号ΦCLK1およびΦCLK2,全画素選択信号ΦSR,グローバルシャッタ信号ΦGSを生成する。そして、パルス生成部275は、生成した単位画素52を選択するための制御信号を、垂直選択部271またはロジック部273に出力する。また、パルス生成部275は、固体撮像装置制御信号発生回路10からの制御に応じて、図8に示した垂直読出し回路26に備えたパルス生成部265と同様に、画素アレイ部40内に配置された単位画素52を制御するための信号転送パルス信号ΦTX1,リセットパルス信号ΦRST1,バイアス信号ΦBIAS,サンプルホールドトパルス信号ΦSHP,クランプパルス信号ΦCLP,行選択パルス信号ΦSEL1を制御信号として生成する。そして、パルス生成部275は、生成した単位画素52を制御するための制御信号のそれぞれを、ロジック部262またはロジック部273に出力する。なお、パルス生成部275が生成する単位画素52を制御するためのパルス信号は、図8に示した垂直読出し回路26に備えたパルス生成部265が生成し出力するパルス信号と同様であるため、詳細な説明は省略する。垂直選択部271は、パルス生成部275から入力された制御信号画素選択信号ΦST、クロック信号ΦCLK1、およびクロック信号ΦCLK2に基づいて、図8に示した垂直読出し回路26に備えた垂直選択部261と同様に、画素アレイ部40内に配置された単位画素52を行毎に選択させるための行選択信号VSR1~4を生成する。ただし、垂直選択部271は、生成した行選択信号VSR1~4を、ロジック部262のみに出力し、ロジック部262を介して、単位画素52の内、第2の基板の画素部12に形成された各トランジスタに、パルス生成部275が生成したそれぞれのパルス信号を出力させる。なお、垂直選択部271は、図8に示した垂直読出し回路26に備えた垂直選択部261と同様に、例えば、複数のフリップフロップ21を接続したシフトレジスタによって構成される。また、垂直選択部271は、パルス生成部275から入力された全画素選択信号ΦSRに基づいて、第2の基板の画素部12の全ての行を同時に選択させるための行選択信号VSR1~4を生成することもできる。すなわち、垂直選択部271は、第2の基板の画素部12に形成された各トランジスタに、パルス生成部275が生成したそれぞれのパルス信号を、ロジック部202を介して全ての行の単位画素52に同時に出力させることもできる。なお、垂直選択部271の動作は、図8に示した垂直読出し回路26に備えた垂直選択部261の動作と同様であるため、詳細な説明は省略する。ロジック部262は、垂直選択部271から入力された行選択信号VSR1~4に基づいて、単位画素52の内、第2の基板の画素部12に形成された各トランジスタに、パルス生成部275から入力されたそれぞれの信号バイアス信号ΦBIAS、サンプルホールドトパルス信号ΦSHP、クランプパルス信号ΦCLP、および行選択パルス信号ΦSEL1を出力する。なお、ロジック部262の動作は、パルス生成部275から入力されたそれぞれのパルス信号を出力する以外は、図8に示した垂直読出し回路26に備えたロジック部262の動作と同様であるため、詳細な説明は省略する。ロジック部273は、基板間接続部13を介してパルス生成部275から入力されたグローバルシャッタ信号ΦGSに基づいて、全ての行の単位画素52において、第1の基板の画素部11に形成された各トランジスタに、基板間接続部13を介してパルス生成部275から入力されたそれぞれのパルス信号転送パルス信号ΦTX1およびリセットパルス信号ΦRST1を同時に出力する。なお、ロジック部273は、例えば、複数の論理積回路AND回路22などの論理素子によって構成される。より具体的には、ロジック部273は、グローバルシャッタ信号ΦGSに基づいて、転送パルス信号ΦTX1およびリセットパルス信号ΦRST1を出力する画素アレイ部40内に配置された単位画素52の全ての行を選択する。そして、全ての行の単位画素52内の各トランジスタを動作させるためのパルス信号転送パルス信号ΦTX1-1~4およびリセットパルス信号ΦRST1-1~4を生成する。そして、画素アレイ部40内に配置された全ての単位画素52において、第1の基板の画素部11に形成されたそれぞれのトランジスタに、生成した転送パルス信号ΦTX1-1~4およびリセットパルス信号ΦRST1-1~4を同時に出力する。これにより、全ての行の単位画素52の内、第1の基板の画素部11に形成された各トランジスタに、基板間接続部13を介してパルス生成部275から入力された転送パルス信号ΦTX1およびリセットパルス信号ΦRST1が同時に出力される。このような構成によって、本第4の実施形態の固体撮像装置がグローバルシャッタ方式の露光を行うとき、垂直読出し回路27は、全ての単位画素52に対して同時に、リセットパルス信号ΦRST1-1~4および転送パルス信号ΦTX1-1~4を出力する。これにより、第1の基板の画素部11に形成された全ての光電変換部101による光電変換の開始と、全ての光電変換部101が蓄積した光電変換信号のそれぞれの第1の増幅トランジスタ106のゲート端子への転送とを、同時に制御する。また、垂直読出し回路26は、サンプルホールドトパルス信号ΦSHP-1~4、クランプパルス信号ΦCLP-1~4、バイアス信号ΦBIAS-1~4、リセットパルス信号ΦRST1-1~4を、同時に制御することによって、光電変換信号の増幅とノイズ除去処理とを行って、ノイズを除去した信号を第2の基板の画素部12に形成されたそれぞれの電荷蓄積部110に、同時に保持させる。そして、本第4の実施形態の固体撮像装置が電荷蓄積部110に保持された光電変換信号を読み出すときに、垂直読出し回路27は、クランプパルス信号ΦCLP-1~4および行選択パルス信号ΦSEL1-1~4を行毎に制御することによって、画素信号を垂直信号線90に順次出力読み出しする。上記に述べたように、本第4の実施形態における固体撮像装置でも、第1の実施形態の固体撮像装置1、第2の実施形態の固体撮像装置、および第3の実施形態の固体撮像装置と同様に、垂直読出し回路27内の構成要素ロジック部262およびロジック部273を、第1の基板と第2の基板とに分けて配置している。また、1つの垂直選択部271とパルス生成部275とによって、それぞれの単位画素52内の各構成要素を制御する制御信号パルス信号の出力タイミングを決定している。これにより、第1~第3の実施形態における固体撮像装置と同様の効果を得ることができる。また、本第4の実施形態における固体撮像装置でも、第2の実施形態の固体撮像装置と同様に、第2基板に配置されたパルス生成部275が、第1の基板の画素部11に配置された単位画素52内の各トランジスタを同時に制御するための制御信号パルス信号を生成している。これにより、本第4の実施形態における固体撮像装置に備えた垂直読出し回路27でも、第2の実施形態の固体撮像装置に備えた垂直読出し回路25と同様に、第1の基板の信号と第2の基板の信号とを接続する基板間接続部13の数を、第3の実施形態の固体撮像装置の垂直読出し回路26よりも、さらに少なくすることができる。また、第1の基板の画素部11に配置された単位画素52内のそれぞれのトランジスタの制御信号の数に、1つの制御信号グローバルシャッタ信号ΦGSを加えるのみで、グローバルシャッタ方式の露光に対応することができ、第1の基板と第2の基板とを接続する際の歩留まりの劣化を抑圧することができる。また、本第4の実施形態における固体撮像装置でも、第3の実施形態の固体撮像装置と同様に、それぞれの単位画素52内で、荷蓄積部110に蓄積された信号電荷を読み出すまでの待機期間中の光や蓄積容量のリークなどに起因するノイズによる信号品質の劣化を抑圧することができ、高品質な画像を得ることができる。上記に述べたように、本発明を実施するための形態によれば、固体撮像装置の画素アレイ部内のそれぞれの単位画素および垂直読出し回路を、第1の基板と第2の基板とに分けて形成する。このとき、垂直読出し回路は、1つの垂直選択部とパルス生成部とによって、それぞれの単位画素内の各構成要素を制御する制御信号パルス信号の出力タイミングを決定するように配置する。これにより、これにより、従来の固体撮像装置において、垂直読出し回路をそれぞれの基板内に構成する場合のように、固体撮像装置の回路規模が大きくなることなく、垂直読み出し回路を構成することができる。また、この構成であれば、第1の基板の画素部と第2の基板の画素部とに分けて形成された単位画素内の各トランジスタを制御する制御信号パルス信号にタイミングのズレが発生することなく、それぞれの単位画素内の各構成要素を制御することができる。また、本発明を実施するための形態によれば、第1の基板の画素部に形成された各トランジスタに出力する制御信号パルス信号は、第1基板に配置されたロジック部が生成し、第2の基板の画素部12に形成された各トランジスタに出力する制御信号パルス信号は、第2基板に配置されたロジック部が生成する。これにより、第1の基板の画素部と第2の基板の画素部とに分けて単位画素を形成した固体撮像装置において、単位画素の各トランジスタに出力する全ての制御信号パルス信号を、いずれか一方の基板内で生成する場合よりも、第1の基板の信号と第2の基板の信号とを接続する基板間接続部の数を少なくすることができる。このことは、第1の基板と第2の基板とを接続する際の歩留まり劣化の抑圧に大きな効果を期待することができる。また、本発明を実施するための形態によれば、固体撮像装置が対応する露光方式を、グローバルシャッタ方式のみとした場合には、第2の基板に配置されたパルス生成部が生成した制御信号パルス信号のみを、第1の基板に配置されたロジック部に接続する。すなわち、第2基板に配置されたロジック部が生成した、第1の基板の画素部に形成された各トランジスタを行毎に選択する行選択信号を、第1の基板に配置されたロジック部に接続しなくても良くなり、第2の基板に配置されたパルス生成部が生成した1つの制御信号のみで、第1の基板の画素部に形成された各トランジスタを制御することができる。これにより、第1の基板の信号と第2の基板の信号とを接続する基板間接続部の数を、さらに少なくすることができ、第1の基板と第2の基板とを接続する際の歩留まり劣化を、さらに抑圧することができる。また、単位画素を第1の基板の画素部と第2の基板の画素部とに分けて形成した固体撮像装置では、第1の基板と第2の基板とのそれぞれに適した半導体プロセスを使用して、固体撮像装置を形成する第1の基板と第2の基板とを別々に作製することが考えられる。このとき、デジタル回路のみである第2の基板は微細なプロセスを使用し、アナログ的な要素が含まれる第1の基板は安定性を重視した微細ではないプロセスを使用することが考えられる。本発明を実施するための形態では、第1の基板に配置される垂直読出し回路の構成要素はロジック部のみである。このため、第1の基板を微細ではないプロセスで制作した場合でも、第1の基板の回路規模の増大や、固体撮像装置のチップ面積実装面積の増大を抑えることができる。なお、本発明のある態様に係る固体撮像装置は、本実施形態においては、例えば、固体撮像装置1に対応し、撮像装置は、例えば、デジタルカメラ7に対応し、接続部は、例えば、基板間接続部13に対応する。また、本発明のある態様に係る画素は、本実施形態においては、例えば、単位画素50に対応し、光電変換素子は、例えば、光電変換部101に対応し、読み出し回路は、例えば、第2の転送トランジスタ104と、選択トランジスタ107とに対応する。また、本発明のある態様に係る画素部は、本実施形態においては、例えば、画素アレイ部40に対応し、読み出し制御回路は、例えば、垂直読出し回路20に対応する。また、本発明のある態様に係るパルス生成部は、本実施形態においては、例えば、パルス生成部205に対応し、選択部は、例えば、垂直選択部201に対応し、ロジック部は、例えば、ロジック部202とロジック部203とに対応する。また、本発明のある態様に係る第1のロジック部は、本実施形態においては、例えば、ロジック部203に対応し、第2のロジック部は、例えば、ロジック部202に対応する。また、本発明のある態様に係る第1のロジック部内の駆動回路、本実施形態においては、例えば、論理積回路AND回路に対応し、第2のロジック部内の駆動回路、本実施形態においては、例えば、論理積回路AND回路に対応する。また、本発明のある態様に係る光電変換素子リセット部は、本実施形態においては、例えば、光電変換部リセットトランジスタ102に対応し、第1の転送部は、例えば、第1の転送トランジスタ103に対応する。また、本発明のある態様に係る蓄積部は、本実施形態においては、例えば、電荷蓄積部110に対応し、増幅部は、例えば、第1の増幅トランジスタ106に対応する。また、本発明のある態様に係る第2の転送部は、本実施形態においては、例えば、第2の転送トランジスタ104に対応し、リセット部は、例えば、画素リセットトランジスタ105に対応し、出力部は、例えば、選択トランジスタ107に対応する。また、本発明のある態様に係る負荷部は、本実施形態においては、例えば、第1の画素負荷トランジスタ112に対応し、サンプルホールド部は、例えば、画素内サンプルホールドトランジスタ108に対応し、クランプ部は、例えば、画素内クランプトランジスタ109に対応する。また、本発明のある態様に係る読み出しトランジスタは、本実施形態においては、例えば、第2の転送トランジスタ104と、選択トランジスタ107とに対応する。また、本発明のある態様に係る光電変換素子リセットトランジスタは、本実施形態においては、例えば、光電変換部リセットトランジスタ102に対応し、第1の転送トランジスタは、例えば、第1の転送トランジスタ103に対応する。また、本発明のある態様に係る蓄積容量およびアナログメモリ回路は、本実施形態においては、例えば、電荷蓄積部110に対応し、増幅トランジスタは、例えば、第1の増幅トランジスタ106に対応する。また、本発明のある態様に係る第2の転送トランジスタは、本実施形態においては、例えば、第2の転送トランジスタ104に対応し、リセットトランジスタは、例えば、画素リセットトランジスタ105に対応し、出力トランジスタは、例えば、選択トランジスタ107に対応する。また、本発明のある態様に係る負荷トランジスタは、本実施形態においては、例えば、第1の画素負荷トランジスタ112に対応し、サンプルホールドトランジスタは、例えば、画素内サンプルホールドトランジスタ108に対応し、クランプトランジスタは、例えば、画素内クランプトランジスタ109に対応する。なお、本発明における具体的な構成は、本発明を実施するための形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更をすることができる。例えば、本発明を実施するための形態においては、画素アレイ部40内の単位画素50または単位画素52の露光を行毎に制御し、各列の単位画素50または単位画素52から垂直信号線90に出力された画素信号に応じた出力信号を、順次水平信号線70に読み出す形式の固体撮像装置を例に説明した。しかし、例えば、本発明を実施するための形態における行と列とを入れ替えて、画素アレイ部内の単位画素の露光を列毎に制御し、各行の単位画素から出力された画素信号に応じた出力信号を、順次読み出す形式の固体撮像装置模式的には、図2に示した固体撮像装置1を90°回転させたような形式の固体撮像装置である場合においても同様に、本発明の考え方を適用することができる。また、例えば、本発明を実施するための形態においては、垂直読出し回路20が、画素アレイ部40内の単位画素50または単位画素52を制御するための制御信号を出力する場合を説明した。しかし、例えば、垂直読出し回路内の垂直選択部やロジック部に、より多くの機能を持たせた構成とした場合においても、本発明の考え方は有用である。また、本発明における回路構成および駆動方法の具体的な構成は、本発明を実施するための形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更をすることができる。例えば、画素の構成要素や駆動方法が変わったことにより、固体撮像装置、単位画素、または垂直読出し回路内の構成要素や回路構成が変更された場合でも、変更された駆動方法や制御方法に応じて、本発明の考え方を適用し、それぞれの構成要素を第1の基板と第2の基板とに適切に分けて配置することができる。また、画素の行方向および列方向の配置は、本発明を実施するための形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において画素を配置する行方向および列方向の数を変更することができる。以上、本発明を実施するための形態をもとに説明したが、各構成要素や各処理プロセスの任意の組み合わせ、本発明の表現をコンピュータプログラムプロダクトなどに変換したものもまた、本発明の態様として有効である。ここで、コンピュータプログラムプロダクトとは、プログラムコードが記録された記録媒体DVD媒体、ハードディスク媒体、メモリ媒体など、プログラムコードが記録されたコンピュータ、プログラムコードが記録されたインターネットシステム例えば、サーバとクライアント端末を含むシステムなど、プログラムコードが記録された記録媒体、装置、機器やシステムをいう。この場合、上述した各構成要素や各処理プロセスは各モジュールで実装され、その実装されたモジュールからなるプログラムコードはコンピュータプログラムプロダクト内に記録される。例えば、本発明のある態様に係るコンピュータプログラムプロダクトは、第1の基板と第2の基板とを電気的に接続する接続部によって、前記第1の基板と前記第2の基板とを電気的に接続する固体撮像装置の処理をコンピュータに実行させるためのプログラムコードが記録されたコンピュータプログラムプロダクトであって、前記第1の基板内に配置された光電変換素子で発生し前記接続部を経由した信号を、前記第2の基板内に配置された読み出し回路によって読み出す読み出しモジュールと、一部の素子や回路が前記第1の基板内に配置され、残りの素子や回路が前記第2の基板内に配置され、前記接続部を介して、当該第1の基板に配置された素子や回路と当該第2の基板に配置された素子や回路とが電気的に接続された構成の信号処理回路によって、前記読み出しモジュールによって読み出された信号に対して信号処理を行う信号処理モジュールと、を含むプログラムコードが記録されたコンピュータプログラムプロダクトである。また、例えば、図1に示したデジタルカメラ7の各構成要素による処理を実現するためのプログラムをコンピュータ読み取り可能な記録媒体に記録して、当該記録媒体に記録されたプログラムをコンピュータシステムに読み込ませ、実行することにより、デジタルカメラ7に係る上述した種々の処理を行ってもよい。なお、ここでいうコンピュータシステムとは、OSや周辺機器等のハードウェアを含むものであってもよい。また、コンピュータシステムは、WWWシステムを利用している場合であれば、ホームページ提供環境あるいは表示環境も含むものとする。また、コンピュータ読み取り可能な記録媒体とは、フレキシブルディスク、光磁気ディスク、ROM、フラッシュメモリ等の書き込み可能な不揮発性メモリ、CD-ROM等の可搬媒体、コンピュータシステムに内蔵されるハードディスク等の記憶装置のことをいう。さらにコンピュータ読み取り可能な記録媒体とは、インターネット等のネットワークや電話回線等の通信回線を介してプログラムが送信された場合のサーバやクライアントとなるコンピュータシステム内部の揮発性メモリ例えばDRAMDynamicRandomAccessMemoryのように、一定時間プログラムを保持しているものも含むものとする。また、上記プログラムは、このプログラムを記憶装置等に格納したコンピュータシステムから、伝送媒体を介して、あるいは、伝送媒体中の伝送波により他のコンピュータシステムに伝送されてもよい。ここで、プログラムを伝送する伝送媒体は、インターネット等のネットワーク通信網や電話回線等の通信回線通信線のように情報を伝送する機能を有する媒体のことをいう。また、上記プログラムは、前述した機能の一部を実現するためのものであっても良い。さらに、前述した機能をコンピュータシステムにすでに記録されているプログラムとの組み合わせで実現できるもの、いわゆる差分ファイル差分プログラムであっても良い。以上、本発明の実施形態について、図面を参照して説明してきたが、具体的な構成はこの実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲においての種々の変更も含まれる。また、本発明のある態様に係る固体撮像装置は、第1の基板と第2の基板とが、接続手段によって電気的に接続された固体撮像装置であって、前記第1の基板に配置され、入射光量に応じた信号を発生させる光電変換手段と、前記第2の基板に前記光電変換手段に対応して配置され、対応する前記光電変換手段で発生した信号を読み出す読み出し手段と、を有する画素が、2次元に複数配置された画素手段と、前記画素からの信号の読み出しを制御する読み出し制御手段と、を備え、前記読み出し制御手段は、前記画素からの信号の読み出しを制御するための制御信号を生成するパルス生成手段と、前記制御信号に基づいて、少なくとも前記第2の基板の画素手段に配置された前記画素の行を選択する選択手段と、前記制御信号に基づいて、選択された行の前記画素内の各回路要素を駆動するための駆動信号を生成し、該生成した駆動信号を前記画素手段内に配置されたそれぞれの前記画素の各回路要素に供給するロジック手段と、を具備し、前記読み出し制御手段を構成する構成要素の内、一部の構成要素を前記第1の基板内に配置し、該読み出し制御手段を構成する残りの構成要素を前記第2の基板内に配置し、前記接続手段を介して、前記第1の基板に配置された該読み出し制御手段の構成要素と、前記第2の基板に配置された該読み出し制御手段の構成要素とを電気的に接続する、ことを特徴とする固体撮像装置であってもよい。また、本発明のある態様に係る撮像装置は、第1の基板と第2の基板とが、接続手段によって電気的に接続された固体撮像装置であって、前記第1の基板に配置され、入射光量に応じた信号を発生させる光電変換手段と、前記第2の基板に前記光電変換手段に対応して配置され、対応する前記光電変換手段で発生した信号を読み出す読み出し手段と、を有する画素が、2次元に複数配置された画素手段と、前記画素からの信号の読み出しを制御する読み出し制御手段と、を備え、前記読み出し制御手段は、前記画素からの信号の読み出しを制御するための制御信号を生成するパルス生成手段と、前記制御信号に基づいて、少なくとも前記第2の基板の画素手段に配置された前記画素の行を選択する選択手段と、前記制御信号に基づいて、選択された行の前記画素内の各回路要素を駆動するための駆動信号を生成し、該生成した駆動信号を前記画素手段内に配置されたそれぞれの前記画素の各回路要素に供給するロジック手段と、を具備し、前記読み出し制御手段を構成する構成要素の内、一部の構成要素を前記第1の基板内に配置し、該読み出し制御手段を構成する残りの構成要素を前記第2の基板内に配置し、前記接続手段を介して、前記第1の基板に配置された該読み出し制御手段の構成要素と、前記第2の基板に配置された該読み出し制御手段の構成要素とを電気的に接続された、固体撮像装置、を備えることを特徴とする撮像装置であってもよい。また、本発明のある態様に係る固体撮像装置は、第1の基板と第2の基板とが、接続手段によって電気的に接続された固体撮像装置であって、前記第1の基板に配置され、入射光量に応じた信号を発生させる光電変換手段と、前記第2の基板に前記光電変換手段に対応して配置され、対応する前記光電変換手段で発生した信号をソースおよびドレインの一方に受け、ソースおよびドレインの他方から出力する読み出しトランジスタと、を有する画素が、2次元に複数配置された画素手段と、前記画素からの信号の読み出しを制御する読み出し制御手段と、を備え、前記読み出し制御手段は、前記画素からの信号の読み出しを制御するための制御信号を生成するパルス生成手段と、前記制御信号に基づいて、少なくとも前記第2の基板の画素手段に配置された前記画素の行を選択する選択手段と、前記制御信号に基づいて、選択された行の前記画素内の各回路要素を駆動するための駆動信号を生成し、該生成した駆動信号を前記画素手段内に配置されたそれぞれの前記画素の各回路要素に供給するロジック手段と、を具備し、前記読み出し制御手段を構成する構成要素の内、一部の構成要素を前記第1の基板内に配置し、該読み出し制御手段を構成する残りの構成要素を前記第2の基板内に配置し、前記接続手段を介して、前記第1の基板に配置された該読み出し制御手段の構成要素と、前記第2の基板に配置された該読み出し制御手段の構成要素とを電気的に接続する、ことを特徴とする固体撮像装置であってもよい。また、本発明のある態様に係る撮像装置は、第1の基板と第2の基板とが、接続手段によって電気的に接続された固体撮像装置であって、前記第1の基板に配置され、入射光量に応じた信号を発生させる光電変換手段と、前記第2の基板に前記光電変換手段に対応して配置され、対応する前記光電変換手段で発生した信号をソースおよびドレインの一方に受け、ソースおよびドレインの他方から出力する読み出しトランジスタと、を有する画素が、2次元に複数配置された画素手段と、前記画素からの信号の読み出しを制御する読み出し制御手段と、を備え、前記読み出し制御手段は、前記画素からの信号の読み出しを制御するための制御信号を生成するパルス生成手段と、前記制御信号に基づいて、少なくとも前記第2の基板の画素手段に配置された前記画素の行を選択する選択手段と、前記制御信号に基づいて、選択された行の前記画素内の各回路要素を駆動するための駆動信号を生成し、該生成した駆動信号を前記画素手段内に配置されたそれぞれの前記画素の各回路要素に供給するロジック手段と、を具備し、前記読み出し制御手段を構成する構成要素の内、一部の構成要素を前記第1の基板内に配置し、該読み出し制御手段を構成する残りの構成要素を前記第2の基板内に配置し、前記接続手段を介して、前記第1の基板に配置された該読み出し制御手段の構成要素と、前記第2の基板に配置された該読み出し制御手段の構成要素とを電気的に接続された、固体撮像装置、を備えることを特徴とする撮像装置であってもよい。以上、本発明の実施形態について、図面を参照して説明してきたが、具体的な構成はこの実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の代替物、変形、等価物による変更を行うこともできる。従って、本発明の範囲は、上記の説明を参照して決められるものではなく、請求項によって決められるべきであり、均等物の全ての範囲も含まれる。また、上述した特徴は、いずれも、好ましいか否かを問わず、他の特徴と組み合わせてもよい。また、請求項において、明示的に断らない限り、各構成要素は1またはそれ以上の数量である。また、請求項において~のための手段のような語句を用いて明示的に記載する場合を除いて、請求項が、ミーンズプラスファンクションの限定を含むものと解してはならない。また、本発明の実施形態に係る固体撮像装置は、2枚の基板が接続部により接続されていてもよいし、3枚以上の基板が接続部で接続されていてもよい。3枚以上の基板が接続部で接続される固体撮像装置の場合、そのうちの2枚が請求項に係る第1の基板と第2の基板に相当する。"