"半導体基体表面に形成されているフォトダイオードと、前記フォトダイオードが形成されている領域の周辺に、前記半導体基体の表面にから深さ方向にゲート絶縁膜を介して形成されているゲート電極と、前記フォトダイオードから読み出した信号電荷を蓄積するフローティングディフュージョンと、を備え、前記ゲート電極が、前記半導体基体上に形成されている平面ゲート電極と、前記平面ゲート電極と一体に形成され、前記半導体基体のから深さ方向に形成されている縦型ゲート電極とからなり、前記縦型ゲート電極は、電荷蓄積時に前記ゲート電極に電圧を印加した際に、実効ゲート幅方向で前記縦型ゲート電極を挟んだ両側の前記平面ゲート電極下の領域で、ポテンシャルの高さに差が発生する位置に形成されている固体撮像素子。前記実効ゲート幅方向において、前記縦型ゲート電極から前記平面ゲート電極の端部までの距離が長い領域のポテンシャルが低くなり、前記縦型ゲート電極から前記平面ゲート電極の端部までの距離が短い領域のポテンシャルが高くなる請求項1に記載の固体撮像素子。前記ゲート電極は前記縦型ゲート電極を1つのみ有し、前記縦型ゲート電極の前記半導体基体表面での中心と、前記平面ゲート電極の中心とが、前記実効ゲート幅方向で異なる位置にある請求項1に記載の固体撮像素子。前記ゲート電極は前記縦型ゲート電極を2つ有し、前記実効ゲート幅方向において、前記2つの縦型ゲート電極同士の間の領域が他の領域よりも大きい請求項1に記載の固体撮像素子。半導体基体の表面にフォトダイオードを形成する工程と、前記フォトダイオードの形成領域の周辺に、ゲート電極を形成する工程と、前記半導体基体の表面の前記ゲート電極を挟んで前記フォトダイオードと対向する位置に、フローティングディフュージョンを形成する工程と、を有し、前記ゲート電極を形成する工程が、前記半導体基体にトレンチを形成する工程と、前記トレンチ内及び前記半導体基体表面に導電体層を形成して、前記トレンチ内に縦型ゲート電極を形成し、前記半導体基体上に平面ゲート電極を形成する工程とからなり、前記トレンチは、電荷蓄積時に前記ゲート電極に電圧を印加した際に、実効ゲート幅方向で前記縦型ゲート電極を挟んだ両側の前記平面ゲート電極下の領域で、ポテンシャルの高さに差が発生する位置に形成する固体撮像素子の製造方法。半導体基体表面に形成されているフォトダイオードと、前記フォトダイオードが形成されている領域の周辺に、前記半導体基体の表面にから深さ方向にゲート絶縁膜を介して形成されているゲート電極と、前記フォトダイオードから読み出した信号電荷を蓄積するフローティングディフュージョンとを備え、前記ゲート電極が、前記半導体基体上に形成されている平面ゲート電極と、前記平面ゲート電極と一体に形成され、前記半導体基体のから深さ方向に形成されている縦型ゲート電極とからなり、前記縦型ゲート電極は、電荷蓄積時に前記ゲート電極に電圧を印加した際に、実効ゲート幅方向で前記縦型ゲート電極を挟んだ両側の前記平面ゲート電極下の領域で、ポテンシャルの高さに差が発生する位置に形成されている固体撮像素子と、前記固体撮像素子の撮像部に入射光を導く光学系と、前記固体撮像素子の出力信号を処理する信号処理回路と、を有する電子機器。上述の縦型Trを備える固体撮像素子では、一般的にブルーミング特性の向上が求められている。本技術においては、ブルーミング特性の向上が可能な固体撮像素子、固体撮像素子の製造方法、及び、電子機器を提供するものである。本技術の固体撮像素子は、半導体基体表面に形成されているフォトダイオードと、フォトダイオードが形成されている領域の周辺に、半導体基体の表面にから深さ方向にゲート絶縁膜を介して形成されているゲート電極とを備える。そして、フォトダイオードから読み出した信号電荷を蓄積するフローティングディフュージョンを備える。この固体撮像素子は、ゲート電極が、半導体基体上に形成されている平面ゲート電極と、平面ゲート電極と一体に形成され、半導体基体のから深さ方向に形成されている縦型ゲート電極とからなる。また、縦型ゲート電極は、電荷蓄積時にゲート電極に電圧を印加した際に、実効ゲート幅方向で縦型ゲート電極を挟んだ両側の平面ゲート電極下の領域にポテンシャルの高さに差が発生する位置に形成されている。また、本技術の電子機器は、上記固体撮像素子と、固体撮像素子の撮像部に入射光を導く光学系と、固体撮像素子の出力信号を処理する信号処理回路とを有する。また、本技術の固体撮像素子の製造方法は、半導体基体の表面にフォトダイオードを形成する工程と、フォトダイオードの形成領域の周辺に、ゲート電極を形成する工程と、半導体基体の表面にフローティングディフュージョンを形成する工程とを有する。また、ゲート電極を形成する工程が、半導体基体にトレンチを形成する工程と、トレンチ内及び半導体基体表面に導電体層を形成して、トレンチ内に縦型ゲート電極を形成し、半導体基体上に平面ゲート電極を形成する工程とからなる。そして、トレンチは、電荷蓄積時にゲート電極に電圧を印加した際に、実効ゲート幅方向で縦型ゲート電極を挟んだ両側の平面ゲート電極下の領域に電位差が発生する位置に形成する。上記固体撮像素子、及び、上記製造方法により作製される固体撮像素子によれば、ゲート電極に電圧を印加した際に、縦型ゲート電極を挟んだ両側の半導体領域でポテンシャルの高さに差が発生する。このため、ポテンシャルが低くなった領域に沿ってオーバーフローパスが形成され、固体撮像素子のブルーミング特性が向上する。また、上記固体撮像素子を適用することにより、ブルーミングの発生が少ない電子機器を構成することができる。本技術によれば、ブルーミング特性の向上が可能は固体撮像素子、固体撮像素子の製造方法、及び、電子機器を提供することができる。以下、本技術を実施するための最良の形態の例を説明するが、本技術は以下の例に限定されるものではない。なお、説明は以下の順序で行う。1.固体撮像素子の概要2.固体撮像素子の第1実施形態3.固体撮像素子の第2実施形態4.固体撮像素子の製造方法5.電子機器1.固体撮像素子の概要まず、固体撮像素子の概要について説明する。図1に、転送ゲートとして縦型トランジスタTrを有し、基体表面にフォトダイオードPDが形成された固体撮像素子の平面構成図を示す。また、図2に、図1に示す固体撮像素子の断面図を示す。図1及び図2に示す固体撮像素子10は、半導体基体11の裏面側から、第2導電型n型半導体領域15と、高濃度の第2導電型n型半導体領域13と、高濃度の第1導電型p型半導体領域12とによるフォトダイオードPD14を備える。このPD14は、主にn型半導体領域13と、p型半導体領域12とのPN接合により構成されている。また、固体撮像素子10は、PD14の電荷を読み出す縦型トランジスタTrを備える。縦型Trは、ゲート絶縁膜17を介して形成された転送ゲート電極16と、転送された信号電荷を蓄積するフローティングディフュージョンFD領域18とから構成される。転送ゲート電極16は、半導体基体11上に形成されている平面ゲート電極16Aと、平面ゲート電極16A下で半導体基体11の表面から深さ方向に柱状に形成されている縦型ゲート電極16Bとからなる。FD領域18は、高濃度の第2導電型n型半導体領域からなり、転送ゲート電極16を介してPD14と対向する位置の半導体基体11の表面に形成されている。上記縦型トランジスタTrでは、読み出し時に転送ゲート電極16に正電圧が印加されることにより、転送ゲート電極16直下のポテンシャル電位が変化する。そして、PD14に蓄積された信号電荷が、転送ゲート電極16の縦型ゲート電極16Bの周囲の領域を通過して、FD領域18に転送される横方向読み出しが行われる。また、上述の固体撮像素子10では、PD14への信号電荷の蓄積時において、転送ゲート電極16直下の縦型ゲート電極16Bの周囲の領域は、過剰電荷の転送経路であるオーバーフローパスOFPを兼ねる。このOFPとは、PD14への信号電荷の蓄積時において、PD14の飽和電荷量を超えた分の信号電荷過剰電荷をFD領域18に転送するための経路として用いられる。すなわち、PD14への信号電荷の蓄積時に転送ゲート電極16に負電圧-1V程度が印加されると、縦型ゲート電極16Bの周囲にOFPが形成され、PD14とFD18領域とが電気的に接続される。図1及び図2に示す構成の転送ゲートに縦型Trを有する固体撮像素子は、通常の平面ゲート電極を有する転送Trに比べてPD14に対する変調力が高い。このためPD14を深い部分にまで形成することができ、大きな飽和信号量Qsが得られる。しかし、縦型Trの変調力が強いため、PD14への電荷蓄積時に転送ゲート電極16に負電圧を与えた場合に、オーバーフローバリアのポテンシャルが高くなり過ぎる。この結果、転送ゲート電極16下に十分なオーバーフローパスが形成されず、ブルーミング特性が悪化する。図3に転送ゲート電極16に負電圧を与えた状態の縦型Trの平面のポテンシャル分布を等高線表示で示す。また、図4に、転送ゲート電極16下のOFP19形成位置におけるゲート長L方向のポテンシャル断面を示す。図5に、実効ゲート幅Weff方向における転送ゲート電極16下のポテンシャル断面を示す。図3に示す構成は、縦型ゲート電極16Bを縦型Trの中心平面ゲート電極16Aの重心から、平面ゲート電極16AのPD側の辺への垂線上の位置に配置した一般的な縦型Trである。この構成では、転送ゲート電極16下において、縦型ゲート電極16Bの両側にオーバーフローパスOFP19が形成される。また、図4に示すように、PDへの電荷蓄積時に転送ゲートに負電圧を与えた場合、縦型ゲート電極16Bに印加された電位に影響されて、転送ゲート電極16下の電荷の転送経路の領域のポテンシャルが高くなる。この高くなったポテンシャルがオーバーフローバリアとなる。特に、縦型Trでは、縦型ゲート電極16Bが形成された位置に向かって、転送ゲート電極16下の領域のポテンシャルが高くなる。このように、縦型Trは、PD17に対する変調力が大きいため、このオーバーフローバリアが一般的なTrの比べて高くなりすぎ、PD14からFD18へのオーバーフローの障害となる。縦型ゲート電極16Bの両側のOFP19は、縦型ゲート電極16Bからの距離が等しいため、図5に示すように共に等電位の状態となる。このように、図4に示す転送ゲート電極16下のポテンシャルは、転送ゲート電極16に負電圧を与えた場合の縦型ゲート電極16Bの両側のOFP19のポテンシャル高さに影響する。そして、縦型Trを備える固体撮像素子では、縦型ゲート電極16Bの両側に形成されるOFP19のポテンシャルが高くなりすぎるため、過剰電荷の良好なオーバーフローが行われ難く、ブルーミング特性が悪化する。また、上述の特許文献1に記載された構成では、縦型Trを用いて埋め込みPDからFDへ縦方向の電荷転送が行われる。このため、過剰電荷の移動経路が横方向に読み出す構成と異なり、オーバーフローパスを形成する技術での優位性が得られない。従って、縦型Trを備えて横方向読み出しを行う固体撮像素子において、PDからFDへ、過剰電荷をオーバーフローしやすい構成が求められている。良好なOFPの形成には、例えば、転送ゲート電極16直下のn型不純物のドーズ量を増やすことにより、転送ゲート電極16下の領域のポテンシャルを低下させてオーバーフローバリアを下げることが考えられる。しかし、転送ゲート電極16下へのn型不純物のドーズ量を増やす場合には、転送バリアの増加、及び、転送ゲート電極16へトラップされる電子の増加等、固体撮像素子として好ましくない現象を誘発する恐れがある。そこで、本開示では、PDからFDへ電荷を横方向に転送するポテンシャル形状にした構成において、縦型ゲート電極の実効ゲート幅Weff方向の両側の領域でポテンシャルの高さが異なる構成を提案する。この構成により、縦型Trの転送能力を生かしつつ過剰電荷を効率よくFDに排出する構造とすることができる。このような構成の具体例としては、図6に示すように、縦型ゲート電極の中心をゲート電極16Bの縦型Trの中心平面ゲート電極16Aの重心から、平面ゲート電極16AのPD側の辺への垂線上の位置からずらした構成とする。図7に、図6に示す縦型Trを通常の転送ゲート電極16の中心から、実効ゲート幅Weff方向に沿ってXずらした構成の縦型Trに、負電位を与えたときのポテンシャル断面を示す。縦型Trを実効ゲート幅Weff方向に沿って一方に偏在させることにより、縦型ゲート電極16Bの両側に電位差が発生し、他方のポテンシャルが下がる。ここでは、X方向と逆側-X方向の位置において、転送ゲート電極16下のポテンシャルが低下する。これは、ポテンシャルが低下した位置におけるオーバーフローバリアの低下を意味する。従って、このポテンシャルが低下した位置において、OFP19が形成されやすくなる。上述のように転送ゲート電極16の構成によりOFPを形成してOFP19を形成するため、過剰電荷のオーバーフロー用の不純物ドーズ量を考慮する必要が無くなるため、転送ゲート電極16下の低ドーズ化が可能となる。低ドーズ化により、転送バリアの低減や、転送ゲート電極16下にトラップされる電子を低減することができるため、リニア特性の改善が期待できる。なお、本開示では、転送ゲート電極16下のゲート長方向において、電荷蓄積時に転送ゲートに負電圧を与えた状態で、ゲート長L方向の最もポテンシャルが高くなる位置を、ゲート幅方向に連ねた長さを、実効ゲート幅Weffとする。そして、この実効ゲート幅Weffに沿う方向を実効ゲート幅Weff方向とする。2.固体撮像素子の第1実施形態[固体撮像素子の構成例:概略構成図]以下、本実施形態の固体撮像素子の具体的な実施の形態について説明する。図8に、固体撮像素子の一例として、MOSMetalOxideSemiconductor型の固体撮像素子の概略構成図を示す。図8に示す固体撮像素子40は、半導体基体、例えば、シリコン基板に複数の光電変換部となるフォトダイオードを含む画素42が規則的に2次元的に配列された画素部いわゆる撮像領域43と、周辺回路部とから構成される。画素42は、フォトダイオードと、複数の画素トランジスタいわゆるMOSトランジスタを有する。複数の画素トランジスタは、例えば転送トランジスタ、リセットトランジスタ、増幅トランジスタの3つのトランジスタで構成することができる。その他、選択トランジスタを追加して4つのトランジスタで構成することもできる。周辺回路部は、垂直駆動回路44と、カラム信号処理回路45と、水平駆動回路46と、出力回路47と、制御回路48等から構成されている。制御回路48は、垂直同期信号、水平同期信号及びマスタクロックに基づいて、垂直駆動回路44、カラム信号処理回路45及び水平駆動回路46等の動作の基準となるクロック信号や制御信号を生成する。制御回路48は、これらの信号を垂直駆動回路44、カラム信号処理回路45及び水平駆動回路46等に入力する。垂直駆動回路44は、例えばシフトレジスタによって構成される。垂直駆動回路44は、画素部43の各画素42を行単位で順次垂直方向に選択走査し、垂直信号線49を通して各画素42の光電変換素子において受光量に応じて生成した信号電荷に基づく画素信号をカラム信号処理回路45に供給する。カラム信号処理回路45は、画素42の例えば列ごとに配置され、1行分の画素42から出力される信号を画素列ごとに黒基準画素有効画素領域の周囲に形成されるからの信号によってノイズ除去などの信号処理を行う。即ち、カラム信号処理回路45は、画素42固有の固定パターンノイズを除去するためのCDScorrelateddoublesamplingや、信号増幅等の信号処理を行う。カラム信号処理回路45の出力段には水平選択スイッチ図示せずが水平信号線41との間に接続されて設けられている。水平駆動回路46は、例えばシフトレジスタによって構成され、水平走査パルスを順次出力することによって、カラム信号処理回路45の各々を順番に選択し、カラム信号処理回路45の各々から画素信号を水平信号線41に出力する。出力回路47は、カラム信号処理回路45の各々から水平信号線41を通して順次に供給される信号に対し、信号処理を行って出力する。上記の固体撮像素子40を、裏面照射型の固体撮像素子に適用する場合は、光入射面いわゆる受光面側の裏面上には配線層が形成されず、配線層は受光面と反対側の表面側に形成される。[固体撮像素子の構成例:画素部]次に、図9に、本実施形態の固体撮像素子の1画素を構成する要部の平面図を示す。また、図10に図9に示す固体撮像素子のA-A線断面図を示す。図9及び図10に示す固体撮像素子は、ゲート電極の構成を除き、図1及び図2に示す固体撮像素子と同様の構成である。このため、上述の図1及び図2に示す構成の固体撮像素子と同様の構成には同じ符号を付して詳細な説明を省略する。図9に示す固体撮像素子30は、半導体基体11に形成された、画素部を構成するフォトダイオードPD14を備える。また、PD14と、転送ゲート電極16と、PDのゲート電極側の角部から外側の領域に架けて形成されたフローティングディフュージョンFD18とから転送トランジスタTrが構成されている。半導体基体11は、第1導電型p型のシリコン基板等から構成される。そして、この半導体基体11の裏面光の入射面側から、第2導電型n型半導体領域15と、高濃度の第2導電型n型半導体領域13と、高濃度の第1導電型p型半導体領域12とによりフォトダイオードPD14が形成されている。このPD14は、主にn型半導体領域13と、p型半導体領域12とのPN接合により構成されている。PD14は、図10に示すように、略矩形状に形成され、p型の半導体基体11で構成される画素分離領域により、画素毎に区画される。本説明では、PD14を矩形状としているがこれに限られるものではなく、正方形状や多角形状等、種々の形状とすることができる。なお、図9に示す平面図では、画素分離領域内でフォトダイオードが形成されている領域をPD14として示している。FD領域18は、高濃度の第2導電型n型半導体領域からなり、転送ゲート電極16を介してPD14と対向する位置に形成されている。FD領域18は、転送ゲート電極16に隣接するPD14の角部から外側に架けて、半導体基体11の表面側の領域に形成されている。転送ゲート電極16は、PD14の外周部であって、PD14の1つの角部に1つ形成されている。また、転送ゲート電極16は、半導体基体11上に形成されている平面ゲート電極16Aと、平面ゲート電極16Aと一体に形成され、半導体基体11の表面から深さ方向に柱状に埋めこまれている縦型ゲート電極16Bとからなる。平面ゲート電極16Aは、PD14の角部において、長辺をPD14側に向けた角部を落とした略三角形状に形成されている。縦型ゲート電極16Bは半導体基体11表面での平面形状を円形として形成されている。縦型ゲート電極16Bは、平面ゲート電極16A下の全面とならない大きさで形成されている。平面ゲート電極16Aは、PD14の角部からFD18に跨る領域に形成されている。そして、縦型ゲート電極16Bは、半導体基体11の表面から、半導体基体11内に形成されたPD14の裏面側に位置するn型半導体領域15に接する深さまで、ゲート絶縁膜17を介して形成されている。また、縦型ゲート電極16Bは、図9に矢印で示す実効ゲート幅Weff方向において、縦型ゲート電極16Bの両側のゲート幅に差が生じる位置に形成されている。このように、縦型ゲート電極16Bの実効ゲート幅Weff方向の両側でゲート幅に差が発生する構成としては、縦型ゲート電極16Bの中心と実効ゲート幅Weffの中心とが異なる位置となるように、縦型ゲート電極16Bを実効ゲート幅Weff方向にずらした位置に形成する。具体的には、平面ゲート電極16Aの中心と縦型ゲート電極16Bの中心とが、実効ゲート幅Weff方向で異なる位置となるように、縦型ゲート電極16Bを形成する。図9では、縦型ゲート電極16Bが平面ゲート電極16Aの中心から実効ゲート幅Weff方向にX移動した構成としている。このため、縦型ゲート電極16Bの実効ゲート幅Weff方向の両側で、縦型ゲート電極16BのX方向のゲート幅WXよりも-X方向のゲート幅W-Xが大きい構成である。平面ゲート電極16Aの中心とは、平面ゲート電極16Aの重心から、平面ゲート電極16AのPD側の辺への垂線上の位置である。また、平面ゲート電極16Aの中心は縦型Trのチャネル幅の中心を通るチャネル長方向の線チャネル幅の中心線上に位置する。例えば、図9に示す平面ゲート電極16Aの形状であれば、平面ゲート電極16Aの重心を通るPD14側の辺への垂線が、縦型Trのチャネル幅の中心線である。つまり、縦型ゲート電極16Bは、転送ゲート電極16下に形成される転送チャネルのゲート幅方向の中心から、ゲート幅方向の一方に偏った位置に形成されている。縦型ゲート電極16Bの中心は、図9に示すように、縦型ゲート電極16Bの平面形状が円形の場合には円の中心であり、その他の多角形等の形状の場合には、その平面形状の重心とすることができる。[動作]上記構成の縦型トランジスタTrでは、読み出し時に転送ゲート電極16に正電圧が印加されることにより、転送ゲート電極16直下のポテンシャル電位が変化する。そして、PD14に蓄積された信号電荷が、転送ゲート電極16の縦型ゲート電極16Bの側面の領域を通過して、FD領域18に転送される横方向読み出しが行われる。まず、固体撮像素子に光が照射されると、図示しないオンチップレンズ等の光学部により集光された光は、半導体基体11内のPD14に入射される。そして、PD14に入射した光は、n型半導体領域13や、n型半導体領域13とp型半導体領域12とのPN接合部分において光電変換して信号電荷が生成される。生成された信号電荷は、PD14に形成される電位の井戸に蓄積される。信号電荷の蓄積時には、転送ゲート電極16に負電圧を印加する。図11に、転送ゲート電極16に負電圧を印加した状態の、PD14、FD18、及び、転送ゲート電極16下で発生するポテンシャル分布を等高線表示で示す。また、図12に、実効ゲート幅Weff方向における転送ゲート電極16下のポテンシャル断面を示す。図11及び図12に示すように、転送ゲート電極16に負電圧を印加すると、縦型ゲート電極16Bに印加された電位に影響されて、転送ゲート電極16下の領域のポテンシャルが高くなる。特に、縦型ゲート電極16Bが形成された位置に向かって、転送ゲート電極16下の領域のポテンシャルが高くなる。このとき、縦型ゲート電極16Bの形成位置を、平面ゲート電極16Aの中心から実効ゲート幅Weff方向で移動することにより、縦型ゲート電極16Bの両側の実効ゲート幅Weffが異なる構成となる。そして、縦型ゲート電極16Bからの距離が異なることにより、平面ゲート電極16A下の領域において、縦型ゲート電極16Bの両側のポテンシャルに差が発生する。図11では、縦型ゲート電極16BをX移動することにより、図12に示すように縦型ゲート電極16Bからの距離が近くなるX方向のゲート幅WX側の領域ポテンシャルが高くなる。また、縦型ゲート電極16Bから離れた位置となる-X方向のゲート幅W-X側の領域のポテンシャルが低くなる。上述のように、縦型ゲート電極16Bの位置を転送ゲート電極16の中心からずらすことにより、実効ゲート幅Weff方向の一部の領域のポテンシャルを下げることができる。そして、このゲート幅W-X側に形成されるポテンシャルが下がった領域に沿って、過剰電荷がPD14からFD18にオーバーフローされる。つまり、-X方向のゲート幅W-X側の領域にオーバーフローパスOFP19が形成され、このOFP19を通じてPDに蓄積された過剰電荷がFDにオーバーフローされやすくなる。このため、固体撮像素子30のブルーミング特性が向上する。なお、縦型ゲート電極16Bの形成位置は、縦型ゲート電極16Bの中心と実効ゲート幅Weffの中心とが異なる位置であり、且つ、実効ゲート幅Weffの中心に縦型ゲート電極16Bが接する位置であることが好ましい。又は、平面ゲート電極16Aの中心線と縦型ゲート電極16Bと接する位置であることが好ましい。縦型ゲート電極16Bの形成位置が実効ゲート幅Weffの中心や平面ゲート電極16Aの中心から離れすぎると、縦型ゲート電極16Bが移動した方向と逆側のPD14の端部との距離が離れすぎる。このため、転送ゲート電極に正電圧を印加して電荷を読み出す際に、PD14からの電荷転送効率が低下してしまう。従って、縦型ゲート電極16Bの形成位置は、実効ゲート幅Weff方向で縦型ゲート電極16Bの両側の領域で十分にポテンシャル差が発生し、且つ、実効ゲート幅Weffの中心に近い位置に形成することが好ましい。[固体撮像素子の変形例1:ゲート形状矩形]次に、第1実施形態の変形例1の固体撮像素子として、上述の固体撮像素子においてゲート電極の形状が異なる場合の構成について説明する。なお、以下の説明では、ゲート電極以外の構成は、上述の第1実施形態と同様であるため、同じ符号を付して詳細な説明を省略する。また、第1実施形態の変形例1の固体撮像素子の断面図は、上述の図10に示す構成と同様であるため、図示を省略する。図10に示す構成と同じ構成については図10と同じ符号を援用して説明する。図13に、第1実施形態の変形例1の固体撮像素子の1画素を構成する要部の平面図を示す。また、図14に、縦型Trに負電位を与えたときの転送ゲート電極21下の領域の実効ゲート幅Weff方向のポテンシャル断面を示す。図13に示すように、固体撮像素子31は、半導体基体11に形成されたフォトダイオードPD14、転送ゲート電極21、フローティングディフュージョンFD18とから転送トランジスタTrが構成されている。転送ゲート電極21は、PD14の外周部であって、PD14の1つの角部に1つ形成されている。また、転送ゲート電極21は、半導体基体11上に形成されている平面ゲート電極21Aと、平面ゲート電極21Aと一体に形成され、半導体基体11の表面から深さ方向に柱状に埋めこまれている縦型ゲート電極21Bとからなる。平面ゲート電極21Aは、PD14の角部において、長辺がPD14及びFD18側に接した矩形状に形成され、縦型ゲート電極21Bは半導体基体11表面での平面形状を正方形状として形成されている。縦型ゲート電極21Bは、平面ゲート電極21A下の全面とならない大きさで形成されている。平面ゲート電極21Aは、PD14の角部からFD18に跨る領域に形成されている。そして、縦型ゲート電極21Bは、半導体基体11の表面から、半導体基体11内に形成されたPD14の裏面側に位置するn型半導体領域15に接する深さまで、ゲート絶縁膜17を介して形成されている。縦型ゲート電極21Bは、縦型ゲート電極21Bの中心と実効ゲート幅Weffの中心とが異なる位置となるように、実効ゲート幅Weff方向にずらした位置に形成されている。このため、図13に矢印で示す実効ゲート幅Weff方向において、縦型ゲート電極21Bの両側でゲート幅に差が生じる位置に形成されている。図13では、縦型ゲート電極21Bが平面ゲート電極21Aの中心から実効ゲート幅Weff方向に-X移動した構成としている。このため、縦型ゲート電極16Bの実効ゲート幅Weff方向の両側で、縦型ゲート電極21Bの-X方向のゲート幅W-XよりもX方向のゲート幅WXが大きい構成である。平面ゲート電極21Aの中心は、平面ゲート電極21Aの重心を通り、平面ゲート電極21AのFD18側の辺からPD14側の辺への垂線上に位置する。また、平面ゲート電極21Aの中心は縦型Trのチャネル幅の中心を通るチャネル長方向の線チャネル幅の中心線上に位置する。例えば、図13に示す矩形状の平面ゲート電極21Aであれば、平面ゲート電極21Aの重心を通る、FD18側の長辺からPD14側の長辺への垂線が、縦型Trのチャネル幅の中心線である。また、縦型ゲート電極21Bの中心は平面形状の重心である。上記の構成により、縦型ゲート電極21Bの形成位置を平面ゲート電極21Aの中心から実効ゲート幅Weff方向でずらすことにより、縦型ゲート電極21Bの両側の実効ゲート幅Weffが異なる構成となる。そして、この構成により、図14に示すように、縦型ゲート電極21Bからの距離が近い-X方向のゲート幅W-X側の領域ポテンシャルが高くなる。また、縦型ゲート電極21Bからの距離が遠いX方向のゲート幅WX側の領域のポテンシャルが低くなる。上述のように、縦型ゲート電極21Bからの距離が異なることにより、実効ゲート幅Weff方向の一部の領域のポテンシャルを下げることができる。このポテンシャルが下がったゲート幅WX側の領域に沿って、オーバーフローパスOFPが形成され、このOFPを通じてPD14に蓄積された過剰電荷がFD18にオーバーフローされやすくなる。このため、固体撮像素子31のブルーミング特性が向上する。[固体撮像素子の変形例2:ゲート形状L字型]次に、第1実施形態の変形例2の固体撮像素子について説明する。なお、以下の説明では、ゲート電極以外の構成は、上述の第1実施形態と同様であるため、同じ符号を付して詳細な説明を省略する。また、第1実施形態の変形例2の固体撮像素子の断面図は、上述の図10に示す構成と同様であるため、図示を省略する。図10に示す構成と同じ構成については図10と同じ符号を援用して説明する。図15に、第1実施形態の変形例2の固体撮像素子の1画素を構成する要部の平面図を示す。また、図16に、縦型Trに負電位を与えたときの転送ゲート電極22下の領域の実効ゲート幅Weff方向のポテンシャル断面を示す。図15に示すように、固体撮像素子32は、半導体基体11に形成されたフォトダイオードPD14、転送ゲート電極22、フローティングディフュージョンFD18とから転送トランジスタTrが構成されている。転送ゲート電極22は、PD14の周辺部であって、角部を挟む2辺に沿う2つの矩形を合わせた略L字型に形成されている。また、転送ゲート電極22は、半導体基体11上に形成されている平面ゲート電極22Aと、平面ゲート電極22Aと一体に形成され、半導体基体11の表面から深さ方向に柱状に埋めこまれている縦型ゲート電極22Bとからなる。縦型ゲート電極22Bは、半導体基体11表面での平面形状を略楕円形として形成され、平面ゲート電極22A下の全面とならない大きさで形成されている。平面ゲート電極22Aは、PD14の角部からFD18に跨る領域に形成されている。そして、縦型ゲート電極22Bは、半導体基体11の表面から、半導体基体11内に形成されたPD14の裏面側に位置するn型半導体領域15に接する深さまで、ゲート絶縁膜17を介して形成されている。平面L字型の転送ゲート電極22では、図15に矢印で示すように、実効ゲート幅Weffが、縦型ゲート電極22B上を通り、平面ゲート電極22AのL字型に沿って設けられる。縦型ゲート電極22Bは、縦型ゲート電極22Bの中心と実効ゲート幅Weffの中心とが異なる位置となるように、実効ゲート幅Weff方向にずらした位置に形成されている。このため、縦型ゲート電極22Bは、実効ゲート幅Weff方向に沿って、縦型ゲート電極22Bの両側でゲート幅に差が生じる位置に形成されている。図15では、縦型ゲート電極22Bが平面ゲート電極22Aの中心から実効ゲート幅Weff方向に-X移動した構成としている。このため、縦型ゲート電極16Bの実効ゲート幅Weff方向の両側で、縦型ゲート電極22Bの-X方向のゲート幅W-XよりもX方向のゲート幅WXが大きい構成である。平面ゲート電極22Aの中心とは、平面ゲート電極22Aの重心とPD14の重心とを結ぶ直線上に位置する。また、平面ゲート電極22Aの中心は縦型Trのチャネル幅の中心を通るチャネル長方向の線チャネル幅の中心線上に位置する。例えば、図15に示すL字型の平面ゲート電極22Aであれば、平面ゲート電極22Aの重心を通り、線対称軸となる線が縦型Trのチャネル幅の中心線である。また、縦型ゲート電極22Bの中心は平面楕円形の長軸と短軸の交点となる中点である。上記の構成により、縦型ゲート電極22Bの形成位置を平面ゲート電極22Aの中心から実効ゲート幅Weff方向にずらすことにより、縦型ゲート電極22Bの両側のゲート幅が異なる構成となる。そして、この構成により図16に示すように、実効ゲート幅Weff方向において、縦型ゲート電極22Bからの距離が近い-X方向のゲート幅W-X側の領域ポテンシャルが高くなる。また、実効ゲート幅Weff方向において、縦型ゲート電極22Bからの距離が遠いX方向のゲート幅WX側の領域のポテンシャルが低くなる。上述のように、縦型ゲート電極22Bからの距離が異なることにより、実効ゲート幅Weff方向の領域において、一部の領域のポテンシャルを下げることができる。このゲート幅WX側のポテンシャルが下がった位置に沿って、オーバーフローパスOFPが形成され、このOFPを通じてPD14に蓄積された過剰電荷がFD18にオーバーフローされやすくなる。このため、固体撮像素子32のブルーミング特性が向上する。[固体撮像素子の変形例3:ゲート形状L字型]次に、第1実施形態の変形例3の固体撮像素子ついて説明する。なお、以下の説明では、ゲート電極以外の構成は、上述の第1実施形態と同様であるため、同じ符号を付して詳細な説明を省略する。また、第1実施形態の変形例3の固体撮像素子の断面図は、上述の図10に示す構成と同様であるため、図示を省略する。図10に示す構成と同じ構成については図10と同じ符号を援用して説明する。図17に、第1実施形態の変形例3の固体撮像素子の1画素を構成する要部の平面図を示す。また、図18に、縦型Trに負電位を与えたときの転送ゲート電極23下の領域の実効ゲート幅Weff方向のポテンシャル断面を示す。図17に示すように、固体撮像素子33は、半導体基体11に形成されたフォトダイオードPD14、転送ゲート電極23、フローティングディフュージョンFD18とから転送トランジスタTrが構成されている。転送ゲート電極23は、PD14の周辺部であって、角部を挟む2辺にそれぞれの長辺が直交する2つの矩形を合わせた略L字型に形成されている。また、転送ゲート電極23は、半導体基体11上に形成されている平面ゲート電極23Aと、平面ゲート電極23Aと一体に形成され、半導体基体11の表面から深さ方向に柱状に埋めこまれている縦型ゲート電極23Bとからなる。縦型ゲート電極23Bは、半導体基体11表面での平面形状を矩形状として形成され、平面ゲート電極23A下の全面とならない大きさで形成されている。平面ゲート電極23Aは、PD14の角部からFD18に跨る領域に形成されている。そして、縦型ゲート電極23Bは、半導体基体11の表面から、半導体基体11内に形成されたPD14の裏面側に位置するn型半導体領域15に接する深さまで、ゲート絶縁膜17を介して形成されている。平面L字型の転送ゲート電極23では、図17に矢印で示すように、実効ゲート幅Weffが、縦型ゲート電極23B上を通り、平面ゲート電極23AのL字型に沿って設けられる。そして、縦型ゲート電極23Bは、縦型ゲート電極23Bの中心と実効ゲート幅Weffの中心とが異なる位置となるように、実効ゲート幅Weff方向にずらした位置に形成されている。このため、縦型ゲート電極23Bは、実効ゲート幅Weff方向に沿って、縦型ゲート電極23Bの両側でゲート幅に差が生じる位置に形成されている。図17では、縦型ゲート電極23Bが平面ゲート電極23Aの中心から実効ゲート幅Weff方向にX移動した構成としている。このため、縦型ゲート電極16Bの実効ゲート幅Weff方向の両側で、縦型ゲート電極23BのX方向のゲート幅WXよりも-X方向のゲート幅W-Xが大きい構成である。平面ゲート電極23Aの中心とは、平面ゲート電極23Aの重心とPD14の重心とを結ぶ直線上に位置する。また、平面ゲート電極23Aの中心は縦型Trのチャネル幅の中心を通るチャネル長方向の線チャネル幅の中心線上に位置する。例えば、図17に示すL字型の平面ゲート電極23Aであれば、平面ゲート電極23Aの重心を通り、線対称軸となる線が縦型Trのチャネル幅の中心線である。また、縦型ゲート電極23Bの中心は平面矩形状の重心である。上記の構成により、縦型ゲート電極23Bの形成位置を平面ゲート電極23Aの中心から実効ゲート幅Weff方向にずらすことにより、縦型ゲート電極23Bの両側の実効ゲート幅Weffが異なる構成となる。そして、この構成により図18に示すように、実効ゲート幅Weff方向において、縦型ゲート電極23Bからの距離が近いX方向のゲート幅WX側の領域ポテンシャルが高くなる。また、実効ゲート幅Weff方向において、縦型ゲート電極23Bからの距離が遠い-X方向のゲート幅W-X側の領域のポテンシャルが低くなる。上述のように、縦型ゲート電極23Bからの距離が異なることにより、実効ゲート幅Weff方向の領域において、一部の領域のポテンシャルを下げることができる。このゲート幅W-X側のポテンシャルが下がった位置に沿って、オーバーフローパスOFPが形成され、このOFPを通じてPD14に蓄積された過剰電荷がFD18にオーバーフローされやすくなる。このため、固体撮像素子33のブルーミング特性が向上する。3.固体撮像素子の第2実施形態[固体撮像素子の構成例:画素部]次に、固体撮像素子の第2実施形態について説明する。第2実施形態は、複数の縦型ゲート電極を有する転送ゲート電極からなる固体撮像素子である。図19に、第2実施形態の固体撮像素子の1画素を構成する要部の平面図を示す。また、図20に、縦型Trに負電位を与えたときの転送ゲート電極24下の領域の実効ゲート幅Weff方向のポテンシャル断面を示す。なお、以下の説明では、ゲート電極以外の構成は、上述の第1実施形態と同様であるため、同じ符号を付して詳細な説明を省略する。また、第2実施形態の固体撮像素子の断面図は、上述の図10に示す構成と同様であるため、図示を省略する。以下の第2実施形態及びその変形例の説明では、図10に示す構成と同じ構成については図10と同じ符号を援用して説明する。図19に示すように、固体撮像素子34は、半導体基体11に形成されたフォトダイオードPD14、転送ゲート電極24、フローティングディフュージョンFD18とから転送トランジスタTrが構成されている。転送ゲート電極24は、PD14の外周部であって、PD14の1つの角部に1つ形成されている。また、転送ゲート電極24は、半導体基体11上に形成されている平面ゲート電極24Aと、平面ゲート電極24Aと一体に形成され、半導体基体11の表面から深さ方向に柱状に埋めこまれている第1縦型ゲート電極24B及び第2縦型ゲート電極24Cとからなる。平面ゲート電極24Aは、PD14の角部において、長辺をPD14側に向けた角部を落とした略三角形状に形成されている。第1縦型ゲート電極24B及び第2縦型ゲート電極24Cは半導体基体11表面での平面形状を円形として形成されている。第1縦型ゲート電極24B及び第2縦型ゲート電極24Cは、平面ゲート電極24A下の全面とならない大きさで形成されている。平面ゲート電極24Aは、PD14の角部からFD18に跨る領域に形成されている。そして、第1縦型ゲート電極24B及び第2縦型ゲート電極24Cは、半導体基体11の表面から、半導体基体11内に形成されたPD14の裏面側に位置するn型半導体領域15に接する深さまで、ゲート絶縁膜17を介して形成されている。転送ゲート電極24では、図19に矢印で示すように、実効ゲート幅Weffが第1縦型ゲート電極24B及び第2縦型ゲート電極24C上を通り、平面ゲート電極24Aのゲート幅方向に沿って設けられる。また、実効ゲート幅Weffは、第1縦型ゲート電極24B及び第2縦型ゲート電極24Cにより、実効ゲート幅Weff方向において、3つの領域に分けられている。ここで、平面ゲート電極24Aの第1縦型ゲート電極24B側の端部から、第1縦型ゲート電極24Bまでの領域をゲート幅W1とする。そして、第1縦型ゲート電極24Bと第2縦型ゲート電極24Cとの間の領域をゲート幅W2とする。第2縦型ゲート電極24Cから、平面ゲート電極24Aの第2縦型ゲート電極24C側の端部までの領域をゲート幅W3とする。そして、第1縦型ゲート電極24B及び第2縦型ゲート電極24Cは、ゲート幅W1,W2,W3の少なくとも1つのゲート幅に差が生じる位置に形成されている。この構成により、実効ゲート幅Weff方向において、第1縦型ゲート電極24Bの両側の領域W1,W2及び第2縦型ゲート電極24Cの両側の領域W2,W3のいずれかに、ポテンシャルの高さが異なる領域が形成される。具体的に図19では、第1縦型ゲート電極24Bと第2縦型ゲート電極24Cとの間に設けられるゲート幅W2が、他のゲート幅W1及びゲート幅W3よりも大きい構成となる位置に、第1縦型ゲート電極24B及び第2縦型ゲート電極24Cが形成されている。図19に示す構成とすることにより、転送ゲート電極24に負電圧を印加したとき、図20に示すように、第1縦型ゲート電極24Bと第2縦型ゲート電極24Cとの距離が遠く、ゲート幅の大きいゲート幅W2の領域のポテンシャルが低くなる。また、第1縦型ゲート電極24Bと第2縦型ゲート電極24Cとの距離が近く、ゲート幅の小さいゲート幅W1及びゲート幅W3の領域のポテンシャルが高くなる。上述のように、第1縦型ゲート電極24B及び第2縦型ゲート電極24Cからの距離が異なることにより、実効ゲート幅Weff方向の一部の領域のポテンシャルを下げることができる。そして、実効ゲート幅Weffにおいてポテンシャルが下がった側に形成される領域ゲート幅W2に沿って、オーバーフローパスOFPが形成され、このOFPを通じてPD14に蓄積された過剰電荷がFD18にオーバーフローされやすくなる。このため、固体撮像素子34のブルーミング特性が向上する。また、第1縦型ゲート電極24Bと第2縦型ゲート電極24Cとの間にOFPを形成することにより、OFPが形成される幅ゲート幅が、第1縦型ゲート電極24Bと第2縦型ゲート電極24Cの間隔に規定される。例えば、縦型ゲート電極が1つの場合、転送ゲート電極を形成する際のパターンの位置ずれ等により、固体撮像素子の画素毎に縦型ゲート電極の一方の領域の実行ゲート幅に差が発生する場合がある。これに対し、第1縦型ゲート電極24Bと第2縦型ゲート電極24Cと間にOFPを形成する構成では、画素毎に転送ゲート電極の形成位置ずれた場合にも、第1縦型ゲート電極24Bと第2縦型ゲート電極24Cとの間隔を一定にすることができる。これは、通常の転送ゲート電極の形成工程において、第1縦型ゲート電極24Bと第2縦型ゲート電極24Cは、同じフォトマスクにパターンが形成されているため、転送ゲート電極のパターンずれが発生した場合にも、パターンが一定に保たれる。縦型ゲート電極が1つの場合には、縦型ゲート電極からの距離が不均一になると、OFPが形成される領域のポテンシャルの高さが不均一になり、画素毎に飽和電荷量のバラツキにより、ブルーミング特性に差が発生する。第1縦型ゲート電極24Bと第2縦型ゲート電極24Cと間にOFPを形成することにより、転送ゲート電極のパターンずれが発生した場合にも、OFPが形成される側の領域での縦型ゲート電極からの距離が一定となり、OFPが形成される領域のポテンシャルの高さが均一になる。この結果、各画素におけるPDの飽和電荷量が一定となり、ブルーミング特性を均一にすることができる。[固体撮像素子の変形例1:ゲート形状矩形]次に、第2実施形態の変形例1の固体撮像素子として、上述の固体撮像素子においてゲート電極の形状が異なる場合の構成について説明する。なお、以下の説明では、ゲート電極以外の構成は、上述の第2実施形態と同様であるため、同じ符号を付して詳細な説明を省略する。図21に、第2実施形態の変形例1の固体撮像素子の1画素を構成する要部の平面図を示す。また、図22に、縦型Trに負電位を与えたときの転送ゲート電極25下の領域の実効ゲート幅Weff方向のポテンシャル断面を示す。図21に示すように、固体撮像素子35は、半導体基体11に形成されたフォトダイオードPD14、転送ゲート電極25、フローティングディフュージョンFD18とから転送トランジスタTrが構成されている。転送ゲート電極25は、PD14の外周部であって、PD14の1つの角部に1つ形成されている。また、転送ゲート電極25は、半導体基体11上に形成されている平面ゲート電極25Aと、平面ゲート電極25Aと一体に形成され、半導体基体11の表面から深さ方向に柱状に埋めこまれている第1縦型ゲート電極25B及び第2縦型ゲート電極25Cとからなる。平面ゲート電極25Aは、PD14の角部において、長辺がPD14及びFD18側に接した矩形状に形成され、第1縦型ゲート電極25B及び第2縦型ゲート電極25Cは、半導体基体11表面での平面形状を正方形として形成されている。第1縦型ゲート電極25B及び第2縦型ゲート電極25Cは、平面ゲート電極25A下の全面とならない大きさで形成されている。平面ゲート電極25Aは、PD14の角部からFD18に跨る領域に形成されている。そして、第1縦型ゲート電極25B及び第2縦型ゲート電極25Cは、半導体基体11の表面から、半導体基体11内に形成されたPD14の裏面側に位置するn型半導体領域15に接する深さまで、ゲート絶縁膜17を介して形成されている。転送ゲート電極25では、図21に矢印で示すように、実効ゲート幅Weffが第1縦型ゲート電極25B及び第2縦型ゲート電極25C上を通り、平面ゲート電極25Aのゲート幅方向に沿って設けられる。実効ゲート幅Weffは、第1縦型ゲート電極25B及び第2縦型ゲート電極25Cにより、ゲート幅W1,W2,W3の3つの領域に分けられている。第1縦型ゲート電極25B及び第2縦型ゲート電極25Cは、ゲート幅W1,W2,W3の少なくとも1つのゲート幅に差が生じる位置に形成されている。この構成により、実効ゲート幅Weff方向において、第1縦型ゲート電極25Bの両側の領域W1,W2及び第2縦型ゲート電極25Cの両側の領域W2,W3のいずれかに、ポテンシャルの高さが異なる領域が形成される。具体的に図21では、第1縦型ゲート電極25Bと第2縦型ゲート電極25Cとの間に設けられるゲート幅W2が、他のゲート幅W1及びゲート幅W3よりも大きい構成となる位置に、第1縦型ゲート電極25B及び第2縦型ゲート電極25Cが形成されている。図21に示す構成とすることにより、転送ゲート電極25に負電圧を印加したとき、図22に示すように、第1縦型ゲート電極25Bと第2縦型ゲート電極25Cとの距離が長く、ゲート幅の大きいゲート幅W2の領域のポテンシャルが低くなる。また、第1縦型ゲート電極25Bと第2縦型ゲート電極25Cとの距離が短く、ゲート幅の小さいゲート幅W1及びゲート幅W3の領域のポテンシャルが高くなる。上述のように、第1縦型ゲート電極25B及び第2縦型ゲート電極25Cからの距離が異なることにより、実効ゲート幅Weff方向の一部の領域のポテンシャルを下げることができる。そして、実効ゲート幅Weffにおいてポテンシャルが下がった側に形成される領域ゲート幅W2に沿って、オーバーフローパスOFPが形成され、このOFPを通じてPD14に蓄積された過剰電荷がFD18にオーバーフローされやすくなる。このため、固体撮像素子35のブルーミング特性が向上する。[固体撮像素子の変形例2:ゲート形状L字型]次に、第2実施形態の変形例2の固体撮像素子について説明する。なお、以下の説明では、ゲート電極以外の構成は、上述の第2実施形態と同様であるため、同じ符号を付して詳細な説明を省略する。図23に、第2実施形態の変形例2の固体撮像素子の1画素を構成する要部の平面図を示す。また、図24に、縦型Trに負電位を与えたときの転送ゲート電極26下の領域の実効ゲート幅Weff方向のポテンシャル断面を示す。図23に示すように、固体撮像素子36は、半導体基体11に形成されたフォトダイオードPD14、転送ゲート電極26、フローティングディフュージョンFD18とから転送トランジスタTrが構成されている。転送ゲート電極26は、PD14の外周部であって、角部を挟む2辺に沿う2つの矩形を合わせた略L字型に形成されている。また、転送ゲート電極26は、半導体基体11上に形成されている平面ゲート電極26Aと、平面ゲート電極26Aと一体に形成され、半導体基体11の表面から深さ方向に柱状に埋めこまれている第1縦型ゲート電極26B及び第2縦型ゲート電極26Cとからなる。第1縦型ゲート電極26B及び第2縦型ゲート電極26Cは、半導体基体11表面での平面形状を略楕円形として形成され、平面ゲート電極26A下の全面とならない大きさで形成されている。平面ゲート電極26Aは、PD14の角部からFD18に跨る領域に形成されている。そして、第1縦型ゲート電極26B及び第2縦型ゲート電極26Cは、半導体基体11の表面から、半導体基体11内に形成されたPD14の裏面側に位置するn型半導体領域15に接する深さまで、ゲート絶縁膜17を介して形成されている。転送ゲート電極26では、図23に矢印で示すように、実効ゲート幅Weffが第1縦型ゲート電極26B及び第2縦型ゲート電極26C上を通り、平面ゲート電極26Aのゲート幅方向に沿って設けられる。実効ゲート幅Weffは、第1縦型ゲート電極26B及び第2縦型ゲート電極26Cにより、ゲート幅W1,W2,W3の3つの領域に分けられている。第1縦型ゲート電極26B及び第2縦型ゲート電極26Cは、ゲート幅W1,W2,W3の少なくとも1つのゲート幅に差が生じる位置に形成されている。この構成により、実効ゲート幅Weff方向において、第1縦型ゲート電極26Bの両側の領域W1,W2及び第2縦型ゲート電極26Cの両側の領域W2,W3のいずれかに、ポテンシャルの高さが異なる領域が形成される。具体的に図23では、第1縦型ゲート電極26Bと第2縦型ゲート電極26Cとの間に設けられるゲート幅W2が、他のゲート幅W1及びゲート幅W3よりも大きい構成となる位置に、第1縦型ゲート電極26B及び第2縦型ゲート電極26Cが形成されている。図23に示す構成とすることにより、転送ゲート電極26に負電圧を印加したとき、図24に示すように、第1縦型ゲート電極26Bと第2縦型ゲート電極26Cとの距離が長く、ゲート幅の大きいゲート幅W2の領域のポテンシャルが低くなる。また、第1縦型ゲート電極26Bと第2縦型ゲート電極26Cとの距離が短く、ゲート幅の小さいゲート幅W1及びゲート幅W3の領域のポテンシャルが高くなる。上述のように、第1縦型ゲート電極26B及び第2縦型ゲート電極26Cからの距離が異なることにより、実効ゲート幅Weff方向の一部の領域のポテンシャルを下げることができる。そして、実効ゲート幅Weffにおいてポテンシャルが下がった側に形成される領域ゲート幅W2に沿って、オーバーフローパスOFPが形成され、このOFPを通じてPD14に蓄積された過剰電荷がFD18にオーバーフローされやすくなる。このため、固体撮像素子36のブルーミング特性が向上する。[固体撮像素子の変形例3:ゲート形状L字型]次に、第2実施形態の変形例3の固体撮像素子について説明する。なお、以下の説明では、ゲート電極以外の構成は、上述の第2実施形態と同様であるため、同じ符号を付して詳細な説明を省略する。図25に、第2実施形態の変形例3の固体撮像素子の1画素を構成する要部の平面図を示す。また、図26に、縦型Trに負電位を与えたときの転送ゲート電極27下の領域の実効ゲート幅Weff方向のポテンシャル断面を示す。図25に示すように、固体撮像素子37は、半導体基体11に形成されたフォトダイオードPD14、転送ゲート電極27、フローティングディフュージョンFD18とから転送トランジスタTrが構成されている。転送ゲート電極27は、PD14の外周部であって、角部を挟む2辺にそれぞれの長辺が直交する2つの矩形を合わせた略L字型に形成されている。また、転送ゲート電極27は、半導体基体11上に形成されている平面ゲート電極27Aと、平面ゲート電極27Aと一体に形成され、半導体基体11の表面から深さ方向に柱状に埋めこまれている第1縦型ゲート電極27B及び第2縦型ゲート電極27Cとからなる。第1縦型ゲート電極27B及び第2縦型ゲート電極27Cは、半導体基体11表面での平面形状を略楕円形として形成され、平面ゲート電極27A下の全面とならない大きさで形成されている。平面ゲート電極27Aは、PD14の角部からFD18に跨る領域に形成されている。そして、第1縦型ゲート電極27B及び第2縦型ゲート電極27Cは、半導体基体11の表面から、半導体基体11内に形成されたPD14の裏面側に位置するn型半導体領域15に接する深さまで、ゲート絶縁膜17を介して形成されている。転送ゲート電極27では、図25に矢印で示すように、実効ゲート幅Weffが第1縦型ゲート電極27B及び第2縦型ゲート電極27C上を通り、平面ゲート電極27Aのゲート幅方向に沿って設けられる。実効ゲート幅Weffは、第1縦型ゲート電極27B及び第2縦型ゲート電極27Cにより、ゲート幅W1,W2,W3の3つの領域に分けられている。第1縦型ゲート電極27B及び第2縦型ゲート電極27Cは、ゲート幅W1,W2,W3の少なくとも1つのゲート幅に差が生じる位置に形成されている。この構成により、実効ゲート幅Weff方向において、第1縦型ゲート電極27Bの両側の領域W1,W2及び第2縦型ゲート電極27Cの両側の領域W2,W3のいずれかに、ポテンシャルの高さが異なる領域が形成される。具体的に図25では、第1縦型ゲート電極27Bと第2縦型ゲート電極27Cとの間に設けられるゲート幅W2が、他のゲート幅W1及びゲート幅W3よりも大きい構成となる位置に、第1縦型ゲート電極27B及び第2縦型ゲート電極27Cが形成されている。図25に示す構成とすることにより、転送ゲート電極27に負電圧を印加したとき、図26に示すように、第1縦型ゲート電極27Bと第2縦型ゲート電極27Cとの距離が長く、ゲート幅の大きいゲート幅W2の領域のポテンシャルが低くなる。また、第1縦型ゲート電極27Bと第2縦型ゲート電極27Cとの距離が短く、ゲート幅の小さいゲート幅W1及びゲート幅W3の領域のポテンシャルが高くなる。上述のように、第1縦型ゲート電極27B及び第2縦型ゲート電極27Cからの距離が異なることにより、実効ゲート幅Weff方向の一部の領域のポテンシャルを下げることができる。そして、実効ゲート幅Weffにおいてポテンシャルが下がった側に形成される領域ゲート幅W2に沿って、オーバーフローパスOFPが形成され、このOFPを通じてPD14に蓄積された過剰電荷がFD18にオーバーフローされやすくなる。このため、固体撮像素子37のブルーミング特性が向上する。[固体撮像素子の変形例4:縦型ゲート電極]次に、第2実施形態の変形例4の固体撮像素子として、上述の固体撮像素子においてゲート電極の形状が異なる場合の構成について説明する。なお、以下の説明では、ゲート電極以外の構成は、上述の第2実施形態と同様であるため、同じ符号を付して詳細な説明を省略する。図27に、第2実施形態の変形例4の固体撮像素子の1画素を構成する要部の平面図を示す。また、図28に、縦型Trに負電位を与えたときの転送ゲート電極28下の領域の実効ゲート幅Weff方向のポテンシャル断面を示す。図27に示すように、固体撮像素子38は、半導体基体11に形成されたフォトダイオードPD14、転送ゲート電極28、フローティングディフュージョンFD18とから転送トランジスタTrが構成されている。転送ゲート電極28は、PD14の外周部であって、PD14の1つの角部に1つ形成されている。また、転送ゲート電極28は、半導体基体11上に形成されている平面ゲート電極28Aと、平面ゲート電極28Aと一体に形成され、半導体基体11の表面から深さ方向に柱状に埋めこまれている第1縦型ゲート電極28B及び第2縦型ゲート電極28Cとからなる。平面ゲート電極28Aは、PD14の角部において、長辺をPD14側に向けた角部を落とした略三角形状に形成されている。第1縦型ゲート電極28B及び第2縦型ゲート電極28Cは、半導体基体11表面での平面形状を円形として形成されている。第1縦型ゲート電極28B及び第2縦型ゲート電極28Cは、平面ゲート電極28A下の全面とならない大きさで形成されている。平面ゲート電極28Aは、PD14の角部からFD18に跨る領域に形成されている。そして、第1縦型ゲート電極28B及び第2縦型ゲート電極28Cは、半導体基体11の表面から、半導体基体11内に形成されたPD14の裏面側に位置するn型半導体領域15に接する深さまで、ゲート絶縁膜17を介して形成されている。転送ゲート電極28では、図27に矢印で示すように、実効ゲート幅Weffが第1縦型ゲート電極28B及び第2縦型ゲート電極28C上を通り、平面ゲート電極28Aのゲート幅方向に沿って設けられる。また、第1縦型ゲート電極28Bが、平面ゲート電極28Aの平面ゲート電極28Aの重心から、平面ゲート電極28AのPD側の辺への垂線中心線に接して形成されている。第2縦型ゲート電極28Cが、第1縦型ゲート電極28Bの実効ゲート幅Weff方向の端部側に形成されている。このとき、第1縦型ゲート電極28Bの中心が、平面ゲート電極28Aの中心線上にあってもよく、また、第1縦型ゲート電極28Bの中心と平面ゲート電極28Aの中心線とが異なる位置にあってもよい。そして、実効ゲート幅Weffは、第1縦型ゲート電極28B及び第2縦型ゲート電極28Cにより、ゲート幅W1,W2,W3の3つの領域に分けられている。第1縦型ゲート電極28B及び第2縦型ゲート電極28Cは、ゲート幅W1,W2,W3の少なくとも1つのゲート幅に差が生じる位置に形成されている。この構成により、実効ゲート幅Weff方向において、第1縦型ゲート電極28Bの両側の領域W1,W2及び第2縦型ゲート電極28Cの両側の領域W2,W3のいずれかに、ポテンシャルの高さが異なる領域が形成される。具体的に図27では、ゲート幅W1が、他のゲート幅W2及びゲート幅W3よりも大きい構成となる位置に、平面ゲート電極28A及び第1縦型ゲート電極28B側が形成されている。このとき、第1縦型ゲート電極28Bと第2縦型ゲート電極28Cとの間に設けられるゲート幅W2と、第2縦型ゲート電極28Cから平面ゲート電極28Aの第2縦型ゲート電極28C側の端部までのゲート幅W3との大きさは特に問わない。ゲート幅W2とゲート幅W3とは、同じ大きさでもよく、また、一方が大きい構成としてもよい。図27に示す構成とすることにより、転送ゲート電極28に負電圧を印加したとき、図28に示すように、第1縦型ゲート電極28Bと第2縦型ゲート電極28Cとの距離が長く、ゲート幅の大きいゲート幅W1の領域のポテンシャルが低くなる。また、第1縦型ゲート電極28Bと第2縦型ゲート電極28Cとの距離が短く、ゲート幅の小さいゲート幅W2及びゲート幅W3の領域のポテンシャルが高くなる。上述のように、第1縦型ゲート電極28B及び第2縦型ゲート電極28Cからの距離が異なることにより、実効ゲート幅Weff方向の一部の領域のポテンシャルを下げることができる。そして、実効ゲート幅Weffにおいてポテンシャルが下がった側に形成される領域ゲート幅W1に沿って、オーバーフローパスOFPが形成され、このOFPを通じてPD14に蓄積された過剰電荷がFD18にオーバーフローされやすくなる。このため、固体撮像素子38のブルーミング特性が向上する。上述のように、オーバーフローパスを、平面ゲート電極28Aの第1縦型ゲート電極28B側の端部と第1縦型ゲート電極28Bとの間のゲート幅W1に形成する構成としてもよい。また、変形例4と同様に、第2縦型ゲート電極28Cから平面ゲート電極28Aの第2縦型ゲート電極28C側の端部までのゲート幅W3にオーバーフローパスを形成する構成とすることもできる。[固体撮像素子の変形例5:縦型ゲート電極]次に、第2実施形態の変形例5の固体撮像素子として、上述の固体撮像素子においてゲート電極の形状が異なる場合の構成について説明する。なお、以下の説明では、ゲート電極以外の構成は、上述の第2実施形態と同様であるため、同じ符号を付して詳細な説明を省略する。図29に、第2実施形態の変形例5の固体撮像素子の1画素を構成する要部の平面図を示す。また、図30に、縦型Trに負電位を与えたときの転送ゲート電極29下の領域の実効ゲート幅Weff方向のポテンシャル断面を示す。なお、以下の説明では、ゲート電極以外の構成は、上述の第2実施形態と同様であるため、同じ符号を付して詳細な説明を省略する。図29に示すように、固体撮像素子39は、半導体基体11に形成されたフォトダイオードPD14、転送ゲート電極29、フローティングディフュージョンFD18とから転送トランジスタTrが構成されている。転送ゲート電極29は、PD14の外周部であって、PD14の1つの角部に1つ形成されている。また、転送ゲート電極29は、半導体基体11上に形成されている平面ゲート電極29Aを備える。そして、平面ゲート電極29Aと一体に形成され、半導体基体11の表面から深さ方向に柱状に埋めこまれている第1縦型ゲート電極29B、第2縦型ゲート電極29C及び第3縦型ゲート電極29Dを備える。平面ゲート電極29Aは、PD14の角部において、長辺がPD14及びFD18側に接した矩形状に形成されている。第1縦型ゲート電極29B、第2縦型ゲート電極29C及び第3縦型ゲート電極29Dは半導体基体11表面での平面形状を円形として形成されている。第1縦型ゲート電極29B、第2縦型ゲート電極29C及び第3縦型ゲート電極29Dは、平面ゲート電極29A下の全面とならない大きさで形成されている。平面ゲート電極29Aは、PD14の角部からFD18に跨る領域に形成されている。そして、第1縦型ゲート電極29B、第2縦型ゲート電極29C及び第3縦型ゲート電極29Dは、半導体基体11の表面から、PD14の裏面側に位置するn型半導体領域15に接する深さまで、ゲート絶縁膜17を介して形成されている。転送ゲート電極29では、図29に矢印で示すように、実効ゲート幅Weffが第1縦型ゲート電極29B、第2縦型ゲート電極29C及び第3縦型ゲート電極29D上を通り、転送ゲート電極29のゲート幅方向に沿って設けられる。また、実効ゲート幅Weffは、第1縦型ゲート電極29B、第2縦型ゲート電極29C及び第3縦型ゲート電極29Dにより、実効ゲート幅Weff方向に4つの領域に分けられている。ここで、平面ゲート電極29Aの第1縦型ゲート電極29B側の端部から、第1縦型ゲート電極29Bまでの領域をゲート幅W1とする。そして、第1縦型ゲート電極29Bと第2縦型ゲート電極29Cとの間の領域をゲート幅W2とする。第2縦型ゲート電極29Cと第3縦型ゲート電極29Dとの間の領域をゲート幅W3とする。第3縦型ゲート電極29Dから、平面ゲート電極29Aの第3縦型ゲート電極29D側の端部までの領域をゲート幅W4とする。第1縦型ゲート電極29B及び第2縦型ゲート電極29Cは、ゲート幅W1,W2,W3,W4の少なくとも1つのゲート幅に差が生じる位置に形成されている。この構成により、第1縦型ゲート電極29Bの両側の領域W1,W2、第2縦型ゲート電極29Cの両側の領域W2,W3、及び、第3縦型ゲート電極29Dの両側の領域W3,W4のいずれかに、ポテンシャルの高さが異なる領域が形成される。具体的に図29では、第1縦型ゲート電極29Bと第2縦型ゲート電極29Cとの間に設けられるゲート幅W2が、他のゲート幅W1,W3,W4よりも大きい構成となる位置に形成されている。図29に示す構成とすることにより、転送ゲート電極29に負電圧を印加したとき、図30に示すように、第1縦型ゲート電極29Bと第2縦型ゲート電極29Cとの距離が遠く、ゲート幅の大きいゲート幅W2の領域のポテンシャルが低くなる。また、第1縦型ゲート電極29B、第2縦型ゲート電極29C又は第3縦型ゲート電極29Dとの距離が近く、ゲート幅の小さいゲート幅W1,W3,W4の領域のポテンシャルが高くなる。上述のように、第1縦型ゲート電極29B、第2縦型ゲート電極29C、及び、第3縦型ゲート電極29Dからの距離が異なることにより、実効ゲート幅Weff方向の一部の領域のポテンシャルを下げることができる。そして、実効ゲート幅Weffにおいてポテンシャルが下がった側に形成される領域ゲート幅W2に沿って、オーバーフローパスOFPが形成され、このOFPを通じてPD14に蓄積された過剰電荷がFD18にオーバーフローされやすくなる。このため、固体撮像素子39のブルーミング特性が向上する。上述のように、転送ゲート電極において、縦型ゲート電極の数は、特に限定されず、1つ又は複数とすることができる。実効ゲート幅Weff方向において、平面ゲート電極の端部と縦型ゲート電極との間に設けられる領域、及び、縦型ゲート電極同士の間に設けられる領域の少なくとも1つの領域が、他のゲート幅よりも大きい領域となる構成であればよい。この他のゲート幅よりも大きい領域のポテンシャルが低くなり、この領域に沿ってOFPが形成される。なお、上述の実施形態では、実効ゲート幅Weff方向で縦型ゲート電極の両側のゲート幅に差を発生させる方法として、縦型ゲート電極の位置をチャネル幅の中心からずらす方法を説明している。本技術では、本実施形態の構成に限らず、実効ゲート幅Weff方向の両側でゲート幅に差が発生すれば、縦型ゲート電極の形成位置及び形状は問わない。例えば、縦型ゲート電極の形状を変えることにより、チャネル幅の中心線上に縦型ゲート電極の重心を一致させた場合にも、実効ゲート幅Weff方向の両側でゲート幅に差が発生する形状の転送ゲート電極とすることもできる。また、これに限らず他の構成により、縦型ゲート電の両側のゲート幅に差を発生させる構成を達成してもよい。4.固体撮像素子の製造方法次に、固体撮像素子の製造方法の一例として第1実施形態の固体撮像素子の製造方法を説明する。なお、以下の製造方法の説明では、上述の図9及び図10に示す第1実施形態の半導体装置の構成と同様の構成には同じ符号を付して各構成の詳細な説明は省略する。また、以下の製造方法では、固体撮像素子の製造方法の一例として、フォトダイオードPD、フローティングディフュージョンFD、及び、転送ゲート電極の作製方法のみを説明する。なお、半導体基体、配線層、他の各種トランジスタ、及び、固体撮像素子上に形成される各種素子の作製方法については説明を省略する。これらは従来公知の方法により作製することができる。まず、図31Aに示すように、第1導電型p型等の半導体基体11に、ゲート絶縁膜17を形成する。そして、ゲート絶縁膜17越しに、フォトダイオードPDを形成する領域の半導体基体11の深部に第2導電型の不純物をイオン注入する。これにより、図31Bに示すように、半導体基体11の深部に第2導電型n型半導体領域15を形成する。さらに、図31Cに示すように、ゲート絶縁膜17越しに半導体基体11の表面に、n型半導体領域15よりも高い濃度となるように第2導電型の不純物をイオン注入する。これにより、半導体基体11の表面に高濃度の第2導電型n型半導体領域13を形成する。次に、図32Dに示すように、PDを形成する領域を開口するように、転送ゲート電極及びフローティングディフュージョンFD等を形成する領域上にレジスト層51を形成する。そして、半導体基体11の表面に第1導電型の不純物をイオン注入して、n型半導体領域13上に高濃度の第1導電型p型半導体領域12を形成する。以上の工程により、半導体基体11にPD14を形成する。次に、図32Eに示すように、半導体基体11上に、縦型ゲート電極を形成する位置を開口するパターンにレジスト層52を形成する。そして、レジスト層52の開口部から半導体基体11をエッチングし、半導体基体11にトレンチ54を形成する。トレンチ54は、上述の第1実施形態、第2実施形態、及び、これらの各変形例の固体撮像素子の転送ゲート電極に形成される縦型ゲート電極の形成位置に基づき、任意の位置に形成する。また、トレンチ54の数は、固体撮像素子の1画素に形成する縦型転送ゲートの数に従い、1画素に1又は複数形成する。図32Fに示すように、トレンチ54内にゲート絶縁膜17を形成する。そして、トレンチ内及び半導体基体11上の全面に導電体層、例えばポリシリコン層等を形成する。そして、形成した導電体層上に、転送ゲート電極の平面ゲート電極の形状のレジストパターンを形成する。そして、このレジストパターンに合わせてポリシリコン層をエッチングすることにより、平面ゲート電極16A及び縦型ゲート電極16Bからなる転送ゲート電極16を形成する。平面ゲート電極16Aは、具体的には、上述の第1実施形態変形例含む、又は、第2実施形態変形例含むの形状に形成する。さらに、FD18を形成する領域を開口するパターンのレジスト層53を形成する。そして、半導体基体11の表面に第2導電型の不純物をイオン注入して、n型半導体領域13上に高濃度の第2導電型n型半導体領域からなるFD18を形成する。さらに、アニール等の熱処理、例えば1000°C程度の熱処理を加えることによりイオン注入した不純物の活性化を実施する。以上の工程により、第1実施形態の固体撮像素子を製造することができる。なお、上述の第1実施形態の固体撮像素子の製造方法から、平面ゲート電極の形状、及び、縦型ゲート電極の形状を変更することにより、上述の第1実施形態の変形例、第2実施形態、及び、第2実施形態の変形例の固体撮像素子を製造することができる。5.電子機器の実施形態次に、上述の固体撮像素子を備える電子機器の実施形態について説明する。上述の固体撮像素子は、例えば、デジタルカメラやビデオカメラ等のカメラシステム、撮像機能を有する携帯電話、又は、撮像機能を備えた他の機器などの電子機器に適用することができる。図33に、電子機器の一例として、固体撮像素子を静止画像又は動画を撮影が可能なカメラに適用した場合の概略構成を示す。この例のカメラ60は、固体撮像素子61と、固体撮像素子61の受光センサ部に入射光を導く光学系62と、固体撮像素子61及び光学系62間に設けられたシャッタ装置63と、固体撮像素子61を駆動する駆動回路64とを備える。さらに、カメラ60は、固体撮像素子61の出力信号を処理する信号処理回路65を備える。固体撮像素子61には、上述の第1実施形態変形例含む及び第2実施形態変形例含むの固体撮像素子を適用することができる。光学系光学レンズ62は、被写体からの像光入射光を固体撮像素子61の撮像面不図示上に結像させる。これにより、固体撮像素子61内に、一定期間、信号電荷が蓄積される。なお、光学系62は、複数の光学レンズを含む光学レンズ群で構成してもよい。また、シャッタ装置63は、入射光の固体撮像素子61への光照射期間及び遮光期間を制御する。駆動回路64は、固体撮像素子61及びシャッタ装置63に駆動信号を供給する。そして、駆動回路64は、供給した駆動信号により、固体撮像素子61の信号処理回路65への信号出力動作、及び、シャッタ装置63のシャッタ動作を制御する。すなわち、この例では、駆動回路64から供給される駆動信号タイミング信号により、固体撮像素子61から信号処理回路65への信号転送動作を行う。信号処理回路65は、固体撮像素子61から転送された信号に対して、各種の信号処理を施す。そして、各種信号処理が施された信号映像信号は、メモリなどの記憶媒体不図示に記憶される、又は、モニタ不図示に出力される。上述した各実施形態に係る固体撮像素子では、可視光の光量に応じた信号電荷を物理量として検知する単位画素が行列状に配置されてなるイメージセンサに適用した場合を例に挙げて説明した。しかしながら、上述の固体撮像素子は、イメージセンサへの適用に限られるものではなく、画素アレイ部の画素列ごとにカラム回路を配置してなるカラム方式の固体撮像素子全般に対して適用可能である。また、上述の固体撮像素子は、可視光の入射光量の分布を検知して画像として撮像する固体撮像素子への適用に限らず、赤外線やX線、あるいは粒子等の入射量の分布を画像として撮像する固体撮像素子に適用可能である。また、広義の意味として、圧力や静電容量など、他の物理量の分布を検知して画像として撮像する指紋検出センサ等の固体撮像素子物理量分布検知装置全般に対して適用可能である。さらに、上述の固体撮像素子は、画素アレイ部の各単位画素を行単位で順に走査して各単位画素から画素信号を読み出す固体撮像素子に限らない。例えば、画素単位で任意の画素を選択して、当該選択画素から画素単位で信号を読み出すX-Yアドレス型の固体撮像素子に対しても適用可能である。なお、固体撮像素子はワンチップとして形成された形態であってもよいし、撮像部と、信号処理部または光学系とがまとめてパッケージングされた撮像機能を有するモジュール状の形態であってもよい。また、上記各実施の形態の固体撮像素子では、信号電荷として電子を用いた固体撮像素子について説明したが、信号電荷として正孔を用いた固体撮像素子に適用することもできる。この場合、上例で第1導電型をp型とし、第2導電型をn型とした構成を、第1導電型をn型とし、第2導電型をp型とする。そして駆動方法において、各画素トランジスタに印加する電圧は、正電圧を負電圧に、負電圧を正電圧に置き換える。なお、本開示は以下のような構成も取ることができる。1半導体基体表面に形成されているフォトダイオードと、前記フォトダイオードが形成されている領域の周辺に、前記半導体基体の表面にから深さ方向にゲート絶縁膜を介して形成されているゲート電極と、前記フォトダイオードから読み出した信号電荷を蓄積するフローティングディフュージョンと、を備え、前記ゲート電極が、前記半導体基体上に形成されている平面ゲート電極と、前記平面ゲート電極と一体に形成され、前記半導体基体のから深さ方向に形成されている縦型ゲート電極とからなり、前記縦型ゲート電極は、電荷蓄積時に前記ゲート電極に電圧を印加した際に、実効ゲート幅方向で前記縦型ゲート電極を挟んだ両側の前記平面ゲート電極下の領域で、ポテンシャルの高さに差が発生する位置に形成されている固体撮像素子。2前記実効ゲート幅方向において、前記縦型ゲート電極から前記平面ゲート電極の端部まで距離が遠い領域のポテンシャルが低くなり、前記縦型ゲート電極から前記平面ゲート電極の端部まで距離が近い領域のポテンシャルが高くなる1に記載の固体撮像素子。3前記ゲート電極は前記縦型ゲート電極を1つのみ有し、前記縦型ゲート電極の前記半導体基体表面での中心と、前記平面ゲート電極の中心とが、前記実効ゲート幅方向で異なる位置にある1又は2に記載の固体撮像素子。4前記ゲート電極は前記縦型ゲート電極を2つ有し、前記実効ゲート幅において、前記2つの縦型ゲート電極同士の間の領域が他の領域よりも広い1又は2に記載の固体撮像素子。5半導体基体の表面にフォトダイオードを形成する工程と、前記フォトダイオードの形成領域の周辺に、ゲート電極を形成する工程と、前記半導体基体の表面にフローティングディフュージョンを形成する工程と、を有し、ゲート電極を形成する工程が、前記半導体基体にトレンチを形成する工程と、前記トレンチ内及び前記半導体基体表面に導電体層を形成して、前記トレンチ内に縦型ゲート電極を形成し、前記半導体基体上に平面ゲート電極を形成する工程とからなり、前記トレンチは、電荷蓄積時に前記ゲート電極に電圧を印加した際に、実効ゲート幅方向で前記縦型ゲート電極を挟んだ両側の前記平面ゲート電極下の領域で、ポテンシャルの高さに差が発生する位置に形成する固体撮像素子の製造方法。6上記1から4のいずれかに記載の固体撮像素子と、前記固体撮像素子の撮像部に入射光を導く光学系と、前記固体撮像素子の出力信号を処理する信号処理回路とを有する電子機器。"