電源端子を有する電子機器を保護する電子機器の保護回路であって、電圧が入力される入力端子と、前記入力端子から入力された電圧を前記電子機器の内部に出力する出力端子と、前記入力端子と前記出力端子とを電気的に離接するスイッチと、前記入力端子から入力された入力電圧が、予め設定されている電圧より大きい場合、前記入力電圧の自己電圧を電力源としてディスチャージ制御信号を発生するディスチャージ信号発生回路と、を含み、前記ディスチャージ制御信号は、前記スイッチを、前記入力端子と前記出力端子との間の信号伝達経路を切断するように動作させることを特徴とする電子機器の保護回路。前記電子機器の内部電圧によって動作する他の保護回路をさらに含み、前記他の保護回路は、入力電圧を電力源として内部電圧を生成する内部電圧生成回路を含み、前記ディスチャージ信号発生回路は、前記内部電圧の値が予め設定された値に達すると、動作を停止することを特徴とする請求項1に記載の電子機器の保護回路。前記ディスチャージ信号発生回路は、前記入力電圧の放電電圧を微分または積分する演算回路を含むことを特徴とする請求項1または2に記載の電子機器の保護回路。前記ディスチャージ信号発生回路は、前記入力端子とグラウンドとの間に、第1インピーダンス素子と、当該第1インピーダンス素子に直列に接続された第2インピーダンス素子と、を含み、前記第1インピーダンス素子と第2インピーダンス素子とが直列に接続される接続点から前記ディスチャージ制御信号を出力することを特徴とする請求項1から3のいずれか1項に記載の電子機器の保護回路。前記第1インピーダンス素子が容量素子であり、前記第2インピーダンス素子が抵抗素子であることを特徴とする請求項4に記載の電子機器の保護回路。前記第1インピーダンス素子が抵抗素子であり、前記第2インピーダンス素子が、前記入力端子から前記グラウンドへ向かう方向を順方向とするダイオードであることを特徴とする請求項4に記載の電子機器の保護回路。前記ディスチャージ信号発生回路は、前記入力端子とグラウンドとの間に接続される第1ユニットと、当該第1ユニットと並列に、前記入力端子とグラウンドとの間に接続される第2ユニットと、を含み、前記第1ユニットは、容量素子と、当該容量素子に直列に接続された第1抵抗素子と、を含み、前記第2ユニットは、第2抵抗素子と、当該抵抗素子に直列に接続された、前記入力端子から前記グラウンドへ向かう方向を順方向とするダイオードと、を含み、前記容量素子と前記第1抵抗素子とが直列に接続される接続点から第1ディスチャージ制御信号を出力し、前記第2抵抗素子と前記ダイオードとが直列に接続される接続点から第2ディスチャージ制御信号を出力することを特徴とする請求項1から3のいずれか1項に記載の電子機器の保護回路。しかしながら、上記した従来の保護回路は、コンパレータに電源が与えられないと、保護回路として機能することができない。つまり、従来の保護回路は、所定の値以上の内部電圧が保護回路に供給されて初めて保護回路として動作する。このような保護回路において、電子機器内の二次電池の電圧が保護回路を動作させることができないほど低く、保護回路内のLDOLowDropOutが立ち上がる所定の電圧値以上の内部電圧を生成する以前にサージ電圧が印加されると、電子機器内部の回路がサージ電圧によって破壊される恐れがある。つまり、内部電源が与えられていないとき、スイッチ131のゲートはフローティング状態駆動されていない状態になり、サージ電圧は、ゲートソース間容量、ゲートドレイン間容量を介して、スイッチ131のゲートに伝達する。そして、スイッチ131がオンしてサージ電圧が電子機器内部の回路に伝達される。また、サージ電圧には、主に高周波成分AC成分を含むもの、主に低周波数成分DC成分を含むもの、その両方を含むものが考えられる。このような様々なサージ電圧に上記した従来技術の保護回路を使って対応しようとすれば、スイッチ131をサージ電圧の入力と略同時にオフし、内部電圧が所定の電圧に達するまでオフしておかなければならない。前記したように、従来技術の保護回路は、二次電池の電圧と内部電圧が共に低い場合にはサージ電圧の入力と同時にスイッチ131をオフすることができない。また、スイッチ131をオンするまでの時間が、サージ電圧が入力される時間よりも短ければ電子機器の内部回路が破壊される可能性があり、長ければ電子機器が電力の供給を受けて動作を開始するタイミングが遅くなる。本発明は、上記した点に鑑みて行われたものであり、電子機器の内部電源を用いることなく、電源端子に加わったサージ電圧から電子機器内部の回路を保護する保護回路を提供することを目的とする。また、本発明は、入力されたサージ電圧の周波数成分に関わらず、どのようなサージ電圧に対しても、電子機器内部の回路を、内部電源を用いることなく保護する保護回路を提供することを目的とする。請求項相当以上の課題を解決するため、本発明の電子機器の保護回路は、電源端子を有する電子機器を保護する電子機器の保護回路であって、電圧が入力される入力端子例えば図1に示した入力端子101と、前記入力端子から入力された電圧を前記電子機器の内部に出力する出力端子例えば図1に示した出力端子102と、前記入力端子と前記出力端子とを電気的に離接するスイッチ例えば図1に示したスイッチ103と、前記入力端子から入力された入力電圧が、予め設定されている電圧より大きい場合、前記入力電圧の自己電圧を電力源としてディスチャージ制御信号を発生するディスチャージ信号発生回路例えば図1に示したディスチャージ信号発生回路105と、を含み、前記ディスチャージ制御信号は、前記スイッチを、前記入力端子と前記出力端子との間の信号伝達経路を切断するように動作させることを特徴とする。なお、自己電圧とは、入力電圧そのものの電圧をいい、本発明では、放電された入力電圧がディスチャージ制御信号の電力源になることを指す。また、本発明の電子機器の保護回路は、上記した発明において、前記電子機器の内部電圧によって動作する他の保護回路例えば、実施形態1で記した一般的な保護回路をさらに含み、前記他の保護回路は、入力電圧を電力源として内部電圧を生成する内部電圧生成回路例えば、図1に示したLDO106を含み、前記ディスチャージ信号発生回路は、前記内部電圧の値が予め設定された値に達すると、動作を停止することが望ましい。また、本発明の電子機器の保護回路は、前記ディスチャージ信号発生回路が、前記入力電圧の放電電圧を微分または積分する演算回路例えば図2に示した容量素子202、抵抗素子203を含むことが望ましい。また、本発明の電子機器の保護回路は、前記ディスチャージ信号発生回路が、前記入力端子とグラウンドとの間に、第1インピーダンス素子例えば図2に示した容量素子202と、当該第1インピーダンス素子に直列に接続された第2インピーダンス素子例えば図2に示した抵抗素子203と、を含み、前記第1インピーダンス素子と第2インピーダンス素子とが直列に接続される接続点例えば図2に示した接続部pから前記ディスチャージ制御信号例えば図2に示したディスチャージ制御信号Xを出力することが望ましい。また、本発明の電子機器の保護回路は、前記第1インピーダンス素子が容量素子例えば図2に示した容量素子202であり、前記第2インピーダンス素子が抵抗素子例えば図2に示した抵抗素子203であることが望ましい。また、本発明の電子機器の保護回路は、前記第1インピーダンス素子が抵抗素子例えば図5に示した抵抗素子502であり、前記第2インピーダンス素子が、前記入力端子から前記グラウンドへ向かう方向を順方向とするダイオード例えば図5に示したダイオード503であることが望ましい。また、本発明の電子機器の保護回路は、上記した発明において、前記ディスチャージ信号発生回路が、前記入力端子とグラウンドとの間に接続される第1ユニットと、当該第1ユニットと並列に、前記入力端子とグラウンドとの間に接続される第2ユニットと、を含み、前記第1ユニットは、容量素子例えば図8に示した容量素子202と、当該容量素子に直列に接続された第1抵抗素子例えば図8に示した抵抗素子203と、を含み、前記第2ユニットは、抵抗素子例えば図8に示した抵抗素子502と、当該抵抗素子に直列に接続された、前記入力端子から前記グラウンドへ向かう方向を順方向とするダイオード例えば図8に示したダイオード503と、を含み、前記容量素子と前記第1抵抗素子とが直列に接続される接続点例えば図8に示した接続部pから第1ディスチャージ制御信号例えば図8に示したディスチャージ制御信号Xを出力し、前記第2抵抗素子と前記ダイオードとが直列に接続される接続点例えば図8に示した接続部qから第2ディスチャージ制御信号例えば図8に示したディスチャージ制御信号Yを出力することが望ましい。以上の本発明は、内部電源を用いることなくサージ電圧から電子機器内部の回路を保護する電子機器の保護回路を提供することができる。以下、図面を参照して本発明の電子機器の保護回路以下、本明細書の実施形態では、単に保護回路と記すの実施形態1~3を説明する。実施形態1構成図1は、実施形態1の電子機器の保護回路を説明するための回路図である。図示した保護回路は、電子機器の内部に設けられ、ケーブル等の端子図示せずが装着される電源端子から入力されるサージ電圧から電子機器を保護するよう機能する。なお、実施形態1では、ケーブル端子と電源端子の両方がUSB規格に則って製造されたUSB端子であるものとする。保護回路は、入力端子101と、出力端子102とを有している。入力端子101は、装着されたUSBと接続する。出力端子102は、電子機器以降、USBデバイスと記すの後段の回路と接続し、入力端子から入力された電圧以下、入力電圧と記すを後段の回路に供給している。そして、入力電圧にサージが発生した場合、サージ電圧が出力端子102に伝わって後段の回路が損なわれることを防いでいる。図1に示した保護回路は、従来技術と同様の一般的な保護回路と、USBデバイスの内部電圧が所定の電圧以降、Vddとするに達する以前にサージ電圧に対応できる保護回路とを含んでいる。以下、本明細書では、実施形態1の保護回路は、USBデバイスの内部電圧がVddに達する以前にサージ電圧に対応できる保護回路を指すものとする。また、一般的な保護回路は、USBデバイスの内部電圧がVddに達した後に動作する保護回路である。実施形態1の保護回路は、入力端子101と出力端子102との間を離接するスイッチ103を備えている。スイッチ103はMOSトランジスタによって構成され、そのゲート端子にはゲート容量に蓄えられた電荷の充放電を制御するためのMOSトランジスタ104が接続されている。また、実施形態1の保護回路は、MOSトランジスタ104のゲート端子にディスチャージ制御信号を出力するディスチャージ信号発生DSCGEN回路105を備えている。図1に示した回路では、スイッチ103は、MOSトランジスタ104は、いずれもNチャネルMOSトランジスタで構成されている。スイッチ103のボディダイオードの順方向は出力端子102から入力端子101への方向である。なお、スイッチ103、104は、上記した極性のMOSトランジスタとして構成されるものに限定されるものではない。スイッチ103をPチャネルMOSトランジスタで構成する場合、スイッチ103のゲートにはNチャネルMOSトランジスタで構成する場合の逆極性の信号が与えられる。また、MOSトランジスタ104をPチャネルMOSトランジスタで構成する場合、MOSトランジスタ104のゲートには、MOSトランジスタ104をNチャネルMOSトランジスタで構成する場合と逆極性のディスチャージ制御信号が与えられる。ディスチャージ信号発生回路105は、サージ電圧が発生すると受動的にディスチャージ制御信号XをMOSトランジスタ104のゲートに出力する。MOSトランジスタ104のゲートは、ディスチャージ制御信号Xによってオンされる。MOSトランジスタ104のオンによってスイッチ103のゲートがグラウンドに短絡フォースされる。上記したように、スイッチ103はNチャネルMOSトランジスタであるから、ゲートがグラウンドに短絡された場合は完全にオフ状態になる。このため、入力電圧に発生したサージが出力端子102に伝わることがなく、出力端子102よりも後段の回路がサージ電圧から保護される。また、一般的な保護回路は、入力端子101から入力電圧を入力し、一定の値の電圧を生成するLDOLowDropOut106を備えている。LDO106によって生成された電圧はディスチャージ信号発生回路105に入力されている。ディスチャージ信号発生回路105は、LDO106によって生成された電圧がUSBデバイスの内部電圧がVddに達すると動作を停止する。また、一般的な保護回路は、内部電圧の供給を受けて電源114のリファレンス電圧Vrefと、抵抗値がRa、Rbに分圧された抵抗素子113によって降下された入力電圧とを比較するコンパレータ107を備えている。コンパレータ107は、降下された入力電圧がリファレンス電圧Vrefよりも大きい場合にディスチャージ制御信号Zを出力する。また、図1に示した回路は、ディスチャージ制御信号Zがゲートに入力され、ディスチャージ制御信号Zによってゲートがオン、オフされるMOSトランジスタ108を備えている。MOSトランジスタ108は、ディスチャージ制御信号Zが入力されるとオンするNチャネルMOSトランジスタである。さらに、図1に示した回路は、発振器109と昇圧回路110とを備えている。発振器109、昇圧回路110は、LDO106によって生成された電圧Vddまたは二次電池112から電圧の供給を受けてスイッチ103のゲート電圧を昇圧する駆動信号PGを出力する。ゲート電圧の昇圧によってスイッチ103のゲートがオンし、入力電圧Vinが入力端子101から出力端子102に伝えられる。図2は、ディスチャージ信号発生回路105の回路構成を説明するための図である。ディスチャージ信号発生回路105は、入力端子101とグラウンドとの間に、抵抗素子201抵抗値R1、容量素子202容量値C1、抵抗素子203抵抗値R2が直列接続されている。容量素子202と抵抗素子203との接続部pから、ディスチャージ制御信号Xが出力される。ディスチャージ制御信号Xが出力されるノード208とグラウンドとの間には、MOSトランジスタ204が接続されている。また、抵抗素子201と容量素子202との接続部とグラウンドとの間には、素子保護回路205が接続されている。素子保護回路205は、ツェナーダイオード206、207を含んでいる。素子保護回路205は、入力電圧Vinがサージによって降伏電圧以上になったとき、過電圧を放電して抵抗素子201、容量素子202、抵抗素子203を保護している。ディスチャージ信号発生回路105の容量素子202と抵抗素子203は、ハイパスフィルタHPFを構成する。このため、ディスチャージ制御信号Xは、高周波ACのサージ電圧の波形をハイパスフィルタによって微分して得られる信号となる。また、ノード208とグラウンドとの間に接続されたMOSトランジスタ204のゲートにはLDO106によって生成された電圧が印加される。LDO106によって生成される電圧がVddに達すると、MOSトランジスタ204はオンし、ノード208がグラウンドに短絡され、ディスチャージ制御信号Xの出力が停止する。動作次に、以上説明した構成の動作について説明する。なお、図1に示した構成の動作は、USBデバイスの内部電圧がVddに達している場合1と、内部電圧がVddに達していなくても二次電池112からVdd以上の電圧が供給される場合2と、内部電圧、二次電池112のいずれの電圧もVddに満たない場合3とで相違する。実施形態1の保護回路は、3の内部電圧、二次電池112のいずれの電圧もVddに満たない場合に動作する。すなわち、内部電圧、二次電池112のいずれの電圧もVddに満たない場合、入力端子電圧Vinにサージが発生すると、サージ電圧は抵抗素子113、LOD106、ディスチャージ信号発生回路105に入力される。このとき、LOD106によって生成される内部電圧がVddに達するまでは実施形態1の保護回路が動作し、一般的な保護回路は動作することができない。ディスチャージ信号発生回路105では、サージ電圧が容量素子202と抵抗素子203とで構成されるHPFに入力される。そして、容量素子202と抵抗素子203との接続部pからサージ電圧の大きさに応じたディスチャージ信号Xが出力される。ディスチャージ信号Xの大きさは、容量素子202と抵抗素子203とによって決まるカットオフ周波数に依存し、容量素子202の容量C1、抵抗素子203の抵抗値R2の値が大きいほど、ディスチャージ制御信号Xは大きくなる。図3は、ディスチャージ制御信号Xとサージ電圧とを比較して示す模式図である。図3の縦軸は電圧を示し、横軸は時間を示している。入力電圧Vinにサージが発生すると、図2に示したHPFにより、入力電圧Vinの変化とともに立ち上がるディスチャージ制御信号Xが受動的に発生する。ディスチャージ制御信号Xは、図1に示したMOSトランジスタ104のゲートに入力される。ディスチャージ制御信号XがMOSトランジスタ104のゲートに入力されると、MOSトランジスタ104がオンし、スイッチ103のゲートがグラウンドにフォースされる。スイッチ103のゲートがグラウンドにフォースされたことにより、スイッチ103のゲートドレイン間容量、ゲートソース間容量などの寄生容量を介してサージ電圧がゲートに入力され、スイッチ103がオンすることはない。以上のように、実施形態1では、内部電圧がVddに達する以前にサージ電圧が入力された場合、スイッチ103が完全にオフするので、サージ電圧が入力端子101から出力端子102に伝達されなくなる。つまり、実施形態1の保護回路は、内部電圧を用いることなく、サージ電圧の自己電力自己エネルギーを電力源に利用して、スイッチ103をオフすることができる。このため、二次電池112の電圧がVddより低く、入力電圧VinからVddの内部電圧が生成される以前であっても、サージ電圧からUSBデバイスの内部回路を保護することができる。また、実施形態1の保護回路は、サージ電圧に対して高速にスイッチ103をオフすることができるので、特に高周波数のサージ電圧に対して有効である。また、容量素子202の容量値C1、抵抗素子203の抵抗値R2を大きくするほど広い周波数範囲のサージ電圧から内部回路を保護することができる。次に、実施形態1の保護回路の動作を、タイミングチャートを使って説明する。図4a~cは、実施形態1の保護回路の動作を説明するためのタイミングチャートである。図4a~cは、いずれもUSBデバイスにサージ電圧が入力されない場合の入力電圧Vin、内部電圧、駆動信号PG、ディスチャージ制御信号Z、ディスチャージ制御X、スイッチ103のゲート電圧GATE、出力電圧Voutを示している。また、図4aはサージ電圧が入力されていない場合の上記パラメータを示している。なお、図4aでは、USBデバイスの内部電圧が保護回路を動作させることができる電圧Vddに達していない場合について示している。図4bは、USBデバイスの内部電圧がVdd以上であり、サージ電圧が入力された場合の上記パラメータを示し、図4cは、USBデバイス内部にVdd以上の内部電圧がなく、高周波数成分と低周波数成分とを含むサージ電圧が入力された場合の上記パラメータを示している。以下、各場合について実施形態1の保護回路の動作を説明する。1サージ電圧が入力されていない場合入力電圧Vinが時刻t0に入力されると、ディスチャージ信号発生回路105は入力電圧Vinの変化に応じてディスチャージ制御信号Xを出力する。時刻t2において内部電圧がVddに達すると、ディスチャージ信号発生回路105が停止するとともに、図1に示した昇圧回路110が動作する。昇圧回路110は、時刻t3においてスイッチ103のゲートに駆動信号PGを出力する。駆動信号PGによってスイッチ103のゲートがオンし、出力電圧Voutが出力される。2内部電圧がVdd以上であり、サージ電圧が入力された場合内部電圧がVdd以上である場合、LDO106が、ディスチャージ信号発生回路105の動作を停止する。このため、サージ電圧が入力電圧Vinとして入力されても、ディスチャージ信号発生回路105が動作することはない。コンパレータ107は、入力電圧Vinを基準電圧Vrefと比較する。今、保護回路にはサージ電圧が入力されているから、入力電圧Vinは基準電圧Vrefよりも大きく、コンパレータ107からはディスチャージ制御信号Zが出力される。ディスチャージ制御信号ZによってMOSトランジスタ108がオンし、スイッチ103のゲートがグラウンドにフォースされる。このため、スイッチ103がオフ状態になり、入力端子101から入力されたサージ電圧は、出力端子102を介してUSBデバイスの内部に伝わらない。ただし、このような動作では、サージ電圧が入力した時刻t0からコンパレータ107がサージ電圧と基準電圧Vrefとを比較する処理等にかかった時間だけ遅れてディスチャージ制御信号Zが時刻t1に出力される。このため、時刻t0から時刻t1までのわずかな時間、スイッチ103にサージ電圧が入力され、スイッチ103の容量等によってゲート電圧がわずかに上昇している。また、ゲート電圧の上昇に伴って出力電圧Voutもわずかに出力している。さらに、時刻t3において駆動信号PGが出力されるようになると、スイッチ103のゲート電圧が上昇してスイッチ103がオン状態になる。時刻t4において、入力電圧Vinに再びサージが発生すると、コンパレータ107が入力電圧Vinが基準電圧Vrefを上回る間時刻t4~t5、ディスチャージ制御信号Zを出力してスイッチ103のゲートをオフさせる。このため、出力電圧Voutは、時刻t4~t5の間わずかに低下していることが分かる。3内部電圧がVddより小さく、サージ電圧が入力された場合サージ電圧が入力電圧Vinとして時刻t0に入力されると、ディスチャージ信号発生回路105は入力電圧Vinの変化に応じてディスチャージ制御信号Xを出力する。このとき、サージの発生によって入力電圧Vinの値は予め設定されている値よりも大きいから、ディスチャージ制御信号Xの値が大きくなる。ディスチャージ制御信号Xの値がMOSトランジスタ104の閾値電圧以上に達すると、MOSトランジスタ104がオンする。MOSトランジスタ104がオンすると、スイッチ103のゲートがグラウンドにフォースされてスイッチ103は完全にオフされる。このため、内部電圧が一般的な保護回路を動作できる電圧Vddに満たない間、実施形態1の保護回路は、サージ電圧からUSBデバイスの内部回路を保護することができる。また、ディスチャージ制御信号Xは、サージ電圧によって受動的に発生する信号であるから、サージ電圧が入力端子101から入力されるのと略同時に発生する。このため、実施形態1は、入力電圧Vinを基準電圧Vrefと比較する従来技術よりも速やかにディスチャージ制御信号Xを出力することができるので、完全にスイッチ103をオフしてわずかなゲート電圧の上昇も抑えることができる。時刻t3において内部電圧がVddに達すると、ディスチャージ信号発生回路105が停止するとともに、図1に示した昇圧回路110が動作する。昇圧回路110は、時刻t4においてスイッチ103のゲートに駆動信号PGを出力する。駆動信号PGによってスイッチ103のゲートがオンし、出力電圧Voutが出力される。さらに、時刻t4において駆動信号PGが出力されるようになると、スイッチ103のゲート電圧が上昇してスイッチ103がオン状態になる。時刻t5において、入力電圧Vinに再びサージが発生すると、コンパレータ107は、入力電圧Vinが基準電圧Vrefを上回る間時刻t5~t6、ディスチャージ制御信号Zを出力してスイッチ103のゲートをオフさせる。このため、出力電圧Voutは、時刻t5~t6の間わずかに低下していることが分かる。実施形態2次に、本発明の実施形態2について説明する。構成実施形態2の保護回路は、実施形態1と同様に、USBデバイスの内部電圧がVddに達する以前に動作する保護回路である。そして、実施形態2の保護回路は、図1に示したディスチャージ信号発生回路の構成が相違する点で実施形態1と相違するものである。なお、実施形態1の保護回路を含む保護回路の全体図は、図1のディスチャージ信号発生回路105をディスチャージ信号発生回路505とするものであるから、その図示及び説明を省くものとする。図5は、実施形態2のディスチャージ信号発生回路505を説明するための図である。ディスチャージ信号発生回路505は、入力端子101とグラウンドとの間に直列に接続された、抵抗素子501、抵抗素子502、ダイオード503を含んでいる。ダイオード503のアノードと抵抗素子502との共通接続部qからディスチャージ制御信号Yが出力される。なお、ダイオード503のカソードはグラウンドに接続されている。抵抗素子501、抵抗素子502、ダイオード503は、分圧回路を構成する。ダイオード503の空乏層容量は、図1に示したMOSトランジスタ104のゲート容量とともにローパスフィルタLPFを構成し、低周波DCのサージ電圧を抵抗素子502、ダイオード503の共通接続部qからディスチャージ制御信号Yとして出力する。また、抵抗素子501と抵抗素子502との共通接続部qとグラウンドとの間には、ツェナーダイオード506を含む素子保護回路507が接続されている。ツェナーダイオード506のアノードはグラウンドに接続され、カソードは、抵抗素子501と抵抗素子502の共通接続部に接続されている。素子保護回路507は、入力端子101に過電圧が印加された場合に抵抗素子501、抵抗素子502、ダイオード503への印加電圧が素子耐圧を超えて破壊されないように保護するものである。このために、入力電圧Vinが降伏電圧を超えると、素子保護回路507を介して電流が流れ、過電圧がディスチャージ制御信号Yとして放電される。動作次に、実施形態2の保護回路の動作を説明する。実施形態2の保護回路では、入力端子101にサージ電圧が入力されると、抵抗素子501、502の合成抵抗とダイオード503との分圧回路によって抵抗素子502とダイオード503との共通接続部qからディスチャージ信号Yが出力される。ダイオード503のアノード、カソード間の電流電圧特性は、指数関数特性を有する。つまり、ダイオード503は、非線形な抵抗として作用する。入力電圧Vinが大きくなると、ダイオード503には閾値電圧を超えて大電流が流れ、放電動作が開始される。このとき、抵抗素子501、502とダイオード503との分圧電圧がディスチャージ制御信号Yとして、図1に示したMOSトランジスタ104に出力される。なお、図5に示した保護回路にも共通接続部qとグラウンドとのMOSトランジスタ204が接続されていて、図1に示したLDO106からVddの内部電圧がMOSトランジスタ204のゲートに印加された場合、ディスチャージ制御信号Yの出力が停止する。図6は、ディスチャージ制御信号Yとサージ電圧とを比較して示す模式図である。図6の縦軸は電圧を示し、横軸は時間を示している。入力電圧Vinにサージが発生すると、図5に示したように、サージ電圧に応じたディスチャージ制御信号Yが出力される。ディスチャージ制御信号Yは、図1に示したMOSトランジスタ104のゲートに入力される。ディスチャージ制御信号YがMOSトランジスタ104のゲートに入力されると、MOSトランジスタ104はオンし、図1に示したスイッチ103のゲートがグラウンドにフォースされる。スイッチ103のゲートがグラウンドにフォースされたため、スイッチ103のゲートドレイン間容量、ゲートソース間容量などの寄生容量を介してサージ電圧がゲートに入力されて、スイッチ103がオンすることはない。以上のように、実施形態2では、内部電圧がVddに達する以前にサージ電圧が入力された場合、スイッチ103が完全にオフするので、サージ電圧が入力端子101から出力端子102に伝達されなくなる。つまり、実施形態2の保護回路は、内部電源を用いることなく、サージ電圧の自己電力を利用して、スイッチ103をオフすることができる。このため、二次電池112の電圧がVddより低く、入力電圧VinからVddの内部電圧が生成される以前であっても、サージ電圧からUSBデバイスの内部回路を保護することができる。また、実施形態2は、ローパスフィルタから放電電圧をディスチャージ制御信号Yとして出力するので、緩やかに立ち上がるサージ電圧よりディスチャージ制御信号Yを出力することができる。このため、実施形態2の保護回路は、特に、低い周波数のサージ電圧に対して有効にスイッチ103をオフすることができる。また、ダイオード503の空乏層容量、MOSトランジスタ104のゲート容量を小さくする程、ローパスフィルタの静電容量を小さくすることができるので、より広い周波数範囲のサージ電圧からUSBデバイスの内部回路を保護することができる。実施形態3次に、本発明の実施形態3を説明する。構成図7は、実施形態3のUSBデバイスの保護回路を説明するための回路図である。実施形態3中で図示した構成のうち、実施形態1で示した構成と同様の構成については同様の符号を付し、その説明を一部略すものとする。図7に示した保護回路は、実施形態1と同様に、一般的な保護回路と、USBデバイスの内部電圧が所定の電圧以降、Vddとするに達する以前にサージ電圧に対応できる保護回路とを含んでいる。実施形態3の保護回路は、USBデバイスの内部電圧がVddに達する以前にサージ電圧に対応できる保護回路を指す。実施形態3の保護回路は、実施形態1の保護回路が対応する高周波数のサージ電圧と、実施形態2の保護回路が対応する低周波数のサージ電圧の両方に対応できる保護回路である。このため、実施形態3の保護回路は、図1に示したディスチャージ信号発生回路105に代えて、ディスチャージ信号発生回路705を備えている。ディスチャージ信号発生回路705は、ディスチャージ制御信号Xとディスチャージ制御信号Yとを出力するディスチャージ信号発生回路である。そして、実施形態3は、ディスチャージ制御信号Xによってゲートがオン、オフするMOSトランジスタ104と、ディスチャージ制御信号Yによってゲートがオン、オフするMOSトランジスタ704とを備えている。MOSトランジスタ704のドレインとMOSトランジスタ704のドレインは、いずれもスイッチ103のゲートに接続されていて、そのソースはグラウンドに接続されている。MOSトランジスタ104またはMOSトランジスタ704のゲートがオンすると、スイッチ103のゲートがグラウンドにフォースされる。スイッチ103は、ゲートがグラウンドにフォースされることによって完全にオフし、入力端子101に入力された入力電圧Vinのサージが出力端子102に伝わることを防ぐ。図8は、実施形態3のディスチャージ信号発生回路705を説明するための図である。ディスチャージ信号発生回路705は、図2に示したディスチャージ信号発生回路105と、図5に示したディスチャージ信号発生回路505とを並列に接続して構成される。入力端子101に入力されたサージ電圧は、ディスチャージ信号発生回路105、505の両方に入力される。ディスチャージ信号発生回路105は、ACのサージ電圧からUSBデバイスを保護するAC保護部として機能する。また、ディスチャージ信号発生回路505は、DCのサージ電圧からUSBデバイスを保護するDC保護部として機能する。動作次に、実施形態3の保護回路の動作を説明する。実施形態3の保護回路の動作は、入力端子101から入力したサージ電圧の周波数によって異なる。ここでは、サージ電圧の周波数を相対的に高周波数、低周波数の2段階に分け、サージ電圧の周波数別に実施形態3の保護回路の動作を説明する。1高周波数のサージ電圧図9は、ディスチャージ制御信号Xと高周波数のサージ電圧とを比較して示す模式図である。図9の縦軸は電圧を示し、横軸は時間を示している。入力電圧Vinに高周波数のサージが発生すると、図2に示したディスチャージ信号発生回路105のHPFにより、入力電圧Vinの変化とともに立ち上がるディスチャージ制御信号Xが受動的に発生する。一方、図5に示したディスチャージ信号発生回路505はLPF特性を有するので、減衰した波形のディスチャージ制御信号Yが発生する。ディスチャージ制御信号Xは、MOSトランジスタ104のゲートに入力され、MOSトランジスタ104がオンする。一方、ディスチャージ制御信号Yは、MOSトランジスタ704に入力される。ディスチャージ制御信号Yは減衰されているため、MOSトランジスタ704はオフしたままである。MOSトランジスタ104、MOSトランジスタ704のうち、MOSトランジスタ104がオンするから、スイッチ103のゲートはグラウンドにフォースされる。スイッチ103のゲートがグラウンドにフォースされたことにより、スイッチ103は完全にオフしたままになる。このため、実施形態3の保護回路は、入力電圧Vinがスイッチ103を介して出力端子102に伝わることを防ぐことができる。2サージ電圧が低周波数図10は、ディスチャージ制御信号Xと、ディスチャージ制御信号Yと、低周波数のサージ電圧とを比較して示す模式図である。図10の縦軸は電圧を示し、横軸は時間を示している。入力電圧Vinに低周波数のサージが発生すると、図2に示したディスチャージ信号発生回路105のHPFにより、減衰したディスチャージ制御信号Xが受動的に発生する。一方、図5に示したディスチャージ信号発生回路505はLPF特性を有するので、サージ電圧よりも緩やかに立ち上がる波形のディスチャージ制御信号Yが受動的に発生する。ディスチャージ制御信号Yは、MOSトランジスタ704のゲートに入力され、MOSトランジスタ704がオンする。一方、ディスチャージ制御信号Xは、減衰されているため、MOSトランジスタ104のゲートに入力されても、MOSトランジスタ104はオフしたままである。MOSトランジスタ704がオンすることにより、スイッチ103はオフされる。このため、低周波数のサージ電圧が入力端子101に入力された場合にも、入力端子101からサージ電圧が出力端子102に伝達されることがなく、USBデバイスの後段の回路をサージ電圧から保護することができる。3サージ電圧が高周波数の成分と低周波数の成分を含む図11は、入力端子101に、高周波数成分と低周波数成分の両方を含むサージ電圧が入力されたときのディスチャージ制御信号X、Yと、サージ電圧とを比較して示す模式図である。図3の縦軸は電圧を示し、横軸は時間を示している。実施形態3のこのような場合では、図8に示したディスチャージ信号発生回路105、505の両方が機能する。ディスチャージ信号発生回路105からは、サージ電圧のうち高周波数成分に応じたディスチャージ制御信号XがMOSトランジスタ104に出力される。ディスチャージ信号発生回路505からは、サージ電圧のうち低周波数成分に応じたディスチャージ制御信号YがMOSトランジスタ704に出力される。このとき、MOSトランジスタ104、704は両方ともオンし、スイッチ103のゲートはグラウンドにフォースされる。このため、スイッチ103が完全にオフするので、サージ電圧が入力端子101から出力端子102に伝達されなくなる。図11によれば、実施形態3の保護回路は、ディスチャージ制御信号X、ディスチャージ制御信号Yの両方が出力することにより、サージ電圧が入力されている時間の全範囲にわたってスイッチ103をオフできることが分かる。このため、本発明の実施形態3の保護回路は、低周波数成分から高周波数成分まで、様々な周波数成分を含むサージ電圧が入力されても、内部電源を用いることなく、サージ電圧の自己電力を利用して、スイッチ103をオフすることができる。次に、実施形態3の保護回路の動作を、タイミングチャートを使って説明する。図12a~cは、実施形態3の保護回路の動作を説明するためのタイミングチャートである。図12a~cは、いずれもUSBデバイスにサージ電圧が入力されない場合の入力電圧Vin、内部電圧、駆動信号PG、ディスチャージ制御信号Z、ディスチャージ制御X、ディスチャージ制御信号Y、スイッチ103のゲート電圧GATE、出力電圧Voutを示している。また、図12aはサージ電圧が入力されていない場合の上記パラメータを示している。なお、図12aでは、USBデバイスの内部電圧が保護回路を動作させることができる電圧Vddに達していない場合について示している。図12bは、USBデバイスの内部電圧がVdd以上であり、サージ電圧が入力された場合の上記パラメータを示し、図12cは、USBデバイス内部にVdd以上の内部電圧がなく、高周波数成分と低周波数成分とを含むサージ電圧が入力された場合の上記パラメータを示している。以下、各場合について実施形態3の保護回路の動作を説明する。1サージ電圧が入力されていない場合入力電圧Vinが時刻t0に入力されると、ディスチャージ信号発生回路105は入力電圧Vinの変化に応じてディスチャージ制御信号Xを出力する。また、ディスチャージ信号発生回路505は、入力電圧Vinを積分してディスチャージ制御信号Yを内部電圧がVddに達する時刻t2まで出力する。時刻t2において内部電圧がVddに達すると、ディスチャージ信号発生回路105、505が停止するとともに、図7に示した昇圧回路110が動作する。昇圧回路110は、時刻t3においてスイッチ103のゲートに駆動信号PGを出力する。駆動信号PGによってスイッチ103のゲートがオンし、出力電圧Voutが出力される。2内部電圧がVdd以上であり、サージ電圧が入力された場合内部電圧がVdd以上である場合、LDO106が、ディスチャージ信号発生回路705の動作を停止する。このため、サージ電圧が入力電圧Vinとして入力されても、ディスチャージ信号発生回路705が動作することはない。コンパレータ107は、入力電圧Vinを基準電圧Vrefと比較する。今、保護回路にはサージ電圧が入力されているから、入力電圧Vinは基準電圧Vrefよりも大きく、コンパレータ107からはディスチャージ制御信号Zが出力される。ディスチャージ制御信号ZによってMOSトランジスタ108がオンし、スイッチ103のゲートがグラウンドにフォースされる。このため、スイッチ103がオフ状態になり、入力端子101から入力されたサージ電圧は、出力端子102を介してUSBデバイスの内部に伝わらない。ただし、このような動作では、サージ電圧が入力した時刻t0からコンパレータ107がサージ電圧と基準電圧Vrefとを比較する処理等にかかった時間だけ遅れてディスチャージ制御信号Zが時刻t1に出力される。このため、時刻t0から時刻t1までのわずかな時間、スイッチ103にサージ電圧が入力し、スイッチ103の容量等によってゲート電圧がわずかに上昇している。また、ゲート電圧の上昇に伴って出力電圧Voutもわずかに上昇している。さらに、時刻t3において駆動信号PGが出力されるようになると、スイッチ103のゲート電圧が上昇してスイッチ103がオン状態になる。時刻t4において、入力電圧Vinに再びサージが発生すると、コンパレータ107が入力電圧Vinが基準電圧Vrefを上回る間時刻t4~t5、ディスチャージ制御信号Zを出力してスイッチ103のゲートをオフさせる。このため、出力電圧Voutは、時刻t4~t5の間わずかに低下していることが分かる。3内部電圧がVddより小さく、サージ電圧が入力された場合サージ電圧が入力電圧Vinとして時刻t0に入力されると、ディスチャージ信号発生回路105は入力電圧Vinの変化に応じてディスチャージ制御信号Xを出力する。このとき、サージの発生によって入力電圧Vinの値は予め設定されている値よりも大きいから、ディスチャージ制御信号Xの値が大きくなる。ディスチャージ制御信号Xの値がMOSトランジスタ104の閾値電圧以上に達すると、MOSトランジスタ104がオンする。また、ディスチャージ信号発生回路505は、入力電圧Vinを積分してディスチャージ制御信号Yを内部電圧がVddに達する時刻t3まで出力する。このとき、サージの発生によって入力電圧Vinの値は予め設定されている値よりも大きいから、ディスチャージ制御信号Yの値が大きくなる。ディスチャージ制御信号Yの値がMOSトランジスタ704の閾値電圧以上に達すると、MOSトランジスタ704がオンする。MOSトランジスタ104、704がオンすると、スイッチ103のゲートがグラウンドにフォースされてスイッチ103は完全にオフされる。このため、内部電圧が一般的な保護回路を動作できる電圧Vddに満たない間、実施形態3の保護回路は、サージ電圧からUSBデバイスの内部回路を保護することができる。また、ディスチャージ制御信号X、ディスチャージ制御信号Yは、いずれもサージ電圧によって受動的に発生する信号であるから、サージ電圧が入力端子101から入力されるのと略同時に発生する。このため、実施形態3は、入力電圧Vinを基準電圧Vrefと比較する従来技術よりも速やかにディスチャージ制御信号Xを出力することができるので、完全にスイッチ103をオフしてわずかなゲート電圧の上昇も抑えることができる。さらに、実施形態3は、ディスチャージ制御信号Xとディスチャージ制御信号Yとを併用している。このため、サージ電圧が高周波数成分と低周波数成分の両方を含む場合でも、サージ電圧が入力されている間中スイッチ103をオフしてサージ電圧がUSBデバイスの内部に伝わることを防ぐことができる。時刻t3において内部電圧がVddに達すると、ディスチャージ信号発生回路105、505が停止するとともに、図7に示した昇圧回路110が動作する。昇圧回路110は、時刻t4においてスイッチ103のゲートに駆動信号PGを出力する。駆動信号PGによってスイッチ103のゲートがオンし、出力電圧Voutが出力を開始する。さらに、時刻t4において駆動信号PGが出力されるようになると、スイッチ103のゲート電圧が上昇してスイッチ103がオン状態になる。時刻t5において、入力電圧Vinに再びサージが発生すると、コンパレータ107が入力電圧Vinが基準電圧Vrefを上回る間時刻t5~t6、ディスチャージ制御信号Zを出力してスイッチ103のゲートをオフさせる。このため、出力電圧Voutは、時刻t5~t6の間わずかに低下していることが分かる。