基板と、前記基板の第1の面上に形成された、前記基板よりも熱膨張率が低くかつヤング率が高い、Siを主成分とする酸化物又は窒化物からなる第1の膜と、前記第1の面と反対側にある前記基板の第2の面上に形成された、前記基板よりも熱膨張率が高いIII-V族窒化物半導体からなる第2の膜とを備えていることを特徴とする半導体積層構造体。前記第2の膜と前記基板との間に形成された、AlNからなるバッファ層をさらに備えていることを特徴とする請求項1に記載の半導体積層構造体。基板の第1の面上に、前記基板よりも熱膨張率が低くかつヤング率が高い、Siを主成分とする酸化物又は窒化物からなる第1の膜を成膜する工程と、前記第1の膜の成膜後に、前記第1の面と反対側にある前記基板の第2の面上に、前記基板よりも熱膨張率が高いIII-V族窒化物半導体からなる第2の膜を、前記第1の膜の成膜時よりも高い温度にて成膜する工程とを備えていることを特徴とする半導体積層構造体の製造方法。前記第1の膜を成膜する工程の後であって前記第2の膜を成膜する工程の前に、前記基板の前記第2の面上に、AlNからなるバッファ層を前記第1の膜の成膜時よりも高い温度にて成膜する工程をさらに備えていることを特徴とする請求項3に記載の半導体積層構造体の製造方法。しかしながら、特許文献1及び2に記載された技術では、確かに半導体積層構造体の反りを低減させることは可能であるが、GaN膜の引張応力は低減されない。それどころか、特許文献1においてSi基板の裏面に形成される高熱膨張膜又は特許文献2においてGaN膜上に形成される低熱膨張膜が、GaN膜に更に引張応力を加える。そのため、半導体積層構造体にクラックが発生する可能性が更に高まる。また、特許文献1及び2に記載された技術では、電極を形成するために、形成された半導体積層構造体の一方の面に研磨及びエッチング処理を施す等の薄化加工を行う場合に、釣合っていた応力のバランスが崩れて半導体積層構造体に反りが現れ、半導体積層構造体にクラックが発生する頻度が高まる。このような問題は、GaN膜とSi基板とを積層した半導体積層構造体だけではなく、基板と熱膨張率が異なる半導体膜を基板上に成膜した半導体積層構造体一般において生じる。本発明は、上記の問題点に鑑みてなされたものであり、その目的は、内部応力及び反りが共に低減された半導体積層構造体及びその製造方法を提供することにある。本発明の半導体積層構造体は、基板と、前記基板の第1の面上に形成された、前記基板よりも熱膨張率が低くかつヤング率が高い、Siを主成分とする酸化物又は窒化物からなる第1の膜と、前記第1の面と反対側にある前記基板の第2の面上に形成された、前記基板よりも熱膨張率が高いIII-V族窒化物半導体からなる第2の膜とを備えている。前記第2の膜と前記基板との間に形成された、AlNからなるバッファ層をさらに備えていることが好ましい。本発明の半導体積層構造体の製造方法は、基板の第1の面上に、前記基板よりも熱膨張率が低くかつヤング率が高い、Siを主成分とする酸化物又は窒化物からなる第1の膜を成膜する工程と、前記第1の膜の成膜後に、前記第1の面と反対側にある前記基板の第2の面上に、前記基板よりも熱膨張率が高いIII-V族窒化物半導体からなる第2の膜を、前記第1の膜の成膜時よりも高い温度にて成膜する工程とを備えている。このとき、前記第1の膜を成膜する工程の後であって前記第2の膜を成膜する工程の前に、前記基板の前記第2の面上に、AlNからなるバッファ層を前記第1の膜の成膜時よりも高い温度にて成膜する工程をさらに備えていることが好ましい。基板の第1の面上に第1の膜が成膜されて成る中間積層体の温度を第1の膜の成膜時よりも上昇させると、両者の熱膨張率の差のために、中間積層体は基板の第1の膜との非接触面第2の面を凸とするように反る。したがって、基板の第2の面上に成膜された第2の膜は、成膜時においては、基板の第2の面に沿って、基板の第2の面が凸となるように反っている。しかる後、半導体積層構造体の温度が低下すると、三者の熱膨張率の差のために、基板及び第1、第2の膜はほぼ反りのない平坦なものとなる。しかも、第2の膜に発生する内部応力引張応力を低く抑えることができるので、半導体積層構造体にクラックが発生しにくくなる。本発明においては、前記基板がSi基板であってよい。前記第1の膜が、Siを主成分とする酸化物若しくは窒化物の代わりに、炭素を主成分とする材料からなる膜であってもよい。Si基板を用いた場合、第1の膜は、Si基板との密着性が高いことが好ましい。第1の膜は、通常、室温又はこれに近い比較的低温で成膜される。炭素を主成分とする材料としては、例として、DLCダイヤモンドライクカーボン:DiamondlikeCarbon、CN窒化炭素が挙げられる。特にsp3成分の高いDLC膜は、ダイヤモンドと機械的性質が似ており参考文献:DLC成膜とその応用HP版ver.1.1、そのため熱膨張率が低く、硬度及びヤング率が高いという特徴を有する。また、Siとの親和性の高さからSi基板への密着性も高い。また、DLC膜は、室温又はこれに近い比較的低温で容易に成膜することができる。そのため、第1の膜として好適である。Siを主成分とする酸化物はSiO2などのSiOx酸化ケイ素であってよく、Siを主成分とする窒化物はSiNx窒化ケイ素であってよい。第1の膜は、非晶質として形成されることが一般的である。Siを主成分とする酸化物についても、熱膨張率が低く、硬度及びヤング率が高いなどのDLCと同様の特性を有している。なお、Siを主成分とする酸化物又は窒化物の熱膨張率が高い場合は、成膜時にアモルファス化を行い、熱膨張率を低下させることも可能である。アモルファス化を行うには、成膜温度を低くすればよい。III-V族窒化物半導体としては、AlN、GaN、AlGaN、InGaN、InAlN及びInGaAlNのいずれかの窒化物半導体が挙げられる。第2の膜は、結晶質として形成されることが一般的である。なぜなら、本発明に係る半導体積層構造体上に電子素子を形成する場合に、電子を高速に移動させて電子素子として機能させるために結晶質であることが必須だからである。通常、第2の膜は、その膜の材料の融点に比例した比較的高温GaNの場合には800~1200°C程度で成膜される。半導体積層構造体の反り及びクラックの発生頻度を低減することができる。図1に示すように、本発明の一実施の形態に係る半導体積層構造体1は、基板2、基板2の下面裏面上に形成された第1の膜3、基板2の上面表面上に形成されたバッファ層4、さらにその上に形成された第2の膜5からなる。本実施の形態では、基板2がSi111基板であり、第1の膜3が非晶質のDLC膜であり、バッファ層4がAlN膜であり、第2の膜5がGaN膜である。なお、基板2の表裏面には、それぞれ極薄い自然酸化膜が形成されていてもよい。基板2の厚みは、100μmから、一般的に用いられる500~700μmまでであることが好ましい。第1の膜3の厚みは、基板2の厚みが大きくなるに連れて大きくすることが好ましい。これは、バッファ層4及び第2の膜5の成膜時における基板2の反りの程度を適度なものとして、完成した半導体積層構造体1を反りのほとんど無い平坦なものとするためである。本実施の形態において、基板2の厚みは500μmであり、第1の膜3の厚みは2~11.5μmであり、バッファ層4の厚みは1~2μm程度であり、第2の膜5の厚みは1~5μm程度である。なお、第2の膜5の厚みは、作製するトランジスタの仕様により適宜変更される。次に、図1に示す半導体積層構造体1の製造方法について、図2a~図2dを参照して説明する。なお、図2a~図2dにおいては、反りの程度を実際よりも誇張して描いている。まず、図2aに示すように、室温において、基板2の裏面上に第1の膜3であるDLC膜を成膜する。これによって、基板2上に第1の膜3が積層されて成る中間積層体11が形成される。DLC膜の成膜方法としては、ADAerosolDeposition法、スパッタ法、蒸着法等が好適である。DLC膜の熱膨張率は、作製方法により若干変化するものの、約1~2×10-6/K程度である。また、Si基板の熱膨張率は3.6×10-6/K程度である。次に、図2bに示すように、中間積層体11をGaN膜の成長温度程度の高温本実施の形態では1300K程度にまで加熱する。すると、第1の膜3の熱膨張率が基板2の熱膨張率よりも低いために、中間積層体11が基板2の第1の膜3との非接触面つまり表面2aを凸とするように反る。なお、後述するように、反りの程度は、DLC膜の厚さを調節することにより制御できる。次に、図2cに示すように、1300K程度の高温下において、基板2の表面2a上にバッファ層4を成膜する。このときバッファ層4は、基板2の表面2aに沿って基板2との非接触面が凸となった湾曲形状に形成される。バッファ層4は、次に成膜を行う第2の膜5及びそれ以降に形成する膜の結晶性を向上させるためのものである。バッファ層4としては、一般的にAlN膜等が用いられる。AlN膜は基板温度1000~1300Kにて成膜される。なお、バッファ層4の成膜を省略してもよい。続いて、図2cに示すように、1300K程度の高温下において、バッファ層4上に第2の膜5としてGaN膜を成膜する。このとき第2の膜5は、バッファ層4の表面に沿ってバッファ層4との非接触面5aが凸となった湾曲形状に形成される。第2の膜5は、GaN膜だけであってもよいし、GaN膜上に更にAlN膜、AlGaN膜、InGaN等の半導体膜を成膜したものであってもよい。なお、後で行われるデバイス形成工程では、第2の膜5の最上部に電極等が形成される。しかる後、半導体積層構造体1の温度が室温まで低下すると、図2dに示すように、半導体積層構造体1は基板2及びすべての膜3、4、5がほぼ反りのない平坦なものとなる。これは、高温時において表面2aを凸とするように反っていた基板2の表面2aが室温に戻る際に縮むことによって、熱膨張率が基板2よりも高いために基板2よりも縮み量が大きくなる第2の膜5の高温から室温になることに伴う縮みが緩和されるからである。このようにして製造された半導体積層構造体1は、第2の膜5に発生する内部応力引張応力が低く抑えられたものとなる。これは、上述の通り、第2の膜5と基板2との熱膨張率の差による熱収縮量の差が、第2の膜5の成膜時に表面2aが凸となるように基板2を引き伸ばしておくことで緩和されるためである。したがって、半導体積層構造体1にはクラックが発生しにくい。第1の膜3としては、DLC膜に限らず、室温に近い温度にて成膜が可能であること、熱膨張率がSiより低いこと、Si基板との密着性が高いことといった条件を満たせば、他の材料からなる膜を用いることもできる。そのような膜として、例えば、CN窒化炭素等の炭素を主成分とする膜、及びSiを主成分とするSiOx酸化ケイ素等の酸化物若しくはSiNx窒化ケイ素等の窒化物からなる膜を用いることができる。また、一般的に、熱膨張率の値は材料の結晶性にしたがって大きく増減する。例えばSiOxは、その結晶性及び組成により熱膨張率が1~13×10-6/K程度と大きく変化する。そのため、作製法及び作製条件を制御することで、熱膨張率の調整が可能である。第2の膜5に発生する内部応力は、以下に示すよう、第1の膜3の膜厚によって調節可能である。以下、Si基板とDLC膜を積層してなる積層体を例として説明する。本発明者等は、室温にて基板が平坦であるという前提で、直径が3インチのSi基板の裏面にDLC膜を室温にて成膜した積層体において、DLC膜の膜厚と、図2bに相当する時点つまり1300KでSi基板に発生する応力の関係などを、COMSOLMultiphysics有限要素法を用いたシミュレーションソフトウェアの商標名を用いて求めた。その結果を図3~図5に示す。図3~図5に示す関係を求める際の条件として、Si基板の熱膨張率を3.6×10-6/K、ヤング率を188GPa、厚みを500μmとし、DLCの熱膨張率を1.5×10-6/K、ヤング率を500GPa参考文献DLC成膜とその応用HP版ver.1.1に、DLCのヤング率は100~760GPaとあるとした。図3は、DLC膜の膜厚μmと、反りの大きさ半導体積層構造体1の中心部と端部の高低差として定義されるの関係を示したグラフである。図3から、反りはDLC膜の膜厚に比例して大きくなることが分かる。図4は、DLC膜の膜厚を4μmとした際の、図2bに相当する時点つまり1300KでSi基板に発生するMisesミーゼス応力の厚さ方向の分布を示したグラフである。z軸をSi基板の膜厚方向とし、z=0がSi基板の表面第2の面であり、z=500μmがDLC膜との界面第1の面に相当している。Si基板とDLC膜の界面付近z=500μmでは、Si基板は熱膨張率の低いDLC膜に圧縮され、Si基板に約50MPaの圧縮応力が働く。そのため、z=500μm付近ではSi基板は熱膨張はしているものの、上記圧縮応力により縮められている。z=500μmの位置からSi基板の表面に近づくに従い、DLC膜から離れるため、圧縮応力は徐々に低下し、z=180μmにて応力は0になる。この位置ではSi基板の伸び縮みは熱膨張によるのみであり、応力による伸び縮みはない。その後z=0まで徐々に応力が増加する。この応力は上述した圧縮応力の反作用に相当する引張応力であり、z=0~180μmでは、Siは熱膨張に加え、上記引張応力によっても引き伸ばされている。図4において、z=0における引張応力は約23MPaである。よってSi基板の110方向の1300Kにおけるヤング率を120GPaとして計算すると、上記引張応力によりSi表面は、約0.02引き伸ばされることになる。一方、Si基板とGaN膜との熱膨張差ミスフィットを見積もる。GaN膜の熱膨張率を5.6×10-6/K、Si基板の熱膨張率を3.6×10-6/Kとした場合、それらの差は、2.0×10-6/Kであり、1300Kから室温300Kまで冷却した際には、GaN膜はSi基板に比べ、約0.20だけより縮み、これがSi基板とGaN膜の熱膨張差によるミスフィットとなる。上述したように、DLC膜が4μmの場合、Si基板表面を約0.02引き伸ばすことができるため、本例の場合においては、ミスフィットを10程度改善できる。図5に、DLC膜の厚みと、図2bに相当する時点つまり1300KでのSi基板表面の引張応力との関係を示す。図5から、DLC膜の厚みが増加するに従い、引張応力が増加することが分かる。つまり、DLC膜の厚みが増加するに従い、Si基板表面はより引き伸ばされる。ここで、Siの引張降伏応力を60MPaとすると、これは、Si基板の表面長を最大0.05引き伸ばす応力に相当する。その際のDLC膜の厚みは約11.5μmであり、ミスフィットを約25改善することができる。次に、本発明の参考例について、図6を参照して説明する。図6に示す参考例に係る半導体積層構造体21は、基板22上に、第1の膜23、バッファ層24、及び、第2の膜25を順次積層して成る。基板22は例えばSi基板であり、第1の膜23は例えば結晶性の高いSiOx膜熱膨張率=13×10-6/Kであり、第2の膜25は例えばGaN膜熱膨張率=5.6×10-6/Kである。第1の膜23は、基板22よりも熱膨張率が高い。バッファ層24及び第2の膜25は、第1の膜23よりも熱膨張率が高い。半導体積層構造体21を製造するには、まず、室温において、基板22の上面表面上に第1の膜23を成膜して中間積層体を形成する。その後、中間積層体を第2の膜25の成長温度程度の高温例えば1300K程度にまで加熱する。すると、基板22の熱膨張率が第1の膜23の熱膨張率よりも低いために、中間積層体の第1の膜23の基板22との非接触面つまり上面を凸とするように反る。次に、1300K程度の高温下において、第1の膜23の上面上にバッファ層24を成膜する。このときバッファ層24は、第1の膜23の上面に沿って第1の膜23との非接触面が凸となった湾曲形状に形成される。なお、バッファ層24の成膜を省略してもよい。続いて、1300K程度の高温下において、バッファ層24上に第2の膜25としてGaN膜を成膜する。このとき第2の膜25は、バッファ層24の表面に沿ってバッファ層24との非接触面上面が凸となった湾曲形状に形成される。第2の膜25は、GaN膜だけであってもよいし、GaN膜上に更にAlN膜、AlGaN膜、InGaN等の半導体膜を成膜したものであってもよい。しかる後、半導体積層構造体21の温度が室温まで低下すると、半導体積層構造体21は基板22及びすべての膜23、24、25がほぼ反りのない平坦なものとなる。これは、高温時において上面を凸とするように反っていた第1の膜23の上面が室温に戻る際に縮むことによって、熱膨張率が第1の膜23よりも高いために第1の膜23よりも縮み量が大きくなる第2の膜25の高温から室温になることに伴う縮みが緩和されるからである。このようにして製造された半導体積層構造体21は、第2の膜25に発生する内部応力引張応力が低く抑えられたものとなる。これは、上述の通り、第2の膜25と第1の膜23との熱膨張率の差による熱収縮量の差が、第2の膜25の成膜時に上面が凸となるように第1の膜23を引き伸ばしておくことで緩和されるためである。したがって、半導体積層構造体21にはクラックが発生しにくい。さらに別の参考例について説明する。この参考例では、まず、サファイア基板熱膨張率=8×10-6/Kの裏面上に、サファイア基板よりも熱膨張率の高い第1の膜例えばSiOx膜又はSiNx膜を室温にて成膜し、形成された中間積層体を高温まで加熱する。その後、サファイア基板の表面上に、基板よりも熱膨張率の低い第2の膜例えばGaN膜を成膜し、室温まで温度を低下させる。この参考例においても、半導体積層構造体は内部応力及び反りが低減されたものとなる。以上、本発明の好適な実施の形態について説明したが、本発明は上述の実施の形態に限られるものではなく、特許請求の範囲に記載した限りにおいて様々な設計変更を上述の実施の形態に施すことが可能である。例えば、第2の膜は、III-V族窒化物半導体からなる膜、具体的には、AlN、AlGaN、InGaN、InAlN及びInGaAlNのいずれかの窒化物半導体からなる膜であってもよい。