半導体装置の試験を行う半導体試験装置であって、試験のために前記半導体装置が接合される測定治具と、前記半導体装置を前記測定治具へと搬送する搬送部と、前記半導体装置を試験するテスタと、前記測定治具と前記半導体装置との接合を示す信号を出力するセンサとを備え、前記搬送部へ搬送を指示する信号と、前記センサからの前記測定治具と前記半導体装置との接合を示す信号とを監視して、これら信号が揃ったときに前記テスタへ前記半導体装置の試験開始を指示することを特徴とする半導体試験装置。前記搬送部による前記半導体装置の搬送を制御するハンドラをさらに備え、前記搬送部へ搬送を指示する信号、前記センサからの前記測定治具と前記半導体装置との接合を示す信号、及び前記ハンドラからのテスト開始信号を監視して、これら信号が揃ったときに前記テスタへ前記半導体装置の試験開始を指示することを特徴とする、請求項1に記載の半導体試験装置。前記搬送部へ搬送を指示する信号、及び前記センサからの前記測定治具と前記半導体装置との接合を示す信号を受ける第1判定回路と、前記第1判定回路からの出力、及び前記ハンドラからのテスト開始信号を受けて前記テスタへ前記半導体装置の試験開始を指示する第2判定回路とを備える監視制御部をさらに備えることを特徴とする請求項2に記載の半導体試験装置。前記監視制御部の前記第1判定回路は、前記センサから前記測定治具と前記半導体装置との接合を示す信号が入力されないときには、前記ハンドラへコンタクト不良を示す信号を出力することを特徴とする、請求項3に記載の半導体試験装置。試験対象の半導体装置を測定治具へ搬送し、前記半導体装置を前記測定治具に接続し、半導体装置を試験する半導体試験方法において、前記半導体装置の前記測定治具への搬送を指示する信号と、前記測定治具と前記半導体装置との接合を示す信号とを監視して、これら信号が揃ったときに前記半導体装置の試験を開始することを特徴とする半導体試験方法。しかしながら、上述した背景技術による半導体検査装置には、以下のような課題がある。特許文献1の半導体ハンドリング装置では、測定開始を開始する際に、前回の測定結果に係わる信号を監視して半導体集積回路を試験するため、検査工数が増大するという課題が推測される。その理由は、測定結果とハンドリング装置のタイミングを個々にリセットして自己検診する処理時間がかかり、インデックス時間が増大するという課題があるためである。特許文献2の半導体試験装置では、ハンドラ107が検査対象の半導体デバイス103aをソケット104aにコンタクトした後、アーム制御部106がハンドラインターフェース105を介して半導体検査装置109aに検査開始信号を送信する。半導体検査装置109aは、アーム制御部106からの検査開始信号を受信した後、半導体デバイス103aの検査を開始している。しかしながら、検査対象の半導体デバイスに対する、コンタクト用アーム101a、101bによる昇降、半導体検査装置109a、109bによる検査など一連の動作タイミングについて考慮していないため各要素には待ち時間が必要であり、試験時間を十分に短縮できないという課題がある。特許文献3に記載の半導体試験装置においても、検査対象の半導体装置の移載や搬送、テスタによる試験など一連の動作タイミングについて考慮していないため各要素には待ち時間が必要であり、試験時間が十分に短縮できないという課題がある。すなわち、特許文献3では、ハンドラの搬送装置が検査対象の半導体装置を搬送しソケットに固定するまでの時間だけ、ハンドラ内の制御プログラムで待ち時間を設定する必要がある。センサからの信号をハンドラ側で受けた後に、制御プログラムからテスタへの開始信号を送信しているため、処理時間を要してしまうという課題がある。したがって、本発明の目的は、効率的に半導体装置の試験を行える半導体試験装置及び半導体試験方法を提供することにある。前記目的を達成するため、本発明に係る半導体試験装置は、半導体装置の試験を行う半導体試験装置であって、試験のために上記半導体装置が接合される測定治具と、上記半導体装置を前記測定治具へと搬送する搬送部と、上記半導体装置を試験するテスタと、上記測定治具と上記半導体装置との接合を示す信号を出力するセンサとを備え、上記搬送部へ搬送を指示する信号と、上記センサからの上記測定治具と上記半導体装置との接合を示す信号とを監視して、これら信号が揃ったときに上記テスタへ上記半導体装置の試験開始を指示することを特徴とする。本発明に係る半導体試験方法は、試験対象の半導体装置を測定治具へ搬送し、上記半導体装置を上記測定治具に接合し、半導体装置を試験する半導体試験方法において、上記半導体装置の上記測定治具への搬送を指示する信号と、上記測定治具と上記半導体装置との接合を示す信号とを監視して、これら信号が揃ったときに上記半導体装置の試験を開始することを特徴とする。本発明は、効率的に半導体装置の試験を行うことができる。本発明の好ましい実施形態について、図面を参照しながら詳細に説明する。本発明の一実施形態による半導体試験装置は、図1に示すように、試験対象の半導体集積回路を吸着するノズル1と、ノズル1を移動させる搬送部2と、試験対象の半導体集積回路が嵌合されるコンタクト部5を有する測定治具6と、半導体集積回路とコンタクト部5が正常に接合したことを示す信号を出力するセンサ4と、試験対象の半導体集積回路を試験するテスタ9と、搬送部2の動作を制御すると共にテスタ9にテスト開始のためにトリガとなる信号を出力するハンドラ3と、ハンドラ3とテスタ9とのインターフェース制御を行うと共にセンサ4からの出力信号を監視する監視制御部7と、ハンドラ3と監視制御部7との間及び監視制御部7とテスタとの間を結ぶインターフェース8とを備えている。次に、図2を参照して、ハンドラ3、監視制御部7及びテスタ9の細部について、より詳細に説明する。ハンドラ3は、搬送部制御手段3a、テスタインターフェース手段3b、判定手段3cを有している。搬送部制御手段3aは、搬送部制御信号aを搬送部2と監視制御部7の遅延回路7aに出力する。テスタインターフェース手段3bは、テスト開始を指示する開始信号dを監視制御部7の第2判定回路7cに出力する。判定手段3cには、コンタクト不良を示す信号f又はテスト終了を示す信号hが監視制御部7のゲート回路7dから入力される。監視制御部7は、遅延回路7a、第1判定回路7b、第2判定回路7c及びゲート回路7dを有している。遅延回路7aは、ハンドラ3の搬送部制御手段3aの搬送部制御信号aにより半導体集積回路10が測定治具6へと搬送されるまでタイミング調整を行う。第1判定回路7bは、遅延回路7aの出力信号bと、センサ4による半導体集積回路10とコンタクト部5が正常に接合したことを示す信号cとを受けて、判定結果を示す信号eを出力する。第2判定回路7cは、第1判定回路7bからの信号eと、ハンドラ3のテスタインターフェース手段3bの出力信号dとを受けて、テスタ9への測定開始信号gを出力する。ゲート回路7dは、図2ではORゲートであり、第1判定回路7bからのコンタクト不良を示す信号fと、テスタ9からのテスト終了手段9bの信号hとを受けて、ハンドラ3の判定手段3cへテスト終了を示す信号iを出力する。テスタ9は、テスト開始手段9a及びテスト終了手段9bを有している。テスト開始手段9aは、監視制御部7の第2判定回路7cから測定開始信号gを受けて、試験対象の半導体集積回路10の試験を開始する。テスト終了手段9bは、テスト終了を示す信号hを監視制御部7の第1判定回路7b、第2判定回路7c及びゲート回路7dに出力し、ハンドラ3の判定手段3cにテスト終了を通知すると共に、監視制御部7の第1判定回路7b及び第2判定回路7cをリセットする。次に、本実施形態の半導体試験装置の動作について説明する。図3に示すように、ハンドラ3の搬送部制御手段3aが搬送部制御信号aを出力するオン期間T1。これを受けた搬送部2は、ノズル1に吸着した試験対象の半導体集積回路10を測定治具6のコンタクト部5へと搬送する。搬送部制御信号aを受けた監視制御部7の遅延回路7aは信号bを出力するオン期間T2。このオン期間T2と信号bを出力するタイミングは、搬送部2が半導体集積回路10を移動させて測定治具6のコンタクト部5まで移動させる移動時間とタイミング調整されている。このようなタイミング調整された状態となるよう、遅延回路7aの遅延時間やオン期間T2が設定されている。センサ4は、半導体集積回路10とコンタクト部5とが正常に接合しているときは、正常に接合していることを示す信号cを出力するオン期間T3。半導体集積回路10とコンタクト部5とが正常に接合していないときは、信号cが出力されない。この遅延回路7aが信号bを出力しているオン期間T2内に、センサ4から半導体集積回路10とコンタクト部5が正常に接合したことを示す信号cが出力されると、監視制御部7の第1判定手段7bは判定結果を示す信号eを出力するオン期間T5。第1判定手段7bが信号eを出力している間に、ハンドラ3のテスタインターフェース手段3bからテスト開始を指示する信号dオン期間T4が出力されると、第2判定手段7cはテスタ9への測定開始信号gを出力するオン期間T6。そしてテスタ9は、試験対象の半導体集積回路10に対し試験を実行する。試験対象の半導体集積回路10に対する試験の完了後、テスタ9の終了手段9bはテスタ判定信号hを出力するオン期間T7。これにより、監視制御部7の第1判定手段7bの信号e及び第2判定手段7cの信号gがリセットされ、監視制御部7のゲート回路7dはハンドラ3の判定手段3cへテスト終了を示す信号iを出力するオン期間T8。このような一連のシーケンスにより、試験対象の半導体集積回路10の移動、コンタクト部5への嵌合、テスタ9による試験が行われる。次に、半導体集積回路10とコンタクト部5とが正常に接合しなかった、コンタクト不良が発生したときの動作について説明する。図3に示すように、ハンドラ3の搬送部制御手段3aが搬送部制御信号aを出力するオン期間T11。これを受けた搬送部2は、ノズル1に吸着した試験対象の半導体集積回路10を測定治具6のコンタクト部5へと搬送する。搬送部制御信号aを受けた監視制御部7の遅延回路7aは信号bを出力するオン期間T12。このオン期間T12と信号bを出力するタイミングは、上述したとおりであり、このようなタイミング調整ができるように遅延回路7aは遅延時間やオン期間T12が設定されている。オン期間T12の長さはオン期間T2の長さと同じである。センサ4は、半導体集積回路10とコンタクト部5とが正常に接合していないときは、信号cが出力されない。遅延回路7aが信号bを出力しているオン期間T12内に、センサ4から信号cが出力されないので、監視制御部7の第1判定手段7bは判定結果を示す信号eを出力せず、第1判定手段7bはコンタクト不良を示す信号fを出力するオン期間T14。言い換えると、搬送部2が半導体集積回路10を移動させて測定治具6のコンタクト部5まで移動させる移動時間、すなわち遅延回路7aの遅延時間が経過しても、センサ4から信号cが出力されないときは、第1判定手段7bはコンタクト不良を示す信号fを出力するオン期間T14。第1判定手段7bが信号eを出力していないため、ハンドラ3のテスタインターフェース手段3bからテスト開始を指示する出力信号dオン期間T13が出力されても、第2判定手段7cはテスタ9へ測定開始信号gを出力せず、テスタ9は半導体集積回路10に対し試験を開始しない。コンタクト不良を示す信号fはゲート回路7dへ出力され、ゲート回路7dはハンドラ3の判定手段3cへテスト終了を示す信号iを出力するオン期間T15。このような一連のシーケンスにより、半導体集積回路10とコンタクト部5とが正常に接合しなかった、コンタクト不良が発生したときには、コンタクト不良の発生が速やかにハンドラ3に通知され、テスタ9による試験は行われない。本実施形態の監視制御部7は、ハンドラ3からテスタ9にテスタインターフェース手段3bの開始信号dと搬送部2への搬送開始信号のタイミングを制御することにより、半導体集積回路10が測定治具6のコンタクト部5に接合を検出するセンサ4の信号cが出力されると、直ちにテスタ9で測定を開始することができる。また、半導体集積回路10と測定治具6のコンタクト部5とが接合できない場合には、テスタ9によるコンタクト不良のテストを省くことができ、テスタ9の測定時間を削減することができる。搬送部2の搬送時間と同等の、遅延回路7aの遅延時間が経過してもセンサ4からの信号cがない場合、判定回路7bによりハンドラ3へコンタクト不良信号fを送信することで、テスタ9によるコンタクト不良のテストを省くことができる。さらに、本実施形態の監視制御部7は、背景技術のようなハンドラから搬送部の制御が完了した後でテスタへの測定開始信号を送るような、タイミングの時間調整を必要としない。例えば、ハンドラ3の搬送部制御手段3aの搬送部制御信号aとハンドラ3のテスタインターフェース手段3bのテスト開始を指示する信号dとを同時に出力しても、半導体集積回路10と測定治具6のコンタクト部5との接合を監視したセンサ4からの信号cを第1判定回路7bに入力することにより、第2判定回路7cを介してテスタ9への測定開始信号gを送信できる。ハンドラ3の搬送部制御手段3aの搬送部制御信号aとハンドラ3のテスタインターフェース手段3bのテスト開始を指示する信号dとを同時に送信することで、測定対象の半導体集積回路10への測定開始のセットアップ時間を削減することができる。第1判定回路7b及び第2判定回路7cは、ANDゲートなどのロジックゲートで実現でき、ソフトウェアが制御する時間調整を必要としないので、測定対象の半導体集積回路10への測定開始のセットアップ時間を削減することができる。以上、本発明の好ましい実施形態について説明したが、本発明は上述した実施形態に限定されるものではない。たとえば、上述した実施形態の遅延回路は、カウンタのパルス幅を変えることによっても実現でき、また半導体集積回路と測定治具のコンタクト部に嵌合を監視するセンサとのタイミング調整のため、シフトレジスタや時定数回路による遅延で実現することもできる。また、図3では、正論理、すなわちハイアクティブの信号を用いた例で説明しているが、負論理、すなわちローアクティブの信号を用いても本発明の半導体試験装置や半導体試験方法を実現できる。その場合、図2のORゲート回路7dの代わりにANDゲート回路を用いればよい。