"トランスの一次巻線のインダクタンスと共振用キャパシタの共振現象を利用して、共振電圧がボトムを呈するタイミングでスイッチング素子をターンオンさせる擬似共振スイッチング電源装置であって、前記スイッチング素子のオン幅を検出するオン幅検出回路と、前記オン幅に基づいて、前記共振電圧のボトムの発生回数を判定するボトム発生回数判定回路と、を備え、前記判定された回数のボトムが発生したタイミングで前記スイッチング素子をターンオンさせることを特徴とする擬似共振スイッチング電源装置。前記オン幅検出回路は、前記スイッチング素子の駆動信号の発生期間を前記オン幅として検出するように構成されていることを特徴とする請求項1に記載の擬似共振スイッチング電源装置。前記ボトム発生回数判定回路は、前記オン幅をN~2N-2Nは2以上の整数個の所定の基準時間と比較する手段を備えることによりNまでのボトムの発生回数を判定することを特徴とする請求項1に記載の擬似共振スイッチング電源装置。前記基準時間の個数は、それぞれの前記基準時間が、特定の2種のボトム発生回数のいずれかを判定するためにのみに使用される、もしくは特定のボトム回数MとM1のいずれかの判定及びMとM-1のいずれかの判定に使用されるように設定されることを特徴とする請求項3に記載の擬似共振スイッチング電源装置。前記共振電圧が1回目のボトムを呈した時点から所定の時間内に2回目のボトムを呈しない場合に、前記スイッチング素子を強制的にターンオンさせる手段をさらに備えることを特徴とする請求項1に記載の擬似共振スイッチング電源装置。前記オン幅検出回路は、前記オン幅を対応する電圧に変換して出力するように構成され、前記ボトム発生回数判定回路は、前記スイッチング素子がターンオンもしくはターンオフするタイミングを含むオン期間中に1回カウント動作を行い、そのカウント値を前記ボトムの発生回数として出力するアップダウンカウンタと、前記アップダウンカウンタのカウント値に基づき、前記N~2N-2個の基準時間に対応する基準電圧の中から、前記ボトム発生回数を減少させるための判定基準となる第1の基準電圧と、前記ボトム発生回数を増加させるための判定基準となる第2の基準電圧とを選択して出力する基準電圧セレクターと、前記オン幅に対応する電圧と前記第1、第2の基準電圧との比較に基づいて、前記ボトム発生回数を減少させるべきか増加させるべきかの判断を行い、減少させるべきと判断した場合に前記アップダウンカウンタにダウン動作を指示するとともに、増加させるべきと判断した場合に前記アップダウンカウンタにアップ動作を指示する動作指示回路と、を備えることを特徴とする請求項3に記載の擬似共振スイッチング電源装置。前記アップダウンカウンタは、スイッチング周期を検出する回路と、該スイッチング周期が所定の最低スイッチング周期以上にならないようにカウント値の上限を低下させる回路とを備えることを特徴とする請求項6に記載の擬似共振スイッチング電源装置。トランスの一次巻線のインダクタンスと共振用キャパシタの共振現象を利用して、共振電圧がボトムを呈するタイミングでスイッチング素子をターンオンさせる擬似共振スイッチング電源装置であって、前記スイッチング素子のオンオフ幅を検出するオンオフ幅検出回路と、前記オンオフ幅に基づいて、前記共振電圧のボトムの発生回数を判定するボトム発生回数判定回路と、を備え、前記判定された回数のボトムが発生したタイミングで前記スイッチング素子をターンオンさせることを特徴とする擬似共振スイッチング電源装置。前記オンオフ幅検出回路は、前記スイッチング素子の駆動信号の発生時点から前記共振電圧が1回目のボトムを呈する時点に至る期間を前記オンオフ幅として検出するように構成されていることを特徴とする請求項8に記載の擬似共振スイッチング電源装置。前記ボトム発生回数判定回路は、前記オンオフ幅をN~2N-2Nは2以上の整数個の所定の基準時間と比較する手段を備えることによりNまでのボトムの発生回数を判定することを特徴とする請求項8に記載の擬似共振スイッチング電源装置。前記基準時間の個数は、それぞれの前記基準時間が、特定の2種のボトム発生回数のいずれかを判定するためにのみに使用される、もしくは特定のボトム回数MとM1のいずれかの判定及びMとM-1のいずかの判定に使用されるように設定されることを特徴とする請求項10に記載の擬似共振スイッチング電源装置。前記共振電圧が1回目のボトムを呈した時点から所定の時間内に2回目のボトムを呈しない場合に、前記スイッチング素子を強制的にターンオンさせる手段をさらに備えることを特徴とする請求項8に記載の擬似共振スイッチング電源装置。前記オンオフ幅検出回路は、前記オンオフ幅を対応する電圧に変換して出力するように構成され、前記ボトム発生回数判定回路は、前記スイッチング素子がターンオンもしくはターンオフするタイミングを含むオン期間中に1回カウント動作を行い、そのカウント値を前記ボトムの発生回数として出力するアップダウンカウンタと、前記アップダウンカウンタのカウント値に基づき、前記N~2N-2個の基準時間に対応する基準電圧の中から、前記ボトム発生回数を減少させるための判定基準となる第1の基準電圧と、前記ボトム発生回数を増加させるための判定基準となる第2の基準電圧とを選択して出力する基準電圧セレクターと、前記オン幅に対応する電圧と前記第1、第2の基準電圧との比較に基づいて、前記ボトム発生回数を減少させるべきか増加させるべきかの判断を行い、減少させるべきと判断した場合に前記アップダウンカウンタにダウン動作を指示するとともに、増加させるべきと判断した場合に前記アップダウンカウンタにアップ動作を指示する動作指示回路と、を備えることを特徴とする請求項10に記載の擬似共振スイッチング電源装置。前記アップダウンカウンタは、スイッチング周期を検出する回路と、該スイッチング周期が所定の最低スイッチング周期以上にならないようにカウント値の上限を低下させる回路とを備えることを特徴とする請求項13に記載の擬似共振スイッチング電源装置。しかし、特許文献1に記載のスイッチング電源装置は、スイッチング電流の検出回路が必要であるため構成が複雑になり、かつ、スイッチング電流のピーク値を精度よく検出することが難しいことから、ヒステリシスが大きくなるという問題点を有する。また、特許文献2に記載の技術は、VCO電圧制御発振器を制御してスイッチング周波数を変更するものであるので、スイッチング周波数をVCOなどにより直接制御できない疑似共振スイッチング電源装置には適用することができないという問題点を有する。本発明は、このような状況に鑑み、スイッチング電流の検出回路を設けることなく一次側で高精度に負荷状態を検出して、適正なボトムスキップ制御を実現することができる擬似共振スイッチング電源装置を提供することを目的としている。本発明は、トランスの一次巻線のインダクタンスと共振用キャパシタの共振現象を利用して、共振電圧がボトムを呈するタイミングでスイッチング素子をターンオンさせる擬似共振スイッチング電源装置であって、前記スイッチング素子のオン幅を検出するオン幅検出回路と、前記オン幅に基づいて、前記共振電圧のボトムの発生回数を判定するボトム発生回数判定回路と、を備え、前記判定された回数のボトムが発生したタイミングで前記スイッチング素子をターンオンさせることを特徴とする擬似共振スイッチング電源装置を提供する。前記オン幅検出回路は、前記スイッチング素子の駆動信号の発生期間を前記オン幅として検出するように構成することができる。前記ボトム発生回数判定回路は、前記オン幅をN~2N-2Nは2以上の整数個の所定の基準時間と比較する手段を備えることによりNまでのボトムの発生回数を判定することができる。この場合、前記基準時間の個数は、それぞれの前記基準時間が、必要に応じて特定の2種のボトム発生回数のいずれかを判定するためにのみに使用される、もしくは特定のボトム回数MとM1のいずれかの判定及びMとM-1のいずかの判定に使用されるように設定される。さらに、前記共振電圧が1回目のボトムを呈した時点から所定の時間内に2回目のボトムを呈しない場合に前記スイッチング素子を強制的にターンオンさせる手段を備えることができる。前記オン幅検出回路は、前記オン幅を対応する電圧に変換して出力するように構成され、前記ボトム発生回数判定回路は、前記スイッチング素子がターンオンもしくはターンオフするタイミングを含むオン期間中に1回カウント動作を行い、そのカウント値を前記ボトムの発生回数として出力するアップダウンカウンタと、前記アップダウンカウンタのカウント値に基づき、前記N~2N-2個の基準時間に対応する基準電圧の中から、前記ボトム発生回数を減少させるための判定基準となる第1の基準電圧と、前記ボトム発生回数を増加させるための判定基準となる第2の基準電圧とを選択して出力する基準電圧セレクターと、前記オン幅に対応する電圧と前記第1、第2の基準電圧との比較に基づいて、前記ボトム発生回数を減少させるべきか増加させるべきかの判断を行い、減少させるべきと判断した場合に前記アップダウンカウンタにダウン動作を指示するとともに、増加させるべきと判断した場合に前記アップダウンカウンタにアップ動作を指示する動作指示回路と、を備えることができる。前記アップダウンカウンタは、必要に応じて、スイッチング周期を検出する回路と、該スイッチング周期が所定の最低スイッチング周期以上にならないようにカウント値の上限を低下させる回路とが備えられる。また、本発明は、トランスの一次巻線のインダクタンスと共振用キャパシタの共振現象を利用して、共振電圧がボトムを呈するタイミングでスイッチング素子をターンオンさせる擬似共振スイッチング電源装置であって、前記スイッチング素子のオンオフ幅を検出するオンオフ幅検出回路と、前記オンオフ幅に基づいて、前記共振電圧のボトムの発生回数を判定するボトム発生回数判定回路と、を備え、前記判定された回数のボトムが発生したタイミングで前記スイッチング素子をターンオンさせることを特徴とする擬似共振スイッチング電源装置を提供する。前記オンオフ幅検出回路は、前記スイッチング素子の駆動信号の発生時点から前記共振電圧が1回目のボトムを呈する時点に至る期間を前記オンオフ幅として検出するように構成することができる。前記ボトム発生回数判定回路は、前記オンオフ幅をN~2N-2Nは2以上の整数個の所定の基準時間と比較する手段を備えることによりNまでのボトムの発生回数を判定することできる。この場合、前記基準時間の個数は、それぞれの前記基準時間が、必要に応じて特定の2種のボトム発生回数のいずれかを判定するためにのみに使用される、もしくは特定のボトム回数MとM1のいずれかの判定及びMとM-1のいずれかの判定に使用されるようにその個数が設定される。さらに、前記共振電圧が1回目のボトムを呈した時点から所定の時間内に2回目のボトムを呈しない場合に前記スイッチング素子を強制的にターンオンさせる手段を備えることができる。前記オン幅検出回路は、前記オン幅を対応する電圧に変換して出力するように構成され、前記ボトム発生回数判定回路は、前記スイッチング素子がターンオンもしくはターンオフするタイミングを含むオン期間中に1回カウント動作を行い、そのカウント値を前記ボトムの発生回数として出力するアップダウンカウンタと、前記アップダウンカウンタのカウント値に基づき、前記N~2N-2個の基準時間に対応する基準電圧の中から、前記ボトム発生回数を減少させるための判定基準となる第1の基準電圧と、前記ボトム発生回数を増加させるための判定基準となる第2の基準電圧とを選択して出力する基準電圧セレクターと、前記オン幅に対応する電圧と前記第1、第2の基準電圧との比較に基づいて、前記ボトム発生回数を減少させるべきか増加させるべきかの判断を行い、減少させるべきと判断した場合に前記アップダウンカウンタにダウン動作を指示するとともに、増加させるべきと判断した場合に前記アップダウンカウンタにアップ動作を指示する動作指示回路と、を備えることができる。前記アップダウンカウンタは、必要に応じて、スイッチング周期を検出する回路と、該スイッチング周期が所定の最低スイッチング周期以上にならないようにカウント値の上限を低下させる回路とが備えられる。本発明によれば、スイッチング電流の検出回路を設けることなく一次側で高精度に負荷状態を検出して、適正なボトムスキップ制御を実現することが可能であるので、コストの低減と、信頼性の向上を図ることできる。図1は、本発明に係る電流モードの擬似共振スイッチング電源装置の一実施形態を示す回路図である。このスイッチング電源装置において、トランスT1は一次巻線P1、二次巻線S1及び補助巻線P2を有する。一次巻線P1は、一端が入力端子Tiに接続され、他端がスイッチング素子QaであるMOSFETのドレインに接続されている。また、二次巻線S1は、一端がダイオードD1を介して出力端子Toに接続され、他端が接地点に接続されている。補助巻線P2は、一端が後述のスイッチング制御回路1におけるゼロ電流検出ZeroCurrentDetection用の入力端子であるZCD端子に接続され、他端が接地点に接続されている。入力端子Tiと接地点間には平滑用キャパシタCiが、また、出力端子Toと接地点間には平滑用キャパシタCoが、さらに、スイッチング素子Qaのドレインと接地点間には共振用キャパシタCrがそれぞれ接続されている。出力端子Toと接地点間には抵抗Ro1、Ro2からなる分圧回路が接続され、スイッチング素子Qaのソースと接地点間には抵抗Rsが接続されている。スイッチング制御回路1は、ボトム検出回路3、スイッチング幅ボトム制御回路5、オア回路7、ワンショット回路9、リスタート回路11、フリップフロップ13、ドライブ回路15及び比較回路17を備えている。なお、このスイッチング制御回路1は半導体集積回路として構成されている。ボトム検出回路3は、ZCD端子に印加される上記補助巻線P2の出力電圧に基づいてそのボトム極小状態を検出するとbot信号を発生し、このbot信号をスイッチング幅ボトム制御回路5に出力する。スイッチング幅ボトム制御回路5は、図2に例示するような構成を有する。そして、このスイッチング幅ボトム制御回路5に設けられたスイッチング幅生成回路51は、図3もしくは図4に例示するような構成を有する。図3に示すスイッチング幅生成回路51は、drv信号を入力し、このdrv信号をts信号として出力する。また、このスイッチング幅生成回路51は、基準オン幅生成回路511を備えている。この基準オン幅生成回路511は、set信号に同期する所定時間幅のts-ref1信号及びts-ref2信号を生成するように構成されている。一方、図4に示すスイッチング幅生成回路51は、フリップフロップ513と基準オンオフ幅生成回路515とを備えている。フリップフロップ513は、set信号、bot信号をセット端子、リセット端子にそれぞれ入力し、出力端子Qからts信号を出力する。基準オンオフ幅生成回路515は、図3に示す基準オン幅生成回路511と同等に、set信号に同期するts-ref1信号及びts-ref2信号を生成するように構成されている。後述するように、上記ts-ref1信号及びts-ref2信号は、ts信号の時間幅に対する比較基準として使用される。図5に本実施形態に係るスイッチング電源装置の動作を説明するタイムチャートを示す。このタイムチャートは、図3に示すスイッチング幅生成回路51を適用した場合のものである。図1において、オア回路7からは、スイッチング幅ボトム制御回路5からのbot-out信号あるいはリスタート回路11からのリスタート信号が出力される。ワンショット回路9は、上記いずれかの信号のフロントエッジによってトリガされて、例えばパルス幅300nsのパルス信号であるset信号を形成し、このset信号によってセット優先のフリップフロップ13をセットする。これに伴い、フリップフロップ13よりHHighレベルのdrv信号が出力されるので、ドライブ回路15がこのdrv信号に基づく駆動信号を出力端子OUTから出力して、スイッチング素子Qaをターンオンさせる。その結果、インダクタであるトランスT1の一次巻線P1がエネルギの蓄積を開始する。このとき、スイッチング素子Qaに直列接続された抵抗Rsの両端の電圧、つまり、スイッチング素子Qaを流れる電流に対応する電圧がIS端子を介して比較回路17の一方の入力端子に入力され、また、抵抗Ro1、Ro2からなる分圧回路の出力電圧、すなわち出力端子Toの電圧Voの分圧が帰還回路19に入力される。帰還回路19では、電圧Voの分圧と図示しない基準電圧との差を増幅して誤差信号に相当するフィードバック信号を生成し、このフィードバック信号がFB端子を介して比較回路17の他方の入力端子に入力される。そして、抵抗Rsの両端の電圧が帰還回路19から出力されるフィードバック信号の電圧値を超えると、比較回路17から出力されるリセット信号によりフリップフロップ13がリセットされる。フリップフロップ13がリセットされると、drv信号がオフしてLLowレベルとなってスイッチング素子Qaがターンオフされるので、トランスT1の一次巻線P1に蓄積されたエネルギが二次巻線S1側に放出されることになる。このエネルギの放出期間においては、スイッチング素子Qaに定電圧が印加される。そして、一次巻線P1に蓄積されたエネルギの放出が終了すると、共振用キャパシタCrとトランスT1の一次巻線P1とからなる共振回路が共振動作を開始する。トランスT1の補助巻線P2は、上記共振回路の共振電圧に対応する電圧を発生し、この電圧をZCD端子に印加する。ボトム検出回路3は、ZCD端子に印加された電圧を0Vに近い基準電圧と比較する比較回路を備え、該印加電圧が基準電圧以下になった際に、この印加電圧が一つ目のボトムを示したものと判定して、パルス幅が200nsの1つ目のパルス信号bot信号をスイッチング幅ボトム制御回路5に出力する。スイッチング幅ボトム制御回路5は、一つ目のbot信号に基づいてbot-out信号を出力するか、もしくはそれ以降のbot信号に基づいてbot-out信号を出力するかを判断する。すなわち、スイッチング幅ボトム制御回路5のスイッチング幅生成回路として使用した図3に示すスイッチング幅生成回路51は、drv信号をts信号として出力し、かつ、基準オンオフ幅生成回路511がset信号に同期するts-ref1信号とts-ref2信号を生成する。ts信号がHレベルである期間後述のtsb信号がLレベルである期間は、スイッチング素子Qaのオン幅tsを示す。そして、このスイッチング素子Qaのオン幅tsは、負荷の大きさを表し、負荷が重いほど出力電力が大きいほど大きくなる後述のオン幅制御についてを参照。なお、オン幅制御についてでは、tsに替えて、オン幅を表す符号としてTonを用いている。。上記ts-ref1信号及びts-ref2信号は、オン幅tsの比較基準として使用されるものであり、上記負荷の大きさの判定に使用される。すなわち、本実施形態では、ts-ref1信号、ts-ref2信号によって与えられるオン幅の基準値ts-ref1、ts-ref2と負荷図6のPoの大きさを示す上記オン幅tsとの比較に基づいて動作モード1~4が選択される。なお、ts-ref1はts-ref2よりも大きく設定される。図2において、ts信号はインバータ52によって反転される。そして、インバータ52から出力されるtsb信号は、アンド回路53及びノア回路55の一方の入力端子にそれぞれ入力される。また、ts-ref2信号はアンド回路53の他方の入力端子に、また、ts-ref1信号はノア回路55の他方の入力端子にそれぞれ入力される。図6は、スイッチング幅の基準値ts-ref1、ts-ref2、動作モード及び負荷Poとの関係を例示したグラフである。この図6と図5のタイムチャートに示すように、動作モード1はts>ts-ref1という関係が成立するとき、つまり、Po>Paという負荷の関係が成立するときであり、この場合、ノア回路55からreset-rsff信号が出力されてリセット優先RSフリップフロップ57のリセット端子に加えられ、リセット優先RSフリップフロップ57をリセットする。なお、図6に示す負荷Pa、Pb、Pc、Pdは、それぞれ定格負荷の60、50、40、30に設定されている。動作モード2は、フリップフロップ57がリセットされていて、ts<ts-ref1、ts>ts-ref2という関係が共に成立するとき、つまり、Pa>Po>Pcという負荷の関係が成立するときであり、この場合、アンド回路53及びノア回路55は信号を出力しない。すなわち、それらの出力端子はLレベルの状態にある。動作モード3は、ts<ts-ref2という関係が成立するとき、つまり、Po<Pdという負荷の関係が成立するときであり、この場合、図2に示すアンド回路53からset-rsff信号が出力されてフリップフロップ57のセット端子に加えられる。動作モード4は、フリップフロップ57がセットされていて、ts<ts-ref1、ts>ts-ref2という関係が共に成立するとき、つまり、Pb>Po>Pdという負荷の関係が成立するときであり、この場合、アンド回路53及びノア回路55の出力端子はLレベルの状態におかれる。図7は、以上の動作を表にまとめたものであり、各動作モードに対応するスイッチングオン幅の条件、ボトム回数及び負荷領域を示している。以上のような動作の結果、フリップフロップ57から出力されるbot-sel信号は、図5に示す期間においてHレベルになる。bot-sel信号は、トランスT1の補助巻線P2から出力される電圧共振時のスイッチング素子Qaのドレイの電圧に対応のボトムの回数を選択する信号であり、Lレベルのときにボトム回数1を選択し、Hレベルのときにボトム回数2を選択する。このbot-sel信号は、インバータ59を介してアンド回路61の一方の入力端子に入力される。一方、スイッチング幅ボトム制御回路5においては、前記bot信号が遅延回路63に入力されるとともに、前記set信号が遅延回路65に入力される。本実施形態では、遅延回路63、65の遅延時間が共に100nsbot信号のパルス幅の1/2に設定されている。遅延回路63から出力されるbot-dly信号は、アンド回路61の他方の入力端子、Dフリップフロップ67のクロック入力端子CLK及びアンド回路69の一方の入力端子にそれぞれ入力され、また、遅延回路65から出力されるset-dly信号は、Dフリップフロップ67のリセット端子Rに入力される。アンド回路61の出力端子はオア回路71の一方の入力端子に接続され、アンド回路69の出力端子はオア回路71の他方の入力端子に接続されている。オア回路71の出力端子からはbot-out信号が出力される。したがって、bot-sel信号がLレベル通常負荷を示すでかつbot-dly信号がHレベルのときにbot-out信号がHレベルになる。このbot-out信号は、図1に示すオア回路7を介してワンショット回路9に入力されるので、このワンショット回路9がトリガされてset信号を出力する。これにより、フリップフロップ13がセットされてdrv信号がHレベルになるので、スイッチング素子Qaがターンオンされる。スイッチング素子Qaのドレイン電圧の変化を示す図8において、t1は共振中におけるスイッチング素子Qaのドレイン電圧の第1回目のボトム発生時点を示す。bot-sel信号がLレベルのときには、上記の時点t1で上記drv信号がHレベルになって、スイッチング素子Qaがターンオンすることになる。なお、フリップフロップ13は、図1に示す比較回路17からのreset信号によってリセットされる。そして、このリセットに伴って、スイッチング素子Qaがターンオフする。一方、bot-sel信号がHレベルのときには、アンド回路61の出力端子がLレベルに固定される。そして、1つ目のbot-dly信号のリアエッジ立下りエッジによってDフリップフロップ67がそのデータ入力端子Dに入力されている電圧Vddスイッチング制御回路1の電源電圧であり、Hレベルを示す。を読み込むと、このDフリップフロップ67からHレベルのQdff信号が出力されて、アンド回路69の他方の入力端子に加えられる。そこで、2つ目のbot-dly信号がアンド回路69の一方の端子に入力されると、このアンド回路69の出力端子がHレベルになり、それに伴ってbot-out信号もHレベルになる。bot-out信号がHレベルに変化すると、図1に示すワンショット回路9がトリガされてset信号を出力する。したがって、フリップフロップ13がセットされてスイッチング素子Qaがターンオンする。かくしてスイッチング素子Qaは、図8におけるt2時点共振電圧が2つ目のボトムを呈する時点でターンオンすることになる。このように、軽負荷時にはボトムスキップ制御がなされる。Dフリップフロップ67は、上記set信号に基づくset-dly信号のフロントエッジ立ち上がりエッジによってリセットされる。そして、このリセットに伴ってQdff信号及びbot-out信号がHレベルからLレベルに変化する。なお、リスタート回路11は、set信号が出力されてから所定時間たとえば30μs以内に次のset信号が現れない場合にリスタート信号を出力する。このリスタート信号は、オア回路7を介してワンショット回路9にトリガ信号として入力されるので、該ワンショット回路9から次のset信号が出力される。その結果、フリップフロップ13がセットされて、スイッチング素子Qaが強制的にターンオンされる。本実施形態によれば、一次側で高精度に負荷状態を検出して、適正なボトムスキップ制御を実現することが可能であるので、コストの低減と、信頼性の向上を図ることできる。次に、図4に示すスイッチング幅生成回路51を適用した場合について説明する。この場合、オン幅ではなく、オンオフ幅によって負荷の大きさを判断する形態となる。負荷が重いほど出力電力が大きいほどオンオフ幅が大きくなる後述のオンオフ幅制御についてを参照。ので、オン幅と同様に、オンオフ幅で負荷の大きさを判断することができる。このときのスイッチング電源装置の動作を説明するタイムチャートを図9に示す。図4に示すスイッチング幅生成回路51を使用した場合、図2に示すインバータ52及びスイッチング幅生成回路51からそれぞれ図9に示すtsb信号及びts-ref1信号、ts-ref2信号が出力される。tsb信号がLレベルの期間がset信号の発生時点からbot信号の発生時点に至る時間幅、つまり、スイッチング素子Qaのオンオフ幅図8参照を有する信号であり、また、ts-ref1信号、ts-ref2信号は、そのオンオフ幅に対する判定基準信号としての幅を有している図6参照。したがって、動作モード3においてアンド回路53から図9に示すset-rsff信号が出力されるとともに、動作モード1においてノア回路55から同図に示すreset-rsff信号が出力される。この結果、同図に示すbot-sel信号が形成されて、図5に示すbot-out信号と同等なbot-out信号が形成されることになる。ところで、図8に示すオン幅は入力電圧の変化に対する感度が高すぎるため入力電圧が変わると、大きく変化するため、図5に示したオン幅の制御を実行した場合、入力電圧の高さによってボトムスキップする必要のない負荷であってもボトムスキップしてしまう恐れがあり、その場合、却って効率が悪化することがある。これに対して、オンオフ幅はオン幅より入力電圧の変化に対する感度が低い。したがって、図9に示したオンオフ幅の制御は、上記問題に対処し易いという利点をもつ。すなわち、入力電圧が高い場合には、定格負荷であってもスイッチング周波数の低減を行うことは必ずしも良いとは言えない。そもそも、スイッチング周波数の低減は導通損失よりもスイッチング損失の方がメーンになる場合に有効である。しかし、電源仕様と負荷状態にもよるが、導通損失がメーンになる場合、周波数低減による変換効率の低減の可能性もある。したがって、入力電圧依存性がオン幅の制御よりもある程度弱い制御方式も必要である。オンオフ幅の制御は、オン幅の制御より入力電圧依存性が弱いため、電流検出抵抗に依存しないもうひとつの重要なボトムスキップ制御方式である。以下、オン幅の制御とオンオフ幅の制御についてさらに説明する。オン幅制御について入力電圧が100V系から200V系に変った場合、以下のようにオン幅が約4割になる。擬似共振の出力電力の計算式は、以下のとおりである。Po=1/2ηViViDTonLpここで、ηは変換効率、Viは入力電圧、Dはスイッチングのオン時比率デューティ比:オン幅/オン幅オフ幅、Tonはスイッチングのオン幅、LpはトランスT1の一次巻線P1のインダクタンスを示す。オン時比率Dの計算式は、スイッチング素子Qaがオンしている期間オン幅に1次側で0から増加した電流値をN倍した電流値と、スイッチング素子Qaがオンからオフに切り換わった直後に2次側に流れる電流の電流値が等しいとして、以下のように表される。なお、ここでは、スイッチング素子Qaがオンからオフに切り換わってから2次側の電流が0になるまでの時間をオフ幅としている。D=NVoVf/ViNここで、Nはトランスの一次巻線P1と二次巻線S1の巻線比=一次巻線数/二次巻線数、Voは出力電圧、VfはダイオードD1の電圧ドロップを示す。式1と2を利用して、仕様Po=100W,η=0.9,N=6,Lp=360μH,Vo=19V,Vf=0.7Vに対してオン幅を計算すると、Vi=140Vのときのスイッチングのオン幅Ton_140=8.9μsが、Vi=280VのときにTon_280=3.4μsになる。なお、入力電圧Viと出力電圧Voが一定の定常状態では式2よりオン時比率Dは定数となり、式1より出力電力Poはスイッチングのオン幅Tonに比例する。これが、オン幅を検出すれば負荷の大きさを判定できる根拠である。オンオフ幅制御について入力電圧を100V系から200V系に変えた場合、以下のようにオンオフ幅Tsが約6割になる。式1を変形して、Po=1/2ηViViDDTs/Lとを利用して、仕様Po=100W,η=0.9,N=6,Lp=360μH,Vo=19V,Vf=0.7Vに対してオンオフ幅を計算すると、Vi=140Vのときのスイッチングのオンオフ幅がTs_140=19.5μsであるのに対して、Vi=280VのときにはTs_280=11.6μsになる。なお、簡単化のために、以上の計算はトランスT1の一次巻線P1のインダクタンスがエネルギを放出し終わった後の共振時間は無視している。上述した実施形態では、2つの負荷判定基準値ts-ref1、ts-ref2を使用しているが、図10のスイッチング幅の基準値とボトム回数との関係を例示したグラフに示すように、3つの負荷判定基準値ts-ref1、ts-ref2、ts-ref3ts-ref1>ts-ref2>ts-ref3を使用してもよい。図11は、ts-ref1~ts-ref3を使用する場合のスイッチング幅ボトム制御回路の構成例を示す。このスイッチング幅ボトム制御回路5は、図2に示したスイッチング幅ボトム制御回路5に準じた構成を有している。すなわち、スイッチング幅生成回路51’は、ts信号及びts-ref1~ts-ref3信号を出力する。ts信号はインバータ73によって反転される。そして、インバータ73から出力されるtsb信号は、アンド回路75、ノア回路77、アンド回路79、ノア回路81の一方の入力端子にそれぞれ入力される。そして、ts-ref1信号はノア回路77の他方の入力端子に、ts-ref2信号はアンド回路75及びノア回路81の他方の入力端子に、ts-ref3信号はアンド回路79の他方の入力端子にそれぞれ入力される。アンド回路75の出力端子及びノア回路77の出力端子はフリップフロップ83のセット端子及びリセット端子にそれぞれ接続され、また、アンド回路79の出力端子及びノア回路81の出力端子はフリップフロップ85のセット端子及びリセット端子にそれぞれ接続されている。この結果、フリップフロップ83からは、図10のボトム1図10におけるボトムiのiはボトム回数iを意味している。からボトム2への移行を規定するbot-sel12信号が出力され、また、フリップフロップ85からは、同図のボトム2からボトム3への移行を規定するbot-sel23信号が出力される。bot-sel12信号は、アンド回路91の一方の入力端子に入力されると共に、インバータ89で反転された後、アンド回路93の一方の入力端子に入力される。また、bot-sel23信号は、インバータ87で反転された後、アンド回路91の他方の入力端子に入力される。そして、アンド回路91の出力端子は、アンド回路97の一方の入力端子に接続されている。一方、前記bot信号は、遅延回路99で遅延されてDフリップフロップ103及びDフリップフロップ105のクロック入力端子CLKに入力されるとともに、アンド回路93の他方の入力端子、アンド回路95の一方の入力端子及びアンド回路107の一方の入力端子にそれぞれ入力される。Dフリップフロップ103の出力端子Qは、アンド回路95の他方の入力端子及びDフリップフロップ105のデータ入力端子Dに接続され、Dフリップフロップ105の出力端子Qは、アンド回路107の他方の入力端子に接続されている。そして、アンド回路93の出力端子、アンド回路97の出力端子及びアンド回路107の出力端子は、オア回路109の第1、第2及び第3の入力端子にそれぞれ接続されている。set信号は、遅延回路101で遅延されてDフリップフロップ103、105のリセット端子Rに入力される。このスイッチング幅ボトム制御回路5は、図2に示したスイッチング幅ボトム制御回路5に準じた動作を行うので、その動作についての詳細な説明を省略する。このスイッチング幅ボトム制御回路5によれば、フリップフロップ83からbot-sel12信号が出力されるときに、ボトム1からボトム2への移行が実行され、また、フリップフロップ85からbot-sel23信号が出力されるときに、ボトム2からボトム3への移行が実行される。そして、フリップフロップ83、85から上記信号が出力されないときには、上記の移行が実行されない、もしくはボトム3からボトム2への移行やボトム2からボトム1への移行が実行されることになる。なお、上記スイッチング幅生成回路51’も、図3、図4に示す構成に準じた構成を持たせることができる。ところで、図10に示す例では、基準値ts-ref2をボトム回数1、2間の切替と、ボトム回数2、3間の切替とに共用している。しかし、スイッチング幅の基準値とボトム回数との関係の他の例を示した図12のグラフのように、4つの基準値ts-ref1~ts-ref4を用いて、上記のような共用を回避することも可能である。なお、負荷がさらに小さくなる場合には、動作周波数を抑えるため、ボトム回数を増やす必要がある。ボトム回数の最大値が任意数N2以上の整数の場合における上記基準値の数は、一部の共用を考慮してN~2N-2にすればよい。ここで、基準値の数の最大値は、各ボトム回数から1つ下のボトム回数に移行するときと1つ上のボトム回数に移行するときの2つの基準値が、他のボトム回数に対する基準値とは独立に存在するときであるが、ボトム発生回数1から0へ移行するときの基準値とボトム発生回数NからN1へ移行するときの基準値がないので、2N-2となる。例えば、ボトム回数4までの制御を実行するときの基準値の数は、4~6になる。また、ボトム回数5までの制御を実行するときの基準値の数は、5~8になる。基準値がN~2N-2の範囲のどの値になるかは、それぞれの基準値が、特定の2種のボトム発生回数のいずれかを判定するためにのみに使用されるか、もしくは特定のボトム回数MとM1のいずれかの判定及びMとM-1のいずれかの判定の両方に使用されるかで決定される。なお、最大の基準値はボトム2からボトム1への移行判断ボトム発生回数2と1のいずれかの判定にのみ使われ、最小の基準値はボトムN-1からボトムNへの移行判断ボトム発生回数N-1とNのいずれかの判定にのみ使われる。図13に、スイッチング幅ボトム制御回路5の更に別の構成例を示す。このスイッチング幅ボトム制御回路5は、構成を複雑にすることなくボトム回数を多く設定することが可能である。図13において、bot信号は、Dフリップフロップ110のクロック入力端子CK、アンド回路111の一方の入力端子及び第2のカウンタブロック119以下、単にカウンタブロックともいうのクロック入力端子CKにそれぞれ入力される。また、drv信号は、Dフリップフロップ110のリセット端子R及びカウンタブロック119のリセット端子Rに入力されるとともに、インバータ112を介して第1のカウンタブロック以下、単にカウンタブロックともいう118のクロック入力端子CKに入力される。Dフリップフロップ110のデータ入力端子Dには電源端子Vddその電圧もVddで表すが接続されている。また、電源投入時に発生する初期リセット信号i-resetは、Dフリップフロップ116,117のリセット端子Rに入力されるとともに、カウンタブロック118のリセット端子Rに入力される。定電流源113は、キャパシタC1に直列接続され、このキャパシタC1にMOSFETからなるスイッチ素子Qbが並列接続されている。コンパレータ114は、一方の入力端子非反転入力端子が基準電圧セレクター120の出力端子OUT2に接続され、他方の入力端子反転入力端子が上記定電流源113とキャパシタC1の直列接続点に接続されている。また、コンパレータ115は、一方の入力端子非反転入力端子が定電流源113とキャパシタC1の直列接続点に接続され、他方の入力端子反転入力端子が基準電圧セレクター120の出力端子OUT1に接続されている。Dフリップフロップ116は、データ入力端子Dがコンパレータ114の出力端子に接続され、クロック入力端子CKがDフリップフロップ110の出力端子Qに接続されている。Dフリップフロップ117は、データ入力端子Dがコンパレータ115の出力端子に接続され、クロック入力端子CKがDフリップフロップ110の出力端子Qに接続されている。第1のカウンタブロック118は、アップ入力端子upがDフリップフロップ116の出力端子Qに接続され、ダウン入力端子downがDフリップフロップ117の出力端子Qに接続されている。第2のカウンタブロック119は、入力端子D1、D2、D3がそれぞれカウンタブロック118の出力端子Q1、Q2、Q3に接続され、出力端子OUTがアンド回路111の他方の入力端子に接続されている。基準電圧セレクター120は、入力端子D1、D2、D3がそれぞれカウンタブロック118の出力端子Q1、Q2、Q3に接続され、また、入力端子L1~L8にそれぞれ基準電圧Vref1~Vref8が入力される。図14に第1のカウンタブロック118の具体的な構成例を示す。この図14において、アップ入力端子upは、インバータ121を介してアンド回路123の一方の入力端子に接続され、ダウン入力端子downはインバータ122を介してアンド回路124の一方の入力端子に接続されている。カウンタ部125は、3ビット構成のアップダウンカウンタとしての機能を有する。このカウンタ部125は、アップ入力端子upがアンド回路123の出力端子に接続され、ダウン入力端子downがアンド回路124の出力端子に接続されている。また、出力端子QB1、QB2及びQB3がそれぞれアンド回路126の第1、第2及び第3の入力端子に接続され、出力端子Q1、QB2及びQ3がそれぞれアンド回路127の第1、第2及び第3の入力端子に接続されている。アンド回路126の出力端子はアンド回路124の他方の入力端子に接続され、アンド回路127の出力端子はアンド回路123他方の入力端子に接続されている。図15に第2のカウンタブロック119の具体的な構成例を示す。このカウンタブロック119は、Tフリップフロップ131~133からなる3ビットのバイナリーカウンタを備えている。前記bot信号は、インバータ130を介してフリップフロップ131のクロック入力端子CKに入力されるとともに、アンド回路139の一方の入力端子に入力される。また、前記drv信号は、フリップフロップ131~133の各リセット端子RとRSフリップフロップのリセット端子Rに入力される。排他的オア回路134は、一方の入力端子がTフリップフロップ133の出力端子Qに接続され、他方の入力端子が入力端子D3に接続されている。排他的オア回路135は、一方の入力端子がTフリップフロップ132の出力端子Qに接続され、他方の入力端子が入力端子D2に接続されている。また、排他的オア回路136は、一方の入力端子がTフリップフロップ131の出力端子Qに接続され、他方の入力端子が入力端子D1に接続されている。排他的オア回路134、135、136の各出力端子は、それぞれアンド回路137の第1、第2、第3の入力端子に接続されている。アンド回路137の出力端子は、インバータ138を介してアンド回路139の他方の入力端子に接続されている。そして、アンド回路139の出力端子は、RSフリップフロップのセット端子Sに接続されている。図16に基準電圧セレクター120の具体的な構成例を示す。この図16において、電源電圧Vddが印加されるVdd端子と出力端子OUT1との間には、スイッチ素子Q00、Q10、Q20が直列接続され、L1端子と出力端子OUT1との間には、スイッチ素子Q01、Q11、Q21が直列接続されている。L2端子とスイッチ素子Q11、Q21の直列接続点との間には、スイッチ素子Q02、Q12が直列接続され、L3端子とスイッチ素子Q02、Q12の直列接続点との間には、スイッチ素子Q03が接続されている。L4端子と出力端子OUT1との間には、スイッチ素子Q04、Q13、Q22が直列接続され、L5端子とスイッチ素子Q04、Q13の直列接続点との間には、スイッチ素子Q05が接続されている。L6端子と出力端子OUT2との間には、スイッチ素子Q06、Q14、Q23が直列接続され、L7端子とスイッチ素子Q06、Q14の直列接続点との間には、スイッチ素子Q07が接続されている。また、L8端子と出力端子OUT2との間には、スイッチ素子Q08、Q15、Q24が直列接続され、GND端子とスイッチ素子Q08、Q15の直列接続点との間には、スイッチ素子Q09が接続されている。一方、入力端子D1は、スイッチ素子Q00、Q01、Q03、Q05、Q07、Q09のゲートに直接接続されるとともに、インバータ141を介してスイッチ素子Q02、Q04、Q06、Q08のゲートに接続されている。また、入力端子D2は、スイッチ素子Q10、Q12、Q14のゲートに直接接続されるとともに、インバータ142を介してスイッチ素子Q11、Q13、Q15のゲートに接続されている。さらに、入力端子D3は、スイッチ素子Q20、Q22、Q24のゲートに直接接続されるとともに、インバータ143を介してスイッチ素子Q21、Q23のゲートに接続されている。なお、この基準電圧セレクター120では、スイッチ素子Q00、Q10、Q20としてPチャンネル型のMOSFETが使用され、その他のスイッチ素子Q01~Q09、Q11~Q15、Q21~Q24としてNチャンネル型のMOSFETが使用されている。次に、上記のスイッチング幅ボトム制御回路5の動作について説明する。図13において、Dフリップフロップ116,117およびカウンタブロック118は、前記初期リセット信号i-resetによってリセットされる。その後、図1に示すワンショット回路9からのset信号がHレベルになると、該set信号に基づくontrg信号例えば、300ns程度の短い時間幅を有するパルス信号であって、set信号と同時に発生する。set信号そのものであってもよい。によって図13に示すスイッチ素子Qbがターンオンされて、キャパシタC1が放電リセットされる。そして、その直後のタイミングontrg信号がLレベルになるタイミングで定電流源113によるキャパシタC1の充電が開始される。一方、上記set信号がHレベルになると、図1に示すフリップフロップ13からHレベルのdrv信号が出力されてスイッチング素子Qaがターンオンされる。従って、上記キャパシタC1の充電は、スイッチング素子Qaのターンオンとほぼ同時に開始されることになる。また、上記drv信号がHレベルになると、Dフリップフロップ110及びカウンタブロック119がリセットされる。Dフリップフロップ110は、図8に示すオンオフ幅が終了するときに出力される最初のbot信号ボトム検出信号によりそのデータ入力端子Dに入力されているHレベルの電圧Vddを読み込み、その出力端子Qの出力をLレベルの信号からHレベルの信号に切り替える。このDフリップフロップ110の出力信号は、Dフリップフロップ116、117のクロック入力端子CKに入力される。従って、これらのDフリップフロップ116、117は、bot信号が出力されたタイミングでコンパレータ114、115の比較結果をそれぞれ読み込んで、カウンタブロック118のup端子、down端子に出力する。コンパレータ114は、キャパシタC1の充電電圧Vconと、基準電圧セレクター120から与えられる基準電圧Vlowボトムスキップ数を増やす切り替えスレシュホールド電圧と比較し、Vcon<Vlowのときに、Hレベルの信号を出力する。一方、コンパレータ115は、キャパシタC1の充電電圧Vconを基準電圧セレクター120から与えられる基準電圧Vhighボトムスキップ数を減らす切り替えスレシュホールド電圧と比較し、Vcon>VhighのときにHレベルの信号を出力する。なお、Vlow、Vhighの大小関係は、Vhigh>Vlowである。上記コンパレータ114、115の比較結果は、上記したように、bot信号が出力されたタイミングでDフリップフロップ116、117にそれぞれ読み込まれる。上記キャパシタC1の充電が開始された時点ほぼ、スイッチング素子Qaのターンオン時点から最初のbot信号が出力される時点に至る期間は、図8に示すオンオフ幅に相当する。従って、コンパレータ114、115は、上記オンオフ幅に対応するキャパシタC1の充電電圧をそれぞれ基準電圧Vlow、Vhighと比較することになる。上記Dフリップフロップ116、117の読み込み動作によって、Vcon>Vhighの時には、カウンタブロック118のup端子、down端子がそれぞれLレベル、Hレベルとなり、また、Vcon<Vlowの時には、上記up端子、down端子がそれぞれHレベル、Lレベルとなる。そして、VhighVconVlowの時には、上記up端子、down端子が共にLレベルとなる。カウンタブロック118の構成を示す図14において、アンド回路126の出力は、出力端子QB1、QB2及びQB3が共にHレベルであるとき出力端子Q1、Q2及びQ3が共にLレベルであるときにHレベルとなる。従って、アンド回路124は、カウンタ部125のカウント値が0でないときにdown信号を通過し得る状態となる。また、アンド回路127の出力は、出力端子Q1、QB2及びQ3が共にHレベルであるときにHレベルとなる。従って、アンド回路123は、カウンタ部125のカウント値が5でないときにup信号を通過し得る状態となる。この結果、カウンタブロック118は、カウント値の変化範囲が0~5に限定されることになる。カウンタブロック118は、drv信号がLレベルになるタイミング図1のスイッチング素子Qaがオフするタイミングで動作する。これは、カウンタブロック118が前回のスイッチング周期におけるキャパシタC1の充電電圧Vconに基づくコンパレータ114、115の比較結果によって動作することを意味している。そして、カウンタブロック118は、Vcon>Vhigh、Vcon<Vlowの時にそれぞれダウンカウント、アップカウントし、VhighVconVlowの時にカウント値を保持する。一方、図15に示すカウンタブロック119において、Tフリップフロップ131~133からなる3ビットのバイナリーカウンタ部およびRSフリップフロップ140は、それぞれdrv信号によってリセットされる。そして、drv信号がLレベルになってリセットが外れるとともにスイッチング素子Qaがターンオフした後、上記バイナリーカウンタ部はbot信号をカウントし、その各ビットの出力端子Qからの信号を排他的オア回路134~136の一方の入力端子にそれぞれ入力する。排他的オア回路134~136の他方の入力端子には、入力端子D1~D3からの信号、つまり、図13に示すカウンタブロック118の出力端子Q1~Q3図14に示すカウンタ部125の出力端子Q1~Q3からの信号がそれぞれ入力される。Tフリップフロップ131~133からなるカウンタ部のカウント値がカウンタブロック118のカウンタ部125のカウント値と一致すると、アンド回路137からその一致を示すHレベルの信号が出力され、この信号は、インバータ138によって反転された後、アンド回路139の一方の入力端子に入力される。そこで、アンド回路139の他方の入力端子に入力されているbot信号がLレベルになると、そのタイミングで該アンド回路139からHレベルのセット信号が出力される。このセット信号は、RSフリップフロップ140をセットするので、このRSフリップフロップ140の出力端子QからHレベルのbon信号が出力される。このbon信号は、図13に示すアンド回路111に入力される。その結果、次にbot信号がHレベルになるタイミングで共振波形における次回のボトムが検出されたタイミングでbot信号がbot-out信号として該アンド回路111から出力される。これにより、図13に示すカウンタブロック118の出力端子Q1~Q3図14に示すカウンタ部125の出力端子Q1~Q3によって指示されるボトムスキップ数nに対し、n1番目のボトムでHレベルのbot-out信号がアンド回路111から出力されることになる。なお、n=0の場合は、共振波形における1番目のボトム、すなわち最初のボトムでHレベルのbot-out信号が出力される。なお、Tフリップフロップ131~133から出力される信号は、そのエッジ部分にひげ状のスイッチングノイズを伴っていることが多い。しかし、上記のようにbot信号がLレベルになるタイミングでアンド回路139からセット信号を出力させれば、上記スイッチングノイズの発生時点から時間的にずれたタイミングで上記セット信号が出力されるので、上記スイッチングノイズに起因するRSフリップフロップ140の誤動作が防止される。以上から明らかなように、Tフリップフロップ131~133からなるカウンタ部のカウント値がカウンタブロック118のカウンタ部125のカウント値と一致するまでの間においてはbot信号がマスクされ、上記両カウント値が一致した時点でbot信号がbot-out信号として出力される。bot-out信号は、図1に示すワンショット回路9からset信号を出力させ、該set信号はフリップフロップ13からdrv信号を出力させる。したがって、bot-out信号は結果的にスイッチング素子Qaをターンオンさせるタイミングを規定する。ところで、図13に示すカウンタブロック118をbot信号の発生タイミングでカウント動作させることも考えられる。しかし、そのようにすると、このカウンタブロック118とカウンタブロック119が同じタイミングで動作することになるため、次のような不都合を生じる恐れがある。すなわち、カウンタブロック119では、前記したように、Tフリップフロップ131~133からなるカウンタ部のカウント値がカウンタブロック118のカウンタ部125のカウント値と比較される。そのさい、カウンタブロック118の動作遅延のために上記カウント値の比較にエラーを生じ、このため、上記bot-out信号の信頼性が低下する恐れがある。しかし、図13に示す構成によれば、前回のスイッチング周期におけるコンパレータ114、115の比較結果がDフリップフロップ116、117に読み込まれ、その比較結果に基づくカウンタブロック118のカウント動作がdrv信号がLレベルに変化するタイミングで実行されるので、カウンタブロック118とカウンタブロック119が同じタイミングで動作することが回避され、その結果、信頼性の高いbot-out信号が得られる。なお、カウンタブロック118とカウンタブロック119が同じタイミングで動作することを防止できればよいので、この条件が満たされればカウンタブロック118のカウント動作を上記とは別のタイミングで行ってもよい。すなわち、カウンタブロック119の動作は信号drvがLレベルである期間、すなわちスイッチング素子Qaがオフしている期間に行われるので、この期間を外してカウンタブロック118のカウント動作をするようにすればよい。従い、スイッチング素子Qaがターンオンもしくはターンオフするタイミングを含むスイッチング素子Qaのオン期間中に1回、カウンタブロック118がカウント動作するようにすればよい。次に、基準電圧セレクター120について説明する。図13に示すように、この基準電圧セレクター120の入力端子L1~L8には、基準電圧Vref1~Vref8がそれぞれ入力される。各基準電圧Vref1~Vref8は、キャパシタC1への充電を所定時間Xμs続けたときの充電電圧Vcon以下、VconatXμsと表すに設定される。つまり、例えば、基準電圧Vref1は、キャパシタC1への充電を13.5μs続けたときの充電電圧Vconに相当する電圧に設定される。以下に、各基準電圧Vref1~Vref8とVconatXμsとの対応関係を示す。Vref1:Vconat13.5μsVref2:Vconat12.0μsVref3:Vconat11.0μsVref4:Vconat10.0μsVref5:Vconat9.0μsVref6:Vconat8.0μsVref7:Vconat7.0μsVref8:Vconat6.0μs上記基準電圧セレクター120は、その入力端子D1、D2、D3に入力される信号に対して下記表に示す電圧Vhigh、Vlowを出力端子OUT1、OUT2からそれぞれ出力する。なお、この表1には、入力端子D1、D2、D3に入力される信号に応じて形成される基準電圧選択ルートがそのルート中に介在するスイッチ素子の符号を用いて示されている。上記表1に示すように、端子D1,D2,D3に入力される信号の論理値が0,0,00はLLowレベルに対応のときには、つまり、図14に示すカウンタ部125のカウント値が0のときには、Vhighとして電源電圧Vddが選択され、また、端子D1,D2,D3に入力される信号の論理値が1,0,11はHHighレベルに対応のときには、つまり、図14に示すカウンタ部125のカウント値が5のときには、Vlowとして接地電位GNDが選択される。更に、端子D1,D2,D3に入力される信号の論理値が0,1,1及び1,1,1のときには、つまり、図14に示すカウンタ部125のカウント値が6及び7のときには、Vhigh、VlowとしてHi‐Zハイインピーダンスが選択される。前記したように、図13に示すDフリップフロップ116、117は、コンパレータ114、115の比較結果をDフリップフロップ116、117にそれぞれ読み込むが、その読み込み時点でのキャパシタC1の充電電圧積分時間は、図8に示すオンオフ幅に相当する。そして、上記オンオフ幅は負荷の大きさを表し、負荷が大きいほどこのオンオフ幅が大きくなる。本実施例においては、負荷キャパシタC1の充電電圧が小さいほどボトムスキップ数を増やし、逆に、負荷が大きいほどボトムスキップ数を減らすようなスキップ制御を実行するため、ボトムスキップ数とそれを規定する基準電圧Vhigh、Vlowとの関係を下記表2に示すように設定している図17は、上記表2の内容を図式化して示したものである。同図において、下向き矢印は出力電力負荷レベルが低下していく場合のボトムスキップ数の変化形態0回→5回を示し、また、上向き矢印は出力電力が増加していく場合のボトムスキップ数の変化形態5回→0回を示している。以下、図13に示すスイッチング幅ボトム制御回路5を適用した場合のボトムスキップ制御を具体的に説明する。例えば、上記基準電圧セレクター120の端子D1、D2、D3への入力信号の論理値が1,1,0であるとすると、つまり、カウンタブロック118のカウント値が3であるとすると、Vhigh、VlowとしてそれぞれVref3、Vref7が選択されている。この状態では、表2に示すように、ボトムスキップ数が3に設定される。つまり、カウンタブロック119によるbot信号のマスク数が3となる。上記の状態から負荷が重くなると図8に示すオンオフ幅が大きくなると、キャパシタC1の充電電圧積分時間Vconが増大するため、Vcon>Vhighの状態になる。この場合、カウンタブロック118にdown信号が入力されるので、該カウンタブロック118がダウンカウントする。カウンタブロック118が1つだけダウンカウントしてそのカウント値が2になると、基準電圧セレクター120の端子D1、D2、D3の論理値が0,1,0となるので、ボトムスキップ数が2に設定されるとともに、Vhigh、VlowとしてそれぞれVref2、Vref6が選択されることになる。ボトムスキップ数2に従ったスイッチング周期において、VhighVconVlowの関係が判定された場合には、カウンタブロック118がカウント値2を維持するため、ボトムスキップ数も2に維持される。また、ボトムスキップ数2に従ったスイッチング周期において、Vcon>Vhighの関係が再度判定された場合には、カウンタブロック118が更に1つだけダウンカウントしてそのカウント値が1になる。この場合、基準電圧セレクター120の端子D1、D2、D3の論理値が1,0,0となるので、ボトムスキップ数が1に設定されるとともに、Vhigh、VlowとしてそれぞれVref1、Vref5が選択されることになる。一方、カウンタブロック118のカウント値が3である前記の状態から負荷が軽くなると図8に示すオンオフ幅が小さくなると、キャパシタC1の充電電圧が減少するため、Vcon<Vlowの状態になる。この場合、カウンタブロック118にup信号が入力されるので、該カウンタブロック118がアップカウントする。カウンタブロック118が1つだけアップカウントしてそのカウント値が4になると、基準電圧セレクター120の端子D1、D2、D3の論理値が0,0,1となるので、ボトムスキップ数が4に設定されるとともに、Vhigh、VlowとしてそれぞれVref4、Vref8が選択されことになる。ボトムスキップ数4に従ったスイッチング周期において、VhighVconVlowの関係が判定された場合には、カウンタブロック118がカウント値4を維持するため、ボトムスキップ数も4に維持される。また、ボトムスキップ数2に従ったスイッチング周期において、Vcon<Vlowの関係が再度判定された場合には、カウンタブロック118が更に1つだけアップカウントしてそのカウント値が5になる。この場合、基準電圧セレクター120の端子D1、D2、D3の論理値が1,0,1となるので、ボトムスキップ数が5に設定されるとともに、Vhigh、VlowとしてそれぞれVref5、接地電位GNDが選択されことになる。図18は、出力電力負荷レベルPoに応じてスイッチング周波数が変化する形態を例示したグラフである。また、図19は、出力電力Poに応じてオンオフ幅が変化する形態を例示したグラフである。なお、これらの図に示す関係は、共振周期2μsという条件と、軽負荷時の最低スイッチング周波数が50kHz以上となるようにするという条件の下で得たものである。また、これらの図において、実線aは出力電力Poが増加する場合のスイッチング周波数あるいはオンオフ幅の変化を、また、点線bは出力電力Poが減少する場合のスイッチング周波数あるいはオンオフ幅の変化をそれぞれ示している。図18から明らかなように、軽負荷時には回数の多いボトムスキップによりスイッチング周波数が低下されて、スイッチング損失が低減されることになる。一方、図19から明らかなように、出力電力Poが増加するときのボトムスキップ数と、該出力電力Poが減少するときのボトムスキップ数とを同じ出力電力Poについて比較した場合、前者のボトムスキップ数は後者のボトムスキップ数以上となる。ボトムスキップ数が多いと、スイッチング周期において、入力側から電力を供給せずに出力側で電力を消費するという状態の期間が相対的に長くなるので、それをリカバーするために次の周期のオン幅が長くなる。従って、図示のように、同じ共振周波数同じ出力電力Poという条件下でも、出力電力Poが増加する場合のオンオフ幅の方が長くなる傾向を示す。共振周期を2μsから3.5μsに変更した場合には、スイッチング周波数が図20に例示した態様で変化し、また、オンオフ幅が図21に例示した態様で変化する。図20に示すように、共振周期が3.5μsの場合には、最低スイッチング周波数が40KHz以下まで低下する。従って、そのような最低スイッチング周波数で動作する可能性のあるスイッチング電源をLCD-TV用の電源として使用した場合には、スイッチングノイズが赤外線リモコンの搬送波38kHzなどに悪影響を与える可能性がある。このような不都合は、例えば、図14に示すカウンタブロック118におけるアンド回路127を図22に示した最低周波数制限回路に置き換えることで回避することができる。以下、この最低周波数制限回路の構成及び動作について説明する。図22において、Dフリップフロップ147は、前記初期リセット信号i-resetによってリセットされる。また、Tフリップフロップ149~151によって構成された3ビットのダウンカウンタ部は、上記初期リセット信号i-resetによって最大ボトムスキップ設定数にプリセットされる。ここでの最大ボトムスキップ設定数は、図14のカウンタブロック118の最大カウント数最大ボトムスキップ数である5に合わせるようにしている。したがって、上記3ビットのダウンカウンタ部は、Tフリップフロップ149、151のセット端子Sにリセット信号i-resetが入力され、Tフリップフロップ150のリセット端子Rにリセット信号i-resetが入力されるように構成されている。上記のダウンカウンタ部のプリセット後、前記ontrg信号によってスイッチ素子Qcがターンオンされると、キャパシタC1が放電リセットされ、その直後のタイミングontrg信号がLレベルになるタイミングで定電流源145によるキャパシタC2の充電が開始される。なお、ontrg信号は、前記したように、図1に示すset信号に基づいてスイッチング素子Qaのターンオン時に発生される300ns程度の短い時間幅を有するパルス信号、もしくはset信号そのものである。キャパシタC2は、ontrg信号がLレベルになってからHレベルになるまでの期間この期間はスイッチング周期にほぼ等しいにおいて定電流充電されるので、その期間での充電電圧がスイッチング周期に対応することになる。このように、キャパシタC2は、スイッチング周期をチェックするタイマーとしての機能を有する。コンパレータ146は、キャパシタC2の充電電圧と、確保したい最長スイッチング周期例えば、スイッチング周波数45KHzに対応する周期に対応する基準電圧Vref10とを比較する。そして、Dフリップフロップ147は、ontrg信号がHレベルになるタイミングで、つまり、キャパシタC2の充電電圧がスイッチング周期に対応する値に達するタイミングでコンパレータ146の出力を読み込む。なお、Dフリップフロップ147が読み込み動作するタイミングontrg信号がHレベルになるタイミングにおいては、キャパシタC2の放電が開始されるが、コンパレータ146内の信号遅延により前スイッチング周期での比較結果を支障なくDフリップフロップ147に読み込むことが可能である。Dフリップフロップ147に読み込まれたコンパレータ146の出力がHレベルである場合には、つまり、スイッチング周期が上記最低スイッチング周波数に相当する最長スイッチング周期より大きい場合には、該Dフリップフロップ147の出力端子QがHレベルになる。ナンド回路148は、一方の入力端子がDフリップフロップ147の出力端子Qに接続されるとともに、出力端子がTフリップフロップ149のクロック入力端子CKに接続され、また、他方の入力端子に前記drv信号を反転した信号であるdrvb信号が入力される。したがって、Dフリップフロップ147の出力端子QがHレベルになると、前記drv信号がLレベルになるタイミングで、つまり、図1に示すスイッチング素子QaがオフするタイミングでTフリップフロップ149のクロック入力端子CKがHレベルになり、これによって、Tフリップフロップ149~151からなるカウンタ部がダウンカウントする。排他的オア回路152は、一方の入力端子がTフリップフロップ151の出力端子QBに接続されるとともに、他方の入力端子が図14に示すカウンタ部125の出力端子Q3に接続されている。排他的オア回路153は、一方の入力端子がTフリップフロップ150の出力端子QBに接続されるとともに、他方の入力端子が上記カウンタ部125の出力端子Q2に接続されている。また、排他的オア回路154は、一方の入力端子がTフリップフロップ149の出力端子QBに接続されるとともに、他方の入力端子が上記カウンタ部125の出力端子Q1に接続されている。従って、Tフリップフロップ149~151からなるカウンタ部のカウント値と上記カウンタ部125のカウント値が一致すると、アンド回路155からその一致を示すHレベルのbmax信号が出力される。このbmax信号は、図14に示すアンド回路127の出力信号に代えて、アンド回路123に入力され、その結果、カウンタ部125のアップカウント動作が停止される。結局、上記カウンタ部125のカウント値ボトムスキップ数を規定するの上限は、Tフリップフロップ149~151からなるカウンタ部のカウント値によって規定されることになる。したがって、Tフリップフロップ131~133からなるカウンタ部のカウント値がプリセット値5の状態にあるときには、カウンタ部125のカウント値の上限が5となる。また、スイッチング周期が所定の最長スイッチング周期よりも大きくなってTフリップフロップ149~151からなるカウンタ部がダウンカウントした場合には、カウンタ部125のカウント値の上限最大ボトムスキップ数がこのダウンカウントしたカウンタ部のカウント値まで低下されることになる。このように、上記最低周波数制限回路は、最大ボトムスキップ数を5に初期設定し、スイッチング周期が最長スイッチング周期よりも大きくなるスイッチング周波数が最低スイッチング周波数より低くなる状況に応じてその最大ボトムスキップ数を単調減少させるように動作する。なお、減少された最大ボトムスキップ数は、初期リセット信号i-resetが入力されるまで5に戻らない。上記の最低周波数制限回路を適用すれば、スイッチング周波数が設定した最低スイッチング周波数本実施例では、45kHzより下がらないようにボトムスキップ数の上限が制御され、これによって、スイッチングノイズが赤外線リモコンの搬送波に悪影響を与える等の不都合を回避することができる。なお、本実施例では、最低スイッチング周波数を45kHzとした場合にポトムスキップが4回までに制限される。上記のボトムスキップ制御では、負荷の大きさを図8に示すオンオフ幅に基づいて検出しているが、負荷の大きさをオン幅に基づいて検出するようにしても良い。ただし、その場合には、drv信号がLレベルに変化するタイミング、つまり、スイッチング素子QaがターンオフするタイミングでDフリップフロップ116、117図13がコンパレータ114,115の出力を読み込むよう動作させ例えば、Dフリップフロップ116、117のクロック入力端子CKにインバータ112の出力端子を接続する構成とする。、また、前記基準電圧Vref1~Vref8を上記オン幅の判定に適合する値に設定する必要がある。なお、負荷の大きさは、図8に示すオフ幅に基づいて検出することも可能である。オフ幅はトランスT1に蓄えられたエネルギを放出する時間であり、重負荷であるほどトランスT1に蓄えられたエネルギが大きくなり放出する時間が長くなるからである。図2及び図11に示すスイッチング幅ボトム制御回路5において、負荷の大きさをオフ幅に基づいて検出する場合には、図4に示すスイッチング幅生成回路51を適用し、フリップフロップ513をdrv信号がLレベルになるタイミングでセットさせれば良い。もちろん、この場合、基準オンオフ幅生成回路515において生成される基準値ts-ref1、ts-ref2も上記オフ幅の大きさを判断するのに適したものに設定される。一方、図13に示すスイッチング幅ボトム制御回路5におけるボトムスキップ数の制御を上記オフ幅に基づいて実行する場合には、ontrgに代えてdrv信号をスイッチ素子Qbに入力し、また、bot信号がHレベルに変化するタイミングでDフリップフロップ116、117図13参照を読み込み動作させる。そして、基準電圧Vref1~Vref8もオフ幅の判定に適合する値に設定する。"