"配線層と、前記配線層上に設けられた半導体層からなる電荷蓄積部と、前記半導体層上に設けられた光電変換膜とを備え、前記電荷蓄積部における前記光電変換膜との界面には、当該電荷蓄積部とは逆導電型のピニング層が一部を開口して設けられた固体撮像素子。前記半導体層における前記配線層との界面側には、フローティングディフュージョンが設けられ、前記配線層における前記半導体層との界面側には、ゲート絶縁膜を介して前記電荷蓄積部と前記フローティングディフュージョンとの間に位置する転送ゲートが設けられている請求項1記載の固体撮像素子。前記開口と前記転送ゲートとは、平面視的に重なって配置されている請求項2記載の固体撮像素子。前記開口と前記転送ゲートとは、平面視的に重ならずに配置されている請求項2記載の固体撮像素子。前記光電変換膜は、前記電荷蓄積部に対応する各光電変換部に素子分離されており、前記ピニング層に設けられた開口は、平面視的に前記各光電変換部の中央に配置されている請求項1~4の何れかに記載の固体撮像素子。前記光電変換膜は、前記半導体層よりも可視光線の吸収係数が高い材料からなる請求項1~5の何れかに記載の固体撮像素子。前記半導体層は単結晶シリコンからなり、前記光電変換膜は、前記半導体層に対して格子整合させて設けられている請求項1~6の何れかに記載の固体撮像素子。前記電荷蓄積部における前記配線層との界面側には、当該電荷蓄積部とは逆導電型のピニング層が設けられた請求項1~7の何れかに記載の固体撮像素子。半導体基板の表面側に電荷蓄積部を形成する工程と、前記半導体基板において前記電荷蓄積部が形成された表面上に配線層を形成する工程と、前記電荷蓄積部が露出するまで前記半導体基板を裏面側から薄膜化して半導体層とする工程と、前記半導体層の露出面上に光電変換膜を成膜する工程とを行うと共に、前記光電変換膜を成膜する工程の前に、前記電荷蓄積部における前記光電変換膜との界面となる部分に、一部を開口した形状で当該電荷蓄積部とは逆導電型のピニング層を形成する工程を行う固体撮像素子の製造方法。前記ピニング層を形成する工程は、前記配線層を形成する工程の前に、前記半導体基板の表面側から不純物を導入することによって行われ、前記半導体基板を裏面側から薄膜化して半導体層とする工程では、前記ピニング層と共に当該ピニング層の開口から前記電荷蓄積部が露出するまで当該半導体基板を薄膜化する請求項9記載の固体撮像素子の製造方法。前記ピニング層を形成する工程は、前記半導体基板を薄膜化して半導体層とする工程を行った後に、当該半導体層の露出表面層に不純物を導入することによって行われる請求項9記載の固体撮像素子の製造方法。前記半導体層は単結晶シリコンからなり、前記光電変換膜を成膜する工程では、前記半導体層上に当該光電変換膜をエピタキシャル成長させる請求項9~11の何れかに記載の固体撮像素子の製造方法。固体撮像素子と、前記固体撮像素子の画素領域に入射光を導く光学系と、前記固体撮像素子の出力信号を処理する信号処理回路とを備え、前記固体撮像素子は、配線層と、前記配線層上に設けられた半導体層からなる電荷蓄積部と、前記半導体層上に設けられた光電変換膜とを備え、前記電荷蓄積部における前記光電変換膜との界面には、当該電荷蓄積部とは逆導電型のピニング層が一部を開口して設けられた電子機器。しかしながら裏面照射型の固体撮像素子においては、半導体基板における光電変換部とは反対側の面に設けられた電荷蓄積部や読出し回路に対して、当該光電変換部から信号電荷を読み出す必要がある。このため半導体基板が薄膜化され、半導体基板における光電変換部側の面から入射した光が、当該光電変換部を通過して電荷蓄積部や読出し回路に入射し易い。このような光の入射により、ノイズが発生して撮像した画像の品質が低下する不具合が発生する場合がある。そこで本発明は、光電変換部と配線層とを積層させた構成においてノイズの発生を防止して画像品質の向上を図ることが可能な固体撮像素子、およびこの製造方法、さらにはこの固体撮像素子を用いた電子機器を提供することを目的とする。このような目的を達成するための本発明の固体撮像素子は、配線層と、前記配線層上に設けられた半導体層からなる電荷蓄積部と、前記半導体層上に設けられた光電変換膜とを備えている。そして特に、前記電荷蓄積部における前記光電変換膜との界面には、当該電荷蓄積部とは逆導電型のピニング層が一部を開口して設けられたことを特徴としている。このような構成の固体撮像素子では、電荷蓄積部を構成する半導体層上に光電変換膜を設けた構成であるため、光電変換膜として光吸収性の良好な膜を用いることにより、光電変換膜側から入射した光の半導体層側への透過が抑制される。これにより、半導体層からなる電荷蓄積部への光照射によるノイズの発生が防止される。しかも、電荷蓄積部における光電変換膜との界面に、当該電荷蓄積部とは逆導電型のピニング層を設けたことにより、半導体層からなる電荷蓄積部における光電変換膜側の界面における欠陥準位が補償される。これにより、欠陥準位に起因するノイズの発生が防止される。光電変換膜で生成された信号電荷は、ピニング層に設けた開口を介して接合された電荷蓄積部に移動して蓄積される。また本発明は、このような構成の固体撮像素子の製造方法であって、次の工程を順に行う。先ず半導体基板の表面側に電荷蓄積部を形成する。次に半導体基板において前記電荷蓄積部が形成された表面上に配線層を形成する。次いで、記電荷蓄積部が露出するまで前記半導体基板を裏面側から薄膜化して半導体層とする。その後、半導体層の露出面上に光電変換膜を成膜する。特に本発明においては、以上の手順において、光電変換膜を成膜する工程の前に、前記電荷蓄積部における前記光電変換膜との界面となる部分に、一部を開口した形状で当該電荷蓄積部とは逆導電型のピニング層を形成する工程を行うことを特徴としている。このような製造方法により、上述した構成の固体撮像素子が得られる。以上説明したように本発明によれば、光電変換部と配線層とを電荷蓄積部を介して積層させた構成において、半導体層からなる電荷蓄積部への光照射によるノイズの発生および半導体層からなる電荷蓄積部界面の欠陥準位に起因するノイズの発生を防止することができる。これにより、受光感度の向上および画素の高密度化が達成される構成の固体撮像素子およびこれを用いた電子機器において、画像品質の向上を図ることが可能になる。以下本発明の実施の形態を図面に基づいて、次に示す順に実施の形態を説明する。1.実施形態の固体撮像素子の概略構成例2.第1実施形態の固体撮像素子の構成3.第1実施形態に対応させた固体撮像素子の製造方法の第1例4.第1実施形態に対応させた固体撮像素子の製造方法の第2例5.第2実施形態の固体撮像素子の構成ピニング開口と転送ゲートとが重なる例6.第3実施形態の固体撮像素子の構成ピニング開口を画素中央に設けた例7.電子機器の実施形態尚、また各実施形態および変形例において共通の構成要素には同一の符号を付し、重複する説明は省略する。≪1.実施形態の固体撮像素子の概略構成例≫図1に、本発明の各実施形態の製造方法を適用して作製される固体撮像素子の一例として、MOS型の固体撮像素子の概略構成を示す。この図に示す固体撮像素子1は、支持基板3の一面上に光電変換部を含む複数の画素が規則的に2次元的に配列された画素領域5を有している。画素領域5に配列された各画素には、光電変換部と、電荷蓄積部と、複数のトランジスタいわゆるMOSトランジスタおよび容量素子等で構成された画素回路とが設けられている。尚、複数の画素で画素回路の一部を共有している場合もある。以上のような画素領域5の周辺部分には、垂直駆動回路6、カラム信号処理回路7、水平駆動回路8、およびシステム制御回路9などの周辺回路が設けられている。垂直駆動回路6は、例えばシフトレジスタによって構成され、画素駆動線11を選択し、選択された画素駆動線11に画素を駆動するためのパルスを供給し、画素領域5に配列された画素を行単位で駆動する。すなわち、垂直駆動回路6は、画素領域5に配列された各画素を行単位で順次垂直方向に選択走査する。そして、画素駆動線11に対して垂直に配線された垂直信号線13を通して、各画素において受光量に応じて生成した信号電荷に基づく画素信号をカラム信号処理回路7に供給する。カラム信号処理回路7は、画素の例えば列ごとに配置されており、1行分の画素から出力される信号を画素列ごとにノイズ除去などの信号処理を行う。すなわちカラム信号処理回路7は、画素固有の固定パターンノイズを除去するための相関二重サンプリングCDS:CorrelatedDoublesamplingや、信号増幅、アナログ/デジタル変換AD:AnalogDigitalConversion等の信号処理を行う。水平駆動回路8は、例えばシフトレジスタによって構成され、水平走査パルスを順次出力することによって、カラム信号処理回路7の各々を順番に選択し、カラム信号処理回路7の各々から画素信号を出力させる。システム制御回路9は、入力クロックと、動作モードなどを指令するデータを受け取り、また固体撮像素子1の内部情報などのデータを出力する。すなわち、システム制御回路9では、垂直同期信号、水平同期信号及びマスタクロックに基づいて、垂直駆動回路6、カラム信号処理回路7、および水平駆動回路8などの動作の基準となるクロック信号や制御信号を生成する。そして、これらの信号を垂直駆動回路6、カラム信号処理回路、および水平駆動回路8等に入力する。以上のような各周辺回路6~9と、画素領域5に設けられた画素回路とで、各画素を駆動する駆動回路が構成されている。尚、周辺回路6~9は、画素領域5に積層される位置に配置されていても良い。≪2.第1実施形態の固体撮像素子の構成≫図2は、第1実施形態の固体撮像素子の構成を示す要部断面図であり、図1における画素領域5の3画素分の断面図である。この図1に示す固体撮像素子1aは、支持基板3上に、配線層21、半導体層31、光電変換膜41、保護膜51、カラーフィルタ層53、およびオンチップレンズ55をこの順に積層してなる。以下、下層側から順に構成を説明する。[支持基板3]支持基板3は、固体撮像素子の支持基板であり、ガラス基板、半導体基板、プラスチック基板など、適宜の材質のものが用いられる。[配線層21]配線層21は、例えば多層配線構造で構成されている。この配線層21は、半導体層31側の界面にゲート絶縁膜23を介して設けられた転送ゲートTGを有している。転送ゲートTGは、画素毎に設けられており、層間絶縁膜25で覆われている。配線層21は、この層間絶縁膜25によって絶縁性が確保された配線27を多層にわたって有している。また、層間絶縁膜25およびゲート絶縁膜23の一部には、半導体層31に達する接続孔25aが設けられ、この接続孔25aを介して配線27と半導体層31とが接続されている。[半導体層31]半導体層31は、単結晶構造を有する薄膜状の層であり、例えば単結晶シリコンからなる半導体基板を薄膜化したものである。この半導体層31は、深さ方向に渡って設けられた素子分離33によって、複数の電荷蓄積部35に分離されている。各電荷蓄積部35は、例えばn型不純物層またはp型不純物層からなり、画素毎に対応して配置されている。一例として、電荷蓄積部35はn型不純物層からなることとして以下の説明を行う。この場合、素子分離33は、p型不純物層からなるか、または溝型素子分離shallowtrenchisolation:STIであっても良い。また半導体層31には、配線層21との界面側の一部に、p型不純物層からなるチャネル領域Chによって電荷蓄積部35に対して仕切られたn型不純物層からなるフローティングディフュージョンFDが設けられている。フローティングディフュージョンFDは、複数の電荷蓄積部35で1つのフローティングディフュージョンFDを共有する状態で設けられており、ここでは隣接する2画素の電荷蓄積部35で1つのフローティングディフュージョンFDを共有した状態を図示している。これにより、上述した素子分離33の一部は、チャネル領域Chに当接して設けられていることになる。またフローティングディフュージョンFDに対して、配線層21に設けられた配線27の一部が接続された状態となっている。さらに、配線層21に設けられた転送ゲートTGは、フローティングディフュージョンFDと電荷蓄積部35との間のチャネル領域Ch上に対応して配置されている。またさらに半導体層31における配線層21との界面側には、電荷蓄積部35を覆う状態で第1ピニング層P1が設けられえている。この第1ピニング層P1は、電荷蓄積部35とは逆導電型ここではp型の不純物層からなり、薄い膜厚で構成される。一方、半導体層31における光電変換膜41との界面側には、本第1実施形態に特徴的な第2ピニング層P2が設けられている。この第2ピニング層P2は、電荷蓄積部35とは逆導電型の不純物層からなり、ここでは例えばホウ素濃度1019個/cm3程度のp不純物層からなる、このような第2ピニング層P2は、極薄い膜厚で構成されていることとする。特に第2ピニング層P2は、一部を開口して電荷蓄積部35を覆う形状で設けられているところが特徴的であり、この開口Hにおいて半導体層31で構成された電荷蓄積部35が光電変換膜31と直接接している。第2ピニング層P2の開口Hは、例えば素子を支持基板3側から平面視的に見た場合に、フローティングディフュージョンFDと重ならない位置に配置されることとする。以上により、半導体層31における配線層21との界面および光電変換膜41との界面は、光電変換膜41側の開口H、フローティングディフュージョンFD、及びチャネル領域Chを除いて、p不純物層からなる第1ピニング層P1、第2ピニング層P2、または素子分離33で覆われた状態となっている。尚ここでの図示は省略したが、以上の半導体層31と配線層21との界面には、不純物層、ゲート絶縁膜、および転送ゲートと同一層からなる電極を用いたトランジスタTrや容量素子が設けられている。また、配線層21にはこれらの素子を接続する配線が設けられていて、上述した画素回路や周辺回路を構成している。特に本実施形態の固体撮像素子1aには、グローバルシャッタ回路が好適に用いられる。ここで用いられるグローバルシャッタ回路の構成が限定されることはなく、様々な構成のグローバルシャッタ回路を適用することが可能である。[光電変換膜41]光電変換膜41は、半導体層31上に成膜された層である。この光電変換膜41は、深さ方向に渡って設けられた素子分離43によって、複数の光電変換部45に分離されている。各光電変換部45は、画素毎に対応して配置されており、1つの光電変換部45が、1つの電荷蓄積部35における第2ピニング層P2の開口Hと1:1で接合していることが重要である。尚、素子分離43は、光電変換部45と逆導電型の不純物層からなるか、または溝型素子分離shallowtrenchisolation:STIであっても良い。また光電変換膜41は、半導体層31よりも可視光線の光吸収係数が高い材料で構成されていることが重要であり、吸収係数が高いほど好ましい。また光電変換膜41は、半導体層31に対して格子整合させた状態で設けられていることが好ましい。これにより、光電変換効率に優れた結晶性の高い光電変換膜41とすることができ、また光電変換膜41と半導体層31における電荷蓄積部35との間の界面準位が低く抑えられる。このように、半導体層31に対して格子整合させた光電変換膜41としては、半導体層31上にエピタキシャル成長させた層が好ましく用いられる。以上のような光電変換膜41は、例えば1化合物半導体材料、2シリサイド系材料、および3有機材料の中から適宜選択して用いられる。一例として、半導体層31が単結晶シリコンからなる場合、光電変換膜41を構成する1~3の材料として、次の各材料が例示される。1化合物半導体材料としては、特にカルコパイライト構造の化合物半導体材料が用いられる。カルコパイライト構造の化合物半導体材料は、高い光吸収係数と、広い波長域に渡る高い感度が得られる材料であり、光電変換膜41として好ましく用いられる。このようなカルコパイライト構造の半導体材料は、Cu、Al、Ga、In、Zn、S、Seなど、IV族元素の周囲の元素を用いて構成され、CuInSe系混晶、CuGaInS系混晶、CuAlGaInS系混晶、CuAlGaInSSe系混晶、およびCuAlGaInZnSSe系混晶等が例示される。これらの化合物半導体材料からなる光電変換膜41は、単結晶のほか、多結晶、非晶質の何れの結晶構造であっても良い。以上の化合物半導体材料のうち、光吸収係数の観点からは、CuInSe2が好適に用いられる。CuInSe2は、光吸収係数が他の材料よりも高く、特に、単結晶シリコンと比較して約2桁高い光吸収係数を有する。このため、CuInSe2からなる光電変換膜41であれば、可視光線を遮光する機能を有する光電変換膜41として好適に機能する。また以上の化合物半導体材料のうち、半導体層31に対する格子整合の観点からは、半導体層31が単結晶シリコンからなる場合に以下の組成が好ましく用いられる。CuGa052In048S2CuAl024Ga023In053S2CuAl036Ga064S128Se0722シリサイド系材料としては、CoSi,CrSi,HfSi,IrSi,MoSi,NiSi,PdSi,ReSi,TaSi,TiSi,WSi,ZrSi,β-鉄シリサイド材料β-FeSi2、バリウムシリサイド系材料BaSi2,BaSrSiが例示される。以上のシリサイド系材料のうち、光吸収係数の観点からは、β-鉄シリサイド材料β-FeSi2、バリウムシリサイド系材料BaSi2,BaSrSiが好適に用いられる。これらの材料は、単結晶シリコンと比較して約2桁高い光吸収係数を有するため、可視光線を遮光する機能を有する光電変換膜41を構成する材料として好適である。3有機材料としては、キナクドリン系、クマリン系の有機材料が好適に用いられる。これらの有機材料は、単結晶シリコンと比較して約2桁高い光吸収係数を有するため、可視光線を遮光する機能を有する光電変換膜41を構成する材料として好適である。また光電変換膜41は、各光電変換部45で発生した電荷が、第2ピニング層P2の開口Hを介して半導体層31で構成された電荷蓄積部35に容易に移動するように、半導体層31側に向かって深さ方向にバンドが傾斜するように形成することが好ましい。例えば電荷蓄積部35がn型不純物層からなる場合であれば、光電変換部45で発生させた電子が電荷蓄積部35に移動し易いように、電荷蓄積部35における深さ方向の不純物濃度や組成が調整されている。このような光電変換膜41は、上記の条件を備えていれば、p型,i型、n型の何れであっても良い。具体的な一例として、光電変換膜41がカルコパイライト構造のCuGa052In048S2を用いて構成されている場合を例示する。この場合、半導体層31で構成されるn型の電荷蓄積部35に対して、CuGa052In048S2を用いた光電変換膜41で構成される光電変換部45はp型になる。そこで、光電変換膜41光電変換部45は、CuGa052In048S2に対して、半導体層31に近い部分ほどn型不純物であるZnの濃度が高くなるように、深さ方向に濃度勾配を有してZnを含有する。光電変換膜41の膜厚が300nm程度であれば、n型不純物であるZnの濃度は、1014~1016個/cm3程度である。これにより、p型の光電変換部45からn型の電荷蓄積部35に向かって電子が移動し易いようにバンドが傾斜した構成となる。以上のように、カルコパイライト構造の材料を用いて光電変換膜41を構成する場合であれば、光電変換膜41におけるIV族元素の周囲の元素を、深さ方向に濃度勾配をつけて含有させることにより、深さ方向にバンドを傾斜させることができる。[保護膜51]保護膜51は、パッシベーション性を有する材料膜の他、光電変換膜41が結晶構造である場合に、その欠陥準位を補償するための固定電荷を有する材料膜が用いられる。パッシベーション性を有する材料膜としては、通常の酸化シリコン膜、窒化シリコン膜、または酸窒化シリコン膜などが用いられる。一方、固定電荷を有する材料膜としては、例えば光電変換膜41がn型であれば、負の固定電荷を有する材料膜が成膜され、光電変換膜41がp型であれば、正の固定電荷を有する材料膜が用いられる。一例として、負の固定電荷を有する材料膜としては、金属酸化膜やシリコン系材膜が用いられる。金属酸化膜であれば、その材料自体が負の固定電荷を有する材料であることが好ましく、例えば遷移金属酸化膜が用いられる。具体的には、酸化ハフニウムHfO2、酸化ジルコニウムZrO2、酸化アルミニウムAl2O3、酸化チタンTiO2、または酸化タンタルTa2O5が好ましく用いられる。シリコン系材料膜であれば、その材料自体が負の固定電荷を有する材料であることが好ましく、ホウ素や燐などの不純物を含有する酸化シリコン膜が好ましく用いられる。具体的には、ホウ素を含有する酸化シリコンBSG、燐を含有する酸化シリコンPSG、ホウ素とリンを含有する酸化シリコンBPSGである。以上のような負の固定電荷を有する材料膜は、有機金属や有機シランガスを用いた成膜を行うことにより、炭素を含有する膜として形成することが好ましく、これによってさらに膜中における負の固定電荷を増加させることができる特開2010-67736参照。以上の他、負の固定電荷を有する材料膜としては、例えば透明電極材料膜が用いられる。光電変換膜41がn型であれば、透明電極材料膜からなる保護膜51に負の電圧を印加することより、当該保護膜51を負の固定電荷を有する膜として用いることが可能になる。また正の固定電荷を有する材料膜としては、例えば透明電極材料膜が用いられる。光電変換膜41がp型であれば、透明電極材料膜からなる保護膜51に正の電圧を印加することより、当該保護膜51を正の固定電荷を有する膜として用いることが可能になる。尚、上述した保護膜51は、単層構造であっても積層構造であっても良い。積層構造である場合には、固定電荷を有する材料膜の上部にパッシベーション性を有する材料膜を積層させた積層構造として形成しても良い。[カラーフィルタ層53]カラーフィルタ層53は、各光電変換部45に対応して1:1で設けられた各色のカラーフィルタで構成されている。各色のカラーフィルタの配列が限定されることはない。[オンチップレンズ55]オンチップレンズ55は、各光電変換部45およびカラーフィルタ層53を構成する各色のカラーフィルタに対応して1:1で設けられ、各光電変換部45に入射光が集光されるように構成されている。以上のように構成された固体撮像素子1aでは、電荷蓄積部35を構成する半導体層31上に光電変換膜41を設けている。このため、光電変換膜41として光吸収性の良好な膜を用いることにより、光電変換膜41側から入射した光の半導体層31側への透過が抑制される。これにより、半導体層31からなる電荷蓄積部35への光照射によるノイズの発生を防止できる。しかも、電荷蓄積部35における光電変換膜41との界面に、電荷蓄積部35とは逆導電型の第2ピニング層P2を設けたことで、界面を固定電位、例えば0Vや負電位にすることができ、いわゆるバーチャルゲートとしてのピニング効果が得られる。これにより、半導体層31からなる電荷蓄積部35において、光電変換膜41側の界面の欠陥準位が補償される。また図2中に矢印で示したように、光電変換膜41で生成された信号電荷は、第2ピニング層P2に設けた開口Hを介して接合された電荷蓄積部35に移動して蓄積される。したがって、光電変換膜41における光電変換部45から電荷蓄積部35への電荷の移動を妨げることなく、界面の欠陥準位に起因する暗電流の発生や、これによる白傷の発生を防止できる。以上の結果、光電変換部45と配線層21とを積層させたことで受光感度の向上および画素の高密度化が達成される構成の固体撮像素子1aにおいて、ノイズの発生を防止して画像品質の向上を図ることが可能になる。特に、グローバルシャッタ回路を備えてグローバルシャッタ方式での撮像を行う固体撮像素子1aにおいては、各光電変換部45が設けられた全画素において同時に露光が実施されて、各電荷蓄積部35に一旦信号電荷が蓄積される。このため、電荷蓄積部35に光が入射した場合のノイズの発生が顕著になるが、本第1実施形態の適用によってこのようなノイズの発生を確実に防止可能である。したがって、本第1実施形態の構成は、グローバルシャッタ方式での撮像を行う固体撮像素子1aにおいて顕著な画像品質向上の効果を得ることが可能である。≪3.第1実施形態に対応させた固体撮像素子の製造方法の第1例≫図3および図4は、第1実施形態に対応させた固体撮像素子の製造方法の第1例を説明するための断面工程図である。以下、これらの図に基づいて第1実施形態の固体撮像素子の製造方法の第1例を説明する。[図3A]先ず、図3Aに示すように、半導体基板31aとして、例えばn型の単結晶シリコン基板を用意する。この半導体基板31aの表面層に、先に説明したp型不純物層からなる素子分離33、第1ピニング層P1、および第2ピニング層P2を形成し、さらにp型不純物層からなるチャネル領域Chを形成する。またn型不純物層からなるフローティングディフュージョンFDおよび電荷蓄積部35を形成する。これらの各p型不純物層、p型不純物層、およびn型不純物層の形成は、半導体基板31aの表面側からの不純物導入によって行われ、例えばマスク上からのイオン注入と、その後の活性化熱処理とによって行う。p型不純物層およびp型不純物層であれば、ホウ素Bのようなp型不純物のイオン注入を行う。一方、n型不純物層であれば、ヒ素Asのようなn型の不純物のイオン注入を行う。イオン注入は、それぞれの不純物層の深さに合わせて注入エネルギーを適宜に設定して行う。例えば、一部に開口Hを有する第2ピニング層P2の形成においては、開口Hに対応する部分を覆うマスクを半導体基板31aの表面上に形成し、このマスク上からのイオン注入を行う。また第1ピニング層P1よりも深い位置に形成される第2ピニング層P2は、第1ピニング層P1の形成よりも注入エネルギーを高く設定したイオン注入を適用する。これにより、例えばホウ素濃度1019個/cm3程度のp不純物層からなる第2ピニング層P2を形成する。次に、半導体基板31aにおいて電荷蓄積部35が形成された表面上に、酸化シリコン膜や窒化シリコン膜を用いたゲート絶縁膜23を成膜し、さらにこの上部にポリシリコンからなる転送ゲートTGを形成する。以上までの工程は、特に工程手順が限定されることはなく、適宜の手順で行うことができる。例えば、ゲート絶縁膜23上に転送ゲートTGを形成した後、転送ゲートTGをマスクに用いてフローティングディフュージョンFDや第1ピニング層P1を形成するためのイオン注入を行っても良い。また、素子分離33は、不純物層からなるものに限定されず、溝型素子分離として形成しても良い。[図3B]次に図3Bに示すように、半導体基板31a上に、転送ゲートTGを覆う状態で層間絶縁膜25を形成し、さらにフローティングディフュージョンFDに達する接続孔25aを層間絶縁膜25およびゲート絶縁膜23に形成する。次に接続孔25aを介してフローティングディフュージョンFDに接続された配線27の形成、層間絶縁膜25の形成、配線27の形成、および層間絶縁膜25の形成を繰り返し行う。配線27は、アルミニウム、タングステン、またはモリブデン等、導電性の良好な金属材料を用いて形成されることとする。また最上層の層間絶縁膜25は、埋め込み特性の良好な膜で構成し、表面平坦に形成されることとする。これにより、ゲート絶縁膜23、転送ゲートTG、および層間絶縁膜25で絶縁された多層構造の配線27を有する配線層21を形成する。また以上の工程により、半導体基板31aおよび配線層21には、画素回路や周辺回路を構成するトランジスタTr、容量素子、および配線を形成する。尚、配線層21の形成工程は、通常の半導体プロセスにしたがって行えば良く、工程手順が限定されることはない。例えば、配線27の形成にはいわゆるダマシン工程を適用しても良く、この場合、銅Cu等のエッチング加工に不向きな金属材料を用いて配線27を形成することができる。[図3C]その後、図3Cに示すように、配線層21における層間絶縁膜25の上部に支持基板3を張り合わせる。支持基板3の張り合わせは、ここでの図示を省略した接着剤を介して行うか、また接着剤を使用しない直接接合で行なってもよい。[図4A]次に、図4Aに示すように、半導体基板31aを裏面側から薄膜化して半導体層31とする。ここでは、第2ピニング層P2と共に電荷蓄積部35が露出するまで、支持基板3と反対側の面から半導体基板31aを薄膜化して半導体層31とする。この際、第2ピニング層P2をエッチングストッパとした研磨やエッチングを行うことにより、半導体基板31aを薄膜化する。[図4B]その後、図4Bに示すように、半導体層31の露出面上に、光電変換膜41を成膜する。光電変換膜41の成膜は、光電変換部41を構成する上述した各材料によって適宜の成膜方法を適用して行われる。例えば、カルコパイライト構造の化合物半導体からなる光電変換膜41を、半導体層31に対して格子整合させて形成する場合ではれば、半導体層31に対して光電変換膜41をエピタキシャル成長させる。これにより、単結晶シリコンからなる半導体層31に対して格子整合した状態で、予め結晶構造を有する光電変換膜41が成膜される。このような光電変換膜41のエピタキシャル成長による成膜は、光電変換膜41を構成する各元素を含有する成膜ガスを用いた化学的気相成長ChemicalVapordeposition:CVD法や、分子線エピタキシャル成長MolecularBeamEpitaxy:MBE法によって行われる。例えば、カルコパイライト構造のCuGa052In048S2を用いた光電変化膜41を成膜する場合であれば、p型のCuGa052In048S2に対してn型不純物であるZnを添加した成膜を行う。この際、Znの濃度が結晶成長と共に低下するように、Znを含有する成膜ガスの供給量を調整した成膜を行う。これにより、p型の光電変換膜41からn型の電荷蓄積部35に向かって電子が移動し易いようにバンドが傾斜した構成とする。[図4C]次に、図4Cに示すように、光電変換膜41に素子分離43を形成し、光電変換膜41を各画素毎に分離してなる光電変換部45を形成する。ここでは、例えばリソグラフィー法によって光電変換膜41上にマスクパターンを形成し、このマスクパターン上からのイオン注入とその後の活性化熱処理とによって、第2体薄層41の深さ方向にわたる不純物層を形成してこれを素子分離43とする。この際、光電変換膜41がp型であればn型の不純物をイオン注入によって導入し、光電変換膜41がn型であればp型の不純物をイオン注入によって導入する。尚、素子分離43の形成は、溝内を絶縁膜で埋め込んでも良い。この場合、光電変換膜41の導電型によらずに溝型素子分離shallowtrenchisolation:STIが形成される。素子分離43を溝型素子分離として形成することにより、素子分離43の形成に不純物の活性化熱処理を行う必要がないため好ましい。[図2]以上の後、先の図2に示したように、光電変換部45を構成する光電変換膜41上に、保護膜51を成膜する。この保護膜51は、上述したように、パッシベーション性を有する材料膜の他、光電変換膜41表面の欠陥準位を補償するための固定電荷を有する材料膜が用いられる。次で、保護膜51上に、各光電変換部45に対応させて、各色フィルタをパターン形成してなるカラーフィルタ層53を形成し、さらにオンチップレンズ55を形成する。以上により、固体撮像素子1aが得られる。以上説明した第1例の製造方法により、図2を用いて説明したように、半導体層31からなる電荷蓄積部35において、光電変換膜41からなる光電変換部45との界面側の部分に、第2ピニング層P2を設けた第1実施形態の固体撮像素子を得ることができる。特に本第1例の手順によれば、図3Aを用いて説明したように、半導体層31を構成する半導体基板31aに電荷蓄積部35等の不純物層を形成した後に、図3Bを用いて説明したように半導体基板31a上に配線27を形成する工程を行う。このため、不純物層を形成するための高温での活性化熱処理の影響が配線27に及ぶことがなく、配線27の品質を維持することが可能である。また、光電変換膜41に形成する素子分離43を溝型素子分離として形成することにより、素子分離43の形成に不純物の活性化熱処理を行う必要がないため、配線27への熱処理の影響を抑えることができ、配線27の品質を維持することが可能である。≪4.第1実施形態に対応させた固体撮像素子の製造方法の第2例≫図5および図6は、第1実施形態に対応させた固体撮像素子の製造方法の第2例を説明するための断面工程図である。本第2例が、先に説明した第1例と異なるところは、全体の工程中において第2ピニング層P2を形成するタイミングであって、他の手順は同様である。以下、図5,6に基づいて第1実施形態の固体撮像素子の製造方法の第2例を説明する。尚、第1例と重複する工程の詳細な説明は省略する。[図5A]先ず、図5Aに示すように、半導体基板31aとして、例えばn型の単結晶シリコン基板を用意する。この半導体基板31aの表面層に、第2ピニング層P2以外の不純物層を形成する。すなわち、p型不純物層からなる素子分離33および第1ピニング層P1を形成し、さらにp型不純物層からなるチャネル領域Chを形成する。またn型不純物層からなるフローティングディフュージョンFDおよび電荷蓄積部35を形成する。尚ここでは、チャネル領域Chで囲まれた半導体基板31aの表面層が電荷蓄積部35となる。これらの各p型不純物層、p型不純物層、およびn型不純物層の形成は、マスク上からのイオン注入と、その後の活性化熱処理とによって行い、特にイオン注入は、それぞれの不純物層の深さに合わせて注入エネルギーを適宜に設定して行う。次に、半導体基板31aにおいて電荷蓄積部35が形成された表面上に、酸化シリコン膜や窒化シリコン膜を用いたゲート絶縁膜23を成膜し、さらにこの上部にポリシリコンからなる転送ゲートTGを形成する。[図5B]次に図5Bに示すように、半導体基板31a上に、層間絶縁膜25、フローティングディフュージョンFDに達する接続孔25a、および接続孔25aを介してフローティングディフュージョンFDに接続された配線27を有する配線層21を形成する。これにより、半導体基板31aおよび配線層21には、画素回路や周辺回路を構成するトランジスタTr、容量素子、および配線を形成する。[図5C]その後、図5Cに示すように、配線層21における層間絶縁膜25の上部に支持基板3を張り合わせる。支持基板3の張り合わせは、ここでの図示を省略した接着剤を介して行う。[図6A]次に、図6Aに示すように、電荷蓄積部35を残し記半導体基板31aを裏面側から薄膜化して半導体層31とする。ここでは、電荷蓄積部35として必要な膜厚となるように半導体基板31aを薄膜化する。[図6B]その後、図6Bに示すように、単結晶シリコンからなる半導体層31の露出表面層、すなわちn型不純物層からなる電荷蓄積部35の露出表面層に、p型不純物層からなる第2ピニング層P2を形成する。第2ピニング層P2の形成は、半導体層31の露出表面側からの不純物導入によって行われ、例えば開口Hに対応する部分を覆うマスク上からのイオン注入と、その後の活性化熱処理とによって行う。このイオン注入は、注入エネルギーを低く保つことにより、半導体層31の極表面層のみに第2ピニング層P2が形成されるように行う。尚、第2ピニング層P2を形成するための不純物の活性加熱処理は、レーザーアニールによって行うことができる。[図6C]以上の後、図6Cに示すように、半導体層31の露出面上に光電変換膜41を成膜する。例えば、カルコパイライト構造の化合物半導体からなる光電変換膜41を、半導体層31に対して格子整合させて形成する場合であれば、半導体層31に対して光電変換膜41をエピタキシャル成長させる。ここでは上述した第1例と同様に、例えば、カルコパイライト構造のCuGa052In048S2を用いた光電変化膜41を成膜する場合であれば、p型のCuGa052In048S2に対してn型不純物であるZnを添加した成膜を行う。この際、Znの濃度が結晶成長と共に低下するように、Znを含有する成膜ガスの供給量を調整した成膜を行う。これにより、p型の光電変換膜41からn型の電荷蓄積部35に向かって電子が移動し易いようにバンドが傾斜した構成とする。その後、光電変換膜41に素子分離43を形成し、光電変換膜41を各画素毎に分離してなる光電変換部45を形成する。尚、素子分離43の形成は、溝内を絶縁膜で埋め込んでも良い。この場合、光電変換膜41の導電型によらずに溝型素子分離shallowtrenchisolation:STIが形成される。素子分離43を溝型素子分離として形成することにより、素子分離43の形成に不純物の活性化熱処理を行う必要がないため好ましい。[図2]以上の後、先の図2に示したように、光電変換部45を構成する光電変換膜41上に、保護膜51を成膜する。この保護膜51は、上述したように、パッシベーション性を有する材料膜の他、光電変換膜41表面の欠陥準位を補償するための固定電荷を有する材料膜が用いられる。次で、保護膜51上に、各光電変換部45に対応させて、各色フィルタをパターン形成してなるカラーフィルタ層53を形成し、さらにオンチップレンズ55を形成する。以上により、固体撮像素子1aが得られる。以上説明した第2例の製造方法により、図2を用いて説明したように、半導体層31からなる電荷蓄積部35において、光電変換膜41からなる光電変換部45との界面側の部分に、第2ピニング層P2を設けた第1実施形態の固体撮像素子を得ることができる。特に本第2例の手順によれば、図6Bを用いて説明したように、半導体基板31aを薄膜化した半導体層31の露出表面層への不純物導入によって第2ピニング層P2を形成する。このため、第2ピニング層P2を形成するための不純物の深さプロファイルの広がりを抑えることができ、半導体層31の露出表面層に極薄い第2ピニング層P2を形成することができる。したがって、青感度の向上と飽和電荷量の向上が見込まれる。また、第2ピニング層P2を形成するための不純物の活性加熱処理をレーザーアニールによって行うことができるため、配線層21よりも後に行われる第2ピニング層P2の高温での活性化を最表面だけで行うことができる。これにより、不純物層を形成するための高温での活性化熱処理の影響が配線27に及ぶことが抑えられ、配線27の品質を維持することが可能である。また、光電変換膜41に形成する素子分離43を溝型素子分離として形成することにより、素子分離43の形成に不純物の活性化熱処理を行う必要がないため、配線27への熱処理の影響を抑えることができ、配線27の品質を維持することが可能である。≪5.第2実施形態の固体撮像素子の構成≫ピニング開口と転送ゲートとが重なる例図7は、第2実施形態の固体撮像素子の構成を示す要部断面図であり、図1における画素領域5の3画素分の断面図である。図7に示す第2実施形態の固体撮像素子1bが、図2を用いて説明した第1実施形態の固体撮像素子と異なるところは、第2ピニング層P2に設けた開口Hの平面視的な位置にあり、他の構成は第1実施形態と同様であることとする。すなわち、第2ピニング層P2の開口Hは、配線層27に設けられた転送ゲートTGと平面視的に重なる位置に配置されている。図8A、図8Bには、第2ピニング層P2側からの平面図を示す。これらの図に示すように、第2ピニング層P2の開口Hと転送ゲートTGとの重なり方が限定されることはなく、一部が重なっていれば良い。以上のような第2実施形態の固体撮像素子1bでは、第2ピニング層P2の開口Hと転送ゲートTGとが重ねて配置されたことにより、開口Hから転送ゲートTGまでの距離が最短化される。これにより、図7中に矢印で示したように、光電変換膜41で生成された信号電荷は、転送ゲートTGの駆動によって直ちに第2ピニング層P2に設けた開口HからフローティングディフュージョンFDに読み出される。したがって、第1実施形態で説明したように、受光感度の向上および画素の高密度化が達成される構成においてノイズの発生を防止して画像品質の向上を図る効果に加え、光電変換部45からの電荷の読み出しが容易で応答特性の向上を図る効果を得ることができる。≪6.第3実施形態の固体撮像素子の構成≫ピニング開口を画素中央に設けた例図9は、第3実施形態の固体撮像素子の構成を示す要部断面図であり、図1における画素領域5の3画素分の断面図である。図9に示す第3実施形態の固体撮像素子1cが、先に説明した第1実施形態および第2実施形態の固体撮像素子と異なるところは、第2ピニング層P2に設けた開口Hの平面視的な位置にあり、他の構成は第1実施形態および第2実施形態と同様であることとする。すなわち、第2ピニング層P2の開口Hは、平面視的に光電変換部45の中央に配置されている。ここでは、光電変換部45は、電荷蓄積部35とほぼ一致した状態で積層されていることとする。この場合、第2ピニング層P2の開口Hは、光電変換部45および電荷蓄積部35の中央であって、画素の中央に配置された状態となる。図10A、図10Bには、第2ピニング層P2側からの平面図を示す。これらの図に示すように、第2ピニング層P2の開口Hの形状は、四角形であっても円形であっても他の形状であっても良く、加工が容易な形状であれば好ましい。また第2実施形態で説明したように、第2ピニング層P2の開口Hは、転送ゲートTGと重なっていても良い。以上のような第3実施形態の固体撮像素子1cでは、平面視的に見て光電変換部45の中央に第2ピニング層P2の開口Hを配置した構成である。これにより、転送ゲートTGの駆動による電界の影響が、第2ピニング層P2を介して光電変換部45の全域に対して均一に及ぶようになり、ポテンシャル設計が容易になる。このため、光電変換部45の全域から電荷蓄積部35に対して効率的に信号電荷を読み出すことが可能になる。したがって、第1実施形態で説明したように、受光感度の向上および画素の高密度化が達成される構成においてノイズの発生を防止して画像品質の向上を図る効果に加え、光電変換部45からの電荷の読み出しを効率的に行う効果を得ることができる。≪7.電子機器の実施形態≫上述の各実施形態で説明した本発明に係る固体撮像素子は、例えばデジタルカメラやビデオカメラ等のカメラシステムや、撮像機能を有する携帯電話、あるいは撮像機能を備えた他の機器、などの電子機器に適用することができる。図11は、本発明に係る電子機器の一例として、固体撮像素子を用いたカメラの構成図を示す。本実施形態例に係るカメラは、静止画像又は動画撮影可能なビデオカメラを例としたものである。本実施形態例のカメラ91は、固体撮像素子1と、固体撮像素子1の受光センサ部に入射光を導く光学系93と、シャッタ装置94と、固体撮像素子1を駆動する駆動回路95と、固体撮像素子1の出力信号を処理する信号処理回路96とを有する。固体撮像素子1は、上述した各実施形態および各変形例で説明した構成の固体撮像素子1a,1b,1cが適用される。光学系光学レンズ93は、被写体からの像光入射光を固体撮像素子1の撮像面上に結像させる。これにより、固体撮像素子1内に、一定期間信号電荷が蓄積される。光学系93は、複数の光学レンズから構成された光学レンズ系としても良い。シャッタ装置94は、固体撮像素子1への光照射期間及び遮光期間を制御する。駆動回路95は、固体撮像素子1の転送動作及びシャッタ装置94のシャッタ動作を制御する駆動信号を供給する。駆動回路95から供給される駆動信号タイミング信号により、固体撮像素子1の信号転送を行う。信号処理回路96は、各種の信号処理を行う。信号処理が行われた映像信号は、メモリなどの記憶媒体に記憶され、或いは、モニタに出力される。以上説明した本実施形態に係る電子機器によれば、高密度でありながらも受光感度および画像品質の向上を図ることが可能な各実施形態の固体撮像素子1を用いたことにより、小型化および撮像画像の高品質化を達成することが可能になる。"