予め定められた量の受信データを書き込み可能な領域である書き込み領域をキャッシュメモリに設定し、前記書き込み領域に書き込まれた一部または全部の受信データに対する処理ごとに、当該処理の対象になった受信データが書き込まれた領域を削除し、前記受信データに対する処理ごとに、前記予め定められた量の受信データを受信した後に受信する受信データを書き込む位置に、受信データを書き込み可能な領域として、削除された領域に相当する量の領域を新たに設定することを特徴とするキャッシュ制御方法。受信データを書き込み領域に書き込み、メインメモリとキャッシュメモリのいずれかを選択して、書き込まれた受信データを読み取り、書き込み領域に書き込むことが可能な量を超えるデータを受信したか否かを判定し、受信データを書き込み領域に書き込む際、書き込み領域に書き込むことが可能な量を超えた受信データをメインメモリに書き込み、前記受信データをメインメモリからプリフェッチする請求項1記載のキャッシュ制御方法。書き込み領域を設定する際、各受信データのうちの少なくとも一部の領域である縮小領域を書き込み可能な領域としてキャッシュメモリに設定する請求項1または請求項2記載のキャッシュ制御方法。縮小領域のサイズと受信データのサイズとを比較し、受信データのサイズが縮小領域のサイズ以下の場合、受信データのうち縮小領域のサイズを超える部分のデータをメインメモリに書き込み、縮小領域のサイズを超える部分の受信データをメインメモリからプリフェッチする請求項3記載のキャッシュ制御方法。書き込み領域をキャッシュインジェクションの対象としてキャッシュメモリに設定する請求項1から請求項4のうちのいずれか1項に記載のキャッシュ制御方法。予め定められた量の受信データを書き込み可能な領域である書き込み領域をキャッシュメモリに設定する領域設定手段と、前記書き込み領域に書き込まれた一部または全部の受信データに対する処理ごとに、当該処理の対象になった受信データが書き込まれた領域を削除する領域削除手段とを備え、前記領域設定手段は、前記受信データに対する処理ごとに、前記予め定められた量の受信データを受信した後に受信する受信データを書き込む位置に、受信データを書き込み可能な領域として、削除された領域に相当する量の領域を新たに設定することを特徴とするキャッシュ制御装置。受信データを書き込み領域に書き込む受信データ書き込み手段と、メインメモリとキャッシュメモリのいずれかを選択して、書き込まれた受信データを読み取るデータ読取手段と、書き込み領域に書き込むことが可能な量を超えるデータを受信したか否かを判定する受信データ判定手段とを備え、受信データ書き込み手段は、書き込み領域に書き込むことが可能な量を超えた受信データをメインメモリに書き込み、前記データ読取手段は、前記受信データをメインメモリからプリフェッチする請求項6記載のキャッシュ制御装置。領域設定手段は、各受信データのうちの少なくとも一部の領域である縮小領域を書き込み可能な領域としてキャッシュメモリに設定する請求項6または請求項7記載のキャッシュ制御装置。受信データを書き込み領域に書き込む受信データ書き込み手段と、メインメモリとキャッシュメモリのいずれかを選択して、書き込まれた受信データを読み取るデータ読取手段と、縮小領域のサイズと受信データのサイズとを比較するサイズ比較手段とを備え、受信データ書き込み手段は、受信データのサイズが縮小領域のサイズ以下の場合、受信データのうち縮小領域のサイズを超える部分のデータをメインメモリに書き込み、データ読取手段は、受信データのサイズが縮小領域のサイズ以下の場合、縮小領域のサイズを超える部分の受信データをメインメモリからプリフェッチする請求項8記載のキャッシュ制御装置。コンピュータに、予め定められた量の受信データを書き込み可能な領域である書き込み領域をキャッシュメモリに設定する領域設定処理、および、前記書き込み領域に書き込まれた一部または全部の受信データに対する処理ごとに、当該処理の対象になった受信データが書き込まれた領域を削除する削除処理を実行させ、前記領域設定処理で、前記受信データに対する処理ごとに、前記予め定められた量の受信データを受信した後に受信する受信データを書き込む位置に、受信データを書き込み可能な領域として、削除された領域に相当する量の領域を新たに設定させるためのキャッシュ制御用プログラム。図13aに示す一般的な受信処理では、メモリからキャッシュへデータの読み出し処理が行われている間はCPUでの処理が中断するため、受信処理が遅れてしまうという問題がある。また、プリフェッチするためには、読み出すデータが既にメモリに存在することが前提である。すなわち、メモリ上におけるネットワークの受信バッファにデータが書き込まれ、CPUがその書き込みを検知した後CPUが割り込みを検知した後、CPUはプリフェッチできるようになる。したがって、CPUがそのパケットを即座に参照しようとすると、プリフェッチが間に合わず、CPUの処理が中断してしまうため、遅延が発生する。具体的には、CPUが受信パケットの各種ヘッダや受信データの先頭に対してプリフェッチしようとすると、対象のパケットは、受信処理が開始された直後または比較的早い段階で参照されるため、プリフェッチが間に合わない。したがって、CPUの処理が中断してしまい、メモリアクセスによる遅延を解決できない。特に、データサイズの小さなパケットの受信処理では、プリフェッチの効果を得られないことになる。さらに、プリフェッチする方法では、メモリアクセスは削減されない。例えば、マルチコアプロセッサが通信ネットワークを介したパケットの受信処理や、他のメモリアクセスが発生する処理を並列で行う場合、メモリアクセスが集中するとメモリアクセスのバンド幅を圧迫してしまう。その結果、処理性能が向上しないスケールアウトしないという問題がある。一方、キャッシュインジェクションでは、データが直接キャッシュに書き込まれることから、CPUはキャッシュのデータを読み込めばよく、メモリから読み込む必要はないため、メモリアクセスによる遅延が発生しない。この方法は、通信ネットワークを介してパケットを受信する受信処理やマルチコアによる並列処理で、メモリ上に存在しないデータをNICまたは他のコアから受け取る場合に有用である。さらに、キャッシュインジェクションでは、一般的にデータをメモリに書き出さないため、メモリアクセスを削減できる。また、通信ネットワークを介したパケットの受信処理やコア間のデータ転送にキャッシュインジェクションを用いることで、メモリアクセスバンド幅が圧迫されることにより処理性能が向上しないスケールアウトしないという問題も解決できる。しかし、パケットの受信処理またはマルチコアによる並列処理で、単にキャッシュインジェクションを用いた場合、高負荷時において、キャッシュインジェクションによる効果を十分に得られないという問題がある。具体的には、高負荷時の場合、メモリアクセスによる処理遅延の解決や、メモリアクセスバンド幅の制限による処理性能限界の解決といった効果を十分に得られない。キャッシュの容量は一般的に小さいため、大量のデータがキャッシュに書き込まれる状況では、他のデータがキャッシュから追い出されることになる。すなわち、パケットの受信処理が高負荷になり、受信処理性能を超えて大量のデータがキャッシュインジェクションによりキャッシュに送られた場合、キャッシュが溢れ、CPUにより参照されるデータが処理前にキャッシュからメモリへと追い出されてしまう。処理前のデータがメモリへ追い出されると、CPUが追い出されたデータを参照しようとする際、キャッシュミスが起こる。このとき、CPUは、キャッシュインジェクションを用いていない場合と同様、メモリから対象のデータを読み込むことになる。そのため、メモリアクセスによる処理遅延が発生してしまう。また、キャッシュメモリを共有するマルチコアにおいて並列処理を行っている場合でも、あるコアでの受信処理により大量のキャッシュが使用されることで、他のコアで処理しているデータがキャッシュからメモリへ追い出されると、追い出されたデータを参照するためにメモリアクセスによる遅延が発生する。これによって、全体の処理性能が低下する。そこで、本発明は、受信したデータをキャッシュメモリに書き込んで処理を行う場合に、大量のデータを受信する状況であっても、処理性能が低下することを抑制できるキャッシュ制御方法、キャッシュ制御装置およびキャッシュ制御用プログラムを提供することを目的とする。本発明によるキャッシュ制御方法は、予め定められた量の受信データを書き込み可能な領域である書き込み領域をキャッシュメモリに設定し、書き込み領域に書き込まれた一部または全部の受信データに対する処理ごとに、その処理の対象になった受信データが書き込まれた領域を削除し、受信データに対する処理ごとに、予め定められた量の受信データを受信した後に受信する受信データを書き込む位置に、受信データを書き込み可能な領域として、削除された領域に相当する量の領域を新たに設定することを特徴とする。本発明によるキャッシュ制御装置は、予め定められた量の受信データを書き込み可能な領域である書き込み領域をキャッシュメモリに設定する領域設定手段と、書き込み領域に書き込まれた一部または全部の受信データに対する処理ごとに、その処理の対象になった受信データが書き込まれた領域を削除する削除手段とを備え、領域設定手段が、受信データに対する処理ごとに、予め定められた量の受信データを受信した後に受信する受信データを書き込む位置に、受信データを書き込み可能な領域として、削除された領域に相当する量の領域を新たに設定することを特徴とする。本発明によるキャッシュ制御用プログラムは、コンピュータに、予め定められた量の受信データを書き込み可能な領域である書き込み領域をキャッシュメモリに設定する領域設定処理、および、書き込み領域に書き込まれた一部または全部の受信データに対する処理ごとに、その処理の対象になった受信データが書き込まれた領域を削除する削除処理を実行させ、領域設定処理で、受信データに対する処理ごとに、予め定められた量の受信データを受信した後に受信する受信データを書き込む位置に、受信データを書き込み可能な領域として、削除された領域に相当する量の領域を新たに設定させることを特徴とする。本発明によれば、受信したデータをキャッシュメモリに書き込んで処理を行う場合に、大量のデータを受信する状況であっても、処理性能が低下することを抑制できる。以下、本発明の実施形態を図面を参照して説明する。実施形態1.図1は、本発明の第1の実施形態におけるキャッシュ制御装置の例を示すブロック図である。本実施形態におけるキャッシュ制御装置は、プロセッサ1と、NIC2と、メモリ3とを備えている。プロセッサ1は、CPU11と、キャッシュメモリ12以下、キャッシュ12と記す。と、メモリコントローラ13以下、MC13と記す。と、I/Oコントローラ15以下、IOC15と記す。とを含む。NIC2は、IOC15に接続され、メモリ3は、MC13に接続される。プロセッサ1の内部では、CPU11がキャッシュ12に接続され、キャッシュ12、MC13およびIOC15が、内部バス14で相互に接続される。受信バッファ図示せずは、メモリ3上に確保され、CPU11によるアクセスまたはキャッシュインジェクションにより、受信バッファの一部がキャッシュ12に一時的に記憶される。図2は、本実施形態におけるCPU11の例を示すブロック図である。CPU11は、領域設定手段21と、領域削除手段22とを有する。領域設定手段21は、予め定められた量の受信データを書き込み可能な領域以下、書き込み領域と記す。をキャッシュインジェクションの対象としてキャッシュ12に設定する。具体的には、領域設定手段21は、初期化時、受信キューRQの先頭から整数個n個分のパケットを書き込む領域をキャッシュインジェクションの対象としてキャッシュ12に設定する。領域設定手段21は、例えば、特許文献1および非特許文献2に記載されているように、0で初期化したキャッシュを作成することで、そのキャッシュ領域をキャッシュインジェクションの対象としてもよい。ただし、キャッシュ12上にキャッシュインジェクションの対象となる領域を設定する方法は、上記方法に限定されない。また、領域設定手段21は、後述する領域削除手段22が書き込み領域の一部または全部を削除したあと、削除された領域に相当する量の領域をキャッシュインジェクションの対象としてキャッシュ12に新たに設定する。このとき、領域設定手段21は、予め定められた量の受信データを受信した後に受信する受信データを書き込む位置に新たな書き込み領域を設定する。領域削除手段22は、キャッシュ12の書き込み領域に書き込まれた受信データのうち、予め定められた処理の対象になった受信データが書き込まれている領域の削除を行う。予め定められた処理として、例えば、受信パケットのヘッダを解析する処理や、パケットを破棄する処理、上位レイヤのハンドラ起動を行う処理などが挙げられる。ただし、行われる処理は、上記処理に限定されない。なお、以下の説明では、キャッシュ12でデータが書き込まれている領域の削除を行うことを、キャッシュを削除すると記すこともある。IOC15は、メモリ3とキャッシュ12のいずれかを選択して受信データを書き込む。具体的には、IOC15は、キャッシュ12の書き込み領域に受信データを書き込む。一方、IOC15は、受信データをキャッシュ12に書き込めない場合に、書き込めなかった受信データをメモリ3に書き込む。なお、CPU11は、キャッシュ制御装置の記憶部図示せずに記憶されたプログラムキャッシュ制御用プログラムを読み込み、そのプログラムに従って、領域設定手段21および領域削除手段22として動作してもよい。次に、プロセッサ1内の動作について説明する。図3は、本実施形態におけるキャッシュ制御装置の動作例を示すフローチャートである。まず、初期化時に、領域設定手段21は、受信キューRQの先頭から整数個n個分のパケットが書き込まれる領域をキャッシュインジェクションの対象として設定する。以降、パケットを受信するごとに、図3に例示するステップS301~ステップS303の処理が行われる。キャッシュ制御装置がパケットを受信すると、一般的なパケット処理が行われるステップS301。CPU11は、例えば、Etherヘッダの宛先MACアドレスが自身のものと異なる場合にパケットを破棄してもよい。また、CPU11は、Etherヘッダのプロトコル情報に応じて上位レイヤのハンドラを起動する処理を行ってもよい。ただし、ここで行われるパケット処理は、上記内容に限定されず、他の処理が行われてもよい。パケット処理の完了後、領域削除手段22は、処理を終えた対象データのキャッシュを削除するステップS302。その後、領域設定手段21は、処理対象であったパケットのn個後に受信するパケットすなわち、n個先のパケットが書き込まれるキャッシュ12の領域をキャッシュインジェクションの対象として設定するステップS303。次に、キャッシュ制御装置全体の動作について説明する。図4は、本実施形態におけるキャッシュ制御装置の動作例およびRQの状態例を示すフローチャートである。図4bに例示するRQの状態例では、n=3の場合を例示している。NIC2がパケットを受信すると図4aにおけるステップS701、IOC15は、受信したデータをキャッシュインジェクションによりキャッシュ12へ転送するステップS702。これにより、図4bにおけるステップB3に例示するように、キャッシュ12には、メモリ3上の受信バッファ/受信キューRQのキャッシュとして受信データが書き込まれるステップS703。その後、NIC2がH/W割り込みをCPU11に通知するとステップS704、CPU11は、受信処理を開始するステップS705。この際、キャッシュインジェクションにより、対象のデータがキャッシュ12に書き込まれるため、CPU11は、受信処理において受信データを参照したときステップS706、図4bにおけるステップB4に例示するように、キャッシュミスを発生させず、即座にデータを参照できるステップS707。その後、図4bにおけるステップB5に例示するように、領域削除手段22は、受信処理の最後にキャッシュ12を操作し、処理対象データのキャッシュを削除するステップS711。そして、領域設定手段21は、n個先のパケットが書き込まれるキャッシュ12の領域をキャッシュインジェクションの対象として新たに設定する。その結果、キャッシュ12の内容が更新されるステップS710。以上のステップS701~ステップS711の処理が行われ、受信処理が終了するステップS712。以上のように、本実施形態によれば、領域設定手段21が書き込み可能領域をキャッシュ12に設定し、削除手段22がキャッシュ12に書き込まれた一部または全部の受信データに対する処理ごとにその処理の対象になった受信データが書き込まれている領域の削除を行う。そして、領域設定手段21が、受信データに対する処理ごとに、予め定められた量の受信データを受信した後に受信する受信データが書き込まれる位置に、削除された領域に相当する量の領域を新たに設定する。そのような構成により、受信したデータをキャッシュメモリに書き込んで処理を行う場合に、大量のデータを受信する状況であっても、処理性能が低下することを抑制できる。すなわち、メモリアクセスを削減し、キャッシュ使用量を抑制することで、キャッシュインジェクションの効果を最大限に引き出すことができる。例えば、図13aに示す一般的な受信処理と比較すると、ステップS603に示すNIC2からメモリ3への書き込み処理、ステップS608に示すCPU11からメモリ3への読み出し処理、および、これらの処理に伴ってキャッシュ12に記憶されたデータが追い出される際に、そのデータがメモリ3へ書き出される処理に伴うメモリアクセスが削減される。これらのメモリアクセスが削減されることで、メモリアクセスに伴う処理遅延が解消されるため、処理性能を向上させることができる。また、本実施形態によれば、使用されるキャッシュ12がパケットn個分に制限される。したがって、nを適切な値に設定することで、キャッシュの使用量を制御できる。さらに、キャッシュが大量に使用されることを回避できると共に、次に処理する受信データがキャッシュからメモリへ追い出されることを回避できる。すなわち、追い出されたデータを再度メモリから読み出すことによる処理性能の低下を抑制できる。実施形態2.次に、第2の実施形態について説明する。図5は、本発明の第2の実施形態におけるキャッシュ制御装置の例を示すブロック図である。なお、第1の実施形態と同様の構成については、図1と同一の符号を付し、説明を省略する。本実施形態におけるキャッシュ制御装置も、プロセッサ1と、NIC2と、メモリ3とを備えている。NIC2およびメモリ3については、第1の実施形態と同様である。プロセッサ1は、2つのCPU11と、キャッシュ12と、MC13と、IOC15とを含む。2つのCPU11は、それぞれキャッシュ12に接続される。すなわち、本実施形態におけるキャッシュ制御装置は、図5に例示するように、複数のCPU11がキャッシュ12を共有する構成のマルチコアプロセッサである。なお、CPU11、キャッシュ12、MC13、および、IOC15の内容は、第1の実施形態と同様である。このように、キャッシュ制御装置が図5に例示する構成をとる場合であっても、第1の実施形態と同様、メモリアクセスの削減およびキャッシュ使用量の抑制により、処理性能を向上させることができる。さらに、本実施形態によれば、共有されるキャッシュが大量に使用されることを抑制できる。よって、他のコアによる処理で扱われるデータをキャッシュからメモリに追い出すことが減るため、他の処理の性能低下を抑えられる。すなわち、本実施形態によれば、並列処理によるスケールアウトが可能になる。実施形態3.次に、第3の実施形態について説明する。本実施形態におけるキャッシュ制御装置の構成は、第1の実施形態と同様である。すなわち、本実施形態におけるキャッシュ制御装置も、プロセッサ1と、NIC2と、メモリ3とを備えている。また、プロセッサ1は、CPU11と、キャッシュ12と、MC13と、IOC15とを含む。ただし、図5に例示するように、キャッシュ制御装置が複数のCPU11を備えていてもよい。第3の実施形態では、受信したパケットの処理をCPU11が行っている間に、キャッシュ制御装置がn個以上のパケットを新たに受け取った場合の処理について説明する。図6は、本実施形態におけるCPU11の例を示すブロック図である。本実施形態におけるCPU11は、領域設定手段21と、領域削除手段22と、受信データ判定手段23と、データ読取手段24とを有する。なお、領域設定手段21および領域削除手段22については、第1の実施形態と同様である。また、CPU11は、キャッシュ制御装置の記憶部図示せずに記憶されたプログラムキャッシュ制御用プログラムを読み込み、そのプログラムに従って、領域設定手段21、領域削除手段22、受信データ判定手段23およびデータ読取手段24として動作してもよい。受信データ判定手段23は、予め定められた所定量の受信データを書き込み可能な領域すなわち、書き込み領域に書き込むことが可能な量を超えるデータを受信したか否かを判定する。具体的には、受信データ判定手段23は、n個先の受信データを受信したか否かを確認する。受信データ判定手段23は、例えば、キャッシュ12に設定されたキャッシュインジェクションの対象が予め定められた所定量になっているか否かを判定することにより、書き込み領域に設定可能な量を超えるデータを受信したか否かを判定してもよい。設定可能な量を超えるデータを受信した場合、受信データ判定手段23は、IOC15に対して、設定可能な量を超えるデータをメモリ3に書き込むよう指示する。図7は、受信バッファキューRQに設定されるデータ構造の例を示す説明図である。図7に示す例では、受信バッファキューが、受信したデータを記憶する領域である受信データ領域と、受信したデータを管理する領域である管理用データ領域とを含んでいることを示す。このように、受信バッファキューには、パケットごとに管理用データ領域と受信データ領域が確保される。なお、図7では、受信バッファキューを連続領域として確保している場合を例示しているが、受信バッファキューをリスト構造で管理する場合のデータ構造も同様である。また、受信データ領域のみをキャッシュインジェクションの対象としてもよく、受信データ領域と管理用データ領域の両方をキャッシュインジェクションの対象としてもよい。受信されたデータは、受信データ領域に、その領域の先頭から書き込まれる。また、管理用データ領域には、受信時のタイムスタンプ、受信データサイズ、受信が完了したことを示す受信完了フラグなどが含まれる。受信データ判定手段23は、メモリ3にデータを書き込む指示を行う際、管理用データ領域に設定すべき情報を受信したデータと合わせて書き込む指示を行う。データ読取手段24は、メモリ3とキャッシュ12のいずれかを選択して書き込まれたデータを読み取る。例えば、メモリ3が図7に例示するデータ構造の場合、受信したデータに対して受信データフラグが受信完了を示しているのであれば、その受信データはメモリ上に書き込まれていることを意味する。この場合、データ読取手段24は、プリフェッチを行う。一方、受信したデータがメモリ3上に記憶されていない場合、領域設定手段21は、受信したデータを記憶する領域をキャッシュインジェクションの対象としてキャッシュ12に新たに設定する。このように、受信データ判定手段23が書き込み領域に設定可能な量を超えるデータを受信したと判定した場合すなわち、n個先のデータを受信したと判定した場合、データ読取手段24は、受信データをメモリ3からプリフェッチする。次に、プロセッサ1内の動作について説明する。図8は、本実施形態におけるキャッシュ制御装置の動作例を示すフローチャートである。なお、初期化時に書き込み領域をキャッシュインジェクションの対象として設定する処理は、第1の実施形態と同様である。以降、パケットを受信するごとに、図8に例示するステップS401~ステップS405の処理が行われる。キャッシュ制御装置がパケットを受信すると、受信したパケットに対するパケット処理が行われるステップS401。なお、ステップS401の処理は、第1の実施形態におけるステップS301の処理と同様である。パケット処理の完了後、領域削除手段22は、処理を終えた対象データのキャッシュを削除するステップS402。キャッシュの削除後、受信データ判定手段23は、n個先のパケットが既に受信されているか否かを確認するステップS403。受信データ判定手段23は、例えば、図7に例示する管理用データ領域内に含まれる受信完了フラグをもとにn個先のパケットが既に受信されているか否かを確認する。n個先のパケットが既に受信されている場合ステップS403におけるYES、n個先のパケットデータはメモリ上に書き込まれているため、データ読取手段24は、プリフェッチを行うステップS404。一方、n個先のパケットがまだ受信されていない場合ステップS403におけるNO、領域設定手段21は、そのパケットデータが書き込まれる領域をキャッシュインジェクションの対象に設定するステップS405。この場合、データ読取手段24は、キャッシュ12から対象データを読み取ることになる。以上のように、本実施形態によれば、受信データ判定手段23が、書き込み領域に書き込むことが可能な量を超えるデータを受信したか否かを判定する。書き込み領域に書き込むことが可能な量を超えるデータを受信した場合、IOC15がその受信データをメモリ3に書き込む。そして、データ読取手段24が、その受信データをメモリ3からプリフェッチする。よって、第1の実施形態の効果に加え、キャッシュ制御装置が一時的に受信処理性能を超えたパケットを受信した場合であっても、パケットを欠落させず、かつ、メモリアクセスによる遅延を抑制して受信データを処理できる。例えば、dcbz命令により0で初期化されたキャッシュを設定する場合、メモリのデータは参照されない。そのため、n個目以降のパケットデータがDMAによりメモリへ書き出された後に、dcbz命令によってキャッシュを作成する方法では、CPUが0で初期化されたキャッシュ上のデータを読み込むことになる。すなわち、CPUが受信したデータと異なるデータを参照してしまうことになる。しかし、本実施形態では、図8に例示する処理に基づいてキャッシュ12を制御し、メモリ3上に書かれたパケットデータも処理するため、キャッシュの登録方法によりn個目以降のパケットデータが適切に処理されないという問題を回避できる。実施形態4.次に、第4の実施形態について説明する。本実施形態におけるキャッシュ制御装置の構成は、第1の実施形態と同様である。ただし、図5に例示するように、キャッシュ制御装置が複数のCPU11を備えていてもよい。第1の実施形態~第3の実施形態では、各受信データ領域の全体をキャッシュインジェクションの対象にする場合について説明した。本実施形態では、キャッシュの使用量をさらに抑えるため、受信データにおけるヘッダ等の先頭部分だけをキャッシュインジェクションの対象にする点において、第1の実施形態~第3の実施形態と異なる。それ以外については、第1の実施形態~第3の実施形態と同様である。図9は、受信バッファキューRQに設定されるデータ構造の他の例を示す説明図である。図9に例示するRQは、図7に例示するRQと同様、受信データ領域と管理用データ領域とを含む。また、図9に例示するRQのうち網掛け部分が、本実施形態においてキャッシュインジェクションの対象とする領域に相当する。領域設定手段21は、キャッシュインジェクションの対象として、各受信データのうちの少なくとも一部の領域をキャッシュ12に設定する。以下、この一部に相当する領域のことを、縮小領域と記す。具体的には、領域設定手段21は、各受信データ領域のうち、先頭kキャッシュラインの領域をキャッシュインジェクションの対象として設定する。ここで、kは、予め定められた整数値である。このようにすることで、受信データ領域のうち受信データが書き込まれないキャッシュの領域の使用量を削減できる。例えば、受信データがkキャッシュライン分のサイズ以下の場合、受信データ全てを書き込む場合と比較すると、1パケット毎に受信データ領域サイズ-kキャッシュラインのサイズ分のキャッシュ使用量を削減できる。なお、受信データがkキャッシュライン分のサイズより大きい場合、CPU11は、メモリ3を参照して、受信データの残り部分を参照するようにすればよい。なお、図9では、受信データ領域の情報をキャッシュインジェクションの対象とする場合を例示しているが、キャッシュインジェクションの対象に管理用データ領域の情報を含めてもよい。以上のように、本実施形態によれば、領域設定手段21が各受信データのうちの少なくとも一部の領域をキャッシュインジェクションの対象領域としてキャッシュ12に設定する。そのため、第1の実施形態~第3の実施形態における効果に加え、キャッシュ使用量を削減することができる。すなわち、例えば、図9に例示する受信バッファキューを用いてパケットの受信する処理を行う場合、受信データ領域すべてをキャッシュインジェクションの対象としてキャッシュ12に設定した場合、受信データ領域のうち、受信データが書き込まれない領域のキャッシュは無駄になってしまう。しかし、本実施形態では、受信データが書き込まれない領域部分を削減させるため、キャッシュの使用量をさらに抑えられる。実施形態5.次に、第5の実施形態について説明する。第4の実施形態では、受信データ領域のうちの一部のデータ領域をキャッシュインジェクションの対象としてキャッシュ12に設定する場合について説明した。本実施形態におけるキャッシュ制御装置は、第4の実施形態における処理に加え、受信したデータのうちキャッシュインジェクションされなかったデータの残り部分を受信データのサイズに合わせてプリフェッチする処理を行う。本実施形態におけるキャッシュ制御装置の構成も、第1の実施形態と同様である。すなわち、本実施形態におけるキャッシュ制御装置も、プロセッサ1と、NIC2と、メモリ3とを備えている。また、プロセッサ1は、CPU11と、キャッシュ12と、MC13と、IOC15とを含む。ただし、図5に例示するように、キャッシュ制御装置が複数のCPU11を備えていてもよい。図10は、本実施形態におけるCPU11の例を示すブロック図である。本実施形態におけるCPU11は、領域設定手段21と、領域削除手段22と、受信データ判定手段23と、データ読取手段24と、サイズ比較手段25とを有する。なお、領域設定手段21、領域削除手段22および受信データ判定手段23については、第4の実施形態と同様である。また、CPU11は、キャッシュ制御装置の記憶部図示せずに記憶されたプログラムキャッシュ制御用プログラムを読み込み、そのプログラムに従って、領域設定手段21、領域削除手段22、受信データ判定手段23、データ読取手段24およびサイズ比較手段25として動作してもよい。サイズ比較手段25は、各受信データの先頭から一部に相当する領域すなわち、縮小領域のサイズと、受信データのサイズとを比較する。サイズ比較手段25は、受信データのサイズを、例えば、図9に例示する管理用データ領域内に含まれる受信データサイズを基に判断してもよい。受信データのサイズが縮小領域のサイズ以下の場合、受信データはキャッシュインジェクションされる。一方、受信したデータサイズが縮小領域のサイズよりも大きい場合、キャッシュインジェクションされなかった領域が存在することになる。この場合、データ読取手段24は、メモリ3からその領域のデータをプリフェッチする。このようにすることで、キャッシュの使用量を減らし、かつメモリアクセスによる遅延を削減できる。次に、動作について説明する。図11は、本実施形態におけるキャッシュ制御装置の動作例を示すフローチャートである。キャッシュ制御装置がパケットを受信すると、サイズ比較手段25は、受信したデータのサイズとキャッシュインジェクションの対象に登録したkキャッシュラインのサイズとを比較するステップS501。サイズ比較手段25は、例えば、受信バッファキューにおける管理用データ領域を参照して、受信したデータのサイズを判断すればよい。受信したデータサイズが縮小領域のサイズ以下の場合ステップS501におけるNO、受信データはキャッシュインジェクションされる。一方、受信したデータサイズが縮小領域のサイズよりも大きい場合ステップS501におけるYES、データ読取手段24は、メモリ3からその領域のデータをプリフェッチするステップS502。その後、受信したパケットのパケット処理が行われるステップS503。なお、ステップS501の処理は、第1の実施形態におけるステップS301の処理と同様である。パケット処理の完了後、領域削除手段22は、処理を終えた対象データのキャッシュを削除するステップS504。そして、領域設定手段21は、n個先のパケットが書き込まれる領域をキャッシュインジェクションの対象として設定するステップS405。以上のように、本実施形態によれば、サイズ比較手段25が縮小領域のサイズと受信データのサイズとを比較する。そして、受信データのサイズが縮小領域のサイズ以下の場合、IOC15は、受信データのうち縮小領域のサイズを超える部分のデータをメモリ3に書き込み、データ読取手段24は、縮小領域のサイズを超える部分の受信データをメモリ3からプリフェッチする。よって、第4の実施形態における効果に加え、メモリアクセスによる遅延をより削減することができる。以下、具体的な実施例により本発明を説明するが、本発明の範囲は以下に説明する内容に限定されない。本実施例では、特許文献1に記載された実装方法を用いて、キャッシュインジェクションを実現するものとする。すなわち、本実施例におけるプロセッサは、特許文献1に記載されているように、キャッシュしているデータをキャッシュインジェクションの対象とするものとする。また、本実施例におけるプロセッサは、非特許文献2に記載されたdcbz命令およびDataCacheBlockInvalidatedcbi命令によりキャッシュを操作できるものとする。なお、非特許文献2に記載されたdcbi命令とは、キャッシュをメモリに書き出さずに削除する命令である。次に、本実施例で用いる受信バッファのデータ構成について説明する。本実施例で用いる受信バッファは、図9に例示するように、連続した領域に等間隔で順にデータが格納されるキューを想定する。また、受信バッファには、パケットごとに管理用データ領域と受信データ領域とを有する。さらに、管理用データ領域には、受信時のタイムスタンプ、受信データサイズ、および受信完了フラグ等が含まれる。また、管理用データ領域と受信データ領域のサイズは、それぞれキャッシュラインサイズの整数倍とする。また、領域設定手段21は、初期化時、キューの先頭からn個分のパケットを書き込む領域をキャッシュインジェクションの対象としてキャッシュ12に設定するものとする。ここで、nには、キャッシュサイズと受信処理の性能から最適な値が予め設定される。例えば、第2の実施形態で示すように、2つのCPUが並列でパケット処理を行う場合、キャッシュサイズ/2>受信データ領域のサイズ×nになるnを選択することで、受信データのキャッシュがメモリへ追い出されることを抑制できる。また、第3の実施形態で示すように、プリフェッチを完了するまでにかかる時間<n個のパケットに対する処理時間になるnを選択することで、メモリアクセスによる遅延をなくすことができる。なお、整数nの値は、プログラム実行中に変更しないものとする。次に、本実施例によるキャッシュ制御装置の動作について説明する。まず初めに、全受信データ領域をDMAの対象としておく。その後、初めに受信するn個のパケットについての受信データ領域をキャッシュインジェクションの対象とするため、プロセッサ例えば、領域設定手段21は、dcbz命令によりキャッシュを作成する。その後、パケットごとに行われる一般的な受信処理の後、プロセッサ例えば、領域削除手段22および領域設定手段21は、ステップS711に例示するように、キャッシュを操作する。具体的には、プロセッサ例えば、領域削除手段22は、処理対象であったパケットに対応する受信データ領域のキャッシュをdcbi命令で削除する。そして、プロセッサ例えば、領域設定手段21は、n個先のパケットが書き込まれる受信データ領域をキャッシュインジェクションの対象とするため、dcbz命令によりキャッシュを作成する。その結果、ステップS710に例示するように、キャッシュ12の内容が更新される。なお、n個先の受信データパケットが書き込まれる領域は、処理対象であったパケットの受信データ領域を指すアドレスに、管理用データ領域サイズ受信データ領域サイズ×nを加算することで算出できる。なお、プロセッサ例えば、領域削除手段22および領域設定手段21は、それぞれのキャッシュ操作を受信データ領域の全キャッシュラインに対して行う。このような処理を行うことで、例えば、図4bに例示する受信バッファのように、常にn個のパケットデータのみキャッシュされることになる。次に、本発明の最小構成について説明する。図12は、本発明によるキャッシュ制御装置の最小構成の例を示すブロック図である。本発明によるキャッシュ制御装置は、予め定められた量の受信データ例えば、n個分のパケットを書き込み可能な領域である書き込み領域例えば、キャッシュインジェクションの対象領域をキャッシュメモリ例えば、キャッシュ12に設定する領域設定手段81と、書き込み領域に書き込まれた一部または全部の受信データに対する処理例えば、パケット処理ごとに、その処理の対象になった受信データが書き込まれた領域を削除する例えば、キャッシュを削除する領域削除手段82例えば、領域削除手段22とを備えている。領域設定手段81は、受信データに対する処理ごとに、予め定められた量の受信データ例えば、n個分のパケットを受信した後に受信する受信データ例えば、n個先のパケットを書き込む位置に、受信データを書き込み可能な領域として、削除された領域に相当する量の領域を新たに設定する。以上のような構成により、受信したデータをキャッシュメモリに書き込んで処理を行う場合に、大量のデータを受信する状況であっても、処理性能が低下することを抑制できる。また、キャッシュ制御装置が、受信データを書き込み領域に書き込む受信データ書き込み手段例えば、IOC15と、メインメモリ例えば、メモリ3とキャッシュメモリのいずれかを選択して、書き込まれた受信データを読み取るデータ読取手段例えば、データ読取手段24と、書き込み領域に書き込むことが可能な量を超えるデータを受信したか否かを判定する受信データ判定手段例えば、受信データ判定手段23を備えていてもよい。そして、受信データ書き込み手段が、書き込み領域に書き込むことが可能な量を超えた受信データをメインメモリに書き込み、データ読取手段が、受信データをメインメモリからプリフェッチしてもよい。また、領域設定手段81は、各受信データのうちの少なくとも一部の領域例えば、先頭kキャッシュラインの領域である縮小領域を書き込み可能な領域としてキャッシュメモリに設定してもよい。また、キャッシュ制御装置は、縮小領域のサイズと受信データのサイズとを比較するサイズ比較手段例えば、サイズ比較手段25を備えていてもよい。そして、受信データ書き込み手段は、受信データのサイズが縮小領域のサイズ以下の場合、受信データのうち縮小領域のサイズを超える部分のデータをメインメモリに書き込み、データ読取手段は、受信データのサイズが縮小領域のサイズ以下の場合、縮小領域のサイズを超える部分の受信データをメインメモリからプリフェッチしてもよい。以上、実施形態及び実施例を参照して本願発明を説明したが、本願発明は上記実施形態および実施例に限定されるものではない。本願発明の実施形態および実施例の枠内において、種々の変更および調整が可能である。