過充電保護回路と、前記過充電保護回路に接続され、且つ第一ロジック出力と第二ロジック出力を備えるロジック回路と、前記ロジック回路の第一ロジック出力と前記第二ロジック出力とに接続されて、過充電保護状態である時、前記第一ロジック出力と前記第二ロジック出力を高電圧レベルに変換するレベルシフト回路と、前記レベルシフト回路に接続されているベーススイッチング回路と、リチウム電池の負極と外部回路の負極との間に増幅管と、を含むリチウム電池保護回路において、前記レベルシフト回路は、前記第二ロジック出力に接続されている1つの第一インバーターと、少なくとも1つがソースドレイン高電圧とゲートソース低電圧とを有している複数のPMOSトランジスターと、少なくとも1つが低電圧NMOSトランジスターである複数のNMOSトランジスターと、を含む、ことを特徴とするリチウム電池に接続されたリチウム電池保護回路。複数のPMOSトランジスターは、外部回路の負極のマイナス高圧を受けることができ、前記複数のNMOSトランジスターは、低電圧レベルのみを受けることができる、ことを特徴とする請求項1に記載のリチウム電池保護回路。前記ベーススイッチング回路は、増幅管のベースと、レベルシフト回路と、第一ロジック出力とに接続され、前記ベーススイッチング回路は、低電圧レベルを高電圧レベルに変換し、且つ前記第一ロジック出力に基づいて高電圧レベルを増幅管のベースとレベルシフト回路に提供する、ことを特徴とする請求項1に記載のリチウム電池保護回路。前記リチウム電池保護回路は、負電極とベーススイッチング回路との間に接続されているクランプ回路をさらに含み、前記クランプ回路は、過充電保護状態において、ベーススイッチング回路の1つのNMOSトランジスターのみが低電圧レベルを受けるようにする、ことを特徴とする請求項1に記載のリチウム電池保護回路。前記ベーススイッチング回路は、負極のマイナス高圧を受ける抵抗をさらに含み、前記抵抗は、過充電保護状態において少なくとも1つの低電圧NMOSトランジスターを代替する、ことを特徴とする請求項3に記載のリチウム電池保護回路。前記リチウム電池保護回路は、過電流保護回路と、短絡保護回路と、クランプ回路とさらに含み、前記クランプ回路は、過電流保護回路、短絡保護回路とリチウム電池の負極との間に接続されて、過充電保護状態において、負電極上のマイナス高圧が過電流保護回路と短絡保護回路を破壊することを保護する、ことを特徴とする請求項1に記載のリチウム電池保護回路。前記第一ロジック出力は、第一トランジスター組に接続され、前記第一トランジスター組は、複数の直列ダイオード形に接続される第一組NMOSトランジスターを含み、前記第一組NMOSトランジスターは、一個の単独のNMOSトランジスターに接続されており、前記第二ロジック出力は、第二トランジスター組に接続され、前記第二トランジスター組は、複数の直列ダイオード形に接続される第二組NMOSトランジスターを含み、前記第一組NMOSトランジスターは、単独のNMOSトランジスターに接続され、他の一個の単独のNMOSトランジスターに並列接続されている、ことを特徴とする請求項1に記載のリチウム電池保護回路。前記複数のPMOSトランジスターは、第一~第七である七個のPMOSトランジスターを含み、前記複数のNMOSトランジスターは、第一~第十二である十二個のNMOSトランジスターを含み、第四NMOSトランジスターは、第四PMOSトランジスターを介して前記第一ロジック出力に接続されており、第一トランジスター組は、直列接続されている第五NMOSトランジスターと、第六NMOSトランジスターと、第七NMOSトランジスターとを含み、且つ直列接続された3つのNMOSトランジスターは、第四NMOSトランジスターに接続されており、第八NMOSトランジスターは、第六PMOSトランジスターを介して前記第二ロジック出力に接続されており、直列接続されている第九NMOSトランジスターと、第十NMOSトランジスターと、第十一NMOSトランジスターとから構成される第二トランジスター組は、第八NMOSトランジスターに接続され、第七PMOSトランジスターは、第一インバーターを介して第二ロジック出力に接続されており、第十二NMOSトランジスターのゲートとソースは、第八NMOSトランジスターのドレインとソースにそれぞれ接続されており、前記第十二NMOSトランジスターのドレインは、増幅管のゲートに接続されている、ことを特徴とする請求項1に記載のリチウム電池保護回路。前記ベーススイッチング回路は、前記前記第一ロジック出力に接続されている第二インバーターを含む、ことを特徴とする請求項1に記載のリチウム電池保護回路。過放電保護回路と、過放電保護回路に接続されてリチウム電池保護回路が休止状態から初期状態になるようにする過放電保護異常処理回路とをさらに含む、ことを特徴とする請求項1に記載のリチウム電池保護回路。第一ロジック出力と第二ロジック出力を備えるロジック回路と、前記ロジック回路の第一ロジック出力と前記第二ロジック出力とに接続されて、過充電保護状態である時、前記第一ロジック出力と前記第二ロジック出力の電圧を高電圧レベルに変換するレベルシフト回路と、前記レベルシフト回路に接続されているベーススイッチング回路と、リチウム電池の負極と外部回路の負極との間に増幅管と、を含むリチウム電池保護回路において、前記レベルシフト回路は、第二トランジスターを介して前記第一ロジック出力に接続されている第一トランジスターと、直列接続される第三トランジスターを備え、且つ前記第一トランジスターのソースとドレインに並列接続されている第一トランジスター組と、第五トランジスターを介して前記第二ロジック出力に接続されている第四トランジスターと、を含み、第二トランジスター組は、直列接続される第六トランジスターを含み、且つ第四トランジスターのソースとドレインに並列接続されている、ことを特徴とするリチウム電池保護回路。前記ベーススイッチング回路は、前記第一ロジック出力、レベルシフト回路中の第一トランジスターと第四トランジスターに接続され、且つレベルシフト回路に第一ロジック出力に基づいた電圧を提供する、ことを特徴とする請求項11に記載のリチウム電池保護回路。前記ベーススイッチング回路は、第一ロジック回路に接続されているインバーターと、ゲートがインバーターの出力端に接続されている第七トランジスターとをさらに含む、ことを特徴とする請求項12に記載のリチウム電池保護回路。前述した問題点に鑑みて、本発明は、前述した問題を解決することができるリチウム電池保護回路を提供することを目的とする。上記の課題を解決するため、本発明において、以下のようなリチウム電池保護回路を提供する。前記リチウム電池保護回路は、過充電保護回路と、ロジック回路とを含む。前記ロジック回路は、第一ロジック出力端と第二ロジック出力端を備える。前記リチウム電池保護回路は、前記ロジック回路の第一ロジック出力端と前記第二ロジック出力端とに接続されているレベルシフト回路をさらに含む。前記レベルシフト回路は、過充電保護状態になる場合、第一ロジック出力端と前記第二ロジック出力端と出力した信号を高電圧レベルに変換する。前記リチウム電池保護回路は、前記レベルシフト回路に接続されているベーススイッチング回路と、リチウム電池の負極と外部回路の負極との間に増幅管と、をさらに含む。前記レベルシフト回路は、前記第二ロジック出力に接続されている第一インバーターと、一組のPMOSトランジスターと、一組のNMOSトランジスターとを含む。前記一組のPMOSトランジスターにおいて、少なくとも一個のPMOSトランジスターが高いソースドレイン電圧と低いゲートソース電圧とを有するPMOSトランジスターである。前記一組のNMOSトランジスターにおいて、少なくとも一個のNMOSトランジスターが低電圧NMOSトランジスターである。本発明においては、以下のようなリチウム電池保護回路も提供する。前記リチウム電池保護回路は、ロジック回路と、レベルシフト回路と、を含む。前記ロジック回路は、第一ロジック出力端と第二ロジック出力端を備える。前記レベルシフト回路は、前記ロジック回路の第一ロジック出力端と第二ロジック出力端に接続されている。過充電保護状態になる場合、前記レベルシフト回路は、前記第一ロジック出力端と第二ロジック出力端が出力した信号の電圧を昇圧する。前記リチウム電池保護回路は、前記レベルシフト回路に接続されているベーススイッチング回路と、リチウム電池の負極と外部回路の負極との間に増幅管と、をさらに含む。前記レベルシフト回路は、第二トランジスターを介して前記第一ロジック出力端に接続されている第一トランジスターと第一トランジスター組とを含む。前記第一トランジスター組は、直列並列接続方法により前記第一トランジスターのソースとドレインに接続されている第三トランジスターを含む。前記レベルシフト回路は、第五トランジスターを介して前記第二ロジック出力に接続されている第四トランジスターと第二トランジスター組をさらに含む。前記第二トランジスター組は、直列並列接続方法により第四トランジスターのソースとドレインに接続されている第六トランジスターをさらに含む。本技術分野の技術者は、本発明の明細書、特許請求の範囲、図面により本発明を理解することができる。本発明の実施例に係る細かい構造は、図面に記載されている。本発明の図面において、同様な符号は、通常同様又は類似する部品を示す。図3は、本発明の実施例に係るリチウム電池保護回路300を示す図である。図3に示すとおり、リチウム電池の正極と負極は、外部回路のB、B-にそれぞれ接続されている。制御回路16集積ICは、コンデンサーC1とリチウム電池を接続することによりリチウム電池保護回路を形成する。即ち、リチウム電池保護回路は、集積IC型制御回路16と、コンデンサーC1とを含む。制御回路16は、集積された複数の部品を含む。例えば、第一抵抗R1、第二抵抗R2、増幅管M1、バイアス回路、多重スイッチ、過放電保護回路、過充電保護回路、遅延回路、ロジック回路302、過電流保護回路303、短絡保護回路304、システム休止回路305、レベルシフト回路306、ベーススイッチング回路307、クランプ回路308である。前述した部品は、需要により適当に加減することができる。具体的に説明すると、前記過放電保護回路と過充電保護回路とは、多重スイッチを介してリチウム電池の一端に接続されている例えば、両方ともリチウム電池の正極に接続されている。前記過放電保護回路と過充電保護回路とは、両方とも前記遅延回路に接続されている。前記過電流保護回路303と短絡保護回路304とは、増幅管M1と、抵抗R2と、クランプ回路308とを介してリチウム電池の他端に接続されている例えば、リチウム電池の負極に接続されている。前記ロジック回路302は、遅延回路に接続されて、過放電保護回路、過充電保護回路、過電流保護回路303、短絡保護回路304などにより形成される充電/放電状態に関する情報を受信する。前記ロジック回路302は、システム休止回路305とレベルシフト回路306に接続されることもできる。この場合、ロジック回路302がシステム休止回路305とレベルシフト回路306を制御するので、電池保護用プログラムを実現することができる。前記レベルシフト回路306は、増幅管M1のゲートに接続される共に、ベーススイッチング回路307に接続されている。これにより、レベルシフト回路306が増幅管M1のベースに接続されている。前記増幅管M1は、リチウム電池の一端例えば、負極と、対応する外部電極例えば、負極B-とに接続されているので、充電/放電回路を制御することができる。ここにおいて、他の構造を応用することもできる。充電する過程において、前記リチウム電池の電圧が過充電保護電圧一般的には、4.2V~4.3Vである超える場合、ロジック回路302がレベルシフト回路306を介して増幅管M1をオフする。従って、充電回路が遮断され、充電が中止される。放電する過程において、リチウム電池の電圧が過放電保護電圧一般的には、2V~2.5Vであるより小さくなるとともに、低電圧状態の持続時間が所定の持続時間を超える場合、前記ロジック回路302がレベルシフト回路306を介して増幅管M1をオフする。これにより、放電が中止される。ロジック回路302がシステム休止回路305を介してすべての制御回路16を休止状態にするので、制御回路16により消耗を大幅に減らすことができる。放電する過程において、過大な電流が流れるか或いは短絡される場合も、ロジック回路302がレベルシフト回路306を介して増幅管M1をオフする。これにより、放電を中止して、リチウム電池を保護する。リチウム電池が過充電保護状態になる場合、外部回路の負極B-がマイナス高圧を生成する。前記マイナス高圧は、充電回路において最低の電位である。増幅管M1を確実にオフするため、増幅管M1のベース及びゲートのマイナス高圧と負極B-の電圧とが同様になるようにする。このため、レベルシフト回路306がロジック低電圧をマイナス高圧に変換して増幅管M1に提供する。ベーススイッチング回路307は、増幅管M1のベース電圧をマイナス高圧に変換する。リチウム電池が正常の放電状態になる場合、外部回路の負極電圧が0Vより大きくなることができる。過電流、短絡、過放電などが発生する時、増幅管M1を確実にオフするため、ベーススイッチング回路307が増幅管M1のベース電圧を最低電位0Vに変換する。前記レベルシフト回路306とベーススイッチング回路307との主な作用は、増幅管M1のゲート端の電位とベース端の電位とを変換することである。リチウム電池が過充電状態になる場合、外部回路の負極B-は、マイナス高圧最低-20Vを生成し、クランプ回路308は、マイナス高圧が所定の範囲-2V~-3Vに入るように制限する。これにより、過電流保護回路303と短絡保護回路304との中の低電圧MOS部品を保護し、このような回路/設備がマイナス高圧により破損されることを防ぐことができる。従って、リチウム電池保護回路の安定性を改善すると共に、前記保護回路の応用範囲を広げることができる。リチウム電池が正常の充電状態、放電状態又は過放電保護状態になる場合、前記クランプ回路308が作動しない時に出力する電圧と外部回路の負極B-の電圧とが同じである。本発明の実施例に係るリチウム電池保護回路300の中のトランジスターがマイナス高圧により破損されることを防ぐため、以下のような保護回路をさらに提供する。図4は、本発明の実施例に係るリチウム電池保護回路300の保護回路400を示す図である。図4に示す通り、保護回路400は、ロジック回路15又はロジック回路302と、レベルシフト回路13又はレベルシフト回路306と、ベーススイッチング回路14又はベーススイッチング回路307と、増幅管M1と、クランプ回路11とを含む。前述した部品は、需要に基づいて加減することができる。前記レベルシフト回路13は、ロジック回路15に接続し、ベーススイッチング回路14は、レベルシフト回路13と増幅管M1に接続し、前記クランプ回路11は、外部回路の負極B-とベーススイッチング回路14との間に接続することができる。具体的には、前記レベルシフト回路13は、電流源と、電流源Ibと、画像生成PMOSトランジスター第一画像生成PMOSトランジスターP1と、第二画像生成PMOSトランジスターP2と、第三画像生成PMOSトランジスターP3と、第五画像生成PMOSトランジスターP5とを含むと、NMOS電流源第一NMOS電流源N1と、第二NMOS電流源N2と、第三NMOS電流源N3と、第四NMOS電流源N4と、第八NMOS電流源N8とを含むとを含む。前記レベルシフト回路13は、電圧のレベルシフトと反転を制御する第四画像生成PMOSトランジスターP4と第六画像生成PMOSトランジスターP6とをさらに含む。第一組のNMOSトランジスターを第四NMOSトランジスターN4に接続することにより、第四NMOSトランジスターN4のソースドレイン電圧を制限し、且つ第二組のNMOSトランジスターを第八NMOSトランジスターN8に接続することにより、第八NMOSトランジスターN8と第七PMOSトランジスターP7と、第十二NMOSトランジスターN12とのソースドレイン電圧を制限する。従って、これにより増幅管M1のゲート電圧を制御する。第一組のNMOSトランジスターは、直列ダイオード形に接続される1つのNMOSトランジスター或いは2つ又は2つ以上のNMOSトランジスターをさらに含むことができる。第二組のNMOSトランジスターは、直列ダイオード形に接続される1つのNMOSトランジスター或いは2つ又は2つ以上のNMOSトランジスターをさらに含むことができる。本発明の実施例において、図4に示すとおり、第一組は、直列接続される3つのNMOSトランジスターを含む。即ち、第五NMOSトランジスターN5と、第六NMOSトランジスターN6と、第七NMOSトランジスターN7とを含む。第二組は、直列接続される3つのNMOSトランジスターを含む。即ち、第九NMOSトランジスターN9と、第十NMOSトランジスターN10と、第十一NMOSトランジスターN11とを含む。電流源Ibは、第一NMOSトランジスターN1のドレインに接続されている。第二NMOSトランジスターN2は、第一NMOSトランジスターN1にミラーリングコネクションされている。第一NMOSトランジスターN1のゲートとドレインとが接続され、ソースとベースは接地されている。第二NMOSトランジスターN2のゲートとドレインも接地されている。前述接続方法は、前述したとおり、2つ又は2つ以上のMOSトランジスターにおいて、各トランジスターの共用ゲート、共用ソース、ソースがベースに接続され、且つ少なくとも1つのMOSトランジスターのゲートとドレインが接続されることを示す。第一PMOSトランジスターP1と第二NMOSトランジスターN2のドレインが接続されている。第二PMOSトランジスターP2、第三PMOSトランジスターP3、第五PMOSトランジスターP5は、第一PMOSトランジスターP1にミラーリングコネクションされ、第一PMOSトランジスターP1のゲートとドレインは、接続されている。第三NMOSトランジスターN3と第二NMOSトランジスターN2とのドレインは、接続されている。第三NMOSトランジスターN3は、第四NMOSトランジスターN4と第八NMOSトランジスターN8にミラーリングコネクションされ、且つ第三NMOSトランジスターN3のゲートとドレインが接続されている。第五NMOSトランジスターN5と、第六NMOSトランジスターN6と、第七NMOSトランジスターN7とは、直列ダイオード形に接続されている。且つ、直列接続されている第五NMOSトランジスターN5と第六NMOSトランジスターN6と第七NMOSトランジスターN7とは、第四NMOSトランジスターN4に並列接続されている。前述した直列ダイオード形の直列接続方法は、直列接続されている2つ又は2つ以上のMOSトランジスターにおいて、各トランジスターの共用ゲート、共用ソース、隣接するMOSトランジスターのソースとドレインが接続され、且つ全てのMOSトランジスターがベースを共用するとともに、ベースが最後のMOSトランジスターのソースに接続されていることを示す。第五NMOSトランジスターN5と、第六NMOSトランジスターN6と、第七NMOSトランジスターN7とは、直列接続されている。且つ、直列接続されているNMOSトランジスターらは、第四NMOSトランジスターN4に並列接続されている。即ち、第五NMOSトランジスターN5のドレインは、第四NMOSトランジスターN4のドレインに接続され、第七NMOSトランジスターN7のソースは、第四NMOSトランジスターN4のソースに接続されている。第四NMOSトランジスターN4のソースは、第十四NMOSトランジスターN14のソースに接続され、第四NMOSトランジスターN4のドレインと第四PMOSトランジスターP4のドレインは、ベーススイッチング回路の第十四NMOSトランジスターN14のゲートに接続されている。第九NMOSトランジスターN9と、第十NMOSトランジスターN10と、第十一NMOSトランジスターN11とは、直列ダイオード形に接続されている。且つ、直列接続されているNMOSトランジスターらは、第八NMOSトランジスターN8に並列接続されている。第四PMOSトランジスターP4は、第三PMOSトランジスターP3と第四NMOSトランジスターN4との間に接続されている。即ち、第四NMOSトランジスターN4のソースは、第三PMOSトランジスターP3のドレインに接続され、第四PMOSトランジスターP4と第四NMOSトランジスターN4とは、ドレインを共用し2つのドレインの接続される接合点をSbと命名する、第四PMOSトランジスターP4のベースとソースは、互いに接続され、第四PMOSトランジスターP4とスイッチ回路14中の第十三NMOSトランジスターN13とは、ゲートを共用し、第四PMOSトランジスターP4のゲートは、ロジック回路15の入力端SBIに接続されている。第六PMOSトランジスターP6は、第五PMOSトランジスターP5と第八NMOSトランジスターN8との間に接続されている。即ち、第六PMOSトランジスターP6のソースは、第五PMOSトランジスターP5のドレインに接続され、第六PMOSトランジスターP6のドレインは、第八NMOSトランジスターN8のドレインに接続されている2つのドレインの接続される接合点をGtと命名する。第六PMOSトランジスターP6のベースとソースが接続され、第六PMOSトランジスターP6のゲートは、ロジック回路15の入力端Gtiに接続されている。第七PMOSトランジスターP7のゲートは、第一インバーターI5を介して第六PMOSトランジスターP6のゲートに接続されている。即ち、第六PMOSトランジスターP6のゲートは、第一インバーターI5の入力端に接続され、第七PMOSトランジスターP7のゲートは、第一インバーターI5の出力端に接続されている。第七PMOSトランジスターP7のソースとベースは、互いに接続され、第七PMOSトランジスターP7のドレインは、増幅管M1のゲートに接続されている。第十二NMOSトランジスターN12のゲートは、第八NMOSトランジスターN8のゲートに接続され、第十二NMOSトランジスターN12と第八NMOSトランジスターN8とは、ソースを共用する。第十二NMOSトランジスターN12のソートとベースとは、互いに接続され、第十二NMOSトランジスターN12のドレインは、増幅管M1のゲートに接続されている。即ち、第十二NMOSトランジスターN12のドレインは、第七PMOSトランジスターP7のドレインに接続されている2つのドレインの接続される接合点をGtDと示す。前記ベーススイッチング回路14は、増幅管M1のベース電圧を変換することができるいずれの部品又は回路を含むことができる。例えば、ベーススイッチング回路14は、第十三NMOSトランジスターN13と、第十四NMOSトランジスターN14と、第十三NMOSトランジスターN13と第十四NMOSトランジスターN14との間に直列接続されている第三抵抗R13となどを含むことができる。第十三NMOSトランジスターN13のドレインは、接地されると共に、増幅管M1のソースに接続されている。前記第十三NMOSトランジスターN13のソースは、クランプ回路11の出力端に接続され、前記第十三NMOSトランジスターN13のゲートは、レベルシフト回路13に接続されている。第十四NMOSトランジスターN14のドレインは、外部回路の負極B-に接続され、第十四NMOSトランジスターN14のゲートは、レベルシフト回路13に接続され、第十四NMOSトランジスターN14のソースは、増幅管M1のベースとレベルシフト回路13とに接続されている。第十三NMOSトランジスターN13又は第十四NMOSトランジスターN14のソースは、ベースに接続されている。電流源Ibは、バイアス又は基準回路により形成することができる。即ち、第一NMOSトランジスターN1、第二NMOSトランジスターN2、第三NMOSトランジスターN3、第四NMOSトランジスターN4、第八NMOSトランジスターN8、第一PMOSトランジスターP1、第二PMOSトランジスターP2、第三PMOSトランジスターP3、第五PMOSトランジスターP5などは、このようなトランジスターと電流源の種類と/又は規格により決めることができる。例えば、ある実施例において、第一NMOSトランジスターN1と第二NMOSトランジスターN2とは、普通なNMOSトランジスターであり、第三~第十四NMOSトランジスターN3~14は、低電圧ベース隔離型NMOSトランジスターであり、第一~第七PMOSトランジスターP1~P7は、ソースドレイン電圧が高く、ゲートソース電圧が低いPMOSトランジスターである即ち、高いソースドレイン電圧を受けると共に、低いゲートソース電圧を受けることができるPMOSトランジスターである。。第五NMOSトランジスターN5と、第六NMOSトランジスターN6と、第七NMOSトランジスターN7とが直列ダイオード形に接続され、且つ第三PMOSトランジスターP3において流れえる電流が小さいので、接合点Sbと増幅管M1のベースsubとの間の電圧を3Vgsまで制限することができる3倍のNMOSトランジスターのゲートソース電圧で、約2V~3Vである。従って、第四~第七NMOSトランジスターN4~N7が相対的に低い電圧のみを受けることができる。同様に、第八~第十一NMOSトランジスターN8~N11も相対的に低い電圧のみを受けることができる。また、第三NMOSトランジスターN3がダイオード形に接続されている即ち、ゲートとドレインが一体に接続されているので、ゲートソース電圧とソースドレインの電圧も低い。従って、第三NMOSトランジスターN3も相対的に低い電圧のみを受けることができる。外部回路の負極B-にマイナス高圧が発生する場合、クランプ回路11が前記電圧を-2V~3V範囲まで制限する。第十三NMOSトランジスターN13のソース電圧が低いので、相対的に高い電圧レベルを受ける必要がない。前述したレベルシフト回路13とベーススイッチング回路14との組合により、特定するリチウム電池の保護機能を実現実施ことができる。例えば、リチウム電池が放電する過程において、保護回路の最高電圧がリチウム電池の電圧になることができる。この電圧は、低電圧例えば、4.3V又は4.3V以下である。ロジック回路15は、Sbi接合点が高電圧を出力するように制御する。この場合、第十三NMOSトランジスターN13が導通され、第四PMOSトランジスターP4がオフされる。第四PMOSトランジスターP4がオフされる時、第四~第七NMOSトランジスターN4~N7を流れる電流がなくなり、第四NMOSトランジスターN4と第十四NMOSトランジスターN14とがオフされ、且つ接合点Sbの電圧が増幅管M1のベース電圧Vsubまで下がる。従って、増幅管M1のベースが抵抗R3により接地されるとともに、第十三NMOSトランジスターN13に接続される。且つ電圧が0Vになる。正常の放電状態において、ロジック回路15は、Gtiが高電圧を出力するように制御する。前記電圧は、第一インバーターI5により低電圧レベルに変化し、第七PMOSトランジスターP7は、導通される。第六PMOSトランジスターP6は、オフされ、接合点Gtが低電圧になり、第十二NMOSトランジスターN12は、オフされる。接合点GtDが高電圧レベルを有しているので、増幅管M1が導通され、リチウム電池が正常に放電することができる。過放電、過電流、短絡のいずれもない場合、ロジック回路15に制御されるGtiが低電圧レベルを出力する。この場合、第七PMOSトランジスターP7が導通され、第六PMOSトランジスターP6がオフされ、且つ第五PMOSトランジスターP5の電流が、第八~十一NMOSトランジスターN8~11を通過する。接合点Gtの電圧は、3Vgs範囲約2V~3Vまで制限される。この電圧が第十二NMOSトランジスターN12の導通電圧より高いので、第十二NMOSトランジスターN12が導通され、接合点GtDの電圧レベルが低電圧レベルまで下げられる。また、増幅管M1がオフされ、放電回路が遮断されるので、異常な放電をするリチウム電池を保護することができる。リチウム電池が正常に充電される場合、ロジック回路15は、Sbiが低電圧を出力するように制御する。この場合、第十三NMOSトランジスターN13がオフされ、第四PMOSトランジスターP4が導通され、且つ接合点Sbの電圧が3Vgs範囲約2V~3Vまで制限され、第十四NMOSトランジスターN14が導通され、増幅管M1のベース電圧Vsubと外部回路の負極B-の電圧とが同じになる。この場合、リチウム電池の電圧が低く、且つ増幅管M1が導通されるので、回路全体が低電圧状態になることができる。充電を所定の時間以上継続する場合、リチウム電池の電圧が過充電保護電圧を超えることができる。この場合、ロジック回路15に制御されるGtiが低電圧レベルを出力する。従って、第七PMOSトランジスターP7がオフされ、十二NMOSトランジスターN12が導通され、接合点GtDの電圧レベルが低電圧レベルまで下げられ、増幅管M1がオフされる。また、外部回路の負極B-がマイナス高圧を生成する。従って、第十四NMOSトランジスターN14が導通され、増幅管M1のベース電圧もマイナス高圧になる。2つの接合点SbとGtの電圧が3VgsVb-Vb-は、増幅管M1のベース電圧又は外部回路の負極B-の電圧であるになる。入力信号SbiとGtiが低電圧レベル例えば0Vから高電圧レベル3VgsVb-、3Vgsは増幅管M1のベース電圧レベルより高いに変化するので、電圧レベルの変換を実現することができる。リチウム電池の過充電保護状態において、外部回路の負極B-がマイナス高圧を生成すると共に、接合点SbとGtもマイナス高圧3VgsVb-を生成する。第三~第六PMOSトランジスターP3~P6が前記マイナス高圧を受けるので、前記PMOSトランジスターP3~P6はソースドレイン電圧の高い特徴を有する。且つ、第三NMOSトランジスターN3のドレインは、マイナス高圧を生成し、第二PMOSトランジスターP2が前記マイナス高圧を受ける。接合点SbとGtにマイナス高圧があるが、第三~十一NMOSトランジスターN3~N11が受ける電圧が3Vgsより低い。従って、第三~十一NMOSトランジスターN3~N11が低電圧のみを受け、高電圧を受けない。過充電保護状態において、第十二NMOSトランジスターN12と第十四NMOSトランジスターN14が導通され、且つ2つのNMOSトランジスターのドレインの電圧が0Vに接近し、2つのNMOSトランジスターのゲートソース電圧が3Vgsを超えない。即ち、第十二NMOSトランジスターN12と第十四NMOSトランジスターN14が低電圧レベルのみを受けることができる。また、クランプ回路11が外部回路の負極B-のマイナス高圧が-2V~3Vの範囲になるように制限するので、第十三NMOSトランジスターN13も低電圧レベルのみを受けることができる。しかし、前記第三抵抗R3の両端の電圧差が大きいので、第三抵抗R3が高電圧を受けなければならない。本発明のある実施例において、耐高電圧多結晶から構成される第三抵抗R3を用いることができる。リチウム電池の過充電保護状態において、外部回路の負極B-は、マイナス高圧を生成し、ロジック回路15は、接合点SbiとGtiが低電圧レベル例えば0Vを出力するように制限する。前記低電圧レベルがレベルシフト回路13により高電圧レベル3VgsVb-に変換され、且つ第十二NMOSトランジスターN12と第十四NMOSトランジスターN14が導通される。このような低電圧レベルにおいて、ベーススイッチング回路14が外部回路の負極B-と低電圧レベル例えば0Vの電圧の間で変化するように制御する。前記ベーススイッチング回路14は、増幅管M1及びレベルシフト回路13ともレベル変換を行う。外部回路の負極B-のマイナス高圧は、高いソースドレイン電圧を有する第二~第七PMOSトランジスターP2~P7と第三抵抗R3とに受け入れられる。他の低電圧NMOSトランジスターの一端にも前記マイナス高圧が発生することができるが、前記NMOSトランジスターが受ける電圧差が小さいので、高電圧NMOSトランジスターを用いなくてもよい。図5は、本発明の他の実施例に係るリチウム電池保護回路500を示す図である。図5に示されている保護回路500と図4に示されている保護回路400とが類似する。図5に示すとおり、本実施例のベーススイッチング回路14は、第二インバーターI8と、高いソースドレイン電圧を有する第八~第九PMOSトランジスターP8~P9と、第十四NMOSトランジスターN14とを含む。第二インバーターI8の入力端は、レベルシフト回路の中の第四PMOSトランジスターP4のゲートに接続され、第二インバーターI8の出入端は、第八PMOSトランジスターP8と第九PMOSトランジスターP9のゲートに接続されている。第八PMOSトランジスターP8と第九PMOSトランジスターP9は、ソースを共用する。第八PMOSトランジスターP8のソースは、ベースに接続され、第九PMOSトランジスターP9のソースも、ベースに接続されている。第八PMOSトランジスターP8のドレインは、接地されると共に、増幅管M1のソースに接続されている。第九PMOSトランジスターP9のドレインは、第十四NMOSトランジスターN14のソースと、レベルシフト回路13の増幅管M1のベースと、第四NMOSトランジスターN4のソースとに接続されている。且つ、第十四NMOSトランジスターN14のゲートは、レベルシフト回路13の第四NMOSトランジスターN4のソースに接続され、第十四NMOSトランジスターN14のドレインは、外部回路の負極B-に接続されている。リチウム電池が充放電する過程において、ベーススイッチング回路14が作動することができる。例えば、リチウム電池が放電する過程において、ロジック回路15の制御Sbiが出力した高レベル電圧は、第二インバーターI8により低レベル電圧に変換される。第八PMOSトランジスターP8と第九PMOSトランジスターP9は、導通され、第十四NMOSトランジスターN14はオフされる。リチウム電池が過充電状態になる場合、増幅管M1のベース電圧Vsubを外部回路の負極B-と同様な電圧に変換しなければならない。そのため、第二インバーターI8が高電圧レベルを出力し、第八PMOSトランジスターP8と第九PMOSトランジスターP9がオフされ、第十四NMOSトランジスターN14が導通される。外部回路の負極B-がマイナス高圧になる場合、増幅管M1のベース電圧Vsubもマイナス高圧になる。マイナス高圧が高いソースドレイン電圧を有する第八及び第九PMOSトランジスターP8及びP10に受け入れられるので、図4に示されているクランプ回路11と第三抵抗R3とが必要しなくなる。即ち、ベーススイッチング回路14が、高いソースドレイン電圧特徴と低いゲートソース電圧特徴を有するPMOSトランジスターを使い、且つ1つのインバーターと低電圧NMOSトランジスターを増加する場合、クランプ回路が必要しなくなり、且つベーススイッチング回路14が高電圧を受けることもできる。また、図4においてクランプ回路11を用い、図4においてクランプ回路308を用いたが、実際の応用において、1つのクランプ回路を過電流保護回路、短絡保護回路、ベーススイッチング回路などに用いることができる。図6は、本発明の他の実施例に係るリチウム電池保護回路600を示す図である。図6に示されている保護回路600と図3に示されている保護回路300とが類似する。図6に示すとおり、本実施例のリチウム電池保護回路600は、制御回路16の中に集積されている過放電保護異常処理回路9をさらに含む。過放電保護異常処理回路9は、過放電保護回路10に接続されている。リチウム電池が放電する過程において、放電によりリチウム電池の電圧が過放電保護電圧通常は2V~2.5Vであるより低くなる場合、過放電保護回路10が起動する。具体的には、過放電状態の信号が遅延回路12を通過する場合、即ちリチウム電池の電圧が過放電保護電圧より低くなり、且つ持続時間が所定の持続時間を越える場合、ロジック回路302がレベルシフト回路306とベーススイッチング回路307とを介して増幅管M1をオフさせる。従って、リチウム電池がさらに放電することが停止される。且つ、ロジック回路302がシステム休止回路305を起動して、制御回路16全体が休止状態になるようにして、制御回路16による電力消耗を減らす。リチウム電池が放電する過程において、何れかの異常が発生する可能性がある。前記異常により、リチウム電池の電圧が過放電保護電圧より低いという仮想が表示され、且つ過放電保護回路10、ロジック回路302、システム休止回路305などによりシステムが休止状態になる恐れがある。しかし、実際的には、リチウム電池が過放電をしていない。保護回路600は、このような異常が発生する時、システムを回復させて正常に作動するようにする。この場合、通常外部から回復信号又は復位信号を入力しなければならない。前述した以外のことにより前述した問題が発生することを防ぎ、且つ外部の信号を入力することを避けるため、過放電保護異常処理回路9を制御回路16に集積させる。過放電保護異常処理回路9は、過放電保護回路10に接続されている。リチウム電池の電圧が過放電保護電圧より低くなる場合、過放電保護回路10がまずリチウム電池の電圧状況を分析する。低電圧は、異常又は不正常の放電によることだと過放電保護回路10が認定する場合、過放電保護異常処理回路9が前記異常又は不正常の放電を処理して、リチウム電池保護回路600が休止状態から初期状態又は正常状態になるようにする。従って、保護回路600を初期化するための外部復位信号が要らない。低電圧は、正常の放電によることだと過放電保護回路10が認定し、且つ低電圧レベルの持続時間が所定時間を越える場合、ロジック回路302が次の処理ステップを起動する例えば、休止状態を起動する。前述した方法とシステム、レベルシフト回路、ベース電圧スイッチング回路などは、高いソースドレイン電圧特徴を有するPMOSトランジスターと低電圧NMOSトランジスターを用いる。クランプ回路、レベルシフト回路、ベース電圧スイッチング回路を集積したので、高いソースドレイン電圧特徴と高いゲートソース電圧特徴とを有するPMOSトランジスターとNMOSトランジスターを用いる必要がない。従って、保護回路と/又は他の設備のコストを大幅に減らすことができる。また、制御回路に過放電保護異常処理回路が集積されているので、異常な状況により過放電保護状態である休止状態になることを防ぎ、且つ外部の復位信号を入力して保護回路を初期化することを避けることができる。本発明に記載されている実施例は、いずれかの半導体装置に用いることができる。本発明の実施例に対して容易に行うことができる色々な変換、改善は、当業者が容易に想到して得ることができるものである。