高電位側電源が供給され、イネーブル状態の制御信号により第一の発振信号を発生し、ディセーブル状態の前記制御信号により前記第一の発振信号よりも低周波数の第二の発振信号を発生する発振回路を有し、前記第一の発振信号或いは前記第二の発振信号に基づいて第一の電圧を生成する電源回路と、前記第一の電圧が電源として供給されるレベルシフト回路を含み、レベルシフトされた差動信号を生成するドライブ回路と、前記ドライブ回路から出力される前記差動信号に基づいて、RF共通信号端子とRF信号端子の間を選択接続するスイッチ回路と、を具備することを特徴とする高周波半導体スイッチ。前記発振回路は、第一乃至四のトランジスタ、第一の抵抗、及び第二の抵抗が設けられるバイアス回路と、発振回路コアと、出力バッファとを有し、前記第一のトランジスタは、第一の端子が前記高電位側電源に接続され、制御端子が第二の端子に接続され、前記第二のトランジスタは、第一の端子が前記高電位側電源に接続され、制御端子が前記第一のトランジスタの制御端子に接続され、前記第一のトランジスタとカレントミラー回路を構成し、前記第一の抵抗は、一端が前記第一のトランジスタの第二の端子に接続され、前記制御信号がイネーブル状態のときに一端から他端側へ第一の電流を流し、前記第二の抵抗は、一端が前記第一のトランジスタの第二の端子に接続され、他端が低電位側電源に接続され、一端から他端側へ前記第一の電流よりも小さな第二の電流を流し、前記第三のトランジスタは、第一の端子が前記第一の抵抗の他端に接続され、制御端子に前記制御信号が入力され、第二の端子が前記低電位側電源に接続され、前記第四のトランジスタは、第一の端子が前記第二のトランジスタの第二の端子に接続され、制御端子が第一の端子に接続され、第二の端子が前記低電位側電源に接続され、前記第一のトランジスタの第二の端子が前記発振回路コアの入力側に接続され、前記第四のトランジスタの第一の端子が前記発振回路コアの入力側に接続されることを特徴とする請求項1に記載の高周波半導体スイッチ。前記電源回路は、前記第一の発振信号或いは前記第二の発振信号に基づいて第一の正電圧及び第一の負電圧を生成し、前記ドライブ回路は、前記第一の正電圧及び前記第一の負電圧が電源として供給され、前記差動信号は、ハイレベルが前記第1の正電圧であり、ローレベルが前記第1の負電圧であることを特徴とする請求項1又は2に記載の高周波半導体スイッチ。前記電源回路は、前記高電位側電源の起動時に所定期間だけ動作して高電位源電圧の反転電圧を生成する反転昇圧回路が更に設けられ、前記反転電圧から前記第1の負電圧を生成することを特徴とする請求項3に記載の高周波半導体スイッチ。前記高電位側電源の起動時に前記高電位側電源電圧を検出し、前記高電位側電源電圧が所定電圧になると検出信号を前記反転昇圧回路に出力する電源起動検出回路を更に具備することを特徴とする請求項4に記載の高周波半導体スイッチ。高周波半導体スイッチの動作モード時にイネーブル状態の前記制御信号が供給され、高周波半導体スイッチのスリープモード時にディセーブル状態の前記制御信号が供給されることを特徴とする請求項1乃至5のいずれか1項に記載の高周波半導体スイッチ。前記高周波半導体スイッチは、同一SOI基板上に設けられ、SOI型のMOSトランジスタから構成されることを特徴とする請求項1乃至6のいずれか1項に記載の高周波半導体スイッチ。請求項1乃至7のいずれか1項に記載の高周波半導体スイッチと、前記高周波半導体スイッチを制御する制御信号を生成する制御部と、を具備することを特徴とする端末装置。本発明は、ウェークアップ時間を短縮することができる高周波半導体スイッチ、端末装置を提供することにある。一つの実施形態によれば、高周波半導体スイッチは、電源回路、ドライブ回路、及びスイッチ回路が設けられる。電源回路は、高電位側電源が供給され、イネーブル状態の制御信号により第一の発振信号を発生し、ディセーブル状態の制御信号により第一の発振信号よりも低周波数の第二の発振信号を発生する発振回路を有し、第一の発振信号或いは第二の発振信号に基づいて第一の電圧を生成する。ドライブ回路は、第一の電圧が電源として供給されるレベルシフト回路を含み、レベルシフトされた差動信号を生成する。スイッチ回路は、ドライブ回路から出力される差動信号に基づいて、RF共通信号端子とRF信号端子の間を選択接続する。以下本発明の実施形態について図面を参照しながら説明する。第一の実施形態まず、本発明の第一の実施形態に係る高周波半導体スイッチ、端末装置について、図面を参照して説明する。図1は端末装置を示すブロック図である。図2は高周波半導体スイッチの構成を示すブロック図である。図3は電源回路を示す回路図である。図4は発振回路を示す回路図である。図5は比較例の発振回路を示す回路図である。図6はレベルシフト回路を示す回路図である。図7はスイッチ回路を示す回路図である。本実施形態では、電源回路に設けられる発振回路をスリープモード時に低周波で発振動作させて高周波半導体スイッチのウェークアップ時間を短縮している。図1に示すように、端末装置100には、高周波半導体スイッチ90及び制御部91が設けられる。端末装置100は、携帯電話端末や携帯型情報端末等として使用される。制御部91は、制御信号Sc1乃至3を高周波半導体スイッチ90に出力する。高周波半導体スイッチ90は、通信の送信回路及び受信回路に適用され、ここでは携帯電話端末の送受信回路に使用される。図2に示すように、高周波半導体スイッチ90には、デコーダ1、電源回路2、ドライブ回路3、及びスイッチ回路4が設けられる。デコーダ1、電源回路2、ドライブ回路3、及びスイッチ回路4は、同一基板1チップ上に形成され、SOISiliconOnInsulator基板上に形成されるSOI型MOSMetalOxideSemiconductorトランジスタから構成される。高周波半導体スイッチ90は、SP4Tsinglepole4throwであるスイッチ回路4を有する高周波半導体スイッチである。デコーダ1は、制御部91から出力される制御信号Sc1及びSc2が入力され、デコード処理されたデコード信号Dec1乃至44bitの信号を生成する。デコーダ1は、デコード信号Dec1乃至4をドライブ回路3に出力する。電源回路2は、高電位側電源Vddが供給され、制御部91から出力される制御信号Sc3が入力され、負電圧Vnを発生する負電圧発生回路である。電源回路2は、負電圧Vnを電源としてドライブ回路3に供給する。ここで、高電位側電源Vddは高周波半導体スイッチ90の外部から供給され、高電位側電源Vdd電圧が例えば3Vに設定される。負電圧Vnは高周波半導体スイッチ90の内部で生成され、負電圧Vnは例えば-1.4Vに設定される。電源回路2には、図3に示すように、発振回路11、チャージポンプ回路12、LPFlowpassfilter13、及びクランプ回路14が設けられる。発振回路11は、電流レベルに応じて発振周波数が変化する。発振回路11の発振周波数は周波数が低いとチャージポンプ能力が低くなり、電源投入してから負電圧Vnが所望の電位に到達する時間が大きくなってしまうため、発振周波数は例えば数MHz程度の高い周波数に設定される。このため、発振回路11は、高周波半導体スイッチ90の消費電力の大半を占める。発振回路11は、高電位側電源Vddが供給され、制御部91から出力される制御信号Sc3が入力され、発振信号CKa及びCKbを生成する。発振信号CKbは、発振信号CKaの反転信号である。発振回路11は、動作モード時にイネーブル状態例えば、ハイレベルの制御信号Sc3が入力され、第一の周波数高周波数を有する発振信号CKa及びCKbを生成する。発振回路11は、スリープモード時にディセーブル状態例えば、ローレベルの制御信号Sc3が入力され、第一の周波数よりも低周波数の第二の周波数例えば、第一の周波数の1/20の周波数を有する発振信号CKa及びCKbを生成する。ここで、動作モードとは、高周波半導体スイッチ90が切り替え動作を行うモードである。発振回路11は、制御信号Sc3の信号レベルによらず、動作モード時及びスリープモード時に発振信号CKa及びCKbを生成する。しかも、発振回路11は、スリープモード時では低消費電力で動作する。発振回路11には、図4に示すように、バイアス回路21、発振回路コア22、及び出力バッファ23が設けられる。バイアス回路21には、PchMOSトランジスタPMT11、PchMOSトランジスタPMT12、NchMOSトランジスタNMT11、NchMOSトランジスタNMT12、抵抗R31、及び抵抗R32が設けられる。バイアス回路21は、カレントミラー型バイアス回路である。PchMOSトランジスタPMT11は、ソース第一の端子が高電位側電源Vddに接続され、ゲート制御端子がドレイン第二の端子に接続され、ドレイン第二の端子がノードN11に接続される。PchMOSトランジスタPMT12は、ソース第一の端子が高電位側電源Vddに接続され、ゲート制御端子がPchMOSトランジスタPMT11のゲート制御端子に接続され、ドレイン第二の端子がノードN12に接続される。PchMOSトランジスタPMT11及びPMT12はカレントミラー回路を構成する。PchMOSトランジスタPMT11及びPMT12から構成されるカレントミラー回路は、例えばミラー比が1:1に設定される。抵抗R31は、一端がノードN11に接続される。NchMOSトランジスタNMT11は、ドレイン第一の端子が抵抗R31の他端に接続され、ゲート制御端子に制御信号Sc3が入力され、ソース第二の端子が低電位側電源接地電位Vssに接続される。NchMOSトランジスタNMT12は、ドレイン第一の端子がノードN12に接続され、ゲート制御端子がドレイン第一の端子に接続され、ソース第二の端子が低電位側電源接地電位Vssに接続される。バイアス回路21は、制御信号Sc3がイネーブル状態例えばハイレベルの時高周波半導体スイッチ90の動作モードにNchMOSトランジスタNMT11がオンして抵抗R31側から低電位側電源接地電位Vssへ電流I1が流れる。このとき、抵抗R32側から低電位側電源接地電位Vssへ電流I2が流れるノードN11では電流I1I2が流れる。ノードN12側から、低電位側電源接地電位Vssへ電流I1I2が流れる。バイアス回路21は、制御信号Sc3がディセーブル状態例えばローレベルのとき高周波半導体スイッチ90のスリープモード時にNchMOSトランジスタNMT11がオフして抵抗R32側から低電位側電源接地電位Vssへ電流I2が流れるノードN11では電流I2が流れる。このとき、ノードN12側から低電位側電源接地電位Vssへ電流I2が流れる。ここで、抵抗R31の抵抗値r31と抵抗R32の抵抗値r32の関係は、r32>>r31式1に設定される。この設定により、電流I1と電流I2の関係を、I1>>I2式2に設定することができる。例えば、電流I2を5μAとして電流I1100μAに対して1/20に設定することができる。上述した抵抗R31及び抵抗R32の抵抗値の設定により、高周波半導体スイッチ90のスリープモード時での発振回路11の消費電力を大幅に低減することができる。発振回路コア22は、バイアス回路21と出力バッファ23の間に設けられる3段構成のリングオシレータである。発振回路コア22には、PchMOSトランジスタPMT13乃至18、NchMOSトランジスタNMT13乃至18、及びコンデンサC11乃至13が設けられる。PchMOSトランジスタPMT14とNchMOSトランジスタNMT14から構成される1段目のインバータは、高電位側電源Vdd側にPchMOSトランジスタPMT13が設けられ、低電位側電源接地電位Vss側にNchMOSトランジスタNMT13が設けられる。PchMOSトランジスタPMT13のゲートは、PchMOSトランジスタPMT11のドレインノードN11に接続される。PchMOSトランジスタPMT11とPchMOSトランジスタPMT13はカレントミラー回路を構成する。NchMOSトランジスタNMT13のゲートは、NchMOSトランジスタNMT12のドレインノードN12に接続される。NchMOSトランジスタNMT12とNchMOSトランジスタNMT13はカレントミラー回路を構成する。PchMOSトランジスタPMT16とNchMOSトランジスタNMT16から構成される2段目のインバータは、高電位側電源Vdd側にPchMOSトランジスタPMT15が設けられ、低電位側電源接地電位Vss側にNchMOSトランジスタNMT15が設けられる。PchMOSトランジスタPMT15のゲートは、PchMOSトランジスタPMT11のドレインノードN11に接続される。PchMOSトランジスタPMT11とPchMOSトランジスタPMT15はカレントミラー回路を構成する。NchMOSトランジスタNMT15のゲートは、NchMOSトランジスタNMT12のドレインノードN12に接続される。NchMOSトランジスタNMT12とNchMOSトランジスタNMT15はカレントミラー回路を構成する。PchMOSトランジスタPMT18とNchMOSトランジスタNMT18から構成される3段目のインバータは、高電位側電源Vdd側にPchMOSトランジスタPMT17が設けられ、低電位側電源接地電位Vss側にNchMOSトランジスタNMT17が設けられる。PchMOSトランジスタPMT17のゲートは、PchMOSトランジスタPMT11のドレインノードN11に接続される。PchMOSトランジスタPMT11とPchMOSトランジスタPMT17はカレントミラー回路を構成する。NchMOSトランジスタNMT17のゲートは、NchMOSトランジスタNMT12のドレインノードN12に接続される。NchMOSトランジスタNMT12とNchMOSトランジスタNMT17はカレントミラー回路を構成する。3段目のインバータの出力側ノードN16が1段目のインバータの入力側ノードN13に接続される。1段目のインバータの出力側が2段目のインバータの入力側に接続される。コンデンサC11は、一端がノードN141段目のインバータの出力側と2段目のインバータの入力側に接続され、他端が低電位側電源接地電位Vssに接続される。2段目のインバータの出力側が3段目のインバータの入力側に接続される。コンデンサC12は、一端がノードN152段目のインバータの出力側と3段目のインバータの入力側に接続され、他端が低電位側電源接地電位Vssに接続される。3段目のインバータの出力側が1段目のインバータの入力側及び出力バッファ23の入力側に接続される。コンデンサC13は、一端がノードN163段目のインバータの出力側と出力バッファ23の入力側に接続され、他端が低電位側電源接地電位Vssに接続される。出力バッファ23は、発振回路コア22で生成された発振信号をドライブして発振信号CKa及びCKbを出力する。出力バッファ23は、2段構成のインバータが設けられる。出力バッファ23には、PchMOSトランジスタPMT19乃至22とNchMOSトランジスタNMT19乃至22が設けられる。PchMOSトランジスタPMT20とNchMOSトランジスタNMT20から構成される1段目のインバータは、高電位側電源Vdd側にPchMOSトランジスタPMT19が設けられ、低電位側電源接地電位Vss側にNchMOSトランジスタNMT19が設けられる。PchMOSトランジスタPMT19のゲートは、PchMOSトランジスタPMT11のドレインノードN11に接続される。PchMOSトランジスタPMT11とPchMOSトランジスタPMT19はカレントミラー回路を構成する。NchMOSトランジスタNMT19のゲートは、NchMOSトランジスタNMT12のドレインノードN12に接続される。NchMOSトランジスタNMT12とNchMOSトランジスタNMT19はカレントミラー回路を構成する。PchMOSトランジスタPMT22とNchMOSトランジスタNMT22から構成される2段目のインバータは、高電位側電源Vdd側にPchMOSトランジスタPMT21が設けられ、低電位側電源接地電位Vss側にNchMOSトランジスタNMT21が設けられる。PchMOSトランジスタPMT21のゲートは、PchMOSトランジスタPMT11のドレインノードN11に接続される。PchMOSトランジスタPMT11とPchMOSトランジスタPMT21はカレントミラー回路を構成する。NchMOSトランジスタNMT21のゲートは、NchMOSトランジスタNMT12のドレインノードN12に接続される。NchMOSトランジスタNMT12とNchMOSトランジスタNMT21はカレントミラー回路を構成する。1段目のインバータの入力側は、発振回路コアのノードN16に接続される。ノードN171段目のインバータの出力側から発振信号CKbが出力される。1段目のインバータの出力側が2段目のインバータの入力側に接続される。ノードN182段目のインバータの出力側から発振信号CKaが出力される。比較例の発振回路11aには、図5に示すように、バイアス回路21a、発振回路コア22、及び出力バッファ23が設けられる。比較例の発振回路11aは、本実施形態の発振回路11とはバイアス回路の構成が異なり、他の構成は同一である。比較例の発振回路11aのバイアス回路21aには抵抗R32が設けられていない。また、抵抗R31aは本実施形態のバイアス回路21の抵抗R31の代わりに設けられる。比較例の発振回路11aは、制御信号Sc3がイネーブル状態例えばハイレベルのとき比較例の高周波半導体スイッチの動作モードにNchMOSトランジスタNMT11がオンして、電流I1aが流れる。比較例の発振回路11aは、制御信号Sc3がディセーブル状態例えばローレベルのとき比較例の高周波半導体スイッチのスリープモード時にNchMOSトランジスタNMT11がオフする。この結果、スリープモード時に電流I1aが発生しないので、比較例の発振回路11aは発振信号CKa及びCKbを生成しない。このため、比較例の高周波半導体スイッチがスリープモードになると、チャージポンプ回路が動作を停止するので負電圧Vnは時間の経過と共に低電位側電源接地電位Vssに漸近する。比較例の発振回路11aの場合、スリープモード時に発振動作しないのでスリープモードから動作モードへの変更時間であるウェークアップ時間が長くなるという問題点がある。ウェークアップ時間を短縮するにはバイアス回路21aに流れる電流I1aを増大する必要がある。この場合、発振回路11aの消費電力が増大するという問題点が発生する。チャージポンプ回路12には、コンデンサC1、コンデンサC2、ダイオードD1乃至D3が設けられる。チャージポンプ回路12は、発振回路11から出力される発振信号CKa及びCKbが入力され、発振信号CKa及びCKbに基づいて負電圧である出力電圧Vo1を発生する。ダイオードD1は、カソードが低電位側電源接地電位Vssに接続され、他端がノードN1に接続される。コンデンサC1は、一端に発振信号CKaが入力され、他端がノードN1に接続される。ダイオードD2は、カソードがノードN1に接続され、他端がノードN2に接続される。コンデンサC2は、一端に発振信号CKbが入力され、他端がノードN2に接続される。ダイオードD3は、カソードがノードN2に接続され、他端がノードN3に接続される。LPF13には、コンデンサC3、コンデンサC4、及び抵抗R1が設けられる。コンデンサC3は、一端がノードN3に接続され、他端が低電位側電源接地電位Vssに接続される。抵抗R1は、一端がノードN3に接続され、他端がノードN4に接続される。コンデンサC4は、一端がノードN4に接続され、他端が低電位側電源接地電位Vssに接続される。LPF13は、出力電圧Vo1の高周波成分をカットする働きを有する。また、LPF13は、スイッチ回路4の切り替え動作時にドライブ回路3側から電源回路2側に流れ込む瞬時電流によって発生する負電圧Vnの電圧変動を抑制する機能を有する。この機能を達成するために、出力側対地容量であるコンデンサC4を、例えば100pFと大きな値に設定している。クランプ回路14は、LPF13とドライブ回路3の間に設けられ、LPF13から出力される信号をクランプして、一定な値-1.4Vである負電圧Vnを生成してドライブ回路3に供給する。クランプ回路14には、NchMOSトランジスタNMT1及びNMT2が設けられる。NchMOSトランジスタNMT1は、ドレインが低電位側電源接地電位Vssに接続され、ゲートがドレインに接続され、ソースがノードN6に接続されるダイオード接続されたトランジスタである。NchMOSトランジスタNMT2は、ドレインがノードN6に接続され、ゲートがドレインに接続され、ソースがノードN4に接続されるダイオード接続されたトランジスタである。縦続接続されるNchMOSトランジスタNMT1及びNMT2の閾値電圧Vthは、-0.7Vに設定される。この結果、電源回路2から出力される負電圧Vnが一定な値-1.4Vに設定される。ドライブ回路3には、4つのレベルシフト回路31a、、31dが設けられる。一番目のレベルシフト回路31aは、高電位側電源Vddが供給され、負電圧Vnが電源として供給され、デコード信号Dec1が入力され、差動出力con1a及びcon1bを生成する。四番目のレベルシフト回路31dは、高電位側電源Vddが供給され、負電圧Vnが電源として供給され、デコード信号Dec4が入力され、差動出力con4a及びcon4bを生成する。差動信号である差動出力con1a、con1b、、con4a、及びcon4bは、ハイレベルが高電位側電源Vdd電圧レベル、ローレベルが負電圧Vnのレベルシフトされた信号である。差動出力con1bは差動出力con1aの反転信号であり、差動出力con4bは差動出力con4aの反転信号である。レベルシフト回路31a、、31dの内部構成について、図6を参照して説明する。ここでは、i番目のデコード信号Deciが入力されるレベルシフト回路31iを代表例として説明する。図6に示すように、レベルシフト回路31iには、インバータ32とレベルシフタ33が設けられる。レベルシフト回路31iは、デコード信号Deciが入力され、同位相で且つ値が互いに異なる差動出力conia、conibを出力する。例えば、差動出力coniaがハイレベルVddのとき、差動出力conibがローレベル負電圧Vnとなる。差動出力coniaがローレベル負電圧Vnのとき、差動出力conibがハイレベルVddとなる。インバータ32は、PchMOSトランジスタPMT31とNchMOSトランジスタNMT31が設けられる。インバータ32は、デコード信号Deciが入力され、反転信号を出力側のノードN21から出力する。PchMOSトランジスタPMT31は、ソースに高電位側電源Vddが供給され、ゲートにデコード信号Deciが入力され、ドレインがノードN21に接続される。NchMOSトランジスタNMT31は、ドレインがノードN21に接続され、ゲートにデコード信号Deciが入力され、ソースが低電位側電源接地電位Vssに接続される。レベルシフタ33は、PchMOSトランジスタPMT32、PchMOSトランジスタPMT33、NchMOSトランジスタNMT32、及びNchMOSトランジスタNMT33が設けられる。レベルシフタ33は、差動型レベルシフタであり、デコード信号Deci及びインバータ32の出力信号デコード信号Deciの反転信号が入力され、ノードN22及びノードN23から差動出力信号を出力する。ノードN22から出力される差動出力coniaがハイレベルVddのとき、ノードN23から出力される差動出力conibがローレベル負電圧Vnである。ノードN22から出力される差動出力coniaがローレベル負電圧Vnのとき、ノードN23から出力される差動出力conibがハイレベルVddである。PchMOSトランジスタPMT32は、ソースに高電位側電源Vddが供給され、ゲートにノードN21から出力される信号が入力され、ドレインがノードN22に接続される。PchMOSトランジスタPMT33は、ソースに高電位側電源Vddが供給され、ゲートにデコード信号Deciが入力され、ドレインがノードN23に接続される。NchMOSトランジスタNMT32は、ドレインがノードN22に接続され、ゲートがノードN23に接続され、ソースに負電圧Vnが電源として供給される。NchMOSトランジスタNMT33は、ドレインがノードN23に接続され、ゲートがノードN22に接続され、ソースに負電圧Vnが電源として供給される。NchMOSトランジスタNMT32とNchMOSトランジスタNMT33は、クロスカップル回路を構成する。スイッチ回路4は、SP4T高周波スイッチ回路である。スイッチ回路4は、複数の差動出力con1a、con1b、、con4a、con4bが入力され、アンテナを介して入力される共通高周波信号RFCOMを差動出力に基づいて高周波信号RF1、、RF4のいずれか1つを選択出力する。選択出力された高周波信号は受信回路のRF部例えば、LNAに入力される。図7に示すように、スイッチ回路4は、抵抗R11、抵抗R12、抵抗R1k、抵抗R41、抵抗R42、抵抗R4k、抵抗R111、抵抗R112、抵抗R11j、抵抗R141、抵抗R142、抵抗R14j、シャントトランジスタS11、シャントトランジスタS12、シャントトランジスタS1k、シャントトランジスタS41、シャントトランジスタS42、シャントトランジスタS4k、スル―トランジスタT11、スル―トランジスタT12、スル―トランジスタT1j、スル―トランジスタT41、スル―トランジスタT42、及びスル―トランジスタT4jが設けられる。高周波信号RF1側と低電位側電源接地電位Vssの間に、縦続接続されるk個のシャントトランジスタS11、シャントトランジスタS12、、シャントトランジスタS1kが設けられる。高周波信号RF1側と共通高周波信号RFCOM側の間に、縦続接続されるj個のスル―トランジスタT11、スル―トランジスタT12、、スル―トランジスタT1jが設けられる。高周波信号RF4側と低電位側電源接地電位Vssの間に、縦続接続されるk個のシャントトランジスタS41、シャントトランジスタS42、、シャントトランジスタS4kが設けられる。高周波信号RF4側と共通高周波信号RFCOM側の間に、縦続接続されるj個のスル―トランジスタT41、スル―トランジスタT42、、スル―トランジスタT4jが設けられる。差動出力con1b側とシャントトランジスタS11のゲートの間に抵抗R11が設けられる。差動出力con1b側とシャントトランジスタS12のゲートの間に抵抗R12が設けられる。差動出力con1b側とシャントトランジスタS1kのゲートの間に抵抗R1kが設けられる。差動出力con1a側とスル―トランジスタT11のゲートの間に抵抗R111が設けられる。差動出力con1a側とスル―トランジスタT12のゲートの間に抵抗R112が設けられる。差動出力con1a側とスル―トランジスタT1jのゲートの間に抵抗R11jが設けられる。差動出力con4b側とシャントトランジスタS41のゲートの間に抵抗R41が設けられる。差動出力con4b側とシャントトランジスタS42のゲートの間に抵抗R42が設けられる。差動出力con4b側とシャントトランジスタS4kのゲートの間に抵抗R4kが設けられる。差動出力con4a側とスル―トランジスタT41のゲートの間に抵抗R141が設けられる。差動出力con4a側とスル―トランジスタT42のゲートの間に抵抗R142が設けられる。差動出力con4a側とスル―トランジスタT4jのゲートの間に抵抗R14jが設けられる。ここで、スイッチ回路4を構成するトランジスタの閾値電圧Vthは、例えば0ゼロVに設定される。差動出力con1bがローレベル負電圧Vn、差動出力con1aがハイレベルVddに設定されたとき、縦続接続されるk個のシャントトランジスタS11、シャントトランジスタS12、、シャントトランジスタS1kがオフし、縦続接続されるj個のスル―トランジスタT11、スル―トランジスタT12、、スル―トランジスタT1jがオンする。その結果、高周波信号RF1側高周波信号RF1端子と共通高周波信号RFCOM側共通高周波信号RFCOM端子の間が接続され、共通高周波信号RFCOMが高周波信号RF1として出力される。なお、差動出力con1bがハイレベルVdd、差動出力con1aがローレベル負電圧Vnに設定されたとき、高周波信号RF1側と共通高周波信号RFCOM側の間は接続されない。差動出力con4bがローレベル負電圧Vn、差動出力con4aがハイレベルVddに設定されたとき、縦続接続されるk個のシャントトランジスタS41、シャントトランジスタS42、、シャントトランジスタS4kがオフし、縦続接続されるj個のスル―トランジスタT41、スル―トランジスタT42、、スル―トランジスタT4jがオンする。その結果、高周波信号RF4側高周波信号RF4端子と共通高周波信号RFCOM側共通高周波信号RFCOM端子の間が接続され、共通高周波信号RFCOMが高周波信号RF4として出力される。なお、差動出力con4bがハイレベルVdd、差動出力con4aがローレベル負電圧Vnに設定されたとき、高周波信号RF4側と共通高周波信号RFCOM側の間は接続されない。次に、高周波半導体スイッチのウェークアップ動作について図8及び図9を参照して説明する。図8は高周波半導体スイッチのウェークアップ動作を示す図、図8aはスリープモード及び動作モードでの電流と周波数の関係を示す図、図8bは動作モードとスリープモードでの電流変化を示す図、図8cは負電圧Vnの時間変化を示す図である。図9は比較例の高周波半導体スイッチのウェークアップ動作を示す図、図9aはスリープモード及び動作モードでの電流と周波数の関係を示す図、図9bは動作モードとスリープモードでの電流変化を示す図、図9cは負電圧Vnの時間変化を示す図である。図8aに示すように、高周波半導体スイッチ90の動作モード時、発振回路11のバイアス回路21に電流I1I2が流れて発振回路11が高周波数の発振信号CKa、CKbを生成する。例えば、電流I1I2が100μAであり、発振信号CKa及びCKbが2MHzである。高周波半導体スイッチ90のスリープモード時、発振回路11のバイアス回路21に電流I2が供給されて発振回路11が低周波数の発振信号CKa及びCKbを生成する。例えば電流I2が5μAであり、発振信号CKa及びCKbが20KHzである。図8bに示すように、高周波半導体スイッチ90では、外部から高電位側電源Vddが供給され、イネーブル状態の制御信号Sc3が発振回路11のバイアス回路21に入力される時刻t0と発振回路11が高周波数の発振信号CKa、CKbを発生する。このとき、チャージポンプが動作を開始し、LPF13の出力電位が所望の値-1.4Vに降下し始める。時刻t1に所望の値に到達し、この時点で動作モードとなる。高周波半導体スイッチ90を動作モードからスリープモードに変化させるためには、バイアス回路21にディセーブル状態の制御信号Sc3を入力し発振回路11に低周波数の発振信号CKa、CKbを発生させる。つまり、発振回路11は動作モード及びスリープモードに発振動作を行う。スリープモードにおいてもチャージポンプはクランプ回路14やチャージポンプ回路12などで発生するリーク電流を補うだけの電流供給能力を有しているため、図8cが示すように、負電圧Vnは所望の電位を保持できる。高周波半導体スイッチ90をスリープモードから動作モードに変化させる時刻t3には、バイアス回路21にイネーブル状態の制御信号Sc3を入力し、発振回路11に高周波数の発振信号CKa、CKbを発生させる。スリープモードにおいても負電圧Vnは所望の電位-1.4Vを保持しているので、スリープモードから動作モードに瞬時に切り替ることができる。即ち、スリープモードから動作モードに切り替る時間を実質的にゼロにすることができる。一方、図9aに示すように、比較例の高周波半導体スイッチでは、動作モード時にNchMOSトランジスタNMT11がオンして発振回路11aが高周波数の発振信号CKa及びCKbを生成する。例えば、電流I1aが100μAであり、発振信号CKa及びCKbが2MHzである。スリープモード時、NchMOSトランジスタNMT11がオフして発振回路11aから発振信号CKa及びCKbが出力されない。図9bに示すように、比較例の高周波半導体スイッチでは、時刻t2において動作モードからスリープモードに移行すると、チャージポンプ回路12が動作を停止するので負電圧Vnは時間の経過と共に低電位側電源接地電位Vssに漸近する。時刻t3においてスリープモードから動作モードに移行すると、チャージポンプ回路12が動作を再開し、LPF13の出力電位は再び所望の値-1.4に向かって降圧を開始する。しかし、所望の値に到達するには時間twuが必要であり、時刻t4において動作モードとなる。ここで時刻t3と時刻t4の間をウェークアップ時間twuと呼称する。ウェークアップ時間twuを小さくするには、発振回路11aの消費電流を大きくしなければならない。つまり、比較例の高周波半導体スイッチでは、本実施形態の高周波半導体スイッチ90と比較して、スリープモードから動作モードになるまでのウェークアップ時間を短縮することができない。また、発振回路の低消費電力化とウェークアップ時間の短縮化を両立することが困難である。上述したように、本実施形態の高周波半導体スイッチ、端末装置では、高周波半導体スイッチ90及び制御部91が端末装置100に設けられる。デコーダ1、電源回路2、ドライブ回路3、及びスイッチ回路4が高周波半導体スイッチ90に設けられる。電源回路2には、発振回路11、チャージポンプ回路12、LPF13、及びクランプ回路14が設けられる。発振回路11には、バイアス回路21、発振回路コア22、及び出力バッファ23が設けられる。発振回路11は、高電位側電源Vddが供給され、制御信号Sc3が入力されて発振信号CKa及びCKbを生成する。高周波半導体スイッチ90の動作モード時、バイアス回路21はイネーブル状態の制御信号Sc3が入力されて電流I1I2を生成して、発振回路11からは高周波数の発振信号CKa及びCKbが出力される。高周波半導体スイッチ90のスリープモード時、バイアス回路21はディセーブル状態の制御信号Sc3が入力されて電流I2を生成して、発振回路11からは低周波数の発振信号CKa及びCKbが出力される。発振回路11は、高周波半導体スイッチ90の動作モード時及びスリープモード時に発振動作をする。このため、スリープモードから動作モードになるまでのウェークアップ時間を大幅に短縮化することができる。また、発振回路の低消費電力化とウェークアップ時間の短縮化を両立することができる。なお、本実施形態の高周波半導体スイッチ90では、スイッチ回路4をSP4T構成にしているが必ずしもこれに限定されるものではない。例えば、SPnTただし、nは2、3、5以上の整数構成にしてもよい。この場合、デコーダ1及びドライブ回路3の構成を変更するのが好ましい。また、本実施形態の高周波半導体スイッチ90では、チャージポンプ回路12に縦続接続されるダイオードを用いているが必ずしもこれに限定されるものではない。例えば、ダイオード接続されるMOSトランジスタを用いたDickson型チャージポンプ回路などを用いてもよい。また、本実施形態の高周波半導体スイッチ90を端末装置100に使用しているが必ずしもこれに限定されるものではない。例えば、通信装置や自動車などにも適用できる。第二の実施形態次に、本発明の第二の実施形態に係る高周波半導体スイッチ、端末装置について、図面を参照して説明する。図10は高周波半導体スイッチの構成を示すブロック図である。図11は電源回路を示す回路図である。本実施形態では、電源回路で正電圧及び負電圧を生成している。図10に示すように、高周波半導体スイッチ90aには、デコーダ1、電源回路5、ドライブ回路3a、及びスイッチ回路4が設けられる。デコーダ1、電源回路5、ドライブ回路3a、及びスイッチ回路4は、同一基板1チップ上に形成され、SOI基板上に形成されるSOI型MOSトランジスタから構成される。高周波半導体スイッチ90aは、通信の送信回路及び受信回路に適用され、ここでは携帯電話端末の送受信回路に使用される。電源回路5は、高電位側電源Vddが供給され、制御部91から出力される制御信号Sc3が入力され、正電圧Vp及び負電圧Vnを発生する電圧発生回路である。電源回路5は、正電圧Vp及び負電圧Vnを電源としてドライブ回路3に供給する。ここで、高電位側電源Vddは高周波半導体スイッチ90aの外部から供給される。正電圧Vp及び負電圧Vnは高周波半導体スイッチ90aの内部で生成され、正電圧Vpは例えば3Vに設定され、負電圧Vnは例えば-1.4Vに設定される。ここでは、高電位側電源Vdd電圧と正電圧Vpは、電圧値が異なる。電源回路5には、図11に示すように、発振回路11、チャージポンプ回路12、LPF13、クランプ回路14、チャージポンプ回路42、LPF43、及びクランプ回路44が設けられる。発振回路11は、高電位側電源Vddが供給され、制御部91から出力される制御信号Sc3が入力される。発振回路11は、発振信号CKa及びCKbを生成してチャージポンプ回路12及び42に出力する。チャージポンプ回路42は、図示していないが第一の実施形態のチャージポンプ回路12と同様にダイオード及びコンデンサが複数設けられる。ただし、ダイオードのカソードとアノードの配置が第一の実施形態とは逆である。LPFフィルタ43は、第一の実施形態のLPF13と同様な構成を有し、チャージポンプ回路42の出力信号の高周波成分をカットする。クランプ回路44は、第一の実施形態のクランプ回路14と同様な回路構成を有する。ただし、ダイオード接続されたMOSトランジスタの段数が異なる。スリープモード時、高周波半導体スイッチ90aは、発振回路11が低周波数の発振信号CKa及びCKbを発生する。チャージポンプ回路12、LPF13、クランプ回路14、チャージポンプ回路42、LPF43、及びクランプ回路44が動作し、クランプ回路14から安定した負電圧Vnが出力され、クランプ回路44から安定した正電圧Vpが出力される。ドライブ回路3aには、4つのレベルシフト回路31a、、31dが設けられる。レベルシフト回路31a、、31dには、高電位側電源Vdd第一の実施形態の代わりに正電圧Vpが電源として供給され、負電圧Vnが電源として供給され、デコード信号Dec1、、Dec4がそれぞれ入力される。ドライブ回路3aは、第一の実施形態のドライブ回路3と同様な動作をする。上述したように、本実施形態の高周波半導体スイッチ、端末装置では、高周波半導体スイッチ90aのスリープモード及び動作モードで発振回路11が発振動作をしており、スリープモード時低周波数で発振動作し、動作モード時高周波数で発振動作している。このため、スリープモード及び動作モードで安定した正電圧Vp及び負電圧Vnがドライブ回路3aに供給される。このため、スリープモードから動作モードになるまでのウェークアップ時間を大幅に短縮することができる。また、発振回路11の低消費電力化とウェークアップ時間の短縮化を両立することができる。なお、本実施形態の高周波半導体スイッチ90aでは、外部から高電位側電源Vddをデコーダ1及び電源回路5に供給しているが必ずしもこれに限定されるものではない。例えば、高電位側電源Vdd1を電源回路5に供給し、高電位側電源Vdd1よりも低電圧の高電位側電源Vdd2をデコーダ1に供給してもよい。第三の実施形態次に、本発明の第三の実施形態に係る高周波半導体スイッチ、端末装置について、図面を参照して説明する。図12は高周波半導体スイッチの構成を示すブロック図である。図13は電源回路を示す回路図である。図14は反転昇圧回路を示す回路図である。本実施形態では、電源回路に設けられる反転昇圧回路を電源起動時に動作させてスタートアップ時間を低減している。図12に示すように、高周波半導体スイッチ91には、デコーダ1、電源回路6、ドライブ回路3、及びスイッチ回路4が設けられる。デコーダ1、電源回路6、ドライブ回路3、及びスイッチ回路4は、同一基板1チップ上に形成され、SOI基板上に形成されるSOI型MOSトランジスタから構成される。高周波半導体スイッチ91は、通信の送信回路及び受信回路に適用され、ここでは携帯電話端末の送受信回路に使用される。電源回路6は、高電位側電源Vddが供給され、制御部91から出力される制御信号Sc3が入力され、負電圧Vnを発生する負電圧発生回路である。電源回路6は、負電圧Vnを電源としてドライブ回路3に供給する。電源回路6には、図13に示すように、発振回路11、チャージポンプ回路12、LPF13、クランプ回路14、反転昇圧回路15、及び電源起動検出回路16が設けられる。電源起動検出回路16は、高電位側電源Vddの電圧を検出する。電源起動検出回路16は、高周波半導体スイッチ91に高電位側電源Vddが供給される電源起動時、高電位側電源Vddが所定の電圧値に達すると、イネーブル状態例えば、ハイレベルの検出信号Sk1を一定時間tsだけ反転昇圧回路15に出力する。電源起動検出回路16は、高電位側電源Vddが所定の電圧値に達する前、高電位側電源Vddが所定の電圧値に達してから所定時間経過後、及び高周波半導体スイッチ91に高電位側電源Vddが供給されないときなどは、ディセーブル状態例えば、ローレベルの検出信号Sk1を反転昇圧回路15に出力する。反転昇圧回路15は、イネーブル状態の検出信号Sk1が入力されると、スイッチ回路4が切り替え動作する前に一定時間tsだけ出力電圧Vo2高電位側電源Vdd電圧の反転電圧-Vddを発生してLPF13に出力する。反転昇圧回路15は、図14に示すように、コンデンサ21、スイッチSW1、及びスイッチSW2が設けられる。コンデンサC21は、一端がノードN31に接続され、他端がノードN34に接続される。スイッチSW1は、検出信号Sk1に基づいて、ノードN31とノードN32の間、或いはノードN31とノードN33の間を接続するSPDTsinglepoledoublethrowスイッチである。スイッチSW2は、検出信号Sk1に基づいて、ノードN34とノードN35の間、或いはノードN34とノードN36の間を接続するSPDTスイッチである。ノードN32は高電位側電源Vddが供給される。ノードN33は低電位側電源接地電位Vssに接続される。ノードN35は低電位側電源接地電位Vssに接続される。ノードN36から出力電圧Vo2が出力される。検出信号Sk1がディセーブル状態例えば、ローレベルのとき、ノードN31とノードN32が接続され、ノードN34とノードN35が接続される。この結果、コンデンサC21に電荷が蓄積される。検出信号Sk1がイネーブル状態例えば、ハイレベルのとき、ノードN31とノードN33が接続され、ノードN34とノードN36が接続される。この結果、コンデンサC21に蓄積された電荷が放電され、ノードN36側から出力電圧Vo2高電位側電源Vdd電圧の反転電圧-Vddが出力される。出力電圧Vo2は、LPF13で高周波成分がカットされ、クランプ回路14で一定な電圧である負電圧Vnにクランプされる。次に、高周波半導体スイッチのスタートアップ動作について図15及び図16を参照して説明する。図15は高周波半導体スイッチのスタートアップ動作を示す図である。図16は比較例の高周波半導体スイッチのスタートアップ動作を示す図である。図15に示すように、高周波半導体スイッチ91では、外部から高電位側電源Vddが供給され、高電位側電源Vddが所定の電圧値時刻taに達すると、反転昇圧回路15が動作を開始して出力電圧Vo2を出力する。発振回路11及びチャージポンプ回路12も動作を開始してチャージポンプ回路12から出力電圧Vo1を出力する。反転昇圧回路15は、発振回路11及びチャージポンプ回路12よりも高速動作し、一定時間ts動作するので、反転昇圧回路15により時間t12経過後に負電圧Vnは一定な値-1.4Vとなる。一定時間ts、時間t12、スイッチ回路4の切り替え動作を開始する時間t11時刻taから時刻teの時間の関係は、t11>>ts>t12式3に設定される。この設定により、反転昇圧回路15から発生する高周波信号ノイズがスイッチ回路4の切り替え動作に影響を与えることはない。一方、図16に示すように、反転昇圧回路15及び電源起動検出回路16が設けられない比較例の高周波半導体スイッチでは、外部から高電位側電源Vddが供給され、高電位側電源Vddが所定の電圧値時刻taに達すると、発振回路11が動作を開始して発振信号CKa及びCKbを発生する。発振回路11から発振信号CKa及びCKbが入力されると、チャージポンプ回路12が動作を開始して出力電圧Vo1を出力する。発振回路11及びチャージポンプ回路12は、反転昇圧回路15よりも低速動作するので、負電圧Vnが一定な電圧-1.4Vに達する時間t13時刻taから時刻tfの時間、時間t12の関係は、t13>>t12式4となる。つまり、比較例の高周波半導体スイッチではスタートアップ時間を短縮化することが困難である。これに対して、本実施形態の高周波半導体スイッチ91では、反転昇圧回路15及び電源起動検出回路16を電源回路6に設けることにより、スタートアップ時間を大幅に短縮化することができる。上述したように、本実施形態の高周波半導体スイッチ、端末装置では、デコーダ1、電源回路6、ドライブ回路3、及びスイッチ回路4が高周波半導体スイッチ91に設けられる。電源回路6には、発振回路11、チャージポンプ回路12、LPF13、クランプ回路14、反転昇圧回路15、及び電源起動検出回路16が設けられる。電源起動検出回路16は、高電位側電源Vddが供給される電源起動時、高電位側電源Vddが所定の電圧値に達すると、イネーブル状態の検出信号Sk1を一定時間tsだけ反転昇圧回路15に出力する。反転昇圧回路15は、イネーブル状態の検出信号Sk1を入力し、スイッチ回路4が切り替え動作する前に一定時間tsだけ出力電圧Vo2を出力する。このため、高周波半導体スイッチ91では、スタートアップ時間を大幅に短縮化することができる。また、反転昇圧回路15から発生する高周波信号ノイズがスイッチ回路4の切り替え動作に影響を与えることはない。なお、実施形態では、高周波半導体スイッチをMOSトランジスタで構成しているが必ずしもこれに限定されるものではない。例えば、ゲートが高誘電率を有する絶縁膜などから構成されるMISトランジスタで構成してもよい。高周波半導体スイッチを構成する回路を同一SOI基板上1チップに形成しているが必ずしもこれに限定されるものではない。別々のSOI基板上に形成してもよい。本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。