電磁アクチュエータに接続されるアクチュエータ駆動回路と、外部電源電圧を昇圧して前記アクチュエータ駆動回路に出力する昇圧回路と、前記電磁アクチュエータにて発生した逆起電流を前記昇圧回路に回生させる回生回路と、前記アクチュエータ駆動回路を制御することで前記電磁アクチュエータを駆動するプロセッサと、を備えたアクチュエータ駆動装置において、前記プロセッサは、入力信号系の異常状態により、前記電磁アクチュエータの駆動を停止させる停止処理を切替えることを特徴とするアクチュエータ駆動装置。前記プロセッサは、入力信号系の異常を検出した場合、前記逆起電流に起因する前記昇圧回路の昇圧異常防止を考慮したシーケンスで前記電磁アクチュエータの駆動を停止させる第1停止処理を実行する一方、前記昇圧回路の出力電圧を含む内部電源電圧の異常を検出した場合、前記昇圧回路の昇圧異常防止を考慮しないシーケンスで直ちに前記電磁アクチュエータの駆動を停止させる第2停止処理を実行することを特徴とする請求項1に記載のアクチュエータ駆動装置。前記プロセッサは、前記第1停止処理として、前記電磁アクチュエータの駆動電流がゼロになるまで前記アクチュエータ駆動回路の制御を実施した後、前記昇圧回路による昇圧動作を禁止した状態で前記昇圧回路に設けられた昇圧用コンデンサの残存電荷状態に応じて、停止処理または放電処理に切替えることを特徴とする請求項2に記載のアクチュエータ駆動装置。前記プロセッサは、前記昇圧用コンデンサの放電処理として、前記昇圧回路による昇圧動作を禁止した状態で前記アクチュエータ駆動回路を制御して前記電磁アクチュエータに駆動電流を流すことを特徴とする請求項3に記載のアクチュエータ駆動装置。前記プロセッサは、前記第2停止処理として、前記外部電源電圧を供給する電源リレーをオフに切替えた後、前記昇圧回路による昇圧動作を禁止した状態とし、その後に前記アクチュエータ駆動回路の制御を禁止した状態とすることを特徴とする請求項2~4のいずれか一項に記載のアクチュエータ駆動装置。上記特許文献1に記載の回路構成において異常が検出された場合、電磁アクチュエータを停止させる必要があるが、各回路を停止させる順番によってはリレーが固着する虞があり、また、停止タイミング電流波形ピーク時の停止によっては電磁アクチュエータにて生じた逆起電流が昇圧回路に回生することによって昇圧回路に2次的異常昇圧異常が発生する虞がある。本発明は、上述した事情に鑑みてなされたものであり、異常が検出された場合に、適切に電磁アクチュエータの駆動を停止させることの可能なアクチュエータ駆動装置を提供することを目的とする。上記目的を達成するために、本発明では、アクチュエータ駆動装置に係る第1の解決手段として、電磁アクチュエータに接続されるアクチュエータ駆動回路と、外部電源電圧を昇圧して前記アクチュエータ駆動回路に出力する昇圧回路と、前記電磁アクチュエータにて発生した逆起電流を前記昇圧回路に回生させる回生回路と、前記アクチュエータ駆動回路を制御することで前記電磁アクチュエータを駆動するプロセッサと、を備えたアクチュエータ駆動装置において、前記プロセッサは、入力信号系の異常状態により、前記電磁アクチュエータの駆動を停止させる停止処理を切替える、という手段を採用する。また、本発明では、アクチュエータ駆動装置に係る第2の解決手段として、上記第1の解決手段において、前記プロセッサは、入力信号系の異常を検出した場合、前記逆起電流に起因する前記昇圧回路の昇圧異常防止を考慮したシーケンスで前記電磁アクチュエータの駆動を停止させる第1停止処理を実行する一方、前記昇圧回路の出力電圧を含む内部電源電圧の異常を検出した場合、前記昇圧回路の昇圧異常防止を考慮しないシーケンスで直ちに前記電磁アクチュエータの駆動を停止させる第2停止処理を実行する、という手段を採用する。また、本発明では、アクチュエータ駆動装置に係る第3の解決手段として、上記第2の解決手段において、前記プロセッサは、前記第1停止処理として、前記電磁アクチュエータの駆動電流がゼロになるまで前記アクチュエータ駆動回路の制御を実施した後、前記昇圧回路による昇圧動作を禁止した状態で前記昇圧回路に設けられた昇圧用コンデンサの残存電荷状態に応じて、停止処理または放電処理に切替える、という手段を採用する。また、本発明では、アクチュエータ駆動装置に係る第4の解決手段として、上記第3の解決手段において、前記プロセッサは、前記昇圧用コンデンサの放電処理として、前記昇圧回路による昇圧動作を禁止した状態で前記アクチュエータ駆動回路を制御して前記電磁アクチュエータに駆動電流を流す、という手段を採用する。また、本発明では、アクチュエータ駆動装置に係る第5の解決手段として、上記第2~第4のいずれかの解決手段において、前記プロセッサは、前記第2停止処理として、前記外部電源電圧を供給する電源リレーをオフに切替えた後、前記昇圧回路による昇圧動作を禁止した状態とし、その後に前記アクチュエータ駆動回路の制御を禁止した状態とする、という手段を採用する。本発明では、入力信号系の異常、つまり回路故障などの重度の故障に直結せず、直ちに電磁アクチュエータの駆動を停止させる必要のない異常を検出した場合には、逆起電流に起因する昇圧回路の昇圧異常防止を考慮したシーケンスで電磁アクチュエータの駆動を停止させる。また、本発明では、昇圧回路の出力電圧を含む内部電源電圧の異常、つまり重度の故障に直結し、直ちに電磁アクチュエータの駆動を停止させる必要のある異常を検出した場合には、昇圧回路の昇圧異常防止を考慮しないシーケンスで直ちに電磁アクチュエータの駆動を停止させる。従って、本発明によれば、異常が検出された場合に、逆起電流に起因する昇圧回路の昇圧異常や重度の回路故障の発生を防止しながら、適切に電磁アクチュエータの駆動を停止させることが可能となる。以下、本発明の一実施形態について、図面を参照しながら説明する。図1は、本実施形態に係るアクチュエータ駆動装置1の概略構成図である。本実施形態に係るアクチュエータ駆動装置1は、不図示のエンジン制御装置から入力されるクランクパルス信号PCLK及びTDCパルス信号PTDCを基にエンジン振動を推定し、そのエンジン振動が抑制されるようにACMのソレノイドアクチュエータ電磁アクチュエータを駆動する詳細にはソレノイドコイル2に流れる駆動電流を制御するものである。このアクチュエータ駆動装置1は、図1に示すように、ハーフブリッジ回路11、昇圧回路12、電源回路13、ドライバ電源回路14、抵抗分圧回路15、第1のAND回路16、第2のAND回路17、ハーフブリッジドライバ18、リレー出力回路19及びCPU20、ソレノイド接続端子21、22、IG電源端子23、ソレノイド電源端子24、リレー出力端子25、クランクパルス入力端子26及びTDCパルス入力端子27を備えている。なお、ソレノイド接続端子21、22は、ソレノイドアクチュエータに組み込まれたソレノイドコイル2の両端に接続されている。IG電源端子23は、イグニションスイッチ3を介してバッテリ4の正極端子に接続されている。ソレノイド電源端子24は、ソレノイド電源リレー5のスイッチ部を介してバッテリ4の正極端子に接続されている。リレー出力端子25は、ソレノイド電源リレー5のコイル部を介してIG電源端子23に接続されている。また、クランクパルス入力端子26及びTDCパルス入力端子27は、前述のように、エンジン制御装置からクランクパルス信号PCLK及びTDCパルス信号PTDCを入力するための端子である。ハーフブリッジ回路11は、CPU20による制御の下、昇圧回路12からソレノイド駆動電圧VBOOSTの供給を受けてソレノイドコイル2に駆動電流を出力するアクチュエータ駆動回路であり、例えばn型MOS-FETである第1のスイッチング素子11a、第2のスイッチング素子11b及び第3のスイッチング素子11cと、ソレノイドコイル2にて発生した逆起電流を昇圧回路12に回生させるための回生ダイオード11dとから構成されている。第1のスイッチング素子11aは、ドレイン端子が昇圧回路12の出力端子昇圧用コンデンサ12cの高圧側端子に接続され、ソース端子がソレノイド接続端子21を介してソレノイドコイル2の一端に接続され、ゲート端子がハーフブリッジドライバ18に接続されている。この第1のスイッチング素子11aは、ハーフブリッジドライバ18からゲート端子に入力される第1の制御信号パルス幅変調された信号SOL1に応じてオン/オフ状態が切替わる。第2のスイッチング素子11bは、ドレイン端子がソレノイド接続端子22を介してソレノイドコイル2の他端に接続され、ソース端子がアースに接続され、ゲート端子がハーフブリッジドライバ18に接続されている。この第2のスイッチング素子11bは、ハーフブリッジドライバ18からゲート端子に入力される第2の制御信号SOL2に応じてオン/オフ状態が切替わる。第3のスイッチング素子11cは、第1のスイッチング素子11aに対してオンオフ状態が反転するように制御されるスイッチング素子であり、ドレイン端子がソレノイド接続端子21を介してソレノイドコイル2の一端に接続され、ソース端子がアースに接続され、ゲート端子がハーフブリッジドライバ18に接続されている。この第3のスイッチング素子11cは、ハーフブリッジドライバ18からゲート端子に入力される第3の制御信号SOL3第1の制御信号SOL1に対してレベルが反転する信号に応じてオン/オフ状態が切替わる。回生ダイオード11dは、アノード端子がソレノイド接続端子22を介してソレノイドコイル2の他端に接続され、カソード端子が昇圧回路12の出力端子に接続されている。この回生ダイオード11dは、第1及び第2のスイッチング素子11a、11bの両方がオフの時にソレノイドコイル2の他端から出力される逆起電流を昇圧回路12に回生させる回生回路として設けられたものである。昇圧回路12は、ソレノイド電源端子24を介して入力される外部電源電圧、つまりソレノイド電源リレー5がオンの時にバッテリ4から入力される電圧例えば12Vをソレノイド駆動電圧VBOOST例えば30Vまで昇圧して上記のハーフブリッジ回路11に出力する回路であり、昇圧用コイル12a、ダイオード12b、昇圧用コンデンサ12c、スイッチング素子12d、抵抗素子12e、12f、昇圧制御用電源回路12g及び昇圧制御回路12hから構成されている。なお、以下では、ソレノイド電源端子24を介して入力されるバッテリ4の出力電圧をソレノイド電源電圧VIGSOLと呼ぶ。また、このソレノイド電源電圧VIGSOLは、不図示の抵抗分圧回路によって5V以下に分圧された後、CPU20に入力される。昇圧用コイル12aは、一端がソレノイド電源端子24に接続され、他端がダイオード12bのアノード端子に接続されている。ダイオード12bは、アノード端子が昇圧用コイル12aの他端に接続され、カソード端子が昇圧用コンデンサ12cの高圧側端子昇圧回路12の出力端子に接続されている。昇圧用コンデンサ12cは、高圧側端子がハーフブリッジ回路11第1のスイッチング素子11aのドレイン端子及び回生ダイオード11dのカソード端子に接続され、低圧側端子がアースに接続されている。スイッチング素子12dは、例えばn型MOS-FETであり、ドレイン端子がダイオード12bのアノード端子に接続され、ソース端子がアースに接続され、ゲート端子が昇圧制御回路12hに接続されている。このスイッチング素子12dは、昇圧制御回路12hからゲート端子に入力される昇圧制御信号cntに応じてオンオフ状態が切替わる。抵抗素子12eは、一端が昇圧用コンデンサ12cの高圧側端子に接続され、他端が抵抗素子12fの一端に接続されている。抵抗素子12fは、一端が昇圧制御回路12h及びCPU20に接続され、他端がアースに接続されている。これら抵抗素子12e、12fは、ソレノイド駆動電圧VBOOSTを5V以下に分圧して昇圧制御回路12h及びCPU20に出力する抵抗分圧回路を構成している。昇圧制御用電源回路12gは、入力端子がソレノイド電源端子24に接続され、出力端子が昇圧制御回路12h、ドライバ電源回路14及びCPU20に接続されており、ソレノイド電源端子24から入力されるソレノイド電源電圧VIGSOLを降圧して昇圧制御用電源電圧Vcc_BO例えば5Vを生成し、その昇圧制御用電源電圧Vcc_BOを昇圧制御回路12h、ドライバ電源回路14及びCPU20に出力する。昇圧制御回路12hは、昇圧制御用電源回路12gから供給される昇圧制御用電源電圧Vcc_BOによって動作する制御ICであり、抵抗素子12e、12fによって構成された抵抗分圧回路の出力電圧ソレノイド駆動電圧VBOOSTの抵抗分圧値に基づいてソレノイド駆動電圧VBOOSTの現在値を求め、その現在値が目標値例えば30Vと一致するようにスイッチング素子12dをPWM制御する昇圧制御信号cntのデューティ比を制御する。また、この昇圧制御回路12hは、CPU20から入力される昇圧イネーブル信号VCHG_ENがON例えばハイレベルの場合に、スイッチング素子12dのPWM制御を実施する一方、昇圧イネーブル信号VCHG_ENがOFF例えばローレベルの場合に、スイッチング素子12dのPWM制御を停止する昇圧制御信号cntの出力を停止する機能を有している。電源回路13は、入力端子がIG電源端子23に接続され、出力端子がCPU20に接続されており、IG電源端子23を介して入力される外部電源電圧、つまりイグニションスイッチ3がオンの時にバッテリ4から入力される電圧以下、この電圧をイグニション電源電圧VIGと呼ぶを降圧して低電圧回路用電源電圧Vcc例えば5Vを生成し、その低電圧回路用電源電圧VccをCPU20やその他の低電圧回路第1のAND回路16、第2のAND回路17も含むに出力する。ドライバ電源回路14は、一方の入力端子が昇圧回路12の出力端子に接続され、他方の入力端子が昇圧制御用電源回路12gの出力端子に接続され、出力端子がハーフブリッジドライバ18に接続されたチャージポンプ回路であり、昇圧回路12から入力されるソレノイド駆動電圧VBOOSTと、昇圧制御用電源回路12gから入力される昇圧制御用電源電圧Vcc_BOとを利用してドライバ電源電圧VCHP例えばVBOOSTVcc_BO2=40Vを生成し、そのドライバ電源電圧VCHPをハーフブリッジドライバ18に出力する。抵抗分圧回路15は、ドライバ電源回路14から出力されるドライバ電源電圧VCHPを5V以下に分圧してCPU20に出力する回路であり、ドライバ電源回路14の出力端子とアースとの間に直列接続された2つの抵抗素子15a、15bから構成されている。第1のAND回路16は、CPU20から入力されるソレノイド出力イネーブル信号SOL_ENと第1のタイミング信号T1との論理積を演算し、その演算結果に応じた信号をハーフブリッジドライバ18に出力する。第2のAND回路17は、CPU20から入力されるソレノイド出力イネーブル信号SOL_ENと第2のタイミング信号T2との論理積を演算し、その演算結果に応じた信号をハーフブリッジドライバ18に出力する。ハーフブリッジドライバ18は、ソレノイド電源電圧VIGSOLとドライバ電源回路14から供給されるドライバ電源電圧VCHPとによって動作するドライバICであり、第1のAND回路16及び第2のAND回路17から入力される信号のタイミング調整及びレベル調整等を行うことにより、第1のスイッチング素子11aに出力する第1の制御信号SOL1と、第2のスイッチング素子11bに出力する第2の制御信号SOL2と、第3のスイッチング素子11cに出力する第3の制御信号SOL3第1の制御信号SOL1に対してレベルが反転した信号を生成する。リレー出力回路19は、リレー出力端子25を介してソレノイド電源リレー5のコイル部に接続されており、CPU20から入力されるリレー制御信号SOLRLYに応じてソレノイド電源リレー5のオンオフ状態を切替える回路である。このリレー出力回路19は、リレー制御信号SOLRLYがOFF例えばローレベルからON例えばハイレベルに遷移した時に、ソレノイド電源リレー5のコイル部を通電させてソレノイド電源リレー5をオンに切替える。CPU20は、クランクパルス入力端子26を介して入力されるクランクパルス信号PCLKと、TDCパルス入力端子27を介して入力されるTDCパルス信号PTDCを基にエンジン振動を推定し、そのエンジン振動が抑制されるようにACMのソレノイドアクチュエータを駆動するソレノイドコイル2に流れる駆動電流を制御するプロセッサである。具体的には、CPU20は、不図示の駆動電流検出回路から入力される駆動電流検出値が目標値と一致するように、第1、第2及び第3のスイッチング素子11a、11b、11cをPWM制御する第1のAND回路16に出力する第1のタイミング信号T1と第2のAND回路17に出力する第2のタイミング信号T2のデューティ比を制御する。また、詳細は後述するが、このCPU20は、入力信号系の異常クランクパルス信号PCLK或いはTDCパルス信号PTDCの異常を検出した場合、ソレノイドコイル2にて生じる逆起電流に起因する昇圧回路12の昇圧異常防止を考慮したシーケンスでソレノイドアクチュエータの駆動を停止させる第1停止処理を実行する一方、昇圧回路12の出力電圧ソレノイド駆動電圧VBOOSTを含む内部電源電圧の異常を検出した場合、昇圧回路12の昇圧異常防止を考慮しないシーケンスで直ちにソレノイドアクチュエータの駆動を停止させる第2停止処理を実行する。以下では、上記のように構成されたアクチュエータ駆動装置1の動作について説明する。まず、イグニションスイッチ3がオンに切替わると、バッテリ4からIG電源端子23を介して入力されるイグニション電源電圧VIGが例えば12Vに向かって立上がり始め、少し遅れて電源回路13から出力される低電圧回路用電源電圧Vccが5Vに向かって立上がり始める。なお、この時、CPU20は未だ動作停止状態にあり、リレー制御信号SOLRLYはOFF例えばローレベル、ソレノイド電源リレー5はオフ状態、ソレノイド電源電圧VIGSOL、昇圧制御用電源電圧Vcc_BO、ソレノイド駆動電圧VBOOST及びドライバ電源電圧VCHPは0Vグランドレベル、昇圧イネーブル信号VCHG_EN及びソレノイド出力イネーブル信号SOL_ENはOFF例えばローレベルである。そして、低電圧回路用電源電圧Vccが例えば5Vに到達すると、CPU20は起動して所定のイニシャル処理を開始し、イニシャル処理の終了後に、リレー出力回路19に出力するリレー制御信号SOLRLYをOFF例えばローレベルからON例えばハイレベルにセットする。これにより、ソレノイド電源リレー5のコイル部が通電され始め、ソレノイド電源リレー5がオンに切替わる。このように、ソレノイド電源リレー5がオンに切替わると、バッテリ4からソレノイド電源端子24を介して入力されるソレノイド電源電圧VIGSOLが例えば12Vに向かって立上がり始め、少し遅れて昇圧制御用電源回路12gから出力される昇圧制御用電源電圧Vcc_BOが例えば5Vに向かって立上がり始める。この時、昇圧イネーブル信号VCHG_ENは未だOFF例えばローレベルであり、昇圧回路12による昇圧動作が禁止された状態昇圧制御回路12hからの昇圧制御信号cntの出力が停止された状態であるため、昇圧回路12から出力されるソレノイド駆動電圧VBOOSTは、ソレノイド電源電圧VIGSOLに連動して立上がり始め、ドライバ電源回路14から出力されるドライバ電源電圧VCHPは、昇圧制御用電源電圧Vcc_BOに連動してソレノイド駆動電圧VBOOSTから少し遅れて立上がり始める。なお、昇圧回路12による昇圧動作が禁止された状態では、ソレノイド駆動電圧VBOOSTは、ソレノイド電源電圧VIGSOLと同じ12Vまで上昇し、ドライバ電源電圧VCHPは、例えば22V=VBOOSTVcc_BO2まで上昇することになる。そして、CPU20は、リレー制御信号SOLRLYをON例えばハイレベルにセットしてから、ソレノイド電源電圧VIGSOL、昇圧制御用電源電圧Vcc_BO、ソレノイド駆動電圧VBOOST及びドライバ電源電圧VCHPが十分な値に上昇したと推定される一定時間経過後に、昇圧イネーブル信号VCHG_ENをON例えばハイレベルにセットすることにより、昇圧回路12による昇圧動作を許可する。これにより、昇圧制御回路12hがスイッチング素子12dのPWM制御を開始する昇圧制御信号cntの出力を開始するため、ソレノイド駆動電圧VBOOSTが目標値例えば30Vに向かって上昇し始め、ドライバ電源電圧VCHPも例えば40V=VBOOSTVcc_BO2に向かって上昇し始める。そして、CPU20は、昇圧イネーブル信号VCHG_ENをON例えばハイレベルにセットしてから、ソレノイド駆動電圧VBOOST及びドライバ電源電圧VCHPが十分な値に上昇したと推定される一定時間経過後に、ソレノイド出力イネーブル信号SOL_ENをON例えばハイレベルにセットしてハーフブリッジ回路11の制御を許可する状態に切替えて駆動電流制御を開始する。具体的には、CPU20は、クランクパルス信号PCLK及びTDCパルス信号PTDCを基にエンジン振動を推定し、そのエンジン振動が抑制されるような駆動電流の目標値を決定し、不図示の駆動電流検出回路から入力される駆動電流検出値が上記目標値と一致するように、第1、第2及び第3のスイッチング素子11a、11b、11cをPWM制御する第1のAND回路16に出力する第1のタイミング信号T1と第2のAND回路17に出力する第2のタイミング信号T2のデューティ比を制御する。図2は、上記のようなCPU20によるPWM制御によって、ハーフブリッジドライバ18からハーフブリッジ回路11へ出力される第1の制御信号SOL1、第2の制御信号SOL2及び第3の制御信号SOL3と、ソレノイドコイル2に流れる駆動電流との時間的な対応関係を示すタイミングチャートである。この図2に示すように、時刻t1から時刻t2までの期間において、所定のデューティ比を有し、互いにレベルが反転するパルス状の第1の制御信号SOL1及び第3の制御信号SOL3と、オンレベルハイレベル一定の第2の制御信号SOL2がハーフブリッジドライバ18からハーフブリッジ回路11へ出力される。つまり、時刻t1から時刻t2までの期間では、第2のスイッチング素子11bがオン状態に維持されながら、第1のスイッチング素子11a及び第3のスイッチング素子11cが、所定のデューティ比でオン/オフ制御される。なお、第3のスイッチング素子11cのオン/オフ状態は、第1のスイッチング素子11aに対して反転していることに注意されたい。このような時刻t1から時刻t2までの期間において、第1のスイッチング素子11aがオン及び第3のスイッチング素子11cがオフの時、ソレノイドコイル2の一端は第1のスイッチング素子11aを介して昇圧回路12に接続され、ソレノイドコイル2の他端は第2のスイッチング素子11bを介してアースに接続される。この時、ソレノイドコイル2にソレノイド駆動電圧VBOOSTが印加されるため、ソレノイドコイル2に流れる駆動電流は一定の傾きで増加する。なお、この時の駆動電流は、昇圧回路12→第1のスイッチング素子11a→ソレノイドコイル2→第2のスイッチング素子11b→アース、というルート負荷通電ルートで流れる。一方、時刻t1から時刻t2までの期間において、第1のスイッチング素子11aがオフ及び第3のスイッチング素子11cがオンの時、ソレノイドコイル2の一端は第3のスイッチング素子11cを介してアースに接続されるソレノイドコイル2の他端は第2のスイッチング素子11bを介してアースに接続されたまま。この時、ソレノイドコイル2にソレノイド駆動電圧VBOOSTが印加されないので、ソレノイドコイル2に逆起電圧が発生し、ソレノイドコイル2の他端から逆起電流が出力される。この逆起電流は、第2のスイッチング素子11bを介してアースに流入し、さらに第3のスイッチング素子11cを介してソレノイドコイル2の一端に還流する。つまり、駆動電流は、ソレノイドコイル2→第2のスイッチング素子11b→アース→第3のスイッチング素子11c→ソレノイドコイル2、というルート電流還流ルートで流れる。これにより、第1のスイッチング素子11aがオフとなっても、ソレノイドコイル2の駆動電流は一定に保持される厳密には減少するが無視できる。このように、時刻t1から時刻t2までの期間において、第2のスイッチング素子11bをオン状態に維持しながら、互いにオン/オフ状態が反転するように第1のスイッチング素子11a及び第3のスイッチング素子11cをPWM制御することにより、ソレノイドコイル2に流れる駆動電流の立上がり特性を制御することができる。続いて、時刻t2から時刻t3までの期間において、ローレベル一定の第1の制御信号SOL1と、ハイレベル一定の第3の制御信号SOL3と、所定のデューティ比を有するパルス状の第2の制御信号SOL2とがハーフブリッジドライバ18からハーフブリッジ回路11へ出力される。つまり、時刻t2から時刻t3までの期間では、第1のスイッチング素子11aがオフ状態且つ第3のスイッチング素子11cがオン状態に維持されながら、第2のスイッチング素子11bが所定のデューティ比でオン/オフ制御される。このような時刻t2から時刻t3までの期間において、第2のスイッチング素子11bがオフの時、ソレノイドコイル2の一端は第3のスイッチング素子11cを介してアースに接続され、ソレノイドコイル2の他端は回生ダイオード11dを介して昇圧回路12に接続される。この時、ソレノイドコイル2にソレノイド駆動電圧VBOOSTが印加されないので、ソレノイドコイル2に逆起電圧が生じる。この逆起電圧がソレノイド駆動電圧VBOOSTより大きくなると、回生ダイオード11dを介してソレノイドコイル2の他端から昇圧回路12に逆起電流が回生される。つまり、ソレノイドコイル2に流れる駆動電流は、アース→第3のスイッチング素子11c→ソレノイドコイル2→回生ダイオード11d→昇圧回路12、というルート電流回生ルートで流れる。これにより、ソレノイドコイル2の駆動電流は一定の傾きで減少する。一方、時刻t2から時刻t3までの期間において、第2のスイッチング素子11bがオンの時、ソレノイドコイル2の他端は第2のスイッチング素子11bを介してアースに接続されるソレノイドコイル2の一端は第3のスイッチング素子11cを介してアースに接続されたまま。この時、ソレノイドコイル2にソレノイド駆動電圧VBOOSTが印加されないため、ソレノイドコイル2に逆起電圧が発生し、ソレノイドコイル2の他端から逆起電流が第2のスイッチング素子11bを介してアースに流入し、さらに第3のスイッチング素子11cを介してソレノイドコイル2の一端に還流する電流還流ルートで駆動電流が流れる。これにより、駆動電流は一定に保持される厳密には減少するが無視できる。このように、時刻t2から時刻t3までの期間において、第1のスイッチング素子11aをオフ状態且つ第3のスイッチング素子11cをオン状態に維持しながら、第2のスイッチング素子11bをPWM制御することにより、ソレノイドコイル2に流れる駆動電流の立下がり特性を制御することができる。ここで、CPU20は、ソレノイドアクチュエータの駆動を停止させるソレノイドコイル2に流れる駆動電流をゼロにする必要のある異常を検出した場合、図3のフローチャートに示すような駆動停止処理を実行する。この図3に示すように、CPU20は、駆動停止処理において、まず、検出した異常の種類が、入力信号系の異常かクランクパルス信号PCLK或いはTDCパルス信号PTDCの異常か否かを判定するステップS1。クランクパルス信号PCLK或いはTDCパルス信号PTDCの異常としては、少なくとも一方のパルス信号の入力が無い電圧レベルの変化がない、或いは両パルス信号間の位相差が正常時と異なるなどが挙げられる。このような入力信号系の異常は、回路故障などの重度な故障に直結するものではないが、これらのパルス信号は、CPU20によるエンジン振動の推定休止気筒の特定及び駆動開始タイミングt1の特定に利用されており、これらのパルス信号に異常が発生するとソレノイドアクチュエータを正確に制御できなくなるので、その駆動を停止させる必要がある。また、その他の異常としては、昇圧制御用電源電圧Vcc_BO、ソレノイド駆動電圧VBOOST及びドライバ電源電圧VCHPなどの内部電源電圧が正常範囲に収まっていないことが挙げられる。これら内部電源電圧の異常は、回路故障などの重度な故障に直結する虞があるので、異常が検出された時点で直ちにソレノイドアクチュエータの駆動を停止させる必要がある。ところが、図2に示す駆動電流波形のピーク時にソレノイドアクチュエータの駆動を停止させてしまうと、ソレノイドコイル2にて生じた逆起電流が昇圧回路12に回生し、昇圧用コンデンサ12cが過大な電圧まで充電されて2次的異常昇圧異常が発生する虞がある。そこで、本実施形態では、CPU20は、上記ステップS1にてYesの場合、つまり入力信号系の異常のように、重度な故障に直結する虞の無い異常が発生した場合には、昇圧回路12の昇圧異常防止を考慮したシーケンスでソレノイドアクチュエータの駆動を停止させる第1停止処理を実行するステップS2。図4aは、第1停止処理の詳細を示すフローチャートである。この図に示すように、第1停止処理において、CPU20は、まず、第1、第2及び第3の制御信号SOL1、SOL2、SOL3の出力が完了したか否かを判定しステップS21、Noの場合には図3に示す駆動停止処理のステップS4に移行する一方、Yesの場合にはステップS22の処理に移行する。ここで、CPU20は、ソレノイドコイル2の駆動電流がゼロになるタイミング図2中の時刻t3が到来した場合に、第1、第2及び第3の制御信号SOL1、SOL2、SOL3の出力が完了したと判定する。CPU20は、上記ステップS21にてYesの場合、昇圧イネーブル信号VCHG_ENをOFFローレベルにセットすることで、昇圧回路12による昇圧動作を禁止するステップS22。続いて、CPU20は、ソレノイド駆動電圧VBOOSTがソレノイド電源電圧VIGSOLより高いか否かを判定しステップS23、Noの場合にはステップS24の処理に移行し、Yesの場合にはステップS26の処理に移行する。CPU20は、上記ステップS23にてNoの場合昇圧用コンデンサ12cに残存電荷無しの場合、ソレノイド出力イネーブル信号SOL_ENをOFFローレベルにセットしてハーフブリッジ回路11の制御を禁止する状態に切替えステップS24、その後にリレー制御信号SOLRLYをOFFローレベルにセットしてソレノイド電源リレー5をオフに切替えるステップS25。また、CPU20は、上記ステップS23にてYesの場合昇圧用コンデンサ12cに残存電荷有りの場合、昇圧用コンデンサ12cの放電処理を行った後、図3に示す駆動停止処理のステップS4に移行するステップS26。ここで、CPU20は、昇圧用コンデンサ12cの放電処理として、昇圧回路12による昇圧動作を禁止した状態昇圧イネーブル信号VCHG_ENをOFFローレベルに維持した状態で、ハーフブリッジ回路11を制御してソレノイドコイル2に駆動電流を流すことにより、昇圧用コンデンサ12cに蓄積された電荷をアース側に逃がす。一方、CPU20は、図3に示す駆動停止処理のステップS1にてNoの場合、つまり内部電源電圧の異常のように、重度な故障に直結する虞のある異常が発生した場合には、昇圧回路12の昇圧異常防止を考慮しないシーケンスで直ちにソレノイドアクチュエータの駆動を停止させる第2停止処理を実行するステップS3。図4bは、第2停止処理の詳細を示すフローチャートである。この図に示すように、第2停止処理において、CPU20は、まず、リレー制御信号SOLRLYをOFFローレベルにセットしてソレノイド電源リレー5をオフに切替えるステップS31。続いて、CPU20は、昇圧イネーブル信号VCHG_ENをOFFローレベルにセットすることで、昇圧回路12による昇圧動作を禁止しステップS32、その後に、ソレノイド出力イネーブル信号SOL_ENをOFFローレベルにセットしてハーフブリッジ回路11の制御を禁止する状態に切替えるステップS33。図3に戻り、CPU20は、上記の第1停止処理または第2停止処理を行った後、これらのいずれかの停止処理が終了したか否かを判定しステップS4、Noの場合には上記ステップS1の処理に戻る一方、Yesの場合には駆動停止処理を終了する。このように、本実施形態では、入力信号系の異常を検出した場合の第1停止処理として、駆動電流がゼロになるまでハーフブリッジ回路11の制御を実施した後、昇圧回路12による昇圧動作を禁止した状態で昇圧用コンデンサ12cの残存電荷の有無を判定し、残存電荷無しの場合にはハーフブリッジ回路11の制御を禁止した後、ソレノイド電源リレー5をオフに切替え、残存電荷有りの場合には昇圧用コンデンサ12cの放電処理を行った後、再度、残存電荷の有無を判定することにより、ソレノイドコイル2にて生じる逆起電流に起因する昇圧回路12の昇圧異常を防止することができる。また、本実施形態では、内部電源電圧の異常を検出した場合の第2停止処理として、ソレノイド電源リレー5をオフに切替えた後、昇圧回路12による昇圧動作を禁止した状態とし、その後にハーフブリッジ回路11の制御を禁止した状態とすることにより、直ちにソレノイドアクチュエータの駆動を停止させることができ、回路故障のような重度の故障の発生を防止することができる。以上のように、本実施形態によれば、異常が検出された場合に、ソレノイドコイル2にて生じる逆起電流に起因する昇圧回路12の昇圧異常や重度の回路故障の発生を防止しつつ、適切にソレノイドアクチュエータの駆動を停止させることが可能となる。なお、本発明は上記実施形態に限定されず、以下のような変形例が挙げられる。1上記実施形態では、車両に搭載されたACMのソレノイドアクチュエータを駆動するアクチュエータ駆動装置1を例示して説明したが、本発明はこれに限定されず、電磁アクチュエータから逆起電流が回生される昇圧回路を備えたアクチュエータ駆動装置に広く適用することができる。2上記実施形態では、回生ダイオード11dからなる回生回路を例示したが、第1及び第2のスイッチング素子11a、11bの両方がオフの時にソレノイドコイル2の他端から出力される逆起電流を昇圧回路12に回生させることができれば、回生回路の構成はこれに限定されない。例えば、特開2008-85046号公報に記載されているような逆起電流還元回路逆起電流回生回路と同義を用いても良い。3上記実施形態では、第1のスイッチング素子11aがオフ及び第2のスイッチング素子11bがオンの時にソレノイドコイル2の他端から出力される逆起電流を、アースを介してソレノイドコイル2の一端へ還流させるために第3のスイッチング素子11cを設ける場合を例示したが、例えば、特開2008-85046号公報に記載されているような還流回路を用いても良い。