"以下の工程を含む半導体装置の製造方法:a複数の接続リード、ダイパッド、および前記ダイパッドよりも厚さが厚く、前記ダイパッドを支持する複数のダイパッドサポートリードを含み、平面形状が長方形からなる複数の単位デバイス領域を有するリードフレームを準備する工程;b複数のボンディングパッドを有する第1の半導体チップを前記複数の単位デバイス領域のそれぞれに配置する工程;c前記長方形の長辺に沿って前記第1の半導体チップと並ぶように、複数のボンディングパッドを有する第2の半導体チップを前記複数の単位デバイス領域のそれぞれの前記ダイパッドの表面上に配置する工程;d前記複数の単位デバイス領域のそれぞれにおいて、前記第1の半導体チップの複数のボンディングパッドのうちの第1のボンディングパッド群と、前記第2の半導体チップの複数のボンディングパッドのうちの第1のボンディングパッド群とを、第1のボンディングワイヤ群を介してそれぞれ電気的に接続する工程;e前記第1の半導体チップの前記複数のボンディングパッドのうちの第2のボンディングパッド群と、前記複数の接続リードのうちの第1の接続リード群とを、第2のボンディングワイヤ群を介してそれぞれ電気的に接続する工程;f前記第2の半導体チップの前記複数のボンディングパッドのうちの第2のボンディングパッド群と、前記複数の接続リードのうちの第2の接続リード群とを、第3のボンディングワイヤ群を介してそれぞれ電気的に接続する工程;g前記工程d、eおよびfの後、前記複数の単位デバイス領域を、封止樹脂を用いて封止することにより、樹脂封止体を形成する工程、ここで、前記複数の単位デバイス領域のそれぞれにおいて、前記複数のダイパッドサポートリードは、互いに対向する一対の長辺のうちの一方と他方との間を連結しており、前記工程gにおける前記封止樹脂は、前記一対の長辺のうちの前記一方側から前記他方側に向かって供給される。前記1項の半導体装置の製造方法において、前記ダイパッドの裏面は、前記樹脂封止体から露出している。前記2項の半導体装置の製造方法において、前記複数の接続リードの裏面は、前記樹脂封止体から露出している。前記3項の半導体装置の製造方法において、前記複数の接続リードの厚さは、前記複数のダイパッドサポートリードの厚さとほぼ同じである。前記4項の半導体装置の製造方法において、前記ダイパッドは、その表面側からのエッチングによって薄くされている。前記5項の半導体装置の製造方法において、前記工程bは、予め前記第1の半導体チップの裏面に設けられた第1の接着剤層を介して、前記リードフレームの裏面に貼り付けられたリードフレーム裏面テープ上に固定することによって実行される。前記6項の半導体装置の製造方法において、前記第1の接着剤層の前記第1の半導体チップと反対側の面は、前記樹脂封止体から露出している。前記7項の半導体装置の製造方法において、前記工程dは、前記第1の半導体チップ側をボールボンディングとし、前記第2の半導体チップ側をウエッジボンディングとする。前記8項の半導体装置の製造方法において、前記第2の半導体チップの厚さは、前記第1の半導体チップの厚さよりも薄い。前記9項の半導体装置の製造方法において、前記第1の半導体チップは、アンテナスイッチであり、前記第2の半導体チップは、前記第1の半導体チップを制御する制御チップである。前記10項の半導体装置の製造方法において、前記第1の半導体チップは、化合物系半導体チップであり、前記第2の半導体チップは、シリコン系半導体チップである。前記10項の半導体装置の製造方法において、前記第1の半導体チップは、GaAs系半導体チップであり、前記第2の半導体チップは、シリコン系半導体チップである。前記12項の半導体装置の製造方法において、前記長方形を呈する複数の単位デバイス領域は、マトリクス状に配置されている。前記13項の半導体装置の製造方法において、各単位デバイス領域の前記複数のダイパッドサポートリードの位置と、その単位デバイス領域における前記一方の長辺を挟んで隣接する隣接単位デバイス領域の複数のダイパッドサポートリードの位置は、ほぼ一致する。前記14項の半導体装置の製造方法において、前記樹脂封止体は、2個以上の前記単位デバイス領域を一括封止している。前記15項の半導体装置の製造方法において、更に以下の工程を含む:h前記工程gの後、前記リードフレーム裏面テープを剥離する工程;i前記工程hの後、前記樹脂封止体を個々の単位デバイス領域に対応する部分に分離する工程。前記16項の半導体装置の製造方法において、前記工程iは、回転ブレードを用いたダイシングにより実行される。前記17項の半導体装置の製造方法において、前記工程hにおいて、前記リードフレーム裏面テープを剥離した際、前記第1の接着剤層は、前記第1の半導体チップ側に残る。前記18項の半導体装置の製造方法において、前記樹脂封止体の厚さは、0.5ミリメートル以下である。前記19項の半導体装置の製造方法において、個々に分離された前記樹脂封止体は、QFNパッケージである。電子装置の小型化および薄型化に伴い、電子装置に搭載される半導体装置に対しても、小型化および薄型化の要求が強くなっている。半導体装置の小型化および薄型化を実現するためには、複数の半導体チップを平置き並べて配置して、単一の半導体装置に搭載することが有効である。リードフレームを用いたマルチチップ型の半導体装置たとえばマルチチップモジュールにおいては、特性上又は強度上の観点から、少なくとも一部のチップをリードフレームの一部であるダイパッドチップ搭載部上に搭載する必要がある。しかし、サブミリメートル領域のパッケージ厚さが要求されるマルチチップ薄型パッケージにおいては、通常のダイパッド上への搭載では、十分な薄型化を達成することは困難である。本願発明は、これらの課題を解決するためになされたものである。本発明の目的は、薄型化が可能な半導体装置の製造プロセスを提供することにある。本発明の前記並びにその他の目的と新規な特徴は本明細書の記述及び添付図面から明らかになるであろう。本願において開示される発明のうち代表的なものの概要を簡単に説明すれば下記の通りである。すなわち、本願の一つの発明は、平面的に長方形を呈し、チップ間ワイヤボンディング接続を有する薄型樹脂封止マルチチップパッケージ型半導体装置の製造方法において、少なくとも一つのチップがダイパッドサポートリードよりも薄くされたダイバッド上にダイボンディングされており、そのダイパッドは前記長方形の一対の長辺をそれぞれが連結するように配置された複数のダイパッドサポートリードによって支持されており、樹脂モールドの際には、前記一対の長辺の一方の側から封止樹脂を導入するものである。本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。すなわち、平面的に長方形を呈し、チップ間ワイヤボンディング接続を有する薄型樹脂封止マルチチップパッケージ型半導体装置の製造方法において、少なくとも一つのチップがダイパッドサポートリードよりも薄くされたダイバッド上にダイボンディングされており、そのダイパッドは前記長方形の一対の長辺をそれぞれが連結するように配置された複数のダイパッドサポートリードによって支持されており、樹脂モールドの際には、前記一対の長辺の一方の側から封止樹脂を導入するので、ボイド等が低減させることができる。実施の形態の概要先ず、本願において開示される発明の代表的な実施の形態について概要を説明する。1.以下の工程を含む半導体装置の製造方法:a複数の接続リード、ダイパッド、および前記ダイパッドよりも厚さが厚く、前記ダイパッドを支持する複数のダイパッドサポートリードを含み、平面形状が長方形からなる複数の単位デバイス領域を有するリードフレームを準備する工程;b複数のボンディングパッドを有する第1の半導体チップを前記複数の単位デバイス領域のそれぞれに配置する工程;c前記長方形の長辺に沿って前記第1の半導体チップと並ぶように、複数のボンディングパッドを有する第2の半導体チップを前記複数の単位デバイス領域のそれぞれの前記ダイパッドの表面上に配置する工程;d前記複数の単位デバイス領域のそれぞれにおいて、前記第1の半導体チップの複数のボンディングパッドのうちの第1のボンディングパッド群と、前記第2の半導体チップの複数のボンディングパッドのうちの第1のボンディングパッド群とを、第1のボンディングワイヤ群を介してそれぞれ電気的に接続する工程;e前記第1の半導体チップの前記複数のボンディングパッドのうちの第2のボンディングパッド群と、前記複数の接続リードのうちの第1の接続リード群とを、第2のボンディングワイヤ群を介してそれぞれ電気的に接続する工程;f前記第2の半導体チップの前記複数のボンディングパッドのうちの第2のボンディングパッド群と、前記複数の接続リードのうちの第2の接続リード群とを、第3のボンディングワイヤ群を介してそれぞれ電気的に接続する工程;g前記工程d、eおよびfの後、前記複数の単位デバイス領域を、封止樹脂を用いて封止することにより、樹脂封止体を形成する工程、ここで、前記複数の単位デバイス領域のそれぞれにおいて、前記複数のダイパッドサポートリードは、互いに対向する一対の長辺のうちの一方と他方との間を連結しており、前記工程gにおける前記封止樹脂は、前記一対の長辺のうちの前記一方側から前記他方側に向かって供給される。2.前記1項の半導体装置の製造方法において、前記ダイパッドの裏面は、前記樹脂封止体から露出している。3.前記1または2項の半導体装置の製造方法において、前記複数の接続リードの裏面は、前記樹脂封止体から露出している。4.前記1から3項のいずれか一つの半導体装置の製造方法において、前記複数の接続リードの厚さは、前記複数のダイパッドサポートリードの厚さとほぼ同じである。5.前記1から4項のいずれか一つの半導体装置の製造方法において、前記ダイパッドは、その表面側からのエッチングによって薄くされている。6.前記1から5項のいずれか一つの半導体装置の製造方法において、前記工程bは、予め前記第1の半導体チップの裏面に設けられた第1の接着剤層を介して、前記リードフレームの裏面に貼り付けられたリードフレーム裏面テープ上に固定することによって実行される。7.前記1から6項のいずれか一つの半導体装置の製造方法において、前記第1の接着剤層の前記第1の半導体チップと反対側の面は、前記樹脂封止体から露出している。8.前記1から7項のいずれか一つの半導体装置の製造方法において、前記工程dは、前記第1の半導体チップ側をボールボンディングとし、前記第2の半導体チップ側をウエッジボンディングとする。9.前記1から8項のいずれか一つの半導体装置の製造方法において、前記第2の半導体チップの厚さは、前記第1の半導体チップの厚さよりも薄い。10.前記1から9項のいずれか一つの半導体装置の製造方法において、前記第1の半導体チップは、アンテナスイッチであり、前記第2の半導体チップは、前記第1の半導体チップを制御する制御チップである。11.前記1から10項のいずれか一つの半導体装置の製造方法において、前記第1の半導体チップは、化合物系半導体チップであり、前記第2の半導体チップは、シリコン系半導体チップである。12.前記1から10項のいずれか一つの半導体装置の製造方法において、前記第1の半導体チップは、GaAs系半導体チップであり、前記第2の半導体チップは、シリコン系半導体チップである。13.前記1から12項のいずれか一つの半導体装置の製造方法において、前記長方形を呈する複数の単位デバイス領域は、マトリクス状に配置されている。14.前記1から13項のいずれか一つの半導体装置の製造方法において、各単位デバイス領域の前記複数のダイパッドサポートリードの位置と、その単位デバイス領域における前記一方の長辺を挟んで隣接する隣接単位デバイス領域の複数のダイパッドサポートリードの位置は、ほぼ一致する。15.前記1から14項のいずれか一つの半導体装置の製造方法において、前記樹脂封止体は、2個以上の前記単位デバイス領域を一括封止している。16.前記1から15項のいずれか一つの半導体装置の製造方法において、更に以下の工程を含む:h前記工程gの後、前記リードフレーム裏面テープを剥離する工程;i前記工程hの後、前記樹脂封止体を個々の単位デバイス領域に対応する部分に分離する工程。17.前記16項の半導体装置の製造方法において、前記工程iは、回転ブレードを用いたダイシングにより実行される。18.前記16または17項の半導体装置の製造方法において、前記工程hにおいて、前記リードフレーム裏面テープを剥離した際、前記第1の接着剤層は、前記第1の半導体チップ側に残る。19.前記1から18項のいずれか一つの半導体装置の製造方法において、前記樹脂封止体の厚さは、0.5ミリメートル以下である。20.前記16から19項のいずれか一つの半導体装置の製造方法において、個々に分離された前記樹脂封止体は、QFNパッケージである。21.前記16から19項のいずれか一つの半導体装置の製造方法において、個々に分離された前記樹脂封止体は、SONパッケージである。22.前記1から21項のいずれか一つの半導体装置の製造方法において、前記工程gは、トランスファモールドにより実行される。次に、本願において開示される発明のその他の実施の形態について概要を説明する。1.以下の工程を含む半導体装置の製造方法:ax1複数の接続リード、x2ダイパッド、およびx3前記ダイパッドよりも厚さが厚く、前記ダイパッドを支持する複数のダイパッドサポートリードを含み、長方形を呈する複数の単位デバイス領域を有するリードフレームを準備する工程;b第1の半導体チップを各単位デバイス領域内にダイボンディングする工程;c前記第1の半導体チップとともに前記長方形の長辺方向に並ぶように、第2の半導体チップを各単位デバイス領域内の前記ダイパッドの表面上にダイボンディングする工程;d各単位デバイス領域内において、前記第1の半導体チップおよび前記第2の半導体チップ上の複数のボンディングパッドのうち、対向する辺に沿って配置された第1のボンディングパッド群同士をボンディングワイヤによって接続することによって、前記第1の半導体チップおよび前記第2の半導体チップ間を相互接続する工程;e前記第1の半導体チップ上の前記複数のボンディングパッドのうちの第2のボンディングパッド群と、前記複数の接続リードのうちの第1の接続リード群間をボンディングワイヤによって接続する工程;f前記第2の半導体チップ上の前記複数のボンディングパッドのうちの第3のボンディングパッド群と、前記複数の接続リードのうちの第2の接続リード群間をボンディングワイヤによって接続する工程;g前記工程d、eおよびfの後、各単位デバイス領域を、封止樹脂を用いてトランスファモールドすることにより、樹脂封止体を形成する工程、ここで、前記複数のダイパッドサポートリードは、それぞれ前記長方形の一対の長辺間を連結しており、前記工程gにおける前記封止樹脂は、前記一対の長辺のうちの一方の長辺側から導入される。2.前記1項の半導体装置の製造方法において、前記ダイパッドの裏面は、前記樹脂封止体から露出している。3.前記1または2項の半導体装置の製造方法において、前記複数の接続リードの裏面は、前記樹脂封止体から露出している。4.前記1から3項のいずれか一つの半導体装置の製造方法において、前記複数の接続リードの厚さは、前記複数のダイパッドサポートリードの厚さとほぼ同じである。5.前記1から4項のいずれか一つの半導体装置の製造方法において、前記ダイパッドは、その表面側からのエッチングによって薄くされている。6.前記1から5項のいずれか一つの半導体装置の製造方法において、前記工程bは、予め前記第1の半導体チップの裏面に設けられた第1の接着剤層を介して、前記リードフレームの裏面に貼り付けられたリードフレーム裏面テープ上に固定することによって実行される。7.前記1から6項のいずれか一つの半導体装置の製造方法において、前記第1の接着剤層の前記第1の半導体チップと反対側の面は、前記樹脂封止体から露出している。8.前記1から7項のいずれか一つの半導体装置の製造方法において、前記工程dは、前記第1の半導体チップ側をボールボンディングとし、前記第2の半導体チップ側をウエッジボンディングとする。9.前記1から8項のいずれか一つの半導体装置の製造方法において、前記第2の半導体チップの厚さは、前記第1の半導体チップの厚さよりも薄い。10.前記1から9項のいずれか一つの半導体装置の製造方法において、前記第1の半導体チップは、アンテナスイッチであり、前記第2の半導体チップは、前記第1の半導体チップを制御する制御チップである。11.前記1から10項のいずれか一つの半導体装置の製造方法において、前記第1の半導体チップは、化合物系半導体チップであり、前記第2の半導体チップは、シリコン系半導体チップである。12.前記1から10項のいずれか一つの半導体装置の製造方法において、前記第1の半導体チップは、GaAs系半導体チップであり、前記第2の半導体チップは、シリコン系半導体チップである。13.前記1から12項のいずれか一つの半導体装置の製造方法において、前記長方形を呈する複数の単位デバイス領域は、マトリクス状に配置されている。14.前記1から13項のいずれか一つの半導体装置の製造方法において、各単位デバイス領域の前記複数のダイパッドサポートリードの位置と、その単位デバイス領域における前記一方の長辺を挟んで隣接する隣接単位デバイス領域の複数のダイパッドサポートリードの位置は、ほぼ一致する。15.前記1から14項のいずれか一つの半導体装置の製造方法において、前記樹脂封止体は、2個以上の前記単位デバイス領域を一括封止している。16.前記1から15項のいずれか一つの半導体装置の製造方法において、更に以下の工程を含む:h前記工程gの後、前記リードフレーム裏面テープを剥離する工程;i前記工程hの後、前記樹脂封止体を個々の単位デバイス領域に対応する部分に分離する工程。17.前記16項の半導体装置の製造方法において、前記工程iは、回転ブレードを用いたダイシングにより実行される。18.前記16または17項の半導体装置の製造方法において、前記工程hにおいて、前記リードフレーム裏面テープを剥離した際、前記第1の接着剤層は、前記第1の半導体チップ側に残る。19.前記1から18項のいずれか一つの半導体装置の製造方法において、前記樹脂封止体の厚さは、0.5ミリメートル以下である。20.前記16から19項のいずれか一つの半導体装置の製造方法において、個々に分離された前記樹脂封止体は、SONパッケージである。本願における記載形式、基本的用語、用法の説明1.本願において、実施の態様の記載は、必要に応じて、便宜上複数のセクションに分けて記載する場合もあるが、特にそうでない旨明示した場合を除き、これらは相互に独立別個のものではなく、単一の例の各部分、一方が他方の一部詳細または一部または全部の変形例等である。また、原則として、同様の部分は繰り返しを省略する。また、実施の態様における各構成要素は、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、必須のものではない。更に、本願において、半導体装置または半導体集積回路装置というときは、主に、半導体チップが基材リードフレーム上に搭載されたものをいう。ここで、半導体チップとは、各種トランジスタ能動素子単体、および、それらを中心に、抵抗、コンデンサ等を半導体チップ等たとえば単結晶シリコン基板上に集積したもの複数の半導体チップ等をパッケージに集積したモジュール等を含むをいう。また、主にシリコン系半導体チップにおける各種トランジスタの代表的なものとしては、MOSFETMetalOxideSemiconductorFieldEffectTransistorに代表されるMISFETMetalInsulatorSemiconductorFieldEffectTransistorを例示することができる。このとき、集積回路構成の代表的なものとしては、Nチャネル型MISFETとPチャネル型MISFETを組み合わせたCMOSComplemetaryMetalOxideSemiconductor型集積回路に代表されるCMISComplemetaryMetalInsulatorSemiconductor型集積回路を例示することができる。更に、主に化合物系半導体チップにおける各種トランジスタの代表的なものとしては、MESFETMetal-SemiconductorFieldEffectTransistor、HEMTHighElectronMobilityTransistor等がある。2.同様に実施の態様等の記載において、材料、組成等について、AからなるX等といっても、特にそうでない旨明示した場合および文脈から明らかに、そうでない場合を除き、A以外の要素を主要な構成要素のひとつとするものを排除するものではない。たとえば、成分についていえば、Aを主要な成分として含むX等の意味である。たとえば、シリコン部材等といっても、純粋なシリコンに限定されるものではなく、SiGe合金やその他シリコンを主要な成分とする多元合金、その他の添加物等を含む部材も含むものであることはいうまでもない。同様に、酸化シリコン膜、酸化シリコン系絶縁膜等と言っても、比較的純粋な非ドープ酸化シリコンだけでなく、FSGFluorosilicateGlass、TEOSベース酸化シリコン、SiOCまたはカーボンドープ酸化シリコンまたはOSG、PSG、BPSG等の熱酸化膜、CVD酸化膜、SOG、ナノクラスタリングシリカNanoClusteringSilicaNCS等の塗布系酸化シリコン、これらと同様な部材に空孔を導入したシリカ系Lowk絶縁膜ポーラス系絶縁膜、およびこれらを主要な構成要素とする他のシリコン系絶縁膜との複合膜等を含むことは言うまでもない。また、酸化シリコン系絶縁膜と並んで、半導体分野で常用されているシリコン系絶縁膜としては、窒化シリコン系絶縁膜がある。この系統の属する材料としては、SiN,SiCN,SiNH,SiCNH等がある。ここで、窒化シリコンというときは、特にそうでない旨明示したときを除き、SiNおよびSiNHの両方を含む。同様に、SiCNというときは、特にそうでない旨明示したときを除き、SiCNおよびSiCNHの両方を含む。3.同様に、図形、位置、属性等に関して、好適な例示をするが、特にそうでない旨明示した場合および文脈から明らかにそうでない場合を除き、厳密にそれに限定されるものではないことは言うまでもない。4.さらに、特定の数値、数量に言及したときも、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、その特定の数値を超える数値であってもよいし、その特定の数値未満の数値でもよい。5.ウエハというときは、通常は半導体装置半導体集積回路装置、電子装置も同じをその上に形成する単結晶シリコンウエハを指すが、エピタキシャルウエハ、SOI基板、LCDガラス基板等の絶縁基板と半導体層等の複合ウエハ等も含むことは言うまでもない。また、半導体チップ、集積回路チップ、チップ等というときは、半導体基板や絶縁基板上に形成された単体、集積回路を指す。現在汎用されている半導体チップは、シリコン系半導体チップと化合物系半導体チップに分類される。化合物系半導体チップに対応する半導体の典型的な例は、GaAs,GaN,AlGaAs,SiC,InSb,InP等これらの複合基板を含むである。一方、シリコン系半導体チップに対応する半導体の典型的な例は、単結晶シリコン基板、エピタキシャルシリコン基板等の上に作られたものである。なお、本願においては、SiGe系デバイス厳密には化合物半導体であるがは、シリコン基板上に集積される場合が多いので、便宜上、単体SiGe系デバイスおよびシリコン系半導体基板上に集積されたものを含めてシリコン系に分類する。6.本願の実施の形態で主に取り扱うパッケージ形態は、通常、QFNQuadFlatNon-leadedPackageパッケージと呼ばれる。また、本願の実施の形態で使用されるリードフレーム裏面テープ粘着シートは、リードフレームの裏面に貼り付け、製造工程中における強度を保持する等他に封止樹脂侵入防止、チップの裏面支持等の目的で使用される樹脂薄膜である。厚さは数十マイクロメートル程度であり、基材は通常、ポリイミド系の熱硬化性樹脂等が使用される。更に、本願の実施の形態で例示する化合物系半導体チップは、たとえば携帯電話等に使用される高周波アンテナスイッチであり、シリコン系半導体チップは、たとえば、その制御チップ高周波アンテナスイッチの制御機能を有するチップである。なお、本願においては、ダイパッドサポートリードタブ吊りリード等の特別の役割を持つリードまたはバーと、インナリードワイヤボンディングをするためのリード等の通常のリードを区別する必要のあるときは、通常のリードを接続リードと呼ぶ。また、本願において、チップ、パッケージ、リードフレーム及びその部分について、上面または表面、下面または裏面というときは、特にそうでない旨明示する場合を除き、リードフレームに関して、チップがある側の面を空間の方向に係らず、上面または表面と呼び、その反対側の面を下面または裏面と呼ぶ。なお、ワイヤボンディングは、通常、キャピラリ等のボンディングツールを用いて、加熱、ボンディング加圧および超音波振動をほぼ同時に印加するサーモソニックThermosonic方式によって、実行されるが、本願においては、チップリード間をボンディングする場合、第1ボンディング点をチップ側とし、第2ボンディング点を接続リード側とするものを順方向ボンディングと呼び、その逆を逆方向ボンディングと呼ぶ。また、2チップ間をボンディングする場合、第1ボンディング点をチップA側とし、第2ボンディング点をチップB側とするものをチップAに関する順方向ボンディングと呼び、その逆をチップAに関する逆方向ボンディングと呼ぶ。また、本願においては、半導体チップをダイパッド上に配置搭載することを間接ダイボンディングと呼び、ダイパッド外にボンディングすることを直接ダイボンディングと呼ぶことにする。更に、複数の単位デバイス領域を一括して樹脂封止した後、一括封止体を分割して個々のパッケージに分割する方式を一括封止方式又はMAPMoldArrayPackage方式というが、これに対して、単一の単位デバイス領域を個別に樹脂封止する方式を、本願においては、個別封止方式という。実施の形態の詳細実施の形態について更に詳述する。各図中において、同一または同様の部分は同一または類似の記号または参照番号で示し、説明は原則として繰り返さない。また、添付図面においては、却って、煩雑になる場合または空隙との区別が明確である場合には、断面であってもハッチング等を省略する場合がある。これに関連して、説明等から明らかである場合等には、平面的に閉じた孔であっても、背景の輪郭線を省略する場合がある。更に、断面でなくとも、空隙でないことを明示するために、ハッチングを付すことがある。1.本願の一実施の形態の半導体装置の製造方法における対象デバイス構造等の一例の説明主に図1から図8本願で主に説明するパッケージは、薄型パッケージであり、特にその厚さが、たとえば0.5ミリメートル以下のもの主範囲としては、0.5ミリメートル以下、0.2ミリメートル以上を主要な対象としているが、本願発明はそれに限定されるものではなく、これ以外の厚さのものにも適用できることはいうまでもない。なお、この例では、一例として2個の半導体チップを収容するパッケージ形態を具体的に説明するが、収容する半導体チップの数は、2個に限らず、3個でも4個でも良い。すなわち、複数であれば良い。図1は本願の一実施の形態の半導体装置の製造方法における対象デバイス構造等の一例を示すデバイスパッケージの全体上面図内部を見やすいように上面側の封止樹脂を除去しているである。図2は図1のX-X’断面に対応するデバイスパッケージの全体断面図煩雑さを回避するために図7から図23では、ボンディングパッド等を省略しているである。図3は図2のリード上ウエッジボンディング部周辺領域R1の部分断面図である。図4は図2のチップ上ボールボンディング部周辺領域R2の部分断面図である。図5は図2のチップ上ウエッジボンディング部周辺領域R3の部分断面図である。図6は図2のリード上ボールボンディング部周辺領域R4の部分断面図である。図7は図1のA-A’断面に対応するデバイスパッケージの全体断面図である。図8は図1のB-B’断面に対応するデバイスパッケージの全体断面図である。図27は図1及び図2に示すパッケージの長辺側の側面図である。図28は図1及び図2に示すパッケージの底面図である。これらに基づいて、本願の一実施の形態の半導体装置の製造方法における対象デバイス構造等の一例、すなわち、QFN型マルチチップモジュールの構造の概要を説明する。図1から図8に示すように、平面形状が長方形からなる薄型樹脂封止パッケージ以後、パッケージとよぶ1内には、ダイパッドチップ搭載部4dとそれを両側で支持する一対又は複数ののダイパッドサポートリード4sタブ吊りリードが設けられており、パッケージ1なお、製造工程においては、このパッケージ部分がリードフレームの単位デバイス領域3に対応しているの中央側にあるダイパッドサポートリード4sを挟んで両側に、たとえばGaAs系半導体チップたとえば、高周波アンテナスイッチ等の直接取り付け半導体チップ化合物半導体チップまたは第1の半導体チップ2xおよびシリコン系半導体チップ高周波アンテナスイッチの制御チップ等のダイパッド上取り付け半導体チップシリコン系半導体チップまたは第2の半導体チップ2yが置かれている。ここで、ダイパッド4dの詳細について説明すると、本実施の形態のダイパッド4の厚さは、ダイパッドサポートリード4sの厚さよりも小さく、ダイパッド4dの上面チップが搭載される面は、同一面側に位置するダイパッドサポートリード4sの上面よりも樹脂封止体5の下面側に位置している断面視において、同一面側に位置するダイパッドサポートリード4sの上面と、この上面とは反対側のダイパッドサポートリード4sの下面との間に位置している。ダイパッド上取り付け半導体チップ2yは、ダイパッド4dのリセス領域10上にエポキシ系ペースト層等の接着剤層ダイボンド材7yを介してダイボンディング配置、固定又は固着されており、直接取り付け半導体チップ2xの方は、エポキシ系ペースト層等の接着剤層ダイボンド材、第1の接着剤層7x上にダイボンディング配置、固定又は固着されている。ここで、接着剤層7x、7yは、たとえば、同一のDAFDieAttachFilmに由来するものである。また、図2等からわかるように、本実施の形態では、直接取り付け半導体チップ2xは、ダイパッド上取り付け半導体チップ2yのように、ダイパッド4d上には搭載されていないため、直接取り付け半導体チップ2xの裏面の接着剤層7x第1の接着剤層の下面チップが搭載される面とは反対側の面は、樹脂封止体5またはパッケージ1の下面5b1bから露出している。同様に、ダイパッド4dの裏面チップが搭載される面とは反対側の面は、樹脂封止体5またはパッケージ1の下面5b1bから露出している。また、ダイパッドサポートリード4sの両端面は、図27に示すように、同様に樹脂封止体5またはパッケージ1の側面1sから露出しており、ダイパッドサポートリード4sの下面は、図28に示すように、樹脂封止体5またはパッケージ1の下面5b1bから露出している。直接取り付け半導体チップ2x以後、半導体チップ2xとよぶおよびダイパッド上取り付け半導体チップ2y以後、半導体チップ2yとよぶの周辺には、ワイヤボンディング及び外部との接続のための複数の接続リード4iインナリードが配置されており、ボンディングワイヤボンディングワイヤ群6a26を介して半導体チップ2xと電気的に接続される第1の接続リード群4ig1と、ボンディングワイヤボンディングワイヤ群6a36を介して半導体チップ2yと電気的に接続される第2の接続リード群4ig2に分類される。なお、本実施の形態で使用するボンディングワイヤは、例えば金Au系の材料からなる。また、図2、図27および図28からわかるように、接続リード4iの外部先端面は、樹脂封止体5またはパッケージ1の側面1sから露出しており、接続リード4iの下面は、樹脂封止体5またはパッケージ1の下面5b1bから露出している。半導体チップ2xおよび半導体チップ2yの上面2aデバイス面には、それぞれ複数のボンディングパッド9が配置されており、半導体チップ2x上のボンディングパッド9は、図4に示すように、たとえば金系ボンディングパッド9bであり、半導体チップ2y上のボンディングパッド9は、図5に示すように、たとえばアルミニウム系ボンディングパッド9aである。ボンディングパッド9は、半導体チップ2xおよび半導体チップ2y間の相互接続に用いられるボンディングパッド群9g1、半導体チップ2xと第1の接続リード群4ig1との接続に用いられるボンディングパッド群9g2、および半導体チップ2yと第2の接続リード群4ig2との接続に用いられるボンディングパッド群9g3に分類される。ボンディングパッド群9g1に属する複数のボンディングパッド9は、半導体チップ2xおよび半導体チップ2yの相互接続用のボンディングパッドであり、ボンディングワイヤボンディングワイヤ群6a16によって互いに電気的に接続している。また、このボンディングワイヤ群6a1は、たとえば、半導体チップ2xを第1ボンディング点ボールボンディングされているとして、ボンディングワイヤ群6a1の一部を半導体チップ2xのボンディングパッド群9g1に先に接続したあと、半導体チップ2y側を第2ボンディング点として、ボンディングワイヤ群6a1の他部を半導体チップ2yのボンディングパッド群9g1に接続している。このとき、半導体チップ2yのボンディングパッド群9g1には、予め、例えば金Au系の材料からなるスタッドバンプバンプ電極が形成されているため、ボンディングワイヤ群6a1の他部は、このスタッドバンプに接続ボールウエッジボンディングされている。ボンディングパッド群9g2と第1の接続リード群4ig1間は、たとえばチップ側を第1ボンディング点6bボールボンディングされているとして、接続リード側を第2ボンディング点6w金系のスタッドバンプを下敷きとしてウエッジボンディングされているとしてボールウエッジボンディングされている。ボンディングパッド群9g3と第2の接続リード群4ig2間は、たとえば接続リード側を第1ボンディング点ボールボンディングされているとして、チップ側を第2ボンディング点金系のスタッドバンプを下敷きとしてウエッジボンディングされているとしてボールウエッジボンディングされている。これにより、パッケージ半導体装置1の薄型化を実現できる。また、上記のように、半導体チップ2yのボンディングパッド群9g1は、第2ボンディング点6wとしているため、残りのボンディングパッド群9g3についても第2ボンディング点6wとすることで、半導体チップ2yに対するボンディング条件キャピラリによる荷重を統一することができる。次に、各ボンディング点の周辺の詳細を順に説明する。先ず、接続リード4i上のウエッジボンディング点6w第2ボンディング点を説明する。図3に示すように、接続リード4iの上面には、たとえば、銀メッキ層等のボンディングメタル膜8が設けられており、その上に、たとえば金系のボンディングワイヤ6がキャピラリ等を用いてウエッジボンディングされている。次に、半導体チップ2x上のボールボンディング点6b第1ボンディング点を説明する。図4に示すように、半導体チップ2xの上面には例えば金系のボンディングパッド9bが設けられており、そこに金系のボンディングワイヤ6がキャピラリ等を用いてボールボンディングされている。この金系のボンディングパッド9bの周りは、酸化シリコン系絶縁膜またはポリイミド系絶縁膜等のファイナルパッシベーション膜12で覆われている。次に、半導体チップ2y上のウエッジボンディング点6w第2ボンディング点を説明する。図5に示すように半導体、チップ2yの上面には例えばアルミニウム系のボンディングパッド9aが設けられており、そこに金系スタッドバンプ11下地バンプを介して金系のボンディングワイヤ6がキャピラリ等を用いてウエッジボンディングされている。次に、接続リード4i上のボールボンディング点6b第1ボンディング点を説明する。図6に示すように、接続リード4iの上面には、たとえば、銀メッキ層等のボンディングメタル膜8が設けられており、その上に、たとえば金系のボンディングワイヤ6がキャピラリ等を用いてボールボンディングされている。ここで、ここで説明したパッケージの具体的な理解を助けるために、各部の寸法の一例を以下に示す。すなわち、長辺の長さは例えば6ミリメートル程度であり、短辺の長さは例えば3ミリメートル程度である。パッケージの厚さ、すなわち樹脂封止体5単位パッケージ1または単位デバイスの上面1a5aから下面1b5bまでの長さは、例えば400マイクロメートル程度である。接続リード4iおよびダイパッドサポートリード4sの厚さは例えば125マイクロメートル程度であり、ダイパッド4dリセス部10の厚さは例えば55マイクロメートル程度である。半導体チップ2xの厚さは、例えば接着剤層を含めて140マイクロメートル程度接着剤層の厚さは、たとえば10マイクロメートル程度であるから、チップ自体の厚さは130マイクロメートル程度であるであり、長辺は例えば1.3ミリメートル程度であり、短辺は例えば1.1ミリメートル程度である。半導体チップ2yの厚さは、例えば接着剤層を含めて120マイクロメートル程度接着剤層の厚さは、たとえば10マイクロメートル程度であるから、チップ自体の厚さは110マイクロメートル程度であるである。なお、本実施の形態では、上記のように、半導体チップ2xの厚さは半導体チップ2yの厚さよりも大きい場合について説明したが、これに限定されるものではなく、半導体チップ2xの厚さは半導体チップ2yの厚さと同じ厚さであってもよい。しかしながら、パッケージ半導体装置1の薄型化を考慮すると、ダイパッド4d上に配置搭載される半導体チップ2yについては、本実施の形態のように、ダイパッド4d上に配置搭載されない半導体チップの厚さよりも小さくしておくことが好ましい。なお、本実施の形態では、ダイパッド4d上に配置する半導体チップがシリコン系半導体チップのため、GaAs系半導体チップの厚さよりも容易に薄くできる。以上のように、本願の一実施の形態の半導体装置の製造方法における対象デバイスのパッケージ構造は、薄型長方形構造平面形状が長方形となっており、この長方形の長手方向に沿って複数の半導体チップが並べて配置されており、一方の半導体チップ2yを載せたダイパッド4dを支持する一対の複数のダイパッドサポートリード4sは、互いに対向する一対の長辺のうちの一方と他方との間を連結するように、各長辺に対してほぼ直交するように配置されている。言い換えると、複数のダイパッドサポートリード4sのうちの一方は、平面形状が、互いに対向する一対の長辺と、この長辺と交差し、かつ互いに対向する一対の短辺とを有する長方形からなる樹脂封止体5またはパッケージ1において、一方の長辺から他方の長辺に向かって直線状に短辺に沿って延在しており、複数のダイパッドサポートリード4sのうちの他方も同様に、かつ、平面的に見てこの一方のダイパッドサポートリード4sと並んで形成されている。そして、ダイパッド4dは、平面形状が、樹脂封止体5の長辺と並ぶ一対の辺と、この辺と交差する一対の辺樹脂封止体5の短辺と並ぶ辺とを有する四角形からなり、平面的に見て、2つのダイパッドサポートリード4sの間に設けられている。このとき、ダイパッド4dの一対の辺樹脂封止体5の短辺と並ぶ辺のうちの一方は、一方のダイパッドサポートリード4sと連結しており、ダイパッド4dの一対の辺樹脂封止体5の短辺と並ぶ辺のうちの他方は、他方のダイパッドサポートリード4sと連結している。従って、一対の複数のダイパッドサポートリード4sは、ほぼ平行になっている。従って、トランスファモールド工程においては、図1図17および図18参照に示すように、パッケージの一対の長辺の一方側から、封止樹脂が封止樹脂の流れ方向24として矢印で示したように供給導入されるので、モールドキャビティ内の封止樹脂の主要な流れも同矢印とほぼ同一の方向になる結果、封止樹脂の流れ方向と複数のダイパッドサポートリード4sの延在方向がほぼ同一となるので、封止樹脂の流れが単純になり、ボイドの発生低減が期待できる。2.本願の前記一実施の形態の半導体装置の製造方法における製造プロセスの説明主に図9から図23図9は本願の前記一実施の形態の半導体装置の製造方法に使用されるリードフレームの概要形状を示すリードフレーム全体平面図である。図10は図9のリードフレームの単位デバイス領域4個分及びその周辺領域R5の詳細形状を示すリードフレーム部分拡大平面図である。図11は本願の前記一実施の形態の半導体装置の製造方法におけるプロセス途中の図2に対応する部分リードフレームの単位デバイス領域2個分、以下同じのデバイス断面図リードフレーム準備工程である。図12は図11のダイパッド周辺領域R6の拡大断面図である。図13は本願の前記一実施の形態の半導体装置の製造方法におけるプロセス途中の図2に対応する部分のデバイス断面図リードフレーム裏面テープ貼り付け工程である。図14は本願の前記一実施の形態の半導体装置の製造方法におけるプロセス途中の図2に対応する部分のデバイス断面図第1の半導体チップダイボンディング工程である。図15は本願の前記一実施の形態の半導体装置の製造方法におけるプロセス途中の図2に対応する部分のデバイス断面図第2の半導体チップダイボンディング工程である。図16は本願の前記一実施の形態の半導体装置の製造方法におけるプロセス途中の図2に対応する部分のデバイス断面図ワイヤボンディング工程である。図17は本願の前記一実施の形態の半導体装置の製造方法におけるプロセス途中の図9に対応する下金型上のリードフレーム全体上面図トランスファモールド工程である。図18は図17のY-Y’断面に対応するモールド金型およびリードフレーム全体模式断面図である。図19は本願の前記一実施の形態の半導体装置の製造方法におけるプロセス途中の図9に対応する下金型上のリードフレーム全体上面図モールド後のリードフレーム取り出し工程である。図20は本願の前記一実施の形態の半導体装置の製造方法におけるプロセス途中の図19に対応する部分のデバイス断面図モールド後のリードフレーム取り出し工程である。図21は本願の前記一実施の形態の半導体装置の製造方法におけるプロセス途中の図2に対応する部分のデバイス断面図リードフレーム裏面テープ剥離工程である。図22は本願の前記一実施の形態の半導体装置の製造方法におけるプロセス途中の図2に対応する部分のデバイス断面図ダイシングテープ貼り付け工程である。図23は本願の前記一実施の形態の半導体装置の製造方法におけるプロセス途中の図2に対応する部分のデバイス断面図ダイシング工程である。これらに基づいて、本願の前記一実施の形態の半導体装置の製造方法における製造プロセスを説明する。まず、図9から図12に示すようなリードフレーム4たとえば無酸素銅を準備する。ここで、リードフレーム4の構造を簡単に説明する。図9から図12に示すように、リードフレーム4は周辺の枠部4fと内部領域に設けられた単数又は複数の単位デバイス領域マトリクス部4m等から構成されており、各単位デバイス領域マトリクス部4mは、マトリクス状に多数複数配置された単位デバイス領域3から構成されている。ここで、トランスファモールド時の封止樹脂の流れ方向24を図9及び図10において、矢印で示す。図9の部分拡大図である図10を見るとわかるように、ダイパッドサポートリード4sタブ吊りリードは、封止樹脂の流れ方向24とほぼ同一方向に、一つの単位デバイス領域3の境を越えて同列の全ての単位デバイス領域3に亘って直線状に延びている。すなわち、一つの単位デバイス領域3の複数のダイパッドサポートリード4sの位置と、その単位デバイス領域3の長辺を挟んで隣接する単位デバイス領域3の複数のダイパッドサポートリード4sの位置は、ほぼ同じ位置にある。このような構成は、縦方向に延びるタイバー4tとともに、縦方向の樹脂流路をスムースなものとしている。次に、図12に示すように、ダイパッド4d表面のリセス部10深さは、たとえば70マイクロメートル程度は、たとえば、ウエットエッチング等のケミカルエッチングによって形成されている。次に、図13に示すように、リードフレーム4の裏面のほぼ全面に、たとえば30マイクロメートル程度の厚さのリードフレーム裏面テープ14たとえばポリイミド系粘着テープを貼り付ける。なお、当初から裏面にリードフレーム裏面テープ14を貼り付けたリードフレーム4を準備しても良い。次に図14及び図15に示すように、半導体チップ2xおよび半導体チップ2yを順次、リードフレーム裏面テープ14上、およびダイパッド4d表面上に、各チップ2x、2yの裏面に予め接着されたDAF部材7x、7yを介してダイボンディングする。なお、ダイボンディングの順序はいずれが先でも、同時でも良い。ここで、DAF部材7x、7yの材料としては、後のモールド工程で使用するような着色剤としてカーボンブラック等を含むエポキシ系封止樹脂と類似の性質を有す接着剤が望ましいなおこのことは必須の要件ではない。なお、いずれか一方のチップ又は両方に、DAF部材7x、7yを使用する代わりに、塗布型の接着剤を使用してもよいが、DAF部材を用いると、ウエハ段階で単一のDAFをウエハの裏面に貼り付け、ウエハダイシングで一括して分離処理できるので便利である。次に、図16に示すように、たとえば金系ボンディングワイヤ6、ワイヤボンディング装置およびキャピラリ等のボンディングツールを用いて、たとえばサーモソニック方式のボールウエッジボンディングを実行する。このとき、ここでは、チップ2xに関する順方向ボンディングとしたが、チップ2yに関する順方向ボンディングとしもよいし、各ワイヤについて、自由にいずれかを選択しても良い。なお、チップ上にウエッジボンディングする場合は、先にスタッドバンプを同一又は別のワイヤボンディング装置およびキャピラリ等のボンディングツールを用いて、形成した後に、ウエッジボンディングするのが信頼性等の観点から好適であるなお、スタッドバンプは、省略しても良い。次に図17及び図18に示すように、ワイヤボンディングが終了したリードフレーム4リードフレームチップ複合体を、たとえば摂氏175度程度に加熱されたモールド金型15下金型15b及び上金型15aなどから構成されている内のモールドキャビティ20に収容して、トランスファモールドを実行する。すなわち、たとえばリードフレーム4およびレジンタブレット18をそれぞれ下金型15bのモールドキャビティ20およびポット部16に収容し、下面に離型フィルム21リリースフィルムを真空吸着した上金型15aを閉じて、金型15をクランプする。続いて、金型15がクランプされた状態で、プランジャ22が上昇して、溶融レジン樹脂5mをカル部19、ランナ及びゲート部17等を通して、モールドキャビティ20に供給する。そして、モールドキャビティ20内に供給された溶融レジン5mはモールドキャビティ20内を矢印24封止樹脂の流れ方向のように流れてモールドキャビティ20内を充填し、一部は、エアベント23に達する。このとき、図1に示すように、溶融レジン5mは、半導体チップ2xの表面に形成されたボンディングパッド群9g1と半導体チップ2yの表面に形成されたボンディングパッド群9g1とをそれぞれ電気的に接続するボンディングワイヤ群6a1の延在方向と、平面的に見て交差するほぼ直交する方向に流れる。その後、金型15内でのキュアが完了すると、金型15が開かれ、図19及び図20に示すように、封止されたリードフレーム4リードフレームチップ複合体が取り出される。次に、図21に示すように、リードフレーム裏面テープ14の剥離が実行される。このとき、チップ2x第1のチップの裏面の接着剤層7x第1の接着剤層は、第1のチップ2x側に残る。続いて、図22に示すように、リードフレーム4上に形成された樹脂封止体5の表面側5aにダイシングテープ31が接着される。なお、リードフレーム裏面テープ14の剥離は、ダイシングテープ31の接着後であっても良い。次に、図23に示すように、回転ブレード32ダイシングブレードによって、X,Y方向にダイシング溝33通常、いわゆるフルカット方式が適用され、ダイシング溝は、ダイシングテープ31に達するを形成し、その後、ダイシングテープ31から分離することにより、リードフレーム4を単位デバイス領域3単位パッケージ1に対応する個々のデバイスパッケージに分離すると、図1及び図2に示したようなデバイスとなる。3.本願の前記一実施の形態の半導体装置の製造方法における対象デバイス構造等の各種変形例の説明主に図24から図26このセクションでは、セクション1に示した図1の平面レイアウトの変形例を説明する。製造プロセスについては、セクション2に説明したところと、ほぼ同様に実行することができる。図24は本願の前記一実施の形態の半導体装置の製造方法における対象デバイス構造等の変形例14辺リード全チップダイパッド上搭載型を示す図1に対応するデバイスパッケージの全体上面図である。図25は本願の前記一実施の形態の半導体装置の製造方法における対象デバイス構造等の変形例22辺リード1チップダイパッド上搭載型を示す図1に対応するデバイスパッケージの全体上面図である。図26は本願の前記一実施の形態の半導体装置の製造方法における対象デバイス構造等の変形例32辺リード全チップダイパッド上搭載型を示す図1に対応するデバイスパッケージの全体上面図である。これらに基づいて、本願の前記一実施の形態の半導体装置の製造方法における対象デバイス構造等の各種変形例等を説明する。1全チップがダイパッド上にありパッケージの4辺に接続リードがある変形例1主に図24この例では、図1の例と異なり、一対の半導体チップ2x、2yの両方が、ダイパッド4d上に、ダイボンディングされている。なお、図1の例と同様に、複数のチップをパッケージの長手方向長辺の延びる方向に並べて平置きしているチップ同士の積層ではなく。しかし、全体としての積層チップの厚さが他の単一のチップの厚さと同程度であれば、収容される複数のチップの一部又は全部が積層チップであることを排除するものではない。図1の例では、ダイパッド4d外への取り付けのため、チップ強度等を確保するため、半導体チップ2xの厚さを半導体チップ2yの厚さよりも厚くしているが、この例では、その必要がないので、両方の厚さチップ自体の厚さをたとえば110マイクロメートル程度をほぼ同一にすることができる。もちろん、一般にシリコン系半導体チップよりも化合物系半導体チップは強度が弱いので、半導体チップ2xの方を若干厚めにチップ自体の厚さをたとえば120マイクロメートル程度することもできる。このように、複数のチップのうち、2個以上をダイパッド4d上に、ダイボンディングするようなレイアウトとすると、比較的広くなったダイパッド4dとダイパッドサポートリード4sタブ吊りリードが構成する枠体の占める面積が広くなり、長方形パッケージにおいて発生しやすいパッケージの反りを低減することができる。2一つのチップがダイパッド上にありパッケージの一対の長辺のみに接続リードがある変形例1主に図25この例では、図1の例と異なり、接続リード4iが長方形のパッケージの一対の長辺のみに配列されている、所謂、SONSmallOutlineNon-lead型のパッケージ半導体装置であってもよい。3全チップがダイパッド上にありパッケージの一対の長辺のみに接続リードがある変形例1主に図26この例では、図24の例と異なり、接続リード4iが長方形のパッケージの一対の長辺のみに配列されている図25に類似。また、この例では、比較的広くなったダイパッド4dとダイパッドサポートリード4sタブ吊りリードが構成する枠体の占める面積がパッケージのほとんどの部分を占有するため、長方形パッケージにおいて発生しやすいパッケージの反りを大幅に低減することができる。4.前記実施の形態等に対する考察並びに補足的説明このセクションでは、本願発明、先の実施の形態、変形例等に関する一般的な考察並びに補足的説明を行う。図1及び図24から図26に示すように、複数のチップを収容して、できるだけ薄いパッケージ形状にしようとすると、複数のチップをパッケージ1の長軸長辺方向に並べて平置きすることなり、パッケージ1の平面的形状は、通常、長方形となる。パッケージの薄型化の観点からは、薄型化に逆行するダイパッド4dを排除して、全てのチップ2x、2yを直接ダイボンディングすることも考えられる。しかし、長方形パッケージ1は、一般に、長辺方向に反り内部応力が発生しやすく、ダイパッド4dやダイパッドサポートリード4sがない構造では、反り内部応力に耐えられない。従って、前記の各実施の形態では、ダイパッド4dの上面をハーフエッチして、ダイパッド4dの厚さを接続リード4iやダイパッドサポートリード4sの厚さよりも薄くしている。ダイパッドサポートリード4sの厚さを同様に薄くしないのは、パッケージ1の強度を確保して、反り内部応力の発生を低減するためである。なお、このことは、ダイパッドサポートリード4sや接続リード4iの一部分を部分的に、他の目的で薄くすることを排除するものではない。また、前記の各実施の形態のようなマルチチップモジュールでは、チップ間をボンディングワイヤで相互接続する必要があり、長方形パッケージ1の長辺の延在方向に沿うチップ配列のため、必然的にチップ間相互接続ワイヤは、概ね長方形パッケージ1の長辺の延在方向と直交することとなる。従って、チップ間相互接続ワイヤのトランスファモールド時におけるワイヤ流れの観点からは、長方形パッケージ1の長辺の延在方向に沿う方向に封止レジンの流れを形成することが考えられる。しかし、長方形パッケージ1の長辺に沿って配置された接続リード4i及びチップ2x、2y間のボンディングワイヤのワイヤ流れも無視することはできない。更に、長方形パッケージ1の一対の長辺を相互に連結するように配置された複数のダイパッドサポートリード4sと直交する方向に封止レジンを流すことは、ボイドの多発を惹起する恐れがある。すなわち、全幅におよぶダイパッドサポートリード4sを乗り越える際に流れが乱れ、ボイドを誘発する。一方、前記各実施の形態のように、封止樹脂を長方形パッケージ1の一対の長辺の一方側から、導入して、キャビティ20図17参照内での封止樹脂の主要な流れ方向が一対の長辺とほぼ直交する長方形パッケージ1の短辺方向に沿うレジン流れ方向ようにすると、薄いダイパッド4dと比較的厚いダイパッドサポートリード4sで区画された流路状の領域一方のダイパッドサポートリード4sの外側、両方のダイパッドサポートリード4sの間、および他方のダイパッドサポートリード4sの外側を溶融レジン5m図18参照は比較的乱れることなく流れる流路の全幅を扼するダイパッドサポートリード4sのようなものがない。このような導入封止樹脂の流れ方向とダイパッドサポートリード4sの延在方向の関係は、個別封止方式においても有効であるが、前記各実施の形態に示したような一括封止方式では、更に効果が大きい。すなわち、たとえば図10からわかるように、リードフレーム4のある単位デバイス領域3に着目するとき、同単位デバイス領域3の複数のダイパッドサポートリード4sの位置と、その単位デバイス領域3における一方の長辺封止樹脂が供給される側の長辺を挟んで隣接する隣接単位デバイス領域の複数のダイパッドサポートリードの位置は、ほぼ一致するように配置されている。言い換えると、封止樹脂は、リードフレーム4のほぼ全縦方向において、その縦方向をほぼ貫通する複数のダイパッドサポートリード列縦方向に並ぶ各単位デバイス領域に属するダイパッドサポートリードから構成された直線状の長いリード又はバーによって形成された流路に沿って比較的乱れることなく流れることになる。また、図1や図25に示す例では、第1の半導体チップ2xが直接ダイボンディングされているのは、一般に化合物系半導体チップの方が、シリコン系半導体チップ第2の半導体チップ2yに比較して、機械的強度が弱いため、比較的厚くされているからである。また、第1の半導体チップ2xと第2の半導体チップ2yが同程度の厚さである場合においても、たとえば、アンテナスイッチのように高周波を扱うデバイスでは、比較的大きな導電体チップと同程度又はそれよりも大きい金属体等が近接していると、不所望な容量成分またはインダクタンス成分を持つため、それらを回避するために、ダイパッド4dの外に直接ダイボンディングされている。5.サマリ以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本願発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。例えば、前記実施の形態では、本願発明を主にノンリード型パッケージを例に取り具体的に説明したが、本願発明はそれに限定されるものではなく、その他のパッケージにも適用できることは言うまでもない。また、前記実施の形態では、本願発明を主に高周波アンテナモジュールマルチチップモジュールを例にとり具体的に説明したが、本願発明はそれに限定されるものではなく、他の用途のマルチチップモジュール等にも適用できることは言うまでもない。更に、搭載チップの組み合わせは、シリコン系半導体チップおよびGaAs系半導体チップ化合物系半導体チップの組み合わせに限らず、シリコン系チップ同士の組み合わせでも、シリコン系チップと他の化合物系半導体チップとの組み合わせでも良い。なお、前記実施の形態では、本願発明の製造プロセスをMAPMoldArrayPackageプロセスを例に具体的に説明したが、本願発明はそれに限定されるものではなく、個別封止型のパッケージングプロセスにも適用できることは言うまでもない。"