信号品質の劣化要因を予等化により補償する予等化送信機であって、並列配置されて予等化信号を生成するFIRフィルタと、前記予等化信号をアナログ信号に変換するD/Aコンバータと、並列信号を1シンボル長に収めたシリアル信号に変換するセレクタと、光源と、前記シリアル信号に基づき、前記光源からの光を光信号に変調する光変調器と、を備えたことを特徴とする予等化光送信機。前記D/Aコンバータは、前記FIRフィルタと前記セレクタとの間に挿入されて、前記並列配置されたFIRフィルタからの各予等化信号をアナログ信号に変換し、前記セレクタは、前記D/Aコンバータからのアナログ信号をシリアル信号に変換することを特徴とする請求項1に記載の予等化光送信機。前記セレクタは、前記FIRフィルタと前記D/Aコンバータとの間に挿入されて、前記並列配置されたFIRフィルタからの各予等化信号をシリアル信号に変換し、前記D/Aコンバータは、前記セレクタからのシリアル信号をアナログ信号に変換することを特徴とする請求項1に記載の予等化光送信機。前記並列配置されたFIRフィルタは、各々のタップ係数として、前記信号品質の劣化要因の逆特性のインパルス応答から、オーバーサンプリング間隔でずらしてサンプリングしたインパルス応答を用いることを特徴とする請求項1から請求項3までのいずれか1項に記載の予等化光送信機。従来の予等化光送信機は、非特許文献1に記載の技術によれば、RZ光予等化信号伝送が可能になるものの、RZ変調を行うためにアナログ処理用の付加回路が必要となり、アナログ処理回路には、少なくとも4つの高周波ミキサ、6つの高周波加算器および4つの高周波遅延素子からなる精密なアナログ回路が必要となり、回路サイズ、消費電力およびコストが増大するという課題があった。この発明は、上記のような課題を解決するためになされたものであり、アナログ処理用の付加回路を用いることなくRZ光予等化信号を生成することにより、回路サイズ、消費電力およびコストの低減を実現可能にした予等化光送信機を得ることを目的とする。この発明に係る予等化光送信機は、信号品質の劣化要因を予等化により補償する予等化送信機であって、並列配置されて電気予等化信号以下、単に予等化信号ともいうを生成するFIRフィルタと、予等化信号をアナログ信号に変換するD/Aコンバータと、並列信号を1シンボル長に収めたシリアル信号に変換するセレクタと、光源と、シリアル信号に基づき、光源からの光を光信号に変調する光変調器と、を備えたものである。この発明によれば、アナログ処理用の付加回路を不要とすることにより、回路サイズ、消費電力およびコストを低減することができる。実施の形態1.図1はこの発明の実施の形態1に係る予等化光送信機100の回路構成を示すブロック図である。図1において、予等化光送信機100は、並列配置されたIch側のFIRFiniteImpulseResponseフィルタ1、2と、並列配置されたQch側のFIRフィルタ3、4と、並列配置されたIch側のD/Aコンバータ5、6と、並列配置されたQch側のD/Aコンバータ7、8と、Ich側のセレクタ9と、Qch側のセレクタ10と、Ich側のドライバ11と、Qch側のドライバ12と、光源13と、光源13からの出射光を光信号変調してRZ光予等化信号を生成する光変調器14と、を備えている。光変調器14は、直交2軸IchおよびQchのRZ光予等化信号を合成可能にするための位相調整器14aπ/2を含む。予等化光送信機100は、予等化信号予等化送信信号のコンスタレーションI-QconstellationのIchおよびQchに相当する電気信号極座標平面の実部成分および虚部成分に相当の生成時に、オーバーサンプリング信号成分を、FIRフィルタ1~4を用いた並列処理により生成し、セレクタ9、10により各並列信号を選択することのみで、RZ予等化信号を生成する。図1においては、予等化光送信機100のシンボルレートに対して、2倍のレートでサンプリングして予等化を行う2倍のオーバーサンプリングを例とした構成を示している。したがって、予等化光送信機100のIchおよびQchは、セレクタ9、10の前段において、2倍のオーバーサンプリングのEven偶数時間予等化信号およびOdd奇数時間予等化信号を並列に処理するために、それぞれ並列のFIRフィルタ1~4が設けられている。Icn側の並列のFIRフィルタ1、2even、oddによる並列予等化処理後に、D/Aコンバータ5、6は、並列のアナログ信号を生成する。同様に、Qcn側の並列のFIRフィルタ3、4even、oddによる並列予等化処理後に、D/Aコンバータ7、8は、並列のアナログ信号を生成する。以下、Icn側のセレクタ9は、送信シンボルレートの半分の周期で、Even時間およびOdd時間のアナログ信号を選択することにより、2倍のオーバーサンプリングでRZ電気予等化信号を生成する。同様に、Qcn側のセレクタ10は、送信シンボルレートの半分の周期で、Even時間およびOdd時間のアナログ信号を選択することにより、2倍のオーバーサンプリングでRZ電気予等化信号を生成する。さらに、Ich側およびQch側のドライバ11、12は、各セレクタ9、10からのRZ電気予等化信号を、光変調器14の駆動振幅に調整する。最後に、光変調器14は、IchおよびQchのRZ電気予等化信号に基づき、光源13からの出射光を光信号変調することにより、RZ光予等化信号を生成する。なお、図1においては、2倍のオーバーサンプリング時の構成を示したが、3倍以上のオーバーサンプリングに対しても同様に構成可能であることは言うまでもない。次に、図2および図3を参照しながら、図1に示したこの発明の実施の形態1によるRZ光予等化信号の生成動作について説明する。図2はこの発明の実施の形態1によるタップ係数設定動作を示す説明図であり、図3は図2のタップ係数設定を用いて予等化信号を生成する動作を一部ブロック図で示す説明図である。図2、図3においては、RZ予等化光送信機のIch側のみに注目して、2倍のオーバーサンプリング時の並列のFIRフィルタ1、2のタップ係数の設定値を示している。図2において、補償対象のインパルス応答15は、信号品質の劣化要因伝送路の波長分散や光フィルタなどの逆特性のインパルス応答信号として示されている。また、Even成分のサブインパルス応答16点線パルス参照は、インパルス応答15のEven時間成分を抜き出したFIRフィルタ1even用のインパルス特性として示されている。同様に、Odd成分のサブインパルス応答17実線パルス参照は、インパルス応答15のOdd時間成分を抜き出したFIRフィルタ2odd用のインパルス特性として示されている。この発明の実施の形態1においては、RZ光予等化信号を生成するために、オーバーサンプリング数に応じた並列のFIRフィルタ1、2のタップ係数として、各サブインパルス応答16、17で示すように、補償用のインパルス応答15をオーバーサンプリング数に応じた刻みでサンプリングした値を用いる。すなわち、並列のFIRフィルタ1、2even、oddのタップ係数として、信号品質の劣化要因の逆特性のインパルス応答から、オーバーサンプリング間隔でずらしてサンプリングしたサブインパルス応答を用いる。図2においては、インパルス応答15が各サブインパルス応答16、17を含み、オーバーサンプリング数が2の場合に、並列のFIRフィルタ1、2のタップ係数として、交互にサンプリングした状態を示している。なお、ここでは、信号品質の劣化要因の一例として、伝送路の波長分散や光フィルタを考慮したが、伝達関数表記が可能な劣化要因に対しては、他のいずれの場合であっても、上述と同様にRZ光予等化信号を生成する予等化処理が可能である。図3においては、図2のタップ係数設定動作が、Ich側の予等化回路FIRフィルタ1、2、D/Aコンバータ5、6、セレクタ9とともに示されている。図3において、NRZ入力信号系列18は1シンボル長Tを有し、FIRフィルタ1、2は、それぞれEven成分およびOdd成分の畳み込み演算を行う。このとき、図2のように交互にサンプリングされたサブインパルス応答16、17は、それぞれ、Even成分用およびOdd成分用のFIRフィルタ1、2のタップ係数に用いられる。Even用のFIRフィルタ1は、NRZ入力信号系列18とサブインパルス応答16Even用タップ係数との畳み込み演算により、Even成分の予等化信号19を生成する。同様に、Odd用のFIRフィルタ2は、NRZ入力信号系列18とサブインパルス応答17Odd用タップ係数との畳み込み演算により、Odd成分の予等化信号20を生成する。D/Aコンバータ5、6は、FIRフィルタ1、2から生成されたEven成分およびOdd成分の予等化信号19、20をアナログ信号に変換する。セレクタ9は、D/Aコンバータ5、6からの並列のアナログ信号に対して、1シンボル長の半周期T/2の切換タイミングでオーバーサンプリングを行い、Even成分用およびOdd成分用のアナログ信号を交互に選択することにより、RZ予等化信号21を生成する。すなわち、RZ予等化信号21は、2倍のオーバーサンプリング時にセレクタ9によって選択され、図3のように、Even成分およびOdd成分が時系列に並んだパルス信号として取得される。このように、信号品質劣化要因波長分散や光フィルタなどの逆特性のインパルス応答16、17を、オーバーサンプリング刻みで、並列のFIRフィルタ1、2のタップ係数として用いることにより、Ich側のRZ予等化信号21が生成される。同様に、Qch側の予等化回路FIRフィルタ3、4、D/Aコンバータ7、8、セレクタ10においても、上述と同様に、Qch側のRZ予等化信号が生成される。なお、RZ予等化信号21は、NRZ入力信号系列18のシンボル変調方式BPSK、QPSK、16QAMなどの違いに関わらず、図3のように、並列のFIRフィルタ1、2からの出力信号をセレクタ9によって1シンボル長T内に配置する構成を適用することにより、生成可能である。また、ここでは、1つのチャネルに対する並列のFIRフィルタ1、2の数オーバーサンプリング数を2に設定したが、これに限定されることはなく、オーバーサンプリング数を3以上に設定してもよい。次に、上記実施の形態1との比較例として、図4および図5を参照しながら、従来のRZ予等化光送信機による動作について説明する。図4は従来のRZ予等化信号の生成動作をイメージ的に示す説明図であり、従来の予等化変調構成を示している。図5は図4内の直列FIRフィルタ22のRZ信号入力時の動作を示す説明図である。図4において、従来のRZ予等化光送信機は、直列FIRフィルタ22を備えており、直列FIRフィルタ22への入力信号は、RZ入力信号23からなっている。直列FIRフィルタ22は、2倍のオーバーサンプリングのタップ係数を保持し、タップ係数として、信号品質劣化要因の逆特性のインパルス応答15図2内の補償用のインパルス応答15を用いるものとする。図5において、直列FIRフィルタ22は、インパルス応答15に含まれるEven成分点線パルス参照のタップ係数の乗算回路23と、インパルス応答15に含まれるOdd成分実線パルス参照のタップ係数の乗算回路24と、各乗算回路23、24の算出結果を加算する加算器25と、Even時間およびOdd時間において交互にRZ信号の0値が入力される乗算器26a、26b黒枠参照と、を備えている。RZ信号が直列FIRフィルタ22に入力される場合、図5のように、Even時間とOdd時間とで、RZ信号の値が入力される乗算回路26a、26bがそれぞれ異なる。これにより、図5のように、直列FIRフィルタ22において、Even時間では、信号品質劣化要因の逆特性のインパルス応答15のEven成分図2内のEven成分のサブインパルス応答16が畳み込まれ、Odd時間では、信号品質劣化要因の逆特性のインパルス応答15のOdd成分図2内のOdd成分のサブインパルス応答17が畳み込まれる。直列FIRフィルタ22による上記動作は、この発明の実施の形態1図1~図3による並列のFIRフィルタ1~4のEven成分とOdd成分とにおける畳み込み演算と同様の畳み込み演算処理を時系列で実行していることと等価である。つまり、図1~図3において、NRZ入力信号を並列配置されたFIRフィルタ1~4に入力し、FIRフィルタ1~4およびセレクタ9、10による予等化処理によってRZ予等化信号が生成可能であることを示している。したがって、この発明の実施の形態1図1のように、並列のFIRフィルタ1~4およびセレクタ9、10を用いた回路構成により、RZ予等化信号の生成が可能であり、従来構成図4、図5、図7と比較して、RZ化のための付加回路を必要とせず、回路サイズ、消費電力およびコストを小さく抑制することが可能となる。以上のように、この発明の実施の形態1図1~図3に係る予等化光送信機は、信号品質の劣化要因を予等化により補償するために、並列配置されて予等化信号を生成するFIRフィルタ1~4と、予等化信号をアナログ信号に変換するD/Aコンバータ5~8と、並列信号を1シンボル長に収めたシリアル信号に変換するセレクタ9、10と、光源13と、シリアル信号に基づき、光源13からの光を光信号に変調する光変調器14と、を備えている。D/Aコンバータ5~8は、FIRフィルタ1~4とセレクタ9、10との間に挿入されており、並列配置されたFIRフィルタ1~4からの各予等化信号をアナログ信号に変換する。セレクタ9、10は、D/Aコンバータ5~8からのアナログ信号をシリアル信号に変換する。並列配置されたFIRフィルタ1~4は、各々のタップ係数として、信号品質の劣化要因の逆特性のインパルス応答15から、オーバーサンプリング間隔でずらしてサンプリングしたサブインパルス応答16、17を用いる。これにより、アナログ処理用の付加回路を用いることなくRZ光予等化信号を生成することが可能となり、回路サイズ、消費電力およびコストを低減することができる。実施の形態2.なお、上記実施の形態1図1では、FIRフィルタ1~4とセレクタ9、10との間にD/Aコンバータ5~8を挿入したが、図6のように、FIRフィルタ1~4とD/Aコンバータ5A、7Aとの間にセレクタ9A、10Aを挿入してもよい。図6はこの発明の実施の形態2に係る予等化光送信機100Aの回路構成を示すブロック図であり、前述図1参照と同様のものについては、前述と同一符号を付して、または符号の後にAを付して詳述を省略する。図6において、予等化光送信機100Aは、並列配置されたFIRフィルタ1~4と、Ich側のFIRフィルタ1、2からのデジタルデータを選択するセレクタ9Aと、Qch側のFIRフィルタ3、4からのデジタルデータを選択するセレクタ10Aと、セレクタ9Aからのデジタルデータをアナログ信号に変換するD/Aコンバータ5Aと、セレクタ10Aからのデジタルデータをアナログ信号に変換するD/Aコンバータ7Aと、ドライバ11、12と、光源13と、光変調器14と、を備えている。この場合、セレクタ9A、10Aは、FIRフィルタ1~4からの並列のデジタル信号を選択し、D/Aコンバータ5A、7Aは、並列のデジタル信号をアナログ信号に変換する。なお、FIRフィルタ1~4へのタップ係数の設定値選択処理および光変調部14の処理動作については、前述の実施の形態1と同様である。また、図6においても、前述と同様に、2倍のオーバーサンプリング時の回路構成を示しているが、2倍以上のオーバーサンプリングに対しても構成可能である。以上のように、この発明の実施の形態2図6によれば、セレクタ9A、10Aは、FIRフィルタ1~4とD/Aコンバータ5A、7Aとの間に挿入されており、並列配置されたFIRフィルタ1~4からの各予等化信号をシリアル信号に変換する。D/Aコンバータ5A、7Aは、セレクタ9A、10Aからのシリアル信号をアナログ信号に変換する。上記回路構成においても、光変調器14から最終的に生成られるRZ光予等化信号は、前述と同様であり、前述と同様の作用効果を奏する。