予測される第2の信号に基づき生成された第1の信号であって、前記第2の信号に対応する部分を含む第1の信号を受信する段階と、前記第1の信号のうち前記第2の信号に対応する部分の属性を検出する段階と、前記第1の信号のうち前記第2の信号に対応する部分の属性に基づき、前記第2の信号の属性を決定する段階とを備える方法。前記第1の信号を受信する段階は、立ち上がり部分および前記立ち上がり部分と対称な立ち下がり部分を含む前記第2の信号に基づいて生成された前記第1の信号を受信する段階を有し、前記第1の信号のうち前記第2の信号に対応する部分は、前記第2の信号の前記立ち上がり部分および前記立ち下がり部分の一方に対応する請求項1に記載の方法。前記第1の信号を受信する段階は、正弦波形を持つ前記第2の信号に基づいて生成された前記第1の信号を受信する段階を有し、前記第1の信号は、前記第2の信号に対応する立ち上がり部分を含む請求項1に記載の方法。前記第1の信号の前記立ち上がり部分において所定レベルを検出する段階と、前記第2の信号の前記立ち下がり部分が前記所定レベルとなる時間を予測する段階とをさらに備える請求項3に記載の方法。前記第1の信号の前記立ち上がり部分において、前記所定レベルよりも高い第2のレベルを検出する段階と、前記所定レベルの検出と、前記第2のレベルの検出との間の期間を測定する段階と、前記第1の信号の前記立ち下がり部分において前記第2のレベルを検出する段階と、前記第1の信号の前記立ち下がり部分における前記第2のレベルの検出、および、測定された前記期間に基づいて、前記第2の信号の前記立ち下がり部分が前記所定レベルとなる時間を予測する段階とをさらに備える請求項4に記載の方法。前記第1の信号の前記立ち上がり部分において第1のピーク比例レベルを検出する段階と、前記第1の信号の前記立ち上がり部分において第2のピーク比例レベルを検出する段階と、前記第1のピーク比例レベルの検出と、前記第2のピーク比例レベルの検出との間の期間を測定する段階とをさらに備える請求項3から5のいずれか一項に記載の方法。前記第1のピーク比例レベル、前記第2のピーク比例レベルおよび前記期間に基づいて前記第2の信号の期間および周波数のうち少なくとも一方を決定する段階をさらに備える請求項6に記載の方法。前記第1のピーク比例レベル、前記第2のピーク比例レベル、および、前記第1のピーク比例レベルの検出と前記第2のピーク比例レベルの検出との間の期間に基づいて、前記第2の信号のゼロクロスタイミングを決定する段階をさらに備える請求項6または7に記載の方法。前記第2の信号の立ち下がり部分が前記所定レベルとなる時間を予測する段階は、前記第1の信号の前記立ち上がり部分において前記所定レベルが検出されると、第1のカウンタ/積分器をイネーブルして、第1の初期数からカウントを増加させる段階と、前記第1の信号の前記立ち上がり部分において第1のピーク比例レベルが検出されると、前記第1のカウンタ/積分器を停止させて、第2のカウンタ/積分器をイネーブルして、第1のレートで第2の初期数からカウントを増加させる段階と、前記第1の信号の前記立ち上がり部分において第2のピーク比例レベルが検出されると、前記第2のカウンタ/積分器をイネーブルして、第2のレートでカウントを減少させる段階と、前記第2のカウンタ/積分器が前記第2の初期数に戻ると、前記第1のカウンタ/積分器をイネーブルして、カウントを減少させる段階と、前記第1のカウンタ/積分器が前記第1の初期数に戻ると、前記時間を示す出力信号を生成する段階とを有する請求項4または5に記載の方法。予測される第2の信号に基づき生成された第1の信号であって、前記第2の信号に対応する部分を含む第1の信号を受信し、前記第1の信号のうち前記第2の信号に対応する部分の属性を検出し、前記第1の信号のうち前記第2の信号に対応する部分の属性に基づき、前記第2の信号の属性を決定する検出回路と、前記第2の信号を調整するべく制御信号を生成する制御回路とを備える回路。前記第2の信号は、立ち上がり部分および前記立ち上がり部分と対称な立ち下がり部分を含み、前記第1の信号のうち前記第2の信号に対応する部分は、前記第2の信号の前記立ち上がり部分および前記立ち下がり部分の一方に対応する請求項10に記載の回路。前記第2の信号は正弦波形を持ち、前記第1の信号は、前記第2の信号に対応する立ち上がり部分を含む請求項10または11に記載の回路。前記検出回路は、前記第1の信号の前記立ち上がり部分において所定レベルを検出し、前記第2の信号の立ち下がり部分が前記所定レベルとなる時間を予測する請求項12に記載の回路。前記検出回路は、前記第1の信号の前記立ち上がり部分において、前記所定レベルよりも高い第2のレベルを検出し、前記所定レベルの検出と、前記第2のレベルの検出との間の期間を測定し、前記第1の信号の前記立ち下がり部分において前記第2のレベルを検出し、前記第1の信号の前記立ち下がり部分における前記第2のレベルの検出、および、測定された前記期間に基づいて、前記第2の信号の前記立ち下がり部分が前記所定レベルになる時間を予測する請求項13に記載の回路。前記検出回路は、前記第1の信号の前記立ち上がり部分が第1のピーク比例レベルとなる第1の時間を検出する第1のコンパレータと、前記第1の信号の前記立ち上がり部分が第2のピーク比例レベルとなる第2の時間を検出する第2のコンパレータと、前記第1の時間においてカウントを開始して、前記第2の時間においてカウントを停止させて、前記第1の時間と前記第2の時間との間の期間を測定するカウンタ/積分器とを有する請求項12から14のいずれか一項に記載の回路。前記検出回路はさらに、前記第1の信号のピークレベルに基づいて電圧を保持するキャパシタと、前記第1のピーク比例レベルおよび前記第2のピーク比例レベルに応じて、前記第1のコンパレータおよび前記第2のコンパレータに電圧入力を供給する電圧分配部とを有する請求項15に記載の回路。前記検出回路は、前記第1のピーク比例レベル、前記第2のピーク比例レベルおよび前記期間に基づいて前記第2の信号の期間および周波数のうち少なくとも一方を決定する請求項15または16に記載の回路。前記検出回路は、前記第1のピーク比例レベル、前記第2のピーク比例レベル、および、前記第1の時間の検出と前記第2の時間の検出との間の期間に基づいて、前記第2の信号のゼロクロスタイミングを決定する請求項15から17のいずれか一項に記載の回路。前記検出回路は、一定レートでカウントを増加および減少させる第1のカウンタ/積分器と、第1のレートでカウントを増加させ、第2のレートでカウントを減少させる第2のカウンタ/積分器とを有し、前記検出回路は、前記第1の信号の前記立ち上がり部分において前記所定レベルが検出されると、前記第1のカウンタ/積分器をイネーブルして第1の初期数からカウントを増加させ、前記第1の信号の前記立ち上がり部分において第1のピーク比例レベルが検出されると、前記第1のカウンタ/積分器を停止させて、前記第2のカウンタ/積分器をイネーブルさせて第2の初期数から前記第1のレートでカウントを増加させ、前記第1の信号の前記立ち上がり部分において第2のピーク比例レベルが検出されると、前記第2のカウンタ/積分器をイネーブルして前記第2のレートでカウントを減少させ、前記第2のカウンタ/積分器が前記第2の初期数に戻ると前記第1のカウンタ/積分器をイネーブルしてカウントを減少させ、前記第1のカウンタ/積分器が前記第1の初期数に戻る時間を示す出力信号を生成する請求項13または14に記載の回路。負荷に電力を供給する電力回路であって、正弦波形を持つ交流AC供給電力を受け取り、前記AC供給電力を調整して出力供給電力を生成し、前記出力供給電力を前記負荷に供給する調整回路と、検出回路および制御回路を有する検出制御回路とを備え、前記検出回路は、前記AC供給電力に基づいて生成された信号であって、前記AC供給電力に対応する部分を含む信号を受信し、前記信号のうち前記AC供給電力に対応する部分の属性を検出し、前記信号のうち前記AC供給電力に対応する部分の属性に基づき、前記AC供給電力の属性を決定し、前記制御回路は、決定された前記AC供給電力の前記属性に基づいて制御信号を生成し、前記制御信号を前記調整回路に供給して前記AC供給電力を調整する電力回路。前記調整回路は、位相が合わせられた電圧および電流を持つ前記出力供給電力を生成するべく、前記AC供給電力を調整する力率補正回路を有する請求項20に記載の電力回路。前記検出回路は、前記AC供給電力の複数の所定レベル、前記AC供給電力の周波数、および、前記AC供給電力のゼロクロス点のうち少なくとも1つを、前記信号のうち前記AC供給電力に対応する部分の属性に基づいて検出する請求項20または21に記載の電力回路。本開示の側面によると、入力供給電力の属性を検出する方法および装置が提供される。当該方法は、予測される第2の信号に基づき生成された第1の信号を受信する段階を備える。第1の信号は、前記第2の信号に略対応する部分を含む。当該方法はさらに、第1の信号のうち第2の信号に略対応する部分の属性を検出する段階と、第1の信号のうち第2の信号に略対応する部分の属性に基づき、第2の信号の属性を決定する段階とを備える。ある実施形態によると、第2の信号は、立ち上がり部分および前記立ち上がり部分と対称な立ち下がり部分を含む。一例を挙げると、第2の信号は、正弦波形を持ち、第1の信号は、第2の信号に略対応する立ち上がり部分を含む。当該方法は、第1の信号の立ち上がり部分において所定レベルを検出する段階と、第2の信号の立ち下がり部分が所定レベルとなる時間を予測する段階とを備える。具体的には、当該方法は、第1の信号の前記立ち上がり部分において、所定レベルよりも高い第2のレベルを検出する段階と、所定レベルの検出と、第2のレベルの検出との間の期間を測定する段階と、第1の信号の立ち下がり部分において第2のレベルを検出する段階と、第1の信号の立ち下がり部分における第2のレベルの検出、および、測定された期間に基づいて、第2の信号の前記立ち下がり部分が所定レベルとなる時間を予測する段階とを備える。別の例を挙げると、当該方法は、第1の信号の立ち上がり部分において第1のピーク比例レベルを検出する段階と、第1の信号の立ち上がり部分において第2のピーク比例レベルを検出する段階と、第1のピーク比例レベルの検出と、第2のピーク比例レベルの検出との間の期間を測定する段階とを備える。当該方法はさらに、第1のピーク比例レベル、第2のピーク比例レベルおよび期間に基づいて第2の信号の期間および周波数のうち少なくとも一方を決定する段階を備える。当該方法はさらに、第1のピーク比例レベル、第2のピーク比例レベル、および、第1のピーク比例レベルの検出と第2のピーク比例レベルの検出との間の期間に基づいて、第2の信号のゼロクロスタイミングを決定する段階を備える。本開示の側面によると、入力供給電力の属性を検出して、検出した属性の基づき入力供給電力を調整する制御信号を生成する回路が提供される。当該回路は、検出回路と、制御回路とを備える。検出回路は、予測される第2の信号に基づき生成された第1の信号を受信する。第1の信号は、第2の信号に略対応する部分を含む。検出回路は、第1の信号のうち第2の信号に略対応する部分の属性を検出し、第1の信号のうち第2の信号に略対応する部分の属性に基づき、第2の信号の属性を決定する。制御回路は、決定された第2の信号の属性に基づいて、第2の信号を調整するべく制御信号を生成する。本開示の側面によると、負荷に電力を供給する電力回路がさらに提供される。電力回路は、調整回路と、検出制御回路とを備える。調整回路は、正弦波形を持つ交流AC供給電力を受け取り、AC供給電力を調整して出力供給電力を生成し、出力供給電力を負荷に供給する。検出制御回路は、検出回路および制御回路を有する。検出回路は、AC供給電力に基づいて生成された信号を受信する。信号は、AC供給電力に略対応する部分を含む。検出回路は、信号のうちAC供給電力に略対応する部分の属性を検出し、信号のうちAC供給電力に略対応する部分の属性に基づき、AC供給電力の属性を決定する。制御回路は、決定されたAC供給電力の属性に基づいて制御信号を生成し、制御信号を調整回路に供給してAC供給電力を調整する。図1は、本開示の実施形態に係る電子システム100の一例を示すブロック図である。電子システム100は、負荷104を駆動する電力を供給する電力回路110を備える。電力回路110は、図1に示すように、線間電圧VLINEのファイヤラインおよび中立電圧VNEUTRALのニュートラルラインを持つ交流AC供給電力等の入力供給電力を受け取る。電力回路110は、入力供給電力を調整して適切な属性を持つ出力供給電力を生成し、出力供給電力によって負荷104を駆動する。図1の例では、電力回路110は、検出制御回路120と、調整回路115を有する。検出制御回路120は、入力供給電力の属性を検出して、検出した属性に基づいて制御信号を生成して、生成した制御信号を調整回路115に供給する。調整回路115は、検出制御回路120から供給される制御信号に応じて入力供給電力を調整して、調整された供給電力を負荷104に供給する。これらの構成要素は、図1に示されているように結合されている。一例を挙げると、検出制御回路120は、ICチップ上の集積回路ICとして実現される。また、この例では、このICチップの接地接続は、接地接続VSSに電気結合される。尚、負荷104はVSS ́に接地される。接地VSS ́は、接地VSSと同じ接地であってもよいし、接地VSSとは別の接地であってもよく、調整回路115の構成に応じて決まる。ある実施形態によると、電子システム100は、線間電圧VLINEまたは中立電圧VNEUTRALをスケーリングするスケーリング回路105を備え、適切な範囲内の入力電圧VINを生成する。入力電圧VINは、ICチップに供給され、入力供給電力の属性を検出する。別の実施形態によると、スケーリング回路105は必要ないか、または、スケーリング回路105もICチップに集積化されている。本開示の一の側面によると、概して、中立電圧VNEUTRALに対する線間電圧VLINEは、正弦波形を持ち、VSSに対する入力電圧VINは、1/2正弦波形を持つ。しかし、VSSに対する入力電圧VINは、負荷104のために歪みが発生する可能性がある。例えば、負荷104が比較的重い例えば、比較的大きい電流を必要とする場合、VSSに対する入力電圧VINは1/2正弦波形を持つ。しかし、負荷104が比較的軽い例えば、比較的小さい電流を必要とする場合、VSSに対する入力電圧VINの波形は、キャパシタ103の放電が不十分であるために、歪が発生する。本開示の一実施形態によると、検出制御回路120は、入力電圧VINを利用して入力供給電力の属性を検出する。尚、この検出は、負荷104の負荷状態には無関係に行われる。このため、検出制御回路120は、調整回路115を制御する制御信号を正確に生成することができる。一例を挙げると、調整回路115は、AC供給電力からの入力を整流するブリッジ整流器101を含む。さらに、調整回路115は、駆動電流の位相を負荷104に対する駆動電圧の位相に合わせて駆動効率を改善する力率補正PFC回路102を含む。一例を挙げると、線間電圧VLINEは、周波数が50Hzである。PFC回路102は、50Hzよりはるかに高い周波数、例えば、KHzのオーダでオン/オフに切り替わるよう制御されるスイッチ不図示を持つ。スイッチがオンおよびオフに切り替わる各スイッチサイクルにおいて、平均駆動電流は、スイッチがオンの間の線間電圧VLINEの関数となる。このように、平均駆動電流は、線間電圧VLINEと略同じ位相を持つ。一例によると、PFC回路102を適切に制御するべく、検出制御回路120は、線間電圧VLINEのさまざまな属性、例えば、AC供給電力のライン周波数、線間電圧VLINEのゼロクロス点、線間電圧VLINEが所定電圧レベルにある期間等を検出して、検出した属性に基づき制御信号を生成する。本開示の実施形態によると、負荷104が比較的重い場合、VSSに対する入力電圧VINは、中立電圧VNEUTRALに対する線間電圧VLINEの正弦波形と比較して、1/2正弦波形を持つ。具体的には、中立電圧VNEUTRALに対する線間電圧VLINEがゼロ以上である場合、VSSに対する入力電圧VINの波形は、中立電圧VNEUTRALに対する線間電圧VLINEの波形に倣ったものとなる。中立電圧VNEUTRALに対する線間電圧VLINEがゼロ未満である場合、VSSに対する入力電圧VINは、ゼロのままとなる。さらに、VSSに対する入力電圧VINの波形は、立ち上がり部分および立ち下がり部分を含む。一例を挙げると、立ち上がり部分は、ゼロから1/2正弦波形のピーク値まで上昇する部分であり、立ち下がり部分は、ピーク値からゼロへと下降する部分である。当該実施形態によると、負荷104が比較的軽い場合、立ち上がり部分は依然として正弦波形を取るが、立ち下がり部分は、例えば、キャパシタの放電が不十分であるために、正弦波形に歪みが生じる。一例を挙げると、歪みは、正弦波形のピーク近傍で比較的小さく、立ち下がり部分のゼロクロス点近傍で比較的大きくなる。このように、所定電圧検出、ゼロクロス点検出、ライン周波数検出等、立ち下がり部分を利用する属性検出の結果は、不正確な結果になるとしてよい。本開示の一の側面によると、検出制御回路120は、負荷104とは略無関係に、入力供給電力の属性を検出する。ある実施形態によると、検出制御回路120は、VSSに対する入力電圧VINのうち歪みが無い部分または歪みが小さい部分、例えば、立ち上がり部分に基づき、入力供給電力の属性を検出する。さらに、入力供給電力の正弦波形が予測可能な波形であるので、検出制御回路120は、VSSに対する入力電圧VINの立ち上がり部分の属性検出結果に基づき、入力供給電力の特定の属性を予測する。このように、入力供給電力の属性検出は、VSSに対する入力電圧VINの立ち下がり部分の属性検出の結果に影響されない。ある実施形態によると、検出制御回路120は、検出回路140および制御回路130を含む。検出回路140は、VSSに対する入力電圧VINの歪みが生じていない部分および/または歪みが少ない部分に基づき、所定電圧値の期間、ゼロクロス点、ライン周波数等、AC供給電力中立電圧VNEUTRALに対する線間電圧VLINEの属性を検出するのに適切な任意の回路を含む。制御回路130は、検出した属性に基づき適切な制御信号を生成し、制御信号を調整回路115に供給する。ある実施形態によると、検出回路140は、VSSに対する入力電圧VINが特定の電圧レベルであるタイミング、例えば、所定電圧レベル、ピーク比例値等であるタイミングを示す信号を出力するコンパレータ不図示を含む。別の実施形態によると、検出回路140は、イベント間の期間を測定して、イベントの時間を予測するカウンタ不図示を含む。一例を挙げると、カウンタは、カウント増加制御、カウント減少制御、および、停止制御を含む。カウント増加制御は、カウンタをアクティブ化して、例えば、ゼロからカウントを大きくしていく制御である。停止制御は、カウンタでの計数を停止させ、カウント値を格納する制御である。カウント減少制御は、カウンタをアクティブ化して、事前に格納している値からカウントを小さくしていく制御である。検出回路140は、例えば、コンパレータからの出力に基づきカウンタの動作を制御するべく、ステートマシン形式等、適切な制御ロジックを含む。一例を挙げると、カウンタは、カウント値がゼロ等の特定値である場合には、出力信号、例えば、比較的高い電圧レベルを生成する。別の実施形態によると、検出回路140は、イベント間の期間を測定して、イベントの時間を予測する積分器不図示を含む。一例を挙げると、積分器は、カウント増加時に積分を行って、カウント減少時に放電を行う。積分器は、出力がゼロになると、停止する。積分器の時定数は、増加および減少の積分速度が異なる値に設定されるように、設定されるとしてよい。尚、検出制御回路120は、任意の回路素子、例えば、論理回路、ステートマシン、プロセッサ、メモリ、デジタル回路、アナログ回路等を含み得る。図2は、本開示の実施形態に係る波形の例を示す図260である。図260は、第1の曲線270および第2の曲線280を含む。第1の曲線270は、図1の例の中立電圧VNEUTRALに対する正規化線間電圧VLINEの波形に対応し、第2の曲線280は、図1の例のVSSに対する正規化入力電圧VINの波形に対応する。第1の曲線270は、正弦波形を持つ。第2の曲線280は、負荷依存性である。例えば、負荷104が比較的重い場合、第2の曲線280は1/2正弦波形となる。負荷104が比較的軽い場合、1/2正弦波形の立ち下がり部分に歪みが生じ、例えば、図2では立ち下がり部分281および282で歪みが生じている。本開示の一の側面によると、検出制御回路120は、VSSに対する入力電圧VINのうち歪みが生じていない部分、例えば、立ち上がり部分に基づき中立電圧VNEUTRALに対する線間電圧VLINEの属性を検出する。さらに、中立電圧VNEUTRALに対する線間電圧VLINEの正弦波形が予測可能な波形であるので、検出制御回路120は、VSSに対する入力電圧VINの立ち上がり部分の属性検出結果に基づき、中立電圧VNEUTRALに対する線間電圧VLINEの特定の属性を予測する。このように、入力供給電力の属性検出結果は、VSSに対する入力電圧VINの立ち下がり部分の属性検出結果の影響を受けない。例えば、Aで示すように、中立電圧VNEUTRALに対する線間電圧VLINEの立ち上がり部分の所定電圧値例えば、所定正規化電圧値は、VSSに対する入力電圧VINの立ち上がり部分の対応する所定電圧値の検出結果に基づいて検出され得る。そして、Bに示すように、中立電圧VNEUTRALに対する線間電圧VLINEの立ち下がり部分の所定電圧値例えば、所定正規化電圧値は、VSSに対する入力電圧VINのうち歪みが生じていない部分または歪みが小さい部分の属性検出結果に基づいて検出される。尚、歪みが生じていない部分または歪みが小さい部分の1以上の検出結果に基づいて予測を行うことができる。図3Aは、本開示の実施形態に応じて、検出制御回路120がカウンタを利用して、中立電圧VNEUTRALに対する線間電圧VLINEの立ち下がり部分が所定電圧値となる時間を予測するための処理300の一例の概要を示すフローチャートである。処理は、S301で開始され、S305に進む。S305において、検出制御回路120は、VSSに対する入力電圧VINが立ち上がり中であることを検出する。一例を挙げると、検出制御回路120は、VSSに対する入力電圧VINがゼロより大きく常に増加していることを検出し、検出制御回路120は、VSSに対する入力電圧VINが立ち上がり中であると判断する。S310において、検出制御回路120は、VSSに対する入力電圧VINと、第1の基準電圧VREF1とを比較して、VSSに対する入力電圧VINが第1の基準電圧VREF1以上であるか否かを判断する。尚、第1の基準電圧VREF1は所定電圧値に基づいて決定され得る。例えば、入力電圧VINと線間電圧VLINEとの間の倍率が1である場合、第1の基準電圧VREF1は所定電圧値に等しい。VSSに対する入力電圧VINが第1の基準電圧VREF1以上である場合、当該プロセスはS315に進む。VSSに対する入力電圧VINが第1の基準電圧VREF1未満である場合、当該プロセスはS310に戻る。S315において、検出制御回路120はカウンタを開始させて、ゼロからカウントを増加させる。S320において、検出制御回路120は、VSSに対する入力電圧VINと、第1の基準電圧VREF1よりも高い第2の基準電圧VREF2とを比較して、VSSに対する入力電圧VINが第2の基準電圧VREF2以上であるか否かを判断する。ある実施形態によると、第2の基準電圧VREF2は、比較的小さい値だけ、VSSに対する入力電圧VINのピーク値よりも小さい。VSSに対する入力電圧VINが第2の基準電圧VREF2以上である場合、当該処理はS325に進む。VSSに対する入力電圧VINが第2の基準電圧VREF2未満である場合、当該処理はS320に戻る。S325において、検出制御回路120は、カウンタを停止させて、カウントされた値を格納する。S330において、検出制御回路120は、VSSに対する入力電圧VINと、第2の基準電圧VREF2とを比較して、VSSに対する入力電圧VINが第2の基準電圧VREF2以下であるか否かを判断する。VSSに対する入力電圧VINが第2の基準電圧VREF2以下である場合、当該処理はS335に進む。VSSに対する入力電圧VINが第2の基準電圧VREF2より高い場合、当該処理はS330に戻る。S335において、検出制御回路120は、カウンタを開始させて、格納されている値からカウントを減少させる。S340において、検出制御回路120は、カウンタがゼロまでカウントしたか否かを判断する。ある実施形態において、カウンタは、ゼロまでカウントすると比較的高い電圧値を出力して、検出制御回路120は、カウンタが比較的高い電圧値を出力するまで待機する。カウンタが比較的高い電圧値を出力すると、当該プロセスはS345に進む。カウンタが比較的高い電圧値を出力しないと、当該プロセスはS340に戻る。S345において、検出制御回路120は、この時点において、中立電圧VNEUTRALに対する線間電圧VLINEの立ち下がり部分は所定電圧値である旨を示す出力信号を生成する。この後、当該処理はS399に進み終了する。尚、処理300は適宜調節することができる。一例を挙げると、検出制御回路120は、カウンタに代えて、積分器を利用する。図3Bは、処理300に対応する波形の一例を示す図360である。図360は、VSSに対する入力電圧VINの曲線380を含む。VSSに対する入力電圧VINの立ち下がり部分は、負荷のために、381に示すように、歪みが生じているとしてよい。検出制御回路120は、VSSに対する入力電圧VINと、第1の基準電圧VREF1および第2の基準電圧VREF2とを比較して、この比較結果に基づいてカウンタ/積分器の動作を制御する。例えば、VSSに対する入力電圧VINは、時間0から増加し始める。時間t1において、VSSに対する入力電圧VINが第1の基準電圧VREF1に等しいという第1のイベントが発生し、検出制御回路120はカウンタを開始させてカウントを増加させる。VSSに対する入力電圧VINは増加し続ける。時間t2において、VSSに対する入力電圧VINが第2の基準電圧VREF2に等しいという第2のイベントが発生し、検出制御回路120はカウンタを停止させる。尚、カウント数は、第1のイベントと第2のイベントとの間の期間に対応する。VSSに対する入力電圧VINは、ピーク値VPEAKまで増加し続けた後、減少し始める。時間t3において、VSSに対する入力電圧VINが第2の基準電圧VREF2に等しいという第3のイベントが発生し、検出制御回路120はカウンタを開始させてカウントを減少させる。時間t4において、カウンタはゼロになり、検出制御回路120は、時間t4において、中立電圧VNEUTRALに対する線間電圧VLINEの立ち下がり部分が所定電圧値を持つ旨を示す出力信号を生成する。ある実施形態によると、第1の基準電圧VREF1および第2の基準電圧VREF2は、略一定のバンドギャップ電圧に基づいて生成される。例えば、バンドギャップ電圧は、処理のバラツキおよび温度のバラツキにも略無関係な電圧である。別の実施形態によると、第1の基準電圧VREF1は、ピーク値VPEAKに比例した電圧であり、時間t1から時間t4までの期間T1を測定する。尚、ピーク値VPEAKは以下の数1で表される。Tが入力供給電力の期間を表す場合に、の関係が成り立つので、以下の数3を用いて入力供給電力のライン周波数f=1/Tを算出する。尚、入力供給電力のライン周波数は、精度を改善することを目的として、VSSに対する入力電圧VINの立ち上がり部分における2つのピーク比例電圧の検出結果に基づいて、算出され得る。図4Aは、本開示の実施形態に係る検出回路440のブロック図である。検出回路440は、AC供給電力のライン周波数を検出するべく検出制御回路120に含むことができる。検出回路440は、4つの抵抗器R1-R4と、2つのダイオードD1およびD2と、キャリブレーションスイッチSと、キャパシタCHOLDと、2つのコンパレータ442および444と、カウンタ/積分器446とを有する。これらの構成要素は、図4Aに示すように結合されている。ダイオードD1の方向を鑑みると、キャパシタCHOLDが保持している電圧VRは、以下の数4に表すように、ピーク値VPEAKの一部に対応する。コンパレータ442は、電圧VAと電圧VRとを比較して、電圧VAが電圧VR以上となる第1のイベントが発生するとカウンタ/積分器446を開始させる。第1のイベントは、以下の数5の関係を意味する。コンパレータ444は、電圧VBと電圧VRとを比較して、電圧VBが電圧VR以上になるという第2のイベントが発生するとカウンタ/積分器446を停止させる。第2のイベントは、以下の数6の関係を意味する。カウントされた数は、第1のイベントと第2のイベントとの間の期間T1に対応する。この期間に基づき、ライン周波数を算出することができる。ある実施形態によると、カウンタ/積分器446が停止した後、パルス信号でキャリブレーションスイッチSを開閉制御する。このようにして、キャパシタCHOLDが保持する電圧は、最も新しいピーク値VPEAKの一部に対応する。尚、ある実施形態によると、検出回路440はICチップ上で実現可能である。別の実施形態によると、検出回路440の一部、例えば、コンパレータ442および444ならびにカウンタ/積分器446は、ICチップ上で実現可能である。図4Bは、本開示の実施形態に係る検出回路440の波形の一例を示す図460である。図460は、VSSに対する正規化線間電圧VLINEの曲線480を含む。検出回路400は、VSSに対する正規化線間電圧VLINEがK1以上になるという第1のイベントと、VSSに対する正規化線間電圧VLINEがK2より大きくなるという第2のイベントとの間の期間T1を測定する。尚、K1は数7で、K2は数8で表される。そして、数9を用いてライン周波数を算出する。本開示の実施形態によると、検出制御回路120はさらに、ゼロクロスタイミングを算出できる。例えば、数10を用いて第2のイベントから第1のゼロクロス点までの期間T2を算出して、数11を用いて第2のイベントから第2のゼロクロス点までの期間T3を算出する。図5Aは、検出制御回路120が2つのカウンタを用いてAC供給電力のライン周波数を算出して、中立電圧VNEUTRALに対する線間電圧VLINEの立ち下がり部分が所定電圧値を持つ期間を予測する処理500の一例の概要を示すフローチャートである。当該処理は、S501で開始され、S505に進む。S505において、検出制御回路120は、VSSに対する入力電圧VINが立ち上がり部分中であると検出する。一例を挙げると、検出制御回路120は、VSSに対する入力電圧VINがゼロよりも大きく、常に増加していると検出する。こうして、検出制御回路120は、VSSに対する入力電圧VINが立ち上がり部分中であると判断する。S510において、検出制御回路120は、VSSに対する入力電圧VINと、基準電圧VREFとを比較して、VSSに対する入力電圧VINが基準電圧VREF以上であるか否かを判断する。尚、基準電圧VREFは所定電圧値に基づいて決めるとしてよい。例えば、入力電圧VINと線間電圧VLINEとの間の倍率が1である場合、基準電圧VREFは所定電圧値に等しい。VSSに対する入力電圧VINが基準電圧VREF以上である場合、当該処理はS515に進む。VSSに対する入力電圧VINが基準電圧VREF未満である場合、当該処理はS510に戻る。S515において、検出制御回路120は、第1のカウンタを開始させてゼロからカウントを増加させる。S520において、検出制御回路120は、VSSに対する入力電圧VINと、基準電圧VREFよりも高い第1のピーク比例電圧TH1K1×VPEAKとを比較して、VSSに対する入力電圧VINが第1のピーク比例電圧TH1よりも高いか否かを判断する。VSSに対する入力電圧VINが第1のピーク比例電圧TH1以上である場合、当該処理はS525に進む。VSSに対する入力電圧VINが第1のピーク比例電圧TH1未満である場合、当該処理はS520に戻る。S525において、検出制御回路120は、第1のカウンタを停止させて、カウントされた値を格納する。さらに、検出制御回路120は、第1のレートで第2のカウンタを開始させ、ゼロからカウントを増加させる。S530において、検出制御回路120は、VSSに対する入力電圧VINと、第1のピーク比例電圧TH1よりも高い第2のピーク比例電圧TH2K2×VPEAKとを比較して、VSSに対する入力電圧VINが第2のピーク比例電圧TH2以上であるか否かを判断する。VSSに対する入力電圧VINが第2のピーク比例電圧TH2以上である場合、当該処理はS535に進む。VSSに対する入力電圧VINが第2のピーク比例電圧TH2未満である場合、当該処理はS530に戻る。S535において、検出制御回路120は、第2のカウンタを停止させてカウントの増加を止め、第2のレートで第2のカウンタを開始させてカウントを減少させていく。S540において、検出制御回路120は、第2のカウンタがゼロまでカウントしたか否かを判断する。第2のカウンタがゼロまでカウントしている場合、当該処理はS545に進む。第2のカウンタがゼロまでカウントしていない場合、当該処理はS540に戻る。S545において、検出制御回路120は、第1のカウンタを開始させて、カウントを減少させる。S550において、検出制御回路120は、第1のカウンタがゼロまでカウントしたか否かを判断する。第1のカウンタがゼロまでカウントしている場合、当該処理はS555に進む。第1のカウンタがゼロまでカウントしていない場合、当該処理はS550に戻る。S555において、検出制御回路120は、その時点において、中立電圧VNEUTRALに対する線間電圧VLINEの立ち下がり部分が所定電圧値である旨を示す出力信号を生成する。この後、当該処理はS599に進み終了する。尚、当該処理500は適宜調節することができる。一例を挙げると、検出制御回路120は、カウンタに代えて、積分器を利用する。図5Bは、処理500に対応する波形の一例を示す図560である。図560は、VSSに対する入力電圧VINの曲線580を含む。VSSに対する入力電圧VINの立ち下がり部分は、負荷のために、581に示すように、歪みが発生しているとしてよい。検出制御回路120は、VSSに対する入力電圧VINと、基準電圧VREF、および、第1のピーク比例電圧TH1、および、第2のピーク比例電圧TH2とを比較して、比較結果に基づき第1のカウンタおよび第2のカウンタの動作を制御する。例えば、VSSに対する入力電圧VINは、時間t0から増加し始める。時間t1において、VSSに対する入力電圧VINが基準電圧VREFに等しいという第1のイベントが発生すると、検出制御回路120は、第1のカウンタを開始させてカウントを増加させる。VSSに対する入力電圧VINは増加し続ける。時間t2において、VSSに対する入力電圧VINが第1のピーク比例電圧TH1に等しいという第2のイベントが発生すると、検出制御回路120は、第1のカウンタを停止させて、第1のレートで第2のカウンタを開始させて、ゼロからカウントを大きくする。VSSに対する入力電圧VINは、増加し続ける。時間t3において、VSSに対する入力電圧VINが第2のピーク比例電圧TH2に等しいという第3のイベントが発生すると、検出制御回路120は、第2のカウンタを停止させてカウントの上昇を停止させ、第2のレートで第2のカウンタを開始させてカウントを小さくする。VSSに対する入力電圧VINは、増加し続けてピーク値VPEAKに到達し、減少し始める。時間t4において、第2のカウンタはゼロまでカウントした後、検出制御回路120は、第1のカウンタを開始させてカウントを減少させる。時間t5において、第1のカウンタはゼロであり、検出制御回路120は、その時点において中立電圧VNEUTRALに対する線間電圧VLINEの立ち下がり部分が所定電圧値を持つ旨を示す出力信号を生成する。尚、第1のレートおよび第2のレートは以下の数12に応じて適宜選択され得る。また、ライン周波数は、例えば、K1、K2、および、時間t2と時間t3との間の期間T1に基づいて、数9を利用して算出することができる。本開示の主題は、一例として提案する具体的な実施形態に基づいて説明してきたが、当業者には多くの代替例、変形例および変更例が自明であることは明らかである。したがって、本明細書で説明する本開示の実施形態は、本開示を限定するものではなく、本開示を例示するものとする。本開示の範囲を逸脱することなく変更することもできる。