表面および裏面を有し、縦型構造の半導体パワー素子が形成され、表面側に信号線電極71が形成されていると共に表面電極72が形成され、裏面側に裏面電極73が形成された半導体チップ7aと、前記半導体チップ7aの裏面電極73に接続されると共に第1端子Pが備えられる第1リードフレーム9と、前記半導体チップ7aの前記信号線電極71に接続される信号線端子S1および前記表面電極72に接続されると共に第2端子Oが延設された板状部10aが備えられる第2リードフレーム10と、前記第1端子Pおよび前記第2端子Oを露出させつつ前記半導体チップ7aと前記第1、第2リードフレーム9、10を封止する樹脂部16とを有し、前記信号線端子S1と前記信号線電極71とがバンプで構成された接合材22によって接合されていることを特徴とする半導体モジュール。前記信号線端子S1のうち前記板状部10a側の端部は、前記板状部10aよりも厚みが薄くされていることを特徴とする請求項1に記載の半導体モジュール。前記信号線端子S1のうち前記接合材22によって接合される位置には表裏を貫通する貫通孔17が形成されており、該貫通孔17内に前記接合材22が入り込んでいることを特徴とする請求項1または2に記載の半導体モジュール。前記貫通孔17は、深さ方向の途中位置において内径が最も小さく、前記信号線端子S1の表面側および裏面側に向かうに連れて内径が徐々に大きくなることを特徴とする請求項3に記載の半導体モジュール。表面および裏面を有し、縦型構造の半導体パワー素子が形成され、表面側に信号線電極71が形成されていると共に表面電極72が形成され、裏面側に裏面電極73が形成された半導体チップ7aと、前記半導体チップ7aの裏面電極73に接続されると共に第1端子Pが備えられる第1リードフレーム9と、前記半導体チップ7aの前記信号線電極71に接続される信号線端子S1および前記表面電極72に接続されると共に第2端子Oが延設された板状部10aが備えられる第2リードフレーム10と、前記第1端子Pおよび前記第2端子Oが露出させつつ前記半導体チップ7aと前記第1、第2リードフレーム9、10を封止する樹脂部16とを有し、前記信号線端子S1と前記信号線電極71とがバンプで構成された接合材22によって接合されていることを特徴とする半導体モジュールの製造方法であって、前記第1リードフレーム9を用意し、該第1リードフレーム9のうちの前記半導体チップ7aが接続される位置に第1接合材20を配置する工程と、前記第2リードフレーム10を用意し、該第2リードフレーム10のうちの前記半導体チップ7aが接続される位置に第2接合材23を配置すると共に前記信号線端子S1のうち前記信号線電極71に接続される位置に第3接合材22を配置する工程と、前記第1接合材20の上に前記半導体チップ7aを配置する工程と、前記第1接合材20の上に前記半導体チップ7aを配置した前記第1リードフレーム9の上に、前記第2リードフレーム10を前記第2接合材23および前記第3接合材22側を向けて配置する工程と、リフロー処理により、前記第1接合材20と前記裏面電極73とを接合すると共に、前記第2接合材23と前記表面電極72とを接合し、さらに前記第3接合材22と前記信号線電極71とを接合する工程と、前記リフロー処理後に、前記第1リードフレーム9と前記第2リードフレーム10および前記半導体チップ7aを前記第1、第2端子P、Oが露出されるように前記樹脂部16にて樹脂封止する工程とを含み、前記第2リードフレーム10として、前記信号線端子S1が、前記板状部10aのうち前記第2端子Oが延設された側と反対側において、一方向を長手方向として延設されていると共に前記板状部10aから離間して配置され、前記板状部10aに備えられたフレーム部10bを介して前記板状部10aに繋げられたものを用い、前記樹脂封止する工程の後で、前記フレーム部10bを切断することにより、前記信号線端子S1を前記板状部10aを分離する工程を含んでいることを特徴とする半導体モジュールの製造方法。前記信号線端子S1のうち前記板状部10a側の端部を前記板状部10aよりも厚みが薄くすることを特徴とする請求項5に記載の半導体モジュールの製造方法。前記第3接合材22を前記第2接合材23よりも低融点の材料で構成することを特徴とする請求項5または6に記載の半導体モジュールの製造方法。前記信号線端子S1のうち前記接合材22によって接合される位置に表裏を貫通する貫通孔17を形成し、前記リフロー処理を行う工程では、前記第3接合材22を前記第2接合材23よりも先に溶融させることで前記貫通孔17内に入り込ませたのち、前記第2接合材23を溶融させることを特徴とする請求項7に記載の半導体モジュールの製造方法。前記第2接合材23よりも前記第3接合材22を高く配置することを特徴とする請求項8に記載の半導体モジュールの製造方法。前記貫通孔17を深さ方向の途中位置において内径が最も小さく前記信号線端子S1の表面側および裏面側に向かうに連れて内径が徐々に大きくなるようにすることを特徴とする請求項8または9に記載の半導体モジュールの製造方法。上記のような従来の半導体モジュールでは、信号線端子J4と半導体チップJ1とをボンディングワイヤJ7で接続している。しかしながら、信号線端子J4とローサイド側端子J6とは異なる電位となるため、信号線端子J4と半導体チップJ1とを接続するボンディングワイヤJ7がローサイド側端子J6に接触しないように、これらの間の間隔をある程度空ける必要があった。このため、電極ブロックJ10、J13が必要となり、部品点数の増加になっていた。また、ボンディングワイヤJ7での結線が必要になるため、製造工程の増加にも繋がっていた。具体的には、電気的な接続を行うための工程として、まず、ハイサイド側端子J5の上にはんだJ8、J15を介して半導体チップJ1、J2を搭載し、さらに半導体チップJ1、J2の上にはんだJ9、J12を介して電極ブロックJ10、J13を配置してからリフロー処理を行うというダイボンド工程を行った後、ボンディングワイヤJ7での結線を行うためのボンディング工程を行っている。そして、ローサイド側端子J6の上にはんだJ11、J14を備えたものを用意し、上記のようにダイボンド工程まで行ったものを裏返して、はんだJ11、J14を備えたローサイド側端子J6上に搭載し、再びリフロー処理を行うというダイボンド工程を行っている。したがって、電気的な接続を行うために、ダイボンド工程→ボンディング工程→ダイボンド工程という複数の工程を経なければならず、製造工程を煩雑にしていた。本発明は上記点に鑑みて、ボンディングを必要としなくても、信号線端子とパワー素子との電気接続が行える半導体モジュールおよびその製造方法を提供することを目的とする。上記目的を達成するため、請求項1に記載の発明では、半導体チップ7aの裏面電極73に接続されると共に第1端子Pが備えられる第1リードフレーム9と、半導体チップ7aの信号線電極71に接続される信号線端子S1および表面電極72に接続されると共に第2端子Oが延設された板状部10aが備えられる第2リードフレーム10と、第1端子Pおよび第2端子Oを露出させつつ半導体チップ7aと第1、第2リードフレーム9、10を封止する樹脂部16とを有し、信号線端子S1と信号線電極71とがバンプで構成された接合材22によって接合されていることを特徴としている。このように、半導体チップ7aの表面電極72に接合される第2リードフレーム10を用いてゲート電極に接続される信号線端子S1を構成するようにしている。そして、接合材22を用いることにより、ボンディングワイヤを用いることなく信号線端子S1が半導体チップ7aの信号線電極71に直接接合されるようにしている。したがって、ボンディングを行わなくても良い構造の半導体モジュールとすることが可能となり、従来のボンディングを行う場合のようなダイボンド工程→ボンディング工程→ダイボンド工程という煩雑な経なくても済み、製造工程の簡略化を図ることが可能となる。請求項2に記載の発明では、信号線端子S1のうち板状部10a側の端部は、板状部10aよりも厚みが薄くされていることを特徴としている。このように、信号線端子S1のうち板状部10a側の端部を板状部10aよりも厚みが薄くなるようにすれば、その分、空間が空くため、樹脂部16による樹脂封止を行う際に樹脂流れ性を良好にすることが可能となる。請求項3に記載の発明では、信号線端子S1のうち接合材22によって接合される位置には表裏を貫通する貫通孔17が形成されており、該貫通孔17内に接合材22が入り込んでいることを特徴としている。このような構成によれば、貫通孔17がアンカーとして機能し、接合材22が貫通孔17から抜け難くなるようにできる。これにより、接合材22と信号線端子S1との接合をより強固に行うことが可能となる。請求項4に記載の発明では、貫通孔17は、深さ方向の途中位置において内径が最も小さく、信号線端子S1の表面側および裏面側に向かうに連れて内径が徐々に大きくなることを特徴としている。このような構成とすれば、貫通孔17内に接合材22が入り込んだときに貫通孔17の内壁面が引っ掛かって接合材22が抜けなくなるため、よりアンカー効果を発揮することが可能となる。請求項5に記載の発明では、第1リードフレーム9を用意し、該第1リードフレーム9のうちの半導体チップ7aが接続される位置に第1接合材20を配置する工程と、第2リードフレーム10を用意し、該第2リードフレーム10のうちの半導体チップ7aが接続される位置に第2接合材23を配置すると共に信号線端子S1のうち信号線電極71に接続される位置に第3接合材22を配置する工程と、第1接合材20の上に半導体チップ7aを配置する工程と、第1接合材20の上に半導体チップ7aを配置した第1リードフレーム9の上に、第2リードフレーム10を第2接合材23および第3接合材22側を向けて配置する工程と、リフロー処理により、第1接合材20と裏面電極73とを接合すると共に、第2接合材23と表面電極72とを接合し、さらに第3接合材22と信号線電極71とを接合する工程と、リフロー処理後に、第1リードフレーム9と第2リードフレーム10および半導体チップ7aを第1、第2端子P、Oが露出されるように樹脂部16にて樹脂封止する工程とを含み、第2リードフレーム10として、信号線端子S1が、板状部10aのうち第2端子Oが延設された側と反対側において、一方向を長手方向として延設されていると共に板状部10aから離間して配置され、板状部10aに備えられたフレーム部10bを介して板状部10aに繋げられたものを用い、樹脂封止する工程の後で、フレーム部10bを切断することにより、信号線端子S1を板状部10aを分離する工程を含んでいることを特徴としている。このように、半導体チップ7aの表面電極72に接合される第2リードフレーム10を用いてゲート電極に接続される信号線端子S1を構成するようにしている。そして、第3接合材22を用いることにより、ボンディングワイヤを用いることなく信号線端子S1が半導体チップ7aの信号線電極71に直接接合されるようにしている。したがって、ボンディングを行わなくても良い構造の半導体モジュールとすることが可能となり、従来のボンディングを行う場合のようなダイボンド工程→ボンディング工程→ダイボンド工程という煩雑な経なくても済み、製造工程の簡略化を図ることが可能となる。また、第2リードフレーム10によって信号線端子S1を構成しているが、樹脂封止後にフレーム部10bを切断することで、信号線端子S1を板状部10aから分離できる。請求項6に記載の発明では、信号線端子S1のうち板状部10a側の端部を板状部10aよりも厚みが薄くすることを特徴としている。このように、信号線端子S1のうち板状部10a側の端部を板状部10aよりも厚みが薄くなるようにすれば、その分、空間が空くため、樹脂部16による樹脂封止を行う際に樹脂流れ性を良好にすることが可能となる。請求項7に記載の発明では、第3接合材22を第2接合材23よりも低融点の材料で構成することを特徴としている。このように、第3接合材22を第2接合材23よりも低融点の材料で構成すれば、第3接合材22が第2接合材23よりも先に溶融するようにできる。このため、例えば、請求項9に記載したように、第3接合材22が第2接合材23よりも高く配置されるような場合には、第2リードフレーム10が傾斜してガタツキが生じることがあるが、先に第3接合材22を溶融することで、第2リードフレーム10の傾斜が修正され、水平となってガタツキを無くすことが可能となる。請求項8に記載の発明では、信号線端子S1のうち第3接合材22によって接合される位置に表裏を貫通する貫通孔17を形成し、リフロー処理を行う工程では、第3接合材22を第2接合材23よりも先に溶融させることで貫通孔17内に入り込ませたのち、第2接合材23を溶融させることを特徴としている。このように、貫通孔17を形成することで、第3接合材22の余剰分を逃がすことが可能になるため、第2接合材23第3接合材22の高さを揃えることが可能となる。また、貫通孔17がアンカーとして機能し、接合材22が貫通孔17から抜け難くなるようにできる。これにより、接合材22と信号線端子S1との接合をより強固に行うことが可能となる。請求項10に記載の発明では、貫通孔17を深さ方向の途中位置において内径が最も小さく信号線端子S1の表面側および裏面側に向かうに連れて内径が徐々に大きくなるようにすることを特徴としている。このような構成とすれば、貫通孔17内に接合材22が入り込んだときに貫通孔17の内壁面が引っ掛かって接合材22が抜けなくなるため、よりアンカー効果を発揮することが可能となる。なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、図中、同一符号を付してある。第1実施形態本発明の第1実施形態について説明する。本実施形態では、本発明の一実施形態にかかる半導体モジュールが備えられたインバータを例に挙げて説明する。図1は、インバータの回路図、図2は、インバータに備えられる半導体モジュールを示した図であり、aは上面レイアウト図、bはaのA-A’断面図、cはaのB-B’断面図である。また、図3は、半導体モジュールを構成する各部の分解図である。図1に示すように、インバータ1は、直流電源2に基づいて負荷である三相モータ3を交流駆動するためのもので、直列接続した上下アームが三相分並列接続された構成とされ、上アームと下アームとの中間電位を三相モータ3のU相、V相、W相の各相に順番に入れ替えながら印加する。このインバータ1における上アームと下アームの一相分が、1つの半導体モジュール4とされ、図2および図3に示す半導体モジュール4が3つ備えられることでインバータ1が構成されている。例えば、3つの半導体モジュール4がユニット化されて一体化されることでインバータ1が構成されている。なお、インバータ1に対して並列接続されたコンデンサ1aは、平滑コンデンサである。また、図1に示すように、各上アームと各下アームは、それぞれ、半導体パワー素子であるIGBT5とFWD6とによって構成されている。本実施形態では、IGBT5が形成された半導体チップ7とFWD6を形成した半導体チップ8共に図2、図3参照を別チップとしており、IGBT5のエミッタ-コレクタ間とFWD6のアノード-カソードとを電気的に接続している。また、各半導体モジュール4の上アームの正極端子P、負極端子N、出力端子Oおよび信号線端子S1、S2が、図2に示すように外部露出するように突き出た状態とされている。そして、正極端子P、負極端子Nおよび出力端子Oに、直流電源2の正極と負極および三相モータ3がそれぞれ接続されることによって図1に示す回路構成が構成されている。このような構成において、信号線端子S1、S2への入力電圧を制御してIGBT5のゲート電圧を制御することにより、インバータ1を駆動する。次に、このように構成されるインバータ1に備えられる半導体モジュール4の詳細構造について説明する。図2および図3に示すように、半導体モジュール4は、半導体チップ7、8と、リードフレーム9、10、11と、放熱基板12~15等を備え、これらが図2b、cに示すように樹脂部16によって樹脂封止されることで一体化された構造とされている。半導体チップ7、8は、Si、SiC、GaNなどを母材基板として構成されている。半導体チップ7は、上アーム側のIGBT5が形成された半導体チップ7aと下アーム側のIGBT5が形成された半導体チップ7bとによって構成されている。また、半導体チップ8は、上アーム側のFWD6が形成された半導体チップ8aと下アーム側のFWD6が形成された半導体チップ8bとによって構成されている。半導体チップ7a、7bは、共に、IGBT5を基板垂直方向に電流を流す縦型素子として構成したものであり、半導体チップ8a、8bは、共に、FWD6を基板垂直方向に電流を流す縦型素子として構成したものである。例えば、半導体チップ7a、7bは、表面側にゲート電極を含む信号線電極71およびエミッタ電極72が配置され、裏面側にコレクタ電極73が一面に配置された構造とされている。また、半導体チップ8a、8bは、表面側にアノード電極81、裏面側一面にカソード電極82が形成された構造とされている。本実施形態の場合、図2a、bの紙面左側が上アーム、紙面右側が下アームとされている。このため、半導体チップ7aは、紙面上方にゲート電極を含む信号線電極71およびエミッタ電極72が向けられ、紙面下方にコレクタ電極73が向けられて配置されている。また、半導体チップ7bは、半導体チップ7aと上下裏返しとされ、紙面下方にゲート電極を含む信号線電極71およびエミッタ電極72が向けられ、紙面上方にコレクタ電極73が向けられて配置されている。同様に、半導体チップ8aは、紙面上方にアノード電極が向けられ、紙面下方にカソード電極が向けられて配置されている。また、半導体チップ8bは、紙面上方にカソード電極が向けられ、紙面下方にアノード電極が向けられて配置されている。そして、図2aに示されるように、上アームの半導体チップ7a、8aが紙面上下方向に並べられ、下アームの半導体チップ7b、8bが紙面上下方向に並べられて配置されている。リードフレーム9~11は、正極端子Pが含まれるリードフレーム9と、出力端子Oおよび上アームの半導体チップ7aに接続される信号線端子S1が含まれるリードフレーム10と、負極端子Nおよび上アームの半導体チップ7aに接続される信号線端子S2が含まれるリードフレーム11がある。リードフレーム9は、板状導体で構成され、Cu、Al、Feなどを主成分とし、放熱基板12に接続される面積を有する金属板にて構成され、例えば金属板をプレス加工することで形成される。このリードフレーム9には、上アームの半導体チップ7a、8aが搭載され、接合材20、21を介して半導体チップ7aのコレクタ電極73側の面および半導体チップ8aのカソード電極82側の面が全面接合されている。また、リードフレーム9には正極端子Pが備えられており、四角板状部9aより半導体チップ7a、8aの配列方向の一方に延設され、樹脂部16の外部に引き出されている。リードフレーム10も、板状導体で構成され、例えばCu、Al、Feなどを主成分とし、放熱基板13、14に接続される面積を有する金属板にて構成され、例えば金属板をプレス加工することで形成される。このリードフレーム10には、上アームの半導体チップ7a、8aと下アームの半導体チップ7b、8bのすべてが接続される。具体的には、リードフレーム10に対して、上アームの半導体チップ7aのゲート電極を含む信号線電極71およびエミッタ電極72が接続されると共に半導体チップ8aのアノード電極81が接続され、下アームの半導体チップ7bのコレクタ電極73が接続されると共に半導体チップ8bのカソード電極82が接続される。図2cに示すように、上アームについては、半導体チップ7aは、ゲート電極を含む信号線電極71が接合材22、エミッタ電極72が接合材23を介してリードフレーム10に接続され、半導体チップ8aは、アノード電極81が接合材24を介してリードフレーム10に接続されている。また、図3に示すように、下アームについては、半導体チップ7bは、コレクタ電極73が接合材25を介してリードフレーム10に接続され、半導体チップ8bは、カソード電極82が接合材26を介してリードフレーム10に接続されている。リードフレーム10には、出力端子Oと信号線端子S1が備えられており、樹脂部16の外部に引き出されている。出力端子Oは、リードフレーム10のうち、半導体チップ7aのエミッタ電極72や半導体チップ8aのアノード電極81が接続される部分および半導体チップ7bのコレクタ電極73や半導体チップ8bのカソード電極82が接続される部分となる広面積の四角板状部10aから延設されている。具体的には、四角板状部10aの四隅のうち半導体チップ8bが配置される隅から延設されており、正極端子Pと同方向に引き出されている。また、出力端子Oは、途中で折り曲げられており、リードフレーム9の正極端子Pと同じ高さにされている。信号線端子S1は、四角板状部10aの四隅のうち、出力端子Oが配置されている隅とは対角に位置している隅に配置されている。この信号線端子S1は、複数本備えられており、最終製品としては四角板状部10aから切り離せる構造とされている。すなわち、各信号線端子S1は、半導体チップ7a、8aの配列方向が長手方向とされ、四角板状部10a側の端部が四角板状部10aから離間しており、長手方向の途中位置において四角板状部10aから伸ばされたフレーム部10bに連結されている。このフレーム部10bが最終的に切断されて切り離されることで、信号線端子S1が四角板状部10aから分離されるようになっている。なお、信号線端子S1のうち四角板状部10aと反対側の端部においてもフレーム部10cによって繋げられているが、このフレーム部10cも最終的に切断されて切り離される。このため、各信号線端子S1は、最終的には、それぞれが分離された状態となる。また、信号線端子S1における四角板状部10a側の端部は、四角板状部10aの板厚よりも薄くされている。具体的には、図2cに示すように、信号線端子S1における四角板状部10a側の端部のうち半導体チップ7a側の面は四角板状部10aと同一平面とされているが、その反対側の面は四角板状部10bよりも低い位置とされている。このため、図中矢印で示したように、信号線端子S1と放熱基板13との間に空間が空くようにされている。さらに、信号線端子S1における四角板状部10a側の端部、つまり半導体チップ7aのゲート電極を含む信号線電極71に接続される側の端部には、表裏を貫通する円柱形状の貫通孔17が形成されており、この貫通孔17内に接合材22が入り込んだ状態となっている。このため、接合材22が貫通孔17に入り込むことで確実に接合できると共に、貫通孔17がアンカーとして機能し、接合材22が貫通孔17から抜け難くなるようにできる。これにより、接合材22と信号線端子S1との接合をより強固に行うことが可能となる。また、信号線端子S1は長手方向の途中位置において屈曲させられており、四角板状部10aと反対側の端部がリードフレーム9と同じ高さにされている。なお、信号線端子S1における貫通孔17よりも半導体チップ7aから離れる側にも貫通孔19が形成されている。この貫通孔19により、樹脂部16にて樹脂封止を行う際に樹脂を流動させられるため、より樹脂の充填性回り込みを良くすることが可能となる。リードフレーム11も、板状導体で構成され、例えばCu、Al、Feなどを主成分とし、放熱基板15に接続される面積を有する金属板にて構成され、例えば金属板をプレス加工することで形成される。このリードフレーム11には、下アームの半導体チップ7b、8bが接続される。具体的には、半導体チップ7bは、ゲート電極を含む信号線電極71が図示しない接合材を介して、また、エミッタ電極72が接合材27を介してリードフレーム11に接続されている。半導体チップ8bは、アノード電極81が接合材28を介してリードフレーム11に接続されている。リードフレーム11には、負極端子Nと信号線端子S2が備えられており、樹脂部16の外部に引き出されている。負極端子Nは、リードフレーム11のうち、半導体チップ7bのエミッタ電極72や半導体チップ8bのアノード電極81が接続される部分となる広面積の四角板状部11aから延設されている。具体的には、負極端子Nは、リードフレーム9に備えられた正極端子Pとリードフレーム10に備えられた出力端子Oとの間の位置において、半導体チップ7b、8bの配列方向の一方に延設され、樹脂部16の外部に引き出されている。信号線端子S2は、四角板状部11aのうち、負極端子Nが配置されている方とは反対側に配置されている。この信号線端子S2も、複数本備えられており、最終製品としては四角板状部11aから切り離せる構造とされている。すなわち、各信号線端子S2は、半導体チップ7b、8bの配列方向が長手方向とされ、四角板状部11a側の端部が四角板状部11aから離間しており、長手方向の途中位置において四角板状部11aから伸ばされたフレーム部11bに連結されている。このフレーム部11bが最終的に切断されて切り離されることで、信号線端子S2が四角板状部11aから分離されるようになっている。なお、信号線端子S2のうち四角板状部11aと反対側の端部においてもフレーム部11cによって繋げられているが、このフレーム部11cも最終的に切断されて切り離される。このため、各信号線端子S2は、最終的には、それぞれが分離された状態となる。また、信号線端子S2における四角板状部11a側の先端、つまり半導体チップ7bのゲート電極を含む信号線電極71と接続される部分には、信号線端子S2の表裏を貫通する貫通孔18が形成されている。この貫通孔18は、信号線端子S1における貫通孔17と同じ役割を果たす。この貫通孔18内に信号線端子S2と信号線電極71との間を接続する図示しない接合材が入り込んだ状態とされている。なお、断面では表していないが、信号線端子S2についても、信号線端子S1と同様に、ゲート電極を含む信号線電極71に接続される側、つまり四角板状部11a側の厚みを四角板状部11aと比較して薄くしてある。また、信号線端子S2における貫通孔18よりも半導体チップ7aから離れる側にも貫通孔19を形成しており、樹脂封止の際の樹脂の充填性回り込みが良くなるようにしている。放熱基板12~15は、四角板状とされ、各リードフレーム9~11に貼り付けられることで、半導体チップ7a、7bなどで発した熱の放熱を行うものである。各放熱基板12~15は、導体部12a~15aと、絶縁基板12b~15bおよび導体部12c~15cを有した構成とされている。各放熱基板12~15に備えられる導体部12a~15aと導体部12c~15cは、共に、絶縁基板12b~15bに対して分割されてないベタ構造によって構成されており、絶縁基板12b~15bを挟んで対称的に形成されている。すなわち、四角板状の放熱基板12~15の交差する二辺をX軸とY軸と見立てたときに、X軸方向とY軸方向共に、導体部12a~15aと導体部12c~15cが基本的には対称形状とされており、厚みも等しくされている。なお、導体部12a~15aと導体部12c~15cは、基本的には全く対称形状になっていることが好ましいが、導体部12a~15aと導体部12c~15cは、放熱基板12~15の法線方向から見て少なくとも80、好ましくは95以上の面積がオーバラップするように配置場所が一致させられていればよい。導体部12a~15aは、絶縁基板12b~15bに対してリードフレーム9~11側に配置された部分であり、それぞれ、接合材29、30、31、32を介して各リードフレーム9~11に接続されている。また、絶縁基板12b~15bは、導体部12a~15aと導体部12c~15cの間に挟まれた配置とされ、これらの間を絶縁している。導体部12c~15cは、絶縁基板12b~15bに対して各リードフレーム9~11と反対側に配置されており、絶縁基板12b~15bと反対側の面が樹脂部16から露出した状態となっている。導体部12a~15aおよび導体部12c~15cは、Cu、Al、Feなどを主成分とする材料で構成され、例えば厚さ0.3~0.8mmのCu厚膜によって構成されている。また、絶縁基板12b~15bは、例えば厚さ0.1~0.5mmのSiN、AlN、Al2O3等によって構成されている。樹脂部16は、線膨張率が放熱基板12~15に備えられる導体部12a~15a、12c~15cの構成材料よりも線膨張率の低い材料で構成されている。このようにすれば、樹脂部16によって導体部12a~15a、12c~15cの伸縮を押さえることができ、より放熱基板12~15の反りを抑制することが可能となる。以上のような構造により、本実施形態にかかる半導体モジュール4が構成されている。続いて、このように構成される半導体モジュール4の製造方法について説明する。図4は、本実施形態にかかる半導体モジュール4の製造工程を示した断面図であり、図2cに対応する断面での製造工程を示している。図4aに示す工程金属板を打ち抜くことなどによって形成したリードフレーム9~11を用意するただし、図中には、リードフレーム9、10のみ記載してある。以下の図でも、図2cに対応する断面しか記載していないが、各工程の説明としては、図2cの断面以外の部分についても行うものとする。そして、リードフレーム9、11の表面における半導体チップ7a、7b、8a、8bの搭載予定箇所に接合材20、21、27、28を設置する。また、リードフレーム10の表面における半導体チップ7a、7b、8a、8bと対応する場所にはんだ23~26を設置すると共に、信号線端子S1に接合材22を設置し、信号線端子S2にも図示しない接合材を設置する。さらに、放熱基板12~15図中には、放熱基板12、13のみ記載してあるを用意し、各放熱基板12~15のうち各リードフレーム9~11との接続箇所と対応する部分にも接合材29~32を設置する。例えば、接合材20、21、23~26、29~32については、はんだ箔のような固形物、焼結型Agペースト等を印刷もしくはディスペンス等によって塗布することで形成している。信号線端子S1の接合材22や信号線端子S2の接合材については、はんだボール等を該当場所に搭載した後、リフロー処理により一次固定することで設置している。このときのリフロー処理によって、接合材20、21、23~26、29~32の仮付けを同時に行っても良い。また、信号線端子S1の接合材22や信号線端子S2の接合材については、接合材20、21、23~28と比べて高く、かつ低融点好ましくは10°C程度低融点のものによって構成されるようにしている。例えば、信号線端子S1の接合材22や信号線端子S2の接合材をSnAgCu系融点218°Cにて構成し、接合材20、21、23~28をSnCuNi系融点228°Cにて構成している。なお、接合材29~32については高さや融点について特に制限はないが、これらもSnCuNi系融点228°Cによって構成している。図4bに示す工程接合材29~32を介して各放熱基板12~15と各リードフレーム9~11とを接合する。そして、放熱基板12を接合したリードフレーム9と放熱基板15を接合したリードフレーム11を並べて配置したのち、接合材20、21、27、28の上に半導体チップ7a、7b、8a、8bを搭載する。その後、その上に放熱基板13、14を接合したリードフレーム10を裏返して、つまりリードフレーム10側がリードフレーム9、11側に向けられるようにして搭載する。図4cに示す工程リフロー処理を行う。図4bに示したように、放熱基板13、14を接合したリードフレーム10を搭載したときには、信号線端子S1の接合材22や信号線端子S2の接合材が接合材20、21、23~28よりも高くしてあることから、リードフレーム10が傾斜してガタツキが生じる。しかしながら、リフロー処理によって各接合材20~32が溶融すると、リードフレーム10の傾斜が修正され、水平となるため、ガタツキを無くすことができる。特に、上記したように、接合材22を接合材20、21、23~28よりも低融点の材料で構成すれば、リードフレーム10の傾斜要因となっている接合材22をまず溶融させて荷重を掛かられるため、接合材22の高さが接合材20、21、23~28の高さと揃うようにできる。本実施形態の場合、信号線端子S1、S2に貫通孔17、18を形成しているため、この貫通孔17、18内に接合材22の余剰分が逃げ、より接合材22の高さが接合材20、21、23~28の高さと揃うようにできる。そして、接合材20~28の高さが揃ってから更にリフロー処理の温度を上げることで、すべての接合材20~32が溶融され、各接合材20~32によって各部の接合が行われる。図4dに示す工程必要に応じてポリイミドやポリアミドなどによるプライマー処理を行った後、接合材20~32によって接合された各部を図示しない成形型内に設置し、樹脂注入を行うことで、樹脂部16にて樹脂封止する。これにより、図2に示した構造の半導体モジュール4が構成される。この後、フレーム部10b、10c、11b、11cなどの不要部分を切断する。このとき、フレーム部10b、11bの切断箇所が樹脂部16から露出することになるため、低温硬化可能な絶縁性樹脂で被覆するようにすると好ましい。このようにして、本実施形態にかかる半導体モジュール4が完成する。以上説明したような半導体モジュール4や半導体モジュール4の製造方法によれば、以下の効果を奏することが可能となる。1本実施形態では、半導体チップ7a、7bのエミッタ電極72に接合されるリードフレーム10、11を用いてゲート電極を含む信号線電極71に接続される信号線端子S1、S2を構成するようにしている。そして、接合材22を用いることにより、ボンディングワイヤを用いることなく信号線端子S1、S2が半導体チップ7a、7bの信号線電極71に直接接合されるようにしている。したがって、ボンディングを行わなくても良い構造にて半導体モジュール4を構成することが可能となり、従来のボンディングを行う場合のようなダイボンド工程→ボンディング工程→ダイボンド工程という煩雑な経なくても済み、製造工程の簡略化を図ることが可能となる。2本実施形態では、信号線端子S1、S2のうち半導体チップ7a、7bに接続される側の厚みをリードフレーム10、11の四角板状部10a、11aの厚みよりも薄くしている。このため、信号線端子S1と放熱基板13との間や信号線端子S2と放熱基板15との間の間隔を空けることが可能となり、これらの間での短絡発生を確実に防止することが可能となる。また、信号線端子S1、S2を薄くすることによって応力低減効果や製造工程での樹脂封止時の樹脂流れ性を良好にできるという効果も得られる。これらの効果について、図5および図6を参照して説明する。図5は、信号線端子S1の厚みをリードフレーム10の四角板状部10aの厚みと同じにした場合とその1/2にした場合での非線形歪み振幅を調べた結果を示している。ここでは、リードフレーム10の四角板状部10aの厚みを0.5mmとし、信号線端子S1の厚みをそれと同じにしたときとその1/2にしたときについてシミュレーションしている。その他の部分での物性値は共通としている。この図に示されるように、信号線端子S1の厚みをリードフレーム10の四角板状部10aの厚みに比べて薄くすると、同じにした場合と比較して、非線形歪み振幅が2.14から1.62に約25も低減されていることが判る。このシミュレーションでは、信号線端子S1とリードフレーム10の四角板状部10aの厚みについて行っているが、信号線端子S2とリードフレーム11の四角板状部11aの厚みについても同様の結果が得られる。したがって、信号線端子S1、S2の厚みをリードフレーム10、11の四角板状部10a、11aの厚みに比べて薄くすることにより、応力低減効果を発揮することが可能となる。図6a、bは、信号線端子S1、S2の厚みをリードフレーム10、11の四角板状部10a、11aの厚みと同じにした場合とそれよりも薄くした場合の断面の様子を示している。この図に示されるように、信号線端子S1、S2の厚みをリードフレーム10、11の四角板状部10a、11aの厚みと同じにすると、信号線端子S1、S2と放熱基板13、15との間隔が狭くなる。これに対して、信号線端子S1、S2の厚みをリードフレーム10、11の四角板状部10a、11aの厚みよりも薄くすると、信号線端子S1、S2と放熱基板13、15との間隔を広くすることが可能となる。したがって、樹脂封止時の樹脂流れ性を良好にすることが可能となる。なお、信号線端子S1、S2のうち厚さを薄くする範囲については、半導体チップ7a、7bとの接続箇所のみとしても、応力低減効果や樹脂流れ性を良好にするという効果をある程度得ることができる。しかしながら、放熱基板13、15と対向する部分全域とすれば、よりこれらの効果を得ることができる。3本実施形態では、信号線端子S1、S2に貫通孔17、18を形成し、この貫通孔17、18内に接合材22が入り込むようにしている。このため、信号線端子S1、S2と接合材22とをより強固に確実に接合されるようにすることができる。したがって、信号線端子S1、S2と半導体チップ7a、7bとの接続信頼性を向上させることが可能となる。4本実施形態では、信号線端子S1、S2のうち半導体チップ7a、7bと接続される箇所よりも外側にも貫通孔19を形成している。このため、樹脂封止時に貫通孔19内を通じて樹脂が流動させられ、より樹脂の充填性回り込みを良くすることが可能となる。ただし、このような貫通孔19については、孔面積を広げる程、樹脂の充填性を良くできるが、その分、信号線端子S1、S2の抵抗値が増加することになるため、それを加味して信号線端子S1、S2の厚みや幅などを設計するのが好ましい。5本実施形態では、導体部12a~15aと導体部12c~15cとの間に絶縁基板12b~15bを挟み込んだ放熱基板12~15を各リードフレーム9~11に接合している。このため、半導体モジュール4は、放熱基板12~15の露出面側に冷却機器などを取り付けることで冷却機能を高める構造にすることができるが、露出面がリードフレーム9~11と導通した状態になっていると、露出面に絶縁膜などを備えた状態で冷却機器などを取り付けることになる。しかしながら、本実施形態のような放熱基板12~15の場合、絶縁基板12b~15bにより、導体部12a~15aと導体部12c~15cと間を電気的に分離できる。このため、放熱基板12~15の露出面に直接冷却機器などを取り付けることも可能となる。第2実施形態本発明の第2実施形態について説明する。本実施形態は、第1実施形態に対して信号線端子S1、S2の構造を変更したものであり、その他に関しては第1実施形態と同様であるため、異なる部分についてのみ説明する。図7は、本実施形態にかかる半導体モジュール4における信号線端子S1の先端部近傍の断面図である。第1実施形態では、信号線端子S1の貫通孔17を内径が一定の円柱形状としたが、図7に示すように、本実施形態では、信号線端子S1の貫通孔17を内径を変化させ、貫通孔17の深さ方向の途中位置において内径が最も小さく、信号線端子S1の表面側および裏面側に向かうに連れて内径が徐々に大きくなるようにしている。このような形状は、例えば、貫通孔17を表面側と裏面側からダブルエッチングを行うことなどにより実現できる。このような構造とされる場合、貫通孔17内に接合材22が入り込んだときに貫通孔17の内壁面が引っ掛かって接合材22が抜けなくなるため、よりアンカー効果を発揮することが可能となる。なお、ここでは、信号線端子S1について説明したが、信号線端子S2についても同様のことが言える。このような構造では、接合材22を貫通孔17に設置する際には、次のような方法によって行える。図8は、その様子を示した断面図である。まず、図8aに示すように、貫通孔17を形成した信号線端子S1を用意する。そして、図8bの左図に示すように、はんだボールを配置すること、もしくは、図8bの右図に示すように、はんだペースト等をディスペンス塗布することで接合材22を貫通孔17上に搭載する。このとき、はんだボールを用いる場合には、リードフレーム10を逆さにすると信号線端子S1からはんだボールが落下してしまうため、このままの状態でリードフレーム10を逆さにすることはできない。一方、はんだペースト等を用いる場合にはリードフレーム10を逆さにしても信号線端子S1から落下しない。このため、はんだボールを使用する場合には、リフロー処理を行うことで接合材22を溶融させ、接合材22が信号線端子S1に濡れて接合されるようにする。例えば、信号線端子S1の表面にNiメッキのみを施してある場合には、図8cの左図に示すように接合材22の塗布領域に準じてバンプ状の接合材22が形成される。また、図8cの中央図もしくは右図に示すように信号線端子S1の表面において図中太線で示した領域に濡れ改善用のAuメッキなどが施されている場合には、接合材22が濡れ広がり、信号線端子S1との密着エリアを拡大することが可能となる。このように、はんだペースト等を用いる場合には接合材22を信号線端子S1に配置したら直ぐに、はんだボールを使用する場合にはリフロー処理を行うことで接合材22を溶融させてから、第1実施形態で示した図4bの工程に移行する。そして、その後は、図4c、dの工程を行うことにより、信号線端子S1の貫通孔17の形状を本実施形態のようにした場合の半導体モジュール4を製造できる。なお、ここでは信号線端子S1を例に挙げたが、信号線端子S2についても、同様の構造とすることができ、同様の効果を得ることができる。第2実施形態の変形例上記第2実施形態のような構造の貫通孔17を構成する場合、半導体チップ7aのうち信号線端子S1と接続されるゲート電極を含む信号線電極71の寸法と貫通孔17のうち信号線端子S1の表面側、つまり信号線電極71と反対側の径とを次のような関係にすると良い。なお、ここでいう信号線電極71の寸法とは、信号線電極71の中心を通過する最小寸法のことを意味しており、円形であれば信号線電極71の径、正方形であれば信号線電極71の辺に相当する。図9は、本変形例に掛かる半導体モジュール4における信号線端子S1の先端部近傍の断面図であり、a、bは、それぞれ、信号線端子S1と信号線電極71とが位置ズレしていない場合と位置ズレしている場合を示している。図9aに示すように、半導体チップ7aのうち信号線端子S1と接続されるゲート電極を含む信号線電極71の寸法φeに対して、貫通孔17のうち信号線端子S1の表裏面での径φLが小さくφL<φeなるようにすると好ましい。このようにすれば、信号線端子S1と半導体チップ7aとの位置ズレに基づいて、図9bに示すように貫通孔17と信号線電極71とが位置ズレしたときに、接合材22の濡れ角α、βが鋭角になるようにできる。振動などに起因する応力発生時における接合材22のクラックは、濡れ角α、βが0°に近い方が生じ難い。このため、濡れ角α、βが鋭角になるようにできるため、クラックが生じ難い構造とすることが可能となる。他の実施形態上記各実施形態では、2in1構造の半導体モジュール4を例に挙げて説明した。しかしながら、少なくとも半導体チップ7a、7bのうち信号線端子S1、S2が接続される電極ゲート電極を含む信号線電極71と同じ面に備えられた電極エミッタ電極72が接合されるリードフレーム10、11によって信号線端子S1、S2を構成している構造であれば良い。つまり、1in1構造であっても良いし、三つの上アームおよび下アームの六つの半導体パワー素子を一つの樹脂部に封止した6in1構造などに対しても、本発明を適用することができる。なお、上記各実施形態は、2in1構造であるため、上アームと下アームそれぞれで本発明が適用されていると把握することができる。すなわち、本発明でいう第1端子が正極端子Pで第1リードフレームがリードフレーム9の場合、第2端子が出力端子Oで第2リードフレームがリードフレーム10となるが、第1端子が出力端子Oで第1リードフレームがリードフレーム10の場合、第2端子が負極端子Nで第2リードフレームがリードフレーム11となる。また、上記各実施形態では、IGBTが形成された半導体チップ7aとFWDが形成された半導体チップ8aとを別チップにすると共に、IGBTが形成された半導体チップ7bとFWDが形成された半導体チップ8bとを別チップにした。しかしながら、これらをそれぞれ1チップとしても良い。また、上記実施形態では、半導体パワー素子として縦型構造のIGBTを例に挙げたが、縦型構造のパワーMOSFETであっても良い。すなわち、半導体チップ7a、7bとして、表面側に信号線電極が形成されていると共に表面電極が形成され、裏面側に裏面電極が形成された構造のものを用いた半導体モジュール4に対して本発明を適用することができる。上記第1実施形態では、貫通孔17に接合材22を配置した後、リフロー処理を行うことで一次固定するようにしているが、接合材22としてはんだペーストなどを用いる場合には、接合材22がある程度は信号線端子S1に密着した状態となる。このため、このような場合にはリフロー処理を行うことなく図4bの工程に進むようにしても良い。また、上記各実施形態で説明した半導体モジュール4に備えられる各種部品の形状等については適宜設計変更可能である。例えば、リードフレーム9~11のうち半導体チップ7、8に接合される部分を四角板状部9a~11aとしたが、必ずしも四角でなくても良い。