基板と、ゲート電極と、ゲート絶縁層と、酸化物半導体層と、ソース電極と、ドレイン電極と、を有する薄膜トランジスタの製造方法であって、酸化性ガスを含む雰囲気で酸化物半導体層を形成する酸化物半導体層形成工程と、前記酸化物半導体層形成工程後、前記酸化物半導体層の少なくともチャネル領域に酸素欠損を付与して前記チャネル領域のキャリア濃度を制御するキャリア濃度制御工程と、を有することを特徴とする薄膜トランジスタの製造方法。前記酸化物半導体層形成工程では、前記酸化物半導体層のキャリア濃度が1×1016cm-3未満となるように、前記酸化物半導体層を形成することを特徴とする請求項1に記載の薄膜トランジスタの製造方法。ロールツーロール方式で製造することを特徴とする請求項1または請求項2に記載の薄膜トランジスタの製造方法。前記キャリア濃度制御工程後に、前記酸化物半導体層上に、前記ゲート絶縁層を形成するゲート絶縁層形成工程を有し、前記ゲート絶縁層形成工程が、前記酸化物半導体層上に、前記酸化物半導体層に酸素欠損が発生しないように、前記ゲート絶縁層を形成する工程であることを特徴とする請求項1から請求項3までのいずれかに記載の薄膜トランジスタの製造方法。前記酸化物半導体層形成工程前または前記キャリア濃度制御工程後に、ゲート絶縁層形成工程を有し、前記ゲート絶縁層形成工程が、前記ゲート絶縁層を塗布法により形成する工程であることを特徴とする請求項1から請求項4までのいずれかに記載の薄膜トランジスタの製造方法。長尺の樹脂基板と、ゲート電極と、ゲート絶縁層と、酸化物半導体層と、ソース電極と、ドレイン電極と、を有する薄膜トランジスタが巻回されてなることを特徴とするロール状薄膜トランジスタ。本発明は、上記問題点に鑑みてなされたものであり、低温かつ簡便、高スループットで安価な製造工程によって作製可能であり、安定したトランジスタ特性を有する薄膜トランジスタおよびその製造方法を提供することを主目的とするものである。上記目的を達成するために、本発明は、基板と、ゲート電極と、ゲート絶縁層と、酸化物半導体層と、ソース電極と、ドレイン電極と、を有する薄膜トランジスタの製造方法であって、酸化性ガスを含む雰囲気で酸化物半導体層を形成する酸化物半導体層形成工程と、上記酸化物半導体層形成工程後、上記酸化物半導体層の少なくともチャネル領域に酸素欠損を付与して上記チャネル領域のキャリア濃度を制御するキャリア濃度制御工程と、を有することを特徴とする薄膜トランジスタの製造方法を提供する。本発明によれば、酸化性ガスを含む雰囲気で酸化物半導体層を形成することにより、キャリア濃度が低い上記酸化物半導体層を形成することができ、上記酸化物半導体層の少なくともチャネル領域に酸素欠損を付与することにより、半導体として最適なキャリア濃度を示すチャネル領域を有する上記酸化物半導体層を得ることができる。また、本発明では、キャリア濃度制御工程を有することにより、酸化物半導体層に酸素欠損を均一に付与することができ、これにより、安定したトランジスタ特性を有する薄膜トランジスタを製造することができる。本発明では、従来の薄膜トランジスタの製造方法のように、トランジスタ特性の向上を目的とした酸化物半導体層への高温の熱処理を伴う工程を必要としないことから、より簡便な方法で薄膜トランジスタを製造することが可能となり、さらに、例えば150°C以下の比較的低温の条件下で薄膜トランジスタを製造することが可能となる。これにより、フレキシブル性を有する耐熱性が低い樹脂基板を用いて薄膜トランジスタを製造できるため、本発明の薄膜トランジスタをロールツーロール方式により製造することが可能となり、より安価かつ高いスループットに薄膜トランジスタを得ることができる。上記発明における上記酸化物半導体層形成工程では、上記酸化物半導体層のキャリア濃度が1×1016cm-3未満となるように、上記酸化物半導体層を形成することが好ましい。上記酸化物半導体層形成時のキャリア濃度が上記範囲内であることにより、上記酸化物半導体層に酸素欠損を付与した際にキャリア濃度を最適な値へと上昇させることができるからである。これにより、半導体として優れたチャネル領域を有する酸化物半導体層を形成することが可能となり、トランジスタ特性に優れた薄膜トランジスタを製造することができる。本発明においては、ロールツーロール方式で製造することが好ましい。ロールツーロール方式で製造することにより、容易、かつ連続的な生産ができるため、高スループット、高生産性、低コストを実現することが可能となるからである。また、本発明においては、上記キャリア濃度制御工程後に、上記酸化物半導体層上に、上記ゲート絶縁層を形成するゲート絶縁層形成工程を有し、上記ゲート絶縁層形成工程が、上記酸化物半導体層上に、上記酸化物半導体層に酸素欠損が発生しないように、上記ゲート絶縁層を形成する工程であることが好ましい。つまり、本発明では、上記キャリア濃度制御工程により少なくともチャネル領域のキャリア濃度が半導体として最適な値となった上記酸化物半導体層上に、酸素欠損が発生しないように上記ゲート絶縁層を形成することが好ましい。上記ゲート絶縁層を上記酸化物半導体層に酸素欠損が発生しないように形成することで、上記キャリア濃度制御工程において制御された上記酸化物半導体層のキャリア濃度を、上記キャリア濃度制御工程により調整された値に維持することが可能となるからである。また、上述した方法によって上記ゲート絶縁層を形成することで、従来、キャリア濃度を制御するために必要とされた酸化物半導体層への高温の熱処理を伴う工程を必要としないので、スループットを向上させることが可能となる。さらに、本発明においては、上記酸化物半導体層形成工程前または上記キャリア濃度制御工程後に、ゲート絶縁層形成工程を有し、上記ゲート絶縁層形成工程が、上記ゲート絶縁層を塗布法により形成する工程であることが好ましい。塗布法により上記ゲート絶縁層を形成することで、低温条件下で薄膜トランジスタを製造することが可能となる。従来、キャリア濃度を制御するために必要とされた酸化物半導体層への高温の熱処理を伴う工程を必要としない。また、塗布法を用いたゲート絶縁層の形成は高温条件を必要としないため、フレキシブル性を有する耐熱性が低い基板を用いることができる。これにより、ロールツーロール方式で製造可能で、より安価に薄膜トランジスタを得ることができる。さらに、本発明において、上記ゲート絶縁層を塗布法により形成することで、従来の真空蒸着法によるゲート絶縁層の形成に比べてスループットを高めることが可能となる。本発明は、長尺の樹脂基板と、ゲート電極と、ゲート絶縁層と、酸化物半導体層と、ソース電極と、ドレイン電極と、を有する薄膜トランジスタが巻回されてなることを特徴とするロール状薄膜トランジスタを提供する。本発明によれば、長尺の樹脂基板上に形成された薄膜トランジスタが巻回されたロール状薄膜トランジスタであることにより、ロールツーロール方式で製造することが可能であり、低温プロセスで製造可能な薄膜トランジスタとすることができる。また、長尺の樹脂基板であることにより、本発明の薄膜トランジスタのフレキシブル化が可能となり、フラットパネルディスプレイに好適となる。本発明においては、低温かつ簡便、高スループットで安価な製造工程によって作製可能であり、安定したトランジスタ特性を有する薄膜トランジスタを製造することが可能であるという効果を奏する。以下、本発明の薄膜トランジスタの製造方法およびロール状薄膜トランジスタについて詳細に説明する。A.薄膜トランジスタの製造方法まず、本発明の薄膜トランジスタの製造方法について説明する。本発明の薄膜トランジスタの製造方法は、基板と、ゲート電極と、ゲート絶縁層と、酸化物半導体層と、ソース電極と、ドレイン電極と、を有する薄膜トランジスタの製造方法であって、酸化性ガスを含む雰囲気で酸化物半導体層を形成する酸化物半導体層形成工程と、上記酸化物半導体層形成工程後、上記酸化物半導体層の少なくともチャネル領域に酸素欠損を付与して上記チャネル領域のキャリア濃度を制御するキャリア濃度制御工程と、を有することを特徴とするものである。本発明の薄膜トランジスタの製造方法について、図を参照しながら説明する。図1~図4は、本発明の薄膜トランジスタの製造方法の一例を示した工程概略図である。図1は、ボトムゲートトップコンタクト構造をなす薄膜トランジスタの製造方法の一例を示しており、図2は、ボトムゲートボトムコンタクト構造をなす薄膜トランジスタの製造方法の一例を示している。また、図3は、トップゲートトップコンタクト構造をなす薄膜トランジスタの製造方法の一例を示しており、図4は、トップゲートボトムコンタクト構造をなす薄膜トランジスタの製造方法の一例を示している。図1に示すボトムゲートトップコンタクト構造をなす薄膜トランジスタ1の製造方法においては、まず図1aに示すように、基板2表面にゲート電極3を形成するゲート電極形成工程を行う。その後、図1bに示すように、上記ゲート電極3が形成された基板2表面に、上記ゲート電極3を覆うようにゲート絶縁層4を形成するゲート絶縁層形成工程を行う。上記ゲート絶縁層4を形成した後、図1cに示すように、上記ゲート絶縁層4表面に酸化性ガスを含む雰囲気で酸化物半導体層5を形成する酸化物半導体層形成工程を行う。この際、上記酸化物半導体層5は、上記ゲート絶縁層4を介して上記ゲート電極3と重なるように形成される。その後、図1dに示すように、上記酸化物半導体層5表面にソース電極6とドレイン電極7とが所定の間隔を空けて形成されるソース電極およびドレイン電極形成工程を行う。この時の所定の間隔とは、少なくとも上記酸化物半導体層5が上記ゲート電極3と上記ゲート絶縁層4を介して対向する領域であり、この領域がチャネル領域Cとなる。従って、図1では、図1dに示すソース電極6およびドレイン電極7の形成工程においてチャネル領域Cが画定されることとなる。上記ソース電極6およびドレイン電極7の形成後、図1eに示すように、露出した酸化物半導体層5のチャネル領域Cに酸素欠損を付与してキャリア濃度を制御することにより、上記チャネル領域Cの半導体としての特性を向上させるキャリア濃度制御工程を行う。ここで、酸化物半導体層5の酸素欠損を付与された領域を酸素欠損付与領域15と呼ぶ。以上のようにして、優れたトランジスタ特性を有する薄膜トランジスタ1を製造することができる。また、図示しないが、ボトムゲートトップコンタクト構造をなす薄膜トランジスタの製造方法として、酸化物半導体層を形成する酸化物半導体層形成工程とソース電極およびドレイン電極を形成するソース電極およびドレイン電極形成工程との間にキャリア濃度を制御するキャリア濃度制御工程を行ってもよい。図2に示すボトムゲートボトムコンタクト構造をなす薄膜トランジスタ1の製造方法においては、まず図2aに示すように、基板2表面にゲート電極3を形成するゲート電極形成工程を行う。次いで、図2bに示すように、上記ゲート電極3が形成された基板2表面に、上記ゲート電極3を覆うようにゲート絶縁層4を形成するゲート絶縁層形成工程を行う。その後、図2cに示すように、上記ゲート絶縁層4表面に所定の間隔を空けてソース電極6およびドレイン電極7が形成されるソース電極およびドレイン電極形成工程を行う。この時の所定の間隔とは、上記ゲート絶縁層4表面において、平面視上少なくとも上記ゲート電極3と重なる領域であり、この領域がチャネル領域形成用領域となる。従って、図2では、図2cに示すソース電極6およびドレイン電極7が形成される工程において、チャネル領域が形成される領域が画定されることとなる。上記ソース電極6およびドレイン電極7の形成後、図2dに示すように、上記ゲート絶縁層4表面であって、上記ソース電極6およびドレイン電極7の間に設けられた上記チャネル領域形成用領域を覆うように酸化性ガスを含む雰囲気で酸化物半導体層5が形成され、チャネル領域Cが画定される酸化物半導体層形成工程を行う。その後、図2eに示すように、上記酸化物半導体層5に酸素欠損を付与してキャリア濃度を制御することにより、少なくともチャネル領域Cの半導体としての特性を向上させるキャリア濃度制御工程を行う。ここで、酸化物半導体層5の酸素欠損を付与された領域を酸素欠損付与領域15と呼ぶ。以上のようにして、優れたトランジスタ特性を有する薄膜トランジスタ1を製造することができる。図3に示すトップゲートトップコンタクト構造をなす薄膜トランジスタ1の製造方法においては、まず図3aに示すように、基板2表面に酸化性ガスを含む雰囲気で酸化物半導体層5を形成する酸化物半導体層形成工程を行う。次いで、図3bに示すように、上記基板2表面に形成された上記酸化物半導体層5表面に所定の間隔を空けてソース電極6およびドレイン電極7が形成されるソース電極およびドレイン電極形成工程を行う。この時の所定の間隔とは、少なくとも上記酸化物半導体層5表面であり、後にチャネル領域が形成されるチャネル領域形成用領域である。次いで、図3cに示すように、このような領域、すなわち、ソース電極6およびドレイン電極7の形成により露出した上記酸化物半導体層5のチャネル領域形成用領域に酸素欠損を付与してキャリア濃度を制御することにより、半導体としての特性を向上させるキャリア濃度制御工程を行う。ここで、酸化物半導体層5の酸素欠損を付与された領域を酸素欠損付与領域15と呼ぶ。その後、図3dに示すように、基板2表面に形成された上記酸化物半導体層5、ソース電極6およびドレイン電極7を覆うようにゲート絶縁層4が形成されるゲート絶縁層形成工程を行う。上記ゲート絶縁層4が形成された後、図3eに示すように、上記ゲート絶縁層4表面において、上記酸素欠損付与領域15と上記ゲート絶縁層4を介して対向するようにゲート電極3が形成され、上記酸素欠損付与領域15がチャネル領域Cとなるゲート電極形成工程を行う。以上のようにして、優れたトランジスタ特性を有する薄膜トランジスタ1を製造することができる。また、図示しないが、トップゲートトップコンタクト構造をなす薄膜トランジスタの製造方法として、酸化物半導体層を形成する酸化物半導体層形成工程とソース電極およびドレイン電極を形成するソース電極およびドレイン電極形成工程との間にキャリア濃度を制御するキャリア濃度制御工程を行ってもよい。図4に示すトップゲートボトムコンタクト構造をなす薄膜トランジスタ1の製造方法においては、まず図4aに示すように、基板2表面にソース電極6およびドレイン電極7を所定の間隔をあけて形成するソース電極およびドレイン電極形成工程を行う。この時の所定の間隔とは、後にチャネル領域が形成されるチャネル領域形成用領域である。次に、図4bに示すように、ソース電極6およびドレイン電極7の形成後、露出した基板2表面、すなわち、上記チャネル領域形成用領域に酸化性ガスを含む雰囲気で酸化物半導体層5を形成する酸化半導体層形成工程を行う。その後、図4cに示すように、上記酸化物半導体層5に酸素欠損を付与してキャリア濃度を制御することにより、半導体としての特性を向上させるキャリア濃度制御工程を行う。ここで、酸化物半導体層5の酸素欠損を付与された領域を酸素欠損付与領域15と呼ぶ。次いで、図4dに示すように、上記基板2表面に形成された上記ソース電極6、ドレイン電極7および酸化物半導体層5を覆うようにゲート絶縁層4が形成されるゲート絶縁層形成工程を行う。上記ゲート絶縁層4形成後、図4eに示すように、上記ゲート絶縁層4表面において、平面視上上記チャネル領域形成用領域と重なるようにゲート電極3を形成するゲート電極形成工程を行う。この際、上記ソース電極6およびドレイン電極7の間に形成された上記チャネル領域形成用領域において、上記ゲート絶縁層4を介して上記ゲート電極3と対向する領域がチャネル領域Cとなる。以上のようにして、優れたトランジスタ特性を有する薄膜トランジスタ1製造することができる。本発明によれば、酸化物半導体層形成工程において、酸化性ガスを含む雰囲気で酸化物半導体層を形成する。酸化性ガスを用いるのは、酸化物半導体層を形成する際に酸素欠損の発生を抑制するためである。これにより、例えばキャリア濃度が1×1016cm-3未満の低い値を示す上記酸化物半導体層を得ることができる。上記酸化物半導体層形成工程後、キャリア濃度制御工程において、上記酸化物半導体層のチャネル領域に酸素欠損を付与することにより、半導体として最適なキャリア濃度を示すチャネル領域を有する上記酸化物半導体層を得ることができる。また、キャリア濃度が低い上記酸化物半導体層を成膜し、その後、酸素欠損を付与して半導体として最適なキャリア濃度を示す上記酸化物半導体層とすることにより、上記酸化物半導体層に均一に酸素欠損を付与することが可能となる。このように、上記酸化物半導体層の均一的な酸素欠損の付与により、得られるトランジスタ特性を安定的なものとすることができる。また、従来のように、トランジスタ特性の向上を目的とした酸化物半導体層への高温の熱処理を伴う処理を必要としないため、簡便にスループットが高く薄膜トランジスタを製造することができる。また、本発明の薄膜トランジスタは、上述した理由から例えば150°C以下の低温の製造工程により製造可能であり、基板として樹脂基板を用いることができ、樹脂基板を用いた場合には熱による寸法変化を抑制することができる。また、長尺の樹脂基板を使用することで、ロールツーロール方式で製造する技術への展開が可能となり、容易、かつ連続的な生産ができ、安価に生産性が高く薄膜トランジスタを製造することが可能となる。さらに、図3および図4に例示するように上記キャリア濃度制御工程後にゲート絶縁層形成工程を有する場合、ゲート絶縁層形成工程において、酸化物半導体層にダメージを与えて酸素欠損を生じさせることなく上記ゲート絶縁層を形成することで、上記キャリア濃度制御工程において制御された上記酸化物半導体層のキャリア濃度を、上記キャリア濃度制御工程により調整された値に維持することが可能となる。また、上述した方法によって上記ゲート絶縁層を形成することで、従来、キャリア濃度を制御するために必要とされた酸化物半導体層への高温の熱処理を伴う工程を省略することができる。そのため、本発明においてはスループットが高く薄膜トランジスタを製造することが可能となる。また、本発明の薄膜トランジスタの製造方法において、高温条件を要する工程を含まないことから、比較的低温の条件下で薄膜トランジスタを製造することが可能となり、それに伴い、耐熱性が低いフレキシブル性を有する基板を用いることができる。これにより、本発明の製造方法により得られる薄膜トランジスタのフレキシブル化が可能となり、フラットパネルディスプレイに好適な薄膜トランジスタを製造することができる。なお、本発明の薄膜トランジスタの製造方法は、酸化物半導体層形成工程、キャリア濃度制御工程を有しており、通常はその他にゲート電極形成工程、ゲート絶縁層形成工程、ソース電極およびドレイン電極形成工程の各工程を有するものである。以下、本発明の薄膜トランジスタの製造方法における各工程について説明する。1.酸化物半導体層形成工程本発明における酸化物半導体層形成工程は、酸化性ガスを含む雰囲気で酸化物半導体層を形成する工程である。ボトムゲートトップコンタクト構造をなす薄膜トランジスタの製造方法においては、図1cに示すように、ゲート絶縁層4上に、上記ゲート絶縁層4を介してゲート電極3と対向して、酸化性ガスを含む雰囲気で上記酸化物半導体層5が形成される工程である。ボトムゲートボトムコンタクト構造をなす薄膜トランジスタの製造方法においては、図2dに示すように、ソース電極6およびドレイン電極7が形成された上記ゲート絶縁層4上に酸化性ガスを含む雰囲気で上記酸化物半導体層5が形成される工程である。トップゲートトップコンタクト構造をなす薄膜トランジスタの製造方法においては、図3aに示すように、基板2上に酸化性ガスを含む雰囲気で上記酸化物半導体層5が形成される工程である。トップゲートボトムコンタクト構造をなす薄膜トランジスタの製造方法においては、図4bに示すように、ソース電極6およびドレイン電極7が形成された基板2上に酸化性ガスを含む雰囲気で上記酸化物半導体層5が形成される工程である。酸化物半導体層に用いられる半導体材料としては、酸化物半導体であれば特に限定されるものではなく、例えば、酸化亜鉛ZnO、酸化チタンTiO、酸化マグネシウム亜鉛MgxZn1-xO、酸化カドミウム亜鉛CdxZn1-xO、酸化カドミウムCdO、酸化インジウムIn2O3、酸化ガリウムGa2O3、酸化スズSnO2、酸化マグネシウムMgO、酸化タングステンWO、InGaZnO系、InGaSnO系、InGaZnMgO系、InAlZnO系、InFeZnO系、InGaO系、ZnGaO系、InZnO系が挙げられる。酸化物半導体層は、酸化性ガスを含む雰囲気で形成される。酸化性ガスは、酸化物半導体層を成膜する際に酸素欠損が発生するのを抑制するために用いられる。酸化性ガスを含む雰囲気で酸化物半導体層を成膜することにより、酸素欠損を抑制し、キャリア濃度が低い酸化物半導体層とすることができるからである。ここで、酸化性ガスを含む雰囲気について説明する。まず、酸化性ガスとしては、例えば、O2、O3、N2O等が挙げられる。本発明においては、中でもO2が好ましい。本発明における酸化性ガスを含む雰囲気とは、これらの酸化性ガスを含む状態であれば特に限定されるものではなく、上記酸化性ガス以外にCF4ガス又はCHF3ガス等のCを含むフッ素系ガス又はArガスを含んでいてもよい。なお、所望の効果が得られるガスであれば、Cを含むフッ素系ガスやArガス以外のガスを含んでいてもよい。また、上記酸化性ガスを含む雰囲気において上記酸化性ガスが含まれる割合としては、所望の効果が得られる程度であれば特に限定されるものではなく、上記酸化性ガスの種類に応じて異なるものであるが、酸化性ガスが含まれる割合としては、例えば、80以上であることが好ましく、特に90以上であることが好ましい。酸化性ガスが含まれる割合が上記範囲内であることにより、酸化物半導体層を成膜する際に酸素欠損をより一層抑制することができるからである。酸化物半導体層の形成方法としては、上記半導体材料を、酸化性ガスを含む雰囲気で成膜可能な方法であれば特に限定されるものではないが、中でも比較的低温の条件の方法であることが好ましく、具体的には、150°C以下の条件の方法であることが好ましい。例えば、低温CVD法や、真空蒸着法、スパッタリング法、イオンプレーティング法等のPVD法を用いることができる。半導体材料の成膜後は、通常、所望のパターン形状にパターニングを行う。パターニング方法としては、例えばフォトリソグラフィー法を用いることができる。また、フォトレジストパターンをマスクとして酸化物半導体層をエッチングする際、エッチング方法としては、ウェットエッチングおよびドライエッチングのいずれも適用することができる。上記方法により形成された酸化物半導体層のキャリア濃度としては、後述するキャリア濃度制御工程において酸素欠損を付与することにより、上記酸化物半導体層の少なくともチャネル領域におけるキャリア濃度を半導体として最適な値とし、半導体としての特性に優れた酸化物半導体層とすることが可能であれば特に限定されるものではないが、本発明においては1×1016cm-3未満であることが好ましく、中でも、1×1012cm-3~1×1015cm-3の範囲内であることが好ましい。キャリア濃度が上記範囲外であると、キャリア濃度制御工程において酸素欠損を付与してキャリア濃度を調整する際に、上記酸化物半導体層のキャリア濃度を半導体として最適な値へ制御することが困難となる場合があるからである。なお、本発明におけるキャリア濃度の測定方法としては、例えば、ホール効果測定装置を用いた方法が挙げられる。酸化物半導体層の厚みとしては、薄膜トランジスタの構造や用途等に応じて適宜選択されるものであり、例えば、25nm~75nm程度に設定することができる。2.キャリア濃度制御工程本発明におけるキャリア濃度制御工程は、上記酸化物半導体層の少なくともチャネル領域に酸素欠損を付与してキャリア濃度を制御する工程である。ボトムゲートトップコンタクト構造をなす薄膜トランジスタの製造方法においては、図1eに示す工程であり、ボトムゲートボトムコンタクト構造をなす薄膜トランジスタの製造方法においては図2eに示す工程である。また、トップゲートトップコンタクト構造をなす薄膜トランジスタの製造方法においては、図3cに示す工程であり、トップゲートボトムコンタクト構造をなす薄膜トランジスタの製造方法においては、図4cに示す工程である。なお、図1に示すボトムゲートボトムコンタクト構造をなす薄膜トランジスタの製造方法では、上記ソース電極およびドレイン電極形成工程後に上記キャリア濃度制御工程を行っているが、上記キャリア濃度制御工程としては、上記酸化物半導体層形成工程とソース電極およびドレイン電極形成工程との間に行ってもよい。また、図3に示すトップゲートトップコンタクト構造をなす薄膜トランジスタの製造方法においても、上記ソース電極およびドレイン電極形成工程後に上記キャリア濃度制御工程を行っているが、上記キャリア濃度制御工程としては、上記酸化物半導体層形成工程とソース電極およびドレイン電極形成工程との間に行ってもよい。本工程により、上記酸化物半導体層の少なくともチャネル領域におけるキャリア濃度を、半導体として最適な値に上昇させ、半導体としての特性に優れた酸化物半導体層とすることができる。上記キャリア濃度制御工程において、上記酸化物半導体層に酸素欠損を付与してキャリア濃度を制御する方法としては、酸化物半導体層成膜後に酸素欠損を付与して所望のキャリア濃度にできる方法であれば特に限定されるものではなく、例えば、逆スパッタリング法、反応性イオンエッチング法RIE等が挙げられる。また、上記方法によりキャリア濃度を制御する際の雰囲気としては、上記方法により上記酸化物半導体層に酸素欠損を付与することができれば特に限定されるものではない。このように、上記キャリア濃度制御工程において、酸素欠損を付与された領域のキャリア濃度としては、上記酸化物半導体層が半導体としての優れた特性を発揮できる程度であれば特に限定されるものではなく、例えば、1×1014cm-3~1×1017cm-3の範囲内であることが好ましく、特に、1×1015cm-3~1×1017cm-3の範囲内であることが好ましい。キャリア濃度の値が上記範囲より極端に小さいと半導体が絶縁体となり、また、上記キャリア濃度の値が上記範囲より極端に大きいと、半導体が導体となり、薄膜トランジスタとして所望の効果を得られなくなる場合があるからである。また、本工程において、上記酸化物半導体層に酸素欠損の付与によって酸素欠損付与領域が形成された際、上記酸化物半導体層は、全体が酸素欠損付与領域となってもよく、あるいは一部が酸素欠損付与領域となってもよい。例えば、トップコンタクト構造をなす薄膜トランジスタの製造方法を示す図1または図3では、ソース電極およびドレイン電極形成工程図1d、図3b後にキャリア濃度制御工程図1e、図3cを有しているため、上記酸化物半導体層5は、酸素欠損付与領域15と、上記ソース電極6およびドレイン電極7がマスクとなることで酸素欠損が付与されず、キャリア濃度が上記酸化物半導体層5形成時のままである領域と、を含んでいる。なお、図示はしないが、トップコンタクト構造をなす薄膜トランジスタであっても、上記酸化物半導体層形成工程と上記ソース電極およびドレイン電極形成工程との間に上記キャリア濃度制御工程を有する場合には、上記酸化物半導体層は全体的に酸素欠損が付与されるため、上記酸化物半導体層の全てが酸素欠損付与領域となる。また、ボトムコンタクト構造をなす薄膜トランジスタの製造方法を示す図2または図4では、上記酸化物半導体層形成工程図2d、図4b後にキャリア濃度制御工程図2e、図4cを有しているため、上記酸化物半導体層5は全体的に酸素欠損が付与され、上記酸化物半導体層5の全てが酸素欠損付与領域15となる。3.ゲート電極形成工程本発明におけるゲート電極形成工程は、ゲート電極を形成する工程である。ボトムゲートトップコンタクト構造をなす薄膜トランジスタの製造方法においては、図1aに示すように、基板2上に上記ゲート電極3が形成される工程である。ボトムゲートボトムコンタクト構造をなす薄膜トランジスタの製造方法においても、図2aに示すように、基板2上に上記ゲート電極3が形成される工程である。また、トップゲートトップコンタクト構造をなす薄膜トランジスタの製造方法においては、図3eに示すように、ゲート絶縁層4上に、上記ゲート絶縁層4を介して酸化物半導体層5と対向するように上記ゲート電極3が形成される工程である。また、トップゲートボトムコンタクト構造をなす薄膜トランジスタの製造方法においても、図4eに示すように、上記ゲート絶縁層4上に、上記ゲート絶縁層4を介して酸化物半導体層5と対向するように上記ゲート電極3が形成される工程である。ゲート電極に用いられる導電性材料としては、薄膜トランジスタのゲート電極に一般的に用いられるものを使用することができ、例えば、Al、Cr、Ni、Au、Ag、Ta、Cu、Pt、Ti、ITO、IZO等の金属材料、グラフェン、カーボンナノチューブ等の炭素材料、PEDOT/PSS等の導電性高分子材料等が挙げられる。上記ゲート電極の形成方法としては、導電性材料を成膜可能な方法であれば特に限定されるものではないが、中でも比較的低温の条件の方法であることが好ましく、具体的には150°C以下の条件の方法であることが好ましい。例えば、低温CVD法、真空蒸着法、スパッタリング法、イオンプレーティング法等のPVD法等を用いることができる。導電性材料の成膜後は、通常、所望のパターン形状にパターニングを行う。パターニング方法としては、例えばフォトリソグラフィー法を用いることができる。また、フォトレジストパターンをマスクとしてゲート電極をエッチングする際、エッチング方法としては、ウェットエッチングおよびドライエッチングのいずれも適用することができる。上記ゲート電極の厚みとしては、薄膜トランジスタの構造や用途等に応じて適宜選択されるものであり、例えば、50nm~200nm程度に設定することができる。4.ゲート絶縁層形成工程本発明におけるゲート絶縁層形成工程は、ゲート絶縁層を形成する工程である。ボトムゲートトップコンタクト構造をなす薄膜トランジスタの製造方法においては、図1bに示すように、ゲート電極3が形成された基板2上に上記ゲート絶縁層4が形成される工程である。ボトムゲートボトムコンタクト構造をなす薄膜トランジスタの製造方法においても、図2bに示すように、ゲート電極3が形成された基板2上に上記ゲート絶縁層4が形成される工程である。トップゲートトップコンタクト構造をなす薄膜トランジスタの製造方法においては、図3dに示すように、ソース電極6およびドレイン電極7が形成された酸化物半導体層層5上に上記ゲート絶縁層4が形成される工程である。トップゲートボトムコンタクト構造をなす薄膜トランジスタの製造方法においては、図4dに示すように上記酸化物半導体層5上に上記ゲート絶縁層4が形成される工程である。ゲート絶縁層に用いられる絶縁性材料としては、薄膜トランジスタのゲート絶縁層に一般的に用いられるものを使用することができ、絶縁性無機材料および絶縁性有機材料のいずれも用いることができる。絶縁性無機材料としては、例えば、酸化ケイ素、窒化ケイ素、酸化窒化ケイ素、酸化アルミニウム、酸化タンタル等が挙げられる。絶縁性有機材料としては、例えば、アクリル系樹脂、フェノール系樹脂、フッ素系樹脂、エポキシ系樹脂、カルド系樹脂、ビニル系樹脂、イミド系樹脂、ノボラック系樹脂等が挙げられ、中でも、フッ素系樹脂が好ましい。フッ素系樹脂を用いた場合には、酸化物半導体層とゲート絶縁層との界面特性を良好なものとすることができる。また、絶縁性有機材料としては、光硬化性樹脂、熱硬化性樹脂、感光性樹脂等のいずれも用いることができるが、感光性樹脂であることが好ましい。ゲート絶縁層のパターニングが容易となるからである。ゲート絶縁層の形成方法としては、上記絶縁性材料の種類に応じて適宜選択されるものであり、中でも比較的低温の条件の方法であることが好ましく、具体的には150°C以下の条件の方法であることが好ましい。例えば、低温CVD法や、スパッタリング法等のPVD法等のドライプロセス、および、塗布法等のウェットプロセスが用いられる。また、トップゲートトップコンタクト構造図3やトップゲートボトムコンタクト構造図4をなす薄膜トランジスタの製造方法のように、キャリア濃度制御工程後に上記ゲート絶縁層形成工程を有する場合の上記ゲート絶縁層の形成方法としては、酸化物半導体層に酸素欠損を発生させないような方法であることが好ましい。上記ゲート絶縁層を、酸素欠損を発生させないような方法で形成することにより、上記キャリア濃度制御工程において制御された上記酸化物半導体層のキャリア濃度を、上記キャリア濃度制御工程により調整された値に維持することが可能となる。また、従来、キャリア濃度を制御するために必要とされた酸化物半導体層への高温の熱処理を伴う工程を省略することができる。そのため、本発明においてはスループットが高く薄膜トランジスタを製造することが可能となる。上記ゲート絶縁層の形成方法としては、上記酸化物半導体層に酸素欠損を発生させないような方法であれば特に限定されるものではなく、上記絶縁性材料の種類に応じて適宜選択される。例えば、塗布法や、低温CVD法、DCスパッタリング法、対向ターゲット式スパッタリング法等を用いることができる。なお、酸化物半導体層に酸素欠損が発生しないように、酸化物半導体層上にゲート絶縁層を形成するとは、ゲート絶縁層形成工程後の酸化物半導体層のキャリア濃度が1×1017cm3以下となるようにゲート絶縁層を形成することをいう。上記方法を用いた絶縁性材料の成膜後は、所望のパターン形状にパターニングを行ってもよい。パターニング方法としては、例えばフォトリソグラフィー法を用いることができる。また、絶縁性材料が感光性を持たない場合には、フォトレジストパターンをマスクとしてゲート絶縁層をエッチングする。この際、エッチング方法としては、ウェットエッチングおよびドライエッチングのいずれも適用することができ、絶縁性材料に応じて適宜選択される。上記ゲート絶縁層の厚みとしては、薄膜トランジスタの構造や用途に応じて適宜選択されるものであり、例えば100nm~300nm程度で設定することができる。5.ソース電極およびドレイン電極形成工程本発明におけるソース電極およびドレイン電極形成工程は、所定の間隔を空けてソース電極およびドレイン電極が形成される工程である。ボトムゲートトップコンタクト構造をなす薄膜トランジスタの製造方法においては、図1dに示すように、酸化物半導体層5上に所定の間隔を空けて上記ソース電極6および上記ドレイン電極7が形成される工程である。ボトムゲートボトムコンタクト構造をなす薄膜トランジスタの製造方法においては、図2cに示すように、ゲート絶縁層4上に所定の間隔を空けて上記ソース電極6および上記ドレイン電極7が形成される工程である。トップゲートトップコンタクト構造をなす薄膜トランジスタの製造方法においては、図3bに示すように、上記酸化物半導体層5上に所定の間隔を空けて上記ソース電極6および上記ドレイン電極7が形成される工程である。トップゲートボトムコンタクト構造をなす薄膜トランジスタの製造方法においては、図4aに示すように、基板2上に所定の間隔を空けて上記ソース電極6および上記ドレイン電極7が形成される工程である。なお、ここでの所定の間隔とは、少なくとも平面視上上記ゲート電極と重なる領域である。また、本発明の薄膜トランジスタの平面視上、上記ソース電極と上記ドレイン電極との間に設けられた所定の間隔と重なる領域にある上記酸化物半導体層において、平面視上上記ゲート電極と重なる領域が、本発明の薄膜トランジスタにおけるチャネル領域となる。ソース電極およびドレイン電極に用いられる導電性材料としては、薄膜トランジスタのソース電極およびドレイン電極に一般的に用いられるものを使用することができ、例えば、Al、Cr、Ni、Au、Ag、Ta、Cu、Pt、Ti、Nb、Mo、IZO、ITO、MoOx、NiOx、TiOx等の金属材料、グラフェン、カーボンナノチューブ等の炭素材料、PEDOT/PSS等の導電性高分子材料等が挙げられる。中でも、酸化物半導体層との接触が良好になることから、Ti、Moが好ましく用いられる。また、電気抵抗を低くするために、TiおよびAlが順に積層されていてもよい。さらに、ソース電極およびドレイン電極の形成方法として塗布法を用いる場合には、Agコロイド、Auコロイド等の塗布型導電性材料を用いることができる。このようなソース電極およびドレイン電極の形成方法としては、本発明の薄膜トランジスタの構造により適宜選択されるものであるが、中でも低温の条件の方法であることが好ましく、具体的には150°C以下の条件の方法であることが好ましい。トップコンタクト構造図1、図3参照のように、ソース電極およびドレイン電極を酸化物半導体層上に形成する場合、ソース電極およびドレイン電極の形成方法は、上記酸化物半導体層に酸素欠損を発生させないような方法であれば特に限定されるものではなく、例えば、DCスパッタリング法、対向ターゲット式スパッタリング法、ECRスパッタリング法、塗布法等を用いることができる。一方、ボトムコンタクト構造図2、図4参照のように、酸化物半導体層形成前にソース電極およびドレイン電極を形成する場合、ソース電極およびドレイン電極の形成方法は、導電性材料の種類に応じて適宜選択され、例えば、低温CVD法や、真空蒸着法、スパッタリング法、イオンプレーティング法等のPVD法を用いることができる。上記方法による導電性材料の成膜後は、通常、所望のパターン形状にパターニングを行う。パターニング方法としては、例えばフォトリソグラフィー法を用いることができる。また、フォトレジストパターンをマスクとしてソース電極およびドレイン電極をエッチングする際、エッチング方法としては、ウェットエッチングおよびドライエッチングのいずれも適用することができる。ソース電極およびドレイン電極の厚みとしては、薄膜トランジスタの構造や用途等に応じて適宜選択されるものであり、例えば、50nm~200nm程度に設定することができる。また、ソース電極とドレイン電極との間に形成された所定の間隔の大きさ、すなわち、チャネル領域Cの大きさとしては、通常、チャネル領域の長さ方向に100μm~10mmの範囲内が好ましいため、上記範囲内でチャネル領域Cを画定するように、上記ソース電極および上記ドレイン電極が形成されていることが好ましい。6.基板本発明に用いられる基板は、ゲート電極、ゲート絶縁層、酸化物半導体層、ソース電極、ドレイン電極を支持するものである。基板は、薄膜トランジスタの用途等に応じて適宜選択される。基板の材料としては、例えば、ガラス、金属、セラミック、樹脂等が挙げられる。また、基板は、ガラス基板等の可撓性を有さないリジットな基板であってもよく、樹脂フィルム等の可撓性を有するフレキシブルな基板であってもよい。中でも、基板は樹脂基板であることが好ましい。本発明の薄膜トランジスタの製造方法は低温による製造方法であるので、熱による樹脂基板の寸法変化を抑制することが可能である。また、ロールツーロール方式で製造する技術への展開が可能であり、大面積の回路基板を低コストで製造することができ、さらに、フレキシブル化が可能となる。上記樹脂基板としては、例えば、ポリエーテルサルホン、ポリエチレンナフタレート、ポリアミド、ポリブチレンテレフタレート、ポリエチレンテレフタレート、ポリフェニレンサルファイド、ポリエーテルエーテルケトン、液晶ポリマー、フッ素樹脂、ポリカーボネート、ポリノルボルネン系樹脂、ポリサルホン、ポリアリレート、ポリアミドイミド、ポリエーテルイミド、または熱可塑性ポリイミド等からなる有機基材およびそれらの複合基材を挙げることができる。上記樹脂基板の耐熱性としては、本発明の製造方法により薄膜トランジスタを製造できる程度であれば特に限定されるものではないが、中でもロールツーロール方式で製造する場合、200°C以下であることが好ましく、特に180°C以下であることが好ましい。従来の薄膜トランジスタの製造方法では、耐熱性が低い基板の適用は困難であったが、本発明においては、上記のような耐熱性が低い基板を用いて容易に薄膜トランジスタを製造することが可能となる。一方、樹脂基板の耐熱性は、100°C以上であることが好ましく、特に150°C以上であることが好ましい。上記範囲より耐熱性が低いと、薄膜トランジスタの製造過程において上記樹脂基板の熱による寸法変化が生じる場合があるからである。このような上記樹脂基板としては、上述した樹脂基板の中でも、液晶ポリマー、ポリカーボネート、ポリエチレンナフタレートが好ましく、特に、ポリエチレンナフタレートが好ましい。また、樹脂基板の場合、基板は枚葉であってもよく長尺であってもよい。長尺の基板を用いる場合には、上述のようにロールツーロール方式により薄膜トランジスタを製造することが可能である。7.その他の工程本発明の薄膜トランジスタの製造方法におけるその他の工程としては、必要に応じて適宜追加できるものであり、例えば、保護膜を形成する工程を挙げることができる。保護膜形成工程は、薄膜トランジスタを形成した後に、上記薄膜トランジスタ全体を覆うように保護膜を形成する工程である。保護膜に用いられる材料としては、例えば、酸化ケイ素、窒化ケイ素等の絶縁性無機材料、およびアクリル系樹脂、フェノール系樹脂、フッ素系樹脂、エポキシ系樹脂、カルド系樹脂、ビニル系樹脂、イミド系樹脂、ノボラック系樹脂等の絶縁性有機材料が挙げられる。このような保護膜の形成方法としては、本発明の製造方法により得られる薄膜トランジスタが所望の効果を得られるものであれば特に限定されるものではなく、中でも低温の条件の方法であることが好ましく、具体的には150°C以下の条件の方法であることが好ましい。例えば、スパッタリング法、低温CVD法等を挙げることができる。なお、図1および図2に示すようなボートムゲート型構造をなす薄膜トランジスタの製造方法における保護層の形成方法としては、キャリア濃度制御工程において酸素欠損を付与されてなる酸素欠損付与領域15のキャリア濃度を維持できる方法であれば特に限定されない。具体的には、塗布法や、DCスパッタリング法、対向ターゲット式スパッタリング法等を用いることができる。8.ロールツーロール方式本発明の薄膜トランジスタの製造方法は、ロールツーロール方式で実施されていることが好ましい。上記ロールツーロール方式の製造方法とは、ロール状に巻かれた長尺の基板を繰り出して上記長尺の基板の一方の面に薄膜トランジスタを形成し、一方の面に上記薄膜トランジスタが形成された長尺の基板を再度ロール状に巻き取る形態の製造方法である。本発明に用いられるロールツーロール方式を用いた薄膜トランジスタの製造方法について図を参照しながら説明する。図5は、ロールツーロール方式を用いた製造方法の一例を示した概略図である。ロールツーロール方式10を用いた薄膜トランジスタの製造方法とは、まず、ロール状に巻いた長尺の樹脂基板9からなるロール8aから、上記長尺の樹脂基板9が送り出される。その後、薄膜トランジスタの製造に伴うStep.1~Step.5の各工程によって、上記長尺の樹脂基板9の一方の面に薄膜トランジスタが形成される。このように、長尺の樹脂基板9上に形成された薄膜トランジスタは、再度ロール8bに巻回される。なお、本発明の薄膜トランジスタの製造方法は、図1~図4の工程図に示すようにa~eの5つの工程を有しているが、少なくとも1.酸化物半導体層形成工程から5.ソース電極およびドレイン電極形成工程までの項に記載した各工程を含む方法であれば特に限定されるものではなく、図5に示すStep.1~Step.5は、製造される薄膜トランジスタの構造や用途等に応じて適宜選択されるものである。このようなロールツーロール方式で薄膜トランジスタを製造することにより、基板は連続的に各工程へと流れることになるため、容易かつ連続的な生産ができ、生産性の高い薄膜トランジスタを得ることが可能となる。また、従来の方式に比べ、薄膜トランジスタを低コストで製造することが可能となる。なお、上記薄膜トランジスタの製造方法において、長尺の樹脂基板を用いてロールツーロール方式の製造方法により製造されること以外は、上述した各工程と同様とすることができるので、ここでの説明は省略する。B.ロール状薄膜トランジスタ本発明のロール状薄膜トランジスタは、長尺の樹脂基板と、ゲート電極と、ゲート絶縁層と、酸化物半導体層と、ソース電極と、ドレイン電極と、を有する薄膜トランジスタが巻回されてなることを特徴とするものである。図6は、本発明のロール状薄膜トランジスタの一例を示す概略図である。本発明のロール状薄膜トランジスタ20は、上述したロールツーロール方式で製造された薄膜トランジスタ図5参照であり、長尺の樹脂基板上に形成され、巻回されたロール状の薄膜トランジスタである。このような薄膜トランジスタとしては、ボトムゲートトップコンタクト構造、ボトムゲートボトムコンタクト構造、トップゲートトップコンタクト構造、トップゲートボトムコンタクト構造に大別することができる。ボトムゲートトップコンタクト構造をなす薄膜トランジスタ1は、図1eに示すように、基板2上にゲート電極3が形成され、上記ゲート電極3を覆うように上記基板2上にゲート絶縁層4が形成されている。また、上記ゲート絶縁層4上には、上記ゲート絶縁層4を介して上記ゲート電極3と対向するように酸化物半導体層5が形成され、さらに上記酸化物半導体層5上に所定の間隔を空けてソース電極6およびドレイン電極7が形成されたものである。また、ボトムゲートトップコンタクト構造をなす薄膜トランジスタにおいては、図1eに示すように、上記酸化物半導体層5の一部に酸素欠損が付与されることで、上記酸化物半導体層5の一部が、キャリア濃度が制御された酸素欠損付与領域15となってもよく、一方、図示はしないが、上記酸化物半導体層の全体に酸素欠損が付与されることで、上記酸化物半導体層の全体が、キャリア濃度が制御された酸素欠損付与領域となってもよい。ボトムゲートボトムコンタクト構造をなす薄膜トランジスタ1は、図2eに示すように、基板2上にゲート電極3が形成され、上記ゲート電極3を覆うように上記基板2上にゲート絶縁層4が形成されている。また、上記ゲート絶縁層4上には所定の間隔を空けてソース電極6およびドレイン電極7が形成され、上記ソース電極6と上記ドレイン電極7との間に空けられた所定の間隔を覆うように酸化物半導体層5が形成されたものである。また、ボトムゲートボトムコンタクト構造をなす薄膜トランジスタにおいては、図2eに示すように、上記酸化物半導体層5全体に酸素欠損が付与されることで、上記酸化物半導体層5の全体が、キャリア濃度が制御された酸素欠損付与領域15となる。トップゲートトップコンタクト構造をなす薄膜トランジスタ1は、図3eに示すように、基板2上に酸化物半導体層5が形成され、上記酸化物半導体層5上に所定の間隔を空けてソース電極6およびドレイン電極7が形成されている。また、上記ソース電極6およびドレイン電極7の形成後に露出した酸化物半導体層5領域を覆うようにゲート絶縁層4が形成され、上記ゲート絶縁層4上に上記ゲート絶縁層4を介して酸化物半導体層5と対向するようにゲート電極が形成されたものである。また、トップゲートトップコンタクト構造をなす薄膜トランジスタにおいては、図3eに示すように、上記酸化物半導体層5の一部に酸素欠損が付与されることで、上記酸化物半導体層5の一部が、キャリア濃度が制御された酸素欠損付与領域15となってもよく、一方、図示はしないが、上記酸化物半導体層の全体に酸素欠損が付与されることで、上記酸化物半導体層の全体が、キャリア濃度が制御された酸素欠損付与領域となってもよい。トップゲートボトムコンタクト構造をなす薄膜トランジスタ1は図4eに示すように、基板2上にソース電極6およびドレイン電極7が所定の間隔を空けて形成され、上記ソース電極6と上記ドレイン電極7との間に空けられた所定の間隔を覆うように酸化物半導体層5が形成されている。また、上記酸化物半導体層5を覆うようにゲート絶縁層4が形成され、上記ゲート絶縁層4上にゲート絶縁層4を介して上記酸化物半導体層5と対向するようにゲート電極3が形成されたものである。また、トップゲートボトムコンタクト構造をなす薄膜トランジスタにおいては、図4eに示すように、上記酸化物半導体層5全体に酸素欠損が付与されることで、上記酸化物半導体層5の全体が、キャリア濃度が制御された酸素欠損付与領域15となる。本発明によれば、長尺の樹脂基板上に形成された薄膜トランジスタが巻回されたロール状薄膜トランジスタであることにより、ロールツーロール方式で製造することが可能あり、低温プロセスで製造可能な薄膜トランジスタとすることができる。また、長尺の樹脂基板であることにより、本発明の薄膜トランジスタのフレキシブル化が可能となり、フラットパネルディスプレイに好適となる。本発明のロール状薄膜トランジスタに用いられる長尺の樹脂基板としては、例えば、ポリエーテルサルホン、ポリエチレンナフタレート、ポリアミド、ポリブチレンテレフタレート、ポリエチレンテレフタレート、ポリフェニレンサルファイド、ポリエーテルエーテルケトン、液晶ポリマー、フッ素樹脂、ポリカーボネート、ポリノルボルネン系樹脂、ポリサルホン、ポリアリレート、ポリアミドイミド、ポリエーテルイミド、または熱可塑性ポリイミド等からなる有機基材およびそれらの複合基材を挙げることができる。上記樹脂基板の耐熱性としては、本発明の製造方法により薄膜トランジスタを製造できる程度であれば特に限定されるものではないが、中でも、200°C以下であることが好ましく、特に180°C以下であることが好ましい。従来の薄膜トランジスタの製造方法では、耐熱性が低い基板の適用は困難であったが、本発明においては、上記のような耐熱性が低い基板を用いて容易に薄膜トランジスタを製造することが可能となる。一方、樹脂基板の耐熱性は100°C以上であることが好ましく、特に150°C以上であることが好ましい。上記範囲より耐熱性が低いと、薄膜トランジスタの製造過程において上記樹脂基板の熱による寸法変化が生じる場合があるからである。このような上記樹脂基板としては、上述した樹脂基板の中でも、液晶ポリマー、ポリカーボネート、ポリエチレンナフタレートが好ましく、特に、ポリエチレンナフタレートが好ましい。また、本発明のロール状薄膜トランジスタを構成する各部材およびその製造方法としては、A.薄膜トランジスタの製造方法の項に記載したものと同様とすることができるので、ここでの説明は省略する。なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。以下に実施例を示し、本発明をさらに詳細に説明する。[実施例1]本実施例では、ロールツーロール方式により薄膜トランジスタを製造した。ゲート電極の形成まず、長尺のプラスチック基板の片面に、任意の厚み50nm~200nm程度のAl膜をDCスパッタリング法により成膜した。Al膜の成膜にあたっては、圧力:0.5Pa、DC出力:900W、雰囲気:Ar、基板温度:室温とした。次に、Al膜上にフォトレジストをスピンコート法で塗布し、露光および現像し、フォトレジストパターンを形成した。続いて、エッチャントリン硝酢酸を用いてAl膜のウェットエッチングを行い、フォトレジストを剥離し、その後純水でリンスした。ゲート絶縁層の形成次に、Al膜からなるゲート電極上に任意の厚み50nm~500nm程度になるように、感光性を有する絶縁性ポリマーをスピンコート法により塗布した。次いで、プリベークを行い、露光および現像を行った。その後、150°Cでポストベークを行った。酸化物半導体層の形成次に、上記ゲート絶縁層上に、任意の厚み25nm~75nm程度のアモルファスIGZOInGaZnO膜をDCスパッタリング法により成膜した。IGZO膜の成膜にあたっては、圧力:0.4Pa、RF出力:500W、雰囲気:O2100、基板温度:室温とした。この時の酸化物半導体層のキャリア濃度は1.9×1013cm-3であった。次いで、IGZO膜上にフォトレジストをスピンコート法で塗布し、露光および現像し、フォトレジストパターンを形成した。続いて、エッチャント和光純薬工業製のITOエッチャントを用いてIGZO膜のウェットエッチングを行い、フォトレジストを除去し、その後純水でリンスした。ソース電極およびドレイン電極の形成次に、上記酸化物半導体層上に、任意の厚み50nm~200nm程度のTi膜をDCスパッタリング法により成膜した。Ti膜の成膜にあたっては、圧力:0.5Pa、DC出力:900W、雰囲気:Ar、基板温度:室温とした。次に、Ti膜上にフォトレジストをスピンコート法で塗布し、露光および現像し、フォトレジストパターンを形成した。続いて、エッチャントH2O2/アンモニアを用いてTi膜のウェットエッチングを行い、フォトレジストを除去し、その後純水でリンスした。キャリア濃度制御上記ソース電極および上記ドレイン電極の形成によって露出した上記酸化物半導体層に逆スパッタリング法を用いて酸素欠損を付与し、キャリア濃度を1.6×1016cm3に制御した。逆スパッタリング法における条件は、圧力:0.3Pa、RF出力:300W、雰囲気:Ar、基板温度:室温とした。[実施例2]酸化物半導体層に反応性イオンエッチングRIE法を用いて酸素欠損を付与し、キャリア濃度を制御したこと以外は、実施例1と同様にして薄膜トランジスタを作製した。なお、RIE法によって酸素欠損を付与した酸化物半導体層のキャリア濃度は2.1×1016cm-3であった。RIE法にあたっては、圧力:3.0Pa、RF出力:300W、雰囲気:Arとした。[比較例]キャリア濃度制御工程を実施しないこと以外は、実施例1および実施例2と同様にして薄膜トランジスタを作製した。[評価結果]比較例においては、酸化物半導体層IGZOのキャリア濃度が活性層としては低く、十分なオン電流が流れなかった。薄膜トランジスタとしての特性は現れなかった。一方、実施例1および実施例2においては、キャリア濃度制御工程を経た薄膜トランジスタは、ゲート電圧を印加することによりオン電流が流れた。その結果、オン/オフ比が1×1016以上となり、薄膜トランジスタとしての特性を確認することができた。