"外部電圧に基づいてクロック信号を生成する発振部と、直列接続され前記クロック信号に基づいてポンピング動作する複数段のポンプ回路を有し、初段の前記ポンプ回路に前記外部電圧が供給され、2段目以降の前記ポンプ回路にそれぞれ前段のポンプ回路の出力電圧を供給し、最終段の前記ポンプ回路から前記外部電圧より高い内部電圧を出力生成する昇圧部と、前記内部電圧の変化量に応じて、設定値に応じた前記内部電圧を生成するように前記ポンプ回路の段数を制御する制御部と、を有することを特徴とする電圧生成回路。前記制御部は、前記内部電圧の変化量に応じた間隔で変化する信号を生成する信号生成回路と、所定周期のパルス信号を生成する発振回路と、前記信号の変化に応じて前記パルス信号のパルス数をカウントし、カウント値を出力するカウンタと、前記カウント値と記憶した段数とに基づいて、前記ポンプ回路の段数を変更する制御回路と、を含む、ことを特徴とする請求項1に記載の電圧生成回路。前記制御部は、前記カウント値と前記記憶した段数に応じて前記クロック信号の発振周波数を制御する、ことを特徴とする請求項2に記載の電圧生成回路。前記制御部は、前記カウント値と前記記憶した段数に応じて、変更するポンプ回路の段数と前記クロック信号の周波数とが設定されたテーブルを含み、前記テーブルに設定された値に従って前記ポンプ回路の段数と前記クロック信号の周波数を制御する、ことを特徴とする請求項3に記載の電圧生成回路。外部電圧に基づいて動作する内部回路と、前記外部電圧を昇圧した内部電圧を前記内部回路に供給する電圧生成回路と、を有し、前記電圧生成回路は、外部電圧に基づいてクロック信号を生成する発振部と、直列接続され前記クロック信号に基づいてポンピング動作する複数段のポンプ回路を有し、初段の前記ポンプ回路に前記外部電圧が供給され、2段目以降の前記ポンプ回路にそれぞれ前段のポンプ回路の出力電圧を供給し、最終段の前記ポンプ回路から前記外部電圧より高い内部電圧を出力生成する昇圧部と、前記内部電圧の変化量に応じて、設定値に応じた前記内部電圧を生成するように前記ポンプ回路の段数を制御する制御部と、を有することを特徴とする半導体装置。外部電圧に基づいて生成されたクロック信号によりポンピング動作する複数のポンプ回路によって前記外部電圧を昇圧した内部電圧を生成し、前記内部電圧の変化量を検出し、検出した前記内部電圧の変化量に応じて、設定値に応じた前記内部電圧を生成するように前記ポンプ回路の段数を制御する、ことを特徴とする電圧生成回路の制御方法。しかし、例えば範囲の最大の外部電圧が供給されるとき、設定された段数より少ない数のチャージポンプで必要な内部電圧を生成することが可能であっても、全てのチャージポンプが動作する。つまり、外部電圧から所定の内部電圧を生成するために必要な能力に対して、過剰な能力にて動作することになる。このような能力で動作する電圧生成回路は、内部電圧の生成時に無駄な電力を消費することになる。本発明の一観点によれば、外部電圧に基づいてクロック信号を生成する発振部と、直列接続され前記クロック信号に基づいてポンピング動作する複数段のポンプ回路を有し、初段の前記ポンプ回路に前記外部電圧が供給され、2段目以降の前記ポンプ回路にそれぞれ前段のポンプ回路の出力電圧を供給し、最終段の前記ポンプ回路から前記外部電圧より高い内部電圧を出力生成する昇圧部と、前記内部電圧の変化量に応じて、設定値に応じた前記内部電圧を生成するように前記ポンプ回路の段数を制御する制御部を有する。本発明の一観点によれば、外部電圧に応じた能力にて内部電圧を生成することができる。以下、本実施形態を図1~図8に従って説明する。図1に示すように、半導体装置10は、メモリ11を有している。メモリ11は、データの書換えが可能な不揮発性メモリ、例えばフラッシュメモリである。このメモリ11は、データを記憶するメモリセルを含むメモリ回路12と、メモリ回路12に必要な内部電圧Vppを生成する電圧生成回路13とを含む。半導体装置は、例えば不揮発性半導体メモリである。メモリ回路12及び電圧生成回路13は、外部電圧Vddに基づいて動作する。電圧生成回路13は、外部電圧Vddから、その外部電圧Vddより高い内部電圧Vppを生成し、この内部電圧Vppを出力する。メモリ回路12は、内部電圧Vppを用いて、データの書き込みや消去等を行う。メモリ回路12は、半導体装置10に備えられる内部回路の一例である。図2に示すように、電圧生成回路13の昇圧部20は、直列に接続された複数3個のポンプ回路21~23を有している。電圧生成回路13に含まれるポンプ回路の数段数は、外部電圧Vddと内部電圧Vppに応じて設定されている。外部電圧Vddは、図1に示す半導体装置10の外部から供給される。半導体装置10は、所定範囲内の外部電圧Vddにより動作可能である。そして、電圧生成回路13は、所定範囲内の外部電圧Vddにより、メモリ回路12に必要な内部電圧Vppを生成する。従って、ポンプ回路の段数は、半導体装置10が動作可能な最低の外部電圧Vddにより内部電圧Vppの生成が可能なように設定されている。第1のポンプ回路21には外部電圧Vddが供給される。また、第1のポンプ回路21には、発振部31により生成されたクロック信号CLK1と、制御部32からイネーブル信号EN1が供給される。発振部31は、例えば、複数のバッファ回路をリング状に接続した、所謂リングオシレータである。例えば、差動入力差動出力型のバッファ回路を用いたリングオシレータは、最終段のバッファ回路の出力信号の極性を反転して初段のバッファ回路に入力することで発振する。また、奇数個のインバータ回路反転バッファ回路を用いてリングオシレータが構成される。発振周波数は、バッファ回路の段数と、各段のバッファ回路の遅延時間とにより決定される。例えば、スイッチによりリングを形成するバッファ回路の段数を変更することにより、発振周波数を変更することができる。第1のポンプ回路21は、所定レベル例えばHレベルのイネーブル信号EN1に応答して動作可能となり、クロック信号CLK1に基づいて、外部電圧Vddから、外部電圧Vddより高い電圧V1を生成する。また、第1のポンプ回路21は、所定レベル例えばLレベルのイネーブル信号EN1に応答して、動作を停止する。第2のポンプ回路22には、第1のポンプ回路21により生成された電圧V1が供給される。また、第2のポンプ回路22には、発振部31により生成されたクロック信号CLK1が供給される。第2のポンプ回路22は、Hレベルのイネーブル信号EN1に応答して動作可能となり、クロック信号CLK1に基づいて、電圧V1から、この電圧V1より高い電圧V2を生成する。また、第2のポンプ回路22は、所定レベル例えばLレベルのイネーブル信号EN1に応答して、動作を停止する。第3のポンプ回路23にはスイッチSW1が並列に接続されている。第3のポンプ回路23は、制御部32から供給されるイネーブル信号EN2に応答して動作/停止する。例えば、第3のポンプ回路23は、Hレベルのイネーブル信号EN2に応答して動作可能となり、Lレベルのイネーブル信号EN2に応答して動作を停止する。スイッチSW1は、制御部32から供給されるイネーブル信号EN2に応答してオンオフする。例えば、スイッチSW1は、Lレベルのイネーブル信号EN2に応答してオンし、Hレベルのイネーブル信号EN2に応答してオフする。スイッチSW1がオフするとき、動作する第3のポンプ回路23により生成された電圧V3が、内部電圧Vppとして、図1に示すメモリ回路12に供給される。一方、スイッチSW1がオンするとき、第3のポンプ回路23が動作を停止し、第2のポンプ回路22により生成された電圧V2が、内部電圧Vppとして、図1に示すメモリ回路12に供給される。第3のポンプ回路23は、ポンプ部23aを含み、このポンプ部23aには、第2のポンプ回路22により生成された電圧V2がスイッチSW2aを介して供給される。ポンプ部23aの出力端子はスイッチSW2bの第1端子に接続され、スイッチSW2bの第2端子は図1に示すメモリ回路12に接続されている。バイパス用のスイッチSW1の第1端子は、第2のポンプ回路22とスイッチSW2aとの間のノードN1に接続され、スイッチSW1の第2端子は、スイッチSW2bと図1に示すメモリ回路12との間のノードN2に接続されている。また、ポンプ部23aには、発振部31により生成されたクロック信号CLK1がスイッチSW2cを介して供給される。スイッチSW2a,SW2b,SW2cは、制御部32から供給されるイネーブル信号EN2に応答して互いに同相にてオンオフする。ポンプ部23aは、クロック信号CLK1に基づいて、電圧V2から、この電圧V2よりも高い電圧V3を生成する。この電圧V3は、スイッチSW2bを介して内部電圧Vppとして図1に示すメモリ回路12に供給される。スイッチSW1は、イネーブル信号EN2に応答して、スイッチSW2a~SW2bと逆相にてオンオフする。スイッチSW2a,SW2bがオンし、スイッチSW1がオフするとき、オンしたスイッチSW2aを介して第2のポンプ回路22により生成した電圧V2がポンプ部23aに供給される。また、第2のポンプ回路22により生成した電圧V3は、オンしたスイッチSW2bを介して図1に示すメモリ回路12に供給される。従って、電圧生成回路13は、3段のポンプ回路21~23により、外部電圧Vddから内部電圧Vppを生成する。スイッチSW2a,SW2bがオフし、スイッチSW1がオンするとき、第2のポンプ回路22により生成した電圧V2は、オンしたスイッチSW1を介してノードN2、図1に示すメモリ回路12に供給される。従って、電圧生成回路13は、2段のポンプ回路21,22により、外部電圧Vddから内部電圧Vppを生成する。スイッチSW2a,SW2bをオフすることにより、ポンプ部23aは、各ノードN1,N2から切り離される。これにより、ポンプ部23aは、第2のポンプ回路22に対する内部負荷とならない。これは、スイッチSW2a,SW2bを設けない場合、ポンプ部23aの構成要素コンデンサ等が第2のポンプ回路22に対して内部負荷となるからである。ポンプ部23aにはスイッチSW2dの第1端子が接続され、スイッチSW2dの第2端子は低電位電源例えばグランドGNDに接続されている。このスイッチSW2dは、ポンプ部23aの動作電流が流れる経路に挿入されている。スイッチSW2dは、イネーブル信号EN2に応答して、スイッチSW2a~SW2bと同相スイッチSW1と逆相でオンオフする。つまり、2段のポンプ回路21,22により内部電圧Vppを生成するとき、スイッチSW2dをオフすることで、ポンプ部23aにおける電流経路を遮断し、電圧生成回路13の電流消費を少なくする。なお、第1のポンプ回路21と第2のポンプ回路22は、第3のポンプ回路23におけるスイッチSW2dと同様のスイッチを含み、このスイッチがイネーブル信号EN1に応答してオンオフすることにより、動作/停止し、また停止時における消費電流を低減する。制御部32は、内部電圧Vppを監視し、その監視結果に基づいて、ポンプ回路21~23及びスイッチSW2a~SW2dを制御する。制御部32は、検出回路33と、監視回路34と、制御回路35を含む。検出回路33は、内部電圧Vppの電圧変化を検出し、その検出結果に応じた信号を出力する。監視回路34は、内部電圧Vppの電圧を監視し、監視結果に応じた信号を出力する。制御回路35は、検出回路33から出力される信号に基づいて、ポンプ回路の段数を制御する。また、制御回路35は、監視回路34から出力される信号に基づいて、ポンプ回路21~23の動作を制御する。検出回路33は、信号生成回路36と発振回路37とカウンタ38を含む。信号生成回路36は、内部電圧Vppの変化量dVに応じた2つの信号S1,S2を生成する。図3に示すように、信号生成回路36は、分圧回路41と、比較回路コンパレータ42,43と、バッファ回路44~47を含む。分圧回路41は、3つの抵抗R11~R13とスイッチSW11を含む。抵抗R11の第1端子には内部電圧Vppが供給され、抵抗R11の第2端子は抵抗R12の第1端子に接続されている。抵抗R12の第2端子は抵抗R13の第1端子に接続され、抵抗R13の第2端子はスイッチSW11の第1端子に接続され、スイッチSW11の第2端子はグランドGNDに接続されている。スイッチSW11は、図2に示す制御回路35から供給される制御信号CS1に応答してオンオフする。この分圧回路41は、抵抗R11と抵抗R12の間のノードN11と、抵抗R12と抵抗R13の間のノードN12に、抵抗R11~R13の抵抗値に応じて内部電圧Vppをそれぞれ分圧した分圧電圧Va,Vbを生成する。コンパレータ42の反転入力端子には第1の分圧電圧Vaが供給され、非反転入力端子には基準電圧Vrefが供給される。コンパレータ42は、分圧電圧Vaと基準電圧Vrefとを比較し、比較結果に応じた信号を出力する。コンパレータ42は、分圧電圧Vaが基準電圧Vrefより低いとき、Lレベルの信号を出力し、分圧電圧Vaが基準電圧Vrefより高いとき、Hレベルの信号を出力する。直列接続されたバッファ回路44,45は、コンパレータ42の出力信号を波形整形し、バッファ回路45は、信号S1を出力する。コンパレータ43の反転入力端子には第2の分圧電圧Vbが供給され、非反転入力端子には基準電圧Vrefが供給される。コンパレータ43は、分圧電圧Vbと基準電圧Vrefとを比較し、比較結果に応じた信号を出力する。コンパレータ43は、分圧電圧Vbが基準電圧Vrefより低いとき、Lレベルの信号を出力し、分圧電圧Vbが基準電圧Vrefより高いとき、Hレベルの信号を出力する。直列接続されたバッファ回路46,47は、コンパレータ43の出力信号を波形整形し、バッファ回路47は、信号S2を出力する。図2に示す発振回路37は、例えば、複数のバッファ回路をリング状に接続した、所謂リングオシレータである。発振回路37は、所定周期のクロック信号CLK2を生成する。このクロック信号CLK2はカウンタ38に供給される。カウンタ38には、信号生成回路36から出力される信号S1,S2が供給される。カウンタ38は、クロック信号CLK2のパルスをカウントするカウント動作を、信号S1,S2に応じて開始/停止する。例えば、カウンタ38は、Hレベルの信号S1に応答してクロック信号CLK2のパルスのカウントを開始し、Hレベルの信号S2に応答してカウントを停止する。カウントを停止したカウンタ38は、カウント値CTを出力する。図4に実線で示すように、分圧電圧Va,Vbの変化は、内部電圧Vppの変化に対応する。この実線で示す波形は、図1に示す半導体装置10が動作可能な外部電圧Vddの範囲のうち、最小値の外部電圧Vddが供給された場合に生成される各電圧Vpp,V1,V2を示す。信号S1がLレベルからHレベルへと変化するタイミング立ち上がりエッジは、分圧電圧Vaが基準電圧Vrefより大きくなるタイミングに対応する。同様に、信号S2がLレベルからHレベルへと変化するタイミング立ち上がりエッジは、分圧電圧Vbが基準電圧Vrefより大きくなるタイミングに対応する。つまり、図3に示すカウンタ38は、分圧電圧Vaが基準電圧Vrefより大きくなる時刻t1aから、分圧電圧Vbが基準電圧Vrefより大きくなる時刻t2aまでの間、クロック信号CLK2のパルスをカウントする。従って、カウンタ38から出力されるカウント値CTは、上記の時刻t1から時刻t2までの時間に対応する。そして、カウント値CTは、外部電圧Vddの電圧値に対応する。即ち、図3に示すように、第1のポンプ回路21は、外部電圧Vddに基づいて電圧V1を生成する。発振部31は、外部電圧Vddを動作電圧として動作し、クロック信号CLK1を生成する。従って、クロック信号CLK1の振幅は外部電圧Vddと等しい。例えば、第1のポンプ回路21は、外部電圧Vddによりコンデンサの第1端子に電荷を蓄積し、コンデンサの第2端子をクロック信号CLK1のレベルに従ってグランドGNDレベルから外部電源Vddレベルへと変更する。これにより、コンデンサの第1端子のレベルが外部電圧Vddの2倍のレベルに持ち上げられる。従って、第1のポンプ回路21は、外部電圧Vddの2倍の電圧V1を出力する。同様に、第2のポンプ回路22は、電圧V1に基づいて、外部電圧Vddの3倍の電圧V2を出力する。なお、ここでは、昇圧するポンプ回路の動作を原理的に説明するものであり、実際には電荷の逆流を防ぐための素子ダイオード等や寄生抵抗により変化することは言うまでもない。従って、上昇する内部電圧Vppの傾き、即ち内部電圧Vppの変化量dVは、外部電圧Vddに対応する。例えば、外部電圧Vddを設定可能な範囲のうち、最高値の外部電圧Vddが供給された場合に生成される各電圧Vpp,V1,V2を、図4に一点鎖線で示す。このように生成された電圧V1,V2に基づいて、上記と同様に、信号S1,S2が生成される。電圧V1が基準電圧Vrefより大きくなる時刻t1bから、電圧V2が基準電圧Vrefより大きくなる時刻t2bまでの時間は、上記の最小値の外部電圧Vddの場合よりも短い。このように、分圧回路41により生成される分圧電圧Va,Vbの傾き変化量は、内部電圧Vppの傾き変化量に対応する。そして、信号生成回路36は、内部電圧Vppの変化量傾きに応じたタイミングでそれぞれ変化するHレベルに立ち上がる2つの信号S1,S2を生成する。従って、分圧電圧Va,Vbにより生成される信号S1,S2がそれぞれ変化する時間、即ち図3に示すカウンタ38のカウント値CTは、内部電圧Vppの傾き変化量、即ち外部電圧Vddに対応する。異なる外部電圧Vddに対するカウント値を、図5に従って説明する。[ケース1]外部電圧Vddが、図1に示す半導体装置10が動作可能な外部電圧Vddの範囲の最大電圧Vmaxの場合、図5の時刻t1において信号S1が立ち上がり、次いで、時刻t21において信号S2が立ち上がる。図2に示すカウンタ38は、Hレベルの信号S1に応答してカウントを開始する。そして、カウンタ38は、Hレベルの信号S2に応答してカウントを停止し、カウント値CTを出力する。この[ケース1]の場合、カウント値CTは8である。[ケース2]外部電圧Vddが、図1に示す半導体装置10が動作可能な外部電圧Vddの範囲内の任意の電圧例えば、範囲の中間の電圧の場合、図5の時刻t1において信号S1が立ち上がり、次いで、時刻t22において信号S2が立ち上がる。カウンタ38は、信号S1の立ち上がりから信号S2の立ち上がりまでの間、カウント動作を行い、カウント値CTを出力する。この[ケース2]の場合、カウント値CTは13である。なお、外部電圧Vddが[ケース1]と異なり、内部電圧Vppの傾きが異なるため、信号S1が立ち上がる時刻t1は、[ケース1]の場合の時刻t1と一致しない。しかし、異なる外部電圧Vddに対してカウンタ38がカウント動作を行っている期間が異なることを示すため、信号S1の立ち上がりタイミングが[ケース1]と一致するように各信号の波形を示している。[ケース3]外部電圧Vddが、図1に示す半導体装置10が動作可能な外部電圧Vddの範囲の最小電圧Vminの場合、図5の時刻t1において信号S1が立ち上がり、次いで、時刻t23において信号S2が立ち上がる。カウンタ38は、信号S1の立ち上がりから信号S2の立ち上がりまでの間、カウント動作を行い、カウント値CTを出力する。この[ケース2]の場合、カウント値CTは18である。この[ケース3]においても、[ケース2]と同様に、信号S1が立ち上がるタイミングが他のケースと一致するように、各信号の波形を示している。制御回路35は、カウンタ38から出力されるカウント値CTに基づいて、ポンプ回路21~22の段数を制御する。詳述すると、制御回路35のレジスタ35aには、現在の段数n例えば3段を記憶している。また、レジスタ35aには、段数を変更するためのテーブルNTが記憶されている。このテーブルNTは、ポンプ回路21~23の段数に応じて設定される。つまり、テーブルNTは、カウント値CTと、ポンプ回路21~23の現在の段数とに基づいて、設定する段数以下、設定段数を得るものである。このテーブルNTに格納された設定段数は、内部電圧Vppを作成可能なポンプ回路の段数、動作するポンプ回路における消費電流、に応じて、現在の段数nから変更する段数の値相対値が設定されている。例えば、1の設定段数は、現在の段数nに対して1を加算した値にて昇圧部20の段数を設定することを示す。図3に示す監視回路34は、内部電圧Vppを監視し、監視結果に応じた検出信号KSを出力する。例えば、監視回路34は、上昇する内部電圧Vppが、所望の電圧メモリ回路12の動作に必要な設定電圧VSより高くなると第1のレベル例えばLレベルの検出信号KSを出力し、下降する内部電圧Vppが所望の電圧より低い設定電圧より低くなると第2のレベル例えばHレベルの検出信号KSを出力する。制御回路35は、監視回路34から出力される検出信号KSに基づいて、各ポンプ回路21~23の動作を制御する。制御回路35は、検出信号KSに基づいて、第1のイネーブル信号EN1及び第2のイネーブル信号EN2を制御する。第1のポンプ回路21及び第2のポンプ回路22は、第1のイネーブル信号EN1に応答して、ポンピング動作する/又は動作を停止する。第3のポンプ回路23は、第2のイネーブル信号EN2に応答して、ポンピング動作する/又は動作を停止する。次に、上記の制御部32の作用を説明する。例えば、図2に示す電圧生成回路13は、ポンプ回路21~23の段数を、2段と3段とに制御する。各ポンプ回路21~23の入力電圧と出力電圧を図6に示す。図6において、横軸は入力電圧外部電圧Vdd、縦軸は出力電圧内部電圧Vppである。図2に示すカウンタ38は、出力電圧内部電圧Vppに基づいて生成された信号S1,S2に応答してカウントを開始/停止する。従って、カウンタ38が出力するカウント値CTは、入力電圧外部電圧Vddに対応する。図1に示すメモリ回路12に必要な設定電圧VSは、図6に示すように、外部電圧Vddの最小電圧Vminに基づいて3段のポンプ回路、即ち第3のポンプ回路23から出力される電圧V3とする。外部電圧Vddが最小電圧Vminのときのカウント値CTをC11、外部電圧Vddが最大電圧Vmaxのときのカウント値CTをC13とする。そして、2段のポンプ回路21,22により必要な設定電圧VSの生成が可能な外部電圧Vdd電圧Vtに対応するカウント値CTをC12とする。外部電圧Vddが最小電圧Vminから電圧Vtまでの範囲では、3段のポンプ回路21~23を用いなければ、設定電圧VS以上の内部電圧Vppを生成することができない。即ち、カウント値CTが値C12未満であり、現在の段数nが2のとき、生成する内部電圧Vppは、設定電圧VSより低い値となる。つまり、昇圧部20の能力は、設定電圧VSの生成に対して不足している。従って、テーブルNTには、これらの段数nとカウント値CTに対応して1の設定段数が記憶されている。制御回路35は、カウント値CTと段数に基づいて設定段数1を読み出し、この設定段数に応じて、Hレベルのイネーブル信号EN1,EN2を出力する。即ち、制御回路35は、3段のポンプ回路21~23が動作するように制御する。これにより、電圧生成回路13は、外部電圧Vddから内部電圧Vppを生成する。外部電圧Vddが、電圧Vtから最大電圧Vmaxまでの範囲の場合、2段のポンプ回路21,22、又は3段のポンプ回路21~23により、設定電圧VS以上の内部電圧Vppを生成することができる。即ち、カウント値CTが値C12以上であり、現在の段数nが3のとき、必要以上に高い内部電圧Vppが生成される。つまり、昇圧部20の能力は、設定電圧VSの生成に対して過剰である。従って、テーブルNTには、これらの段数nとカウント値CTに対応して-1の設定段数が記憶されている。制御回路35は、カウント値CTと段数に基づいて設定段数-1を読み出し、この設定段数に応じて、Hレベルのイネーブル信号EN1,EN2を出力する。即ち、制御回路35は、3段のポンプ回路21~23が動作するように制御する。これにより、電圧生成回路13は、外部電圧Vddから内部電圧Vppを生成する。また、制御回路35は、昇圧部20の段数を、外部電圧Vddに応じて調整し、第3のポンプ回路23の動作を停止することで、昇圧部20の消費電流を低減する。また、カウント値CTが値C12以上であり、現在の段数nが2のとき、適した内部電圧Vppが生成される。つまり、昇圧部20の能力は、設定電圧VSの生成に対して適当である。従って、テーブルNTには、これらの段数nとカウント値CTに対応して±0の設定段数が記憶されている。制御回路35は、カウント値CTと段数に基づいて設定段数±0を読み出し、この設定段数に応じて、Hレベルのイネーブル信号EN1,EN2を出力する。即ち、制御回路35は、ポンプ回路21~23の段数を変更しない。また、制御回路35は、検出信号KSに基づいて、第1のイネーブル信号EN1及び第2のイネーブル信号EN2を制御する。例えば、制御回路35は、第1のレベルLレベルの検出信号KSに応答してHレベルのイネーブル信号EN1,EN2を出力する。また、制御回路35は、第2のレベルHレベルの検出信号に応答してLレベルのイネーブル信号EN1,EN2を出力する。第1のポンプ回路21及び第2のポンプ回路22は、Hレベルのイネーブル信号EN1に応答してポンピング動作を実行し、入力電圧を昇圧した電圧を出力する。また、第1のポンプ回路21及び第2のポンプ回路22は、Lレベルのイネーブル信号EN1に応答して動作を停止する。第3のポンプ回路23は、Hレベルのイネーブル信号EN2に応答してスイッチSW2dがオンすることで、動作可能となり、同イネーブル信号EN2に応答してスイッチSW2cがオンすることで供給されるクロック信号CLK1に基づいてポンピング動作する。そして、Hレベルのイネーブル信号EN2に応答してスイッチSW2a,SW2bがオンすることで、第3のポンプ回路23は、第2のポンプ回路22から出力される電圧V2を昇圧した電圧V3を出力し、この電圧V3により内部電圧Vppが図1に示すメモリ回路12に供給される。一方、第3のポンプ回路23は、Lレベルのイネーブル信号EN2に応答してスイッチSW2dがオフすることで、動作を停止する。このように、制御回路35は、昇圧部20を間欠的に駆動することで、内部電圧Vppを所定の設定電圧VSに応じた範囲内の電圧となるように制御する。別の実施形態上記のポンプ回路の段数に加えて、内部電圧Vppを監視し、その監視結果に基づいて、発振部31の発振周波数、つまりクロック信号CLK1の周波数を制御するようにしてもよい。例えば、図2に示す制御回路35は、カウンタ38から出力されるカウント値CTと、レジスタ35aに記憶した現在の段数nとに基づいて、昇圧部20の段数と、昇圧部20に含まれる各ポンプ回路21~23に供給するクロック信号CLK1の周波数を制御する。例えば、内部電圧Vppを生成するポンプ回路の段数を変更しない場合、単位時間における昇圧部20の消費電流Iは、各ポンプ回路がポンピング動作するクロック信号CLK1の周波数に対応する。また、クロック信号CLK1の周波数に対して、段数が多い方が消費電流Iが少ない場合もある。図7には、ポンプ回路の段数に対する消費電流の特性を、クロック信号CLK1の周波数毎に示す。なお、図7は、5段のポンプ回路における特性を示す。図7において、実線は、所定の周波数fにおける消費電流の特性を示す。また、一点鎖線は、実線で示す特性の周波数fを2倍にした周波数2fにおける消費電流の特性を示し、二点鎖線は、実線で示す特性の周波数fを1/2倍にした周波数1/2fにおける消費電流の特性を示す。例えば、2段のポンプ回路を周波数f実線で示すで駆動したときの消費電流Iに対し、3段のポンプ回路を周波数1/2f二点鎖線で示すで駆動したときの消費電流Iの方が少ないことが判る。従って、2段のポンプ回路により生成する内部電圧Vppと、3段のポンプ回路により生成する内部電圧Vppが、それぞれ設定電圧VS以上の場合、3段のポンプ回路を周波数1/2fで駆動した方が、消費電流を低減することができる。このように、5段のポンプ回路に対し、カウント値CTに基づいて段数と周波数を変更するときのテーブルNTを図8に示す。なお、図8において、周波数1/2fを0.5fと表記している。このテーブルNTにおける設定段数及び設定周波数は、設定電圧VS以上の内部電圧Vppを生成することが可能であり、且つ昇圧部20の消費電流Iが少なくなるように設定されている。制御回路35は、テーブルNTから読み出した設定段数に応じてイネーブル信号を生成し、5段のポンプ回路を含む昇圧部20の段数を制御する。また、制御回路35は、テーブルNTから読み出した周波数となるように、図2に示す発振部31を制御する。発振部31は、例えば、複数のバッファ回路をリング状に接続した、所謂リングオシレータである。制御回路35は、発振部31に含まれるスイッチをオンオフ制御することで、クロック信号CLK1の周波数を変更する。次に、制御部32における処理を、図9に従って説明する。まず、制御部32は、分圧電圧Vaが基準電圧Vref以上となるまで待機するステップ51。分圧電圧Vaが基準電圧Vref以上になると判定:YES、クロック信号CLK2のカウントを開始するステップ52。次いで、分圧電圧Vbが基準電圧Vref以上となるまで待機するステップ53。このとき、クロック信号CLK2のカウントは継続している。分圧電圧Vbが基準電圧以上になると判定YES、クロック信号CLK2のカウントを停止するステップ54。次いで、レジスタ35aに記憶した現在の段数nを読み出し、現在の段数nが1段であるかを判定するステップ55。段数nが1段の場合判定:YES、カウント値CTと最適値STを比較するステップ56。最適値STは、ポンプ回路21~23の段数nとクロック信号CLK1の周波数fの組合せにより、昇圧部20の消費電流Iが最小となるように制御されるときの値目標値である。カウント値CTが最適値STより大きい場合、テーブルNTに従って段数nと駆動周波数fを変更するステップ57。例えば、カウント値CTを13、最適値STを10とする。この場合、図8に示すテーブルNTに従って、段数nを1段増やし、駆動周波数fを維持する。カウント値CTが最適値STより小さい場合、現在の段数nが段数の最小値1であるため、段数nを減らすことができない。従って、駆動周波数fをテーブルNTに従って変更するステップ58。カウント値CTが最適値STと等しい場合、段数n及び駆動周波数fを変更しない。上記のステップ55において、現在の段数nが1段でない場合判定:NO、現在の段数nが5段か否かを判定するステップ59。段数nが5段の場合判定:YES、カウント値CTと最適値STを比較するステップ60。カウント値CTが最適値STより大きい場合、現在の段数nが段数の最大値5であるため、段数nを増やすことができない。従って、駆動周波数fを高くするステップ61。カウント値CTが最適値STより小さい場合、テーブルNTに従って段数n及び駆動周波数fを変更するステップ62。カウント値CTが最適値STと等しい場合、段数n及び駆動周波数fを変更しない。上記のステップ59において、現在の段数nが5段でない場合判定:NO、カウント値CTと最適値STを比較するステップ63。カウント値CTが最適値STより大きい場合、テーブルNTに従って段数n及び駆動周波数fを変更するステップ64。また、カウント値CTが最適値STより小さい場合、テーブルNTに従って段数n及び駆動周波数fを変更するステップ65。カウント値CTが最適値STと等しい場合、段数n及び駆動周波数fを変更しない。以上記述したように、本実施形態によれば、以下の効果を奏する。1制御部32は、内部電圧Vppの変化量を検出し、その検出結果変化量に応じて昇圧部20に含まれるポンプ回路21~23の段数を制御する。内部電圧Vppの変化量は、外部電圧Vddに対応する。ポンプ回路21~23の段数は、外部電圧Vddが許容される範囲の最小電圧Vminのときに、所望の内部電圧Vppの生成が可能なように設定されている。従って、内部電圧Vppの変化量が大きい波形の傾きが大きいとき、外部電圧Vddは、設定範囲のうちの高い電圧である。この場合、現在の段数nが大きいと、昇圧部20の能力が過剰であるため、制御部32は、ポンプ回路21~23の段数を少なくする、つまり、ポンプ回路21,22により内部電圧Vppを生成するように制御する。従って、昇圧部20の能力を外部電圧Vddに対応して適切に制御することができる。そして、外部電圧Vddが高いとき、昇圧部20に含まれる2段のポンプ回路21,22をポンピング動作させ、ポンプ回路23を停止することにより、必要な内部電圧Vppを生成しながら、昇圧部20における消費電流Iを低減することができる。2信号生成回路36は、内部電圧Vppを分圧して第1の分圧電圧Vaと第2の分圧電圧Vbを生成し、第1の分圧電圧Vaと基準電圧Vrefとを比較して信号S1を生成し、第2の分圧電圧Vbと基準電圧Vrefとを比較して信号S2を生成する。カウンタ38は、信号S1に応答してカウントを開始し、信号S2に応答してカウントを停止してカウント値CTを出力する。このカウント値CTは、内部電圧Vppの変化量波形傾きに対応し、外部電圧Vddと内部負荷に応じて変化する。このように、検出回路33は、カウンタ38デジタル回路を用いて内部電圧Vppの変化量を検出する。従って、外部電圧Vddや内部電圧Vppの値を直接検出するアナログ回路例えばA/D変換回路を用いる場合と比べ、電圧生成回路13の占有面積の増加を抑制することができる。ひいては、半導体装置10の面積増加を抑制することができる。3制御部32は、各ポンプ回路21~23がポンピング動作するクロック信号CLK1を生成する発振部31は発振周波数の変更が可能に構成されている。このため、制御部32は、段数nと周波数fの組合せにより、昇圧部20の消費電流Iが少なくなるように、昇圧部20と発振部31を制御することで、消費電流を低減することができる。4信号生成回路36は、内部電圧Vppを分圧して第1の分圧電圧Vaと第2の分圧電圧Vbを生成し、第1の分圧電圧Vaと基準電圧Vrefとを比較して信号S1を生成し、第2の分圧電圧Vbと基準電圧Vrefとを比較して信号S2を生成する。このように、内部電圧Vppの変化量に応じてカウンタ38のカウントの開始と停止のための信号S1,S2を容易に生成することができる。5ポンプ回路23のポンプ部23aは、スイッチSW2aを介して供給される電圧V2を昇圧した電圧V3を出力する。この電圧V3は、スイッチSW2bを介してメモリ回路12に内部電圧Vppとして供給される。制御部32は、2段のポンプ回路21,22により内部電圧Vppを生成するときに、Lレベルのイネーブル信号EN2を出力してスイッチSW2a,SW2bをオフする。これにより、ポンプ回路23が、ポンプ回路22に対して内部負荷となるのを防ぐことができる。尚、上記各実施形態は、以下の態様で実施してもよい。信号生成回路36の構成を適宜変更する。例えば、図10に示す信号生成回路36aの分圧回路41aは、抵抗R21,R22とスイッチSW11を含む。抵抗R21の第1端子に内部電圧Vppが供給され、抵抗R21の第2端子は抵抗R22の第1端子に接続され、抵抗R22の第2端子はスイッチSW11を介して低電位電源グランドGNDに接続されている。この分圧回路41aは、内部電圧Vppを抵抗R21と抵抗R22の抵抗値に応じて分圧した分圧電圧Vcを生成する。この分圧電圧Vcは、比較回路コンパレータ42,43の反転入力端子に供給される。比較回路42の非反転入力端子には基準電圧Vr1が供給され、比較回路43の非反転入力端子には基準電圧Vr2が供給される。これらの基準電圧Vr1,Vr2は、図11に示すように、基準電圧Vr1に対して基準電圧Vr2が高く、所定の電位差にて設定されている。図10に示す信号生成回路36aは、内部電圧Vppに応じて生成される分圧電圧Vcの傾きを検出し、信号S1スタート信号と信号S2ストップ信号を生成する。例えば、図11に示すように、Vc1は、許容される範囲の最大値Vmaxの外部電圧Vddが供給されたときの、分圧電圧を示す。また、Vc2は、許容される範囲の中央の外部電圧Vddが供給されたときの、分圧電圧を示す。Vc3は、許容される範囲の最小値Vminの外部電圧Vddが供給されたときの、分圧電圧を示す。そして、図11に示す時刻t1において信号S1が立ち上がる。そして、図5と同様に、各時刻t21,t22,t23それぞれにおいて、信号S2が立ち上がる。このように、図10に示す信号生成回路36aは、外部電圧Vddに応じた傾きの分圧電圧Vcにより、変化するタイミングが異なる信号S1,S2を生成する。信号生成回路36,36aは、内部電圧Vppの傾きに対応する時間間隔で変化する2つの信号S1,S2を生成したが、図2に示すカウンタ38のカウント動作が開始/停止可能であれば、適宜変更してもよい。例えば、図5に示す時刻t1においてHレベルに立ち上がり、時刻t21~t23においてLレベルに立ち下がる1つの信号を生成するようにしてもよい。カウンタ38は、Hレベルの信号に応答してカウントを開始し、Lレベルの信号に応答してカウントを停止する。このように、内部電圧Vppの変化量に応じてカウンタ38のカウントの開始と停止のための信号S1,S2を容易に生成することができる。図2では、カウント値CTに応じて3段目のポンプ回路23の動作を制御して、段数を2段と3段とに変更するようにした。これに対し、制御するポンプ回路の位置を適宜変更してもよい。例えば、1段目や2段目のポンプ回路を制御するようにしてもよい。上記実施形態において、図3,図11に示すスイッチSW11を省略してもよい。上記実施形態において、直列に接続されるポンプ回路の段数は、3段や5段に限定されず、2段,4段,6段以上の他の段数としてもよい。上記各実施形態に関し、以下の付記を開示する。付記1外部電圧に基づいてクロック信号を生成する発振部と、直列接続され前記クロック信号に基づいてポンピング動作する複数段のポンプ回路を有し、初段の前記ポンプ回路に前記外部電圧が供給され、2段目以降の前記ポンプ回路にそれぞれ前段のポンプ回路の出力電圧を供給し、最終段の前記ポンプ回路から前記外部電圧より高い内部電圧を出力生成する昇圧部と、前記内部電圧の変化量に応じて、設定値に応じた前記内部電圧を生成するように前記ポンプ回路の段数を制御する制御部と、を有することを特徴とする電圧生成回路。付記2前記制御部は、前記内部電圧の変化量に応じた間隔で変化する信号を生成する信号生成回路と、所定周期のパルス信号を生成する発振回路と、前記信号の変化に応じて前記パルス信号のパルス数をカウントし、カウント値を出力するカウンタと、前記カウント値と記憶した段数とに基づいて、前記ポンプ回路の段数を変更する制御回路と、を含む、ことを特徴とする付記1に記載の電圧生成回路。付記3前記制御部は、前記カウント値と前記記憶した段数に応じて前記クロック信号の発振周波数を制御する、ことを特徴とする付記2に記載の電圧生成回路。付記4前記制御部は、前記カウント値と前記記憶した段数に応じて、変更するポンプ回路の段数と前記クロック信号の周波数とが設定されたテーブルを含み、前記テーブルに設定された値に従って前記ポンプ回路の段数と前記クロック信号の周波数を制御する、ことを特徴とする付記3に記載の電圧生成回路。付記5前記信号生成回路は、前記内部電圧を分圧して第1の分圧電圧と第2の分圧電圧を生成し、前記第1の分圧電圧と基準電圧とを比較して第1の信号を生成し、前記第2の分圧電圧と前記基準電圧とを比較して第2の信号を生成し、前記カウンタは、前記第1の信号に応答してカウントを開始し、前記第2の信号に応答してカウントを停止してカウント値を出力する、ことを特徴とする付記2に記載の電圧生成回路。付記6前記信号生成回路は、前記内部電圧を分圧して分圧電圧を生成し、前記分圧電圧と第1の基準電圧とを比較して第1の信号を生成し、前記分圧電圧と第2の基準電圧とを比較して第2の信号を生成し、前記カウンタは、前記第1の信号に応答してカウントを開始し、前記第2の信号に応答してカウントを停止してカウント値を出力する、ことを特徴とする付記2に記載の電圧生成回路。付記7前記ポンプ回路は、電圧が第1のスイッチを介して供給され、出力端子に第2のスイッチが接続され、第3のスイッチを介して供給される前記クロック信号に基づいてポンピング動作するポンプ部を含み、前記第1~第3のスイッチは、前記制御部から出力される制御信号に基づいてオンオフする、ことを特徴とする付記1~6のうちの何れか1項に記載の電圧生成回路。付記8前記制御部は、前記内部電圧を監視し、監視結果に応じた信号を出力する監視回路を含み、前記制御部は、前記監視回路から出力される信号に応じて前記昇圧部の動作を制御する、ことを特徴とする付記1~7のうちの何れか1項に記載の電圧生成回路。付記9外部電圧に基づいて動作する内部回路と、前記外部電圧を昇圧した内部電圧を前記内部回路に供給する電圧生成回路と、を有し、前記電圧生成回路は、外部電圧に基づいてクロック信号を生成する発振部と、直列接続され前記クロック信号に基づいてポンピング動作する複数段のポンプ回路を有し、初段の前記ポンプ回路に前記外部電圧が供給され、2段目以降の前記ポンプ回路にそれぞれ前段のポンプ回路の出力電圧を供給し、最終段の前記ポンプ回路から前記外部電圧より高い内部電圧を出力生成する昇圧部と、前記内部電圧の変化量に応じて、設定値に応じた前記内部電圧を生成するように前記ポンプ回路の段数を制御する制御部と、を有することを特徴とする半導体装置。付記10外部電圧に基づいて生成されたクロック信号によりポンピング動作する複数のポンプ回路によって前記外部電圧を昇圧した内部電圧を生成し、前記内部電圧の変化量を検出し、検出した前記内部電圧の変化量に応じて、設定値に応じた前記内部電圧を生成するように前記ポンプ回路の段数を制御する、ことを特徴とする電圧生成回路の制御方法。"