"第1及び第2容量素子と、前記第1及び前記第2容量素子を介してそれぞれ供給される第1及び第2電圧信号の電位差を増幅し、第1及び第2増幅信号を出力する第1増幅回路と、前記第1増幅信号を前記第1増幅回路の一方の入力端子に帰還する第1抵抗素子と、前記第2増幅信号を前記第1増幅回路の他方の入力端子に帰還する第2抵抗素子と、所定電圧を生成する電圧生成部と、前記電圧生成部によって生成された前記所定電圧を、前記第1増幅回路のそれぞれの入力端子に伝達する第3抵抗素子と、を備えた半導体集積回路。前記電圧生成部は、高電位側電源と低電位側電源との間に直列接続された第4及び第5抵抗素子を備え、前記第4及び前記第5抵抗素子間のノードの電圧を前記所定電圧として生成することを特徴とする請求項1に記載の半導体集積回路。前記電圧生成部は、前記第4及び前記第5抵抗素子間のノードの電圧をクランプするダイオードをさらに備えた請求項2に記載の半導体集積回路。前記電圧生成部は、一定の電流が流れる電流生成部と、前記電流生成部に直列接続された第4抵抗素子と、を備え、前記第4抵抗素子と前記電流生成部との間のノードの電圧を前記所定電圧として生成することを特徴とする請求項1に記載の半導体集積回路。前記電圧生成部は、前記第4抵抗素子と前記電流生成部との間のノードの電圧をクランプするダイオードをさらに備えた請求項4に記載の半導体集積回路。前記電圧生成部は、基準電圧とフィードバックされた前記所定電圧との電位差を増幅し前記所定電圧を出力する第2増幅回路を備えた請求項1に記載の半導体集積回路。前記電圧生成部は、前記第1増幅回路から出力される前記第1及び前記第2増幅信号のコモンモード成分と略同一の電圧レベルの前記所定電圧を生成することを特徴とする請求項1~6のいずれか一項に記載の半導体集積回路。前記第1及び前記第2容量素子と、前記第1増幅回路と、の間にミキサ回路をさらに備えた請求項1~7のいずれか一項に記載の半導体集積回路。前記第3抵抗素子は、前記電圧生成部によって生成された前記所定電圧を、前記ミキサ回路を介して前記第1増幅回路のそれぞれの入力端子に伝達することを特徴とする請求項8に記載の半導体集積回路。前記ミキサ回路は、複数のMOSトランジスタにより構成されることを特徴とする請求項8又は9に記載の半導体集積回路。前記第3抵抗素子は、多結晶シリコンにより形成されることを特徴とする請求項1~10のいずれか一項に記載の半導体集積回路。前記第3抵抗素子は、拡散抵抗により形成されることを特徴とする請求項1~10のいずれか一項に記載の半導体集積回路。請求項1~12のいずれか一項に記載の半導体集積回路を備えた受信装置。請求項1~12のいずれか一項に記載の半導体集積回路を備えた無線通信端末。本願の発明者等は、無線通信端末等に用いられる半導体集積回路の開発に際し、様々な課題を見出した。本願で開示される各実施の形態は、例えば、無線通信端末に好適な半導体集積回路を提供する。さらに詳細な特徴は、本明細書の記述及び添付図面によって明らかにされる。本明細書に開示される一つの態様は、半導体集積回路を含み、当該半導体集積回路は、所定電圧を生成する電圧生成回路を有する。本発明により、良質な半導体集積回路、それを備えた受信装置及び無線通信端末を提供することができる。<本発明に至る前の構想>まず、本発明の実施の形態を説明する前に、本発明に至る前に本発明者らが検討した構成について説明する。従来、無線通信端末等に搭載される無線信号処理回路では、複数の機能ブロック信号を増幅する増幅器、信号の周波数を変換するミキサ、信号の所望の帯域のみ通過させるフィルタなどがそれぞれ個別部品として設けられていた。しかしながら、近年の半導体技術の向上により、無線信号処理回路を構成する複数の機能ブロックの多くを、1つの半導体チップへ内蔵することが可能となってきている。さらに、複数の無線アクセスシステムに対応可能な無線信号処理回路が携帯電話向け等で一般化してきている。このような1つ或いは数個の半導体チップに内蔵された無線信号処理回路は、アンテナから受信した高周波信号を高い品質低雑音、高線形性、所望以外の帯域の信号を抑圧等でより低い周波数帯の信号に変換する。無線信号処理回路を低コストで実現するためには、無線信号処理回路を構成する複数の機能ブロックの多くを1つの半導体チップへ内蔵する必要がある。この目的に対する障害の一つに所望以外の帯域の信号を抑圧するフィルタ回路の半導体チップへの内蔵化が挙げられる。一般に、このフィルタ回路は、SAWSurfaceAcousticWaveフィルタ、誘電体フィルタなどを用いて構成されており、所望以外の帯域に存在する信号を抑圧する。しかし、SAWフィルタや誘電体フィルタは、その構成から、半導体チップへ内蔵することができない。個別部品からなる無線信号処理回路は、一般的にスーパーヘテロダイン方式で構成されており、SAWフィルタや誘電体フィルタを必要とするが、これらは半導体チップへ内蔵することができない。そのため、半導体で製造する無線信号処理回路をスーパーヘテロダイン方式で構成すると、半導体チップ外部にSAWフィルタや誘電体フィルタを外付けすることになる。その結果、部品点数、実装面積が増大してしまう。そこで、半導体チップ間の部品定数の絶対値はばらつくが、1つの半導体チップ内での部品定数の相対値は高精度で一致するという半導体回路の長所を利用し、SAWフィルタや誘電体フィルタを必要としない無線信号処理回路方式が提案されている。この方式には、例えば、ゼロIF方式、低IF方式等がある。いずれの方式も外付けのSAWフィルタや誘電体フィルタが不要であり、所望の帯域以外の帯域に存在する信号の抑圧は半導体へ内蔵可能なフィルタによって行われる。ただし、無線方式、或いはシステム的要求によっては、一部のフィルタを外付けにする必要が生ずることもある。ゼロIF方式や低IF方式などの基本原理は、例えば、AarnoParssinenDIRECTCONVERSIONRECEIVERSINWIDEBANDSYSTEMSKluwerAcademicPublishersを参照されたい。ゼロIF方式、低IF方式には、1つの信号をI成分とQ成分の2つの成分に分解して処理するという共通の動作的な特徴がある。同一の周波数で90度位相の異なる2つの局部発振信号局発信号と、アンテナ等によって受信された無線信号とを直交ミキサに入力することにより、当該アンテナ等によって受信された無線信号はI成分とQ成分に分解される。直流バイアス電流を流さなくてもスイッチとして使用できる素子によって構成されたミキサの一つにパッシブミキサがある。なお、直流バイアス電流を流さなくてもスイッチとして使用できる素子には、CMOSComplementaryMetalOxideSemiconductorやJFETJunctionFieldEffectTransistor等のFETFieldEffectTransistorのほか、MEMSMicroElectromechanicalSystemsスイッチ等がある。パッシブミキサは、例えば、JingHongConanZhanetalABroadbandLowCostDirectConversionReceiverFrontEndin90nmCMOSIEEEJOURNALOFSOLIDSTATECIRCUITS2008VOL43NO5pp11321137にも開示されている。このような半導体技術を参考にして、本発明者らは、パッシブミキサ、低雑音増幅回路及び全差動増幅回路を備えた無線信号処理回路を検討した。図14は、本発明に至る前の構想にかかる無線信号処理回路の一部以下、半導体集積回路と称すの構成例を示す図である。図14に示す半導体集積回路は、低雑音増幅回路LNA1と、容量素子C1T,C1Bと、局発増幅回路LoBuf1と、パッシブミキサを構成するMOSFETMetalOxideSemiconductorFieldEffectTransistor、以下単にトランジスタと称すM1~M4と、可変容量素子CFBT,CFBBと、抵抗素子RFBT,RFBBと、全差動増幅回路OPA1と、を備える。ここでは、トランジスタM1~M4が何れもNチャネルMOSFETである場合を例に説明する。また、トランジスタM1~M4はそれぞれソースとドレインを取り換えても同一の動作をするが、全差動増幅回路OPA1へ接続される側をドレインとして説明する。外部から図示しないアンテナ又はケーブルによって受信された無線信号は、不平衡平衡変換回路やSAWフィルタ等によって平衡信号に変換された後、図示しない整合回路を経て、無線信号入力端子INT,INBに供給される。低雑音増幅回路LNA1は、無線信号入力端子INT,INBに供給された平衡信号を、できるだけ信号対雑音比SNRを劣化させないようにして増幅する。局発入力端子LoT,LoBには、図示しない発振回路から出力された局発平衡信号が供給される。局発増幅回路LoBuf1は、局発入力端子LoT,LoBに供給された局発平衡信号を、トランジスタM1~M4をスイッチングするのに十分な電力にまで増幅する。なお、局発増幅回路LoBuf1によって増幅された局発平衡信号は平衡信号であるため、トランジスタM1,M4がオンの場合にはトランジスタM2,M3がオフし、トランジスタM1,M4がオフの場合にはトランジスタM2,M3がオンする。低雑音増幅回路LNA1から出力された一対の増幅信号第1及び第2電圧信号は、それぞれ容量素子C1T,C1Bを介してパッシブミキサに供給される。より具体的には、低雑音増幅回路LNA1から出力された一対の増幅信号の一方は、容量素子C1Tを介して、トランジスタM1,M2のソースに供給される。低雑音増幅回路LNA1から出力された一対の増幅信号の他方は、容量素子C1Bを介して、トランジスタM3,M4のソースに供給される。トランジスタM1のゲートには、局発増幅回路LoBuf1によって増幅された局発平衡信号の一方が供給され、トランジスタM2のゲートには、局発増幅回路LoBuf1によって増幅された局発平衡信号の他方が供給される。また、トランジスタM1のドレインは、全差動増幅回路OPA1の反転入力端子に接続される。トランジスタM2のドレインは、全差動増幅回路OPA1の非反転入力端子に接続される。トランジスタM3のゲートには、局発増幅回路LoBuf1によって増幅された局発平衡信号の他方が供給され、トランジスタM4のゲートには、局発増幅回路LoBuf1によって増幅された局発平衡信号の一方が供給される。また、トランジスタM3のドレインは、全差動増幅回路OPA1の反転入力端子に接続される。トランジスタM4のドレインは、全差動増幅回路OPA1の非反転入力端子に接続される。なお、低雑音増幅回路LNA1とパッシブミキサを構成するトランジスタM1~M4との間に容量素子C1T,C1Bを設け、トランジスタM1~M4に直流バイアス電流を供給しないことにより、MOSFETに流れる直流バイアス電流の関数である1/f雑音の発生を抑制する。このパッシブミキサは、無線信号及び局発平衡信号の差周波数成分と、無線信号及び局発信号の和周波数成分と、の2つの電流成分の和を出力する。なお、ダイレクトコンバージョン方式の場合、局発平衡信号の周波数は、アンテナ等によって受信された無線信号に含まれる所望チャネルの信号の中心周波数に設定される。抵抗素子RFBT及び可変容量素子CFBTは、全差動増幅回路OPA1の非反転出力端子及び反転入力端子の間に並列に設けられる。抵抗素子RFBB及び可変容量素子CFBBは、全差動増幅回路OPA1の反転出力端子及び非反転入力端子の間に並列に設けられる。つまり、全差動増幅回路OPA1と、抵抗素子RFBT,RFBBと、可変容量素子CFBT,CFBBと、により低域通過フィルタが構成される。なお、抵抗素子RFBTは、全差動増幅回路OPA1の非反転出力端子の出力信号第1増幅信号を反転入力端子に帰還する抵抗素子である。抵抗素子RFBBは、全差動増幅回路OPA1の反転出力端子の出力信号第2増幅信号を非反転入力端子に帰還する抵抗素子である。この低域通過フィルタは、パッシブミキサから出力された2つの電流成分の和のうち無線信号及び局発平衡信号の差周波成分のみを電圧に変換して出力する。この低域通過フィルタの一対の出力信号第1及び第2増幅信号は、出力端子OUTT,OUTBを介して後段回路に供給される。図15は、全差動増幅回路OPA1の具体的な構成例を示す図である。図15に示す全差動増幅回路OPA1は、平衡信号増幅部OP100と、同相信号検出部OP101と、同相信号帰還部OP102と、を有する。平衡信号増幅部OP100は、トランジスタM110~M117,M122と、抵抗素子R10,R11と、容量素子C10,C11と、を有する。同相信号検出部OP101は、抵抗素子R12,R13を有する。同相信号帰還部OP102は、トランジスタM118~M121,M123を有する。なお、図15の例では、トランジスタM110,M111,M114,M115,M118,M119,M122,M123がPチャネルMOSFETであって、トランジスタM112,M113,M116,M117,M120,M121がNチャネルMOSFETである。また、電源電圧端子以下、電源電圧端子VDDと称すには、高電位側電源からの電源電圧VDDが供給されている。外部からバイアス電圧端子VOPB3を介してトランジスタM122のゲートにバイアス電圧を与えると、トランジスタM110~M113により構成される差動増幅回路にはバイアス電流が流れ始める。それにより、全差動増幅回路OPA1の非反転入力端子OPINT及び反転入力端子OPINBにそれぞれ印加された入力信号電圧のうち、平衡信号電圧成分のみが増幅される。続いて、外部からバイアス電圧端子VOPB1を介してトランジスタM114,M115のそれぞれのゲートにバイアス電圧を与えると、トランジスタM116,M117にはバイアス電流が流れ始める。それにより、トランジスタM116,M117のそれぞれのゲートに印加される信号電圧トランジスタM110~M113からなる差動増幅回路の出力電圧は増幅され、全差動増幅回路OPA1の非反転出力端子OPOUTT及び反転入力端子OPOUTBから外部に出力される。なお、トランジスタM116,M117のそれぞれのゲートに印加される信号電圧は、トランジスタM110~M113からなる差動増幅回路によって同相信号電圧成分が抑圧されており、主として平衡信号電圧成分を含んでいる。抵抗素子R10,R11及び容量素子C10,C11は、平衡信号増幅部OP100を安定して動作させるために付加されている。それにより、平衡信号増幅部OP100の電圧利得が10dBの場合において、入力端子OPINT,OPINBにそれぞれ供給される入力信号の入力端子OPINBを基準にした位相が、出力端子OPOUTT,OPOUTBのそれぞれの出力信号の出力端子OPOUTBを基準にした位相と180度反転しないように設計しておく。例えば、115度程度の位相の遅れに抑えるように設計しておくことにより、負帰還をかけても発振することのない安定した増幅回路にすることができる。同相信号検出部OP101は、出力端子OPOUTT,OPOUTBのそれぞれの出力信号の同相成分を略同一の抵抗値の抵抗素子R12,R13によって検出する。同相信号帰還部OP102において、外部からバイアス電圧端子VOPB4を介してトランジスタM124のゲートにバイアス電圧を与えると、トランジスタM118~M121により構成される差動増幅回路にはバイアス電流が流れ始める。なお、トランジスタM119のゲートには、外部からバイアス電圧端子VOPB2を介して基準直流電圧が印加されている。同相信号帰還部OP102は、トランジスタM119のゲートに印加される基準直流電圧と、トランジスタM118のゲートに印加される同相信号検出部OP101の検出結果出力端子OPOUTT,OPOUTBのそれぞれの出力信号の同相成分と、を比較する。そして、同相信号帰還部OP102は、その比較結果に基づいてトランジスタM112,M113のそれぞれのゲートに対して負帰還をかける。それにより、全差動増幅回路OPA1の出力端子OPOUTT,OPOUTBのそれぞれの出力信号の同相成分コモンモード成分は、基準直流電圧と同等程度になるように制御される。図14に戻り説明を続ける。上記したように、低雑音増幅回路LNA1とパッシブミキサを構成するトランジスタM1~M4との間には、容量素子C1T,C1Bが設けられている。そのため、トランジスタM1~M4のバイアス電圧、及び、全差動増幅回路OPA1の入力側のバイアス電圧として、全差動増幅回路OPA1の出力信号が抵抗素子RFBT,RFBBを介して供給されている。ここで、何らかの原因により出力端子OPOUTT,OPOUTBの電圧が同時に電源電圧VDDに近い電圧まで上昇したとする。ここで、全差動増幅回路OPA1内に設けられたトランジスタM110,M111のそれぞれのゲートには、それぞれ抵抗素子RFBB,RFBTを介してバイアス電圧が供給されている。そのため、トランジスタM110,M111のそれぞれのゲート電圧は、出力端子OPOUTT,OPOUTBの電圧の上昇に伴って電源電圧VDDに近い電圧まで上昇する。それにより、トランジスタM110~M113からなる差動増幅回路へのバイアス電流の供給が途絶える。それにより、トランジスタM116,M117のそれぞれのゲートは接地電圧付近にまで低下する。それにより、出力端子OPOUTT,OPOUTBの電圧は、何れも電源電圧VDDに近い電圧となる。即ち、全差動増幅回路OPA1の出力信号は、このままの状態つまり電源電圧VDDに近い電圧の状態で安定してしまうか発振してしまう。つまり、図14に示す全差動増幅回路OPA1は、正常な増幅動作を行うことができなくなる。換言すると、図14に示す全差動増幅回路OPA1は、正常動作に復帰させることができなくなる。図16は、図14に示す半導体集積回路において、全差動増幅回路OPA1の出力端子OPOUTT,OPOUTBの電圧が同時に電源電圧VDDに近い電圧まで上昇した場合における当該出力端子OPOUTT,OPOUTBの電圧の過渡解析シミュレーション結果を示す図である。シミュレーション条件としては、時刻10usから100ns経過するまでの期間、出力端子OPOUTT,OPOUTBの電圧を電源電圧VDDに近い電圧まで上昇させている。なお、電源電圧VDDは1.2Vである。また、容量素子C1T,C1Bによる容量結合を再現するため、全差動増幅回路OPA1の入力端子OPINT,OPINBはオープンにしている。また、低雑音増幅回路LNA1から容量素子C1T,C1Bを介して後段回路全差動増幅回路OPA1に向けて信号は供給されていない。図16のシミュレーション結果を見ても明らかなように、全差動増幅回路OPAの出力端子OPOUTT,OPOUTBの電圧は、電源電圧VDDと接地電圧GNDとの間で往復しており、適切なバイアス状態にない即ち、所定電圧に安定していない。つまり、図14に示す半導体集積回路は、全差動増幅回路OPA1の入力側の電圧が一時的に意図せず変動した場合、全差動増幅回路OPA1を正常動作に復帰させることができないという問題があった。以下、図面を参照しつつ、本発明の実施の形態について説明する。なお、図面は簡略的なものであるから、この図面の記載を根拠として本発明の技術的範囲を狭く解釈してはならない。また、同一の要素には、同一の符号を付し、重複する説明は省略する。<実施の形態1>まず、図1A及び1Bを参照して、本実施の形態にかかる半導体集積回路が適用される電子機器として好適な無線通信端末の概要について説明する。図1A及び1Bは、無線通信端末500の構成例を示す外観図である。なお、図1A及び1Bでは、無線通信端末500がスマートフォンである場合について示している。しかしながら、無線通信端末500は、フューチャーフォン、携帯ゲーム端末、タブレットPC、ノートPC等のその他の無線通信端末であってもよい。また、当然のことながら、本実施の形態にかかる半導体集積回路は、無線通信端末以外に適用することも可能である。図1Aは、無線通信端末500を形成する筐体501の一方の主面を示している。筐体501の前面には、ディスプレイデバイス502と、タッチパネル503と、幾つかの操作ボタン504と、カメラデバイス505とが配置されている。一方、図1Bは、筐体501の他方の主面を示している。筐体501の背面には、カメラデバイス506が配置されている。ディスプレイデバイス502は、LCDやOLEDディスプレイ等であり、その表示面が筐体501の前面に位置するように配置されている。タッチパネル503は、ディスプレイデバイス502の表示面を覆うように配置されるか、或いはディスプレイデバイス502の裏面側に配置され、ユーザによる表示面への接触位置を検知する。つまり、ユーザは、指や専用のペン等でディスプレイデバイス502の表示面に触れることで、無線通信端末500を直感的に操作することができる。また、操作ボタン504は、無線通信端末500に対する補助的な操作に用いられる。なお、無線通信端末によっては、このような操作ボタンが設けられないこともある。カメラデバイス506は、そのレンズユニットが筐体501の背面に位置するように配置されたメインカメラである。一方、カメラデバイス505は、そのレンズユニットが筐体501の前面に位置するように配置されたサブカメラである。なお、無線通信端末によっては、このようなサブカメラが設けられないこともある。図2は、本発明の実施の形態1にかかる無線信号処理回路の一部以下、単に半導体集積回路と称すの構成例を示す図である。本実施の形態にかかる半導体集積回路は、所定電圧を生成する電圧生成部を備え、当該所定電圧を抵抗素子RBT,RBBを介して全差動増幅回路OPA1のそれぞれの入力端子に供給することを特徴とする。それにより、本実施の形態にかかる半導体集積回路は、全差動増幅回路OPA1の入力側の電圧が一時的に意図せず変動した場合でも、全差動増幅回路OPA1の入力側に安定したバイアス電圧を供給することができるため、速やかに全差動増幅回路OPA1を正常動作に復帰させることができる。以下、具体的に説明する。図2に示す半導体集積回路は、低雑音増幅回路LNA1と、容量素子第1容量素子C1Tと、容量素子第2容量素子C1Bと、局発増幅回路LoBuf1と、パッシブミキサミキサ回路を構成するトランジスタM1~M4と、可変容量素子CFBT,CFBBと、抵抗素子第1抵抗素子RFBTと、抵抗素子第2抵抗素子RFBBと、全差動増幅回路第1増幅回路OPA1と、電圧生成部50と、抵抗素子第3抵抗素子RBT,RBBと、を備える。本実施の形態では、トランジスタM1~M4が何れもNチャネルMOSFETである場合を例に説明するが、これに限られない。例えば、トランジスタM1~M4は、PチャネルMOSFETであっても良いし、PチャネルMOSFET及びNチャネルMOSFETが並列接続されたものであっても良い。さらに、トランジスタM1~M4は、MOSFETに限られず、JFET等のFETによって構成されても良い。図2に示す半導体集積回路の構成及び動作は、基本的には図14に示す半導体集積回路と同様であるため、以下では、主として図14に示す半導体集積回路とは異なる点について説明する。電圧生成部50は、所定電圧VBを生成する部である。電圧生成部50は、抵抗素子第4抵抗素子RB1と、抵抗素子第5抵抗素子RB2と、ダイオードDB1と、を有する。抵抗素子RB1,RB2は、電源電圧端子VDDと、低電位側電源からの接地電圧GNDが供給される接地電圧端子以下、接地電圧端子GNDと称すと、の間に直列に設けられる。より具体的には、抵抗素子RB1の一端が電源電圧端子VDDに接続され、抵抗素子RB1の他端がノードN1に接続される。抵抗素子RB2の一端がノードN1に接続され、抵抗素子RB2の他端が接地電圧端子GNDに接続される。また、ダイオードDB1のアノードがノードN1に接続され、ダイオードDB1のカソードが接地電圧端子GNDに接続される。そして、電圧生成部50は、ノードN1の電圧を、所定電圧VBとして出力する。なお、所定電圧VBは、全差動増幅回路OPA1に供給される基準直流電圧と略同一の電圧値に設定されることが好ましい。電圧生成部50によって生成される所定電圧VBノードN1の電圧は、以下の式1のように表すことができる。VB=VDDRB2/RB1RB21式1において、VBは所定電圧VBの電圧値を示し、VDDは電源電圧VDDの電圧値を示し、RB1は抵抗素子RB1の抵抗値を示し、RB2は抵抗素子RB2の抵抗値を示す。抵抗素子RBTは、ノードN1と、全差動増幅回路OPA1の反転入力端子と、の間に設けられる。抵抗素子RBBは、ノードN1と、全差動増幅回路OPA1の非反転入力端子と、の間に設けられる。つまり、電圧生成部50によって生成された所定電圧VBは、抵抗素子RBTを介して全差動増幅回路OPA1の反転入力端子に供給され、抵抗素子RBBを介して全差動増幅回路OPA1の非反転入力端子に供給される。換言すると、抵抗素子RBTは所定電圧VBを全差動増幅回路OPA1の反転入力端子側に伝達し、抵抗素子RBBは所定電圧VBを全差動増幅回路OPA1の非反転入力端子側に伝達する。本実施の形態では、抵抗素子RBT,RBBの抵抗値がそれぞれ2kOhmである場合を例に説明するが、これに限られず比較的高抵抗であれば良い。図2に示す半導体集積回路のその他の回路構成については、図14に示す半導体集積回路の場合と同様であるため、その説明を省略する。図3は、図2に示す半導体集積回路において、全差動増幅回路OPA1の出力端子OPOUTT,OPOUTBの電圧が同時に電源電圧VDDに近い電圧まで上昇した場合における当該出力端子OPOUTT,OPOUTBの電圧の過渡解析シミュレーション結果を示す図である。シミュレーション条件としては、図16の場合と同じく、時刻10usから100ns経過するまでの期間、出力端子OPOUTT,OPOUTBの電圧を電源電圧VDDに近い電圧まで上昇させている。なお、電源電圧VDDは1.2Vである。また、容量素子C1T,C1Bによる容量結合を再現するため、全差動増幅回路OPA1の入力端子OPINT,OPINBはオープンにしている。つまり、低雑音増幅回路LNA1から容量素子C1T,C1Bを介して後段回路全差動増幅回路OPA1に向けた信号は供給されていない。図3では、図16の場合と比較して、横軸の時間レンジが狭くなっている。また、図3では、抵抗素子RBT,RBBの抵抗値が2kOhmである場合のシミュレーション結果に加え、ダイオードDB1を設けずに抵抗素子RBT,RBBの抵抗値が2kOhmである場合のシミュレーション結果、及び、ダイオードDB1を設けずに抵抗素子RBT,RBBの抵抗値が4kOhmである場合のシミュレーション結果がさらに示されている。図3のシミュレーション結果を見ても明らかなように、全差動増幅回路OPA1の出力端子OPOUTT,OPOUTBの電圧は、電源電圧VDDと接地電圧GNDとの間で一度だけ往復した後、ここでの正常なバイアス状態である約0.5Vに安定している即ち、所定電圧に安定している。また、図3に示す3種類のシミュレーション結果を比較すると、抵抗素子RBT,RBBの抵抗値が小さいほど、正常なバイアス状態に安定するのが速い。さらに、ダイオードDB1が設けられている方が、ダイオードDB1が設けられていない場合よりも、正常なバイアス状態に安定するのが速い。ここで、全差動増幅回路OPA1の入力が正常なバイアス状態に安定するまでの時間を短縮するために、抵抗素子RBT,RBBを数100Ohmの低抵抗にすると、無線信号処理回路の雑音特性が劣化したりミキサ変換利得が減少したりしてしまう。そのため、抵抗素子RBT,RBBは高抵抗である必要がある。この問題を解決するために抵抗素子RB1,RB2を低抵抗にすると、消費電力が増大してしまう。そこで、抵抗素子RB1,RB2を低抵抗にする代わりにダイオードDB1を設けることにより、全差動増幅回路OPA1の入力が正常なバイアス状態に安定するまでの時間を効果的に短縮している。なお、所定電圧VBノードN1の電圧を0.5V程度、即ち、ダイオードDB1の順方向電圧より低い電圧値に設定することにより、ダイオードDB1による消費電力の増大を無視できるほどに小さくすることができる。それにより、無線信号処理回路全体としての消費電力の増大が抑制される。なお、所定電圧VBを生成する電圧生成部は、図2に示す電圧生成部50の構成に限られない。以下、所定電圧VBを生成する電圧生成部の他の構成例について説明する。図4は、電圧生成部50の第1の変形例である電圧生成部51の構成例を示す図である。図4に示す電圧生成部51は、抵抗素子第4抵抗素子RB1と、ダイオードDB1と、NチャネルMOSFET以下、単にトランジスタと称すM40,M41と、一定の電流を流す定電流源IREFと、を有する。なお、トランジスタM40,M41と定電流源IREFとにより電流生成部が構成される。定電流源IREFの入力端子は電源電圧端子VDDに接続され、定電流源IREFの出力端子はトランジスタM40のドレイン及びゲートとトランジスタM41のゲートとに接続される。トランジスタM40のソースは接地電圧端子GNDに接続される。トランジスタM41のドレインはノードN1に接続され、トランジスタM41のソースは接地電圧端子GNDに接続される。つまり、トランジスタM40,M41はカレントミラー接続されている。抵抗素子RB1の一端は電源電圧端子VDDに接続され、抵抗素子RB1の他端はノードN1に接続される。ダイオードDB1のアノードはノードN1に接続され、ダイオードDB1のカソードは接地電圧端子GNDに接続される。そして、電圧生成部50は、ノードN1の電圧を、所定電圧VBとして出力する。図5は、電圧生成部50の第2の変形例である電圧生成部52の構成例を示す図である。図5に示す電圧生成部52は、抵抗素子ここでは第4抵抗素子RB2と、ダイオードDB1と、PチャネルMOSFET以下、単にトランジスタと称すM30,M31と、一定の電流を流す定電流源IREFと、を有する。なお、トランジスタM30,M31と定電流源IREFとにより電流生成部が構成される。定電流源IREFの入力端子はトランジスタM31のドレイン及びゲートとトランジスタM30のゲートとに接続され、定電流源IREFの出力端子は接地電圧端子GNDに接続される。トランジスタM31のソースは電源電圧端子VDDに接続される。トランジスタM30のドレインはノードN1に接続され、トランジスタM30のソースは電源電圧端子VDDに接続される。つまり、トランジスタM30,M31はカレントミラー接続されている。抵抗素子RB2の一端はノードN1に接続され、抵抗素子RB2の他端は接地電圧端子GNDに接続される。ダイオードDB1のアノードはノードN1に接続され、ダイオードDB1のカソードは接地電圧端子GNDに接続される。そして、電圧生成部50は、ノードN1の電圧を、所定電圧VBとして出力する。図6は、電圧生成部50の第3の変形例である電圧生成部53の構成例を示す図である。図6に示す電圧生成部53は、演算増幅回路第2増幅回路OPABを有する。演算増幅回路OPABの非反転入力端子には、基準電圧Vrefが供給され、演算増幅回路OPABの反転入力端子には、当該演算増幅回路OPABの出力信号がフィードバックして供給される。そして、電圧生成部50は、演算増幅回路OPABの出力信号を、所定電圧VBとして出力する。図6に示す電圧生成部53では、演算増幅回路OPABの出力インピーダンスが低いため、ダイオードDB1が設けられる必要はない。ただし、図6に示す電圧生成部53では、演算増幅回路OPABが設けられているため、他の電圧生成部と比較すると消費電力が大きくなる点に留意する必要がある。なお、所定電圧VBを生成する電圧生成部は、上記したものに限られず、同様の効果を奏する他の回路構成に適宜変更可能であることは言うまでもない。本実施の形態では、電圧生成部によって生成される所定電圧VBが0.5Vである場合を例に説明したが、これに限られない。電圧生成部によって生成される所定電圧VBは、電源電圧VDDや信号ダイナミックレンジ設計により、0.5V以外の他の電圧値に設定されても良い。例えば、所定電圧VBを1.2Vに設定したい場合には、ダイオードDB2を追加して、ダイオードDB1と直列に接続する等の変更が考えられる。抵抗素子RBT,RBBには、例えば、図7の断面図に示すような構造の多結晶シリコンPolySiが用いられても良い。図7の断面図に示すように、多結晶シリコンからなる抵抗素子は、絶縁物であるシリコン酸化膜SiO2を介して、Si基板SUBから離れた位置に形成される。その他、抵抗素子RBT,RBBには、拡散抵抗等が用いられても良い。次に、図2に示す半導体集積回路の変形例について説明する。図8は、図2に示す半導体集積回路の変形例を示す図である。図8に示す半導体集積回路では、図2に示す半導体集積回路と比較して、抵抗素子RBT,RBBの接続関係が異なる。具体的には、抵抗素子RBTの一端がノードN1に接続され、抵抗素子RBTの他端が容量素子C1Tとパッシブミキサとを接続する信号線上のノードに接続される。抵抗素子RBBの一端がノードN1に接続され、抵抗素子RBBの他端が容量素子C1Bとパッシブミキサとを接続する信号線上のノードに接続される。図8に示す半導体集積回路のその他の回路構成及び動作については、図2に示す半導体集積回路の場合と同様であるため、その説明を省略する。図8に示す半導体集積回路の場合でも、基本的には図2に示す半導体集積回路の場合と同様の効果を奏することができる。ただし、図3のシミュレーション結果等から判断すると、パッシブミキサを構成するトランジスタM1~M4のオン抵抗分、全差動増幅回路OPA1の入力が正常なバイアス状態に安定するまでの時間が長くなってしまう可能性はある。また、全差動増幅回路OPA1の出力同相電圧と入力同相電圧と間に設計値の違いやバラツキ等があると、トランジスタM1~M4に直流バイアス電流が流れるため、1/f雑音特性が劣化してしまう可能性がある。しかしながら、これらが問題とならない用途であれば、図8に示す半導体集積回路のような構成であっても十分な効果を奏することができる。関連する技術との比較なお、全差動増幅回路の入力側にバイアス電圧を供給する手段としては、例えば、非特許文献1文献中のFig5参照に開示された手段がある。しかしながら、この関連する技術の構成は、正常動作中の全差動増幅回路の入力側のバイアス電圧を精度良く供給するためのものであり、全差動増幅回路の出力側が同時に電源電圧VDD近くまで上昇する等の異常が発生した場合にのみバイアス電圧を供給するものではない。さらに、この関連する技術の構成では、演算増幅回路が別途必要になるため、回路規模が増大するとともに消費電力が増大してしまう。一方、本発明にかかる半導体集積回路では、全差動増幅回路OPA1の入力側の電圧が一時的に意図せず変動した場合、関連する技術の場合よりも速やかに、全差動増幅回路OPA1を正常動作に復帰させることができる。<実施の形態2>図9は、本発明の実施の形態2にかかる無線信号処理回路の一部以下、単に半導体集積回路と称すの構成例を示す図である。図9に示す半導体集積回路は、図2に示す半導体集積回路と比較して、全差動増幅回路OPA1に代えて全差動増幅回路OPA2を備え、電圧生成部50に代えて電圧生成部54を備える。図10は、図9に示す半導体集積回路に設けられた全差動増幅回路OPA2の具体的構成例を示す図である。図10に示す全差動増幅回路OPA2は、平衡信号増幅部OP200と、同相信号検出部OP201と、同相信号帰還部OP202と、を有する。平衡信号増幅部OP200は、トランジスタM210~M217,M222と、抵抗素子R10,R11と、容量素子C10,C11と、を有する。同相信号検出部OP201は、抵抗素子R12,R13を有する。同相信号帰還部OP202は、トランジスタM218~M221,M223を有する。なお、図10の例では、トランジスタM210,M211,M214,M215,M218,M219,M222,M223がNチャネルMOSFETであって、トランジスタM212,M213,M216,M217,M220,M221がPチャネルMOSFETである。トランジスタM210~M223は、それぞれ図15におけるトランジスタM110~M123に対応する。ここで、図10に示す全差動増幅回路OPA2は、図15に示す全差動増幅回路OPA1と比較して、各トランジスタのキャリアの極性を逆にしたものであり、さらに、電源電圧端子VDDと接地電圧端子GNDの接続先を逆にしたものである。図9に戻り説明を続ける。電圧生成部54は、電圧生成部50と同じく抵抗素子RB1、RB2及びダイオードDB1を有する。ここで、ダイオードDB1のアノードは電源電圧端子VDDに接続され、ダイオードDB1のカソードはノードN1に接続される。図9に示す半導体集積回路の構成では、全差動増幅回路OPA2の出力端子OPOUTT,OPOUTBの電圧が同時に接地電圧GNDに近い電圧まで低下した場合に、全差動増幅回路OPAの入力のバイアス電圧が不安定になる。そこで、電圧生成部54は、電源電圧VDDとノードN1との間にダイオードDB1を設けることにより、安定した所定電圧VBを全差動増幅回路OPAの入力側に供給可能にしている。<実施の形態3>本実施の形態では、図2に示す半導体集積回路の受信装置への適用事例について説明する。図11は、本実施の形態にかかる受信装置の構成例を示すブロック図である。図11に示す受信装置RXA200は、無線信号処理回路として使用される半導体チップ1010上に設けられる。半導体チップ1010上には、そのほか、デジタルインターフェイス回路digitalIF30と、制御ユニットcontrolunit40と、電圧制御発振器以下、単にVCOと称す100と、周波数シンセサイザ以下、単にPLLと称す110と、が少なくとも設けられる。また、半導体チップ1010外部には、アンテナ10及びフロントエンドモジュールFEM20が設けられる。図11に示す受信装置200は、アナログ処理部202と、デジタル処理部203と、によって構成される。アナログ処理部202は、低雑音増幅回路A10と、ミキサ部A20,A21と、可変アナログ低域通過フィルタLPFA30,A31,A50,A51と、アナログ可変増幅器A40,A41と、アナログデジタル変換器A60,A61と、移相器A90と、を有する。デジタル処理部203は、可変デジタル低域通過フィルタLPFA70,A71と、デジタル可変増幅器A80,A81と、を有する。受信装置200は、いわゆるダイレクトコンバージョン方式を採用した受信装置である。なお、ミキサ部A20及びその前段の低雑音増幅回路A10の組と、ミキサ部A21及びその前段の低雑音増幅回路A10の組とが、それぞれ図2に示す半導体集積回路に相当する。続いて、図11に示す受信装置200及びその周辺回路の動作について説明する。半導体チップ1010は、デジタルインターフェイス回路30を介して、図示しないベースバンドLSILargeScaleintegratedCircuitsによって制御される。本実施の形態では、デジタルインターフェイス回路30とベースバンドLSIとの間でシリアルのデジタル信号が送受信される場合を例に説明する。また、本実施の形態では、デジタル処理部203に設けられたデジタル可変増幅器A80,A81がそれぞれパラレルのデジタル信号デジタルパラレル信号を出力する場合を例に説明する。この場合、デジタルインターフェイス回路30は、デジタルパラレル信号をシリアル信号に変換する機能を含み、変換されたシリアル信号を送信信号32としてベースバンドLSIに送信する。なお、仮にデジタル処理部203に設けられたデジタル可変増幅器A80,A81がシリアルのデジタル信号を出力する構成であれば、デジタルインターフェイス回路30は、上記したシリアル信号に変換する機能を有する必要はない。デジタルインターフェイス回路30は、図示しないベースバンドLSIから送信された信号を受信信号31として受信する。そして、制御ユニット40は、デジタルインターフェイス回路30を介して受信した受信信号31に基づき、半導体チップ1010やフロントエンドモジュール20を制御するための制御信号、及び、半導体チップ1010内の図示しない回路に対するデータ等を出力する。また、デジタルインターフェイス回路30は、半導体チップ1010から受信した信号、及び、半導体チップ1010やフロントエンドモジュール20の状態等を、送信信号32としてベースバンドLSIに送信する。本実施の形態では、上記したように、デジタルインターフェイス回路30とベースバンドLSIとの間でシリアルのデジタル信号が送受信される。そのため、デジタルインターフェイス回路30とベースバンドLSIとの間でパラレスのデジタル信号が送受信される場合よりも、半導体チップ1010のピン数を少なくすることができる。その結果、半導体チップが搭載される半導体パッケージのサイズを小さくすることができる。アンテナ10によって受信された無線信号は、フロントエンドモジュール20に供給される。フロントエンドモジュール20は、少なくとも帯域通過フィルタを有し、この帯域通過フィルタにより、無線信号に含まれる信号のうち所望の帯域以外の信号を抑圧しつつ、所望の帯域の信号をできるだけ損失を少なくなるようにして、低雑音増幅回路A10に出力する。低雑音増幅回路A10は、フロントエンドモジュール20からの出力信号を、できるだけ信号対雑音比SNRを劣化させないようにして所望の利得だけ増幅する。低雑音増幅回路A10の出力信号は、2等分配されミキサ部A20,A21に入力される。一方、PLL110は、制御ユニット40からの設定情報に基づいて、VCO100の発振信号の周波数を所望の周波数にロックさせる。それにより、VCO100は、所望の周波数の発振信号を出力する。移相器A90は、VCO100からの発振信号を90度移相した局発信号を生成しミキサ部A20に対して出力するとともに、VCO100からの発振信号を移相しない局発信号を生成しミキサ部A21に対して出力する。つまり、ミキサ部A20,A21には90度位相の異なる局発信号が供給される。上記したように、受信装置200はダイレクトコンバージョン方式を採用した受信装置である。したがって、ミキサ部A20,A21にそれぞれ供給される局発信号の周波数は、アンテナ10によって受信された無線信号に含まれる所望チャネルの信号の中心周波数に設定される。なお、移相器A90は、必ずしもVCO100の発振信号と同一の周波数の局発信号を出力する必要はない。例えば、移相器A90は、VCO100の発振信号の1/2の周波数の局発信号を出力する構成であっても良い。この場合、移相器A90は、VCO100の発振信号を2分周する機能も含んでいる。ミキサ部A20,A21は、図2に示すパッシブミキサ及び全差動増幅回路OPA1と同様の動作をする。つまり、ミキサ部A20,A21は、無線信号及び局発信号の差周波成分と、無線信号及び局発信号の和周波数成分と、のうち、差周波数成分のみを電圧に変換し、それぞれ可変アナログ低域通過フィルタA30,A31に出力する。可変アナログ低域通過フィルタA30,A31は、それぞれ、ミキサ部A20,A21の出力信号に含まれる信号のうち所望帯域以外の信号を抑制しつつ、所望の帯域の信号をできるだけ損失を少なくなるようにして、アナログ可変増幅器A40,A41に出力する。アナログ可変増幅器A40,A41は、制御ユニット40からの設定情報に応じた利得で、それぞれ、可変アナログ低域通過フィルタA30,A31からの出力信号を増幅し、可変アナログ低域通過フィルタA50,A51に出力する。可変アナログ低域通過フィルタA50,A51は、それぞれ、アナログ可変増幅器A40,A41の出力信号に含まれる信号のうち所望帯域以外の信号を抑制しつつ、所望の帯域の信号をできるだけ損失を少なくなるようにして、アナログデジタル変換器A60,A61に出力する。アナログデジタル変換器A60,A61は、それぞれ、可変アナログ低域通過フィルタA50,A51から出力されるアナログ信号をデジタル信号に変換する。デジタル処理部203において、可変デジタル低域通過フィルタA70,A71は、それぞれ、アナログデジタル変換器A60,A61の出力信号デジタル信号に含まれる信号のうち所望帯域以外の信号を抑制しつつ、所望の帯域の信号をできるだけ損失を少なくなるようにして、デジタル可変増幅器A80,A81に出力する。デジタル可変増幅器A80,A81は、制御ユニット40からの設定情報に応じた利得で、それぞれ、可変デジタル低域通過フィルタA70,A71からの出力信号を増幅し、デジタルインターフェイス回路30に出力する。そして、デジタルインターフェイス回路30は、上記したように、デジタル可変増幅器A80,A81の出力信号を必要に応じてシリアル信号に変換し、送信信号32として図示しないベースバンドLSIに送信する。ミキサ部A20,A21の具体的構成例図12は、ミキサ部A20,A21の具体的な構成例を示す図である。なお、図12には、ミキサ部A20,A21の前段に設けられた低雑音増幅回路A10も図示されている。ミキサ部A20は、容量素子C1TI,C1BIと、局発増幅回路LoBuf1Iと、パッシブミキサを構成するトランジスタM1I~M4Iと、可変容量素子CFBTI,CFBBIと、抵抗素子RFBTI,RFBBIと、全差動増幅回路OPA1Iと、を備える。なお、図2に示す半導体集積回路の構成要素と同一の構成要素の符号には、図2に示す半導体集積回路の対応する構成要素の符号の末尾にIを付した符号が用いられている。ミキサ部A21は、容量素子C1TQ,C1BQと、局発増幅回路LoBuf1Qと、パッシブミキサを構成するトランジスタM1Q~M4Qと、可変容量素子CFBTQ,CFBBQと、抵抗素子RFBTQ,RFBBQと、全差動増幅回路OPA1Qと、を備える。なお、図2に示す半導体集積回路の構成要素と同一の構成要素の符号には、図2に示す半導体集積回路の対応する構成要素の符号の末尾にQを付した符号が用いられている。また、ミキサ部A20には、抵抗素子RBTI,RBBI図2における抵抗素子RBT,RBBに相当が付加される。ミキサ部A21には、抵抗素子RBTQ,RBBQ図2における抵抗素子RBT,RBBに相当が付加される。そして、ミキサ部A20,A21には、抵抗素子RB1,RB2及びダイオードDB1からなる電圧生成部図2における電圧生成部50に相当が共通に付加される。このように、図2に示す半導体集積回路は、無線信号を受信する受信装置にも適用されることが可能である。なお、図2に示す半導体集積回路の変形例例えば、図8に示す半導体集積回路等も受信装置に適用可能であることは言うまでもない。<実施の形態4>本実施の形態では、図2に示す半導体集積回路を携帯電話等の無線通信端末に適用した事例について説明する。図13は、本実施の形態にかかる無線通信端末の構成例を示すブロック図である。図13に示す無線通信端末は、アクセス方法の異なる2つの無線アクセスシステムを備えており、これら2つの無線アクセスシステムには、それぞれ図11に代表される受信装置が設けられている。以下、具体的に説明する。図13に示す無線通信端末は、無線信号処理回路として使用される半導体チップRFIC1011と、アンテナ10と、フロントエンドモジュールFEM20と、カップラーA1001,B1001と、電力増幅回路HPAA1002,B1002と、を備える。半導体チップ1011上には、受信装置RXA200と、受信装置RXB210と、送信装置TXA220と、送信装置TXB230と、デジタルインターフェイス回路digitalIF30と、制御ユニットcontrolunit40と、VCO100と、PLL110と、送信レベル検波回路DET300と、が設けられる。制御ユニット40は、受信装置制御ユニット40Rと、送信装置制御ユニット40Tと、を有する。受信装置制御ユニット40Rは、受信装置200,210を制御するユニットであり、送信装置制御ユニット40Tは、送信装置220,230を制御するユニットである。受信装置200は、アナログ処理部A-RXA202と、デジタル処理部D-RXA203と、を有する。受信装置210は、アナログ処理部A-RXB212と、デジタル処理部D-RXB213と、を有する。送信装置220は、アナログ処理部A-TXA222と、デジタル処理部D-TXA223と、を有する。送信装置230は、アナログ処理部A-TXB232と、デジタル処理部D-TXB233と、を有する。フロントエンドモジュール20は、帯域通過フィルタ1000,1002と、デュプレクサーDPX1001と、スイッチ1003と、を有する。続いて、図13に示す無線通信端末の動作について説明する。なお、図11等で既に説明した構成要素については、その説明を省略する。フロントエンドモジュール20において、スイッチ1003は、制御ユニット40からの制御信号46に基づいて帯域通過フィルタ1000,1002及びデュプレクサー1001の何れかを選択し、アンテナ10と接続する。これらのフィルタ1000~1003は、アンテナ10と接続されている場合において、それぞれ次のような動作を行う。デュプレクサー1001は、無線信号の送信及び受信を同時に行う無線アクセスシステムにおいて、これら送信信号及び受信信号間の相互干渉を抑制するためのものである。具体的には、デュプレクサー1001は、電力増幅回路A1002から出力された送信信号送信装置TXA220の送信信号を増幅した信号と、アンテナ10によって受信される受信装置RXA200向けの無線信号と、の間の相互干渉を抑制する。帯域通過フィルタ1000は、アンテナ10によって受信された受信装置RXB210向けの無線信号に含まれる信号のうち所望の帯域以外の信号を抑制しつつ、所望の帯域の信号をできるだけ損失を少なくするようにして、受信装置210に出力する。帯域通過フィルタ1002は、電力増幅回路B1002から出力された送信信号送信装置TXB230の送信信号を増幅した信号に含まれる信号のうち所望の帯域以外の信号を抑止しつつ、所望の帯域の信号をできるだけ損失を少なくするようにして、アンテナ10に向けて出力する。本実施の形態では、帯域通過フィルタ1000,1002及びデュプレクサー1001がフロントエンドモジュール20に内蔵されている場合を例に説明しているが、これに限られない。帯域通過フィルタ1000,1002及びデュプレクサー1001の一つ又は複数は、フロントエンドモジュール20の外部に設けられても良い。デュプレクサー1001に接続される受信装置200及び送信装置220は、周波数分割複信FDD:FrequencyDivisionDuplex方式を採用した無線アクセスシステム以下、無線アクセスシステムAと称すである。なお、周波数分割複信方式には、例えば、WCDMAWidebandCodeDivisionMultipleAccessやLTELongTermEvolution等がある。帯域通過フィルタ1000に接続される受信装置210及び帯域通過フィルタ1002に接続される送信装置230は、時分割複信TDD:TimeDivisionDuplex方式を採用した無線アクセスシステム以下、無線アクセスシステムBと称すである。なお、時分割複信方式には、例えば、GSMGlobalSystemforMobilecommunications等がある。なお、本実施の形態にかかる無線通信端末に設けられる無線アクセスシステムは、上記の方式に限定されることなく、他の方式を採用したものであっても良い。また、本実施の形態にかかる無線通信端末には、2つの無線アクセスシステムA,Bが設けられているが、これに限られず、任意の数の無線アクセスシステムが切替可能に設けられていても良い。受信装置200の構成及び動作については、図11に示す受信装置と同様であるため、その説明を省略する。また、受信装置210の構成及び動作についても、利得やフィルタ特性が異なるものの、基本的には図11に示す受信装置と同様であるため、その説明を省略する。つまり、受信装置200、210には、図11に代表される本発明の適用された受信装置が用いられている。フロントエンドモジュール20に設けられたスイッチ1003は、上記したように、制御ユニット40からの制御信号46に基づいて帯域通過フィルタ1000,1002及びデュプレクサー1001の何れかを選択し、アンテナ10と接続する。例えば、無線アクセスシステムAがアンテナ10を介して無線信号の送受信を行う場合、スイッチ1003は、制御信号46に基づいてデュプレクサー1001とアンテナ10とを接続する。また、無線アクセスシステムBがアンテナ10を介して無線信号の受信を行う場合、スイッチ1003は、制御信号46に基づいて帯域通過フィルタ1000とアンテナ10とを接続する。また、無線アクセスシステムBがアンテナ10を介して無線信号の送信を行う場合、スイッチ1003は、制御信号46に基づいて帯域通過フィルタ1002とアンテナ10とを接続する。無線アクセスシステムAによって無線信号の送受信が行われる場合、送信レベル検波回路DET300は、カップラーA1001を介して電力増幅回路A1002の出力電力を検波する。送信レベル検波回路300は、検波した結果を送信装置220のデジタル処理部D-TXA223に帰還することにより、送信装置220の総利得及び電力増幅回路A1002の利得を所望の値となるように制御する。なお、無線アクセスシステムAの送信チェーンには、例えば、TirdadSowlatietalQuadBandGSMGPRSEDGEPolarLoopTransmitterIEEEJOURNALOFSOLIDSTATECIRCUITS2004VOL39NO12pp21792189のFig.2やFig.3に開示されているようなダイレクトアップ方式が採用される。一方、無線アクセスシステムBによって無線信号の送信が行われる場合、送信レベル検波回路DET300は、カップラーB1001を介して電力増幅回路B1002の出力電圧を検波する。送信レベル検波回路300は、検波した結果を送信装置230のデジタル処理部D-TXB233に帰還することにより、送信装置230の総利得及び電力増幅回路B1002の利得を所望の値となるように制御する。なお、送信装置230の送信信号が8相位相偏移変調PSK:PhaseShiftKeyingである場合には、さらに、包絡線が所望の特性となるように制御される。また、送信装置230の送信信号がGMSKGaussianMinimumShiftKeyingである場合には、ShimizuTetalASmallGSMPowerAmplifierModuleUsingSiLDMOSDriverMMICISSCCDigestofTechnicalPapers2004pp196197に開示されているように、電力増幅回路B1002に利得制御機能が含まれることがある。その場合、送信レベル検波回路300による電力制御は行われない。なお、無線アクセスシステムBの送信チェーンは、例えば、AarnoParssinenDIRECTCONVERSIONRECEIVERSINWIDEBANDSYSTEMSKluwerAcademicPublishersに開示されているようなポーラ変調トランスミッタが採用される。半導体チップ1011は、デジタルインターフェイス回路30を介して、図示しないベースバンドLSIによって制御される。なお、デジタルインターフェイス回路30とベースバンドLSIとの間では、シリアルのデジタル信号が送受信される。デジタルインターフェイス回路30は、図示しないベースバンドLSIから送信された信号を受信信号31として受信する。制御ユニット40は、デジタルインターフェイス回路30介して受信した受信信号31に基づき、半導体チップ1011やフロントエンドモジュール20を制御するための制御信号、及び、半導体チップ1011内の図示しない回路に対するデータ等を出力する。また、デジタルインターフェイス回路30は、半導体チップ1011から受信した信号、及び、半導体チップ1011やフロントエンドモジュール20の状態等を、送信信号32としてベースバンドLSIに送信する。本実施の形態では、デジタルインターフェイス回路30とベースバンドLSIとの間では、シリアルのデジタル信号が送受信される。そのため、デジタルインターフェイス回路30とベースバンドLSIとの間でパラレスのデジタル信号が送受信される場合よりも、半導体チップ1011のピン数を少なくすることができる。その結果、半導体チップが搭載される半導体パッケージのサイズを小さくすることができる。このように、図2に示す半導体集積回路は、任意の数の無線アクセスシステムに対応可能な無線通信端末にも適用されることが可能である。なお、図2に示す半導体集積回路の変形例例えば、図8に示す半導体集積回路等も無線通信端末に適用可能であることは言うまでもない。以上のように、上記実施の形態にかかる半導体集積回路、それを備えた受信装置及び無線通信端末は、所定電圧VBを生成する電圧生成部を備え、当該所定電圧を抵抗素子RBT,RBBを介して全差動増幅回路OPA1のそれぞれの入力端子に供給する。それにより、上記実施の形態にかかる半導体集積回路、それを備えた受信装置及び無線通信端末は、全差動増幅回路OPA1の入力側の電圧が一時的に意図せず変動した場合でも、全差動増幅回路OPA1の入力側に安定したバイアス電圧を供給することができるため、速やかに全差動増幅回路OPA1を正常動作に復帰させることができる。なお、本発明は上記実施の形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。例えば、全差動増幅回路OPA1,OPA2等の構成は、上記したものに限られず、同様の機能を有する他の構成に適宜変更可能である。また、上記実施の形態では、受信装置がダイレクトコンバージョン方式を採用したものである場合を例に説明したが、これに限られない。受信装置は、ダイレクトコンバージョン方式に限られず、例えば、低IF方式やスーパーヘテロダイン方式を採用したものであっても良い。"