磁性体を含む複数層が積層されてなる積層体と、該積層体の層間に設けられたコイル導体を、前記積層体の積層方向に接続したインダクタと、を有する積層型インダクタ素子であって、前記積層体の積層方向において、前記コイル導体同士の間隔が他より狭い箇所が少なくとも1箇所設けられ、当該箇所の上下にあるコイル導体が同電位となるように電気的に接続されていることを特徴とする積層型インダクタ素子。前記コイル導体は、銀を含む導電性ペーストからなり、銀粒子の平均粒径が1μm以下の微粉であることを特徴とする請求項1に記載の積層型インダクタ素子。前記コイル導体は、ガラスが添加されていることを特徴とする請求項1または請求項2に記載の積層型インダクタ素子。磁性体を含む複数のセラミックグリーンシートを用意する工程と、前記複数のセラミックグリーンシートのうち、少なくとも一部に孔を形成し、当該孔に導電性ペーストを充填する工程と、前記複数のセラミックグリーンシートのうち、少なくとも一部にコイル導体を形成する工程と、前記複数のセラミックグリーンシートを積層し、前記コイル導体間が積層方向において電気的に接続され、インダクタとして機能する積層体を得る工程と、前記積層体を焼成して、積層型インダクタ素子を得る工程と、を有し、少なくとも1層の前記セラミックグリーンシートが、他の層よりも厚みが薄く、かつその上下にある前記コイル導体が、電気的に同電位となるように接続されていることを特徴とする積層型インダクタ素子の製造方法。しかし、空隙を設けるためには、焼成時に消失するカーボンペーストを塗布することが必須となり、余分な工程が必要になる。そこで、この発明は、工程を増やすことなく空隙と同様の機能を有する構成を備えた積層型インダクタ素子およびその製造方法を提供することを目的とする。本発明の積層型インダクタ素子は、磁性体を含む複数層が積層されてなる積層体と、該積層体の層間に設けられたコイル導体を、前記積層体の積層方向に接続したインダクタと、を有する積層型インダクタ素子であって、前記積層体の積層方向において、前記コイル導体同士の間隔が他より狭い箇所が少なくとも1箇所設けられ、当該箇所の上下にあるコイル導体が同電位となるように電気的に接続されていることを特徴とする。このような積層型インダクタ素子を焼成すると、セラミックグリーンシートとコイル導体の熱膨張係数の差によって応力が発生する。そして、コイル導体同士の間隔が他より狭い箇所が少なくとも1箇所設けられているため、この箇所において多くのクラックが生じる。このクラックにより応力が緩和され、空隙と同様の機能を有する。さらに、この箇所の上下にあるコイル導体は同電位となっているため、仮にクラックによって上下のコイル導体同士が電気的に接触したとしても、コイルショートとなることはない。また、コイル導体は、銀を含む導電性ペーストからなり、銀粒子の平均粒径が1μm以下の微粉であることが好ましい。金属粒子を微粒化し、平均粒径が1μm以下となると融点が低下する。したがって、セラミックグリーンシートとコイル導体において、焼成の際の昇温時に熱収縮の差が生じるため、確実にクラックを生じさせることができる。また、コイル導体にガラスが添加されている態様も可能である。低融点の材料を添加することでも、セラミックグリーンシートとコイル導体において、焼成の際の昇温時に熱収縮の差が生じるため、確実にクラックを生じさせることができる。この発明によれば、工程を増やすことなく空隙と同様の機能を有する構成を実現することができる。図1は、本発明の実施形態に係る積層型インダクタ素子を模式的に表した断面図である。図1に示す断面図は、紙面上側を積層型インダクタ素子の上面側とし、紙面下側を積層型インダクタ素子の下面側とする。なお、本実施形態では、全て磁性体のセラミックグリーンシートが積層される積層型インダクタ素子として説明するが、実際には、積層型インダクタ素子は、磁性体および非磁性体のセラミックグリーンシートが積層されてなる。積層型インダクタ素子は、最外層のうち上面側から下面側に向かって順に、6つの磁性体フェライト層11乃至磁性体フェライト層16が配置された積層体からなる。積層型インダクタ素子を構成する一部のセラミックグリーンシート上には、内部配線が形成されている。同図においては、磁性体フェライト層12、磁性体フェライト層15および磁性体フェライト層16の上面に導電性ペーストからなる導体パターン31が形成されている。また、磁性体フェライト層13および磁性体フェライト層14の上面に、同じく導電性ペーストからなる導体パターン21が形成されている。導体パターン21および導体パターン31は、ビアホール51により積層方向に電気的に接続される。ビアホール51は、各セラミックグリーンシートについて、所定位置にパンチ孔を開け、このパンチ孔に導電性ペーストを充填することによって形成される。このようにして、磁性体フェライト層を挟んでらせん状に配線が施されることによりコイル導体が形成され、積層体がインダクタとして機能する。ただし、磁性体フェライト層13および磁性体フェライト層14の上面に形成された2つの導体パターン21は、同じ配線パターンであり、これら2つの導体パターン21により1巻のコイル導体が形成されるようになっている。なお、図1の例では、導体パターン31は、磁性体フェライト層12、磁性体フェライト層15および磁性体フェライト層16の上面に形成される例を示しているが、磁性体フェライト層11、磁性体フェライト層14、および磁性体フェライト層15の下面に形成されていてもよい。また、導体パターン21は、磁性体フェライト層13および磁性体フェライト層14の上面ではなく、磁性体フェライト層12および磁性体フェライト層13の下面に形成されていてもよい。なお、磁性体フェライト層と非磁性体フェライト層を積層する場合、相対的に熱収縮率の高い磁性体フェライト層を、相対的に熱収縮率の低い非磁性体フェライト層で挟みこむことで、焼成により素子全体を圧縮して強度を向上させることが好ましい。例えば、磁性体フェライト層として、鉄、ニッケル、亜鉛、および銅を含むフェライトを用い、非磁性体フェライト層として、鉄、亜鉛、および銅を含むフェライトを用いる。また、導体パターン21および導体パターン31は、磁性体フェライト層および非磁性体フェライト層のセラミックグリーンシートよりも熱膨張係数が高い材料例えば銀が主成分である。熱膨張係数の低い材料であるセラミックグリーンシートが、熱膨張係数の高い材料である導体パターンで挟みこまれるため、焼成時には、セラミックグリーンシートに引張応力が発生する。そして、本実施形態における積層型インダクタ素子は、積層体の積層方向において、コイル導体同士の間隔が他より狭い箇所が少なくとも1箇所設けられている。つまり、導体パターン21で挟まれている磁性体フェライト層13は、他の磁性体フェライト層よりも薄くなっている。そのため、磁性体フェライト層13には、焼成によりクラック71が発生する。このクラック71が発生することで、各層にかかる応力が緩和され、素子全体としての反りや割れ等を防止することができる。上述したように、クラック71は、焼成の際の降温時に生じる収縮差による引張応力によって発生する。したがって、クラック71は、主として、面方向に発生する。ただし、クラック71は、フェライト内のポアやビアホール51に沿って積層方向に発生する場合もある。そこで、本実施形態の積層型インダクタ素子は、2つの導体パターン21を2つのビアホール51で電気的に接続し、同電位としている。また、2つの導体パターン21は、同じ配線パターンであり、これら2つの導体パターン21により1巻のコイル導体が形成されるようになっているため、仮にクラックによって上下のコイル導体同士が電気的に接触したとしても、クラック71によって2つの導体パターン21がコイルショートになることはない。なお、磁性体フェライト層13は、他の磁性体フェライト層に対してセラミックグリーンシートの枚数を減らすことで薄くしてもよいし、薄いセラミックグリーンシートを用いることで薄くしてもよい。また、導体パターン21および導体パターン31は、銀を含む導電性ペーストからなり、銀粒子の平均粒径が1μm以下の微粉であることが好ましい。磁性体フェライト層や非磁性体フェライト層は、焼結開始温度が約700°C~800°C程度であるのに対し、従来の粒径例えば1μm以上の銀を含む導電性ペーストでは、焼結開始温度が600°C~700°C程度であるため、焼成の際の昇温時の収縮差が少ない。これに対し、平均粒径が1μm以下の金属ナノ粒子を含む導電性ペーストである場合、融点がさらに低下する。したがって、焼成の際の昇温時にも大きな収縮差が生じるため、確実にクラック71を発生させることができる。ただし、粒径は、小さくなるほど融点の低下も大きくなるが、粒径が小さくなるほど高価となるため、コストを考慮して焼結開始温度の差が200~400°C程度となるように導電性ペーストの組成を決定することが好ましい。また、導電性ペーストに低融点ガラスを添加する態様も可能である。低融点ガラスを添加した場合も導電性ペーストとしての融点が低下するため、焼成の際の昇温時に熱収縮の差が生じる。したがって、この場合も、焼成の際の昇温時にクラックを生じさせることができる。ただし、添加量が大きくなるほど抵抗値も大きくなるため、添加量は、最大でも5wt程度とすることが望ましい。以上のようにして発生させたクラック71は、焼成時の層間の収縮差により発生する応力によって真っ先に発生することで、他の層にかかる応力を緩和し、従来の空隙と同様の機能を有する。図2は、積層型インダクタ素子の特性比較図である。図2に示すように、空隙のない積層型インダクタ素子に対し、空隙のある積層型インダクタ素子は、高い効率を示すが、本実施形態で示したクラック71を発生させる積層型インダクタ素子も、空隙のある積層型インダクタ素子と同様の効率を示す。このように、本実施形態の積層型インダクタ素子は、焼成時に消失して空隙となるカーボンペースト等の材料を予め塗布する必要なく、空隙と同様の機能を有する構成を実現することができる。次に、積層型インダクタ素子の製造工程について説明する。積層型インダクタ素子は、以下の工程により製造される。図3は、積層型インダクタ素子の製造工程を示す図である。図3においては、説明のため、磁性体フェライト層12、磁性体フェライト層13、および磁性体フェライト層14を積層する部分のみ示すが、実際には他にも多数のセラミックグリーンシートが積層される。また、1つの積層体には同時に多数のコイルが形成されるが、図3では、説明のために1つの積層体に1つのコイルを形成する例を示す。まず、磁性体フェライト層または非磁性体層フェライト層となるべきセラミックグリーンシートを用意する。そして、図3Aに示すように、各セラミックグリーンシートについて、ビアホール51となる箇所にパンチ孔を開ける。パンチ孔の形状は、円形状に限らず、矩形や半円形等、他の形状であってもよい。そして、図3Bに示すように、各セラミックグリーンシートのパンチ孔に導電性ペーストを充填し、ビアホール51を形成する。その後、図3Cに示すように、導電性ペーストが塗布され、導体パターン21および導体パターン31等の内部配線が形成される。なお、ビアホール51は、導体パターン21および導体パターン31を形成した後に形成することも可能である。ただし、上述したように、2つの導体パターン21は、同じ配線パターンであり、これら2つの導体パターン21により1巻のコイル導体が形成されるようになっている。2つの導体パターン21を接続するビアホール51はさらに多数設けられていてもよい。次に、各セラミックグリーンシートが積層される。図3Cの例では、上面側から順に、磁性体フェライト層12、磁性体フェライト層13、および磁性体フェライト層14がそれぞれ積層され、仮圧着が行われる。これにより、焼成前のマザー積層体が形成される。そして、焼成がなされる。これにより、焼成されたマザー積層体が得られる。この焼成時に、磁性体フェライト層13にクラック71が生じる。