送信対象となる情報ビットを符号化して送信する送信機と、前記送信機から受信した信号に基づいて情報ビットを復号する受信機と、を備えた無線通信システムにおいて、前記送信機は、送信対象となる情報ビットを符号化する符号化部と、前記符号化結果に基づく信号を送信する送信部と、を有し、前記受信機は、前記送信機から送信された信号を受信する受信部と、前記受信した信号と以前の復号結果に基づく事前情報とに基づいて、前記受信した信号に係る対数尤度比を算出する対数尤度比算出部と、前記受信した信号に係る対数尤度比に基づいて、前記受信した信号に係る情報ビットを復号する復号部と、前記復号結果から対数尤度比を算出し直し、当該対数尤度比に基づく事前情報を生成して前記対数尤度比算出部に供給する事前情報供給部と、を有し、更に、前記送信機は、既知ビットを前記情報ビットと共に符号化する対象として前記符号化部に入力する既知ビット入力部を有し、前記受信機は、前記既知ビットの対数尤度比を予め保持しており、前記事前情報供給部は、初回動作時に、前記既知ビットの対数尤度比を事前情報として前記対数尤度比算出部に供給する、ことを特徴とする無線通信システム。請求項1に記載の無線通信システムにおいて、前記送信機は、前記符号化部による符号化結果のビット数を削減するビット数削減部を有し、前記対数尤度比算出部は、前記ビット数削減後のビット毎に対数尤度比を算出し、前記事前情報供給部は、前記ビット数削減前のビット毎に対数尤度比を算出し、前記受信機は、前記対数尤度比算出部で扱う対数尤度比と前記事前情報供給部で扱う対数尤度比とを変換する対数尤度比変換部を有し、前記ビット数削減部及び前記対数尤度比変換部は、1ビット又は複数ビットに対応する入力と複数ビット又は1ビットに対応する出力とを排他的論理和により接続した系を有する一方で、1ビットに対応する入力と1ビットに対応する出力とを排他的論理和により接続した系を有しない、ことを特徴とする無線通信システム。式22では、右辺のLm3、Lb6、Lb5のうち1つでもゼロになると、左辺はゼロとなる。bit-reductiondecoder512において、繰り返し数=1初回動作時の場合は、復号器514からの事前情報はゼロであるため、図8の[]に複数のビットが接続されている部分の処理結果は全てゼロとなる。そして、復号器514は、bit-reductiondecoder512の処理結果に基づいてLLRを算出するため、入力される値が全てゼロになると、出力もゼロとなってしまう。すると、デマッピング器511にフィードバックする事前情報が全てゼロのままとなり、復号処理が進まない状態となってしまう。したがって、bit-reductionencoder503およびbit-reductiondecoder512は、図7及び図8のm0のように、受信信号から一意的にLLRを算出できる系が少なくとも1つは存在する構成としない限り、繰り返し復号処理が行えないことになる。本発明は、このような従来の事情に鑑みて為されたものであり、拡張マッピングを用いたBICM-ID方式を使用して無線通信を行う無線通信システムに関し、受信信号から一意的にLLRを算出できる系が1つも存在しない構成であっても、繰り返し復号処理を行えるようにすることを目的とする。上記目的を達成するために、本発明では、送信対象となる情報ビットを符号化して送信する送信機と、前記送信機から受信した信号に基づいて情報ビットを復号する受信機と、を備えた無線通信システムを、次のような構成とした。すなわち、送信機が、送信対象となる情報ビットを符号化する符号化部と、前記符号化結果に基づく信号を送信する送信部と、を有し、受信機が、前記送信機から送信された信号を受信する受信部と、前記受信した信号と以前の復号結果に基づく事前情報とに基づいて、前記受信した信号に係る対数尤度比を算出する対数尤度比算出部と、前記受信した信号に係る対数尤度比に基づいて、前記受信した信号に係る情報ビットを復号する復号部と、前記復号結果から対数尤度比を算出し直し、当該対数尤度比に基づく事前情報を生成して前記対数尤度比算出部に供給する事前情報供給部と、を有する構成において、更に、送信機は、既知ビットを前記情報ビットと共に符号化する対象として前記符号化部に入力する既知ビット入力部を有し、受信機は、前記既知ビットの対数尤度比を予め保持しており、前記事前情報供給部は、初回動作時に、前記既知ビットの対数尤度比を事前情報として前記対数尤度比算出部に供給する構成とする。また、一構成例として、更に、送信機は、前記符号化部による符号化結果のビット数を削減するビット数削減部を有し、対数尤度比算出部は、前記ビット数削減後のビット毎に対数尤度比を算出し、事前情報供給部は、前記ビット数削減前のビット毎に対数尤度比を算出し、受信機は、対数尤度比算出部で扱う対数尤度比と事前情報供給部で扱う対数尤度比とを変換する対数尤度比変換部を有し、ビット数削減部及び対数尤度比変換部は、1ビット又は複数ビットに対応する入力と複数ビット又は1ビットに対応する出力とを排他的論理和により接続した系を有する一方で、1ビットに対応する入力と1ビットに対応する出力とを排他的論理和により接続した系を有しない構成とする。本発明によれば、拡張マッピングを用いたBICM-ID方式を使用して無線通信を行う無線通信システムに関し、受信信号から一意的にLLRを算出できる系が1つも存在しない構成であっても、繰り返し復号処理を行えるようになる。本発明の一実施形態について説明する。本例の無線通信システムでは、概略的に、以下のような処理を行う。送信側において、符号化器に対して、情報ビットの他に既知ビットを入力する。そして、情報ビットと既知ビットそれぞれに対する符号化出力を、インターリーバを介してマッピングを行う。このとき、背景技術のように既知ビットを挿入しない場合に対して符号化率を一定とする場合は、符号化器による符号化率を上げ、ただし、全体としては符号化率を変えないようにすることが必要である。受信側において、復号器は、既知ビットが挿入される位置を把握しており、既知ビットの位置の事前情報を予め保持し、繰り返し数=1初回動作時の場合にその値をbit-reductiondecoderに入力する。これにより、繰り返し数=1初回動作時の場合でも、復号器はbit-reductiondecoderに対して既知ビットの位置に事前情報を入力できるため、図7や図8のm0のような、受信信号から一意的にLLRを算出できる系を持たなくても、既知ビットの位置の事前情報によりデマッピング器の算出結果の一部を後段の復号器に伝達することができる。このため、マッピング器の制約によることなく処理を行える。図1には、拡張マッピングを用いたBICM-IDBit-InterleavedCodedModulationwithIterativeDecoding方式を使用する通信機本例では、無線通信機の構成例として、送信側の構成例と受信側の構成例を示してある。ここで、通信機としては、例えば、送信側の機能のみを有する送信機や、受信側の機能のみを有する受信機や、送信側の機能と受信側の機能の両方を有する送受信機を用いることができる。送信側の通信機は、既知ビット挿入器101、符号化器102、インターリーバ103、bit-reductionencoder104、マッピング器105、D/A変換器106、送信RF部107、送信アンテナ108を備えている。受信側の通信機は、受信アンテナ109、受信RF部110、A/D変換器111、デマッピング器112、bit-reductiondecoder113、デインターリーバ114、復号器115、インターリーバ116を備えている。以下では、図5で説明した構成や動作とは異なる部分について主に説明する。図2には、送信側の通信機に係る符号化器102の入出力の一例を示してある。本例の符号化器102は、符号化率R2>R1図6に示した符号化器501の符号化率の符号化を行うものであり、ビット数Ninfoの情報ビットが入力されると、ビット数Ninfo/R2の符号化ビットを出力する。また、ビット数Ninfo1/R1-1/R2/R2の既知ビットが入力されると、ビット数Ninfo1/R1-1/R2の符号化ビットを出力する。これらの合計は、図6の場合と同様に、Ninfo/R1となる。図3には、送信側の通信機に係るbit-reductionencoder104の一例を示してある。本例のbit-reductionencoder104は、インターリーバ103から8ビットのビット列bb0~b7が入力されると、ビット数の削減を伴う変換を施して、4ビットのビット列mm0~m3をマッピング器105へ出力する。なお、図中の[]は、XOR部を示す。すなわち、本例のbit-reductionencoder104は、ビットb0、b1の入力部とビットm0の出力部とをXOR部により接続した系と、ビットb2、b3の入力部とビットm1の出力部とをXOR部により接続した系と、ビットb4、b5の入力部とビットm2の出力部とをXOR部により接続した系と、ビットb6、b7の入力部とビットm3の出力部とをXOR部により接続した系を有する。図4には、受信側の通信機に係るbit-reductiondecoder113の一例を示してある。本例のbit-reductiondecoder113は、デマッピング器112から4ビットのビット列mm0~m3のLLRLm0~Lm3が入力されると、ビット数の復元を伴う変換を施して、8ビットのビット列bb0~b7のLLRLb0~Lb7を復号器115へ出力する。また、復号器115から8ビットのビット列bb0~b7のLLRLb0~Lb7が入力されると、ビット数の削減を伴う変換を施して、4ビットのビット列mm0~m3のLLRLm0~Lm3をデマッピング器112へ出力する。なお、図中の[]は、XOR部を示す。すなわち、本例のbit-reductiondecoder113は、Lb0、Lb1の入出力部とLm0の入出力部とをXOR部により接続した系と、Lb2、Lb3の入出力部とLm1の入出力部とをXOR部により接続した系と、Lb4、Lb5の入出力部とLm2の入出力部とをXOR部により接続した系と、Lb6、Lb7の入出力部とLm3の入出力部とをXOR部により接続した系を有する。ここで、本例では、ビット数削減前の8ビットのビット列bb0~b7について、ビットb0をLSBとし、ビットb7をMSBとしている。また、ビット数削減後の4ビットのビット列mm0~m3について、ビットm0をLSBとし、ビットm3をMSBとしている。送信側の通信機では、送信対象となる情報ビットの他に既知ビットを符号化器102に入力し、これらの符号化を符号化器102により行う。ここで、例えば、図2に示したように、符号化器102による符号化率をR2>R1とした場合、ビット数Ninfoの情報ビットに対する符号化出力のビット数はNinfo/R2となり、ビット数Ninfo1/R1-1/R2/R2の既知ビットに対する符号化出力のビット数はNinfo1/R1-1/R2となり、これらの合計は、図6の場合と同様にNinfo/R1となる。以降の処理送信アンテナ108から送信されるまでの処理については、背景技術と同様である。受信側の通信機は、デマッピング器112と復号器115との間で繰り返し行う一連の処理は、背景技術と同様である。ただし、受信側の通信機は、既知ビットのLLRを予め保持しており、bit-reductiondecoder113では、デマッピング器112から入力されるLLRをビット数削減前の時点図4のビット列bに相当のLLRに変換する際、復号器115からデインターリーバ114を介して入力される既知ビットのLLRを事前情報として用いて処理する。ここで、初回動作時において、背景技術の手法では、[]に複数のビットが接続されている部分の式22の演算結果はゼロになってしまうが、本例では、送信側により既知ビットが挿入されており、受信側がそのビットのLLRを事前に分かっているので、その部分について後段へのLLRを算出することができる。例えば、式22によって図4のb7に対する対数尤度比Lb7を求める場合、Lm3、Lb6の値が必要となるが、背景技術の手法では、受信信号からLm3を求めることはできても、事前情報がないためLb6はゼロであり、それによりLb7もゼロとなる。また、Lb6を求める場合も、事前情報がないためにLb7がゼロであり、同様である。しかしながら、本例のように、送信側により既知ビットが挿入されていて、受信側で例えばLb6の事前情報が得られていれば、Lm3とLb6を用いてLb7を算出することができる。以上のように、初回動作時においても、事前情報があれば、図3及び図4のような構成でもLLRを算出することができ、その上で繰り返し復号処理を行うことができる。本例に係る送信側の通信機送信機では、情報ビットと共に符号化する対象に既知ビットを加える機能を、既知ビット挿入器101により実現している。また、情報ビット及び既知ビットを符号化する機能を、符号化部102により実現している。また、符号化結果に基づく信号を送信する機能を、インターリーバ103、bit-reductionencoder104、マッピング器105、D/A変換器106、送信RF部107、送信アンテナ108により実現している。また、符号化結果のビット数を削減する機能を、bit-reductionencoder104により実現している。本例に係る受信側の通信機では、送信機から送信された信号を受信する機能を、受信アンテナ109、受信RF部110、A/D変換器111により実現している。また、受信した信号と以前の復号結果に基づく事前情報とに基づいて、当該受信した信号に関する対数尤度比を算出する機能を、デマッピング器112により実現している。また、前記受信した信号に係る対数尤度比に基づいて、前記受信した信号に係る情報ビットを復号する機能を、bit-reductiondecoder113、デインターリーバ114、復号器115により実現している。また、復号結果から対数尤度比を算出し直し、当該対数尤度比に基づく事前情報を生成して対数尤度比を算出する機能へ供給する機能、及び、初回動作時に、既知ビットの対数尤度比を事前情報として供給する機能を、bit-reductiondecoder113、復号器115、インターリーバ116により実現している。また、対数尤度比を変換する機能を、bit-reductiondecoder113により実現している。ここで、本発明に係るシステムや装置などの構成としては、必ずしも以上に示したものに限られず、種々な構成が用いられてもよい。また、本発明は、例えば、本発明に係る処理を実行する方法或いは方式や、このような方法や方式を実現するためのプログラムや当該プログラムを記録する記録媒体などとして提供することも可能であり、また、種々なシステムや装置として提供することも可能である。また、本発明の適用分野としては、必ずしも以上に示したものに限られず、本発明は、種々な分野に適用することが可能なものである。また、本発明に係るシステムや装置などにおいて行われる各種の処理としては、例えばプロセッサやメモリ等を備えたハードウエア資源においてプロセッサがROMReadOnlyMemoryに格納された制御プログラムを実行することにより制御される構成が用いられてもよく、また、例えば当該処理を実行するための各機能手段が独立したハードウエア回路として構成されてもよい。また、本発明は上記の制御プログラムを格納したフロッピー登録商標ディスクやCDCompactDisc-ROM等のコンピュータにより読み取り可能な記録媒体や当該プログラム自体として把握することもでき、当該制御プログラムを当該記録媒体からコンピュータに入力してプロセッサに実行させることにより、本発明に係る処理を遂行させることができる。