"高周波信号と基準信号との立ち上がりエッジもしくは立ち下がりエッジの時刻を比較し、該比較結果に応じて位相を進めるアップ信号または位相を遅らせるダウン信号を生成する位相比較コア回路と、高周波信号と基準信号との周波数比をNK/M但し、N,K,Mは任意の自然数とし、高周波信号の周波数をfrfとしたとき、アップ信号の立ち上がりの直前の高周波信号の立ち上がりに同期して立ち上がり、パルス幅は基準信号の1周期分とほぼ等しく、周期はM×NK/frfとなるマスク制御信号を生成するマスク信号生成回路と、前記位相比較コア回路により生成されたアップ信号およびダウン信号を、前記マスク信号生成回路により生成されたマスク制御信号に従いマスクする信号マスク回路とを備えた位相比較回路。前記位相比較コア回路は、高周波信号の立ち上がりエッジで基準信号をラッチする第1のDフリップフロップ回路と、高周波信号の立ち下がりエッジで前記第1のDフリップフロップ回路の出力信号をラッチする第2のDフリップフロップ回路と、基準信号と前記第1のDフリップフロップ回路の反転出力信号との論理積を演算し、アップ信号を生成する第1のアンド回路と、前記第1のDフリップフロップ回路の出力信号と前記第2のDフリップフロップ回路の反転出力信号との論理積を演算し、ダウン信号を生成する第2のアンド回路とを備えたことを特徴とする請求項1記載の位相比較回路。前記マスク信号生成回路は、外部より入力されるマスク制御リセット信号と当該マスク信号生成回路により生成されるマスク制御信号との論理和を演算するオア回路と、前記位相比較コア回路により生成されたダウン信号と前記オア回路により演算された論理和による信号との論理積を演算する第3のアンド回路と、高周波信号をクロックとして動作し、前記第3のアンド回路により演算された論理積による信号でリセットされ、クロックの立ち上がりをカウントし、カウント値がM×NK-1に達すると、パルス幅がN/frfのマスク制御信号を出力するカウンタ回路とを備えたことを特徴とする請求項1記載の位相比較回路。前記信号マスク回路は、前記位相比較コア回路により生成されたアップ信号と前記マスク信号生成回路により生成されたマスク制御信号との論理積を演算する第4のアンド回路と、前記位相比較コア回路により生成されたダウン信号と前記マスク信号生成回路により生成されたマスク制御信号との論理積を演算する第5のアンド回路とを備えたことを特徴とする請求項1記載の位相比較回路。高周波信号と基準信号との周波数比をNK/M但し、N,K,Mは任意の自然数とし、基準信号の周波数をfrefとしたとき、基準信号の立ち下がりに同期して立ち上がり、パルス幅は基準信号の1周期分と等しく、周期はM/frefとなるマスク制御信号を生成するマスク信号生成回路と、基準信号を前記マスク信号生成回路により生成されたマスク制御信号に従いマスクする信号マスク回路と、高周波信号と前記信号マスク回路から出力される基準信号の立ち上がりエッジもしくは立ち下がりエッジの時刻を比較し、該比較結果に応じて位相を進めるアップ信号または位相を遅らせるダウン信号を生成する位相比較コア回路とを備えた位相比較回路。前記マスク信号生成回路は、外部より入力されるマスク制御リセット信号と当該マスク信号生成回路により生成されるマスク制御信号との論理和を演算するオア回路と、基準信号をクロックとして動作し、前記オア回路により演算された論理和による信号でリセットされ、クロックの立ち下がりをカウントし、カウント値がM-1に達すると、パルス幅が1/frefのマスク制御信号を出力するカウンタ回路とを備えたことを特徴とする請求項5記載の位相比較回路。前記信号マスク回路は、基準信号と前記マスク信号生成回路により生成されたマスク制御信号との論理積を演算する第1のアンド回路を備えたことを特徴とする請求項5記載の位相比較回路。前記位相比較コア回路は、高周波信号の立ち上がりエッジで前記信号マスク回路から出力される基準信号をラッチする第1のDフリップフロップ回路と、高周波信号の立ち下がりエッジで前記第1のDフリップフロップ回路の出力信号をラッチする第2のDフリップフロップ回路と、前記信号マスク回路から出力される基準信号と前記第1のDフリップフロップ回路の反転出力信号との論理積を演算し、アップ信号を生成する第2のアンド回路と、前記第1のDフリップフロップ回路の出力信号と前記第2のDフリップフロップ回路の反転出力信号との論理積を演算し、ダウン信号を生成する第3のアンド回路とを備えたことを特徴とする請求項5記載の位相比較回路。図6に示したホッジ位相比較回路で、周波数の異なる信号をRF信号と基準信号とし、位相比較を行った場合の特性を以下に述べる。まず、RF信号と基準信号との周波数比が整数である場合ここでは周波数比を2とするの位相比較回路のタイミングチャートを図7に示す。このホッジ位相比較回路は、基準信号の立ち上がりエッジと、その直後のRF信号の立ち上がりエッジを検出し、両立ち上がりエッジの時間差と等しいパルス幅のアップ信号を出力する。また、ダウン信号は常にRF信号の半周期分のパルス幅の信号となる。これによりアップ信号のパルス幅とダウン信号のパルス幅の差分が、基準信号とRF信号との立ち上がりエッジの時間差位相差を示すこととなる。入力信号の位相差に対する出力信号アップ信号―ダウン信号の積分値特性を図8に示す。ここで入力信号の位相差は、RF信号の周期を基準として表している。入力信号の位相差が2π、すなわち、RF信号の周期を超えると、次のRF信号の立ち上がりエッジを検出するため、前の2πの範囲の特性と同じとなる。つまりこの場合、入力信号の位相差に対する出力信号の特性は、2π、すなわち、360度の周期を持っている。言い換えると±180度の範囲の位相差を検出することが可能である。RF信号と基準信号との周波数比が整数の場合は、基準信号の立ち上がりエッジと次のRF信号の立ち上がりエッジの時間差は常に一定となるため、周波数比の値によらず図8の特性が得られる。次に、RF信号と基準信号との周波数比が整数でない場合ここでは周波数比を2.5とするの位相比較回路のタイミングチャートを図9に示す。RF信号と基準信号との周波数比が整数でない場合は、基準信号の立ち上がりエッジと次のRF信号の立ち上がりエッジの時間差は一定とはならない。ここで示した例の場合は2種類の時間差が交互に繰り返される。このためアップ信号も、2種類の幅のパルスが交互に出力されることとなる。この場合の、入力信号の位相差に対する出力信号特性を図10に示す。出力信号には、2種類のアップ信号の平均値が使われるため、出力信号特性の周期が1/2となる。つまり、入力信号の位相差に対する出力信号の特性は、π、すなわち180度の周期を持っており、位相差の検出範囲は±90度であることが分かる。このような、RF信号と基準信号との周波数比が整数でない条件が想定されるのは、基準信号を入力としたフラクショナルPLLでRF信号を生成した場合や、基準信号の分周信号を用いたPLLでRF信号を生成した場合等である。従来の位相比較回路は以上のように構成されているので、RF信号と基準信号との周波数比が整数でない場合には、位相差の検出範囲が±180度より狭くなる課題があった。本発明は、従来の課題を解消するためになされたものであり、入力信号の周波数比が整数でない場合にも、±180度の範囲で位相差検出ができる位相比較回路を得ることを目的とするものである。本発明に係る位相比較回路は、高周波信号と基準信号との立ち上がりエッジもしくは立ち下がりエッジの時刻を比較し、比較結果に応じて位相を進めるアップ信号または位相を遅らせるダウン信号を生成する位相比較コア回路と、高周波信号と基準信号との周波数比をNK/M但し、N,K,Mは任意の自然数とし、高周波信号の周波数をfrfとしたとき、アップ信号の立ち上がりの直前の高周波信号の立ち上がりに同期して立ち上がり、パルス幅は基準信号の1周期分とほぼ等しく、周期はM×NK/frfとなるマスク制御信号を生成するマスク信号生成回路と、位相比較コア回路により生成されたアップ信号およびダウン信号を、マスク信号生成回路により生成されたマスク制御信号に従いマスクする信号マスク回路とを備えたものである。本発明によれば、位相比較コア回路により生成されたアップ信号およびダウン信号を、信号マスク回路によりマスク制御信号に従いマスクすることで、高周波信号と基準信号との周波数比が整数あるいは整数でないに関わらず、信号マスク回路から出力されるアップ信号のパルス幅が毎回変化せず一定値になる。言い換えれば、基準信号と高周波信号との立ち上がりタイミング関係が等しい部分のみの比較結果を出力することになる。よって、この場合、入力信号の位相差に対する出力信号の特性は、2π、すなわち360度の周期を持っており、入力信号の周波数比が整数でない場合にも、±180度の範囲で位相差検出ができる位相比較回路が得られる効果がある。実施の形態1.図1はこの発明の実施の形態1による位相比較回路を示す回路図である。図1において、この位相比較回路は、大きく分類して、位相比較コア回路1、マスク信号生成回路2、および信号マスク回路3から構成される。位相比較コア回路1は、図6で示したホッジ位相比較回路と同一の構成である。すなわち、Dフリップフロップ回路DFFと言う6は、端子5から入力されるRF信号の立ち上がりエッジで、端子4から入力される基準信号をラッチし、DFF7は、端子5から入力されるRF信号の立ち下がりエッジで、DFF6の出力信号をラッチする。アンド回路8は、端子4から入力される基準信号とDFF6の反転出力信号との論理積を演算し、その出力信号が位相比較コア回路1の出力であるアップ信号UP1となる。また、アンド回路9は、DFF6の出力信号とDFF7の反転出力信号との論理積を演算し、その出力信号が位相比較コア回路1のもう一つの出力であるダウン信号DN1となる。マスク信号生成回路2は、マスク制御信号MSK1を生成するものであり、オア回路13、アンド回路14、およびカウンタ回路15から構成される。オア回路13は、端子12から入力されるマスク制御リセット信号とカウンタ回路15から出力されるマスク制御信号MSK1との論理和を演算する。アンド回路14は、位相比較コア回路1から出力されるダウン信号DN1とオア回路13からの出力信号との論理積を演算し、その出力信号がカウンタ回路15をリセットするカウンタリセット信号RS1となる。カウンタ回路15は、カウンタリセット信号RS1でリセットされた後、入力されるクロック、すなわち、RF信号の立ち上がりをカウントし、端子10より設定されたカウント設定値CNTに達すると、マスク制御信号MSK1を出力する。ここで、マスク制御信号MSK1は、RF信号に同期した信号であり、この信号の立ち上がりは、アップ信号の立ち上がりの直前のRF信号の立ち上がりと一致している。また、マスク制御信号MSK1のパルス幅は、基準信号の1周期分とほぼ等しく、周期は、RF信号と基準信号との周波数比を、NK/M但し、N,K,Mは任意の自然数とすると、M×NK/frfである但し、frfはRF信号の周波数。端子11よりパルス幅設定値PWを設定すると、マスク制御信号MSK1のパルス幅は、パルス幅設定値PWを用いてPW/frfとなる。ここで、前記カウント設定値CNTをM×NK-1に、パルス幅設定値PWをNとすれば、前記定義したマスク制御信号MSK1が得られる。信号マスク回路3は、位相比較コア回路1から出力されるアップ信号UP1およびダウン信号DN1を、マスク信号生成回路2から出力されるマスク制御信号MSK1によりマスクするものである。アンド回路16は、位相比較コア回路1から出力されるアップ信号UP1とマスク信号生成回路2から出力されるマスク制御信号MSK1との論理積をアップ信号として端子18から出力する。また、アンド回路17は、位相比較コア回路1から出力されるダウン信号DN1とマスク信号生成回路2から出力されるマスク制御信号MSK1との論理積をダウン信号として端子19から出力する。次に動作について説明する。図2に示すのは、RF信号と基準信号との周波数比が整数でない場合ここでは周波数比を2.5とするのタイミングチャートである。N=2,M=2,K=1なので、マスク信号生成回路2に設定されるカウント設定値CNTは4、パルス幅設定値PWは2となる。まず、マスク制御リセット信号がHの場合、カウンタリセット信号RS1としてダウン信号DN1がそのまま出力される。このダウン信号DN1は、図6で示したホッジ位相比較回路のダウン信号であるため、基準信号の周期毎にパルスが出力されている。このため、カウンタ回路15は、RF信号の2周期もしくは3周期毎にリセットされるため、カウント値が4まで届かず、マスク制御信号MSK1は出力されない。次に、マスク制御リセット信号をLにして、マスク信号生成回路2のリセットを解除すると、オア回路13の出力がLになるため、カウンタリセット信号RS1はLのままである。すなわち、カウンタ回路15がリセットされないためカウントアップし、カウント値が4になった時点でマスク制御信号MSK1がHとなる。マスク制御信号MSK1のパルス幅は、PW=2であるため、RF信号の2周期分の長さとなる。ここで、マスク制御信号MSK1がHである間に、ダウン信号DN1が出力され、このパルスはアンド回路14を通過してカウンタ回路15をリセットする。その後は前記の動作を繰り返す。よって、このマスク信号生成回路2では、RF信号に同期して、アップ信号UP1の立ち上がりの直前のRF信号の立ち上がりと一致して立ち上がり、パルス幅は基準信号の1周期分とほぼ等しく、周期はM×NK/frfとなるマスク制御信号MSK1を生成できることが分かる。このマスク制御信号MSK1を用いて、位相比較コア回路1から出力されるアップ信号UP1およびダウン信号DN1をマスクすることで、出力されるアップ信号のパルス幅が毎回変化せず一定値になる。この原理は以下の通りである。RF信号と基準信号との周波数比がNK/Mの場合、RF信号のM×NKサイクル分と基準信号のMサイクル分の時間の時間が等しくなる。つまり、M×NK/frf=M/frefの関係が成り立つ。また、位相比較コア回路1から出力されるアップ信号は、M×NK/frf=M/frefの周期でパルス幅が変動していることになる。よって、アップ信号をM×NK/frfの時間に1回だけ選択することで、選択されたパルスの幅は一定となる。図3にこの場合の位相比較器の入力信号の位相差に対する出力信号特性を示す。図3によれば、2π、すなわち、360度の周期を持っており、±180度の範囲の位相差を検出できることが分かる。なお、この実施の形態1では、位相比較コア回路1としてホッジ位相比較回路を用いたが、入力されるRF信号と基準信号との立ち上がりもしくは立ち下がりエッジの時刻を比較し、その比較結果に応じて位相を進めるアップ信号または位相を遅らせるダウン信号を生成する回路であれば、他の回路であっても良い。また、マスク信号生成回路2についても、RF信号に同期して、アップ信号UP1の立ち上がりの直前のRF信号の立ち上がりと一致して立ち上がり、パルス幅は基準信号の1周期分とほぼ等しく、周期はM×NK/frfとなるマスク制御信号MSK1を生成できる回路であれば、他の回路であっても良い。以上のように、この実施の形態1によれば、位相比較コア回路1により生成されたアップ信号UP1およびダウン信号DN1を、信号マスク回路3によりマスク制御信号MSK1に従いマスクすることで、RF信号と基準信号との周波数比が整数あるいは整数でないに関わらず、信号マスク回路3から出力されるアップ信号のパルス幅が毎回変化せず一定値になる。言い換えれば、基準信号とRF信号との立ち上がりタイミング関係が等しい部分のみの比較結果を出力することになる。よって、この場合、入力信号の位相差に対する出力信号の特性は、2π、すなわち360度の周期を持っており、入力信号の周波数比が整数でない場合にも、±180度の範囲で位相差検出ができる位相比較回路が得られる効果がある。実施の形態2.前記実施の形態1では、位相比較コア回路1により生成されたアップ信号UP1およびダウン信号DN1を、信号マスク回路3によりマスク制御信号MSK1に従いマスクしたが、この実施の形態2では、位相比較コア回路1の入力である基準信号を、信号マスク回路によりマスク制御信号に従いマスクすることで、入力信号の周波数比が整数でない場合にも、±180度の範囲で位相差検出ができるようにするものである。図4はこの発明の実施の形態2による位相比較回路を示す回路図である。図4において、この位相比較回路は、大きく分類して、マスク信号生成回路21、信号マスク回路22、および位相比較コア回路1から構成される。マスク信号生成回路21は、マスク制御信号MSK2を生成するものであり、オア回路23、およびカウンタ回路24から構成される。オア回路23は、端子12から入力されるマスク制御リセット信号とカウンタ回路24から出力されるマスク制御信号MSK2との論理和を演算し、その出力信号がカウンタ回路24をリセットするカウンタリセット信号RS2となる。カウンタ回路24は、カウンタリセット信号RS2でリセットされた後、入力されるクロック、すなわち、基準信号の立ち下がりをカウントし、端子10より設定されたカウント設定値CNTに達すると、マスク制御信号MSK2を出力する。ここで、マスク制御信号MSK2は、基準信号に同期した信号であり、基準信号の立ち下がりに一致して立ち上がる。また、マスク制御信号MSK2のパルス幅は、基準信号の1周期分とほぼ等しく、周期は、M/frefである。但し、RF信号と基準信号との周波数比はNK/M、frefは基準信号の周波数である。ここで、前記カウント設定値CNTをM-1にすれば、前記定義したマスク制御信号MSK2が得られる。信号マスク回路22は、端子4から入力される基準信号をマスク信号生成回路21により生成されたマスク制御信号MSK2によりマスクするものである。信号マスク回路22において、アンド回路25は、基準信号とマスク制御信号MSK2との論理積を信号マスク回路出力信号REF2として出力する。位相比較コア回路1は、図1で示したホッジ位相比較回路と同一の構成である。但し、DFF6は、端子5から入力されるRF信号の立ち上がりエッジで、信号マスク回路22から入力される信号マスク回路出力信号REF2をラッチする。次に動作について説明する。図5に示すのは、RF信号と基準信号との周波数比が整数でない場合ここでは周波数比を2.5とするのタイミングチャートである。N=2,M=2,K=1なので、マスク信号生成回路21に設定されるカウント設定値CNTは1となる。まず、マスク制御リセット信号がHの場合、カウンタ回路24は、常にリセットされるため、マスク制御信号MSK2はLのままである。すなわち、基準信号は信号マスク回路22によってマスクされるため、位相比較コア回路1には基準信号が入力されず、アップ信号もダウン信号も出力されない。次に、マスク制御リセット信号をLにして、マスク信号生成回路21のリセットを解除すると、オア回路23の出力であるカウンタリセット信号RS1がLとなる。すなわち、カウンタ回路24がカウントを始めるが、カウント設定値CNTが1であるので、次の基準信号の立ち下がりでマスク制御信号MSK2がHとなる。また、これと同時に、マスク制御信号MSK2のHによりカウンタ回路24がリセットされる。その後、基準信号の1周期分の時間だけマスク制御信号MSK2がHを継続した後、マスク制御信号MSK2はLになり、カウンタ回路24のリセットが解除されて、再びカウントを始める。その後は前記の動作を繰り返す。よって、このマスク信号生成回路21では、基準信号に同期して、基準信号の立ち下がりに一致して立ち上がり、パルス幅は基準信号の1周期分と等しく、周期はM/frefとなるマスク制御信号MSK2を生成できることが分かる。このマスク制御信号MSK2を用いて、位相比較コア回路1の入力である基準信号をマスクすることで、位相比較コア回路1から出力されるアップ信号のパルス幅が毎回変化せず一定値になる。この原理は、前記実施の形態1と同様である。この場合の位相比較器の入力信号の位相差に対する出力信号特性は、図3と同じものとなる。図3によれば、2π、すなわち、360度の周期を持っており、±180度の範囲の位相差を検出できることが分かる。なお、この実施の形態2では、位相比較コア回路1としてホッジ位相比較回路を用いたが、入力されるRF信号と基準信号との立ち上がりもしくは立ち下がりエッジの時刻を比較し、その比較結果に応じて位相を進めるアップ信号または位相を遅らせるダウン信号を生成する回路であれば、他の回路であっても良い。また、マスク信号生成回路21についても、基準信号に同期して、基準信号の立ち下がりに一致して立ち上がり、パルス幅は基準信号の1周期分と等しく、周期はM/frefとなるマスク制御信号MSK2を生成できる回路であれば、他の回路であっても良い。以上のように、この実施の形態2によれば、位相比較コア回路1の入力である基準信号を、信号マスク回路22によりマスク制御信MSK2に従いマスクすることで、RF信号と基準信号との周波数比が整数あるいは整数でないに関わらず、位相比較コア回路1から出力されるアップ信号のパルス幅が毎回変化せず一定値になる。言い換えれば、基準信号とRF信号との立ち上がりタイミング関係が等しい部分のみの比較結果を出力することになる。よって、この場合、入力信号の位相差に対する出力信号の特性は、2π、すなわち360度の周期を持っており、入力信号の周波数比が整数でない場合にも、±180度の範囲で位相差検出ができる位相比較回路が得られる効果がある。なお、本願発明はその発明の範囲内において、各実施の形態の自由な組み合わせ、あるいは各実施の形態の任意な構成要素の変形、もしくは各実施の形態において任意な構成要素の省略が可能である。"