"第1及び第2のコイル部品を備え、前記第1のコイル部品は、巻芯部及び前記巻芯部の両端に設けられた一対の鍔部を有するドラム型コアと、前記巻芯部に巻回された少なくとも1本のワイヤと、前記少なくとも1本のワイヤを流れる電流によって前記一対の鍔部間に発生する磁界の磁路を構成する板状コアとを有し、前記第2のコイル部品は、前記板状コアによって構成されることを特徴とするコイル部品。前記第2のコイル部品は、前記板状コアの内部に形成された少なくとも1つの平面スパイラル導体を有することを特徴とする請求項1に記載のコイル部品。前記板状コアは、第1の磁性体基板と、前記少なくとも1つの平面スパイラル導体と、第2の磁性体基板とが順に積層された構造を有することを特徴とする請求項2に記載のコイル部品。前記板状コアの積層方向は、前記巻芯部の延伸方向と垂直な方向であることを特徴とする請求項3に記載のコイル部品。前記板状コアは、前記一対の鍔部の間に配置されることを特徴とする請求項1乃至4のいずれか一項に記載のコイル部品。前記板状コアは、前記板状コアの底面と前記一対の鍔部それぞれの底面とが同一平面をなすように前記一対の鍔部の間に配置され、前記第1のコイル部品は、それぞれ前記少なくとも1本のワイヤの各端部のいずれかと接続される複数の第1の端子電極を有し、前記第2のコイル部品は、それぞれ前記少なくとも1つの平面スパイラル導体の各端部のいずれかと接続される複数の第2の端子電極を有し、前記複数の第1の端子電極はそれぞれ、前記一対の鍔部のうちのいずれかの前記底面に形成され、前記複数の第2の端子電極はいずれも、前記板状コアの前記底面に形成されることを特徴とする請求項2乃至4のいずれか一項に記載のコイル部品。前記複数の第1の端子電極は、それぞれが形成される前記鍔部の底面から該鍔部の上面まで、該鍔部の側面を通って延設され、前記少なくとも1本のワイヤの前記各端部は、前記一対の鍔部それぞれの前記上面で、前記複数の第1の端子電極のうちのいずれかに継線されることを特徴とする請求項6に記載のコイル部品。前記少なくとも1つの平面スパイラル導体は、積層された第1及び第2の平面スパイラル導体を含み、前記第1及び第2の平面スパイラル導体は、コモンモードフィルタを構成することを特徴とする請求項2,3,4,6,7のいずれか一項に記載のコイル部品。前記少なくとも1本のワイヤは、前記巻芯部にバイファイラ巻きされた第1及び第4のワイヤと、前記第1及び第4のワイヤの上から前記巻芯部にバイファイラ巻きされた第2及び第3のワイヤとを含み、前記第1及び第2のワイヤはパルストランスの一次巻線及び二次巻線の一方を構成し、前記第3及び第4のワイヤは前記パルストランスの一次巻線及び二次巻線の他方を構成することを特徴とする請求項1乃至8のいずれか一項に記載のコイル部品。ところで、LANモジュールには、通常、コモンモードノイズを除去するためのコモンモードフィルタも搭載される。つまり、1つのLANモジュールにコモンモードフィルタとパルストランスの両方を搭載することになるが、このように複数種類のコイル部品を搭載しなければならないことは、LANモジュールの小型化の妨げになっている。したがって、本発明の目的の一つは、複数種類のコイル部品を搭載するLANモジュールの小型化を実現できるコイル部品を提供することにある。上記目的を達成するための本発明によるコイル部品は、第1及び第2のコイル部品を備え、前記第1のコイル部品は、巻芯部及び前記巻芯部の両端に設けられた一対の鍔部を有するドラム型コアと、前記巻芯部に巻回された少なくとも1本のワイヤと、前記少なくとも1本のワイヤを流れる電流によって前記一対の鍔部間に発生する磁界の磁路を構成する板状コアとを有し、前記第2のコイル部品は、前記板状コアによって構成されることを特徴とする。本発明によれば、第1のコイル部品の一部板状コアを第2のコイル部品として利用するので、第1及び第2のコイル部品の両方を搭載するLANモジュールの小型化を実現できる。上記コイル部品において、前記第2のコイル部品は、前記板状コアの内部に形成された少なくとも1つの平面スパイラル導体を有することとしてもよい。これによれば、平面スパイラル導体を用いて第2のコイル部品を構成できる。上記コイル部品において、前記板状コアは、第1の磁性体基板と、前記少なくとも1つの平面スパイラル導体と、第2の磁性体基板とが順に積層された構造を有することとしてもよい。これによれば、積層コイル部品によって第2のコイル部品を構成できる。上記コイル部品において、前記板状コアの積層方向は、前記巻芯部の延伸方向と垂直な方向であることとしてもよい。これによれば、第1のコイル部品と第2のコイル部品の間での磁気干渉を抑えられる。上記各コイル部品において、前記板状コアは、前記一対の鍔部の間に配置されることとしてもよい。これによれば、板状コアの表面と一対の鍔部それぞれの表面とがいずれも基板に接するような実装が可能になるので、フリップチップ実装を実現できる。上記各コイル部品において、前記板状コアは、前記板状コアの底面と前記一対の鍔部それぞれの底面とが同一平面をなすように前記一対の鍔部の間に配置され、前記第1のコイル部品は、それぞれ前記少なくとも1本のワイヤの各端部のいずれかと接続される複数の第1の端子電極を有し、前記第2のコイル部品は、それぞれ前記少なくとも1つの平面スパイラル導体の各端部のいずれかと接続される複数の第2の端子電極を有し、前記複数の第1の端子電極はそれぞれ、前記一対の鍔部のうちのいずれかの前記底面に形成され、前記複数の第2の端子電極はいずれも、前記板状コアの前記底面に形成されることとしてもよい。これによれば、第1及び第2の端子電極がすべて同じ平面内に位置するので、基板への実装フリップチップ実装が容易になる。上記コイル部品において、前記複数の第1の端子電極は、それぞれが形成される前記鍔部の底面から該鍔部の上面まで、該鍔部の側面を通って延設され、前記少なくとも1本のワイヤの前記各端部は、前記一対の鍔部それぞれの前記上面で、前記複数の第1の端子電極のうちのいずれかに継線されることとしてもよい。これによれば、板状コアと一対の鍔部との間にワイヤを通すための隙間を設ける必要がなくなるので、第1のコイル部品の磁気的特性が向上する。上記各コイル部品において、前記少なくとも1つの平面スパイラル導体は、積層された第1及び第2の平面スパイラル導体を含み、前記第1及び第2の平面スパイラル導体は、コモンモードフィルタを構成することとしてもよい。また、前記少なくとも1本のワイヤは、前記巻芯部にバイファイラ巻きされた第1及び第4のワイヤと、前記第1及び第4のワイヤの上から前記巻芯部にバイファイラ巻きされた第2及び第3のワイヤとを含み、前記第1及び第2のワイヤはパルストランスの一次巻線及び二次巻線の一方を構成し、前記第3及び第4のワイヤは前記パルストランスの一次巻線及び二次巻線の他方を構成することとしてもよい。本発明によれば、第1のコイル部品の一部板状コアを第2のコイル部品として利用するので、第1及び第2のコイル部品の両方を搭載するLANモジュールの小型化を実現できる。以下、添付図面を参照しながら、本発明の好ましい実施の形態について詳細に説明する。図1は、本実施の形態によるコイル部品1の斜視図である。また、図2は、コイル部品1の分解斜視図である。図2には、コイル部品1を実装する基板2も描画している。また、図1と図2とでは、コイル部品1の上下が逆になっている。これらの図に示すように、コイル部品1は、ドラム型コア10及び板状コア20と、ドラム型コア10に巻回された4本のワイヤW1~W4とを備え、基板2の表面に実装される。板状コア20は板状の部材であり、底面20b図1を基板2側に向けて、基板2の表面に配置される。板状コア20には、上面20uから底面20bまでを貫通するバンプ型の端子電極Q1~Q4複数の第2の端子電極が形成されており、これらは基板2の表面に形成された配線パターン後述。図2には図示していないと半田によって接着され、導通するフリップチップ実装。板状コア20は、4端子のコモンモードフィルタ4第2のコイル部品を構成している。この点についての詳細は後述するが、端子電極Q1~Q4はこのコモンモードフィルタ4の各端子に相当する。ドラム型コア10は、図1及び図2に示すように、棒状の巻芯部10aと、巻芯部10aの両端に設けられた一対の鍔部10b,10cとを備え、これらが一体化された構造を有している。ドラム型コア10は、比較的透磁率の高い磁性材料、例えばNi-Zn系フェライトやMn-Zn系フェライトの焼結体である。巻芯部10aには4本のワイヤW1~W4が巻回され、これらの端部は、鍔部10b,10cに形成された端子電極P1~P6複数の第1の端子電極に継線される。この継線構造については、後ほど再度より詳しく説明する。ワイヤW1~W4、ドラム型コア10、及び板状コア20は、6端子のパルストランス3第1のコイル部品を構成する。この点についての詳細は後述するが、端子電極P1~P6はこのパルストランス3の各端子に相当する。ドラム型コア10及び板状コア20は、パルストランス3の閉磁路として機能する。端子電極P1~P3は鍔部10bの表面に形成される。具体的には、端子電極P1~P3のそれぞれが、鍔部10bの底面10bb図1から鍔部10bの上面10bu図2まで、鍔部10bの側面巻芯部10aに接続される側面と反対側の側面を通って延設される。一方、端子電極P4~P6は鍔部10cの表面に形成される。具体的には、端子電極P4~P6のそれぞれが、鍔部10cの底面10cb図1から鍔部10cの上面10cu図2まで、鍔部10cの側面巻芯部10aに接続される側面と反対側の側面を通って延設される。本実施の形態におけるワイヤW1~W4は、図2に示すように、各端子電極P1~P6のうち各鍔部10b,10cの上面上面10bu,10cuに形成された部分に継線される。ここで、以下の説明では、図1及び図2に示すように、巻芯部10aの延伸方向一対の鍔部10b,10cを結ぶ方向をX方向とし、基板2の表面内でX方向と垂直な方向をY方向とし、基板2の法線方向をZ方向と称する。端子電極P1~P3は、鍔部10bのY方向の一端から他端に向けて、順に、等間隔で並べて配置される。同様に、端子電極P4~P6は、鍔部10cのY方向の一端から他端に向けて、順に、等間隔で並べて配置される。ドラム型コア10は、図2に示すように、各鍔部10b,10cの底面図1に示す底面10bb,10cbを基板2側に向けて、基板2の表面に配置される。端子電極P1~P6のうち底面10bb,10cbに形成された部分は、基板2の表面に形成された配線パターン後述。図2には図示していないと半田によって接着され、導通するフリップチップ実装。基板2の表面内でのドラム型コア10の配置は、板状コア20が図1に示すように一対の鍔部10b,10cの間に位置するよう、決定される。板状コア20の底面20bと、各鍔部10b,10cの底面底面10bb,10cbとは、図1に示すように同一平面をなす。本実施の形態では、板状コア20のX方向の幅を、鍔部10b,10cの間の距離に合わせている。したがって、板状コア20と鍔部10b,10cとは、図1に示すように密着する。また、板状コア20及び鍔部10b,10cそれぞれのY方向の幅を、図1に示すように、互いに同じ値としている。さらに、巻芯部10aと基板2の間の距離は、巻芯部10aに巻回されたワイヤW1~W4と板状コア20とが接触しないよう、板状コア20の高さZ方向の幅に比べて十分大きい値としている。次に、ワイヤW1~W4の継線構造について説明する。図3abはともに、ドラム型コア10を上面10bu,10cu側から見た平面図である。ワイヤW1~W4は巻芯部10aに2層巻きされるが、図3aは下層のみを示し、図3bには上層も示している。まず図3aに示すように、下層ではワイヤW1,W4がバイファイラ巻き2本のワイヤを交互に並べて単層巻きすることされる。バイファイラ巻きであることから、ワイヤW1,W4のターン数は互いに同一となる。ワイヤW1,W4の巻き始めの端部W1a,W4aは、それぞれ端子電極P1,P5に継線される。一方、ワイヤW1,W4の巻き終わりの端部W1b,W4bは、それぞれ端子電極P2,P6に継線される。次に図3bに示すように、上層ではワイヤW2,W3がバイファイラ巻きされる。バイファイラ巻きであることから、ワイヤW2,W3のターン数は互いに同一となる。また、ワイヤW2,W3の巻回方向は、ワイヤW1,W4の巻回方向と同一としている。ワイヤW2,W3の巻き始めの端部W2a,W3aは、それぞれ端子電極P2,P4に継線される。一方、ワイヤW2,W3の巻き終わりの端部W2b,W3bは、それぞれ端子電極P3,P5に継線される。次に、板状コア20の内部構造について説明する。図4は、板状コア20の分解斜視図である。同図に示すように、板状コア20は、2枚の磁性体基板21,22第1及び第2の磁性体基板で層構造体23を挟み込んだ構造磁性体基板21と、層構造体23と、磁性体基板22とが順に積層された構造を有している。磁性体基板22側の板状コア20の表面が上面20u、磁性体基板21側の板状コア20の表面が底面20bとなる。磁性体基板21,22は、焼結フェライト又は複合フェライト粉状のフェライトを含有した樹脂によって構成される。特に、Ni-Cu-Zn系フェライトやMn-Zn系フェライトなどの比較的透磁率の高い材料を用いて構成することが好ましい。透磁率の高い磁性材料を用いることにより、コモンモードフィルタとして本来求められる磁気特性が高められるからである。端子電極Q1~Q4はいずれも、板状コア20を上面20uから底面20bまで貫通するバンプ電極である。端子電極Q1,Q2は、板状コア20のY方向の一端側の側面端子電極P1,P4に近い方の側面に露出して設けられる。端子電極Q1は鍔部10c寄りの位置に設けられ、端子電極Q2は鍔部10b寄りの位置に設けられる。一方、端子電極Q3,Q4は、板状コア20のY方向の他端側の側面端子電極P3,P6に近い方の側面に露出して設けられる。端子電極Q3は鍔部10c寄りの位置に設けられ、端子電極Q4は鍔部10b寄りの位置に設けられる。端子電極Q1~Q4のこれらの配置は、後述する基板2内の配線パターンが過度に複雑にならないように決定されたものである。なお、磁性体基板21,22の導電率が高い場合には、端子電極Q1~Q4と磁性体基板21,22の間に絶縁膜不図示を設けることで、端子電極Q1~Q4と磁性体基板21,22の間での導通を防止する。この絶縁膜は、磁性体基板21,22のみを選択的に酸化することによって形成すればよい。層構造体23は、樹脂層S1~S4、磁性体層S5a,S5b、接着層S6の積層体である。このうち樹脂層S2~S4は、中央付近に、略長方形断面を有する貫通孔Hを有している。また、樹脂層S3,S2の表面には一対の平面スパイラル導体30,40が形成され、樹脂層S1~S3の表面には、平面スパイラル導体30,40を外部電極Q1~Q4に電気的に接続するための導体パターン31~33,41~43が形成される。樹脂層S4は、導体パターンと磁性体層S5bを分離するために設けられているもので、その表面には導体パターンは形成されない。接着層S6は、磁性体層S5bと磁性体基板22とを接着する目的で設けられている。層構造体23には、他に、樹脂層S2,S3を貫通するスルーホール導体34、及び樹脂層S2を貫通するスルーホール導体44も形成されている。各樹脂層S1~S4は、感光性を有する絶縁性非磁性樹脂例えば感光性ポリイミド樹脂をスピンコートし、これを露光現像熱硬化することによって形成する。ディップ法やスプレー法を用いて形成してもよい。貫通孔H及びスルーホール導体34,44を形成するためのスルーホールは、エッチングにより形成する。各導体パターンは、蒸着法又はスパッタリング法により樹脂層の上に下地導電層を形成し、これを給電体としたメッキを行うことにより形成する。スルーホール導体34,44は、スルーホール内に侵入した下地導電層によって構成される。樹脂層S1~S3に形成される導体パターンについて、具体的に説明する。まず、平面スパイラル導体30,40はそれぞれ、樹脂層S3,S2に形成される。ともにY方向に長い略楕円形状を有しており、Z方向から見た場合の形状は、平面スパイラル導体30の内周端付近の一部を除いて同一となっている。したがって、当然、巻回方向も同一である。平面スパイラル導体30,40は樹脂層S3を挟んでZ方向に重なり合っており、互いに磁気結合する。導体パターン31は、樹脂層S1~S3のそれぞれに、Z方向から見て同じ位置に同一形状で形成される。各層の導体パターン31は、スルーホール導体34によって相互に接続される。同様に、導体パターン41は、樹脂層S1,S2のそれぞれに、Z方向から見て同じ位置に同一形状で形成される。各層の導体パターン41は、スルーホール導体44によって相互に接続される。樹脂層S3に形成された導体パターン31は平面スパイラル導体30の内周端に接続され、樹脂層S1に形成された導体パターン31は、導体パターン33を介して端子電極Q1に接続されている。したがって、平面スパイラル導体30の内周端は、これらを介して端子電極Q1に接続されている。同様に、樹脂層S2に形成された導体パターン41は平面スパイラル導体40の内周端に接続され、樹脂層S1に形成された導体パターン41は、導体パターン43を介して端子電極Q3に接続されている。したがって、平面スパイラル導体40の内周端は、これらを介して端子電極Q3に接続されている。導体パターン32は樹脂層S3に形成され、平面スパイラル導体30の外周端及び端子電極Q2の両方に接続されている。したがって、平面スパイラル導体30の外周端は、端子電極Q2に接続されている。また、導体パターン42は樹脂層S2に形成され、平面スパイラル導体40の外周端及び端子電極Q4の両方に接続されている。これにより、平面スパイラル導体40の外周端は、端子電極Q4に接続されている。磁性体層S5aは、一対の平面スパイラル導体30,40によって構成されるコモンモードフィルタ4の磁路としての役割を果たす層であり、貫通孔H内に埋め込まれている。磁性体層S5aは、樹脂を混ぜて流動性を持たせた磁性材料を樹脂層S4上に流すことによって形成する。磁性体層S5bは、磁性材料を樹脂層S4上に流した後、樹脂層S4の表面に残留する磁性材料によって構成される。次に、基板2の表面に形成される配線パターンについて説明した後、その配線パターンとコイル部品1とによって実現される回路について説明する。図5は、基板2の表面に形成される配線パターンを示す図である。基板2はLANモジュールを構成しており、その表面にはコイル部品1が2個実装される。基板2は16個の外部端子PIN1~PIN16を有しており、一方のコイル部品1は外部端子PIN1~PIN3,PIN14~PIN16に、他方のコイル部品1は外部端子PIN6~PIN8,PIN9~PIN11に、それぞれ接続される。一方のコイル部品1と他方のコイル部品1とでは、接続される外部端子を除いて全く同じ配線パターンが用いられるので、以下では、外部端子PIN1~PIN3,PIN14~PIN16に関連する配線パターンのみに着目して説明する。図5に示すように、基板2の表面には、ランドパターンLP1~LP6,LQ1~LQ4が設けられる。添え字はコイル部品1の端子電極の符号に対応しており、各ランドパターンには、対応する端子電極が半田接着される。ランドパターンLP1~LP6,LQ1~LQ4は、図5に示すように、ランドパターンLP1~LP3がそれぞれ外部端子PIN1~PIN3と隣接するよう、配置される。これにより、ランドパターンLP4~LP6はそれぞれ外部端子PIN16~PIN14と隣接して配置され、ランドパターンLQ1~LQ4は、ランドパターンLP1~LP3とランドパターンLP4~LP6とによって挟まれた領域に配置されることになる。基板2の表面には、以上のようなランドパターンLP1~LP6,LQ1~LQ4の他に、各ランドパターンと対応する外部端子とを接続する配線パターン、及びランドパターン同士を接続する配線パターンが形成される。具体的には、ランドパターンLP1~LP3をそれぞれ外部端子PIN1~PIN3に接続する3個の配線パターン、ランドパターンLQ1,LQ3をそれぞれ外部端子PIN16,PIN14に接続する2個の配線パターン、ランドパターンLP5を外部端子PIN15に接続する配線パターン、ランドパターンLQ2とランドパターンLP4とを接続する配線パターン、及びランドパターンLQ4とランドパターンLP6とを接続する配線パターンが設けられる。図6は、以上のランドパターン及び配線パターンと、基板2の表面に実装される2つのコイル部品1とによって実現される回路の回路図である。ここでも、一方のコイル部品1と他方のコイル部品1とでは、外部端子を除いて全く同じ回路となるので、一方のコイル部品1のみに着目して説明する。図6に示すように、ワイヤW1の一端図3aに示した端部W1aは外部端子PIN1に接続され、他端端部W1bは外部端子PIN2に接続される。ワイヤW2の一端端部W2aは外部端子PIN2に接続され、他端端部W2bは外部端子PIN3に接続される。ワイヤW3の一端端部W3aは平面スパイラル導体30の一端外周端。図4を参照に接続され、他端端部W3bは外部端子PIN15に接続される。ワイヤW4の一端端部W4aは外部端子PIN15に接続され、他端端部W4bは平面スパイラル導体40の一端外周端に接続される。さらに、平面スパイラル導体30の他端内周端は外部端子PIN16に接続され、平面スパイラル導体40の他端内周端は外部端子PIN14に接続される。ワイヤW1~W4及び平面スパイラル導体30,40が以上のように接続されることから、図6に示すように、外部端子PIN1,PIN2をそれぞれ平衡入力のプラス側端子INとマイナス側端子IN-とし、外部端子PIN16,PIN14をそれぞれ平衡出力のプラス側端子OUTとマイナス側端子OUT-とし、外部端子PIN2,PIN15をそれぞれ入力側,出力側の中間タップCTとした場合、ワイヤW1~W4はパルストランス3を構成し、平面スパイラル導体30,40はコモンモードフィルタ4を構成する。ワイヤW1,W2はパルストランス3の一次巻線、ワイヤW3,W4はパルストランスの二次巻線となる。入力と出力を逆にしてもよく、その場合には、ワイヤW3,W4がパルストランス3の一次巻線、ワイヤW1,W2がパルストランスの二次巻線となる。図7abは、コイル部品1において発生する磁力線を示している。同図aに示す磁力線は、パルストランス3としてのワイヤW1~W4に電流が流れることによって発生する磁力線一対の鍔部10b,10c間に発生する磁界の磁力線であり、同図bに示す磁力線は、コモンモードフィルタ4としての平面スパイラル導体30,40に電流が流れることによって発生する磁力線である。図7aに示すように、パルストランス3の磁力線は巻芯部10aで発生し、鍔部10b、板状コア20の磁性体基板21,22、鍔部10cを通過して巻芯部10aに戻るルートを通る。つまり、ドラム型コア10と板状コア20とによって、閉磁路が構成される。一方、コモンモードフィルタ4の磁力線は磁性体層S5aで発生し、図7bに示すように、磁性体層S5b,磁性体基板22、各鍔部、磁性体基板21を通過して磁性体層S5aに戻るルートを通る。磁性体層S5bと磁性体基板22の間、及び磁性体層S5aと磁性体基板21の間で磁性体が途切れていることから、このルートは閉磁路とはなっていない。以上図示した磁力線から明らかなように、少なくとも磁性体層S5aの近傍では、パルストランス3の磁力線とコモンモードフィルタ4の磁力線とがほぼ直交している。これは、パルストランス3とコモンモードフィルタ4の間での磁気干渉が抑えられていることを意味する。つまり、コイル部品1においてはパルストランス3とコモンモードフィルタ4とで磁路を共有しているが、相互の磁気干渉は最低限に抑えられている。以上説明したように、コイル部品1によれば、パルストランス3の一部板状コア20をコモンモードフィルタ4として利用するので、パルストランスとコモンモードフィルタの両方を搭載するLANモジュールの小型化が実現可能となっている。また、板状コア20を2枚の磁性体基板によって平面スパイラル導体を挟んだ積層構造とし、積層方向を巻芯部10aの延伸方向と垂直な方向としていることから、パルストランス3とコモンモードフィルタ4の間での磁気干渉が抑えられている。また、板状コア20を一対の鍔部10b,10cの間に配置していることから、板状コア20の底面20bと一対の鍔部10b,10cそれぞれの底面底面10bb,10cbとがいずれも基板2に接するような実装が可能になり、上述したようなフリップチップ実装が実現されている。加えて、コイル部品1では端子電極P1~P6,Q1~Q4がすべて同じ平面内に位置するので、基板2への実装フリップチップ実装が容易になっている。また、コイル部品1では、端子電極P1~P6を各鍔部の上面から底面まで延設したので、ワイヤW1~W4を各鍔部の上面基板接触面と反対側の面で継線することが可能になっている。したがって、板状コア20と一対の鍔部10b,10cとの間にワイヤW1~W4を通すための隙間を設ける必要がなく、コイル部品1の磁気的特性が向上している。以上、本発明の好ましい実施の形態について説明したが、本発明はこうした実施の形態に何等限定されるものではなく、本発明が、その要旨を逸脱しない範囲において、種々なる態様で実施され得ることは勿論である。例えば、上記実施の形態では、ワイヤW1~W4を各鍔部の上面基板接触面と反対側の面で継線することでコイル部品1の磁気的特性を向上させたが、求められる磁気的特性によっては、図8に示すように、板状コア20と一対の鍔部10b,10cとの間に隙間を設けてワイヤW1~W4を通し、各鍔部の底面基板接触面でワイヤW1~W4を端子電極P1~P6に継線することとしてもよい。こうすれば、図8にも示すように、各鍔部の側面及び上面に端子電極P1~P6を形成する必要がなくなるので、端子電極P1~P6がLANモジュール内の他の部品と誤接触し、導通してしまう可能性を低減できる。また、上記実施の形態で説明したパルストランス3及びコモンモードフィルタ4の具体的な構造は、適宜変更可能である。例えば、上記実施の形態では、バンプ電極である端子電極Q1~Q4が板状コア20の底面20b、上面20u、及び側面に露出している例を説明したが、このうち底面20bのみに端子電極Q1~Q4が露出する構成を採用してもよい。また、板状コア20の側面にスパッタで形成した導体を、端子電極Q1~Q4として用いてもよい。その他にも、コイル部品1の具体的な構造には種々の変形を適用できる。また、上記実施の形態では、ドラム型コアに巻回するワイヤによってパルストランスを構成し、板状コア内に形成する平面スパイラル導体によってコモンモードフィルタを構成したが、本発明の適用範囲は、このようにパルストランスとコモンモードフィルタを組み合わせる場合に限られるものではない。例えば、ドラム型コアに巻回するワイヤによってバルントランスを構成し、板状コア内に形成する平面スパイラル導体によってディファレンシャルモードフィルタを構成するなど、任意のコイル部品を任意に組み合わせて本発明によるコイル部品を構成することが可能である。また、同一種類のコイル部品を組み合わせて、本発明によるコイル部品を構成してもよい。コイル部品の種類によっては、ワイヤの本数や平面スパイラル導体の個数が上記実施の形態とは異なることも考えられるが、その場合であっても、端子電極を適宜増設又は減設することによって、適切に本発明によるコイル部品を構成することが可能である。また、本発明は、LANモジュールの他、2つ以上のコイル部品を必要とする任意の装置に適用可能である。"