ポリシリコン半導体層を備えたスイッチング素子と、前記スイッチング素子の上に配置された第1絶縁膜と、前記第1絶縁膜の上に配置された第1電極と、前記第1電極の上に配置された第2絶縁膜と、前記第2絶縁膜の上に配置され前記第1電極と向かい合うとともに前記スイッチング素子と電気的に接続され且つ第1方向に沿って複数のV字型スリットが並んで形成された第2電極と、前記第2電極を覆うとともに第1方向に直交する第2方向に平行な第1ラビング方向にラビング処理された第1配向膜と、を備えた第1基板と、前記第1基板と向かい合う側を覆うとともに第2方向に平行であって第1ラビング方向とは逆向きの第2ラビング方向にラビング処理された第2配向膜を備えた第2基板と、前記第1基板と前記第2基板との間に保持された液晶層と、を備え、前記V字型スリットは、第2方向に対して左回りに鋭角に交差する第3方向に沿って延出した第1中央部、前記第1中央部の一端側に繋がり第3方向に対して左回りに鋭角に交差する第4方向に沿って延出した第1端部、前記第1中央部の他端側に繋がり第4方向に沿って延出した第2端部、第2方向に対して右回りに鋭角に交差する第5方向に沿って延出した第2中央部、前記第2中央部の一端側に繋がり第5方向に対して左回りに鋭角に交差する第6方向に沿って延出した第3端部、及び、前記第2中央部の他端側に繋がり第6方向に沿って延出した第4端部を有し、前記第1端部と前記第3端部とが繋がったことを特徴とする液晶表示装置。複数の前記V字型スリットは、それぞれの前記第1端部と前記第3端部とで形成される頂角が第1方向に平行な同一直線上に位置するように形成されたことを特徴とする請求項1に記載の液晶表示装置。前記第1基板は、さらに、前記ポリシリコン半導体層に対して交差する第1ゲート電極及び第2ゲート電極を含むゲート配線と、前記ポリシリコン半導体層にコンタクトするソース配線と、を備えたことを特徴とする請求項1または2に記載の液晶表示装置。前記ゲート配線は、第1方向に沿って延出し、前記ソース配線と交差する交差部の間で当該画素の側に向かってシフトした配線部を含むことを特徴とする請求項3に記載の液晶表示装置。前記ソース配線は、第2方向に沿って延出し前記ゲート配線と交差する第1配線部、第3方向に沿って延出し前記第1中央部に並んで形成された第2配線部、及び、第5方向に沿って延出し前記第2中央部に並んで形成された第3配線部を含むことを特徴とする請求項3または4に記載の液晶表示装置。本実施形態の目的は、応答速度の高速化が可能であるとともに、透過率の低減を抑制しつつ高精細化が可能な液晶表示装置を提供することにある。本実施形態によれば、ポリシリコン半導体層を備えたスイッチング素子と、前記スイッチング素子の上に配置された第1絶縁膜と、前記第1絶縁膜の上に配置された第1電極と、前記第1電極の上に配置された第2絶縁膜と、前記第2絶縁膜の上に配置され前記第1電極と向かい合うとともに前記スイッチング素子と電気的に接続され且つ第1方向に沿って複数のV字型スリットが並んで形成された第2電極と、前記第2電極を覆うとともに第1方向に直交する第2方向に平行な第1ラビング方向にラビング処理された第1配向膜と、を備えた第1基板と、前記第1基板と向かい合う側を覆うとともに第2方向に平行であって第1ラビング方向とは逆向きの第2ラビング方向にラビング処理された第2配向膜を備えた第2基板と、前記第1基板と前記第2基板との間に保持された液晶層と、を備え、前記V字型スリットは、第2方向に対して左回りに鋭角に交差する第3方向に沿って延出した第1中央部、前記第1中央部の一端側に繋がり第3方向に対して左回りに鋭角に交差する第4方向に沿って延出した第1端部、前記第1中央部の他端側に繋がり第4方向に沿って延出した第2端部、第2方向に対して右回りに鋭角に交差する第5方向に沿って延出した第2中央部、前記第2中央部の一端側に繋がり第5方向に対して左回りに鋭角に交差する第6方向に沿って延出した第3端部、及び、前記第2中央部の他端側に繋がり第6方向に沿って延出した第4端部を有し、前記第1端部と前記第3端部とが繋がったことを特徴とする液晶表示装置が提供される。以下、本実施形態について、図面を参照しながら詳細に説明する。なお、各図において、同一又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する説明は省略する。ここでは、液晶表示装置の一例として、一方の基板に第1電極及び第2電極を備え、これらの第1電極と第2電極との間に形成される横電界すなわち、基板の主面にほぼ平行な電界を主に利用して液晶分子をスイッチングする液晶モードとして、FFSモードの液晶表示装置を例に説明する。図1は、本実施形態における液晶表示装置1の構成を概略的に示す図である。すなわち、液晶表示装置1は、アクティブマトリクスタイプの液晶表示パネルLPN、液晶表示パネルLPNに接続された駆動ICチップ2及びフレキシブル配線基板3、液晶表示パネルLPNを照明するバックライト4などを備えている。液晶表示パネルLPNは、第1基板であるアレイ基板ARと、アレイ基板ARに対向して配置された第2基板である対向基板CTと、これらのアレイ基板ARと対向基板CTとの間に保持された図示しない液晶層と、を備えて構成されている。このような液晶表示パネルLPNは、画像を表示するアクティブエリアACTを備えている。このアクティブエリアACTは、m×n個のマトリクス状に配置された複数の画素PXによって構成されている但し、m及びnは正の整数である。バックライト4は、図示した例では、アレイ基板ARの背面側に配置されている。このようなバックライト4としては、種々の形態が適用可能であり、また、光源として発光ダイオードLEDを利用したものや冷陰極管CCFLを利用したものなどのいずれでも適用可能であり、詳細な構造については説明を省略する。図2は、図1に示した液晶表示パネルLPNの構成及び等価回路を概略的に示す図である。液晶表示パネルLPNは、アクティブエリアACTにおいて、n本のゲート配線GG1~Gn、m本のソース配線SS1~Smなどを備えている。ゲート配線Gの各々は、概ね第1方向Xに沿ってそれぞれ延出している。また、ゲート配線Gは、第1方向Xに直交する第2方向Y沿って並列配置されている。ソース配線Sの各々は、ゲート配線Gと交差するようにそれぞれ延出している。また、ソース配線Sは、第1方向Xに沿って並列配置されている。各ゲート配線Gは、アクティブエリアACTの外側に引き出され、ゲートドライバGDに接続されている。各ソース配線Sは、アクティブエリアACTの外側に引き出され、ソースドライバSDに接続されている。これらのゲートドライバGD及びソースドライバSDの少なくとも一部は、例えば、アレイ基板ARに形成され、コントローラを内蔵した駆動ICチップ2と接続されている。各画素PXは、スイッチング素子SW、画素電極第2電極PE、対向電極第1電極CEなどを備えている。なお、本実施形態においては、液晶表示パネルLPNは、画素電極PE及び対向電極CEがアレイ基板ARに形成された構成であり、これらの画素電極PEと対向電極CEとの間に形成される電界を主に利用して液晶層LQの液晶分子をスイッチングする。画素電極PEと対向電極CEとの間に形成される電界は、アレイ基板ARの主面あるいは対向基板CTの主面にほぼ平行な横電界である。スイッチング素子SWは、例えば、nチャネル薄膜トランジスタTFTによって構成されている。なお、ここでは詳述しないが、本実施形態のスイッチング素子SWは、ポリシリコン半導体層を備えたダブルゲート構造を適用している。このスイッチング素子SWは、ゲート配線G及びソース配線Sと電気的に接続されている。アクティブエリアACTには、m×n個のスイッチング素子SWが形成されている。画素電極PEは、スイッチング素子SWと電気的に接続されている。アクティブエリアACTには、m×n個の画素電極PEが形成されている。対向電極CEは、例えばコモン電位である。この対向電極CEは、アレイ基板ARに形成された給電部VSと電気的に接続されている。次に、本実施形態における画素の構成についてより具体的に説明する。図3は、図2に示した液晶表示パネルLPNの画素PXを対向基板CTの側から見たときのアレイ基板ARの構造を概略的に示す平面図である。なお、ここでは、説明に必要な構成のみを図示しており、ポリシリコン半導体層SCが形成された層から第1電極に相当する対向電極CEの下層までを図示している。また、以下の説明では、第1方向Xと第2方向Yとが直交するものとし、第2方向Yに対して左回りに鋭角に交差する第3方向をD3とし、第3方向D3に対して左回りに鋭角に交差する第4方向をD4とし、第2方向Yに対して右回りに鋭角に交差する第5方向をD5とし、第5方向D5に対して左回りに鋭角に交差する第6方向をD6とする。後述するが、本実施形態では、液晶分子LMの初期配向方向は、例えば、第2方向Yと平行である。第3方向D3及び第5方向D5は、初期配向方向つまり第2方向Yを基準として対称に設定されることが望ましい。すなわち、第2方向Yと第3方向D3とのなす角度θ1は、第2方向Yと第5方向D5とのなす角度θ3と略同一であり、0°より大きく45°より小さい角度である。このなす角度θ1及びθ3については、5°~25°程度、より望ましくは10°前後とすることが液晶分子LMの配向制御の観点で極めて有効である。また、第4方向D4及び第6方向D6は、初期配向方向つまり第2方向Yを基準として対称に設定されることが望ましい。すなわち、第2方向Yと第4方向D4とのなす角度θ2は、なす角度θ1より大きく90°より小さい角度である。第2方向Yと第6方向D6とのなす角度θ4は、なす角度θ3より大きく90°より小さい角度である。なす角度θ2は、なす角度θ4と略同一である。スイッチング素子SWのポリシリコン半導体層SCは、略L字型に形成されている。すなわち、ポリシリコン半導体層SCは、第2方向Yに沿って延出した第1直線部SC1及び第1方向Xに沿って延出した第2直線部SC2を有している。ここでは、当該画素PXのポリシリコン半導体層SCのみを図示している。ゲート配線G1及びG2は、それぞれ第1方向Xに沿って延出している。ゲート配線G1は、図示した当該画素PXの上側に位置し、当該画素PXのスイッチング素子SWに接続されている。ゲート配線G2は、当該画素PXの下側に位置し、第2方向Yに沿った下側に位置する図示しない画素のスイッチング素子に接続されている。ソース配線S1及びS2の各々は、一部がV字型に屈曲している。ソース配線S1は、図示した当該画素PXの左側に位置し、当該画素PXのスイッチング素子SWに接続されている。ソース配線S2は、当該画素PXの右側に位置し、第1方向Xに沿った右側に位置する図示しない画素のスイッチング素子に接続されている。ゲート配線G1は、ポリシリコン半導体層SCの第1直線部SC1に対して交差する第1ゲート電極WG1及び第2直線部SC2に対して交差する第2ゲート電極WG2を含んでいる。また、ゲート配線G1は、ソース配線S1と交差する交差部C1とソース配線S2と交差する交差部C2との間において、当該画素PXの側に向かってシフトした配線部GLを含んでいる。この配線部GLは、第1方向Xに沿って延出している。なお、ゲート配線G2の配線部GLは、当該画素PXから離れる側に向かってシフトしている。他のゲート配線についてもゲート配線G1と同一構成であるが、図示及び説明は省略する。ソース配線S1は、コンタクトホールCH1を介してポリシリコン半導体層SCにコンタクトするコンタクト部CNTを含んでいる。また、このソース配線S1は、第1配線部SL1、第2配線部SL2、及び、第3配線部SL3を含んでいる。第1配線部SL1は、第2方向Yに沿って延出し、ゲート配線G1と交差する。この第1配線部SL1は、ポリシリコン半導体層SCの第1直線部SC1の上方にも位置している。第2配線部SL2は、第3方向D3に沿って延出している。第3配線部SL3は、第5方向D5に沿って延出している。なお、コンタクト部CNTは、第3配線部SL3に含まれる。このコンタクト部CNTは、ポリシリコン半導体層SCの一端に相当する第1直線部SC1の端部にコンタクトしている。ここに示した例では、第2配線部SL2は、第1配線部SL1と第3配線部SL3との間に位置し、その両端が第1配線部SL1及び第3配線部SL3と繋がっている。このため、第2配線部SL2及び第3配線部SL3は、V字形状をなす。なお、第3配線部SL3が第1配線部SL1と第2配線部SL2との間に位置し、第3配線部SL3の両端が第1配線部SL1及び第2配線部SL2と繋がっている場合、第2配線部SL2及び第3配線部SL3は、図3に示した例とは逆向きのV字形状をなす。他のソース配線についてもソース配線S1と同一構成であるが、図示及び説明は省略する。第1接続電極CN1は、コンタクトホールCH2を介してポリシリコン半導体層SCにコンタクトしている。この第1接続電極CN1は、ソース配線S1の第1配線部SL1とソース配線S2の第1配線部SL1との間に位置している。より具体的には、第1接続電極CN1は、ゲート配線G1の配線部GL、第2ゲート電極WG2、及び、ソース配線S2の第1配線部SL1によって囲まれた領域に配置されている。このような第1接続電極CN1は、ポリシリコン半導体層SCの他端に相当する第2直線部SC2の端部にコンタクトしている。柱状スペーサSPは、ポリシリコン半導体層SCの第1直線部SC1と第2直線部SC2とが交差する交差部の上に配置される。対向電極CEは、ソース配線S1の第2配線部SL2及び第3配線部SL3の上に位置するように配置され、第1方向Xに延在している。第2接続電極CN2は、第1接続電極CN1の上に配置され、対向電極CEから離間している。図4は、図2に示した液晶表示パネルLPNの画素PXを対向基板CTの側から見たときのアレイ基板ARの構造を概略的に示す平面図である。なお、ここでは、説明に必要な構成のみを図示しており、ソース配線S1などが形成された層から第2電極に相当する画素電極PEが形成された層までを図示している。図示しないスイッチング素子の第2接続電極CN2は、コンタクトホールCH3を介して第1接続電極CN1と電気的に接続されている。画素電極PEは、コンタクトホールCH4を介して第2接続電極CN2と電気的に接続されている。この画素電極PEには、複数のV字型スリットSTが形成されている。これらのスリットSTは、対向電極CEと向かい合うとともに第1方向Xに沿って並んで形成されている。図示した例では、当該画素PXの画素電極PEには、2つのスリットSTが形成されている。各スリットSTは同一形状であり、その形状について以下により具体的に説明する。スリットSTは、第1中央部STC1、第2中央部STC2、第1端部STE1、第2端部STE2、第3端部STE3、及び、第4端部STE4を有している。第1中央部STC1は、第3方向D3に沿って延出している。この第1中央部STC1は、ソース配線S1の第2配線部SL2に並んで形成されている。第1端部STE1は、第1中央部STC1の一端側画素PXの中央側に繋がり第4方向D4に沿って延出している。第2端部STE2は、第1中央部STC1の他端側画素PXの上側に繋がり第4方向D4に沿って延出している。また、第2端部SET2の先端は曲線になっている。図示した例では、これらの第1中央部STC1、第1端部STE1、及び、第2端部STE2は、当該画素PXの上側半分に位置し、逆S字形状をなしている。第2中央部STC2は、第5方向D5に沿って延出している。この第2中央部STC2は、ソース配線S1の第3配線部SL3に並んで形成されている。第3端部STE3は、第2中央部STC2の一端側画素PXの中央側に繋がり第6方向D6に沿って延出している。第4端部STE4は、第2中央部STC2の他端側画素PXの下側に繋がり第6方向D6に沿って延出している。また、第4端部SET2の先端は曲線になっている。図示した例では、これらの第2中央部STC2、第3端部STE3、及び、第4端部STE4は、当該画素PXの下側半分に位置し、S字形状をなしている。V字型のスリットSTは、画素PXの上側半分に位置し逆S字形状をなす第1端部STE1と、画素PXの下側半分に位置しS字形状をなす第3端部STE3とが画素PXの中央で繋がることによって形成されている。このようなスリットSTにおいて、第1端部STE1と第3端部STE3とによって形成される頂角は、図示したような第1方向Xに平行な直線Lの上に位置する。つまり、画素電極PEの複数のスリットSTは、それぞれの頂角が同一直線L上に位置するように形成されている。次に、本実施形態における液晶表示装置1の構造について、以下により詳細に説明する。図5は、図3に示したA-A線で切断した液晶表示装置1の概略断面図である。すなわち、アレイ基板ARは、ガラス板やプラスチック基板などの光透過性を有する第1絶縁基板10を用いて形成されている。このアレイ基板ARは、第1絶縁基板10の対向基板CTに対向する側に、スイッチング素子SW、画素電極PE、第1配向膜AL1などを備えている。ここに示したスイッチング素子SWは、トップゲート型、ダブルゲート構造の薄膜トランジスタである。スイッチング素子SWのポリシリコン半導体層SCは、第1絶縁基板10の上に配置されている。このようなポリシリコン半導体層SCは、ゲート絶縁膜11によって覆われている。また、ゲート絶縁膜11は、第1絶縁基板10の上にも配置されている。なお、第1絶縁基板10とポリシリコン半導体層SCとの間に、絶縁膜としてアンダーコート層を配置しても良い。スイッチング素子SWの第1ゲート電極WG1及び第2ゲート電極WG2は、ゲート絶縁膜11の上に配置され、ポリシリコン半導体層SCの直上に位置している。これらの第1ゲート電極WG1及び第2ゲート電極WG2は、層間絶縁膜12によって覆われている。また、層間絶縁膜12は、ゲート絶縁膜11の上にも配置されている。なお、図示を省略したゲート配線もゲート絶縁膜11の上に配置され、層間絶縁膜12によって覆われている。このような第1ゲート電極WG1及び第2ゲート電極WG2や、ゲート配線は、例えば、モリブデンMoやタングステンWなどの導電材料によって形成されている。このため、ゲート配線などは、第2方向Yに隣接する画素間を遮光する遮光層としても機能する。コンタクト部CNTを含むソース配線S1、及び、第1接続電極CN1は、層間絶縁膜12の上に配置されている。コンタクト部CNTは、ゲート絶縁膜11及び層間絶縁膜12を貫通するコンタクトホールCH1を介してポリシリコン半導体層SCにコンタクトしている。第1接続電極CN1は、ゲート絶縁膜11及び層間絶縁膜12を貫通するコンタクトホールCH2を介してポリシリコン半導体層SCにコンタクトしている。このようなソース配線S1や第1接続電極CN1は、例えば、アルミニウムAlやチタンTiなどの導電材料によって形成されている。このため、ソース配線などは、第1方向Xに隣接する画素間を遮光する遮光層としても機能する。これらのソース配線S1や第1接続電極CN1は、第1絶縁膜21によって覆われている。また、この第1絶縁膜21は、層間絶縁膜12の上にも配置されている。このような第1絶縁膜21は、例えば、透明な樹脂材料によって形成されている。対向電極CE及び第2接続電極CN2は、第1絶縁膜21の上に配置されている。第2接続電極CN2は、第1絶縁膜21を貫通するコンタクトホールCH3を介して第1接続電極CN1に電気的に接続されている。これらの対向電極CE及び第2接続電極CN2は、例えば、インジウムティンオキサイドITOやインジウムジンクオキサイドIZOなどの光透過性を有する導電材料によって形成されている。これらの対向電極CE及び第2接続電極CN2は、第2絶縁膜22によって覆われている。また、この第2絶縁膜22は、第1絶縁膜21の上にも配置されている。このような第2絶縁膜22は、例えば、窒化シリコンSiNなどの無機系材料によって形成されている。画素電極PEは、第2絶縁膜22の上に配置されている。この画素電極PEは、第2絶縁膜22を貫通するコンタクトホールCH4を介して第2接続電極CN2に電気的に接続されている。このような画素電極PEは、例えば、ITOやIZOなどの光透過性を有する導電材料によって形成されている。柱状スペーサSPは、第2絶縁膜22の上に形成されている。このような柱状スペーサSPは、例えば、樹脂材料によって形成されている。画素電極PE、柱状スペーサSP、及び、第2絶縁膜22は、第1配向膜AL1によって覆われている。この第1配向膜AL1は、第1ラビング方向RB1にラビング処理されている。ここでは、第1ラビング方向RB1は、第2方向Yに平行である。配向膜AL1は、例えば、ポリイミドPIによって形成されている。一方、対向基板CTは、ガラス板やプラスチック基板などの光透過性を有する第2絶縁基板30を用いて形成されている。この対向基板CTは、第2絶縁基板30のアレイ基板ARに対向する側に、ブラックマトリクス31、第2配向膜AL2などを備えている。ブラックマトリクス31は、第2絶縁基板30の上において、ゲート配線、ソース配線、スイッチング素子SWなどの直上に位置するように配置されている。このようなブラックマトリクス31は、例えば、黒色に着色された樹脂材料やクロムCrなどの遮光性の金属材料によって形成されている。図示した例では、ブラックマトリクス31は、第2配向膜AL2によって覆われている。この第2配向膜AL2は、第2ラビング方向RB2にラビング処理されている。ここでは、第2ラビング方向RB2は、第2方向Yに平行であって、第1ラビング方向RB1とは逆向きの方向である。第2配向膜AL2は、例えば、ポリイミドPIによって形成されている。上述したようなアレイ基板ARと対向基板CTとは、第1配向膜AL1及び第2配向膜AL2が向かい合うように配置されている。このとき、アレイ基板ARと対向基板CTとの間には、柱状スペーサSPにより所定のセルギャップが形成される。アレイ基板ARと対向基板CTとは、所定のセルギャップが形成された状態で図示しないシール材によって貼り合わせられている。液晶層LQは、アレイ基板ARと対向基板CTとの間に形成されたセルギャップに保持され、第1配向膜AL1と第2配向膜AL2との間に配置されている。液晶層LQは、液晶分子LMを含んでいる。このような液晶層LQは、ポジ型の液晶材料によって構成されている。アレイ基板ARの外面、つまり、アレイ基板ARを構成する第1絶縁基板10の外面には、第1光学素子OD1が接着剤などにより貼付されている。また、対向基板CTの外面、つまり、対向基板CTを構成する第2絶縁基板30の外面には、第2光学素子OD2が接着剤などにより貼付されている。第1光学素子OD1は、第1偏光軸を有する第1偏光板PL1を含んでいる。この第1偏光軸は、例えば、第1方向Xと平行に設定されている。第2光学素子OD2は、第2偏光軸を有する第2偏光板PL2を含んでいる。この第2偏光軸は、例えば、第2方向Yと平行に設定され、第1偏光軸と直交する。図6は、図4に示したB-B線で切断した液晶表示装置1の概略断面図である。この図6に示した領域は、実質的に表示に寄与する画素開口部に相当する。なお、ここでは、図5を参照して説明した構成については同一の参照符号を付して詳細な説明を省略する。アレイ基板ARについて、第2絶縁膜22の上に配置された画素電極PEは、第2絶縁膜22の下に配置された対向電極CEと向かい合っている。画素電極PEには、複数のスリットSTが形成されている。当然のことながら、これらのスリットSTも対向電極CEと向かい合っている。これらのスリットSTは、画素電極PEを第2絶縁膜22まで貫通したものである。第1配向膜AL1は、画素電極PEを覆うとともに、スリットSTから露出した第2絶縁膜22を覆っている。対向基板CTは、第2絶縁基板30のアレイ基板ARに対向する側に、カラーフィルタ32及び第2配向膜AL2を備えている。このようなカラーフィルタ32には、詳述しないが、赤色画素に対応して配置される赤色カラーフィルタ、青色画素に対応して配置される青色カラーフィルタ、及び、緑色画素に対応して配置される緑色カラーフィルタが含まれる。これらの赤色カラーフィルタ、青色カラーフィルタ、及び、緑色カラーフィルタは、それぞれの色に着色された樹脂材料によって形成されている。上述したような横電界を利用した液晶モードにおいては、対向基板CTの液晶層LQに接する面が平坦であることが望ましく、対向基板CTは、さらに、ブラックマトリクス31及びカラーフィルタ32と第2配向膜AL2との間に比較的厚い膜厚のオーバーコート層を備えていてもよい。このようなオーバーコート層は、例えば、透明な樹脂材料によって形成される。本実施形態では、画素電極PEと対向電極CEとの間に電位差が形成されていないつまり、液晶層LQに電圧が印加されていない無電界時において、液晶表示パネルLPNの透過率が最低となるつまり、黒色画面を表示するノーマリーブラックモードを実現している。すなわち、このような液晶表示装置1においては、無電界時には、液晶分子LMの各々は、それぞれの長軸が第1配向膜AL1及び第2配向膜AL2による配向規制力により第1ラビング方向RB1及び第2ラビング方向RB2と平行な第2方向Yを向くように配向されている図3の点線で示した液晶分子LMを参照。つまり、ここに示した例では、液晶分子LMの初期配向方向は、第2方向Yである。このような状態では、バックライト4からのバックライト光は、光学素子OD1を透過した後、液晶表示パネルLPNを透過し、光学素子OD2に吸収される黒色画面表示。一方、この液晶表示装置1において、画素電極PEと対向電極CEとの間に電位差が形成されたつまり、液晶層LQに電圧が印加された電圧印加時には、画素電極PEと対向電極CEとの間に横電界フリンジ電界が形成される。この横電界は、主としてスリットSTを介してスリットSTの長軸に対して略直交する方位に形成される。このとき、液晶分子LMの配向状態は、液晶分子LMの長軸が初期配向方向から横電界に略平行な方向を向くように変化する。例えば、図3に示した例において、画素PXの上側半分の領域に位置する液晶分子LMは、点線で示した初期配向方向から時計回りに回転し、横電界と略平行な方向を向くように配向する。また、画素PXの下側半分の領域に位置する液晶分子LMは、点線で示した初期配向方向から反時計回りに回転し、横電界と略平行な方向を向くように配向する。このとき、画素PXの上側半分の領域と、下側半分の領域とでは、液晶分子LMの配向方向は異なるため、一画素内にマルチドメインを形成することが可能となる。このように、液晶分子LMの長軸の配向方位が初期配向方向から変化すると、液晶層LQを透過する光に対する変調率が変化する。このため、バックライト4から出射され液晶表示パネルLPNを透過したバックライト光の一部は、第2光学素子OD2を透過する白色画面表示。つまり、液晶表示パネルLPNの透過率は、横電界の大きさに依存して変化する。横電界を利用した液晶モードでは、このようにして選択的にバックライト光を透過し、画像を表示する。このような本実施形態によれば、一画素内にマルチドメインを形成することが可能となるため、複数の方向での視野角を光学的に補償することができ、広視野角化が可能となる。したがって、表示品位の良好な液晶表示装置を提供することが可能となる。また、各画素PXにおいて、ポリシリコン半導体層SCを備えたスイッチング素子SWを適用し、このスイッチング素子SWを介して画素電極PEに信号電圧を書き込んでいる。このポリシリコン半導体層SCは、アモルファスシリコン半導体層と比較して、移動度が高いため、応答速度の高速化が可能となる。また、スイッチング素子SWは、ダブルゲート構造の薄膜トランジスタによって構成されているため、オフ電流を十分に低減することが可能となる。また、画素電極PEに形成されたスリットSTについて、画素PXの上側半分に形成されたスリットのうちの第1端部STE1は画素PXの下側半分に形成されたスリットのうちの第3端部STE3と繋がって頂角を形成する。このとき、第1端部STE1の延出方向である第4方向D4と液晶分子LMの初期配向方向である第2方向Yとのなす角度θ2は、この第1端部STE1が繋がる第1中央部STC1の延出方向である第3方向D3と第2方向Yとのなす角度θ1より大きい。また、第2端部STE2の延出方向である第4方向D4と液晶分子LMの初期配向方向である第2方向Yとのなす角度θ2は、この第2端部STE2が繋がる第1中央部STC1の延出方向である第3方向D3と第2方向Yとのなす角度θ1より大きい。同様に、第3端部STE3の延出方向である第6方向D6と液晶分子LMの初期配向方向である第2方向Yとのなす角度θ4は、この第3端部STE3が繋がる第2中央部STC2の延出方向である第5方向D5と第2方向Yとのなす角度θ3より大きい。また、第4端部STE4の延出方向である第6方向D6と液晶分子LMの初期配向方向である第2方向Yとのなす角度θ4は、この第4端部STE4が繋がる第2中央部STC2の延出方向である第5方向D5と第2方向Yとのなす角度θ3より大きい。このため、画素電極PEと対向電極CEとの間に電位差が形成された場合には、第1端部STE1、第2端部STE2、第3端部STE3、第4端部SET4の各端部の延出方向と直交する方向に電界が生じる。したがって、スリットの端部において電界の生じる方向と液晶分子LMの初期配向方向が直交しないので、画素電極PEと対向電極CEとの間に生じる電界によって液晶分子の配向する方向は一様に決まる。これにより、第1中央部STC1付近の液晶分子LM、第1端部STE1付近の液晶分子LM、及び、第2端部STE2付近の液晶分子LMと、第3端部STE3付近の液晶分子LM、第2中央部STC2付近の液晶分子LM、及び、第4端部STE4付近の液晶分子LMのそれぞれの配向方向が連続的に変化する。特に第2端部STE2と第4端部STE4の先端部分は曲線であることから電界方向も曲線に沿って連続的に変化し、また、上述のとおり配向方向が一様に定まることから、画素中央付近からスリットの端部まで液晶分子LMが連続的に変化する。このように、スリットST付近において、液晶分子LMの配向の連続性を保つことが可能となるため、画素PXの中央付近及び端部付近でのディスクリネーションの発生が抑制される。したがって、各画素PXでの透過率の低減を最小限に抑制することが可能となる。また、当該画素PXの上側に位置するゲート配線G1は、ソース配線S1及びS2との交差部の間で、当該画素PXに向かってシフトした配線部GLを含んでいる。同様に、当該画素PXの下側に位置するゲート配線G2は、当該画素PXから離れる側にシフトした配線部GLを含んでいる。このため、当該画素PXにおいて、ゲート配線が一直線状に形成された場合と比較して、画素電極PEを配置する領域を拡大することができ、表示に寄与する画素開口部の面積を拡大することが可能となる。したがって、透過率の低減を抑制しつつ高精細化が可能となる。特に、携帯電話やスマートフォンをはじめとする各種携帯端末機器の表示装置には、小型でありながら高解像度であることが要求されている。本実施形態の構成の液晶表示装置は、透過率の低減を抑制しつつ高精細化が可能であるため、一画素のサイズが極めて小さい小型の表示装置に適した構成であるといえる。次に、本実施形態の変形例について説明する。図7は、図2に示した液晶表示パネルLPNの画素PXを対向基板CTの側から見たときのアレイ基板ARの他の構造を概略的に示す平面図である。なお、ここでは、説明に必要な構成のみを図示しており、ソース配線S1などが形成された層から画素電極PEが形成された層までを図示している。ソース配線S1においては、第3配線部SL3が第1配線部SL1と第2配線部SL2との間に位置し、第3配線部SL3の両端が第1配線部SL1及び第2配線部SL2と繋がっている。この場合、第2配線部SL2及び第3配線部SL3は、図3に示した例とは逆向きのV字形状をなす。他のソース配線についてもソース配線S1と同一構成である。画素電極PEに形成されたスリットSTは、第1中央部STC1、第2中央部STC2、第1端部STE1、第2端部STE2、第3端部STE3、及び、第4端部STE4を有している。この図7に示した例では、図4に示した例と比較して、第1中央部STC1、第1端部STE1、及び、第2端部STE2が当該画素PXの下側半分に位置し、第2中央部STC2、第3端部STE3、及び、第4端部STE4が当該画素PXの上側半分に位置している点で相違している。第1中央部STC1は、第3方向D3に沿って延出している。第1端部STE1は、第1中央部STC1の一端側画素PXの中央側に繋がり第4方向D4に沿って延出している。第2端部STE2は、第1中央部STC1の他端側画素PXの下側に繋がり第4方向D4に沿って延出している。これらの第1中央部STC1、第1端部STE1、及び、第2端部STE2は、逆S字形状をなしている。第2中央部STC2は、第5方向D5に沿って延出している。第3端部STE3は、第2中央部STC2の一端側画素PXの中央側に繋がり第6方向D6に沿って延出している。第4端部STE4は、第2中央部STC2の他端側画素PXの上側に繋がり第6方向D6に沿って延出している。これらの第2中央部STC2、第3端部STE3、及び、第4端部STE4は、S字形状をなしている。V字型のスリットSTは、画素PXの下側半分に位置し逆S字形状をなす第1端部STE1と、画素PXの上側半分に位置しS字形状をなす第3端部STE3とが画素PXの中央で繋がることによって形成されている。このようなスリットSTは、図4に示した例のスリットとは逆向きのV字形状をなしている。このような変形例においても、液晶分子LMの初期配向方向を第2方向Yと平行な方向とした場合、上述した例と同様の効果が得られる。以上説明したように、本実施形態によれば、応答速度の高速化が可能であるとともに、透過率の低減を抑制しつつ高精細化が可能な液晶表示装置を提供することができる。なお、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これらの新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。