"複数の低速信号転送用フレームを高速信号転送用フレームにマッピングするフレームマッピング装置であって、前記低速信号転送用フレームの最小単位を1チャネルとして前記高速信号転送用フレームに多重可能な最大信号チャネル数分設けられ、供給される前記複数の低速信号転送用フレームをバッファリングするバッファと、前記低速信号転送用フレームの周波数調整情報の判定を行う前記最大信号チャネル数分の判定部と、前記最大信号チャネル数分のバッファから出力される信号を供給されるバレルシフタと、前記複数の低速信号転送用フレームそれぞれについての外部設定と前記判定部の判定結果に応じて前記バレルシフタを制御して前記高速信号転送用フレームにマッピングする制御部と、を有することを特徴とするフレームマッピング装置。請求項1記載のフレームマッピング装置において、前記制御部は、一の前記低速信号転送用フレームが複数チャネルで構成されるとき、前記複数チャネルを一のグループとしてグループ単位にコンカチネーション動作するよう前記バレルシフタを制御することを特徴とするフレームマッピング装置。請求項2記載のフレームマッピング装置において、前記判定部は、前記低速信号転送用フレームが非同期マッピング方式でマッピングされるときに周波数調整情報の判定を行うことを特徴とするフレームマッピング装置。複数の低速信号転送用フレームを高速信号転送用フレームにマッピングするフレームマッピング方法であって、前記低速信号転送用フレームの最小単位を1チャネルとして前記高速信号転送用フレームに多重可能な最大信号チャネル数分設けられたバッファに、供給される前記複数の低速信号転送用フレームをバッファリングし、前記最大信号チャネル数分の判定部で前記低速信号転送用フレームの周波数調整情報の判定を行い、前記最大信号チャネル数分のバッファから出力される信号をバレルシフタに供給し、前記複数の低速信号転送用フレームそれぞれについての外部設定と前記判定部の判定結果に応じて前記バレルシフタを制御して前記高速信号転送用フレームにマッピングすることを特徴とするフレームマッピング方法。請求項4記載のフレームマッピング方法において、一の前記低速信号転送用フレームが複数チャネルで構成されるとき、前記複数チャネルを一のグループとしてグループ単位にコンカチネーション動作するよう前記バレルシフタを制御することを特徴とするフレームマッピング方法。請求項5記載のフレームマッピング方法において、前記判定部は、前記低速信号転送用フレームが非同期マッピング方式でマッピングされるときに周波数調整情報の判定を行うことを特徴とするフレームマッピング方法。図11に従来のODU2×4をODU3OTU3に多重する多重部及びマッピング部の一例の構成図を示す。この場合、クロック載せ換え用バッファ31と、中間フレームODTU23化部32及びJC判定部33は、入力するODU2フレーム単位に具備し個別に動作する構成が可能である。その後に、ポート対応スイッチ34と、スロット対応スイッチ35、OTU3フレーム化部を設けている。図12に従来のODU2とODU1を混在でODU3OTU3に多重する多重部及びマッピング部の一例の構成図を示す。この場合、ODU2をODU3に多重する場合は最大4チャネルCH、ODU1をODU3に多重する場合は最大16チャネルの多重可能である。ODU2とODU1の混在の形態を柔軟に対応するためには、入力フレーム1チャネルに対してバッファ31、中間フレームODTU13、ODTU23化部32及びJC判定部33を、ODTU23用ブロック37とODTU13用ブロック38で個別に具備することになる。例えば、ODU2フレーム1チャネルとODU1フレーム12チャネルを混在でODU3に多重する場合、ODTU23用ブロック37内のODU2フレーム3チャネル分のバッファ31、中間フレーム化部32及びJC判定部33と、ODTU13用ブロック38内のODU1フレーム4チャネル分のバッファ31、中間フレーム化部32及びJC判定部33が使用されず、冗長状態となり、回路規模的に無駄が発生するという問題があった。図13に従来のODU2とODU1とODU0を混在でODU3OTU3に多重する多重部及びマッピング部の一例の構成図を示す。この場合、ODU2をODU3に多重する場合は最大4チャネル、ODU1をODU3に多重する場合は最大16チャネル、ODU0をODU3に多重する場合は最大32チャネルが多重可能である。このため、ODU2とODU1の混在の形態を柔軟に対応するためには、入力フレーム1チャネルに対してバッファ31、中間フレームODTU03、ODTU13、ODTU23化部32及びJC判定部33を、ODTU23用ブロック37とODTU13用ブロック38とODTU03用ブロック39で個別に具備することになる。この場合も図9の場合と同様にして、ODTU23用ブロック37、ODTU13用ブロック38、ODTU03用ブロック39それぞれでバッファ31、中間フレーム化部32及びJC判定部33が使用されず、冗長状態となり、回路規模的に無駄が発生するという問題があった。従来の多重部では、入力するODUjフレームの種類が増えるほど内部の対応回路が莫大に増大してしまう。ITU-Tでは、図7及び図8に示すように記載する多種の多重変換が規格化されており、OTN伝送装置では多種の多重変換をサポートしなければならず、回路規模が大きくなるという問題があった。開示のフレームマッピング装置は、回路規模の増大を抑制することを目的とする。開示の一実施形態によるフレームマッピング装置は、複数の低速信号転送用フレームを高速信号転送用フレームにマッピングするフレームマッピング装置であって、前記低速信号転送用フレームの最小単位を1チャネルとして前記高速信号転送用フレームに多重可能な最大信号チャネル数分設けられ、供給される前記複数の低速信号転送用フレームをバッファリングするバッファと、前記低速信号転送用フレームの周波数調整情報の判定を行う前記最大信号チャネル数分の判定部と、前記最大信号チャネル数分のバッファから出力される信号を供給されるバレルシフタと、前記複数の低速信号転送用フレームそれぞれについての外部設定と前記判定部の判定結果に応じて前記バレルシフタを制御して前記高速信号転送用フレームにマッピングする制御部と、を有する。本実施形態によれば、回路規模の増大を抑制することができる。以下、図面に基づいて実施形態を説明する。<多重及びマッピング回路>図14に多重及びマッピング回路の一実施形態の概略構成図を示す。この多重部及びマッピング部は図5又は図6におけるHOインタフェース部11,12内の多重部15とOTUkマッピング部16に相当する。図14において、多重及びマッピング回路40の入力側はフレーム種別に依存せず、出力側のHO_ODUkフレームに多重可能な、ODUフレームの最小単位であるODU0を1チャネルCHとする、最大信号チャネル数だけのバッファとJC判定部を有している。図14ではOTU3フレームを生成する構成を示しており、OTU3フレームはODU0を最大32チャネル多重可能なため、入力チャネルを32チャネル具備し、クロック載せ換え用バッファ41-1~41-32と、JC判定部42-1~42-32を有している。バッファ41-1~41-32は32チャネル分の入力信号をバッファリングし、多重及びマッピング部40の内部クロックで読み出すことでクロック載せ換えを行い、バッファ41-1~41-32から読み出された信号はバレルシフタ43に供給される。また、JC判定部42-1~42-32は32チャネル分の入力信号それぞれの周波数調整情報であるJCバイト情報を判定してバレルシフタ制御部44に供給する。ここで、GMP方式ではJCバイト情報に応じて、OPUkペイロード部にスタッフバイトが挿入されるため、バレルシフタ43においてスタッフ位置がどこであろうと問題にならない。しかし、AMP方式ではJCバイト情報に応じてOPUkオーバーヘッドのNJOバイトにデータが挿入され、また、OPUkペイロード部のPJO1バイトとPOJ2バイトにスタッフバイトが挿入されるため、バレルシフタ43においてスタッフ位置を認識しておく必要がある。このため、JC判定部42-1~42-32はAMP方式のJCバイト情報を判定して、このAMP方式のJCバイト情報をバレルシフタ制御部44に供給している。バレルシフタ43はOTU3フレームを処理するだけの能力を持ち、中間フレーム化及びポートスイッチ及びスロットスイッチの処理を合わせて実行する。バレルシフタ43にはCPUインタフェース45を介してCPU47から中間フレーム化及びポートスイッチ及びスロットスイッチ等の処理に関する外部設定が供給され、バレルシフタ制御部44にコンカチネーショングループを設定される。バレルシフタ43はバレルシフタ制御部44の制御により上記外部設定に従ってコンカチネーショングループ毎に中間フレーム化を行い、JC判定部42-1~42-32のJC判定によるスタッフ制御を実行する。また、バレルシフタ43は32チャネルの入力ポートと出力ポートとの間でトリビュータリスロット番号を入れ替えるポートスイッチやスロットスイッチも実行する。ポートスイッチやスロットスイッチを実行する命令信号は、CPU47等の外部から設定する。バレルシフタ43の出力する32チャネル分の信号はOTU3フレーム化部46に供給され、OTU3フレーム化部46にて32チャネル分の信号がOTU3フレームにマッピングされ、更にオーバーヘッド及びFECを付加されてOTU3フレームが生成され出力される。図15AにOPU3フレームにおけるトリビュータリスロット配置を示す。ここでは、32フレーム分のOTU3フレームで構成される1マルチフレームのOTU3フレームを示しており、各フレームの第17列~第3824列にトリビュータリスロット番号を記載している。1TSトリビュータリスロットの帯域が2.5Gbpsの場合、図15Bの左欄に示すようにMFASに応じたtsの値は1~16であり、1TSの帯域が1.25Gbpsの場合、図15Bの右欄に示すようにMFASに応じたtsの値は1~32である。図15AのOPU3フレームにおける第1フレームのオーバーヘッドの第15列及び第16列にはトリビュータリスロット番号1に多重されたODUjフレームのJC情報が格納され、i番目のフレームのオーバーヘッドの第15列及び第16列にはトリビュータリスロット番号iに多重されたODUjフレームのJC情報が格納されている。図16は多重及びマッピング回路40でODU2フレーム×4チャネルをOTU3フレームに多重する場合の実施形態を示す。ODU2フレームは1チャネル当りODU0フレームの8チャネル分の容量を持つため、図14中の入力信号8チャネルを1グループコンカチネーショングループとしてODU2フレーム1チャネルを処理する。このため、入力信号8チャネルに括りつけで動作するバッファ及びJC判定部についても8個1グループでコンカチネーション動作させる。このコンカチネーション動作は、CPU47からのグループ設定I_MSIDTをバレルシフタ制御部44からバッファ41-1~41-32及びJC判定部42-1~42-32に供給することで実現する。つまり、バッファ41-1~41-8及びJC判定部42-1~42-8は第1グループを形成してコンカチネーション動作を行い、バッファ41-9~41-16及びJC判定部42-9~42-16は第2グループを形成してコンカチネーション動作を行う。また、バッファ41-17~41-24及びJC判定部42-17~42-24は第3グループを形成してコンカチネーション動作を行い、バッファ41-25~41-32及びJC判定部42-25~42-32は第4グループを形成してコンカチネーション動作を行う。図17は多重及びマッピング回路40でODU2フレーム×3チャネルとODU1フレーム×4チャネルをOTU3フレームに多重する場合の実施形態を示す。ODU2フレームは1チャネル当りODU0フレームの8チャネル分の容量を持ち、ODU1フレームは1チャネル当りODU0フレームの2チャネル分の容量を持つため、図14中の入力信号8チャネルを1グループとしてODU2フレーム1チャネルを処理するため、入力信号8チャネルに括りつけで動作するバッファ及びJC判定部についても8個1グループでコンカチネーション動作させる。また、入力信号2チャネルを1グループとしてODU1フレーム1チャネルを処理するため、入力信号2チャネルに括りつけで動作するバッファ及びJC判定部についても2個1グループでコンカチネーション動作させる。このコンカチネーション動作は、CPU47からのグループ設定I_MSIDTをバレルシフタ制御部44からバッファ41-1~41-32及びJC判定部42-1~42-32に供給することで実現する。つまり、バッファ41-1~41-8及びJC判定部42-1~42-8は第1グループを形成してコンカチネーション動作を行い、バッファ41-9~41-16及びJC判定部42-9~42-16は第2グループを形成してコンカチネーション動作を行い、バッファ41-17~41-24及びJC判定部42-17~42-24は第3グループを形成してコンカチネーション動作を行う。また、バッファ41-25~41-26及びJC判定部42-25~42-26は第4グループを形成してコンカチネーション動作を行い、バッファ41-27~41-28及びJC判定部42-27~42-28は第5グループを形成してコンカチネーション動作を行い、バッファ41-29~41-30及びJC判定部42-29~42-30は第6グループを形成してコンカチネーション動作を行い、バッファ41-31~41-32及びJC判定部42-31~42-32は第7グループを形成してコンカチネーション動作を行う。図18に多重及びマッピング回路の一実施形態の全体構成図を示す。この多重部及びマッピング部は図5又は図6におけるHOインタフェース部11,12内の多重部15とOTUkマッピング部16に相当する。図18において、多重及びマッピング回路50の入力ポート51には対向するHOインタフェース部12,11から例えば5系統のHO_ODUj信号が供給され、また、入力ポート52にはLOインタフェース部21から例えば5系統のLO_ODUj信号が供給される。上記のHO_ODUj信号及びLO_ODUj信号それぞれはシリアル/パラレル変換部SerDes53でパラレル化されてメモリES54に供給され、メモリ54においてクロック載せ換えを行った後、バッファ及びJC判定部55-1~55-10に供給される。バッファ及びJC判定部55-1~55-10それぞれはバイト単位で各8回路設けられており、図14におけるバッファ41-1~41-32及びJC判定部42-1~42-32に対応するものである。バッファ及びJC判定部55-1~55-10それぞれのバッファから読み出された各8バイトのデータはバレルシフタ56に供給される。バレルシフタ56は図14におけるバレルシフタ43に対応し、バレルシフタ56においてコンカチネーショングループ毎に中間フレーム化を行い、かつ、スタッフ制御を実行する。これと共に、入力ポートと出力ポートとの間でトリビュータリスロット番号を入れ替えるポートスイッチやスロットスイッチを実行する。バレルシフタ56の出力する8バイト×10系統のデータはフレーム化部57に供給される。OTUフレーム化部57は図14におけるOTU3フレーム化部46に対応し、OTUフレーム化部57で上記データはOTUフレームにマッピングされ、更にオーバーヘッド及びFECを付加されてOTUフレームが生成される。このOTUフレームは電気/光変換部E/O58で光信号に変換されて出力される。<バレルシフタの構成>図19にバレルシフタ43及びバレルシフタ制御部44の一実施形態の構成図を示す。図19において、バレルシフタ制御部44はフレームカウンタ61、タイミング生成部62、CH並び替え選択信号生成部63、ストックレジスタ選択信号生成部64、データ要求生成部65、データ量監視部66を有している。バレルシフタ43はストックレジスタ及びバレルシフト部67、データ選択及び信号生成部68を有している。フレームカウンタ61はOTU3フレーム化部46から供給されるフレームパルスを基準としてOTU3フレームの行rowと列columnをカウントする。countする。タイミング生成部62はOTU3フレーム化部46からマルチフレームカウント数を供給され、フレームカウンタ61からOTU3フレームの行と列のカウント数を供給される。また、JC判定部42-1~42-32からJCバイト情報が供給される。また、CPUインタフェース45を介して外部設定信号であるグループ内トップ表示I_MBTOP、グループ内位置表示I_MBPOS、PJO解釈、入力フォーマットとグループ設定I_MSIDT、ペイロードタイプ2.5Gbps/1.25Gbps、等のMSIMultiplexstructureidentifier情報が供給される。タイミング生成部62は上記情報に基づいて、ペイロードイネーブル、バレルシフトを行うバレルシフト制御タイミング、データ選択タイミングTS別enable、TS別のFASタイミングNJO実施タイミング、TS別のPJOタイミングPJO実施タイミング等のタイミング信号と、JC判定後のJC値を生成する。CH並び替え選択信号生成部63は外部設定信号である入力フォーマットとグループ設定I_MSIDT、ペイロードタイプ、JC判定後の自分の変化先チャネル番号であるバレルシフト選択設定I_MBBST、及び、ペイロードイネーブル、バレルシフト制御タイミングから、ストックレジスタのデータ量によってバレルシフトされるデータの選択信号dataselを生成する。ストックレジスタ選択信号生成部64はペイロードイネーブル、バレルシフト制御タイミング、TS別イネーブル、及び、データ量監視部66からのストック情報から、ストックレジスタの空位置へ書き込むためにバレルシフトされるデータの選択信号stockselを生成する。データ要求生成部65はペイロードイネーブル、バレルシフト制御タイミング、TS別イネーブル、及び、データ量監視部66からのストック情報から、ストックレジスタの空情報を見てデータを読み出すかを決定し、データ要求信号datarequestを生成する。データ量監視部66はバレルシフト制御、TS別イネーブル、JC判定後のJC値等から、ストックレジスタにストックしているデータ量を監視する。ストックレジスタ及びバレルシフト部67はバッファ41-1~41-32からバイト単位でチャネル数分のデータを供給され、フレームパルス、JC判定後のJC値、選択信号stockselに基づいて、ストックレジスタにデータをストックし、データのバレルシフトを行う。ストックレジスタ及びバレルシフト部67の出力はJC処理後の整列データなので、そのままOTUkフレームのペイロードにマッピングすることができる。データ選択及び信号生成部68はストックレジスタ及びバレルシフト部67からバイト単位でチャネル数分のデータを供給され、フレームパルス、JC判定後のJC値、ペイロードイネーブル、TS別のFASタイミング、TS別のPJOタイミング、選択信号datasel、データ要求信号datarequestに基づいて、OTUkフレーム例えばOTU3フレームのペイロードにデータをマッピングする。また、フレームパルスとデータイネーブル信号dataenableを生成してOTUkフレームと共にOTU3フレーム化部46に供給する。<バレルシフタの外部設定>図20にCPUからの外部設定の一例を示す。図20にはチャネル1~32それぞれに対して、JC判定後の自分の変化先であるバレルシフト選択設定I_MBBST、グループ内トップ表示I_MBTOP、入力フォーマットとグループ設定I_MSIDT、グループ内位置表示I_MBPOSそれぞれが設定されている。なお、グループ設定とは、マルチフレーム構成でコンカチネーション動作を行うことをあらわしている。グループ内トップ表示I_MBTOPはグループ内で先頭となるチャネル番号を値1で示す。図21Aに入力フォーマットとグループ設定I_MSIDTの設定方法を示す。ここで、入力フォーマットはODU1,ODU2等の入力フレームの種類を表し、グループ設定とはマルチフレームを構成することを表している。図21Aにおいて、チャネル1~7,24は入力フォーマット01=ODU2,TS組み合わせ=0x00でグループ0を形成する。チャネル8,10~12,14,15,17,19は入力フォーマット01=ODU2,TS組み合わせ=0x01でグループ1を形成する。チャネル9,13は入力フォーマット00=ODU1,TS組み合わせ=0x00でグループ2を形成する。チャネル16,18は入力フォーマット00=ODU1,TS組み合わせ=0x01でグループ3を形成する。また、チャネル20,21は入力フォーマット00=ODU1,TS組み合わせ=0x02でグループ4を形成する。チャネル22,23は入力フォーマット00=ODU1,TS組み合わせ=0x03でグループ5を形成する。チャネル25~32は入力フォーマット01=ODU2,TS組み合わせ=0x02でグループ6を形成する。図21Bにバレルシフト選択設定I_MBBSTの設定方法を示す。図21Bにおいて、チャネル1の自分のチャネル番号が0x000xは16進表示を表すである場合、チャネル2の自分のチャネル番号は0x01である。以下同様にして、チャネル8の自分のチャネル番号は0x007である。この場合、チャネル1のバレルシフト選択設定I_MBBSTはJC判定によるJC値が2であれば変化先のチャネル番号は0x07となり、JC値が1であれば変化先のチャネル番号は0x06となり、JC値が-1であれば変化先のチャネル番号は0x01となり、JC値が-2であれば変化先のチャネル番号は0x02となる。また、チャネル2は自分のチャネル番号が0x01であるので、バレルシフト選択設定I_MBBSTはJC判定によるJC値が2であれば変化先のチャネル番号は0x00となり、JC値が1であれば変化先のチャネル番号は0x07となり、JC値が-1であれば変化先のチャネル番号は0x02となり、JC値が-2であれば変化先のチャネル番号は0x03となる。<バレルシフタの動作><JC=1>以下に、図20に示すグループ設定で、グループ1に設定されたODU2のチャネル8,10,11,12,14,15,17,19についてJC値が1の場合のバレルシフタ44の動作について説明する。図22A~C及び図23A~Cそれぞれには、所定列a,b,c,...,i,jにおけるトリビュータリスロットTSを示す。図の横方向にチャネル1~32を示し、縦方向は時間方向の列columnを示している。図22A~Cはバレルシフタ44の入力側を示し、図23A~Cはバレルシフタ44の出力側を示している。図22Aでは、列aにはチャネル1~32にNJOが出現し、列b,c,iにはチャネル1~32にトリビュータリスロット番号1~32のTSが出現し、列jにはチャネル1~32にFECが出現している。図22Aに示す入力状態で、JC判定により列aのチャネル8のNJOがデータと判定される。これにより、図23Aに示すように、列bにおいて、グループ1の先頭のフレームであるチャネル8にNJOデータを挿入し、列bのTS8,10,11,12,14,15,17を順にチャネル10,11,12,14,17,19にシフトしただし、他のグループであるTS13,9,16,18はシフトしない、シフトアウトされるTS19をストックする。また、列bのイネーブルdataenableは1で列bのデータを出力する。次に、図22Bに示す入力状態で、JC判定により列aのチャネル10のNJOがデータと判定される。これにより、図23Bに示すように、列bにおいて、グループ1の先頭フレームであるチャネル8にNJOデータのTSを挿入し、ストックしているTS19をチャネル10に挿入し、列bのTS8,10,11,12,14,15を順にチャネル11,12,14,17,19にシフトし、TS17,19をストックする。また、列bのイネーブルは1で列bのデータを出力する。次に、ストックが7TS分ある状態で、図22Cに入力状態で、JC判定により列aのチャネル19のNJOはデータと判定される。この場合は、ストックが7TS分あり、NJOデータの挿入でグループ1の1ワード=8TSが揃うので、図23Cに示すように、ストックされているTS10,11,12,14,17,19を列aのチャネル8,10,11,12,14,15,17に挿入し、列aのチャネル19にNJOデータを挿入する。また、列aのイネーブルは1で列bのデータを出力する。<JC=-1>次に、図20に示すグループ設定で、グループ1に設定されたODU2のチャネル8,10,11,12,14,15,17,19についてJC値が-1の場合のバレルシフタ44の動作について説明する。図24A,B及び図25A,Bそれぞれには、所定列a,b,c,...,i,jにおけるトリビュータリスロットTSを示している。図の横方向にチャネル1~32を示し、縦方向は時間方向の列を示している。図24A,Bはバレルシフタ44の入力側を示し、図25A,Bはバレルシフタ44の出力側を示している。図24Aに示す入力状態で、JC判定によりグループ1の先頭フレームに対応する列bのチャネル8にスタッフバイト0x00が挿入されている。つまり、列bではグループ1の1ワード=8TSが揃っていない。これにより、図25Aに示すように、列bにおいて、グループ1の1ワード=8TSが揃っていないので、列bのTS10,11,12,14,15,17,19をストックし、列bのイネーブルdataenableを0として出力させない。そして、ストックしたTS10,11,12,14,15,17,19を列cにシフトし、かつ、元々列cのチャネル8にあったTS8を列cのチャネル19に挿入する。次に、図24Bに示す入力状態で、JC判定により列bのチャネル8にスタッフバイト0x00が挿入されている。これにより、図25Bに示すように、前回ストックしたTS10,11,12,14,15,17,19を列bにシフトし、今回の列bのチャネル10で入力したTS10を列bのチャネル19に挿入する。また、列bのイネーブルは1で列bのデータを出力する。<JC=-2>次に、図20に示すグループ設定で、グループ1に設定されたODU2のチャネル8,10,11,12,14,15,17,19についてJC値が-2の場合のバレルシフタ44の動作について説明する。図26A,B及び図27A,Bそれぞれには、所定列a,b,c,...,i,jにおけるトリビュータリスロットTSを示している。図の横方向にチャネル1~32を示し、縦方向は時間方向の列を示している。図26A,Bはバレルシフタ44の入力側を示し、図27A,Bはバレルシフタ44の出力側を示している。図26Aに示す入力状態で、JC判定によりグループ1の先頭フレームと2番目のフレームに対応する列bのチャネル8,10にスタッフバイト0x00が挿入されている。つまり、列bではグループ1の1ワード=8TSが揃っていない。これにより、図27Aに示すように、列bにおいて、グループ1の1ワード=8TSが揃っていないので、列bのTS11,12,14,15,17,19をストックし、列bのイネーブルを0として出力させない。そして、ストックしたTS11,12,14,15,17,19を列cにシフトし、かつ、元々列cのチャネル8,10にあったTS8,10を列cのチャネル17,19に挿入する。次に、図26Bに示す入力状態で、JC判定により列bのチャネル8,10にスタッフバイト0x00が挿入されている。これにより、図27Bに示すように、前回ストックしたTS11,12,14,15,17,19を列bにシフトし、今回の列bのチャネル11,12で入力したTS11,12を列bのチャネル17,19に挿入する。また、列bのイネーブルは1で列bのデータを出力する。このように、本実施形態では、バレルシフタはOTU3フレーム等の多重後の伝送容量を処理するだけの能力を持ち、中間フレーム化及びポートスイッチ及びスロットスイッチの処理を合わせて実行するため、多重後の伝送容量にマッチした回路規模で多重部を構成することができ、回路規模の増大を抑制することができる。また、グループ単位にコンカチネーション動作するようバレルシフタを制御することにより、入力するODUjフレームの種類の変化にも柔軟に対応することができる。"