その底面に規則的に配置された複数の裏面電極を備える半導体装置であって、前記複数の裏面電極は、M行N列M、Nは4以上の整数のマトリクス状に配置される仮想的な格子点のうち、前記半導体装置の最外周の複数の第1格子点に対応する箇所に配置された複数の第1裏面電極と、最外周を除くM-2行N-2列の格子点から複数の格子点を間引いた結果残る複数の第2格子点に対応する箇所に配置された複数の第2裏面電極と、を含むことを特徴とする半導体装置。前記第2格子点は、最外周を除くM-2行N-2列の格子点から、千鳥状に複数の格子点を間引いた結果残る格子点であることを特徴とする請求項1に記載の半導体装置。前記第2格子点は、最外周を除くM-2行N-2列の格子点から、1行または1列おきに、複数の格子点を間引いた結果残る格子点であることを特徴とする請求項1に記載の半導体装置。前記半導体装置が実装されるプリント基板は、前記複数の第1格子点と対向する箇所に設けられた複数の第1ランドと、前記複数の第2格子点と対向する箇所に設けられた複数の第2ランドと、それぞれが前記第2ランドごとに設けられ、対応する第2ランドに対して列方向または行方向に隣接する第2ランドが存在しないスペースに設けられた、複数のビアホールと、それぞれが前記第1ランドごとに設けられ、対応する第1ランドから引き出された前記プリント基板の表層に形成される、複数の第1配線と、それぞれが前記第2ランドごとに設けられ、対応する第2ランドとそれと対応するビアホールを接続する前記プリント基板の表層に形成される、複数の第2配線と、を備えることを特徴とする請求項1から3のいずれかに記載の半導体装置。請求項1から3のいずれかに記載の半導体装置と、前記半導体装置が実装されるプリント基板と、を備え、前記プリント基板は、前記複数の第1格子点と対向する箇所に設けられた複数の第1ランドと、前記複数の第2格子点と対向する箇所に設けられた複数の第2ランドと、それぞれが前記第2ランドごとに設けられ、対応する第2ランドに対して列方向または行方向に隣接する第2ランドが存在しないスペースに設けられた、複数のビアホールと、それぞれが前記第1ランドごとに設けられ、対応する第1ランドから引き出された前記プリント基板の表層に形成される、複数の第1配線と、それぞれが前記第2ランドごとに設けられ、対応する第2ランドとそれと対応するビアホールを接続する前記プリント基板の表層に形成される、複数の第2配線と、を備えることを特徴とする電子機器。その底面に規則的に配置された複数の裏面電極を備える半導体装置の製造方法であって、M行N列M、Nは4以上の整数のマトリクス状に配置される仮想的な格子点を定義するステップと、複数の格子点のうち、前記半導体装置の最外周の複数の第1格子点に対応する箇所に、複数の第1裏面電極を形成するステップと、最外周を除くM-2行N-2列の格子点から複数の格子点を間引いた結果残る複数の第2格子点に対応する箇所に、複数の第2裏面電極を形成するステップと、を備えることを特徴とする方法。半導体装置1rのパッケージとプリント基板2rの製造プロセスは類似している。したがって、半導体装置1rのパッケージの製造プロセスの限界と、プリント基板2rの製造プロセスの限界は、同世代では等しいと言える。しかしながら現実的には、半導体装置1rとプリント基板2rは、異なる工場において、および/または異なる製造者によって製造される。したがって一般的には半導体装置1rの製造工場の方が、先進の設備が導入される傾向にあり、プリント基板2rについては、半導体装置1rと同じ世代のプロセスを用いることが、技術的、あるいはコスト的に難しい場合がある。このような場合、プリント基板2rの製造ルールに準じて、半導体装置1rを設計する必要性が生ずる。たとえば、液晶パネル駆動用のタイミングコントロールICIntegratedCircuitは、数十から百を超えるの非常に多くの入出力端子裏面電極10を備える。したがって、裏面電極10間の距離l1が、半導体装置1rのパッケージサイズに与えるインパクトは大きい。一例として、半導体装置1rのプロセスルールが、l1=0.5mmまで開発されているとする。このときの半導体装置1rのパッケージサイズは、W=7mm、D=3.5mmである。プリント基板2rのプロセスルールがl1=0.5mmに対応できない場合、半導体装置1rを、それよりも遅れたプロセスルール、たとえばl1=0.75mmで設計する必要性が生ずる。この場合、半導体装置1rのパッケージサイズは、W=10mm、D=5mmとなり、面積が2倍に増加することになり、半導体装置1rのコストが大幅に増加する。以上の考察を、本発明の分野における共通の一般知識の範囲として捉えてはならない。さらに言えば、上記考察自体が、本出願人がはじめて想到したものである。本発明は係る状況においてなされたものであり、そのある態様の例示的な目的のひとつは、半導体装置1rとプリント基板2rで適用可能なプロセスが異なる際に、コストあるいは回路面積の増加を抑制可能な半導体装置1の提供にある。本発明のある態様は、その底面に規則的に配置された複数の裏面電極を備える半導体装置に関する。この半導体装置において、複数の裏面電極は、M行N列M、Nは4以上の整数のマトリクス状に配置される仮想的な格子点のうち、半導体装置の最外周の複数の第1格子点に対応する箇所に配置された複数の第1裏面電極と、最外周を除くM-2行N-2列の格子点から複数の格子点を間引いた結果残る複数の第2格子点に対応する箇所に配置された複数の第2裏面電極と、を含む。この態様では、半導体装置が実装されるプリント基板に適用されるプロセスが、半導体装置に適用されるプロセスよりも遅れている場合においても、半導体装置側のプロセスを妥協せずに、プリント基板に適用されるプロセスよりも進んだ細かいプロセスを適用する。そして、仮想的な格子点から複数の格子点を間引いた結果残った箇所に裏面電極を配置することにより、プリント基板側に形成すべきランドの間隔を広げることができる。その結果、プリント基板において、広げられたランドの間に、ビアホールや配線を形成することが可能となる。この態様によれば、半導体装置のプロセスルールを妥協して、裏面電極間距離を広げた場合に比べて、半導体装置の面積の増大を抑制することができ、および/またはコストの増加を抑制できる。第2格子点は、最外周を除くM-2行N-2列の格子点から、千鳥状に複数の格子点を間引いた結果残る格子点であってもよい。第2格子点は、最外周を除くM-2行N-2列の格子点から、1行または1列おきに、複数の格子点を間引いた結果残る格子点であってもよい。半導体装置が実装されるプリント基板は、プリント基板の表層に形成された複数の第1ランドと、プリント基板の表層に形成された複数の第2ランドと、複数のビアホールと、複数の第1配線と、複数の第2配線と、を備えてもよい。複数の第1ランドは、複数の第1格子点と対向する箇所に設けられる。複数の第2ランドは、複数の第2格子点と対向する箇所に設けられる。複数のビアホールは、それぞれが第2ランドごとに設けられ、対応する第2ランドに対して列方向または行方向に隣接する第2ランドが存在しないスペースに設けられる。複数の第1配線は、それぞれが第1ランドごとに設けられ、対応する第1ランドから引き出される。複数の第2配線は、それぞれが第2ランドごとに設けられ、対応する第2ランドとそれと対応するビアホールを接続する。なお、以上の構成要素の任意の組合せや本発明の構成要素や表現を、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。本発明に係る半導体装置によれば、半導体装置1とプリント基板2で適用可能なプロセスが異なる際に、コストの増加を抑制することができる。以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。図2a、bは、実施の形態に係る半導体装置1の構造を示す平面図である。半導体装置1は、いわゆるBGAパッケージあるいはLGAパッケージ構造を有し、その底面に規則的に配置された複数の裏面電極10を備える。裏面電極10の個数Kは限定されず任意の数でよいが、本実施の形態では、その効果を明確とするために、図1aの半導体装置1と同様にK=78とする。半導体装置1は、以下のように設計される。半導体装置1の底面に、M行N列M、Nは4以上の整数のマトリクス状に配置される仮想的な格子点30を定義する。図2においては、M=8、N=15である。格子点30の間隔l1については後述する。複数の格子点30のうち、1半導体装置1の最外周の複数の格子点すなわち破線31より外側の格子点を、第1格子点30aと定義する。また、2最外周を除くM-2行N-2列の格子点、すなわち破線31で囲まれた格子点から複数の格子点30cを間引いた結果残る複数の格子点30bを、第2格子点と定義し、間引かれた格子点30cを第3格子点と定義する。第2格子点30bは実線で、第3格子点30cは破線で示される。図2bに示すように、半導体装置1の複数の裏面電極10は、第1格子点30aおよび第2格子点30bに対応する箇所に配置される。第1格子点30aに対応する箇所に配置される裏面電極10を、第1裏面電極10aと称し、第2格子点30bに対応する箇所に配置される裏面電極10を、第2裏面電極10bと称する。第1裏面電極10a第1格子点30aの個数をKa、第2裏面電極10b第2格子点30bの個数をKbとするとき、半導体装置1に必要な端子数Kとの間には、KaKb≧K...2が成り立てばよい。第1裏面電極10aと第2裏面電極10bのうち、KaKb-K個は余剰な端子を意味するため、非接続NC:NonConnect端子とされる。本実施の形態では、KaKb=81個であるから、第1裏面電極10aおよび裏面電極10のうち、3個は非接続端子とされる。第2格子点30bと第3格子点30cは、以下の条件を満たすように定義される。第1条件第2格子点30bの個数Kbのうち、非接続端子を除く第2格子点30bはそれぞれ、複数の第3格子点30cのひとつと重複することなく対応付けられる。したがって、非接続端子を除いた第2格子点30bの個数をKb’とするとき、個数Kb’と第3格子点30cの個数Kcの間には、関係式3が成り立つ必要がある。Kb’≦Kc...3第2条件非接続端子を除いた第2格子点30bはそれぞれ、それと対応する第3格子点30cと互いに隣接して配置される。以上が、第2格子点30b、第3格子点30cが満たすべき条件である。関係式2において、いずれの第2格子点30bとも対応付けられない余剰な第3格子点30cは、スペースの無駄となるため、Kb=Kcが好ましい。格子点の行列M、Nならびに第2格子点30bと第3格子点30cの配置は、第1条件、第2条件を満たすように決めればよい。図2aにおいては、第1条件および第2条件を満たすように、第2格子点30bは、最外周を除くM-2行N-2列の格子点から、千鳥状に配置される複数の第3格子点30cを間引いた結果残る格子点とされる。以上が半導体装置1の構造である。続いて、半導体装置1が実装されるプリント基板2の構造を説明する。図3は、実施の形態に係る半導体装置1が実装されるプリント基板2の構造を示す平面図である。プリント基板2は、主として複数の第1ランド20a、複数の第2ランド20b、複数のビアホール24、複数の第1配線22a、複数の第2配線22bを備え、少なくとも2層で構成される。第1ランド20aはそれぞれ、複数の第1格子点30aすなわち複数の第1裏面電極10aの対応するひとつと対向する箇所に設けられる。また、複数の第2ランド20bはそれぞれ、複数の第2格子点30bすなわち複数の第2裏面電極10bの対応するひとつと対向する箇所に設けられる。なお理解を容易とするため、図3においては、配線などの一部は省略している。上述のように、隣接する第2格子点30bと第3格子点30cは互いに対応付けられ、第3格子点30cに対応する箇所には、第2ランド20bは配置されない。したがって、各第2ランド20bと隣接する箇所には、第2ランド20bが設けられないスペース26が存在する。図3において、2行2列目の第2ランド20bに対しては、3行2列目のスペースが対応付けられる。第1配線22aおよび第2配線22bは、プリント基板2の表層に形成される。第1配線22aは、第1ランド20aごとに設けられ、対応する第1ランド20aから半導体装置1の外側に向かって引き出されている。第2配線22bは、第2ランド20bごとに設けられる。第2配線22bはそれぞれ、対応する第2ランド20bから、列方向または行方向に隣接する第2ランド20bが存在しないスペース26に向かって引き出される。第2ランド20bが存在しないスペース26には、ビアホール24およびビア受け用のランドが形成される。第2ランド20bは、配線22、ビアホール24および別の配線層に形成された配線22cを介して、半導体装置1の外側と接続される。なお、非接続とされる第2裏面電極10bに対応する第2ランド20bNCからは、配線は引き出されていない。以上がプリント基板2の構成である。半導体装置1は、プリント基板2に実装された状態で、テレビやディスプレイをはじめとする電子機器に搭載される。続いて、実施の形態に係る半導体装置1の利点を説明する。実施の形態では、半導体装置1が実装されるプリント基板2に適用されるプロセスが、半導体装置1に適用されるプロセスよりも遅れている場合においても、半導体装置1側のプロセスを妥協せずに、プリント基板2に適用されるプロセスよりも進んだ細かいプロセスを適用する。そして、仮想的な格子点30から複数の格子点を間引いた結果残った箇所に、裏面電極10を配置することにより、プリント基板2側に形成すべき第2ランド20bの間隔を広げることができる。具体的には、格子点30の間隔がl1であるとき、第2ランド20bの間隔は2×l1となる。そして、プリント基板2において、第2配線22bは、第2ランド20bから縦方向、または横方向のスペースに向かって引き出すことができる。したがって、プリント基板2におけるラインアンドスペースのルールは、第2ランド20bの間隔2×l1に対して適用されることになる。具体的には、ランド20の直径をa、配線ランド間距離の最小値をb、ビアホール24の受けランドの直径をcとする。このとき、ラインアンドスペースから、以下の関係式4を満たす必要がある。2×l1≧a/2bcba/2...4関係式4を図1bにおいて適用される関係式1と対比からも、図3のプリント基板2は、図1bに比べて設計ルールが緩和できることが理解される。具体的な数値によって、図1aの半導体装置1rと、実施の形態に係る半導体装置1を比較する。いま半導体装置1が、l1=0.5mmにて製造可能であるとする。これに対して、プリント基板2のプロセスが遅れており、a=0.2mm、b=0.2mm、c=0.25mmが最小寸法であるとする。図1a、bの構成では、関係式1が適用されるところ、以下のように関係式1を満たすことができない。√2×l1=0.707mma/2bcba/2=0.2/20.20.250.20.2/2=0.85mmこの場合、半導体装置1rのパッケージを、より粗いプロセス、たとえばl1=0.75mmにて設計製造する必要がある。これに対して、図2bの半導体装置1では、関係式4が適用され、それを満たすことができる。2×l1=1mma/2bcba/2=0.85mm図1aの構成において、l1=0.75mmとしたときの半導体装置1rの寸法は、W=10mm、D=5mmとなる。一方、図2bの半導体装置1において、l1=0.5mmとした場合、格子点の個数は増えるものの、その寸法はW=8mm、D=4.5mmで足りるため、図1aよりも小型化が可能となる。実施の形態にもとづき、本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を離脱しない範囲において、多くの変形例や配置の変更が可能である。図4a、bは、変形例に係る半導体装置の構造を示す平面図である。図4aの半導体装置1aでは、第2格子点は、最外周を除くM-2行N-2列の格子点から、1行おきに、複数の格子点が間引かれた結果残る格子点である。図4bの半導体装置1bでは、第2格子点は、最外周を除くM-2行N-2列の格子点から、1列おきに、複数の格子点が間引かれた結果残る格子点である。14列については、例外的にいくつかが間引かれている。必要に応じて、最外周の第1格子点30aのいくつかを間引いてもよく、かかる変形例も本発明に含まれる。図4a、bに示したものの他、当業者であれば、上述した条件を満たす格子点の間引き方にはさまざまな変形例が存在することが理解され、こうした変形例も本発明の範囲に含まれる。実施の形態では、半導体装置1を長方形とする場合について説明したが、これを正方形としてもよい。また、半導体装置1のアプリケーションとしては、ノート型パーソナルコンピュータに利用されるタイミングコントロールICが例示されるが、本発明はこれに限定されるものではなく、多くのICに利用することが可能である。