複数のセンサーチップを備え、複数の出力チャンネルからパラレルにデータ出力が可能なイメージセンサーと、前記イメージセンサーから出力された画像データを処理する制御部とを備える画像読取装置であって、前記イメージセンサーは、隣接していないセンサーチップのデータを、連続したデータとして出力するものであり、各センサーチップの出力データの間に、ダミーデータを挿入して前記制御部に出力し、前記制御部は、前記各センサーチップの出力データの間の前記ダミーデータを廃棄し、その他のデータを有効データとして処理する、ことを特徴とする画像読取装置。請求項1に記載の画像読取装置であって、前記イメージセンサーは、前記各センサーチップの出力データの、前又は後の少なくとも一方に前記ダミーデータを挿入する、ことを特徴とする画像読取装置。請求項1又は2に記載の画像読取装置であって、前記イメージセンサーは、前記ダミーデータとして、1画素以上のデータを挿入する、ことを特徴とする画像読取装置。請求項1~3いずれか一項に記載の画像読取装置であって、前記ダミーデータは、黒色を示すデータである、ことを特徴とする画像読取装置。請求項1~4いずれか一項に記載の画像読取装置であって、シェーディング補正に使用される白基準データを生成する場合、シェーディング補正に使用される黒基準データを生成する場合、原稿の本読み取りを行う場合のいずれにおいても、前記ダミーデータが挿入される、ことを特徴とする画像読取装置。請求項1~5いずれか一項に記載の画像読取装置であって、前記イメージセンサーは、2つの出力チャンネルを備え、各センサーチップは、先頭から順に交互に異なるチャンネルに割り当てられている、ことを特徴とする画像読取装置。複数のセンサーチップを備え、複数の出力チャンネルからパラレルにデータ出力が可能なイメージセンサーと、前記イメージセンサーから出力された画像データを処理する制御部とを備える画像読取装置における画像読取制御方法であって、前記イメージセンサーは、隣接していないセンサーチップのデータを、連続したデータとして出力するものであり、前記イメージセンサーにおいて、各センサーチップの出力データの間に、ダミーデータを挿入するステップと、前記制御部において、前記各センサーチップの出力データの間の前記ダミーデータを廃棄するステップと、を含む、ことを特徴とする画像読取制御方法。しかしながら、センサーチップのつなぎ目の前後において、画素データである電気信号のレベルが大きく変化する例えば、白から黒、黒から白に変化すると、つなぎ目の前の電気信号が後の電気信号に影響し、後の電気信号の本来出力されるべきレベルが変化してしまうことがある。この現象は、イメージセンサーの外観上は物理的には隣接していないセンサーチップのデータを、隣接する連続するデータとして出力するイメージセンサーにおいて、それらの隣接するデータのつなぎ目の前後において、より発生し易い。以下、図5~6を参照して具体的に説明する。図5は、従来のイメージセンサーにおける画像データの出力処理の一例を説明する図である。本図の例では、イメージセンサーは、6個のセンサーチップチップ番号1~6を有する。出力チャンネル数は、2チャンネル出力チャンネル1~2である。出力チャンネル1からは、隣接していないセンサーチップ1、3、5に蓄積された電荷が、隣接する出力画像データとして順次出力される。出力チャンネル2からは、隣接していないセンサーチップ2、4、6に蓄積された電荷が、隣接する出力画像データとして順次出力される。出力チャンネル1と出力チャンネル2からは、パラレルにデータが出力される。すなわち、各センサーチップは、主走査方向の先頭から順に、交互に異なるチャンネルに割り当てられている。なお、イメージセンサーから出力された各センサーチップの出力画像データは、例えば、デジタル変換された後、CPUなどにより、チップ番号順に並べ替えられる。図中の原稿画像が上記のイメージセンサーにより読み取られる場合を考える。該原稿画像は、センサーチップ3のおよそ中央からセンサーチップ5のおよそ中央までに対応する部分が黒色となっており、他の部分が白色となっている。このような原稿画像がイメージセンサーに読み取られると、センサーチップ2の全画素には、白色のレベルを示す電荷が蓄積され、センサーチップ4の全画素には、黒色のレベルを示す電荷が蓄積され、センサーチップ6の全画素には、白色のレベルを示す電荷が蓄積される。ここで、出力チャンネル2からは、隣接していないセンサーチップ2、4、6に蓄積された電荷が、隣接する出力画像データとして順次出力される。すると、センサーチップ2の出力画像データ白色の後尾付近の電気信号が、センサーチップ4の出力画像データ黒色の先頭付近の電気信号に影響する。また、センサーチップ4の出力画像データ黒色の後尾付近の電気信号が、センサーチップ6の出力画像データ白色の先頭付近の電気信号に影響する。図6は、従来のイメージセンサーから出力される画像データの一例を説明する図である。図6A~Cは、隣接する出力画像データとして出力された前チップと次チップのデータのつなぎ目付近の画素前チップのn-4~n画素目と、次チップの1~5画素目の信号レベルを示している。図6Aは、シェーディング補正に使用される白基準データと黒基準データを示している。なお、白基準データは、例えば、白基準板を読み取ることにより生成され、黒基準データは、例えば、光源を点灯しない状態で読み取りを行うことにより生成される。従って、白基準データのつなぎ目の前後の電気信号は影響し合わない。また、黒基準データのつなぎ目の前後の電気信号は影響し合わない。図6Bは、前チップの後尾付近の画像データが白色であり、次チップの先頭付近の画像データが黒色である場合を示している。このケースは、図5のセンサーチップ2とセンサーチップ4の関係に対応する。この場合、次チップの先頭付近の画素1の信号レベルは、前チップの後尾付近の画素nの信号レベルに引っ張られ、上がってしまう。その結果、元の原稿では、黒色である画素が、灰色っぽい色へと変化し、画質が落ちる。図6Cは、前チップの後尾付近の画像データが黒色であり、次チップの先頭付近の画像データが白色である場合を示している。このケースは、図5のセンサーチップ4とセンサーチップ6の関係に対応する。この場合、次チップの先頭付近の画素1の信号レベルは、前チップの後尾付近の画素nの信号レベルに引っ張られ、下がってしまう。その結果、元の原稿では、白色である画素が、灰色っぽい色へと変化し、画質が落ちる。上述のように、センサーチップのつなぎ目の前後において、画素データである電気信号のレベルが大きく変化すると、つなぎ目の前の電気信号が後の電気信号に影響し、後の電気信号の本来出力されるべきレベルが変化してしまうことがある。そこで、本発明は、センサーチップのつなぎ目が画質に与える影響を小さくする、又はなくすことを目的とする。上記の課題を解決するための本発明の一態様は、複数のセンサーチップを備え、複数の出力チャンネルからパラレルにデータ出力が可能なイメージセンサーと、前記イメージセンサーから出力された画像データを処理する制御部とを備える画像読取装置であって、前記イメージセンサーは、隣接していないセンサーチップのデータを、連続したデータとして出力するものであり、各センサーチップの出力データの間に、ダミーデータを挿入して前記制御部に出力し、前記制御部は、前記各センサーチップの出力データの間の前記ダミーデータを廃棄し、その他のデータを有効データとして処理する、ことを特徴とする。ここで、前記イメージセンサーは、前記各センサーチップの出力データの、前又は後の少なくとも一方に前記ダミーデータを挿入する、ことを特徴としていてもよい。また、前記イメージセンサーは、前記ダミーデータとして、1画素以上のデータを挿入する、ことを特徴としていてもよい。また、前記ダミーデータは、黒色を示すデータである、ことを特徴としていてもよい。また、シェーディング補正に使用される白基準データを生成する場合、シェーディング補正に使用される黒基準データを生成する場合、原稿の本読み取りを行う場合のいずれにおいても、前記ダミーデータが挿入される、ことを特徴としていてもよい。また、前記イメージセンサーは、2つの出力チャンネルを備え、各センサーチップは、先頭から順に交互に異なるチャンネルに割り当てられている、ことを特徴としていてもよい。上記の課題を解決するための本発明の他の態様は、複数のセンサーチップを備え、複数の出力チャンネルからパラレルにデータ出力が可能なイメージセンサーと、前記イメージセンサーから出力された画像データを処理する制御部とを備える画像読取装置における画像読取制御方法であって、前記イメージセンサーは、隣接していないセンサーチップのデータを、連続したデータとして出力するものであり、前記イメージセンサーにおいて、各センサーチップの出力データの間に、ダミーデータを挿入するステップと、前記制御部において、前記各センサーチップの出力データの間の前記ダミーデータを廃棄するステップと、を含む、ことを特徴とする。以下、本発明の実施形態の一例について、図面を参照して説明する。図1は、本発明の一実施形態の一例に係る画像読取装置の概略構成を示すブロック図である。画像読取装置10は、例えば、筐体の上面に原稿台不図示を備えた、いわゆるフラットベッド型画像読取装置である。画像読取装置10は、CIS方式のイメージセンサー220により透明板の原稿台に載置された原稿の画像を走査し、読み取る。また、画像読取装置10は、一般的なシェーディング補正を行うために使用する白基準データ及び黒基準データを生成するための機構を有している。例えば、画像読取装置10は、白基準データを生成するための機構として、筐体の上面に反射率の高い均一な反射面である白基準板不図示を備えている。画像読取装置10は、光源210を発光点灯させて、イメージセンサー220により白基準板を読み取る。また、黒基準データを生成する場合、画像読取装置10は、例えば、光源210の発光を停止消灯させた状態で読み取りを行い、黒基準データを生成する。画像読取装置10は、光源210及びイメージセンサー220を搭載したキャリッジ200と、キャリッジ200の移動を制御する駆動機構300と、画像読取装置10の全体を制御し、画像を読み取るための様々な処理を行う制御部100と、を備えている。キャリッジ200は、イメージセンサー220を、光源210とともに副走査方向に運搬する。キャリッジ200は、原稿台の盤面に対し平行なガイド用のシャフト等にスライド自在に取り付けられており、駆動機構300のモーター例えば、DCモーター310により回転するベルトにより牽引される。キャリッジの200の移動量は、駆動機構300のモーター310の回転量に応じてエンコーダーパルスを出力するエンコーダー320の出力値に基づいて制御される。光源210は、例えば、赤色RLED、緑色GLED、青色BLEDからなり、各ラインの読み取りを行うため、RGBの3色の光を所定の順序で発生する。イメージセンサー220は、原稿に反射した光を受光し、受光量に応じた電荷を蓄積し、画像データ電気信号として、制御部100に送る。イメージセンサー220の詳細については、後述する。制御部100は、イメージセンサー220から出力されたアナログデータをデジタルデータに変換するA/D変換部110と、A/D変換部110から出力されたデジタルデータに対して各種補正を行うデータ処理部130と、データ処理部130が各種補正を行うためのデジタルデータなどを記憶する記憶部140と、データ処理部130からのデータをパーソナルコンピューターなどのホストに送るための出力部150と、制御部100内の各機能部を全体的に制御するとともに、キャリッジ200内の光源210やイメージセンサー220、及び駆動機構300を制御する読取制御部120と、を備えている。なお、A/D変換部110は、キャリッジ200内の基板に搭載されていてもよい。読取制御部120は、駆動機構300のモーター310の回転を制御することにより、キャリッジ200の移動を制御する。また、イメージセンサー220の読み取り動作に合わせて、光源210の点灯、消灯を制御する。また、読取制御部は、イメージセンサー220の画像読み取り本読み取り、白基準データの読み取り、黒基準データの読み取り、を制御する。具体的には、イメージセンサー220に対して、イメージセンサー220にシフトパルスの供給を行い、光電変換素子に蓄積された電荷のシフトレジスターへの転送タイミング次の電荷蓄積の開始タイミングを制御する。また、読取制御部120は、イメージセンサー220が読み取ったデータのA/D変換部110への転送を制御する。データ処理部130は、A/D変換部110から出力されたデジタルデータにシェーディング補正などの各種補正を施して、出力部150に出力する。例えば、シェーディング補正を行う場合、データ処理部130は、A/D変換部110から出力された画像データを記憶部140に記憶し、記憶部140に記憶された白基準データ及び黒基準データを用いて、対応する画素ごとに、所定の補正式に従ったシェーディング補正を行う。補正後、データ処理部130は、補正済みの画像データを、出力部150に出力する。データ処理部130の詳細については、後述する。記憶部140は、データ処理部130が各種補正処理を行うためのデータを記憶する。具体的には、記憶部140は、白基準データを記憶する白基準データDBデータベース141と、黒基準データを記憶する黒基準データDB142を有する。また、記憶部140は、シェーディング補正前後の画像データ不図示が記憶することもできる。出力部150は、ネットワーク接続やUSB接続を行うためのインターフェイスを備え、データ処理部130から出力されたデジタルデータを、ホストコンピューターに送信する。上記の制御部100の主な構成要素は、主制御装置であるCPUと、プログラム等が記録されたROMと、メインメモリーとしてデータ等を一時的に格納するRAMと、ホスト等との入出力を制御するインターフェイスと、各構成要素間の通信経路となるシステムバスとを備えた一般的なコンピューターにより達成することができる。各処理を専用に行うように設計されたASICApplicationSpecificIntegratedCircuitで構成されていてもよい。A/D変換部110は、アナログフロントエンドICIntegratedCircuitで構成することができる。本実施形態が適用された画像読取装置10は、以上のような構成からなる。ただし、この構成は、本願発明の特徴を説明するにあたって主要構成を説明したのであって、上記の構成に限られない。また、一般的な画像読取装置が備える他の構成を排除するものではない。また、画像読取装置10は、さらにプリント機能や、ファクシミリ機能を有する複合機であってもよい。また、上記した各構成要素は、画像読取装置10の構成を理解容易にするために、主な処理内容に応じて分類したものである。構成要素の分類の仕方や名称によって、本願発明が制限されることはない。画像読取装置10の構成は、処理内容に応じて、さらに多くの構成要素に分類することもできる。また、1つの構成要素がさらに多くの処理を実行するように分類することもできる。また、各構成要素の処理は、1つのハードウェアで実行されてもよいし、複数のハードウェアで実行されてもよい。次に、上述の画像読取装置10において行われる特徴的な画像読み取りについて説明する。図2は、本発明の一実施形態の一例に係るイメージセンサーにおける画像データの出力処理を説明する図である。図3は、本発明の一実施形態の一例に係るイメージセンサーにおける画像データの出力処理及びデータ処理を説明する図である。なお、図3では、説明を分かり易くするため、一つのチャンネルにおける処理を説明している。図2に示すように、イメージセンサー220は、主走査方向に並んだ複数のセンサーチップチップ番号1~6からなる。出力チャンネル数は、2チャンネル出力チャンネル1~2である。出力チャンネル1からは、隣接していないセンサーチップ1、3、5に蓄積された電荷が、隣接する連続した出力画像データとして順次出力される。出力チャンネル2からは、隣接していないセンサーチップ2、4、6に蓄積された電荷が、隣接する連続した出力画像データとして順次出力される。出力チャンネル1と出力チャンネル2からは、パラレルにデータが出力される。すなわち、各センサーチップは、主走査方向の先頭から順に、交互に異なるチャンネルに割り当てられている。なお、各センサーチップは、光電変換素子フォトダイオードPDと、シフトゲートと、シフトレジスターと、を備える。そして、シフトパルスの印加に応じてシフトゲートを開通させて、光電変換素子に蓄積された電荷をシフトレジスターへ転送し、シフトレジスターにより電荷を順次移動させながら出力する。シフトレジスターから出力された電荷は、電気信号アナログデータとして、A/D変換部110に送られる。データ処理部130は、A/D変換部110を介して、イメージセンサー220の各チャンネルから出力された画像データデジタルデータを受けて、センサーチップ順に並び替えて、記憶部140に記憶する。例えば、図2の例の場合、データ処理部130は、出力チャンネル1のデータセンサーチップ1、3、5と、出力チャンネル2のデータセンサーチップ2、4、6を、センサーチップ番号順1~6となるように、記憶部140に記憶する。このようにして、各センサーチップで読み取られた画像データは、元の原稿画像に対応するように並び替えられる。ここで、本実施形態では、センサーチップのつなぎ目が画質に与える影響を小さくするため、画像読取装置10は、以下のような構成を有する。図2に示すように、イメージセンサー220は、各センサーチップから画像データを出力する際に、各センサーチップの画像データの先頭に、ダミー画素データを挿入する。この制御は、画像読み取り本読み取り、白基準データの読み取り、黒基準データ読み取りのいずれにおいても実行する。例えば、図3に示すように、イメージセンサー220は、各センサーチップチップ番号2、4、6の画像データ画素1~nの先頭に、ダミー画素D1~D2を挿入して、順次出力する。ダミー画素は、黒色のデータとする。データ処理部130は、A/D変換部110を介して、イメージセンサー220の各チャンネルから出力された画像データを受信すると、各センサーチップチップ番号2、4、6の画像データ画素1~nの間に挿入されている、ダミー画素D1~D2を廃棄し、その他の画素データを有効データとして、記憶部140に記憶する。上記のような制御を行うことにより、センサーチップのつなぎ目が画質に与える影響を小さくすることができる。図4を参照して説明する。図4は、本発明の一実施形態の一例に係るイメージセンサーから出力される画像データの一例を説明する図である。図4A~Cは、隣接する出力画像データとして出力された前チップと次チップのデータのつなぎ目付近の画素前チップのn-4~n画素目と、次チップのD1~D2ダミー画素、1~5画素目の信号レベルを示している。図4Aは、シェーディング補正に使用される白基準データと黒基準データを示している。本実施形態では、イメージセンサー220は、白基準データと黒基準データを生成する際にも、ダミー画素を挿入する。従って、白基準データにおいては、ダミー画素D2の直後の画素1は、ダミー画素D2の信号レベルに引っ張られ、信号レベルが下がる。黒基準データにおいては、ダミー画素D2は黒色であるため、先頭画素1への影響はない。図4Bは、前チップの最後尾の画素nが白色であり、次チップの先頭画素1が黒色である場合を示している。このケースは、図2及び3のセンサーチップ2とセンサーチップ4の関係に対応する。この場合、ダミー画素D1の信号レベルは、画素nの信号レベルに引っ張られ、上がる。一方、ダミー画素D2は黒色であるため、先頭画素1への影響はない。従って、データ処理部130がダミー画素D1、D2を廃棄することにより、本来の原稿の色を適切に読み取ることができる。図4Cは、前チップの最後尾の画素nが黒色であり、次チップの先頭画素1が白色である場合を示している。このケースは、図2及び3のセンサーチップ4とセンサーチップ6の関係に対応する。この場合、画素1の信号レベルは、ダミー画素D2の信号レベルに引っ張られ、下がる。しかしながら、画素1の信号レベルは、白基準データにおける画素1の信号レベルと同じであるため、シェーディング補正の演算により、相殺され、適切な色に補正される。なお、シェーディング補正の演算に使用される補正式は、例えば、最大階調値×入力階調値-黒基準値/白基準値-黒基準値であり、入力階調値と白基準値が同じである場合、出力階調値は最大階調値となる。従って、データ処理部130が、ダミー画素D1、D2を廃棄することにより、本来の原稿の色を適切に読み取ることができる。以上、本発明の一実施形態について説明した。本実施形態によれば、センサーチップのつなぎ目が画質に与える影響を小さくする、又はなくすことができる。なお、上記の本発明の一実施形態は、本発明の要旨と範囲を例示することを意図し、限定するものではない。多くの代替物、修正および変形例が当業者にとって明らかである。例えば、上記の実施形態では、各センサーチップの画像データの間に挿入するダミー画素の数を2つとしているが、1つ、又は3つ以上としてもよい。また、例えば、上記の実施形態では、ダミー画素を各センサーチップの画像データの先頭に挿入しているが、先頭ではなく後尾に挿入するようにしてもよい。また、画像データの先頭と後尾の両方に挿入するようにしてもよい。ダミー画素の数は、先頭と後尾とで異なっていてもよい。また、例えば、上記の実施形態では、全てのセンサーチップの画像データの先頭に同じようにダミー画素を挿入しているが、前チップが存在する後チップ例えば、図2のセンサーチップ3~6の先頭にだけダミー画素を挿入するようにしてもよい。また、本発明は、上述した実施形態の2チャンネル構成の画像読取装置に限られず、3チャンネル以上の構成の画像読取装置にも適用できる。すなわち、隣接するデータのつなぎ目に、ダミー画素を挿入すればよい。