発光ダイオードストリングに流れる電流信号を制御する電流駆動回路と、前記発光ダイオードストリングのそれぞれの第1端子の電圧信号のうちの最小電圧レベルを有する最小検出電圧信号を発生するレベル検出器と、ヘッドルーム制御基準電圧と前記最小検出電圧に基づいて、第1比較出力信号及び第2比較出力信号を発生する比較回路と、前記第1比較出力信号、前記第2比較出力信号及び制御クロック信号に基づいて、デジタル方式でゲート制御信号のデューティを調節するデジタル制御回路と、前記ゲート制御信号に応答して、発光ダイオード駆動電圧を発生するパワーサプライ回路と、を含むことを特徴とする発光ダイオード駆動回路。前記比較回路は、前記ヘッドルーム制御基準電圧に基づいて、第1基準電圧及び前記第1基準電圧よりも低い電圧レベルを有する第2基準電圧を発生し、前記最小検出電圧信号を前記第1基準電圧と前記第2基準電圧とを比較して、前記第1比較出力信号及び前記第2比較出力信号をそれぞれ発生することを特徴とする請求項1に記載の発光ダイオード駆動回路。前記最小検出電圧信号の大きさが前記第1基準電圧の大きさよりも大きい場合に、前記第1比較出力信号はイネーブルされ、前記最小検出電圧信号の大きさが前記第2基準電圧の大きさより小さい場合に、前記第2比較出力信号はイネーブルされることを特徴とする請求項2に記載の発光ダイオード駆動回路。前記デジタル制御回路は、デューティ制御コードに基づいてパルス幅変調PWMを行い、セットクロック信号とリセットクロック信号を発生するデジタルパルス幅変調回路と、前記第1比較出力信号及び前記第2比較出力信号の論理状態によって、前記デューティ制御コードを変化させ、前記セットクロック信号及び前記リセットクロックに基づいて、前記ゲート制御信号を発生する論理回路と、を含むことを特徴とする請求項1に記載の発光ダイオード駆動回路。前記デジタル制御回路は、過電圧保護信号がイネーブル状態であれば前記デューティ制御コードを第1値減少させ、前記ゲート制御信号をディスイネーブルさせることを特徴とする請求項4に記載の発光ダイオード駆動回路。前記デジタル制御回路は、電流制限保護信号がイネーブル状態であれば前記ゲート制御信号をディスイネーブルさせることを特徴とする請求項4に記載の発光ダイオード駆動回路。前記発光ダイオード駆動回路は、前記ヘッドルーム制御基準電圧と前記最小検出電圧信号との差を増幅して周波数制御信号を発生する差動増幅器と、ディミング信号及び前記周波数制御に基づいて前記制御クロック信号を発生する電圧制御発振器と、をさらに含むことを特徴とする請求項1に記載の発光ダイオード駆動回路。前記発光ダイオード駆動回路は、前記ヘッドルーム制御基準電圧に基づいて、第1基準電圧及び第2基準電圧を発生し、基準電圧設定信号に応答して、前記第1基準電圧及び前記第2基準電圧の電圧レベルを調節する目標範囲調節回路をさらに含むことを特徴とする請求項1に記載の発光ダイオード駆動回路。発光ダイオード駆動電圧に応答して発光する発光ダイオードアレイと、発光ダイオードストリングのそれぞれの端子電圧信号のうちの最小電圧レベルを有する最小検出電圧信号を発生し、前記最小検出電圧信号とヘッドルーム制御基準電圧に基づいて、比較出力信号を発生し、前記比較出力信号及び制御クロックに基づいて、デジタル方式でゲート制御信号のデューティを調節し、前記ゲート制御信号に応答して、前記発光ダイオード駆動電圧を発生する発光ダイオード駆動回路と、を含むことを特徴とする発光ダイオードシステム。発光ダイオードストリングのそれぞれの第1端子の電圧信号をセンシングする段階と、前記発光ダイオードストリングのそれぞれの第1端子の電圧信号のうちの最小電圧レベルを有する電圧信号を検出して、最小検出電圧信号を発生する段階と、ヘッドルーム制御基準電圧に基づいて、第1基準電圧及び前記第1基準電圧よりも低い電圧レベルを有する第2基準電圧を発生する段階と、前記最小検出電圧信号を前記第1基準電圧と前記第2基準電圧とを比較して、第1比較出力信号及び第2比較出力信号をそれぞれ発生する段階と、前記第1比較出力信号、前記第2比較出力信号及び制御クロックに基づいて、デジタル方式でゲート制御信号のデューティを調節する段階と、前記ゲート制御信号に応答して、発光ダイオード駆動電圧を発生する段階と、を含むことを特徴とする発光ダイオード駆動方法。本発明の目的は、半導体集積回路において小さな面積を占める発光ダイオード駆動回路を提供することである。本発明の他の目的は、前記発光ダイオード駆動回路を含む発光ダイオードシステムを提供することである。本発明の他の目的は、前記発光ダイオード駆動回路を含む表示装置を提供することである。本発明のさらに他の目的は、半導体集積回路において小さな面積を占める発光ダイオード駆動方法を提供することである。前記目的を達成するために、本発明の一実施形態による発光ダイオード駆動回路は、電流駆動回路、レベル検出器、比較回路、デジタル制御回路及びパワーサプライ回路を含む。電流駆動回路は、発光ダイオードストリングに流れる電流信号を制御する。レベル検出器は、前記発光ダイオードストリングのそれぞれの第1端子の電圧信号のうちの最小の電圧レベルを有する最小検出電圧信号を発生する。比較回路はヘッドルーム制御基準電圧と前記最小検出電圧に基づいて第1比較出力信号及び第2比較出力信号を発生する。デジタル制御回路は、前記第1比較出力信号、前記第2比較出力信号及び制御クロックに基づいてデジタル方式でゲート制御信号のデューティを調節する。パワーサプライ回路は、前記ゲート制御信号に応答して発光ダイオード駆動電圧を発生する。本発明の一実施形態によれば、前記比較回路は前記ヘッドルーム制御基準電圧に基づいて第1基準電圧及び前記第1基準電圧よりも低い電圧レベルを有する第2基準電圧を発生し、前記最小検出電圧信号を前記第1基準電圧と前記第2基準電圧とを比較して前記第1比較出力信号及び前記第2比較出力信号をそれぞれ発生することができる。本発明の一実施形態によれば、前記最小検出電圧信号の大きさが前記第1基準電圧の大きさよりも大きい場合に前記第1比較出力信号はイネーブルされ、前記最小検出電圧信号の大きさが前記第2基準電圧の大きさよりも小さい場合に前記第2比較出力信号はイネーブルされる。本発明の一実施形態によれば、前記デジタル制御回路はデジタルパルス幅変調回路及び論理回路を含むことができる。デジタルパルス幅変調回路はデューティ制御コードに基づいてパルス幅変調PWMを行い、セットクロック信号とリセットクロック信号を発生する。論理回路は前記第1比較出力信号及び前記第2比較出力信号の論理状態によって前記デューティ制御コードを変化させ、前記セットクロック信号及び前記リセットクロックに基づいて前記ゲート制御信号を発生する。本発明の一実施形態による発光ダイオードシステムは発光ダイオードアレイ及び発光ダイオード駆動回路を含む。発光ダイオードアレイは発光ダイオード駆動電圧に応答して発光する。発光ダイオード駆動回路は発光ダイオードストリングのそれぞれの端子電圧信号のうちの最小電圧レベルを有する最小検出電圧信号を発生し、前記最小検出電圧信号とヘッドルーム制御基準電圧に基づいて比較出力信号を発生し、前記比較出力信号及び制御クロックに基づいてデジタル方式でゲート制御信号のデューティを調節し、前記ゲート制御信号に応答して前記発光ダイオード駆動電圧を発生する。本発明の一実施形態による表示装置はディスプレイパネル、バックライト駆動回路及びバックライトユニットを含む。バックライト駆動回路は、発光ダイオードストリングのそれぞれの端子電圧信号のうちの最小電圧レベルを有する最小検出電圧信号を発生し、前記最小検出電圧信号とヘッドルーム制御基準電圧に基づいて比較出力信号を発生し、前記比較出力信号及び制御クロックに基づいてデジタル方式でゲート制御信号のデューティを調節し、前記ゲート制御信号に応答して前記発光ダイオード駆動電圧を発生する。バックライトユニットは、発光ダイオードストリングを含み、前記発光ダイオード駆動電圧に応答して動作し、前記ディスプレイパネルに光を提供する。本発明の一実施形態による発光ダイオード駆動方法は、発光ダイオードストリングのそれぞれの第1端子の電圧信号をセンシングする段階と、前記発光ダイオードストリングのそれぞれの第1端子の電圧信号のうちの最小電圧レベルを有する電圧信号を検出して最小検出電圧信号を発生する段階と、ヘッドルーム制御基準電圧に基づいて第1基準電圧及び前記第1基準電圧よりも低い電圧レベルを有する第2基準電圧を発生する段階と、前記最小検出電圧信号を前記第1基準電圧と前記第2基準電圧とを比較して第1比較出力信号及び第2比較出力信号をそれぞれ発生する段階と、前記第1比較出力信号、前記第2比較出力信号及び制御クロックに基づいてデジタル方式でゲート制御信号のデューティを調節する段階と、前記ゲート制御信号に応答して発光ダイオード駆動電圧を発生する段階と、を含む。本発明の一実施形態によれば、前記ゲート制御信号のデューティを調節する段階は、前記第1比較出力信号及び前記第2比較出力信号の論理状態によって変化するデューティ制御コードを発生する段階と、前記デューティ制御コードに基づいてパルス幅変調PWMを行い、セットクロック信号とリセットクロック信号を発生する段階と、前記セットクロック信号及び前記リセットクロックに基づいて前記ゲート制御信号を発生する段階と、を含む。本発明の実施形態による発光ダイオード駆動回路及び発光ダイオードシステムはデジタル方式でゲート駆動信号を発生するので、回路が簡単であり、半導体集積回路において小さな面積を占める。よって、発光ダイオード駆動回路を含む半導体装置の単価が安い。本明細書に開示されている本発明の実施形態について、特定の構造的あるいは機能的説明はただ本発明の実施例を説明するための目的として例示したものであって、本発明の実施形態は多様な形態で実施することができ、本明細書に説明された実施形態に限定されるものと解釈してはいけない。本発明は多様な変更を加えることや多様な形態を有することができるので、特定の実施形態を図面に例示して本明細書に詳細に説明するものとする。しかしながら、これは本発明を特定の開示形態に対して限定するものではなく、本発明の思想及び技術範囲に含まれる、すべての変更、均等物ないし代替物が含まれるものと理解しなければならない。第1、第2などの用語は多様な構成要素を説明するために用いられるが、上記記構成要素は上記用語によって限定されない。上記用語は一つの構成要素を他の構成要素から区別する目的としてのみ用いられる。例えば、本発明の権利範囲内で第1構成要素は第2構成要素に命名されることができ、同様に、第2構成要素が第1構成要素に命名されることができる。ある構成要素が他の構成要素に連結されているとか、または接続されているとした場合は、その他の構成要素に直接連結されているか、または接続されていることであるが、その間に他の構成要素が存在することもあるものとして理解すべきである。一方、ある構成要素が他の構成要素に直接連結されているとか直接接続されているとした場合には、その間に他の構成要素が存在しないものとして理解しなければならない。構成要素との関係を説明する他の表現、すなわち~間にとすぐ~間にまたは~に隣接すると~に直接隣接するなども同様に解釈すべきである。本出願で使用する用語はただ特定の実施例を説明するために用いられたものであって、本発明を限定しようとする意図ではない。単数の表現は文脈上に明白に示されてない限り、複数の表現を含む。本出願において、含むまたは有するなどの用語は説示した特徴、数字、段階、動作、構成要素、部分品またはこれらの組み合わせが存在することを指定しようとするものであって、一つまたはその以上の他の特徴、数字、段階、動作、構成要素、部分品またはこれらの組み合わせなどの存在または付加可能性を、あらかじめ排除しないものとして理解すべきである。他に定義がない限り、技術的または科学的な用語を含めて、ここに用いられるすべての用語は、本発明が属する技術分野で通常の知識を有する者によって一般的に理解される用語と同一意味を有する。一般的に用いられる、既に定義されている用語は、関連技術の文脈上の有する意味と一致する意味を有するものとして解釈しなければならなく、本出願において明白に定義しない限り、理想的であるか、または過度に形式的な意味で解釈されない。一方、ある実施形態が他に実現可能な場合に、特定ブロック内に明記した機能または動作がフローチャートに明記した順序と違うように実行されることも予想できる。例えば、連続する2つのブロックが実際は同時に実行されることもでき、関係する機能または動作によっては前記ブロックが逆に実行されることも予想できる。以下に添付図面を参照しながら、本発明の好適な実施の形態について詳細に説明する。図1は、本発明の一実施形態による発光ダイオードシステム1000を示すブロック図である。図1に示すように、発光ダイオードシステム1000は、発光ダイオード駆動回路1100及び発光ダイオードアレイ1500を含む。発光ダイオードアレイ1500は、発光ダイオード駆動電圧VLED_Aに応答して発光する。発光ダイオード駆動回路1100は後述のように発光ダイオードストリングのそれぞれの端子電圧信号のうちの最小電圧レベルを有する最小検出電圧信号を発生し、前記最小検出電圧信号とヘッドルーム制御基準電圧VRHRに基づいて比較出力信号を発生し、前記比較出力信号及び制御クロックに基づいてデジタル方式でゲート制御信号VGのデューティを調節し、ゲート制御信号VGに応答して発光ダイオード駆動電圧VLED_Aを発生する。また、発光ダイオード駆動回路1100は、ディミング信号VDIMに基づいて発光ダイオードアレイ1500を構成する発光ダイオードストリング1510、1520、1530に流れる電流を制御する。ヘッドルーム制御基準電圧VRHRは、発光ダイオード電流LEDcurrent情報を含むことができる。発光ダイオード電流LEDcurrent情報はユーザが発光ダイオード駆動回路1100を含む半導体集積回路の内部または外部で調節可能な目標発光ダイオード電流targetLEDcurrentとすることができる。発光ダイオードストリング1510、1520、1530のそれぞれの第1端子L_K1、L_K2、、L_Knは発光ダイオード駆動回路1100に含まれた電流駆動回路を構成するパワートランジスタのそれぞれのドレインに接続される。図1において、第1端子L_K1、L_K2、、L_Knの電圧はそれぞれVLED_K1、VLED_K2、、VLED_Knに示し、第1端子L_K1、L_K2、、L_Knのそれぞれから発光ダイオード駆動回路1100に含まれたパワートランジスタのそれぞれのドレインに流れる電流をそれぞれILED1、ILED2、、ILEDnに示した。発光ダイオードストリング1510、1520、1530のそれぞれの第2端子L_Aは互いに電気的に接続されている。発光ダイオードアレイ1500は少なくとも1つの発光ダイオードストリング1510、1520、1530を含むことができ、発光ダイオードストリング1510、1520、1530はそれぞれ互いに直列接続された少なくとも1つの発光ダイオードを含むことができる。図2は、図1の発光ダイオードシステム1000に含まれた発光ダイオード駆動回路1100の一例を示すブロック図である。図2に示すように、発光ダイオード駆動回路1100は、パワーサプライ回路1110、レベル検出器1120、比較回路1130、デジタル制御回路1140、及び電流駆動回路1105を含む。電流駆動回路1105は、電流ドライバ1160、1170、1180を含み、ディミング信号VDIMに応答して発光ダイオードストリング図1の1510、1520、1530に流れる電流信号ILED1、ILED2、、ILEDnを制御する。レベル検出器1120は、発光ダイオードストリング1510、1520、1530のそれぞれの第1端子L_K1、L_K2、、L_Knの電圧信号のうちの最小電圧レベルを有する最小検出電圧信号VDET_MINを発生する。比較回路1130は、ヘッドルーム制御基準電圧VRHRと最小検出電圧信号VDET_MINに基づいて第1比較出力信号VHC及び第2比較出力信号VLCを発生する。デジタル制御回路1140は、第1比較出力信号VHC、前記第2比較出力信号VLC及び制御クロック信号であるディミング信号VDIMに基づいてデジタル方式でゲート制御信号VGのデューティdutyを調節する。パワーサプライ回路1110は、ゲート制御信号VGに応答して発光ダイオード駆動電圧VLED_Aを発生する。比較回路1130は、ヘッドルーム制御基準電圧VRHRに基づいて第1基準電圧及び前記第1基準電圧よりも低い電圧レベルを有する第2基準電圧を発生し、最小検出電圧信号VDET_MINを前記第1基準電圧と前記第2基準電圧とを比較して第1比較出力信号VHC及び第2比較出力信号VLCをそれぞれ発生することができる。最小検出電圧信号VDET_MINの大きさが前記第1基準電圧の大きさよりも大きい場合に、第1比較出力信号VHCはイネーブルされ、最小検出電圧信号VDET_MINの大きさが第2基準電圧の大きさより小さい場合に第2比較出力信号VLCはイネーブルされることができる。最小検出電圧信号VDET_MINの大きさが前記第1基準電圧の大きさより小さい場合に、第1比較出力信号VHCはディスイネーブルされ、最小検出電圧信号VDET_MINの大きさが前記第2基準電圧の大きさよりも大きい場合に第2比較出力信号VLCはディスイネーブルされることができる。図3は、図2の発光ダイオード駆動回路1100に含まれたパワーサプライ回路1110の一例を示す回路図である。パワーサプライ回路1110は一種のDC-DCコンバータであって、直流入力電圧VINを受信し、安定した高い直流電圧を出力するブーストコンバータである。図3に示すように、パワーサプライ回路1110は、インダクタL1、第1抵抗RF、NMOSパワートランジスタNMOS、ダイオードD1、キャパシタC1、第2抵抗R1及び第3抵抗R2を含む。以下、図3のパワーサプライ回路1110の動作について説明する。まず、ゲート制御信号VGがハイレベルとなるゲート制御信号VGの活性化区間の間にNMOSパワートランジスタNMOSはターンオンされ、電流はインダクタL1、NMOSパワートランジスタNMOS及び抵抗RFを介して流れる。このとき、インダクタL1は電気エネルギーを電流に対応する磁気エネルギー形態に変換して保存する。よって、ゲート制御信号VGの活性化区間が長くなるほど、インダクタL1に保存される磁気エネルギーも徐々に増加する。次に、ゲート制御信号VGがローレベルとなるゲート制御信号VGの非活性化区間の間にNMOSパワートランジスタNMOSはターンオフされ、ゲート制御信号VGの活性化区間の間にコイルL1に保存された磁気エネルギーは電気エネルギー形態に変換される。すなわち、コイルL1は保存された磁気エネルギーの大きさによる起電力によって電流を発生させ、この電流はダイオードD1、抵抗R1、R2を介して流れる。ここで、インダクタL1に保存された磁気エネルギーは増加する時と同じ速度で減少する。一方、インダクタL1の起電力と入力電圧VINによって抵抗R1、R2の両端にはLED供給電圧VLED_Aが生成され、抵抗R1、R2に並列で接続されたキャパシタC1に充電される。ゲート制御信号VGの活性化区間の間にインダクタL1に保存された磁気エネルギーが大きいほどインダクタL1の起電力は大きくなり、これによって、LED供給電圧VLED_Aはさらに昇圧する。次に、ゲート制御信号VGがさらに活性化されると、電流はNMOSパワートランジスタNMOSと抵抗RFを経由して再び流れるようになり、コイルL1は再び磁気エネルギーを保存することになる。このとき、LED供給電圧VLED_Aの電圧レベルはキャパシタC1に保存された電圧によって維持される。上述のように、パワーサプライ回路1110はゲート制御信号VGのデューティ比が高くなると、インダクタL1の起電力を増加させてLED供給電圧VLED_Aを増加させ、ゲート制御信号VGのデューティ比が低くなると、インダクタL1の起電力を減少させてLED供給電圧VLED_Aを減少させる。図3に示すように、NMOSパワートランジスタNMOSに流れる電流に対応する第1検出電圧VDET1とLED供給電圧VLED_Aをセンシングした第2検出電圧VDET2に基づいてゲート制御信号VGのデューティ比dutyratioが変化される。パワーサプライ回路1110はLED供給電圧VLED_Aが目標電圧よりも小さくなると、インダクタL1の起電力を増加させてLED供給電圧VLED_Aを昇圧させるために、ゲート制御信号VGのデューティ比を高める。一方、LED供給電圧VLED_Aが目標電圧よりも大きくなると、インダクタL1の起電力を減少させてLED供給電圧VLED_Aを降下させるためにゲート制御信号VGのデューティ比を低める。図4は、図2の発光ダイオード駆動回路1100に含まれた比較回路1130の一例を示す回路図である。図4に示すように、比較回路1130は、基準電圧分離器1131及び比較器1132、1133を含む。基準電圧分離器1131は、ヘッドルーム制御基準電圧VRHRに基づいて第1基準電圧REF_H及び第2基準電圧REF_Lを発生する。比較器1132は最小検出電圧信号VDET_MINと第1基準電圧REF_Hとを比較して第1比較出力信号VHCを発生する。比較器1133は、最小検出電圧信号VDET_MINと第2基準電圧REF_Lとを比較して第2比較出力信号VLCを発生する。図5は、図2の発光ダイオード駆動回路1100に含まれたデジタル制御回路1140の一例を示すブロック図である。図5に示すように、デジタル制御回路1140は、デジタルパルス幅変調回路digitalpulse-width-modulationcircuit1142及び論理回路1144を含むことができる。デジタルパルス幅変調回路1142は、デューティ制御コードCONDUTYに基づいてパルス幅変調pulsewidthmodulationを行い、セットクロック信号SETCLKとリセットクロック信号RSTCLKを発生する。論理回路1144は、第1比較出力信号VHC及び第2比較出力信号VLCの論理状態によってデューティ制御コードCONDUTYを変化させ、ディミング信号VDIM、セットクロック信号SETCLK及びリセットクロック信号RSTCLKに基づいてゲート制御信号VGを発生する。図6は、図1の発光ダイオードシステム1000に含まれた発光ダイオード駆動回路1100の他の一例を示す回路図である。図6に示すように、発光ダイオード駆動回路1100aは、パワーサプライ回路1110、レベル検出器1120、比較回路1130、デジタル制御回路1140a、電流駆動回路1105及び比較器1145、1146を含む。電流駆動回路1105は電流ドライバ1160、1170、1180を含み、ディミング信号VDIMに応答して発光ダイオードストリング図1の1510、1520、1530に流れる電流信号ILED1、ILED2、、ILEDnを制御する。レベル検出器1120は、発光ダイオードストリング1510、1520、1530のそれぞれの第1端子L_K1、L_K2、、L_Knの電圧信号のうちの最小電圧レベルを有する最小検出電圧信号VDET_MINを発生する。比較回路1130は、ヘッドルーム制御基準電圧VRHRと最小検出電圧信号VDET_MINに基づいて第1比較出力信号VHC及び第2比較出力信号VLCを発生する。比較器1145は、第1検出電圧VDET1と基準電圧VREF1とを比較して電流制限保護信号CLPを発生する。電流制限保護信号CLPは過電流保護信号over-currentprotectionsignalとも呼ばれる。比較器1146は、第2検出電圧VDET2と基準電圧VREF2とを比較して過電圧保護信号OVPを発生する。図3に示すように、第1検出電圧VDET1はNMOSパワートランジスタNMOSに流れる電流に対応する電圧信号であって、第2検出電圧VDET2はLED供給電圧VLED_Aをセンシングした電圧信号である。デジタル制御回路1140aは、第1比較出力信号VHC、第2比較出力信号VLC、過電圧保護信号OVP、電流制限保護信号CLP及び制御クロック信号であるディミング信号VDIMに基づいてデジタル方式でゲート制御信号VGのデューティdutyを調節する。パワーサプライ回路1110はゲート制御信号VGに応答して発光ダイオード駆動電圧VLED_Aを発生する。図7は、図6の発光ダイオード駆動回路1100に含まれたデジタル制御回路1140aの一例を示すブロック図である。図7に示すように、デジタル制御回路1140aはデジタルパルス幅変調回路1142a及び論理回路1144aを含むことができる。デジタルパルス幅変調回路1142aは、デューティ制御コードCONDUTYに基づいてパルス幅変調を行い、セットクロック信号SETCLKとリセットクロック信号RSTCLKを発生する。論理回路1144aは、第1比較出力信号VHC及び第2比較出力信号VLCの論理状態によってデューティ制御コードCONDUTYを変化させ、ディミング信号VDIM、セットクロック信号SETCLK、リセットクロック信号RSTCLK、過電圧保護信号OVP及び電流制限保護信号CLPに基づいてゲート制御信号VGを発生する。デジタル制御回路1140aは、過電圧保護信号OVPがイネーブル状態であれば、デューティ制御コードCONDUTYを第1値減少させ、ゲート制御信号VGをディスイネーブルさせることができる。また、デジタル制御回路1140aは電流制限保護信号CLPがイネーブル状態であればゲート制御信号VGをディスイネーブルさせることができる。図8は、図1の発光ダイオードシステムの動作を示すタイミング図である。図8に示すように、ゲート制御信号VGは時刻t1にセットクロック信号SETCLKに応答してイネーブルされ、時刻t2にリセットクロック信号RSTCLKに応答してディスイネーブルされている。また、ゲート制御信号VGは時刻t3にセットクロック信号SETCLKに応答してイネーブルされ、時刻t4に電流制限保護信号CLPに応答してディスイネーブルされている。また、時刻t5に過電圧保護信号OVPがイネーブルされて継続維持されているために、時刻t6にセットクロック信号SETCLKがイネーブルされてもゲート制御信号VGはディスイネーブル状態を維持する。この条件で、デジタル制御回路1140、1140aはデューティ制御コードCONDUTYの値を減少させる。図8の例において、デジタル制御回路1140、1140aはデューティ制御コードCONDUTYをMからM-1に1ほど減少させる。図9は、図1の発光ダイオードシステム1000に含まれた発光ダイオード駆動回路1100のさらに他の一例を示す回路図である。図9に示すように、発光ダイオード駆動回路1100bは、パワーサプライ回路1110、レベル検出器1120、比較回路1130、デジタル制御回路1140a、電流駆動回路1105、比較器1145、1146、差動増幅器1134及び電圧制御発振器1135を含む。図9で、電流駆動回路1105は説明の便宜上省略した。レベル検出器1120は、発光ダイオードストリング1510、1520、1530のそれぞれの第1端子L_K1、L_K2、、L_Knの電圧信号のうちの最小電圧レベルを有する最小検出電圧信号VDET_MINを発生する。比較回路1130は、ヘッドルーム制御基準電圧VRHRと最小検出電圧信号VDET_MINに基づいて第1比較出力信号VHC及び第2比較出力信号VLCを発生する。比較器1145は、第1検出電圧VDET1と基準電圧VREF1とを比較して電流制限保護信号CLPを発生する。比較器1146は、第2検出電圧VDET2と基準電圧VREF2とを比較して過電圧保護信号OVPを発生する。図3に示すように、第1検出電圧VDET1はNMOSパワートランジスタNMOSに流れる電流に対応する電圧信号であって、第2検出電圧VDET2はLED供給電圧VLED_Aをセンシングした電圧信号である。差動増幅器1134は、ヘッドルーム制御基準電圧VRHRと最小検出電圧信号VDET_MINとの差を増幅して周波数制御信号CONFRを発生する。電圧制御発振器1135は、ディミング信号VDIM及び周波数制御信号CONFRに基づいて制御クロック信号CCLKを発生する。デジタル制御回路1140bは、第1比較出力信号VHC、第2比較出力信号VLC、過電圧保護信号OVP、電流制限保護信号CLP、ディミング信号VDIM及び制御クロック信号CCLKに基づいてデジタル方式でゲート制御信号VGのデューティdutyを調節する。パワーサプライ回路1110はゲート制御信号VGに応答して発光ダイオード駆動電圧VLED_Aを発生する。制御クロック信号の周波数は、最小検出電圧信号VDET_MINが目標値に近くなると減少し、最小検出電圧信号VDET_MINが目標値で遠くなると増加することができる。図10は、図1の発光ダイオードシステム1000に含まれた発光ダイオード駆動回路1100のさらに他の一例を示す回路図である。図10に示すように、発光ダイオード駆動回路1100cは、パワーサプライ回路1110、レベル検出器1120、比較回路1130、目標範囲調節回路1136、デジタル制御回路1140a、電流駆動回路1105及び比較器1145、1146を含む。図10で、電流駆動回路1105は説明の便宜上省略した。レベル検出器1120は、発光ダイオードストリング1510、1520、1530のそれぞれの第1端子L_K1、L_K2、、L_Knの電圧信号のうちの最小電圧レベルを有する最小検出電圧信号VDET_MINを発生する。目標範囲調節回路1136は、ヘッドルーム制御基準電圧VRHRに基づいて第1基準電圧REF_H及び第2基準電圧REF_Lを発生し、基準電圧設定信号SET_Rに応答して第1基準電圧REF_H及び第2基準電圧REF_Lの電圧レベルを調節する。比較回路1130aは、第1基準電圧REF_H、第2基準電圧REF_L及び最小検出電圧信号VDET_MINに基づいて第1比較出力信号VHC及び第2比較出力信号VLCを発生する。比較器1145は、第1検出電圧VDET1と基準電圧VREF1を比較して電流制限保護信号CLPを発生する。比較器1146は、第2検出電圧VDET2と基準電圧VREF2とを比較して過電圧保護信号OVPを発生する。図3に示すように、第1検出電圧VDET1は、NMOSパワートランジスタNMOSに流れる電流に対応する電圧信号であって、第2検出電圧VDET2はLED供給電圧VLED_Aをセンシングした電圧信号である。デジタル制御回路1140cは、第1比較出力信号VHC、第2比較出力信号VLC、過電圧保護信号OVP、電流制限保護信号CLP及び制御クロック信号であるディミング信号VDIMに基づいてデジタル方式でゲート制御信号VGのデューティdutyを調節する。パワーサプライ回路1110はゲート制御信号VGに応答して発光ダイオード駆動電圧VLED_Aを発生する。図11は、図10の発光ダイオード駆動回路1100cに含まれた比較回路1130aに用いられる基準電圧の一例を示す図である。図11に示すように、目標範囲調節回路1136は、基準電圧設定信号SET_Rに応答して第1基準電圧REF_H及び第2基準電圧REF_Lの電圧レベルを調節する。図11の例において、第1基準電圧REF_Hはヘッドルーム制御基準電圧VRHRよりも高い電圧レベルを有する3つの電圧レベルREF_H1、REF_H2、REF_H3を有し、第2基準電圧REF_Lはヘッドルーム制御基準電圧VRHRよりも低い電圧レベルを有する3つの電圧レベルREF_L1、REF_L2、REF_L3を有する。図12は、本発明の実施形態による発光ダイオード駆動回路を含むバックライトシステム1600の一例を示すブロック図である。図12に示すように、バックライトシステム1600は、バックライトユニットBLU、バックライトユニットBLU内に備えられたパワーボード1610及び発光ダイオードアレイLEDを含む。発光ダイオードアレイLEDのそれぞれは少なくとも1つの発光ダイオードストリングを含むことができる。発光ダイオードストリングは少なくとも1つの発光ダイオードで構成されることができる。パワーボード1610は、図1に示す発光ダイオード駆動回路1100と類似の回路構成を有する発光ダイオード駆動回路1611ないし1616を含み、デジタル方式でゲート駆動信号を発生するので、回路が簡単であり、半導体集積回路において小さな面積を占める。したがって、発光ダイオード駆動回路1611ないし1616を含むバックライトシステム1600は回路構成が簡単であって動作速度が早い。図12に示すバックライトシステム1600は、エッジ状edgetypeのLEDTVのような大型ディスプレイパネルを含むディスプレイ装置に適用される。図13は、本発明の実施形態による発光ダイオード駆動回路を含むバックライトシステムの他の一例を示すブロック図である。図13に示すように、バックライトシステム1700は、発光ダイオードアレイLEDを含むバックライトユニットBLU、制御回路1720、及び制御回路1720の制御下に発光ダイオードアレイLEDを駆動する発光ダイオード駆動回路1710を含む。発光ダイオードアレイLEDのそれぞれは少なくとも1つの発光ダイオードストリングを含むことができる。発光ダイオードストリングは少なくとも1つの発光ダイオードで構成される。発光ダイオード駆動回路1710は、それぞれ図1に示す発光ダイオード駆動回路1100と類似の回路構成を有し、デジタル方式でゲート駆動信号を発生するために回路が簡単であって半導体集積回路において小さな面積を占める。したがって、発光ダイオード駆動回路1710を含むバックライトシステム1700は回路構成が簡単であり動作速度が早い。図13に示すバックライトシステム1700は、直接形態directtypeのLEDTVのような大型ディスプレイパネルを含むディスプレイ装置に適用される。図14は、本発明の実施形態による発光ダイオード駆動回路を含むバックライトシステムのさらに他の一例を示すブロック図である。図14に示すように、バックライトシステム1800は、発光ダイオードアレイLEDを含むバックライトユニットBLU及びバックライトユニットBLUの外に備えられたパワーボード1820を含む。発光ダイオードアレイLEDは少なくとも1つの発光ダイオードストリングを含むことができる。発光ダイオードストリングは少なくとも1つの発光ダイオードで構成されることができる。パワーボード1820は、図1に示す発光ダイオード駆動回路1100と類似の回路構成を有する発光ダイオード駆動回路1821を含み、デジタル方式でゲート駆動信号を発生するため回路が簡単であって半導体集積回路において小さな面積を占める。したがって、発光ダイオード駆動回路1821を含むバックライトシステム1800は回路構成が簡単であり動作速度が早い。図14に示すバックライトシステム1800は、移動電話機、PDAPersonalDigitalAssistance、PMPPortableMultimediaPlayerなどの小型ディスプレイパネルを含むディスプレイ装置に適用される。上記では、主にLCD装置に用いられるバックライト駆動回路について記述したが、本発明はLCD装置だけでなく、PDPPlasmaDisplayPanel、OLEDOrganicLightEmittingDiodeなどの一般的な表示装置に適用することが可能であり、照明用発光ダイオードの駆動にも適用することが可能である。図15は、本発明の一実施形態による発光ダイオード駆動方法を示すフローチャートである。図15に示す発光ダイオード駆動方法は次の動作を含む。1.発光ダイオードストリングのそれぞれの第1端子の電圧信号をセンシングするS1。2.前記発光ダイオードストリングのそれぞれの第1端子の電圧信号のうちの最小電圧レベルを有する電圧信号を検出し、最小検出電圧信号を発生するS2。3.ヘッドルーム制御基準電圧に基づいて、第1基準電圧及び前記第1基準電圧よりも低い電圧レベルを有する第2基準電圧を発生するS3。4.前記最小検出電圧信号を前記第1基準電圧と前記第2基準電圧とを比較して、第1比較出力信号及び第2比較出力信号をそれぞれ発生するS4。5.前記第1比較出力信号、前記第2比較出力信号及び制御クロックに基づいて、デジタル方式でゲート制御信号のデューティを調節するS5。6.前記ゲート制御信号に応答して発光ダイオード駆動電圧を発生するS6。前記発光ダイオード駆動方法は、前記発光ダイオード駆動電圧を前記発光ダイオードストリングのそれぞれの第2端子に提供する段階をさらに含むことができる。前記ヘッドルーム制御基準電圧は、発光ダイオード電流情報を含むことができる。前記最小検出電圧信号の大きさが前記第1基準電圧の大きさよりも大きい場合に、前記第1比較出力信号はイネーブルされ、前記最小検出電圧信号の大きさが前記第2基準電圧の大きさより小さい場合に、前記第2比較出力信号はイネーブルされる。前記最小検出電圧信号の大きさが前記第1基準電圧の大きさよりも小さい場合に、前記第1比較出力信号はディスイネーブルされ、前記最小検出電圧信号の大きさが前記第2基準電圧の大きさよりも大きい場合に、前記第2比較出力信号はディスイネーブルされる。図16は、図15のゲート制御信号のデューティを調節する方法の一例を示すフローチャートである。図16に示すゲート制御信号のデューティを調節する方法は次の動作を含む。1.前記第1比較出力信号及び前記第2比較出力信号の論理状態によって変化するデューティ制御コードを発生するS51。2.前記デューティ制御コードに基づいてパルス幅変調PWMを行い、セットクロック信号とリセットクロック信号を発生するS52。3.前記セットクロック信号及び前記リセットクロックに基づいて、前記ゲート制御信号を発生するS53。図17は、図16のデューティ制御コードを発生する方法の一例を示すフローチャートである。図17に示すデューティ制御コードを発生する方法は次の動作を含む。1.最小検出電圧信号VDET_MINが第1基準電圧VREF_Hよりも高い電圧レベルを有するか否かを判断するS511。2.最小検出電圧信号VDET_MINが第1基準電圧VREF_Hよりも高い電圧レベルを有すれば、デューティ制御コードCONDUTYを第1値減少させるS513。3.最小検出電圧信号VDET_MINが第1基準電圧VREF_Hよりも低いかまたは同一電圧レベルを有すれば、最小検出電圧信号VDET_MINが第2基準電圧VREF_Lよりも低い電圧レベルを有するか否かを判断するS512。4.最小検出電圧信号VDET_MINが第1基準電圧VREF_Hよりも低い電圧レベルを有すれば、デューティ制御コードCONDUTYを第1値増加させるS515。5.最小検出電圧信号VDET_MINが第2基準電圧VREF_Lよりも高いかまたは同一電圧レベルを有すれば、デューティ制御コードCONDUTYを以前の値に維持するS514。図18は、図15のゲート制御信号のデューティを調節する方法の他の一例を示すフローチャートである。図18に示すゲート制御信号のデューティを調節する方法は次の動作を含む。1.過電圧保護信号OVPがイネーブル状態であるか否かを判断するS54。2.過電圧保護信号OVPがイネーブル状態であれば前記デューティ制御コードCONDUTYを第1値減少させ、前記ゲート制御信号VGをディスイネーブルさせるS55、S56。3.過電圧保護信号OVPがディスイネーブル状態であれば、前記第1比較出力信号及び前記第2比較出力信号の論理状態によって変化するデューティ制御コードCONDUTYを発生するS51。4.デューティ制御コードCONDUTYに基づいてパルス幅変調PWMを行い、セットクロック信号SETCLKとリセットクロック信号RSTCLKを発生するS52。5.セットクロック信号SETCLK及びリセットクロック信号RSTCLKに基づいて、ゲート制御信号VGを発生するS53。図19は、図15のゲート制御信号のデューティを調節する方法のさらに他の一例を示すフローチャートである。図19に示すゲート制御信号のデューティを調節する方法は次の動作を含む。1.過電圧保護信号OVPがイネーブル状態であるか否かを判断するS54。2.過電圧保護信号OVPがイネーブル状態であれば前記デューティ制御コードCONDUTYを第1値減少させ、前記ゲート制御信号VGをディスイネーブルさせるS55、S56。3.過電圧保護信号OVPがディスイネーブル状態であれば、前記第1比較出力信号及び前記第2比較出力信号の論理状態によって変化するデューティ制御コードCONDUTYを発生するS51。4.デューティ制御コードCONDUTYに基づいてパルス幅変調PWMを行い、セットクロック信号SETCLKとリセットクロック信号RSTCLKを発生するS52。5.セットクロック信号SETCLK及びリセットクロック信号RSTCLKに基づいて、ゲート制御信号VGを発生するS53。6.電流制限保護信号CLPがイネーブル状態であるか否かを判断するS57。7.電流制限保護信号CLPがイネーブル状態であれば前記ゲート制御信号をディスイネーブルさせるS56。8.前記電流制限保護信号がディスイネーブル状態であれば、前記ゲート制御信号のデューティが前記デューティ制御コードのデューティよりも大きいか否かを判断するS58。9.前記ゲート制御信号のデューティが前記デューティ制御コードのデューティよりも大きければ前記ゲート制御信号をディスイネーブルさせるS59。10.前記ゲート制御信号のデューティが前記デューティ制御コードのデューティよりも小さいかまたは同一であれば、前記ゲート制御信号をディスイネーブルさせるS56。図20は、本発明の他の一実施形態による発光ダイオード駆動方法を示すフローチャートである。図20に示す発光ダイオード駆動方法は次の動作を含む。1.発光ダイオードストリングのそれぞれの第1端子の電圧信号をセンシングするS1。2.前記発光ダイオードストリングのそれぞれの第1端子の電圧信号のうちの最小電圧レベルを有する電圧信号を検出して最小検出電圧信号を発生するS2。3.ヘッドルーム制御基準電圧に基づいて第1基準電圧及び前記第1基準電圧よりも低い電圧レベルを有する第2基準電圧を発生するS3。4.前記最小検出電圧信号を前記第1基準電圧と前記第2基準電圧とを比較して、第1比較出力信号及び第2比較出力信号をそれぞれ発生するS4。5.前記ヘッドルーム制御基準電圧と前記最小検出電圧信号との差を増幅して周波数制御信号を発生するS7。6.ディミング信号及び前記周波数制御に基づいて、前記制御クロック信号を発生するS8。7.前記第1比較出力信号、前記第2比較出力信号及び制御クロックに基づいてデジタル方式でゲート制御信号のデューティを調節するS5。8.前記ゲート制御信号に応答して発光ダイオード駆動電圧を発生するS6。図21は、本発明のさらに他の一実施形態による発光ダイオード駆動方法を示すフローチャートである。図21に示す発光ダイオード駆動方法は次の動作を含む。1.発光ダイオードストリングのそれぞれの第1端子の電圧信号をセンシングするS1。2.前記発光ダイオードストリングのそれぞれの第1端子の電圧信号のうちの最小電圧レベルを有する電圧信号を検出して、最小検出電圧信号を発生するS2。3.ヘッドルーム制御基準電圧に基づいて、第1基準電圧及び前記第1基準電圧よりも低い電圧レベルを有する第2基準電圧を発生するS3。4.基準電圧設定信号に応答して前記第1基準電圧及び前記第2基準電圧の電圧レベルを調節するS9。5.前記最小検出電圧信号を前記第1基準電圧と前記第2基準電圧とを比較して、第1比較出力信号及び第2比較出力信号をそれぞれ発生するS4。6.前記第1比較出力信号、前記第2比較出力信号及び制御クロックに基づいて、デジタル方式でゲート制御信号のデューティを調節するS5。7.前記ゲート制御信号に応答して発光ダイオード駆動電圧を発生するS6。上記のように、本発明の実施形態による発光ダイオード駆動回路及び駆動方法は、デジタル方式でゲート駆動信号を発生するので、回路が簡単であって半導体集積回路において小さな面積を占める。