"半導体集積回路の静的タイミング検証を行う回路設計方法であって、1又は複数の環境変数のコーナー条件に基づき、当該環境変数を用いてスラック値を近似するためのスラック関数を算出し、前記環境変数のそれぞれが前記コーナー条件の中点である場合の前記スラック関数におけるスラック値であるスラックセンター値と、スラック値の変化方向に対する前記スラック関数の傾きと、前記環境変数の数とに基づいてタイミング判定を行う回路設計方法。前記タイミング判定において、前記スラックセンター値が前記スラック関数における各環境変数の感度係数と前記環境変数の数とにより求まる値より大きい場合に、前記コーナー条件でのタイミングが保証されると判定することを特徴とする請求項1に記載の回路設計方法。前記タイミング判定により、タイミング違反と判定した場合、前記スラックセンター値と、前記感度係数と、前記環境変数の数とを用いてスラック値の不足量を算出することを特徴とする請求項2に記載の回路設計方法。プロセスバラツキの許容度と、当該プロセスバラツキの確率変数とをさらに用いて前記タイミング判定を行うことを特徴とする請求項1乃至3のいずれか1項に記載の回路設計方法。前記スラック関数により定まるスラック値の超平面に対する法線ベクトルと、前記スラック値の変化方向とのなす角に基づいて前記タイミング判定を行うことを特徴とする請求項1乃至4のいずれか1項に記載の回路設計方法。半導体集積回路の静的タイミング検証を行う回路設計支援装置であって、1又は複数の環境変数のコーナー条件に基づき、当該環境変数を用いてスラック値を近似するためのスラック関数を算出する算出部と、前記環境変数のそれぞれが前記コーナー条件の中点である場合の前記スラック関数におけるスラック値であるスラックセンター値と、スラック値の変化方向に対する前記スラック関数の傾きと、前記環境変数の数とに基づいてタイミング判定を行う判定部と、を備える回路設計支援装置。前記判定部は、前記タイミング判定において、前記スラックセンター値が前記スラック関数における各環境変数の感度係数と前記環境変数の数とにより求まる値より大きい場合に、前記コーナー条件でのタイミングが保証されると判定することを特徴とする請求項6に記載の回路設計支援装置。前記判定部によりタイミング違反と判定した場合、前記スラックセンター値と、前記感度係数と、前記環境変数の数とを用いてスラック値の不足量を算出する不足量算出部をさらに備えることを特徴とする請求項7に記載の回路設計支援装置。前記判定部は、プロセスバラツキの許容度と、当該プロセスバラツキの確率変数とをさらに用いて前記タイミング判定を行うことを特徴とする請求項6乃至8のいずれか1項に記載の回路設計支援装置。前記判定部は、前記スラック関数により定まるスラック値の超平面に対する法線ベクトルと、前記スラック値の変化方向とのなす角に基づいて前記タイミング判定を行うことを特徴とする請求項6乃至9のいずれか1項に記載の回路設計支援装置。半導体集積回路の静的タイミング検証処理をコンピュータに実行させる回路設計支援プログラムであって、前記コンピュータに、1又は複数の環境変数のコーナー条件に基づき、当該環境変数を用いてスラック値を近似するためのスラック関数を算出する算出処理と、前記環境変数のそれぞれが前記コーナー条件の中点である場合の前記スラック関数におけるスラック値であるスラックセンター値と、スラック値の変化方向に対する前記スラック関数の傾きと、前記環境変数の数とに基づいてタイミング判定を行う判定処理とを実行させる回路設計支援プログラム。前記判定処理は、前記タイミング判定において、前記スラックセンター値が前記スラック関数における各環境変数の感度係数と前記環境変数の数とにより求まる値より大きい場合に、前記コーナー条件でのタイミングが保証されると判定することを特徴とする請求項12に記載の回路設計支援プログラム。前記コンピュータに、前記タイミング判定により、タイミング違反と判定した場合、前記スラックセンター値と、前記感度係数と、前記環境変数の数とを用いてスラック値の不足量を算出する不足量算出処理をさらに実行させることを特徴とする請求項12に記載の回路設計支援プログラム。前記判定処理は、プロセスバラツキの許容度と、当該プロセスバラツキの確率変数とをさらに用いて前記タイミング判定を行うことを特徴とする請求項11乃至13のいずれか1項に記載の回路設計支援プログラム。前記判定処理は、前記スラック関数により定まるスラック値の超平面に対する法線ベクトルと、前記スラック値の変化方向とのなす角に基づいて前記タイミング判定を行うことを特徴とする請求項11乃至14のいずれか1項に記載の回路設計支援プログラム。しかしながら、特許文献1に非特許文献1の技術を適用した場合、タイミング違反を生じていないと判定されるコーナー条件には、本来の境界条件よりも余分なマージンが発生し、判定の精度が不十分であるという問題点がある。そのため、静的タイミング解析結果の判定方法には、改善の余地がある。ここで、上述した課題の発生を説明する。まず、図10は、関連技術にかかるスラックを表す平面と原点からの距離の概念を説明するための図である。特に、図10は、二つの環境変数として電源電圧vと温度tとを用いた場合の例である。ここで、電源電圧vのコーナー条件は、最大値vmax及び最小値vmin、温度tのコーナー条件は、最大値tmax及び最小値tminとする。また、温度tを表すt軸と、スラック値を表すS軸とを互いに直交する3次元の座標系により示す。式1は、電源電圧vと温度tとの2つの環境変数に対するスラック値Sを算出するためのスラック関数を一次関数により近似したものである。ここで、S0は、電源電圧v及び温度tが共に0である場合のスラック値を示す。以下では、S0をスラックセンター値と呼ぶ。αは、電源電圧vにおける感度係数、βは、温度tにおける感度係数を示す。上述した特許文献1により、コーナー条件を満たす式1のスラックセンター値S0、感度係数α及びβを求めることができる。すなわち、電源電圧vがvmaxからvminの間、かつ、温度tがtmaxからtminの間におけるスラック値Sの値が常にS>0となるようなスラックセンター値S0、感度係数α及びβを算出する。そして、特許文献1に非特許文献1の技術を適用した場合には、式1におけるS=0の場合を電源電圧v及び温度tに対する超平面として表現し、当該超平面と原点Oとの距離dが一定以上となるか否かにより、コーナー条件においてタイミングを満たすか否かを判定する。つまり、コーナー条件により定まる全てのスラック関数と原点Oとの距離dが常に原点とコーナー条件との距離以上であることを、タイミングを満たすの要件としている。ここで、説明の簡略化するため、環境変数を温度tの1つとした場合について説明する。また、温度tのコーナー条件を正規化している。図11は、関連技術により温度tのコーナー条件でタイミングを満たす場合のスラック関数の例を示す図である。図11では、S=ftとS=ftという異なるスラック関数が算出されたとする。そして、原点Oとコーナー条件t=1、-1との距離dは、1である。このとき、S=ftとS=ftとは、いずれも原点Oを中心とした半径1の半円の接線となっている。つまり、原点Oから距離d=1以上離れており、温度tがtmax及びtminの場合にS>0である。そのため、S=ftとS=ftとは、tmaxからtminの間で、常にS>0が満たされていることを示し、タイミングを満たすことを示す。しかしながら、コーナー条件内で常にS>0を満たすには、上記の条件に限られない。図12は、関連技術における課題の発生を説明するための図である。図12では、スラック関数としてS=ftとS=ftを示す。S=ftは、t=0においてスラックセンター値S0であり、原点Oを中心とした半径1の半円の接線である。つまり、S=ftは、原点Oから距離d離れているため、タイミングを満たすことを示す。一方、S=ftは、t=0においてスラックセンター値S0であり、原点Oを中心とした半径1の半円の内部を通過する。つまり、S=ftは、原点Oから距離d未満、つまり、原点Oから距離d離れている。ここで、d>d>0である。そのため、特許文献1に非特許文献1の技術を適用した場合には、S=ftは、タイミング違反と判定されてしまう。ところが、S=ftは、温度tのコーナー条件内で常にS>0を満たしている。そのため、実際は、S=ftについても温度tのコーナー条件においてタイミングを満たすスラック関数の近似式といえる。よって、特許文献1に非特許文献1の技術を適用した場合には、S=ftからS=ftの間に存在するスラック関数については、本来、タイミングを満たすにも関わらず、タイミング違反と判定してしまう。つまり、スラック関数と原点との距離に基づく静的タイミングの判定方法である場合、タイミング判定の精度が低いといえる。そして、この場合、ftが最適な近似式となるため、ftに比べてS0-S0の余分なマージンが必要となってしまう。本発明の第1の態様にかかる回路設計方法は、半導体集積回路の静的タイミング検証を行う回路設計方法であって、1又は複数の環境変数のコーナー条件に基づき、当該環境変数を用いてスラック値を近似するためのスラック関数を算出し、前記環境変数のそれぞれが前記コーナー条件の中点である場合の前記スラック関数におけるスラック値であるスラックセンター値と、スラック値の変化方向に対する前記スラック関数の傾きと、前記環境変数の数とに基づいてタイミング判定を行う。本発明の第2の態様にかかる回路設計支援装置は、半導体集積回路の静的タイミング検証を行う回路設計支援装置であって、1又は複数の環境変数のコーナー条件に基づき、当該環境変数を用いてスラック値を近似するためのスラック関数を算出する算出部と、前記環境変数のそれぞれが前記コーナー条件の中点である場合の前記スラック関数におけるスラック値であるスラックセンター値と、スラック値の変化方向に対する前記スラック関数の傾きと、前記環境変数の数とに基づいてタイミング判定を行う判定部と、を備える。本発明の第3の態様にかかる回路設計支援プログラムは、半導体集積回路の静的タイミング検証処理をコンピュータに実行させる回路設計支援プログラムであって、前記コンピュータに、1又は複数の環境変数のコーナー条件に基づき、当該環境変数を用いてスラック値を近似するためのスラック関数を算出する算出処理と、前記環境変数のそれぞれが前記コーナー条件の中点である場合の前記スラック関数におけるスラック値であるスラックセンター値と、スラック値の変化方向に対する前記スラック関数の傾きと、前記環境変数の数とに基づいてタイミング判定を行う判定処理とを実行させる。上述した本発明の第1乃至第3の態様では、スラック値の変化方向例えば、S軸に対するスラック関数の傾きに基づきタイミング判定を行う。そのため、近似して求められたスラック関数と原点との最短距離が原点とコーナー条件との距離未満であっても、各コーナー条件におけるスラック値が正であることが保証される場合例えば、図12のS=ftをタイミング保証するものとして検出できる。そのため、特許文献1及び非特許文献1において本来は、タイミングが保証されているにもかかわらず、タイミング違反とされていた場合についても、適切にタイミング判定を行うことができる。本発明により、余分なマージンを減らすことで、タイミング判定の精度を向上させるための回路設計方法、回路設計支援装置及び回路設計支援プログラムを提供することができる。以下では、本発明を適用した具体的な実施の形態について、図面を参照しながら詳細に説明する。各図面において、同一要素には同一の符号が付されており、説明の明確化のため、必要に応じて重複説明は省略する。<発明の実施の形態1>まず、本発明の原理について説明する。上述した特許文献1に非特許文献1の技術を適用した場合では、原点とスラック関数の距離のみに注目した。それに比べて、本発明では、スラック関数の傾きに注目して、マージンを削減するものである。簡単のために、環境変数が1変数の場合について説明する。まず、環境変数tのコーナー条件を式2のように定義したものとする。そして、環境変数tを以下の式3のように環境変数xへ変数変換して正規化する。このとき、スラック関数S=fxを以下の式4のように近似する。ここで、f0=S0>0、f-1=0とする。図1は、環境変数が1変数の場合におけるタイミング判定の原理を説明するための図である。ここでは、上述したスラック関数S=fxの法線ベクトルをvとし、スラック値Sの変化方向であるS軸とのなす角をθとする。このとき、S=fxとx軸のなす角傾きθθである。従って、スラックセンター値S0は、以下の式5を満たすこととなる。そのため、タイミング検証を行う対象のコーナー条件に基づき算出されたスラック関数におけるスラックセンター値S0について、以下の式6が成立すれば、当該コーナー条件でのタイミングが満たされることがいえる。ここで、式4においてf1=0である場合でも、式6が成立すれば当該コーナー条件でのタイミングが満たされることは同様である。続いて、一般的な場合として、環境変数が複数である場合について説明する。まず、環境変数とコーナー条件変数の最小値、最大値を以下の式7とする。そして、環境変数xiのコーナーが[-1,1]になるように、以下の式8のように環境変数ziへ変数変換して正規化する。以後、このziについて考える。このとき、スラック関数S=fxiを以下の式9のように一次関数で近似する。これは、x1、、xm、Sの空間で平面Sとなる。図2は、本発明の実施の形態1にかかるタイミング条件を満たすスラック値により定まる平面Sと法線ベクトルv、そのS軸となす角θの例を示す図である。尚、図2は、説明のため、正規化後の環境変数zi及びzjの2変数の場合を図示したものである。図2では、平面Sの法線ベクトルvα1、、αm、-1とS軸のなす角をθとおき、S軸に平行な単位ベクトルsとおくと、なす角θは以下の式10のように表される。図3は、環境変数が2つの場合における環境変数のコーナー条件により定まる領域とタイミング条件を満たすスラック値との関係を説明するための図である。ここで、正規化後の環境変数zi、zjのコーナー値C11、1、C21、-1、C3-1、1、C4-1、-1における各スラック値Sは、S>0を満たさなければならない。そのためには、S=0のとき、スラックの近似平面SとS=0平面が交わる線SLが、原点Oからコーナー値への距離kより離れていなければいけない。すなわち、タイミング判定の境界条件は、線SLが、zi軸及びzj軸における2次元における原点Oから半径kの円の接線となる。ここで、線SLと当該円との交点をPとする。ここで、複数の環境変数の間に相関がないときには、距離kは以下の式11により表わすことができる。図4は、環境変数が2つの場合におけるタイミング条件を満たすスラック値により定まる平面に対する制約を説明するための図である。尚、図4は、図3の関係をzi軸及びzj軸と直交するS軸を用いて表現したものである。図5は、環境変数が複数の場合におけるタイミング判定の原理を説明するための図である。図5は、図4における直線OPについてS軸方向に切断した場合の図である。このことから、コーナー値でもある点Pにおいて、fxi=0となる場合のスラックセンター値は、以下の式12で表すことができる。そのため、タイミング検証を行う対象のコーナー条件に基づき算出されたスラック関数におけるスラックセンター値S0について、以下の式13が成立すれば、全てのコーナー値においてS>0となり、当該コーナー条件でのタイミングが満たされることがいえる。つまり、全てのコーナー条件で静的タイミング解析をする必要がなく、式13の条件を満たすか否かを判定するだけで、全てのコーナー条件でS>0となり、タイミングが保証される。また、このとき、特許文献1に非特許文献1の技術を適用した場合に含まれるマージン図12のS0-S0は含まれない。図6は、本発明の実施の形態1にかかる回路設計支援装置10の構成を示すブロック図である。回路設計支援装置10は、半導体集積回路の回路設計を支援するためのコンピュータシステムである。回路設計支援装置10は、少なくとも、回路設計における静的タイミング検証を行うものである。回路設計支援装置10は、CPUCentralProcessingUnit11と、RAMRandomAccessMemory12と、ROMReadOnlyMemory13と、入出力部14と、ハードディスク15とを備える。ハードディスク15は、不揮発性記憶装置である。ハードディスク15は、回路設計支援プログラム151、環境変数152、spicemodel153、ネットリスト154、感度付遅延ライブラリ155、回路データ156及びレポート情報157を格納する。回路設計支援プログラム151は、本発明の実施の形態1にかかる静的タイミング検証を含む処理が実装されたコンピュータプログラムである。環境変数152は、検証対象となる複数の環境変数におけるコーナー条件を含む。spicemodel153は、SPICEシミュレーションに用いられる各種モデルである。ネットリスト154は、セルの回路構成を示す。感度付遅延ライブラリ155は、キャラクタライズ処理により決定されるセルの遅延モデルであり、感度係数を含む。回路データ156は、Verilog、spef及びタイミング制約等を含む。レポート情報157は、本発明の実施の形態1にかかる静的タイミング検証の結果により求められるスラック値の不足分を示す情報又は不足量である。CPU11は、回路設計支援装置10における各種処理、RAM12、ROM13、入出力部14及びハードディスク15へのアクセス等を制御する。入出力部14は、入力装置不図示及び出力装置不図示とのデータの通信を行う。回路設計支援装置10は、CPU11が、RAM12、ROM13又はハードディスク15に格納された回路設計支援プログラム151を読み込み、実行する。これにより、回路設計支援装置10は、以下に説明する、本発明の実施の形態1にかかる算出部、判定部及び不足量算出部として機能し、静的タイミング検証を行うことができる。ここで、算出部は、1又は複数mの環境変数のコーナー条件に基づき、当該環境変数を用いてスラック値を近似するためのスラック関数Sを算出する。判定部は、前記環境変数のそれぞれが前記コーナー条件の中点である場合の前記スラック関数におけるスラック値であるスラックセンター値S0と、スラック値の変化方向S軸に対する前記スラック関数Sの傾きθと、前記環境変数の数mとに基づいてタイミング判定を行う。これにより、タイミング判定の精度を向上させることができる。また、判定部は、前記タイミング判定において、前記スラックセンター値S0が前記スラック関数Sにおける各環境変数の感度係数α1、、αmと前記環境変数の数mとにより求まる値より大きい場合例えば、式13に、前記コーナー条件でのタイミングが保証されると判定する。これにより、1回の計算により全てのコーナー条件におけるタイミング検証を行うことができ、計算量及び検証時間を削減することができる。さらに、不足量算出部は、前記タイミング判定により、タイミング違反と判定した場合、前記スラックセンター値S0と、前記感度係数α1、、αmと、前記環境変数の数mとを用いてスラック値の不足量を算出する。これにより、適切な不足量を容易に求めることができる。または、判定部は、前記スラック関数Sにより定まるスラック値の超平面に対する法線ベクトルvと、前記スラック値の変化方向S軸とのなす角θに基づいて前記タイミング判定を行うということもできる。図7及び図8は、本発明の実施の形態1にかかる静的タイミング検証処理の流れを示すフローチャートである。尚、図7及び図8における温度コーナー条件21、電圧コーナー条件22、電圧コーナー条件23、正規化温度コーナー条件24、正規化電圧コーナー条件25、正規化電圧コーナー条件26、spicemodel27、ネットリスト28、感度付遅延ライブラリ29、回路データ30、回路データ31及びスラック関数32は、それぞれ、RAM12又はハードディスク15内に確保された記憶領域に格納された各種データを示す。まず、回路設計支援装置10は、外部から環境変数の定義と、各環境変数についてのコーナー条件最大値、最小値の設定を受け付ける。例えば、環境変数を温度tと、2種類の電圧v1及びv2との計3変数を用いるものとする。ここでは、温度tの最大値tmax、最小値tmin、電圧v1の最大値v1max、最小値v1min、電圧v2の最大値v2max、最小値v2minとする。そして、回路設計支援装置10は、受け付けた各コーナー条件を温度コーナー条件21、電圧コーナー条件22及び電圧コーナー条件23としてハードディスク15に格納する。ここで、温度コーナー条件21、電圧コーナー条件22及び電圧コーナー条件23は、図6の環境変数152に対応するものとする。尚、本発明の実施の形態1にかかる環境変数の種類及び数はこれに限定されず、少なくとも1以上の環境変数であればよい。そのため、環境変数の数をmとした場合、各環境変数とそのコーナー条件を以下の式14で表すものとする。ここで、回路設計支援装置10は、環境変数の正規化を行うS11。具体的には、回路設計支援装置10は、ハードディスク15から温度コーナー条件21、電圧コーナー条件22及び電圧コーナー条件23を読み出し、以下の式15により変数変換を行う。これにより、各環境変数のコーナー条件を[-1,1]にする。ここで、正規化後の環境変数をziとする。そして、回路設計支援装置10は、変数変換により生成された正規化後の環境変数である正規化温度コーナー条件24、正規化電圧コーナー条件25、正規化電圧コーナー条件26をハードディスク15へ格納する。尚、正規化温度コーナー条件24、正規化電圧コーナー条件25、正規化電圧コーナー条件26は、図6の環境変数152に追加されるか、RAM12内の記憶領域内に保持されても構わない。続いて、回路設計支援装置10は、正規化された環境変数を用いて、キャラクタライズにより感度付遅延ライブラリを算出するS12。具体的には、回路設計支援装置10は、ハードディスク15から正規化された環境変数である正規化温度コーナー条件24、正規化電圧コーナー条件25、正規化電圧コーナー条件26を読み出し、併せて、spicemodel27及びネットリスト28を読み出す。そして、回路設計支援装置10は、キャラクタライズ処理により感度付遅延ライブラリを算出する。回路設計支援装置10は、算出した感度付遅延ライブラリ29をハードディスク15へ格納する。ここで、spicemodel27及びネットリスト28は、図6のspicemodel153及びネットリスト154に対応し、ハードディスク15には予めこれらの値が格納済みであるものとする。また、感度付遅延ライブラリ29は、図6の感度付遅延ライブラリ155に対応するものとする。尚、感度付遅延ライブラリのキャラクタライズ処理は、公知なものであるため詳細な説明を省略する。例えば、SSTAStatisticalStaticTimingAnalysisツールを用いることができる。そして、回路設計支援装置10は、スラック関数を算出するS13。具体的には、回路設計支援装置10は、ハードディスク15から正規化温度コーナー条件24、正規化電圧コーナー条件25、正規化電圧コーナー条件26を読み出す。併せて、回路設計支援装置10は、ハードディスク15から感度付遅延ライブラリ29、回路データ30及び回路データ31を読み出す。そして、回路設計支援装置10は、上述した式9のように近似された一次関数としてスラック関数32を算出する。その後、回路設計支援装置10は、算出されたスラック関数32をハードディスク15へ格納する。尚、スラック関数32は、RAM12に保持されても良い。尚、スラック関数の算出には、上述したSSTAツールの実行により出力されるパラメータの感度係数を用いることができる。図8へ進み、回路設計支援装置10は、スラックセンター値S0、感度係数αi、環境変数の数mを用いてタイミング判定を行うS14。具体的には、回路設計支援装置10は、ハードディスク15又はRAM12からスラック関数32を読み出し、上述した式11及び式13の各項を算出し、式13を満たすか否かを判定する。尚、ステップS14において、回路設計支援装置10は、上述した式10を用いて、なす角θを算出し、式13を満たすか否かを判定してもよい。また、タイミング違反でないと判定した場合S15でNO、静的タイミング検証処理を終了する。タイミング違反であると判定した場合S15でYES、回路設計支援装置10は、スラック値の不足分不足量を算出してレポート情報157として出力するS16。具体的には、回路設計支援装置10は、式16を用いてスラック値の不足分を算出する。これにより、リペアが必要なスラック量を容易に求めることができる。その後、静的タイミング検証処理を終了する。また、スラック値の不足分に応じて適宜、回路の再設計を行う。以上のことから、本発明の実施の形態1により、各々のコーナー条件温度、電圧などでの静的タイミング解析が不要となり、1回の静的タイミング解析で全てのコーナー条件を保証することができる。また、その際のタイミング判定にスラック平面とS軸とのなす角を用いる。これにより、従来、タイミング判定に距離を用いていたことによる過剰なマージンを避けることができ、タイミング収束が容易になる。また、なす角は、スラック関数の各環境変数の感度係数から容易に計算することができる。さらに、タイミング判定の際の計算結果からスラック値のリペア量を容易に求め、かつ、容易に知ることができる。<発明の実施の形態2>本発明の実施の形態2では、上述した実施の形態1に改良を加え、半導体集積回路の回路設計におけるプロセスバラツキを含めたタイミング検証に適用したものである。プロセスバラツキを含めたタイミング検証には、統計的静的タイミング解析SSTAの手法が用いられる。統計的静的タイミング解析では、プロセスバラツキを確率変数として扱う。そこで、以下では、確率変数が1変数である場合を例として説明する。尚、ここでは、環境変数は、式7及び式8により表現するものとする。図9は、本発明の実施の形態2にかかるタイミング判定の原理を説明するための図である。このとき、スラック平面を表す一次関数を以下の式17のように近似するものとする。ここで、βは感度係数、yはプロセスばらつきを表す平均ゼロ、かつ、標準偏差σの確率変数とする。この確率変数yに対する平均、標準偏差はそれぞれ、以下の式18及び19で表すことができる。従って、プロセスばらつきに対する許容度nとし、nσのマージンをとる場合には、fzからnβσを引いて以下の式20を考えればよい。従って、コーナーでタイミングを満たす条件は、以下の式21となる。すなわち、本発明の実施の形態2では、プロセスバラツキの許容度と、当該プロセスバラツキの確率変数とをさらに用いてタイミング判定を行うことを特徴とする。これにより、環境変数のコーナー条件の検証に加えて、製造プロセスバラツキの検証をさらに行うことができる。<その他の発明の実施の形態>さらに、本発明は上述した実施の形態のみに限定されるものではなく、既に述べた本発明の要旨を逸脱しない範囲において種々の変更が可能であることは勿論である。"