"ネットワークと、映像信号をデータパケットとし前記ネットワークに送信する送信装置と、前記ネットワークからデータパケットを受信する受信装置とからなり、前記送信装置と前記受信装置との間で、映像信号を識別する情報を含むデータパケットとFEC用の冗長データを含むFEC用パケットとを転送し、前記受信装置が、受信した前記データパケットと前記FEC用パケットとを用いてエラー訂正を行うデータ伝送システムにおいて、前記受信装置は、前記エラー訂正を行う対象とするパケットの受信タイムアウトを監視する手段と、前記受信したデータパケット内の前記映像信号を識別する情報を用いて、前記受信タイムアウトを監視する手段のタイムアウト時間を変更する手段とを有することを特徴とするデータ伝送システム。ネットワークを介して送信装置から送信されるデータを受信する受信装置であって映像信号を識別する情報を有するデータパケットと、該データパケットのFEC用の冗長データを有するFEC用パケットとを含むパケットを受信する受信手段と、前記FEC用パケットを用いて前記データパケットのエラー訂正をするエラー訂正手段と、前記エラー訂正を行う対象のパケットの待ち時間を設定する設定手段と、前記受信したパケットに含まれる前記映像信号を識別する情報に基づいて前記設定手段の設定を変更する変更手段とを備えることを特徴とする受信装置。前記変更手段は、前記データパケットのペイロード内のフォーマットタイプに含まれる値を、前記映像信号を識別する情報として用いることを特徴とする請求項2に記載の受信装置。しかし近年、広域なネットワークを通して、N対Nの形態で送信装置及び受信装置を動作させたり、複数の映像をスイッチング装置により切り替えし、ネットワークに送信したりする場合には、データパケットの送信元が変わるため、受信装置へのパケットの入力レートが変化する。図1はN対Nの形態で送信装置及び受信装置を動作させる伝送システムの構成例を示した図である。送信装置101、102はそれぞれ非圧縮映像信号1011、1021をパケット化しネットワーク11にデータパケットとFECパケットを出力する。ここで送信装置101がパケット化する映像信号1011は例えばHD-SDI信号であり、送信装置102がパケット化する映像信号1021は例えばSD-SDI信号である。従って、送信装置101の送信するデータパケット内の有効データは1.5Gbpsであり、送信装置101の送信するデータパケット内の有効データは270Mbpsである。受信装置105はネットワークから受信した送信装置101、102の送信データのうちどちらかを選び、非パケット化し映像信号106として出力する。受信装置が1.5Gbpsのデータパケットを選択した場合と、270Mbpsのデータパケットを選択した場合とでは受信装置がマトリックス分のパケットを受信するまでの時間が大きく異なるので受信装置105の設定を変える必要がある。この変更を行うには、図1内の制御システム107から受信装置105の制御を行う、あるいは受信装置105を制御する別の制御システムを設けて制御システム107と同期した制御を行う方法がある。しかし、いずれの方法も、ネットワークを渡る制御を行うため、規模が大きなシステムでは制御が複雑になるうえに、コストが増大すると言う問題点がある。図2は、複数の非圧縮映像をスイッチング装置により切り替えし、ネットワークを経由して送受信をする伝送システムの構成例を示した図である。スイッチング装置201はHD-SDI信号2011、2013およびSD-SDI信号2012から入力される非圧縮映像信号の内から制御システム202からの指示により1つを選択し映像信号2014として出力する。HD-SDI信号2011、2013の信号レートは1.5Gbpsであり、SD-SDI信号2012の信号レートは270Mbpsである。送信装置203は映像信号2014から入力された非圧縮映像信号2014をデータパケット化し、同時にFECパケットを生成し、これら両方のパケットをネットワーク204に送る。受信装置205はネットワークより送信装置203が送信したパケットを受信し、FECによるエラー訂正を行ったうえ、非圧縮映像信号をパケットから抜き出し、例えば映像信号HD-SDI信号2051上として出力する。この場合、スイッチング装置201により選択された非圧縮映像信号のレートに合わせて、受信装置205がマトリックス分のパケットを受信するまでの時間の設定を変える必要がある。この変更を行うには、図2内の制御システム202から受信装置205の制御を行う、あるいは受信装置205を制御する別の制御システムを設けて制御システム202と同期した制御を行う方法がある。しかし、いずれの方法も、図1の事例と同じように、ネットワークを渡る制御を行うため、規模が大きなシステムでは制御が複雑になるうえに、コストが増大すると言う問題点がある。本発明は、上述した問題を解決するためになされたものであり、その目的は、受信装置に入力されるパケットの入力レートが変わった時に、外部からの制御なしに、受信装置がマトリックスの対象となるパケットを受信するまでの待ち時間を自律的に変更する方法を提供することである。上記課題を解決するために、本発明の受信装置は、受信したデータパケット内の映像信号を識別する情報を用いて、受信タイムアウトを監視する手段のタイムアウト時間を変更する手段を有する。本発明によれば、受信装置へのパケットの入力レートが変わった時に、外部からの制御なしに、受信装置がマトリックスの対象となるパケットを受信するまでの待ち時間を自律的に変更することができる。以下に、図を用いて本発明の実施の形態を説明する。なお、本発明はこれらの実施の形態に何ら限定されるものではなく、その要旨を逸脱しない範囲において、種々なる態様で実施しうる。本実施例で適用されるデータ伝送システムの構成は、先に説明した図1に示すシステム構成であってもよいし、図2に示すシステム構成であってもよい。本実施例のデータ伝送システムの受信装置300の構成について、図3のブロック図を参照して説明する。本実施例の受信装置300はネットワークより例えば図6に示すフォーマットのデータパケットを受信し、SMPTE2022-1に準拠したFECパケットの受信及びエラー訂正を行い、結果の映像ストリームを映像信号例えばHD-SDI信号として出力するものである。図6に示すように受信装置の受信するパケットのペイロードには、映像信号を識別する情報としてフォーマットタイプ64が含まれる。フォーマットタイプ64には、ペイロードのデータがHD-SDIかSD-SDIかをそれぞれ16進数の00、10で示す値が含まれる。図3に示す受信装置300は、例えばMAC回路301、バッファメモリ302、待ち時間回路303、種別識別回路304、FEC回路305、及び映像信号出力回路306より構成される。MAC回路301はイーサネット登録商標のMACメディアアクセス制御サブ層の機能を実現する回路であり、バッファメモリ302は受信したパケットを格納するバッファメモリであり、待ち時間回路303はFEC回路へのバッファメモリのデータを渡すのを待ち合わせる回路であり、FEC回路305はSMPTE2022-1準拠のFECを行う回路であり、映像信号出力回路306は非圧縮映像信号出力用の回路である。次に、本実施例での受信装置のパケット受信からの一連の動作の一例を説明する。MAC回路301はイーサネット3011から入力されたパケットのMAC処理を行い、VLAN,宛先MACアドレスで受信すべきパケットを判断するとともに、FCSのチェック、パケット長のチェック等を行うことによりパケットの正常性チェックを行い、不当なパケットを廃棄し、正常と判断した自分宛のパケットをバッファメモリ302に書き込む。本実施例ではただ1つだけの映像データを受信装置が扱えるものとする。従って、MAC回路301はただ1つだけのRTPストリームのパケットをバッファメモリ302に書き込む。なお、バッファメモリ302に書き込まれるパケットには、図4で示すデータパケットとFEC用パケットとが含まれる。待ち時間回路303は待ち時間レジスタ3031を有し、バッファメモリ302にMAC回路301がパケットを書き込んだ後、待ち時間レジスタ3031で指定される時間だけ待ち合わせした後、バッファメモリ302からデータの読み出しを行い、読み出したデータをFEC回路305に渡す。種別識別回路304はMAC回路301がバッファメモリ302に書き込むデータパケット内のフォーマットタイプ64を識別し、そのフォーマットタイプに対応した待ち時間を、待ち時間レジスタ3031に書き込むことにより、待ち時間回路303でバッファメモリ302からの読み出しを待ち合わせる時間を指定する。FEC回路305は待ち時間回路303より受け取ったデータを用いて、FECのマトリックスを構成し、エラー訂正処理を行い、パケットロスしたパケットを可能な範囲で回復し、結果としてのエラー回復後のデータを映像信号出力回路306に渡す。映像信号出力回路306はFEC回路305から受け取ったデータから映像ストリームを抽出し、非圧縮映像信号上に出力する。上記で述べたように、バッファメモリ302での待ち時間は種別識別回路304でのフォーマットタイプの識別により決定される。以下、種別識別回路の304の構成と動作について説明する。図5は種別識別回路304の構成の一例を示す図である。種別識別回路304は、MAC回路出力3012が出力するデータパケットよりフォーマットタイプ64を抽出し保持するフォーマットタイプレジスタ5011、レート変換テーブル501、および時間計算回路502を備える。種別識別回路304はMAC回路301がバッファメモリ302に書き込んだパケットのペイロード内のフォーマットタイプの値をフォーマットタイプレジスタ5011に保持し、その値を用いてレート変換テーブル501を引き、入力するRTPストリームの入力レートxを求める。図5で示す例では、フォーマットタイプがHD-SDIの場合xには1500Mbpsが与えられ、フォーマットタイプがSD-SDIの場合xには270Mbpsが与えられる。入力レート値xが決定されると、種別識別回路304は待ち時間計算回路502を用いて、待ち時間回路303が待ち合わせする時間を計算する。この待ち時間計算は前述の計算式に基づき行われる。すなわち、待ち時間tを求めるため、FEC回路305の処理するマトリックスサイズをn行、m列、ネットワーク内でのパケットジッターの予測最大値を50000マイクロ秒とすると、下記の計算を行う。FECの演算に必要なパケット数=nmnm式1マトリックス分のパケットを受信するのに必要な時間マイクロ秒=nmnm×1400バイト×8ビット/xメガビット式2t=マトリックス分のパケットを受信するまでの時間50000マイクロ秒式4上記式によって待ち時間値tを計算した後、種別識別回路304は待ち時間値tの値を、待ち時間回路303内の待ち時間レジスタ3031に書き込む。待ち時間回路303はバッファメモリ302にMAC回路301がパケットを書き込んだ後、待ち時間レジスタ3031で指定される時間だけ待ち合わせした後、読み出しを行いFEC回路305に読み出したパケットを転送する。これにより結果として、MAC回路301で受信したパケットは、バッファメモリ302内でt時間待ち合わせを行うこととなる。上記の一連の動作により、種別識別回路304は、MAC回路出力3011が出力するパケットのフォーマットタイプを識別し、そのフォーマットタイプの入力レートに合わせて、バッファメモリ302内での待ち時間を変更する事を可能とする。この動きを受信装置として見てみれば、受信装置で受信されるパケットの入力レートが変わった時に、外部からの制御なしに、受信装置がマトリックスの対象となるパケットを受信するまでの待ち時間を自律的に変更する事を可能としている。実施例では論理回路として種別識別回路304を説明したが、マイクロプロセッサおよびプログラムを用いても同等の機能が実現できるのは明らかである。また、実施例では説明を簡便化するために、ただ1つだけの映像データを受信装置が扱えるものとして説明したが、複数の映像データを受信装置が扱える構成であってもよい。扱う映像データの数に応じてバッファメモリを増やしてもよい。"