"ドライバから出力される駆動信号を伝送する制御線と、前記制御線の伸長方向に沿って配置され、当該制御線を通して供給される前記駆動信号によって駆動される複数のトランジスタとを備え、前記複数のトランジスタは、前記制御線の伸長方向における前記ドライバからの距離に応じてゲート-ソース/ドレイン間の寄生容量が異なる表示装置。前記複数のトランジスタは、前記制御線の伸長方向における位置に関係なく、前記駆動信号が遷移するときのソース/ドレインの電圧の変化量が一定になるようにゲート-ソース/ドレイン間の寄生容量が設定されている請求項1に記載の表示装置。前記複数のトランジスタは、前記制御線の伸長方向における前記ドライバからの距離に応じてゲート電極とソース/ドレイン領域とがオーバーラップする面積が異なる請求項1に記載の表示装置。前記複数のトランジスタは、前記制御線の伸長方向における前記ドライバからの距離に応じてゲート電極のサイズが異なる請求項3に記載の表示装置。前記複数のトランジスタは、前記制御線の伸長方向における前記ドライバからの距離に応じてゲート電極のチャネル方向の幅が異なる請求項4に記載の表示装置。前記複数のトランジスタは、画素が行列状に配置されてなる画素アレイ部の画素列毎に配線された信号線に対して選択的に信号を供給する選択トランジスタである請求項1に記載の表示装置。前記選択トランジスタは、時系列で入力される信号を複数の信号線に対して時分割にて分配する請求項6に記載の表示装置。前記複数のトランジスタは、画素毎に設けられて信号を画素内に書き込む書込みトランジスタである請求項1に記載の表示装置。前記画素は、前記書込みトランジスタと、前記書込みトランジスタによって書き込まれた信号を保持する保持容量と、前記保持容量に保持された前記信号に応じて駆動される電気光学素子とを有する請求項8に記載の表示装置。前記ドライバは、前記複数のトランジスタの配列方向の片側から前記複数のトランジスタの各々を駆動する請求項1に記載の表示装置。前記ドライバは、前記複数のトランジスタの配列方向の両側から前記複数のトランジスタの各々を駆動する請求項1に記載の表示装置。ドライバから出力される駆動信号を伝送する制御線と、前記制御線の伸長方向に沿って配置され、当該制御線を通して供給される前記駆動信号によって駆動される複数のトランジスタとを備え、前記複数のトランジスタは、前記制御線の伸長方向における前記ドライバからの距離に応じてゲート-ソース/ドレイン間の寄生容量が異なる表示装置を有する電子機器。特許文献1の従来技術では、駆動信号として基本波からなる信号を用いているに過ぎないため、駆動信号によるトランジスタの駆動を制御線の伸長方向における位置に関係なく一定に行えるものではない。従って、駆動信号によるトランジスタの駆動を、制御線の伸長方向における位置、換言すれば、ドライバからの制御線の配線距離に関係なく一定に行えることが望まれている。そこで、本開示は、ドライバから出力される駆動信号によるトランジスタの駆動を、制御線の伸長方向における位置に関係なく一定に行うことが可能な表示装置及び当該表示装置を有する電子機器を提供することを目的とする。上記目的を達成するために、本開示は、ドライバから出力される駆動信号を伝送する制御線と、前記制御線の伸長方向に沿って配置され、当該制御線を通して供給される前記駆動信号によって駆動される複数のトランジスタとを備えた表示装置において、前記制御線の伸長方向における前記ドライバからの距離に応じて、前記複数のトランジスタのゲート-ソース/ドレイン間の寄生容量を異ならせる構成を採っている。この表示装置は、各種の電子機器において、その表示部として用いることができる。複数のトランジスタの各々において、ゲートソース/ドレイン間には寄生容量が存在する。そして、制御線を通してゲート電極に与えられる駆動信号が遷移するとき、その遷移タイミングで寄生容量による容量カップリングによってソース/ドレイン電圧が変動する。このときのカップリング量は、ゲート電極に与えられる駆動信号の遷移波形及びゲートソース/ドレイン間の寄生容量に依存する。すなわち、駆動信号の遷移波形が急峻であればカップリング量が大きく、遷移波形が緩やかであればなまっていればカップリング量が小さい。また、ゲートソース/ドレイン間の寄生容量が大きければカップリング量が大きく、当該寄生容量が小さければカップリング量が小さい。ここで、制御線には配線抵抗及び配線容量が存在することから、制御線の伸長方向におけるドライバからの距離によって駆動信号の波形が異なる。従って、複数のトランジスタのゲート-ソース/ドレイン間の寄生容量をドライバからの距離に応じて異ならせることで、制御線の伸長方向におけるドライバからの距離に関係なく、カップリング量をほぼ等しくすることができる。本開示によれば、制御線の伸長方向におけるドライバからの距離に関係なく、カップリング量をほぼ等しくすることができるため、ドライバから出力される駆動信号による複数のトランジスタの駆動を、制御線の伸長方向における位置に関係なく一定に行うことができる。以下、本開示の技術を実施するための形態以下、実施形態と記述するについて図面を用いて詳細に説明する。なお、説明は以下の順序で行う。1.本開示が適用される有機EL表示装置1-1.システム構成1-2.基本的な回路動作1-3.セレクタ駆動方式1-4.制御線の配線抵抗及び配線容量に起因する不具合2.実施形態の説明2-1.実施例1選択トランジスタの例2-2.実施例2書込みトランジスタの例3.適用例4.電子機器5.本開示の構成<1.本開示が適用される有機EL表示装置>[1-1.システム構成]図1は、本開示が適用されるアクティブマトリクス型表示装置の基本的な構成の概略を示すシステム構成図である。アクティブマトリクス型表示装置は、電気光学素子に流れる電流を、当該電気光学素子と同じ画素内に設けた能動素子、例えば絶縁ゲート型電界効果トランジスタによって制御する表示装置である。絶縁ゲート型電界効果トランジスタとしては、典型的には、TFTThinFilmTransistor;薄膜トランジスタが用いられる。ここでは、一例として、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子、例えば有機EL素子を、画素画素回路の発光素子として用いるアクティブマトリクス型有機EL表示装置の場合を例に挙げて説明するものとする。図1に示すように、本適用例に係る有機EL表示装置10は、有機EL素子を含む複数の画素20と、当該画素20が行列状に2次元配置されてなる画素アレイ部30と、当該画素アレイ部30の周辺に配置される駆動回路部とを有する構成となっている。駆動回路部は、書込み走査回路40、電源供給走査回路50及び信号出力回路60等からなり、画素アレイ部30の各画素20を駆動する。ここで、有機EL表示装置10がカラー表示対応の場合は、カラー画像を形成する単位となる1つの画素単位画素は複数の副画素サブピクセルから構成され、この副画素の各々が図1の画素20に相当することになる。より具体的には、カラー表示対応の表示装置では、1つの画素は、例えば、赤色Red;R光を発光する副画素、緑色Green;G光を発光する副画素、青色Blue;B光を発光する副画素の3つの副画素から構成される。但し、1つの画素としては、RGBの3原色の副画素の組み合わせに限られるものではなく、3原色の副画素に更に1色あるいは複数色の副画素を加えて1つの画素を構成することも可能である。より具体的には、例えば、輝度向上のために白色White;W光を発光する副画素を加えて1つの画素を構成したり、色再現範囲を拡大するために補色光を発光する少なくとも1つの副画素を加えて1つの画素を構成したりすることも可能である。画素アレイ部30には、m行n列の画素20の配列に対して、行方向画素行の画素の配列方向に沿って走査線311~31mと電源供給線321~32mとが画素行毎に配線されている。更に、m行n列の画素20の配列に対して、列方向画素列の画素の配列方向に沿って信号線331~33nが画素列毎に配線されている。走査線311~31mは、書込み走査回路40の対応する行の出力端にそれぞれ接続されている。電源供給線321~32mは、電源供給走査回路50の対応する行の出力端にそれぞれ接続されている。信号線331~33nは、信号出力回路60の対応する列の出力端にそれぞれ接続されている。画素アレイ部30は、通常、ガラス基板などの透明絶縁基板上に形成されている。これにより、有機EL表示装置10は、平面型フラット型のパネル構造となっている。画素アレイ部30の各画素20の駆動回路は、アモルファスシリコンTFTまたは低温ポリシリコンTFTを用いて形成することができる。低温ポリシリコンTFTを用いる場合には、図1に示すように、書込み走査回路40、電源供給走査回路50、及び、信号出力回路60についても、画素アレイ部30を形成する表示パネル基板70上に実装することができる。書込み走査回路40は、クロックパルスckに同期してスタートパルスspを順にシフト転送するシフトレジスタ回路等によって構成されている。この書込み走査回路40は、画素アレイ部30の各画素20への映像信号の信号電圧書込みに際して、走査線31311~31mに対して書込み走査信号WSWS1~WSmを順次供給することによって画素アレイ部30の各画素20を行単位で順番に走査線順次走査する。電源供給走査回路50は、クロックパルスckに同期してスタートパルスspを順にシフトするシフトレジスタ回路等によって構成されている。この電源供給走査回路50は、書込み走査回路40による線順次走査に同期して、第1電源電位Vccpと当該第1電源電位Vccpよりも低い第2電源電位Viniとで切り替わることが可能な電源電位DSDS1~DSmを電源供給線32321~32mに供給する。後述するように、電源電位DSのVccp/Viniの切替えにより、画素20の発光/非発光の制御が行なわれる。信号出力回路60は、信号供給源図示せずから供給される輝度情報に応じた映像信号の信号電圧以下、単に信号電圧と記述する場合もあるVsigと基準電圧Vofsとを選択的に出力する。ここで、基準電圧Vofsは、映像信号の信号電圧Vsigの基準となる電位例えば、映像信号の黒レベルに相当する電位であり、後述する閾値補正処理の際に用いられる。信号出力回路60から出力される信号電圧Vsig/基準電圧Vofsは、信号線33331~33nを介して画素アレイ部30の各画素20に対して、書込み走査回路40による走査によって選択された画素行の単位で書き込まれる。すなわち、信号出力回路60は、信号電圧Vsigを行ライン単位で書き込む線順次書込みの駆動形態を採っている。画素回路図2は、画素画素回路20の具体的な回路構成の一例を示す回路図である。画素20の発光部は、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子である有機EL素子21から成る。図2に示すように、画素20は、有機EL素子21と、有機EL素子21に電流を流すことによって当該有機EL素子21を駆動する駆動回路とによって構成されている。有機EL素子21は、全ての画素20に対して共通に配線所謂、ベタ配線された共通電源供給線34にカソード電極が接続されている。有機EL素子21を駆動する駆動回路は、駆動トランジスタ22、書込みトランジスタ23、保持容量24、及び、補助容量25を有する構成となっている。駆動トランジスタ22及び書込みトランジスタ23としてNチャネル型のTFTを用いることができる。但し、ここで示した、駆動トランジスタ22及び書込みトランジスタ23の導電型の組み合わせは一例に過ぎず、これらの組み合わせに限られるものではない。更に、以下に記述するトランジスタや保持容量、有機EL素子等の結線関係についても、この形態に限られるものではない。駆動トランジスタ22は、一方の電極ソース/ドレイン電極が有機EL素子21のアノード電極に接続され、他方の電極ソース/ドレイン電極が電源供給線32321~32mに接続されている。書込みトランジスタ23は、一方の電極ソース/ドレイン電極が信号線33331~33nに接続され、他方の電極ソース/ドレイン電極が駆動トランジスタ22のゲート電極に接続されている。また、書込みトランジスタ23のゲート電極は、走査線31311~31mに接続されている。駆動トランジスタ22及び書込みトランジスタ23において、一方の電極とは、ソース/ドレイン領域に電気的に接続された金属配線を言い、他方の電極とは、ドレイン/ソース領域に電気的に接続された金属配線を言う。また、一方の電極と他方の電極との電位関係によって一方の電極がソース電極ともなればドレイン電極ともなり、他方の電極がドレイン電極ともなればソース電極ともなる。保持容量24は、一方の電極が駆動トランジスタ22のゲート電極に接続され、他方の電極が駆動トランジスタ22の他方の電極、及び、有機EL素子21のアノード電極に接続されている。補助容量25は、一方の電極が有機EL素子21のアノード電極に、他方の電極が共通電源供給線34にそれぞれ接続されている。この補助容量25は、有機EL素子21の容量不足分を補い、保持容量24に対する映像信号の書込みゲインを高めるために、必要に応じて設けられるものである。すなわち、補助容量25は必須の構成要素ではなく、有機EL素子21の等価容量が十分に大きい場合は省略可能である。ここでは、補助容量25の他方の電極を共通電源供給線34に接続するとしているが、他方の電極の接続先としては、共通電源供給線34に限られるものではなく、固定電位のノードであればよい。補助容量25の他方の電極を固定電位のノードに接続することで、有機EL素子21の容量不足分を補い、保持容量24に対する映像信号の書込みゲインを高めるという所期の目的を達成することができる。上記構成の画素20において、書込みトランジスタ23は、書込み走査回路40から走査線31を通してゲート電極に印加されるHighアクティブの書込み走査信号WSに応答して導通状態となる。これにより、書込みトランジスタ23は、信号線33を通して信号出力回路60から供給される、輝度情報に応じた映像信号の信号電圧Vsigまたは基準電圧Vofsをサンプリングして画素20内に書き込む。この書き込まれた信号電圧Vsigまたは基準電圧Vofsは、駆動トランジスタ22のゲート電極に印加されるとともに保持容量24に保持される。駆動トランジスタ22は、電源供給線32321~32mの電源電位DSが第1電源電位Vccpにあるときには、一方の電極がドレイン電極、他方の電極がソース電極となって飽和領域で動作する。これにより、駆動トランジスタ22は、電源供給線32から電流の供給を受けて有機EL素子21を電流駆動にて発光駆動する。より具体的には、駆動トランジスタ22は、飽和領域で動作することにより、保持容量24に保持された信号電圧Vsigの電圧値に応じた電流値の駆動電流を有機EL素子21に供給し、当該有機EL素子21を電流駆動することによって発光させる。駆動トランジスタ22は更に、電源電位DSが第1電源電位Vccpから第2電源電位Viniに切り替わったときには、一方の電極がソース電極、他方の電極がドレイン電極となってスイッチングトランジスタとして動作する。これにより、駆動トランジスタ22は、有機EL素子21への駆動電流の供給を停止し、有機EL素子21を非発光状態にする。すなわち、駆動トランジスタ22は、有機EL素子21の発光/非発光を制御するトランジスタとしての機能をも併せ持っている。この駆動トランジスタ22のスイッチング動作により、有機EL素子21が非発光状態となる期間非発光期間を設け、有機EL素子21の発光期間と非発光期間の割合デューティを制御することができる。このデューティ制御により、1表示フレーム期間に亘って画素が発光することに伴う残像ボケを低減できるために、特に動画の画品位をより優れたものとすることができる。電源供給走査回路50から電源供給線32を通して選択的に供給される第1,第2電源電位Vccp,Viniのうち、第1電源電位Vccpは有機EL素子21を発光駆動する駆動電流を駆動トランジスタ22に供給するための電源電位である。また、第2電源電位Viniは、有機EL素子21に対して逆バイアスを掛けるための電源電位である。この第2電源電位Viniは、基準電圧Vofsよりも低い電位、例えば、駆動トランジスタ22の閾値電圧をVthとするときVofs-Vthよりも低い電位、好ましくは、Vofs-Vthよりも十分に低い電位に設定される。[1-2.基本的な回路動作]続いて、上記構成の有機EL表示装置10の基本的な回路動作について、図3のタイミング波形図を基に図4及び図5の動作説明図を用いて説明する。尚、図4及び図5の動作説明図では、図面の簡略化のために、書込みトランジスタ23をスイッチのシンボルで図示している。図3のタイミング波形図には、走査線31の電位書込み走査信号WS、電源供給線32の電位電源電位DS、信号線33の電位Vsig/Vofs、駆動トランジスタ22のゲート電位Vg及びソース電位Vsのそれぞれの変化を示している。前表示フレームの発光期間図3のタイミング波形図において、時刻t11以前は、前の表示フレームにおける有機EL素子21の発光期間となる。この前表示フレームの発光期間では、電源供給線32の電位DSが第1電源電位以下、高電位と記述するVccpにあり、また、書込みトランジスタ23が非導通状態にある。このとき、駆動トランジスタ22は飽和領域で動作するように設計されている。これにより、図4Aに示すように、駆動トランジスタ22のゲート-ソース間電圧Vgsに応じた駆動電流ドレイン-ソース間電流Idsが、電源供給線32から駆動トランジスタ22を通して有機EL素子21に供給される。従って、有機EL素子21が駆動電流Idsの電流値に応じた輝度で発光する。閾値補正準備期間時刻t11になると、線順次走査の新しい表示フレーム現表示フレームに入る。そして、図4Bに示すように、電源供給線32の電位DSが高電位Vccpから、信号線33の基準電圧Vofsに対してVofs-Vthよりも十分に低い第2電源電位以下、低電位と記述するViniに切り替わる。ここで、有機EL素子21の閾値電圧をVthel、共通電源供給線34の電位カソード電位をVcathとする。このとき、低電位ViniをVini<VthelVcathとすると、駆動トランジスタ22のソース電位Vsが低電位Viniにほぼ等しくなるために、有機EL素子21は逆バイアス状態となって消光する。次に、時刻t12で走査線31の電位WSが低電位側から高電位側に遷移することで、、図4Cに示すように、書込みトランジスタ23が導通状態となる。このとき信号出力回路60から信号線33に対して基準電圧Vofsが供給された状態にあるために、駆動トランジスタ22のゲート電位Vgが基準電圧Vofsになる。また、駆動トランジスタ22のソース電位Vsは、基準電圧Vofsよりも十分に低い電位、即ち、低電位Viniにある。このとき、駆動トランジスタ22のゲート-ソース間電圧VgsはVofs-Viniとなる。ここで、Vofs-Viniが駆動トランジスタ22の閾値電圧Vthよりも大きくないと、後述する閾値補正処理を行うことができないために、Vofs-Vini>Vthなる電位関係に設定する必要がある。このように、駆動トランジスタ22のゲート電位Vgを基準電圧Vofsに固定し、かつ、ソース電位Vsを低電位Viniに固定して確定させて初期化する処理が、後述する閾値補正処理閾値補正動作を行う前の準備閾値補正準備の処理である。従って、基準電圧Vofs及び低電位Viniが、駆動トランジスタ22のゲート電位Vg及びソース電位Vsの各初期化電位となる。閾値補正期間次に、時刻t13で、図4Dに示すように、電源供給線32の電位DSが低電位Viniから高電位Vccpに切り替わると、駆動トランジスタ22のゲート電位Vgが基準電圧Vofsに保たれた状態で閾値補正処理が開始される。すなわち、ゲート電位Vgから駆動トランジスタ22の閾値電圧Vthを減じた電位に向けて駆動トランジスタ22のソース電位Vsが上昇を開始する。ここでは、便宜上、駆動トランジスタ22のゲート電位Vgの初期化電位Vofsを基準とし、当該初期化電位Vofsから駆動トランジスタ22の閾値電圧Vthを減じた電位に向けてソース電位Vsを変化させる処理を閾値補正処理と呼んでいる。この閾値補正処理が進むと、やがて、駆動トランジスタ22のゲート-ソース間電圧Vgsが駆動トランジスタ22の閾値電圧Vthに収束する。この閾値電圧Vthに相当する電圧は保持容量24に保持される。尚、閾値補正処理を行う期間閾値補正期間において、電流が専ら保持容量24側に流れ、有機EL素子21側には流れないようにするために、有機EL素子21がカットオフ状態となるように共通電源供給線34の電位Vcathを設定しておくこととする。次に、時刻t14で、走査線31の電位WSが低電位側に遷移することで、図5Aに示すように、書込みトランジスタ23が非導通状態となる。このとき、駆動トランジスタ22のゲート電極が信号線33から電気的に切り離されることによってフローティング状態になる。しかし、ゲート-ソース間電圧Vgsが駆動トランジスタ22の閾値電圧Vthに等しいために、当該駆動トランジスタ22はカットオフ状態にある。従って、駆動トランジスタ22にドレイン-ソース間電流Idsは流れない。信号書込み移動度補正期間次に、時刻t15で、図5Bに示すように、信号線33の電位が基準電圧Vofsから映像信号の信号電圧Vsigに切り替わる。続いて、時刻t16で、走査線31の電位WSが高電位側に遷移することで、図5Cに示すように、書込みトランジスタ23が導通状態になって映像信号の信号電圧Vsigをサンプリングして画素20内に書き込む。この書込みトランジスタ23による信号電圧Vsigの書込みにより、駆動トランジスタ22のゲート電位Vgが信号電圧Vsigになる。そして、映像信号の信号電圧Vsigによる駆動トランジスタ22の駆動の際に、当該駆動トランジスタ22の閾値電圧Vthが保持容量24に保持された閾値電圧Vthに相当する電圧と相殺される。この閾値キャンセルの原理の詳細については後述する。このとき、有機EL素子21は、カットオフ状態ハイインピーダンス状態にある。従って、映像信号の信号電圧Vsigに応じて電源供給線32から駆動トランジスタ22に流れる電流ドレイン-ソース間電流Idsは、有機EL素子21の等価容量及び補助容量25に流れ込む。これにより、有機EL素子21の等価容量及び補助容量25の充電が開始される。有機EL素子21の等価容量及び補助容量25が充電されることにより、駆動トランジスタ22のソース電位Vsが時間の経過とともに上昇していく。このとき既に、駆動トランジスタ22の閾値電圧Vthの画素毎のばらつきがキャンセルされており、駆動トランジスタ22のドレイン-ソース間電流Idsは当該駆動トランジスタ22の移動度μに依存したものとなる。尚、駆動トランジスタ22の移動度μは、当該駆動トランジスタ22のチャネルを構成する半導体薄膜の移動度である。ここで、映像信号の信号電圧Vsigに対する保持容量24の保持電圧Vgsの比率、即ち、書込みゲインGが1理想値であると仮定する。すると、駆動トランジスタ22のソース電位VsがVofs-VthΔVの電位まで上昇することで、駆動トランジスタ22のゲート‐ソース間電圧VgsはVsig-VofsVth-ΔVとなる。すなわち、駆動トランジスタ22のソース電位Vsの上昇分ΔVは、保持容量24に保持された電圧Vsig-VofsVthから差し引かれるように、換言すれば、保持容量24の充電電荷を放電するように作用する。換言すれば、ソース電位Vsの上昇分ΔVは、保持容量24に対して負帰還がかけられたことになる。従って、ソース電位Vsの上昇分ΔVは負帰還の帰還量となる。このように、駆動トランジスタ22に流れるドレイン-ソース間電流Idsに応じた帰還量ΔVでゲート‐ソース間電圧Vgsに負帰還をかけることで、駆動トランジスタ22のドレイン-ソース間電流Idsの移動度μに対する依存性を打ち消すことができる。この打ち消す処理が、駆動トランジスタ22の移動度μの画素毎のばらつきを補正する移動度補正処理である。より具体的には、駆動トランジスタ22のゲート電極に書き込まれる映像信号の信号振幅Vin=Vsig-Vofsが高い程ドレイン-ソース間電流Idsが大きくなるため、負帰還の帰還量ΔVの絶対値も大きくなる。従って、発光輝度レベルに応じた移動度補正処理が行われる。また、映像信号の信号振幅Vinを一定とした場合、駆動トランジスタ22の移動度μが大きいほど負帰還の帰還量ΔVの絶対値も大きくなるため、画素毎の移動度μのばらつきを取り除くことができる。従って、負帰還の帰還量ΔVは、移動度補正処理の補正量とも言える。移動度補正の原理の詳細については後述する。発光期間次に、時刻t17で、走査線31の電位WSが低電位側に遷移することで、図5Dに示すように、書込みトランジスタ23が非導通状態となる。これにより、駆動トランジスタ22のゲート電極は、信号線33から電気的に切り離されるためにフローティング状態になる。ここで、駆動トランジスタ22のゲート電極がフローティング状態にあるときは、駆動トランジスタ22のゲート-ソース間に保持容量24が接続されていることにより、駆動トランジスタ22のソース電位Vsの変動に連動してゲート電位Vgも変動する。このように、駆動トランジスタ22のゲート電位Vgがソース電位Vsの変動に連動して変動する動作が、換言すれば、保持容量24に保持されたゲート-ソース間電圧Vgsを保ったまま、ゲート電位Vg及びソース電位Vsが上昇する動作がブートストラップ動作である。駆動トランジスタ22のゲート電極がフローティング状態になり、それと同時に、駆動トランジスタ22のドレイン-ソース間電流Idsが有機EL素子21に流れ始めることにより、当該電流Idsに応じて有機EL素子21のアノード電位が上昇する。そして、有機EL素子21のアノード電位がVthelVcathを越えると、有機EL素子21に駆動電流が流れ始めるため有機EL素子21が発光を開始する。また、有機EL素子21のアノード電位の上昇は、即ち、駆動トランジスタ22のソース電位Vsの上昇に他ならない。そして、駆動トランジスタ22のソース電位Vsが上昇すると、保持容量24のブートストラップ動作により、駆動トランジスタ22のゲート電位Vgも連動して上昇する。このとき、ブートストラップゲインが1理想値であると仮定した場合、ゲート電位Vgの上昇量はソース電位Vsの上昇量に等しくなる。故に、発光期間中、駆動トランジスタ22のゲート‐ソース間電圧Vgsは、Vsig-VofsVth-ΔVで一定に保持される。そして、時刻t18で信号線33の電位が映像信号の信号電圧Vsigから基準電圧Vofsに切り替わる。以上説明した一連の回路動作において、閾値補正準備、閾値補正、信号電圧Vsigの書込み信号書込み、及び、移動度補正の各処理動作は、1水平走査期間1Hにおいて実行される。また、信号書込み及び移動度補正の各処理動作は、時刻t16-t17の期間において並行して実行される。分割閾値補正尚、ここでは、閾値補正処理を1回だけ実行する駆動法を採る場合を例に挙げて説明したが、この駆動法は一例に過ぎず、この駆動法に限られるものではない。例えば、閾値補正処理を移動度補正及び信号書込み処理と共に行う1H期間に加えて、当該1H期間に先行する複数の水平走査期間に亘って分割して閾値補正処理を複数回実行する、所謂、分割閾値補正を行う駆動法を採ることも可能である。この分割閾値補正の駆動法によれば、高精細化に伴う多画素化によって1水平走査期間として割り当てられる時間が短くなったとしても、閾値補正期間として複数の水平走査期間に亘って十分な時間を確保することができる。従って、1水平走査期間として割り当てられる時間が短くなっても、閾値補正期間として十分な時間を確保できるため、閾値補正処理を確実に実行できることになる。閾値キャンセルの原理ここで、駆動トランジスタ22の閾値キャンセル即ち、閾値補正の原理について説明する。駆動トランジスタ22は、飽和領域で動作するように設計されているために定電流源として動作する。これにより、有機EL素子21には駆動トランジスタ22から、次式1で与えられる一定のドレイン-ソース間電流駆動電流Idsが供給される。Ids=1/2μW/LCoxVgs-Vth2......1ここで、Wは駆動トランジスタ22のチャネル幅、Lはチャネル長、Coxは単位面積当たりのゲート容量である。図6Aに、駆動トランジスタ22のドレイン-ソース間電流Ids対ゲート-ソース間電圧Vgsの特性を示す。図6Aの特性図に示すように、駆動トランジスタ22の閾値電圧Vthの画素毎のばらつきに対するキャンセル処理補正処理を行わないと、閾値電圧VthがVth1のときに、ゲート-ソース間電圧Vgsに対応するドレイン-ソース間電流IdsがIds1になる。これに対して、閾値電圧VthがVth2Vth2>Vth1のとき、同じゲート-ソース間電圧Vgsに対応するドレイン-ソース間電流IdsがIds2Ids2<Ids1になる。すなわち、駆動トランジスタ22の閾値電圧Vthが変動すると、ゲート-ソース間電圧Vgsが一定であってもドレイン-ソース間電流Idsが変動する。一方、上記構成の画素画素回路20では、先述したように、発光時の駆動トランジスタ22のゲート-ソース間電圧VgsはVsig-VofsVth-ΔVである。従って、これを式1に代入すると、ドレイン-ソース間電流Idsは、次式2で表される。Ids=1/2μW/LCoxVsig-Vofs-ΔV2......2すなわち、駆動トランジスタ22の閾値電圧Vthの項がキャンセルされており、駆動トランジスタ22から有機EL素子21に供給されるドレイン-ソース間電流Idsは、駆動トランジスタ22の閾値電圧Vthに依存しない。その結果、駆動トランジスタ22の製造プロセスのばらつきや経時変化等により、駆動トランジスタ22の閾値電圧Vthが画素毎に変動したとしても、ドレイン-ソース間電流Idsが変動しないために、有機EL素子21の発光輝度を一定に保つことができる。移動度補正の原理次に、駆動トランジスタ22の移動度補正の原理について説明する。図6Bに、駆動トランジスタ22の移動度μが相対的に大きい画素Aと、駆動トランジスタ22の移動度μが相対的に小さい画素Bとを比較した状態で特性カーブを示す。駆動トランジスタ22をポリシリコン薄膜トランジスタなどで構成した場合、画素Aや画素Bのように、画素間で移動度μがばらつくことは避けられない。画素Aと画素Bで移動度μにばらつきがある状態で、駆動トランジスタ22のゲート電極に対して、例えば両画素A,Bに同レベルの信号振幅Vin=Vsig-Vofsを書き込んだ場合を考える。この場合、何ら移動度μの補正を行わないと、移動度μの大きい画素Aに流れるドレイン-ソース間電流Ids1′と移動度μの小さい画素Bに流れるドレイン-ソース間電流Ids2′との間には大きな差が生じてしまう。このように、移動度μの画素毎のばらつきに起因してドレイン-ソース間電流Idsに画素間で大きな差が生じると、画面のユニフォーミティ一様性が損なわれる。ここで、先述した式1のトランジスタ特性式から明らかなように、移動度μが大きいとドレイン-ソース間電流Idsが大きくなる。従って、負帰還における帰還量ΔVは移動度μが大きくなるほど大きくなる。図6Bに示すように、移動度μの大きな画素Aの帰還量ΔV1は、移動度の小さな画素Bの帰還量ΔV2に比べて大きい。そこで、移動度補正処理によって駆動トランジスタ22のドレイン-ソース間電流Idsに応じた帰還量ΔVでゲート-ソース間電圧Vgsに負帰還をかけることにより、移動度μが大きいほど負帰還が大きくかかることになる。その結果、移動度μの画素毎のばらつきを抑制することができる。具体的には、移動度μの大きな画素Aで帰還量ΔV1の補正をかけると、ドレイン-ソース間電流IdsはIds1′からIds1まで大きく下降する。一方、移動度μの小さな画素Bの帰還量ΔV2は小さいために、ドレイン-ソース間電流IdsはIds2′からIds2までの下降となり、それ程大きく下降しない。結果的に、画素Aのドレイン-ソース間電流Ids1と画素Bのドレイン-ソース間電流Ids2とはほぼ等しくなるために、移動度μの画素毎のばらつきが補正される。以上をまとめると、移動度μの異なる画素Aと画素Bがあった場合、移動度μの大きい画素Aの帰還量ΔV1は移動度μの小さい画素Bの帰還量ΔV2に比べて大きくなる。つまり、移動度μが大きい画素ほど帰還量ΔVが大きく、ドレイン-ソース間電流Idsの減少量が大きくなる。従って、駆動トランジスタ22のドレイン-ソース間電流Idsに応じた帰還量ΔVで、ゲート-ソース間電圧Vgsに負帰還をかけることで、移動度μの異なる画素のドレイン-ソース間電流Idsの電流値が均一化される。その結果、移動度μの画素毎のばらつきを補正することができる。すなわち、駆動トランジスタ22に流れる電流ドレイン-ソース間電流Idsに応じた帰還量補正量ΔVで、駆動トランジスタ22のゲート-ソース間電圧Vgsに対して、即ち、保持容量24に対して負帰還をかける処理が移動度補正処理となる。但し、上述したような閾値補正や移動度補正は、本発明において必須の動作ではなく、上述したような各種補正や発光等も、そのような動作やタイミングに限られるものではない。[1-3.セレクタ駆動方式]図1において、表示パネル70上の信号出力回路60には、表示パネル70の外部に設けられる信号源、例えば、データドライバから映像信号の信号電圧Vsigと閾値補正処理に用いられる基準電圧Vofsとが選択的に供給される。ここでは、理解を容易にするために、映像信号の信号電圧Vsigが表示信号として供給される場合の信号出力回路60について説明する。信号出力回路60は、データドライバの出力数出力端子数の削減を図るために、周知のセレクタ駆動方式を採用している。セレクタ駆動方式は、データドライバの1つの出力に対して、表示パネル70上の信号線331~33nを、複数の信号線を単位組として割り当て、データドライバから時系列で出力される信号電圧Vsigを、単位となる複数の信号線に対して時分割にて時間分割的に分配する駆動方式である。一般的には、データドライバの出力数と表示パネル70上の信号線331~33nの本数とは等しく設定され、データドライバの出力端と表示パネル70上の信号線331~33nとは1対1の対応関係をもって接続される。しかし、この構成を採ると、データドライバの出力数がn個、当該データドライバの出力端子と表示パネル70とを電気的に接続する配線がn本必要となるとともに、表示パネル70側の端子数もn個必要となるため、システム全体の構成が煩雑になる。これに対して、セレクタ駆動方式を採用し、データドライバの出力と表示パネル70上の信号線331~33nとの関係を1対xxは2以上の整数の対応関係をもって設定する。そして、データドライバの1つの出力端子に対して割り当てられたx本の信号線に対し、当該1つの出力端子から時系列で出力される信号電圧Vsigを時分割にて分配する。このセレクタ駆動方式を採用することで、データドライバの出力数、当該データドライバと表示パネル70との間の配線数、及び、表示パネル70側の端子数を信号線331~33nの本数nの1/xに削減可能になる。セレクタ駆動方式を採用する際の単位となる信号線の本数x、即ち、時分割数xとしては、例えば、RGBの3つの副画素によってカラー画像の単位となる1つの単位画素を形成する、カラー表示対応の有機EL表示装置の場合には、x=3、または、その倍数に設定するのが好ましい。図7は、セレクタ駆動方式を採る信号出力回路60の構成の一例を示す回路図である。ここでは、図面の簡略化のために、5行12列の画素配列として示している。また、RGBの3つの副画素に対応して時分割数xがx=3の場合を例に挙げている。図7に示すように、信号出力回路60は、RGBの副画素の3本の画素列を単位として配置されたセレクタ回路611,612,613,614,と、これらセレクタ回路611,612,613,614,を駆動するドライバ62とを有する構成となっている。セレクタ回路611,612,613,614,は、RGBの各副画素に対応した3つのスイッチ素子SWR,SWG,SWBによって構成されている。セレクタ回路611,612,613,614,には、表示パネル70の外部に設けられる信号源であるデータドライバ80から時系列の信号SIGが入力される。具体的には、セレクタ回路611には時系列の信号SIGが入力され、セレクタ回路612には時系列の信号SIGが入力される。また、セレクタ回路613には時系列の信号SIGが入力され、セレクタ回路614には時系列の信号SIGが入力される。セレクタ回路611,612,613,614,には、ドライバ62から各色に対応した選択信号SELR,SELG,SELBが制御線63R,63G,63Bを通して、3つのスイッチ素子SWR,SWG,SWBの駆動信号として供給される。選択信号SELR,SELG,SELBは、例えばRGBの順に1つの画素行ラインの単位で順次ドライバ62から出力される。セレクタ回路611,612,613,614,において、先ず、ドライバ62から選択信号SELRが出力される。これにより、スイッチ素子SWRがオン状態となって、時系列の信号のうちのRの信号SIG,SIG,SIG,SIG,を選択してRの画素列の信号線331,334,337,3310,に書き込む。次に、ドライバ62から選択信号SELGが出力され、スイッチ素子SWGがオン状態となることで、Gの信号SIG,SIG,SIG,SIG,を選択してGの画素列の信号線332,335,338,3311,に書き込む。次に、ドライバ62から選択信号SELBが出力され、スイッチ素子SWBがオン状態となることで、Bの信号SIG,SIG,SIG,SIG,を選択してBの画素列の信号線333,336,339,3312,に書き込む。以降、1行目と同様にして、画素行単位ライン単位で時系列の信号SIG,SIG,SIG,SIG,を、RGBに対応した3本の信号線に対して時分割にて分配する処理を行う。尚、上記構成の信号出力回路60では、表示パネル70の片側に配されたドライバ62によりセレクタ回路611,612,613,614,の各スイッチ素子SWR,SWG,SWBを駆動する構成となっているが、この構成に限られるものではない。すなわち、制御線63R,63G,63Bによる伝搬遅延等を考慮してドライバ62を表示パネル70の両側に配置し、スイッチ素子SWR,SWG,SWBを表示パネル70の両側から駆動する構成を採ることも可能である。ここで、表示パネル70の片側または両側とは、画素アレイ部30の片側または両側でもあり、また、セレクタ回路611,612,613,614,の配列方向の片側一方側または両側でもある。ところで、上述したセレクタ駆動方式を採る信号出力回路60において、セレクタ回路611,612,613,614,を構成するスイッチ素子SWR,SWG,SWBとして、一般的に、トランジスタが用いられる。図8に、スイッチ素子SWR,SWG,SWBとしてトランジスタを用いた信号出力回路60の回路例を示す。ここでは、スイッチ素子SWR,SWG,SWBをその配列方向の両側から駆動する場合において、図面の簡略化のために、Rのスイッチ素子SWRについて、両端部及び中央部の3つのトランジスタを図示している。また、スイッチ素子SWR,SWG,SWBを構成とするトランジスタとしてNチャネル型のトランジスタを用いているが、これに限られるものではない、すなわち、Pチャネル型のトランジスタを用いても良く、また、Nチャネル型のトランジスタとPチャネル型のトランジスタとを並列に接続して成るトランスファスイッチであってもよい。図8に示すように、画素アレイ部30の両側にドライバ62A,62Bが配置され、これらドライバ62A,62B間に選択信号駆動信号SELRを伝送する制御線63Rが配線されている。この制御線63Rには、当該制御線63Rの伸長方向に沿って配置された複数の選択トランジスタ64の各ゲート電極が接続されている。本例では、時分割数xが3であることから、Rの選択トランジスタ64として、水平方向の画素数nに対してy個y=n/3の選択トランジスタ641~64yが配置されている。図8には、y個の選択トランジスタ641~64yのうち、両端部の選択トランジスタ641,64y及び中央部の選択トランジスタ64ii=y/2を図示している。以下では、選択トランジスタ641,64i,64yにおいて、信号線33に接続されている一方のソース/ドレインをソースと記述し、時系列の信号SIGが入力される他方のソース/ドレインをドレインと記述するものとする。[1-4.制御線の配線抵抗及び配線容量に起因する不具合]上述したセレクタ駆動方式の信号出力回路60の場合のように、制御線の伸長方向に沿って配置された複数のトランジスタを、当該制御線を通して供給される駆動信号によって駆動する場合、制御線の配線抵抗及び配線容量に起因して次のような不具合が発生する。この不具合について、図8に示すセレクタ駆動方式の信号出力回路60の場合を例に採って具体的に説明する。ドライバ62A,62Bから出力される駆動信号、即ち、選択信号SELRを伝送する制御線63Rは、配線抵抗及び配線容量を持っている。この配線抵抗及び配線容量の存在により、選択トランジスタ641~64yの各ゲート電極に印加される選択信号SELRの波形は、ドライバ62A,62Bに対して近い部位と遠い部位とで異なる、即ち、ドライバ62A,62Bからの距離によって異なる。図8に示す両側駆動の場合、画素アレイ部30の両端部の選択トランジスタ641,64yが最も近い部位となり、中央部の選択トランジスタ64iが最も遠い部位に当たる。ここで、ドライバ62A,62Bからは、例えば、矩形波の選択信号SELRが出力されるものとする。このとき、選択トランジスタ641,64yのゲート入力波形が矩形波であるのに対して、中央部の選択トランジスタ64iのゲート入力波形は、図9に示すように、制御線63Rの配線抵抗及び配線容量の影響によってなまる、即ち、立ち下がり波形が緩やかになる。選択トランジスタ641~64yにおいて、ゲート入力波形が立ち下がるとき、ゲート-ソース間の寄生容量による容量カップリングによってソース電圧、即ち、信号線33の電位が低下する。このとき、ドライバ62A,62Bに最も近い部位の選択トランジスタ641,64yでは、ゲート入力波形がなまっていない、即ち、急峻であることで、カップリング量が最も大きくなる。一方、ドライバ62A,62Bから最も遠い部位の選択トランジスタ64iでは、ゲート入力波形がなまっている、即ち、緩やかであることで、カップリング量が最も小さくなる。これにより、全ての画素列に対して同レベルの信号電圧Vsigを書き込んだとしても、カップリング量が大きい部位とカップリング量が小さい部位とで輝度差が生じる。具体的には、カップリング量が大きい部位では信号線33の電位が、書き込んだ信号電圧Vsigに対する電圧低下が大きいため、図10に示すように、画面両端部側の表示画像が暗くなる。一方、カップリング量が小さい部位では信号線33の電位が、書き込んだ信号電圧Vsigに対する電圧低下が小さいため、画面中央部の表示画像が明るくなる。すなわち、制御線63Rの配線抵抗及び配線容量に起因して、選択トランジスタ641~64yのゲート入力波形がなまることで、制御線63Rの伸長方向における選択トランジスタ64の位置によってカップリング量が異なる。その結果、制御線63Rの伸長方向におけるトランジスタ位置の違いに伴うカップリング量の違いによって表示画像に輝度ムラが生じる。尚、ここでは、両側駆動、即ち、表示パネル70の両側から選択トランジスタ64641~64yを駆動する信号出力回路60を例に挙げて、制御線の配線抵抗及び配線容量に起因する不具合について説明したが、片側駆動の信号出力回路60においても同様のことが言える。また、信号出力回路60の選択トランジスタ64に限らず、例えば、図1の書込み走査回路40から出力される書込み走査信号WSによって駆動される書込みトランジスタ23についても、同様のことが言える。具体的には、制御線である走査線31にも配線抵抗及び配線容量が存在するため、これら配線抵抗及び配線容量に起因して書込み走査信号WSの波形になまりが生じることになる。<2.実施形態の説明>本開示の技術は、ドライバから出力される駆動信号による駆動を、制御線の伸長方向における位置に関係なく一定に行えるようにするために為されたものである。そのために、本開示の実施形態では、制御線の伸長方向におけるドライバからの距離に応じて、制御線の伸長方向に沿って配された複数のトランジスタのゲート-ソース/ドレイン間の寄生容量を異ならせるようにする。先述したセレクタ駆動方式の信号出力回路60の場合は、ドライバがドライバ62a,62bに相当し、ドライバから出力される駆動信号が選択信号SELRに相当し、制御線が制御線63Rに相当する。また、制御線の伸長方向に沿って配された複数のトランジスタが選択トランジスタ641~64yに相当する。そして、複数のトランジスタの各々において、ゲート電極に与えられる駆動信号が遷移するとき、先述したように、ゲート-ソース間の寄生容量による容量カップリングによってソース電圧が変動する。このときのカップリング量は、先述したことから明らかなように、駆動信号の遷移波形及びゲートソース間の寄生容量に依存する。すなわち、駆動信号の遷移波形が急峻であればなまっていなければカップリング量が大きく、遷移波形が緩やかであればなまっていればカップリング量が小さい。また、ゲートソース間の寄生容量が大きければカップリング量が大きく、当該寄生容量が小さければカップリング量が小さい。従って、複数のトランジスタのゲート-ソース間の寄生容量をドライバからの距離に応じて異ならせることで、制御線の伸長方向におけるドライバからの距離に関係なく、カップリング量をほぼ等しくすることができる。これにより、ドライバから出力される駆動信号による複数のトランジスタの駆動を、制御線の伸長方向における位置に関係なく各トランジスタに対して一定に行うことができるため、カップリング量の違いに起因する輝度ムラを軽減することが可能となる。以下に、本開示の技術を実現する具体的な実施例について、セレクタ駆動方式の信号出力回路60の選択トランジスタ641~64yに適用する場合を実施例1として、画素20の書込みトランジスタ23に適用する場合を実施例2として説明する。[2-1.実施例1]図11は、セレクタ駆動方式の信号出力回路60の選択トランジスタ641~64yに適用する実施例1についての説明図である。信号出力回路60は、RGBの副画素の3本の画素列を単位として配置されたセレクタ回路611,612,613,614,と、これらセレクタ回路611,612,613,614,を駆動するドライバ62とを有している図7参照。そして、セレクタ回路611,612,613,614,を構成する、RGBの各副画素に対応した3つのスイッチ素子SWR,SWG,SWBとして、トランジスタが用いられている。図11には、ドライバ62A,62Bによって各トランジスタをその配列方向の両側から駆動する信号出力回路60において、図面の簡略化のために、Rのスイッチ素子SWRについて、両端部及び中央部の3つの選択トランジスタ641,64i,64yを図示している。これら選択トランジスタ641,64i,64yは、ソースが信号線33に接続され、ドレインに時系列の信号SIGが入力される。前にも述べたように、選択トランジスタ641~64yの各々において、ゲート電極に与えられる選択信号SELRが遷移するとき、即ち、立ち下がるとき、ゲート-ソース間の寄生容量による容量カップリングによってソース電圧が変動する。このときのカップリング量は、選択信号SELRの立ち下がり波形及び選択トランジスタ641~64yのゲートソース間の寄生容量に依存する。すなわち、選択信号SELRの立ち下がり波形が急峻であればなまっていなければカップリング量が大きく、立ち下がり波形が緩やかであればなまっていればカップリング量が小さい。また、選択トランジスタ641~64yのゲートソース間の寄生容量が大きければカップリング量が大きく、当該寄生容量が小さければカップリング量が小さい。そこで、選択トランジスタ641~64yのゲート-ソース間の寄生容量を、ドライバ62A,62Bのうち、近い方のドライバ62A/62Bからの距離、即ち、ドライバ62A/62Bからの制御線63Rの配線距離に応じて異ならせる。これにより、制御線63Rの伸長方向におけるドライバ62A/62Bからの配線距離に関係なく、カップリング量をほぼ等しくすることができる。その結果、ドライバ62A,62Bから出力される選択信号SELRによる選択トランジスタ641~64yの駆動を、制御線63Rの伸長方向におけるトランジスタ位置に関係なく各トランジスタに対して一定に行うことができる。本実施例では、選択トランジスタ641~64yのゲート-ソース間の寄生容量を制御線63Rの配線距離に応じて異ならせる手法として、例えば、ゲート電極とソース領域とがオーバーラップする面積以下、ゲート-ソースオーバーラップ面積と記述するを配線距離に応じて変化させる手法を採る。具体的には、図11において、ドライバ62A/62Bから一番近い位置にある、パネル両端部の選択トランジスタ641,64yについては、ゲート-ソースオーバーラップ面積を一番小さくする。ゲート-ソースオーバーラップ面積を小さくすることで、寄生容量が相対的に小さくなる。また、ドライバ62A/62Bから一番遠い位置にある、パネル中央部の選択トランジスタ64iについては、ゲート-ソースオーバーラップ面積を一番大きくする。ゲート-ソースオーバーラップ面積を大きくすることで、寄生容量が相対的に大きくなる。ゲート-ソースオーバーラップ面積を変えるには、図11において、例えば、ソース領域641及びドレイン領域642のサイズを固定とするとき、ゲート電極643のサイズを変える手法が考えられる。より具体的には、ソース領域641及びドレイン領域642のチャネル長方向図の左右方向の幅を固定とするとき、ゲート電極643のチャネル長方向の幅を変えるようにすればよい。図11から、パネル両端部の選択トランジスタ641,64yのゲート電極643の幅が、パネル中央部の選択トランジスタ64iのゲート電極643の幅に比較して狭くなっていることがわかる。ここで、選択トランジスタ64641~64yのゲート-ソース間の寄生容量による容量カップリングについて、図12の模式図を用いて説明する。図12の模式図において、選択トランジスタ64のゲート-ソース間には寄生容量C1が存在する。また、ソースに繋がる信号線33には、配線容量C2が存在する。選択スイッチ64に印加される選択信号SELが高電圧HSWHから低電圧HSWLに落ちたときに、その落ち始めに寄生容量C1によるカップリングが入ると、信号線33の電位Vsig ́は、Vsig ́=Vsig-C1に変化する。このとき、選択トランジスタ64は線形領域にあるから、当該選択トランジスタ64には電流Idsが流れる。このときの電流Idsは、選択トランジスタ64の閾値電圧をVthとすると、Ids=-2となる。ここで、図13に示すように、制御線63図11の制御線63Rに相当について、その配線距離をx、単位長さあたりの配線抵抗をr、単位長さあたりの配線容量をcと表わすと、信号線33の配線抵抗RはR=rxとなり、配線容量CはC=cxとなる。そして、選択トランジスタ64のゲート電圧がカットオフ点まで降下電圧降下量ΔVonするのに要する時間をΔtonとすると、Δton∝RCと表わすことができるため、比例定数をkとすると、Δton=k×x2となる。そして、選択トランジスタ64に電流Idsが流れることにより、選択トランジスタ64のソース電圧は、Ids×Δton/C2だけ引き戻される。この引き戻されたときのソース電圧をVsig′′とする。波形がなまっていないときの高電圧HSWHから低電圧HSWLへの落ち始めでは時間Δtonが短いため、波形がなまっているときの落ち始めよりも、ソース電圧Vsig′′が低くなってしまう。その後、低電圧HSWLが落ち続けると、選択トランジスタ64は一瞬飽和領域に入り、低電圧HSWLが更に落ち続けると、選択トランジスタ64はオフ領域に入る。そして、選択トランジスタ64がオフ領域に入ると、当該選択トランジスタ64には殆ど電流が流れないため、選択信号SELの立ち下がり波形の鈍りによってカップリング量はほとんど変わらなくなる。ここで、選択トランジスタ64のオン電流をIonとする。このオン電流Ionは、選択トランジスタ64のチャネル幅をW、チャネル長をL、移動度をμとすると、Ion∝W×μ/Lとなる。また、選択トランジスタ64のゲート-ソース間の寄生容量C1は、ゲート-ソースオーバーラップ面積をSとすると、C1=α×Sと表わすことができるαは∝定数。これらの変数を使用すると、選択トランジスタ64のソース電圧の変化量ΔVsは、ΔVs=ΔVon×C1-Ion×Δton=ΔVon×α×Sα×と表わすことができる。そして、選択信号SELが遷移する即ち、立ち下がるときの選択トランジスタ64のソース電圧の変化量ΔVsが、ドライバ62からの制御線63の配線距離xに関係なく一定になるように、当該配線距離xに応じてゲート-ソースオーバーラップ面積Sを変化させる。これにより、制御線63の伸長方向における選択トランジスタ64の位置に関係なく、カップリング量をほぼ等しくすることができる。従って、ドライバ62から出力される選択信号SELによる選択トランジスタ64の駆動を、制御線63の伸長方向における位置に関係なく一定に行うことができるため、カップリング量の違いに起因する輝度ムラを軽減することが可能となる。図14及び図15に、選択トランジスタ64のカップリングについてのシミュレーション結果を示す。このシミュレーション結果は、例えば、選択トランジスタ64のゲート-ソース間の寄生容量C1を100[fF]オフ時とし、信号線33の配線容量C2を3[pF]とした場合のものである。図14は、選択トランジスタ64のゲート電圧についてのシミュレーション結果を示している。また、図15は、選択トランジスタ64のソース電圧についてのシミュレーション結果を示している。また、図16に、選択トランジスタ64のゲート波形ゲート入力波形のトランジェントと選択トランジスタ64のソース電圧との関係を示す。図16は、ゲート入力の遷移波形がなまっていない部分のソース電圧は、最終的になまっている部分のソース電圧よりも低くなってしまうことを示している。このようなゲート波形のトランジェントとソース電圧との関係から、遷移波形がなまっていない部分については、選択トランジスタ64のゲート-ソース間の寄生容量C1を小さくすることにより、カップリング量を小さくしてソース電圧の低下量を減らす必要がある。図17に、選択トランジスタ64のゲート波形ゲート入力波形のトランジェントと選択トランジスタ64のゲート-ソース間の寄生容量C1との関係を示す。図17は、選択トランジスタ64のゲート波形のトランジェント差による選択トランジスタ64のソース電圧差をなくすためには、寄生容量C1をどのように設定すればよいかについて、その一例を示している。図18に、ドライバ6262A/62Bからの配線距離、即ち、制御線63の伸長方向におけるドライバ62からの距離と、選択トランジスタ64のゲート-ソースオーバーラップ面積との関係を示す。以上のシミュレーション結果からも、先述した配線距離xとゲート-ソースオーバーラップ面積Sとの関係式に従って、ドライバ6262A/62Bからの配線距離xに応じてゲート-ソースオーバーラップ面積Sを変化させればよいことがわかる。尚、本実施例では、表示パネル70の両側にドライバ62A,62Bを配し、選択トランジスタ64をパネルの両側から駆動する両側駆動の信号出力回路60の場合を例に挙げたが、両側駆動に限られるものではない。すなわち、表示パネル70の片側にドライバ62を配し、選択トランジスタ64をパネルの片側から駆動する片側駆動の場合にも、両側駆動の場合と同様のことが言える。ここで、表示パネル70の片側または両側とは、画素アレイ部30の片側または両側でもあり、また、選択トランジスタ23の行の配列方向の片側一方側または両側でもある。具体的には、片側駆動の信号出力回路60においても、ドライバ62からの配線距離xに応じて表示パネル70の一方側から他方側に亘って、選択トランジスタ64のゲート-ソースオーバーラップ面積Sを変化させるようにすればよい。これにより、両側駆動の場合と同様に、制御線63の伸長方向における選択トランジスタ64の位置に関係なく、カップリング量をほぼ等しくすることができる。因みに、両側駆動の場合には、ドライバ62からの配線距離xに応じてとは、2つのドライバ62A,62Bのうち近い方のドライバ62A/62Bからの配線距離xに応じてという意味である。何故なら、両側駆動の場合、複数の選択トランジスタ64は各々、近い方のドライバ62A/62Bから出力される選択信号SELによって駆動されるからである。また、本実施例では、選択トランジスタ641~64yのゲート-ソース間の寄生容量を制御線63Rの配線距離に応じて異ならせる手法として、ゲート-ソースオーバーラップ面積を配線距離に応じて変化させる手法を採ったが、これは一例に過ぎない。他の手法としては、図11において、ソース領域641及びドレイン領域642とゲート電極643との間に介在する、誘電体である絶縁膜644の膜厚や誘電率等を配線距離に応じて変化させる手法などが考えられる。[2-2.実施例2]続いて、画素20の書込みトランジスタ23に適用する場合の実施例2について説明する。<1.本開示が適用される有機EL表示装置>の項で説明したように、画素20は映像信号の信号電圧Vsigをサンプリングして書き込む書込みトランジスタ23を有している。図2に示すように、書込みトランジスタ23は、書込み走査回路40から出力され、画素行に沿って配線された走査線31によって伝送される書込み走査信号WSによって駆動される。ここで、書込み走査回路40から出力される書込み走査信号WSを画素行単位で各画素20に伝送する、制御線である走査線31には、配線抵抗及び配線容量が存在する。そして、走査線31の配線抵抗及び配線容量に起因して、書込みトランジスタ23のドライバである書込み走査回路40からの走査線31の配線距離が長くなるにつれて書込み走査信号WSの波形になまりが生じる。図19を用いてより具体的に説明する。図19において、書込み走査回路40からは、例えば、矩形波の書込み走査信号WSが出力されるものとし、書込み走査回路40に一番近い位置にある画素201と、当該画素201よりも書込み走査回路40から遠い位置にある画素20iとを考える。このとき、画素201の書込みトランジスタ23のゲート入力波形が矩形波であるのに対して、画素20iの書込みトランジスタ23のゲート入力波形は、走査線31の配線抵抗及び配線容量の影響によってなまる。画素201,20iの書込みトランジスタ23において、ゲート入力波形が立ち下がるとき、図20に破線で示すように、ゲート-ソース間の寄生容量による容量カップリングによってソース電位、即ち、駆動トランジスタ22のゲート電位がβだけ低下する。このとき、書込み走査回路40に最も近い位置にある画素201の書込みトランジスタ23では、ゲート入力波形がなまっていない急峻であることで、カップリング量が最も大きくなる。一方、書込み走査回路40から画素201よりも離れた位置にある画素20iの書込みトランジスタ23では、ゲート入力波形がなまっている緩やかであることで、画素201に比べてカップリング量が小さくなる。容量カップリングによって駆動トランジスタ22のゲート電位が低下すると、保持容量24の両端電圧、即ち、駆動トランジスタ22のゲート-ソース間電圧Vgsがゲート電位の降下分βだけ低下する。このゲート-ソース間電圧Vgsによって駆動トランジスタ22による有機EL素子21の駆動電流、即ち、有機EL素子21の発光輝度が決まる訳であるから、ゲート-ソース間電圧Vgsが低下することで、有機EL素子21の発光輝度が低下する。そして、走査線31の伸長方向における画素位置によってカップリング量が異なることにより、書き込みトランジスタ23によって同レベルの信号電圧Vsigを書き込んだとしても、カップリング量が大きい画素とカップリング量が小さい画素との間で輝度差が生じ、輝度ムラとなる。尚、ここでは、画素0の行の配列方向の片側一方側に配された書込み走査回路40によって各画素20の書込みトランジスタ23を駆動する片側駆動の場合を例に挙げて、走査線31の配線抵抗及び配線容量に起因する不具合について説明したが、両側駆動の場合にも同様のことが言える。上述した書込みトランジスタ23の寄生容量による容量カップリングに起因する不具合を解消するために、本実施例では、書込みトランジスタ23のゲート-ソース間の寄生容量を、走査線31の伸長方向における書込み走査回路40に対する画素位置に応じて異ならせる。より具体的には、書込み走査信号WSが遷移する即ち、立ち下がるときの書込みトランジスタ23のソース電位の変化量が書込み走査回路40からの配線距離に関係なく一定になるように、書込みトランジスタ23のゲート-ソース間の寄生容量を設定する。ここで、書込み走査回路40に対する画素位置は、書込み走査回路40からの走査線31の配線距離でもある。このように、書込み走査回路40からの配線距離に応じて、書込みトランジスタ23のゲート-ソース間の寄生容量を異ならせることで、走査線31の伸長方向における書込み走査回路40に対する画素位置に関係なく、カップリング量をほぼ等しくすることができる。これにより、書込み走査回路40から出力される走査信号WSによる書込みトランジスタ23の駆動を、走査線31の伸長方向における書込み走査回路40に対する画素位置に関係なく、各画素20の書き込みトランジスタ23に対して一定に行うことができる。その結果、書込みトランジスタ23の寄生容量の容量カップリングによるカップリング量の違いに起因する輝度ムラを軽減することが可能となる。本実施例では、書き込みトランジスタ23のゲート-ソース間の寄生容量を、書込み走査回路40からの配線距離に応じて異ならせる手法として、例えば、ゲート-ソースオーバーラップ面積を配線距離に応じて変化させる手法を採る。具体的には、図21において、書込み走査回路40から一番近い位置にある画素201の書込みトランジスタ231については、ゲート-ソースオーバーラップ面積を一番小さくする。ゲート-ソースオーバーラップ面積を小さくすることで、寄生容量が相対的に小さくなる。また、書込み走査回路40から画素201よりも遠い位置にある画素20iの書込みトランジスタ23iについては、ゲート-ソースオーバーラップ面積を書込みトランジスタ231よりも大きくする。ゲート-ソースオーバーラップ面積を大きくすることで、寄生容量が相対的に大きくなる。ゲート-ソースオーバーラップ面積を変えるには、図21において、例えば、ソース領域231及びドレイン領域232のサイズを固定とするとき、ゲート電極233のサイズを変える手法が考えられる。より具体的には、ソース領域231及びドレイン領域232のチャネル長方向図の左右方向の幅を固定とするとき、ゲート電極233のチャネル長方向の幅を変えるようにすればよい。図21から、書込み走査回路40から一番近い位置にある画素201の書込みトランジスタ231のゲート電極233の幅が、画素201よりも遠い位置にある画素20画素201のゲート電極233の幅に比較して狭くなっていることがわかる。尚、本実施例では、書き込みトランジスタ23のゲート-ソース間の寄生容量を、書込み走査回路40からの配線距離に応じて異ならせる手法として、ゲート-ソースオーバーラップ面積を配線距離に応じて変化させる手法を採ったが、これは一例に過ぎない。他の手法としては、図21において、ソース領域231及びドレイン領域232とゲート電極233との間に介在する、誘電体である絶縁膜234の膜厚や誘電率等を配線距離に応じて変化させる手法などが考えられる。<3.適用例>上記実施形態では、画素トランジスタとして、駆動トランジスタ22及び書込みトランジスタ23の2つのトランジスタを有する画素回路に適用した場合を例に挙げて説明したが、本開示は当該画素回路への適用に限られるものではない。具体的には、駆動トランジスタ22に対して直列に接続され、有機EL素子21の発光/非発光の制御を行うトランジスタを有する画素回路や、駆動トランジスタ22のゲートに基準電圧Vofsを選択的に与えるトランジスタを有する画素回路等に対して適用可能である。そして、これらの画素回路が配置されてなる表示装置にあっては、追加されるトランジスタについても、パネルの片側または両側に配されるドライバによって駆動されることになるため、寄生容量によるカップリングに起因する不具合が生じることが考えられる。従って、実施例2の場合と同様に、ゲート-ソース間の寄生容量を、ドライバからの配線距離に応じて異ならせることで、寄生カップリングに起因する不具合を解消することが可能になる。また、上記実施形態においては、有機EL表示装置に適用した場合を例に挙げて説明したが、本開示はこの適用例に限られるものではない。具体的には、本開示は、無機EL素子、LED素子、半導体レーザー素子など、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子発光素子を用いた表示装置全般に対して適用可能である。更には、電流駆動型の電気光学素子を用いた表示装置以外にも、液晶表示装置やプラズマ表示装置等、パネルの片側または両側に配されたドライバから出力される駆動信号を制御線により、当該制御線の伸長方向に沿って配されたトランジスタを駆動する構成を採る表示装置全般に対して適用可能である。<4.電子機器>以上説明した本開示による表示装置は、電子機器に入力された映像信号、若しくは、電子機器内で生成した映像信号を、画像若しくは映像として表示するあらゆる分野の電子機器の表示部表示装置に適用できる。一例として、図22~図26に示す様々な電子機器、例えば、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置、ビデオカメラなどの表示部に適用することが可能である。先述した実施形態の説明から明らかなように、本開示による表示装置によれば、制御線の伸長方向に沿って配された複数のトランジスタの寄生容量によるカップリングに起因する輝度ムラを軽減できる。従って、あらゆる分野の電子機器において、その表示部として本開示による表示装置を用いることで、高品位の表示画像を得ることができる。本開示による表示装置は、封止された構成のモジュール形状のものをも含む。一例として、画素アレイ部に透明なガラス等の対向部が貼り付けられて形成された表示モジュールが該当する。尚、表示モジュールには、外部から画素アレイ部への信号等を入出力するための回路部やFPCフレキシブルプリントサーキット等が設けられていてもよい。以下に、本開示が適用される電子機器の具体例について説明する。図22は、本開示が適用されるテレビジョンセットの外観を示す斜視図である。本適用例に係るテレビジョンセットは、フロントパネル102やフィルターガラス103等から構成される映像表示画面部101を含み、その映像表示画面部101として本開示による表示装置を用いることにより作製される。図23は、本開示が適用されるデジタルカメラの外観を示す斜視図であり、Aは表側から見た斜視図、Bは裏側から見た斜視図である。本適用例に係るデジタルカメラは、フラッシュ用の発光部111、表示部112、メニュースイッチ113、シャッターボタン114等を含み、その表示部112として本開示による表示装置を用いることにより作製される。図24は、本開示が適用されるノート型パーソナルコンピュータの外観を示す斜視図である。本適用例に係るノート型パーソナルコンピュータは、本体121に、文字等を入力するとき操作されるキーボード122、画像を表示する表示部123等を含み、その表示部123として本開示による表示装置を用いることにより作製される。図25は、本開示が適用されるビデオカメラの外観を示す斜視図である。本適用例に係るビデオカメラは、本体部131、前方を向いた側面に被写体撮影用のレンズ132、撮影時のスタート/ストップスイッチ133、表示部134等を含み、その表示部134として本開示による表示装置を用いることにより作製される。図26は、本開示が適用される携帯端末装置、例えば携帯電話機を示す外観図であり、Aは開いた状態での正面図、Bはその側面図、Cは閉じた状態での正面図、Dは左側面図、Eは右側面図、Fは上面図、Gは下面図である。本適用例に係る携帯電話機は、上側筐体141、下側筐体142、連結部ここではヒンジ部143、ディスプレイ144、サブディスプレイ145、ピクチャーライト146、カメラ147等を含んでいる。そして、ディスプレイ144やサブディスプレイ145として本開示による表示装置を用いることにより、本適用例に係る携帯電話機が作製される。<5.本開示の構成>1ドライバから出力される駆動信号を伝送する制御線と、前記制御線の伸長方向に沿って配置され、当該制御線を通して供給される前記駆動信号によって駆動される複数のトランジスタとを備え、前記複数のトランジスタは、前記制御線の伸長方向における前記ドライバからの距離に応じてゲート-ソース/ドレイン間の寄生容量が異なる表示装置。2前記複数のトランジスタは、前記制御線の伸長方向における位置に関係なく、前記駆動信号が遷移するときのソース/ドレインの電圧の変化量が一定になるようにゲート-ソース/ドレイン間の寄生容量が設定されている前記1に記載の表示装置。3前記複数のトランジスタは、前記制御線の伸長方向における前記ドライバからの距離に応じてゲート電極とソース/ドレイン領域とがオーバーラップする面積が異なる前記1または前記2に記載の表示装置。4前記複数のトランジスタは、前記制御線の伸長方向における前記ドライバからの距離に応じてゲート電極のサイズが異なる前記3に記載の表示装置。5前記複数のトランジスタは、前記制御線の伸長方向における前記ドライバからの距離に応じてゲート電極のチャネル方向の幅が異なる前記4に記載の表示装置。6前記複数のトランジスタは、画素が行列状に配置されてなる画素アレイ部の画素列毎に配線された信号線に対して選択的に信号を供給する選択トランジスタである前記1から前記5のいずれかに記載の表示装置。7前記選択トランジスタは、時系列で入力される信号を複数の信号線に対して時分割にて分配する前記6に記載の表示装置。8前記複数のトランジスタは、画素毎に設けられて信号を画素内に書き込む書込みトランジスタである前記1から前記5のいずれかに記載の表示装置。9前記画素は、前記書込みトランジスタと、前記書込みトランジスタによって書き込まれた信号を保持する保持容量と、前記保持容量に保持された前記信号に応じて駆動される電気光学素子とを有する前記8に記載の表示装置。10前記ドライバは、前記複数のトランジスタの配列方向の片側から前記複数のトランジスタの各々を駆動する前記1から前記9のいずれかに記載の表示装置。11前記ドライバは、前記複数のトランジスタの配列方向の両側から前記複数のトランジスタの各々を駆動する前記1から前記9のいずれかに記載の表示装置。12ドライバから出力される駆動信号を伝送する制御線と、前記制御線の伸長方向に沿って配置され、当該制御線を通して供給される前記駆動信号によって駆動される複数のトランジスタとを備え、前記複数のトランジスタは、前記制御線の伸長方向における前記ドライバからの距離に応じてゲート-ソース/ドレイン間の寄生容量が異なる表示装置を有する電子機器。"