基板と、前記基板の第1の主面の側に設けられた第1の半導体層と、前記第1の半導体層の上に設けられた発光層と、前記発光層の上に設けられた第2の半導体層と、を備え、前記基板の第1の主面には、頂部に凹部を有する突起部が複数設けられたことを特徴とする半導体発光素子。前記凹部の側面は、斜面となっていることを特徴とする請求項1記載の半導体発光素子。前記突起部の側面は、斜面となっていることを特徴とする請求項1または2に記載の半導体発光素子。前記突起部の周囲に形成される面は、曲面および斜面の少なくともいずれかを有することを特徴とする請求項1~3のいずれか1つに記載の半導体発光素子。基板の主面に、頂部に凹部を有する突起部を複数形成する工程と、前記基板の前記突起部が形成された側に第1の半導体層を形成する工程と、前記第1の半導体層の上に発光層を形成する工程と、前記発光層の上に第2の半導体層を形成する工程と、を備えたこと、を特徴とする半導体発光素子の製造方法。本発明が解決しようとする課題は、転位密度の低減を図ることができる半導体発光素子、及びその製造方法を提供することである。実施形態に係る半導体発光素子は、基板と、前記基板の第1の主面の側に設けられた第1の半導体層と、前記第1の半導体層の上に設けられた発光層と、前記発光層の上に設けられた第2の半導体層と、を備えている。そして、前記基板の第1の主面には、頂部に凹部を有する突起部が複数設けられている。以下、図面を参照しつつ、実施の形態について例示をする。なお、各図面中、同様の構成要素には同一の符号を付して詳細な説明は適宜省略する。第1の実施形態図1は、第1の実施形態に係る半導体発光素子を例示するための模式断面図である。図1に示すように、半導体発光素子1には、基板2、半導体層3第1の半導体層の一例に相当する、発光層4、半導体層5第2の半導体層の一例に相当する、透光性電極7、電極8、電極9、絶縁層10が設けられている。基板2は、板状を呈している。基板2の半導体層3が設けられる側の面第1の主面の一例に相当するには、頂部に凹部2bを有する突起部2aが複数設けられている。突起部2aはストライプ状筋状を呈したものであってもよいし、柱状例えば、円柱状、角柱状、円錐台状、角錐台状などを呈したものであってもよい。なお、突起部2a、凹部2bに関する詳細については後述する。基板2の突起部2aが設けられる側の面には、エピタキシャル成長させることで半導体層3が設けられている。半導体層3をエピタキシャル成長させる場合には、半導体層3と同じ材料からなる基板を用いるか、半導体層3と格子定数および熱膨張係数の近い材料からなる基板を用いるようにすることが好ましい。例えば、半導体層3が窒化物半導体からなる場合には、基板2が窒化物半導体からなるものとすることが好ましい。ただし、一般的には、窒化物半導体からなる適切な大きさの基板を形成することは困難である。そのため、窒化物半導体からなる基板の代用としてサファイア、SiC、Si、GaAs、スピネルなどからなる基板を用いるようにすることができる。半導体層3は、n形となるようにドープされた半導体n形半導体からなるものとすることができる。この場合、n形の窒化物半導体からなるものとすることができる。窒化物半導体としては、例えば、GaN窒化ガリウム、AlN窒化アルミニウム、AlGaN窒化アルミニウムガリウム、InGaN窒化インジウムガリウムなどを例示することができる。発光層4は、半導体層3の上に設けられている。発光層4は、正孔および電子が再結合して光を発生する井戸層と、井戸層よりも大きなバンドギャップを有する障壁層クラッド層と、によって構成された量子井戸構造を有するものとすることができる。この場合、単一量子井戸SQW;SingleQuantumWell構造を有するものとしてもよいし、多重量子井戸MQW;MultipleQuantumWell構造を有するものとしてもよい。また、単一量子井戸構造のものを複数積層するようにしてもよい。例えば、単一量子井戸構造のものとしては、GaNからなる障壁層、InGaNからなる井戸層、GaNからなる障壁層がこの順で積層されたものを例示することができる。多重量子井戸構造のものとしては、GaNからなる障壁層、InGaNからなる井戸層、GaNからなる障壁層、InGaNからなる井戸層、GaNからなる障壁層がこの順で積層されたものを例示することができる。この場合、前述した半導体層3を障壁層とすることもできる。なお、発光層4は量子井戸構造を有するものに限定されるわけではなく、発光可能な構造を有したものとすることができる。半導体層5は、発光層4の上に設けられている。半導体層5は、p形となるようにドープされた半導体p形半導体からなるものとすることができる。この場合、p形の窒化物半導体からなるものとすることができる。窒化物半導体としては、例えば、GaN、AlN、AlGaN、InGaNなどを例示することができる。透光性電極7は、半導体層5の上に設けられている。ここで、半導体層5がp形GaNからなる場合は、電子の移動度が低く、電極8のみだけでは電極8からの電流が半導体層5の全面に広がらないおそれがある。そのため、透光性電極7は、電極8からの電流を半導体層5の全面に広げるために設けられている。また、透光性電極7は入射した光を透過させる必要もある。例えば、発光層4から発せられ透光性電極7に入射した光や、基板2などにより反射され透光性電極7に入射した光を透過させる必要もある。そのため、透光性電極7は光を透過させることのできる材料から形成されている。この場合、透光性電極7は、例えば、ITOIndiumTinOxide;酸化インジウムスズなどからなるものとすることができる。電極8は、透光性電極7の上に設けられている。電極8は、例えば、Niニッケル/Au金の二重層などの金属材料からなるものとすることができる。電極9は、半導体層3の上に設けられている。電極9は、例えば、Alアルミニウム/Tiチタンの二重層などの金属材料からなるものとすることができる。絶縁層10は、半導体層3、発光層4、半導体層5の露出部分を覆うようにして形成されている。絶縁層10は、例えば、SiO2二酸化シリコンなどの絶縁性材料からなるものとすることができる。次に、基板2の半導体層3が設けられる側の面に設けられた頂部に凹部2bを有する突起部2aについてさらに例示をする。図2は、比較例に係る半導体発光素子の基板を例示するための模式図である。なお、図2aは半導体層3が設けられる側の面に設けられた突起部を例示するための模式図、図2bは半導体層3がエピタキシャル成長する様子を例示するための模式図である。また、図中のX方向とZ方向は互いに直交する方向を表し、Z方向は半導体層3が設けられる側の面に垂直な方向である。図2aに示すように、基板102の半導体層3が設けられる側の面には、突起部102aが複数設けられている。また、突起部102aの頂部は平坦面となっている。この様な突起部102aが設けられた基板102上に半導体層3をエピタキシャル成長させると、半導体層3は図2bに示すように成長する。すなわち、基板102の半導体層3が設けられる側の面はc面例えば、サファイアからなる基板のc面となっており、半導体層3は基板102のc面を起点として成長する。この場合、突起部102aの周囲に設けられた面からは半導体層3aが成長し、突起部102aの頂部からは半導体層3bが成長する。そして、半導体層3aと半導体層3bとが合体することで半導体層3が形成されることになる。また、半導体層3bはZ方向のみならず、X方向にも成長する。半導体層3aはX方向に成長しようとするが、突起部102aに成長が阻まれるため主にZ方向に成長する。ここで、半導体層3bの成長速度が速ければ、半導体層3aの先端が半導体層3bに到達する前に隣接する半導体層3b同士が合体し、ファセット面が形成される成長ファセット成長が起こる。このように成長した半導体層3b内の転位はファセット成長中に曲げられるので、転位は半導体層3bの表面に伝搬し難くなる。そのため、転位密度の低い半導体層3を形成することができる可能性がある。しかしながら、MOCVD法、MBEMolecularBeamEpitaxy法などを用いて半導体層3をエピタキシャル成長させる場合には、突起部102aの頂部よりも突起部102aの周囲に原料ガスが流れ込み易くなるので、突起部102aの周囲における原料濃度が高くなる。そのため、突起部102aの頂部における半導体層3bの成長よりも突起部102aの周囲における半導体層3aの成長の方が成長速度が速くなる。そのため、図2bに示すように、隣接する半導体層3b同士が合体する前に、隣接する半導体層3b同士の間に半導体層3aが入り込むようにして、半導体層3aと半導体層3bとが合体することになる。そして、図2bに示すように、半導体層3a、3b内の転位103a、103bは、成長中に曲げられることが少なくなるので、転位103a、103bが半導体層3a、3bの表面に伝搬することになる。そのため、基板102の半導体層3が設けられる側の面に単に突起部102aを設けるようにしても、転位密度の低減が図れないおそれがある。この場合、突起部102aの高さを高くすれば、半導体層3aの先端が半導体層3bに到達する前に隣接する半導体層3b同士を合体させることができる。しかしながら、サファイアなどからなる基板102に高さの高い突起部102aを形成すること、すなわち、サファイアなどからなる基板102に高いアスペクト比を有する凹部の加工を施すことは困難である。そこで、本実施の形態においては、突起部2aの頂部に凹部2bを設けて、半導体層3bの成長速度が速くなるようにしている。図3は、半導体層3がエピタキシャル成長する様子を例示するための模式図である。なお、図中のX方向とZ方向は互いに直交する方向を表し、Z方向は半導体層3が設けられる側の面に垂直な方向である。図3に示すように、基板2の半導体層3が設けられる側の面には、頂部に凹部2bを有する突起部2aが複数設けられている。この様な突起部2aを有する基板2上に半導体層3をエピタキシャル成長させると、半導体層3は図3に示すように成長する。すなわち、基板2の半導体層3が設けられる側の面はc面例えば、サファイアからなる基板のc面となっており、半導体層3は基板102のc面を起点として成長する。この場合、突起部2aの頂部に設けられた凹部2bに原料ガスが流れ込み易くなるので、凹部2bにおける原料濃度が高くなる。そのため、突起部2aの頂部における半導体層3bの成長速度が速くなる。半導体層3bの成長速度が速くなると、半導体層3aの先端が半導体層3bに到達する前に隣接する半導体層3b同士を合体させることが容易となる。そして、隣接する半導体層3b同士を合体させることができれば、半導体層3b内の転位103bの一部を曲げることができるので、半導体層3bの表面に伝搬する転位103bを減らすことができる。また、半導体層3a内の転位103aは、半導体層3aの表面に伝搬するが、半導体層3bの表面には伝播しない。そのため、転位密度の低い半導体層3を形成することができる。この場合、半導体層3aと半導体層3bとの間に空隙100が形成されるようにすることができる。半導体層3aと半導体層3bとの間に空隙100が形成されるようにすれば、半導体層3a内の転位103aが半導体層3aの表面に伝搬することを防止することができる。また、半導体層3aと半導体層3bとが密着するようにすることもできる。半導体層3aと半導体層3bとが密着するようにすれば、光の取り出し効率を向上させることができる。空隙100の有無や大きさは、半導体層3a、半導体層3bの成長速度により制御することができる。半導体層3a、半導体層3bの成長速度は、MOCVD法、MBE法などにおけるプロセス条件に応じて凹部2bの大きさ、深さ、形状などを変更することで制御することができる。図4は、他の実施形態に係る頂部に凹部を有する突起部を例示するための模式図である。例えば、図4aに示すように、基板12の半導体層3が設けられる側の面に設けられた突起部12aの側面12a1を斜面とすることができる。また、凹部12bの側面12b1を斜面とすることができる。凹部12bの側面12b1を斜面とすれば、突起部12aの頂部に形成される面c面の面積を小さくすることができるので、転位103bを少なくすることができる。また、突起部12aの側面12a1を斜面とすれば、突起部12aの周囲に形成される面c面の面積を小さくすることができるので、転位103aを少なくすることができる。そのため、仮に、転位103aの一部が半導体層3aの表面に伝搬した場合であっても、伝搬する転位103aを少なくすることができる。また、突起部12aの周囲に形成される面の形状によりc面の面積を小さくすることができる。例えば、突起部12aの周囲に形成される面12cは、曲面および斜面の少なくともいずれかを有するものとすることができる。突起部12aの周囲に形成される面をこの様にすれば、c面の面積を小さくすることができるので、転位103aを少なくすることができる。また、図4bに示すように、基板22の半導体層3が設けられる側の面に設けられた突起部22aの側面22a1が、基板22の半導体層3が設けられる側の面に垂直となるようにすることができる。また、凹部22bの側面22b1を斜面とすることができる。凹部22bの側面22b1を斜面とすれば、突起部22aの頂部に形成される面c面の面積を小さくすることができるので、転位103bを少なくすることができる。また、突起部22aの側面22a1が、基板22の半導体層3が設けられる側の面に垂直となるようにすれば、突起部22aの周囲に形成される面の面積を大きくすることができる。この場合、突起部22aの周囲に形成される面の面積が大きくなれば、単位面積あたりの原料濃度が低くなる。そのため、突起部22aの周囲における半導体層3aの成長速度を遅くすることができる。ここで、突起部22aの周囲に形成される面の面積が大きくなれば、転位103bが多くなる。しかしながら、半導体層3aの成長速度を遅くすることができれば、半導体層3aの先端が半導体層3bに到達する前に隣接する半導体層3b同士を合体させることが容易となる。そのため、転位103aが、半導体層3bの表面に伝搬することを抑制することができる。すなわち、突起部や凹部の大きさ、深さ、形状などを変更することで、半導体層の成長速度や転位密度を制御することができる。この場合、突起部や凹部の大きさ、深さ、形状などは、MOCVD法、MBE法などにおけるプロセス条件に応じて適宜決定するようにすることができる。第2の実施形態図5は、第2の実施形態に係る半導体発光素子の製造方法を例示するためのフローチャートである。図6は、基板12に凹部12bを有する突起部12aを形成する工程を例示するための模式工程断面図である。なお、ここでは、一例として、図4aに例示をした凹部12bを有する突起部12aを形成する場合を例示することにする。まず、サファイア、SiC、Si、GaN、GaAs、スピネルなどからなる基板12の主面に、凹部12bを有する突起部12aを複数形成するステップS1。例えば、図6に例示をする工程を実行することで、基板12の主面に凹部12bを有する突起部12aを形成することができる。まず、図6aに示すように、基板12の主面にレジスト30を形成する。例えば、スピンコート法などを用いて、基板12の主面にレジスト30を形成するようにすることができる。次に、図6bに示すように、露光、現像などの工程を行うことで所定の形状を有するレジストマスク30aを形成する。この際、突起部12aの本体部分12a2が形成される領域が覆われるようにする。次に、図6cに示すように、レジストマスク30aから露出した部分を除去することで、突起部12aの本体部分12a2を形成する。レジストマスク30aから露出した部分の除去は、例えば、RIEReactiveIonEtching法などを用いて行うようにすることができる。この場合、エッチングガスとしては、例えば、BCl3ガスなどを用いることができる。次に、図6dに示すように、ドライアッシング法やウェットアッシング法などを用いて、レジストマスク30aを除去する。次に、図6eに示すように、基板12の本体部分12a2が形成された側にレジスト30を形成する。次に、図6fに示すように、露光、現像などの工程を行うことで所定の形状を有するレジストマスク30bを形成する。この際、突起部12aの本体部分12a2の頂部が露出するようにする。次に、図6gに示すように、レジストマスク30bから露出した部分を除去することで、凹部12bを形成する。レジストマスク30bから露出した部分の除去は、例えば、RIE法などを用いて行うようにすることができる。この場合、エッチングガスとしては、例えば、BCl3ガスなどを用いることができる。本体部分12a2の頂部に凹部12bが形成されることで、突起部12aが形成される。次に、図6hに示すように、ドライアッシング法やウェットアッシング法などを用いて、レジストマスク30bを除去する。以上のようにして、基板12に凹部12bを有する突起部12aを形成することができる。図7も、基板12に凹部12bを有する突起部12aを形成する工程を例示するための模式工程断面図である。まず、図7aに示すように、基板12の主面にハードマスク31aとなる膜31を形成する。膜31は、例えば、スパッタリング法などを用いて、アルミニウムなどの金属を成膜することで形成するようにすることができる。次に、図7bに示すように、フォトリソグラフィ法、RIE法などを用いて、所定の形状を有するハードマスク31aを形成する。この際、突起部12aの本体部分12a2が形成される領域が覆われるようにする。次に、図7cに示すように、ハードマスク31aから露出した部分を除去することで、突起部12aの本体部分12a2を形成する。ハードマスク31aから露出した部分の除去は、例えば、RIE法などを用いて行うようにすることができる。この場合、エッチングガスとしては、例えば、BCl3ガスなどを用いることができる。その後、ハードマスク31aを除去する。次に、図7dに示すように、RIE法などを用いて、突起部12aの本体部分12a2の頂部を選択的に除去することで、凹部12bを形成する。本体部分12a2の頂部に凹部12bが形成されることで、突起部12aが形成される。以上においては、突起部12aの本体部分12a2を先に形成し、その後、凹部12bを形成するようにしたが、これに限定されるわけではない。凹部12bを先に形成し、その後、突起部12aの本体部分12a2を形成するようにしてもよい。また、突起部12aの本体部分12a2と、凹部12bとを同一工程において形成するようにしてもよい。次に、基板12の突起部12aが形成された側に半導体層3を形成するステップS2。また、半導体層3の上に発光層4を形成するステップS3。そして、発光層4の上に半導体層5を形成するステップS4。その後、透光性電極7、電極8、電極9、絶縁層10を順次形成するステップS5。例えば、半導体層3、発光層4、半導体層5の形成には、MOCVD法、MBE法などを用いることができる。この場合、基板12と半導体層3との間に、図示しないバッファ層を形成するようにすることができる。バッファ層は、例えば、低温成長により形成されたAlN、GaNなどからなる層とすることができる。また、図示しないバッファ層と半導体層3との間に、図示しないi-GaN層を形成するようにすることができる。また、半導体層3と発光層4との間に、図示しない超格子層を形成するようにすることができる。超格子層は、例えば、InGaNにおけるインジウムの組成が徐々に変化するグラデーション構造のものや、GaNとInGaNとが繰り返し積層された構造のものなどとすることができる。なお、バッファ層、i-GaN層、超格子層の形成には、MOCVD法、MBE法などを用いることができる。また、GaNにn形の導電性を持たせるためには、例えば、シリコンを不純物としてドーピングすればよい。GaNにp形の導電性を持たせるためには、例えば、マグネシウムを不純物としてドーピングし、窒素雰囲気中で活性化アニールを行うようにすればよい。また、透光性電極7、電極8、電極9、絶縁層10の形成には、CVDChemicalVaporDeposition法、スパッタリング法などを用いることができる。また、半導体層3、発光層4、半導体層5、透光性電極7、電極8、電極9、絶縁層10などの形状の加工には、フォトリソグラフィ法、RIE法などを用いることができる。なお、これらの成膜法や形状の加工法には既知の技術を適用することができるので、詳細な説明は省略する。以上に例示をした実施形態によれば、転位密度の低減を図ることができる半導体発光素子、及びその製造方法を実現することができる。以上、本発明のいくつかの実施形態を例示したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更などを行うことができる。これら実施形態やその変形例は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。また、前述の各実施形態は、相互に組み合わせて実施することができる。