"集積回路素子を有するICパッケージと、前記ICパッケージが実装される配線基板とを備え、前記集積回路素子が前記ICパッケージの表面に形成された複数のパッドのうちの一部を介して前記配線基板の複数のランド電極に接続されている回路モジュールにおいて、前記複数のパッドのうち前記集積回路素子に接続されていない少なくとも2つのパッドが、前記ICパッケージに設けられ、かつ、前記集積回路素子に接続されていない補助配線により接続されるとともに、前記配線基板に設けられた複数の配線パターンが、前記集積回路素子に接続されていない前記少なくとも2つのパッドと前記補助配線を介して接続されていることを特徴とする回路モジュール。前記ICパッケージは、集積回路の能動面側に形成された再配線層を備え、前記各パッドは、前記再配線層の表面に形成され、前記補助配線は、前記再配線層に設けられていることを特徴とする請求項1に記載の回路モジュール。前記補助配線は、前記ICパッケージの対向辺上にそれぞれ配置されて前記集積回路素子に接続されていない前記少なくとも2つのパッドどうしを接続するように設けられていることを特徴とする請求項1または2に記載の回路モジュール。前記補助配線にインダクタが設けられていることを特徴とする請求項1ないし3のいずれかに記載の回路モジュール。前記補助配線にキャパシタが設けられていることを特徴とする請求項1ないし4のいずれかに記載の回路モジュール。しかしながら、従来技術のように、配線基板を多層化することで、回路モジュールの配線パターンが高密度化し、各種の電子部品を配線パターンにより接続することが可能になるが、さらに配線パターンを形成しようとすると、配線基板の層数を増やす必要がある。この場合、層数を増やすことにより回路モジュールの製造コストが増大するとともに、配線基板の厚みも大きくなり、ひいては回路モジュールの高さ寸法が大きくなる。また、配線パターンを配線基板内や配線基板の表面に引き回すことにより電気信号等の伝送ロスが生じるおそれもある。本発明は、上記した課題に鑑みてなされたものであり、集積回路素子を有するICパッケージに、集積回路素子に接続されていない補助配線を設けることで、高密度配線が可能な回路モジュールを提供することを目的とする。上記した目的を達成するために、本発明の回路モジュールは、集積回路素子を有するICパッケージと、前記ICパッケージが実装される配線基板とを備え、前記集積回路素子が前記ICパッケージの表面に形成された複数のパッドのうちの一部を介して前記配線基板の複数のランド電極に接続されている回路モジュールにおいて、前記複数のパッドのうち前記集積回路素子に接続されていない少なくとも2つのパッドが、前記ICパッケージに設けられ、かつ、前記集積回路素子に接続されていない補助配線により接続されるとともに、前記配線基板に設けられた複数の配線パターンが、前記集積回路素子に接続されていない前記少なくとも2つのパッドと前記補助配線を介して接続されていることを特徴としている請求項1。また、前記ICパッケージは、集積回路の能動面側に形成された再配線層を備え、前記各パッドは、前記再配線層の表面に形成され、前記補助配線は、前記再配線層に設けられていることを特徴としている請求項2。また、前記補助配線は、前記ICパッケージの対向辺上にそれぞれ配置されて前記集積回路素子に接続されていない前記少なくとも2つのパッドどうしを接続するように設けられていることを特徴としている請求項3。また、前記補助配線に、インダクタを設けてもよく請求項4、また、キャパシタを設けてもよい請求項5。請求項1の発明によれば、回路モジュールに実装するICパッケージには、前記複数のパッドのうち前記集積回路素子に接続されていない少なくとも2つのパッドが、前記ICパッケージに設けられ、かつ、前記集積回路素子に接続されていない補助配線により接続されるとともに、前記配線基板に設けられた複数の配線パターンが、前記少なくとも2つのパッドと前記補助配線を介して接続されている。補助配線は、ICパッケージの集積回路素子に接続されていない空きパッドを利用して形成されているため、この補助配線を利用することにより、配線基板に形成する配線パターンをICパッケージ側に形成することができる。そのため、回路モジュールの高密度配線化を図ることができる。また、補助配線を利用することにより、例えば、配線基板が多層構造を有する場合には、配線基板の層数を増やすことなく高密度の配線が可能になるため、回路モジュールの低背化小型化を図ることができるとともに、配線基板の層数の増加に伴うモジュールの製造コストの増大を抑制することができる。請求項2の発明によれば、集積回路素子の能動面側に再配線層が形成され、この再配線層にICパッケージの複数のパッドと補助配線が設けられているため、請求項1の発明と同様に、回路モジュールの高密度配線化を図ることができる。請求項3の発明によれば、補助配線は、ICパッケージの対向辺上にそれぞれ配置されて集積回路素子に接続されていない少なくとも2つのパッドどうしを接続するように設けられている。例えば、ICパッケージを跨ぐ位置に実装された複数の電子部品などを配線基板の表面に形成された配線パターンで接続する場合、ICパッケージの下を通過するように直線的に配線パターンを形成することが電気信号等の伝送ロスを考慮する上で好ましいが、他の配線パターンとの関係により直線的に配線パターンを形成できない場合があり、このような場合、従来では、ICパッケージの下を通らないように迂回させて配線パターンを引き回したり、配線基板が多層構造を有する場合には、配線基板の層数を増やすことにより電子部品どうしを電気的に接続している。請求項3の発明にかかるICパッケージに設けられた補助配線は、ICパッケージの対向辺上にそれぞれ配置され集積回路素子に接続されていない少なくとも2つのパッドどうしを接続するように形成されているため、この補助配線を利用することにより、上記したように、直線的に配線パターンを形成できない場合であっても、他の配線パターンを避けて電子部品どうしを直線的に接続させることができる。そのため、他の配線パターンを避けるために余分な配線パターンを引き回す必要がなくなり、モジュールの配線基板を小さくすることができる。また、配線基板の層数を増加させる必要もないため、回路モジュールの低背化を図ることができるとともに、配線基板の多層化に伴う回路モジュールの製造コストの増大を抑制することができる。また、配線パターンの長さを短くできることから、配線パターンを引き回すことにより生じる電気信号等の伝送ロスを抑制することもできる。請求項4の発明によれば、ICパッケージ側の補助配線にインダクタが設けられているため、そのインダクタを配線基板に形成する必要がなくなり、モジュールの小型化を図ることができる。請求項5の発明によれば、ICパッケージ側の補助配線にキャパシタが設けられているため、そのキャパシタを配線基板に形成する必要がなくなり、モジュールの小型化を図ることができる。<第1実施形態>本発明の第1実施形態にかかるモジュールについて、図1、図2を参照して説明する。図1は本発明の第1実施形態にかかる回路モジュールの断面図であり、図2aはICパッケージの平面図であり、bは配線パターンが形成された配線基板の平面図である。なお、図2aは、説明を簡単にするために、集積回路素子側から見たICパッケージの輪郭、複数のパッド、集積回路素子の電極パッド、再配線ライン、補助配線のみを示し、その他の部分を透明で表している。また、図2bは、配線基板にICパッケージが実装されたときのICパッケージの輪郭とICパッケージに設けられた補助配線を点線で表している。また、図2bにおいて、配線基板3に実装される電子部品4a,4bを点線で表している。図1に示す回路モジュール1は、通信端末装置が備えるマザー基板に搭載されるものであり、この実施形態では、各種回路が形成された集積回路素子5を備えたICパッケージ2と、他の集積回路素子やフィルタ、抵抗、キャパシタ、インダクタなどの各種の電子部品4a,4bと、ICパッケージ2および各種の電子部品4を実装するための配線基板3とを備え、RF-IDRadioFrequencyIDentificationシステムのRW用通信端末装置の回路モジュールとして形成される。ICパッケージ2は、図1に示すように、ウエハレベル-チップサイズパッケージWL-CSP構造を有し、各種機能回路が形成された集積回路素子5と、ポリイミドやエポキシ樹脂などの絶縁材料で形成された再配線層6と、外部接続用の複数のパッド7と、補助配線8とを備えている。なお、集積回路素子5は、例えば、RF-IDのRW用IC、高周波フロントエンド用のSW-IC、電源用のSW-IC等が挙げられる。また、再配線層6に形成される補助配線8は、ポリイミドで形成された再配線層6にフォトリソグラフィ技術を用いて形成することができる。また、ICパッケージ2に設けられた外部接続用の各パッド7は、ポスト電極13a例えばCuポスト、再配線層6に形成された再配線ライン14およびビア導体13bを介して、集積回路素子5の各電極パッド9および補助配線8と電気的に接続される。そして、ICパッケージ2を配線基板3の所定の位置に実装することにより、ICパッケージ2の各パッド7と配線基板3上に設けられたICパッケージ用ランド電極11aとが半田12を介して電気的に接続される。この場合、ICパッケージ2は、超音波接合や半田リフローなどの一般的な表面実装技術により実装するとよい。なお、集積回路素子5の各電極パッド9は、例えば、Alにより形成され、再配線層6に形成された補助配線8は、例えば、Cuにより形成される。配線基板3は、この実施形態では、セラミックグリーンシートにより形成された複数の誘電体層が積層されて焼成されることで一体的にセラミック積層体として形成される。すなわち、各誘電体層を形成するセラミックグリーンシートは、アルミナおよびガラスなどの混合粉末が有機バインダおよび溶剤などと一緒に混合されたスラリーを成形してシート化されたものであり、約1000°C前後の低い温度で、所謂、低温焼成できるように形成されている。そして、セラミックグリーンシートに、レーザー加工などによりビアホールが形成され、形成されたビアホールにAgやCuなどを含む導体ペーストが充填されたり、ビアフィルめっきが施されることにより層間接続用のビア導体が形成され、導体ペーストによる印刷により種々の電極パターンが形成されて、各誘電体層が形成される。このように、配線基板3には、配線パターン10、ICパッケージ2や電子部品4a,4bを実装するためのICパッケージ用ランド電極11aや電子部品用ランド電極11bなどの種々の電極パターンが設けられているが、配線基板3は、樹脂やセラミック、ポリマー材料などを用いたプリント基板、LTCC、アルミナ系基板、ガラス基板、複合材料基板、単層基板、多層基板などで形成することができ、回路モジュール1の使用目的に応じて、適宜最適な材質を選択して配線基板3を形成すればよい。次に、回路モジュール1の配線構造について、図1および図2を参照して詳述する。図1および図2aに示すように、ICパッケージ2には、ICパッケージ2を配線基板3に実装する際、配線基板3の表面に形成されたICパッケージ用ランド電極11aと接続できるような位置に外部接続用の複数のパッド7が再配線層6の表面に形成され、再配線層6に形成された各パッド7の一部は、再配線層6に形成された再配線ライン14、ポスト電極13aおよびビア導体13bを介して、集積回路素子5の能動面に形成された複数の電極パッド9と電気的に接続される。また、各パッド7のうち、ICパッケージ2の対向辺上に配置され、集積回路素子5に接続されないパッド7aどうしが再配線層6に形成された補助配線8により接続される。なお、補助配線8は、ICパッケージ2の対向辺上に配置されたパッド7どうしを接続するだけでなく、集積回路素子5に接続されていないパッド7であれば、いずれのパッドどうしを接続してもかまわない。また、補助配線8は、ICパッケージ2側に設けられていればよく、必ずしも再配線層6を形成して、その再配線層6に設ける必要はない。図2bは、配線基板3の表面に形成されたICパッケージ用ランド電極11a、電子部品用ランド電極11bおよび配線パターン10a,10bと、配線基板3に実装される電子部品4a,4bおよびICパッケージ2を示している。なお、配線基板3の表面に形成されたICパッケージ用ランド電極11a,電子部品用ランド電極11bおよび配線パターンのうち、説明に関係する部分以外は図示省略する。配線基板3の表面には、図2bに示すように、複数のICパッケージ用ランド電極11a,電子部品用ランド電極11bおよび配線パターン10a,10bが形成され、所定のICパッケージ用ランド電極11a白丸印にICパッケージ2の再配線層6の表面に形成された各パッド7が接続されるようにICパッケージ2が実装されるとともにICパッケージ2を跨ぐ位置に電子部品4a,4bが配線基板3に実装される。このとき、配線基板3の配線パターン10aがICパッケージ2の下を通過するように形成されている。また、電子部品4a,4bどうしが、配線パターン10bとICパッケージ2の再配線層6に設けられた補助配線8を介して電気的に接続されることにより、配線パターン10aと電子部品4a,4bどうしを接続する配線パターン10bとが短絡することを防止している。なお、補助配線8の接続対象は、配線基板3に実装された電子部品4a,4bに限られず、配線基板3に実装あるいは形成された、集積回路素子、ビアホール導体、電極パッドなどを接続対象とすることができる。ところで、図2bに示すように、ICパッケージ2を跨ぐ位置に実装された複数の電子部品4a,4bなどを配線基板3の表面に形成された配線パターン10bで接続する場合、ICパッケージ2の下を通過するように直線的に配線パターン10bを形成することが電気信号等の伝送ロスを考慮する上で好ましい。しかし、電子部品4a,4bどうしを直線的に結ぶ配線パターン10bを配線基板3の表面に形成しようとすると、配線基板3の表面に形成された配線パターン10aとショートするため、配線基板3の同一面上に両配線パターン10a,10bを形成することができない。このような場合、従来では、ICパッケージ2の下を通らないように迂回させて配線パターン10bを引き回したり、配線基板3が多層構造を有する場合には、配線基板3の層数を増やすことにより電子部品4a,4bどうしを電気的に接続している。したがって、第1実施形態にかかる回路モジュール1によれば、ICパッケージ2の対向辺上にそれぞれ配置され、ICパッケージ2の集積回路素子5に接続されていない2つのパッド7aどうしを接続するようにICパッケージ2の再配線層6に補助配線8が設けられている。そのため、補助配線8と配線基板3に形成された配線パターン10bとを接続させることにより、配線基板3の表面に形成された配線パターン10aを避けて、直線的な配線パターンにより電子部品4a,4bどうしを接続することができる。そのため、電子部品4a,4bどうしを接続するために配線基板3の表面に配線パターン10bを引回す必要がなく、回路モジュール1の小型化を図ることができる。また、配線基板3が多層構造を有する場合には、層数を増やす必要がないため回路モジュール1の低背化を図ることができるとともに、配線基板3の多層化に伴う回路モジュール1の製造コストの増大を抑制することができる。また、配線パターンの長さを短くできることから、配線パターンを引き回すことにより生じる電気信号等の伝送ロスを抑制することもできる。<第2実施形態>本発明の第2実施形態にかかる回路モジュールについて、図3を参照して説明する。図3は本発明の第2実施形態にかかる回路モジュールを示す図である。第2実施形態にかかる回路モジュール1aが上記した第1実施形態と異なるのは、図3に示すように、配線基板3上に実装された電子部品4が、ICパッケージ2の再配線層6に形成された補助配線8を介して、グランド電極15に接続されている点である。また、電子部品4およびグランド電極15それぞれと補助配線8とを接続する配線パターン10bが配線基板3の内部に形成されている。なお、その他の構成は上記した第1実施形態と同様の構成であるため、同一符号を付すことによりその構成の説明は省略する。また、この場合、電子部品4およびグランド電極15それぞれと補助配線8とを接続する配線パターン10bを配線基板3の表面に形成してもかまわない。このような構成にすることにより、電子部品4とグランド電極15とを接続するための配線パターン10bの一部をICパッケージ2側に形成することができるため、回路モジュール1aの小型化を図ることができるとともに、回路モジュール1aの高密度配線化を図ることができる。また、配線基板3が多層構造を有する場合には、電子部品4とグランド電極15を接続させるための配線パターン10bを形成するにあたり、配線基板3の層数を増やす必要がないため、回路モジュール1aの低背化を図ることができるとともに、配線基板3の多層化に伴う回路モジュール1aの製造コストの増大を抑制することができる。また、配線パターンの長さを短くできることから、配線パターンを引き回すことにより生じる電気信号等の伝送ロスを抑制することもできる。<第3実施形態>本発明の第3実施形態にかかる回路モジュールについて、図4を参照して説明する。図4は本発明の第3実施形態にかかる回路モジュールを示す図である。第3実施形態にかかる回路モジュール1bが上記した第1実施形態と異なるのは、図4に示すように、ICパッケージ2aがチップサイズパッケージCSP構造を有する点と、電子部品4a,4bそれぞれと補助配線8とを接続する配線パターン10bが配線基板3の内部に形成されている点である。なお、その他の構成は上記した第1実施形態と同様の構成であるため、、同一符号を付すことによりその構成の説明は省略する。また、このとき、電子部品4a,4bそれぞれと補助配線8とを接続する配線パターン10bを配線基板3の表面に形成してもかまわない。この場合、ICパッケージ2aは、パッケージ基板16と、集積回路素子5と封止樹脂17から構成され、集積回路素子5が実装されるパッケージ基板16には、外部接続用の複数のパッド7と、集積回路素子5とは接続されない補助配線8と、配線パターン18と、ポスト電極19またはビアホール導体とが形成され、補助配線8および集積回路素子5それぞれが、配線パターン18やポスト電極19を介して外部接続用の複数のパッド7に電気的に接続される。このような構成にすることにより、CSP構造を有するICパッケージ2aが実装される回路モジュール1bにおいても、配線基板3に形成される電子部品4a,4bどうしを接続する配線パターン10bの一部をICパッケージ2a側に形成することができるため、回路モジュール1bの小型化を図ることができるとともに、回路モジュール1bに高密度に配線パターンを形成することができる。また、配線基板3が多層構造を有する場合には、電子部品4a,4bどうしを接続させるための配線パターンを形成する際、層数を増やす必要がないため、回路モジュール1bの低背化を図ることができるとともに、配線基板3の多層化に伴う回路モジュール1bの製造コストの増大を抑制することができる。また、配線パターンの長さを短くできることから、配線パターンを引き回すことにより生じる電気信号等の伝送ロスを抑制することもできる。<第4実施形態>本発明の第4実施形態にかかる回路モジュールについて、図5を参照して説明する。図5は本発明の第4実施形態にかかる回路モジュールを示す図である。第4実施形態にかかる回路モジュール1cが上記した第1実施形態と異なるのは、図5に示すように、ICパッケージ2が配線基板3に内蔵されている点と、電子部品4a,4bどうしを接続する配線パターン10bが配線基板3の内部に形成されている点と、ICパッケージ2と電子部品4a,4bが樹脂17により封止されている点である。なお、その他の構成は上記した第1実施形態と同様の構成であるため、同一符号を付すことによりその構成の説明は省略する。このように構成することにより、電子部品4a,4bを接続するための配線パターン10bをICパッケージ2側に形成することができるため、第1実施形態と同様の効果を奏することができる。特に、このような実施形態の場合、ICパッケージ2下の配線基板の積層数が少なくなるため、モジュールの低背化の効果が高くなる。<第5実施形態>本発明の第5実施形態にかかる回路モジュールについて、図6を参照して説明する。図6は本発明の第5実施形態にかかる回路モジュールを示す図である。第5実施形態にかかる回路モジュール1dが上記した第1実施形態と異なるのは、図6に示すように、補助配線8に接続されるICパッケージ2のパッド7から配線基板3に設けられたビア導体19aを介して、配線基板内に埋設された内蔵電子部品4cの一方の外部電極に直接接続され、他方の外部電極が配線基板3のグランド電極15に接続されている点である。なお、その他の構成は上記した第1実施形態と同様の構成であるため、同一符号を付すことによりその構成の説明は省略する。このように構成することにより、内蔵電子部品4cと他の電子部品図示せずなどとを接続するための配線パターンをICパッケージ2側に形成することができるため、第1実施形態と同様の効果を奏することができる。また、電子部品4cを配線基板3に内蔵することにより、回路モジュール1dの小型化を図ることができる。なお、本発明は上記した各実施形態に限定されるものではなく、その趣旨を逸脱しない限りにおいて、上記したもの以外に種々の変更を行なうことが可能である。例えば、本実施形態1~5にかかる発明では、補助配線8を1本ずつ再配線層6に形成したが、集積回路素子5に接続されていない他の複数のパッド7を利用して、複数の補助配線8を再配線層6に形成してもかまわない。このように複数の補助配線8を設けることで、さらに回路モジュール1,1a,1b,1c,1dの配線パターンの高密度化を図ることができる。また、ICパッケージ2の再配線層6に形成された補助配線8を、例えば、図7aに示すように、メアンダ状に形成してインダクタ20を設けてもよい。また、図7bに示すように、補助配線8を渦巻き状に形成してインダクタ20を設けてもよい。このようにすることで、従来、配線基板3に実装していたチップインダクタを実装する必要がなくなり、回路モジュール1,1a,1b,1c,1dの小型化を図ることができる。また、これらのインダクタ20は、ポリイミドなどで形成された再配線層6にフォトリソグラフィ技術を用いて高精度にパターン形成されるため、配線基板3にインダクタ20を形成する場合と比較して、高精度にインダクタ20を形成することができる。また、図8aに示すように、ICパッケージ2の再配線層6に形成された補助配線8の中途付近を切断し、その配線間隔を最適化することにより、再配線層6にキャパシタ21を形成してもよい。このように構成することにより、従来、配線基板3に実装していたチップコンデンサを実装する必要がなくなり、回路モジュール1,1a,1b,1c,1dの小型化を図ることができる。また、このキャパシタ21は、ポリイミドなどで形成された再配線層6にフォトリソグラフィ技術を用いて高精度にパターン形成されるため、配線基板3にキャパシタ21を形成する場合と比較して、高精度にキャパシタ21を形成することができる。また、図8bに示すように、補助配線8の配線を、くし型構造IDT構造に形成してもよい。このようにすることで、対向する電極の面積を大きくすることができ、再配線層6に、容量の大きなキャパシタ21を高精度に形成することができる。また、図8cに示すように、補助配線8を電極-絶縁体-電極構造のように多層化して、キャパシタ21を形成してもよい。このようにすることで、平面でキャパシタ21を形成する場合と比較して、再配線層6に大きな容量を有するキャパシタ21を高精度に形成することができる。"