入射光を光電変換する複数の画素領域と、前記画素領域同士の間に形成される、前記画素領域同士を分離する画素分離領域と、前記画素分離領域の受光面側の比較的幅の狭いライン部の、少なくとも一部において、前記画素領域に被らないように形成される遮光膜とを備える撮像素子。前記遮光膜は、前記ライン部の全てにおいて、前記画素領域に被らないように形成される請求項1に記載の撮像素子。前記遮光膜は、前記ライン部の前記遮光膜の方が、前記画素分離領域の比較的幅の広いクロス部の前記遮光膜よりも細くなるように形成される請求項1に記載の撮像素子。前記遮光膜は、前記ライン部の前記遮光膜の方が、前記画素分離領域の比較的幅の広いクロス部の前記遮光膜よりも低くなるように形成される請求項1に記載の撮像素子。前記遮光膜は、金属材料により形成される請求項1に記載の撮像素子。前記金属材料は、チタン、タングステン、タンタル、またはアルミニウムの内、少なくともいずれか1つを含む請求項5に記載の撮像素子。前記遮光膜は、バリアメタルと前記金属材料の積層構造を有する請求項5に記載の撮像素子。前記遮光膜は、黒色材料により形成される請求項1に記載の撮像素子。前記黒色材料は、カーボンブラック、低次酸化チタン、または酸化鉄の内、少なくともいずれか1つを含む請求項8に記載の撮像素子。前記画素領域および前記画素分離領域の受光面側に形成される、絶縁性能を有する絶縁膜をさらに備え、前記遮光膜は、その表面が前記絶縁膜の表面よりも低くなるように形成される請求項1に記載の撮像素子。前記画素分離領域には、前記ライン部の少なくとも一部において、凹部が形成され、前記絶縁膜は、前記ライン部の少なくとも一部において、前記凹部にも形成され、前記遮光膜は、前記ライン部の少なくとも一部において、前記凹部に形成される前記絶縁膜の凹部に、前記遮光膜の表面が前記絶縁膜の表面よりも低くなるように形成される請求項10に記載の撮像素子。前記画素分離領域には、前記ライン部の少なくとも一部において、凹部が形成され、前記絶縁膜は、前記ライン部の少なくとも一部において、前記凹部に、前記絶縁膜内に空隙が形成されるように形成され、前記遮光膜は、前記絶縁膜の前記空隙内に形成される請求項10に記載の撮像素子。前記凹部は、奥側が入り口よりも広くなる形状に形成される請求項12に記載の撮像素子。前記絶縁膜は、酸化シリコン、窒化シリコン、若しくは酸窒化シリコンの内、少なくともいずれか1つを含む請求項10に記載の撮像素子。前記画素領域および前記画素分離領域の受光面側に形成される、固定電荷を有する固定電荷膜をさらに備え、前記絶縁膜は、前記固定電荷膜の受光面側に形成される請求項10に記載の撮像素子。前記固定電荷膜は、ハフニウム、ジルコニウム、アルミニウム、タンタル、チタン、イットリウム、またはランタノイドの内、少なくともいずれか1つを含む請求項15に記載の撮像素子。入射光を光電変換する複数の画素領域と、前記画素領域同士の間に形成される、前記画素領域同士を分離する画素分離領域と、前記画素分離領域の受光面側の比較的幅の狭いライン部の、少なくとも一部において、前記画素領域に被らないように形成される遮光膜とを有し、被写体を撮像して撮像画像データを生成する撮像素子と、前記撮像素子により得られる撮像画像データを画像処理する画像処理部と、前記画像処理部により画像処理された前記撮像画像データを記憶する記憶部とを備える撮像装置。撮像素子を製造する製造装置であって、入射光を光電変換する複数の画素領域同士の間に形成される、前記画素領域同士を分離する画素分離領域を加工して凹部を形成する画素分離領域加工部と、前記画素領域、および、前記画素分離領域加工部により加工された前記画素分離領域の受光面側に、絶縁性能を有する絶縁膜を形成する絶縁膜形成部と、前記絶縁膜形成部により形成された前記絶縁膜の受光面側に遮光膜を形成する遮光膜形成部と、前記遮光膜形成部により形成された前記遮光膜の、前記画素分離領域の比較的幅が狭いライン部の部分に対して、レジストを形成せずに前記エッチングを行う遮光膜加工部とを備える製造装置。前記絶縁膜形成部は、前記画素分離領域加工部により形成された前記凹部において、前記絶縁膜内部に空隙が形成されるように、前記絶縁膜を形成し、前記遮光膜形成部は、前記空隙に前記遮光膜が形成されるように、前記遮光膜を形成する請求項18に記載の製造装置。撮像素子を製造する製造装置の製造方法であって、画素分離領域加工部が、入射光を光電変換する複数の画素領域同士の間に形成される、前記画素領域同士を分離する画素分離領域を加工して凹部を形成し、絶縁膜形成部が、前記画素領域および前記画素分離領域の受光面側に、絶縁性能を有する絶縁膜を形成し、遮光膜形成部が、前記絶縁膜の受光面側に遮光膜を形成し、遮光膜加工部が、前記遮光膜の、前記画素分離領域の比較的幅が狭いライン部の部分に対して、レジストを形成せずにエッチングを行う製造方法。しかしながら、特許文献1乃至特許文献3に記載の方法の場合、突起状の遮光膜が画素間に残り、それが画素領域の一部を覆い、画素の受光感度を低減させる恐れがあった。本開示は、このような状況に鑑みてなされたものであり、受光感度の低減を抑制しながら、混色の発生を抑制することを目的とする。本開示の一側面は、入射光を光電変換する複数の画素領域と、前記画素領域同士の間に形成される、前記画素領域同士を分離する画素分離領域と、前記画素分離領域の受光面側の比較的幅の狭いライン部の、少なくとも一部において、前記画素領域に被らないように形成される遮光膜とを備える撮像素子である。前記遮光膜は、前記ライン部の全てにおいて、前記画素領域に被らないように形成されるようにすることができる。前記遮光膜は、前記ライン部の前記遮光膜の方が、前記画素分離領域の比較的幅の広いクロス部の前記遮光膜よりも細くなるように形成されるようにすることができる。前記遮光膜は、前記ライン部の前記遮光膜の方が、前記画素分離領域の比較的幅の広いクロス部の前記遮光膜よりも低くなるように形成されるようにすることができる。前記遮光膜は、金属材料により形成されるようにすることができる。前記金属材料は、チタン、タングステン、タンタル、またはアルミニウムの内、少なくともいずれか1つを含むことができる。前記遮光膜は、バリアメタルと前記金属材料の積層構造を有することができる。前記遮光膜は、黒色材料により形成されるようにすることができる。前記黒色材料は、カーボンブラック、低次酸化チタン、または酸化鉄の内、少なくともいずれか1つを含むことができる。前記画素領域および前記画素分離領域の受光面側に形成される、絶縁性能を有する絶縁膜をさらに備え、前記遮光膜は、その表面が前記絶縁膜の表面よりも低くなるように形成されるようにすることができる。前記画素分離領域には、前記ライン部の少なくとも一部において、凹部が形成され、前記絶縁膜は、前記ライン部の少なくとも一部において、前記凹部にも形成され、前記遮光膜は、前記ライン部の少なくとも一部において、前記凹部に形成される前記絶縁膜の凹部に、前記遮光膜の表面が前記絶縁膜の表面よりも低くなるように形成されるようにすることができる。前記画素分離領域には、前記ライン部の少なくとも一部において、凹部が形成され、前記絶縁膜は、前記ライン部の少なくとも一部において、前記凹部に、前記絶縁膜内に空隙が形成されるように形成され、前記遮光膜は、前記絶縁膜の前記空隙内に形成されるようにすることができる。前記凹部は、奥側が入り口よりも広くなる形状に形成されるようにすることができる。前記絶縁膜は、酸化シリコン、窒化シリコン、若しくは酸窒化シリコンの内、少なくともいずれか1つを含むことができる。前記画素領域および前記画素分離領域の受光面側に形成される、固定電荷を有する固定電荷膜をさらに備え、前記絶縁膜は、前記固定電荷膜の受光面側に形成されるようにすることができる。前記固定電荷膜は、ハフニウム、ジルコニウム、アルミニウム、タンタル、チタン、イットリウム、またはランタノイドの内、少なくともいずれか1つを含むことができる。本開示の他の側面は、入射光を光電変換する複数の画素領域と、前記画素領域同士の間に形成される、前記画素領域同士を分離する画素分離領域と、前記画素分離領域の受光面側の比較的幅の狭いライン部の、少なくとも一部において、前記画素領域に被らないように形成される遮光膜とを有し、被写体を撮像して撮像画像データを生成する撮像素子と、前記撮像素子により得られる撮像画像データを画像処理する画像処理部と、前記画像処理部により画像処理された前記撮像画像データを記憶する記憶部とを備える撮像装置である。本開示のさらに他の側面は、撮像素子を製造する製造装置であって、入射光を光電変換する複数の画素領域同士の間に形成される、前記画素領域同士を分離する画素分離領域を加工して凹部を形成する画素分離領域加工部と、前記画素領域、および、前記画素分離領域加工部により加工された前記画素分離領域の受光面側に、絶縁性能を有する絶縁膜を形成する絶縁膜形成部と、前記絶縁膜形成部により形成された前記絶縁膜の受光面側に遮光膜を形成する遮光膜形成部と、前記遮光膜形成部により形成された前記遮光膜の、前記画素分離領域の比較的幅が狭いライン部の部分に対して、レジストを形成せずに前記エッチングを行う遮光膜加工部とを備える製造装置である。前記絶縁膜形成部は、前記画素分離領域加工部により形成された前記凹部において、前記絶縁膜内部に空隙が形成されるように、前記絶縁膜を形成し、前記遮光膜形成部は、前記空隙に前記遮光膜が形成されるように、前記遮光膜を形成することができる。本開示のさらに他の側面は、また、撮像素子を製造する製造装置の製造方法であって、画素分離領域加工部が、入射光を光電変換する複数の画素領域同士の間に形成される、前記画素領域同士を分離する画素分離領域を加工して凹部を形成し、絶縁膜形成部が、前記画素領域および前記画素分離領域の受光面側に、絶縁性能を有する絶縁膜を形成し、遮光膜形成部が、前記絶縁膜の受光面側に遮光膜を形成し、遮光膜加工部が、前記遮光膜の、前記画素分離領域の比較的幅が狭いライン部の部分に対して、レジストを形成せずにエッチングを行う製造方法である。本開示の一側面においては、入射光を光電変換する複数の画素領域と、画素領域同士の間に形成される、画素領域同士を分離する画素分離領域と、画素分離領域の受光面側の比較的幅の狭いライン部の、少なくとも一部において、画素領域に被らないように形成される遮光膜とが設けられる。本開示の他の側面においては、入射光を光電変換する複数の画素領域と、画素領域同士の間に形成される、画素領域同士を分離する画素分離領域と、画素分離領域の受光面側の比較的幅の狭いライン部の、少なくとも一部において、画素領域に被らないように形成される遮光膜とが撮像素子に設けられ、被写体が撮像されて撮像画像データが生成され、撮像素子により得られる撮像画像データが画像処理され、画像処理部により画像処理された撮像画像データが記憶される。本開示のさらに他の側面においては、入射光を光電変換する複数の画素領域同士の間に形成される、画素領域同士を分離する画素分離領域が加工されて凹部が形成され、画素領域および画素分離領域の受光面側に、絶縁性能を有する絶縁膜が形成され、絶縁膜の受光面側に遮光膜が形成され、遮光膜の、画素分離領域の比較的幅が狭いライン部の部分に対して、レジストを形成せずにエッチングが行われる。本開示によれば、画素に入射した光を光電変換し、電気信号として出力することができる。特に、感度の低減を抑制しながら、混色の発生を抑制することができる。以下、本技術を実施するための形態以下実施の形態とするについて説明する。なお、説明は以下の順序で行う。1.第1の実施の形態撮像素子製造装置製造方法2.第2の実施の形態撮像素子製造装置製造方法3.第3の実施の形態撮像素子製造装置製造方法4.第4の実施の形態撮像装置<1.第1の実施の形態>[従来の裏面照射CMOSセンサ受光部の構成]図1は、従来の裏面照射CMOSセンサ受光部の主な構成例を示す断面図である。図1に示される裏面照射CMOSComplementaryMetalOxideSemiconductorセンサ受光部10の場合、受光部内部に遮光膜が形成されている。ただし、フォトダイオードの上には、例えばハフニウム酸化膜HfO2等の反射防止膜が形成されており、遮光膜は、そのハフニウム酸化膜HfO2との反応を抑制するための絶縁膜であるシリコン酸化膜SiO2膜の上に形成される。図1に示されるように、受光部には、その遮光膜の上から平坦化膜が積層されて上面が平坦化された後、さらに、その上に、カラーフィルタおよびオンチップレンズが形成される。このような構造の受光部の場合、図1に示されるように、遮光膜とフォトダイオードとの間に隙間が生じる。つまり、このような構造の遮光膜では、その遮光膜下の隙間を光が通過する可能性があり、十分な遮光性能混色抑制効果が得られない可能性があった。そこで、その対策として、画素分離領域のSiをエッチングし、遮光膜を埋め込む技術が提案された。[画素領域と画素分離領域]ここで、まず、画素領域と画素分離領域について説明する。図2は、画素領域および画素分離領域を説明する図である。図2は、受光部のフォトダイオードを光入射面側から見た図である。フォトダイオード等の受光素子が形成される画素領域の間には画素分離領域が形成される。図2の例の場合、画素領域21乃至画素領域24が形成され、それらを互いに区切るように画素分離領域30が形成される。なお、以下において、画素領域21乃至画素領域24を互いに区別して説明する必要が無い場合、画素領域20と称する。詳細については後述するが、画素分離領域30は、例えば、N型半導体基板にイオン注入されて形成される領域P型層である。図2に示されるように、画素分離領域30は、画素間分離クロス部31および画素間分離ライン部32よりなる。画素間分離クロス部31は、向かい合う3つ以上の画素領域20の間を区切る領域である。図2の例の場合、画素間分離クロス部31によって、画素領域21乃至画素領域24が区切られている。換言するに、画素間分離クロス部31は、所定の方向に延在する画素分離領域の、他の方向に延在する画素分離領域と交差する部分である。一般的に、画素領域20は、所定の規則に従って、平面状に配列される。図2の例の場合、画素領域20は、アレイ状に配置されている。つまり、この場合、各画素領域20同士を区切る画素分離領域30は、図中上下方向と左右方向に延びるように形成される。つまり、一般的に、画素分離領域30は、複数方向に延びるように形成される。画素間分離クロス部31は、このように互いに異なる方向に延在する画素分離領域が交差する部分である。また、一般的に、画素間分離クロス部31は、その最大幅が、画素間分離ライン部32より広くなるように形成される。図2の例の場合、画素間分離クロス部31の最大幅は、例えば画素領域21と画素領域24との間の距離となる。画素間分離ライン部32の最大幅は、例えば、画素領域21と画素領域22との間の距離となる。画素間分離ライン部32は、向かい合う2つの画素領域20の間を区切る領域である。図2の例の場合、画素間分離ライン部32-1によって、画素領域21と画素領域24とが区切られている。また、画素間分離ライン部32-2によって、画素領域21と画素領域23とが区切られている。さらに、画素間分離ライン部32-3によって、画素領域22と画素領域24とが区切られている。また、画素間分離ライン部32-4によって、画素領域23と画素領域24とが区切られている。換言するに、画素間分離ライン部32は、所定の方向に延在する画素分離領域の、他の方向に延在する画素分離領域と交差していない部分である。なお、一般的に、画素間分離ライン部32は、その最大幅が画素間分離クロス部31より狭い。つまり、画素間分離ライン部32は、画素分離領域30の幅が狭い画素領域20同士が近い部分でもある。[埋め込み型遮光膜]次に、埋め込み型の遮光膜について説明する。図3は、遮光膜生成の様子の例を説明するための、受光部の積層方向の構成を示す断面図である。図3Aは、画素領域20と画素間分離ライン部32の構成を示している。図3Bは、画素領域20と画素間分離クロス部31の構成を示している。シリコンSi層には、各画素の受光素子光電変換素子としてフォトダイオード51が形成され、さらに、そのフォトダイオード51間を区切るように画素分離層P型層56が形成される。埋め込み型の遮光膜を形成する場合、まず、この画素分離層56をRIEReactiveIonEtching反応性イオンエッチングにより加工し、積層方向の図中上から下に向かって掘り下げる。次に、固定電荷を有する固定電荷膜52を成膜する。例えば、酸化ハフニウムHfO2を、成膜する。この酸化ハフニウムは、反射防止膜も兼ねる。次に、絶縁性能を有する絶縁膜53を成膜する。例えば、酸化シリコンSiO2を成膜する。次に、遮光性の高い遮光膜54を形成する。遮光膜54の成膜方法としては、例えば、被覆性の優れたALDAtomicLayerDeposition、または、CVDChemicalVaporDeposition法がある。その後、画素分離領域30の遮光膜54の積層方向上側、及び、OPBOpticalBlack領域にレジスト55を形成する。図4は、図3に続く、遮光膜生成の様子の例を説明するための、受光部の積層方向の構成を示す断面図である。図4Aは、画素領域20と画素間分離ライン部32の構成を示している。図4Bは、画素領域20と画素間分離クロス部31の構成を示している。レジスト55形成後、RIEで遮光膜54をエッチングする。このようにすることにより、遮光膜54は、画素領域20の部分が除去され、画素分離領域30画素間分離クロス部31および画素間分離ライン部32の部分のみが残される。その後、レジスト55が除去され、平坦化膜、カラーフィルタ、集光レンズ等が形成される。このような技術の場合、図4Aや図4Bに示されるように、絶縁膜53よりも積層方向に上の位置に遮光膜54が残される。この突起状に残された遮光膜54以下、凸部とも称するが、図5に示される例のように、画素領域20の一部を覆い、画素領域20の受光感度を低減させる恐れがあった。特に、画素間分離ライン部32は、上述したように、画素間が狭くなった細い領域であるため、この遮光膜54の凸部が画素領域20にはみ出してしまう被る可能性が高い。この細い領域においても遮光膜54の凸部が画素領域20にはみ出さない被らないようにする方法として、レジスト55を細くして凸部を細くする方法が考えられるが、その場合、製造工程においてレジスト55の位置合わせが困難になる恐れがあった。レジスト55が正確に画素間分離ライン部32上に形成されないと、エッチングにより画素間分離ライン部32の遮光膜54本来残すべき部分まで除去されたり、画素領域20の遮光膜54本来除去すべき部分が残されたりする恐れがあった。そのため、現実的には、レジスト55の幅を、画素間分離ライン部32の幅よりも太くする必要があり、そのため、図5に示されるように、遮光膜54が画素領域20に被ってしまい、感度の低下を招いていた。[埋め込み型遮光膜2]このような画素領域20の感度の低減を抑制するために、遮光膜54の凸部遮光膜54の表面積を可能な限り小さくし、画素領域20の、遮光膜54が被る部分をできるだけ少なくすることが望ましい。特に、上述したように画素間分離ライン部32は狭く、遮光膜54の凸部が画素領域20に被る可能性が高いので、この画素間分離ライン部32における遮光膜54の表面積をできるだけ小さくすることが望ましい。そこで、画素間分離ライン部32においては、遮光膜54の凸部が生じないように加工し、画素間分離クロス部31のみ遮光膜54の凸部を形成するようにする。このようにすることにより、画素間分離ライン部32において遮光膜54が画素領域20に被るのを抑制することができ、その結果、感度の低減を抑制しながら、画素間の遮光を実現し、混色の発生を抑制することができる。より具体的に説明する。図6は、本技術を適用した遮光膜の構造の例を説明する断面図である。図6に示されるように、レジスト形成を画素間分離クロス部31のみ行い、画素間分離ライン部32は、レジスト55を形成せずにRIEを行うようにする。このように遮光膜54をエッチングすると、画素間分離ライン部32の遮光膜54が絶縁膜53酸化膜より後退した形窪んだ形状で画素間分離領域に残る。つまり、遮光膜54の表面図6A中上側のが、周囲の絶縁膜53の表面図6A中上側よりも低くなる。つまり、画素間分離ライン部32において、遮光部54は、絶縁膜53内部のみに形成され、絶縁膜53の上側に形成されなくなるすなわち、上述した遮光膜54の凸部が形成されない。したがって、図7に示されるように、幅が狭い画素間分離ライン部32においても、画素領域20に被らないように遮光膜54を形成することができる。その結果、感度の低減を抑制しながら、画素間の遮光を実現し、混色の発生を抑制することができる。なお、画素間分離クロス部31の幅は、図6Bに示されるように十分広く、レジスト55を形成してエッチングを行っても、図7に示されるように、遮光膜54が画素領域20に被らないようにすることは、現実的に可能である。そこで、少しでも遮光性を向上させるために、画素間分離クロス部31については、レジスト55を形成してエッチングを行い、遮光膜54の凸部が形成されるようにするのが望ましい。もちろん、その凸部が画素領域20に被らないように形成するのが望ましい。なお、画素間分離クロス部31の一部または全部において、画素間分離ライン部32の場合と同様に、レジスト55を形成せずに遮光膜54のエッチングを行うようにしてももちろんよい。つまり、本技術は、相対的に細い画素間分離ライン部32における遮光膜54の加工に関するものであり、画素間分離クロス部31の遮光膜54の加工方法については任意である。なお、実際には、本技術を適用し、このように遮光膜54を成膜したとしても、エッチングの精度上、画素間分離ライン部32における遮光膜54の凸部を完全になくすことができるとは限らない。例えば、上述したようにレジスト55を形成せずにエッチングを行ったとしても、画素間分離ライン部32の一部または全部において遮光膜54の凸部が形成される可能性がある。したがって、本技術を適用したとしても、画素間分離ライン部32において、遮光膜54の凸部が画素領域20に被る可能性が全くないとは言えない。しかしながら、本技術を適用することにより、少なくとも、相対的に細い画素間分離ライン部32における遮光膜54の凸部は、画素分離領域30の相対的に広い部分である画素間分離クロス部31における遮光膜54の凸部よりも細く形成される。また、より具体的には、画素間分離ライン部32の少なくとも一部において、遮光膜54の凸部が画素領域20に被らなくなる。したがって、本技術を適用することにより、感度の低減を抑制することができる。もちろん、画素間分離ライン部32における遮光膜54の凸部がより小さく細く形成され、画素領域20により被らないようにするのが望ましく、遮光膜54の凸部が画素領域20に完全に被らないようにするのが理想的である。なお、一般的には、本技術を適用することにより、レジスト55を形成してエッチングを行う画素間分離クロス部31における遮光膜54よりも、レジスト55を形成せずにエッチングを行う画素間分離ライン部32における遮光膜54の方が低くなるという特徴も有する。また、この埋め込み型の遮光膜54を加工する際に、OPB領域にも遮光膜54を残すことで、画素間遮光膜とOPB遮光膜を同時に形成することができ、工程数を削減することができる。したがって製造コストを低減させることができる。[製造装置]図8は、本技術を適用した製造装置の主な構成例を示すブロック図である。図8に示される製造装置100は、本技術を適用した撮像素子を製造する装置であり、上述したように遮光膜54の成膜を行う。製造装置100は、制御部101および製造部102を有する。制御部101は、例えば、CPUCentralProcessingUnit、ROMReadOnlyMemory、およびRAMRandomAccessMemory等を有し、製造部102の各部を制御し、撮像素子の製造に関する制御処理を行う。例えば、制御部101のCPUは、ROMに記憶されているプログラムに従って各種の処理を実行する。また、そのCPUは、記憶部133からRAMにロードされたプログラムに従って各種の処理を実行する。RAMにはまた、CPUが各種の処理を実行するにあたって必要なデータなども適宜記憶される。製造部102は、制御部101に制御されて、本技術を適用した撮像素子の製造に関する処理を行う。製造部102は、不純物領域形成部111、画素分離領域形成部112、配線層形成部113、基板除去部114、画素分離領域加工部115、固定電荷膜形成部116、絶縁膜形成部117、遮光膜形成部118、遮光膜加工部119、平坦化膜形成部120、フィルタ形成部121、および集光レンズ形成部122を有する。これらの不純物領域形成部111乃至集光レンズ形成部122は、制御部101に制御され、後述するように、撮像素子を製造する各工程の処理を行う。製造装置100は、入力部131、出力部132、記憶部133、通信部134、およびドライブ135を有する。入力部131は、キーボード、マウス、タッチパネル、および外部入力端子などよりなり、ユーザ指示や外部からの情報の入力を受け付け、制御部101に供給する。出力部132は、CRTCathodeRayTubeディスプレイやLCDLiquidCrystalDisplay等のディスプレイ、スピーカ、並びに外部出力端子などよりなり、制御部101から供給される各種情報を画像、音声、若しくは、アナログ信号やデジタルデータとして出力する。記憶部133は、フラッシュメモリ等SSDSolidStateDriveやハードディスクなどよりなり、制御部101から供給される情報を記憶したり、制御部101からの要求に従って、記憶している情報を読み出して供給したりする。通信部134は、例えば、有線LANLocalAreaNetworkや無線LANのインタフェースやモデムなどよりなり、インターネットを含むネットワークを介して、外部の装置との通信処理を行う。例えば、通信部134は、制御部101から供給される情報を通信相手に送信したり、通信相手から受信した情報を制御部101に供給したりする。ドライブ135は、必要に応じて制御部101に接続される。そして、磁気ディスク、光ディスク、光磁気ディスク、或いは半導体メモリなどのリムーバブルメディア141がそのドライブ135に適宜装着される。そして、そのドライブ135を介してリムーバブルメディア141から読み出されたコンピュータプログラムが、必要に応じて記憶部133にインストールされる。[製造処理の流れ]図9のフローチャートを参照して、製造処理の流れの例を説明する。なお、適宜、図10乃至図12を参照して説明する。図10乃至図12は、製造処理の各工程の様子を説明する図である。製造処理が開始されると、ステップS101において、不純物領域形成部111は、制御部101に制御されて、外部より供給されたN型半導体基板に画素領域20を形成する。より具体的に説明すると、不純物領域形成部111は、N型半導体基板の表面側に、レジストを塗布し、マスクとリソグラフィ技術を用いてレジスト開口領域を形成する。その後、不純物領域形成部111は、イオン注入を行い、N型不順物領域を形成する。このN型不純物領域がフォトダイオード光電変換素子となる。このN型不純物領域が形成される領域が画素領域20となる。画素領域20の形成は、有効画素領域、OPB領域、およびダミー画素領域の全てにおいて行われる。イオン注入が終了すると、アッシングによりレジストが剥離される。ステップS102において、画素分離領域形成部112は、制御部101に制御されて、N型半導体基板に画素分離領域30を形成する。より具体的に説明すると、画素分離領域形成部112は、N型半導体基板の表面側に、レジストを塗布し、マスクとリソグラフィ技術を用いて画素領域20の間にレジスト開口領域を形成する。その後、イオン注入を行い、その画素領域20の間に画素分離層56を形成する。この画素分離層56が形成される領域が画素分離領域30である。ここで、画素分離領域幅は、画素領域20の面積を拡大するために極力狭くすることが望ましい。一般的には、レジスト開口幅はレジスト膜厚によって限界値が設定される。そのため、イオン注入のエネルギーに合わせて、最適なレジスト膜厚と開口幅が設定されるようにすることが望ましい。イオン注入が終了すると、アッシングによりレジストが剥離される。ステップS103において、配線層形成部113は、制御部101に制御されて、銅やアルミニウム等の金属を用いた多層配線を含む配線層を形成する。ステップS104において、基板除去部114は、制御部101に制御されて、N型半導体基板の裏面側の不要な部分を例えばCMPChemicalandMechanicalPolishing等により研磨することで除去する。ステップS105において、画素分離領域加工部115は、制御部101に制御されて、N型半導体基板の裏面側にレジストを塗布し、マスクとリソグラフィ技術を用いて画素分離領域30にレジスト開口領域を形成する。その後、画素分離領域加工部115は、制御部101に制御されて、RIEにより画素分離領域30のN型半導体基板を加工し、画素分離層56を裏面側受光面側から掘り下げ、穴凹部を形成する。この凹部の深さは任意である。凹部の形成が終了すると、アッシングによりレジストが剥離される。ステップS106において、固定電荷膜形成部116は、制御部101に制御されて、例えば図10Aや図10Bに示されるように、画素分離領域が加工されたN型半導体基板の裏面側受光面側全体に、固定電荷を有する固定電荷膜52を形成する。つまり、画素領域20および画素分離領域30の両方に固定電荷膜52が積層される。この固定電荷膜52の形成方法は、実現可能である限り任意である。例えば、固定電荷膜形成部116が、CVD法やALD法を用いて固定電荷膜52を形成するようにしても良い。図10は、遮光膜の形成の様子の例を説明する図である。図10Aは、画素領域20と画素間分離ライン部32の構造の例を示しており、図10Bは、画素領域20と画素間分離クロス部31の構造を示している。固定電荷膜52の材料は、実現可能であれば任意であるが、例えば酸化ハフニウムHfO2であってもよい。また、ジルコニウム、アルミニウム、タンタル、チタン、イットリウム、またはランタノイド等の元素を含む化合物であってもよい。この固定電荷膜52は、反射防止膜も兼ねる。固定電荷膜52の膜厚は、任意であるが、例えば40nm乃至70nmが望ましい。図10に示されるように、固定電荷膜52は、画素分離領域30画素間分離クロス部31および画素間分離ライン部32のいずれもに形成される凹部にも形成される。ステップS107において、絶縁膜形成部117は、制御部101に制御されて、例えば図11Aや図11Bに示されるように、半導体基板の裏面側受光面側全体に固定電荷膜52の上から、絶縁膜53を形成する。つまり、画素領域20および画素分離領域30の両方に絶縁膜53が積層される。この絶縁膜53の形成方法は、実現可能である限り任意である。例えば、絶縁膜形成部117が、CVD法やALD法を用いて絶縁膜53を形成するようにしても良い。図11は、遮光膜の形成の様子の例を説明する図である。図11Aは、画素領域20と画素間分離ライン部32の構造の例を示しており、図11Bは、画素領域20と画素間分離クロス部31の構造を示している。絶縁膜53の材料は、実現可能であれば任意の材料により形成するようにしてもよいが、例えば、酸化シリコンSiO2、窒化シリコン、若しくは、酸窒化シリコンであってもよい。なお、絶縁膜53の膜厚は、任意である。ただし、図11に示されるように、絶縁膜53は、画素分離領域30画素間分離クロス部31および画素間分離ライン部32のいずれもに形成される凹部にも形成される。そして、絶縁膜53形成後も、画素分離領域30画素間分離クロス部31および画素間分離ライン部32のいずれもの裏面側に凹部が形成される。ステップS108において、遮光膜形成部118は、制御部101に制御されて、例えば図11Aや図11Bに示されるように、半導体基板の裏面側受光面側全体に絶縁膜53の上から、遮光膜54を形成する。つまり、画素領域20および画素分離領域30の両方に遮光膜54が積層される。この遮光膜54の形成方法は、実現可能である限り任意である。例えば、遮光膜形成部118が、MOCVDMetalOrganicChemicalVaporDeposition法やALD法を用いて遮光膜54を形成するようにしても良い。遮光膜54の材料は、実現可能であれば任意であるが、例えば、金属材料としてもよい。その金属材料は、例えば、チタン、タングステン、タンタル、若しくはアルミニウム等を含むものであってもよい。また、遮光膜54を、この金属材料とバリアメタルとの積層構造としてもよい。そのバリアメタルは、例えば、窒化チタンTiN、タンタルTa、若しくは窒化タンタルTaN等を含むものであってもよい。遮光膜54の膜厚は任意である。例えば、バリアメタルの膜厚は、5nm乃至40nmが望ましい。タングステンの膜厚は、遮光性や埋め込み形状によって最適な膜厚が異なる。さらに、遮光膜54の材料を、黒色材料としてもよい。例えば、カーボンブラック、低次酸化チタン、若しくは酸化鉄を含むものであってもよい。図11に示されるように、遮光膜54は、画素分離領域30画素間分離クロス部31および画素間分離ライン部32のいずれもに形成される凹部にも形成される。遮光膜54は、図11に示されるように、この凹部が埋められ、絶縁膜53表面裏面側全体に成膜される。したがって、基本的には、遮光膜54成膜後、上述した凹部は形成されなくなるが、実際において、多少の窪みが形成されても遮光膜54の表面が平面でなくても、その後の処理に影響ない程度であれば構わない。ステップS109において、遮光膜加工部119は、制御部101に制御されて、例えば、図12に示されるように、有効画素領域の画素分離領域30の、幅が比較的広い画素間分離クロス部31にのみ、レジスト55を形成する図12B。つまり、遮光膜加工部119は、画素分離領域30の、幅が比較的狭い画素間分離ライン部32には、レジスト55を形成しない図12A。なお、遮光膜加工部119は、有効画素領域の画素間分離クロス部31だけでなく、OPB領域にもレジスト55を形成する。図12は、遮光膜の形成の様子の例を説明する図である。図12Aは、画素領域20と画素間分離ライン部32の構造の例を示しており、図12Bは、画素領域20と画素間分離クロス部31の構造を示している。より具体的に説明すると、遮光膜加工部119は、遮光膜54の表面裏面側に、レジスト55を塗布し、マスクとリソグラフィ技術を用いてパターニングを行い、OPB領域及び画素間分離クロス部31にのみそのレジスト55を残すようにする。ステップS110において、遮光膜加工部119は、制御部101に制御されて、RIEにより遮光膜54をエッチングする。このようにすることにより、レジスト55が形成されていない部分の遮光膜54が除去される図6。なお、エッチングは、絶縁膜53により止められるので、図6Aに示されるように、レジスト55が形成されなかった画素間分離ライン部32の遮光膜54は、その表面が、絶縁膜53の表面より多少後退した低くなった程度までエッチングされる。ただし、その辺りで絶縁膜53によってエッチングが止められるので、遮光膜54の、絶縁膜53の凹部内に形成されるほとんどの部分は除去されずに残る。したがって、遮光膜54による混色発生の抑制効果は略維持される。エッチングが終了すると、ステップS111において、遮光膜加工部119は、制御部101に制御されて、アッシングによりレジスト55を除去する。ステップS112において、平坦化膜形成部120は、制御部101に制御されて、半導体基板の裏面側にエッチングされた遮光膜54の上から平坦化膜を形成する。ステップS113において、フィルタ形成部121は、制御部101に制御されて、半導体基板の裏面側に平坦化膜の上から、所定の波長の光を透過するフィルタ例えばカラーフィルタを形成する。ステップS114において、集光レンズ形成部122は、制御部101に制御されて、半導体基板の裏面側に平坦化膜の上から入射される光をフォトダイオードに集光させる集光レンズを形成する。以上のようにして撮像素子を製造すると、製造部102集光レンズ形成部122は、製造した撮像素子を外部に供給し、製造処理を終了する。以上のようにして、例えば、以下の図13に示されるような裏面照射CMOSセンサ受光部200が製造される。なお、上述した工程順は、矛盾が生じない限り、任意で設定可能である。[裏面照射CMOSセンサ受光部]図13は、本技術を適用した裏面照射CMOSセンサ受光部の主な構成例を示す断面図である。図13に示される裏面照射CMOSセンサ受光部200は、製造装置100により製造された撮像素子の一部の積層構造の様子を模式的に示したものである。図13において、図中下側が表面側であり、上側が裏面側である。この上側裏面側が光が入射する受光面であり、フォトダイオード51は、この受光面から入射される入射光を光電変換する。図13に示されるように、フォトダイオード51、画素分離層56、埋め込み型の遮光膜54等が形成される半導体基板の表面側には、配線211が形成される配線層210が形成される。また、遮光膜54および絶縁膜53の裏面側には、平坦化膜221、カラーフィルタ222、および集光レンズ223が積層される。図13においては画素分離領域30として画素間分離ライン部32が示されているが、この図に示されるように、遮光膜54は、画素間分離ライン部32に形成される半導体基板の凹部に埋め込まれるように形成され、さらに、その表面が、絶縁膜53より低い位置になるように形成される。つまり、絶縁膜53の図中上側に遮光部54の凸部が形成されていない。したがって、遮光膜54が画素領域20フォトダイオード51に被ることを抑制することができるので、裏面照射CMOSセンサ受光部200撮像素子は、感度の低減を抑制しながら、画素間の遮光を実現し、混色の発生を抑制することができる。つまり、製造装置100は、上述したように製造処理を行うことにより、特別に複雑な工程を必要とせずに、感度の低減を抑制しながら、画素間の遮光を実現し、混色の発生を抑制することができる撮像素子を容易に製造することができる。<2.第2の実施の形態>[ボイド形成]なお、画素間分離ライン部32における凹部の絶縁膜53にボイドVoid:空隙が形成されるように絶縁膜53を成膜し、遮光膜54をそのボイド内部に形成させても良い。そのような撮像素子を製造する場合も、製造装置100の構成は、図8と同様である。ただし、製造処理は、図14に示されるフローチャートのように実行される。[製造処理の流れ]図14のフローチャートを参照して、この場合の製造処理の流れの例を説明する。必要に応じて図15乃至図19を参照して説明する。この場合も、製造処理は、基本的に図9のフローチャートを参照して説明した場合と同様に実行される。したがって、ステップS201乃至ステップS206の各処理は、図9のステップS101乃至ステップS106の各処理と同様に実行される。ただし、ステップS207において、絶縁膜形成部117は、制御部101に制御されて、例えば図15Aに示されるように、比較的幅が狭い画素間分離ライン部32の凹部にボイド空隙が形成されるように、半導体基板の裏面側に固定電荷膜52の上から、絶縁膜53を形成する。絶縁膜形成部117は、この場合、絶縁膜53として、例えば、カバレッジの悪いCVD酸化膜を成膜する。より具体的には、絶縁膜形成部117は、例えば、TEOSテトラエトキシシランガスを使用したプラズマCVD法により、低温で高速にシリコン酸化膜絶縁膜53を成膜する。この場合、酸化膜厚は、任意であるが、例えば、画素間分離ライン部32において埋め込み可能で、且つ、画素間分離クロス部31において埋め込まれないような膜厚を選択するようにしてもよい。このように、カバレッジの悪い酸化膜を使用することで、図15Aに示されるように、画素間分離ライン部32の絶縁膜53にはボイド301が形成される中空構造となる。なお、図15Bに示されるように、比較的幅が広い画素間分離クロス部31においては、その幅が広いことからボイド301は形成されない。ステップS208において、遮光膜形成部118は、制御部101に制御されて、ステップS108の場合と同様に、半導体基板の裏面側に絶縁膜53の上から、遮光膜54を形成する。ただし、遮光膜形成部118は、ボイド内部にも遮光膜が形成されるように遮光膜54を成膜する。上述したように、画素間分離ライン部32の絶縁膜53には、内部にボイド301が形成され、その表面に多少の凹凸があっても構わないが、凹部は基本的に存在しない。したがって、遮光膜54は、図16Aに示されるように、絶縁膜53の表面に積層される。ただし、図16Bに示されるように、画素間分離クロス部31には、凹部が存在し、この凹部は、画素間分離ライン部32のボイド301に繋がっている。したがって、遮光膜54の成膜ガスは、画素間分離クロス部31の凹部から画素間分離ライン部32のボイド301に侵入する。したがって、遮光膜形成部118は、基本的に第1の実施の形態のステップS108の場合と同様に成膜処理を行うことにより、図16Aに示されるように、遮光膜54を、ボイド301内部に形成することができる。遮光膜54の材料は、第1の実施の形態の場合と同様である。ステップS209乃至ステップS214の各処理は、ステップS109乃至ステップS114の各処理と同様に実行される。したがって、例えば、ステップS209において、図17Aおよび図17Bに示されるように、遮光膜加工部119は、有効画素領域の画素分離領域30の画素間分離クロス部31とOPB領域のみ、レジスト55を形成し、有効画素領域の画素分離領域30の画素間分離ライン部32にレジスト55を形成しない。遮光膜加工部119は、ステップS211において、この状態で遮光膜54をエッチングする。このエッチングは、絶縁膜53により止められるので、図18Aに示されるように、ボイド301内部に形成される遮光膜54は、絶縁膜53により保護されることになるエッチングされない。第1の実施の形態において説明した図6の例の場合、画素間分離ライン部32の遮光膜54は、表面が露出しているので、エッチングにより多少後退する絶縁膜53の表面より低くなる。実際のプロセスにおいては、この後退量にバラつきが生じる可能性があり、プロセスの精度によっては、全画素において安定した性能遮光性能や感度を得ることが困難になる可能性もある。これに対して、本実施の形態の場合、画素間分離ライン部32の遮光膜54は、上述したように画素間分離ライン部32の遮光膜54が絶縁膜53により保護されてエッチングされないので、安定した性能を得ることができる画素間の性能のバラツキを抑制することができる。以上のようにして撮像素子を製造すると、製造部102集光レンズ形成部122は、製造した撮像素子を外部に供給し、製造処理を終了する。なお、上述した工程順は、矛盾が生じない限り、任意で設定可能である。本実施の形態の場合、以上のようにして製造される撮像素子においては、図19に示されるように、画素間分離ライン部32の遮光膜54が絶縁膜53の内部に形成され図中斜線部分、その表面に露出しない。したがって、第1の実施の形態の場合と同様に、画素間分離ライン部32の遮光膜54は、画素領域20に被らない。つまり、製造装置100は、上述したように製造処理を行うことにより、特別に複雑な工程を必要とせずに、感度の低減を抑制しながら、画素間の遮光を実現し、混色の発生を抑制することができる、より安定的な性能の撮像素子を容易に製造することができる。[裏面照射CMOSセンサ受光部]図20は、本技術を適用した裏面照射CMOSセンサ受光部の主な構成例を示す断面図である。図20に示される裏面照射CMOSセンサ受光部400は、基本的に図13に示される裏面照射CMOSセンサ受光部200と同様の構成を有するが、裏面照射CMOSセンサ受光部200の場合と異なり、画素間分離ライン部32の絶縁膜53にボイド301が形成され、そのボイド301内部に遮光膜54が形成される。つまり、裏面照射CMOSセンサ受光部400撮像素子は、バラつきの少ない遮光膜54を有する。その結果、裏面照射CMOSセンサ受光部400撮像素子は、感度の低減を抑制しながら、画素間の遮光を実現し、混色の発生を抑制することができるとともに、より安定的な遮光性能や感度を得ることができる。なお、実際のプロセスの精度によっては、絶縁膜53のボイド301が、画素間分離ライン部32全体に形成されない可能性がないとは言えない。しかしながら、上述したように、遮光膜54をボイド301内部に形成することにより、より安定的な性能を得ることができることは変わりないので、画素間分離ライン部32の少なくとも一部にでもボイド301が形成され、その内部に遮光膜54が形成されるようにすればよい。もちろん、このボイド301が形成される範囲がより広いほど、より安定的な性能を得ることができる。また、ボイド301内部に形成される遮光膜54は、十分な遮光性能が得られる限り、その膜圧は任意である。すなわち、ボイド301内部に形成される遮光膜54にもボイドが形成されても良い遮光膜54が中空構造を有していても良い。今後、微細化が進むにつれて、画素分離領域30のシリコンSiを加工し、遮光膜54を埋め込むことはより困難になる。本技術のボイド301を利用した遮光膜54の形成は、画素間分離クロス部31に遮光膜54を形成するスペースがあれば、ボイド301を介して画素間に遮光膜54を形成させることができる。つまり、本技術は、より微細な画素の裏面照射CMOSイメージセンサにおいて適用することにより、より大きな効果をえることができる。<3.第3の実施の形態>[シリコン加工]第2の実施の形態において説明したように、絶縁膜53のボイド301内部に遮光膜54を形成する場合、そのボイド301の形状が遮光膜54の性能に影響を及ぼす可能性がある。そこで、より安定したボイド形状を得るために、シリコンSi加工をボーイング形状樽状にしてもよい。図21は、遮光膜の形成の様子の例を説明する図である。図21の例の場合、画素分離領域30に形成される凹部は、入口が狭く、奥側が入り口よりも広くなる形状に形成されている。以下において、このような形状をボーイング形状と称する。図21Aに示されるように、画素間分離ライン部32においても、図21Bに示されるように、画素間分離クロス部31においても、同様に、凹部がボーイング形状に形成される。図21Aに示されるように、ボイド301の形状は、基本的にその中央部が広く、上下端が細くなる。したがって、このような内部が広くなるボーイング形状の凹部の方が、図15のように略柱状に堀されられた凹部よりも、ボイド301が形成され易くなる。つまり、この撮像素子は、より安定した形状のボイド301を有することができる。すなわち、この撮像素子は、より安定した形状の遮光膜54を有することができ、感度の低減を抑制しながら、混色の発生を抑制することができる、より安定した性能を有することができる。この場合も、製造装置100の構成は、図8を参照して上述した場合と同様であるが、製造処理は、図22に示されるフローチャートのように実行される。ただし、この場合も、製造処理は、基本的に図14のフローチャートを参照して説明した場合と同様に実行される。つまり、ステップS301乃至ステップS304の各処理は、ステップS201乃至ステップS204の各処理と同様に実行される。ステップS305において、画素分離領域加工部115は、制御部101に制御されて、N型半導体基板の裏面側にレジストを塗布し、マスクとリソグラフィ技術を用いて画素分離領域30にレジスト開口領域を形成する。その後、画素分離領域加工部115は、制御部101に制御されて、RIEにより画素分離領域30のN型半導体基板を加工し、画素分離層56を裏面側から掘り下げ、穴凹部を形成する。その際、画素分離領域加工部115は、その凹部がボーイング形状になるように画素分離領域を加工する。なお、この凹部の深さは任意である。凹部の形成が終了すると、アッシングによりレジストが剥離される。ステップS306乃至ステップS314の各処理は、ステップS206乃至ステップS214の各処理と同様に実行される。以上のように製造処理を実行することにより、製造装置100は、画素分離領域30の凹部をボーイング形状に加工することができ、より安定したボイド形状を得ることができる。つまり、製造装置100は、より安定的な性能の遮光膜54を形成させることができる。したがって、製造装置100は、特別に複雑な工程を必要とせずに、感度の低減を抑制しながら、画素間の遮光を実現し、混色の発生を抑制することができる、より安定的な性能の撮像素子を容易に製造することができる。なお、凹部のボーイング形状は、図21Aの例に限らず、例えば、凹部の上部と下部が比較的細く、中部が比較的太くなるような形状であってもよい。また、画素間分離クロス部31の凹部は、図21Bに示されるように、画素間分離ライン部32と同様にボーイング形状に形成されてもよいし、図15Bの例のように、画素間分離ライン部32とは異なり、略柱状に形成されてもよい。さらに、画素間分離ライン部32の凹部は、必ずしも全ての部分でボーイング形状に形成されている必要はなく、少なくとも一部がボーイング形状に形成されていれば良い。なお、以上においては、裏面照射型のCMOSイメージセンサについて説明したが、本技術は、これに限らず適用することができる。例えば、表面照射型のイメージセンサにも適用することができる。<4.第4の実施の形態>[撮像装置]図23は、撮像装置の主な構成例を示すブロック図である。図23に示される撮像装置600は、被写体を撮像し、その被写体の画像を電気信号として出力する装置である。図23に示されるように撮像装置600は、光学部611、CMOSセンサ612、AD変換部613、AD変換器613、操作部614、制御部615、画像処理部616、表示部617、コーデック処理部618、および記録部619を有する。光学部611は、被写体までの焦点を調整し、焦点が合った位置からの光を集光するレンズ、露出を調整する絞り、および、撮像のタイミングを制御するシャッタ等よりなる。光学部611は、被写体からの光入射光を透過し、CMOSセンサ612に供給する。CMOSセンサ612は、入射光を光電変換して画素毎の信号画素信号をAD変換部613に供給する。AD変換器613は、CMOSセンサ612から、所定のタイミングで供給された画素信号を、デジタルデータ画像データに変換し、所定のタイミングで順次、画像処理部616に供給する。操作部614は、例えば、ジョグダイヤル商標、キー、ボタン、またはタッチパネル等により構成され、ユーザによる操作入力を受け、その操作入力に対応する信号を制御部615に供給する。制御部615は、操作部614により入力されたユーザの操作入力に対応する信号に基づいて、光学部611、CMOSセンサ612、AD変換器613、画像処理部616、表示部617、コーデック処理部618、および記録部619の駆動を制御し、各部に撮像に関する処理を行わせる。画像処理部616は、AD変換器613から供給された画像データに対して、例えば、混色補正や、黒レベル補正、ホワイトバランス調整、デモザイク処理、マトリックス処理、ガンマ補正、およびYC変換等の各種画像処理を施す。画像処理部616は、画像処理を施した画像データを表示部617およびコーデック処理部618に供給する。表示部617は、例えば、液晶ディスプレイ等として構成され、画像処理部616から供給された画像データに基づいて、被写体の画像を表示する。コーデック処理部618は、画像処理部616から供給された画像データに対して、所定の方式の符号化処理を施し、得られた符号化データを記録部619に供給する。記録部619は、コーデック処理部618からの符号化データを記録する。記録部619に記録された符号化データは、必要に応じて画像処理部616に読み出されて復号される。復号処理により得られた画像データは、表示部617に供給され、対応する画像が表示される。以上のような撮像装置600のCMOSセンサ612に上述した本技術を適用する。すなわち、CMOSセンサ612の受光部は、裏面照射CMOSセンサ受光部200図13や裏面照射CMOSセンサ受光部400図20と同様の構成を有する。つまり、CMOSセンサ612は、画素領域を覆わないように画素分離領域のシリコンに埋め込まれた遮光膜を有する。したがって、CMOSセンサ612は、感度の低減を抑制しながら、混色の発生を抑制することができる。したがって撮像装置600は、被写体を撮像することにより、より高画質な画像を得ることができる。なお、本技術を適用した撮像装置は、上述した構成に限らず、他の構成であってもよい。例えば、デジタルスチルカメラやビデオカメラだけでなく、携帯電話機、スマートホン、タブレット型デバイス、パーソナルコンピュータ等の、撮像機能を有する情報処理装置であってもよい。また、他の情報処理装置に装着して使用される若しくは組み込みデバイスとして搭載されるカメラモジュールであってもよい。上述した一連の処理は、ハードウェアにより実行させることもできるし、ソフトウェアにより実行させることもできる。上述した一連の処理をソフトウェアにより実行させる場合には、そのソフトウェアを構成するプログラムが、ネットワークや記録媒体からインストールされる。この記録媒体は、例えば、図8に示されるように、装置本体とは別に、ユーザにプログラムを配信するために配布される、プログラムが記録されているリムーバブルメディア141により構成される。このリムーバブルメディア141には、磁気ディスクフレキシブルディスクを含むや光ディスクCDROMやDVDを含むが含まれる。さらに、光磁気ディスクMDMiniDiscを含むや半導体メモリ等も含まれる。また、上述した記録媒体は、このようなリムーバブルメディア141だけでなく、装置本体に予め組み込まれた状態でユーザに配信される、プログラムが記録されているROMや、記憶部133に含まれるハードディスクなどにより構成されるようにしてもよい。なお、コンピュータが実行するプログラムは、本明細書で説明する順序に沿って時系列に処理が行われるプログラムであっても良いし、並列に、あるいは呼び出しが行われたとき等の必要なタイミングで処理が行われるプログラムであっても良い。また、本明細書において、記録媒体に記録されるプログラムを記述するステップは、記載された順序に沿って時系列的に行われる処理はもちろん、必ずしも時系列的に処理されなくとも、並列的あるいは個別に実行される処理をも含むものである。また、本明細書において、システムとは、複数のデバイス装置により構成される装置全体を表すものである。また、以上において、1つの装置または処理部として説明した構成を分割し、複数の装置または処理部として構成するようにしてもよい。逆に、以上において複数の装置または処理部として説明した構成をまとめて1つの装置または処理部として構成されるようにしてもよい。また、各装置または各処理部の構成に上述した以外の構成を付加するようにしてももちろんよい。さらに、システム全体としての構成や動作が実質的に同じであれば、ある装置または処理部の構成の一部を他の装置または他の処理部の構成に含めるようにしてもよい。つまり、本技術は、上述した実施の形態に限定されるものではなく、本技術の要旨を逸脱しない範囲において種々の変更が可能である。なお、本技術は以下のような構成も取ることができる。1入射光を光電変換する複数の画素領域と、前記画素領域同士の間に形成される、前記画素領域同士を分離する画素分離領域と、前記画素分離領域の受光面側の比較的幅の狭いライン部の、少なくとも一部において、前記画素領域に被らないように形成される遮光膜とを備える撮像素子。2前記遮光膜は、前記ライン部の全てにおいて、前記画素領域に被らないように形成される前記1に記載の撮像素子。3前記遮光膜は、前記ライン部の前記遮光膜の方が、前記画素分離領域の比較的幅の広いクロス部の前記遮光膜よりも細くなるように形成される前記1または2に記載の撮像素子。4前記遮光膜は、前記ライン部の前記遮光膜の方が、前記画素分離領域の比較的幅の広いクロス部の前記遮光膜よりも低くなるように形成される前記1乃至3のいずれかに記載の撮像素子。5前記遮光膜は、金属材料により形成される前記1乃至4のいずれかに記載の撮像素子。6前記金属材料は、チタン、タングステン、タンタル、またはアルミニウムの内、少なくともいずれか1つを含む前記5に記載の撮像素子。7前記遮光膜は、バリアメタルと前記金属材料の積層構造を有する前記5または6に記載の撮像素子。8前記遮光膜は、黒色材料により形成される前記1乃至7のいずれかに記載の撮像素子。9前記黒色材料は、カーボンブラック、低次酸化チタン、または酸化鉄の内、少なくともいずれか1つを含む前記8に記載の撮像素子。10前記画素領域および前記画素分離領域の受光面側に形成される、絶縁性能を有する絶縁膜をさらに備え、前記遮光膜は、その表面が前記絶縁膜の表面よりも低くなるように形成される前記1乃至9のいずれかに記載の撮像素子。11前記画素分離領域には、前記ライン部の少なくとも一部において、凹部が形成され、前記絶縁膜は、前記ライン部の少なくとも一部において、前記凹部にも形成され、前記遮光膜は、前記ライン部の少なくとも一部において、前記凹部に形成される前記絶縁膜の凹部に、前記遮光膜の表面が前記絶縁膜の表面よりも低くなるように形成される前記10に記載の撮像素子。12前記画素分離領域には、前記ライン部の少なくとも一部において、凹部が形成され、前記絶縁膜は、前記ライン部の少なくとも一部において、前記凹部に、前記絶縁膜内に空隙が形成されるように形成され、前記遮光膜は、前記絶縁膜の前記空隙内に形成される前記10に記載の撮像素子。13前記凹部は、奥側が入り口よりも広くなる形状に形成される前記12に記載の撮像素子。14前記絶縁膜は、酸化シリコン、窒化シリコン、若しくは酸窒化シリコンの内、少なくともいずれか1つを含む前記10乃至13のいずれかに記載の撮像素子。15前記画素領域および前記画素分離領域の受光面側に形成される、固定電荷を有する固定電荷膜をさらに備え、前記絶縁膜は、前記固定電荷膜の受光面側に形成される前記10乃至14のいずれかに記載の撮像素子。16前記固定電荷膜は、ハフニウム、ジルコニウム、アルミニウム、タンタル、チタン、イットリウム、またはランタノイドの内、少なくともいずれか1つを含む前記15に記載の撮像素子。17入射光を光電変換する複数の画素領域と、前記画素領域同士の間に形成される、前記画素領域同士を分離する画素分離領域と、前記画素分離領域の受光面側の比較的幅の狭いライン部の、少なくとも一部において、前記画素領域に被らないように形成される遮光膜とを有し、被写体を撮像して撮像画像データを生成する撮像素子と、前記撮像素子により得られる撮像画像データを画像処理する画像処理部と、前記画像処理部により画像処理された前記撮像画像データを記憶する記憶部とを備える撮像装置。18撮像素子を製造する製造装置であって、入射光を光電変換する複数の画素領域同士の間に形成される、前記画素領域同士を分離する画素分離領域を加工して凹部を形成する画素分離領域加工部と、前記画素領域、および、前記画素分離領域加工部により加工された前記画素分離領域の受光面側に、絶縁性能を有する絶縁膜を形成する絶縁膜形成部と、前記絶縁膜形成部により形成された前記絶縁膜の受光面側に遮光膜を形成する遮光膜形成部と、前記遮光膜形成部により形成された前記遮光膜の、前記画素分離領域の比較的幅が狭いライン部の部分に対して、レジストを形成せずに前記エッチングを行う遮光膜加工部とを備える製造装置。19前記絶縁膜形成部は、前記画素分離領域加工部により形成された前記凹部において、前記絶縁膜内部に空隙が形成されるように、前記絶縁膜を形成し、前記遮光膜形成部は、前記空隙に前記遮光膜が形成されるように、前記遮光膜を形成する前記18に記載の製造装置。20撮像素子を製造する製造装置の製造方法であって、画素分離領域加工部が、入射光を光電変換する複数の画素領域同士の間に形成される、前記画素領域同士を分離する画素分離領域を加工して凹部を形成し、絶縁膜形成部が、前記画素領域および前記画素分離領域の受光面側に、絶縁性能を有する絶縁膜を形成し、遮光膜形成部が、前記絶縁膜の受光面側に遮光膜を形成し、遮光膜加工部が、前記遮光膜の、前記画素分離領域の比較的幅が狭いライン部の部分に対して、レジストを形成せずにエッチングを行う製造方法。