制御電圧に応じた周波数の出力信号を生成する電圧制御発振器と、前記出力信号を分周する分周器と、基準信号と前記分周された出力信号との位相差を検出し、前記位相差に応じて第1検出信号および第2検出信号を生成する位相比較器と、前記第1検出信号に基づいてオン/オフが制御される第1スイッチおよび前記第2検出信号に基づいてオン/オフが制御される第2スイッチを含み、前記制御電圧を調整するチャージポンプ回路と、前記チャージポンプ回路により充放電される容量素子を含み、前記チャージポンプ回路の出力を平滑化して前記制御電圧を生成するローパスフィルタと、前記電圧制御発振器に初期電圧を与える初期設定期間に、前記第1スイッチおよび前記第2スイッチの少なくとも一方をオンし、前記容量素子の充放電を制御することにより、前記制御電圧を前記初期電圧に設定する電圧供給部とを備えていることを特徴とするPLL回路。前記チャージポンプ回路は、第1制御端子が受ける電圧により制御され、前記第1スイッチを介して前記容量素子を充電する第1電流源と、第2制御端子が受ける電圧により制御され、前記第2スイッチを介して前記容量素子を放電する第2電流源とを有し、前記電圧供給部は、前記初期設定期間に、前記第1スイッチおよび前記第2スイッチをオンするとともに、前記第1制御端子および前記第2制御端子に電圧をそれぞれ与えることにより、前記制御電圧を前記初期電圧に設定することを特徴とする請求項1記載のPLL回路。前記第1電流源は、前記第1制御端子の電圧をゲートで受けるMOSトランジスタを有し、前記第2電流源は、前記第2制御端子の電圧をゲートで受けるMOSトランジスタを有し、前記電圧供給部は、前記初期設定期間に、前記第1制御端子の電圧および前記第2制御端子の電圧をそれぞれ制御することにより、前記第1電流源および前記第2電流源のそれぞれのMOSトランジスタのオン抵抗を制御し、前記制御電圧を前記初期電圧に設定することを特徴とする請求項2記載のPLL回路。前記電圧供給部は、前記初期設定期間に、前記第1スイッチのオン/オフを制御する信号を受ける端子に第1調整電圧を与えるとともに、前記第2スイッチのオン/オフを制御する信号を受ける端子に第2調整電圧を与えることにより、前記第1スイッチおよび前記第2スイッチのオン抵抗を制御し、前記制御電圧を前記初期電圧に設定することを特徴とする請求項1記載のPLL回路。前記第1スイッチは、前記第1調整電圧をゲートで受けるMOSトランジスタを有し、前記第2スイッチは、前記第2調整電圧をゲートで受けるMOSトランジスタを有していることを特徴とする請求項4記載のPLL回路。前記チャージポンプ回路は、前記第1スイッチを介して前記容量素子を充電する第1電流源と、前記第2スイッチを介して前記容量素子を放電する第2電流源とを有し、前記電圧供給部は、前記初期設定期間に、前記第1スイッチおよび前記第1電流源間のノードと、前記第2スイッチおよび前記第2電流源間のノードとの少なくとも一方のノードに、前記初期電圧を与え、前記第1スイッチおよび前記第2スイッチのうち、前記初期電圧が与えられたノードと前記容量素子との間に配置された方をオンし、前記制御電圧を前記初期電圧に設定することを特徴とする請求項1記載のPLL回路。前記電圧供給部は、前記電圧制御発振器の目標周波数に応じて、前記初期電圧を可変に設定することを特徴とする請求項1ないし請求項6のいずれか1項に記載のPLL回路。基準信号に基づく周波数の出力信号を生成するPLL回路を備え、前記PLL回路は、制御電圧に応じた周波数の前記出力信号を生成する電圧制御発振器と、前記出力信号を分周する分周器と、前記基準信号と前記分周された出力信号との位相差を検出し、前記位相差に応じて第1検出信号および第2検出信号を生成する位相比較器と、前記第1検出信号に基づいてオン/オフが制御される第1スイッチおよび前記第2検出信号に基づいてオン/オフが制御される第2スイッチを含み、前記制御電圧を調整するチャージポンプ回路と、前記チャージポンプ回路により充放電される容量素子を含み、前記チャージポンプ回路の出力を平滑化して前記制御電圧を生成するローパスフィルタと、前記電圧制御発振器に初期電圧を与える初期設定期間に、前記第1スイッチおよび前記第2スイッチの少なくとも一方をオンし、前記容量素子の充放電を制御することにより、前記制御電圧を前記初期電圧に設定する電圧供給部とを備えていることを特徴とする半導体装置。電圧制御発振器の入力端子に電圧供給回路が接続された構成では、電圧供給回路から電圧制御発振器の入力端子への電流パスが形成されている。このため、電圧供給回路と電圧制御発振器の入力端子とを電気的に非接続にしても、電圧供給回路内のトランジスタ等のリーク電流が電圧制御発振器の入力端子に流れるおそれがある。電圧供給回路からのリーク電流により制御電圧が揺れると、PLL回路の発振精度が低下する。このため、ロックアップタイムが長くなる。なお、トランジスタ等のリーク電流は、製造プロセスの微細化に伴い増加している。このため、電圧供給回路から電圧制御発振器の入力端子に流れるリーク電流も増加する。リーク電流の増加に伴い、PLL回路の発振精度がさらに低下すると、PLL回路が正常に機能しないおそれがある。本発明の目的は、PLL回路の発振精度の低下を抑制しつつ、ロックアップタイムを短縮することである。本発明の一形態では、PLL回路は、制御電圧に応じた周波数の出力信号を生成する電圧制御発振器と、出力信号を分周する分周器と、基準信号と分周された出力信号との位相差を検出し、位相差に応じて第1検出信号および第2検出信号を生成する位相比較器と、第1検出信号に基づいてオン/オフが制御される第1スイッチおよび第2検出信号に基づいてオン/オフが制御される第2スイッチを含み、制御電圧を調整するチャージポンプ回路と、チャージポンプ回路により充放電される容量素子を含み、チャージポンプ回路の出力を平滑化して制御電圧を生成するローパスフィルタと、電圧制御発振器に初期電圧を与える初期設定期間に、第1スイッチおよび第2スイッチの少なくとも一方をオンし、容量素子の充放電を制御することにより、制御電圧を初期電圧に設定する電圧供給部とを有している。PLL回路の発振精度の低下を抑制しつつ、ロックアップタイムを短縮できる。以下、実施形態を図面を用いて説明する。図1は、一実施形態におけるPLL回路10の例を示している。なお、図1の二重丸は、スイッチSWSW1、SW2のオン/オフを制御する信号を受ける制御端子を示している。PLLPhaseLockedLoop回路10は、例えば、半導体装置の少なくとも一部を構成する。例えば、PLL回路10は、位相比較器PFD、チャージポンプ回路CP1、ローパスフィルタLPF、電圧制御発信器VCO、分周器DIVおよび電圧供給部VS1を有している。PLL回路10は、分周器DIVの出力信号電圧制御発信器VCOの出力信号を分周した信号の位相を、位相比較器PFDで受けた基準信号の位相に同期させる。位相比較器PFDは、入力端子CKで受けた基準信号と入力端子FBで受けたフィードバック信号との位相差を検出する。フィードバック信号は、例えば、分周器DIVの出力信号や電圧制御発信器VCOの出力信号である。そして、位相比較器PFDは、基準信号とフィードバック信号との位相差に応じて、検出信号を出力端子UP、DNを介してチャージポンプ回路CP1に出力する。出力端子UP、DNは、例えば、チャージポンプ回路CP1の第1スイッチSW1の制御端子および第2スイッチSW2の制御端子にそれぞれ接続されている。例えば、位相比較器PFDは、フィードバック信号の位相が基準信号の位相に対して遅れているとき、電圧制御発信器VCOの出力信号の周波数を高くするためのアップ信号を、出力端子UPを介してチャージポンプ回路CP1に出力する。また、例えば、位相比較器PFDは、フィードバック信号の位相が基準信号の位相に対して進んでいるとき、電圧制御発信器VCOの出力信号の周波数を低くするためのダウン信号を、出力端子DNを介してチャージポンプ回路CP1に出力する。すなわち、位相比較器PFDは、基準信号と分周器DIVの出力信号との位相差を検出し、位相差に応じてアップ信号およびダウン信号を生成する。チャージポンプ回路CP1は、例えば、内部電源線と接地線との間に直列に接続された第1電流源IS10、第1スイッチSW1、第2スイッチSW2および第2電流源IS20を有している。第1スイッチSW1と第2スイッチSW2との接続ノードN1は、例えば、電圧制御発信器VCOの入力端子VCNTと、ローパスフィルタLPFの容量素子C1および抵抗R1とに接続されている。例えば、チャージポンプ回路CP1は、第1スイッチSW1および第2スイッチSW2の一方をオンすることにより、電圧制御発信器VCOの制御電圧入力端子VCNTの電圧を調整する。第1スイッチSW1は、例えば、制御端子図のスイッチSW1の二重丸で受けるアップ信号等に基づいてオン/オフが制御される。また、第2スイッチSW2は、例えば、制御端子図のスイッチSW2の二重丸で受けるダウン信号等に基づいてオン/オフが制御される。第1電流源IS10は、第1スイッチSW1がオンしたとき、ローパスフィルタLPFの容量素子C1を、第1スイッチSW1を介して充電する。また、第2電流源IS20は、第2スイッチSW2がオンしたとき、ローパスフィルタLPFの容量素子C1を、第1スイッチSW1を介して放電する。ローパスフィルタLPFは、例えば、チャージポンプ回路CP1のノードN1と接地線との間に並列に接続された容量素子C1および抵抗R1を有している。例えば、ローパスフィルタLPFは、チャージポンプ回路CP1の出力を平滑化して制御電圧を生成する。制御電圧は、電圧制御発信器VCOの入力端子VCNTに入力される。すなわち、ローパスフィルタLPFは、チャージポンプ回路CP1の出力を平滑化して、電圧制御発信器VCOの制御電圧を生成する。電圧制御発信器VCOは、入力端子VCNTで受けた制御電圧に応じた周波数の出力信号を生成し、生成した出力信号を出力端子SOUTから出力する。例えば、電圧制御発信器VCOの出力信号は、PLL回路10の外部に出力される。また、電圧制御発信器VCOの出力信号は、分周器DIVを介して、位相比較器PFDの入力端子FBに入力される。これにより、電圧制御発信器VCOの出力信号は、分周器DIVを介して、位相比較器PFDにフィードバックされる。分周器DIVは、電圧制御発信器VCOと位相比較器PFDとの間に配置されている。例えば、分周器DIVは、入力端子DINFで受けた信号が示す分周比で、入力端子CINで受けた信号を分周する。そして、分周器DIVは、分周した信号を出力端子COUTから出力する。例えば、分周器DIVの入力端子CINは、電圧制御発信器VCOの出力端子SOUTに接続され、分周器DIVの出力端子COUTは、位相比較器PFDの入力端子FBに接続されている。すなわち、分周器DIVは、電圧制御発信器VCOの出力信号を所定の分周比で分周し、分周した信号を位相比較器PFDに出力する。これにより、PLL回路10は、出力信号電圧制御発信器VCOの出力信号の周波数が基準信号位相比較器PFDの入力端子CKで受ける信号の周波数より高いときにも、出力信号の位相を基準信号の位相に同期させることができる。電圧供給部VS1は、例えば、位相比較器PFDの検出信号が無効のときに、第1スイッチSW1および第2スイッチSW2のオン/オフを制御する。例えば、電圧供給部VS1の出力端子EN1は、第1スイッチSW1の制御端子に接続されている。また、例えば、電圧供給部VS1の出力端子EN2は、第2スイッチSW2の制御端子に接続されている。ここで、位相比較器PFDの検出信号が無効の期間は、例えば、PLL回路10がオフしている期間である。あるいは、PLL回路10の発振周波数を変更させる際に、位相比較器PFDの検出信号を所定時間無効にしてもよい。例えば、位相比較器PFDの検出信号が無効の期間に、電圧供給部VS1は、第1スイッチSW1および第2スイッチSW2をオンし、電圧制御発信器VCOに初期電圧を与える。すなわち、電圧供給部VS1は、電圧制御発信器VCOに初期電圧を与える初期設定期間に、第1スイッチSW1および第2スイッチSW2をオンする。なお、PLL回路10の構成は、この例に限定されない。例えば、PLL回路10は、位相比較器PFDの出力信号と電圧供給部VS1の出力信号とを切り替えてチャージポンプ回路CP1より詳細には、スイッチSW1、SW2に出力するセレクタを有してもよい。また、分周器DIVの分周比は、固定されていてもよい。例えば、分周器DIVは、入力端子DINFが省かれて構成されてもよい。あるいは、PLL回路10は、分周器DIVが省かれて構成されてもよい。例えば、電圧制御発信器VCOの出力信号は、位相比較器PFDの入力端子FBに直接入力されてもよい。これにより、電圧制御発信器VCOの出力信号は、分周器DIVを介さずに、位相比較器PFDにフィードバックされる。図2は、図1に示したPLL回路10の初期設定期間の動作の一例を示している。すなわち、図2は、電圧制御発信器VCOに初期電圧を設定する際のPLL回路10の動作の一例を示している。図2の二重丸の意味は、図1と同じである。図2の破線は、位相比較器PFDの検出信号が無効であることを示している。例えば、初期設定期間では、位相比較器PFDの出力端子UP、DNは、高インピーダンス状態に設定されている。電圧供給部VS1は、初期設定期間に、第1スイッチSW1をオンさせる制御信号を出力端子EN1から第1スイッチSW1の制御端子に出力するとともに、第2スイッチSW2をオンさせる制御信号を出力端子EN2から第2スイッチSW2の制御端子に出力する。すなわち、電圧供給部VS1は、初期設定期間に、第1スイッチSW1および第2スイッチSW2をオンし、容量素子C1の充放電を制御する。例えば、容量素子C1の電圧がチャージポンプ回路CP1の各素子の特性で決まるノードN1の電圧より低いとき、第1電流源IS10から容量素子C1に向かって、電流I10が流れる。これにより、容量素子C1が充電され、容量素子C1の電圧が上昇する。あるいは、容量素子C1の電圧がチャージポンプ回路CP1の各素子の特性で決まるノードN1の電圧より高いとき、容量素子C1から第2電流源IS20に向かって、電流I20が流れる。これにより、容量素子C1が放電され、容量素子C1の電圧が低下する。したがって、電圧制御発信器VCOの入力端子VCNTの電圧容量素子C1の電圧は、内部電源線と接地線との間に直列に接続された第1電流源IS10、第1スイッチSW1、第2スイッチSW2および第2電流源IS20の特性により決まるノードN1の電圧で安定する。これにより、電圧制御発信器VCOの入力端子VCNTの初期電圧は、例えば、電源電圧と接地電圧との中間の電圧に設定される。このように、電圧供給部VS1は、例えば、PLL回路がオフしているときに、電圧制御発信器VCOの入力端子VCNTの電圧を、電源電圧と接地電圧との中間の電圧チャージポンプ回路CP1の各素子の特性で決まるノードN1の電圧に設定する。これにより、この実施形態では、入力端子VCNTの電圧が接地電圧や電源電圧に維持されている構成に比べて、入力端子VCNTの電圧が目標周波数に対応する電圧に到達するまでの時間を短縮できる。この結果、この実施形態では、PLL回路10の発振周波数が安定するまでの時間以下、ロックアップタイムとも称するを短縮できる。なお、例えば、PLL回路10がオンしている期間初期設定期間後の通常動作期間では、電圧供給部VS1の出力端子EN1、EN2は、高インピーダンス状態に設定されている。ここで、例えば、電圧制御発信器VCOに初期電圧を与える必要がないときには、電圧供給部VS1は、PLL回路10のオフ期間に、第1スイッチSW1および第2スイッチSW2をオフしてもよい。また、第1電流源IS10および第2電流源IS20は、例えば、電圧制御発信器VCOに初期電圧を与える必要がないときには、PLL回路10のオフ期間に、オフしてもよい。図3は、図1に示したPLL回路10の通常動作期間の動作の一例を示している。なお、図3は、分周器DIVの出力信号電圧制御発信器VCOの出力信号を分周した信号の位相が基準信号の位相に対して進んでいるときのPLL回路10の動作を示している。図3の二重丸の意味は、図1と同じである。図3の破線は、電圧供給部VS1の出力端子EN1、EN2の信号が無効であることを示している。例えば、初期設定期間後の通常動作期間では、電圧供給部VS1の出力端子EN1、EN2は、高インピーダンス状態に設定されている。位相比較器PFDは、入力端子CKで受けた基準信号と入力端子FBで受けたフィードバック信号分周器DIVの出力信号や電圧制御発信器VCOの出力信号との位相差に応じて、検出信号を出力端子UP、DNを介してチャージポンプ回路CP1に出力する。例えば、位相比較器PFDは、フィードバック信号の位相が基準信号の位相に対して進んでいるとき、ダウン信号を出力端子DNから第2スイッチSW2の制御端子に出力する。第2スイッチSW2は、制御端子で受けたダウン信号に応答して、オンする。なお、第1スイッチSW1は、第1スイッチSW1をオンさせるアップ信号が位相比較器PFDから出力されていないため、オフしている。このため、ローパスフィルタLPFの容量素子C1からチャージポンプ回路CP1の第2電流源IS20に向かって電流が流れ、容量素子C1が放電される。容量素子C1の放電により、電圧制御発信器VCOの入力端子VCNTの電圧が低下する。この結果、電圧制御発信器VCOの出力信号の周波数が低くなる。なお、フィードバック信号の位相が基準信号の位相に対して遅れているときは、第1スイッチSW1がオンし、第2スイッチSW2がオフする。これにより、容量素子C1が充電され、電圧制御発信器VCOの入力端子VCNTの電圧が上昇する。この結果、電圧制御発信器VCOの出力信号の周波数が高くなる。このように、PLL回路10は、基準信号と分周器DIVの出力信号電圧制御発信器VCOの出力信号を分周した信号との位相差に応じて、電圧制御発信器VCOの制御電圧を制御する。これにより、電圧制御発信器VCOの出力信号の位相は、基準信号の位相に同期する。ここで、電圧供給部VS1で発生するリーク電流は、チャージポンプ回路CP1の電流源IS10、IS20の電流に比べて、極めて小さい。このため、通常動作期間では、電圧供給部VS1で発生したリーク電流は、チャージポンプ回路CP1の電流源IS10、IS20の電流の中に埋もれ、電圧制御発信器VCOの制御電圧にほとんど影響を与えない。したがって、この実施形態では、PLL回路10の発振精度を低下させることなく、ロックアップタイムを短縮できる。さらに、この実施形態では、電圧供給部VS1は、電圧制御発信器VCOの入力端子VCNTに接続されていない。すなわち、この実施形態では、電圧制御発信器VCOの入力端子VCNTに接続されるトランジスタ等を追加することなく、電圧制御発信器VCOの制御電圧を初期電圧に設定できる。このため、この実施形態では、電圧制御発信器VCOの入力端子VCNTに電圧供給回路が接続された構成に比べて、電圧制御発信器VCOの入力端子VCNTに流れるリーク電流を低減できる。したがって、この実施形態では、電圧制御発信器VCOの入力端子VCNTに流れるリーク電流を抑制しつつ、電圧制御発信器VCOの制御電圧を初期電圧に設定できる。すなわち、この実施形態では、電圧制御発信器VCOの入力端子VCNTに流れるリーク電流を抑制しつつ、ロックアップタイムを短縮できる。以上、この実施形態では、PLL回路10の電圧供給部VS1は、初期設定期間に、ローパスフィルタLPFの容量素子C1を、チャージポンプ回路CP1のスイッチSW1、SW2を介して充放電する。このため、この実施形態では、電圧制御発信器VCOの入力端子VCNTに電圧供給回路が接続された構成に比べて、電圧供給部VS1のリーク電流が電圧制御発信器VCOの制御電圧に与える影響を小さくできる。したがって、この実施形態では、PLL回路10の発振精度の低下を抑制しつつ、ロックアップタイムを短縮できる。図4は、別の実施形態におけるPLL回路10の一例を示している。上述した実施形態で説明した要素と同一の要素については、同一の符号を付し、これ等については、詳細な説明を省略する。なお、図4の電流源ISIS12、IS22の二重丸は、電流源ISの電流供給能力を制御する信号を受ける制御端子を示している。また、図4のスイッチSWSW1、SW2の二重丸の意味は、図1と同じである。この実施形態のPLL回路10では、図1に示したチャージポンプ回路CP1および電圧供給部VS1の代わりにチャージポンプ回路CP2および電圧供給部VS2がそれぞれ設けられている。PLL回路10のその他の構成は、上述した実施形態と同じである。チャージポンプ回路CP2は、図1に示した第1電流源IS10および第2電流源IS20の代わりに、第1電流源IS12および第2電流源IS22を有している。チャージポンプ回路CP2のその他の構成は、チャージポンプ回路CP1と同じである。第1電流源IS12および第2電流源IS22は、例えば、それぞれの制御端子で受ける電圧により、電流供給能力やオン/オフが制御される。電圧供給部VS2は、第1電流源IS12および第2電流源IS22の電流供給能力を制御することを除いて、電圧供給部VS1と同じである。例えば、電圧供給部VS2の出力端子ICNT1は、第1電流源IS12の制御端子に接続されている。また、例えば、電圧供給部VS2の出力端子ICNT2は、第2電流源IS22の制御端子に接続されている。例えば、電圧供給部VS2は、初期設定期間に、第1電流源IS12の制御端子の電圧および第2電流源IS22の制御端子の電圧をそれぞれ制御する。これにより、第1電流源IS12および第2電流源IS22のそれぞれの電流供給能力が調整され、ノードN1の電圧が調整される。すなわち、電圧供給部VS2は、初期設定期間に、第1電流源IS12および第2電流源IS22のそれぞれの電流供給能力を制御することにより、電圧制御発信器VCOの入力端子VCNTに任意の初期電圧を与える。これにより、この実施形態では、例えば、電圧制御発信器VCOの目標周波数に対応する電圧を、電圧制御発信器VCOの初期電圧に設定できる。したがって、この実施形態では、ロックアップタイムをさらに短縮できる。また、この実施形態では、初期設定期間における第1電流源IS12および第2電流源IS22のそれぞれの電流供給能力を小さくすることにより、初期設定期間の消費電力を低減できる。なお、PLL回路10の構成は、この例に限定されない。例えば、PLL回路10は、分周器DIVが省かれて構成されてもよい。すなわち、電圧制御発信器VCOの出力信号は、分周器DIVを介さずに、位相比較器PFDにフィードバックされてもよい。あるいは、分周器DIVの分周比は、固定されていてもよい。図5は、図4に示した各電流源IS12、IS22の少なくとも一部をMOSトランジスタで構成したときのPLL回路10の一例を示している。図5の二重丸の意味は、図4と同じである。第1電流源IS12は、例えば、pMOSトランジスタMI1を有している。トランジスタMI1は、ソースが内部電源線に接続され、ドレインが第1スイッチSW1に接続され、ゲートが制御端子に接続されている。すなわち、トランジスタMI1は、電圧供給部VS2の出力端子ICNT1から出力された電圧をゲートで受ける。第2電流源IS22は、例えば、nMOSトランジスタMI2を有している。トランジスタMI2は、ソースが接地線に接続され、ドレインが第2スイッチSW2に接続され、ゲートが制御端子に接続されている。すなわち、トランジスタMI2は、電圧供給部VS2の出力端子ICNT2から出力された電圧をゲートで受ける。トランジスタMI1、MI2のオン抵抗は、ゲートで受ける電圧に応じて変化する。したがって、電圧供給部VS2は、初期設定期間に、トランジスタMI1のゲートに印加する電圧およびトランジスタMI2のゲートに印加する電圧をそれぞれ制御することにより、トランジスタMI1、MI2のオン抵抗をそれぞれ調整する。これにより、電圧供給部VS2は、ノードN1の電圧を調整する。すなわち、電圧供給部VS2は、第1電流源IS12の制御端子および第2電流源IS22の制御端子に電圧をそれぞれ与えることにより、電圧制御発信器VCOの制御電圧を任意の初期電圧に設定できる。なお、電流源ISIS12、IS22の構成は、この例に限定されない。例えば、各電流源ISは、複数のMOSトランジスタを有してもよい。さらに、各電流源ISは、pMOSトランジスタおよびnMOSトランジスタの両方を有してもよい。あるいは、第1電流源IS12は、例えば、pMOSトランジスタMI1の代わりにnMOSトランジスタを有してもよい。図6は、図5に示したPLL回路10の初期設定期間の動作の一例を示している。図6の二重丸の意味は、図4と同じである。図6の破線の意味は、図2と同じである。例えば、初期設定期間では、位相比較器PFDの出力端子UP、DNは、高インピーダンス状態に設定されている。初期設定期間におけるPLL回路10の動作は、電圧供給部VS2がトランジスタMI1、MI2のゲートの電圧をそれぞれ制御することを除いて、図2で説明したPLL回路10の動作と同じである。例えば、電圧供給部VS2は、初期設定期間に、第1スイッチSW1および第2スイッチSW2をオンするとともに、第1電流源IS12の制御端子および第2電流源IS22の制御端子に電圧をそれぞれ与える。これにより、内部電源線と接地線との間に直列に接続されたトランジスタMI1、第1スイッチSW1、第2スイッチSW2およびトランジスタMI2のうちのトランジスタMI1、MI2のオン抵抗がそれぞれ調整される。この結果、ノードN1の電圧が調整され、電圧制御発信器VCOの入力端子VCNTの電圧が調整される。図7は、図5に示したPLL回路10の通常動作期間の動作の一例を示している。なお、図7は、分周器DIVの出力信号電圧制御発信器VCOの出力信号を分周した信号の位相が基準信号の位相に対して進んでいるときのPLL回路10の動作を示している。図7の二重丸の意味は、図4と同じである。図7の破線の意味は、図3と同じである。例えば、通常動作期間では、電圧供給部VS2の出力端子EN1、EN2は、高インピーダンス状態に設定されている。通常動作期間におけるPLL回路10の動作は、電圧供給部VS2がトランジスタMI1、MI2のゲートに電圧をそれぞれ印加することを除いて、図3で説明したPLL回路10の動作と同じである。例えば、通常動作期間では、電圧供給部VS2は、第1電流源IS12の電流供給能力を所定の能力にする電圧を、第1電流源IS12の制御端子に印加し、第2電流源IS22の電流供給能力を所定の能力にする電圧を、第2電流源IS22の制御端子に印加する。これにより、通常動作期間では、PLL回路10は、図3で説明した動作と同じように動作する。以上、この実施形態においても、上述した実施形態と同様の効果を得ることができる。さらに、この実施形態では、第1電流源IS12の制御端子の電圧および第2電流源IS22の制御端子の電圧をそれぞれ制御することにより、電圧制御発信器VCOの制御電圧を任意の初期電圧例えば、電圧制御発信器VCOの目標周波数に対応する電圧に設定できる。これにより、この実施形態では、ロックアップタイムをさらに短縮できる。また、この実施形態では、初期設定期間における第1電流源IS12および第2電流源IS22のそれぞれの電流供給能力を小さくすることにより、初期設定期間の消費電力を低減できる。図8は、別の実施形態におけるPLL回路10の一例を示している。上述した実施形態で説明した要素と同一の要素については、同一の符号を付し、これ等については、詳細な説明を省略する。なお、図8の二重丸の意味は、図1と同じである。この実施形態のPLL回路10は、図1に示した電圧供給部VS1の代わりに電圧供給部VS3を有している。PLL回路10のその他の構成は、図1-図3で説明した実施形態と同じである。この実施形態では、チャージポンプ回路CP1の第1スイッチSW1および第2スイッチSW2は、例えば、pMOSトランジスタMS1およびnMOSトランジスタMS2をそれぞれ有している。トランジスタMS1は、ソースが第1電流源IS10に接続され、ドレインがトランジスタMS2のドレインに接続され、ゲートが制御端子に接続されている。トランジスタMS2は、ソースが第2電流源IS20に接続され、ドレインがトランジスタMS1のドレインに接続され、ゲートが制御端子に接続されている。すなわち、トランジスタMS1、MS2のドレインは、ノードN1に接続されている。なお、スイッチSWSW1、SW2の構成は、この例に限定されない。例えば、各スイッチSWは、複数のMOSトランジスタを有してもよい。さらに、各スイッチSWは、pMOSトランジスタおよびnMOSトランジスタの両方を有してもよい。あるいは、第1スイッチSW1は、例えば、pMOSトランジスタMS1の代わりにnMOSトランジスタを有してもよい。また、各スイッチSWは、MOSトランジスタを含まずに構成されてもよい。電圧供給部VS3は、第1スイッチSW1のオン抵抗および第2スイッチSW2のオン抵抗を初期設定期間にそれぞれ制御することを除いて、電圧供給部VS1と同じである。例えば、電圧供給部VS3の出力端子SCNT1は、第1スイッチSW1の制御端子に接続されている。また、例えば、電圧供給部VS3の出力端子SCNT2は、第2スイッチSW2の制御端子に接続されている。例えば、電圧供給部VS3は、初期設定期間に、第1スイッチSW1の制御端子の電圧および第2スイッチSW2の制御端子の電圧をそれぞれ制御する。これにより、第1スイッチSW1のオン抵抗および第2スイッチSW2のオン抵抗がそれぞれ調整され、ノードN1の電圧が調整される。すなわち、電圧供給部VS3は、初期設定期間に、第1スイッチSW1の制御端子および第2スイッチSW2の制御端子に調整電圧をそれぞれ与えることにより、第1スイッチSW1および第2スイッチSW2のオン抵抗をそれぞれ制御し、電圧制御発信器VCOの制御電圧を初期電圧に設定する。なお、PLL回路10の構成は、この例に限定されない。例えば、PLL回路10は、分周器DIVが省かれて構成されてもよい。すなわち、電圧制御発信器VCOの出力信号は、分周器DIVを介さずに、位相比較器PFDにフィードバックされてもよい。あるいは、分周器DIVの分周比は、固定されていてもよい。図9は、図8に示したPLL回路10の初期設定期間の動作の一例を示している。図9の二重丸の意味は、図8と同じである。図9の破線の意味は、図2と同じである。例えば、初期設定期間では、位相比較器PFDの出力端子UP、DNは、高インピーダンス状態に設定されている。初期設定期間におけるPLL回路10の動作は、電圧供給部VS3がトランジスタMS1、MS2のゲートの電圧をそれぞれ制御することを除いて、図2で説明したPLL回路10の動作と同じである。例えば、電圧供給部VS3は、初期設定期間に、トランジスタMS1、MS2のゲートに調整電圧をそれぞれ与える。すなわち、トランジスタMS1は、電圧供給部VS3の出力端子SCNT1から出力された調整電圧をゲートで受け、トランジスタMS2は、電圧供給部VS3の出力端子SCNT2から出力された調整電圧をゲートで受ける。トランジスタMS1、MS2のオン抵抗は、ゲートで受ける電圧に応じて変化する。したがって、内部電源線と接地線との間に直列に接続された第1電流源IS10、トランジスタMS1、トランジスタMS2および第2電流源IS20のうちのトランジスタMS1、MS2のオン抵抗が電圧供給部VS3によりそれぞれ調整される。この結果、ノードN1の電圧が調整され、電圧制御発信器VCOの入力端子VCNTの電圧が調整される。すなわち、電圧供給部VS3は、初期設定期間に、第1スイッチSW1の制御端子の電圧および第2スイッチSW2の制御端子の電圧をそれぞれ制御することにより、電圧制御発信器VCOの入力端子VCNTに任意の初期電圧を与える。これにより、この実施形態では、例えば、電圧制御発信器VCOの目標周波数に対応する電圧を、電圧制御発信器VCOの初期電圧に設定できる。したがって、この実施形態では、ロックアップタイムをさらに短縮できる。なお、通常動作期間のPLL回路10の動作は、図3で説明したPLL回路10の動作と同じである。例えば、通常動作期間では、電圧供給部VS3の出力端子SCNT1、SCNT2は、高インピーダンス状態に設定されている。これにより、位相比較器PFDは、基準信号と分周器DIVの出力信号電圧制御発信器VCOの出力信号を分周した信号との位相差に応じて、第1スイッチSW1および第2スイッチSW2のオン/オフを制御できる。以上、この実施形態においても、上述した実施形態と同様の効果を得ることができる。さらに、この実施形態では、第1スイッチSW1の制御端子の電圧および第2スイッチSW2の制御端子の電圧をそれぞれ制御することにより、電圧制御発信器VCOの制御電圧を任意の初期電圧例えば、電圧制御発信器VCOの目標周波数に対応する電圧に設定できる。また、この実施形態では、初期設定期間における第1スイッチSW1のオン抵抗および第2スイッチSW2のオン抵抗を大きくすることにより、第1スイッチSW1および第2スイッチSW2に流れる初期設定期間の電流を低減できる。この結果、この実施形態では、初期設定期間の消費電力を低減できる。図10は、別の実施形態におけるPLL回路10の一例を示している。上述した実施形態で説明した要素と同一の要素については、同一の符号を付し、これ等については、詳細な説明を省略する。なお、図10の二重丸の意味は、図4と同じである。この実施形態のPLL回路10は、図4に示した電圧供給部VS2の代わりに電圧供給部VS4を有している。PLL回路10のその他の構成は、図4-図7で説明した実施形態と同じである。電圧供給部VS4は、例えば、初期設定期間に、出力端子VRから出力される電圧を用いて、電圧制御発信器VCOに初期電圧を与える。例えば、電圧供給部VS4の出力端子VRは、第1電流源IS12と第1スイッチSW1との接続ノードN2に接続されている。また、電圧供給部VS4の出力端子EN1、EN2は、第1スイッチSW1の制御端子および第2スイッチSW2の制御端子にそれぞれ接続されている。そして、電圧供給部VS4の出力端子EN3、EN4は、第1電流源IS12の制御端子および第2電流源IS22の制御端子にそれぞれ接続されている。例えば、電圧供給部VS4は、初期設定期間に、第1スイッチSW1をオンし、第2スイッチSW2をオフし、第1電流源IS12および第2電流源IS22をオフする。これにより、電圧供給部VS4の出力端子VRの電圧が電圧制御発信器VCOの入力端子VCNTに与えられる。なお、出力端子VRは、チャージポンプ回路CP2のノードN2に接続されずに、第2電流源IS22と第2スイッチSW2との接続ノードN3に接続されてもよい。この場合、電圧供給部VS4は、初期設定期間に、第1スイッチSW1をオフし、第2スイッチSW2をオンし、第1電流源IS12および第2電流源IS22をオフする。すなわち、電圧供給部VS4は、初期設定期間に、第1スイッチSW1および第2スイッチSW2のうち、出力端子VRに接続されたノードとローパスフィルタLPFの容量素子C1との間に配置された方のスイッチをオンする。ここで、例えば、出力端子VRの電圧は、図11に示すように、抵抗分割により生成される。なお、出力端子VRの電圧は、抵抗分割以外の方法例えば、バンドギャップ回路により生成された電圧により与えられてもよい。また、この実施形態では、第1電流源IS12および第2電流源IS22は、電圧供給部VS4の出力端子EN3、EN4の電圧によりオン/オフが制御される構成であればよい。すなわち、第1電流源IS12および第2電流源IS22の電流供給能力は、電圧供給部VS4の出力端子EN3、EN4の電圧で制御されなくてもよい。なお、PLL回路10の構成は、この例に限定されない。例えば、PLL回路10は、分周器DIVが省かれて構成されてもよい。すなわち、電圧制御発信器VCOの出力信号は、分周器DIVを介さずに、位相比較器PFDにフィードバックされてもよい。あるいは、分周器DIVの分周比は、固定されていてもよい。図11は、図10に示した電圧供給部VS4の出力端子VRの電圧を抵抗分割により生成するPLL回路10の一例を示している。図11の二重丸の意味は、図10と同じである。電圧供給部VS4は、出力端子VRに電圧を供給する電圧生成部VG1を有している。電圧生成部VG1は、例えば、内部電源線と接地線との間に直列に接続された抵抗R10、スイッチSW10、SW20および抵抗R20を有している。なお、図11では、図を見やすくするために、スイッチSW10、SW20のオン/オフを制御する信号を受ける制御端子の記載を省略している。出力端子VRは、スイッチSW10とスイッチSW20との接続ノードに接続されている。したがって、出力端子VRの電圧は、例えば、スイッチSW10、SW20がオンしたとき、抵抗R10およびスイッチSW10のオン抵抗と、スイッチSW20のオン抵抗および抵抗R10とにより分割された電圧に設定される。例えば、スイッチSW10、SW20のオン抵抗が小さいとき、出力端子VRの電圧は、抵抗R10、R20で分割された電圧に設定される。なお、電圧供給部VS4の構成は、この例に限定されない。例えば、スイッチSW20の抵抗R20に接続されていない方の端子は、チャージポンプ回路CP2のノードN2に接続されずに、第2電流源IS22と第2スイッチSW2との接続ノードN3に接続されてもよい。この場合、電圧供給部VS4は、初期設定期間に、第1スイッチSW1および第2スイッチSW2をオンし、第1電流源IS12および第2電流源IS22をオフする。また、例えば、電圧生成部VG1は、電圧供給部VS4の外部に設けられてもよい。図12は、図11に示したPLL回路10の初期設定期間の動作の一例を示している。図12の二重丸の意味は、図10と同じである。図12の破線の意味は、図2と同じである。例えば、初期設定期間では、位相比較器PFDの出力端子UP、DNは、高インピーダンス状態に設定されている。また、図12の破線の電流源IS12、IS22は、電流源IS12、IS22がオフしていることを示している。電圧供給部VS4は、初期設定期間に、電圧生成部VG1のスイッチSW10、SW20をオンし、抵抗R10、R20で分割された電圧を出力端子VRに出力する。そして、電圧供給部VS4は、初期設定期間に、第1スイッチSW1をオンし、第2スイッチSW2をオフし、第1電流源IS12および第2電流源IS22をオフする。これにより、抵抗R10、R20で分割された電圧出力端子VRの電圧が電圧制御発信器VCOの入力端子VCNTに与えられる。例えば、容量素子C1の電圧が出力端子VRの電圧より低いとき、出力端子VRから容量素子C1に向かって、電流I30が流れる。これにより、容量素子C1が充電され、容量素子C1の電圧が上昇する。あるいは、容量素子C1の電圧が出力端子VRの電圧より高いとき、容量素子C1から出力端子VRに向かって、電流I30が流れる。これにより、容量素子C1が放電され、容量素子C1の電圧が低下する。すなわち、電圧供給部VS4は、初期設定期間に、第1スイッチSW1および第2スイッチSW2の少なくとも一方をオンし、容量素子C1の充放電を制御する。容量素子C1の充放電により、電圧制御発信器VCOの入力端子VCNTの電圧容量素子C1の電圧は、出力端子VRの電圧で安定する。このように、電圧供給部VS4は、初期設定期間に、電圧制御発信器VCOの制御電圧を、出力端子VRの電圧初期電圧に設定する。したがって、この実施形態のPLL回路10においても、ロックアップタイムを短縮できる。また、例えば、図12に示した構成では、抵抗R10、R20を大きくすることにより、電圧生成部VG1の電流を低減でき、消費電力を低減できる。なお、例えば、通常動作期間では、電圧供給部VS4の出力端子EN1、EN2、VRは、高インピーダンス状態に設定されている。図13は、図11に示したPLL回路10の通常動作期間の動作の一例を示している。なお、図13は、分周器DIVの出力信号電圧制御発信器VCOの出力信号を分周した信号の位相が基準信号の位相に対して進んでいるときのPLL回路10の動作を示している。図13の二重丸の意味は、図10と同じである。図13の破線は、電圧供給部VS4の出力端子EN1、EN2、VRの信号が無効であることを示している。例えば、通常動作期間では、電圧供給部VS4の出力端子EN1、EN2、VRは、高インピーダンス状態に設定されている。通常動作期間におけるPLL回路10の動作は、電圧供給部VS4の出力端子VRが高インピーダンス状態に設定されることを除いて、図7で説明したPLL回路10の動作と同じである。例えば、通常動作期間では、電圧供給部VS4は、電圧生成部VG1のスイッチSW10、SW20をオフし、出力端子VRを高インピーダンス状態に設定する。これにより、通常動作期間では、PLL回路10は、図3および図7で説明した動作と同じように動作する。なお、この実施形態では、電圧供給部VS4の出力端子VRが第1スイッチSW1を介して電圧制御発信器VCOの入力端子VCNTに接続されているため、電圧供給部VS4のリーク電流が電圧制御発信器VCOの制御電圧に与える影響を小さくできる。以上、この実施形態においても、上述した実施形態と同様の効果を得ることができる。さらに、この実施形態では、電圧生成部VG1により生成された電圧が、電圧制御発信器VCOの初期電圧に設定される。これにより、この実施形態では、チャージポンプ回路CP2の各素子の特性に拘わらず、電圧制御発信器VCOの初期電圧を簡易に生成できる。図14は、別の実施形態におけるPLL回路10の一例を示している。上述した実施形態で説明した要素と同一の要素については、同一の符号を付し、これ等については、詳細な説明を省略する。なお、図14の二重丸の意味は、図10と同じである。この実施形態のPLL回路10では、図10に示したPLL回路10に選択部SELが設けられ、電圧供給部VS4の代わりに電圧供給部VS5が設けられている。PLL回路10のその他の構成は、図10-図13で説明した実施形態と同じである。なお、図14では、図を見やすくするために、電圧供給部VS5より詳細には、電圧生成部VG2内の各スイッチSWSW10、SW11、SW12、SW20、SW21、SW22のオン/オフを制御する信号を受ける制御端子の記載を省略している。電圧供給部VS5は、電圧生成部VG1の代わりに電圧生成部VG2を有している。電圧供給部VS5のその他の構成は、電圧供給部VS4と同じである。例えば、電圧供給部VS5は、選択部SELから受けた信号に基づいて、出力端子VRの電圧を設定する。出力端子VRの電圧は、電圧生成部VG2で生成される。電圧生成部VG2は、例えば、内部電源線と出力端子VRとの間に配置された可変抵抗と、出力端子VRと接地線との間に配置された可変抵抗とを有している。可変抵抗は、例えば、抵抗およびスイッチが直列に接続されたペアを、複数有している。例えば、電圧生成部VG2では、内部電源線と出力端子VRとの間に、抵抗R10およびスイッチSW10のペアと、抵抗R11およびスイッチSW11のペアと、抵抗R12およびスイッチSW12のペアとが並列に接続されている。さらに、出力端子VRと接地線との間に、スイッチSW20および抵抗R20のペアと、スイッチSW21および抵抗R21のペアと、スイッチSW22および抵抗R22のペアとが並列に接続されている。なお、抵抗およびスイッチのペアの数は、この例に限定されない。電圧生成部VG2で生成される電圧出力端子VRの電圧は、例えば、内部電源線と出力端子VRとの間の抵抗と、出力端子VRと接地線との間の抵抗との比を変更することにより、可変に設定される。例えば、内部電源線と出力端子VRとの間の抵抗は、電圧生成部VG2内の抵抗R10、R11、R12の組み合わせを変更することにより、可変に設定される。また、出力端子VRと接地線との間の抵抗は、電圧生成部VG2内の抵抗R20、R21、R22の組み合わせを変更することにより、可変に設定される。なお、抵抗R10、R11、R12の組み合わせは、スイッチSW10、SW11、SW12のオン/オフの制御により、変更される。また、抵抗R10、R11、R12の組み合わせは、スイッチSW20、SW21、SW22のオン/オフの制御により、変更される。すなわち、出力端子VRの電圧は、スイッチSW10、SW11、SW12、SW20、SW21、SW22のオン/オフを制御することにより、可変に設定される。分周器DIVは、電圧制御発信器VCOと位相比較器PFDとの間に配置されている。例えば、分周器DIVは、入力端子DINFで受けた信号が示す分周比で、入力端子CINで受けた信号を分周する。そして、分周器DIVは、分周した信号を出力端子COUTから出力する。例えば、分周器DIVの入力端子CINは、電圧制御発信器VCOの出力端子SOUTに接続され、分周器DIVの出力端子COUTは、位相比較器PFDの入力端子FBに接続されている。すなわち、分周器DIVは、電圧制御発信器VCOの出力信号を所定の分周比で分周し、分周した信号を位相比較器PFDに出力する。これにより、PLL回路10は、出力信号電圧制御発信器VCOの出力信号の周波数が基準信号位相比較器PFDの入力端子CKで受ける信号の周波数より高いときにも、出力信号の位相を基準信号の位相に同期させることができる。選択部SELは、例えば、電圧生成部VG2内の抵抗R10-R12、R20-R22の組み合わせを示す信号を、入力端子SINFで受けた信号が示す分周比に基づいて生成する。例えば、選択部SELの入力端子SINFは、分周器DIVの入力端子DINFに接続されている。なお、選択部SELは、分周比を示す信号の代わりに、電圧制御発信器VCOの出力信号の目標周波数を示す信号を受けてもよい。電圧生成部VG2内の抵抗R10-R12、R20-R22の組み合わせを示す信号は、例えば、各スイッチSW10、SW11、SW12、SW20、SW21、SW22をオンするかオフするかを示す信号である。この信号は、例えば、選択部SELの出力端子RESL1-RESL6からそれぞれ出力される。例えば、PLL回路10の出力信号電圧制御発信器VCOの出力信号の周波数が高いときには、分周器DIVの分周比は、PLL回路10の出力信号の周波数が低いときに比べて、大きく設定される。このため、出力端子VRの電圧は、分周器DIVの分周比が大きいとき例えば、分周比が3のときには、分周器DIVの分周比が小さいとき例えば、分周比が2のときに比べて、高く設定される。したがって、選択部SELは、例えば、入力端子SINFで受けた信号が示す分周比が大きいときには、出力端子VRの電圧を高くする抵抗R10-R12、R20-R22の組み合わせを示す信号を、出力端子RESL1-RESL6から出力する。また、選択部SELは、例えば、入力端子SINFで受けた信号が示す分周比が小さいときには、出力端子VRの電圧を低くする抵抗R10-R12、R20-R22の組み合わせを示す信号を、出力端子RESL1-RESL6から出力する。これにより、電圧供給部VS5は、例えば、初期設定期間に、選択部SELから受けた信号に基づいて、出力端子VRの電圧を適切に設定できる。なお、初期設定期間におけるPLL回路10の動作は、電圧供給部VS5が選択部SELから受けた信号に基づいて出力端子VRの電圧を設定することを除いて、図12で説明したPLL回路10の動作と同じである。例えば、電圧供給部VS5は、初期設定期間に、第1スイッチSW1をオンし、第2スイッチSW2をオフし、第1電流源IS12および第2電流源IS22をオフする。また、通常動作期間におけるPLL回路10の動作は、分周器DIVにより分周された信号と基準信号との位相差が検出されることを除いて、図13で説明したPLL回路10の動作と同じである。なお、電圧供給部VS5の構成は、この例に限定されない。例えば、出力端子VRは、チャージポンプ回路CP2のノードN2に接続されずに、ノードN3に接続されてもよい。この場合、電圧供給部VS5は、初期設定期間に、第1スイッチSW1をオフし、第2スイッチSW2をオンし、第1電流源IS12および第2電流源IS22をオフする。また、例えば、スイッチSW20、SW21、SW22の抵抗R20、R21、R22に接続されていない方の端子は、ノードN2に接続されずに、ノードN3に接続されてもよい。この場合、電圧供給部VS5は、初期設定期間に、第1スイッチSW1および第2スイッチSW2をオンし、第1電流源IS12および第2電流源IS22をオフする。また、例えば、電圧生成部VG2は、電圧供給部VS5の外部に設けられてもよい。あるいは、出力端子VRの電圧は、抵抗分割以外の方法により可変に生成されてもよい。さらに、PLL回路10は、分周器DIVが省かれて構成されてもよい。すなわち、電圧制御発信器VCOの出力信号は、分周器DIVを介さずに、位相比較器PFDにフィードバックされてもよい。あるいは、分周器DIVの分周比は、固定されていてもよい。これらの場合、選択部SELは、例えば、電圧生成部VG2内の抵抗R10-R12、R20-R22の組み合わせを示す信号を、PLL回路10の出力信号電圧制御発信器VCOの出力信号の目標周波数に応じて生成する。また、図4-図9で説明したPLL回路10において、電圧制御発信器VCOの入力端子VCNTの初期電圧制御電圧の初期電圧を可変に設定してもよい。例えば、図6に示した電圧供給部VS2は、電圧制御発信器VCOの出力信号の目標周波数に応じて、電流源IS12、IS22の制御端子の電圧をそれぞれ調整することにより、トランジスタMI1のオン抵抗とトランジスタMI2のオン抵抗との比を調整する。これにより、電圧制御発信器VCOの入力端子VCNTの初期電圧は、可変に設定される。また、例えば、図9に示した電圧供給部VS3は、電圧制御発信器VCOの出力信号の目標周波数に応じて、スイッチSW1、SW2の制御端子の電圧をそれぞれ調整することにより、トランジスタMS1のオン抵抗とトランジスタMS2のオン抵抗との比を調整する。これにより、電圧制御発信器VCOの入力端子VCNTの初期電圧は、可変に設定される。以上、この実施形態においても、上述した実施形態と同様の効果を得ることができる。さらに、この実施形態では、電圧制御発信器VCOの入力端子VCNTに与える初期電圧を可変に設定できるため、PLL回路10の出力信号電圧制御発信器VCOの出力信号の目標周波数に応じた適切な初期電圧を、電圧制御発信器VCOの入力端子VCNTに与えることができる。これにより、この実施形態では、PLL回路10の出力信号の周波数が変更されたときにも、ロックアップタイムを短縮できる。以上の実施形態において説明した発明を整理して、付記として開示する。付記1制御電圧に応じた周波数の出力信号を生成する電圧制御発振器と、前記出力信号を分周する分周器と、基準信号と前記分周された出力信号との位相差を検出し、前記位相差に応じて第1検出信号および第2検出信号を生成する位相比較器と、前記第1検出信号に基づいてオン/オフが制御される第1スイッチおよび前記第2検出信号に基づいてオン/オフが制御される第2スイッチを含み、前記制御電圧を調整するチャージポンプ回路と、前記チャージポンプ回路により充放電される容量素子を含み、前記チャージポンプ回路の出力を平滑化して前記制御電圧を生成するローパスフィルタと、前記電圧制御発振器に初期電圧を与える初期設定期間に、前記第1スイッチおよび前記第2スイッチの少なくとも一方をオンし、前記容量素子の充放電を制御することにより、前記制御電圧を前記初期電圧に設定する電圧供給部とを備えていることを特徴とするPLL回路。付記2前記チャージポンプ回路は、第1制御端子が受ける電圧により制御され、前記第1スイッチを介して前記容量素子を充電する第1電流源と、第2制御端子が受ける電圧により制御され、前記第2スイッチを介して前記容量素子を放電する第2電流源とを有し、前記電圧供給部は、前記初期設定期間に、前記第1スイッチおよび前記第2スイッチをオンするとともに、前記第1制御端子および前記第2制御端子に電圧をそれぞれ与えることにより、前記制御電圧を前記初期電圧に設定することを特徴とする付記1記載のPLL回路。付記3前記第1電流源は、前記第1制御端子の電圧をゲートで受けるMOSトランジスタを有し、前記第2電流源は、前記第2制御端子の電圧をゲートで受けるMOSトランジスタを有し、前記電圧供給部は、前記初期設定期間に、前記第1制御端子の電圧および前記第2制御端子の電圧をそれぞれ制御することにより、前記第1電流源および前記第2電流源のそれぞれのMOSトランジスタのオン抵抗を制御し、前記制御電圧を前記初期電圧に設定することを特徴とする付記2記載のPLL回路。付記4前記電圧供給部は、前記初期設定期間に、前記第1スイッチのオン/オフを制御する信号を受ける端子に第1調整電圧を与えるとともに、前記第2スイッチのオン/オフを制御する信号を受ける端子に第2調整電圧を与えることにより、前記第1スイッチおよび前記第2スイッチのオン抵抗を制御し、前記制御電圧を前記初期電圧に設定することを特徴とする付記1記載のPLL回路。付記5前記第1スイッチは、前記第1調整電圧をゲートで受けるMOSトランジスタを有し、前記第2スイッチは、前記第2調整電圧をゲートで受けるMOSトランジスタを有していることを特徴とする付記4記載のPLL回路。付記6前記チャージポンプ回路は、前記第1スイッチを介して前記容量素子を充電する第1電流源と、前記第2スイッチを介して前記容量素子を放電する第2電流源とを有し、前記電圧供給部は、前記初期設定期間に、前記第1スイッチおよび前記第1電流源間のノードと、前記第2スイッチおよび前記第2電流源間のノードとの少なくとも一方のノードに、前記初期電圧を与え、前記第1スイッチおよび前記第2スイッチのうち、前記初期電圧が与えられたノードと前記容量素子との間に配置された方をオンし、前記制御電圧を前記初期電圧に設定することを特徴とする付記1記載のPLL回路。付記7前記電圧供給部は、前記電圧制御発振器の目標周波数に応じて、前記初期電圧を可変に設定することを特徴とする付記6記載のPLL回路。付記8前記電圧供給部は、前記電圧制御発振器の目標周波数に応じて、前記初期電圧を可変に設定することを特徴とする付記1ないし付記5のいずれか1項に記載のPLL回路。付記9前記チャージポンプ回路は、第1制御端子が受ける電圧により制御され、前記第1スイッチを介して前記容量素子を充電する第1電流源と、第2制御端子が受ける電圧により制御され、前記第2スイッチを介して前記容量素子を放電する第2電流源とを有し、前記電圧供給部は、前記初期設定期間に、前記第1スイッチおよび前記第2スイッチをオンするとともに、前記電圧制御発振器の目標周波数に応じて、前記第1制御端子および前記第2制御端子の電圧をそれぞれ調整し、前記制御電圧の前記初期電圧を可変に設定することを特徴とする付記1記載のPLL回路。付記10前記電圧供給部は、前記初期設定期間に、前記電圧制御発振器の目標周波数に応じて、前記第1スイッチのオン/オフを制御する信号を受ける端子の電圧と、前記第2スイッチのオン/オフを制御する信号を受ける端子の電圧とをそれぞれ調整することにより、前記第1スイッチのオン抵抗と前記第2スイッチのオン抵抗との比を調整し、前記制御電圧の前記初期電圧を可変に設定することを特徴とする付記1記載のPLL回路。付記11基準信号に基づく周波数の出力信号を生成するPLL回路を備え、前記PLL回路は、制御電圧に応じた周波数の前記出力信号を生成する電圧制御発振器と、前記出力信号を分周する分周器と、前記基準信号と前記分周された出力信号との位相差を検出し、前記位相差に応じて第1検出信号および第2検出信号を生成する位相比較器と、前記第1検出信号に基づいてオン/オフが制御される第1スイッチおよび前記第2検出信号に基づいてオン/オフが制御される第2スイッチを含み、前記制御電圧を調整するチャージポンプ回路と、前記チャージポンプ回路により充放電される容量素子を含み、前記チャージポンプ回路の出力を平滑化して前記制御電圧を生成するローパスフィルタと、前記電圧制御発振器に初期電圧を与える初期設定期間に、前記第1スイッチおよび前記第2スイッチの少なくとも一方をオンし、前記容量素子の充放電を制御することにより、前記制御電圧を前記初期電圧に設定する電圧供給部とを備えていることを特徴とする半導体装置。以上の詳細な説明により、実施形態の特徴点および利点は明らかになるであろう。これは、特許請求の範囲がその精神および権利範囲を逸脱しない範囲で前述のような実施形態の特徴点および利点にまで及ぶことを意図するものである。また、当該技術分野において通常の知識を有する者であれば、あらゆる改良および変更に容易に想到できるはずであり、発明性を有する実施形態の範囲を前述したものに限定する意図はなく、実施形態に開示された範囲に含まれる適当な改良物および均等物に拠ることも可能である。