消費電力が削減されるスリープモードへの移行と前記スリープモードからの復帰が可能な記録装置であって、モードレジスタを有するSDRAMからなる記憶手段と、装置が電源オフの状態から電源オンの状態に移行する場合には、前記SDRAMに対して初期化処理を実行し、装置が前記スリープモードから前記電源オンの状態に復帰する場合には、前記初期化処理を省略するよう制御する制御手段とを有することを特徴とする記録装置。前記SDRAMに電力を供給するRAM電源と前記SDRAMを除く装置の各部に電力を供給するシステム電源とを有する電源回路とをさらに有し、前記制御手段はさらに、前記装置が電源オフの状態から電源オンの状態に移行する場合には、前記RAM電源と前記システム電源の両方をオンの状態にし、前記電源オンの状態から前記スリープモードに移行する場合には、前記RAM電源はオンの状態に維持する一方、前記システム電源をオフの状態にし、前記スリープモードから前記電源オンの状態に復帰する場合には、前記システム電源をオンの状態にするよう制御することを特徴とする請求項1に記載の記録装置。前記SDRAMは、DDR-SDRAM、DDR2-SDRAM、或は、SDR-SDRAMであることを特徴とする請求項1又は2に記載の記録装置。前記記録装置の動作モードの遷移を示すフラグを設定するレジスタをさらに有し、前記制御手段は、前記電源オフの状態から前記電源オンの状態に移行する場合、及び、前記スリープモードから前記電源オンの状態に復帰する場合には、前記レジスタのフラグの値を参照し、前記フラグの値に従って、前記初期化処理を省略するかどうかを制御することを特徴とする請求項1乃至3のいずれか1項に記載の記録装置。前記装置が前記電源オンの状態から前記スリープモードに移行すると計時を開始するタイマをさらに有し、前記制御手段はさらに、前記タイマによる計時時間が予め定められた時間に到達すると、前記RAM電源をオフの状態にして、前記装置を電源オフの状態にするよう制御することを特徴とする請求項4に記載の記録装置。前記RAM電源の出力電圧を監視する電圧監視回路をさらに有し、前記制御手段は、前記電圧監視回路により監視される電圧が予め定められた基準値を下回った場合には、前記レジスタのフラグの値をクリアするよう制御することを特徴とする請求項5に記載の記録装置。前記初期化処理は、前記SDRAMのモードレジスタのセットや全バンクのプリチャージを含むことを特徴とする請求項1乃至6のいずれか1項に記載の記録装置。消費電力が削減されるスリープモードへの移行と前記スリープモードからの復帰が可能であり、モードレジスタを有するSDRAMからなる記憶手段を備えた記録装置の動作の制御方法であって、装置が電源オフの状態から電源オンの状態に移行する場合には、前記SDRAMに対して初期化処理を実行し、装置が前記スリープモードから前記電源オンの状態に復帰する場合には、前記初期化処理を省略するよう制御することを特徴とする記録装置の動作の制御方法。しかしながら上記従来例のメモリ診断初期化装置では、メモリ診断を省略することは可能であるが、SDRAMメモリのデバイスの初期化手順を省略する構成については開示していない。従って、従来の記録装置ではスリープモードからの復帰に際してSDRAMメモリのデバイスの初期化が依然として必要であり、その結果、スリープモードからの復帰に時間を要するという課題があった。本発明は上記従来例に鑑みてなされたもので、スリープモードから短時間で記録可能状態に復帰するためにSDRAMメモリデバイスの一連の初期化手順を省略可能な記録装置及びその動作の制御方法を提供すること目的としている。上記目的を達成するために本発明の記録装置は次のような構成からなる。即ち、消費電力が削減されるスリープモードへの移行と前記スリープモードからの復帰が可能な記録装置であって、モードレジスタを有するSDRAMからなる記憶手段と、装置が電源オフの状態から電源オンの状態に移行する場合には、前記SDRAMに対して初期化処理を実行し、装置が前記スリープモードから前記電源オンの状態に復帰する場合には、前記初期化処理を省略するよう制御する制御手段とを有することを特徴とする。また本発明を別の側面から見れば、消費電力が削減されるスリープモードへの移行と前記スリープモードからの復帰が可能であり、モードレジスタを有するSDRAMからなる記憶手段を備えた記録装置の動作の制御方法であって、装置が電源オフの状態から電源オンの状態に移行する場合には、前記SDRAMに対して初期化処理を実行し、装置が前記スリープモードから前記電源オンの状態に復帰する場合には、前記初期化処理を省略するよう制御することを特徴とする記録装置の動作の制御方法を備える。従って本発明によれば、スリープモードから復帰する場合に、SDRAMに対する初期化処理を省略するので、高速に電源オンの状態に復帰することができるという効果がある。以下添付図面を参照して本発明の好適な実施例について、さらに具体的かつ詳細に説明する。ただし、この実施例に記載されている構成要素の相対配置等は、特定の記載がない限りは、この発明の範囲をそれらのみに限定する趣旨のものではない。なお、この明細書において、記録プリントという場合もあるとは、文字、図形等有意の情報を形成する場合のみならず、有意無意を問わない。さらに人間が視覚で知覚し得るように顕在化したものであるか否かも問わず、広く記録媒体上に画像、模様、パターン等を形成する、または媒体の加工を行う場合も表すものとする。また、記録媒体とは、一般的な記録装置で用いられる紙のみならず、広く、布、プラスチックフィルム、金属板、ガラス、セラミックス、木材、皮革等、インクを受容可能なものも表すものとする。さらに、インク液体と言う場合もあるとは、上記記録プリントの定義と同様広く解釈されるべきものである。従って、記録媒体上に付与されることによって、画像、模様、パターン等の形成または記録媒体の加工、或いはインクの処理例えば記録媒体に付与されるインク中の色剤の凝固または不溶化に供され得る液体を表すものとする。<装置構成の説明図1~図6>図1は本発明の実施例1に従うシリアルスキャン方式の記録装置の概略構成を示す外観斜視図である。図1に示す記録装置100は、架設されたガイドレール101と102に沿ってキャリッジ103が図中の矢印Xで示される方向主走査方向に移動自在にガイドされている。キャリッジ103は、キャリッジモータ不図示とその駆動力を伝達する無端ベルト等の駆動力伝達機構により主走査方向に往復移動される。キャリッジ103には記録ヘッド104が搭載され、記録装置100に装着された各色のインクを収容したインクタンク不図示からチューブを介してインクが供給される。記録装置100では記録ヘッド104はインクジェット記録ヘッドであり、インク滴を吐出可能な吐出口が主走査方向と交差する方向に配列されてノズル列が形成されている。吐出口からインクを吐出させるための機構として、電気熱変換素子ヒータや圧電効果を利用したピエゾ素子などを用いることができる。電気熱変換素子を用いた場合には、電気熱変換素子の発熱によってインクを発泡させ、発泡の際に生じる発泡エネルギーを利用して吐出口からインクを吐出させる。記録媒体としての代表的な例である用紙は、ロール状に巻回されたロール紙105を記録装置100に装着し、ロール紙105から引き出された用紙の端が記録装置100の挿入口から挿入される。ロール紙は搬送ローラ106によって主走査方向と直交する図中の矢印Yで示される方向副走査方向に搬送される。記録装置100は、記録ヘッド104を主走査方向に往復移動させつつ用紙の記録領域に向かってインク滴を吐出させる記録動作と、記録ヘッド104の記録幅に対応する距離だけ用紙を副走査方向に搬送する搬送動作とを繰り返して用紙上に画像を記録する。記録装置100は、コントローラとプリンタエンジンと電源回路部等から構成される。図2は記録装置の制御構成を示すブロック図である。図2では、特にコントローラの詳細な構成とともに、そのコントローラと電源回路部との接続関係が示されている。コントローラ200は、パーソナルコンピュータ等のホスト装置以下、ホスト250から印刷指示および記録用の画像データを受信し、受信した画像データをプリンタエンジン260で記録可能な形式の二値画像データに変換して出力する機能を提供する。コントローラ200は、CPU201、汎用入出力ポートコントローラ202、RAMコントローラ203、ROMコントローラ204、通信インタフェース205、操作部制御回路206、および表示部制御回路207を備えている。また、コントローラ200は、拡張バス回路208、画像処理プロセッサ209、およびプリンタエンジンインタフェース210を備える。上述したこれらの各ブロックはバスライン212a~212jを介してシステムバスブリッジ211に接続されている。実施例1では、これらのブロックはシステムLSIとして一つのパッケージに封止されたASICアプリケーション専用集積回路213として実現されている。さらに、コントローラ200は、RAM215、ROM217、操作部219、表示部220、及び機能拡張ユニットを装着する拡張スロット221を備える。CPU201は、コントローラ200全体の制御を司る。CPU201は、ROM217またはRAM215に格納された制御手順プログラムを読み出し実行することによって、入出力ポート214の制御、通信インタフェース205の制御、操作部219および表示部220の制御を行う。また、CPU201は、受信した画像データを二値画像データに変換するための画像処理プロセッサ209の制御や、生成された二値画像データをプリンタエンジン260へ転送するためのプリンタエンジンインタフェース210の制御等を行う。CPU201はコントローラ200に電力供給が開始されリセット状態が解除されるとリセットベクタと呼ばれる所定の番地からプログラムを読み出して制御手順を実行する。実施例1ではCPU201のリセットベクタに対応するアドレスはROM217に割り当てられており、リセットが解除されるとCPU201はROM217からプログラムコードを読み出して制御手順の実行を開始する。汎用入出力ポートコントローラ202は、ASIC213の入出力ポート214を制御する機能を備えている。入出力ポート214は、汎用入出力ポートコントローラ202に設けられたレジスタに設定されたパラメータに従って入力ポートまたは出力ポートとして機能する。出力に設定された入出力ポート214を介して電源回路部300やその他の回路ブロック不図示を制御し、入力に設定された入出力ポート214を介して電源回路部300のフラグやその他の回路ブロック不図示の状態を取得する。出力に設定されたポートによる回路の制御や、入力に設定されたポートによる回路状態の取得は後述するレジスタ群を介して実現される。RAMコントローラ203は、RAMバス216を介してASIC213に接続されたRAM215の制御を行う機能を備えている。RAMコントローラ203はCPU201とDMACを有する各ブロックとRAM215との間で、書き込みまたは読み出しされるデータの中継を行う。RAMコントローラ203は、CPU201と各ブロックからの読み出し要求や書き込み要求に応じて必要な制御信号を生成してRAM215への書き込みやRAM215からの読み出しを実現する。また、RAMコントローラ203はRAM制御レジスタを有し、CPU201がレジスタにライトすると必要な制御信号を生成してRAM215にコマンドを発行する機能を備えている。なお、RAM制御レジスタの詳細については図面を参照して後述する。ROMコントローラ204は、ROMバス218を介してASIC213に接続されたROM217の制御を行う機能を備えている。ROMコントローラ204は、CPU201からの読み出し要求に応じて必要な制御信号を生成して、予めROM217に格納された制御手順やデータを読み出し、システムバスブリッジ211を介してCPU201に読み出した内容を転送する。また、ROM217がフラッシュメモリ等の電気的書換可能なデバイスで構成される場合、ROMコントローラ204は必要な制御信号を発生してROM217の内容を書き換える機能を備えている。通信インタフェース205は、パーソナルコンピュータやワークステーション等のホスト250との間でデータの送受信を行う機能を備え、ホスト250から受信した画像データを、RAMコントローラ203を介してRAM215に格納する機能を備えている。通信インタフェース205の通信方式としては、USBやIEEE1394などの高速シリアル通信、IEEE1284などのパラレル通信、或は、100BASE-TXや1000BASE-T等のネットワーク通信などいずれの方式であってもよい。また、これらの複数の通信方式を有していてもよい。さらには、有線による通信方式に限らず、無線による通信方式であっても良い。操作部制御回路206は、操作部219を構成するスイッチから出力される電気信号の状態をCPU201からのリード命令に対してレジスタ情報として通知する機能を備えている。また、操作部制御回路206は、スイッチから出力される電気信号の状態に変化が発生すると、CPU201に対して割り込み信号を生成する機能を備えている。表示部制御回路207は、表示部220を構成するLCDやLEDに電気信号を出力する機能を備える。拡張バス回路208は、拡張スロット221に装着した機能拡張ユニットを制御する機能を備え、拡張バス222を介して機能拡張ユニットにデータを送信する制御および機能拡張ユニットが出力するデータを受信する制御を行う。拡張スロット221には、大容量記憶機能を提供するハードディスクドライブユニットHDD、あるいはUSBやIEEE1394のほか、IEEE1284などに準拠した通信インタフェースによりホストと通信を行う通信ユニットなどが装着可能である。画像処理プロセッサ209は、ホスト250から受信した画像データをプリンタエンジン260で印刷可能な二値画像データに変換する。プリンタエンジンインタフェース210は、コントローラ200とプリンタエンジン260との間でデータの送受信を行うブロックである。プリンタエンジンインタフェース210は、DMACダイレクトメモリアクセスコントローラを有している。これにより、プリンタエンジンインタフェース210は、画像処理プロセッサ209で生成されRAM215に格納されている二値画像データを、RAMコントローラ203を介して順次読み出してプリンタエンジン260に転送する。なお、通信インタフェース205、拡張バス回路208、および画像処理プロセッサ209は、プリンタエンジンインタフェース210と同様にDMAC機能を有し、メモリアクセス要求を発行する機能を備えている。システムバスブリッジ211は、ASIC213を構成する各ブロック間を接続する機能を備えるほか、複数のブロックから同時にアクセス要求が発行された場合に、バス権を調停する機能を備えている。CPU201とDMACを有する各ブロックがRAMコントローラ203を介してRAM215へのアクセス要求をほぼ同時に発行する場合があり、システムバスブリッジ211は予め指定された優先順位に従って適切に調停を行う。RAM215は、同期DRAMSDRAMで構成され、CPU201が実行する制御手順の格納、画像処理プロセッサ209において生成された二値画像データの一時的な記憶領域やCPU201の作業領域を提供する。また、RAM215は、通信インタフェース205がホスト250から受信した画像データの一時的なバッファリングや拡張バス222を介して接続された機能拡張ユニットとの間で受け渡しされるデータの一時保存などのために用いられる。実施例1では、RAM215はDDR2-SDRAMで構成されている。RAMバス216はDDR2-SDRAMで構成されたRAM215とASIC213とを電気的に接続するバスで、制御信号線、アドレスバス、バンクアドレスバス、およびデータバスで構成される。制御信号線は、クロックイネーブル信号CKE、チップ選択信号CS、行アドレスストローブ信号RAS、列アドレスストローブ信号CAS、ライトイネーブル信号WE、ならびに差動クロック信号対CKおよびCKを有している。これら制御信号線の状態の組み合わせにより、データのリードやライトのほか、オートリフレッシュ処理やプリチャージ処理、モードレジスタセット処理のコマンドを通知することができる。また、バンクアドレスバスは3本の信号線で構成され、データのリードおよびライトの際にアクセスするメモリバンクを特定するほか、拡張モードレジスタセット処理を実行する際に拡張モードレジスタの番号の指定に使用される。ROM217はフラッシュメモリ等で構成され、CPU201が実行する制御手順および記録制御に必要なパラメータを格納する。フラッシュメモリは電気的書換可能な不揮発性のデバイスであり、決められたシーケンスに従うことにより制御手順やパラメータを書き換えることが可能である。操作部219は、記録装置100の動作を設定するボタンに連動するスイッチで構成され、これらスイッチの状態を電気信号として出力する機能を備える。また、操作部219は、操作ボタンの操作によるスイッチの状態の変化を電気信号の変化として出力する機能を備えている。操作部219は、記録装置100の電源のオンおよびオフを指示する電源ボタンを備えている。また、操作部219には、動作モードを切り替えるオンラインボタンやメニュー画面の表示を指示するメニューボタン、メニュー画面から項目を選択するための上下左右方向の十字ボタン、および選択項目を確定するOKボタンを備えている。このほか操作部219は、印刷の停止を指示するストップボタンおよび記録用紙の給紙方法を選択する給紙選択ボタンを備えている。表示部220は、LCDやLED等から構成される。LCDは、記録装置100の動作状態を表示するほか、操作部219のメニューボタンなどの操作によりメニュー画面の表示を行う。LEDは記録装置100の動作状態の表示や警告表示を行うために用いられる。図3は電源回路部300の詳細な構成を示すブロック図である。図3に示すように、電源回路部300は、システム電源301、RAM電源302、およびフラグ303で構成される。記録装置100はAC-DCコンバータ不図示を備え、これにより交流商用電源を直流に変換する。システム電源301とRAM電源302は、AC-DCコンバータにより変換された直流入力電源をDC-DCコンバータ等により所定の電圧の直流電力に変換して出力し、記録装置100の各部に供給する。システム電源301は、RAM215を除くコントローラ200の各回路ユニットに電力を供給する。RAM電源302はRAM215と電源回路部300内のフラグ303に電力を供給する。フラグ303はフリップフロップ等で構成され、記録装置100の状態を保持する。電源回路部300は電力を供給する端子のほか、制御信号等を入出力する制御信号入出力端子304を有しており、ASIC213の入出力ポート214や電源スイッチ不図示等に接続されている。電源回路部300は制御信号入出力端子304の入力端子からの信号によりシステム電源301とRAM電源302のオフ状態からオン状態への移行、あるいはオン状態からオフ状態への移行を制御することができる。また、入力端子から入力される値をフラグ303にセットする機能や、制御信号入出力端子304の出力端子を介してフラグ303にセットされた値をASIC213に通知する機能を有している。このほか、電源回路部300はエンジン電源不図示を有し、プリンタエンジン260に電力を供給する。記録装置100は、電源オンモード、電源オフモード、およびデータ保持モードの三つの動作モードを有している。電源オンモードでは電源回路部300から各回路ユニットに電力が供給され、通信インタフェースから受信したデータを印刷可能な状態あるいは印刷中の状態が維持できる。電源オフモードは、電源回路部300から各回路ユニットへの電力の供給が停止されている状態である。また、データ保持モードは、RAM電源302からRAM215とフラグ303に給電され、システム電源301は電力の供給を停止している状態である。従って、その動作の形態から、データ保持モードはスリープモード或は省電力モードとも呼ばれる。つまり、データ保持モードにある記録装置の消費電力は電源オンモードに比べて削減される。データ保持モードでは、RAM215を構成するSDRAMはセルフリフレッシュ状態になりクロック信号の供給やオートリフレッシュコマンドの定期的な発行を停止しても記憶されたデータを保持することができる動作モードである。このとき、RAMバス216のクロックイネーブル信号CKEはLレベルになっている。図4は各動作モードにおける電源回路部300の電力供給状態を示す図である。電源オンモードではシステム電源301とRAM電源302はいずれもオン状態になっており、電源オフモードでは、システム電源301とRAM電源302はいずれもオフ状態になっている。データ保持モードでは、システム電源301はオフ状態になり、RAM電源302はオン状態になっている。なお、フラグ303はRAM電源302がオンの間は値を保持することができ、RAM電源302がオフになると保持していた値がクリアされる。ASIC213の各回路ブロックはそれぞれ、CPUからアクセス可能なレジスタを備え、レジスタに所定の値をライトして回路ブロックの動作を制御することや、レジスタをリードして各回路ブロックの状態を取得することができる。図5は記録装置100のコントローラに含まれるASICが備えるレジスタ群の構成を示す図である。汎用入出力ポートコントローラ202は、図5aに示すポート方向選択レジスタ501、出力ポートデータレジスタ502、および入力ポートデータレジスタ503を備えている。ポート方向選択レジスタ501は、入出力ポート214を出力ポートとして使用するか入力ポートとして使用するかを設定するレジスタである。ポート方向選択レジスタ501の各ビットはそれぞれ1本の入出力ポートに対応し、ポート方向選択レジスタ501に値1をライトしたビットに対応する入出力ポートは出力に設定される。また、ポート方向選択レジスタ501に値0をライトしたビットに対応する入出力ポートは入力に設定される。ASIC213に電力供給が開始された直後のデフォルト状態ではこのレジスタの各ビットはいずれも値0であり、全ての入出力ポートが入力の状態に設定されている。以下では出力に設定された入出力ポートを出力ポート、入力に設定された入出力ポートを入力ポートと表記する。出力ポートデータレジスタ502は、入出力ポート214の出力ポートの出力レベルを設定するレジスタである。出力ポートデータレジスタ502に値1をライトしたビットに対応する出力ポートにHレベルの信号が出力される。また、出力ポートデータレジスタ502に値0をライトしたビットに対応する出力ポートにはLレベルの信号が出力される。入力ポートデータレジスタ503は、入出力ポート214の入力ポートに接続された信号の状態が反映されるレジスタである。入力ポートに接続された信号がLレベルの場合は対応するビットから値0が読み出され、信号がHレベルの場合は対応するビットから値1が読み出される。なお、出力ポートデータレジスタ502の各ビットに値をライトした場合の記録装置の動作については図を参照して後述する。RAMコントローラ203は、図5bに示すRAM215の動作を制御するレジスタとRAM215にコマンドを発行するためのレジスタを有している。セルフリフレッシュ制御レジスタ551はRAM215のセルフリフレッシュ動作の開始と終了を制御するレジスタである。セルフリフレッシュ制御レジスタ551の値が1のときに値0をライトすると、RAMコントローラ203は所定のタイミング仕様を満たしてRAMバス216のクロックイネーブル信号CKEをLレベルに変化させる。これにより、RAM215を構成するSDRAMはセルフリフレッシュ状態に移行する。また、RAM215がセルフリフレッシュ状態のときにセルフリフレッシュ制御レジスタ551に値1をライトすると、所定のタイミング仕様を満たしてRAMバス216のクロックイネーブル信号CKEをHレベルに変化させる。これにより、RAM215を構成するSDRAMのセルフリフレッシュ状態を解除することができる。記録装置100では、コントローラ200に電力供給が開始された直後のセルフリフレッシュ制御レジスタ551のデフォルト値は0であり、RAMバス216のクロックイネーブル信号CKEはLレベルである。PALL発行レジスタ552は、RAM215にプリチャージコマンドの発行を指示するレジスタで、PALL発行レジスタ552に任意の値をライトするとRAMコントローラ203からRAM215にプリチャージコマンドが発行される。プリチャージコマンド発行時は、RAMバス216のチップ選択信号CS、行アドレスストローブ信号RAS、およびライトイネーブル信号WEにLレベルを、列アドレスストローブ信号CASにHレベルをそれぞれ出力する。REF発行レジスタ553は、RAM215にオートリフレッシュコマンドの発行を指示するレジスタで、REF発行レジスタ553に任意の値をライトするとRAMコントローラ203からRAM215にオートリフレッシュコマンドが発行される。オートリフレッシュコマンド発行時は、チップ選択信号CS、行アドレスストローブ信号RAS、および列アドレスストローブ信号CASにLレベルを、ライトイネーブル信号WEにHレベルをそれぞれ出力する。MRS発行レジスタ554は、RAM215にモードレジスタセットコマンドの発行を指示するレジスタである。CPU201がMRS発行レジスタ554にライトすると、RAMコントローラ203はライトした値の一部のビットをRAMバス216のアドレスバスに出力しつつRAM215にモードレジスタセットコマンドを発行する。モードレジスタセットコマンド発行時は、チップ選択信号CS、行アドレスストローブ信号RAS、列アドレスストローブ信号CAS、およびライトイネーブル信号WEにそれぞれLレベルを出力する。また、バンクアドレスバスにモードレジスタセットコマンド発行を意味する信号レベルBA0=L;BA1=L;BA2=Lを出力する。これにより、RAM215を構成するSDRAMデバイスのCASレイテンシーやバースト長などのパラメータを設定することができる。EMRS1発行レジスタ555は、RAM215に拡張モードレジスタ1セットコマンドの発行を指示するレジスタである。CPU201がEMRS1発行レジスタ555にライトすると、RAMコントローラ203はライトした値の一部のビットをRAMバス216のアドレスバスに出力しつつRAM215に拡張モードレジスタ1セットコマンドを発行する。拡張モードレジスタ1セットコマンド発行時は、チップ選択信号CS、行アドレスストローブ信号RAS、列アドレスストローブ信号CAS、およびライトイネーブル信号WEにそれぞれLレベルを出力する。また、バンクアドレスバスに拡張モードレジスタ1セットコマンド発行を意味する信号レベルBA0=H;BA1=L;BA2=Lを出力する。これにより、RAM215を構成するSDRAMデバイスのアディティブレイテンシーなどのパラメータやDQS信号やRDQS信号のモードを設定することができる。EMRS2発行レジスタ556は、RAM215に拡張モードレジスタ2セットコマンドの発行を指示するレジスタである。CPU201がEMRS2発行レジスタ556にライトすると、RAMコントローラ203はライトした値の一部のビットをRAMバス216のアドレスバスに出力しつつRAM215に拡張モードレジスタ2セットコマンドを発行する。拡張モードレジスタ2セットコマンド発行時は、チップ選択信号CS、行アドレスストローブ信号RAS、列アドレスストローブ信号CAS、およびライトイネーブル信号WEにそれぞれLレベルを出力する。また、バンクアドレスバスに拡張モードレジスタ2セットコマンド発行を意味する信号レベルBA0=L;BA1=H;BA2=Lを出力する。これにより、RAM215を構成するSDRAMデバイスの高温時のセルフリフレッシュ周期に関するパラメータを設定することができる。EMRS3発行レジスタ557は、RAM215に拡張モードレジスタ3セットコマンドの発行を指示するレジスタである。CPU201がEMRS3発行レジスタ557にライトすると、RAMコントローラ203はライトした値の一部のビットをRAMバス216のアドレスバスに出力しつつRAM215に拡張モードレジスタ3セットコマンドを発行する。拡張モードレジスタ3セットコマンド発行時は、チップ選択信号CS、行アドレスストローブ信号RAS、列アドレスストローブ信号CAS、およびライトイネーブル信号WEにそれぞれLレベルを出力する。また、バンクアドレスバスに拡張モードレジスタ3セットコマンド発行を意味する信号レベルBA0=H;BA1=H;BA2=Lを出力する。図6は記コントローラと電源回路部とを接続する汎用入出力ポートの制御を説明する図である。実施例1では、入出力ポート214のうち4つのポートを出力ポートに設定し、フラグ303を制御する2本の信号、ならびにシステム電源301とRAM電源302を制御する2本の信号として使用する。また、入出力ポート214のうち1つのポートを入力ポートに設定し、フラグ303の状態を読み出す信号として使用する。そこで、図6aに示すように、ポート方向選択レジスタ501のビット0~ビット3にそれぞれ値1をライトして0~3番の4つのポートを出力ポートに設定し、ビット16に値0をライトして16番のポートを入力ポートに設定する。一方、図6bに示すように、出力ポートデータレジスタ502のビット0に値1をライトすると0番の出力ポートがHレベルになり、フラグ303に値1がセットされる。また、出力ポートデータレジスタ502のビット1に値1をライトすると1番の出力ポートがHレベルになりフラグ303が値0にクリアされる。値1をライトした後は、各ビットに値0をライトして対応する出力ポートをLレベルに戻しておく。なお、このときはフラグ303の状態は変化しない。出力ポートデータレジスタ502のビット2に値1をライトすると2番の出力ポートがHレベルになりシステム電源301がオフ状態に移行する。同様に、ビット3に値1をライトすると3番の出力ポートがHレベルになりRAM電源302がオフ状態に移行する。図6cにはフラグ303の状態の取得について示されている。入力ポートデータレジスタ503のビット16の値として0がリードされた場合は、フラグ303の値が0であることを示し、ビット16の値として1がリードされた場合はフラグ303の値が1であることを示している。<装置の動作説明>次に、記録装置100のRAMの初期化処理について図面を参照して説明する。図7は、RAM215を構成するDDR2-SDRAMを初期化する処理を行う際のCPU201の動作手順を説明するフローチャートである。ステップS701では、CPU201はPALL発行レジスタ552に任意の値をライトしてRAM215を構成するSDRAMにプリチャージコマンドを発行する。ステップS702とステップS703では、CPU201はEMRS2発行レジスタ556およびEMRS3発行レジスタ557にライトしてRAM215に拡張モードレジスタ2セットコマンドおよび拡張モードレジスタ3セットコマンドを発行する。次に、ステップS704では、CPU201はEMRS1発行レジスタ555にライトしてRAM215に拡張モードレジスタ1セットコマンドを発行する。さらに、ステップS705でCPU201はMRS発行レジスタ554にライトしてモードレジスタセットコマンドを発行する。ステップS705ではRAMバス216のアドレスバスのうちA8がHレベルとなるように値を設定する。ステップS706では、CPU201はPALL発行レジスタ552に任意の値をライトしてRAM215を構成するSDRAMにプリチャージコマンドを発行する。次に、ステップS707とステップS708で、CPU201はREF発行レジスタ553にライトしてRAM215に2回オートリフレッシュコマンドを発行する。ステップS709では、CPU201はMRS発行レジスタ554にライトしてモードレジスタセットコマンドを発行する。ステップS709ではRAMバス216のアドレスバスのうちA8がLレベルとなるように値を設定する。次に、ステップS710とステップS711では、EMRS1発行レジスタ555にライトしてRAM215に拡張モードレジスタ1セットコマンドを発行する。即ち、ステップS710ではアドレスバスのうちA7、A8、およびA9をいずれもLレベルとする値をライトし、ステップS711ではアドレスバスのうちA7、A8、およびA9をいずれもHレベルとする値をライトする。以上のような処理を実行することにより、RAM215を構成するDDR2-SDRAMの初期化処理が実行される。次に、記録装置100が電源オンモードから他の動作モードに移行する際の電源回路部を制御する処理について図面を参照して説明する。図8は記録装置における電源オンモードから各モードに移行する処理の動作を説明するフローチャートである。電源オンモードから電源オフモードへの移行電源オンモードから電源オフモードに移行する際にはシステム電源301とRAM電源302の両方をオフ状態にする必要がある。図8aは電源オンモードから電源オフモードに移行する際に電源回路部300の動作を制御するためのCPU201の動作手順を説明するフローチャートである。ステップS801でCPU201は、出力ポートの制御によりシステム電源301とRAM電源302をともにオフするために出力ポートデータレジスタ502のビット2とビット3にそれぞれ値1をライトする。なお、ステップS801の処理により、システム電源301がオフ状態になりASIC213への電力の供給が遮断され、結果としてCPU201は停止して、この処理が終了する。また、ステップS801の処理によりRAM電源302がオフ状態になり、電源回路部300のフラグ303への電力の供給が停止されるので、フラグ303が保持するデータはクリアされる。電源オンモードからデータ保持モードスリープモードへの移行データ保持モードに移行する際にはシステム電源301をオフ状態にし、RAM電源302はオン状態を維持する必要がある。図8bは電源オンモードからデータ保持モードに移行する際に電源回路部300の動作を制御するためのCPU201の動作手順を説明するフローチャートである。ステップS851において、CPU201は、出力ポートの制御によりフラグ303に値1をセットするために出力ポートデータレジスタ502のビット0に値1をライトする。次に、ステップS852では、CPU201は出力ポートの制御によりシステム電源301をオフにするとともにRAM電源をオンのまま維持するために出力ポートデータレジスタ502のビット2に値1を、ビット3に値0をそれぞれライトする。なお、図8aのステップS801と同様にステップS852の処理により、システム電源301がオフ状態になり、CPU201が停止して、この処理が終了する。一方、RAM電源302はオン状態を維持するので、フラグ303はステップS851でセットされた値1を保持しつづける。また、RAM215を構成するSDRAMはセルフリフレッシュ状態へ移行する。記録装置100では、電源スイッチを操作すると電源オフモードおよびデータ保持モードから電源オンモードへ移行する。図8aと図8bに示したフローチャートに従った処理を行うことにより、フラグ303は電源オンモードへの移行時に図9に示す値を保持している。図9は電源回路部のフラグ状態と記録装置の動作モードの関係を説明する図である。即ち、電源オフモードから電源オンモードへの移行の際にはフラグ303に値0が格納されており、データ保持モードから電源オンモードへの移行の際にはフラグ303に値1が格納されている。次に、記録装置100の起動時の動作について図面を参照して説明する。図10は、記録装置100が電源オンモードに移行した際のコントローラ200の起動処理に係る動作手順を示すフローチャートである。記録装置100の操作部219の電源スイッチが操作されると、電源オフモードの場合は電源回路部300のシステム電源301とRAM電源302がそれぞれオフ状態からオン状態になり、記録装置100は電源オンモードに移行する。また、記録装置100がデータ保持モードの場合はシステム電源301がオフ状態からオン状態になり、記録装置100は電源オンモードに移行する。記録装置100が電源オンモードに移行すると、CPU201はROM217に予め格納されたプログラムに従った制御手順を実行し、その途中で図10に示す処理手順を実行する。即ち、ステップS1001でCPU201は、ASIC213を構成する各回路ブロックのうち初期設定する必要のある回路ブロックのレジスタにパラメータを設定してASIC213を初期化する。ステップS1001では、電源投入時にはすべて入力に設定されている入出力ポートのうち出力として使用するポートの入出力方向を切り替えるためにポート方向選択レジスタ501にパラメータを設定する処理等が含まれる。次に、ステップS1002では、CPU201はセルフリフレッシュ制御レジスタ551に値1をライトする。これにより、電源オン後のデフォルト状態でLレベルになっているクロックイネーブル信号CKEがHレベルになる。ステップS1003では、CPU201は汎用入出力ポートコントローラ202の入力ポートデータレジスタ503のビット16を参照することで、電源回路部300のフラグ303に保持された値を取得する。取得したフラグ303の値が0の場合、即ち、電源オフモードからの起動の場合、処理はステップS1004へ進み、フラグ303の値が1の場合、即ち、データ保持モードからの起動の場合、処理はステップS1005へ進む。電源オフモードからの起動の場合、処理はステップS1004において、CPU201は図7に示したRAM215を構成するSDRAMを初期化するための一連の処理フローを実行してRAM215のSDRAMを初期化し、ステップS1006へ進む。一方、データ保持モードからの起動の場合、処理はステップS1005において、CPU201は汎用入出力ポートコントローラ202の出力ポートデータレジスタ502のビット1に値1をライトしてフラグ303が保持する値を0にクリアする。その後、処理はステップS1006へ進む。このように、電源オフモードからの起動では、ステップS1002とステップS1004の処理を実行することにより、RAM215のSDRAMに対してデータのライトやリードを実行することが可能になる。また、データ保持モードからの起動ではステップS1002の処理を行うことにより、RAM215のSDRAMに対してデータのライトやリードを実行することが可能になる。ステップS1006以降の処理ではRAM215も使用してさらに処理を継続する。即ち、ステップS1006では、CPU201はASIC213の各回路ブロックのうちステップS1001で初期化を行っていない回路ブロックの初期化処理と、コントローラ200の各回路ブロックの初期化処理を実行する。このようにして、コントローラ200の初期化に係る一連の処理動作を終了する。従って以上説明した実施例によれば、記録装置が電源オフモードから起動した場合はSDRAMの初期化処理を実行し、データ保持モードから起動スリープモードからの復帰した場合はSDRAMの初期化処理を省略することが可能となる。従って、データ保持モードからの起動即ち、スリープモード省電力モードからの復帰ではSDRAMの初期化処理にかかる時間を必要とせずより高速な記録装置の起動が可能になる。また、SDRAMの一連の初期化処理に含まれるリフレッシュ動作等を省略することにより、消費電力を低減することが可能になる。なお、ここでいう初期化処理とは背景技術でも述べたようにSDRAMのモードレジスタのセットや全バンクのプリチャージを含むものとしている。実施例1では、電源オンモードと電源オフモードとの間、及び電源オンモードとデータ保持モードとの間で動作状態が遷移する記録装置について説明したが、ここでは、電源オフモードとデータ保持モードとの間で動作状態が遷移する例について説明する。なお、実施例2に従うコントローラの構成は実施例1と同様であるので説明を省略する。また、実施例2に従うコントローラのCPUが実行する動作手順についても実施例1と同様であるので説明を省略する。図11は、実施例2に従う記録装置の電源回路部の構成を示すブロック図である。図11において、実施例1の図3で説明したのと同じ構成要素については同じ参照番号を付している。電源回路部300は実施例1と同様に、システム電源301、RAM電源302、およびフラグ303を有している。また、電源回路部300は図11に示すように、この他にタイマ321を有している。タイマ321はコントローラ200が電源オンモードからシステム電源301がオフ状態であり、かつRAM電源302がオン状態のデータ保持モードに移行すると計時を開始する。タイマ321が計時を開始し、その計時時間が予めタイマ321内に設定された所定の時間に到達すると、タイマ321はRAM電源302をオフ状態にするための信号を出力する。これにより、RAM電源302がオフ状態になるとともに、フラグ303とタイマ321への電力の供給が停止され、フラグ303の値は0にクリアされるとともに、タイマ321の動作が停止する。また、RAM電源302がオフ状態になることで、コントローラは電源オフモードに移行したことになる。このような構成の電源回路部300において、実施例1の図10に示したのと同じ動作手順を実行することにより、データ保持モードから電源オンモードへの復帰ではRAM215を構成するSDRAMの初期化処理が省略され高速な復帰処理が実現される。また、タイマ321が所定の時間まで計時することで、データ保持モードから電源オフモードに移行した場合はフラグ303がクリアされるので、電源オンモードへ復帰する際に適切にRAMを構成するSDRAMの初期化処理が実行される。従って以上説明した実施例によれば、データ保持モードからの高速な復帰を実現するとともに、データ保持モードからより消費電力の少ない電源オフモードへの移行が可能になる。ここでは、記録装置の電源の状態を監視して異常時にフラグをクリアする例について説明する。なお、実施例3に従うコントローラの構成は実施例1と同様であるのでその説明は省略する。また、実施例3に従うコントローラのCPUが実行する動作手順についても実施例1と同様であるのでその説明を省略する。図12は、実施例3に係る記録装置の電源回路部の構成を示すブロック図である。図12において、実施例1の図3及び実施例2の図11で説明したのと同じ構成要素については同じ参照番号を付している。電源回路部300は実施例1と実施例2と同様に、システム電源301、RAM電源302、およびフラグ303を有し、実施例2と同様にタイマ321を有している。また、電源回路部300はこの他に電圧監視回路331を有している。電圧監視回路331はRAM電源302の出力電圧を監視し、監視している電圧が所定の基準値を下回った場合にはフラグ303をクリアする信号を出力するように構成されている。実施例3の電源回路部300の構成において、実施例1の図10に示したのと同じ動作手順を実行することにより、データ保持モードから電源オンモードへの復帰ではRAM215を構成するSDRAMの初期化処理が省略され高速な復帰処理が実現される。また、データ保持モードにおいて電圧監視回路331がRAM電源302の出力電圧の低下を検出するとフラグ303をクリアする。このとき、記録装置100の次回の起動時にCPU201は、図10のステップS1003でフラグ303の値が0であるのでステップS1004を実行する。この場合、電源オフモードからの起動と同様に、ステップS1004で図7に示したRAM215の初期化処理が実行される。従って、データ保持モードにおいてRAM電源302の電圧が一時的に低下し、RAM215が正常な動作を継続していないと考えられる場合にはデータ保持モードからの復帰であっても適切に初期化処理が実行される。従って以上説明した実施例によれば、データ保持モードからの高速な復帰を実現するとともに、データ保持モードにおいて一時的な電源電圧の低下があった場合にも適切にRAMの初期化処理を実行することが可能になる。なお、実施例3では電圧監視回路の出力信号によりフラグをクリアする場合を説明したが、本発明はこれに限定されるものではなく、電圧監視回路の出力信号によりRAM電源の出力を停止しても良い。この場合、電圧監視回路が出力電圧の異常を検出すると所定の信号を出力し、これによりRAM電源がオフ状態になって、記録装置が電源オフモードに移行した場合と同様の効果を得られることになる。また、実施例1~3では、DDR2-SDRAMをRAMとして用いる例について説明したが本発明はこれによって限定されるものではなく、例えば、DDR-SDRAMやSDR-SDRAMを用いても良い。また、本発明は、以下の処理を実行することによっても実現される。即ち、上述した実施形態の機能を実現するソフトウエアプログラムを、ネットワーク又は各種記憶媒体を介してシステム或は装置に供給し、そのシステム或は装置のコンピュータまたはCPUやMPUがプログラムを読み出して実行する処理である。この場合、記憶媒体から読み出されたプログラムコード自体が前述した実施の形態の機能を実現することになり、そのプログラムコードを記憶した記憶媒体は本発明を構成することになる。プログラムコードを提供するための記憶媒体としては、例えば、フレキシブルディスク、ハードディスク、光ディスク、光磁気ディスク、CD-ROM、CD-R、磁気テープ、不揮発性のメモリカード、ROMを用いることができる。また、コンピュータが読み出したプログラムコードを、コンピュータ上で稼動しているOSなどが実際の処理の一部または全部を行い、その処理によって前述した実施の形態の機能が実現される場合も含まれることは言うまでもない。さらに、記憶媒体から読み出されたプログラムコードが、拡張ボードや拡張ユニットに備わるCPUなどが処理を行って実際の処理の一部または全部を行い、その処理によって前述した実施の形態の機能が実現される場合も含まれることは言うまでもない。このとき、記憶媒体から読み出されたプログラムコードがコンピュータに挿入された機能拡張ボードやコンピュータに接続された機能拡張ユニットに備わるメモリに書き込まれた後、次のプログラムコードの指示に基づき実行される。