複数の遅延器とそれらに各々対応するタップから構成された判定帰還型自動等化器の等化性能を評価するために、既知のデジタル入力信号を受けて前記判定帰還型自動等化器から出力されるデジタル信号のビット誤り率を測定することにより前記評価を行う判定帰還型自動等化器評価装置であって、前記デジタル信号を、前記各タップにおける遅延時間に対応する信号タイミングにおいてサンプリングする信号サンプリング部と、前記信号サンプリング部によってサンプリングされた前記デジタル信号から、前記各タップ毎に前記デジタル信号のビット誤り率を測定するビット誤り率測定部とを備えたことを特徴とする判定帰還型自動等化器評価装置。複数の遅延器とそれらに各々対応するタップから構成された判定帰還型自動等化器の等化性能を評価するために、既知のデジタル入力信号を受けて前記判定帰還型自動等化器から出力されるデジタル信号のビット誤り率を測定することにより前記評価を行う判定帰還型自動等化器評価方法であって、前記デジタル信号を、前記各タップにおける遅延時間に対応する信号タイミングにおいてサンプリングする段階と、前記段階によってサンプリングされた前記デジタル信号から、前記各タップ毎に前記デジタル信号のビット誤り率を測定する段階とを含むことを特徴とする判定帰還型自動等化器評価方法。しかしながら、従来のDFEの評価装置では、DFEの回路全体としての等化性能は評価可能であるものの、各タップ係数が実際に最適な値に決定されているのかを個別に客観的に評価することはできなかった。本発明はこのような状況に鑑みて成されたものであり、DFEの各タップ係数が実際に最適な値に決定されているのかを個別に客観的に評価することを目的としている。上記の目的のため、本発明に係る判定帰還型自動等化器評価装置は、既知のデジタル入力信号を受けてDFEから出力されるデジタル信号を各タップにおける遅延時間に対応する信号タイミングにおいてサンプリングする信号サンプリング部と、信号サンプリング部によってサンプリングされたデジタル信号から、各タップ毎にデジタル信号のビット誤り率を測定するビット誤り率測定部とを備えている。また、上記の目的のため、本発明に係る判定帰還型自動等化器評価方法は、既知のデジタル入力信号を受けてDFEから出力されるデジタル信号を各タップにおける遅延時間に対応する信号タイミングにおいてサンプリングする段階と、サンプリングされた前記デジタル信号から、各タップ毎にデジタル信号のビット誤り率を測定する段階とを含んでいる。本発明の判定帰還型自動等化器評価装置または判定帰還型自動等化器評価方法によれば、DFEの各タップ係数が実際に最適な値に決定されているのかを個別に客観的に評価することができる。以下、本発明の実施の形態を図1から図3に基いて説明する。図1は本発明の一実施形態である判定帰還型自動等化器評価装置の構成図である。本発明の一実施形態である判定帰還型自動等化器評価装置1は、信号サンプリング部2、ビット誤り率測定部3および表示手段4から構成されている。信号サンプリング部2には、既知のデジタル入力信号を入力されたDFEからの出力信号が入力される。既知のデジタル入力信号は、例えば、信号発生器によって発生されたデジタル信号を用いることができる。DFEが例えばSerDesに実装された状態では、DFEの出力信号を直接に信号サンプリング部2に導くことは困難である場合が多い。この場合には例えば、SerDesが受信した信号をSerDes内部でループバックさせて出力した信号を信号サンプリング部2に導けばよい。又は、SerDesが受信した信号をSerDesの外部でループバックさせてもよい。信号サンプリング部2は、上記のようにして入力されたDFEの出力信号を、DFEの各タップの遅延時間に対応する信号タイミングでサンプリングする。この各タップの遅延時間に対応する信号タイミングでサンプリングするとは、本実施形態では以下のとおりである。既知のデジタル入力信号において、第n-m1ビットから第nビットまで同じ値が連続しており、かつ、その第n-m1ビットから第nビットまでの値は第n-mビットの値から反転していれば、信号サンプリング部2はこの第nビットに対応するDFEの出力信号をサンプリングして第mタップビット誤り率測定部に送る。ここでm=1の場合とは、既知のデジタル入力信号の第nビットの値が第n-1ビットの値から反転している場合であり、このような場合には信号サンプリング部2はこの第nビットに対応するDFEの出力信号をサンプリングして第1タップビット誤り率測定部3aに送る。m=2の場合、すなわち既知のデジタル入力信号の第n-1ビットと第nビットの値が同じであり、かつ、第n-2ビットの値から反転している場合は、信号サンプリング部2はこの第nビットに対応するDFEの出力信号をサンプリングして第2タップビット誤り率測定部3bに送る。m=3の場合、すなわち既知のデジタル入力信号の第n-2ビットから第nビットまでの連続3ビットの値が同じであり、かつ、第n-3ビットの値から反転している場合は、信号サンプリング部2はこの第nビットに対応するDFEの出力信号をサンプリングして第3タップビット誤り率測定部3cに送る。既知のデジタル入力信号の第n-3ビットから第nビットまでの連続4ビットの値が同じである場合は、信号サンプリング部2はこのnビット目のDFEの出力信号Dnをサンプリングして第4タップビット誤り率測定部3dに送る。ここで、本来ならば連続4ビットが同じ値であっても連続5ビット以上同じ値である場合には第4タップビット誤り率測定部3dでなく第5やそれ以上のビット誤り率測定部にサンプリング結果が送られるべきであるが、本実施形態ではビット誤り率測定部3には第1ビット誤り率測定部3aから第4ビット誤り率測定部3dまでの4個しか設けられていないので、既知のデジタル入力信号の連続する5ビット以上が同じ値手ある場合にもサンプリング結果は第4タップビット誤り率測定部3dに送られている。実運用状態の一般的なDFEにおいて5ビット以上前の信号状態が現在の信号に及ぼす影響は非常に小さいと考えられるので、このような処理方法で十分である。もちろん、第5ビット誤り率測定部やそれ以上のビット誤り率測定部を持つように判定帰還型自動等化器評価装置を構成しても良い。以上のようなサンプリング方法の具体例を図2に示す。図2には例として、既知のデジタル入力信号が1ビット目から順に0、1、1、1、1、0、0、0、1、1である場合が示されている。DFEの出力信号の第1ビットは直前のビット値が不明であるため、サンプリングされない。あるいは、信号サンプリング部2はこのようなビットの出力信号をサンプリングするが、そのサンプリング結果をどのビット誤り率測定部にも送らずに廃棄するようにしてもよい。第2ビットの出力信号は、既知のデジタル入力信号の第2ビットの値1が第1ビットの値0に対して反転しているため、サンプリングされて第1タップビット誤り率測定部3aに送られる。第3ビットの出力信号は、既知のデジタル入力信号の第3ビットの値1が第2ビットの値1と同じであり、かつ、第1ビットの値0からは反転しているため、サンプリングされて第2タップビット誤り率測定部3bに送られる。第4ビットの出力信号は、既知のデジタル入力信号の第4ビットの値1が第2ビット及び第3ビットの値1と同じであるが、第1ビットの値0からは反転しているため、サンプリングされて第3タップビット誤り率測定部3cに送られる。第5ビットの出力信号は、既知のデジタル入力信号の第5ビットの値1が第2~4第ビットの値1と同じであるため、サンプリングされて第4タップビット誤り率測定部3dに送られる。第6ビットの出力信号は、第5ビットの値から反転しているため、サンプリングされて第1タップビット誤り率3a測定部に送られる。以下同様にして、第7ビットの出力信号は第2タップビット誤り率測定部3bに、第8ビットの出力信号は第3タップビット誤り率測定部3cに、第9ビットの出力信号は第1タップビット誤り率測定部3aに、第10ビットの出力信号は第2タップビット誤り率測定部3bに、それぞれ送られる。なお、信号サンプリング部2がサンプリングした結果をどのビット誤り率測定部に送るかを決定するためには、以上の説明のように既知のデジタル入力信号に基いて判断すべきである。DFEの出力信号のサンプリング結果に基いてサンプリング結果の送り先を判断すると、DFEの等化機能が適切に発揮されている限りはDFEの出力信号のサンプリング結果は既知のデジタル入力信号に一致するから問題ないが、DFEの入力信号がDFEの等化性能を上回る程の強い歪みを受けている場合等では誤ったビット誤り率測定部にサンプリング結果を送ってしまうことがあるからである。以上のようにサンプリングされたサンプリング信号13はビット誤り率測定部3に入力される。図1に示されているように、本発明の一実施形態である判定帰還型自動等化器評価装置1のビット誤り測定部3は、第1タップビット誤り率測定部3a、第2タップビット誤り率測定部3b、第3タップビット誤り率測定部3c、第4タップビット誤り率測定部3dから構成されている。なお、本発明における各タップのビット誤り率測定部の総数は4に限定されるものではなく、評価対象となるDFEのタップ数にあわせて適切に構成すれば良い。各ビット誤り率測定部3a~3dでは、信号サンプリング部2から送られたサンプリング値を判定し、その判定結果が既知の入力信号の該当ビット値と一致するか否かを更に判定し、これを所定の時間繰り返してその第1タップのビット誤り率を測定する。このように本発明の一実施形態では複数のビット誤り率測定部が並列的に使用されているが、一つのビット誤り率測定部のみを用いてソフト的にそれぞれのタップ毎のサンプリング値を分離して判定し、各タップ毎のビット誤り率を測定しても良い。このようにして測定された各タップ毎のビット誤り率は表示手段4に渡され、例えばCRTなどの表示装置に表示される。ビット誤り率測定部3によるビット誤り率の測定を所定時間毎に繰り返し、その測定結果を表示手段4が随時更新しながら表示するようにしても良い。また、ビット誤り率でなく、ビット誤りの個数を表示するようにしても良いし、ビット誤り率とビット誤りの個数の両方を表示するようにしても良い。図3は本発明の一実施形態である判定帰還型自動等化器評価装置の画面表示の例である。図3の例では、タップ数を10として、第1タップから第10タップそれぞれに対応するビット誤り率ERとビット誤りの個数ECを表示している。なお、第10タップに対応するビット誤りは検出されなかったため、ERとECはそれぞれ0となっている。このようにして測定された各タップ毎のビット誤り率は、それ自体でDFEの等化性能を定量的に示す指標となるが、更に様々な目的に利用可能である。例えば、DFEの各タップ係数が外部から制御可能であれば、各タップ係数を適当に変更しつつそれぞれのビット誤り率を測定することにより、DFEの各タップ係数が本当に最適値に決定されているのかを検証することが可能である。また、DFEに入力させる既知の入力信号の信号レベル、雑音レベル等を変更しつつ各タップ毎のビット誤り率を測定することにより、DFEの各タップの余裕度を測定することができる。