交流電源と負荷との間で該負荷と並列に接続される電力変換器を備え、負荷入力に含まれる高調波成分を相殺する補償出力を発生するアクティブフィルタ装置において、交流電源電圧のゼロクロス点を検出するゼロクロス検出手段と、上記負荷入力から上記高調波成分を抽出し該高調波成分を相殺する補償出力指令値を演算する補償出力指令演算手段と、上記補償出力指令値と上記電力変換器の出力である上記補償出力の検出値との誤差量を、一定の制御周期毎に演算する誤差量演算手段と、各々アドレスを有し入力される上記誤差量を積分して誤差量積分値を記憶するN個の誤差積分器と入出力切り換え手段とを備えて、上記制御周期毎に上記誤差量を入力して上記誤差量積分値を出力する誤差量積分手段と、上記ゼロクロス点に基づいて上記交流電源電圧の各周期における上記制御周期の数をカウントアップし、上記制御周期毎にその時点のカウント値に基づいて上記入出力切り換え手段が選択する上記誤差積分器のアドレスを決定するアドレス決定手段と、上記誤差量積分値に基づいて上記制御周期毎に制御量を演算する制御量演算手段と、上記制御量から上記電力変換器への制御信号を生成する制御信号生成手段とを備え、上記誤差量積分手段では、該誤差量積分手段内の上記誤差積分器の個数Nが、上記制御周期dtと上記交流電源の周波数fsの積の逆数である1/fsdtより大きく設定され、上記制御周期毎に、上記入出力切り換え手段が上記N個の誤差積分器の中から上記アドレス決定手段で決定されたアドレスに対応する誤差積分器を選択し、該選択された誤差積分器に上記誤差量を入力し、該選択された誤差積分器に記憶された上記誤差量積分値を上記誤差量積分手段から出力することを特徴とするアクティブフィルタ装置。上記アドレス決定手段は、上記アドレスとして上記制御周期毎にその時点の上記カウント値に対応する入力アドレスと、該入力アドレスより所定のカウント分進んだ出力アドレスとを決定し、上記誤差量積分手段は、上記入力アドレスにて選択された上記誤差積分器に上記誤差量を入力して積分した上記誤差積分値を記憶し、上記出力アドレスにて選択された上記誤差積分器に記憶された上記誤差量積分値を出力することを特徴とする請求項1に記載のアクティブフィルタ装置。上記アドレス決定手段は、上記ゼロクロス点の検出信号をリセット信号として上記制御周期の数をカウントアップし、該カウント値に基づいて上記アドレスを決定することを特徴とする請求項1または2に記載のアクティブフィルタ装置。上記アドレス決定手段は、上記ゼロクロス点に基づいて上記交流電源電圧の各周期毎の上記制御周期の総数値を生成する手段を備え、過去周期における上記制御周期の総数値に基づいて現在周期において上記制御周期数の上限値を決定し、該上限値をリセット値として上記制御周期の数をカウントアップし、該カウント値に基づいて上記アドレスを決定することを特徴とする請求項1または2に記載のアクティブフィルタ装置。上記アドレス決定手段は、上記ゼロクロス点の検出信号をリセット信号として上記制御周期の数をカウントアップし、上記交流電源電圧の各周期毎の上記制御周期の総数値を生成すると共に、現在周期において上記制御周期の数のカウント値に基づいて上記入力アドレスを決定し、該入力アドレスより所定のカウント分進んだアドレスを、直前周期における上記制御周期の総数値を上限値として補正して上記出力アドレスを決定することを特徴とする請求項2に記載のアクティブフィルタ装置。上記アドレス決定手段は、上記ゼロクロス点に基づいて上記交流電源電圧の各周期毎の上記制御周期の総数値を生成する手段を備え、過去周期における上記制御周期の総数値に基づいて現在周期において上記制御周期数の上限値を決定し、該上限値をリセット値として上記制御周期の数をカウントアップし、該カウント値に基づいて上記入力アドレスを決定すると共に、該入力アドレスより所定のカウント分進んだアドレスを、上記上限値により補正して上記出力アドレスを決定することを特徴とする請求項2に記載のアクティブフィルタ装置。上記制御周期数の上限値は、過去の複数周期における上記制御周期の総数値の平均値と、直前周期の上記制御周期の総数値とに基づいて決定されることを特徴とする請求項4または6に記載のアクティブフィルタ装置。上記負荷入力と上記補償出力は電流であることを特徴とする請求項1~7のいずれか1項に記載のアクティブフィルタ装置。上記制御量演算手段は、さらに上記誤差量演算手段からの上記誤差量に基づいて上記制御量を演算することを特徴とする請求項1~8のいずれか1項に記載のアクティブフィルタ装置。上記制御量演算手段は、上記誤差量演算手段からの上記誤差量を積分して積分値を演算し、さらに該積分値に基づいて上記制御量を演算することを特徴とする請求項9に記載のアクティブフィルタ装置。上記制御量演算手段は、上記誤差量演算手段からの上記誤差量の変化量を演算し、さらに該変化量に基づいて上記制御量を演算することを特徴とする請求項9または10に記載のアクティブフィルタ装置。上記電力変換器は複数のスイッチング素子を有し、所定のキャリア周期を用いた上記複数のスイッチング素子のオン/オフ制御により上記補償出力を出力し、上記キャリア周期は、上記制御周期の1/2倍、あるいは整数倍であることを特徴とする請求項1~11のいずれか1項に記載のアクティブフィルタ装置。従来のアクティブフィルタ装置では、電源周期内の制御周期の個数がN個と固定で、電源周期と制御周期とが同期することが制御の前提であり、電源周期と制御周期とが完全に同期しない場合や、電源電圧位相の検出に誤差がある場合に、電源の実位相に応じて選択すべき誤差積分器を正しく選択できず、制御精度が劣化して高調波抑制性能を保てないという問題点があった。また、制御周期を電源周期と同期させる必要があるため、異なる電源周波数の電源に用いる場合は、制御周期の変更を要し、制御系の設計が複雑化するものであった。この発明は、上記のような問題点を解消するために成されたものであって、電源周期と制御周期とが同期しない場合や、電源電圧位相の検出に誤差がある場合にも、高い制御精度および高調波抑制性能が得られるアクティブフィルタ装置を提供することを目的とする。さらに、アクティブフィルタ装置において、電源周波数に応じて制御周期の変更が不要で制御系の設計を容易にすることを目的とする。この発明に係るアクティブフィルタ装置は、交流電源と負荷との間で該負荷と並列に接続される電力変換器を備え、負荷入力に含まれる高調波成分を相殺する補償出力を発生する。このアクティブフィルタ装置は、交流電源電圧のゼロクロス点を検出するゼロクロス検出手段と、上記負荷入力から上記高調波成分を抽出し該高調波成分を相殺する補償出力指令値を演算する補償出力指令演算手段と、上記補償出力指令値と上記電力変換器の出力である上記補償出力の検出値との誤差量を、一定の制御周期毎に演算する誤差量演算手段と、各々アドレスを有し入力される上記誤差量を積分して誤差量積分値を記憶するN個の誤差積分器と入出力切り換え手段とを備えて、上記制御周期毎に上記誤差量を入力して上記誤差量積分値を出力する誤差量積分手段と、上記ゼロクロス点に基づいて上記交流電源電圧の各周期における上記制御周期の数をカウントアップし、上記制御周期毎にその時点のカウント値に基づいて上記入出力切り換え手段が選択する上記誤差積分器のアドレスを決定するアドレス決定手段と、上記誤差量積分値に基づいて上記制御周期毎に制御量を演算する制御量演算手段と、上記制御量から上記電力変換器への制御信号を生成する制御信号生成手段とを備える。そして、上記誤差量積分手段では、該誤差量積分手段内の上記誤差積分器の個数Nが、上記制御周期dtと上記交流電源の周波数fsの積の逆数である1/fsdtより大きく設定され、上記制御周期毎に、上記入出力切り換え手段が上記N個の誤差積分器の中から上記アドレス決定手段で決定されたアドレスに対応する誤差積分器を選択し、該選択された誤差積分器に上記誤差量を入力し、該選択された誤差積分器に記憶された上記誤差量積分値を上記誤差量積分手段から出力するものである。この発明によれば、誤差量積分手段内に、制御周期dtと電源周波数fsの積の逆数である1/fsdtより大きい数の誤差積分器を備えておき、交流電源電圧の各周期における制御周期の数をカウントアップし、制御周期毎にその時点のカウント値に基づいて誤差積分器を選択するため、電源周期と制御周期とが同期する必要はない。このため、電源周期と制御周期とが同期しない場合や、電源電圧位相の検出に誤差がある場合にも、アクティブフィルタ装置は高い制御精度および高調波抑制性能を維持することができる。また、電源周波数に依らず一定の制御周期を用いることができ制御系の設計が容易になる。実施の形態1.以下、この発明の実施の形態1によるアクティブフィルタ装置について説明する。図1は、この発明の実施の形態1による、電源高調波発生負荷より発生する高調波を抑制するアクティブフィルタ装置を示す構成図である。図1に示すように、交流電源としての系統電源1に電源高調波発生負荷である負荷2が接続され、アクティブフィルタ装置3は、系統電源1と負荷2との間で負荷2と並列に接続され、負荷2に入力される負荷電流Ifを電流検出器4にて検出し、負荷電流Ifに含まれる高調波成分を相殺する補償出力としての高調波補償電流Ia以下、単に補償電流Iaと称すを発生する。また、アクティブフィルタ装置3は、電源電圧ゼロクロス点の検出を行い検出信号であるゼロクロス信号Szcを発生するゼロクロス検出手段5と、ノイズフィルタ6と、交流リアクトル7と、補償電流Iaを検出する補償電流検出器8と、複数のスイッチング素子を有するインバータ回路などから成り補償電流Iaを出力するアクティブフィルタ装置3の主回路である電力変換器9と、電力変換器9の直流部に接続された電解コンデンサ10と、電力変換器9内のスイッチング素子を駆動するためのゲート駆動回路11と、与えられた制御量Icnからゲート駆動回路11への制御信号を生成する制御信号生成手段12とを備える。さらに、アクティブフィルタ装置3は、ゼロクロス信号Szcに基づいて後述する誤差量積分手段16で用いる入力アドレスおよび出力アドレスを決定するアドレス決定手段13と、検出された負荷電流Ifから高調波成分を抽出し該高調波成分を相殺する補償電流の指令値Iaを演算する補償出力指令演算手段14と、補償電流指令値Iaと補償電流検出器8にて検出された補償電流Iaとの誤差量ΔIaを演算する誤差量演算手段15と、誤差量ΔIaを入力して誤差量積分値ΔIaiを出力する誤差量積分手段16と、誤差量積分値ΔIaiと誤差量ΔIaとに基づいて制御量Icnを演算して制御信号生成手段12に出力する制御量演算手段20とを備える。誤差量積分手段16は、各々アドレスm0~mN-1を有するN個の誤差積分器17と入出力切り換え手段としての入力切り換え手段18および出力切り換え手段19とを備える。そして、入力切り換え手段18は、アドレス決定手段13からの入力アドレスに応じて誤差量演算手段15からの誤差量ΔIaを入力する誤差積分器17を選択する。各誤差積分器17は、自身に入力された誤差量ΔIaを積分して誤差量積分値ΔIaiを記憶し、出力切り換え手段19は、アドレス決定手段13からの出力アドレスに応じて、記憶された誤差量積分値ΔIaiを出力する誤差積分器17を選択する。なお、21は、負荷2およびアクティブフィルタ装置3を系統電源1に接続する受電点である。上記のように構成されたアクティブフィルタ装置3の動作について図1を参照して説明する。なお、アクティブフィルタ装置には負荷入力に含まれる高調波電流を補償する電流補償型のものと高調波電圧を補償する電圧補償型のものがあり、ここでは前者の電流補償型を例にとり説明するが、電圧補償型にも同様に適用できる。また、この場合系統電源1は三相交流電源とするが、単相交流電源にも同様に適用できる。まず、アクティブフィルタ装置3の主回路である電力変換器9は、ゲート駆動回路11からの駆動信号によりスイッチング素子がオン/オフ制御され、電力変換器9の出力電流補償電流Iaが交流リアクトル7およびノイズフィルタ6を介して受電点21に供給される。系統電源1に接続された高調波発生負荷2を動作させた場合、系統電源1から負荷2へ電源高調波を含んだ負荷電流Ifが入力される。負荷2が発生する高調波成分は、アクティブフィルタ装置3から出力される補償電流Iaにより相殺され、系統電源1に高調波電流が流入しないように補償される。次に、アクティブフィルタ装置3の制御系の動作について説明する。アクティブフィルタ装置3のアドレス決定手段13、補償出力指令演算手段14、誤差量演算手段15、誤差量積分手段16および制御量演算手段20は、制御周期dtにて離散時間的に処理を行う。ここでは、制御周期dtは、電力変換器9のスイッチング素子をオン/オフ制御するキャリア周期と同周期とする。なお、キャリア周期は制御周期dtの1/2倍、あるいは2以上の整数倍であっても良い。制御周期dt[1/Hz]と系統電源1の周波数fs[Hz]が決まれば電源電圧1周期内に生じる理想的な制御回数Niが、Ni=1/fsdtにより得られる。誤差量積分手段16内の誤差積分器17は、電源電圧1周期内の制御周期毎に選択して用いるため、系統電源1や電圧ゼロクロス検出の誤差を考慮して、誤差積分器17の個数Nは、Niより大きく、例えば1.1倍程度に設定する。例えば電源周波数は50.1Hz、キャリア周波数は15kHzとする。この時、制御周期dtがキャリア周期と等しいとすると、電源電圧1周期内に生じる理想的な制御回数Niは、約299.4となり、例えばN=330とする。図2は、アドレス決定手段13の制御ブロック図であり、図3は各部の波形図、図4はアドレス決定手段13の動作を説明する図である。ゼロクロス検出手段5は、アクティブフィルタ装置3に入力される電源電圧の負から正へ切り替わるゼロクロスを検出し、ゼロクロス信号Szcを生成する。アドレス決定手段13では、誤差量積分手段16内の誤差積分器17を選択するための入力アドレスA1と出力アドレスA2を、以下のように決定する。カウントアップ手段22は、制御周期dtとゼロクロス信号Szcを入力し、ゼロクロス信号Szcをリセット信号としてクロック信号である制御周期dtの数をカウントアップする。即ち、制御周期dtの信号の立ち上がりにてカウントアップを実行してカウント値nを生成する。また、カウント値nはゼロクロス信号Szcが入力されると、次の制御周期dtでn=0にリセットされ、電源周期毎に制御周期dtの総数値Nmaxを生成する。即ち、Nmaxは直前の電源周期のリセット直前のカウント値1となる。そして、カウント値nは入力アドレスA1として出力される。カウントアップ手段22の出力であるカウント値nと制御周期dtの総数値Nmaxとは、無駄時間補償部23に入力される。無駄時間補償部23は、マイクロコンピュータでの演算遅れ等に起因する制御遅れを補償するために、制御に反映される無駄時間である制御周期dtの2カウント分が加算されたn2を出力アドレスA2として出力する。このとき、制御周期dtの総数値Nmaxを上限値としてリセット値に用いて出力アドレスA2を補正して出力する。即ち、n2がNmax以上になるとNmaxを減算して出力アドレスA2を0にリセットする。図3、図4に示すように、入力アドレスA1は、ゼロクロス点から次のゼロクロス点になるまで、制御周期毎に0からカウントした値で、例えば299までとする。このとき、その周期のNmaxは300となる。次の周期において、入力アドレスA1を同様に生成すると0から298となり、このとき、出力アドレスA2は2から299まで増えた後、入力アドレスA1が298の時点で、2加算した値が直前周期のNmaxと等しくなるので0にリセットされる。なお、制御周期dtの総数値Nmaxは、電源周期が終了した段階で決定され、現在周期の出力アドレスA2の上限値として用いるNmaxは、直前周期のNmaxであり、図4でも直前周期のNmaxを示している。高調波を含んだ負荷電流Ifは、制御周期毎に電流検出器4にて検出される。補償出力指令演算手段14は、検出された負荷電流Ifから高調波成分を抽出し該高調波成分を相殺する補償電流Iaの指令値Iaを演算する。誤差量演算手段15は、補償電流指令値Iaと補償電流検出器8にて検出された実際の補償電流Iaとの誤差量ΔIaを演算する。誤差量積分手段16は、制御周期毎に、誤差量演算手段15からの誤差量ΔIaと、アドレス決定手段13からの入力アドレスA1、出力アドレスA2とを入力として誤差量積分値ΔIaiを、以下のように出力する。上述したように誤差量積分手段16は、各々アドレスを有するN個、この場合330個の誤差積分器17と入力切り換え手段18および出力切り換え手段19とを備える。入力切り換え手段18は、入力アドレスA1に対応する誤差積分器17以下、A1誤差積分器と称すを選択し、誤差量演算手段15からの誤差量ΔIaをA1誤差積分器に入力する。A1誤差積分器では、既に入力された誤差量ΔIaの積分値が記憶されており、新たに入力された誤差量ΔIaも加えて、誤差量ΔIaを積分した誤差量積分値ΔIaiを記憶する。同時に、出力切り換え手段19は、出力アドレスA2に対応する誤差積分器17以下、A2誤差積分器と称すを選択し、A2誤差積分器に記憶されている誤差量積分値ΔIaiを誤差量積分手段16の出力に接続する。図5は、補償電流指令値Iaから制御量Icnを導出するまでの行程誤差量演算手段15、誤差量積分手段16および制御量演算手段20の流れを示した制御ブロック図である。この制御ブロックは繰り返し制御を用いた制御手段であり、アクティブフィルタ装置3内の制御回路に組み込まれたマイクロコンピュータの中で演算処理される。制御ブロックにおいて、24は繰り返し制御部、25はデジタル制御における出力を1制御周期dt遅らせる遅れ要素、26は繰り返し制御部24内の制御ゲインである。また、繰り返し制御部24内の制御ゲイン26と、誤差量ΔIaに乗じる比例ゲイン27とを有して制御量演算手段20が構成される。図5に示すように、誤差量演算手段15は、補償出力指令演算手段14にて生成された補償電流指令値Iaと実際の補償電流Iaとの差から誤差量ΔIaを演算する。誤差積分器17では、誤差量ΔIaはNmax個の制御周期dt前の誤差量ΔIaとの和をとり再び、Nmax個の遅れ要素25のループに入る。そして、ゼロクロス信号Szcが発生するたびにNmaxは更新され、遅れ要素25の個数Nmaxは変化する。例えば、その時点の入力アドレスA1が2であれば、Nmax個の制御周期dt前の入力アドレスA1も2で同じとなり、そのアドレスで指定される誤差積分器17に誤差量ΔIaが積分され記憶される。またその時、出力アドレスA2は4であり、そのアドレスで指定される誤差積分器17に記憶された誤差量積分値ΔIaiに制御ゲイン26を乗じて繰り返し制御部24の出力とする。そして、制御量演算手段20では、誤差量演算手段15からの誤差量ΔIaに比例ゲイン27を乗じて、誤差量積分値ΔIaiに制御ゲイン26を乗じた値に加算し、誤差量ΔIaが0となるように制御量Icnを演算する。そして、制御信号生成手段12では、制御量Icnに応じて電力変換器9をPWM制御する制御信号を生成し、この制御信号によりゲート駆動回路11は電力変換器9内の各スイッチング素子をオン/オフ制御する。以上のようにアクティブフィルタ装置3は動作し、例えば、負荷2をインバータを搭載した空気調和機とした時の各部の波形を図6に示す。負荷電流Ifは電源周期と同期した周期的な波形となる。そのため、電源高調波を補償するための補償電流指令値Iaも電源周期に同期した周期的な波形となる。つまり、電源周期毎の同電源電圧位相における補償電流Iaは毎周期ほぼ同出力となる。従って、電源1周期において電源電圧のゼロクロス点を検出し、アドレス決定手段13にて決定したアドレスに応じた補償電流Iaを毎周期出力することにより、補償電流Iaは補償電流指令値Iaに追従するように高精度に制御される。これにより、負荷電流Ifの高調波成分は補償電流Iaにより相殺され、系統電源1の電源電流Isは正弦波電流となる。この実施の形態では、電源電圧のゼロクロス点の検出に外乱がなく、正しく検出できるとするならば、電源周期毎に生成される制御周期dtの総数値Nmaxは299、300、299、300、...と振動し、平均値が299.4となるように動作する。このようにNmaxは振動しており制御周期dtと電源周期とは同期が取れず、アドレス決定手段13が決定するアドレスA1、A2は本来の電源位相角から若干ずれたものになるが、誤差量積分手段16の制御応答は遅く問題ない。また、電源電圧の同位相において、アドレス決定手段13が決定するアドレスA1、A2が振動的に動作することになり、誤差量積分手段16内の各誤差積分器17には平均的に本来の電源位相角の誤差量ΔIaが蓄積されるのと同じ動作になる。また電源電圧のゼロクロス点の検出に外乱が入って、本来検出される位置からズレが生じたとしても、制御周期dtと電源周期とは同期する必要がないため、同様に動作し誤差量積分手段16内の各誤差積分器17には平均的に本来の電源位相角の誤差量ΔIaが蓄積されるのと同じ動作になる。このように、電源周期と制御周期dtとが同期しない場合や、電源電圧位相の検出に誤差がある場合にも、アクティブフィルタ装置3は高い制御精度および高調波抑制性能を維持することができる。また、制御周期dtと電源周期とは同期する必要がないため、電源周波数に依らず一定の制御周期dtを用いることができ、スイッチング素子の制御に用いるキャリア周期も固定にでき、制御系の設計が容易になる。また、誤差積分器17の個数NをNi個より1.1倍程度の大きい数にしておくことで、電源系統やゼロクロス点の検出の誤差が発生し、Nmaxの数が多少変化したとしても誤差積分器17は不足せず、制御を安定に継続させることができる。また、制御量演算手段20では、上記繰り返し制御と誤差量ΔIaの比例制御を合わせて用いることで、電源周期と異なる周期の瞬間的な負荷電流Ifの変化にも追従が可能となり、電源高調波抑制能力を向上できる。実施の形態2.次に、この発明の実施の形態2によるアクティブフィルタ装置について説明する。上記実施の形態1では、カウントアップ手段22により入力アドレスA1となるカウント値nと制御周期dtの総数値Nmaxとを生成し、直前周期のNmaxを現在周期のカウント値nの上限値に用いたが、この実施の形態2では、アドレス決定手段13を以下のように構成する。なお、その他の構成は上記実施の形態1と同様で、図1で示す全体構成も同様で、アドレス決定手段13以外の動作も上記実施の形態1と同様である。図7は、この実施の形態2のアドレス決定手段13の制御ブロック図であり、図8はアドレス決定手段13でのNmaxの決定動作を説明するフローチャートである。アドレス決定手段13は、制御周期カウンタ22a、アドレス総数決定手段22b、カウントアップ手段22cおよび無駄時間補償部23を備え、誤差量積分手段16内の誤差積分器17を選択するための入力アドレスA1と出力アドレスA2を、以下のように決定する。制御周期カウンタ22aおよびカウントアップ手段22cは制御周期毎に動作し、アドレス総数決定手段22bは、ゼロクロス信号毎に制御周期カウンタ22aの出力が更新された時に動作する。すなわち電源1周期に1回の動作となる。制御周期カウンタ22aは、制御周期dtとゼロクロス信号Szcを入力し、ゼロクロス信号Szcをリセット信号としてクロック信号である制御周期dtの数をカウントアップする。即ち、制御周期dtの信号の立ち上がりにてカウントアップを実行し、カウント値はゼロクロス信号Szcが入力されると、次の制御周期dtで0にリセットされ、電源周期毎に制御周期dtの総数値Nxを生成する。即ち、Nxは直前の電源周期のリセット直前のカウント値1となる。また、過去数周期のNxの平均値Nxaveも出力する。この平均値Nxaveは過去数周期のゼロクロス点からゼロクロス点間の制御周期dtの平均個数を示しており、Nxが振動していれば、小数部まで演算する。アドレス総数決定手段22bは、直前周期の制御周期dtの総数値Nxと過去の数周期のNxの平均値Nxaveとを入力とし、アドレス総数Nmaxを決定する。このアドレス総数Nmaxの決定は、図8に示す流れで行う。まず、NxからNxaveを減算して誤差Neを計算し、誤差Neの総和Netを計算する。そして、基準アドレス総数NNmaxを設定し、誤差調整用アドレスAdを設けて、誤差Neの総和Netおよび基準アドレス総数NNmaxを調整した後に、NNmaxにAdを加算してアドレス総数Nmaxを決定する。誤差Neの総和Netおよび基準アドレス総数NNmaxの調整は、Netの値によって以下に示す5つの条件i~vに分離して行う。条件iは、誤差Neの総和NetがNet≧2で、基準アドレス総数NNmaxが過剰であり、誤差調整用アドレスAdだけでは調整できないので、NNmaxを1減少させ誤差調整用アドレスAdは0とする。その際、誤差Neの総和Netを0にリセットする。条件iiは、2>Net≧1で、基準アドレス総数NNmaxが過剰であり、誤差調整用アドレスAd=-1とする。誤差Neの総和Netも調整分だけ変更する必要があり、1減少させる。条件iiiは、1>Net≧-1で、基準アドレス総数NNmaxが適正であり、誤差調整用アドレスAd=0とする。条件ivは、-1>Net≧-2で、基準アドレス総数NNmaxが不足であり、誤差調整用アドレスAd=1とする。誤差Neの総和Netも調整分だけ変更する必要があり、1増加させる。条件vは、-2>Netで、基準アドレス総数NNmaxが不足であり、誤差調整用アドレスAdだけでは調整できないので、NNmaxを1増加させ誤差調整用アドレスAdは0とする。その際、誤差Neの総和Netを0にリセットする。このように、誤差Neの総和Netが正側に大きくなると、アドレス決定手段13によるアドレスと電源位相でズレが生じてアドレス総数Nmaxが過剰であるので、Nmaxを減少させるように制御する。逆に誤差Neの総和Netが負側に大きくなるとアドレス総数Nmaxが不足しているので、Nmaxを増加させるように制御する。生成されたアドレス総数Nmaxは、制御周期dtが入力されるカウントアップ手段22cに入力され、カウントアップ手段22cではアドレス総数Nmaxを上限値としてリセット値に用い、クロック信号である制御周期dtの数をカウントアップしてカウント値nを生成する。即ち、制御周期dtの信号の立ち上がりにてカウントアップを実行し、カウント値nはアドレス総数Nmaxと等しくなるとき0にリセットされる。そして、カウント値nは入力アドレスA1として出力される。カウントアップ手段22cの出力であるカウント値nとアドレス総数決定手段22bからのアドレス総数Nmaxとは無駄時間補償部23に入力される。無駄時間補償部23は、上記実施の形態1と同様に、マイクロコンピュータでの演算遅れ等に起因する制御遅れを補償するために、制御に反映される無駄時間である制御周期dtの2カウント分が加算されたn2を出力アドレスA2として出力する。このとき、アドレス総数Nmaxを上限値としてリセット値に用い、出力アドレスA2を補正して出力する。即ち、n2がNmax以上になるとNmaxを減算して出力アドレスA2を0にリセットする。この実施の形態では、制御周期dtの数をカウントアップして入力アドレスA1となるカウント値nを生成する際、リセット値に用いる制御周期数の上限値を、過去の数周期における制御周期総数値Nxの平均値Nxaveと直前周期の制御周期総数値Nxとに基づいて決定したアドレス総数Nmaxとする。この場合も、上記実施の形態1と同様に、制御周期dtと電源周期とが同期しない場合はNmaxは振動し、電源電圧の同位相において、アドレス決定手段13が決定するアドレスA1、A2が振動的に動作することになり、誤差量積分手段16内の各誤差積分器17には平均的に本来の電源位相角の誤差量ΔIaが蓄積されるのと同じ動作になり、上記実施の形態1と同様の効果が得られる。このように、電源周期と制御周期dtとが同期しない場合や、電源電圧位相の検出に誤差がある場合にも、アクティブフィルタ装置3は高い制御精度および高調波抑制性能を維持することができる。また、制御周期dtと電源周期とは同期する必要がないため、電源周波数に依らず一定の制御周期dtを用いることができ、スイッチング素子の制御に用いるキャリア周期も固定にでき、制御系の設計が容易になる。また、制御周期dtの数をカウントアップして入力アドレスA1となるカウント値nを生成する際のリセット信号にゼロクロス信号Szcを直接用いずに、過去周期における制御周期総数値Nxに基づいて生成したアドレス総数Nmaxを用いるため、電圧検出の誤差によるゼロクロス信号Szcの脈動に強固となり、アクティブフィルタ装置3の高調波抑制性能が向上する。なお、上記実施の形態1、2において、制御遅れを補償するために、出力アドレスA2は入力アドレスA1よりも制御周期dtの2個分に相当してアドレスを進めるものとしたが、制御周期dtの1個分または2以外の複数個分でも可能である。また、制御遅れを考慮せず入力アドレスA1と出力アドレスA2とを同数としても良い。実施の形態3.次に、この発明の実施の形態3によるアクティブフィルタ装置について説明する。上記実施の形態1では、制御量演算手段20は誤差量ΔIaと誤差量積分手段16からの誤差量積分値ΔIaiとに基づいて制御量Icnを演算するものを示したが、この実施の形態3では、上記実施の形態1と異なる制御量演算手段20aを備える。なお、その他の構成は上記実施の形態1と同様で、図1で示す全体構成も同様で、制御量演算手段20a以外の動作も上記実施の形態1と同様である。図9は、この実施の形態3による補償電流指令値Iaから制御量Icnを導出するまでの行程誤差量演算手段15、誤差量積分手段16および制御量演算手段20aの流れを示した制御ブロック図である。制御量演算手段20a以外の動作については上記実施の形態1と同様であるため説明は省略する。制御量演算手段20aは、誤差量積分手段16の出力である誤差量積分値ΔIaiに乗じる制御ゲイン26と、誤差量ΔIaに乗じる比例ゲイン27と、誤差量ΔIaを積分する積分手段28および積分ゲイン29とを備える。制御量演算手段20aでは、誤差量演算手段15からの誤差量ΔIaと、誤差量積分手段16からの誤差量積分値ΔIaiとを入力として、誤差量積分値ΔIaiに制御ゲイン26を乗じた値と、誤差量ΔIaに比例ゲイン27を乗じた値と、誤差量ΔIaを積分手段28にて積分して積分ゲイン29を乗じた値とを加算し、誤差量ΔIaが0となるように制御量Icnを演算する。このように、制御量演算手段20aでは、上記繰り返し制御と誤差量ΔIaの比例制御および積分制御を合わせて用いることで、さらに制御精度が向上して電源高調波抑制能力を向上できる。なお、図10に示すように、積分手段28および積分ゲイン29の替わりに変化量を演算する微分手段30および微分ゲイン31を備えた制御量演算手段20bを用いても良く、上記繰り返し制御と誤差量ΔIaの比例制御および微分制御を合わせて用いることで、制御精度が向上して電源高調波抑制能力を向上できる。さらにまた、図11に示すように、積分手段28と微分手段30との双方を備えた制御量演算手段20cを用いても良く、上記繰り返し制御と誤差量ΔIaの比例制御、微分制御および積分制御を合わせて用いることで、さらに制御精度が向上して電源高調波抑制能力を向上できる。また、図12に示すように、制御量演算手段20dに誤差量積分値ΔIaiのみ入力して、繰り返し制御のみで制御ゲイン26を用いて制御量Icnを演算させても良い。