最大電力点を有する直流電源からの出力電圧をDC/DC変換するD/Dコンバータ回路と、前記D/Dコンバータ回路の出力電圧に応じた電圧の出力信号を出力する電圧検出回路と、前記電圧検出回路の出力信号の電圧と基準となる目標電圧との差に応じて、前記D/Dコンバータ回路を制御する定電圧制御回路と、前記定電圧制御回路による制御にも拘わらず前記電圧検出回路の出力信号の電圧が低下すると、前記電圧検出回路の出力信号の電圧と前記目標電圧との電位差を強制的に狭める動作をタイマー設定時間の間、実施する調整回路と、を有する電力変換装置。前記調整回路が、前記D/Dコンバータ回路に含まれるスイッチのスイッチングを制御する信号のデューティー比が検出レベルに達した状態を検出するデューティー比最大検出回路と、前記デューティー比最大検出回路からの検出信号に応じて、前記タイマー設定時間の間、前記電圧検出回路の出力信号の電圧を上昇させる動作又は前記目標電圧を低下させる動作を行う電圧調整回路と、を有する請求項1記載の電力変換装置。前記電圧調整回路が、前記デューティー比最大検出回路からの検出信号に応じて、前記タイマー設定時間の間、放電回路からの放電に切り換える回路を含む請求項2記載の電力変換装置。前記電圧調整回路が、前記電圧検出回路の出力信号の極性を反転させる第1の反転回路と、前記第1の反転回路の出力信号の電圧を、前記デューティー比最大検出回路からの検出信号に応じて、前記タイマー設定時間の間、引き下げる反転信号調整回路と、前記反転信号調整回路によって電圧が引き下げられた前記第1の反転回路の出力信号の極性を反転させる第2の反転回路と、を有する請求項2記載の電力変換装置。前記電圧検出回路の出力信号の電圧の増加に応じて前記検出レベルを上昇させ、前記電圧検出回路の出力信号の電圧の減少に応じて前記検出レベルを下降させる検出レベル補正回路をさらに有する請求項2乃至4のいずれか1つ記載の電力変換装置。前記電圧検出回路の出力信号の電圧の増加に応じて前記タイマー設定時間が短くなるように、さらに、前記電圧検出回路の出力信号の電圧の減少に応じて前記タイマー設定時間が長くなるように、前記タイマー設定時間を変化させるタイマー設定時間補正回路をさらに有する請求項1乃至5のいずれか1つ記載の電力変換装置。前記直流電源からの出力電圧に応じた電圧の出力信号を出力する第2電圧検出回路と、前記第2電圧検出回路からの出力信号の電圧の増加に応じて前記検出レベルを上昇させ、前記第2電圧検出回路からの出力信号の電圧の減少に応じて前記検出レベルを下降させる第2検出レベル補正回路と、をさらに有する請求項2乃至4のいずれか1つ記載の電力変換装置。請求項1乃至7のいずれか1つの記載の複数の電力変換装置と、複数の直流電源と、を有し、前記複数の直流電源に含まれる一つの直流電源と前記複数の電力変換装置に含まれる一つの電力変換装置とが1対1で接続されており、前記複数の電力変換装置の出力が接続されている電力システム。請求項1乃至7のいずれか1つの記載の複数の電力変換装置と、複数の直流電源と、を有し、前記複数の直流電源に含まれる一つの直流電源と前記複数の電力変換装置に含まれる一つの電力変換装置とが1対1で接続されており、前記電力変換装置の正極側出力を上位の前記電力変換装置の負極側出力に接続し、前記電力変換装置の負極側出力を下位の前記電力変換装置の正極側出力に接続し、最上位の前記電力変換装置の正極側出力を負荷側に接続し、最下位の前記電力変換装置の負極側出力を接地する電力システム。上で述べたように、従来技術には、気象状況等に応じて出力電力が変動する太陽電池や風力発電機などの直流電源の出力における最大電力点を高速に追跡する安価な電力変換装置は開示されていない。従って、本発明の目的は、気象状況等に出力電力が応じて変動する太陽電池や風力発電機などの直流電源の出力における最大電力点を追跡できる安価な電力変換装置を提供することである。また、本発明の他の目的は、気象状況等に応じて出力電力が変動する太陽電池や風力発電機などの直流電源の出力における最大電力点を高速に追跡できる電力変換装置を提供することである。本発明の一側面に係る電力変換装置は、A最大電力点を有する直流電源からの出力電圧をDC/DC変換するD/Dコンバータ回路と、BD/Dコンバータ回路の出力電圧に応じた電圧の出力信号を出力する電圧検出回路と、C電圧検出回路の出力信号の電圧と基準となる目標電圧との差に応じて、D/Dコンバータ回路を制御する定電圧制御回路と、D定電圧制御回路による制御にも拘わらず電圧検出回路の出力信号の電圧が低下すると、電圧検出回路の出力信号の電圧と目標電圧との電位差を強制的に狭める動作をタイマー設定時間の間実施する調整回路とを有する。最大電力点を有する直流電源の場合、定電圧制御回路が直流電源の電力供給能力を超えて電力を引き出そうとしてD/Dコンバータ回路を駆動すると、定電圧制御回路による制御にも拘わらずD/Dコンバータ回路の出力電圧が低下して、電圧検出回路の出力信号の電圧も低下する。このように電圧検出回路の出力信号の電圧が低下すると、上で述べたように調整回路が動作するので、定電圧制御回路は、自らの制御の効果が現れたと判断して、D/Dコンバータ回路の駆動を、電圧検出回路の出力信号の電圧低下前の状態程度に戻す。すなわち、D/Dコンバータ回路の目標出力電圧が引き下げられたような現象が生じて、直流電源から引き出す電力も直流電源の電力供給能力よりも減少するので、D/Dコンバータ回路の出力電圧は上昇することになる。このような動作が繰り返されて、最大電力点の追跡が行われる。また、このような回路は、安価な回路素子のみで構成することができる。なお、タイマー設定時間を適切に設定すれば、上記電位差を強制的に狭める幅も適切に設定され、最大電力点の高速な追跡が可能となる。また、上で述べた調整回路が、D/Dコンバータ回路に含まれるスイッチのスイッチングを制御する信号のデューティー比が検出レベルに達した状態を検出するデューティー比最大検出回路と、デューティー比最大検出回路からの検出信号に応じて、タイマー設定時間の間電圧検出回路の出力信号の電圧を上昇させる動作又は目標電圧を低下させる動作を行う電圧調整回路とを有するようにしてもよい。このようにデューティー比最大検出回路を導入することによって、直流電源から過剰に電力を引き出している状況を簡単に特定できるようになる。さらに、上で述べた電圧調整回路が、デューティー比最大検出回路からの検出信号に応じて、タイマー設定時間の間、放電回路からの放電に切り換える回路を有するようにしてもよい。放電回路の時定数によって滑らかに調整が行われる。また、上で述べた電圧調整回路が、電圧検出回路の出力信号の極性を反転させる第1の反転回路と、第1の反転回路の出力信号の電圧を、デューティー比最大検出回路からの検出信号に応じて、タイマー設定時間の間引き下げる反転信号調整回路と、反転信号調整回路によって電圧が引き下げられた第1の反転回路の出力信号の極性を反転させる第2の反転回路とを有するようにしてもよい。このようにすれば、電圧検出回路の出力信号の電圧を適切に調整することができるようになる。さらに、本電力変換装置は、電圧検出回路の出力信号の電圧の増加に応じて検出レベルを上昇させ、電圧検出回路の出力信号の電圧の減少に応じて検出レベルを下降させる検出レベル補正回路をさらに有するようにしてもよい。このようにすれば、直流電源の出力が変動する際にも、適切に最大電力点追跡が可能となる。また、本電力変換装置は、電圧検出回路の出力信号の電圧の増加に応じてタイマー設定時間が短くなるように、さらに、電圧検出回路の出力信号の電圧の減少に応じてタイマー設定時間が長くなるように、タイマー設定時間を変化させるタイマー設定時間補正回路をさらに有するようにしてもよい。このようにすれば、直流電源の出力が変動する際にも、適切に最大電力点追跡が可能となる。また、本電力変換装置は、直流電源からの出力電圧に応じた電圧の出力信号を出力する第2電圧検出回路と、第2電圧検出回路からの出力信号の電圧の増加に応じて検出レベルを上昇させ、第2電圧検出回路からの出力信号の電圧の減少に応じて検出レベルを下降させる第2検出レベル補正回路とをさらに有するようにしてもよい。このようにすれば、直流電源の出力が変動する際にも、正確に最大電力点追跡が可能となる。さらに、上で述べたような電力変換装置を複数備え、当該複数の電力変換装置に含まれる一つの電力変換装置と複数の直流電源に含まれる一つの直流電源とが、1対1で接続されており、複数の電力変換装置の出力が接続されている電力システムを採用するようにしても良い。このような電力システムであれば、各直流電源の状況に応じて電力変換制御が行われるようになるので、簡単な構成でシステム全体として効率的に制御が行えるようになる。なお、複数の電力変換装置のそれぞれの出力電流が加算されて、蓄電池や負荷などに供給される。さらに、上で述べたような電力変換装置を複数備え、当該複数の電力変換装置に含まれる一つの電力変換装置と複数の直流電源に含まれる一つの直流電源とが、1対1で接続されており、電力変換装置の正極側出力を上位の電力変換装置の負極側出力に接続し、電力変換装置の負極側出力を下位の電力変換装置の正極側出力に接続し、最上位の電力変換装置の正極側出力を負荷側に接続し、最下位の電力変換装置の負極側出力を接地するような電力システムを採用してもよい。このような電力システムであれば、各直流電源の状況に応じて電力変換制御が行われるようになるので、簡単な構成でシステム全体として効率的に制御が行えるようになる。なお、複数の電力変換装置のそれぞれの出力電圧は加算されて、蓄電池や負荷などに供給される。以下、上で述べた本発明の一側面をさらに具体的に説明するが、本発明は以下の説明に限定されるものではない。[実施の形態1]図2に、本実施の形態に係る電力変換装置を含むシステムの一例を示す。すなわち、図2に示すシステムは、太陽電池システムであって、太陽電池100と、太陽電池100からの出力に対して電力変換を行う電力変換装置200と、電力変換装置200の出力に接続されている負荷蓄電池300及び様々な負荷A乃至Cなどとを有する。太陽電池100及び負荷蓄電池300は、従来と同じである。また、負荷A乃至Cは、D/Dコンバータ回路付きの装置やD/Aインバータ回路付きの装置などであり、これらも従来と同じである。なお、太陽電池100は一例であって、例えば風力発電機などの他の自然エネルギー発電機であってもよい。電力変換装置200は、A太陽電池100からの出力電圧をDC/DC変換するD/Dコンバータ回路210と、BD/Dコンバータ回路210の出力電圧に応じた電圧の出力信号を出力する出力電圧検出回路220と、C出力電圧検出回路220の出力信号の電圧と目標電圧との差に応じて、D/Dコンバータ回路210を制御する定電圧制御回路230と、D定電圧制御回路230による制御にも拘わらず例えば、駆動レベルが検出レベルより高いにも拘わらず出力電圧検出回路220の出力信号の電圧が低下すると、出力電圧検出回路220の出力信号の電圧と目標電圧との電位差を強制的に狭める動作をタイマー設定時間の間実施する調整回路240とを有する。太陽電池100のような最大電力点を有する直流電源の場合、定電圧制御回路230が、太陽電池100の電力供給能力を超えて電力を引き出そうとしてD/Dコンバータ回路210を駆動すると、定電圧制御回路230による制御にも拘わらずD/Dコンバータ回路210の出力電圧が低下して、出力電圧検出回路220の出力信号の電圧も低下する。このように出力電圧検出回路220の出力信号の電圧が低下すると、調整回路240は、出力電圧検出回路220の出力信号の電圧と目標電圧との電位差を強制的に狭める動作をタイマー設定時間の間実施する。そうすると、定電圧制御回路230は、自らの制御の効果が現れたと判断して、D/Dコンバータ回路210の駆動を、出力電圧検出回路220の出力信号の電圧低下前程度の状態に戻す。すなわち、D/Dコンバータ回路210の目標出力電圧があたかも引き下げられたような現象が生じる。そうすると、太陽電池100から引き出す電力もその電力供給能力よりも減少するので、D/Dコンバータ回路210の出力電圧は上昇することになる。このような動作が繰り返されて、太陽電池100の最大電力点の追跡が行われる。また、このような電力変換装置は、マイクロプロセッサやDSPDigitalSignalProcessorなどの高価な素子を用いずに構成できるため、安価に構成できる。[実施の形態2]図3に、本発明の第2の実施の形態に係るシステムの機能ブロック図を示す。図3に示すシステムは、太陽電池システムであって、太陽電池100と、太陽電池100からの出力に対して電力変換を行う電力変換装置400と、電力変換装置400の出力に接続されている負荷蓄電池300及び様々な負荷A乃至Cなどが接続されている。太陽電池100及び負荷蓄電池300は、従来と同じである。また、負荷A乃至Cは、D/Dコンバータ回路付きの装置やD/Aインバータ回路付きの装置などであり、これらも従来と同じである。以下の実施の形態でも同様である。なお、太陽電池100は一例であって例えば風力発電機などの他の自然エネルギー発電機であってもよい。電力変換装置400は、Aスイッチを有し、太陽電池100からの出力電圧をスイッチのスイッチングによりDC/DC変換するD/Dコンバータ回路410と、BD/Dコンバータ回路410の出力電圧に応じた電圧の出力信号を出力する出力電圧検出回路420と、C出力電圧検出回路420の出力信号の電圧Vofbと目標電圧との差に応じて、D/Dコンバータ回路410を制御する定電圧制御回路430と、D定電圧制御回路430から出力され且つD/Dコンバータ回路410のスイッチのオンオフを指示するスイッチング信号のデューティー比Dutyが検出レベルここでは、DutyMax設定電圧Vdutyに対応するレベルとなっている状態を検出するDutyMax検出回路440と、E初期目標電圧Vref1をそのまま目標電圧VVrefとして出力するか、DutyMax検出回路440の検出信号に応じて初期目標電圧をタイマー設定時間電圧Vtimeで決まる期間の間調整して目標電圧VVrefを生成して、定電圧制御回路430へ出力する目標電圧調整回路450とを有する。また、図4に目標電圧調整回路450の機能ブロック図を示す。目標電圧調整回路450は、DutyMax検出回路440からのDutyMax検出信号に応答して信号Vlatchを出力するラッチ回路451と、DutyMax検出信号をラッチ回路451が受信してからタイマー設定時間例えばコンデンサにチャージを始めて当該コンデンサの電圧がタイマー設定電圧Vtimeに到達までの時間を計測してその後リセット信号VRSをラッチ回路451に出力することで信号Vlatchの出力を停止させるリセットタイマー回路452と、信号Vlatchが出力されていない場合には初期目標電圧Vref1を目標電圧VVrefとして出力し、信号Vlatchが出力されている間目標電圧VVrefを引き下げるように調整する目標電圧補正回路453とを有する。次に、図5及び図6を用いて、図3及び図4に示した電力変換装置400の動作について説明する。なお、太陽電池100からの出力電力をPpv、電力変換装置400の出力電圧をVo、出力電力をPout、定電圧制御回路430からDutyMax検出回路440への出力をDuty、初期目標電圧をVref1、目標電圧調整回路450から定電圧制御回路430への出力電圧をVVrefと表すものとする。図5aは、図1bと基本的には同じであり、太陽電池100の出力電流Iと出力電力Pの関係を表す図である。もう一度説明すると、電流Ipvmaxまでは出力電流Iを増加させると出力電力P自体も増加し、電流Ipvmaxにおいて出力電力Pは最大電力点Ppvmaxとなり、電流Ipvmax以上となった場合には出力電力Pは急激に減少する。すなわち、電流Ipvmax以上となると、出力電力Pが急激に減少するというのは、出力電圧Vも低下していることを表している。ここで、電流Ipvmaxより大幅に低い電流値に対応する電力点をAとし、電流Ipvmax以上の近傍の電流値に対応する電力点をBとし、電流Ipvmax以下の近傍の電流値に対応する電力点をCとする。なお、電力点Bに完全に一致しないがほぼ同じ電流値の電力点をB2、B3といったように表す。また、電力点Cに完全に一致しないがほぼ同じ電流値の電力点をC2、C3といったように表す。さらに、最大電力点Ppvmaxを簡単にMと表すものとする。なお、図5bは、図1aと全く同じである。図6a乃至eは、本実施の形態に係る電力変換装置400の動作を表す。なお、以下で動作を説明するための波形図においては、横軸は時間を表し、縦軸は電圧[V]を表す。但し、電力の場合にはW、デューティー比の場合にはの場合がある。図6aは、太陽電池100からの出力電力Ppv、電力変換装置400の出力電力Poutの時間変化を表している。なお、電力変換装置400による損失があるので、必ずPpv>Poutの関係が成り立つ。比較のため、最大電力点Ppvmaxも示されている。また、図6bは、電力変換装置400の出力電圧Voの時間変化を表す。図6cは、目標電圧調整回路450からの目標電圧VVrefの時間変化を表す。比較のため初期目標電圧Vref1も示されている。図6dは、定電圧制御回路430の出力Dutyの時間変化を表す。なお、出力Dutyについて予め定められた最大値DutyMaxすなわち検出レベルの一例も比較のため示されている。図6eは、ラッチ回路451が出力する信号Vlatchの時間変化を表す。まず、太陽電池100からの出力電力が、電力点Aより小さい電力から電力点Aを超えて電力点Mに到達するまでについては、D/Dコンバータ回路410と出力電圧検出回路420と定電圧制御回路430とが通常どおり動作する。すなわち、目標電圧調整回路450では何もせずに初期目標電圧Vref1がそのまま出力され図6c、VVref=Vref1であって、出力電圧検出回路420の出力Vofbとの差に応じて定電圧制御回路430は、D/Dコンバータ回路410のスイッチにスイッチングを行わせる。具体的には、電力点Aを超えて太陽電池100から電力を引き出そうとすると、D/Dコンバータ回路410をそれまでと同じように駆動するだけでは出力電圧検出回路420の出力Vofbが下がってしまうので、定電圧制御回路430は、図6dに示すように、D/Dコンバータ回路410のスイッチに対するスイッチングパルスのデューティー比及びDutyの電圧を徐々に上げるように動作する。このようにすれば、図6bに示すように、電力変換装置400の出力電圧Voが一定に維持される。その後、太陽電池100から引き出す電力が電力点Mに達すると、図6aに示すように、太陽電池100からの出力電力Ppvは低下するので、それにつられて電力変換装置400の出力電力Poutも低下する。また、図5bからも分かるように、出力電圧Voも低下してしまう。そうすると、定電圧制御回路430は、Voに応じたVofbとVVrefの差が大きくなったことを検出して、D/Dコンバータ回路410のスイッチに対するスイッチングパルスのデューティー比及び信号Dutyの電圧を検出レベルDutyMaxまで上昇させる。これが太陽電池100から引き出す電力が電力点Bに達したあたりで発生する。なお、図6aに示すように、定電圧制御回路430がD/Dコンバータ回路410を駆動し過ぎると太陽電池100から引き出される電力も低下して、当該電力と太陽電池100の実際の出力電力Ppvとが、電力点Bで釣り合うことになる。このような状況が発生すると、DutyMax検出回路440は、信号Dutyの電圧が検出レベルDutyMaxに達したことを検出して、目標電圧調整回路450に検出信号を出力する。目標電圧調整回路450のラッチ回路451は、DutyMax検出回路440からの検出信号に応じて、図6eに示すように、信号Vlatchをハイにし始め、本実施の形態では所定のタイマー設定時間の間ハイを維持するここでは時刻L1まで。そうすると、目標電圧調整回路450の目標電圧補正回路453は、信号Vlatchがハイの間目標電圧VVrefを引き下げるように動作する。これによって、図6cに示すように、VVrefが初期目標電圧Vref1から下降する。また、図6dに示すように、定電圧制御回路430は、Voに応じたVofbとVVrefの差が小さくなったことを検出して、D/Dコンバータ回路410のスイッチに対するスイッチングパルスのデューティー比及び信号Dutyの電圧を引き下げる。そうすると、定電圧制御回路430によるD/Dコンバータ回路410の駆動により太陽電池100から引き出される電流が減少する。本実施の形態では、信号Vlatchがハイになっている間は目標電圧VVrefが引き下げられるので、図6bに示すように電力変換装置400の出力電圧Voも下がるため、図6aに示すように出力電力Poutも下降する。太陽電池100の出力電力Ppvは、D/Dコンバータ回路410による過駆動がなくなるので、最大電力点Mに戻る段階では増加する。しかし、目標電圧VVrefを引き下げることによってD/Dコンバータ回路410の駆動がより小さくなって引き出される電流が少なくなり過ぎてしまうので、出力電力Ppvは最大電力点Mを過ぎて再度減少する。一方、目標電圧調整回路450による目標電圧VVrefの調整が終了すると、目標電圧VVrefは徐々に上昇する。これに応じて電力変換装置400の出力電力Vo及び出力電力Pout、D/Dコンバータ回路410のスイッチに対するスイッチングパルスのデューティー比及びDutyの電圧も徐々に上昇する。目標電圧VVrefの上昇には時定数例えばCRによる充電の時定数があり急激に上昇するわけではないので、上でも述べたように出力電力Ppvは最大電力点Mを過ぎて電力点Cに到達してしまう。電力点Cでは、太陽電池100の出力電力PpvとD/Dコンバータ回路410の駆動レベルで必要となる電力とが釣り合うことになる。この後、図6dに示すように、定電圧制御回路430は、Voに応じたVofbと目標電圧VVrefとの差に応じてD/Dコンバータ回路410を駆動して太陽電池100からより多くの電力を引き出すように、D/Dコンバータ回路410のスイッチに対するスイッチングパルスのデューティー比及び信号Dutyの電圧を上昇させる。そうすると、図6aに示すように、太陽電池100の出力電力Ppvは上昇して再度電力点Mに達する。この後の動作は、最初に電力点Mに達した後とほぼ同じになる。但し、図6cに示すように、目標電圧VVrefは、初期目標電圧Vref1に戻っておらず、電力変換装置400の出力電圧Voも目標値に達していないので、動作としては同じでも目標電圧VVrefの引き下げ幅などは若干異なってくる。このように完全に同じ動作ではないので、電力点CではなくC1やC2、電力点BではなくB1やB2で、図5aのカーブ上動作を切り替えることになる。また、スイッチングパルスのデューティー比及び信号Dutyの電圧が検出レベルに達すると、ラッチ回路451の出力Vlatchが本実施の形態では所定のタイマー設定時間の間ハイとなるという動作も同様に実施され、その都度目標電圧VVrefが引き下げられるように調整される。結局のところ、最大電力点をはさんで電力点B又はその近傍と電力点C又はその近傍間を行き来することになる。すなわち、最大電力点追跡が可能となっている。上で述べた動作は、太陽電池100の発電電力がほぼ一定であることを前提としている。なお、電力点Bと電力点Cの差は、出力電力や出力電圧に応じて決まるが、D/Dコンバータ回路410などを含む制御系のゲイン調整で調整することができる。すなわち、より最大電力点近傍で動作させることができる。[実施の形態2の実施例]図7及び図8に本実施の形態に係る具体的回路例を示す。図7は、太陽電池100の具体的回路例とD/Dコンバータ回路410の具体的回路例と出力電圧検出回路420の具体的回路例と蓄電池300の具体的回路例と定電圧制御回路430の具体的回路例とを示している。太陽電池100は、電流源Iccと、ダイオードD1と、抵抗R1及びR2とを含む。電流源Iccの正極側端子には、ダイオードD1のアノードと抵抗R1の一端及びR2の一端が接続されており、電流源Iccの負極側端子は、ダイオードD1のカソードと抵抗R2の他端と共にグランドに接続されている。抵抗R1の他端はD/Dコンバータ回路410に接続されている。図7におけるD/Dコンバータ回路410は昇圧チョッパ回路として示されているが、ハーフブリッジ回路方式、フルブリッジ回路方式、プッシュプル回路方式、フォワード回路方式、フライバック方式、降圧型チョッパ回路、ICやCukコンバータやZetaコンバータ等の昇降圧回路などで、絶縁型、非絶縁型を用途に応じて選択できる。D/Dコンバータ回路410は、逆流防止用のダイオードD2及びD3と、電解コンデンサC1と、コンデンサC2と、コイルL1と、定電圧制御回路430によりスイッチングされるFETS1と、抵抗R3とを有する。ダイオードD2のアノードは、太陽電池100の抵抗R1に接続されており、ダイオードD2のカソードは、電解コンデンサC1の端子とコイルL1の一端とに接続されている。電解コンデンサC1の-端子は接地されている。コイルL1の他端は、FETS1のドレイン端子と、ダイオードD3のアノードとに接続されている。FETS1のソース端子は接地されており、FETS1のゲート端子は、抵抗R3の一端に接続されている。抵抗R3の他端は、定電圧制御回路430の駆動信号発生回路432の出力に接続されている。ダイオードD3のカソードは、コンデンサC2の一端と出力電圧検出回路420とに接続されている。コンデンサC2の他端は接地されている。出力電圧検出回路420は、抵抗分割にてフィードバック電圧を検出するための抵抗R4及びR5を含む。抵抗R4の一端は、D/Dコンバータ回路410と蓄電池300とに接続されている。抵抗R4の他端は、抵抗R5の一端と定電圧制御回路430の電圧誤差検出回路431とに接続されている。抵抗R5の他端は接地されている。蓄電池300と、負荷A乃至Cに相当するDC/ACインバータ回路、DC/DCコンバータ回路及び他の負荷とは、従来と同じであり、これ以上の説明を省略する。定電圧制御回路430は、例えばPID制御回路であり、電圧誤差検出回路431と、駆動信号発生回路432とを含む。電圧誤差検出回路431は、出力電圧検出回路420に接続されており、抵抗R11乃至R14と、コンデンサC11及びC12と、オペアンプ4311とを有する。出力電圧検出回路420の出力は抵抗R11及びR12の一端に接続され、抵抗R11の他端はコンデンサC11の一端に接続され、コンデンサC11の他端と抵抗R12の他端とは、オペアンプ4311の負極側入力端子に接続されている。また、オペアンプ4311の負極側入力端子には、コンデンサC12の一端及び抵抗R13の一端が接続されており、コンデンサC12の他端は抵抗R14の一端に接続され、抵抗R14の他端と抵抗R13の他端とはオペアンプ4311の出力端子に接続される。さらに、オペアンプ4311の正極側入力端子には、接続端子Aを介して目標電圧補正回路453の出力が接続されている。駆動信号発生回路432は、コンパレータ4321と三角波発生器4322とを含む。コンパレータ4321の正極側入力端子には、電圧誤差検出回路431の出力端子が接続されており、コンパレータ4321の負極側入力端子には、三角波発生器4322が接続されている。コンパレータ4321の出力端子は、D/Dコンバータ回路410のFETS1のゲート端子に接続される。オペアンプ4311の出力端子及びコンパレータ4321の正極側入力端子は、接続端子Bを介してDutyMax検出回路440に接続されている。次に、図8に、本実施の形態に係るDutyMax検出回路440と目標電圧調整回路450との具体的回路例を示す。DutyMax検出回路440は、コンパレータ441と、抵抗R15と、電圧VDutyを出力する直流電源VDutyとを有する。コンパレータ441の正極側入力端子は、電圧誤差検出回路431のオペアンプ4311の出力端子に接続されており、コンパレータ441の負極側入力端子は、直流電源VDutyの正極側端子に接続されている。直流電源VDutyの負極端子は接地されている。コンパレータ441の出力は、抵抗R15の一端及びラッチ回路451のFETS2のゲート端子に接続されており、抵抗R15の他端は接地されている。目標電圧調整回路450は、ラッチ回路451と目標電圧補正回路453とリセットタイマー回路452とを有する。ラッチ回路451は、抵抗R16及びR17と、FETS2及びS3と、NAND回路4511及び4512とを有する。FETS2のゲート端子は、DutyMax検出回路440の出力に接続されており、FETS2のソース端子は接地されており、FETS2のドレイン端子は抵抗R17を介して電源Vccに接続されている。また、FETS2のドレイン端子はNAND回路4511の第1の入力端子にも接続されている。FETS3のゲート端子はリセットタイマー回路452の出力に接続されており、FETS3のソース端子は接地されており、FETS3のドレイン端子は抵抗R16を介して電源Vccに接続されている。また、FETS3のドレイン端子はNAND回路4512の第2の入力端子にも接続されている。NAND回路4511の第2の入力端子には、NAND回路4512の出力端子が接続されており、NAND回路4512の第1の入力端子には、NAND回路4511の出力端子が接続されている。このようなNAND回路を用いたラッチ回路は周知であり、AND回路等を用いる他の回路構成を採用することも可能である。また、NAND回路4511の出力は、目標電圧補正回路453とリセットタイマー回路452とに接続されている。リセットタイマー回路452は、コンパレータ4521及び4522と、抵抗R31乃至R35と、コンデンサC21と、電圧Vtimeを出力する直流電源Vtimeとを有する。コンパレータ4521の正極側入力端子は、ラッチ回路451の出力に接続されており、コンパレータ4521の負極側入力端子は、抵抗R31の一端及び抵抗R32の一端に接続されている。抵抗R31の他端は電源Vccに接続されており、抵抗R32の他端は接地されている。コンパレータ4521の出力端子は、抵抗R33の一端及び抵抗R34の一端に接続されており、抵抗R33の他端は接地されている。抵抗R34の他端は、コンデンサC21の一端及びコンパレータ4522の正極側入力端子に接続されている。コンデンサC21の他端は接地されている。コンパレータ4522の負極側入力端子は、直流電源Vtimeの正極側端子に接続されている。直流電源Vtimeの負極側端子は接地されている。コンパレータ4522の出力端子は、抵抗R35の一端とラッチ回路451のFETS3のゲート端子とに接続されている。目標電圧補正回路453は、抵抗R18乃至R21と、FETS4と、コンデンサC14とを有する。FETS4のゲート端子は、ラッチ回路451の出力と抵抗R20の一端とに接続されている。抵抗R20の他端は接地されている。FETS4のソース端子も接地されている。FETS4のドレイン端子は、抵抗R18を介して電源Vccに接続されている。FETS4のドレイン端子は、抵抗R19及びR21の一端にも接続されている。抵抗R19の他端は接地されている。抵抗R21の他端は、コンデンサC14の一端と電圧誤差検出回路431のコンパレータ4311の正極側入力端子に接続されている。コンデンサC14の他端は接地されている。定電圧制御回路430自体の動作は基本的に通常どおりであるが、目標電圧VVrefが可変であるから、その部分についての動作は異なる。図8に示したDutyMax検出回路440のコンパレータ441は、駆動信号発生回路432に対する入力信号A1Outの電圧と、駆動信号発生回路432の出力であるスイッチングパルスPulのデューティー比についての検出レベルに相当する電圧VDuty例えば当該デューティー比が最大となる際に駆動信号発生回路432に入力される入力信号A1Outの電圧とほぼ同一の電圧とを比較する。そして、入力信号A1Outの電圧が電圧VDutyより高くなると、コンパレータ441は、信号Vsetをハイにして出力する。そうすると、ラッチ回路451のFETS2がオンになり、NAND回路4511の一方の入力がローになる。従って、NAND回路4511の出力はハイになる。すなわち、信号Vlatchがハイになる。また、FETS3はオフのままなので、NAND回路4512の一方の入力はハイであり、NAND回路4512の出力はローとなっている。なお、信号Vlatchがローの状態においては、電源Vccの電圧Vccを抵抗R18及びR19で抵抗分割した電圧がコンデンサC14に印加されて、電荷がチャージされる。従って、フルチャージされていれば、初期目標電圧Vref1={R19/R18R19}×Vccとなる。なお、式中R19及びR18は、抵抗R19及びR18の抵抗値を表すものとする。信号Vlatchがハイになると、FETS4がオンになる。そうすると、抵抗R18及びR19の接続点が接地されることになりコンデンサC14からの放電が開始され、抵抗R21及びコンデンサC14の接続点の電圧である目標電圧VVrefは徐々に低下することになる。また、信号Vlatchがハイになると、リセットタイマー回路452のコンパレータ4521の出力がオンになる。そうすると、コンデンサC21へのチャージが開始される。コンデンサC21の電圧が直流電源Vtimeの出力電圧Vtimeに達すると、コンパレータ4522の出力がハイになる。すなわち、信号VRSがハイになる。なお、このコンデンサC21の容量を適切に設計すれば、直流電源Vtimeの出力電圧Vtimeに達するまでの固定時間を所望の時間に設定できる。なお、信号Vsetが途中ハイとローで変化してもNAND回路4512の出力がローである限り、NAND回路4511の出力はハイのままとなる。一方、信号VRSがハイになると、ラッチ回路451のFETS3がオンになり、NAND回路4512の入力がローになるので、NAND回路4511の出力がハイになる。この際、FETS2がオンになっていなければ、結局のところNAND回路4511の出力はローになる。NAND回路4511の出力がローになると、リセットタイマー回路452のコンパレータ4521はオフになるので、コンデンサC21のチャージが停止され放電が始まり、コンデンサC21の電圧がVtimeを下回るとコンパレータ4522の出力VRSもローになる。次に、図7及び図8に示した回路の動作を図9及び図10を用いて説明する。なお、基本的な動作については図6a乃至eで説明したので、ポイントとなる部分だけを説明する。まず、図5aの電力点Aなどにおいて十分太陽電池100から電力供給が可能である状態における動作を図9a乃至hを用いて説明する。なお、図9a乃至hは、ある短い時間の動作を示しており、図7及び図8に示した回路の基本的な動作説明を行うための図である。図9aは、駆動信号発生回路432の出力であるスイッチングパルスPulを表している。この間、デューティー比はほぼ一定となっており、図9bに示すD/Dコンバータ回路410の出力電圧Voも、図9cに示す出力電圧検出回路420の出力信号Vofbも、図中は大げさに示されているが、スイッチングに応じて多少リプルが発生する程度の変動だけで、D/Dコンバータ回路410の出力信号Voの電圧の平均値Voaveも一定となっている。なお、図9a乃至hの状態では、DutyMax検出回路440と目標電圧調整回路450とは動作しておらず、初期目標電圧Vref1が目標電圧調整回路450の出力電圧VVrefとなっている。図9cに示すように、電圧誤差検出回路431は、VofbとVVrefの比較を行い、図9dに示すように、VofbとVVrefとの差を反転させた電圧の出力信号A1Outを出力する。図9a乃至hの状態では、この出力信号A1Outの電圧は、DutyMax検出回路440の検出レベル例えばデューティー比最大に対応する電圧Vdutyより低い電圧となっているので、上で述べたようにDutyMax検出回路440と目標電圧調整回路450とは動作しない。動作しない状態を図9e乃至hに示している。すなわち、出力信号A1Outの電圧は常にVDutyより低いので、図9eに示すように、DutyMax検出回路440のコンパレータ441の出力側信号Vsetもリセットタイマー回路452の出力VRSもゼロのままになる。当然、コンパレータ4521の出力もオフのままなので、図9fに示すように、コンデンサC21の電圧CMP2oもゼロのままになり、図9gに示すように、ラッチ回路451の出力Vlatchもゼロのままである。従って、上でも述べ且つ図9hに示すように、初期目標電圧Vref1がそのまま目標電圧調整回路450の出力電圧VVrefとなっている。次に、図10a乃至kを用いて、D/Dコンバータ回路410の出力Voが低下し始めた場合の動作について説明する。なお、図10a乃至kは、本実施の形態の特徴を強調するように描かれているので、実際とは多少異なる部分もある。上で説明し且つ図10a及びbに示すように、太陽電池100からの電力供給が減少するか又は最大電力点を超えてD/Dコンバータ回路410が電力を引き出そうとすると、D/Dコンバータ回路410のFETS1のゲート端子に対するスイッチングパルスPulのデューティー比は検出レベル例えば最大となる一方、D/Dコンバータ回路410の出力Voは低下してしまう。図10cに示すように、出力Voが低下すると、出力電圧検出回路420の出力Vofbも低下する。一方、電圧誤差検出回路431は、現在のVVrefとの差を反転させるため、出力電圧検出回路420のVofbが低下するならば、電圧誤差検出回路431の出力A1Outは反対に上昇することになる。そうすると、図10dに示すように、FETS1に対するスイッチングの周期の中で、電圧誤差検出回路431の出力A1Outの電圧が、スイッチングパルスの検出レベルに相当する電圧VDuty例えばデューティー比の最大値に相当する電圧を上回ることになる。本実施の形態では、電圧誤差検出回路431の出力A1Outが電圧VDutyを超えると、図10eに示すように、その超えている時間だけDutyMax検出回路440から検出信号Vsetが出力される。そうすると、図10gに示すようにラッチ回路451は、信号Vlatchをハイにする。信号Vlatchがハイになっている期間は、同じく信号Vlatchがハイになることによって上昇し始めるコンデンサC21の電圧CMP2oが所定の電圧Vtimeに到達するまでの期間である。より詳しくは、電圧CMP2oが所定の電圧Vtimeに達すると、図10eに示すように信号VRSがハイになるので、これに応じて信号Vlatchはローになる。なお、電圧CMP2oは、信号Vlatchがローになると急速に低下する。さらに、目標電圧補正回路453は、信号Vlatchがハイになっている期間中、コンデンサC14からの放電が行われるので、図10hに示すように、その期間中目標電圧VVrefは低下することになる。その後は、コンデンサC14へ電荷のチャージが行われるため、徐々にVVrefは上昇することになる。従って、結局のところ図10iに示すように、電圧誤差検出回路431の出力A1Outは、一度検出レベルV_Dutyを超えると急激に低下させられ、A1Out2として示されるように、その後徐々に電圧は上昇するようになる。この際、図10jに示すように、電圧A1Out2が三角波信号VTW1の電圧より高い期間、D/Dコンバータ回路410のFETS1のスイッチングパルスPul2がハイになる。すなわち、一旦スイッチングパルスPul2のハイの期間は非常に短くなるが、A1Out2の上昇に応じて徐々に長くなる。ということで、図10jに示すようなスイッチングパルスPul2でD/Dコンバータ回路410を駆動することになり、電力変換装置400の出力電圧Voは、図10kに示すように変化する。すなわち、出力電圧Voは急激に減少することはなく、平均的にはある程度のレベルで多少増減することになる。このように、信号Vlatchがハイの所定時間だけ、急激に目標電圧VVrefを引き下げているので、定電圧制御回路430からすると、電力変換装置400の出力Voが低下しても、出力電圧検出回路420の出力Vofbの電圧と基準電圧VVrefとの差が小さくなったように見える。すなわち、定電圧制御回路430からすれば、制御の効果があったものと判断でき、D/Dコンバータ回路410の駆動レベルを落とすようになる。そうすれば、太陽電池100の供給電力とD/Dコンバータ回路410によって引き出される電力とが早期に釣り合うようになる。その後は、太陽電池100からの電力供給状態に応じて上で述べたものと同様の動作を繰り返せば、最大電力点を追跡していることになる。このように高価なプロセッサなどを用いることなく安価な素子のみで最大電力点追跡が可能となる。なお、上で述べた各回路の構成は一例であって、同様の機能を実現する様々な変形が可能である。[実施の形態3]図11に、第3の実施の形態に係るシステムの機能ブロック図を示す。図11に示すシステムは、太陽電池システムであって、太陽電池100と、太陽電池100からの出力に対して電力変換を行う電力変換装置500と、電力変換装置500の出力に接続されている負荷蓄電池300及び様々な負荷A乃至Cなどとを有する。太陽電池100及び負荷蓄電池300並びに負荷A乃至Cは、第2の実施の形態と同様である。電力変換装置500は、Aスイッチを有し、太陽電池100からの出力電圧をスイッチのスイッチングによりDC/DC変換するD/Dコンバータ回路510と、BD/Dコンバータ回路510の出力電圧に応じた電圧の出力信号を電圧検出信号補正回路530に出力する出力電圧検出回路520と、C補正指示回路560からの出力に従って出力電圧検出回路520からの検出信号の電圧Vofbを補正して、補正後の検出信号Vofb3を出力する電圧検出信号補正回路530と、D固定の目標電圧VVrefと電圧検出信号補正回路530からの補正後検出信号の電圧Vofb3との差に応じて、D/Dコンバータ回路510を制御する定電圧制御回路540と、E定電圧制御回路540から出力され且つD/Dコンバータ回路510のスイッチのオンオフを指示するスイッチングパルスのデューティー比Dutyが検出レベルに相当する電圧VDutyとなっている状態を検出するDutyMax検出回路550と、FDutyMax検出回路550からの検出信号に応じてタイマー設定時間具体的には電圧Vtimeで決まる期間の間、電圧検出信号補正回路530に対して補正の指示Vlatchを出力する補正指示回路560とを有する。図12に、補正指示回路560の機能ブロック図を示す。補正指示回路560は、DutyMax検出回路550からの検出信号に応じて所定期間ハイになる信号Vlatchを、電圧検出信号補正回路530に出力するラッチ回路561と、ラッチ回路561からの信号Vlatchがハイになるとタイマー設定電圧Vtimeに応じた所定時間を計測して、当該所定時間経過後にラッチ回路561にリセット信号VRSを出力して信号Vlatchをローに変化させるリセットタイマー回路562とを有する。図11及び図12に示した電力変換装置500の動作は、基本的には第2の実施の形態の電力変換装置400とほぼ同じである。但し、本実施の形態では、目標電圧VVrefを調整するのではなく、目標電圧VVrefは固定で、出力電圧検出回路520の検出信号の電圧が調整の対象となる。調整は、本実施の形態では所定期間すなわち、タイマー設定電圧Vtimeに応じて信号Vlatchがハイになっている期間中、出力電圧検出回路520の検出信号を上昇させるような調整である。より具体的には、D/Dコンバータ回路510が太陽電池100から電流を引き出しすぎて出力電圧が低下するような状態では、定電圧制御回路540により、スイッチングパルスのデューティー比を所定の検出レベル例えば最大値にして、さらに電圧を引き上げようとする。これに対して、DutyMax検出回路550は、スイッチングパルスのデューティー比が所定の検出レベルとなっている状態を検出すると、補正指示回路560に検出信号を出力する。補正指示回路560のラッチ回路561は、DutyMax検出回路550からの検出信号に応じて信号Vlatchをハイに変更すると共に、リセットタイマー回路562からのリセット信号VRSを受けるまで信号Vlatchをハイに維持する。信号Vlatchがハイになると、ハイの期間中、電圧検出信号補正回路530は、出力電圧検出回路520からの出力電圧Vofbを上昇させるように調整する。そうすると、固定の目標電圧VVrefとの差が狭められ、定電圧制御回路540によるD/Dコンバータ回路510による駆動レベルが引き下げられる。図13a乃至eに、図11及び図12に示した電力変換装置500の動作を説明するための波形図を示す。図13abd及びeは、第2の実施の形態の場合と同じである。本実施の形態では、上でも述べたように、図13eに示すVlatchがハイになっている期間、定電圧制御回路540への入力電圧Vofb3を上昇させている。通常、電力変換装置500の出力電圧Voが図13bに示すように低下する場合には定電圧制御回路540への入力電圧Vofb3も低下するが、本実施の形態では上昇させて、固定の目標電圧VVrefとの差を狭めることによって、定電圧制御回路540によるD/Dコンバータ回路510の駆動レベルを調整している。このように定電圧制御回路540への入力電圧Vofb3を調整することによって、第2の実施の形態と同様に、太陽電池100の最大電力点を安価な回路素子で追跡させることができるようになる。[実施の形態3の実施例]第3の実施の形態における具体的回路例を図14及び図15に示す。なお、太陽電池100は第2の実施の形態と同じであり、D/Dコンバータ回路510は第2の実施の形態におけるD/Dコンバータ回路410と同じであり、出力電圧検出回路520は第2の実施の形態における出力電圧検出回路420と同じであり、蓄電池300は第2の実施の形態と同じであるので、説明は省略する。定電圧制御回路540は、例えばPID制御回路であり、電圧誤差検出回路541と、駆動信号発生回路542とを含む。電圧誤差検出回路541は、電圧検出信号補正回路530の出力に端子Dを介して接続されており、抵抗R41乃至R44と、コンデンサC41及びC42と、オペアンプ5411とを有する。電圧検出信号補正回路530の出力は抵抗R41及びR42の一端に接続され、抵抗R41の他端はコンデンサC41の一端に接続され、コンデンサC41の他端と抵抗R42の他端とは、オペアンプ5411の負極側入力端子に接続されている。また、オペアンプ5411の負極側入力端子は、コンデンサC42の一端及び抵抗R43の一端と接続されており、コンデンサC42の他端は抵抗R44の一端に接続され、抵抗R44の他端と抵抗R43の他端とはオペアンプ5411の出力端子に接続される。さらに、オペアンプ5411の正極側入力端子には、固定の基準電圧VVrefを出力する直流電源VVrefの正極側端子が接続されている。なお、直流電源VVrefの負極側端子は接地されている。駆動信号発生回路542は、コンパレータ5421と三角波発生器5422とを含む。コンパレータ5421の正極側入力端子には、電圧誤差検出回路541の出力端子が接続されており、コンパレータ5421の負極側入力端子には、三角波発生器5422が接続されている。コンパレータ5421の出力端子は、D/Dコンバータ回路510のFETS1のゲート端子に接続される。また、DutyMax検出回路550は、第2の実施の形態におけるDutyMax検出回路440とほぼ同じであり、コンパレータ551と、抵抗R15と、電圧VDutyを出力する直流電源VDutyとを有する。コンパレータ551の正極側入力端子は、電圧誤差検出回路541のオペアンプ5411の出力端子に接続されており、コンパレータ551の負極側入力端子は、直流電源VDutyの正極側端子に接続されている。直流電源VDutyの負極側端子は接地されている。コンパレータ551の出力は、抵抗R15の一端及びラッチ回路561のFETS2のゲート端子に接続されており、抵抗R15の他端は接地されている。ラッチ回路561は、第2の実施の形態におけるラッチ回路451とほぼ同じであり、抵抗R16及びR17と、FETS2及びS3と、NAND回路5611及び5612とを有する。FETS2のゲート端子は、DutyMax検出回路550の出力に接続されており、FETS2のソース端子は接地されており、FETS2のドレイン端子は抵抗R17を介して電源Vccに接続されている。また、FETS2のドレイン端子はNAND回路5611の第1の入力端子にも接続されている。FETS3のゲート端子はリセットタイマー回路562の出力に接続されており、FETS3のソース端子は接地されており、FETS3のドレイン端子は抵抗R16を介して電源Vccに接続されている。また、FETS3のドレイン端子はNAND回路5612の第2の入力端子にも接続されている。NAND回路5611の第2の入力端子には、NAND回路5612の出力端子が接続されており、NAND回路5612の第1の入力端子には、NAND回路5611の出力端子が接続されている。このようなNAND回路を用いたラッチ回路は周知であり、AND回路等を用いる他の回路構成を採用することも可能である。また、NAND回路5611の出力は、電圧検出信号補正回路530とリセットタイマー回路562とに接続されている。リセットタイマー回路562は、コンパレータ5621及び5622と、抵抗R31乃至R35と、コンデンサC23と、電圧Vtimeを出力する直流電源Vtimeとを有する。コンパレータ5621の正極側入力端子は、ラッチ回路561の出力に接続されており、コンパレータ5621の負極側入力端子は、抵抗R31の一端及び抵抗R32の一端に接続されている。抵抗R31の他端は電源Vccに接続されており、抵抗R32の他端は接地されている。コンパレータ5621の出力端子は、抵抗R33の一端及び抵抗R34の一端に接続されており、抵抗R33の他端は接地されている。抵抗R34の他端は、コンデンサC23の一端及びコンパレータ5622の正極側入力端子に接続されている。コンデンサC23の他端は接地されている。コンパレータ5622の負極側入力端子は、直流電源Vtimeの正極側端子に接続されている。直流電源Vtimeの負極側端子は接地されている。コンパレータ5622の出力端子は、抵抗R35の一端とラッチ回路561のFETS3のゲート端子とに接続されている。抵抗R35の他端は接地されている。電圧検出信号補正回路530は、オペアンプ531及び532と、比較電圧VVrefを出力する2つの直流電源VVrefと、抵抗R51乃至R57と、コンデンサC43と、FETS5とを有する。抵抗R51の一端は、出力電圧検出回路520の出力に接続端子Cを介して接続されており、抵抗R51の他端は、抵抗R52の一端及びオペアンプ531の負極側入力端子に接続されている。オペアンプ531の正極側入力端子には、直流電源VVrefの正極側端子が接続されており、直流電源VVrefの負極側端子は接地されている。抵抗R52の他端はオペアンプ531の出力端子と抵抗R55の一端と抵抗R53の一端とコンデンサC43の一端と接続されている。抵抗R53の他端は、抵抗R54の一端とオペアンプ532の負極側入力端子とに接続されている。オペアンプ532の正極側入力端子には、直流電源VVrefの正極側端子が接続されており、直流電源VVrefの負極側端子は接地されている。抵抗R54の他端はオペアンプ532の出力端子と定電圧制御回路540の電圧誤差検出回路541の入力とに接続されている。電圧誤差検出回路541の入力とは接続端子Dを介して接続されている。さらに、コンデンサC43の他端は接地されており、抵抗R55の他端は抵抗R56の一端とFETS5のドレイン端子とに接続されている。抵抗R56の他端は接地されている。FETS5のゲート端子は、ラッチ回路561の出力及び抵抗R57の一端に接続されており、FETS5のソース端子は接地されている。抵抗R57の他端も接地されている。DutyMax検出回路550のコンパレータ551は、駆動信号発生回路542に対する入力信号A1Outの電圧と、駆動信号発生回路542の出力であるスイッチングパルスPulのデューティー比の所定の検出レベルに相当する電圧VDuty例えばデューティー比が最大となる際に駆動信号発生回路542に入力される入力信号A1Outの電圧とほぼ同一の電圧とを比較する。そして、入力信号A1Outの電圧が電圧VDutyより高くなると、コンパレータ551は、検出信号Vsetを出力する。そうすると、ラッチ回路561のFETS2がオンになり、NAND回路5611の一方の入力がローになる。従って、NAND回路5611の出力はハイになる。すなわち、信号Vlatchがハイになる。また、FETS3はオフのままなので、NAND回路5612の一方の入力はハイであり、NAND回路5612の出力はローとなっている。なお、信号Vlatchがローの状態においては、FETS5がオフであるから、オペアンプ531の出力側に影響はない。すなわち、オペアンプ531により、出力電圧検出回路520の出力電圧Vofbを反転させ、反転後の出力電圧Vofb2を、さらにオペアンプ532によりさらに反転させて、出力電圧Vofbとほぼ同じ電圧Vofb3を定電圧制御回路540に出力する。なお、コンデンサC43には電荷がチャージされる。一方、信号Vlatchがハイになると、FETS5がオンになる。そうすると、抵抗R55及びR56の接続点が接地されることになりコンデンサC43からの放電が開始され、それにつられてオペアンプ531の出力電圧Vofb2は強制的に引き下げられる。そうすると、逆にオペアンプ532により出力電圧Vofb2は反転されるので、定電圧制御回路540への入力となる電圧Vofb3は強制的に引き上げられることになる。なお、信号Vlatchがハイになると、リセットタイマー回路562のコンパレータ5621の出力がハイになる。そうすると、コンデンサC23へのチャージが開始される。コンデンサC23の電圧が直流電源Vtimeの出力電圧Vtimeに達すると、コンパレータ5622の出力がハイになる。すなわち、信号VRSがハイになる。なお、このコンデンサC23の容量を適切に設計すれば、直流電源Vtimeの出力電圧Vtimeに達するまでの固定時間を所望の時間に設定できる。なお、信号Vsetが途中ハイとローで変化してもNAND回路5612の出力がローである限り、NAND回路5611の出力はハイのままとなる。一方、信号VRSがハイになると、ラッチ回路561のFETS3がオンになり、NAND回路5612の入力がローになるので、NAND回路5611の出力がハイになる。この際、FETS2がオンになっていなければ、結局のところNAND回路5611の出力はローになる。NAND回路5611の出力がローになると、リセットタイマー回路562のコンパレータ5621はオフになるので、コンデンサC23のチャージが停止され放電が始まり、コンデンサC23の電圧がVtimeを下回るとコンパレータ5622の出力VRSもローになる。次に、図14及び図15に示した回路の動作を図16及び図17を用いて説明する。なお、ここではポイントとなる部分だけを説明する。まず、図5aの電力点Aなどにおいて十分太陽電池100から電力供給が可能である状態における動作を図16a乃至hを用いて説明する。なお、図16a乃至hは、ある短い時間の動作を示しており、図14及び図15に示した回路の基本的な動作説明を行うための図である。図16aは、駆動信号発生回路542の出力であるスイッチングパルスPulを表している。この間デューティー比はほぼ一定となっており、図16bに示すD/Dコンバータ回路510の出力電圧Voも、図16cに示す出力電圧検出回路520の出力信号Vofbも、図中は大げさに示されているが、スイッチングに応じて多少リプルが発生する程度の変動だけで、D/Dコンバータ回路510の出力信号Voの電圧の平均値Voaveも一定となっている。なお、図16a乃至hの状態では、DutyMax検出回路550と補正指示回路560と電圧検出信号補正回路530の補正処理部分とは動作しておらず、出力電圧検出回路520の出力電圧Vofbと電圧検出信号補正回路530の出力電圧Vofb3とはほぼ同じとなっている。また図16hに示すように、電圧検出信号補正回路530のオペアンプ531は出力電圧検出回路520の出力電圧Vofbを反転させているので、電圧Vofb2は出力電圧Vofb3及びVofbとは逆の波形となっている。図16cに示すように、電圧誤差検出回路541は、Vofb3とVVrefの比較を行い、図16dに示すように、Vofb3とVVrefとの差を反転させた電圧の出力信号A1Outを出力する。図16a乃至hの状態では、この出力信号A1Outの電圧は、DutyMax検出回路550における検出レベルに相当する電圧VDutyより低い電圧となっているので、上で述べたようにDutyMax検出回路550は動作しない。動作しない状態を図16e乃至gに示している。すなわち、出力信号A1Outの電圧は常にVDutyより低いので、DutyMax検出回路550のコンパレータ551の出力信号Vsetもリセットタイマー回路562の出力VRSもゼロのままになる。当然、コンパレータ5621の出力もオフのままなので、図16fに示すように、コンデンサC23の電圧CMP2oもゼロのままになり、図16gに示すように、ラッチ回路561の出力Vlatchもゼロのままである。次に、図17a乃至kを用いて、D/Dコンバータ回路510の出力Voが低下し始めた場合の動作について説明する。なお、図17a乃至kは、本実施の形態の特徴を強調するように描かれているので、実際とは多少異なる部分もある。上で説明し且つ図17a及びbに示すように、太陽電池100からの電力供給が減少するか又は最大電力点を超えてD/Dコンバータ回路510が電力を引き出そうとすると、D/Dコンバータ回路510のFETS1のゲート端子に対するスイッチングパルスPulのデューティー比は所定の検出レベル例えば最大となる一方、D/Dコンバータ回路510の出力Voは低下してしまう。図17cに示すように、出力Voが低下すると、出力電圧検出回路520の出力Vofbも低下する。一方、電圧誤差検出回路541は、現在のVVrefとの差を反転させるため、出力電圧検出回路520のVofbが低下するならば、電圧誤差検出回路541の出力A1Outは反対に上昇することになる。そうすると、図17dに示すように、FETS1に対するスイッチングの周期の中で、電圧誤差検出回路541の出力A1Outの電圧が、スイッチングパルスPulのデューティー比の検出レベルに相当する電圧VDuty例えばデューティー比の最大値に相当する電圧を上回ることになる。本実施の形態では、電圧誤差検出回路541の出力A1Outの電圧が電圧VDutyを超えると、図17eに示すように、その超えている時間だけDutyMax検出回路550から検出信号Vsetが出力される。そうすると、図17gに示すようにラッチ回路561は、信号Vlatchをハイにする。信号Vlatchがハイになっている期間は、同じく信号Vlatchがハイになることによって上昇し始めるコンデンサC23の電圧CMP2oが所定の電圧Vtimeに到達するまでの期間である。より詳しくは、電圧CMP2oが所定の電圧Vtimeに達すると、図17eに示すように信号VRSがハイになるので、これに応じて信号Vlatchはローになる。なお、電圧CMP2oは、信号Vlatchがローになると急速に低下する。さらに、電圧検出信号補正回路530のコンパレータ531の出力電圧Vofb2は、図17hに示すように、コンデンサC43の放電に応じて信号Vlatchがオンの期間中強制的に引き下げられる。そうすると、電圧検出信号補正回路530のコンパレータ532の出力電圧Vofb3は、逆に強制的に引き上げられることになる。従って、結局のところ図17iに示すように、電圧誤差検出回路541の出力A1Outは、一度検出レベルV_Dutyを超えると急激に低下させられ、A1Out2として示されるように、その後徐々に電圧は上昇するようになる。この際、図17jに示すように、電圧A1Out2が三角波信号VTW1の電圧より高い期間、D/Dコンバータ回路510のFETS1のスイッチングパルスPul2がハイになる。すなわち、一旦スイッチングパルスPul2のハイの期間は非常に短くなるが、コンデンサC43のチャージに伴うA1Out2の上昇に応じて徐々に長くなる。ということで、図17jに示すようなスイッチングパルスPul2で駆動することになり、電力変換装置500の出力電圧Voは、図17kに示すように変化する。すなわち、出力電圧Voは急激に減少することはなく、平均的にはある程度のレベルで多少増減することになる。このように、信号Vlatchがハイの所定時間だけ、急激に出力電圧検出回路520の出力に応じた電圧Vofb3を引き上げているので、定電圧制御回路540からすると、電力変換装置500の出力Voが低下しても、出力電圧検出回路520の出力電圧Vofbと固定の目標電圧VVrefとの差があたかも小さくなったように見える。すなわち、定電圧制御回路540からすれば、制御の効果があったものと判断でき、D/Dコンバータ回路510の駆動レベルを落とすようになる。そうすれば、太陽電池100の供給電力とD/Dコンバータ回路510によって引き出される電力とが早期に釣り合うようになる。その後は、太陽電池100からの電力供給状態に応じて上で述べたものと同様の動作を繰り返せば、最大電力点を追跡していることになる。このように高価なプロセッサなどを用いることなく安価な素子のみで最大電力点追跡が可能となる。なお、上で述べた各回路の構成は一例であって、同様の機能を実現する様々な変形が可能である。[実施の形態4]第4の実施の形態は、第2の実施の形態の変形である。図18に、本発明の第4の実施の形態に係るシステムの機能ブロック図を示す。図18に示すシステムは、太陽電池システムであって、太陽電池100と、太陽電池100からの出力に対して電力変換を行う電力変換装置600と、電力変換装置600の出力に接続されている負荷蓄電池300及び様々な負荷A乃至Cなどとを有する。太陽電池100及び負荷蓄電池300、並びに負荷A乃至Cは、第2の実施の形態と同じである。電力変換装置600は、Aスイッチを有し、太陽電池100からの出力電圧をスイッチのスイッチングによりDC/DC変換するD/Dコンバータ回路610と、BD/Dコンバータ回路610の出力電圧に応じた電圧の出力信号を出力する出力電圧検出回路620と、C出力電圧検出回路620の出力信号の電圧Vofbと目標電圧VVrefとの差に応じて、D/Dコンバータ回路610を制御する定電圧制御回路630と、D定電圧制御回路630から出力され且つD/Dコンバータ回路610のスイッチのオンオフを指示するスイッチング信号のデューティー比DutyがDutyMax検出レベル補正回路660によって設定された検出レベルとなっている状態を検出するDutyMax検出回路640と、E初期目標電圧Vref1をそのまま目標電圧VVrefとして出力するか、DutyMax検出回路640の検出信号に応じて初期目標電圧を、目標電圧変更量補正回路670によって設定される時間の間調整して目標電圧VVrefを生成して、定電圧制御回路630へ出力する目標電圧調整回路650と、F出力電圧検出回路620からの出力Vofbに応じて、DutyMax検出回路640の検出レベルを補正するDutyMax検出レベル補正回路660と、G出力電圧検出回路620からの出力Vofbに応じて、目標電圧調整回路650の調整時間を補正する目標電圧変更量補正回路670と、HDutyMax検出レベル補正回路660及び目標電圧変更量補正回路670で用いる信号を生成する発振回路680とを有する。本実施の形態では、第2の実施の形態とは異なり、DutyMax検出回路640で用いるスイッチングパルスのデューティー比の検出レベルを適応的に変更するDutyMax検出レベル補正回路660を導入している。これは、図19a及びbに示すように、例えば太陽電池100に対する日照量に応じてI-V特性及びI-P特性が変化するためである。より具体的には、日照量が多い場合、I-V特性は例えば曲線p1で表され、I-P特性は例えば曲線p2で表される。また、日照量がやや減少すると、I-V特性は例えば曲線q1で表され、I-P特性は例えばq2で表される。さらに、日照量がさらに減少すると、I-V特性は例えば曲線r1で表され、I-P特性は例えばr2で表される。このように日照量が減少すると供給できる電流量が減少しており、最大電力点もM1、M2そしてMnと減少していることが分かる。そして、このような各最大電力点におけるスイッチングパルスのデューティー比は一致しないことも分かった。このことを図20に示す。図20において横軸は最大電力[W]を表し、縦軸はDuty比を表す。菱形のプロットを繋いだ曲線bは、ある太陽電池100及び電力変換装置600の組み合わせについての実際の最大電力とDuty比との対応関係を示しており、直線aはその線形近似曲線を表している。このように十分に直線近似ができるような関係が、最大電力とDuty比との間には存在する。また、Duty比と太陽電池100の出力電圧Vpvと出力電流Ipvとの関係は以下のように表される。具体的には、図21に示すように太陽電池100の出力電圧をVpv、出力電流Ipvとして、コイルL1に流れる電流をILとして、ダイオードD2における電圧降下をVfとする。また、図22aに示すように、デューティー比をton/Tsと表すものとする。そうすると、コイルL1に流れる電流ILは、図22bに模式的に示すようにスイッチングパルスPulがオンになっている間に最大Ipeakに達するように増加する三角波となる。そして、1周期Ts内でコンデンサC1に流れ込む電流Ipvの総和A1と、スイッチングパルスPulのオンの期間中にコイルL1に流れる電流ILの総和A2とは、太陽電池100の供給電力とD/Dコンバータ回路610による駆動電力とが釣り合っている場合には等しくなる。従って、以下のような式で表される。A2=1/2×Ipeak×tonA1=Ipv×TsIpeak=Vpv-Vf/L×tonA1=A2であるから、上記式を組み合わせると以下のようになる。Vpv-Vf/2L×ton2=Ipv×TsDuty2=ton/Ts2=Ipv×2L/Vpv-Vf/Tsここで、最大電力時の電圧Vpvmax及び電流Ipvmaxであれば、以下のように表される。このような関係式からDutyを設定する。このような関係式に従えば、太陽電池100の出力電圧Vpvを検出することになるが、第2の実施の形態では太陽電池100の出力電圧Vpvを検出して制御を行っておらず、D/Dコンバータ回路410の出力電圧Voを検出している。典型的には、D/Dコンバータ回路の損失分だけ下がるが、D/Dコンバータ回路の出力電圧Voは、太陽電池100の出力電圧Vpvに比例しており、太陽電池100の出力電圧Vpvの代わりに用いても精度上大きな問題はない。例えば、図23に示すように、出力電圧検出回路620の出力電圧Vofbに応じて、最大電力時のDutyに応じた電圧VDutyを変化させる。具体的には、電圧Vofbに比例するような電圧VDutyを設定する。すなわち、DutyMax検出レベル補正回路660は、図23に示すように、出力電圧検出回路620の出力電圧Vofbに応じて電圧VDutyを生成して、DutyMax検出回路640に出力する。DutyMax検出レベル補正回路660の構成例を図24に示す。DutyMax検出レベル補正回路660は、発振回路680からの信号を加工して鋸波を生成する第1比較鋸波生成回路662と、出力電圧検出回路620の出力電圧Vofbと第1比較鋸波生成回路662の出力とを比較する比較器661と、比較器661からの比較結果を表す信号からDutyMax検出回路640における検出レベルに相当する電圧VDutyを生成する検出レベル生成回路663とを有する。このようなDutyMax検出レベル補正回路660では、発振回路680及び第1比較鋸波生成回路662により、三角波を生成して比較器661に出力する。比較器661は、この三角波と出力電圧検出回路620の出力電圧Vofbとを比較し、例えば出力電圧Vofbの上昇に応じてローの期間が短くなり、出力電圧Vofbの下降に応じてオフの時間が長くなるような信号を検出レベル生成回路663に出力する。検出レベル生成回路663は、比較器661からの信号に応じて、ローが短ければVDutyが高くなり、ローが長ければVDutyが低くなるように平滑化して、VDutyをDutyMax検出回路640に出力する。さらに、本実施の形態では、D/Dコンバータ回路610の出力電圧Voに応じて、目標電圧VVrefを調整する期間についても変化させる。すなわち、第2の実施の形態では、太陽電池100の供給電力が下がると、それに応じて目標電圧VVrefを下げるような構成を採用している。そして、このVVrefの下げる量は、目標電圧調整回路450内のリセットタイマー回路におけるタイマー設定電圧Vtimeの値により決まるようになっている。ところが、Vtimeが固定値であると、目標電圧VVrefの調整期間、すなわちコンデンサCの放電時間が固定になり、コンデンサCの電圧の高低に依存することになる。すなわち、電圧が高いときは大きく下がり、電圧が低いときは少ししか下がらない。そのため、Vtimeの設定値によっては、VVrefが高いときには下がり過ぎることで最大電力点から大きく外れ、VVrefが低いときには下がり幅が少な過ぎて最大電力点に戻るのに時間がかかってしまうという問題がある。すなわち、効率よく太陽電池100から電力が取り出せなくなる。従って、Vofbが高い場合にはVtimeを小さい値にして、すなわちVVrefを調整する時間を短くし、Vofbが低い場合にはVtimeを大きい値にして、すなわちVVrefを調整する時間を長くして、最大電力点へできるだけ早期に復帰できるようにする。このため、例えば図25に示すようにVofbに応じてVtimeを設定するようにする。すなわち、Vofbに対する比例係数を負の所定値に設定するものである。本実施の形態における目標電圧変更量補正回路670は、図25に示すような関係に従って、出力電圧検出回路620の出力電圧Vofbに応じた電圧Vtimeを生成して、目標電圧調整回路650に出力する。また、目標電圧変更量補正回路670は、例えば図26に示すような構成を有する。なお、図26では、目標電圧調整回路650の構成も示す。目標電圧調整回路650は、aDutyMax検出回路640からのDutyMax検出信号に応答して信号Vlatchを出力するラッチ回路651と、bDutyMax検出信号をラッチ回路651が受信してから、目標電圧変更量補正回路670によって設定された電圧Vtimeに応じたタイマー設定時間例えばコンデンサにチャージを始めて当該コンデンサの電圧がタイマー設定値Vtimeに到達までの時間を計測してその後リセット信号VRSをラッチ回路651に出力することで信号Vlatchの出力を停止させるリセットタイマー回路652と、c信号Vlatchが出力されていない場合には初期目標電圧Vref1を目標電圧VVrefとして出力し、信号Vlatchが出力されている間目標電圧VVrefを引き下げるように調整する目標電圧補正回路653とを有する。目標電圧変更量補正回路670は、発振回路680からの信号を加工して鋸波を生成する第2比較鋸波生成回路672と、出力電圧検出回路620の出力電圧Vofbと第2比較鋸波生成回路672の出力とを比較する比較器671と、比較器671からの比較結果を表す信号からリセットタイマー回路652で用いるタイマー設定時間に対応するタイマー設定電圧Vtimeを生成するタイマーレベル生成回路673とを有する。本実施の形態における電力変換装置600内のD/Dコンバータ回路610、出力電圧検出回路620、定電圧制御回路630、DutyMax検出回路640及び目標電圧調整回路650の動作は、第2の実施の形態と同様であるから説明を省略する。また、DutyMax検出レベル補正回路660は、発振回路680からの信号と出力電圧検出回路620の出力電圧Vofbとを用いて図23に示すような関係に従ってDutyMax検出回路640の検出レベルに相当する電圧VDutyを調整する。さらに、目標電圧変更量補正回路670は、発振回路680からの信号と出力電圧検出回路620の出力電圧Vofbとを用いて図25に示すような関係に従って目標電圧調整回路650のタイマー設定時間に対応する電圧Vtimeを調整する。例えば図27a及びb太陽電池100のI-V特性及びI-P特性に示すように、日照量が減少すると、日照量が多い場合の特性曲線gの動作点1から日照量が少ない場合の特性曲線hの動作点2へ動作点が移動する。この際、D/Dコンバータ回路610の駆動レベルは同じであるから瞬間的に太陽電池100から引き出される電流Ipvは同じであり、急激に電圧Vpv及び電力Ppvが落ちることになる。なお、動作点1では、DutyMax検出レベルがVDuty1であるものとする。そうすると、出力電圧検出回路620の出力電圧Vofbは急激に落ちるため、それに応じてDutyMax検出レベルはVDuty2<VDuty1に下がる。これによって、D/Dコンバータ回路610の駆動レベルをより低下させる方向に働く。そうすると、動作点は動作点3に移動する。このように最大電力点を超えても電圧Vpvは上がり、出力電圧検出回路620の出力電圧Vofbも上がる。そうすると今度はDutyMax検出レベルも上がることになる。そうすると今度はD/Dコンバータ回路610の駆動レベルを上げる方向に働くので、動作点は最大電力点方向に移動し始める。このようにして最大電力点付近で動作するように制御される。また、図28a及びb太陽電池100のI-V特性及びI-P特性に示すように、日照量が増加すると、日照量が少ない場合の特性曲線hの動作点4から日照量が多い場合の特性曲線gの動作点5へ動作点が移動する。そうすると、D/Dコンバータ回路610の駆動レベルは同じであるから瞬間的に太陽電池100から引き出される電流Ipvは増加し、電圧Vpv及び電力Ppvも増加することになる。なお、動作点4では、DutyMax検出レベルがVDuty4であるものとする。そうすると、出力電圧検出回路620の出力電圧Vofbは増加するため、それに応じてDutyMax検出レベルはVDuty5>VDuty4に上がる。そうすると、VofbとVDutyとの差が広がるのでD/Dコンバータ回路610の駆動レベルをより上昇させる方向に働く。そうすると、動作点は動作点6に移動する。すなわち、駆動レベルが高くなりすぎて電力Ppvも電圧Vpvも電流Ipvも下がってしまう。そうすると、出力電圧検出回路620の出力電圧Vofbも下がるので、今度はDutyMax検出レベルも下がる。そうするとD/Dコンバータ回路610の駆動レベルを下げる方向に働くので、動作点は最大電力点方向に移動し始める。このようにして電力最大点付近で動作するように制御される。以上のように、本実施の形態によれば、日照量の増減があっても最大電力点追跡を適切且つ高速に実施することができるようになる。[実施の形態4の実施例]第4の実施の形態は第2の実施の形態の変形であり、図7に示した太陽電池100、D/Dコンバータ回路410、出力電圧検出回路420、蓄電池300及び定電圧制御回路430は、本実施の形態における太陽電池100、D/Dコンバータ回路610、出力電圧検出回路620、蓄電池300及び定電圧制御回路630の具体的回路と同じである。DutyMax検出回路640、目標電圧調整回路650、DutyMax検出レベル補正回路660、目標電圧変更量補正回路670及び発振回路680の構成例については図29乃至図32を用いて説明する。図29に示すように、目標電圧調整回路650は、ラッチ回路651と、目標電圧補正回路653と、リセットタイマー回路652とを有する。ラッチ回路651及び目標電圧補正回路653とは、図8に示したラッチ回路451及び目標電圧補正回路453と同じなので説明を省略する。一方、リセットタイマー回路652は、ほぼリセットタイマー回路452と同じであり、コンパレータ6521及び6522と、抵抗R31乃至R35と、コンデンサC21とを有する。コンパレータ6521の正極側入力端子は、ラッチ回路651の出力に接続されており、コンパレータ6521の負極側入力端子は、抵抗R31の一端及び抵抗R32の一端に接続されている。抵抗R31の他端は電源Vccに接続されており、抵抗R32の他端は接地されている。コンパレータ6521の出力端子は、抵抗R33の一端及び抵抗R34の一端に接続されており、抵抗R33の他端は接地されている。抵抗R34の他端は、コンデンサC21の一端及びコンパレータ6522の正極側入力端子に接続されている。コンデンサC21の他端は接地されている。コンパレータ6522の負極側入力端子は、端子Fを介して目標電圧変更量補正回路670のタイマーレベル生成回路673の出力に接続されている。コンパレータ6522の出力端子は、抵抗R35の一端とラッチ回路651のFETS3のゲート端子とに接続されている。R35の他端は接地されている。また、DutyMax検出回路640はコンパレータ641及び抵抗R15を含む。コンパレータ641の正極側入力端子は、電圧誤差検出回路431の出力に接続されており、コンパレータ641の負極側入力端子は、DutyMax検出レベル補正回路660の出力に接続されている。コンパレータ641の出力端子は、抵抗R15の一端とラッチ回路651のFETS2のゲート端子と接続されている。抵抗R15の他端は接地されている。図29に示した回路の動作は、検出レベルに相当する電圧VDutyが変化する部分及びタイマー設定時間に対応する電圧Vtimeが変化する部分以外は第2の実施の形態と同じである。図30に示すように、DutyMax検出レベル補正回路660は、比較器661、検出レベル生成回路663及び第1比較鋸波生成回路662を含む。比較器661は、コンパレータ6611を有する。コンパレータ6611の正極側入力端子は、出力電圧検出回路620の出力に接続されており、コンパレータ6611の負極側入力端子は、第1比較鋸波生成回路662の出力に接続されている。コンパレータ6611の出力端子は、検出レベル生成回路663の入力に接続されている。また、検出レベル生成回路663は、抵抗R72及びR73とコンデンサC62とを有する。コンパレータ6611の出力は、抵抗R72の一端及び抵抗R73の一端に接続されている。抵抗R72の他端は接地されている。抵抗R73の他端は、コンデンサC62の一端と、DutyMax検出回路640とに接続されている。DutyMax検出回路640とは端子Gを介して接続される。コンデンサC62の他端は接地されている。第1比較鋸波生成回路662は、コンパレータ6621及び6624と、抵抗R61乃至R71及びR269と、コンデンサC61と、FETS11乃至S14と、NAND回路6622及び6623とを有する。コンパレータ6621の正極側入力端子は、端子Hを介して発振回路680の出力と接続され、コンパレータ6621の負極側入力端子は、抵抗R61の一端と抵抗R62の一端とに接続される。抵抗R61の他端は電源Vccに接続されている。抵抗R62の他端は接地されている。コンパレータ6621の出力は、抵抗R63の一端及びFETS11のゲート端子に接続されており、抵抗R63の他端は接地されている。FETS11のソース端子は接地されており、FETS11のドレイン端子は抵抗R65を介して電源Vccに接続されている。また、FETS11のドレイン端子はNAND回路6622の第1の入力端子にも接続されている。FETS12のゲート端子はコンパレータ6624の出力端子に接続されており、FETS12のソース端子は接地されており、FETS12のドレイン端子は抵抗R64を介して電源Vccに接続されている。また、FETS12のドレイン端子はNAND回路6623の第2の入力端子にも接続されている。NAND回路6622の第2の入力端子には、NAND回路6623の出力端子が接続されており、NAND回路6623の第1の入力端子には、NAND回路6622の出力端子が接続されている。このようなNAND回路を用いたラッチ回路は周知であり、AND回路等を用いる他の回路構成を採用することも可能である。また、NAND回路6622の出力は、抵抗R66の一端とFETS13のゲート端子とに接続されている。抵抗R66の他端は接地されている。FETS13のソース端子は接地されており、FETS13のドレイン端子は抵抗R67の一端とFETS14のゲート端子とに接続されている。抵抗R67の他端は電源Vccに接続されている。FETS14のソース端子は接地されており、FETS14のドレイン端子は、抵抗R68の一端と抵抗R269の一端とに接続されている。抵抗R68の他端は電源Vccに接続されている。抵抗R269の他端は、コンデンサC61の一端とコンパレータ6624の正極側入力端子と比較器661のコンパレータ6611の負極側入力端子とに接続されている。コンデンサC61の他端は接地されている。コンパレータ6624の負極側入力端子は、抵抗R69の一端と抵抗R70の一端とに接続されている。抵抗R70の他端は接地されており、抵抗R69の他端は電源Vccに接続されている。コンパレータ6624の出力端子は、抵抗R71の一端及びFETS12のゲート端子に接続されている。抵抗R71の他端は接地されている。図31に示すように、発振回路680は、ダイオードD11乃至14と、インバータ681及び682と、抵抗R74乃至R77と、コンデンサC63及びC64とを有する。発振回路680の出力は、ダイオードD11のアノードとダイオードD12のカソードの接続点となっており、この接続点にはさらにインバータ681の入力と抵抗R74の一端とが接続されている。ダイオードD12のアノードは接地されており、ダイオードD11のカソードは電源Vccに接続されている。抵抗R74の他端は、抵抗R75の一端とコンデンサC63の一端とに接続されている。また、インバータ681の出力は、抵抗R75の他端とコンデンサC64の一端とに接続されている。コンデンサC63の他端と抵抗R76の一端とは、インバータ682の出力に接続されている。抵抗R76の他端はコンデンサC64の他端と抵抗R77の一端とに接続されている。ダイオードD13のアノードとダイオードD14のカソードの接続点には、抵抗R77の他端とインバータ682の入力とが接続されている。ダイオードD13のカソードは電源Vccに接続されている。ダイオードD14のアノードは接地されている。図32に示すように、目標電圧変更量補正回路670は、比較器671、タイマーレベル生成回路673及び第2比較鋸波生成回路672を含む。比較器671は、コンパレータ6711を有する。コンパレータ6711の負極側入力端子は、出力電圧検出回路620の出力に接続されており、コンパレータ6711の正極側入力端子は、第2比較鋸波生成回路672の出力に接続されている。また、タイマーレベル生成回路673は、抵抗R172及びR173とコンデンサC162とを有する。コンパレータ6711の出力は、抵抗R172の一端及び抵抗R173の一端に接続されている。抵抗R172の他端は接地されている。抵抗R173の他端は、コンデンサC162の一端と、目標電圧調整回路650のリセットタイマー回路652とに接続されている。目標電圧調整回路650のリセットタイマー回路652とは端子Fを介して接続される。第2比較鋸波生成回路672は、コンパレータ6721及び6724と、抵抗R161乃至R171及びR369と、コンデンサC161と、FETS111乃至S114と、NAND回路6722及び6723とを有する。コンパレータ6721の正極側入力端子は、端子Hを介して発振回路680の出力と接続され、コンパレータ6721の負極側入力端子は、抵抗R161の一端と抵抗R162の一端とに接続される。抵抗R161の他端は電源Vccに接続されている。抵抗R162の他端は接地されている。コンパレータ6721の出力は、抵抗R163の一端及びFETS111のゲート端子に接続されており、抵抗R163の他端は接地されている。FETS111のソース端子は接地されており、FETS111のドレイン端子は抵抗R165を介して電源Vccに接続されている。また、FETS111のドレイン端子はNAND回路6722の第1の入力端子にも接続されている。FETS112のゲート端子はコンパレータ6724の出力端子に接続されており、FETS112のソース端子は接地されており、FETS112のドレイン端子は抵抗R164を介して電源Vccに接続されている。また、FETS112のドレイン端子はNAND回路6723の第2の入力端子にも接続されている。NAND回路6722の第2の入力端子には、NAND回路6723の出力端子が接続されており、NAND回路6723の第2の入力端子には、NAND回路6722の出力端子が接続されている。また、NAND回路6722の出力は、抵抗R166の一端とFETS113のゲート端子とに接続されている。抵抗R166の他端は接地されている。FETS113のソース端子は接地されており、FETS113のドレイン端子は抵抗R167の一端とFETS114のゲート端子とに接続されている。抵抗R167の他端は電源Vccに接続されている。FETS114のソース端子は接地されており、FETS114のドレイン端子は、抵抗R168の一端と抵抗R369の一端とに接続されている。抵抗R168の他端は電源Vccに接続されている。抵抗R369の他端は、コンデンサC161の一端とコンパレータ6724の正極側入力端子と比較器671のコンパレータ6711の正極側入力端子とに接続されている。コンデンサC161の他端は接地されている。コンパレータ6724の負極側入力端子は、抵抗R169の一端と抵抗R170の一端とに接続されている。抵抗R170の他端は接地されており、抵抗R169の他端は電源Vccに接続されている。コンパレータ6724の出力端子は、抵抗R171の一端及びFETS112のゲート端子に接続されている。抵抗R171の他端は接地されている。図33及び図34に図30及び図31に示した回路の波形図を示す。図33aは、発振回路680の出力OSC_1を示す。波形のほぼ中央が0Vであり、抵抗R62及びR61の抵抗値をR62及びR61とすると、電源電圧Vcc×R62/R61R62が閾値となっている。発振回路680の出力OSC_1が、この閾値を超えるか否かがコンパレータ6621で判断され、図33bに示すように閾値を超えたところで信号VSETDはハイになる。さらに、第1比較鋸波生成回路662はラッチ回路を含んでおり、図33cに示すようにNAND回路6622の出力VlatchDもハイになる。そして図33dに示すように、コンデンサC61の電荷のチャージが進み、電圧VtriDも上昇する。抵抗R69及びR70の抵抗値をR69及びR70と表すとして、電圧VtriDが、電源電圧Vcc×R70/R69R70に達するまで上昇すると、図33eに示すようにリセット信号VRSDが出力されて、FETS12がオンになる。そうすると、NAND回路6622の出力VlatchDはローに変化し、コンデンサC61からの放電が開始されるので電圧VtriDも減少する。このような処理が繰り返される。一方、コンパレータ6611は、図34aに示すように、出力電圧検出回路620の出力Vofbと第1比較鋸波生成回路662の出力VtriDとを比較する。そうすると、図34cに示すように、コンパレータ6611の出力は、VtriDの方が高い電圧の期間にローとなる。この矩形波は、検出レベル生成回路663によって平滑化されて、図34bに示すような検出レベルに相当する電圧VDutyとして出力される。実線と点線とで示されているように、出力電圧検出回路620の出力Vofbが実線であれば、図34cに示すようにCMPoのローの期間は短くなり、図34bに示すように出力VDutyは上昇する。一方、出力電圧検出回路620の出力Vofbが点線=Vofb2であれば、図34cに示すようにCMPoのローの期間が長くなり、図34bに示すように出力VDutyは下降する。なお、図34b中VDutyaveはVofbに対応するVDutyの平均値を表しており、VDutyave2はVofb2に対応するVDutyの平均値を表している。図35及び図36に図31及び図32に示した回路の波形図を示す。図35aは、発振回路680の出力OSC_1を示す。波形のほぼ中央が0Vであり、抵抗R162及びR161の抵抗値をR162及びR161とすると、電源電圧Vcc×R162/R161R162が閾値となっている。発振回路680の出力OSC_1が、この閾値を超えるか否かがコンパレータ6721で判断され、図35bに示すように閾値を超えたところで信号VSETTはハイになる。さらに、第2比較鋸波発生回路672はラッチ回路を含んでおり、図35cに示すようにNAND回路6722の出力VlatchTもハイになる。そして図35dに示すように、コンデンサC161の電荷のチャージが進み、電圧VtriTも上昇する。抵抗R170及びR169の抵抗値をR170及びR169とすると、電圧VtriTが、電源電圧Vcc×R170/R169R170に達するまで上昇すると、図35eに示すようにリセット信号VRSTが出力されて、FETS112がオンになる。そうすると、NAND回路6722の出力VlatchTはローに変化し、コンデンサC161からの放電が開始されるので電圧VtriTも減少する。このような処理が繰り返される。VtriDとVtriTの波形が少々異なるのは、コンデンサC61とコンデンサC161の容量が違うためである。一方、コンパレータ6711では、図36aに示すように、出力電圧検出回路620の出力Vofbと第2比較鋸波生成回路672の出力VtriTとを比較する。そうすると、図36cに示すように、コンパレータ6711の出力は、VtriTの方が高い電圧の期間にハイとなる。この点もDutyMax検出レベル補正回路660と異なる点である。この矩形波は、タイマーレベル生成回路673によって平滑化されて、図36bに示すようなタイマー設定時間に対応する電圧Vtimeとして出力される。実線と点線とで示されているように、出力電圧検出回路620の出力Vofbが実線であれば、図36cに示すようにCMP3oのハイの期間は短くなり、図36bに示すように出力Vtimeは下降する。一方、出力電圧検出回路620の出力Vofbが点線=Vofb2であれば、図36cに示すようにCMP3oのハイの期間が長くなり、図36bに示すように出力Vtimeは上昇する。なお、図36b中VtimeaveはVofbに対応するVtimeの平均値を表しており、Vtimeave2はVofb2に対応するVtimeの平均値を表している。このように図23及び図25を実際に実装することができるようになる。その他の回路の動作は第2の実施の形態と同じであるから、説明を省略する。[実施の形態4の変形]第4の実施の形態でも述べたように、DutyMax検出回路640の検出レベルは、太陽電池100の出力電力Ppvに応じて変化させることが好ましい。従って、第4の実施の形態の変形に係る太陽電池システムの機能ブロック図を図37に示す。太陽電池システムは、太陽電池100と、太陽電池100からの出力電圧を検出する太陽電池出力電圧検出回路800と、太陽電池100からの出力に対して電力変換を行う電力変換装置700と、電力変換装置700の出力に接続されている負荷蓄電池300及び様々な負荷A乃至Cなどとを有する。太陽電池100及び負荷蓄電池300、並びに負荷A乃至Cは、第2の実施の形態と同じである。電力変換装置700は、Aスイッチを有し、太陽電池100からの出力電圧をスイッチのスイッチングによりDC/DC変換するD/Dコンバータ回路610と、BD/Dコンバータ回路610の出力電圧に応じた電圧の出力信号を出力する出力電圧検出回路620と、C出力電圧検出回路620の出力信号の電圧Vofbと目標電圧VVrefとの差に応じて、D/Dコンバータ回路610を制御する定電圧制御回路630と、D定電圧制御回路630から出力され且つD/Dコンバータ回路610のスイッチのオンオフを指示するスイッチング信号のデューティー比DutyがDutyMax検出レベル補正回路760によって設定された検出レベルとなっている状態を検出するDutyMax検出回路640と、E初期目標電圧Vref1をそのまま目標電圧VVrefとして出力するか、DutyMax検出回路640の検出信号に応じて初期目標電圧を、目標電圧変更量補正回路670によって設定されるタイマー設定時間の間調整して目標電圧VVrefを生成して、定電圧制御回路630へ出力する目標電圧調整回路650と、F太陽電池出力電圧検出回路800からの出力Vpvfbに応じて、DutyMax検出回路640の検出レベルを補正するDutyMax検出レベル補正回路760と、G出力電圧検出回路620からの出力Vofbに応じて、目標電圧調整回路650の調整時間を補正する目標電圧変更量補正回路670と、HDutyMax検出レベル補正回路760及び目標電圧変更量補正回路670で用いる信号を生成する発振回路680とを有する。このように、太陽電池出力電圧検出回路800を導入したため、この太陽電池出力電圧検出回路800からの出力電圧Vpvfbを用いるようにDutyMax検出レベル補正回路760を変更したDutyMax検出レベル補正回路760を導入している。図20には最大電力PpvとDutyの関係を示したが、最大電力が決まればそのときの電圧Vpvmaxと電流Ipvmaxは一意に決まる。従って、太陽電池の出力電圧Vpvに応じてDutyを決定すればよい。さらに、Dutyと検出レベルに相当する電圧VDutyとの間には一定の関係があるので、太陽電池の出力電圧Vpvと電圧VDutyとの関係も導き出すことができる。ある太陽電池100及び電力変換装置700では、VpvfbとVDutyとの間には、図38で菱形点列で示すような関係が見出された。図38において横軸は太陽電池100の出力電圧Vpvを表し、縦軸はVDutyを表す。太陽電池の出力電圧Vpvと電圧VDutyとの関係は、正方形点を繋ぐ近似直線で示すように線形性が高い。従って、例えば図39に示すように、DutyMax検出レベル補正回路760が、太陽電池出力電圧検出回路800の出力電圧Vpvfbに比例した電圧VDutyを出力するようにすれば、日照量に応じて適切に検出レベルを設定することができるようになる。DutyMax検出レベル補正回路760の構成を図40に示すが、基本的には第4の実施の形態と同じである。すなわち、DutyMax検出レベル補正回路760は、発振回路680からの信号を加工して鋸波を生成する第3比較鋸波生成回路762と、太陽電池出力電圧検出回路800の出力電圧Vpvfbと第3比較鋸波生成回路762の出力とを比較する比較器761と、比較器761からの比較結果を表す信号からDutyMax検出回路640における検出レベルに相当する電圧VDutyを生成する検出レベル生成回路763とを有する。このようなDutyMax検出レベル補正回路760では、発振回路680及び第3比較鋸波生成回路762により、三角波を生成して比較回路761に出力する。比較回路761は、この三角波と太陽電池出力電圧検出回路800の出力電圧Vpvfbとを比較し、例えば電圧Vpvfbの上昇に応じてローの期間が短くなり、出力電圧Vpvfbの下降に応じてローの時間が長くなるような信号を検出レベル生成回路763に出力する。検出レベル生成回路763は、比較回路761からの信号に応じて、ローが短ければVDutyが高くなり、ローが長ければVDutyが低くなるように平滑化して、VDutyをDutyMax検出回路640に出力する。このようにすれば、第4の実施の形態と同様の効果を得ることができるようになる。[実施の形態4の変形の実施例]ここでは第4の実施の形態の実施例とは異なる部分のみを示す。図41に、太陽電池100、太陽電池出力電圧検出回路800、D/Dコンバータ回路610、出力電圧検出回路620、蓄電池300及び定電圧制御回路630を示す。但し、太陽電池100及び蓄電池300は第2の実施の形態と同じであるので説明を省略する。また、D/Dコンバータ回路610も図7に示したD/Dコンバータ回路410と同じであり、出力電圧検出回路620も図7に示した出力電圧検出回路420と同じであるから、これ以上の説明は省略する。さらに、定電圧制御回路630に含まれる電圧誤差検出回路431及び駆動信号発生回路432は、図7における電圧誤差検出回路431及び駆動信号発生回路432と同じであるから、これ以上の説明は省略する。太陽電池出力電圧検出回路800は、抵抗R81及びR82を含む。そして、太陽電池100の抵抗R1に、抵抗R81の一端が接続され、抵抗R81の他端は抵抗R82の一端に接続され、抵抗R82の他端は接地されている。そして、抵抗R81と抵抗R82の接続点の電圧がVpvfbとして接続端子Jを介してDutyMax検出レベル補正回路760の比較器761に出力される。このように、太陽電池出力電圧検出回路800は、太陽電池100の出力電圧Vpvを抵抗R81と抵抗R82とで抵抗分割している。また、図42に、DutyMax検出レベル補正回路760の構成を示す。基本的には、図30に示したDutyMax検出レベル補正回路660と同じである。異なっている部分は、比較器761に含まれるコンパレータ7611の正極側入力端子に、太陽電池出力電圧検出回路800の出力が接続端子Jを介して接続されている部分だけである。参照符号は異なっているが回路構成自体はこれ以上の相違はない。DutyMax検出レベル補正回路760の動作を表す波形図を図43に示す。但し、太陽電池出力電圧検出回路800の出力電圧Vpvfbは、出力電圧検出回路620の出力電圧Vofbとは多少波形が異なる。これはFETS1のスイッチングに応じて電圧が多少下がるようにリプルが生成されているためである。しかし動作自体は同じである。図43aに示すように、第3比較鋸波生成回路762からの出力電圧VtriDと電圧Vpvfbとを比較して、図43cに示すように出力電圧VtriDが電圧Vpvfbを上回る期間、コンパレータ7611の出力CMPoはローになる。この出力CMPoは検出レベル生成回路763で平滑化されて、図43bに示すような検出レベルに相当する電圧VDutyが生成される。このようにCMPoがローの期間VDutyは下降する。なお、Vpvfbが上昇すればCMPoがローとなる期間が短くなりVDutyは上昇し、Vpvfbが下降すればCMPoがローとなる期間が長くなりVDutyは下降するという点は、図34と同じである。なお、Vtimeの調整については、第4の実施の形態の実施例と同じように出力電圧検出回路620の出力電圧Vofbに基づき行われるので、回路として変更部分はない。Vtimeについては、Vofbに応じた処理に用いられるので、Vofbに応じて調整される方が好ましい。その他の回路は第2の実施の形態及び第4の実施の形態と同じであり、効果についても同様である。[実施の形態5]本実施の形態は、第3の実施の形態の変形である。この変形は、第4の実施の形態において第2の実施の形態に加えた変形と同様のものである。図44に示すように、本実施の形態に係る太陽電池システムは、太陽電池100と、太陽電池100からの出力に対して電力変換を行う電力変換装置900と、電力変換装置900の出力に接続されている負荷蓄電池300及び様々な負荷A乃至Cなどとを有する。太陽電池100及び負荷蓄電池300並びに負荷A乃至Cは、第2の実施の形態と同様である。電力変換装置900は、Aスイッチを有し、太陽電池100からの出力電圧をスイッチのスイッチングによりDC/DC変換するD/Dコンバータ回路910と、BD/Dコンバータ回路910の出力電圧に応じた電圧の出力信号を電圧検出信号補正回路930に出力する出力電圧検出回路920と、C補正指示回路960からの出力に従って出力電圧検出回路920からの検出信号の電圧Vofbを補正して、補正後の検出信号Vofb3を出力する電圧検出信号補正回路930と、D固定の目標電圧VVrefと電圧検出信号補正回路930からの補正後検出信号の電圧Vofb3との差に応じて、D/Dコンバータ回路910を制御する定電圧制御回路940と、E定電圧制御回路940から出力され且つD/Dコンバータ回路910のスイッチのオンオフを指示するスイッチングパルスのデューティー比DutyがDutyMax検出レベル補正回路970によって設定された検出レベルとなっている状態を検出するDutyMax検出回路950と、FDutyMax検出回路950からの検出信号に応じてタイマー設定時間具体的には電圧Vtimeで決まる期間の間、電圧検出信号補正回路930に対して補正の指示Vlatchを出力する補正指示回路960と、G出力電圧検出回路920からの出力Vofbに応じて、DutyMax検出回路950の検出レベルを補正するDutyMax検出レベル補正回路970と、H出力電圧検出回路920からの出力Vofbに応じて、補正指示回路960におけるタイマー設定時間に対応する電圧Vtimeを補正する補正指示量補正回路980と、IDutyMax検出レベル補正回路970及び補正指示量補正回路980で用いる信号を生成する発振回路990とを有する。第3の実施の形態に対して追加されたのはDutyMax検出レベル補正回路970と補正指示量補正回路980と発振回路990とである。DutyMax検出レベル補正回路970は、第4の実施の形態におけるDutyMax検出レベル補正回路660と同じである。すなわち、図45に示すように、DutyMax検出レベル補正回路970は、発振回路990からの信号を加工して鋸波を生成する第1比較鋸波生成回路662と、出力電圧検出回路920の出力電圧Vofbと第1比較鋸波生成回路662の出力とを比較する比較器661と、比較器661からの比較結果を表す信号からDutyMax検出回路950における検出レベルに相当する電圧VDutyを生成する検出レベル生成回路663とを有する。また、補正指示量補正回路980は、第4の実施の形態における目標電圧変更量補正回路670の構成と同じである。すなわち、図46に示すように、補正指示量補正回路980は、発振回路990からの信号を加工して鋸波を生成する第2比較鋸波生成回路672と、出力電圧検出回路920の出力電圧Vofbと第2比較鋸波生成回路672の出力とを比較する比較器671と、比較器671からの比較結果を表す信号からリセットタイマー回路962で用いるタイマー設定時間に対応するタイマー設定電圧Vtimeを生成するタイマーレベル生成回路673とを有する。なお、図46にも示すように、補正指示回路960は、図12に示した第3の実施の形態における補正指示回路560の構成とほぼ同じである。すなわち、補正指示回路960は、DutyMax検出回路950からの検出信号に応じて所定期間ハイになる信号Vlatchを、電圧検出信号補正回路930に出力するラッチ回路561と、ラッチ回路561からの信号Vlatchがハイになると補正指示量補正回路980から出力されるタイマー設定電圧Vtimeに応じた所定時間を計測して、当該所定時間経過後にラッチ回路561にリセット信号VRSを出力して信号Vlatchをローに変化させるリセットタイマー回路962とを有する。このように基本的な動作は第3の実施の形態と同じであり、第3の実施の形態に対して追加された回路の動作は第4の実施の形態において追加された回路の動作と同じになる。[実施の形態5の実施例]図14に示した太陽電池100、D/Dコンバータ回路510、出力電圧検出回路520、蓄電池300及び定電圧制御回路540は、本実施の形態における太陽電池100、D/Dコンバータ回路910、出力電圧検出回路920、蓄電池300及び定電圧制御回路940の具体的回路と同じである。従って図示を省略する。図47に、DutyMax検出回路950と、ラッチ回路561及びリセットタイマー回路962を有する補正指示回路960と、電圧検出信号補正回路930とを示す。ラッチ回路561は、図15に示したラッチ回路と同じであるから同じ参照符号を付している。また、電圧検出信号補正回路930は、図15に示した電圧検出信号補正回路530と同じ構成を有している。従ってこれらの回路の説明は省略する。一方、リセットタイマー回路962は、ほぼリセットタイマー回路562と同じであり、コンパレータ9621及び9622と、抵抗R31乃至R35と、コンデンサC23とを有する。コンパレータ9621の正極側入力端子は、ラッチ回路561の出力に接続されており、コンパレータ9621の負極側入力端子は、抵抗R31の一端及び抵抗R32の一端に接続されている。抵抗R31の他端は電源Vccに接続されており、抵抗R32の他端は接地されている。コンパレータ9621の出力端子は、抵抗R33の一端及び抵抗R34の一端に接続されており、抵抗R33の他端は接地されている。抵抗R34の他端は、コンデンサC23の一端及びコンパレータ9622の正極側入力端子に接続されている。コンデンサC23の他端は接地されている。コンパレータ9622の負極側入力端子は、端子Fを介して補正指示量補正回路980のタイマーレベル生成回路673の出力に接続されている。コンパレータ9622の出力端子は、抵抗R35の一端とラッチ回路561のFETS3のゲート端子とに接続されている。抵抗R35の他端は接地されている。また、DutyMax検出回路950はコンパレータ951及び抵抗R15を含む。コンパレータ951の正極側入力端子は、電圧誤差検出回路541の出力に接続されており、コンパレータ951の負極側入力端子は、DutyMax検出レベル補正回路970の出力に接続されている。コンパレータ951の出力端子は、抵抗R15の一端とラッチ回路561のFETS2のゲート端子と接続されている。抵抗R15の他端は接地されている。図47に示した回路の動作は、検出レベルに相当する電圧VDutyが変化する部分及びタイマー設定時間に対応する電圧Vtimeが変化する部分以外は同じである。なお、端子G及びFを介して接続されている回路群は図30乃至図32に示したものと同じである。従って、ここでは説明は省略する。以上のように基本的な回路構成及び動作は第3の実施の形態と同様であり、VDuty及びVtimeの調整については第4の実施の形態で説明したものと同じである。[実施の形態5の変形]第4の実施の形態における変形と同様に、Vofbではなく太陽電池100からの出力電圧に応じた電圧Vpvfbに応じてVDutyを調整するような構成を採用することができる。図48に示すように、本実施の形態に係る太陽電池システムは、太陽電池100と、太陽電池100からの出力に対して電力変換を行う電力変換装置1000と、電力変換装置1000の出力に接続されている負荷蓄電池300及び様々な負荷A乃至Cなどとを有する。太陽電池100及び負荷蓄電池300並びに負荷A乃至Cは、第2の実施の形態と同様である。さらに、第4の実施の形態と同様に、太陽電池出力電圧検出回路1100が太陽電池100に接続されており、この太陽電池出力電圧検出回路1100は第4の実施の形態における太陽電池出力電圧検出回路800と同じである。電力変換装置1000は、Aスイッチを有し、太陽電池100からの出力電圧をスイッチのスイッチングによりDC/DC変換するD/Dコンバータ回路1010と、BD/Dコンバータ回路1010の出力電圧に応じた電圧の出力信号を電圧検出信号補正回路1030に出力する出力電圧検出回路1020と、C補正指示回路1060からの出力に従って出力電圧検出回路1020からの検出信号の電圧Vofbを補正して、補正後の検出信号Vofb3を出力する電圧検出信号補正回路1030と、D固定の目標電圧VVrefと電圧検出信号補正回路1030からの補正後検出信号の電圧Vofb3との差に応じて、D/Dコンバータ回路1010を制御する定電圧制御回路1040と、E定電圧制御回路1040から出力され且つD/Dコンバータ回路1010のスイッチのオンオフを指示するスイッチングパルスのデューティー比DutyがDutyMax検出レベル補正回路1070によって設定された検出レベルとなっている状態を検出するDutyMax検出回路1050と、FDutyMax検出回路1050からの検出信号に応じて、補正指示量補正回路1080によって設定されたタイマー設定時間具体的には電圧Vtimeで決まる期間の間、電圧検出信号補正回路1030に対して補正の指示Vlatchを出力する補正指示回路1060と、G太陽電池出力電圧検出回路1100からの出力Vpvfbに応じて、DutyMax検出回路1050の検出レベルを補正するDutyMax検出レベル補正回路1070と、H出力電圧検出回路1020からの出力Vofbに応じて、補正指示回路1060におけるタイマー設定時間に対応する電圧Vtimeを補正する補正指示量補正回路1080と、IDutyMax検出レベル補正回路1070及び補正指示量補正回路1080で用いる信号を生成する発振回路1090とを有する。DutyMax検出レベル補正回路1070は、図42に示したようなDutyMax検出レベル補正回路760と同様の回路構成を有する。また、太陽電池出力電圧検出回路1100の構成も図41に示されている太陽電池出力電圧検出回路800と同じである。従って接続端子Jで両回路は接続されている。以上のように基本的な回路構成及び動作は第3の実施の形態と同様であり、VDuty及びVtimeの調整については第4の実施の形態及びその変形で説明したものと同じである。[実施の形態6]第6の実施の形態は、第4の実施の形態の変形である。図49に、本発明の第6の実施の形態に係るシステムの機能ブロック図を示す。図49に示すシステムは、太陽電池システムであって、太陽電池100と、太陽電池100からの出力に対して電力変換を行う電力変換装置600bと、電力変換装置600bの出力に接続されている負荷蓄電池300及び様々な負荷A乃至Cなどとを有する。太陽電池100及び負荷蓄電池300、並びに負荷A乃至Cは、第4の実施の形態すなわち第2の実施の形態と同じである。第4の実施の形態に係る電力変換装置600図18と、第6の実施の形態に係る電力変換装置600bとの差は、目標電圧変更量補正回路670の代わりに第2目標電圧変更量補正回路670bが導入された点である。本実施の形態に係る第2目標電圧変更量補正回路670bを採用したため、発振回路680の出力先がDutyMax検出レベル補正回路660のみになっている。発振回路680を含む他の構成要素の構成自体は変更されていない。従って、詳細な説明は省略する。図50に、本実施の形態に係る第2目標電圧変更量補正回路670bの構成と、当該第2目標電圧変更量補正回路670bに関係する目標電圧調整回路650の構成を示す。図50は、図26に対応する図である。第2目標電圧変更量補正回路670bの出力であるタイマー設定電圧Vtimeが、目標電圧調整回路650のリセットタイマー回路652に入力される点は、第4の実施の形態図26と同様である。第2目標電圧変更量補正回路670bは、A出力電圧検出回路620からの出力Vofbの増幅を行う増幅器674と、B増幅器674の出力からタイマー設定電圧Vtimeを生成する第2タイマーレベル生成回路675とを有する。図51に、第2目標電圧変更量補正回路670bの第1の回路例を示す。増幅器674は、オペアンプ6741と、抵抗R101及びR102と、直流電源VrefTとを有する。このように増幅器674は、反転増幅回路である。第2タイマーレベル生成回路675は、抵抗R103を有する。出力電圧検出回路620の出力と抵抗R101の一端とは接続されており、抵抗R101の他端は、オペアンプ6741の負極側端子と抵抗R102の一端とに接続されている。抵抗R102の他端は、オペアンプ6741の出力端子と抵抗R103の一端に接続されている。抵抗R103の他端はリセットタイマー回路652の入力端子に接続されている。また、直流電源VrefTの正極側端子は、オペアンプ6741の正極側端子に接続されており、直流電源VrefTの負極側端子は接地されている。ここで、オペアンプ6741の正極側端子の電圧をVpとし、負極側端子の電圧をVnとし、出力端子の電圧をVoとし、抵抗R101の抵抗値をR1とし、抵抗R102の抵抗値をR2とし、直流電源VrefTの電圧をVrefTとすると、以下の式が成立する。これを変形すれば、オペアンプ6741の出力端子の電圧Voは以下のように表される。なお、第1の回路例では、第2タイマーレベル生成回路675の抵抗R103は、過電流防止抵抗として用いられているので、Vo=Vtimeが成立する。そうすると、第4の実施の形態についてVofbとVtimeとの関係を表す図25と同様の関係が、図52に示すように得られる。図52において、横軸はVofbを表し、縦軸はVo=Vtimeを表す。この場合、VrefTの傾きは-R2/R1であり、切片は1R2/R1VrefTとなっている。また、Vofb=VrefTであれば、Vo=VrefTとなる。このように抵抗値を調整することで所望の傾きを得ることができる。また、このような回路構成を採用することで、第4の実施の形態より部品点数が削減されているので実装面積も削減され、コストも削減されている。次に、図53a乃至eを用いて、出力電圧検出回路620の出力Vofbの変化が、どのようにリセットタイマー回路652図29の出力VRS及び目標電圧調整回路650のラッチ回路651図29の出力Vlatchに影響するかについて説明する。図53a及びbに示すように、出力電圧検出回路620の出力Vofbが、Vofb1からVofb2へ減少した場合には、上で述べた関係から、第2目標電圧変更量補正回路670bの出力Vtimeは、Vtime1からVtime2へ増加する。通常、ラッチ回路651が動作して、その出力Vlatchがハイになると図53c、リセットタイマー回路652が動きだし、リセットタイマー回路652のコンデンサC21が充電されて、その電位が上昇する図53d。そして、コンデンサC21の電位が第2目標電圧変更量補正回路670bの出力Vtime例えばVtime1まで上昇すると、コンパレータ6522の出力であるリセット信号VRSがハイになる図53e。これに応じてラッチ回路651がリセットされて、ラッチ回路651の出力Vlatchはローになる図53c。これに対して、出力電圧検出回路620の出力Vofbが減少して第2目標電圧変更量補正回路670bの出力Vtimeが上昇してVtime2になると、なかなかコンデンサC21の電位がVtime2に達しなくなる図53d。そうすると、リセット信号VRSがなかなか出力されず、図53cで矢印及び点線で示すように、出力Vlatchはハイの時間が長くなる。コンデンサC21の電位がVtime2に達すると、リセット信号VRSがハイとなって図53eVlatchもローとなる。このようにVofbに応じてVtimeが変化して、それに応じてVlatchの時間も調整される。次に、図54に、第2目標電圧変更量補正回路670bの第2の回路例を示す。第2の回路例における増幅器674bは、オペアンプ6743と、抵抗R106乃至R109とを有する。また、第2タイマーレベル生成回路675bは、抵抗R110とコンデンサC101及びC102とを有する。電源Vccとグランドの間には、抵抗R108及びR107が直列に接続されており、抵抗分割によって、オペアンプ6743の正極側端子には、R107/R107R108Vcc=VrefTが印加されることになる。なお、抵抗R107の抵抗値はR107とし、抵抗R108の抵抗値R108とし、電源Vccの電圧値をVccとしている。また、出力電圧検出回路620の出力と抵抗R106の一端とは接続されており、抵抗R106の他端は、オペアンプ6743の負極側端子と抵抗R109の一端とに接続されている。抵抗R109の他端は、オペアンプ6743の出力端子と抵抗R110の一端及びコンデンサC101の一端に接続されている。コンデンサC101の他端は接地されている。また、抵抗R110の他端はコンデンサC102の一端及びリセットタイマー回路652の入力端子に接続されている。コンデンサC102の他端は接地されている。増幅器674bについては、上で述べたように直流電源VrefTを用いずに、電源Vccから抵抗分割で電圧VrefTを生成する点が異なるが、機能は同じである。第2タイマーレベル生成回路675bは、コンデンサC101及びC102を用いて平滑回路を構成して、オペアンプ6743の出力Voを平滑化してVtimeを生成している。さらに、図55に、第2目標電圧変更量補正回路670bの第3の回路例を示す。第3の回路例における増幅器674cは、オペアンプ6742と、抵抗R104と、直流電源VrefTとを有する。また、第2タイマーレベル生成回路675は、第1の回路例と同じであり、抵抗R103を有する。増幅器674cにおいて、出力電圧検出回路620の出力Vofbは、抵抗R104の一端及びオペアンプ6742の負極側端子とに接続されており、抵抗R104の他端はオペアンプ6742の出力端子及び抵抗R103の一端に接続されている。オペアンプ6742の正極側端子は、直流電源VrefTの正極側端子に接続されており、直流電源VrefTの負極側端子は接地されている。抵抗R103の他端は、リセットタイマー回路652の入力端子に接続されている。このように、増幅器674は、第1の回路例における抵抗R101を外した構成であっても良い。このようにすれば、増幅器674cは、反転バッファとしてオペアンプ6742は働くので、抵抗R104の抵抗値によって所望の傾きを有する負の出力を得ることができる。さらに、図56に、第2目標電圧変更量補正回路670bの第4の回路例を示す。第4の回路例における増幅器674dは、オペアンプ6744と、抵抗R104、R107及びR108とを有する。また、第2タイマーレベル生成回路675bは、第2の回路例と同じであり、抵抗R110とコンデンサC101及びC102とを有する。電源Vccとグランドの間には、抵抗R108及びR107が直列に接続されており、抵抗分割によって、オペアンプ6744の正極側端子には、R107/R107R108Vcc=VrefTが印加されることになる。また、出力電圧検出回路620の出力は、抵抗R104の一端及びオペアンプ6744の負極側端子が接続されており、抵抗R104の他端は、オペアンプ6744の出力端子と抵抗R110の一端及びコンデンサC101の一端に接続されている。コンデンサC101の他端は接地されている。また、抵抗R110の他端は、コンデンサC102の一端及びリセットタイマー回路652の入力端子に接続されている。コンデンサC102の他端は接地されている。第4の回路例は、第2の回路例において抵抗R106を外した構成となっている。第3の回路例と同様に、増幅器674dは、このように出力電圧検出回路620の出力側の抵抗を外しても同様の機能を得ることができる。[実施の形態7]図37に第4の実施の形態の変形について示したが、図37に示した太陽電池システムについても第6の実施の形態のようにさらに変形することができる。図57に示した第7の実施の形態に係る太陽電池システムは、太陽電池100と、太陽電池100からの出力電圧を検出する太陽電池出力電圧検出回路800と、太陽電池100からの出力に対して電力変換を行う電力変換装置700bと、電力変換装置700bの出力に接続されている負荷蓄電池300及び様々な負荷A乃至Cなどとを有する。太陽電池100及び負荷蓄電池300、並びに負荷A乃至Cは、第4の実施の形態すなわち第2の実施の形態と同じである。また、太陽電池出力電圧検出回路800についても、第4の実施の形態の変形と同じである。図37における電力変換装置700と図57における電力変換装置700bとの差は、目標電圧変更量補正回路670の代わりに第2目標電圧変更量補正回路670bが導入された点である。第6の実施の形態で説明した第2目標電圧変更量補正回路670bを採用したため、発振回路680の出力先がDutyMax検出レベル補正回路760のみになっている。発振回路680を含む他の構成要素の構成自体は変更されていない。従って、詳細な説明は省略する。第2目標電圧変更量補正回路670bの構成は、第6の実施の形態と同様である。[実施の形態8]第8の実施の形態は、第5の実施の形態の変形である。図58に、本発明の第8の実施の形態に係るシステムの機能ブロック図を示す。図58に示すシステムは、太陽電池システムであって、太陽電池100と、太陽電池100からの出力に対して電力変換を行う電力変換装置900bと、電力変換装置900bの出力に接続されている負荷蓄電池300及び様々な負荷A乃至Cなどとを有する。太陽電池100及び負荷蓄電池300並びに負荷A乃至Cは、第5の実施の形態すなわち第2の実施の形態と同様である。第5の実施の形態に係る電力変換装置900図44と、第8の実施の形態に係る電力変換装置900bとの差は、補正指示量補正回路980の代わりに第2補正指示量補正回路980bが導入された点である。本実施の形態に係る第2補正指示量補正回路980bを採用したため、発振回路990の出力先がDutyMax検出レベル補正回路970のみになっている。発振回路990を含む他の構成要素の構成自体は変更されていない。従って、詳細な説明は省略する。図46の説明でも述べたように、補正指示量補正回路980図44は、第4の実施の形態における目標電圧変更量補正回路670の構成と同じであり、第2補正指示量補正回路980b図58も、第6の実施の形態における第2目標電圧変更量補正回路670bの構成と同じである。図59に、本実施の形態に係る第2補正指示量補正回路980bの構成と、当該第2補正指示量補正回路980bに関係する補正指示回路960の構成を示す。図59は、図50に対応する図である。第2補正指示量補正回路980bの出力であるタイマー設定電圧Vtimeが、補正指示回路960のリセットタイマー回路962に入力される点は、第6の実施の形態図50と同様である。第2補正指示量補正回路980bは、A出力電圧検出回路920からの出力Vofbの増幅を行う増幅器674と、B増幅器674の出力からタイマー設定電圧Vtimeを生成する第2タイマーレベル生成回路675とを有する。増幅器674及び第2タイマーレベル生成回路675の構成は、第6の実施の形態において説明した具体的回路を用いる。[実施の形態9]図48に第5の実施の形態の変形について示したが、図48に示した太陽電池システムについても第8の実施の形態のようにさらに変形することができる。図60に示した第9の実施の形態に係る太陽電池システムは、太陽電池100と、太陽電池100からの出力電圧を検出する太陽電池出力電圧検出回路1100と、太陽電池100からの出力に対して電力変換を行う電力変換装置1000bと、電力変換装置1000bの出力に接続されている負荷蓄電池300及び様々な負荷A乃至Cなどとを有する。太陽電池100及び負荷蓄電池300、並びに負荷A乃至Cは、第5の実施の形態すなわち第2の実施の形態と同じである。また、太陽電池出力電圧検出回路1100についても、第5の実施の形態の変形と同じである。図48における電力変換装置1000と図60における電力変換装置1000bとの差は、補正指示量補正回路1080の代わりに第2補正指示量補正回路1080bが導入された点である。第8の実施の形態で説明した第2補正指示量補正回路980bを採用したため、発振回路1090の出力先がDutyMax検出レベル補正回路1070のみになっている。発振回路1090を含む他の構成要素の構成自体は変更されていない。従って、詳細な説明は省略する。第2補正指示量補正回路1080bの構成は、第6の実施の形態と同様である。[実施の形態10]上で述べたような電力変換装置は、例えば図61のように用いることができる。図61の例では、5つの太陽電池の各々に、電力変換装置を接続する。そして、全ての電力変換装置の全ての出力は、コンデンサ2001と、負荷蓄電池2003と、DC/ACインバータ回路やDC/DCコンバータ回路などの様々な負荷A乃至Cなどとに接続される。1つの大きな太陽電池に対して1つの電力変換装置を接続するような構成では、当該太陽電池の一部分だけ影などにより出力が低下した場合、当該太陽電池の出力電力カーブが複雑になるため、最大電力点の追跡が難しくなる。しかし、図61に示すように、太陽電池をある程度の大きさに分割して、各太陽電池に電力変換装置を接続して、各々で最大電力点を追跡するようにすれば、一部の太陽電池の出力電力が低下したりしても、その太陽電池に合わせて担当の電力変換装置が出力電力を引き下げるように動作する。すなわち、全体としても最大電力点に追従することが容易になり、全体として効率の良いシステムが得られるようになる。太陽電池の出力電圧が高電圧例えば、開放電圧が300V度設定、出力電流が低電流例えば、短絡電流1A程度設定の場合は、図61のように接続することが好ましい。図61の例では、負荷蓄電池2003に供給される電流IoDは、全ての電力変換装置の出力電流の和になる。すなわち、IoD=IoD1IoD2IoD3IoD4IoD5となる。一方、出力電圧VoDは一定である。D/Dコンバータ回路の出力電圧を400Vとしたいとき、約1.5乃至2倍程度の昇圧比として図61のように接続することで、総電力は大きく取り出せることになるとともに、D/Dコンバータ回路を効率の良い領域で使用することが出来る。さらに、図65に示すように、各電力変換装置の出力にダイオードのカソードを接続し、全てのダイオードの全てのアノードを接続することによって、システムの電力変換装置の出力をダイオードOR回路で接続するようにしても良い。また、図63に示すような構成も可能である。すなわち、コンデンサ2001及び負荷蓄電池2003などに接続されている電力変換装置_1を最上位として、負極側端子が接地されている電力変換装置_5を最下位とした時、最上位及び最下位の電力変換装置を除く電力変換装置の正極側出力を上位の電力変換装置の負極側出力に接続し、電力変換装置の負極側出力を下位の電力変換装置の正極側出力に接続し、最上位の電力変換装置の正極側出力をコンデンサ2001等に接続し、最下位の電力変換装置の負極側出力を接地する。図64に一部を示すように、電力変換装置の出力電圧検出回路の端子Aを正極側端子とし、出力電圧検出回路の端子Bを負極側端子としている。また、太陽電池100の負極側端子も接地されていない。太陽電池の出力電圧が低電圧例えば、開放電圧が30V程度の設定、出力電流が高電流例えば、短絡電流10A程度設定の場合は、図63に示すように接続することが好ましい。図63の例では、負荷蓄電池2003に供給される電圧VoDは、全ての電力変換装置の出力電圧の和となる。すなわち、VoD=VoD1VoD2VoD3VoD4VoD5となる。一方、出力電流IoDは一定である。また、D/Dコンバータ回路の出力電圧を400Vとしたいときは、D/Dコンバータ回路を約1.5乃至2倍程度の昇圧比として、電力変換回路を10直列程度にすることで、目標電圧を得ることができる。D/D昇圧比を低くすることができるため、効率の良い領域で使用することが出来る。さらに、図62に示すように、図63に示した回路の各電力変換装置の負極側端子にダイオードのアノードを接続し、正極側端子にカソードを接続するような構成を採用するようにしても良い。上では太陽電池と電力変換装置の組み合わせを5つ利用する例を示したが、個数は5に限定されるものではない。当然ながら太陽電池は一例であり、風力発電機など他の自然エネルギーからの発電機にも適用できる。さらに、風力発電機や太陽電池などを複合的に用いるシステムにおいても適用可能である。以上本発明の実施の形態を説明したが、同様の機能を実現する他の回路例を採用することもできる。上では一例として例えばVofbとVDutyとについて比例する関係を示したが、厳密には比例しない場合や、図示した関係から大きく外れない場合に同様の効果を奏する。