薄膜トランジスタを含む画素を複数有し、画像を表示するための領域である表示領域と、前記表示領域の外側に形成され、ダミー画素を複数有するダミー画素領域と、を備え、前記ダミー画素は、前記薄膜トランジスタのゲート信号線と平行なダミーゲート信号線と、前記ダミーゲート信号線と絶縁層を介して交差する半導体層と、を有し、前記半導体層には、一の導体層のみが接続される、ことを特徴とする表示装置。前記一の導体層は、前記表示領域において表示するための画像データが印加される画像データ信号線である、ことを特徴とする請求項1に記載の表示装置。前記ダミーゲート信号線は、前記表示領域の前記薄膜トランジスタのゲート信号線と同じ層に同じ幅で形成され、前記ダミー画素の半導体層は、前記ダミーゲート信号線と交差する部分において前記表示領域の前記薄膜トランジスタの半導体層と同じ層に同じ幅で形成されている、ことを特徴とする請求項1又は2に記載の表示装置。前記表示領域の表示面に垂直な視野において、前記ダミー画素が形成される面積は、前記表示領域において前記薄膜トランジスタが形成される面積より小さい、ことを特徴とする請求項1乃至3のいずれか一項に記載の表示装置。前記ダミー画素領域は、前記表示領域の画素において前記薄膜トランジスタを介して画像データ信号が印加される画素電極と同じ層に形成されたダミー画素電極を更に有し、前記ダミー画素電極は、前記画素電極と対となって液晶の配向を制御する共通電極と電気的に接続されている、ことを特徴とする請求項1乃至4のいずれか一項に記載の表示装置。前記薄膜トランジスタ及び前記ダミー画素の半導体層は、低温ポリシリコンで形成されている、ことを特徴とする請求項1乃至5のいずれか一項に記載の表示装置。IPSInPlaneSwitching方式で前記液晶の配向を制御する、ことを特徴とする請求項1乃至6のいずれか一項に記載の表示装置。近年の電子機器に対する小型化の要求により、表示領域の外側の領域以下、額縁領域という。を小さくすることが望まれている。図11は、液晶表示パネル800の正面からの視野による図である。液晶表示パネル800は、カラーフィルタ基板810と薄膜トランジスタTFT:ThinFilmTransistor基板820との間に液晶が封止される構成であり、TFT基板820の回路を動作させるための駆動ICIntegratedCircuit830及び表示させる画像の情報等を駆動IC830に送信するためのFPCFlexiblePrintedCircuits840が取り付けられている。図12は、図11のDの部分について模式的に示す概略図であり、表示領域内の画素電極821と、表示領域の外のダミー画素のダミー画素電極822の配置の様子が示されている。図13は、図12のFの部分について、ダミー画素電極822とその周辺の配線の様子を概略的に示す図である。この図13に示されるように、ダミー画素においても表示領域内の画素電極と同様に、ゲート信号線824及び画像データ信号線825により画素が形成され、画像データ信号線825は薄膜トランジスタ827を介してダミー画素電極822に接続されている。図14は、図12のXIV-XIV線における断面図である。この図に示される例では、ダミー画素電極822は、表示領域内の画素電極821と同様の大きさで、かつゲート信号線824がHigh電位となることにより、画像データ信号線825と導通するようになっており、表示領域860内と同様の動作を行えるようになっている。このときの等価回路を図15に示す。画像データ信号線825により伝えられた信号電圧は、ダミー画素電極822に印加され、共通電極829との間に電位差を生じさせる。しかしながら、このようなダミー画素を必要とする表示装置においても、より額縁の小さな表示装置が求められており、また、ゲート信号駆動回路の動作の都合上、表示領域の外側上下に複数のゲート信号線824を配置する必要となることもある。本発明は、上述の事情を鑑みてされているものであり、額縁領域を大きさを抑えつつ、製造時等に発生する静電気による静電破壊を防ぐダミー画素を有する表示装置を提供することを目的とする。本発明の表示装置は、薄膜トランジスタを含む画素を複数有し、画像を表示するための領域である表示領域と、前記表示領域の外側に形成され、ダミー画素を複数有するダミー画素領域と、を備え、前記ダミー画素は、前記薄膜トランジスタのゲート信号線と平行なダミーゲート信号線と、前記ダミーゲート信号線と絶縁層を介して交差する半導体層と、を有し、前記半導体層には、一の導体層のみが接続される、ことを特徴とする表示装置である。ここで、表示領域及びダミー画素領域の語は、表示面に垂直な視野において定義されている。また、半導体層には、一の導体層のみが接続されるとは、トランジスタで考えた場合に、ソース及びドレインのいずれか一方のみが電気的に接続されており、他方は接続されていないという意味である。また、本発明の表示装置において、前記一の導体層は、前記表示領域において表示するための画像データが印加される画像データ信号線とすることができる。また、本発明の表示装置において、前記ダミーゲート信号線は、前記表示領域の前記薄膜トランジスタのゲート信号線と同じ層に同じ幅で形成され、前記ダミー画素の半導体層は、前記ダミーゲート信号線と交差する部分において前記表示領域の前記薄膜トランジスタの半導体層と同じ層に同じ幅で形成されている、こととしてもよい。また、本発明の表示装置において、前記表示領域の表示面に垂直な視野において、前記ダミー画素が形成される面積は、前記表示領域において前記薄膜トランジスタが形成される面積より小さい、こととしてもよい。また、本発明の表示装置において、前記ダミー画素領域は、前記表示領域の画素において前記薄膜トランジスタを介して画像データ信号が印加される画素電極と同じ層に形成されたダミー画素電極を更に有し、前記ダミー画素電極は、前記画素電極と対となって液晶の配向を制御する共通電極と電気的に接続されていてもよい。また、本発明の表示装置において、前記薄膜トランジスタ及び前記ダミー画素の半導体層は、低温ポリシリコンで形成されていてもよい。また、本発明の表示装置は、IPSInPlaneSwitching方式で前記液晶の配向を制御するものであることとしてもよい。以下、本発明の第1及び第2実施形態について、図面を参照しつつ説明する。なお、図面において、同一又は同等の要素には同一の符号を付し、重複する説明を省略する。[第1実施形態]図1には、本発明の第1実施形態に係る表示装置100が概略的に示されている。この図に示されるように、表示装置100は、上フレーム110及び下フレーム120に挟まれるように固定された表示パネル200等から構成されている。なお、表示パネル200は液晶表示パネル、有機EL表示パネル等の薄膜トランジスタ基板を利用した表示パネルであればいずれの表示パネルでもよいが、本実施形態においては、表示パネル200は液晶表示パネルであるものとする。図2は、表示パネル200の正面からの視野による図である。表示パネル200は、カラーフィルタ基板210と薄膜トランジスタ以下、TFTThinFilmTransistorという。基板220の間に液晶が封止される構成であり、TFT基板220の回路を動作させるための駆動ICIntegratedCircuit230及び外部から表示させる画像の情報等を駆動IC230に送信するためのFPCFlexiblePrintedCircuits240が取り付けられている。図16は、図2のEの部分における駆動IC230から表示領域260の画像データ信号線ドレイン線に向けて、斜めに延びる引出配線835と837の様子を示す図である。図17は、図16のXVII-XVII線に沿った断面を示す図であり、ゲート絶縁膜831、層間絶縁膜832、保護膜833、有機保護膜834及び保護膜836の順に各層が形成されている。これらの図に示されるように、駆動ICから表示領域に延びる引出配線835及び837は、近年の高精細化により多くの線を配線する必要があることから、多層構造となっている。図17において、引出配線835は後述するゲート信号線311と同じ工程で形成される導電膜から形成されており、引出配線837は画像データ信号線312と同じ工程で形成される導電膜から形成されている。従って、引出配線835と引出配線837とは異なる導電膜から形成される場合が生じる。引出配線835と引出配線837とが異なる導電膜にて形成されると、隣合う引出配線の抵抗や容量が異なることとなる。更に、表示領域外のダミー画素におけるゲート信号線は、表示領域内のゲート信号線よりも引出配線に近く形成されているため、引出配線の容量や抵抗の差による影響を受け易い。そのため、引出配線の容量や抵抗に差が生じている場合には、例えば、製造工程における瞬間的な電位差により、ダミー画素のゲート信号線周辺に静電破壊が発生してしまう恐れがある。図3は、図2のAの部分について模式的に示す概略図である。この図に示されるように、表示領域260内には、画素電極261が配置されているが、表示領域外のダミー画素領域270には、この画素電極261に対応する電極が配置されていない。図18を用いてゲート信号線駆動回路について説明する。本願発明の液晶表示装置は表示領域260の左側にゲート信号線駆動回路VDLと右側にゲート信号線駆動回路VDRとを備えている。ゲート信号線駆動回路VDLとVDRとは共に双方向走査可能なシフトレジスタ回路であり、図中下から上に向かいゲート信号線を走査することも、上から下に走査することも可能である。なお、図18では、ゲート信号線駆動回路の動作を説明するために、各ゲート信号線とダミーゲート信号線に符号を付けており、他の図で使用するゲート信号線の符号とは異なっている。ゲート信号線駆動回路VDLとVDRとはn個の基本回路VSR1~VSRとダミー回路DSR1、DSR2、DSR3、DSR4から構成されている。図18の回路において下から上に走査する場合は、まずダミー回路DSR1から走査信号がダミーゲート信号線GD-2を介してダミー回路DSR2に伝えられ、次にダミー回路DSR2から走査信号がダミーゲート信号線GD-1を介して基本回路VSR1に伝えられる。その後は、順に基本回路VSR1からゲート信号線G1~Gn-1を介して走査信号が基本回路VSRnに伝えられ、基本回路VSRnからはゲート信号線Gnを介して走査信号がダミー回路DSR3に伝わる。基本回路VSR1は、1段前のダミー回路DSR2の出力を受けて動作を開始するが、ダミー回路DSR2が出力する信号波形を整えるために、2段前のダミー回路DSR1から走査信号出力を開始する。そのため、ダミー信号線は初段のゲート信号線の前に2本必要となる。図4は、図3のBの部分における配線の様子を概略的に示す図である。図4に示されるように、ダミー画素領域270のダミー画素310は、表示領域260のゲート信号線322と同一層で同一の幅を有するように形成されたゲート信号線311と、表示領域260から延長されて延びる画像データ信号線312と、画像データ信号線312に接続され、ゲート信号線311の下を2回横切るように配線された半導体層313とを有し、半導体層313は、画像データ信号線312とのみ電気的に接続され、他の導体層とは接続されていない。表示領域260にある画素と比較すると、ダミー画素310には、半導体層のソース側と接続する導体であるメタル配線321及び画素電極261がなく、より小さい面積に形成されている。つまり、図4に示されるように、表示領域260の一画素分の面積にゲート信号線311が2本配置され、2つ分のダミー画素310が含まれる構成となっている。なお、本実施形態では、表示領域260の一画素分の面積にダミー画素310の2つ分としたが、1画素分であってもよいし、3画素分以上であってもよい。ここで、半導体層313は、低温ポリシリコンにより形成されていることが望ましいが、他の半導体材料により形成されていてもよい。図5には、図4のV-V線における断面が示されている。この図に示されるように、ゲート絶縁膜331、層間絶縁膜332、保護膜333、有機保護膜334、共通電極325、保護膜335及び配向膜336の順に各層が形成されている。図14と比較すると、トランジスタのソース側には何も導体層が接続されておらず、画素電極261も存在しない構成となっている。図6には上述したダミー画素310の回路の等価回路図が示されている。この図に示されるように、半導体層313がゲート信号線311を2回跨いでいるため、トランジスタが2つ形成されるような構成となっているが、ソース側にはなにも導体が接続されていない。したがって、本実施形態の表示装置によれば、ダミー画素領域270のゲート信号線311は、表示領域260の画素と同様に半導体層313と交差しているため、表示領域260のゲート信号線322と同程度の負荷容量とすることができ、製造工場内での静電破壊を防ぐことができる。また、本実施形態の表示装置によれば、ダミー画素310は、表示領域260内の画素より小さく形成されているため、ダミー画素領域270を小さく、つまり額縁領域を小さく形成することができる。[第2実施形態]本発明の第2実施形態について説明する。第2実施形態に係る表示装置の構成は、第1実施形態の図1及び図2に示される構成と同様であるため、重複する説明を省略する。図7は、第2実施形態における図2のAの部分について模式的に示す概略図であり、表示領域外のダミー画素領域270にも、表示領域260の画素電極261と同様のダミー画素電極271が配置されている。図8は、図7のCの部分における配線の様子を概略的に示す図である。図8は、図4と同様に、ダミー画素領域270にダミー画素310を有し、ダミー画素310は、表示領域260のゲート信号線と同一層で同一の幅を有するように形成されたゲート信号線311と、表示領域260から延長されて延びる画像データ信号線312と、画像データ信号線312に接続され、ゲート信号線311の下を2回横切るように配線された半導体層313とを有し、半導体層313は、画像データ信号線312とのみ電気的に接続され、他の導体層とは接続されていない。また、図4と同様、図8においても、表示領域260の一画素分の面積にゲート信号線311が2本配置され、2つ分のダミー画素310が含まれる構成となっている。ここで、第2実施形態のダミー画素領域270においては、ダミー画素電極271が形成されているが、半導体層313とは電気的に結合されておらず、後述する共通電極325と電気的に接続されている。図9には、図8のIX-IX線における断面が示されている。図9は、ダミー画素電極271が形成されている点で図5と異なっており、その他の点では同一である。この図に示される通り、ダミー画素電極271は、共通電極325と電気的に接続されており、電気的にフローティングにならないようになっている。したがって、本実施形態の表示装置によれば、第1実施形態と同様に、ダミー画素領域270のゲート信号線311は、半導体層313と交差しているため、表示領域260のゲート信号線311と同程度の負荷容量とすることができ、製造工場内での静電破壊を防ぐことができる。また、ダミー画素310は、表示領域260内の画素より小さく形成されているため、ダミー画素領域270を小さく、つまり額縁領域を小さく形成することができる。更に、ダミー画素電極271が形成されているため、表示領域260の端部分におけるTFTパターン形状の均一化及び寄生容量の均一化を図ることができる。図10には、本発明の第2実施形態の変形例が示されている。この変形例では、図7に示されるダミー画素電極271より小さく形成されたダミー画素電極272を有している。この場合には、ダミー画素310を表示領域260の外側に一行のみ形成させることにより、より額縁領域を小さくすることができる。なお、上述の各実施形態の液晶表示装置は、液晶表示装置に限らず、有機EL表示装置、電界放出ディスプレイ装置FED等の各画素に薄膜トランジスタを形成する表示装置に用いることができる。