"それぞれ入力端及び出力端を有し、互いのインダクタンスがほぼ等しい第一及び第二昇圧インダクタと、プラス端子と制御グランドに接続されるマイナス端子とを有し、前記プラス端子と前記マイナス端子との間に負荷が接続される平滑コンデンサと、前記第一昇圧インダクタの出力端と前記制御グランドとの間に接続された双方向に導通可能な第一スイッチング素子と、前記第一昇圧インダクタの出力端と前記平滑コンデンサのプラス端子との間に接続され、前記第一スイッチング素子と相補的にオンオフする第一整流素子と、前記第二昇圧インダクタの出力端と前記制御グランドとの間に接続された双方向に導通可能な第二スイッチング素子と、前記第二昇圧インダクタの出力端と前記平滑コンデンサのプラス端子との間に接続され、前記第二スイッチング素子と相補的にオンオフする第二整流素子と、前記第一及び第二スイッチング素子のオンオフを制御する制御回路とを備え、交流電源からの入力電圧が前記第一及び第二昇圧インダクタの入力端同士の間に供給され、前記平滑コンデンサの両端に直流の出力電圧を出力し、前記制御回路は、前記入力電圧の正方向及び負方向の変化を検出し、前記第一昇圧インダクタ側が高電位になる正の期間には、前記第二スイッチング素子をオンに保持して前記第一スイッチング素子をオンオフさせ、前記第二昇圧インダクタ側が高電位になる負の期間には、前記第一スイッチング素子をオンに保持して前記第二スイッチング素子をオンオフさせるスイッチング電源装置において、入力端と出力端とを有する第一巻線、入力端と出力端とを有し前記第一巻線と同じ巻数で同極性に磁気結合した第二巻線、及び入力端と出力端とを有し前記第一巻線と同じ巻数で同極性に磁気結合した第三巻線とを有する入力線インダクタを備え、前記入力線インダクタの前記第一及び第二巻線は、前記交流電源と前記第一及び第二昇圧インダクタとの間に挿入され、前記第一巻線の出力端が前記第一昇圧インダクタの入力端に接続され、前記第二巻線の出力端が前記第二昇圧インダクタの入力端に接続され、前記第三巻線と直列に交流遮断コンデンサが接続されて直列回路が設けられ、当該直列回路における前記第三巻線の入力端側の一端が前記制御グランド又は前記平滑コンデンサのプラス端子に接続され、他端が前記第一又は第二昇圧インダクタの入力端に接続され、前記第一昇圧インダクタ及び第二昇圧インダクタの入力端同士の間に相間コンデンサが接続され、前記交流遮断コンデンサ及び前記相間コンデンサは、前記交流電源の周波数に対して高インピーダンスであり、前記第一及び第二スイッチング素子のスイッチング周波数に対して低インピーダンスであることを特徴とするスイッチング電源装置。前記入力線インダクタのインダクタンスは、前記第一及び第二昇圧インダクタのインダクタンスの半分の値に設定されている請求項1記載のスイッチング電源。前記第三巻線の入力端が前記制御グランド又は前記平滑コンデンサのプラス端子に接続され、前記第三巻線の出力端と前記第一昇圧インダクタの入力端との間、及び前記第三巻線の出力端と前記第二昇圧インダクタの入力端との間に、前記交流遮断コンデンサが個別に設けられている請求項1又は2記載のスイッチング電源装置。前記交流電源と前記入力線インダクタとの間の電源ラインの何れかが第一接地コンデンサを介してフレームグランドに接地され、前記平滑コンデンサの両端の何れかが第二接地コンデンサを介して前記フレームグランドに接地されている請求項1乃至3のいずれか記載のスイッチング電源装置。前記制御回路は、入力電流を整形して力率を改善する制御を行う請求項1乃至3のいずれか記載のスイッチング電源装置。前記第一及び第二昇圧インダクタは、互いに巻数が等しく逆極性に磁気結合している請求項1乃至3のいずれか記載のスイッチング電源装置。しかし、特許文献1のスイッチング電源装置32のように、第一及び第二昇圧インダクタ12,14の入力段にLCフィルタ回路38を設けたとしても、電圧VL,VNに含まれる同相のパルス電圧を確実に除去することは困難である。上記のように、問題となる同相パルス電圧の振幅はVo/2であり、例えば入力電圧ViがAC100~200Vの場合、通常は出力電圧VoがDC400V程度に設定されるので、同相パルス電圧の振幅は200Vと非常に大きくなる。従って、小型のLCフィルタ回路38を使用すると、図13の等価回路に示すように、電圧VNaにある振幅の同相パルス電圧が残ってしまい、その結果、制御回路30が入力電圧Viを精度よく検出することができない。また、電圧VNaに含まれる同相パルス電圧が交流電源33への帰還ノイズとなり、各種のEMI規格例えば、雑音端子電圧などを逸脱する原因となる。また、特許文献2の障害波防止器は、2つの巻線を有するトランスを用いてノーマルモードの相間ノイズを除去するものであり、そのままスイッチング電源装置32に適用しても、上記の同相パルス電圧を除去することができない。さらに近年、スイッチング電源装置の効率の向上の要請が強く、さらなる回路損失の低減が電源設計上の大きな課題になっている。この発明は、上記背景技術に鑑みて成されたものであり、入力に帰還する同相ノイズが小さく、小型化高効率化が容易なブリッジレスブーストコンバータ方式のスイッチング電源装置を提供することを目的とする。この発明は、それぞれ入力端及び出力端を有し互いのインダクタンスがほぼ等しい第一及び第二昇圧インダクタと、プラス端子と制御グランドに接続されるマイナス端子とを有し、前記プラス端子と前記マイナス端子との間に負荷が接続される平滑コンデンサと、前記第一昇圧インダクタの出力端と前記制御グランドとの間に接続された双方向に導通可能な第一スイッチング素子と、前記第一昇圧インダクタの出力端と前記平滑コンデンサのプラス端子との間に接続され、前記第一スイッチング素子と相補的にオンオフする第一整流素子と、前記第二昇圧インダクタの出力端と前記制御グランドとの間に接続された双方向に導通可能な第二スイッチング素子と、前記第二昇圧インダクタの出力端と前記平滑コンデンサのプラス端子との間に接続され、前記第二スイッチング素子と相補的にオンオフする第二整流素子と、前記第一及び第二スイッチング素子のオンオフを制御する制御回路とを備え、交流電源からの入力電圧が前記第一及び第二昇圧インダクタの入力端同士の間に供給され、前記平滑コンデンサの両端に直流の出力電圧を出力し、前記制御回路は、前記入力電圧の正方向及び負方向の変化を検出し、前記第一昇圧インダクタ側が高電位になる正の期間には、前記第二スイッチング素子をオンに保持して前記第一スイッチング素子をオンオフさせ、前記第二昇圧インダクタ側が高電位になる負の期間には、前記第一スイッチング素子をオンに保持して前記第二スイッチング素子をオンオフさせるスイッチング電源装置であって、入力端と出力端とを有する第一巻線、入力端と出力端とを有し前記第一巻線と同じ巻数で同極性に磁気結合した第二巻線、及び、入力端と出力端とを有し前記第一巻線と同じ巻数で同極性に磁気結合した第三巻線とを有する入力線インダクタを備え、前記入力線インダクタの前記第一及び第二巻線は、前記交流電源と前記第一及び第二昇圧インダクタとの間に挿入され、前記第一巻線の出力端が前記第一昇圧インダクタの入力端に接続され、前記第二巻線の出力端が前記第二昇圧インダクタの入力端に接続され、前記第三巻線と直列に交流遮断コンデンサが接続されて直列回路が設けられ、当該直列回路における前記第三巻線の入力端側の一端が前記制御グランド又は前記平滑コンデンサのプラス端子に接続され、他端が前記第一又は第二昇圧インダクタの入力端に接続され、前記第一昇圧インダクタ及び第二昇圧インダクタの入力端同士の間に相間コンデンサが接続され、前記交流遮断コンデンサ及び前記相間コンデンサは、前記交流電源の周波数に対して高インピーダンスであり、前記第一及び第二スイッチング素子のスイッチング周波数に対して低インピーダンスであるスイッチング電源装置である。前記入力線インダクタのインダクタンスは、前記第一及び第二昇圧インダクタのインダクタンスの半分の値に設定されている。また、前記第三巻線の入力端が前記制御グランド又は前記平滑コンデンサのプラス端子に接続され、前記第三巻線の出力端と前記第一昇圧インダクタの入力端との間、及び、前記第三巻線の出力端と前記第二昇圧インダクタの入力端との間に、前記交流遮断コンデンサが個別に設けられている。また、前記交流電源と前記入力線インダクタとの間の電源ラインの何れかが第一接地コンデンサを介してフレームグランドに接地され、前記平滑コンデンサの両端の何れかが第二接地コンデンサを介して前記フレームグランドに接地されていてもよい。また、前記制御回路は、入力電流を整形して力率を改善する制御を行うものであってもよい。また、前記第一及び第二昇圧インダクタは、互いに巻数が等しく逆極性に磁気結合していてもよい。この発明のスイッチング電源装置によれば、入力段に3巻線を有する小型の入力線インダクタ及び交流遮断コンデンサを設けることによって、入力に帰還するスイッチング周波数の同相パルス電圧を容易に除去することができる。また、入力線インダクタと第一及び第二昇圧インダクタの各インダクタンス比を適宜調整することによって、第一及び第二昇圧インダクタに流れる電流のうちのスイッチング周波数のノコギリ波成分を相殺し、第一及び第二昇圧インダクタの抵抗成分の損失や第一及び第二スイッチング素子の導通損失を低減することができる。以下、この発明のスイッチング電源装置の第一実施形態について、図1~図5に基づいて説明する。ここで、上記の一般的なスイッチング電源装置10と同様の構成は、同一の符号を付して説明を省略する。第一実施形態のスイッチング電源装置40は、図1に示すように、上記スイッチング電源10の構成に加え、入力段に入力線インダクタ42、交流遮断コンデンサ44及び相間コンデンサ46が設けられている。入力線インダクタ42は、入力端48a及び出力端48bを有する第一巻線48と、入力端50a及び出力端50bを有する第二巻線50と、入力端52a及び出力端52bを有する第三巻線52とを備え、3つの巻線48,50,52は巻数が等しく、互いに同極性に磁気結合している。第一巻線48は、極性を示すドットを付した入力端48aが交流電源33の一端に接続され、出力端48bが第一昇圧インダクタ12の入力端12aに接続されている。第二巻線50は、ドットを付した入力端50aが交流電源33の他端に接続され、出力端50bが第二昇圧インダクタ14の入力端14aに接続されている。第三巻線52は、ドットを付した入力端52aに交流遮断コンデンサ44の一端が接続され、出力端52bが第二昇圧インダクタ14の入力端14aに接続されている。また、交流遮断コンデンサ44の他端が制御グランド20に接続されている。さらに、第一巻線48の入力端48aと第二巻線50の入力端50aとの間に、相間コンデンサ46が接続されている。ここで、入力線インダクタ42のインダクタンス、すなわち第一、第二及び第三巻線48,50,52の各インダクタンスは、第一及び第二昇圧インダクタ12,14の各インダクタンスLの半分の値のL/2に設定されている。また、交流遮断コンデンサ44及び相間コンデンサ46は、交流電源33の周波数F33例えば50Hzに対して非常に高インピーダンスであり、第一及び第二スイッチング素子22,26のスイッチング周波数Fsw例えば100k~200kHzに対して非常に低インピーダンスである。相間コンデンサ15についても同様である。次に、スイッチング電源装置40の動作を説明する。上述したように、制御回路30は、入力電圧Viの状態を検出し、第一昇圧インダクタ12の側が高電位になる正の期間は、図2に示すように、第二スイッチング素子26をオンに保持して第一スイッチング素子22をオンオフさせ、第二昇圧インダクタ14の側が高電位になる負の期間は、第一スイッチング素子22をオンに保持して第二スイッチング素子26をオンオフさせる。ここでは、第一及び第二スイッチング素子22,26がオンオフするスイッチング周波数Fswを一定とし、オンの時比率を制御することによって出力電圧Voを安定化し、合わせて入力電流Iiを正弦波状に整形する力率改善の制御も行う。まず、正の期間の動作について説明する。制御グランド20を基準とする第一昇圧インダクタ12の入力端12aの電圧VLと、制御グランド20を基準とする第二昇圧インダクタ14の入力端14aの電圧VNは、図10に示すスイッチング電源装置10の場合と同様である。電圧VNは、スイッチング周波数Fswで繰り返される振幅Vo/2のパルス電圧が、約Vi/2だけ負方向に湾曲したような波形になる。電圧VNは、第一スイッチング素子がオンオフする1周期の中で、オンの期間に負電圧-VNon、オフの期間に正電圧VNoffとなり、かつオンの期間のVT積とオフの期間のVT積とが等しくなる。電圧VNonは、入力電圧Viの半分の電圧である。式2,3において、tonは第一スイッチング素子22のオン時間、toffは第一スイッチング素子22のオフ時間である。制御回路30は、スイッチング周期1/Fswを一定に保ちながら、入力電圧Viが低くなるとオン時間tonを長くし、入力電圧Viが高くなるとオン時間tonを短くする制御を行う。従って、電圧VNの波形が、図2に示すように、負の方向に湾曲したような形になる。電圧VLは、電圧VNに、相間コンデンサ15の両端電圧V15入力端14aを基準とするである入力電圧Viが合算された電圧であり、式5のように表わされる。第三巻線52と交流遮断コンデンサ44との直列回路の両端には、電圧VNが印加される。正の期間の電圧VNには、交流電源33の周波数F33の成分が含まれていないので、交流遮断コンデンサ44の電圧V44制御グランド20を基準とするがほぼゼロとなり、第三巻線52の両端電圧V52入力端52aを基準とするが、ほぼ電圧VNとなる。第一巻線48は第三巻線52と磁気結合しているので、その両端電圧V48入力端48aを基準とするが、電圧V52と同様に電圧VNとなる。従って、第一巻線48の入力端48aの電圧VLa制御グランド20を基準とするは、式6のように表わされる。第二巻線50は第三巻線52と磁気結合しているので、その両端電圧V50入力端50aを基準とするが、電圧V52と同様に電圧VNとなる。従って、第二巻線50の入力端50aの電圧VNa制御グランド20を基準とするは、式7のように表わされる。従って、式6,7から分かるように、第一及び二昇圧インダクタ12,14の入力端12a,12bの電圧VL,VNに含まれるスイッチング周波数Fswのパルス電圧は、入力線インダクタ42及び交流遮断コンデンサ44によってほぼ完全に除去され、スイッチング電源装置40の入力端の電圧VLa,VNaに発生しない。図3は、正の期間における入力電圧Viが比較的高いとき正の期間の中間点付近の時間軸を拡大し、各部の電流波形を表したタイムチャートである。交流遮断コンデンサ44に流れる電流I44は、ゼロを中心にしたノコギリ状の波形になる。電流I44の振幅ΔI44は、第三巻線52のインダクタンスL/2、オンの期間に第三巻線52に印加される電圧VNon、及びオン時間tonを用いて、式8のように表わされる。第一スイッチング素子22がオンの期間、ノコギリ波である電流I44は、2つの経路第一及び第二の経路に流れる。第一の経路は、第三巻線52、相間コンデンサ15、第一昇圧インダクタ12、第一スイッチング素子22、交流遮断コンデンサ44の経路である。第二の経路は、第三巻線52、第二昇圧インダクタ14、第二スイッチング素子26、交流遮断コンデンサ44の経路である。第一の経路にある相間コンデンサ15は、スイッチング周波数Fswにおいて非常に低インピーダンスであり、第一及び第二昇圧インダクタ12,14の各インピーダンスが等しく、第一及び第二スイッチング素子22,26の導通抵抗も等しいので、電流I44は、第一及び第二の経路にほぼ均等に分流する。従って、第一昇圧インダクタ12の電流I12は、図11で説明したノーマルモード電流Inoと、電流I44の半分の電流とを合算した電流となる。従って電流I12のノコギリ波成分ΔI12は、式9,式10のように表わされる。一方、電流I14は、ノーマルモード電流Inoが逆向きになるので、ノコギリ波成分ΔI14は式11,12のように表わされ、インダクタンスLによらずほぼゼロとなる。従って、式10,12及び式1から分かるように、スイッチング電源装置40における電流I12のノコギリ波成分ΔI12は、図9の一般的なスイッチング電源装置10におけるノコギリ波成分ΔI12の2倍の値になる。一方、スイッチング電源装置40における電流I14のノコギリ波成分ΔI14は、図9に示す一般的なスイッチング電源装置10におけるノコギリ波成分ΔI14がほぼゼロになる。また、例えば、スイッチング電源装置40における第一及び第二昇圧インダクタ12,14のインダクタンスを2Lに変更し、かつ第三巻線52のインダクタンスをLに設定すれば、ノコギリ波成分ΔI12が一般的なスイッチング電源装置10とほぼ同じ値のまま、ノコギリ波成分ΔI14をほぼゼロにすることが可能である。なお、上記の式1~式12は、図3に示すように、第一昇圧インダクタ12の電流I12がゼロアンペアを超える範囲で変化する期間において成り立つ式である。ここでは電流I12がゼロアンペアを以下になる期間の説明は省略するが、ほぼ同様の動作を行う結果、式7のように電圧VNaがほぼゼロボルトとなり、式12のようにノコギリ波成分ΔI14がほぼゼロになる。負の期間の動作も、正の期間と基本的に同じである。負の期間においては、図2に示すように、交流遮断コンデンサ44の電圧V44が-Viとなり、電圧VLaがほぼゼロ、電圧VNaが-Viとなる。また、ノコギリ波成分ΔI12,ΔI14は、正の期間と反対に、ノコギリ波成分ΔI12が式12のようにほぼゼロとなり、ノコギリ波成分ΔI14が式10の右辺の値となる。以上説明したように、スイッチング電源装置40によれば、入力段に小型の入力線インダクタ42及び交流遮断コンデンサ44を設けることにより、図4の等価回路に表わされる要領でスイッチング周波数Fswの同相ノイズが除去され、制御回路30が精度よく入力電圧Viを検出することができる。また、交流電源33に同相ノイズが帰還するのを防止することができる。また、第三巻線52と直列に接続されている交流遮断コンデンサ44は、交流電源33の周波数F33に対するインピーダンスが非常に高いので、第三巻線52の電圧V52に周波数F33の電圧成分が発生しない。従って、小型の入力線インダクタ42でも磁気飽和が発生しにくい。また、入力線インダクタ42と第一及び第二昇圧インダクタ12,14の各インダクタンス比を調整することによって、第一及び第二昇圧インダクタ12,14に流れる電流I12,I14に含まれるスイッチング周波数Fswのノコギリ波成分を相殺することができる。これにより、第一及び第二昇圧インダクタ12,14の抵抗成分の損失や、第一及び第二スイッチング素子22,26の導通損失を低減することができる。上述したように、電流I12,I14のノコギリ波成分を理想的に相殺するには、入力線インダクタ42のインダクタンスを、第一及び第二昇圧インダクタ12,14の各インダクタンスの半分の値に設定すればよい。しかし、入力線インダクタ42のインダクタンスをあまり小さくすると、第三巻線52に流れる電流I44の振幅ΔI44が大きくなり、第三巻線52の抵抗損失の増加を抑えるために電線を太くしなければならず、入力線インダクタ48が大型化するおそれがある。従って、インダクタンス比は、各インダクタ42,12,14、各スイッチング素子22,26に負担させる損失の配分、各素子の外形のバランス等を考慮して調整するとよい。なお、このインダクタンス比を調整変更しても、上記の同相パルス電圧を除去する動作には影響しない。次に、上記スイッチング電源装置40における第三巻線52及び交流遮断コンデンサ44の接続方法の変形例について説明する。交流遮断コンデンサ44は、第三巻線52と直列に設けられ、当該直列回路は、第三巻線52の入力端52aの側の一端が制御グランド20又は平滑コンデンサ16のプラス端子に接続され、他端が前記第一又は二昇圧インダクタ12,14の入力端12a,14aに接続されていればよい。従って、図1の交流遮断コンデンサ44の制御グランド20に接続されている一端を平滑コンデンサ16のプラス端子に接続したり、第三巻線52の出力端52bを第一昇圧インダクタ12の入力端12aに接続したりしてもよく、同様の作用効果を得ることができる。また、図5aに示すように、第三巻線52と交流遮断コンデンサ44の順番を逆にして、第三巻線52を制御グランド20の側に設けてもよい。また、図5bに示すように、図5aの構成から相間コンデンサ15を除去し、第三巻線52の出力端52bと第一昇圧インダクタ12の入力端12aとの間に、第二の交流遮断コンデンサ44を追加する構成にしてもよい。この構成の場合、第一及び第二の交流遮断コンデンサ44が相間コンデンサ15としても動作し、かつ上述した電流I44が流れる第一の経路と第二の経路のインピーダンスのバランスを良くすることができる。従って、第一の経路と第二の経路に流れる電流I44がより均等化され、電流I12,I14のノコギリ波成分ΔI12,ΔI14の相殺を精度よく行うことができる。次に、この発明のスイッチング電源装置の第二実施形態について、図6~図8に基づいて説明する。ここで、上記スイッチング電源装置10,40と同一の構成は、同一の符号を付して説明を省略する。第二実施形態のスイッチング電源装置54は、図6に示すように、上記スイッチング電源40の構成に加え、電源ラインである第二巻線50の入力端50aをフレームグランド56に接地する第一接地コンデンサ58と、平滑コンデンサ16のマイナス端子をフレームグランド56に接地する第二接地コンデンサ60が設けられている。フレームグランド56は、電源回路が組み込まれた金属筺体等が接続される電位である。破線で記載したコンデンサ62は、入力線インダクタ42の第一及び第二巻線48,50の浮遊容量であり、同じくコンデンサ66は、第三巻線52の浮遊容量である。スイッチング電源装置54の同相パルス電圧に対する動作について、図7の等価回路を用いて説明する。入力線インダクタ42に浮遊容量コンデンサ64,66が存在すると、式7に示す理想的な動作が行われない場合がある。電圧VL,VNに含まれるパルス電圧には、スイッチング周波数Fswの成分に加え、もっと高い周波数の成分が含まれている。そして、周波数が高く振幅の大きい高周波成分を含まれている場合、それがノイズ源となって、交流電源33に向かうノイズ電流Ikが浮遊容量64を通じて流れようとする。しかし、このノイズ電流Ikは、第一及び第二接地コンデンサ58,60によってバイパスされるので、交流電源33への流出量を小さくすることができる。また、フレームグランド56と交流電源33の出力端との間に発生する電圧VNbが低インピーダンスの第一接地コンデンサ58によって小さく抑えられ、かつ相間コンデンサ46により第一及び第二巻線48,50の入力端48a,50aが高周波領域で確実に同電位となるので、雑音端子電圧等のEMI規格を充足させるために接続する外部フィルタ図示しない外付けのフィルタ回路の設計が容易になる。また、負荷18がDC-DCコンバータの場合、負荷18の内部にもノイズ源となる高周波成分が存在し、交流電源33に向けうノイズ電流が浮遊容量62を通じて流れようとする。しかし、このノイズ電流も第一及び第二接地コンデンサ58,60によってバイパスされ、同様の作用効果を得ることができる。次に、上記スイッチング電源装置54における第一及び第二接地コンデンサ58,60の接続方法の変形例について説明する。第一接地コンデンサ58は、交流電源33と入力線インダクタ42の入力端との間の電源ラインの何れかとフレームグランド56との間に接続されていればよい。従って、図6では第一接地コンデンサ58の一端が第二巻線50の入力端50aに接続されているが、第一巻線48の入力端48aに接続しても同様の作用効果を得ることができる。また、図8に示すように、相間コンデンサ46を削除して入力端48a,50aの双方を第一接地コンデンサ58で接地すれば、2つの第一接地コンデンサ58が相間コンデンサ46としても働き、かつ2つの電源ラインの高周波領域の電位バランスがより良くなるので、雑音端子電圧等のEMI規格を充足させるための外部フィルタの設計がさらに容易になる。また、第二接地コンデンサ60は、平滑コンデンサ16の両端の何れかとフレームグランド56との間に接続されていればよい。従って、図6では第二接地コンデンサ60の一端が平滑コンデンサ16のマイナス端子に接続されているが、プラス端子に接続されていても同様の作用効果を得ることができる。また、図8に示すように、プラス端子入力端48a,50aの双方を2つの第二接地コンデンサ60で接地すれば、2つの出力ラインの高周波領域の電位バランスがよくなり、雑音端子電圧等のEMI規格を充足させるための外部フィルタの設計がさらに容易になる。なお、この発明のスイッチング電源装置は、上記実施形態に限定されるものではない。制御回路は、少なくとも、第一及び第二スイッチング素子のオン時間とオフ時間とを可変することによって出力電圧Voを一定の値に制御するものであればよく、例えばスイッチング周波数Fswが変化する制御方式でもよいし、力率改善を行わないものであってもよい。また、第一及び第二昇圧インダクタは、インダクタンスがほぼ等しければよく、互いの磁気結合の有無は問わない。上記の第一及び第二昇圧インダクタ12,14のように磁気結合させる場合、双方の巻線を1つのコア材に回巻して一部品として形成することができ、またインダクタンスや抵抗成分のバランスも取りやすい等の利点がある。一方、磁気結合させない場合、第一及び第二昇圧インダクタが独立した別個の部品となり、各インダクタの発熱を分散させることができる等の利点がある。従って、磁気結合させるか否かは、個々の電源装置の都合に合わせて自由に選択することができる。"