"交流入力電圧を整流した直流電圧をスイッチング素子のオン動作によりトランスに接続して前記トランスにエネルギを蓄え、前記スイッチング素子のオフ動作により前記エネルギを開放することで所定の直流電圧を負荷に出力するフライバック式のスイッチング電源装置であって、前記負荷が所定の負荷率より低減したときに前記スイッチング素子のスイッチング周波数を低減するように制御するスイッチング電源装置の制御回路において、前記交流入力電圧が入力されて前記交流入力電圧が高圧系か低圧系かを検出する入力電圧検出部と、前記入力電圧検出部による検出結果に応じて前記スイッチング周波数の低減ゲイン特性を切り替えるようにした周波数低減ゲイン設定部と、を備えていることを特徴とするスイッチング電源装置の制御回路。前記周波数低減ゲイン設定部は、前記低圧系のときに切り替えられる前記低減ゲイン特性の低減開始ポイントを、前記高圧系のときの低減開始ポイントよりも高負荷率側に設定して、前記負荷率に対する前記スイッチング周波数の特性を前記高圧系で動作している場合と前記低圧系で動作している場合とでほぼ同じになるにようにしたことを特徴とする請求項1記載のスイッチング電源装置の制御回路。前記周波数低減ゲイン設定部は、第1の入力端子に前記負荷に出力する電圧に対応したフィードバック信号を入力する増幅器と、接地電位と電源電圧との間に直列に接続された第1の抵抗、第2の抵抗、第3の抵抗および第4の抵抗と、一端が前記増幅器の出力に接続され、他端が前記増幅器の第2の入力端子および前記第2の抵抗と前記第3の抵抗との接続点に接続された第5の抵抗と、前記第1の抵抗および第4の抵抗に並列に接続された第1および第2のスイッチとを備え、前記増幅器の第2の入力端子に前記第2の抵抗と前記第3の抵抗との接続点を接続し、前記入力電圧検出部が前記低圧系を検出したとき、前記第1および第2のスイッチを開成し、前記高圧系を検出したとき、前記第1および第2のスイッチを閉成するようにしたことを特徴とする請求項1記載のスイッチング電源装置の制御回路。前記増幅器の出力電圧により前記スイッチング周波数を決定する可変周波数発振部を備えていることを特徴とする請求項3記載のスイッチング電源装置の制御回路。前記入力電圧検出部は、前記低圧系の電圧のピークと前記高圧系の電圧のピークとの間の値の閾値を有し、該閾値と前記交流入力電圧とを比較する比較器と、前記交流入力電圧の半周期に前記交流入力電圧が前記閾値より高いことを前記比較器が検出したか否かを示す信号を保持する回路とを備え、保持された信号を前記周波数低減ゲイン設定部における低減ゲイン特性の切り替えに使用していることを特徴とする請求項1記載のスイッチング電源装置の制御回路。交流入力電圧を整流した直流電圧をスイッチング素子のオン動作によりトランスに接続して前記トランスにエネルギを蓄え、前記スイッチング素子のオフ動作により前記エネルギを開放することで所定の直流電圧を負荷に出力するフライバック式のスイッチング電源装置であって、前記負荷が所定の負荷率より低減したときに前記スイッチング素子のスイッチング周波数を低減するように制御する制御回路を備えたスイッチング電源装置において、前記制御回路は、前記交流入力電圧が入力されて前記交流入力電圧が高圧系か低圧系かを検出する入力電圧検出部と、前記入力電圧検出部による検出結果に応じて前記スイッチング周波数の低減ゲイン特性を切り替え、前記負荷率に対する前記スイッチング周波数の特性を前記高圧系で動作している場合と前記低圧系で動作している場合とでほぼ同じになるように制御する周波数低減ゲイン設定部と、前記周波数低減ゲイン設定部の出力電圧により前記スイッチング周波数を決定する可変周波数発振部と、を有していることを特徴とするスイッチング電源装置。しかしながら、交流入力電圧が100V系の場合と200V系の場合とでは、負荷率に対する電源動作周波数低減特性がそれぞれ異なった特性を示し、軽負荷時に電源動作周波数が可聴領域に入るタイミングが異なる。そのため、スイッチング電源装置は、装置構成がワールドワイドの仕様に対応していながら、防振対策に関しては、使用電源電圧の大きさに応じて個別に防振のための調整をしなければならないという問題点があった。本発明はこのような点に鑑みてなされたものであり、交流入力電圧の大きさに応じた防振対策が不要なスイッチング電源装置の制御回路およびスイッチング電源装置を提供することを目的とする。本発明では、上記の課題を解決するために、負荷が所定の負荷率より低減したときにスイッチング素子のスイッチング周波数を低減するように制御するフライバック式のスイッチング電源装置の制御回路が提供される。この制御回路は、交流入力電圧が入力されてその交流入力電圧が高圧系か低圧系かを検出する入力電圧検出部を備えている。制御回路は、また、入力電圧検出部の検出結果に応じてスイッチング周波数の低減ゲイン特性を切り替えるようにした周波数低減ゲイン設定部を備えている。また、本発明では、負荷が所定の負荷率より低減したときにスイッチング素子のスイッチング周波数を低減するように制御する制御回路を備えたフライバック式のスイッチング電源装置が提供される。この制御回路は、交流入力電圧が入力されてその交流入力電圧が高圧系か低圧系かを検出する入力電圧検出部を有している。制御回路は、また、入力電圧検出部の検出結果に応じてスイッチング周波数の低減ゲイン特性を切り替え、交流入力電圧が高圧系および低圧系のいずれにおいても負荷率に対するスイッチング周波数の特性が変化しないように制御する周波数低減ゲイン設定部を有している。制御回路は、さらに、周波数低減ゲイン設定部の出力電圧によりスイッチング素子のスイッチング周波数を決定する可変周波数発振部を有している。このようなスイッチング電源装置の制御回路およびスイッチング電源装置によれば、周波数低減ゲイン設定部が高圧系用の周波数低減ゲイン特性と低圧系用の周波数低減ゲイン特性とを有し、これらを交流入力電圧に応じて切り替えるようにした。これにより、高圧系で動作しているときと低圧系で動作しているときで異なる特性を示していた負荷率に対する周波数の特性をほぼ同じにすることができる。このため、周波数が可聴領域まで低減したときに生じる音鳴りの対策を共用化することができる。上記構成のスイッチング電源装置の制御回路およびスイッチング電源装置は、2種類の周波数低減ゲイン特性を有し、交流入力電圧に応じて切り替えるようにして、負荷率に対する周波数の特性が変わらないようにした。これにより、周波数が可聴領域まで低減したときに音鳴りが生じることがあるが、その音鳴りの対策を交流入力電圧ごとにする必要がないという利点がある。以下、本発明の実施の形態について、図面を参照して詳細に説明する。図1は本実施の形態に係る制御回路を内蔵したスイッチング電源装置の回路構成を示す図である。スイッチング電源装置は、商用の交流電源1に接続して使用される。交流電源1の各端子は、それぞれトランスを構成する巻線2a,2bの一端に接続され、巻線2a,2bの他端は、コンデンサ3の両端子に接続される。この巻線2a,2bおよびコンデンサ3は、入力フィルタを構成し、電源動作周波数のような高い周波数の電流の通過を抑制する機能を有している。コンデンサ3の両端子は、ダイオードブリッジ4の交流入力端子に接続され、ダイオードブリッジ4の正極端子は、コンデンサ5の正極端子に接続され、ダイオードブリッジ4の負極端子は、接地されている。また、コンデンサ3の一方の端子には、ダイオード6のアノード端子が接続され、ダイオード6のカソード端子は、電流制限抵抗7を介して制御回路8のVH端子に接続されている。制御回路8は、集積回路により構成され、過熱ラッチ保護用のLAT端子、フィードバック制御用のFB端子、電流検出用のIS端子、GND端子、内部電源生成用のVCC端子、スイッチング信号出力用のOUT端子などを備えている。制御回路8のLAT端子は、サーミスタ9の一端に接続され、サーミスタ9の他端は、接地されている。制御回路8のFB端子は、出力電圧に相当する信号を入力するよう接続されている。制御回路8のIS端子は、コンデンサ10および抵抗11の共通接続点に接続され、コンデンサ10の他端は接地され、抵抗11の他端は、センス抵抗12に接続されている。コンデンサ10および抵抗11は、センス抵抗12によって検出された信号のノイズフィルタを構成している。制御回路8のVCC端子は、コンデンサ13の正極端子およびダイオード14のカソード端子に接続され、コンデンサ13の負極端子は、接地されている。ダイオード14のアノード端子は、トランスTの補助巻線15の一端に接続され、補助巻線15の他端は、接地されている。コンデンサ13、ダイオード14および補助巻線15は、補助巻線15に生起された交流電圧を直流電圧に変換する回路を構成し、制御回路8の電源回路を構成している。制御回路8のOUT端子は、スイッチング素子16の制御端子に接続されている。スイッチング素子16は、図示の例では、NチャネルMOSFETMetalOxideSemiconductorFieldEffectTransistorを使用している。このMOSFETのゲート端子は、制御回路8のOUT端子に接続され、ソース端子は、センス抵抗12を介して接地され、ドレイン端子は、トランスTの一次巻線17の一端に接続されている。トランスTの一次巻線17の他端は、コンデンサ5の正極端子に接続されている。トランスTは、二次巻線18を有し、その一端は、ダイオード19のアノード端子に接続されている。ダイオード19のカソード端子は、コンデンサ20の正極端子に接続され、コンデンサ20の負極端子は、二次巻線18の他端に接続され、かつ接地されている。二次巻線18、ダイオード19およびコンデンサ20は、二次巻線18に生起された交流電圧を直流電圧に変換する回路を構成し、スイッチング電源装置の出力回路を構成している。コンデンサ20の正極端子は、フォトカプラ21の発光ダイオード21aのアノード端子に接続され、発光ダイオード21aのカソード端子は、シャントレギュレータ22のカソード端子に接続され、シャントレギュレータ22のアノード端子は接地されている。このシャントレギュレータ22は、コンデンサ20の正極端子と負極端子との間に直列接続された抵抗23,24の接続点に接続されていて、抵抗23,24により分圧された出力電圧コンデンサ20の両端電圧が、図示されない基準電圧と比較される。フォトカプラ21のフォトトランジスタ21bは、そのコレクタ端子が制御回路8のFB端子に接続され、エミッタ端子が接地されている。コンデンサ20の正極端子は、また、このスイッチング電源装置の出力端子25に接続され、その出力端子25は、負荷26に接続されている。以上の構成のスイッチング電源装置において、交流電源1の交流入力電圧は、入力フィルタを構成するトランス2a,2bおよびコンデンサ3を介してダイオードブリッジ4に供給され、ダイオードブリッジ4にて全波整流され、コンデンサ5にて平滑される。この交流入力電圧を整流平滑した直流電圧は、トランスTの一次巻線17に供給される。また、交流入力電圧をダイオード6で半波整流した脈流電圧は、電流制限抵抗7を介して制御回路8のVH端子に供給される。制御回路8は、VH端子に脈流電圧を受けて起動し、スイッチング素子16のオンオフ制御を開始する。スイッチング素子16がオンされると、電流がトランスTの一次巻線17、スイッチング素子16およびセンス抵抗12を介してグランドに流れ、トランスTのコアにエネルギが蓄えられる。このとき、トランスTの二次巻線18は、入出力の位相が一次巻線17と逆にされているので、二次側の電圧は、ダイオード19で逆バイアスされ、二次側に電流は流れない。スイッチング素子16がオフされると、トランスTの一次側に電流は流れない。しかし、トランスのエネルギを二次側から開放しようとして、ダイオード19の順方向に電流が流れ、その電流は、コンデンサ20および負荷26に流れる。以上のようにスイッチング素子16のオンオフが繰り返されることで、交流入力電圧のエネルギがトランスTに蓄えられ、蓄えられたエネルギが二次側のコンデンサ20に伝達されるとともに、出力端子25から負荷26に供給される。同様に、トランスTに蓄えられたエネルギの一部は、トランスTの補助巻線15からも取り出され、ダイオード14を介してコンデンサ13に充電され、そのコンデンサ13の電圧は、制御回路8のVCC端子に制御回路8の電源電圧として供給される。スイッチング電源装置の出力電圧は、シャントレギュレータ22によって検出され、フォトカプラ21を介して制御回路8のFB端子にフィードバックされ、制御回路8は、出力電圧が一定になるようPWMPulseWidthModulation制御を行う。シャントレギュレータ22は、出力電圧を抵抗23,24で分圧した電圧と内部の基準電圧とを比較し、出力電圧の変化に応じてフォトカプラ21の発光ダイオード21aに流す電流を制御する。高負荷で出力電圧が低下すると、フォトカプラ21の発光ダイオード21aを流れる電流が低下し、発光量が低下する。フォトカプラ21のフォトトランジスタ21bは、受光量が減ることでオン抵抗が高くなり、制御回路8のFB端子の電圧が高くなる。制御回路8は、そのFB端子の電圧が高くなることを受けて、スイッチング素子16のオン幅を広げ、出力電圧を上げるよう制御する。逆に、軽負荷状態になって出力電圧が上昇すると、フォトカプラ21の発光ダイオード21aを流れる電流が増加し、発光量が増加する。フォトカプラ21のフォトトランジスタ21bは、受光量が増加することでオン抵抗が低くなり、制御回路8のFB端子の電圧が低下する。制御回路8は、そのFB端子の電圧の低下を受けて、スイッチング素子16のオン幅を狭め、出力電圧を下げるように制御する。このようにして、出力電圧をシャントレギュレータ22が監視し、それをフォトカプラ21が制御回路8にフィードバックすることで、制御回路8は、出力電圧が一定になるようPWM制御を行う。ここで、上述のように、電源動作周波数および負荷率の条件が同じであれば、交流入力電圧が高いほどスイッチング素子のオン期間にトランスに蓄積されるエネルギの増加率が高くなり、その分、スイッチング素子のオン幅を狭めるようにフィードバックがより強くかかるため、100V系より200V系の方が、FB端子の電圧の低減が早まる。制御回路8は、また、フォトカプラ21によってフィードバックされたFB端子の電圧を基に負荷26の負荷率を判断し上記のように負荷率が高いほどFB端子の電圧が高くなり、負荷率が低いほどFB端子の電圧が低くなる。、その負荷率に応じて電源動作周波数を可変する機能も有している。以下、これについて説明する。図2は電源動作周波数可変機能に関する部分を示した制御回路のブロック図である。制御回路8は、入力電圧検出部30、周波数低減ゲイン設定部40、可変周波数発振部50および駆動回路60を備えている。入力電圧検出部30は、VH端子に入力された脈流電圧から交流電源1の電圧が100V系であるか200V系であるかを検出する。周波数低減ゲイン設定部40は、入力電圧検出部30による検出結果に応じて周波数低減ゲイン特性を切り替え、FB端子に入力された電圧から負荷率を判断して周波数低減ゲインを設定する。可変周波数発振部50は、周波数低減ゲイン設定部40にて設定された周波数低減ゲイン特性に従って電源動作周波数の三角波を生成する。駆動回路60は、可変周波数発振部50にて生成された電源動作周波数の三角波とFB端子に入力された電圧とを比較してスイッチング素子16をPWM制御するPWM信号を生成増幅し、スイッチング素子16を駆動する。以下、制御回路8の入力電圧検出部30、周波数低減ゲイン設定部40および可変周波数発振部50の具体的な構成および動作について、図面を参照しながらそれらの詳細を順次説明する。図3は入力電圧検出部の構成例を示す回路図、図4は入力電圧検出部の動作説明図である。入力電圧検出部30は、2つのヒステリシスコンパレータ31,32と、インバータ33と、D型フリップフロップ回路34とを備えている。制御回路8のVH端子には、ヒステリシスコンパレータ31,32の非反転入力端子が接続されている。ヒステリシスコンパレータ31の出力は、インバータ33の入力に接続され、インバータ33の出力は、D型フリップフロップ回路34のクロック入力端子CLKに接続されている。ヒステリシスコンパレータ32の出力は、D型フリップフロップ回路34のデータ入力端子Dに接続されている。なお、実際はVH端子とヒステリシスコンパレータ31,32の非反転入力端子とは直接接続されず、図示しない分圧回路を介して接続されている。すなわち、VH端子の電圧を分圧して低電圧にした電圧が、ヒステリシスコンパレータ31,32の非反転入力端子に入力されている。電圧の関係が理解しやすいように、以下の説明ではVH端子の電圧を直接入力しているとして説明とするがこれは、関連の回路素子が高耐圧のものであれば正しい説明となっている。、実際は上記のように分圧されていて、関連の基準電圧の値も分圧された電圧に対応するものになっている。ヒステリシスコンパレータ31およびインバータ33は、クロック生成回路を構成し、ヒステリシスコンパレータ32は、高入力電圧検出回路を構成している。また、ヒステリシスコンパレータ31,32は、それらの反転入力端子に比較のための閾値を設定する基準電圧源35,36が接続されているが、基準電圧源35,36は、ヒステリシス特性を設定するためにそれぞれ2つの値を有している。すなわち、図4に示したように、ヒステリシスコンパレータ31の基準電圧源35は、閾値VT1H,VT1Lの値を有し、ヒステリシスコンパレータ32の基準電圧源36は、閾値VT2H,VT2Lの値を有している。閾値VT1H,VT1Lは、100V系の半波波形のピーク値より小さい値であって、VT1H>VT1Lを満足する値に設定されている。一方、閾値VT2Hは、100V系の半波波形のピーク値より大きく、200V系の半波波形のピーク値より小さい値に設定され、かつ、閾値VT2Lは、VT1L>VT2Lを満足する値に設定されている。ここで、電源として200V系の交流電源1が接続され、VH端子にその半波整流された電圧波形が入力されているとした場合図4の左半分の波形の動作について説明する。まず、半波整流された電圧波形が入力されるまで、ヒステリシスコンパレータ31,32は、それらの非反転入力端子がゼロ近傍の値なので、それぞれの出力がローLレベル、Lレベルを受けるインバータ33の出力がハイHレベルになっている。200V系の半波整流された電圧波形が入力されると、まず、ヒステリシスコンパレータ31は、半波整流された電圧が閾値VT1H以上になると出力がHレベルとなり、インバータ33の出力はこれを受けてLレベルになる。続いて、ヒステリシスコンパレータ32は、半波整流された電圧が閾値VT2H以上になると出力がHレベルになる。その後、ヒステリシスコンパレータ31は半波整流された電圧が閾値VT1L以下になると出力がLレベルとなり、インバータ33の出力はこれを受けてHレベルになる。このとき、D型フリップフロップ回路34は、クロック入力端子CLKの立ち上がりエッジでデータ入力端子Dに入力されているデータ、すなわち、Hレベルのデータを入力し、その値を保持し、出力端子Qより出力する。この出力端子Qの出力信号は、周波数低減ゲイン設定部40へスイッチ信号SWとして入力される。この出力端子Qの出力信号の値は、この入力電圧検出部30が200V系の半波整流された電圧波形を検出している限り、変化しない。一方、電源として100V系の交流電源1が接続されている場合図4の右半分の波形、ヒステリシスコンパレータ31は、半波整流された電圧が閾値VT1H以上で出力がHレベルとなり、閾値VT1L以下で出力がLレベルになり、これに応じてインバータ33の出力は、LレベルおよびHレベルになる信号を出力する。高入力電圧検出回路のヒステリシスコンパレータ32は、その非反転入力端子に閾値VT2H以上の電圧が印加されることがないので、その出力は、Lレベルのままである。したがって、D型フリップフロップ回路34は、クロック入力端子CLKの立ち上がりエッジで入力するデータ入力端子DのデータがLレベルのままであるので、その値、すなわちLレベルの信号が出力端子Qより出力される。この出力端子Qの出力信号の値は、この入力電圧検出部30が100V系の半波整流された電圧波形を検出している限り、変化しない。以上のように、この入力電圧検出部30は、交流電源1電圧が100V系であるか200V系であるかを検出し、100V系である場合には、Lレベルの信号を、200V系である場合には、Hレベルの信号をスイッチ信号SWとして出力する。図5は周波数低減ゲイン設定部の構成例を示す回路図、図6は周波数低減ゲイン設定部のゲイン特性を示す図、図7は周波数低減ゲイン設定部を構成する各種要素の数値例を示す図である。周波数低減ゲイン設定部40は、増幅器演算増幅器fbampを有し、その反転入力端子には、制御回路8のFB端子が接続されている。接地電位と電源電圧VDDとの間には、直列接続された抵抗R1’,R1,R2,R2’が接続されている。抵抗R1と抵抗R2との接続点は、増幅器fbampの非反転入力端子に接続され、さらに、抵抗R3を介して増幅器fbampの出力端子fbamp_outに接続されている。また、抵抗R1’および抵抗R2’には、それぞれスイッチ41,42が並列に接続されている。これらスイッチ41,42は、半導体スイッチによって構成され、その制御端子は、入力電圧検出部30のスイッチ信号SWを受けるよう構成されている。すなわち、スイッチ41,42は、入力電圧検出部30からHレベルのスイッチ信号SWSW=ONを受けると閉成導通し、Lレベルのスイッチ信号SWSW=OFFを受けると開成遮断する。なお、電源電圧VDDは、制御回路8のVCC端子に入力された電圧を定電圧化したものである。この周波数低減ゲイン設定部40は、FB端子電圧が周波数低減開始電圧より低下したときに出力電圧がリニアに低下していく周波数低減ゲイン特性を2種類有し、スイッチ信号SWによりどちらの周波数低減ゲイン特性を使用するかを選択して設定する。次に、2種類の周波数低減ゲイン特性について説明するが、説明を簡単にするために、スイッチ41,42が閉成して抵抗R1’,R2’が短絡している状態、つまり、200V系用の周波数低減ゲイン特性について説明する。ここでは、図5に示したように、抵抗R1を流れる電流をi1、抵抗R2を流れる電流をi2、抵抗R3を流れる電流をi3、増幅器fbampの非反転入力端子の電圧をVfb、出力端子fbamp_outの電圧をVoとする。すると、電流i1,i2,i3は、次のように表すことができる。なお、増幅器fbampの非反転入力端子の電圧は、増幅器fbampの2つの入力端子の仮想短絡により、増幅器fbampの反転入力端子に入力されているFB端子の電圧Vfbに等しくなっている。i1=i2i31i1=Vfb/R12i2=VDD-Vfb/R23i3=Vo-Vfb/R341式に2~4式を代入して整理すると、Voは、Vo=R3/R1R3/R21Vfb-R3/R2VDD5となる。抵抗値および電源電圧は変化しないので,それらの項目を定数に置き換えると、5式は、Vo=kVfb-m6で表すことができる。但し、k=R3/R1R3/R21m=R3/R2VDDである。ここで、周波数低減ゲイン特性は、FB端子電圧があるポイントから周波数の低減を開始してあるポイントを通るという傾き特性を有し、この傾き特性は、6の一次式によって表され、kの値によって決められる。また、周波数の低減を開始するポイントのFB端子電圧Vfb1は、たとえば、Vo=VDD/2のときであり、周波数が最も低下する最低周波数のときのFB端子電圧Vfb2は、Vo=0のときである。なお、FB端子電圧は、負荷率が高くなると高い値を示すので、実質的に負荷率と同義と考えることができる。但し、上述のように、100V系と200V系では負荷率とFB端子電圧との対応関係は異なる。この周波数低減ゲイン特性は、図6に示したように、200V系においては、FB端子電圧がVfb1200Vより低下したときに出力電圧VoがたとえばVDD/2から0まで変化する特性になっている。一方、100V系の場合は、周波数の低減を開始するポイントを200V系の場合のFB端子電圧Vfb1200Vよりも高いFB端子電圧Vfb1100Vにして、200V系の場合よりも早く周波数低減をする特性にしている。この100V系の周波数低減ゲイン特性は、200V系の特性よりも、傾きが緩く、なおかつ、最低周波数のときのFB端子電圧Vfb2100Vを200V系のFB端子電圧Vfb2200Vと一致させるとよい。これらの条件は、100V系で抵抗R1,R2の値をそれぞれ高くすることによって達成することができる。そのため、この周波数低減ゲイン設定部40では、抵抗R1,R2にそれぞれ抵抗R1’,R2’を直列に接続し、100V系の場合に、抵抗R1’,R2’に並列に接続されたスイッチ41,42を開成して抵抗R1,R2の値をそれぞれR1R1’,R2R2’に高くするようにしている。このときの各種要素の具体的な数値例を図7に示す。なお、ここでは、電源電圧VDDは5V、周波数低減開始時のFB端子電圧Vfb1は、Vo=VDD/2のとき、最低周波数時のFB端子電圧Vfb2は、Vo=0のときとしている。この数値例によれば、交流電源1が100V系のときの周波数低減開始のFB端子電圧Vfb100Vを200V系のときの周波数低減開始のFB端子電圧Vfb200Vより高く設定されている。また、最低周波数のときのFB端子電圧Vfb2は、200V系および100V系ともにほぼ同じ値になっている。図8は可変周波数発振部の構成例を示す回路図である。なお、以下において、トランジスタPM1~PM4はPチャネルMOSFETであり、トランジスタNM1~NM3はNチャネルMOSFETである。可変周波数発振部50は、増幅器演算増幅器51を有している。増幅器51の第1の非反転入力端子は、周波数低減ゲイン設定部40の出力端子fbamp_outが接続されてその電圧Voが印加されている。第2の非反転入力端子は、基準電圧vfを出力する基準電源に接続されている。増幅器51の出力は、npnトランジスタ52のベース端子に接続され、トランジスタ52のエミッタ端子は、増幅器51の反転入力端子と抵抗R4の一端とに接続されている。抵抗R4の他端は、接地されている。トランジスタ52のコレクタ端子は、トランジスタPM1のドレイン端子およびゲート端子に接続され、トランジスタPM1のソース端子は、電源VDDに接続されている。トランジスタPM1のゲート端子は、トランジスタPM2のゲート端子に接続され、トランジスタPM2のソース端子は、電源VDDに接続されている。トランジスタPM1のゲート端子は、また、トランジスタPM3のゲート端子に接続され、トランジスタPM3のソース端子は、電源VDDに接続されている。したがって、トランジスタPM1およびトランジスタPM2は、第1のカレントミラー回路を構成し、トランジスタPM1およびトランジスタPM3は、第2のカレントミラー回路を構成している。トランジスタPM3のドレイン端子は、トランジスタNM1のドレイン端子およびゲート端子に接続され、トランジスタNM1のソース端子は、接地されている。トランジスタNM1のゲート端子は、トランジスタNM2のゲート端子に接続され、トランジスタNM2のソース端子は、接地されている。したがって、トランジスタNM1およびトランジスタNM2は、第3のカレントミラー回路を構成している。トランジスタPM2のドレイン端子は、トランジスタPM4のソース端子に接続され、トランジスタPM4のバックゲート端子は、電源VDDに接続されている。トランジスタPM4のドレイン端子は、トランジスタNM3のドレイン端子に接続され、トランジスタPM4のゲート端子は、トランジスタNM3のゲート端子に接続されている。トランジスタNM3のソース端子は、トランジスタNM2のドレイン端子に接続され、トランジスタNM3のバックゲート端子は、接地されている。ここで、トランジスタPM4は、第1のカレントミラー回路の電流をオンオフするスイッチを構成し、トランジスタNM3は、第3のカレントミラー回路の電流をオンオフするスイッチを構成している。トランジスタPM4およびトランジスタNM3のドレイン端子は、コンデンサCtの一端に接続され、そのコンデンサCtの他端は、接地されている。コンデンサCtの一端は、比較器53の非反転入力端子および比較器54の反転入力端子に接続されている。比較器53の反転入力端子は、基準電圧VthHを出力する基準電圧源に接続され、比較器54の非反転入力端子は、基準電圧VthLを出力する基準電圧源に接続されている。基準電圧VthHおよび基準電圧VthLは、VthH>VthLの関係を有している。これにより、基準電圧VthHは、コンデンサCtが充電されるときの上限閾値電圧を設定し、基準電圧VthLは、コンデンサCtが放電されるときの下限閾値電圧を設定している。比較器53の出力端子は、RS型フリップフロップ55のリセット入力端子Rに接続され、比較器54の出力端子は、RS型フリップフロップ55のセット入力端子Sに接続されている。RS型フリップフロップ55の反転出力端子QBは、トランジスタPM4およびトランジスタNM3のゲート端子に接続されている。また、コンデンサCtの一端がこの可変周波数発振部50の出力端子に接続されている。可変周波数発振部50の出力端子は、次段の駆動回路60の入力端子に接続される。可変周波数発振部50は、周波数低減ゲイン設定部40から負荷率に応じて変化する電圧Voを受けてそれを電流に変換し、その電流の大きさに応じた周期のパルス信号を出力する構成を有している。増幅器51は、その第1および第2非反転入力端子に入力される電圧Voおよび基準電圧vfのうち、値の小さい方の電圧と反転入力端子に入力される電圧との差を増幅するものであり、その反転入力端子は入力電圧の小さい方の非反転入力端子と仮想短絡する。これにより、抵抗R4に小さい方の反転入力端子の電圧を抵抗R4の抵抗値で除した値の定電流を流す。この定電流は、トランジスタPM1およびトランジスタPM2からなる第1のカレントミラー回路によって折り返され、スイッチを成すトランジスタPM4を介してコンデンサCtに充電される充電電流icとなる。トランジスタ52によって作られた定電流は、また、トランジスタPM1およびトランジスタPM3からなる第2のカレントミラー回路によって折り返されて、トランジスタNM1およびトランジスタNM2からなる第3のカレントミラー回路に伝達される。第3のカレントミラー回路によって折り返された定電流は、コンデンサCtからスイッチを成すトランジスタNM3を介して放電される放電電流idとなる。コンデンサCtの電圧は、比較器53,54によって基準電圧VthH,VthLと比較され、基準電圧VthHより高くなるとRS型フリップフロップ55をリセットし、基準電圧VthLより低くなるとRS型フリップフロップ55をセットする。このRS型フリップフロップ55は、その反転出力端子QBから出力されるパルス信号によってトランジスタPM4およびトランジスタNM3をオンオフ制御し、コンデンサCtの充放電を繰り返し、コンデンサCtの一端より三角波を出力する。ここで、スイッチング電源装置が負荷率の高い状態で運転しているとき、周波数低減ゲイン設定部40から供給される電圧Voは、基準電圧vfより高くなっている。電圧Voが基準電圧vfより高いとき、増幅器51は、基準電圧vfに対応する定電流を生成する。この定電流は、トランジスタPM4およびトランジスタNM3が排他的にオンオフ制御されることにより、充電電流icまたは放電電流idとなり、コンデンサCtは、定電流で充放電されてその端子電圧は、三角波の電圧となる。この三角波の電圧は、比較器53,54にて基準電圧VthH,VthLと比較されて2値信号となり、RS型フリップフロップ55のセットリセットを行う。このときの三角波の周期は最も短く、可変周波数発振部50は、最高周波数で発振していることになる。この発振周波数は、可聴領域の周波数よりも遙かに高い、たとえば、65kHzの固定周波数である。次に、負荷率が低減して、電圧Voが基準電圧vfより低くなると、増幅器51は、電圧Voに対応する定電流を生成する。この定電流は、基準電圧vfに対応する定電流よりも小さいので、コンデンサCtを充放電する周期が長くなり、それに伴って発振周波数が低減する。次に、スイッチング電源装置に入力される交流電源1が200V系であるか100V系であるかによって2種類の周波数低減ゲイン特性を切り替えたときの制御回路8の動作について説明する。図9は制御回路の負荷率に対する電源動作周波数の特性を示す図である。この制御回路8によれば、周波数低減ゲイン設定部40において、100V系の周波数低減ゲイン特性において周波数低減を開始するFB端子の電圧Vfbを200V系の場合よりも高電圧側に移動するようゲイン特性の傾きおよび最低周波数を調整した。これにより、電圧Vfbが低減していくときに、電源動作周波数は、200V系の場合よりも早く低減開始するようになる。その結果、100V系より200V系の方が、FB端子の電圧Vfbの低減が早まるという上述の特性をキャンセルして、負荷率に対する電源動作周波数の特性は、図9に示したように、スイッチング電源装置に200V系の交流電源1を使用しても100V系の交流電源1を使用してもほぼ同じ特性となる。したがって、スイッチング電源装置を軽負荷率で運転する場合、電源動作周波数が可聴領域まで低下するタイミングを、交流入力電圧の違いに関係なく同じにすることができる。このことは、使用電源電圧の大きさに応じて個別に防振のための調整をする必要がないことを意味する。なお、上記の実施の形態では、周波数低減ゲインを可変する方法として、直列接続された2つの抵抗の一方を短絡または開放するようにしたが、並列接続された2つの抵抗の一方をスイッチで接続または開放する構成にしてもよい。また、上記の実施の形態では、負荷率に対する電源動作周波数の特性に関し、低圧系の特性を高圧系の特性に合わせる形で低圧系側の周波数低減ゲインを調整したが、高圧系の特性を低圧系の特性に合わせるよう高圧系側の周波数低減ゲインを調整してもよい。"