"ドーパントを有する第1シリコンで形成された第1基板を準備する工程と、前記第1基板の主面に、第2シリコンをエピタキシャル成長させて半導体層を形成する工程と、前記半導体層と絶縁性の第2基板とを接合する工程と、次いで、前記第1基板の側からエッチャントを用いて前記半導体層の厚みの途中まで選択エッチングする工程とを備えており、前記エッチャントに、前記第1基板のドーパント濃度よりも低いドーパント濃度である閾値のドーパント濃度においてシリコンに対するエッチングレートが一定値以上低下するものを用いるとともに、前記半導体層を形成する工程において、前記半導体層を、前記第1基板に接し、前記第1基板から離れるにつれてドーパント濃度が前記閾値まで低下する第1領域を厚み方向に有するように形成する、複合基板の製造方法。前記半導体層を形成する工程において、前記半導体層を、前記第1基板から離れるにつれてドーパント濃度が低下するように形成する、請求項1に記載の複合基板の製造方法。前記半導体層を形成する工程において、前記半導体層のエピタキシャル成長を、前記第1基板から前記ドーパントを拡散させながら行ない、拡散によるドーパント濃度が飽和する前に終わらせる、請求項2に記載の複合基板の製造方法。前記半導体層を形成する工程において、前記半導体層を、前記第1基板と反対側の主面から前記第1基板側に向かうにつれて、ドーパント濃度が低下する第2領域を厚み方向に有するように形成する、請求項1に記載の複合基板の製造方法。前記半導体層を形成する工程において、前記半導体層を、前記第2領域の前記第1基板と反対側の主面におけるドーパント濃度が前記閾値よりも高くなるように形成する、請求項4に記載の複合基板の製造方法。前記半導体層を形成する工程において、前記半導体層を、前記第1領域と前記第2領域との間に、ドーパント濃度が前記閾値以下である中間領域を有するように形成する、請求項4または5に記載の複合基板の製造方法。前記半導体層を形成する工程と、前記半導体層と前記第2基板とを接合する工程との間に、前記半導体層の前記第2領域の厚み方向の一部をエッチングによって除去する工程をさらに備える、請求項4乃至6のいずれかに記載の複合基板の製造方法。前記半導体層を形成する工程において、前記半導体層を、厚みが前記第2基板のうねり以上の厚みとなるように形成する、請求項1乃至7のいずれかに記載の複合基板の製造方法。前記半導体層と前記第2基板とを接合する工程において、前記半導体層および前記第2基板の接合する主面同士を活性化して常温で接触させることによって両者の接合を行なう、請求項1乃至8のいずれかに記載の複合基板の製造方法。前記半導体層と前記第2基板とを接合する工程において、前記半導体層のうち前記第1基板と反対側の主面をアモルファス状態にする、請求項1乃至9のいずれかに記載の複合基板の製造方法。絶縁性の基板と、一方主面が該基板の上面に接合されている半導体層とを備え、前記半導体層のドーパント濃度は、他方主面から前記基板側に近づくにつれて低くなっている、複合基板。絶縁性の基板と、一方主面が該基板の上面に接合されている半導体層とを備え、前記半導体層のドーパント濃度は、厚み方向の途中から、他方主面側および前記基板側に近づくにつれて高くなっている、複合基板。本発明の複合基板の製造方法の実施形態の一例について、図面を参照しつつ、説明する。第1の実施形態まず、図1aに示したように、ドーパントを有する第1シリコンSiで形成された第1基板10を準備する。この第1基板10の第1シリコンとしては、p型またはn型のシリコンが採用できる。この第1基板10のドーパント濃度としては、相対的に高濃度のpおよびn、ならびに中濃度のpおよびnのものが採用できる。pのドーパント濃度としては、1×1018以上1×1021atoms/cm3以下の範囲が挙げられる。pのドーパント濃度としては、1×1016以上1×1018atoms/cm3未満の範囲が挙げられる。nのドーパント濃度としては、5×1017以上1×1021atoms/cm3以下の範囲が挙げられる。nのドーパント濃度としては、5×1015以上5×1017atoms/cm3未満の範囲が挙げられる。本実施形態では、p型でドーパント濃度がpのものを第1基板として採用する。なお、pおよびnの右上に記載しているおよびの記載は、シリコンの抵抗値を基準とするものである。次に、第1基板10の矢印D1方向側の上面に、第2シリコンをエピタキシャル成長させ、図1bに示したように、半導体層20を形成する。このエピタキシャル成長の方法としては、第1基板10を加熱しながら、当該第1基板10の表面に気体状のシリコン化合物を通過させて熱分解させて成長させる熱化学気相成長法熱CVD法などの種々の方法を採用できる。この半導体層20は、シリコン基板の上にエピタキシャル成長させているので、サファイア基板の上にエピタキシャル成長させた場合に比べて格子欠陥を少なくすることができる。この半導体層20としては、p型またはn型のシリコンで、且つ第1基板10よりもドーパントが少ないものを採用できる。この半導体層20は、第1基板10側から上面側に向かって、ドーパント濃度が徐々に低くなるように形成される。この半導体層20の第1基板10と接していない側の主面は、相対的に低濃度のp-およびn-のドーパント濃度、ならびにノンドープのいずれか1つとなるように形成される。p-のドーパント濃度としては、1×1016atoms/cm3未満の範囲が挙げられる。n-のドーパント濃度としては、5×1015atoms/cm3未満の範囲が挙げられる。ここでノンドープのシリコンとしているものは、単に不純物を意図してドープしないシリコンであって、不純物を含まない真性シリコンに限られるものではない。本実施形態の半導体層20は、p型のシリコンを採用し、上面部のドーパント濃度がp-となるように形成する。なお、pおよびnの右上に記載している-の記載は、シリコンの抵抗値を基準とするものである。この半導体層20のドーパント濃度は、エピタキシャル成長させる際の不純物の供給量を調整することで制御できる。この不純物の供給をゼロにすることで、ノンドープのシリコンを形成することができる。また、エピタキシャル成長させる際に生じるドーパントの拡散減少によって、ドーパント濃度を徐々に変化させてもよい。このように半導体層20を構成することにより、半導体層20は、その厚み方向においてドーパント濃度の分布を持つこととなる。言い換えると、半導体層20は、少なくとも、厚み方向において第1基板10に接する第1領域20xを有するように形成されている。この第1領域20xは、第1基板10から離れるにつれてドーパント濃度が後述の閾値まで低下するように形成されている。本実施形態では、第1領域20xから離れるにつれ、ドーパント濃度は閾値からも低下し続けるものとなる。上述の工程において、半導体層20は、ドーパントの拡散濃度が飽和するまでエピタキシャル成長をしなくてもよい。この場合、形成したエピタキシャル層は、ドーパント濃度が第1基板10側から徐々に変化する遷移領域のみで構成されることとなる。例えば、エッチング液のエッチングの速度が大きく変化する境界的なドーパント濃度後述の閾値を少し超えた程度に、エピタキシャル層のドーパント濃度を留めておくことによって、当該エピタキシャル層の厚みをエッチングによって、より薄くできる。次に、図1cに示したように、絶縁性の第2基板30を準備する。この第2基板30の形成材料としては、酸化アルミニウム単結晶サファイア、炭化シリコンなどを用いることができる。本実施形態では、第2基板30としてサファイアを採用する。次に、図2aに示したように、第2基板30と、第1半導体層20の第1方向側の主面とを貼り合わせる。貼り合わせの方法としては、貼り合わせる面の表面を活性化して接合する方法および静電気力を利用して接合する方法が挙げられる。表面の活性化する方法としては、例えば真空中でイオンビームを照射して表面をエッチングして活性化する方法、化学溶液で表面をエッチングして活性化する方法などが挙げられる。この接合を常温下で行なってもよい。なお、この接合に際しては、樹脂系などの接着剤を使用しない方法が採用され、原子間力などを利用した固相接合SolidStateBondingによって、半導体層20と第2基板30とが直接的に接合される。この直接的な接合に際しては、半導体層20と第2基板30との間に混成層が形成される場合もある。この固相接合によって接合する場合には、半導体層20および第2基板30は、接合する面の面粗さが小さいことが好ましい。この面荒さは、例えば算術平均粗さRaで表される。この面粗さRaの範囲としては、10nm未満が挙げられる。平均面粗さを小さくすることによって、互いに接合する際に加える圧力を小さくすることができる。ここまでの工程を経ることによって、第1基板10と第2基板30との間に、半導体層20を有する中間製造物ができる。次に、中間製造物を矢印D2方向側から加工して、図2bに示したように、第1基板10の厚みを薄くする。この厚みを薄くする加工方法としては、例えば砥粒研磨、化学エッチング、イオンビームエッチングなど種々のものが採用でき、複数の方法を組み合わせてもよい。ここでは、厚みが薄くなった第1基板を、第1薄基板11とする。さらに、研磨後にエッチング液でエッチングし、図2cに示したように半導体層20の厚みを薄くする。このエッチングでは、ドーパント濃度の違いによってエッチングの速度が大きく変化する、選択性のエッチャントエッチング液を採用することで可能となる。この選択性のエッチング液としては、例えばフッ酸、硝酸および酢酸の混合液、ならびにフッ酸、硝酸および水の混合液などが挙げられる。本実施形態では、フッ酸、硝酸および酢酸の混合液をエッチング液として採用する。そしてこのエッチャントは、第1基板10のドーパント濃度よりも低いドーパント濃度である閾値のドーパント濃度において、シリコンに対するエッチングレートが一定値以上低下するように調整されている。ここで、エッチングレートが一定値以上低下するとは、エッチングレートとドーパント濃度との関係を示すグラフを作成したときに、変曲点となるような場合や、閾値においてエッチングレートが1/10以上低下するような場合を指す。この例では、このエッチング液は、p型シリコンを採用している本実施形態において、閾値となるドーパント濃度が7×1017~2×1018[atoms/cm3]を境にしてエッチング速度が著しく低下するように調整されている。そしてフッ酸、硝酸および水の混合比を1:3:8としたときには、閾値を境にしてドエッチングレートが1/1000以上に変化するように設定している。なお、選択性のエッチングをする他の方法としては、5程度のフッ化水素溶液内での電界エッチング法、あるいはKOH溶液でのパルス電極陽極酸化法などが挙げられる。この半導体層20は、第1領域20xがエッチングされることとなる。ここでは、エッチングによって厚みが薄くなった半導体層を機能層21とする。この機能層21の厚みとしては、例えば数百nmから2μm程度の範囲が挙げられる。なお、第1基板10または第1薄基板11が残っている場合は、残っている第1基板10または第1薄基板11も併せてエッチングする。ここまでの工程を経ることによって、図3に示したような、絶縁性の基板30の矢印D2方向側の上面に、半導体層21が積層された複合基板40を製造することができる。言い換えると、この複合基板40は、基板30の矢印D2方向側の上面に半導体層21の一方主面が接合されている。この半導体層21のドーパント濃度は、他方主面側に比べて接合側一方主面側、基板30側が低くなっている。また、ドーパント濃度を電気抵抗の大きさとして考えた場合には、この半導体層21の電気抵抗は、表面側他方主面側から接合側一方主面側、基板30側に近づくにつれて小さくなっている。図3において、絶縁性の基板30は、上述の製造方法を経た第2基板30を指し、半導体層21は、上述の製造方法を経て、半導体層20が薄層化された機能層21を指すものである。上述の製造方法では、第2基板30に接合する前に、当該第2基板30に接合する側の面に機能層21となる半導体層20のドーパント濃度の勾配を形成している。このように接合前に勾配を形成することによって、接合後に勾配を形成する場合に比べて、第2基板30の上面に形成する機能層21の厚みのバラツキを低減することができる。接合後に勾配を形成すると、第1基板10側から加工することになるので、当該第1基板10の厚みのバラツキによる影響を受けたり、第2基板30の反りによる影響を受けたりするからである。第1基板10の厚みのバラツキ量および第2基板30の反り量の少なくとも一方よりも厚みの薄い機能層を形成する場合は、特に有効になる。なお、シリコンウエハは、一般的に±10μmの厚みバラツキがあると言われている。この厚みバラツキは、SOS基板のシリコンに求められている厚みである、数十nmから数百nmのサブミクロンの値に比べてとても大きい。上述の工程では、半導体層20のうち、第2基板30側においてもっともドーパント濃度が低く電気抵抗が高いものとなっている。このような構成により、複合基板40の機能層21に半導体素子機能部を形成したときに寄生容量やノイズの少ない優れた特性を実現することができる。複合基板40の製造後に、当該複合基板40を精密研磨してもよい。この精密研磨によって、機能層21の厚みの均一性を向上させることができる。この精密エッチングに用いるエッチング手段としては、例えばドライエッチングが挙げられる。このドライエッチングには、化学的な反応によるものと、物理的な衝突によるものとが含まれる。化学的な反応を利用するものとしては、反応性の気体ガス、イオンおよびイオンビーム、ならびにラジカルを利用するものなどが挙げられる。この反応性イオンに使われるエッチングガスとしては、六フッ化硫黄SF6、四フッ化炭素CF4などが挙げられる。また、物理的な衝突によるものとしては、イオンビームを利用するものが挙げられる。このイオンビームを利用するものには、ガスクラスタイオンビームGasClusterIonBeam;GCIBを用いた方法が含まれる。これらのエッチング手段を用いて狭い領域をエッチングしながら、可動ステージで基板素材20Xを走査することで、大面積の素材基板であっても良好に精密エッチングをすることができる。上述の工程では、第1基板10を研磨して厚みを薄くしたが、この研磨工程を省略してもよい。研磨工程を省略した場合は、エッチングなどによって第1基板10を除去する。上述の工程では、基板等を洗浄する工程を明記していないが、必要に応じて基板の洗浄をしてもよい。基板の洗浄方法としては、超音波を用いた洗浄、有機溶媒を用いた洗浄、化学薬品を用いた洗浄およびO2アッシングを用いた洗浄などの種々の方法が挙げられる。これらの洗浄方法は、組み合わせて採用してもよい。上述の例では、半導体層20は、第1基板10から離れるにつれて連続的にドーパント濃度が低下し続ける場合を例に説明したが、第1領域20xを有していればよく、この例に限定されない。例えば、半導体層20のうち、第1領域20xを挟んで第1基板10と反対側に位置する領域のドーパント濃度は、閾値以上となってもよいし、閾値と同程度の値としてもよいし、厚み方向において段階的に変化するものであってもよい。第2の実施形態図4~6は、本発明の第2の実施形態の例の複合基板の製造方法を模式的に示す工程図である。なお、本例においては、前述した第1の実施形態の例と異なる部分について説明し、同様の要素工程については重複する説明を省略する。まず、図4aに示したように、図1aと同様にシリコンSiで形成された第1基板10を準備する。次に、第1基板10の矢印D1方向側の上面に、シリコンをエピタキシャル成長させ、半導体層20Aを形成する。半導体層20Aは、第1基板10側から順に、第1半導体層20aと第2半導体層20bを積層して形成される。具体的には、まず、図4bに示したように第1半導体層20aを形成する。この第1半導体層20aとしては、p型またはn型のシリコンで、且つ第1基板10よりもドーパントが少ないものを採用できる。この第1半導体層20aは、第1基板10側から上面側に向かって、ドーパント濃度が徐々に薄くなるように形成される。この第1半導体層20の上面部第1基板10と接する面と反対側の面は、相対的に低濃度のp-およびn-のドーパント濃度、ならびにノンドープのいずれか1つとなるように形成される。p-のドーパント濃度としては、1×1016atoms/cm3未満の範囲が挙げられる。n-のドーパント濃度としては、5×1015atoms/cm3未満の範囲が挙げられる。本実施形態の第1半導体層20aは、p型のシリコンを採用し、上面部のドーパント濃度がp-となるように形成する。すなわち、第1半導体層20aは、その第1基板10と接する部位に第1領域20xを有するものである。次に、第1半導体層20aの矢印D1方向側の上面に、シリコンをエピタキシャル成長させ、図4cに示したように第2半導体層20bを形成する。この第2半導体層20bは、シリコン基板の上にエピタキシャル成長させているので、サファイア基板の上にエピタキシャル成長させた場合に比べて格子欠陥を少なくすることができる。この第2半導体層20bとしては、p型またはn型のシリコンで、且つ第1半導体層20aよりもドーパントが多いものを採用できる。この第2半導体層20bは、第1半導体層20a側から矢印D1方向側の上面側に向かって、ドーパント濃度が徐々に濃くなるように形成される。この第2半導体層20の上面部は、n、n、pおよびpのいずれか1つのドーパント濃度となるように形成される。本実施形態の第2半導体層20bは、p型のシリコンを採用し、上面部のドーパント濃度がpとなるように形成する。ここでは、第1半導体層20aと第2半導体層20bとを別々に形成しているが、連続的に成長させてもよい。第1半導体層20aと第2半導体層20bとを一体的に形成するには、不純物の供給量の調整することで形成できる。この一体的な半導体層20Aでは、ドーパント濃度の増減が変わる変曲点を境にして、第1半導体層20aと第2半導体層20bとに分かれているものと考えられる。このようにして形成した半導体層20Aは、厚み方向の途中のドーパント濃度が最も低くなり、上面側および下面側第1基板10側に近づくにつれてドーパント濃度が高くなる。すなわち、半導体層20Aは、厚み方向において、第1基板10側に、第1領域20xを有し、第1基板10と反対側の主面側に第2領域20yを有するものとなる。第2領域20yは、厚み方向において、第1基板10と反対側の主面から第1基板10側に向かうに連れてドーパント濃度が低下するように形成されている。この例では、さらに、第2領域20yの第1基板10と反対側の主面におけるドーパント濃度は閾値よりも高くなっている。そして、第1領域20xと第2領域20yとの間には、ドーパント濃度が閾値以下である中間領域20zを有している。上述の工程において、第1半導体層20aおよび第2半導体層20bは、ドーパントの拡散濃度が飽和するまでエピタキシャル成長をしなくてもよい。次に、半導体層20Aの第2半導体層20bを矢印D1方向側からエッチングし、図5aに示したように、第2半導体層20bの厚みを薄くする。このエッチングでは、ドーパント濃度の違いによってエッチングの速度が大きく変化する、選択性のエッチング液を採用することで可能となる。この選択性のエッチング液は、ドーパント濃度が所定の値を上回ったり下回ったりすると、エッチングの速度が著しく低下するように調整される。このような選択的なエッチング液としては、例えばフッ酸、硝酸および酢酸の混合液、ならびにフッ酸、硝酸および水の混合液などが挙げられる。本実施形態では、第1の実施形態におけるエッチャントと同様に、フッ酸、硝酸および酢酸の混合液をエッチャントとして採用する。この第2半導体層20bは、第2領域20yがエッチングされる。ここでは、エッチングによって厚みが薄くなった第2半導体層を、第2薄層21bとする。次に、図5bに示したように、図1cと同様に、絶縁性の第2基板30を準備する。次に、図5cに示したように、第2基板30と、第2薄層21bの第1方向側の上面とを貼り合わせる。貼り合わせの方法としては、第1の実施形態において第2基板30と半導体層20とを貼り合わせるときと同様の手法を用いることができる。ここまでの工程を経ることによって、第1基板10と第2基板30との間に、半導体層20Aを有する中間製造物ができる。次に、中間製造物を矢印D2方向側から加工して、図6aに示したように、第1基板10の厚みを薄くする。この厚みを薄くする加工方法としては、第1の実施形態において図2bを用いて説明したのと同様の手法を用いることができる。ここでは、厚みが薄くなった第1基板を、第1薄基板11とする。さらに、研磨後にエッチング液でエッチングし、図6bに示したように、半導体層20Aの第1半導体層20aの厚みを薄くする。このエッチングでは、ドーパント濃度の違いによってエッチングの速度が大きく変化する、選択性のエッチング液を採用することで可能となる。この選択性のエッチング液としては、上述と同様のエッチング液が挙げられる。この第1半導体層20aは、第1領域20xをエッチングされることとなる。ここでは、エッチングによって厚みが薄くなった第1半導体層を、第1薄層21aとする。なお、第1基板10または第1薄基板11が残っている場合は、残っている第1基板10または第1薄基板11も併せてエッチングする。ここまでの工程を経ることによって、図7に示したような、絶縁性の基板30の矢印D2方向側の上面に、一方主面が基板30に接合された半導体層20A’を有する複合基板40Aを製造することができる。半導体層20A’のドーパント濃度は、厚み方向の途中から、一方主面および他方主面に近づくにつれて高くなっている。ここで、基板30は、上記製造方法を経た第2基板30を指す。同様に、半導体層20A’は、上記製造方法を経た第2薄層21bと第1薄層21aとが積層されたものを指す。すなわち、半導体層20A’は、半導体層20Aの中間領域20zで構成されている。言い換えると、この複合基板40Aは、第2基板30の矢印D2方向側の上面に、第2薄層21bと第1薄層21aとを含む機能層が接合されている。第2薄層21bおよび第1薄層21aを1つの機能層と考える場合、この半導体層のドーパントは、矢印方向D1,D2の途中が両端側に比べて少なくなっている。逆に、この機能層のドーパントは、厚み方向の途中から両端側に近づくにつれて多くなっている。加えて、ドーパント濃度を電気抵抗の大きさとして考えた場合、この機能層の電気抵抗は、厚み方向の途中部から両端側に近づくにつれて小さくなっている。上述の製造方法では、第2基板30に接合する前に、当該第2基板30に接合する側の面にドーパント濃度の勾配を形成している。このように接合前に勾配を形成することによって、接合後に勾配を形成する場合に比べて、第2基板30の上面に形成する機能層の厚みのバラツキを低減することができる。接合後に勾配を形成すると、第1基板10の下面から加工することになるので、当該第1基板10の厚みのバラツキによる影響を受けたり、第2基板30の反りによる影響を受けたりするからである。第1基板10の厚みのバラツキ量および第2基板30の反り量の少なくとも一方よりも厚みの薄い機能層を形成する場合は、特に有効になる。上述の製造方法のように、半導体層20Aの厚み方向におけるドーパント濃度を設計することにより、機能層として残す部分のドーパント濃度を自由に設計できる。例えば、機能層として閾値以上のドーパント濃度を必要とする場合であっても、所望のドーパント濃度を有する機能層を所望の厚みで精度よく製造することができるものとなる。上述の例では、第2基板30と接合する前に、第2半導体層20bの第2領域を除去するエッチング工程を設けたが、機能層として低抵抗の層を残す場合には、この工程を省いてもよい。上述の例では、第2領域20yは、第1基板10と反対側の主面において閾値以上のドーパント濃度を有するように形成したが、閾値以下であってもよい。第1の実施形態および第2実施形態の変形例上述の各実施形態の例において、半導体層20,20Aと第2基板30とを接合する際に、半導体層20,20Aのうち第1基板10と反対側の主面をアモルファス状態としてもよい。また、半導体層20,20Aを、第2基板30のうねり以上の厚みを有するように形成することが好ましい。例えば、第2基板30としてサファイア基板を用いた場合であれば、うねりを10μ程度有するため、厚みを10μm以上とすることが好ましい。このように形成することにより、第2基板30のうねりに悪影響を受けずに、所望の厚みの機能層21を形成することができる。"