"基板上に形成される酸化物半導体層と、前記酸化物半導体層と電気的に接続する、端部がテーパー角を有し、かつ上端部が曲面形状を有するソース電極及びドレイン電極と、前記酸化物半導体層の一部と接し、かつ前記酸化物半導体層、前記ソース電極及びドレイン電極を覆うゲート絶縁層と、前記酸化物半導体層と重畳する、前記ゲート絶縁層上のゲート電極と、を有することを特徴とする半導体装置。請求項1において前記ソース電極及びドレイン電極は、前記ゲート絶縁層及び前記酸化物半導体層の間に形成されることを特徴とする半導体装置。請求項1において、前記ソース電極及びドレイン電極は、前記基板及び前記酸化物半導体層の間に形成されることを特徴とする半導体装置。請求項1乃至3のいずれか一において、前記酸化物半導体層、または前記ソース電極及びドレイン電極が絶縁層上に接して設けられることを特徴とする半導体装置。請求項1乃至請求項4のいずれか一において、前記絶縁層は、昇温脱離ガス分光法分析にて、酸素原子に換算しての酸素の放出量が1.0×1018atoms/cm3以上であることを特徴とする半導体装置。請求項1乃至請求項5のいずれか一において、前記絶縁層は、シリコン原子数の2倍より多い酸素原子を単位体積当たりに含む酸化シリコンであることを特徴とする半導体装置。請求項1乃至請求項6のいずれか一において、前記ソース電極及びドレイン電極の端部のテーパー角の角度が、20°以上90°未満であることを特徴とする半導体装置。請求項1乃至請求項7のいずれか一において、前記ソース電極及びドレイン電極の上端部の曲率半径が、前記ソース電極及びドレイン電極の厚さの1/100以上1/2以下であることを特徴とする半導体装置。請求項1乃至請求項8のいずれか一において、前記酸化物半導体層には、In、Ga、Znの少なくとも一が含まれることを特徴とする半導体装置。酸化物半導体を用いたトランジスタの電気的特性のばらつき、電気的特性の劣化は、半導体装置の信頼性を著しく低下させる。そこで、本発明の一態様は、半導体装置の信頼性を向上させることを目的とする。本発明の一態様は、基板上に形成される酸化物半導体層と、酸化物半導体層と電気的に接続する、端部がテーパー角を有し、かつ上端部が曲面形状を有するソース電極及びドレイン電極と、酸化物半導体層の一部と接し、かつ酸化物半導体層、ソース電極及びドレイン電極を覆うゲート絶縁層と、酸化物半導体層と重畳する、ゲート絶縁層上のゲート電極と、を有する半導体装置及びその作製方法である。ここで、ソース電極及びドレイン電極は、ゲート絶縁層及び酸化物半導体層の間に形成される。または、ソース電極及びドレイン電極は、基板及び酸化物半導体層の間に形成される。端部がテーパー角を有するソース電極及びドレイン電極を形成するには、ドライエッチング法を用いることが好ましい。ドライエッチング法を用いてレジストマスクを後退させながら加工することによって、端部のテーパー角が20°以上90°未満となるソース電極及びドレイン電極を得ることができる。端部がテーパー角を有するソース電極及びドレイン電極を用いることによって、少なくとも側面と接して設けられる酸化物半導体層またはゲート絶縁層とソース電極及びドレイン電極との側面部における被覆性を向上させることができる。そのため、ソース電極及びドレイン電極上に形成する層の被覆性が低いことに起因して起こる電界集中による破壊が起こりにくくなる。また、上端部が曲面形状を有するソース電極及びドレイン電極は、希ガスヘリウム、ネオン、アルゴン、クリプトン、キセノンなど、窒素、酸素及び酸化窒素亜酸化窒素などを一以上含む雰囲気においてプラズマを生成し、該プラズマを用いてソース電極及びドレイン電極の表面を処理することによって形成することができる。好ましくは、反応性の小さい希ガスを用いる。具体的には、前述のプラズマを含むチャンバーにて、ソース電極及びドレイン電極に対し陽イオンが加速されるよう基板ホルダにバイアスを印加すればよい。例えば、当該処理においてドライエッチング装置、CVD装置またはスパッタリング装置などを用いてもよい。好ましくは、スパッタリング装置を用いて、逆スパッタ法によって行う。こうすることで、ソース電極及びドレイン電極の上端部の曲率半径を、ソース電極及びドレイン電極の厚さの1/100以上1/2以下とすることができる。上端部が曲面形状を有するソース電極及びドレイン電極を用いることによって、上端部において酸化物半導体層またはゲート絶縁層の電界集中を緩和することができる。電界集中を緩和できるため、当該電界集中箇所からのリーク電流が低減し、トランジスタの信頼性を向上させることができる。なお、トランジスタは、基板と酸化物半導体層の間に形成され、かつ酸化物半導体層に接する絶縁層を有してもよい。または、基板と酸化物半導体層の間に形成され、かつ酸化物半導体層に接する絶縁層として、加熱により酸素を放出する絶縁層を用いてもよい。また、絶縁層として、水素濃度が1.1×1020atoms/cm3以下の絶縁層を用いてもよい。加熱により酸素を放出するとは、TDSThermalDesorptionSpectroscopy:昇温脱離ガス分光法分析にて、酸素原子に換算しての酸素の放出量が1.0×1018atoms/cm3以上、好ましくは3.0×1020atoms/cm3以上であることをいう。上記構成において、加熱により酸素を放出する絶縁層は、酸素が過剰な酸化シリコンSiOXX>2であってもよい。酸素が過剰な酸化シリコンSiOXX>2とは、シリコン原子数の2倍より多い酸素原子を単位体積当たりに含むものである。単位体積当たりのシリコン原子数及び酸素原子数は、ラザフォード後方散乱法によって測定した値である。絶縁層から酸化物半導体層に酸素が供給されることで、絶縁層及び酸化物半導体層における界面準位を低減できる。この結果、半導体装置の動作などに起因して生じうる電荷などが、上述の絶縁層及び酸化物半導体層における界面に捕獲されることを十分に抑制することができる。さらに、酸化物半導体層の酸素欠損に起因して電荷が生じる場合がある。一般に酸化物半導体層中の酸素欠損は、一部がドナーとなりキャリアである電子を生じる。この結果、トランジスタのしきい値電圧がマイナス方向にシフトしてしまう。この傾向はバックチャネル側で顕著である。なお、本明細書におけるバックチャネルとは、絶縁層側の酸化物半導体層の領域をいう。具体的には、酸化物半導体層における絶縁層に接する領域近傍をいう。絶縁層から酸化物半導体層に酸素が十分に放出されることによって、しきい値電圧がマイナス方向へシフトする要因である酸化物半導体層の酸素欠損を補うことができる。なお、本明細書において、しきい値電圧とは、トランジスタをオン状態にするために必要なゲート電圧をいう。ゲート電圧とは、ソースの電位を基準としたゲートの電位との電位差をいう。即ち、酸化物半導体層に酸素欠損が生じると、絶縁層と酸化物半導体層との界面における電荷の捕獲を抑制することが困難になるが、絶縁層として、加熱により酸素を放出する絶縁層を設けることで、酸化物半導体層及び絶縁層における界面準位、並びに酸化物半導体層の酸素欠損を低減し、酸化物半導体層と絶縁層との界面における電荷捕獲の影響を小さくすることができる。なお、トップゲート構造を採用することよって、酸化物半導体層のバックチャネルが大気、水分、薬液及びプラズマに曝されることを未然に防ぐことができる。バックチャネルの清浄度が保たれるため、安定した電気的特性のトランジスタを作製することができる。上述の通り、本発明の一態様を用いることで、電気的特性の安定した信頼性の高い半導体装置を作製することができる。本発明の一態様により、電気的特性の安定した信頼性の高い酸化物半導体を用いた半導体装置が提供される。以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、その形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、図面を用いて発明の構成を説明するにあたり、同じものを指す符号は異なる図面間でも共通して用いる。なお、同様のものを指す際にはハッチパターンを同じくし、特に符号を付さない場合がある。なお、第1、第2として付される序数詞は便宜上用いるものであり、工程順または積層順を示すものではない。また、本明細書において発明を特定するための事項として固有の名称を示すものではない。実施の形態1本実施の形態では、半導体装置及び半導体装置の作製方法の一形態を、図1及び図2を用いて説明する。図1には、本発明の一態様の半導体装置の例として、トップゲートトップコンタクト型であるトランジスタ151の上面図及び断面図を示す。ここで、図1Aは上面図であり、図1B及び図1Cはそれぞれ、図1Aにおける一点鎖線A-B及び一点鎖線C-Dにおける断面図である。なお、図1Aでは、煩雑になることを避けるため、トランジスタ151の構成要素の一部例えば、ゲート絶縁層112などを省略している。図1に示すトランジスタ151は、基板100と、基板100上の絶縁層102と、絶縁層102上の酸化物半導体層106と、酸化物半導体層106上に設けられた端部が角度θであるテーパー形状であり、かつ上端部が曲面形状104を有するソース電極108a及びドレイン電極108bと、ソース電極108a及びドレイン電極108bを覆い、酸化物半導体層106と一部が接するゲート絶縁層112と、酸化物半導体層106上にゲート絶縁層112を介して設けられたゲート電極114とを含む。ここで、テーパー角を有するとは、テーパー角の角度θが20°以上90°未満をいう。好ましくは、40°以上85°未満とすることで、ゲート絶縁層112の段切れを防止でき被覆性を高めることができる。例えば、テーパー角の角度θが20°未満である場合、ソース電極108a及びドレイン電極108bは、上面形状におけるテーパー角を有する領域の占める面積が大きくなり、トランジスタの微細化が困難となる。また、90°以上である場合、段切れが生じ、ゲート絶縁層112におけるリークや破壊の原因となる。なお、テーパー角の角度θとは、テーパー角を有する層ここでは、ソース電極108aまたはドレイン電極108bを、断面方向基板100の表面と直交する面から観察した際に、当該層の側面と底面がなす当該層内部側の先端部分の傾斜角を示す。例えば、断面方向から観察した際の、ソース電極108aまたはドレイン電極108bの酸化物半導体層106と接する下端部の角度に相当する。また、ソース電極108a及びドレイン電極108bの上端部における曲面形状104の曲率半径を、ソース電極108a及びドレイン電極108bの厚さの1/100以上1/2以下、好ましくはソース電極108aおよびドレイン電極108bの厚さの3/100以上1/5以下とすることで、ゲート絶縁層112の当該箇所における電界集中を緩和でき、当該箇所でのリークが低減され、電気的特性の安定した、かつ信頼性の高いトランジスタとすることができる。絶縁層102の材料には、酸化シリコン、酸化窒化シリコン、酸化アルミニウムまたはこれらの混合材料などを用いればよい。また、絶縁層102には、前述の材料と酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウム、窒化アルミニウムまたはこれらの混合材料などを積層して用いてもよい。例えば、絶縁層102を窒化シリコン層と酸化シリコン層の積層構造とすると、基板などからトランジスタ151への水素原子を含む不純物の混入を防ぐことができる。絶縁層102を積層構造で形成する場合、酸化物半導体層106と接する側を酸化シリコン、酸化窒化シリコン、酸化アルミニウムまたはこれらの混合材料などの酸化物層とするとよい。なお、絶縁層102はトランジスタ151の下地層として機能する。絶縁層102は、加熱により酸素を放出する絶縁層を用いてもよい。なお、ここでは、酸化窒化シリコンとは、その組成として、窒素よりも酸素の含有量が多いものであって、好ましくは、ラザフォード後方散乱法RBS:RutherfordBackscatteringSpectrometry及び水素前方散乱法HFS:HydrogenForwardScatteringSpectrometryを用いて測定した場合に、組成範囲として酸素が50原子~70原子、窒素が0.5原子~15原子、シリコンが25原子~35原子、水素が0原子~10原子の範囲で含まれるものをいう。また、窒化酸化シリコンとは、その組成として、酸素よりも窒素の含有量が多いものであって、好ましくは、RBS及びHFSを用いて測定した場合に、組成範囲として酸素が5原子~30原子、窒素が20原子~55原子、シリコンが25原子~35原子、水素が10原子~30原子の範囲で含まれるものをいう。ただし、酸化窒化シリコンまたは窒化酸化シリコンを構成する原子の合計を100原子としたとき、窒素、酸素、シリコン及び水素の含有比率が上記の範囲内に含まれるものとする。例えば、絶縁層102の材料には、シリコン原子数の2倍より多い酸素原子を単位体積当たりに含む酸化シリコンSiOXX>2を用いてもよい。このとき、基板100及び絶縁層102における界面の水素濃度が1.1×1020atoms/cm3以下であると好ましい。基板及び絶縁層における界面の水素濃度が1.1×1020atoms/cm3以下であることによって、基板100及び絶縁層102における界面の水素が、酸化物半導体層106まで拡散することによる影響を小さくできる。この結果、トランジスタのしきい値電圧のマイナスシフトを低減でき、かつ信頼性を高めることができる。酸化物半導体層106に用いる材料としては、四元系金属酸化物であるIn-Sn-Ga-Zn-O系の材料や、三元系金属酸化物であるIn-Ga-Zn-O系の材料、In-Sn-Zn-O系の材料、In-Al-Zn-O系の材料、Sn-Ga-Zn-O系の材料、Al-Ga-Zn-O系の材料、Sn-Al-Zn-O系の材料、In-Hf-Zn-O系の材料や、二元系金属酸化物であるIn-Zn-O系の材料、Sn-Zn-O系の材料、Al-Zn-O系の材料、Zn-Mg-O系の材料、Sn-Mg-O系の材料、In-Mg-O系の材料、In-Ga-O系の材料や、In-O系の材料、Sn-O系の材料、Zn-O系の材料などを用いてもよい。また、上記の材料に酸化シリコン、ランタノイドを含む酸化物を含ませてもよい。ここで、例えば、In-Ga-Zn-O系の材料とは、インジウムIn、ガリウムGa、亜鉛Znを有する酸化物層、という意味であり、その組成比は特に問わない。また、InとGaとZn以外の元素を含んでいてもよい。また、酸化物半導体層106は、化学式InMO3ZnOmm>0で表記される材料を用いた薄膜により形成する。ここで、Mは、Ga、Al、Mn及びCoから選ばれた一または複数の金属元素を示す。例えば、Mとして、Ga、Ga及びAl、Ga及びMnまたはGa及びCoなどを用いてもよい。また、酸化物半導体層106中のアルカリ金属及びアルカリ土類金属は2×1016atoms/cm3以下、あるいは1×1018atoms/cm3以下であることが好ましい。アルカリ金属及びアルカリ土類金属は、酸化物半導体と結合すると一部がキャリアを生成し、しきい値電圧をマイナスシフトさせる原因となる。さらに、酸化物半導体層106と加熱により酸素を放出する絶縁層102とが接することで、絶縁層102及び酸化物半導体層106における界面準位、並びに酸化物半導体層106の酸素欠損を低減することができる。界面準位の低減によって、BT試験前後のしきい値電圧変動を小さくすることができる。また、酸素欠損の低減によって、しきい値電圧のマイナスシフトの量が低減し、ノーマリーオフの特性が得られる。ソース電極108a及びドレイン電極108bに用いる導電層としては、例えば、Al、Cr、Cu、Ta、Ti、Mo、Wから選ばれた元素を含む金属層または上述した元素を成分とする金属窒化物層窒化チタン層、窒化モリブデン層、窒化タングステン層などを用いる。また、Al、Cuなどの金属層の下側及び上側の一方または双方にTi、Mo、Wなどの高融点金属層またはこれらの金属窒化物層窒化チタン層、窒化モリブデン層、窒化タングステン層を積層させた構成を用いてもよい。なお、本明細書において、ソース電極及びドレイン電極には特に区別はなく、トランジスタの動作における便宜的な呼び名である。また、ソース電極108a及びドレイン電極108bに用いる導電層は、導電性の金属酸化物としてもよい。導電性の金属酸化物としては、酸化インジウムIn2O3、酸化スズSnO2、酸化亜鉛ZnO、酸化インジウムスズIn2O3―SnO2、ITOと略記する、酸化インジウム亜鉛In2O3―ZnOまたはこれらの金属酸化物材料に酸化シリコンを含ませたものを用いる。ここで、ソース電極108a及びドレイン電極108bと酸化物半導体層106の間にソース電極108a及びドレイン電極108bよりも高抵抗、かつ酸化物半導体層106よりも低抵抗な導電層を設けてもよい。該導電層は、ソース電極108a及びドレイン電極108bと酸化物半導体層106の接触抵抗を低減できる材料とする。または、導電層は酸化物半導体層106からほとんど酸素を引き抜かない材料を用いる。該導電層を設けることで、酸化物半導体層106から酸素が引き抜かれることによる酸化物半導体層106の低抵抗化を抑制し、かつソース電極108a及びドレイン電極108bの酸化物が形成されることによる接触抵抗の増大を抑制できる。あるいは、ソース電極108a及びドレイン電極108bとして、酸化物半導体層106からほとんど酸素を引き抜かない材料を用いる場合、上述の導電層を省略しても構わない。ゲート絶縁層112は、絶縁層102と同様の構成としてもよく、加熱により酸素を放出する絶縁層であることが好ましい。このとき、トランジスタのゲート絶縁層として機能することを考慮して、イットリア安定化ジルコニア、酸化ハフニウムまたは酸化アルミニウムなどの比誘電率が高い材料を採用してもよい。また、ゲート耐圧や酸化物半導体との界面状態などを考慮し、酸化シリコン、酸化窒化シリコンまたは窒化シリコンに、イットリア安定化ジルコニア、酸化ハフニウムまたは酸化アルミニウムなどの比誘電率の高い材料を積層してもよい。ゲート電極114は、例えば、モリブデン、チタン、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウムなどの金属材料、これらの窒化物、またはこれらを主成分とする合金材料を用いる。なお、ゲート電極114は、単層構造としてもよいし、積層構造としてもよい。トランジスタ151上には、さらに保護絶縁層及び配線が設けられていてもよい。保護絶縁層は、絶縁層102と同様の構成としてもよい。また、ソース電極108aやドレイン電極108bと配線とを電気的に接続させるために、絶縁層102、ゲート絶縁層112などには開口部が設けられていてもよい。また、酸化物半導体層106の下方に、さらに、第2のゲート電極を有していてもよい。なお、酸化物半導体層106は島状に加工されていることが好ましいが、島状に加工されていなくてもよい。なお、チャネル長Lは、図1Aのソース電極108a及びドレイン電極108bのA-B方向における間隔をいう。また、チャネル幅Wは、ソース電極108a及びドレイン電極108bのC-D方向における幅をいう。図示されていないが、酸化物半導体層106がゲート電極114よりも内側に収まっていてもよい。以下、図2A乃至図2Eを用いて、図1に示すトランジスタ151の作製工程の一例について説明する。まず、基板100を準備する。このとき、基板100に第1の熱処理を行うと好ましい。第1の熱処理の温度は、基板に吸着または含有される水素を脱離させることが可能な温度がよく、代表的には100°C以上基板歪み点未満である。第1の熱処理の時間は、1分以上72時間以下である。第1の熱処理によって、基板表面に吸着する水素を含む分子などを低減できる。第1の熱処理は、水素を含まない雰囲気で行う。好ましくは1×10-4Pa以下の高真空中で行う。基板100の材質などに大きな制限はないが、少なくとも、後の熱処理に耐えうる程度の耐熱性を有している必要がある。例えば、ガラス基板、セラミック基板、石英基板、サファイア基板などを、基板100として用いてもよい。また、シリコンや炭化シリコンなどの単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウムなどの化合物半導体基板、SOI基板などを適用することも可能であり、これらの基板上に半導体素子が設けられたものを、基板100として用いてもよい。また、基板100として、可撓性基板を用いてもよい。可撓性基板上にトランジスタを設ける場合、可撓性基板上に直接的にトランジスタを作製してもよいし、他の基板にトランジスタを作製した後、これを剥離し、可撓性基板に転置してもよい。なお、トランジスタを剥離し、可撓性基板に転置するためには、上記他の基板とトランジスタとの間に剥離層を設けるとよい。次に、基板100上に絶縁層102を成膜する。絶縁層102の成膜方法は、例えば、プラズマCVD法やスパッタリング法などを用いる。加熱により酸素を放出する絶縁層の成膜にはスパッタリング法を用いることが好ましい。絶縁層102の合計の膜厚は、50nm以上、好ましくは200nm以上とする。絶縁層102を厚く設けることによって、絶縁層102からの酸素放出量を増加させることができる。あるいは、絶縁層102を厚く設けることによって、基板100及び絶縁層102における界面の吸着水素の拡散による影響を低減できる。吸着水素の拡散による影響を低減できる理由は、水素の拡散源である基板100及び絶縁層102の界面から酸化物半導体層106までの物理的な距離が長くなるためである。スパッタリング法を用いて加熱により酸素を放出する絶縁層を成膜するには、成膜ガスとして、酸素と希ガスの混合ガスを用いる場合、希ガスに対して酸素の混合割合を高めるとよい。例えば、全ガス中の酸素の濃度を6以上100未満にするとよい。なお、好ましくは成膜ガスとして酸素ガスのみを用いる。例えば、石英好ましくは合成石英をターゲットに用い、基板温度30°C以上450°C以下好ましくは70°C以上200°C以下、基板とターゲットの間の距離T-S間距離を20mm以上400mm以下好ましくは40mm以上200mm以下、圧力を0.1Pa以上4Pa以下好ましくは0.2Pa以上1.2Pa以下、高周波電源を0.5kW以上12kW以下好ましくは1kW以上5kW以下、成膜ガス中のO2/O2Ar割合を1以上100以下好ましくは6以上100以下として、RFスパッタリング法によって酸化シリコン層を成膜する。なお、石英好ましくは合成石英ターゲットに代えてシリコンターゲットを用いることもできる。なお、成膜ガスとしては、酸素または、酸素及びアルゴンの混合ガスを用いて行う。次に、絶縁層102上に酸化物半導体層を成膜し、加工して島状の酸化物半導体層106を形成する図2A参照。。なお、第1の熱処理を行う場合、第1の熱処理から酸化物半導体層の成膜までを大気暴露せずに行うと好ましい。より好ましくは、真空を破らずに行う。第1の熱処理から酸化物半導体層の成膜までを大気暴露せずに行うことによって、基板表面の汚染及び水素を含む分子の吸着を抑制でき、その後の熱処理による酸化物半導体層への水素の拡散を低減できる。次に、第2の熱処理を行ってもよい。第2の熱処理の温度は、加熱により酸素を放出する絶縁層から酸化物半導体層に酸素を供給することが可能な温度であることが好ましく、代表的には150°C以上基板100の歪み点未満とする。第2の熱処理によって、絶縁層102から酸素が放出され、絶縁層102及び酸化物半導体層の界面準位、並びに酸化物半導体層の酸素欠損を低減させることができる。なお、第2の熱処理は、酸化物半導体層の成膜後であればどのタイミングで行ってもよい。また、複数回行ってもよい。第2の熱処理は、酸化性ガス雰囲気下、もしくは不活性ガス雰囲気下とする。処理時間は1分以上72時間以下とする。第2の熱処理によって、酸化物半導体層の酸素欠損が低減する。また、基板表面に存在する水素の拡散の影響を低減することができるため、作製するトランジスタはノーマリーオフの特性となる。熱処理装置は電気炉に限られず、加熱されたガスなどの媒体からの熱伝導または熱輻射によって、被処理物を加熱する装置を用いてもよい。例えば、GRTAGasRapidThermalAnneal装置、LRTALampRapidThermalAnneal装置などのRTARapidThermalAnneal装置を用いる。LRTA装置は、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのランプから発する光電磁波の輻射によって、被処理物を加熱する装置である。GRTA装置は、高温のガスを用いて熱処理を行う装置である。ガスとしては、アルゴンなどの希ガスまたは窒素のような、熱処理によって被処理物と反応しない不活性ガスが用いられる。なお、不活性ガスとは、窒素または希ガスを主成分とする雰囲気であって、水、水素などが含まれないことが好ましい。例えば、熱処理装置に導入する窒素や、ヘリウム、ネオン、アルゴンなどの希ガスの純度を、6N99.9999以上、好ましくは7N99.99999以上即ち、不純物濃度が1ppm以下、好ましくは0.1ppm以下とする。不活性ガス雰囲気とは、不活性ガスを主成分とする雰囲気で、反応性ガスが10ppm未満である雰囲気のことである。反応性ガスとは、半導体や金属などと反応するガスのことをいう。なお、酸化性ガスとは、酸素、オゾンまたは亜酸化窒素などであって、水、水素などが含まれないことが好ましい。例えば、熱処理装置に導入する酸素、オゾン、亜酸化窒素の純度を、6N99.9999以上、好ましくは7N99.99999以上即ち、不純物濃度が1ppm以下、好ましくは0.1ppm以下とする。酸化性ガス雰囲気には、酸化性ガスを不活性ガスと混合して用いてもよく、酸化性ガスが少なくとも10ppm以上含まれるものとする。酸化物半導体層は、例えば、スパッタリング法、真空蒸着法、パルスレーザ堆積法、CVD法などを用いて成膜する。また、酸化物半導体層の厚さは、3nm以上50nm以下とすることが好ましい。酸化物半導体層を厚くしすぎると例えば、厚さを100nm以上、短チャネル効果の影響が大きくなり、サイズの小さなトランジスタでノーマリーオンの特性になるおそれがあるためである。本実施の形態では、酸化物半導体層を、In-Ga-Zn-O系の酸化物ターゲットを用いたスパッタリング法によって成膜する。In-Ga-Zn-O系の酸化物ターゲットとしては、例えば、組成比として、In2O3:Ga2O3:ZnO=1:1:1[mol数比]の酸化物ターゲットを用いる。なお、ターゲットの材料及び組成を上述したものに限定する必要はない。例えば、In2O3:Ga2O3:ZnO=1:1:2[mol数比]の組成比の酸化物ターゲットを用いることもできる。酸化物ターゲットの相対密度は、90以上100以下、好ましくは95以上99.9以下とする。相対密度の高い金属酸化物ターゲットを用いることによって、成膜する酸化物半導体層を緻密な層とすることができるためである。例えば、酸化物半導体層は、次のように成膜する。ただし、次の方法に限定されるわけではない。成膜条件の一例として、基板とターゲットの間との距離を60mm、圧力を0.4Pa、直流DC電源を0.5kW、成膜雰囲気をアルゴンと酸素の混合雰囲気酸素流量比率33とする。なお、パルスDCスパッタリング法を用いると、成膜時に発生する粉状物質パーティクル、ごみともいうが軽減でき、厚さの分布も均一となるため好ましい。次に、酸化物半導体層106上にソース電極及びドレイン電極となる導電層を成膜する。該導電層を加工してソース電極118a及びドレイン電極118bを形成する図2B参照。。なお、ここで形成されるソース電極118aの端部とドレイン電極118bの端部との間隔によって、トランジスタのチャネル長Lが決定されることになる。ソース電極118a及びドレイン電極118bの加工は、フォトリソグラフィ法によって形成したレジストマスクを用い、ドライエッチング法によって行う。レジストマスクを後退させながらエッチングを行うことで、ソース電極118a及びドレイン電極118bの端部がテーパー角を有する。当該エッチングに用いるレジストマスク形成時の露光には、紫外線やKrFレーザ光やArFレーザ光などを用いるとよい。なお、チャネル長L=25nm未満となるように露光を行う場合には、例えば、数nm~数十nmと極めて波長が短い超紫外線ExtremeUltravioletを用いて、レジストマスク形成時の露光を行うとよい。超紫外線による露光は、解像度が高く焦点深度も大きい。したがって、後に作製されるトランジスタのチャネル長Lを短くできるため、回路の動作の高速化が可能となる。また、多階調マスクによって形成されたレジストマスクを用いてエッチングを行ってもよい。多階調マスクを用いて形成されたレジストマスクは、複数の厚さを有する形状となり、アッシングによってさらに形状を変形させることができるため、異なるパターンに加工する複数のエッチング工程に用いることが可能である。このため、一枚の多階調マスクによって、少なくとも二種類以上の異なるパターンに対応するレジストマスクを形成することができる。つまり、工程の簡略化が可能となる。なお、ソース電極118a及びドレイン電極118bの加工の際に、酸化物半導体層106の一部がエッチングされ、溝部凹部を有する酸化物半導体層となることもある。次に、ソース電極118a及びドレイン電極118bに対し、プラズマ処理を行い、上端部が曲面形状を有するソース電極108a及びドレイン電極108bを形成する図2C参照。。プラズマは、希ガス、窒素、酸素及び酸化窒素を一以上含む雰囲気にて生成する。該プラズマを用いてソース電極118a及びドレイン電極118bの表面を処理することによって、上端部を曲面形状とすることができる。好ましくは、反応性の少ない希ガスを用いる。例えば、前述のプラズマを含むチャンバーにて、ソース電極118a及びドレイン電極118bに対し陽イオンが加速されるよう基板ホルダにバイアスを印加すればよい。例えば、ドライエッチング装置、CVD装置またはスパッタリング装置などを用いてもよい。例えば、スパッタリング装置を用いて、逆スパッタ法によって行ってもよい。逆スパッタの方法は、基板側に印加するRF電力を50W以上300W以下とし、スパッタ圧力を0.2Pa以上10Pa以下、スパッタガスをアルゴンガスに代表される希ガスとすればよい。処理時間は0.5分以上20分以下とする。プラズマ処理は、処理時間が短すぎるとソース電極118a及びドレイン電極118bの断面形状における上端を曲面形状とする効果が得られない。また、処理時間が長すぎると酸化物半導体層106、ソース電極108a及びドレイン電極108bが薄膜化してしまう。ソース電極及びドレイン電極の表面に対し陽イオンを衝突させることで、上端部の角を取り、曲面形状とすることができる。これは、陽イオンが垂直に入射するとスパッタ率が極小値をとり、0°または180°に近いほどスパッタ率が大きくなる関係から容易に理解できる。つまり、基板に対して陽イオンを垂直に入射させるとき述べるまでもないが、スパッタリング法では、電極と基板を対向して設置したとしても、基板に対して垂直成分のみ入射するわけではなく、ある程度の角度の広がりを持つ。、ソース電極及びドレイン電極の上面においては、最もスパッタ率が小さくなり、反対にソース電極及びドレイン電極の側面部においては、スパッタ率が大きくなる。このとき、ソース電極及びドレイン電極の下端部に近づくに連れて陽イオンの衝突頻度が下がり、スパッタリングされにくくなる。そのため、ソース電極及びドレイン電極の上端部が最もスパッタリングされ、角の取れた曲面形状となる。この傾向は、ソース電極及びドレイン電極の幅に対する厚さが大きいほど顕著となる。なお、曲面形状になると共に、テーパー角の角度θを小さくすることができる。こうすることで、ソース電極及びドレイン電極の上端部の曲率半径を、ソース電極及びドレイン電極の厚さの1/100以上1/2以下とすることができる。このような形状とすることで、積層するゲート絶縁層112のソース電極及びドレイン電極の上端部における電界集中を緩和でき、信頼性の高いトランジスタを作製することができる。このとき、ソース電極118a及びドレイン電極118b、並びに酸化物半導体層106の表面は、プラズマ処理によって平坦化される。これは、プラズマ処理によって凸部が優先的にエッチングされるためである。平坦化によって、その後に形成するゲート絶縁層112との界面状態が良好になり、凹凸に由来するトランジスタの不良を低減することができる。なお、酸化物半導体層、ソース電極及びドレイン電極の平均面粗さRaは0.5nm以下とすることが好ましい。なお平均面粗さRaはJISB0601で定義されている中心線平均粗さを面に対して適用できるよう三次元に拡張したものであり、基準面から指定面までの偏差の絶対値を平均した値と表現でき、数式1にて定義される。なお、数式1において、S0は、測定面座標x1,y1x1,y2x2,y1x2,y2で表される4点によって囲まれる長方形の領域の面積を指し、Z0は測定面の平均高さを指す。次に、ソース電極108a及びドレイン電極108bを覆い、かつ、酸化物半導体層106の一部と接するように、ゲート絶縁層112を設ける図2D参照。。ゲート絶縁層112は、例えば、スパッタリング法またはプラズマCVD法などによって成膜する。ゲート絶縁層112の合計の膜厚は、好ましくは1nm以上300nm以下、より好ましくは5nm以上50nm以下とする。ゲート絶縁層112が厚いほど短チャネル効果が顕著となり、しきい値電圧がマイナスシフトしやすい。また、ゲート絶縁層112が5nm以下となるとトンネル電流によるリーク電流が増大する。その後、ゲート電極114を形成する図2E参照。。ゲート電極114は、例えば、スパッタリング法、蒸着法または塗布法などでゲート電極114となる導電層を成膜し、該導電層をレジストマスクを用いたエッチングによって加工して形成する。以上の工程でトランジスタ151を作製することができる。なお、酸化物半導体層のバックチャネルが大気、水分、薬液及びプラズマに曝されることがないことでバックチャネルの清浄度が保たれるため、安定した電気的特性のトランジスタを作製することができる。本実施の形態を適用することにより、電気的特性の安定した、信頼性の高いトランジスタを提供することができる。実施の形態2本実施の形態では、トランジスタ151と異なる半導体装置の例として、トップゲートボトムコンタクト型であるトランジスタ152について説明する。トランジスタ152は、ソース電極及びドレイン電極に対するプラズマ処理と、酸化物半導体層の成膜とを真空を破らずに行って作製することができる。図3Aはトランジスタ152の上面図であり、図3B及び図3Cはそれぞれ、図3Aの一点鎖線A-B及び一点鎖線C-Dにおける断面図である。なお、図3Aでは、煩雑になることを避けるため、トランジスタ152の構成要素の一部例えば、ゲート絶縁層112などを省略している。図3に示すトランジスタ152は、基板100、絶縁層102、酸化物半導体層106、端部が角度θであるテーパー角を有し、かつ上端部が曲面形状104を有するソース電極108a及びドレイン電極108b、ゲート絶縁層112、ゲート電極114を含む点で、トランジスタ151と共通している。トランジスタ152とトランジスタ151との相違は、酸化物半導体層106と、ソース電極108a及びドレイン電極108bが接続する位置である。即ち、トランジスタ152では、酸化物半導体層106の下部において、酸化物半導体層106と、ソース電極108a及びドレイン電極108bとが接している。その他の構成要素については、図1のトランジスタ151と同様である。次に、図4A乃至図4Eを用いて、図3に示すトランジスタ152の作製工程の一例について説明する。まず、基板100を準備する。このとき、基板100に第1の熱処理を行ってもよい。第1の熱処理を行う場合、第1の熱処理後、大気暴露せずに基板100上に絶縁層102を成膜すると好ましい。より好ましくは、第1の熱処理と絶縁層102の成膜は、真空を破らずに行う図4A参照。。次に、絶縁層102上に、ソース電極及びドレイン電極これと同じ層で形成される配線を含むを形成するための導電層を成膜し、当該導電層をドライエッチング法によって加工して、ソース電極118a及びドレイン電極118bを形成する図4B参照。。このとき、レジストマスクを後退させながらエッチングを行うことで、ソース電極及びドレイン電極の端部がテーパー角を有する。次に、ソース電極118a及びドレイン電極118bに対し、プラズマ処理を行い、上端部が曲面形状を有するソース電極108a及びドレイン電極108bを形成する図4C参照。。プラズマは、ヘリウム、ネオン、アルゴン、クリプトン及びキセノンなどの希ガス、並びに窒素、酸素及び亜酸化窒素などの酸化窒素を一以上含む雰囲気にて生成する。該プラズマを用いてソース電極118a及びドレイン電極118bの表面を処理することによって、上端部を曲面形状とすることができる。プラズマ処理は、処理時間が短すぎると十分な角をとる効果が得られない。また、処理時間が長すぎると絶縁層102、ソース電極108a及びドレイン電極108bが薄膜化してしまう。具体的には、ソース電極及びドレイン電極の上端部の曲率半径を、ソース電極及びドレイン電極の厚さの1/100以上1/2以下とすることができる。このような形状とすることで、積層する酸化物半導体層106及びゲート絶縁層112のソース電極及びドレイン電極の上端部における電界集中を緩和でき、信頼性の高いトランジスタを作製することができる。次に、絶縁層102、ソース電極108a及びドレイン電極108bの表面に吸着する水素を低減するために第1の熱処理と同様の熱処理を行う。その後、大気に暴露せずに酸化物半導体層を成膜する。好ましくは、該熱処理と酸化物半導体層の成膜を真空を破らずに行う。あるいは、ソース電極118a及びドレイン電極118bに対するプラズマ処理から酸化物半導体層の成膜までを真空を破らずに行ってもよい。こうすることで、プラズマ処理によってソース電極118a及びドレイン電極118b表面の酸化膜や有機汚染物などが除去された後、再び酸化膜や有機汚染物が生じることを抑制できる。ソース電極108a及びドレイン電極108bと、酸化物半導体層の界面に、ソース電極118a及びドレイン電極118bの材料の酸化膜や有機汚染物がないことによって、ソース電極108a及びドレイン電極108bと、酸化物半導体層とのコンタクト抵抗を低減でき、トランジスタのオン電流の低下を抑制できる。また、ソース電極108a及びドレイン電極108b表面の酸化膜や有機汚染物に起因して起こる、光に起因する電気的特性の劣化、または光、ゲートバイアス及び温度に起因する電気的特性の劣化を抑制できる。ここで、電気的特性の劣化とは、しきい値電圧のシフトやオン電流の低減などのことである。次に、第2の熱処理を行ってもよい。次に、酸化物半導体層を加工して、酸化物半導体層106を形成する。次に、酸化物半導体層106を覆い、かつ、ソース電極108a及びドレイン電極108bの一部と接するように、ゲート絶縁層112を設ける図4D参照。。その後、ゲート電極114を形成する図4E参照。。以上の工程でトランジスタ152を作製することができる。このように、酸化物半導体層のバックチャネルが大気、薬液及びプラズマに曝されることなくトランジスタ152を作製できる。本実施の形態を適用することにより、電気的特性の安定した、劣化が少なく、信頼性の高いトランジスタを提供することができる。以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いてもよい。実施の形態3本発明の一態様である半導体装置は、さまざまな記憶装置、電子機器遊技機も含むに適用することができる。電子機器としては、例えば、テレビジョン装置テレビまたはテレビジョン受信機ともいう、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラなどのカメラ、デジタルフォトフレーム、携帯電話機携帯電話、携帯電話装置ともいう、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げられる。上記実施の形態で説明した半導体装置を具備する電子機器の例について説明する。図5Aは、ノート型のパーソナルコンピュータであり、本体301、筐体302、表示部303、キーボード304などによって構成されている。実施の形態1または2で示した半導体装置を適用することにより、信頼性の高いノート型のパーソナルコンピュータとすることができる。図5Bは、携帯情報端末PDAであり、本体311には表示部313と、外部インターフェイス315と、操作ボタン314などが設けられている。また操作用の付属品としてスタイラス312がある。実施の形態1または2で示した半導体装置を適用することにより、より信頼性の高い携帯情報端末PDAとすることができる。図5Cは、電子書籍の一例を示している。例えば、電子書籍320は、筐体321及び筐体322の2つの筐体で構成されている。筐体321及び筐体322は、軸部325により一体とされており、該軸部325を軸として開閉動作を行うことができる。このような構成により、紙の書籍のような動作を行うことが可能となる。筐体321には表示部323が組み込まれ、筐体322には表示部324が組み込まれている。表示部323及び表示部324は、続き画面を表示する構成としてもよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とすることで、例えば右側の表示部図5Cでは表示部323に文章を表示し、左側の表示部図5Cでは表示部324に画像を表示することができる。実施の形態1または2で示した半導体装置を適用することにより、信頼性の高い電子書籍とすることができる。また、図5Cでは、筐体321に操作部などを備えた例を示している。例えば、筐体321において、電源326、操作キー327、スピーカー328などを備えている。操作キー327により、頁を送ることができる。なお、筐体の表示部と同一面にキーボードやポインティングデバイスなどを備える構成としてもよい。また、筐体の裏面や側面に、外部接続用端子イヤホン端子、USB端子など、記録媒体挿入部などを備える構成としてもよい。さらに、電子書籍320は、電子辞書としての機能を持たせた構成としてもよい。また、電子書籍320は、無線で情報を送受信できる構成としてもよい。無線により、電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすることも可能である。図5Dは、携帯型情報端末であり、筐体330及び筐体331の二つの筐体で構成されている。筐体331には、表示パネル332、スピーカー333、マイクロフォン334、ポインティングデバイス336、カメラ用レンズ337、外部接続端子338などを備えている。また、筐体330には、携帯型情報端末の充電を行う太陽電池セル340、外部メモリスロット341などを備えている。また、アンテナは筐体331内部に内蔵されている。実施の形態1または2で示した半導体装置を適用することにより、信頼性の高い携帯型情報端末とすることができる。また、表示パネル332はタッチパネルを備えており、図5Dには映像表示されている複数の操作キー335を点線で示している。なお、太陽電池セル340で出力される電圧を各回路に必要な電圧に昇圧するための昇圧回路も実装している。表示パネル332は、使用形態に応じて表示の方向が適宜変化する。また、表示パネル332と同一面上にカメラ用レンズ337を備えているため、テレビ電話が可能である。スピーカー333及びマイクロフォン334は音声通話に限らず、テレビ電話、録音、再生などが可能である。さらに、筐体330と筐体331は、スライドし、図5Dのように展開している状態から重なり合った状態とすることができ、携帯に適した小型化が可能である。外部接続端子338はACアダプタ及びUSBケーブルなどの各種ケーブルと接続可能であり、充電及びパーソナルコンピュータなどとのデータ通信が可能である。また、外部メモリスロット341に記録媒体を挿入し、より大量のデータ保存及び移動に対応できる。また、上記機能に加えて、赤外線通信機能、テレビ受信機能などを備えたものであってもよい。図5Eは、テレビジョン装置の一例を示している。テレビジョン装置360は、筐体361に表示部363が組み込まれている。表示部363により、映像を表示することが可能である。また、ここでは、スタンド365により筐体361を支持した構成を示している。実施の形態1または2で示した半導体装置を適用することにより、信頼性の高いテレビジョン装置360とすることができる。テレビジョン装置360の操作は、筐体361が備える操作スイッチや、別体のリモコン操作機により行うことができる。また、リモコン操作機に、当該リモコン操作機から出力する情報を表示する表示部を設ける構成としてもよい。なお、テレビジョン装置360は、受信機やモデムなどを備えた構成とする。受信機により一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線による通信ネットワークに接続することにより、一方向送信者から受信者または双方向送信者と受信者間、あるいは受信者間同士などの情報通信を行うことも可能である。以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いてもよい。本実施例では、走査透過型電子顕微鏡STEM:ScanningTransmissionElectronMicroscopeによって、作製した試料1及び試料2の断面形状の観察を行った。以下に試料1及び試料2の作製方法を示す。なお、特に断りがない限り、本作製工程は、試料1及び試料2のいずれにも適用される。試料1と試料2の違いは、第2のタングステン層506及び酸化窒化シリコン層504に対するプラズマ処理逆スパッタ処理の有無である。試料1は、第2のタングステン層506及び酸化窒化シリコン層504に対し逆スパッタ処理を行っておらず、試料2は第2のタングステン層506及び酸化窒化シリコン層504に対し逆スパッタ処理を行っている。図6は各試料のSTEMによる断面形状である。図6Aは、試料1を示し、図6Bは試料2を示す。以下に試料1及び試料2の作製方法を説明する。まず、基板上に第1のタングステン層502を150nmの厚さで成膜した。次に、酸化窒化シリコン層504を100nmの厚さで成膜した。次に、タングステン層を100nmの厚さで成膜し、フォトリソグラフィ法によってレジストマスクを形成し、ドライエッチング法を用いて加工し、その後レジストマスクを剥離し、第2のタングステン層506を形成した。次に、試料2のみに逆スパッタ処理を行い、上端部に曲面形状を有する形状の第2のタングステン層510を形成した。逆スパッタ処理の条件は以下に示す通りである。ガス:Ar50sccm電力:0.2kW13.56MHz圧力:0.6Pa温度:室温時間:5分次に、酸化物半導体層508を50nmの厚さで成膜した。酸化物半導体層508の成膜条件を以下に示す。ターゲット:In-Ga-Zn-OIn2O3:Ga2O3:ZnO=1:1:2[mol数比]ターゲット成膜ガス:Ar30sccm、O215sccm電力:0.5kWDC圧力:0.4PaT-S間距離:60mm成膜時基板温度:200°C以上の工程で試料1及び試料2を作製した。試料1と比べて試料2は、第2のタングステン層の上端部が曲面形状となっており、その曲率半径は10nmであった。なお、試料1のテーパー角の角度θは85°、試料2のテーパー角の角度θは79°であった。テーパー角の角度θは第2のタングステン層の側面部において、直線状になっている箇所に接線接線550、接線551を引いて、該接線の一部を斜辺として、また、第2のタングステン層の厚さを一辺として第2のタングステン層に形成される直角三角形の底辺の長さと高さから算出している。試料1は、第2のタングステン層506上に成膜した酸化物半導体層508が、第2のタングステン層506の上端部付近で薄くなっている箇所があり、不均一であることがわかった。一方、試料2は、第2のタングステン層510上に成膜した酸化物半導体層508が、第2のタングステン層510の上端部付近でも均一性よく被覆していることがわかる。本実施例では、トップゲートボトムコンタクト構造の酸化物半導体を用いたトランジスタについて説明する。本実施例では、作製した試料3及び試料4のトランジスタにおける電気的特性とその劣化について評価した。以下に試料3及び試料4の作製工程を示す。なお、特に断りがない限り、本作製工程は、試料3及び試料4のいずれにも適用される。試料3と試料4の違いは、ソース電極及びドレイン電極に対するプラズマ処理逆スパッタ処理の有無である。試料3は、ソース電極及びドレイン電極に対し逆スパッタ処理を行っておらず、試料4はソース電極及びドレイン電極に対し逆スパッタ処理を行っている。まず、ガラス基板上に窒化酸化シリコン層をプラズマCVD法によって100nmの厚さで成膜した。次に、酸化シリコン層をスパッタリング法で250nmの厚さで成膜した。なお、酸化シリコン層の成膜条件は以下に示す通りである。ターゲット:石英ターゲット成膜ガス:Ar25sccm、O225sccm電力:1.5kW13.56MHz圧力:0.4PaT-S間距離:60mm成膜時基板温度:100°C次に、酸化シリコン層上にタングステン層をスパッタリング法によって100nmの厚さで成膜した。その後、フォトリソグラフィ法によってレジストマスクを形成し、ドライエッチング法を用いてソース電極及びドレイン電極の形状に加工し、その後レジストマスクを剥離した。このとき、レジストマスクを後退させながらエッチングを行うことで、ソース電極及びドレイン電極の端部がテーパー角を有する。次に、試料4のみ、逆スパッタ法によって表面を処理した。逆スパッタ処理の条件を以下に示す。ガス:Ar50sccm電力:0.2kW13.56MHz圧力:0.6Pa温度:室温時間:3分逆スパッタ処理の後、真空を破らず、酸化物半導体層をスパッタリング法によって25nmの厚さで成膜した。酸化物半導体層の成膜条件を以下に示す。ターゲット:In-Ga-Zn-OIn2O3:Ga2O3:ZnO=1:1:2[mol数比]ターゲット成膜ガス:Ar30sccm、O215sccm電力:0.5kWDC圧力:0.4PaT-S間距離:60mm成膜時基板温度:200°C次に、酸化物半導体層を、フォトリソグラフィ法によって形成したレジストマスクを用いて、ウェットエッチングによって島状に加工した。次に、酸化物半導体層、ソース電極及びドレイン電極を覆うゲート絶縁層として酸化窒化シリコン層をプラズマCVD法によって30nmの厚さで成膜した。次に、窒化タンタル層及びタングステン層をスパッタリング法にて、それぞれ30nm及び370nmの厚さで成膜した。その後、窒化タンタル層及びタングステン層上に、フォトリソグラフィ法によってレジストマスクを形成し、ドライエッチング法によって窒化タンタル層及びタングステン層をゲート電極の形状に加工した。次に、酸化シリコン層をスパッタリング法によって300nmの厚さで成膜した。該酸化シリコン層は層間絶縁層として機能する。層間絶縁層及びゲート絶縁層をフォトリソグラフィ法によって形成したレジストマスクを用いて加工し、ゲート電極、ソース電極及びドレイン電極まで達するコンタクトホールを形成した。次に、第1のチタン層、アルミニウム層及び第2のチタン層をスパッタリング法によってそれぞれ50nm、100nm及び5nmの厚さで成膜した。その後、該第1のチタン層、アルミニウム層及び第2のチタン層を、フォトリソグラフィ法によって形成したレジストマスクを用いて、ドライエッチング法によって配線の形状に加工した。次に、各試料に対し、窒素雰囲気にて250°C、1時間の熱処理を行った。以上の工程によって、トランジスタを作製し、試料3及び試料4とした。次に、本実施例の各試料のトランジスタにおける、ドレイン電流Ids-ゲート電圧Vgs測定結果について図7に示す。測定は基板面内25ポイントで行い、それらの結果を重ね合わせて表示している。チャネル長Lは3μmであり、チャネル幅Wは20μmである。基板温度25°Cである。なお、トランジスタのソース電極とドレイン電極の間の電圧Vdsは3Vとした。ここで、図7Aは、試料3のトランジスタのIds-Vgs測定結果である。また、図7Bは試料4のトランジスタのIds-Vgs測定結果である。試料3と比べ試料4はしきい値電圧のばらつきが小さく、またオン電流の低下及びばらつきが小さい結果となった。次に、本実施例におけるBT試験について説明する。BT試験を行うトランジスタのチャネル長Lは3μmであり、チャネル幅Wは50μmである。本実施例では、まず基板温度25°Cとし、ソース電極とドレイン電極の電圧Vdsを3Vとし、トランジスタのIds-Vgs測定を行った。次に、基板ステージ温度を150°Cとし、トランジスタのソース電極を0V、ドレイン電極を0.1Vとする。次に、ゲート絶縁層に印加される電界強度が2MV/cmとなるようにゲート電極に負の電圧を印加し、そのまま1時間保持した。次に、ゲート電極の電圧を0Vとした。次に、基板温度25°Cとし、ソース電極とドレイン電極の電圧Vdsを3Vとし、トランジスタのIds-Vgs測定を行った。試料3及び試料4のトランジスタにおけるBT試験前後のIds-Vgs測定結果をそれぞれ図8A及び図8Bに示す。図8Aにおいて、実線1002はBT試験前の試料3のトランジスタにおけるIds-Vgs測定結果であり、実線1004はBT試験後の試料3のトランジスタにおけるIds-Vgs測定結果である。BT試験前と比べ、BT試験後のしきい値電圧はプラス方向に1.16V変動した。図8Bにおいて、実線1012はBT試験前の試料4のトランジスタにおけるIds-Vgs測定結果であり、実線1014はBT試験後の試料4のトランジスタにおけるIds-Vgs測定結果である。BT試験前と比べ、BT試験後のしきい値電圧はプラス方向に0.71V変動した。同様に、試料内の測定するトランジスタを替えて、基板温度25°Cとし、ソース電極とドレイン電極の電圧Vdsを3Vとし、トランジスタのIds-Vgs測定を行った。トランジスタのチャネル長Lは3μmであり、チャネル幅Wは50μmである。次に、基板ステージ温度を150°Cとし、トランジスタのソース電極を0V、ドレイン電極を0.1Vとした。次に、ゲート絶縁層に印加される電界強度が2MV/cmとなるようにゲート電極に正の電圧を印加し、そのまま1時間保持した。次に、ゲート電極の電圧を0Vとした。次に、基板温度25°Cとし、ソース電極とドレイン電極の電圧Vdsを3Vとし、トランジスタのIds-Vgs測定を行った。試料3及び試料4のトランジスタにおけるBT試験前後のIds-Vgs測定結果をそれぞれ図9A及び図9Bに示す。図9Aにおいて、実線1022はBT試験前の試料3のトランジスタにおけるIds-Vgs測定結果であり、実線1024はBT試験後の試料3のトランジスタにおけるIds-Vgs測定結果である。BT試験前と比べ、BT試験後はIds-Vgsカーブがいびつになり、オン電流が低下した。図9Bにおいて、実線1032はBT試験前の試料4のトランジスタにおけるIds-Vgs測定結果であり、実線1034はBT試験後の試料4のトランジスタにおけるIds-Vgs測定結果である。BT試験前と比べ、BT試験後のしきい値電圧はマイナス方向に0.22V変動した。次に、本実施例における光劣化試験について説明する。光劣化試験を行うトランジスタのチャネル長Lは3μmであり、チャネル幅Wは50μmである。基板温度25°Cとし、ソース電極とドレイン電極の電圧Vdsを3Vとした。本実施例では、まず暗状態とし、トランジスタのIds-Vgs測定を行い、次に、明状態でトランジスタのIds-Vgs測定を行った。図10に本実施例で用いた光のスペクトルを示す。なお、明状態とは、前述のスペクトルを有する光を36klxの照度で照射した状態である。図11Aにおいて、実線1042は試料3のトランジスタの暗状態におけるIds-Vgs測定結果であり、実線1044は試料3のトランジスタの明状態におけるIds-Vgs測定結果である。BT試験前から比べ、BT試験後のしきい値電圧はマイナス方向に0.05V変動した。図11Bにおいて、実線1052は試料4のトランジスタの暗状態におけるIds-Vgs測定結果であり、実線1054は試料4のトランジスタの明状態におけるIds-Vgs測定結果である。BT試験前から比べ、BT試験後のしきい値電圧はマイナス方向に0.01V変動した。上述の通り、本実施例の試料4のトランジスタは、基板面内のしきい値電圧のばらつきが小さく、また、BT試験前後及び光照射時における電気的特性の劣化が小さいことがわかる。"