"第1伝送線路および前記第1伝送線路と対をなす第2伝送線路、第1伝送線路に直列接続される第1コイル素子および第2コイル素子、ならびに、前記第2伝送線路に直列接続される第3コイル素子および第4コイル素子を備え、前記第3コイル素子は前記第1コイル素子に結合し、前記第4コイル素子は前記第2コイル素子に結合し、ノーマルモード電流が流れるときに、前記第1コイル素子および前記第2コイル素子を通る磁束が閉ループを形成する第1閉磁路を構成し、前記第3コイル素子および前記第4コイル素子を通る磁束が閉ループを形成する第2閉磁路を構成し、コモンモード電流が流れるときに、前記第1コイル素子、前記第2コイル素子、前記第3コイル素子および前記第4コイル素子を通る磁束が閉ループを形成する第3閉磁路を構成するように、前記第1コイル素子、前記第2コイル素子、前記第3コイル素子および前記第4コイル素子は、巻回方向および接続の向きが定められている、コモンモードチョークコイル。前記第1コイル素子および前記第2コイル素子は、前記第1コイル素子および前記第2コイル素子の巻回軸が平行になるように配置されていて、前記第3コイル素子および前記第4コイル素子は、前記第3コイル素子および前記第4コイル素子の巻回軸が平行になるように配置されている、請求項1に記載のコモンモードチョークコイル。前記第1コイル素子および前記第3コイル素子は、前記第1コイル素子および前記第3コイル素子の巻回軸を共有するようにこの巻回軸方向に隣接配置されていて、前記第2コイル素子および前記第4コイル素子は、前記第2コイル素子および前記第4コイル素子の巻回軸を共有するようにこの巻回軸方向に隣接配置されている、請求項1または2に記載のコモンモードチョークコイル。前記第1コイル素子、前記第2コイル素子、前記第3コイル素子および前記第4コイル素子は、複数の誘電体層が積層された積層体内に配置された導体パターンおよび層間を接続するビア導体で構成されている、請求項1~3のいずれかに記載のコモンモードチョークコイル。前記第1コイル素子および前記第2コイル素子を構成する導体パターンと、前記第3コイル素子および前記第4コイル素子を構成する導体パターンとの間に磁性体層が配置されている、請求項4に記載のコモンモードチョークコイル。前記積層体に、前記第1伝送線路または前記第2伝送線路につながるESD保護素子が構成された、請求項4または5に記載のコモンモードチョークコイル。コモンモードチョークコイルを備えた高周波部品において、前記コモンモードチョークコイルは、第1伝送線路および前記第1伝送線路と対をなす第2伝送線路、第1伝送線路に直列接続される第1コイル素子および第2コイル素子、ならびに、前記第2伝送線路に直列接続される第3コイル素子および第4コイル素子を備え、前記第3コイル素子は前記第1コイル素子に結合し、前記第4コイル素子は前記第2コイル素子に結合し、ノーマルモード電流が流れるときに、前記第1コイル素子および前記第2コイル素子を通る磁束が閉ループを形成する第1閉磁路を構成し、前記第3コイル素子および前記第4コイル素子を通る磁束が閉ループを形成する第2閉磁路を構成し、コモンモード電流が流れるときに、前記第1コイル素子、前記第2コイル素子、前記第3コイル素子および前記第4コイル素子を通る磁束が閉ループを形成する第3閉磁路を構成するように、前記第1コイル素子、前記第2コイル素子、前記第3コイル素子および前記第4コイル素子は、巻回方向および接続の向きが定められていることを特徴とする高周波部品。しかしながら、一般的な磁性体は、それ自身が周波数特性を有しているので、使用可能な周波数帯域に制約がある。また、特にフェライト系の磁性体セラミック材料はその焼成雰囲気に制約があり還元性雰囲気では焼成できない、使用できる導体材料が限られるという問題がある。ところで、平衡線路を用いる高速インターフェースでは、伝送信号の高速化を実現するためにIC自体の構造がESDに対して脆弱になり易い傾向がある。そのため、ESD保護素子が併用されることが多い。そこで、たとえば特許文献2や特許文献3に開示されているように、コモンモードチョークコイルとESDElectroStaticDischarge保護素子を一体化した複合デバイスも開発されている。しかしながら、ESD保護素子には比較的高電圧が印加されるため、特許文献2や特許文献3に開示されているように、チョークコイルは磁性体部に形成し、ESD保護素子は絶縁体部に形成する、といった複雑な構造を採る必要がある。本発明は、磁性体を用いることによる上述の制約を解決すべき課題とし、これらの課題を解決したコモンモードチョークコイルおよびそれを備えた高周波部品を提供することを目的としている。本発明のコモンモードチョークコイルは、第1伝送線路および前記第1伝送線路と対をなす第2伝送線路を備え、第1伝送線路に直列接続される第1コイル素子および第2コイル素子を備え、前記第2伝送線路に直列接続される第3コイル素子および第4コイル素子を備え、前記第3コイル素子は前記第1コイル素子に結合し、前記第4コイル素子は前記第2コイル素子に結合し、ノーマルモード電流が流れるときに、前記第1コイル素子および前記第2コイル素子を通る磁束が閉ループを形成する第1閉磁路を構成し、前記第3コイル素子および前記第4コイル素子を通る磁束が閉ループを形成する第2閉磁路を構成し、コモンモード電流が流れるときに、前記第1コイル素子、前記第2コイル素子、前記第3コイル素子および前記第4コイル素子を通る磁束が閉ループを形成する第3閉磁路を構成するように、前記第1コイル素子、前記第2コイル素子、前記第3コイル素子および前記第4コイル素子は、巻回方向および接続の向きが定められていることを特徴とする。本発明の高周波部品はコモンモードチョークコイルを備え、前記コモンモードチョークコイルは、第1伝送線路および前記第1伝送線路と対をなす第2伝送線路を備え、第1伝送線路に直列接続される第1コイル素子および第2コイル素子を備え、前記第2伝送線路に直列接続される第3コイル素子および第4コイル素子を備え、前記第3コイル素子は前記第1コイル素子に結合し、前記第4コイル素子は前記第2コイル素子に結合し、ノーマルモード電流が流れるときに、前記第1コイル素子および前記第2コイル素子を通る磁束が閉ループを形成する第1閉磁路を構成し、前記第3コイル素子および前記第4コイル素子を通る磁束が閉ループを形成する第2閉磁路を構成し、コモンモード電流が流れるときに、前記第1コイル素子、前記第2コイル素子、前記第3コイル素子および前記第4コイル素子を通る磁束が閉ループを形成する第3閉磁路を構成するように、前記第1コイル素子、前記第2コイル素子、前記第3コイル素子および前記第4コイル素子は、巻回方向および接続の向きが定められていることを特徴とする。本発明によれば、平衡線路を構成する第1伝送線路および第2伝送線路のそれぞれに直列接続された二つのコイル素子がそれぞれ閉磁路を構成するので、これらの閉磁路での磁気の閉じ込め効果が高い。これにともなって、第1伝送線路に接続されている二つのコイル素子と第2伝送線路に接続されている二つのコイル素子との結合度が高くなって、コモンモードノイズの除去効果の高いコモンモードチョークコイルおよびそれを備えた高周波部品が得られる。また、複数のコイル素子で構成された閉磁路を利用するため、必ずしも磁性体素体を用いる必要が無く、例えば周波数依存性の比較的小さな誘電体素体を用いることによって広帯域に亘って作用するコモンモードチョークコイルおよびそれを備えた高周波部品が得られる。さらに、磁性体層を利用することなく、誘電体層のみで構成された多層基板で、ESD保護素子を内蔵したコモンモードチョークコイルおよびそれを備えた高周波部品が得られる。《第1の実施形態》図1Aは第1の実施形態のコモンモードチョークコイルの回路図である。このコモンモードチョークコイル101は、第1ポートP1と第2ポートP2との間に直列接続される第1コイル素子L1および第2コイル素子L2を備え、第3ポートP3と第4ポートP4との間に直列接続される第3コイル素子L3および第4コイル素子L4を備える。この第1ポートP1および第2ポートP2は平衡線路の一方の線路である第1伝送線路に直列接続される。また、第3ポートP3および第4ポートP4は平衡線路の他方の線路である第2伝送線路に直列接続される。すなわち、このコモンモードチョークコイル101は平衡線路に対して直列に挿入される。ノーマルモードディファレンシャルモードの信号について、第3コイル素子L3は第1コイル素子L1に対して逆相で結合し、前記第4コイル素子は前記第2コイル素子に対して逆相で結合する。また、第2コイル素子L2は第1コイル素子L1に対して同相で結合し、第4コイル素子L4は第3コイル素子L3に対して同相で結合する。図1Bは第1の実施形態のコモンモードチョークコイル101の各コイル素子のコイル巻回軸と巻回方向を考慮して描いた図である。第1コイル素子L1および第2コイル素子L2は、この第1コイル素子L1および第2コイル素子L2の巻回軸が平行になるように隣接配置されている。また、第3コイル素子L3および第4コイル素子L4は、この第3コイル素子L3および第4コイル素子L4の巻回軸が平行になるように隣接配置されている。ノーマルモードの電流が流れると、第1コイル素子L1および第2コイル素子L2で磁束が閉ループを形成する第1閉磁路CMC1を構成し、第1コイル素子L1および第2コイル素子L2は磁界結合する。また、第3コイル素子L3および第4コイル素子L4で磁束が閉ループを形成する第2閉磁路CMC2を構成し、第3コイル素子L3および第4コイル素子L4は磁界結合する。このような結合にすることで、ノーマルモードでは、第1コイル素子L1および第2コイル素子L2により形成される第1の閉磁路CMC1を通る閉ループの磁束と、第3コイル素子L3および第4コイル素子L4により形成される第2の閉磁路CMC2を通る閉ループの磁束とは互いに反発する関係になるので、第1の閉磁路CMC1と第2の閉磁路CMC2との間に等価的な磁気障壁が生じることとなる。この閉磁路および磁気障壁については後に詳述する。なお、第1コイル素子L1と第2コイル素子L2との結合は磁界結合が支配的であるが、それらの近接配置によって電界結合が含まれていてもよい。同様に、第3コイル素子L3と第4コイル素子L4との結合は磁界結合が支配的であるが、それらの近接配置によって電界結合が含まれていてもよい。図2Aはノーマルモード電流についての、コモンモードチョークコイル101の各コイル素子の結合の仕方を示す図、図2Bはコモンモード電流についての、コモンモードチョークコイル101の各コイル素子の結合の仕方を示す図である。第1コイル素子L1および第3コイル素子L3は、第1コイル素子L1および第3コイル素子L3の巻回軸を共有するように同一直線になるようにこの巻回軸方向に隣接配置されている。また、第2コイル素子L2および第4コイル素子L4は、第2コイル素子L2および第4コイル素子L4の巻回軸を共有するように同一直線になるようにこの巻回軸方向に隣接配置されている。ノーマルモード電流が流れるとき、第1コイル素子L1および第2コイル素子L2を通る磁束が閉ループを形成する第1閉磁路CMC1を構成し、第3コイル素子L3および第4コイル素子L4を通る磁束が閉ループを形成する第2閉磁路CMC2を構成する。コモンモード電流が流れるとき、第1コイル素子L1、第2コイル素子L2、第3コイル素子L3および第4コイル素子L4を通る磁束が閉ループを形成する第3閉磁路CMC3を構成する。具体的には次のとおりである。ノーマル電流が流れるとき、図2Aに示すように、第1伝送線路SL1に図中矢印a方向の電流が流れる瞬間を考えると、第1コイル素子L1に図中矢印b方向の電流が流れるとともに、第2コイル素子L2には図中矢印c方向の電流が流れる。そして、これらの電流により、図中矢印Aで示される磁束第1閉磁路CMC1を通る磁束の閉ループが形成される。また、第2伝送線路SL2に図中矢印d方向の電流が流れ、第4コイル素子L4に図中矢印e方向の電流が流れるとともに、第3コイル素子L3には図中矢印f方向の電流が流れる。そして、これらの電流により、図中矢印Bで示される磁束第1閉磁路CMC2を通る磁束の閉ループが形成される。このように、ノーマルモード電流は、第1の閉磁路CMC1を通る閉ループの磁束と第2の閉磁路CMC2を通る閉ループの磁束とは互いに反発する関係になるので、第1の閉磁路CMC1と第2の閉磁路CMC2との間に等価的な磁気障壁MWが生じることとなる。すなわち、第1コイル素子L1と第3コイル素子L3とは結合せず、第2コイル素子L2と第4コイル素子L4とは結合しない。なお、コイル素子L1とコイル素子L3とは近接しているので、図2Aに示すような容量Ca,Cbが生じる。この容量Ca,Cbのキャパシタンスと閉磁路CMC1,CMC2のインダクタンスとにより、ノーマルモードでの伝送線路SL1,SL2の特性インピーダンスを定めることができる。例えばUSBUniversalSerialBusなどではノーマルモードの差動特性インピーダンスは100Ωとされることが多い。コモンモード電流が流れるとき、図2Bに示すように、第1伝送線路SL1に図中矢印a方向の電流が流れる瞬間を考えると、第1コイル素子L1に図中矢印b方向の電流が流れるとともに、第2コイル素子L2には図中矢印c方向の電流が流れる。また、第2伝送線路SL2に図中矢印d方向の電流が流れ、第3コイル素子L3に図中矢印e方向の電流が流れるとともに、第4コイル素子L4には図中矢印f方向の電流が流れる。そして、これらの電流により、図中矢印Cで示される磁束第3閉磁路CMC3を通る磁束の閉ループが形成される。このように、コモンモード電流は、一つの第3の閉磁路CMC3を構成するので、第1コイル素子L1、第2コイル素子L2、第3コイル素子L3および第4コイル素子L4は磁気的に結合して閉磁路CMC3を通る磁束が足し合わされて、第1コイル素子L1、第2コイル素子L2、第3コイル素子L3および第4コイル素子L4によるインピーダンスインダクタンスが生じる。そのため、コモンモード電流はコモンモードチョークコイル101で反射して殆ど透過しない。したがって、コモンモードノイズは抑制される。さらに、コモンモード電流による磁束は第3閉磁路CMC3内に形成されるので、コモンモードノイズが空中に放射されることもない。図3は第1の実施形態のコモンモードチョークコイル101の分解斜視図である。図3に示すように、基材層51b~51hに導体パターンが形成されている。基材層51bに導体パターン73が形成され、基材層51cに導体パターン72,74が形成され、基材層51dに導体パターン71,75が形成され、基材層51eに導体パターン81,85が形成され、基材層51fに導体パターン82,84が形成され、基材層51gに導体パターン83が形成され、基材層51hの下面には、ポートP1、P2,P3,P4に相当する端子61,62,63,64が形成されている。図3中の縦方向に延びる線はビア電極であり、導体パターンと導体パターンとを層間で接続する。図3において、導体パターン71~75によってコイル素子L1,L2を構成している。また、導体パターン81~85によってコイル素子L3,L4を構成している。基材層用の材料としては、HF帯用のコモンモードチョークコイルを形成する場合は渦電流損失が相対的に小さいので、磁気エネルギーの閉じ込め性の点で、磁性体材料透磁率の高い誘電体材料を用いることができるが、例えばUHF帯以上の周波数帯用のコモンモードチョークコイルを形成する場合は、高周波数領域での渦電流損失を抑えるために、電気絶縁抵抗の高い誘電体材料を用いることが好ましい。そして、本発明によれば、前述のとおり、複数のコイル素子にて構成された閉磁路を利用するため、必ずしも磁性体基材を用いることなく、誘電体素体を用いて周波数特性の小さなチョークコイルを実現できる。誘電体基材層は、高周波数帯域における損失が小さいことから、LTCCのようなセラミック誘電体層であることが好ましいが、熱硬化性樹脂あるいは熱可塑性樹脂からなる樹脂誘電体層を用いることもできる。磁性体であればフェライトセラミック材料やフェライトを含有する樹脂材料などを用いることができる。また、各コイル素子、各コイル素子を接続する配線、各コイル素子と外部端子を接続する配線等は、銅や銀等の比抵抗の小さな金属を主成分とする金属材料を用いることが好ましい。第1コイル素子L1および第2コイル素子L2を構成する導体パターン71~75と、第3コイル素子L3および第4コイル素子L4を構成する導体パターン81~85との間に磁性体層が配置されていてもよい。このことにより、渦電流損失を殆ど増大させることなく、コモンモード電流成分について、第1コイル素子L1と第3コイル素子L3との磁気的結合および第2コイル素子L2と第4コイル素子L4との磁気的結合を高めることができる。図3に示すように、第1コイル素子L1と第3コイル素子L3は、それぞれのコイル巻回軸が一致するようにコイル巻回軸が同一直線になって、コイル素子L1,L3が同軸関係になるように配置されている。同様に、第2コイル素子L2と第4コイル素子L4は、それぞれのコイル巻回軸が一致するようにコイル巻回軸が同一直線になって、コイル素子L2,L4が同軸関係になるように配置されている。すなわちコイル巻回軸が積層体の主面に対し垂直になるように、各導体パターンが基材層に形成されている。第1コイル素子L1および第2コイル素子L2は、各コイル素子の巻回軸がほぼ平行になるよう隣接配置されていることが好ましく、同様に、第3コイル素子および第4コイル素子も、各コイル素子の巻回軸がほぼ平行になるよう隣接配置されていることが好ましい。各コイル素子がこのように配置されていると、第1伝送線路および第2伝送線路それぞれにおいて、漏れ磁界の少ない閉磁路を形成することができる。図3に示したように、ノーマルモードにおいては、第1コイルL1、第2コイルL2に流れる電流と、第3コイルL3、第4コイルL4に流れる電流とは互いに逆向きになって磁気障壁が形成される。すなわち、第1コイルL1および第2コイルL2に流れる電流により生じる磁界と、第3コイルL3および第4コイルL4に流れる電流により生じる磁界とは加算されない。これにより、ノーマルモードでの第1コイルL1と第2コイルL2とによるインダクタンス、および、第3コイルL3と第4コイルL4とによるインダクタンスは共に小さい。一方、コモンモードノイズについては、第1コイルL1と第2コイルL2とによる磁界、および、第3コイルL3と第4コイルL4とによる磁界が加算されて、全体で1つの閉磁路を作る磁界結合が生じるため、L1,L2,L3,L4のトータルで大きなインダクタンス値が生じる。これにより、コモンモード成分はこの大きなインダクタンスにより抑制反射される。また、コモンモードノイズは、閉磁路内から磁場として外部に放射されることはないので、高周波のコモンモードノイズ例えば、UHF帯のコモンモードノイズが到来したときでも、コモンモードチョークコイルからノイズを輻射するようなことはない。本発明によれば、第1伝送線路と第2伝送線路に、互いに直列接続されるとともにノーマルモード信号においては全体が一つの閉磁路を構成することはなく、コモンモードノイズにおいて閉磁路を構成する2つのコイル素子をそれぞれ有しているため、この閉磁路の効果により薄くてもインダクタンス値の大きい低損失なコイルが得られる。そのため、従来よりも小型、薄型で損失が小さく、放射ノイズを最小限に抑えることができるとともに、各伝送線路の結合度を高くすることができる。その結果、コモンモードノイズ除去効果の高いコモンモードチョークコイルを実現できる。また、各閉磁路における共振周波数を調整することにより、広帯域化も容易である。本発明のコモンモードチョークコイルは、USB2.0,USB3.0やHDMI等の高速インターフェースに用いることができる。また、スイッチング周波数の高いたとえば1MHz以上電源回路や、高速たとえば転送レート600MBitsecや5GBitsecのBUSライン等に好適である。《第2の実施形態》第2の実施形態では本発明の高周波部品の例を示す。図4は第2の実施形態であるESD保護機能付きコモンモードチョークコイルの回路図である。このESD保護機能付きコモンモードチョークコイル102は、コモンモードチョークコイル101とESD保護素子ESD1,ESD2とを備えている。コモンモードチョークコイル101の構成は第1の実施形態で示したものと同じである。すなわち、第1ポートP1と第2ポートP2との間に直列接続される第1コイル素子L1および第2コイル素子L2を備え、第3ポートP3と第4ポートP4との間に直列接続される第3コイル素子L3および第4コイル素子L4を備える。第1ポートP1および第2ポートP2は平衡線路の一方の線路である第1伝送線路に直列接続され、第3ポートP3および第4ポートP4は平衡線路の他方の線路である第2伝送線路に直列接続される。第2ポートP2と第1グランドポートGND1との間にはESD保護素子ESD1が接続されている。また、第4ポートP4と第2グランドポートGND2との間にはESD保護素子ESD2が接続されている。第1ポートP1と第3ポートP3との間には例えば給電回路10が接続される。第2ポートP2と第4ポートP4との間には例えばデジタル信号回路が接続される。図5は第2の実施形態のESD保護機能付きコモンモードチョークコイル102の分解斜視図である。図5に示すように、基材層51b~51g,51k,51hに導体パターンが形成されている。基材層51bに導体パターン73が形成され、基材層51cに導体パターン72,74が形成され、基材層51dに導体パターン71,75が形成され、基材層51eに導体パターン83が形成され、基材層51fに導体パターン82,84が形成され、基材層51gに導体パターン81,85が形成されている。基材層51kには放電電極91A,91B,92A,92Bが形成され、基材層51hの下面には、ポートP1、P2,P3,P4に相当する端子61,62,63,64が形成されている。基材層51iには導体パターンが形成されていない。基材層51jには空洞部41,42が形成されている。基材層51kの放電電極91A,91Bは空洞部41の空間内で対向し、放電電極92A,92Bは空洞部42の空間内で対向する。この一対の放電電極間に放電補助粉末さらには半導体粉末が分散されていることが好ましい。そのことにより放電開始電圧は低く且つ安定化される。図5中の縦方向に延びる線はビア電極であり、導体パターンと導体パターンとを層間で接続する。図5において、導体パターン71~75によってコイル素子L1,L2を構成している。また、導体パターン81~85によってコイル素子L3,L4を構成している。第2ポートP2または第1ポートP1から第1伝送線路SL1に、保護すべき電圧を超える静電気が印加されると、空洞部41内で対向する放電電極91Aと91Bとの間で放電が生じる。このことにより、第1伝送線路SL1に印加された静電気は第1グランドポートGND1からグランドへシャントされる。同様に、第4ポートP4または第3ポートP3から第2伝送線路SL2に、保護すべき電圧を超える静電気が印加されると、空洞部42内で対向する放電電極92Aと92Bとの間で放電が生じる。このことにより、第2伝送線路SL2に印加された静電気は第2グランドポートGND2からグランドへシャントされる。このようにしてESD保護素子として作用する。前記各導体パターンには、銀や銅などの導電性材料を主成分として形成することができる。基材層51a~51gには、誘電体であればガラスセラミック材料、エポキシ系樹脂材料などを用いることができ、磁性体であればフェライトセラミック材料やフェライトを含有する樹脂材料などを用いることができる。多層セラミック基板で構成する場合、前記空洞部41,42は、焼成時に消失するペーストで形成し、これを還元性雰囲気で焼成する。フェライトセラミックは一般に還元性雰囲気では焼成できないが、本発明によれば、誘電体セラミックで多層基板を構成すればよいので、フェライトセラミックを用いることによる問題は生じない。本発明によれば、第1伝送線路と第2伝送線路に、互いに直列接続されるとともに閉磁路を構成する2つのコイル素子をそれぞれ有しているため、磁性体層を利用することなく、誘電体層のみで構成された多層基板にてESD保護素子とチョークコイルとを一体化することができる。なお、図4、図5に示した例では二つのグランドポートGND1,GND2を設けたが、共通の一つのグランドポートを設けてもよい。《第3の実施形態》図6は第3の実施形態であるESD保護機能付きコモンモードチョークコイルの回路図である。このESD保護機能付きコモンモードチョークコイル103はコモンモードチョークコイル101とESD保護素子ESDとを備えている。第2の実施形態と異なり、第1伝送線路SL1にのみESD保護素子ESDを備えている。その他の構成は第2の実施形態で示したESD保護機能付きコモンモードチョークコイル102と同じである。図6に表れているように、第2伝送線路SL2がグランドに接続される場合には、このように単一のESD保護素子を設けてもよい。《第4の実施形態》図7は第4の実施形態であるESD保護機能付きコモンモードチョークコイル104の等価回路図である。このESD保護機能付きコモンモードチョークコイル104は、コモンモードチョークコイル101とESD保護素子ESD1,ESD2とを備えている。第2の実施形態と異なり、第1ポートP1および第3ポートP3側にESD保護素子ESD1,ESD2を備えている。ポートP1に保護すべき電圧を超える静電気が印加されると、前記放電電極および放電補助電極によるESD保護素子ESD1が放電導通して低インピーダンスとなる。このことにより、ポートP1に印加された静電気はESD保護素子ESD1を介してグランドへシャントされる。同様に、ポートP3に保護すべき電圧を超える静電気が印加されると、ESD保護素子ESD2が導通して低インピーダンスとなる。このことにより、ポートP3に印加された静電気はESD保護素子ESD2を介してグランドへシャントされる。ESD保護素子ESD1,ESD2が、放電電極間の放電によりサージエネルギーを逃がす構造である場合には、図7に示すように、ESD保護素子ESD1,ESD2が静電気の入ってくる側に設けられていることが好ましい。特に、ポートP2,P4に接続される回路の入力インピーダンスが低い場合でも、コモンモードチョークコイル101はESDのような高周波成分のサージに対して高インピーダンスであるので、サージがコモンモードチョークコイルで反射し、ESD保護素子ESD1,ESD2に高電圧が掛かり、ESD保護素子ESD1,ESD2は速やかに放電電圧に達し、放電を開始する。そのため、ポートP2,P4に接続される回路へのサージの流入がより確実に防止される。なお、ESD保護素子をバリスタ非直線性抵抗特性を持つ半導体セラミックスで構成する場合には、図4に示したように、コモンモードチョークコイルの後段ポートP2,P4側にESD保護素子を設けることが好ましい。そのことにより、ESD保護素子バリスタに対する印加電圧がコモンモードチョークコイルを介することで比較的緩やかとなり、ESD保護素子バリスタ自体のESDによる永久的な破壊が防止できる。《他の実施形態》図3、図5に示した例では、各コイル素子を積層型コイルパターンで構成したが、これらは平面型コイルパターンで構成されていてもよい。なお、各伝送線路において、コイル素子の数は2つに限定されるものではなく、3以上であってもよい。例えば、第1コイル素子L1を二つのコイル素子L1a,L1bで構成し、第2コイル素子L2を二つのコイル素子L2a,L2bで構成し、第3コイル素子L3を二つのコイル素子L1a,L1bで挟み込み、第4コイル素子L4を二つのコイル素子L2a,L2bで挟込むように配置する。この構造によって、コイル素子L3とコイル素子L1a,L1bとがより密結合し、コイル素子L4とコイル素子L2a,L2bとがより密結合する。この構造により、コモンモード電流に対するインダクタンスをより高めることができる。また、漏れ磁界も少なくなる。なお、以上に示した各実施形態において、積層体の構成図で示したコイルのターン数は当然ながら例示であり、各コイル素子のタ-ン数はこれらの図に示したものに限られるものではない。"