"セラミックス製の高誘電体層を上部電極及び下部電極で挟んだ構造のコンデンサ部を内蔵し半導体素子を実装するプリント配線板であって、前記コンデンサ部の上部電極にも下部電極にも接触することなく該コンデンサ部を上下方向に貫通し該コンデンサ部よりも上方に設けられた導体層を経て前記コンデンサ部の上部電極と電気的に接続された上部電極接続部と、前記コンデンサ部の上部電極と接触せず下部電極と接触するように該コンデンサ部を上下方向に貫通する下部電極接続部と、を備えたプリント配線板。前記コンデンサ部は、前記高誘電体層を前記上部電極及び前記下部電極で挟んだ構造に別途作製され板面全体を覆う大きさの高誘電体キャパシタシートを利用して形成されている、請求項1に記載のプリント配線板。前記上部電極接続部は、前記半導体素子の電源用端子又はグランド用端子と接続され、前記下部電極接続部は、前記半導体素子のグランド用端子又は電源用端子と接続される、請求項1に記載のプリント配線板。前記上部電極接続部は、前記コンデンサ部を上下方向に貫通する部分の下端が電源用導体又はグランド用導体に接続され、前記下部電極接続部は、前記半導体素子のグランド用端子又は電源用端子と接続されると共に前記コンデンサ部を上下方向に貫通する部分の下端がグランド用導体又は電源用端子に接続される、請求項3に記載のプリント配線板。前記高誘電体層は、チタン酸バリウムBaTiO3、チタン酸ストロンチウムSrTiO3、酸化タンタルTaO3、Ta2O5、チタン酸ジルコン酸鉛PZT、チタン酸ジルコン酸ランタン鉛PLZT、チタン酸ジルコン酸ニオブ鉛PNZT、チタン酸ジルコン酸カルシウム鉛PCZT及びチタン酸ジルコン酸ストロンチウム鉛PSZTからなる群より選ばれた1種又は2種以上の金属酸化物を含んでなる原料を焼成して作製したものである、請求項1~4のいずれかに記載のプリント配線板。前記上部電極及び前記下部電極は、ベタパターンとして形成されている、請求項1~5のいずれか記載のプリント配線板。前記コンデンサ部は、前記上部電極及び前記下部電極の間の距離が10μm以下であって実質的に短絡しない距離に設定されている、請求項1~6のいずれか記載のプリント配線板。プリント配線板の製造方法であって、aセラミックス製の高誘電体層を2枚の金属箔で挟んだ構造に別途作製された高誘電体キャパシタシートを第1電気絶縁層上に貼り付ける工程と、b前記高誘電体キャパシタシートを上下方向に貫通する上部電極用シート貫通穴及び下部電極用シート貫通穴を形成する工程と、c前記両シート貫通穴を充填し且つ前記高誘電体キャパシタシートの上面を覆う第2電気絶縁層を形成する工程と、d前記第2電気絶縁層から前記上部電極まで開けられた上部電極接続用第1穴、前記第2電気絶縁層のうち前記上部電極用シート貫通穴の直上から前記第1電気絶縁層まで開けられ前記上部電極、前記高誘電体層及び前記下部電極のいずれもが内壁に露出していない上部電極接続用第2穴、及び、前記第2電気絶縁層のうち前記下部電極用シート貫通穴の直上から前記第1電気絶縁層まで開けられ前記上部電極が内壁に露出せず前記下部電極が内壁に露出する下部電極接続用穴を形成する工程と、e導体材料で前記上部電極接続用第1穴及び前記上部電極接続用第2穴を充填したうえで両者を前記第2絶縁層の上方で接続して上部電極接続部とすると共に導体材料で前記下部電極接続用穴を充填して下部電極接続部とする工程と、を含むプリント配線板の製造方法。前記bの工程では、前記下部電極用シート貫通穴を形成する際、前記上部電極を通過する部分の穴径が前記下部電極を通過する部分の穴径より大きくなるように形成する、請求項8に記載のプリント配線板の製造方法。前記dの工程では、前記上部電極接続用第2穴を、前記第2電気絶縁層のうち前記上部電極用シート貫通穴の直上から前記第1電気絶縁層内の電源用導体又はグランド用導体まで開け、前記下部電極接続用穴を、前記第2電気絶縁層のうち前記下部電極用シート貫通穴の直上から前記第1電気絶縁層内のグランド用端子又は電源用導体まで開ける、請求項8又は9に記載のプリント配線板の製造方法。前記eの工程のあと、前記上部電極接続部を前記プリント配線板に実装される半導体素子の電源用端子又はグランド用端子に接続し、前記下部電極接続部を前記半導体素子のグランド用端子又は電源用端子に接続する、請求項10に記載のプリント配線板の製造方法。前記高誘電体層は、チタン酸バリウムBaTiO3、チタン酸ストロンチウムSrTiO3、酸化タンタルTaO3、Ta2O5、チタン酸ジルコン酸鉛PZT、チタン酸ジルコン酸ランタン鉛PLZT、チタン酸ジルコン酸ニオブ鉛PNZT、チタン酸ジルコン酸カルシウム鉛PCZT及びチタン酸ジルコン酸ストロンチウム鉛PSZTからなる群より選ばれた1種又は2種以上の金属酸化物を含んでなる原料を焼成して作製したものである、請求項8~11のいずれかに記載のプリント配線板の製造方法。前記コンデンサ部は、前記上部電極及び前記下部電極の間の距離が10μm以下であって実質的に短絡しない距離に設定されている、請求項8~12のいずれか記載のプリント配線板の製造方法。しかしながら、上述した公報では、コンデンサ部113の電極層104は真下に延びるフィルドビア107を介してグランド電極111に接続されるため、ビルドアップの流れの中でコンデンサ部113を形成することはできず、図21aから図21bのように、ビルドアップの流れとは別に積層体106を作製した後これをひっくり返して基板110の電極111,112とフィルドビア107,108とを対面させる必要があり、製造工程が複雑化するという問題があった。本発明は、このような課題に鑑みなされたものであり、ビルドアップの流れの中でコンデンサ部を形成することができるプリント配線板を提供することを目的の一つとする。また、このようなプリント配線板を製造するのに適した方法を提供することを目的の一つとする。本発明は、上述の目的の少なくとも一部を達成するために以下の手段を採った。本発明のプリント配線板は、セラミックス製の高誘電体層を上部電極及び下部電極で挟んだ構造のコンデンサ部を内蔵し半導体素子を実装するプリント配線板において、前記コンデンサ部の上部電極にも下部電極にも接触することなく該コンデンサ部を上下方向に貫通し該コンデンサ部よりも上方に設けられた導体層を経て前記コンデンサ部の上部電極と電気的に接続された上部電極接続部と、前記コンデンサ部の上部電極と接触せず下部電極と接触するように該コンデンサ部を上下方向に貫通する下部電極接続部と、を備えたものである。このプリント配線板では、コンデンサ部の上部電極に接続される上部電極接続部は、コンデンサ部と接触することなくコンデンサ部を上下方向に貫通しコンデンサ部よりも上方に設けられた導体層を経て上部電極に繋がっている。また、コンデンサ部の下部電極に接続される下部電極接続部は、コンデンサ部の上部電極とは接触しないが下部電極とは接触している。このため、ビルドアップしていく流れの中で、2枚の金属箔で高誘電体層を挟んだ構造を有し後にコンデンサ部となる高誘電体キャパシタシートでもって全面を覆ったあとでも、上部電極接続部や下部電極接続部を形成することができる。あるいは、ビルドアップの流れの中で、金属箔とセラミックス製の高誘電体層と金属箔とをこの順に全面を覆うように積層したあと、上部電極接続部や下部電極接続部を形成することもできる。このように、本発明のプリント配線板によれば、ビルドアップの流れの中でコンデンサ部を形成することができる。なお、本明細書において上や下と表現することがあるが、これは相対的な位置関係を便宜的に表現したものに過ぎないので、例えば上と下を入れ替えたり上下を左右に置き換えたりしてもよい。本発明のプリント配線板において、前記コンデンサ部は、前記高誘電体層を前記上部電極及び前記下部電極で挟んだ構造に別途作製され板面全体を覆う大きさの高誘電体キャパシタシートを利用して形成されていることが好ましい。一般的にプリント配線板は200°C以下の温度条件でビルドアップされることが多いため、ビルドアップしていく流れの中で高誘電体材料を高温例えば600~950°Cで焼成してセラミックスにすることは困難なことから、別途、高誘電体材料を高温で焼成してセラミックス製の高誘電体層とすることが好ましいのである。本発明のプリント配線板において、前記上部電極接続部は、前記半導体素子の電源用端子又はグランド用端子と電気的に接続され、前記下部電極接続部は、前記半導体素子のグランド用端子又は電源用端子と電気的に接続されることが好ましい。こうすれば、半導体素子のオンオフの周波数が数GHz~数十GHz例えば3GHz~20GHzと高く電位の瞬時低下が起きやすい状況下であっても十分なデカップリング効果を奏する。この態様において、前記上部電極接続部は、前記コンデンサ部を上下方向に貫通する部分の下端が電源用導体又はグランド用導体に電気的に接続され、前記下部電極接続部は、前記半導体素子のグランド用端子又は電源用端子と電気的に接続されると共に前記コンデンサ部を上下方向に貫通する部分の下端がグランド用導体又は電源用端子に電気的に接続されることが好ましい。本発明のプリント配線板において、前記高誘電体層は、チタン酸バリウムBaTiO3、チタン酸ストロンチウムSrTiO3、酸化タンタルTaO3、Ta2O5、チタン酸ジルコン酸鉛PZT、チタン酸ジルコン酸ランタン鉛PLZT、チタン酸ジルコン酸ニオブ鉛PNZT、チタン酸ジルコン酸カルシウム鉛PCZT及びチタン酸ジルコン酸ストロンチウム鉛PSZTからなる群より選ばれた1種又は2種以上の金属酸化物を含んでなる原料を焼成して作製したものであることが好ましい。これらは誘電率が高いため、コンデンサ部の電気容量が大きくなり、十分なデカップリング効果を得やすくなる。本発明のプリント配線板において、前記上部電極及び前記下部電極は、ベタパターンとして形成されていることが好ましい。こうすれば、コンデンサ部の上部電極及び下部電極の面積を大きくすることができるため、このコンデンサ部の電気容量が大きくなる。なお、各ベタパターンは配線板の板面の略全面に設けられていることが好ましいが、略全面ではなく部分的に設けられていてもよい。本発明のプリント配線板において、前記コンデンサ部は、前記上部電極及び前記下部電極の間の距離が10μm以下であって実質的に短絡しない距離に設定されていることが好ましい。こうすれば、コンデンサ部の電極間距離が十分小さいため、このコンデンサ部の電気容量を大きくすることができる。本発明のプリント配線板の製造方法は、aセラミックス製の高誘電体層を2枚の金属箔で挟んだ構造に別途作製された高誘電体キャパシタシートを第1電気絶縁層上に貼り付ける工程と、b前記高誘電体キャパシタシートを上下方向に貫通する上部電極用シート貫通穴及び下部電極用シート貫通穴を形成する工程と、c前記両シート貫通穴を充填し且つ前記高誘電体キャパシタシートの上面を覆う第2電気絶縁層を形成する工程と、d前記第2電気絶縁層から前記上部電極まで開けられた上部電極接続用第1穴、前記第2電気絶縁層のうち前記上部電極用シート貫通穴の直上から前記第1電気絶縁層まで開けられ前記上部電極、前記高誘電体層及び前記下部電極のいずれもが内壁に露出していない上部電極接続用第2穴、及び、前記第2電気絶縁層のうち前記下部電極用シート貫通穴の直上から前記第1電気絶縁層まで開けられ前記上部電極が内壁に露出せず前記下部電極が内壁に露出する下部電極接続用穴を形成する工程と、e導体材料で前記上部電極接続用第1穴及び前記上部電極接続用第2穴を充填したうえで両者を前記第2絶縁層の上方で接続して上部電極接続部とすると共に導体材料で前記下部電極接続用穴を充填して下部電極接続部とする工程と、を含むものである。このプリント配線板の製造方法では、高誘電体キャパシタシートを第1電気絶縁層上に貼り付けたあと、この高誘電体キャパシタシートの上から上部電極用シート貫通穴及び下部電極用シート貫通穴を形成し、各シート貫通穴を充填し且つ高誘電体キャパシタシートの上面を覆う第2電気絶縁層を形成し、この第2電気絶縁層から上部電極接続用第1及び第2穴、下部電極接続用穴を形成し、導体材料で上部電極接続用第1及び第2穴を充填し両者を接続して上部電極接続部とすると共に導体材料で下部電極接続用穴を充填して下部電極接続部とする。そして、最終的に、高誘電体層を上部電極及び下部電極で挟んだ構造のコンデンサ部を内蔵したプリント配線板が得られる。このように、ビルドアップしていく流れの中で、高誘電体キャパシタシートでもって全面を覆ったあとでも、上部電極接続部や下部電極接続部を形成することができる。本発明のプリント配線板の製造方法において、前記bの工程では、前記下部電極用シート貫通穴を形成する際、前記上部電極を通過する部分の穴径が前記下部電極を通過する部分の穴径より大きくなるように形成することが好ましい。こうすれば、前記cの工程を経て前記dの工程で下部電極接続用穴を形成するとき、この下部電極接続用穴の内壁に上部電極が露出せず下部電極が露出するのを容易に具現化できる。なお、このような下部電極用シート貫通穴は、例えば、上部電極をエッチング等により所定面積分だけ除去したあと、この所定面積部分に存在する高誘電体層と下部電極をエッチング等により所定面積より小さな面積分だけで除去することにより、形成することができる。本発明のプリント配線板の製造方法において、前記dの工程では、前記上部電極接続用第2穴を、前記第2電気絶縁層のうち前記上部電極用シート貫通穴の直上から前記第1電気絶縁層内の電源用導体又はグランド用導体まで開け、前記下部電極接続用穴を、前記第2電気絶縁層のうち前記下部電極用シート貫通穴の直上から前記第1電気絶縁層内のグランド用端子又は電源用導体まで開けることが好ましい。また、前記eの工程のあと、前記上部電極接続部を前記プリント配線板に実装される半導体素子の電源用端子又はグランド用端子に電気的に接続し、前記下部電極接続部を前記半導体素子のグランド用端子又は電源用端子に電気的に接続することが好ましい。こうすれば、半導体素子のオンオフの周波数が数GHz~数十GHzと高く電位の瞬時低下が起きやすい状況下であっても十分なデカップリング効果を奏する。本発明のプリント配線板の製造方法において、前記高誘電体層は、チタン酸バリウムBaTiO3、チタン酸ストロンチウムSrTiO3、酸化タンタルTaO3、Ta2O5、チタン酸ジルコン酸鉛PZT、チタン酸ジルコン酸ランタン鉛PLZT、チタン酸ジルコン酸ニオブ鉛PNZT、チタン酸ジルコン酸カルシウム鉛PCZT及びチタン酸ジルコン酸ストロンチウム鉛PSZTからなる群より選ばれた1種又は2種以上の金属酸化物を含んでなる原料を焼成して作製したものであることが好ましい。これらは誘電率が高いため、コンデンサ部の電気容量が大きくなり、十分なデカップリング効果を得やすくなる。本発明のプリント配線板の製造方法において、前記コンデンサ部は、前記上部電極及び前記下部電極の間の距離が10μm以下であって実質的に短絡しない距離に設定されていることが好ましい。こうすれば、コンデンサ部の電極間距離が十分小さいため、このコンデンサ部の電気容量を大きくすることができる。次に、本発明の実施の形態を図面に基づいて説明する。図1は本発明の一実施形態であるプリント配線板10の概略構成を表す断面図である。本実施形態のプリント配線板10は、いわゆるビルドアップ多層プリント配線板であり、セラミックス製の高誘電体層43を下部電極41及び上部電極42で挟んだ構造のコンデンサ部40を内蔵するものであり、実装面60に形成されたグランド用パッド62及び電源用パッド64に、数GHz~数十GHzの周波数で動作する半導体素子ICチップ70のグランド用端子72及び電源用端子74がはんだバンプ76,78を介して電気的に接続されるものである。コンデンサ部40は、ビルドアップ部20の上部に形成された第1電気絶縁層31上に形成され、このコンデンサ部40の上部には第2電気絶縁層32が形成されている。ここで、ビルドアップ部20は、コア基板上に絶縁層を形成したあと層間接続しつつ導体層例えば厚みが10μmを超え20μm未満を積み上げることにより多層化した部分であるが、既に当業界において周知であるため、ここではその説明を省略する。但し、本実施形態では、ビルドアップ部20は、絶縁層23内で上下方向に延び上面にグランド用ランド21aを持つグランド用導体21と、絶縁層23内で上下方向に延び上面に電源用ランド22aを持つ電源用導体22とを備えているものとする。コンデンサ部40のうち下部電極41は、銅箔製例えば厚みが20~50μmのベタパターンであり、部分的にエッチング等で除去されているものの、第1電気絶縁層31の上面の略全面を覆っている。この下部電極41は、下部電極接続部51と電気的に接続されている。下部電極接続部51は、コンデンサ部40の上部電極42と接触せず下部電極41と接触するように、第2電気絶縁層32の上面からコンデンサ部40を上下方向に貫通しビルドアップ部20の上面に形成されたグランド用導体21のグランド用ランド21aに達している。この下部電極接続部51の上端側は配線パターン51aであり、この配線パターン51aは第2電気絶縁層32の上面に形成され、実装面60に設けられたグランド用パッド62と電気的に接続されている。このように、下部電極41は、下部電極接続部51を介してグランド用導体21及びグランド用パッド62に接続されている。ここで、下部電極接続部51は、必ずしもグランド用パッド62と同数形成する必要はない。というのは、グランド用パッド62同士を上部電極42より上方の導体層で互いに電気的に接続しておけば、グランド用パッド62に接続される下部電極接続部51が少なくとも1つ存在するだけで、すべてのグランド用パッド62がその下部電極接続部51を介してグランド用導体21に電気的に接続されることになるからである。こうすることにより、上部電極42における孔下部電極接続部51が上部電極42に接触することなく上部電極42を貫通するための孔の数が減るため、上部電極42の面積を大きくすることができる。コンデンサ部40のうち上部電極42は、銅箔製のベタパターンであり、部分的にエッチング等で除去されているものの、下部電極41と略同等の面積となるように形成されている。この上部電極42は、上部電極接続部52と電気的に接続されている。この上部電極接続部52は上部電極接続部第1~第3部52a~52cにより構成されている。そして、上部電極接続部第1部52aは、コンデンサ部40の下部電極41にも上部電極42にも接触しないように第2電気絶縁層32の上面からコンデンサ部40を上下方向に貫通してビルドアップ部20の上面に形成された電源用導体22の電源用ランド22aに達するように形成されている。また、上部電極接続部第2部52bは、第2電気絶縁層32の上面からコンデンサ部40の上部電極42に達するように形成されている。更に、上部電極接続部第3部52cは、第2電気絶縁層32の上面にて上部電極接続部第1部52aと上部電極接続部第2部52bとを電気的に接続するように形成されている。ここでは、上部電極接続部第3部52cは、配線パターンとして形成されている。また、上部電極接続部52は、上部電極接続部第3部52cが実装面60に設けられた電源用パッド64と電気的に接続され、上部電極接続部第1部52aの下端がビルドアップ部20に形成された電源用導体22と電気的に接続されている。このように、上部電極42は上部電極接続部52を介して電源用導体22と電源用パッド64に接続されている。ここで、上部電極接続部第1部52aは、必ずしも電源用パッド64と同数形成する必要はない。というのは、電源用パッド64同士を上部電極42より上方の導体層で互いに電気的に接続しておけば、電源用パッド64に接続される上部電極接続部第1部52aが少なくとも1つ存在するだけで、すべての電源用パッド64がその上部電極接続部第1部52aを介して電源用導体22に電気的に接続されることになるからである。こうすることにより、下部電極41及び上部電極42における孔上部電極接続部第1部52aが両電極41,42に接触することなく両電極41,42を貫通するための孔の数が減るため、両電極41,42の面積を大きくすることができる。コンデンサ部40のうち高誘電体層43は、高誘電体材料を高温例えば600~950°Cで焼成したセラミックス製であり、具体的にはBaTiO3、SrTiO3、TaO3、Ta2O5、PZT、PLZT、PNZT、PCZT、PSZTからなる群より選ばれた1種又は2種以上の金属酸化物を含んでなる高誘電体材料を0.1~10μmの薄膜状にしたあと焼成してセラミックスにしたものである。この高誘電体層43は、下部電極接続部51とは接触しているが、上部電極接続部52とは接触していない。グランド用パッド62は、実装面60に露出するように形成され、第2電気絶縁層32の上面に形成された絶縁層33内で上下方向に延びるバイアホール61と電気的に接続されている。このグランド用パッド62は、半導体素子70の裏面に形成されたグランド用端子72とはんだバンプ76を介して電気的に接続される。また、バイアホール61は、下部電極接続部51とグランド用パッド62とを層間接続するように形成されている。電源用パッド64は、実装面60に露出するように形成され、第2電気絶縁層32の上面に形成された絶縁層33内で上下方向に延びるバイアホール63と電気的に接続されている。この電源用パッド64は、半導体素子70の裏面に形成された電源用端子74とはんだバンプ78を介して電気的に接続される。また、バイアホール63は、上部電極接続部52と電源用パッド64とを層間接続するように形成されている。なお、実装面60にソルダーレジスト層を形成し、グランド用パッド62や電源用パッド64はこのソルダーレジスト層から外部に露出するように構成してもよい。次に、このように構成されたプリント配線板10の使用例について説明する。まず、裏面に多数のはんだバンプ76,78が配列された半導体素子70をプリント配線板10の実装面60に載置する。このとき、半導体素子70のグランド用端子72、電源用端子74、シグナル用端子図示せずがそれぞれ実装面60のグランド用パッド62、電源用パッド64、シグナル用パッド図示せずと対応するように載置する。続いて、リフローにより各端子をはんだバンプを介して各パッドに接合する。その後、プリント配線板10をマザーボード等の他のプリント配線板に接合する。このとき、予めプリント配線板10の裏面に形成されたパッドにはんだバンプを形成しておき、他のプリント配線板上の対応するパッドと接触させた状態でリフローにより接合する。ここで、半導体素子70の電源用端子74には、ビルドアップ部20の電源用導体22から上部電極接続部52、バイアホール63、電源用パッド64及びはんだバンプ78を介して電源が供給される。また、コンデンサ部40の上部電極42には、上部電極接続部52から電荷が供給される。一方、半導体素子70のグランド用端子72は、はんだバンプ76、グランド用パッド62、バイアホール61、下部電極接続部51及びビルドアップ部20のグランド用導体21を介して接地される。また、コンデンサ部40の下部電極41も、下部電極接続部51を介して接地される。したがって、コンデンサ部40の上部電極42には正の電荷が蓄えられ、下部電極41に負の電荷が蓄えられる。そして、コンデンサ部40の電気容量Cは、C=εS/dε:高誘電体層43の誘電率、S:電極面積、d:電極間距離で表されるが、本実施形態では高誘電体層43の誘電率εがチタン酸バリウム等のセラミックスであるため大きく、電極面積Sは両電極41,42がベタパターンであり配線板の板面の略全面を占めるほど大きく、電極間距離dが1μmと小さいことから、電気容量Cは十分大きな値となる。更に、コンデンサ部40は半導体素子70のほぼ直下に内蔵されているため、コンデンサ部40と半導体素子70との配線の引き回し距離はチップコンデンサ通常、実装面670のうち半導体素子70の近くに配置されると半導体素子70との配線の引き回し距離に比べて短くなる。次に、本実施形態のプリント配線板10の製造例について、図2~図19に基づいて説明する。図2~図19はコンデンサ部の作製手順を表す説明図である。ここでは、図4に示すように片面にビルドアップ部20が形成されたコア基板を用いるが、ビルドアップ部20の作製手順は周知であるため例えば2000年6月20日日刊工業新聞社発行のビルドアップ多層プリント配線板技術高木清著参照、ここではその作製手順の説明を省略し、コンデンサ部の作製手順を中心に説明する。まず、図2に示すように、高誘電体層430が2枚の銅箔410,420で挟まれた高誘電体キャパシタシート400を用意した。この高誘電体キャパシタシート400は次のようにして作製した。即ち、厚さ30~100μmの銅箔410に、BaTiO3、SrTiO3、TaO3、Ta2O5、PZT、PLZT、PNZT、PCZT、PSZTからなる群より選ばれた1種又は2種以上の金属酸化物を含んでなる高誘電体材料をロールコーター、ドクターブレード等の印刷機を用いて、厚さ0.1~10μmここでは1μmの薄膜状に印刷し未焼成層とした。印刷後、この未焼成層を真空中またはN2ガス等の非酸化雰囲気で600~950°Cの温度範囲で焼成し、高誘電体層430とした。その後、スパッタ等の真空蒸着装置を用いて高誘電体層430の上に銅層を形成し、更にこの銅層上に電解めっき等で銅を10μm程度足すことにより、銅箔420を形成した。次に、高誘電体キャパシタシート400の作製手順の別の例について以下に説明する。1乾燥窒素中において、濃度1.0モル/リットルとなるように秤量したジエトキシバリウムとビテトライソプロポキシドチタンを、脱水したメタノールと2-メトキシエタノールとの混合溶媒体積比3:2に溶解し、室温の窒素雰囲気下で3日間攪拌してバリウムとチタンのアルコキシド前駆体組成物溶液を調製した。次いで、この前駆体組成物溶液を0°Cに保ちながら攪拌し、あらかじめ脱炭酸した水を0.5マイクロリットル/分の速度で窒素気流中で噴霧して加水分解した。2このようにして作製されたゾル-ゲル溶液を、0.2ミクロンのフィルターを通し、析出物等をろ過した。3上記2で作製したろ過液を厚さ30~100μmの銅箔410後に下部電極41となる上に1500rpmで1分間スピンコートした。溶液をスピンコートした基板を150°Cに保持されたホットプレート上に3分間置き乾燥した。その後基板を850°Cに保持された電気炉中に挿入し、15分間焼成を行った。ここで、1回のスピンコート/乾燥/焼成で得られる膜厚が0.03μmとなるようゾルーゲル液の粘度を調整した。なお、下部電極141としては銅の他に、ニッケル、白金、金、銀等を用いることもできる。4スピンコート/乾燥/焼成を40回繰り返し1.2μmの高誘電体層430を得た。5その後、スパッタ等の真空蒸着装置を用いて高誘電体層430の上に銅層を形成し更にこの銅層上に電解めっき等で銅を10μm程度足すことにより、銅箔420後に上部電極42をなすを形成した。このようにして、高誘電体キャパシタシート400を得た。誘電特性は、INPEDANCE/GAINPHASEANALYZERヒューレットパッカード社製、品名:4194Aを用い、周波数1kHz、温度25°C、OSCレベル1Vという条件で測定したとことろ、その比誘電率は、1,850であった。なお、真空蒸着は銅以外に白金、金等の金属層を形成してもよいし、電解めっきも銅以外にニッケル、スズ等の金属層を形成してもよい。また、高誘電体層をチタン酸バリウムとしたが、他のゾル-ゲル溶液を用いることで、高誘電体層をチタン酸ストロンチウムSrTiO3、酸化タンタルTaO3、Ta2O5、チタン酸ジルコン酸鉛PZT、チタン酸ジルコン酸ランタン鉛PLZT、チタン酸ジルコン酸ニオブ鉛PNZT、チタン酸ジルコン酸カルシウム鉛PCZT及びチタン酸ジルコン酸ストロンチウム鉛PSZTのいずれかにすることも可能である。なお、高誘電体キャパシタシート400のその他の作製方法として、以下の方法もある。即ち、チタン酸バリウム粉末富士チタン工業株式会社製、HPBTシリーズを、チタン酸バリウム粉末の全重量に対して、ポリビニルアルコール5重量部、純水50重量部および溶剤系可塑剤としてフタル酸ジオクチルまたはフタル酸ジブチル1重量部の割合で混合されたバインダ溶液に分散させ、これをロールコータ、ドクターブレード、αコータ等の印刷機を用いて、厚さ30~100μmの銅箔410後に下部電極41となるに、厚さ5~7μm程度の薄膜状に印刷し、60°Cで1時間、80°Cで3時間、100°Cで1時間、120°Cで1時間、150°Cで3時間乾燥し未焼成層とする。BaTiO3以外にSrTiO3、TaO3、Ta2O5、PZT、PLZT、PNZT、PCZT、PSZTからなる群より選ばれた1種又は2種以上の金属酸化物を含んでなるペーストをロールコータ、ドクターブレード等の印刷機を用いて、厚さ0.1~10μmの薄膜状に印刷、乾燥し未焼成層としてもよい。印刷後、この未焼成層を600~950°Cの温度範囲で焼成し、高誘電体層430とする。その後、スパッタ等の真空蒸着装置を用いて高誘電体層430の上に銅層を形成し更にこの銅層上に電解めっき等で銅を10μm程度足すことにより、銅箔420後に上部電極42をなすを形成する。なお、真空蒸着は銅以外に白金、金等の金属層を形成してもよいし、電解めっきも銅以外にニッケル、スズ等の金属層を形成してもよい。その他、チタン酸バリウムをターゲットにしたスッパタ法でも可能である。このようにして得られた高誘電体キャパシタシート400の片側の銅箔410をエッチングにより薄膜化して厚さ20~50μmとし、エッチング後の銅箔410の表面下面を粗化した図3参照。続いて、ビルドアップ部20が形成されたコア基板図示略を用意し、ビルドアップ部20の上面全体を覆うようにBステージ未硬化の熱硬化性樹脂シート310を積層したあと、先ほどの高誘電体キャパシタシート40051mm×51mmのうち表面粗化を施した銅箔410を熱硬化性樹脂シート310上に貼り付け、その後熱硬化性樹脂シート310を完全に熱硬化させた図4参照。なお、ビルドアップ部20は、絶縁層23内にて上下方向に延設されたグランド用導体21及び電源用導体22と、ビルドアップ部20の上面に形成されグランド用導体21に電気的に接続されたグランド用ランド21aと、ビルドアップ部20の上面に形成され電源用導体22に電気的に接続された電源用ランド22aとを備えたものとした。続いて、銅箔420をエッチングにより薄膜化して厚さ20~30μmとし図5参照、この銅箔420上に感光レジストであるドライフィルムをラミネートしたあとパターンマスクを通して露光、現像することによりパターン化したレジスト312を形成した図6参照。このパターン化は、ビルドアップ部20のグランド用導体21の直上に当たる部分と電源用導体22の直上に当たる部分が除去されるように行い、その結果、グランド用ランド21aの直上にレジスト開口部312-1が形成され、電源用ランド22aの直上にレジスト開口部312-2が形成された。その後、レジスト開口部312-1,312-2内の銅箔420をエッチングにより除去した図7参照。このエッチングは、外部に露出している銅箔420のみが除去され直下の高誘電体層430は除去されないように、エッチャントとして硫酸と過酸化水素の混合液を使用した。なお、ここでも、感光レジストとしてドライフィルムを用いたが、液状レジストを用いてもよい。続いて、レジスト312を除去し図8参照、再び感光レジストであるドライフィルムをラミネートしたあとパターンマスクを通して露光、現像することによりパターン化したレジスト314を形成した図9参照。このパターン化は、外部に露出していた高誘電体層430のうち、内周領域Ainをドライフィルムで覆わないようにし外周領域Aexをドライフィルムで覆うように行い、その結果、グランド用ランド21aの直上にレジスト開口部314-1を形成され、電源用ランド22aの直上にレジスト開口部314-2が形成された。その後、レジスト開口部314-1,314-2内の高誘電体層430をエッチングにより除去した図10参照。このエッチングは、高誘電体層430のみが除去され直下の銅箔410は除去されないように、エッチャントとして塩酸を使用した。続いて、レジスト開口部314-1,314-2内の銅箔410をエッチングにより除去した図11参照。このエッチングは、エッチャントとして塩化銅エッチャントを使用した。なお、ここでも、感光レジストとしてドライフィルムを用いたが、液状レジストを用いてもよい。また、図9におけるレジスト開口部314-1,314-2内の高誘電体層430と銅箔410とを同時にエッチングしてもよい。その後、レジスト314を除去した図12参照。これにより、高誘電体キャパシタシート400には、グランド用導体21及び電源用導体22の直上にそれぞれシート貫通穴401,402が形成されたことになる。このうち、グランド用導体21の直上のシート貫通穴401は、銅箔410と高誘電体層430を貫通する部分は径が小さく銅箔420を貫通する部分は径が大きく形成され、電源用導体22の直上のシート貫通穴402は、銅箔410と高誘電体層430を貫通する部分は径が大きく銅箔420を貫通する部分は径が一段と大きく形成されている下部電極接続部51の径<上部電極接続部第1部52aの径。続いて、作製途中の基板の上面全体を覆うようにBステージ未硬化の熱硬化性樹脂シート320例えば味の素社製のABF-45SHを積層したあと完全に熱硬化させた図13参照。そして、この熱硬化性樹脂シート320の表面の所定位置に炭酸ガスレーザやUVレーザ、YAGレーザ、エキシマレーザなどにより穴開けを行った図14参照。ここでは、下部電極接続用穴501、上部電極接続用第1穴502及び上部電極接続用第2穴503の穴開けを行った。具体的には、グランド用導体21の直上に下部電極接続用穴501を、銅箔420がこの穴501の内壁に露出せず銅箔410がこの穴501の内壁に露出するように、グランド用ランド21aに達するまで穿設した。このとき、予めシート貫通穴401につき銅箔420を通過する部分の穴径を、銅箔410を通過する部分の穴径よりも大きく形成しておいたため、下部電極接続用穴501の内壁に銅箔420を露出させずに銅箔410を露出させることを容易になし得た。また、電源用導体22の直上に上部電極接続用第1穴502を、銅箔410,420のいずれもこの穴502の内壁に露出しないように、電源用ランド22aまで穿設した。このとき、予めシート貫通穴402の穴径を大きく形成しておいたため、上部電極接続用第1穴502の内壁に銅箔410,420のいずれも露出させないことを容易になし得た。更に、銅箔420の直上に上部電極接続用第2穴503を銅箔420に達するまで穿設した。このようにして穴開けを行ったあと、各穴501~503内のスミア等を除去するためにデスミア処理を施した。なお、デスミア処理により熱硬化性樹脂シート320の表面が粗化された。なお、下部電極接続部51,上部電極接続部第1部52aの数は、図6におけるレジスト開口部312-1,312-2の数により調整することができる。例えば、レジスト開口部312-1,312-2の数をICチップ70の端子総数より少なくすれば、下部電極41や上部電極42に開ける孔が少なくなるため、その分各電極の面積が大きくなり、コンデンサ部40の容量が大きくなる。また、下部電極41の面積や上部電極42の面積、下部電極接続部51と銅箔420とのスペース、上部電極接続部第1部52aと銅箔410,420とのスペースは、レジスト開口部312-1,312-2,314-1,314-2の大きさにより調整することができる。このレジスト開口部312-1,312-2,314-1,314-2の大きさは、下部電極41や上部電極42に開ける孔のサイズと同視できるため、各電極の大きさひいてはコンデンサ部40の容量を調整する因子とみることができる。続いて、熱硬化性樹脂シート320のうち外部に露出している部分各穴501~503の内壁を含むに無電解めっき触媒を付与した後、無電解銅めっき水溶液中に浸漬することにより、厚さ0.6~3.0μmの無電解銅めっき膜505を形成した図15参照。次に、この無電解銅めっき膜505の全面に感光レジストであるドライフィルムをラミネートしたあとパターンマスクを通して露光、現像することによりパターン化したレジスト506を形成した図16参照。そして、無電解銅めっき膜505のうち外部に露出している部分各穴501~503の内壁を含むに電解銅めっき膜507を形成し図17参照、その後パターン化されたレジスト506を除去し図18参照、無電解銅めっき膜505のうち表面に露出している部分をエッチングにより除去した図19参照。これにより、各穴501~503が銅により充填されると共に熱硬化性樹脂シート320のうち露出していた部分に銅配線パターンが形成された。なお、図19において、熱硬化性樹脂シート310,320例えば味の素社製のABF-45SHがそれぞれ第1電気絶縁層31及び第2電気絶縁層32に相当し、高誘電体キャパシタシート400の銅箔410、銅箔420及び高誘電体層430がそれぞれコンデンサ部40の下部電極41、上部電極42及び高誘電体層43に相当し、下部電極接続用穴501内に充填された銅及びそれに接続された第2電気絶縁層32上の銅配線パターンがそれぞれ下部電極接続部51及び配線パターン51aに相当し、上部電極接続用第1穴502内に充填された銅、上部電極接続用第2穴503内に充填された銅及びこれらを接続する第2電気絶縁層32上の銅配線パターンがそれぞれ上部電極接続部第1部52a~52cに相当する。以上詳述したプリント配線板10によれば、ビルドアップしていく流れの中で、2枚の銅箔410,420で高誘電体層430を挟んだ構造を有し後にコンデンサ部40となる高誘電体キャパシタシート400でもって配線板の板面の略全面を覆ったあとでも、下部電極接続部51や上部電極接続部52を形成することができる。また、一般的にプリント配線板は200°C以下の温度条件でビルドアップされることが多いため、ビルドアップしていく流れの中で高誘電体材料を高温例えば600~950°Cで焼成してセラミックスにすることは困難なことから、上述した実施形態のように、別途、予め焼成済みの高誘電体層430を2枚の銅箔410,420で挟んだ構造の高誘電体キャパシタシート400を利用してコンデンサ部40を形成することが好ましい。更に、上部電極接続部52は、半導体素子70の電源用端子74と電気的に接続され、下部電極接続部51は、半導体素子70のグランド用端子72と電気的に接続されるため、半導体素子70のオンオフの周波数が数GHz~数十GHzと高く電位の瞬時低下が起きやすい状況下であっても十分なデカップリング効果を奏する。更にまた、コンデンサ部40の高誘電体層43が誘電率の大きなチタン酸バリウム等を焼成して作製したものであること、コンデンサ部40の上部電極42や下部電極41はベタパターンとして板面の略全面を覆うほど面積が大きいこと、両電極41,42の間隔が0.1~10μmと小さいことから、コンデンサ部40の電気容量が大きくなり、十分なデカップリング効果を得やすくなる。そしてまた、半導体素子70の周囲にチップコンデンサを配設する場合に比べて、コンデンサ部40は半導体素子70のほぼ直下に配設されているため、配線の引き回し距離を短くすることができ、ノイズの発生を抑制することができる。なお、本発明は上述した実施形態に何ら限定されることはなく、本発明の技術的範囲に属する限り種々の態様で実施し得ることはいうまでもない。例えば、上述した実施形態では、高誘電体キャパシタシート400を利用してコンデンサ部40を形成することとしたが、高誘電体キャパシタシート400を利用する代わりに、ビルドアップ部20の上面に形成した第1電気絶縁層31上に、金属箔とセラミックス製の高誘電体層と金属箔とをこの順でいずれも全面を覆うように積層したあと、上述した実施形態と同様にして上部電極接続部52や下部電極接続部51を形成してもよい。この場合も、ビルドアップの流れの中でコンデンサ部40を形成することができる。また、上述した実施形態では、コンデンサ部40の下部電極41を半導体素子70のグランド用端子72やビルドアップ部20のグランド用導体21に接続し、上部電極42を電源用端子74や電源用導体22に接続したが、逆に、下部電極41を電源用端子74や電源用導体22と接続し、上部電極42をグランド用端子72やグランド用導体21と接続してもよい。更に、上述した実施形態では、コンデンサ部40を内蔵するプリント配線板10について説明したが、内蔵されたコンデンサ部40のほかに、実装面60にチップコンデンサを実装するようにしてもよい。こうすれば、コンデンサ部40だけでは電気容量が不十分な場合等に実装面60に実装したチップコンデンサにより補うことができる。このとき、チップコンデンサのプラス端子をコンデンサ部40の電源用電極へ、チップコンデンサのマイナス端子をコンデンサ部のグランド用電極へ接続すると、チップコンデンサからICチップに至る経路のインピーダンスが小さくなるため、電力ロスが少なくなるので好ましい。実施例1~9上述した実施形態に準じて、表1に示す実施例を作製した。具体的には、図6に示した工程において、グランド用パッド62の数とレジスト開口部312-1下部電極接続部51の数との比が1:0.1、電源用パッド64の数とレジスト開口部312-2上部電極接続部第1部52aの数との比も1:0.1となるように形成した。さらに、図6、図9に示した開口部312-1,312-2,314-1,314-2の大きさを調整して、下部電極41と上部電極42とが対向する面積を3.22×105m2~1.83×103m2に調整した。その結果、コンデンサ部の容量は、0.44×106F~25×106Fとなった。この場合、1つの下部電極接続部51には、ICチップ70の複数のグランド用端子72が電気的に接続し、1つの上部電極接続部第1部52aには、ICチップ70の複数の電源用端子74が電気的に接続することになる。実施例10上述した実施形態において、高誘電体キャパシタシート400のサイズを49.5mm×43mmとし、グランド用パッド62の数と下部電極接続部51の数との比が1:1、電源用パッド64の数と上部電極接続部第1部52aの数との比も1:1となるように形成した。なお、グランド用パッド62の数及び電源用パッド64の数はそれぞれ11000個とした。また、各開口部312-1,312-2の大きさを300~400μmφの範囲となるようにした。この結果、コンデンサ部の容量は、0.18×106Fとなった。実施例11実施例10において、グランド用パッド62の数と下部電極接続部51の数との比が1:0.7、電源用パッド64の数と上部電極接続部第1部52aの数との比も1:0.7となるように形成した。この結果、コンデンサ部の容量は、8.8×106Fとなった。実施例12実施例10において、グランド用パッド62の数と下部電極接続部51の数との比が1:0.5、電源用パッド64の数と上部電極接続部第1部52aの数との比も1:0.5となるように形成した。この結果、コンデンサ部の容量は、15×106Fとなった。実施例13実施例10において、グランド用パッド62の数と下部電極接続部51の数との比が1:0.1、電源用パッド64の数と上部電極接続部第1部52aの数との比も1:0.1となるように形成した。この結果、コンデンサ部の容量は、26×106Fとなった。実施例14実施例10において、グランド用パッド62の数と下部電極接続部51の数との比が1:0.05、電源用パッド64の数と上部電極接続部第1部52aの数との比も1:0.05となるように形成した。この結果、コンデンサ部の容量は、27.5×106Fとなった。実施例15実施例10において、グランド用パッド62の数と下部電極接続部51の数との比が1:0.03、電源用パッド64の数と上部電極接続部第1部52aの数との比も1:0.03となるように形成した。この結果、コンデンサ部の容量は、28×106Fとなった。実施例16実施例10において、グランド用パッド62の数と下部電極接続部51の数との比が1:0.01、電源用パッド64の数と上部電極接続部第1部52aの数との比も1:0.01となるように形成した。この結果、コンデンサ部の容量は、29×106Fとなった。実施例17実施例6に準じて作製した。具体的には、高誘電体キャパシタシート400の作製において、スピンコート/乾燥/焼成の繰り返し回数を1回とした。その結果、高誘電体層430の厚みは、0.03μmとなった。実施例18実施例6に準じて作製した。具体的には、高誘電体キャパシタシート400の作製において、スピンコート/乾燥/焼成の繰り返し回数を4回とした。その結果、高誘電体層430の厚みは、0.12μmとなった。実施例19実施例6に準じて作製した。具体的には、高誘電体キャパシタシート400の作製において、スピンコート/乾燥/焼成の繰り返し回数を15回とした。その結果、高誘電体層430の厚みは、0.45μmとなった。実施例20実施例6に準じて作製した。具体的には、高誘電体キャパシタシート400の作製において、スピンコート/乾燥/焼成の繰り返し回数を200回とした。その結果、高誘電体層430の厚みは、6μmとなった。実施例21実施例6に準じて作製した。具体的には、高誘電体キャパシタシート400の作製において、スピンコート/乾燥/焼成の繰り返し回数を330回とした。その結果、高誘電体層430の厚みは、9.9μmとなった。実施例22実施例6に準じて作製した。具体的には、高誘電体キャパシタシート400の作製において、スピンコート/乾燥/焼成の繰り返し回数を500回とした。その結果、高誘電体層430の厚みは、15μmとなった。実施例23実施例1のプリント配線板の表面にチップコンデンサを実施し、チップコンデンサとICチップのグランド用端子、電源用端子間の接続は、プリント配線板に内蔵したコンデンサ部40を介して行った。比較例比較例の高誘電体キャパシタシートは、実施形態中に記載した高誘電体キャパシタシートの別形態作製手順に基づいて作製した。但し、焼成することなく乾燥後の未焼成層上に電極を形成した。その結果、ダイ直下の静電容量は、0.001μF未満となった。評価試験1実施例1~16、23と比較例のプリント配線板に以下のICチップを実装し、同時スイッチングを100回繰り返して、パルスパターンジェネレーター/エラーディテクタアドバンテスト社製、商品名:D3186/3286を用いて誤動作の有無を確認した。誤動作がなかった場合を良品○、誤動作があった場合を不良×とした。1クロック周波数:1.3GHz、FSB:400MHz2クロック周波数:2.4GHz、FSB:533MHz3クロック周波数:3.0GHz、FSB:800MHz4クロック周波数:3.73GHz、FSB:1066MHz上記1のICチップを実装した各実施例及び比較例の評価結果の比較から、セラミック製の誘電体層からなるコンデンサ部を内蔵することで、誤動作が発生し難くなることが分かる。また、上記2~4のICチップを実装した評価結果から、コンデンサ容量が大きいほど誤動作が生じがたく、0.8μF以上あれば、3.0GHz以上の高周波のICチップを搭載しても誤動作が発生しないことが分かった。また、各実施例のプリント配線板には、ICチップの電圧を測定できる回路をプリント配線板に設け、同時スイッチング時のICチップの電圧降下を測定した。そして、ICチップの駆動周波数ごとにコンデンサ部の容量とICチップの電圧降下との関係をシミュレーションした。この結果を図20に示す。横軸はコンデンサ部のコンデンサ容量、縦軸は各駆動電圧における電圧降下量である。このシミュレーション結果から、電圧降下量が10を超えると誤動作が発生する可能性があることが示唆された。評価試験2実施例4、17~22のプリント配線板を、-55°C×5分、125°C×5分を1サイクルとして、1000サイクル繰り返した。ICチップ実装面とは反対側の端子から、ICを介し、再度ICチップ実装面とは反対側の端子先ほどの反対側の端子とは別の端子と繋がっている特定回路の接続抵抗をヒートサイクル試験前、500サイクル目、1000サイクル目で測定し、下記式の抵抗変化率を求めた。そして、抵抗変化率が±10以内なら合格○、±10を超えると不良×とし、表1にその結果をまとめた。この試験結果から、コンデンサ部の高誘電体層の厚みが薄すぎても厚すぎても接続信頼性が低下しやすいことが分かる。その理由は定かではないが、高誘電体層が薄すぎるとすなわち0.03μm以下になると、プリント配線板の熱収縮によりセラミック製の高誘電体層にクラックが入り、プリント配線板の配線が断線したのではないかと推察している。一方、コンデンサ部の高誘電体層が厚すぎるとすなわち9.9μmを超えると、セラミック製の高誘電体層と上部電極下部電極とは熱膨張係数が異なることから、プリント配線板の水平方向で高誘電体層と上部電極下部電極との収縮膨張量の違いが大きくなり、コンデンサ部とプリント配線板との間で剥離が発生してプリント配線板の配線が断線したのではないかと推察している。評価試験3実施例10~16のプリント配線板に評価試験2と同様のヒートサイクル試験を500サイクル、1000サイクル行った。ヒートサイクル後、ICチップクロック周波数:3.73GHz、FSB:1066MHzを実装し、評価試験1と同様に誤動作の有無を確認した。その結果を表1に示す。この試験結果から、パッド数に対する電極接続部数の比つまり電極接続部数/パッド数が小さすぎても大きすぎても誤動作が発生しやすいことが分かる。その理由は定かではないが、この比が小さすぎるとすなわち0.03未満になると、電極接続部下部電極接続部51や上部電極接続部第1部52aの数が少なすぎることからそれらの電気的な接続状態が劣化した場合にその影響を他の電極接続部でカバーしきれず誤動作が発生しやすくなったのではなないかと推察している。一方、この比が大きすぎるとすなわち0.7を超えると、下部電極41や上部電極42には各電極接続部が非接触状態で通過する箇所が増加しその箇所に充填された樹脂と高誘電体層43との熱膨張差によってセラミック製の脆い高誘電体層43の収縮膨張が起きやすくなり、その結果高誘電体層43にクラックが入ったのではないかと推察している。本発明は、2004年6月25日に出願された日本国特許出願2004-188855号を優先権主張の基礎としており、その内容のすべてが編入される。"