基板と、前記基板上の一部に設けられたゲート電極と、前記ゲート電極を覆う第1の絶縁膜と、前記第1の絶縁膜を介して前記ゲート電極上に設けられた酸化物半導体膜と、前記酸化物半導体膜上の一部に設けられた第2の絶縁膜と、前記酸化物半導体膜から露出する酸化物半導体膜の一部と接続されたソース電極およびドレイン電極と、を備え、前記酸化物半導体膜はInと、Gaと、Znのうち少なくとも一つの元素を含む酸化物半導体を有し、前記第1の絶縁膜中に含有される水素濃度が5×1020atmcm-3以上であり、かつ、前記第2の絶縁膜中に含有される水素濃度が1019atmcm-3以下である薄膜トランジスタ。前記酸化物半導体膜は、インジウムガリウム亜鉛酸化物である請求項1に記載の薄膜トランジスタ。基板と、前記基板上の一部に設けられたゲート電極と、前記ゲート電極を覆う第1の絶縁膜と、前記第1の絶縁膜を介して前記ゲート電極上に設けられた酸化物半導体膜と、前記酸化物半導体膜上の一部に設けられた第2の絶縁膜と、前記酸化物半導体膜から露出する酸化物半導体膜の一部と接続されたソース電極およびドレイン電極と、を備え、前記酸化物半導体膜はInと、Gaと、Znのうち少なくとも一つの元素を含む酸化物半導体を有し、前記第1の絶縁膜中に含有される水素濃度が5×1020atmcm-3以上であり、かつ、前記第2の絶縁膜中に含有される水素濃度が1019atmcm-3以下である薄膜トランジスタと、前記薄膜トランジスタの前記ソース電極または前記ドレイン電極と接続された第1の電極と、前記第1の電極と対向する第2の電極と、前記第1の電極と前記第2の電極の間に設けられた表示層と、を備える表示装置。前記表示層は、有機電界発光層である請求項3に記載の表示装置。基板上の一部にゲート電極を形成する工程と、前記ゲート電極を覆い含有される水素濃度が5×1020atmcm-3以上である第1の絶縁膜を形成する工程と、Inと、Gaと、Znのうち少なくとも一つの元素を含む酸化物半導体を用いて前記第1の絶縁膜上に前記ゲート電極と対向するように酸化物半導体膜を形成する工程と、前記酸化物半導体膜上の一部に、含有される水素濃度が1019atmcm-3以下である第2の絶縁膜を形成する工程と、前記酸化物半導体膜から露出する酸化物半導体膜と接続されるソース電極およびドレイン電極とを形成する工程と、を有する薄膜トランジスタの製造方法。前記第1の絶縁膜を形成する工程は、スパッタリング法を用い、前記第1の絶縁膜を形成した後に200度以上でアニールすることにより行う請求項5に記載の薄膜トランジスタの製造方法。前記第1の絶縁膜を形成する工程は、水素を0.5以上10以下含むフォーミングガスを用いてスパッタリング法により行う請求項5または請求項6に記載の薄膜トランジスタの製造方法。前記フォーミングガスは、窒素と水素とを含有するフォーミングガスまたはアルゴンと酸素と水素とを含有するフォーミングガスである請求項7に記載の薄膜トランジスタの製造方法。前記第1の絶縁膜を形成する工程は、スパッタリング法を用いて成膜した後に30分以上アニール処理を施すことにより行う請求項5に記載の薄膜トランジスタの製造方法。前記第1の絶縁膜を形成する工程は、CVD法を用い、一酸化窒素とアルゴンとシランとを含有しシラン濃度が0.5以上10以下である混合ガスを用いることにより行う請求項5に記載の薄膜トランジスタの製造方法。前記第2の絶縁膜を形成する工程は、スパッタリング法を用い、真空度を10-4Pa以下とすることにより行う請求項5に記載の薄膜トランジスタの製造方法。プラスティック基板のような耐熱性の低い絶縁基板上に薄膜トランジスタアレイを形成する際には、低温プロセスで薄膜トランジスタを形成する。300度以下の低温プロセスで形成する薄膜トランジスタは、初期特性に関しては300度以上の高温プロセスで形成する薄膜トランジスタと同等な特性を得られるものの、高い信頼性を得られない場合があった。本発明が解決しようとする課題は、低温プロセスで形成する信頼性の高い薄膜トランジスタ、その製造方法、および表示装置を得ることにある。実施形態に係る薄膜トランジスタは、基板と、前記基板上の一部に設けられたゲート電極と、前記ゲート電極を覆う第1の絶縁膜と、前記第1の絶縁膜を介して前記ゲート電極上に設けられた酸化物半導体膜と、前記酸化物半導体膜上の一部に設けられた第2の絶縁膜と、前記酸化物半導体膜から露出する酸化物半導体膜の一部と接続されたソース電極およびドレイン電極と、を備え、前記酸化物半導体膜はInと、Gaと、Znのうち少なくとも一つの元素を含む酸化物半導体を有し、前記第1の絶縁膜中に含有される水素濃度が5×1020atmcm-3以上であり、かつ、前記第2の絶縁膜中に含有される水素濃度が1019atmcm-3以下である。実施形態に係る表示装置は、基板と、前記基板上の一部に設けられたゲート電極と、前記ゲート電極を覆う第1の絶縁膜と、前記第1の絶縁膜を介して前記ゲート電極上に設けられた酸化物半導体膜と、前記酸化物半導体膜上の一部に設けられた第2の絶縁膜と、前記酸化物半導体膜から露出する酸化物半導体膜の一部と接続されたソース電極およびドレイン電極と、を備え、前記酸化物半導体膜はInと、Gaと、Znのうち少なくとも一つの元素を含む酸化物半導体を有し、前記第1の絶縁膜中に含有される水素濃度が5×1020atmcm-3以上であり、かつ、前記第2の絶縁膜中に含有される水素濃度が1019atmcm-3以下である薄膜トランジスタと、前記薄膜トランジスタの前記ソース電極または前記ドレイン電極と接続された第1の電極と、前記第1の電極と対向する第2の電極と、前記第1の電極と前記第2の電極の間に設けられた表示層と、を備える。本実施形態に係る薄膜トランジスタの製造方法は、基板上の一部にゲート電極を形成する工程と、前記ゲート電極を覆い含有される水素濃度が5×1020atmcm-3以上である第1の絶縁膜を形成する工程と、Inと、Gaと、Znのうち少なくとも一つの元素を含む酸化物半導体を用いて前記第1の絶縁膜上に前記ゲート電極と対向するように酸化物半導体膜を形成する工程と、前記酸化物半導体膜上の一部に含有される水素濃度が1019atmcm-3以下である第2の絶縁膜を形成する工程と、前記酸化物半導体膜から露出する酸化物半導体膜の一部と接続されるソース電極およびドレイン電極とを形成する工程と、を有する。以下、図面を参照しつつ、本発明の実施形態について説明する。なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。第1の実施形態図1aは、第1の実施形態に係る薄膜トランジスタ1の構造を示す断面模式図である。図1bは第1の実施形態に係る薄膜トランジスタ1の構造を示す平面模式図である。図1aは、図1bのA-A線断面を示す。第1の実施形態に係る薄膜トランジスタ1は、基板100と、基板100の一主面上の一部に設けられたゲート電極110と、ゲート電極110を覆うゲート絶縁膜120第1の絶縁膜と、ゲート絶縁膜120を介してゲート電極110上に設けられた酸化物半導体膜130と、酸化物半導体膜130上の一部に設けられたチャネル保護膜150第2の絶縁膜と、チャネル保護膜150から露出する酸化物半導体膜130の一部と接続されたソース電極140Sおよびドレイン電極140Sと、を備える。薄膜トランジスタ1は封止層160により覆われている。なお、図1bにおいては、封止層160を省略している。図1bに示すように、薄膜トランジスタ1を上面から観察すると、ソース電極140Sとドレイン電極140Sは、チャネル保護膜150を介して対向している。すなわち、Z方向は、基板100の一主面と垂直な方向である。また、チャネル保護膜150は、ソース電極140Sとドレイン電極140Dの間にある酸化物半導体膜130の端部を覆う。基板100と、ゲート電極110と、ゲート絶縁膜120と、酸化物半導体膜130と、チャネル保護膜150とが積層された方向をZ方向とする。また、基板100の主面に平行な一方向をX方向とし、X方向およびZ方向と垂直な方向をY方向とする。ソース電極140Sおよびドレイン電極140Dは、X方向において対向して配置されていることとする。基板100の一主面と平行な面において、ゲート電極110の辺に沿った幅が長い方向をゲート電極110の長手方向とする。ゲート電極110の長手方向は、図1bにおけるY方向に相当する。酸化物半導体膜130の長手方向は、下層のゲート電極110の長手方向と直交する。すなわち、酸化物半導体膜130の長手方向はX方向である。チャネル保護膜150は、酸化物半導体膜130の長手方向に沿った端辺を覆う。基板100としては、例えば、透光性のガラス基板、プラスティック基板、非透光性のシリコン基板やステンレス基板を用いることができる。あるいは、基板100としては、可撓性あるいは可塑性の基板を用いることができる。例えばフィルム状のフレキシブルな基板100を用いることができる。基板100は、ゲート電極110を形成する一主面に絶縁層を有していてもよい。すなわち、基板100は、ゲート電極110を形成する一主面が絶縁性であれば良い。フレキシブルな表示装置を形成する場合には、例えば樹脂材料からなるフィルム状の基板を用いることができる。ゲート電極110には、導電性の各種の材料を用いることができる。例えば、モリブデンタングステンMoW、モリブデンタンタルMoTa、タングステンWのような高融点金属を用いることができる。この他に、ヒロック対策を施したアルミニウムAlを主成分とするAl合金を用いても良く、Alと高融点金属の積層膜としてもよい。ゲート絶縁膜120には、二酸化シリコンSiO2、酸窒化シリコンSiOxNy:H、窒化シリコンSiNx:H、などを用いることができる。さらには、これらの積層膜を用いても良い。酸化物半導体膜130は、インジウムIn、ガリウムGa、亜鉛Znのうち少なくとも一つの元素を含む酸化物を有し、例えば、In-Ga-Zn-Oインジウムガリウム亜鉛酸化物、以下IGZOと称するなどのアモルファス酸化物半導体とする。透過電子顕微鏡TEMやX線回折XRDで酸化物半導体膜130を観察しても結晶性を示す回折パターン等は観察されないことから、酸化物半導体膜130がアモルファス状態にあることを知ることができる。なお、酸化物半導体膜130の膜厚は、電気的特性の確保のために、5nm程度以上あれば良く、具体的には5nm~50nm程度とすることができる。酸化物半導体膜130の膜質や形状は走査型電子顕微鏡SEMや透過型電子顕微鏡TEMなどで観察することができる。チャネル保護膜150には、絶縁性材料を用いることができ、例えば酸化物半導体膜130の材料よりも耐酸性の強いシリコン酸化膜が用いられる。封止層160には、絶縁性材料を用いることができ、例えばシリコン酸化膜やシリコン窒化膜、もしくはそれらの積層膜を用いることができる。この他にも水素バリア性の高いアルミナやタンタルオキサイドを用いることができる。ソース電極140Sとドレイン電極140Dには、導電性の材料を用いることができる。例えば、チタンTi/アルミニウムAl/チタンTiやモリブデンMo/アルミニウムAl/モリブデンMoの積層膜やインジウムタングステンオキサイドITOなどを用いることができる。もしくは、チャネル保護膜150で覆われていない酸化物半導体膜130の一部にアルゴンArプラズマ処理を施すことにより、この部分を低抵抗化してソース電極140Sおよびドレイン電極140Dとすることもできる。薄膜トランジスタ1のゲート絶縁膜120中に含有される水素濃度は5×1020atmcm-3以上であり、チャネル保護膜150中に含有される水素濃度は1019atmcm-3以下である。ゲート絶縁膜120中の水素濃度を5×1020atmcm-3以上とすることにより、酸化物半導体膜130とゲート絶縁膜120との界面において、酸化物半導体膜130およびゲート絶縁膜120の材料分子のダングリングボンドを水素終端することができる。さらに、ゲート絶縁膜120中の水素が酸化物半導体膜130へ拡散するので、酸化物半導体膜130内の欠陥を水素終端することができる。従って、酸化物半導体膜130に含まれる過剰酸素がキャリアをトラップすることにより生じる酸化物半導体膜130内の欠陥を防ぐことができる。チャネル保護膜150中の水素濃度を1019atmcm-3以下とすることにより、酸化物半導体膜130の最表面チャネル保護膜150が設けられた側の一主面からチャネル保護膜150への水素拡散を低減し、水素による過剰なキャリアが生成されるのを抑制することができる。従って、酸化物半導体膜130の最表面が低抵抗化するのを防ぐことができる。ゲート絶縁膜120中の水素濃度は、深さ膜厚方向の水素濃度のプロファイルを二次イオン質量分析法SIMSを用いて測定することで定量することができる。チャネル保護膜150中の水素濃度は、ソース電極140Sとドレイン電極140Sとの間に位置するチャネル保護膜150について、深さ方向の水素濃度のプロファイルを二次イオン質量分析法を用いて測定することにより定量することができる。このとき、二次イオン質量分析法のビームスポット径を最小限まで絞った条件で測定することが好ましい。ゲート絶縁膜120として積層膜を用いる場合には、酸化物半導体膜130に最も近い膜が水素濃度5×1020atmcm-3以上であることとする。図2は、薄膜トランジスタ1の電流電圧特性を示す図である。縦軸がドレイン電流、横軸がゲート電圧を表す。図1aの断面模式図におけるY方向の酸化物半導体膜130の幅が短い場合の電流電圧特性を130aに、長い場合の電流電圧特性を130bとして示す。このような薄膜トランジスタ1によると、図2に示すように、ヒステリシスが生じない。また、膜厚方向に垂直な方向についての幅によっては特性に変化がない。従って、薄膜トランジスタ1は初期特性の信頼性が高い。一方、ゲート絶縁膜120中の水素濃度が5×1020atmcm-3より少ない場合、酸化物半導体膜130とゲート絶縁膜120の界面におけるタングリングボンドと、酸化物半導体膜130の膜内の欠陥が十分に水素終端されない。結果として、電流電圧特性においてヒステリシスが大きくなり、薄膜トランジスタの信頼性が低くなる。また、チャネル保護膜150中の水素濃度が1019atmcm-3より多い場合、酸化物半導体膜130の最表面からチャネル保護膜150への水素拡散が生じてキャリア生成がなされてしまう。これにより、ゲート電圧による空乏化が十分にできず、薄膜トランジスタの電流電圧特性はノーマリーオンの状態になってしまう。図3は、ゲート絶縁膜中の水素濃度が5×1020atmcm-3未満であり、かつ、チャネル保護膜中の水素濃度が1019atmcm-3より多い場合の薄膜トランジスタの電流電圧特性を示す比較図である。縦軸がドレイン電流、横軸がゲート電圧を表す。各曲線は図1aの断面模式図におけるY方向の酸化物半導体膜130の幅を変えた場合の電流電圧特性を表し、この幅が大きい場合131aと、この幅が小さい場合131cと、この幅が前記2つの場合の中間である場合131bを表す。ゲート絶縁膜中の水素濃度が5×1020atmcm-3未満であり、かつ、チャネル保護膜中の水素濃度が1019atmcm-3より多い場合には、チャネル保護膜からの水素により酸化物半導体膜の欠陥が水素終端されてヒステリシスは生じない。しかし、酸化物半導体膜の膜面XY面内において、酸化物半導体膜とゲート絶縁膜との界面における水素濃度に分布が生じてしまい、酸化物半導体膜の形状によって電流電圧特性が大きく異なってしまう。従って、ゲート絶縁膜120中に含有される水素濃度を5×1020atmcm-3以上とし、チャネル保護膜150中に含有される水素濃度を1019atmcm-3以下とすることにより、ヒステリシスが生じにくく、電流電圧特性に酸化物半導体層130の形状依存が生じにくく、信頼性の高い薄膜トランジスタ1を得ることができる。以下、図4を用いて第1の実施形態の薄膜トランジスタ1の製造方法を説明する。図4は、第1の実施形態に係る薄膜トランジスタ1の製造方法を示す断面模式図である。図4の断面模式図は、図1aの断面模式図と対応し、XZ平面の断面を表している。基板100として、ガラス基板を用いる。またゲート電極110として、MoWを用いる。まず、基板100上にゲート電極110となるMoWをスパッタリング法により200nmの厚さに成膜し、所定のパターンに加工する図4a。パターニングにはフォトリソグラフィー法を用い、エッチングには例えばリン酸酢酸硝酸水の混酸を用いる。基板100の一主面と平行な面において、ゲート電極110の辺に沿った幅が長い方向を長手方向とする。ゲート電極110の長手方向は、図4におけるY方向に相当する。次に、ゲート電極110を覆うゲート絶縁膜120を、水素濃度が5×1020atmcm-3以上となるように形成する図4b。ここでは、スパッタリング法を用いて成膜した後にアニールを施すことによりゲート絶縁膜120を形成する。フォーミングガスの水素濃度、アニール熱処理時間、アニール温度を調整することにより、ゲート絶縁膜120内の水素濃度を5×1020atmcm-3以上とすることができる。フォーミングガス中の水素濃度は、0.5以上10以下とすることが好ましい。アニール時間は、30分以上とすることが好ましい。アニール温度は200°C以上とすることが好ましい。例えば、ゲート絶縁膜120としてシリコン酸化膜SiO2を基板100およびゲート電極110を覆うようにスパッタリング法で350nm堆積する。フォーミングガスは、窒素で希釈された水素濃度2含有のものを用いる。堆積後にゲート絶縁膜120に200°Cでアニールを施す。ゲート絶縁膜120の成膜は非加熱で行うことができる。次に、ゲート絶縁膜120上に反応性DCスパッタリング法によって、IGZOを30nmの厚さに成膜する。そして、IGZOを2のシュウ酸を用いて加工し、酸化物半導体膜130を形成する図4c。酸化物半導体膜130は、ゲート絶縁膜140を介してゲート電極110と対向する。例えば、基板100の一主面と平行な面において、酸化物半導体膜130の長手方向は、下層のゲート電極110の長手方向と直交するように酸化物半導体膜130を加工することができる。すなわち、酸化物半導体膜130の長手方向はX方向である。次に、酸化物半導体膜130上に、シリコン酸化膜を150nmの厚さでスパッタリング法により堆積する。シリコン酸化膜は、酸化物半導体膜130の長手方向に沿った端辺を覆う形状にパターにングして、チャネル保護膜150を形成する図4d。パターニングは、例えばマスク露光とゲート電極110をマスクとして用いる裏面露光とを組み合わせて用いることができる。エッチングは、例えば四フッ化メタンCF4ガスを用いたRIE処理ReactiveionEtchingにより行うことができる。このとき、チャネル保護膜150が含有する水素濃度は1019atmcm-3以下とする。具体的には、例えばチャネル保護膜150をスパッタリング法で成膜する場合は、成膜前の真空度を調整することにより水素濃度を1019atmcm-3以下とすることができる。例えば、真空度を10-4Pa以下とすることにより、水素濃度を1019atmcm-3以下とすることができる。次に、ゲート電極110取り出し用のコンタクトホール不図示を形成するために、ゲート絶縁膜120を、バッファドフッ酸BHFを用いてエッチングする。次に、ソース電極140Sおよびドレイン電極140DとなるTi、Al、Tiをそれぞれ50nm、100nm、50nmの厚さで、チャネル保護膜150、酸化物半導体膜130、ゲート絶縁膜120上にDCスパッタリング法により積層する。この積層を、アルカリと弱酸の混合液および混酸を用いて所定のパターンに加工し、ソース電極140Sおよびドレイン電極140Dを形成する図4e。すなわち、ソース電極140SはTi膜141SとAl膜142SとTi膜143Sとからなる。ドレイン電極140DはTi膜141DとAl膜142DとTi膜143Dとからなる。ソース電極140Sおよびドレイン電極140Dは酸化物半導体膜130の長手方向に垂直方向Y方向に沿った端辺を覆うパターンとする。ソース電極140Sおよびドレイン電極140Dは、酸化物半導体層と接続されている。この後、プロセス中の素子ダメージを除くために、クリーンオーブンで200°C、1時間程度のアニールを行う。さらに、封止層160として、PE-CVDplasmaenhancedchemicalvapordeposition法によりシリコン酸化膜を堆積する図4f。例えば、成膜時の基板温度を200°Cとし、封止層160の厚さは150~300nmとする。成膜中のガスとしては、例えばシランSiH4、一酸化窒素N2O、アルゴンArを用いることができる。その後、バッファドフッ酸を用いて封止層160にドレイン電極140D取り出し用のコンタクトホール170を形成する。図5aはゲート絶縁膜120を形成する前にアニールを行った薄膜トランジスタ1の電流電圧特性を示す図であり、図5bは、ゲート絶縁膜120を形成する前にアニールを行わなかった薄膜トランジスタの電流電圧特性を示す比較図である。縦軸にドレイン電流、横軸にゲート電圧を示す。それぞれの図は、ドレイン電圧を0.1Vにした場合と15Vにした場合の電流電圧特性を示している。アニールを行わなかった薄膜トランジスタはヒステリシスを生じている。一方、アニールを行った薄膜トランジスタ1は、アニールを行わなかった薄膜トランジスタと比較してヒステリシスが低減され、信頼性の高い電気特性を得られていることがわかる。このように、第1の実施形態によると、高信頼性を有する薄膜トランジスタを得ることができる。第2の実施形態以下、本発明の第2の実施形態に係る薄膜トランジスタ2の製造方法を説明する。図6は、第2の実施形態に係る薄膜トランジスタ2の製造方法を示す断面模式図である。第2の実施形態においては、ゲート絶縁膜120を形成する際に水素、アルゴンおよび酸素の混合ガスを用いる点が第1の実施形態と異なる。薄膜トランジスタ2の構成は第1の実施形態と同じであるので、同じ部分には同じ符号を付する。基板100としては、ガラス基板を用いる。またゲート電極110としてMoWを用いる。まず、基板100上にゲート電極110となるMoWをスパッタリングにより200nmの厚さに成膜し、所定のパターンに加工する図6a。例えば、パターニングにはフォトリソグラフィー法を用い、エッチングには例えばリン酸酢酸硝酸水の混酸を用いることができる。次に、ゲート絶縁膜120としてシリコン酸化膜を、基板100およびゲート電極110を覆うようにスパッタリング法で350nm堆積する図6b。ゲート絶縁膜120の成膜は、例えば非加熱で行う。ゲート絶縁膜120を成膜する際は、水素H2と、アルゴンArと、酸素O2とを含有した混合ガスを用いる。混合ガスの水素濃度を調整することにより、ゲート絶縁膜120内の水素濃度を5×1020atmcm-3以上とすることができる。混合ガス中の水素濃度は、0.5以上10以下とすることが好ましい。例えば混合ガスは、窒素で希釈された水素濃度2含有のものを用いることができる。成膜後に、例えば200°Cでアニールを施す。以降の工程については第1の実施形態と同様である。すなわち、ゲート絶縁膜120上に反応性DCスパッタリング法によって、IGZOを30nmの厚さに成膜する。そして、IGZOを2のシュウ酸を用いて加工し、酸化物半導体膜130を形成する図6c酸化物半導体膜130は、ゲート絶縁膜140を介してゲート電極110と対向する。次に、酸化物半導体膜130上に、シリコン酸化膜を150nmの厚さでスパッタリング法により堆積する。シリコン酸化膜は、酸化物半導体膜130の長手方向に沿った端辺を覆う形状にパターにングして、チャネル保護膜150を形成する図6d。パターニングは、例えばマスク露光とゲート電極110をマスクとして用いる裏面露光とを組み合わせて用いることができる。エッチングは、例えば四フッ化メタンCF4ガスを用いたRIE処理ReactiveionEtchingにより行うことができる。このとき、チャネル保護膜150が含有する水素濃度は1019atmcm-3以下とする。具体的には、例えばチャネル保護膜150をスパッタリング法で成膜する場合は、成膜前の真空度を調整することにより水素濃度を1019atmcm-3以下とすることができる。例えば、真空度を10-4Pa以下とすることにより、水素濃度を1019atmcm-3以下とすることができる。次に、ゲート電極110取り出し用のコンタクトホール不図示を形成するために、ゲート絶縁膜120を、バッファドフッ酸BHFを用いてエッチングする。次に、ソース電極140Sおよびドレイン電極140DとなるTi、Al、Tiをそれぞれ50nm、100nm、50nmの厚さで、チャネル保護膜150、酸化物半導体膜130、ゲート絶縁膜120上にDCスパッタリング法により積層する。この積層を、アルカリと弱酸の混合液および混酸を用いて所定のパターンに加工し、ソース電極140Sおよびドレイン電極140Dを形成する図6e。ソース電極140Sおよびドレイン電極140Dは、酸化物半導体層と接続されている。この後、プロセス中の素子ダメージを除くために、クリーンオーブンで200°C、1時間程度のアニールを行う。さらに、封止層160として、PE-CVDplasmaenhancedchemicalvapordeposition法によりシリコン酸化膜を堆積する図6f。その後、バッファドフッ酸を用いて封止層160にドレイン電極140D取り出し用のコンタクトホール170を形成する。第2の実施形態においても、第1の実施形態と同様に薄膜トランジスタ2のゲート絶縁膜120中に含有される水素濃度は5×1020atmcm-3以上とし、チャネル保護膜150中に含有される水素濃度を1019atmcm-3以下とすることができる。従って、第2の実施形態によると、このように、第1の実施形態によると、高信頼性を有する薄膜トランジスタ2を得ることができる。第3の実施形態以下、本発明の第3の実施形態に係る薄膜トランジス3の製造方法を説明する。図7は、第3の実施形態に係る薄膜トランジスタ3の製造方法を示す断面模式図である。第3の実施形態においては、ゲート絶縁膜120をCVD法により形成し、シランSiH4、一酸化窒素N2O、およびアルゴンArの混合ガスを用いる点が第1の実施形態と異なる。薄膜トランジスタ3の構成は第1の実施形態と同じであるので、同じ部分には同じ符号を付する。基板100としては、ガラス基板を用いる。またゲート電極110としてMoWを用いる。まず、基板100上にゲート電極110となるMoWをスパッタリングにより200nmの厚さに成膜し、所定のパターンに加工する図6a。パターニングにはフォトリソグラフィー法を用い、エッチングには例えばリン酸酢酸硝酸水の混酸を用いる。次に、ゲート絶縁膜120としてシリコン酸化膜を、基板100およびゲート電極110を覆うようにCVD法で350nm堆積する図7b。成膜温度は200°Cとする。ゲート絶縁膜を成膜する際は、シランSiH4、一酸化窒素N2O、アルゴンArを含有する混合ガスを用いる。具体的には、混合ガスのシラン濃度を調整することにより、ゲート絶縁膜120内の水素濃度を5×1020atmcm-3以上とすることができる。混合ガス中のシラン濃度は、0.5以上10以下とすることが好ましい。例えば混合ガス中のシラン濃度を5程度とすることができる。また、例えばPE-CVD時の成膜パワーは300Wとする。以降の工程については第1の実施形態と同様である。すなわち、ゲート絶縁膜120上に反応性DCスパッタリング法によって、IGZOを30nmの厚さに成膜する。そして、IGZOを2のシュウ酸を用いて加工し、酸化物半導体膜130を形成する図7c。酸化物半導体膜130は、ゲート絶縁膜140を介してゲート電極110と対向する。次に、酸化物半導体膜130上に、シリコン酸化膜を150nmの厚さでスパッタリング法により堆積する。シリコン酸化膜は、酸化物半導体膜130の長手方向に沿った端辺を覆う形状にパターにングして、チャネル保護膜150を形成する図7d。パターニングは、例えばマスク露光とゲート電極110をマスクとして用いる裏面露光とを組み合わせて用いることができる。エッチングは、例えば四フッ化メタンCF4ガスを用いたRIE処理ReactiveionEtchingにより行うことができる。このとき、チャネル保護膜150が含有する水素濃度は1019atmcm-3以下とする。具体的には、例えばチャネル保護膜150をスパッタリング法で成膜する場合は、成膜前の真空度を調整することにより水素濃度を1019atmcm-3以下とすることができる。例えば、真空度を10-4Pa以下とすることにより、水素濃度を1019atmcm-3以下とすることができる。次に、ゲート電極110取り出し用のコンタクトホール不図示を形成するために、ゲート絶縁膜120を、バッファドフッ酸BHFを用いてエッチングする。次に、ソース電極140Sおよびドレイン電極140DとなるTi、Al、Tiをそれぞれ50nm、100nm、50nmの厚さで、チャネル保護膜150、酸化物半導体膜130、ゲート絶縁膜120上にDCスパッタリング法により積層する。この積層を、アルカリと弱酸の混合液および混酸を用いて所定のパターンに加工し、ソース電極140Sおよびドレイン電極140Dを形成する図7e。ソース電極140Sおよびドレイン電極140Dは、酸化物半導体層と接続されている。この後、プロセス中の素子ダメージを除くために、クリーンオーブンで200°C、1時間程度のアニールを行う。さらに、封止層160として、PE-CVDplasmaenhancedchemicalvapordeposition法によりシリコン酸化膜を堆積する図7f。その後、バッファドフッ酸を用いて封止層160にドレイン電極140D取り出し用のコンタクトホール170を形成する。第3の実施形態においても、第1の実施形態と同様に薄膜トランジスタ3のゲート絶縁膜120中に含有される水素濃度を5×1020atmcm-3以上とし、チャネル保護膜150中に含有される水素濃度が1019atmcm-3以下とすることができる。従って、第2の実施形態によると、このように、第1の実施形態によると、高信頼性を有する酸化物半導体を用いた薄膜トランジスタ3を得ることができる。第4の実施形態図8は、第4の実施形態に係る表示装置を表す平面図である。表示装置20は、基板100の一主面に平行な一方向に延びる制御線CLと、基板100の一主面に平行で制御線CLに垂直な他方向に伸びる信号線DLとがマトリックス状に配置された回路を有する。回路は、マトリクス状に配置された複数の画素21を有する。画素21には、表示素子25および表示素子25に接続された薄膜トランジスタ26が含まれる。薄膜トランジスタ26の一方の端子は制御線CLに接続され、他方の端子は信号線DLに接続される。信号線CLは、信号線駆動回路22に接続されている。また、制御線DLは、制御線駆動回路23に接続されている。信号線駆動回路22および制御線駆動回路23は、コントローラ24により制御される。表示素子20としては、液晶層や有機電界発光層を用いることができる。ここでは有機電界発光層を用いることとする。薄膜トランジスタ26としては、第1の実施形態の薄膜トランジスタ1、第2の実施形態の薄膜トランジスタ2、第3の実施形態の薄膜トランジスタ3を用いることができる。図9は、有機電界発光層10を示す断面図である。図9においては回路を省略して表している。有機電界発光層10は、基板100上に、陽極12第1の電極、正孔輸送層13、発光層14、電子輸送層15、電子注入層16および陰極17第2の電極を順次形成した構造を有する。正孔輸送層13、電子輸送層15および電子注入層16は、必要に応じて形成される。基板11上に設けられた陽極12は、薄膜トランジスタのソース電極140Sまたはドレイン電極140Dと接続される。発光層14は、ホスト材料中に発光ドーパントを分散させて形成される。発光層14は、陽極側から正孔を、陰極側から電子をそれぞれ受け取り、正孔と電子との再結合の場を提供して発光させる機能を有する層である。この結合によるエネルギーで、発光層中のホスト材料が励起される。励起状態のホスト材料から発光ドーパントへエネルギーが移動することにより、発光ドーパントが励起状態となり、発光ドーパントが再び基底状態に戻る際に発光する。画素21ごとに有機電界発光層10の発光を制御することにより、表示装置20に画像を表示する。これらの薄膜トランジスタは、低温で製造することができ、高信頼性を有する。フレキシブルな基板100上に薄膜トランジスタ26を形成することにより、表示品位が高くフレキシブルな表示装置を得ることができる。以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明の実施形態は、これらの具体例に限定されるものではない。各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。また、各具体例のいずれか2つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。