"帯電した粒子を第1電極と前記第1電極と対になる第2電極との間に備える画素を複数備えた電気光学装置であって、前記画素毎に画素回路を備え、前記画素回路は、第1トランジスターと、第2トランジスターと、第3トランジスターと、第4トランジスターを備え、前記第1トランジスターと前記第2トランジスターのドレインが前記第1電極に接続され、前記第1トランジスターのソースには所定の第1電圧が印加され、前記第2トランジスターのソースには所定の第2電圧が印加され、前記第1トランジスターのゲートと前記第3トランジスターのドレインが接続され、前記第2トランジスターのゲートと前記第4トランジスターのドレインが接続され、前記第3トランジスターと前記第4トランジスターのゲートに供給される信号と、前記第3トランジスターと前記第4トランジスターのソースに供給される信号により、前記第1電極に前記第1電圧若しくは前記第2電圧が印加される状態、または前記第1電極をハイインピーダンス状態にすることを特徴とする電気光学装置。前記画素回路は行列で配置され、前記画素回路の行毎に走査線を備え、前記画素回路の列毎に第1データ線と第2データ線を備え、前記画素回路の前記第3トランジスターのゲートと前記第4トランジスターのゲートは当該画素回路に対応した走査線に接続され、前記画素回路の前記第3トランジスターのソースは当該画素回路に対応した前記第1データ線に接続され、前記画素回路の前記第4トランジスターのソースは当該画素回路に対応した前記第2データ線に接続されていることを特徴とする請求項1に記載の電気光学装置。前記画素回路は行列で配置され、前記画素回路の行毎に走査線を備え、前記画素回路の列毎にデータ線を備え、前記画素回路の前記第3トランジスターのゲートは当該画素回路に対応した走査線に接続され、前記画素回路の前記第4トランジスターのゲートにはクロック信号が供給され、前記画素回路の前記第3トランジスターのソースは当該画素回路に対応したデータ線に接続され、前記画素回路の前記第4トランジスターのソースは当該画素回路の前記第3トランジスターのドレインに接続されていることを特徴とする請求項1に記載の電気光学装置。前記画素回路は行列で配置され、前記画素回路の行毎に第1走査線と第2走査線を備え、前記画素回路の列毎にデータ線を備え、前記画素回路の前記第3トランジスターのゲートは当該画素回路に対応した前記第1走査線に接続され、前記画素回路の前記第4トランジスターのゲートは当該画素回路に対応した前記第2走査線に接続され、前記画素回路の前記第3トランジスターのソースと前記第4トランジスターのソースは、当該画素回路に対応したデータ線に接続されていることを特徴とする請求項1に記載の電気光学装置。前記画素回路は行列で配置され、前記画素回路の行毎に第1走査線と第2走査線を備え、前記画素回路の列毎にデータ線を備え、前記画素回路の行毎に第5トランジスターと第6トランジスターをさらに有し、前記第5トランジスターのゲートは当該トランジスターに対応した行の前記第1走査線に接続され、前記第6トランジスターのゲートは当該トランジスターに対応した行の次行に対応した前記第1走査線に接続され、前記第5トランジスターのドレインと前記第6トランジスターのドレインは当該画素回路の前記第4トランジスターのゲートが接続する前記第2走査線に接続され、前記画素回路の前記第5トランジスターのソースには当該画素回路の前記第4トランジスターをオンにする電圧が印加され、前記画素回路の前記第6トランジスターのソースには当該画素回路の前記第4トランジスターをオフにする電圧が印加され、前記画素回路の前記第3トランジスターのゲートは当該画素回路に対応した前記第1走査線に接続され、前記画素回路の前記第3トランジスターのソースと当該画素回路の前記第4トランジスターのソースは、当該画素回路に対応したデータ線に接続されていることを特徴とする請求項1に記載の電気光学装置。前記画素回路の行毎に第7トランジスター、第8トランジスター、および第9トランジスターを備え、各行の前記第7トランジスターのゲートは、当該行に対応した前記走査線に接続され、各行の前記第8トランジスターのゲートは、当該行の次の行に対応した前記走査線に接続され、前記第7トランジスターのソースには前記第9トランジスターをオフにする電圧が印加され、前記第8トランジスターのソースには前記第9トランジスターをオンにする電圧が印加され、前記第7トランジスターのドレインと前記第8トランジスターのドレインは前記第9トランジスターのゲートに接続され、前記第9トランジスターのソースには前記第1電圧が印加され、前記第9トランジスターのドレインは前記第1トランジスターのソースに接続されていることを特徴とする請求項1乃至請求項5のいずれかに記載の電気光学装置。帯電した粒子を第1電極と前記第1電極と対になる第2電極との間に備える複数の画素と、前記画素毎に前記画素を駆動する画素回路を備え、前記画素回路は、第1トランジスターと、第2トランジスターと、第3トランジスターと、第4トランジスターを備え、前記第1トランジスターと前記第2トランジスターのドレインが前記第1電極に接続され、前記第1トランジスターのゲートと前記第3トランジスターのドレインが接続され、前記第2トランジスターのゲートと前記第4トランジスターのドレインが接続された電気光学装置の駆動方法であって、前記第1トランジスターのソースに所定の第1電圧を印加し、前記第2トランジスターのソースに所定の第2電圧を印加し、前記第3トランジスターのゲートに当該第3トランジスターをオンまたはオフにする信号を供給し、前記第4トランジスターのゲートに当該第4トランジスターをオンまたはオフにする信号を供給し、前記第3トランジスターと前記第4トランジスターのソースに前記画素の表示状態を規定する映像信号を供給することを特徴とする電気光学装置の駆動方法。帯電した粒子を第1電極と前記第1電極と対になる第2電極との間に備える複数の画素と、前記画素毎に前記画素を駆動する画素回路を備え、前記画素回路は、第1トランジスターと、第2トランジスターと、第3トランジスターと、第4トランジスターを備え、前記第1トランジスターと前記第2トランジスターのドレインが前記第1電極に接続され、前記第1トランジスターのゲートと前記第3トランジスターのドレインが接続され、前記第2トランジスターのゲートと前記第4トランジスターのドレインが接続され、前記第1トランジスターのソースに所定の第1電圧が印加され、前記第2トランジスターのソースに所定の第2電圧が印加される電気光学装置の制御装置であって、前記第3トランジスターのゲートに当該第3トランジスターをオンまたはオフにする信号を供給し、前記第4トランジスターのゲートに当該第4トランジスターをオンまたはオフにする信号を供給し、前記第3トランジスターと前記第4トランジスターのソースに前記画素の表示状態を規定する映像信号を供給することを特徴とする電気光学装置の制御装置。請求項1乃至請求項6のいずれかに記載の電気光学装置を有することを特徴とする電子機器。特許文献1に開示された駆動回路では、双極性スイッチング素子がオフになると電圧保持コンデンサーに蓄えられた電荷で画素が駆動される。しかし、時間の経過に伴って電圧保持コンデンサーから出力電極に印加される電圧は減少していくため、電圧保持コンデンサーへの一回の充電では画素を十分に駆動できず、画素を十分に駆動するためには電圧保持コンデンサーに対して複数回の充電が必要となる。電圧保持コンデンサーに対して複数回の充電を行う際には、行駆動電圧ラインや列選択ラインの電圧を様々に変化させることになるが、これらのラインには寄生容量があり、電圧変化の回数が多いと消費電力が大きくなる。また、特許文献3,4に開示された駆動回路では画素毎にメモリー回路を設けるため、高精細化が難しくなる。本発明は、上述した事情に鑑みてなされたものであり、その目的の一つは、少ない消費電力で画素を駆動することである。上記目的を達成するために本発明に係る電気光学装置は、帯電した粒子を第1電極と前記第1電極と対になる第2電極との間に備える画素を複数備えた電気光学装置であって、前記画素毎に画素回路を備え、前記画素回路は、第1トランジスターと、第2トランジスターと、第3トランジスターと、第4トランジスターを備え、前記第1トランジスターと前記第2トランジスターのドレインが前記第1電極に接続され、前記第1トランジスターのソースには所定の第1電圧が印加され、前記第2トランジスターのソースには所定の第2電圧が印加され、前記第1トランジスターのゲートと前記第3トランジスターのドレインが接続され、前記第2トランジスターのゲートと前記第4トランジスターのドレインが接続され、前記第3トランジスターと前記第4トランジスターのゲートに供給される信号と、前記第3トランジスターと前記第4トランジスターのソースに供給される信号により、前記第1電極に前記第1電圧若しくは前記第2電圧が印加される状態、または前記第1電極をハイインピーダンス状態にすることを特徴とする。本発明によれば、第1トランジスターのソースに印加される第1電圧または第2トランジスターのソースに印加される第2電圧が第1電極に印加され続けるので、少ない消費電力で画素を駆動することができる。本発明においては、前記画素回路は行列で配置され、前記画素回路の行毎に走査線を備え、前記画素回路の列毎に第1データ線と第2データ線を備え、前記画素回路の前記第3トランジスターのゲートと前記第4トランジスターのゲートは当該画素回路に対応した走査線に接続され、前記画素回路の前記第3トランジスターのソースは当該画素回路に対応した前記第1データ線に接続され、前記画素回路の前記第4トランジスターのソースは当該画素回路に対応した前記第2データ線に接続されている構成であってもよい。この構成によれば、画素回路の行毎に1本の走査線を設ければよく、第1データ線と第2データ線の一方をオンレベル他方をオフレベルとすることにより画素を駆動することができる。また本発明においては、前記画素回路は行列で配置され、前記画素回路の行毎に走査線を備え、前記画素回路の列毎にデータ線を備え、前記画素回路の前記第3トランジスターのゲートは当該画素回路に対応した走査線に接続され、前記画素回路の前記第4トランジスターのゲートにはクロック信号が供給され、前記画素回路の前記第3トランジスターのソースは当該画素回路に対応したデータ線に接続され、前記画素回路の前記第4トランジスターのソースは当該画素回路の前記第3トランジスターのドレインに接続されている構成であってもよい。この構成によれば、画素回路の列毎に1本のデータ線を設ければよく、データ線の本数を抑え、消費電力を抑えることができる。また本発明においては、前記画素回路は行列で配置され、前記画素回路の行毎に第1走査線と第2走査線を備え、前記画素回路の列毎にデータ線を備え、前記画素回路の前記第3トランジスターのゲートは当該画素回路に対応した前記第1走査線に接続され、前記画素回路の前記第4トランジスターのゲートは当該画素回路に対応した前記第2走査線に接続され、前記画素回路の前記第3トランジスターのソースと前記第4トランジスターのソースは、当該画素回路に対応したデータ線に接続されている構成であってもよい。この構成によれば、画素回路の列毎に1本のデータ線を設ければよく、データ線の本数を抑え、消費電力を抑えることができる。また本発明においては、前記画素回路は行列で配置され、前記画素回路の行毎に第1走査線と第2走査線を備え、前記画素回路の列毎にデータ線を備え、前記画素回路の行毎に第5トランジスターと第6トランジスターをさらに有し、前記第5トランジスターのゲートは当該トランジスターに対応した行の前記第1走査線に接続され、前記第6トランジスターのゲートは当該トランジスターに対応した行の次行に対応した前記第1走査線に接続され、前記第5トランジスターのドレインと前記第6トランジスターのドレインは当該画素回路の前記第4トランジスターのゲートが接続する前記第2走査線に接続され、前記画素回路の前記第5トランジスターのソースには当該画素回路の前記第4トランジスターをオンにする電圧が印加され、前記画素回路の前記第6トランジスターのソースには当該画素回路の前記第4トランジスターをオフにする電圧が印加され、前記画素回路の前記第3トランジスターのゲートは当該画素回路に対応した前記第1走査線に接続され、前記画素回路の前記第3トランジスターのソースと当該画素回路の前記第4トランジスターのソースは、当該画素回路に対応したデータ線に接続されている構成であってもよい。この構成によれば、画素回路の列毎に1本のデータ線を設ければよく、データ線の本数を抑え、消費電力を抑えることができる。更に前記第1走査線のみに所定の駆動波形電圧を供給するだけで良く、回路構成が簡素化される。また本発明においては、前記画素回路の行毎に第7トランジスター、第8トランジスター、および第9トランジスターを備え、各行の前記第7トランジスターのゲートは、当該行に対応した前記走査線に接続され、各行の前記第8トランジスターのゲートは、当該行の次の行に対応した前記走査線に接続され、前記第7トランジスターのソースには前記第9トランジスターをオフにする電圧が印加され、前記第8トランジスターのソースには前記第9トランジスターをオンにする電圧が印加され、前記第7トランジスターのドレインと前記第8トランジスターのドレインは前記第9トランジスターのゲートに接続され、前記第9トランジスターのソースには前記第1電圧が印加され、前記第9トランジスターのドレインは前記第1トランジスターのソースに接続されている構成であってもよい。この構成によれば、走査線が選択されている期間においては、第1トランジスターのソースはハイインピーダンスになり、第1電圧を印加するラインと第2電圧を印加するラインが短絡することがない。また上記目的を達成するために本発明に係る電気光学装置の駆動方法は、帯電した粒子を第1電極と前記第1電極と対になる第2電極との間に備える複数の画素と、前記画素毎に前記画素を駆動する画素回路を備え、前記画素回路は、第1トランジスターと、第2トランジスターと、第3トランジスターと、第4トランジスターを備え、前記第1トランジスターと前記第2トランジスターのドレインが前記第1電極に接続され、前記第1トランジスターのゲートと前記第3トランジスターのドレインが接続され、前記第2トランジスターのゲートと前記第4トランジスターのドレインが接続された電気光学装置の駆動方法であって、前記第1トランジスターのソースに所定の第1電圧を印加し、前記第2トランジスターのソースに所定の第2電圧を印加し、前記第3トランジスターのゲートに当該第3トランジスターをオンまたはオフにする信号を供給し、前記第4トランジスターのゲートに当該第4トランジスターをオンまたはオフにする信号を供給し、前記第3トランジスターと前記第4トランジスターのソースに前記画素の表示状態を規定する映像信号を供給することを特徴とする。本発明によれば、第1トランジスターのソースに印加される第1電圧または第2トランジスターのソースに印加される第2電圧が第1電極に印加され続けるので、少ない消費電力で画素を駆動することができる。また上記目的を達成するために本発明に係る電気光学装置の制御装置は、帯電した粒子を第1電極と前記第1電極と対になる第2電極との間に備える複数の画素と、前記画素毎に前記画素を駆動する画素回路を備え、前記画素回路は、第1トランジスターと、第2トランジスターと、第3トランジスターと、第4トランジスターを備え、前記第1トランジスターと前記第2トランジスターのドレインが前記第1電極に接続され、前記第1トランジスターのゲートと前記第3トランジスターのドレインが接続され、前記第2トランジスターのゲートと前記第4トランジスターのドレインが接続され、前記第1トランジスターのソースに所定の第1電圧が印加され、前記第2トランジスターのソースに所定の第2電圧が印加される電気光学装置の制御装置であって、前記第3トランジスターのゲートに当該第3トランジスターをオンまたはオフにする信号を供給し、前記第4トランジスターのゲートに当該第4トランジスターをオンまたはオフにする信号を供給し、前記第3トランジスターと前記第4トランジスターのソースに前記画素の表示状態を規定する映像信号を供給することを特徴とする。本発明によれば、第1トランジスターのソースに印加される第1電圧または第2トランジスターのソースに印加される第2電圧が第1電極に印加され続けるので、少ない消費電力で画素を駆動することができる。なお、本発明は、電気光学装置のみならず、当該電気光学装置を有する電子機器としても概念することができる。[第1実施形態]実施形態の構成図1は、本発明の一実施形態に係わる電気光学装置1の構成を示した図である。電気光学装置1は、コントローラー2、表示部3、走査線駆動回路4およびデータ線駆動回路5を備えている。コントローラー2は、表示部3が備える画素を駆動するための各種信号を出力する。表示部3においては、行方向X方向に沿ってm行の走査線112が設けられており、列方向Y方向に沿ってn列の第1データ線114Aとn列の第2データ線114Bが設けられている。また表示部3においては、行方向と列方向に沿って画素回路110がm行×n列でマトリクス状に設けられている。画素回路110は、走査線112、第1データ線114Aおよび第2データ線114Bに接続されている。例えば、1行1列目の画素回路110は、1行目の走査線112、1列目の第1データ線114Aおよび1列目の第2データ線114Bに接続されている。図2は、表示部3の部分断面図である。表示部3は、図2に示したように大別して第1基板10、電気泳動層20、第2基板30によって構成されている。第1基板10は、絶縁性及び可撓性を有する基板11上に回路の層が形成された基板である。基板11は、本実施形態においてはポリカーボネートで形成されている。なお、基板11としては、ポリカーボネートに限定されることなく、軽量性、可撓性、弾性及び絶縁性を有する樹脂材料を用いることができる。また、基板11は、可撓性を持たないガラスで形成されていてもよい。基板11の表面には、接着層11aが設けられ、接着層11aの表面には回路層12が積層されている。無論、回路層12は接着層11aを介さずに基板11に直接形成されていてもよい。回路層12は、行方向に配列された複数の走査線112と、各走査線112と電気的に絶縁を保つように設けられ列方向に配列された複数の第1データ線114Aと、複数の第2データ線114Bを有している。また、回路層12は、スイッチング素子である薄膜トランジスターthinfilmtransistor:以下TFTと略称するで構成された画素回路110と、画素電極13a第1電極を有している。画素回路110の構成については後述する。なお、TFTの極性にはnチャンネルとpチャンネルがあり、どちらを採用してもよいが、本実施形態ではnチャンネルのTFTを採用している。電気泳動層20は、バインダー22と、バインダー22によって固定された複数のマイクロカプセル21で構成されており、画素電極13a上に形成されている。なお、マイクロカプセル21と画素電極13aとの間には、接着剤により形成された接着層を設けてもよい。バインダー22としては、マイクロカプセル21との親和性が良好で電極との密着性が優れているものであれば特に制限はない。マイクロカプセル21内には、分散媒と電気泳動粒子が格納されている。マイクロカプセル21を構成する材料としては、アラビアゴムゼラチン系の化合物やウレタン系の化合物等の柔軟性を有するものを用いるのが好ましい。分散媒としては、水、アルコール系溶媒メタノール、エタノール、イソプロパノール、ブタノール、オクタノール、メチルセルソルブなど、エステル類酢酸エチル、酢酸ブチルなど、ケトン類アセトン、メチルエチルケトン、メチルイソブチルケトンなど、脂肪族炭化水素ぺンタン、ヘキサン、オクタンなど、脂環式炭化水素シクロへキサン、メチルシクロへキサンなど、芳香族炭化水素ベンゼン、トルエン、長鎖アルキル基を有するベンゼン類キシレン、ヘキシルベンゼン、ヘブチルベンゼン、オクチルベンゼン、ノニルベンゼン、デシルベンゼン、ウンデシルベンゼン、ドデシルベンゼン、トリデシルベンゼン、テトラデシルベンゼンなど、ハロゲン化炭化水素塩化メチレン、クロロホルム、四塩化炭素、1,2-ジクロロエタンなど、カルボン酸塩などのいずれかを用いることができ、また、分散媒は、その他の油類であってもよい。また、これらの物質は単独又は混合して分散媒に用いることができ、さらに界面活性剤などを配合して分散媒としてもよい。電気泳動粒子は、分散媒中で電界によって移動する性質を有する粒子高分子あるいはコロイドである。本実施形態においては白の電気泳動粒子と黒の電気泳動粒子がマイクロカプセル21内に格納されている。黒の電気泳動粒子は、例えば、アニリンブラックやカーボンブラック等の黒色顔料からなる粒子であり、本実施形態では正に帯電されている。白の電気泳動粒子は、例えば、二酸化チタンや酸化アルミニウム等の白色顔料からなる粒子であり、本実施形態では負に帯電されている。第2基板30は、フィルム31と、フィルム31の下面に形成された共通電極層32第2電極で構成されている。フィルム31は、電気泳動層20の封止及び保護の役割を担うものであり、例えばポリエチレンテレフタレートのフィルムである。フィルム31は、透明で絶縁性を有している。共通電極層32は、例えば、酸化インジウム膜ITO膜などの透明な導電膜で構成されている。なお、本実施形態においてはフィルム31側が、ユーザーが画像を視認する側となる。図1に戻り、走査線駆動回路4は、表示部3の各走査線112と接続されており、1、2、...、m行目の走査線112に走査信号Y1、Y2、...、Ymを供給する。具体的には、走査線駆動回路4は、走査線112を1、2、...、m行目という順番で選択し、選択した走査線112にHHighレベルの信号を供給し、選択されていない走査線112にLLowレベルの信号を供給する。データ線駆動回路5は、表示部3の各第1データ線114Aおよび各第2データ線114Bに接続されており、コントローラー2から供給される信号に応じて、1、2、...、n列目の第1データ線114Aにデータ信号X1A、X2A、...、XnAを供給し、1、2、...、n列目の第2データ線114Bにデータ信号X1B、X2B、...、XnBを供給する。なお、コントローラー2、走査線駆動回路4およびデータ線駆動回路5を合わせて電気光学装置1の制御装置と定義することもできる。図3は、画素回路110の構成を示した図である。なお、図3においては、1行1列目の画素回路110を示している。各画素回路110の構成は同じであるため、ここでは代表して1行1列目の画素回路110について説明し、他の画素回路110については説明を省略する。画素回路110は、TFT131第1トランジスター、TFT132第2トランジスター、TFT133第3トランジスターおよびTFT134第4トランジスターを備えている。TFT133のゲートは、走査線112に接続されており、TFT133のソースは、第1データ線114Aに接続されている。TFT134のゲートは、走査線112に接続されており、TFT134のソースは、第2データ線114Bに接続されている。TFT131のゲートは、TFT133のドレインに接続されており、TFT131のソースには第1電圧Ve1が印加される。TFT132のゲートは、TFT134のドレインに接続されており、TFT132のソースには第2電圧Ve2が印加される。また、TFT131のドレインとTFT132のドレインは、画素電極13aに接続されている。画素電極13aは、画素電極13aと共通電極層32と対向しており、画素電極13aと共通電極層32との間には電気泳動層20が挟まれている。この一の画素電極13aと共通電極層32との間にあるマイクロカプセル21が表示部3において一の画素100となる。駆動方法次に画素100を黒の表示にする場合の駆動方法と画素100を白の表示にする場合の駆動方法について説明する。電気光学装置1において表示部3に画像を表示させる際には、共通電極層32に電圧Vcomが印加される。ここで、第1電圧Ve1は電圧Vcomより高位の電圧であり、第2電圧Ve2は電圧Vcomより低位の電圧である。次にコントローラー2により走査線駆動回路4が制御され、走査線112が順次選択される。例えば、1行目の走査線112がHレベルとなると、当該走査線112にゲートが接続されたTFT133とTFT134がオンになる。またコントローラー2は、走査線駆動回路4で選択された走査線112と同じ行の画素100の表示状態を規定する映像信号をデータ線駆動回路5へ供給する。データ線駆動回路5は、供給された映像信号に応じて第1データ線114Aと第2データ線114Bにデータ信号を供給する。例えば、1行1列目の画素100を黒にする場合、データ線駆動回路5は、Hレベルのデータ信号X1Aを1列目の第1データ線114Aに供給すると共にLレベルのデータ信号X1Bを1列目の第2データ線114Bに供給する。TFT133がオンの状態でデータ線114AがHレベルになると、TFT131のゲートがHレベルとなってTFT131がオンとなる。また、TFT134がオンの状態でデータ線114BがLレベルになると、TFT132のゲートがLレベルとなってTFT132がオフとなる。TFT131がオンとなり、TFT132がオフとなると、第1電圧Ve1が画素電極13aに印加される。ここで画素電極13aの電圧は、共通電極層32に印加されている電圧Vcomより高位の電圧となるため、電気泳動層20においては、正に帯電している黒の電気泳動粒子が共通電極層32側に移動し、負に帯電している白の電気泳動粒子が画素電極13a側に移動する。この後、走査線112がLレベルとなると、TFT133とTFT134がオフとなるが、TFT131のゲートの電圧は、TFT131のゲートとTFT133のドレインとの間の寄生容量により維持され、TFT132のゲートの電圧は、TFT132のゲートとTFT134のドレインとの間の寄生容量により維持される。これにより、走査線112がLレベルとなってもTFT131はオンの状態、TFT132はオフの状態を保ち、第1電圧Ve1が画素電極13aに印加され続ける。第1電圧Ve1が画素電極13aに印加され続けると、黒の電気泳動粒子が共通電極層32側に移動し1行1列目の画素100が黒の表示となる。この後、予め定められた時間が経過すると、コントローラー2により走査線駆動回路4が制御され、走査線112に再度走査信号Y1、Y2、...、Ymが順次供給される。また、コントローラー2は、第1データ線114Aと第2データ線114Bの両方をLレベルにする信号をデータ線駆動回路5へ供給する。この信号がデータ線駆動回路5へ供給されると、データ線駆動回路5は、1列目からn列目の第1データ線114Aおよび第2データ線114BをLレベルにする。走査線112がHレベルとなっている状態でデータ線114Aとデータ線114BがLレベルとなると、TFT133とTFT134がオフとなり、TFT131とTFT132もオフとなる。TFT131とTFTがオフとなると第1電圧Ve1と第2電圧Ve2のいずれも画素電極13aに印加されず、画素電極13aに対する電圧の印加が停止される。画素電極13aへの電圧の印加が停止されてもマイクロカプセル21内の黒の電気泳動粒子は共通電極層32側に引き寄せられた状態を保ち、1行1列目の画素100は黒の表示のままとなる。一方、例えば1行1列目の画素を白にする場合、データ線駆動回路5は、1行目の走査線112がHレベルの期間においてLレベルのデータ信号X1Aを1列目の第1データ線114Aに供給すると共にHレベルのデータ信号X1Bを1列目の第2データ線114Bに供給する。走査線112がHレベルとなってTFT133がオンの状態でデータ線114AがLレベルになると、TFT131のゲートがLレベルとなってTFT131がオフとなる。また、走査線112がHレベルとなってTFT134がオンの状態でデータ線114BがHレベルになると、TFT132のゲートがHレベルとなってTFT132がオンとなる。TFT131がオフとなり、TFT132がオンとなると、第2電圧Ve2が画素電極13aに印加される。ここで、画素電極13aの電圧は、共通電極層32に印加されている電圧Vcomより低位の電圧となるため、電気泳動層20においては、正に帯電している黒の電気泳動粒子が画素電極13a側に移動し、負に帯電している白の電気泳動粒子が共通電極層32側に移動する。この後、走査線112がLレベルとなると、TFT133とTFT134がオフとなるが、TFT131のゲートの電圧は、TFT131のゲートとTFT133のドレインとの間の寄生容量により維持され、TFT132のゲートの電圧は、TFT132のゲートとTFT134のドレインとの間の寄生容量により維持される。これにより、走査線112がLレベルとなってもTFT131はオフの状態、TFT132はオンの状態を保ち、第2電圧Ve2が画素電極13aに印加され続ける。第2電圧Ve2が画素電極13aに印加され続けると、白の電気泳動粒子が共通電極層32側に移動し1行1列目の画素100が白の表示となる。この後、予め定められた時間が経過すると、画素100を黒にした時と同様に走査線112がHレベルである期間にデータ線114Aとデータ線114BがLレベルにされ、TFT131とTFT132がオフとなる。TFT131とTFTがオフとなると第1電圧Ve1と第2電圧Ve2のいずれも画素電極13aに印加されず、画素電極13aに対する電圧の印加が停止される。画素電極13aへの電圧の印加が停止されてもマイクロカプセル21内の白の電気泳動粒子は共通電極層32側に引き寄せられた状態を保ち、1行1列目の画素100は白の表示のままとなる。本実施形態によれば、画素100の表示を変更する際に画素電極13aへの電圧の印加が一回で済むので消費電力を抑えることができる。また、本実施形態においては、画素100毎に画素電極13aに印加する電圧を異ならせることができるため、一回の走査線112の選択で、同じ行の画素100について、ある画素については黒の表示に変更し、他の画素については白の表示に変更することができる。また、本実施形態においては、画素毎にメモリーを設けることがないため、画素毎にメモリー回路を設ける構成と比較して高精細化が可能となる。なお、上述した、予め定められた時間が経過した後でTFT131とTFT132の両方をオフとして画素電極13aに電圧を印加しないという駆動をする前に、第1電圧Ve1又は第2電圧Ve2を電圧Vcomと同じ電圧に変更し、TFT131又はTFT132をオンにするようにしてもよい。これにより、画素電極13aの電圧を電圧Vcomと同じにすることが出来るので、電気泳動粒子の移動を確実に停止させることが出来、表示むら等が防止される。また、書き換え動作をしない期間では、第1電圧Ve1と第2電圧Ve2を電圧Vcomと同じ電圧に変更することで、TFT131とTFT132のオフ時のリーク電流で電気泳動粒子が移動することが防止でき、これも又表示むら等が防止される。第1実施形態の変形例上述した第1実施形態においては、データ線駆動回路5から画素回路110の列毎に第1データ線114Aと第2データ線114Bを設け、これらのデータ線がデータ線駆動回路5に接続されているが、データ線駆動回路5と表示部3との間にデマルチプレクサー回路を設け、データ線駆動回路5に接続されるデータ線の本数を少なくしてもよい。図4は、本変形例に係る電気光学装置1Aの構成を示した図である。データ線駆動回路5からは、列方向に沿ってn列のデータ線114が設けられている。データ線駆動回路5と表示部3との間には、データ線114毎にTFT141とTFT142が設けられている。TFT141のソースはデータ線114に接続され、TFT141のドレインは第1データ線114Aに接続されている。また、TFT142のソースはデータ線114に接続され、TFT142のドレインは第2データ線114Bに接続されている。また、TFT141のゲートは第1選択線118に接続され、TFT142のゲートは第2選択線119に接続されている。図5は、第1選択線118、第2選択線119、走査線112およびデータ線114に供給される信号の波形を示した図である。第1選択線118は、走査線112に供給される走査信号がHレベルである期間の前半においてはHレベルとなり、後半においてはLレベルとなる。また、第2選択線119は、走査線112に供給される走査信号がHレベルである期間の前半においてはLレベルとなり、後半においてはHレベルとなる。データ線114は、当該データ線114と同じ列の画素100を黒の表示にする場合には、第1選択線118がHレベルの期間においてHレベルにされ、第2選択線119がHレベルの期間においてはLレベルにされる。また、データ線114は、当該データ線114と同じ列の画素100を白の表示にする場合には、第1選択線118がHレベルの期間においてLレベルにされ、第2選択線119がHレベルの期間においてはHレベルにされる。第1選択線118がHレベル、第2選択線119がLレベルとなるとTFT141がオンとなり、TFT142がオフとなる。TFT141がオンとなると、データ線114Aの電圧はデータ線114の電圧に対応し、データ線114がHレベルである場合にはデータ線114AはHレベルとなり、データ線114がLレベルである場合にはデータ線114AはLレベルとなる。この後に第1選択線118がLレベルとなってTFT141がオフとなり、データ線114Aがハイインピーダンスの状態になっても、第1データ線114Aには寄生容量があるため、データ線114AはTFT141がオンとなった時の電位を保つ。次に第1選択線118がLレベル、第2選択線119がHレベルとなるとTFT142がオンとなる。TFT142がオンとなると、データ線114Bの電圧はデータ線114の電圧に対応し、データ線114がHレベルである場合にはデータ線114BはHレベルとなり、データ線114がLレベルである場合にはデータ線114BはLレベルとなる。このように、本変形例においては、上述した実施形態と同様にデータ線114Aとデータ線114Bの一方をHレベルとし、他方をLレベルとすることができ、更にデータ線駆動回路5に接続されるデータ線の本数を上述した実施形態より少なくすることができる。次に、第1実施形態の別の変形例について説明する。図6は、第1実施形態の別の変形例に係わる画素回路110Aの構成を示した図である。図6に示したように、本変形例においては、TFT131のゲートとTFT133のドレインとの間と、TFT132のゲートとTFT134のドレインとの間に補助容量C1が接続されている。上述した実施形態においてはTFT133とTFT134がオフとなった後、TFT131のゲートとTFT133のドレインとの間の寄生容量でTFT131が動作し、TFT132のゲートとTFT134のドレインとの間の寄生容量でTFT132が動作している。一方、本変形例においては、TFT131のゲートとTFT133のドレインとの間の電位と、TFT132のゲートとTFT134のドレインとの間の電位が補助容量C1により維持され、この維持された電圧でTFT131とTFT132が動作する。[第2実施形態]次に本発明の第2実施形態について説明する。本実施形態に係わる電気光学装置1Bは、第1実施形態の電気光学装置1と比較すると、データ線駆動回路5に接続されるデータ線と、画素回路の構成が異なり、他の構成は第1実施形態と同じである。従って、以下においては第1実施形態と同じ構成については説明を省略し、第1実施形態との相違点を中心に説明する。図7は、本実施形態に係わる電気光学装置1Bの構成を示した図である。本実施形態に係わる表示部3においては、列方向Y方向に沿ってn列のデータ線114が設けられている。一の画素回路110Bは、一の走査線112と一のデータ線114に接続されている。例えば、1行1列目の画素回路110Bは、1行目の走査線112、1列目のデータ線114に接続されている。つまり、データ線について見ると、第1実施形態では一の画素回路110に第1データ線114Aと第2データ線114Bの二本のデータ線が接続されていたのに対し、本実施形態では一の画素回路110Bに一本のデータ線114が接続されている構成となっている。また、表示部3においては、行方向に沿ってm行のクロック線120が設けられている。各行のクロック線120は同じ行の画素回路110Bに接続されている。図8は、本実施形態に係わる画素回路110Bの構成を示した図である。画素回路110Bは、TFT134のゲートがクロック線120に接続されており、TFT134のソースがTFT131のゲートに接続されている点が第1実施形態の画素回路110と異なる。図9は、走査線112、データ線114およびクロック線120に供給される信号の波形を示した図である。クロック線120には、走査線112に供給される走査信号がHレベルである期間の前半においてはHレベルとなり、後半においてはLレベルとなるクロック信号が供給される。データ線114は、当該データ線114と同じ列の画素100を黒の表示にする場合には、走査線がHレベルであり且つクロック線120がHレベルの期間においてLレベルにされ、クロック線120がLレベルの期間においてはHレベルにされる。またデータ線114は、当該データ線114と同じ列の画素100を白の表示にする場合には、走査線がHレベルであり且つクロック線120がHレベルの期間においてHレベルにされ、クロック線120がLレベルの期間においてはLレベルにされる。走査線112がHレベルである期間の前半でクロック線120がHレベルとなると、当該走査線112にゲートが接続されたTFT133がオンになり、クロック線120にゲートが接続されたTFT134がオンとなる。画素100を黒の表示にする場合、データ線駆動回路5は、クロック線120がHレベルである期間においてデータ線114をLレベルにする。データ線114がLレベルとなると、TFT131のゲートがLレベルとなってTFT131がオフとなる。また、データ線114がLレベルとなると、TFT134のソースがLレベルとなり、TFT132のゲートがLレベルとなってTFT132もオフとなる。TFT131とTFT132がオフとなるため、画素電極13aはハイインピーダンスとなる。次に、走査線112がHレベルである期間の後半になると、クロック線120がLレベルとなり、データ線114がHレベルになる。クロック線120がLレベルになると、TFT134のゲートがLレベルとなってTFT134がオフとなり、TFT132のゲートはハイインピーダンスの状態になる。ここで、TFT134のドレインとTFT132のゲートとの間の寄生容量により、TFT132のゲートはハイインピーダンスの状態になる前のLレベルの状態を維持するため、TFT132はオフのままとなる。一方、TFT131のドレインは、データ線114がHレベルとなったことによりHレベルとなり、これによりTFT131のゲートがHレベルとなる。TFT131のゲートがHレベルとなると、TFT131がオンとなり、第1電圧Ve1が画素電極13aに印加される。ここで、画素電極13aの電圧は、共通電極層32より高位の第1電圧Ve1となるため、電気泳動層20においては、正に帯電している黒の電気泳動粒子が共通電極層32側に移動し、負に帯電している白の電気泳動粒子が画素電極13a側に移動する。この後、第1実施形態と同様に走査線112をLレベルとし、予め定められた時間が経過すると、データ線駆動回路5は、走査線112がHレベルの期間においてデータ線114をLレベルとし、TFT131とTFT132をオフにする。画素電極13aへの電圧の印加が停止されてもマイクロカプセル21内の黒の電気泳動粒子は共通電極層32側に引き寄せられた状態を保ち、画素100は黒の表示のままとなる。一方、画素100を白の表示にする場合、クロック線120がHレベルである期間においてデータ線114がHレベルにされる。データ線114がHレベルとなると、TFT131のゲートがHレベルとなってTFT131がオンとなる。また、データ線114がHレベルとなると、TFT134のソースがHレベルとなり、TFT132のゲートがHレベルとなってTFT132もオンとなる。次に、走査線112がHレベルである期間の後半になると、クロック線120がLレベルとなり、データ線114がLレベルになる。クロック線120がLレベルになると、TFT134のゲートがLレベルとなってTFT134がオフとなり、TFT132のゲートはハイインピーダンスの状態になる。ここで、TFT134のドレインとTFT132のゲートとの間の寄生容量により、TFT132のゲートはハイインピーダンスの状態になる前のHレベルの状態を維持するため、TFT132はオンのままとなる。一方、TFT131のドレインは、データ線114がLレベルとなったことによりLレベルとなり、これによりTFT131のゲートがLレベルとなる。TFT131のゲートがLレベルとなると、TFT131がオフとなり、第2電圧Ve2が画素電極13aに印加される。ここで、画素電極13aの電圧は共通電極層32より低位の第2電圧Ve2となるため、電気泳動層20においては、正に帯電している黒の電気泳動粒子が画素電極13a側に移動し、負に帯電している白の電気泳動粒子が共通電極層32に移動する。この後、第1実施形態と同様に走査線112をLレベルとし、予め定められた時間が経過すると、走査線がHレベルの期間においてデータ線114をLレベルとしてTFT131とTFT132をオフにする。画素電極13aへの電圧の印加が停止されてもマイクロカプセル21内の白の電気泳動粒子は共通電極層32側に引き寄せられた状態を保ち、1行1列目の画素100は白の表示のままとなる。本実施形態によれば、画素100の列毎に一本のデータ線114を設ければよいので、第1実施形態と比較すると、データ線駆動回路5に接続するデータ線の本数を少なくすることができる。第2実施形態の変形例上述した第2実施形態においては、TFT131とTFT132が同時にオンとなり、TFT131のソースに電圧を印加するラインとTFT132のソースに電圧を印加するラインとが短絡する場合がある。そこで、画素の行毎に図10に示した回路を設け、TFT131とTFT132が同時にオンとならないようにしてもよい。図10に示した回路は、画素回路110の各行に対応して設けられており、TFT151第7トランジスター、TFT152第8トランジスターおよびTFT153第9トランジスターを備えている。TFT151のゲートは、i行目の走査線112に接続され、TFT152のゲートは、i1行目の走査線112に接続されている。例えば、図10に示した回路が画素回路110の1行目に対応したものである場合、TFT151のゲートは1行目の走査線112に接続され、TFT152のゲートは、2行目の走査線112に接続される。なお、図10に示した回路がm行目に対応したものである場合、TFT151のゲートはm行目の走査線に接続され、TFT152のゲートは1行目の走査線に接続される。また、TFT151のソースにはTFT153をオフにする電圧VLが印加されており、TFT152のソースにはTFT153をオンにする電圧VHが印加されている。TFT151のドレインとTFT152のドレインは、TFT153のゲートに接続されている。TFT153のソースには第1電圧Ve1が印加されており、TFT153のドレインは、i行目の画素回路110のTFT131のソースに接続されている。なお、TFT153のゲートに補助容量C1を接続してもよい。この構成において、例えばi行目の走査線112がHレベルとなると、TFT151がオンとなる。なお、各走査線112へ供給される走査信号Y1、Y2、...、Ymは、順次排他的にHレベルとなるため、i行目の走査線112がHレベルの期間においてはi1行目の走査線112はLレベルとなる。ここで、TFT151はオン、TFT152はオフとなり、TFT153のゲートの電圧は電圧VLとなる。TFT153はオフとなり、i行目の画素回路110のTFT131のソースはハイインピーダンスの状態となるため、i行目の走査線112がHレベルである期間においては、i行目の画素回路110のTFT131のソースに電圧を印加するラインとi行目の画素回路110のTFT132のソースに電圧を印加するラインとが短絡することがない。次に、i行目の走査線112がLレベルでi1行目の走査線112がHレベルとなると、TFT151がオフ、TFT152がオンとなり、電圧VHがTFT153のゲートに印加される。ここでTFT153はオンとなり、第1電圧Ve1がi行目の画素回路110のTFT131のソースに印加される。この後、i行目とi1行目の走査線112がLレベルとなると、TFT151とTFT152はオフとなる。ここで、TFT153のゲートはハイインピーダンス状態となるが、TFT153のゲートとTFT151およびTFT152のドレインとの間の寄生容量によってTFT153のゲートは電圧VHの状態を維持し、TFT153はオンの状態を保つので、第1電圧Ve1がi行目の画素回路110のTFT131のソースに印加され続ける。本変形例によれば、走査線112が選択されている行の画素回路110においては、TFT131のソースがハイインピーダンスとなるため、走査線112が選択されている画素回路110においてTFT131のソースに第1電圧Ve1を印加するラインとTFT132のソースに第2電圧Ve2を印加するラインとが短絡することがない。なお、上記説明ではTFT153のゲートに第1電圧Ve1を印加し、TFT153のドレインがTFT131のソースに接続された構成となっているが、TFT153のゲートに第2電圧Ve2を印加し、TFT153のドレインをTFT132のソースに接続する構成としてもよい。また、図10に示した回路を行毎に2つ設け、一方の回路のTFT153のソースに第1電圧Ve1を印加するとともにドレインをTFT131のソースに接続し、他方の回路のTFT153のソースに第2電圧Ve2を印加するとともにドレインをTFT132のソースに接続するようにしてもよい。[第3実施形態]次に本発明の第3実施形態について説明する。本実施形態に係わる電気光学装置1Cは、第1実施形態の電気光学装置と比較すると、データ線駆動回路5に接続されるデータ線、画素回路に接続される走査線および画素回路の構成が異なり、他の構成は第1実施形態と同じである。従って、以下においては第1実施形態と同じ構成については説明を省略し、第1実施形態との相違点を中心に説明する。図11は、本実施形態に係わる電気光学装置1Cの構成を示した図である。本実施形態に係わる表示部3においては、列方向Y方向に沿ってn列のデータ線114が設けられており、行方向X方向に沿ってm行の第1走査線112Aとm行の第2走査線112Bが設けられている。一の画素回路110Cは、一の第1走査線112A、一の第2走査線112Bおよび一のデータ線114に接続されている。例えば、1行1列目の画素回路110Cは、1行目の第1走査線112A、1行目の第2走査線112Bおよび1列目のデータ線114に接続されている。図12は、本実施形態に係わる画素回路110Cの構成を示した図である。各画素回路110Cの構成は同じであるため、ここでは代表して1行1列目の画素回路110Cについて説明し、他の画素回路110Cについては説明を省略する。画素回路110Cにおいては、TFT133のゲートは走査線112Aに接続されており、TFT133のソースはデータ線114に接続されている。TFT134のゲートは走査線112Bに接続されており、TFT134のソースはデータ線114に接続されている。TFT131のゲートは、TFT133のドレインに接続されており、TFT131のソースには第1電圧Ve1が印加される。TFT132のゲートは、TFT134のドレインに接続されており、TFT132のソースには第2電圧Ve2が印加される。また、TFT131のドレインとTFT132のドレインは、画素電極13aに接続されている。駆動方法次に本実施形態において画素100を黒の表示にする場合の駆動方法と画素100を白の表示にする場合の駆動方法について説明する。まずコントローラー2により走査線駆動回路4が制御され、走査線112Aと走査線112Bが順次排他的に選択される。図13は、各走査線に供給される信号を示した図である。一の行において走査線112AがHレベルとなっている期間においては走査線112BがLレベルとされ、走査線112AがLレベルとなると次に同じ行の走査線112BがHレベルにされる。コントローラー2は、走査線駆動回路4で選択されたと同じ行の画素100の表示状態を規定する映像信号をデータ線駆動回路5へ供給する。データ線駆動回路5は、供給された映像信号に応じてデータ線114にデータ信号を供給する。例えば、1列目の画素100を黒にする場合、データ線114は、走査線112AがHレベルの期間においてHレベルにされ、走査線112BがHレベルの期間においてはLレベルにされる。第1走査線112AがHレベルとなると、TFT133がオンとなる。ここで画素100を黒にする場合にはデータ線114の電圧はHレベルであるため、TFT131がオンとなり、第1電圧Ve1が画素電極13aに印加される。なお、第1走査線112AがHレベルであると第2走査線112BがLレベルであるため、TFT132がオフ、TFT132がオフとなり、第2電圧Ve2は画素電極13aに印加されない。次に、第1走査線112AがLレベルとなり、第2走査線112BがHレベルとなると、TFT133がオフとなり、TFT134がオンとなる。ここで画素100を黒の表示にする場合、データ線114の電圧はLレベルであるため、TFT132がオフとなり、第2電圧Ve2は画素電極13aに印加されない。その後、第1走査線112Aと第2走査線112BがLレベルとなると、TFT133とTFT134はオフとなる。なお、TFT131のゲートの電圧は、TFT131のゲートとTFT133のドレインとの間の寄生容量により維持されるため、走査線112AがLレベルとなってもTFT131はオンの状態を保ち、第1電圧Ve1が画素電極13aに印加され続ける。第1電圧Ve1が画素電極13aに印加され続けると、黒の電気泳動粒子が共通電極層32側に移動し画素100が黒の表示となる。また、1列目の画素100を白にする場合、データ線114は、第1走査線112AがHレベルの期間においてLレベルにされ、第2走査線112BがHレベルの期間においてはHレベルにされる。第1走査線112AがHレベルとなると、TFT133がオンとなる。ここでデータ線114の電圧はLレベルであるため、TFT131がオフとなり、第1電圧Ve1は画素電極13aに印加されない。次に、第2走査線112BがHレベルとなると、TFT133がオフとなり、TFT134がオンとなる。ここでデータ線114の電圧はHレベルであるため、TFT132がオンとなり、第2電圧Ve2が画素電極13aに印加される。その後、第1走査線112Aと第2走査線112Bの電圧がLレベルとなると、TFT133とTFT134はオフとなる。なお、TFT132のゲートの電圧は、TFT132のゲートとTFT134のドレインとの間の寄生容量により維持されるため、走査線112BがLレベルとなってもTFT132はオンの状態を保ち、第2電圧Ve2が画素電極13aに印加され続ける。第2電圧Ve2が画素電極13aに印加され続けると、白の電気泳動粒子が共通電極層32側に移動し画素100が白の表示となる。本実施形態においても、画素100の表示を変更する際に画素電極13aへの電圧の印加が一回で済むので消費電力を抑えることができる。また、本実施形態においても、画素100毎に画素電極13aに印加する電圧を異ならせることができるため、一回の走査線112の選択で、同じ行の画素100について、ある画素については黒の表示に変更し、他の画素については白の表示に変更することができる。また、本実施形態においても、画素毎にメモリーを設けることがないため、画素毎にメモリー回路を設ける構成と比較して高精細化が可能となる。第3実施形態の変形例上述した第3実施形態においては、第1走査線112Aと第2走査線112Bは順次排他的にHレベルとなるが、図14に示したように、第1走査線112Aと第2走査線112Bを同時にHレベルとし、一定期間が経過した後に第1走査線112AをLレベルにし、さらに一定期間が経過した後に第2走査線112BをLレベルにしてもよい。第1走査線112Aと第2走査線112BがHレベルとなると、TFT133とTFT134がオンとなる。ここで、画素100を黒の表示にするためにデータ線114がHレベルである場合、TFT131とTFT132がオンとなる。この後、第2走査線112BはHレベルのままであるが、第1走査線112AがLレベルとなり、TFT133はオフとなり、TFT134はオンのままとなる。ここで、画素100を黒の表示にするためにデータ線114がLレベルにされると、TFT132がオフとなる。TFT131のゲートは、TFT131のゲートとTFT133のドレインとの間の寄生容量によりHレベルを維持しているため、TFT131はオンの状態を保ち、第1電圧Ve1が画素電極13aに印加され、画素100は黒を表示する。また、第1走査線112Aと第2走査線112BがHレベルとなって、TFT133とTFT134がオンである場合、ここで、画素100を白の表示にするためにデータ線114がLレベルにすると、TFT131とTFT132がオフとなる。この後、第2走査線112BはHレベルのままであるが、第1走査線112AがLレベルとなり、TFT133はオフとなり、TFT134はオンのままとなる。ここで、画素100を白の表示にするためにデータ線114がHレベルにされると、TFT132がオンとなる。TFT132がオンとなると第2電圧Ve2が画素電極13aに印加され、画素100は白を表示する。なお、この後に第2走査線112BがLレベルとなるとTFT133がオフとなるが、TFT134のゲートは、TFT132のゲートとTFT134のドレインとの間の寄生容量によりHレベルを維持しているため、TFT132はオンの状態を保ち、第2電圧Ve2が画素電極13aに印加され、画素100は白を表示する。次に図15は、第3実施形態の別の変形例に係わる構成を示した図である。画素回路110Cは、図13に示した構成と同じであるため説明を省略する。本変形例においては、画素回路110Cの行毎にTFT171第5トランジスターとTFT172第6トランジスターが設けられている。TFT171のゲートは当該行の第1走査線112Aに接続されており、TFT172のゲートは当該行の次に選択される第1走査線112Aに接続されている。TFT171のドレインとTFT172のドレインは、当該行の第2走査線112Bに接続されている。TFT171のソースには電圧VHが印加され、TFT172のソースには電圧VLが印加されている。図16は、1行の選択期間と、i番目の第1走査線112A、第2走査線112B、i1番目の第1走査線112Aおよびデータ線114に供給される信号の波形を示した図である。第1走査線112Aは、1行の選択期間の前半期間においてHレベルとなり、後半期間においてはLレベルとなる。第2走査線112Bは、第1走査線112AがHレベルになるとTFT171がオンとなるので、Hレベルになる。次に第1走査線112AがLレベルになるとTFT171はオフになるが、寄生容量により第2走査線112BはHレベルのままとなる。また次の行が選択されると、即ち、次の行の第1走査線112AがHレベルになると、TFT172がオンとなるので、第2走査線112BはLレベルになる。そして、次の行の第1走査線112AがLレベルになると、TFT172がオフとなるが、第2走査線112Bは、寄生容量でLレベルのままとなる。よって、第2走査線112Bは、選択期間中はHレベルとなり、次の行の選択期間の始めにLレベルとなる。データ線114は、当該データ線114と同じ列の画素100を黒の表示にする場合には、前半期間においてHレベルとなり、後半期間でLレベルとなる。また、データ線114は、当該データ線114と同じ列の画素100を白の表示にする場合には、前半期間においてLレベルとなり、後半期間でHレベルとなる。例えば、画素100を黒にする場合、選択期間の前半でデータ線114の電圧をHレベルとし、後半でLレベルとする。すると、前半ではTFT133とTFT134は共にオン状態なので、TFT131とTFT132のゲートはHレベルとなる。そして、選択期間の後半では、TFT133はオフ状態、TFT134はオン状態となるので、TFT131のゲートの電圧は寄生容量でHレベルに保持され、TFT131がオン状態を維持する。一方、TFT132のゲートはLレベルとなる。そして、次の行の選択期間となるとTFT134はオフ状態となるが、TFT131のゲートの電圧は寄生容量でLレベルに保持され、TFT131がオフ状態を保持する。従って、第1電圧Ve1が画素電極13aに印加され続ける。第1電圧Ve1が画素電極13aに印加され続けると、黒の電気泳動粒子が共通電極層32側に移動し画素100が黒の表示となる。一方、画素100を白の表示にする場合、選択期間の前半でデータ線114の電圧をLレベルとし、後半でHレベルとする。すると、選択期間の前半ではTFT133とTFT134は共にオン状態なので、TFT131とTFT132のゲートはLレベルとなる。そして、選択期間の後半ではTFT133はオフ状態、TFT134はオン状態となるので、TFT131のゲートの電圧は寄生容量でLレベルに保持され、TFT131がオフ状態を維持する。一方、TFT132のゲートはHレベルとなる。そして、次の行の選択期間となると、TFT134はオフ状態となるが、TFT131のゲートの電圧は寄生容量でHレベルに保持され、TFT131がオン状態を維持する。従って、第2電圧Ve2が画素電極13aに印加され続け、画素100は白の表示を維持する。本実施形態においても、画素100の表示を変更する際に画素電極13aへの電圧の印加が一回で済むので消費電力を抑えることができる。また、本実施形態においても、画素100毎に画素電極13aに印加する電圧を異ならせることができるため、一回の走査線112の選択で、同じ行の画素100について、ある画素については黒の表示に変更し、他の画素については白の表示に変更することができる。また、本実施形態においても、画素毎にメモリーを設けることがないため、画素毎にメモリー回路を設ける構成と比較して高精細化が可能となる。[電子機器]次に、上述した実施形態や変形例に係る電気光学装置を適用した電子機器の例について説明する。図17は、当該電気光学装置を用いた電子ブックリーダーの外観を示した図である。電子ブックリーダー1000は、板状のフレーム1001と、ボタン9A~9Fと、上述した実施形態または変形例に係る電気光学装置を備えている。ただし、図においては電気光学装置のうち、表示部3のみが露出している。電子ブックリーダー1000においては、電子書籍の内容が表示部3に表示され、ボタン9A~9Fを操作することにより電子書籍のページがめくられる。なお、このほかにも、上述した実施形態や変形例に係る電気光学装置が適用可能な電子機器としては、時計や、電子ペーパー、電子手帳、電卓、携帯電話機等などが挙げられる。[その他の変形例]以上、本発明の実施形態について説明したが、本発明は上述した実施形態に限定されることなく、他の様々な形態で実施可能である。例えば、上述の実施形態を以下のように変形して本発明を実施してもよい。なお、上述した実施形態及び以下の変形例は、各々を組み合わせてもよい。上述した各実施形態や各変形例においては、電気光学装置は、電気泳動方式の装置であって、マイクロカプセル21内に黒の電気泳動粒子と白の電気泳動粒子が封入され、対向する画素電極13aと共通電極層32との間にマイクロカプセル21が配置されているマイクロカプセル方式であるが、電気光学装置は、マイクロカプセル方式に限定されるものではない。例えば、本発明に係わる電気光学装置は、水平型電気泳動方式であってもよい。また、本発明に係わる電気光学装置は、電子粉流体登録商標を用いた方式でもよく、帯電トナー型方式であってもよい。本発明に係わる電気光学装置においては、上述した第1電圧Ve1と第2電圧Ve2は、一定の電圧に限定されるものではなく変更可能であってもよい。"