"半導体基板上に行列状に配置した受光部を含む複数の画素を有し、緑、赤、青の信号を取り出す画素をそれぞれ緑画素、赤画素、青画素として、2つの緑画素と赤画素と青画素とがベイヤー配列で配置され、同色の画素からの信号同士を加算する動作モードを備えた撮像装置であって、ベイヤー配列の第1、第2、第3および第4の色画素において第1の色画素は水平3画素、垂直3画素が画素加算エリアの基本単位であり、第2の色画素は水平1画素、垂直3画素が画素加算エリアの基本単位であり、第3の色画素は水平3画素、垂直5画素が画素加算エリアの基本単位であり、第4の色画素は水平1画素、垂直5画素が画素加算エリアの基本単位であること、第1の色画素の加算エリア内の第1の色画素からの信号同士を加算し、第2の色画素の加算エリア内の第2の色画素からの信号同士を加算し、第3の色画素の加算エリア内の第3の色画素からの信号同士を加算し、第4の色画素の加算エリア内の第4の色画素からの信号同士を加算する第1の動作モードを備えることを特徴とする撮像装置。第1の色画素の加算エリアと第2の色画素の加算エリアが、水平方向に重ならずに配置されること、第3の色画素の加算エリアと第4の色画素の加算エリアが、水平方向に重ならずに配置されること、第1の色画素の加算エリアと第3の色画素の加算エリアが、垂直方向に重ならずに配置されること、第2の色画素の加算エリアと第4の色画素の加算エリアが、垂直方向に重ならずに配置されることを特徴とする請求項1に記載の撮像装置。第1の動作モードとインタレース関係にある第2の動作モードを備え、第1の動作モードと第2の動作モードを繰り返す第3の動作モードを備え、第3の動作モードから得られる画像を記録することを特徴とする請求項1または請求項2に記載の撮像装置。第1の動作モードを繰り返す第4の動作モードを備え、第4の動作モードから得られる画像は、記録せずに表示にのみ用いることを特徴とする請求項3に記載の撮像装置。第3の色画素の加算エリア内で加算する第3の色画素からの信号の加算数を変更する手段および第4の色画素の加算エリア内で加算する第4の色画素からの信号の加算数を変更する手段を備えることを特徴とする請求項1に記載の撮像装置。現在の電子スチルカメラやビデオカメラなどの撮像装置では、撮像素子で画素加算を行わない静止画撮影モード、画素加算を行い静止画を撮影するための画角合わせに用いられるモニターモードおよび画素加算を行い所定のフレームレートで連続撮影を行う動画撮影モードを備えている場合が多い。しかしながら、特許文献1に開示の撮像装置においては、特許文献1の図1で明らかなように、画素加算した後のRGB各色の重心位置が等間隔になっていないため、斜め線に段差が発生したり、偽色色モアレの原因になるという問題があった。また、モニターモードで使用する表示装置は、一般に表示画素数が20万画素から40万画素程度であるが、特許文献2に開示の撮像装置においては、画素加算した後のRGB各色の重心位置は等間隔になっているが、出力する画素信号の数が大きく、モニターモードに使用するには出力する画素信号の数が過剰となっていた。さらに、撮像装置において高精細動画を記録や再生する場合には、プログレッシブ方式とインタレース方式がある。特許文献1および特許文献2に開示の動画撮影モードの加算方法は、出力する画素信号の数を水平、垂直とも1/2に間引いており、プログレッシブ方式に適した撮影モードであるため、インタレース方式に対しては、出力する画素信号の数が過剰となっていた。本発明は、このような事情を鑑みてなされたものであり、高精細動画に適した高速読出しのための画素加算出力が可能な高画素撮像素子を用いた撮像装置およびその制御方法を提供することを目的とする。上述の目的を達成するための本発明に係る撮像装置の構成は、半導体基板上に行列状に配置した受光部を含む複数の画素を有し、緑、赤、青の信号を取り出す画素をそれぞれ緑画素、赤画素、青画素として、2つの緑画素と赤画素と青画素とがベイヤー配列で配置され、同色の画素からの信号同士を加算する動作モードを備えた撮像装置であって、ベイヤー配列の第1、第2、第3および第4の色画素において第1の色画素は水平3画素、垂直3画素が画素加算エリアの基本単位であり、第2の色画素は水平1画素、垂直3画素が画素加算エリアの基本単位であり、第3の色画素は水平3画素、垂直5画素が画素加算エリアの基本単位であり、第4の色画素は水平1画素、垂直5画素が画素加算エリアの基本単位であること、第1の色画素の加算エリア内の第1の色画素からの信号同士を加算し、第2の色画素の加算エリア内の第2の色画素からの信号同士を加算し、第3の色画素の加算エリア内の第3の色画素からの信号同士を加算し、第4の色画素の加算エリア内の第4の色画素からの信号同士を加算する第1の動作モードを備えることを特徴とする。本発明によれば、高画素撮像素子を用いて高精細動画を撮影する時に、重心ずれのない加算読み出しを実現するとともに、インタレース読み出しによりさらに画素レートを低減する撮像装置およびその制御方法を提供することができる。以下に、添付図面を参照して本発明の実施形態について詳細に説明する。なお、以下に説明する実施形態は、本発明の実現手段としての一例であり、本発明が適用される装置の構成や各種条件によって適宜修正または変更されるべきものであり、本発明は以下の実施形態に限定されるものではない。第1の実施形態図1から図9を参照して、本発明の第1の実施形態について説明する。図1は、本実施形態に係る撮像装置の構成を示す図である。本実施形態の撮像装置は、動画機能付き電子スチルカメラやビデオカメラなどに応用可能である。図1に示す撮像装置は、光学鏡筒101、撮像素子102、前処理部103、信号処理部104、圧縮伸張部105、同期制御部106、操作部107、画像表示部108および画像記録部109を備える。光学鏡筒101は、被写体からの光を撮像素子102に集光するためのレンズ、レンズを移動させてズームや合焦を行うための駆動機構、メカニカルシャッタ機構、絞り機構などを備えている。これらのうちの可動部は、同期制御部106からの制御信号に基づいて駆動される。撮像素子102は、XY読み出し方式のCMOS型イメージセンサなどであり、同期制御部106からの制御信号に応じて、露光や信号読み出し、リセットなどのタイミングが制御される。前処理部103は、CDSCorrelatedDoubleSampling回路、AGCAutoGainControl回路、ADコンバータ回路などからなり、同期制御部106の制御の下で動作するフロントエンド回路である。CDS回路は、撮像素子102の出力信号に対して、CDS処理により、画素回路内のトランジスタのしきい値のばらつきに起因する固定パターンノイズを除去して、S/NSignal/Noise比を良好に保つようにサンプルホールドを行い、AGC回路はAGC処理により利得を制御する。さらにADコンバータは、CDS/AGC回路からのアナログ画像信号をデジタル画像信号に変換する。信号処理部104は、同期制御部106の制御の下で、前処理部103によりデジタル化された画像信号に対して、ホワイトバランス調整処理や色補正処理、AFAutoFocus処理、AEAutoExposure処理などの信号処理を施す。圧縮伸張部105は、同期制御部106の制御の下で動作し、信号処理部104からの画像信号に対して、JPEGJointPhotographicCodingExpertsGroup方式などの所定の静止画像データフォーマットで圧縮符号化処理を行う。また、同期制御部106から供給された静止画像の符号化データを伸張復号化処理する。さらに、MPEGMovingPictureExpertsGroup方式などにより動画像の圧縮符号化/伸張復号化処理も実行可能となっている。同期制御部106は、例えば、CPUCentralProcessingUnit、ROMReadOnlyMemory、RAMRandomAccessMemoryなどから構成されるマイクロコントローラであり、ROMなどに記憶されたプログラムを実行することにより、この撮像装置の各部を統括的に制御する。操作部107は、例えばシャッタレリーズボタンなどの各種操作キーやレバー、ダイヤルなどから構成され、ユーザによる入力操作に応じた制御信号を同期制御部106に出力する。画像表示部108は、LCDLiquidCrystalDisplayなどの表示デバイスや、これに対するインタフェース回路などからなり、同期制御部106から供給された画像信号から表示デバイスに表示させるための画像信号を生成し、この信号を表示デバイスに供給して画像を表示させる。画像記録部109は、例えば、可搬型の半導体メモリや、光ディスク、HDDHardDiskDrive、磁気テープなどとして実現され、圧縮伸張部105により符号化された画像データファイルを同期制御部106から受け取って記憶する。また、同期制御部106からの制御信号を基に指定された画像データファイルを読み出し、同期制御部106に出力する。ここで、上記の撮像装置における基本的な動作について説明する。静止画像の撮像前には、同期制御部106の制御により、モニターモードが選択され、撮像素子102から出力された画像信号が前処理部103に順次供給され、CDS処理、AGC処理が施された後、さらにADコンバータにおいてデジタル画像信号に変換される。信号処理部104は、前処理部103からのデジタル画像信号に対して画質補正処理を施し、カメラスルー画像の信号として、同期制御部106を通じて画像表示部108に供給する。これにより、カメラスルー画像が表示され、ユーザは表示画像を見て画角合わせを行うことが可能となる。この状態で、操作部107のシャッタレリーズボタンが押下されると、同期制御部106の制御により、静止画撮影モードが選択され、撮像素子102からの1フレーム分の撮像信号が、前処理部103を介して信号処理部104に取り込まれる。信号処理部104は、取り込んだ1フレーム分の画像信号に画質補正処理を施し、処理後の画像信号を圧縮伸張部105に供給する。圧縮伸張部105は、入力された画像信号を圧縮符号化し、生成した符号化データを同期制御部106を通じて画像記録部109に供給する。これにより、撮像された静止画像のデータファイルが画像記録部109に記録される。そして、画像記録部109に記録された静止画像のデータファイルを再生する場合には、同期制御部106は、操作部107からの操作入力に応じて、選択された画像データファイルを画像記録部109から読み込み、圧縮伸張部105に供給して伸張復号化処理を実行させる。復号化された画像信号は同期制御部106を介して画像表示部108に供給され、これにより静止画像が再生表示される。また、動画像を記録する場合には、同期制御部106の制御により、動画撮影モードが選択され、撮像素子102から出力された画像信号が、前処理部103を介して信号処理部104に取り込まれる。信号処理部104で順次処理された画像信号に圧縮伸張部105で圧縮符号化処理を施し、生成された動画像の符号化データを順次画像記録部109に転送して記録する。そして、画像記録部109に記録された動画像のデータファイルを再生する場合には、同期制御部106は、操作部107からの操作入力に応じて、選択された画像データファイルを画像記録部109から読み込み、圧縮伸張部105に供給して伸張復号化処理を実行させる。復号化された画像信号は同期制御部106を介して画像表示部108に供給され、これにより動画像が再生表示される。図2は、撮像素子102の画素部とその周辺回路の概略構成を示す図である。本実施形態の撮像素子102CMOS型イメージセンサは、図2に示すように、半導体基板10上に、画素部撮像領域15、垂直選択回路21、第1水平読み出し回路31、第2水平読み出し回路32、第1水平選択回路41、第2水平選択回路42および動作制御部51を設けたものである。画素部15は、多数の画素を2次元マトリクス状に配置したものであり、各画素には図3で後述するような画素回路が設けられている。また、この画素部15の各画素の信号は、画素列毎に後述する垂直信号線を通して第1水平読み出し回路31および第2水平読み出し回路32に出力される。なお、図2においては、説明の便宜上、撮像素子102の画素部15の画素数は、水平方向12画素、垂直方向12画素として表示している。さらに、画素部15の画素R1,1は、入射した光を電気信号に変換する画素の一つを示し、水平方向H、垂直方向Vの画素の位置を示すアドレスを1,1として表示する。そして、すべての画素の回路構成は、後述する垂直制御線および垂直信号線がそれぞれ対応する画素で異なることを除いて、画素R1,1と同一となっており、画素の位置を示すアドレスは、V,Hで表される。さらに、各画素は、RレッドGグリーンBブルーのベイヤ配列のカラーフィルタを有している。そこで、画素部の画素は色フィルタR、Gr、Gb、Bと画素の位置を組み合わせて表示している。ここで、GrはRを含む行のグリーンを示し、GbはBを含む行のグリーンを示している。垂直選択回路21は、動作制御部51により制御され、読み出す画素に接続されている垂直制御線を選択することができる。そして、画素部15の画素を行毎に選択し、各画素のリセット動作や読み出し動作を駆動制御する。第1水平読み出し回路31および第2水平読み出し回路32は、動作制御部51により制御され、画素の信号を垂直信号線を通じて受け取り、その信号を一時保持する。第1水平選択回路41および第2水平選択回路42は、動作制御部51により制御され、それぞれ対応する第1水平読み出し回路31および第2水平読み出し回路32において保持している画素の信号を所定の順番に選択し、対応する第1信号出力端子315および第2信号出力端子325を介して出力する。動作制御部51は、制御入力端子515を介して同期制御部106の制御の下で、各部の動作に必要な各種のパルス信号などを出力する。図3は、撮像素子102の画素部15の画素の回路構成を示す図である。図3において、点線で囲まれた部分がそれぞれ画素R1,1およびGr1,2に対応する画素11および12を示し、画素11は、垂直制御線201および垂直信号線301により他の回路と接続され、画素12は、垂直制御線201及び垂直信号線302により他の回路と接続される。垂直制御線201は、リセット制御線221、垂直アドレス線241および転送制御線261をまとめて示し、水平1行の画素に共通して接続され、水平1行の画素を同時に制御する。これにより、モニターモード、動画撮影モード、静止画撮影モードなどの動作を制御することが可能になっている。垂直信号線301は、垂直1列目の画素に共通して接続され、画素11の信号を第1読み出し回路31に出力し、垂直信号線302は、垂直2列目の画素に共通して接続され、画素12の信号を第2読み出し回路32に出力する。ここで、画素部15の画素は、画素11および12で示すような2画素単位で配置することで、垂直奇数列の画素の信号を第1読み出し回路31に出力し、垂直偶数列の画素の信号を第2読み出し回路32に出力する構成となっている。光電変換素子D1は、光を電荷に変換すると共に、変換された電荷を蓄積するものであり、PN接合のP側が接地され、N側が転送トランジスタ転送スイッチT3のソースに接続されている。転送トランジスタ転送スイッチT3は、ゲートが転送制御線261に接続し、ドレインがFD容量C1に接続し、光電変換素子D1からFD容量C1への電荷の転送を制御する。FD容量C1は、光電変換素子D1から転送された電荷を電圧に変換する際に電荷を蓄積する。リセットトランジスタリセットスイッチT1は、ゲートがリセット制御線221に接続し、ドレインが電源Vdに接続し、ソースがFD容量C1に接続し、FD容量C1の電圧をリセットする。駆動トランジスタTd1は、画素内アンプを構成するトランジスタで、ゲートがFD容量C1に接続し、ドレインが電源Vdに接続し、ソースが選択トランジスタ選択スイッチT2のドレインに接続し、FD容量C1の電圧に応じた電圧を出力する。選択トランジスタ選択スイッチT2は、ゲートが垂直アドレス線241に接続し、ソースが垂直信号線に接続し、駆動トランジスタTd1の出力を画素の出力信号として、垂直信号線301あるいは302に出力する。電源Vdは、駆動トランジスタTd1およびリセットトランジスタT1の電源である。また、垂直信号線301および302には、接地した定電流源13および14がそれぞれ1ヶ所ずつ接続されている。垂直信号線毎に、接地した定電流源を配置することで、それぞれの垂直信号線で接続している列の画素の駆動トランジスタTd1とともに画素内アンプとなるソースフォロア回路を構成している。図4は、撮像素子102の第1水平読み出し回路31を示す図である。第1水平読み出し回路31は、第1水平制御線316により制御されるトランジスタT301、T303、T305、T307、T309およびT311、垂直信号線301、303、305、307、309および311を介して送られてくる画素の信号を蓄積する蓄積容量C301、C303、C305、C307、C309およびC311、第1水平選択回路41に接続する水平アドレス線401、403、405、407、409および411により制御されるトランジスタT401、T403、T405、T407、T409およびT411、および、蓄積容量の信号を出力する第1信号出力線317から構成されている。垂直信号線301、303、305、307、309および311は、それぞれが図2の画素部15のうち垂直奇数列目の画素に接続されていて、読み出された画素の信号が出力されてくる。垂直信号線301、303、305、307、309および311に送られてきた水平1行奇数番目の画素の信号は、動作制御部51に接続する第1水平制御線316による制御で、蓄積容量C301、C303、C305、C307、C309およびC311に一時的に保持される。その後、第1水平選択回路41が、水平アドレス線401、403、405、407、409および411を所定の順番に選択することで、選択された蓄積容量に保持されていた画素の信号が第1信号出力線317を介して、第1信号出力端子315から出力される。また、図2に示すように、第2水平読み出し回路32および第2水平選択回路42については、第1水平読み出し回路31および第1水平選択回路41が、画素部15をはさんで上下対称に配置されている。ここで、第2水平読み出し回路32の構成は、図4の第1水平読み出し回路31と同様になっているので、ここでの詳細な説明は省略するが、第1水平読み出し回路31との対応については以下に記載する。第2水平読み出し回路32のトランジスタT302、T304、T306、T308、T310およびT312は、それぞれ第1水平読み出し回路31のトランジスタT301、T303、T305、T307、T309およびT311に対応する。第2水平読み出し回路32の蓄積容量C302、C304、C306、C308、C310およびC312は、それぞれ第1水平読み出し回路31の蓄積容量C301、C303、C305、C307、C309およびC311に対応する。第2水平読み出し回路32の水平アドレス線402、404、406、408、410および412は、それぞれ第1水平読み出し回路31の水平アドレス線401、403、405、407、409および411に対応する。第2水平読み出し回路32のトランジスタT402、T404、T406、T408、T410およびT412は、それぞれ第1水平読み出し回路31のトランジスタT401、T403、T405、T407、T409およびT411に対応する。第2水平読み出し回路32の第2水平制御線326および第2信号出力線327が、それぞれ第1水平読み出し回路31における第1水平制御線316および第1信号出力線317に対応する。そして、垂直信号線302、304、306、308、310および312が、それぞれ垂直信号線301、303、305、307、309および311に対応し、それぞれ順番に図2の画素部15のうち垂直偶数列目の画素に接続されていて、読み出された画素の信号が出力されてくることになる。第2水平読み出し回路32の動作も第1水平読み出し回路31と同様となっているので詳細な説明は省略する。さらに、第2水平選択回路42が、水平アドレス線402、404、406、408、410および412を所定の順番に選択することで、選択された蓄積容量に保持されていた画素の信号が第2信号出力線327を介して、第2信号出力端子325から出力されることになる。本実施形態において、各トランジスタはnチャネルMOSFETMOSFieldEffectTransistorであり、駆動トランジスタTd1以外のトランジスタは、スイッチとして働き、ゲートに接続されている制御線のオン高電位で導通し、オフ低電位で遮断することとする。次に、図5および図6を用いて、静止画撮影モードの動作について説明する。図5は、撮像素子102における水平1行目の画素を読み出す場合のタイミングチャートである。PHDは水平同期信号HDを示す。P221、P241およびP261は、それぞれ垂直制御線201のリセット制御線221、垂直アドレス線241および転送制御線261の制御パルスを示す。P316およびP326は、それぞれ第1水平制御線316および第2水平制御線326の制御パルスを示す。P401からP412は、それぞれ水平アドレス線401から412の選択パルスを示す。S315およびS325は、それぞれ第1信号出力端子315および第2信号出力端子325から出力される画素信号を示す。出力される画素信号は、それぞれ図2の画素部15の画素と同じ記号で表すことにする。撮像素子102の画素部15の水平1行目の画素を読み出す場合、垂直制御線は、水平1行の画素すべてを制御するので、ここでは、画素R1,1およびGr1,2に対応する画素11および12を例に説明するが、他の画素の動作も同様である。リセットトランジスタT1、選択トランジスタT2および転送トランジスタT3がオフの状態で、リセット制御線221のパルスP221によりリセットトランジスタT1がオンし、FD容量C1の電圧がリセットされた後、リセットトランジスタT1をオフする。次に、転送制御線261のパルスP261により転送トランジスタT3がオンすることで、光電変換素子D1からFD容量C1へ電荷が転送される。そして、転送制御線261のパルスP261により転送トランジスタT3をオフすることで、FD容量C1において、光電変換素子D1から転送されてきた電荷が画素信号として電荷電圧変換される。次に、垂直アドレス線241のパルスP241により選択トランジスタT2がオンし、FD容量C1の信号電圧に対応する電圧を垂直信号線に出力し、この信号が画素信号となる。この時、画素11の垂直信号線301に出力された画素信号は、第1水平読み出し回路31の第1水平制御線316のパルスP316によりトランジスタT301がオンすることで蓄積容量C301に送られ、同時に、画素12の垂直信号線302に出力された画素信号は、第2水平読み出し回路32の第2水平制御線326のパルスP326によりトランジスタT302がオンすることで蓄積容量C302に送られる。そして、第1水平制御線316のパルスP316および第2水平制御線326のパルスP326により対応するトランジスタT301トランジスタおよびT302をオフし、続いて、垂直アドレス線241のパルスP241により選択トランジスタT2をオフする。こうして、水平1行目の画素のうちの奇数番目の画素信号が、第1水平読み出し回路31の蓄積容量C301、C303、C305、C307、C309およびC311に一時的に保持され、同様に、偶数番目の画素信号が、第2水平読み出し回路32の蓄積容量C302、C304、C306、C308、C310およびC312に一時的に保持される。次に、第1水平選択回路41が、水平アドレス線401、403、405、407、409および411を所定の順番に選択するP401、P403、P405、P407、P409およびP411と同時に、第2水平選択回路42が、水平アドレス線402、404、406、408、410および412を所定の順番に選択するP402、P404、P406、P408、P410およびP412。これにより、選択された蓄積容量に保持されていた画素信号が、第1信号出力端子315および第2信号出力端子325の両方から、選択された順番で出力される。1行目の色フィルタは、RとGrの繰り返しとなるので、第1信号出力端子315からは、奇数画素からの出力R1,1、R1,3、R1,5、R1,7、R1,9およびR1,11が出力され、第2信号出力端子325からは、偶数画素からの出力Gr1,2、Gr1,4、Gr1,6、Gr1,8、Gr1,10およびGr1,12が出力される。以上で、水平1行目の画素信号の読み出し動作が完了する。これ以降の水平行の読み出しも対応する垂直制御線を動作させることで、同様に実行することが可能である。このような読み出し動作が、水平同期信号HDに同期して水平1行目から1行ずつ遅延して行われ、各行の画素信号が順次出力される。従って、各行の読み出し期間が1行毎にずれていくことになる。ここで、水平2行目から12行目までの垂直制御線について記載しておく。垂直制御線は、それぞれ順番に垂直制御線202から212であり、リセット制御線は、それぞれ順番に、リセット制御線222から232であり、垂直アドレス線は、それぞれ順番に、垂直アドレス線242から252であり、転送制御線は、それぞれ順番に転送制御線262から272となっている。図6は、画素部15の全画素を読み出す場合のタイミングチャートである。PVDおよびPHDは、それぞれ垂直同期信号VDおよび水平同期信号HDを示す。そして、前半の垂直同期期間を露光フィールド、後半の垂直同期期間を読み出しフィールドとする。P221からP232は、それぞれリセット制御線221から232の制御パルスを示し、P261からP272は、それぞれ転送制御線261から272の制御パルスを示す。そして、リセット制御線および転送制御線を用いて、対応する水平行を読み出す時の制御パルスを代表して示す。S315およびS325は、それぞれ第1信号出力端子315および第2信号出力端子325から出力される画素信号を示す。出力される画素信号は、それぞれ色毎の水平行単位で示され、色フィルタの色と画素部15の行番号を組み合わせて表すことにする。Shutterは、メカニカルシャッタの開閉状態を表し、Openが開、Close閉を示す。まずはじめに、設定したい露光時間からリセット時間を計算する。露光フィールドにおいて、メカニカルシャッタが閉じている場合は開放にし、絞りは撮影条件にあわせてあらかじめ設定しておく。次に、計算されたリセット時間露光フィールドの2HD目になったら、画素部15において、全行のリセット制御線221から232により全画素のリセットトランジスタT1をオンしP221からP232、次に、全行の転送制御線261から272により全画素の転送トランジスタT3をオンするP261からP272。これにより、全画素のFD容量C1および光電変換素子D1がリセットされる。続いて、全行の転送制御線により全画素の転送トランジスタT3をオフするP261からP272ことで、全画素の光電変換素子D1の露光が開始される。次に、全行のリセット制御線により全画素のリセットトランジスタT1をオフするP221からP232。そして、設定した露光時間経過後、メカニカルシャッタを閉じることで露光が終了する。読み出しフィールドにおいては、水平同期信号HDに同期して、垂直選択回路21が垂直制御線201から212を所定の順番に選択するが、図6においては、水平同期信号の2HD目から読み出し始めることとする。また、図6においては、垂直制御線のうちのリセット制御線221から232および転送制御線261から272の転送パルスのみを示すが、対応する読み出し水平行において、図5と同様な動作を実施する。これにより、選択された画素信号が、第1信号出力端子315および第2信号出力端子325の両方から、選択された順番で出力される。ベイヤ配列の色フィルタは、RGr行とGbB行の繰り返しとなるので、第1信号出力端子315からは、色毎の水平行単位で、R1、Gb2、R3、Gb4、R11、Gb12が出力され、第2信号出力端子325からは、色毎の水平行単位で、Gr1、B2、Gr3、B4、Gr11、B12が出力される。以上で、静止画撮影モードの動作が完了する。本実施形態の静止画撮影モードにおいては、水平方向12画素、垂直方向12画素として説明しているが、水平垂直方向に画素を増やした場合でも同様に読み出すことが可能である。次に、図7、図8および図9を用いて、動画撮影モードの動作について説明する。本実施形態の動画撮影モードは、画素間引きと画素加算を行うとともに、AフィールドおよびBフィールドのインターレース読み出しを行う。図7は、画素部15の画素配列とAフィールドおよびBフィールドの間引き加算した画素信号の対応を示す。図7において、撮像素子102から出力される色毎に加算した画素信号は、加算される画素の範囲を点線で示し、信号重心の位置を丸で囲んで示す。さらに、色フィルタと信号重心位置のアドレスを組み合わせて、R{2,2}、Gr{2,4}のように表すことにする。また、画素配列は、水平12画素、垂直18画素として表示している。図7aは、動画撮影モードのAフィールドを示す。Aフィールドの水平1行目の加算画素信号は、R{2,2}、Gr{2,4}、R{2,6}、Gr{2,8}と表される。R画素信号は、水平2画素、垂直2画素の4画素が加算され、例えば、水平1行1番目の加算画素信号は、R{2,2}=R1,1R1,3R3,1R3,3となり、他のR画素信号も同様に加算される。Gr画素信号は、垂直の2画素が加算され、例えば、水平1行2番目の加算画素信号は、Gr{2,4}=Gr1,4Gr3,4となり、他のGr画素信号も同様に加算される。Aフィールドの水平2行目の加算画素信号は、Gb{6,2}、B{6,4}、Gb{6,6}、B{6,8}と表される。Gb画素信号は、水平2画素、垂直2画素の4画素が加算され、例えば、水平2行1番目の加算画素信号は、Gb{6,2}=Gb4,1Gb4,3Gb8,1Gb8,3となり、他のGb画素信号も同様に加算される。B画素信号は、垂直の2画素が加算され、例えば、水平2行2番目の加算画素信号は、B{6,4}=B4,4B8,4となり、他のB画素信号も同様に加算される。そして、水平垂直方向に画素を増やした場合には、水平1行目と水平2行目を繰り返すことで同様に読み出すことが可能である。図7bは、動画撮影モードのBフィールドを示す。Bフィールドの水平1行目の加算画素信号は、R{4,2}、Gr{4,4}、R{4,6}、Gr{4,8}と表される。R画素信号は、水平2画素、垂直2画素の4画素が加算され、例えば、水平1行1番目の加算画素信号は、R{4,2}=R3,1R3,3R5,1R5,3となり、他のR画素信号も同様に加算される。Gr画素信号は、垂直の2画素が加算され、例えば、水平1行2番目の加算画素信号は、Gr{4,4}=Gr3,4Gr5,4となり、他のGr画素信号も同様に加算される。Aフィールドの水平2行目の加算画素信号は、Gb{8,2}、B{8,4}、Gb{8,6}、B{8,8}と表される。Gb画素信号は、水平2画素、垂直2画素の4画素が加算され、例えば、水平2行1番目の加算画素信号は、Gb{8,2}=Gb6,1Gb6,3Gb10,1Gb10,3となり、他のGb画素信号も同様に加算される。B画素信号は、垂直の2画素が加算され、例えば、水平2行2番目の加算画素信号は、B{8,4}=B6,4B10,4となり、他のB画素信号も同様に加算される。そして、水平垂直方向に画素を増やした場合には、水平1行目と水平2行目を繰り返すことで同様に読み出すことが可能である。以上より、図7aおよびbのように読み出すことで、Aフィールドの出力信号とBフィールドの出力信号をインタレース動作させることが可能となる。また、片方のフィールドの加算画素信号は、画素部15の画素配列に対して、水平1/2、垂直1/4に間引かれることになる。さらに、両フィールドを重ね合わせた状態で、画素の信号を水平1/2、垂直1/2に間引くとともに、加算画素信号の重心の位置が等間隔になるように読み出すことが可能となっている。図8は、画素部15をインターレースで読み出す場合のタイミングチャートである。PVDおよびPHDは、それぞれ垂直同期信号VDおよび水平同期信号HDを示す。そして、前半の垂直同期期間をBフィールド、後半の垂直同期期間をAフィールドとする。動画撮影モードにおいては、AフィールドおよびBフィールドを繰り返すことで、インタレース動作を実施する。制御パルスおよび信号出力端子の出力信号は図6と同様であるが、間引かれる水平行を除き、読み出す水平行のみを表示している。点線の範囲201r、203r、204rおよび208rが、それぞれAフィールドにおける画素部15の水平1行目の画素、水平3行目の画素、水平4行目の画素および水平8行目の画素に対するリセット動作のタイミングを示す。また、点線の範囲201s、203s、204sおよび208sが、それぞれAフィールドにおける画素部15の水平1行目の画素、水平3行目の画素、水平4行目の画素および水平8行目の画素に対する信号読み出し動作のタイミングを示す。まず、設定したい露光時間からリセット動作を実施するタイミングを計算し、例えば、Aフィールドにおける画素部15の水平1行目の画素の信号読み出し動作201sに先だって、画素部15の水平1行目の画素のリセット動作201rを実施する。このように、読み出す水平行に対して、あらかじめリセット動作を実施することで、露光時間を制御することができる。図8においては、露光時間は2HD期間となっている。また、メカニカルシャッタが閉じている場合は開放にし、絞りは撮影条件にあわせてあらかじめ設定しておく。次に、Aフィールドの読み出し動作について説明する。Aフィールドの水平同期信号の2HD目においては、画素部15の水平1行目の画素および水平3行目の画素に対応する信号読み出し動作201sおよび203sが同じタイミングとなっている。これにより、垂直画素列毎に接続する垂直信号線に水平1行目の画素および水平3行目の画素の信号が同時に出力されることになるので、Aフィールドの水平1行目の加算画素信号は、画素部15の水平1行目の画素の信号および水平3行目の画素の信号をそれぞれ垂直方向に加算したものとなる。そこで、図8のように、Aフィールドの水平1行目の加算画素信号として、第1信号出力端子315から色毎の水平行R1およびR3の加算画素信号が出力され、第2信号出力端子325から色毎の水平行Gr1およびGr3の加算画素信号が出力される。次に、Aフィールドの水平同期信号の3HD目において、画素部15の水平4行目の画素および水平8行目の画素に対応する信号読み出し動作201sおよび203sを実施する。これにより、Aフィールドの水平2行目の加算画素信号として、第1信号出力端子315から色毎の水平行Gb4およびGb8の加算画素信号が出力され、第2信号出力端子325から色毎の水平行B4およびB8の加算画素信号が出力される。続いて、Bフィールドの読み出し動作について説明する。Bフィールドの水平同期信号の2HD目において、画素部15の水平3行目の画素および水平5行目の画素に対応する信号読み出し動作を実施する。これにより、Bフィールドの水平1行目の加算画素信号として、第1信号出力端子315から色毎の水平行R3およびR5の加算画素信号が出力され、第2信号出力端子325から色毎の水平行Gr3およびGr5の加算画素信号が出力される。次に、Bフィールドの水平同期信号の3HD目において、画素部15の水平6行目の画素および水平10行目の画素に対応する信号読み出し動作を実施する。これにより、Bフィールドの水平2行目の加算画素信号として、第1信号出力端子315から色毎の水平行Gb4およびGb8の加算画素信号が出力され、第2信号出力端子325から色毎の水平行B4およびB8の加算画素信号が出力される。ここで、図8においては、AフィールドおよびBフィールドとも水平1行目の加算画素信号および水平2行目の加算画素信号のみを読み出すタイミングになっているが、水平垂直方向に画素を増やした場合においても、水平1行目および水平2行目の動作を、拡張した水平行に繰り返し適応することで読み出すことが可能である。次に、水平1行分の加算画素信号の読み出し動作について、Aフィールドの水平1行目の加算画素信号の読み出し動作を例にして説明する。まずはじめに、図8に示すように、画素部15の水平1行目の画素および水平3行目の画素に対する信号読み出し動作201sおよび203sに先立ち、露光時間から計算されたリセット動作のタイミングBフィールドの4HD目において、リセット動作201rおよび203rを実施する。リセット動作201rおよび203rのタイミングになったら、画素部15の水平1行目の画素および水平3行目の画素のリセット制御線221および223により対応する画素のリセットトランジスタT1をオンしP221およびP223、次に、転送制御線261および263により対応する画素の転送トランジスタT3をオンするP261およびP263。これにより、対応する画素のFD容量C1および光電変換素子D1がリセットされる。続いて、転送制御線261および263により対応する画素の転送トランジスタT3をオフするP261およびP263ことで、対応する画素の光電変換素子D1の露光が開始される。そして、リセット制御線221および223により対応する画素のリセットトランジスタT1をオフするP221およびP223ことで、リセット動作201rおよび203rが終了する。次に、設定した露光時間である2HD期間経過後、画素部15の水平1行目の画素および水平3行目の画素に対する信号読み出し動作201sおよび203sAフィールドの2HD目を実施する。図9は、撮像素子102におけるAフィールドの水平1行目の加算画素信号を読み出す場合のタイミングチャートである。PHDは水平同期信号HDを示す。P221、P241およびP261は、それぞれ画素部15の水平1行目の画素に対するリセット制御線221、垂直アドレス線241および転送制御線261の制御パルスを示す。P223、P243およびP263は、それぞれ画素部15の水平3行目の画素に対するリセット制御線223、垂直アドレス線243および転送制御線263の制御パルスを示す。その他の制御パルスおよび信号出力端子の出力信号は図5と同様となっている。また、出力される画素の信号は、それぞれ図2の画素部15の画素と同じ記号で表すことにする。信号読み出し動作201sおよび203sのタイミングになったら、画素部15の水平1行目の画素および水平3行目の画素のリセット制御線221および223により、対応する画素のリセットトランジスタT1がオンしP221およびP223、FD容量C1の電圧がリセットされた後、リセットトランジスタT1をオフする。次に、転送制御線261および263により対応する画素の転送トランジスタT3がオンするP261およびP263ことで、光電変換素子D1からFD容量C1へ電荷が転送される。そして、転送制御線261および263により対応する画素の転送トランジスタT3をオフするP261およびP263ことで、FD容量C1において、光電変換素子D1から転送されてきた電荷が画素の信号として電荷電圧変換される。次に、垂直アドレス線241および243により対応する画素の選択トランジスタT2がオンするP241およびP243ことで、FD容量C1の信号電圧に対応する電圧が垂直信号線に出力される。この時、垂直画素列毎に接続する垂直信号線に水平1行目の画素および水平3行目の画素の信号が同時に出力されることになるので、Aフィールドの水平1行目の加算画素信号は、画素部15の水平1行目の画素の信号および水平3行目の画素の信号をそれぞれ垂直方向に加算したものとなる。垂直信号線に出力された加算された画素信号は、第1水平制御線316および第2水平制御線326により対応する第1水平読み出し回路31および第2水平読み出し回路32のトランジスタT301からT312がオンするP316およびP326ことで蓄積容量C301からC312に送られる。そして、第1水平制御線316および第2水平制御線326により対応する第1水平読み出し回路31および第2水平読み出し回路32のトランジスタT301からT312をオフしP316およびP326、続いて、垂直アドレス線241および243により対応する画素の選択トランジスタT2をオフするP241およびP243。こうして、画素部15の水平1行目の画素および水平3行目の画素のうちの水平奇数番目の画素の信号が、垂直方向に加算された状態で、第1水平読み出し回路31の蓄積容量C301、C303、C305、C307、C309およびC311に一時的に保持され、同様に、水平偶数番目の画素の信号が、垂直方向に加算された状態で、第2水平読み出し回路32の蓄積容量C302、C304、C306、C308、C310およびC312に一時的に保持される。例えば、蓄積容量C301には、画素の信号R1,1およびR3,1が加算された信号が保持され、蓄積容量C302には、画素の信号Gr1,4およびGr4,3が加算された信号が保持される。次に、第1水平選択回路41が、水平アドレス線401および403を同時に選択するP401およびP403ことにより、対応する第1水平読み出し回路31のトランジスタT401およびT403を同時にオンする。これにより、第1信号出力線317に蓄積容量C301およびC303の画素の信号が同時に出力されることになるので、第1信号出力端子315から出力されるAフィールドの水平1行1番目の加算画素信号は、画素部15の水平1行1画素目の画素R1,1、水平1行3画素目の画素R1,3、水平3行1画素目の画素R3,1および水平3行3画素目の画素R3,3の信号を加算したものとなる。また同様に、第1水平選択回路41が、水平アドレス線405および407を同時に選択するP405およびP407ことにより、第1信号出力端子315から出力されるAフィールドの水平1行2番目の加算画素信号は、画素部15の水平1行5画素目の画素R1,5、水平1行7画素目の画素R1,7、水平3行5画素目の画素R3,5および水平3行7画素目の画素R3,7の信号を加算したものとなる。さらに同様に、第1水平選択回路41が、水平アドレス線409および411を同時に選択するP409およびP411ことにより、第1信号出力端子315から出力されるAフィールドの水平1行3番目の加算画素信号は、画素部15の水平1行9画素目の画素R1,9、水平1行11画素目の画素R1,11、水平3行9画素目の画素R3,9および水平3行11画素目の画素R3,11の信号を加算したものとなる。ここで、上記のように、第1信号出力端子315からAフィールドの水平1行目の加算画素信号を出力すると同時に、第2水平選択回路42が、水平アドレス線404、408および412を対応する順番に選択するP404、P408およびP412。これにより、選択された蓄積容量に保持されていた画素の信号が、第2信号出力端子325から、選択された順番で出力される。この場合、第2信号出力端子325から出力されるAフィールドの水平1行1番目の加算画素信号は、画素部15の水平1行4画素目の画素Gr1,4および水平3行4画素目の画素Gr3,4の信号を加算したものとなる。また同様に、第2信号出力端子325から出力されるAフィールドの水平1行2番目の加算画素信号は、画素部15の水平1行8画素目の画素Gr1,8および水平3行8画素目の画素Gr3,8の信号を加算したものとなる。さらに同様に、第2信号出力端子325から出力されるAフィールドの水平1行3番目の加算画素信号は、画素部15の水平1行12画素目の画素Gr1,12および水平3行12画素目の画素Gr3,12の信号を加算したものとなる。以上で、Aフィールドの水平1行目の加算画素信号の読み出し動作が完了する。これ以降の水平行の読み出しおよびBフィールドの水平行の読み出しも対応する垂直制御線を動作させることで、同様に実行することが可能である。このような読み出し動作が、それぞれのフィールドにおいて、水平同期信号に同期して水平1行目から1行ずつ遅延して行われ、各行の加算画素信号が順次出力される。従って、各行の読み出し期間が1行毎にずれていくことになる。これにより、撮像素子102の画素部15を図8のようなタイミングで読み出すことで、インタレース動作が可能となっている。次に、図10を用いて、モニターモードの動作について説明する。一般に、撮像装置では、撮像素子に比べて表示画素数の少ないLCDを画像表示部に備えることが多い。また、ユーザはカメラスルー画像を見て画角合わせを行うため、単位時間あたりの撮影枚数フレームレートを多くする方がよい。そこで、本実施形態のモニターモードにおいては、撮像素子から出力される加算画素信号を表示画素数に合わせるとともに、動画撮影モードよりも少なくしてフレームレートをあげるために、図8の動画撮影モードにおけるAフィールドを繰り返すことで実施することにする。このため、詳細な説明は省略する。以上のように、本実施形態においては、出力画素数を用途に応じて変更した静止画撮影モード、動画撮影モードおよびモニターモードを備えることができる。また、高精細動画を撮影する動画撮影モードにおいて、インタレース読み出しを実施することにより、読み出される画素信号数を低減することが可能である。これにより、データ転送レートの低減による回路規模の削減と消費電流の低減が可能となっている。さらに、インタレース読み出しの両フィールドを重ね合わせた状態で、画素の信号を水平1/2、垂直1/2に間引くとともに、画素信号の重心の位置が等間隔になるような加算読み出しが可能であるので、高精細動画の表示画質を向上させることができる。第2の実施形態次に、図1から図7、図9および図10に加えて、図11を参照して、本発明の第2の実施形態である撮像装置について説明する。なお、本実施形態では、撮像装置の基本的な構成と動作及び撮像素子の基本的な構成と動作は、上記第1の実施形態と同様であるので、図および符号を流用して説明する。本実施形態においては、第1の実施形態に比べて、AフィールドおよびBフィールドにおいて加算される画素数が異なっている。図7aの動画撮影モードのAフィールドにおいては、水平1行目の加算画素信号は、R{2,2}=R1,1R1,3R3,1R3,3およびGr{2,4}=Gr1,4Gr3,4であり、第1の実施形態と同じ加算方法となっているが、水平2行目の加算画素信号は、Gb{6,2}=Gb4,1Gb4,3Gb6,1Gb6,3Gb8,1Gb8,3およびB{6,4}=B4,4B6,4B8,4のように加算読み出しすることとする。また、図7bの動画撮影モードのBフィールドにおいては、水平1行目の加算画素信号は、R{4,2}=R3,1R3,3R5,1R5,3およびGr{4,4}=Gr3,4Gr5,4であり、第1の実施形態と同じ加算方法となっているが、水平2行目の加算画素信号は、Gb{8,2}=Gb6,1Gb6,3Gb8,1Gb8,3Gb10,1Gb10,3およびB{8,4}=B6,4B8,4B10,4のように加算読み出しすることとする。また、水平1行の加算画素信号を読み出すタイミングは、図9のタイミングチャートと同様であるので、ここでの説明は省略する。図11は、画素部15をインターレースで読み出す場合のタイミングチャートである。Aフィールドの水平2行目の加算画素信号の読み出し動作Aフィールドの3HD目において、点線の範囲が204s、206sおよび208sとなっているので、画素部15の水平6行目の画素が追加で読み出されて加算されることを示している。そして、信号読み出し動作206sに合わせて、リセット動作206rAフィールドの1HD目が追加されている。Bフィールドの水平2行目の加算画素信号の読み出し動作Bフィールドの3HD目においても、画素部15の水平8行目の画素が追加で読み出されて加算されるP228およびP268ことを示している。そして、信号読み出し動作に合わせて、リセット動作206rBフィールドの1HD目が追加されている。図11のようなタイミングにより、撮像素子102の画素部15を読み出すことで、インタレース動作が可能となっている。以上のように、本実施形態においては、第1の実施形態と同じく、高精細動画を撮影する動画撮影モードにおいて、インタレース読み出しを実施することにより、読み出される画素信号数を低減することが可能である。これにより、データ転送レートの低減による回路規模の削減と消費電流の低減が可能となっている。また、インタレース読み出しの両フィールドを重ね合わせた状態で、画素の信号を水平1/2、垂直1/2に間引くとともに、画素信号の重心の位置が等間隔になるような加算読み出しが可能であるので、高精細動画の表示画質を向上させることができる。さらに、両フィールドの水平2行目の画素信号の加算画素数を増加しているので、垂直方向の偽色色モアレを低減するという効果がある。次に、本実施形態の変形例について説明する。図12は、本実施形態の変形例における画素部15をインターレースで読み出す場合のタイミングチャートである。Aフィールドの水平2行目の画素信号の読み出し動作206sAフィールドの3HD目が、画素部15の水平6行目の画素のみ読み出されているP226およびP266ことを示している。また、Bフィールドの水平2行目の画素信号の読み出し動作Bフィールドの3HD目が、画素部15の水平8行目の画素のみ読み出されているP228およびP268ことを示している。図12のようなタイミングにより、撮像素子102の画素部15を読み出すことで、インタレース動作が可能となっている。以上のように、本実施形態の変形例においても、第1の実施形態と同じ効果を得ることができる。第3の実施形態次に、図1から図12に加えて、図13を参照して、本発明の第3の実施形態である撮像装置について説明する。なお、本実施形態では、撮像装置の基本的な構成と動作及び撮像素子の基本的な構成と動作は、上記第1および第2の実施形態と同様であるので、図および符号を流用して説明する。図13は、画素部15の画素配列とAフィールドおよびBフィールドの間引き加算した画素信号の対応を示す。第1の実施形態の図7に対して、画素配列を水平方向に1画素ずらしたものとなっている。図13aが、Aフィールドの間引き加算した画素信号の対応を示し、図13bは、Bフィールドの間引き加算した画素信号の対応を示す。また、読み出し動作に関しては、色フィルタの種類が変わるだけで、図5、図6および図8から図12のタイミングチャートが実施可能である。第1の実施形態の図7の画素配列を図8のタイミングチャートでインタレース動作をさせた場合、R画素信号は4画素加算、Gr画素信号は2画素加算、Gb画素信号は4画素加算、B画素信号は2画素加算となっている。これに対して、図13の画素配列を図8のタイミングチャートでインタレース動作をさせた場合は、R画素信号は2画素加算、Gr画素信号は4画素加算、Gb画素信号は2画素加算、B画素信号は4画素加算となっている。第1の実施形態の場合と比較すると、Gr画素信号の加算数とGb画素信号の加算数が入れ替わっているが、G画素としては同じ感度になる。R画素信号は4画素加算から2画素加算に減少しているのに対して、B画素信号は2画素加算から4画素加算に増加している。一般にB画素は感度が低く、信号処理において信号ゲインを大きく設定することが多いので、B色ノイズが増加する方向になる。本実施形態においては、R画素信号よりB画素信号の方が加算数が多いので、撮像素子からB色ノイズが加算画素数分だけ平均化されたB画素信号を出力することができる。以上のように、本実施形態においては、第1の実施形態と同じく、高精細動画を撮影する動画撮影モードにおいて、インタレース読み出しを実施することにより、読み出される画素信号数を低減することが可能である。これにより、データ転送レートの低減による回路規模の削減と消費電流の低減が可能となっている。また、インタレース読み出しの両フィールドを重ね合わせた状態で、画素の信号を水平1/2、垂直1/2に間引くとともに、画素信号の重心の位置が等間隔になるような加算読み出しが可能であるので、高精細動画の表示画質を向上させることができる。さらに、撮像素子からB色ノイズが平均化されたB画素信号を出力することができるので、簡便な方法で、色ノイズを低減できるという効果がある。次に、本実施形態の変形例について説明する。第2の実施形態のように図7の画素配列を図11のタイミングチャートでインタレース動作をさせた場合、R画素信号は4画素加算、Gr画素信号は2画素加算、Gb画素信号は6画素加算、B画素信号は3画素加算となっている。これに対して、図13の画素配列を図11のタイミングチャートでインタレース動作をさせた場合は、R画素信号は2画素加算、Gr画素信号は4画素加算、Gb画素信号は3画素加算、B画素信号は6画素加算となっている。第2の実施形態の場合、Gr画素信号は2画素加算、Gb画素信号は6画素加算となっているので、Gr画素信号とGb画素信号の間で加算によるG色ノイズの低減効果が大きく異なっている。G色ノイズはおもに輝度ノイズとして画像に影響する。これに対して、本実施形態の変形例の場合、Gr画素信号は4画素加算、Gb画素信号は3画素加算となっているので、加算によるG色ノイズの低減効果がほぼ同じになっている。また、R画素信号は4画素加算から2画素加算に減少しているのに対して、B画素信号は3画素加算から6画素加算に増加している。これにより、図13の画素配列を図8のタイミングチャートで動作させた場合よりも、B画素信号の加算数が増加しているので、それだけ、B色ノイズの低減効果も大きくなっている。本実施形態においては、R画素信号よりB画素信号の方が加算数が多いので、撮像素子からB色ノイズが加算画素数分だけ平均化されたB画素信号を出力することができる。以上のように、本実施形態の変形例においても、第2の実施形態と同じ効果を得ることができる。また、撮像素子からB色ノイズが平均化されたB画素信号を出力することができるので、簡便な方法で、色ノイズを低減できるという効果がある。さらに、撮像素子から出力するG画素信号のノイズの低減効果がGr画素信号およびGb画素信号それぞれに対して同程度になるので、簡便な方法で、輝度ノイズを低減できるという効果もある。"