"第1の要求パケットを通信装置に送信して、前記第1の要求パケットに対する第1の応答パケットを、前記通信装置から受信する処理を繰り返し実行し、前記第1の応答パケットを受信してから所定の期間が経過する際に、前記第1の要求パケットを新たに送信する第1の装置と、第2の要求パケットを前記通信装置に送信して、前記第2の要求パケットに対する第2の応答パケットを、前記通信装置から受信する処理を繰り返し実行し、前記第2の応答パケットを受信してから前記所定の期間が経過する際に、前記第2の要求パケットを新たに送信する第2の装置と、のそれぞれに接続される前記通信装置であって、前記第1の装置から前記第1の要求パケットを受信し、前記第2の装置から前記第2の要求パケットを受信する受信制御部と、前記第1の要求パケットに対する前記第1の応答パケットを前記第1の装置に送信し、前記第2の要求パケットに対する前記第2の応答パケットを前記第2の装置に送信する送信制御部と、前記第2の応答パケットを前記第2の装置に送信するための送信タイミングを決定する決定部であって、前記第2の要求パケットの受信から当該第2の要求パケットに対する前記第2の応答パケットの送信までの期間が、前記第1の要求パケットの受信から当該第1の要求パケットに対する前記第1の応答パケットの送信までの期間よりも長くなるように、前記送信タイミングを決定する前記決定部と、を備え、前記送信制御部は、決定済みの前記送信タイミングで、前記第2の応答パケットを前記第2の装置に送信する、通信装置。前記受信制御部は、前記第1の装置からM番目前記Mは1以上の整数の前記第1の要求パケットを受信し、前記第1の装置から前記M番目の前記第1の要求パケットが受信された後であって、前記第1の装置からM1番目の前記第1の要求パケットが受信される前に、前記第2の装置からN番目前記Nは1以上の整数の前記第2の要求パケットを受信し、前記送信制御部は、前記M番目の第1の要求パケットに対するM番目の前記第1の応答パケットを前記第1の装置に送信し、前記N番目の第2の要求パケットに対するN番目の前記第2の応答パケットを前記第2の装置に送信し、前記決定部は、前記N番目の第2の要求パケットの受信から前記N番目の第2の応答パケットの送信までの期間が、前記M番目の第1の要求パケットの受信から前記M番目の第1の応答パケットの送信までの期間よりも長くなるように、前記N番目の第2の応答パケットの送信タイミングを決定し、前記送信制御部は、決定済みの前記送信タイミングで、前記N番目の第2の応答パケットを前記第2の装置に送信する、請求項1に記載の通信装置。前記決定部は、前記第1の要求パケットの受信に関するタイミングを用いて、前記第2の応答パケットの前記送信タイミングを決定する、請求項1又は2に記載の通信装置。前記決定部は、前記第1の要求パケットが受信されるタイミングと、前記第2の要求パケットが受信されるタイミングと、がほぼ等しくなるまで、前記第2の要求パケットが受信される毎に、前記第2の応答パケットの前記送信タイミングを決定し、前記送信制御部は、前記第2の要求パケットが受信される毎に、当該第2の要求パケットについて決定される前記送信タイミングで、当該第2の要求パケットに対する前記第2の応答パケットを送信する、請求項1から3のいずれか一項に記載の通信装置。前記第2の装置は、前記第2の要求パケットを前記通信装置に送信してから特定の期間が経過する前に、当該第2の要求パケットに対する前記第2の応答パケットが受信される場合には、前記第2の応答パケットに従った処理を実行し、前記第2の要求パケットを前記通信装置に送信してから前記特定の期間が経過した後に、当該第2の要求パケットに対する前記第2の応答パケットが受信されても、前記第2の応答パケットに従った処理を実行せず、前記決定部は、前記第2の要求パケットの受信から当該第2の要求パケットに対する前記第2の応答パケットの送信までの前記期間が、前記特定の期間以下になるように、前記送信タイミングを決定する、請求項1から4のいずれか一項に記載の通信装置。前記受信制御部は、前記第1の装置からM番目前記Mは1以上の整数の前記第1の要求パケットを受信し、前記第1の装置から前記M番目の前記第1の要求パケットが受信された後であって、前記第1の装置からM1番目の前記第1の要求パケットが受信される前に、前記第2の装置からN番目前記Nは1以上の整数の前記第2の要求パケットを受信し、前記送信制御部は、前記M番目の第1の要求パケットに対するM番目の前記第1の応答パケットを前記第1の装置に送信し、前記N番目の第2の要求パケットに対するN番目の前記第2の応答パケットを前記第2の装置に送信し、前記決定部は、前記M1番目の第1の要求パケットの受信タイミングと、前記N番目の第2の要求パケットの受信タイミングと、の間の特定の差分が、前記特定の期間よりも長い場合に、前記N番目の第2の要求パケットの受信から、前記N番目の第2の応答パケットの送信までの期間が、前記特定の期間に一致するように、前記N番目の第2の応答パケットの前記送信タイミングを決定し、前記特定の差分が、前記特定の期間よりも短い場合に、前記N番目の第2の要求パケットの受信から、前記N番目の第2の応答パケットの送信までの期間が、前記特定の差分に一致するように、前記N番目の第2の応答パケットの前記送信タイミングを決定する、請求項5に記載の通信装置。消費電力が比較的に高い高消費状態と、消費電力が比較的に低い低消費状態と、の間で移行可能であるプロセッサを備え、前記プロセッサは、前記受信制御部と、前記送信制御部と、前記決定部と、移行制御部と、を備え、前記移行制御部は、前記プロセッサを前記高消費状態と前記低消費状態との間で移行させ、前記プロセッサが前記低消費状態である間に、前記第1の要求パケットが受信される場合に、前記移行制御部は、前記プロセッサを前記低消費状態から前記高消費状態に移行させ、前記送信制御部は、前記プロセッサが前記高消費状態である間に、前記第1の要求パケットに対する前記第1の応答パケットを送信し、前記プロセッサが前記低消費状態である間に、前記第2の要求パケットが受信される場合に、前記移行制御部は、前記プロセッサを前記低消費状態から前記高消費状態に移行させ、前記送信制御部は、前記プロセッサが前記高消費状態である間に、前記第2の要求パケットに対する前記第2の応答パケットを送信する、請求項1から6のいずれか一項に記載の通信装置。第1の要求パケットを通信装置に送信して、前記第1の要求パケットに対する第1の応答パケットを、前記通信装置から受信する処理を繰り返し実行し、前記第1の応答パケットを受信してから所定の期間が経過する際に、前記第1の要求パケットを新たに送信する第1の装置と、第2の要求パケットを前記通信装置に送信して、前記第2の要求パケットに対する第2の応答パケットを、前記通信装置から受信する処理を繰り返し実行し、前記第2の応答パケットを受信してから前記所定の期間が経過する際に、前記第2の要求パケットを新たに送信する第2の装置と、のそれぞれに接続される前記通信装置のためのコンピュータプログラムであって、前記通信装置に搭載されるコンピュータに、前記第1の装置から前記第1の要求パケットを受信し、前記第2の装置から前記第2の要求パケットを受信する受信制御処理と、前記第1の要求パケットに対する前記第1の応答パケットを前記第1の装置に送信し、前記第2の要求パケットに対する前記第2の応答パケットを前記第2の装置に送信する送信制御処理と、前記第2の応答パケットを前記第2の装置に送信するための送信タイミングを決定する決定処理であって、前記第2の要求パケットの受信から当該第2の要求パケットに対する前記第2の応答パケットの送信までの時間が、前記第1の要求パケットの受信から当該第1の要求パケットに対する前記第1の応答パケットの送信までの時間よりも長くなるように、前記送信タイミングを決定する前記決定処理と、を実行させ、前記送信制御処理では、決定済みの前記送信タイミングで、前記第2の応答パケットを前記第2の装置に送信する、コンピュータプログラム。上記の特許文献1の技術では、例えば、MFPが、複数個のクライアントコンピュータのそれぞれから、イベント記述子列を繰り返し受信する状況では、イベント記述子列の受信タイミングにばらつきが生じる可能性がある。この場合、MFPは、効率的な処理を実行することができない可能性がある。本明細書では、複数個の装置のそれぞれから要求パケットが繰り返し受信される状況において、複数個の装置間の要求パケットの受信タイミングを近づけ得る技術を提供する。本明細書によって開示される技術は、第1の装置と第2の装置とのそれぞれに接続される通信装置である。第1の装置は、第1の要求パケットを通信装置に送信して、第1の要求パケットに対する第1の応答パケットを、通信装置から受信する処理を繰り返し実行する。第1の装置は、第1の応答パケットを受信してから所定の期間が経過する際に、第1の要求パケットを新たに送信する。第2の装置は、第2の要求パケットを通信装置に送信して、第2の要求パケットに対する第2の応答パケットを、通信装置から受信する処理を繰り返し実行する。第2の装置は、第2の応答パケットを受信してから上記の所定の期間が経過する際に、第2の要求パケットを新たに送信する。通信装置は、受信制御部と、送信制御部と、決定部と、を備える。受信制御部は、第1の装置から第1の要求パケットを受信し、第2の装置から第2の要求パケットを受信する。送信制御部は、第1の要求パケットに対する第1の応答パケットを第1の装置に送信し、第2の要求パケットに対する第2の応答パケットを第2の装置に送信する。決定部は、第2の応答パケットを第2の装置に送信するための送信タイミングを決定する。決定部は、第2の要求パケットの受信から当該第2の要求パケットに対する第2の応答パケットの送信までの期間が、第1の要求パケットの受信から当該第1の要求パケットに対する第1の応答パケットの送信までの期間よりも長くなるように、送信タイミングを決定する。送信制御部は、決定済みの送信タイミングで、第2の応答パケットを第2の装置に送信する。上記の構成では、通信装置は、第2の要求パケットの受信から第2の応答パケットの送信までの期間が、第1の要求パケットの受信から第1の応答パケットの送信までの期間よりも長くなるようなタイミングで、第2の応答パケットを送信する。この構成によれば、特定の第2の要求パケットに対する第2の応答パケットの送信タイミングを、上記の特定の第2の要求パケットの次に受信される特定の第1の要求パケットに対する第1の応答パケットの送信タイミングに近づけ得る。第1の装置と第2の装置との両者は、応答パケットを受信してから所定の期間が経過すると、次の要求パケットを送信する。このため、上記の特定の第2の要求パケットの次に受信される第2の要求パケットの受信タイミングを、上記の特定の第1の要求パケットの次に受信される第1の要求パケットの受信タイミングに近づけ得る。なお、上記の通信装置を実現するための制御方法、コンピュータプログラム、及び、当該コンピュータプログラムが記憶された記憶媒体も、新規で有用である。また、上記の通信装置と上記の第1及び第2の装置とを含むシステムも新規で有用である。図1に示すように、ネットワークシステム2は、PC100,200と、多機能機即ちPC100,200の周辺機器10と、を備える。各装置10,100,200は、LAN4を介して、相互に通信可能である。多機能機10の構成図1に示すように、多機能機10は、ASICApplicationSpecificIntegratedCircuit12、フラッシュメモリ70、SDRAM80、ネットワークインターフェイス90、表示パネル92、及び、画像形成部94を備える。ASIC12は、メインCPU20、メイン用クロック回路30、サブCPU40、サブ用クロック回路50、SRAM60、SDRAM制御回路64、及び、MACコントローラ66を備える。メインCPU20は、SDRAM80に記憶されているプログラム82に従って様々な処理を実行する。これにより、受信制御部22と送信制御部24と決定部26との各機能が実現される。メイン用クロック回路30は、メインCPU20にクロック信号を供給する。メイン用クロック回路30からメインCPU20にクロック信号が供給されている間は、メインCPU20は非スリープ状態である。メインCPU20にクロック信号が供給されていない間は、メインCPU20はスリープ状態である。メインCPU20のスリープ状態は、メインCPU20の非スリープ状態と比較して、消費電力が低い状態である。メイン用クロック回路30は、サブCPU40によって制御される。即ち、サブCPU40によって、メインCPU20へのクロック信号の供給及び停止が制御される。サブCPU40は、SRAM60に記憶されているプログラム62に従って様々な処理を実行する。これにより、受信制御部42と移行制御部48との各機能が実現される。サブ用クロック回路50は、サブCPU40にクロック信号を供給する。サブ用クロック回路50のクロック信号の周波数は、メイン用クロック回路30のクロック信号の周波数よりも低い。従って、メインCPU20を駆動するための消費電力と比べて、サブCPU40を駆動するための消費電力は低い。なお、メインCPU20の処理速度は、サブCPU40の処理速度よりも速い。サブ用クロック回路50は、多機能機10の電源がONにされるとサブCPU40にクロック信号を供給し、多機能機10の電源がOFFにされるとクロック信号を停止する。即ち、サブCPU40は、多機能機10の電源がONされている間、クロック信号が供給されている状態非スリープ状態で維持される。変形例では、サブCPU40は、メインCPU20が非スリープ状態である間、スリープ状態であってもよい。即ち、サブ用クロック回路50は、メインCPU20が非スリープ状態である間、サブCPU40へのクロック信号を停止してもよい。SRAM60は、各CPU20,40からアクセス可能である。多機能機10の電源がONされると、メインCPU20は、フラッシュメモリ70内の圧縮されたプログラム72を展開して、展開済みのプログラム62をSRAM60に記憶する。SDRAM制御回路64は、サブCPU40からの指示に従って、SDRAM80に対するクロック信号の供給の開始又は停止をして、消費電力が比較的に高い通常動作モードと、消費電力が比較的に低いセルフリフレッシュモードと、の間でSDRAM80の状態を移行させる。MACコントローラ66は、ネットワークインターフェイス90に接続されている。MACコントローラ66は、LAN4を介して、ネットワークインターフェイス90でパケットが受信されると、メインCPU20又はサブCPU40の割込コントローラ図示省略にパケット割込要求信号を供給する。フラッシュメモリ70は、ASIC12の外部に設けられている。フラッシュメモリ70は、各CPU20,40からアクセス可能である。フラッシュメモリ70は、各CPU20,40によって実行されるプログラム62,82が圧縮された状態のプログラム72を記憶している。SDRAM80は、メインCPU20からアクセス可能である。SDRAM80は、SRAM60よりもメモリの総容量が大きく、各CPU20,40がアクセス読み出し、書き込み可能な速度が高速である。このため、SDRAM80の消費電力は、SRAM60の消費電力と比べて高い。SDRAM80は、SDRAM制御回路64によって制御され、通常動作モードとセルフリフレッシュモードとの間で状態が移行する。また、SDRAM80は、パケット情報84を記憶することができる。パケット情報84とは、ステータス要求パケットの受信時刻と、当該ステータス要求パケットの送信元のデバイス例えばPC100のMACアドレスと、が対応付けられた情報である図3参照。表示パネル92は、メインCPU20からの指示に従って、情報を表示する。表示パネル92には、ユーザからの操作を受け付けるためのタッチボタンが配置される。画像形成部94は、インクジェット方式又はレーザ方式の画像形成機構を備え、メインCPU20からの指示に従って、外部のデバイス例えばPC100,200から受信される印刷データによって表わされる画像を、印刷用紙に印刷する。多機能機10の状態移行多機能機10の状態は、レディ状態とスリープ状態との間で移行する。多機能機10の電源がONされると、多機能機10は、レディ状態となる。レディ状態多機能機10がレディ状態である場合、2個のCPU20,40は非スリープ状態2個のクロック回路30,50からそれぞれクロック信号が供給されている状態であり、2個のRAM60,80は通常動作モードである。この状態では、メインCPU20は、通常の処理を実行することができる。上記の通常の処理は、印刷指示パケットに従った印刷処理、ユーザの表示パネル92への操作に従った表示処理等を含む。なお、メインCPU20は、多機能機10がレディ状態である場合、SDRAM80に、レディ状態を示す状態変数を記憶させる。スリープ状態多機能機10は、サブCPU40が後述する図2のS16等の処理を実行することによって、レディ状態からスリープ状態に移行する。多機能機10がスリープ状態である場合、メインCPU20はスリープ状態でありメイン用クロック回路30からのクロック信号が停止されている状態、サブCPU40は非スリープ状態でありサブ用クロック回路50からのクロック信号が供給されている状態、SRAM60は通常動作モードであり、SDRAM80はセルフリフレッシュモードである。多機能機10がスリープ状態であって、メインCPU20が上記の通常の処理印刷処理、表示処理等を実行すべき場合には、多機能機10は、レディ状態に移行する。なお、メインCPU20は、多機能機10がレディ状態からスリープ状態に移行される際に、SDRAM80内の状態変数を、SRAM60に移動させる。サブCPU40は、多機能機10がスリープ状態に移行されると、SRAM60内の状態変数を、スリープ状態を示す状態変数に変更する。さらに、サブCPU40は、多機能機10がスリープ状態からレディ状態に移行される際に、SRAM60内の状態変数を、SDRAM80に移動させる。メインCPU20は、多機能機10がレディ状態に移行されると、SDRAM80内の状態変数を、レディ状態を示す状態変数に変更する。PC100の構成PC100には、多機能機10のステータスを監視するためのステータス監視プログラム例えばステータスモニタがインストールされている。ユーザは、PC100を操作することによって、ステータス監視プログラムを起動させることができる。PC100は、ステータス監視プログラムが起動されると、多機能機10から多機能機10のステータス情報を取得する。具体的には、PC100は、ステータス監視プログラムが起動されると、ステータス要求パケットを、多機能機10に送信する。なお、ステータス要求パケットは、PC100のMACアドレスを含む。PC100は、ステータス要求パケットの応答として、多機能機10からステータス情報を含む応答パケットを受信する。PC100は、受信された応答パケットに従って、ステータス情報をPC100の表示部に表示させる。PC100は、応答パケットの受信から予め決められた待機期間本実施例では30秒間が経過する際に、ステータス要求パケットを、多機能機10に新たに送信する。即ち、PC100は、ステータス監視プログラムが起動されている間、ステータス要求パケットの送信処理と、応答パケットの受信処理と、を繰り返し実行する。なお、ステータス情報は、多機能機10の状態スリープ状態又はレディ状態、印刷用紙の有無、トナーの有無、及び、実行中の印刷のエラー情報例えば用紙詰まり、画像形成部の故障等を示す情報を含む。PC100は、およそ30秒間隔上記の待機期間で、多機能機10からステータス情報を繰り返し取得する。これにより、PC100のユーザは、多機能機10の最新のステータスを確認することができる。この構成によれば、例えば、PC100のユーザは、多機能機10の画像形成部94に印刷処理を実行させている場合に、印刷用紙が無くなったことを早期に知ることができる。また、PC100がステータス情報を多機能機10から定期的に取得するため、PC100のユーザは、多機能機10のステータス情報を、PC100に取得させるための操作を実行しなくて済む。PC100は、ステータス要求パケットを多機能機10に送信してから、2秒間以下ではタイムアウト時間と呼ぶ経過しても、応答パケットが多機能機10から受信されない場合、応答パケットを受信できないと判断する。この場合、PC100は、再度、ステータス要求パケットを、多機能機10に送信する。PC100は、予め決められた個数のステータス要求パケットを送信しても、タイムアウト時間内に応答パケットが受信されない場合、通信エラーを示す情報を、PC100の表示部に表示させる。これにより、PC100のユーザは、多機能機10とPC100とが通信できないことを知ることができる。なお、PC100は、ステータス要求パケットを多機能機10に送信してからタイムアウト時間が経過した後に、応答パケットが多機能機10から受信されたとしても、応答パケットに従ったステータス情報を、PC100の表示部に表示させない。PC200は、PC100と同様の構成を備える。即ち、PC200は、ステータス監視プログラムが起動されると、ステータス要求パケットを、多機能機10に送信する送信処理と、多機能機10から応答パケットを受信する受信処理と、を繰り返し実行する。メインCPU20及びサブCPU40が実行する処理次いで、図2を参照して、メインCPU20及びサブCPU40が実行する処理の内容について説明する。本処理は、多機能機10の電源がONされている間、繰り返し実行される。多機能機10の電源がONされたタイミングでは、多機能機10はレディ状態である。即ち、多機能機10の電源がONされたタイミングでは、メインCPU20が本処理を実行する。S12では、受信制御部22は、LAN4を介して、パケットが受信されたのか否かを判断する。ネットワークインターフェイス90でパケットが受信される場合、MACコントローラ66は、パケット割込要求信号を、メインCPU20に供給する。受信制御部22は、パケット割込要求信号を取得すると、受信されたパケットを、ネットワークインターフェイス90からSDRAM80に移動させる。S12では、受信制御部22は、SDRAM80に受信済みのパケットが存在するのか否かを判断する。パケットが受信されていない場合S12でNO、S14において、メインCPU20は、メインCPU20をスリープ状態に移行可能即ち多機能機10をスリープ状態に移行可能であるのか否かを判断する。例えば、メインCPU20は、以下の1~5の条件を含む複数個の条件の全てでNOと判断される場合に、スリープ状態に移行可能S14でYESと判断し、複数個の条件のうち、少なくとも1個の条件でYESと判断される場合に、スリープ状態に移行不可能S14でNOと判断する。上記の複数個の条件は、1多機能機10がパケットを外部に送信中であるのか否か、2未処理パケットがSDRAM80に記憶されているのか否か、3多機能機10にTCP接続しているデバイス例えばPC100があるのか否か、4多機能機10が起動又はシャットダウンのための処理を実行しているのか否か、5ネットワークの負荷が高いのか否か、を含む。例えば、メインCPU20がPC100等からのパケットに対する応答を送信している場合には、上記の1でYESと判断される。例えば、多機能機10がWebサーバ機能を有しており、PC100が多機能機10のWebサーバにTCP接続中である場合には、上記の3でYESと判断される。例えば、S14の処理を実行する直前の所定の期間に受信されたパケット数が所定の個数を超えている場合には、多機能機10が処理すべきパケットを受信する可能性が高いために、上記の5でYESと判断される。従って、ここで示されるように、上記の1~5の条件のうち、少なくとも1個の条件でYESと判断される場合に、スリープ状態に移行不可能S14でNOと判断する。一方、上記の1~5の条件の全てでNOと判断される場合に、メインCPU20がスリープ状態に移行可能S14でYESと判断される。このS14でYESの場合、S16において、移行制御部48は、メインCPU20を、非スリープ状態からスリープ状態に移行させる。具体的には、移行制御部48は、メイン用クロック回路30にクロック供給の停止を指示する。この結果、メインCPU20は、非スリープ状態からスリープ状態に移行する。なお、S16では、さらに、移行制御部48は、SDRAM80を通常動作モードからセルフリフレッシュモードに移行させる。これにより、多機能機10は、スリープ状態となる。なお、SDRAM80がセルフリフレッシュモードである間は、SDRAM80に情報を書き込んだり、SDRAM80から情報を読み込んだりすることができない。例えば、ネットワークインターフェイス90で受信されたパケットをSDRAM80に記憶させることができない。なお、メインCPU20は、S16でスリープ状態に移行する前に、多機能機10をレディ状態からスリープ状態に移行するために、以下の処理を実行する。即ち、メインCPU20は、代理応答情報を、SDRAM80からSRAM60に移動させる。代理応答情報は、メインCPU20がスリープ状態である間に受信されたパケットに従った処理を、サブCPU40が実行するための情報例えば多機能機10のIPアドレス、MACアドレス、ノード名等を含む。また、メインCPU20は、LAN4を介して受信されるパケットを記憶するためのRAMを、SDRAM80からSRAM60に切り替える。続いて、メインCPU20は、サブCPU40以外からの割込要求をマスク禁止する。次いで、メインCPU20は、サブCPU40に処理を開始させるための開始信号を、サブCPU40に供給する。サブCPU40は、開始信号が取得されると、S16の処理を実行する。なお、メインCPU20は、WAIT命令を実行する。WAIT命令が実行されると、メインCPU20は、サブCPU40から割込要求信号が供給されるまで待機する実行停止状態となる。S16が終了すると、S12に戻る。即ち、メインCPU20がスリープ状態である間に、S12が実行される。この場合、サブCPU40の受信制御部42がS12を実行する。S12でNOの場合、S14において、メインCPU20が既にスリープ状態であるために、NOと判断され、S12に戻る。以下のS18の処理では、S12において、サブCPU40の受信制御部42が、パケットが受信されたと判断する場合メインCPU20がスリープ状態である間にパケットが受信される場合について説明する。S18では、サブCPU40は、メインCPU20がスリープ状態であるのか否かを判断する。具体的には、サブCPU40は、SRAM60内の状態変数を確認して、多機能機10がスリープ状態であるのか否かを判断することによって、メインCPU20がスリープ状態であるのか否かを判断する。この場合では、S18にてYESと判断され、次いで、S20では、サブCPU40は、S12で受信されたパケットを解析することによって、サブCPU40自身がパケットに従った処理を実行することができるのか否かを判断する。例えば、サブCPU40は、SRAM60内の代理応答情報を用いて、S12で受信されたパケットに従った応答処理を実行可能であるのか否かを判断する。サブCPU40が代理して実行可能な応答処理は、例えば、PINGに対する応答、ARPAddressResolutionProtocolのパケットに対する応答等を含む。なお、S12で受信されたパケットがPC100,200からのステータス要求パケットである場合、サブCPU40は、サブCPU40自身がパケットに従った処理を実行することができないと判断する。S20でYESの場合、S22において、サブCPU40は、S12で受信されたパケットに従った処理を実行して、S12に戻る。S20でNOの場合、S24において、移行制御部48は、メインCPU20をスリープ状態から非スリープ状態に移行する。具体的には、移行制御部48は、メイン用クロック回路30に、メインCPU20にクロック供給を開始するよう指示する。この結果、メインCPU20にクロックが供給され、メインCPU20がスリープ状態から非スリープ状態に移行する。移行制御部48は、メインCPU20に割込要求信号を供給する。サブCPU40は、さらに、SDRAM80をセルフリフレッシュモードから通常動作モードに移行させる処理、外部デバイスからの受信パケットの記憶先をSRAM60からSDRAM80に切り替える処理、SRAM60内の情報をSDRAM80に移動させる処理等を実行する。メインCPU20は、サブCPU40から割込要求信号が供給されると、WAIT命令を解除する。メインCPU20は、SRAM60に記憶されている未処理のパケットを、SDRAM80に移動させる。S26において、メインCPU20は、S12で受信されたパケットが、ステータス要求パケットであるのか否かを判断する。具体的には、メインCPU20は、S12で受信されたパケットが、SNMPSimpleNetworkManagementProtocolのオブジェクトデータを要求するパケットであるのか否かを判断する。例えば、メインCPU20は、パケットの宛先ポート番号がSNMPを示すポート番号即ち161であり、かつ、パケットのSNMPメッセージに含まれるPDUProtocolDataUnitタイプがGetRequest又はGetNextRequestを示す場合に、ステータス要求パケットであると判断する。ステータス要求パケットでないと判断される場合S26でNO、S28において、メインCPU20は、S12で受信されたパケットに応じた処理例えば上記の通常の処理印刷指示パケットに従った印刷処理等を実行して、S12に戻る。一方、ステータス要求パケットであると判断される場合S26でYES、S30において、メインCPU20は、SDRAM80にパケット情報84が記憶されているのか否かを判断する。パケット情報84がSDRAM80に記憶されていない場合S30でNOにS34に進み、記憶されている場合S30でYESにS32に進む。S32では、メインCPU20は、S12で受信されたステータス要求パケットの送信元のデバイスが、パケット情報84として記憶されているデバイスと一致するのか否かを判断する。具体的には、メインCPU20は、ステータス要求パケットに含まれる送信元のデバイスのMACアドレスと、パケット情報84に含まれるMACアドレスと、が一致するのか否かを判断する。ここで、上述した2つのMACアドレスが一致する場合、S32でYESと判断されS34に進み、一方、上述した2つのMACアドレスが異なる場合、S32でNOと判断されS36に進む。S34では、メインCPU20は、SDRAM80に、パケット情報84を記憶させる。S30でNOと判断された場合即ちパケット情報84が記憶されていない場合に実行されるS34では、メインCPU20は、ステータス要求パケットの送信元デバイスのMACアドレスと、当該ステータス要求パケットの受信時刻と、を対応付けて、SDRAM80に記憶させる。一方、S32でYESと判断された場合即ちSDRAM80に既にパケット情報84が記憶されている場合に実行されるS34では、メインCPU20は、パケット情報84に含まれる前回のステータス要求パケットの受信時刻を、今回のステータス要求パケットの受信時刻に更新する。S34が終了すると、S46に進む。なお、メインCPU20は、SDRAM80に記憶されているパケット情報84に含まれるMACアドレスに対応するデバイス例えばPC100から予め決められた期間例えば1分間が経過しても、次のステータス要求が受信されない場合、SDRAM80に記憶されているパケット情報84を削除する。一方、上述したように、今回のS12で受信されたステータス要求パケットの送信元のデバイス以下ではPC200を例として説明するが、パケット情報84として記憶されているデバイス以下ではPC100を例として説明すると異なる場合S32でNOの場合に、S36の処理が実行される。S36では、決定部26は、SDRAM80に記憶されているパケット情報84を用いて、PC100から次回のステータス要求パケットを受信する時刻である次回パケット受信時刻を算出する。具体的には、決定部26は、パケット情報84に含まれる受信時刻に、SDRAM80に予め記憶されている待機期間即ち30秒を加算することによって、次回パケット受信時刻を算出する。なお、多機能機10のベンダは、待機期間即ち30秒を、予めSDRAM80に記憶させる。変形例では、メインCPU20は、PC100からステータス要求パケットが受信される間隔を用いて、待機期間を特定し、特定された待機期間をSDRAM80に記憶させてもよい。次いで、S38では、S12でPC200から受信されたステータス要求パケットの受信時刻が、S36で算出されたPC100の次回パケット受信時刻とほぼ等しいのか否かを判断する。ここで受信時刻がほぼ等しいとは、例えば、ステータス要求パケットの受信時刻と次回パケット受信時刻との差分が、上記のタイムアウト時間よりも短い例えば上記のタイムアウト時間の10分の1即ち0.2秒状態を意味する。なお、PC100は、前回のステータス要求パケットに対する応答パケットを受信してから待機期間が経過する際に、次回のステータス要求パケットを送信する。従って、厳密には、決定部26は、PC100が前回のステータス要求パケットに対する応答パケットを受信した時刻に、待機期間を加算することによって、次回パケット受信時刻を算出しなければならない。しかしながら、多機能機10がPC100からステータス要求パケットを受信してから、PCが多機能機10からステータス要求パケットに対する応答パケットを受信するまでの期間は、非常に短い。そのため、実質的に、ステータス要求パケットを多機能機10が受信する時刻と、当該ステータス要求パケットに対する応答パケットをPC100が受信する時刻とは、ほぼ等しい。ここで、上述した2つのパケット受信時刻がほぼ等しい場合、S38でYESと判断されS46に進み、一方、上述した2つのパケット受信時刻が略等しくない場合、S38でNOと判断され、S40に進む。S40では、決定部26は、S36で算出された次回パケット受信時刻と、S12におけるステータス要求パケットの受信時刻と、の差分即ちX秒が、上記のタイムアウト時間即ち2秒間よりも大きいのか否かを判断する。上記の差分即ちX秒がタイムアウト時間よりも大きい場合S40でYES、S42において、決定部26は、S12で受信されたステータス要求パケットの応答パケットを送信する送信タイミングを、S12で受信されたPC200のステータス要求パケットの受信時刻にタイムアウト時間即ち2秒間を加算した時刻に決定する。S42が終了すると、S46に進む。この構成によれば、ステータス要求パケットの送信元のデバイス即ちPC200が、ステータス要求パケットの応答を受信できないと判断することを回避することができる。なお、PC200は、ステータス要求パケットを送信してからタイムアウト時間が経過しても、応答パケットが多機能機10から受信されない場合に、応答を受信できないと判断する。従って、厳密には、決定部26は、S40及びS42において、以下の処理を実行すべきである。即ち、S40の処理では、決定部26は、上記の差分即ちX秒が、タイムアウト時間から多機能機10とPC200との間の往復の通信時間を減算した特定の時間よりも大きいのか否かを判断すべきである。そして、S42の処理では、決定部26は、S12で受信されたPC200のステータス要求パケットに対する応答パケットを送信する送信タイミングを、当該ステータス要求パケットの受信時刻に上記の特定の時間を加算した時刻に決定すべきである。しかしながら、多機能機10とPC200との間の往復の通信時間は、タイムアウト時間と比較して、無視できるほど短い。このため、S40及びS42の処理のように、タイムアウト時間を用いて決定された送信タイミングで応答パケットが送信されても、PC200がステータス要求パケットの応答を受信できないと判断するという事態は発生しない。一方、S40でNOの場合、即ち、X秒がタイムアウト時間よりも小さい場合、S44において、決定部26は、応答パケットの送信タイミングを、S12で受信されたPC200のステータス要求パケットの受信時刻にX秒を加算した時刻に決定する。S44が終了すると、S46に進む。S34、S42、又はS44の処理が終了した後、又はS38でYESと判断された後、S46では、送信制御部24は、S12のステータス要求パケットの応答として、多機能機10の現在のステータス情報を含む応答パケットを、S12のステータス要求パケットの送信元のデバイスに送信して、S12に戻る。S34の処理が実行され又はS38でYESと判断された後に実行されるS46では、送信制御部24は、ステータス要求パケットに対応する応答パケットを生成すると直ちに待機せずに、応答パケットを送信する。この場合、ステータス要求パケットが受信されてから、応答パケットが送信されるまでの時間は、非常に短い。一方、S42又はS44の処理が実行された後に実行されるS34では、送信制御部24は、ステータス要求パケットに対応する応答パケットを生成した後に、S42又はS44で決定されたタイミングまで待機し、決定されたタイミングが到来すると、応答パケットを送信する。なお、メインCPU20の受信制御部22が、S12において、パケットを受信したと判断した場合多機能機10がレディ状態である間にパケットが受信された場合には、メインCPU20は、S18でNOと判断し、S26以降の処理を実行する。S26以降の処理は、上記と同様である。本実施例の効果図3を参照して、各装置10,100,200の動作と、本実施例の効果と、を説明する。なお、図3では、メインCPU20がスリープ状態である状況で開始される。12:00:00では、PC100は、MMは1以上の整数番目のステータス要求パケットを、多機能機10に送信する。M番目のステータス要求パケットが受信されると、移行制御部48は、メインCPU20を非スリープ状態に移行させる図2のS24。メインCPU20は、PC100のMACアドレス即ちPC100と対応付けて、受信時刻即ち12:00:00を、記憶させる即ちパケット情報84図2のS34。送信制御部24は、M番目のステータス要求パケットの応答として、M番目の応答パケットを生成する。送信制御部24は、M番目の応答パケットが生成されると、直ちに、PC100に送信する図2のS46。M番目の応答パケットが送信されると、移行制御部48は、メインCPU20を、非スリープ状態からスリープ状態に移行させる図2のS16。次いで、12:00:25では、PC200は、NNは1以上の整数番目のステータス要求パケットを、多機能機10に送信する。N番目のステータス要求パケットが受信されると、移行制御部48は、メインCPU20を非スリープ状態に移行させる図2のS24。決定部26は、パケット情報84の受信時刻12:00:00に、待機期間即ち30秒間を加算して、次回パケット受信時刻PC100からM1番目のステータス要求パケットの受信時刻即ち12:00:30を算出する図2のS36。算出された次回パケット受信時刻と、N番目のステータス要求パケットの受信時刻即ち12:00:25と、の差分即ち5秒間が、タイムアウト時間即ち2秒間よりも長い図2のS40でYES。このため、決定部26は、N番目のステータス要求パケットの応答として、N番目の応答パケットを送信する送信タイミングを、N番目のステータス要求パケットの受信時刻12:00:25にタイムアウト時間を加算した12:00:27に決定する図2のS42。送信制御部24は、N番目の応答パケットを、12:00:27に送信する図2のS46。上記の構成によれば、多機能機10は、N番目の応答パケットの送信タイミングを、M1番目のステータス要求パケットに対するM1番目の応答パケットの送信タイミングに近づけることができる。この結果、N1番目の要求パケットの受信タイミングを、M2番目の要求パケットの受信タイミングに近づけることができる。N番目の応答パケットが送信されると、移行制御部48は、メインCPU20を、非スリープ状態からスリープ状態に移行させる図2のS16。次いで、12:00:30では、PC100は、M1番目のステータス要求パケットを、多機能機10に送信する。なお、厳密には、PC100は、M番目の応答パケットを受信してから30秒後に、M1番目のステータス要求パケットを送信する。しかしながら、PC100は、M番目のステータス要求パケットを送信してから、M番目の応答パケットを受信するまでの期間が非常に短いため、実質的に、M番目のステータス要求パケットの送信からM1番目のステータス要求パケットの送信までの期間が、30秒間であると言うことができる。移行制御部48は、M1番目のステータス要求パケットが受信されると、メインCPU20を非スリープ状態に移行する図2のS24。メインCPU20は、パケット情報84を記憶図2のS34する。送信制御部24は、M1番目のステータス要求パケットの応答として、M1番目の応答パケットを生成し、生成されたM1番目の応答パケットを、直ちに送信する図2のS46。M1番目の応答パケットが送信されると、移行制御部48は、メインCPU20を、非スリープ状態からスリープ状態に移行させる図2のS16。12:00:57では、PC200は、N1番目のステータス要求パケットを、多機能機10に送信する。移行制御部48は、N1番目のステータス要求パケットが受信されると、メインCPU20を非スリープ状態に移行する図2のS24。決定部26は、パケット情報84の受信時刻12:00:30に、待機期間30秒を加算して、次回パケット受信時刻PC100からM1番目のステータス要求パケットの受信時刻即ち12:01:00を算出する図2のS36。算出された次回パケット受信時刻と、N1番目のステータス要求パケットの受信時刻即ち12:00:57と、の差分即ち3秒間が、タイムアウト時間即ち2秒間よりも長い図2のS40でYES。このため、決定部26は、N1番目のステータス要求パケットの応答として、N1番目の応答パケットを送信する送信タイミングを、N1番目のステータス要求パケットの受信時刻12:00:57にタイムアウト時間を加算した12:00:59に決定する図2のS42。送信制御部24は、N1番目の応答パケットを、12:00:59に送信する図2のS46。上記の構成では、多機能機10は、N1番目の応答パケットの送信タイミングを、M2番目の要求パケットに対するM2番目の応答パケットの送信タイミングに近づけることができる。この結果、N2番目の要求パケットの受信タイミングを、M3番目の要求パケットの受信タイミングに近づけることができる。N1番目の応答パケットが送信されると、移行制御部48は、メインCPU20を、非スリープ状態からスリープ状態に移行させる図2のS16。時刻12:01:00において、PC100は、M2番目のステータス要求パケットを、多機能機10に送信する。M2番目のステータス要求パケットが受信されると、移行制御部48は、メインCPU20を非スリープ状態に移行する図2のS24。メインCPU20は、パケット情報84を記憶図2のS34する。送信制御部24は、M2番目のステータス要求パケットの応答として、M2番目の応答パケットを生成し、生成されたM2番目の応答パケットを、直ちに送信する図2のS46。M2番目の応答パケットが送信されると、移行制御部48は、メインCPU20を、非スリープ状態からスリープ状態に移行させる図2のS16。時刻12:01:29において、PC200は、N2番目のステータス要求パケットを、多機能機10に送信する。N2番目のステータス要求パケットが受信されると、移行制御部48は、メインCPU20を非スリープ状態に移行する図2のS24。決定部26は、パケット情報84の受信時刻12:00:30に、待機期間30秒を加算して、次回パケット受信時刻PC100からM3番目のステータス要求パケットの受信時刻即ち12:01:30を算出する図2のS36。算出された次回パケット受信時刻と、N2番目のステータス要求パケットの受信時刻即ち12:01:29と、の差分が、タイムアウト時間即ち2秒間よりも短い図2のS40でNO。このため、決定部26は、N2番目のステータス要求パケットの応答として、N2番目の応答パケットを送信する送信タイミングを、N2番目のステータス要求パケットの受信時刻12:01:29に、差分である1秒間を加算した12:01:30に決定する図2のS44。この構成では、PC200への応答パケットの送信タイミングを、PC100からのステータス要求パケットの受信タイミングを用いて決定している。この結果、PC200からのステータス要求パケットの受信タイミングを、PC100からのステータス要求パケットの受信タイミングに、適切に近づけることができる。PC100は、12:01:30に、M3番目のステータス要求パケットを、多機能機10に送信する。このタイミングは、N2番目の応答パケットを送信する送信タイミングに等しいため、メインCPU20は、非スリープ状態に維持されている。送信制御部24は、M3番目のステータス要求パケットの応答として、生成されたM3番目の応答パケットを、直ちに、PC100に送信する図2のS46。さらに、送信制御部24は、N2番目の応答パケットの送信タイミング12:01:30が到来したため、N2番目の応答パケットを、PC200に送信する図2のS46。この結果、M3番目の応答パケットの送信タイミングと、N2番目の応答パケットの送信タイミングと、をほぼ等しくさせることができる。なお、実際には、送信制御部24は、応答パケットを順番に送信するために、送信タイミングが厳密的な意味で一致しない。M2番目の応答パケットが送信されると、移行制御部48は、メインCPU20を、非スリープ状態からスリープ状態に移行させる図2のS16。12:02:00になると、受信制御部42は、PC100及びPC200のそれぞれから、M4番目のステータス要求パケットと、N3番目のステータス要求パケットと、を受信する。この構成によれば、多機能機10は、PC100からのステータス要求パケットとPC200からのステータス要求パケットとを、ほぼ等しいタイミングで受信することができる。なお、ほぼ等しいタイミングで受信するとは、例えば、例えば、ステータス要求パケットの受信時刻とS36で算出された次回パケット受信時刻との差分が、上記のタイムアウト時間よりも短い例えば上記のタイムアウト時間の10分の1即ち0.2秒状態を意味する。あるいは、ほぼ等しいタイミングで受信するとは、図2のS12で受信されたステータス要求パケットについて、図2のS46の処理が実行された後、図2のS12に戻るまでの期間よりも短い状態を意味する。また、多機能機10は、PC200からのステータス要求パケットの受信タイミングを、PC100からのステータス要求パケットの受信タイミングに、近づけることによって、メインCPU200がスリープ状態から非スリープ状態に移行される頻度を低くすることができる。この結果、多機能機10の省電力を低減することができる。特に、図2のS12においてPC100から受信されたステータス要求パケットについての応答パケットの送信図2のS46後、図2のS12に戻るまでの間に、PC200からのステータス要求パケットが受信されている場合、S12でYESと判断され、メインCPU20がスリープ状態に移行されることを回避することができる。本実施例では、多機能機10は、PC200からのステータス要求パケットの受信から応答パケットの送信までの時間が、PC100からの要求パケットの受信から応答パケットの送信までの時間よりも長くなるようなタイミングで、PC200からの応答パケットを送信する。この構成によれば、PC200からのステータス要求パケットに対する応答パケットの送信タイミングを、PC200からのステータス要求パケットの次に受信されるPC100からのステータスの要求パケットに対する応答パケットの送信タイミングに近づけることができる。この結果、PC200からのステータス要求パケットの受信タイミングを、PC100からのステータス要求パケットの受信タイミングに近づける。対応関係上記の多機能機10、PC100及びPC200のそれぞれが、通信装置、第1の装置及び第2の装置の一例である。PC100から送信されるステータス要求パケットが第1の要求パケットの一例であり、PC200から送信されるステータス要求パケットが第2の要求パケットの一例である。メインCPU20とサブCPU40とがプロセッサの一例である。2個のPCU20,40が共に非スリープ状態である状態が高消費状態の一例であり、メインPCU20がスリープ状態であり、サブCPU40が非スリープ状態である状態が低消費状態の一例である。以上、本発明の実施形態について詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。変形例1上記の実施例では、多機能機10は、2個のCPU20,40を備えるが、これに代えて、多機能機10は、メインCPU20のみを備えていてもよい。この場合、メインCPU20に供給されるクロック信号の周波数が低い状態と高い状態とに移行してもよい。クロック信号の周波数が高い状態では、メインCPU20の消費電力が比較的に高く、クロック信号の周波数が低い状態では、メインCPU20の消費電力が比較的に低い。この変形例では、メインCPU20がプロセッサの一例であり、メインCPU20に供給されるクロック信号の周波数が高い状態が高消費状態の一例であり、メインCPU20に供給されるクロック信号の周波数が低い状態が低消費状態の一例である。2上記の実施例では、決定部26は、SDRAM80に記憶されているパケット情報84を用いて、応答パケットの送信タイミングを決定している図2のS36からS44。しかしながら、決定部26は、PC100からのステータス要求パケットの受信タイミングと、PC200からのステータス要求パケットの受信タイミングと、が予め決められた間隔例えば1秒間以下となるまで、PC200からのステータス要求パケットに対する応答パケットの送信タイミングを、ステータス要求パケットの受信タイミングから予め決められた時間例えば1秒間だけ加算したタイミングに決定してもよい。本変形例も、決定部は、第2の要求パケットの受信から当該第2の要求パケットに対する第2の応答パケットの送信までの時間が、第1の要求パケットの受信から当該第1の要求パケットに対する第1の応答パケットの送信までの時間よりも長くなるように、送信タイミングを決定するという構成に含まれる。3上記の実施例では、メインCPU20がプログラム82に従って処理を実行することによって、決定部26の機能が実現されている。しかしながら、サブCPU40がプログラム62に従って処理を実行することによって、決定部の機能が実行されてもよい。この場合、図2のS26、S30からS44までの処理を、サブCPU40が実行してもよい。4上記の実施例では、メインCPU20が非スリープ状態である間にステータス要求パケットが受信される場合と、メインCPU20がスリープ状態である間にステータス要求パケットが受信される場合と、の両方の場合において、決定部26は、送信タイミングを決定している図2のS42及びS44。しかしながら、メインCPU20が非スリープ状態である間にステータス要求パケットが受信される場合には、決定部26は、送信タイミングを決定せず、直ちに、応答パケットを送信してもよい。この構成によれば、メインCPU20が非スリープ状態である間にステータス要求パケットが受信される場合には、応答パケットの送信タイミングの決定処理を実行しなくて済む。5上記の実施例では、決定部26は、パケット情報84に記憶されているデバイス例えばPC100への応答パケットの送信タイミングを決定しない。しかしながら、決定部26は、パケット情報84に記憶されているデバイス例えばPC100への応答パケットの送信タイミングを決定してもよい。即ち、決定部26は、受信される全てのステータス要求パケットへの応答パケットの送信タイミングを決定してもよい。6多機能機10に接続されるPCの個数に限りはない。多機能機10は、多数個のPCからのステータス要求パケットの受信タイミングが、パケット情報84に記憶されているPC100のステータス要求パケットの受信タイミングに近づくように、多数個のPCへの応答パケットの送信タイミングを決定してもよい。さらに、多数個のPCが多機能機10に接続される場合、多機能機10は、1個以上のPCのステータス要求パケットの受信時刻を、パケット情報84に記憶してもよい。そして、多機能機10は、パケット情報84に記憶されているPC以外の多数個のPCのステータス要求パケットのそれぞれの受信タイミングが、パケット情報84に含まれる1個以上PCのいずれかのPCに対応する受信タイミングに近づくように、応答パケットの送信タイミングを決定してもよい。例えば、多機能機10に10個のPCが接続されている場合、多機能機10は、5個のPCを第1グループとして、他の5個のグループを第2グループとして分類してもよい。多機能機10は、第1グループの中の1個の基準PCの受信タイミングに、第1グループの中の他の4個のPCの受信タイミングを近づけてもよい。同様に、多機能機10は、第2グループの中の1個の基準PCの受信タイミングに、第2グループの中の他の4個のPCの受信タイミングを近づけてもよい。この場合、第1グループの中の上記の基準PCの受信タイミングと、第2グループの中の上記の基準PCの受信タイミングと、は一致しなくてもよい。7上記の実施例では、決定部26は、PC100からのステータス要求パケットの受信時刻と待機期間とを用いて、PC200への応答パケットの送信タイミングを決定する図2のS40。しかしながら、決定部26は、多機能機10がPC100からのステータス要求パケットに対する応答パケットの送信タイミング、あるいは、PC100がステータス要求パケットに対する応答パケットの受信タイミングを用いて、PC200への応答パケットの送信タイミングを決定してもよい。本変形例では、多機能機10がPC100からのステータス要求パケットに対する応答パケットの送信タイミング、あるいは、PC100がステータス要求パケットに対する応答パケットの受信イミングが、第1の要求パケットの受信に関するタイミングの一例である。8上記の実施例では、メインCPU20がプログラム82に従って処理を実行することによって、各部22~26が実現されるが、各部22~26の少なくとも1個は、論理回路等のハードウェアで実現されてもよい。また、サブCPU40がプログラム62に従って処理を実行することによって、各部42、48が実現されるが、各部42、48の少なくとも1個は、論理回路等のハードウェアで実現されてもよい。8通信装置は、多機能機でなくてもよく、PC、プリンタ、サーバ、PDA等の通信装置であってもよい。また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。"