"ベース基板と、上記ベース基板上に設けられたゲート電極、該ゲート電極を覆うように設けられたゲート絶縁膜、該ゲート絶縁膜上に上記ゲート電極に重なるように設けられた酸化物半導体からなる半導体層、並びに、各々一部が該半導体層に接続されるように、且つ該半導体層上で互いに対向するように上記ゲート絶縁膜上に設けられたソース電極及びドレイン電極を有する薄膜トランジスタとを備えた薄膜トランジスタ基板であって、上記各ソース電極及び各ドレイン電極は、第1導電層、第2導電層及び第3導電層が順に積層された積層体を有し、上記第3導電層は、酸化物半導体と酸化還元反応を起こす低抵抗金属からなり、上記第1導電層は、上記半導体層と直接に接触し、ドライエッチングで形成され、上記第3導電層よりも酸化物半導体と酸化還元反応を起こしにくい第4族の金属元素、これを主成分とする合金、又はこれらの窒化物若しくは酸化物を含む高融点金属からなり、上記第2導電層は、上記第1導電層よりも上記第3導電層の金属粒子が拡散しにくい第5族若しくは第6族の金属元素、これらを主成分とする合金、又はこれらの窒化物若しくは酸化物を含む高融点金属からなり、上記半導体層は、上記ソース電極及びドレイン電極の形成後に酸素を含む雰囲気中でアニール処理されてなることを特徴とする薄膜トランジスタ基板。請求項1に記載の薄膜トランジスタ基板において、上記第1導電層は、チタンを含み、上記第2導電層は、モリブデン、クロム、ニオブ、タンタル及びタングステンから選択された少なくとも1元素を含み、上記第3導電層は、アルミニウム、銅及び銀から選択された少なくとも1元素を含むことを特徴とする薄膜トランジスタ基板。請求項1又は2に記載の薄膜トランジスタ基板において、上記薄膜トランジスタは、酸化シリコンからなる保護絶縁膜によって覆われていることを特徴とする薄膜トランジスタ基板。請求項1~3のいずれか1項に記載の薄膜トランジスタ基板において、上記ゲート絶縁膜は、酸化シリコンからなることを特徴とする薄膜トランジスタ基板。請求項1~4のいずれか1項に記載の薄膜トランジスタ基板において、上記薄膜トランジスタ毎に設けられ、該薄膜トランジスタのドレイン電極に接続された画素電極をさらに備え、上記ソース電極及びドレイン電極は、上記第3導電層上に第4導電層をさらに有し、上記ドレイン電極の第4導電層は、上記画素電極と直接に接続され、該画素電極及び上記第3導電層との間のイオン化傾向の差がこれら画素電極と第3導電層との間のイオン化傾向の差よりも小さいことを特徴とする薄膜トランジスタ基板。請求項1~5のいずれか1項に記載の薄膜トランジスタ基板において、上記第1導電層は、5nm以上且つ50nm以下の厚さであることを特徴とする薄膜トランジスタ基板。請求項1~6のいずれか1項に記載の薄膜トランジスタ基板において、上記半導体層は、インジウムガリウム亜鉛酸化物系の酸化物半導体からなることを特徴とする薄膜トランジスタ基板。請求項1~7のいずれか1項に記載の薄膜トランジスタ基板と、上記薄膜トランジスタ基板に対向して配置された対向基板と、上記薄膜トランジスタ基板と上記対向基板との間に設けられた液晶層とを備えることを特徴とする液晶表示装置。請求項1に記載の薄膜トランジスタ基板を製造する方法であって、上記ベース基板上に導電膜を成膜し、該導電膜を第1のフォトマスクを用いてパターニングすることにより、上記ゲート電極を形成する第1パターニング工程と、上記ゲート電極を覆うように上記ゲート絶縁膜を成膜するゲート絶縁膜成膜工程と、上記ゲート絶縁膜上に酸化物半導体からなる半導体膜を成膜し、該半導体膜を第2のフォトマスクを用いてパターニングすることにより、上記半導体層を形成する第2パターニング工程と、上記半導体層を覆うように、第4族の金属元素、これを主成分とする合金、又はこれらの窒化物若しくは酸化物を含む高融点金属からなる第1導電膜と、第5族若しくは第6族の金属元素、これを主成分とする合金、又はこれらの窒化物若しくは酸化物を含む高融点金属からなる第2導電膜と、酸化物半導体と酸化還元反応を起こす低抵抗金属からなる第3導電膜とを順に成膜して積層導電膜を形成し、第3のフォトマスクを用いて、上記積層導電膜のうち第2及び第3導電膜をウェットエッチングでパターニングした後、残りの上記第1導電膜をドライエッチングでパターニングすることにより、上記ソース電極及びドレイン電極を形成する第3パターニング工程とを含み、上記ソース電極及びドレイン電極が形成された基板を酸素を含む雰囲気中でアニール処理することを特徴とする薄膜トランジスタ基板の製造方法。請求項9に記載の薄膜トランジスタ基板の製造方法において、上記ソース電極及びドレイン電極を覆うように保護絶縁膜を成膜し、該保護絶縁膜を第4のフォトマスクを用いてパターニングすることにより、上記ドレイン電極の対応箇所にコンタクトホールを形成する第4パターニング工程と、上記保護絶縁膜上に対し、上記コンタクトホールを介して上記ドレイン電極に接続するように導電膜を成膜し、該導電膜を第5のフォトマスクを用いてパターニングすることにより、上記ドレイン電極に接続するように画素電極を形成する第5パターニング工程とを含むことを特徴とする薄膜トランジスタ基板の製造方法。請求項10に記載の薄膜トランジスタ基板の製造方法において、上記第4パターニング工程における保護絶縁膜の成膜後に、上記アニール処理を行うことを特徴とする薄膜トランジスタ基板の製造方法。上記酸化物半導体層は、ソース電極及びドレイン電極をウェットエッチングする場合に一般的に用いられる酸系のエッチング液に容易に溶解する。このため、酸化物半導体層を用いたチャネルエッチ型のTFTでは、ソース電極及びドレイン電極をドライエッチングによりパターニングすることになる。しかしこの場合には、ソース電極及びドレイン電極から露出する酸化物半導体層のチャネル領域がプラズマに曝されるため、該プラズマの熱により酸化物半導体層から酸素が脱離するなどして、上記チャネル領域がプラズマダメージを受ける。その結果、酸化物半導体層には、酸素欠損が発生し、格子欠陥が形成されやすい。そうなると、オフ電流の上昇、電子移動度の低下、閾値電圧の上昇、ヒステリシスの発生などを招いて、せっかく酸化物半導体層を用いてもTFTの特性が低下してしまう。そこで、ソース電極及びドレイン電極を形成した後に、大気雰囲気中でアニール処理を行うことにより、上記酸化物半導体層の格子欠陥を修復して当該半導体層の特性を安定化させることが考えられるが、上述したようにソース電極及びドレイン電極に、例えば、チタン層、アルミニウム層及びチタン層の積層構造Ti/Al/Tiを採用した場合には、アニール処理を行ったときに、アルミニウム層の粒子がチタン層に拡散して該チタン層がチタンアルミニウム合金層となるので、該チタンアルミニウム合金層と酸化物半導体層とが酸化還元反応を起こし、該酸化物半導体層が金属化してオフ電流が上昇するなどし、結局はTFTの特性が損なわれてしまう。本発明は、斯かる点に鑑みてなされたものであり、その目的とするところは、酸化物半導体層を用いたチャネルエッチ型のTFTにおいて、良好な特性を安定して得ることにある。上記の目的を達成するために、本発明は、酸化物半導体層の特性を安定化すべくアニール処理を行ったときに、ソース電極及びドレイン電極と酸化物半導体層とが酸化還元反応を起こさないように該両電極の積層構造を工夫したものである。具体的には、本発明は、ベース基板と、該ベース基板上に設けられたゲート電極、該ゲート電極を覆うように設けられたゲート絶縁膜、該ゲート絶縁膜上に上記ゲート電極に重なるように設けられた酸化物半導体層、並びに、各々一部が該酸化物半導体層に接続されるように、且つ該酸化物半導体層上で互いに対向するように上記ゲート絶縁膜上に設けられたソース電極及びドレイン電極を有するTFTとを備えたTFT基板及びそれを備えた液晶表示装置並びにTFT基板の製造方法を対象とし、以下の解決手段を講じたものである。すなわち、第1の発明は、上記各ソース電極及び各ドレイン電極は、第1導電層、第2導電層及び第3導電層が順に積層された積層体を有し、上記第3導電層は、酸化物半導体と酸化還元反応を起こす低抵抗金属からなり、上記第1導電層は、上記酸化物半導体層と直接に接触し、ドライエッチングで形成され、上記第3導電層よりも酸化物半導体と酸化還元反応を起こしにくい第4族の金属元素、これを主成分とする合金、又はこれらの窒化物若しくは酸化物を含む高融点金属からなり、上記第2導電層は、上記第1導電層よりも上記第3導電層の金属粒子が拡散しにくい第5族若しくは第6族の金属元素、これらを主成分とする合金、又はこれらの窒化物若しくは酸化物を含む高融点金属からなり、上記半導体層は、上記ソース電極及びドレイン電極の形成後に酸素を含む雰囲気中でアニール処理されてなることを特徴とする。上記の構成によると、第2導電層は第1導電層よりも第3導電層の金属粒子が拡散しにくい第5族若しくは第6族の金属元素を含む高融点金属からなるので、酸化物半導体層をアニール処理した際、酸化物半導体と酸化還元反応を起こす第3導電層の金属粒子が第2導電層に拡散せず、当該第2導電層によって第3金属層の金属粒子が第1金属層に拡散することが防止される。そして、第1導電層は、第3導電層よりも酸化物半導体と酸化還元反応を起こしにくい第4族の金属元素を含む高融点金属からなるので、上記アニール処理を行った際に、酸化物半導体と酸化還元反応を起こしにくく、ソース電極及びドレイン電極により酸化物半導体層が還元されて金属化することが防止される。これによって、上記アニール処理により酸化物半導体層の格子欠陥を修復して当該半導体層の特性を確実に安定化させることが可能になる。したがって、酸化物半導体層を用いたチャネルエッチ型のTFTにおいて、良好な特性が安定して得られる。第2の発明は、第1の発明のTFT基板において、上記第1導電層は、チタンTiを含み、上記第2導電層は、モリブデンMo、クロムCr、ニオブNb、タンタルTa及びタングステンWから選択された少なくとも1元素を含み、上記第3導電層は、アルミニウムAl、銅Cu及び銀Agから選択された少なくとも1元素を含むことを特徴とする。上記の構成によると、本発明の作用効果が具体的に奏されることとなる。第3の発明は、第1又は第2の発明のTFT基板において、上記TFTは、酸化シリコンからなる保護絶縁膜によって覆われていることを特徴とする。上記の構成によると、酸化シリコンからなる保護絶縁膜は例えば窒化シリコン膜よりも酸素の透過率が一般的に高いので、酸化物半導体層のチャネル領域にアニール処理の酸素が有効に供給される。また、保護絶縁膜が酸化シリコンからなることで、当該保護絶縁膜が例えば窒化シリコンからなる場合に懸念される膜中の水素脱離による酸化物半導体層の酸素欠損の発生が抑制される。第4の発明は、第1~第3の発明のいずれか1つのTFT基板において、上記ゲート絶縁膜は、酸化シリコンからなることを特徴とする。上記の構成によると、ゲート絶縁膜が例えば窒化シリコン膜からなる場合に懸念される膜中の水素脱離による酸化物半導体層の酸素欠損の発生が抑制される。第5の発明は、第1~第4の発明のいずれか1つのTFT基板において、上記TFT毎に設けられ、該TFTのドレイン電極に接続された画素電極をさらに備え、上記ソース電極及びドレイン電極は、上記第3導電層上に第4導電層をさらに有し、上記ドレイン電極の第4導電層は、上記画素電極と直接に接続され、該画素電極及び上記第3導電層との間のイオン化傾向の差がこれら画素電極と第3導電層との間のイオン化傾向の差よりも小さいことを特徴とする。上記の構成によると、第4導電層によってドレイン電極と画素電極との間でのイオン化傾向の差が緩衝されているので、当該ドレイン電極と画素電極との間において、電位の異なる異種金属間の接触により発生する、いわゆるガルバニック腐食現象の発生が抑制される。第6の発明は、第1~第5の発明のいずれか1つのTFT基板において、上記第1導電層は、5nm以上且つ50nm以下の厚さであることを特徴とする。仮に、第1導電層の厚さが5nmよりも薄いと、酸化物半導体層に対する第1導電層の被覆性カバレジが不十分になりやすいので、第2及び第3導電層をウェットエッチングで形成し、第1導電層のみをドライエッチングで形成する場合には、上記第2及び第3導電層を形成する際のエッチング液が酸化物半導体層にまで浸透し、該酸化物半導体層がエッチングされて、チャネル領域の消失や膜剥がれが発生するおそれがある。一方、仮に、第1導電層の厚さが50nmよりも厚いと、該第1導電層の成膜時の厚さバラツキが比較的大きくなり、該厚さバラツキに起因するオーバーエッチングにより酸化物半導体層のチャネル領域がプラズマに曝される時間が長くなるので、該チャネル領域が受けるプラズマダメージが大きくなって、TFTの特性が低下するおそれがある。これに対して上記の構成によると、第1導電層のみをドライエッチングで形成する場合には、酸化物半導体層に対する第1導電層の被覆性が良好であるので、上記第2及び第3導電層を形成する際のエッチング液が酸化物半導体層にまで浸透することを防止できると共に、該第1導電層の成膜時の厚さバラツキに起因するオーバーエッチングにより酸化物半導体層のチャネル領域がプラズマに曝される時間が短くなるので、該チャネル領域のプラズマダメージが抑えられ、TFTの特性低下が良好に抑制される。第7の発明は、第1~第6の発明のいずれか1つのTFT基板において、上記半導体層は、インジウムガリウム亜鉛酸化物IndiumGalliumZincOxide、以下、In-Ga-Zn-Oと称する系の酸化物半導体からなる。上記の構成によると、TFTにおいて、高移動度、高信頼性及び低オフ電流という良好な特性が具体的に得られる。第8の発明は、液晶表示装置であって、第1~第7の発明のいずれか1つのTFT基板と、該TFT基板に対向して配置された対向基板と、上記TFT基板と上記対向基板との間に設けられた液晶層とを備えることを特徴とする。上記の構成によると、第1~第6の発明のTFT基板は、酸化物半導体層を用いたチャネルエッチ型のTFTにおいて良好な特性を安定して得られるという優れた特性を備えているので、液晶表示装置として製造コストを抑えながらも、表示品位を向上させることができる。第9の発明は、第1の発明のTFT基板を製造する方法であって、上記ベース基板上に導電膜を成膜し、該導電膜を第1のフォトマスクを用いてパターニングすることにより、上記ゲート電極を形成する第1パターニング工程と、上記ゲート電極を覆うように上記ゲート絶縁膜を成膜するゲート絶縁膜成膜工程と、上記ゲート絶縁膜上に酸化物半導体からなる半導体膜を成膜し、該半導体膜を第2のフォトマスクを用いてパターニングすることにより、上記酸化物半導体層を形成する第2パターニング工程と、上記酸化物半導体層を覆うように、第4族の金属元素、これを主成分とする合金、又はこれらの窒化物若しくは酸化物を含む高融点金属からなる第1導電膜と、第5族若しくは第6族の金属元素、これを主成分とする合金、又はこれらの窒化物若しくは酸化物を含む高融点金属からなる第2導電膜と、酸化物半導体と酸化還元反応を起こす低抵抗金属からなる第3導電膜とを順に成膜して積層導電膜を形成し、第3のフォトマスクを用いて、上記積層導電膜のうち第2及び第3導電膜をウェットエッチングでパターニングした後、残りの上記第1導電膜をドライエッチングでパターニングすることにより、上記ソース電極及びドレイン電極を形成する第3パターニング工程とを含み、上記ソース電極及びドレイン電極が形成された基板を酸素を含む雰囲気中でアニール処理することを特徴とする。上記の製造方法によると、第3パターニング工程において第1導電層のみをドライエッチングでパターニングするので、ソース電極及びドレイン電極を形成する積層導電膜の成膜時の厚さバラツキに起因するオーバーエッチングにより酸化物半導体層のチャネル領域がプラズマに曝される時間が短くなり、該チャネル領域のプラズマダメージが抑えられ、TFTの特性低下が良好に抑制される。また、第2導電層が第1導電層よりも第3導電層の金属粒子が拡散しにくい第5族又は第6族の金属元素を含む高融点金属からなり、且つ、第1導電層が第3導電層よりも酸化物半導体と酸化還元反応を起こしにくい第4族の金属元素を含む高融点金属からなるので、アニール処理を行った際に、ソース電極及びドレイン電極により酸化物半導体層が還元されて金属化することが防止され、当該アニール処理により酸化物半導体層の格子欠陥を修復して当該半導体層の特性を確実に安定化させることが可能になる。したがって、酸化物半導体層を用いたチャネルエッチ型のTFTにおいて、良好な特性が安定して得られる。第10の発明は、第9の発明のTFT基板の製造方法において、上記ソース電極及びドレイン電極を覆うように保護絶縁膜を成膜し、該保護絶縁膜を第4のフォトマスクを用いてパターニングすることにより、上記ドレイン電極の対応箇所にコンタクトホールを形成する第4パターニング工程と、上記保護絶縁膜上に対し、上記コンタクトホールを介して上記ドレイン電極に接続するように導電膜を成膜し、該導電膜を第5のフォトマスクを用いてパターニングすることにより、上記ドレイン電極に接続するように画素電極を形成する第5パターニング工程とを含むことを特徴とする。上記の製造方法によると、計5枚のフォトマスクを用いて具体的にTFT基板が製造されるので、エッチストッパ型のTFTを備えたTFT基板を製造する場合に比べて、エッチングストッパとして機能するチャネル保護膜がない分だけフォトマスクの枚数が少なく済み、製造コストが抑えられる。第11の発明は、第10の発明のTFT基板の製造方法において、上記第4パターニング工程における保護絶縁膜の成膜後に、上記アニール処理を行うことを特徴とする。上記の構成によると、保護絶縁膜を形成するためのCVDChemicalVaporDeposition法による成膜で酸化物半導体層のチャネル領域の酸素が離脱するおそれがあるものの、その保護絶縁膜を成膜した後にアニール処理を行うので、酸化物半導体層の酸素欠損が有効に修復されて当該半導体層の特性を確実に安定化させることが可能である。本発明によれば、酸化物半導体層の特性を安定化すべくアニール処理を行ったときに、ソース電極及びドレイン電極と酸化物半導体層とが酸化還元反応を起こさないので、低コストで製造可能な酸化物半導体層を用いたチャネルエッチ型のTFTにおいて、良好な特性を安定して得ることができる。そして、このTFT基板を表示装置に適用すれば、表示装置としても製造コストを抑えながら、表示品位を向上させることができる。以下、本発明の実施形態を図面に基づいて詳細に説明する。なお、本発明は、以下の各実施形態に限定されるものではない。《発明の実施形態》図1は、この実施形態に係る液晶表示装置Sの概略平面図である。図2は、図1のII-II線における断面構造を示す概略断面図である。なお、図1では、図2に示す偏光板58の図示を省略している。<液晶表示装置Sの構成>液晶表示装置Sは、互いに対向するように配置されたTFT基板10及び対向基板50と、これらTFT基板10及び対向基板50の両外周縁部同士を接着する枠状のシール材51と、TFT基板10と対向基板50との間でシール材51の内側に封入された液晶層52とを備えている。この液晶表示装置Sは、透過型の液晶表示装置であり、TFT基板10と対向基板50とが重なる領域であってシール材51の内側、つまり液晶層52が設けられた領域に画像表示を行う表示領域Dを有している。また、この表示領域Dの外部には、TFT基板10が対向基板50から例えばL字状などに突出した端子領域10aが設けられている。表示領域Dは、例えば矩形状の領域であって、画像の最小単位である画素がマトリクス状に複数配列して構成されている。一方、端子領域10aの一辺側図1中左辺側には、各々異方性導電膜AnisotropicConductiveFilm、以下、ACFと称するを介して複数のゲートドライバ集積回路IntegratedCircuit、以下、ICと称するチップ53が実装されている。また、端子領域10aの他辺側図1中下辺側には、各々ACFを介して複数のソースドライバICチップ54が実装されている。TFT基板10及び対向基板50は、例えば矩形状に形成され、図2に示すように、互いに対向する内側表面に配向膜55,56がそれぞれ設けられていると共に、外側表面に偏光板57,58がそれぞれ設けられている。液晶層52は、電気光学特性を有するネマチックの液晶材料などにより構成されている。<TFT基板10の構成>上記TFT基板10の概略構成図を図3及び図4に示す。図3は、1画素及び各配線の端子部を示す平面図である。図4は、図中左側から順に、図3のA-A線、B-B線、C-C線における断面構造を示す断面図である。TFT基板10は、図4に示すベース基板であるガラス基板などの絶縁性基板12を有し、表示領域Dにおいて、図3に示すように、絶縁性基板12上に、互いに平行に延びるように設けられた複数のゲート配線14glと、各ゲート配線14gl毎に該各ゲート配線14glに沿って延びるように設けられた複数の保持容量配線14hlと、絶縁膜を介して各ゲート配線14gl及び各保持容量配線14hlと交差する方向に互いに平行に延びるように設けられた複数のソース配線24slとを備えている。ここで、ゲート配線14gl及びソース配線24slは、各画素を区画するように全体として格子状に形成されている。また、各保持容量配線14hlは、ゲート配線14glが延びる方向に並ぶ複数の画素に亘ってそれら各画素を横断するように延びている。このTFT基板10はさらに、上記各ゲート配線14glと各ソース配線24slとの交差部毎、つまり各画素毎にTFT26、保持容量素子27及び画素電極30pdを備えている。各TFT26は、チャネルエッチ型のTFTであって、図4A-A断面に示すように、絶縁性基板12上に設けられたゲート電極14gdと、該ゲート電極14gdを覆うように設けられたゲート絶縁膜16と、該ゲート絶縁膜16上に上記ゲート電極14gdに重なるように設けられた酸化物半導体層18slと、各々一部が上記酸化物半導体層18slに接続されるように、且つ該酸化物半導体層18sl上で互いに対向するように設けられたソース電極24sd及びドレイン電極24ddとを備え、これらソース電極24sdとドレイン電極24ddとの間の酸化物半導体層18sl部分にチャネル領域18cが構成されている。ゲート電極14gdは、対応する交差部を構成するゲート配線14glの一部であり、図3に示すように該ゲート配線14glの幅方向両側に突出する突出部を有し、該突出部の突出幅で上記TFT26のチャネル長を調整している。このゲート電極14gdは、図示しないが、ゲート配線14glと共に例えばアルミニウムAl層、チタンTi層及び窒化チタンTiN層が順に積層されて一体に構成されている。また、ゲート絶縁膜16は、例えば窒化シリコンSiNからなる。これによって、ゲート絶縁膜16が例えば窒化シリコン膜からなる場合に懸念される膜中の水素脱離による酸化物半導体層18slの酸素欠損の発生が抑制される。酸化物半導体層18slは、In-Ga-Zn-O系の酸化物半導体からなる。そして、ソース電極24sd及びドレイン電極24ddは、第1導電層であるチタンTi層20s,20d、第2導電層である窒化モリブデンMoN層21s,21d、第3導電層であるアルミニウムAl層22s,22d及び第4導電層である窒化モリブデンMoN層23s,23dが順に積層されて一体に構成された積層体からなる。ここで、アルミニウム層22s,22dは酸化物半導体と酸化還元反応を起こしやすく、チタン層20s,20dはアルミニウム層22s,22dよりも酸化物半導体と酸化還元反応を起こしにくい。そして、窒化モリブデン層21s,21d,23s,23dは、チタン層20s,20dよりもアルミニウム層22s,22dの金属粒子が拡散しにくい。後に詳述するが、上記チタン層20s,20dは、基板全面にベタに成膜したチタン膜をドライエッチングによりパターニングして形成されるものであり、上記窒化モリブデン層21s,21d、アルミニウム層22s,22d及び窒化モリブデン層23s,23dは、基板全面にベタに成膜した窒化モリブデン膜、アルミニウム膜及び窒化モリブデン膜の積層膜をウェットエッチングによりパターニングして形成されるものである。ここで、チタン層20s,20dの厚さは、酸化物半導体層18slに対する被覆性カバレジを良好にし、且つ当該チタン層20s,21d形成時のドライエッチングによる酸化物半導体層18slのチャネル領域18cのプラズマダメージを抑える観点から、5nm以上且つ50nm以下であることが好ましく、例えば20nm程度である。各保持容量素子27は、図4B-B断面に示すように、保持容量配線14hlの一部で構成されてゲート絶縁膜16に覆われた下部電極14hdと、該下部電極14hdに対応するゲート絶縁膜部分からなる誘電層16hと、該誘電層16hを介して上記下部電極14hdに重なる島状の上部電極24hdとを備えている。上記下部電極14hdは、保持容量配線14hlと共にゲート配線14gl及びゲート電極14gdと同様な積層構造TiN/Ti/Alを有している。上記上部電極24hdは、ソース電極24sd及びドレイン電極24ddと同様な積層構造MoN/Al/MoN/Tiを有している。上記各TFT26及び各保持容量素子27は、図4に示すように、酸化シリコンからなる保護絶縁膜28によって覆われている。このように保護絶縁膜28が酸化シリコンからなることで、当該保護絶縁膜28が例えば窒化シリコンからなる場合に懸念される膜中の水素脱離による酸化物半導体層18slの酸素欠損の発生が抑制される。この保護絶縁膜28上には、上記各画素電極30pdが設けられている。これら各画素電極30pdは、インジウムスズ酸化物IndiumTinOxide、以下、ITOと称するからなり、保持容量素子27を覆うように画素の略全体に形成されている。上記保護絶縁膜28には、各画素のドレイン電極24dd及び上部電極24hdの対応箇所に当該各電極24dd,24hdに達するコンタクトホール28a,28bが形成されている。そして、各画素電極30pdは、これら各コンタクトホール28a,28bを介して対応する画素のドレイン電極24dd及び上部電極24hdに接続されている。ここで、各画素電極30pdは、ドレイン電極24dd及び上部電極24hdの最上層を構成する窒化モリブデン層23d,23hと直接に接続されている。これらITOからなる画素電極30pdと窒化モリブデン層23d,23hとの間のイオン化傾向の差は画素電極30pdとアルミニウム層22d,22hとの間のイオン化傾向の差よりも小さく、窒化モリブデン層23d,23hによりドレイン電極24dd及び上部電極24hdと画素電極30pdとの間のイオン化傾向の差が緩衝されるので、当該ドレイン電極24dd及び上部電極24hdと画素電極30pdとの間におけるガルバニック腐食現象の発生が抑制される。また、各ゲート配線14glは、ゲートドライバICチップ53が実装される端子領域10aにまで引き出され、その引き出された先端部分が図3に示すゲート端子部14gtを構成している。このゲート端子部14gtは、ゲート絶縁膜16及び保護絶縁膜28に形成された図4C-C断面に示すコンタクトホール29を介して当該絶縁膜28上に設けられたゲート接続電極30gtに接続されている。このゲート接続電極30gtは、ゲートドライバICチップ53に電気的に接続するための電極を構成している。各ソース配線24slは、ソースドライバICチップ54が実装される端子領域10aにまで引き出され、その引き出された先端部分が図3に示すソース端子部24stを構成している。このソース端子部24stは、保護絶縁膜28に形成されたコンタクトホール28cを介して当該絶縁膜28上に形成されたソース接続電極30stに接続されている。このソース接続電極30stは、ソースドライバICチップ54に電気的に接続するための電極を構成している。各保持容量配線14hlは、シール材51が設けられた領域まで両端部が延びており、その両端部が保持容量端子部14htをそれぞれ構成している。これら各保持容量端子部14htは、共通配線14clに接続されて、後述する対向基板50の共通電極にいわゆるコモン転移により電気的に接続されており、保持容量配線14hlに対して上記共通電極と同様な共通電圧を印加するための電極を構成している。<対向基板50の構成>対向基板50は、図示は省略するが、ベース基板である絶縁性基板上にゲート配線14gl及びソース配線24slに対応するように格子状に設けられたブラックマトリクスと、該ブラックマトリクスの格子間に周期的に配列するように設けられた赤色層、緑色層及び青色層を含む複数色のカラーフィルタと、それらブラックマトリクス及び各カラーフィルタを覆うように設けられた共通電極と、該共通電極上に柱状に設けられたフォトスペーサとを備えている。<液晶表示装置Sの作動>上記構成の液晶表示装置Sでは、各画素において、ゲートドライバICチップ53からゲート信号がゲート配線14glを介してゲート電極14gdに送られて、TFT26がオン状態になったときに、ソースドライバICチップ54からソース信号がソース配線24slを介してソース電極24sdに送られて、酸化物半導体層18sl及びドレイン電極24ddを介して、画素電極30pdに所定の電荷が書き込まれると共に保持容量素子27が充電される。このとき、TFT基板10の各画素電極30pdと対向基板50の共通電極との間において電位差が生じ、液晶層52に所定の電圧が印加される。また、各TFT26がオフ状態のときには、保持容量素子27に形成された保持容量によって、対応する画素電極30pdに書き込まれた電圧の低下が抑制される。そして、液晶表示装置Sでは、各画素において、液晶層52に印加する電圧の大きさによって液晶分子の配向状態を変えることにより、液晶層52での光透過率を調整して画像が表示される。-製造方法-次に、上記TFT基板10及び液晶表示装置Sを製造する方法について、図5~図12を参照しながら一例を挙げて説明する。図5はTFT基板10の製造方法における第1パターニング工程を、図6はTFT基板10の製造方法におけるゲート絶縁膜成膜工程を、図7はTFT基板10の製造方法における第2パターニング工程を、図8~図11はTFT基板10の製造方法における第3パターニング工程を、図12はTFT基板10の製造方法における第4パターニング工程をそれぞれ示す図4対応箇所の断面図である。本実施形態の液晶表示装置Sの製造方法は、TFT基板製造工程と、対向基板製造工程と、貼合工程と、実装工程とを含んでいる。<TFT基板製造工程>TFT基板製造工程は、第1~第5パターニング工程を含んでいる。<第1パターニング工程>予め準備したガラス基板などの絶縁性基板12上に、スパッタリング法により、例えば、チタン膜、アルミニウム膜及びチタン膜などを順に成膜して積層導電膜を形成する。次いで、この積層導電膜におけるゲート配線14gl及びゲート電極14gd、並びに保持容量配線14hl及び下部電極14hdの形成箇所に対して、第1のフォトマスクを用いたフォトリソグラフィーによりレジストパターンを形成する。続いて、このレジストパターンをマスクとして上記積層導電膜をドライエッチングの一種である塩素系ガスを用いた反応性イオンエッチングReactiveIonEtching、以下、RIEと称するを行うことによりパターニングする。その後に、レジスト剥離液による上記レジストパターンの剥離及び洗浄を行うことにより、図5に示すように、ゲート配線14gl及びゲート電極14gd、並びに保持容量配線14hl及び下部電極14hdを同時に形成する。<ゲート絶縁膜形成工程>上記ゲート電極14gd及び下部電極14hdなどが形成された基板上に、CVD法により、酸化シリコン膜を成膜して、図6に示すようにゲート絶縁膜16とする。<第2パターニング工程>上記ゲート絶縁膜16が形成された基板上に、スパッタリング法により、In-Ga-Zn-O系の酸化物半導体からなる半導体膜を成膜する。次いで、この半導体膜に対して、第2のフォトマスクを用いたフォトリソグラフィーによりレジストパターンを形成する。続いて、このレジストパターンをマスクとして上記半導体膜をシュウ酸液にてウェットエッチングを行うことによりパターニングする。その後、レジスト剥離液により上記レジストパターンの剥離及び洗浄を行うことにより、図7に示すように、酸化物半導体層18slを形成する。<第3パターニング工程>上記酸化物半導体層18slが形成された基板上に、スパッタリング法により、チタン膜20例えば厚さ20nm程度、窒化モリブデン膜21例えば厚さ50nm程度、アルミニウム膜22例えば厚さ150nm程度及び窒化モリブデン膜23例えば厚さ100nm程度を順に成膜することにより、図8に示すように積層導電膜24を形成する。続いて、上記積層導電膜24に対して、第3のフォトマスクを用いたフォトリソグラフィーにより、図9に示すように、ソース配線24sl及びソース電極24sd、ドレイン電極24dd、並びに上部電極24hdの形成箇所にレジストパターンを形成する。そして、上記レジストパターンをマスクとして上記積層導電膜24のうち上側3層の窒化モリブデン膜21、アルミニウム膜22及び窒化モリブデン膜23を燐酸、酢酸及び硝酸の混合液にて例えば40°Cで60秒間に亘ってウェットエッチングを行うことによりパターニングして、図10に示すように、ソース配線24sl及びソース電極24sd、ドレイン電極24dd、並びに上部電極24hdを構成する窒化モリブデン層21s,21d,21h、アルミニウム層22s,22d,22h及び窒化モリブデン層23s,23d,23hを形成する。このとき、チタン膜20の厚さは例えば20nm程度であるので、酸化物半導体層18slに対するチタン膜20の被覆性カバレジは良好であり、窒化モリブデン層21s,21d,21h、アルミニウム層22s,22d,22h及び窒化モリブデン層23s,23d,23hを形成する際のエッチング液が酸化物半導体層18slにまで浸透することを防止できる。さらに、上記レジストパターンと共に先に形成した窒化モリブデン層21s,21d,21h、アルミニウム層22s,22d,22h及び窒化モリブデン層23s,23d,23hをマスクとして、残りのチタン膜20をRIEでパターニングすることにより、図11に示すように、ソース配線24sl及びソース電極24sd、ドレイン電極24dd、並びに上部電極24hdを同時に形成し、TFT26及び保持容量素子27を構成する。このとき、チタン膜20の厚さは例えば20nm程度であるので、当該チタン膜20のみがRIEでパターニングされることで、チタン膜20の成膜時の厚さバラツキに起因するオーバーエッチングにより酸化物半導体層18slのチャネル領域18cがプラズマに曝される時間が短く、該チャネル領域18cのプラズマダメージが抑えられる。なお、上記RIEでのエッチング条件は、例えば、原料ガスとしてCl2流量100sccm程度とBCl3流量100sccm程度との混合ガスを用い、チャンバー内圧力を4Pa程度、高周波電力を1100W程度とする。<第4パターニング工程>上記ソース電極24sd及びドレイン電極24ddなどが形成された基板上に、CVD法により、酸化シリコン膜を成膜して保護絶縁膜28とする。次に、この保護絶縁膜28が成膜された基板に対して、アニールチャンバーを用い、酸素ガスをキャリアガスとして、酸素を含む雰囲気中で100°C~450°C程度の高温アニール処理を大気圧で行う。このとき、酸化シリコンからなる保護絶縁膜28は例えば窒化シリコン膜よりも酸素の透過率が一般的に高いので、酸化物半導体層18slのチャネル領域18cに当該アニール処理の酸素が有効に供給される。このように保護絶縁膜28の成膜後にアニール処理を行うことで、当該保護絶縁膜28の成膜のためのCVD法により酸化物半導体層18slのチャネル領域18cがプラズマに曝されて、該チャネル領域18cの酸素が離脱していても、当該アニール処理により、酸化物半導体層18slの酸素欠陥が修復されて当該半導体層18slの特性を安定化させることができる。続いて、アニール処理が行われた基板上に、第4のフォトマスクを用いたフォトリソグラフィーにより、保護絶縁膜28におけるコンタクトホール28a,28b,28c,29の形成箇所で開口するようにレジストパターンを形成する。そして、このレジストパターンをマスクとして上記保護絶縁膜28をフッ素系ガスを用いたRIEでパターニングする。その後に、レジスト剥離液にて上記レジストパターンの剥離及び洗浄を行うことにより、図12に示すようにコンタクトホール28a,28b,28c,29を形成する。<第5パターニング工程>上記保護絶縁膜28にコンタクトホール28a,28b,28c,29が形成された基板上に、スパッタリング法により、例えばITOなどの透明導電膜を成膜する。続いて、この透明導電膜に対して、第5のフォトマスクを用いたフォトリソグラフィーにより画素電極30pd、ゲート接続電極30gd及びソース接続電極30sdの形成箇所にレジストパターンを形成する。そして、このレジストパターンをマスクとして上記透明導電膜をシュウ酸液にてウェットエッチングを行うことによりパターニングする。その後に、レジスト剥離液にて上記レジストパターンの剥離及び洗浄を行うことにより、画素電極30pd、ゲート接続電極30gd及びソース接続電極30sdを形成する。以上のようにして、図4に示すTFT基板10を製造することができる。<対向基板製造工程>まず、ガラス基板などの絶縁性基板上に、スピンコート法又はスリットコート法により、例えば、黒色に着色された感光性樹脂を塗布した後、その塗布膜を、フォトマスクを用いて露光した後に現像することによりパターニングして、ブラックマトリクスを形成する。続いて、ブラックマトリクスが形成された基板上に、例えば赤、緑又は青に着色されたネガ型のアクリル系の感光性樹脂を塗布し、その塗布膜を、フォトマスクを介して露光した後に現像することによりパターニングして、選択した色の着色層例えば赤色層を形成する。さらに、他の2色の着色層例えば緑色層及び青色層についても、同様な処理を繰り返し行うことにより形成して、カラーフィルタを形成する。次いで、カラーフィルタが形成された基板上に、スパッタリング法により、例えばITO膜を成膜して、共通電極を形成する。その後、共通電極が形成された基板上に、スピンコート法により、ポジ型のフェノールノボラック系の感光性樹脂を塗布し、その塗布膜を、フォトマスクを介して露光した後に現像することによりパターニングして、フォトスペーサを形成する。以上のようにして、対向基板50を製造することができる。<貼合工程>まず、TFT基板10の表面に、印刷法によりポリイミド系樹脂を塗布した後、その塗布膜に対して焼成及びラビング処理を行うことにより、配向膜55を形成する。また、対向基板50の表面にも、印刷法によりポリイミド系樹脂を塗布した後、その塗布膜に対して焼成及びラビング処理を行うことにより、配向膜56を形成する。次いで、ディスペンサなどを用いて、配向膜56が設けられた対向基板50に、紫外線硬化性及び熱硬化性を有する併用型樹脂などのシール材51を矩形枠状に描画する。続いて、対向基板50のシール材51の内側領域に液晶材料を所定量滴下する。そして、液晶材料が滴下された対向基板50と、配向膜55が設けられたTFT基板10とを、減圧下で貼り合わせた後、その貼り合わせた貼合体を大気圧下に開放することにより、貼合体の表面を加圧する。さらに、貼合体のシール材51にUVUltraViolet光を照射してシール材51を仮硬化させた後、その貼合体を加熱することにより、シール材51を本硬化させて、TFT基板10と対向基板50とを接着する。その後、互いに接着されたTFT基板10及び対向基板50の外表面に対し、偏光板57,58をそれぞれ貼り付ける。<実装工程>両面に偏光板57,58が貼り付けられた貼合体における端子領域10aにACFを配置した後、それらACFを介して各ゲートドライバICチップ53及び各ソースドライバICチップ54を端子領域10aに熱圧着することにより、それら各ドライバICチップ53,54を貼合体に実装する。以上の工程を行って、液晶表示装置Sを製造することができる。-実施形態の効果-したがって、この実施形態によると、窒化モリブデン層21s,23s,21d,23dはチタン層20s,20dと比べてアルミニウム層22s,22dの金属粒子が拡散しにくいので、酸化物半導体層18slをアニール処理した際、酸化物半導体層18slと酸化還元反応を起こすアルミニウム層22s,22dの金属粒子が窒化モリブデン層21s,23s,21d,23dに拡散せず、下層の窒化モリブデン層21s,21dによってアルミニウム層22s,22dの金属粒子が最下層のチタン層20s,20dに拡散することを防止できる。そして、チタン層20s,20dは、アルミニウム層22s,22dよりも酸化物半導体と酸化還元反応を起こしにくいので、上記アニール処理を行った際に、酸化物半導体と酸化還元反応を起こしにくく、ソース電極24sd及びドレイン電極24ddにより酸化物半導体層18slが還元されて金属化することを防止できる。これによって、上記アニール処理により酸化物半導体層18slの格子欠陥を良好に修復して、当該半導体層18slの特性を確実に安定化させることができる。したがって、酸化物半導体層18slを用いたチャネルエッチ型のTFT26において、良好な特性を安定して得ることができる。その結果、計5枚のフォトマスクを用いてTFT基板10を低コストで製造しながらも、表示品位を向上させることができる。なお、上記実施形態では、ソース電極24sd及びドレイン電極24ddが、第1導電層としてチタン層20s,20d、第2導電層として窒化モリブデン層21s,21d、第3導電層としてアルミニウム層22s,22d、及び第4導電層として窒化モリブデン層23s,23dを採用した積層構造MoN/Al/MoN/Tiである場合を例示したが、本発明はこれに限らない。すなわち、第1導電層20s,20dは、チタンTiに代えて、窒化チタンTiNや酸化チタンTiO、チタンTiを主成分とする合金などの高融点金属からなっていてもよく、その他、第4族の金属元素、これを主成分とする合金、又はこれらの窒化物若しくは酸化物からなっていればよい。また、第2導電層21s,21dは、窒化モリブデンMoNに代えて、モリブデンMoやモリブデンを主成分とする合金、その他、クロムCr、ニオブNb、タンタルTa若しくはタングステンW、これを主成分とする合金、又はこれらの窒化物若しくは酸化物などの高融点金属からなっていてもよく、第5族又は第6族の金属元素、これを主成分とする合金、又はこれらの窒化物若しくは酸化物からなっていればよい。また、第3導電層22s,22dは、アルミニウムAlに代えて、銅Cuや銀Agからなっていてもよく、その他の比抵抗が5μΩcm以下の低抵抗な金属材料からなっていても構わない。また、第4導電層23s,23dは、窒化モリブデンMoNに代えて、モリブデンMoやモリブデンを主成分とする合金、その他、クロムCr、ニオブNb、タンタルTa若しくはタングステンW、これを主成分とする合金、又はこれらの窒化物若しくは酸化物などの高融点金属からなっていてもよく、第5族又は第6族の金属元素、これを主成分とする合金、又はこれらの窒化物若しくは酸化物からなっていても構わず、当該第4導電層と第3導電層22d及び画素電極30pdとの間のイオン化傾向の差がこれら第3導電層22dと画素電極30pdとの間のイオン化傾向の差よりも小さい金属材料からなっていればよい。具体的なソース電極24sd及びドレイン電極24ddの他の積層構造としては、例えば、最下層のチタン層20s,20dに代えて、タングステン層を有する積層構造MoN/Al/MoN/Wや、タンタル層を有する積層構造MoN/Al/MoN/Taなどが挙げられる。また、ドレイン電極24ddと画素電極30pdとの間でのガルバニック腐食現象が弱ければ、第4導電層23sd,23ddはなくても構わない。この場合の積層構造としては、例えば、第1導電層としてチタン層、第2導電層として窒化モリブデン層、及び第3導電層として銅層を採用した積層構造Cu/MoN/Tiや、該積層構造の銅層に代えて、タングステン層を有する積層構造Cu/MoN/W、タンタル層を有する積層構造Cu/MoN/Taなどが挙げられる。また、上記実施形態では、In-Ga-Zn-O系の酸化物半導体層を用いたTFTを例示したが、本発明は、インジウムシリコン亜鉛酸化物In-Si-Zn-O系、インジウムアルミニウム亜鉛酸化物In-Al-Zn-O系、スズシリコン亜鉛酸化物Sn-Si-Zn-O系、スズアルミニウム亜鉛酸化物Sn-Al-Zn-O系、スズガリウム亜鉛酸化物Sn-Ga-Zn-O系、ガリウムシリコン亜鉛酸化物Ga-Si-Zn-O系、ガリウムアルミニウム亜鉛酸化物Ga-Al-Zn-O系、インジウム銅亜鉛酸化物In-Cu-Zn-O系、スズ銅亜鉛酸化物Sn-Cu-Zn-O系、スズ酸化物Zn-O系、インジウム酸化物In-O系などの他の酸化物半導体層を用いたTFTを備えたTFT基板にも適用することができる。また、上記実施形態では、TFT基板製造工程において、保護絶縁膜28を成膜した後であって該保護絶縁膜28にコンタクトホール28a,28b,28c,29を形成する前にアニール処理を行うとしたが、当該アニール処理は、ソース電極24sd及びドレイン電極24ddを形成した後であれば、保護絶縁膜28を成膜する前であってもよく、保護絶縁膜28にコンタクトホール28a,28b,28c,29を形成した後であっても構わない。また、上記各実施形態では、透過型の液晶表示装置Sを構成するTFT基板10を例に挙げて説明したが、本発明はこれに限らず、本発明のTFT基板10は、反射型又は透過反射両用型の液晶表示装置や、有機ELElectroLuminescence表示装置などの他の各種表示装置、及びそれらの製造方法にも適用することができる。以上、本発明の好ましい実施形態について説明したが、本発明の技術的範囲は上記実施形態に記載の範囲に限定されない。上記実施形態が例示であり、それらの各構成要素や各処理プロセスの組合せに、さらにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。"