"誘導負荷の一端および他端にそれぞれ2つずつ接続された4つのスイッチング素子を有し、第1の電源部と前記第1の電源部とは異なる電圧の第2の電源部との間に接続されたHブリッジ回路と、前記誘導負荷に流す導通電流の方向に応じて、前記誘導負荷の一端および他端のうちの一方に接続された2つのスイッチング素子を排他的にオンした状態で固定し、前記誘導負荷の一端および他端のうちの他方に接続された2つのスイッチング素子を前記誘導負荷に流れる導通電流に基づいて排他的にオンするようにスイッチングするための制御信号を生成する制御信号生成回路とを備え、前記制御信号生成回路は、前記導通電流が予め設定された前記導通電流の基準値未満となった場合、前記導通電流が前記導通電流の基準値未満となったときから所定の第1遅延時間経過後に、前記誘導負荷の一端および他端のうちの他方に接続された2つのスイッチング素子を前記導通電流が増加するように排他的にオンし、前記導通電流が予め設定された前記導通電流の基準値以上となった場合、当該導通電流が前記導通電流の基準値以上となったときから所定の第2遅延時間経過後に、前記誘導負荷の一端および他端のうちの他方に接続された2つのスイッチング素子を前記導通電流が減少するように排他的にオンするよう構成されている、誘導負荷駆動装置。前記Hブリッジ回路は、主端子の一方が前記第1の電源部に接続され、主端子の他方が前記誘導負荷の一端に接続された第1のスイッチング素子と、主端子の一方が前記第1の電源部とは異なる電圧の第2の電源部に接続され、主端子の他方が前記誘導負荷の一端に接続された第2のスイッチング素子と、主端子の一方が前記第1の電源部に接続され、主端子の他方が前記誘導負荷の他端に接続された第3のスイッチング素子と、主端子の一方が前記第2の電源部に接続され、主端子の他方が前記誘導負荷の他端に接続された第4のスイッチング素子とを有し、前記制御信号生成回路は、前記誘導負荷に流す導通電流を前記誘導負荷の一端から他端へ向かう第1方向および前記誘導負荷の他端から一端へ向かう第2方向の何れかに切り替えるための方向指示信号と、前記誘導負荷に流す導通電流の基準値を前記第2の電源部の電圧基準電圧を基準として設定するための電流指令信号とが入力され、前記方向指示信号および前記電流指令信号に基づいて、前記第1のスイッチング素子および前記第2のスイッチング素子を排他的にオンさせることにより前記誘導負荷の一端を前記第1の電源部または前記第2の電源部に接続させる第1制御信号を生成して前記第1のスイッチング素子および前記第2のスイッチング素子の制御端子に出力し且つ前記第3のスイッチング素子および前記第4のスイッチング素子を排他的にオンさせることにより前記誘導負荷の他端を前記第1の電源部または前記第2の電源部に接続させる第2制御信号を生成して前記第3のスイッチング素子および前記第4のスイッチング素子の制御端子に出力するよう構成されており、前記制御信号生成回路は、前記方向指示信号が前記第1方向を示す場合に、前記誘導負荷の他端を前記第2の電源部に接続させるような信号を前記第2制御信号として出力するとともに、前記誘導負荷に流れる導通電流に基づく値以下、第1電流検出値を検出して前記導通電流の基準値と比較し、前記第1電流検出値が前記導通電流の基準値未満となった場合、当該第1電流検出値が前記導通電流の基準値未満となったときから所定の第1遅延時間経過後に前記誘導負荷の一端を前記第1の電源部に接続させるような信号を前記第1制御信号として出力し、前記第1電流検出値が前記導通電流の基準値以上となった場合、当該第1電流検出値が前記導通電流の基準値以上となったときから所定の第2遅延時間経過後に前記誘導負荷の一端を前記第2の電源部に接続させるような信号を前記第1制御信号として出力し、前記方向指示信号が前記第2方向を示す場合に、前記誘導負荷の一端を前記第2の電源部に接続させるような信号を前記第1制御信号として出力するとともに、前記誘導負荷に流れる導通電流に基づく値以下、第2電流検出値を検出して前記導通電流の基準値と比較し、前記第2電流検出値が前記導通電流の基準値未満となった場合、当該第2電流検出値が前記導通電流の基準値未満となったときから所定の第1遅延時間経過後に前記誘導負荷の他端を前記第1の電源部に接続させるような信号を前記第2制御信号として出力し、前記第2電流検出値が前記導通電流の基準値以上となった場合、当該第2電流検出値が前記導通電流の基準値以上となったときから所定の第2遅延時間経過後に前記誘導負荷の他端を前記第2の電源部に接続させるような信号を前記第2制御信号として出力するよう構成されている、請求項1に記載の誘導負荷駆動装置。前記第1電流検出値は、前記基準電圧を基準として前記第4のスイッチング素子に印加される電圧であり、前記第2電流検出値は、前記基準電圧を基準として前記第2のスイッチング素子に印加される電圧である、請求項2に記載の誘導負荷駆動装置。前記Hブリッジ回路は、前記第2のスイッチング素子の主端子の一方が前記第2の電源部に第1検出抵抗素子を介して接続され、前記第4のスイッチング素子の主端子の一方が前記第2の電源部に第2検出抵抗素子を介して接続されるように構成されており、前記第1電流検出値は、前記基準電圧を基準とした前記第4のスイッチング素子と前記第2検出抵抗素子との間の電圧であり、前記第2電流検出値は、前記基準電圧を基準とした前記第2のスイッチング素子と前記第1検出抵抗素子との間の電圧である、請求項2に記載の誘導負荷駆動装置。前記制御信号生成回路は、前記第1電流検出値と前記導通電流の基準値とを比較する第1のコンパレータと、前記第2電流検出値と前記導通電流の基準値とを比較する第2のコンパレータと、前記方向指示信号が前記第1方向を示す場合に、前記第1のコンパレータの出力に応じて前記第1電流検出値が前記導通電流の基準値以上である場合に前記誘導負荷の一端を前記第2の電源部に接続させ、前記第1電流検出値が前記導通電流の基準値未満である場合に前記誘導負荷の一端を前記第1の電源部に接続させるような信号を第1比較出力信号として出力するとともに、前記誘導負荷の他端を前記第2の電源部に接続させるような固定信号を第2比較出力信号として出力し、前記方向指示信号が前記第2方向を示す場合に、前記誘導負荷の一端を前記第2の電源部に接続させるような固定信号を前記第1比較出力信号として出力するとともに前記第2のコンパレータの出力に応じて前記第2電流検出値が前記導通電流の基準値以上である場合に前記誘導負荷の他端を前記第2の電源部に接続させ、前記第2電流検出値が前記導通電流の基準値未満である場合に前記誘導負荷の他端を前記第2の電源部に接続させるような信号を前記第2比較出力信号として出力する信号選択部とを有する比較部と、前記第1比較出力信号および前記第2比較出力信号のそれぞれにおいて前記第1および第2電流検出値が前記導通電流の基準値未満となったときの状態変化を前記第1遅延時間遅延させ、前記第1および第2電流検出値が前記導通電流の基準値以上となったときの状態変化を前記第2遅延時間遅延させて前記第1制御信号および前記第2制御信号をそれぞれ生成する遅延部とを備えている、請求項2に記載の誘導負荷駆動装置。前記制御信号生成回路は、前記第1電流検出値および前記第2電流検出値が入力され、前記方向指示信号が前記第1方向を示す場合に前記第1電流検出値を出力し、前記方向指示信号が前記第2方向を示す場合に前記第2電流検出値を出力する検出値選択部と、前記検出値選択部で選択された前記第1または第2電流検出値と前記導通電流の基準値とを比較するコンパレータと、前記方向指示信号が前記第1方向を示す場合に、前記コンパレータの出力に応じて前記第1電流検出値が前記導通電流の基準値以上である場合に前記誘導負荷の一端を前記第2の電源部に接続させ、前記第1電流検出値が前記導通電流の基準値未満である場合に前記誘導負荷の一端を前記第1の電源部に接続させるような信号を第1比較出力信号として出力するとともに前記誘導負荷の他端を前記第2の電源部に接続するような固定信号を第2比較出力信号として出力し、前記方向指示信号が前記第2方向を示す場合に、前記誘導負荷の一端を前記第2の電源部に接続するような固定信号を前記第1比較出力信号として出力するとともに前記コンパレータの出力に応じて前記第2電流検出値が前記導通電流の基準値以上である場合に前記誘導負荷の他端を前記第2の電源部に接続させ、前記第2電流検出値が前記導通電流の基準値以上である場合に前記誘導負荷の他端を前記第1の電源部に接続させるような信号を前記第2制御信号として出力する制御信号生成部とを有する比較部と、前記第1比較出力信号および前記第2比較出力信号のそれぞれにおいて前記第1および第2電流検出値が前記導通電流の基準値未満となったときの状態変化を前記第1遅延時間遅延させ、前記第1および第2電流検出値が前記導通電流の基準値以上となったときの状態変化を前記第2遅延時間遅延させて前記第1制御信号および前記第2制御信号をそれぞれ生成する遅延部とを備えている、請求項2に記載の誘導負荷駆動装置。前記制御信号生成回路は、前記第1制御信号を前記第1遅延時間遅延させ、前記第2制御信号を前記第2遅延時間遅延させる遅延部を備え、前記遅延部は、前記第1遅延時間および前記第2遅延時間をそれぞれ変更可能に構成されている、請求項2に記載の誘導負荷駆動装置。しかしながら、特許文献2の構成においては、電流検出回路は誘導負過に流れる電流が予め設定されている最大値に達するか否かのみを比較して制御するよう構成されており、Hブリッジ回路のオフ時の電流値または電流の最小値に関しては比較制御を行っていない。そもそも、Hブリッジ回路102,103のオフ時にはHブリッジ回路102,103内で電流が還流したり、Hブリッジ回路102,103に設けられたダイオードで電源側へ電流が戻ったりするため、Hブリッジ回路102,103とグランドとの間に設けられた抵抗RS1,RS2には、電流が流れず、誘導負荷に流れる電流を検出することができない。このように、Hブリッジ回路のオフ時の電流が検出できないため、オフ時間の制御を行うことができない。すなわち、特許文献2の構成においては、発振器の出力する信号波形に基づいてHブリッジ回路をオフ動作させている。従って、誘導負荷の時定数が低い小型のステッピングモータにこのような誘導負荷駆動回路を適用すると、電流の変化が急峻になるため、電流リプルが大きくなってしまい、平均電流にばらつきが生じる問題がある。このような平均電流のばらつきが生じると、特に複数の誘導負荷を用いるような光ディスク装置において、正確な位置制御や低速での円滑な回転駆動が困難となる問題がある。また、PWM波形を生成するための回路構成が複雑であり、回路規模を小さくすることができないという問題もある。同様に、特許文献3の構成においては、予め定められた三角波に基づいてHブリッジ回路のオンまたはオフ動作が制御されるため、誘導負荷の時定数が低い小型のステッピングモータに適用すると電流リプルが大きくなってしまったり、電流が発振してしまう問題がある。発振防止のためにローパスフィルタを設けたり、基準となる三角波を高周波かつ高精度に生成すると、回路規模が大きくなってしまう。特に、従来においては、誘導負荷のサイズがそれほど小さくなかったため、誘導負荷の時定数が駆動周波数に対して十分大きく、電流リプルが誘導負荷の駆動に与える影響が小さかった。しかしながら、上述したとおり、誘導負荷のサイズの小型化、高速化が進んできたことにより、誘導負荷のインダクタンスが時定数に対して相対的に小さくなり、電流リプルが誘導負荷の駆動に与える影響が大きくなってきており上記問題が顕在化している。図9は従来の誘導負荷駆動装置の問題点を説明するための制御信号に対する電流波形を示す図である。例えば、図9に示すように、誘導負荷に流す電流の指令値が当該誘導負荷の飽和電流に近い値であることにより制御信号のデューティ比が大きくなると、オフ期間において電流の単位時間あたりの減少量が大きくなるため電流の急激な変化が生じる。しかし、従来の構成においてはこのようなオフ期間においては制御を行っていないため、当該電流の急激な変化がそのまま出力されてしまい、電流リプルが大きくなる。あるいは、オン期間において電流の単位時間あたりの増大量が小さく電流の指令値に達しない状態でオフ期間となってしまい、電流波形が歪んでしまう。このように、高精度な電流制御が行えない。本発明は、このような従来の課題を解決するものであり、簡単な構成で時定数が低い誘導負荷に対しても電流リプルを低減させることができる誘導負荷駆動装置を提供することを目的とする。本発明に係る誘導負荷駆動装置は、誘導負荷の一端および他端にそれぞれ2つずつ接続された4つのスイッチング素子を有し、第1の電源部と前記第1の電源部とは異なる電圧の第2の電源部との間に接続されたHブリッジ回路と、前記誘導負荷に流す導通電流の方向に応じて、前記誘導負荷の一端および他端のうちの一方に接続された2つのスイッチング素子を排他的にオンした状態で固定し、前記誘導負荷の一端および他端のうちの他方に接続された2つのスイッチング素子を前記誘導負荷に流れる導通電流に基づいて排他的にオンするようにスイッチングするための制御信号を生成する制御信号生成回路とを備え、前記制御信号生成回路は、前記導通電流が予め設定された前記導通電流の基準値未満となった場合、前記導通電流が前記導通電流の基準値未満となったときから所定の第1遅延時間経過後に、前記誘導負荷の一端および他端のうちの他方に接続された2つのスイッチング素子を前記導通電流が増加するように排他的にオンし、前記導通電流が予め設定された前記導通電流の基準値以上となった場合、当該導通電流が前記導通電流の基準値以上となったときから所定の第2遅延時間経過後に、前記誘導負荷の一端および他端のうちの他方に接続された2つのスイッチング素子を前記導通電流が減少するように排他的にオンするよう構成されている。上記構成によれば、誘導負荷の両端が何れも第2の電源部に接続されることにより、誘導負荷に流れる導通電流が経時的に減少するようにHブリッジ回路をスイッチングしている場合還流状態において、当該導通電流をその基準値と比較し、基準値未満と判定された場合には、当該判定後所定の第1遅延時間経過後に誘導負荷に流れる導通電流が増加する方向にHブリッジ回路をスイッチングし、導通電流を第1の電源部および第2の電源部に接続して当該導通電流が経時的に増大するようにHブリッジ回路をスイッチングしている場合付勢状態において、当該導通電流をその基準値と比較し、基準値以上と判定された場合には、当該判定後所定の第2遅延時間経過後に誘導負荷に流れる導通電流が減少する方向にHブリッジ回路をスイッチングする。このように、誘導負荷に流れる導通電流に応じてHブリッジ回路のオン動作およびオフ動作を行うため、誘導負荷の時定数に拘らず電流リプルを低減させることができる。また、キャリア周波数を用いる必要がなくなるため、回路構成もより簡単となる。従って、簡単な構成で時定数が低い誘導負荷に対しても電流リプルを低減させることができる。前記Hブリッジ回路は、主端子の一方が前記第1の電源部に接続され、主端子の他方が前記誘導負荷の一端に接続された第1のスイッチング素子と、主端子の一方が前記第1の電源部とは異なる電圧の第2の電源部に接続され、主端子の他方が前記誘導負荷の一端に接続された第2のスイッチング素子と、主端子の一方が前記第1の電源部に接続され、主端子の他方が前記誘導負荷の他端に接続された第3のスイッチング素子と、主端子の一方が前記第2の電源部に接続され、主端子の他方が前記誘導負荷の他端に接続された第4のスイッチング素子とを有し、前記制御信号生成回路は、前記誘導負荷に流す導通電流を前記誘導負荷の一端から他端へ向かう第1方向および前記誘導負荷の他端から一端へ向かう第2方向の何れかに切り替えるための方向指示信号と、前記誘導負荷に流す導通電流の基準値を前記第2の電源部の電圧基準電圧を基準として設定するための電流指令信号とが入力され、前記方向指示信号および前記電流指令信号に基づいて、前記第1のスイッチング素子および前記第2のスイッチング素子を排他的にオンさせることにより前記誘導負荷の一端を前記第1の電源部または前記第2の電源部に接続させる第1制御信号を生成して前記第1のスイッチング素子および前記第2のスイッチング素子の制御端子に出力し且つ前記第3のスイッチング素子および前記第4のスイッチング素子を排他的にオンさせることにより前記誘導負荷の他端を前記第1の電源部または前記第2の電源部に接続させる第2制御信号を生成して前記第3のスイッチング素子および前記第4のスイッチング素子の制御端子に出力するよう構成されており、前記制御信号生成回路は、前記方向指示信号が前記第1方向を示す場合に、前記誘導負荷の他端を前記第2の電源部に接続させるような信号を前記第2制御信号として出力するとともに、前記誘導負荷に流れる導通電流に基づく値以下、第1電流検出値を検出して前記導通電流の基準値と比較し、前記第1電流検出値が前記導通電流の基準値未満となった場合、当該第1電流検出値が前記導通電流の基準値未満となったときから所定の第1遅延時間経過後に前記誘導負荷の一端を前記第1の電源部に接続させるような信号を前記第1制御信号として出力し、前記第1電流検出値が前記導通電流の基準値以上となった場合、当該第1電流検出値が前記導通電流の基準値以上となったときから所定の第2遅延時間経過後に前記誘導負荷の一端を前記第2の電源部に接続させるような信号を前記第1制御信号として出力し、前記方向指示信号が前記第2方向を示す場合に、前記誘導負荷の一端を前記第2の電源部に接続させるような信号を前記第1制御信号として出力するとともに、前記誘導負荷に流れる導通電流に基づく値以下、第2電流検出値を検出して前記導通電流の基準値と比較し、前記第2電流検出値が前記導通電流の基準値未満となった場合、当該第2電流検出値が前記導通電流の基準値未満となったときから所定の第1遅延時間経過後に前記誘導負荷の他端を前記第1の電源部に接続させるような信号を前記第2制御信号として出力し、前記第2電流検出値が前記導通電流の基準値以上となった場合、当該第2電流検出値が前記導通電流の基準値以上となったときから所定の第2遅延時間経過後に前記誘導負荷の他端を前記第2の電源部に接続させるような信号を前記第2制御信号として出力するよう構成されている。これにより、導通電流が流れる方向に応じて基準電圧である第2の電源部と接続される誘導負荷の一端および他端のうちの一方とを接続するような固定信号が生成されるとともに、誘導負荷に流れる導通電流に基づく値に応じて誘導負荷の一端および他端のうちの他方を第1の電源部および第2の電源部のいずれか一方と接続するような制御信号が生成されるため、誘導負荷に流れる導通電流に応じてHブリッジ回路のオン動作およびオフ動作を行うための制御信号を容易に生成することができる。前記導通電流の基準値は、前記基準電圧を基準として前記第4のスイッチング素子に印加される電圧であり、前記第2電流検出値は、前記基準電圧を基準として前記第2のスイッチング素子に印加される電圧であってもよい。これにより、第1電流検出値および第2電流検出値として検出される対象となるスイッチング素子のオン抵抗を予め調べておくことにより誘導負荷に流れる導通電流を容易に検出することができるため、余分な検出抵抗をHブリッジ回路に設けることなく付勢状態および還流状態の何れの状態においても導通電流の検出を有効に行うことができる。前記Hブリッジ回路は、前記第2のスイッチング素子の主端子の一方が前記第2の電源部に第1検出抵抗素子を介して接続され、前記第4のスイッチング素子の主端子の一方が前記第2の電源部に第2検出抵抗素子を介して接続されるように構成されており、前記導通電流の基準値は、前記基準電圧を基準とした所定の電圧であり、前記第1電流検出値は、その電圧が前記基準電圧である電源部を基準とした前記第4のスイッチング素子と前記第2検出抵抗素子との間の電圧であり、前記第2電流検出値は、その電圧が前記基準電圧である電源部を基準とした前記第2のスイッチング素子と前記第1検出抵抗素子との間の電圧であってもよい。これにより、還流状態においても対応する検出抵抗素子に導通電流が流れるため、付勢状態および還流状態の何れの状態においても導通電流の検出を有効に行うことができる。前記制御信号生成回路は、前記第1電流検出値と前記導通電流の基準値とを比較する第1のコンパレータと、前記第2電流検出値と前記導通電流の基準値とを比較する第2のコンパレータと、前記方向指示信号が前記第1方向を示す場合に、前記第1のコンパレータの出力に応じて前記第1電流検出値が前記導通電流の基準値以上である場合に前記誘導負荷の一端を前記第2の電源部に接続させ、前記第1電流検出値が前記導通電流の基準値未満である場合に前記誘導負荷の一端を前記第1の電源部に接続させるような信号を第1比較出力信号として出力するとともに、前記誘導負荷の他端を前記第2の電源部に接続させるような固定信号を第2比較出力信号として出力し、前記方向指示信号が前記第2方向を示す場合に、前記誘導負荷の一端を前記第2の電源部に接続させるような固定信号を前記第1比較出力信号として出力するとともに前記第2のコンパレータの出力に応じて前記第2電流検出値が前記導通電流の基準値以上である場合に前記誘導負荷の他端を前記第2の電源部に接続させ、前記第2電流検出値が前記導通電流の基準値未満である場合に前記誘導負荷の他端を前記第2の電源部に接続させるような信号を前記第2比較出力信号として出力する信号選択部とを有する比較部と、前記第1比較出力信号および前記第2比較出力信号のそれぞれにおいて前記第1および第2電流検出値が前記導通電流の基準値未満となったときの状態変化を前記第1遅延時間遅延させ、前記第1および第2電流検出値が前記導通電流の基準値以上となったときの状態変化を前記第2遅延時間遅延させて前記第1制御信号および前記第2制御信号をそれぞれ生成する遅延部とを備えていてもよい。また、前記制御信号生成回路は、前記第1電流検出値および前記第2電流検出値が入力され、前記方向指示信号が前記第1方向を示す場合に前記第1電流検出値を出力し、前記方向指示信号が前記第2方向を示す場合に前記第2電流検出値を出力する検出値選択部と、前記検出値選択部で選択された前記第1または第2電流検出値と前記導通電流の基準値とを比較するコンパレータと、前記方向指示信号が前記第1方向を示す場合に、前記コンパレータの出力に応じて前記第1電流検出値が前記導通電流の基準値以上である場合に前記誘導負荷の一端を前記第2の電源部に接続させ、前記第1電流検出値が前記導通電流の基準値未満である場合に前記誘導負荷の一端を前記第1の電源部に接続させるような信号を第1比較出力信号として出力するとともに前記誘導負荷の他端を前記第2の電源部に接続するような固定信号を第2比較出力信号として出力し、前記方向指示信号が前記第2方向を示す場合に、前記誘導負荷の一端を前記第2の電源部に接続するような固定信号を前記第1比較出力信号として出力するとともに前記コンパレータの出力に応じて前記第2電流検出値が前記導通電流の基準値以上である場合に前記誘導負荷の他端を前記第2の電源部に接続させ、前記第2電流検出値が前記導通電流の基準値以上である場合に前記誘導負荷の他端を前記第1の電源部に接続させるような信号を前記第2制御信号として出力する制御信号生成部とを有する比較部と、前記第1比較出力信号および前記第2比較出力信号のそれぞれにおいて前記第1および第2電流検出値が前記導通電流の基準値未満となったときの状態変化を前記第1遅延時間遅延させ、前記第1および第2電流検出値が前記導通電流の基準値以上となったときの状態変化を前記第2遅延時間遅延させて前記第1制御信号および前記第2制御信号をそれぞれ生成する遅延部とを備えていてもよい。これにより、Hブリッジ回路を構成する4つのスイッチング素子のうち、誘導負荷に流れる導通電流の方向が同じ場合には1つの制御信号で排他的にオンする2つのスイッチング素子をスイッチングすることにより容易に付勢状態および還流状態の切り替えを行うことができる。前記制御信号生成回路は、前記第1制御信号を前記第1遅延時間遅延させ、前記第2制御信号を前記第2遅延時間遅延させる遅延部を備え、前記遅延部は、前記第1遅延時間および前記第2遅延時間をそれぞれ変更可能に構成されていてもよい。これにより、導通電流の基準値指令値に応じて各遅延時間をそれぞれ調整することができ、導通電流の出力波形をより適正に調整することができる。本発明の上記目的、他の目的、特徴、及び利点は、添付図面参照の下、以下の好適な実施態様の詳細な説明から明らかにされる。本発明は以上に説明したように構成され、簡単な構成で時定数が低い誘導負荷に対しても電流リプルを低減させることができるという効果を奏する。以下、本発明の実施の形態を、図面を参照しながら説明する。なお、以下では全ての図を通じて同一または相当する要素には同一の参照符号を付して、その重複する説明を省略する。<第1実施形態>まず、本発明の第1実施形態に係る誘導負荷駆動装置について説明する。図1は、本発明の第1実施形態に係る誘導負荷駆動装置の概略構成を示す回路図である。図1に示すように、本実施形態における誘導負荷駆動装置1は、コイル等の誘導負荷5に双方向へ電流を流すためのHブリッジ回路10と、Hブリッジ回路10のスイッチングを制御する制御信号を生成する制御信号生成回路20とを備えている。Hブリッジ回路10は、所定の電圧を生じる第1の電源部3と第1の電源部3とは異なる電圧を生じる第2の電源部4との間に設けられ、第1の電源部3から誘導負荷5を介して第2の電源部4へ電流が流れるように構成されている。本実施形態において、第1の電源部3は第2の電源部4より高い電圧を生じる電源部であり、第2の電源部4はグランドである。Hブリッジ回路10は、誘導負荷5の一端5Aおよび他端5Bにそれぞれ2つずつ接続された4つのスイッチング素子11~14を有している。具体的には、Hブリッジ回路10は、主端子の一方が第1の電源部3に接続され、主端子の他方が誘導負荷5の一端5Aに接続された第1のスイッチング素子11と、主端子の一方が第2の電源部4に接続され、主端子の他方が誘導負荷5の一端5Aに接続された第2のスイッチング素子12と、主端子の一方が第1の電源部3に接続され、主端子の他方が誘導負荷5の他端5Bに接続された第3のスイッチング素子13と、主端子の一方が第2の電源部4に接続され、主端子の他方が誘導負荷5の他端5Bに接続された第4のスイッチング素子14とを有している。本実施形態において、第1および第3のスイッチング素子11,13はP型MOSトランジスタで構成され、第2および第4のスイッチング素子12,14はN型MOSトランジスタで構成されている。制御信号生成回路20は、誘導負荷5に流す導通電流の方向に応じて、誘導負荷5の一端5Aおよび他端5Bのうちの一方に接続された2つのスイッチング素子を排他的にオンした状態で固定し、誘導負荷5の一端5Aおよび他端5Bのうちの他方に接続された2つのスイッチング素子を誘導負荷5に流れる導通電流に基づいて排他的にオンするようにスイッチングするための制御信号CONT1,CONT2を生成するよう構成されている。より詳しくは、制御信号生成回路20は、誘導負荷5に流す導通電流を誘導負荷5の一端5A第1および第2のスイッチング素子11,12側から他端5B第3および第4のスイッチング素子13,14側へ向かう第1方向および誘導負荷5の他端5Bから一端5Aへ向かう第2方向の何れかに切り替えるための方向指示信号DIRと、誘導負荷5に流す導通電流の基準値REFを設定するための電流指令値TQとが入力され、方向指示信号DIRおよび電流指令値TQに基づいて第1のスイッチング素子11および第2のスイッチング素子12を排他的にオンさせることにより誘導負荷5の一端5Aを第1の電源部3または第2の電源部4に接続させる第1制御信号CONT1と第3のスイッチング素子13および第4のスイッチング素子14を排他的にオンさせることにより誘導負荷5の他端5Bを第1の電源部3または第2の電源部4に接続させる第2制御信号CONT2とを生成するよう構成されている。制御信号生成回路20は、第1制御信号CONT1を第1のスイッチング素子11および第2のスイッチング素子12の制御端子に出力し、第2制御信号CONT2を第3のスイッチング素子13および第4のスイッチング素子14の制御端子に出力する。本実施形態において、第1制御信号CONT1は、第1の電圧レベルLと当該第1の電圧レベルLより高い第2の電圧レベルHとをとり得る信号である。第1制御信号CONT1が第1の電圧レベルLである場合、P型MOSトランジスタである第1のスイッチング素子11がオンしかつN型MOSトランジスタである第2のスイッチング素子12がオフするような信号となる。また、第1制御信号CONT1が第2の電圧レベルHである場合、第1のスイッチング素子11がオフしかつ第2のスイッチング素子12がオンするような信号となる。このような第1制御信号CONT1により、第1および第2のスイッチング素子11,12は、排他的にオンし、第1のスイッチング素子11がオンしかつ第2のスイッチング素子12がオフする第1制御信号CONT1が第1の電圧レベルLとなることで誘導負荷5の一端5Aが第1の電源部3に接続され、第1のスイッチング素子11がオフしかつ第2のスイッチング素子12がオンする第1制御信号CONT1が第2の電圧レベルHとなることで誘導負荷5の一端5Aが第2の電源部4に接続される。同様に、第2制御信号CONT2は、第1の電圧レベルLと当該第1の電圧レベルLより高い第2の電圧レベルHとをとり得る信号である。第2制御信号CONT2が第1の電圧レベルLである場合、P型MOSトランジスタである第3のスイッチング素子13がオンしかつN型MOSトランジスタである第4のスイッチング素子14がオフするような信号となる。また、第2制御信号CONT2が第2の電圧レベルHである場合、第3のスイッチング素子13がオフしかつ第4のスイッチング素子14がオンするような信号となる。このような第2制御信号CONT2により、第3および第4のスイッチング素子13,14は、排他的にオンし、第3のスイッチング素子13がオンしかつ第4のスイッチング素子13がオフする第2制御信号CONT2が第1の電圧レベルLとなることで誘導負荷の他端5Bが第1の電源部3に接続され、第3のスイッチング素子13がオフしかつ第4のスイッチング素子14がオンする第2制御信号CONT2が第2の電圧レベルHとなることで誘導負荷5の他端5Bが第2の電源部4に接続される。Hブリッジ回路10において、第1のスイッチング素子11と第4のスイッチング素子14とがオンし、第2のスイッチング素子12と第3のスイッチング素子13とがオフすると、第1の電源部3、第1のスイッチング素子11、誘導負荷5、第4のスイッチング素子14および第2の電源部4の順で電流が流れる。これにより、誘導負荷5の第1方向に導通電流が流れ、しかも誘導負荷5に流れる導通電流の電流量が時間経過とともに増大する付勢状態となる。この付勢状態から第1のスイッチング素子11をオフし、第2のスイッチング素子12をオンすると、第2のスイッチング素子12、誘導負荷5および第4のスイッチング素子14を含むループ内で電流が還流する還流状態となる。還流状態においては、誘導負荷5に流れる導通電流は、付勢状態における方向と同じ方向第1方向を保持しつつ当該誘導負荷に流れる電流量が時間経過とともに減少する。同様に、Hブリッジ回路10において、第2のスイッチング素子12と第3のスイッチング素子13とがオンし、第1のスイッチング素子11と第4のスイッチング素子14とがオフすると、第1の電源部3、第3のスイッチング素子13、誘導負荷5、第2のスイッチング素子12および第2の電源部4の順で電流が流れる。これにより、誘導負荷5の第2方向に導通電流が流れ、しかも誘導負荷5に流れる導通電流の電流量が時間経過とともに増大する付勢状態となる。この付勢状態から第3のスイッチング素子13をオフし、第4のスイッチング素子14をオンすると、第2のスイッチング素子12、誘導負荷5および第4のスイッチング素子14を含むループ内で電流が還流する還流状態となる。還流状態においては、誘導負荷5に流れる導通電流は、付勢状態における方向と同じ方向第2方向を保持しつつ当該誘導負荷に流れる電流量が時間経過とともに減少する。以上より、第1制御信号CONT1の電圧レベルが第1の電圧レベルLでありかつ第2制御信号CONT2の電圧レベルが第2の電圧レベルHである場合に、誘導負荷5に流れる導通電流が第1方向の付勢状態となり、当該第1方向の付勢状態から第1制御信号CONT1および第2制御信号CONT2の電圧レベルがともに第2の電圧レベルHとなるように切り替えることで、誘導負荷5に流れる導通電流が第1方向の還流状態となる。また、第1制御信号CONT1の電圧レベルが第2の電圧レベルHでありかつ第2制御信号CONT2の電圧レベルが第1の電圧レベルLである場合に、誘導負荷5に流れる導通電流が第2方向の付勢状態となり、当該第2方向の付勢状態から第1制御信号CONT1および第2制御信号CONT2がともに第2の電圧レベルHとなるように切り替えることで、誘導負荷5に流れる導通電流が第2方向の還流状態となる。ここで、制御信号生成回路20は、導通電流が予め設定された導通電流の基準値REF未満となった場合、導通電流が導通電流の基準値REF未満となったときから所定の第1遅延時間T1経過後に、誘導負荷5の一端5Aおよび他端5Bのうちの制御信号が固定されていない側に接続された2つのスイッチング素子を前記導通電流が増加するように排他的にオンし、前記導通電流が予め設定された前記導通電流の基準値以上となった場合、当該導通電流が前記導通電流の基準値以上となったときから所定の第2遅延時間経過後に、前記誘導負荷の一端および他端のうちの制御信号が固定されていない側に接続された2つのスイッチング素子を導通電流が減少するように排他的にオンするよう構成されている。そのために、制御信号生成回路20は、第1方向および第2方向のそれぞれについて誘導負荷5に流れる導通電流に基づく電圧値それぞれ第1電流検出値VOUT1、第2電流検出値VOUT2とするを検出するよう構成されている。そして、制御信号生成回路20は、方向指示信号DIRが第1方向を示す場合に、誘導負荷5の他端5Bを第2の電源部4に接続させる第3のスイッチング素子13をオフしかつ第4のスイッチング素子14をオンするような信号を第2制御信号CONT2として出力するとともに、第1電流検出値VOUT1を検出して導通電流の基準値REFと比較し、第1電流検出値VOUT1が導通電流の基準値後述する指令電圧REF未満となった場合、当該第1電流検出値VOUT1が導通電流の基準値REF未満となったときから所定の第1遅延時間T1経過後に誘導負荷5の一端5Aを第1の電源部3に接続させる第1のスイッチング素子11をオンしかつ第2のスイッチング素子12をオフするような信号を第1制御信号CONT1として出力し、第1電流検出値VOUT1が導通電流の基準値REF以上となった場合、当該第1電流検出値VOUT1が導通電流の基準値REF以上となったときから所定の第2遅延時間T2経過後に誘導負荷5の一端5Aを第2の電源部4に接続させる第2のスイッチング素子12をオンしかつ第1のスイッチング素子11をオフするような信号を第1制御信号CONT1として出力する。すなわち、制御信号生成回路20は、方向指示信号DIRが第1方向を示す場合に、第3のスイッチング素子13をオフしかつ第4のスイッチング素子14をオンした状態で、第1電流検出値VOUT1として検出される誘導負荷5の導通電流に応じて第1のスイッチング素子11および第2のスイッチング素子12のオンまたはオフを切り替えることにより、第1方向の付勢状態第1のスイッチング素子11がオンかつ第2のスイッチング素子12がオフおよび第1方向の還流状態第1のスイッチング素子11がオフかつ第2のスイッチング素子12がオンが切り替えられる。第1のスイッチング素子11および第2のスイッチング素子12のオンまたはオフを第1電流検出値VOUT1に応じて切り替える際、導通電流の基準値REF以上または当該基準値未満となった場合にすぐにスイッチングを行うと導通電流波形が発振してしまうおそれがある。そこで、本実施形態において、制御信号生成回路20は、第1方向の還流状態において第1電流検出器VOUT1が導通電流の基準値REF未満となってから第1遅延時間T1後に第1のスイッチング素子11をオンしかつ第2のスイッチング素子12をオフしている。これにより、導通電流が基準値REFを第1遅延時間T1だけアンダーシュートしてから当該導通電流が増加するようにスイッチングされる付勢状態に移行する。同様に、制御信号生成回路20は、第1方向の付勢状態において第1電流検出値VOUT1が導通電流の基準値REF以上となってから第2遅延時間T2後に第2のスイッチング素子12をオンしかつ第1のスイッチング素子11をオフしている。これにより、導通電流が基準値REFを第1遅延時間T1分だけオーバーシュートしてから当該導通電流が減少するようにスイッチングされる還流状態に移行する。同様に、制御信号生成回路20は、方向指示信号DIRが第2方向を示す場合に、誘導負荷5の一端5Aを第2の電源部4に接続させる第1のスイッチング素子11をオフしかつ第2のスイッチング素子12をオンするような信号を第1制御信号CONT1として出力するとともに、第2電流検出値VOUT2を検出して導通電流の基準値REFと比較し、第2電流検出値VOUT2が導通電流の基準値REF未満となった場合、当該第2電流検出値VOUT2が導通電流の基準値REF未満となったときから所定の第1遅延時間T1経過後に誘導負荷5の他端5Bを第1の電源部3に接続する第3のスイッチング素子13をオンしかつ第4のスイッチング素子14はオフするような信号を第2制御信号CONT2として出力し、第2電流検出値VOUT2が導通電流の基準値REF以上となった場合、当該第2電流検出値VOUT2が導通電流の基準値REF以上となったときから所定の第2遅延時間T2経過後に誘導負荷5の他端5Bを第2の電源部4に接続する第4のスイッチング素子14をオンしかつ第3のスイッチング素子13はオフするような信号を第2制御信号CONT2として出力する。すなわち、制御信号生成回路20は、方向指示信号DIRが第2方向を示す場合に、第1のスイッチング素子11をオフしかつ第2のスイッチング素子12をオンした状態で、第2電流検出値VOUT2として検出される誘導負荷5の導通電流に応じて第3のスイッチング素子13および第4のスイッチング素子14のオンまたはオフを切り替えることにより、第2方向の付勢状態第3のスイッチング素子13がオンかつ第4のスイッチング素子14がオフおよび第2方向の還流状態第3のスイッチング素子13がオフかつ第4のスイッチング素子14がオンが切り替えられる。また、第3のスイッチング素子13および第4のスイッチング素子14のオンまたはオフを第2電流検出値VOUT2に応じて切り替える際においても、導通電流波形が発振するのを防止するために、制御信号生成回路20は、第2方向の還流状態において第2電流検出器VOUT2が導通電流の基準値REF未満となってから第1遅延時間T1後に第3のスイッチング素子13をオンしかつ第4のスイッチング素子14をオフしている。これにより、導通電流が基準値REFを第1遅延時間T1だけアンダーシュートしてから当該導通電流が増加するようにスイッチングされる付勢状態に移行する。同様に、制御信号生成回路20は、第2方向の付勢状態において第2電流検出値VOUT2が導通電流の基準値REF以上となってから第2遅延時間T2後に第4のスイッチング素子12をオンしかつ第3のスイッチング素子13をオフしている。これにより、導通電流が基準値REFを第2遅延時間T2分だけオーバーシュートしてから当該導通電流が減少するようにスイッチングされる還流状態に移行する。上記構成によれば、誘導負荷5の両端が何れも第2の電源部4に接続されることにより、誘導負荷5に流れる導通電流が経時的に減少するようにHブリッジ回路10をスイッチングしている場合還流状態において、当該導通電流をその基準値REFと比較し、基準値REF未満と判定された場合には、当該判定後所定の第1遅延時間T1経過後に誘導負荷5に流れる導通電流が増加する方向にHブリッジ回路10をスイッチングし、当該導通電流を第1の電源部3および第2の電源部4に接続して当該導通電流が経時的に増大するようにHブリッジ回路10をスイッチングしている場合付勢状態において、当該導通電流をその基準値REFと比較し、基準値REF以上と判定された場合には、当該判定後所定の第2遅延時間T2経過後に誘導負荷5に流れる導通電流が減少する方向にHブリッジ回路10をスイッチングする。このように、誘導負荷5に流れる導通電流に応じてHブリッジ回路10のオン動作およびオフ動作を行うため、誘導負荷5の時定数に拘らず電流リプルを低減させることができる。従って、微小電流から飽和電流に至るまでの広い範囲で誘導負荷5に流れる電流のリプル幅を小さくすることができる。特に、光ディスク装置に搭載させる小型のステッピングモータをマイクロステップ駆動により駆動する場合に、ステッピングモータの異なる相間における平均電流のばらつきが改善される。これにより、ステッピングモータにより駆動される記録ヘッド等の被駆動部の位置制御停止制御を高精度に行ったり、低速回転における滑らかな回転を実現したりすることができる。また、キャリア周波数を用いる必要がなく、回路構成もより簡単となる。さらに、導通電流が流れる方向に応じて基準電圧である第2の電源部4と接続される誘導負荷5の一端5Aおよび他端5Bのうちの一方とを接続するような固定信号が生成されるとともに、誘導負荷5に流れる導通電流に基づく値に応じて誘導負荷5の一端5Aおよび他端5Bのうちの他方を第1の電源部3および第2の電源部4のいずれか一方と接続するような制御信号が生成されるため、誘導負荷5に流れる導通電流に応じてHブリッジ回路10のオン動作およびオフ動作を行うための制御信号を容易に生成することができる。従って、集積回路および基板上の部品数が削減でき、安価な誘導負荷駆動装置を提供することができる。以下、制御信号生成回路20の構成についてより詳しく説明する。図1に示すように、制御信号生成回路20は、第1電流検出値VOUT1および第2電流検出値VOUT2を導通電流の基準値REFと比較して方向指示信号DIRに応じた第1比較出力信号COMP1および第2比較出力信号COMP2を出力する比較部21と、第1比較出力信号COMP1および第2比較出力信号COMP2のそれぞれにおいて第1および第2電流検出値VOUT1,VOUT2が導通電流の基準値REF未満となったときの状態変化第2の電圧レベルHから第1の電圧レベルLへの状態変化を第1遅延時間T1遅延させ、第1および第2電流検出値VOUT1,VOUT2が導通電流の基準値REF以上となったときの状態変化第1の電圧レベルLから第2の電圧レベルHへの状態変化を第2遅延時間T2遅延させて第1制御信号CONT1および第2制御信号CONT2をそれぞれ生成する遅延部22とを有している。さらに、制御信号生成回路20は、外部からの電流指令値TQを基準電源部グランド6の電圧基準電圧を基準とする電圧指令電圧に変換し、導通電流の基準値REFを出力する指令電圧生成部23とを有している。指令電圧生成部23は、電流指令値TQで示される電流値と対応する検出抵抗値スイッチング素子のオン抵抗値との積電圧値を基準値REFに設定する。なお、電流指令値TQは、アナログ信号であってもデジタル信号であってもよい。また、本実施形態の構成においては、導通電流の方向によって検出抵抗が変わる。すなわち、第1方向においては第4のスイッチング素子14のオン抵抗が検出抵抗となり、第2方向においては第2のスイッチング素子12のオン抵抗が検出抵抗となるため、第2のスイッチング素子12と第4のスイッチング素子14のオン抵抗値が異なる場合が生じ得る。そこで、このようなオン抵抗値の相違が無視できないような場合には、指令電圧生成部23に、導通電流の方向に応じて基準値REFを補正する機能を設けたり、それぞれ別個の複数の指令電圧生成部を設けることとしてもよい。本実施形態においては、第1電流検出値VOUT1は、第1のスイッチング素子11および第4のスイッチング素子14のうち、その電圧が指令電圧を設定する基準電圧グランド電圧である第2の電源部4に接続された第4のスイッチング素子14に印加され、当該基準電圧グランド電圧を基準とする電圧である。言い換えると、第1電流検出値VOUT1は、第2の電源部4の電圧を基準とした第3のスイッチング素子13と第4のスイッチング素子14との間の電圧である。導通電流が第1方向に流れる場合、付勢状態および還流状態の何れにおいても第4のスイッチング素子14に電流が流れる。すなわち、導通電流と当該導通電流が流れる第4のスイッチング素子14のオン抵抗との積が第1電流検出値VOUT1となる。従って、第4のスイッチング素子14のオン抵抗を予め調べておくことにより、誘導負荷5に流れる導通電流が第1方向である場合に、第1電流検出値VOUTを検出することで、誘導負荷5に流れる導通電流を適正に検出可能である。また、第2電流検出値VOUT2は、第2のスイッチング素子12および第3のスイッチング素子13のうち、その電圧が基準電圧グランド電圧である第2の電源部4に接続された第2のスイッチング素子12に印加され、当該基準電圧グランド電圧を基準とする電圧である。言い換えると、第2電流検出値VOUT2は、第2の電源部4を基準とした第1のスイッチング素子11と第2のスイッチング素子12との間の電圧である。導通電流が第2方向に流れる場合、付勢状態および還流状態の何れにおいても第2のスイッチング素子12に電流が流れる。すなわち、導通電流と当該導通電流が流れる第2のスイッチング素子12のオン抵抗との積が第2電流検出値VOUT2となる。従って、第2のスイッチング素子12のオン抵抗を予め調べておくことにより、誘導負荷5に流れる導通電流が第2方向である場合に、第2電流検出値VOUTを検出することで、誘導負荷5に流れる導通電流を適正に検出可能である。このように、第2のスイッチング素子12および第4のスイッチング素子14のオン抵抗を、スイッチング素子のサイズから予測する等によって予め調べておくことにより誘導負荷5に流れる導通電流を容易に検出することができるため、余分な検出抵抗をHブリッジ回路10に設けることなく付勢状態および還流状態の何れの状態においても導通電流の検出を有効に行うことができる。さらに、誘導負荷5に第1方向に電流が流れる場合は付勢状態および還流状態の何れの場合でも第4のスイッチング素子14はオンとなっているため、第4のスイッチング素子14の誘導負荷5と接続される側の電圧は、第2の電源部4より高い電圧となる。従って、制御信号生成回路20は、この電圧を第1電流検出値VOUT1として検出し、これに基づいてスイッチング制御することにより、誘導負荷5の第1方向に流れる導通電流を適切に制御することができる。同様に、誘導負荷5に第2方向に電流が流れる場合は付勢状態および還流状態の何れの場合でも第2のスイッチング素子2はオンとなっているため、第2のスイッチング素子12の誘導負荷5と接続される側の電圧は、第2電源部4より高い電圧となる。従って、制御信号生成回路20は、この電圧を第2電流検出値VOUT2として検出し、これに基づいてスイッチング制御することにより、誘導負荷5の第2方向に流れる導通電流を適切に制御することができる。図2は図1に示す誘導負荷駆動装置における比較部の概略構成を示す回路図である。図2に示すように、本実施形態の比較部21は、第1電流検出値VOUTと導通電流の基準値REFとを比較する第1のコンパレータ211と、第2電流検出値VOUT2と導通電流の基準値REFとを比較する第2のコンパレータ212とを有している。さらに、比較部21は、第1のコンパレータ211の出力信号と所定の電圧レベルここでは第1の電圧レベルLより高い第2の電圧レベルHに固定された固定信号SCとが入力され、方向指示信号DIRに応じて第1のコンパレータ211の出力信号および固定信号SCの何れかを選択して第1比較出力信号COMP1を出力する第1のマルチプレクサ回路213と、第2のコンパレータ212の出力信号と所定の電圧レベルここでは第2の電圧レベルHに固定された固定信号SCとが入力され、方向指示信号DIRに応じて第2のコンパレータ212の出力信号および固定信号SCの何れかを選択して第2比較出力信号COMP2を出力する第2のマルチプレクサ回路214とを有している。第1のマルチプレクサ回路213と第2のマルチプレクサ回路214とは信号選択部215を構成している。具体的には、信号選択部215は、方向指示信号DIRが第1方向を示す場合に、第1のコンパレータ211の出力に応じて第1電流検出値VOUT1が導通電流の基準値REF以上である場合に誘導負荷5の一端5Aを第2の電源部4に接続させ、第1電流検出値VOUTが導通電流の基準値REF未満である場合に誘導負荷5の一端5Aを第1の電源部3に接続させるような信号を第1比較出力信号COMP1として出力するとともに、誘導負荷5の他端5Bを第2の電源部4に接続させるような固定信号SCを第2比較出力信号COMP2として出力するよう構成されている。また、信号選択部215は、方向指示信号DIRが第2方向を示す場合に、誘導負荷5の一端5Aを第2の電源部4に接続させるような固定信号SCを第1比較出力信号COMP1として出力するとともに第2のコンパレータ212の出力に応じて第2電流検出値VOUT2が導通電流の基準値REF以上である場合に前誘導負荷5の他端5Bを第2の電源部4に接続させ、第2電流検出値VOUT2が導通電流の基準値REF未満である場合に誘導負荷5の他端5Bを第2の電源部4に接続させるような信号を第2比較出力信号COMP2として出力するよう構成されている。これにより、Hブリッジ回路10を構成する4つのスイッチング素子11,12,13,14のうち、誘導負荷5に流れる導通電流の方向が同じ場合には1つの制御信号で排他的にオンする2つのスイッチング素子をスイッチングすることにより容易に付勢状態および還流状態の切り替えを行うことができる。なお、上記排他的にオンするとは、該当する2つのスイッチング素子の何れか一方のみがオンし得る構成を意味するものであり、後述するようにデッドタイムを設ける場合等、2つのスイッチング素子の両方がオフする場合を排除するものではない。図3および図4は図1に示す誘導負荷駆動装置の各信号の波形を示す図である。図3は方向指示信号DIRが第1方向を示す信号である場合の波形を示し、図4は方向指示信号DIRが第2方向を示す信号である場合の波形を示している。また、図3aおよび図4aは導通電流の基準値REFが誘導負荷5の飽和電流の半分の値よりも小さい微小電流である場合の波形を示し、図3bおよび図4bは導通電流の基準値REFが誘導負荷5の飽和電流の半分の値である場合の波形を示し、図3cおよび図4cは導通電流の基準値REFが誘導負荷5の飽和電流の半分の値よりも大きい飽和電流近傍の電流である場合の波形を示している。図2~図4に示すように、本実施形態の比較部21においては、第1電流検出値VOUT1および第2電流検出値VOUT2がそれぞれ第1のコンパレータ211および第2のコンパレータ212の非反転入力端子に入力され、導通電流の基準値REFが第1のコンパレータ211および第2のコンパレータ212の反転入力端子に入力される。第1のコンパレータ211は、第1電流検出値VOUT1が導通電流の基準値REF未満の場合に第1の電圧レベルLを出力し、導通電流の基準値REF以上の場合に第1の電圧レベルLより高い第2の電圧レベルHを出力する。同様に、第2のコンパレータ212は、第2電流検出値VOUT2が導通電流の基準値REF未満の場合に第1の電圧レベルLを出力し、導通電流の基準値REF以上の場合に第1の電圧レベルLより高い第2の電圧レベルHを出力する。第1のマルチプレクサ回路213には、0番と1番の入力端子が設けられており、第1のコンパレータ211の出力信号が0番の入力端子に入力され、常時第2の電圧レベルHを出力する固定信号SCが1番の入力端子に入力される。同様に、第2のマルチプレクサ回路214にも、0番と1番の入力端子が設けられており、第2のコンパレータ212の出力信号が1番の入力端子に入力され、常時第2の電圧レベルHを出力する固定信号SCが0番の入力端子に入力される。第1のマルチプレクサ回路213および第2のマルチプレクサ回路214には各マルチプレクサ回路213,214から出力する信号を定める方向指示信号DIRが入力される。方向指示信号DIRは、0および1の2値を取りうる信号として構成されており、誘導負荷5の第1方向に電流を流す場合を0、第2方向に電流を流す場合を1として設定している。そして、第1および第2のマルチプレクサ回路213,214は、方向指示信号DIRが示す値0または1に対応する入力端子0または1に入力された信号を出力する。例えば、方向指示信号DIRが第1方向を示す0値である場合、第1のマルチプレクサ回路213は0番の入力端子に入力された第1のコンパレータ211の出力信号を出力し、第2のマルチプレクサ回路214は0番の入力端子に入力された固定信号SCを出力する。また、方向指示信号DIRが第2方向を示す1値である場合、第1のマルチプレクサ回路213は1番の入力端子に入力された固定信号SCを出力し、第2のマルチプレクサ回路214は1番の入力端子に入力された第2のコンパレータ212の出力信号を出力する。このようにして第1のマルチプレクサ回路213から出力される信号が第1比較出力信号COMP1として出力され、第2のマルチプレクサ回路214から出力される信号が第2比較出力信号COMP2として出力される。従って、図3に示すように、方向指示信号DIRが第1方向を示す0値である場合、第1比較出力信号COMP1は、第1電流検出値VOUT1と導通電流の基準値REFとの比較結果に応じた信号波形となり、第2比較出力信号COMP2は、第2の電圧レベルHに固定された信号波形となる。また、図4に示すように、方向指示信号DIRが第2方向を示す1値である場合、第1比較出力信号COMP1は、第2の電圧レベルHに固定された信号波形となり、第2比較出力信号COMP2は、第2電流検出値VOUT2と導通電流の基準値REFとの比較結果に応じた信号波形となる。第1比較出力信号COMP1および第2比較出力信号COMP2は、遅延部22に入力される。遅延部22は、信号の状態変化に応じて当該状態変化が第1遅延時間T1または第2遅延時間T2だけ遅延した信号を出力する。以下、具体的に説明する。まず、方向指示信号DIRが第1方向を示す0値である場合について図3を用いて説明する。この場合、図3に示すように、遅延部22は、状態変化の生じ得る第1比較出力信号COMP1の状態変化時が遅延した信号を第1制御信号CONT1として出力する。この場合、第2比較出力信号COMP2は状態変化しない固定信号SCであるため、遅延部22は、第2比較出力信号COMP2と同じ波形の信号を第2制御信号CONT2として出力する。図3aを例に各信号の出力波形および対応するHブリッジ回路10の動作について説明する。第1電流検出値VOUT1が導通電流の基準値REF以上である場合には、第1比較出力信号COMP1の出力が第2の電圧レベルHであることから、第1制御信号CONT1も第2の電圧レベルHを出力するとともに、第2の制御信号CONT2は固定信号SCに基づいて第2の電圧レベルHを出力するため、第2のスイッチング素子12および第4のスイッチング素子14がオンし、第1のスイッチング素子11および第3のスイッチング素子13がオフした第1方向の還流状態となっている。この状態においては、第1の電源部3から電流が供給されないため、誘導負荷5を流れる電流は経時的に減少する。従って、第1電流検出値VOUT1も経時的に減少する。第1電流検出値VOUT1の値が導通電流の基準値REF未満となると、第1比較出力信号COMP1が第2の電圧レベルHから第1の電圧レベルLへ状態変化する。しかし、第1制御信号CONT1は第1比較出力信号COMP1における第2の電圧レベルHから第1の電圧レベルLへの状態変化から第1遅延時間T1経過した後に第2の電圧レベルHから第1の電圧レベルLへと状態変化するため、第1制御信号CONT1は、第1比較出力信号COMP1の状態変化から第1遅延時間T1までの間は第2の電圧レベルHを保持する。従って、第1電流検出値VOUT1が導通電流の基準値REFを下回っても第1方向の還流状態が継続し、第1電流検出値VOUT1が導通電流の基準値REFに対してアンダーシュートする。第1比較出力信号COMP1の上記状態変化から第1遅延時間T1経過後、第1制御信号CONT1が第2の電圧レベルHから第1の電圧レベルLへ状態変化する。これにより、第1のスイッチング素子11がオフからオンに切り替えられ、第2のスイッチング素子12がオンからオフに切り替えられて、第1方向の付勢状態に遷移する。この状態においては、第1の電源部3から電流が供給されるため、誘導負荷5を流れる電流は経時的に増大する。従って、第1電流検出値VOUT1も経時的に増大する。その後、第1電流検出値VOUT1の値が導通電流の基準値REF未満となると、第1比較信号COMP1が第1の電圧レベルLから第2の電圧レベルHへ状態変化する。しかし、第1制御信号CONT1は第1比較出力信号COMP1における第1の電圧レベルLから第2の電圧レベルHへの状態変化から第2遅延時間T2経過した後に第1の電圧レベルLから第2の電圧レベルHへと状態変化するため、第1制御信号CONT1は、第1比較出力信号COMP1の状態変化から第2遅延時間T2までの間は第1の電圧レベルLを保持する。従って、第1電流検出値VOUT1が導通電流の基準値REFを上回っても第1方向の付勢状態が継続し、第1電流検出値VOUT1が導通電流の基準値REFに対してオーバーシュートする。第1比較出力信号COMP1の上記状態変化から第2遅延時間T2経過後、第1制御信号CONT1が第1の電圧レベルLから第2の電圧レベルHへ状態変化する。これにより、第1のスイッチング素子11がオンからオフに切り替えられ、第2のスイッチング素子12がオフからオンに切り替えられて、第1方向の還流状態に遷移する。以降、方向指示信号DIRが変化しない限り、上記のとおりの第1のスイッチング素子11および第2のスイッチング素子12のスイッチング動作が繰り返される。このときの第1電流検出値VOUT1の波形が誘導負荷5に流れる導通電流の波形となる。第1遅延時間T1および第2遅延時間T2は、誘導負荷5のインダクタンスおよび抵抗成分とスイッチング素子のオン抵抗とで決まる時定数に対して数10分の1から数1000分の1程度に設定することにより、導通電流の基準値REF電流指令値TQに拘わらず導通電流のリプル幅を効果的に抑えることができる。なお、第1制御信号CONT1により第1および第2のスイッチング素子11,12を排他的にオンする際に、第1および第2のスイッチング素子11,12が同時にオンする状態が生じるのを確実に防止するために、第1および第2のスイッチング素子11,12のスイッチングの際に、必ず両方のスイッチング素子がオフとなる期間デッドタイムを設けることとしてもよい。具体的には、第1制御信号CONT1が第1のスイッチング素子11と第2のスイッチング素子12とに向けて分岐する分岐点と第1のスイッチング素子11または第2のスイッチング素子12との間に第2の遅延部例えば遅延素子または遅延回路等を別途設けることにより実現可能である。上記遅延部22との違いは、上記遅延部22においては第1のスイッチング素子11および第2のスイッチング素子12の何れに入力される第1制御信号CONT1においても信号が遅延されるのに対し、第2の遅延部においては第1のスイッチング素子11および第2のスイッチング素子12のうちの何れか一方に入力される第1制御信号CONT1についてのみ信号が遅延されることである。同様に、第3および第4のスイッチング素子13,14のスイッチングの際に、必ず両方のスイッチング素子がオフとなる期間デッドタイムを設けることとしてもよい。図3a~図3cに示すように、導通電流の基準値REFが変化しても各信号の状態変化は同様である。ただし、誘導負荷5に流れる導通電流の単位時間あたりの変化量すなわち第1電流検出値VOUT1の傾きは、オンしているスイッチング素子のオン抵抗と誘導負荷5のインダクタンスおよび抵抗成分とによる時定数により変化する。例えば、図3bに示すように、誘導負荷5の飽和電流の半分の値を導通電流の基準値REFとすると、誘導負荷5の飽和電流の半分の値が誘導負荷5に流れるように導通電流の基準値REFを設定した場合には付勢状態における導通電流の単位時間あたりの変化量増加量と還流状態における導通電流の単位時間あたりの変化量減少量とが略同じとなる。また、図3aに示すように誘導負荷5の飽和電流の半分の値より小さい値を導通電流の基準値REFとした場合には付勢状態における導通電流の単位時間あたりの変化量増加量が還流状態における導通電流の単位時間あたりの変化量減少量に比べて大きくなる。これにより、第1制御信号CONT1が第2の電圧レベルHである割合デューティ比が図3bの場合に比べて大きくなる。また、図3cに示すように誘導負荷5の飽和電流の半分の値より大きい値を導通電流の基準値REFとした場合には還流状態における導通電流の単位時間当たりの変化量減少量が付勢状態における導通電流の単位時間あたりの変化量増加量に比べて大きくなる。これにより、第1の制御信号CONT1が第2の電圧レベルHである割合デューティ比が図3bの場合に比べて小さくなる。ここで、本実施形態においては、図3に示すように、第1遅延時間T1および第2遅延時間T2は同じ時間として設定している。従って、図3aに示すように、誘導負荷5の飽和電流の半分の値より小さい値を導通電流の基準値REFとしている場合には、付勢状態における導通電流の基準値REFからのオーバーシュート量が還流状態における導通電流の基準値REFからのアンダーシュート量よりも多くなる。また、図3cに示すように、誘導負荷5の飽和電流の半分の値より大きい値を導通電流の基準値REFとしている場合には、還流状態における導通電流の基準値REFからのアンダーシュート量が付勢状態における導通電流の基準値REFからのオーバーシュート量よりも多くなる。なお、図3bに示すように、誘導負荷5の飽和電流の半分の値を導通電流の基準値REFとしている場合には、アンダーシュート量およびオーバーシュート量が等しくなり、付勢状態および還流状態の切り替わりの周期が他の場合に比べて最も短くなる。そこで、例えば、遅延部22を、第1遅延時間T1および第2遅延時間T2をそれぞれ変更可能に構成してもよい。例えば、遅延部22は、Dフリップフロップ回路等の所定のクロック信号に応じて出力を切り替える回路により構成され、当該クロック信号の周波数を変更可能に構成してもよい。このように、誘導負荷5とスイッチング素子とによる時定数および/または電流指令値TQ導通電流の基準値REFに応じて遅延部22においてクロック信号の周波数を変更することにより、第1遅延時間T1および第2遅延時間T2をそれぞれ変更可能に構成することができる。また、電流指令値TQが予め決まっている場合には、第1遅延時間T1および第2遅延時間T2を異なる時間に予め設定しておいてもよい。例えば、遅延部22は第1遅延時間T1の間、入力された信号を遅らせる第1遅延素子および第2遅延時間T2の間、入力された信号を遅らせる第2遅延素子と、第1および第2比較出力信号COMP1,COMP2を第1遅延素子および第2遅延素子の何れかに入力させる切替スイッチとを有し、第1電流検出値VOUT1または第2電流検出値VOUT2が導通電流の基準値REF以上である場合に第1比較出力信号COMP1または第2比較出力信号COMP2を第1遅延素子に入力させ、第1電流検出値VOUT1または第2電流検出値VOUT2が導通電流の基準値REF未満である場合に第1比較出力信号COMP1または第2比較出力信号COMP2を第2遅延素子に入力させることとしてもよい。このように、第1遅延素子および第2遅延素子の遅延成分を異ならせることにより、第1遅延時間T1と第2遅延時間T2とを異ならせることができる。以上のように、飽和電流と導通電流の基準値指令値REFとの関係が予め分かっている場合には、導通電流の基準値REFに応じて各遅延時間T1,T2をそれぞれ調整することにより、導通電流の出力波形をより適正に調整することができる。具体的には、導通電流の基準値REFが図3aに示すような微小電流の場合飽和電流の半分の値未満の場合も同様には、付勢状態における遅延時間すなわち第2遅延時間T2を還流状態における遅延時間すなわち第1遅延時間T1に対して短く設定するT1>T2と、付勢状態におけるオーバーシュート量が抑えられ、電流リプルの抑制に対して有効である。また、導通電流の基準値REFが図3cに示すような飽和電流付近の場合飽和電流の半分の値以上の場合も同様には、還流状態における遅延時間すなわち第1遅延時間T1を付勢状態における遅延時間すなわち第2遅延時間T2に対して短く設定するT1≦T2と、還流状態におけるアンダーシュート量が抑えられ、電流リプルの抑制に対して有効である。ただし、アンダーシュート量およびオーバーシュート量を抑え過ぎるとスイッチング周期が短くなり発振状態となり導通電流の値が安定しない場合があるため、遅延時間T1,T2の設定は、出力される導通電流の値の安定性を勘案して決定される。次に、方向指示信号DIRが第2方向を示す1値である場合について図4を用いて説明する。方向指示信号DIRが第2方向を示す1値である場合、遅延部22は、状態変化の生じ得る第2比較出力信号COMP2の状態変化時が遅延した信号を第2制御信号CONT2として出力する。この場合、第1比較出力信号COMP1は状態変化しない固定信号SCであるため、遅延部22は、第1比較出力信号COMP1と同じ波形の信号を第1制御信号CONT1として出力する。図4aに示す各信号の出力波形および対応するHブリッジ回路10の動作については、図3aに関する上記説明および図3aの信号波形において、第1電流検出値VOUT1、第1制御信号CONT1および第1比較出力信号COMP1と第2電流検出値VOUT2、第2制御信号CONT2および第2比較出力信号COMP2とを入れ替え、第1のスイッチング素子11および第2のスイッチング素子12と第3のスイッチング素子13および第4のスイッチング素子14との関係を入れ替えたものとなる。従って、この場合の第2電流検出値VOUT2の波形が誘導負荷5に流れる導通電流の波形となる。図4bおよび図4cにおいても同様である。なお、本実施形態においては、固定信号SCを第2の電圧レベルHとしたが、第1の電源部3側のスイッチング素子第1のスイッチング素子11または第3のスイッチング素子13をオフし、第2の電源部4側のスイッチング素子第2のスイッチング素子12または第4のスイッチング素子14をオンする信号である限りこれに限られず、例えば第1の電圧レベルLとしてもよい。同様に、上記したような制御が行える限り、第1および第2制御信号CONT1,CONT2、第1および第2比較出力信号COMP1,COMP2の電圧レベルを反転した信号を用いてもよい。また、本実施形態のHブリッジ回路10においては、第1の電源部3側のスイッチング素子第1のスイッチング素子11および第3のスイッチング素子13をP型のMOSトランジスタとし、第2の電源部4側のスイッチング素子第2のスイッチング素子12および第4のスイッチング素子14をN型のMOSトランジスタとしたが、上記したような制御が行える限りこれに限定されない。例えば、第1の電源部3側のスイッチング素子をN型のトランジスタとし、第2の電源部4側のスイッチング素子をP型のトランジスタとしてもよい。ただし、この場合はP型MOSトランジスタのゲート端子において電圧レベルをシフトして電源電圧より高い電圧とすることにより極性をN型に置き換え、N型MOSトランジスタのゲート端子において電圧レベルをシフトしてグランドより低い電圧とすることにより極性をP型に置き換えることにより、使用することができる。また、スイッチング素子としてはP型またはN型のMOSトランジスタ以外のトランジスタ例えばDMOSトランジスタおよびMOSトランジスタ以外のFET等により構成することができる。さらに、導通電流を検出する箇所本実施形態においては第2のスイッチング素子12および第4のスイッチング素子14以外のトランジスタは例えばIGBT等のバイポーラトランジスタであってもよい。また、本実施形態においては、第1の電源部3側のスイッチング素子と第2の電源部4側のスイッチング素子とで極性P型またはN型を変えることにより、1つの制御信号で第1の電源部3側のスイッチング素子と第2の電源部4側のスイッチング素子との間で排他的にオン動作させることとしているが、すべてのスイッチング素子をN型またはP型のトランジスタとして構成し、第1の電源部3側のスイッチング素子と第2の電源部4側のスイッチング素子との間で排他的にオン動作するような制御信号を生成する例えば第1制御信号CONT1および第2制御信号CONT2をそれぞれ2つに分岐させてそのうちの一方にインバータを入れる等こととしてもよい。また、遅延部22は、第1比較出力信号COMP1および第2比較出力信号COMP2の状態変化を所定時間遅延させることができる限り、どのような構成であってもよい。例えば、遅延部22は、上述したようなクロック信号に基づいて信号を遅延させる遅延回路であってもよいし、バッファ等の遅延素子であってもよい。また、誘導負荷駆動装置を構成する各素子が有する遅延成分を利用することとしてもよい。また、本実施形態においては第1遅延時間T1と第2遅延時間T2と2つの遅延時間に分けて説明したが、第1遅延時間T1と第2遅延時間T2とは同じ時間であってもよい。すなわち、遅延部22は、第1比較出力信号COMP1および第2比較出力信号COMP2に対して少なくとも1つの遅延成分を有していればよい。また、比較部21のコンパレータ211,212としてヒステリシス特性を有するコンパレータを用いることとしてもよい。これによりコンパレータ211,212の出力が入力信号の状態変化に対して遅延して変化するため、別途遅延部を設けないこととしたり、遅延部22の遅延時間を短く遅延素子を小さくしたりすることができる。また、本実施形態においては、第1の電源部3が第2の電源部4に比べて高い電圧となるように設定しているが、第1の電源部3が第2の電源部4に比べて低い電圧となる例えば第1の電源部3をグランドとし、第2の電源部4を電源電圧とするように設定してもよい。この場合においては、導通電流の基準値REFを第2の電源部4の電圧電源電圧を基準として設定し、第2の電源部4側のスイッチング素子のオン抵抗と当該スイッチング素子を流れる電流との積により第2の電源部4の電圧から降下した電圧を電流検出値VOUT1,VOUT2として検出する。言い換えると、本実施形態においては、第2の電源部4の電圧グランド電圧である基準電源部6を基準として導通電流の基準値REFを生成しているが、これに限られず、例えば導通電流の基準値REFを第1の電源部3の電圧例えば電源電圧を基準として設定し、第1の電源部3側のスイッチング素子のオン抵抗と当該スイッチング素子を流れる電流との積により第1の電源部3の電圧から降下した電圧を電流検出値VOUT1,VOUT2として検出しても本実施形態と同様の効果を得ることができる。<第1実施形態の変形例>次に、本発明の第1実施形態に係る誘導負荷駆動装置における変形例について説明する。本変形例の誘導負荷駆動装置が第1実施形態と異なる点は、第1実施形態における比較部21の構成図2が異なることである。図5は本発明の第1実施形態に係る誘導負荷駆動装置の変形例における比較部の概略構成を示す回路図である。本変形例において第1実施形態と同様の構成については同じ符号を付し説明を省略する。本変形例においても誘導負荷駆動装置の全体構成図1および出力波形図3および図4は第1実施形態と同様である。本変形例における比較部21Bは、コンパレータを1つだけ用いた構成である。本変形例における比較部21Bは、第1電流検出値VOUT1および第2電流検出値VOUT2が入力され、方向指示信号DIRが第1方向を示す場合に第1電流検出値VOUT1を出力し、方向指示信号DIRが第2方向を示す場合に第2電流検出値VOUT2を出力する検出値選択部216を有している。さらに、比較部21Bは、検出値選択部216で選択された第1電流検出値VOUT1または第2電流検出値VOUT2と導通電流の基準値REFとを比較するコンパレータ217を有している。すなわち、本変形例の比較部21Bは、方向指示信号DIRに応じて予め必要な電流検出値VOUT1,VOUT2を選択しておき、電流駆動に必要な電流検出値VOUT1,VOUT2のみを導通電流の基準値REFと比較するよう構成されている。さらに、比較部21Bは、コンパレータ217の出力信号と所定の電圧レベルここでは第1の電圧レベルLより高い第2の電圧レベルHに固定された固定信号SCとが入力され、方向指示信号DIRに応じてコンパレータ217の出力信号および固定信号SCの何れかを選択して第1比較出力信号COMP1を出力する第1のマルチプレクサ回路218と、コンパレータ217の出力信号と所定の電圧レベルここでは第2の電圧レベルHに固定された固定信号SCとが入力され、方向指示信号DIRに応じてコンパレータ217の出力信号および固定信号SCの何れかを選択して第2比較出力信号COMP2を出力する第2のマルチプレクサ回路219とを有している。第1のマルチプレクサ回路218と第2のマルチプレクサ回路219とは信号選択部220を構成している。具体的には、信号選択部220は、方向指示信号DIRが第1方向を示す場合に、コンパレータ217の出力に応じて第1電流検出値VOUT1が導通電流の基準値REF以上である場合に誘導負荷5の一端5Aを第2の電源部4に接続させ、第1電流検出値VOUT1が導通電流の基準値REF未満である場合に誘導負荷5の一端5Aを第1の電源部3に接続させるような信号を第1比較出力信号COMP1として出力するとともに誘導負荷5の他端5Bを第2の電源部4に接続するような固定信号SCを第2比較出力信号COMP2として出力するよう構成されている。また、信号選択部220は、方向指示信号DIRが第2方向を示す場合に、誘導負荷5の一端5Aを第2の電源部4に接続するような固定信号SCを第1比較出力信号COMP1として出力するとともにコンパレータ217の出力に応じて第2電流検出値COMP2が導通電流の基準値REF以上である場合に誘導負荷5の他端を第2の電源部4に接続させ、第2電流検出値VOUT2が導通電流の基準値REF以上である場合に誘導負荷5の他端5Bを第1の電源部3に接続させるような信号を第2制御信号COMP2として出力するよう構成されている。本変形例によっても、Hブリッジ回路10を構成する4つのスイッチング素子11,12,13,14のうち、誘導負荷5に流れる導通電流の方向が同じ場合には1つの制御信号で排他的にオンする2つのスイッチング素子をスイッチングすることにより容易に付勢状態および還流状態の切り替えを行うことができる。<第2実施形態>次に、本発明の第2実施形態に係る誘導負荷駆動装置について説明する。図6は本発明の第2実施形態に係る誘導負荷駆動装置の概略構成を示す回路図である。本実施形態において第1実施形態と同様の構成については同じ符号を付し説明を省略する。本実施形態の誘導負荷駆動装置1Bが第1実施形態と異なる点は、Hブリッジ回路10Bにおいて、第2のスイッチング素子12の主端子の一方が第2の電源部4に第1検出抵抗素子15を介して接続され、第4のスイッチング素子14の主端子の一方が第2の電源部4に第2検出抵抗素子16を介して接続されるように構成されていることである。このとき、導通電流の基準値REFを第2の電源部4の電圧グランド電圧の電圧を基準電圧とした電圧指令電圧に設定し、制御信号生成回路20は、第1電流検出値VOUT1として、その電圧が当該基準電圧である第2の電源部4を基準とした第4のスイッチング素子14と第2検出抵抗素子16との間の電圧を検出し、第2電流検出値VOUT2として、その電圧が基準電圧である第2の電源部4を基準とした第2のスイッチング素子12と第1検出抵抗素子15との間の電圧を検出するように構成されている。このように構成することにより、還流状態においても対応する検出抵抗素子15,16に導通電流が流れるため、付勢状態および還流状態の何れの状態においても導通電流の検出を有効に行うことができる。なお、本実施形態においてもスイッチング素子はMOSトランジスタに限定されないが、とりわけ、本実施形態においては、スイッチング素子のオン抵抗を必要としないため、すべてのスイッチング素子をバイポーラトランジスタで構成することも可能である。また、本実施形態においても、導通電流の基準値REFを第1の電源部3の電圧例えば電源電圧を基準として設定してもよいし、第1の電源部3が第2の電源部4に比べて低い電圧となるように設定してもよい。以上、本発明の実施形態について説明したが、本発明は上記実施形態に限定されるものではなく、その趣旨を逸脱しない範囲内で種々の改良、変更、修正が可能である。例えば、複数の上記実施形態および変形例における各構成要素を任意に組み合わせることとしてもよい。なお、本発明におけるスイッチング素子の主端子の一方が第1の電源部3または第2の電源部4に接続されるとは、両者が直接的に接続されるだけでなく間接的に接続される態様をも含むものである。すなわち、第1のスイッチング素子11および第3のスイッチング素子13と第1の電源部3とは、第1実施形態のように直接的に接続されてもよいし、例えば何らかの素子を介して間接的に接続されてもよい。また、第2のスイッチング素子12および第4のスイッチング素子14と第2の電源部4とは、第1実施形態のように直接的に接続されてもよいし、第2実施形態のように例えば何らかの素子を介して間接的に接続されてもよい。上記説明から、当業者にとっては、本発明の多くの改良や他の実施形態が明らかである。従って、上記説明は、例示としてのみ解釈されるべきであり、本発明を実行する最良の態様を当業者に教示する目的で提供されたものである。本発明の精神を逸脱することなく、その構造及び/又は機能の詳細を実質的に変更できる。"