第1配線層と、前記第1配線層に埋め込まれた第1シール導体パターンと、前記第1配線層上に形成されたエッチングストッパー層と、前記エッチングストッパー層上に形成されたビア層絶縁膜と、前記ビア層絶縁膜上に形成された配線層絶縁膜と、前記配線層絶縁膜及び前記ビア層絶縁膜を貫通しているシール溝と、前記エッチングストッパー層に互いに離間して配置されており、前記シール溝と前記第1シール導体パターンとをつなぐ複数の孔と、前記シール溝及び前記複数の孔内に埋め込まれた第2シール導体パターンと、を備え、前記シール溝の底部に位置する前記エッチングストッパー層は、前記シール溝が形成されていない領域に位置する前記エッチングストッパー層よりも薄く、前記第1シール導体パターン及び前記第2シール導体パターンにより、シールリングの少なくとも一部が形成されている半導体装置。請求項1に記載の半導体装置において、前記配線層絶縁膜は、前記ビア層絶縁膜上に直接形成されている半導体装置。請求項1又は2に記載の半導体装置において、前記シールリングの内側に位置し、前記ビア層絶縁膜に形成されたビアを備え、平面視において、前記ビアの大きさは、前記孔の大きさと同一である半導体装置。請求項3に記載の半導体装置において、前記第1配線層に形成され、前記ビアの下端に接続している第1配線と、前記配線層絶縁膜に埋め込まれ、前記ビアの上端に接続している第2配線と、を備え、前記ビアと前記第2配線は一体に形成されている半導体装置。請求項1~4のいずれか一項に記載の半導体装置において、平面視において、隣り合う前記孔の中心間距離は、前記シール溝が延伸する方向における前記孔の幅の2倍以下である半導体装置。請求項1~5のいずれか一項に記載の半導体装置において、平面視において、隣り合う前記孔の中心間距離は、前記孔の径の3/2倍以下である半導体装置。請求項1~6のいずれか一項に記載の半導体装置において、前記エッチングストッパー層は、SiN層又はSiCN層である半導体装置。第1シール導体パターンが埋め込まれた第1配線層を形成する工程と、前記第1配線層上に、エッチングストッパー膜及びビア層絶縁膜をこの順に形成し、さらに前記ビア層絶縁膜上に、配線層絶縁膜を直接形成する工程と、前記配線層絶縁膜上及び前記ビア層絶縁膜に、前記第1シール導体パターン上に位置する複数の孔を形成する工程と、前記配線層絶縁膜を選択的に除去することにより、前記配線層絶縁膜に、底面が前記複数の孔につながるシール溝を形成するとともに、前記シール溝の底部に位置する前記ビア層絶縁膜を薄くする工程と、前記シール溝の底部に位置する前記ビア層絶縁膜をマスクとして前記エッチングストッパー膜をエッチングすることにより、前記複数の孔に前記エッチングストッパー膜を貫通させるとともに、前記シール溝の底部に位置する前記ビア層絶縁膜を除去するとともに、前記シール溝の底部に位置する前記エッチングストッパー膜を薄くするか又は除去する工程と、前記複数の孔及び前記シール溝に導体を埋め込むことにより、第2導体パターンを形成する工程と、を備え、前記第1導体パターン及び前記第2導体パターンによりシールリングの少なくとも一部が形成される半導体装置の製造方法。請求項8に記載の半導体装置の製造方法において、平面視において、隣り合う前記孔の中心間距離は、前記シール溝が延伸する方向における前記孔の幅の2倍以下である半導体装置の製造方法。請求項8又は9に記載の半導体装置の製造方法において、平面視において、隣り合う前記孔の中心間距離は、前記孔の径の3/2倍以下である半導体装置の製造方法。請求項8~10のいずれか一項に記載の半導体装置の製造方法において、前記エッチングストッパー層は、SiN層又はSiCN層である半導体装置の製造方法。エッチングにより膜に開口を形成する場合、最適なエッチング条件は、開口の形状によって異なってくる。このため、同一の膜に、互いに形状が異なる複数種類の開口を形成する場合、互いの形状を最適に加工するのは非常に難しい。シールリングは溝形状を使用するのが一般的である。一方、シールリングの内側には、内部回路が形成される。内部回路において、ビア層絶縁膜には孔形状のビアが複数形成される。このため、シールリングのうちビア層絶縁膜に位置する部分を溝形状にすると、孔形状のビアと、溝形状のシールリングとを同一のエッチング工程で形成する必要が出てくる。上記で述べた理由からビア形状を最適に加工できない場合、半導体装置の歩留まりが低下する懸念がある。このため、ビア層絶縁膜にビア用の孔を形成する工程において、シールリングのような溝形状を同時に加工しないで済むようにすることが好ましい。本発明によれば、第1配線層と、前記第1配線層に埋め込まれた第1シール導体パターンと、前記第1配線層上に形成されたエッチングストッパー層と、前記エッチングストッパー層上に形成されたビア層絶縁膜と、前記ビア層絶縁膜上に形成された配線層絶縁膜と、前記配線層絶縁膜及び前記ビア層絶縁膜を貫通しているシール溝と、前記エッチングストッパー層に互いに離間して配置されており、前記シール溝と前記第1シール導体パターンとをつなぐ複数の孔と、前記シール溝及び前記複数の孔内に埋め込まれた第2シール導体パターンと、を備え、前記シール溝の底部に位置する前記エッチングストッパー層は、前記シール溝が形成されていない領域に位置する前記エッチングストッパー層よりも薄く、前記第1シール導体パターン及び前記第2シール導体パターンにより、シールリングの少なくとも一部が形成されている半導体装置が提供される。第1シール導体パターンが埋め込まれた第1配線層を形成する工程と、前記第1配線層上に、エッチングストッパー膜及びビア層絶縁膜をこの順に形成し、さらに前記ビア層絶縁膜上に、配線層絶縁膜を直接形成する工程と、前記配線層絶縁膜上及び前記ビア層絶縁膜に、前記第1シール導体パターン上に位置する複数の孔を形成する工程と、前記配線層絶縁膜を選択的に除去することにより、前記配線層絶縁膜に、底面が前記複数の孔につながるシール溝を形成するとともに、前記シール溝の底部に位置する前記ビア層絶縁膜を薄くする工程と、前記シール溝の底部に位置する前記ビア層絶縁膜をマスクとして前記エッチングストッパー膜をエッチングすることにより、前記複数の孔に前記エッチングストッパー膜を貫通させるとともに、前記シール溝の底部に位置する前記ビア層絶縁膜を除去するとともに、前記シール溝の底部に位置する前記エッチングストッパー膜を薄くするか又は除去する工程と、前記複数の孔及び前記シール溝に導体を埋め込むことにより、第2導体パターンを形成する工程と、を備え、前記第1導体パターン及び前記第2導体パターンによりシールリングの少なくとも一部が形成される半導体装置の製造方法が提供される。本発明によれば、シール溝の底部に位置するエッチングストッパー層は、シール溝が形成されていない領域に位置するエッチングストッパー層よりも薄い。このため、シール溝の下面は、シール溝が形成されていない領域に位置するエッチングストッパー層の上面と底面の間に位置している。エッチングストッパー層は、ビア層絶縁膜と比較して水分を通しにくい。このため、エッチングストッパー層に溝ではなく孔を形成しても、シールリングの機能を保つことができる。また、エッチングストッパー層に溝を形成する必要がないため、ビア層絶縁膜にビア用の孔を形成する工程において、ビア層絶縁膜のシールリングとなる部分に溝の代わりに複数の孔を形成することができる。そして、この孔の間隔を狭くすることにより、後工程におけるエッチング処理時に、これら複数の孔を繋げて溝にすることができる。従って、ビア層絶縁膜にビア用の孔を形成する工程において、シールリングのうちビア層絶縁膜に位置する部分に、溝を形成しないで済む。本発明によれば、ビア層絶縁膜にビア用の孔を形成する工程において、シールリングのうちビア層絶縁膜に位置する部分に、導体を埋め込むための溝を形成しないで済む。以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。第1の実施形態図1は、第1の実施形態に係る半導体装置10の構成を示す平面図である。半導体装置10は、内部回路12及びシールリング100を有している。シールリング100は半導体装置10の縁の全体に沿って形成されており、内部回路12の全周を囲んでいる。シールリング100は、内部回路12に水分等が浸入することを抑制している。内部回路12は、ロジック回路を含んでいるが、ロジック回路のほかにもメモリ回路及びアナログ回路の少なくとも一方を含んでいてもよい。図2は、図1のA-A ́-A ́ ́断面の一部の層を示しており、図3は、図1のB-B ́断面の一部の層を示している。図2及び図3は、互いに同一の層を示している。半導体装置10は、多層配線層を有している。この多層配線層は、図2及び図3に示すように、第1配線層絶縁膜20、エッチングストッパー層30、ビア層絶縁膜40、及び第2配線層絶縁膜50をこの順に積層した構造を有している。本実施形態において、第2配線層絶縁膜50はビア層絶縁膜40の上に直接形成されている。すなわちビア層絶縁膜40と第2配線層絶縁膜50の間には、エッチングストッパー層は形成されていない。第1配線層絶縁膜20、ビア層絶縁膜40、及び第2配線層絶縁膜50は、例えば酸化シリコンよりも誘電率が低い低誘電率膜により形成されている。この低誘電率膜は、例えばSiOC、又はこれらの多孔質膜である。これらのうち、ビア層絶縁膜40の厚さは、例えば100nm以上300nm以下であり、第2配線層絶縁膜50の厚さは、例えば100nm以上300nm以下である。なお、ビア層絶縁膜40及び第2配線層絶縁膜50が低誘電率膜で形成されている場合、この低誘電率膜の表層に形成されている変質層を介して、内部回路12に水分が浸入しやすい。このため、ビア層絶縁膜40及び第2配線層絶縁膜50には、隙間無くシールリング100を形成することが好ましい。エッチングストッパー層30は、例えばSiN又はSiCNにより形成されている。エッチングストッパー層30の厚さは、例えば10nm以上50nm以下である。第1配線層絶縁膜20には、第1シール導体パターン110が埋め込まれている。エッチングストッパー層30、ビア層絶縁膜40、及び第2配線層絶縁膜50には第2シール導体パターン120が埋め込まれている。詳細には、ビア層絶縁膜40及び第2配線層絶縁膜50にはシール溝121が形成されている。また、エッチングストッパー層30には複数の孔31が形成されている。孔31は、シール溝121の底面と、第1シール導体パターン110の上面とを繋いでいる。第2シール導体パターン120は、複数の孔31及びシール溝121に埋め込まれている。そして、エッチングストッパー層30は、シール溝121の底面に位置する部分が薄膜部32となっており、シール溝121が形成されていない部分と比較して薄くなっている。このため、図3に示すように、多層配線層の積層方向で見た場合、シール溝121の底面は、エッチングストッパー層30に入り込んでおり、エッチングストッパー層30のうちシール溝121が形成されていない部分の上面と底面の間に位置している。図2に示すように、内部回路12には、第1配線200及び第2配線220が形成されている。第1配線200は第1配線層絶縁膜20に埋め込まれており、第2配線220は第2配線層絶縁膜50に埋め込まれている。ただし、第2配線層220はエッチングストッパー層30まで到達していなければ、一部がビア層絶縁膜40に入り込んでいてもよい。また、本図において、ビア層絶縁膜40と第2配線層絶縁膜50を互いに異なる層としているが、これら2つの層は、一つの絶縁層であっても良い。第2配線220と第1配線200は、ビア210を介して互いに接続している。すなわち第2配線220はビア210の上端に接続しており、第1配線200はビア210の下端に接続している。ビア210は、第2配線220と一体に形成されている。すなわち、ビア210は第1シール導体パターン110と同一工程で形成されており、第2配線220及びビア210は、シール溝121と同一工程で形成されている。なお、孔31の径は、ビア210の径の例えば0.7倍以上1.5倍以下である。好ましくは、ビア210の幅は、孔31の幅に等しい。なお、図2及び図3に示す断面構造は、半導体装置10の多層配線層の一部の層を示している。すなわち半導体装置10の多層配線層では、エッチングストッパー層30、ビア層絶縁膜40、及び第2配線層絶縁膜50が必要な層数に達するまで繰り返し形成されている。ただし、複数のビア層絶縁膜40は互いに同一の厚さである必要はなく、また複数の第2配線層絶縁膜50も互いに同一の厚さである必要もない。さらに、複数のエッチングストッパー層30も互いに同一の厚さである必要もない。図4は、エッチングストッパー層30の形状を示す平面図である。エッチングストッパー層30のうちシール溝121と重なる部分は、薄膜部32となっている。エッチングストッパー層30には、複数の孔31が形成されている。シール溝121の幅方向で見た場合、複数の孔31は、シール溝121が延伸する方向に沿って一列に並んでいる。そして、隣り合う孔31の中心間距離L1は、シール溝121が延伸する方向における孔31の幅孔31の径Wの2倍以下、好ましくは3/2倍以下である。また隣り合う孔31の中心間距離L1は、例えば100nm以上200nm以下である。図5及び図6の各図は、図2~図4に示した半導体装置の製造方法を示す断面図である。まず、図5aに示すように、第1配線層絶縁膜20を形成する。第1配線層絶縁膜20は、例えば半導体基板図示せず上に形成される。この半導体基板には、トランジスタなどの素子が形成されている。また、第1配線層絶縁膜20と半導体基板版の間には、少なくとも一つの配線層が形成されていても良い。次いで、第1配線層絶縁膜20に第1シール導体パターン110を埋め込むための溝、及び第1配線200を埋め込むための溝を形成する。次いで、これらの溝内及び第1配線層絶縁膜20上に金属膜、例えば銅膜を形成する。次いで、第1配線層絶縁膜20上に位置する金属膜を、CMP法を用いて除去する。これにより、第1シール導体パターン110及び第1配線200が形成される。次いで、第1シール導体パターン110上、第1配線200上、及び第1配線層絶縁膜20上に、エッチングストッパー層30、ビア層絶縁膜40、及び第2配線層絶縁膜50をこの順に形成する。エッチングストッパー層30、ビア層絶縁膜40、及び第2配線層絶縁膜50は、例えばCVD法により形成される。次いで図5bに示すように、第2配線層絶縁膜50上にレジストパターン60を形成し、レジストパターン60をマスクとして、第2配線層絶縁膜50及びビア層絶縁膜40をエッチングする。このとき、エッチングストッパー層30はエッチングストッパーとして機能する。これにより、第2配線層絶縁膜50及びビア層絶縁膜40には、複数の孔52及び孔42が形成される。孔52は、エッチングストッパー層30に孔31を形成するための孔であり、シールリング100が形成される領域に位置している。隣り合う孔52の中心間距離は、シール溝121が延伸する方向における孔52の幅孔52の径の2倍以下である。または、隣り合う孔52の中心間距離は、例えば100nm以上200nm以下である。孔42は、ビア210を形成するための孔であり、第1配線200上に位置している。その後、レジストパターン60を除去する。次いで図6aに示すように、第2配線層絶縁膜50上にレジストパターン62を形成する。レジストパターン62は、第2配線層絶縁膜50のうち第2配線220が埋め込まれる領域、及びシール溝121が形成される領域それぞれに開口を有している。次いで、レジストパターン62をマスクとして、第2配線層絶縁膜50をエッチングする。これにより、第2配線層絶縁膜50には溝54及びシール溝121が形成される。溝54は第2配線220が埋め込まれるための溝であり、平面視で孔42と重なっている。上記したように、中心間距離は、シール溝121が延伸する方向における孔52の幅孔52の径の2倍以下である。または、隣り合う孔52の中心間距離は、例えば100nm以上200nm以下である。このため、シール溝121を形成するとき、ビア層絶縁膜40のうち孔52の間に位置する部分はエッチングされ、薄くなる。この工程において、ビア層絶縁膜40のうち孔52の間に位置する部分の厚さは、例えば50nm以下になる。その後、レジストパターン62を除去する。次いで図6bに示すように、第2配線層絶縁膜50及びビア層絶縁膜40をマスクとして、エッチングストッパー層30をエッチングする。これにより、孔42の底部に位置するエッチングストッパー層30は除去され、孔42の底部に第1配線200が露出する。また、孔52の底部に位置するエッチングストッパー層30も除去され、孔31が形成される。またこのエッチング処理により、ビア層絶縁膜40もうち孔52の間に位置する部分も除去される。この結果、エッチングストッパー層30のうち孔31の間に位置する部分もエッチングされ、薄膜部32が形成される。その後、孔31、シール溝121、孔42、及び溝54それぞれの中、及び第2配線層絶縁膜50上に導電膜、例えば銅膜を形成する。次いで、第2配線層絶縁膜50上に位置する導電膜を、CMP法を用いて除去する。これにより、第2シール導体パターン120、ビア210、及び第2配線220が形成される図2を参照。次に、本実施形態の作用及び効果について説明する。本実施形態によれば、エッチングストッパー層30のうちシール溝121の底部に位置する部分は、エッチングストッパー層30のうちシール溝121が形成されていない領域に位置する部分よりも薄く、薄膜部32となっている。このため、シール溝121の下面は、エッチングストッパー層30の中に入り込む形になる。エッチングストッパー層30は、ビア層絶縁膜40と比較して水分が浸入しにくい。従って、シールリング100のうちエッチングストッパー層30に位置する部分が溝形状になっておらず、ドット状になっていても、シールリング100のシール機能は維持される。また、ビア層絶縁膜40にビア用の孔42を形成する工程において、ビア層絶縁膜40のうちシールリング100となる部分に、溝ではなく複数の孔52を形成している。これら複数の孔52は、最終的には繋がって溝となる。従って、ビア層絶縁膜40にビア用の孔42を形成する工程において、ビア層絶縁膜40のうちシールリング100となる部分に、導体を埋め込むための溝を形成しないで済む。このため、孔42と孔52を高い歩留まりで形成することができる。例えば、ビア層絶縁膜40のうちシールリング100となる部分に溝を形成する場合、この溝は、孔42と比較して形成されにくい。このため、溝を十分に形成する条件は、孔42に対してはオーバーエッチング条件となってしまう。この場合、孔42を形成するときに孔42がエッチングストッパー層30を貫通してしまい、これにより、第1配線200を構成する金属例えば銅がスパッタリングされて孔42の側壁に付着する可能性が出てくる。この場合、ビア210の埋設不良が生じる。また、エッチング時間が長くなると、多くの付着物が生成してしまう。この付着物はエッチングを阻害するため、エッチング時間がさらに長くなってしまう。また、エッチング時間が長くなると、これに耐えるようにするためにレジストパターンを厚くする必要が出てくる。しかし、レジストパターンを形成するときの解像度は、レジストパターンの膜厚が厚くなるにつれて低下する。このため、微細化を進めるためには、エッチング時間を長くすることはできない。本実施形態では、このような問題が生じることを抑制できる。第2の実施形態図7及び図8は、第2の実施形態に係る半導体装置の製造方法を示す断面図である。この半導体装置の製造方法では、図7aに示すように、孔42及び孔52を形成する工程第1の実施形態における図5bまでは、第1の実施形態と同様である。孔42及び孔52を形成した後、図7bに示すように、第2配線層絶縁膜50上にレジストパターン62を形成する。レジストパターン62は、第1の実施形態と同様である。次いで、レジストパターン62をマスクとして、第2配線層絶縁膜50をエッチングする。これにより、第2配線層絶縁膜50には溝54及びシール溝121が形成される。また、シール溝121を形成するとき、ビア層絶縁膜40のうち孔52の間に位置する部分の全部がエッチングされて除去される。その後、レジストパターン62を除去する。次いで図8aに示すように、第2配線層絶縁膜50及びビア層絶縁膜40をマスクとして、エッチングストッパー層30をエッチングする。これにより、孔42の底部に位置するエッチングストッパー層30は除去され、孔42の底部の全面に第1配線200が露出する。また、シール溝121の底部に位置するエッチングストッパー層30も除去される。このため、シール溝121の底面の全域に、第1シール導体パターン110が露出する。次いで図8bに示すように、シール溝121に第2シール導体パターン120を埋め込むとともに、孔42及び溝54に、ビア210及び第2配線220を埋め込む。この工程は、第1の実施形態と同様である。本実施形態によっても、第1の実施形態と同様の効果を得ることができる。また、シール溝121にはエッチングストッパー層30がないため、第1シール導体パターン110と第2シール導体パターン120の界面から水分が浸入することをさらに抑制できる。第3の実施形態図9は、第3の実施形態に係る半導体装置の構成を示す断面図である。図10は、図9に示した半導体装置におけるエッチングストッパー層30のレイアウトを示す平面図であり、第1の実施形態における図4に対応している。図9は、図10のC-C ́断面を示しており、第1の実施形態における図3に対応している。本実施形態に係る半導体装置は、孔31のレイアウトを除いて、第1の実施形態に係る半導体装置と同様の構成である。本実施形態において、孔31は、シール溝121が延伸する方向図10における左右方向に沿って延伸する列を複数列本図に示す例では2列形成している。互いに隣り合う列に属する孔31は、シール溝121が延伸する方向でみた場合に互い違いに配置されている。また、シール溝121の幅方向図10における上下方向で見た場合、隣り合う列の中心の間隔L2は、孔31の幅孔31の径の2倍以下、好ましくは3/2倍以下、例えば100nm以上200nm以下である。本実施形態によっても、第1の実施形態と同様の効果を得ることができる。また、シール溝121の幅、すなわちシールリング100の幅を広げることができる。また、シール溝121において、孔31、すなわちエッチングストッパー層30がない領域が千鳥状に配置されている。このため、第1シール導体パターン110と第2シール導体パターン120の界面から水分が浸入することをさらに抑制できる。以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。