"n型窒化物系半導体層と、前記n型窒化物系半導体層の表面上に形成され、Siからなる第1金属層とAlからなる第2金属層とを有するオーミック電極層と、前記オーミック電極層の前記n型窒化物系半導体層とは反対側に形成されたAuからなる第3金属層を有するパッド電極層と、前記オーミック電極層と前記パッド電極層との間に形成されたバリア層とを含むn側電極とを備える、窒化物系半導体発光素子。前記オーミック電極層は、前記Siからなる第1金属層および前記Alからなる第2金属層に加えて、Pdからなる第4金属層をさらに有し、前記オーミック電極層は、前記n型窒化物系半導体層の表面に近い側から前記Siからなる第1金属層、前記Pdからなる第4金属層および前記Alからなる第2金属層がこの順に積層されている、請求項1に記載の窒化物系半導体発光素子。前記バリア層の厚みは、前記オーミック電極層の前記Alからなる第2金属層、および、前記パッド電極層の前記Auからなる第3金属層の各々の厚みよりも小さい、請求項1または2に記載の窒化物系半導体発光素子。前記バリア層は、PdまたはPtからなる第5金属層により構成されている、請求項1~3のいずれか1項に記載の窒化物系半導体発光素子。前記パッド電極層は、前記Auからなる第3金属層に加えて、Tiからなる第6金属層とAuからなる第7金属層とをさらに有し、前記パッド電極層は、前記バリア層の表面に近い側から前記Auからなる第3金属層、前記Tiからなる第6金属層および前記Auからなる第7金属層がこの順に積層されている、請求項1~4のいずれか1項に記載の窒化物系半導体発光素子。前記オーミック電極層は、前記n型窒化物系半導体層の表面に接触する前記Siからなる第1金属層と、前記第1金属層の前記n型窒化物系半導体層とは反対側の表面に接触するPdからなる第4金属層と、前記第4金属層の前記第1金属層とは反対側の表面に接触する前記Alからなる第2金属層とによって構成されており、前記バリア層は、前記第2金属層の前記第4金属層とは反対側の表面に接触するPdからなる第5金属層により構成されており、前記パッド電極層は、前記第5金属層の前記第2金属層とは反対側の表面に接触する前記Auからなる第3金属層と、前記第3金属層の前記第5金属層とは反対側の表面に接触するTiからなる第6金属層と、前記第6金属層の前記第3金属層とは反対側の表面に接触するとともに前記n側電極の最表面を形成するAuからなる第7金属層とによって構成されている、請求項1~5のいずれか1項に記載の窒化物系半導体発光素子。ここで、一般的に、Au-Sn半田などの融着層を介して半導体レーザ素子のn側電極を基台サブマウントに接合して半導体レーザ装置を製造する場合がある。この場合、融着層を溶融させるために約200°C~約400°Cの加熱プロセスを経て、n側電極は基台に接合される。また、加熱プロセスにおける熱処理温度によっては、溶融した融着層たとえばAuやSnなどがn側電極内に拡散することが知られている。したがって、上記特許文献1に開示された窒化物系半導体レーザ素子が有するn側電極においても、溶融した融着層がn側電極内に拡散すると考えられる。しかしながら、このn側電極の層構造では、溶融した融着層の成分AuやSnなどがパッド電極層内のAu層に拡散し、さらには、パッド電極層内に留まることなくTi層および非晶質Si層を越えてオーミック電極層にまで拡散する虞がある。この場合、オーミック電極層を構成する材料組成が変質を起こすことに起因して、オーミック電極層が有するオーミック性が劣化するという問題点がある。オーミック性が劣化した場合、n側電極の抵抗値が上昇を来たす。その結果、窒化物系半導体レーザ素子の動作電圧の上昇につながる。この発明は、上記のような課題を解決するためになされたものであり、この発明の1つの目的は、接合時の加熱プロセスに起因して電極層が有するオーミック性が劣化するのを抑制することが可能な窒化物系半導体発光素子を提供することである。以下、本発明の実施形態を図面に基づいて説明する。まず、図1~図3を参照して、本発明の一実施形態による青紫色半導体レーザ素子100の構造について説明する。なお、青紫色半導体レーザ素子100は、本発明の窒化物系半導体発光素子の一例である。青紫色半導体レーザ素子100は、図1に示すように、約100μmの厚みを有するn型GaN基板1と、n型GaN基板1の上面C2側上に形成された活性層12を含む半導体素子層10とを備えている。半導体素子層10は、発振波長が約405nm帯を有する窒化物系半導体からなる。また、青紫色半導体レーザ素子100では、半導体素子層10の上面C2側上にp側パッド電極21が形成されるとともに、n型GaN基板1の下面1aC1側上にn側電極22が形成されている。なお、n型GaN基板1は、本発明のn型窒化物系半導体層の一例である。また、下面1aは、本発明のn型窒化物系半導体層の表面の一例である。半導体素子層10においては、n型GaN基板1の主表面上に、約2μmの厚みを有するn型AlGaNからなるn型クラッド層11が形成されている。n型クラッド層11の上面上には、多重量子井戸MQW構造を有する活性層12が形成されている。この活性層12は、各々が約30nmの厚みを有するとともにアンドープGaInNからなる4つの障壁層図示せずと、各々が約7nmの厚みを有するとともにアンドープGaInNからなる3つの井戸層図示せずとが交互に積層されている。活性層12の上面上には、約0.5μmの厚みを有するMgドープのp型AlGaNからなるp型クラッド層13が形成されている。p型クラッド層13は、共振器の延びる方向A方向に沿ってストライプ状細長状に延びる約1.5μmの幅を有する凸部13aと、凸部13aの幅方向B方向の両側B1側およびB2側の約80nmの厚みを有する平坦部13bとを有している。また、p型クラッド層13の凸部13a上には、約3nmの厚みを有するアンドープGaInNからなるp側コンタクト層14が形成されている。このp側コンタクト層14とp型クラッド層13の凸部13aとによって、約1.5μmの幅を有してA方向にストライプ状に延びるリッジ部3が構成されている。また、リッジ部3により、青紫色半導体レーザ素子100の光導波路が構成されている。また、p型クラッド層13の凸部13aの両側面上、平坦部13bの上面上およびp側コンタクト層14の両側面上には、約0.3μmの厚みを有するSiO2からなる電流ブロック層20が形成されている。また、電流ブロック層20は、リッジ部3の上面p側オーミック電極18の上面を露出するように形成されている。また、p側コンタクト層14の上面上には、p側コンタクト層14に近い側から順に、Pd層、Pt層およびAu層からなるp側オーミック電極18が形成されている。p側オーミック電極18の上面上と電流ブロック層20の上面上とには、p側オーミック電極18に近い側から順に、約0.1μmの厚みを有するTi層と、約0.1μmの厚みを有するPd層と、約3μmの厚みを有するAu層とからなるp側パッド電極21が形成されている。また、n型GaN基板1の下面1a上には、p側パッド電極21と略同じ形状を有するn側電極22が形成されている。ここで、本実施形態では、図2に示すように、n側電極22は、n型GaN基板1に近い側から順に、オーミック電極層30とバリア層35とパッド電極層40とが積層された構造を有している。以下に、各金属層電極層の構成および役割について述べる。オーミック電極層30は、n型GaN基板1の下面1aに近い側から順に、約8nmの厚みを有する非晶質アモルファスSiからなるSi層31と、約6nmの厚みを有するPdからなるPd層32と、約14nmの厚みを有するAlからなるAl層33とが積層されている。なお、Si層31、Pd層32およびAl層33は、それぞれ、本発明の第1金属層、第4金属層および第2金属層の一例である。Si層31は、n型GaN基板1の下面1aとの界面に接触する層状膜状の金属層であり、n側電極22がn型GaN基板1との良好なオーミック接触を得るために設けられている。また、Si層31は、図3に示すように、n側電極22の下面22aをAu-Sn半田などからなる融着層51を介してサブマウント50の上面50aの所定領域に接合する際の加熱プロセスに伴う熱影響から青紫色半導体レーザ素子100を保護する役割も有している。一方、Al層33は、加熱プロセスに起因してSi層31がn型GaN基板1の下面1aに沿って厚みを薄くしながら周囲に拡散してSi層31のオーミック性が損われつつある場合であっても、Al層33が有するオーミック性によってオーミック電極層30がn型GaN基板1との良好なオーミック接触を維持することを目的として設けられている。なお、Al層33は、約11nm以上約17nm以下の範囲の厚みを有していればよい。Pd層32は、Si層31とAl層33とを確実に接合するために設けられている。また、加熱プロセスの際に層状膜状のSi層31が厚みを薄くしながら周囲に拡散しつつある場合であっても、Pd層32は、微視的に見て、その一部が、層状態膜状態が部分的に途切れたSi層31の隙間部分からn型GaN基板1の下面1aに到達することにより、n型GaN基板1と部分的に接触する性質を有している。つまり、Pd層32は、Si層31を覆いながらPd層32の一部がn型GaN基板1の下面1aに接合することも可能であるので、Pd層32は、厚みの薄いSi層31とn型GaN基板1の下面1aとの接合状態を維持する役割を有している。また、本実施形態では、Pd層32は、約6nmの非常に小さい厚みを有している。ここで、Pd層32は、厚みの増加とともに反射率が増加する性質を有する。たとえば、Pd層32が、本実施形態とは異なり数十nm以上数百nm以下の厚みを有して厚膜状態で形成された場合、活性層12により発せられた光がn型クラッド層11、n型GaN基板1およびアモルファスのSi層31を順次透過してPd層32に達した際に、Si層31とPd層32との界面で反射した反射光が再びSi層31に照射される状況が生じる。ここで、真空蒸着法などの形成方法により形成されたSi層31は、Pd層32と接する側の界面がダングリングボンドを有する状態他の原子と結合しない未結合手を有する状態となっている。また、このダングリングボンドは、強い光の照射作用に伴って増加する欠陥密度が増加する性質を有しており、ダングリングボンドの増加が、Si層31の導電率電気伝導度の低下をもたらすことが知られている。したがって、Pd層32の厚みを極力小さく薄く形成することによって、Pd層32の反射率が低減されるのでダングリングボンドは増加しにくい。このような理由から、Pd層32の厚みを薄くして、オーミック電極層30におけるSi層31の導電率が低下しにくいように構成されている。また、図2に示すように、バリア層35はPdからなる金属層であり、約1.5nmの厚みを有している。バリア層35は、オーミック電極層30とパッド電極層40とを層構造レベルで確実に分離するために設けられている。つまり、青紫色半導体レーザ素子100をサブマウント50図3参照の上面50aに接合する加熱プロセス時に、溶融した融着層51図3参照に含まれる金属成分AuやSnなどが、後述するAuを主体とするパッド電極層40を介してオーミック電極層30側に拡散することが防止されるかまたは抑制されるように構成されている。本実施形態では、Pdからなるバリア層35によって、オーミック電極層30が有するオーミック性が維持されている。なお、Pdからなるバリア層35は、約0.1nm以上約1.5nm以下の範囲の厚みを有していればよい。したがって、Pdからなるバリア層35の厚み約1.5nmは、オーミック電極層30のAl層33の厚み約14nmよりも小さい。なお、Pdからなるバリア層35は、本発明の第5金属層の一例である。なお、図2においてはn側電極22を構成する各金属層の厚みをより忠実に図示しているが、図1および図3においては、図示の都合上、n側電極22の大まかな構成のみが把握できるように各金属電極層を図示している。また、図2に示すように、パッド電極層40は、バリア層35の下面35aに近い側から順に、約17nmの厚みを有するAuからなるAu層41と、約23nmの厚みを有するTiからなるTi層42と、約300nmの厚みを有するAuからなるAu層43とが積層されている。したがって、バリア層35の厚み約1.5nmは、パッド電極層40のAu層41の厚み約17nmよりも小さい。また、Ti層42は、パッド電極層40の最表層となるAu層43と融着層51図3参照とが所定の熱処理温度の条件下で接触する際に、融着層51に含まれる金属成分AuやSnなどがAu層43に拡散した後にオーミック電極層30と接触するAu層41にまで到達することを抑制するために設けられている。したがって、Ti層42も、バリア機能を有する金属層である。また、最表層のAu層43は、サブマウント50への接合時に融着層51に含まれる金属成分との共晶反応を図る目的で形成されており、約300nm以上約1μm以下の範囲の厚みを有していてもよい。なお、下面35aは、本発明のバリア層の表面の一例である。また、Au層41、Ti層42およびAu層43は、それぞれ、本発明の第3金属層、第6金属層および第7金属層の一例である。このように、本実施形態では、n型GaN基板1の下面1aからn側電極22の下面22aに向かって、オーミック電極層30としてのSi層31、Pd層32およびAl層33、Pdからなるバリア層35、および、パッド電極層40としてのAu層41、Ti層42およびAu層43がこの順に積層されるとともに、各々の金属電極層が互いに接触した状態でn側電極22が構成されている。なお、下面22aは、本発明のn側電極の最表面の一例である。また、青紫色半導体レーザ素子100は、図1に示すように、共振器の延びる方向A方向の両端部に、n型GaN基板1の主表面上面に対して略垂直な一対の共振器端面100aが形成されている。一対の共振器端面100aには、製造プロセスにおける端面コート処理により、AlN膜やAl2O3膜などからなる誘電体多層膜図示せずが形成されている。ここで、誘電体多層膜は、GaN,AlN、BN,Al2O3、SiO2、ZrO2、Ta2O5、Nb2O5、La2O3、SiN、AlONおよびMgF2や、これらの混成比の異なる材料であるTi3O5やNb2O3などからなる多層膜を用いることができる。このようにして、青紫色半導体レーザ素子100が構成されている。次に、図1、図2および図4を参照して、本発明の一実施形態による青紫色半導体レーザ素子100の製造プロセスについて説明する。まず、図4に示すように、有機金属気相成長MOCVD法を用いて、n型GaN基板1の上面C2側上に、n型クラッド層11、活性層12、p型クラッド層13、p側コンタクト層14およびp側オーミック電極18を順次積層する。その後、フォトリソグラフィを用いてp側オーミック電極18の上面上にマスク図示せずをパターニングした後、マスクから露出するp側オーミック電極18と下部のp側コンタクト層14およびp型クラッド層13の一部の領域をエッチングすることによりリッジ部3を形成する。その後、リッジ部3上に残されたマスクを除去する。その後、プラズマCVD法または真空蒸着法などを用いて、p型クラッド層13の凸部13a以外の平坦部13bの上面上、p側オーミック電極18の上面上、および、リッジ部3の両側面を連続的に覆うように電流ブロック層20を形成する。その後、真空蒸着法およびリフトオフ法を用いて、電流ブロック層20上および電流ブロック層20が形成されていないp側オーミック電極18上に、p側パッド電極21を形成する。この後、図4に示すように、n型GaN基板1が所定の厚みを有するようにn型GaN基板1の下面1a側を研磨し、研磨によるダメージ層をドライエッチングにより除去した後、真空蒸着法およびリフトオフ法を用いて、n型GaN基板1の下面1aC1側上にn型GaN基板1に接触するようにn側電極22を形成する。ここで、本実施形態の製造プロセスでは、まず、図2に示すように、約30°Cに保持された真空中において、真空蒸着法を用いて、n型GaN基板1の下面1a上に約8nmの厚みを有するSi層31を蒸着する。Si層31は、真空蒸着法により形成されるので、非晶質アモルファスSiとして成膜される。その後、Si層31を覆うように、約6nmの厚みを有するPd層32を蒸着する。その後、Pd層32を覆うように、約14nmの厚みを有するAl層33を蒸着する。このようにしてオーミック電極層30を形成する。その後、真空蒸着法を用いて、オーミック電極層30の下面上に、約1.5nmの厚みを有するPdからなるバリア層35を形成する。その後、バリア層35の下面35a上に、約17nmの厚みを有するAu層41と、約23nmの厚みを有するTi層42と、約300nmの厚みを有するAu層43とをこの順に蒸着してパッド電極層40を形成する。これにより、オーミック電極層30の下面上に、バリア層35とパッド電極層40とが積層されたn側電極22が形成される。このようにして、図4に示したウェハ状態の青紫色半導体レーザ素子100が形成される。その後、所定の共振器長を有するようにウェハをB方向に沿ってバー状に劈開する。さらに、図4に示すように、二点鎖線195で示した位置で共振器の延びる方向A方向図1参照に沿って素子分割チップ化を行う。このようにして、青紫色半導体レーザ素子100のチップ図1参照が形成される。本実施形態では、上記のように、n側電極22において、オーミック電極層30とパッド電極層40との間に、Pdからなるバリア層35が形成されている。これにより、青紫色半導体レーザ素子100において、n側電極22を融着層51を介してサブマウント50に接合する際、加熱プロセスにより溶融したAuやSnなどの融着層51の成分がパッド電極層40内に拡散したとしても、オーミック電極層30とパッド電極層40との間にバリア層35が形成されているので、溶融した融着層51の成分がバリア層35を越えてオーミック電極層30にまで拡散することが抑制される。この結果、接合時の加熱プロセスに起因してオーミック電極層30が有するオーミック性が劣化するのを抑制することができる。また、本実施形態では、オーミック電極層30は、n型GaN基板1の下面1aに近い側から非晶質SiからなるSi層31、Pd層32およびAl層33がこの順に積層されている。これにより、Si層31とAl層33とを、Pd層32を用いて確実に結び付ける接合することができる。これにより、オーミック電極層30において、Si層31とAl層33とが互いに剥れることを抑制することができる。また、Si層31とAl層33との導通状態が確実となるので、オーミック電極層30の抵抗値が増大することを効果的に抑制することができる。また、本実施形態では、バリア層35の厚み約1.5nmは、オーミック電極層30のAl層33の厚み約14nm、および、パッド電極層40のAu層41の厚み約17nmよりも小さい。これにより、バリア層35の厚みが小さい分、バリア層35の厚み方向の抵抗値を減少させることができる。したがって、バリア層35が有するバリア機能を維持しつつ、n側電極22内でのオーミック電極層30およびパッド電極層40に対するバリア層35の抵抗の影響を極力抑えることができる。また、本実施形態では、バリア層35は、Pdからなる金属層により構成されている。これにより、加熱プロセスに起因してパッド電極層40内に拡散した融着層51の成分が、Pdからなるバリア層35を越えてオーミック電極層30にまで拡散することを効果的に抑制することができる。また、本実施形態では、パッド電極層40は、バリア層35の下面35aに近い側からAu層41、Ti層42およびAu層43がこの順に積層されている。これにより、パッド電極層40をAuなどの単一の金属層単層によって構成する場合と異なり、Au層41とAu層43との間に配置されたTi層42によって、Au層43に拡散した融着層51の成分を、Au層41側に拡散させにくくすることができる。たとえ、融着層51の成分がAu層41に拡散したとしても、拡散量を微量に抑えることができるので、バリア層35が有するバリア機能をより有効に作用させることができる。また、本実施形態では、n型GaN基板1の下面1aからn側電極22の下面22a最表面に向かって、オーミック電極層30としてのSi層31、Pd層32およびAl層33、Pdからなるバリア層35、および、パッド電極層40としてのAu層41、Ti層42およびAu層43をこの順に積層するとともに、各々の金属層を互いに接触させた状態でn側電極22を構成している。つまり、Si層31、Pd層32およびAl層33によってオーミック性が確実に維持されるオーミック電極層30を構成し、Au層41、Ti層42およびAu層43によって加熱プロセスに起因して拡散する融着層51の成分をオーミック電極層30側に拡散させにくいパッド電極層40を構成している。そして、Al層33とAu層41とに接触するバリア層35を設けているので、融着層51の成分をパッド電極層40側からオーミック電極層30側に確実に拡散させないように構成している。これにより、n側電極22のオーミック性が劣化することが効果的に抑制されるので、動作電圧が上昇しにくい青紫色半導体レーザ素子100を確実に得ることができる。次に、図1、図2、図5および図6を参照して、上記した実施形態の効果を確認するために行った比較例との対比による実験1について説明する。この実験1では、上記した実施形態に対応する実施例としてのn側電極22図1参照を作製するとともに、実施例に対する比較例としてのn側電極を作製して、それぞれのn側電極が有するオーミック性を調べた。なお、実験1については、n側電極が本発明のオーミック電極層とパッド電極層との間にバリア層が設けられている構成を前提としており、その上で、本発明のオーミック電極層を複数の金属層を積層した多層構造3層構造で構成した場合に、加熱プロセスにおける熱処理温度が、多層構造を有するオーミック電極層のオーミック性にどの程度影響するのかを検証した。そして、得られた実験結果に基づいて、本発明のn側電極の評価を行った。以下に示す実施例および比較例におけるn側電極では、共に、バリア層を形成した状態で、オーミック電極層の層構造を異ならせた試料を作製した。まず、上記した実施形態に対応する実施例としてのn側電極22の形成については、図2に示すように、予め表面研磨およびエッチング処理を行うことにより表面が清浄化されたn型GaN基板1を準備した。そして、まず、真空蒸着法を用いて、n型GaN基板1の上面上に、アモルファスSiからなるSi層31、Pd層32およびAl層33をこの順に積層して3層構造のオーミック電極層30を形成した。各層の厚みは、n型GaN基板の上面に近い側から順に、8nmSi層31/6nmPd層32/14nmAl層33とした。その後、オーミック電極層30の上面上に、約1.5nmの厚みを有するPdからなるバリア層35を形成した。そして、バリア層35の上面上に、Au層41、Ti層42およびAu層43をこの順に積層して3層構造を有するパッド電極層40を形成した。各層の厚みは、バリア層35の上面に近い側から順に、17nmAu層41/23nmTi層42/300nmAu層43とした。なお、実験1のために、合計5サンプルサンプルA1、A2、A3、A4およびA5のn側電極22を用意した。また、上記実施例に対する比較例としてのn側電極の形成については、n型GaN基板の上面上に、Al層のみからなる単層のオーミック電極層、Pd層からなるバリア層およびAu層のみからなる単層のパッド電極層をこの順に積層して3層構造を有するn側電極を形成した。ここで、各層の厚みは、n型GaN基板に近い側から順に、6nmAl層/10nmPd層/600nmAu層とした。ここで、オーミック電極層をAlの単層としているため、バリア層の厚みを、実施例1.5nmよりもはるかに厚い10nmとして構成した。また、比較例としてのn側電極についても、合計5サンプルサンプルB1、B2、B3、B4およびB5を用意した。そして、上記実施例および比較例として作製したn側電極を用いて、電極作製後に加えられた熱処理温度毎の電極の電流-電圧特性I-V特性を調べた。具体的には、サンプルA1およびB1に対して100°Cでの熱処理加熱処理を10分間行い、サンプルA2およびB2には200°Cでの熱処理を10分間行い、サンプルA3およびB3には250°Cでの熱処理を10分間行った。同様に、サンプルA4およびB4には300°Cでの熱処理を10分間行い、サンプルA5およびB5には400°Cでの熱処理を10分間行った。そして、加熱処理後の各々のサンプルについて、I-V特性を調べた。なお、電流-電圧特性は、半導体特性測定器の1つである半導体パラメータアナライザ電気特性評価装置を用いて測定した。この結果、図6に示すように、比較例では、電極形成後のn側電極に対して100°Cでの熱処理加熱処理を10分間行ったサンプルB1では、オーミック性を有するI-V特性が得られた。一方、200°Cおよび250°Cでの熱処理を10分間行ったサンプルB2およびB3では、I-V特性は非オーミック性を有していた。また、300°Cおよび400°Cでの熱処理を10分間行ったサンプルB4およびB5では、電圧を印加してもn側電極に電流がほとんど流れないことが確認された300°CでのI-V特性と400°CでのI-V特性とは、グラフがほぼ重なっている。この結果から、比較例によるn側電極では、熱処理温度を上昇させることに伴って、n側電極が有するオーミック性が劣化したり、n側電極の抵抗値が顕著に増大したりすることが確認された。つまり、オーミック電極層を単層Al層により構成している場合には、n側電極が加熱プロセスの影響熱影響を大きく受けることが判明した。したがって、比較例におけるn側電極を用いて半導体レーザ素子を構成したとしても、バリア層の厚みを10nmに設定してパッド電極層Au層側から融着層の拡散を防止または抑制できる一方、加熱プロセスの熱影響に起因してオーミック電極層が劣化してしまうと考えられる。これに対して、上記実施例によるn側電極22では、図5に示すように、サンプルA1~A5を通して見た場合、200°Cの温度条件サンプルA2では、I-V特性が一時的にオーミック性直線性を呈さない傾向を示したものの、他の100°C、250°C、300°Cおよび400°Cの各温度条件サンプルA1、A3、A4およびA5では、オーミック性を有するI-V特性が得られた。また、100°C、250°C、300°Cおよび400°Cの各熱処理温度におけるI-V特性は、各々のグラフの傾き抵抗値R=V/Iに多少のばらつきを有するものの総じて同じようなI-V特性を有していた。つまり、オーミック電極層30を多層構造Si層/Pd層/Al層として構成した場合には、熱処理温度が上昇したとしても、オーミック性が劣化せず、オーミック電極層30が加熱プロセスの熱影響を受けにくい特徴を備えていることが判明した。このような特徴を有する背景としては、加熱プロセスを経ても、Pd層32によってSi層31とAl層33とが確実に接合されているので、共にオーミック性を有するSi層31とAl層33とが互いに剥れることなく導通されていたことが一つの要因として考えられる。また、Pdからなるバリア層35を設けたことにより、加熱プロセスに起因してパッド電極層40のAu層41の金属成分が、オーミック電極層30側に拡散することが抑制または防止されたことも他の要因として考えられる。したがって、実施例におけるn側電極22を用いて半導体レーザ素子を構成した場合、n側電極22の形成時の温度よりも高い温度条件下で半導体レーザ素子などに所定の製造プロセスを施した場合たとえば、Au-Sn半田などを用いたダイボンド熱圧着や、フォトリソグラフィ技術におけるベーキング工程などの約200°C~約300°Cでの加熱処理工程や、パッド電極層40へのワイヤボンディング工程などであっても、n側電極22のオーミック性が維持された半導体レーザ素子を形成することが可能であると考えられる。次に、図2および図7~図12を参照して、上記実施例によるn側電極22のバリア層35を構成するPd層の厚みの範囲最適値を調べるために行った実験2と、上記実施例によるn側電極22のオーミック電極層30を構成するAl層33の厚みの範囲最適値を調べるために行った実験3とについて説明する。なお、図7~図12には、実験2および3の結果を同じグラフ上にプロットして示している。まず、実験2では、上記実施例によるn側電極22におけるバリア層35図2参照の厚みを変化させた場合の、熱処理温度毎の電極の電流-電圧特性I-V特性を調べた。具体的には、Pd層の厚みが上記実施例で示した1.5nmの場合実験上の基準値のn側電極22サンプルA0~A5の計6サンプルに加えて、3nmの場合におけるn側電極サンプルC0~C5の計6サンプルを作製した。そして、サンプルA0およびC0には熱処理を行わない一方、サンプルA1およびC1には100°C、サンプルA2およびC2には200°C、サンプルA3およびC3には250°C、サンプルA4およびC4には300°C、サンプルA5およびC5には400°Cでの熱処理を10分間行い、各々のサンプルについてI-V特性を調べた。なお、n側電極を構成する他のオーミック電極層30Si層、Pd層およびAl層およびパッド電極層40Au層/Ti層/Au層の各層の厚みについては、実験1で用いた実施例と同じ厚みに形成した。また、実験3では、上記実施例によるn側電極22におけるオーミック電極層30図2参照のうちのAl層33の厚みを変化させた場合の、熱処理温度毎の電極の電流-電圧特性I-V特性を調べた。具体的には、Al層33の厚みが上記実施例で示した14nmの場合実験上の基準値のn側電極22サンプルA0~A5の計6サンプルに加えて、11nmの場合サンプルD0~D5の計6サンプルおよび17nmの場合サンプルE0~E5の計6サンプルにおけるn側電極オーミック電極層をそれぞれ作製した。そして、サンプルA0、D0およびE0には熱処理を行わない一方、サンプルA1、D1およびE1には100°C、サンプルA2、D2およびE2には200°C、サンプルA3、D3およびE3には250°C、サンプルA4、D4およびE4には300°C、サンプルA5、D5およびE5には400°Cでの熱処理を10分間行い、各々のサンプルについてI-V特性を調べた。なお、n側電極を構成する他のオーミック電極層30Si層31およびPd層32およびパッド電極層40Au層41/Ti層42/Au層43の各層の厚みについては、実験1で用いた実施例と同じ厚みに形成した。まず、上記実験2では、図7~図12に示す結果から明らかなように、熱処理温度が200°Cの場合を除く他の条件電極形成直後、100°C加熱後、250°C加熱後、300°C加熱後および400°C加熱後において、バリア層35Pd層の厚みが3nmの場合サンプルC0、C1、C3、C4およびC5よりも1.5nmの場合サンプルA0、A1、A3、A4およびA5の方が良好なI-V特性を有していることが判明した。200°Cを除く各温度条件でグラフの傾き抵抗値R=V/Iから判断して、バリア層35の厚みが小さい方が、n側電極の抵抗値コンタクト抵抗が低いことが分かった。この結果から、バリア層35の厚みとしては、バリア機能を維持することが可能であればなるべく小さい厚みに設定することが好ましいと考えられる。この場合、少なくとも上記実施例で示した1.5nmであるのが好ましく、また、1.5nm以下でもバリア層として有用であるとの結論に達した。また、上記実験3では、図7~図12に示す結果から明らかなように、熱処理温度が200°Cの場合を除く他の条件電極形成直後、100°C加熱後、250°C加熱後、300°C加熱後および400°C加熱後において、オーミック電極層30を構成するAl層33の厚みは、実施例で示した14nmの場合サンプルA群を基準にして、11nmの場合サンプルD群または17nmの場合サンプルE群の少なくともいずれか一方は、14nmの場合基準値よりも良好なI-V特性抵抗値が低いを有していることが判明した。つまり、Al層33が約11nm以上約17nm以下の範囲の厚みを有して形成される場合には、オーミック電極層30のオーミック性が損われないことが分かった。なお、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。たとえば、上記実施形態では、本発明の窒化物系半導体発光素子を青紫色半導体レーザ素子100に適用した例について示したが、本発明はこれに限られない。たとえば、本発明の窒化物系半導体発光素子をn側電極を備えたLEDなどの半導体発光素子にも適用することが可能である。また、上記実施形態では、オーミック電極層30としてのSi層31第1金属層、Pd層32第4金属層の一例およびAl層33第2金属層、Pdからなるバリア層35第5金属層、および、パッド電極層40としてのAu層41第3金属層、Ti層42第6金属層の一例およびAu層43第7金属層の一例をこの順に積層してn側電極22を構成した例について示したが、本発明はこれに限られない。本発明では、Si層31およびAl層33と、Pd層32以外の第4金属層とによってオーミック電極層を構成してもよい。また、Au層41と、Ti層42以外の第6金属層と、Au層43以外の第7金属層とによってパッド電極層を構成してもよい。また、バリア層を構成する第5金属層として、Pd以外の金属としてたとえばPtなどからなる第5金属層を用いてバリア層を構成してもよい。バリア層にPtなどを用いてもPd層バリア層35と同様のバリア機能が得られる。また、上記実施形態では、n型GaN基板1の下面1a上にn側電極22を形成した例について示したが、本発明はこれに限られない。たとえば、n型GaN基板1上に半導体素子層10を形成して窒化物系半導体レーザ素子のウェハを形成した後、ウェハのp側パッド電極21側を接合面としてGeなどからなる支持基板に接合してもよい。そして、ウェハからn型GaN基板1を除去して露出されたn型クラッド層11の下面上に、本発明のn側電極を形成して窒化物系半導体レーザ素子を構成してもよい。なお、n型クラッド層11は、本発明のn型窒化物系半導体層の一例である。また、上記実施形態では、n型GaN基板1の下面1a上にp側パッド電極21と略同じ形状を有するn側電極22を形成した例について示したが、本発明はこれに限られない。下面1a上の一部の領域または略全面を覆うようにn側電極22をパターニング形成してもよい。また、上記実施形態では、半導体素子層10に上方に突出するリッジ部3を形成して青紫色半導体レーザ素子100を形成した例について示したが、本発明はこれに限られない。リッジ部をSiO2またはAlGaNなどからなる電流ブロック層で埋め込んだ屈折率分布導波型のリッジ導波構造を有する窒化物系半導体レーザ素子を形成してもよい。あるいは、平坦な上部クラッド層上にストライプ状の開口部を有する電流ブロック層を形成して電流通路部を設けた利得導波型の窒化物系半導体レーザ素子を形成してもよい。また、上記実施形態では、半導体素子層10を、AlGaNやInGaNなどの窒化物系半導体層により形成した例について示したが、本発明はこれに限らず、半導体素子層10を、AlN、InN、BN、TlNおよびこれらの混晶からなるウルツ鉱構造の窒化物系半導体層により形成してもよい。また、上記実施形態では、SiO2を用いて電流ブロック層20を形成した例について示したが、本発明はこれに限られない。たとえば、SiNなどの他の絶縁性材料や、AlInPやAlGaNなどの半導体材料を用いて電流ブロック層を形成してもよい。また、上記実施形態では、本発明の窒化物系半導体発光素子を青紫色半導体レーザ素子100に適用した例について示したが、本発明はこれに限られない。n型GaN基板1上に、青紫色半導体レーザ素子以外の、たとえば、青色半導体レーザ素子や緑色半導体レーザ素子を形成してもよい。"