透明基板に、第1の透明導電薄膜と第1の金属薄膜とを順次形成してから、前記第1の透明導電薄膜と第1の金属薄膜との積層に対してパターニングして、ゲートラインとゲート電極と共通電極と共通電極ラインとを備えるパターンを形成するステップ1と、ゲート絶縁薄膜と半導体薄膜とドープ半導体薄膜とを順次形成して、前記ゲート絶縁薄膜と半導体薄膜とドープ半導体薄膜との積層に対してパターニングして、PAD領域のゲートライン接続孔と半導体層とを備えるパターンを形成するステップ2と、第2の金属薄膜を形成し、前記第2の金属薄膜に対してパターニングした後に第2の透明導電薄膜を形成し、リフトオフ剥離工程を行うことでフォトレジスト上の前記第2の透明導電薄膜を除去し、露出された前記第2の金属薄膜とドープ半導体薄膜をエッチングして、ソース電極とドレイン電極とTFTチャネルと画素電極とを備えるパターンを形成するステップ3と、を備えることを特徴とするFFS型TFT-LCDアレイ基板の製造方法。前記ステップ1は、透明基板に、第1の透明導電薄膜と第1の金属薄膜とを順次堆積するステップ11と、第1のフォトレジストを塗布し、第1のハーフトーンマスクで露光現像処理を行って、前記第1のフォトレジストにおけるフォトレジスト完全保留領域をアレイ基板におけるゲートラインとゲート電極と共通電極ラインとの領域に対応させ、フォトレジスト部分保留領域をアレイ基板における共通電極の領域に対応させ、フォトレジスト完全除去領域をその他の領域に対応させるステップ12と、第1のエッチング工程を行い、前記フォトレジスト完全除去領域における第1の金属薄膜と第1の透明導電薄膜を除去して、ゲートラインとゲート電極と共通電極と共通電極ラインとを備えるパターンを形成するステップ13と、前記第1のフォトレジストに対してアッシング工程を行って、前記フォトレジスト部分保留領域における第1の金属薄膜を露出させるステップ14と、第2のエッチング工程を行い、前記フォトレジスト部分保留領域における第1の金属薄膜を除去して、共通電極を露出させるステップ15と、残された前記第1のフォトレジストを剥離するステップ16と、を備えることを特徴とする請求項1に記載のFFS型TFT-LCDアレイ基板の製造方法。前記ステップ2は、ステップ1で得られた構造に、前記ゲート絶縁薄膜と半導体薄膜とドープ半導体薄膜とを堆積するステップ21と、第2のフォトレジストを塗布し、第2のハーフトーンマスクで露光現像処理を行って、前記第2のフォトレジストにおけるフォトレジスト完全保留領域をTFTチャネルの領域に対応させ、フォトレジスト完全除去領域をアレイ基板におけるPAD領域のゲートラインの領域に対応させ、フォトレジスト部分保留領域をその他の領域に対応させるステップ22と、第3のエッチング工程を行い、前記フォトレジスト完全除去領域におけるドープ半導体薄膜と半導体薄膜とゲート絶縁薄膜とを除去して、PAD領域のゲートラインを露出させて、PAD領域ゲートライン接続孔とゲート絶縁層とを備えるパターンを形成するステップ23と、前記第2のフォトレジストに対してアッシング工程を行って、前記フォトレジスト部分保留領域におけるドープ半導体薄膜を露出させるステップ24と、第4のエッチング工程を行い、前記フォトレジスト部分保留領域におけるドープ半導体薄膜と半導体薄膜とゲート絶縁薄膜とを除去して、半導体層を備えるパターンを形成するステップ25と、残された前記第2のフォトレジストを剥離するステップ26と、を備えることを特徴とする請求項1に記載のFFS型TFT-LCDアレイ基板の製造方法。前記ステップ3は、ステップ2で得られた構造に、第2の金属薄膜を堆積するステップ31と、第3のフォトレジストを塗布し、第3のハーフトーンマスクで露光現像処理を行って、前記第3のフォトレジストにおけるフォトレジスト完全除去領域をアレイ基板における画素電極の領域に対応させ、フォトレジスト部分保留領域をソース電極とドレイン電極とPAD領域のゲートラインとPAD領域のデータラインとPAD領域の共通電極ラインとの領域に対応させ、フォトレジスト完全保留領域をその他の領域に対応させるステップ32と、第5のエッチング工程を行って、前記フォトレジスト完全除去領域における第2の金属薄膜を除去するステップ33と前記第3のフォトレジストに対してアッシング工程を行って、前記フォトレジスト部分保留領域における第2の金属薄膜を露出させるステップ34と、第2の透明導電薄膜を堆積するステップ35と、リフトオフ剥離工程を行って、残された前記第3のフォトレジスト上の第2の透明導電薄膜を除去して、画素電極のパターンを形成するステップ36と、第6のエッチング工程を行い、露出された前記第2の金属薄膜とドープ半導体薄膜とを除去して、ソース電極とドレイン電極とTFTチャネルとを備えるパターンを形成するステップ37と、を備えることを特徴とする請求項1に記載のFFS型TFT-LCDアレイ基板の製造方法。透明基板に、第1の透明導電薄膜と第1の金属薄膜とを順次形成し、前記第1の透明導電薄膜と第1の金属薄膜との積層に対してパターニングして、ゲートラインとゲート電極と画素電極と共通電極ラインとを備えるパターンを形成するステップ100と、ゲート絶縁薄膜と半導体薄膜とドープ半導体薄膜とを順次形成して、前記ゲート絶縁薄膜と半導体薄膜とドープ半導体薄膜との積層に対してパターニングして、ビアホールとPAD領域のゲートライン接続孔と半導体層とを備えるパターンを形成するステップ200と、第2の金属薄膜を堆積し、前記第2の金属薄膜に対してパターニングした後に第2の透明導電薄膜を堆積し、リフトオフ剥離工程を行うことでフォトレジスト上の第2の透明導電薄膜を除去し、露出された前記第2の金属薄膜とドープ半導体薄膜をエッチングして、ソース電極とドレイン電極とTFTチャネルと共通電極とを備えるパターンを形成するステップ300と、を備えることを特徴とするFFS型TFT-LCDアレイ基板の製造方法。前記ステップ100は、透明基板に、第1の透明導電薄膜と第1の金属薄膜とを順次堆積するステップ1100と、第1のフォトレジストを塗布し、第1のハーフトーンマスクで露光現像処理を行って、前記第1のフォトレジストにおけるフォトレジスト完全保留領域をアレイ基板におけるゲートラインとゲート電極と共通電極ラインとの領域に対応させ、フォトレジスト部分保留領域をアレイ基板における画素電極の領域に対応させ、フォトレジスト完全除去領域はその他の領域に対応させるステップ1200と、第1のエッチング工程を行い、前記フォトレジストの完全去除領域における第1の金属薄膜と第1の透明導電薄膜とを除去して、ゲートラインとゲート電極と画素電極と共通電極ラインとのパターンを形成するステップ1300と、第1のフォトレジストに対してアッシング工程を行って、前記フォトレジスト部分保留領域における第1の金属薄膜を露出させるステップ1400と、第2のエッチング工程を行い、前記フォトレジスト部分保留領域における第1の金属薄膜を除去して、画素電極を露出させるステップ1500と、前記第1のフォトレジストを剥離するステップ1600と、を備えることを特徴とする請求項5に記載のFFS型TFT-LCDアレイ基板の製造方法。前記ステップ200は、ステップ100で得られた構造に、前記ゲート絶縁薄膜と半導体薄膜とドープ半導体薄膜とを堆積するステップ2100と、第2のフォトレジストを塗布し、第2のハーフトーンマスクで露光現像処理を行って、前記第2のフォトレジストにおけるフォトレジスト完全保留領域をTFTチャネルの領域に対応させ、フォトレジスト完全除去領域をアレイ基板におけるビアホールの領域とPAD領域のゲートラインの領域とに対応させ、フォトレジスト部分保留領域をその他の領域に対応させるステップ2200と、第3のエッチング工程を行い、前記フォトレジスト完全除去領域におけるドープ半導体薄膜と半導体薄膜とゲート絶縁薄膜とを除去して、一部の画素電極とPAD領域のゲートラインを露出させて、ビアホールとPAD領域ゲートライン接続孔とゲート絶縁層とを備えるパターンを形成するステップ2300、前記第2のフォトレジストに対してアッシング工程を行って、前記フォトレジスト部分保留領域におけるドープ半導体薄膜を露出させるステップ2400と、第4のエッチング工程を行って、前記フォトレジスト部分保留領域におけるドープ半導体薄膜と半導体薄膜とゲート絶縁薄膜とを除去して、半導体層を備えるパターンを形成するステップ2500と、前記第2のフォトレジストを剥離するステップ2600と、を備えることを特徴とする請求項5に記載のFFS型TFT-LCDアレイ基板の製造方法。前記ステップ300は、ステップ200で得られた構造に、第2の金属薄膜を堆積するステップ3100と、第3のフォトレジストを塗布し、第3のハーフトーンマスクで露光現像処理を行って、前記第3のフォトレジストにおけるフォトレジスト完全除去領域をアレイ基板における共通電極の領域に対応させ、フォトレジスト部分保留領域をソース電極とドレイン電極とPAD領域のゲートラインとPAD領域のデータラインとPAD領域の共通電極ラインとの領域に対応させ、フォトレジスト完全保留領域をその他の領域に対応させるステップ3200と、第5のエッチング工程を行って、前記フォトレジスト完全除去領域における第2の金属薄膜を除去するステップ3300と前記第3のフォトレジストに対してアッシング工程を行って、前記フォトレジスト部分保留領域の第2の金属薄膜を露出させるステップ3400と、第2の透明導電薄膜を堆積するステップ3500と、リフトオフ剥離工程を行い、残された前記第3のフォトレジスト上の第2の透明導電薄膜を除去して、共通電極と、ドレイン電極と画素電極とを接続するための接続線と、を備えるパターンを形成するステップ3600と、第6のエッチング工程を行い、露出された前記第2の金属薄膜とドープ半導体薄膜とを除去して、ソース電極とドレイン電極とTFTチャネルとを備えるパターンを形成するステップ3700と、を備えることを特徴とする請求項5に記載のFFS型TFT-LCDアレイ基板の製造方法。従来のFFS型TFT-LCDアレイ基板は、複数回のパターニング工程によって構造パターンを形成することで製作され、複数回のパターニング工程のそれぞれは、マスクを用いてフォトレジストに対して露光現像し、残されたフォトレジストをエッチングするとともに剥離するなどの工程を有する。エッチング工程は、ドライエッチングとウェットエッチングとを含む。パターニング工程の回数によって、TFT-LCDアレイ基板を製造する複雑性を判断でき、パターニング工程の回数を低減することは、製造コストの低減を意味する。従来技術におけるFFS型TFT-LCDアレイ基板に対する6回のパターニング工程は、共通電極パターニングと、ゲートライン及びゲート電極パターニングと、活性層パターニングと、ソースドレイン電極パターニングと、ビアホールパターニングと、画素電極パターニングと、を含む。従来の4回のパターニング工程によってFFS型液晶ディスプレイのアレイ基板を製造する方法は以下の通りである。即ち、ステップ1:第1の金属薄膜を堆積し、第1のパターニング工程により、普通のマスクを用いて、ゲートライン、共通電極ライン、及びゲート電極のパターンを形成する。ステップ2:ゲート絶縁薄膜と活性層半導体層とドープ半導体層薄膜とを堆積し、第2のパターニング工程により、普通のマスクを用いて、活性層Activeのパターンを形成する。ステップ3:第1の透明導電薄膜と第2の金属薄膜とを順次堆積し、第3のパターニング工程により、デュアルトーンマスクを用いて、画素電極とソース電極とドレイン電極とTFTチャネルとを形成する。ステップ4:パッシベーション層と第2の透明導電層を堆積し、第4のパターニング工程により、デュアルトーンマスクを用いて、パッシベーション層、接続孔共通電極と共通電極ラインとを接続するに用いられる、PAD領域接続孔PAD領域は、駆動回路基板のリードをアレイ基板に対して圧接する領域であり、PAD領域接続孔を介して、リードをアレイ基板におけるゲートライン、データライン、共通電極ラインなどと電気的に接続する、共通電極のパターンを形成する。本発明の一実施例は、透明基板に、第1の透明導電薄膜と第1の金属薄膜とを順次形成し、前記第1の透明導電薄膜と第1の金属薄膜との積層に対してパターニングすることで、ゲートライン、ゲート電極、共通電極、及び共通電極ラインを備えるパターンを形成するステップ1と、ゲート絶縁薄膜と半導体薄膜とドープ半導体薄膜とを順次形成し、前記ゲート絶縁薄膜と半導体薄膜とドープ半導体薄膜との積層に対してパターニングすることで、PAD領域のゲートライン接続孔と半導体層を備えるパターンを形成するステップ2と、第2の金属薄膜を形成し、前記第2の金属薄膜に対してパターニングした後に第2の透明導電薄膜を形成し、リフトオフ剥離工程を行うことでフォトレジスト上の第2の透明導電薄膜を除去し、露出された第2の金属薄膜とドープ半導体薄膜をエッチングして、ソース電極、ドレイン電極、TFTチャネル、及び画素電極を備えるパターンを形成するステップ3と、を備えるFFS型TFT-LCDアレイ基板の製造方法を提供する。本発明の他の実施例は、透明基板に、第1の透明導電薄膜と第1の金属薄膜とを順次形成し、前記第1の透明導電薄膜と第1の金属薄膜の積層に対してパターニングすることで、ゲートライン、ゲート電極、画素電極、及び共通電極ラインを備えるパターンを形成するステップ100と、ゲート絶縁薄膜と半導体薄膜とドープ半導体薄膜とを順次形成し、前記ゲート絶縁薄膜と半導体薄膜とドープ半導体薄膜との積層に対してパターニングすることで、ビアホール、PAD領域のゲートライン接続孔、及び半導体層を備えるパターンを形成するステップ200と、第2の金属薄膜を堆積し、前記第2の金属薄膜に対してパターニングした後に第2の透明導電薄膜を堆積し、リフトオフ剥離工程を行うことでフォトレジスト上の第2の透明導電薄膜を除去し、露出された第2の金属薄膜とドープ半導体薄膜をエッチングして、ソース電極、ドレイン電極、TFTチャネル、及び共通電極を備えるパターンを形成するステップ300と、を備えるFFS型TFT-LCDアレイ基板の製造方法を提供する。本発明に係る実施例の目的、技術内容及び効果をより明確にするために、以下は、本発明の実施例を示す図面を参照しながら、本発明の実施例を明確かつ完全に説明する。勿論、ここで記載された実施例は、ただ本発明の実施例の一部だけであり、本発明の全ての実施例ではない。本発明の実施例に基づき、当業者が創造的な労働をしない前提で得られる他の実施例は全て本発明の技術範囲に含まれる。従来における4回のパターニングによる液晶ディスプレイのアレイ基板の製造方法は、一回のパターニング工程を介して、画素電極、ソース電極、ドレイン電極、及びTFTチャネルのパターンを形成することで、コストを節約することができたが、本発明の発明者は、実際にこのような従来方法を用いると、液晶ディスプレイの表示性能が低減されてしまうという欠点が存在することを見つけた。以下は、図1Aと図1Bを参照しながらこのような欠点を詳細に説明する。図1Aは従来のFFS型TFT-LCDアレイ基板を示す平面概略図であり、図1Bは図1AのAA方向の断面図である。図1Aに示すように、FFS型TFT-LCDアレイ基板ArraySubstrateは、ゲートライン1と、データライン2と、薄膜トランジスタThinFirmTransistor、TFTと略称される3と、画素電極4と、共通電極6と、共通電極ライン5とを備える。ゲートライン1は横方向に沿って透明基板10に設けられ、データライン2は縦方向に沿って透明基板10に設けられ、ゲートライン1とデータライン2とが交差した箇所にTFT3が設けられている。TFT3は、アクティブスイッチング素子である。画素電極4は板状電極であり、共通電極6はスリット電極である。共通電極6は画素電極4の上方に位置して重なり、画素電極4と液晶を駆動するため電界を形成する。共通電極ライン5は、接続孔を介して共通電極6に接続される。図1Aにおいて、4はストリップ状のスリットではなく、スリットの下方における板状の画素電極を指す。図1Bに示すように、このFFS型TFT-LCDアレイ基板は、透明基板10と、画素電極4と、共通電極6と、ゲート電極11と、ゲート絶縁層12と、活性層半導体層13とドープ半導体層14とを備えると、第1の透明導電部15と、ソース電極16と、ドレイン電極17と、TFTチャネルchannel18と、パッシベーション層19とをさらに備える。ゲート電極11はゲートライン1と一体に成形され、ソース電極16はデータライン2と一体に成形され、ドレイン電極17は画素電極4に直接に接続されている。ゲートライン1にオン信号が入力されると、活性層は導電され、データライン2におけるデータ信号はソース電極16からTFTチャネル18を経てドレイン電極17に至り、最後に画素電極4に入力される。画素電極4は、受信した後に共通電極6と液晶を駆動して回転させるための電界を形成する。共通電極6がスリットを備えるので、画素電極4と形成した電界は横電界である。図1Bから分かるように、ソース電極16と活性層との間に、画素電極を形成するために堆積された透明導電部15透明導電薄膜をエッチングして画素電極を形成するときに残した部分がある。液晶ディスプレイの分野において、画素電極はITO又はIZOで形成されるが、このような材料は金属よりも導電性が悪いので、信号がソース電極から活性層に転送されることを邪魔して、液晶ディスプレイの応答時間に影響を及ぼし、液晶ディスプレイの表示品質に影響を与えてしまった。図2は、本発明の実施例1に係るFFS型TFT-LCDアレイ基板の製造方法を示すフローチャートである。図2に示すように、本発明の実施例1に係るFFS型TFT-LCDアレイ基板の製造方法は、透明基板に、第1の透明導電薄膜と第1の金属薄膜とを順次形成してから、前記第1の透明導電薄膜と第1の金属薄膜との積層に対してパターニングして、ゲートラインと、ゲート電極と、共通電極と、共通電極ラインとを備えるパターンを形成するステップ1と、ゲート絶縁薄膜と、半導体薄膜と、ドープ半導体薄膜とを順次形成してから、ゲート絶縁薄膜と、半導体薄膜と、ドープ半導体薄膜との積層に対してパターニングして、PAD領域のゲートライン接続孔と、半導体層とを備えるパターンを形成するステップ2と、第2の金属薄膜を形成し、前記第2の金属薄膜に対してパターニングした後に第2の透明導電薄膜を形成し、リフトオフ剥離工程を行うことでフォトレジスト上の第2の透明導電薄膜を除去し、露出された第2の金属薄膜とドープ半導体薄膜とをエッチングして、ソース電極と、ドレイン電極と、TFTチャネルと、画素電極とを備えるパターンを形成するステップ3と、備える。本発明の上記実施例に係るFFS型TFT-LCDアレイ基板の製造方法によれば、3回のパターニング工程を介してFFS型TFT-LCDアレイ基板を製造したので、工程数が低減され、コストが大幅に節約されて、市場競争力が向上された。以下は、図3A-図21Cを参照しながら本発明の実施例1に係るFFS型TFT-LCDアレイ基板の例を説明する。まず、図3A-図8Cを参照しながら本発明の実施例1に係るFFS型TFT-LCDアレイ基板の製造方法の第1のパターニング工程を説明する。この第1のパターニング工程は以下のようなステップを備える。即ち、ステップ11:図3A-図3Cに示すように、透明基板10に、第1の透明導電薄膜100と、第1の金属薄膜200とが堆積される。プラズマ強化化学気相成長法PECVDや、マグネトロンスパッタリング法や、熱蒸発法又はその他の成膜方法で、透明基板10ガラス基板又は石英基板に、第1の透明導電薄膜100と、第1の金属薄膜200とが形成される。第1の透明導電薄膜100はITO、IZOなどの透明導電材料で構成されてもいい。第1の金属薄膜200は、モリブデンや、アルミニウムや、アルミニウムネオジム合金や、タングステンや、クロムや、銅などの金属で形成された単層薄膜でもいいし、上記金属を多層堆積して形成された多層薄膜でもいい。ステップ12:図3A-図3Cに示す構造において、まず基板にフォトレジスト1000を塗布し、第1のハーフトーンマスクhalftonemaskを用いて露光現像処理を行って、図4A-図4Cに示すようなフォトレジストのパターンが得られる。ハーフトーンマスクは、光の透過程度又は強度によって、完全透過領域と、部分透過領域と、非透過領域とに分けられる。そのため、第1のハーフトーンマスクで露光処理を行って、フォトレジスト1000は完全露光領域と、部分露光領域と、非露光領域とに分けられ、現像処理を経て、完全露光領域のフォトレジストは薬剤によって洗浄され、部分露光領域のフォトレジストは上層が露光されて洗浄され、下層が残ることによってフォトレジスト層の厚みが低減され、非露光領域のフォトレジストは厚みがそのまま保持されている。フォトレジスト1000において、非露光領域はアレイ基板におけるゲートライン、ゲート電極、共通電極ラインの領域に対応し、部分露光領域はアレイ基板における共通電極領域に対応し、完全露光領域はその他の領域に対応する。ステップ13:図5A-図5Cに示すように、図4A-図4Cの構造に対して第1のエッチング工程を行って、ゲートライン1、ゲート電極11、共通電極6、共通電極ラインのパターンが形成される。第1のエッチング工程は二つのエッチングステップを備える。第1のステップは、金属材料エッチング液例えば、燐酸と硝酸との混合物で第1の金属薄膜200をエッチングして、ゲートライン1、ゲート電極11、共通電極ライン図示しないのパターンを形成する。実際の生産において、大面積パターンをエッチングするためのウェットエッチングとは、エッチング対象物をエッチング液に投入して、エッチング液で露出されたエッチング対象物をエッチングすることである。金属材料エッチング液は、金属のみ、即ち、第1の金属薄膜のみをエッチングするので、フォトレジストに覆われた領域、即ち、部分露光領域と非露光領域との第1の金属薄膜はエッチングされない。完全露光領域の第1の金属薄膜200のみが直接エッチング液に接するためエッチングされ、残った第1の金属薄膜はゲートライン、ゲート電極、共通電極ラインのパターンを形成する。第2のステップは、ITO又はIZOのエッチング液で、第1の透明導電薄膜100をエッチングして、共通電極6のパターンを形成する。また、形成されたゲートライン、ゲート電極及び共通電極ラインが第1の透明導電薄膜100を介して電気的に接続されないようにする。ステップ14:図6A-図6Cに示すように、図5A-図5Cにおけるフォトレジスト1000に対してアッシング工程を行って、部分露光領域の第1の金属薄膜200が露出される。アッシング工程は、フォトレジストの一定の厚みを除去するに寄与する。本ステップにおいて、除去されたフォトレジストの厚みはステップ12におけるフォトレジスト部分露光領域の厚みと同じであり、即ち、アッシング工程後、フォトレジストは非露光領域に一部保留するが、その他の領域には残らない。ステップ15:図7A-図7Cに示すように、図6A-図6Cに示した構造に対して第2のエッチング工程を行って、ステップ14において露出された第1の金属薄膜200を除去する。共通電極6の上方における第2の金属薄膜200を除去して、共通電極6が露出される。ステップ16:図8A-図8Cに示すように、図7A-図7Cにおける構造に残されたフォトレジスト1000を除去する。ステップ11-16を経て、第1のパターニング工程が完成される。以下は、図9A-図14Cを参照しながら本発明に係るFFS型TFT-LCDアレイ基板の製造方法の第2のパターニング工程を詳細に説明する。この第2のパターニング工程は、以下のようなステップを備える。即ち、ステップ21:図9A-図9Cに示すように、図8A-図8Cに示した構造に、ゲート絶縁薄膜300と、半導体薄膜400と、ドープ半導体薄膜500とが順次堆積される。ステップ22図9A-図9Cに示した構造に、まずフォトレジスト2000を塗布し、第2のハーフトーンマスクで露光現像処理を行って、図10A-図10Cに示すようなフォトレジストのパターンが得られる。フォトレジスト2000において、非露光領域はTFTチャネルの領域に対応し、完全露光領域はアレイ基板におけるPAD領域のゲートラインの領域に対応し、部分露光領域はその他の領域に対応する。PAD領域とは圧接領域であって、後で形成されるアレイ基板におけるゲートライン、データライン、共通電極ラインなどの信号ラインを、外部の駆動回路基板におけるリードに圧接する領域であり、PAD領域のゲートラインと、PAD領域のデータラインと、PAD領域の共通電極ラインとを備える。PAD領域はアレイ基板における4つの辺のうちの一つ又は隣接した二つに位置する。リードと信号ラインとを電気的に接続するために、PAD領域における信号ラインの上方は絶縁層に覆われてはいけないので、常に信号ラインの上方に接続孔をエッチングして形成し、信号ラインを露出させ、又は信号ラインを導電素子に接続させる。ステップ23:図11A-図11Cに示すように、図10A-図10Cに示した構造に対して第3のエッチング工程を行って、フォトレジスト2000の完全露光領域におけるドープ半導体薄膜500と、半導体薄膜400と、ゲート絶縁薄膜300とを除去し、PAD領域のゲートライン1を露出させて、PAD領域ゲートライン接続孔とゲート絶縁層12のパターンを形成する。第3のエッチング工程は、3つのエッチングステップを備える。第1のステップは、露出されたドープ半導体薄膜500を除去し、第2のステップは、露出された半導体薄膜400を除去し、第3のステップは、露出されたゲート絶縁薄膜300を除去して、ゲート絶縁層12のパターンを形成する。エッチング工程に使用された試薬と方法は、本分野でよく知られているものであるので、その詳細は省略する。ステップ24:図12A-図12Cに示すように、図11A-図11Cにおけるフォトレジスト2000に対してアッシング工程を行って、部分露光領域のドープ半導体薄膜500が露出される。本ステップは、アッシング工程によって、ステップ22におけるフォトレジスト2000の部分露光領域に相当する厚みを除去して、部分露光領域のドープ半導体薄膜500を露出させ、非露光領域にフォトレジストが保留されるようにする。ステップ25:図13A-図13Cに示すように、図12A-図12Cに示した構造に対して第4のエッチング工程を行って、部分露光領域のドープ半導体薄膜500と、半導体薄膜400と、ゲート絶縁薄膜300とを除去して、半導体層13を備えるパターンを形成する。ステップ26:図14A-図14Cに示すように、図13A-図13Cにおいて残されたフォトレジスト2000を剥離する。ステップ21-26を経て、第2のパターニング工程が完成される。以下は、図15A-図21Cを参照しながら本発明の実施例1に係るFFS型TFT-LCDアレイ基板の製造方法の第3のパターニング工程を詳細に説明する。この第3のパターニング工程は以下のようなステップを備える。即ち、ステップ31:図15A-図15Cに示すように、図14A-図14Cに示した構造に第2の金属薄膜600が堆積される。ステップ32:図15A-図15Cに示した構造に、まずフォトレジスト3000を塗布し、第3のハーフトーンマスクで露光現像処理を行って、図16A-図16Cに示すようなフォトレジストのパターンが得られる。フォトレジスト3000において、完全露光領域はアレイ基板における画素電極4図1を参照の領域に対応し、部分露光領域はソース電極16図1Bを参照、ドレイン電極17、PAD領域のゲートライン1、PAD領域のデータライン2図1Aを参照、PAD領域の共通電極ラインの領域に対応し、非露光領域はその他の領域に対応する。ステップ33:図17A-図17Cに示すように、図16A-図16Cに示した構造に対して第5のエッチング工程を行って、完全露光領域の第2の金属薄膜600を除去する。ステップ34:図18A-図18Cに示すように、図17A-図17Cにおけるフォトレジスト3000に対してアッシング工程を行って、部分露光領域の第2の金属薄膜600を露出させる。本ステップは、アッシング工程によって、ステップ32におけるフォトレジスト3000の部分露光領域に相当する厚みを除去して、部分露光領域の第2の金属薄膜600を露出させ、非露光領域にフォトレジスト層が保留されるようにする。ステップ35:図19A-図19Cに示すように、図18A-図18Cに示した構造に第2の透明導電薄膜700が堆積される。ステップ36:図20A-図20Cに示すように、図19A-図19Cに示した構造に対してリフトオフ剥離工程liftoffを行って、フォトレジストを剥離すると共にフォトレジスト上の第2の透明導電薄膜を併せて除去して、画素電極4のパターンを形成する。ステップ37:図21A-図21Cに示すように、図20A-図20Cに示した構造に対して第6のエッチング工程を行って、露出された第2の金属薄膜600と、ドープ半導体薄膜500とを除去して、TFTチャネル18、ソース電極16、ドレイン電極17のパターンを形成する。本ステップにおいて、第6のエッチング工程は2つのエッチングステップを備える。第1のステップにおいて、金属材料エッチング液で、第2の透明導電薄膜700に覆われなかった第2の金属薄膜600を除去して、ソース電極16とドレイン電極17とが形成され、第2のステップにおいて、ドライエッチングによって、気体エッチング剤で露出されたドープ半導体薄膜500をエッチングして、TFTチャネル18のパターンを形成する。本発明の実施例における第3のパターニング工程のステップ31-37から分かるように、本発明においては第2の金属薄膜が堆積されてから、第2の透明導電層が堆積される。即ち、TFTチャネルにソース電極とドレイン電極とが形成され、ドレイン電極に画素電極が形成される。よって、ソース電極と活性層ドープ半導体層と半導体層との間に透明導電部が形成されていないので、データラインの信号は透明導電部に邪魔されることなく、直接ソース電極を経てTFTチャネルに入力され、液晶ディスプレイの表示品質が向上される。図22は、本発明の実施例2に係るFFS型TFT-LCDアレイ基板の製造方法を示すフローチャートである。図22に示すように、本発明の実施例2に係るFFS型TFT-LCDアレイ基板の製造方法は、透明基板に、第1の透明導電薄膜と第1の金属薄膜とを順次形成してから、前記第1の透明導電薄膜と第1の金属薄膜との積層に対してパターニングして、ゲートライン、ゲート電極、画素電極、及び共通電極ラインを備えるパターンを形成するステップ100と、ゲート絶縁薄膜と半導体薄膜とドープ半導体薄膜とを順次形成してから、ゲート絶縁薄膜と半導体薄膜とドープ半導体薄膜との積層に対してパターニングして、ビアホールとPAD領域のゲートライン接続孔と半導体層とを備えるパターンを形成するステップ200と、第2の金属薄膜を堆積し、前記第2の金属薄膜に対してパターニングした後に第2の透明導電薄膜を堆積し、リフトオフ剥離工程を行うことでフォトレジスト上の第2の透明導電薄膜を除去し、露出された第2の金属薄膜とドープ半導体薄膜とをエッチングして、ソース電極とドレイン電極とTFTチャネルと共通電極とを備えるパターンを形成するステップ300と、備える。本発明の実施例に係るFFS型TFT-LCDアレイ基板の製造方法によれば、3回のパターニング工程を介してFFS型TFT-LCDアレイ基板を製造したので、工程数が低減され、コストが大幅に節約されて、市場競争力が向上される。以下は、図23A図41Cを参照しながら本発明の実施例2に係るFFS型TFTLCDアレイ基板の例を説明する。まず、図23A-図28Cを参照しながら本発明の実施例2に係るFFS型TFTLCDアレイ基板の製造方法の第1のパターニング工程を説明する。この第1のパターニング工程は以下のようなステップを備える。即ち、ステップ1100:図23A-図23Cに示すように、透明基板10に、第1の透明導電薄膜100と第1の金属薄膜200とが堆積される。プラズマ強化化学気相成長法PECVDや、マグネトロンスパッタリング法や、熱蒸発法又はその他の成膜方法で、透明基板10ガラス基板又は石英基板に、第1の透明導電薄膜100と第1の金属薄膜200とが形成される。第1の透明導電薄膜100はITO、IZOなどで形成されてもいい。第1の金属薄膜200は、モリブデンや、アルミニウムや、アルミニウムネオジム合金や、タングステンや、クロムや、銅などの金属で形成された単層薄膜でもいいし、上記金属を多層堆積して形成された多層薄膜でもいい。ステップ1200:図23A-図23Cの構造に、まず、フォトレジスト1000を塗布し、第1のハーフトーンマスクhalftonemaskで露光現像処理を行って、図24A図24Cに示すようなフォトレジストのパターンが得られる。ハーフトーンマスクは、光の透過程度又は強度によって、完全透過領域と、部分透過領域と、非透過領域とに分けられる。そのため、第1のハーフトーンマスクで露光処理を行ってから、フォトレジスト1000は完全露光領域と、部分露光領域と、非露光領域とに形成される。現像処理を経て、完全露光領域のフォトレジストは薬剤によって洗浄され、部分露光領域のフォトレジストは上層が露光されて洗浄され、下層が残ることによってフォトレジスト層の厚みが低減され、非露光領域のフォトレジストは厚みがそのまま保持されている。フォトレジスト1000において、非露光領域はアレイ基板におけるゲートライン、ゲート電極、共通電極ラインの領域に対応し、部分露光領域はアレイ基板における画素電極の領域に対応し、完全露光領域はその他の領域に対応する。実施例1に比べ、実施例2では、形成された画素電極と共通電極との位置が取り替えられる。また、実施例1においてはスリットが画素電極に設けられるが、実施例2においてはスリットが共通電極に設けられる。ステップ1300:図25A-図25Cに示すように、図24A-図24Cの構造に対して第1のエッチング工程を行って、ゲートライン1、ゲート電極11、画素電極4、及び共通電極ラインを備えるパターンを形成する。第1のエッチング工程は実際には二つのエッチングステップを備える。第1のステップは、金属材料エッチング液例えば、燐酸と硝酸との混合物で第1の金属薄膜200をエッチングして、ゲートライン1、ゲート電極11、及び共通電極ライン図示しないを備えるパターンを形成する。大面積パターンをエッチングするためのウェットエッチングとは、エッチング対象物をエッチング液に投入して、エッチング液で露出されたエッチング対象物をエッチングすることである。金属材料エッチング液は金属のみ、即ち、第1の金属薄膜のみをエッチングするので、フォトレジストに覆われた領域、即ち、部分露光領域と非露光領域の第1の金属薄膜はエッチングされない。完全露光領域の第1の金属薄膜200のみが直接エッチング液に接するためエッチングされて、残された第1の金属薄膜200は、ゲートライン1、ゲート電極11、及び共通電極ラインを備えるパターンを形成する。第2のステップは、ITO又はIZOのエッチング液で、第1の透明導電薄膜100を除去して、画素電極4のパターンを形成する。また、形成されたゲートライン1とゲート電極11と共通電極ラインが第1の透明導電薄膜100を介して電気的に接続されないようにする。ステップ1400:図26A-図26Cに示すように、図25A-図25Cにおけるフォトレジスト1000に対してアッシング工程を行って、部分露光領域における第1の金属薄膜200が露出される。アッシング工程は、フォトレジストの一定の厚みを除去するに寄与する。本ステップにおいて、除去されたフォトレジストの厚みはステップ1200におけるフォトレジスト部分露光領域の厚みと同じであり、即ち、アッシング工程後、フォトレジストは非露光領域のみに一部保留するが、その他の領域には残らない。ステップ1500:図27A-図27Cに示すように、図26A-図26Cに示した構造に対して第2のエッチング工程を行って、ステップ1400において露出された第1の金属薄膜200を除去する。画素電極4の上方における第2の金属薄膜200を除去して、画素電極4が露出される。ステップ1600:図28A-図28Cに示すように、図27A-図27Cに示した構造におけるフォトレジスト1000を除去する。ステップ1100-1600を経て、第1のパターニング工程が完成される。以下は、図29A図34Cを参照しながら本発明に係るFFS型TFT-LCDアレイ基板の製造方法の第2のパターニング工程を詳細に説明する。この第2のパターニング工程は、以下のようなステップを備える。即ち、ステップ2100:図29A-図29Cに示すように、図28A-図28Cに示した構造に、ゲート絶縁薄膜300と半導体薄膜400とドープ半導体薄膜500とが順次堆積される。ステップ2200図29A-図29Cに示した構造に、まずフォトレジスト2000を塗布し、第2のハーフトーンマスクで露光現像処理を行って、図30A-図30Cに示すようなフォトレジストのパターンが得られる。フォトレジスト2000において、非露光領域はTFTチャネル18図21Aを参照の領域に対応し、完全露光領域はアレイ基板におけるビアホール接続線4’図41Aを参照を貫通させてドレイン電極と画素電極とを電気的に接続するために用いられるの領域とPAD領域のゲートライン1の領域に対応し、部分露光領域はその他の領域に対応する。ステップ2300:図31A-図31Cに示すように、図30A-図30Cに示した構造に対して第3のエッチング工程を行って、フォトレジスト2000における完全露光領域のドープ半導体薄膜500と半導体薄膜400とゲート絶縁薄膜300とを除去して、一部の画素電極4とPAD領域のゲートライン1を露出させて、ビアホールとPAD領域ゲートライン接続孔とゲート絶縁層12とを備えるパターンを形成する。第3のエッチング工程は三つのエッチングステップを備える。第1のステップは、露出されたドープ半導体薄膜500を除去し、第2のステップは、露出された半導体薄膜400を除去し、第3のステップは、露出されたゲート絶縁薄膜300を除去する。エッチング工程において使用される試薬と方法は、本分野においてよく知られているものなので、その詳細は省略する。ステップ2400:図32A-図32Cに示すように、図31A-図31Cにおけるフォトレジスト2000に対してアッシング工程を行って、部分露光領域のドープ半導体薄膜500が露出される。本ステップは、アッシング工程によって、ステップ2200におけるフォトレジスト2000の部分露光領域に相当する厚みを除去して、部分露光領域のドープ半導体薄膜500を露出させ、非露光領域におけるフォトレジストは一部が保留されるようにする。ステップ2500:図33A-図33Cに示すように、図32A-図32Cに示した構造に対して第4のエッチング工程を行って、部分露光領域のドープ半導体薄膜500と半導体薄膜400とゲート絶縁薄膜300とを除去し、半導体層13を備えるパターンを形成する。ステップ2600:図34A-図34Cに示すように、図33A-図33Cにおけるフォトレジスト2000を剥離する。ステップ2100-2600を経て、第2のパターニング工程が完成される。以下は、図35A-図41Cを参照しながら本発明の実施例2に係るFFS型TFT-LCDアレイ基板の製造方法の第3のパターニング工程を詳細に説明する。この第3のパターニング工程は以下のようなステップを備える。即ち、ステップ3100:図35A-図35Cに示すように、図34A-図34Cに示した構造に第2の金属薄膜600が堆積される。ステップ3200:図35A-図35Cに示した構造に、まず、フォトレジスト3000を塗布し、第3のハーフトーンマスクで露光現像処理を行って、図36A-図36Cに示すようなフォトレジストのパターンが得られる。フォトレジスト3000において、完全露光領域はアレイ基板における共通電極6の領域に対応し、部分露光領域はソース電極16図21Aを参照とドレイン電極17とPAD領域のゲートライン1とPAD領域のデータライン2図1Aを参照とPAD領域の共通電極ラインとの領域に対応し、非露光領域はその他の領域に対応する。ステップ3300:図37A-図37Cに示すように、図36A-図36Cに示した構造に対して第5のエッチング工程を行って、完全露光領域における第2の金属薄膜600を除去する。ステップ3400:図38A-図38Cに示すように、図37A-図37Cにおけるフォトレジスト3000に対してアッシング工程を行って、部分露光領域における第2の金属薄膜600を露出させる。本ステップは、アッシング工程によって、ステップ32におけるフォトレジスト3000の部分露光領域に相当する厚みを除去して、部分露光領域の第2の金属薄膜600を露出させ、非露光領域におけるフォトレジスト層は一部が保留されるようにする。ステップ3500:図39A-図39Cに示すように、図38A-図38Cに示した構造に第2の透明導電薄膜700が堆積される。ステップ3600:図40A-図40Cに示すように、図39A-図39Cに示した構造に対してリフトオフ剥離工程liftoffを行って、ドレイン電極と画素電極とを接続するための接続線4’と共通電極6とのパターンを形成する。ステップ3700:図41A-図41Cに示すように、図40A-図40Cに示した構造に対して第6のエッチング工程を行って、露出された第2の金属薄膜600とドープ半導体薄膜500とを除去して、TFTチャネル18とソース電極16とドレイン電極17とを備えるパターンを形成する。本ステップにおいて、第6のエッチング工程は二つのエッチングステップを備える。まず、第1のステップにおいて、金属材料エッチング液で、第2の透明導電薄膜700に覆われなかった第2の金属薄膜600を除去して、ソース電極16とドレイン電極17とが形成され、次に、第2のステップにおいて、ドライエッチングによって、気体エッチング剤で露出されたドープ半導体薄膜500をエッチングして、TFTチャネル18のパターンを形成する。本発明の実施例に係るFFS型TFT-LCDアレイ基板の製造方法によれば、パッシベーション層が形成されないので、使用材料を低減でき、アレイ基板がさらに軽くて薄くなる。また、アレイ基板にパッシベーション層が形成されないので、得られた液晶ディスプレイは、より小さい駆動電圧で液晶材料の既定の回転要求を満足できる。なお、本明細書において、いわゆるパターニングまたはパターニング工程は、フォトレジストを塗布し、マスクでフォトレジストを露光現像してフォトレジストのパターンを形成し、フォトレジストのパターンを用いてエッチングを行い、残されたフォトレジストを剥離するなどの工程を備える。上記の明細書において、フォトレジストはポジティブなフォトレジストを例にした。ネガティブなフォトレジストを採用すると、現像後にフォトレジストの完全露光領域におけるフォトレジストは完全に保留され、非露光領域におけるフォトレジストは全部除去され、部分露光領域におけるフォトレジストは依然として保留される。本明細書に記載の×××の領域とは、×××のパターンが透明基板に映射した領域を指す。即ち、この領域は×××のパターンと同じ形状を有する。例えば、ゲートラインの領域とは、ゲートラインのパターンが透明基板に映射した領域であり、透明基板に設置しようとするゲートラインのパターンの領域と理解してもよい。最後に、以上は本発明の具体的な実施形態に過ぎず、本発明の保護範囲はそれに限定されない。本発明に開示された技術的範囲内における、当業者が容易に想到し得る変更や取替は、いずれも本発明の保護範囲内に入る。従って、本発明の保護範囲は特許請求の範囲に記載の保護範囲を基準にすべきである。