"シリコン基板にエピタキシャル層が形成されたシリコンエピタキシャルウエーハであって、前記シリコン基板は、リンまたはボロンが2.0×1019atoms/cm3以上の濃度でドープされており、かつ少なくとも裏面側にCVD酸化膜が形成され、表面から炭素イオンが注入されたことによる炭素イオン注入層が形成されたものであり、該炭素イオン注入層が形成された前記シリコン基板の表面に前記エピタキシャル層が形成されたものであることを特徴とするシリコンエピタキシャルウエーハ。前記炭素イオン注入層は、炭素イオンが3.0×1014atoms/cm2以上のドーズ量で注入されたものであることを特徴とする請求項1に記載のシリコンエピタキシャルウエーハ。前記CVD酸化膜は、前記シリコン基板の側面を前記炭素イオン注入層が形成された位置より表面側まで覆うものであることを特徴とする請求項1または請求項2に記載のシリコンエピタキシャルウエーハ。前記エピタキシャル層の不純物濃度が、前記シリコン基板の不純物濃度の1/1000以下であることを特徴とする請求項1ないし請求項3のいずれか1項に記載のシリコンエピタキシャルウエーハ。前記シリコン基板は、リンが0.5×1020atoms/cm3以上の濃度でドープされたものであり、前記炭素イオン注入層は、前記シリコン基板にドープされたリンの濃度をA×1020atoms/cm3としたとき、4A×1015atoms/cm2以上のドーズ量で炭素イオンを注入して形成されたものであり、前記エピタキシャル層は、リンが5.0×1017atoms/cm3以下の濃度でドープされたものであることを特徴とする請求項1ないし請求項4のいずれか1項に記載のシリコンエピタキシャルウエーハ。前記シリコン基板は、ボロンが0.2×1020atoms/cm3以上の濃度でドープされたものであり、前記炭素イオン注入層は、前記シリコン基板にドープされたボロンの濃度をB×1020atoms/cm3としたとき、4B×1015atoms/cm2以上のドーズ量で炭素イオンを注入して形成されたものであり、前記エピタキシャル層は、ボロンが2.0×1017atoms/cm3以下の濃度でドープされたものであることを特徴とする請求項1ないし請求項4のいずれか1項に記載のシリコンエピタキシャルウエーハ。前記CVD酸化膜の膜厚は、1500Å以上であることを特徴とする請求項1ないし請求項6のいずれか1項に記載のシリコンエピタキシャルウエーハ。シリコンエピタキシャルウエーハの製造方法であって、リンまたはボロンが2.0×1019atoms/cm3以上の濃度でドープされたシリコン基板を準備し、該準備したシリコン基板に、裏面側にCVD酸化膜を形成する工程と、表面側に炭素イオンを注入して炭素イオン注入層を形成する工程とを順不同で行った後、前記炭素イオン注入を行った表面にエピタキシャル層を形成することを特徴とするシリコンエピタキシャルウエーハの製造方法。前記炭素イオンのドーズ量を、3.0×1014atoms/cm2以上とすることを特徴とする請求項8に記載のシリコンエピタキシャルウエーハの製造方法。前記CVD酸化膜形成工程と前記炭素イオン注入層形成工程を行った後、RTA装置を用いて、昇温速度30°C/sec以上で加熱し、900°C以上の温度で10秒以上の回復アニールを行い、その後前記エピタキシャル層を形成することを特徴とする請求項8または請求項9に記載のシリコンエピタキシャルウエーハの製造方法。前記CVD酸化膜形成工程と前記炭素イオン注入層形成工程を行った後、枚葉式エピタキシャル装置に導入した後、600°C以上の温度領域から15°C/sec以上の昇温速度で昇温し、水素雰囲気下、1,050°C以上の温度で30秒以上保持した後、前記エピタキシャル層を形成することを特徴とする請求項8または請求項9に記載のシリコンエピタキシャルウエーハの製造方法。前記CVD酸化膜を、前記シリコン基板の前記炭素イオン注入層の位置より前記シリコン基板表面に近い位置の側面まで覆うように形成することを特徴とする請求項8ないし請求項11のいずれか1項に記載のシリコンエピタキシャルウエーハの製造方法。前記シリコン基板として、リンが0.5×1020atoms/cm3以上の濃度でドープされたシリコン基板を準備し、前記炭素イオン注入層を形成する工程において、前記シリコン基板にドープされたリンの濃度をA×1020atoms/cm3としたとき、4A×1015atoms/cm2以上のドーズ量で表面側に炭素イオンを注入して前記炭素イオン注入層を形成し、前記炭素イオン注入を行ったシリコン基板の表面に、リンが5.0×1017atoms/cm3以下の濃度でドープされた前記エピタキシャル層を形成することを特徴とする請求項8ないし請求項12のいずれか1項に記載のシリコンエピタキシャルウエーハの製造方法。前記シリコン基板として、ボロンが0.2×1020atoms/cm3以上の濃度でドープされたシリコン基板を準備し、前記炭素イオン注入層を形成する工程において、前記シリコン基板にドープされたボロンの濃度をB×1020atoms/cm3としたとき、4B×1015atoms/cm2以上のドーズ量で表面側に炭素イオンを注入して前記炭素イオン注入層を形成し、前記炭素イオン注入を行ったシリコン基板の表面に、ボロンが2.0×1017atoms/cm3以下の濃度でドープされた前記エピタキシャル層を形成することを特徴とする請求項8ないし請求項12のいずれか1項に記載のシリコンエピタキシャルウエーハの製造方法。前記炭素イオン注入層を形成する工程において、炭素イオンの注入エネルギーは100keV以下とすることを特徴とする請求項8ないし請求項14のいずれか1項に記載のシリコンエピタキシャルウエーハの製造方法。前記CVD酸化膜を形成する工程において、1500Å以上の膜厚のノンドープのCVD酸化膜を形成することを特徴とする請求項8ないし請求項15のいずれか1項に記載のシリコンエピタキシャルウエーハの製造方法。前記炭素イオン注入の後、前記エピタキシャル層の形成前において、20°C/sec以上の温度上昇率で600°Cから1000°Cまで昇温し、水素雰囲気下、1,050°C以上の温度で30秒以上保持して回復アニール工程を行うことを特徴とする請求項8ないし請求項16のいずれか1項に記載のシリコンエピタキシャルウエーハの製造方法。請求項8ないし請求項17のいずれか1項に記載のシリコンエピタキシャルウエーハの製造方法により製造されたシリコンエピタキシャルウエーハを用いて半導体素子又は集積回路を製造する方法であって、1分より長く保持する熱処理は、該熱処理の最高温度を950°C以下となるようにすることを特徴とする半導体素子又は集積回路の製造方法。このように、ボロン、リンを低抵抗エピタキシャル基板のドーパントとして用いる場合には、エピタキシャル成長時に基板から成長雰囲気に拡散したドーパントがエピタキシャル層に再ドープされる所謂オートドープや、素子製造中の熱処理中に基板からエピタキシャル層に固体拡散するアウトディフュージョンが大きくなることが問題になる。そしてエピタキシャル層の抵抗率を安定化させるために、エピタキシャル層厚を厚くする必要が生じるが、それが素子のオン抵抗の悪化等を招くという矛盾も抱えている。これら低抵抗基板を用いるエピタキシャル成長においては、基板裏面をノンドープの酸化膜等でシールする技術や、枚葉エピタキシャル装置の高速成長技術やサセプター下部へのガス流制御技術穴開きサセプタなどが用いられ、エピタキシャル成長中のアウトディフュージョン、オートドープの低減が図られている。しかし、基板表面側からのアウトディフュージョンは防止できていないため、エピタキシャル成長時、及び素子製作時の基板とエピタキシャル層の境界におけるドーパント濃度が変化する領域遷移領域の制御には、課題が残されている。本発明は、上記問題に鑑みなされたものであって、素子の所定の電気特性を得るために必要な所望の抵抗率のエピタキシャル層と従来より更に低抵抗な基板からなり、低耐圧パワーMOS、中耐圧パワーMOSや撮像素子等の電気的特性の向上を実現することのできる、エピタキシャル成長中や素子製造工程の熱処理中のオートドープ、アウトディフュージョンを従来に比べて強く抑制することができるシリコンエピタキシャルウエーハとその製造方法を提供することを目的とする。上記課題を解決するため、本発明では、シリコン基板にエピタキシャル層が形成されたシリコンエピタキシャルウエーハであって、前記シリコン基板は、リンまたはボロンが2.0×1019atoms/cm3以上の濃度でドープされており、かつ少なくとも裏面側にCVD酸化膜が形成され、表面から炭素イオンが注入されたことによる炭素イオン注入層が形成されたものであり、該炭素イオン注入層が形成された前記シリコン基板の表面に前記エピタキシャル層が形成されたものであることを特徴とするシリコンエピタキシャルウエーハを提供する。このように、リンまたはボロンが2.0×1019atoms/cm3以上と高濃度にドープされたシリコンウエーハが基板として用いられたシリコンエピタキシャルウエーハにおいて、シリコン基板の少なくとも裏面側にCVD酸化膜が形成されたものであるため、エピタキシャル層の形成の際に、シリコン基板裏面からのリンまたはボロンの外方拡散、すなわちエピタキシャル成長の雰囲気がドーパントに汚染されることが抑制され、オートドープの発生が抑制されたものとなり、エピタキシャル層の抵抗率が所望の値からずれることが抑制されたものとなる。また、エピタキシャル層が形成される側の表面に炭素イオン注入層が形成されたものであるので、シリコン基板の炭素イオン注入層ではシリコン結晶格子に高濃度の炭素が取り込まれることにより、空孔の増大、格子間シリコンの減少が起こる。格子間シリコンの減少はリンやボロンが格子間に押し出される機会が減少して、ボロン、リンといったシリコンより結合半径の小さな原子のキックアウト型拡散は著しく抑制されたものとなる。これによって、エピタキシャル層の形成の際の熱処理や素子製造時の熱処理におけるシリコン基板からエピタキシャル層へのアウトディフュージョンが抑制されたものとなる。これらの効果によって、所望の抵抗率のエピタキシャル層と従来より更に低抵抗率なシリコン基板からなる、低耐圧パワーMOSや撮像素子等の所定の電気特性を得ることができるシリコンエピタキシャルウエーハとなる。ここで、前記炭素イオン注入層は、格子間シリコン濃度を低下させるために、炭素イオンが3.0×1014atoms/cm2以上のドーズ量で注入されたものであることが好ましい。このように、炭素イオンのドーズ量が3.0×1014atoms/cm2以上であれば、リンまたはボロンのシリコン基板表面側における外方への拡散をより強力に抑制されたものとすることができ、より所望の抵抗率分布を有するシリコンエピタキシャルウエーハとすることができる。また、前記CVD酸化膜は、前記シリコン基板の側面を前記炭素イオン注入層が形成された位置より表面側まで覆うものであることが好ましい。このように、炭素イオン注入層が形成された位置より表面側までCVD酸化膜に覆われたものとすることによって、ボロン又はリンが高濃度にドープされたシリコン基板がCVD酸化膜と炭素イオン注入層によってシールされたものとなり、ボロン又はリンのアウトディフュージョンやオートドープが更に強力に抑制されたものとなり、更に所望の設計値のエピタキシャル層を有するシリコンエピタキシャルウエーハを得ることができる。そして、前記エピタキシャル層の不純物濃度が、前記シリコン基板の不純物濃度の1/1000以下であるとき、有効性が大きくなり、炭素注入層での不純物拡散の抑制効果が顕著になり、好ましい。上述のように、本発明のシリコンエピタキシャルウエーハは、リンまたはボロンが高濃度にドープされたシリコン基板が用いられ、かつリンまたはボロンのアウトディフュージョンやオートドープが抑制されたものであるため、エピタキシャル層の抵抗率が、つまり、不純物濃度が基板のそれと3桁以上異なっても、階段型に近い分布を維持できるようになる。さらに、前記シリコン基板は、リンが0.5×1020atoms/cm3以上の濃度でドープされたものであり、前記炭素イオン注入層は、前記シリコン基板にドープされたリンの濃度をA×1020atoms/cm3としたとき、4A×1015atoms/cm2以上のドーズ量で炭素イオンを注入して形成されたものであり、前記エピタキシャル層は、リンが5.0×1017atoms/cm3以下の濃度でドープされたものであることが好ましい。このようなリン濃度及び炭素イオンのドーズ量であれば、エピタキシャル層の成長中及び素子作製工程中において、エピタキシャル層の境界におけるリンドーパントの動きを制御することができ、シリコン基板表面側からのオートドープ、アウトディフュージョンを防止することができる。これにより、オン抵抗、リーク電流の低減といった最終的なデバイスの電気特性を向上させることが可能となるシリコンエピタキシャルウエーハとなる。また、前記シリコン基板は、ボロンが0.2×1020atoms/cm3以上の濃度でドープされたものであり、前記炭素イオン注入層は、前記シリコン基板にドープされたボロンの濃度をB×1020atoms/cm3としたとき、4B×1015atoms/cm2以上のドーズ量で炭素イオンを注入して形成されたものであり、前記エピタキシャル層は、ボロンが2.0×1017atoms/cm3以下の濃度でドープされたものであることも好ましい。このようなボロン濃度及び炭素イオンのドーズ量であれば、エピタキシャル層の成長中及び素子作製工程中において、エピタキシャル層の境界におけるボロンドーパントの動きを制御することができ、シリコン基板表面側からのオートドープ、アウトディフュージョンを防止することができる。これにより、オン抵抗、リーク電流の低減といった最終的なデバイスの電気特性を向上させることが可能となるシリコンエピタキシャルウエーハとなる。さらに、前記CVD酸化膜の膜厚は、1500Å以上であることが好ましい。このような膜厚であれば、ボロン又はリンドーパントのアウトディフュージョンやオートドープを一層抑制することができる。また、本発明では、シリコンエピタキシャルウエーハの製造方法であって、リンまたはボロンが2.0×1019atoms/cm3以上の濃度でドープされたシリコン基板を準備し、該準備したシリコン基板に、裏面側にCVD酸化膜を形成する工程と、表面側に炭素イオンを注入して炭素イオン注入層を形成する工程とを順不同で行った後、前記炭素イオン注入を行った表面にエピタキシャル層を形成することを特徴とするシリコンエピタキシャルウエーハの製造方法を提供する。2.0×1019atoms/cm3以上と高濃度にリンまたはボロンがドープされたシリコン基板を用いてシリコンエピタキシャルウエーハを作製する際には、エピタキシャル成長中や素子を製造する際の熱処理時におけるオートドープ、アウトディフュージョンを抑制することが重要となる。ここで、オートドープについては、エピタキシャル工程中の基板からエピタキシャル成長雰囲気中への外方拡散を防止することが有効であるため、シリコン基板の少なくとも裏面側をCVD酸化膜でシールすることが非常に有効である。しかし、表面側については、エピタキシャル成長を行う都合上、CVD酸化膜でシールできないので、この部分がオートドープの原因になるため、これを抑制する必要がある。そこで、リンやボロンの拡散係数が小さい薄層をエピタキシャル層を形成する表面の直下に形成するべく、炭素をイオン注入して炭素イオン注入層を形成することとする。これによって、表面側における外方拡散を抑制することができるようになり、エピタキシャル成長中のオートドープだけでなく、その後の素子製造段階におけるシリコン基板からエピタキシャル層側へのドーパントのアウトディフュージョンを抑制することができるシリコンエピタキシャルウエーハの製造方法を提供することができる。ここで、前記炭素イオンのドーズ量を、3.0×1014atoms/cm2以上とすることが好ましい。このように、炭素イオンのドーズ量を3.0×1014atoms/cm2以上とすることによって、リンやボロンがシリコン基板の表面側から外方へ拡散することをより強力に抑制することができ、より所望の値の抵抗率となったエピタキシャル層を有するシリコンエピタキシャルウエーハを製造することができる。また、前記CVD酸化膜形成工程と前記炭素イオン注入層形成工程を行った後、RTA装置を用いて、昇温速度30°C/sec以上で加熱し、900°C以上の温度で10秒以上の回復アニール以下、回復熱処理ともいうを行い、その後前記エピタキシャル層を形成することができる。このように、RTA装置によって回復熱処理を行うことによって、炭素イオン注入によって乱れたシリコン基板の結晶性を回復させることができ、エピタキシャル層の結晶性をより良好なものとすることができ、結晶欠陥が少なく、抵抗率が所望の値となったシリコンエピタキシャルウエーハを製造することができる。そして、前記CVD酸化膜形成工程と前記炭素イオン注入層形成工程を行った後、枚葉式エピタキシャル装置に導入した後、600°C以上の温度領域から15°C/sec以上の昇温温度で昇温し、水素雰囲気下、1,050°C以上の温度で30秒以上保持した後、前記エピタキシャル層を形成することができる。このように、枚葉式エピタキシャル装置によって、RTAに準ずる速度での結晶性回復熱処理を行うことができ、回復熱処理を別途独立して行うことなく炭素イオン注入ダメージを回復させることができ、熱処理回数を増やすことなく結晶欠陥を低減することができる。従って、リンやボロンの拡散量を抑制するとともに、工程数を増やすことなく結晶性を回復させることができ、更に高品質結晶欠陥が少なく、抵抗率が所望の値となったなシリコンエピタキシャルウエーハを製造することができる。更に、前記CVD酸化膜を、前記シリコン基板の前記炭素イオン注入層の位置よりシリコン基板表面により近い位置の側面まで覆うように形成することが好ましい。このように、シリコン基板の炭素イオン注入層の位置よりシリコン基板表面により近い位置の側面まで覆うようにCVD酸化膜を形成することによって、シリコン基板をCVD酸化膜と炭素イオン注入層でシールすることができる。これによってボロンやリンのアウトディフュージョンやオートドープをより確実且つ強力に抑制することができるようになり、更に所望の抵抗率のエピタキシャル層を有するシリコンエピタキシャルウエーハを製造することができる。また、前記シリコン基板として、リンが0.5×1020atoms/cm3以上の濃度でドープされたシリコン基板を準備し、前記炭素イオン注入層を形成する工程において、前記シリコン基板にドープされたリンの濃度をA×1020atoms/cm3としたとき、4A×1015atoms/cm2以上のドーズ量で表面側に炭素イオンを注入して前記炭素イオン注入層を形成し、前記炭素イオン注入を行ったシリコン基板の表面に、リンが5.0×1017atoms/cm3以下の濃度でドープされた前記エピタキシャル層を形成することが好ましい。このようなリン濃度及び炭素イオンのドーズ量でシリコン基板を準備し、炭素イオン注入層を形成し、エピタキシャル層を形成すれば、エピタキシャル層の成長中及び素子作製工程中において、エピタキシャル層の境界におけるリンドーパントの動きを制御することができ、シリコン基板表面側からのオートドープ、アウトディフュージョンを防止することができるシリコンエピタキシャルウエーハの製造方法となる。これにより、オン抵抗、リーク電流の低減といった最終的なデバイスの電気特性を向上させることが可能となるシリコンエピタキシャルウエーハを製造することができる。さらに、前記シリコン基板として、ボロンが0.2×1020atoms/cm3以上の濃度でドープされたシリコン基板を準備し、前記炭素イオン注入層を形成する工程において、前記シリコン基板にドープされたボロンの濃度をB×1020atoms/cm3としたとき、4B×1015atoms/cm2以上のドーズ量で表面側に炭素イオンを注入して前記炭素イオン注入層を形成し、前記炭素イオン注入を行ったシリコン基板の表面に、ボロンが2.0×1017atoms/cm3以下の濃度でドープされた前記エピタキシャル層を形成することも好ましい。このようなボロン濃度及び炭素イオンのドーズ量でシリコン基板を準備し、炭素イオン注入層を形成し、エピタキシャル層を形成すれば、エピタキシャル層の成長中及び素子作製工程中において、エピタキシャル層の境界におけるボロンドーパントの動きを制御することができ、シリコン基板表面側からのオートドープ、アウトディフュージョンを防止することができるシリコンエピタキシャルウエーハの製造方法となる。これにより、オン抵抗、リーク電流の低減といった最終的なデバイスの電気特性を向上させることが可能となるシリコンエピタキシャルウエーハを製造することができる。また、前記炭素イオン注入層を形成する工程において、炭素イオンの注入エネルギーは100keV以下とすることが好ましい。このような注入エネルギーであれば、シリコン基板表面近傍に高炭素濃度の炭素イオン注入層を形成できるため、一層、オートドープ、アウトディフュージョンを防止することができるシリコンエピタキシャルウエーハの製造方法となる。さらに、前記CVD酸化膜を形成する工程において、1500Å以上の膜厚のノンドープのCVD酸化膜を形成することが好ましい。このような膜厚のCVD酸化膜であれば、一層、オートドープ、アウトディフュージョンを防止することができるシリコンエピタキシャルウエーハの製造方法となる。また、前記炭素イオンの注入後、前記エピタキシャル層の形成前において、20°C/sec以上の温度上昇率で600°Cから1000°Cまで昇温し、水素雰囲気下、1,050°C以上の温度で30秒以上保持して回復アニール工程を行うことが好ましい。このような回復アニール工程を行うことで、炭素イオンの注入により乱れたシリコン基板の結晶性を回復させることができ、その上にエピタキシャル層を気相成長させることによって結晶性の良好なエピタキシャル層を得ることができるシリコンエピタキシャルウエーハの製造方法となる。これにより、エピタキシャル層に結晶欠陥の少ないシリコンエピタキシャルウエーハを製造することができる。さらに、本発明では、前記シリコンエピタキシャルウエーハの製造方法により製造されたシリコンエピタキシャルウエーハを用いて半導体素子又は集積回路を製造する方法であって、1分より長く保持する熱処理は、該熱処理の最高温度を950°C以下となるようにすることを特徴とする半導体素子又は集積回路の製造方法を提供する。半導体素子又は集積回路を製造する際に、このように熱処理を行うことで、エピタキシャル層の境界におけるドーパントの動きを制御することができ、シリコン基板表面側からのオートドープ、アウトディフュージョンを防止することができる半導体素子又は集積回路の製造方法となる。以上説明したように、本発明によれば、素子の所定の電気特性を得るために必要な所望の抵抗率のエピタキシャル層と従来より更に低抵抗率なシリコン基板からなり、低耐圧パワーMOSや撮像素子等の電気的特性の向上を実現することのできる、エピタキシャル成長中のオートドープや、素子製造工程の熱処理中のドーパントのアウトディフュージョンを従来に比べて強く抑制することができるシリコンエピタキシャルウエーハとその製造方法が提供される。また、以上説明したように、所定の濃度のボロン、リンをドーパントとして用い、所定のドーズ量の炭素イオンを注入することで、エピタキシャル層の成長中及び素子作製工程中において、エピタキシャル層の境界におけるリンドーパントの動きを制御することができ、シリコン基板表面側からのオートドープ、アウトディフュージョンを効果的に防止することができるシリコンエピタキシャルウエーハ及びその製造方法を提供することができる。これにより、オン抵抗、リーク電流の低減といった最終的なデバイスの電気特性を向上させることが可能となるシリコンエピタキシャルウエーハを得ることができる。さらに、本発明では該シリコンエピタキシャルウエーハを用いた半導体素子又は集積回路の製造方法を提供することができる。以下、本発明についてより具体的に説明する。図4に、シリコン基板の表面にエピタキシャル層をエピタキシャル成長させる最中のドーパント不純物の動きの概要を示す。図4aに示すように、エピタキシャル層を形成するにあたっては、エピタキシャル成長前にシリコン基板10表面の自然酸化膜11を除去するため、図4bに示すようにプリベークが行われる。しかし、この際にウエーハ中のドーパントが雰囲気ガス中に外方拡散し、サセプター20付近に滞留することになってしまう。そして図4cに示すように、エピタキシャル層12が形成され始めると、エピタキシャル層12の成長速度がドーパントの拡散速度より速いため、基板からの外方拡散はなくなる。しかし、エピタキシャル層12の成長初期には、雰囲気ガス中に外方拡散し滞留したドーパントがエピタキシャル層12に取り込まれる。ここで、図4dに示すように、シリコン基板10にオートドープ対策を何も施さなかった場合、シリコン基板10の裏面側にはエピタキシャル層が成長しないので、裏面側からのドーパントの外方拡散は続くことになる。このため、成長が続くエピタキシャル層には滞留するドーパントが取り込まれ続け、エピタキシャル層12の抵抗率は所望の値からずれたままとなる。ここで、図4eに示すように雰囲気ガスをサセプターの裏面側にも流れるようにしたり、図4fに示すようにノンドープの酸化膜13でシリコン基板の裏面側をシールすることが行われているが、シリコン基板10表面からのエピタキシャル層12への外方拡散についての対策にはならず、エピタキシャル層12の抵抗率のずれを完全には抑制することができなかった。そこで、シリコン基板表面側の外方拡散を少なくするために、低温で自然酸化膜除去アニールを行って、直ぐに薄いエピタキシャル層を成長させて外方拡散を抑制し、次にドーパントが拡散した雰囲気ガスを一旦パージしてからエピタキシャル成長を行うキャップデポジション法によって表面側のオートドープを抑制するという方法が行われることもある。しかし、工程が複雑になる割には、それほどオートドープの抑制には有効ではないという問題がある。なぜなら、シリコン基板表面にある自然酸化膜を除去するためのプリベーク中に雰囲気ガスの澱層中にドーパントが外方拡散してサセプター等に吸着したりするため、パージがそれほど有効ではないからである。ここで、シリコン基板からエピタキシャル層へのドーパントのアウトディフュージョンは、ドーパント種の拡散係数とエピタキシャル成長の条件主に雰囲気温度とエピタキシャル成長に要する時間によって決まる。図5に示すように、リン、ボロンは比較的拡散係数の大きな元素であるので、このアウトディフュージョンは大きくなるが、枚葉型のエピタキシャル装置が広く用いられるようになり、高速昇降温、高速成長が実現されたことにより、エピタキシャル成長中のエピタキシャル層側へのアウトディフュージョンは低減されてきている。しかし、オートドープについては、枚葉エピタキシャル装置が必ずしも有効ということは無い。また、枚葉エピタキシャル装置では成長速度が高速となるため、パージが十分行われない状態でエピタキシャル成長が開始されるため、上述のようなオートドープ対策が有効でない理由の一つになっている。そこで、シリコン基板表面側の拡散自体を抑制する必要がある。つまり、ドーパントの拡散係数の小さな材料の被膜を形成することでアウトディフュージョンを抑制することが可能である。しかし裏面側はノンドープのCVD酸化膜でシールすればよいのは上述の通りだが、その手法は表面側には適用できない。また、アウトディフュージョンは、シリコン中の拡散係数の大きな元素についてはその現象が強くなる。すなわち、そのための対策として最も有効なことは、拡散係数を小さくすることである。そこで、シリコン中のドーパントの拡散係数を小さくする方法について鋭意検討を重ねた結果、高濃度に炭素を含有したシリコン中では、格子間のシリコン原子の数が低下し、ボロンやリンが格子間に押し出される機会が減少して、ボロンやリン等のシリコンより結合半径の小さな原子のキックアウト現象拡散は著しく抑制され、ヒ素やアンチモン等のシリコンより結合半径の大きい原子の空孔型拡散は増速される現象に着目した。すなわち、炭素が高濃度にドープされた結晶領域では、リン、ボロンの拡散が減速される現象を利用して、エピタキシャル成長中及び素子作製中のオートドープ、アウトディフュージョンを抑制することに着目した。なお、高濃度に炭素を含有したシリコン中のドーパント不純物の拡散係数の変化に関する挙動については、SiGeC型ヘテロバイポーラトランジスタにおけるボロンのプロファイル制御では実用化されており、原理に関する多くの報告もなされている非特許文献1、非特許文献2。実際のデバイスの特性の向上を実現するためには、エピタキシャル成長工程のみならず、その後に行なわれる素子製造工程中の熱処理においても、ドーパントの拡散オートドープ、アウトディフュージョンが抑制されることが必要である。近年、パワーMOSが微細化されてきており、その結果として、素子製造工程での熱処理も低温化してきている。しかし一方で、シリコン基板のドープ剤も砒素から赤燐に代わり、拡散しやすくなっている。また、シリコン基板の低抵抗率化が求められているためシリコン基板のドーパント濃度も高くなってきており、エピタキシャル層への拡散が生じ易くなっている。エピタキシャル成長工程のみならず、エピタキシャル成長工程後の素子製造工程の熱処理を含め、総合的に有効なドーパントの拡散抑制を実現する必要がある。シリコン基板に炭素イオン注入した後、エピタキシャル成長をする工程において、シリコン基板表面の炭素濃度分布がどのように変化するかは、イオン注入に関する基礎データから大まかに知ることができる。すなわち、ドーズ量と加速エネルギーでイオン注入終了段階の深さ方向のプロファイルを得て、ガウス分布の式を用いることでシリコン基板を熱処理した後の炭素濃度分布の変化を大まかに求めることができる。これに対して、シリコン基板からエピタキシャル層へのドーパントの拡散は、誤差関数により大まかに求められる。ドーパントの拡散は一定濃度からの拡散であり、炭素濃度分布の変化は一定量の物質の拡散である。炭素イオン注入で形成された炭素濃度分布の急峻なピークは、熱処理で低下する性質をもつ。ここで、炭素イオン注入エネルギーを高くすると炭素濃度分布のピーク位置は深くなり、ウエーハ表面の炭素濃度は低くなる。炭素は比較的軽い元素なので、高加速エネルギーで注入すると、ウエーハ表面での濃度は低くなりやすい。例えば、10×1015atoms/cm2のドーズ量のイオン注入を100keVで行なったときの表面での炭素濃度は1×1018atoms/cm3程度になり、これを、50keVにすると6×1018atoms/cm3程度になることが知られている非特許文献3。前述のように、高濃度な炭素イオン注入層がシリコン基板表面近傍に存在すればエピタキシャル層へのドーパントの拡散をよりよく抑制できるので、炭素イオン注入のドーズ量は大きく、かつ、炭素イオン注入エネルギーは低いことが好ましい。実際には、エピタキシャル成長前の熱処理で、表面の炭素濃度は高くなり、表面のドーパント濃度は低くなるので、炭素イオン注入層はシリコン基板にドープされたリンの濃度をA×1020atoms/cm3としたとき、4A×1015atoms/cm2以上、シリコン基板にドープされたボロンの濃度をB×1020atoms/cm3としたとき、4B×1015atoms/cm2以上のドーズ量のイオン注入で、エピタキシャル成長前に炭素濃度は、ドーパント濃度と同等以上になり、エピタキシャル層への拡散を抑制可能となる。シリコン基板のリン濃度が比較的高く、炭素注入のドーズ量が4A×1015atoms/cm2未満になると、エピタキシャル成長段階ではリンの拡散に対する減速効果が認められるが、その後の熱処理では、効果は顕著ではなくなる。エピタキシャル成長後の熱処理下での、エピタキシャル層-シリコン基板界面近傍においては、炭素はガウス分布形の拡散をし、リン、ボロンは誤差関数型の拡散をするので、その相対濃度は複雑に変化する。この領域で、ドーパントの拡散を炭素イオン注入で安定的に抑制するためには、そのドーズ量を所定の量以上とすることが好ましい。前述のように、高濃度に炭素を含有したシリコン基板中では、格子間シリコンの濃度が減少し、結果として、ボロンやリンが格子間に押し出される機会が減少して、シリコンより結合半径の小さな原子の格子間型拡散は減速し、シリコンより結合半径の大きい原子の空孔型拡散は増速する。特に、高温では、格子間シリコンと空孔の濃度の両方がFrankel対生成で増大するので、シリコン基板中の炭素による格子間シリコンの減少による拡散抑制効果は減少してしまう。そのため、リンドーパント、ボロンドーパントなどの拡散を炭素イオン注入層で抑制しようとする場合には、エピタキシャル成長工程のみならず、素子作製工程の熱処理でも、√Dtが等しくなるように低温で熱処理を行なうことが好ましい。SiGeC型ヘテロバイポーラトランジスタにおけるボロンのプロファイル制御では、低温でデバイス熱処理が行なわれ、実用化されている。なお、ここでDtとは温度tにおける拡散係数を示し、√Dtとは熱処理による拡散の大きさの目安を示す指標である。図10に、シリコン基板に炭素イオンを注入し熱処理をする前と後の炭素濃度プロファイルの変化を示す。図10に示した熱処理後の炭素濃度プロファイルは、単純なガウス形の拡散プロファイルになっていないことがわかる。このように、炭素イオンの拡散も空孔型拡散と格子間型拡散の両方の機構でおこると考えられる。そのため、炭素イオンを高濃度でシリコン基板に注入することにより、シリコン基板からエピタキシャル層へのドーパントリン、ボロンの浮き上がり現象をエピタキシャル成長工程と素子製造工程において抑制することが可能となる。結果として、縦型トランジスタのオン抵抗低減、リーク電流の低減が実現できるようになる。また、一方で炭素イオンを1×1015atoms/cm2前後のドーズ量でイオン注入すると、その領域が強力なゲッタリングサイトとなることが知られている。そのため、上記の炭素イオン注入されたエピタキシャル層-シリコン基板領域は、安定かつ強力なゲッタリングサイトにもなり、この手法を用いたデバイスの歩留まり、電気特性の向上にも寄与するという副次的な効果も当然期待される。そして、本発明者らはこの知見を基に鋭意検討を重ねた結果、エピタキシャル層の直下となるシリコン基板に炭素イオン注入を行って炭素イオン注入層を形成することによって、シリコン基板表面側エピタキシャル層が形成される側のアウトディフュージョンを抑制し、更に裏面側のCVD酸化膜を合わせて形成することでオートドープを抑制して、所望の抵抗率のエピタキシャル層が得られることを発見し、本発明を完成させた。以下、本発明について図を参照して詳細に説明するが、本発明はこれらに限定されるものではない。図1は、本発明のシリコンエピタキシャルウエーハの概略の一例を示した図である。図1aに示すように、本発明のシリコンエピタキシャルウエーハ1は、シリコン基板2にエピタキシャル層5が形成されたものである。そして、少なくとも、シリコン基板2は、リンまたはボロンが2.0×1019atoms/cm3以上の濃度でドープされており、かつ少なくとも裏面2b側にCVD酸化膜4が形成され、表面2a側には表面から炭素イオンが注入されたことによる炭素イオン注入層3が形成されたものである。そして、炭素イオン注入層3が形成された側の表面2aにエピタキシャル層5が形成されたものである。このように、2.0×1019atoms/cm3以上の濃度でリンまたはボロンがドープされたシリコン基板とエピタキシャル層からなるシリコンエピタキシャルウエーハにおいて、シリコン基板の少なくとも裏面側にCVD酸化膜が形成され、エピタキシャル層が形成された側の表面側に炭素イオン注入層が形成されたものでは、エピタキシャル層が形成される際の熱処理時には、裏面のCVD酸化膜によって裏面側の外方拡散が抑制され、表面側では炭素イオン注入層によってボロンやリンの拡散が抑制されて外方拡散が抑制される。これによってエピタキシャル層へのドーパントのオートドープが抑制されたものとなる。また、素子製造時においても、炭素イオン注入層の存在によってエピタキシャル層へのアウトディフュージョンが抑制されたものとなる。なお、シリコン基板にドープされるリンまたはボロンは、2.0×1019atoms/cm3以上固溶限界以下の濃度でドープされることが好ましい。よって、低耐圧パワーMOS、中耐圧パワーMOSや撮像素子等の所定の電気特性を得るのに好適な、抵抗率が所望の値からのずれが従来に比べて小さいエピタキシャル層と、従来より低抵抗率なシリコン基板から構成されたシリコンエピタキシャルウエーハとなっている。また、図1bに示すように、シリコンエピタキシャルウエーハ1’は、CVD酸化膜4’が、シリコン基板2の炭素イオン注入層3が形成された位置よりシリコン基板表面により近い位置の側面まで覆うものとすることができる。このようなエピタキシャルウエーハでは、シリコン基板がCVD酸化膜と炭素イオン注入層によって完全にシールされたものとなる。そのため、シリコン基板に高濃度にドープされたボロンまたはリンが、熱処理時のアウトディフュージョンや、エピタキシャル層形成の際のオートドープが、従来に比べて更に強力に抑制されたものとなる。従って、更に所望の値の抵抗率となったエピタキシャル層を有するシリコンエピタキシャルウエーハとなる。ここで、炭素イオン注入層3は、炭素イオンが3.0×1014atoms/cm2以上のドーズ量で注入されたものとすることができる。炭素イオンのドーズ量が3.0×1014atoms/cm2以上の炭素イオン注入層を有するシリコンエピタキシャルウエーハであれば、イオン注入領域の炭素のピーク濃度を基板のドーパント濃度以上とすることが約束され、その結果シリコン基板表面側におけるリンまたはボロンの外方への拡散がより強く抑制されたものとすることができる。よって、より所望の値の抵抗率のエピタキシャル層を有するシリコンエピタキシャルウエーハとなる。なお、炭素イオンは、3.0×1014atoms/cm2以上3.0×1015atoms/cm2以下のドーズ量で注入されることが好ましい。この場合、SiGeCヘテロバイポーラトランジスタの場合と同様に、エピタキシャル層への拡散を抑制するために、エピタキシャル層側に高濃度に炭素をドープした薄いエピタキシャル層を形成することによっても同じ効果が得られる。しかし、SiGe中とは異なり、シリコン中の炭素の固溶度はそれほど高くなく、無理にドープしようとすると、結晶欠陥が発生してしまうため、実用的には用いられない。また、高濃度1019atoms/cm3以上のドーピング領域では、炭素起因ドナーが発生する。炭素濃度の1/100から1/1000のドナーが発生するので、n型層が形成されるという問題もある。1019atoms/cm3以上のボロンがドープされた基板に炭素イオンを注入した場合は、炭素ドナーによるn型反転層ができることはなく、抵抗率の変化も10以下となる。そして、エピタキシャル層5の不純物濃度が、シリコン基板2の不純物濃度の1/1000以下であるものとすることができる。高濃度のシリコン基板を用いても、エピタキシャル層の不純物濃度も比較的高ければ、オートドープの影響は相対的に小さくなる。現状のエピタキシャル装置では、エピタキシャル層と基板の濃度比が1/1000以下となると、オートドープの影響を大きく受けるようになる。エピタキシャル層の不純物濃度が基板の不純物濃度の1/1000以下のエピタキシャルウエーハに本方法を適用すると、その効果は極めて顕著なものとなる。なお、エピタキシャル層の不純物濃度は、シリコン基板の不純物濃度に対し1/1000以下できる限り少ない方が好ましい。特に、シリコン基板は、リンが0.5×1020atoms/cm3以上の濃度でドープされたものであり、炭素イオン注入層は、シリコン基板にドープされたリンの濃度をA×1020atoms/cm3としたとき、4A×1015atoms/cm2以上のドーズ量で炭素イオンを注入して形成されたものであり、エピタキシャル層は、リンが5.0×1017atoms/cm3以下の濃度でドープされたものであるシリコンエピタキシャルウエーハが好ましい。また、シリコン基板は、ボロンが0.2×1020atoms/cm3以上の濃度でドープされたものであり、炭素イオン注入層は、シリコン基板にドープされたボロンの濃度をB×1020atoms/cm3としたとき、4B×1015atoms/cm2以上のドーズ量で炭素イオンを注入して形成されたものであり、エピタキシャル層は、ボロンが2.0×1017atoms/cm3以下の濃度でドープされたものであるシリコンエピタキシャルウエーハも好ましい。この場合、シリコン基板にドープされるリンまたはボロンはそれぞれ、0.5×1020atoms/cm3以上固溶限界以下、0.2×1020atoms/cm3以上固溶限界以下の濃度でドープされることが好ましい。また、炭素イオンはそれぞれ、4A×1015atoms/cm2以上6A×1015atoms/cm2以下、4B×1015atoms/cm2以上10B×1015atoms/cm2以下のドーズ量で注入されることが好ましい。炭素イオン注入のドーズ量は多くしたほうがリン、ボロンの拡散を減速する効果が大きいが、一方で、イオン注入の生産性の低下、エピタキシャル層の結晶欠陥の発生を回避するために、4A×1015atoms/cm2及び4B×1015atoms/cm2に近いドーズ量が好ましい。さらに、エピタキシャル層にドープされるリンまたはボロンはそれぞれ、0.5×1017atoms/cm2以上5.0×1017atoms/cm3以下、0.2×1017atoms/cm2以上2.0×1017atoms/cm3以下濃度でドープされることが好ましい。このようなリン又はボロン濃度、及び炭素イオンのドーズ量であれば、エピタキシャル層の成長中及び素子作製工程中において、エピタキシャル層の境界におけるリン又はボロンドーパントの動きを制御することができ、シリコン基板表面側からのオートドープ、アウトディフュージョンを防止することができる。これにより、オン抵抗、リーク電流の低減といった最終的なデバイスの電気特性を向上させることが可能となるシリコンエピタキシャルウエーハとなる。さらに、前記CVD酸化膜の膜厚は、1500Å以上であることが好ましい。このような膜厚であれば、ボロン又はリンドーパントのアウトディフュージョンやオートドープを一層抑制することができる。これにより、オン抵抗、リーク電流の低減といった最終的なデバイスの電気特性を向上させることが可能となるシリコンエピタキシャルウエーハとなる。次に、本発明のシリコンエピタキシャルウエーハの製造方法の一例を図を参照して以下に示すが、もちろん本発明はこれらに限定されるものではない。図2は本発明のシリコンエピタキシャルウエーハの製造方法の一例を示した工程フロー図である。図2aに示すように、まずリンまたはボロンが2.0×1019atoms/cm3以上の濃度でドープされたシリコン基板を準備する。ここで準備するシリコン基板は、リンまたはボロンが2.0×1019atoms/cm3以上の濃度でドープされたものであること以外の他の物性は特に限定されず、例えばCZ法で育成したシリコン単結晶棒からスライスして作製したものを用いればよい。また結晶方位、結晶径、その他の条件等も規格に応じて所望のものとすれば良く、特に限定されない。なお、シリコン基板にドープされるリンまたはボロンは、2.0×1019atoms/cm3以上固溶限界以下の濃度でドープされることが好ましい。次に、図2b、cに示すように、準備したシリコン基板に、裏面側にCVD酸化膜を形成する工程を行い、その後表面側に炭素イオンを注入して炭素イオン注入層を形成する工程を行う。若しくは、図2b’、c’に示すように、準備したシリコン基板の表面側にパッドオキサイドを用いて炭素イオンを注入して炭素イオン注入層を形成する工程を行い、その後裏面側にCVD酸化膜を形成する工程を行う。この際、200~300Å程度の膜厚のパッドオキサイドを形成したものであることが望ましい。チャネリング防止とイオン注入の際の飛程Rpをあまり深くしないために有効である。炭素イオン注入時にチルティングを行なったり、加速エネルギーを低めに設定することで同様な効果が得られる。この炭素イオン注入工程とCVD酸化膜形成工程は、順不同であって、どちらの工程を先にやってもかまわず、特に限定されない。しかし、炭素イオン注入工程の後にCVD酸化膜形成工程を行うと、CVD酸化膜形成工程後、すなわちエピタキシャル層形成工程の前に表面側に回り込んだ酸化膜を研磨で除去しなければならず、製造効率があまり良くない。一方、CVD酸化膜形成工程後に炭素イオン注入工程を行った場合は、炭素イオン注入工程中に裏面からのオートドープの影響を受けることがないので、炭素イオン注入工程後に裏面側を研磨する必要はない。そのため、CVD酸化膜形成工程を先に行い、その後炭素イオン注入工程を行う図2b、cのほうが製造効率の面から都合が良い。また、このbまたはc’のCVD酸化膜の形成工程は、熱分解法であっても、プラズマ成長法であっても良く、その形成方法は特には限定されないが、形成するCVD酸化膜は、ドーパントがドープされないノンドープのものとすることがよい。そして、b’またはcの炭素イオン注入工程は、炭素イオンのドーズ量を、3.0×1014atoms/cm2以上とすることができる。炭素イオンのドーズ量を上述のものとすることによって、シリコン基板の表面側からのリンやボロンの拡散をより確実に抑制することができ、より所望の値の抵抗率となったエピタキシャル層を有するシリコンエピタキシャルウエーハが得られるようになる。なお、炭素イオンは、3.0×1014atoms/cm2以上3.0×1015atoms/cm2以下のドーズ量で注入されることが好ましい。なお、炭素イオンの加速エネルギーは20keV以上とすることが望ましい。これによって炭素イオン注入層の深さが浅くなり過ぎず、ボロン、リンの拡散を確実に静止させることに寄与するものとすることができる。また、炭素イオン注入層を形成する工程において、炭素イオンの注入エネルギーは100keV以下とすることが好ましい。このような注入エネルギーであれば、高炭素濃度の炭素イオン注入層をシリコン基板表面近傍に形成できるため、一層、オートドープ、アウトディフュージョンを防止することができるシリコンエピタキシャルウエーハの製造方法となる。これにより、オン抵抗、リーク電流の低減といった最終的なデバイスの電気特性を向上させることが可能となるシリコンエピタキシャルウエーハを製造することができる。ここで、炭素イオンをシリコン基板表面に注入したときの注入エネルギーと形成される炭素濃度分布の関係を図7に示す。このように、注入エネルギーが低いほどシリコン基板表面近傍に炭素イオン注入層を形成することができる。さらに、炭素イオンの注入量は、シリコン基板のドーパント濃度に応じて調整されることができ、例えばシリコン基板のドーパント濃度が1×1019~1×1020atoms/cm3程度である場合には、1×1015atoms/cm2前後となることが好ましい。このような、イオン注入には、大電流イオン注入機を用いることができ、標準的な生産性を確保できる。また、この高濃度炭素イオン注入層を形成する安価で副作用の少ない手法としては、シリコン基板のボロンドーパントやリンドーパントの濃度が1.0×1020atoms/cm3を超えない範囲としてイオン注入をすることが好適である。以上のようにして炭素イオンを注入したシリコン基板は、パッド酸化膜がある場合はフッ酸溶液で表面側だけエッチングして除去することができる。また、パッド酸化膜がない場合は、そのままRCA洗浄して続く工程を行なうことができる。この場合のRCA洗浄では、SC1洗浄でのエッチング量の管理をきちんと行うことが好ましい。更に、CVD酸化膜を、シリコン基板の炭素イオン注入層の位置よりシリコン基板表面に近い位置の側面まで覆うように形成する、すなわち炭素イオン注入領域と完全にオーバーラップするように、炭素イオン注入領域とCVD酸化膜を連続して形成することができる。シリコン基板の炭素イオン注入領域と完全にオーバーラップするように、炭素イオン注入領域とCVD酸化膜を連続して形成することによって、シリコン基板をCVD酸化膜と炭素イオン注入層でシールすることができる。これによってボロンやリンのアウトディフュージョンやオートドープが発生することをより強力に抑制することができ、従って、更に所望の値の抵抗率となったエピタキシャル層を有するシリコンエピタキシャルウエーハを得ることができる。さらに、CVD酸化膜を形成する工程において、1500Å以上の膜厚のノンドープのCVD酸化膜を形成することが好ましい。このような膜厚のCVD酸化膜であれば、一層、オートドープ、アウトディフュージョンを防止することができるシリコンエピタキシャルウエーハの製造方法となる。これにより、オン抵抗、リーク電流の低減といった最終的なデバイスの電気特性を向上させることが可能となるシリコンエピタキシャルウエーハを製造することができる。なお、CVD酸化膜の膜厚は1500Å以上5000Å以下が好ましい。また、図2dに示すように、RTA装置を用いて、昇温速度30°C/sec以上で加熱し、900°C以上の温度で10秒以上の回復アニールを行い、その後工程eのエピタキシャル層の形成を行うことができる。このように、昇温速度30°C/sec以上で加熱し、900°C以上の温度で10秒以上の回復アニールをRTA装置によって行うことで、先の炭素イオン注入工程で乱れたシリコン基板の結晶性を回復させることができ、その上に気相成長させることによって結晶性の良好なエピタキシャル層を得ることができるようになる。すなわち、エピタキシャル層に結晶欠陥の少ないシリコンエピタキシャルウエーハが得られるようになる。なお、前記回復アニールの際の昇温速度は30°C/sec以上、装置性能の限界以下、例えば60°C/sec以下であることが好ましく、前記回復アニールは900°C以上1100°C以下の温度で行われることが好ましく、また10秒以上60秒以下の時間で行われることが好ましい。そして、図2dに示すように、CVD酸化膜形成工程と炭素イオン注入層形成工程を行った後、枚葉式エピタキシャル装置に導入し、600°C以上の温度領域から15°C/sec以上の昇温速度で昇温して、水素雰囲気下、1,050°C以上の温度で30秒以上保持する。このように、枚葉式エピタキシャル装置によっても、結晶性回復熱処理を行うことができる。この場合、回復熱処理を別途他の装置を用いて行うことがないため、リンやボロンの拡散要因である熱処理を増やすことなく、かつ工程数を増やすことなく結晶性が良好なシリコンエピタキシャルウエーハが得られる。従って、このような方法によれば、結晶性が良好でドーパントの拡散も抑制された安価なシリコンエピタキシャルウエーハを製造することができるようになる。なお、前記回復熱処理は、600°C以上750°C以下の温度領域から15°C/sec以上30°C/sec以下の昇温速度で昇温して、水素雰囲気下、1,050°C以上1150°C以下の温度で30秒以上60秒以下保持することが好ましい。なお、この結晶性の回復は、上述のようにRTA装置を用いることにより安定して結晶欠陥の発生を防止することが可能となるが、これに限定されず、拡散炉を用いることもできる。このような回復アニール工程は、エピタキシャル成長を輻射加熱型の装置で行なわない場合には、特に有用であり、その後のエピタキシャル成長での積層欠陥の発生を安定して回避しやすい。また、輻射加熱方式のエピタキシャル装置を用いたときは、RTA装置に近い急速な加熱が可能となるので、炭素イオン注入後の回復アニール工程をエピタキシャル成長前のプリベークと並行して行なうこともできる。この場合には、700°Cから1000°Cの温度領域の加熱を15°C/sec以上、できれば20°C/sec以上の速度で行なうことが好ましい。その後、1,050°C以上の温度で30秒以上プリベークを行なって自然酸化膜の除去と回復熱処理を行なってから、エピタキシャル成長に入ることができる。その後、図2eに示すように、炭素イオン注入を行った表面にエピタキシャル層を形成する。これによってエピタキシャルウエーハが完成する図2f。エピタキシャル成長の原料ガスは、モノシラン、ジクロルシラン、トリクロルシラン何れでもよいが、高速成長条件で行い、高温での保持時間を短くすることが好ましい。特に、1015atoms/cm2前後の炭素イオン注入を行ったときは、イオン注入によって生じた結晶欠陥がエピタキシャル層に伝播しないような条件でエピタキシャル成長工程を行うことが重要である。このように、シリコン基板の少なくとも裏面側にCVD酸化膜を形成図2bまたはc’することによって、エピタキシャル工程中のシリコン基板の裏面側からリンまたはボロンがエピタキシャル成長雰囲気中へ拡散することを防止でき、オートドープの発生を強く抑制することができる。また、炭素をイオン注入して炭素イオン注入層を形成図2b’またはcすることによって、シリコン基板表面でのリンやボロンの拡散係数を小さくすることができ、シリコン基板表面側のドーパントの外方拡散を抑制できるようになり、エピタキシャル成長中のオートドープや、素子製造工程でのアウトディフュージョンを抑制することができるようになる。これらの効果によって、2.0×1019atoms/cm3以上と高濃度にリンまたはボロンがドープされたシリコン基板を用いてシリコンエピタキシャルウエーハを作製する際にも、エピタキシャル成長中や素子を製造する際の熱処理時におけるオートドープ、アウトディフュージョンを、従来より強く抑制することができ、抵抗率の高いエピタキシャル層と抵抗率が低く、抵抗率の遷移幅が狭いシリコン基板からなるシリコンエピタキシャルウエーハを製造することができる。なお、リンを高濃度にドープしたシリコン基板を用いる場合、リンの拡散係数が大きい。このため、素子作製時の熱処理中にシリコン基板側からエピタキシャル層側にリンが拡散し、エピタキシャル層の厚さが実質的に薄くなり、シリコン基板とエピタキシャル層界面のドーパントプロファイルにダレも生ずるという問題がある。しかし、本発明では炭素イオン注入層を導入することにより、このドーパントの浮き上がりを抑制することができる。従って、エピタキシャル層のドーパントのプロファイルがデバイス工程終了時点でも遷移幅を小さく保つことができるので、エピタキシャル層の厚さについては、所定の耐圧に対して、その分薄く形成することができるようになる。特に、シリコン基板として、リンが0.5×1020atoms/cm3以上の濃度でドープされたシリコン基板を準備し、炭素イオン注入層を形成する工程において、シリコン基板にドープされたリンの濃度をA×1020atoms/cm3としたとき、4A×1015atoms/cm2以上のドーズ量で表面側に炭素イオンを注入して炭素イオン注入層を形成し、炭素イオン注入を行ったシリコン基板の表面に、リンが5.0×1017atoms/cm3以下の濃度でドープされたエピタキシャル層を形成するシリコンエピタキシャルウエーハの製造方法が好ましい。また、シリコン基板として、ボロンが0.2×1020atoms/cm3以上の濃度でドープされたシリコン基板を準備し、炭素イオン注入層を形成する工程において、シリコン基板にドープされたボロンの濃度をB×1020atoms/cm3としたとき、4B×1015atoms/cm2以上のドーズ量で表面側に炭素イオンを注入して炭素イオン注入層を形成し、炭素イオン注入を行ったシリコン基板の表面に、ボロンが2.0×1017atoms/cm3以下の濃度でドープされたエピタキシャル層を形成するシリコンエピタキシャルウエーハの製造方法も好ましい。このようなリン又はボロン濃度、及び炭素イオンのドーズ量でシリコン基板を準備し、炭素イオン注入層を形成し、エピタキシャル層を形成すれば、エピタキシャル層の成長中及び素子作製工程中において、エピタキシャル層の境界におけるリン又はボロンドーパントの動きを制御することができ、シリコン基板表面側からのオートドープ、アウトディフュージョンを防止することができるシリコンエピタキシャルウエーハの製造方法となる。これにより、オン抵抗、リーク電流の低減といった最終的なデバイスの電気特性を向上させることが可能となるシリコンエピタキシャルウエーハを製造することができる。以上説明したように、所定の濃度のボロン、リンをドーパントとして用い、所定のドーズ量の炭素イオンを注入することで、エピタキシャル層の成長中及び素子作製工程中において、エピタキシャル層の境界におけるドーパントの動きを制御することができ、シリコン基板表面側からのオートドープ、アウトディフュージョンを効果的に防止することができるシリコンエピタキシャルウエーハ及びその製造方法を提供することができる。さらに、本発明では、シリコンエピタキシャルウエーハの製造方法により製造されたシリコンエピタキシャルウエーハを用いて半導体素子又は集積回路を製造する方法であって、1分より長く保持する熱処理は、該熱処理の最高温度を950°C以下となるようにすることを特徴とする半導体素子又は集積回路の製造方法を提供する。図6に本発明に係わるシリコン基板からエピタキシャル成長、更には、デバイス製造工程に関する製造工程の概略フローを示す。本発明のシリコンエピタキシャルウエーハに、例えば、縦型のMOSトランジスタを形成する場合には、フィールド酸化やソース、チャネル領域の二重拡散構造の形成温度を950°C以下で行なうことが好ましい。SiGeCのヘテロバイポーラトランジスタの場合には、フィールド酸化以降にボロンドープのベース層が形成されるので、その後のエミッタ等の形成工程は、900°C以下で行なわれている。低耐圧パワーMOSも微細化とプロセスの低温化が進んでいるが、フィールド酸化の形成の温度は950°C以下にすることが好ましい。チャネルやソース領域の形成ではリン、ボロンを用いるが、この領域では炭素の影響はないので、炭素イオン注入を行なわない場合と同じ条件でプロセスを進めることができる。その他、撮像素子の作製などにおいても、950°Cより高温で処理していた工程に対しては、そのプロセス条件を、できるだけ低温、長時間条件に変えることが好ましい。そのようなプロセス条件としては前記のように1分より長く保持する熱処理について、該熱処理の最高温度を950°C以下となるようにすることが好ましい。半導体素子又は集積回路を製造する際に、このように熱処理を行うことで、エピタキシャル層の境界におけるドーパントの動きを制御することができ、シリコン基板表面側からのオートドープ、アウトディフュージョンを防止することができる半導体素子又は集積回路の製造方法となる。これにより、オン抵抗、リーク電流の低減といった最終的なデバイスの電気特性の優れた半導体素子又は集積回路を製造することができる。以下、実施例及び比較例を示して本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。実施例1直径200mm、赤燐ドープ、抵抗率が1.2mΩcmのCZ単結晶からエピタキシャル用のシリコン基板を作製した。そして裏面側に300nmの厚さのCVD酸化膜を形成した。その後、このシリコン基板に大電流イオン注入装置を用いて炭素イオンの注入を行った。具体的には、シリコン基板のイオン注入を行う表面にはパッド酸化膜を形成せずに、5°のチルティングでチャネリング対策を行った。加速電圧を60keV、ドーズ量を1.0×1015atoms/cm2とした。そしてイオン注入後に、RTA装置を用いて回復熱処理を行った。この熱処理条件は、昇温速度30°C/sec、窒素雰囲気1200°C、30秒とした。その後、基板洗浄を実施し、エピタキシャル成長を行った。このエピタキシャル成長は、枚葉式反応機を用い、トリクロロシランをシリコンソースに用いて1150°Cで厚さ5μmのエピタキシャル層を形成した。形成したエピタキシャル層の厚さを赤外線の干渉法で調べた結果、5.0~5.2μmの範囲であった。また、エピタキシャル層の抵抗率はショットキーダイオードによるCV法により測定した結果、ウエーハ中央で10.0Ωcmであった。作製したエピタキシャルウエーハについて、以下に示す様な評価を行った。作製したエピタキシャルウエーハのエピタキシャル層の欠陥を、プレファレンシャルエッチングで評価した。また、プレファレンシャルエッチングを行ったウエーハについて、オートドープの影響を比較的強く受ける外周10~20mmの位置からそれぞれチップを切り出し、それぞれ角度研摩を行い、スプレデイングレジスタンスによりドーパントプロファイルを測定した。ここでスプレデイングレジスタンスは補正データで抵抗値から不純物濃度に換算した。その結果を図3に示した。なお、エピタキシャル層の厚さはプレファレンシャルエッチングでエッチングした分、約1.0μm薄くなっている。比較例1,2比較のために、実施例1で用いたシリコン基板と同じ製造方法同一ロットのシリコン基板を1枚ずつ準備し、このうち一方には裏面側にCVD酸化膜を形成して、炭素イオン注入を行わずにエピタキシャルウエーハを製造し比較例1、残りの一方には裏面側にCVD酸化膜を形成せずに炭素イオン注入を行ってエピタキシャルウエーハを製造した比較例2。なお、CVD酸化膜の形成条件、炭素イオン注入条件、エピタキシャル層の形成条件は、各々実施例と同じとした。比較例1のエピタキシャルウエーハのウエーハ中心のエピタキシャル層の厚さは5.1~5.3μmの範囲であった。また、抵抗率は9.9Ωcmから9.2Ωcmの範囲であった。また、比較例2のエピタキシャルウエーハのウエーハ中心のエピタキシャル層の厚さは5.1~5.3μmの範囲であった。そして抵抗率は9.9Ωcmであった。そして比較例1,2のシリコンエピタキシャルウエーハに対して、実施例と同様の評価を行った。その結果を図3に示す。エピタキシャル層の欠陥をプレファレンシャルエッチングで調査した結果、実施例、比較例1,2何れのエピタキシャルウエーハも、積層欠陥の密度は平均的なレベルの範囲内であった。そして図3に示すように、エピタキシャル層のリン濃度は,実施例、比較例1、比較例2の順に少ない結果であり、スプレデイングレジスタンスの測定結果からは、オートドープについては有意な差が見られた。エピタキシャル成長時の基板からエピタキシャル層へのアウトディフュージョンについては、シリコン基板とエピタキシャル層との界面が明確でないので、差異を明確に確認できないが、比較例2、比較例1、実施例の順に少ない。なお図3では、角度研摩の精度が必ずしもよくないので、エピタキシャル層と基板の界面については、プロファイルが一致するように重ねて示している。以上の結果から、裏面をノンドープのCVD酸化膜でシールした高濃度リンドープシリコン基板を用い、かつ表面側に炭素イオン注入を行うことにより、アウトディフュージョン、オートドープを大幅に抑制できることが分かった。また、低抵抗率のシリコン基板にイオン注入を行った場合には、素子製造工程中の基板側からエピタキシャル層側へのドーパントの拡散も抑制することができ、素子の耐圧を確保するため必要以上にエピタキシャル層の厚さを厚くすることが必要ないことも判った。実施例2直径200mm、ボロンドープ、抵抗率が3.2mΩcmボロンドープ濃度:0.25×1020atoms/cm3のCZ単結晶からシリコン基板を作製した。シリコン基板製造工程途中で裏面側に、500nmの厚さのCVD酸化膜を形成した。その後、この基板に大電流イオン注入装置を用いて炭素イオンの注入を行なった。パッド酸化膜は形成せず5°Cのチルティングでチャネリング対策を行なった。加速電圧は60keV、ドーズ量は1.0×1015atoms/cm2とした。イオン注入後にRTA装置や拡散炉による回復熱処理は行なわなかった。その後、基板洗浄を実施した後に、エピタキシャル成長を行なった。エピタキシャル成長は、輻射加熱方式の枚葉式反応機を用い、トリクロロシランをシリコンソースに用いて1000°Cまでは20°C/secの昇温速度で加熱し、1150°Cでプリベークを行なった後、同じ温度で、ボロンが1.5×1015atoms/cm3でドープされたエピタキシャル層を形成してシリコンエピタキシャルウエーハを製造した。赤外線の干渉法でこのエピタキシャル層の厚さを調べた結果、5.5~5.8μmの範囲であった。エピタキシャル層の抵抗率はショットキーダイオードによるCV法により測定した結果、ウエーハ中央で10.0Ωcmであった。比較例3比較のために、上記炭素イオンの注入を行わない以外は実施例2と同様にしてシリコンエピタキシャルウエーハを製造した。このときのウエーハ中心のエピタキシャル層の厚さは5.2~5.6μmの範囲であった。また、抵抗率は中央部で9.9Ωcmであった。実施例2及び比較例3により製造されたシリコンエピタキシャルウエーハのエピタキシャル層の欠陥をプレファレンシャルエッチングで調査した。結果として、実施例2においては炭素イオン注入によるダメージはエピタキシャル層に積層欠陥を誘起していないことが確認された。また、実施例2及び比較例3においてエピタキシャル層の欠陥密度は平均的なレベルの範囲内であった。実施例2及び比較例3のシリコンエピタキシャルウエーハについて、熱処理をしていないもの、950°C、20時間及び1100°C、1時間で3の酸素を含んだ窒素ガス雰囲気下の熱処理条件で縦型の拡散炉を用いて熱処理をしたものを用意した。これらについて、オートドープの影響を比較的強く受ける外周10~20mmの位置からそれぞれチップを切り出し、四重極型のSIMSSecondaryIonMassSpectroscopyにより、エピタキシャル層表面からシリコン基板方向へ約8μmのボロンのデプスプロファイルを測定した。その結果を図8に示す。図8から、比較例3ではリンドーパントの拡散は抑制されていないことが示された。一方で、熱処理をしていない場合にはエピタキシャル層へのボロンドーパントの拡散は抑制されていることが分かり、これよりエピタキシャル成長工程においてのボロンドーパントの拡散抑制が推察される。また、擬似素子作製工程として950°C、20時間の熱処理をした場合も、ボロンドーパントの拡散が抑制されていることがわかる。しかし、1100°C、1時間の熱処理をした場合では、ボロンドーパント拡散の減速はわずかであった。以上の結果から、裏面をノンドープの酸化膜でシールした高濃度にボロンがドープされたシリコン基板を用い、表面側に炭素イオン注入を行ない、エピタキシャル成長後の熱処理を950°C近傍の温度で長時間かけて行なうことにより、ボロンのシリコン基板からエピタキシャル層中への拡散外方拡散が抑制できることが解った。実施例3直径200mm、赤燐ドープ、抵抗率が1.2mΩcmリンドープ濃度:0.6×1020atoms/cm3のCZ単結晶からシリコン基板を作製した。シリコン基板製造工程途中で裏面側に、300nmの厚さのCVD酸化膜を形成した。その後、この基板に大電流イオン注入装置を用いて炭素イオンの注入を行なった。パッド酸化膜を形成した。加速電圧は60keV、ドーズ量は2.0×1015atoms/cm2としてイオン注入を行った。イオン注入後にRTA装置や拡散炉による回復熱処理は行なわなかった。その後、基板洗浄を実施した後に、エピタキシャル成長を行なった。エピタキシャル成長は、輻射加熱方式の枚葉式反応機を用い、トリクロロシランをシリコンソースに用いて1000°Cまでは20°C/secの昇温速度で加熱し、1150°Cでプリベークを行なった後、同じ温度で、リンが0.5×1016atoms/cm3でドープされたエピタキシャル層を形成してシリコンエピタキシャルウエーハを製造した。赤外線の干渉法でこのエピタキシャル層の厚さを調べた結果、中心の厚さは5.2~5.4μmの範囲にあった。エピタキシャル層の抵抗率はショットキーダイオードによるCV法により測定した結果、ウエーハ中央付近で1.0Ωcmであった。比較例4比較のために、上記炭素イオンの注入を行わない以外は実施例3と同様にしてシリコンエピタキシャルウエーハを製造した。このときのウエーハ中心のエピタキシャル層の厚さは5.2~5.5μmの範囲であった。また、抵抗率は中央部で0.99Ωcmであった。実施例3及び比較例4により製造されたシリコンエピタキシャルウエーハのエピタキシャル層の欠陥をプレファレンシャルエッチングで調査した。結果として、実施例3においては炭素イオン注入によるダメージはエピタキシャル層に積層欠陥を誘起していないことが確認された。また、実施例3及び比較例4においてエピタキシャル層の欠陥密度は平均的なレベルの範囲内であった。実施例3及び比較例4のシリコンエピタキシャルウエーハについて、熱処理をしていないもの、950°C、20時間及び1100°C、1時間で3の酸素を含んだ窒素ガス雰囲気下の熱処理条件で縦型の拡散炉を用いて熱処理をしたものを用意した。これらについて、オートドープの影響を比較的強く受ける外周10~20mmの位置からそれぞれチップを切り出し、四重極型のSIMSにより、エピタキシャル層表面からシリコン基板方向へ約8μmのボロンのデプスプロファイルを測定した。その結果を図9に示す。図9から、比較例4ではリンドーパントの拡散は抑制されていないことが示された。一方で、熱処理をしていない場合にはエピタキシャル層へのリンドーパントの拡散は抑制されていることが分かり、これよりエピタキシャル成長工程においてのリンドーパントの拡散抑制が推察される。また、擬似素子作製工程として950°C、20時間の熱処理をした場合も、リンドーパントの拡散が抑制されていることがわかる。しかし、1100°C、1時間の熱処理をした場合では、リンドーパント拡散の減速はわずかであった。この図9から、上述のシリコン基板界面から離れたところで、リンの減速拡散が観察されなかったのは、炭素濃度の低い部位に相当している。つまり、炭素イオン注入条件が同じである場合には、ボロンシリコン基板実施例2の場合より実施例3のシリコンエピタキシャルウエーハのリンドーパント濃度が高くなり、その結果、シリコン基板-エピタキシャル界面からある程度離れた部位では炭素濃度が低くなり、リンドーパントの拡散抑制効果が弱くなる。以上よりシリコン基板からエピタキシャル層へのドーパントの外方拡散を炭素イオン注入により抑制するためには、エピタキシャル成長開始時点でシリコン基板表面の炭素濃度が所定の濃度以上になるようなイオン注入条件ドーズ量、加速エネルギーを適切に設定することが好ましい。なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。"