"第1導電型の第1の半導体層と、前記第1の半導体層の表面に設けられた第2導電型の第2の半導体層と、前記第2の半導体層の表面に設けられ、かつ該第2の半導体層より低い不純物濃度を有する第2導電型の第3の半導体層と、前記第3の半導体層の表面層に選択的に設けられた第1導電型の第1の半導体領域と、前記第1の半導体領域の表面層に選択的に設けられた第2導電型の第2の半導体領域と、前記第3の半導体層と前記第2の半導体領域に挟まれた前記第1の半導体領域の表面に、絶縁膜を介して設けられた第1の電極と、前記第1の半導体領域および前記第2の半導体領域に接する第2の電極と、前記第1の半導体層の、前記第3の半導体層が設けられた表面に対して反対側の表面に設けられた第3の電極と、を備え、前記第2の半導体層の不純物濃度は、7×1016cm3以上で7×1017cm3以下であることを特徴とする半導体装置。前記第2の半導体層の厚さは、18μm以上で24μm以下であることを特徴とする請求項1に記載の半導体装置。前記第2の半導体層を貫通して前記第1の半導体層および前記第3の半導体層に接し、かつ該第2の半導体層より高い不純物濃度を有する第2導電型の第1の低抵抗層が、前記第2の半導体層と交互に繰り返し設けられていることを特徴とする請求項1に記載の半導体装置。前記第1の低抵抗層は、基板の外周端部以外に設けられていることを特徴とする請求項3に記載の半導体装置。第1導電型の第1の半導体層と、前記第1の半導体層の表面に設けられた第2導電型の第3の半導体層と、前記第3の半導体層の表面層に選択的に設けられた第1導電型の第1の半導体領域と、前記第1の半導体領域の表面層に選択的に設けられた第2導電型の第2の半導体領域と、前記第3の半導体層と前記第2の半導体領域に挟まれた前記第1の半導体領域の表面に、絶縁膜を介して設けられた第1の電極と、前記第1の半導体領域および前記第2の半導体領域に接する第2の電極と、前記第1の半導体層の、前記第3の半導体層に対して反対側の表面に設けられた第3の電極と、前記第1の半導体層を貫通して前記第3の半導体層および第3の電極に接し、かつ該第3の半導体層より高い不純物濃度を有する第2導電型の第2の低抵抗層と、を備えることを特徴とする半導体装置。前記第2の低抵抗層は、基板の外周端部に設けられていることを特徴とする請求項5に記載の半導体装置。しかしながら、発明者らが鋭意研究を重ねた結果、次のことが判明した。図9は、イグナイタの回路構成を示す説明図である。図9に示すように、イグナイタ120は、IGBT121と、制御IC122とを備える。IGBT121は、例えばゲートとコレクタを共有するメインIGBTとセンスIGBTとからなるセンス機能付きである。メインIGBTのコレクタは、イグナイタ120のコレクタ端子Cを介してイグニッションコイル131の1次側コイルに接続されている。メインIGBTのエミッタは、イグナイタ120のグランド端子Gに接続されている。また、制御IC122のバッテリ入力端子Bは、イグナイタ120のバッテリ入力端子Bを介してバッテリ132の正極側に接続されている。メインIGBTのエミッタとセンスIGBTのエミッタの間には、制御IC122に内蔵されたセンス抵抗123が接続されている。メインIGBTのゲートは、制御IC122を介して、イグナイタ120の点火信号入力端子Sに接続されたECUElectronicControlUnit133に接続されている。IGBT121は、ECU133から入力される点火信号に基づいてオンオフされる。上記メインIGBTを従来のIGBT図14,15参照とした場合のイグナイタに対してフィールドディケイ試験を行い、フィールドディケイサージが印加された際のイグナイタの動作について検証した。フィールドディケイ試験とは、デバイスのコレクタ-グランド間に負極性のサージを繰り返し印加し、デバイスのフィールドディケイ耐性を検証する試験である。図10は、フィールドディケイ試験回路を示す説明図である。図10では、パルス発生器140とイグナイタ120との接続状態を明確にするため、その他の構成を図示省略している。また、図11は、フィールドディケイ試験のフィールドディケイサージ波形を示す特性図である。また、図12は、従来のIGBTのフィールドディケイサージ印加時の動作電圧波形を示す特性図である。図10に示すように、フィールドディケイ試験回路のパルス発生器140の高電圧側端子Aおよび低電圧側端子Dに、イグナイタ120のバッテリ入力端子Bおよびグランド端子Gをそれぞれ接続する。パルス発生器140の高電圧側端子A-低電圧側端子D間の接続抵抗を25Ωとした。イグニッションコイル131には、量産型のコイルを用いた。そして、外部電源電圧Vcc=5Vの点火信号をイグナイタ120の点火信号入力端子Sに入力し、IGBTを動作させた。点火信号のスイッチング周期数fを16.7Hzエンジン回転数に換算すると2000rpm相当とした。この動作時のIGBTに、印加電圧-100Vのフィールドディケイサージ図11参照を2秒間隔で300回印加し、IGBTがフィールドディケイ試験に耐え得るか否かを検証した。パルス発生器140の電源電圧VBを14Vとした。イグナイタ周辺の温度Tを25°Cとした。負荷短絡時の保護などの事故時を想定した1msの定格電流Icpを8Aとした。その結果、IGBTの動作波形にはフィールドディケイサージによる異常電圧が加わり図12参照、従来のIGBTを用いたイグナイタでは、フィールドディケイ試験の基準を満たす所望のフィールドディケイ耐量を得ることができなかった。フィールドディケイ試験では、IGBTが破壊に至る次の4つの要因によってフィールドディケイ耐量が決定される。図13は、フィールドディケイサージによるデバイス破壊の主な要因を示す説明図である。フィールドディケイサージによりIGBTに安全動作領域を超えるドレイン電流が流れて内部温度が急激に上昇以下、熱暴走破壊とするした場合、IGBTが破壊に至る虞がある。熱暴走破壊の主な原因は、IGBTの損失が大きいことと、パッケージの放熱性が悪いことの2つに大別される。IGBTの損失は、IGBTの裏面に形成されたnバッファ層109およびpコレクタ層110からなるpn接合によるブレークダウンが起こる電圧逆方向耐圧で決まる全体損失と、素子の表面レイアウトによって局部的に生じる局部的損失と、チップサイズに対するIGBTの損失の割合損失密度である。放熱性を決定する要因は、パッケージとチップ間やパッケージとヒートシンク間の熱抵抗である。パッケージと他部品間の放熱性は、例えばヒートシンクの表面積を増やすことで改善することができる。しかし、IGBTの損失を低減することは難しい。例えば、ダイシング後のチップ側面には、IGBTの逆方向耐圧を決定するpn接合が露出する。このため、ダイシングや実装工程の精度によってIGBTの逆漏れ電流量や逆方向耐圧のばらつきが大きくなり、IGBTの全体損失を低減することができないからである。このような問題により、IGBTのフィールドディケイ耐量を向上することが困難となっている。この発明は、上述した従来技術による問題点を解消するため、高いフィールドディケイ耐量を有する半導体装置を提供することを目的とする。上述した課題を解決し、本発明の目的を達成するため、請求項1の発明にかかる半導体装置は、第1導電型の第1の半導体層と、前記第1の半導体層の表面に設けられた第2導電型の第2の半導体層と、前記第2の半導体層の表面に設けられ、かつ該第2の半導体層より低い不純物濃度を有する第2導電型の第3の半導体層と、前記第3の半導体層の表面層に選択的に設けられた第1導電型の第1の半導体領域と、前記第1の半導体領域の表面層に選択的に設けられた第2導電型の第2の半導体領域と、前記第3の半導体層と前記第2の半導体領域に挟まれた前記第1の半導体領域の表面に、絶縁膜を介して設けられた第1の電極と、前記第1の半導体領域および前記第2の半導体領域に接する第2の電極と、前記第1の半導体層の、前記第3の半導体層が設けられた表面に対して反対側の表面に設けられた第3の電極と、を備え、前記第2の半導体層の不純物濃度は、7×1016cm3以上で7×1017cm3以下であることを特徴とする。また、請求項2の発明にかかる半導体装置は、請求項1に記載の発明において、前記第2の半導体層の厚さは、18μm以上で24μm以下であることを特徴とする。また、請求項3の発明にかかる半導体装置は、請求項1に記載の発明において、前記第2の半導体層を貫通して前記第1の半導体層および前記第3の半導体層に接し、かつ該第2の半導体層より高い不純物濃度を有する第2導電型の第1の低抵抗層が、前記第2の半導体層と交互に繰り返し設けられていることを特徴とする。また、請求項4の発明にかかる半導体装置は、請求項3に記載の発明において、前記第1の低抵抗層は、基板の外周端部以外に設けられていることを特徴とする。また、請求項5の発明にかかる半導体装置は、第1導電型の第1の半導体層と、前記第1の半導体層の表面に設けられた第2導電型の第3の半導体層と、前記第3の半導体層の表面層に選択的に設けられた第1導電型の第1の半導体領域と、前記第1の半導体領域の表面層に選択的に設けられた第2導電型の第2の半導体領域と、前記第3の半導体層と前記第2の半導体領域に挟まれた前記第1の半導体領域の表面に、絶縁膜を介して設けられた第1の電極と、前記第1の半導体領域および前記第2の半導体領域に接する第2の電極と、前記第1の半導体層の、前記第3の半導体層に対して反対側の表面に設けられた第3の電極と、前記第1の半導体層を貫通して前記第3の半導体層および第3の電極に接し、かつ該第3の半導体層より高い不純物濃度を有する第2導電型の第2の低抵抗層と、を備えることを特徴とする。また、請求項6の発明にかかる半導体装置は、請求項5に記載の発明において、前記第2の低抵抗層は、基板の外周端部に設けられていることを特徴とする。本発明にかかる半導体装置によれば、高いフィールドディケイ耐量を有する半導体装置を提供することができるという効果を奏する。以下に添付図面を参照して、この発明にかかる半導体装置の好適な実施の形態を詳細に説明する。本明細書および添付図面においては、nまたはpを冠記した層や領域では、それぞれ電子または正孔が多数キャリアであることを意味する。また、nやpに付すおよび-は、それぞれそれが付されていない層や領域よりも高不純物濃度および低不純物濃度であることを意味する。なお、以下の実施の形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。実施の形態1図1は、実施の形態1にかかる半導体装置の要部を示す断面図である。図1に示す半導体装置は、縦型のIGBT絶縁ゲート型バイポーラトランジスタである。図1に示すIGBTは紙面右側にメインIGBTが形成され、nドリフト層第3の半導体層1の表面層に、pベース領域第1の半導体領域2が選択的に設けられている。pベース領域2の表面層には、nエミッタ領域第2の半導体領域3が選択的に設けられている。nドリフト層1とnエミッタ領域3に挟まれたnドリフト層1のおもて面の表面には、ゲート絶縁膜絶縁膜4を介してゲート電極第1の電極5が設けられている。エミッタ電極第2の電極7は、pベース領域2およびnエミッタ領域3に接する。また、エミッタ電極7は、層間絶縁膜6によってゲート電極5と絶縁されている。酸化膜8は、チップ表面に露出するnドリフト層1を覆う。酸化膜8を介して紙面左側にセンスIGBTが形成され、pベース領域2とは分離したpベース領域2a、nエミッタ領域3と分離したnエミッタ領域3aが設けられている。ゲート絶縁膜絶縁膜4aを介してのゲート電極5aは、ゲート電極5と接続されている。層間絶縁膜6aを介してのエミッタ電極7aは、エミッタ電極7と分離されている。これによりメインIGBTとセンスIGBTはゲート電極5,5aへの共通の信号によって同時にオンオフの動作が行われ、pベース領域2の部分とpベース領域2aの部分の面積比にほぼ応じたエミッタ電流が、エミッタ電極7aに微小電流、エミッタ電極7に主電流としてそれぞれに流れる。nドリフト層1の、nエミッタ領域3が設けられたおもて面に対して反対側の表面裏面には、nバッファ層第2の半導体層9およびpコレクタ層第1の半導体層10がこの順に設けられている。nバッファ層9は、nドリフト層1より高い不純物濃度を有する。nバッファ層9の不純物濃度は、7×1016cm3以上で7×1017cm3以下であるのが望ましい。その理由は、IGBTの逆方向耐圧を小さくすることができるからである。nバッファ層9の厚さt1は、18μm以上で24μm以下であるのが望ましい。nバッファ層9の厚さt1を従来のIGBT図14参照の厚さt10よりも薄くすることで、nバッファ層9の不純物濃度を従来のIGBTより高くしたとしても、IGBTのオン電圧Vonが増加することを回避することができる。nバッファ層9の不純物濃度および厚さは、所望とするコレクタ-エミッタ間の閾値電圧VCEsat、スイッチング速度、ESB耐量およびフィールドディケイ耐量に合わせて決定されてもよい。ESBとは、点火ミスにより点火プラグで放電されなかった場合にイグナイタのIGBTのCE間へ帰還されるエネルギーのことで、イグナイタの遮断電流とコイルにより、帰還されるエネルギーが決まる。また、nバッファ層9は、pコレクタ層10の表面にエピタキシャル成長により形成されてもよい。pコレクタ層10の裏面には、コレクタ電極第3の電極11が設けられている。以上、説明したように、実施の形態1によれば、nバッファ層9の不純物濃度を従来よりも高くすることで、nバッファ層9とpコレクタ層10との界面近傍の電界強度を高くすることができる。これにより、nバッファ層9およびpコレクタ層10からなるpn接合で決まるブレークダウンが起きる電圧逆方向耐圧を低くすることができ、フィールドディケイサージが印加されたときのIGBTの動作による損失全体損失を従来に比べて低くすることができる。したがって、IGBTのフィールドディケイ耐量を向上することができる。実施の形態2図2は、実施の形態2にかかる半導体装置の要部を示す断面図である。nバッファ層より高い濃度を有するn半導体層以下、nバッファ層とするを、nバッファ層と交互に設けてもよい。実施の形態2では、図2に示すように、nバッファ層21には、nバッファ層21を貫通してnドリフト層1およびpコレクタ層10に接するnバッファ層第1の低抵抗層22が設けられている。nバッファ層21とnバッファ層22は交互に繰り返し設けられている。つまり、図2に示すIGBTには、nバッファ層21とnバッファ層22からなるバッファ層が設けられている。nバッファ層22は、nバッファ層21より高い不純物濃度を有する。nバッファ層21の不純物濃度は、5.4×1016cm3であるのが好ましい。nバッファ層21の厚さt2は、30μmであるのが好ましい。nバッファ層22の厚さt2は、nバッファ層21の厚さt2と同一である。その理由は、ESB耐量がnバッファ層21の厚さで決定されるため、nバッファ層21を上述した厚さとすることで、ESB耐量を向上することができるからである。nバッファ層22の不純物濃度は、7×1016cm3であるのが好ましい。また、nバッファ層22の不純物濃度は、実施の形態1のバッファ層図1参照と同様の範囲内に設けられてもよい。その理由は、フィールドディケイ耐量がnバッファ層22の不純物濃度で決定されるため、nバッファ層22を上述した不純物濃度とすることで、実施の形態1と同様にフィールドディケイ耐量を向上することができるからである。nバッファ層22を上述した不純物濃度とすることで、バッファ層全体の不純物濃度が高くなるが、nバッファ層21を選択的に設けているため、バッファ層の厚さを従来と同様としても、IGBTのオン電圧Vonの増加を少なくすることができる。また、nバッファ層22は、チップ基板の外周端部以外に設けられている。つまり、チップの外周端部には、nバッファ層22を配置せずに、nバッファ層21を配置する。それ以外の構成は、実施の形態1と同様である。以上、説明したように、実施の形態2によれば、実施の形態1と同様の効果を得ることができる。また、nバッファ層21およびnバッファ層22を上述した厚さとすることで、ESB耐量を向上することができる。また、チップの外周端部にnバッファ層22を設けずにnバッファ層21を配置することで、最大電界強度となる領域をチップの側面よりも内側に移動させることができる。このため、チップの側面よりも内側でブレークダウンを発生させることができる。これにより、ダイシング後のチップ側面にIGBTの逆方向耐圧を決定するpn接合が露出していたとしても、IGBTの逆漏れ電流量や逆方向耐圧のばらつきが大きくなるという問題を回避することができる。実施の形態3図3は、実施の形態3にかかる半導体装置の要部を示す断面図である。nバッファ層を設けずに、かつpコレクタ層にn半導体層以下、nコレクタ層とするを設けてもよい。実施の形態3では、図3に示すように、nドリフト層1とpコレクタ層12が接している。つまり、nバッファ層は設けられていない。また、pコレクタ層12には、pコレクタ層12を貫通してnドリフト層1およびコレクタ電極11に接するnコレクタ層第2の低抵抗層13が設けられている。nコレクタ層13は、nドリフト層1より高い不純物濃度を有する。pコレクタ層12とnコレクタ層13の厚さは同一である。つまり、図3に示すIGBTには、pコレクタ層12とnコレクタ層13からなるコレクタ層が設けられている。また、nコレクタ層13は、チップの外周端部に設けられている。チップの外周端部には、活性部を囲み、耐圧を確保する耐圧構造部が設けられている。つまり、nコレクタ層13は、耐圧構造部に設けられている。活性部の構成は、実施の形態1のIGBTと同様である。耐圧構造部は、ドリフト電流が流れる活性部を囲む。耐圧構造部において、nドリフト層1の表面層には、フローティングのp型領域であるフィールドリミッティングリング31が設けられている。また、チップの外周端部の、nドリフト層1の表面層には、nストッパー領域32が設けられている。フィールドプレート電極33は、フィールドリミッティングリング31に接する。ストッパー電極34は、nストッパー領域32に接する。また、ストッパー電極34は、nストッパー領域32上から酸化膜8の表面にまで伸びている。その他の構成は、実施の形態1と同様である。pコレクタ層12およびnコレクタ層13は、例えば次のように形成される。まず、nドリフト層1となるFZウェハを用意する。ついで、nドリフト層1のnエミッタ領域3側の素子構造を形成する。ついで、nドリフト層1のnエミッタ領域3側の表面に対して反対側の表面からFZウェハを研削して薄板化する。ついで、FZウェハの研削された表面に、フォトリソグラフィにより、pコレクタ層12の形成領域が開口するレジストを形成する。ついで、このレジストをマスクとして、イオン注入および熱処理により、レジストの開口部に露出するnドリフト層1にpコレクタ層12を形成する。ついで、FZウェハの研削された表面に、nコレクタ層13の形成領域が開口するレジストを形成する。ついで、このレジストをマスクとして、イオン注入および熱処理により、レジストの開口部に露出するnドリフト層1にnコレクタ層13を形成する。上述した工程において、pコレクタ層12とnコレクタ層13を形成する順序を逆にしてもよい。図4は、図3に示す半導体装置の等価回路を示す回路図である。nコレクタ層13を設けることにより、pベース領域2、nドリフト層1およびnコレクタ層13からなる逆導通のダイオードが、IGBTと同一チップ上に形成される。これにより、図4に示すように、図3に示す半導体装置は、IGBT41のコレクタとダイオード42のカソードが接続され、IGBT41のエミッタとダイオード42のアノードが接続された構成、つまり、IGBT41に対してダイオード42が逆並列に接続された構成となる。以上、説明したように、実施の形態3によれば、チップの外周端部に、逆導通のダイオード42を形成する。これにより、チップの外周端部にはpn接合が形成されないため、チップの外周端部ではブレークダウンが発生しない。したがって、フィールドディケイサージが印加されたときのIGBTの動作による損失全体損失を従来に比べて大幅に低くすることができ、IGBTのフィールドディケイ耐量を向上することができる。実施例1図5は、チップサイズとフィールドディケイサージによる印加電圧との関係を示す特性図である。まず、実施の形態1に従い、チップサイズを種々変更して複数のIGBTを作製した以下、実施例とする。各実施例では、nバッファ層9の不純物濃度および厚さを、それぞれ9.2×1016cm3および18μmとした。比較として、従来のIGBTを作製した図14参照。以下、従来例とする。従来例では、nバッファ層の不純物濃度および厚さを5.4×1016cm3および30μmとした。それ以外の構成は実施例と同様である。そして、これらのIGBTに対して、上述したように、フィールドディケイ試験を行った図9~図11参照。試験条件は、上述した試験条件と同様である。図5に示す結果より、実施例および従来例ともに同様に、チップサイズが大きくなるほど、フィールドディケイサージによりIGBTが破壊されない限界の電圧値以下、フィールドディケイ耐圧とするを向上することができることがわかった。その理由は、チップサイズを大きくし、nバッファ層とpコレクタ層からなるpn接合の接合面積が増えることで、チップサイズに対するIGBTの損失の割合損失密度が低下するからであると推測される。以下、実施例2~4、従来例に用いる試料のチップサイズは、すべて18mm2とする。実施例2図6は、バッファ層の不純物濃度と逆方向耐圧の関係について示す特性図である。実施の形態1に従い、IGBTを2つ作製した以下、第1,2の実施例とする。第1の実施例では、nバッファ層の不純物濃度を7.1×1016cm3とした。第2の実施例では、nバッファ層の不純物濃度を9.2×1016cm3とした。また、第1,2実施例ともに、nバッファ層の厚さを18μmとした。比較として、実施例1と同様に従来例を作製した。そして、第1,2実施例および従来例に対して、実施例1と同様に、フィールドディケイ試験を行った。図6に示す結果より、第1の実施例では、逆方向耐圧は30Vとなった。また、第2の実施例では、逆方向耐圧は、26.5Vとなった。一方、従来例では、逆方向耐圧は34.5Vとなった。これにより、nバッファ層の不純物濃度を高くするほど、逆方向耐圧を低くすることができることがわかった。実施例3図7は、バッファ層の不純物濃度とフィールドディケイサージによる印加電圧の関係について示す特性図である。実施例2と同様に、第1,2の実施例および従来例を作製した。そして、第1,2実施例および従来例に対して、実施例1と同様に、フィールドディケイ試験を行った。図7に示す結果より、第1の実施例では、フィールドディケイ耐圧は150Vとなった。また、第2の実施例では、フィールドディケイ耐圧は160Vとなった。一方、従来例では、フィールドディケイ耐圧は140Vとなった。これにより、バッファ層の不純物濃度を高くするほど、フィールドディケイ耐圧を高くすることができることがわかった。その理由は、逆方向耐圧が低くなることで実施例2参照、フィールドディケイサージが印加されたときのIGBTの動作による損失を低減することができるからであると推測される。実施例4図8は、バッファ層の不純物濃度とESB耐量の関係について示す特性図である。まず、実施の形態1に従い、nバッファ層の厚さの異なる複数のIGBTを作製した第3の実施例とする。第3の実施例のそれ以外の構成は、第1の実施例と同様である。そして、第3の実施例に対して、実施例1と同様に、フィールドディケイ試験を行った。図8に示す結果より、nバッファ層の厚さが増すほど、ESB耐量を高くすることができることがわかった。その理由は、次のように推測される。イグナイタでは、点火ミスが発生した場合に、イグニッションコイルに蓄積されてしまったエネルギーを、イグナイタによって放電させる必要がある。このエネルギー量は、通常数十mJから100mJ程度である。しかし、L負荷クランプを実現するために、イグナイタには、CBRCollectorBallastingResistor技術が採用されており、nバッファ層がバラスト抵抗として機能するため、L負荷クランプ時にコレクタ電流の局部集中を緩和している。したがって、nバッファ層の厚さを厚くすることで、バラスト抵抗が大きくなり、ESB耐量を向上することができると推測される。実施例4では、nバッファ層の厚さが18μmの場合に、ESB耐量は390mJとなり、IGBTの動作に十分に耐え得るESB耐量を得ることができる。以上において本発明では、上述した実施の形態に限らず、種々変更可能である。例えば、実施の形態中に記載した電気的特性値や寸法などは一例であり、本発明はそれらの値に限定されるものではない。また、各実施の形態では第1導電型をp型とし、第2導電型をn型としたが、本発明は第1導電型をn型とし、第2導電型をp型としても同様に成り立つ。以上説明したように、本発明によれば、第2の半導体層の不純物濃度を従来よりも高くすることで、第2の半導体層と第1の半導体層との界面近傍の電界強度を高くすることができる。これにより、第2の半導体層および第1の半導体層からなるpn接合で決まるブレークダウンが起きる電圧逆方向耐圧を低くすることができ、フィールドディケイサージが印加されたときのIGBTの動作による損失を従来に比べて低くすることができる。また、本発明によれば、チップの外周端部に第1の低抵抗層を設けずに第2の半導体層を配置することで、最大電界強度となる領域がチップの側面よりも内側に移動させることができる。このため、チップの側面よりも内側でブレークダウンを発生させることができる。これにより、ダイシング後のチップ側面にIGBTの逆方向耐圧を決定するpn接合が露出していたとしても、IGBTの逆漏れ電流量や逆方向耐圧のばらつきが大きくなるという問題を回避することができる。また、本発明によれば、チップの外周端部に、第1の半導体領域、第3の半導体層および第2の低抵抗層からなる逆導通のダイオードを形成する。これにより、チップの外周端部にはpn接合が形成されないため、チップの外周端部ではブレークダウンが発生しない。したがって、フィールドディケイサージが印加されたときのIGBTの動作による損失を従来に比べて大幅に低くすることができる。"