ベース基板を有し、ベース基板に縦横に交差するデータラインとゲートラインが形成されることにより、マトリックス状に配列する複数の画素ユニットが画成され、各画素ユニットにスイッチング素子が設置されるアレイ基板において、各前記スイッチング素子は、ゲート電極、活性層、ソース電極およびドレイン電極と、拡張導電部とを有し、前記ソース電極と前記ドレイン電極の前記活性層に接触する端部は対向してチャネル領域を定義し、前記拡張導電部は、前記ソース電極または前記ドレイン電極に隣接して電気的に接触し、前記拡張導電部の端部は、前記拡張導電部に接触するソース電極またはドレイン電極を超え、前記チャネル領域内に延び、少なくとも前記チャネル領域内で前記活性層に接触することを特徴とするアレイ基板。前記拡張導電部は、透明導電材料や金属材料に形成されることを特徴とする請求項1に記載のアレイ基板。前記拡張導電部の材料は、前記ソース電極と前記ドレイン電極の材料と異なることを特徴とする請求項2に記載のアレイ基板。前記ソース電極と前記ドレイン電極に定義されたチャネル領域の長さは、約4.0μmであることを特徴とする請求項1~3のいずれか1項に記載のアレイ基板。前記拡張導電部と、前記ソース電極または前記ドレイン電極とに定義された有効チャネル領域の長さは、約2.0~3.5μmであることを特徴とする請求項4に記載のアレイ基板。前記拡張導電部は、それに電気的に接触する前記ソース電極や前記ドレイン電極の上方または下方に設置されることを特徴とする請求項1~3のいずれか1項に記載のアレイ基板。前記ソース電極、前記ドレイン電極、前記活性層及び前記データラインはゲート絶縁層に形成され、前記ゲート絶縁層に、各画素ユニット用の画素電極や共通電極がさらに形成され、前記拡張導電部は、前記画素電極や前記共通電極と同じ材料で同時に形成されることを特徴とする請求項1~3のいずれか1項に記載のアレイ基板。前記拡張導電部は、前記画素電極や前記共通電極に別体又は一体に形成されることを特徴とする請求項7に記載のアレイ基板。前記ソース電極、前記ドレイン電極、前記活性層及び前記データラインはゲート絶縁層に形成され、前記ゲート絶縁層に、各画素ユニット用の画素電極や共通電極がさらに形成され、前記拡張導電部は、前記画素電極や前記共通電極と同じ材料で同時に形成されることを特徴とする請求項5に記載のアレイ基板である。ベース基板にスイッチング素子を形成する工程を少なくとも含み、各前記スイッチング素子はゲート電極、活性層、ソース電極およびドレイン電極を備え、前記ソース電極と前記ドレイン電極の前記活性層に接触する端部は対向してチャネル領域を定義するアレイ基板の製造方法において、スイッチング素子におけるソース電極とドレイン電極のパターンを形成する前または後に、導電薄膜を形成し、該導電薄膜を拡張導電部を有するパターンに形成する工程を更に含み、前記拡張導電部は前記ソース電極または前記ドレイン電極に隣接して電気的に接触し、前記拡張導電部の端部は、前記拡張導電部に接触するソース電極またはドレイン電極を超え、前記チャネル領域内に延び、少なくとも前記チャネル領域内で前記活性層に接触することを特徴とするアレイ基板の製造方法。前記拡張導電部は、前記ソース電極と前記ドレイン電極とは異なる露光マスクによって形成されることを特徴とする請求項10に記載のアレイ基板の製造方法。前記拡張導電部は透明導電材料や金属材料で形成されることを特徴とする請求項10または請求項11に記載のアレイ基板の製造方法。前記拡張導電部の材料は、前記ソース電極と前記ドレイン電極の材料と異なることを特徴とする請求項12に記載のアレイ基板の製造方法。各画素ユニット用の画素電極や共通電極を形成する工程を更に備え、前記拡張導電部は前記画素電極や前記共通電極と同時に形成されることを特徴とする請求項10または請求項11に記載のアレイ基板の製造方法。前記拡張導電部は、前記画素電極や前記共通電極と別体又は一体に形成されることを特徴とする請求項14に記載のアレイ基板の製造方法。各画素ユニット用の画素電極や共通電極を形成する工程を更に備え、前記拡張導電部は前記画素電極や前記共通電極と同時に形成されることを特徴とする請求項12に記載のアレイ基板の製造方法。液晶パネルを備える液晶ディスプレーにおいて、前記液晶パネルは、セル化されたカラー基板と請求項1に記載のアレイ基板を備えることを特徴とする液晶ディスプレー。従来技術では、アレイ基板における様々な導電パターンの構造は、一般的に、マスク露光技術でエッチングすることによって形成される。例えば、ソース電極とドレイン電極は、同じ材料で一回のマスクパターニング工程によって形成されたのである。ソース電極とドレイン電極との間のチャネル長Lソース電極とドレイン電極との間の距離は、マスクパターニング工程のパラメータ、例えば、マスクのパターン寸法、露光精度およびエッチング精度などの要素に制限されるので、最小値に限界がある。従来技術では、一般的に、許容できるチャネル長Lの最小値は4μmである。但し、チャネル長はTFTスイッチング素子の導通性を左右する。チャネルが長いほど、同じ性能を確保するためTFTの寸法も相応に長くなってしまう。これによって、画素ユニットの開口率が小さくなる。従って、チャネル長さを短くすることは、従来技術における改善されるべき問題である。本発明の実施形態にかかるアレイ基板は、ベース基板を有し、ベース基板に縦横に交差するデータラインとゲートラインが形成されることにより、マトリックス状に配列する複数の画素ユニットが画成され、各画素ユニットにスイッチング素子が設置される。各前記スイッチング素子は、ゲート電極、活性層、ソース電極およびドレイン電極と、拡張導電部とを有し、前記ソース電極と前記ドレイン電極の前記活性層に接触する端部は対向してチャネル領域を定義し、前記拡張導電部は、前記ソース電極または前記ドレイン電極に隣接して電気的に接触する。前記拡張導電部の端部は、前記拡張導電部に接触するソース電極またはドレイン電極を超え、前記チャネル領域内に延び、少なくとも前記チャネル領域内で前記活性層に接触する。本発明の他の実施形態は、アレイ基板の製造方法を提供する。この製造方法は、少なくともベース基板にスイッチング素子を形成する工程を含む。各前記スイッチング素子はゲート電極、活性層、ソース電極およびドレイン電極を備え、前記ソース電極と前記ドレイン電極の、前記活性層に接触する端部は対向してチャネル領域を定義する。また、前記スイッチング素子のソース電極とドレイン電極のパターンを形成する前または後に、導電薄膜を形成し、該導電薄膜を拡張導電部を有するパターンにパターニングする工程をさらに含む。前記拡張導電部は前記ソース電極または前記ドレイン電極に隣接して電気的に接触し、前記拡張導電部の端部は、前記拡張導電部に接触するソース電極またはドレイン電極を超え、前記チャネル領域内に延び、少なくとも前記チャネル領域内で前記活性層に接触する。本発明の実施形態は、液晶パネルを備える液晶ディスプレーであって、前記液晶パネルは、セル化されたカラー基板と上述のアレイ基板を備える。本発明の実施形態の目的、技術内容及び効果をより明確にするために、以下、本発明の実施形態を表す図面を参照しながら、本発明の実施形態を明確かつ完全に説明する。勿論、ここで記載された実施形態は、ただ本発明の実施形態の一部だけであり、本発明の全ての実施形態ではない。本発明の実施形態に基づき、当業者が創造的な活動をしない前提で得られる他の実施形態は全て本発明の技術範囲に含まれる。本発明実施形態はベース基板を有するアレイ基板であって、ベース基板に縦横に交差するデータラインとゲートラインが形成され、マトリックス状に配列する複数の画素ユニットが画成され、各画素ユニットにTFTスイッチング素子が設置される。各TFTスイッチング素子は、ゲート電極、活性層、ソース電極およびドレイン電極を有しており、ソース電極とドレイン電極の活性層に接触する端部は互いに対向し、ソース電極またはソース電極の少なくとも一部のパターンの上方と/または下方に拡張導電部が更に形成される。拡張導電部のパターンはそれに接触するソース電極またはドレイン電極の範囲を超え、チャネル内に延び、活性層に接触する。これにより、拡張導電部は、ソース電極とドレイン電極とを接続する方向でソース電極よりもドレイン電極に接近し、またはドレイン電極よりもソース電極に接近する。本発明の実施形態案によれば、ソースドレイン電極と別体に形成された拡張導電部によって、TFTスイッチング素子の有効チャネル長を短くする。拡張導電部の材料は、例えば、透明導電材料や金属材料などアレイ基板を形成する従来の導電材料であってもよい。また、ソースドレイン電極を形成する材料と同じでもいいし、異なってもよい。拡張導電部は、ソース電極またはドレイン電極の全体またはその一部に電気的に接触し、かつ、ソース電極とドレイン電極との間のチャネル領域内で活性層に電気的に接触するので、TFTスイッチング素子におけるソース電極やドレイン電極と同時に作動する。作動中、ソース電極やドレイン電極の一部にみなされてもよく、電気的に導通する役割を果たす。この拡張導電部は、ソースドレイン電極と独立して他のパターニングによって形成されたので、ソース電極やドレイン電極を形成するときのパターニングのパラメータに制限されず、ソース電極やドレイン電極の範囲を更に超えてチャネル方向へ延びることができ、有効チャネル長を短くする。拡張導電部はソース電極やドレイン電極の上または下に別体に形成され、有効チャネル長を短くすることができる。拡張導電部は、ソース電極またはドレイン電極に電気的に導通することができればよく、ソースドレイン電極の上方に覆ってもいいし、ソースドレイン電極の下方に形成してもよい。本発明の実施形態において、TFTのタイプを限定せず、トップゲート型やボトムゲート型のいずれでもよい。1つの実施形態において、従来の構造や工程と合わせて拡張導電部を形成してもよい。例えば、アレイ基板の1つの具体例において、ソース電極、ドレイン電極、活性層およびデータラインがゲート絶縁層上に形成され、ゲート絶縁層上に画素電極や共通電極がさらに形成される。画素電極や共通電極の材料で拡張導電部を形成することによって、拡張導電部は、画素電極や共通電極と同時に形成することができるようになり、拡張導電部を形成する余計な工程が必要ではない。以下、具体的な実施例によって詳しく説明する。第1実施例図2Aは本発明の第1実施例に係るアレイ基板のスイッチング素子構成の概略平面図であり、図2Bは図2AのA-A断面の概略断面図である。該アレイ基板はベース基板1を有し、ベース基板1に縦横に交差するデータラインとゲートラインが形成され、マトリックス状に配列する複数の画素ユニットが画成される。各画素ユニットに薄膜トランジスタTFTであるスイッチング素子が形成される。各スイッチング素子は、ゲート電極3、活性層6、ソース電極7およびドレイン電極8を備える。図2Aと2Bに示すように、ゲート電極3はベース基板1に形成され、1本のゲートラインに電気的に接続されるか、ゲートラインの一部になる。ゲート絶縁膜4はゲート電極3とゲートラインを覆うように形成される。活性層6はゲート絶縁膜4上に形成され、かつゲート電極3の上方に位置する。ソース電極7とドレイン電極8が活性層6に接触するように形成される。ソース電極7とドレイン電極8の活性層6に接する端部は所定の距離を離れて対向する。これによって、ソース電極7とドレイン電極8との間にTFTのチャネル領域が定義される。上述のTFTは、ボトムゲート型のTFTであり、ゲート電極3はソース電極7とドレイン電極8の下方に形成される。当該実施例において、ドレイン電極8の下方に接触するように拡張導電部12が形成される。この拡張導電部12のパターンは、それに接触されるドレイン電極8の範囲を超え、チャネル領域内まで延びる。そのため、拡張導電部12の端部がドレイン電極8よりもソース電極7に接近するように形成される。また、拡張導電部12はソース電極7とドレイン電極8との間のチャネル領域において活性層6に接触する。本実施例では、拡張導電層12は、画素電極や共通電極を形成する透明導電材料によって形成され、画素電極や共通電極と同時に形成されてもよい。また、画素電極のパターンを形成するときに、後に形成されるドレイン電極の下方まで延びるように拡張導電部12を形成する。図に示すように、拡張導電部12は画素電極11と一体に形成されるが、これは必須ではない。拡張導電部12と画素電極11は、同時にドレイン電極8に電気的に接続すれば、分かれて形成されてもよい。また、変形例として、拡張導電部はドレイン電極7の下方に形成されてもよく、画素電極11と同じ材料で該画素電極11と同時に形成され、つまり、同一のパターニング工程で形成される。このとき、拡張導電部の端部はソース電極7よりもドレイン電極8側に延出するため、ソース電極7とドレイン電極8との間の有効チャネル長を短くできる。上述構成を有するスイッチング素子は、例えば、ツイストネマチックTwistednematic、TNと略称する型、フリンジフィールドスイッチングFringeFieldSwitching、FFSと略称する型などの様々のアレイ基板に適用される。1つの具体例において、上記スイッチング素子は高開口率FFSHighapertureratioFFS;HFFSと略称する型アレイ基板100に適用される。図3Aと3Bに示すように、該HFFSアレイ基板100において、ゲートライン2とゲート電極3はベース基板1に形成され、ゲート電極3がゲートライン2から分岐される。ゲートライン2とゲート電極3上を覆うようにゲート絶縁膜4が形成される。ゲート絶縁層4には、ソース電極7、ドレイン電極8、活性層6およびデータライン5が形成され、さらに画素電極11が形成され、画素電極11を形成する材料で拡張導電部12が形成される。ソース電極7、ドレイン電極8、データライン5および画素電極11上を覆うようにパッシベーション層9が形成され、パッシベーション層9上にさらに共通電極10が形成される。本実施形態では、拡張導電部12は画素電極11と同時に形成され、かつ一体に成形され、拡張導電部12はドレイン電極8の下方に延び、ドレイン電極8と活性層6との間に位置される。そのため、ドレイン電極8との電気的な接続が実現されるだけでなく、ドレイン電極8と活性層6との電気的な接続も実現される。拡張導電部12はドレイン電極8の範囲を超え、ソース電極7側に延び、ドレイン電極8よりもソース電極7に接近するため、ソース電極7とドレイン電極8との間の有効チャネル長を実際的に短くできる。拡張導電部はソースドレイン電極と異なるパターニング工程で形成されたので、二つのパターンの間の最小距離はパターニング工程のパラメータに影響されない。この実施例によって、チャネルの長さを2.0~3.5μmまで短くすることが好ましい。拡張導電部は、ソース電極やドレイン電極に電気的に接続され、かつソースドレイン電極の範囲を超えるようにチャネル内に延び、チャネル領域で活性層6に接触して有効なチャネルの長さを短くすれば、ソース電極、ドレイン電極の一部のパターンの上方や下方に形成されてよく、ソース電極、ドレイン電極の全体のパターンの上方や下方に形成されてよい。本発明によれば、チャネルの長さを短くすることができるので、TFTの導通性を改善し、TFTスイッチング素子の寸法を余計に増大する必要がなくなる。この実施例では、アレイ基板の製造方法も提供する。この製造方法は、ゲート電極、活性層、ソース電極およびドレイン電極を有するスイッチング素子のパターンをアレイ基板に形成する工程を少なくとも備える。スイッチング素子のソース電極とドレイン電極のパターンを形成する前や後に、導電薄膜を形成し、パターニングによって拡張導電部を有するパターンを形成する工程をさらに備える。前記拡張導電部は、ソース電極やドレイン電極の少なくとも一部のパターンの上方と/または下方に対応し、拡張導電部のパターンは、それに接触されるソース電極やドレイン電極の範囲を超え、チャネル内に延び、チャネル領域内で活性層に接触する。従来の製造プロセスと材料によって拡張導電部を形成してもよく、例えば、拡張導電部は、アレイ基板の画素電極や共通電極と同時に同じ導電材料で形成されてもよい。1つの具体例において、パターニングで拡張導電部を備えるパターンを形成する工程は、具体的に、透明の導電薄膜を形成し、パターニングによって画素電極や共通電極を備えるパターンを形成するとともに、拡張導電部のパターンを形成する。上述したスイッチング素子を形成する工程は、様々なアレイ基板の形成に適用できる。以下、実施例によって説明する。第2実施例本発明の第2実施例では、アレイ基板の製造方法に関する。本実施形態は、HFFS型アレイ基板の製造方法に上記スイッチング素子形成工程を採用する例である。該ベース基板にゲートライン、データライン、共通電極および画素電極が形成される。そこで、アレイ基板にデータライン、ゲートライン、スイッチング素子、画素電極及び共通電極のパターンを形成する工程は、以下のステップを備える。即ち、ステップ410、図4Aと5Bに示すように、ベース基板1にゲート金属薄膜を形成し、該ゲート金属薄膜を、ゲートライン2とゲート電極3とを有するパターンに形成する。ステップ420、上記パターンを形成したベース基板1に、ゲートライン2とゲート電極3を覆うためのゲート絶縁層4を形成する。ステップ430、図5Aと6Bに示すように、ゲート絶縁層4に活性層薄膜を形成し、該活性層薄膜を、パターニングにより活性層6を有するパターンに形成する。ステップ440、図6Aと7Bに示すように、上記パターンを形成したベース基板1に、第1透明導電薄膜を形成し、画素電極11と拡張導電部12とを有するパターンを形成し、該拡張導電部12の端部は活性層6上に覆われる。ステップ450、図7Aと8Bに示すように、上記パターンを形成したベース基板1に、データ金属薄膜を形成し、該データ金属薄膜を、パターニングによりデータライン5、ソース電極7及びドレイン電極8を備えるパターンに形成する。ドレイン電極8は、拡張導電部12の上に形成され、拡張導電部12に接続されており、拡張導電部12の端部はチャネル領域内にドレイン電極8の端部を超えるように形成する。ステップ460、上記パターンを形成したベース基板1に、パッシベーション層9を形成する。ステップ470、図3Aと3Bに示すように、パッシベーション層9に第2透明導電薄膜を形成し、該第2透明導電薄膜を、パターニングにより共通電極10を有するパターンに形成する。上記製造工程において、パターニング工程における露光装置の最小隙間でソース電極とドレイン電極を形成する。ソース電極7とドレイン電極8との間の距離を4μmに設定でき、ドレイン電極8の下方に画素電極を形成するITO材料で拡張導電部12を形成することによって、ソース電極7とドレイン電極8との間の有効チャネル長を3.5~2.5μmまでに短くし、さらに2.0μmまでに短くすることができる。また、ソース電極とドレイン電極との間はショートしないように拡張導電部12の位置を適宜調整する必要がある。上記形成方法において、拡張導電部12と画素電極11が一体に形成される。本発明の実施例によって提供されたアレイ基板の製造方法は、本発明実施形態に記載されたアレイ基板に適用できる。該アレイ基板のスイッチング素子において、ソース電極とドレイン電極で定義されるチャネル長を拡張導電部によって定義される有効チャネル長に切替えることによって、パターニング工程における制限を避け、短くなった有効チャネル長を実現できる。チャネル長が短くなることによって導通性が改善され、TFTスイッチング素子の寸法を余計に増大することを避け、画素ユニットの開口率を向上することができる。本発明の実施例では液晶パネルを備える液晶ディスプレーを更に提供する。該液晶パネルは、セル化されたカラー膜基板と本発明のいずれの実施例に係るアレイ基板とを備える。本発明の液晶ディスプレーは、フレーム、駆動回路およびバックライトモジュールなどの他の構造をさらに備えてもよく、本発明に係るアレイ基板をそのまま用いることができ、他の構造を変化する必要がない。本発明に係るアレイ基板と液晶ディスプレーは、イオン電流IonCurrentを増加可能な画素構造であり、特に、液晶パネルの大型化、高解像度、モーションブラーMotionblurを低減する高フレームレートHighFramerateの要求に適用し、画素充電限界PixelChargingMarginを向上する。以上の実施形態は本発明の技術案を説明するものに過ぎず、それを限定するものではない。上述のように実施形態を参照して本発明を詳しく説明したが、上述した各実施形態に記載された技術案を修正する、または一部の技術的特徴を均等的に変更することができる。この修正や変更によって技術案の趣旨が本発明精神と範囲から逸脱するようにならない。