周波数f0の単相の入力交流電圧を、前記周波数f0よりも低い周波数f1の三相の出力交流電圧に変換する交流変換回路であって、制御信号に基づいて前記入力交流電圧を変換し、変換後の電圧を、前記制御信号に基づいて選択された相に出力するスイッチング部と、前記変換後の電圧の高周波成分を除去することにより、前記変換後の電圧を前記出力交流電圧に変換するフィルタ部と、前記入力交流電圧が0になるタイミングに同期して、各相の出力交流電圧に対応した周波数f1の参照信号に基づいて相ごとにパルス密度変調を行い、前記パルス密度変調によるパルスの生成状況、および前記入力交流電圧の極性に基づいて前記制御信号を生成し、前記制御信号を前記スイッチング部に送出するスイッチング制御部と、を備える交流変換回路。周波数f0の単相の入力交流電圧を、前記周波数f0よりも低い周波数f1の三相の出力交流電圧に変換する交流変換回路であって、前記入力交流電圧を直流電圧に変換するコンバータ部と、制御信号に基づいて前記直流電圧を変換し、変換後の電圧を、前記制御信号に基づいて選択された相に出力するスイッチング部と、前記変換後の電圧の高周波成分を除去することにより、前記変換後の電圧を前記出力交流電圧に変換するフィルタ部と、前記入力交流電圧が0になるタイミングに同期して、各相の出力交流電圧に対応した周波数f1の参照信号に基づいて相ごとにパルス密度変調を行い、前記パルス密度変調によるパルスの生成状況に基づいて前記制御信号を生成し、前記スイッチング部に送出するスイッチング制御部と、を備える交流変換回路。前記スイッチング部は、前記入力交流電圧の極性が正の場合に正電圧を対応する相に印加する第1の種類のスイッチング素子と、前記入力交流電圧の極性が負の場合に正電圧を対応する相に印加する第2の種類のスイッチング素子とを有し、前記スイッチング制御部は、前記入力交流電圧の極性が正、かつ前記パルス密度変調における前記参照信号の極性が正の場合には、前記第1の種類のスイッチング素子をオンにし、前記入力交流電圧の極性が負、かつ前記パルス密度変調における前記参照信号の極性が正の場合には、前記第2の種類のスイッチング素子をオンにし、前記入力交流電圧の極性が正、かつ前記パルス密度変調における前記参照信号の極性が負の場合には、前記第2の種類のスイッチング素子をオンにし、前記入力交流電圧の極性が負、かつ前記パルス密度変調における前記参照信号の極性が負の場合には、前記第1の種類のスイッチング素子をオンにする、前記制御信号を出力する、請求項1に記載の交流変換回路。前記スイッチング部は、前記入力交流電圧の極性が正の場合に正電圧を対応する相に印加する第1の種類のスイッチング素子と、前記入力交流電圧の極性が負の場合に正電圧を対応する相に印加する第2の種類のスイッチング素子とを有し、前記スイッチング制御部は、前記パルス密度変調における前記参照信号の極性が正の場合には、前記第1の種類のスイッチング素子をオンにし、前記パルス密度変調における前記参照信号の極性が負の場合には、前記第2の種類のスイッチング素子をオンにする、前記制御信号を出力する、請求項2に記載の交流変換回路。前記スイッチング制御部は、前記第1の種類のスイッチング素子および前記第2のスイッチング素子の両方を同時にオンにしないように前記スイッチング部を制御する、請求項3または4に記載の交流変換回路。前記スイッチング制御部は、予め設定された最小オン時間および最小オフ時間以上の時間間隔で各スイッチング素子のオン状態およびオフ状態を切り換え、前記最小オン時間および前記最小オフ時間は、n1/2f0n1は2以上の整数に設定されている、請求項3から5のいずれかに記載の交流変換回路。前記スイッチング制御部は、予め設定された最大オン時間および最大オフ時間以下の時間間隔で各スイッチング素子のオン状態およびオフ状態を切り換え、前記最大オン時間および前記最大オフ時間は、n2/2f0n2は2以上の整数に設定されている、請求項3から6のいずれかに記載の交流変換回路。前記スイッチング制御部は、前記第1の種類のスイッチング素子の全て、または前記第2の種類のスイッチング素子の全てを同時にオンにしないように各スイッチング素子の動作を制御する、請求項3から7のいずれかに記載の交流変換回路。前記スイッチング制御部は、前記入力交流電圧の半周期分の電圧が常に特定の一相だけに出力されるように前記スイッチング部を制御する、請求項1から8のいずれかに記載の交流変換回路。前記スイッチング制御部は、前記出力交流電圧の1周期あたりの前記入力交流電圧の半周期分の電圧の各相への出力回数が同数になるように前記スイッチング部を制御する、請求項1から9のいずれかに記載の交流変換回路。前記入力交流電圧の値が0になるタイミングを検出し、前記スイッチング制御部に通知する、零交差タイミング検出部をさらに備えている、請求項1から10のいずれかに記載の交流変換回路。前記スイッチング制御部は、前記入力交流電圧の極性を判定する正負判定部と、前記参照信号を生成する参照信号発生部と、前記参照信号をΔ-Σ変調によってパルスに変換し、前記入力交流電圧の値が0になるタイミングで前記パルスを出力するΔ-Σ変換部と、前記Δ-Σ変換部から出力された前記パルス、および前記正負判定部の判定結果に基づき、前記制御信号を生成し、前記スイッチング部に送出するスイッチング信号出力部と、を有している、請求項1から11のいずれかに記載の交流変換回路。周波数f0の単相の入力交流電圧を、前記周波数f0よりも低い周波数f1の三相の出力交流電圧に変換する交流変換方法であって、制御信号に基づいて前記入力交流電圧を変換し、変換後の電圧を、前記制御信号に基づいて選択された相に出力するステップと、前記変換後の電圧の高周波成分を除去することにより、前記変換後の電圧を前記出力交流電圧に変換するステップと、前記入力交流電圧が0になるタイミングに同期して、各相の出力交流電圧に対応した周波数f1の参照信号に基づいて相ごとにパルス密度変調を行うステップと、前記パルス密度変調によるパルスの生成状況および前記入力交流電圧の極性に基づいて前記制御信号を生成するステップと、を含む交流変換方法。周波数f0の単相の入力交流電圧を、前記周波数f0よりも低い周波数f1の三相の出力交流電圧に変換する交流変換方法であって、前記入力交流電圧を直流電圧に変換するステップと、制御信号に基づいて前記直流電圧を変換し、変換後の電圧を、前記制御信号に基づいて選択された相に出力するステップと、前記変換後の電圧の高周波成分を除去することにより、前記変換後の電圧を前記出力交流電圧に変換するステップと、前記入力交流電圧が0になるタイミングに同期して、各相の出力交流電圧に対応した周波数f1の参照信号に基づいて相ごとにパルス密度変調を行うステップと、前記パルス密度変調によるパルスの生成状況に基づいて前記制御信号を生成するステップと、を含む交流変換方法。周波数f0の単相の入力交流電圧を、前記周波数f0よりも低い周波数f1の三相の出力交流電圧に変換するためのプログラムであって、コンピュータに対し、制御信号に基づいて前記入力交流電圧を変換し、変換後の電圧を、前記制御信号に基づいて選択された相に出力するステップと、前記変換後の電圧の高周波成分を除去することにより、前記変換後の電圧を前記出力交流電圧に変換するステップと、前記入力交流電圧が0になるタイミングに同期して、各相の出力交流電圧に対応した周波数f1の参照信号に基づいて相ごとにパルス密度変調を行うステップと、前記パルス密度変調によるパルスの生成状況および前記入力交流電圧の極性に基づいて前記制御信号を生成するステップと、を実行させるプログラム。周波数f0の単相の入力交流電圧を、前記周波数f0よりも低い周波数f1の三相の出力交流電圧に変換するためのプログラムであって、コンピュータに対し、前記入力交流電圧を直流電圧に変換するステップと、制御信号に基づいて前記直流電圧を変換し、変換後の電圧を、前記制御信号に基づいて選択された相に出力するステップと、前記変換後の電圧の高周波成分を除去することにより、前記変換後の電圧を前記出力交流電圧に変換するステップと、前記入力交流電圧が0になるタイミングに同期して、各相の出力交流電圧に対応した周波数f1の参照信号に基づいて相ごとにパルス密度変調を行うステップと、前記パルス密度変調によるパルスの生成状況に基づいて前記制御信号を生成するステップと、を実行させるプログラム。図14は、無線電力伝送システム等の高周波単相交流を、従来のインバータ技術を用いて、より低周波の三相交流に変換する受電側交流変換回路の構成図である。この交流変換回路は、入力された高周波交流電力を直流電力に変換する整流部1401と、複数のスイッチング素子によって整流部1401の出力電圧を各相に出力するインバータ部1402と、相ごとに配置されたローパスフィルタ部104以下、フィルタとを備えている。交流変換回路は、さらに、インバータ部1402に含まれる複数のスイッチング素子の動作を制御するスイッチング制御部1403を備えている。以下、図14に示す交流変換回路の動作を説明する。まず、入力される高周波交流電力は、整流部1401において直流電力に変換される。次に、インバータ部1402において、各相の負荷に流れる電流の方向が交互に切り替わるようにスイッチング素子U、V、W、X、Y、Zのオン、オフが切り換えられる。ここで、スイッチング素子U、V、W、X、Y、Zには、一般にMOSFETやIGBT等の半導体スイッチが用いられる。各スイッチング素子のオン、オフのタイミング制御には、パルス幅変調PWM:PulseWidthModulationが用いられる。図15は、スイッチング制御部1403の構成および動作を説明するための図である。図15aに示すように、スイッチング制御部1403は、出力される低周波電力の周波数と同じ周波数に設定された参照用正弦波1501、および当該周波数よりも高い周波数に予め設定された三角波1502の入力を受けるPWM制御部1503を有している。PWM制御部1503は、参照用正弦波1501および三角波1502に基づいて生成されるパルスを、予め定められたスイッチング素子のゲートへ入力する。ここで、例として、uv相間に電力を出力する場合のスイッチング制御部1403の動作を説明する。図15bは、PWM制御部1503によるスイッチングタイミングの例を示す図である。まず、PWM制御部1503は、参照用正弦波1501および三角波1502のそれぞれの入力値を比較する。参照用正弦波≧0かつ参照用正弦波≧三角波の場合には、スイッチング素子Uおよびスイッチング素子Yをオンにし、参照用正弦波≧0かつ参照用正弦波<三角波の場合には、スイッチング素子Uおよびスイッチング素子Yをオフにする。また、参照用正弦波<0かつ参照用正弦波≧三角波の場合には、スイッチング素子Vおよびスイッチング素子Xをオンにし、参照用正弦波<0かつ参照用正弦波<三角波の場合には、スイッチング素子Vおよびスイッチング素子Xをオフにする。このような動作により、PWM制御部1503から出力されるパルスの幅は、参照用正弦波の値の大きさに応じて変化する。インバータ部1402に入力された直流電力は、上記のスイッチング動作により、図15bに示すパルスと同一の幅をもつパルス列に変換され、出力される。出力されたパルス列は、ローパスフィルタ部104を通ることにより、最終的な出力として所望の周波数の正弦波に変換される。なお、ここでは正弦波出力を得る構成を例に説明を行ったが、参照用正弦波を任意の周波数および波形にすることにより、入力される高周波交流電力を任意の周波数および波形をもつ交流電力に変換できる。しかしながら、以上のように構成された交流変換回路では、整流部1401において、高周波交流電力が一旦直流電力に変換されるため、電力の損失が生じる。また、インバータ部1402においても、直流電圧が印加されている状態でスイッチのオン、オフ動作が行われるため、スイッチング損失が発生する。さらに、整流のためのコンデンサが必要となり、コストの増加や耐久性の低下の問題が生じる。本発明は、上記の課題を解決するためになされたものであり、その目的は、無線電力伝送システム等から入力される相対的に高い周波数の交流電力を相対的に低い周波数の交流電力に変換する際の変換効率の低下を抑制できる交流変換回路を提供することにある。本発明による1つの交流変換回路は、周波数f0の単相の入力交流電圧を、前記周波数f0よりも低い周波数f1の三相の出力交流電圧に変換するように構成されている。交流変換回路は、制御信号に基づいて前記入力交流電圧を変換し、変換後の電圧を、前記制御信号に基づいて選択された相に出力するスイッチング部と、前記変換後の電圧の高周波成分を除去することにより、前記変換後の電圧を前記出力交流電圧に変換するフィルタ部と、前記入力交流電圧が0になるタイミングに同期して、各相の出力交流電圧に対応した周波数f1の参照信号に基づいて相ごとにパルス密度変調を行い、前記パルス密度変調によるパルスの生成状況、および前記入力交流電圧の極性に基づいて前記制御信号を生成し、前記制御信号を前記スイッチング部に送出するスイッチング制御部とを備えている。本発明による他の交流変換回路は、周波数f0の単相の入力交流電圧を、前記周波数f0よりも低い周波数f1の三相の出力交流電圧に変換するように構成されている。交流変換回路は、前記入力交流電圧を直流電圧に変換するコンバータ部と、制御信号に基づいて前記直流電圧を変換し、変換後の電圧を、前記制御信号に基づいて選択された相に出力するスイッチング部と、前記変換後の電圧の高周波成分を除去することにより、前記変換後の電圧を前記出力交流電圧に変換するフィルタ部と、前記入力交流電圧が0になるタイミングに同期して、各相の出力交流電圧に対応した周波数f1の参照信号に基づいて相ごとにパルス密度変調を行い、前記パルス密度変調によるパルスの生成状況に基づいて前記制御信号を生成し、前記スイッチング部に送出するスイッチング制御部とを備えている。ある実施形態において、前記スイッチング部は、前記入力交流電圧の極性が正の場合に正電圧を対応する相に印加する第1の種類のスイッチング素子と、前記入力交流電圧の極性が負の場合に正電圧を対応する相に印加する第2の種類のスイッチング素子とを有する。前記スイッチング制御部は、前記入力交流電圧の極性が正、かつ前記パルス密度変調における前記参照信号の極性が正の場合には、前記第1の種類のスイッチング素子をオンにし、前記入力交流電圧の極性が負、かつ前記パルス密度変調における前記参照信号の極性が正の場合には、前記第2の種類のスイッチング素子をオンにし、前記入力交流電圧の極性が正、かつ前記パルス密度変調における前記参照信号の極性が負の場合には、前記第2の種類のスイッチング素子をオンにし、前記入力交流電圧の極性が負、かつ前記パルス密度変調における前記参照信号の極性が負の場合には、前記第1の種類のスイッチング素子をオンにする前記制御信号を出力する。ある実施形態において、前記スイッチング部は、前記入力交流電圧の極性が正の場合に正電圧を対応する相に印加する第1の種類のスイッチング素子と、前記入力交流電圧の極性が負の場合に正電圧を対応する相に印加する第2の種類のスイッチング素子とを有する。前記スイッチング制御部は、前記パルス密度変調における前記参照信号の極性が正の場合には、前記第1の種類のスイッチング素子をオンにし、前記パルス密度変調における前記参照信号の極性が負の場合には、前記第2の種類のスイッチング素子をオンにする、前記制御信号を出力する、請求項2に記載の交流変換回路。ある実施形態において、前記スイッチング制御部は、前記第1の種類のスイッチング素子および前記第2のスイッチング素子の両方を同時にオンにしないように前記スイッチング部を制御する。ある実施形態において、前記スイッチング制御部は、予め設定された最小オン時間および最小オフ時間以上の時間間隔で各スイッチング素子のオン状態およびオフ状態を切り換え、前記最小オン時間および前記最小オフ時間は、n1/2f0n1は2以上の整数に設定されている。ある実施形態において、前記スイッチング制御部は、予め設定された最大オン時間および最大オフ時間以下の時間間隔で各スイッチング素子のオン状態およびオフ状態を切り換え、前記最大オン時間および前記最大オフ時間は、n2/2f0n2は2以上の整数に設定されている。ある実施形態において、前記スイッチング制御部は、前記第1の種類のスイッチング素子の全て、または前記第2の種類のスイッチング素子の全てを同時にオンにしないように各スイッチング素子の動作を制御する。ある実施形態において、前記スイッチング制御部は、前記入力交流電圧の半周期分の電圧が常に特定の一相だけに出力されるように前記スイッチング部を制御する。ある実施形態において、前記スイッチング制御部は、前記出力交流電圧の1周期あたりの前記入力交流電圧の半周期分の電圧の各相への出力回数が同数になるように前記スイッチング部を制御する。ある実施形態において、交流変換回路は、前記入力交流電圧の値が0になるタイミングを検出し、前記スイッチング制御部に通知する、零交差タイミング検出部をさらに備えている。ある実施形態において、前記スイッチング制御部は、前記入力交流電圧の極性を判定する正負判定部と、前記参照信号を生成する参照信号発生部と、前記参照信号をΔ-Σ変調によってパルスに変換し、前記入力交流電圧の値が0になるタイミングで前記パルスを出力するΔ-Σ変換部と、前記Δ-Σ変換部から出力された前記パルス、および前記正負判定部の判定結果に基づき、前記制御信号を生成し、前記スイッチング部に送出するスイッチング信号出力部とを有している。本発明による1つの交流変換方法は、周波数f0の単相の入力交流電圧を、前記周波数f0よりも低い周波数f1の三相の出力交流電圧に変換するための方法である。前記方法は、制御信号に基づいて前記入力交流電圧を変換し、変換後の電圧を、前記制御信号に基づいて選択された相に出力するステップと、前記変換後の電圧の高周波成分を除去することにより、前記変換後の電圧を前記出力交流電圧に変換するステップと、前記入力交流電圧が0になるタイミングに同期して、各相の出力交流電圧に対応した周波数f1の参照信号に基づいて相ごとにパルス密度変調を行うステップと、前記パルス密度変調によるパルスの生成状況および前記入力交流電圧の極性に基づいて前記制御信号を生成するステップとを含む。本発明による他の交流変換方法は、周波数f0の単相の入力交流電圧を、前記周波数f0よりも低い周波数f1の三相の出力交流電圧に変換する方法である。前記方法は、前記入力交流電圧を直流電圧に変換するステップと、制御信号に基づいて前記直流電圧を変換し、変換後の電圧を、前記制御信号に基づいて選択された相に出力するステップと、前記変換後の電圧の高周波成分を除去することにより、前記変換後の電圧を前記出力交流電圧に変換するステップと、前記入力交流電圧が0になるタイミングに同期して、各相の出力交流電圧に対応した周波数f1の参照信号に基づいて相ごとにパルス密度変調を行うステップと、前記パルス密度変調によるパルスの生成状況に基づいて前記制御信号を生成するステップと、を含む。本発明による1つのプログラムは、周波数f0の単相の入力交流電圧を、前記周波数f0よりも低い周波数f1の三相の出力交流電圧に変換するためのプログラムである。前記プログラムは、コンピュータに対し、制御信号に基づいて前記入力交流電圧を変換し、変換後の電圧を、前記制御信号に基づいて選択された相に出力するステップと、前記変換後の電圧の高周波成分を除去することにより、前記変換後の電圧を前記出力交流電圧に変換するステップと、前記入力交流電圧が0になるタイミングに同期して、各相の出力交流電圧に対応した周波数f1の参照信号に基づいて相ごとにパルス密度変調を行うステップと、前記パルス密度変調によるパルスの生成状況および前記入力交流電圧の極性に基づいて前記制御信号を生成するステップと、を実行させる。本発明による他のプログラムは、周波数f0の単相の入力交流電圧を、前記周波数f0よりも低い周波数f1の三相の出力交流電圧に変換するためのプログラムである。前記プログラムは、コンピュータに対し、前記入力交流電圧を直流電圧に変換するステップと、制御信号に基づいて前記直流電圧を変換し、変換後の電圧を、前記制御信号に基づいて選択された相に出力するステップと、前記変換後の電圧の高周波成分を除去することにより、前記変換後の電圧を前記出力交流電圧に変換するステップと、前記入力交流電圧が0になるタイミングに同期して、各相の出力交流電圧に対応した周波数f1の参照信号に基づいて相ごとにパルス密度変調を行うステップと、前記パルス密度変調によるパルスの生成状況に基づいて前記制御信号を生成するステップとを実行させる。本発明の交流変換回路の好ましい実施形態によれば、入力される高周波交流電力の入力電圧がゼロの時にスイッチング動作が行われるため、高効率の電力変換が可能となる。本発明の好ましい実施形態を説明する前に、まず、本発明の概要を説明する。図1Aは、本発明による交流変換回路の構成例を示す図である。図示される交流変換回路は、周波数f0の単相の交流電圧以下、入力交流電圧と呼ぶことがある。を、周波数f0よりも低い周波数f1の三相の交流電圧以下、出力交流電圧と呼ぶことがある。に変換するように構成されている。この交流変換回路は、制御信号に基づいて入力交流電圧を変換し、変換後の電圧を各相uv相間、vw相間、wu相間に出力するスイッチング部10と、スイッチング部10の出力から高周波成分を除去して出力交流電圧を出力するフィルタ部104とを備えている。交流変換回路はまた、上記制御信号を生成し、スイッチング部10に入力することによってスイッチング部10を制御するスイッチング制御部30を備えている。スイッチング制御部30は、入力交流電圧が0になるタイミングに同期して、各相の出力交流電圧に対応した周波数f1の参照信号に基づいて相ごとにパルス密度変調を行う。そして、パルス密度変調によるパルスの生成状況、および入力交流電圧の極性に基づいて制御信号を生成し、スイッチング部10に送出する。この制御信号によってどの相に変換後の電圧を出力するかが選択される。以上の動作が、入力交流電圧が0になるごとに、即ち入力交流電圧の半周期ごとに行われる。ここで、パルスの生成状況とは、例えば各相についてのパルスの生成有無や、生成されたパルスの極性等を意味する。スイッチング部10は、典型的には複数のスイッチング素子を有し、制御信号によって選択された特定のスイッチング素子のオン、オフを切り換えることにより、入力された電圧を三相に分配する。このような構成により、入力交流電圧の極性および出力交流電圧の極性に応じて動的に所望の三相交流を生成することが可能となる。なお、入力交流電圧が0とは、完全に0になる場合に限らず、実質的に0と見なせる範囲を含むものとする。本明細書において、入力交流電圧の振幅に対する値が、10未満の範囲内に含まれている場合は、実質的に0であるものとする。図1Bは、図1Aに示す交流変換回路の動作の流れを示すフローチャートである。まずステップS101において、入力交流電圧が0になるタイミングが検知される。入力交流電圧が0になるタイミングが検知された場合、ステップS102に進み、各相の出力交流電圧に対応した周波数f1の参照信号に基づいて相ごとにパルス密度変調が行われる。続いて、ステップS103において、パルス密度変調によるパルスの生成状況、および入力交流電圧の極性に基づいて制御信号が生成される。ステップS101は、例えば不図示の検出器によって実行される。ステップS102およびS103は、スイッチング制御部30によって実行される。その後、ステップS104において、スイッチング部10は、制御信号に基づき、入力交流電圧を変換し、変換された電圧を選択された相に出力する。最後に、ステップS105において、フィルタ部104は、変換後の電圧を出力交流電圧に変換する。以上の動作が入力交流電圧の半周期ごとに繰り返されることにより、入力交流電圧が相対的に低い周波数の出力交流電圧へ変換される。この例では、制御信号は、入力交流電圧が0になるタイミングに同期してスイッチング部10に送られるため、スイッチング部10の内部で行われるスイッチング動作は、電圧が0の状態で実行される。このため、当該スイッチング動作に起因する電力損失を低減することが可能となる。さらに、入力交流電圧を直流電圧に変換することなく出力交流電圧に変換するため、高効率な変換が可能となる。なお、スイッチング部10、スイッチング制御部30等の詳細な構成および動作については後述の実施形態1において説明する。交流変換回路は、上記の構成に限らず、他の構成を有していてもよい。図1Cは、本発明による交流変換回路の他の構成例を示す図である。この交流変換回路も、周波数f0の単相の入力交流電圧を、周波数f0よりも低い周波数f1の三相の出力交流電圧に変換するように構成されている。この交流変換回路は、図1Aに示す構成要素に加え、さらに入力交流電圧を一旦直流電圧に変換してからスイッチング部10に入力するコンバータ部40を備えている。この例におけるスイッチング制御部30も、入力交流電圧が0になるタイミングに同期して、各相の出力交流電圧に対応した周波数f1の参照信号に基づいて相ごとにパルス密度変調を行う。そして、パルス密度変調によるパルスの生成状況に基づいて制御信号を生成し、前記スイッチング部に送出する。この例では、コンバータ部40が入力交流電圧を一旦直流電圧に変換するため、スイッチング部10に入力される電圧は常に正極性である。そのため、スイッチング制御部30は、パルスの生成状況のみに基づいてスイッチング部10を制御する。図1Dは、図1Cに示す交流変換回路の動作の流れを示すフローチャートである。本構成では、ステップS200においてコンバータ部40によって入力交流電圧が直流電圧に変換される。一方、ステップS201において、入力交流電圧が0になるタイミングが検知される。入力交流電圧が0になるタイミングが検知された場合、ステップS202に進み、各相の出力交流電圧に対応した周波数f1の参照信号に基づいて相ごとにパルス密度変調が行われる。続いて、ステップS203において、パルス密度変調によるパルスの生成状況に基づいて制御信号が生成される。ステップS200およびS203が完了した後、ステップS204において、スイッチング部10は、制御信号に基づき、コンバータ部40から出力された直流電圧を変換し、変換された電圧を選択された相に出力する。最後に、ステップS205において、フィルタ部104は、変換後の電圧を出力交流電圧に変換する。なお、ステップS200と、ステップS201からS203とは、並列に実行され得る。以上の動作が入力交流電圧の半周期ごとに繰り返されることにより、入力交流電圧が相対的に低い周波数の出力交流電圧へ変換される。図1Cに示す構成においても、入力交流電圧が0になるタイミングに同期して制御信号がスイッチング部10に送られるため、スイッチング部10の内部で行われるスイッチング動作は、電圧が0の状態で実行される。このため、当該スイッチング動作に起因する電力損失を低減することが可能となる。なお、この例におけるスイッチング部10、スイッチング制御部30等の詳細な構成および動作については後述の実施形態2において説明する。以上の説明では、交流変換回路の各構成要素は、ブロック化された個別の機能部として表されているが、これらの機能部の処理を規定するプログラムをプロセッサに実行させることによって交流変換回路の動作が実現されていてもよい。そのようなプログラムの処理手順は、例えば図1B、1Dに示すとおりである。以下、本発明の好ましい実施形態を説明する。以下の説明において、同一または対応する構成要素には同一の参照符号を付している。実施形態1まず、本発明の第1の実施形態による交流変換回路を説明する。図1Eは、本実施形態の交流変換回路の概略構成を示すブロック図である。本実施形態の交流変換回路は、周波数f0の単相の入力交流電圧を、相対的に低い周波数f1の三相の出力交流電圧に変換するように構成されている。交流変換回路は、複数のスイッチング素子によって入力交流電圧を各相に出力するスイッチング部101と、入力交流電圧の値が0になるタイミング零交差タイミングを検出する零交差タイミング検出部102と、各スイッチング素子の動作を制御するスイッチング制御部103と、スイッチング部101の出力電圧の高周波成分を除去するフィルタ104とを備えている。フィルタ104の後段には負荷が接続され、負荷に周波数f1の交流電圧が供給される。なお、図1Eは一例として、単相入力三相出力の場合の構成であり、周波数f0は、例えば100kHz以上に設定され、周波数f1は、例えば電力系統の周波数と同じ50Hzに設定される。入力交流電圧および出力交流電圧は、ともに正弦波電圧であるものとする。スイッチング部101には、周波数f0かつ単相の交流電圧が入力される。スイッチング部101は、スイッチング制御部103から入力される制御信号に基づいて動作するスイッチング素子U、V、W、X、Y、Zを備えている。これらのスイッチング素子U、V、W、X、Y、Zにより、スイッチング部101は、u、v、wの各相に接続された後段のフィルタ104へ、入力交流電圧を出力するか否かを切り替える。スイッチング素子U、V、Wは、入力高周波交流の極性が正のときに対応する相に正電圧を印加するものであり、本明細書において第1の種類のスイッチと呼ぶことがある。スイッチング素子X、Y、Zは、入力高周波交流の極性が負のときに対応する相に正電圧を印加するスイッチであり、本明細書において第2の種類のスイッチと呼ぶことがある。図2は、各スイッチング素子の構成例を示す図である。各スイッチング素子は、例えば、図2aに示すように、通常の半導体スイッチング素子であるMOSFETまたはIGBTが、ダイオードと直列または並列に接続された構成や、ダイオードブリッジ内に接続された構成を有する。あるいは、図2bに示すように、逆阻止IGBT等の双方向スイッチング素子で構成されていてもよい。各スイッチング素子のゲートには、スイッチング制御部103から制御信号が入力される。次に、スイッチング制御部103の構成および動作を具体的に説明する。図3Aは、スイッチング制御部103の具体的な構成を示す図である。スイッチング制御部103は、各相の出力交流電圧と同一周波数の正弦波参照信号を発生するリファレンス正弦波発生部301参照信号発生部と、入力交流電圧の極性正負を判定する正負判定部302と、Δ-Σ変調によって各相に対応するパルス列を生成する3つのΔΣ変換部303と、各スイッチング素子のゲートに入力する制御信号を出力するスイッチング信号出力部304とを備える。各Δ-Σ変換部303には、零交差タイミング検出部102から、入力交流電圧の電圧値が0になるタイミングを示すタイミング情報が入力される。また、正負判定部302は、入力高周波交流ラインからの入力を受けるように配置されている。リファレンス正弦波発生部301は、入力された高周波交流電力に比べて十分に小さい電力の、位相が120度ずつずれた50Hzの三相正弦波を発生し、各相に対応するΔΣ変換部303に入力する。ここで、リファレンス正弦波発生部301の出力は、ゼロを中心に正負の値をとる正弦波であるものとする。各ΔΣ変換部303は、入力された正弦波の値を指令値としてΔΣ変換を行う。そして、零交差タイミング検出部102から入力されるタイミング情報に基づき、入力交流電圧の電圧レベルが0になるタイミングに同期してパルスをスイッチング信号出力部304に出力する。図3Bは、一つの相に対応するΔΣ変換部303の構成を示す図である。ΔΣ変換部303は、積分部3031と、遅延部3032と、出力決定部3033とを有している。図3Bに示すように、積分部3031は、リファレンス正弦波発生部301からの入力値と、遅延部3032を介して入力される値との差分を時間積分し、出力決定部3033に出力する。ここで、遅延部3032は、入力された信号を、予め設定された時間例えば、入力交流電圧の半周期分遅延させて出力する。出力決定部3033は、予め設定された正および負の2つの閾値を持ち、上記タイミング情報に同期してパルス信号を出力する。ここで、出力決定部3033は、積分部3031から受け取った値が予め設定された正の閾値よりも大きい場合には正のパルスを出力し、入力された値が予め設定された負の閾値よりも小さい場合には負のパルスを出力する。この時、出力決定部3033から出力されるパルスの単位時間当たりの密度変化の波形は、リファレンス正弦波発生部301から発生した正弦波と同様、周波数50Hzの正弦波となる。出力決定部3033に設定される正負の閾値は、リファレンス正弦波発生部301の出力値、および入力される高周波交流の周波数と出力される低周波交流の周波数との比率によって決定される。このように、各Δ-Σ変換部303は、リファレンス正弦波発生部301の周波数に等しい周波数の密度変化を伴うパルス信号を出力する。相ごとに出力されたパルス信号は、図3Aに示すスイッチング信号出力部304に入力される。なお、上記の説明では、出力交流電圧は、50Hzの正弦波であるものとしたが、正弦波以外の波形であってもよい。リファレンス正弦波発生部301の出力を、上記の正弦波とは異なる任意の波形にすることにより、その波形の出力交流電圧を得ることができる。このように、パルス密度の変化によって任意の波形に変調する方式を、パルス密度PDM/PulseDensityModulation変調と呼ぶ。図3Aに示す正負判定部302は、入力された高周波交流電圧の現在の極性を判定し、スイッチング信号出力部304に当該極性情報を入力する。スイッチング信号出力部304は、ΔΣ変換部303から出力されたパルス信号、および正負判定部302から出力された極性情報に基づき、スイッチング部101の各スイッチング素子に対し、オン、オフを切り換えるための制御信号を出力する。図4は、入力交流電圧の極性および各相間の出力電圧の極性の組み合わせに対して、スイッチング信号出力部304がどのような制御信号を出力するかを示す対応表である。図4において、入力電圧極性は、正負判定部302から受け取った極性情報を示し、出力電圧極性は、各ΔΣ変換部303から受け取ったパルスの正負を示す。スイッチング信号出力部304は、例えば、入力電圧極性が正の場合にuv相間に正の極性の電圧を印加する場合には、スイッチング素子UとYとを同時にオンにし、入力電圧極性が負の場合にuv相間に正の極性の電圧を印加する場合には、スイッチング素子VとXとを同時にオンにする。スイッチング信号出力部304は、この対応表に従ってスイッチング素子U、V、W、X、Y、Zのオン、オフを切り換えることにより、入力交流電圧の1/2波長分の電圧を1パルスとした場合に、各相間uv、vw、wuに単位時間当たりのパルス密度変化が三相正弦波になるようにパルスを振り分ける。なお、スイッチング制御部103は、出力側で短絡を防ぐため、スイッチング素子UとX、VとY、WとZの各ペアが同時にオンにならないように排他的に制御する。図4に示す対応表は、例えばテーブルとして不図示のメモリ等に記録され、スイッチング制御部103が当該テーブルを参照することによって上記の制御が実現され得る。あるいは、上記の対応表に示す動作を行うようにスイッチング制御部103の回路構成が予め設計されていてもよい。スイッチング制御部103による以上の制御により、スイッチング部101は、入力交流電圧の1/2波長分の電圧を1パルスとするパルス列を出力する。出力されたパルス列は、相ごとに配置されたフィルタ104に入力される。各フィルタ104は、スイッチング部101から送られた出力パルス列から高周波成分を除去し、最終出力として、50Hzの低周波交流電圧を出力する。フィルタ104は、インダクタとコンデンサとで構成される低域透過フィルタであり、通常、入力交流電圧の周波数をf0、出力をn相とした場合、フィルタのカットオフ周波数をf0/10×nに設定すれば高調波ノイズを効果的に取り除くことが可能である。例えば、f0が100kHzであり、三相に出力する場合、カットオフ周波数は約33.3kHzに設定すればよい。図5は、入力高周波交流電圧と、スイッチング部101の出力と、ある一相のフィルタ104の出力波形との関係を示す図である。図5aは、周波数f0の入力高周波交流電圧の時間変化を表している。図5bは、スイッチング部101の出力の時間変化の例を表している。入力交流電圧の零交差タイミングで、Δ-Σ変換部の出力に同期してスイッチのON/OFFが制御されるため、正弦波的に密度が変化するパルス列が出力される。図5cは、フィルタ104の出力の時間変化の例を表している。スイッチング部101の出力の密度変化が周波数50Hzの正弦波状であるため、フィルタ104からは、周波数50Hzの交流電圧が出力される。図5に示すように、入力高周波交流電圧を直流電圧に変換することなく、直接に50Hzの低周波交流電圧に変換することができる。これにより、高効率な電力変換が可能となる。実施形態2次に、本発明の第2の実施形態による交流変換回路を説明する。図6は、本実施形態における交流変換回路の概略構成を示すブロック図である。本実施形態の交流変換回路は、スイッチング部602の前段に整流作用を行うコンバータ部601を備え、入力交流電圧を一旦直流電圧に変換する点が実施形態1の交流変換回路とは異なっている。以下、実施形態1と異なる点を中心に説明し、重複する事項についての説明は省略する。本実施形態の交流変換回路は、交流電圧を直流電圧に変換するコンバータ部601と、入力された直流電圧を変換して各相に出力するスイッチング部602と、入力交流電圧の値が0になるタイミングを検出する零交差タイミング検出部102と、各スイッチング素子の動作を制御するスイッチング制御部603と、スイッチング部101の出力電圧の高周波成分を除去するフィルタ104とを備えている。実施形態1と同様、フィルタ104の後段には負荷が接続され、負荷に周波数f1の交流電圧が供給される。周波数f0は、例えば100kHz以上に設定され、周波数f1は、例えば電力系統の周波数と同じ50Hzに設定される。入力交流電圧および出力交流電圧は、ともに正弦波電圧であるものとする。コンバータ部601は、ダイオードブリッジで構成され、入力された周波数f0かつ単相の交流電圧を整流し、当該交流電圧の1/2波長分の電圧を1パルスとする周波数2f0の正極性のパルス列に変換する。スイッチング部602は、スイッチング制御部603から入力される制御信号に基づいて動作するスイッチング素子U、V、W、X、Y、Zを備えており、u、v、wの各相に接続された後段のフィルタ104へ、入力されるパルス列を出力するか否かを切り替える。ここで、各スイッチング素子は、通常の半導体スイッチング素子であるMOSFETやIGBTで構成される。各スイッチング素子への制御信号として、スイッチング制御部603の出力が各スイッチング素子のゲートに入力される。次に、スイッチング制御部603の構成および動作を具体的に説明する。図7は、スイッチング制御部603の具体的な構成を示す図である。スイッチング制御部603は、リファレンス正弦波発生部301と、3つのΔΣ変換部303と、スイッチング信号出力部701とを備える。零交差タイミング検出部102は、入力交流電圧の電圧値が0となるタイミングを検出し、検出した情報をタイミング情報としてΔΣ変換部303に通知する。リファレンス正弦波発生部301は、入力された高周波交流電力に比べて十分に小さい電力の、位相が120度ずつずれた50Hzの三相正弦波を発生し、相ごとにΔΣ変換部303に入力する。各ΔΣ変換部303は、各相に対応して設けられ、入力された正弦波の値を指令値としてΔΣ変換を行う。そして、各相について上記タイミング情報に基づき入力交流電圧の電圧レベルが0となるタイミングに同期してパルスをスイッチング信号出力部701に送出する。この時、パルス出力の単位時間当たりの密度変化は、リファレンス正弦波発生部301からの正弦波と同周期である50Hzの正弦波となる。スイッチング信号出力部701は、ΔΣ変換部303からの入力に基づき、スイッチング部602の各スイッチング素子に対し、オン、オフを切り換えるための制御信号を出力する。図8は、本実施形態におけるΔΣ変換部303の出力電圧極性に対して、スイッチング信号出力部701がどのような制御信号を出力するかを示す対応表である。スイッチング信号出力部304は、例えば、uv相間に正の極性の電圧を印加する場合には、スイッチング素子UとYとを同時にオンにし、uv相間に負の極性の電圧を印加する場合には、スイッチング素子VとXとを同時にオンにする。また、好ましくは、出力側で短絡を防ぐためにスイッチング素子UとX、VとY、WとZの各ペアの中で同時にオンにならないように排他的に制御される。以上のように、スイッチング制御部603は、コンバータ部601から出力されたパルス列に対してΔΣ変換を行うことによってPDM変調を行う。各フィルタ104は、スイッチング部101から送られた出力パルス列から高周波成分を除去し、最終出力として、50Hzの低周波交流電圧を出力する。図9は、入力交流電圧波形、コンバータ部601の出力波形、スイッチング部602の出力波形、およびある一相のフィルタ104の出力波形の関係を示す図である。図9に示すように、入力高周波交流は、コンバータ部601によって正の半波列に変換され、スイッチング部602によってPDM変調された半波列に変換される。PDM変調された半波列は、最終的にフィルタ104によるローパスフィルタリングによって低周波交流へと変換される。以上のように、本実施形態によれば、入力高周波交流電圧がゼロのときにスイッチングが行われるため、効率よく50Hzの低周波交流電圧に変換することが可能となる。なお、本実施形態では、零交差タイミング検出部102は、入力高周波交流電圧がゼロのタイミングを検出するが、コンバータ部601の出力電圧がゼロのタイミングを検出するように構成してもよい。実施形態3次に、本発明による第3の実施形態による交流変換回路を説明する。本実施形態は、スイッチング制御部の構成および動作が上記の第1および第2の実施形態におけるものとは異なっており、他の構成要素については同一である。ここでは第2の実施形態を基本構成として異なる部分の動作を中心に説明し、重複する事項についての説明は省略する。図10は、本実施形態における交流変換回路のスイッチング制御部の概略構成を示す図である。本実施形態におけるスイッチング制御部103は、最小オン時間設定部1001、最小オフ時間設定部1002、最大オン時間設定部1003、最大オフ時間設定部1004をさらに備えている。最小オン時間設定部1001は、各スイッチング素子が連続してオン状態になる最小の時間を、スイッチング時間情報としてスイッチング信号出力部1005に送出する。ここで、各スイッチング素子のオン、オフ動作は入力高周波交流電圧のゼロ点において行われるため、当該最小の時間は、入力高周波交流電圧の周期1/f0の2分の1の整数倍に設定される。なお、当該最小の時間は予め設定されているものとしてもよいし、ユーザが本交流変換回路の出力状態を見て調整するものとしてもよい。同様に、最小オフ時間設定部1002は各スイッチング素子が連続してオフ状態になる最小の時間を、最大オン時間設定部1003は各スイッチング素子が連続してオン状態になる最大の時間を、最大オフ時間設定部1004はスイッチング素子が連続してオフ状態になる最大の時間を、スイッチング時間情報としてスイッチング信号出力部1005に送出する。スイッチング信号出力部1005は、設定された各スイッチング素子のオン時間、オフ時間の最小値および最大値と、ΔΣ変換部303の出力とに基づき、各スイッチング素子のオン、オフを制御するための制御信号を出力する。図11は、コンバータ部601に入力される高周波交流の周波数をf0Hz、出力低周波交流の周波数をfoutHzとし、最小オン時間と最小オフ時間を1/f0秒入力高周波交流の一周期分とした場合の入力高周波交流電圧、コンバータ部601の出力、スイッチング部602の出力、およびある一相のフィルタ104の出力波形の関係を示す図である。なお、本例ではf0=33×foutとする。図11cに示すように、最小オン時間および最小オフ時間を設定することにより、入力高周波交流の一周期分、すなわちコンバータ部601の出力半波2つ分の時間を最小時間単位としてオン、オフが制御される。すなわち、スイッチング信号出力部1005は、各Δ-Σ変換部303からの出力パルスに完全に従うわけではなく、一旦スイッチング素子をオンまたはオフにしたときは、予め設定された最小時間の間はそのスイッチング状態を維持する。ただし、最終的な出力が各Δ-Σ変換部303からの出力パルスの密度変化を反映した正弦波に極力近くなるように、各スイッチング素子を制御する。このような制御により、コンバータ部601の出力半波1つ分の時間を最小時間単位としてスイッチングする場合に比べて、スイッチング回数を減らすことができる。このため、スイッチング駆動のための電力やスイッチングに伴う電力の損失を減らすことができ、効率良く出力低周波交流を得ることができる。なお、ここでは、最小オン時間と最小オフ時間が同じ値の場合を例に説明したが、それぞれの値が異なっていてもよい。ここで、上記の電力損失は、スイッチング回数が少ないほど小さくなるため、最小オン時間および最小オフ時間を長くするほど損失を小さくすることができる。しかし、最小オン時間および最小オフ時間を長くすることは、結果的にΔΣ変換部303で行われるPDM変調の量子化数が少なくなることと同様の影響を及ぼすこととなる。すなわち、スイッチング部602の出力半波の密度変化の滑らかさが低減し、最終の出力低周波交流の波形歪みの原因となり得る。そこで、本実施形態では、最終の出力低周波交流の波形歪みの発生を防ぐため、さらに最大オン時間および最大オフ時間が設定され、オン時間およびオフ時間の持続時間が予め設定された時間内に制限される。このような構成により、最終の出力低周波交流に波形歪みを生じることなく、スイッチングに伴う損失を減らすことができる。なお、本実施形態では、最小オン時間設定部1001、最小オフ時間設定部1002、最大オン時間設定部1003、最大オフ時間設定部1004が設けられるが、これらの全てではなく、一部のみが設けられていてもよい。実施形態4次に、本発明の第4の実施形態による交流変換回路を説明する。本実施形態は、スイッチング制御部の構成および動作が上記の第1および第2の実施形態におけるものとは異なっており、他の構成要素については同一である。ここでは第2の実施形態を基本構成として異なる部分の動作を中心に説明し、重複する事項についての説明は省略する。図12は、本実施形態における交流変換回路におけるスイッチング制御部の構成を示す図である。本実施形態におけるスイッチング制御部は、各Δ-Σ変換部から出力されたパルスの配列の調整を行う出力制御部1204が3つのΔ-Σ変換部の後段に設けられる。以下、3つのΔ-Σ変換部を、uv相Δ-Σ変換部1201と、vw相Δ-Σ変換部1202と、wu相Δ-Σ変換部1203とに区別して本実施形態における動作を説明する。uv相ΔΣ変換部1201は、リファレンス正弦波発生部301からのuv相用のリファレンス信号に基づいてΔΣ変換を行う。同様にvw相ΔΣ変換部1202はvw相用のリファレンス信号に、wu相ΔΣ変換部1203はwu相用のリファレンス信号に基づいてΔΣ変換を行う。出力制御部1204は、uv相ΔΣ変換部1201、vw相ΔΣ変換部1202、およびwu相ΔΣ変換部1203から出力されたパルスを受け、三相のパルスうちの一相のパルスだけを選択して出力する。この時、各相の累積の出力パルス数が出力交流電圧の一周期あたり同じ数になるように出力する相のパルスを選択する。ここで、最終的な出力がΔ-Σ変換部1201、1202、1203からの出力パルスの密度変化を反映した正弦波に極力近くなるように、パルスの配列が調整される。スイッチング信号出力部701は、出力制御部1204からの出力に基づき、スイッチング部602の各スイッチング素子に対し、オン、オフを指示するための制御信号を出力する。図13は、入力高周波交流電圧、コンバータ部601の出力、スイッチング部602の各相の出力、および各相のフィルタ104の出力波形の関係を示す図である。図13に示すように、いずれの時刻においても、入力高周波交流の半周期分が常に一相だけに出力される。また、uv相、vw相、wu相のいずれについても、入力交流電圧の一周期あたりの出力半波の数が同数になるように制御される。一般に、入力高周波交流の周波数が高いほど、伝送路におけるインピーダンスの変動の影響を受けやすい。したがって、予め決められた出力インピーダンスに基づいて設計された高周波交流電源からの入力に対して出力インピーダンスが時間的に変動することは効率低下の原因となる。本実施形態によれば、各時刻において常に一相だけに電力が出力されるため、出力側の負荷が時間的に変動することが無くなるため、伝送路における出力インピーダンスが一定に保たれ、効率の低下を抑えた電力変換が可能となる。以上の各実施形態では、交流変換回路の各構成要素は、ブロック化された個別の機能部として表されているが、これらの機能部の処理を規定するプログラムをプロセッサに実行させることによって交流変換回路の動作が実現されていてもよい。そのようなプログラムは、例えばCD-ROM、DVD-ROM、フラッシュメモリなどの記録媒体に記録され、あるいは、インターネットやイントラネット等の電気通信回線を通じて流通され得る。