シーケンスプログラムの実行に係わるデータを記憶するプログラムレジスタと、前記シーケンスプログラムを実行する主プロセッサと、前記主プロセッサにバスを介して接続される副プロセッサとを具備し、前記副プロセッサは、前記主プロセッサにおける前記シーケンスプログラムの実行状況を保存する実行状況保存部を備える、プログラマブルコントローラ。シーケンスプログラムの実行に係わるデータを記憶するプログラムレジスタと、前記シーケンスプログラムを実行する主プロセッサと、前記主プロセッサにバスを介して接続される副プロセッサとを具備し、前記副プロセッサは、前記プログラムレジスタの内容を保存するレジスタ保存部を備える、プログラマブルコントローラ。前記レジスタ保存部は、前記シーケンスプログラムの実行に係わるスキャン周期ごとに前記プログラムレジスタの内容を保存する、請求項2に記載のプログラマブルコントローラ。シーケンスプログラムの実行に係わるデータを記憶するプログラムレジスタと、前記シーケンスプログラムを実行する主プロセッサと、前記主プロセッサにバスを介して接続される副プロセッサとを具備し、前記副プロセッサは、前記主プロセッサの停止時における前記シーケンスプログラムの実行状況および前記プログラムレジスタの内容を時刻情報とともに保存するフルダンプ保存部を備える、プログラマブルコントローラ。シーケンスプログラムの実行に係わるデータを記憶するプログラムレジスタと、前記シーケンスプログラムを実行する主プロセッサと、前記主プロセッサにバスを介して接続される副プロセッサとを具備し、前記副プロセッサは、前記主プロセッサに係わるRASreliabilityavailabilityserviceability情報を保存するRAS情報保存部を備える、プログラマブルコントローラ。従来の技術では以下に説明するような問題がある。1の方法では、罠を仕掛けるべき部位を特定することが困難である。つまりソースプログラムの何処にトラッププログラムを仕掛ければよいのか、特定することが難しい。特定した部位が的外れな場合は意味をなさない。またこの方法では、同様の事象が再度発生して初めて原因調査に必要な情報が得られるので、問題の特定に膨大な時間を要する場合が多い。また、収集可能な情報は罠がけプログラムで指定した情報に限定され、さらに単発的で長時間連続記録が難しいことから、時系列的な解析が困難である。2の方法では、解析のための装置が高価である。また1と同じように、2の方法でも同様の事象が発生して初めて原因調査に必要な情報が得られる。さらには収集データ量が膨大になるので、解析までに要する時間がますます膨大なものになる。3の方法では、得られる情報が発生事象の履歴イベント履歴であるので、原因が基板異常であるかないかを特定することしかできない。4の方法では、プログラム開発ツール上でのプログラム実行状況表示能力が、CentralProcessingUnitCPUの速度に追いつかず、情報を単発的にしかモニタに表示できない。また、表示できる範囲が必要な情報のごく一部であり、人がモニタを常に見ている必要がある。さらに、情報が高速に更新されるので人の目では追い切れないばかりか、必要な記録も取れない。目的は、異常の原因を迅速に特定することの可能なプログラマブルコントローラを提供することにある。実施形態によれば、プログラマブルコントローラは、シーケンスプログラムの実行に係わるデータを記憶するプログラムレジスタと、シーケンスプログラムを実行する主プロセッサと、主プロセッサにバスを介して接続される副プロセッサとを具備する。副プロセッサは、主プロセッサにおけるシーケンスプログラムの実行状況を保存する実行状況保存部を備える。図1は、実施形態に係わるプログラマブルコントローラの一例を示す機能ブロック図である。図1において、主CPU1はマイクロプロセッサで、PLCの中枢部分であり、シーケンスの実行及び実行制御を行う。プログラムメモリ2はCPU1が実行するシーケンスプログラムを記憶するメモリであり、OSやシーケンスプログラムの解釈、実行プログラムが格納される。ワークメモリ3はCPU1がプログラムを実行するときに作業領域として使用する。シーケンスプログラムメモリユーザプログラムメモリ4はユーザが作成したシーケンスプログラムを格納するメモリである。データメモリ5はユーザが使用する変数などのデータを格納するメモリである。マイコンバス6はPLC内の要素をCPU1と接続するためのバスであり、アドレスバス、データバス、制御バスの総体である。I/O7はPLCと外部の制御対象を接続するための入出力装置である。通信インタフェース通信I/F8はPLCとモニタ装置20などを通信媒体を介して接続するための回路である。トレースCPU9はマイコンバス6を介してCPU1や各種メモリに接続されており、マイコンバス6上の信号を監視しながら自立して動作できるように構成されている。図2は、図1に示されるプログラマブルコントローラの要部を示す機能ブロック図である。主CPU1はプログラム制御を行う、いわばPLCの本体である。主CPU1は不揮発性のTRACEメモリ12を備える。このTRACEメモリ12は、主CPU1によるシーケンスプログラムの実行に係わる種々のデータを一時的に記憶する。トレースCPU9はマイコンバス6を介して主CPUに接続され、主CPU1のプログラム実行状況、およびメモリレジスタの内容を保存する。なおオプションとして、トレースCPU9が保存したデータを、さらに外部記憶装置に保存することも可能である。ところで、トレースCPU9はプログラムメモリ11を備える。プログラムメモリ11は例えばElectricallyErasableProgrammableReadOnlyMemoryEEPROMなどの不揮発性メモリであり、トレースCPU9の演算処理により実現される処理機能として実行状況保存部11a、レジスタ保存部11b、フルダンプ保存部11c、および、RAS情報保存部11dを記憶する。実行状況保存部11aは、主CPU1におけるプログラム実行状況をリアルタイムで保存する。これにより主CPU1に異常が発生した際にシーケンスプログラムのどこまでが実行されていたかを確認することが可能になる。プログラムコードの逐次実施の過程において最後に実行された命令付近に原因が潜んでいることは明白であるので、従って不具合を引き起こしたコードバグの潜む箇所を容易に推測することが可能になる。レジスタ保存部11bは、主CPU1におけるTRACEメモリ12の内容を保存する。この保存処理はシーケンスプログラムの実行に係わるスキャン周期ごとに実行される。また、データの保存範囲を設定することも可能である。また、設定した単位数分~数日などごとに外部記憶装置に保存させるようにすることもできる。レジスタ保存部11bによりTRACEメモリ12の内容を保存することで、主CPU1において異常が発生した際に、異常発生時点での全てのメモリレジスタ内容を確認することができ、障害の原因の究明をより短時間に、且つ効率よく実施することが可能になる。フルダンプ保存部11cは、主CPU1の停止時に、その時点における主CPU1におけるプログラム実行状況、およびTRACEメモリ12の内容を時刻情報付きで保存する。すなわちフルダンプ保存部11cは、再起動時、物理メモリの内容を全てファイルに記録する。これにより障害の発生時に、オペレータは詳細且つ時系列的な情報を即座に入手することが可能になる。RAS情報保存部11dは、主CPU1のRAS情報を保存する。一般に、CPUのRAS情報はCPUがダウンすることで消失するケースがある。実施形態によればダウン直前までのRAS情報が保存されるので、CPUがダウンした際にもその直前までのRAS情報を確認することが可能となる。以上述べたように実施形態では、プログラムシーケンスを実行する主CPU1をトレースするトレースCPU9を設け、トレースCPU9により、シーケンスプログラムの実行状況、主CPU1のレジスタの内容およびこれらのフルダンプデータ、RAS情報を保存するようにしている。このようにしたので以下の効果を得ることが可能になる。a従来から収集可能であった情報に加え、プログラム実行状況、メモリレジスタ内容など、収集可能な情報が大幅に増える。これらの情報は本来、全てが揃ってはじめて意味をなすものであるので、既存技術で得られる単発的な情報だけでは解析が困難であった障害に対しても実施形態により意味をなす情報収集ができるようになり、従ってデータ解析が容易となる。b時系列的な情報が得られるようになるので、処理の流れを追った解析が可能となり、異常部位、渋滞部位の特定が容易となる。cプログラムトレース用CPUとして専用のCPUトレースCPU9を用いることで、制御用の主CPU1の暴走停止時にもトレースを行うことが可能になる。RAS情報は主CPU1のダウンにより消失することがあるが、実施形態によれば、主CPU1のダウン時のRAS情報を消失の恐れなく保存することが可能になる。d外部からの情報DO出力、FB応動、伝送情報などとメモリレジスタ内容とを照らし合わせることで、プログラムだけでなく、ハードウェア回路、他CPUを含めたシステム全体の機能トレースが可能となる。以上のこれらの効果により、従来技術では困難であった原因部位の特定、時系列的な解析を容易に行うことが可能となり、迅速な原因究明が行えるようになる。従って異常の原因を迅速に特定することの可能なプログラマブルコントローラを提供することが可能となる。すなわちPLCを用いた制御システムにおいて、異常の発生後、直ちに解析を始めること、および異常発生時の詳細な状態データを得ることが可能になり、原因の迅速且つ確実な究明を行うことを目的とする。なお本発明は上記実施の形態に限定されるものではない。例えば実行状況保存部11aにより主CPU1におけるプログラム実行状況を保存するタイミング、あるいはレジスタ保存部11bによりTRACEメモリ12の内容を保存するタイミングは、例えばリアルタイムだけに限らず、異常検知時などのトリガの発生時、あるいはスキャン周期に基づいてサイクリックで実行したり、または定期的に実行するようにしても良い。本発明の実施形態を説明したが、この実施形態は例として提示するものであり、発明の範囲を限定することは意図していない。この新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。この実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。