半導体集積回路にダミーパターンを配置するダミーパターン配置処理部と、前記ダミーパターンをECO配線に変更し、ダミーパターンの再配置及び電気的ショートを発生することなくECO配線を行うECO配線処理部とを具備する配線設計装置。請求項1に記載の配線設計装置であって、前記ECO配線処理部は、前記ダミーパターンの配置後に論理修正が発生した場合、前記ダミーパターンを使用して、ECO配線による論理修正を行う配線設計装置。請求項1又は2に記載の配線設計装置であって、前記ECO配線処理部は、前記ダミーパターンをECO配線に変更した際、既存配線同士を接続しているビアコンタクトのうち、不要となったビアコンタクトを削除する配線設計装置。計算機により実施される配線設計方法であって、半導体集積回路にダミーパターンを配置することと、前記ダミーパターンをECO配線に変更し、ダミーパターンの再配置及び電気的ショートを発生することなくECO配線を行うこととを含む配線設計方法。半導体集積回路にダミーパターンを配置するステップと、前記ダミーパターンをECO配線に変更し、ダミーパターンの再配置及び電気的ショートを発生することなくECO配線を行うステップとを計算機に実行させるためのプログラム。本発明の目的は、半導体集積回路に対し、ダミーパターン配置後に、ダミーパターンを使用したECO配線設計を行う配線設計装置を提供することである。本発明に係る配線設計装置は、半導体集積回路にダミーパターンを配置するダミーパターン配置処理部と、ダミーパターンをECO配線に変更し、ダミーパターンの再配置及び電気的ショートを発生することなくECO配線を行うECO配線処理部とを具備する。本発明に係る配線設計方法は、計算機により実施される配線設計方法であって、半導体集積回路にダミーパターンを配置することと、ダミーパターンをECO配線に変更し、ダミーパターンの再配置及び電気的ショートを発生することなくECO配線を行うこととを含む。本発明に係るプログラムは、半導体集積回路にダミーパターンを配置するステップと、ダミーパターンをECO配線に変更し、ダミーパターンの再配置及び電気的ショートを発生することなくECO配線を行うステップとを計算機に実行させるためのプログラムである。なお、本発明に係るプログラムは、記憶装置や記憶媒体に格納することが可能である。ECO配線を行う時に、ダミーパターン再挿入や、既存配線とのショートを発生せずに、設計TATTurnAroundTime増を抑制することを可能とする。[配線設計装置の構成]図1を参照して、本発明に係る配線設計装置の構成例について説明する。本発明に係る配線設計装置10は、ダミーパターン配置処理部11と、ECO配線処理部12を備える。ダミーパターン配置処理部11は、半導体集積回路にダミーパターンを配置する。ECO配線処理部12は、ダミーパターンをECO配線に変更する。ここでは、ECO配線処理部12は、ダミーパターンをECO配線に変更することで、ダミーパターンを再配置することや、電気的ショートを発生することなく、ECO配線を可能とする。[ハードウェアの例示]以下に、本発明に係る配線設計装置10を実現するための具体的なハードウェアの例について説明する。ここでは、本発明に係る配線設計装置10の例として、PCパソコン、アプライアンスappliance、シンクライアントサーバ、ワークステーション、メインフレーム、スーパーコンピュータ等の計算機を想定している。なお、本発明に係る配線設計装置10は、端末やサーバに限らず、中継機器や周辺機器でも良い。また、本発明に係る配線設計装置10は、計算機等に搭載される拡張ボードや、物理マシン上に構築された仮想マシンVM:VirtualMachineでも良い。図示しないが、本発明に係る配線設計装置10のダミーパターン配置処理部11及びECO配線処理部12は、プログラムに基づいて駆動し所定の処理を実行するプロセッサと、当該プログラムや各種データを記憶するメモリと、ネットワークとの通信に用いられるインターフェースによって実現される。上記のプロセッサの例として、CPUCentralProcessingUnit、ネットワークプロセッサNP:NetworkProcessor、マイクロプロセッサmicroprocessor、マイクロコントローラ、或いは、専用の機能を有する半導体集積回路IC:IntegratedCircuit等が考えられる。上記のメモリの例として、RAMRandomAccessMemory、ROMReadOnlyMemory、EEPROMElectricallyErasableandProgrammableReadOnlyMemoryやフラッシュメモリ等の半導体記憶装置、HDDHardDiskDriveやSSDSolidStateDrive等の補助記憶装置、又は、DVDDigitalVersatileDisk等のリムーバブルディスクや、SDメモリカードSecureDigitalmemorycard等の記憶媒体メディア等が考えられる。また、バッファbufferやレジスタregisterでも良い。或いは、DASDirectAttachedStorage、FC-SANFibreChannel-StorageAreaNetwork、NASNetworkAttachedStorage、IP-SANIP-StorageAreaNetwork等を用いたストレージ装置でも良い。なお、上記のプロセッサ及び上記のメモリは、一体化していても良い。例えば、近年では、マイコン等の1チップ化が進んでいる。従って、電子機器等に搭載される1チップマイコンが、上記のプロセッサ及び上記のメモリを備えている事例が考えられる。上記のインターフェースの例として、ネットワーク通信に対応した基板マザーボード、I/Oボードやチップ等の半導体集積回路、NICNetworkInterfaceCard等のネットワークアダプタや同様の拡張カード、アンテナ等の通信装置、接続口コネクタ等の通信ポート等が考えられる。また、ネットワークの例として、インターネット、LANLocalAreaNetwork、無線LANWirelessLAN、WANWideAreaNetwork、バックボーンBackbone、ケーブルテレビCATV回線、固定電話網、携帯電話網、WiMAXIEEE802.16a、3G3rdGeneration、専用線leaseline、IrDAInfraredDataAssociation、Bluetooth登録商標、シリアル通信回線、データバス等が考えられる。なお、ダミーパターン配置処理部11及びECO配線処理部12の各々は、モジュールmodule、コンポーネントcomponent、或いは専用デバイス、又はこれらの起動呼出プログラムでも良い。また、ダミーパターン配置処理部11及びECO配線処理部12の各々は、独立した計算機等でも良い。但し、実際には、これらの例に限定されない。[配線設計方法]本発明に係る配線設計装置10は、半導体集積回路に対し、以下の実施形態に示す配線設計方法でダミーパターン配置を行う。ここでは、ダミーパターン配置前に、ダミーパターンではない配線は既に配置されているものとする。また、図示しないが、ダミーパターンではない配線同士の交点には、当該配線同士を接続するためのビアコンタクトVIAが既に配置されているものとする。<第1実施形態>以下に、本発明の第1実施形態について説明する。[ダミーパターン配置後のレイアウト]図2を参照して、本実施形態におけるダミーパターン配置後で論理修正前のレイアウトについて説明する。図2のダミーパターン1、ダミーパターン2、ダミーパターン3の各々は、異なる配線層を表すダミーパターンである。ここでは、4本のダミーパターン1、1本のダミーパターン2、1本のダミーパターン3を例示して説明する。ここでは、配線設計装置10のダミーパターン配置処理部11は、ダミーパターンを配置する際に、異なる上下層を交差する交点が1箇所以上発生するようにダミーパターンの配置を行う。図2のダミーパターン1とダミーパターン2の関係は、ダミーパターン1が下層を表し、ダミーパターン2が上層を表す。すなわち、ダミーパターン2は、ダミーパターン1の上層配線である。配線設計装置10のダミーパターン配置処理部11は、ダミーパターン1とダミーパターン2に交点が発生するようにダミーパターンを配置する。ここでは、4本のダミーパターン1のうち、1本目のダミーパターン1とダミーパターン2に交点A1、2本目のダミーパターン1とダミーパターン2に交点A2、3本目のダミーパターン1とダミーパターン2に交点A3、4本目のダミーパターン1とダミーパターン2に交点A4が発生するようにダミーパターンを配置する。ダミーパターン2とダミーパターン3の関係は、ダミーパターン2が下層を表し、ダミーパターン3が上層を表す。すなわち、ダミーパターン3は、ダミーパターン2の上層配線である。配線設計装置10のダミーパターン配置処理部11は、ダミーパターン2とダミーパターン3に交点A5が発生するようにダミーパターンを配置する。[ECO配線変更後のレイアウト]図3を参照して、ECOEngineeringChangeOrder配線による論理変更が発生する場合のレイアウトECO配線に変更するレイアウトについて説明する。ここでは、配線設計装置10のECO配線処理部12が、ECO配線による論理変更にて、図3の配線B1から配線B2の配線を、配線B1からダミーパターン3への配線に変更した場合のレイアウトについて説明する。配線B1は、ダミーパターン2と同じ配線層の配線である。配線B2は、ダミーパターン3と同じ配線層の配線である。配線設計装置10のECO配線処理部12は、ダミーパターン1と配線B1を接続するためのビアコンタクトVIAを交点C1に配置する。配線設計装置10のECO配線処理部12は、ダミーパターン1とダミーパターン2を接続するためのビアコンタクトVIAを交点A1に配置する。配線設計装置10のECO配線処理部12は、ダミーパターン2とダミーパターン3を接続するためのビアコンタクトVIAを交点A5に配置する。配線設計装置10のECO配線処理部12は、ダミーパターン3と他の配線層を接続するためのビアコンタクトVIAを交点C2に配置する。配線設計装置10のECO配線処理部12は、配線B1とダミーパターン3が接続され、ダミーパターン3が配線B2の代わりとなり、配線B1と配線B2を接続する必要がなくなったため、配線B1と配線B2を接続するために交点D1に配置されていたビアコンタクトVIAを削除する。上記の処理により、配線B1からダミーパターン3への配線が完成する。これにより、再度ダミーパターンを配置することなく、また、電気的なショートを発生することなく、ECO配線が可能となる。<第2実施形態>以下に、本発明の第2実施形態について説明する。[ダミーパターン配置後のレイアウト]図4を参照して、本実施形態におけるダミーパターン配置後で論理修正前のレイアウトについて説明する。図4のダミーパターン1、ダミーパターン2、ダミーパターン3の各々は、異なる配線層を表すダミーパターンである。ダミーパターン2とダミーパターン4は、同じ配線層を表すダミーパターンである。ここでは、4本のダミーパターン1、1本のダミーパターン2、1本のダミーパターン3、1本のダミーパターン4を例示して説明する。ここでは、配線設計装置10のダミーパターン配置処理部11は、ダミーパターンを配置する際に、異なる上下層を交差する交点が1箇所以上発生するようにダミーパターンの配置を行う。図4のダミーパターン1とダミーパターン2の関係は、ダミーパターン1が下層を表し、ダミーパターン2が上層を表す。すなわち、ダミーパターン2は、ダミーパターン1の上層配線である。配線設計装置10のダミーパターン配置処理部11は、ダミーパターン1とダミーパターン2に交点が発生するようにダミーパターンを配置する。ここでは、4本のダミーパターン1のうち、1本目のダミーパターン1とダミーパターン2に交点A1、2本目のダミーパターン1とダミーパターン2に交点A2、3本目のダミーパターン1とダミーパターン2に交点A3、4本目のダミーパターン1とダミーパターン2に交点A4が発生するようにダミーパターンを配置する。ダミーパターン2とダミーパターン3の関係は、ダミーパターン2が下層を表し、ダミーパターン3が上層を表す。すなわち、ダミーパターン3は、ダミーパターン2の上層配線である。配線設計装置10のダミーパターン配置処理部11は、ダミーパターン2とダミーパターン3に交点A5が発生するようにダミーパターンを配置する。配線設計装置10のダミーパターン配置処理部11は、配線B1と配線B2に交点D1が発生するようにダミーパターンを配置する。配線B1は、ダミーパターン2と同じ配線層の配線である。配線B2は、ダミーパターン3と同じ配線層の配線である。配線設計装置10のダミーパターン配置処理部11は、ダミーパターン2と配線B2に交点D2が発生するようにダミーパターンを配置する。配線設計装置10のダミーパターン配置処理部11は、ダミーパターン4と配線B2に交点D3が発生するようにダミーパターンを配置する。配線設計装置10のダミーパターン配置処理部11は、ダミーパターン4と配線B3に交点D4が発生するようにダミーパターンを配置する。配線B3は、配線B2及びダミーパターン1と同じ配線層の配線である。配線設計装置10のダミーパターン配置処理部11は、配線B2のうち、交点D2と交点D3の間の配線を、配線E1とする。配線設計装置10のダミーパターン配置処理部11は、配線B2のうち、交点D1と交点D2の間の配線を、配線E2とする。[ECO配線変更後のレイアウト]図5を参照して、図4のレイアウトをECO配線に変更する場合のレイアウトについて説明する。ここでは、ECO配線による論理変更にて、配線B1から配線B2の配線を、配線B1からダミーパターン3への配線と、ダミーパターン4から配線B2への配線に変更する場合のレイアウトについて説明する。配線設計装置10のECO配線処理部12は、図4の配線E1から、図5の配線F1及び配線F2を削除する。配線F1は、配線E1のうち、交点D3の近傍にある配線である。配線F2は、配線E1のうち、交点D2の近傍にある配線である。上記の処理により、配線B1と配線B2とは電気的に分断される。また、配線設計装置10のECO配線処理部12は、図4の配線E1から図5の配線F1及び配線F2を削除した残りの部分を、図5のダミーパターン5に変更する。ダミーパターン5は、ダミーパターン1と同じ配線層のダミーパターンである。ダミーパターン5は、配線F1と配線F2との間にあるため、配線F1及び配線F2が削除された場合、電気的に孤立した状態となる。配線設計装置10のECO配線処理部12は、論理修正前に配線B1と配線E2を接続するためのビアコンタクトVIAを交点D1に配置する。ここでは、配線E2は配線B2の一部であるため、配線B1と配線E2を接続するためのビアコンタクトVIAは、配線B1と配線B2を接続するためのビアコンタクトVIAとして既に交点D1に配置されている。配線設計装置10のECO配線処理部12は、配線E2とダミーパターン2を接続するためのビアコンタクトVIAを交点D2に配置する。配線設計装置10のECO配線処理部12は、ダミーパターン2とダミーパターン3を接続するためのビアコンタクトVIAを交点A5に配置する。配線設計装置10のECO配線処理部12は、ダミーパターン3と他の配線層を接続するためのビアコンタクトVIAを交点C2に配置する。上記の処理により、配線B1からダミーパターン3への配線が完成する。同様に、配線設計装置10のECO配線処理部12は、ダミーパターン4と配線B2を接続するためのビアコンタクトVIAを交点D3に配置する。また、配線設計装置10のECO配線処理部12は、配線B3とダミーパターン4とを接続するためのビアコンタクトVIAを交点D4に配置する。上記の処理により、ダミーパターン4から配線B2への配線が完成する。これにより、再度ダミーパターンの配置、電気的なショートを発生することなく、ECO配線が可能となる。<本発明の特徴>以上のように、本発明は、半導体集積回路において配置されたダミーパターンを使用したECOEngineeringChangeOrder配線を行う配線設計装置に関する。また、本発明では、ダミーパターン配置後に論理修正が発生した場合、再度ダミーパターンの配置を行わず、ダミーパターンを使用してECO修正を行うことで、電気的なエラー修正を発生することなく、論理修正が可能となる。今後、プロセスの微細化が進むにつれて、ダミーパターンのルール、制限が厳しくなる。本発明では、ECO配線を行う時に、ダミーパターン再挿入や、既存配線とのショートが発生しないため、設計TATTurnAroundTime増を抑制することを可能とする。<備考>以上、本発明の実施形態を詳述してきたが、実際には、上記の実施形態に限られるものではなく、本発明の要旨を逸脱しない範囲の変更があっても本発明に含まれる。