スペクトル拡散された受信信号を複素乗算する複素乗算器と、上記複素乗算器により複素乗算された受信信号の符号ビットを出力する符号ビット抜き出し部と、上記符号ビット抜き出し部から出力される受信信号の符号ビットと、スペクトル拡散コードのレプリカコードとの相関演算により、同期検出したコード位相を出力する同期系処理部と、上記同期系処理部から入力されるコード位相に基づいて、複素乗算器により複素乗算された受信信号を検波する検出系処理部と、を備えた受信機。既知コード系列のパイロット信号が周期的に挿入された受信信号を複素乗算する複素乗算器と、上記複素乗算器により複素乗算された受信信号の符号ビットを出力する符号ビット抜き出し部と、上記符号ビット抜き出し部から出力される受信信号の符号ビットと、パイロット信号のレプリカコードとの相関演算により、パイロット信号の同期タイミングを出力する同期系処理部と、上記同期系処理部から入力される同期タイミングに基づいて、複素乗算器により複素乗算された受信信号における、データ伝送期間を特定し、データビットを検波する検出系処理部と、を備えた受信機。スペクトル拡散された受信信号を複素乗算する複素乗算器と、搬送波電力対雑音電力比を算出するC/N算出部と、上記C/N算出部の算出した搬送波電力対雑音電力比に応じてビット数を選択し、上記複素乗算器により複素乗算された受信信号から、当該選択したビット数分の信号を取り出して出力する第1のビット選択部と、上記C/N算出部の算出した搬送波電力対雑音電力比に応じてビット数を選択し、上記複素乗算器により複素乗算された受信信号から、当該選択したビット数分の信号を取り出して出力する第2のビット選択部と、上記第1のビット選択部の出力信号と、スペクトル拡散コードのレプリカコードとの相関演算により、同期検出したコード位相を出力する同期系処理部と、上記同期系処理部から入力されるコード位相に基づいて、上記第1のビット選択部の出力信号を検波する検出系処理部と、を備えた受信機。上述の通り、従来のSS受信機では受信信号の振幅変動により、コード同期捕捉において同期する位相を誤検出する場合があった。また、振幅変動の影響を受けない従来のハードリミッタを使用した受信機の場合には、検波性能が劣化する可能性があった。本発明は係る課題を解決するためになされたものであり、受信信号の振幅変動に伴う、コード同期捕捉時の同期位相の誤検出を低減するとともに、検波性能の劣化を抑えることを目的とする。本発明による受信機は、スペクトル拡散された受信信号を複素乗算する複素乗算器と、上記複素乗算器により複素乗算された受信信号の符号ビットを出力する符号ビット抜き出し部と、上記符号ビット抜き出し部から出力される受信信号の符号ビットと、スペクトル拡散コードのレプリカコードとの相関演算により、同期検出したコード位相を出力する同期系処理部と、上記同期系処理部から入力されるコード位相に基づいて、複素乗算器により複素乗算された受信信号を検波する検出系処理部と、を備えたものである。本発明によれば、同期系には受信信号の符号ビットを渡し、検波系には全受信信号ビットを渡す処理を行うことにより、振幅変動に起因する同期の誤検出を低減するとともに、検波性能の劣化を抑えることができる。実施の形態1.以下、本発明に係る実施の形態1による受信機について説明する。図1は、実施の形態1による受信機の構成例を示す図である。図1の受信機は、ディジタル信号処理を行うSS受信機を想定している。SS受信機は、コードの同期捕捉や追尾、キャリア周波数の捕捉や追尾を行う同期系の処理部と、同期捕捉後に受信データを復調する検波系の処理部を備えている。図1において、実施の形態1の受信機は、D/Aコンバータ104と、A/Dコンバータ101と、ディジタル回路100を備えている。ディジタル回路100は、平均振幅算出部102と、AGC制御値設定部103と、複素乗算器105と、NCONumericalControlledOscillator106と、符号ビット抜き出し部107と、同期系処理部108と、相関器112と、検波系処理部113を備えている。同期系処理部108は、相関器109と、コード同期捕捉追尾部110と、キャリア同期捕捉追尾部111を備えている。なお、図6と同様、実施の形態1の受信機は、外部からのスペクトル拡散処理された信号を受信する受信アンテナと、受信アンテナにて受信されたRFRadioFrequency信号を低周波のIFIntermediateFrequency信号に周波数変換するRF/IF回路を備えているが、ここでは図示及び詳細な説明を省く。図1において、図示しない受信アンテナで受信した信号は、RF/IF回路を経由してA/Dコンバータ101に入力される。A/Dコンバータ101は、NbitNは2以上の整数出力であるとする。平均振幅算出部102は、A/D変換されたNbitのA/Dコンバータ101の出力より、受信信号の平均振幅を演算する。AGC制御値設定部103は、平均振幅算出部102で求めた平均振幅値に基づいて、図示しないRF/IF回路の可変減衰器を制御するための制御値を設定する。なお、平均振幅算出部102、AGC制御値設定部103はディジタル回路で構成しているが、アナログ回路で構成することも可能である。D/Aコンバータ104は、AGC制御値設定部103が生成したAGC制御情報をD/A変換して、図示しないRF/IF回路に出力する。NCO106は、複素信号を出力する。複素乗算器105は、NCO106の複素信号出力とA/Dコンバータ101のA/D変換後の受信信号を複素乗算する。なお、実施の形態1では、IFサンプリングを想定しており、NCO106の出力は、IF周波数の複素正弦波である。複素信号は実数成分を示すIチャネルと虚数成分を示すQチャネルから成る。複素乗算後のI/QチャネルはそれぞれMbitMはNよりも小さい2以上の整数の信号であるとする。図1において、複素乗算器105の出力を示す上の矢印がIチャネルであり、下の矢印がQチャネルである。符号ビット抜き出し部107は、複素乗算器105の出力のMbit多ビットのうち、符号ビットのみを取り出す。A/Dコンバータの出力が2の補数であれば、MSBMostSignificantBitが符号ビットに相当する。同期系処理部108は、SS受信機の同期系であり、コードの同期捕捉や追尾、受信信号のキャリア周波数の捕捉や追尾を行う。同期系処理部108の相関器109は、図示しないPNコードレプリカ生成器を有する。相関器109は、PNコードレプリカ信号の生成処理と、そのPNコードレプリカ信号と受信信号の相関演算処理を実施する。PNコードレプリカの生成処理は、PNコード1周期分の系列をROMReadOnlyMemoryに実装することも可能である。相関演算処理には乗算器が必要であるが、相関器への入力信号は1bitであるため、XOR排他的論理和で代用できる。相関器109は、I/Qチャネルそれぞれに相関演算を実施する。コード同期捕捉追尾部110は、相関器109によるI/Qチャネルの相関演算結果より、振幅に換算した相関値が最大になるコード位相を検出する。この検出した最大値が同期判定用の閾値以上であれば同期したと判定する。また、同期判定後もコード同期を保持するために、相関値が最大になるコード位相を追尾する。コード同期捕捉追尾部110は、検出したコード位相でスペクトル逆拡散した結果振幅換算前のI/Qチャネルを、キャリア同期捕捉追尾部111に渡す。また、検出したコード位相を含む同期情報を、検波側の相関器112に渡す。キャリア同期捕捉追尾部111は、受信信号のコード同期捕捉後に動作する。キャリア同期捕捉追尾部111は、I/Qの逆拡散結果から、受信信号のキャリア位相の変動量を検出して、通信相手となる送受信機間の周波数偏差を求める。キャリア同期捕捉追尾部111は、求めた周波数偏差が通信可能な周波数偏差であるか否かを閾値により判定する。判定の結果、通信可能キャリア捕捉している状態であると判断すれば、追尾に移行する。また、求めた周波数偏差は、キャリア同期捕捉追尾部111内部のループフィルタを経由してキャリア周波数の補正量としてNCO106に出力され、周波数偏差を相殺するようにキャリア周波数が補正される。複素乗算器105からNCO106を経由したフィードバックループで、ディジタルPLLPhaseLockLoopを形成している。かくして、同期系処理部108は、同期検出したコード位相に基づいて受信信号のキャリア位相の変動量を検出し、当該変動量を相殺するように、複素乗算器105に入力するNCO106の出力を制御する。相関器112と検波系処理部113は、コード同期とキャリア同期確立後に動作する。相関器112は同期系処理部108から出力されるコード位相を含む同期情報で逆拡散を実施する。相関器112への入力はMbitの多ビットであるが、コード位相が既知であるためスライディング相関器を実装することで回路規模は小さくできる。この逆拡散結果は検波系処理部113に入力されて、ビット同期やキャリアリカバリー等の処理を経て受信データの検波が行われ、検波により得られた受信信号のビットデータが出力される。上記実施の形態1の構成において、同期系処理部108への入力は受信信号の符号ビットのみであり、受信信号の振幅変動の影響を受けないため、同期の誤検出を抑制できる。コード位相の探索は最尤推定に基づくため、全コード位相を探索する必要がある一方で、短時間でのコード同期捕捉が求められる。このため、同期系の相関器には回路規模が大きくなるマッチトフィルタが実装されるが、1bitA/Dコンバータで構成できるので、多ビット入力に比べて回路規模を大幅に削減できる。また、実施の形態1では、検波系処理部113にも相関器112を持つが、前述の通りスライディング相関器で実装できるので回路規模は小さい。相関器112内の乗算器も符号変換で実装できる。また、相関器112の構成に不可欠なPNコードレプリカ生成器は、同期系の相関器109と共用することができる。検波系処理部113には多ビットの信号が入力するため、1bitA/Dやハードリミッタで発生するような検波性能の劣化はない。なお、実施の形態1では、IFサンプリングの例を示したが、A/Dコンバータを複素乗算回路の後ろのI/Qチャネル毎に設置することで、ベースバンドサンプリングの構成でも同様の効果を得ることができる。その場合には複素乗算器105をアナログ回路のミキサー回路に置き換えて、NCO106をVCOVoltageControlOscillatorに置き換えた構成になる。AGC制御値設定103のループもアナログ回路で構成可能であるが、A/D変換後の信号より平均振幅算出部102の平均振幅計算を行う構成も可能である。以上説明した通り、実施の形態1による受信機は、スペクトル拡散された受信信号を複素乗算する複素乗算器と、上記複素乗算器により複素乗算された受信信号の符号ビットを出力する符号ビット抜き出し部と、上記符号ビット抜き出し部から出力される受信信号の符号ビットと、スペクトル拡散コードPNコードのレプリカコードとの相関演算により、同期検出したコード位相を出力する同期系処理部と、上記同期系処理部から入力されるコード位相に基づいて、複素乗算器により複素乗算された受信信号を検波する検出系処理部と、を備えたことを特徴とする。このように、同期系には受信信号の符号ビットを渡し、検波系には全受信信号ビットを渡す処理を行うことにより、振幅変動に起因する同期の誤検出を低減するとともに、検波性能の劣化を抑えることができる。実施の形態2.実施の形態1による受信機はSS受信機を想定していたが、SS方式以外の通信方式にも適用できる。通信形態によっては、図3に示すような同期捕捉追尾用に、既知信号パイロット信号を一定周期で挿入する場合がある。図2はパイロット信号を一定周期で挿入する場合の、本発明に係る実施の形態2による受信機の構成を示す図である。図2において、実施の形態2の受信機は、D/Aコンバータ204と、A/Dコンバータ201と、ディジタル回路200を備えている。ディジタル回路200は、平均振幅算出部202と、AGC制御値設定部203と、複素乗算器205と、NCONumericalControlledOscillator206と、符号ビット抜き出し部207と、相関器208と、同期検出部210と、ビット同期フレーム同期検出211と、周波数偏差位相算出部212と、データビット検波部213と、パイロット信号レプリカ生成部209を備えている。なお、図6と同様、実施の形態1の受信機は、外部からのスペクトル拡散処理された信号を受信する受信アンテナと、受信アンテナにて受信されたRFRadioFrequency信号を低周波のIFIntermediateFrequency信号に周波数変換するRF/IF回路を備えているが、ここでは図示及び詳細な説明を省く。図示しない受信アンテナで受信した信号は、RF/IF回路を経由してA/Dコンバータ201に入力される。A/Dコンバータ201は、Nbit出力であるとする。平均振幅算出部202は、A/D変換されたNbitのA/Dコンバータ201の出力より受信信号の平均振幅を演算する。AGC制御値設定部203は、平均振幅算出部202で求めた平均振幅値に基づいて、図示しないRF/IF回路の可変減衰器を制御するための制御値を設定する。勿論、平均振幅算出部202、AGC制御値設定部203はディジタル回路で構成しているが、アナログ回路で構成することも可能である。D/Aコンバータ204は、AGC制御値設定部203が生成したAGC制御情報をD/A変換して、図示しないRF/IF回路に出力する。複素乗算器205は、NCO206の出力する複素正弦波と、A/Dコンバータ201のA/D変換後の信号を複素乗算する。なお、実施の形態2では、IFサンプリングを想定しており、NCO206の出力は、IF周波数の複素正弦波である。複素信号は実数成分を示すIチャネルと虚数成分を示すQチャネルから成る。複素乗算後のI/QチャネルはそれぞれMbitの信号であるとする。符号ビット抜き出し部207は、複素乗算器205の複素乗算器出力のMbitのうち、符号ビットを取り出す。A/Dコンバータの出力が2の補数であれば、MSBMostSignificantBitが符号ビットに相当する。パイロット信号レプリカ生成部209は、パイロット信号と同じレプリカコードを有するパイロット信号レプリカを生成する。同期系208は相関器であり、パイロット信号レプリカ生成部209からのパイロット信号レプリカと、符号ビット抜き出し部207の出力するI/Qチャネル毎の受信信号の符号ビットとの、相関演算を実施する。パイロット信号レプリカ生成部209はROMで実装できる。同期検出部210は、複素相関値の振幅が最大になるタイミングを検出し、その最大値が同期判定閾値以上であれば同期したと判定する。この相関値が最大になるタイミングからパイロット信号が到来するタイミングが判明する。ビット同期フレーム同期検出部211は、パイロット信号の同期情報からビット同期タイミングやフレーム同期タイミングを算出する。周波数偏差位相検出部212は、同期検出部210で検出した複素相関値の振幅が最大になる複素相関値を取り込む。受信アンテナで受信した信号にはパイロット信号が周期的に挿入されているため、ビット同期フレーム同期検出部211は、上記複素相関値の位相変動を算出することで周波数偏差を求める。この求めた周波数偏差はNCO206に入力されて、周波数偏差が補正される。データビット検波部213は、パイロット信号から検出した同期タイミングからデータ伝送している期間を特定し、ビット同期フレーム同期検出部211の算出したビット同期タイミングやフレーム同期タイミングの情報を用いて、データビットの検波を実施する。なお、パイロット信号の領域は、データ伝送をしない、もしくはデータ伝送する場合でも低レートの制御情報を伝送する場合が多く、その場合にはパイロット信号の領域のみSS受信機と同様の変調が実施されても良い。また、パイロット信号の領域は、データ伝送ほどの高速伝送が求められず、確実に伝送される必要があるため、BPSKやQPSKといった変調方式が用いられることから、16QAMのような多値変調は使用されない。勿論、パイロット信号はBPSKやQPSK等の定包絡線変調であるので、データ領域で16QAMのような変調を用いた場合には、パイロット信号とデータ領域の境界で振幅が変動する可能性があるが、実施の形態2の構成により、検波性能の劣化は無く、同期の誤検出は抑圧できる。また、パイロット信号とデータ信号で送信電力を変える場合があるが、そのような場合においても、実施の形態2の構成により、検波性能の劣化が無く、同期の誤検出は抑圧できる。以上説明した通り、実施の形態2による受信機は、既知コード系列のパイロット信号が周期的に挿入された受信信号を複素乗算する複素乗算器と、上記複素乗算器により複素乗算された受信信号の符号ビットを出力する符号ビット抜き出し部と、上記符号ビット抜き出し部から出力される受信信号の符号ビットと、パイロット信号のレプリカコードとの相関演算により、パイロット信号の同期タイミングを出力する同期系処理部と、上記同期系処理部から入力される同期タイミングに基づいて、複素乗算器により複素乗算された受信信号における、データ伝送期間を特定し、データビットを検波する検出系処理部と、を備えたことを特徴とする。このように周期的に挿入されるパイロット信号を利用して、同期タイミングからデータ伝送している期間を特定し、データビットを検波する際に、同期系には受信信号の符号ビットを渡し、検波系には全受信信号ビットを渡す処理を行うことで、振幅変動に起因する同期の誤検出を低減するとともに、検波性能の劣化を抑えることができる。実施の形態3.ハードリミッタや1bitA/Dを用いた場合は、前述の通り、低C/N下では約1.1dB程度の検波性能の劣化がある。しかし、高C/N下であれば約3dB程度の同期性能、検波性能の改善が見込まれる。このことを利用して、この発明に係る実施の形態3による受信機は、C/Nを測定する機能を追加して、C/Nの測定値に応じて同期系、検波系へ渡すビット数を調整することで、同期性能と検波性能を向上させることを特徴とする。実施の形態3による受信機は、実施の形態1の構成において、C/N算出部501と、ビット選択部A502と、ビット選択部B503を備えたことを特徴とする。ビット選択部A502は、実施の形態1の符号ビット抜き出し部107を置き換えたものである。図4は、実施の形態3による受信機の構成を示す図である。図中、図1と同一符号のものは同一相当のものであり、ここでは説明を略す。図において、C/N算出部501は、相関器109が出力する複素相関値を振幅もしくは電力換算することで、図5に示す遅延プロファイルを生成する。また、C/N算出部501は、生成した遅延プロフィルから雑音成分の電力を求めて、相関ピーク値から雑音電力分を除去することで信号成分の電力を求める。また、C/N算出部501は、求めた信号成分の電力から求めた逆拡散後の信号のS/Nから、処理利得分を除くことでC/N値を求め、ビット選択部A502及びビット選択部B503に出力する。ビット選択部A502は、予めC/N値に応じたビット数の対応テーブルAが設定されている。ビット選択部A502は、C/N算出部501で求めたC/N値に応じて、上記テーブルAに基づいてビット数を選択し、複素乗算器105の出力信号から選択したビット数分を取り出して、相関器109に入力する。例えば、C/Nが低い場合に符号ビットのみを用いるとS/Nが約1.1dB低下するため、それによる同期性能の低下により同期が維持できないような所定閾値以下のC/N値であれば、複素乗算器105の出力について、相関器109に入力するビット量を増大させるようにビット数を選択する。また、検波系のビット選択部A503は、予めC/N値に応じたビット数の対応テーブルBが設定されている。ビット選択部B503は、C/N算出部501で求めたC/N値に応じて、上記テーブルBに基づいてビット数を選択し、複素乗算器105の出力信号から選択したビット数分を取り出して、相関器112に入力する。例えば、C/N値が所定閾値以上の良好な値である場合に、複素乗算器105の出力について、符号ビットのみを相関器112に入力して検波に用いるように選択することで、検波性能を最大で3dB改善する選択処理を行う。また、C/N値が所定閾値より小さく良好な値ではない場合、複素乗算器105の出力をそのまま相関器112に入力して検波に用いるように選択処理を行う。勿論、実施の形態3で説明したC/N値に応じて同期系、検波系へ渡すビット数を調整する構成は、実施の形態2で説明したSS以外の受信機にも適用可能である。以上説明した通り、実施の形態3による受信機は、スペクトル拡散された受信信号を複素乗算する複素乗算器と、搬送波電力対雑音電力比を算出するC/N算出部と、上記C/N算出部の算出した搬送波電力対雑音電力比に応じてビット数を選択し、上記複素乗算器により複素乗算された受信信号から、当該選択したビット数分の信号を取り出して出力する第1のビット選択部と、上記C/N算出部の算出した搬送波電力対雑音電力比に応じてビット数を選択し、上記複素乗算器により複素乗算された受信信号から、当該選択したビット数分の信号を取り出して出力する第2のビット選択部と、上記第1のビット選択部の出力信号と、スペクトル拡散コードPNコードのレプリカコードとの相関演算により、同期検出したコード位相を出力する同期系処理部と、上記同期系処理部から入力されるコード位相に基づいて、上記第1のビット選択部の出力信号を検波する検出系処理部と、を備えたことを特徴とする。これによって、実施の形態1に比べて、同期性能と検波性能をより向上させることができる。なお、実施の形態1乃至3では、無線通信への適用例を挙げて受信機を説明したが、パイロット信号を周期的に伝送し、多ビット出力のA/Dコンバータを用いる通信システム全般に適用することが可能である。特に、高速伝送が進む有線光通信の受信機についても、実施の形態2の構成を持つものがあって適用が可能である。