送出される電力が大きく変動し得る電気エネルギー源3に接続されるコンバータ回路2であって、前記電気エネルギー源3に接続可能な、デューティサイクルαが可変であるチョッパ回路11と、前記チョッパ回路11に接続されている少なくとも1つの出力回路14と、前記電気エネルギー源の出力端子に接続される、前記電気エネルギー源の最大電力点を追尾するように動作する制御ループ形成手段57と、前記制御ループ形成手段57からの設定値信号に応じて、あらかじめ定められた時間間隔で、前記チョッパ回路11のデューティサイクルαの変更を命令するように構成されている制御ユニット53とを備えているコンバータ回路2において、前記制御ループ形成手段57は、連続する少なくとも3つのデューティサイクルαi1、αi、αi1に対する、前記電気エネルギー源3からの出力電圧に対応する情報をアナログ的に記憶するためのアナログ情報記憶手段60と、アナログ的に記憶された前記情報に応じて、前記制御ユニット53による前記デューティサイクルの増減に用いられる前記設定値信号を出力から送出するアナログ比較ユニット62とを備えているコンバータ回路。前記アナログ情報記憶手段60は、第1の、連続する2つのデューティサイクルαi1、αiに対応する前記出力電圧間の電圧差を特定するための第1のユニット64、および第2の、連続する2つのデューティサイクルαi、αi1に対応する前記出力電圧間の電圧差を特定するための第2のユニット66を有しており、前記第2の、連続する2つのデューティサイクルαi、αi1のうちの少なくとも1つαi1は、前記第1の、連続する2つのデューティサイクルαi1、αiに続くデューティサイクルである、請求項1に記載のコンバータ回路。前記第1および第2のユニットの各々は、並列回路の一部を構成している少なくとも1つの第1のブランチ70と少なくとも1つの第2のブランチ72とを備えており、該第1および第2のブランチの各々は、それぞれ1つのキャパシタC1、C2を有しており、かつ少なくとも1つのスイッチを介して、前記電気エネルギー源の出力端子に接続可能であり、該第1のブランチのキャパシタC1と第2のブランチのキャパシタC2とは、それらに蓄積される電荷の平衡、および前記第1または第2の、連続する2つのデューティサイクルに対する前記電圧差の特定のために互いに並列に接続可能である、請求項2に記載のコンバータ回路。前記アナログ情報記憶手段60は、スイッチを介して、連続する第1および第3のデューティサイクルαi1、αi1に対して、前記電気エネルギー源からの出力電圧に対応する電荷を蓄積するように構成されているキャパシタC1を有している第1のブランチ82と、スイッチを介して、連続する前記第1と第3とのデューティサイクルαi1、αi1の間に挿入されている第2のデューティサイクルαiに対して、前記電気エネルギー源からの出力電圧に対応する電荷を蓄積するように構成されているキャパシタC2を有している第2のブランチ84とを備えており、該第1および第2のブランチ82、84の各々は、前記アナログ比較ユニットの対応する入力に接続されており、前記第2のブランチの重みは、前記第1のブランチの重みの2倍である、請求項1に記載のコンバータ回路。前記第1のブランチ82は、分圧ブリッジを介して、前記電気エネルギー源に接続される、請求項4に記載のコンバータ回路。前記第2のブランチ84は、前記第2のデューティサイクルαiに対して、前記第2のブランチ84のキャパシタC2に誘起される電荷を2倍にするためのスイッチ回路を有している、請求項4に記載のコンバータ回路。前記アナログ比較ユニット62は、コンパレータとして構成されている演算増幅器68である、請求項1~6のいずれか1項に記載のコンバータ回路。前記制御ループ形成手段57は、前記デューティサイクルの変更に続く、あらかじめ定められた整定時間の後に、前記電気エネルギー源の出力電圧を特定するように構成されている、請求項1~7のいずれか1項に記載のコンバータ回路。前記制御ユニット53は、あらかじめ定められた量Δαだけの前記デューティサイクルαの変更を、前記制御ループ形成手段からの設定値信号に応じて制御する手段を、さらに備えている、請求項1~8のいずれか1項に記載のコンバータ回路。前記制御ユニット53は、前記設定値信号が正の極性を有している場合に、前記あらかじめ定められた量Δαだけの前記デューティサイクルαの増加を命令するように構成されている、請求項9に記載のコンバータ回路。前記制御ユニット53は、前記設定値信号が負の極性を有している場合に、前記あらかじめ定められた量Δαだけの前記デューティサイクルαの増加を命令するように構成されている、請求項9に記載のコンバータ回路。前記制御ユニット53は、論理ブロックだけで構成されている、請求項1~11のいずれか1項に記載のコンバータ回路。送出される電力が大きく変動し得る少なくとも1つの電気エネルギー源3と、該少なくとも1つの電気エネルギー源3に接続されている少なくとも1つの、請求項1~12のいずれか1項に記載のコンバータ回路2とを備えている電子システム1。前記電気エネルギー源3は、太陽電池、風力発電装置、熱電素子によって構成されているグループのなかの少なくとも1つのものを有している、請求項13に記載の電子システム。上述の非特許文献1において、このMPPTのための制御ループ形成手段は、マイクロコントローラによって構成されている。利用可能なエネルギー量が少ないということを前提として、本発明は、この制御ループ形成手段における電気エネルギーの消費量を最適にし、さらに、特に、エネルギーの収集を最適化するとともに、このシステムの空間要求の十分な低減を可能にすることを目的としている。この目的を達成するために、本発明は、送出される電力が大きく変動し得る電気エネルギー源に接続されるように作られ、次のものを備えているコンバータ回路を提供するものである。-電気エネルギー源に接続可能な、デューティサイクルが可変であるチョッパ回路。-チョッパ回路に接続されている少なくとも1つの出力回路。-電気エネルギー源の出力端子に接続される、電気エネルギー源の最大電力点を追尾するように動作する制御ループ形成手段。-制御ループ形成手段からの設定値信号に応じて、あらかじめ定められた時間間隔で、チョッパ回路のデューティサイクルの変更を命令するように構成されている制御ユニット。制御ループ形成手段は、連続する少なくとも3つのデューティサイクルに対する、電気エネルギー源からの出力電圧に対応する情報をアナログ的に記憶するためのアナログ情報記憶手段と、アナログ的に記憶されたこの情報に応じて、制御ユニットによるデューティサイクルの増減に用いられる設定値信号を出力から送出するアナログ比較ユニットとを備えている。このコンバータ回路は、次の特性のうちの1つ以上を、単独でまたは組み合わせて有している。一態様によれば、アナログ情報記憶手段は、第1の、連続する2つのデューティサイクルに対応する出力電圧間の電圧差を特定するための第1のユニット、および第2の、連続する2つのデューティサイクルに対応する出力電圧間の電圧差を特定するための第2のユニットを有しており、第2の、連続する2つのデューティサイクルのうちの少なくとも1つは、第1の、連続する2つのデューティサイクルに続くデューティサイクルである。別の一態様によれば、第1および第2のユニットの各々は、並列回路の一部を構成している少なくとも1つの第1のブランチと少なくとも1つの第2のブランチとを備えており、第1および第2のブランチの各々は、それぞれ1つのキャパシタを有しており、かつ少なくとも1つのスイッチを介して、電気エネルギー源の出力端子に接続可能であり、第1のブランチのキャパシタと第2のブランチのキャパシタとは、それらに蓄積される電荷の平衡、および第1または第2の、連続する2つのデューティサイクルに対する電圧差の特定のために互いに並列に接続可能である。一代替例として、アナログ情報記憶手段は、スイッチを介して、連続する第1および第3のデューティサイクルに対して、電気エネルギー源からの出力電圧に対応する電荷を蓄積するように構成されているキャパシタを有している第1のブランチと、スイッチを介して、連続する第1と第3とのデューティサイクルの間に挿入されている第2のデューティサイクルに対して、電気エネルギー源からの出力電圧に対応する電荷を蓄積するように構成されているキャパシタを有している第2のブランチとを備えており、第1および第2のブランチの各々は、アナログ比較ユニットの対応する入力に接続されており、第2のブランチの重みは、第1のブランチの重みの2倍である。第1の変形例において、第1のブランチは、分圧ブリッジを介して、電気エネルギー源に接続されるように作られている。第2の変形例において、第2のブランチは、第2のデューティサイクルに対して、第2のブランチのキャパシタに誘起される電荷を2倍にするスイッチ回路を有している。さらなる一態様においては、アナログ比較ユニットは、コンパレータとして構成されている演算増幅器である。制御ループ形成手段は、例えばデューティサイクルの変更に続く、あらかじめ定められた整定時間の後に、電気エネルギー源の出力電圧を特定するように構成されている。別の一態様においては、制御ユニットは、あらかじめ定められた量だけのデューティサイクルの変更を、制御ループ形成手段からの設定値信号に応じて制御する手段を、さらに備えている。さらなる別の一態様においては、制御ユニットは、設定値信号が正の極性を有している場合に、あらかじめ定められた量だけのデューティサイクルの増加を命令するように構成されている。制御ユニットは、設定値信号が負の極性を有している場合に、あらかじめ定められた量だけのデューティサイクルの増加を命令するように構成されている場合もある。最後に、別の一態様においては、制御ユニットは、論理ブロックだけで構成されている。本発明は、さらに、送出される電力が大きく変動し得る少なくとも1つの電気エネルギー源と、この少なくとも1つの電気エネルギー源に接続されている少なくとも1つの、上述のコンバータ回路とを備えている電子システムを提供するものである。一態様においては、電気エネルギー源は、太陽電池、風力発電装置、熱電素子によって構成されているグループのなかの少なくとも1つのものを有している。添付図面を参照して、以下の説明を読むことによって、本発明の他の特徴および利点が明らかになると思う。図1は、コンバータ回路2、およびコンバータ回路2に接続されている電気エネルギー源3を備えている電子システム1の一例を示す。送出される電力に大きな変動を示し得る電気エネルギー源3は、例えば太陽電池または太陽電池パネル、熱電素子、または風力発電装置特に小型のユニットのである。用語大きな変動は、図1に示されているような電気エネルギー源3から送出することができる電力が、その最低値と最高値との間で約100倍だけ変動することを意味している。電気エネルギー源3の出力端子5は、キャパシタによって形成されているローパスフィルタ7を介して、コンバータ回路2の入力端子9に接続されている。コンバータ回路2は、デューティサイクルαが可変であるチョッパ回路11を有しており、チョッパ回路11の入力端子は、電気エネルギー源3に接続されている、コンバータ回路2の入力端子9を形成している。チョッパ回路11は、電気エネルギー蓄積インダクタ12、および少なくとも1つのチョッパスイッチ13を備えている。図1において、電気エネルギー蓄積インダクタ12およびチョッパスイッチ13は、昇圧構造に構成されている。すなわち、電気エネルギー蓄積インダクタ12の入力が電気エネルギー源3に接続されており、かつチョッパスイッチ13がオン状態にあるときに、電気エネルギー蓄積インダクタ12の出力が接地されて、電気エネルギー蓄積インダクタ12の周囲に磁界が形成されている。チョッピング周波数は、例えば200kHzである。図示しない一変形例によれば、電気エネルギー蓄積インダクタ12およびチョッパスイッチ13は、降圧構造に配置されている場合もある。コンバータ回路は、さらに、出力回路14を備えている。この出力回路14は、その上流側で、チョッパスイッチ17を、チョッパ回路11の出力端子19に接続されている。この出力回路14は、その下流側で、ローパスフィルタ21を介して、電子システム1に属する電気的な負荷23に接続されている。コンバータ回路2は、制御回路51によって駆動される。制御回路51は、第1に、チョッパ回路11したがってチョッパスイッチ13のデューティサイクルαを制御し、第2に、チョッパスイッチ17のスイッチングを制御する制御ユニット53を備えている。これらの制御を行うために、制御ユニット53は、チョッパスイッチ13および17を制御する命令発生器DTCLユニット、すなわちデッドタイム制御ロジックユニットとも呼ばれる55を制御するために、PWMパルス幅変調信号を出力する。チョッパスイッチ13は、NMOSタイプのトランジスタであり、そのベースは、バッファ遅延線とも呼ばれる13Aを介して、命令発生器55の対応する出力に接続されていることに注意されたい。チョッパスイッチ17は、PMOSタイプのトランジスタであり、そのベースは、バッファ17Aを介して、命令発生器55の対応する出力に接続されている。制御回路51は、さらに、送出される電力が変動し得る電気エネルギー源3の出力端子5に接続されている、電気エネルギー源3の最大電力点を追尾するように働く制御ループ制御手段57を備えている。制御ループ形成手段57の出力は、制御ユニット53の1つの入力に接続されている。この制御ユニット53は、制御ループ形成手段57からの設定値信号にしたがって、一定時間間隔で、チョッパ回路11のデューティサイクルαの変更を命令するように構成されており、次に詳細に説明される。制御ループ形成手段57が、デューティサイクルαを増減させるために、設定値信号を直接に送出する場合には、制御ユニット53を、単純な論理ブロックで形成することができる。その結果、コンバータ回路2は、電気エネルギー消費量および空間要求の面から、主要なコスト増大源である、いかなるマイクロプロセッサも備える必要がなくなる。チョッパスイッチ17の制御のために、制御回路51は、電気エネルギー蓄積インダクタ12を通る電流のキャンセルを特定する電流零点センサ59を備えている。電流零点センサ59は、制御ユニット53の対応する入力に信号を送出する。図示しない一変形例によれば、電流零点センサを、スイッチに並列に配置された、非常に低い電圧閾値を有するダイオードと置き換えることが可能である。動作特性として、制御ユニット53は、次のようになるように、命令発生器55を制御する。-チョッパスイッチ13が閉じられているオン状態とき、チョッパスイッチ17は開かれておりオフ状態、-チョッパスイッチ17が閉じられているオン状態とき、チョッパスイッチ13は開かれているオフ状態。したがって、任意の時点において、チョッパスイッチ13と17とのうちのいずれか一方しか閉じられない。不連続動作モードで、チョッパ回路11を制御するように、制御回路を構成することができる。すなわち、電気エネルギー蓄積インダクタ12中の電流は、周期的にキャンセルされる。次に、制御ループ形成手段57について、より詳細に説明する。図2は、図1の電子システムの部分詳細図である。制御ループ形成手段57は、連続する少なくとも3つのデューティサイクルαi1、αi、αi1に対する、電気エネルギー源3の出力電圧に対応する情報をアナログ的に記憶するためのアナログ情報記憶手段60、およびアナログ的に記憶されたこれらの情報から作られた、制御ユニット53によるデューティサイクルの増減に用いられる設定値信号を出力から送出するアナログ比較ユニット62を備えている。より詳細には、アナログ情報記憶手段60は、第1の、連続する2つのデューティサイクルαi1、αiに対応する出力電圧間の電圧差を特定するための第1のユニット64、および第2の、連続する2つのデューティサイクルαi、αi1に対応する出力電圧間の電圧差を特定するための第2のユニット66を有している。単純化のために、第1のユニット64と第2のユニット66には、互いに同一の特性を有するものが選ばれている。しかしながら、第1のユニット64は、第1の、連続する2つのデューティサイクルαi1、αiに対応する第1の電圧差を特定するように構成されている。したがって、第1のユニット64は、次のものを特定する。ΔViS=|VSαi-VSαi1|一方、第2のユニット66は、第2の、連続する2つのデューティサイクルαi、αi1に対応する第2の電圧差を特定するように構成されている。第2の、連続する2つのデューティサイクルαi、αi1のうちの少なくとも1つαi1は、第1の、連続する2つのデューティサイクルαi1、αiに続くデューティサイクルである。したがって、第2のユニット66は、次のものを特定する。ΔVi1S=|VSαi1-VSαi|第1および第2のユニット64および66の各出力は、アナログ比較ユニット62の対応する入力に接続されている。アナログ比較ユニット62は、例えばコンパレータ68として構成されている演算増幅器である。このコンパレータ68は、例えば消費電力を制限することができるラッチコンパレータである。図3は、第1のユニット64または第2のユニット66の一実施例を示している。図3の回路の一般原理として、この回路は、与えられた時点において、電気エネルギー源3の第1の出力電圧VSに対応する第1の電荷量を、第1のキャパシタC1に蓄積することができ、次に、デューティサイクルαの変更後の与えられた時点において、電気エネルギー源3の第2の出力電圧VSに対応する第2の電荷量を、第2のキャパシタC2に蓄積することができる。次いで、相異なる2つのデューティサイクルに対して得られた2つの出力電圧間の電圧差を表わす、2つのキャパシタC1およびC2に蓄積されている電荷を平衡させるために、2つのキャパシタC1とC2とは、並列に接続される。当然ながら、デューティサイクルのそれぞれの変更後、キャパシタに電荷を蓄積させる前に、あらかじめ定められた整定時間だけの待機がなされる。より詳細には、図3に示すように、第1のユニット64および第2のユニット66の各々は、並列回路の一部を構成している少なくとも1つの第1のブランチ70と少なくとも1つの第2のブランチ72とを有している。第1のブランチ70、第2のブランチ72は、それぞれ同じ容量値のキャパシタC1、C2を有している。2つのスイッチH1をオン状態にすることによって、これらの2つのスイッチH1を介して、キャパシタC1を、その一端において電気エネルギー源3の出力電圧VSに、他端においてオフセット電圧2×VOFFSETに接続することができる。スイッチH2をオン状態にすることによって、このスイッチH2を介して、キャパシタC2を、その一端において電気エネルギー源3の出力電圧VSに接続することができる。キャパシタC2の他端は、接地電位GNDに接続されている。さらに、2つのスイッチH3をオン状態にすることによって、これらの2つのスイッチH3を介して、第1のブランチ70と第2のブランチ72とを、互いに並列に接続することができる。キャパシタC1の1つの端子に、電気エネルギー源3の出力電圧VSが印加され、次に、デューティサイクルの変更後に、キャパシタC2の反対側の端子に、出力電圧VSが印加される。そうすると、キャパシタC1とC2との電荷を平衡させることによって、第1のユニット64または第2のユニット66の出力に、電圧差ΔVSが現れることに注意されたい。実際、C1=C2=Cであると仮定し、さらに、スイッチH1、H2、H3の制御、およびデューティサイクルの変更αi=αi1±Δαただし、Δα>0の、図4に示されているタイミング図を考えると、時刻tjにおいて、2つのスイッチH1がオン状態に切り替えられて、電荷Qi1=C×2×VOFFSET-Vi1SがキャパシタC1に蓄積され、次いで、時刻tj1において、デューティサイクルが変更される。整定時間の後、時刻tj2において、スイッチH2が閉じられ、電荷Qi=C×ViSが、キャパシタC2に蓄積される。最後に、時刻tj3において、2つのスイッチH3が閉じられる。これによって、電荷の平衡がもたらされ、その結果、出力の電圧値として、ΔViS=Qi1Qi/2C=VOFFSETViS-Vi1S/2が得られる。この説明は、第1の、連続する2つのデューティサイクルαi1、αiに対応する第1の電圧差を特定する、例えば第1のユニット64によって行われるサイクルに対するものである。第2のユニット66も同様に動作し、そのスイッチH1のオン状態への切り替えを、第1のユニット64が、そのスイッチH2および/またはH3を閉じられているときのデューティサイクルαiにおいて行うことができる。当然ながら、デューティサイクルのリフレッシュ周波数約10Hzは、チョッピング周波数約100Hzよりはるかに低いから、適切な周波数分周器を用いることによって、チョッパ回路11を制御するクロック発生器を、スイッチH1、H2、H3の制御に利用することができる。第1のユニット64および第2のユニット66の出力は、それぞれコンパレータ68の対応する入力に接続されている。したがって、コンパレータ68の出力信号は、ΔVi1SとΔViSとの差の符号と一致する。デューティサイクルαを調整するために、制御ユニット53が、あらかじめ定められた量ΔαただしΔα>0だけの、デューティサイクルαi2の増減を行うために必要なものは、電気エネルギー源3の出力電圧に対応する情報だけである。すなわち、次のようになる。ΔVi1S-ΔViS>0のとき、αi2=αi1Δα:Δα>0ΔVi1S-ΔViS<0のとき、αi2=αi1-Δα:Δα>0したがって、電気エネルギーをほとんど消費しない完全なアナログ回路を用いることによって、MPPTのための効率的な制御ループ形成手段を得ることができ、それによって、マイクロコントローラを不要にすることができる。したがって、コンバータ回路2は、電気エネルギー源3の出力電圧を、最大電力点MPPの近傍で揺らし、それによって、電気エネルギー源3で利用可能な最高レベルの電力の収集を確実にする。さらに、Δαの値が小さいほど、この電子システムは、最大電力点のより近傍で動作することができることは理解されるであろう。この場合に、デューティサイクルが、動作状態の変化に、より迅速に順応することができるようにしたい場合には、リフレッシュ周波数は、より高く選ばれる。次に、第2の実施形態による、図1の制御ループ形成手段57の詳細を示している図5を参照する。この実施形態においては、アナログ情報記憶手段60は、単一ユニット80で構成されており、その例示的な一構造が、図6に示されている。図5および図6の回路の一般原理は、連続する3つのデューティサイクルαi1、αi、αi1のそれぞれに対して、電気エネルギー源3の出力電圧Vi1S、ViS、Vi1Sを測定することができるという考えに基づいている。デューティサイクルの変更のためには、3つのデューティサイクル間の電圧差の推移の符号、すなわち、次式で定義されるδVSの符号が分かるだけで十分である。δVSΔVi1SΔViSVi1SVi1S2ViSこの符号の判定は、図6の回路によって行われる。連続する少なくとも3つのデューティサイクルαi1、αi、αi1に対して、電気エネルギー源の出力電圧に対応する情報をアナログ的に記憶するアナログ情報記憶手段60は、スイッチを介して、連続する第1および第3のデューティサイクルαi1、αi1に対して、電気エネルギー源からの出力電圧に対応する電荷を蓄積するように構成されているキャパシタを有している第1のブランチ82、およびスイッチを介して、連続する第1と第3とのデューティサイクルαi1、αi1の間に挿入されている第2のデューティサイクルαiに対して、電気エネルギー源からの出力電圧に対応する電荷を蓄積するように構成されているキャパシタを有している第2のブランチ84を備えている。各ブランチは、アナログ比較ユニット62の対応する入力に接続されている。第2のブランチの重みは、第1のブランチの重みの2倍である。第1のブランチ82は、電気エネルギー源3の出力電圧VSを2分割するために、例えば同一の抵抗値を有する2つの抵抗Rによって形成されている分圧ブリッジを介して、電気エネルギー源3に接続されている。第1のブランチ82、第2のブランチ84は、それぞれ同一の容量値を有するキャパシタC1、C2を有している。2つのスイッチH1または2つのスイッチH3スイッチH3の1つはスイッチH1の1つと共通であるをオン状態にすることによって、これらのスイッチおよび抵抗Rを介して、キャパシタC1を、電気エネルギー源3の出力電圧VSおよび接地電位GNDに接続することができる。全てのスイッチH1がオン状態にあるときには、キャパシタC1の第1の端子に出力電圧VSの半分が印加され、一方、全てのスイッチH3がオン状態にあるときには、同じキャパシタC1の反対側の端子に出力電圧VSの半分が印加される。したがって、スイッチH1をオン状態にした後で、スイッチH3をオン状態にすることによって、相異なる2つの時点において得られた出力電圧VSの和の半分が、コンパレータ68の、第1のブランチ側の入力に現れることに注意されたい。スイッチH2がオン状態にあるときには、スイッチH2を介して、キャパシタC2を、その第1の端子において電気エネルギー源3の出力電圧VSに、第2の端子において接地電位GNDに接続することができる。動作特性として、C1=C2=Cであると仮定し、さらに、図7に示されている、スイッチH1、H2、H3の制御、およびデューティサイクルの変更αi=αi1±Δαただし、Δα>0のタイミング図を考えると、時刻tjにおいて、全てのスイッチH1がオン状態に切り替えられて、電荷Qi1=C×Vi1S/2がキャパシタC1に蓄積され、次いで、時刻tj1において、デューティサイクルが変更される。整定時間の後、時刻tj2において、スイッチH2が閉じられて、電荷Qi=C×ViSがキャパシタC2に蓄積され、次いで、時刻tj3において、デューティサイクルが変更される。最後に、再度の整定時間の後に、時刻tj4において、全てのスイッチH3が閉じられる。その結果、コンパレータ68の、第1のブランチ82側の入力に、電圧Vi1SVi1S/2が現れる。一方、コンパレータ68の、第2のブランチ84側の入力には、電圧ViSが、時刻tj2から印加されている。コンパレータ68はラッチコンパレータであるから、コンパレータ68の出力を有効にするために、スイッチH3に対する切り替え信号を用いることができる。したがって、コンパレータ68の出力において、ΔVi1SとΔViSとの差の符号に対応する出力信号が得られる。その後、デューティサイクルαの調整が、第1の実施形態に対する上述の説明と同様に行われる。図8は、この第2の実施形態の一変形例を示している。この変形例は、第2のブランチ84が、第2のデューティサイクルαiに対して、キャパシタに誘起される電荷を2倍にするためのスイッチ回路を有しているという点で、図6の実施形態と異なっている。この変形例は、図7のタイミング図と同じタイミング図にしたがって動作する。より詳細には、第1のブランチ82は、電気エネルギー源の出力電圧VSに直接接続されており、一方、第2のブランチ84は、さらなるキャパシタC3およびスイッチH3を有している。第2のブランチ84の動作特性として、スイッチH2を閉じることによって、キャパシタC2およびC3が帯電し、次に、この第2のブランチ84のスイッチH3を閉じることによって、コンパレータ68の、第2のブランチ84側の入力に、電圧2×ViSが現れる。一方、コンパレータ68の、第1のブランチ82側の入力には、最終的に、第2の実施形態と同様に、しかしながら分圧ブリッジが存在しないために、電圧Vi1SVi1Sが現れる。本発明の範囲を逸脱することなく、種々の変形例を導出することが可能であることは明らかである。例えばキャパシタC1、C2、C3を、それらの容量値が同一ではないように選ぶことができる。さらに、コンパレータ68の応答特性および/または入力特性を、より効率的にするように、バイアス電圧を適応させる、または加えることができる。さらに、コンパレータ68は、非ラッチ型のコンパレータである場合がある。ラッチコンパレータは、サンプル値の更新の間のみ動作する。これによって、サンプリング間隔が長い低周波でサンプリングが行われる場合に、アナログ比較ユニットの電力消費を抑えることができる。本明細書に示されているアーキテクチャおよび回路において、ダブラーおよびデバイダーのブロックを、従来の電圧ダブラーシステム電荷ポンプなど、または演算増幅器を用いる公知のアーキテクチャに置き換えることが十分に可能である。本発明のコンバータ回路は、低コストおよび低消費電力の効率的な、MPPTのための制御ループ発生手段を備えているものである。この特徴から、本発明のコンバータ回路は、特に小型の電子システムにおける使用に適している。