シリコン基板上に集積された電力増幅回路であって、入力が第1の信号入力端子に接続された第1のアンプと、入力が第2の信号入力端子に接続された第2のアンプと、入力が前記第1のアンプの出力に接続され、出力が前記第2のアンプの出力に接続されたアンプ出力移相器と、一端が電源に接続され、他端が前記アンプ出力移相器の出力に接続された一次側巻線と、一端が第1の信号出力端子に接続され、他端が第2の信号出力端子に接続された二次側巻線と、を有するトランスフォーマと、を備えることを特徴とする電力増幅回路。前記アンプ出力移相器は、前記アンプ出力移相器の入力と出力との間に接続されたインダクタと、前記アンプ出力移相器の入力と接地との間に接続された第1のキャパシタと、前記アンプ出力移相器の出力と前記接地との間に接続された第2のキャパシタと、を有することを特徴とする請求項1に記載の電力増幅回路。前記インダクタは、伝送線路又は集中定数回路であることを特徴とする請求項2に記載の電力増幅回路。前記第1の信号入力端子に入力される第1のRF信号は、前記第2の信号入力端子に入力される第2のRF信号に対して、90°位相が遅れていることを特徴とする請求項1ないし3のいずれか一項に記載の電力増幅回路。前記アンプ出力移相器は、移相量が1/4λである1/4λ移相器であることを特徴とする請求項1ないし4のいずれか一項に記載の電力増幅回路。シリコン基板上に集積された電力増幅回路であって、入力が第1の信号入力端子に接続された第1のアンプと、入力が第2の信号入力端子に接続された第2のアンプと、入力が第3の信号入力端子に接続された第3のアンプと、入力が第4の信号入力端子に接続された第4のアンプと、第1の入力が前記第1のアンプの出力に接続され、第1の出力が前記第2のアンプの出力に接続され、第2の入力が前記第3のアンプの出力に接続され、第2の出力が前記第4のアンプの出力に接続された第1のアンプ出力移相器と、一端が電源に接続され、他端が前記第1のアンプ出力移相器の第1の出力に接続された第1の一次側巻線と、一端が第1の信号出力端子側に接続された第1の二次側巻線と、を有する第1のトランスフォーマと、一端が前記電源に接続され、他端が前記第1のアンプ出力移相器の第2の出力に接続された第2の一次側巻線と、一端が第2の信号出力端子側に接続され、他端が前記第1の二次側巻線の他端に接続された第2の二次側巻線と、を有する第2のトランスフォーマと、を備え、前記第1および第2の二次側巻線は、前記第1の信号出力端子と前記第2の信号出力端子との間で、直列に接続されていることを特徴とする電力増幅回路。入力が第5の信号入力端子に接続された第5のアンプと、入力が第6の信号入力端子に接続された第6のアンプと、入力が第7の信号入力端子に接続された第7のアンプと、入力が第8の信号入力端子に接続された第8のアンプと、第1の入力が前記第5のアンプの出力に接続され、第1の出力が前記第6のアンプの出力に接続され、第2の入力が前記第7のアンプの出力に接続され、第2の出力が前記第8のアンプの出力に接続された第2のアンプ出力移相器と、一端が前記電源に接続され、他端が前記第2のアンプ出力移相器の第1の出力に接続された第3の一次側巻線と、一端が前記第1の信号出力端子側に接続された第3の二次側巻線と、を有する第3のトランスフォーマと、一端が前記電源に接続され、他端が前記第1のアンプ出力移相器の第2の出力に接続された第4の一次側巻線と、一端が前記第2の信号出力端子側に接続され、他端が第3の二次側巻線の他端に接続された第4の二次側巻線と、を有する第4のトランスフォーマと、をさらに備え、前記第1ないし第4の二次側巻線は、前記第1の信号出力端子と前記第2の信号出力端子との間で、直列に接続されていることを特徴とする請求項6に記載の電力増幅回路。前記第1の信号入力端子に入力される第1のRF信号は、前記第2の信号入力端子に入力される第2のRF信号に対して、90°位相が遅れており、前記第3の信号入力端子に入力される第3のRF信号は、前記第4の信号入力端子に入力される第4のRF信号に対して、90°位相が遅れており、前記第1のRF信号は、前記第3のRF信号に対して、180°位相が遅れていることを特徴とする請求項6に記載の電力増幅回路。前記第1のアンプ出力移相器は、前記第1のアンプ出力移相器の第1の入力と第1の出力との間に接続された第1のインダクタと、前記第1のアンプ出力移相器の第2の入力と第2の出力との間に接続された第2のインダクタと、前記第1のアンプ出力移相器の第1の入力と第2の入力との間に接続された第1のキャパシタと、前記第1のアンプ出力移相器の第1の出力と第2の出力との間に接続された第2のキャパシタと、を有することを特徴とする請求項6または8に記載の電力増幅回路。第1の入力が前記第1の信号入力端子に接続され、第2の入力が前記第3の信号入力端子に接続され、第1の出力が前記第2の信号入力端子に接続され、第2の出力が前記第4の信号入力端子に接続された第1の入力信号移相器を、さらに備えることを特徴とする請求項6に記載の電力増幅回路。第1の入力が前記第1の信号入力端子に接続され、第2の入力が前記第3の信号入力端子に接続され、第1の出力が前記第2の信号入力端子に接続され、第2の出力が前記第4の信号入力端子に接続された第1の入力信号移相器と、第1の入力が前記第5の信号入力端子に接続され、第2の入力が前記第7の信号入力端子に接続され、第1の出力が前記第6の信号入力端子に接続され、第2の出力が前記第8の信号入力端子に接続された第2の入力信号移相器と、をさらに備えることを特徴とする請求項7に記載の電力増幅回路。前記第1の入力信号移相器は、一端が前記第1の信号入力端子に接続され、他端が前記第2の信号入力端子に接続された第3のインダクタと、一端が前記第3の信号入力端子に接続され、他端が前記第3の信号入力端子に接続され、前記第3のインダクタに対して差動巻になる第4のインダクタと、前記第3のインダクタの一端と前記第4のインダクタの一端との間に接続された第3のキャパシタと、前記第3のインダクタの他端と前記第4のインダクタの他端との間に接続された第4のキャパシタと、を有することを特徴とする請求項10、または11に記載の電力増幅回路。前記シリコン基板上において、前記第1の入力信号移相器は、前記第2のアンプと前記第1のアンプとの間にレイアウトされていることを特徴とする請求項10ないし12のいずれか一項に記載の電力増幅回路。前記シリコン基板上において、前記第1ないし前記第4のアンプ、前記第1のアンプ出力移相器、および、前記第1の入力信号移相器を含む第1のドハティアンプと、前記第5ないし前記第8のアンプ、前記第2のアンプ出力移相器、および前記第2の入力信号移相器を含む第2のドハティアンプとの間に、導電性のシールドパターンがレイアウトされていることを特徴とする請求項11に記載の電力増幅回路。ベースバンド信号を生成するベースバンド回路と、局部発振信号を生成する局部発振回路と、前記ベースバンド信号と前記局部発振信号とを混合し、RF入力信号を出力するミキサ回路と、前記RF入力信号を増幅し、RF出力信号を出力する請求項1ないし14の何れかに記載の電力増幅回路と、前記RF出力信号を送信するアンテナと、を備えることを特徴とする無線通信装置。回路面積を縮小しつつ、電力効率の向上を図ることが可能な電力増幅回路を提供する。実施形態に従った電力増幅回路は、シリコン基板上に集積された電力増幅回路である。電力増幅回路は、入力が第1の信号入力端子に接続された第1のアンプを備える。電力増幅回路は、入力が第2の信号入力端子に接続された第2のアンプを備える。電力増幅回路は、入力が前記第1のアンプの出力に接続され、出力が前記第2のアンプの出力に接続されたアンプ出力移相器を備える。電力増幅回路は、一端が電源に接続され、他端が前記アンプ出力移相器の出力に接続された一次側巻線と、一端が第1の信号出力端子に接続され、他端が第2の信号出力端子に接続された二次側巻線と、を有するトランスフォーマと、を備える。以下、実施形態について図面に基づいて説明する。図1は、第1の実施形態に係る無線通信装置1000の構成の一例を示すブロック図である。図1に示すように、無線通信装置1000は、電力増幅回路パワーアンプ100と、ベースバンド回路1001と、局部発振回路1002と、ミキサ回路1003と、アンテナ1004と、を備える。ベースバンド回路1001は、ベースバンド信号を生成するようになっている。局部発振回路1002は、局部発振信号を生成するようになっている。ミキサ回路1003は、ベースバンド回路1001が出力したベースバンド信号と局部発振回路1002が出力した局部発振信号とを混合し、得られたRF入力信号を出力するようになっている。電力増幅回路100は、ミキサ回路1003が出力したRF入力信号を増幅し、RF出力信号を出力するようになっている。この電力増幅回路100は、シリコン基板上に集積されている。アンテナ1004は、電力増幅回路100から出力されたRF出力信号を送信するようになっている。ここで、図2は、図1に示す電力増幅回路100の構成の一例を示す回路図である。なお、図2に示す例では、第1のアンプ1がキャリアアンプであり、第2のアンプ2がピークアンプである場合について説明するが、後述のように、第1のアンプ1がピークアンプであり、第2のアンプ2がキャリアアンプであってもよい。図2に示すように、電力増幅回路100は、第1のアンプキャリアアンプ1と、第2のアンプピークアンプ2と、アンプ出力移相器PSと、トランスフォーマTと、を備える。第1のアンプ1は、入力が第1のRF信号が入力される第1の信号入力端子Tin1に接続されている。第2のアンプ2は、入力が第2のRF信号が入力される第2の信号入力端子Tin2に接続されている。なお、第1の信号入力端子Tin1に入力される第1のRF信号は、例えば、第2の信号入力端子Tin2に入力される第2のRF信号に対して、90°位相が遅れている。また、アンプ出力移相器PSは、入力PSaが第1のアンプ1の出力に接続され、出力PSbが第2のアンプ2の出力に接続されている。このアンプ出力移相器PSは、例えば、その移相量が1/4λである1/4λ移相器である。このアンプ出力移相器PSは、例えば、インダクタLと、第1のキャパシタC1と、第2のキャパシタC2と、を有する。インダクタLは、アンプ出力移相器PSの入力PSaと出力PSbとの間に接続されている。このインダクタは、例えば、伝送線路又は集中定数回路である。第1のキャパシタC1は、アンプ出力移相器PSの入力PSaと接地との間に接続されている。第2のキャパシタC2は、アンプ出力移相器PSの出力PSbと接地との間に接続されている。トランスフォーマTは、一次側巻線Taと、二次側巻線と、を有する。一次側巻線Taは、一端が電源に接続され、他端がアンプ出力移相器PSの出力PSbに接続されている。二次側巻線Tbは、一端が第1の信号出力端子Tout1に接続され、他端が第2の信号出力端子Tout2に接続されている。ここで、以上のような構成を有する本実施形態に係る電力増幅回路の特性について検討する。一般的なドハティアンプにおいては、入力信号電力が小さい場合、主にキャリアアンプのみが動作し、信号電力の増加に伴ってピークアンプが動作を開始するように設計される。これにより、ピーク出力時よりも小さな電力を出力している際の電力効率の改善と、ピーク出力電力の向上を同時に実現することができる。しかし、この動作を実現するためには、ピークアンプが停止している際にはキャリアアンプ出力端に現れる負荷インピーダンスを比較的高く、ピークアンプがオンするに伴って該インピーダンスが徐々に低下するように設計されなければならない。この動作を実現するため、キャリアアンプの出力部に所定の特性インピーダンスを持つ1/4λ移相器が接続されるのが一般的である。1/4λ移相器は、伝送線路で構成されてもよく、図2に示したように集中定数回路で構成されてもよい。一方、与えられた負荷インピーダンスに対して所定の電源電圧から所定値以上のRF出力電力を出力するためには、マッチング回路によりインピーダンスの変換を行う必要がある。従来は、この出力インピーダンスマッチングをL、π、Tセクションといった集中定数回路や伝送線路によって実現していた。しかし、これらのインピーダンス変換器は、上記1/4λ移相器と磁界結合を生じやすく、その結合によって回路の性能が劣化する。具体的には、電力効率の低下や安定性の悪化などが起こりやすい。また、上記磁界結合を解消するため素子を十分遠方に配置する必要があり、実装面積が増大する。そこで、本実施形態の構成では、この出力インピーダンスマッチングをシリコン基板上に集積されたトランスフォーマTを用いて行う図2。このトランスフォーマTは、1次側巻線Taと2次側巻線Tbとの間に強い磁界結合を発生させて動作する。このため、磁界の漏れ出しが少なく、1/4λ移相器移相器PSの近傍に配置しても大きな干渉を生じず、電力効率や安定性の劣化を引き起こすことがない。例えば、図2に示すような単相構成であれば、トランスフォーマTの1次側巻線Taは電源端子と第2のアンプ2の出力との間に接続されることが好ましく、2次側巻線TbからRF信号が出力される。この際、トランスフォーマTの各端子や巻線上の任意の点に別途インピーダンスマッチングに係る素子を接続してもよい。ここで、実施形態を適用した電力増幅回路について電磁界解析を実施した結果について説明する。なお、解析周波数は25GHz、シリコン基板W上のスラブインダクタとキャパシタを用いた等価1/4λ線路と出力整合回路の組合せとしている。図3は、電磁界解析を実施した、比較例に係る電力増幅回路の具体的構成を示す回路図である。また、図4は、電磁界解析を実施した、実施形態を適用した電力増幅回路の具体的構成を示す回路図である。図4に示す本実施形態を適用した構成では、磁界の漏れの少ないトランスフォーマTにより出力マッチングを行う。このため、メインアンプ第1のアンプ1の出力とサブアンプ第2のアンプ2の出力との間の1/4λ伝送線路用のスラブインダクタインダクタLとのアイソレーションが確保でき、両者を近傍に配置することができる。この場合、容量性素子第1、第2のキャパシタC1、C2を除いた領域の面積は、009mm2となる。一方、図3に示す比較例のように、スラブインダクタによって出力整合を行う場合、出力整合用スラブインダクタと1/4λ伝送線路用スラブインダクタの間に磁界結合が発生する。これにより、図3に示す比較例に係る電力増幅回路において、図4に示す構成と同面積の条件、すなわちd01mmの条件では、メインアンプ出力端に現れるインピーダンスは、設計値の50Ωから大きく外れた10j10Ωとなる。例えば、設計値の50Ωに十分近づくようアイソレーションを確保するためにはd1mm程度とする必要がある。この場合、結果的に容量性素子を除いた領域の面積は14mm2となり、図4に示す実施形態を適用した構成の15倍以上の面積を占有することとなる。以上から、本実施形態を適用した構成は、シリコン基板上に集積されたドハティアンプの小型化に効果的である。また、低い電源電圧で大信号出力を得るために出力インピーダンス変換比を大きく取った際にも電力効率の低下を抑えることができる。なお、既述のように、ドハティアンプは、キャリアアンプとピークアンプが1/4λ線路インダクタLに対して逆に配置されていてもよい。また、キャリアアンプ、ピークアンプがそれぞれ複数配置されていてもよい。また、キャリアアンプとピークアンプのサイズ比は、11でなくてもよい。以上のように、本実施形態に係る電力増幅回路によれば、回路面積を縮小しつつ、電力効率の向上を図ることができる。本第2の実施形態においては、ドハティアンプが差動構成からなり、差動出力端にインピーダンス変換用のトランスフォーマが接続される例について、説明する。なお、この第2の実施の形態に係る電力増幅回路200は、第1の実施の形態の電力増幅回路100と同様に、無線通信装置1000に適用される。ここで、図5は、第2の実施形態に係る電力増幅回路200の構成の一例を示す回路図である。なお、図5において、図2の符号と同じ符号は、第1の実施形態と同様の構成を示す。また、図5に示す例では、第1、第3のアンプ1、3がキャリアアンプであり、第2、第4のアンプ2、4がピークアンプである場合について説明する。しかし、第1、第3のアンプ1、3がピークアンプであり、第2、第4のアンプ2、4がキャリアアンプであってもよい。図5に示すように、電力増幅回路200は、第1のドハティアンプD1と、第1のトランスフォーマT1と、第2のトランスフォーマT2と、を備える。この電力増幅回路200も、第1の実施形態と同様に、シリコン基板上に集積される。なお、第1のドハティアンプD1は、第1のアンプキャリアアンプ1と、第2のアンプピークアンプ2と、第3のアンプキャリアアンプ3と、第4のアンプピークアンプ4と、第1のアンプ出力移相器PS1と、を含む。第1のアンプ1は、入力が第1のRF信号が入力される第1の信号入力端子Tin1に接続されている。第2のアンプ2は、入力が第2のRF信号が入力される第2の信号入力端子Tin2に接続されている。なお、例えば、第1の信号入力端子Tin1に入力される第1のRF信号は、第2の信号入力端子Tin2に入力される第2のRF信号に対して、90°位相が進んでいる。第3のアンプ3は、入力が第3のRF信号が入力される第3の信号入力端子Tin3に接続されている。第4のアンプ4は、入力が第4のRF信号が入力される第4の信号入力端子Tin4に接続されている。なお、例えば、第3の信号入力端子Tin3に入力される第3のRF信号は、第4の信号入力端子Tin4に入力される第4のRF信号に対して、90°位相が進んでいる。さらに、該第1のRF信号は、該第3のRF信号に対して、180°位相が遅れている。このように、第1、第3のアンプキャリアアンプ1、3、第2、第4のアンプピークアンプ2、4がそれぞれ差動対を構成している。また、第1のアンプ出力移相器PS1は、第1の入力PS1a1が第1のアンプ1の出力に接続され、第1の出力PS1b1が第2のアンプ2の出力に接続され、第2の入力PS1a2が第3のアンプ3の出力に接続され、第2の出力PS1b2が第4のアンプ4の出力に接続されている。この第1のアンプ出力移相器PS1は、図5に示すように、例えば、第1のインダクタL1と、第2のインダクタL2と、第1のキャパシタC1と、第2のキャパシタC2と、を有する。第1のインダクタL1は、第1のアンプ出力移相器PS1の第1の入力PS1a1と第1の出力PS1b1との間に接続されている。第2のインダクタL2は、第1のアンプ出力移相器PS1の第2の入力PS1a2と第2の出力PS1b2との間に接続されている。なお、第1のインダクタL1のインダクタンスは、第2のインダクタL2のインダクタンスと等しい。第1のキャパシタC1は、第1のアンプ出力移相器PS1の第1の入力PS1a1と第2の入力PS1a2との間に接続されている。第2のキャパシタC2は、第1のアンプ出力移相器PS1の第1の出力PS1b1と第2の出力PS1b2との間に接続されている。また、第1のトランスフォーマT1は、第1の一次側巻線T1aと、第1の二次側巻線T1bと、を有する。第1の一次側巻線T1aは、一端が電源に接続され、他端が第1のアンプ出力移相器PS1の第1の出力PS1a1に接続されている。第1の二次側巻線T1bは、一端が第1の信号出力端子Tout1側に接続されている。第2のトランスフォーマT2は、第2の一次側巻線T2aと、第2の二次側巻線T2bと、を有する。第2の一次側巻線T2aは、一端が電源に接続され、他端が第1のアンプ出力移相器PS1の第2の出力PS1b2に接続されている。第2の二次側巻線T2bは、一端が第2の信号出力端子Tout2側に接続され、他端が第1の二次側巻線T1bの他端に接続されている。すなわち、第1および第2の二次側巻線T1b、T2bは、第1の信号出力端子Tout1と第2の信号出力端子Tout2との間で、直列に接続されている。なお、第1の一次側巻線T1aの自己インダクタンスは、第2の一次側巻線T2aの自己インダクタンスと等しく設定されている。さらに、第1の一次側巻線T1aと第1の二次側巻線T1bとの間の相互インダクタンスは、第2の一次側巻線T2aと第2の二次側巻線T2bとの間の相互インダクタンスに等しく設定されている。ここで、以上のような構成を有する本実施形態に係る電力増幅回路の特性について検討する。既述のように、本実施形態の場合、第1、第2の1次側巻線T1a、T2aの中点から電源線を取り出している。この電源の取り出し点は、AC接地点となる。このため、RF信号の漏洩が少なく、簡潔なインピーダンス処理によってRF信号の遮断を行うことができる。特に、差動信号に対して理論的に信号振幅がゼロとなるトランスフォーマの中点から電源電圧を供給することにより、チョークインダクタが不要となり、ドハティアンプを小型に集積することができる。また、DC電源供給線を短くすることができるので、抵抗損失による電力効率の低下を抑えることができる。また、第1または第2の信号出力端子Tout1、Tout2を接地すれば、第1、第2のトランスフォーマT1、T2により、出力信号の差動―単相変換を同時に実現することができる。なお、電力増幅回路200のその他の構成および機能は、第1の実施形態の電力増幅回路100と同様である。すなわち、本実施形態に係る電力増幅回路によれば、第1の実施形態と同様に、回路面積を縮小しつつ、電力効率の向上を図ることができる。本第3の実施形態においては、2つのドハティアンプが並列に配置された例について、説明する。なお、この第3の実施の形態に係る電力増幅回路300は、第1の実施の形態の電力増幅回路100と同様に、無線通信装置1000に適用される。なお、3つ以上のドハティアンプが並列に配置された場合も同様に説明される。ここで、図6は、第3の実施形態に係る電力増幅回路300の構成の一例を示す回路図である。なお、図6において、図5の符号と同じ符号は、第2の実施形態と同様の構成を示す。また、図6に示す例では、第1、第3、第5、第7のアンプ1、3、5、7がキャリアアンプであり、第2、第4、第6、第8のアンプ2、4、6、8がピークアンプである場合について説明する。しかし、第1、第3、第5、第7のアンプ1、3、5、7がピークアンプであり、第2、第4、第6、第8のアンプ2、4、6、8がキャリアアンプであってもよい。図6に示すように、電力増幅回路300は、第2の実施形態の電力増幅回路200と比較して、第2のドハティアンプD2と、第3のトランスフォーマT3と、第4のトランスフォーマT4と、をさらに備える。この電力増幅回路300も、第2の実施形態と同様に、シリコン基板上に集積される。なお、第2のドハティアンプD2は、第5のアンプキャリアアンプ5と、第6のアンプピークアンプ6と、第7のアンプキャリアアンプ7と、第8のアンプピークアンプ8と、第2のアンプ出力移相器PS2と、を含む。第5のアンプ5は、入力が第5のRF信号が入力される第5の信号入力端子Tin5に接続されている。なお、例えば、第5の信号入力端子Tin5に入力される第5のRF信号は、第1の信号入力端子Tin1に入力される第1のRF信号に対して、位相と同じである。第6のアンプ6は、入力が第6のRF信号が入力される第6の信号入力端子Tin6に接続されている。なお、例えば、第5の信号入力端子Tin5に入力される第5のRF信号は、第6の信号入力端子Tin6に入力される第6のRF信号に対して、90°位相が進んでいる。第7のアンプ7は、入力が第7のRF信号が入力される第7の信号入力端子Tin7に接続されている。第8のアンプ8は、入力が第8のRF信号が入力される第8の信号入力端子Tin8に接続されている。なお、例えば、第7の信号入力端子Tin3に入力される第7のRF信号は、第8の信号入力端子Tin8に入力される第8のRF信号に対して、90°位相が進んでいる。さらに、該第5のRF信号は、該第7のRF信号に対して、180°位相が遅れている。このように、第5、第7のアンプキャリアアンプ5、7、第6、第8のアンプピークアンプ6、8がそれぞれ差動対を構成している。また、第2のアンプ出力移相器PS2は、第1の入力PS2a1が第5のアンプ5の出力に接続され、第1の出力PS2b1が第6のアンプ6の出力に接続され、第2の入力PS2a2が第7のアンプ7の出力に接続され、第2の出力PS2b2が第8のアンプ8の出力に接続されている。この第2のアンプ出力移相器PS2は、図6に示すように、例えば、第3のインダクタL3と、第4のインダクタL4と、第3のキャパシタC3と、第4のキャパシタC4と、を有する。第3のインダクタL3は、第2のアンプ出力移相器PS2の第1の入力PS2a1と第1の出力PS2b1との間に接続されている。第4のインダクタL4は、第2のアンプ出力移相器PS2の第2の入力PS2a2と第2の出力PS2b2との間に接続されている。なお、第3のインダクタL3のインダクタンスは、第4のインダクタL4のインダクタンスと等しい。第3のキャパシタC3は、第2のアンプ出力移相器PS2の第1の入力PS2a1と第2の入力PS2a2との間に接続されている。第4のキャパシタC4は、第2のアンプ出力移相器PS2の第1の出力PS2b1と第2の出力PS2b2との間に接続されている。また、第3のトランスフォーマT3は、第3の一次側巻線T3aと、第3の二次側巻線T3bと、を有する。第3の一次側巻線T3aは、一端が電源に接続され、他端が第2のアンプ出力移相器PS2の第1の出力PS2b1に接続されている。第3の二次側巻線T3bは、一端が第1の信号出力端子Tout1側に接続されている。また、第4のトランスフォーマT4は、第4の一次側巻線T4aと、第4の二次側巻線T4bと、を有する。第4の一次側巻線T4aは、一端が電源に接続され、他端が第1のアンプ出力移相器PS1の第2の出力PS2b2に接続されている。第4の二次側巻線T4bは、一端が第2の信号出力端子Tout2側に接続され、他端が第3の二次側巻線の他端に接続されている。すなわち、第1ないし第4の二次側巻線T1b、T2b、T3b、T4bは、第1の信号出力端子Tout1と第2の信号出力端子Tout2との間で、直列に接続されている。ここで、以上のような構成を有する本実施形態に係る電力増幅回路の特性について検討する。既述のように、本実施形態では2つ以上のドハティアンプD1、D2が並列に配置され、それぞれの出力端に直列に接続された出力整合用のトランスフォーマT1~T4の1次側巻線が接続され、直列に接続されたトランスフォーマT1~T4の2次側巻線の両端から出力電力を取り出す。この本実施形態に係る構成では、負荷インピーダンスが、各ドハティアンプD1、D2の出力端において低いインピーダンスに変換されると同時に、各ドハティアンプD1、D2の出力電力が合成される。これにより、電力効率の低下を抑制しつつ、電力増幅回路全体の出力電力を向上することができる。なお、電力増幅回路300のその他の構成および機能は、第2の実施形態の電力増幅回路200と同様である。すなわち、本実施形態に係る電力増幅回路によれば、第2の実施形態と同様に、回路面積を縮小しつつ、電力効率の向上を図ることができる。ドハティアンプは、キャリアアンプ及びピークアンプの出力信号が一般的に90度の位相差を持って合成されるため、両者の入力信号にも90度程度の位相差を与える必要がある。そこで、本第4の実施形態では、差動インダクタを用いた移相器により入力信号の移相を実施する例について説明する。なお、この第4の実施の形態に係る電力増幅回路400は、第1の実施の形態の電力増幅回路100と同様に、無線通信装置1000に適用される。ここで、図7は、第4の実施形態に係る電力増幅回路400の構成の一例を示す回路図である。なお、図7において、図5の符号と同じ符号は、第2の実施形態と同様の構成を示す。図7に示すように、電力増幅回路400は、第2の実施形態と比較して、第1の入力信号移相器PSIN1を、さらに備える。この電力増幅回路400も、第2の実施形態と同様に、シリコン基板上に集積される。第1の入力信号移相器PSIN1は、第1の入力a1が前記第1の信号入力端子Tin1に接続され、第2の入力a2が第3の信号入力端子Tin3に接続され、第1の出力b1が第2の信号入力端子Tin2に接続され、第2の出力b2が前記第4の信号入力端子Tin4に接続されている。この第1の入力信号移相器は、図7に示すように、例えば、第3のインダクタLIN3と、第3のキャパシタCIN3と、第4のインダクタLIN4と、第4のキャパシタCIN4と、を有する。第3のインダクタLIN3は、一端が第1の信号入力端子Tin1に接続され、他端が第2の信号入力端子Tin2に接続されている。第4のインダクタLIN4は、一端が第3の信号入力端子Tin3に接続され、他端が第3の信号入力端子Tin3に接続され、第3のインダクタLIN3に対して差動巻になる。第3のキャパシタCIN3は、第3のインダクタLIN3の一端と第4のインダクタLIN4の一端との間に接続されている。第4のキャパシタCIN4は、第3のインダクタLIN3の他端と第4のインダクタの他端との間に接続されている。ここで、以上のような構成を有する本実施形態に係る電力増幅回路の特性について検討する。上述のように、本実施形態では、シリコン基板上において、スパイラルインダクタの形で差動インダクタを形成する。差動インダクタは、差動信号に対して磁界を強めあう効果が発生し、一定の巻線長に対して大きなインダクタンス値を得ることができる。そのため、移相量に対し所望のインダクタンス値を得るためのインダクタを小型化することができ、ドハティアンプ全体を小型に集積することができる。なお、電力増幅回路400のその他の構成および機能は、第2の実施形態の電力増幅回路200と同様である。すなわち、本実施形態に係る電力増幅回路によれば、第2の実施形態と同様に、回路面積を縮小しつつ、電力効率の向上を図ることができる。本第5の実施形態では、シリコン基板上にドハティアンプと入出力移相器、及び出力整合用のトランスフォーマを配置したレイアウトの例について説明する。なお、この第5の実施の形態に係る電力増幅回路500は、第3の実施の形態の電力増幅回路300と同様に、無線通信装置1000に適用される。ここで、図8は、第5の実施形態に係る電力増幅回路500の構成の一例を示す回路図である。なお、図8において、図5、図7の符号と同じ符号は、第3、第7の実施形態と同様の構成を示す。図8に示すように、電力増幅回路500は、第3の実施形態と比較して、第1の入力信号移相器PSIN1と、第2の入力信号移相器PSIN2と、をさらに備える。なお、第1の入力信号移相器PSIN1と第2の入力信号移相器PSIN2とは、同様の構成を有する。また、パワースプリッタ500aは、第1、第3、第5、第7の信号入力端子Tin1、Tin3、Tin5、Tin7それぞれに、第1、第3、第5、第7のRF信号が出力するようになっている。図8に示すように、第1の入力信号移相器PSIN1は、第1の入力1a1が第1の信号入力端子Tin1に接続され、第2の入力1a2が第3の信号入力端子Tin3に接続され、第1の出力1b1が第2の信号入力端子Tin2に接続され、第2の出力1b2が第4の信号入力端子Tin4に接続されている。なお、シリコン基板W上において、第1の入力信号移相器PSIN1は、第2、第4のアンプ2、4と第1、第3のアンプ1、3との間にレイアウトされている。また、シリコン基板W上において、第1のアンプ出力移相器PS1のインダクタは、第1の入力信号移相器PSIN1を挟むようにレイアウトされている。図8に示すように、第2の入力信号移相器PSIN2は、第1の入力2a1が第5の信号入力端子Tin5に接続され、第2の入力2a2が第7の信号入力端子Tin7に接続され、第1の出力2b1が第6の信号入力端子Tin6に接続され、第2の出力2b2が第8の信号入力端子Tin8に接続されている。なお、シリコン基板W上において、第2の入力信号移相器PSIN2は、第6、第8のアンプ6、8と第5、第7のアンプ5、7との間にレイアウトされている。また、シリコン基板W上において、第2のアンプ出力移相器PS2のインダクタは、第2の入力信号移相器PSIN2を挟むようにレイアウトされている。既述のように、本実施形態では、シリコン基板上にドハティアンプと入出力移相器、及び出力整合用のトランスフォーマを配置している。これにより、シリコン基板W上に各移相器を配置することによりアンプ全体を小型に集積できる。なお、ドハティアンプD1、D2は並列接続されない単体のものでもよく、キャリアアンプピークアンプの位置関係は出力整合用のトランスフォーマの位置を基準として逆の関係でもよい。なお、電力増幅回路500のその他の構成および機能は、第4の実施形態の電力増幅回路400と同様である。すなわち、本実施形態に係る電力増幅回路によれば、第4の実施形態と同様に、回路面積を縮小しつつ、電力効率の向上を図ることができる。本第6の実施形態では、並列配置されたドハティアンプの中間部にシールドパターンを配置したレイアウトの例について説明する。なお、この第6の実施の形態に係る電力増幅回路600は、第1の実施の形態の電力増幅回路100と同様に、無線通信装置1000に適用される。ここで、図9は、第6の実施形態に係る電力増幅回路600の構成の一例を示す回路図である。なお、図9において、図8の符号と同じ符号は、第5の実施形態と同様の構成を示す。図9に示すように、電力増幅回路600は、第5の実施形態と比較して、導電性のシールドパターン600aをさらに備える。導電性のシールドパターン600aは、シリコン基板W上において、第1ないし第4のアンプ1~4、第1のアンプ出力移相器PS1、および、第1の入力信号移相器PSIN1を含む第1のドハティアンプD1と、第5ないし第8のアンプ5~8、第2のアンプ出力移相器PS2、および第2の入力信号移相器PSIN2を含む第2のドハティアンプD2との間に、レイアウトされている。なお、このシールドパターン600aは、例えば、メタルのパターンからなる。このシールドパターン600aは、接地に電気的に接続されている。例えば、シールドパターン600aは、シリコン基板W上の接地パターンやシリコン基板Wに、低インピーダンスで接続されている。既述のように、本実施形態では、並列配置されたドハティアンプD1、D2の中間部にシールドパターン600aを配置している。これにより、隣り合う移相器間の磁界結合を弱め、電力効率線形性動作安定性等の低下を抑制することができる。なお、電力増幅回路600のその他の構成および機能は、第5の実施形態の電力増幅回路500と同様である。すなわち、本実施形態に係る電力増幅回路によれば、第5の実施形態と同様に、回路面積を縮小しつつ、電力効率の向上を図ることができる。なお、実施形態は例示であり、発明の範囲はそれらに限定されない。