少なくとも1個以上のヘテロ接合バイポーラトランジスタを並列接続して構成される増幅回路を多段接続して有する電力増幅器であって、且つ前記バイポーラトランジスタがInGaPエミッタ層と、このInGaPエミッタ層の、当該InGaPエミッタ層とヘテロ接合を形成するベース層とは反対側に、GaAs層とAlGaAsバラスト抵抗層とが順次形成された構造を少なくとも有することを特徴とする電力増幅器。前記GaAs層の厚さが、前記エミッタ層とベース層とのヘテロ接合部に形成される空乏層幅よりも厚いことを特徴とする請求項1に記載の電力増幅器。前記並列接続されたヘテロ接合バイポーラトランジスタのエミッタとコレクタとの間に電気的に並列に接続された電圧制限保護回路を有することを特徴とする請求項2に記載の電力増幅器。半絶縁性基板の上部に、少なくともコレクタ用半導体層、ベース用半導体層、InGaPエミッタ用半導体層、GaAs半導体層、AlGaAsバラスト抵抗用半導体層を順次積層して形成する工程、前記AlGaAsバラスト抵抗用半導体層上部に所望の形状のエミッタ電極を形成する工程、前記AlGaAsバラスト抵抗用半導体層、GaAs半導体層をメサ形状に加工してエミッタ領域を形成する工程、前記InGaPエミッタ用半導体層、ベース用半導体層をメサ形状に加工してベース領域を形成する工程、前記ベース領域にベース電極を形成する工程、前記コレクタ用半導体層をメサ形状に加工してコレクタ領域を形成する工程、前記コレクタ領域にコレクタ電極を形成する工程を有するヘテロ接合バイポーラトランジスタの製造方法。これまでの技術には、例えば前記WO98/53502号公報にて示された如き技術には、デバイスに通電に対する信頼性に難点があった。即ち、前記AlGaAsバラスト抵抗層を有するHBTでは通電中の特性劣化が著しい。他方、こうしたバラスト層を用いない場合、勿論前記した通り熱起因による不安定動作の現象が発生する。こうした背景を踏まえ、本願発明の第1の目的はInGaPをエミッタ層として有するHBTにおいて熱的安定性と通電に対する信頼性を両立することの出来るHBTを提供することにある。本願発明の第2の目的はInGaPをエミッタ層として有するHBTにおいて熱的安定性と通電に対する信頼性を両立することの出来るHBTの製造方法を提供することにある。さらに本願発明の第3の目的は、InGaPをエミッタ層として有するHBTであり、且つ、熱的安定性と通電に対する信頼性を両立することの出来るHBTを用いた電力増幅器を提供することにある。本発明の第1の目的は、InGaPをエミッタ層として有するHBTにおいてInGaPエミッタ層とAlGaAsバラスト抵抗層の間にGaAs層を挿入し、ベース層から逆注入された正孔がAlGaAsバラスト抵抗層まで拡散、到達することを抑制することにより達成される。より具体的には、InGaPエミッタ層とAlGaAsバラスト抵抗層の間に挿入するGaAs層の厚さはHBTの実動作条件におけるエミッタ/ベース間に形成される空乏層がAlGaAsバラスト抵抗層まで到達しない様に設定すれば達成される。言い換えれば、InGaPエミッタ層とAlGaAsバラスト抵抗層の間に挿入するGaAs層の厚さをHBTの実動作条件におけるエミッタ/ベース間に形成される空乏層幅よりも厚く設定することにより達成される。本発明は、GaAs系HBTに対して、エミッタとしてInGaPがその特性から好ましく且つバラスト特性を得るにAlGaAsバラスト抵抗層が好ましい特徴を生かしつつ、これに対して、GaAs層をバッファ層として用いることによって、前述のようにHBT特性の熱的安定性並びに通電に対する信頼性の両側面を満足するHBTを得ることが可能となる。GaAs層の具体的な厚さは、HBTを実働させる場合のエミッタ/ベース間電圧、GaAs層のドナー濃度などの条件で設定値は異なるが、エミッタ/ベース間電圧が1.2V以上とした場合、概ね2nmより500nm程度の範囲が用いられる。又、そのドナー濃度は5×1016cm-3から5×1018cm-3程度の範囲が用いられる。InGaPエミッタ層とGaAsベース層を有するHBTの実動作条件は一般的にはエミッタ/ベース間電圧が1.2V以上である。上記HBTの実動作条件におけるGaAs層厚とInGaPエミッタ層との合計は、例えば、GaAs層中のドナー濃度が5×1016cm-3、5×1017cm-3、5×1018cm-3の場合、それぞれ、70nm、27nm、20nmであれば十分である。本発明の第2の目的は、エミッタ電極の形成、エミッタメサの形成、ベース電極の形成、ベースメサの形成、コレクタ電極の形成の工程を順次経て形成することにより達成される。より具体的にその工程を例示すれば、以下の通りである。半絶縁性基板の上部に、少なくともコレクタ用半導体層、ベース用半導体層、InGaPエミッタ用半導体層、GaAs半導体層、AlGaAsバラスト抵抗用半導体層を順次積層して形成する工程、前記AlGaAsバラスト抵抗用半導体層上部に所望の形状のエミッタ電極を形成する工程、前記AlGaAsバラスト抵抗用半導体層、GaAs半導体層をメサ形状に加工してエミッタ領域を形成する工程、前記InGaPエミッタ用半導体層、ベース用半導体層をメサ形状に加工してベース領域を形成する工程、前記ベース領域にベース電極を形成する工程、前記コレクタ用半導体層をメサ形状に加工してコレクタ領域を形成する工程、前記コレクタ領域にコレクタ電極を形成する工程を有する。本発明の第3の目的は、少なくとも1個以上の基本HBTを並列接続して構成される増幅回路を多段接続して有する電力増幅器において、基本HBTとしてInGaPエミッタ層上部にAlGaAsバラスト抵抗層を有し、且つ、InGaPエミッタ層とAlGaAsバラスト抵抗層の間にGaAs半導体層を挿入し、さらにGaAs層の厚さをHBTの実動作条件におけるエミッタ/ベース間に形成される空乏層幅よりも厚く設定したHBTを用いることにより達成される。本願発明によれば、熱的安定性と通電に対する信頼性を両立するHBTを提供することが出来る。本願発明の別な側面によれば、熱的安定性と通電に対する信頼性を両立するHBTの製造方法を提供することが出来る。更に、本発明によれば、熱的安定性と通電に対する信頼性を両立する電力増幅器を提供することが出来る以下に、本発明の実施の形態を示すヘテロ接合バイポーラトランジスタ、及びその製造方法及びそれを用いた電力増幅器に関し図面に基づいて詳細に説明する。尚、実施の形態を説明するための全図において、同一の機能を有する場合には同一の符号を付し、その繰り返しの説明は省略する。<実施例1>本発明の第1の実施例であるHBTを図面を参照して説明する。尚、本実施例は本発明の基本的原理を説明するものであり、各構成要素は概略の形状を示している。図1に、本発明のHBTの平面図、更に、図1におけるAA’に沿った断面図を図2に示す。エミッタ面積は108μm2である。本発明では、これまで説明したエミッタ層、GaAs層、バラスト抵抗層の他の主要構成部は、一般的なものを用いて十分である。例えば、基板には半絶縁性の半導体基板、例えばGaAs基板、ベース層にはGaAs層、コレクタ層にはGaAs層が一般に多用される。半絶縁性GaAs基板1に、n型GaAsサブコレクタ層Si濃度5×1018cm-3、膜厚0.6μm2が形成される。このサブコレクタ層2の上部に、n型GaAsコレクタ層Si濃度1×1016cm-3、膜厚1.0μm3、p型GaAsベース層C濃度4×1019cm-3、膜厚150nm4、n型InGaPエミッタ層InPモル比0.5、Si濃度3×1017cm-3、膜厚30nm5の各層が形成される。エミッタ層5を介して、ベース電極12が配置される。他方、エミッタ層5には、n型GaAs層Si濃度3×1017cm-3、膜厚90nm6、n型AlGaAsバラスト抵抗層AlAsモル比0.33、Si濃度1×1017cm-3、膜厚120nm7、n型GaAsコンタクト層Si濃度1×1019cm-3、膜厚50nm8、n型InGaAsコンタクト層InAsモル比0.5、Si濃度1×1019cm-3、膜厚50nm9が更に設けられる。そして、コンタクト層9上には、エミッタ電極13が設けられる。他方、サブコレクタ層2上で、前記コレクタ層3の両側部に対向して、コレクタ電極11が形成される。図1に見られるように、平面的構成は、コレクタ領域がエミッタ領域を囲う形態となっている。前記コレクタ電極11、ベース電極12、エミッタ電極13の具体例を示すならば、各々AuGe膜厚60nm/Ni膜厚10nm/Au膜厚200nmを積層して成るコレクタ電極11、Ti膜厚50nm/Pt膜厚50nm/Au膜厚200nmを積層して成るベース電極12、WSiSiモル比0.3、膜厚0.3μmエミッタ電極13である。更に、図1における符号14、15、16はそれぞれコレクタ配線、ベース配線、エミッタ配線であり、符号17、18、19はHBT外部との電気的接続のための金属パッドである。尚、AlGaAsバラスト抵抗層は抵抗体として動作することが必要であり、量子力学的なトンネル効果を発現しないためにその厚さは10nm以上であることが必要である。AlGaAsバラスト抵抗層の厚さは、量子力学的なトンネル効果を発現せず且つその抵抗体としての特性の要請に応じて定められる。その値は200nm程度をも用い得る。又、前記n型GaAs層6は、前記エミッタ層5とn型AlGaAsバラスト抵抗層との間の、いわゆるスペーサ層としての役割を担っている。又、本実施例ではAlGaAsバラスト抵抗層のAlAsモル比が0.33の場合を示したが、零以上であれば良い。本実施例にて示したHBT20個をコレクタ電流密度40kA/cm2、接合温度210°Cの条件にて通電試験300時間実施した所、劣化したHBTは無く良好な通電に対する信頼性が確認出来た。また、本実施例にて示したHBTの熱的安定性の一指標である直流動作における非破壊動作領域限界を図17に示す。図17における縦軸は非破壊コレクタ電流、横軸は非破壊コレクタ電圧である。比較のためにAlGaAsバラスト抵抗層の無いHBTに関する結果も併記して示してある。この結果から本実施例にて示したAlGaAsバラスト抵抗を有するHBTは、AlGaAsバラスト抵抗層の無いHBTに比べ、破壊耐性に優れている、即ち、熱的安定性に優れていることが確認出来た。以上の結果から、本実施例にて示したHBTは熱的安定性と通電に対する信頼性を両立することの出来るHBTであることが確認出来た。<実施例2>本発明の第2の実施例であるHBTを図面を参照して説明する。尚、本実施例は本発明の基本的原理を説明するものであり、各構成要素は概略の形状を示している。図3Aに本発明のHBTの平面構造、更に、図3AにおけるBB’に沿った断面構造を図3Bに示す。本例は基本HBTを並列接続して構成する大電力用マルチフィンガーHBTの例である。基本HBTのエミッタ面積は108μm2である。半絶縁性GaAs基板1に、n型GaAsサブコレクタ層Si濃度5×1018cm-3、膜厚0.6μm2が形成される。このサブコレクタ層2の上部に、n型GaAsコレクタ層Si濃度1×1016cm-3、膜厚1.0μm3、p型GaAsベース層C濃度4×1019cm-3、膜厚150nm4、n型InGaPエミッタ層InPモル比0.5、Si濃度3×1017cm-3、膜厚30nm5の各層が形成される。エミッタ層5を介して、ベース電極12が配置される。他方、エミッタ層5には、n型GaAs層Si濃度3×1017cm-3、膜厚90nm6、n型AlGaAsバラスト抵抗層AlAsモル比0.33、Si濃度1×1017cm-3、膜厚120nm7、n型GaAsコンタクト層Si濃度1×1019cm-3、膜厚50nm8、n型InGaAsコンタクト層InAsモル比0.5、Si濃度1×1019cm-3、膜厚50nm9が更に設けられる。そして、コンタクト層9上には、エミッタ電極13が設けられる。他方、サブコレクタ層2上で、前記コレクタ層3の両側部に対向して、コレクタ電極11が形成される。前記コレクタ電極11、ベース電極12、エミッタ電極13の具体例を示すならば、各々AuGe膜厚60nm/Ni膜厚10nm/Au膜厚200nmを積層して成るコレクタ電極11、Ti膜厚50nm/Pt膜厚50nm/Au膜厚200nmを積層して成るベース電極12、WSiSiモル比0.3、膜厚0.3μmエミッタ電極13である。更に、図1における符号14、15、16はそれぞれコレクタ配線、ベース配線、エミッタ配線であり、符号17、18、19はHBT外部との電気的接続のための金属パッドである。本例は大電力用マルチフィンガーHBTであるので、基本HBT70、71、及び72が例示される。基本HBT70、71、及び72が並列接続され、エミッタ電極13が共通に、HBT外部との電気的接続のための金属パッド17接続される。基本HBT自体は実施例1に示したものと同様である。尚、AlGaAs抵抗層は抵抗体として動作することが必要であり、量子力学的なトンネル効果を発現しないためにその厚さは10nm以上であることが必要である。又、本実施例ではAlGaAsバラスト抵抗層のAlAsモル比が0.33の場合を示したが、零以上であれば良い。<実施例3>本例を用いてHBTの代表的な製造方法を図面を参照して説明する。尚、本実施例は本発明の基本的原理を説明するものであり、各構成要素は概略の形状を示している。図4Aから図6Cは、本発明のHBTの製造方法を製造工程に従って説明した装置の断面図である。本例は基本HBTを並列接続して構成する大電力用マルチフィンガーHBTの例である。半絶縁性GaAs基板1上に、n型GaAsサブコレクタ層Si濃度5×1018cm-3、膜厚0.6μm2、n型GaAsコレクタ層Si濃度1×1016cm-3、膜厚1.0μm3、p型GaAsベース層C濃度4×1019cm-3、膜厚150nm4、n型InGaPエミッタ層InPモル比0.5、Si濃度3x1017cm-3、膜厚30nm5、n型GaAs層Si濃度3×1017cm-3、膜厚90nm6、n型AlGaAsバラスト抵抗層AlAsモル比0.33、Si濃度1×101cm-3、膜厚120nm7、n型GaAsコンタクト層Si濃度1×1019cm-3、膜厚50nm8、n型InGaAsコンタクト層InAsモル比0.5、Si濃度1×1019cm-3、膜厚50nm9を、有機金属気相エピタキシー法により成長する図4A。その後、高周波スパッタ法を用いてWSiSiモル比0.3、膜厚0.3μm13をウエハ全面に堆積する図4B。このWSi層13をホトリソグラフィー及びCF4を用いたドライエッチングにより加工し、エミッタ電極13を形成する図4C。その後、n型InGaAsコンタクト層9、n型GaAsコンタクト層8、n型AlGaAsバラスト抵抗層7、n型GaAs層6を所望の形状に加工してエミッタ領域を形成する図5A。加工方法の例は次の通りである。ホトリソグラフィー及びエッチング液エッチング液の組成例、リン酸:過酸化水素水:水=1:2:40を用いたウエットエッチングによりn型InGaAsコンタクト層9、n型GaAsコンタクト層8、n型AlGaAsバラスト抵抗層7、n型GaAs層6の不要領域を除去する。その後、通例のリフトオフ法を用いて、エミッタ層5を貫通してベース層4上に、Ti膜厚50nm/Pt膜厚50nm/Au膜厚200nmベース電極12を形成する図5B。その後、ホトリソグラフィー及びウエットエッチングにより、n型InGaPエミッタ層5、p型GaAsベース層4、及びn型GaAsコレクタ層3の各所望領域を除去して、n型GaAsサブコレクタ層2を露出させてベース領域を形成する図5C。エッチング液は以下の通りである。n型InGaPエミッタ層5をエッチングする場合のエッチング液としては塩酸を用い、p型GaAsベース層4及びn型GaAsコレクタ層3をエッチングする場合のエッチング液の組成例は、リン酸:過酸化水素水:水=1:2:40、である。その後、通例のリフトオフ法によりコレクタ電極11を形成し、350°Cにて30分間アロイを施す図6A。コレクタ電極11の構成は、AuGe膜厚60nm/Ni膜厚10nm/Au膜厚200nmの積層体である。最後にアイソレーション溝10を形成する図6B。更に基本HBT間のエミッタ電極同士、ベース電極同士、コレクタ電極同士を接続する配線を形成する図6C。こうして、HBTが完成する。尚、エミッタ面積を決定する工程は図5Aにおけるホトリソグラフィー及びウエットエッチングによるn型InGaAsコンタクト層9、n型GaAsコンタクト層8、n型AlGaAsバラスト抵抗層7、n型GaAs層6の除去工程である。本実施例ではウエットエッチング液として、リン酸:過酸化水素水:水=1:2:40の場合を述べたが、これ以外のエッチング液として、リン酸:過酸化水素水:エチレングリコール=25:6:50、弗酸:過酸化水素水:水=1:2:4、等を用いても良い。この場合、使用するエッチング液によりエッチング形状が異なるため、エミッタ面積を設計通りに作製するためには、ホトマスク寸法、ウエットエッチング時間を調整する必要がある。00-1結晶面における詳細な断面形状を図20A、図20Bに示す。図20Aは、ウエットエッチング液として、リン酸:過酸化水素水:水=1:2:40を用いた場合の例であり、メサ形状にくびれが見られる。一方、図20Bは、ウエットエッチング液として、リン酸:過酸化水素水:エチレングリコール=25:6:50、あるいは弗酸:過酸化水素水:水=1:2:4を用いた場合の例である。この例では、メサ形状にくびれの無い構造を得ることが出来るため応力等のストレスの影響を受けづらい。従って、図20Aで示したHBTに比べ、さらに信頼性を向上させることが可能である。本例の製造方法によれば、HBT特性の熱的安定性と通電に対する信頼性を両立することの出来るHBTを作製することが出来る。<実施例4>図7に本発明のHBTの例の等価回路図を示す。この例では、複数の単位HBTが並列の接続されたHBT21に静電破壊防止回路22が並列接続された例である。尚、本実施例は本発明の基本的原理を説明するものであり、各構成要素は概略の形状を示している。HBT21を構成する単位HBTは、前述した実施例の例示したHBTを用いて十分である。即ち、単位HBTは、少なくとも半絶縁性GaAs基板上に、n型GaAsサブコレクタ層Si濃度5×1018cm-3、膜厚0.6μm、n型GaAsコレクタ層Si濃度1×1016cm-3、膜厚1.0μm、p型GaAsベース層C濃度4×1019cm-3、膜厚150nm、n型InGaPエミッタ層InPモル比0.5、Si濃度3x1017cm-3、膜厚30nm、n型GaAs層Si濃度3×1017cm-3、膜厚90nm、n型AlGaAsバラスト抵抗層AlAsモル比0.33、Si濃度1×1017cm-3、膜厚120nm、n型GaAsコンタクト層Si濃度1×1019cm-3、膜厚50nm、n型InGaAsコンタクト層InAsモル比0.5、Si濃度1×1019cm-3、膜厚50nmを具備したHBTである。そして、図7のHBT21に例示されるように、単位HBT各々のベース、エミッタ、及びコレクタが互いに接続され、並列接続とされている。又、符号22で示す回路は静電気等過剰な電圧がHBT21印加された場合、HBT21を破壊から防止するための保護回路であり、複数のダイオードを直列接続して成り、且つHBT21のコレクタとエミッタの間に並列に接続して構成される。また、保護回路22はHBT21と同一の半絶縁性GaAs基板上に形成される。保護回路22の平面構造を図8Aに、更に図8AのCC’に沿った断面構造を図8Bに示す。本実施形態においては、ダイオードとしてHBT21のベース/コレクタ間のpn接合を利用したものとなっている。ここで、符号1、2、3、4、5はそれぞれ半絶縁性GaAs基板、n型GaAsサブコレクタ層Si濃度5×1018cm-3、膜厚0.6μm、n型GaAsコレクタ層Si濃度1×1016cm-3、膜厚1.0μm、p型GaAsベース層C濃度4×1019cm-3、膜厚150nm、n型InGaエミッタ層InPモル比0.5、Si濃度3×1017cm-3、膜厚30nmである。又、符合11、12、16、18はそれぞれAuGe膜厚60nm/Ni膜厚10nm/Au膜厚200nmを積層して成るコレクタ電極、Ti膜厚50nm/Pt膜厚50nm/Au膜厚200nmを積層して成るベース電極、各ダイオードを直列接続する配線、HBT21と電気的に接続するための金属パッドである。更に、符号10は各ダイオードを電気的に分離するアイソレーション溝である。本実施形態においてはHBT21と保護回路22をボンデイングワイヤで接続する場合を示しているが、配線16を介して直接電気的に接続しても良い。本実施形態においては、保護回路22を構成するダイオードは1段当たり約1.2Vにて電気的にオン状態になる。従って、例えば、ダイオードを10段直列接続してなる保護回路22を用いた場合、12Vの電圧がHBT21のコレクタ/エミッタ間に印加された時に保護回路22がオン状態となりHBT21を破壊から防止する。上記実施形態では保護回路22を構成するダイオードとしてはHBT21のベース/コレクタ間のpn接合を利用したものを示したが、ベース/エミッタ間のpn接合を用いても良い。図9Aにその場合の保護回路22の平面構造を、更に図9AのDD’に沿った断面構造を図9Bに示す。ここで、符号1、2、3、4、5、6、7、8、9はそれぞれ、半絶縁性GaAs基板、n型GaAsサブコレクタ層Si濃度5×1018cm-3、膜厚0.6μm、n型GaAsコレクタ層Si濃度1×1016cm-3、膜厚1.0μm、p型GaAsベース層C濃度4×1019cm-3、膜厚150nm、n型InGaPエミッタ層InPモル比0.5、Si濃度3×1017cm-3、膜厚30nm、n型GaAs層Si濃度3×1017cm-3、膜厚90nm、n型AlGaAsバラスト抵抗層AlAsモル比0.33、Si濃度1×1017cm-3、膜厚120nm、n型GaAsコンタクト層Si濃度1×1019cm-3、膜厚50nm、n型InGaAsコンタクト層InAsモル比0.5、Si濃度1×1019cm-3、膜厚50nmである。又、符号12、13、16、18はそれぞれTi膜厚50nm/Pt膜厚50nm/Au膜厚200nmを積層して成るベース電極、WSiSiモル比0.3、膜厚0.3μmエミッタ電極、各ダイオードを直列接続する配線、HBT21と電気的に接続するための金属パッドである。更に、符号10は各ダイオードを電気的に分離するアイソレーション溝である。本実施形態においてはHBT21と保護回路22をボンデイングワイヤで接続する場合を示しているが、配線16を介して直接電気的に接続しても良い。本実施形態においては、保護回路22を構成するダイオードは1段当たり約1.2Vにて電気的にオン状態になる。従って、例えば、ダイオードを10段直列接続してなる保護回路22を用いた場合、12Vの電圧がHBT21のコレクタ/エミッタ間に印加された時に保護回路22がオン状態となりHBT21を破壊から防止する。更に、保護回路22の別の実施形態の平面図を図10Aに、図10AにおけるEE’に沿った断面構造を図10Bに示す。ここで、符号1、2、3、4、5、6、7、8、9はそれぞれ、半絶縁性GaAs基板、n型GaAsサブコレクタ層Si濃度5×1018cm-3、膜厚0.6μm、n型GaAsコレクタ層Si濃度1×1016cm-3、膜厚1.0μm、p型GaAsベース層C濃度4×1019cm-3、膜厚150nm、n型InGaPエミッタ層InPモル比0.5、Si濃度3x1017cm-3、膜厚30nm、n型GaAs層Si濃度3×1017cm-3、膜厚90nm、n型AlGaAsバラスト抵抗層AlAsモル比0.33、Si濃度1×1017cm-3、膜厚120nm、n型GaAsコンタクト層Si濃度1×1019cm-3、膜厚50nm、n型InGaAsコンタクト層InAsモル比0.5、Si濃度1×1019cm-3、膜厚50nmである。又、符号12、13、16、18はそれぞれTi膜厚50nm/Pt膜厚50nm/Au膜厚200nmを積層して成るベース電極、WSiSiモル比0.3、膜厚0.3μmエミッタ電極、各ダイオードを直列接続する配線、HBT21と電気的に接続するための金属パッドである。本実施形態においてはHBT21と保護回路22をボンデイングワイヤで接続する場合を示しているが、配線16を介して直接電気的に接続しても良い。<実施例5>本発明の第5の実施例である、電力増幅器を図面を参照して説明する。尚、本実施例は本発明の基本的原理を説明するものであり、各構成要素は概略の形状を示している。図11は、本実施の形態を示す電力増幅器のブロック構成図23である。本例は、2段構成の電力増幅器である。図中、24、25はそれぞれ第1の増幅回路、第2の増幅回路であり、又、符号26a、26b、26cは、それぞれ入力整合回路、段間整合回路、出力整合回路である。増幅される高周波信号は、端子27から本電力増幅器に入力され、上記整合回路26a、26b、26c、増幅回路24、25を介して増幅された後、端子28から出力される。図12、図13は、各々、代表的な電力増幅器モジュールの実装形態を示す断面図及び平面図である。実装基板60に半導体素子51、及び受動素子52が搭載される。符号54は導体層を示し、半導体素子51との電気信号接続を構成する。この例では複数の実装基板60、61、及び62が積層されて用いられている。尚、半導体素子51が前記した電力増幅器である。上記第1の増幅回路24、第2の増幅回路25の回路図をそれぞれ図14、図15に示す。それぞれ、エミッタ面積108μm2の基本HBTを10並列、60並列接続してなるマルチフィンガーHBTから構成されている。ここで、上記基本HBTは少なくとも半絶縁性GaAs基板上に、n型GaAsサブコレクタ層Si濃度5×1018cm-3、膜厚0.6μm、n型GaAsコレクタ層Si濃度1×1016cm-3、膜厚1.0μm、p型GaAsベース層C濃度4×1019cm-3、膜厚150nm、n型InGaPエミッタ層InPモル比0.5、Si濃度3×1017cm-3、膜厚30nm、n型GaAs層Si濃度3×1017cm-3、膜厚90nm、n型AlGaAsバラスト抵抗層AlAsモル比0.33、Si濃度1×1017cm-3、膜厚120nm、n型GaAsコンタクト層Si濃度1×1019cm-3、膜厚50nm、n型InGaAsコンタクト層InAsモル比0.5、Si濃度1×1019cm-3、膜厚50nmを具備したHBTである。そして、図14、15のHBTに例示されるように、単位HBT各々のベース、エミッタ、及びコレクタが互いに接続され、並列接続とされている。又、上記第2の増幅回路25は図16に示す回路図の如き増幅回路であっても良い。即ち、静電気等過剰な電圧がHBT21印加された場合、HBT21を破壊から防止するための保護回路をHBT21のコレクタとエミッタの間に並列に接続して構成される。また、保護回路22はHBT21と同一の半絶縁性GaAs基板上に形成される。<本発明と従来構造との特性比較>本発明におけるInGaPエミッタ層とAlGaAsバラスト抵抗層の間に挿入したGaAs層の信頼性における重要性を定量的に把握するため図18、図19に示す如き断面構造を有するHBTを作製して、その信頼性比較を行った。図18は、例えばWO98/53502号公報、第1表特許文献1に示されたHBTを模擬した構造である。半絶縁性GaAs基板1の上にn型のGaAsサブコレクタ層2、n型のGaAsコレクタ層3、p型のGaAsベース層4、n型InGaPエミッタ層5、n型AlGaAsバラスト抵抗層7、n型GaAsコンタクト層8、n型InGaAsコンタクト層9を順次積層した層構造から成っている。図18の中で11、12、13はそれぞれ、コレクタ電極、ベース電極、エミッタ電極である。図19は比較のために作製したAlGaAsバラスト抵抗層を含まない構造である。半絶縁性GaAs基板1の上にn型のGaAsサブコレクタ層2、n型のGaAsコレクタ層3、p型のGaAsベース層4、n型InGaPエミッタ層5、n型GaAs層20、n型GaAsコンタクト層8、n型InGaAsコンタクト層9を順次積層した層構造から成っている。図2bの中で11、12、13はそれぞれ、コレクタ電極、ベース電極、エミッタ電極である。前記図18、図19で示した如きHBTをコレクタ電流密度40kA/cm2、接合温度210°Cの同一条件にて通電試験を300時間実施した所、InGaPエミッタ層上に直接AlGaAsバラスト抵抗層を有する図18で示したHBTでは試験を施した20個のHBT全てが劣化した。これに対して、図19で示したAlGaAsバラスト抵抗層を含まない比較用HBTにおいては、20個のHBTに対して通電試験を行ったが劣化したHBTは存在しなかった。上記信頼性比較の結果に対して、即ち、InGaPエミッタ層上に直接AlGaAsバラスト抵抗層を有するHBTの素子寿命が短い理由は以下の様に考えられる。AlGaAs層にはDXセンターと呼ばれる深いドナー不純物準位が存在し非発光再結合中心として作用する。p型GaAsベース層からn型InGaPエミッタ層側に逆注入された正孔が拡散によりAlGaAsバラスト抵抗層にまで到達する。そして、ここで、拡散して来た正孔がDXセンターを介して電子と再結合し、この時放出されたエネルギーで格子欠陥が増殖して素子劣化に至ると判断される。