"不揮発性論理回路を駆動する方法であって、以下の工程a~dを具備する:前記不揮発性論理回路を用意する工程aここで、前記不揮発性論理回路は、制御電極、強誘電体膜、半導体膜、および電極群を具備し、前記制御電極、前記強誘電体膜、前記半導体膜、および前記電極群は、この順に積層されており、前記半導体膜は、第1~第4の半導体部分に分割されており、電極群は、電源電極、出力電極、第1~第8の入力電極、および第1~第4の論理設定電極を具備し、X方向、Y方向、およびZ方向が、それぞれ、前記強誘電体膜の長手方向、前記長手方向に直交する方向、および、前記積層方向であり、X方向に沿って、第1~第8の入力電極および第1~第4の論理設定電極は、前記電源電極および前記出力電極の間に挟まれており、Y方向に沿って、前記第1~第4の論理設定電極が配置されており、Y方向に沿って、前記第1~第4の入力電極が配置されており、Y方向に沿って、前記第5~第8の入力電極が配置されており、X方向に沿って、前記第1の入力電極、前記第5の入力電極、および前記第1の論理設定電極が前記第1の半導体部分上に配置されており、X方向に沿って、前記第2の入力電極、前記第6の入力電極、および第2の論理設定電極が前記第2の半導体部分上に配置されており、X方向に沿って、前記第3の入力電極、前記第7の入力電極、および前記第3の論理設定電極が前記第3の半導体部分上に配置されており、X方向に沿って、前記第4の入力電極、前記第8の入力電極、および前記第4の論理設定電極が前記第4の半導体部分上に配置されており、第1絶縁部が、前記第1の半導体部分と前記第2の半導体部分との間に挟まれて、前記第1の半導体部分を前記第2の半導体部分から電気的に絶縁しており、第2絶縁部が、前記第2の半導体部分と前記第3の半導体部分との間に挟まれて、前記第2の半導体部分を前記第3の半導体部分から電気的に絶縁しており、第3絶縁部が、前記第3の半導体部分と前記第4の半導体部分との間に挟まれて、前記第3の半導体部分を前記第4の半導体部分から電気的に絶縁しており、前記不揮発性論理回路における1つの論理を、AND、OR、NAND、NOR、またはXORから設定する工程b、ここで、V1、VA、VB、VC、およびVDは、それぞれ、前記制御電極、および前記第1~第4の論理設定電極に印加される電圧であり、ANDが設定される場合には、以下の不等式Iを満たす電圧が印加され、V1>VA、V1<VB、V1<VC、およびV1<VDIORが設定される場合には、以下の不等式IIを満たす電圧が印加され、V1>VA、V1>VB、V1>VC、およびV1<VDIINANDが設定される場合には、以下の不等式IIIを満たす電圧が印加され、V1<VA、V1>VB、V1>VC、およびV1>VDIIINORが設定される場合には、以下の不等式IVを満たす電圧が印加され、V1<VA、V1<VB、V1<VC、およびV1>VDIVXORが設定される場合には、以下の不等式Vを満たす電圧が印加され、V1<VA、V1>VB、V1>VC、およびV1<VDV第1~第4の状態から選択される1つの状態を前記不揮発論理回路に書き込む工程c、ここで、Va~Vhは、それぞれ、前記第1~第8の入力電極に印加される電圧であり、前記第1の状態が書き込まれる場合には、以下の不等式VIを満たす電圧V1、Va~Vhが印加され、V1>Va、V1>Vb、V1<Vc、V1<Vd、V1>Ve、V1<Vf、V1>Vg、およびV1<VhVI前記第2の状態が書き込まれる場合には、以下の不等式VIIを満たす電圧V1、Va~Vhが印加され、V1<Va、V1<Vb、V1>Vc、V1>Vd、V1>Ve、V1<Vf、V1>Vg、およびV1<VhVII前記第3の状態が書き込まれる場合には、以下の不等式VIIIを満たす電圧V1、Va~Vhが印加され、V1>Va、V1>Vb、V1<Vc、V1<Vd、V1<Ve、V1>Vf、V1<Vg、およびV1>VhVIII前記第4の状態が書き込まれる場合には、以下の不等式IXを満たす電圧V1、Va~Vhが印加され、V1<Va、V1<Vb、V1>Vc、V1>Vd、V1<Ve、V1>Vf、V1<Vg、およびV1>VhIX前記工程bにおいてANDが設定されると、第1の状態は低抵抗状態であり、第2~第4の状態は高抵抗状態であり、前記工程bにおいてORが設定されると、第1~第3の状態は低抵抗状態であり、第4の状態は、高抵抗状態であり、前記工程bにおいてNANDが設定されると、第2~第4の状態は低抵抗状態であり、第1の状態は高抵抗状態であり、前記工程bにおいてNORが設定されると、第4の状態は低抵抗状態であり、第1~第3の状態は高抵抗状態であり、前記工程bにおいてXORが設定されると、第2の状態および第3の状態は低抵抗状態であり、第1の状態および第4の状態は高抵抗状態であり、前記電源電極および前記出力電極との間に電位差を印加することによって生じた電流を測定し、前記電流に基づいて前記不揮発論理回路に書き込まれた状態が前記高抵抗状態または前記低抵抗状態のどちらであるかを決定する工程d。請求項1による方法であって、前記工程cにおいて、前記第1および第2の入力電極のいずれにも、真または偽のどちらかである第1の入力信号が入力され、前記第3および第4の入力電極のいずれにも、前記第1の入力信号の否定が入力され、前記第5および第7の入力電極のいずれにも、真または偽のどちらかである第2の入力信号が入力され、前記第6および第8の入力電極のいずれにも、前記第2の入力信号の否定が入力され、前記高抵抗状態および前記低抵抗状態が、前記第1の入力信号および前記第2の入力信号に基づく前記1つの論理の偽および真に、それぞれ対応する。請求項1による方法であって、以下の工程eを前記工程aと前記工程bとの間にさらに具備する:電圧Vinを前記第1~第4の論理設定電極に印加し、かつ電圧Vresetただし、Vreset>Vinを前記制御電極に印加する工程e。請求項1による方法であって、以下の工程fを前記工程bと前記工程cとの間にさらに具備する:電圧Vinを前記第1~第8の入力電極に印加し、かつ電圧Vresetただし、Vreset>Vinを前記制御電極に印加する工程f。請求項3による方法であって、以下の工程fを前記工程bと前記工程cとの間にさらに具備する:電圧Vinを前記第1~第8の入力電極に印加し、かつ電圧Vresetただし、Vreset>Vinを前記制御電極に印加する工程f。請求項1による方法であって、以下の工程gを前記工程cおよび前記工程dの間にさらに具備する:前記不揮発論理回路の電源を切る工程g。請求項1による方法であって、前記第1~第3絶縁部の各底面には、前記強誘電体膜の内部または上面が露出している。請求項1による方法であって、前記第1~第3絶縁部は、いずれも溝からなる。請求項8による方法であって、前記溝は真空である。請求項8による方法であって、前記溝は空気で満たされている。請求項1による方法であって、前記第1~第3絶縁部は、いずれも絶縁体からなる。請求項11による方法であって、前記絶縁体は酸化シリコンである。以下を具備する不揮発性論理回路:制御電極、強誘電体膜、半導体膜、および電極群、ここで、前記制御電極、前記強誘電体膜、前記半導体膜、および前記電極群は、この順に積層されており、電極群は、電源電極、出力電極、第1~第8の入力電極、および第1~第4の論理設定電極を具備し、X方向、Y方向、およびZ方向が、それぞれ、前記強誘電体膜の長手方向、前記長手方向に直交する方向、および、前記積層方向であり、X方向に沿って、第1~第8の入力電極および第1~第4の論理設定電極は、前記電源電極および前記出力電極の間に挟まれており、Y方向に沿って、前記第1~第4の論理設定電極が配置されており、Y方向に沿って、前記第1~第4の入力電極が配置されており、Y方向に沿って、前記第5~第8の入力電極が配置されており、X方向に沿って、前記第1の入力電極、前記第5の入力電極、および前記第1の論理設定電極が配置されており、X方向に沿って、前記第2の入力電極、前記第6の入力電極、および第2の論理設定電極が配置されており、X方向に沿って、前記第3の入力電極、前記第7の入力電極、および前記第3の論理設定電極が配置されており、X方向に沿って、前記第4の入力電極、前記第8の入力電極、および前記第4の論理設定電極が配置されている。請求項13による不揮発性論理回路であって、前記第1~第3絶縁部の各底面には、前記強誘電体膜の内部または上面が露出している。請求項13による不揮発性論理回路であって、前記第1~第3絶縁部は、いずれも溝からなる。請求項15による不揮発性論理回路であって、前記溝は真空である。請求項15による不揮発性論理回路であって、前記溝は空気で満たされている。請求項13による不揮発性論理回路であって、前記第1~第3絶縁部は、いずれも絶縁体からなる。請求項18による不揮発性論理回路であって、前記絶縁体は酸化シリコンである。本発明の目的は、図10~図14に示される抵抗状態の切り替えを利用した不揮発性論理回路を駆動する新規な方法を提供することにある。本発明の一の態様は、不揮発性論理回路を駆動する方法であって、以下の工程a~dを具備する:前記不揮発性論理回路を用意する工程aここで、前記不揮発性論理回路は、制御電極、強誘電体膜、半導体膜、および電極群を具備し、前記制御電極、前記強誘電体膜、前記半導体膜、および前記電極群は、この順に積層されており、前記半導体膜は、第1~第4の半導体部分に分割されており、電極群は、電源電極、出力電極、第1~第8の入力電極、および第1~第4の論理設定電極を具備し、X方向、Y方向、およびZ方向が、それぞれ、前記強誘電体膜の長手方向、前記長手方向に直交する方向、および、前記積層方向であり、X方向に沿って、第1~第8の入力電極および第1~第4の論理設定電極は、前記電源電極および前記出力電極の間に挟まれており、Y方向に沿って、前記第1~第4の論理設定電極が配置されており、Y方向に沿って、前記第1~第4の入力電極が配置されており、Y方向に沿って、前記第5~第8の入力電極が配置されており、X方向に沿って、前記第1の入力電極、前記第5の入力電極、および前記第1の論理設定電極が前記第1の半導体部分上に配置されており、X方向に沿って、前記第2の入力電極、前記第6の入力電極、および第2の論理設定電極が前記第2の半導体部分上に配置されており、X方向に沿って、前記第3の入力電極、前記第7の入力電極、および前記第3の論理設定電極が前記第3の半導体部分上に配置されており、X方向に沿って、前記第4の入力電極、前記第8の入力電極、および前記第4の論理設定電極が前記第4の半導体部分上に配置されており、第1絶縁部が、前記第1の半導体部分と前記第2の半導体部分との間に挟まれて、前記第1の半導体部分を前記第2の半導体部分から電気的に絶縁しており、第2絶縁部が、前記第2の半導体部分と前記第3の半導体部分との間に挟まれて、前記第2の半導体部分を前記第3の半導体部分から電気的に絶縁しており、第3絶縁部が、前記第3の半導体部分と前記第4の半導体部分との間に挟まれて、前記第3の半導体部分を前記第4の半導体部分から電気的に絶縁しており、前記不揮発性論理回路における1つの論理を、AND、OR、NAND、NOR、またはXORから設定する工程b、ここで、V1、VA、VB、VC、およびVDは、それぞれ、前記制御電極、および前記第1~第4の論理設定電極に印加される電圧であり、ANDが設定される場合には、以下の不等式Iを満たす電圧が印加され、V1>VA、V1<VB、V1<VC、およびV1<VDIORが設定される場合には、以下の不等式IIを満たす電圧が印加され、V1>VA、V1>VB、V1>VC、およびV1<VDIINANDが設定される場合には、以下の不等式IIIを満たす電圧が印加され、V1<VA、V1>VB、V1>VC、およびV1>VDIIINORが設定される場合には、以下の不等式IVを満たす電圧が印加され、V1<VA、V1<VB、V1<VC、およびV1>VDIVXORが設定される場合には、以下の不等式Vを満たす電圧が印加され、V1<VA、V1>VB、V1>VC、およびV1<VDV第1~第4の状態から選択される1つの状態を前記不揮発論理回路に書き込む工程c、ここで、Va~Vhは、それぞれ、前記第1~第8の入力電極に印加される電圧であり、前記第1の状態が書き込まれる場合には、以下の不等式VIを満たす電圧V1、Va~Vhが印加され、V1>Va、V1>Vb、V1<Vc、V1<Vd、V1>Ve、V1<Vf、V1>Vg、およびV1<VhVI前記第2の状態が書き込まれる場合には、以下の不等式VIIを満たす電圧V1、Va~Vhが印加され、V1<Va、V1<Vb、V1>Vc、V1>Vd、V1>Ve、V1<Vf、V1>Vg、およびV1<VhVII前記第3の状態が書き込まれる場合には、以下の不等式VIIIを満たす電圧V1、Va~Vhが印加され、V1>Va、V1>Vb、V1<Vc、V1<Vd、V1<Ve、V1>Vf、V1<Vg、およびV1>VhVIII前記第4の状態が書き込まれる場合には、以下の不等式IXを満たす電圧V1、Va~Vhが印加され、V1<Va、V1<Vb、V1>Vc、V1>Vd、V1<Ve、V1>Vf、V1<Vg、およびV1>VhIX前記工程bにおいてANDが設定されると、第1の状態は低抵抗状態であり、第2~第4の状態は高抵抗状態であり、前記工程bにおいてORが設定されると、第1~第3の状態は低抵抗状態であり、第4の状態は、高抵抗状態であり、前記工程bにおいてNANDが設定されると、第2~第4の状態は低抵抗状態であり、第1の状態は高抵抗状態であり、前記工程bにおいてNORが設定されると、第4の状態は低抵抗状態であり、第1~第3の状態は高抵抗状態であり、前記工程bにおいてXORが設定されると、第2の状態および第3の状態は低抵抗状態であり、第1の状態および第4の状態は高抵抗状態であり、前記電源電極および前記出力電極との間に電位差を印加することによって生じた電流を測定し、前記電流に基づいて前記不揮発論理回路に書き込まれた状態が前記高抵抗状態または前記低抵抗状態のどちらであるかを決定する工程d。また、本発明の他の態様は、以下を具備する不揮発性論理回路:制御電極、強誘電体膜、半導体膜、および電極群、ここで、前記制御電極、前記強誘電体膜、前記半導体膜、および前記電極群は、この順に積層されており、電極群は、電源電極、出力電極、第1~第8の入力電極、および第1~第4の論理設定電極を具備し、X方向、Y方向、およびZ方向が、それぞれ、前記強誘電体膜の長手方向、前記長手方向に直交する方向、および、前記積層方向であり、X方向に沿って、第1~第8の入力電極および第1~第4の論理設定電極は、前記電源電極および前記出力電極の間に挟まれており、Y方向に沿って、前記第1~第4の論理設定電極が配置されており、Y方向に沿って、前記第1~第4の入力電極が配置されており、Y方向に沿って、前記第5~第8の入力電極が配置されており、X方向に沿って、前記第1の入力電極、前記第5の入力電極、および前記第1の論理設定電極が配置されており、X方向に沿って、前記第2の入力電極、前記第6の入力電極、および第2の論理設定電極が配置されており、X方向に沿って、前記第3の入力電極、前記第7の入力電極、および前記第3の論理設定電極が配置されており、X方向に沿って、前記第4の入力電極、前記第8の入力電極、および前記第4の論理設定電極が配置されている。本発明は、論理積AND、論理和OR、否定論理積NAND、否定論理和NOR、または排他的論理和XORのいずれかから選択される1つの論理に切り替えられ得る不揮発性論理回路を駆動する新規な方法を提供する。以下、本発明の実施の形態が、図面を参照しながら、説明される。実施の形態1不揮発性論理回路20の構造図1Aは、実施の形態1による不揮発性論理回路20の上面図を示す。図1Bは、図1AにおけるA-A’の断面図を示す。図1Cは、図1AにおけるB-B’線断面図を示す。図1Bに示されるように、制御電極12、強誘電体膜13、半導体膜14、電極群15~18がこの順に基板11上に積層されている。電極群は、電源電極15、出力電極16、第1~第8の入力電極17a~17h、および第1~第4の論理設定電極18a~18dを具備する。図1Aおよび図1Bに示されるように、X方向、Y方向、およびZ方向が、それぞれ、強誘電体膜13の長手方向、長手方向に直交する方向、および、積層方向である。図1Aに示されるように、半導体膜14は、第1~第4の半導体部分14a~14dに分割される。第1~第4の半導体部分14a~14dは長方形であることが好ましい。第1~第4の半導体部分14a~14dの各長手方向は、X方向に平行である。X方向に沿って、第1~第8の入力電極17a~17hおよび第1~第4の論理設定電極18a~18dは、電源電極15および出力電極16の間に挟まれている。Y方向に沿って、第1~第4の論理設定電極18a~18dが配置されている。Y方向に沿って、第1~第4の入力電極17a~17dが配置されている。Y方向に沿って、第5~第8の入力電極17e~17dが配置されている。第1の入力電極17a、第5の入力電極17e、および第1の論理設定電極18aがX方向に沿って第1半導体部分14a上に配置されている。図1Aでは、X方向に沿って、第5の入力電極17eが第1の論理設定電極18aおよび第1の入力電極17aの間に挟まれている。しかし、第1の入力電極17aまたは第1の論理設定電極18aのどちらかが他の2つの電極の間に挟まれ得る。第2の入力電極17b、第6の入力電極17f、および第2の論理設定電極18bがX方向に沿って第2半導体部分14b上に配置されている。図1Aおよび図1Bでは、X方向に沿って、第6の入力電極17fが第2の論理設定電極18bおよび第2の入力電極17bの間に挟まれている。しかし、第2の入力電極17bまたは第2の論理設定電極18bのどちらかが他の2つの電極の間に挟まれ得る。第3の入力電極17c、第7の入力電極17g、および第3の論理設定電極18cがX方向に沿って第3半導体部分14c上配置されている。図1Aでは、X方向に沿って、第7の入力電極17gが第3の論理設定電極18cおよび第3の入力電極17cの間に挟まれている。しかし、第3の入力電極17cまたは第3の論理設定電極18cのどちらかが他の2つの電極の間に挟まれ得る。第4の入力電極17d、第8の入力電極17h、および第4の論理設定電極18dがX方向に沿って第4半導体部分14d上配置されている。図1Aでは、X方向に沿って、第8の入力電極17hが第4の論理設定電極18dおよび第4の入力電極17dの間に挟まれている。しかし、第4の入力電極17dまたは第4の論理設定電極18dのどちらかが他の2つの電極の間に挟まれ得る。図1Aに示されるように、第1絶縁部4a、第2絶縁部4b、および第3絶縁部4cは、X方向に沿って半導体層14の内部に設けられている。第1絶縁部4aは、第1の半導体部分14aと第2の半導体部分14bとの間に挟まれ、第1の半導体部分14aを第2の半導体部分14bから電気的に絶縁している。すなわち、第1絶縁部4aは、第1の論理設定電極18a、第1の入力電極17a、および第5の入力電極17eからなる3つの電極を、第2の論理設定電極18b、第2の入力電極17b、および第6の入力電極17fからなる3つの電極から電気的に絶縁している。第2絶縁部4bは、第2の半導体部分14bと第3の半導体部分14cとの間に挟まれ、第2の半導体部分14bを第3の半導体部分14cから電気的に絶縁している。すなわち、第2絶縁部4bは、第2の論理設定電極18b、第2の入力電極17b、および第6の入力電極17fからなる3つの電極を、第3の論理設定電極18c、第3の入力電極17c、および第7の入力電極17gからなる3つの電極から電気的に絶縁している。第3絶縁部4cは、第3の半導体部分14cと第4の半導体部分14dとの間に挟まれ、第3の半導体部分14cを第4の半導体部分14dから電気的に絶縁している。すなわち、第3絶縁部4cは、第3の論理設定電極18c、第3の入力電極17c、および第7の入力電極17gからなる3つの電極を、第4の論理設定電極18d、第4の入力電極17d、および第8の入力電極17hからなる3つの電極から絶縁している。図1Bに示されるように、第1~第3絶縁部4a~4cの各底面では、強誘電体膜13の上面が露出している。第1~第3絶縁部4a~4cはさらに深くてもよい。すなわち、第1~第3絶縁部4a~4cの各底面では、強誘電体層13の内部または底面が露出し得る。第1絶縁部4aの例は、溝または絶縁体である。当該溝は、真空であり得る。当該溝は、空気のような気体が満たされ得る。絶縁体の例は、酸化シリコンである。第2絶縁部4bおよび第3絶縁部4cの例も、第1絶縁部4aと同様に、溝または絶縁体である。不揮発性論理回路20においては、強誘電体膜13における分極の向きに応じて半導体膜14を流れる電流が制御される。つまり、強誘電体膜13の分極がZ方向に一致している場合では、半導体膜14中に誘起された電子が半導体膜14を低抵抗にすることをもたらす。逆に、当該分極が-Z方向に一致する場合には、半導体膜14中からの電子の退去が、半導体膜14を高抵抗にすることをもたらす。入力電極17a~17hと制御電極12との間、および論理設定電極18a~18dと制御電極12との間に電圧が印加され、半導体膜14の抵抗値を制御する。これにより、電源電極15と出力電極16との間の抵抗値を変化させることができる。当該抵抗値の変化によって、不揮発性論理回路20が論理演算を実行できる。当該論理演算が以下、説明される。不揮発性論理回路20を用いた論理演算次いで、図4~図7を参照しながら、不揮発性論理回路20による論理演算が説明される。不揮発性論理回路20は、2入力1出力の論理演算を実行する。2つの入力信号は第1入力信号および第2入力信号から構成される。当該論理演算は、論理設定電極18a~18dによる論理設定および入力電極17a~17hへの入力書き込みに大別される。まず、不揮発性論理回路20は、論理設定電極18a~18dにより、論理積AND、論理和OR、否定論理積NAND、否定論理和NOR、および排他的論理和XORからなる群から選択される1つの論理を有するように設定される。いうまでもないが、2以上の論理が同時に不揮発性論理回路20に設定されることはない。次に、入力電極17a~17hを介して、不揮発性論理回路20に第1入力信号および第2入力信号が入力される。論理設定入力書き込みの前に、不揮発性論理回路20は論理積AND、論理和OR、否定論理積NAND、否定論理和NOR、および排他的論理和XORから選択される1つの論理を有するように設定される。論理設定の手順が以下、説明される。好ましくは、論理設定の前に第1リセット動作が行なわれる。第1リセット動作では、電圧Vinが論理設定電極18a~18dに印加され、かつVin<Vresetの不等式を充足する電圧Vresetが制御電極12に印加される。より具体的には、論理設定電極18a~18dに0Vが印加されながら、制御電極12に10Vが印加されることが好ましい。このようにして、強誘電体膜13中の全ての分極が上向きに設定される。論理設定時には、制御電極12にはV1が、第1の論理設定電極18aにはVAが、第2の論理設定電極18bにはVBが、第3の論理設定電極18cにはVCが、第4の論理設定電極18dにはVDが、それぞれ印加される。この電圧印加は、論理設定電極18a~18dの下に位置している部分の強誘電体膜13の各分極を上向きまたは下向きにすることをもたらす。このことは、各論理設定電極18a~18dの下に位置している部分の各半導体膜14が高抵抗状態または低抵抗状態のどちらかを有することをもたらす。このようにして、不揮発性論理回路20が論理積AND、論理和OR、否定論理積NAND、否定論理和NOR、排他的論理和XORから選択される1つの論理を有するように設定される。ANDが設定される場合には、以下の不等式Iを満たす電圧が印加される。V1>VA、V1<VB、V1<VC、およびV1<VDIより具体的には、V1が0Vに保持されながら、-10VのVA、10VのVB、10VのVC、および10VのVDが印加される。ORが設定される場合には、以下の不等式IIを満たす電圧が印加される。V1>VA、V1>VB、V1>VC、およびV1<VDIIより具体的には、V1が0Vに保持されながら、-10VのVA、-10VのVB、-10VのVC、および10VのVDが印加される。NANDが設定される場合には、以下の不等式IIIを満たす電圧が印加される。V1<VA、V1>VB、V1>VC、およびV1>VDIIIより具体的には、V1が0Vに保持されながら、10VのVA、-10VのVB、-10VのVC、および-10VのVDが印加される。NORが設定される場合には、以下の不等式IVを満たす電圧が印加される。V1<VA、V1<VB、V1<VC、およびV1>VDIVより具体的には、V1が0Vに保持されながら、10VのVA、10VのVB、10VのVC、および-10VのVDが印加される。XORが設定される場合には、以下の不等式Vを満たす電圧が印加される。V1<VA、V1>VB、V1>VC、およびV1<VDVより具体的には、V1が0Vに保持されながら、10VのVA、-10VのVB、-10VのVC、および10VのVDが印加される。図4は論理設定時の論理設定電極18a~18dの状態を要約している。図5は論理設定時の具体的な電位を示す。図4におけるONおよびOFFは、それぞれ、-10Vおよび10Vに対応する。制御電極12の電位は常に一定に維持される。0Vに維持されることが好ましい。入力書き込み入力書き込みの手順が以下、説明される。入力書き込みにおいては、第1~第4の状態から選択される1つの状態が不揮発論理回路20に書き込まれる。言うまでもないが、2以上の状態が同時に不揮発論理回路20に書き込まれることはない。好ましくは、入力書き込みの前に第2リセット動作が行なわれる。第2リセット動作では、電圧Vinが入力電極17a~17hに印加され、かつVin<Vresetの関係を満たす電圧Vresetが制御電極12に印加される。より具体的には、入力電極17a~17hに0Vが印加されながら、制御電極12に10Vが印加されることが好ましい。このようにして、強誘電体膜13の全ての分極が上向きに設定される。図2に示されるように、第1入力信号が、第1の入力電極17aおよび第2の入力電極17bに入力される。第1入力信号の否定が、第3の入力電極17cおよび第4の入力電極17dに入力される。第2入力信号が、第5の入力電極17eおよび第7の入力電極17gに入力される。第2入力信号の否定が、第6の入力電極17fおよび第8の入力電極17hに入力される。図3に示される真理値表に基づいて、論理演算の実行結果が出力される。入力書き込みにおいては、制御電極12にはV1が、第1の入力電極17aにはVaが、第2の入力電極17bにはVbが、第3の入力電極17cにはVcが、第4の入力電極17dにはVdが、第5の入力電極17eにはVeが、第6の入力電極17fにはVfが、第7の入力電極17gにはVgが、第8の入力電極17hにはVhが、それぞれ印加される。第1入力信号が、第1の入力電極17aおよび第2の入力電極17bに入力されるので、Va=Vbの等式が充足されることが好ましい。同様の理由により、好ましくはVc=Vd、Ve=Vg、およびVf=Vhである。この電圧印加は、各入力電極17a~17hの下に位置している部分の強誘電体膜13の分極を上向きまたは下向きにすることをもたらす。このことは、入力電極17a~17hの下に位置している各半導体膜14の部分が高抵抗状態または低抵抗状態のどちらかを有することをもたらす。このようにして、第1~第4の状態から選択される1つの状態が、不揮発性論理回路20に書き込まれる。第1の状態が書き込まれる場合には、以下の不等式VIを満たす電圧V1、Va~Vhが印加される。V1>Va、V1>Vb、V1<Vc、V1<Vd、V1>Ve、V1<Vf、V1>Vg、およびV1<VhVIより具体的には、V1が0Vに保持されながら、-10VのVa、-10VのVb、10VのVc、10VのVd、-10VのVe、10VのVf、-10VのVg、および10VのVhが印加される。-10Vおよび10Vが、それぞれ真1および偽0に対応する場合、第1の状態では、第1~第8の入力電極17a~17hに、真1、真1、偽0、偽0、真1、偽0、真1、および偽0がそれぞれ入力される。第2の状態が書き込まれる場合には、以下の不等式VIIを満たす電圧V1、Va~Vhが印加される。V1<Va、V1<Vb、V1>Vc、V1>Vd、V1>Ve、V1<Vf、V1>Vg、およびV1<VhVIIより具体的には、V1が0Vに保持されながら、10VのVa、10VのVb、-10VのVc、-10VのVd、-10VのVe、10VのVf、-10VのVg、および10VのVhが印加される。すなわち、第2の状態では、第1~第8の入力電極17a~17hには、偽0、偽0、真1、真1、真1、偽0、真1、および偽0がそれぞれ入力される。第3の状態が書き込まれる場合には、以下の不等式VIIIを満たす電圧V1、Va~Vhが印加される。V1>Va、V1>Vb、V1<Vc、V1<Vd、V1<Ve、V1>Vf、V1<Vg、およびV1>VhVIIIより具体的には、V1が0Vに保持されながら、-10VのVa、-10VのVb、10VのVc、10VのVd、10VのVe、-10VのVf、10VのVg、および-10VのVhが印加される。すなわち、第3の状態では、第1~第8の入力電極17a~17hには、真1、真1、偽0、偽0、偽0、真1、偽0、および真1がそれぞれ入力される。第4の状態が書き込まれる場合には、以下の不等式IXを満たす電圧V1、Va~Vhが印加される。V1<Va、V1<Vb、V1>Vc、V1>Vd、V1<Ve、V1>Vf、V1<Vg、およびV1>VhIXより具体的には、V1が0Vに保持されながら、10VのVa、10VのVb、-10VのVc、-10VのVd、10VのVe、-10VのVf、10VのVg、および-10VのVhが印加される。すなわち、第4の状態では、第1~第8の入力電極17a~17hには、偽0、偽0、真1、真1、偽0、真1、偽0、および真1がそれぞれ入力される。図6は入力書き込み時の入力電極17a~17hの電位を要約している。図3に示される第1および第2の入力信号における1および0は、それぞれ図6に示される入力電圧の-10Vおよび10Vに対応する。制御電極12の電位は常に一定に維持される。0Vに維持されることが好ましい。図7A~図7Dは、それぞれ、第1~第4の状態に対応する。図8は、-10Vおよび10Vが論理設定電極18a~18d、および入力電極17a~17hに印加されたときの強誘電体膜13の分極状態および半導体膜14の状態を示す。-10Vが印加された入力電極33の下に位置する半導体31は、強誘電体13の分極30aによって生じる電子の蓄積のため、低い抵抗を有する。10Vが印加された入力電極34の下に位置する半導体32は、強誘電体13の分極30bによって生じる電子の退去のため、高い抵抗を有する。入力書込みの後、不揮発性論理回路の電源が切られ得る。読み出し不揮発性論理回路20からの読み出しが以下、説明される。電源電極15と出力電極16との間に電位差が印加され、半導体膜14を流れる電流を測定する。当該電流の測定時には、制御電極12、論理設定電極18a~18d、および入力電極17a~17hに0Vが印加されることが好ましい。電源電極15と出力電極16との間に印加する電位差は、論理演算時に制御電極12と論理設定電極18a~18dとの間、および制御電極12と入力電極17a~17hに印加される電位差の1/5以下であることが好ましい。電源電極15と出力電極16との間の電位差の一例は0.1Vである。当該電流に応じて抵抗値が決定される。すなわち、測定された電流の大きさに基づいて、不揮発性論理回路20の状態が高抵抗状態または低抵抗状態のどちらであるかが決定される。論理積ANDが不揮発性論理回路20に設定されている場合、第一の状態は、低抵抗状態である。第二の状態、第三の状態、および第四の状態は、高抵抗状態である。論理和ORが不揮発性論理回路20に設定されている場合、第一の状態、第二の状態、および第三の状態は、低抵抗状態である。第四の状態は、高抵抗状態である。否定論理積NANDが不揮発性論理回路20に設定されている場合、第二の状態、第三の状態、および第四の状態は、低抵抗状態である。第一の状態は、高抵抗状態である。否定論理和NORが不揮発性論理回路20に設定されている場合、第四の状態は、低抵抗状態である。第一の状態、第二の状態、および第三の状態は、高抵抗状態である。排他的論理和XORが不揮発性論理回路20に設定されている場合、第二の状態および第三の状態は、低抵抗状態である。第一の状態および第四の状態は、高抵抗状態である。高抵抗状態および低抵抗状態は、第1の入力信号および第2の入力信号に基づく論理の偽および真にそれぞれ対応する。このようにして、不揮発性論理回路20は不揮発性論理積AND、不揮発性論理和OR、不揮発性否定論理積NAND、不揮発性否定論理和NOR、不揮発性排他的論理和XORからなる群から選択される1つの論理を有する回路として機能する。実施例以下に記述される実施例は、本発明をより詳細に説明する。実施例11シリコン酸化膜によって被覆された表面を有するシリコン基板11上に、電子銃蒸着法を用いて5nmの厚みを有するチタン膜および30nmの厚みを有する白金膜がこの順で形成された。さらにパルスレーザーデポジション法によって10nmの厚みを有するSrRuO3以下、SRO膜が形成された。このようにして、制御電極12がシリコン基板11上に形成された。2パルスレーザーデポジション法を用いて700°Cに基板が加熱され、450nmの厚みを有するPbZr,TiO3から構成される強誘電体膜13が形成された。3基板の温度が400°Cになるように設定され、30nmの厚みを有するZnOからなる半導体膜14が形成された。4半導体膜14上にフォトリソグラフィによってレジストのパターンが形成された。その後、レジストによって被覆されていない部分の半導体膜14が、硝酸を用いるエッチングにより除去された。5その後、半導体膜14上にレジストがフォトリソグラフィによってもう一度パターニングされた。その上に、5nmの厚みを有するTi膜および30nmの厚みを有するPt膜が電子銃蒸着法により形成された。レジストが除去され、電源電極15、出力電極16、論理設定電極18a~18d、および入力電極17a~17hを形成した。得られた不揮発性論理回路20は、100マイクロメータ四方の論理設定電極18a~18d、100マイクロメータ四方の入力電極17a~17h、および10マイクロメートルの電極間隔を有していた。不揮発性論理回路20に、図6および図7に基づいて第一の状態~第四の状態から選択される1つの状態が書き込まれた。その後、電源電極15と出力電極16との間に0.1Vの電位差が印加され、電源電極15および出力電極16の間に流れる電流を基に、不揮発性論理回路20の抵抗値を算出した。図9は、第1~第4の状態において算出された抵抗値を示す。0および1は得られた抵抗値の最大値および最小値をそれぞれ意味する。図9から理解されるように、論理積ANDが設定されている場合、第一の状態は、1であった。第二の状態、第三の状態、および第四の状態は、0であった。論理和ORが設定されている場合、第一の状態、第二の状態、および第三の状態は、1であった。第四の状態は、0であった。否定論理積NANDが設定されている場合、第二の状態、第三の状態、および第四の状態は、1であった。第一の状態は、0であった。否定論理和NORが設定されている場合、第四の状態は、1であった。第一の状態、第二の状態、および第三の状態は、0であった。排他的論理和XORが設定されている場合、第二の状態、および第三の状態は、1であった。第一の状態、および第四の状態は、0であった。"