エンコーダ信号のA相パルスとB相パルスからクロック同期のA相パルスとクロック同期のB相パルスを生成する回路と、前記クロック同期のA相パルスとB相パルスそれぞれの立ち上がりエッジ信号及び立ち下がりエッジ信号を作成し、前記立ち上がりエッジ信号及び立ち下がりエッジ信号から4逓倍パルスを生成する4逓倍パルス生成回路と、前記クロック同期のA相パルスとB相パルスが交互に入力されているか否かに基づきエンコーダの停止時期を示す信号を作成する交互チェック回路を有し、前記エンコーダの停止時期以外に前記4逓倍パルスからノイズ除去済み4逓倍パルス信号を発生する回路と、前記ノイズ除去済み4逓倍パルス信号を分周して撮像手段への水平同期信号として供給する水平同期信号生成回路と、前記クロック同期のA相パルスとB相パルスの位相のずれを検出して、前記エンコーダの停止時期以外に、前記クロック同期のA相パルスの位相がB相パルスよりも進んでいる第1の場合と前記クロック同期のA相パルスの位相がB相パルスよりも遅れている第2の場合を区別する信号を作成する方向弁別回路と、前記第1の場合にはアップカウントし、前記第2の場合にはダウンカウントするアップダウンカウンタを有し、前記方向弁別回路と、前記アップダウンカウンタの出力信号に基づいて撮像開始を示す信号を生成する撮像開始信号生成回路と、を有することを特徴とするエンコーダ信号処理回路。前記交互チェック回路が、前記クロック同期のA相パルス、およびクロック同期のB相パルスを入力するとともに、前記4逓倍パルス生成回路が作成した前記クロック同期のA相パルス、およびクロック同期のB相パルスの、それぞれの立ち上がりエッジ信号及び立ち下がりエッジ信号を入力して演算することで、前記エンコーダの停止時期を示す信号を作成することを特徴とする請求項1に記載のエンコーダ信号処理回路。しかしながら、特許文献1のようにクロック同期で検出を行う方式では、図1aに示すタイミングで発生したノイズを排除することはできるが、図1bに示すようなシステムクロックのエッジ出力タイミングに合わせてグリッチが発生すると、誤検出になることが避けられないという問題がある。また、機械的微振動等のノイズの影響は、エンコーダが停止している時に顕著である。例えば、図2はエンコーダが正転している状態から停止し、逆転を始めるときのエンコーダ信号のA相パルス、B相パルスの振舞いを示したものである。パルス信号の立ち下がり、または、立ち上がりのエッジ部近傍でエンコーダが停止した状態では、エンコーダに微小振動が加わって、エンコーダが僅かに回転するだけで、パルスは立ち上がりと立ち下がりを繰り返して不定期なパルスが生成される。図2では、停止中にB相パルスが立ち上がったり立ち下がったりして不定期パルスを生成し、この不定期パルスからも4逓倍パルスが生成されている場合を示した。この4逓倍パルスがパルスカウント回路に入力されると誤カウントが発生し、エンコーダが停止する度にカウント値のずれが蓄積される原因にもなる。その結果、例えば、図3に示すような外観検査装置においては、次のような問題が発生する。図3は、エンコーダ31の信号をエンコーダ信号処理回路32によって処理して撮像対象物33の動きと撮像手段34の同期を取るような外観検査装置の概略を示したものである。撮像手段34の撮像範囲35は撮像対象物33よりも狭いので、撮像対象物33を全面撮像するためには、図示しないX方向の搬送手段にて撮像対象物33、または、撮像手段34を移動させながら撮像対象物33の一部を撮像してから、図示しないY方向の搬送手段にて撮像対象物33、または、撮像手段34を移動し、再びX方向の搬送手段を用いて撮像対象物33の一部を撮像するという一連の動作を複数回繰り返す必要がある。そのため、エンコーダ信号処理回路32は、エンコーダ31の信号を入力し、それを処理し、撮像手段34に同期信号や撮像開始信号を出力する役割を果たさなければならない。しかし前述した理由から、撮像対象物33、または、撮像手段34をX方向に往復させる度にカウント値のずれが蓄積し、次第に適切なタイミングで撮像を開始できなくなり、検査領域の一部を撮像し損ねたり、撮像する必要の無い非検査領域を必要以上に撮像してしまったりする問題があった。上記の課題を解決するための手段として、本発明は、エンコーダ信号のA相パルスとB相パルスからクロック同期のA相パルスとクロック同期のB相パルスを生成する回路と、前記クロック同期のA相パルスとB相パルスそれぞれの立ち上がりエッジ信号及び立ち下がりエッジ信号を作成し、前記立ち上がりエッジ信号及び立ち下がりエッジ信号から4逓倍パルスを生成する4逓倍パルス生成回路と、前記クロック同期のA相パルスとB相パルスが交互に入力されているか否かに基づきエンコーダの停止時期を示す信号を作成する交互チェック回路を有し、前記エンコーダの停止時期以外に前記4逓倍パルスからノイズ除去済み4逓倍パルス信号を発生する回路と、前記ノイズ除去済み4逓倍パルス信号を分周して撮像手段への水平同期信号として供給する水平同期信号生成回路と、前記クロック同期のA相パルスとB相パルスの位相のずれを検出して、前記エンコーダの停止時期以外に、前記クロック同期のA相パルスの位相がB相パルスよりも進んでいる第1の場合と前記クロック同期のA相パルスの位相がB相パルスよりも遅れている第2の場合を区別する信号を作成する方向弁別回路と、前記第1の場合にはアップカウントし、前記第2の場合にはダウンカウントするアップダウンカウンタを有し、前記方向弁別回路と、前記アップダウンカウンタの出力信号に基づいて撮像開始を示す信号を生成する撮像開始信号生成回路と、を有することを特徴とするエンコーダ信号処理回路である。また、本発明は、上記のエンコーダ信号処理回路において、前記交互チェック回路が、前記クロック同期のA相パルス、およびクロック同期のB相パルスを入力するとともに、前記4逓倍パルス生成回路が作成した前記クロック同期のA相パルス、およびクロック同期のB相パルスの、それぞれの立ち上がりエッジ信号及び立ち下がりエッジ信号を入力して演算することで、前記エンコーダの停止時期を示す信号を作成することを特徴とするエンコーダ信号処理回路である。本発明によれば、交互チェック回路がエンコーダの停止時期を示す交互チェック信号を生成することで、ロータリエンコーダやリニアエンコーダが停止している時に、機械的微振動等のノイズによって4逓倍パルス信号にノイズ信号が混入してもノイズパルスを除去したノイズ除去済み4逓倍パルス信号を作成することができ、誤カウントせず、また、カウント値のずれの蓄積が防止されたエンコーダ信号処理回路が得られる効果がある。以下、本発明に係るエンコーダ信号処理回路を、図面を用いて説明する。図4は、本発明に係るエンコーダ信号処理回路の実施の形態を示す構成図であり、図5は、図4における4逓倍パルス生成回路および方向弁別回路のブロック構成図であり、図6は、図5の回路で整形される信号を説明するタイミングチャート、および、グラフである。図4に示したようなエンコーダ信号処理回路において、エンコーダ信号のA相パルスとB相パルスはシステムクロックとは非同期であるため、フリップフロップのセットアップタイム、および、ホールドタイムを保証できないタイミングで入力されてしまう場合が必ず存在する。そこで、そのようなフリップフロップの出力が安定しない所謂メタステーブル現象の発生を防ぐために、ダブルラッチ41、42を用いて、エンコーダ信号のA相パルスとB相パルスを、システムクロックに同期したクロック同期A相パルス、クロック同期B相パルスに変換する。これにより、図1aのようなノイズも除去することができる。このクロック同期A相パルス、クロック同期B相パルスは、4逓倍パルス生成回路および方向弁別回路50に入力される。図5のように、エンコーダ信号処理回路の4逓倍パルス生成回路および方向弁別回路50を、4逓倍パルス生成回路51と、交互チェック回路52とAND回路53と方向弁別回路54で構成する。図5で、4逓倍パルス生成回路51は、クロック同期A相パルスの立ち上がりエッジ、および、立ち下がりエッジと、クロック同期B相パルスの立ち上がりエッジ、および、立ち下がりエッジを検出して4逓倍のパルスを生成する。また、交互チェック回路52は、クロック同期A相パルス、クロック同期B相パルスを入力し、それから、エンコーダ31の回転の有無を判定してエンコーダの停止時期を示す交互チェック信号を生成する。そして、AND回路53が、その交互チェック信号と、4逓倍パルス生成回路51が出力した4逓倍のパルス信号のANDを取ることで、ノイズ除去済み4逓倍パルス信号を生成する。また、方向弁別回路54は、クロック同期A相パルスとクロック同期B相パルスの位相を検出して、A相パルスの位相がB相パルスよりも進んでいる場合と、A相パルスの位相がB相パルスよりも遅れていると場合とを区別するエンコーダの移動方向信号を出力する。すなわち、方向弁別回路54の出力するエンコーダの移動方向信号は、例えば図3のような外観検査装置の場合であれば、進行方向がX方向ならハイ、-X方向ならローとなる信号であり、ロータリエンコーダの場合であれば、回転方向が時計回りであればハイ、反時計回りであればローとなる信号である。図4のように、4逓倍パルス生成回路および方向弁別回路50の出力の1つであるノイズ除去済み4逓倍パルス信号は、水平同期信号生成回路60に入力される。水平同期信号生成回路60では、図示しないデータバスを介してレジスタに設定された分周値で4逓倍パルスを分周して分周パルス信号として出力する。分周パルス信号は、グリッチを除去するためのシングルラッチ91を通されて水平同期信号となる。水平同期信号生成回路60とシングルラッチ91を合わせて完成した水平同期信号生成回路になる。その出力の水平同期信号は図3の撮像手段34に入力され、撮像手段34は水平同期信号に基づいて撮像を行う。一方、4逓倍パルス生成回路および方向弁別回路50のもう1つの出力であるエンコーダの移動方向信号は、水平同期信号生成回路60の出力である分周パルスととともに、アップダウンカウンタ70に入力される。ここでは、エンコーダの移動方向信号電圧がハイであるかローであるかに応じて、分周パルスの立ち上がりエッジでカウント値をアップ、または、ダウンする。アップダウンカウンタ70の出力であるカウント値は、システムリセットが有効になった場合、または、カウントリセット信号が有効になった場合にゼロクリアされる。カウントリセットは、例えば、データバスを介してレジスタに値を設定することによって実現される。そして、アップダウンカウンタ70の出力であるカウント値は、撮像開始信号生成回路80に入力される。撮像開始信号生成回路80では、図示しないデータバスを介してレジスタに設定された撮像開始カウント値との比較を行い、両者の値が一致したタイミングで第1の撮像開始信号を出力し、グリッチを除去するためのシングルラッチ92を通して第2の撮像開始信号を生成する。ここで、カウント値の比較だけでは、エンコーダの方向に関わりなく撮像開始信号が有効になってしまうため、方向弁別回路54の出力のエンコーダの移動方向信号と第1の撮像開始信号をAND回路に入力して、そのAND回路の出力信号をシングルラッチ92を通して第2の撮像開始信号を生成するようにしている。撮像開始信号生成回路80とシングルラッチ92を合わせて完成した撮像開始信号生成回路になる。その撮像開始信号生成回路が第2の撮像開始信号を撮像開始の信号として出力する。これにより、例えば、図3で撮像対象物33がX方向に進んでいる状態で、かつ、カウント値が指定のカウント値になったタイミングで撮像手段34に第2の撮像開始信号を入力することができ、撮像対象物33が-X方向に進んでいる状態においては、カウント値が指定カウント値になっても撮像開始信号が入力されるのを防ぐことができる。以上のようにして、撮像手段34には、撮像のために必要な信号である水平同期信号と、第2の撮像開始信号が入力される。ここで、交互チェック回路52が、A相パルスとB相パルスが交互に入力されているか否かをチェックしエンコーダの停止時期を示す交互チェック信号を出力する。その交互チェック信号を利用することで、以下の様にして、エンコーダ停止時の機械的微振動等によるノイズによって、誤カウントをおこしたり、カウント値のずれが蓄積してしまったりする問題を防ぐことができる。すなわち、AND回路53が、この交互チェック信号と、4逓倍パルス生成回路51の出力とのANDを取った信号をノイズ除去済み4逓倍パルス信号として出力することで、ノイズを除去する。また、方向弁別回路54が、交互チェック信号を参照して交互チェック信号が示すエンコーダ停止時期以外の時期に、クロック同期A相パルス及びクロック同期B相パルスからエンコーダーが正転しているか逆転しているかの方向を弁別して、エンコーダの移動方向信号を出力する。なお、変形例として、方向弁別回路54から、エンコーダの移動方向信号とともに、エンコーダ停止時期を示す信号を出力しても良い。交互チェック回路の動作以下、図5及び図6を用いて、この交互チェック回路52による4逓倍パルス信号のノイズ除去動作を説明する。図5は、4逓倍パルス生成回路および方向弁別回路50の構成を示すブロック図であり、図6は、本実施形態の信号のタイミングチャートを示す。また、図5では、4逓倍パルス生成回路51と交互チェック回路52の回路構成の詳細を示す。図5のように、先ず、ダブルラッチ41及び42でシステムクロックに同期された、クロック同期A相パルス及びクロック同期B相パルスが逓倍パルス生成回路および方向弁別回路50に入力され、そのパルスが4逓倍パルス生成回路51に入力される。4逓倍パルス生成回路51では、エッジ生成回路51aにより、クロック同期A相パルスの立ち上りエッジ信号と立ち下がりエッジ信号が生成され、エッジ生成回路51bにより、クロック同期B相パルスの立ち上りエッジ信号と立ち下がりエッジ信号が生成される。次に、論理和回路51cにより、クロック同期A相パルスの立ち上りエッジ信号と立ち下がりエッジ信号、及び、クロック同期B相パルスの立ち上りエッジ信号と立ち下がりエッジ信号との、全信号のORを取った信号が生成され、4逓倍パルスとして出力される。図6のように、この4逓倍パルスは、図2と同様に、停止状態において、ノイズのパルスが混入した信号となり、エンコーダの機械的微振動等の影響を除去できない。すなわち、エンコーダの停止状態において、実際にはエンコーダは完全に停止することはなく、常にノイズの影響を受けて微小運動する。したがって、図6に示したように、B相パルスはエンコーダの微小運動に伴って立ち上がりと立ち下がりを繰り返す状態となる。このとき、停止状態においても、4逓倍パルスにはノイズのパルスが混入され、これが誤カウントや、カウントずれの蓄積の原因となる。本実施形態では、4逓倍パルス生成回路51のエッジ生成回路51a及び51bが作成した、クロック同期A相パルスの立ち上りエッジ信号と、立ち下がりエッジ信号、及び、クロック同期B相パルスの立ち上りエッジ信号と、立ち下がりエッジ信号とを、交互チェック回路52に入力させる。交互チェック回路52には、更に、ダブルラッチ41及び42から、クロック同期A相パルス及びクロック同期B相パルスを入力させる。交互チェック回路52においては、ダブルラッチ41から受信したクロック同期A相パルスを、クロックイネーブル端子付きのDフリップフロップ52aと52bの信号入力端子に入力させる。また、ダブルラッチ42から受信したクロック同期B相パルスを、クロックイネーブル端子付きのDフリップフロップ52cと52dの信号入力端子に入力させる。そして、交互チェック回路52は、4逓倍パルス生成回路51から受信したクロック同期B相パルスの立ち上りエッジ信号をDフリップフロップ52aのクロックイネーブル端子に入力し、クロック同期B相パルスの立ち下りエッジ信号をDフリップフロップ52bのクロックイネーブル端子に入力する。また、クロック同期A相パルスの立ち上りエッジ信号をDフリップフロップ52cのクロックイネーブル端子に入力し、クロック同期A相パルスの立ち下りエッジ信号をDフリップフロップ52dのクロックイネーブル端子に入力する。次に、Dフリップフロップ52aと52bの出力信号を排他的論理和回路52eに入力し、Dフリップフロップ52cと52dの出力信号を排他的論理和回路52fに入力する。更に、排他的論理和回路52eと52fの出力信号をAND回路52gに入力する。すなわち、AND回路52gが、クロック同期A相パルスの立ち上り時と立ち下がり時それぞれにおけるクロック同期B相パルスの状態の排他出力と、クロック同期B相パルスの立ち上り時と立ち下がり時それぞれにおける排他出力とのANDを取る回路を構成している。この回路構成により、AND回路52gの出力の交互チェック信号は、図6のように、クロック同期A相パルスとクロック同期B相パルスが交互に入力されている場合には真ハイになり、そうでない場合は偽ローとなる。すなわち、交互チェック信号がエンコーダの停止時期をロー信号により示す。この交互チェック回路52のAND回路52gの交互チェック信号と、4逓倍パルス生成回路51の論理和回路51cの出力信号とを、AND回路53でANDを取って、ノイズ除去済み4逓倍パルス信号を作成し、4逓倍パルス生成回路および方向弁別回路50の出力端子から出力し、図4の回路の次段の水平同期信号生成回路60に出力する。このノイズ除去済み4逓倍パルス信号は、図6のように、停止状態において、ノイズのパルスが混入しない信号になる。すなわち、エンコーダの停止中にエンコーダの機械的微振動によりB相パルスが不定期なパルスを生成し、それにより4逓倍パルス信号にノイズパルスが混入しているが、エンコーダの停止中に交互チェック回路からの出力の交互チェック信号がローになるので、AND回路53がその交互チェック信号と4逓倍パルス信号とのANDを取ることで、ノイズパルスが除去されたノイズ除去済み4逓倍パルス信号を作成することができる。従って、エンコーダが停止している時の機械的微振動等のノイズにより、A相パルス、または、B相パルスのレベルが発振し、それによって4逓倍パルスが無秩序に生成されたノイズが発生しても、交互チェック回路52とAND回路53とがそのノイズパルスを除去されたノイズ除去済み4逓倍パルス信号を作成することができる。それにより、図4の後段の、回路ブロックにノイズが除去された信号を供給することができ、誤カウントや、カウントずれの蓄積を防ぐことができる、信頼性の高いエンコーダ信号処理回路を実現することができる効果がある。以上のように、本発明によれば、誤カウントせず、また、カウント値のずれの蓄積を防止する信頼性の高いエンコーダ信号処理回路を実現することができる。