揮発性キャッシュメモリーと、前記揮発性キャッシュメモリーと同容量の不揮発性キャッシュメモリーと、前記揮発性キャッシュメモリーと前記不揮発性キャッシュメモリーとに対して同じラインを指定するアドレスデコーダと、前記揮発性キャッシュメモリーから入力されるデータを記憶し、記憶したデータを前記揮発性キャッシュメモリーへ出力する退避領域とを有することを特徴とするキャッシュシステム。前記不揮発性キャッシュメモリーに記憶されたデータに対する要求を受けると、前記アドレスデコーダにて指定される前記不揮発性キャッシュメモリーに記憶されたラインと同じ前記揮発性キャッシュメモリーのライン上に前記不揮発性キャッシュメモリーに記憶されたデータを記憶するよう制御する制御部をさらに有することを特徴とする請求項1に記載のキャッシュシステム。前記制御部は、前記不揮発性キャッシュメモリーに記憶されたデータを前記揮発性キャッシュメモリーに記憶させるときに、前記アドレスデコーダによって指定される前記揮発性キャッシュメモリーのライン上にデータが記憶されていれば、その前記揮発性キャッシュメモリーに記憶されているデータを前記退避領域に記憶させた後に、前記不揮発性キャッシュメモリーに記憶されたデータを前記揮発性キャッシュメモリーに記憶させ、その後、前記退避領域に記憶させたデータを前記揮発性キャッシュメモリーに記憶させることを特徴とする請求項2に記載のキャッシュシステム。前記制御部は、前記揮発性キャッシュメモリーの電源をオフにする場合、前記揮発性キャッシュメモリーに記憶されたデータを前記不揮発性キャッシュメモリーに記憶させた後に前記揮発性キャッシュメモリーの電源をオフにすることを特徴とする請求項3に記載のキャッシュシステム。前記揮発性キャッシュメモリーのライン毎に、前記揮発性キャッシュメモリーのラインに記憶されているデータが前記不揮発性キャッシュメモリーのデータから複製されたデータであるかどうかを示すフラグを格納する記憶部をさらに有し、前記制御部は、前記揮発性キャッシュメモリーに記憶されたデータを前記不揮発性キャッシュメモリーに記憶させるときに、前記記憶部の前記不揮発性キャッシュメモリーのデータから複製されたデータでないことを示すフラグと対応付けられた前記揮発性キャッシュメモリーのラインに記憶されたデータを、前記不揮発性キャッシュメモリーにコピーすることを特徴とする請求項4に記載のキャッシュシステム。前記揮発性キャッシュメモリーのラインに対して、前記揮発性キャッシュメモリーのラインに記憶されているデータが前記不揮発性キャッシュメモリーのデータから複製されたデータであるかどうかを示すフラグをウェイ毎に格納する記憶部をさらに有し、前記制御部は、前記揮発性キャッシュメモリーに記憶されたデータを前記不揮発性キャッシュメモリーに記憶させるときに、前記記憶部に記憶されたウェイ毎のフラグが前記不揮発性キャッシュメモリーのデータから複製されたデータでないことを示す前記揮発性キャッシュメモリーのラインのウェイに記憶されたデータを、前記不揮発性キャッシュメモリーにコピーすることを特徴とする請求項4に記載のキャッシュシステム。前記制御部は、前記揮発性キャッシュメモリーに空き領域が無いときに前記不揮発性キャッシュメモリーの電源をオフにすることを特徴とする請求項1乃至6のいずれか1項に記載のキャッシュシステム。前記揮発性キャッシュメモリーは、磁気抵抗メモリーまたは強誘電体メモリーであることを特徴とする請求項1乃至7のいずれか1項に記載のキャッシュシステム。請求項1乃至8のいずれか1項に記載のキャッシュシステムと、前記キャッシュシステムから出力されるデータを用いた演算を行うプロセッサエレメントを有することを特徴とする処理装置。そこで本発明は、消費電力を削減するとともに、動作速度が速いキャッシュシステムおよび処理装置を提供することを目的とする。上記目的を達成するために、本発明の実施形態によるキャッシュシステムは、揮発性キャッシュメモリーと、前記揮発性キャッシュメモリーと同容量の不揮発性キャッシュメモリーと、前記揮発性キャッシュメモリーと前記不揮発性キャッシュメモリーとに対して同じラインを指定するアドレスデコーダと、前記揮発性キャッシュメモリーから入力されるデータを記憶し、記憶したデータを前記揮発性キャッシュメモリーへ出力する退避領域とを有することを特徴としている。以下、本発明の実施形態について図面を参照して説明する。図1は、本発明の実施形態に係る情報処理装置を示す構成図である。この情報処理装置は、例えば通信機器やPCやテレビなどであり、プロセッサ10、メインメモリー20、ハードディスク30、入出力装置40が内部インタフェースで接続されている。また、メインメモリー20には不揮発性メモリー50が接続されている。プロセッサ10は、プロセッサエレメントPE11とキャッシュ12とを含み、プロセッサエレメント11には、演算を行うコア111やL1キャッシュと呼ばれる高速な記憶装置などが含まれる。本実施形態に係るプロセッサ10は、プロセッサ10の稼働状況に応じてプロセッサ電源のオンオフを繰り返すことによって、プロセッサ10の消費電力削減を行う。キャッシュ12は、揮発性メモリーを有する揮発性キャッシュ部121と、不揮発性メモリーを有する不揮発性キャッシュ部122を含む。揮発性メモリーは、例えばSRAMStaticRandomAccessMemoryなどである。不揮発性メモリーは、例えば磁気抵抗メモリーMRAM:MegnetoresistiveRandomAccessMemory、強誘電体メモリーFeRAM:FerroelectricRandomAccessMemory、抵抗変化型メモリーReRAM:ResistanceRandomAccessMemory、相変化メモリーPRAM:PhasechangeRAMなどである。不揮発性メモリーとしてMRAMを用いた場合、他の不揮発性メモリーと比較して、書き換え耐性が高く、書き込みスピードも速い。また、FeRAMを不揮発性メモリーとして用いた場合は、FeRAMは、MRAMとほぼ同じ程度の書き換え耐性を有し、既存の集積回路の作成プロセスと相性が良いため、製造が容易である。仮に、キャッシュ12を揮発性メモリーだけで構成したとすると、プロセッサ10の電源をオフにした時に、キャッシュ12に保存されていたデータが全て消去されてしまい、プロセッサ10が再度動作した時に、上位の記憶媒体メインメモリー20やハードディスク30からデータの読み出しを行う必要が生じ、演算処理時間の悪化を引き起こす。また、仮にキャッシュ12を不揮発性メモリーだけで構成したとすると、不揮発性メモリーは揮発性メモリーに比べて書き込み速度が遅いため、プロセッサ10の性能の悪化が生じる。それに対して、キャッシュ12は揮発性キャッシュ部121と不揮発性キャッシュ部122とを組み合わせたハイブリッドキャッシュ構造を用いる。キャッシュ12は、一時的にプロセッサ電源をオフにする際には、揮発性キャッシュ部121に記憶されているデータを不揮発性キャッシュ部122に退避させてデータの消失を防ぎ、プロセッサ電源を再度立ち上げた直後には、不揮発性キャッシュ部122に保存されているデータを使用して動作する。図2は、キャッシュ12の構成を示すブロック図である。キャッシュ12は、前述の揮発性キャッシュ部121、不揮発性キャッシュ部122のほかに、アドレスデコーダ123、退避領域124、マルチプレクサ125、126、制御部127を有する。揮発性キャッシュ部121のメモリーは、プロセッサエレメント11からキャッシュ12への書き込み要求がなされているデータかメインメモリー20から取り出されたデータと、不揮発性キャッシュ部122のメモリーに記憶されたデータと、退避領域124に記憶されたデータのいずれかをメモリーに格納することができる。プロセッサエレメント11からの書き込み要求がなされるデータは、例えば、メインメモリー20に含まれるデータやプロセッサエレメント11のL1キャッシュに含まれるデータのうち、プロセッサエレメント11で演算処理に使用されたデータである。不揮発性キャッシュ部122のメモリーは、揮発性キャッシュ部121の揮発性メモリーと同じ容量の不揮発性メモリーである。不揮発性キャッシュ部122は、揮発性キャッシュ部121のメモリーに記憶されたデータをメモリーに格納することができる。アドレスデコーダ123は、プロセッサエレメント11から出力されるアドレスデータに応じて、揮発性キャッシュ部121内のメモリーと不揮発性キャッシュ部122内のメモリーのラインを指定する。揮発性キャッシュ部121と不揮発性キャッシュ部122とでライン指定に使用するアドレスデコーダ123を共有することで、キャッシュ12の面積を削減することができる。ただし、アドレスデコーダ123の共有化によって、揮発性キャッシュ部121内のメモリーと不揮発性キャッシュ部122内のメモリーの一方から他方へデータをコピーする場合には、同じライン上へのコピーとなる。退避領域124は、揮発性キャッシュ部121に接続されている。退避領域124は、一時的にデータを記憶するものであって、フリップフロップFFやSRAMなどのメモリーから成り、揮発性キャッシュ部121内のメモリーの1ライン分のデータを保存することができる。アドレスデコーダ123の共有化によって、不揮発性キャッシュ部122内のメモリーから揮発性キャッシュ部121内のメモリーへデータをコピーする場合には、同じライン上へのコピーとなるため、書き込み先に既に他のデータが存在している場合、そのデータが上書きされてしまう。上書きされたデータが最近使用されたものであるとき、このデータの再要求確率は高い。そのため、このデータを上書きすることによって、キャッシュミスを起こす確率が上がってしまう。これを回避するために、退避領域124が用いられる。不揮発性キャッシュ部122内のメモリーから揮発性キャッシュ部121内のメモリーへデータをコピーするときに、アドレスデコーダ123によって指定されているライン上に既にデータが格納されている場合、このデータを一時的に退避領域124へ退避させる。そして、不揮発性キャッシュ部122内のメモリーから揮発性キャッシュ部121内のメモリーへのデータコピー完了後に、アドレスデコーダ123によって揮発性キャッシュ部121内のメモリーの他のラインを指定させ、その場所に退避領域124に格納されているデータを保存する。これによって、キャッシュミスの確率が上がるようなデータの上書きを減らすことができる。マルチプレクサ125は、制御部127の制御に応じて、揮発性キャッシュ部121から出力されるデータと不揮発性キャッシュ部122から出力されるデータのいずれか一方をプロセッサエレメント11へ出力する。マルチプレクサ126は、制御部127の制御に応じて、プロセッサエレメント11からキャッシュ12への書き込み要求がなされたデータと、不揮発性キャッシュ部122のメモリーに記憶されたデータと、退避領域124に記憶されたデータのいずれかを揮発性キャッシュ部121へ入力する。制御部127は、揮発性キャッシュ部121、不揮発性キャッシュ部122、アドレスデコーダ123の制御を行う。また、制御部127は、揮発性キャッシュ部121、不揮発性キャッシュ部122から取得したアドレスヒットの状態とプロセッサエレメント11から出力された要求の種類に応じて、マルチプレクサ125、126の出力を制御する。このような構成を有するキャッシュ12の動作について説明する。キャッシュ12には、3通りの動作モードがある。第1の動作モードは、揮発性キャッシュ部121のみをキャッシュとして用いる動作モードである。つまり、第1の動作モードのとき、キャッシュ12は、プロセッサエレメント11の要求に基づいて、揮発性キャッシュ部121からデータを出力したり、メインメモリー20に含まれるデータやプロセッサエレメント11のL1キャッシュに含まれるデータを揮発性キャッシュ部121へ格納したりする。第2の動作モードは、プロセッサ10の電源をオフにしてパワーゲーティングを行う場合の動作モードである。このとき、アドレスデコーダ123が揮発性キャッシュ部121と不揮発性キャッシュ部122のメモリーの1ラインずつを指定し、揮発性メモリーのデータを1ラインずつ不揮発性メモリーの同じラインに書き込む。そして、このコピー作業が終了すると同時に、キャッシュ12の電源をオフにする。第3の動作モードは、プロセッサ10がパワーゲーティングの状態から復帰した直後から第1の動作モードへ移行するまでの間の動作モードである。第2の動作モードにて、キャッシュ12の電源をオフにするため、揮発性キャッシュ部121に記憶されたデータは消える。その後、プロセッサ10がパワーゲーティングの状態から復帰すると、揮発性キャッシュ部121と不揮発性キャッシュ部122の両方の電源がオンになる。このとき、不揮発性キャッシュ部122にはパワーゲーティング前に揮発性キャッシュ部121からコピーされたデータが格納されているが、揮発性キャッシュ部121にはデータが格納されていない。そこで、パワーゲーティングから復帰した直後は、プロセッサエレメント11が処理を行うために必要なデータを不揮発性キャッシュ部122やメインメモリー20からデータを読み込む。そして、この読み込んだデータを揮発性キャッシュ部121へ格納する。ここで、不揮発性キャッシュ部122よりも書き込み速度の速い揮発性キャッシュ部121へデータの書き込みを行うため、プロセッサ動作性能の悪化を防ぐことができる。ただし、揮発性キャッシュ部121に記憶されるデータは、不揮発性キャッシュ部122から参照したデータに限らず、揮発性キャッシュ部121と不揮発性キャッシュ部122の同じラインに記憶されるデータは必ずしも同じデータではないことになる。そのため、パワーゲーティングの状態から復帰してからある程度の時間が経過すると、不揮発性キャッシュ部122のデータを揮発性キャッシュ部121のメモリー上に記憶するとき、アドレスデコーダ123によって指定されている揮発性キャッシュ部121のラインには既にデータが格納されている状況が発生し得る。そこで、当該ライン上の揮発性キャッシュ部121のデータを退避領域124へ一時的に退避させ、不揮発性キャッシュ部122から揮発性キャッシュ部121へデータをコピーした後に、退避しておいたデータを揮発性キャッシュ部121のメモリーの他のライン上に記憶させる。これによって、最近揮発性キャッシュ部121に格納されたデータが上書きされることを防ぐことができる。その後、さらに時間が経過すると、揮発性キャッシュ部121のメモリーに空き領域が無くなる。不揮発性キャッシュ部122の電源をオフにして、第1の動作モードに移行し、キャッシュ12では揮発性キャッシュ部121をキャッシュとして用いる。図3と図4は、第3の動作モード時のキャッシュ12の動作を示すフローチャートである。プロセッサ10がパワーゲーティングの状態から復帰し、キャッシュ12がプロセッサエレメント11から要求を取得するとS10のYes、揮発性キャッシュ部121のメモリー上に指定されたアドレスのデータが存在するか否かを確認するS11。指定されたアドレスのデータが揮発性キャッシュ部121のメモリーに存在しS11のYes、プロセッサエレメント11からの要求が参照要求ReadRequestであるならばS12のYes、揮発性キャッシュ部121の当該データをプロセッサエレメント11に転送するS13。また、プロセッサエレメント11からの要求が、書き込み要求WriteRequestであって、指定されたアドレスのデータが揮発性キャッシュ部121のメモリーに存在するならばS12のNo、揮発性キャッシュ部121のメモリーの指定されたアドレスのデータが書き込まれている部分に、データを書き込むS14。一方、キャッシュ12はプロセッサエレメント11からの要求取得に基づいて、不揮発性キャッシュ部122のメモリーに指定されたアドレスのデータが存在するか否かも確認するS15。この不揮発性キャッシュ部122の確認は、揮発性キャッシュ部121の確認と並行して行っても良い。指定されたアドレスのデータが揮発性キャッシュ部121のメモリーにも不揮発性キャッシュ部122のメモリーにも存在せずS15のNo、プロセッサエレメント11からの要求が参照要求であったならばS16のYes、上位の記憶媒体例えばメインメモリー20に参照要求を出し、取得したデータを揮発性キャッシュ部121のメモリーに書き込みするとともに、そのデータをプロセッサエレメント11に送るS17。指定されたアドレスのデータが揮発性キャッシュ部121のメモリーにも不揮発性キャッシュ部122のメモリーにも存在せずS15のNo、プロセッサエレメント11からの要求が書き込み要求であるならばS16のNo、揮発性キャッシュ部121のメモリーにデータを格納するS18。なお、データを書き込む際、揮発性キャッシュ部121のメモリーに空きが無ければ、いずれかのラインのデータを追い出して空きを作り、そのラインに書き込む。揮発性キャッシュ部121のメモリーから追い出したデータは、もし必要があればメインメモリー20に書き込み要求を送出し、メインメモリー20にこのデータを書き込む。どのラインのデータを追い出すかは、例えばLRULeastRecentlyUsed等の方法を用いる。プロセッサエレメント11から指定されたアドレスのデータが揮発性キャッシュ部121のメモリーに存在せず、不揮発性キャッシュ部122のメモリーに存在する場合S15のYes、アドレスデコーダ123が不揮発性キャッシュ部122の当該データが格納されているラインを指定する。すると、揮発性キャッシュ部121についてもメモリーの同じラインを指定することになる。そして、揮発性キャッシュ部121のメモリーの当該ライン上に既に他のデータが格納されているか否かを確認するS19。ステップS19において、アドレスデコーダ123によって指定された揮発性キャッシュ部121のメモリーのライン上にデータが格納されていない場合S19のNo、プロセッサエレメント11から出された要求が参照要求であればS20のYes、その不揮発性キャッシュ部121のメモリーのライン上のデータをプロセッサエレメント11へ転送しS21、アドレスデコーダ123が指定する不揮発性キャッシュ部122のメモリーのラインに記憶されたデータを、揮発性キャッシュ部121のメモリーの同じラインに書き込むS22。プロセッサエレメント11から出された要求が書き込み要求であればS20のNo、プロセッサエレメント11への転送を行なわず、アドレスデコーダ123が指定するライン上にプロセッサエレメント11に指示されたデータを書き込むS23。一方、ステップS19において、アドレスデコーダ123によって指定された揮発性キャッシュ部121のメモリーのライン上に既にデータが格納されている場合S19のYes、不揮発性キャッシュ部122の指定ライン上のデータを揮発性キャッシュ部121のメモリーにコピーすると、当該ラインに格納されているデータが上書きされるため、既存のデータを一時的に退避させる必要がある。そこでまず、アドレスデコーダ123によって指定された揮発性キャッシュ部121のメモリーのライン上に記憶されたデータを退避領域124へ転送するS24。そして、プロセッサエレメント11からの要求が参照要求であればS25のYes、アドレスデコーダ123によって指定されている不揮発キャッシュ部122のデータをプロセッサエレメント11へ転送するS26。その後、不揮発性キャッシュ部122の指定ライン上のデータを揮発性キャッシュ部121の同じライン上に書き込むS27。プロセッサエレメント11からの要求が参照要求でないならばS25のNo、アドレスデコーダ123によって指定された揮発性キャッシュ部のライン上にプロセッサエレメント11から指示されたデータを書き込むS28その後、アドレスデコーダ123によって指定するラインを例えば揮発性キャッシュ部121の空き領域に変更したうえで、退避領域124に格納したデータを揮発性キャッシュ部121に書き込むS29。このようなステップS24~S29の手順によって、揮発性キャッシュ部121のメモリーに格納されているデータが上書きされることを防ぎ、揮発性キャッシュ部121のヒット率低下を防ぐことができる。図3、図4のステップS13、S14、S17、S18、S22、S23、S29終了後には、揮発性キャッシュ部121のメモリーに空き領域が有るか否かを確認するS30。ステップS14、S17、S18、S22、S23、S29によって揮発性キャッシュ部121へデータが書き込まれて、揮発性キャッシュ部121のメモリーに空き領域が無くなったような場合S30のYes、不揮発性キャッシュ部122の電源を落としS31、それ以降は第1の動作モードでキャッシュ12を動作させる。なお、図4のフローチャートでは、揮発性キャッシュ部121のメモリーに空き領域が無くなった場合に、第1の動作モードに移行するとして説明したが、第1の動作モードへの移行のタイミングはこれに限らない。例えば、プロセッサ10に計時手段を更に有し、パワーゲーティング後の経過時間が所定の時間を超えた場合に、第1の動作モードへ移行しても良い。このような実施形態をとることで、アドレスデコーダ共通化による面積削減とともに、プロセッサ10の動作時には不揮発性メモリーよりも動作速度の速い揮発性メモリーへ書き込むことができるため、揮発性メモリーのみを用いたプロセッサと同等の動作速度を保つことができる。また、揮発性メモリーを含むプロセッサ10の電源がオフされることによって揮発性メモリー内のデータは消えるが、揮発性メモリーの電源がオフになる前に、揮発性メモリー内のデータを不揮発性メモリーに記憶させることにより、プロセッサ10の電源がオンされたときに、不揮発性メモリーからデータの読み出しを行うことができるため、演算処理時間の悪化を防ぐことができる。変形例図5は、本発明の実施形態に係る情報処理装置のキャッシュの変形例を示すブロック図である。図5では、図2に示したキャッシュ12と同じ構成要素については同じ記号を付し、詳細な説明を省略する。図5に示すキャッシュ12aの揮発性キャッシュ部129は、不揮発性キャッシュ部122のメモリーと同容量の揮発性メモリーと、揮発性キャッシュ部129のメモリーの各ラインが不揮発性キャッシュ部122からコピーされたデータであるかどうかを示すフラグを格納する記憶領域を有する。この記憶領域に格納されたフラグは、不揮発性キャッシュ部122から揮発性キャッシュ部129へデータをコピーするとき例えば、図4のステップS22、S26にてデータを記憶する場合に、設定する。そして、この記憶領域を揮発性メモリーで構成することにより、設定されたフラグは、プロセッサ10の電源をオフにするときにリセットすることができる。また、キャッシュ12aはコピー制御部128を有する。コピー制御部128は、揮発性キャッシュ部129の記憶領域から、各ラインに記憶されたデータが不揮発性キャッシュ部122からコピーされたデータであるかどうかを示すフラグを受け取り、パワーゲーティング時に不揮発性キャッシュ部122のメモリーのラインごとに揮発性キャッシュ部129のメモリーのデータをコピーするか否かを制御する。図6は、キャッシュ12aの第2の動作モード時の動作を示すフローチャートである。第1の動作モードまたは第3の動作モードで動作中にS50、プロセッサ10の稼働状況に基づいてプロセッサエレメント11がプロセッサ10の電源を一時的にオフにしてパワーゲーティングを行うと判断した場合S51のYes、アドレスデコーダ123が、揮発性キャッシュ部129と不揮発性キャッシュ部122のメモリーのアドレスラインの1つを指定するS52。すると、コピー制御部128が揮発性キャッシュ部129の記憶領域を確認し、揮発性キャッシュ部129のメモリーのアドレスデコーダ123に指定されたラインに記憶されたデータが不揮発性キャッシュ部122からコピーされたデータか否かを判断するS53。揮発性キャッシュ部129のメモリーに記憶されているデータが不揮発性キャッシュ部122からコピーされたデータならばS53のYes、揮発性キャッシュ部129のメモリーの当該ラインに記憶されたデータと不揮発性キャッシュ部122のメモリーの当該ラインに記憶されたデータとは同じデータである。そのため、当該ラインのデータについては、揮発性キャッシュ部のメモリーから不揮発性キャッシュ部のメモリーへデータをコピーする必要が無い。一方、揮発性キャッシュ部129のメモリーに記憶されているデータが、例えばメインメモリー20からコピーされたデータの場合例えば、図3のステップS17、S18にて記憶されたデータの場合には、不揮発性キャッシュ部122のメモリーにはそのデータが記憶されていない。そこで、揮発性キャッシュ部129のメモリーの当該ラインに記憶されたデータを不揮発性キャッシュ部のメモリーの同じラインにコピーするS54。ステップS52~S54の処理を繰り返し、アドレスデコーダ123が揮発性キャッシュ部129、不揮発性キャッシュ部122のメモリーの全てのラインを指定し終えるとS55のYes、キャッシュ12aの電源を落としS56、第2のモードを終了する。この変形例によれば、揮発性キャッシュ部129と不揮発性キャッシュ部122のメモリーのラインに格納されているデータが同じ場合には、揮発性キャッシュ部129から不揮発性キャッシュ部122へそのラインのデータをコピーしないため、早くキャッシュ12の電源を落とすことができる。なお、キャッシュ12がNウェイセットアソシアティブ方式にてマッピングされる場合、揮発性キャッシュ部129と不揮発性キャッシュ部122とで、同じデータは同じライン上の同じウェイ内にのみ記憶される。この場合、退避領域124は、揮発性キャッシュ部129の1ウェイ分のデータを記憶する。また、揮発性キャッシュ部129のメモリーの1ラインにつき、ウェイ数分N個のフラグを記憶する。このようにN個のフラグを持つことで、揮発性キャッシュ部129のメモリーのラインに記憶されたN個のデータのうちで、不揮発性キャッシュ部122のメモリーからコピーされたデータだけを特定できる。そして、フラグにて不揮発性キャッシュ部122からコピーしたと確認されるデータ例えば、これをデータAとするは、揮発性キャッシュ部129から不揮発性キャッシュ部122へコピーせず、不揮発性キャッシュ部122からコピーしたのではないデータは、不揮発性キャッシュ部122のデータAが格納されているライン以外のラインに記憶すれば良い。本発明の実施形態は、上記実施形態とその変形例に限定されることはなく、本発明の要旨を逸脱しない範囲において、適宜変更しても良い。