基板と、前記基板の上に配設されている複数本の走査線と、前記基板の上に配設されて、前記複数本の走査線と縦横で交差している複数本のデータ線と、前記複数本のデータ線および前記複数本の走査線に電気的に接続されている複数の画素セルと、前記基板の上に配設されている静電気放電リングと、可撓性プリント配線板と、前記静電気放電リングと前記配線板との間に電気的に接続されることで、静電気が前記配線板を介して前記基板に進入してくるのを防止する第1の静電気防護回路と、前記静電気放電リングと前記複数のデータ線との間に電気的に接続されている複数の第2の静電気防護回路と、を備え、前記複数の第2の静電気防護回路は、正極が前記静電気放電リングに電気的に接続されており、負極が前記データ線に電気的に接続されている少なくとも一つの第1のダイオードと、正極が前記データ線に電気的に接続されており、負極が前記静電気放電リングに電気的に接続されている少なくとも一つの第2のダイオードと、を備え、前記第1の静電気防護回路がトランジスタであり、前記トランジスタの第1のソースドレインが前記静電気放電リングに電気的に接続されており、前記トランジスタの第2のソースドレインが前記配線板に電気的に接続されており、前記トランジスタのゲートがフローティングされている、ことを特徴とするアクティブマトリクス表示装置。前記静電気放電リングと前記複数の走査線との間に電気的に接続されている複数の第3の静電気防護回路を更に備え、前記複数の第3の静電気防護回路は、正極が前記静電気放電リングに電気的に接続されており、負極が前記複数の走査線に電気的に接続されている少なくとも一つの第3のダイオードと、正極が前記複数の走査線に電気的に接続されており、負極が前記静電気放電リングに電気的に接続されている少なくとも一つの第4のダイオードと、を備えた、ことを特徴とする請求項1に記載のアクティブマトリクス表示装置。前記第1の静電気防護回路は、正極が前記静電気放電リングに電気的に接続されており、負極が前記配線板に電気的に接続されている少なくとも一つの第5のダイオードと、正極が前記配線板に電気的に接続されており、負極が前記静電気放電リングに電気的に接続されている少なくとも一つの第6のダイオードと、を備えた、ことを特徴とする請求項1に記載のアクティブマトリクス表示装置。しかし、このようなアクティブマトリクス表示装置において、静電気放電リングはプリント配線板に電気的に接続されているので、プリント配線板上の静電気は基板に進入することができ、基板上の電子素子を破壊する。したがって、静電気が可撓性のプリント配線板を介して基板に進入するのを防止し、基板上の電子素子の損傷を回避する新たなアクティブマトリクス表示装置が必要となる。本発明の目的は、静電気がその内部の電子素子を破壊するのを防止可能なアクティブマトリクス表示装置を提供するところにある。本発明の一実施例によれば、アクティブマトリクス表示装置は、基板と、複数本の走査線と、複数本のデータ線と、複数の画素セルと、静電気放電リングと、配線板と、静電気防護回路とを備えており、このうち走査線、データ線、画素セルおよび静電気放電リングは前記基板の上に配設されており、データ線は走査線と縦横で交差しており、画素セルは走査線およびデータ線に電気的に接続されている。静電気防護回路は静電気放電リングと配線板との間に電気的に接続されることで、静電気が配線板を介して進入してくるのを防止している。本発明の他の目的は、静電気が基板に進入して基板上の電子素子を破壊するのを防止可能なアクティブマトリクス表示装置を提供するところにある。本発明の他の実施例によれば、アクティブマトリクス表示装置は、基板と、複数本の走査線と、複数本のデータ線と、複数の画素セルと、静電気放電リングと、配線板と、第1の静電気防護回路と、複数の第2の静電気防護回路とを備えており、このうち走査線、データ線、静電気放電リング、画素セルおよび第2の静電気防護回路は基板の上に配設されており、データ線は走査線と縦横で交差しており、画素セルは走査線およびデータ線に電気的に接続されている。第2の静電気防護回路は静電気放電リングとデータ線との間に電気的に接続されており、第1の静電気防護回路は静電気放電リングと配線板との間に電気的に接続されることで、静電気が配線板を介して基板に進入してくるのを防止している。第2の静電気防護回路は、少なくとも一つの第1のダイオードと少なくとも一つの第2のダイオードとを備えており、このうち、第1のダイオードの正極が静電気放電リングに電気的に接続されており、第1のダイオードの負極がデータ線に電気的に接続されており、第2のダイオードの正極がデータ線に接続されており、第2のダイオードの負極が静電気放電リングに電気的に接続されている。1基板と、前記基板の上に配設されている複数本の走査線と、前記基板の上に配設されて、前記複数本の走査線と縦横で交差している複数本のデータ線と、前記複数本のデータ線および前記複数本の走査線に電気的に接続されている複数の画素セルと、前記基板の上に配設されている静電気放電リングと、配線板と、前記静電気放電リングと前記配線板との間に電気的に接続されることで、静電気が前記配線板を介して前記基板に進入してくるのを防止する静電気防護回路と、を備えた、ことを特徴とするアクティブマトリクス表示装置。2前記静電気防護回路がトランジスタであり、前記トランジスタの第1のソースドレインが前記静電気放電リングに電気的に接続されており、前記トランジスタの第2のソースドレインが前記配線板に電気的に接続されており、前記トランジスタのゲートがフローティングされている、ことを特徴とする1に記載のアクティブマトリクス表示装置。3前記静電気防護回路は、正極が前記静電気放電リングに電気的に接続されており、その負極が前記配線板に電気的に接続されている少なくとも一つの第1のダイオードと、正極が前記配線板に電気的に接続されており、その負極が前記静電気放電リングに電気的に接続されている少なくとも一つの第2のダイオードと、を備えた、ことを特徴とする1に記載のアクティブマトリクス表示装置。4前記配線板が可撓性のプリント配線板である、ことを特徴とする1に記載のアクティブマトリクス表示装置。5前記静電気放電リングが電源に電気的に接続されている、ことを特徴とする1に記載のアクティブマトリクス表示装置。6基板と、前記基板の上に配設されている複数本の走査線と、前記基板の上に配設されて、前記複数本の走査線と縦横で交差している複数本のデータ線と、前記複数本のデータ線および前記複数本の走査線に電気的に接続されている複数の画素セルと、前記基板の上に配設されている静電気放電リングと、配線板と、前記静電気放電リングと前記配線板との間に電気的に接続されることで、静電気が前記配線板を介して前記基板に進入してくるのを防止する第1の静電気防護回路と、前記静電気放電リングと前記複数のデータ線との間に電気的に接続されている複数の第2の静電気防護回路と、を備え、前記複数の第2の静電気防護回路は、正極が前記静電気放電リングに電気的に接続されており、負極が前記データ線に電気的に接続されている少なくとも一つの第1のダイオードと、正極が前記データ線に電気的に接続されており、負極が前記静電気放電リングに電気的に接続されている少なくとも一つの第2のダイオードと、を備えた、ことを特徴とするアクティブマトリクス表示装置。7前記静電気放電リングと前記複数の走査線との間に電気的に接続されている複数の第3の静電気防護回路を更に備え、前記複数の第3の静電気防護回路は、正極が前記静電気放電リングに電気的に接続されており、負極が前記複数の走査線に電気的に接続されている少なくとも一つの第3のダイオードと、正極が前記複数の走査線に電気的に接続されており、負極が前記静電気放電リングに電気的に接続されている少なくとも一つの第4のダイオードと、を備えた、ことを特徴とする6に記載のアクティブマトリクス表示装置。8前記第1の静電気防護回路がトランジスタであり、前記トランジスタの第1のソースドレインが前記静電気放電リングに電気的に接続されており、前記トランジスタの第2のソースドレインが前記配線板に電気的に接続されており、前記トランジスタのゲートがフローティングされている、ことを特徴とする6に記載のアクティブマトリクス表示装置。9前記第1の静電気防護回路は、正極が前記静電気放電リングに電気的に接続されており、負極が前記配線板に電気的に接続されている少なくとも一つの第5のダイオードと、正極が前記配線板に電気的に接続されており、負極が前記静電気放電リングに電気的に接続されている少なくとも一つの第6のダイオードと、を備えた、ことを特徴とする6に記載のアクティブマトリクス表示装置。上記をまとめるに、アクティブマトリクス表示装置における静電気防護回路は、静電気が配線板を介して基板に進入するのを防止し、基板上の電子素子が静電気により損傷するのを回避することができる。本発明の一実施例に係るアクティブマトリクス表示装置を示す図1を参照する。これは基板100と、走査線101と、データ線105と、複数の画素セル111と、第2の静電気防護回路107と、第3の静電気防護回路103と、静電気放電リング109と、可撓性のプリント配線板FPC113と、第1の静電気防護回路117とを備えている。走査線101、データ線105、複数の画素セル111、第2の静電気防護回路107、第3の静電気防護回路103および静電気放電リング109は基板100の上に配設されており、画素セル111は走査線101およびデータ線105に電気的に接続されている。走査線101およびデータ線105はそれぞれ第3の静電気防護回路103および第2の静電気防護回路107を介して静電気放電リング109に電気的に接続されており、第1の静電気防護回路117は可撓性のプリント配線板113と静電気放電リング109との間に電気的に接続されている。第2の静電気防護回路107はダイオード119と、ダイオード121とを備えている。このうちダイオード119の正極はデータ線105に電気的に接続されており、負極は静電気放電リング109に電気的に接続されており、ダイオード121の正極は静電気放電リング109に電気的に接続されており、負極はデータ線105に電気的に接続されている。第3の静電気防護回路103はダイオード123と、ダイオード125とを備えている。このうち、ダイオード123の正極は走査線101に電気的に接続されており、負極は静電気放電リング109に電気的に接続されており、ダイオード125の正極は静電気放電リング109に電気的に接続されており、負極は走査線101に電気的に接続されている。もしデータ線105上に正に帯電した静電気が発生した場合、ダイオード119が導通して、この正に帯電した静電気を静電気放電リング109上に放電する。データ線105上に負に帯電した静電気が発生した場合には、この負に帯電した静電気は導通したダイオード121を介して静電気放電リング109上に放電される。同様に、走査線101の上の静電気もまたダイオード123および125を介して静電気放電リング109上に放電される。また一方で、もし可撓性のプリント配線板113上に静電気が帯電している場合、第1の静電気防護回路117はこの静電気を隔離して、この静電気が可撓性のプリント配線板113を介して基板100に進入しないようにするか、またはこの静電気のエネルギーを消耗させて、静電気が基板100上の電子素子を破壊しないようにしている。本発明の一実施例に係る第1の静電気防護回路の内部回路を示す図2Aを参照する。トランジスタ201を第1の静電気防護回路117とすることができる。このうち、トランジスタ201の第1のソースドレイン201aは静電気放電リング109に電気的に接続されており、トランジスタ201の第2のソースドレイン201bは可撓性のプリント配線板113に電気的に接続されており、トランジスタ201のゲート201cはフローティングされている。可撓性のプリント配線板113上に静電気が帯電している場合、トランジスタ201のゲートはフローティングされており、トランジスタ201は導通していないので、トランジスタ201は可撓性のプリント配線板113上の静電気が静電気放電リング109に進入するのを隔離することができるので、基板100上の電子素子が静電気で破壊されるのを回避できる。本発明の他の実施例に係る第1の静電気防護回路の内部回路を示す図2Bを参照する。第1の静電気防護回路117’はダイオード203とダイオード205とを備えている。このうち、ダイオード203の正極は可撓性のプリント配線板113に電気的に接続されており、負極は静電気放電リング109に電気的に接続されている。ダイオード205の正極は静電気放電リング109に電気的に接続されており、負極は可撓性のプリント配線板113に電気的に接続されている。可撓性のプリント配線板113上の正に帯電した静電気がダイオード203を介して静電気放電リング109に進入した場合、または負に帯電した静電気がダイオード205を介して静電気放電リング109に進入した場合、この静電気はダイオード203および205により消耗されるので、基板100上の電子素子が静電気により破壊されるのを回避することができる。本発明の更に他の実施例に係る第1の静電気防護回路の内部回路を示す図2Cを参照する。これはダイオード207、209、211および213を備えており、その接続形態は図2B中におけるダイオード203、205の接続形態と同じであるが、二つのダイオードを追加して静電気のエネルギーをさらに消耗させる。確かに本発明では好ましい一実施例を上記のように開示したが、これは本発明を限定するためのものではなく、本発明が属するいずれの技術分野において、当業者であれば、本発明の主旨および範囲を逸脱することなく、各種の変更および付加を行うことができるので、本発明の保護範囲は別紙の特許請求の範囲による限定を基準と見なす。