"基板上に設けられた第1導電型の第1の半導体層と、前記第1の半導体層よりも上層に設けられた第2導電型の第2の半導体層と、前記第1および第2の半導体層間に設けられ、前記第1および第2の半導体層よりも低い導電性を示す第3の半導体層と、前記基板と前記第1の半導体層との間に配設された遮光層とを備えた光電変換素子。前記第1の半導体層が信号電荷を蓄積するノードに接続されている請求項1に記載の光電変換素子。前記第2の半導体層が信号電荷を蓄積するノードに接続されている請求項1に記載の光電変換素子。前記第1の半導体層は多結晶シリコンよりなる請求項1に記載の光電変換素子。前記第1の半導体層が前記基板上の選択的な領域に設けられ、前記遮光層は、前記第1の半導体層に対向する領域に設けられている請求項1に記載の光電変換素子。前記第1の半導体層と前記遮光層との間に絶縁膜を備えた請求項1に記載の光電変換素子。前記基板上にトランジスタを備え、前記絶縁膜は、前記トランジスタのゲート絶縁膜を兼ねている請求項6に記載の光電変換素子。前記基板上にトランジスタを備え、前記遮光層は、前記トランジスタのゲート電極と同層に設けられている請求項7に記載の光電変換素子。前記遮光層は、前記ゲート電極と同一材料により構成されている請求項8に記載の光電変換素子。前記基板上にトランジスタを備え、前記遮光層は、前記トランジスタのゲート電極とは別層に設けられている請求項6に記載の光電変換素子。前記絶縁膜は、前記トランジスタのゲート電極よりも下層に設けられ、前記遮光層は、前記絶縁膜と前記基板との間において、前記基板上の全面に渡って設けられている請求項10に記載の光電変換素子。前記遮光層は、前記第1の半導体層と同電位に保持されている請求項1に記載の光電変換素子。前記遮光層は、高融点材料により構成されている請求項1に記載の光電変換素子。前記第1の半導体層が前記基板上の選択的な領域に設けられ、前記基板および前記第1の半導体層上に設けられると共に、前記第1の半導体層に対向してコンタクトホールを有する層間絶縁膜を備え、かつ前記遮光層の設置面積は、前記コンタクトホールの前記第1の半導体層側の開口面積と同等かそれ以上である請求項1に記載の光電変換素子。前記第1の半導体層は微結晶シリコンよりなる請求項1に記載の光電変換素子。PINフォトダイオードである請求項1に記載の光電変換素子。複数の画素を含み、各画素は、基板上に設けられた第1導電型の第1の半導体層と、前記第1の半導体層よりも上層に設けられた第2導電型の第2の半導体層と、前記第1および第2の半導体層間に設けられ、前記第1および第2の半導体層よりも低い導電性を示す第3の半導体層と、前記基板と前記第1の半導体層との間に配設された遮光層とを備えた光電変換素子を有する光電変換装置。放射線撮像装置である請求項17に記載の光電変換装置。光学式タッチセンサである請求項17に記載の光電変換装置。ところが、例えば特許文献2に記載されたPINフォトダイオードのように、p型、n型およびi型の各半導体層を上下方向に積層させた場合、ノイズ光の影響を受ける場合がある。このようなフォトダイオードを例えば放射線撮像装置に用いると、撮影画像の画質が劣化してしまう。本開示はかかる問題点に鑑みてなされたもので、その目的は、ノイズ光の影響を軽減することが可能な光電変換素子および光電変換装置を提供することにある。本開示の光電変換素子は、基板上に設けられた第1導電型の第1の半導体層と、第1の半導体層よりも上層に設けられた第2導電型の第2の半導体層と、第1および第2の半導体層間に設けられ、第1および第2の半導体層よりも低い導電性を示す第3の半導体層と、基板と第1の半導体層との間に配設された遮光層とを備えたものである。本開示の光電変換装置は、複数の画素を含み、各画素が上記本開示の光電変換素子を有するものである。本開示の光電変換素子および光電変換装置では、第1導電型の第1の半導体層上に、第3の半導体層を挟んで第2導電型の第2の半導体層が設けられている。これにより、第2の半導体層側から入射する光に基づいて信号電荷が取り出される光電変換がなされる。基板と第1の半導体層との間に遮光層が設けられていることにより、第2の半導体層側から入射した光のうち、第3および第1の半導体層を透過して基板側へ出射した光が遮断されると共に、基板側から第1の半導体層へ向かう光が遮断される。本開示の光電変換素子および光電変換装置によれば、基板側から順に、第1導電型の第1の半導体層と、第3の半導体層と、第2導電型の第2の半導体層とが設けられ、かつ基板と第1の半導体層との間には、遮光層が配設されている。これにより、第1の半導体層を介した不要光ノイズ光の出入りを抑制することができる。よって、ノイズ光の影響を軽減することが可能となる。また、これにより、本開示の光電変換装置では、例えば隣接画素間においていわゆるクロストークが発生することを抑制できる。従って、例えば放射線撮像装置では、解像度の低下など撮影画質の劣化を抑制可能となる。また、タッチセンサでは、誤検出を抑制することができる。以下、本開示における実施の形態について図面を参照して説明する。尚、説明は以下の順序で行う。1.実施の形態下部半導体層p型,多結晶シリコンよりも下層に遮光層を設けたフォトダイオードの例2.変形例1遮光層の他の配置例3.適用例上記フォトダイオードを用いた光電変換装置放射線撮像装置,タッチセンサの例4.変形例2遮光層とゲート電極とを別層に設けた例5.変形例3下側p型半導体層から信号取り出しを行う場合の例6.変形例4下側n型半導体層から信号取り出しを行う場合の例<実施の形態>[構成]図1は、本開示の光電変換素子の一実施の形態に係るフォトダイオードフォトダイオード1の概略構成を表すものである。フォトダイオード1は、入射光の光量受光量に応じた電荷量の電荷光電荷を発生して内部に蓄積する光電変換素子であり、p型半導体層とn型半導体層との間にi型半導体層真性半導体層を挟み込んでなるPINフォトダイオードである。フォトダイオード1は、例えば、ガラス等よりなる基板11側から順に、p型半導体層122、i型半導体層123およびn型半導体層124が積層されたものである。具体的には、フォトダイオード1では、基板11上詳細には、後述の絶縁膜121上の選択的な領域にp型半導体層122が設けられ、このp型半導体層122に対向してコンタクトホールH1を有する第1層間絶縁膜112Aが設けられている。第1層間絶縁膜112AのコンタクトホールH1を埋め込むように、p型半導体層122上にはi型半導体層123が設けられており、このi型半導体層123上にn型半導体層124が形成されている。n型半導体層124上および第1層間絶縁膜112A上には、第2層間絶縁膜112Bが設けられており、この第2層間絶縁膜112Bにはn型半導体層124に対向してコンタクトホールH2が形成されている。n型半導体層124上には、そのコンタクトホールH2を介して上部電極125が接続されている。尚、ここでは、基板側下部側にp型半導体層122、上部側にn型半導体層124をそれぞれ設けた構成を例示したが、これと逆の構造、即ち下部側基板側をn型、上部側をp型とした構造であってもよい。また、p型半導体層122が本開示における第1の半導体層の一具体例、n型半導体層124が第2の半導体層の一具体例、i型半導体層123が第3の半導体層の一具体例にそれぞれ相当する。絶縁膜121は、例えば酸化シリコンSiO2膜、酸窒化シリコンSiONx膜および窒化シリコン膜SiNxのうちの1種よりなる単層膜またはそれらのうちの2種以上よりなる積層膜により構成されている。尚、絶縁膜121は、例えば、フォトダイオード1が光電変換装置の各画素に用いられる場合には、同じく各画素に設けられるトランジスタのゲート絶縁膜と同一の層として形成されてもよいゲート絶縁膜を兼ねていてもよい。p型半導体層122は、電気抵抗率の低い半導体材料、例えば多結晶シリコンポリシリコンよりなり、例えばボロンBがドープされてp領域を形成するものである。p型半導体層122の厚みは例えば40nm~50nmである。本実施の形態では、このp型半導体層122が、信号電荷取り出しのための下部電極として機能し、後述の蓄積ノードNに接続されているp型半導体層122が蓄積ノードNとして機能する。但し、後述するように、n型半導体層124から信号取り出しを行う場合には、p型半導体層122は、光電変換のための基準電位供給用の電源配線後述の端子133に接続されていてもよい。尚、本実施の形態では、このp型半導体層122が多結晶シリコンよりなる場合を例に挙げて説明するが、p型半導体層122は微結晶シリコンであってもよい。第1層間絶縁膜112Aおよび第2層間絶縁膜112Bは、例えば酸化シリコン膜および窒化シリコン膜等の絶縁膜を積層したものである。これらの第1層間絶縁膜112Aおよび第2層間絶縁膜112Bは、例えば、フォトダイオード1が光電変換装置の各画素に用いられる場合には、同じく各画素に設けられるトランジスタの層間絶縁膜と共通の層となっていてもよい。i型半導体層123は、p型半導体層122およびn型半導体層124よりも導電性の低い半導体層、例えばノンドープの真性半導体層であり、例えば非晶質シリコンアモルファスシリコンにより構成されている。i型半導体層123の厚みは、例えば400nm~1000nmであるが、厚みが大きい程、光感度を高めることができる。特に、本実施の形態のように、p型半導体層122、i型半導体層123およびn型半導体層124を上下方向に積層してなる構造の場合、いわゆるプレーナー型の構造横方向に沿って、p型半導体層とn型半導体層との間にi型半導体層を挟み込んだ構造に比べ、i型半導体層123の厚みを大きく確保し易い。このため、プレーナー型に比べ、光感度を向上させることができる。n型半導体層124は、例えば非晶質シリコンにより構成され、n領域を形成するものである。本実施の形態では、このn型半導体層124は、上部電極125を介して、例えば光電変換のための基準電位供給用の電源配線後述の端子133に接続されている。但し、後述するように、n型半導体層124から信号取り出しを行う場合には、このn型半導体層124が、後述の蓄積ノードNに接続されていてもよいn型半導体層124が蓄積ノードNとして機能してもよい。このn型半導体層124の厚みは例えば、10nm~50nmである。上部電極125は、例えばITO等の透明導電膜により構成されており、その表面が受光面となっている。遮光層120A上記フォトダイオード1では、基板11とp型半導体層122との間において、例えばp型半導体層122に対向する領域に、遮光層120Aが設けられている。具体的には、基板11上の選択的な領域に、遮光層120Aが配設されており、この遮光層120Aを覆って絶縁膜121が設けられている。この絶縁膜121上に、遮光層120Aに対向してp型半導体層122が設けられている。絶縁膜121は、例えば酸化シリコン膜,酸窒化シリコン膜および窒化シリコン膜のうちの1種よりなる単層膜またはそれらのうちの2種以上よりなる積層膜である。この絶縁膜121は、例えばフォトダイオード1が光電変換装置の各画素に用いられる場合には、同じく各画素に設けられるトランジスタのゲート絶縁膜を兼ねていてもよい。遮光層120Aは、可視光を透過させることなく遮断吸収または反射する機能遮光性能を有する材料により構成されている。例えば、フォトダイオード1が光電変換装置の各画素に用いられる場合には、同じく各画素に設けられるトランジスタのゲート電極と同層に、かつ同一材料により構成されていることが望ましい。これらの遮光層120Aおよびゲート電極を、同一工程において一括して形成できるためである。遮光層120Aは、また、高融点材料からなることが望ましい。詳細は後述するが、p型半導体層122を形成する際のレーザーアニール等において耐熱性が求められるためである。このような金属材料としては、例えばモリブデンMo,タングステンW,タンタルTa,クロムCrなどが挙げられる。この遮光層120Aは、本実施の形態では、p型半導体層122に対向配置されるが、望ましくは、次のような領域に設けられているとよい。即ち、上記のように、第1層間絶縁膜112Aはp型半導体層122に対向してコンタクトホールH1を有するが、遮光層120Aの設置面Dが、そのコンタクトホールH1のp型半導体層122側の開口122Hと同じかそれよりも大きくなっていることが望ましい。換言すると、遮光層120Aの設置面積が、コンタクトホールH1のp側半導体層122側の開口面積と同等以上であるとよい。また、この遮光層120Aは、端部にテーパ120a1を有するが、このテーパ120a1が開口122Hとオーバーラップしない一部において重ならない十分な大きさで設けられていることが、より望ましい。詳細は後述するが、p型半導体層122を形成する際のレーザーアニール工程において、多結晶シリコン層をより均一な膜質で形成し易くなるためである。遮光層120Aは、またp型半導体層122と同電位に保持されていることが望ましい。p型半導体層122とのカップリングにより寄生容量が発生することを抑制できるからである。例えば、遮光層120Aとp型半導体層122とが、図示しない配線層により電気的に接続されていればよい。尚、遮光層120Aの膜厚は、特に限定されるものではないが、構成材料の持つ遮光性能に応じて適宜設定されるか、あるいはトランジスタのゲート電極と同一工程において形成される場合には、そのゲート電極の厚みと同等となっている。[製造方法]上記のようなフォトダイオード1は、例えば次のようにして製造することができる。図2~図6は、フォトダイオード1の製造方法を工程順に表したものである。即ち、まず、基板11上の選択的な領域に遮光層120Aを形成する。具体的には、図2Aに示したように、基板11の全面に渡って、上述した材料等よりなる遮光層120Aを成膜する。尚、この際、遮光層120Aを、トランジスタのゲート電極と同一工程において形成する場合には、ゲート電極材料を所定の厚みで、例えばスパッタ法により成膜する。続いて、図2Bに示したように、遮光層120Aを例えばフォトリソグラフィ法を用いて、例えば、ドライエッチングまたはウェットエッチングによりパターニングすることにより、遮光層120Aを形成する。次いで、図2Cに示したように、遮光層120Aを覆うように、上述した材料よりなる絶縁膜121を、例えばCVDChemicalVaporDeposition:化学気相成長法により成膜する。この後、絶縁膜121上に、例えばCVD法により、アモルファスシリコンα-Si層122Aを成膜する。尚、この絶縁膜121は、上述のようにSiNxおよびSiO2等のうちの1種からなる単層膜あるいはそれらのうちの2種以上よりなる積層膜とすることができるが、積層膜とする場合には、SiNx膜形成後にSiO2膜を連続成膜することが望ましい。次いで、図3Aに示したように、例えば400°C~450°Cの温度下において、脱水素アニール処理を施す。この後、図3Bに示したように、例えばエキシマレーザアニールELAにより、例えば波長308nmのレーザ光Lを照射し、α-Si層122Aを多結晶化する。これにより、絶縁膜121上に、ポリシリコンp-Si層122Bが形成される。続いて、図3Cに示したように、p-Si層122Bに、例えばボロンBイオンを、例えばイオンインプラ等によりドープする。これにより、絶縁膜121上に、p領域となるp型半導体層122が形成される。この後、図3Dに示したように、p型半導体層122を、例えばフォトリソグラフィ法を用いて島状にパターニングする。次いで、図4Aに示したように、基板11上の全面に渡ってp型半導体層122上および絶縁膜121上に、上述した材料等よりなる第1層間絶縁膜112Aを、例えばCVD法により成膜する。続いて、図4Bに示したように、例えばフォトリソグラフィ法を用いたドライエッチングにより、第1層間絶縁膜112Aのp型半導体層122に対向する領域に、コンタクトホールH1を形成する。続いて、図5Aに示したように、第1層間絶縁膜112A上に、i型半導体層123およびn型半導体層124をこの順に、例えばCVD法により成膜する。これにより、第1層間絶縁膜112AのコンタクトホールH1を埋め込むようにして、p型半導体層122上に、i型半導体層123およびn型半導体層124が積層される。この後、図5Bに示したように、i型半導体層123およびn型半導体層124を、例えばフォトリソグラフィ法を用いて、所定の形状にパターニングする。次いで、図6Aに示したように、例えばCVD法により、基板11の全面に渡ってn型半導体層124上および第1層間絶縁膜112A上に、上述した材料よりなる第2層間絶縁膜112Bを成膜する。この後、図6Bに示したように、第2層間絶縁膜112Bのn型半導体層124に対向する領域に、例えばフォトリソグラフィ法を用いたドライエッチングによりコンタクトホールH2を形成する。最後に、コンタクトホールH2によって第2層間絶縁膜112Bから露出したn型半導体層124上に、上述した材料よりなる上部電極125を、例えばスパッタ法により成膜する。以上により、図1に示したフォトダイオード1を完成する。[作用効果]フォトダイオード1では、図示しない電源配線から例えば上部電極125を介して所定の電位が供給されると、上部電極125の側から入射した光は、主にi型半導体層123において吸収されてキャリアが発生し、吸収量受光量に応じた電荷量の信号電荷に変換光電変換される。この光電変換によって発生した信号電荷は、例えばp型半導体層122の側へ蓄積され、光電流として取り出される。本実施の形態では、上記のように、p型半導体層122が信号電荷取り出しのための下部電極として機能する。これは、p型半導体層122が低抵抗の多結晶シリコンよりなることにより、十分に電極として機能させることが可能であるためである。このため、フォトダイオード1では、下部電極を別途設置することが不要である。ここで、図7に、本実施の形態の比較例に係るフォトダイオードフォトダイオード100の断面構成について示す。フォトダイオード100は、本実施の形態のフォトダイオード1と同様、PINフォトダイオードであり、基板101側から順に、p型半導体層103、i型半導体層105およびn型半導体層106が積層されたものである。具体的には、基板101上の選択的な領域にp型半導体層103が設けられ、このp型半導体層103に対向してコンタクトホールH1を有する第1層間絶縁膜104Aが設けられている。第1層間絶縁膜104AのコンタクトホールH1を埋め込むように、p型半導体層103上にはi型半導体層105が設けられており、このi型半導体層105上にn型半導体層106が形成されている。n型半導体層106上および第1層間絶縁膜104A上には、第2層間絶縁膜104Bが設けられており、この第2層間絶縁膜104Bにはn型半導体層106に対向してコンタクトホールH2が形成されている。n型半導体層106上には、そのコンタクトホールH2を介して上部電極107が接続されている。このような構成において、p型半導体層103が多結晶シリコンにより構成され、信号電荷取り出しのための下部電極として機能する。但し、比較例では、p型半導体層103が、基板11上に絶縁膜102を介して設けられており、本実施の形態のように、遮光層120Aを有していない。このような比較例のフォトダイオード100では、上部電極107の側から入射する光Lは、例えばi型半導体層105において吸収され、信号電荷を発生する。ところが、p型半導体層103を構成する多結晶シリコンが透明性を有するために、入射した光Lのうち、i型半導体層105において吸収されなかった一部の光L100は、p型半導体層103を透過した後、基板11等において反射され、迷光となる。一方、他の領域例えば基板11側からp型半導体層103を介して不要な光L101が入射することもある。このような光L100,L101は、ノイズ光となり、例えばフォトダイオード100が光電変換装置の各画素に設けられる場合には、隣接画素間でのクロストークの発生を招く。これに対し、本実施の形態では、p型半導体層122と基板11との間に遮光層120Aが設けられている。これにより、例えば図8に示したように、上部電極125側からの入射光Lのうち、i型半導体層123において吸収されなかった一部の光L100は、p型半導体層122を透過してしまうが、遮光層120Aにおいて遮断されるため、他の領域へ拡散しない。一方、例えば基板11側からp型半導体層122へ向かう光L101についても遮光層120Aにおいて遮断される。よって、p型半導体層122を介した不要光ノイズ光の出入りが抑制される。加えて、遮光層120Aにおいて反射された光がi型半導体層123へ戻って吸収されるため、感度が向上する。また、遮光層120Aを設けることにより、次のようなメリットもある。図9A,Bは、上記比較例に係るフォトダイオード100の断面構造について模式的に示したものである。ここで、p型半導体層103を形成する際には、上述したプロセスと同様、例えばELAにより非晶質シリコンを多結晶化するが、比較例では、このELAの後、膜の一部に微結晶の部分格子欠陥が生じることがある。微結晶部分が存在すると、後の層間絶縁膜104Aをドライエッチングする工程において、その微結晶部分に孔が形成されてしまう。例えば、図9Aに模式的に示したように、p型半導体層103および第1層間絶縁膜102と、基板101の一部とを貫通する孔H100が形成されることがある。このような孔H100が形成された状態で、その上に、i型半導体層105,n型半導体層106および上部電極107が順にCVD法により成膜されると、例えばi型半導体層105にシーム空洞Xが発生する。このように、比較例ではi型半導体層103にシームXが発生するという不具合も生じるが、本実施の形態では、遮光層120Aを有するために、そのようなシームXの発生を抑制することができる。即ち、本実施の形態では、ELAの際に、上述したように、遮光層120Aを利用したレーザ照射を行うことにより、格子欠陥の少ない多結晶シリコンが形成され易くなる。このため、第1層間絶縁膜112A形成時のドライエッチングによる孔の形成が抑制され、これによって上記シームXの発生が抑制される。また、遮光層120Aとトランジスタのゲート電極とを同一工程において形成した場合、チャネル層と同じ結晶粒が揃った結晶が形成されるため、微結晶が混じらないという利点もある。図10に、遮光層120Aを設けた場合と、そうでない場合比較例との各ダイオード特性について示す。このように、暗電流にも大きな違いが生じることがわかる。従って、遮光層120Aを設けることにより、上述のような受光時のノイズ光抑制効果に加え、多結晶シリコンの格子欠陥に起因するシームを抑制でき、暗電流増加を抑制する効果も得られる。以上のように、本実施の形態では、基板11上にP型半導体層122,i型半導体層123およびn型半導体層124を順に積層した構造において、p型半導体層122と基板11との間に遮光層120Aが設けられている。これにより、n型半導体層124から入射した光のうち、i型半導体層123およびp型半導体層122を透過して基板11側へ出射した光を遮断すると共に、基板11側からp型半導体層122へ向かう光を遮断することができる。即ち、p型半導体層122を介した不要光ノイズ光の出入りを抑制することができる。よって、ノイズ光の影響を軽減することが可能となる。次に、上記実施の形態のフォトダイオードの変形例変形例1について説明する。尚、上記実施の形態と同様の構成要素については同一の符号を付し、適宜その説明を省略する。<変形例1>図11は、変形例に係るフォトダイオードフォトダイオード1Aの断面構成を表したものである。フォトダイオード1Aは、上記実施の形態のフォトダイオード1と同様、基板11側から順に、p型半導体層122C、i型半導体層123およびn型半導体層124が積層されたPINフォトダイオードである。具体的には、基板11上の選択的な領域にp型半導体層122Cが設けられ、このp型半導体層122Cに対向してコンタクトホールH1を有する第1層間絶縁膜112Aが設けられている。n型半導体層124上および第1層間絶縁膜112A上には、コンタクトホールH2を有する第2層間絶縁膜112Bが設けられ、n型半導体層124上に、コンタクトホールH2を介して上部電極125が接続されている。そして、p型半導体層122Cと基板11との間には、遮光層120Bが設けられている。但し、本変形例では、p型半導体層122Cが微結晶シリコンにより構成されている。上記実施の形態におけるp型半導体層122が微結晶シリコンであってもよいことは既に述べたが、このように微結晶シリコンを用いた場合、上述の絶縁膜121が不要となり、遮光層120Bを、信号電荷取り出しのための下部電極として機能させることができる。遮光層120Bは、上記実施の形態の遮光層120Aと同様の材料により構成されている。このように、p型半導体層122Cが微結晶シリコンよりなる場合、このp型半導体層122Cを下部電極としての遮光層120B上に設けた構成であってもよい。このような構成であっても、上記実施の形態と同等の効果を得ることができる。<適用例>図12は、上記実施の形態および変形例において説明したフォトダイオードを各画素に用いた光電変換装置光電変換装置2の全体構成を表すものである。光電変換装置2は、例えば、放射線撮像装置に用いられ、これにより、α線、β線、γ線、X線に代表される放射線を、例えばシンチレータによって可視光へ変換後に受光することで、放射線に基づく画像情報を電気信号として取得することができる。この放射線撮像装置は、医療用をはじめ、手荷物検査等のその他の非破壊検査用のX線撮像装置として使用されるものである。また、間接変換型FPDFlatPanelDetectorおよび直接変換型FPDのどちらにも適用可能である。あるいは、光電変換装置2は、例えば光電変換により取得された電気信号に基づいて指やスタイラスなどのタッチの有無を検出可能な、いわゆる光学式のタッチセンサにも用いられる。この光電変換装置は、基板11上に、撮像エリアとしての画素部12を有すると共に、この画素部12の周辺領域に、例えば行走査部13、水平選択部14、列走査部15およびシステム制御部16からなる周辺回路駆動回路を有している。画素部12は、例えば行列状に2次元配置された単位画素P以下、単に画素と記述する場合もあるを有し、単位画素Pは、前述のフォトダイオード1またはフォトダイオード1A,1B、以下同様およびトランジスタ後述のトランジスタTr1~Tr3または111Bを含んでいる。この単位画素Pには、例えば画素行ごとに画素駆動線17具体的には行選択線およびリセット制御線が配線され、画素列ごとに垂直信号線18が配線されている。画素駆動線17は、画素からの信号読み出しのための駆動信号を伝送するものである。画素駆動線17の一端は、行走査部13の各行に対応した出力端に接続されている。本実施の形態では、これらのフォトダイオード1およびトランジスタが、基板11上に並設されており、それらの一部ここでは、絶縁膜121,第1層間絶縁膜112A,第2層間絶縁膜112Bが互いに共通の層となっている。フォトダイオード1の絶縁膜121は、トランジスタ111Bのゲート絶縁膜を兼ねている。これらのフォトダイオード1およびトランジスタ111Bの具体的な構造については後述する。行走査部13は、シフトレジスタやアドレスデコーダ等によって構成され、画素部12の各画素Pを、例えば行単位で駆動する画素駆動部である。行走査部13によって選択走査された画素行の各画素Pから出力される信号は、垂直信号線18の各々を通して水平選択部14に供給される。水平選択部14は、垂直信号線18ごとに設けられたアンプや水平選択スイッチ等によって構成されている。列走査部15は、シフトレジスタやアドレスデコーダ等によって構成され、水平選択部14の各水平選択スイッチを走査しつつ順番に駆動するものである。この列走査部15による選択走査により、垂直信号線18の各々を通して伝送される各画素の信号が順番に水平信号線19に出力され、当該水平信号線19を通して基板11の外部へ伝送される。行走査部13、水平選択部14、列走査部15および水平信号線19からなる回路部分は、基板11上に直に形成されていてもよいし、あるいは外部制御ICに配設されたものであってもよい。また、それらの回路部分は、ケーブル等により接続された他の基板に形成されていてもよい。システム制御部16は、基板11の外部から与えられるクロックや、動作モードを指令するデータなどを受け取り、また、放射線撮像装置1の内部情報などのデータを出力するものである。システム制御部16はさらに、各種のタイミング信号を生成するタイミングジェネレータを有し、当該タイミングジェネレータで生成された各種のタイミング信号を基に行走査部13、水平選択部14および列走査部15などの周辺回路の駆動制御を行う。画素回路画素回路としては、アクティブ駆動方式およびパッシブ駆動方式のいずれのものであってもよい。図13は、アクティブ駆動方式の画素回路画素回路12aの一例である。画素回路12aは、フォトダイオード1と、トランジスタTr1,Tr2,Tr3後述のトランジスタ111Bに相当と、垂直信号線18と、画素駆動線17としての行選択線171およびリセット制御線172とを含むものである。この例では、フォトダイオード1のp側から信号電荷の取り出しがなされるp型半導体層122が蓄積ノードNに接続されている。フォトダイオード1の一端には、例えば端子133を通じて基準電位Vxrefが供給され、他端は蓄積ノードNに接続されている。蓄積ノードNには容量成分136が存在し、フォトダイオード1で発生した信号電荷は蓄積ノードNに蓄積される。尚、フォトダイオード1を蓄積ノードNとグランドGNDとの間に接続した構成としてもよい。トランジスタTr1は、リセットトランジスタであり、参照電位Vrefが与えられる端子137と蓄積ノードNとの間に接続されている。このトランジスタTr1は、リセット信号Vrstに応答してオンすることによって蓄積ノードNの電位を参照電位Vrefにリセットするものである。トランジスタTr2は、読出トランジスタであり、ゲートが蓄積ノードNに、ドレイン側の端子134が電源VDDにそれぞれ接続されている。このトランジスタTr2は、フォトダイオード1で発生した信号電荷をゲートで受け、この信号電荷に応じた信号電圧を出力する。トランジスタTr3は、行選択トランジスタであり、トランジスタTr2のソースと垂直信号線18との間に接続されており、行走査信号Vreadに応答してオンすることにより、トランジスタTr2から出力される信号を垂直信号線18に出力する。このトランジスタTr3については、トランジスタTr2のドレインと電源VDDとの間に接続する構成を採ることも可能である。図14は、パッシブ駆動方式による画素回路画素回路12bの一例である。この例では、単位画素Pが、フォトダイオード1、容量成分138およびトランジスタTr読出し用のトランジスタTr3に相当を含んで構成されている。トランジスタTrは、蓄積ノードNと垂直信号線18との間に接続されており、行走査信号Vreadに応答してオンすることにより、フォトダイオード1における受光量に基づいて蓄積ノードNに蓄積された信号電荷を垂直信号線18へ出力する。この例では、フォトダイオード1のn側から信号電荷の取り出しがなされるn型半導体層124が蓄積ノードNに接続されている。また、図15には、このようなパッシブ駆動方式による画素回路の他の例として、トランジスタTrを直列に2つ接続した、いわゆるダブルゲート構造の例を示す。ここでは、2つのトランジスタTrを直列接続した例を示しているが、トランジスタTrが3つ以上直列に接続された構造であってもよい。尚、トランジスタTrTr3が、上記実施の形態等のトランジスタ111Bに相当する。フォトダイオードおよびトランジスタの断面構成図16は、単位画素Pに配置されたフォトダイオード1およびトランジスタ111Bの断面構成の一例である。但し、この構成例は、上述のパッシブ駆動方式によって駆動されると共に、基板11側からp型半導体層122、i型半導体層123およびn型半導体層124をこの順に積層した構造において、上部のn型半導体層124から信号電荷を取り出す場合の例である。図16に示したように、フォトダイオード1およびトランジスタ111Bにおいて、絶縁膜121、第1層間絶縁膜112Aおよび第2層間絶縁膜112Bが互いに共通の層となっており、また、フォトダイオード1の遮光層120aは、トランジスタ111Bのゲート電極ゲート電極120Bと同層に設けられており、フォトダイオード1の上部電極125が、トランジスタ111Bの配線層128に電気的に接続されている。トランジスタ111Bは、例えば電界効果トランジスタFET:Fieldeffecttransistorである。このトランジスタ111Bでは、基板11上の選択的な領域にゲート電極120が設けられ、このゲート電極120上に、ゲート絶縁膜としての絶縁膜121が形成されている。絶縁膜121上に半導体層126が形成されており、この半導体層126は、チャネル領域と126aと、LDD126bと、n領域またはp領域126cを有している。半導体層126は、例えば多結晶シリコン、微結晶シリコンまたは非晶質シリコンにより構成され、望ましくは低温多結晶シリコンLTPS:LowtemperaturePolySiliconにより構成されている。あるいは、酸化インジウムガリウム亜鉛InGaZnOまたは酸化亜鉛ZnO等の酸化物半導体により構成されていてもよい。このような半導体層126上に設けられた第1層間絶縁膜112Aには、読出し用の信号線や各種の配線に接続された配線層128ソース電極またはドレイン電極が例えばTi、Al、Mo、W、Cr等によって形成されている。尚、図16では、トランジスタ111Bは1つだけ図示されているが、上記図15の回路例に対応する構造例として、2つまたは3つ以上でもよいのトランジスタ111Bを、例えば基板11上に並設させた構造であってもよい。また、トランジスタ111Bにおいて、ゲート電極の数は必ずしも1つである必要はない。例えば縦方向厚み方向に2つのゲート電極が設けられた、いわゆるデュアルゲート構造となっていてもよい。このように、フォトダイオード1がトランジスタ111Bと基板11上に並設される場合には、トランジスタ111Bのゲート絶縁膜を利用して絶縁膜121を設けてもよい。また、ゲート電極120と遮光層120Aとを同層に設けることにより、これらを同一のプロセスにおいて一括して形成することができる。ここで、遮光層120Aとしては、上述したように、遮光性能を有し、高融点材料であることが望ましいが、このような材料のうち更にゲート電極120としても好適なモリブデンを用いることができる。尚、遮光層120Aとゲート電極層120Bとを同層に設ける場合には、遮光層120Aが、ゲート電極層120と電気的に分離され、トランジスタ111Bを避けた領域に設けられていることが望ましい。上記のような光電変換装置2では、各画素に、遮光層120Aを有するフォトダイオード1が設けられていることにより、例えば隣接画素間におけるクロストークの発生を抑制できる。従って、例えば放射線撮像装置では、解像度の低下など撮影画質の劣化を抑制可能となる。また、タッチセンサでは、誤検出を抑制することができる。<変形例2>上記のように、光電変換装置において、フォトダイオード1とトランジスタ111Bが並設されている場合、遮光層遮光層120Dは、必ずしもゲート電極120と同層に設けられる必要はなく、別層に設けられていてもよい。具体的には、図17に示したようにゲート電極120よりも下層に遮光層120Dが設けられていてもよい。この場合、例えば、基板11上の全面に渡って遮光層120Dが配設され、この遮光層120D上に、絶縁膜129を介してゲート電極120が設けられている。尚、ここでも、上述のパッシブ駆動方式の場合の一例を示す。本変形例のように、ゲート電極120と遮光層120Dとが互いに異なる層に設けられている場合には、遮光層120Dはトランジスタ111Bの設置箇所に拘らず、基板11の全面に渡って配設可能である。これにより、より効果的にノイズ光を遮断することができる。<変形例3>図18は、変形例3に係るフォトダイオード1およびトランジスタ111Bの断面構成の一例を表したものである。図19は、その画素回路の一例である。本変形例では、p型半導体層122が信号電荷を蓄積するノードに接続されており、信号の取り出しを下部p型半導体層122側から行う。このように、p型半導体層122が配線層131を介してトラジスタ111Bの半導体層126へ接続され、n型半導体層124は、上部電極125および電極130を介して電源線175図18には図示せずに接続されている。尚、この場合、電源線175を正電位例えば1V、垂直信号線18を0Vにそれぞれ保持して使用する。<変形例4>図20は、変形例4に係るフォトダイオード1およびトランジスタ111Bの断面構成の一例を表したものである。上記適用例では、フォトダイオード1を、基板11側から順にp型半導体層122、i型半導体層123およびn型半導体層124を積層した構造としたが、図20に示したように、基板11側から、n型半導体層132、i型半導体層123およびp型半導体層135の順に積層してもよい。また、この積層構造において、n型半導体層132側から信号取り出しを行う場合、n型半導体層132が多結晶シリコンまたは微結晶シリコンから構成され、トランジスタ111Bの半導体層126具体的にはn領域126cに接続されている。尚、n型半導体層132と、半導体層126とを接続する際には、上記変形例3のような配線層の設けなくとも、それらが直に接するように形成されていればよい。一方、p型半導体層135は、上部電極125および電極130を介して電源線175図18には図示せずに接続されている。尚、本変形例では、n型半導体層132が本開示における第1の半導体層の一具体例、p型半導体層135が第2の半導体層の一具体例、i型半導体層123が第3の半導体層の一具体例にそれぞれ相当する。以上、実施の形態および変形例を挙げて説明したが、本開示内容は上記実施の形態等に限定されるものではなく、種々変形可能である。例えば、上記適用例では、センサー基板10において、フォトダイオード1とトランジスタ111Bとが並設された構成を例示したが、これに限定されず、例えば基板11上にトランジスタ111Bおよびフォトダイオード1がこの順に積層された構成であってもよい。また、本開示の放射線撮像装置は、上記実施の形態で説明した各構成要素を全て備えている必要はなく、また逆に他の層を備えていてもよい。尚、本開示の光電変換素子および光電変換装置は、以下の1~16に記載したような構成を有してもいてもよい。1基板上に設けられた第1導電型の第1の半導体層と、前記第1の半導体層よりも上層に設けられた第2導電型の第2の半導体層と、前記第1および第2の半導体層間に設けられ、前記第1および第2の半導体層よりも低い導電性を示す第3の半導体層と、前記基板と前記第1の半導体層との間に配設された遮光層とを備えた光電変換素子。2前記第1の半導体層が信号電荷を蓄積するノードに接続されている上記に記載の光電変換素子。3前記第2の半導体層が信号電荷を蓄積するノードに接続されている上記に記載の光電変換素子。4前記第1の半導体層は多結晶シリコンよりなる上記に記載の光電変換素子。5前記第1の半導体層が前記基板上の選択的な領域に設けられ、前記遮光層は、少なくとも前記第1の半導体層に対向する領域に設けられている上記~のいずれかに記載の光電変換素子。6前記第1の半導体層と前記遮光層との間に絶縁膜を備えた上記~のいずれかに記載の光電変換素子。7前記基板上にトランジスタを備え、前記絶縁膜は、前記トランジスタのゲート絶縁膜を兼ねている上記~のいずれかに記載の光電変換素子。8前記基板上にトランジスタを備え、前記遮光層は、前記トランジスタのゲート電極と同層に設けられている上記~のいずれかに記載の光電変換素子。9前記遮光層は、前記ゲート電極と同一材料により構成されている上記またはに記載の光電変換素子。10前記基板上にトランジスタを備え、前記遮光層は、前記トランジスタのゲート電極とは別層に設けられている上記~のいずれかに記載の光電変換素子。11前記絶縁膜は、前記トランジスタのゲート電極よりも下層に設けられ、前記遮光層は、前記絶縁膜と前記基板との間において、前記基板上の全面に渡って設けられている上記のいずれかに記載の光電変換素子。12前記遮光層は、前記第1の半導体層と同電位に保持されている上記~のいずれかに記載の光電変換素子。13前記遮光層は、高融点材料により構成されている上記~のいずれかに記載の光電変換素子。14前記第1の半導体層が前記基板上の選択的な領域に設けられ、前記基板および前記第1の半導体層上に設けられると共に、前記第1の半導体層に対向してコンタクトホールを有する層間絶縁膜を備え、かつ前記遮光層の設置面積は、前記コンタクトホールの前記第1の半導体層側の開口面積と同等かそれ以上である上記~のいずれかに記載の光電変換素子。15前記第1の半導体層は微結晶シリコンよりなる上記~のいずれかに記載の光電変換素子。16PINフォトダイオードである上記~のいずれかに記載の光電変換素子。"