"1以上のプロセッシングコアを有するコンピュータシステムにおいて、メモリインターコネクト及び入出力IOインターコネクトが、1以上のIOデバイスにIOインターフェースを提供する段階と、ターゲットリソースにアクセスするべくイニシエータデバイスによって開始されるトランザクションが、前記イニシエータデバイスと関連付けられるアクセス権を規定するセキュリティ属性を含み、前記セキュリティ属性が前記ターゲットリソースについて規定されるアクセスポリシーに対して評価される、セキュアなアクセスメカニズムを有効にする段階と、前記アクセスポリシーによって前記イニシエータデバイスが前記ターゲットリソースへアクセスすることが許可されることを、前記セキュリティ属性が示す場合には、前記トランザクションを処理することを許可する段階とを備え、前記プロセッシングコア及びメモリリソースが、前記メモリインターコネクトを介してアクセスされ、前記IOインターコネクトは、メモリインターフェースのコンポーネントに連結される方法。前記コンピュータシステム内でトランザクションが開始されることに応答して、セキュリティポリシーを生成するシステムハードウェアを採用する段階を更に備える請求項1に記載の方法。アクセスポリシーが、読み出し及び書き込みポリシーレジスタを介して有効にされる請求項1又は2に記載の方法。アクセスポリシーデータへのアクセスを制御する1つの信頼できるエンティティを採用する段階を更に備える請求項1から3の何れか一項に記載の方法。前記メモリインターコネクトは、メモリコヒーレンシを採用するメモリファブリックを有する請求項1から4の何れか一項に記載の方法。前記IOインターコネクトは、IOファブリックを有する請求項1から5の何れか一項に記載の方法。前記コンピュータシステムは、前記メモリインターコネクトを有するメモリファブリック、及び、前記IOインターコネクトを有するIOファブリックを備えるシステムオンチップSoCを含む請求項1から5の何れか一項に記載の方法。アクセスロールに関連付けられたアクセス権を規定する当該アクセスロールを、前記システム内の前記イニシエータデバイスにそれぞれ割り当てることにより、前記セキュアなアクセスメカニズムを有効にする段階を更に備え、所定のイニシエータデバイスによって開始されるトランザクションと共に提供される前記セキュリティ属性は、前記イニシエータデバイスと関連付けられた前記アクセスロールを特定する情報を含む請求項1から7の何れか一項に記載の方法。前記メモリインターフェースのコンポーネント及び前記IOインターフェースのコンポーネントのうちの少なくとも1つが、第1プロトコルを採用し、前記コンピュータシステムは、第2プロトコルを採用するインターフェースコンポーネントを有し、前記方法は更に、前記第1プロトコルと前記第2プロトコルの間でセキュリティ属性をマッピングする段階を更に備える請求項1から8の何れか一項に記載の方法。メモリが動作可能に連結されてもよいメモリインターフェースを有するメモリファブリックと、前記メモリファブリックに動作可能に連結される1以上のプロセッシングコアと、複数の入出力IOデバイスに対するインターフェースを有し、インターフェースを介して前記メモリファブリックに動作可能に連結されるIOファブリックと、システムオンチップSoC内のターゲットリソースにアクセスするべく、イニシエータデバイスによって開始されるトランザクションと関連付けられたリソースアクセスリクエストが、前記イニシエータデバイスと関連付けられたアクセス権を規定するセキュリティ属性を含み、前記トランザクションが許可されているかを判断するべく、前記ターゲットリソースに対して規定されたアクセスポリシーに対して前記セキュリティ属性が評価される、セキュアなアクセスメカニズムとを備え、前記イニシエータデバイスは、前記システムオンチップ内の内部デバイス及び前記システムオンチップのインターフェースに動作可能に連結されるIOデバイスを含む、前記システムオンチップを介してトランザクションを開始できるデバイスを含み、ターゲットリソースは、前記システムオンチップ内に含まれるメモリリソース及びレジスタリソース、前記メモリファブリック及び前記IOファブリックと連結されたメモリ、及び、前記IOデバイスを介してアクセス可能なメモリリソース及びレジスタリソースを含むシステムオンチップ。トランザクションに関連付けられたセキュリティ属性に基づいて、ターゲットリソースへの読み出し又は書き込みアクセスを伴う前記トランザクションが許可されているかを判断するのに使用される、読み出し及び書き込み許可データを格納する読み出し及び書き込みポリシーレジスタを更に備える請求項10に記載のシステムオンチップ。前記読み出し及び書き込みポリシーレジスタを設定することが許される信頼できるエンティティを特定するデータを格納する制御ポリシーレジスタを更に備える請求項11に記載のシステムオンチップ。前記システムオンチップを介してターゲットリソースにアクセスすることを伴うイニシエータデバイスによって開始されるトランザクションそれぞれについて、セキュリティ属性を生成するハードウェアベースのメカニズムを更に備える請求項10から12の何れか一項に記載のシステムオンチップ。前記メモリファブリック及び前記IOファブリックは、第1プロトコルを採用し、前記システムオンチップは、第2プロトコルを採用し、対応するインターフェース又はブリッジを介して、前記メモリファブリック又は前記IOファブリックのうちの1つに連結されるバスと、前記第1プロトコルと前記第2プロトコルとの間で、セキュリティ属性情報をマッピングするマッピングメカニズムとを更に備える請求項10から13の何れか一項に記載のシステムオンチップ。アクセス権が対応するロールと関連付けられ、イニシエータデバイスそれぞれにアクセスロールが割り当てられ、前記イニシエータデバイスと関連付けられた前記アクセスロールが、当該イニシエータデバイスによって開始されるトランザクションと関連付けられたセキュリティ属性によって特定されてもよい、ロールベースのアクセススキームを、前記セキュアなアクセスメカニズムが採用する請求項10から14の何れか一項に記載のシステムオンチップ。メモリインターフェース及びコアインターフェースを含むメモリファブリック、及び、インターフェースを介して前記メモリファブリックと動作可能に連結される入出力I/Oファブリックを有するシステムオンチップSoCと、前記メモリインターフェースを介して前記メモリファブリックと動作可能に連結されるメモリと、前記IOファブリックに動作可能に連結される複数のIOデバイスとを備えるコンピュータシステムであって、前記コアインターフェースを介して1以上のプロセッシングコアが前記メモリファブリックに動作可能に連結され、前記システムオンチップは更に、前記システムオンチップ内のターゲットリソースにアクセスするべく、イニシエータデバイスによって開始されるトランザクションと関連付けられるリソースアクセスリクエストが、前記イニシエータデバイスと関連付けられるアクセス権を規定するセキュリティ属性を含み、前記トランザクションが許可されるかを判断するべく、前記ターゲットリソースに対して規定されたアクセスポリシーに対して前記セキュリティ属性が評価される、セキュアなアクセスメカニズムを有し、前記イニシエータデバイスは、前記システムオンチップ内の内部デバイス及び前記IOファブリックにインターフェース接続するIOデバイスを含む、前記システムオンチップを介してトランザクションを開始できるデバイスを含み、前記ターゲットリソースは、前記システムオンチップ内に含まれるメモリリソース及びレジスタリソース、前記メモリファブリック及び前記IOファブリックと連結されたメモリ、及び、前記IOデバイスを介してアクセス可能なメモリリソース及びレジスタリソースを含むコンピュータシステム。前記メモリファブリック及び前記IOファブリックは、第1プロトコルを採用し、前記システムは、第2プロトコルを採用し、ブリッジを介して前記IOファブリックと動作可能に連結されるバスと、前記第1プロトコルと前記第2プロトコルとの間で、セキュリティ属性データをマッピングする前記ブリッジ内のマッパとを更に備える請求項16に記載のコンピュータシステム。前記コンピュータシステム内のイニシエータデバイスによって開始されるトランザクションそれぞれについてセキュリティ属性を生成するハードウェアベースのメカニズムを更に備える請求項16又は17に記載のコンピュータシステム。アクセスポリシーを有効にするのに使用されるデータを格納する1以上の読み出し及び書き込みポリシーレジスタを更に備える請求項16から18の何れか一項に記載のコンピュータシステム。前記セキュリティ属性は、システムハードウェアによって自動的に生成され、変更されない請求項16から19の何れか一項に記載のコンピュータシステム。リソースアクセス制御を実行する方法及び装置の実施形態について以下に記載する。以下の詳細な説明では、本発明を理解するために多くの詳細事項が記される。しかしながら、これら詳細事項のうちの1以上、その他の方法、構成要素、材料等がなくとも本発明を実施可能であることは、当業者にとって明らかである。また、本発明を不明瞭にしない目的から、他の場合においては、周知の構造、材料又はオペレーション等の詳細な説明を省略している。本明細書において、本発明の一実施形態又はある実施形態とは、実施形態に関連する特定の特徴、構造及び特性が、少なくとも本発明の実施形態の一つに含まれていることを意味する。したがって、本明細書中の様々な箇所で使用されている一実施形態において又はある実施形態においてという表現は、必ずしも同一の実施形態を示していない。更に、特定の特徴、構造又は特性を、1以上の実施形態において任意の好適な態様で組み合わせてもよい。システムオンチップSoC100の例に対応するアーキテクチャが図1に示されている。SoC100は、それぞれメモリファブリック106に連結されたローカルキャッシュ104を有する1以上のプロセッサコア102を備える。SoC100はまた、メモリ110に連結される1以上のアクセラレータ108を備え、メモリ110は、コアインターフェース112を介してメモリファブリック106に連結される。メモリファブリック106は、メモリインターフェース114及びサウスフェーシングインターフェース116を有する。メモリインターフェース114は、ダイナミックランダムアクセスメモリDRAM118との通信を提供する。サウスフェーシングインターフェース116は、メモリファブリックとIOファブリック120との間の相互接続を提供する。IOファブリック120は、それぞれメモリ126及び128に連結されているデバイス122及び124で例示されている様々なIOデバイスとの入力/出力I/O通信をサポートする。IOファブリック120はまた、スタティックランダムアクセスメモリSRAM130と、残りのシステム構成要素との間のインターフェースも提供する。SoC100が動作する間、様々なシステム構成要素が、そのほかの構成要素/デバイスによって提供される/保持されるSoCアセットにアクセスしてもよい。例えば、プロセッサ102は、それぞれ通信経路デバイス132、134、136、138、140及び142で示されているように、DRAM118、アクセラレータ108、メモリ110、デバイス124、メモリ128及びSRM130にアクセスしてもよい。同様に、通信経路144、146、148、150及び152で示されるように、デバイス及びメモリリソースのようなその他のアセットに、様々なIOデバイスがアクセスしてもよい。プロセスコア、アクセラレータ及びデバイスは、互いに通信を行って、SoC100が扱うワークロードを処理する。コア、アクセラレータ及びデバイスと関連付けられたメモリ及び記憶リソース、並びに、DRAM118、SRAM130等の共有メモリリソースにアクセスすることにより、通信を一部、簡易にすることができる。このような、システムリソースアクセス要求を開始する構成要素は、本明細書では、イニシエータinitiatorと称される。図1のアーキテクチャに示されるように、プロセッサコア102及びアクセラレータ108のようなイニシエータの一部は、SoC100に組み込まれた内部構成要素を含み、IOデバイス122及び124のようなそのほかのイニシエータは、特定の機能に応じて、SoCの内部に又は外部に構成されてもよい。SoCの外部に構成されるものとして、SoC内の内部又は外部のイニシエータを介して、内部又は外部リソースにアクセスしてもよいソフトウェア及びファームウェアエンティティがある。このように、信頼性が異なるワークロードが、同時に実行される場合がある。SoC100は、コンフィギュレーションレジスタ、レンジレジスタ等のハードウェアアセット及びハードウェアを備え、これらを、認証されていないアクセスから守る必要がある。現在、このようなデータ及びハードウェアアセットへのアクセスの制御は、アドホックで及び断片的な態様で、SoCの特定の設計者によって各SoCに対して行われている。このように、SoCファブリックにおける総合的なサポート、及び、イニシエータの優先順位を一義的に決定するインターフェースが存在しなかった。近年、SoCアーキテクチャが進化し、内部例えば、メモリファブリック106を介して及び外部例えば、IOファブリック120を介してメモリリソースの両方にわたる一貫性をサポートするメモリ及びIOファブリックが導入された。これは、メモリアクセス及びコヒーレンシ一貫性フレームワークを通じて簡易化できる。ある実施形態では、このフレームワークは、一貫性を保った態様でリソースへの安全なアクセスをサポートするべく、SoCアーキテクチャ全体にわたって実装されてもよくユニフォームアクセス制御アーキテクチャを規定するのに使用される。一実施形態において、メモリファブリック106及びIOファブリック120は、インテル登録商標クイックパスインターコネクトQPIフレームワークを採用する。一般的に、メモリファブリック及びIOファブリックはそれぞれ、対応する制御ロジックとのインターコネクトを備え、インターコネクトに接続されたデバイスとリソース間のトランザクションを簡易にしている。一実施形態において、セキュリティ属性が、サブジェクト/イニシエータに割り当てられ、イニシエータのアクセス権すなわち、読み出し、書き込み、アクセス不可等を決定するのに使用される。このイニシエータのセキュリティ属性、すなわち、SAIは、アクセスの決定を行うのに使用されるイニシエータの不変の特性を表している。一実施形態において、これらセキュリティ属性は、SoCハードウェアによって生成され、この属性が全てのトランザクションに付加される。一実施形態において、ポリシーを実装するのに、読み出し及び書き込みアクセスポリシーレジスタが採用される。更に、一実施形態において、どのエンティティが、読み出し及び書き込みポリシーレジスタを設定できるかを決定するのに、制御ポリシーレジスタが採用される。図2には、SAIベースのセキュリティスキームの実装例の概略が示されている。この例では、イニシエータI0,I1,...Inが、オブジェクトO0,O1,...Onにアクセスする例が示されている。メモリファブリック106に連結されたオブジェクトへのアクセスすなわち、ファブリックベースのアクセスに対するアクセス制御は、メモリファブリック読み出し及び書き込みポリシーレジスタ200及び202によって提供される。同様に、IOデバイスのような外部ターゲットすなわち、ターゲットベースのアクセスにアクセスするためのアクセス制御は、読み出し及び書き込みポリシーレジスタ200及び202によって提供される。図2の例では、サブジェクトS0が、メモリファブリック106に連結されたオブジェクトO0図示せずへの読み出しアクセスを実行したいと望む。イニシエータI0,I1,...Inにはそれぞれ、関連付けられたポリシーレジスタを介してSAIセキュリティスキームによって有効とされる、各イニシエータのアクセス権を規定する一連のセキュリティ属性SAが割り当てられる。サブジェクトに適用可能な一連のセキュリティ属性SAを有効にする情報は、以下に詳細に説明するように、サブジェクトによって送信されるアクセスメッセージと共に転送される。ポリシーレジスタは、対応するオブジェクトへのアクセスを安全に制御するセキュリティ属性データを格納する。イニシエータサブジェクトのセキュリティ属性が、オブジェクトへアクセスするためのセキュリティ属性と一致する場合には、トランザクションを実行することが許可される。反対に、イニシエータサブジェクトが、適切なセキュリティ属性を有さない場合アクセスメッセージと共に転送されるSAI情報を介して特定される、トランザクションは拒否され、対応するメッセージがイニシエータサブジェクトに戻される。[アクセスコントロールアーキテクチャ]上記したように、イニシエータのセキュリティ属性SAIという言葉は、アクセスの決定に使用されるサブジェクト又はイニシエータの不変な特性を表すべく規定される。一実施形態において、これら属性は、ハードウェアエンティティによって生成され、対応するサブジェクト又はイニシエータによって開始されるトランザクション毎に添付される。ソースIDとは異なり、SAIは、ブリッジで変換されず、ポリシーが適用される時点まで維持される。ポリシーレジスタは、アセットへの読み出し及び書き込みアクセスのためのポリシーを規定し、このようなポリシーを設定又は更新できるエンティティは制限される。一実施形態において、アクセス制御アーキテクチャは、次のような構成要素から構成される:SAI、SAIジェネレータ、SAIマッパ、読み出しポリシーレジスタ、書き込みポリシーレジスタ及び制御ポリシーレジスタ。一実施形態では、外部ポートにおいてSAIを有効にするのにラッパwrapperを使用して、アクセスが適切に特性化されるのを確かにする。[SAI]イニシエータのセキュリティ属性、すなわち、SAIは、SoCプラットフォーム内のターゲットへのアクセスを決定するのにチェックされるイニシエータ及びサブジェクトの変更されない特性を表す。一実施形態では、このような特性として、ロールrole:役割、デバイスモード及びシステムモードが含まれる。イニシエータは、これら特性の任意の組み合わせを有してもよい。1つのロールが、同様な権限を有するサブジェクト/イニシエータのグループに割り当てられる。ロールは定性的なものであり、SoC設計者によって割り当てられる。一実施形態において、サブジェクト/イニシエータへのロールのマッピングは、以下のうちの任意のものであってもよい。R[0..n]→S[0..n]:サブジェクト/イニシエータがそれぞれ、固有のロールを有する。R[0]→S[0..n]:複数のサブジェクト/イニシエータが同一の役割の元でグループ化される。R[0..n]→S[0]:複数の役割が、同じサブジェクト/イニシエータに割り当てられる。デバイスモードは動的であり、デバイスの現在の内部モードをキャプチャする。例えば、このモードは、セキュアモード又は通常モードであってもよい。システムモードは、動的であり、プロセッサコアによって駆動されるモードを示す。一実施形態において、プロセッサコアは、インテル32又は64ビットアーキテクチャに基づく、IAコア当技術分野ではIAとして知られているである。例えば、システムモードは、SMMシステム管理モード又はセキュアモードにあってもよい。また、マルチスレッドイニシエータの場合、現在のスレッドを示すためのコンテキスト属性が規定され、これらの属性は、SAIを伴う。[SAIジェネレータ]SAIは、SoCハードウェアによって生成されたエンコーディングであり、ロールRole、デバイスDevice及びシステムモードSystemModeを含む入力パラメータを有する関数によって生成される。SAIの解釈は、SoCそれぞれに固有のものであり、SoC設計者によって規定される。実装の一例として、7ビットSAIエンコーディングの例の場合、ビット6に1が設定されると、プロセッサコアによるアクセスを示す。ビット6に0が設定されると、ビット5から0を、デバイスアクセスのエンコーディングに使用することができる。例えば、1000001bは、IAコアアクセスを表し、0010000bはデバイスアクセスを表す。無論、これは一例に過ぎず、SAIエンコーディングに使用されるビットの数及びフォーマットは、設計者によって設定されてもよい。[SAIマッパ]一部のSoCにおけるI/Oデバイスは、非ベンダファブリックすなわち、SoCのベンダのものではない又はレガシーベンダファブリックに接続される。例えば、一部のSoCは、OCPオープンコアプロトコル、AMBAアドバンストマイクロコントローラバスアーキテクチャ、IOSFインテルオンチップシステムファブリック又はその他の独自のバスプロトコルを組み込んでもよい。SAIマッパは、セキュリティ属性、又は、SoCベンダの標準ファブリックにおけるエージェントによって生成されるトランザクションに添付されるSAIを、SoC固有のデバイスドメイン例えば、OCPドメインに変換可能なセキュリティ属性へとマッピングする。同様に、非ベンダファブリックにおけるデバイスによって生成されたアップストリームトランザクションについて、デバイスによって生成されたセキュリティ属性を、メモリ/コヒーレンシ及びIOSFドメインに変換可能なSAIに変換する必要がある。典型的には、これらマッパは、1つのファブリックプロトコルを別のプロトコルへとマッピングするブリッジに実装される。ある実施形態では、このようなマッパは、ハードウェアにセキュアな態様でマッピングされ、操作不可能である。SAIマッパの実装例が、図5に示されている。この例では、OCP、AMBA、IOSFのような非ベンダ又はレガシーベンダバス500が、ブリッジ502を介して、IOファブリック120に連結されている。メモリ506を伴う1以上のデバイス504が、バス500と連結されており、これらのデバイスへのアクセスは、バス502によって実装されるプロトコルに従う。一方、SoC100におけるメモリファブリック106及びIOファブリック120に接続されたアセット及びリソースにアクセスするトランザクションに対して、異なるプロトコルが実装される。バス500及びSoC100に接続されたデバイス間のトランザクションを簡易にするべく、ブリッジ502は、SAIマッパ508を採用して、2つのプロトコル間のSAIデータをマッピングする。[読み出し及び書き込みポリシーレジスタ]読み出し及び書き込みポリシーレジスタは、SoC設計者によって各イニシエータについて規定される読み出し及び書き込み許可を含む。トランザクションを伴うSAIは、ポリシーレジスタに対してインデックスとして機能する。一例として、一実施形態では、32ビット読み出し及び書き込みポリシーレジスタが、メモリファブリックに規定される。図3には、一対の読み出し及び書き込みポリシーレジスタ300及び302が示されており、ここで、1はアクセスが許可されることを示し、0はアクセスが拒否されることを示す。一般的に、SAI幅は、nビットである。nの値は、世代毎に異なってもよく、製品間で異なってもよい。一実施形態において、エンコーディング空間は、2^n-1であり、nビットのうちの1つが、コア対デバイスエンコーディングを差別化するのに使用される。32ビットレジスタを使用したのは一例に過ぎず、実際のエンコーディングは通常、製品固有のものとなる。SAIのイニシエータへの割り当ては、製品毎に柔軟に行われる。例えば、イニシエータ毎に1つのSAIが存在してもよいし、イニシエータ毎に複数のSAIが存在してもよいし、複数のイニシエータを1つのSAIにグループ化してもよい。前述の例では、32ビットレジスタを使用したビットベクトルを採用していいたが、これは、読み出し及び書き込みの許可を有効にする一技術に過ぎない。長い又は短いビットベクトルを採用したスキーム、1以上のレジスタを使用して実装される許可ルールの階層を含むメカニズム、又は、同類記憶メカニズムanalogousstoragemechanism、を含むその他の技術を採用してもよく、その他の様々な許可ロジックがハードウェア、マイクロコード、ファームウェア等を介して実装されてもよい。[制御ポリシーレジスタ]制御ポリシーレジスタの制御は、読み出し及び書き込みポリシーレジスタを設定することが許可される信頼できるエンティティを規定する。制御ポリシーレジスタは、自己参照レジスタであり、制御ポリシーレジスタに規定されるSAIは、読み出し及び書き込みレジスタポリシーを修正する及び制御ポリシーレジスタのコンテンツを上書きすることが許可される。制御ポリシーレジスタを設定するのに、1つの信頼性の高いエンティティを許可することにより、その他のエージェント全てに対してポリシーレジスタへのアクセスがロックされる実装となる。制御ポリシーレジスタ内のSAIにより特定されるエンティティは、電源投入/リセット時に読み込まれた初期値を超えて、ポリシーレジスタを設定することができる複数のエージェントのセットに拡張することを選択してもよく、又は、信頼できるエンティティが、制御ポリシーレジスタに0を書き込んで、次のシステムリセット/電源投入までロックしてもよい。このように、SoCの設計者にとっては、次のリセットまでポリシーレジスタをロックダウンすることを実装できる、又は、実行時に信頼できるエンティティによってポリシーを更新させることができる、という柔軟性が与えられる。32ビット制御ポリシーレジスタ400の例が、図4に示されている。図6には、メモリへのデバイスアクセスを安全に実行する一例が示されている。この例では、デバイス122は、DRAM118にアクセスするトランザクション例えば、読み出し又は書き込みを開始する。I/Oブリッジ152において、適切なSAIがブリッジハードウェアを介して生成され、これらSAIが、本例では、メモリファブリック106内のポリシーレジスタ156である適用可能なセキュリティエンティティに到達するまで、トランザクションメッセージと共にインターフェースを越えて転送される。ポリシーレジスタ156では、トランザクションの種類、例えば、読み出し又は書き込みに応じて、適用可能なポリシーレジスタについて、SAIがチェックされ評価される。上記で開示されたSAIの安全なセキュアなアクセス実行スキームは、現在の方法に対して、多くの利点を提供する。本スキームによれば、SoC設計全体にわたって一貫性を有するように採用可能なSAIジェネレータ、SAIマッパ、ポリシーレジスタ等の均一アクセス制御構成要素を規定する。スキームは、均一な態様でSoCファブリックに適用される。トランザクションの各々と、変化しない属性であるSAIを関連付けることにより、このような利点を得ることができる。トランザクションメッセージの既存のフォーマット内のSAIデータを転送することにより、QPIのような既存のインターコネクトフレームワーク内で、更なるアクセスセキュリティ対策をサポートすることができる。SoCは、メモリ、単一コアレジスタ、I/OデバイスのようなSoCアセットをターゲットとする全てのイニシエータによって生成されるトランザクションに対するアクセス制御を実行するべく、SAI情報を利用することができる。SAIを利用して、特定のI/Oデバイスがメモリ領域に独占的にアクセスすることを可能にする、又は、プロセッサが特定のモードで動作している時にSoCアセットへの独占的なアクセスを可能にすることができる。アクセス制御アーキテクチャは、一貫性を有するモジュールのフレームワーク内で、全てのアクセス制御決定を評価することが可能となる有力で新規な理論的枠組みである。複数のインターコネクトにわたって一貫性を持ってSAI情報を使用することにより、イニシエータのセキュリティロールが、トランザクションをバッファするマイクロアーキテクチャ構造全てにわたって即時に利用可能となることから、アクセス制御アサーションの設計、デバッグ及び検証を簡単に行うことができる。本発明の例示された実施形態の上記の記載及び要約書の記載は、開示された形態に厳密に限定することを意図していない。本発明の特定の実施形態及び実施例は、例示するために記載されており、本発明の範囲内において様々な等価な変更が可能であり、そのような変更は当業者であれば認識できる。このような変更は、上記の詳細な説明に沿って行うことができる。添付の特許請求の範囲で使用されている言葉は、本発明を、明細書及び図面に開示された特定の実施形態に限定すると解釈されるべきではない。確立された特許請求の範囲の解釈に従って、添付の特許請求の範囲によって本発明の範囲が決定されるべきである。"