トランジスタと、電流源と、前記トランジスタのドレインと前記電流源とを電気的に接続する配線と、前記トランジスタのゲート電位を保持する容量素子と、前記配線の電位が、設定された範囲を超えたとき、前記配線の電位を前記設定された範囲内の電位にする手段と、を有することを特徴とする半導体装置。このように、電流入力型の回路では信号として電流を用いる。そして定常状態になったところで信号の書き込みが完了する。ここで、電流を供給する配線にノイズがのることがある。その場合、ノイズがのった箇所での電位が大きく変動してしまう。そして、電流源を用いて信号を入力しているため、ノイズなどにより電位が大きく変動してしまった場合、本来の電位に戻るまでには、多くの時間が必要となってしまうため、定常状態になるまでにも多くの時間が必要となってしまう。通常のように正常に動作させている場合には、電流を供給する配線では、ある範囲の電位を持つことが予想できる。したがって、ノイズなどにより電位がその範囲を超えてしまった場合には、信号を供給する電流源以外のところから、電流を供給し、素早く正常の範囲に戻れるようにする。それにより、信号の書き込み時間が長くなってしまうことを防止する。本発明の第1の構成は、トランジスタと、電流源と、トランジスタのドレイン端子と電流源とを接続する配線と、トランジスタのゲート電位を保持する容量素子と、配線の電位が、設定された範囲を超えたとき、前記配線の電位を前記設定された範囲内の電位にする手段と、を有することを特徴とする半導体装置である。本発明の第2の構成は、トランジスタと、電流源と、トランジスタのソース端子と電流源とを接続する配線と、トランジスタのゲートソース間電圧を保持する容量素子と、配線の電位が、設定された範囲を超えたとき、前記配線の電位を前記設定された範囲内の電位にする手段と、を有することを特徴とする半導体装置である。本発明の第3の構成は、トランジスタと、電流源と、トランジスタのドレイン端子と電流源の一方の端子との間に接続されている配線と、一方の端子がトランジスタのゲート端子に接続され、他方の端子がトランジスタのソース端子と等電位の電源線に接続されている容量素子と、トランジスタのゲート端子とドレイン端子間に接続されているスイッチと、配線に一方の端子が接続され、他方の端子が第1の電源線に接続されている第1の整流素子と、配線に一方の端子が接続され、他方の端子が第2の電源線に接続されている第2の整流素子と、を有し、配線の電位が、設定された範囲を超えたとき、配線の電位が設定された範囲内の電位になるまで、第1の整流素子又は第2の整流素子に電流が流れることを特徴とする半導体装置である。本発明の第4の構成は、上記第3の構成において、第1の電源線の電位は第2の電源線の電位よりも高いことを特徴とする半導体装置である。本発明の第5の構成は、上記第4の構成において、設定された範囲とは、第2の電源線の電位から第1の電源線の電位までの範囲であることを特徴とする半導体装置である。本発明の第6の構成は、トランジスタと、電流源と、配線と、容量素子と、スイッチと、第1の整流素子と、第2の整流素子と、を有し、電流源とトランジスタのドレイン端子とは、配線により接続され、トランジスタのゲート端子には、容量素子の一方の電極が接続され、トランジスタのゲート端子とドレイン端子はスイッチを介して接続され、第1の整流素子は、一方の端子が第1の電源線に接続され、他方の端子が配線に接続され、第2の整流素子は、一方の端子が第2の電源線に接続され、他方の端子が配線に接続され、第1の整流素子の順方向電流は、第1の電源線から配線へ流れる向きであり、第2の整流素子の順方向電流は、配線から第2の電源線へ流れる向きであることを特徴とする半導体装置である。本発明の第7の構成は、Nチャネル型トランジスタと、電流源と、配線と、容量素子と、スイッチと、整流素子と、を有し、電流源とNチャネル型トランジスタのドレイン端子とは、配線により接続され、トランジスタのゲート端子には、容量素子の一方の電極が接続され、トランジスタのゲート端子とドレイン端子はスイッチを介して接続され、整流素子は、一方の端子が電源線に接続され、他方の端子が配線に接続され、整流素子の順方向電流は、電源線から配線へ流れる向きであることを特徴とする半導体装置である。本発明の第8の構成は、Pチャネル型トランジスタと、電流源と、配線と、容量素子と、スイッチと、整流素子と、を有し、電流源とPチャネル型トランジスタのドレイン端子とは、配線により接続され、トランジスタのゲート端子には、容量素子の一方の電極が接続され、トランジスタのゲート端子とドレイン端子はスイッチを介して接続され、整流素子は、一方の端子が電源線に接続され、他方の端子が配線に接続され、整流素子の順方向電流は、配線から電源線へ流れる向きであることを特徴とする半導体装置である。本発明の第9の構成は、上記構成において、整流素子はダイオード接続したトランジスタであることを特徴とする半導体装置。本発明の第10の構成は、行方向に設けられた画素を選択する第1の配線と、列方向に設けられた信号電流が入力される第2の配線と、に対応してマトリクスに配置された画素を有し、第2の配線のそれぞれには、整流素子が接続されていることを特徴とする表示装置である。本発明の第11の構成は、行方向に設けられた画素を選択する第1の配線と、列方向に設けられた信号電流が入力される第2の配線と、に対応してマトリクスに配置された画素を有し、第2の配線のそれぞれには、第2の配線がある設定された範囲を超えたとき、第2の配線の電位を設定された範囲内の電位に戻すように電流が流れる整流素子が接続されていることを特徴とする表示装置である。本発明の第12の構成は、行方向に設けられた画素を選択する第1の配線と列方向に設けられた信号電流が入力される第2の配線とに対応してマトリクスに配置された画素を有し、画素は、信号電流が書き込まれる電流源回路を備え、第2の配線のそれぞれには、第2の配線がある設定された範囲を超えたとき、第2の配線の電位を設定された範囲内の電位に戻すように電流が流れる整流素子が接続されていることを特徴とする表示装置である。本発明の第13の構成は、ゲート線とソース信号線とに対応してマトリクスに配置された画素を有し、ソース信号線には信号電流が入力され、ソース信号線のそれぞれには、整流素子が接続されていることを特徴とする表示装置である。本発明の第14の構成は、ゲート線とソース信号線とに対応してマトリクスに配置された画素を有し、ソース信号線には信号電流が入力され、ソース信号線のそれぞれには、ソース信号線がある設定された範囲を超えたとき、ソース信号線の電位を設定された範囲内の電位に戻すように電流が流れる整流素子が接続されていることを特徴とする表示装置である。本発明の第15の構成は、ゲート線とソース信号線とに対応してマトリクスに配置された画素を有し、ソース信号線には信号電流が入力され、画素は、信号電流が書き込まれる電流源回路を備え、ソース信号線のそれぞれには、ソース信号線がある設定された範囲を超えたとき、ソース信号線の電位を設定された範囲内の電位に戻すように電流が流れる整流素子が接続されていることを特徴とする表示装置である。本発明の第16の構成は、ゲート線とソース信号線とに対応してマトリクスに配置された画素と、信号線駆動回路と、を備え、信号線駆動回路は、電流源と、電流源回路と、電流源と電流源回路とを接続する配線と、を有し、配線には、整流素子が接続されていることを特徴とする表示装置である。本発明の第17の構成は、ゲート線とソース信号線とに対応してマトリクスに配置された画素と、信号線駆動回路と、を備え、信号線駆動回路は、電流源と、電流源回路と、電流源と電流源回路とを接続する配線と、を有し、電流源回路は、ソース信号線のそれぞれに対応して設けられ、配線には、電流源回路に対応して整流素子がそれぞれ設けられていることを特徴とする表示装置である。本発明の第18の構成は、上記構成において、整流素子はダイオード接続したトランジスタであることを特徴とする表示装置である。本発明の第19の構成は、上記構成の表示装置を表示部に有することを特徴とする電子機器である。なお、本発明において接続されているとは、電気的に接続されていることと同義である。したがって、間に別の素子やスイッチなどが配置されていてもよい。また、本発明において適用可能なトランジスタの種類に限定はない。例えば、薄膜トランジスタTFTでもよい。TFTの中でも半導体層が非晶質アモルファスのものでもよいし、多結晶ポリクリスタルでも、単結晶のものでもよい。その他のトランジスタとして単結晶基板において形成されたトランジスタでもよいしSOI基板において形成されたトランジスタでもよいし、ガラス基板上に形成されたトランジスタでもよいし、プラスチック基板上に形成されたトランジスタでもよいし、どのような基板上に形成されたトランジスタでもよい。その他にも、有機物やカーボンナノチューブで形成されたトランジスタでもよい。またMOS型トランジスタでもよいし、バイポーラ型トランジスタでもよい。また、本発明において半導体装置とは、トランジスタや容量素子などを有する回路を含む装置をいう。本発明により、信号を電流源回路に書き込む際に信号電流が流れる配線において、通常の動作時における電位の範囲を超えても、素早く正常な範囲の電位に戻すことができる。そのため、信号の書き込み時間が短くすることができる。以下、本発明の実施の形態について図面を参照しながら説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本実施の形態の記載内容に限定して解釈されるものではない。本発明は、EL素子などのような発光素子を有する画素だけでなく、電流源を有する様々なアナログ回路に適用することが出来る。そこでまず、本実施の形態では、本発明の基本原理について述べる。まず、図1に、本発明の基本原理に基づく電流源回路の構成について示す。配線110の一方は基本電流源101を介して配線105と接続されている。そして配線110の他方はトランジスタ102のドレイン端子と、さらにスイッチ104を介してトランジスタ102のゲート端子及び容量素子103の一方の端子と接続されている。そして容量素子の他方の端子は、配線107と接続されており、トランジスタ102のソース端子は、配線106に接続されている。よって容量素子103はトランジスタ102のゲート端子の電位を保持することが出来る。そして配線110は、点111において整流素子108を介して配線112と、整流素子109を介して配線113と接続されている。整流素子108の一方の端子が接続されている配線112の電位は配線106及び107と等しくなっている。そして整流素子108の順方向は配線112から点111への方向である。整流素子109の一方の端子が接続されている配線113の電位は配線105の電位と等しくなっている。そして整流素子109の順方向は点111から配線113の方向である。つまり、正常なときには108、109は非導通状態になっている。なお、本実施の形態においては、配線106、107及び112の電位はGNDとなっているが、これらの配線は同一の配線であっても、違っていても構わないし、電位はGNDでなくても構わないし、各々電位が異なっていても構わない。つまり、配線105及び113より低電位であればよい。また、整流素子108の特性によっては、配線112の電位は配線106及び107の電位より少し高い電位の方が好ましい場合もあるが、逆に少し低い電位であっても構わない。つまり、点111の電位が正常な範囲からはずれたら整流素子108がオンするような電位であればよい。また、配線105及び113の電位はVDDとなっているが、これらの配線は同一の配線であっても、違っていても構わないし、電位はVDDでなくても構わないし、各々電位が異なっていても構わない。また、整流素子109の特性によっては、配線113の電位は配線105電位より少し低い電位の方が好ましい場合もあるが、逆に少し高い電位であっても構わない。つまり、点111の電位が正常な範囲からはずれたら整流素子109がオンするような電位であればよい。整流素子109と整流素子108は両方とも点111で接続されているが、これに限定されない。別々の点で接続されていてもよい。配線110と接続されていればよい。図1に示す電流源回路の動作原理について説明する。まず、配線110の電位が正常の範囲で電流源回路が動作しているときの様子を図2を用いて説明する。電流源回路に信号を書き込むときは、図2に示すようにスイッチ104をオンにする。するとオンにした直後では容量素子103に電荷が蓄積されていないため、トランジスタ102のゲートソース間電圧は0であり、トランジスタ102はオフの状態にある。よって、基本電流源101からの電流は容量素子103のみに流れる図2a参照。そして容量素子103に電流が流れ、トランジスタ102のゲート電位が、容量素子103に蓄積される。トランジスタ102のソース端子が接続されている配線106の電位と、容量素子103に蓄積されたトランジスタ102のゲート電位の差がしきい値電圧に達するとトランジスタ102はオンする。つまりトランジスタ102にも電流が流れ始める図2b参照。やがて容量素子103には電流が流れなくなり、トランジスタ102のみに電流が流れるようになる図2c参照。つまり定常状態となる。このときの容量素子103に蓄積されたトランジスタ102のゲート電位は、基本電流源からの信号電流を流すために必要な大きさとなる。こうして信号電流の書き込みが完了する。このように、配線110の電位が正常な範囲で動作しているときは、整流素子108、109に電流は流れない。ここで、配線110にノイズがのることがある。このノイズは例えば配線110が他の配線と交差する部分において形成される寄生容量交差容量などが原因となって生じる。このノイズにより配線110の電位が通常に動作している場合の電位より高くなったり低くなったりする。すると、配線110の電位がなかなか正常値にまで戻らなくなってしまい、書き込み完了までの時間が遅くなり所望の信号電流を流すためのトランジスタ102のゲート電位を得られなくなる。というのも設定された書き込み時間を過ぎたら信号の書き込みが完了する前に次の動作へ移るからである。例えば画素に書き込みを行っている場合には次の画素へ書き込みを始めるからである。この場合にはこの画素は所望の信号を書きこめないため所望の表示をすることが出来なくなる。このように、ノイズが配線にのると動作不良を引き起こす原因となってしまう。配線の電位が、特に正常の範囲の電位でなくなったときにはより顕著な問題となる。ここで、配線110にノイズがのったときの整流素子108及び109の作用について図3を用いて説明する。配線110にノイズがのり、点111の電位が配線112よりも低くなると、図3aに示すように配線112から点111へ向って電流が流れ点111の電位が配線112の電位と等しくなるまで電流を供給する。これは整流素子108が導通状態となる作用によるものである。そして配線110にノイズがのり、点111の電位が配線113の電位よりも高くなると、図3bに示すように点111から配線113へ電流が流れ、点111の電位が配線113の電位と等しくなるまで電流を放出しつづける。これは整流素子109が導通状態となる作用によるものである。こうして、ノイズにより正常の動作における配線110の電位の範囲を超えた場合に、すばやく正常な範囲の電位に戻すことが出来るようになる。また、配線110にのるノイズとして、静電気もあげられる。静電気により、配線110の電位が異常値になっても正常な範囲に戻すことができる。また、静電気により、トランジスタが破壊されてしまうことも防止することができる。なお、整流素子としては例えばダイオード接続したトランジスタを用いることが出来る。そこで、図1に示した電流源回路の整流素子として、ダイオード接続したNチャネル型トランジスタを適用した構成を図13aに、Pチャネル型トランジスタを適用した構成を図13bに示す。図13aに示すトランジスタ1301、トランジスタ1302はそれぞれ図1の整流素子108、整流素子109に対応している。トランジスタ1301のゲート端子は配線112に接続されている端子と接続されている。つまり点111が通常の電位の範囲で電流源回路が動作している場合には、点111よりも配線112の方が電位が低いためトランジスタ1301のゲート端子はソース端子と短絡されていることになる。よってトランジスタ1301はオフし、電流は流れない。ところが点111の電位が配線112の電位よりも低くくなると、トランジスタ1301のゲート端子はドレイン端子と接続されていることになり、トランジスタ1301のゲートソース間には電位差が生じ、トランジスタ1301はオンし、電流が流れるようになる。また、トランジスタ1302のゲート端子は配線110に接続されている端子と接続されている。つまり、点111が通常の電位の範囲で電流源回路が動作している場合には、点111よりも配線113の方が電位が高いためトランジスタ1302のゲート端子はソース端子と短絡されていることになる。よってトランジスタ1302はオフし、電流は流れない。ところが点111の電位が配線113の電位よりも高くなるとトランジスタ1302のゲート端子はドレイン端子と接続されていることになり、トランジスタ1302のゲートソース間に電位差が生じ、トランジスタ1302はオンし、電流が流れるようになる。また、図13bに示すように図1の整流素子108、109にPチャネル型のトランジスタ1303、トランジスタ1304を適用することもできる。トランジスタ1303のゲート端子は配線110に接続されている端子と短絡されている。つまり点111が通常の電位の範囲で電流源回路が動作している場合には、点111よりも配線112の方が電位が低いためトランジスタ1303のゲート端子はソース端子と短絡されていることになる。よってトランジスタ1303はオフし、電流は流れない。ところが点111の電位が配線112の電位よりも低くなるとトランジスタ1303のゲート端子はドレイン端子と接続されていることになり、トランジスタ1303のゲートソース間に電位差が生じ、トランジスタ1303はオンし、電流が流れるようになる。また、トランジスタ1304のゲート端子は配線113に接続されている端子と短絡されている。つまり、点111が通常の電位の範囲で電流源回路が動作している場合には、点111よりも配線113の方が電位が高いためトランジスタ1304のゲート端子はソース端子と短絡されていることになる。よってトランジスタ1304はオフし、電流は流れない。ところが点111の電位が配線113の電位よりも高くなるとトランジスタ1304のゲート端子はドレイン端子と接続されていることになり、トランジスタ1304のゲートソース間に電位差が生じ、トランジスタ1304はオンし、電流が流れるようになる。これらのトランジスタの組み合わせは、場合によっては図13aに示す構成において、トランジスタ1302を図13bに示すトランジスタ1304に置き換えたり、図13aに示す構成において、トランジスタ1301を図13bに示すトランジスタ1303に置き換えたりしても良い。また、これらを適宜組み合わせて複数用いて整流素子を形成しても良い。例えば図33aに示すように、ダイオード接続したNチャネル型トランジスタとダイオード接続したPチャネル型トランジスタを並列に接続しても良いし、図33bに示すようにNチャネル型トランジスタとダイオード接続したPチャネル型トランジスタを直列に接続しても良い。なお、図1などに示すスイッチは、電気的スイッチでも機械的なスイッチでも何でも良い。電流の流れを制御できるものなら、何でも良い。トランジスタでもよいし、ダイオードでもよいし、それらを組み合わせた論理回路でもよい。よって、スイッチとしてトランジスタを用いる場合、そのトランジスタは、単なるスイッチとして動作するため、トランジスタの極性導電型は特に限定されない。ただし、オフ電流が少ない方が望ましい場合、オフ電流が少ない方の極性のトランジスタを用いることが望ましい。オフ電流が少ないトランジスタとしては、LDD領域を設けているもの等がある。また、スイッチとして動作させるトランジスタのソース端子の電位が、低電位側電源Vss、VGND、0Vなどに近い状態で動作する場合はnチャネル型を、反対に、ソース端子の電位が、高電位側電源Vddなどに近い状態で動作する場合はpチャネル型を用いることが望ましい。なぜなら、ゲートソース間電圧の絶対値を大きくできるため、スイッチとして、動作しやすいからである。なお、nチャネル型とpチャネル型の両方を用いて、CMOS型のスイッチにしてもよい。また、本発明に適用する整流素子としてはダイオード接続したトランジスタの他にも、PN接合やPIN接合のダイオードやショットキー型のダイオードやカーボンナノチューブを用いたダイオードなどを用いてもよい。また、ダイオード接続のトランジスタとこれらを組み合わせてもよい。また、配線112が配線106及び配線107と同電位に設定されている場合や、配線113が配線105と同電位に設定されている場合には、トランジスタ1301~1304の閾値電圧Vthは低い方がよい。その方が、点111の電位が正常な範囲を超えたら直ぐに正常な範囲の電位に戻すように、トランジスタ1301~1304に電流が流れるからである。また、容量素子103はトランジスタ102のゲートソース間電圧を保持するため、トランジスタ102のゲートソース間に接続されることが望ましい。トランジスタのソース端子側の電位が変動しても、トランジスタ102のVgsは変化しないからである。また、容量素子103は、トランジスタ102のゲート容量を用いることにより省略可能である。ダイオード接続のトランジスタはオフ電流が少ない方がよい。オフ電流が大きいと正確な電流が流れなくなるからである。そのために、マルチゲート構造にしたり、LDD構造にしたりしてもよい。また、基本電流源からの信号電流の向きが逆向きの場合でも本発明を適用することは可能であり、そのときの構成は図8に示す。このとき配線810の一方は基本電流源801を介して配線805と接続されている。そして配線810の他方はトランジスタ802のドレイン端子と、さらにスイッチ804を介してトランジスタ802のゲート端子及び容量素子803の一方の端子と接続されている。そして容量素子の他方の端子は、配線807と接続されており、トランジスタ802のソース端子は、配線806に接続されている。よって容量素子803はトランジスタ802のゲート端子の電位を保持することが出来る。そして配線810の点811において整流素子808を介して配線812と、整流素子809を介して配線813と接続されている。整流素子808の一方の端子が接続されている配線812の電位は配線805と等しくなっている。そして整流素子808の順方向は配線812から点811への方向である。整流素子809の一方の端子が接続されている配線813の電位は配線806及び807の電位と等しくなっている。そして整流素子809の順方向は点811から配線813の方向である。つまり、正常なときには、整流素子808、809は非導通状態になっている。なお、本実施の形態においては、配線806、807及び813の電位はVDDとなっているが、これらの配線は同一の配線であっても、違っていても構わないし、電位はVDDでなくても構わないし、各々の電位が異なっていても構わない。つまり、配線805及び812より高電位であればよい。また、整流素子809の特性によっては、配線813の電位は配線806及び807の電位より少し高い電位の方が好ましい場合もあるが、逆に少し低い電位であっても構わない。つまり、点811の電位が正常な範囲からはずれたら整流素子809がオンするような電位であればよい。また、配線805及び812の電位はGNDとなっているが、これらの配線は同一の配線であっても、違っていても構わないし、電位はGNDでなくても構わないし、各々の電位が異なっていても構わない。また、整流素子808の特性によっては、配線812の電位は配線805電位より少し低い電位の方が好ましい場合もあるが、逆に少し高い電位であっても構わない。つまり、点811の電位が正常な範囲からはずれたら整流素子808がオンするような電位であればよい。この構成によっても、ノイズにより正常の動作における配線810の電位の範囲を超えた場合に、すばやく正常な範囲の電位に戻すことが出来るようになる。なお、整流素子としては例えばダイオード接続したトランジスタを用いることが出来る。そこで、図8に示した電流源回路の整流素子としてダイオード接続したPチャネル型トランジスタを適用した構成を図14aに、Nチャネル型トランジスタを適用した構成を図14bに示す。図14aに示すトランジスタ1401、トランジスタ1402はそれぞれ図8の整流素子808、整流素子809に対応している。トランジスタ1401のゲート端子は配線810に接続されている端子と接続されている。つまり点811が通常の電位の範囲で電流源回路が動作している場合には、点811よりも配線812の方が電位が低いためトランジスタ1401のゲート端子はソース端子と短絡されていることになる。よってトランジスタ1401はオフし、電流は流れない。ところが点811の電位が配線812の電位よりも低くなると、トランジスタ1401のゲート端子はドレイン端子と接続されていることになり、トランジスタ1401のゲートソース間に電位差が生じ、トランジスタ1401はオンし、電流が流れるようになる。トランジスタ1402のゲート端子は配線813に接続されている端子と短絡されている。つまり、点811が通常の電位の範囲で電流源回路が動作している場合には、点811よりも配線813の方が電位が高いためトランジスタ1402のゲート端子はソース端子と短絡されていることになる。よってトランジスタ1402はオフし、電流は流れない。ところが点811の電位が配線813の電位よりも高くなるとトランジスタ1402のゲート端子はドレイン端子と接続されていることになり、トランジスタ1402のゲートソース間に電位差が生じ、トランジスタ1402はオンし、電流が流れるようになる。また、図14bに示すように図8の整流素子808、809にNチャネル型のトランジスタ1403、トランジスタ1404を適用することもできる。トランジスタ1403のゲート端子は配線810に接続されている端子と短絡されている。つまり点811が通常の電位の範囲で電流源回路が動作している場合には、点811よりも配線812の方が電位が低いためトランジスタ1403のゲート端子はソース端子と短絡されていることになる。よってトランジスタ1403はオフし、電流は流れない。ところが点811の電位が配線812の電位よりも低くなるとトランジスタ1403のゲート端子はドレイン端子と接続されていることになり、トランジスタ1403のゲートソース間に電位差が生じ、トランジスタ1403はオンし、電流が流れるようになる。トランジスタ1404のゲート端子は配線810に接続されている端子と短絡されている。つまり、点811が通常の電位の範囲で電流源回路が動作している場合には、点811よりも配線813の方が電位が高いためトランジスタ1404のゲート端子はソース端子と短絡されていることになる。よってトランジスタ1404はオフし、電流は流れない。ところが点811の電位が配線813の電位よりも高くなるとトランジスタ1404のゲート端子はドレイン端子と接続されていることになり、トランジスタ1404のゲートソース間に電位差が生じ、トランジスタ1404はオンし、電流が流れるようになる。なお、本発明に適用する整流素子としてはダイオード接続したトランジスタの他にも、PN接合やPIN接合のダイオードやショットキー型のダイオードやカーボンナノチューブを用いたダイオードなどを用いてもよい。また、ダイオード接続のトランジスタとこれらを組み合わせてもよい。なお、配線112が配線106及び配線107と同電位に設定されている場合や、配線113が配線105と同電位に設定されている場合には、トランジスタ1401~1404の閾値電圧Vthは低い方がよい。点811の電位が正常な範囲を超えたら直ぐに正常な範囲の電位に戻すように電流が流れるからである。また、容量素子803はトランジスタ802のゲートソース間電圧を保持するため、トランジスタ802のゲートソース間に接続されることが望ましい。トランジスタ802のソース端子側の電位が変動しても、トランジスタ802のVgsは変化しないからである。また、容量素子803は、トランジスタ802のゲート容量を用いることにより省略可能である。ダイオード接続のトランジスタはオフ電流が少ない方がよい。オフ電流が大きいと正確な電流が流れなくなるからである。そのために、ダイオード接続のトランジスタをマルチゲート構造にしたり、LDD構造にしたりしてもよい。これらのトランジスタの組み合わせは、場合によっては図14aに示す構成において、トランジスタ1402を図14bに示すトランジスタ1404に置き換えたり、図14aに示す構成において、トランジスタ1401を図14bに示すトランジスタ1403に置き換えたりしても良い。また、これらを適宜組み合わせて複数用いて整流素子を形成しても良い。例えば図34aに示すように、ダイオード接続したNチャネル型トランジスタとダイオード接続したPチャネル型トランジスタを並列に接続しても良いし、図34bに示すようにNチャネル型トランジスタとダイオード接続したPチャネル型トランジスタを直列に接続しても良い。実施の形態1図1に示した基本電流源101として、飽和領域で動作させるトランジスタが用いられる場合が多い。そこで本実施の形態では基本電流源101に飽和領域で動作させるトランジスタを適用した場合の本発明の原理について説明する。図1に示す基本電流源101に飽和領域で動作させるトランジスタ401を適用した場合の電流源回路の構成を図4に示す。トランジスタ401のソース端子が配線105に接続され、ドレイン端子は配線110に接続されている。そしてトランジスタ401のゲート端子402には所定の電位が入力される。このトランジスタ401は飽和領域で動作させるため、ゲート端子402とソース端子の電位差によって電流値の大きさは概ね決定され、ドレイン端子の電位の影響をあまり受けることがない。つまり、ソース端子は配線105に接続されており定電位となっているため、ゲート電位の値で電流値が概ね決まるため、電流源として動作することとなる。よって、飽和領域で動作させるトランジスタ401を適用することで、基本電流源としての役割を担うことが出来る。なお、図1の構成と共通する所は共通の符号を用いている。なお、トランジスタ401のゲート端子にはある決まった大きさの電圧が加えられている場合もある。あるいは、トランジスタ401のゲートとドレイン端子を短絡し、トランジスタ401のドレイン端子に所定の電流を流すことにより、最適な大きさのゲート電圧を生成させることにより、トランジスタ401のゲート電位を決定する場合もある。ここで、この電流源回路自体の配線110にノイズがのることがある。このノイズは例えば配線110と他の配線との交差部における寄生容量交差容量が原因となって生じる。あるいは、静電気によって生ずる。このノイズにより配線の電位が通常に動作している場合の電位の範囲を超えて高くなったり低くなったりする。ここで、配線110にノイズがのったときの整流素子108及び109の作用について説明する。配線110にノイズがのり、点111の電位が配線112よりも低くなると、配線112から点111へ向って電流が供給され点111の電位が配線112の電位と等しくなるまで電流を供給する。これが整流素子108が導通状態となる作用によるものである。そして配線110にノイズがのり、点111の電位が配線105の電位よりも高くなると、点111から配線113へ電流を放出し、点111の電位が配線113の電位と等しくなるまで電流を放出しつづける。これは整流素子109が導通状態となる作用によるものである。このノイズが従来の電流源回路による書き込みのときに生じた場合の問題を図5及び図6を用いて説明する。なお、図4の構成と共通する所は共通の符号を用いている。図5では、配線110の点111の電位が配線106の電位よりも低くなる現象と、そのときの従来の電流源回路の動作について説明する。図5aでは、配線110の点111において他の配線501と交差し、寄生容量が形成されている。そして、オフしているトランジスタ102のゲート電位は容量素子103で蓄積されている。図5cは、配線110と点111において交差している配線501の電位が、VDDの状態で電流源回路の書き込みが行われるときの図5aの電流源回路の等価回路を模式的に示した図である。このとき配線105から配線107へ信号電流の書き込みが行われると同時に、配線501から点111へも電流が流れ、寄生容量503に電荷が蓄積される。そして配線501と点111の間の電位差は寄生容量で保持されることになる。なお、抵抗504は配線110の配線抵抗やトランジスタ401の内部抵抗等を、抵抗505は配線110の配線抵抗やスイッチ104の接触抵抗トランジスタにより形成されているときはトランジスタの内部抵抗等を表している。また、実際には抵抗504及び505は可変抵抗であると考えられるが、本実施の形態では模式的に定抵抗で表している。ここで、図5dに示すように配線501の電位がVDDからGNDに変わると、寄生容量503が配線501と点111の間の電位差を保持しているため低電位側の点111はVDD-GND分だけ低くなり、GNDよりも低い電位となる。このように配線110の点111にノイズがのり、配線110の電位が配線106より低い電位となってしまう。このときトランジスタ401のソース端子は配線105に接続されているためトランジスタ401のゲートソース間電圧に変化はない。なお、トランジスタ401のドレインソース間の電圧は大きくなるが、トランジスタ401は飽和領域で動作しているため配線105からの電流はほとんど増加しない。そのため、点111はGNDよりも低い電位からなかなか上昇しない。また、トランジスタ102については、トランジスタ102の配線110側に接続された端子がソース端子となるため、ゲート端子とソース端子は等電位となる。つまり、トランジスタ102のVgsは0Vとなり、トランジスタ102はオフする。よって、配線106から点111へは電流が流れない。従って点111はGNDより低い電位からなかなか上昇しない。つまり、配線110の電位が低くなったときには、配線105からの電流はほとんど増加しない。また、トランジスタ102の配線106側に接続されている端子よりも配線110側に接続されている端子の電位が低くなるためNチャネル型であるトランジスタ102のソース端子は配線110側に接続された端子となる。すると、トランジスタ102のソース端子とゲート端子はスイッチ104を介して短絡されているからトランジスタ102もオフするため、配線106からも電流が供給されない。よって点111の電位を正常の範囲の電位にするためには時間がかかってしまう。一方、図6では、配線110の点111の電位が配線107の電位よりも高くなる現象と、そのときの従来の電流源回路の動作について説明する。図6bは、図5に示した電流源回路の配線110の点111において交差している配線501の電位がGNDの状態で電流源回路の書き込みが行われるときの電流源回路の等価回路を模式的に示した図である。このとき配線105から配線107へ信号電流の書き込みが行われると同時に、点111から配線501へも電流が流れ、寄生容量503に電荷が蓄積される。そして配線501と点111の間の電位差は寄生容量で保持されることになる。なお、抵抗504は配線110の配線抵抗やトランジスタ401の内部抵抗等を、抵抗505は配線110の配線抵抗やスイッチ104の接触抵抗トランジスタにより形成されているときはトランジスタの内部抵抗等を表している。また、実際には抵抗504及び505は可変抵抗であると考えられるが、本実施の形態では模式的に定抵抗で表している。ここで、図6cに示すように配線501の電位がGNDからVDDに変わると、寄生容量503が配線501と点111の間の電圧を保持しているため高電位側の点111はVDD-GND分だけ高くなり、VDDよりも高い電位となる。このように配線110の点111にノイズがのり、配線105より高い電位となってしまうと、トランジスタ401のソース端子は配線110に接続されている側の端子となり、トランジスタ401のゲートソース間電圧の絶対値が上昇する。その結果、図6aに示すように、点111から配線105へ電流が流れ、点111の電位は下がる。ただし、点111の電位が下がってくると、トランジスタ401のVgsの絶対値が小さくなってくる。したがってトランジスタ401に流れる電流が小さくなる。したがって、点111の電位が正常に戻るのが遅くなる。一方、トランジスタ102のゲートソース間電圧が大きくなるので、点111から配線106への電流が流れる。したがって、点111の電位は下がる。ただし、点111の電位が下がるとトランジスタ102のVgsも小さくなるため、トランジスタ102に流れる電流が小さくなる。したがって点111の電位が正常に戻るのが遅くなる。このように、点111の電位が高くなったときは、トランジスタ102に電流が流れやすくなり、トランジスタ401にも電流が流れるため、配線110の電位が配線105の電位よりも低くなったときよりも正常の電位に戻りやすい。このことから、本実施の形態では図4に示した整流素子108の電流駆動能力を整流素子109の電流駆動能力よりも大きく設定することで、配線110にノイズがのり正常の動作時の電位の範囲を超えた場合に効果的に正常の電位に戻すことが出来る。例えば、整流素子108の電流駆動能力を整流素子109の2倍以上、より望ましくは5倍以上大きくする。したがって、場合によっては図7に示すように整流素子108のみを挿入しても構わない。この構造によっても従来の構造より、ノイズによって通常の範囲を超えた電位を早い時間で正常の範囲に戻すことができる。実施の形態2実施の形態1で説明した構成では、基本電流源の役割を果たすトランジスタはPチャネル型を用いているがこれに限定されない。図4の回路に対して図9の回路では基本電流源の役割をするトランジスタの極性導電型を変更して回路の接続構造を変更しない場合の例を図9に示す。なお、図9は図8の基本電流源801にNチャネル型のトランジスタを適用したものに相当する。トランジスタ901のソース端子が配線805に接続され、ドレイン端子は配線810に接続されている。そしてトランジスタ901のゲート端子には所定の電位が入力される。このトランジスタ901は飽和領域で動作させるため、ゲート端子902とソース端子の電位差によって電流値の大きさは概ね決定され、ドレイン端子の電位の影響をあまり受けることがない。つまり、ソース端子は配線805に接続されており定電位となっているため、ゲート電位の値で電流値が概ね決まるため、電流源として動作することとなる。よって、飽和領域で動作させるトランジスタ901を適用することで、基本電流源としての役割を担うことが出来る。なお、図8の構成と共通する所は共通の符号を用いている。なお、トランジスタ901のゲート端子には、ある決まった大きさの電圧が加えられている場合もある。あるいは、トランジスタ901のゲートとドレイン端子を短絡し、トランジスタ901のドレイン端子に所定の電流を流すことにより、最適な大きさのゲート電圧を生成させることにより、トランジスタ901のゲート電位を決定する場合もある。ここで、この電流源回路自体の配線810にノイズがのることがある。このノイズは例えば、配線810と他の配線との交差部における寄生容量交差容量が原因となって生じる。あるいは静電気によって生じる。このノイズにより配線の電位が通常に動作している場合の電位より高くなったり低くなったりする。ここで、配線810にノイズがのったときの整流素子808及び809の作用について説明する。配線810にノイズがのり、点811の電位が配線812よりも低くなると、配線812から点811へ向って電流が供給され、点811の電位が配線812の電位と等しくなるまで電流を供給する。これは整流素子808が導通状態となる作用によるものである。そして配線810にノイズがのり、点811の電位が配線813の電位よりも高くなると、整流素子809に順方向電圧が加わり、点811から配線813へ電流を放出し、点811の電位が配線813の電位と等しくなるまで電流を放出しつづける。これは整流素子809が導通状態となる作用によるものである。このノイズが従来の電流源回路による書き込みのときに生じた場合の問題を図10及び図11を用いて説明する。なお、図9の構成と共通する所は共通の符号を用いている。図10では、配線810の点811の電位が配線805の電位よりも低くなる現象と、そのときの従来の電流源回路の動作について説明する。図10aでは、配線810の点811において他の配線1001と交差し、寄生容量が形成されている。そして、オフしているトランジスタ802のゲート電位は容量素子803で蓄積されている。図10cでは、配線810と点811において交差している配線1001の電位が、VDDの状態で電流源回路の書き込みが行われるときの図10aの電流源回路の等価回路を模式的に示した図である。このとき配線807から配線805へ電流が流れ、信号電流の書き込みが行われると同時に、配線1001から点811へも電流が流れ、寄生容量1003に電荷が蓄積される。そして配線1001と点811の間の電位差は寄生容量で保持されることになる。なお、抵抗1004は配線810の配線抵抗やトランジスタ901の内部抵抗等を、抵抗1005は配線810の配線抵抗やスイッチ804の接触抵抗トランジスタにより形成されているときはトランジスタの内部抵抗等を表している。なお、これらの抵抗は模式的に表しているが、実際には飽和領域で動作するトランジスタ901は可変抵抗器のような性質をし、また、スイッチ804による抵抗は殆どないように設計される。ここで、図10dに示すように配線1001の電位がVDDからGNDに変わると、寄生容量1003が配線1001と点811の間の電位差を保持しているため、低電位側の点811はGNDよりも低い電位となる。このように配線810の点811にノイズがのり、配線805より低い電位となってしまうと、トランジスタ901のソース端子は配線810に接続されている側の端子となり、トランジスタ801のゲートソース間電圧の絶対値が上昇する。その結果、図10bに示すように、配線805から点811へ電流が流れ、点811の電位は上がる。ただし、点811の電位が上がってくると、トランジスタ901のVgsの絶対値が小さくなってくる。したがってトランジスタ901に流れる電流が小さくなる。したがって、点811の電位が正常に戻るのが遅くなる。一方、トランジスタ802のゲートソース間電圧の絶対値が上昇するので、配線806から点811への電流が流れる。したがって、点811の電位は上がる。ただし、点811の電位が上がるとトランジスタ802のVgsも小さくなるため、トランジスタ802に流れる電流が小さくなる。したがって点811の電位が正常に戻るのが遅くなる。このように、点811の電位が低くなったときは、トランジスタ802に電流が流れやすくなり、トランジスタ901にも電流が流れるため、電位が高くなったときよりも正常の電位に戻りやすい。図11では、配線810の点811の電位が配線807の電位よりも高くなる現象と、そのときの従来の電流源回路の動作について説明する。図11bでは、図10aに示した電流源回路の配線810と点811において交差している配線1001の電位がGNDの状態で電流源回路の書き込みが行われるときの電流源回路の等価回路を模式的に示した図である。このとき配線807から配線805へ電流が流れ、信号電流の書き込みが行われると同時に、点811から配線1001へも電流が流れ、寄生容量に電荷が蓄積される。そして配線1001と点811の間の電位差は寄生容量で保持されることになる。なお、抵抗1004は配線810の配線抵抗やトランジスタ902の内部抵抗等を、抵抗1005は配線810の配線抵抗やスイッチ804の接触抵抗トランジスタにより形成されているときはトランジスタの内部抵抗等を表している。なお、これらの抵抗は模式的に表しているが、実際には飽和領域で動作するトランジスタ901は可変抵抗のような性質をし、また、スイッチ804による抵抗は殆どないように設計される。ここで、図11cに示すように配線1001の電位がGNDからVDDに変わると、寄生容量1003が配線1001と点811の間の電位差を保持しているため高電位側の点811はVDD-GND分だけ高くなり、VDDよりも高い電位となる。こうして、配線1001の信号がノイズとなり点811の電位が通常の電流源回路の動作範囲であるVDDよりも高電位となる。このように配線810の点811にノイズがのり、配線810の電位は配線805より高い電位となってしまう。このときトランジスタ901のソース端子は805であるためトランジスタ901のゲートソース間電圧に変化はない。なお、トランジスタ901のドレインソース間の電圧は大きくなるが、トランジスタ901は飽和領域で動作しているため配線805へ放出される電流はほとんど増加しない。そのため、点811はVDDよりも高い電位からなかなか下降しない。また、トランジスタ802については、トランジスタ802の配線811側に接続された端子がソース端子となるため、ゲート端子とソース端子は等電位となる。つまり、トランジスタ802のVgsは0Vとなりトランジスタ802はオフとなる。よって、点811から配線806へは電流が流れない。したがって、点811はVDDより高い電位からなかなか下降しない。つまり、配線810の電位が高くなったときには、配線805へ放出される電流はあまり増加しない。また、トランジスタ802の配線806側に接続されている端子よりも配線110側に接続されている端子の電位が高くなるためPチャネル型であるトランジスタ802のソース端子は配線811側となる。すると、トランジスタ802のソース端子とゲート端子はスイッチ804を介して短絡されているからトランジスタ802もオフするため、配線806へも電流が放出されない。よって点811の電位を正常の範囲の電位にするためには時間がかかってしまう。このことから、本実施の形態では図9に示した整流素子809の電流能力を整流素子808の電流能力よりも大きく設定することで、配線810にノイズがのり正常の動作時の電位の範囲を超えた場合に効果的に正常の電位に戻すことが出来る。例えば、整流素子809の電流供給能力を整流素子808の2倍以上、より望ましくは5倍以上大きくする。したがって、場合によっては図12に示すように整流素子809のみを挿入しても構わない。この構造によっても従来の構造より、ノイズによって通常の範囲を超えた電位を早い時間で正常の範囲に戻すことができる。実施の形態3本発明の適用することができる電流源回路の他の構成について説明する。本実施の形態の電流源回路の電流源TFTはソース端子が固定電位に接続されていない構成である。つまり、本実施の形態に示す構成のように、電流源TFTのソース端子の電位が変動してしまうような構成の電流源回路においても本発明は有効である。まず、図35に、本実施の形態の電流源回路の構成について示す。配線3510の一方は基本電流源3501を介して配線3505と接続されている。そして配線3510の他方はトランジスタ3502のソース端子と、さらに容量素子3503を介してトランジスタ3502のゲート端子と接続されている。さらに、トランジスタ3502のゲート端子はスイッチ3504を介してトランジスタ3502のドレイン端子及び配線3506に接続されている。よって容量素子3503はトランジスタ3502のゲート端子の電位を保持することが出来る。そして配線3510の点3511において整流素子3508を介して配線3512と、整流素子3509を介して配線3513と接続されている。整流素子3508の一方の端子が接続されている配線3512の電位は配線3506と等しくなっている。そして整流素子3508の順方向は配線3512から点3511への方向である。整流素子3509の一方の端子が接続されている配線3513の電位は配線3505の電位と等しくなっている。そして整流素子3509の順方向は点3511から配線3513の方向である。つまり、正常なときには3508、3509は非導通状態になっている。本構成において電流源回路に信号を書き込む時の動作について簡単に説明する。信号を電流源回路に書き込むときにはスイッチ3504はオンにする。すると、基本電流現3501からの信号電流は容量素子3503に流れ、トランジスタ3502の電位が容量素子3503に蓄積される。そして容量素子3503に電流が流れなくなると書き込みは完了し、定常状態となる。そして、スイッチ3504をオフにする。こうして、トランジスタ3502に信号電流を流すために必要なゲートソース間電圧が容量素子3503に保持される。この書き込みのときに配線3510の点3511にノイズがのり、電流源回路の正常の動作時における電位の範囲を超えて電位が変化すると、整流素子3508又は整流素子3509に電流が流れ、素早く正常な範囲の電位に戻すことができる。なお、基本電流源3501としては図36に示すように飽和領域で動作させるPチャネル型のトランジスタ3601を用いることが多い。ここで、電流源回路に信号を書き込みを行っているときに、配線3510にノイズがのり正常の範囲の電位からはずれることがある。配線3510の点3511にノイズがのり、配線3506より低い電位となってしまう。このときトランジスタ3501のソース端子は3505であるためトランジスタ3501のゲートソース間電圧に変化はない。なお、トランジスタ3501のドレインソース間の電圧は大きくなるが、トランジスタ3501は飽和領域で動作しているため配線3505からの電流はほとんど増加しない。そのため、点3511はGNDよりも低い電位からなかなか上昇しない。また、トランジスタ3502については、トランジスタ3502の配線3506側に接続された端子がソース端子となる。そして、電流源回路に書き込みを行っているときにはスイッチ3504はオンしているので、ゲート端子とソース端子は短絡されているため等電位となる。つまり、トランジスタ3502のVgsは0Vとなり、トランジスタ3502はオフする。よって、配線3506から点3511へは電流が流れない。従って点3511はGNDより低い電位からなかなか上昇しない。つまり、配線3510の電位が配線3505の電位より低くなったときには、配線3505からの電流はほとんど増加しない。また、トランジスタ3502の配線3506側に接続されている端子よりも配線3510側に接続されている端子の電位が低くなるためPチャネル型であるトランジスタ3502のソース端子は配線3506側に接続された端子となる。すると、トランジスタ3502のソース端子とゲート端子はスイッチ3504を介して短絡されているからトランジスタ3502もオフするため、配線3506からも電流が供給されない。よって点3511の電位を正常の範囲の電位にするためには時間がかかってしまう。一方、配線3510の電位が、配線3505より高い電位となってしまうと、トランジスタ3501のソース端子は配線3510に接続されている側の端子となり、トランジスタ3501のゲートソース間電圧の絶対値が上昇する。その結果、点3511から配線3505へ電流が流れ、点3511の電位は下がる。ただし、点3511の電位が下がってくると、トランジスタ3501のVgsの絶対値が小さくなってくる。したがってトランジスタ3501に流れる電流が小さくなる。したがって、点3511の電位が正常に戻るのが遅くなる。一方、トランジスタ3502には点3511から配線3506への電流が流れる。したがって、点3511の電位は下がる。ただし、点3511の電位が下がるとトランジスタ3502のVgsも小さくなるため、トランジスタ3502に流れる電流が小さくなる。したがって点3511の電位が正常に戻るのが遅くなる。このように、点3511の電位が高くなったときは、トランジスタ3502に電流が流れやすくなり、トランジスタ3501にも電流が流れるため、配線3510の電位が配線3505の電位より低くなったときよりも正常の電位に戻りやすい。このことから、本実施の形態では図36に示した整流素子3508の電流駆動能力を整流素子3509の電流駆動能力よりも大きく設定することで、配線3510にノイズがのり正常の動作時の電位の範囲を超えた場合に効果的に正常の電位に戻すことが出来る。例えば、整流素子3508の電流供給能力を整流素子3509の2倍以上、より望ましくは5倍以上大きくする。したがって、場合によっては整流素子3508のみを挿入しても構わない。この構造によっても従来の構造より、ノイズによって通常の範囲を超えた電位を早い時間で正常の範囲に戻すことができる。図36で説明した構成では、基本電流源の役割を果たすトランジスタはPチャネル型を用いているがこれに限定されない。図36の回路に対して図38の回路では基本電流源の役割をするトランジスタの極性導電型を変更して回路の接続構造を変更しない場合の例を示す。なお、図38は図37の基本電流源3701にNチャネル型のトランジスタを適用したものに相当する。この電流源回路に書き込みを行っているときに、配線3710の点3711にノイズがのり、配線3705より低い電位となってしまうと、トランジスタ3801のソース端子は配線3710に接続されている側の端子となり、トランジスタ3801のゲートソース間電圧の絶対値が上昇する。その結果、配線3705から点3711へ電流が流れ、点3711の電位は上がる。ただし、点3711の電位が上がってくると、トランジスタ3801のVgsの絶対値が小さくなってくる。したがってトランジスタ3801に流れる電流が小さくなる。したがって、点3711の電位が正常に戻るのが遅くなる。一方、トランジスタ3702には配線3706から点3711への電流が流れる。したがって、点3711の電位は上がる。ただし、点3711の電位が上がるとトランジスタ3702のVgsも小さくなるため、トランジスタ3702に流れる電流が小さくなる。したがって点3711の電位が正常に戻るのが遅くなる。このように、点3711の電位が低くなったときは、トランジスタ3702に電流が流れやすくなり、トランジスタ3801にも電流が流れる。また、配線3710の点3711にノイズがのり、配線3706より高い電位となってしまうことがある。このときトランジスタ3801のソース端子は3705であるためトランジスタ3801のゲートソース間電圧に変化はない。なお、トランジスタ3801のドレインソース間の電圧は大きくなるが、トランジスタ3801は飽和領域で動作しているため配線3705へ放出される電流はほとんど増加しない。そのため、点3711はVDDよりも高い電位からなかなか下降しない。また、トランジスタ3702については、トランジスタ3702の配線3706側に接続された端子がソース端子となるため、ゲート端子とソース端子は等電位となる。つまり、トランジスタ3702のVgsは0Vとなりトランジスタ3702はオフとなる。よって、点3711から配線3706へは電流が流れない。したがって、点3711はVDDより高い電位からなかなか下降しない。つまり、配線3710の電位が高くなったときには、配線3705へ放出される電流はあまり増加しない。また、トランジスタ3702の配線3706側に接続されている端子よりも配線3710側に接続されている端子の電位が高くなるためNチャネル型であるトランジスタ3702のソース端子は配線3706側となる。すると、トランジスタ3702のソース端子とゲート端子はスイッチ3704を介して短絡されているからトランジスタ3702もオフするため、配線3706へも電流が放出されない。よって点3711の電位を正常の範囲の電位にするためには時間がかかってしまう。このことから、本実施の形態では図38に示した整流素子3709の電流能力を整流素子3708の電流能力よりも大きく設定することで、配線3710にノイズがのり正常の動作時の電位の範囲を超えた場合に効果的に正常の電位に戻すことが出来る。例えば、整流素子3709の電流供給能力を整流素子3708の2倍以上、より望ましくは5倍以上大きくする。したがって、場合によっては整流素子3709のみを挿入しても構わない。この構造によっても従来の構造より、ノイズによって通常の範囲を超えた電位を早い時間で正常の範囲に戻すことができる。実施の形態4本実施の形態では電流源回路に接続されている配線が、正常の範囲の電位をはずれたときに、整流素子を用いずに別の配線から電流の供給及び放出する方法を示す。まず、図39に本実施の形態の電流の供給及び放出の構成について示す。配線3910の一方は配線3905と基本電流源3901を介して接続されている。そして、配線3910の他方はトランジスタ3902のドレイン端子と、さらにスイッチ3904を介してトランジスタ3902のゲート端子及び容量素子3903の一方の端子と接続されている。そして、容量素子3903の他方の端子は配線3907に接続されている。よって容量素子3903はトランジスタ3902のゲート端子の電位を保持することが出来る。なお、トランジスタ3902のソース端子は配線3906と接続されている。そして、点3917において、電位検出回路3915が配線3910に接続され、電位検出回路3916が配線3910に接続されている。そして、電位検出回路3915及び電位検出回路3916は、配線3910の点3917の電位を検出する。そして、この電位が配線3912の電位より低くなったときには、電位検出回路3915からの出力がスイッチ3908をオンにする。すると、配線3912から点3911に電流が供給され、配線3910の電位を正常の範囲の電位に素早く戻すことができる。また、点3911の電位が配線3913の電位より高くなったときには、電位検出回路3916の出力がスイッチ3909をオンにする。すると、配線3913へ電流が放出し、配線3910の電位を正常の範囲の電位に素早く戻すことができる。この電位検出回路としては図40に示すようにボルテージコンパレータを用いることができる。電位検出回路3915は図40のボルテージコンパレータ4001に対応し、電位検出回路3916は図40のボルテージコンパレータ4002に対応する。ボルテージコンパレータ4001の非反転入力端子にはGNDの電位が入力され、ボルテージコンパレータ4002の反転入力端子にはVDDの電位が入力されている。そして配線3910の点3917の電位はボルテージコンパレータ4001の反転入力端子及びボルテージコンパレータ4002の非反転入力端子に入力される。点3917の電位がGNDの電位よりも低いときにはボルテージコンパレータ4001の出力からHレベルの信号がスイッチ3908に入力されスイッチ3908はオンする。一方点3917の電位がVDDの電位よりも高いときにはボルテージコンパレータ4002の出力からHレベルの信号がスイッチ3909入力されスイッチ3909がオンする。こうしてボルテージコンパレータにより電位検出回路の機能を果たすことができる。図39の電位検出回路3915及びスイッチ3908と、電位検出回路3916及びスイッチ3909とをそれぞれまとめて実現されたものが実施の形態1のそれぞれの整流素子108と整流素子109に相当する。また、図41に、本実施の形態の電流の供給及び放出の他の構成について示す。配線4110の一方は配線4105と基本電流源4101を介して接続されている。そして、配線4110の他方はトランジスタ4102のドレイン端子と、さらにスイッチ4104を介してトランジスタ4102のゲート端子及び容量素子4103の一方の端子と接続されている。そして、容量素子4103の他方の端子は配線4107に接続されている。よって容量素子4103はトランジスタ4102のゲート端子の電位を保持することが出来る。なお、トランジスタ4102のソース端子は配線4106と接続されている。そして、点4111において、電位検出回路4108が配線4110に接続されている。また、点4112においてスイッチ4109を介して基準電位配線4112は配線4110と接続されている。本構成の電流源回路の書き込みの動作の説明については、図1を用いて説明した通りなのでここでは省略する。本実施の形態においては、配線4110の電位が正常の範囲の電位からはずれたとき、その電位を電位検出回路4108が検出し、スイッチ4109をオンにすることで、基準電位配線4112から電流を供給する。こうして配線4110の電位が正常の範囲からはずれたときに素早く正常の範囲の電位に戻すことができる、基準電位は配線4110の電位が戻り難い電位となったときに、素早く戻すことができるように、GNDからVDDの間の電位に設定するのが好ましい。もちろん電位が高くなりすぎたとき及び、低くなりすぎたときの両方において素早く正常な範囲の電位に戻すことができるように、正常な範囲の上限と下限の中間の電位に設定してもよい。また、基準電位配線4112の代わりに可変電源を用いることもできる。基準電位配線4112の代わりに可変電源を用いたときの構成の例を図42に示す。なお、図41の構成と同じところは共通の符号を用いている。可変電源は第2の基本電流源4201、配線4206、トランジスタ4202及びボルテージフォロワ4203を有する。配線4206は第2の基本電流源4201を介して配線4204に接続され、他端はトランジスタ4202のドレイン端子及びゲート端子に接続されている。このトランジスタ4202はドレイン端子とゲート端子が接続されている。つまり、ダイオード接続されている。そして、トランジスタ4202のソース端子は配線4204と接続されている、そして、トランジスタ4202のドレイン端子と接続されている配線4206とボルテージフォロワ4203の非反転入力端子が接続されている。よって、ボルテージフォロワ4203は、トランジスタ4202のドレイン端子の電位と同電位を出力することができる。なお、第1の基本電流源4101が供給する電流をI1、第2の基本電流源が供給する電流をI2としトランジスタ4104のチャネル長がL1、チャネル幅がW2とし、トランジスタ4202のチャネル長がL2、チャネル幅がW2としたとき、I1:W1/L1=I2:W2/L2を満たすようにすることがよい。また、I1=I2のときにはW1/L1=W2/L2とするのがよい。また、ボルテージフォロワは同様の機能を持つ回路なら他のものでもよい。例えば、ソースフォロワでもよい。つまり、インピーダンス変換できる回路ならよい入力Imp大、出力Imp小。したがって、配線4110の電位が正常の範囲の電位からはずれたとき、この電位を電位検出回路4108が検出し、スイッチ4109をオンにする。そして、ボルテージフォロワ4203から電流を供給し、配線4110の電位を素早く正常な範囲の電位に戻すことができる。ここで、電位検出回路4108の構成の一例を図43に示す。電位検出回路4108は、第1のボルテージコンパレータ4301及び第2のボルテージコンパレータ4302並びにORゲートを用いて構成することができる。点4111の電位が第1のボルテージコンパレータ4301の非反転入力端子及び第2のボルテージコンパレータ4302の反転入力端子に入力され、第1のボルテージコンパレータ4301の反転入力端子には電位VDDが入力され、第2のボルテージコンパレータ4302の非反転入力端子には電位GNDが入力されている。ここで、VDDよりも高い電位がボルテージコンパレータ4301の非反転入力端子に入力されると、ボルテージコンパレータ4301の出力端子からはHレベルが出力される。一方、ボルテージコンパレータ4302の反転入力端子にGNDよりも低い電位が入力されると、ボルテージコンパレータ4302の出力端子からはHレベルが出力される。そして、入力電位がGNDからVDDの間の電位のときには、ORゲートの両入力端子にはLレベルが入力されるため、ORゲートの出力端子からはLレベルが出力される。そして、入力電位がGNDからVDDの間の電位からはずれると、ORゲートの入力端子の一方にHレベルの信号が入力されるため、ORゲートの出力がHレベルになる。こうして、電位検出回路として動作することができる。もちろんこのような構成に限らず、本発明はどのような構成の電位検出回路を用いても構わない。例えば、図44に示すようなチョッパーインバータコンパレータを用いてもよい。図44に示す電位検出回路4108の構成及び動作について簡単に説明する。チョッパーインバータコンパレータ4401aはスイッチ4402a、スイッチ4403a、容量素子4404a、スイッチ4405a及びインバータ4406aを有し、チョッパーインバータコンパレータ4401bはスイッチ4402b、スイッチ4403b、容量素子4404b、スイッチ4405b及びインバータ4406bを有する。チョッパーインバータコンパレータ4401aの出力端子はインバータ4407の入力端子に接続され、インバータ4407の出力端子がORゲート4408の一方の入力端子に接続されている。チョッパーインバータコンパレータ4401bの出力端子がORゲートの他方の入力端子に接続されている。チョッパーインバータコンパレータ4401a及びチョッパーインバータコンパレータ4401bに比較電位を入力するときつまり、サンプリングするときにはスイッチ4402a及び4405a並びにスイッチ4402b及び4405bをオンにする。このときインバータ4406a及びインバータ4406bは入力端子と出力端子が短絡されているため、オフセットキャンセルされる。そして、容量素子4404aには比較入力電位VDDと、オフセットキャンセルされたインバータ4406aの入力側及び出力側の電位Vaとするとの差分の電圧VDD-Vaが保持される。また、容量素子4404bには比較入力電位GNDと、オフセットキャンセルされたインバータ4406bの入力側及び出力側の電位Vbとするとの差分の電圧GND-Vbが保持される。そして、入力電位の検出期間には、チョッパーインバータコンパレータ4401aのスイッチ4402a及びスイッチ4405a、並びにチョッパーインバータコンパレータ4401bのスイッチ4402b及びスイッチ4405bをオフにする。そしてスイッチ4403a及びスイッチ4403bをオンにする。そして、入力電位が変動すると、容量素子4404aは電位差VDD-Vaを保持したまま、容量素子440bは電位差GND-Vbを保持したまま、インバータ4406a及びインバータ4406bの入力側の電位が変動する。この状態で、入力電位にVDDより大きな電位VDDαが入力されると、容量素子4404aは電位差VDD-Vaを保持したまま高電位側の電位がα分だけ上昇するので、低電位側の電位もα分だけ上昇し、容量4404aの低電位側の電位はVaαになる。よって、インバータ4406aにHレベルが入力され、出力にLレベルが出力され、また、インバータ4407によってレベルが反転し、ORゲートにはHレベルの信号が入力される。つまりORゲートからHレベルの信号が出力される。一方、GNDより低い電位GND-βが入力電位に入力されると、容量素子4404bは電位差GND-Vbを保持したまま低電位側の電位がβ分だけ下降するので、高電位側の電位もβ分だけ下降し、容量素子4404bの高電位側の電位はVb-βになる。よって、インバータ4406bにLレベルが入力され、出力にHレベルが出力され、この信号がORゲートに入力され、Hレベルが出力される。なお、入力電位がGNDからVDDの間のときには、インバータ4406aの入力側の電位はVaより上昇することはないためHレベルの信号がインバータ4406aに入力されることはない、つまり、ORゲート4408にHレベルの信号は入力されない。また、インバータ4406bの入力電位もVbより下降することはないためインバータ4406bにLレベルの信号が入力されることはない。つまり、ORゲート4408にHレベルの信号が入力されることはない。よって、入力電位がGNDからVDDの間のときにはORゲートからHレベルの信号が出力されることはない。したがって、配線4110の電位が正常の範囲の電位からはずれたとき、この電位を電位検出回路4108が検出し、スイッチ4109をオンにする。そして、ボルテージフォロワ4203から電流を供給し、配線4110の電位を素早く正常な範囲の電位に戻すことができる。実施の形態5本実施の形態では、表示装置、および、信号線駆動回路などの構成とその動作について、説明する。信号線駆動回路の一部や画素に、実施の形態1及び2で示した電流源回路を適用することができる。表示装置は、図15に示すように、画素配列Pixels1501、ゲート線駆動回路GateDriver1502、信号線駆動回路1510を有している。ゲート線駆動回路1502は、画素配列1501に選択信号を順次出力する。信号線駆動回路1510は、画素配列1501にビデオ信号を順次出力する。画素配列1501では、ビデオ信号に従って、光の状態を制御することにより、画像を表示する。信号線駆動回路1510から画素配列1501へ入力するビデオ信号は、電流である場合が多い。つまり、各画素に配置された表示素子や表示素子を制御する素子は、信号線駆動回路1510から入力されるビデオ信号電流によって、状態を変化させる。画素に配置する表示素子の例としては、EL素子やFEDフィールドエミッションディスプレイで用いる素子などがあげられる。なお、ゲート線駆動回路1502や信号線駆動回路1510は、複数配置されていてもよい。信号線駆動回路1510は、構成を複数の部分に分けられる。大まかには、一例として、シフトレジスタ1503、第1ラッチ回路LAT11504、第2ラッチ回路LAT21505、デジタルアナログ変換回路1506に分けられる。デジタルアナログ変換回路1506には、電圧を電流に変換する機能も有しており、ガンマ補正を行う機能も有していてもよい。つまり、デジタルアナログ変換回路1506には、画素に電流ビデオ信号を出力する回路、すなわち、電流源回路を有しており、そこに本発明を適用することが出来る。また、画素は、EL素子などの表示素子を有している。その表示素子に電流ビデオ信号を出力する回路、すなわち、電流源回路を有しており、そこにも、本発明を適用することが出来る。そこで、信号線駆動回路1510の動作を簡単に説明する。シフトレジスタ1503は、フリップフロップ回路FF等を複数列用いて構成され、クロック信号S-CLK、スタートパルスSP、クロック反転信号S-CLKbが入力される、これらの信号のタイミングに従って、順次サンプリングパルスが出力される。シフトレジスタ1503より出力されたサンプリングパルスは、第1ラッチ回路LAT11504に入力される。第1ラッチ回路LAT11504には、ビデオ信号線1508より、ビデオ信号が入力されており、サンプリングパルスが入力されるタイミングに従って、各列でビデオ信号を保持していく。なお、デジタルアナログ変換回路1506を配置している場合は、ビデオ信号はデジタル値である。また、この段階でのビデオ信号は、電圧であることが多い。ただし、第1ラッチ回路1504や第2ラッチ回路1505が、アナログ値を保存できる回路である場合は、デジタルアナログ変換回路1506は省略できる場合が多い。その場合、ビデオ信号は、電流であることも多い。また、画素配列1501に出力するデータが2値、つまり、デジタル値である場合は、デジタルアナログ変換回路1506は省略できる場合が多い。第1ラッチ回路LAT11504において、最終列までビデオ信号の保持が完了すると、水平帰線期間中に、ラッチ制御線1509よりラッチパルスLatchPulseが入力され、第1ラッチ回路LAT11504に保持されていたビデオ信号は、一斉に第2ラッチ回路LAT21505に転送される。その後、第2ラッチ回路LAT21505に保持されたビデオ信号は、1行分が同時に、デジタルアナログ変換回路1506へと入力される。そして、デジタルアナログ変換回路1506から出力される信号は、画素配列1501へ入力される。第2ラッチ回路LAT21505に保持されたビデオ信号がデジタルアナログ変換回路1506に入力され、そして、画素1501に入力されている間、シフトレジスタ1503においては再びサンプリングパルスが出力される。つまり、同時に2つの動作が行われる。これにより、線順次駆動が可能となる。以後、この動作を繰り返す。なお、デジタルアナログ変換回路1506が有している電流源回路が、設定動作と出力動作とを行うような回路である場合、その電流源回路に、電流を流す回路が必要となる。そのような場合、リファレンス用電流源1514が配置されている。なお、すでに述べたように、本発明におけるトランジスタは、どのようなタイプのトランジスタでもよいし、どのような基板上に形成されていてもよい。したがって、図15で示したような回路が、全てガラス基板上に形成されていてもよいし、プラスチック基板に形成されていてもよいし、単結晶基板に形成されていてもよいし、SOI基板上に形成されていてもよいし、どのような基板上に形成されていてもよい。あるいは、図15における回路の一部が、ある基板に形成されており、図15における回路の別の一部が、別の基板に形成されていてもよい。つまり、図15における回路の全てが同じ基板上に形成されていなくてもよい。例えば、図15において、画素配列1501とゲート線駆動回路1502とは、ガラス基板上にTFTを用いて形成し、信号線駆動回路1510もしくはその一部は、単結晶基板上に形成し、そのICチップをCOGChipOnGlassで接続してガラス基板上に配置してもよい。あるいは、そのICチップをTABTapeAutoBondingやプリント基板を用いてガラス基板と接続してもよい。なお、信号線駆動回路などの構成は、図15に限定されない。例えば、第1ラッチ回路1504や第2ラッチ回路1505が、アナログ値を保存できる回路である場合、図16に示すように、リファレンス用電流源1514から第1ラッチ回路LAT11504に、ビデオ信号アナログ電流が入力されることもある。また、図16において、第2ラッチ回路1505が存在しない場合もある。そのような場合は、第1ラッチ回路1504に、より多くの電流源回路が配置されている場合が多い。その電流源回路に本発明を適用することができる。実施の形態6本実施の形態では、本発明を信号線駆動回路の一部に適用した構成について説明する。実施の形態1で示した図13aの電流源回路を信号線駆動回路の一部に適用した構成について図17を用いて説明する。なお、図17では各列の信号線へ電流を供給するそれぞれの電流源回路のうちのひとつの電流源回路を示している。図13aの基本電流源101は図17のリファレンス用電流源1701に対応し、配線110が配線1710に、スイッチ104がスイッチ1704に、トランジスタ102がトランジスタ1702に、容量素子103が容量素子1703に、トランジスタ1301、トランジスタ1302がトランジスタ1708、トランジスタ1709にそれぞれに対応している。そして図13に示している配線105及び配線113は、図17の場合にはひとつの配線1705に相当する。同様に図13に示している配線112、配線106及び配線107は図17の場合には配線1706に相当する。そして配線1710とトランジスタ1702のドレイン端子との間にスイッチ1707が接続されている。またトランジスタ1702のドレイン端子はスイッチ1711の一方の端子とも接続され、スイッチ1711の他方の端子は信号線Siへと接続されている。点線は各列の信号線へ電流を供給する一構成の電流源回路1712を表している。ここで、図17の信号線駆動回路の動作について簡単に説明する。まず信号線Siへ信号電流を供給するために、リファレンス用電流源1701からの信号を電流源回路1712に書きこむ。このときスイッチ1704及びスイッチ1707はオンにし、スイッチ1711はオフにする。そしてリファレンス用電流源1701からの電流が容量素子1703に流れ、トランジスタ1702のゲート電位が蓄積される。この書き込みのとき、ノイズなどにより配線1710の電位が通常の範囲を超えた場合には正常の範囲の電位に戻すようにトランジスタ1708又はトランジスタ1709が作用する。つまり、配線1710の電位が配線1705の電位より高くなった場合には、トランジスタ1709の作用により配線1710から配線1705へ電流を放出する。つまり、トランジスタ1709は、配線1710の電位を配線1705の電位まで下げるような働きをする。そして配線1710の電位が配線1706の電位よりも低くなった場合には、トランジスタ1708の作用により配線1706から配線1710へ電流を供給する。つまり、トランジスタ1708は、配線1710の電位を配線1706の電位まで上げるような働きをする。こうしてノイズによる書き込み動作の遅延を低減することができる。電流源回路1712の書き込みが終了し、電流源回路1712から信号線Siに信号電流を供給する場合にはスイッチ1704及びスイッチ1707をオフにしてトランジスタ1702のゲートソース間電圧を容量素子1703に保持させる。そして、スイッチ1711をオンにすると、信号電流を信号線Siに流すことが出来る。なお、信号線駆動回路に用いる電流源回路は、図17の構成に限られず、実施の形態1及び2で示した様々な構成を組み合わせて用いることが出来る。次に本発明を信号線駆動回路の一部に導入した電流供給用トランジスタ及び電流放出用トランジスタの様々な配置例について説明する。図18では図17で示した電流供給用トランジスタ1708及び電流放出用トランジスタ1709の一組を各列の電流源回路1712を介して配置した構成となっている。このように配置することでノイズにより、正常の範囲を超えた電位を正常に戻すための作用が各列で概ね等しくすることが出来る。とくに、配線1710の配線抵抗や交差容量が大きい場合は、トランジスタ1708やトランジスタ1709から遠い場所では、配線1710の電位が戻りにくい。したがって、多数のトランジスタ1708やトランジスタ1709を配線1710に一定間隔で配置させることにより、配線1710のどの位置であっても、素早く配線1710の電位を戻しやすくすることができる。また、配置の制約により各列に電流供給用のトランジスタ1708と電流放出用のトランジスタ1709を配置できないときは図19に示すように電流源回路1712の各列に電流供給用のトランジスタ1708のみを配置した構成としてもよい。この場合においても、実施の形態1で説明したように、なかなか正常の電位に戻りにくくなるときに作用する。つまり、配線1710の電位が正常の範囲より低くなったときに作用し正常の範囲の電位に戻すことができるため有効である。つまり、効果の大きいトランジスタ1708を配線1710に広く分布させることにより、配線1710の電位をもとに戻しやすくできる。また、図20に示すように数列の電流源回路1712に対して一組の電流供給用のトランジスタ1708と電流放出用のトランジスタ1709を配置しても良い。図20では3列の電流源回路1712に対してひとつの電流供給用のトランジスタ1708と電流放出用のトランジスタ1709を配置しているがもちろん何列にひとつの組み合わせをするかは適宜選択することが出来る。また、図21に示すように電流源回路1712の各列に電流供給用のトランジスタ1708のみを配置し、両端には電流供給用のトランジスタ1708と電流放出用のトランジスタ1709を配置する構成としてもよい。こうして配線1710の電位が正常の範囲より低くなったときに作用し正常の範囲の電位に戻すことができるための電流駆動能力を高くすることが出来る。また、トランジスタのチャネル長Lとチャネル幅Wの比によってもトランジスタ1708及びトランジスタ1709の電流駆動能力を設定することが出来る。電流駆動能力を高くするにはW/Lを大きくすれば良く、W/Lを小さくすれば電流能力は小さくなる。よって、電流供給用トランジスタ1708及び電流放出用トランジスタ1709の配置する数や、W/Lの比を適宜設定し、本発明の効果をより高めることができる。W/Lを大きくしても、通常の動作を行っているときには、トランジスタ1709やトランジスタ1708には電流がほとんど流れないので、できるだけ大きくするのがよい。ただし、トランジスタ1709やトランジスタ1708のオフ電流が大きくなりすぎない程度でとどめるべきである。よって、オフ電流を低減させるため、トランジスタ1709やトランジスタ1708はマルチゲート構造にしてもよいし、低濃度不純物領域LDDともいうを設けてもよい。例えば、電流源回路の個数分だけ電流供給用トランジスタ1708及び電流放出用トランジスタ1709を配置することが望ましい。または、電流源回路に応じて、電流源回路中の配線の電位が、正常の範囲の電位に戻り難いときに電流が流れるトランジスタのみを、電流源回路の個数分だけ配置するのが好ましい。あるいは、ソース信号線の数の分だけ配置しても良い。具体的には100個から2000個の電流供給用トランジスタ1708及び電流放出用トランジスタ1709を配置するのが好ましい。より好ましくは300から1000個の電流供給用トランジスタ1708及び電流放出用トランジスタ1709、さらに最適には600から700個の電流供給用トランジスタ1708及び電流放出用トランジスタ1709を配置するのが好ましい。さらに具体的には、表示装置の解像度に合わせて、電流供給用トランジスタ1708及び電流放出用トランジスタ1709を設ける。例えば、解像度がVGAVideoGraphicsArrayのときは水平方向ドット数×垂直方向ドット数=640×480であり、1ドット毎にRGBのソース信号線があるので、1920個の電流供給用トランジスタ1708及び電流放出用トランジスタ1709を設ける。同様にQCIFQuaterCommonIntermediateFormatのときは528個、XGAeXtendedGraphicsArrayのときは3072個、UXGAUltraXGAのときは4800個を設ける。または、それ以上を設ける。ただし、例えば、VGAの場合1本の配線に1920個の電流源回路が接続されているとは限らない。例えば、640個や320個や、160個程度の電流源回路が接続されている場合もある。その場合は、それらに応じて、電流供給用トランジスタ1708及び電流放出用トランジスタ1709を640個、若しくはその整数分の1320個、160個、80個等だけ配置してもよい。よって、QCIFの場合、176個、88個、44個、若しくは22個、XGAの場合、1024個、512個、256個、若しくは128個、UXGAの場合、1600個、800個、400個、若しくは200個だけ配置してもよい。または、これらのうち電流源回路中の配線の電位が、正常の範囲の電位に戻り難いときに電流が流れるトランジスタのみを配置するのが好ましい。また、例えば、Wは5~800μm、好ましくは50~800μm、Lは5μm~20μm、好ましくは5~10μmの間であって、W/Lは1~150、好ましくは50~150であることが好ましい。なお、図17~21では信号線の各列に電流源回路がひとつしか記載されていないが、電流源回路を並列に複数個配置して、切り替えて動作させることにより、設定動作などを行いながら同時に出力動作を行うことが出来る。また、これらの構成に限らず、実施の形態1及び2で示した様々な構成を適用することができる。さらに、負荷画素にアナログ電流を出力する場合は、図22に示すような構成となる。なお、図22では、簡単のため、3ビットの場合について説明する。すなわち、リファレンス用電流源2201A、2201B、2201Cがあり、設定動作の時の電流の大きさは、Ic、2×Ic、4×Icというようになっている。そして、電流源回路2202A、2202B、2202Cが各々接続されている。なお、電流源回路2202A、2202B、2202Cは、図17に示す電流源回路1712を適用することが出来る。したがって、出力動作の時には、電流源回路2202A、2202B、2202Cは、Ic、2×Ic、4×Icの大きさの電流を出力することになる。そして、各電流源回路と直列に、スイッチ2203A、2203B、2203Cが接続されている。このスイッチは、図15で示した第2ラッチ回路LAT21505から出力されるビデオ信号によって制御される。そして、各電流源回路とスイッチから出力される電流の合計が、負荷、すなわち、画素に出力される。以上のように動作させることにより、画素にビデオ信号としてアナログ電流を出力している。なお、図17の場合と同様電流源をさらに並列に配置することにより、設定動作などと、出力動作などを同時に行うことが出来る。なお、図22では、簡単のため、3ビットの場合について説明したが、これに限定されない。同様に構成すれば、ビット数を容易に変更して構成することが出来る。実施の形態7本実施の形態ではソース信号線駆動回路と画素間に設けられた電流源回路に本発明を適用した場合について説明する。本発明を適用した第1の画素構成を図23に示す。画素2313は第1のゲート信号線2314及び第2のゲート信号線2315、電流供給線2310、ソース信号線2316、電源線2306、スイッチング用TFT2311、消去用TFT2309、第1の保持容量2312、駆動TFT2308、電流源TFT2302、第2の保持容量2303、第1のスイッチ2304、第2のスイッチ2318、発光素子2307、リファレンス用電流源2301を有する。本実施の形態の画素構成及び動作について簡単に説明する。本構成では、電流源TFT2302が供給する電流を発光素子2307に流すかどうかによって画像を表示する。リファレンス用電流源2301からの電流を電流源TFT2302と第2の保持容量2303に供給して、電流源TFT2302のゲートソース間に適切な電圧を設定する。こうして、第2電流源TFT2302が供給する電流を設定する。そして、ゲート線2315が選択されたときにスイッチング用トランジスタ2311がオンになり、信号線2316から、デジタルの画像信号通常は電圧値を第1の保持容量2312に入力する。なお、第1の保持容量2312はトランジスタのゲート容量などを用いることにより、省略可能である。そして、保存されたデジタルの画像信号を用いて、スイッチング用トランジスタ2311をオンオフする。つまり、電流源TFT2302が供給する電流を発光素子2307に流すかどうかを、スイッチング用TFT2311が制御する。これにより、画像を表現することができる。また、本実施の形態では、電流供給線2310の一方はリファレンス用電流源2301を介して配線2305に接続され、他方は第2のスイッチ2318を介して、第2の保持容量2303の一方の端子、電流源TFT2302のソース端子及び駆動TFT2308のソース端子が接続されている。この電流供給線2310には電流供給用TFT2321及び電流放出用TFT2320が接続されている。これらのTFTはダイオード接続のTFTであり電流供給用TFT2321のゲート端子はソース端子と短絡され、さらに配線2317と接続されている。電流放出用TFT2320はドレイン端子が配線2306と接続されている。保持容量2303の他方の端子は電流源TFT2302のゲート端子及び第1のスイッチ2304を介して電源線2306と接続されている。電流源TFT2302のドレイン端子は電源線2306と接続されている。駆動TFT2308のドレイン端子は発光素子2307の陽極と接続され、発光素子の陰極は配線2319と接続されている。スイッチング用TFT2311のソース端子はソース信号線2316と、ゲート端子は第1のゲート信号線2314と接続されている。そしてドレイン端子は駆動TFT2308のゲート端子、消去用TFT2309のソース端子及び第1の保持容量2312の一方の端子と接続されている。保持容量2312の他方の端子と消去用TFT2309のドレイン端子は電源線2306と接続され、消去用TFT2309のゲート端子は第2のゲート配線2315と接続されている。ここで、リファレンス用電流源2301による信号電流を画素2301に書きこむ動作について説明する。リファレンス用電流源2301による信号電流を画素2313の電流源回路に書き込むときには第1のスイッチ2304及び第2のスイッチ2318をオンにする。すると配線2306から保持容量2303に電流が流れ、電流源TFT2302のゲート電位が蓄積される。そして定常状態になると書き込みが完了し、スイッチ2304及びスイッチ2318をオフにする。こうして電流源TFT2302のゲートソース間電圧が保持容量2303に保持される。つまり電流源TFT2302に信号電流を流すためのゲートソース間電圧が保持される。次々の行にリファレンス用電流源2301から電流源TFT2302へ書き込みを行い、n行目の画素2313nに書き込みをしているときに1行目が出力動作発光動作に移ったとする。出力動作を行っていないときには第1のゲート信号線2314はGNDの電位である。出力動作をするときには第1のゲート信号線2314にVDDの信号が入りスイッチング用TFT2311がオンになり第2の電源線2306から第1の保持容量2312に電流が流れ始める。そして第1の保持容量2312に駆動TFT2308のゲート電位が蓄積され、駆動TFT2308のしきい値電圧を超えると駆動TFT2308はオンし、電流源TFT2302から信号電流が発光素子2307に流れ、発光する。ここで、第1のゲート信号線2314にVDDの信号が入ると、実施の形態1の図6で説明したように、配線2314と交差し、寄生容量が形成されている電流供給線2310の電位はVDDよりも高くなる。そして、VDDより電流供給線2310の電位が高くなると、電流源TFT2302nのソース端子は電源線2306に接続されている側の端子となる。このとき画素2313nの電流源回路には書き込みを行っているため、電流源TFT2302nのゲート端子と電源線2306に接続されている端子は第1のスイッチ2304nによって短絡されている。よって、電流供給線2310の電位がVDDより高くなると電流源TFT2302nはオフしてしまい、電流は流れない。また、電流源2301としては実施の形態1の図9で示したようにNチャネル型トランジスタを用いる場合が多い。すると、Nチャネル型トランジスタのソース端子の電位が定電位の配線2305に固定されているためドレイン端子側である配線2310の電位が高くなっても信号電流と逆方向に流れる電流はあまり大きくなることはない。よって、電流供給線2310を正常な範囲の電位に戻すためには時間がかかってしまう。すると、n行目の書き込みが完了する前定常状態になる前に書き込みを終了し、次の行の書き込みに移ってしまうこととなる。よって所望の電流源TFT2302nのゲート電位を蓄積する第2の保持容量2303nに所望のデータを書きこめず、正しい表示を行うことが出来なくなる。ところが、図23に示すように電流放出用TFT2320が電流供給線2310へ接続されていると、電位を即座に正常な電位に戻すことが出来る。電流供給線2310の電位が電源線2306の電位であるVDDよりも高くなるとダイオード接続された電流放出用TFT2320は、電源線2306側に接続されている端子がソース端子となるため、ゲートソース間に電位差が生じ、電流放出用TFT2320に電流が流れ、電流供給線2310の電位をVDDまで戻すような働きをする。よって、電流供給線2310の電位を素早く正常な範囲まで戻すことが出来るため、信号電流の書き込みの遅延を低減することができる。また、実際には多数の配線が交差し、VDDとGNDの信号が複雑に切り替わるため、電流供給線2310の電位は正常な範囲より低くなったり高くなったりする。電流供給線2310の電位がGNDよりも低くなると、第2の保持容量2303に電流が流れ、電流源TFT2302はオンし、電流源TFT2302に電流が流れるようになり電流供給線2310の電位を戻すことが出来る。また、リファレンス用電流源2301にNチャネル型トランジスタを用いている場合には電流供給線2310に接続されている側の端子がソース端子となるため、信号電流が流れているときよりゲートソース間電圧は大きくなるためNチャネル型トランジスタには信号電流のときとは逆の方向に大きな電流が流れることになる。また、電流供給用TFT2321の電流供給線2310側に接続されている端子がソース端子となるため電流供給用TFT2321に電流が流れ、電流供給線の電位をGNDの電位まで素早く戻すような働きをする。よって、電流供給線2310の電位がGNDよりも低くなったときにはVDDの電位より高くなったときより正常の範囲の電位に戻り易い。よって、図23に示す構成においては正常な範囲より電位が高くなったときに正常な範囲の電位に戻す作用がある電流放出用TFT2320の電流駆動能力を電流供給用TFT2321より大きく設定すると良い。もちろん場合によっては電流放出用TFT2320だけを配置し、電流供給用TFT2321は設けなくても良いし、画素部の上端及び下端に電流供給用TFT2321及び電流放出用TFT2320を一組づつ設けても良いし、電流放出用TFT2320だけを設けても良い。また、各画素に電流供給用TFT2321及び電流放出用TFT2320を一組づつ設けても良いし、どちらか一つのみを設けても良い。本画素構成においては電流放出用TFT2320だけを設けても良い。ここで、複数の画素を有する表示装置の模式図を図28に示す。表示装置は基板2801、FPCフレキシブルプリントサーキット2802、ゲート線駆動回路2803、ソース信号線駆動回路2804、画素部2805、画素2806、整流素子2807及び2808を有する。なお、画素2806は、ゲート線とソース信号線に対応してマトリクスに配置されている。また、図28に示すようにソース信号線のそれぞれには、画素部の上端に電流放出用トランジスタ2807を設け、下端に電流供給用トランジスタ2808を設けた構成としても良い。もちろん逆の構成であっても良いし、上端及び下端に電流放出用トランジスタ2807及び電流供給用トランジスタ2808を一組づつ配置しても良い。なお、電流放出用トランジスタ2807及び電流供給用トランジスタ2808は、ダイオード接続したトランジスタを用いることができる。しかし、電流放出用トランジスタ2807及び電流供給用トランジスタ2808の代わりに他の整流素子を用いてもよい。なお、本実施例ではダイオード接続したTFTを用いて、電流供給用TFTと電流放出用TFTとしたが、整流作用のあるものであれば良く、PN接合やPIN接合のダイオードやショットキー型のダイオードやカーボンナノチューブを用いたダイオードなどを用いてもよい。本発明を適用した第2の画素構成を図24に示す。図24の画素は、ソース信号線2410、第1のゲート信号線2414および第2のゲート信号線2415、電源線2416、スイッチング用TFT2411、保持TFT2412、駆動用TFT2404、電流源TFT2402、保持容量2403、発光素子2417及び映像信号入力用電流源2401を有する。スイッチング用TFT2411のゲート端子は、第2のゲート信号線2415に接続され、ソース端子はソース信号線2410に接続され、ドレイン端子は駆動用TFT2404のソース端子と、電流源TFT2402のドレイン端子とに接続されている。保持用TFT2412のゲート端子は、第1のゲート信号線2414に接続され、ソース端子は、駆動用TFT2411のゲート端子と、電流源TFT2402のゲート端子とに接続され、ドレイン端子はソース信号線2410に接続されている。駆動用TFT2424のドレイン端子は、発光素子2417の陽極に接続されている。電流源TFT2402のソース端子は電源線2403に接続されている。保持容量2403は、電流源TFT2402のゲート端子とソース端子との間に接続され、電流源TFT2402のゲートソース間電圧を保持する。電源線2416および発光素子2417の陰極2407に、それぞれ所定の電位が入力され、互いに電位差を有するここで駆動方法の詳細については特開2004-054200に示されるとおりであるため省略する。画素への書き込み動作のとき、映像信号入力用電流源2401による書き込みにより容量素子2403に電流源TFT2402のゲート電位を蓄積する。このときにソース信号線2410にノイズがのり、ソース信号線2410の電位が通常の範囲を超えた場合について説明する。まず、ソース信号線2410の電位が正常の範囲より低くなった場合には電流源TFT2402のゲートソース間電圧が上昇するため配線2416から電流が供給されるため、ソース信号線2410の電位は比較的戻りやすい。一方、ソース信号線2410が通常の範囲を超えて高電位となった場合には、実施の形態2でも説明したように低電位側に接続されている映像信号入力用電流源2401は飽和領域で動作するNチャネル型トランジスタが用いられる場合が多い。よってソース信号線2410が高電位になったときにはNチャネル型トランジスタに流れる電流はあまり変化しないのは前述した通りである。なお、書き込み動作のとき、スイッチング用TFT2411及び保持TFT2412はオンの状態である。よって電流源TFT2402はスイッチング用TFT2411と接続された側の端子がソース端子となるためゲートソース間は短絡されていることになる。よって電流源TFT2402はオフし、電流は流れない。保持容量2403には信号電流の書き込みとは逆に電流が流れる。よってソース信号線2410の電位が正常の範囲に戻っても書き込みが遅れてしまう。しかし、図24の構成はソース信号線2410の電位が配線2413の電位より低くなったら電流を供給する電流供給用TFT2409と、ソース信号線2410の電位が配線2406の電位より高くなったら電流を放出する電流放出用TFT2408とが、ソース信号線2410に接続されているため、ソース信号線の電位が通常の範囲を超えた場合には電流供給用TFT2409と電流放出用TFT2408に電流が流れ、直ぐに正常の電位に戻すことが出きる。そして電流放出用TFT2408の電流駆動能力を高くするとよい。電流駆動能力は総合的に大きくすれば良く、TFTのW/Lの値を大きくする他に、例えばTFTの数を多く配置しても良い。また、図24のような構成に限られず、画素の上部に電流放出用TFT2408を配置し、下部に電流供給用TFT2409を配置してもよいし、上部及び下部に電流放出用TFT2408及び電流供給用TFT2409を1組づつ配置してもよいし、電流放出用TFT2408だけを設けても良い。また、各画素に電流供給用TFT2409及び電流放出用TFT2408を一組づつ設けても良いし、どちらか一つのみを設けても良い。本画素構成においては電流放出用TFT2408だけを設けても良い。次に第3の構成を図25を用いて説明する。図25に第3の構成例を示す。図25の画素は、ソース信号線2507、第1のゲート信号線2510、第2のゲート信号線2509、第3のゲート信号線2517、電源線2518、第1のTFT2514、第2のTFT2506、第3のTFT2508、第4のTFT2504、保持容量2503、発光素子2505、映像信号入力用電流源2501を有する。第1のTFT2514のゲート端子は、第1のゲート信号線2510に接続され、ソース端子はソース信号線2507に接続され、ドレイン端子は第2のTFT2506のドレイン端子と、第3のTFT2508のソース端子とに接続されている。第2のTFT2506のゲート端子は、第2のゲート信号線2509に接続され、ソース端子は電源線2518に接続されている。第4のTFT2504のゲート端子は、第3のゲート信号線2517に接続され、ソース端子は、第3のTFT2502のゲート端子に接続され、ドレイン端子は第3のTFT2508のドレイン端子と、発光素子2505の陽極とに接続されている。保持容量2503は、第3のTFT2508のゲート端子とソース端子との間に接続され、第3のTFT2508のゲートソース間電圧を保持する。電源線2518および発光素子2505の陰極には、それぞれ所定の電位が入力され、互いに電位差を有する。ここで駆動方法の詳細については特開2004-054200に示されるとおりであるため省略する。画素への書き込み動作のとき、映像信号入力用電流源2501による書き込みにより保持容量2503に第3のTFT2502のゲート電位を蓄積する。このときにソース信号線2507にノイズがのり、ソース信号線2507の電位が通常の範囲を超えた場合について説明する。まず、ソース信号線2507の電位が通常の範囲より低電位となった場合について説明する。実施の形態1でも説明したように高電位側に接続されている映像信号入力用電流源2501は飽和領域で動作するPチャネル型トランジスタが用いられる場合が多い。よって、このときにはPチャネル型トランジスタから流れる電流はあまり変化しないのは前述した通りである。また、第2のTFT2506のソース端子も電源線2508に接続されている方の端子のままであるため第2のTFT2506に流れる電流もあまり大きくならない。そして第3のTFT2508のゲート電位を蓄積していた保持容量2503も放電してしまうため第3のTFT2502はオフしてしまい、第3のTFT2302にも電流が流れなくなる。また書き込みのときには第4のTFT2504はオンしているため、保持容量2503には信号電流を書きこむときとは逆に電流が流れる。よってソース信号線2507の電位が正常の範囲に戻っても書き込みが遅れてしまう。しかし、本発明を適用した図25では電流供給用TFT2513が設けられているため、このようにソース信号線2507の電位が正常の範囲よりも低い電位となった場合にはGNDの電位になるまで電流を供給し正常の範囲の電位に素早く戻すことが出来る。一方、ソース信号線2507の電位が通常の範囲より高電位になった場合について説明する。高電位になった場合には保持容量2503に電流が流れ、電流源TFT2502のゲート電位が蓄積され、第3のTFT2502はオンする。そして、第3のTFT2502に電流が流れる、また、第2のTFT2506のゲートソース間電圧も大きくなることから第2のTFT2506に流れる電流も大きくなる。そして、映像信号入力用電流源に用いられるPチャネル型トランジスタもソース端子がソース信号線2507に接続されている側の端子となるため、ゲートソース間電圧が大きくなりPチャネル型トランジスタに流れる電流も大きくなる。よってソース信号線2507の電位が正常の範囲より高くなった場合には低くなった場合に比べて正常の範囲の電位に戻りやすい。さらに電流放出用TFT2511が配置されているため、ソース信号線2507の電位をVDDの電位まで戻すように電流が流れるため、より素早く正常の範囲の電位に戻すことが出来る。よって図25の構成では、電流供給用TFT2513の電流駆動能力を高くする。電流駆動能力は総合的に大きくすれば良く、TFTのW/Lの値を大きくする他に、例えばTFTの数を多く配置しても良い。また、図25のような構成に限られず、画素の上部に電流放出用TFT2511を配置し、下部に電流供給用TFT2512を配置してもよいし、上部及び下部に電流放出用TFT2511及び電流供給用TFT2512を1組づつ配置してもよいし、電流供給用TFT2512だけを設けても良い。また、各画素に電流供給用TFT2512及び電流放出用TFT2511を一組づつ設けても良いし、どちらか一つのみを設けても良い。本画素構成においては電流供給用TFT2512だけを設けても良い。次に第4の構成を図26を用いて説明する。図26の画素は、ソース信号線2608、第1のゲート信号線2610および第2のゲート信号線2616、電源線2609、第1のTFT2606、第2のTFT2605、第3のTFT2604、第4のTFT2602、保持容量2603、発光素子2607、映像信号入力用電流源2601を有する。第1のTFT2606のゲート端子は、第1のゲート信号線2610に接続され、ソース端子はソース信号線2608に接続され、ドレイン端子は第2のTFT2605のドレイン端子と、第3のTFT2604のドレイン端子とに接続されている。第3のTFT2604のゲート端子は、第2のゲート信号線2616に接続され、ソース端子は第2のTFT2605のゲート端子と、T第4のTFT2602のゲート端子とに接続されている。第2のTFT2605、第4のTFT2602のソース端子はともに電源線2609に接続され、第4のTFT2602のドレイン端子は発光素子2607の陽極に接続されている。保持容量2603は、第2のTFT2605、第4のTFT2602のゲート端子と、第2のTFT2605、第4のTFT2602のソース端子との間に接続され、第2のTFT2605、第4のTFT2602のゲートソース間電圧を保持する。電源線2609および発光素子2607の陰極には、それぞれ所定の電位が入力され、互いに電位差を有する。ここで駆動方法の詳細については特開2004-054200に示されるとおりであるため省略する。画素への書き込み動作のとき、映像信号入力用電流源2601による書き込みにより保持容量2603に第2のTFT2605及び第4のTFT2602のゲート電位を蓄積する。まず、ソース信号線2608の電位が正常の範囲より低くなった場合には第2のTFT2605のゲート端子は第1のTFT2606及び第3のTFT2604を介してソース信号線2608に接続されているため、ゲート電位は通常の範囲よりも低い電位となる。そして、第2のTFT2605のソース端子は電源線2609に接続されているため、第2のTFT2605のゲートソース間電圧が上昇し、電源線2609から第2のTFT2605に流れる電流は増加する。よって、ソース信号線2608の電位は比較的戻りやすい。一方、ソース信号線2608が通常の範囲を超えて高電位となった場合には、実施の形態2でも説明したように低電位側に接続されている映像信号入力用電流源2601は飽和領域で動作するNチャネル型トランジスタが用いられる場合が多い。よってソース信号線2608が高電位になったときにはNチャネル型トランジスタに流れる電流はあまり変化しないのは前述した通りである。なお、書き込み動作のとき、第1のTFT2606及び第3のTFT2604はオンの状態である。よって第2のTFT2605のソース端子は第1のTFT2606のドレイン端子と接続されている端子となるためゲートソース間はスイッチとしての役割を果たす第3のTFT2604を介して短絡されていることになる。よって第2のTFT2605はオフし、電流は流れない。また、保持容量2603には信号電流の書き込みとは逆に電流が流れる。よってソース信号線2608の電位が正常の範囲に戻っても書き込みが遅れてしまう。しかし、図26の構成はソース信号線2608の電位が配線2613の電位より低くなったら電流を供給する電流供給用TFT2611と、ソース信号線2608の電位が配線2614の電位より高くなったら電流を放出する電流放出用TFT2612をソース信号線2608に接続されているため、ソース信号線の電位が通常の範囲を超えた場合には電流供給用TFT2611と電流放出用TFT2608に電流が流れ、直ぐに正常の電位に戻すことが出きる。。そして電流放出用TFT2612の電流駆動能力を高くする。電流駆動能力は総合的に大きくすれば良く、TFTのW/Lの値を大きくする他に、例えばTFTの数を多く配置しても良い。また、図26のような構成に限られず、画素の上部に電流放出用TFT2612を配置し、下部に電流供給用TFT2611を配置してもよいし、上部及び下部に電流放出用TFT2612及び電流供給用TFT2611を1組づつ配置してもよいし、電流放出用TFT2612だけを設けても良い。また、各画素に電流供給用TFT2611及び電流放出用TFT2612を一組づつ設けても良いし、どちらか一つのみを設けても良い。本画素構成においては電流放出用TFT2612だけを設けても良い。次に第5の構成を図27を用いて説明する。図27に第5の構成例を示す。図27の画素は、ソース信号線2708、第1のゲート信号線2709、第2のゲート信号線2710、第3のゲート信号線2711、電源線2712、第1のTFT2706、第2のTFT2704、第3のTFT2705、第4のTFT2702、保持容量2703、発光素子2707、映像信号入力用電流源2701を有する。第1のTFT2706のゲート端子は、第1のゲート信号線2709に接続され、ソース端子はソース信号線2708に接続され、ドレイン端子は、第2のTFT2704のドレイン端子、第3のTFT2705のドレイン端子、および第4のTFT2702のソース端子に接続されている。第2のTFT2704のゲート端子は、第2のゲート信号線2710に接続され、ソース端子は打4のTFT2702のゲート端子に接続されている。第4のTFT2702のソース端子は、電源線2712に接続されている。第3のTFT2705のゲート端子は、第3のゲート信号線2711に接続され、ドレイン端子は発光素子2707の陽極に接続されている。保持容量2703は第4のTFT2702のゲート端子と電源線2712との間に接続され、第4のTFT2702のゲートソース間電圧を保持する。電源線2712および発光素子2707の陰極には、それぞれ所定の電位が入力され、互いに電位差を有する。ここで駆動方法の詳細については特開2004-054200に示されるとおりであるため省略する。画素への書き込み動作のとき、映像信号入力用電流源2701による書き込みにより保持容量2703に第4のTFT2702のゲート電位を蓄積する。まず、ソース信号線2708の電位が正常の範囲より低くなった場合には第4のTFT2702のゲート端子は第1のTFT2706及び第2のTFT2704を介してソース信号線2708に接続されているため、ゲート電位は通常の範囲よりも低い電位となる。そして、第4のTFT2702のソース端子は電源線2712に接続されているため、第4のTFT2702のゲートソース間電圧が上昇し、電源線2712から第4のTFT2702に流れる電流は増加する。よって、ソース信号線2708の電位は比較的戻りやすい。一方、ソース信号線2708が通常の範囲を超えて高電位となった場合には、実施の形態2でも説明したように低電位側に接続されている映像信号入力用電流源2701は飽和領域で動作するNチャネル型トランジスタが用いられる場合が多い。よってソース信号線2708が高電位になったときにはNチャネル型トランジスタに流れる電流はあまり変化しないのは前述した通りである。なお、書き込み動作のとき、第1のTFT2706及び第2のTFT2704はオンの状態である。よって第4のTFT2702のソース端子は第1のTFT2706のドレイン端子と接続されている端子となるため、ゲートソース間はスイッチとしての役割を果たす第2のTFT2704を介して短絡されていることになる。従って第4のTFT2702はオフし、電流は流れない。また、保持容量2703には信号電流の書き込みとは逆に電流が流れる。よってソース信号線2708の電位が正常の範囲に戻っても書き込みが遅れてしまう。しかし、図27の構成はソース信号線2708の電位が配線2716の電位より低くなったら電流を供給する電流供給用TFT2715と、ソース信号線2708の電位が配線2716の電位より高くなったら電流を放出する電流放出用TFT2713をソース信号線2708に接続されているため、ソース信号線の電位が通常の範囲を超えた場合には電流供給用TFT2715と電流放出用TFT2713に電流が流れ、直ぐに正常の電位に戻すことが出きる。そして電流放出用TFT2713の電流駆動能力を高くする。電流駆動能力は総合的に大きくすれば良く、TFTのW/Lの値を大きくする他に、例えばTFTの数を多く配置しても良い。また、図27のような構成に限られず、画素の上部に電流放出用TFT2713を配置し、下部に電流供給用TFT2715を配置してもよいし、上部及び下部に電流放出用TFT2713及び電流供給用TFT2715を1組づつ配置してもよいし、電流放出用TFT2713だけを設けても良い。また、各画素に電流供給用TFT2715及び電流放出用TFT2713を一組づつ設けても良いし、どちらか一つのみを設けても良い。本画素構成においては電流放出用TFT2713だけを設けても良い。実施の形態8本発明は様々な電子機器に適用することができる。具体的には電子機器の表示部を形成する画素や信号線駆動回路に適用することができる。そのような電子機器として、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイヘッドマウントディスプレイ、ナビゲーションシステム、音響再生装置カーオーディオ、オーディオコンポ等、ノート型コンピュータ、ゲーム機器、携帯情報端末モバイルコンピュータ、携帯電話、携帯型ゲーム機又は電子書籍等、記録媒体を備えた画像再生装置具体的にはDigitalVersatileDiscDVD等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置などが挙げられる。特に、斜め方向から画面を見る機会が多い携帯情報端末は、視野角の広さが重要視されているため、本発明の表示装置を用いることが望ましい。それら電子機器の具体例を図30に示す。図30Aはディスプレイであり、筐体13001、支持台13002、表示部13003、スピーカー部13004、ビデオ入力端子13005等を含む。本発明を表示部13003の電源回路に用いたディスプレイは、ノイズによる動作不良を低減することができる。その結果、表示むらを抑制することができる。表示装置は液晶表示装置又は発光装置とすることができる。なお、ディスプレイは、パソコン用、TV放送受信用、広告表示用などの全ての情報表示用表示装置が含まれる。図30Bはデジタルスチルカメラであり、本体13101、表示部13102、受像部13103、操作キー13104、外部接続ポート13105、シャッター13106等を含む。本発明を表示部13102の電源回路に用いたディスプレイは、ノイズによる動作不良を低減することができる。その結果、表示むらを抑制することができる。図30Cはノート型コンピュータであり、本体13201、筐体13202、表示部13203、キーボード13204、外部接続ポート13205、ポインティングマウス13206等を含む。本発明を表示部13203の電源回路に用いたディスプレイは、ノイズによる動作不良を低減することができる。その結果、表示むらを抑制することができる。図30Dはモバイルコンピュータであり、本体13301、表示部13302、スイッチ13303、操作キー13304、赤外線ポート13305等を含む。本発明を表示部13302の電源回路に用いたディスプレイは、ノイズによる動作不良を低減することができる。その結果、表示むらを抑制することができる。図30Eは記録媒体を備えた携帯型の画像再生装置具体的にはDVD再生装置であり、本体13401、筐体13402、表示部A13403、表示部B13404、記録媒体DVD等読み込み部13405、操作キー13406、スピーカー部13407等を含む。表示部A13403は主として画像情報を表示し、表示部B13404は主として文字情報を表示することができる。本発明を表示部A13403や表示部B13404の電源回路に用いたディスプレイは、ノイズによる動作不良を低減することができる。その結果、表示むらを抑制することができる。なお、記録媒体を備えた画像再生装置には家庭用ゲーム機器なども含まれる。図30Fはゴーグル型ディスプレイヘッドマウントディスプレイであり、本体13501、表示部13502、アーム部13503を含む。本発明を表示部13502の電源回路に用いたディスプレイは、ノイズによる動作不良を低減することができる。その結果、表示むらを抑制することができる。図30Gはビデオカメラであり、本体13601、表示部13602、筐体13603、外部接続ポート13604、リモコン受信部13605、受像部13606、バッテリー13607、音声入力部13608、操作キー13609等を含む。本発明を表示部13602の電源回路に用いたディスプレイは、ノイズによる動作不良を低減することができる。その結果、表示むらを抑制することができる。図30Hは携帯電話機であり、本体13701、筐体13702、表示部13703、音声入力部13704、音声出力部13705、操作キー13706、外部接続ポート13707、アンテナ13708等を含む。本発明を表示部13703の電源回路に用いたディスプレイは、ノイズによる動作不良を低減することができる。その結果、表示むらを抑制することができる。このように本発明は、あらゆる電子機器に適用することが可能である。本実施例は実施の形態4の図21で示した構成のダイオード接続したトランジスタ1708及び1709のマスクレイアウトを図29を用いて説明する。図29に示すトランジスタ2912が図18に示す電流源回路1712の最終列の端に位置するトランジスタ1709に相当し、トランジスタ2913が電流源回路1712の最終列の端に位置する1708に相当する。そして本実施例に示すトランジスタ2912は半導体層2904、ゲート電極2905、ソース電極2907、ドレイン電極2906を有する。ゲート電極2905とソース電極2907はコンタクトホールを介して接続されている。また、ドレイン電極2906は高電位VDD電源線2902とコンタクトホールを介して接続されている。なお、ゲート電極2905は所謂ダブルゲート構造をしており、ひとつのゲート幅が6μmである。つまりトランジスタ2912のチャネル長は12μmである。そして、チャネル幅は10μmである。トランジスタ2913は半導体層2908、ゲート電極2909、ソース電極2910、ドレイン電極2911を有する。ゲート電極2909とソース電極2910はコンタクトホールを介して接続されている。また、ドレイン電極2906は低電位GND電源線2901とコンタクトホールを介して接続されている。なお、ゲート電極2909は所謂ダブルゲート構造をしており、ひとつのゲート幅が6μmである。つまりトランジスタ2913のチャネル長は12μmである。そして、チャネル幅は100μmである。トランジスタ2912のソース電極2907とトランジスタ2913のドレイン電極2911と配線2903は同一の導電膜をパターニングすることにより形成され、一続きとなっている。そして、この配線2903にノイズがのり、正常の範囲の電位を超えたときにはトランジスタ2912及び2913には配線2903の電位を正常の範囲に戻すように電流が流れる。つまり、配線2903の電位が高電位VDD電源線2902よりも高くなったら、トランジスタ2912に電流が流れる。つまりトランジスタ2912は配線2903の電位をVDDの電位まで戻す作用がある。一方、配線2903の電位が低電位GND電源線2901よりも低くなったら、トランジスタ2913に電流が流れる。つまりトランジスタ2913は配線2903の電位をGNDの電位まで戻す作用がある。なお、本実施例のマスクレイアウト図は一例を示すものでであって、本発明はこれに限定されない。また、図29に示す破線AB間の断面を図50aに、破線CD間の断面を図50bに示す。基板5001上に下地膜5002を有している。基板5001としてはガラス基板、石英基板、プラスチック基板、セラミックス基板等の絶縁性基板、金属基板、半導体基板等を用いることができる。下地膜5002はCVD法やスパッタ法により形成することができる。例えばSiH4、N2O、NH3を原料に用いたCVD法により形成した酸化珪素膜、窒化珪素膜、酸化窒化珪素膜等を適用することができる。また、これらの積層を用いても良い。なお、下地膜5002は基板5001から不純物が半導体層に拡散することを防ぐために設けるものであり、基板5001にガラス基板や石英基板を用いている場合には下地膜5002は設けなくてもよい。下地膜5002上に島状の半導体層を有する。半導体層にはN型のチャネルが形成されるチャネル形成領域5003、N型のトランジスタのソース領域又はドレイン領域となる不純物領域5004、低濃度不純物領域LDD領域5005、P型のチャネルが形成されるチャネル形成領域5011、P型のトランジスタのソース領域又はドレイン領域となる不純物領域5012が形成されている。そして、チャネル形成領域5003、チャネル形成領域5011上にゲート絶縁膜5005を介してゲート電極5007が形成されている。また、ゲート電極5007から延長された第1の配線5014と、第2の配線5015を有している。ゲート絶縁膜5006としてはCVD法やスパッタ法により形成される酸化珪素膜、窒化珪素膜、酸化窒化珪素膜等を用いることができる。また、ゲート電極5007、第1の配線5014及び第2の配線5015としてはアルミニウムAl膜、銅Cu膜、アルミニウム又は銅を主成分とする薄膜、クロムCr膜、タンタルTa膜、窒化タンタルTaN膜、チタンTi膜、タングステンW膜、モリブデンMo膜等を用いることができる。ゲート電極5007の脇にはサイドウォール5008が形成されている。ゲート電極5007を覆うようにシリコン化合物、例えば、酸化シリコン膜、窒化シリコン膜若しくは酸化窒化シリコン膜を形成した後、エッチバックしてサイドウォール5008を形成することができる。なお、LDD領域5005はサイドウォール5008の下部に位置している。つまり、自己整合的にLDD領域5005が形成されている。ゲート電極5007、第1の配線5014、第2の配線5015、サイドウォール5008およびゲート絶縁膜5006上には層間絶縁膜5009を有している。層間絶縁膜5009は下層に無機絶縁膜、上層に樹脂膜を有している。無機絶縁膜としては、窒化珪素膜、酸化珪素膜、酸化窒化珪素膜又はこれらを積層した膜を用いることができる。樹脂膜としては、ポリイミド、ポリアミド、アクリル、ポリイミドアミド、エポキシなどを用いることができる。また、層間絶縁膜5009上には、第3の配線5010と第4の配線5013とを有している。なお、第3の配線5010はコンタクトホールを介して不純物領域5004と電気的に接続されている。また、第3の配線5010は、コンタクトホールを介して、不純物領域5004と第1の配線5014と接続されている。また、第4の配線5013はコンタクトホールを介して不純物領域5012と第2の配線5015と接続されている。また、第3の配線5010や第4の配線5013としては、チタンTi膜やアルミニウムAl膜や銅Cu膜やTiを含むアルミニウム膜などを用いることができる。なお、第3の配線5010や第4の配線5013と同じ層に信号線などの配線を設ける場合には低抵抗な銅を用いるとよい。本実施例では、本発明の電流源回路を画素や、信号線駆動回路の一部に有する表示装置の表示パネルの構成について図46a、bを用いて説明する。図46aは、表示パネルを示す上面図、図46bは図46aをA-A’で切断した断面図である。点線で示された信号線駆動回路4601、画素部4602、走査線駆動回路4606を有する。また、封止基板4604、シール材4605を有し、シール材4605で囲まれた内側は、空間4607になっている。なお、配線4608は、走査線駆動回路4606及び信号線駆動回路4601に入力される信号を伝送するための配線であり、外部入力端子となるFPCフレキシブルプリントサーキット4609からビデオ信号、クロック信号、スタート信号等を受け取る。FPC4609と表示パネルとの接合部上にはICチップメモリ回路や、バッファ回路などが形成された半導体チップ4646がCOGChipOnGlass等で実装されている。なお、ここではFPCしか図示されていないが、このFPCにはプリント配線基盤PWBが取り付けられていても良い。本明細書における表示装置とは、表示パネル本体だけでなく、それにFPCもしくはPWBが取り付けられた状態をも含むものとする。また、ICチップなどが実装されたものを含むものとする。次に、断面構造について図46bを用いて説明する。基板4610上には画素部4602とその周辺駆動回路走査線駆動回路4606及び信号線駆動回路4601が形成されているが、ここでは、信号線駆動回路4601と、画素部4602が示されている。なお、信号線駆動回路4601はNチャネル型TFT4620やNチャネル型TFT4621のように単極性のトランジスタで構成されている。なお、走査線駆動回路4606も同様にNチャネル型トランジスタで構成するのが好ましい。なお、画素構成には本発明の画素構成を適用することにより単極性のトランジスタで形成することができるため単極性表示パネルを作製することができる。また、本実施の形態では、基板上に周辺駆動回路を一体形成した表示パネルを示すが、必ずしもその必要はなく、周辺駆動回路の全部若しくは一部をICチップなどに形成し、COGなどで実装しても良い。その場合には駆動回路は単極性にする必要がなくPチャネル型トランジスタを組み合わせて用いることができる。また、画素部4602はスイッチング用TFT4611と、駆動用TFT4612とを含む画素を構成する複数の回路を有している。なお、駆動TFT4612のソース電極は第1の電極4613と接続されている。また、第1の電極4613の端部を覆って絶縁物4614が形成されている。ここでは、ポジ型の感光性アクリル樹脂膜を用いることにより形成する。また、カバレッジを良好なものとするため、絶縁物4614の上端部または下端部に曲率を有する曲面が形成されるようにする。例えば、絶縁物4614の材料としてポジ型の感光性アクリルを用いた場合、絶縁物4614の上端部のみに曲率半径0.2μm~3μmを有する曲面を持たせることが好ましい。また、絶縁物4614として、感光性の光によってエッチャントに不溶解性となるネガ型、或いは光によってエッチャントに溶解性となるポジ型のいずれも使用することができる。第1の電極4613上には、有機化合物を含む層4616、および第2の電極4617がそれぞれ形成されている。ここで、陽極として機能する第1の電極4613に用いる材料としては、仕事関数の大きい材料を用いることが望ましい。例えば、ITOインジウムスズ酸化物膜、インジウム亜鉛酸化物IZO膜、窒化チタン膜、クロム膜、タングステン膜、Zn膜、Pt膜などの単層膜の他、窒化チタンとアルミニウムを主成分とする膜との積層、窒化チタン膜とアルミニウムを主成分とする膜と窒化チタン膜との3層構造等を用いることができる。なお、積層構造とすると、配線としての抵抗も低く、良好なオーミックコンタクトがとれ、さらに陽極として機能させることができる。また、有機化合物を含む層4616は、蒸着マスクを用いた蒸着法、またはインクジェット法によって形成される。有機化合物を含む層4616には、元素周期律第4族金属錯体をその一部に用いることとし、その他、組み合わせて用いることのできる材料としては、低分子系材料であっても高分子系材料であっても良い。また、有機化合物を含む層に用いる材料としては、通常、有機化合物を単層もしくは積層で用いる場合が多いが、本実施の形態においては、有機化合物からなる膜の一部に無機化合物を用いる構成も含めることとする。さらに、公知の三重項材料を用いることも可能である。さらに、有機化合物を含む層4616上に形成される第2の電極陰極4617に用いる材料としては、仕事関数の小さい材料Al、Ag、Li、Ca、またはこれらの合金MgAg、MgIn、AlLi、CaF2、またはCaNを用いればよい。なお、有機化合物を含む層4616で生じた光が第2の電極4617を透過させる場合には、第2の電極陰極4617として、膜厚を薄くした金属薄膜と、透明導電膜ITO酸化インジウム酸化スズ合金、酸化インジウム酸化亜鉛合金In2O3―ZnO、酸化亜鉛ZnO等との積層を用いるのが良い。さらにシール材4605で封止基板4604を基板4610と貼り合わせることにより、基板4610、封止基板4604、およびシール材4605で囲まれた空間4607に発光素子4618が備えられた構造になっている。なお、空間4607には、不活性気体窒素やアルゴン等が充填される場合の他、シール材4605で充填される構成も含むものとする。なお、シール材4605にはエポキシ系樹脂を用いるのが好ましい。また、これらの材料はできるだけ水分や酸素を透過しない材料であることが望ましい。また、封止基板4604に用いる材料としてガラス基板や石英基板の他、FRPFiberglass-ReinforcedPlastics、PVFポリビニルフロライド、マイラー、ポリエステルまたはアクリル等からなるプラスチック基板を用いることができる。以上のようにして、本発明の画素構成を有する表示パネルを得ることができる。画素部の半導体層に結晶性半導体例えばポリシリコンP-Si:Hを適用した場合において、画素部と周辺駆動回路を一体形成した構成について説明したが、本発明の電流源回路を、画素部や、信号線駆動回路の一部に有する表示装置は、画素部の半導体に非晶質半導体例えばアモルファスシリコンa-Si:Hを適用することもできる。その場合には、図45に示すように、基板4500上に画素部4502を形成し、シール材4509を用いて基板4500と封止基板4508により封止する。また、周辺駆動回路信号線駆動回路4501や走査線駆動回路4504をICチップ上に形成し、基板にCOGなどで実装する。また、基板4500とFPCを接続する。なお、基板4500とFPC4505との接合部上にICチップ4506、4507を実装することにより、狭額縁化を図ることができる。以下に、画素部の半導体層に非結晶性半導体を適用した場合の画素部の部分断面図を示す。図47にはトップゲートのトランジスタ、図48及び図49にはボトムゲートのトランジスタの場合について示す。非晶質半導体を半導体層に用いたトップゲート構造のトランジスタの断面を図47aに示す。に示すように、基板4701上に下地膜4702が形成されている。さらに下地膜4702上に画素電極4703が形成されている。また、画素電極4703と同層に同じ材料からなる第1の電極4704が形成されている。基板はガラス基板、石英基板、セラミック基板などを用いることができる。また、下地膜4702としては、窒化アルミAlNや酸化珪素SiO2、酸化窒化珪素SiOxNyなどの単層やこれらの積層を用いることができる。また、下地膜4702上に配線4705及び配線4706が形成され、画素電極4703の端部が配線4705で覆われている。配線4705及び配線4706の上部にN型の導電型を有するN型半導体層4707及びN型半導体層4708が形成されている。また、配線4706と配線4705の間であって、下地膜4702上に半導体層4709が形成されている。そして、半導体層4709の一部はN型半導体層4707及びN型半導体層4708上にまで延長されている。なお、この半導体層はアモルファスシリコンa-Si:H、微結晶半導体μ-Si:H等の非結晶性を有する半導体膜で形成されている。また、半導体層4709上にゲート絶縁膜4710が形成されている。また、ゲート絶縁膜4710と同層の同じ材料からなる絶縁膜4711が第1の電極4704上にも形成されている。なお、ゲート絶縁膜4710としては酸化珪素膜や窒化珪素膜などが用いられる。また、ゲート絶縁膜4710上に、ゲート電極4712が形成されている。また、ゲート電極と同層に同じ材料でなる第2の電極4713が第1の電極4704上に絶縁膜4711を介して形成されている。第1の電極4704及び第2の電極4713で絶縁膜4711を挟まれた容量素子4719が形成されている。また、画素電極4703の端部、駆動トランジスタ4718及び容量素子4719を覆い、層間絶縁膜4714が形成されている。層間絶縁物4714及びその開口部に位置する画素電極4703上に有機化合物を含む層4715及び対向電極4716が形成され、画素電極4703と対向電極4716とで有機化合物を含む層4715が挟まれた領域では発光素子4717が形成されている。また、図47aに示す第1の電極4704を図47bに示すように第1の電極4720で形成してもよい。第1の電極4720は配線4705及び4706と同層の同一材料で形成されている。また、非晶質半導体を半導体層に用いたボトムゲート構造のトランジスタを用いた表示パネルの部分断面を図48に示す。基板4801上に下地膜4802が形成されている。さらに下地膜4802上にゲート電極4803が形成されている。また、ゲート電極と同層に同じ材料からなる第1の電極4804が形成されている。ゲート電極4803の材料にはリンが添加された多結晶シリコンを用いることができる。多結晶シリコンの他に、金属とシリコンの化合物であるシリサイドでもよい。また、ゲート電極4803及び第1の電極4804を覆うようにゲート絶縁膜4805が形成されている。ゲート絶縁膜4805としては酸化珪素膜や窒化珪素膜などが用いられる。また、ゲート絶縁膜4805上に、半導体層4806が形成されている。また、半導体層4806と同層に同じ材料からなる半導体層4807が形成されている。基板はガラス基板、石英基板、セラミック基板などを用いることができる。また、下地膜4802としては、窒化アルミAlNや酸化珪素SiO2、酸化窒化珪素SiOxNyなどの単層やこれらの積層を用いることができる。半導体層4806上にはN型の導電性を有するN型半導体層4808、4809が形成され、半導体層4807上にはN型半導体層4810が形成されている。N型半導体層4808、4809、4810上にはそれぞれ配線4811、4812が形成され、N型半導体層4810上には配線4811及び4812と同層の同一材料からなる導電層4813が形成されている。半導体層4807、N型半導体層4810及び導電層4813からなる第2の電極が構成される。なお、この第2の電極と第1の電極4804でゲート絶縁膜4802を挟み込んだ構造の容量素子4820が形成されている。また、配線4811の一方の端部は延在し、その延在した配線4811上部に接して画素電極4814が形成されている。また、画素電極4814の端部、駆動トランジスタ4819及び容量素子4820を覆うように絶縁物4813が形成されている。画素電極4814及び絶縁物4815上には有機化合物を含む層4816及び対向電極4817が形成され、画素電極4814と対向電極4817とで有機化合物を含む層4816が挟まれた領域では発光素子4818が形成されている。容量素子の第2の電極の一部となる半導体層4807及びN型半導体層4810は設けなくても良い。つまり第2の電極は導電層4813とし、第1の電極4804と導電層4813でゲート絶縁膜が挟まれた構造の容量素子としてもよい。なお、図48aにおいて、配線4811を形成する前に画素電極4814を形成することで、図48bに示すような、画素電極4814からなる第2の電極4821と第1の電極4804でゲート絶縁膜4805が挟まれた構造の容量素子4822を形成することができる。なお、図48では、逆スタガ型のチャネルエッチ構造のトランジスタについて示したが、もちろんチャネル保護構造のトランジスタでも良い。チャネル保護構造のトランジスタの場合について、図49a、bを用いて説明する。図49aに示すチャネル保護型構造のトランジスタは図48aに示したチャネルエッチ構造の駆動トランジスタ4819の半導体層4806のチャネルが形成される領域上にエッチングのマスクとなる絶縁物4901が設けられている点が異なり、他の共通しているところは共通の符号を用いている。また、同様に、図49bに示すチャネル保護型構造のトランジスタは図48bに示したチャネルエッチ構造の駆動トランジスタ4819の半導体層4806のチャネルが形成される領域上にエッチングのマスクとなる絶縁物4901が設けられている点が異なり、他の共通しているところは共通の符号を用いている。本発明の画素を構成するトランジスタの半導体層チャネル形成領域やソース領域やドレイン領域などに非晶質半導体膜を用いることで、製造コストを削減することができる。なお、本発明の画素構成の適用することができるトランジスタの構造や、容量素子の構造は上述した構成に限られず、さまざまな構成のトランジスタの構造や、容量素子の構造のものを用いることができる。