"電力変換回路であって、電流検出に利用する素子の安定電位側導体パターンと、同電位の平滑コンデンサ端子側導体パターンの間を分断するように、空隙を形成したもの。請求項1であって、前記回路素子を印刷基板の片側のみに実装したもの。請求項1から2であって、回路素子の実装されていない面を基準電位または入力または出力電位の導体シールドとしたもの。請求項1から3であって、スイッチとして30ミリオーム以下のMOSFETを使用した電流帰還PWMであって、請求項1に定める電流によって生じる電圧を差動配線によって取り出しているもの。請求項1から4を利用したBUCK型コンバータ、BUCKBOOST型コンバータ、BOOST型コンバータのいずれかであるもの。請求項1から4を利用したインバータ、コンバータ、および電力増幅器。1の主電源に対して、前記請求項1から6の回路と、インダクタやスイッチを有する電力変換回路や別のパルス負荷を並列に接続したもの。非特許文献1の配置では、制御端子を、PWM制御半導体と結合する際に、印刷基板の別の層を経由して接続する必要がある。別の層に接続するためには貫通穴が用いられるが、これは寄生インダクタンスと抵抗をともなうため、第一のスイッチと、第二のスイッチの動作速度を低下させ、損失の増大を生じる。非特許文献3の配置であれば、この問題は生じない。非特許文献3の配置をもとに、第一のスイッチと、第二のスイッチを別のSO-8型表面実装パッケージとして作図しなおした例が図1であり、有用かつ確立した従来技術である。いっぽう発明者は鋭意検討の結果、この配置に伴う限界を見出した。近年の素子技術の進歩にしたがって、損失をもたらす抵抗成分の低減が進み、相互接続点と基準電位または出力または入力間の電流によって生じる電圧が微小になっている。いっぽう、あらゆる導体上には、回路上を流れるさまざまな電流に由来する雑音電圧が生じるが、これは導体の配置に依存するため、同じ配置であれば、ほとんど一定である。このため、従来の配置では相互接続点と基準電位または出力または入力間の電流によって生じる電圧が微小になるにしたがって、電流の検出誤差が増大するのである。これを解決しなければ、低損失化に伴って設計が難しくなるという課題を見出した。そして、回路上を流れるさまざまな電流に由来する雑音電圧が、電流の検出に影響を与えないような導体の配置を、長い試行錯誤の末に見出すに至った。本発明は、素子の抵抗成分の低減や低損失化を進めても電流の検出誤差を増大させないための配置を提供することを目的とする。上記の目的を達成するため、発明者は課題を生じない配置が存在しないか、鋭意検討を行った結果、優れた配置を見出すにいたった。本発明における装置にあっては、第一の手段として、電力変換回路であって、電流検出に利用する素子の安定電位側導体パターンと、同電位の平滑コンデンサ端子側導体パターンの間を分断するように、空隙を形成したものである。この電力変換回路では、電流検出を行うことでさまざまな効用を生じている。たとえば、電流によって生じる電圧を利用した出力の制御や保護を行う。この電力変換回路は、典型的には印刷基板上の回路である。この電力変換回路は、主端子と基準端子と制御端子を有する第一のスイッチと、主端子と基準端子と制御端子を有する第二のスイッチまたは主端子と基準端子を有する整流器と、インダクタを持つものが代表的である。さらに、平滑コンデンサとして入力側コンデンサと出力側コンデンサを持つものが代表的である。このような回路では、電流検出に利用する素子の安定電位側導体パターンと、同電位の平滑コンデンサ端子側導体パターンが最短距離、たとえば隣接していることが、ノイズや効率の面で有利であるが、これに限定されない。第一のスイッチの主端子または基準端子のいずれか一方と、第二のスイッチまたは整流器の主端子または基準端子のいずれか一方と、インダクタのいずれか一方の端子が相互接続点に導体で接続されたものが典型的であるがこれに限定されない。入力が第一のスイッチの主端子または基準端子あるいは、第二のスイッチまたは整流器の主端子または基準端子、あるいはインダクタの端子より選ばれるいずれかの端子と接続されたものが典型的であるがこれに限定されない。入力と接続されていない残りのスイッチまたは整流器の主端子または基準端子またはインダクタの端子のひとつが、基準電位と導体で接続されたものが典型的であるがこれに限定されない。残る最後の主端子または基準端子またはインダクタの端子が出力に接続されたものが典型的であるがこれに限定されない。入力側コンデンサが基準電位と入力に接続され、出力側コンデンサが基準電位と出力に接続されたものが典型的であるがこれに限定されない。また、基準電位または出力または入力より選ばれる一つの安定電位を有する。電力変換回路は、この安定電位と相互接続点との間の電流によって生じる電圧を利用して、出力の制御や保護を行う。また、この電圧は、スイッチまたは整流器またはインダクタまたは電流経路上のその他の素子または寄生素子のインピーダンスや抵抗成分によって生じるものである。前記電圧の生じている素子の安定電位側と接合された印刷基板の導体パターンと、回路図上は同電位の安定電位となるべき平滑コンデンサの端子と接合された印刷基板の導体パターンが、最短距離で結合されないように、空隙によって分断された構造を有する。電流によって生じる電圧が微小であるいっぽう、電力変換回路にはスイッチングに伴う雑音電圧が多数存在するため、この微弱信号に影響を与える雑音電圧の経路を特定することは容易ではない。しかし、本発明の構成が有効であることから逆に推察するに、平滑コンデンサの端子に流れる電流が悪影響を与えており、それを空隙によって遮断することが作用していると考えられる。第二の手段として、第一の手段に加え、前記回路素子を片側のみに実装したものであってもよい。片側のみに実装するものは、前記回路素子に限定されない。特に前記回路素子だけでなく、前記回路素子の電圧や電流を監視し、その値にしたがって制御端子に指令を与えるような制御用素子を、前記回路素子と同一面としてもよい。同一面とすることで、たとえば制御端子の動作に好影響が期待できる。たとえば貫通穴を経由せずに配線できれば、配線インダクタンスや抵抗を削減でき、スイッチ速度が向上する。第三の手段として、第一あるいは第二の手段に加え、回路素子の実装されていない面を基準電位または入力または出力電位の導体シールドとしたものであってもよい。導体シールドは、印刷基板に用いられる導体、一般的には10μm、35μm、70μm、200μmの銅箔をそのまま利用することができるが、これに限定されない。片側のみに実装するものでは、実装されていない面に配線を通さないように努めることで容易に導体シールド用のスペースを用意することができる。このシールドは、ノイズ対策で有利なだけでなく、熱の良導体としても有効である。第四の手段として、第一から第三のいずれかの手段に加え、スイッチとして30ミリオーム以下のMOSFET、あるいはインダクタとして30ミリオーム以下のものを使用した電流帰還PWMであって、前記電流によって生じる電圧を差動配線によって取り出しているものであってもよい。電流帰還PWMは、出力電圧の変化だけでなく出力電流の変化も反映してパルス幅を決定するPWM制御方式であって、出力電流そのものあるいは、出力電流に連動する電流によって生じる電圧を、通常の電圧帰還PWMの制御ループの帰還電圧値から加算または減算することによって応答性を高めた制御方式である。出力電流に連動する電流によって生じる電圧を取り出す、電流検出素子としては、独立の抵抗器を用いても良いが、一般的に第一のスイッチまたは第二のスイッチ、または整流器またはインダクタ素子に寄生する抵抗成分や導体の抵抗成分を用いることが多い。それらに生じる電圧値は微弱であるため、素子両端から制御用素子に導く際には、雑音の影響を受けにくいように、両端から取り出した一対の配線を、隣接した平行配線として取り出す、差動配線によって取り出すのである。たとえば、スイッチとして30mΩ以下のMOSFETを用いた場合の電圧は、1Aにつき30mV程度に過ぎず、また10mΩ、5mΩ、1mΩ、0.5mΩ、0.1mΩ、0.01mΩのような範囲から選ばれるMOSFETを用いた場合、検出電圧が微弱になるため、本発明は非常に有効でなる。電流検出素子としてインダクタや導体の抵抗成分を用いた場合、前記MOSFETをインダクタや導体の抵抗成分と読み替えることができる。第五の手段として、第一から第四のいずれかの手段に加え、それを利用したBUCK型コンバータ、BUCK-BOOST型コンバータ、BOOST型コンバータのいずれかであるものであってもよい。BUCK型コンバータの場合、第一のスイッチをMOSFETとして主端子を入力、基準端子を相互接続点に接続し、第二のスイッチをMOSFETとして主端子を相互接続点、基準端子を基準電位、インダクタを相互接続点と出力の間に接続する、同期整流構成としても良いし、整流器としてショットキダイオードを用いても良いが、これに限定されない。BUCK-BOOST型コンバータの場合、第一のスイッチをMOSFETとして主端子を入力、基準端子を相互接続点に接続し、第二のスイッチをMOSFETとして主端子を相互接続点、基準端子を出力、インダクタを相互接続点と基準電位の間に接続する、同期整流構成としても良いし、整流器としてショットキダイオードを用いても良いが、これに限定されない。BOOST型コンバータの場合、第一のスイッチをMOSFETとして主端子を相互接続点、基準端子を基準電位に接続し、第二のスイッチをMOSFETとして主端子を出力、基準端子を相互接続点、インダクタを入力と相互接続点の間に接続する、同期整流構成としても良いし、整流器としてショットキダイオードを用いても良いが、これに限定されない。いずれコンバータでも、電流検出素子として第二のスイッチを用いる場合、その主端子と基準端子間の電圧を差動配線で取り出すことができる。電流検出素子として第一のスイッチを用いる場合、その主端子と基準端子間の電圧を差動配線で取り出すことができる。電流検出素子としてインダクタを用いる場合、その2つの端子の電圧を差動配線で取り出すことができる。差動配線で取り出すことによって、机上の理論では、本発明によらずとも雑音の混入や電流検出誤差がなくなるように思えるが、実際は差動信号を受ける側、たとえば制御用半導体の差動増幅器の能力には限界がある。本発明によれば理想的な差動増幅器を用意せずに、電流検出誤差を減少できる。第六の手段として、第一から第四のいずれかの手段に加え、それを利用したインバータ、コンバータ、および電力増幅器であってもよい。これらの回路では、素子電流値、出力電圧値、場合によっては別の指令電圧を加算や減算したり、積分演算や微分演算を行ってPWM制御が行われる。つまり、たとえば前記電流帰還PWMの制御ループの帰還電圧値から、さらに指令電圧を加算する機能を持つ制御素子に置き換えることで、このような回路を構成できることは自明である。これら素子電流値、出力電圧値、場合によっては別の指令電圧を加算や減算したり、積分演算や微分演算を行ってPWM制御を行う回路は、連続量の演算増幅器で構成されることが多いが、離散演算機であっても良い。さらに、これらの回路を、電動機用インバータや、スピーカ用電力増幅器のような電磁力装置を制御する装置に組み込んで用いても良い。これらの機器では、素子電流値の誤差が、出力電圧値に流入するため特に素子電流値の誤差を少なくすることが求められている。離散演算機の場合、瞬時値をサンプリングする都合上、瞬間的な誤差の発生の少ない本発明が好適である。第七の手段として、第一から第六のいずれかの手段に加え、1の主電源に対して、前記第一から第六の回路と、インダクタやスイッチを有する電力変換回路や別のパルス負荷を並列に接続したものであってもよい。並列接続は同一基板内であっても良いし、別々の基板の回路を、電線などでバス型やスター型や渡り配線など、任意の方法で接続したものであっても良く、限定されない。並列接続時において、入力側の平滑コンデンサは他のパルス負荷と回路図上で接続されている場合が多い。このような場合、他のパルス負荷による平滑コンデンサの電荷変動が悪影響を与える恐れがあるが、本発明によって分断してあればその影響を軽減できる。本発明によれば、出力の品質が向上する。素子技術の進歩にしたがって、損失をもたらす抵抗成分の低減が進み、相互接続点と基準電位または出力または入力間の電流によって生じる電圧が微小になっている。いっぽう、導体には回路上を流れるさまざまな電流に由来する雑音電圧が生じる。このため電流の検出誤差が生じる。本発明によれば、この電流の検出誤差を軽減できる。その結果、電流の制御が正確に行われるため、最終的には出力電圧や電流を安定させることにつながる。本発明によるインバータ、コンバータ、および電力増幅器であれば、指令電圧通りに正確に出力することにつながるため、制御品質の向上という効果が得られる。片側のみに実装した場合、反対側の実装作業を行わなくても済むという効果が得られる。回路素子の実装されていない面を基準電位または入力または出力電位の導体シールドとしたものであれば、雑音の発生を抑制できるし、雑音によって受ける影響を軽減できる。本発明を電流帰還PWMに使用した場合、電流の検出精度向上が電圧の精度向上に直結するという効果が生じる。電流検出素子として、寄生する抵抗成分や導体の抵抗成分を用いた場合、新たな抵抗成分を付加しないため、損失低減という効果が生じる。電動機用インバータや、スピーカ用電力増幅器のような電磁力装置を制御する装置に組み込んで用いたばあい、このような機器では電磁力すなわち電流を正確に測定して制御目標に反映することが重要であるから、正確な電流を検出できる本発明は、電磁力制御品質の向上という効果をもたらす。検出誤差を縮小できれば、フィルタ等を簡略化できるため、応答性を向上できるという当初予想外の効果も期待できる。1の主電源に対して、前記第一から第六の回路と、インダクタやスイッチを有する電力変換回路や別のパルス負荷を並列に接続したものである場合も、本発明によれば出力の品質が向上する。本発明のスイッチを有する回路を含め、多くの負荷は、本質的にパルス負荷である。これを複数接続した際には、別の回路からのパルス電流によって、相互に影響しあうことが予想される。この影響の一つとして電流の検出誤差が発生するが、本発明は電流の検出誤差を縮小するものであるから、対策として有効である。本発明を実施するための最良の形態を以下に示す。図2は、発明を実施するための回路図である。なお、スイッチの制御端子は省略している。図中VIが入力、VRが基準電位、VOが出力、CIが入力側コンデンサ、COが出力側コンデンサである。Aは第一のスイッチ、第二のスイッチまたは整流器、インダクタの三種いずれかである。Bには、残る二種類のうちいずれかが該当する。Cは、最後の一つである。すなわち、6通りの回路構成が可能であるが、このうち3種類はよく用いられるため名前で呼ばれている。Aをインダクタとしたときに、Bを第一のスイッチとすると、BOOSTコンバータとなる。Aを第一のスイッチとしたときに、Bを第二のスイッチまたは整流器とするとBUCK型コンバータとなる。Aを第一のスイッチとしたときに、BをインダクタとするとBUCK-BOOST型コンバータとなる。Aを第二のスイッチまたは整流器とする回路や、AをインダクタとしたときにBを第二のスイッチまたは整流器とする回路は、上記三種類の入出力を逆転させた回路に相当する。図3は、BUCK型コンバータの実施方法を示した配置図である。201,202,210は、入力側コンデンサの配置位置であり、いずれか一箇所に配置することが一般的であるが、複数個配置してもいい。202を例として本発明の特徴を説明する。203は図1において103、図2においてBに相当する第二のスイッチであり、202は101に相当する入力側コンデンサCIである。従来技術による図1は、103と101を隣接して配置し、これに伴って103の基準端子と101の端子は隣り合わせに配置することで、同一面上の銅箔による最短距離の配線を実現している。これに対して、本発明における配置では、203と202が同一面上の銅箔による最短距離での配線が可能な位置関係であったとしても、図3の202上部の左側から203の間の空隙を設けることで、直接の電気的結合を遮断している。最短距離で結合されない手段としては、印刷基板上の銅箔を、エッチングによって除去した空隙をもうけることが最も簡便であるが、要するに最短距離での電気伝導を低下せしめればよいのであるから、完全な空隙に限定されず、他の公知技術を用いても良い。必要とされる空隙は、両側が回路図上同電位であるため、微小なもので十分である。一般に印刷基板で製造可能な空隙は、0.0254mmを1milとして製造仕様書に記されるが、1、2、4、6、8、10、12、16、20、40milが一般的であるので、実用上はこれらが下限となるが、限定されない。空隙を大きくするとCIとBの距離が離れてしまうので、寄生インダクタンスと抵抗が増大してCIの機能が低下する。0.5mmであれば多くの用途では問題ないが、1、2、4、8、10、15、20、40mmと離れていくにしたがってこの問題は増大するため、実用上はこれらが上限となるが、限定されない。これらの配線は、相互に接続する必要があるため、図では貫通穴によって裏面の基準電位の銅箔209とそれぞれ接続されているが、要するに導電接続されていればよいのであるから、リード線など、他の任意の導電体で接続されていれば良い。もちろん、裏面や貫通穴を通らず、同一面上で、最短距離にならないように遠回りしたパターンを形成しても良い。場合によっては、出力側コンデンサを同一の考えで配置することもできる。図1の出力側コンデンサ105の基準電位VRO端子は、101および103と同一面において最短距離で接続されている。これに対して、図3の205の基準電位VRO端子のように、空隙を設け、同一面において最短距離で接続されないようにしても良い。もちろん、図3の太い実線のように、別の配線を割り込ませることで、空隙を有効利用しても良い。別の配線としては、制御端子を駆動するための線や、素子を流れる電流を検出するため、素子を流れる電流によって生じる電圧を取り出すための配線が代表的である。電流によって生じる電圧を取り出すための配線は、微弱な電圧であるため、対になった差動配線が用いられるため、まとまった空隙の存在はありがたい。制御端子を駆動するための線は、スイッチの損失低減のため、極めて低い抵抗と低い寄生インダクタンスが要求されるため、貫通穴を用いず、銅箔の表面を、場合によっては基準端子側と対になった線で引き出すことが好ましい。本発明における空隙は、これらの配線スペースを提供する上でも有用である。このためスイッチの損失低減に有効である。また、空隙自体の効果に加え、差動配線を引ける場所の自由度が向上したことによる副次的な作用によって、素子を流れる電流の検出精度向上も期待できる。本発明の実施にあたっては、空隙を設けてあれば良いのであるから、入力側コンデンサの位置は202に限定されない。202あるいは210に移動しても良いし、これらの場所から選ばれる任意の位置に複数配置しても良い。また、前記電流によって生じる電圧の生じているスイッチまたは整流器またはインダクタの端子のうち相互接続点でない側と接合された印刷基板上の導体に、入力コンデンサあるいは出力コンデンサの端子以外に、第三の寄生コンデンサあるいは意図的な小コンデンサを接続しても、発明の本質は損なわれない。この小コンデンサは図3の207であり、発明の実施にあたっては無い状態が基本ではあるが、この位置に寄生容量が存在することは明らかであり、また特許の回避、あるいは一般的な雑音防止などの目的で意図的な小コンデンサを接続しても、発明の本質は損なわれないことは明白である。この小コンデンサ207は、発明の本質を考えると202よりも大きくてはならない。そうしなければ、実質的に入力側コンデンサを203の基準端子に直結することになってしまうからである。207と202の容量の比率は1:1でも良いし、10:1、100:1、10000000:1としても良く、たとえば1μFから1000μFと、100pFから1μFでも良い。入力側コンデンサは、現在の技術では積層コンデンサ、特に積層セラミックコンデンサ、そのなかでも0.1μFから1000μF、とくに1μFから100μFのものが、特に好適であるが、これに限定されず、電子電導性高分子を用いた電解コンデンサや、タンタル電解コンデンサ、アルミ電解コンデンサ、フィルムコンデンサその他の素子を好ましく用いることができ、混在させても良い。出力側コンデンサも入力側コンデンサと同様に選定できる。204の第一のスイッチは、スイッチ作用を持つものであれば特に限定されない。代表的にはN-MOSFETであり、基準端子がソース、主端子がドレイン、制御端子がゲートとなる配置が挙げられるがこれに限定されない。たとえばNPNトランジスタであっても良いし、P-MOSFETやIGBTであっても良い。また半導体素子に限定されず、光デバイスや真空管や機械接点のような、あらゆるスイッチ作用を持つ素子を用いることができる。スイッチ、たとえばMOSFETの能力は、スイッチとしての導通状態でのドレインソース間抵抗の低さとして表現される。従来は200mΩや100mΩであったが、近年では30mΩ、また10mΩ、5mΩ、1mΩ、0.5mΩ、0.1mΩ、0.01mΩのように低損失化のための技術開発が進んでいる。ドレインソース間の抵抗が低い場合、電流検出素子として用いた際に、検出電圧が非常に微弱になり、電流検出が困難になることがある。本発明は電流検出精度の改善に関するものであるから、このような場合に、有効である。いいかえると能力の高いMOSFETを用いることができるという効果を有する。スイッチの外形は、性能向上によって小型化が進んでいる。かつてはTO-220がよく用いられたが、D-PAKやSO-8、さらにSOT-23やSOT-232のような小型パッケージが登場している。スイッチの耐圧は入力および出力の電圧に応じて決定すればよい。現在一般的に入手できる素子の高いほうではIGBTで3kV程度、MOSFETは900Vクラスのものも用いられるようになってきた。高耐圧品ではSiCなどのワイドギャップ半導体が期待されており、その他技術の進歩によって5kV,10kV、1000kVが実現できる可能性がある。商用電源ライン用としては600Vから450Vのものがあり、電動機制御用として100Vや60Vのものも良く用いられる。半導体の電源としては30V、20V、10Vと低電圧品の開発も進んでいるため、いずれ5V、1V、0.5V耐圧のものが登場する可能性がある。スイッチを流れる電流は、半導体の高性能化に伴って増加する傾向にあるが、SO-8サイズの外形でも3Aから8A、16A,25A,50Aと広い範囲の製品が用いられている。小さな製品では0.1Aのものもある。大きい製品としては、今後100A、500A、1000A、10000Aと開発が進む可能性がある。203も同様である。203に代えて整流器を用いることができることは明らかである。限定されないが、基準端子をアノード、主端子をカソードとしたダイオードを好ましく用いることができる。ダイオードとしてはショットキ型が良く用いられるが、高速Siダイオードやそのほかの素子を好ましく用いることができる。MOSFETの寄生ダイオードもよく用いられるが、シリコン半導体素子に限定されず、真空管や水銀整流器のようなあらゆる整流作用を持つ素子を用いることができる。寄生ダイオードを有するMOSFETと独立のショットキダイオードを併用することも多いが、これは第二のスイッチの機能を整流器で補強しただけであるから、本発明の範囲であることは自明である。基準電位は一般に接地であるが、正または負の一定電圧であってもよく、あるいは交流電圧が印加されていてもよく、限定されない。入力は、もっとも一般的には基準電位に対する正電圧電源が接続されるが、これに限定されず、負電圧であっても良いし、交流電圧が加えられていても良い。出力は、スイッチの動作によって決定される電圧が出力されるため、本質的には限定されないが、代表的な数字を挙げるならば、正または負の直流0.5V、1V、3Vから5V、12V、24V、48V、100V、280V、500V、1500Vを目標に制御されることが多く、似たような電圧範囲の交流波形を目標にスイッチの動作を制御しても良い。201、202、205、210のコンデンサとして、積層セラミックコンデンサを用いることが好ましいが、これに代えてタンタルコンデンサ、導電性高分子コンデンサ、電解コンデンサ、フィルムコンデンサ、そのほかのコンデンサを使用することもできる。こういった近年のコンデンサは、等価直列抵抗が非常に小さいものも多く、50mΩ、20mΩ、10mΩ、5mΩ、2mΩ、1mΩ、0.1mΩ、0.01mΩと、低減が進み、性能向上に伴う設計上の課題も生じている。206のようなインダクタは、フェライトや鉄粉成型体のような任意の磁性体に導体を巻いたものがよく知られている。これも等価直列抵抗が非常に小さいものも多く、用途によっては10Ωや1Ωのものもあるが、50mΩ、20mΩ、10mΩ、5mΩ、2mΩ、1mΩ、0.1mΩ、0.01mΩと、低減が進み、性能向上に伴う設計上の課題も生じている。両端電圧測定によるインダクタ電流の検出は、等価直列抵抗の低減に伴って難しくなっており、電流の検出精度が向上するという本発明の効果が有効である。第二のスイッチを流れる電流によって生じる電圧を検出する場合と、インダクタ電流の検出の違いは、つまり図2のどの素子の電圧を測定するかの選択であるから、たとえば第一のスイッチを利用することもできることは明らかである。インダクタ電流の検出で図2ABCの置き換え関係を考えると、前記空隙は、図3において205のVRO周辺の空隙が相当する。このような数学組み合わせ論的な置き換えによって、他の形式の回路で利用することができることは明らかである。たとえば図1の106のインダクタと103の位置関係をおきかえたBUCK-BOOST型であれば、図3の配置で203と206を置き換えることで本発明を適用できる。あるいは図1の106のインダクタと104の位置関係をおきかえたBOOST型であれば、図3の配置で204と206を置き換えることで本発明を適用できる。208のような貫通穴は、必要最小限の数として各1であっても良いが、抵抗成分とインダクタンスを削減する目的や、放熱の目的で複数配置することもできる。209のような基板裏面は、基準電位の銅箔とするとノイズ対策や放熱に有効であるが、そのほかの一定電位たとえば入力や出力電位であっても良いし、任意のパターンを形成しても良い。裏面が基準電位の銅箔だけであれば、裏面側に放熱板を取り付けるときに電位差を考えることが不要で、しかも平坦なため、便利である。回路素子を実装する基板は特に限定されないが、銅箔を板状絶縁体の両面に貼りつけた二層基板が好適である。その他に、より多くの層を持つ多層基板、たとえば二層基板を二枚、板状絶縁体の両面に貼りつけた四層基板を用いると、配線密度の向上その他の利点があることが知られている。コスト要求が非常に厳しい場合、本発明によれば、銅箔パターンを片面にしか持たない片面基板で実施することも可能である。たとえば、図3では202、205、208、207、210の基準電位端子を、貫通穴で接続された裏面の銅箔を介して接続している。裏面の銅箔ではなくて、相互に錫めっき線や銅線のような任意の導体で接続しても良いことは明らかである。たとえば、205を起点として207への錫めっき線と、202、208、210への導体配線を用いてもよい。前記回路素子だけでなく、制御用素子を、前記回路素子と同一面に実装してもよい。制御用素子は、前記回路素子の電圧や電流を監視し、その値にしたがって制御端子に指令を与える素子である。同一面とすることによって、一般的には実装作業を一度で済ませることができるため、製造コストを削減できる。同一面とすることには別の効果も伴う。たとえば指令信号を同一面上の配線のみで伝達できるようにすると、指令信号の動作が速くなるため、回路損失の低下に有効である。"