動作を設定するための構成設定レジスタを含む複数のメモリーチップを実装するメモリーモジュールに対するコマンドをキューイングするキューイング部と、メモリーチップでのアドレスミラーの有無を示すアドレスミラー情報を保持するアドレスミラー設定部と、前記キューイング部からのコマンド発行要求とコマンドの対象となるメモリーチップを示す対象情報に応じてメモリーチップに対するコマンド生成要求を発行するコマンド発行部と、前記コマンド発行部が発行したコマンド生成要求に基づき、メモリーチップ向けのコマンドを生成しメモリーチップにコマンドを与えるとともに、アドレスミラーにより配線の入れ替えの対象となる信号線を用いて前記設定構成レジスタを設定する設定コマンドをメモリーチップに対して与えるコマンド生成部と、を含み、前記コマンド生成部は、アドレスミラーの無いメモリーチップとアドレスミラーの有るメモリーチップに対し同様の前記設定コマンドを与えるとき、前記アドレスミラー情報と前記対象情報に基づき、アドレスミラーの無いメモリーチップに向けて生成した前記設定コマンドを与える処理を行い、アドレスミラーの有るメモリーチップに対しては、アドレスミラーにより入れ替えられた信号線に応じ、前記設定コマンドのアドレスを変換してアドレスミラーの有るメモリーチップ用の前記設定コマンドを生成するアドレス変換部を含むことを特徴とするメモリー制御装置。前記アドレスミラー設定部は前記メモリーモジュールでのランクのアドレスミラーの有無を示すアドレスミラーランク情報を保持し、アドレスミラーの有るメモリーチップからなるランクとアドレスミラーの無いメモリーチップからなるランクを含むメモリーモジュールの各ランクに対して同様の前記設定コマンドを生成するとき、前記キューイング部は、前記対象情報として前記設定コマンドの発行要求にあわせてアドレスミラーの無いランクを示す第1ランク情報とアドレスミラーの有るランクを示す第2ランク情報を前記コマンド発行部に送信し、前記コマンド発行部は、前記設定コマンドの生成要求とともに、前記第1ランク情報と前記第2ランク情報を前記コマンド生成部に向けて送信し、前記アドレス変換部は、前記アドレスミラー設定部が保持する情報と前記第1ランク情報と前記第2ランク情報に基づき、入れ替えられた信号線に応じ、アドレスミラーの無いランク用の前記設定コマンドのアドレスを変換してアドレスミラーの有るメモリーチップ用の前記設定コマンドを生成することを特徴とする請求項1記載のメモリー制御装置。前記キューイング部は、前記設定コマンドの発行要求とともに、前記第1ランク情報と前記第2ランク情報を連続的に前記コマンド発行部に向けて送信し、前記コマンド発行部は、前記設定コマンドの生成要求を前記コマンド生成部に発行するとともに、前記設定コマンドの生成要求にあわせて前記第1ランク情報に続けて前記第2ランク情報を前記コマンド生成部に送信することを特徴とする請求項2に記載のメモリー制御装置。上述のように、画像形成装置などのメモリーモジュールを搭載する各種装置には、メモリーモジュールやメモリーモジュールに含まれるメモリーチップの動作を制御するメモリー制御装置が設けられることがある。ここで、例えば、DDR3-SDRAMのDIMMでは、アドレスミラーの有無がオプションとして選択可能である。アドレスミラーは、DDR3の規格において定められている例えば、JEDECの規格書JEDECStandardNo21CPage420191のPage14等参照。この規格書は、wwwjedecorgsitesdefaultfilesdocs42019R20pdfなどで閲覧可能。メモリーモジュールに搭載された各SDRAMのようなメモリーチップのトレース長線路長の整合を取り、メモリーモジュール上での信号の品質を高めるため、アドレスミラーでは、メモリーの信号線を入れ替えて接続することが認められている。言い換えると、メモリーソケットのピンに対し接続すると予め定められたメモリーチップのピンとは異なるピンに信号線を接続するオプションがある信号線の入れ替え。例えば、通常アドレスミラーが無いとき、メモリーモジュールのコネクター側のA3のピンは、SDRAMのA3のピンに接続されるが、アドレスミラー有りの場合では、メモリーモジュールのコネクター側のA3のピンはSDRAMのA4ピンに接続する。通常のメモリーのアクセスでは、メモリーモジュール内部でアドレスミラーによってアドレス線信号線の接続に入れ違いがあっても、readとwriteでアドレスは1対1で対応している。そのため、readとwriteの各処理で、アドレスの入れ違いがあっても、アドレス変換などを行う必要は別段なく、意識する必要はない。一方、メモリーチップの初期化や動作振る舞いの設定するための設定コマンド例えば、MRSコマンド、JEDECの規格書JEDECStandardJESD793DのPage24等参照。この規格書は、wwwjedecorgstandardsdocumentsdocsjesd793dなどで閲覧可能が用意されることがある。そして、アドレスミラーで入れ替えて接続される信号線を用いて各メモリーチップに設定コマンドが与えられることがある。このようなアドレスそのものに特別な意味を持たせるアドレスミラーで入れ替えの対象となる信号線を用いるコマンドでは、メモリー制御装置は、アドレスミラーによるアドレスの入れ違いを意識してコマンドを生成する必要がある。しかし、従来のメモリー制御装置では、アドレスミラーの有るメモリーチップと無いメモリーチップが混在するメモリーモジュールに対し、アドレスそのものに特別な意味を持たせるコマンドを生成するとき、アドレスの入れ違いに対してソフトウェアで対応している。具体的に、ソフトウェアにて、アドレスミラーの有無を確認する処理を行い、アドレスミラーの無いメモリーチップに一旦コマンドを生成し、更に、設定コマンドのアドレスを変更する等の処理を行い、別途、アドレスミラーの有るメモリーチップに対してコマンドを生成している。このように、アドレスそのものに意味を持たせるコマンドでは、従来、アドレスミラーの有無をソフトウェアで判断し、アドレスミラーの有無に応じて別々にコマンドを生成するコマンド発行を繰り返すので、メモリーチップの初期化や動作設定が複雑になり、コマンド発行完了までに不必要な時間が生ずるという問題がある。尚、特許文献1に記載された発明では、アドレスミラーやアドレスそのものに特別な意味を持たせるコマンドについての記載はなく、上記の問題を解決できない。本発明は、上記の課題に鑑み、アドレスミラーの有無が混在するとき、ソフトウェアによる特別な制御による複雑なコマンド発行コマンド生成を無くし、アドレスそのものに特別な意味を持たせるコマンドをスムーズに発行、生成して、初期化やメモリーチップの動作設定の単純化を図ることを課題とする。上記課題を解消するために、請求項1記載のメモリー制御装置は、動作を設定するための構成設定レジスタを含む複数のメモリーチップを実装するメモリーモジュールに対するコマンドをキューイングするキューイング部と、メモリーチップでのアドレスミラーの有無を示すアドレスミラー情報を保持するアドレスミラー設定部と、前記キューイング部からのコマンド発行要求とコマンドの対象となるメモリーチップを示す対象情報に応じてメモリーチップに対するコマンド生成要求を発行するコマンド発行部と、前記コマンド発行部が発行したコマンド生成要求に基づき、メモリーチップ向けのコマンドを生成しメモリーチップにコマンドを与えるとともに、アドレスミラーにより配線の入れ替えの対象となる信号線を用いて前記設定構成レジスタを設定する設定コマンドをメモリーチップに対して与えるコマンド生成部と、を含み、前記コマンド生成部は、アドレスミラーの無いメモリーチップとアドレスミラーの有るメモリーチップに対し同様の前記設定コマンドを与えるとき、前記アドレスミラー情報と前記対象情報に基づき、アドレスミラーの無いメモリーチップに向けて生成した前記設定コマンドを与える処理を行い、アドレスミラーの有るメモリーチップに対しては、アドレスミラーにより入れ替えられた信号線に応じ、前記設定コマンドのアドレスを変換してアドレスミラーの有るメモリーチップ用の前記設定コマンドを生成するアドレス変換部を含むこととした。この構成によれば、コマンド生成部は、アドレスミラーの無いメモリーチップとアドレスミラーの有るメモリーチップに対し同様の設定コマンドを与えるとき、アドレスミラー情報と対象情報に基づき、アドレスミラーの無いメモリーチップに向けて生成した設定コマンドを与える処理を行い、アドレスミラーの有るメモリーチップに対しては、アドレスミラーにより入れ替えられた信号線に応じ、設定コマンドのアドレスを変換してアドレスミラーの有るメモリーチップ用の設定コマンドを生成するアドレス変換部を含む。これにより、ハードウェアとしてのアドレス変換部がアドレスミラーの有るメモリーチップに対する設定コマンドのアドレスを自動的に変換する。言い換えると、コマンド発行部は設定コマンドの対象となるメモリーチップを示す対象情報と設定コマンドの生成要求を発行すれば、コマンド生成部は、アドレスミラーの有無に応じた設定コマンドを自動的に生成し、メモリーチップに与える。このように、コマンド発行部やキューイング部がソフトウェアでアドレスミラーの有無を判断し、別々に複数回に分けてアドレスミラーの有無に応じて設定コマンドに関する要求を発したり、設定コマンドのアドレス変換などしたりせずに済み、アドレスミラーの有るメモリーチップとアドレスミラーの無いメモリーチップに関して連続的に設定コマンドを与えることができる。言い換えると、アドレス変換等のソフトウェア処理が不要となるので、アドレスミラーの有るメモリーチップとアドレスミラーの無いメモリーチップに対する設定コマンド発行を自動的に分割して処理することができる。従って、メモリーチップの初期化や動作設定の処理の簡素化を図ることができる。又、メモリーモジュールでアドレスミラーの有るメモリーチップとアドレスミラーが無いメモリーチップが混在していても初期化等の制御フローを共通化することができる。又、請求項2記載の発明は請求項1の発明において、前記アドレスミラー設定部は前記メモリーモジュールでのランクのアドレスミラーの有無を示すアドレスミラーランク情報を保持し、アドレスミラーの有るメモリーチップからなるランクとアドレスミラーの無いメモリーチップからなるランクを含むメモリーモジュールの各ランクに対して同様の前記設定コマンドを生成するとき、前記キューイング部は、前記対象情報として前記設定コマンドの発行要求にあわせてアドレスミラーの無いランクを示す第1ランク情報とアドレスミラーの有るランクを示す第2ランク情報を前記コマンド発行部に送信し、前記コマンド発行部は、前記設定コマンドの生成要求とともに、前記第1ランク情報と前記第2ランク情報を前記コマンド生成部に向けて送信し、前記アドレス変換部は、前記アドレスミラー設定部が保持する情報と前記第1ランク情報と前記第2ランク情報に基づき、入れ替えられた信号線に応じ、アドレスミラーの無いランク用の前記設定コマンドのアドレスを変換してアドレスミラーの有るメモリーチップ用の前記設定コマンドを生成することとした。この構成によれば、アドレス変換部は、アドレスミラー設定部が保持する情報と第1ランク情報と第2ランク情報に基づき、入れ替えられた信号線に応じ、アドレスミラーの無いランク用の設定コマンドのアドレスを変換してアドレスミラーの有るメモリーチップ用の設定コマンドを生成する。これにより、アドレスミラーの有無に応じて、各ランクに対するコマンド発行生成が自動的に分割処理される。従って、メモリーモジュール内でアドレスミラーの有るランクとアドレスミラーの無いランクが混在していても、ソフトウェアでアドレスミラーの有無を判断して別々に複数回に分けて、アドレスミラーの有無に応じて設定コマンドを発行しなくて済み、同一ランクでのメモリーチップの初期化や動作設定の簡素化を図ることができる。又、請求項3記載の発明は、請求項2の発明において、前記キューイング部は、前記設定コマンドの発行要求とともに、前記第1ランク情報と前記第2ランク情報を連続的に前記コマンド発行部に向けて送信し、前記コマンド発行部は、前記設定コマンドの生成要求を前記コマンド生成部に発行するとともに前記設定コマンドの生成要求にあわせて前記第1ランク情報に続けて前記第2ランク情報を前記コマンド生成部に送信することとした。この構成によれば、キューイング部は、設定コマンドの発行要求とともに、第1ランク情報と第2ランク情報を連続的にコマンド生成部に向けて送信し、コマンド発行部は、設定コマンドをコマンド生成部に発するとともに、第1ランク情報に続けて第2ランク情報をコマンド生成部に発する。これにより、複数のランクに対して設定コマンドを発行するとき、アドレスミラーの無いランクとアドレスミラーの有るランクのそれぞれのランクに対して、連続的に設定コマンドが発行される。その結果、アドレスミラーの有るランクと無いランクが混在していても、速やかに設定コマンドを発行し、コマンドを生成することができる。本発明の構成によれば、アドレスミラーの有無に起因するソフトウェアによる特別な制御による複雑なコマンド発行を無くすことができる。従って、アドレスそのものに特別な意味を持たせるコマンドをスムーズに発行することができ、初期化やメモリーチップの動作設定の単純化を図ることができる。以下、図1~図8に基づき、本発明の実施形態を説明する。但し、本実施形態に記載されている構成等の各要素は、発明の範囲を限定せず、単なる説明例にすぎない。メモリー制御装置1を搭載した装置の一例まず、図1に基づき、実施形態に係るメモリー制御装置1が搭載された装置の一例を説明する。メモリー制御装置1を搭載した装置として複合機100を例に挙げる。図1は、複合機100の一例を示すブロック図である。複合機100には、スキャンを行う部分として画像読取部101が設けられる。例えば、画像読取部101は、上面にコンタクトガラスを備え、コンタクトガラスに載置された原稿を読み取る。そして、画像読取部101内には、例えば、露光ランプ、ミラー、レンズ、イメージセンサ例えば、CCD等いずれも不図示が配され、原稿への反射光をイメージセンサに導き、イメージセンサの出力をA/D変換し原稿の画像データを得る。又、複合機100には、印刷を行う部分印刷エンジン部分として給紙部102、搬送路103、画像形成部104、定着部105等が設けられる。給紙部102は、内部にコピー用紙等、各種、各サイズの用紙を収容する。そして、給紙部102は、印刷時、1枚ずつ用紙を搬送路103に送り出す。搬送路103は、給紙部102から供給された用紙を搬送する通路である。搬送路103には、例えば、用紙案内用のガイド板や、モータ等からなる駆動機構不図示に接続され回転駆動して用紙を搬送する搬送ローラー対などが設けられる。画像形成部104は、画像データに基づき、トナー像を形成し搬送される用紙に転写する。画像形成部104は、例えば、感光体ドラム、帯電部、現像部、清掃部等を含む不図示。そして、画像形成部104は、画像読取部101で取得した画像データや、コンピューター200等から受信した画像データ等に基づき、トナー像を形成する。具体的に、トナー像形成では、帯電部は、感光体ドラムの表面を所定電位に帯電させる。露光部は、画像データにあわせて半導体レーザ装置不図示の点消灯を行い、帯電後の感光体ドラムの走査露光を行う。現像部は、トナーを収容し、トナーを所定の電位に帯電させる。又、現像部は、トナーを飛翔させて静電潜像にトナーを供給する。これにより、静電潜像がトナー像として現像される。清掃部は、感光体ドラムと接し、残トナー等を回収、除去する。定着部105は、例えば、発熱体を内蔵する加熱ローラーと、これに圧接する加圧ローラーとを有する。そして、定着部105は、両ローラーの間をトナー像が転写された用紙を通過させ、トナー像を用紙に定着させる。定着の完了により1枚の用紙の印刷が完了し、印刷済用紙は機外に排出される。又、複合機100には、外部のコンピューター200と通信を行う通信部106が設けられる。通信部106は、コンピューター200から印刷を行う画像データや印刷での設定データを受信する。そして、複合機100には、複合機100の画像読取部101、給紙部102、搬送路103、画像形成部104、定着部105、通信部106等の動作制御のため、機内に制御部10が設けられる。そして、例えば、制御部10には、CPU10aや、記憶装置としてのROM10bが設けられる。又、複合機100では、制御部10に対し、HDD10cが通信可能に接続される。CPU10aは、複合機100の中央演算処理装置であり、ROM10bやHDD10cから読み出した制御用プログラムやデータに基づき、各種演算等を行い、複合機100の各部を制御する。ROM10bやHDD10cは、複合機100の制御プログラム、制御データ、画像データ等の各種データを記憶する。又、制御部10にはRAMとしてのメモリーモジュール2が設けられる。メモリーモジュール2は、ROM10bやHDD10cから読み出された制御用プログラムや各種データや、コンピューター200から通信部106が受信したデータや、画像読取部101が読み取りにより生成した画像データを記憶することができる。又、制御部10には、メモリーモジュール2でのデータの読み書きなどを制御するメモリー制御装置1が設けられる。CPU10aは、メモリーモジュール2に展開されたデータやプログラムに基づき各種処理を行う。そして、制御部10は、複合機100の画像読取部101、給紙部102、搬送路103、画像形成部104、定着部105、通信部106等の各部と接続され、適切に印刷がなされるように、各部の動作を制御する。メモリー制御装置1の概要次に、図2を用いて、本実施形態に係るメモリー制御装置1の概要を説明する。図2はメモリー制御装置1を含むメモリーシステム300の一例を示すブロック図である。メモリーシステム300は、例えば、メモリー制御装置1やSDRAMI/F3やメモリーモジュール2などを含む。そして、メモリー制御装置1は、バスを介して、CPU10aやROM10bやHDD10cと接続される。例えば、メモリー制御装置1は、メモリーモジュール2とCPU10a間のデータのやり取りを制御する。又、メモリー制御装置1はメモリーモジュール2とROM10bやHDD10cとのデータやプログラムの読出や書込を制御する。図2に示すように、メモリー制御装置1には、SDRAMI/F3が接続される。例えば、SDRAMI/F3は、データバッファやメモリーモジュール2用のソケットを含む。SDRAMI/F3には、メモリーモジュール2が接続される。図2では、メモリーモジュール2が1つ設けられる例を示すが、メモリーモジュール2は2つ以上でもよい。SDRAMI/F3は、メモリー制御装置1とメモリーモジュール2間のインターフェイスである。SDRAMI/F3は、メモリー制御装置1の制御の下、書き込み対象となるデータをバッファリングする。そして、SDRAMI/F3はメモリーモジュール2にデータ等を書き込む。又、SDRAMI/F3は、メモリーモジュール2から読み出し対象となるデータを読み出してバッファリングし、メモリー制御装置1に出力する。メモリーモジュール2は、複数のメモリーチップ4を含む。メモリーモジュール2は、制御部10が設けられる基板上のメモリーモジュール2用ソケット不図示に取り付けられる。メモリーモジュール2内のメモリーチップ4は、例えば、DDR3のSDRAMである。そして、例えば、メモリーモジュール2は、複数のDDR3のSDRAMのメモリーチップ4が配線されつつ装着された基板である。メモリーモジュール2では、複数のメモリーチップ4を1つの単位として複数のランク5が設けられる。ランク5は、メモリー制御装置1がデータを入出力する単位である。例えば、ランク5の数は、2や4などである。例えば、メモリーモジュール2の表側に配された全メモリーチップ4を一方のランク5とし、メモリーモジュール2の裏側に配された全メモリーチップ4を他方のランク5とすることができる。又、メモリーモジュール2内の各メモリーチップ4は、構成設定レジスタ6を含む。メモリー制御装置1は、各メモリーチップ4の動作の設定を行うためのコマンドを発する詳細は後述。構成設定レジスタ6は、メモリー制御装置1が発した各メモリーチップ4の動作の設定を行うためのコマンドを記憶する。各メモリーチップ4は、構成設定レジスタ6に記憶された設定に基づき動作する。これにより、メモリーチップ4を様々な関数、機能、モードにあわせてプログラミングすることが可能となり、各メモリーチップ4をアプリケーションなどにあわせて動作させることができる。メモリー制御装置1の構成次に、図3を用いて、実施形態に係るメモリー制御装置1の内部構成を説明する。図3は、メモリー制御装置1の内部構成の一例を示すブロック図である。メモリー制御装置1は、デバイスマネージャー11、アービタ調停部12、リフレッシュ部13、ホストI/F14、OPBI/F15、キューイング部16キューバッファ、コマンド発行部17コマンドディスパッチャー、コマンド生成部18、ストローブ生成部19、及びクロック生成部191を備える。デバイスマネージャー11は、メモリーモジュール2や各メモリーチップ4の管理に関する処理を行う。デバイスマネージャー11は、例えば、メモリーモジュール2のうち、いずれかのメモリーモジュール2を省電力モードに設定するパワーダウン要求コマンドをアービタ12に出力する。また、デバイスマネージャー11は、コマンド発行部17から状態遷移指令を受ける。又、デバイスマネージャー11は、各メモリーバンクの状態を遷移させるための種々の要求をコマンド発行部17に出力する。アービタ12は、リフレッシュ部13からのリフレッシュ要求、ホストI/F14からのメモリーアクセス要求、OPBI/F15からのダイレクトコマンド要求を受け付ける。リフレッシュ部13は、リフレッシュ要求をアービタ12に送信する。ホストI/F14は、CPU10aからのメモリーアクセス要求を受け付けて、アービタ12に送信する。また、ホストI/F14は、ストローブ生成部19によりメモリーモジュール2から読み出されたデータをCPU10aやHDD10c等に出力する。また、ホストI/F14は、メモリーモジュール2に書き込み対象となるデータをCPU10aやROM10bやHDD10c等から受け付けて、ストローブ生成部19に送信する。OPBI/F15OnchipPeripheralBusIFは、CPU10a等からのダイレクトコマンド要求を受け付けアービタ12に送信する。又、OPBI/F15には、各メモリーチップ4でのアドレスミラーの有無を示す情報アドレスミラー情報を記憶、保持するアドレスミラー設定部151が設けられるアドレスミラーの詳細は後述。アドレスミラー設定部151は、例えば、CPU10aやROM10bなどから、各ランク5や各メモリーチップ4のアドレスミラーの有無を示す情報を受け、メモリー制御装置1内の各部が参照できるように保持する。そして、例えば、キューイング部16やコマンド発行部17やコマンド生成部18はアドレスミラー設定部151に保持された各メモリーチップ4でのアドレスミラーの有無を示す情報を参照する。そして、アービタ12は、これらの要求をトランザクションとして、キューイング部16に登録する。キューイング部16は、アービタ12からのトランザクションを記憶する。コマンド発行部17は、デバイスマネージャー11から出力される種々の要求を受け付けて、これらの要求をディスパッチする。そして、コマンド発行部17は、ディスパッチした要求に応じたコマンド生成要求をコマンド生成部18に送信し発行し、コマンド生成部18に各ランク5や各メモリーチップ4に対するコマンドを生成させる。また、コマンド発行部17は、キューイング部16から出力されるROWコマンド要求、ROWアドレス指定要求、COLコマンド要求、及びCOLアドレス指定要求などを読み出す。コマンド発行部17は、これらの要求をコマンド生成部18に送信する。コマンド生成部18は、コマンド発行部17から送信されるコマンド生成要求、ROWコマンド要求、ROWアドレス指定要求、COLコマンド要求、COLアドレス指定要求等を受け付ける。そして、コマンド生成部18は、メモリーモジュール2を制御する制御コマンド等を生成する。コマンド生成部18は、生成したコマンドをSDRAMI/F3に出力する。例えば、コマンド生成部18は、MCSMemoryChipSelect_b、RASRowAddressStrobe_b、CASColumnAddressStrobe_b、MWEMemoryWriteEnable_b、BABankAddress、MAMemoryAddress、CKEClockEnableの各々の信号をコマンドとしてSDRAMI/F3に送信する。又、コマンド生成部18は、生成したコマンドをストローブ生成部19に出力する。又、コマンド生成部18は、制御コマンドをSDRAMI/F3に出力すると同時にデータ転送トリガをストローブ生成部19に出力する。ストローブ生成部19は、コマンド生成部18からのデータ転送トリガに従って、データの書き込み対象となるメモリーモジュール2メモリーチップ4にデータを書き込む。又、ストローブ生成部19は、データの読み込み対象となるメモリーモジュール2メモリーチップ4からデータを読み出す。また、ストローブ生成部19は、DQOUTデータ信号出力、DQINデータ信号入力、DQSOUT出力用データストローブ信号、DQSIN入力用データストローブ信号、DMDataMask等の信号をSDRAMI/F3との間で送受信する。アドレスミラー次に、図4に基づき、本実施形態に係る各メモリーチップ4でのアドレスミラーの有無を説明する。図4は、アドレスミラーを説明するための説明図である。DDR3-SDRAMでは、チップのトレース長線路長の整合を取り、メモリーモジュール2上での信号の品質を高めるため、メモリーの信号線アドレスを入れ替えて接続することができる。DDR3の規格では、入れ替えの対象となる信号線は、図4に示すようにピン名がA3~A8とBA0とBA1の信号線である。具体的に、図4でのランク0は、配線の入れ替えがなくアドレスミラーがない時のメモリーチップ4に対するピンの接続の関係を示す。言い換えると、図4でのランク0は、通常の配線である。一方、図4でのランク1は、配線を入れ替え、アドレスミラーが有る時のメモリーチップ4に対するピンの接続の関係を示す。例えば、A3の信号線はメモリーチップ4でのA4の信号線に接続され、A4の信号線は、メモリーチップ4でのA3の信号線に接続される。このように、例えば、DDR3のメモリーチップ4では、信号線の入れ替えるアドレスミラーを行うことができる。メモリーチップ4の動作設定コマンド次に、図5を用いて、本実施形態の各メモリーチップ4の動作設定コマンドの一例を説明する。図5は、各メモリーチップ4の動作設定コマンドの一例を示す説明図である。DDR3-SDRAMでは、データのreadやwriteの他、メモリーチップ4のモードやパラメータ設定のためのコマンドが用意される。このコマンドによりメモリーチップ4SDRAMチップの振る舞いを定義することができる。このコマンドは、MRSコマンド設定コマンドに相当と呼ばれる。DDR3-SDRAMでは、モードレジスタセットがMR0~MR3の4種類用意される。例えば、主電源投入時の各メモリーチップ4の初期化をするときや、メモリーチップ4の動作の設定を変更するとき、MRSコマンドが生成され、MRSコマンドの対象となるメモリーチップ4に与えられる。例えば、MRSコマンドは、メモリーモジュール2でのランク5単位で与えられる。そして、MRSコマンドは、各メモリーチップ4内の構成設定レジスタ6に記憶され、各メモリーチップ4は、MRSコマンドの指示内容に従い動作する。CPU10aの指示を受ける等により、キューイング部16は、MRSコマンドの対象となるランク5やメモリーチップ4やMRSコマンドのトランザクションを登録する。メモリー制御装置1内のコマンド発行部17は、キューイング部16からMRSコマンドの対象となるランク5やメモリーチップ4を示す情報対象情報を受けるとともに、設定コマンド発行要求を受ける。そして、コマンド発行部17は、設定コマンドの対象となるランク5に対し、MRSコマンドの生成要求を発行する。このMRSコマンド発行の指示を受けたコマンド生成部18は、設定コマンドの対象となるランク5に対するMRSコマンドを生成する。そして、コマンド生成部18は、MRSコマンドの対象とされたランク5メモリーチップ4にMRSコマンドを送信する。そこで、図5を用いて、4種類用意されるモードレジスタセットのうち、MR0のMRSコマンドを例に挙げて、各ランク5メモリーチップ4の動作設定の一例を説明する。図5に示すように、MRSコマンドでは、コマンド生成部18に接続されるA0~A15と、BA0~BA2の信号線が用いられる。MR0のMRSコマンドでは、図5に示すA0、A1の信号線を用いてバースト長BLを設定することができるバースト長を8や4などに設定できる。又、A3の信号線を用いてバーストタイプBTを設定することができる。又、A2、A4~A6の信号線を用いてCASレイテンシリードコマンドが有効になってから実際にデータが出力されるまでの遅延サイクル数、CLを設定することができる。又、A7の信号線を用いてテストモード生産者用のテスト用のモード、TMを設定することができる。又、A8の信号線を用いてDLLリセットメモリーチップ4内部のDLL回路のリセット、DLLを設定することができる。又、A9~A11の信号線を用いてライトリカバリWRを設定することができる。又、A12の信号線を用いてプリチャージパワーダウンPPDを設定することができる。尚、BA0~BA2の信号線は、どのモードレジスタセットのMRSコマンドであるかを示すために用いられる。その他、MR1~MR3のMRSコマンドでは、メモリーチップ4の出力インピーダンスやライトレイテンシや終端抵抗値など、各種の設定を行えるより詳しくは、上述のJEDECの規格書JEDECStandardJESD793D等参照。ここで、各ランク5に含まれるメモリーチップ4の動作振る舞いを設定するために用いられる信号線アドレスのA0~A15と、BA0~BA2のうち、A3~A8とBA0とBA1の信号線は、アドレスミラーによって配線の入れ替えがなされることがある。通常のreadとwriteでは、配線の入れ替え入れ違いがあっても、アドレスは1対1で対応しているので、配線の入れ替えを意識する必要はない。しかし、MRSコマンドのようなコマンドは、アドレスそのものに特別な意味を持たせるコマンドである。例えば、アドレスミラーの有るメモリーチップ4とアドレスミラーの無いメモリーチップ4の動作を同様に設定するとき同じMRSコマンドを与えるとき、アドレスミラーの無いメモリーチップ4へのMRSコマンドをそのままアドレスミラーの有るメモリーチップ4に与えれば、配線の入れ替えによって、アドレスミラーの無いメモリーチップ4とアドレスミラーの有るメモリーチップ4では、全く設定内容が異なってしまう。そのため、アドレスミラーの有るメモリーチップ4に対してMRSコマンドを与えるとき配線の入れ替えを考慮してMRSコマンドを生成しなくてはならない。自動的なコマンドの分割発行次に、図3、図6~図8を用いて、本実施形態のメモリー制御装置1での自動的なコマンドの分割発行の一例を説明する。図6は、アドレスミラーの有無が混在していないときのコマンド発行の一例を示すタイミングチャートである。図7は、アドレスミラーの有無が混在しているときの従来のコマンド発行の一例を示すタイミングチャートである。図8は、アドレスミラーの有無が混在しているときの本実施形態のメモリー制御装置1でのコマンド発行の一例を示すタイミングチャートである。まず、図6~図8において、tfRComandは、キューイング部16がコマンド発行部17に送信するコマンド発行要求を示す。本例では、このコマンド発行要求はMRSコマンドに相当し、このコマンド発行要求に基づき、MRSコマンドが生成される。図6~図8での800がMRSコマンドの内容を意味する。tfRDeviceは、コマンド発行の対象となるランク5メモリーチップ4のリストを示す。尚、本説明では、tfRDeviceの各ビットがメモリーモジュール2でのランク5に対応する。ここで、ランク5とは、メモリーモジュール2のSDRAMからデータを入出力する単位である。図2を用いて説明したように、本実施形態のメモリーモジュール2は、複数のランク5を有する。メモリーモジュール2が物理的には1つのメモリスロットしか占有しないとしても、複数のランク5を有する場合、メモリー制御装置1は、ランク5数分のメモリーモジュール2を搭載した状態と扱う。又、tfRBankは、キューイング部16がコマンド発行部17に出力するデコード信号であり、最終的に再エンコードされてメモリーモジュール2に供給される。又、図6~図8において、cdComandは、コマンド発行部17がコマンド生成部18に送信するコマンド生成要求を示す。本例では、このコマンド生成要求がMRSコマンドに相当し、このコマンド生成要求に基づき、MRSコマンドが生成される。具体的に図6~図8での800がMRSコマンドの内容を意味する。cdDeviceは、コマンド発行部17がコマンド生成部18に与える信号であって、コマンドの対象となるランク5メモリーチップ4のリストを示す。尚、本説明では、cdDeviceもtfRDeviceと同様に、各ビットがメモリーモジュール2でのランク5に対応する。又、cdBankは、コマンド発行部17がコマンド生成部18に与える信号であって、tfRBankと同様に、コマンド発行部17がコマンド生成部18に与えるデコード信号であり、最終的に再エンコードされてメモリーモジュール2に供給される。[各ランク5でアドレスミラーの有無が混在していないとき]まず、図6を用いて、ランク5に含まれる各メモリーチップ4で、アドレスミラーの有無が混在していないときのMRSコマンドの発行を説明する。尚、以下の説明では、ランク5に含まれる各メモリーチップ4に同様のMRSコマンドを発行する例を説明する。又、例えば、各ランク5でアドレスミラーの有無が混在していないとき、各ランク5は全てアドレスミラーの無いランク5メモリーチップ4のみとなる。例えば、CPU10a等の指示に基づき、キューイング部16がMRSコマンドをキューイングする。そして、キューイング部16は、コマンド発行部17に向けてMRSコマンドのコマンド発行要求を行う例えば、図6でのtfRComandの800。図6でのT1の時点。又、キューイング部16は、MRSコマンドのコマンド発行要求にあわせて、MRSコマンドの対象とするランク5を示す情報としてtfRDevice図6でのf、対象情報や、tfRBank図6での4を送信する図6でのT1の時点。ランク5に含まれる各メモリーチップ4でアドレスミラーの有無が混在していなければ、配線の入れ替えを考慮しなくて良い。そのため、キューイング部16からのコマンド発行要求を受け、コマンド発行部17は、コマンド生成部18に向けてMRSコマンドのコマンド生成要求を発行する例えば、図6でのcdComandの800。図6でのT2からT3の区間。又、コマンド発行部17は、MRSコマンドのコマンド生成要求にあわせて、MRSコマンドの対象とするランク5を示す情報としてcdDevice図6でのf、対象情報やcdBank図6での4をコマンド生成部18に送信する図6でのT2からT3の区間。このように、アドレスミラーの有無が混在していなければ、キューイング部16やコマンド発行部17は、MRSコマンドに関する要求を、全てのランク5全てのメモリーチップ4について1回発行すれば済む。そして、コマンド発行部17から発せられたMRSコマンドに応じ、コマンド生成部18は、メモリーモジュール2に与えるためコマンド信号を生成する。そして、コマンド生成部18は、生成したコマンド信号をSDRAMI/F3メモリーモジュール2に向けて送信する与える。その結果、メモリーモジュール2は、図6の時点T0以降、順次、MRSコマンドを受信する。[各ランク5でアドレスミラーの有無が混在しているとき従来の参考例]次に、図7を用いて、ランク5に含まれる各メモリーチップ4で、アドレスミラーの有無が混在しているときの従来のMRSコマンドの発行を説明する。尚、以下の説明では、ランク5に含まれる各メモリーチップ4に同様のMRSコマンドを発行する例を説明する。まず、CPU10a等の指示に基づき、キューイング部16がMRSコマンドをキューイングする。そして、キューイング部16は、コマンド発行部17に向けてMRSコマンドのコマンド発行要求を行う例えば、図7でのtfRComandの800。図7でのT3の時点。又、キューイング部16は、MRSコマンドの発行要求にあわせて、MRSコマンドの対象とするランク5を示す情報としてtfRDevice図7でのfや、tfRBank図7での4を送信する図7でのT4の時点。ランク5に含まれる各メモリーチップ4でアドレスミラーの有無が混在していれば、メモリーチップ4の動作の設定を確実に行うには、配線の入れ替えを考慮しなくてはならない。そこで、従来では、MRSコマンドに関し要求を発するとき、コマンド発行部17やキューイング部16は、アドレスミラー設定部151の内容アドレスミラー情報を確認し、MRSコマンドが対象とするランク5でアドレスミラーの有無が混在するか否かを確認する処理を行う。混在するとき、コマンド発行部17やキューイング部16は、アドレスミラーの無いランク5メモリーチップ4とアドレスミラーの有るランク5メモリーチップ4を区別する処理を行う。そして、例えば、コマンド発行部17は、キューイング部16からのコマンド発行要求の対象となる複数のランク5メモリーチップ4のうち、アドレスミラーの無いランク5メモリーチップ4に対してのみ、あるいは、アドレスミラーの有るランク5メモリーチップ4に対してのみに、MRSコマンドのコマンド生成要求をコマンド生成部18に向けて発行する。例えば、コマンド発行部17は、コマンド生成部18に向けてMRSコマンドのコマンド生成要求を発行する例えば、図7でのcdComandの800。図7でのT5からT6の区間。又、コマンド発行部17は、MRSコマンドのコマンド生成要求にあわせて、MRSコマンドの対象とするランク5を示す情報としてcdDevice図7でのd、アドレスミラーの無い又は有るランクの何れか一方を示すやcdBank図7での4ををコマンド発行部17に送信する図7でのT5からT6の区間。そして、例えば、コマンド発行部17は、キューイング部16にMRSコマンドのコマンド発行要求の対象としたランク5のうち、MRSコマンドの未発行のランク5向けのMRSコマンド発行要求を用意させる。言い換えると、コマンド発行部17は、MRSコマンドの未発行のランク5向けのMRSコマンドのトランザクションをキューイング部16に新たに登録させる。例えば、コマンド発行部17が、MRSコマンドの対象とするランク5のうち、先のコマンド生成要求でアドレスミラーの有るランク5を外したのであればMRSコマンドの未発行のランク5がアドレスミラーの有るランク5であれば、キューイング部16は、アドレスミラーによる配線入れ替えを考慮し、先に発したMRSコマンドアドレスミラーの無いランク5向けのMRSコマンドのコマンド発行要求のアドレスを入れ替えたMRSコマンドのトランザクションを新たに用意する処理を行う。これらの処理が完了した後、キューイング部16は、コマンド発行部17に向けて、MRSコマンドの未発行のランク5に対するコマンド発行要求を行う。具体的に、キューイング部16は、コマンド発行部17に向けてMRSコマンドのアドレスの入れ替えを考慮した新たなMRSコマンドのコマンド発行要求を行う例えば、図7でのtfRComandの800’。800’は、コマンドミラーによる信号線の入れ替えを考慮したアドレス変換後のMRSコマンド。図7でのT7の時点。又、キューイング部16は、MRSコマンドの発行要求にあわせ、MRSコマンドの対象とする未発行のランク5を示す情報としてtfRDevice図7での2やtfRBank図7での4を送信する図7でのT7の時点。そして、このコマンド発行要求を受け、例えば、コマンド発行部17は、MRSコマンドのコマンド生成要求をコマンド生成部18に発行する図7でのcdComandの800’。図7でのT8からT9の区間。又、コマンド発行部17は、MRSコマンドにあわせて、未発行のランク5を示す情報としてcdDevice図7での2やcdBank図7での4をコマンド生成部18に送信する図7でのT8からT9の区間。このように、メモリーモジュール2に含まれるランク5のうち、アドレスミラーの無いランク5とアドレスミラーの有るランク5が混在しているとき、キューイング部16やコマンド発行部17は、アドレスミラーの有無の確認や、アドレスを入れ替えた新たなMRSコマンドの要求の生成など、ソフトウェア的に特別な処理を行い、アドレスミラーの無いランク5に対するMRSコマンドの要求の発行と、アドレスミラーの有るランク5に対するMRSコマンドの要求の発行を行っていた。言い換えると、キューイング部16やコマンド発行部17の動作は、アドレスミラーの無いときのMRSコマンド波形を2回繰り返すような動作となる。キューイング部16やコマンド発行部17がソフトウェア的に処理を行うため、アドレスミラーの無いランク5に対するコマンド発行を開始する時点T5とアドレスミラーの有るランク5に対するコマンド発行を開始する時点T8の間にどうしても一定の間隔を要する。従って、アドレスミラーの無いランク5とアドレスミラーの有るランク5に対し、従来、連続的にMRSコマンドに関する要求を発することができなかった。従って、コマンド生成部18でのMRSコマンドの生成も時間的に隔てられたものとなっていた。[各ランク5でアドレスミラーの有無が混在しているとき本実施形態]次に、図8を用いて、本発明でのメモリーモジュール2に含まれる複数のランク5でアドレスミラーの有無が混在しているときのMRSコマンドの発行を説明する。尚、以下の説明では、メモリーモジュール2内の各ランク5に同様のMRSコマンドを発行する例を説明する。まず、本発明では、コマンド生成部18はアドレスミラーの無いランク5に対するMRSコマンドのアドレスをアドレスミラーの有るランク5に対するMRSコマンドのアドレスに変換するアドレス変換部181を含む。尚、アドレス変換部181は、あるいは、アドレスミラーの有るランク5に対するMRSコマンドのアドレスをアドレスミラーの無いランク5に対するMRSコマンドのアドレスに変換できてもよい。このアドレス変換部181によるMRSコマンドのアドレスの自動的な変換処理により、メモリーモジュール2に含まれる複数のランク5でアドレスミラーの有無が混在していても、アドレスミラーでの配線の入れ違いを考慮して、キューイング部16やコマンド生成部18がMRSコマンドのアドレスミラーの有るランク5のためにアドレスを変換するソフトウェア処理を行ったり、アドレスミラーの有るランク5のために別途コマンドトランザクションを作成する処理を行わなくて済む。そのため、本発明では、まず、CPU10a等の指示に基づき、キューイング部16がMRSコマンドをキューイングする。そして、例えば、キューイング部16は、MRSコマンドのコマンド発行要求をコマンド発行部17に行う例えば、図8でのtfRComandの800。図8でのT10の時点。又、キューイング部16は、アドレスミラー設定部151内のアドレスミラー情報を確認し、MRSコマンドの発行要求にあわせて、MRSコマンドの対象とするランク5を示す情報として本発明では2種類のtfRDevice信号を連続的にコマンド発行部17に送信する。この2種類のMRSコマンドの対象とするランク5を示す情報は、第1ランク情報と第2ランク情報に相当し、図8でのfをT10の時点で発し、2をT11の時点で発する尚、従来では2種類のtfRDevice信号を時間的に隔てて送信。アドレス変換などのソフトウェア的な処理が不要なので、キューイング部16は、アドレスミラーの無いランク5とアドレスミラーの有るランク5のMRSコマンドの発行要求を自動的に分割し、この2種類のtfRDevice信号第1ランク情報と第2ランク情報を連続的に発することができる。又、キューイング部16は、tfRBank図8での4を送信する図8でのT10の時点。そして、キューイング部16からのコマンド発行要求を受け、コマンド発行部17は、アドレスミラー設定部151を確認し、アドレスミラーの無いランク5に対するMRSコマンドのコマンド生成要求をコマンド生成部18に発行する例えば、図8でのcdComandの800。T12~T13の区間。又、コマンド発行部17は、MRSコマンドのコマンド生成要求にあわせて、MRSコマンドの対象とするアドレスミラーの無いランク5を示す情報としてcdDevice図8でのdやcdBank図8での4をコマンド生成部18に送信するT12~T13の区間。そして、コマンド発行部17は、続けて、アドレスミラーの有るランク5に対するMRSコマンドのコマンド生成要求をコマンド生成部18に向けて発行する図8でのcdComandの800。T14~T15の区間又、コマンド発行部17は、MRSコマンドの生成要求にあわせて、MRSコマンドの対象とするアドレスミラーの有るランク5を示す情報としてcdDevice図8での2やcdBank図8での4をコマンド生成部18に送信するT14~T15の区間。尚、T13~T14の信号が発せられていない区間は、T11の時点でtfRDevice信号が切り替わりに応じて、cdComand、cdDevice、cdBankを発するまでの最小の待ち時間である。そのため、コマンド発行部17は、可能な限り最短の時間で、続けて、アドレスミラーの無いランク5とアドレスミラーの有るランク5に対してMRSコマンドのコマンド生成要求を発行している。ここで、キューイング部16やコマンド発生部が発生するMRSコマンドの要求での値は、アドレス変換部18がアドレス変換の処理を行うので、アドレスミラーの無いランク5とアドレスミラーの有るランク5のいずれの場合でも同様でよい。そして、コマンド発行部17から発せられたMRSコマンドの生成要求に応じ、コマンド生成部18は、メモリーモジュール2に与えるためのMRSコマンド信号を生成する。そして、コマンド生成部18は、生成したコマンド信号をSDRAMI/F3メモリーモジュール2に向けて送信する。その結果、メモリーモジュール2は、図8の時点T01以降、順次、MRSコマンドを受信する。具体的に、コマンド生成部18は、アドレスミラー設定部151のアドレスミラー情報を確認し、アドレスミラーの無いランク5とアドレスミラーの有るランク5を確認する。そして、コマンド生成部18は、アドレスミラーの無いランク5に対するコマンド生成要求に応じて、アドレスミラーの無いランク5に対してはアドレスの変換を行わないMRSコマンド通常通りのコマンドを生成する。又、コマンド生成部18は、アドレスミラーの無いランク5メモリーチップ4に向けて生成したMRSコマンドをSDRAMI/F3に送信する。一方、アドレス変換部181は、アドレスミラー設定部151のアドレスミラー情報を確認する。そして、MRSコマンドの生成要求が対象とするランク5がアドレスミラーの有るランク5であれば、アドレス変換部181は、アドレスミラーの無いランク5用のMRSコマンドをアドレス変換し、アドレスミラーの有るランク5向けのMRSコマンドを生成する。そして、コマンド生成部18は、アドレス変換部181が生成したアドレスミラーの有るランク5メモリーチップ4に向けて生成したMRSコマンドをSDRAMI/F3に送信する。これにより、意図する通りのMRSコマンドがアドレスミラーの有無を問わずスムーズに各ランク5各メモリーチップ4に対して与えられ、各ランク5の各メモリーチップ4の動作が設定される。このようにして、本実施形態に係るメモリー制御装置1は、動作を設定するための構成設定レジスタ6を含む複数のメモリーチップ4を実装するメモリーモジュール2に対するコマンドをキューイングするキューイング部16と、メモリーチップ4でのアドレスミラーの有無を示すアドレスミラー情報を保持するアドレスミラー設定部151と、キューイング部16からのコマンド発行要求とコマンドの対象となるメモリーチップ4を示す対象情報に応じてメモリーチップ4に対するコマンドを発行するコマンド発行部17と、コマンド発行部17が発行したコマンドに基づき、メモリーチップ4向けのコマンドを生成しメモリーチップ4にコマンドを与えるとともに、アドレスミラーにより配線の入れ替えの対象となる信号線を用いて設定構成レジスタを設定する設定コマンドをメモリーチップ4に対して与えるコマンド生成部18と、を含み、コマンド生成部18は、アドレスミラーの無いメモリーチップ4とアドレスミラーの有るメモリーチップ4に対し同様の設定コマンドを与えるとき、アドレスミラー情報と対象情報に基づき、アドレスミラーの無いメモリーチップ4に向けて生成した設定コマンドを与える処理を行い、アドレスミラーの有るメモリーチップ4に対しては、アドレスミラーにより入れ替えられた信号線に応じ、設定コマンド例えば、アドレスミラーの無いメモリーチップ4用の設定コマンドのアドレスを変換してアドレスミラーの有るメモリーチップ4用の設定コマンドを生成するアドレス変換部181を含む。これにより、ハードウェアとしてのアドレス変換部181がアドレスミラーの有るメモリーチップ4に対する設定コマンドのアドレスを自動的に変換する。言い換えると、コマンド発行部17は設定コマンドの対象となるメモリーチップ4を示す対象情報と設定コマンドの生成要求を発行すれば、コマンド生成部18は、アドレスミラーの有無に応じた設定コマンドを自動的に生成し、メモリーチップ4に与える。このように、コマンド発行部17やキューイング部がソフトウェアでアドレスミラーの有無を判断し、別々に複数回に分けてアドレスミラーの有無に応じて設定コマンドに関する要求を発したり、設定コマンドのアドレス変換などしたりせずに済み、アドレスミラーの有るメモリーチップ4とアドレスミラーの無いメモリーチップ4に関して連続的に設定コマンドを与えることができる。言い換えると、アドレス変換等のソフトウェア処理が不要となるので、アドレスミラーの有るメモリーチップ4とアドレスミラーの無いメモリーチップ4に対する設定コマンド発行を自動的に分割して処理することができる。従って、メモリーチップ4の初期化や動作設定の処理の簡素化を図ることができる。又、メモリーモジュール2でアドレスミラーの有るメモリーチップ4とアドレスミラーが無いメモリーチップ4が混在していても初期化等の制御フローを共通化することができる。又、アドレスミラー設定部151はメモリーモジュール2でのランク5のアドレスミラーの有無を示すアドレスミラーランク情報を保持し、アドレスミラーの有るメモリーチップ4からなるランク5とアドレスミラーの無いメモリーチップ4からなるランク5を含むメモリーモジュール2の各ランク5に対して同様の設定コマンドを生成するとき、キューイング部16は、対象情報として設定コマンドの発行要求にあわせてアドレスミラーの無いランク5を示す第1ランク情報とアドレスミラーの有るランク5を示す第2ランク情報をコマンド発行部17に送信し、コマンド発行部17は、設定コマンドとともに、第1ランク情報と第2ランク情報をコマンド生成部18に向けて送信し、アドレス変換部181は、アドレスミラー設定部151が保持する情報と第1ランク情報と第2ランク情報に基づき、入れ替えられた信号線に応じ、アドレスミラーの無いランク5用の設定コマンドのアドレスを変換してアドレスミラーの有るメモリーチップ4用の設定コマンドを生成する。これにより、アドレスミラーの有無に応じて、各ランク5に対するコマンド発行が自動的に分割処理される。従って、メモリーモジュール2内でアドレスミラーの有るランク5とアドレスミラーの無いランク5が混在していても、ソフトウェアでアドレスミラーの有無を判断して別々に複数回に分けて、アドレスミラーの有無に応じて設定コマンドを発行しなくて済み、同一ランク5でのメモリーチップ4の初期化や動作設定の簡素化を図ることができる。又、キューイング部16は、設定コマンドの発行要求とともに、第1ランク情報と第2ランク情報を連続的にコマンド生成部18に向けて送信し、コマンド発行部17は、設定コマンドをコマンド生成部18に発するとともに、第1ランク情報に続けて第2ランク情報をコマンド生成部18に発する。これにより、複数のランク5に対して設定コマンドを発行するとき、アドレスミラーの無いランク5とアドレスミラーの有るランク5のそれぞれのランク5に対して、連続的に設定コマンドが発行される。その結果、アドレスミラーの有るランク5と無いランク5が混在していても、速やかに設定コマンドを発行し、コマンドを生成することができる。以上、本発明の実施形態について説明したが、本発明の範囲はこれに限定されるものではなく、発明の主旨を逸脱しない範囲で種々の変更を加えて実施することができる。