第一の導電型を有する半導体の基板と、前記基板の上に形成され、前記第一の導電型を有し、前記基板よりも低濃度ドープされた第一の層と、前記基板の上に形成され、第二の導電型を有する第二の層と、前記第二の層の上に形成された金属層と、前記金属層の上に形成された第一の電極及び前記基板の裏面に形成された第二の電極とを備え、前記金属層と前記第二の層との間にショットキーコンタクトが形成されるように前記第二の層が低濃度ドープされている、半導体整流器。前記第二の層が、前記金属層と前記第二の層との間にオームコンタクトを形成するのに必要なドーピング濃度よりも低いドーピング濃度を有する、請求項1に記載の半導体整流器。前記第二の層が前記第一の層の上に形成されている、請求項1に記載の半導体整流器。前記第二の層が前記第一の層の中に形成されている、請求項1に記載の半導体整流器。前記第一の層の中に形成された少なくとも一つのトレンチと、前記少なくとも一つのトレンチの底部及び側壁の内側を覆う誘電体層と、前記少なくとも一つのトレンチを充填する導体とを更に備えた請求項1に記載の半導体整流器。前記第二の層が前記第一の層の中に形成されていて、前記トレンチの少なくとも一つの面に隣接している、請求項5に記載の半導体整流器。前記第二の層が前記トレンチの両面に隣接している、請求項6に記載の半導体整流器。前記少なくとも一つのトレンチが、前記第一の層の中に形成された複数のトレンチを備え、前記第二の層が選択されたトレンチの対の間において前記第一の層の中に形成されている、請求項5に記載の半導体整流器。前記第二の層が、トレンチの各対の間において前記第一の層の中に形成されている、請求項5に記載の半導体整流器。シリサイド層が、前記金属層と前記第二の層との間の界面に形成されている、請求項1に記載の半導体整流器。第一の導電型の半導体の本体を提供するステップと、前記基板の上に、前記第一の導電型を有し、基板よりも低濃度ドープされた第一の層を形成するステップと、前記基板の上に、第二の導電型を有する第二の層を形成するステップと、第二の層の上に金属層を形成するステップと、前記金属層の上に第一の電極を形成し、前記基板の裏面に第二の電極を形成するステップとを備え、前記金属層と前記第二の層の間にショットキーコンタクトが形成されるように前記第二の層が低濃度ドープされる、整流器を製造するための方法。前記第二の層を形成するステップが、前記第一の層内に第二の導電型のドーパントを注入又は拡散させることを含む、請求項11に記載の方法。前記第一の層の中に少なくとも一つのトレンチを形成するステップと、前記少なくとも一つのトレンチの底部及び側壁の内側を誘電体層で覆うステップと、前記少なくとも一つのトレンチを導体で充填するステップとを更に備えた請求項11に記載の方法。前記第一の層の中に少なくとも一つのトレンチを形成するステップが、前記金属層を形成するステップの前に行われる、請求項13に記載の方法。前記第二の層を形成するステップが、オン状態性能とスイッチング性能との間の所望のトレードオフが達成されるように前記第二の層を形成することを含む、請求項11に記載の方法。前記第二の層が、前記金属層と前記第二の層との間のオームコンタクトを形成するのに必要なドーピング濃度よりも低いドーピング濃度を有する、請求項11に記載の方法。前記第二の層が前記第一の層の中に形成される、請求項11に記載の方法。前記第二の層を形成するステップが、前記第一の層内への注入又は拡散によって前記第二の層を形成することを備える、請求項11に記載の方法。本発明によると、半導体整流器が提供される。その整流器は、第一の導電型を有する半導体基板を含む。基板の上に形成される第一の層は、第一の導電型を有し、基板よりも低濃度ドープされる。第二の導電型を有する第二の層が基板の上に形成されて、金属層が第二の層の上に配置される。金属層と第二の層との間にショットキーコンタクトが形成されるように、第二の層は低濃度ドープされる。第一の電極が金属層の上に形成されて、第二の電極が基板の裏面に形成される。本発明の他の側面によると、整流器の製造方法が提供される。本方法は、第一の導電型の半導体本体を提供するステップと、基板の上に第一の層を形成するステップとを含む。第一の層は、第一の導電型を有し、基板よりも低濃度ドープされる。第二の層が基板の上に形成される。第二の層は第二の導電型を有する。金属層が第二の層の上に形成される。金属層と第二の層との間にショットキーコンタクトが形成されるように、第二の層が低濃度ドープされる。第一の電極が金属層の上に形成されて、第二の電極が基板の裏面に形成される。以下説明するように、従来のショットキーダイオード同様に、高速及び低スイッチング損失を提供するが、高い電流性能及び顕著に低いオン状態損失を備えたショットキーダイオード又は整流器デバイスが提供される。図3は、本発明の原理に従って構成されたショットキーダイオードの一実施形態を示す。図示されるように、ショットキーダイオード300は、第一の導電型のドーパントで高濃度ドーピングされた例えばn型高濃度ドープ基板310を含む。エピタキシャルドリフト層320が基板310上に形成され、第一の導電型のドーパントで低濃度ドープされる例えばn-型。第二の導電型の低濃度ドープ層330例えばp-型がドリフト層320の上に形成される。後述の理由のため、低濃度ドープ層を場合によっては透明層と呼ぶ。透明層330の形成後、シリサイドを形成することのできる金属例えばニッケル製の金属層340が堆積される。シリサイドが形成されると、半導体と反応しなかった金属を選択的エッチングで除去する。カソード電極350が基板310の裏面に形成され、アノード金属360が金属層340の上に形成される。所謂透明層330は、その表面においてメタライゼーションとのショットキーコンタクトを形成し、n-型ドリフト層320との界面において低注入効率接合を形成する。従来の整流デバイスとは異なり、本デバイスは、p-透明層/n-ドリフト層の注入とショットキー障壁とによってそれぞれ制御される双極と単極との伝導の組み合わせを有する。ダイオード300は、従来のショットキー整流器と比較して実質的に低いオン状態抵抗と漏れ電流とを有する一方、ダイオードの逆回復中の顕著に速い速度及び低い損失を提供する。図4は、a従来のPINダイオード、b従来のショットキー整流器、C本発明に係るショットキーダイオードの典型的なオン状態の特性のグラフを示す。グラフは、ダイオード300が、異なる特性の曲線を有し双極伝導及びショットキー限定伝導が生じる領域が異なることによる、従来のショットキー整流器と比較して顕著に改善されたオン状態性能を提供することを示している。図5は、a従来のPINダイオード、b従来のショットキー整流器、C本発明に係るショットキーダイオードの典型的な逆回復特性の概略図を示す。図5に示されるように、p注入層及びアノードオームコンタクトを特徴とするPINダイオードでは、過度に高い逆漏れ電流、高い損失及び遅い速度が問題となっている。単極デバイスであるショットキーダイオードは、高速及び低スイッチング損失を提供する。本発明に係るデバイス300は、速度及び損失に関してショットキーダイオードに近いが図4に示されるように、ショットキー整流器よりも高い電流性能及び顕著に低いオン状態損失を保持している。従来のPINダイオード及びショットキー整流器の両方と比較して有利なオン状態性能と逆回復損失との間のトレードオフが、ドリフト領域内に少数キャリア正孔を注入し、プラズマドーピングレベル以上の濃度の準中性平衡の過剰な電子及び正孔の形成を許容する透明層330によって、可能になる。しかしながら、プラズマの注入は、ショットキーコンタクトによって制限され、更に、透明層330の‘透明度’によって更に制御される。透明層300をより低濃度でドープすることによって、透明度が増大して、より高い割合の電子流がこれを貫通してアノードコンタクトに達することを許容する。これは、オン状態におけるプラズマ形成を少なくして、結果として、より速い逆回復応答をもたらす。透明層のドーピングを増やすが、ショットキーコンタクトを保持すること言い換えると、オームコンタクトに特有の顕著なトンネリングを抑制することによって、スイッチング損失の増大と引き換えに、オン状態性能の更なる増大と共に、プラズマレベルを増大させることができる。このトレードオフについては後で更に説明する。本発明の代替的な一実施形態では、上述のトレンチMOS障壁ショットキーTMBS設計に基づいたショットキー整流器が提供される。このデバイスは、その活性領域内の多重トレンチMOSセルを特徴としていて、表面電場を減らして、漏れ電流の流れに対抗する横障壁を生成する。本発明のこの実施形態の一例が図6に示されている。図6のTMBSダイオード400は、高濃度ドープのn型半導体ウェーハ401を含み、その上に、低濃度ドープのn-型エピタキシャル層402が形成されている。このエピタキシャル層には開口が形成されていて、例えばトレンチ状である。伝導領域403が開口内に形成され、例えば、ドープされたポリシリコン製である。絶縁層404が、各伝導領域と対応する開口の例えばトレンチの壁との間に配置される。絶縁層404は、例えば、熱酸化によって形成可能であり、開口が、コンフォーマルな堆積によってポリシリコンで充填されて、これに平坦化ステップが続き得る。次に、透明領域410この例ではp-型を、例えば注入法又は拡散法を用いて形成することができる。例えば、一実施形態では、透明領域は注入によって形成され、これに急速アニーリングが続き、透明領域410のドーピング量及び接合深さを制御するための光ドライブインも続く可能性がある。上述のように、透明領域410のドーピング濃度又は電荷量は、オン状態電圧とターンオフエネルギー損失との間の適切なトレードオフを求めるように適切に調整され得る。透明領域410を形成した後、エピタキシャル層402の上及びトレンチ内のポリシリコン充填領域の上にシリサイド層415を形成することができる金属例えばニッケルを堆積させる。シリサイドが形成されると、半導体と反応しなかった金属を選択的エッチングによって除去する。その後、アノード金属407が金属層415の上面に形成されて、カソード金属408が基板401の下面に形成される。図7は、透明領域410における異なる注入量に対するp-TMBSデバイスの出力特性のシミュレーションを示す。見て取れるように、透明領域410の注入量が増大すると、250A/cm2の電流密度つまり動作電流密度におけるオン状態電圧降下が小さくなる。透明層のドーピングレベル又はドーピング量の増大の効果は、p-透明層/n-ドリフト領域の注入効率を増大させ、又は透明度を低下させるというものである。しかしながら、低電流密度においては、その傾向が逆転する。何故ならば、P/N接合の内蔵電位Vbiが以下の式で表されるからである:Vbi=KT/q×lnNdNa/ni2式1ここで、Kはボルツマン定数、Tはケルビン単位での温度、qは電子の電荷、NdはN側の電子密度、NaはP側の正孔密度である。Naを大きくすると、Vbiが大きくなり、内蔵障壁を超えるまではP/N接合が電流を流すのを難しくする。異なるp-型注入量に対するp-TMBSデバイスの過剰少数キャリア過剰正孔の分布プロファイルが図8に示されている。過剰正孔濃度プラズマと等価は、透明層のp-型注入量と共に増大して、これが、ドーピングレベルでオン状態電圧が変化する理由である。また、p-型ドーピング量が最も高いケースDは、最大の過剰正孔濃度を特にドリフト領域の中間において有している点に留意されたい。中間領域の過剰キャリアは、過渡プロセスにおいて最後に除去されることが知られているので、この領域に正孔が少ないほど、ターンオフスイッチング速度が速くなる。実際、ケースDに対する注入量は1×1015cm-2であり、これは、p-注入というよりも、p注入と見なされるものである。この場合、トンネリングに起因して、そのコンタクトが最早ショットキーコンタクトではなくてオームコンタクトであるので、このデバイスは事実上PINダイオードである。図9は、ターンオフの過渡期における電流波形の概略図である。注入量が高くなるほど、ターンオフ時間が長くなっている様子が示されている。しかしながら、ドリフト領域のキャリア濃度が非常に低いと例えばケースAのように、伝導率変調の影響は些細なものであり、オン状態電圧は、電流密度250A/cm2において1.5V以上となることがわかる図7を参照。デバイスのオフ状態ブロッキング特性を示す図10に示されるように、ショットキーコンタクトの下にp-透明層が存在することは、逆漏れ電流を減らすのに役立つ。アノード電極にPN接合が存在することは、高電場における障壁低下の効果に対するショットキーコンタクトの耐性を増強する。従って、p-型注入されていないデバイスが最も高い漏れ電流を有することがわかる。一方、他のデバイスは、p-透明層の注入量が最も低い場合であっても、逆漏れ電流を顕著に減らす効果を有する。まとめると、ショットキーコンタクト及び透明アノードに基づいた構造が本願において提供される。例としてip-平坦構造及びiip-TMBSの二つの実施形態を与えた。これらの構造は、従来の解決策に対して以下の複数の利点を提供する:1透明層の存在によって、少数キャリアをドリフト層内に注入することができて、プラズマの存在伝導率変調によってドリフト領域の低効率を低下させて、オン状態電圧を低下させることができる;2透明層は浅く、低濃度でドープされていて、制限された領域にしか存在しないので、少数キャリアの注入も制限される。これは、オン状態電圧とスイッチング速度との間のトレードオフのより良い制御を与える;3高電流密度におけるプラズマの更なる制限は、p-透明層とメタライゼーションとの間に形成されたショットキー障壁の存在に起因するものである;4透明層が、電場によってショットキーコンタクトが影響を受けることを防止することができて、障壁低下効果が軽減されて、漏れ電流が低く保たれるようになる。本発明の他の実施形態が図11及び図12に示されている。図11は、透明層410この例ではp-型でドープされているがデバイスの一部例えば、セクション/エリア/セルにのみ挿入されている様子を示す。例えば、この例では、透明層は、隣接するMOSトレンチの一部の対の間にのみ配置されていて、他の対の間には配置されていない。透明層を含まないデバイスの他の部分には、従来のTMBSが存在している。この実施形態では、その構造は、従来のTBMSと並列に効果的に集積された透明ショットキーダイオードである。図12は図11の変形例であり、トレンチが従来のTMBSセル内にのみ存在している一方で、透明層410が、デバイスの活性領域の残りの部分に平坦構造として存在している。[実施例]図6の実施形態に示される透明層を、トレンチの周囲の領域に配置する。透明層は、適切なp-型ドーパントを用いた注入及び/又は拡散によって形成可能である。注入で有機される結晶の損傷を最少化するため、注入エネルギーが低く保たれ得る例えば25KeV。注入ステップにはアニーリングステップ例えば950°Cの温度で60分間にわたるが続き得て、半導体表面が、高品質のショットキーコンタクトを形成するのに十分平滑であるようにする。選択された設計及びレベルブロッキング電圧性能、漏れ電流、ターンオフ速度に応じて、構造の主な層の幾何学的寸法及び伝導率は以下のように与えられる:1p-濃度:1×1013cm-3~5×1018cm-32p-深さ:0.05μm~10μm3トレンチ深さ:0.5μm~10.0μm4トレンチ幅:0.5μm~5.0μm5メサ幅つまり、隣接するトレンチの間隔:0.3μm~30.0μm6N-ドリフト領域幅:5μm~200μm7N-ドリフト領域濃度:5×1012cm-3~5×1017cm-3