1次巻線と2次巻線とを有するトランスを用いる電源装置において、前記トランスは、センタコアと、このセンタコアに対して前記1次巻線が1列または2列巻かれる第一プライマリ層と、この第一プライマリ層に対して前記2次巻線が2列巻かれる第一セカンダリ層と、この第一セカンダリ層に対して、第一プライマリ層に巻かれた前記1次巻線が延長されて、さらに2列巻かれる第二プライマリ層と、この第二プライマリ層に対して、前記第一セカンダリ層に巻かれた前記2次巻線が延長されて、さらに1列または2列巻かれる第二セカンダリ層と、を有することを特徴とする電源装置。1次巻線と2次巻線とを有するトランスを用いる電源装置において、前記トランスは、センタコアと、このセンタコアに対して前記2次巻線が1列または2列巻かれる第三セカンダリ層と、この第三セカンダリ層に対して前記1次巻線が2列巻かれる第一プライマリ層と、この第一プライマリ層に対して、前記第三セカンダリ層に巻かれた前記2次巻線から延出されて、さらに2列巻かれる第一セカンダリ層と、この第一セカンダリ層に対して、前記第一プライマリ層に巻かれた前記1次巻線から延出されて、さらに2列巻かれる第二プライマリ層と、この第二プライマリ層に対して、前記第一セカンダリ層に巻かれた前記2次巻線から延出されて、さらに1列または2列巻かれる第二セカンダリ層と、を有することを特徴とする電源装置。前記2次巻線は、第一の2次巻線と、この第一の2次巻線の線径に対して2倍の線径の第二の2次巻線を有し、第三セカンダリ層は、第一の2次巻線が巻かれ、第一セカンダリ層及び第二セカンダリ層は、第二の2次巻線が巻かれることを特徴とする請求項2に記載の電源装置。前記電源装置は、前記トランスの1次巻線に接続されるスイッチング素子と、このスイッチング素子のスイッチングを制御する制御部と、を有し、前記トランスは、前記センタコアに対して最外郭に巻かれ、前記制御部に電源を供給する帰還巻線を有することを特徴とする請求項1~請求項3のいずれかに記載の電源装置。前記トランスは、2つの鍔部を有するボビンを有し、前記1次巻線及び前記2次巻線は、前記ボビンの前記鍔部まで巻かれることを特徴とする請求項1~請求項4のいずれかに記載の電源装置。前記トランスは、2つの鍔部を有するボビンを有し、前記1次巻線及び前記2次巻線は、前記ボビンの前記鍔部に対して所定空間を隔てて巻かれることを特徴とする請求項1~請求項4のいずれかに記載の電源装置。請求項1~請求項6のいずれかに記載の電源装置と、この電源装置が取り付けられるとともに、前記電源装置から給電されるLEDモジュールを収納する本体と、を備えることを特徴とする照明器具。しかしながら、1次巻線と2次巻線の間に帰還巻線を有するため、1次巻線と2次巻線の結合が弱くなっていた。また、2次巻線の巻き数を増やしてインダクタのL値を大きくする場合、1次巻線と2次巻線の結合が弱くなる恐れがあった。この発明に関する電源装置のトランスは、センタコアと、このセンタコアに対して1次巻線が1列または2列巻かれる第一プライマリ層と、この第一プライマリ層に対して2次巻線が2列巻かれる第一セカンダリ層と、この第一セカンダリ層に対して、第一プライマリ層に巻かれた1次巻線が延長されて、さらに2列巻かれる第二プライマリ層と、この第二プライマリ層に対して、第一セカンダリ層に巻かれた2次巻線が延長されて、さらに1列または2列巻かれる第二セカンダリ層と、を有する。この発明にかかる電源装置によれば、トランスの1次巻線と2次巻線を効率よく巻くことにより、漏れ磁束を低減し、トランスの損失及び電源装置内の回路の損失を少なくすることができる。実施の形態1.図1は、本実施の形態の照明器具の斜視図であり、図2は、図1の照明器具のA-A断面を示す断面図である。照明器具1000は、本体100と、この本体100に取り付けられるスイッチング電源装置200以下、単に電源装置200ともいう。と、本体100に取り付けられるLEDモジュール300と、本体100に取り付けられ、電源装置200とLEDモジュール300を覆う器具カバー400を備える。LEDモジュール300は、電源装置200に電気的に接続され、スイッチング電源装置200から供給される電力によって点灯する。このLEDモジュール300は、10個の発光ダイオード310以下、LED310ともいう。と、このLED310が実装されるLED基板320と、このLED基板320を本体100に固定する2つの取付部330を備える。この実施の形態におけるLEDモジュール300は、10個のLED310がLED基板320に実装される場合について説明するが、LED310の個数は、9個以下であってもよいし、11個以上であってもよい。図3は、図2のスイッチング電源装置の回路構成を示す回路図である。電源装置200は、入力される交流電源ACを直流電圧に変換する交直変換回路210と、この交直変換回路210に接続され、接続されるLEDモジュール300に定電流を供給する直流電源回路220と、この直流電源回路220を起動させる起動回路230を備える。交直変換回路210は、交流電源ACを脈流の整流電圧に変換する整流回路DBと、この整流回路DBが変換した整流電圧を平滑するコンデンサC1を備える。直流電源回路220は、いわゆるフライバック方式の定電流回路であって、1次巻線T1と2次巻線T2と帰還巻線T3を有し、1次巻線T1の一端側が交直変換回路210に接続されるトランス500と、このトランス500の2次巻線T2の一端側にアノード端子が接続されるダイオードD10と、このダイオードD10のカソード端子に正極が接続される電解コンデンサC10以下、平滑コンデンサC10ともいう。と、この平滑コンデンサC10にLEDモジュール300を介して接続され、このLEDモジュール300に流れるLED電流を検出する検出抵抗R10と、トランス500の1次巻線T1の他端側に接続されるMOS-FETQ1以下、スイッチング素子Q1ともいう。と、このMOS-FETQ1のオン/オフを制御する制御回路ICと、トランス500の帰還巻線T3の一端側に接続される電流制限回路221と、この電流制限回路221に接続され、制御回路ICの制御電源Vcc以下、制御電圧Vccともいう。を生成する制御電源回路222と、電流制限回路221に接続され、MOS-FETQ1がスイッチングすることによってトランス500に出力される電圧値などの情報を制御回路ICに伝達するスイッチング制御検出回路223と、1次巻線T1の両端に接続され、MOS-FETQ1がスイッチングするときに発生するスイッチングノイズを吸収するスナバ回路224と、を備える。トランス500は、MOS-FETQ1がオンのとき、1次巻線T1に電流が流れてコア520が磁化され、MOS-FETQ1がオフのとき、1次巻線T1に電流が流れなくなり、磁化されたコア520のエネルギーに相当する電圧が2次巻線T2に発生する。2次巻線T2に発生する電圧は、ダイオードD10を介して電解コンデンサC10で平滑され、LEDモジュール300に電流が流れる。また、2次巻線T2に発生する電圧2次電圧に相当する電圧2次巻線T2と帰還巻線T3の巻数比に応じた電圧が、帰還巻線T3に発生する。したがって、帰還巻線T3に発生する電圧に基づいて、制御回路ICは、MOS-FETQ1がオンやオフするタイミングを検出することができる。なお、図3に示すトランス500には、1次巻線T1、2次巻線T2、帰還巻線T3のぞれぞれの巻き始め、巻き終わりが接続される端子の番号pin1、pin3~pin5、pin7、pin9を示すが、説明の便宜上示すものであり、接続される端子の順番を規定するものではない。このトランス500の構造については、後述する。電流制限回路221は、抵抗R2からなる。この抵抗R2は、帰還巻線T3から制御電源回路222およびスイッチング制御検出回路223に瞬時的に流れ込む電流を制限抑制するものである。制御電源回路222は、トランス500の帰還巻線T3に接続されるダイオードD1と、このダイオードD1のカソードに接続される制御用コンデンサC2を備える。スイッチング制御検出回路223は、電流制限回路221を介して、トランス500の帰還巻線T3に接続されるダイオードD2を備える。このダイオードD2は、アノード側が電流制限回路221に接続し、カソード側が制御回路ICに接続する。スナバ回路224は、カソード側がMOS-FETQ1のドレイン端子トランス500の1次巻線T1の一端側に接続される回生ダイオードD3と、この回生ダイオードD3のアノード側と1次巻線T1の他端側に接続される抵抗R3と、トランス500の1次巻線T1の両端に接続されるコンデンサC3と、を備える。スナバ回路224は、MOS-FETQ1がスイッチングするときに発生するスパイク状のノイズなどを吸収する。制御回路ICは、起動回路230から起動電源を受けて起動し、起動後は制御電源回路222からの制御電源Vccにより動作して、スイッチング制御検出回路223の信号に基づいて、MOS-FETQ1のスイッチングオン/オフを制御する。起動回路230は、起動抵抗R1からなり、この起動抵抗R1は、整流回路DBと制御回路ICの電源端子部に接続される。起動抵抗R1は、交流電源ACが入力され、帰還巻線T3制御電源回路222から安定的に制御回路ICへ電源供給されるまでの間、制御回路ICを起動させる。次に、トランス500の構造について説明する。図4は、図3のトランスの構造を示す斜視図であり、図5は、図4のトランスのB-B断面の概略を示す概略断面図であり、図6は、図5のトランスの各巻線の状態を示す断面図である。トランス500は、ボビン510と、このボビン510の上下方向から挿入される2つのコア520と、ボビン510の芯部512に巻かれる1次巻線T1、2次巻線T2、帰還巻線T3を有する。ボビン510は、上下に設けられる鍔部511a、511bと、この上下の鍔部511a、511bを連結する芯部512を有し、断面形状が工字状をなしている。鍔部511bは、10本の端子pin1~端子pin10以下、端子pin1~端子pin10をまとめて、単に端子pinという場合がある。を有しており、この端子pinは、電源装置200の基板図示しないに半田付けされる。なお、この端子pinは必ずしも10本備えているわけではなく、端子間の絶縁距離を保つためや、電源装置200の基板への誤挿入防止などの目的で、一部の端子を備えていない歯抜け状態である場合がある。また、鍔部511bに備える端子pinの数は、本実施の形態では10本の場合について説明するが、11本以上であってもよいし、9本以下であっても構わない。コア520は、側面形状がE型をなしており、外郭コア521と、この外郭コア521の中心に設けられるセンタコア522からなる。このセンタコア522は、円筒形状をなし、ボビン510の芯部512にはめ込まれる。なお、図示しないが、2つのコア520がボビン510に取り付けられたとき、ギャップセンタギャップともいう。が存在する場合がある。次に、トランス500ボビン510の芯部512に巻かれる1次巻線T1、2次巻線T2、帰還巻線T3について説明する。ボビン510の端子pin1巻き始め端子に接続された1次巻線T1は、まず、ボビン510の芯部512センタコア522に、鍔部511aから鍔部511bまで15ターンを一列として巻かれ、この列が2列重ねられて第一層目を形成する。この第一層目を第一プライマリ層P1という。なお、説明の便宜上、ボビン510の鍔部511aから鍔部511bまで巻線が巻かれ、この巻かれた巻線が芯部512に対して上下に重なるように2列整列に巻いた状態を2列巻きといい、上下に重ならないように1列整列に巻いた状態を1列巻きという場合がある。次に、第一プライマリ層P1に重なるように、ボビン510の端子pin5巻き始め端子に接続された2次巻線T2は、ボビン510の鍔部511aから鍔部511bまで14ターンを一列として、2列巻きされ第二層目を形成する。この第二層目を第一セカンダリ層S1という。さらに、第一プライマリ層P1に巻かれた1次巻線T1が、第一セカンダリ層S1に重なるように、ボビン510の鍔部511aから鍔部511bまで15ターンを一列として、2列巻きされ第三層目を形成し、ボビン510の端子pin3巻き終わり端子に巻かれる。この第三層目を第二プライマリ層P2という。さらに、第一セカンダリ層S1に巻かれた2次巻線T2が、第二プライマリ層P2に重なるように、ボビン510の鍔部511aから鍔部511bまで14ターンを一列として、2列巻きされ第四層目を形成し、ボビン510の端子pin9巻き終わり端子に巻かれる。この第四層目を第二セカンダリ層S2という。最後に、ボビン510の端子pin5巻き始め端子に接続された帰還巻線T3は、第二セカンダリ層S2に重なるように、ボビン510の鍔部511aから鍔部511bまで10ターン一列巻かれ、第五層目を形成し、ボビン510の端子pin4巻き終わり端子に巻かれる。この第五層目を帰還巻線層Dという。つまり、1次巻線T1、2次巻線T2、帰還巻線T3は、ボビン510の芯部512に巻かれ、芯部512から順に、第一プライマリ層P1、第一セカンダリ層S1、第二プライマリ層P2、第二セカンダリ層S2、帰還巻線層Dが形成される。このようにして、1次巻線T1は、第一プライマリ層P1と第二プライマリ層P2に分割して巻線層を形成し、2次巻線T2は、第一セカンダリ層S1と第二セカンダリ層S2に分割して巻線層を形成する。このとき、1列巻き、2列巻きは、それぞれボビン510の鍔部511aから鍔部511bまで巻いた状態とし、1列巻き、2列巻きした巻き上がった状態は、ほぼフラットにする。また、2列巻きした巻線は、1列目の巻き数と、2列目の巻き数を同じとしている。このように、2列巻きした巻線の1列目と2列目の巻き数を同じにすることで、2列巻きしたときの巻き上がり状態をほぼフラットにできる。このように、1列巻き、2列巻きの巻き上がりをほぼフラットにすることで、各層が接する接触面積を大きくすることができる。なお、第一プライマリ層P1、第一セカンダリ層S1、第二プライマリ層P2、第二セカンダリ層S2、帰還巻線層Dの各層間には、各層の電気接続を絶縁するための絶縁テープが巻かれ、絶縁層Zを有している。また、トランス500は、帰還巻線Dの外周にも絶縁テープが巻かれ、絶縁層Zoを有している。この絶縁層Z、Zoは、各層間の絶縁を保つためであるが、用いる絶縁テープの厚みを薄くして、絶縁層Z、Zoの厚みを極力薄くすると各層の結合をよくすることができる。次に、第一セカンダリ層S1について注目すると、第一セカンダリS1層は巻線が2列あり、内側の列は第一プライマリ層P1と、外側の列は第二プライマリ層P2と、絶縁テープ絶縁層Zを介して、近接する。トランス500の構造として、1次側に発生する磁界を利用して2次側に伝達するものであるから、第一プライマリ層P1、第二プライマリ層P2と第一セカンダリ層S1はできるだけ接触する面積の多い方が伝達性に優れ、1次巻線T1と2次巻線T2の結合がよい。したがって、第一プライマリ層P1と第二プライマリ層P2に挟まれる第一セカンダリ層S1は、巻線を2列巻きにするほうがよい。例えば、第一セカンダリ層S1の巻線を3列巻きにした場合、真ん中に配列される巻線は、第一プライマリ層P1、第二プライマリ層P2のいずれの層に近接しないため、結合が悪くなる。一方、第一セカンダリ層S1の巻線を1列巻きにすると、電源装置200の回路動作上の必要なターン数を巻くためにトランス500の外形が大きくなるので、第一セカンダリ層S1の巻線は2列巻きが好ましい。このように、1列巻き、2列巻きの巻き上がりをほぼフラットにして、各層第一プライマリ層P1、第一セカンダリ層S1、第二プライマリ層P2、第二セカンダリ層S2が接する接触面積を大きくするとともに、第一セカンダリ層S1の巻線を第一プライマリ層P1、第二プライマリ層P2に近接させることにより、より1次側から2次側へ電力を伝達する伝達効率を高めることができ、トランス500による電力ロスを低減できる。また、第二プライマリ層P2についても、第一セカンダリ層S1と同様に、2列巻きであることが好ましい。次に、本実施の形態におけるトランス500を用いるときの電力損失について、検討する。例えば、従来のトランスの1次側のインダクタが1mHである場合、1次巻線、2次巻線の2分割にすると、漏れインダクタが30μHであった。同じくトランス500の1次側のインダクタが1mHである場合、1次巻線T1、2次巻線T2をそれぞれ2つに分割して、かつ各層第一プライマリ層P1、第一セカンダリ層S1、第二プライマリ層P2、第二セカンダリ層S2を2列巻きにすると、漏れインダクタが10μHとなることが、実験により確認された。したがって、漏れインダクタが3であったものが、1に減少するので、トランス500の消費電力が、例えば、0.5Wであったものが、0.48Wまで改善される。また、トランス500の漏れインダクタの影響によって、MOS-FETQ1がスイッチングしたとき、MOS-FETQ1のドレイン端子にかかる電圧が0から立ち上がった際に振動波形が発生する。この振動波形について説明する。図7は、MOS-FETQ1に流れるドレイン電流波形破線部と、MOS-FETQ1にかかるドレイン電圧波形実線部を示すものである。MOS-FETQ1がオンtonのとき、オン時から次第に電流が多くなるように、MOS-FETQ1のドレイン端子-ソース端子間にドレイン電流が流れ、MOS-FETQ1がオフtoffのとき、MOS-FETQ1にドレイン電流が流れなくなり、MOS-FETQ1のドレイン端子にドレイン電圧が印加される。このドレイン電圧は、MOS-FETQ1がオフ時に、トランス500の2次巻線T2側に発生する2次電圧に対応する1次巻線T1側に発生するフライバック分の電圧VFBと、コンデンサC1の出力電圧VDCを加算した電圧である。MOS-FETQ1がオフに切り替わったとき、瞬時的に高いドレイン電圧コンデンサC1の出力電圧VDCに、フライバック分の電圧VFBを加算し、さらに、1次巻線の両端電圧である漏れ磁束分の電圧VRを加算した電圧が発生し、その瞬時的な高いドレイン電圧の振幅が徐々に小さくなるように所定時間tfo振動し、コンデンサC1の出力電圧VDCにフライバック分の電圧VFBが加算されたドレイン電圧に落ち着く。MOS-FETQ1がオンからオフに切り替わるとき、理論的には、オンからオフになった瞬間に、MOS-FETQ1に流れるドレイン電流が遮断され、MOS-FETQ1にかかるドレイン電圧が発生するが、実際には、MOS-FETQ1がオンからオフになるとき、瞬間的にはMOS-FETQ1にドレイン電流が流れているときに、MOS-FETQ1にドレイン電圧がかかるタイミングが発生する。このとき、MOS-FETQ1には、ドレイン電流とドレイン電圧を掛け合わせた電力が発生する。この発生した電力は熱として消費されるため、電力損失に繋がっている。したがって、ドレイン電圧に発生する振動電圧のピークが高くなるほど、MOS-FETQ1の電力損失が高くなる。しかしながら、トランス500の1次巻線T1と、2次巻線T2をそれぞれ2つに分割して交互に巻線層を構成することによって、漏れ磁束を小さくでき、MOS-FETQ1に発生するドレイン電圧の振動ピーク電圧を抑えることができるので、MOS-FETQ1での電力損失を少なくすることができる。この振動波形は、MOS-FETQ1のほか、他のスイッチング素子例えば、ダイオードD1、D3、コイルやコンデンサ例えば、コンデンサC3に印加される電圧にも影響を与え、振動波形が大きくなると、各素子での電力損失が大きくなる。したがって、トランス500の漏れインダクタを低減させることができると、MOS-FETQ1がスイッチングするときに発生する振動波形も小さくでき、各素子での電力ロスを抑えることができるので、電源装置200全体の回路効率も向上することができる。なお、本実施の形態の直流電源回路220は、フライバック方式である場合について説明したが、直流電源回路220は、フォワード方式などの他の方式であっても構わない。また、本実施の形態では、トランス500の1次巻線T1と2次巻線T2をそれぞれ2つに分割して、各層を形成する場合について説明したが、1次巻線T1と2次巻線T2を3つ以上に分割して、各層を形成しても構わない。なお、効率面を考慮すると、理論的には1次巻線T1と2次巻線T2の各層を1列巻きにするのが望ましい場合があるが、層数が増加するので、製造が難しく、製造効率が劣り、製造コストがかかる。したがって、1次巻線T1と2次巻線T2の各層第一プライマリ層P1、第一セカンダリ層S1、第二プライマリ層P2、第二セカンダリ層S2の巻数を2列巻きにすることによって、1次巻線T1と2次巻線T2の各層を1列巻きにするときとほぼ同等の効率性能を得ることができるとともに、層数P1、P2、S1、S2の増加を抑えることができ、製造効率が向上し、製造コストを抑えることができる。なお、本実施の形態では、第一プライマリ層P1、第二プライマリ層P2の一次巻線T1の巻き数を15ターンとしたが、15ターン以外15ターン未満、15ターン超えであっても構わない。また、本実施の形態では、第一セカンダリ層S1、第二セカンダリ層S2の巻線二次巻線T2の巻き数を14ターンとしたが、14ターン以外14ターン未満、14ターン超えであっても構わない。また、ボビン510の幅鍔部511a~鍔部511bまでの幅いっぱいに巻線を均等に巻くことができるため、特別な設備がなくとも容易に巻線を巻くことが可能で理想的なトランス500とすることができる。なお、本実施の形態では、特に漏れインダクタンスが小さくなるので、センタコア522の形状が円筒形状である場合を説明したが、角柱形状などのいずれの形状であっても構わない。また、本実施の形態では、トランス500は2つのE型のコア520からなる場合について説明したが、E型のコアとI型のコアの組み合わせであっても構わない。実施の形態2.本実施の形態は、実施の形態1のトランスの変形例である。本実施の形態において、実施の形態1と同じ構成については説明を省略し、実施の形態1と異なるトランスの構成について説明する。図8は、本実施の形態のトランスの巻線と接続する端子との関係を示す概略図である。実施の形態1では、トランス500の1次巻線T1が端子pin1から端子pin3に巻かれ、第一プライマリ層P1と第二プライマリ層P2を構成する場合について説明した。この実施の形態のトランス500aは、1次巻線T1が端子pin1から端子pin2に巻かれて、第一プライマリ層P1を構成し、さらに1次巻線T1が端子pin2から端子pin3に巻かれて、第二プライマリ層P2を構成している。このように、1次巻線T1を端子pin2に巻きつけて、第一プライマリ層P1と第二プライマリ層P2を巻くようにすると、実施の形態1と同様の効果を得ながら、さらに、トランス500aの製造が容易になる。実施の形態3.本実施の形態は、実施の形態2のトランスの変形例である。本実施の形態において、実施の形態2と同じ構成については説明を省略し、実施の形態2と異なるトランスの構成について説明する。図9は、本実施の形態のトランスの巻線と接続する端子との関係を示す概略図である。トランス500bは、2次巻線T2が端子pin7から端子pin8に巻かれて、第一セカンダリ層S1を構成し、さらに2次巻線T2が端子pin8から端子pin9に巻かれて、第二セカンダリ層S2を構成している。このように、2次巻線T2を端子pin8に巻きつけて、第一セカンダリ層S1と第二セカンダリ層S2を巻くようにすると、実施の形態2と同様の効果を得ながら、さらに、トランス500bの製造が容易になる。なお、1次巻線T1の巻き方を実施の形態1の図3のトランス500と同様に、端子pin1から端子pin3に巻いて、第一プライマリ層P1と第二プライマリ層P2を構成するようにしても構わない。実施の形態4.本実施の形態は、実施の形態1のトランスの変形例である。本実施の形態において、照明器具の構造、スイッチング電源装置の回路構成は同じであるため説明を省略する。また、実施の形態1と同様な構成については同符号を付して適宜説明を省略し、実施の形態1と異なるトランスの形状について説明する。図10は、本実施の形態のトランスの概略を示す概略断面図であり、図11は、図10のトランスに巻線が巻かれた状態を示す断面図であり、図12は、図10のトランスの巻線と接続する端子との関係を示す概略図である。トランス500cは、ボビン510と、このボビン510の上下方向から挿入される2つのE型のコア520と、ボビン510の芯部512に巻かれる1次巻線T1、第一の2次巻線T2a、この第一の2次巻線T2aの線径のほぼ二倍の線径の第二の2次巻線T2b、帰還巻線T3を有する。ボビン510の端子pin7巻き始め端子に接続された第一の2次巻線T2aは、まず、ボビン510の芯部512に、鍔部511aから鍔部511bまで20ターンの一列が巻かれて、端子pin8に接続され、第一層目を形成する。この第一層目を第三セカンダリ層S3という。次に、第三セカンダリ層S3に重なるように、ボビン510の端子pin1巻き始め端子に接続された1次巻線T1は、ボビン510の鍔部511aから鍔部511bまで14ターンを一列として巻かれ、この列が2列重ねられて、第二層目を形成する。この第二層目を第一プライマリ層P1という。さらに、ボビン510の端子pin8に接続される第二の2次巻線T2bは、第一プライマリ層P1に重なるように、ボビン510の鍔部511aから鍔部511bまで10ターンを一列として、この列が2列巻かれ、第三層目を形成する。この第三層目を第一セカンダリ層S1という。さらに、第一プライマリ層P1に巻かれた1次巻線T1が、第一セカンダリ層S1に重なるように、ボビン510の鍔部511aから鍔部511bまで14ターンを1列として、2列巻きされて第三層目を形成し、ボビン510の端子pin3巻き終わり端子に巻かれる。この第四層目を第二プライマリ層P2という。さらに、第一セカンダリ層S1に巻かれた第二の2次巻線T2bが、第二プライマリ層P2に重なるように、ボビン510の鍔部511aから鍔部511bまで10ターンを一列として、2列巻かれて第五層目を形成し、ボビン510の端子pin9巻き終わり端子に巻かれる。この第五層目を第二セカンダリ層S2という。最後に、ボビン510の端子pin5巻き始め端子に接続された帰還巻線T3は、第二セカンダリ層S2に重なるように、ボビン510の鍔部511aから鍔部511bまで10ターン一列巻かれ、第六層目を形成し、ボビン510の端子pin4巻き終わり端子に巻かれる。この第六層目を帰還巻線層Dという。つまり、1次巻線T1、第一の2次巻線T2a、第二の2次巻線T2b、帰還巻線T3は、ボビン510の芯部512に巻かれ、芯部512から順に、第三セカンダリ層S3、第一プライマリ層P1、第一セカンダリ層S1、第二プライマリ層P2、第二セカンダリ層S2、帰還巻線層Dが形成される。なお、第三セカンダリ層S3、第一プライマリ層P1、第一セカンダリ層S1、第二プライマリ層P2、第二セカンダリ層S2、帰還巻線層Dの各層間には、各層の電気接続を絶縁するための絶縁テープが巻かれ、絶縁層Zを有している。また、トランス500は、帰還巻線Dの外周にも絶縁テープが巻かれ、絶縁層Zoを有している。第三セカンダリ層S3と第一セカンダリ層S1第二セカンダリ層S2について注目すると、第三セカンダリ層S1は巻線が1列巻きで、第一セカンダリ層S1第二セカンダリ層S2は巻線が2列巻きで形成する。また、第三セカンダリ層S3を形成する第一の2次巻線T2aは、第一セカンダリ層S1第二セカンダリ層S2を形成する第二の2次巻線T2bの線径のほぼ半分である。したがって、第三セカンダリ層S3と第一セカンダリ層S1第二セカンダリ層S2のターン数は同じとなる。なお、二次巻線T2a、T2bに流れる電流は各セカンダリ層S1~S3に分配されるため、巻線の線径を第三セカンダリ層S3と第一セカンダリ層S1第二セカンダリ層S2で変えても問題はない。また、実施の形態1の図5のトランス500と比較すると、第三セカンダリ層S3が1層増えている。これは、各プライマリ層P1、P2と各セカンダリ層S1~S3はできるだけ接触する面積の多い方が伝達性に優れるので、1次巻線T1と2次巻線T2a、T2bの結合がよいことから、分割した巻線層を増やした方が好ましい。しかしながら、分割した巻線層の数を増やせば増やすほど、トランス500cの形状が大きくなるため、各プライマリ層P1、P2、各セカンダリ層S1~S3の合計は5層ほどが好ましい。実施の形態5.本実施の形態は、実施の形態1のトランスの変形例である。本実施の形態において、照明器具の構造、スイッチング電源装置の回路構成は同じであるため説明を省略する。また、実施の形態1と同様な構成については同符号を付して適宜説明を省略し、実施の形態1と異なるトランスの形状について説明する。図13は、本実施の形態のトランスに巻線が巻かれた状態を示す断面図である。トランス500dは、帰還巻線層Dをボビン510の幅鍔部511aから鍔部511bまでいっぱいに巻かずに、鍔部511a、511bとの間に空隙d1を有する。帰還巻線層Dと第二セカンダリ層S2は接触面積を大きくするほど、2次巻線T2の電力を帰還巻線T3に伝達し易くなるが、一次巻線T1と二次巻線T2の結合をよくすれば、結果、帰還巻線T3も好ましい電圧が発生するので、帰還巻線T3と鍔部511a、511bとの間に空隙d1があっても構わない。実施の形態6.本実施の形態は、実施の形態5のトランスの変形例である。本実施の形態において、実施の形態5と同様な構成については同符号を付して適宜説明を省略し、実施の形態5と異なるトランスの形状について説明する。図14は、本実施の形態のトランスに巻線が巻かれた状態を示す断面図である。トランス500eは、帰還巻線D層をボビン510の幅鍔部511aから鍔部511bまでいっぱいに巻かずに、鍔部511a、511bとの間に空隙d1を有する。また、トランス500eは、第一プライマリ層P1、第二プライマリ層P2、第一セカンダリ層S1、第二セカンダリ層S2をボビンの510の幅鍔部511aから鍔部511bまでいっぱいに巻かずに、鍔部511a、511bとの間に空隙d2を有する。この空隙d1、d2は、各プライマリ層P1、P2、各セカンダリ層S1、S2、帰還巻線層Dと、ボビン510の鍔部511a、511bで絶縁距離を所定値確保するためにある。各プライマリ層P1、P2、各セカンダリ層S1、S2、帰還巻線層Dの接触面積を増やすことで結合はよくなるが、空隙d1、d2があっても構わない。このとき、各層で空隙d1、d2を備えつつ、巻線は隙間なく密着させて巻くことで、次の列の巻線や、次の層の巻線が巻き易くなり、容易に接触面積を大きくすることができ、結合をよくすることができる。