"ブラシレス直流モータの整流インターバル中にモータ指令信号を発生させるステップと、モータ指令信号を構成する複数個の非ゼロパルスが均一にならないようそれら非ゼロパルスの共通属性を調整するステップと、を有する直流ブラシレスモータ制御方法。請求項1記載の直流ブラシレスモータ制御方法であって、上記共通属性がパルス幅である直流ブラシレスモータ制御方法。請求項1記載の直流ブラシレスモータ制御方法であって、上記共通属性がパルス振幅である直流ブラシレスモータ制御方法。請求項1記載の直流ブラシレスモータ制御方法であって、上記複数個の非ゼロパルスが、第1パルスと、当該第1パルスのそれに比べハイ値持続時間が長い第2パルスと、を含む直流ブラシレスモータ制御方法。請求項4記載の直流ブラシレスモータ制御方法であって、上記複数個の非ゼロパルスが、上記整流インターバル中に且つ上記第2パルスより後に発生しそのハイ値持続時間が第2パルスのそれに比べ短い第3パルスを含む直流ブラシレスモータ制御方法。請求項4記載の直流ブラシレスモータ制御方法であって、上記ブラシレス直流モータの位置に応じ上記共通属性を調整する直流ブラシレスモータ制御方法。請求項6記載の直流ブラシレスモータ制御方法であって、上記ブラシレス直流モータの位置をタイムセグメントカウンタ信号に変換し、そのタイムセグメントカウンタ信号を補正し更にアナログ信号に変換する直流ブラシレスモータ制御方法。請求項7記載の直流ブラシレスモータ制御方法であって、上記アナログ信号に調整用の速度制御信号を乗じたものを発振信号と比較した上で上記ブラシレス直流モータに供給する直流ブラシレスモータ制御方法。請求項1記載の直流ブラシレスモータ制御方法であって、上記ブラシレス直流モータがファンモータである直流ブラシレスモータ制御方法。請求項7記載の直流ブラシレスモータ制御方法であって、上記補正の内容を、複数通りある補正プロファイルのなかから動作パラメタに従い選択する直流ブラシレスモータ制御方法。請求項1記載の直流ブラシレスモータ制御方法であって、上述した共通属性調整ステップの実行を劣化状態発生に応じ停止させるステップを有する直流ブラシレスモータ制御方法。始動前状態又は再始動前状態にて、ブラシレス直流モータの指定回転角度域に亘り一定のパルス幅でモータ指令信号を発生させるステップと、そのブラシレス直流モータの回転子速度が所定の制限速度を超過した場合に、モータ指令信号のパルス幅をその指定回転角度域に亘り第1第2非ゼロ値間で変化させるステップと、を有する直流ブラシレスモータ制御方法。請求項12記載の直流ブラシレスモータ制御方法であって、上掲のパルス幅被変化ステップが、上記指定回転角度域たる整流インターバル内の第1回転角度域にてパルス幅を縮めるステップと、その後当該整流インターバル内の第2回転角度域にてパルス幅を伸ばすステップと、その後当該整流インターバル内の第3回転角度域にて一種類又は複数種類のパルス列属性を抑制するステップと、を含む直流ブラシレスモータ制御方法。請求項13記載の直流ブラシレスモータ制御方法であって、上記ブラシレス直流モータにて生じる回転子トルクが、上記第2回転角度域では大きく、上記第1回転角度域及び第3回転角度域では小さい直流ブラシレスモータ制御方法。請求項12記載の直流ブラシレスモータ制御方法であって、上掲のパルス幅被変化ステップの実行を劣化状態発生に応じ停止させるステップと、その後上記ブラシレス直流モータの回転子速度が所定の制限速度を超過した場合に当該パルス幅被変化ステップの実行を再開させるステップと、を有する直流ブラシレスモータ制御方法。ブラシレス直流モータの区分位置信号に基づき二値出力を発生させるタイムセグメント発生器と、タイムセグメント発生器で生じた二値出力に関する補正係数を記憶する補正部、ディジタルアナログ変換器、発振器及び比較器を有するパルス幅変調発生器と、を備える集積回路。請求項16記載の集積回路であって、上記ブラシレス直流モータに付設されたホール効果センサから位置を示す信号を受け取り、当該ブラシレス直流モータの区分位置信号に変換する集積回路。請求項16記載の集積回路であって、上記タイムセグメント発生器が、エッジ検知器で直近に検知された2ホールエッジ間の時刻差を計数するエッジカウンタと、エッジカウンタで計数された時間間隔を捉え二値出力するラッチと、補正部内ビット数に従いその二値出力を除算することでタイムセグメント1個の持続時間を求める除算器と、直近2ホールエッジ間の時刻差に応じた速度でタイムセグメントを通じ逓増する二値出力を発生させて上記補正部に供給するタイムセグメントカウンタと、を有する集積回路。請求項16記載の集積回路であって、上記補正部が、上記タイムセグメント発生器で生じた二値出力に基づき且つモータ制御信号のタイムセグメント毎に二値の補正係数を発生させる補正テーブルを有し、ディジタルアナログ変換器が、モータ制御信号の各タイムセグメントに対応する二値の補正係数を時間変動性且つ位置従属性のアナログ電圧に変換し、比較器が、時間変動性且つ位置従属性のアナログ電圧を三角発振波と比較することで、位置補正パルス幅変調が施されたモータ指令信号を発生させる集積回路。請求項19記載の集積回路であって、上記補正テーブルに、一種類又は複数種類の動作パラメタに基づき個別に選択できるよう、二値出力の各タイムセグメントに対応する補正係数プロファイルが複数通り登録されており、上記ディジタルアナログ変換器が、位置補正パルス幅変調無しのモータ指令信号が発生するよう動作状態に応じ無効化される集積回路。ただ、BLDCモータの速度制御に均一なPWMパルス列を使用することは幾つかの点で問題である。例えば、回転子の1回転を通じエネルギが均一形態で供給されるため、回転子位置に関連するモータ内物理差を反映させることができない。即ち、モータに対しその要領で電力を供給すると、モータから出力されるトルクが不均一になり、モータから大きな可聴雑音が発生し、またエネルギ損失が許容できないほど増すこととなりかねない。発明者は、上掲の諸問題についての知見を踏まえ、より秀逸なモータ制御方法を開発した。本発明の一実施形態は、BLDCモータの整流インターバル中にモータ指令信号を発生させるステップと、モータ指令信号を構成する複数個の非ゼロパルスが均一にならないようそれら非ゼロパルスの共通属性を調整するステップと、を有するBLDCモータ制御方法である。モータの整流インターバル中に生じモータ指令信号を組成するパルスの属性を調整することは、そのモータの動作の改善につながる。例えば、モータにエネルギを搬送するパルス列内でパルス幅を個別調整することで、モータの効率を高め、可聴雑音を減らし、またトルク出力特性を改善することができる。具体的には、モータの整流インターバル中に列をなして生じるパルスのうち、最初の幾つかでその持続時間を短めにする例えばパルス1周期中で信号値がハイの期間をローの期間より短くする。次いで、整流インターバルの進行につれそのインターバルにおけるパルスの持続時間を長くする。そして、整流インターバルの終期に近づいたらパルスの持続時間を短くする、といった具合である。こうしたパルス列発生方式なら、回転中のモータにおける磁極位置をパルス幅調整に反映させること、ひいてはモータ磁極間の吸引反発状況を少なくともある種の状態下で改善、効率化することができる。上述のものを含め、本発明の構成及び効果については、容易に理解できるよう別紙図面を参照しつつ後に詳細に説明するのでそちらを参照されたい。ご理解頂ける通り、上掲の概要は、後に詳細に説明する諸概念の抜粋を短文形態で示したものであり、特許請求の範囲に記載されている発明の主要乃至基本的特徴を特定する趣旨のものではない。本発明の技術的範囲は、詳細な説明に続く特許請求の範囲の欄にて一意に定義される。更に、特許請求の範囲に記載されている発明が、上掲の問題点等、本願記載の問題点を解決する形態に限定されるわけではない。以下、その一読で本発明の理解が進むよう、別紙図面を参照しつつ本発明の諸実施形態を詳細に説明する。図1に、一般的なBLDCモータで使用されるモータ制御IC100のブロック構成を示す。図中、BLDCモータ102は除熱ファン用のものであるが、他の用途のBLDCモータでもかまわない。除熱ファンの場合、温度センサ104からモータ制御IC100へとシステム温度が通知され、そのファンに期待される速度を示す速度制御信号として扱われる。ホール効果センサ106からの差動入力はホール増幅器108で増幅され、固定子に対する回転子磁極N,Sの向きを調べるのに使用される。整流スイッチ110はファンのモータ巻線を電源VDD及びグラウンドに随時接続する。IC100は、磁極情報に基づき且つ整流ロジック12、プリドライバ114及びスイッチ110と協働し、固定子巻線電流を整流させる。PWM発生器116は、スイッチ110に供給されるPWM波形のデューティ比を調整することで、モータ102への平均印加電圧を設定する。回転子が回転しているときには、IC100が内部クロックに従い且つタイマを用い整流周波数ひいてはそのファンの実速度を判別する。それにより得られたファン実速度情報を閉ループ的に使用し、PWM波形のデューティ比を調整することで、ファンの実速度を、温度センサ104の出力に応じ定まる目標速度に近づけることができる。温度センサ104は、単純なサーミスタでも複雑なディジタルシステムでもかまわない。速度制御信号の形態は、直流電圧、ディジタル制御コード、PWM信号等、除熱ファンの目標速度を表せる形態であればよい。以下の説明では、単純化のため、速度制御信号が直流電圧であるものとする。整流スイッチ110としては通例に倣いHブリッジ回路を使用するが、捲回構造を踏まえ他の回路構成にすることもできる。スイッチ110の配設個所をモータ制御IC100内にすることも可能だが、説明の都合もありここではIC100外としてある。IC100、スイッチ110及びホール効果センサ106は、この例では、回転子及び固定子巻線と共に除熱ファン内に物理的に組み込まれている。図2に、モータ制御IC100の詳細なブロック構成並びに整流スイッチ110及びBLDCモータ102の内部構成を示す。スイッチ110はHブリッジ回路を形成しており、タイムセグメント発生器118及びPWM発生器116はそのHブリッジ回路を駆動するモータ司令部を構成している。そこで、これら2ブロックに関し図3を参照してより詳細に説明する。その準備として、モータ102、更に図2内の他のブロックについて説明することにする。図中の回転子は永久磁石回転子であり、N極及びS極からなる磁極対を2個有している。これは一例であり、磁極対の個数は何個でもかまわない。回転子の回転につれ、ホール効果センサの面前にはN極及びS極の回転子磁極が入れ替わり立ち替わり到来する。ホール効果センサは差動信号Hall,Hall-を発生させる。回転子が一定角速度で回転しているときには、その差分Hall-Hall-が数百mV振幅の略正弦波となる。この小振幅信号はホール増幅器108にて増幅され、モータ制御IC100内で回転子のN,S位置に翻訳される。また、増幅器108の出力は、IC100のTachタコメータピン上にオープンドレイン出力される。Tachピン上に現れるのは、回転子の回転につれ論理値10間を往来する信号であり、その往来の速度からモータの回転速度を知ることができる。整流ロジック112は、ホール増幅器出力から極性情報を復号し、プリドライバ内スイッチやHブリッジ内スイッチのうちどれをターンオンさせるか、ひいては固定子巻線電流の向きを決定する。その固定子巻線は、Hブリッジ内スイッチを介し電源に、また抵抗を介し接地に接続されている。電源電圧としてはVDDが印加されている。そのHブリッジ回路内には2個のPMOSスイッチ、即ち第1トップスイッチS1T及び第2トップスイッチS2Tがある。Hブリッジ回路内には2個のNMOSスイッチ、即ち第1ボトムスイッチS1B及び第2ボトムスイッチS2Bもある。ホール効果センサの面前にある回転子磁極がN極のときには、スイッチS1T,S1Bが導通し、対応する方向の固定子巻線電流が流れる。ホール効果センサの面前にある回転子磁極がS極のときには、スイッチS2T,S2Bが導通するため逆方向の固定子巻線電流が流れる。固定子巻線電流の方向が反転すると固定子磁極の極性も反転する。回転子の回転に伴うこの固定子巻線電流反転は整流と呼ばれている。整流中の電源地絡を防ぐため、同時にオンとなるスイッチの個数は一対に制限されている。一方のスイッチ対がターンオフしてから他方のスイッチ対がターンオンするまでの間には僅かな遅延があり、これは整流遅延と呼ばれている。図1中のプリドライバ114は、図2では2個のブロックに分割されている。それらのうち整流と付記されている方のブロックは、Hブリッジ内PMOSスイッチS1T,S2Tを制御する。即ち、その出力ピンGate1T,Gate2Tを介しスイッチS1T,S2Tのゲートに電圧を印加する。Hブリッジ回路では、一般に、トップスイッチはPWM制御を受けず整流周波数で状態遷移するのみである。例示したHブリッジ回路ではトップスイッチとしてPMOSトランジスタが使用されているので、そのゲートに印加される電圧がローであると導通する。プリドライバを構成するブロックのうち2個目は整流PWMである。このブロックは、Hブリッジ内NMOSスイッチS1B,S2Bを制御する。即ち、その出力ピンGate1B,Gate2Bを介しスイッチS1B,S2Bのゲートに電圧を印加する。ピンGate1Bに現れる電圧は、ホール効果センサで検知された磁極がN極のときにはPWM周波数で状態遷移し、それ以外のときにはローに保たれる。ピンGate2Bに現れる電圧は、ホール効果センサで検知された磁極がS極のときにはPWM周波数で状態遷移し、それ以外のときにはローに保たれる。モータ制御IC100には、モータの安全性を高めるため幾通りかの劣化保護機能が組み込まれている。図2中の出力有効化イネーブル部120は、劣化状態が発生していないときに限り、Hブリッジ内NMOSボトムスイッチへの導通を許容する。劣化状態が発生しているときには、それらボトムスイッチをターンオフさせることでモータ巻線への通流を阻止する。即ち、回転子ロック、過熱及び過電流の3種類ある劣化状態のうちいずれかが検知されたときに次の要領でモータの動作を停止させる。まず、回転子ロック検知部122では、ホール増幅器出力を監視し、内部クロックに基づき回転子速度を検知する。その結果が所定の制限速度を下回っている場合、回転子の動きを妨げる物体があると見なし、巻線電流が増大して不許水準に達する前にモータの動作を停止させる。また、熱保護部124内の熱センサではIC100の温度が検知される。通例に倣いIC100がモータ内に配置されているので、検知されるIC温度はモータ温度の目安となる。そこで、その値が制限温度を上回ったらモータの動作を停止させる。そして、過電流保護OCP部126では、OCPピン接地間抵抗に流れる固定子巻線電流を監視する。固定子巻線電流の値が所定の安全限界を上回ったらモータの動作を停止させる。モータ制御IC100に供給される速度制御信号はモータの目標速度を表している。また、この例では、モータ速度がある速度未満にならないよう、下限速度設定用の最低速度信号も入力されている。IC100は基準電圧出力ピンVrefを備えているので、ピンVref接地間に抵抗分圧器を設けて下限速度を設定することができる。最大値選択部28は、速度制御信号及び最低速度信号のうちいずれをモータ速度制御に使用するかを選択する。即ち、速度制御信号の電圧値が最低速度信号の電圧値を下回っているときには最低速度信号を使用する。破線で示す如く閉ループ制御部130を設けることもできる。この制御部130は、回転子が回転しているときに、内部クロックに従い且つタイマを用い整流周波数ひいてはモータの実速度を判別する。制御部130は、そのモータ実速度が最大値選択部28出力相当の速度に等しくなるよう、PWM発生器116への入力を動的に調整する。制御部130がなく、最大値選択部28の出力がPWM発生器116に直に供給される構成にしてもよい。図3では、制御部130からPWM発生器116へと供給される信号を閉ループ速度制御と表記してある。図4に、回転子位置、ホール効果センサ至近の磁極、ホール増幅器出力、PWM波形、並びにピンGate1B、Gate2B、Gate1T及びGate2Bからのプリドライバ出力について、その相対タイミングを示す。この図では、PWM波形の一般例が位置補正PWM波形に併記されている。一般的なPWM波形では同一幅のパルスが均一分布しているのに対し、本願で提案する位置補正PWM波形では回転子位置に応じそのデューティ比が変化している。直流モータにおける回転子の動き及びトルクは固定子回転子間の磁気吸引反発に依存しているので、トルクの大きさにはモータの寸法形状に応じた角度依存的変動が生じる。従って、パルスが均一に分布するPWM波形ではエネルギに無駄が生じ、そのエネルギが最小トルク期間中にモータに供給されることとなる。即ち、そのエネルギによってモータ巻線上にスパイク状の電流が流れ余分な熱が発生する。これに対し、位置補正PWM波形を使用する方法では、BLDCモータの整流インターバル中にモータ指令信号を発生させ、モータ指令信号を構成する複数個の非ゼロパルスが均一にならないようそれら非ゼロパルスの共通属性が調整される。共通属性としてはパルス幅やパルス振幅を使用することができる。当該複数個の非ゼロパルスには、第1パルスと、第1パルスのそれに比べハイ値持続時間が長い第2パルスと、を含めることができる。当該複数個の非ゼロパルスに、整流インターバル中に且つ第2パルスより後に発生しそのハイ値持続時間が第2パルスのそれに比べ短い第3パルスを含めることもできる。BLDCモータの位置に応じ共通属性を調整することもできる。BLDCモータの位置をタイムセグメントカウンタ信号に変換し、そのタイムセグメントカウンタ信号を補正し更にアナログ信号に変換することもできる。後述の如く、そのアナログ信号に調整用の速度制御信号を乗じたものを発振信号と比較した上でBLDCモータに供給することもできる。BLDCモータをファンモータにすることや、モータ指令に対する補正の内容を、複数通りある補正プロファイルのなかから動作パラメタに従い選択することもできる。そして、共通属性調整の実行を劣化状態発生に応じ停止させることもできる。例えば、モータにおける劣化状態の発生に応じ共通属性調整の実行を停止させることができる。こうした方法であれば、所与速度でモータを稼働させるのに必要なエネルギが少なくなる。また、この方法では、1回転中に生じるトルク変動が少ないため可聴雑音も少なくなる。以上の説明から容易に理解できるように、本発明に係るBLDCモータ制御方法は、BLDCモータの位置を示す信号を発生させるステップと、整流インターバル中にその信号に基づきモータ指令信号を発生させるステップと、を有し、そのモータ指令信号が、その共通属性のうち一種類又は複数種類が互いに異なる2個の非ゼロパルスを含め複数個の非ゼロパルスを含む方法、と表すことができる。なお、図4にはPWM波形を示したが、パルス幅以外の共通属性又はそれとパルス幅持続時間との組合せに変調を施し位置補正モータ制御信号を発生させることとしてもよい。例えば、上述した回転子位置に基づきパルス列振幅に変化を付けてもよい。このようにすることで、トルクが大きい回転角度域におけるエネルギ乃至熱スパイクの発生を抑えること、ひいてはエネルギ使用量及び発熱量を抑えることができる。モータ性能が向上する点を除けば、整流インターバル中に変動変動させた場合のパルス列属性の平均値は変動させなかった場合のそれと変わらない。言い換えれば、整流インターバル全体に亘りパルス幅属性が変動しうるのに対し、パルス列属性の平均値は不変動波形の平均値から離れない。図2に示したブロックのうち残りはタイムセグメント発生器118及びPWM発生器116の2ブロックである。図3にその詳細ブロック構成を示す。これらは図4中の位置補正PWM波形を発生させるブロックであり、本発明の基本的着想を反映している。図3に示すPWM発生器の内部には、三角波を発生させる発振器302や、その三角波を位置補正速度制御信号と電圧的に比較するアナログ比較器304が設けられている。比較器304の出力がハイになるのは三角波に比べ位置補正速度制御信号が高電圧の場合であるので、比較器304の出力端には位置補正PWM信号が現れる。図5に、比較の対象となるアナログ電圧及びその比較で得られるPWM波形のタイミングを示す。なお、発振器302及び比較器304に代え高周波クロック及びカウンタを用い離散PWM波形を発生させる形態にしてもよい。アナログ電圧で説明を行ったのは説明の簡明化のためである。重要なことは、本発明に従い位置補正速度制御信号を発生させること及び図4の如き位置補正PWM波形が得られることである。図6に、図3中のタイムセグメント発生器118で得られる波形と、PWM発生器116で得られる波形との時間的関係を示す。図中、回転子が270~360°の区間で減速している点に注意されたい。こうした図を示すのは、直近2ホールエッジ間時刻差に応じた速度でタイムセグメントカウンタがタイムセグメントを計数することを強調するためである。まず、ホール増幅器出力は、ホール効果センサの最寄りにある回転子磁極が回転子の回転につれてN極からS極へ、更にN極へと入れ替わる様子を表している。図中の時刻t1,t2,t3,t4は、そのホール増幅器出力に立ち上がり又は立ち下がりエッジが現れたタイミングである。回転している回転子から、別のセンサを使用することなくある程度の確からしさで検知できる回転子位置は、これらの時刻に対応するものだけである。しかし、ホールエッジ発生後の相対的な回転子位置ならば、回転子角速度と、最後にエッジが検知されてからの経過時間とに基づき算出することができる。即ち、時刻tにおける回転子位置をθ、直近2ホールエッジの発生時刻をそれぞれtk,tk1、時刻tkにおける回転子位置をθkと表すこととすると、回転子が一定角速度で運動している場合、時刻tにおける相対的な回転子位置は、次の式θーθk={tーtk/tk-tk1}360°/2Pで示す値となる。この式中、Pは回転子における磁極対の個数を表している。図2の如く回転子内磁極対の個数が2なら、期間t2~t3内の任意時刻tでは、相対的な回転子位置が次の式θーθ2={tーt2/t2-t1}90°で求まることとなる。そこで、図3中のタイムセグメント発生器118では、直近2ホールエッジ間を同一長のタイムセグメント2N個へと分割させるN:ROM型補正テーブル308のアドレスビット数。こうして得られるタイムセグメントは、0~90°の範囲内を分かつ2N個の離散角度位置に対応したものとなる。タイムセグメントカウンタ306は、内部クロックに従い、且つ直近2ホールエッジ間の時刻差ひいては回転子速度に応じた速度で、それら2N個のタイムセグメントを計数する。このカウンタ306の二値出力はテーブル308参照用のアドレス語として使用される。そのテーブル308には、2N個あるタイムセグメント毎に相応の二値補正係数校正語が登録されている。その二値補正係数はディジタルアナログ変換器DAC310に供給され、DAC310によってアナログの補正電圧に変換される。2N個あるタイムセグメントがカウンタ306によって計数されるにつれ、DAC310の出力は階段状の波形を呈する。なお、図6中、テーブル308の出力はビット単位、DAC310の出力はV単位で表してある。閉ループ速度制御信号は、図3中のPWM発生器116に供給され、そこでDAC310の出力に乗ぜられる。図6に示すように閉ループ速度制御信号の電圧値が四通りに亘って変化する場合は、それとDAC出力との積である位置補正速度制御信号の電圧値も四通りに亘り変化することとなる。但し、通常の安定状態動作即ちモータが一定速度で回転する動作であれば、回転子が回転しても閉ループ速度制御信号の電圧値は変化せず直流値のままである。乗算器から出力される位置補正速度制御信号は、このように時間変動性且つ位置従属性のアナログ信号である。この信号と、発振器からの三角波との電圧比較によって、位置補正PWM信号がもたらされる。図3中のタイムセグメント発生器118については次のように説明することができる。まず、エッジ検知部312は、ホール効果センサの面前にある回転子磁極がN極のものからS極のものに変わるタイミングや、S極のものからN極のものに変わるタイミングを検知する。ホールエッジカウンタ314は、内部クロックに従い、直近2ホールエッジ間の時刻差を計数する。ラッチ316はその結果を示す二進数をラッチする。除算器318は、ラッチされている計数値を2Nで除し、次のホールエッジが発生して更新されるまでその除算結果、即ちタイムセグメント1個の持続時間を示す二進数を出力し続ける。離散的時間間隔カウンタ320は、ホールエッジ発生毎にリセットされつつ計数を実行する。離散的時間間隔カウンタ320による計数値が除算器318の出力値に達すると、比較器322の出力によってタイムセグメントカウンタ306がインクリメントされる一方、離散的時間間隔カウンタ320が0にリセットされる。離散的時間間隔カウンタ320は直ちに0から計数を再開する。タイムセグメントカウンタ306による計数値が2N-1に等しくなるまではこうした動作が繰り返され、等しくなったら諸動作が停止される。その次のホールエッジでは、諸カウンタが0にリセットされ、上述の手順が自動的に再実行される。このように、本発明に係るICは、BLDCモータの区分位置信号に基づき二値出力を発生させるタイムセグメント発生器と、タイムセグメント発生器で生じた二値出力に関する補正係数を記憶する補正部、DAC、発振器及び比較器を有するPWM発生器と、を備える構成となりうる。例えば、BLDCモータに付設されたホール効果センサから位置を示す信号を受け取り、BLDCモータの区分位置信号に変換する構成にするとよい。また、タイムセグメント発生器は、例えば、エッジ検知器で直近に検知された2ホールエッジ間の時刻差を計数するエッジカウンタと、エッジカウンタで計数された時間間隔を捉え二値出力するラッチと、補正部内ビット数に従いその二値出力を除算することでタイムセグメント1個の持続時間を求める除算器と、直近2ホールエッジ間の時刻差に応じた速度でタイムセグメントを通じ逓増する二値出力を発生させて補正部に供給するタイムセグメントカウンタと、を有する構成にすることができる。更に、補正部が、タイムセグメント発生器で生じた二値出力に基づき且つモータ制御信号のタイムセグメント毎に二値の補正係数を発生させる補正テーブルを有し、DACが、モータ制御信号の各タイムセグメントに対応する二値の補正係数を時間変動性且つ位置従属性のアナログ電圧に変換し、比較器が、時間変動性且つ位置従属性のアナログ電圧を三角発振波と比較することで、位置補正パルス幅変調が施されたモータ指令信号を発生させる構成することができる。そして、補正テーブルに、一種類又は複数種類の動作パラメタに基づき個別に選択できるよう、二値出力の各タイムセグメントに対応する補正係数プロファイルが複数通り登録されており、DACが、位置補正パルス幅変調無しのモータ指令信号が発生するよう動作状態に応じ無効化ディスエーブルされる構成にすることもできる。図7に、一例に係る位置従属速度制御有効時制御手法700の流れを示す。まず、劣化状態が発生しているとき及びパワーが手始めにモータに供給されるときには特別な注意が必要である。ROM型補正テーブル308に校正語として0が登録されている場合、初期的なDAC出力が0Vであると初期的な位置補正PWM波形のデューティ比が0になりかねないからである。そうなったらモータは回転しなくなるはずである。こうしたことが生じる確率を抑えるため、DAC310を初期的に無効にする始動手順が必要となる。まず、始動前状態又は再始動前状態では、モータ102及びモータ制御IC100に電力が供給され702、次いでパワーオンリセット信号によってDAC出力が無効化される704。DAC出力が無効になるとパルス列属性例.パルス幅の補正も無効になるため、パルス幅一定のモータ制御信号が供給されることになる。その後は、回転子速度を判別すべくホール増幅器出力が定常的に監視され706、回転子が所定速度より速く回転しているか否かが判別される708。速く回転している場合は、DAC出力を有効化することで、パルス列属性の補正による位置補正PWM信号の発生を開始させる710。例えば、DAC出力を有効化することでパルス列属性の補正を再有効化させる。速く回転していない場合は、DACを無効にしたままステップ706に移行する。DAC出力が有効化された後は、回転子速度を判別すべくホール増幅器出力が監視され712、回転子が所定速度より速く回転しているか否かが判別される714。速く回転している場合は、DACを有効にしたままステップ712に移行する。速く回転していない場合は、DACを無効化させるステップ704に移行する。劣化状態、即ち回転子を完全停止に追い込みかねない状態が検知された場合は716、DACを無効化させるステップ704に移行する。即ち、何らかの劣化状態が生じたら回転子が再び回転し始めるまでDACを自動的に無効化し、回転子速度が所定の制限速度を上回ったらパルス列属性の補正を再び有効化させる。従って、劣化状態、始動前状態、再始動前状態等、種々の動作状態に応じDACを無効化し、モータの動作が確かになるよう再び有効化させることができる。このように、本発明に係るBLDCモータ制御方法は、始動前状態又は再始動前状態にて、そのBLDCモータの指定回転角度域に亘り一定のパルス幅でモータ指令信号を発生させるステップと、そのBLDCモータの回転子速度が所定の制限速度を超過した場合に、モータ指令信号のパルス幅をその指定回転角度域に亘り第1第2非ゼロ値間で変化させるステップと、を有する方法となりうる。また、上掲のパルス幅被変化ステップを、指定回転角度域たる整流インターバル内の第1回転角度域にてパルス幅を縮めるステップと、その後整流インターバル内の第2回転角度域にてパルス幅を伸ばすステップと、その後整流インターバル内の第3回転角度域にて一種類又は複数種類のパルス列属性を抑制するステップと、を含むステップにすることができる。更に、BLDCモータにて生じる回転子トルクを、第2回転角度域では大きく、第1回転角度域及び第3回転角度域では小さくすることもできる。そして、上掲のパルス幅被変化ステップの実行を劣化状態発生に応じ停止させるステップと、その後BLDCモータの回転子速度が所定の制限速度を超過した場合にパルス幅被変化ステップの実行を再開させるステップと、を実行するようにすることもできる。用途によっては、DAC有効化信号をピン経由でモータ制御ICに入力可能な構成にすることが求められる。そうした機能があれば、より柔軟にシステムを設計することができる。このように、DACの無効化は所与電源電圧における最高速度を向上させるのに役立つ。図8に、同じ速度及び同じ動作条件下にてBLDCモータの巻線に実際に流れる電流の波形を、位置補正PWM使用時と非位置補正PWM使用時との間で対比するオシロスコープ画面を示す。DAC有効化信号入力用のピンがモータ制御ICに設けられていればこうした対比を行うことができる。上の波形は従来通りのPWM波形を用いモータ速度を制御した場合の波形であり、この波形には電流スパイクが現れている。こうした電流スパイクはエネルギの無駄及びモータ巻線の発熱につながるものである。同じ速度でも、位置補正PWMを用い下の波形のように電流スパイクを防止することで、よりエネルギ効率が高い動作を実現することができる。また、ROM型補正テーブルに登録すべき補正係数の種類は、モータの物理的構成、最適化したい性能特性等によって左右される。例えば、エネルギ効率を向上させたい場合と、トルク変動や雑音を減らしたい場合とでは、それに適する補正係数が異なってくる。更に、使用に適する補正係数は、回転子速度のほか、温度、圧力、湿度、負荷等の環境条件や、その他の諸事項によっても左右される。従って、様々な性能特性を様々な状況にて最適化できるようにするのが望ましい。それを実現するには、モータ制御信号のパルス列属性を補正する際に、複数通り用意されている補正係数プロファイルのうちいずれかを一種類又は複数種類の動作パラメタに基づき選択してそのプロファイルを使用するようにすればよい。例えば、低速度では小トルク変動、高速では高エネルギ効率でモータを動作させるプロファイルを使用する、といった具合である。補正係数プロファイルとしては、トルク最適化プロファイル、雑音最適化プロファイル、速度最適化プロファイル、エネルギ効率最高化プロファイル等を用意しておくとよい。この機能を実現するには、その用途分野で重視すべき種々のパラメタ例.速度や環境パラメタに基づくポインタをROM型多次元補正テーブルと併用し、パラメタ同士の組合せ毎にROM型多次元補正テーブル内の個別ルックアップテーブルを参照するようにすればよい。図9にその一例を示す。図示の構成は図3の構成に類似しているが、PWM発生器内にROM型多次元補正テーブル900が設けられている点や、回転子の実速度、環境条件等の入力パラメタに基づきそのテーブル900上の対応部分を参照するデコーダ902が設けられている点で異なっている。性能特性の最適化度合いは、タイムセグメント発生器出力のビット数Nひいてはタイムセグメント個数を増加させることや、ROM型補正テーブルに登録される二値補正係数のビット数を増加させることで、任意精度まで高めることができる。本発明は、例えば、BLDCモータ内蔵型携帯デバイス、例えばラップトップコンピュータにおける消費電力節減、ひいては発熱抑制及びバッテリ寿命延長等に役立てることができる。また、雑音感受的環境にて使用される機器で生じる可聴雑音の低減にも役立てることができる。"