ホストから入力された電圧レベルを検出して電圧レベル情報を生成させる段階と、前記ホストから入力されたリセット信号に応答して、前記電圧レベル情報を解析する段階と、解析結果によって、第1インターフェースと第2インターフェースとのうち、何れか一つをイネーブルさせる段階と、を含むことを特徴とするマルチインターフェースメモリカードの動作方法。前記電圧レベル情報を生成させる段階は、VBUS接続端子を通じて入力された前記電圧レベルを検出し、該検出結果によって、前記電圧レベル情報を生成させ、前記電圧レベル情報を解析する段階は、D接続端子を通じて入力された前記リセット信号に応答して、前記電圧レベル情報と基準電圧レベル情報とを比較することを特徴とする請求項1に記載のマルチインターフェースメモリカードの動作方法。前記第1インターフェースは、USBuniversalserialbusデータ伝送プロトコルを支援するインターフェースであり、前記第2インターフェースは、ICInterChipUSBデータ伝送プロトコルを支援するインターフェースであることを特徴とする請求項1に記載のマルチインターフェースメモリカードの動作方法。前記マルチインターフェースメモリカードは、クレジットカード型CreditCardShapeのICカードであることを特徴とする請求項1に記載のマルチインターフェースメモリカードの動作方法。前記マルチインターフェースメモリカードは、SIMSubscriberIdentificationModuleカードであることを特徴とする請求項1に記載のマルチインターフェースメモリカードの動作方法。前記マルチインターフェースメモリカードは、USIMUniversalSubscriberIdentityModuleカードであることを特徴とする請求項1に記載のマルチインターフェースメモリカードの動作方法。前記マルチインターフェースメモリカードの動作方法は、イネーブルされたインターフェースを通じて前記ホストとメモリとがデータ通信する段階をさらに含むことを特徴とする請求項1に記載のマルチインターフェースメモリカードの動作方法。ホストから入力された電圧レベルを検出して電圧レベル情報を生成させる段階と、クロック信号によって一定時間をカウントする段階と、前記一定時間内に前記ホストからリセット信号が入力されたか否かを判断する段階と、前記一定時間内に前記リセット信号が入力されなければ、第1インターフェースと第2インターフェースとをディセーブルさせ、前記一定時間内に前記リセット信号が入力されれば、前記リセット信号に応答して、前記電圧レベル情報を解析し、該解析結果によって、前記第1インターフェースと前記第2インターフェースとのうち、何れか一つをイネーブルさせる段階と、を含むことを特徴とするマルチインターフェースメモリカードの動作方法。前記電圧レベル情報を生成させる段階は、VBUS接続端子を通じて入力された前記電圧レベルを検出し、該検出結果によって、前記電圧レベル情報を生成させ、前記何れか一つをイネーブルさせる段階は、D接続端子を通じて入力された前記リセット信号に応答して、前記電圧レベル情報と基準電圧レベル情報とを比較し、該比較結果によって、前記第1インターフェースと前記第2インターフェースとのうち、何れか一つをイネーブルさせることを特徴とする請求項8に記載のマルチインターフェースメモリカードの動作方法。前記カウントする段階は、前記クロック信号に応答して動作するタイマを用いて、前記一定時間をカウントすることを特徴とする請求項8に記載のマルチインターフェースメモリカードの動作方法。前記第1インターフェースは、USBデータ伝送プロトコルを支援するインターフェースであり、前記第2インターフェースは、IC-USBデータ伝送プロトコルを支援するインターフェースであることを特徴とする請求項8に記載のマルチインターフェースメモリカードの動作方法。第1データ伝送プロトコルを支援する第1インターフェースと、第2データ伝送プロトコルを支援する第2インターフェースと、ホストから入力された電圧レベルを検出して電圧レベル情報を生成させるための電圧レベル検出器と、前記ホストから入力されたリセット信号を検出して検出信号を生成させるためのリセット信号検出器と、前記検出信号に応答して、前記電圧レベル情報と基準電圧レベル情報とを比較し、該比較結果によって、前記第1インターフェースと前記第2インターフェースとのうち、何れか一つをイネーブルさせるためのCPUと、を含むことを特徴とするマルチインターフェースメモリカード。前記電圧レベル検出器は、VBUS接続端子を通じて前記ホストから入力された前記電圧レベルを検出して、前記電圧レベル情報を生成させ、前記リセット信号検出器は、D接続端子を通じて前記ホストから入力された前記リセット信号を検出して、前記検出信号を生成させることを特徴とする請求項12に記載のマルチインターフェースメモリカード。前記第1インターフェースは、USBデータ伝送プロトコルを支援するインターフェースであり、前記第2インターフェースは、IC-USBデータ伝送プロトコルを支援するインターフェースであることを特徴とする請求項12に記載のマルチインターフェースメモリカード。前記マルチインターフェースメモリカードは、SIMカードであることを特徴とする請求項12に記載のマルチインターフェースメモリカード。前記マルチインターフェースメモリカードは、USIMカードであることを特徴とする請求項12に記載のマルチインターフェースメモリカード。前記マルチインターフェースメモリカードは、クロック信号によって一定時間をカウントするためのカウンタを含み、前記リセット信号検出器は、前記一定時間内に前記リセット信号が入力されたか否かを判断して、前記検出信号を生成させ、前記CPUは、前記一定時間内に前記リセット信号が入力されていないことを指示する前記検出信号に応答して、前記第1インターフェースと前記第2インターフェースとをディセーブルさせることを特徴とする請求項12に記載のマルチインターフェースメモリカード。前記マルチインターフェースメモリカードは、前記電圧レベルと基準電圧レベルとを比較して、パワーオンリセット信号を生成させるためのパワーオンリセット回路をさらに含み、前記CPUと前記カウンタは、前記パワーオンリセット信号によって初期化されることを特徴とする請求項17に記載のマルチインターフェースメモリカード。本発明が解決しようとする技術的な課題は、ホストから出力された電圧レベルとリセット信号の有無によって、ホストが使うデータ伝送プロトコルを容易に認識することができるマルチインターフェースメモリカードとカードの動作方法とを提供することである。本発明によるマルチインターフェースメモリカードの動作方法は、ホストから入力された電圧レベルを検出して電圧レベル情報を生成させる段階と、前記ホストから入力されたリセット信号に応答して、前記電圧レベル情報を解析する段階と、解析結果によって、第1インターフェースと第2インターフェースとのうち、何れか一つをイネーブルさせる段階と、を含む。前記電圧レベル情報を生成させる段階は、VBUS接続端子を通じて入力された前記電圧レベルを検出し、該検出結果によって、前記電圧レベル情報を生成させ、前記電圧レベル情報を解析する段階は、D接続端子を通じて入力された前記リセット信号に応答して、前記電圧レベル情報と基準電圧レベル情報とを比較する。前記第1インターフェースは、USBuniversalserialbusデータ伝送プロトコルを支援するインターフェースであり、前記第2インターフェースは、ICInterChipUSBデータ伝送プロトコルを支援するインターフェースである。実施形態によって、前記マルチインターフェースメモリカードは、クレジットカード型CreditCardShapeのICカードであり、他の実施形態によって、前記マルチインターフェースメモリカードは、SIMSubscriberIdentificationModuleカードであり、また他の実施形態によって、前記マルチインターフェースメモリカードは、USIMUniversalSubscriberIdentityModuleカードである。本発明の他の実施形態によるマルチインターフェースメモリカードの動作方法は、ホストから入力された電圧レベルを検出して電圧レベル情報を生成させる段階と、クロック信号によって一定時間をカウントする段階と、前記一定時間内に前記ホストからリセット信号が入力されたか否かを判断する段階と、前記一定時間内に前記リセット信号が入力されなければ、第1インターフェースと第2インターフェースとをディセーブルさせ、前記一定時間内に前記リセット信号が入力されれば、前記リセット信号に応答して、前記電圧レベル情報を解析し、該解析結果によって、前記第1インターフェースと前記第2インターフェースとのうち、何れか一つをイネーブルさせる段階と、を含む。前記電圧レベル情報を生成させる段階は、VBUS接続端子を通じて入力された前記電圧レベルを検出し、該検出結果によって、前記電圧レベル情報を生成させ、前記何れか一つをイネーブルさせる段階は、D接続端子を通じて入力された前記リセット信号に応答して、前記電圧レベル情報と基準電圧レベル情報とを比較し、該比較結果によって、前記第1インターフェースと前記第2インターフェースとのうち、何れか一つをイネーブルさせる。前記カウントする段階は、前記クロック信号に応答して動作するタイマを用いて、前記一定時間をカウントする。本発明の実施形態によるマルチインターフェースメモリカードは、第1データ伝送プロトコルを支援する第1インターフェースと、第2データ伝送プロトコルを支援する第2インターフェースと、ホストから入力された電圧レベルを検出して電圧レベル情報を生成させるための電圧レベル検出器と、前記ホストから入力されたリセット信号を検出して検出信号を生成させるためのリセット信号検出器と、前記検出信号に応答して、前記電圧レベル情報と基準電圧レベル情報とを比較し、該比較結果によって、前記第1インターフェースと前記第2インターフェースとのうち、何れか一つをイネーブルさせるためのCPUと、を含む。前記電圧レベル検出器は、VBUS接続端子を通じて前記ホストから入力された前記電圧レベルを検出して、前記電圧レベル情報を生成させ、前記リセット信号検出器は、D接続端子を通じて前記ホストから入力された前記リセット信号を検出して、前記検出信号を生成させる。前記第1インターフェースは、USBデータ伝送プロトコルを支援するインターフェースであり、前記第2インターフェースは、IC-USBデータ伝送プロトコルを支援するインターフェースである。前記マルチインターフェースメモリカードは、SIMカードまたはUSIMカードである。前記マルチインターフェースメモリカードは、クロック信号によって一定時間をカウントするためのカウンタを含み、前記リセット信号検出器は、前記一定時間内に前記リセット信号が入力されたか否かを判断して、前記検出信号を生成させ、前記CPUは、前記一定時間内に前記リセット信号が入力されていないことを指示する前記検出信号に応答して、前記第1インターフェースと前記第2インターフェースとをディセーブルさせる。前記マルチインターフェースメモリカードは、前記電圧レベルと基準電圧レベルとを比較して、パワーオンリセット信号を生成させるためのパワーオンリセット回路をさらに含み、前記CPUと前記カウンタは、前記パワーオンリセット信号によって初期化される。本発明によるマルチインターフェースメモリカードは、ホストから出力された電圧レベルとリセット信号の有無によって、前記ホストが支援するデータ伝送プロトコルを容易に判断し、該判断結果によって、マルチインターフェースのうち、何れか一つを選択することができる。以下、添付した図面を参照して、本発明の望ましい実施形態を説明することによって、本発明を詳しく説明する。図1は、本発明の一実施形態による通信システムのブロック図を示す。図1を参照すると、通信システム10Aは、USBホスト20とUSB装置30Aとを含む。USBホスト20とUSB装置30Aとが、USBバスまたはUSBケーブルcableを通じて互いに接続されれば、USBホスト20は、USB装置30Aと同じデータ伝送プロトコルを用いて通信することができる。USB装置30Aは、ICカード、スマートsmartカード、SIMカード、またはUSIMカードとして具現可能である。マルチインターフェースメモリカードとして具現可能なUSB装置30Aは、PORpoweronreset回路31、第1インターフェース32-1、第2インターフェース32-2、電圧レベル検出器33、プルアップ/プルダウンロジックpull-up/pull-downlogic回路34、USBコアUSBcore35A、及びCPU37を含む。VBUS接続端子を通じて入力された電圧レベルが、基準電圧レベル以上である時、POR回路31は、パワーオンリセットpoweronreset信号PORSを発生させる。例えば、第1インターフェース32-1、第2インターフェース32-2、電圧レベル検出器33、プルアップ/プルダウンロジック回路34、USBコア35A、及びCPU37のうち、少なくとも一つは、パワーオンリセット信号PORSによって初期化されうる。USBホスト20が、第1プロトコル、例えば、USBデータ伝送プロトコルdatatransferprotocolを支援する時、USB装置30Aは、第1プロトコルを支援する第1インターフェース32-1を通じてUSBホスト20と通信することができる。また、USBホスト20が、第2プロトコル、IC-USBデータ伝送プロトコルを支援する時、USB装置30Aは、第2プロトコルを支援する第2インターフェース31-2を通じてUSBホスト20と通信することができる。ここで、インターフェースinterfaceとは、データ伝送プロトコルによってホスト20とデータ通信のためのハードウェア、このハードウェアを動作させることができるソフトウェア、またはデータ伝送方式を意味する。マルチインターフェースメモリカード30Aは、第1インターフェース32-1と第2インターフェース32-2以外に多様なインターフェースをさらに含みうるが、以下、説明の便宜上、第1インターフェース32-1と第2インターフェース32-2とを含むマルチインターフェースメモリカード30Aの動作を詳しく説明する。USBホスト20とマルチインターフェースメモリカード30Aとが、複数のワイヤwires22-1~22-4を含むUSBバスまたはUSBケーブルを通じて互いに接続されれば、USBホスト20から出力された電圧は、VBUS接続端子を通じてPOR回路31と電圧レベル検出器33とに入力される。例えば、USBホスト20が、USBデータ伝送プロトコルを支援するホストである時、USBホスト20は、USB1.x仕様及び2.0仕様specificationで規定された電圧クラス5VをVBUS接続端子を通じてPOR回路31と電圧レベル検出器33とに出力する。また、USBホスト20が、IC-USBデータ伝送プロトコルを支援するホストである時、USBホスト20は、USB2.0仕様の付録addendumで規定された電圧クラスvoltageclass、例えば、1.0V、1.2V、1.5V、1.8V、または3.0VをVBUS接続端子を通じてPOR回路31と電圧レベル検出器33とに出力する。電圧レベル検出器33は、VBUS接続端子を通じて入力された電圧クラス例えば、1.0V、1.2V、1.5V、1.8V、3.0V、または5.0Vのレベルを検出し、該検出結果によって、電圧レベル情報を生成させ、該生成された電圧レベル情報を保存する。例えば、電圧レベル検出器33は、生成された電圧レベル情報を保存するためのラッチlatchまたはメモリmemoryを含みうる。例えば、前記ラッチまたは前記メモリに保存された電圧レベル情報は、パワーオンリセット信号PORSによって初期化されうる。実施形態によって、電圧レベル検出器33は、電圧レベル情報を生成させるためのアナログ-デジタルanalog-digital変換器を含みうる。CPU37の制御によって、プルアップ/プルダウンロジック回路34は、USB接続シーケンスattachmentsequenceまたはIC-USB接続シーケンスを行うために、複数の接続端子DとD-のうち、何れか一つ例えば、Dを第1電圧例えば、電源電圧でプルアップpull-upさせ、他の一つ例えば、D-を第2電圧例えば、接地電圧でプルダウンpull-downさせる。USBコア35Aは、リセット信号検出器35-1、メモリコントローラ35-2、及びメモリ35-3を含む。実施形態によって、リセット信号検出器35-1は、USBコア35A以外の他の領域に具現可能である。リセット信号検出器35-1は、D接続端子を通じてホスト20から入力されるリセット信号を検出して検出信号DETを生成させる。リセットシグナリングresetsignalingは、USB仕様修正2.0と図2とを参照する。実施形態によって、リセット信号検出器35-1は、D接続端子を通じて直接リセット信号を受信することができる。他の実施形態によって、リセット信号検出器35-1は、第1インターフェース32-1または第2インターフェース32-2を通じてリセット信号を受信することができる。メモリコントローラ35-2は、第1インターフェース32-1と第2インターフェース32-2とのうちからイネーブルenableされたインターフェースを通じて入力された命令例えば、ホスト20から出力された命令によってメモリ35-3の動作、例えば、プログラム動作または、ライトwrite動作、リードread動作、またはイレーズerase動作を制御することができる。例えば、メモリコントローラ35-2は、ホスト20とメモリ35-3との間のデータ通信を制御することができる。メモリ35-3は、不揮発性メモリ、例えば、フラッシュflashEEPROM、抵抗性メモリresistivememoryとして具現可能である。CPU37は、USB装置30Aの動作を全般的に制御し、リセット信号検出器35-1から出力された検出信号DETに応答して、電圧レベル検出器33によって生成された電圧レベル情報をリードし、該リードされた電圧レベル情報を解析し、該解析結果によって、第1インターフェース32-1と第2インターフェース32-2とのうち、何れか一つをイネーブルさせることができる。例えば、CPU37は、第1インターフェース32-1と第2インターフェース32-2とのうち、何れか一つを選択的にイネーブルさせるための制御信号を生成することができる。図2は、USB仕様修正2.0によるパワーオン及び接続イベントタイミングを示す。したがって、本明細書は、USB仕様修正2.0をレファレンスreferenceで含む。但し、本明細書で使われるリセット信号は、USBホスト20によってΔt5間にローレベルlowlevelを保持する。例えば、USBホスト20は、USB装置30Aをリセットさせるために、Δt5間にローレベルを有する信号をD接続端子に供給することができる。次いで、USB装置30Aは、デフォルトdefault状態を保持する。図3は、図1に示されたUSB装置の動作を説明するためのフローチャートflowchartである。USB装置30Aの動作を、図1から図3を参照して詳しく説明する。USB装置30Aが、USBバスbusまたはUSBケーブルcableを通じてUSBホスト20に接続または挿入されれば、USBホスト20は、USB装置30AにVBUS接続端子を通じて電圧を供給するステップS10。すなわち、USB装置30Aは、パワーオンpower-onになるステップS10。したがって、USB仕様修正2.0の図7-29と図2とに示されたように、USB装置30Aは、USB接続シーケンスまたはIC-USB接続シーケンスを行うステップS20。電圧レベル検出器33は、VBUS接続端子を通じて入力された電圧レベルを検出し、該検出結果によって、電圧レベル情報を生成するステップS30。リセット信号検出器35-1は、D接続端子を通じて入力されたリセット信号を検出しステップS40、検出信号DETをCPU37に出力する。CPU37は、検出信号DETによって電圧レベル検出器33によって生成された電圧レベル情報を読み取って解析するステップS50。例えば、USBホスト20が、USBデータ伝送プロトコルを支援するホストである時、USBホスト20は、USB1.x仕様及び2.0仕様で規定された電圧、例えば、5VをVBUS接続端子を通じて電圧レベル検出器33に出力する。したがって、電圧レベル検出器33は、5Vに該当する電圧レベル情報を生成する。CPU37は、読み取った電圧レベル情報を解析して、VBUS接続端子を通じて入力された電圧のレベルが、ClassA、すなわち、5V例えば、基準電圧に該当するか否かを判断するステップS60。VBUS接続端子を通じて入力された電圧のレベルが、ClassA、すなわち、5Vである場合、CPU37は、USBホスト20がUSBデータ伝送プロトコルを支援するホストであることを認識し、該認識結果によって、第1インターフェース32-1をイネーブルさせ、第2インターフェース32-2をディセーブルdisableさせるための制御信号を生成させる。すなわち、USBモードmodeシーケンス例えば、USBデータ伝送プロトコルによってデータを伝送するための動作が、CPU37によって選択されるのでステップS70、USBホスト20は、イネーブルされた第1インターフェース32-1を通じてUSBコア35Aをアクセスaccessできる。したがって、USBホスト20は、第1インターフェース32-1とメモリコントローラ35-2とを通じてメモリ35-3とデータを送受信することができる。この際、パケットpacket内のデータ伝送は、D接続端子とD-接続端子とを通じて差動シグナリングdifferentialsignalingで行われる。しかし、USBホスト20が、IC-USBデータ伝送プロトコルを支援するホストである時、USBホスト20は、USB2.0仕様の付録で規定された電圧、例えば、1.0V、1.2V、1.5V、1.8V、または3.0VをVBUS接続端子を通じて電圧レベル検出器33に出力する。したがって、電圧レベル検出器33は、1.0V、1.2V、1.5V、1.8V、または3.0Vに該当する電圧レベル情報を生成させる。CPU37は、読み取った電圧レベル情報を解析して、VBUS接続端子を通じて入力された電圧のレベルが、ClassA、すなわち、5Vに該当するか否かを判断するステップS60。例えば、CPU37は、電圧レベル情報と基準電圧レベル情報例えば、5Vに該当する情報とを比較し、該比較結果による制御信号を出力する。VBUS接続端子を通じて入力された電圧のレベルが、ClassA、すなわち、5Vではない場合、CPU37は、USBホスト20がIC-USBデータ伝送プロトコルを支援するホストであることを認識し、該認識結果によって、第2インターフェース32-1をディセーブルさせ、第2インターフェース32-2をイネーブルさせるための制御信号を生成させる。すなわち、IC-USBモードシーケンス例えば、IC-USBデータ伝送プロトコルによってデータを伝送するための動作が、CPU37によって選択されるのでステップS80、USBホスト20は、イネーブルされた第2インターフェース32-2を通じてUSBコア35Aをアクセスできる。したがって、USBホスト20は、第2インターフェース32-2とメモリコントローラ35-2とを通じてメモリ35-3とデータを送受信することができる。本発明の実施形態によるUSB装置30Aは、D接続端子を通じてリセット信号の入力有無と、VBUS接続端子を通じて入力された電圧レベルとによって、第1インターフェース32-1と第2インターフェース32-2とのうち、何れか一つをイネーブルさせることができる。したがって、USB装置30Aは、USBホスト20が使うデータ伝送プロトコルを容易に識別し、該識別結果によって、マルチインターフェースのうち、USBホスト20が使うデータ伝送プロトコルに適したインターフェースを選択することができる。図4は、本発明の他の実施形態による通信システムのブロック図を示す。図4を参照すると、通信システム10Bは、USBホスト20とUSB装置30Bとを含む。マルチインターフェースメモリカードとして具現可能なUSB装置30Bは、POR回路31、USBデータ伝送プロトコルを支援する第1インターフェース32-1、IC-USBデータ伝送プロトコルを支援する第2インターフェース32-2、第3データ伝送プロトコルを支援する第3インターフェース32-3、電圧レベル検出器33、プルアップ/プルダウンロジック回路34、USBコア35B、タイマtimer36、及びCPU37を含む。例えば、第3データ伝送プロトコルは、ISO7816データ伝送プロトコルまたはSWPSingleWireProtocolデータ伝送プロトコルであり得る。図4に示されたUSB装置30Bの構造は、USBコア35Bとタイマ36とを除けば、図1に示されたUSB装置30Aの構造と実質的に同一である。タイマ36は、POR回路31から出力されたパワーオンリセット信号PORSによって初期化されうる。例えば、第1インターフェース32-1、第2インターフェース32-2、第3インターフェース32-3、電圧レベル検出器33、プルアップ/プルダウンロジック回路34、USBコア35B、タイマ36、及びCPU37のうち、少なくとも一つは、パワーオンリセット信号PORSによって初期化されうる。タイマ36は、リセット信号を検出することができる基準時間を提供するために使われる。例えば、タイマ36は、基準時間の間にはリセット信号発生器35-4をイネーブルさせる制御信号TCNTを発生させ、基準時間経過後にはリセット信号発生器35-4をディセーブルさせる制御信号TCNTを発生させうる。リセット信号発生器35-4は、タイマ36によって設定された基準時間内にリセット信号が検出されたか否かによって、互いに異なるレベルを有する検出信号DETを発生させうる。CPU37は、検出信号DETのレベルによってUSB装置30Bに接続されたホスト20が、USBデータ伝送プロトコルを支援するホストであるか、IC-USBデータ伝送プロトコルを支援するホストであるか、または第3データ伝送プロトコルを支援するホストであるかを判断することができる。タイマ36によって設定された基準時間の開始時点は、設計仕様によって多様であり得る。例えば、前記開始時点は、図2に示されたΔt3の開始時点、Δt4の開始時点、またはΔt5の開始時点として設定しうる。タイマ36は、クロックclock信号CLKによって、開始時点から一定時間をカウントcountし、該カウント結果によって、リセット信号検出器35-4の動作を制御することができる制御信号TCNTを生成することができる。したがって、リセット信号検出器35-4は、制御信号TCNTによって、一定時間内にリセット信号が入力されたかを判断し、該判断結果によって、互いに異なるレベルを有する検出信号DETを出力することができる。以下、説明の便宜上、開始時点が、Δt5の開始時点として設定されたと仮定する。図5は、図4に示されたUSB装置の動作を説明するためのフローチャートである。マルチインターフェースメモリカード30Bは、第1インターフェース32-1と第2インターフェース32-2以外に第3インターフェース32-3を含むので、USB装置30Bと接続されたホスト20が第3データ伝送プロトコルを支援するホストであるにもかかわらず、第1インターフェース32-1と第2インターフェース32-2とはイネーブルされうる。したがって、第1インターフェース32-1と第2インターフェース32-2とによって電力が消費される。ホスト20が、第3データ伝送プロトコルを支援するホストである時、マルチインターフェースメモリカード30Bは、第1インターフェース32-1と第2インターフェース32-2とをディセーブルさせなければならない。図2、図4、及び図5を参照すると、USB装置30Bが、ホスト20に接続または挿入されれば、USBホスト20は、USB装置30BにVBUS接続端子を通じて電圧を供給するステップS10。すなわち、USB装置30Bは、パワーオンになるステップS110。POR回路31によってパワーオンリセット信号PORSが発生すればステップS115、USB仕様修正2.0の図7-29と図2とに示されたように、USB装置30Bは、USB接続シーケンスまたはIC-USB接続シーケンスを行うステップS120。この際、タイマ36は、クロック信号CLKによってカウント動作を始める。電圧レベル検出器33は、VBUS接続端子を通じて入力された電圧レベルを検出し、該検出結果によって、電圧レベル情報を生成させるステップS125。タイマ36が動作する一定時間の間に、リセット信号検出器35-4は、制御信号TCNTによってD接続端子を通じてリセット信号が入力されたか否かを検出するステップS130。例えば、ホスト20が、第3データ伝送プロトコルを使うホストである時、一定時間の間にD接続端子を通じて入力される信号は、ローレベルに遷移せず、一定の電圧レベルを保持する。すなわち、一定時間の間に、リセット信号が入力されないので、リセット信号検出器35-4は、第1レベル例えば、ハイレベルとローレベルとのうち、何れか一つを有する検出信号DETをCPU37に出力する。CPU37は、第1レベルを有する検出信号DETによって第1インターフェース32-1と第2インターフェース32-2とをディセーブルさせるための制御信号を生成する。したがって、第1インターフェース32-1と第2インターフェース32-2とがディセーブルされるので、USBモードシーケンスとIC-USBモードシーケンスは終了するステップS135。したがって、第1インターフェース32-1と第2インターフェース32-2とは、電力を消費しない。しかし、ホスト20が、USBデータ伝送プロトコルを使うホストである時、一定時間の間にD接続端子を通じて入力される信号は、図2に示されたように、ローレベルに遷移transitionする。例えば、一定時間の間に、D接続端子を通じてリセット信号が入力されるので、リセット信号検出器35-4は、第2レベル例えば、ハイレベルとローレベルとのうち、他の一つを有する検出信号DETをCPU37に出力する。CPU37は、第2レベルを有する検出信号DETによって電圧レベル検出器33によって生成された電圧レベル情報を読み取って解析するステップS140。CPU37は、5Vに該当する電圧レベル情報に基づいて第1インターフェース32-1をイネーブルさせ、第2インターフェース32-2をディセーブルさせるための制御信号を生成させるステップS150。すなわち、USBモードシーケンスが、CPU37によって選択されるのでステップS160、USBホスト20は、イネーブルされた第1インターフェース32-1を通じてUSBコア35Bをアクセスできる。したがって、USBホスト20は、第1インターフェース32-1とメモリコントローラ35-2とを通じてメモリ35-3とデータを送受信することができる。しかし、USBホスト20が、IC-USBデータ伝送プロトコルを支援するホストである時、一定時間の間にD接続端子を通じて入力される信号は、ローレベルに遷移する。すなわち、一定時間の間に、リセット信号が入力されるので、リセット信号検出器35-4は、第2レベルを有する検出信号DETをCPU37に出力する。CPU37は、前記第2レベルを有する検出信号DETによって電圧レベル検出器33によって生成された電圧レベル情報を読み取って解析するステップS140。CPU37は、1.0V、1.2V、1.5V、1.8V、または3.0Vに該当する電圧レベル情報に基づいて第1インターフェース32-1をディセーブルさせ、第2インターフェース32-2をイネーブルさせるための制御信号を生成させるステップS150。すなわち、IC-USBモードシーケンスが、CPU37によって選択されるのでステップS170、USBホスト20は、イネーブルされた第2インターフェース32-2を通じてUSBコア35Bをアクセスできる。したがって、USBホスト20は、第2インターフェース32-2とメモリコントローラ35-2とを通じてメモリ35-3とデータを送受信することができる。前述したように、USB装置30Bは、一定時間内にD接続端子を通じてリセット信号が入力されるか否かによって第1インターフェース32-1と第2インターフェース32-2とをディセーブルさせることができる。また、USB装置30Bは、一定時間内にD接続端子を通じてリセット信号の入力有無と、VBUS接続端子を通じて入力された電圧のレベルによって、第1インターフェース32-1と第2インターフェース32-2とのうち、何れか一つをイネーブルさせることができる。したがって、USB装置30Bは、USBホスト20が使うデータ伝送プロトコルを容易に識別し、該識別結果によって、マルチインターフェースのうちからUSBホスト20が使うデータ伝送プロトコルに適したインターフェースを選択することができる。本発明は、図面に示された一実施形態を参考にして説明されたが、これは例示的なものに過ぎず、当業者ならば、これより多様な変形及び均等な他実施形態が可能であるという点を理解できるであろう。したがって、本発明の真の技術的保護範囲は、特許請求の範囲の技術的思想によって決定されるべきである。