ジョセフソン接合アレーと該アレーの両側に配置された外部導体からなるジョセフソン接合アレー構造体であって、前記ジョセフソン接合アレーは、下部電極と中間層と上部電極とから構成されるジョセフソン接合を、複数個直列に接続したジョセフソン接合アレーであり、2つの隣り合うジョセフソン接合が1つの下部電極を共有して接続され、下部電極を共有していない2つの隣り合うジョセフソン接合が上部電極を共有することにより、直列に接続されており、前記下部電極は、ジョセフソン接合から外部導体へ延びる幅広部と、隣り合うジョセフソン接合を接続する位置における幅狭部とを備えることを特徴とするジョセフソン接合アレー構造体。前記下部電極は、前記幅広部と前記幅狭部とからなるH型状であることを特徴とする請求項1記載のジョセフソン接合アレー構造体。前記ジョセフソン接合アレー構造体は、準平面型導波路型であり、所望の特性インピーダンスとなる寸法を前記幅狭部が有していることを特徴とする請求項1又は2記載のジョセフソン接合アレー構造体。請求項1乃至3のいずれか1項に記載のジョセフソン接合アレー構造体を用いたことを特徴とするデジタルアナログ変換器。請求項1乃至3のいずれか1項に記載のジョセフソン接合アレー構造体を用いてデジタルアナログ変換器を構成したことを特徴とする超伝導電圧標準回路。パルス駆動型デジタルアナログ変換器の出力電圧を、測定器などの較正に用いるには本来1V~10Vを必要とするが、これに対して、現時点の最高で米国標準技術研究所の場合は約03Vであり、小さいという問題がある。出力電圧は、パルス周波数fと接合数Nに比例する。しかし、パルス周波数fはパルスジェネレータの性能で制限されるので、現時点で容易に入手可能な上限値は約40GHz程度である。周波数が高くなるほどコストが高くなるので、出力電圧を大きくすることは現実的ではない。またジョセフソン接合の数は10000接合や15000接合が試作されているものの実際に実用的な信号対ノイズ比S/Nの出力信号が得られたのは5000接合が最高である。これは、ジョセフソン接合の接合抵抗Rnにより、パルスの振幅が接合数Nの指数関数exp-NRn/2Zc:Zcは線路の特性インピーダンスで減少するので、接合アレーの終端部ではパルスの振幅が非常に小さくなってしまうためである。量子交流標準用デジタルアナログ変換器の出力電圧を大きくするために、アレーのジョセフソン接合の数を増やすと、パルス振幅の減衰により動作マージンが小さくなってしまうため、出力電圧を大きくするためには複数のチップを用いるか、複数本のアレーを用いて電圧を足し合わせる方法があった。しかし、いずれもチップあるいはアレーごとに高価なパルスジェネレータがそれぞれ複数台必要であるためコストがかかるという問題があった。図6は従来のジョセフソン接合アレー構造体の概念図であり、図6Aは上から見た平面図、図6Bは図6AのA-A’における断面図である。下部電極11の上にジョセフソン接合10が2個配置され、上部電極9で隣のジョセフソン接合とそれぞれ接続されて、ジョセフソン接合アレーを構成し、さらにジョセフソン接合アレーと外部導体12で準平面型導波路を構成する。同様の構造が特許文献3にも、従来例図6として図示されている。線路インピーダンスZ0は、主に線路の幅で決まるインダクタンスLと、線路と外部導体の距離で主に決まるキャパシタンスCを用いて、Z0=√L/Cであらわされる。マイクロ波の伝送線路の特性インピーダンスとしては50オームがよく用いられる。図7に、図6の従来のジョセフソン接合アレー構造体の下部電極と外部導体の一部を示す。図7に示すように、下部電極11の幅wでインダクタンスLが決まり、下部電極11と外部導体12の距離gでキャパシタンスCが決まる。例えば、下部電極11の幅wが16ミクロンで、外部導体の間隔dが63ミクロンのとき、線路インピーダンスZ0が50オームとなる。ジョセフソン接合アレーの接合数Nにおけるマイクロ波電力Pは、接合抵抗Rn、線路の特性インピーダンスをZcとすると、exp-NRn/Zcで減少する。このため、特性インピーダンスZcを50Ωとするよりも100Ωにした方が減衰が少なく多くの接合にマイクロ波電力を供給することができる。100Ωという大きな線路インピーダンスを得るためには、線路と外部導体の距離を大きくしてキャパシタンスを小さくするか、線路幅を小さくしてインダクタンスを大きくする必要がある。ところが、前者のキャパシタンスを小さくしてインピーダンスを2倍にするためには、線路と外部導体の距離を4倍にする必要があり、集積度が著しく低下する問題がある。一方、線路幅を小さくすると接合抵抗で発生した熱を効率よく基板に逃がすことができなくなり、ジョセフソン接合の局所的な温度上昇により動作マージンが著しく低下するという問題がある。本発明は、これらの問題を解決しようとするものであり、大きな特性インピーダンスをもつジョセフソン接合アレー構造体を、ジョセフソン接合の実装密度を犠牲にすることなく実現することを目的とするものである。また、本発明は、従来より多くの個数のジョセフソン接合を集積することを可能にし、高出力の交流電圧を発生可能な、ジョセフソン効果により量子化された高精度かつ低コストなパルス駆動型超伝導デジタルアナログ変換回路、及びその超伝導電圧標準回路を実現することを目的とするものである。本発明は、前記目的を達成するために、以下の特徴を有するものである。本発明のジョセフソン接合アレー構造体は、ジョセフソン接合アレーとその両側に配置された外部導体からなるジョセフソン接合アレー構造体であって、前記ジョセフソン接合アレーは、下部電極と中間層と上部電極とから構成されるジョセフソン接合を、複数個直列に接続したジョセフソン接合アレーであり、2つの隣り合うジョセフソン接合が1つの下部電極を共有して接続され、下部電極を共有していない2つの隣り合うジョセフソン接合が上部電極を共有することにより、直列に接続されている。本発明は、前記下部電極が、ジョセフソン接合から外部導体へ延びる幅広部と、隣り合うジョセフソン接合を接続する位置における幅狭部とを備えることを特徴とする。ここで、幅広部、幅狭部の幅とは、アレー構造体を構成する下部電極や上部電極や外部導体の線路の方向を長さ方向としたときの略直交する方向を幅方向という。ジョセフソン接合アレーは、超伝導体の下部電極と常伝導体の中間層と超伝導体の上部電極とから構成される積層型のジョセフソン接合であり、下部電極、中間層、上部電極の各材料は、従来から知られている材料を用いることができる。例えば、上部電極および下部電極としてニオブや窒化ニオブなどの超伝導体、中間層として窒化チタンTiN、ニオブシリサイドNbSiなどの常伝導金属を用いることができる。また、外部導体は、通常上部電極および下部電極と同一の材料である超伝導体を用いる。ジョセフソン接合から外部導体へ延びる幅広部を設けたことにより、接合抵抗で発生した熱を効率よく基板に逃がすことができる。一方、隣り合うジョセフソン接合を接続する位置における幅狭部とを備えたことにより、インダクタンスの低下を防ぎ、ジョセフソン接合アレーにおいて所望の特性インピーダンスを集積度を著しく損ねることのない寸法で構成できる。即ち、下部電極を、幅広部と幅狭部とを設けた形状とすることにより、線路と外部導体の距離を大きくしてキャパシタンスを小さくすることと、線路幅を小さくしてインダクタンスを大きくして線路インピーダンスを大きくすることを実現し、かつ放熱効果を大としたものである。本発明の下部電極の好ましい形状は、前記幅広部と前記幅狭部とからなるH型状である。H型状とすることにより、高い線路インピーダンスを実現し、より大きな放熱効果を有し集積度の高いが実現できる。H型状は、幅広部への切り込みを外部導体側からそれぞれ1本設けて幅狭部を形成した場合であるが、切り込みを2本以上設けてもよい。また、H型状では、ジョセフソン接合から外部導体へ延びる幅広部を、2つの隣接するジョセフソン接合に対して設けたが、隣接するジョセフソン接合のいずれか1つに設けて、残りを幅狭部としてもよい。本発明のジョセフソン接合アレー構造体は、準平面型導波路型であり、所望の特性インピーダンスとなる寸法を前記幅狭部が有していることを特徴とする。準平面型導波路とは、外部導体をマイクロ波線路と同一基板上に配置した伝送線路をいう。なお、外部導体は、マイクロ波線路を構成するジョセフソン接合アレーの下部電極または上部電極と同一のレイヤーに配置される。従来、グランドプレーン外部導体に相当/絶縁層/伝送線路の3層構造からなるストリップライン伝送線路に対して、グランドプレーンと絶縁層がなく、グランドプレーンの代わりに外部導体を伝送線路と同じ基板上に配置したものを、準平面型導波路と呼ぶ。伝送線路と外部導体は必ずしも同一レイヤーとは限らない。本発明のデジタルアナログ変換器は、本発明のジョセフソン接合アレー構造体を用いることを特徴とする。量子交流標準用デジタルアナログ変換器として高い出力電圧を実現できる。本発明の超伝導電圧標準回路は、本発明のジョセフソン接合アレー構造体を用いたデジタルアナログ変換器を備えることを特徴とする。本発明のジョセフソン接合アレー構造体によれば、線路インピーダンスを接合抵抗より十分大きな値とすることができるので、マイクロ波の導体損を減らしパルス振幅の減衰を抑える。その結果、従来のアレー構造体よりさらに多くのジョセフソン接合を、チップに発熱の問題を生じることなく実装することができるので、より大きな出力電圧を発生させることができる。本発明のジョセフソン接合アレー構造体のように、下部電極に幅広部と幅狭部を設けることにより、特に幅狭部のような狭窄部を設けることでインダクタンスを大きくしてインピーダンスを大きくすることができ、それと同時に、幅広部を設けることで基板と接触する面積を確保することができ、ジョセフソン接合で発生する熱を効率よく基板に逃がすことができ、局所的な温度の上昇による動作マージンの低下を防止することができる。このように、幅狭部を設けることにより、線路幅を小さくしたのと同様の効果を得ながら、幅広部により基板と接する電極面積を十分確保することを可能にした。本発明によれば、基板に接する下部電極の面積を十分大きくとることでジョセフソン接合で発生した熱を基板に効率よく逃がしつつ、狭窄部を設けることでインダクタンスを大きくして、高い線路インピーダンスのジョセフソン接合アレーの高密度の集積化を可能とした。電圧標準用超伝導デジタルアナログ変換器に用いるジョセフソン接合アレーは、与えたパルス振幅が接合抵抗Rnにより直列に接続されたジョセフソン接合の数Nに対して指数関数的に減少するため、接合数Nを大きくできないために出力電圧が小さいという問題点があった。本発明は、幅広部と幅狭部を共に有するような狭窄部をもつ十分大きな下部電極によって実現する高い線路インピーダンスによって、接合抵抗による電磁パルス信号の減衰が改善され、より多くのジョセフソン接合を直列に接続することが可能になるので、電圧標準用超伝導デジタルアナログ変換器の出力電圧を大きく改善することができる。特に交流電圧標準用として有用である。先の特許文献1のメアンダライン型ジョセフソン接合アレーでは、バイアス電流が流れる経路が90度折れ曲がっていて、電極の超伝導材料の磁場侵入長が大きい場合には、不均一な磁場によるジョセフソン電流の偏りが大きく、電圧標準回路の性能が著しく低下してしまう大きな欠点があった。これに対して、本発明では、下部電極の電極形状に特徴があり、電流経路が直線でバイアス電流による磁場が対称なため、超伝導材料の磁場侵入長が大きくてもジョセフソン接合の4つの角に均一に電流が分布するため電圧標準回路の性能低下を著しく損なうことはないので、磁場侵入長の大きな超伝導材料を電極に用いる場合は本発明が高いインピーダンスを得るのに有効である。また電極材料を選ばないという点で特許文献1の技術より汎用性がある。本発明の実施の形態について、図を参照して以下説明する。図1は、本発明のジョセフソン接合アレー構造体の概念図である。例えば、電圧標準用超伝導デジタルアナログ変換器に用いられる。図1Aにジョセフソン接合アレー構造体の平面図を、図1Bに該平面図のB-B’面における断面図を示す。図1において、ジョセフソン接合アレー構造体は、上部電極9とジョセフソン接合10と下部電極13とからなるジョセフソン接合アレーと、該アレーの両側に配置された外部導体12とを備える。下部電極13の上にジョセフソン接合中間層10が2個配置され、上部電極9により異なる下部電極上の隣り合うジョセフソン接合がそれぞれ接続されて、ジョセフソン接合アレーを構成する。下部電極を中心導体として、その両側に外部導体12が配置される。ジョセフソン接合アレーと外部導体12で準平面型導波路を構成する。下部電極は、配線機能を有するので下部電極配線とも呼ぶ。同様に、上部電極は、配線機能を有するので上部電極配線とも呼ぶ。図1Bの断面図に示すように、基板上に、下部電極13、該下部電極の両側に外部導体12を配置し、下部電極上にジョセフソン接合中間層10を設け、下部電極及び外部導体の上に絶縁層を適宜設け、上部電極9をジョセフソン接合10上に設ける。図1に示すように、ジョセフソン接合アレーは、超伝導体の下部電極と常伝導体の中間層と超伝導体の上部電極とから構成されるジョセフソン接合を、複数個直列に接続したジョセフソン接合アレーであり、2つの隣り合うジョセフソン接合が1つの下部電極13を共有して接続され、下部電極13を共有していない2つの隣り合うジョセフソン接合が上部電極9を共有することにより、直列に接続されている。本発明の下部電極13は、ジョセフソン接合から外部導体12へ延びる幅広部と、隣り合うジョセフソン接合を接続する位置における幅狭部とを備える。図1Aに、複数の下部電極のうちの最上部に図示した1個の下部電極を太い点線で囲って示した。図2に、本発明のジョセフソン接合アレー構造体の下部電極と外部導体の形状及び配置を示す。下部電極13の幅広部は、図中Lに示すように、ジョセフソン接合から外部導体12へ延びている。両側へ延びている部分が対称であるときは、幅広部は、w2Lの寸法幅を有する。一方、下部電極13の幅狭部は、隣り合うジョセフソン接合を接続する位置にあり、図中wで示す寸法幅を有する。図中gは、外部導体12と下部電極13の幅広部の部分と離間間隔ギャップを示す。実施例本発明の実施例について、図1及び図2を参照して説明する。図1に示すジョセフソン接合アレー構造体を作成した。下部電極は、図2に示すように、幅広部と幅狭部と有する形状とした。2つの幅広部とこれを中心で繋ぐ幅狭部から構成され、アルファベットのH形状をなしている。幅狭部は2つの幅広部に形成された狭窄部ということもできる。本実施例の伝送線路では、下部電極の幅狭部の幅wを6ミクロンとした。幅狭部の幅wは、下部電極の中心部となる中心導体の幅wである。下部電極の狭窄部は、下部電極の幅広部の端部からの深さ長さLの溝により特徴づけられる。深さLを27ミクロンとした。実施例では、幅広部の幅は、w2Lである。両側の外部導体12の間の間隔dは、幅広部の幅、w2Lと、左右のgの和であり、w2L2gである。本実施例では、下部電極の線路方向の長さは113ミクロン、幅狭部の線路方向の長さは13ミクロン、幅広部の線路方向の長さは5ミクロンである。本実施例では、下部電極、上部電極として、ニオブを用い、ジョセフソン接合の中間層としてチタンおよび窒化チタンの2重層を用い、外部導体としてニオブを用いた。実施例のジョセフソン接合アレー構造体と、従来例のジョセフソン接合アレー構造体とを比較するため、特性インピーダンスと2つの外部導体の間隔dの関係を数値的に計算した。図3に計算結果を示す。従来例の図7に示す準平面型導波路の構造で特性インピーダンスと外部導体12の間隔dの関係を計算したものが黒丸である。黒丸で示す従来の伝送線路では、中心導体の幅w=16ミクロンとした。一方、白丸は本実施例の形状の場合幅狭部の幅wが6ミクロン、幅広部の端部からの深さ長さLが27ミクロンを示す。縦軸は特性インピーダンス、横軸は間隔dである。図3は、特性インピーダンスが50Ωより100Ωの方が格段に寸法が大きくなることを示している。図3において、特性インピーダンス100Ωを得るための外部導体の間隔dを破線で示し、高いインピーダンスにおいて本発明の寸法節約効果があることを矢印で示した。従来例の場合、ジョセフソン接合で発生した熱を基板に逃がすために下部電極の幅wを16ミクロン程度必要としている。50Ωの特性インピーダンスを得るためには、図3の黒丸で示す計算結果のように、外部導体12の間隔dを63ミクロン程度にすればよい。外部導体12の幅を20ミクロンとすると、アレー構造体の全幅は103ミクロンとなる。ジョセフソン接合アレー構造体において、16GHzのパルス周波数で実効値1Vの出力電圧を得るためには約10万個のジョセフソン接合が必要になる。接合1個当たり直列方向に7ミクロンのスペースが必要であると仮定すると、10万接合のアレーの全長は約700mmと見積もられる。チップサイズが縦方向10mmと仮定すると、アレーを70回程度横方向に折りたたむ必要があるので、隣同士のアレー構造体のピッチが約103ミクロン従来例とすると、横方向のサイズは7mmとなる。また、従来例の場合、下部電極配線11の幅wを16ミクロンの準平面型導波路の構造で100Ωの特性インピーダンスを得るためには、図3の黒丸で示すように外部導体12の間隔dを260ミクロンにする必要がある。外部導体12の幅を20ミクロンとすると、アレー構造体の全幅は300ミクロンになり、50Ωの3倍の幅が必要で、ジョセフソン接合の集積度が著しく低下してしまう。例えば、縦方向10mmのチップサイズに10万個のジョセフソン接合を集積すると仮定すると、チップの横方向のサイズは21mmと、i線ステッパで露光可能なチップサイズの限界値20mmに達してしまう。チップサイズの増加は製造コストの上昇をもたらす。本実施例のように、図1に示す下部電極に深さLの大きさで狭窄部を設けたジョセフソン接合アレー構造体を用いた場合、インダクタンスは図2に示す狭くなった線路幅wで大きく左右される。従来例の構造では、下部電極の幅wを小さくしてインダクタンスを大きくするとジョセフソン接合の発熱により動作マージンが低下してしまうという問題点がある。一方、本発明の構造では、狭窄部の深さLを十分大きく取れば、基板と十分大きな接触面積を十分確保でき、幅wが小さくてもジョセフソン接合で発生した熱を効率よく基板に逃がすことができる。本実施例の構造で特性インピーダンス100Ωの準平面型導波路を得るためには、外部導体の間隔dを180ミクロンとすればよく、外部導体の幅20ミクロンを含めたアレー1本あたりの全幅は220ミクロンとなる。よって、実施例の場合、従来例の準平面型導波路を用いたアレー構造体の約2/3のサイズで済むので、約30集積度を改善できる。本実施例の場合、10万個のジョセフソン接合を集積したチップサイズは10mm×15mm程度と見積もられる。図3の白丸で示した計算では外部導体の間隔dのみで特性インピーダンスを最適化したものである。線路幅幅狭部w=6ミクロン、狭窄部の深さL=27ミクロン、下部電極の片側あたりの狭窄部の数が1本といった値は、固定されており、これらの値についても、同様の計算により、最適化することでき、さらに集積度を改善することができる。なお、現在一般に市販されているマイクロ波発信器、ケーブル、コネクタなどは、ほとんど特性インピーダンスが50Ωで統一されているので、本発明で実現する特性インピーダンス100Ωのジョセフソン接合アレー構造体にマイクロ波パルスを供給するためには広帯域のインピーダンス変換が必要になる。実際には、デジタルアナログ変換に必要な入力パルスは非常に広帯域の周波数成分を含み、すべての周波数成分を均等にインピーダンス変換するのは困難である。そこで、2本の100Ωアレー構造体を並列に接続し合成インピーダンスを50Ωにすることにより、広帯域のインピーダンス変換器が不要になり、しかも2本のアレー構造体により出力電圧を2倍にすることで更なる出力電圧の改善を実現することができる。なお、上記実施の形態等で示した例は、発明を理解しやすくするために記載したものであり、この形態に限定されるものではない。