基板上に第1の導電膜を成膜する工程と、前記第1の導電膜上に半導体膜を成膜する工程と、前記半導体膜上に第2の導電膜を成膜する工程と、前記第2の導電膜上に第3の導電膜を成膜する工程と、前記第3の導電膜上に酸素含有率が異なる複数層で構成される抵抗変化膜を成膜する工程と、前記抵抗変化膜上に第4の導電膜を成膜する工程と、前記第4の導電膜をパターニングして抵抗変化素子の上部電極を形成する工程と、前記抵抗変化膜をパターニングして前記抵抗変化素子の抵抗変化層を形成する工程と、前記第3の導電膜をパターニングして前記抵抗変化素子の下部電極を形成する工程と、前記第2の導電膜をパターニングしてMSMダイオード素子の上部電極を形成する工程と、前記半導体膜をパターニングして前記MSMダイオード素子の半導体層を形成する工程と、前記第1の導電膜をパターニングして前記MSMダイオード素子の下部電極を形成する工程とを備え、さらに、前記抵抗変化素子の上部電極をパターニングして形成した後、少なくとも前記MSMダイオード素子の上部電極をパターニングして形成する工程の前に、前記抵抗変化層の端面近傍領域における抵抗変化膜の一部を絶縁化させるために酸化する工程を有する不揮発性半導体記憶素子の製造方法。前記抵抗変化膜の一部を絶縁化させるために酸化する工程は、前記抵抗変化素子の下部電極をパターニングして形成する工程と前記MSMダイオード素子の上部電極をパターニングして形成する工程との間に、前記抵抗変化膜の一部を酸化する工程である請求項1記載の不揮発性半導体記憶素子の製造方法。前記抵抗変化膜の一部を絶縁化させるために酸化する工程は、前記抵抗変化層をパターニングして形成する工程と前記抵抗変化素子の下部電極をパターニングして形成する工程との間に、前記抵抗変化膜の一部を酸化する工程である請求項1記載の不揮発性半導体記憶素子の製造方法。前記抵抗変化膜の一部を絶縁化させるために酸化する工程は、前記抵抗変化素子の上部電極をパターニングして形成する工程と前記抵抗変化層をパターニングして形成する工程との間に、前記抵抗変化膜の一部を酸化する工程である請求項1記載の不揮発性半導体記憶素子の製造方法。さらに、前記抵抗変化素子の上部電極の上に、前記上部電極の機械的ストレス極性と逆極性の機械的ストレス極性を有するストレス強化層を形成する工程を有する請求項1乃至4のいずれか1項に記載の不揮発性半導体記憶素子の製造方法。さらに、前記第1の導電膜を成膜する工程の前に、前記第1の導電膜に接続するコンタクトプラグを形成する工程を有する請求項1乃至5のいずれか1項に記載の不揮発性半導体記憶素子の製造方法。前記抵抗変化層は、タンタル、ハフニウム又はジルコニウムの酸化物層で構成される請求項1乃至6のいずれか1項に記載の不揮発性半導体記憶素子の製造方法。MSMダイオード素子と抵抗変化素子とを備えた不揮発性半導体記憶素子であって、基板と、前記基板上に形成された、前記MSMダイオード素子の下部電極と、前記MSMダイオード素子の下部電極上に形成された半導体層と、前記半導体層上に形成された、前記MSMダイオード素子の上部電極と、前記MSMダイオード素子の上部電極上に形成された、前記抵抗変化素子の下部電極と、前記抵抗変化素子の下部電極上に形成された抵抗変化層と、前記抵抗変化層上に形成された、前記抵抗変化素子の上部電極とを備え、前記MSMダイオード素子の端面と前記抵抗変化素子の端面とは、面一であり、前記抵抗変化層は、抵抗が変化する第1の抵抗変化領域と前記第1の抵抗変化領域の周囲に位置し絶縁性を有する第2の抵抗変化領域とを有し、前記第2の抵抗変化領域の酸素含有率は前記第1の抵抗変化領域の酸素含有率より大きいことにより、前記MSMダイオード素子のアクティブな面積が、前記抵抗変化素子のアクティブな面積より大きい不揮発性半導体記憶素子。さらに、前記抵抗変化素子の上部電極の上に、前記抵抗変化素子の上部電極が有する機械的ストレス極性と逆の機械的ストレス極性を有し、上部電極が有する機械的ストレスを強化するためのストレス強化層を備える請求項8記載の不揮発性半導体記憶素子。さらに、前記基板上であって、かつ、前記MSMダイオード素子の下部電極下にコンタクトプラグを備える請求項8または9記載の不揮発性半導体記憶素子。上述の不揮発性半導体記憶素子においては、抵抗変化が安定して発現する状態に遷移させるために、抵抗変化素子に最初に通常動作で用いられる電圧より高い電圧を印加して、酸素含有率の高い抵抗変化層の一部を局所的に短絡させる初期ブレイクダウンという工程が行われる。そのとき抵抗変化素子以外のトランジスタや寄生抵抗成分に初期ブレイクダウン電圧が分配されることを最小限に抑え、抵抗変化素子に十分な電圧を印加することが必要である。これを実現するため、本件出願人は、抵抗変化層の側壁部分を酸化して絶縁化することで、抵抗変化層のアクティブな面積を縮小化し、リーク電流を低減する発明を既に出願以下、関連出願している。ここで、アクティブな面積とは、素子の電気特性に影響する実効面積のことであり、抵抗変化素子において電流が流れる経路における最大の断面積をいう。図10aからfは、上述した関連出願に開示している不揮発性記憶素子を用いた1D1R型1つのダイオード素子と1つの抵抗変化素子を直列に接続して1つのメモリセルを構成の不揮発性半導体記憶素子の要部の製造方法を示す断面図である。図10aに示すように、トランジスタや下層配線などが形成されている基板100上に、アルミAl等で構成される導電層を形成し、これをパターニングすることで下層配線101を形成する。さらに、下層配線101を被覆して基板100上に絶縁膜を形成した後に絶縁膜表面を平坦化することで層間絶縁層102を形成する。層間絶縁層102の中に、下層配線101に接続されるコンタクトホール103を形成し、その内部にコンタクトプラグ104を形成する。このコンタクトプラグ104を被覆して、層間絶縁層102上に、タンタル窒化物で構成される第1の導電膜105M、窒素不足型のシリコン窒化膜で構成される半導体膜106S、タンタル窒化物で構成される第2の導電膜107M、同じくタンタル窒化物で構成される第3の導電膜108M、遷移金属酸化物で構成される第1の抵抗変化膜109aF、第2の抵抗変化膜109bF、貴金属白金、イリジウム、パラジウムなどで構成される第4の導電膜110Mをこの順で形成する。ここで、窒素不足型のシリコン窒化膜とは、化学量論的な組成を有するシリコン窒化膜と比較して窒素の含有量原子比:総原子数に占める窒素原子数の割合が少ないシリコン窒化膜をいう。シリコン窒化膜の化学量論的な組成はSi3N4であって、SiとNの原子数の比率N/Siは1.33である。したがって、窒素不足型のシリコン窒化膜においては、SiとNの原子数の比率は0より大きく、1.33より小さいことになる。以下には、窒素不足型のシリコン窒化膜をSiNxと記載する。次に、図10bに示すように、所望のマスクを用いて、第4の導電膜110Mをパターニングして、抵抗変化素子の上部電極110を形成する。次に、図10cに示すように、抵抗変化素子の上部電極110をマスクとして、第1の抵抗変化膜109aFおよび第2の抵抗変化膜109bFをパターニングして、第1の抵抗変化層109aおよび第2の抵抗変化層109bの積層構造で構成される抵抗変化層109を形成する。さらに、図10dに示すように、同様にして、第3の導電膜108Mをパターニングして、抵抗変化素子の下部電極108を形成して、抵抗変化層109を下部電極108、上部電極110で挟持した抵抗変化素子を形成する。続いて、図10eに示すように、同様にして、第2の導電膜107M、半導体膜106S、第1の導電膜105Mをパターニングして、ダイオード素子の上部電極107、半導体層106、下部電極105を形成する。通常、図10bから図10eは、同一のマスクを用いて、一連の工程として、実施されてきた。素子のパターニングエッチングの途中で、他の工程の処理をすると、歩留低下や、製造のスループットが低下するなどの懸念があるからである。最後に、図10fに示すように、抵抗変化素子を、酸素を含む雰囲気中でアニールすることにより、第1の抵抗変化層109aの端面近傍エッチングされてできた側面近傍を酸化して絶縁領域109cを形成する。第2の抵抗変化層109bは最初から酸素含有率が高く絶縁層に近いため、ほとんど酸化されない。以上の製造方法とすることにより、抵抗変化素子の側壁部分を酸化して絶縁化することで、第1の抵抗変化層109aのアクティブな面積を縮小化し、抵抗変化層109中のダメージ領域主に抵抗変化層の側壁近傍領域にエッチング中に発生を流れるリーク電流を低減し、初期ブレイクダウン電圧の低電圧化と初期ブレイクダウン時間の短時間化を実現することができる。しかしながら、上記で説明した製造方法では、酸化する必要のないダイオード素子まで酸化してしまい、その整流性を悪化させるという課題がある。図11に、上述の製造方法で形成した不揮発性半導体記憶素子のTEM像による断面図を示す。図11によると、窒素不足型シリコン窒化膜SiNxで構成されるダイオード素子の半導体層の端面近傍エッチングされてできた側面近傍は20nm程度変色し、酸化していることが分かる。また、図12に、この不揮発性半導体記憶素子のダイオード素子の電流-電圧特性I-V特性を示す。図12は、ダイオード素子単体の電流-電圧特性を示している。半導体層を電極で挟持するMSMダイオード素子は、双方向に電流を流すことができるが、低電圧ではその電流が小さく、電圧を上げていくと、指数関数的に電流が流れるという特徴を有する。この不揮発性半導体記憶素子では、図10fの工程で酸素アニールを行う黒い三角の印で示す酸化有のデータと、図12からもわかるように、黒い四角の印で示す酸化無のデータと比較してダイオード素子は全体的に電流容量が劣化し、特にオン電流が減少する。即ち、ダイオード素子の半導体層の端面近傍が酸化されることにより、半導体層のアクティブな面積素子の電気特性に影響する実効面積のことであり、抵抗変化素子において電流が流れる経路における最大の断面積が減少し、ダイオード素子の電流駆動能力が落ちていることが分かる。これは、抵抗素子の初期ブレイクダウン時や書き換え時に必要とする電流が確保できないことを意味し、メモリの動作が極めて不安定になることを示唆している。本発明は、上記の課題を解決するもので、初期ブレイクダウン時の低電圧高速動作が可能で、かつダイオード素子特性が良好な抵抗変化型の不揮発性半導体記憶素子の製造方法および不揮発性半導体記憶素子を提供することを目的とする。特に、クロスポイント型メモリの微細化大容量化に極めて貢献できる不揮発性半導体記憶素子の製造方法および不揮発性半導体記憶素子を提供することを目的とするものである。上記目的を達成するために、本発明の一態様に係る不揮発性半導体記憶素子の製造方法は、基板上に第1の導電膜を成膜する工程と、第1の導電膜上に半導体膜を成膜する工程と、半導体膜上に第2の導電膜を成膜する工程と、第2の導電膜上に第3の導電膜を成膜する工程と、第3の導電膜上に酸素含有率が異なる複数層で構成される抵抗変化膜を成膜する工程と、抵抗変化膜上に第4の導電膜を成膜する工程と、第4の導電膜をパターニングして抵抗変化素子の上部電極を形成する工程と、抵抗変化膜をパターニングして抵抗変化素子の抵抗変化層を形成する工程と、第3の導電膜をパターニングして抵抗変化素子の下部電極を形成する工程と、第2の導電膜をパターニングしてMSMダイオード素子の上部電極を形成する工程と、半導体膜をパターニングしてMSMダイオード素子の半導体層を形成する工程と、第1の導電膜をパターニングしてMSMダイオード素子の下部電極を形成する工程とを備え、さらに、抵抗変化素子の上部電極をパターニングして形成した後、少なくともMSMダイオード素子の上部電極をパターニングして形成する工程の前に、抵抗変化層の端面近傍領域における抵抗変化膜の一部を絶縁化させるために酸化する工程を有することを特徴とする。以上の製造方法とすることにより、抵抗変化素子の側壁部分を酸化して絶縁化することで、アクティブな面積素子の電気特性に影響する実効面積を縮小化し、リーク電流を低減し、初期ブレイクダウン電圧の低電圧化および初期ブレイクダウン時間の短時間化を実現することができる。また、ダイオード素子の上部電極がパターニングされる前に抵抗変化層の側壁を酸化することで、全面に成膜された第2の導電膜が酸素の拡散バリアとなり、ダイオード素子の半導体層の酸化を原理的に防止することができる。また、上述の不揮発性半導体記憶素子の製造方法において、抵抗変化膜の一部を絶縁化させるために酸化する工程は、抵抗変化素子の下部電極をパターニングして形成する工程とMSMダイオード素子の上部電極をパターニングして形成する工程との間に、抵抗変化膜の一部を酸化する工程であってもよい。これにより、抵抗変化素子の形成の途中でダイオード素子の半導体膜が酸化されることがないので、抵抗変化素子とダイオード素子をそれぞれ適正なエッチングで形成することができ、寸法ばらつきを小さくすることができる。また、上述の不揮発性半導体記憶素子の製造方法において、抵抗変化膜の一部を絶縁化させるために酸化する工程は、抵抗変化層をパターニングして形成する工程と抵抗変化素子の下部電極をパターニングして形成する工程との間に、抵抗変化層の端面近傍領域における抵抗変化膜の一部を酸化する工程であってもよい。これにより、抵抗変化層の端面近傍から酸素が脱離しないようにする効果がある。特に抵抗変化膜のパターニング直後に酸化することで、抵抗変化層が大気中に放置される時間が少なくなり、抵抗変化層の変動要因が少なくなる効果がある。また、抵抗変化層の端面近傍に形成された側壁酸化領域が保護層となり、下部電極をパターニングする際の抵抗変化層のエッチングダメージも低減することができる。また、上述の不揮発性半導体記憶素子の製造方法において、抵抗変化膜の一部を絶縁化させるために酸化する工程は、抵抗変化素子の上部電極をパターニングして形成する工程と抵抗変化層をパターニングして形成する工程との間に、抵抗変化層の端面近傍領域における抵抗変化膜の一部を酸化する工程であってもよい。これにより、酸化処理の際に抵抗変化膜がパターニングされていないので、その分だけ酸素の拡散バリアが強化され、より確実にダイオード素子の半導体層の酸化を防止することができる。また、抵抗変化膜が全面に残存している状態で酸化すると、抵抗変化膜の酸化レートが向上し、抵抗変化素子のアクティブ面積をより絞ることができ、リーク電流をさらに低減することができる。加えて、エッチングする対象の抵抗変化膜に酸素が多く含有されることで、抵抗変化膜に形成された酸化領域が保護層となり、抵抗変化膜および第3の導電膜をパターニングする際のエッチングダメージも低減することができる。また、上述の不揮発性半導体記憶素子の製造方法において、さらに、抵抗変化素子の上部電極の上に、上部電極の機械的ストレス極性と逆極性の機械的ストレス極性を有するストレス強化層を形成する工程を有してもよい。これにより、各素子の電極となる導電膜、抵抗変化層となる抵抗変化膜が全面に残った状態で酸化を実施しても、ストレス変動による抵抗変化素子の上部電極の反りを防止することができる。また、上述の不揮発性半導体記憶素子の製造方法において、さらに、第1の導電膜を成膜する工程の前に、第1の導電膜に接続するコンタクトプラグを形成する工程を有してもよい。これにより、初期ブレイクダウン電圧の低電圧化および初期ブレイクダウン時間の短時間化を実現するために酸化処理を行っても、ダイオード素子の上部電極がパターニングされる前に抵抗変化層の側壁を酸化することで、第3の導電膜の全面に成膜された第2の導電膜が酸素の拡散バリアとなり、ダイオード素子の半導体膜の酸化を原理的に防止することができる。また、上述の不揮発性半導体記憶素子の製造方法において、抵抗変化層は、タンタル、ハフニウム又はジルコニウムの酸化物層で構成されるとしてもよい。これらの材料はリテンション特性に優れ、かつ高速動作が可能な材料であるが、抵抗変化開始時に初期ブレイクダウンを必要とする抵抗変化層の材料であっても、本発明の効果により、その初期ブレイクダウン特性を極めて安定化することができるからである。また、本発明の不揮発性半導体記憶素子において、MSMダイオード素子と抵抗変化素子とを備えた不揮発性半導体記憶素子であって、基板と、基板上に形成された、MSMダイオード素子の下部電極と、MSMダイオード素子の下部電極上に形成された半導体層と、半導体層上に形成された、MSMダイオード素子の上部電極と、MSMダイオード素子の上部電極上に形成された、抵抗変化素子の下部電極と、抵抗変化素子の下部電極上に形成された抵抗変化層と、抵抗変化層上に形成された、抵抗変化素子の上部電極とを備え、MSMダイオード素子の端面と抵抗変化素子の端面とは、面一であり、抵抗変化層は、抵抗が変化する第1の抵抗変化領域と第1の抵抗変化領域の周囲に位置し絶縁性を有する第2の抵抗変化領域とを有し、第2の抵抗変化領域の酸素含有率は第1の抵抗変化領域の酸素含有率より大きいことにより、MSMダイオード素子のアクティブな面積が、抵抗変化素子のアクティブな面積より大きいことを特徴とする。以上の構成とすることにより、抵抗変化素子はアクティブな面積が小さく絞りこまれることにより、初期ブレイクダウン時の低電圧高速動作が可能で、書き換えに必要な電流も低減させることができる。その一方で、ダイオード素子においては、抵抗変化素子よりアクティブな面積を大きく確保することができるので、その電流駆動能力が低下することなく、抵抗変化素子の初期ブレイクダウンや書き換えに必要な電流を十分供給することができる。また、上述の不揮発性半導体記憶素子において、さらに、抵抗変化素子の上部電極の上に、抵抗変化素子の上部電極が有する機械的ストレス極性と逆の機械的ストレス極性を有し、上部電極が有する機械的ストレスを強化するためのストレス強化層を備えることとしてもよい。これにより、各素子の電極となる導電膜、抵抗変化層となる抵抗変化膜が全面に残った状態で酸化を実施しても、ストレス変動による抵抗変化素子の上部電極の反りを防止することができる。また、上述の不揮発性半導体記憶素子において、さらに、前記基板上であって、かつ、前記MSMダイオード素子の下部電極下にコンタクトプラグを備えることとしてもよい。本発明の不揮発性半導体記憶素子の製造方法および不揮発性半導体記憶素子は、コンタクトプラグ上に形成された上部電極、半導体層および下部電極で構成されるMSMダイオード素子と、さらにそのMSMダイオード素子上に、上部電極、抵抗変化層、下部電極で構成される抵抗変化素子の積層構造を有し、ダイオード素子の上部電極をパターニングする前に、抵抗変化層の側壁を酸化することで、抵抗変化層のアクティブな面積の縮小化による初期ブレイクダウン電圧の低電圧化および初期ブレイクダウン時間の短時間化と、ダイオード素子の駆動能力の劣化防止と、を両立させるものである。さらには、素子下層にコンタクトプラグがある場合には、その酸化を防止することができる。これは、パターニングされていない導電膜が酸素の拡散バリアとして機能し、半導体層、コンタクトプラグの酸化を原理的に防止することができるからである。本発明の不揮発性半導体記憶素子の製造方法および不揮発性半導体記憶素子は、特に、ダイオード素子を用いるクロスポイントメモリの微細化大容量化に極めて貢献できるものである。以下、本発明の実施の形態について、図面を参照しながら説明する。なお、以下の各実施形態に示す膜厚やホールの直径などの数値は具体例としての一例を示すものであり、これらの数値に限定されるものではない。実施の形態1図1および図2は、本発明の実施の形態1における不揮発性半導体記憶素子の要部の製造方法を示す断面図である。まず、図1aに示すように、トランジスタや下層配線などが形成されている基板100上に、アルミ等で構成される導電層膜厚:400~600nmを形成し、これをパターニングすることで下層配線101を形成する。その後、下層配線101を被覆して基板100上に層間絶縁膜を形成した後に層間絶縁膜の表面を平坦化することで層間絶縁層102膜厚:500~1000nmを形成する。層間絶縁層102については、プラズマTEOS膜、ならびに配線間の寄生容量の低減のため、フッ素含有酸化物例えば、FSG等のlow-k材料が用いられる。そして、所望のマスクを用いて層間絶縁層102をパターニングして、層間絶縁層102を貫通して下層配線101に達するコンタクトホール103直径:50~300nmを形成する。ここでは、下層配線101の幅がコンタクトホール103の径より小さい場合には、マスク合わせずれの影響により下層配線101とコンタクトプラグ104の接触する面積が変わり、例えばセル電流が変動する。これを防止する観点から、下層配線101の幅はコンタクトホール103の径より大きくなるようにする。次に、図1bに示すように、まず下層として密着層および拡散バリアとして機能するチタン窒化物TiN、膜厚:5~50nm及びチタンTi、膜厚:5~30nm層をスパッタ法で、そしてその上層として主成分となるタングステン膜厚:200~400nmをCVD法で成膜する。この結果、タングステンを主成分とする充填材で、コンタクトホール103を埋め込む。その後、化学的機械研磨法CMP法を用いてウェハ全面を平坦化研磨し、層間絶縁層102上の不要な充填材を除去して、コンタクトホール103の内部にコンタクトプラグ104を形成する。次に、図1cに示すように、コンタクトプラグ104を被覆して、層間絶縁層102上に、後にダイオード素子の下部電極105となるタンタル窒化物で構成される第1の導電膜105M膜厚:20~100nmをスパッタ法で形成成膜する。次に、図1dに示すように、第1の導電膜105M上に、後にダイオード素子の半導体層106となる窒素不足型のシリコン窒化膜で構成される半導体膜106S膜厚:5~30nmをスパッタ法で形成する。ここでは、シリコンターゲットをアルゴンArと窒素N2ガス雰囲気中でスパッタリングする、いわゆる、反応性スパッタ法で形成する。窒素の流量を制御することで、膜中の窒素含有率を制御することができ、ダイオード素子特性の電流駆動能力を適宜設計することができる。次に、図1eに示すように、半導体膜106S上に、後にダイオード素子の上部電極107となるタンタル窒化物で構成される第2の導電膜107M膜厚:10~50nmをスパッタ法で形成する。次に、図1fに示すように、第2の導電膜107M上に、後に抵抗変化素子の下部電極108となるタンタル窒化物で構成される第3の導電膜108M膜厚:10~50nmをスパッタ法で形成する。場合によっては、図1eの工程から連続で成膜しても構わない。次に、図1gに示すように、酸素含有率が異なる複数層から構成される抵抗変化膜、つまり遷移金属酸化物で構成される第1の抵抗変化膜109aFおよび第2の抵抗変化膜109bFをこの順で形成成膜する。第1の抵抗変化膜109aFの酸素含有率としては、50~65atm、その抵抗率は2~50mΩcm、膜厚は20~100nmである。第2の抵抗変化膜109bFの酸素含有率としては、68~72atm、その抵抗率は1E7すなわち、1×107mΩcm以上、膜厚は3~10nmである。ここでは、タンタルターゲットをアルゴンArと酸素O2ガス雰囲気中でスパッタリングする、いわゆる、反応性スパッタ法で第1の抵抗変化膜109aFおよび第2の抵抗変化膜109bFを形成する。なお、第1の抵抗変化膜109aFは、第2の抵抗変化膜109bFよりも低酸素濃度および低抵抗の膜である。次に、図1hに示すように、第2の抵抗変化膜109bF上に、パターニング後に抵抗変化素子の上部電極110となる貴金属白金Pt、イリジウムIr、パラジウムPdなどで構成される第4の導電膜110Mを形成成膜する。次に、図1iに示すように、所望のマスクを用いて、第4の導電膜110Mをパターニングして、パターニングされた第4の導電膜110Mを抵抗変化素子の上部電極110として形成する。次に、図2aに示すように、所望のマスクを用いて、第1の抵抗変化膜109aFおよび第2の抵抗変化膜109bFをパターニングする。例えば、難エッチング材料で構成された上部電極110をマスクに用いて第1の抵抗変化膜109aFおよび第2の抵抗変化膜109bFをパターニングしてもよい。パターニングされた抵抗変化膜は、第1の抵抗変化層109aおよび第2の抵抗変化層109bの積層構造で構成される抵抗変化層109として形成する。ここで、第1の抵抗変化層109a第1の抵抗変化膜109aFは第1の遷移金属酸化物、例えば酸素不足型の酸化タンタルTaOx、0<x<2.5を主成分とした遷移金属酸化物で構成される。第2の抵抗変化層109b第2の抵抗変化膜109bFを構成する第2の遷移金属酸化物の酸素含有率は、第1の抵抗変化層109aを形成する第1の遷移金属酸化物の酸素含有率より高い。言い換えると、第2の遷移金属酸化物の酸素の組成比は、第1の遷移金属酸化物の酸素の組成比より高い。例えば、第2の抵抗変化層109bが酸化タンタルTaOyで構成されるとすると、x<yとなる。第1の抵抗変化層109aおよび第2の抵抗変化層109bがタンタル以外の遷移金属で構成される場合は、絶縁性を示す化学量論的組成からの酸素の不足度が小さい材料で構成される。抵抗変化層109を構成する材料として他にハフニウムHfやジルコニウムZrの酸化物を用いても、同様の積層構造の抵抗変化層が構成できる。なお、酸素不足型の遷移金属酸化物とは、化学量論的な組成を有する酸化物と比較して酸素の含有量原子比:総原子数に占める酸素原子数の割合が少ない酸化物をいう。遷移金属がTaの場合、化学量論的な酸化物の組成はTa2O5であって、TaとOの原子数の比率O/Taは2.5である。したがって、酸素不足型のTa酸化物において、TaとOの原子比は0より大きく、2.5より小さいことになる。続いて、図2bに示すように、所望のマスクを用いて、第3の導電膜108Mをパターニングして、抵抗変化素子の下部電極108を形成する。ここで、第3の導電膜108Mと第2の導電膜107Mが同じようにエッチングされる膜で構成される場合は、エッチング装置のエンドポイントモニターを利用して第3の導電膜108Mのエッチングの始まりを検出し、第3の導電膜108Mのエッチングが完了するような所定のオーバーエッチングを行った後にエッチングを停止してもよい。また、上記の説明では、分かりやすくするため第2の導電膜107Mと第3の導電膜108Mは別々に形成される個別の膜であるとしたが、同一材料で構成される単一膜であってもよい。次に、図2cに示すように、第2の導電膜107Mがパターニングされていない状態で、酸素を含む雰囲気中でアニール以下、単にアニールと記載することにより温度:300~450°C、第1の抵抗変化層109aの端面近傍エッチングされてできた側面近傍を絶縁化させるために酸化して絶縁領域109cを形成する。このとき、第2の抵抗変化層109bは酸素含有率が高いため、このアニール時に酸化される酸化度合いは第1の抵抗変化層109aに比べて低い。つまり、第2の抵抗変化層109bが最初から絶縁層に近い場合は、ほとんど酸化されない。また、第2の導電膜107Mの表面が露出された状態で酸化処理されるので、第2の導電膜107Mの表層に酸化層が形成される程度である図示せず。即ち、この第2の導電膜107Mが酸素拡散バリアとして機能して、ダイオード素子特に半導体膜は酸化されない。最後に、図2dに示すように、所望のマスクを用いて、第2の導電膜107M、半導体膜106Sおよび第1の導電膜105Mをパターニングする。例えば、難エッチング材料で構成された上部電極110をマスクに用いて第2の導電膜107M、半導体膜106Sおよび第1の導電膜105Mをパターニングしてもよい。このパターニングにより、ダイオード素子の上部電極107、半導体層106および下部電極105を形成して、半導体層106を下部電極105および上部電極107で挟持したMSMダイオード素子を形成する。以降は、通常は、抵抗変化素子を層間絶縁膜で被覆する工程、抵抗変化素子の上部電極に接続するコンタクトプラグを形成する工程、そのコンタクトプラグに接続する上層配線を形成する工程などがあり図示せず、これらの工程を経ることで、本発明の実施の形態1に係る不揮発性半導体記憶素子を得る。以上の製造方法とすることにより、ダイオード素子と抵抗変化素子の積層構造において、ダイオード素子の上部電極107を形成する前に、抵抗変化層109の側壁が酸化される。これにより、抵抗変化層109のアクティブな面積を縮小化し、抵抗変化素子の初期ブレイクダウン電圧の低電圧化および初期ブレイクダウン時間の短時間化と、ダイオード素子の酸化による電流駆動能力の劣化の防止とを両立させることができる。上述の製造方法で作成した本実施の形態1に係る不揮発性半導体記憶素子の、側壁酸化量と初期ブレイクダウン電圧の特性図を図3に示す。図3は、抵抗変化層109の側壁を酸化した量を横軸に、抵抗変化素子の初期ブレイクダウン電圧を縦軸としている。側壁酸化量とは、ウェハ全面に抵抗変化層109を形成したモニタウェハを用い、その表面を側壁酸化時と同じ時間だけ酸化して抵抗変化層109表面から縦方向に進行する酸化量を、光学的な膜厚測定器で測定した推測量である。実際の抵抗変化素子の側壁で進行する酸化量は、他の要因により、影響を受けてモニタウェハを用いて測定した側壁酸化量と異なることもあるが、定性的な特性は変わらないと考えられる。この図3から、抵抗変化素子形成後下部電極108形成後にアニールを実施していた図10の製造方法と同様に、側壁酸化量を多くすることで、抵抗変化素子のアクティブな面積が縮小化し、初期ブレイクダウン電圧が低減される効果が発現していることが確認できる。また、本実施の形態1に係る不揮発性半導体記憶素子において、側壁酸化量とコンタクトプラグ104のコンタクト抵抗の特性図を図4に示す。図4は、抵抗変化層の側壁を酸化した量を横軸に、コンタクトプラグ104のコンタクト抵抗を縦軸としている。図4より、抵抗変化素子形成後にアニールを実施していた図10の製造方法では、側壁酸化量が40~60nmであるときコンタクト抵抗は32Ω程度で、側壁酸化量が70nmになると、コンタクト抵抗は急激に40Ω以上に上昇している。これは、側壁酸化量を多くすることで、酸素がコンタクトプラグ104まで到達し、コンタクトプラグ104が酸化されることを示唆している。一方で、本実施の形態1の製造方法では、コンタクト抵抗は30Ω以下と低く、側壁酸化量が増加しても抵抗上昇がないことが分かる。なお、抵抗変化素子の下部電極108とダイオード素子の上部電極107とは、一体として形成しても良い。つまり、ダイオード素子の上部電極107を抵抗変化素子の下部電極108と兼用した構成としても良い。実施の形態2図5は、本発明の実施の形態2における不揮発性半導体記憶素子の要部の製造方法を示す断面図である。図5において、図1と同じ構成要素については同じ符号を用い、説明を省略する。図5に示すように、本実施の形態2の不揮発性半導体記憶素子の製造方法と、実施の形態1の不揮発性半導体記憶素子の製造方法との違いは、抵抗変化素子の側壁酸化のためのアニール工程絶縁領域109c形成工程をどのタイミングで行うかという点である。実施の形態1の製造方法では、抵抗変化素子の下部電極108をパターニングした後にアニールを実施したのに対し、本実施の形態2の製造方法では、抵抗変化素子の抵抗変化層109をパターニングした後、つまり抵抗変化層109を形成してからエッチングによる下部電極108を形成するまでの間にアニールを実施して絶縁領域109cを形成している。図5a以前の工程は、図1a~図1gと同様であるので、説明を省略する。まず、図5aに示すように、コンタクトプラグ104を被覆して、層間絶縁層102上に、後にダイオード素子の下部電極105となる第1の導電膜105M、半導体層106となる半導体膜106S、ダイオード素子の上部電極107となる第2の導電膜107M、抵抗変化素子の下部電極108となる第3の導電膜108M、遷移金属酸化物で構成される第1の抵抗変化膜109aF、第2の抵抗変化膜109bFおよび抵抗変化素子の上部電極110となる第4の導電膜110Mを形成する。次に、図5bに示すように、所望のマスクを用いて、第4の導電膜110Mをパターニングして、抵抗変化素子の上部電極110を形成する。続いて、図5cに示すように、所望のマスクを用いて、第1の抵抗変化膜109aFおよび第2の抵抗変化膜109bFをパターニングする。例えば、難エッチング材料で構成される上部電極110をマスクに用いて第1の抵抗変化膜109aFおよび第2の抵抗変化膜109bFをパターニングしてもよい。パターニングされた抵抗変化膜は、第1の抵抗変化層109aおよび第2の抵抗変化層109bの積層構造で構成される抵抗変化層109として形成する。この場合には、第3の導電膜108Mが上記第1の抵抗変化膜109aFおよび第2の抵抗変化膜109bFのパターニングでエッチングされにくい条件で行うことが好ましい。あるいは、エッチング時のプラズマをモニタして第3の導電膜108Mのエッチングの始まりを検出し、エッチング残渣を除去するため所定のオーバーエッチングを行った後にエッチングを停止してもよい。第3の導電膜108Mの膜厚が残存すればするほど、より確実に酸素の拡散バリアとして機能するからである。次に、図5dに示すように、第3の導電膜108Mがパターニングされていない状態の抵抗変化素子を酸素を含む雰囲気中でアニールすることにより温度:300~450°C、第1の抵抗変化層109aの端面近傍エッチングされてできた側面近傍を絶縁化させるために酸化して、絶縁領域109cを形成する。このとき、第2の抵抗変化層109bは酸素含有率が高いため、このアニール時に酸化される酸化度合いは第1の抵抗変化層109aに比べて低い。つまり、第2の抵抗変化層109bが最初から絶縁層に近い場合は、ほとんど酸化されない。また、第3の導電膜108Mの表面が露出された状態で酸化処理されるので、第3の導電膜108Mの表層に酸化層が形成される程度である図示せず。即ち、第3の導電膜108Mおよび第2の導電膜107Mが酸素拡散バリアとして機能して、ダイオード素子特に半導体膜の酸化は抑制される。次に、図5eに示すように、所望のマスクを用いて、第3の導電膜108Mをパターニングする。例えば、難エッチング材料で構成される上部電極110をマスクに用いて第3の導電膜108Mをパターニングしてもよい。このパターニングにより、抵抗変化素子の下部電極108を形成する。このパターニングにより、抵抗変化層109を下部電極108、および上部電極110で挟持した抵抗変化素子を形成する。最後に、図5fに示すように、所望のマスクを用いて、第2の導電膜107M、半導体膜106S、第1の導電膜105Mをパターニングする。例えば、難エッチング材料である上部電極110をマスクに用いて第2の導電膜107M、半導体膜106S、第1の導電膜105Mをパターニングしてもよい。このパターニングにより、ダイオード素子の上部電極107、半導体層106、下部電極105を形成して、半導体層106を下部電極105、上部電極107で挟持したMSMダイオード素子を形成する。以降は、通常は、抵抗変化素子を層間絶縁膜で被覆する工程、抵抗変化素子の上部電極に接続するコンタクトプラグを形成する工程、そのコンタクトプラグに接続する上層配線を形成する工程などがあり図示せず、これらの工程を経ることで、本発明の実施の形態2に係る不揮発性半導体記憶素子を得る。以上の製造方法とすることにより、ダイオード素子と抵抗変化素子の積層構造において、抵抗変化素子の下部電極108を形成する前に、抵抗変化層109の側壁が酸化される。これにより、抵抗変化層109のアクティブな面積の縮小化による初期ブレイクダウン電圧の低電圧化および初期ブレイクダウン時間の短時間化と、ダイオード素子の酸化による電流駆動能力の劣化の防止とを両立させることができる。本実施の形態2における不揮発性半導体記憶素子では、実施の形態1に比べて、抵抗変化層109の酸化時に第3の導電膜が確実に残っている分、より確実にダイオード素子の酸化を防止することができる。変形例図5に示す実施の形態2の製造方法において、抵抗変化素子を構成する各層の積層順を上下逆にしてもよい。ここで、第2の導電膜107Mを形成した後までの工程は、上述の実施の形態2と同じである。図5aにおいて、ダイオード素子の上部電極107となる第2の導電膜107Mを形成後、抵抗変化素子の上部電極110ここでは下部電極となる第4の導電膜110M、第2の抵抗変化膜109bF、遷移金属酸化物で構成される第1の抵抗変化膜109aF、抵抗変化素子の下部電極108ここでは上部電極となる第3の導電膜108Mをこの順に形成した後、所望のマスクを用いて、下部電極108、第1の抵抗変化膜109aF、及び第2の抵抗変化膜109bFをパターニングする。このとき、抵抗変化素子の上部電極110が貴金属等の難エッチング材料で構成される場合、上部電極110はエッチングストッパとしての役割を果たす。次に、第4の導電膜110Mがパターニングされていない状態の抵抗変化素子を酸素を含む雰囲気中でアニールすることにより温度:300~450°C、第1の抵抗変化層109aの端面近傍エッチングされてできた側面近傍を絶縁化させるために酸化して、絶縁領域109cを形成する。このとき、第2の抵抗変化層109bは酸素含有率が高いため、このアニール時に酸化される酸化度合いは第1の抵抗変化層109aに比べて低い。つまり、第2の抵抗変化層109bが最初から絶縁層に近い場合は、ほとんど酸化されない。また、第4の導電膜110Mの表面が露出された状態で酸化処理されるが、第4の導電膜110Mを貴金属で構成すると表層に酸化層はほとんど形成されない。即ち、第4の導電膜110Mおよび第2の導電膜107Mが酸素拡散バリアとして機能して、ダイオード素子特に半導体膜の酸化は抑制される。次に、所望のマスクを用いて、第4の導電膜110M、第2の導電膜107M、半導体膜106S、及び第1の導電膜105Mをパターニングする。例えば、難エッチング材料で構成されるハードマスクを第3の導電膜108M上に形成しておき、同じハードマスクのパターンを用いて、第3の導電膜108M、第1の抵抗変化膜109aF、及び第2の抵抗変化膜109bFで構成されるグループと、第4の導電膜110M、第2の導電膜107M、半導体膜106S、及び第1の導電膜105Mで構成されるグループを、異なるエッチング条件でエッチングしてもよい。これらのパターニングにより、抵抗変化素子の下部電極108、第1の抵抗変化層109a、第2の抵抗変化層109b、及び上部電極110で構成される抵抗変化素子と、ダイオード素子の上部電極107、半導体層106、下部電極105を形成して、半導体層106を下部電極105、上部電極107で挟持したMSMダイオード素子を形成する。以降は、通常は、抵抗変化素子を層間絶縁膜で被覆する工程、抵抗変化素子の上部電極に接続するコンタクトプラグを形成する工程、そのコンタクトプラグに接続する上層配線を形成する工程などがあり図示せず、これらの工程を経ることで、本発明の実施の形態2に係る不揮発性半導体記憶素子を得る。以上の製造方法とすることにより、ダイオード素子と抵抗変化素子の積層構造において、抵抗変化素子の上部電極110ここでは下部電極を形成する前に、抵抗変化層109の側壁が酸化される。これにより、抵抗変化層109のアクティブな面積の縮小化による初期ブレイクダウン電圧の低電圧化および初期ブレイクダウン時間の短時間化と、ダイオード素子の酸化による電流駆動能力の劣化の防止とを両立させることができる。本実施の形態2の変形例における不揮発性半導体記憶素子では、実施の形態1に比べて、抵抗変化層109の酸化時に第4の導電膜が確実に残っている分、より確実にダイオード素子の酸化を防止することができる。実施の形態3図6は、本発明の実施の形態3における不揮発性半導体記憶素子の要部の製造方法を示す断面図である。図6において、図1と同じ構成要素については同じ符号を用い、説明を省略する。図6に示すように、本実施の形態3の不揮発性半導体記憶素子の製造方法と、実施の形態1の不揮発性半導体記憶素子の製造方法との違いは、抵抗変化素子の側壁酸化のためのアニール工程絶縁領域109c形成工程をどのタイミングで行うかという点である。実施の形態1の製造方法では、抵抗変化素子の下部電極108をパターニングした後にアニールを実施したのに対し、本実施の形態3の製造方法では、抵抗変化素子の上部電極110をパターニングした後、つまり上部電極110を形成してから抵抗変化層109を形成するまでの間にアニールを実施して絶縁領域109cを形成している。図6a以前の工程は、図1a~図1gと同様であるので、説明を省略する。まず、図6aに示すように、コンタクトプラグ104を被覆して、層間絶縁層102上に、後にダイオード素子の下部電極105となる第1の導電膜105M、半導体層106となる半導体膜106S、ダイオード素子の上部電極107となる第2の導電膜107M、抵抗変化素子の下部電極108となる第3の導電膜108M、遷移金属酸化物で構成される第1の抵抗変化膜109aF、第2の抵抗変化膜109bFおよび抵抗変化素子の上部電極110となる第4の導電膜110Mを形成する。次に、図6bに示すように、所望のマスクを用いて、第4の導電膜110Mをパターニングして、抵抗変化素子の上部電極110を形成する。この場合には、第2の抵抗変化膜109bFが上記第4の導電膜110Mのパターニングでエッチングされにくい条件で行うことが好ましい。抵抗変化層109の残存膜厚がばらつくと、次工程のアニールで抵抗変化層109の側壁酸化量のばらつきが発生するので、これを防止するためである。次に、図6cに示すように、第1の抵抗変化膜109aF、第2の抵抗変化膜109bFがパターニングされていない状態の抵抗変化素子を、酸素を含む雰囲気中でアニールすることにより温度:300~450°C、上部電極110に覆われていない第1の抵抗変化膜109aFの領域抵抗変化素子の上部電極110および下部電極108の間に位置し、後に第1の抵抗変化層109aの端面近傍となる部分を絶縁化させるために酸化して、絶縁膜領域109cFを形成する。このとき、酸化は膜厚方向だけでなく、抵抗変化素子の内部方向にも進行する。上述したように、第2の抵抗変化層109bは酸素含有率が高いため、このアニール時に酸化される酸化度合いは第1の抵抗変化層109aに比べて低い。第2の抵抗変化層109bが、最初から絶縁層に近い場合は、ほとんど酸化されない。以上の酸化では、第1の抵抗変化膜109aF、第2の抵抗変化膜109bF、第3の導電膜108Mなどが酸素拡散バリアとして機能して、ダイオード素子特に半導体膜の酸化を防止することができる。次に、図6dに示すように、所望のマスクを用いて、絶縁膜領域109cFが形成された第1の抵抗変化膜109aFおよび第2の抵抗変化膜109bFをパターニングする。例えば、難エッチング材料である上部電極110をマスクに用いて絶縁膜領域109cFを含む第1の抵抗変化膜109aFおよび第2の抵抗変化膜109bFをパターニングしてもよい。パターニングされた抵抗変化膜は、第1の抵抗変化層109a、第2の抵抗変化層109bの積層構造で構成される抵抗変化層109として形成する。上述のように、抵抗変化素子の内部つまり、エッチングされた絶縁膜領域109cFの側面から抵抗変化素子の内部に進行した酸化領域は、絶縁領域109cとなって結果的にパターニングされた抵抗変化素子の端面近傍に形成されることになる。つまり、抵抗変化素子の端面近傍は酸素を大量に含有した絶縁領域109cで覆われているので、抵抗変化層109をエッチングする際のエッチングガスに含まれるフッ素等の抵抗変化層への打ち込みなどを抑制することができる。次に、図6eに示すように、所望のマスクを用いて、第3の導電膜108Mをパターニングして、抵抗変化素子の下部電極108を形成する。最後に、図6fに示すように、所望のマスクを用いて、第2の導電膜107M、半導体膜106Sおよび第1の導電膜105Mをパターニングする。例えば、難エッチング材料である上部電極110をマスクに用いて第2の導電膜107M、半導体膜106Sおよび第1の導電膜105Mをパターニングしてもよい。このパターニングにより、ダイオード素子の上部電極107、半導体層106および下部電極105を形成して、半導体層106を下部電極105および上部電極107で挟持したMSMダイオード素子を形成する。以降は、通常は、抵抗変化素子を層間絶縁膜で被覆する工程、抵抗変化素子の上部電極に接続するコンタクトプラグを形成する工程、そのコンタクトプラグに接続する上層配線を形成する工程などがあり図示せず、これらの工程を経ることで、本発明の実施の形態3に係る不揮発性半導体記憶素子を得る。以上の製造方法とすることにより、ダイオード素子と抵抗変化素子の積層構造において、抵抗変化素子の上部電極110を形成する前に、抵抗変化層109の側壁が酸化される。これにより、抵抗変化層109のアクティブな面積の縮小化による初期ブレイクダウン電圧の低電圧化および初期ブレイクダウン時間の短時間化と、ダイオード素子の酸化による電流駆動能力の劣化の防止とを両立させることができる。上述の製造方法で作成した本実施の形態3の不揮発性半導体記憶素子については、実施の形態1の不揮発性半導体記憶素子に比べて、以下に示す有利な効果がある。図7に、本実施の形態3の製造方法における不揮発性半導体記憶素子の側壁酸化量と初期抵抗との関係を示している。図7は、抵抗変化層109の側壁酸化量を横軸に、抵抗変化素子の初期抵抗を縦軸としている。側壁酸化量とは、ウェハ全面に抵抗変化層109に相当を形成したモニタウェハを用い、その表面を側壁酸化時と同じ時間だけ酸化してモニタウェハの抵抗変化層の表面から縦方向図6fでは抵抗変化層109の側壁の表面から水平方向に進行する酸化量であり、一定の目安である。図7から、図10の製造方法、本発明の実施の形態1の製造方法に比べて、本実施の形態3の製造方法では、同様の初期抵抗を得る同様の絶縁領域109cを形成するのに、必要な側壁酸化量が少なくてすむことが分かる。言い換えると、上部電極110を形成した直後に抵抗変化層109を酸化した場合には、実効的な側壁酸化レートが向上し、より抵抗変化素子の内側まで酸化できることが分かる。これは明らかではないが、抵抗変化層を介した場合に、抵抗変化層中の酸素の拡散係数が大きくなることが原因と推測している。変形例実施の形態2の変形例と同様、実施の形態3の製造方法においても、抵抗変化素子を構成する各層の積層順を上下逆にしてもよい。その製造方法は、実施の形態2の変形例に準じた製造方法を適用可能である。実施の形態4上述した、図7で抵抗変化素子の側壁酸化のためのアニールを上部電極110形成の直後に実施すると、実効的な側壁酸化レートが向上することを確認したが、その一方で側壁酸化を過剰にすると、初期抵抗が通常の初期抵抗値よりさらに高い絶縁状態になる場合があることが分かった。これを解析すると、上部電極110が剥離していることが原因であると判明した。これは、抵抗変化層109が全面に残った状態での酸化処理は、ストレス変動が大きく、その影響を受けて上部電極110が剥離したものと考えられる。本実施の形態4の製造方法は、これを解決するものである。図8は、本発明の実施の形態4における不揮発性半導体記憶素子の要部の製造方法を示す断面図である。図8において、図1と同じ構成要素については同じ符号を用い、説明を省略する。図8に示すように、本発明の実施の形態4の不揮発性半導体記憶素子の製造方法と、本発明の実施の形態3の不揮発性半導体記憶素子の製造方法の違いは、抵抗変化素子の上部電極110の上にストレス強化層anti-stresslayer111が配置されていることである。図8a以前の工程は、図1a~図1gと同様であり、図8f以降の工程は、図6d~図6fと同様であるので、説明を省略する。まず、図8aに示すように、コンタクトプラグ104を被覆して、層間絶縁層102上に、後にダイオード素子の下部電極105となる第1の導電膜105M、半導体層106となる半導体膜106S、ダイオード素子の上部電極107となる第2の導電膜107M、抵抗変化素子の下部電極108となる第3の導電膜108M、遷移金属酸化物で構成される第1の抵抗変化膜109aF、第2の抵抗変化膜109bFおよび抵抗変化素子の上部電極110となる第4の導電膜110Mが形成される。次に、図8bに示すように、第4の導電膜110M上に、ストレス強化膜111Mを形成する。本実施の形態において抵抗変化素子の上部電極110が有する機械的ストレスが引っ張り応力tensilestressである場合には、ストレス強化膜111Mには、後のアニールにより抵抗変化素子の上部電極110が有する引っ張り応力に対する応力耐性を強化つまり、引っ張り応力を抑制するために、第4の導電膜110M上部電極110の引っ張り応力よりも高い圧縮応力compressivestressを有するものを用いる。すなわち、ストレス強化膜111M後のストレス強化層111は、上部電極110でアニール絶縁領域109cの形成により生じる引っ張り応力に対する応力耐性を強化するために、上部電極110で発生する引っ張り応力よりも高い逆極性の応力つまり圧縮応力を、膜形成時に膜自身の特性として有するものを用いる。ここでは、ストレス強化膜111Mを構成する材料としてチタンとアルミニウムの窒化物TiAlNを選択した。ストレス強化膜111Mは必ずしも導電性である必要はない。絶縁性である場合には、抵抗変化素子への上部電極110へ接続するコンタクトを形成する場合に、ストレス強化層111も開口上部電極110の表面が露出するまで貫通し、コンタクトプラグが埋め込まれる貫通孔を形成すればよいからである。次に、図8cに示すように、所望のマスクを用いて、ストレス強化膜111Mをパターニングして、ストレス強化層111を形成する。次に、図8dに示すように、所望のマスクを用いて、第4の導電膜110Mをパターニングして、抵抗変化素子の上部電極110を形成する。この場合には、第2の抵抗変化膜109bFが上記第4の導電膜110Mのパターニングでエッチングされにくい条件で行うことが好ましい。例えば、第1の抵抗変化膜109aFおよび第2の抵抗変化膜109bFがエッチングされ難いガスで第4の導電膜110Mおよびストレス強化膜111Mをドライエッチングすることが好ましい。第4の導電膜110Mのパターニング後の抵抗変化膜の残存膜厚がばらつくと、次工程のアニールで側壁酸化量のばらつきが発生するので、これを防止するためである。次に、図8eに示すように、第1の抵抗変化膜109aFおよび第2の抵抗変化膜109bFがパターニングされていない状態の抵抗変化素子を、酸素を含む雰囲気中でアニールすることにより温度:300~450°C、第1の抵抗変化膜109aFの一部を酸化して、絶縁領域109cを形成する。このとき、酸化は膜厚方向だけでなく、抵抗変化素子の内部方向にも進行する。上述したように、第2の抵抗変化膜109bFは酸素含有率が高いため、このアニール時に酸化される酸化度合いは第1の抵抗変化膜109aFに比べて低い。第2の抵抗変化膜109bFが、最初から絶縁層に近い場合は、ほとんど酸化されない。ストレス強化層111が配置されていることにより、抵抗変化素子の上部電極110の反りを抑制することができ、上部電極110が剥離することを防止することができる。なお、本実施の形態4では、ストレス強化層111は実施の形態3の製法図6に適用した例で説明したが、実施の形態1の製法図1~図2や実施の形態2の製法図5において、上部電極層第4の導電膜110Mの上に形成しておいても構わない。以降の図8f~図8hの工程は、実施の形態2で述べた図6d~図6fと同様の工程にて、本実施の形態4に係る不揮発性半導体記憶素子を得る。以上の製造方法とすることにより、ダイオード素子と抵抗変化素子の積層構造において、抵抗変化素子の上部電極110をパターニングする前に、抵抗変化層109の側壁が酸化される。これにより、抵抗変化層109のアクティブな面積の縮小化による初期ブレイクダウン電圧の低電圧化および初期ブレイクダウン時間の短時間化と、ダイオード素子の酸化による電流駆動能力の劣化の防止とを両立させることができる。また、上述の製造方法で作成した本実施の形態4の不揮発性半導体記憶素子については、実施の形態3の不揮発性半導体記憶素子に比べて、以下に示す有利な効果がある。図9a~図9cに、不揮発性半導体記憶素子のSEM像による断面図を示す。図9a~図9cでは、ストレス強化層111の特性について説明するため、ダイオード素子の構成が省略された不揮発性半導体記憶素子を示している。図9a、図9bではストレス強化層111が配置されていない抵抗変化素子が示されており、上部電極110の剥離につながる電極の反りが顕著であることが示唆されている。また、上部電極110が薄いほど反り量が多くなり、上部電極110の膜厚ばらつきでも、抵抗変化素子の特性に影響があらわれることが示唆されている。しかし、図9cに示したように、上部電極110の上部にストレス強化層111チタンとアルミニウムの窒化物を配した場合には、上部電極110の反りがまったくなく、剥離の心配がないことが分かる。以上、本発明の不揮発性半導体記憶素子の製造方法について、実施の形態に基づいて説明したが、本発明は、これらの実施の形態に限定されるものではない。本発明の要旨を逸脱しない範囲内で当業者が思いつく各種変形を施したものも本発明の範囲内に含まれる。また、発明の趣旨を逸脱しない範囲で、複数の実施の形態における各構成要素を任意に組み合わせてもよい。例えば、上記実施の形態において、第1の抵抗変化層109aおよび第2の抵抗変化層109bを構成する遷移金属酸化物層は、タンタル酸化物層であるとしたが、上部電極と下部電極間への電圧印加によって抵抗変化層として機能するものであれば、ハフニウムHf酸化物層やジルコニウムZr酸化物層等の他の遷移金属酸化物層であってもよい。例えば、ハフニウム酸化物層の積層構造を抵抗変化層109に採用する場合は、第1のハフニウム酸化物層の組成をHfOxとし、第2のハフニウム酸化物層の組成をHfOyとすると、0.9≦x≦1.6程度であって、yが1.8<y<2.0程度で、第2のハフニウム酸化物層の膜厚は3nm以上、4nm以下であることが好ましい。また、ジルコニウム酸化物層の積層構造を抵抗変化層109に採用する場合は、第1のジルコニウム酸化物層の組成をZrOxとし、第2のジルコニウム酸化物層の組成をZrOyとすると、0.9≦x≦1.4程度であって、yが1.9<y<2.0程度で、第2のジルコニウム酸化物層の膜厚は1nm以上、5nm以下であることが好ましい。また、ハフニウム酸化物層の積層構造を抵抗変化層109に採用する場合は、Hfターゲットを用い、アルゴンガスおよび酸素ガス中でスパッタリングする所謂反応性スパッタリング法によって、下部電極108の上に第1のハフニウム酸化物層を形成する。第2のハフニウム酸化物層は、この第1のハフニウム酸化物層を形成後に、アルゴンガスと酸素ガスのプラズマに第1のハフニウム酸化物層の表面を暴露することにより形成できる。第1のハフニウム酸化物層の酸素含有率は、上述したタンタル酸化物層の場合と同様、反応性スパッタ中のアルゴンガスに対する酸素ガスの流量比を変えることにより容易に調整することができる。なお、基板温度は特に加熱することなく室温とすることができる。また、第2のハフニウム酸化物層の膜厚は、アルゴンガスと酸素ガスのプラズマへの暴露時間により容易に調整することができる。第1のハフニウム酸化物層の組成をHfOx、第2のハフニウム酸化物層の組成をHfOyと表した場合、0.9≦x≦1.6、1.8<y<2.0、第2のハフニウム酸化物層の膜厚は3nm以上4nm以下の範囲で安定した抵抗変化特性を実現できる。ジルコニウム酸化物層の積層構造を採用する場合は、Zrターゲットを用い、アルゴンガスおよび酸素ガス中でスパッタリングする所謂反応性スパッタリング法によって、下部電極108の上に第1のジルコニウム酸化物層を形成する。第2のジルコニウム酸化物層は、この第1のジルコニウム酸化物層を形成後に、アルゴンガスと酸素ガスのプラズマに第1のジルコニウム酸化物層の表面を暴露することにより形成できる。第1のジルコニウム酸化物層の酸素含有率は、上述したタンタル酸化物層の場合と同様、反応性スパッタ中のアルゴンガスに対する酸素ガスの流量比を変えることにより容易に調整することができる。なお、基板温度は特に加熱することなく室温とすることができる。また、第2のジルコニウム酸化物層の膜厚は、アルゴンガスと酸素ガスのプラズマへの暴露時間により容易に調整することができる。第1のジルコニウム酸化物層の組成をZrOx、第2のジルコニウム酸化物層の組成をZrOyと表した場合、0.9≦x≦1.4、1.9<y<2.0、第2のジルコニウム酸化物層の膜厚は1nm以上5nm以下の範囲で安定した抵抗変化特性を実現できる。また、上記実施の形態において述べた上部電極110および下部電極108の材料は一例であって、その他の材料を用いても構わない。例えば、上部電極110としては、Pt、Ir、Pd以外に、Au金、銅Cu、銀Agなどを用いることができ、下部電極1としては、TaN以外に、タングステンW、ニッケルNiなどを用いてもよい。また、上記実施の形態において、抵抗変化素子の積層構造における第1の抵抗変化層と109aと第2の抵抗変化層109bの積層順が上下逆に配置されても構わない。つまり、第3の導電膜108Mの上に、第2の抵抗変化膜109bFと第1の抵抗変化膜109aFとを順に形成した後、これらの膜のパターニングと酸化が行われて抵抗変化素子が形成されても構わない。この場合には、酸素含有率が高い第2の抵抗変化膜109bFが接続される第3の導電膜108M抵抗変化素子の下部電極108にPt、Ir、Pd、Au、銅、銀などを用い、酸素含有率が低い第1の抵抗変化膜109aFに接続される上部電極110にTaN、W、Ni等を用いればよい。また、上記実施の形態において、抵抗変化素子の下部電極108とダイオード素子の上部電極107とは、一体として形成してもよい。つまり、ダイオード素子の上部電極107を抵抗変化素子の下部電極108と兼用した構成としてもよい。