半導体基板の上に高誘電率絶縁膜を有するゲート絶縁膜を形成する工程aと、前記ゲート絶縁膜の上にゲート電極を形成する工程bと、前記高誘電率絶縁膜の結晶化温度よりも低い温度で、前記ゲート絶縁膜における前記ゲート電極の両端部下に位置する厚膜部分の膜厚を前記ゲート絶縁膜における前記ゲート電極の中央部下に位置する中央部分の膜厚よりも厚くする工程cとを備えていることを特徴とする半導体装置の製造方法。請求項1に記載の半導体装置の製造方法において、前記工程cは、オゾンを用いたCVD法により、前記ゲート電極を覆うシリコン酸化膜を形成するとともに、前記ゲート絶縁膜における前記厚膜部分の膜厚を前記ゲート絶縁膜における前記中央部分の膜厚よりも厚くすることを特徴とする半導体装置の製造方法。請求項2に記載の半導体装置の製造方法において、前記工程cの後に、前記シリコン酸化膜上にシリコン窒化膜を形成する工程dと、前記ゲート電極の側面上に、前記シリコン酸化膜及び前記シリコン窒化膜からなるオフセットスペーサを形成する工程eとをさらに備えていることを特徴とする半導体装置の製造方法。請求項1に記載の半導体装置の製造方法において、前記工程cは、オゾン雰囲気で熱処理又はプラズマ処理を行なうことにより、前記ゲート絶縁膜における前記厚膜部分の膜厚を前記ゲート絶縁膜における前記中央部分の膜厚よりも厚くすることを特徴とする半導体装置の製造方法。請求項1に記載の半導体装置の製造方法において、前記半導体基板における前記ゲート絶縁膜および前記ゲート電極の両側方にエクステンション領域を形成する工程fをさらに備え、前記工程cの後において、前記ゲート絶縁膜における前記厚膜部分が前記ゲート電極の下へ入り込む幅は、前記エクステンション領域の先端部分が前記ゲート電極の下へ入り込む幅よりも大きいことを特徴とする半導体装置の製造方法。しかしながら、ゲート電極の端部下に位置するゲート絶縁膜を厚くする従来の方法では、ゲート電極の端部下に位置するゲート絶縁膜近傍のゲート電極のシリコン及び半導体基板のシリコンを水蒸気雰囲気で熱酸化することによって厚膜化を図るため、高温での熱酸化工程が必要である。ところで、微細な電界効果型トランジスタにおいては、ゲート絶縁膜の薄膜化SiO2膜換算2nm以下に伴い、ゲート電極からゲート絶縁膜を介してゲートトンネルリーク電流が発生する虞がある。このゲートトンネルリーク電流の発生を抑制するためには、ゲート絶縁膜として、シリコン酸化膜またはシリコン酸窒化膜ではなく、高誘電率絶縁膜HfSiO、HfSiON、HfO等の酸化膜、または、この酸化膜にシリケートもしくは窒素が含まれたものであり且つAl、Hf、ZrもしくはLa等の希土類原子が含まれたものを用いる必要がある。しかし、高誘電率絶縁膜は耐熱性が低く、たとえばHfOは500°C程度で結晶化する。そのため、ゲート絶縁膜として高誘電率絶縁膜を用いた場合に高温800°C以上での熱酸化工程においてゲート電極の端部下に位置するゲート絶縁膜を厚膜化させると、高誘電率絶縁膜が結晶化し、その結果、ゲートトンネルリーク電流の発生を抑制できなくなる。以上より、高温800°C以上での熱酸化工程においてゲート電極の端部下に位置するゲート絶縁膜を厚膜化させるという従来の方法では、ゲートトンネルリーク電流の発生を抑制しつつGIDLの低減を図ることが難しいという課題がある。前記に鑑み、本発明は、ゲート絶縁膜として高誘電率絶縁膜を有する絶縁膜を用いた場合においても、GIDLの低減を図ることができる半導体装置およびその製造方法を提供することを目的とする。本発明に係る半導体装置は、半導体基板と、半導体基板の上に形成され高誘電率絶縁膜を有するゲート絶縁膜と、ゲート絶縁膜の上に形成されたゲート電極とを備えている。そして、ゲート絶縁膜におけるゲート電極の両端部下に位置する厚膜部分の膜厚は、ゲート絶縁膜におけるゲート電極の中央部下に位置する中央部分の膜厚よりも厚い。上記構成では、ゲート絶縁膜として高誘電率絶縁膜を有する絶縁膜を用いているので、ゲートトンネルリーク電流の発生を抑制することができる。また、上記構成では、ゲート電極の端部付近に電界が集中することを抑制できるので、GIDLの低減を図ることができる。本発明に係る半導体装置では、ゲート絶縁膜における厚膜部分は、ゲート絶縁膜における中央部分と一体化形成されていることが好ましい。本発明に係る半導体装置では、ゲート絶縁膜における厚膜部分の上面の高さは、ゲート絶縁膜における中央部分の上面の高さよりも高いことが好ましい。本発明に係る半導体装置では、ゲート絶縁膜における厚膜部分は、ゲート絶縁膜の中央から端部へ向かうにつれて厚くなっていることが好ましい。本発明に係る半導体装置では、ゲート電極の側面上に形成されたオフセットスペーサと、ゲート電極の側面上に、オフセットスペーサを介して形成されたサイドウォールスペーサとをさらに備えており、オフセットスペーサは、ゲート電極の側面上に形成された内側オフセットスペーサと、ゲート電極の側面上に内側オフセットスペーサを介して形成された外側オフセットスペーサとを有し、内側オフセットスペーサは、ゲート絶縁膜における厚膜部分に接していることが好ましい。これにより、厚膜部分が形成された後に酸化工程などを経た場合であっても、厚膜部分の膜厚がさらに増大することを防止できる。なお、内側オフセットスペーサは例えばシリコン酸化膜からなり、外側オフセットスペーサは例えばシリコン窒化膜からなる。また、内側オフセットスペーサは、断面形状がL字状になっていることが好ましい。本発明に係る半導体装置では、半導体基板とゲート絶縁膜の高誘電率絶縁膜との間に、高誘電率絶縁膜よりも比誘電率が低く且つ酸素および窒素の少なくとも一方を含むシリコンからなる下地絶縁膜をさらに備えていることが好ましい。これにより、高誘電率絶縁膜を構成する陽イオン金属イオンと酸素とが半導体基板とゲート絶縁膜との間に膜を形成することを防止できる。本発明に係る半導体装置では、高誘電率絶縁膜は、絶縁性金属酸化物又は絶縁性金属シリケートからなることが好ましい。本発明に係る半導体装置では、高誘電率絶縁膜は金属を含む絶縁膜であり、ゲート絶縁膜の厚膜部分における金属の含有密度はゲート絶縁膜の中央部分における金属の含有密度に比べて低い場合もある。本発明に係る半導体装置では、ゲート電極は、ゲート絶縁膜上に形成された金属または金属化合物からなる導電体膜と導電体膜上に形成されたシリコン膜とを有していてもよい。本発明に係る半導体装置では、高誘電率絶縁膜はアモルファス構造を有していることが好ましい。これにより、ゲートトンネルリーク電流の発生を抑制することができる。本発明に係る半導体装置の製造方法では、半導体基板の上に高誘電率絶縁膜を有するゲート絶縁膜を形成する工程aと、ゲート絶縁膜の上にゲート電極を形成する工程bと、ゲート絶縁膜におけるゲート電極の両端部下に位置する厚膜部分の膜厚をゲート絶縁膜におけるゲート電極の中央部下に位置する中央部分の膜厚よりも厚くする工程cとを備えている。後述の好ましい実施形態では、工程cは、オゾンを用いたCVD法により、ゲート電極を覆うシリコン酸化膜を形成するとともに、ゲート絶縁膜における厚膜部分の膜厚をゲート絶縁膜における中央部分の膜厚よりも厚くする。また、工程cの後に、シリコン酸化膜上にシリコン窒化膜を形成する工程dと、ゲート電極の側面上に、シリコン酸化膜及びシリコン窒化膜からなるオフセットスペーサを形成する工程eとをさらに備えている。後述の好ましい別の実施形態では、工程cは、オゾン雰囲気で熱処理又はプラズマ処理を行なうことにより、ゲート絶縁膜における厚膜部分の膜厚をゲート絶縁膜における中央部分の膜厚よりも厚くする。本発明では、ゲート絶縁膜として高誘電率絶縁膜を有する絶縁膜を用いるのでゲートトンネルリーク電流の発生を抑制でき、また、GIDLの低減を図ることができる。以下、図面を参照しながら本発明の実施形態を説明する。なお、本発明は以下に示す実施形態に限定されない。また、同一の部材については同一の符号を付しその説明を省略する場合がある。第1の実施形態図1は、本発明の第1の実施形態に係る半導体装置の断面図である。図1に示すように、本実施形態に係る半導体装置では、シリコンからなる半導体基板1の上面上にゲート絶縁膜2およびゲート電極3が順に形成されている。ゲート絶縁膜2は、その詳細を後で説明するが、高誘電率絶縁膜を有しており、また、ゲート電極3の両端部下に位置する厚膜部分2aとゲート電極3の中央部下に位置する中央部分2b厚膜部分2aを除く部分とを有している。ゲート電極3は、厚みが50~100nmのポリシリコン膜からなる。ゲート絶縁膜2の側面上およびゲート電極3の側面上には、オフセットスペーサ4が形成されている。オフセットスペーサ4は、内側オフセットスペーサ4aと外側オフセットスペーサ4bとを有している。オフセットスペーサ4の厚みは5~15nm程度であることが好ましいが、内側オフセットスペーサ4aの厚みおよび外側オフセットスペーサ4bの厚みの内訳は特に限定されない。内側オフセットスペーサ4aは、シリコン酸化膜からなることが好ましく、断面形状がL字状となるように半導体基板1の上面上、ゲート絶縁膜2の側面上およびゲート電極3の側面上に形成されており、ゲート絶縁膜2における厚膜部分2aに接している。外側オフセットスペーサ4bは、シリコン窒化膜からなることが好ましく、内側オフセットスペーサ4aを介してゲート絶縁膜2の側面上およびゲート電極3の側面上に形成されている。ゲート絶縁膜2の側面上およびゲート電極3の側面上には、オフセットスペーサ4を介してサイドウォールスペーサ7が形成されている。サイドウォールスペーサ7は、内側サイドウォールスペーサ7aと外側サイドウォールスペーサ7bとを有している。内側サイドウォールスペーサ7aは、シリコン酸化膜からなることが好ましく、オフセットスペーサ4を介してゲート絶縁膜2の側面上およびゲート電極3の側面上に形成されており、具体的には断面形状がL字状となるように半導体基板1の上面上および外側オフセットスペーサ4bの側面上に形成されている。外側サイドウォールスペーサ7bは、シリコン窒化膜からなることが好ましく、オフセットスペーサ4および内側サイドウォールスペーサ7aを介してゲート絶縁膜2の側面上およびゲート電極3の側面上に形成されている。半導体基板1内のうちゲート電極3の外側方にはエクステンション領域5が形成されており、エクステンション領域5は、ゲート電極3およびオフセットスペーサ4をマスクとして不純物がイオン注入された領域である。ここで、エクステンション領域5は、ゲート電極3の下へ若干入り込むようにして形成されており、エクステンション領域5がゲート電極3の下へ入り込む幅W5は、ゲート長に依るが、5nm以下であることが好ましい。半導体基板1内のうちエクステンション領域5の下には、ポケット領域6が形成されており、ポケット領域6は、エクステンション領域5と同じくゲート電極3およびオフセットスペーサ4をマスクとして不純物がイオン注入された領域であり、エクステンション領域5とは相異なる導電型を有している。半導体基板1内のうちエクステンション領域5の外側には、ソースドレイン領域8が形成されており、ソースドレイン領域8は、ゲート電極3、オフセットスペーサ4およびサイドウォールスペーサ7をマスクとして不純物がイオン注入された領域である。なお、半導体基板1には、ポケット領域6と同一導電型のウェル領域及びチャネル領域が形成されているが、図示は省略してある。ここで、本実施形態に係る半導体装置がN型電界効果型トランジスタN型MISFETmetalinsulatorsemiconductorfieldeffecttransistorである場合には、エクステンション領域5はドーズ量が1×1015~1×1016/cm2のN型不純物砒素イオンなどを不純物として含んでいることが好ましく、ポケット領域6はドーズ量が1×1012~1×1014/cm2のP型不純物ボロンイオンなどを不純物として含んでいることが好ましく、ソースドレイン領域8はドーズ量が1×1016/cm2のN型不純物砒素イオンなどを不純物として含んでいることが好ましい。さらに、本実施形態に係る半導体装置では、ゲート電極3の上面上およびソースドレイン領域8上にシリサイド層9が形成されており、シリサイド層9は、CoSi、NiSiまたはNiPtSiなどからなることが好ましい。また、ゲート電極3及びソースドレイン領域8を覆うように、オフセットスペーサ4の上面上、サイドウォールスペーサ7上、シリサイド層9の上面上にはライナー膜10が形成されており、ライナー膜10は、シリコン窒化膜などからなることが好ましい。また、ライナー膜10上には層間絶縁膜11が形成されており、層間絶縁膜11は、シリコン酸化膜などの絶縁膜からなることが好ましい。また、層間絶縁膜11には層間絶縁膜11を貫通するコンタクトプラグ12が形成されており、コンタクトプラグ12は、ソースドレイン領域8の上面上に形成されたシリサイド層9に接続されており、WまたはCuからなることが好ましい。また、層間絶縁膜11の上面のうちコンタクトプラグ12に接続される部分には金属配線13が形成されており、金属配線13は、W、CuまたはAlなどの金属からなることが好ましい。本実施形態に係る半導体装置の構造上の特徴は、以下に示す点である。ゲート絶縁膜2は、高誘電率絶縁膜を有している。これにより、ゲート絶縁膜が低誘電率な絶縁膜シリコン酸化膜、シリコン窒化膜またはシリコン酸窒化膜などの比誘電率が8未満の絶縁膜からなる場合に比べて、半導体装置の性能の低下を伴うことなくゲート絶縁膜の膜厚を厚くできるので、ゲートトンネルリーク電流の発生を抑制することができる。また、この高誘電率絶縁膜はアモルファス構造になっている。これにより、この高誘電率絶縁膜には粒界が存在しないため、粒界に沿ってリーク電流が流れることを抑制することができ、その結果、ゲートトンネルリーク電流の発生をさらに抑制することができる。ここで、本明細書において、高誘電率絶縁膜とは、シリコン窒化膜よりも比誘電率が高い絶縁膜であり、比誘電率が8以上好ましくは10以上の絶縁性金属酸化物または絶縁性金属シリケートからなる膜である。例えば、高誘電率絶縁膜は、HfSiO、HfSiONまたはHfO等の絶縁性金属酸化物からなる膜であってもよく、前記絶縁性金属酸化物にシリケートまたは窒素が含まれており且つ前記絶縁性金属酸化物におけるHfの代わりにAl、ZrまたはLa等の希土類原子が含まれた材料からなる膜であってもよい。特に、高誘電率絶縁膜は、Hf、Al、ZrまたはLa等の希土類原子をMと書いた場合、MSiO、MOまたはMONからなる膜であり且つシリコン上に直接堆積させた場合にシリコンと反応してシリコンと接している界面にSiO2膜を形成する膜である。ここで、MはHf、Al、ZrおよびLa等の希土類原子のうちの一種類のみを指しても良く、Hf、Al、ZrおよびLa等の希土類原子のうち何種類かを指しても良い。また、ゲート絶縁膜2は、厚膜部分2aを有している。厚膜部分2aはゲート絶縁膜2におけるゲート電極3の端部下に位置しており、その膜厚はゲート電極3の中央部下に位置する部分中央部分2bの膜厚よりも大きい。具体的には、厚膜部分2aは、その上面が中央部分2bの上面よりも上に存在するようにゲート絶縁膜2の中央から端部へ向かうにつれて徐々に膜厚が厚く形成されており、また、中央部分2bと一体に形成されている。これにより、ゲート絶縁膜の膜厚が均一である場合に比べて、ゲート電極3の端部への電界集中を緩和でき、その結果、GIDLを低減させることができる。また、ゲート絶縁膜全体を厚膜化してゲート電極3の端部への電界集中の緩和を図る場合に比べて、半導体装置の駆動能力が低下することを防止できる。つまり、ゲート絶縁膜2における厚膜部分2aの膜厚をゲート絶縁膜2における中央部分2bの膜厚よりも大きくすることにより、GIDLを低減させることができるとともに半導体装置の駆動能力の低下を防止することができる。厚膜部分2aの膜厚と中央部分2bの膜厚との差膜厚差dは1~5nm程度であることが好ましい。その理由を次に示す。ゲート絶縁膜2における厚膜部分2aの膜厚が大きければ大きいほど、ゲート電極3の端部への電界集中を緩和することができると考えられるので、GIDLの低減を図ることができると考えられる。しかし、厚膜部分2aは、中央部分2bと一体形成されている。そのため、厚膜部分2aの膜厚が大きくなりすぎると中央部分2bの膜厚の厚膜化を招来する虞があり、従って、膜厚差dを大きくしようとすると半導体装置の性能低下を引き起こす虞がある。以上より、GIDLの低減と半導体装置の性能維持との両方を満足させるためには、膜厚差dが1~5nm程度であることが好ましい。また、厚膜部分2aがゲート電極3の下に入り込む幅W2は、ゲート長に依るが、1~10nm程度であることが好ましい。その理由を次に示す。厚膜部分2aがゲート電極3の下に入り込む幅W2が広ければ広いほど、GIDLを低減させることができると考えられる。しかし、厚膜部分2aがゲート電極3の下に入り込む幅W2が広すぎると、ゲート絶縁膜2が全体的に分厚くなることと等価となるので、半導体装置の駆動能力の低下を招来する。従って、GIDLの低減と半導体装置の性能維持との両方を満足させるためには、厚膜部分2aがゲート電極3の下に入り込む幅W2が1~10nm程度であることが好ましい。さらに、厚膜部分2aがゲート電極3の下に入り込む幅W2がエクステンション領域5がゲート電極3の直下に入り込む幅W5よりも広ければ、厚膜部分2aの入り込む幅W2がエクステンション領域5の入り込む幅W5以下である場合に比べて、ゲート電極3の端部への電界集中を緩和することができるので、GIDLを低減させることができる。このような厚膜部分2aは、後述のように高誘電率絶縁膜の結晶化温度未満の温度においてオゾンを用いたCVD法を行うことにより、また、後述の変形例で示すように高誘電率絶縁膜の結晶化温度未満の温度においてオゾン雰囲気で熱処理もしくはプラズマ処理を行うことにより、形成される。しかし、その形成メカニズムは解明されておらず、本願発明者はその形成メカニズムとして以下の3つを考えている。第1のメカニズムとしては高誘電率絶縁膜自身の厚膜化であり、第2のメカニズムとしてはゲート電極3の端部付近における半導体基板1およびゲート電極3の少なくとも一方の酸化であり、第3のメカニズムとしては第1および第2のメカニズムが同時に起こっていることである。第1のメカニズムに起因して厚膜部分2aが形成された場合、ゲート絶縁膜2には高誘電率絶縁膜が支配的に存在するが、厚膜部分2aにおける高誘電率絶縁膜を構成する金属例えばHfは厚膜化前に比べて増加しないので、高誘電率絶縁膜を構成する金属の含有密度は厚膜部分2aの方が中央部分2bよりも低くなる。第2のメカニズムに起因して厚膜部分2aが形成された場合、中央部分2bには高誘電率絶縁膜を構成する絶縁性金属酸化物または絶縁性金属シリケートが支配的に存在するが、厚膜部分2aには高誘電率絶縁膜を構成する絶縁性金属酸化物または絶縁性金属シリケートだけでなくシリコン酸化物も存在する。よって、高誘電率絶縁膜を構成する金属の含有密度は厚膜部分2aの方が中央部分2bよりも低くなる。このように第1のメカニズムに起因しても第2のメカニズムに起因しても高誘電率絶縁膜を構成する金属の含有密度は厚膜部分2aの方が中央部分2bよりも低くなると考えられるので、第3のメカニズムに起因した場合であっても高誘電率絶縁膜を構成する金属の含有密度は厚膜部分2aの方が中央部分2bよりも低くなると考えられる。そして、何れのメカニズムに起因した場合であっても、ゲート絶縁膜2のうちゲート電極3の両端部下に厚膜部分2aが形成される。また、ゲート絶縁膜2における厚膜部分2aは、高誘電率絶縁膜の結晶化温度未満の温度において形成されるので、高誘電率絶縁膜の結晶化を伴うことなく形成される。よって、本実施形態に係る半導体装置では、駆動能力の低下を伴うことなく、ゲートトンネルリーク電流の発生を抑制でき且つGIDLの低減を図ることができる。以上説明したように、本実施形態に係る半導体装置では、ゲート絶縁膜2がアモルファス構造の高誘電率絶縁膜を含んでいるのでゲートトンネルリーク電流の発生を抑制することができ、また、ゲート絶縁膜2におけるゲート電極3の端部下に厚膜部分2aが設けられているのでGIDLを低減させることができる。よって、半導体装置の消費電力を小さくすることができる。また、厚膜部分2aはゲート絶縁膜2におけるゲート電極3の端部下にのみ形成されているので、中央部分2bの膜厚が大きくなることを抑制できる。よって、半導体装置の駆動能力の低下を伴うことなく半導体装置の消費電力の低減を図ることができる。このように半導体装置の駆動能力の低下を伴うことなくGIDLの低減およびゲートトンネルリーク電流の発生を抑制するためには、高誘電率絶縁膜の結晶化を伴うことなく半導体装置を製造し、厚膜部分2aの膜厚と中央部分2bの膜厚との差膜厚差dを1~5nm程度とし、厚膜部分2aがゲート電極3の下に入り込む幅W2を1~10nm程度とすればよい。このような半導体装置特に厚膜部分2aは、以下に示す方法に従って製造される。図2a~d及び図3a~dは、本発明の第1の実施形態に係る半導体装置の製造方法を工程順に示すゲート長方向の要部断面図である。ここでは、N型電界効果型トランジスタN型MISトランジスタの製造方法について説明する。図2aに示す工程で、シリコンからなる半導体基板1上に、MOCVDmetalorganicchemicalvapordeposition法により厚さ2~3nmの高誘電率絶縁膜を形成した後工程a、高誘電率絶縁膜上にCVD法により厚さ50~100nmのポリシリコン膜を形成する工程b。なお、半導体基板1には、P型ウェル領域及びP型チャネル領域が形成されているが、図示は省略してある。その後、高誘電率絶縁膜及びポリシリコン膜をパターニングして、半導体基板1上に高誘電率絶縁膜からなるゲート絶縁膜2及びポリシリコン膜からなるゲート電極3を形成する。例えば、ゲート電極3は、CF4ガスを用いた異方性ドライエッチングによりポリシリコン膜をエッチングして形成され、ゲート絶縁膜2は、高誘電率絶縁膜をウェットエッチングして形成される。なお、本実施形態において、高誘電率絶縁膜は、シリコン窒化膜よりも比誘電率が高い絶縁膜であって、比誘電率が8以上、好ましくは10以上の絶縁性金属酸化物又は絶縁性金属シリケートを用いて形成された絶縁膜である。例えば、高誘電率絶縁膜は、HfO2、HfSiO2、HfSiON又はHfAlOx等の高誘電率材料を用いて形成された絶縁膜である。図2bに示す工程で、半導体基板1上に、ゲート絶縁膜2及びゲート電極3を覆うように、テトラエトキシシランTEOS;tetraethoxysilaneとオゾンO3とを用いた減圧CVD法堆積温度例えば600°C<高誘電率絶縁膜の結晶化温度により、厚さ1~10nmのシリコン酸化膜4Aを形成する。このとき、シリコン酸化膜4Aが形成されるとともに、ゲート絶縁膜2における中央部分2bよりもに比べて1~5nm程度厚膜化されたゲート絶縁膜2における厚膜部分2aがゲート絶縁膜2におけるゲート電極3の端部に形成される工程c。厚膜部分2aは、このようにして形成されるので、中央部分2bと一体に形成されることになる。また、形成された厚膜部分2aは中央から端部へ向かうにつれて厚くなり、その上面は中央部分2bの上面よりも高い位置に存在する。ゲート絶縁膜2に厚膜部分2aが形成されるメカニズムは解明されていない。しかし、厚膜部分2aは酸素O2を用いた通常のCVD法では形成されないのに対してオゾンO3を用いたCVD法では形成されるということを本願発明者は確認している。この事実に基づいて、本願発明者は、酸化力の強いオゾンが分解して形成された単体の酸素又はオゾンによって、ゲート電極3の端部付近において高誘電率絶縁膜自身が厚くなる第1のメカニズム、ゲート電極3の端部付近において半導体基板1及びゲート電極ポリシリコン膜3の少なくとも一方が酸化されてシリコン酸化膜が形成される第2のメカニズム、又は、第1のメカニズムと第2のメカニズムとが複合的に作用する第3のメカニズムの何れかのメカニズムによって、ゲート絶縁膜2に厚膜部分2aが形成されるのではないかと考えている。ここで、高誘電率絶縁膜としてHf金属を含むHfO2膜を用いた場合を考える。第1のメカニズムに起因してゲート絶縁膜2に厚膜部分2aが形成された場合、ゲート絶縁膜2には高誘電率絶縁膜が支配的に存在するが、厚膜部分2aにおける高誘電率絶縁膜を構成する金属例えばHfは厚膜化前に比べて増加しない。よって、ゲート絶縁膜2の厚膜部分2aにおけるHf金属の含有密度はゲート絶縁膜2の中央部分2bにおけるHf金属の含有密度に比べて低くなる。第2のメカニズムに起因してゲート絶縁膜2に厚膜部分2aが形成された場合、ゲート電極3の端部付近では半導体基板1およびゲート電極3の少なくとも一方が酸化されるので、ゲート絶縁膜2における厚膜部分2aにはHfO2だけでなくシリコン酸化物も存在する。よって、ゲート絶縁膜2の厚膜部分2aにおけるHf金属の含有密度はゲート絶縁膜2の中央部分2bにおけるHf金属の含有密度に比べて低くなる。このように第1のメカニズムに起因した場合も第2のメカニズムに起因した場合もゲート絶縁膜2の厚膜部分2aにおけるHf金属の含有密度はゲート絶縁膜2の中央部分2bにおけるHf金属の含有密度に比べて低くなるので、第3のメカニズムに起因した場合もゲート絶縁膜2の厚膜部分2aにおけるHf金属の含有密度はゲート絶縁膜2の中央部分2bにおけるHf金属の含有密度に比べて低くなると考えられる。また、厚膜部分2aがゲート電極3の下へ入り込む幅W2は、後述の工程で形成されるエクステンション領域5がゲート電極3の下へ入り込む幅W5よりも大きいことが望ましく、1~10nm程度であればよい。厚膜部分2aがゲート電極3の下へ入り込む幅W2が大きすぎると半導体装置の駆動能力が低下するので、この幅W2は、エクステンション領域5のゲート電極3の下へ入り込む幅W5よりも最大で5nm以内の範囲で大きいことが望ましい。従って、CVD法によってシリコン酸化膜4Aを形成する際、堆積温度が高い場合または雰囲気ガスであるオゾンの分圧が高い場合には厚膜部分2aがゲート電極3の下へ入り込む幅W2が20~50nmと大きくなる虞があるので、高温に暴露される時間を調整し厚膜部分2aがゲート電極3の下へ入り込む幅W2を最適化する必要がある。同様に、堆積温度が高い場合または雰囲気ガスであるオゾンの分圧が高い場合には、厚膜部分2aの膜厚と中央部分2bの膜厚との差膜厚差dが5nmを遙かに超えてしまう虞があり、または、厚膜部分2aだけでなく中央部分2bも厚膜化される虞がある。そのため、高温に暴露される時間を調整し、膜厚差dが5nmを遙かに超えてしまわないように、且つ、中央部分2bも厚膜化されないようにすることが好ましい。そして、膜厚差dが1~5nm程度となり厚膜部分2aがゲート電極3の下へ入り込む幅W2が1~10nm程度となれば、上記減圧CVD法によるシリコン酸化膜4Aの形成を終了する。すなわち、この減圧CVD法によるシリコン酸化膜4Aの形成時間は、シリコン酸化膜4A自体の形成膜厚で決めるのではなくて、厚膜部分2aの膜厚または厚膜部分2aがゲート電極3の下へ入り込む幅W2で決定される。図2cに示す工程で、シリコン酸化膜4A上に、ALDatomiclayerdepositon法により厚さ1~10nmのシリコン窒化膜4Bを形成する工程d。このとき、厚膜部分2aにはオゾンまたは酸素が供給されないので、厚膜部分2aの膜厚が増加することはない。また、ゲート絶縁膜2に厚膜部分2aを形成した後にシリコン窒化膜4Bを形成する。これにより、この工程よりも後で酸化工程などを経た場合であっても、シリコン窒化膜4Bによって酸素の供給が防止されるので、ゲート絶縁膜2における厚膜部分2aの膜厚が増加することを抑制できる。また、このシリコン窒化膜4Bの膜厚は、シリコン酸化膜4Aの膜厚と後工程で形成するオフセットスペーサ4の厚みによって決まる。例えば、オフセットスペーサ4の幅として12nm必要な場合、厚膜部分2aの膜厚を所望値膜厚差dが1~5nm程度にするためにシリコン酸化膜4Aを厚さ5nmで形成したとき、シリコン窒化膜4Bを厚さ7nm形成することによってオフセットスペーサ4の幅を調整する。これにより、エクステンション領域5およびポケット領域6のマスクとして機能するオフセットスペーサ4の厚みを確保しつつ、ゲート絶縁膜2に厚膜部分2aを形成することができる。図2dに示す工程で、シリコン窒化膜4B及びシリコン酸化膜4Aを異方性エッチングで順次エッチングすることにより、ゲート電極3の側面上にオフセットスペーサ4を形成する工程e。オフセットスペーサ4は、ゲート電極3の側面上に形成されたシリコン酸化膜からなり且つ断面形状がL字状の内側オフセットスペーサ4aと、ゲート電極3の側面上に内側オフセットスペーサ4aを介して形成されたシリコン窒化膜からなる外側オフセットスペーサ4bとで構成されている。内側オフセットスペーサ4aは、ゲート絶縁膜2における厚膜部分2aに接している。図3aに示す工程で、半導体基板1にゲート電極3及びオフセットスペーサ4をマスクにして、注入エネルギー2~5keV、ドーズ量1×1015~1×1016/cm2の条件でN型不純物である砒素のイオン注入を行い、N型のエクステンション領域5を形成した後、注入エネルギー10~15keV、ドーズ量1×1012~1×1014/cm2の条件でP型不純物であるボロンのイオン注入を行い、P型のポケット領域6を形成する。図3bに示す工程で、半導体基板1上の全面に、厚さ10nmのシリコン酸化膜及び厚さ50nmのシリコン窒化膜を順次形成した後、異方性ドライエッチングによりシリコン窒化膜及びシリコン酸化膜を順次エッチングして、ゲート電極3の側面上にオフセットスペーサ4を介してサイドウォールスペーサ7を形成する。サイドウォールスペーサ7は、ゲート電極3の側面上にオフセットスペーサ4を介して形成され、シリコン酸化膜からなり且つ断面形状がL字状の内側サイドウォールスペーサ7aと、ゲート電極3の側面上にオフセットスペーサ4及び内側サイドウォールスペーサ7aを介して形成されたシリコン窒化膜からなる外側サイドウォールスペーサ7bとで構成されている。その後、半導体基板1にゲート電極3、オフセットスペーサ4及びサイドウォールスペーサ7をマスクにして、注入エネルギー30keV、ドーズ量1×1016/cm2の条件でN型不純物である砒素のイオン注入を行い、N型のソースドレイン領域8を形成する。その後、半導体基板1に1050°Cの窒素雰囲気中で熱処理を10秒行ってイオン注入された不純物の活性化を行う。図3cに示す工程で、半導体基板1上に厚さ10nmのNi膜を形成した後、500°Cの窒素雰囲気中で熱処理を10秒行ってソースドレイン領域8及びゲート電極3の上にニッケルシリサイドを形成する。その後、未反応で残存するNi膜を除去した後、シリサイドを安定化させるための熱処理を行ってニッケルシリサイドからなるシリサイド層9を形成する。その後、半導体基板1上の全面に、厚さ30nmのシリコン窒化膜からなるライナー膜10を形成する。図3dに示す工程で、ライナー膜10上に厚さ400nmのシリコン酸化膜を形成した後、シリコン酸化膜の平坦化を行って層間絶縁膜11を形成する。その後、層間絶縁膜11及びライナー膜10を貫通しソースドレイン領域8上のシリサイド層9に到達するコンタクトホールを形成した後、コンタクトホール内にタングステンを埋め込んでシリサイド層9を介してソースドレイン領域8に電気的に接続されるコンタクトプラグ12を形成する。その後、層間絶縁膜11上にコンタクトプラグ12に接続する金属配線13を形成する。これにより、本実施形態に係る半導体装置を製造することができる。以上説明したように本実施形態に係る半導体装置の製造方法では、ゲート絶縁膜2におけるゲート電極3の端部下にのみ厚膜部分2aを形成するので、半導体装置の駆動能力を低下させることなくGIDLを低減させることができる。また、本実施形態に係る半導体装置の製造方法では、高誘電率絶縁膜が結晶化する温度未満の温度においてゲート絶縁膜2における厚膜部分2aを形成している。そのため、高誘電率絶縁膜の結晶化温度以上の温度においてゲート絶縁膜に厚膜部分を形成する場合と異なり、高誘電率絶縁膜の結晶化を防止することができるので、ゲートトンネルリーク電流の発生を抑制することもできる。また、本実施形態に係る半導体装置の製造方法では、ゲート絶縁膜2における厚膜部分2aの厚みが所望値膜厚差dが1~5nm程度となればまたは厚膜部分2aがゲート電極3の下へ入り込む幅W2が所望値1~10nm程度となれば、シリコン酸化膜4Aの形成を終了してシリコン酸化膜4Aの上にシリコン窒化膜4Bを形成する。よって、シリコン窒化膜4Bを形成した後で酸化工程などを経た場合であっても、ゲート絶縁膜2における厚膜部分2aの厚みが所望値膜厚差dが1~5nm程度以上となることを防止することができる。このようにゲート絶縁膜2における厚膜部分2aの厚みおよび厚膜部分2aがゲート電極3の下へ入り込む幅W2を制御することができるので、半導体装置の駆動能力を低下させることなくGIDLの低減を図ることができる。さらに、ゲート絶縁膜2における厚膜部分2aの厚みが所望値膜厚差dが1~5nm程度となった後にシリコン酸化膜4Aの形成を終了しても、その後シリコン酸化膜4Aの上にシリコン窒化膜4Bを形成し、且つ、シリコン酸化膜4Aとシリコン窒化膜4Bとでオフセットスペーサ4を構成するので、オフセットスペーサ4の膜厚を十分に確保することができる。よって、GIDLの低減を図りつつ、エクステンション領域5がゲート電極3の下に入り込む幅W5を小さくすることができる。なお、本実施形態に係る半導体装置は、以下に示す構成であっても構わない。具体的には、ゲート絶縁膜2とゲート電極3との間にシリコン酸化膜またはシリコン酸窒化膜が形成されていても良い。また、ゲート絶縁膜は、その上部に、Laなどの希土類原子またはAlの濃度が相対的に高い領域高濃度領域を有していてもよい。これにより、ゲート絶縁膜が上記高濃度領域を有していない場合に比べて、ゲート電極の仕事関数の低減を図ることができるので、閾値の低い半導体装置を実現することができる。この高濃度領域の厚みは、ゲート絶縁膜の厚みにも依るが、0.1nm以上2.0nm以下であればよい。また、上記本実施形態におけるシリコン酸化膜の代わりにシリコン酸窒化膜を用いることができる。また、オフセットスペーサは、単層膜であっても良く、例えば、シリコン酸化膜、シリコン窒化膜またはシリコン酸窒化膜のみからなっていても良い。また、サイドウォールスペーサは、単層膜であっても良く、例えば、シリコン酸化膜、シリコン窒化膜またはシリコン酸窒化膜のみからなっていても良い。また、ゲート電極は、Al、WもしくはTiなどの金属またはTiNもしくはTaNなどの金属化合物からなる導電体膜であっても良く、後述の変形例で示すようにこの導電体膜とポリシリコン膜との積層体であっても良い。また、内側オフセットスペーサはゲート絶縁膜の側面およびゲート電極の側面のみを覆っていても良く、その断面形状はL字状に限定されない。さらに、本実施形態に係る半導体装置を、以下に示す製造方法に従って製造しても構わない。具体的には、ALD法を用いてゲート絶縁膜2を形成しても良い。また、高誘電率絶縁膜を形成した後に、高誘電率絶縁膜上に、Laなどの希土類原子またはAlを含み膜厚が0.1~2nm程度のキャップ膜を形成しても良い。なお、キャップ膜は形成されたのちに高誘電率絶縁膜と一体化され、製造された半導体装置ではゲート絶縁膜の上部に設けられた高濃度領域となる場合がある。また、図2cに示す工程において形成されたシリコン酸化膜4Aの膜厚がオフセットスペーサ4の膜厚の所望値15nm程度であれば、シリコン窒化膜4Bを形成しなくても良い。また、ALD法またはPVDphysicalvapordeposition法を用いてシリコン酸化膜4Aを形成しても良い。また、内側オフセットスペーサ4aの形成工程の前に、ゲート絶縁膜2の側面とゲート電極3の側面とを窒化させても良い。これによりゲート絶縁膜2における厚膜部分2aが所望値膜厚差dが1~5nm程度を超えて膜厚が厚くなることを抑制することができる。また、シリコン酸化膜4Aをエッチングして内側オフセットスペーサ4aを形成した後にシリコン窒化膜4Bを形成し、それから、シリコン窒化膜4Bをエッチングして外側オフセットスペーサ4bを形成しても良い。この場合には、内側オフセットスペーサ4aは、断面形状がL字状となるように形成されなくてもよく、ゲート絶縁膜2の側面およびゲート電極3の側面のみを覆うように形成されていればよい。変形例以下に、本発明の第1の実施形態に係る半導体装置およびその製造方法の変形例を示す。図4は、本変形例に係る半導体装置の断面図である。本変形例に係る半導体装置では、上記第1の実施形態に係る半導体装置と同じく、シリコンからなる半導体基板1の上面上にゲート絶縁膜2およびゲート電極24が順に形成されており、ゲート絶縁膜2の側面上およびゲート電極3の側面上にはオフセットスペーサ25およびサイドウォールスペーサ7が順に形成されており、半導体基板1内には、エクステンション領域5、ポケット領域6およびソースドレイン領域8が形成されている。ゲート絶縁膜2は、上記第1の実施形態と同じく、アモルファス構造の高誘電率絶縁膜20を有しており、また、中央部分2bよりも膜厚が厚い厚膜部分2aを有している。これにより、半導体装置の駆動能力を維持しつつ、ゲートトンネルリーク電流の発生を抑制でき且つGIDLを低減させることができる。また、半導体基板1とゲート絶縁膜2の高誘電率絶縁膜20との間には、下地絶縁膜21が形成されている。下地絶縁膜21は、高誘電率絶縁膜20よりも比誘電率が低く且つ酸素及び窒素の少なくとも一方を含むシリコンからなることが好ましく、例えばシリコン酸化膜又はシリコン窒化膜からなることが好ましい。また、その膜厚は、1~2nm程度であればよい。これにより、高誘電率絶縁膜20を構成する金属例えばHfが半導体基板1へ拡散して半導体基板1とゲート絶縁膜2の高誘電率絶縁膜20との間に膜を形成することを防止できる。ゲート電極24は、上記第1の実施形態におけるゲート電極3とは異なり導電体膜22とシリコン膜23とを有している。導電体膜22は、ゲート絶縁膜2の上面上に形成されており、Al、WもしくはTiなどの金属またはTiNもしくはTaNなどの金属化合物からなることが好ましく、20~30nmの膜厚を有していればよい。また、シリコン膜23は、導電体膜22の上面上に形成されており、30~70nmの膜厚を有していればよく、ポリシリコンからなっても良いし、アモルファスシリコンからなっても良い。オフセットスペーサ25は、上記第1の実施形態におけるオフセットスペーサ4とは異なりシリコン酸化膜又はシリコン酸窒化膜などの単層膜からなる。しかし、上記第1の実施形態と同じくオフセットスペーサ25はゲート絶縁膜2における厚膜部分2aに接しており、その厚みは15nm程度である。以上説明したように本変形例に係る半導体装置においても、ゲート絶縁膜2には上記第1の実施形態における厚膜部分2aが形成されているので、半導体装置の性能を低下させることなくゲートトンネルリーク電流の発生およびGIDLの発生を抑制することができる。また、半導体基板1とゲート絶縁膜2の高誘電率絶縁膜20との間に下地絶縁膜21が形成されているので、高誘電率絶縁膜20を構成する金属が半導体基板1へ拡散したことに起因して半導体基板1とゲート絶縁膜2の高誘電率絶縁膜20との間に膜が形成されることを防止できる。よって、半導体装置の性能が低下することを防止できる。また、オフセットスペーサ25は、単層膜からなるが、上記第1の実施形態におけるオフセットスペーサ4の膜厚と同程度の膜厚を有しているのでエクステンション領域5およびポケット領域6を形成する際のマスクとして機能する。また、オフセットスペーサ25は、後述のようにゲート絶縁膜2に厚膜部分2aが形成された後に形成されるので、ゲート絶縁膜2における厚膜部分2aの膜厚がさらに増大することを防止できる。図5a~dは、本変形例に係る半導体装置の製造方法を工程順に示すゲート長方向の要部断面図である。ここでは、N型電界効果型トランジスタN型MISトランジスタの製造方法について説明する。図5aに示す工程で、シリコンからなる半導体基板1上に、厚さ1~2nmのシリコン酸化膜を形成した後、シリコン酸化膜上にMOCVD法により厚さ2~3nmの高誘電率絶縁膜20を形成する。その後、高誘電率絶縁膜20上に厚さ20~30nmのTiN膜を形成した後、TiN膜上にCVD法により厚さ30~70nmのポリシリコン膜を形成する。その後、ポリシリコン膜、TiN膜、高誘電率絶縁膜20及びシリコン酸化膜をパターニングして、半導体基板1上に、シリコン酸化膜からなる下地絶縁膜21と下地絶縁膜21上に形成された高誘電率絶縁膜20とからなるゲート絶縁膜2、ゲート絶縁膜2上に形成されたTiN膜からなる導電体膜22及び導電体膜22上に形成されたポリシリコン膜からなるシリコン膜23とを形成する。これにより、導電体膜22とシリコン膜23とからなるゲート電極24がゲート絶縁膜2上に形成される。なお、下地絶縁膜21としては、シリコン酸化膜の代わりにシリコン酸窒化膜を用いて良い。また、導電体膜22としてはTiN膜の代わりにTaN膜のような高融点導電体膜を用いても良い。さらに、本変形例において、高誘電率絶縁膜20は、上記第1の実施形態で記載したように、シリコン窒化膜よりも比誘電率が高い絶縁膜であって、比誘電率が8以上好ましくは10以上の絶縁性金属酸化物又は絶縁性金属シリケートからなる絶縁膜を用いることができる。例えば、HfO2、HfSiO2、HfSiON又はHfAlOx等の高誘電率材料からなる絶縁膜を用いることができる。図5bに示す工程で、オゾン雰囲気中での熱処理又はオゾンプラズマによって、ゲート電極24の両端部下に位置するゲート絶縁膜2の端部を選択的に酸化して厚膜部分2aを形成する。このとき、半導体基板1およびシリコン膜23の露出している表面には酸化膜がほとんど形成されないのに対して、ゲート絶縁膜2における中央部分2bに比べて1~5nm程度厚膜化されたゲート絶縁膜2における厚膜部分2aがゲート絶縁膜2におけるゲート電極3の端部下に形成される。この厚膜化された厚膜部分2aがゲート絶縁膜2の端面から入り込む幅W2は、1~10nm程度である。ゲート絶縁膜2における厚膜部分2aのみが厚膜化されるメカニズムは解明されていない。しかし、通常の酸素O2雰囲気中での熱処理又は酸素プラズマでは半導体基板1またはシリコン膜23の露出している表面が酸化されるのに対して、オゾン雰囲気中での熱処理又はオゾンプラズマでは露出しているゲート絶縁膜2の端部のみが顕著に厚膜化されるということを本願発明者は確認している。ここで、上記第1の実施形態と同じく、ゲート絶縁膜2の高誘電率絶縁膜20としてHf金属を含むHfO2膜を用いた場合を考える。本変形例では、ゲート絶縁膜2の高誘電率絶縁膜20に含まれるHfとオゾンとの反応に起因して、ゲート絶縁膜2の厚膜部分2aが形成されると考えられる。そのため、本変形例においても、ゲート絶縁膜2の厚膜部分2aにおけるHf金属の含有密度は、ゲート絶縁膜2の中央部分2bにおけるHf金属の含有密度に比べて低くなっている。また、厚膜部分2aがゲート電極3の下へ入り込む幅W2は、上記第1の実施形態と同じく、エクステンション領域5がゲート電極3の下へ入り込む幅W5よりも大きくすることが望ましい。なお、厚膜部分2aがゲート電極3の下へ入り込む幅W2が大きすぎると半導体装置の特性が劣化するので、エクステンション領域5がゲート電極3の下へ入り込む幅W5よりも最大で5nm以内の範囲で大きいことが望ましい。図5cに示す工程で、半導体基板1上に、ゲート絶縁膜2及びゲート電極24を覆うように、ALD法により厚さ10~12nmのシリコン窒化膜25Aを形成する。このとき、厚膜部分2aにはオゾンまたは酸素は供給されないので、厚膜部分2aの膜厚は増加しない。図5dに示す工程で、シリコン窒化膜25Aを異方性エッチングでエッチングすることにより、ゲート電極24の側面上に形成されたシリコン窒化膜25Aからなるオフセットスペーサ25を形成する。オフセットスペーサ25はゲート絶縁膜2における厚膜部分2aに接しているので、酸化力の強いオゾンが分解して形成された酸素又はオゾンが高誘電率絶縁膜20と反応を起こすことを抑制でき、その結果、ゲート絶縁膜2における厚膜部分2aの厚みがさらに大きくなることを防止できる。その後、図3a~dに示す工程と同様な工程を行うことにより、n型エクステンション領域5、p型ポケット領域6、断面形状がL字状の内側サイドウォールスペーサ7aと外側サイドウォールスペーサ7bからなるサイドウォールスペーサ7、n型ソースドレイン領域8、シリサイド層9、ライナー膜10、層間絶縁膜11、コンタクトプラグ12及び金属配線13を順次形成して、図4に示す半導体装置を得る。以上説明したように本変形例では、上記第1の実施形態と同じく、半導体装置の駆動能力の低下を伴うことなく、ゲートトンネルリーク電流の発生を抑制できるとともにGIDLの低減を図ることができる。また、ゲート絶縁膜2における厚膜部分2aの膜厚を制御しながら半導体装置を製造することができる。さらに、本変形例では、高誘電率絶縁膜20を構成する金属例えばHfが半導体基板1とゲート絶縁膜2の高誘電率絶縁膜20との間に膜を形成することを防止できるので、半導体装置の性能をさらに向上させることができる。