デジタルでサンプリングされる信号のフィルタリングへのノイズの寄与を低減する方法であって:受信器によりアナログ信号を受信する段階と;前記アナログ信号を最初にアンチエイリアスフィルタを通すことなく、前記信号のデジタル表現を生成するために、アナログデジタルコンバータにより前記アナログ信号をサンプリングする段階と;ある制限の範囲内で、前記アナログデジタルコンバータの増加率又は減少率を制約するための勾配制限機能を、前記アナログデジタルコンバータの出力に適用することにより、制約された出力信号を生成する段階と;を有する、方法。前記制限は、前記受信器からの出力信号の、最大の周波数についての、最大の一次導関数の値と一致する、請求項1に記載の方法。前記受信器からの前記出力信号の、前記最大の周波数は、最大で、前記アナログ信号が前記アナログデジタルコンバータによりサンプリングされるサンプリング周波数の二分の一である、請求項2に記載の方法。前記制限は、前記アナログ信号の、予期される振幅と一致する、請求項3に記載の方法。前記制約された出力信号を、デジタルコンピュータによる処理のために、該デジタルコンピュータに適用する段階をさらに有する、請求項1に記載の方法。前記勾配制限機能は、前記アナログデジタルコンバータの出力が、該アナログデジタルコンバータの以前の出力より大きい前記制約の値に満たないか、又は、該アナログデジタルコンバータの以前の出力より小さい前記制約の値に満たない場合に、前記制約された出力信号を、前記アナログデジタルコンバータの出力と同じにする、請求項1に記載の方法。前記勾配制限機能は、前記アナログデジタルコンバータの出力が、該アナログデジタルコンバータの以前の出力より大きい前記制約の値を越える場合に、前記制約された出力信号を、以前の制約された出力信号に、前記制約の値を加えた値にする、請求項6に記載の方法。前記勾配制限機能は、前記アナログデジタルコンバータの出力が、該アナログデジタルコンバータの以前の出力より小さい前記制約の値を越える場合に、前記制約された出力信号を、以前の制約された出力信号から、前記制約の値を引いた値にする、請求項6に記載の方法。前記勾配制限機能は、前記アナログデジタルコンバータの出力を、以前の制約された出力信号の値の一組を用いて計算された移動平均と比較する、請求項1に記載の方法。前記移動平均は、以前の制約された出力信号の値の前記一組を用いて計算され、かつ、前記勾配制限機能が適用されるとき、前記制約された出力信号の値は、該一組の中の、前記以前の制約された出力信号の値の一つを置き換える、請求項9に記載の方法。前記勾配制限機能は、前記アナログデジタルコンバータの出力を、以前の制約された出力信号の値の一組を用いて計算された標準偏差と比較する、請求項1に記載の方法。アナログ信号を受信して、該信号のデジタル表現を生成するために、サンプリング関数に従って、前記アナログ信号をサンプリングするためのアナログデジタルコンバータであって、前記アナログ信号は、前記サンプリング関数のナイキスト基準より高い周波数成分を有するノイズ成分を含む、アナログデジタルコンバータと;前記サンプリング関数の各サンプリング間隔において、前記信号の前記デジタル表現を受信して、前記信号の前記デジタル表現の前の繰り返しiterationに関する、ある制限を、前記信号の前記デジタル表現に適用し、サンプリング間隔における前記信号の前記デジタル表現の変動率を制限する信号制約器と;を有する、受信器。前記信号制約器は、対象の周波数の、最大の一次導関数の値に対応するよう決定された、前記制約を適用する、請求項12に記載の受信器。前記信号制約器は、前記制約を、前記信号の前記デジタル表現の直前の繰り返しに関する、前記信号の前記デジタル表現に適用する、請求項12に記載の受信器。前記信号制約器は、前記信号の前記デジタル表現が、前記信号の前記デジタル表現の以前の値より大きい前記制約の値に満たないか、又は、前記信号の前記デジタル表現の以前の値より小さい前記制約の値に満たない場合に、前記信号の前記デジタル表現を、前記アナログデジタルコンバータの出力後に変化させないようにするための勾配制限機能を適用する、請求項12に記載の受信器。前記信号制約器は、前記信号の前記デジタル表現が、前記信号の前記デジタル表現の以前の値より大きい前記制約の値を越える場合に、前記信号の前記デジタル表現を、前記信号の前記デジタル表現の以前の制約された値に、前記制約の値を加えた値とする、請求項12に記載の受信器。前記信号制約器は、前記信号の前記デジタル表現が、前記信号の前記デジタル表現の以前の値より小さい前記制約の値を越える場合に、前記信号の前記デジタル表現を、前記信号の前記デジタル表現の以前の制約された値から、前記制約の値を引いた値とする、請求項12に記載の受信器。前記信号制約器は、前記信号の前記デジタル表現の以前の繰り返しの一組を用いて計算された移動平均に関する前記信号の前記デジタル表現に、前記制約を適用する、請求項12に記載の受信器。前記信号制約器は、前記信号の前記デジタル表現の以前の繰り返しの一組を用いて計算された移動標準偏差に関する前記信号の前記デジタル表現に、前記制約を適用する、請求項12に記載の受信器。アンチエイリアスフィルタの実装は、受信器を複雑にし、受信器のコストを増大させる。さらに、アンチエイリアスフィルタは、デジタル化の前の信号に作用するため、一般に、アナログ部品とともに実装される。このことは、受信器を、完全なデジタル回路として実装することを妨げ、受信器のサイズを増大させる。従って、アンチエイリアスフィルタを利用する受信器を必要としない、信号をデジタルで処理する方法が提供されることが望ましい。以下の解決手段及び本明細書の最後で説明される要約は、以下の詳細な説明で議論される、いくつかの概念を説明するために提供される。かかる解決手段及び要約は、すべてを包含するものではなく、また、以下のクレームによって説明される、保護対象の範囲の輪郭を示すことを意図するものではない。デジタルのサンプル値信号へのノイズの寄与を減少させるための方法及び装置は、統計プロセッサstatisticalprocessorと勾配リミッタslopelimiterを有する。統計プロセッサは、ターゲットの信号周波数の、期待される最大の一次導関数の値に対応する勾配限界slopelimitを決定するために用いられる、フィルタされた前記信号の平均値中央値及び/又は標準偏差を決定する。かかる勾配リミッタは、アナログデジタルコンバータの出力を制約するために適用され、アナログデジタルコンバータの出力が、上下の最大レートを超えることを防止する。アナログデジタルコンバータの出力を制約することにより、最初に、アンチエイリアスフィルタを利用することなく、アナログ信号をデジタルでサンプリングすることが可能となる。デジタルのサンプル値信号についての次の処理は、信号の高い周波数成分の寄与を制限し、それによって、受信器信号に対する、完全なデジタルサンプリングフィルタリング回路が提供され得るためである。本発明の一実施形態は、添付されるクレームにおいて、詳細と共に説明される。本発明は、以下の図面において、例示的な方法により、説明される。ここで、同様の参照番号は、同様の要素を示す。以下の図面は、説明の目的で、本発明の様々な実施形態を開示するものであり、本発明の範囲を限定することを意図するものではない。明確にする目的のため、一部の構成要素は、図面において分類されていないことがある。図2は、高い周波数信号が、出力信号に著しく寄与することを防止するため、デジタルコンピュータ22が、アンチエイリアスフィルタを用いる代わりに、信号制約処理signalrestrictingprocessを実装した、本発明の一実施形態を表す。これにより、アナログ信号が、最初にアンチエイリアスフィルタを通ることなく、デジタル形式へと変換され得る。図2において示される実施形態において、受信器20は、最初に入力信号がアンチエイリアスフィルタを通ることなく、入力信号と接続されたアナログデジタルコンバータ18を含む。アナログデジタルコンバータの出力は、デジタルコンピュータ22へと渡される。デジタルコンピュータ22は、アナログデジタルコンバータの出力の変化の割合を制限する、信号制約処理を実装し、アナログデジタルコンバータの出力が、サンプル値の間で、過剰に上下することを防止する。これにより、最初に信号をアンチエイリアスフィルタを通過させることなく、高い周波数信号の寄与が効果的に減少し、出力の信号がデジタルにサンプリングされることが可能となる。多くの異なるアナログデジタルコンバータADC回路が開発されており、要求される分解能、応答の種別線形か非線形か、精度、誤差許容度及び動作周波数により、特定のADCが選択される。多くの異なるADCは、時間とともに開発され、これらの種類の回路は、当該技術分野においてよく知られており、ADC回路がどのように動作するかのさらなる詳細については、本発明を不明瞭にすることを防ぐために、ここでは省略される。信号がADCによってサンプリングされると、ADCの出力は、信号制約処理を実装する、デジタルコンピュータへと入力される。信号制約処理は、ADCの出力と関連付けられた波形の一次導関数が、勾配限界を超えないように動作し、ADCの出力の変化の最大レートを制約する。図3及び図4は、ADC回路の出力を制約するために用いられ得る、二つの例示的な信号制約器signalrestrictorを概念的に表す。処理において、信号制約器は、ADCからのデジタル値を処理するデジタル回路として実装され得る。しかしながら、図3及び図4は、高い周波数信号がADCの出力に不当に影響することを防止するために、信号制約器がどのように動作するかを、概念的に表している。図3において示されるように、信号制約器28は、ADCからの出力値が、ADCのサンプル値の間で過度に変化することを防ぐ、勾配リミッタ40を含む。特に、勾配リミッタは、ADC26からの入力信号INを受信し、その入力信号に制限limitを適用し、出力信号OUT34を生成する。出力信号34は、さらに統計処理42に渡される。統計処理42は、勾配リミッタ40によって用いられる制限44を設定し、連続するADCのサンプリング値の間の変化が許容される信号の量を制約する。変化を許容される信号の量を制限することにより、ADCからの信号出力におけるノイズの寄与が抑制され得る。図4に示される例において、信号制約器28は、勾配リミッタ40と、図3に示した例のような、統計処理を含む。しかしながら、勾配リミッタが出力信号を提供するのではなく、勾配リミッタの出力信号が、統計処理に提供される。統計処理の出力は、勾配リミッタと、信号制約器からの出力の、両方へ提供される。かかる実施形態は、入力アナログ波形が、単極性信号を含む場合の利用のために設計され、統計プロセッサは、平均値計算を実装し、信号が短時間に変化することを防止する。統計プロセッサは、平均値を計算するために、様々な異なる方法で動作することができ、先行する信号の平均値と比べて、出力信号が急激に動きすぎることを防止する。例えば、統計プロセッサは、先行するサンプリング値の選択された数の連続値を加算し、サンプリング数で割ることにより、算術平均を計算することができる。これは、先行するサンプリング値を保管するためのFIFO又は他のデータ構造を用いて実装され得る移動平均フィルタを介してなされ得る。あるサンプリング値が受信されると、サンプリング値の先行するセットの平均値と比較され、そのサンプリング値が、制限の量を超えて、先行するサンプリング値の平均値から逸脱していないか、検証する。サンプリング値が、制限を越えて平均値を超過する場合には、そのサンプリング値は、その平均値に制限値を加えた又は平均値から制限値を引いたところで固定され、そのサンプリング値におけるノイズの寄与を減少させる。比較の後に、そのサンプリング値は、FIFOに加えられ、最も古いサンプリング値が除去される。これにより、移動平均が計算され得る。FIFOの長さは、平均値において用いられるサンプリング値の数によって決定される。統計プロセッサは、代わりに、固定数のサンプリング値の標準偏差を計算することができ、信号が、前のサンプリング値に関連する、あるセットの量よりも変化することを防止する。このことは、平均値がゼロとなるとき、使用され得る。いくつかの例においては、両方の計算を用いることが望ましい。本システムは、統計的に動作し、抑圧されるべき高い周波数が、サンプリング値又はサンプリング関数と関連していない場合に、特に好適に動作する。例えば、ノイズは、一般的に、サンプリング関数とは関連しておらず、本システムは、ノイズを入力信号から、特に好適にフィルタするよう動作する。特に、本システムは、例えば、結合されたcoupledスイッチングノイズのような、対象のネットワークと結合された誘導ノイズを除去するよう好適に動作する。既知の高い周波数成分が、入力信号において現れていることがわかっている場合例えば、既知の高い周波数信号において、相対的に高い電力が存在する場合、サンプリング関数の周波数は、高い周波数信号と関連しないように選択されるべきである。図5-8は、信号が、時間領域の視点から、どのように概念化され得るかを表す。特に、図5は、急な山形spike50によって表される、周期的なノイズ成分を有する、例示的な信号を表す。図5において示されるように、典型的なスイッチングノイズのインパルス列impulsetrainは、例えば、間隔T1おきに、周期的に生ずる、ノイズインパルスを有し得る。図6において示されるように、一般的に、ノイズインパルスは、無限小の持続期間infinitesimaldurationを構成する。同様に、サンプリング関数の持続時間も、無限小であるため、サンプリング関数は、ノイズの山形の発生を検出するために、ノイズの山形の発生と、ほぼ一致することが要求される。図7は、例示的なノイズのインパルス列とサンプリング関数を示す。例えば、ノイズのインパルス列が、信号がサンプリングされるよりも、高い頻度で生じるものとする。サンプリング関数が、ノイズ関数が信号上で可視である時点において、サンプリングした場合には、ノイズは、デジタルコンピュータに可視となる。サンプリング関数が、ノイズ関数と一致しなかった場合には、図7において示されるように、アナログデジタルコンバータの出力は、ノイズ成分からの寄与を示さない。図8は、ADCによって表される出力電圧の例を表す。ここで、サンプリング関数は、ノイズ関数と一致していない。図8において示されるように、サンプリング関数が、ノイズ関数が信号に寄与するのと同時に、デジタル信号をサンプリングしない限り、ノイズは出力信号には寄与しない。いくつかの例示的な回路において、ノイズ関数と、サンプリング関数は、高い頻度では一致しない。例えば、サンプリング関数は、ノイズ成分を、100000個のサンプリング毎に一度だけ、可視にさせる。しかしながら、その場合には、ノイズ成分が、デジタルコンピュータ上で実行する数値アルゴリズムに対して、問題を引き起こす可能性がある。したがって、出願人は、それが怒った場合に、信号からノイズを除去するため、信号制約回路における勾配リミッタの利用を提案している。時間領域における信号を分析し、サンプリング値の間の急な増加/減少を防ぐことにより、出願人は、入力信号をデジタルでサンプリングし、アンチエイリアスフィルタの使用を必要とすることなく、高い周波数成分によるノイズの寄与を減少させることが可能であることを発見した。図9-12は、勾配リミッタが、どのようにして、高い周波数が信号制約器の出力へ寄与することを妨げるかを、概念的に表す。特に、図9は、各サイクルの間に、ADCによって16回サンプリングされ得る第一の周波数を有する第一の信号を表す。また、図11は、同一の割合のADCサンプリングによって8回サンプリングされ得る、二倍の周波数である第二の信号を表す。図10及び図12は、それぞれ、図9及び11において示される波形をサンプリングする場合の、ADCによる電圧出力を表す。図10及び図12は、図9及び図11の波形をサンプリングする間に、ADCによって測定され得る、最大の電圧の変化を示している。図10において示されるように、ADCからの出力値は、一つのサンプリング期間δTの間に、電圧δVの変動と比例する量によって、変動し得る。二つの波形が同一の振幅を有する場合には、より高い周波数の波形と比べて図12参照、より低い周波数の波形の方が、特定のサンプリング間隔δT図10参照の間に、電圧δVの変動が、より小さくなり得る。出願人は、ADCの値の変動が、期待された出力の変動を超えることを妨げるために、ADC出力の事後的なサンプリング処理を用いることができることを認識した。特に、出力を、特定の量制限44より変動させないようにすることにより、信号上のノイズの寄与が抑制される。従って、この例では、制限が、図10に示される電圧δVにおける変動に対応するよう設定された場合に、ADCが、代わりに、図12に示される電圧の変動に対応する値を出力するとき、勾配リミッタは、図10に示されるように、ADCの値をその値に減少させる。これにより、高い周波数の寄与が、出力34に影響することを防止する。統計処理42は、勾配制限slopelimitを設定するために用いられる。勾配制限は、勾配リミッタslopelimiter40によって使用され、ADCの出力を調整し、高い周波数成分の寄与を減少させる。上述したように、信号の勾配は、特定のサンプリング間隔において、許容されるADCの出力の変化の量を制約することによって、制限される。信号の上下が許容される量の制約は、ADCからの周波数の出力を効果的に制限する、信号の一次導関数すなわち、勾配を制約する。統計処理は、勾配リミッタにより、予期される周波数と振幅に基づいて、適用されるべき制限を決定する。任意で、信号の振幅は、単純な処理のために、統計処理42によって、正規化されてもよい。統計関数は、データを集め、勾配制限を決定するために利用できる平均値を計算する。予期される信号がDC信号である場合には、平均値算術平均が、計算されるべきである。かかる値は、図4の統計プロセッサにより用いられ、出力値を決定する。予期される信号がAC信号である場合には、標準偏差二乗平均平方根-RMS値が、計算されるべきである。RMS値は、正規化された勾配制限で乗算され、特定のサンプリング間隔の間に、最大の電圧変動を決定する。予期される信号が、DC成分とAC成分を含む場合には、両方の平均が必要とされ得る。図13は、信号が減少するときに、制限がどのように適用され得るかの例を表す。また、図14は、信号が増大するときに、制限がどのように適用され得るかの例を表す。特に、図13において、信号が急速に減少するとき、ADCによって測定される電圧δVの変化は、信号制約器によって課されるδVの制限を超えるであろう。したがって、信号制約器は、時刻T0の出力値と比べて、時刻T1における出力が減少し得る量を制限する。図14においても同様に、信号が急速に増大するとき、ADCによって測定される電圧δVの変化は、信号制約器によって課されるδVの制限を越えるであろう。従って、信号制約器は、時刻T0の出力値と比べて、時刻T1における出力が増加し得る量を制限する。図15は、本発明の実施形態に従って、勾配リミッタにより実装され得る、例示的な処理を表す。図15に示されるように、勾配リミッタは、時刻T1におけるADCからの入力信号を受信する100。次に、勾配リミッタは、時刻T1における入力が、時刻T0における出力に、統計処理42により設定された制限値を加えた値より大きいかどうか決定するために、一連の検査を実行する102。そうであれば、勾配リミッタは、時刻T1における出力が、時刻T0における出力に制限値を加えた値となるように、出力値を固定する104。勾配リミッタは、さらに、時刻T1における入力が、時刻T0における出力から、統計処理42により設定された制限値を引いた値より小さいかどうか決定するために、検査を実行する106。そうであれば、勾配リミッタは、時刻T1における出力が、時刻T0における出力から制限値を引いた値となるように、出力値を固定する108。これらの条件がいずれも当てはまらない場合には、勾配リミッタの出力は、ADCの出力と等しくなるよう設定される110。条件の一つが一度適用されると、当該処理は、ステップ100に戻り、ADCからのさらなる入力を待つ。上述した例では、信号制約器は、ADCの直前の出力値を見ることによって、動作した。特に、信号制約器は、前の出力に、制限値を加えるか、又は引くことに基づいて、現在の出力の最大値を設定した。制限値は、例えば、対象となる周波数の、最大の一次導関数のような、勾配に基づくものであった。他の基準が、一つのサンプリング期間の先を検査して、同様に特定されてもよい。例えば、信号制約器は、現在のサンプリングのADCの最大の出力値を決定するとき、以前の出力値を越えた出力値を検査するために、二以上、前のサンプリング期間を検査してもよい。このように、より洗練された制限値が、対象の周波数の期待される波形に基づき、ADCの出力を調整するために、適用され得る。特に、勾配リミッタ又は信号制約器と関連する機能は、一般に、コンピュータ読取可能なメモリに格納されるプログラム命令のセットとして実装され、コンピュータプラットフォーム上の、一以上のプロセッサで実行され得る。好ましくは、これらの機能は、個別部品、ASICApplicationSpecificIntegratedCircuitのような集積回路、FPGAFieldProgrammableGateArrayのようなプログラム可能な論理デバイスと連結されて用いられるプログラム可能なロジック、若しくは、マイクロプロセッサ、ステートマシン、又はこれらの組み合わせを含むあらゆる他の装置を用いて、実装され得る。プログラム可能なロジックは、ハードウェアロジック、読み取り専用メモリチップ、コンピュータメモリ、ディスク又は他の記憶媒体のような、有形の記憶媒体において、一時的又は恒久的に、固定され得る。そのような全ての実施形態は、本発明の範囲内にあることが、意図されている。図面及び明細書によって示される実施形態の様々な変更及び修正は、本発明の精神及び範囲内で、なされ得る。従って、上記の説明に含まれ、添付される図面で説明される全ての事項は、一例として解釈されることを意図しており、限定する意図をもってなされたものではない。本発明は、以下のクレーム及びその均等物において定義されるように、制限される。