"直流入力電圧が入力される直流電源入力部と、磁気的に結合された1次巻線、2次巻線及びハイサイド駆動巻線を少なくとも備えたトランスと、前記直流入力電圧を断続的に前記1次巻線に印加するように相補的にオンオフを繰り返す、ローサイドの第1のスイッチング素子と、ローサイドの第1のスイッチング素子とはグランドレベルの異なるハイサイドの第2のスイッチング素子と、前記第1のスイッチング素子を制御する第1のスイッチング制御回路と、前記第2のスイッチング素子を制御する第2のスイッチング制御回路と、を備え、前記2次巻線から出力される電圧によって負荷電流を出力し出力電圧を供給するスイッチング電源装置であって、前記第1のスイッチング制御回路は、前記第1のスイッチング素子の制御端子へ所定のオン時間持続する信号を出力して、前記第1のスイッチング素子を所定のオン時間だけオンさせた後にターンオフさせる回路であり、前記第2のスイッチング制御回路は、第1のキャパシタと、前記第1のスイッチング素子のオン期間に前記ハイサイド駆動巻線に発生する電圧を基にして前記第1のキャパシタを略一定の放電電流で負方向に放電する放電電流値を設定する放電電流設定回路と、前記第1のスイッチング素子のオフ期間に前記ハイサイド駆動巻線に発生する電圧を基にして前記第1のキャパシタを略一定の充電電流で正方向に充電する充電電流値を設定する充電電流設定回路と、を備えた双方向定電流回路と、前記第1のキャパシタの充電電圧によって制御され、前記第1のキャパシタの充電電圧が所定のしきい値を超えるときに前記第2のスイッチング素子の制御端子の電圧を制御して前記第2のスイッチング素子をターンオフさせるトランジスタと、前記ハイサイド駆動巻線に発生する電圧を前記第2のスイッチング素子の制御端子に印加して前記第2のスイッチング素子をターンオンさせるターンオン信号伝達回路と、を備え、前記放電電流値に対する前記充電電流値の比率である充放電電流比率を設定して、前記第1のスイッチング素子のオン時間に対する前記第2のスイッチング素子のオン時間の比率であるオン時間比率が前記負荷電流の変化に対して、ほぼ一定となるように前記第2のスイッチング素子のオン時間を制御するスイッチング電源装置。前記第2のスイッチング制御回路は、前記第1のスイッチング素子のターンオフをトリガとして前記ハイサイド駆動巻線に発生する電圧により前記ターンオン信号伝達回路を経て前記第2のスイッチング素子をターンオンさせ、前記充放電電流比率をほぼ1に設定して、前記オン時間比率が前記負荷電流の変化に対してほぼ1となるように前記第2のスイッチング素子のオン時間を制御する、請求項1に記載のスイッチング電源装置。前記第2のスイッチング制御回路は、前記第1のスイッチング素子のターンオフをきっかけとして前記ハイサイド駆動巻線に発生する電圧により前記ターンオン信号伝達回路を経て前記第2のスイッチング素子Q2をターンオンさせ、前記充放電電流比率をDi、前記直流入力電圧をVi、前記出力電圧をVo、前記1次巻線の巻回数をnp、前記2次巻線の巻回数をnsで表したとき、DiがnsVi/npVoよりも大きくなるように設定して、前記オン時間比率が前記負荷電流の変化に対してほぼ一定となるように前記第2のスイッチング素子のオン時間を制御する、請求項1に記載のスイッチング電源装置。前記双方向定電流回路は、オペアンプによる定電流回路を含む、請求項1乃至3の何れかに記載のスイッチング電源装置。前記双方向定電流回路は、第1のトランジスタのベースが第2のトランジスタのコレクタに接続され、第1のトランジスタのエミッタが第2のトランジスタのベースに接続されたトランジスタ回路で構成された定電流回路を含む、請求項1乃至3の何れかに記載のスイッチング電源装置。前記双方向定電流回路は、ツェナーダイオードと抵抗で構成された定電流回路を含む、請求項1乃至3の何れかに記載のスイッチング電源装置。前記双方向定電流回路は、4つのダイオードによるダイオードブリッジ整流回路と、前記ダイオードブリッジ整流回路の出力端間に接続された1つの定電流回路とで構成された、請求項4乃至6の何れかに記載のスイッチング電源装置。前記双方向定電流回路は、2つのツェナーダイオードが逆方向に直列接続された双方向定電圧回路を含み、前記ハイサイド駆動巻線の電圧を入力して双方向に一定電圧を生成する、請求項1乃至3の何れかに記載のスイッチング電源装置。前記ハイサイド駆動巻線に発生する電圧を整流して、前記放電電流設定回路又は前記充電電流設定回路に電流を流す整流ダイオードのうち少なくとも一つにキャパシタが並列に接続された、請求項2又は3に記載のスイッチング電源装置。前記ハイサイド駆動巻線に発生する電圧を整流して、前記放電電流設定回路又は前記充電電流設定回路に電流を流す整流ダイオードのうち少なくとも一つに抵抗が並列接続された、請求項2又は3に記載のスイッチング電源装置。前記トランスはローサイド駆動巻線を備え、前記ローサイド駆動巻線の一端は前記直流電源入力部の低電位側に接続され、他端は第2の整流平滑回路を介して前記第1のスイッチング制御回路に対して直流電源電圧として供給されるように接続された、請求項1乃至10の何れかに記載のスイッチング電源装置。前記第1のスイッチング制御回路は、前記ローサイド駆動巻線により前記トランスの電圧極性の反転を検出したとき前記第1のスイッチング素子をターンオンさせる駆動電圧信号を出力するスイッチング素子駆動回路と、前記出力電圧を検出して基準電圧との比較により発生される帰還信号の電圧に応じて、前記第1のスイッチング素子のターンオンから前記第1のスイッチング素子のターンオフまでの時間を制御する電圧-時間変換回路と、を備えた、請求項11に記載のスイッチング電源装置。特許文献1のスイッチング電源装置においては、トランスTの駆動巻線N4と時定数回路でハイサイドのスイッチング素子Q2を駆動するように構成されていて、シンプルな回路である。しかし、さらに周波数を変化させるような制御では、スイッチング素子Q2のオン時間も変化させることが望ましいが、スイッチング素子Q2のオン時間は時定数回路でほぼ固定されているため、対応することは困難である。一方、特許文献2のスイッチング電源装置のように、ローサイド及びハイサイドの両方のスイッチング素子をICで駆動する構成では、前記時比率の設定や周波数の設定が比較的容易に行える。しかし、ハイサイドのスイッチング素子のグランド電位が電源電圧と同電位となる期間が存在するため、ICで直接駆動させるためには高耐圧設計のICが必要になる。高耐圧設計のICは、その設計が複雑であり、非常に高価なICを用いることになる。また一つのICで2つのスイッチング素子を直接駆動する構成では、ICの周辺回路の経路は2つのスイッチング素子にそれぞれ接続する必要があるため、周辺回路も複雑になる。そのため、さらに高コストなスイッチング電源装置とならざるを得ない。この発明の目的は、高耐圧のICを不要にし、ローサイドとハイサイドの両方のスイッチング素子をオン時間比率ほぼ一定で駆動できるようにした低コストなスイッチング電源装置を提供することにある。また、特に、負荷電流が変化し、そのためにスイッチング周波数が変化した場合であっても、二つのスイッチング素子のそれぞれのオン時間の比率がほぼ一定で、かつ相補的に交互にオン/オフできるようにしたスイッチング電源装置を提供することにある。前記課題を解決するために、この発明のスイッチング電源装置は次にように構成する。直流入力電圧が入力される直流電源入力部と、磁気的に結合された1次巻線np、2次巻線ns及びハイサイド駆動巻線nb2を少なくとも備えたトランスTと、前記直流入力電圧を断続的に前記1次巻線npに印加するように相補的にオンオフを繰り返す、ローサイドの第1のスイッチング素子Q1と、ローサイドの第1のスイッチング素子とはグランドレベルの異なるハイサイドの第2のスイッチング素子Q2と、前記第1のスイッチング素子Q1を制御する第1のスイッチング制御回路と、前記第2のスイッチング素子Q2を制御する第2のスイッチング制御回路と、を備え、前記2次巻線nsから出力される電圧によって負荷電流を出力し出力電圧Voを供給するスイッチング電源装置であって、前記第1のスイッチング制御回路は、前記第1のスイッチング素子Q1の制御端子へ所定のオン時間持続する信号を出力して、前記第1のスイッチング素子Q1を所定のオン時間だけオンさせた後にターンオフさせる回路であり、前記第2のスイッチング制御回路は、第1のキャパシタと、前記第1のスイッチング素子Q1のオン期間に前記ハイサイド駆動巻線nb2に発生する電圧負電圧を基にして前記第1のキャパシタを略一定の放電電流で負方向に放電する放電電流値Ib1を設定する放電電流設定回路と、前記第1のスイッチング素子Q1のオフ期間に前記ハイサイド駆動巻線nb2に発生する電圧正電圧を基にして前記第1のキャパシタを略一定の充電電流で正方向に充電する充電電流値Ib2を設定する充電電流設定回路と、を備えた双方向定電流回路と、前記第1のキャパシタの充電電圧によって制御され、前記第1のキャパシタの充電電圧が所定のしきい値を超えるときに前記第2のスイッチング素子Q2の制御端子の電圧を制御して前記第2のスイッチング素子Q2をターンオフさせるトランジスタQ3と、前記ハイサイド駆動巻線nb2に発生する電圧を前記第2のスイッチング素子Q2の制御端子に印加して前記第2のスイッチング素子Q2をターンオンさせるターンオン信号伝達回路と、を備え、前記放電電流値Ib1に対する前記充電電流値Ib2の比率である充放電電流比率Di=Ib2/Ib1を設定して、前記第1のスイッチング素子Q1のオン時間ton1に対する前記第2のスイッチング素子Q2のオン時間ton2の比率であるオン時間比率Da=ton2/ton1が前記負荷電流の変化に対して、ほぼ一定となるように前記第2のスイッチング素子Q2のオン時間ton2を制御することを特徴とする。例えば、前記第2のスイッチング制御回路は、前記第1のスイッチング素子Q1のターンオフをトリガとして前記ハイサイド駆動巻線nb2に発生する電圧により前記ターンオン信号伝達回路を経て前記第2のスイッチング素子Q2をターンオンさせ、前記充放電電流比率Diをほぼ1に設定して、前記オン時間比率Daが前記負荷電流の変化に対してほぼ1となるように前記第2のスイッチング素子Q2のオン時間を制御する。例えば、前記第2のスイッチング制御回路は、前記第1のスイッチング素子Q1のターンオフをきっかけとして前記ハイサイド駆動巻線nb2に発生する電圧により前記ターンオン信号伝達回路を経て前記第2のスイッチング素子Q2をターンオンさせ、前記充放電電流比率をDi、前記直流入力電圧をVi、前記出力電圧をVo、前記1次巻線の巻回数をnp、前記2次巻線の巻回数をnsで表したとき、DiがnsVi/npVoよりも大きくなるように設定して、前記オン時間比率Daが前記負荷電流の変化に対してほぼ一定となるように前記第2のスイッチング素子Q2のオン時間を制御する。例えば、前記双方向定電流回路は、オペアンプによる定電流回路を含む。例えば、前記双方向定電流回路は、第1のトランジスタQ11のベースが第2のトランジスタQ12のコレクタに接続され、第1のトランジスタQ11のエミッタが第2のトランジスタQ12のベースに接続されたトランジスタ回路で構成された定電流回路を含む。例えば、前記双方向定電流回路は、ツェナーダイオードと抵抗で構成された定電流回路を含む。例えば、前記双方向定電流回路は、4つのダイオードによるダイオードブリッジ整流回路と、前記ダイオードブリッジ整流回路の出力端間に接続された1つの定電流回路とで構成される。例えば、前記双方向定電流回路は、2つのツェナーダイオードが逆方向に直列接続された双方向定電圧回路を含み、前記ハイサイド駆動巻線nb2の電圧を入力して双方向に一定電圧を生成する。例えば、前記ハイサイド駆動巻線nb2に発生する電圧を整流して、前記放電電流設定回路又は前記充電電流設定回路に電流を流す整流ダイオードのうち少なくとも一つにキャパシタが並列に接続されている。例えば、前記ハイサイド駆動巻線nb2に発生する電圧を整流して、前記放電電流設定回路又は前記充電電流設定回路に電流を流す整流ダイオードのうち少なくとも一つに抵抗が並列接続されている。例えば、前記トランスTはローサイド駆動巻線nb1を備え、前記ローサイド駆動巻線nb1の一端は前記直流電源入力部の低電位側に接続され、他端は第2の整流平滑回路を介して前記第1のスイッチング制御回路に対して直流電源電圧として供給されるように接続されている。例えば、前記第1のスイッチング制御回路は、前記ローサイド駆動巻線nb1により前記トランスTの電圧極性の反転を検出したとき前記第1のスイッチング素子Q1をターンオンさせる駆動電圧信号を出力するスイッチング素子駆動回路と、前記出力電圧を検出して基準電圧目標電圧との比較により発生される帰還信号の電圧に応じて、前記第1のスイッチング素子Q1のターンオンから前記第1のスイッチング素子Q1のターンオフまでの時間を制御する電圧-時間変換回路と、を備える。この発明によれば、高耐圧のICが不要であるので、低コスト化が図れる。また、ハイサイドのスイッチング素子Q2の駆動回路と制御回路とが一体化されて、一つのトランジスタQ3で第2のスイッチング制御回路が構成できる。そのため低コスト化が図れる。第2のスイッチング制御回路は、第1のスイッチング素子に対する第2のスイッチング素子のオン時間の比率がほぼ一定となるように第2のスイッチング素子をオンするので、負荷電流が変化し、そのためにスイッチング周波数が変化した場合であっても、例えばこのオン時間の比率がほぼ1であれば、第1第2のスイッチング素子を容易にほぼ同じオン時間で動作させることができる。《第1の実施形態》第1の実施形態に係るスイッチング電源装置について、図2図3を参照して説明する。図2は第1の実施形態に係るスイッチング電源装置101の回路図である。このスイッチング電源装置101の入力端子PI-PIG間に直流入力電源Viの電圧が入力される。そして、スイッチング電源装置101の出力端子PO-POG間に接続される負荷Roへ所定の直流電圧が出力される。入力端子PI-PIG間には、キャパシタCr、インダクタLr、トランスTの1次巻線np、第1のスイッチング素子Q1及び電流検出用抵抗Riが直列に接続された第1の直列回路が構成されている。第1のスイッチング素子Q1はFETからなり、ドレイン端子がトランスTの1次巻線npに接続され、ソース端子が電流検出用抵抗Riに接続されている。トランスTの1次巻線npの両端には、第2のスイッチング素子Q2とキャパシタCr及びインダクタLrが直列に接続された第2の直列回路が構成されている。トランスTの2次巻線ns1,ns2には、ダイオードDs,Df及びキャパシタCoからなる第1の整流平滑回路が構成されている。この第1の整流平滑回路は2次巻線ns1,ns2から出力される交流電圧を全波整流し平滑して、出力端子PO-POGへ出力する。トランスTのローサイド駆動巻線nb1には、ダイオードDb及びキャパシタCbによる整流平滑回路が接続されている。この整流平滑回路によって得られる直流電圧がスイッチング制御IC81のGND端子及びVCC端子間に電源電圧として供給される。スイッチング制御IC81は、本発明の第1のスイッチング制御回路に相当する。スイッチング制御IC81は、そのOUT端子から第1のスイッチング素子Q1のゲートに対して駆動電圧を出力するスイッチング素子駆動回路を備えている。第1のスイッチング素子Q1は、前記駆動電圧によってオンオフ動作する。トランスTのハイサイド駆動巻線nb2と第2のスイッチング素子Q2との間には第2のスイッチング制御回路61が設けられている。具体的には、トランスTのハイサイド駆動巻線nb2の第1端は第1のスイッチング素子Q1と第2のスイッチング素子Q2との接続点第2のスイッチング素子Q2のソース端子に接続され、ハイサイド駆動巻線nb2の第2端と第2のスイッチング素子Q2のゲート端子との間に第2のスイッチング制御回路61が接続されている。第2のスイッチング素子Q2のゲート端子とソース端子間には抵抗Rgsが接続されている。第2のスイッチング制御回路61は第2のスイッチング素子Q2がターンオンした後、第1のスイッチング素子Q1のオン時間と同じ時間が経過した時に強制的に第2のスイッチング素子Q2をターンオフさせる。出力端子PO,POG及びスイッチング制御IC81の間には帰還回路が設けられている。但し、図2では簡易的に帰還の経路のみを一本の線Feedbackで表している。前記帰還回路は、具体的には出力端子PO-POG間の電圧の分圧値と基準電圧との比較によって帰還信号を発生し、絶縁状態でスイッチング制御IC81のFB端子へフィードバック電圧を入力する。スイッチング制御IC81は、ローサイド駆動巻線nb1によりトランスTの電圧極性の反転を検出したとき、第1のスイッチング素子Q1をターンオンさせる駆動電圧信号を出力する。また、負荷への出力電圧を検出して基準電圧目標電圧との比較により発生される帰還信号の電圧に応じて、第1のスイッチング素子Q1のターンオンからターンオフまでのオン時間を制御する電圧-時間変換回路を備えている。前記第2のスイッチング制御回路61は、4つのダイオードD1,D2,D3,D4から構成されるダイオードブリッジ整流回路と、このダイオードブリッジ整流回路の出力端間に接続された定電流回路CC2とで構成された双方向定電流回路である。第1のスイッチング素子Q1がターンオンすると、ハイサイド駆動巻線nb2に誘起される負電圧で、キャパシタCb2→ダイオードD3→定電流回路CC2→ダイオードD2→ハイサイド駆動巻線nb2の経路で、キャパシタCb2が定電流によって負方向に放電される。その後、第1のスイッチング素子Q1がターンオフすると、ハイサイド駆動巻線nb2に誘起される正電圧で抵抗R5を介して第2のスイッチング素子Q2に正電圧が印加されて、Q2がターンオンする。また、ハイサイド駆動巻線nb2→ダイオードD1→定電流回路CC2→ダイオードD4→キャパシタCb2の経路で、キャパシタCb2が定電流によって正方向に充電される。キャパシタCb2の電圧がトランジスタのしきい値電圧である約0.6Vを超えた時点でトランジスタQ3がオンし、これにより、第2のスイッチング素子Q2がターンオフする。以上の動作によって、前記キャパシタCb2の放電時間すなわち第1のスイッチング素子Q1のオン時間と、キャパシタCb2の充電時間すなわち第2のスイッチング素子Q2のオン時間は等しくなる。なお、第2のスイッチング素子Q2のゲート端子とソース端子間に接続されている抵抗Rgsは第2のスイッチング素子Q2のゲートソース間に加わる電圧値を調整したり、残留電荷を放電するように設けられているが、用いなくとも基本動作に大きな影響は無い。図3は、第1のスイッチング素子Q1のゲートソース間電圧Vgs1、第2のスイッチング素子Q2のゲートソース間電圧Vgs2、第1のスイッチング素子Q1のドレインソース間電圧Vds1、及びキャパシタCb2の電圧の関係を示す波形図である。第1のスイッチング素子Q1がオンすると、ハイサイド駆動巻線nb2に負電圧が誘起され、キャパシタCb2の充電電圧VCb2はしきい値電圧の約0.6Vから低下していく。その後、第1のスイッチング素子Q1がターンオフすると、ハイサイド駆動巻線nb2に正電圧が誘起され、キャパシタCb2の充電電圧VCb2は上昇していく。このキャパシタCb2の充電電圧VCb2がしきい値電圧の約0.6Vを超えると、トランジスタQ3がオンする。これにより、第2のスイッチング素子Q2のゲート電位が0Vになって、第2のスイッチング素子Q2はターンオフする。キャパシタCb2は同じ電流値の定電流で充放電されるので、充電電圧VCb2の傾きは等しい。すなわち充放電電流比率Diは1:1である。そのため、第2のスイッチング素子Q2のオン時間は第1のスイッチング素子Q1のオン時間に等しい。図3においてTQ1ON1とTQ2ON1は上述の動作により等しくなっている。ここで第1のスイッチング素子Q1のオン時間が長くなりTQ1ON2となったとき、Vds1およびVCb2は点線で示された波形図となる。このときもTQ1ON2とTQ2ON2は上述の動作により等しくなっている。図4は、前記ハイサイド駆動巻線nb2の電圧Vnb2と前記キャパシタCb2の電圧VCb2の関係を示す波形図である。このように、第1のスイッチング素子Q1のオン時間が変化すれば、それに追従して、第2のスイッチング素子Q2のオン時間が変化する。なお、キャパシタCb2の電荷が放電することで、トランジスタQ3のベースエミッタに逆バイアス電圧が掛かるが、通常-5V程度までの耐圧を有していて、設計余裕を考慮しても-4V~0.6Vまでの広い範囲で充放電を行うことができる。キャパシタCb2に対する電圧の変動幅を大きくすると、外乱ノイズへの耐量が大きくなり、また温度変化や部品の電気特性のばらつきなどに対しても誤差が小さくなり、安定して動作することが可能になる。第1の実施形態によれば、次のような効果を奏する。a第1のスイッチング素子Q1と第2のスイッチング素子Q2とはほぼ同じオン時間で対称波形で交互にオンオフ動作させることができる。b第1のスイッチング素子Q1のオン時間の検出と第2のスイッチング素子Q2のターンオン及びターンオフさせる回路を一体化することができ、最小の部品数のディスクリート部品で第2のスイッチング制御回路を構成できる。c第2のスイッチング素子Q2のトランスTの1次巻線に接続されているグランド端子電位は第1のスイッチング素子Q1のスイッチングによって変動するが、第2のスイッチング制御回路61は、ハイサイド駆動巻線nb2に発生する交流電圧を用いて動作する回路であるため、前記グランド端子電位の変動にかかわらず誤動作が生じにくい。dトランス巻線に発生する電圧変化をトリガに用いて第1のスイッチング素子Q1及び第2のスイッチング素子Q2はターンオンをし、最小のデッドタイムを挟んで交互にオンオフ動作する。すなわち両スイッチング素子が同時にオンすることがなく、高い信頼性を確保することができる。また、デッドタイムは、ZVSゼロ電圧スイッチング動作を達成できる最小値となるので、高い電力変換効率が得られる。《第2の実施形態》図5は第2の実施形態に係るスイッチング電源装置102の回路図である。図2に示した第1のスイッチング電源装置101と異なるのは、第2のスイッチング制御回路62の構成である。この図5の例では、定電流回路をより具体的に表している。すなわち、第1のトランジスタQ11のベースが第2のトランジスタQ12のコレクタに接続され、第1のトランジスタQ11のエミッタが第2のトランジスタQ12のベースに接続され、第1のトランジスタQ11のコレクタとベース間に抵抗R12が接続され、第2のトランジスタQ12のエミッタとベース間に抵抗R11が接続されることによって、一つの定電流回路が構成されている。この構成によれば、最小の部品数のディスクリート部品で第2のスイッチング制御回路を構成できる。なお、図5に示した例では、抵抗R6とダイオードD6との直列回路が抵抗R5に対して並列に接続されている。そのため、ハイサイド駆動巻線nb2に発生した電圧で第2のスイッチング素子Q2の入力容量に電荷を充電して第2のスイッチング素子Q2をターンオンする際の充電経路と、第2のスイッチング素子Q2の入力容量から電荷を放電する際の放電経路とを変えてインピーダンスに差を持たせることができる。そのため、ハイサイド駆動巻線nb2に電圧変化が発生した時点からの遅延時間を調整することができ、第2のスイッチング素子Q2を最適なタイミングでターンオンできるように設計できる。《第3の実施形態》図6は第3の実施形態に係るスイッチング電源装置103の回路図である。図2に示した第1のスイッチング電源装置101と異なるのは、第2のスイッチング制御回路63の構成である。この例では、ダイオードD1,D2,D3,D4のそれぞれに並列にキャパシタC1,C2,C3,C4が接続されている。このように、定電流回路CC2の入出力電流を整流するダイオードにキャパシタを並列接続することにより、整流ダイオードに逆方向電圧が印加されている期間において、キャパシタC1,C2,C3,C4に電荷を蓄え、ハイサイド駆動巻線nb2の電圧が変化するデッドタイムにおいて、キャパシタC1,C2,C3,C4に蓄えられた電荷を放電することができ、結果的にダイオードよりも進み位相で電流を流すことができる。これによりキャパシタCb2への充放電の電流量を調整することが可能となり、デッドタイム、特にキャパシタCb2への充放電電流の方向が変化する際における充放電電流の歪みをキャパシタC1,C2,C3,C4で補正できる。なおキャパシタは、ダイオードD1~D4の全てと並列に接続する必要はなく、少なくとも1つと並列に接続すれば、充放電電流の歪みを補正することができる。《第4の実施形態》図7は第4の実施形態に係るスイッチング電源装置104の回路図である。図5に示した第1のスイッチング電源装置102と異なるのは、第2のスイッチング制御回路64の構成である。この例では、ダイオードD1,D2,D3,D4のそれぞれに並列にキャパシタC1,C2,C3,C4が接続されている。このように、トランジスタQ11,Q12による定電流回路の入出力電流を整流するダイオードにキャパシタを並列接続することにより、整流ダイオードに逆方向電圧が印加されている期間において、キャパシタC1,C2,C3,C4に電荷を蓄え、ハイサイド駆動巻線nb2の電圧が変化するデッドタイムにおいて、キャパシタC1,C2,C3,C4に蓄えられた電荷を放電することができ、結果的に整流ダイオードだけの場合よりも進み位相で電流を流すことができる。これによりキャパシタCb2への充放電の電流量を調整することが可能となり、デッドタイム、特にキャパシタCb2への充放電電流の方向が変化する際における充放電電流の歪みをキャパシタC1,C2,C3,C4で補正できる。《第5の実施形態》図8は第5の実施形態に係るスイッチング電源装置105の回路図である。図2に示した第1のスイッチング電源装置101と異なるのは、第2のスイッチング制御回路65の構成である。この例では、ダイオードD1,D2のそれぞれに並列にキャパシタC1,C2が接続されている。また、ダイオードD3,D4のそれぞれに並列に抵抗R3,R4が接続されている。この抵抗R3,R4の抵抗値を異ならせることによって、キャパシタCb2に対する充電経路と放電経路のインピーダンス時定数を異ならせることができる。そのため、第1のスイッチング素子Q1と第2のスイッチング素子Q2の若干のオン時間の差分を補正することができる。また、抵抗R3,R4を用いて抵抗値を調整することにより、入力電圧若しくは出力電圧が変化した際に必要となる若干のオン時間の差分を補正することができる。すなわち、ハイサイド駆動巻線nb2の電圧が変化することを利用して、抵抗R3,R4を用いて抵抗値を調整する。定電流回路により決まる電流にハイサイド駆動巻線nb2の電圧と抵抗R3または抵抗R4により決まる電流を加算して重畳し、キャパシタCb2に対する充電または放電の電流とすることにより、入出力電圧が変化した際の補正を行うことができる。これらにより、第1のスイッチング素子Q1と第2のスイッチング素子Q2のオン時間をより高精度に等しくできる。なお、抵抗はダイオードD1~D4の少なくとも1つと並列に接続すればよい。なお抵抗を並列に接続しない箇所には、代わりにキャパシタを接続してもよいし、しなくてもよい。《第6の実施形態》図9は第6の実施形態に係るスイッチング電源装置106の回路図である。第1~第5の実施形態で示したスイッチング電源装置と異なるのは、第2のスイッチング制御回路66の構成である。この例では、2つのツェナーダイオードDz1,Dz2が逆方向に直列接続され、さらに抵抗R7が直列接続された回路が設けられている。この回路はハイサイド駆動巻線nb2の出力電圧を入力して双方向に一定電圧を発生する。この直列接続されたツェナーダイオードDz1,Dz2の両端電圧が、キャパシタCb2及び抵抗R8による充放電回路に印加される。キャパシタCb2の充電と放電の電流を等しくするため、基本的に、2つのツェナーダイオードDz1,Dz2のツェナー電圧は等しい。図10は、図9における第1のスイッチング素子Q1のゲートソース間電圧Vgs1、第2のスイッチング素子Q2のゲートソース間電圧Vgs2、第1のスイッチング素子Q1のドレインソース間電圧Vds1、及びキャパシタCb2の電圧Vcb2の関係を示す波形図である。先ず、第1のスイッチング素子Q1がターンオンすると、ハイサイド駆動巻線nb2に誘起される負電圧が、ツェナーダイオードDz1,Dz2及び抵抗R7の直列回路で定電圧化され、キャパシタCb2及び抵抗R8による時定数回路に印加される。その後、第1のスイッチング素子Q1がターンオフすると、ハイサイド駆動巻線nb2に誘起される正電圧が抵抗R5を介して第2のスイッチング素子Q2に正電圧が印加されて、Q2がターンオンする。また、ハイサイド駆動巻線nb2に誘起される正電圧が、ツェナーダイオードDz1,Dz2及び抵抗R7の直列回路で定電圧化され、キャパシタCb2及び抵抗R8による時定数回路に、前記安定化された正電圧が印加される。キャパシタCb2の電圧が約0.6Vを超えた時点でトランジスタQ3がオンし、これにより、第2のスイッチング素子Q2がターンオフする。以上の動作によって、キャパシタCb2の充電時間すなわち第1のスイッチング素子Q1のオン時間と、キャパシタCb2の放電時間すなわち第2のスイッチング素子Q2のオン時間はほぼ等しくなる。図10においてTQ1ON1とTQ2ON1は上述の動作により等しくなっている。ここで第1のスイッチング素子Q1のオン時間が長くなりTQ1ON2となったとき、Vds1およびVCb2は点線で示された波形図となる。このときもTQ1ON2とTQ2ON2は上述の動作により等しくなっている。《第7の実施形態》図11は第7の実施形態に係るスイッチング電源装置107の回路図である。第1~第6の実施形態ではオン時間比率Da=TQ2ON/TQ1ON=1となるようにしたが、第7の実施形態では、オン時間比率Da=TQ2ON/TQ1ON≠1に対応する例である。第1の実施形態で示したスイッチング電源装置と異なるのは、第2のスイッチング制御回路67の構成である。この例では、2つの定電流回路CC21,CC22、逆流防止用のダイオードD1,D2キャパシタC5を備えている。第1のスイッチング素子Q1がターンオンすると、ハイサイド駆動巻線nb2に誘起される電圧で、キャパシタCb2→定電流回路CC22→ダイオードD2→ハイサイド駆動巻線nb2の経路で、キャパシタCb2が定電流によって負方向に放電される。その後、第1のスイッチング素子Q1がターンオフすると、ハイサイド駆動巻線nb2に誘起される正電圧で抵抗R5及びキャパシタC5を介して第2のスイッチング素子Q2に正電圧が印加されて、Q2がターンオンする。また、ハイサイド駆動巻線nb2→ダイオードD1→定電流回路CC21→キャパシタCb2の経路で、キャパシタCb2が定電流によって正方向に充電される。キャパシタCb2の電圧が約0.6Vを超えた時点でトランジスタQ3がオンし、これにより、第2のスイッチング素子Q2がターンオフする。キャパシタCb2に対する充電電流と放電電流が独立に定められるので、キャパシタCb2の放電時間すなわち第1のスイッチング素子Q1のオン時間と、キャパシタCb2の充電時間すなわち第2のスイッチング素子Q2のオン時間は異なる。但し、キャパシタCb2に対する充電時間と放電時間との比は一定であり、且つ第1のスイッチング素子Q1のオン時間と比例関係線形にある。そのため、オン時間比率Da=TQ2ON/TQ1ONは予め定めた関係で一定に保たれる。ここで例えば、電力変換回路がフライバックコンバータを応用した回路構成であるとする。さらに、スイッチング素子Q2がターンオフしてからトランスのリセット時間が終了し、トランスのリセットが終了したことによるトランス電圧の反転を利用してスイッチング素子Q1をターンオンさせることでトランスに流れる電流を電流臨界モードで動作させる場合について検討する。電流臨界モードで動作させるとゼロ電圧スイッチングが容易に達成でき、また2次側の整流ダイオードの逆回復時間に伴う損失を低減でき、特定の設計条件において、高効率な動作が実現できる。しかしながら、RCCリンギングチョークコンバータのように電流臨界モードで動作させると、負荷の変動に対してスイッチング素子Q1のオン時間が大きく変化し、これに追従してスイッチング素子Q2のオン時間を変化させて、スイッチング周期を変化させることは、従来技術では非常に困難であった。本実施例では、このような課題を次のように解決している。図11において、直流入力電圧をVi、出力電圧をVo、1次巻線の巻回数をnp、2次巻線の巻回数をnsで表したとき、トランスを励磁する時間tsとトランスをリセットする時間trとの間には、トランスの磁束の連続性より、tsVi/np=trVo/nsの関係式が成り立つ。よってトランスを励磁する時間tsに対するトランスをリセットする時間trの比は、tr/ts=nsVi/npVoと表せる。ここでキャパシタCb2の放電時間TQ1ONと放電電流値Ib1との積TQ1ONIb1は、放電電荷量となる。同様に、充電電荷量はTQ2ONIb2と表される。定常状態では、放電電荷量と充電電荷量が等しいことから、TQ1ONIb1=TQ2ONIb2が成り立つ。したがって、オン時間比率Da=TQ2ON/TQ1ON=Ib1/Ib2=1/Diが成り立つ。今、Di=1/Da>tr/ts、すなわちDa<tr/tsと設定すると、スイッチング素子Q1のオン時間TQ1ONが変化しても、スイッチング素子Q2のオン時間TQ2ONは、トランスのリセット時間trよりも常に短くなる。このように設定すると、スイッチング素子Q2がターンオフしてから、トランスのリセット時間が終了することになり、トランスのリセットが終了したことによるトランス電圧の反転を利用してスイッチング素子Q1をターンオンさせることでトランスに流れる電流を電流臨界モードで動作させることができる。さらに、負荷の変動に対してスイッチング素子Q1のオン時間が大きく変化した場合においても、これに追従してスイッチング素子Q2のオン時間を変化させ、電流臨界モードで動作が実現できる。すなわち本実施例では、充放電電流比率Di=Ib2/Ib1とオン時間比率Da=TQ2ON/TQ1ONとは、Di=1/Daの関係が成り立ち、DiがnsVi/npVoよりも大きくなるように設定し、オン時間比率Daが負荷電流の変化に対してほぼ一定となるように第2のスイッチング素子Q2のオン時間を制御することにより、コンバータを電流臨界モードで動作させ、負荷の変化に対してスイッチング素子Q1のオン時間が変化して、スイッチング周期が変化しても、ゼロ電圧スイッチングを達成して、2次側の整流ダイオードの逆回復時間に伴う損失を低減することが可能となる。このように、ローサイドのオン時間に応じた適切なハイサイドのオン時間を、常に一定比率で生成できるので、ハイサイドとローサイドのオン時間が一定でなくてもよい回路方式例えば前述のフライバック方式やフォワード方式などにも適用できる。図12は、図11における第1のスイッチング素子Q1のゲートソース間電圧Vgs1、第2のスイッチング素子Q2のゲートソース間電圧Vgs2、第1のスイッチング素子Q1のドレインソース間電圧Vds1、及びキャパシタCb2の電圧Vcb2の関係を示す波形図である。第1のスイッチング素子Q1がオンすると、ハイサイド駆動巻線nb2に負電圧が誘起され、キャパシタCb2の充電電圧VCb2は約0.6Vから低下していく。その後、第1のスイッチング素子Q1がターンオフすると、ハイサイド駆動巻線nb2に正電圧が誘起され、キャパシタCb2の充電電圧VCb2は上昇していく。このキャパシタCb2の充電電圧VCb2が約0.6Vを超えると、トランジスタQ3がオンする。これにより、第2のスイッチング素子Q2のゲート電位が0Vになって、第2のスイッチング素子Q2はターンオフする。キャパシタCb2は定電流回路CC21で充電され、定電流回路CC22で放電されるので、充電電圧VCb2の上昇過程の傾きと下降過程の傾きは異なる。しかし、第1のスイッチング素子Q1のオン時間が変化しても充電電圧VCb2の上昇過程の傾きと下降過程の傾きはそれぞれ一定である。そのため、オン時間比率Da=TQ2ON/TQ1ONは予め定めた関係で一定に保たれる。《第8の実施形態》図13は、第8の実施形態に係るスイッチング電源装置108の回路図である。図11に示したスイッチング電源装置と異なるのは、第2のスイッチング制御回路68の構成である。この例では、抵抗R81及びダイオードD81の直列回路と、抵抗R82及びダイオードD82の直列回路とが並列接続され、この並列回路に抵抗R7が直列されている。この直列回路がハイサイド駆動巻線nbとキャパシタCb2との間に接続されている。また、ダイオードD11とツェナーダイオードDz12が逆方向に直列接続された回路がキャパシタCb2の両端に接続されている。この回路構成によって、ハイサイド駆動巻線nb2の出力電圧を入力して双方向に一定電圧を発生する。但し、キャパシタCb2に対する充電電流は抵抗R81を経由し、放電電流は抵抗R82を経由するので、キャパシタCb2に対する充電時定数と放電時定数は異なる。なお、ダイオードD82にキャパシタC82を並列接続することによって、このキャパシタC82によっても、キャパシタCb2への充電時定数と放電時定数を異ならせている。ダイオードD82に逆方向電圧が印加されている期間において、キャパシタC82に電荷を蓄え、ハイサイド駆動巻線nb2の電圧が変化するデッドタイムにおいて、キャパシタC82に蓄えられた電荷を放電することができ、結果的に整流ダイオードだけの場合よりも進み位相で電流を流すことができる。これによりキャパシタCb2への充放電の電流量を調整することが可能となり、デッドタイム、特にキャパシタCb2への充放電電流の方向が変化する際における充放電電流の歪みをキャパシタC82で補正できる。また、キャパシタCb2の両端に接続されているダイオードD11とツェナーダイオードDz12が逆方向に直列接続された回路は、トランジスタQ3のベースエミッタ間の逆方向に印加される電圧をクランプして、過電圧が加えられるのを保護することが可能となる。図14は、図13における第1のスイッチング素子Q1のゲートソース間電圧Vgs1、第2のスイッチング素子Q2のゲートソース間電圧Vgs2、第1のスイッチング素子Q1のドレインソース間電圧Vds1、及びキャパシタCb2の電圧Vcb2の関係を示す波形図である。第1のスイッチング素子Q1がオンすると、ハイサイド駆動巻線nb2に負電圧が誘起され、キャパシタCb2の充電電圧VCb2は約0.6Vから低下していく。その後、第1のスイッチング素子Q1がターンオフすると、ハイサイド駆動巻線nb2に正電圧が誘起され、キャパシタCb2の充電電圧VCb2は上昇していく。このキャパシタCb2の充電電圧VCb2が約0.6Vを超えると、トランジスタQ3がオンする。これにより、第2のスイッチング素子Q2のゲート電位が0Vになって、第2のスイッチング素子Q2はターンオフする。キャパシタCb2に対する充電時定数と放電時定数は異なるが、その比はほぼ一定である。そのため、オン時間比率Da=TQ2ON/TQ1ONは予め定めた関係で一定に保たれる。《第9の実施形態》図15は、第9の実施形態に係るスイッチング電源装置109の回路図である。図13に示したスイッチング電源装置と異なるのは、第2のスイッチング制御回路69の構成である。この例では、抵抗R81及びダイオードD81の直列回路と、抵抗R82及びダイオードD82の直列回路とが並列接続され、この並列回路と抵抗R7との接続点とハイサイド駆動巻線nbの一端との間に、2つのツェナーダイオードDz1,Dz2が逆方向に直列接続された回路が接続されている。すなわち、ツェナーダイオードDz1,Dz2を付加している。このように、ハイサイド駆動巻線nbの出力を、ツェナーダイオードDz1,Dz2と抵抗R7との直列回路に入力し、ツェナーダイオードDz1,Dz2の直列回路の電圧を供給するようにしたことにより、ハイサイド駆動巻線nbの電圧の変動による影響を抑制補正できる。《第10の実施形態》図16は、第10の実施形態に係るスイッチング電源装置110の回路図である。図15に示したスイッチング電源装置と異なるのは、第2のスイッチング制御回路70の構成である。ツェナーダイオードDz1,Dz2の接続関係及びその他の接続関係が異なるが、作用効果は基本的に第9の実施形態と同様である。このように、ハイサイド駆動巻線nb2の出力を、ツェナーダイオードDz1,Dz2と抵抗R71、R72との直列回路に入力し、ツェナーダイオードDz1,Dz2に加えられる電圧をキャパシタCb2と抵抗R81またはR82とから成る直列回路に供給するようにしたことにより、ハイサイド駆動巻線nb2の電圧の変動による影響を抑制補正できる。《第11の実施形態》図17は、第11の実施形態に係るスイッチング電源装置111の回路図である。図16に示したスイッチング電源装置と異なるのは、第2のスイッチング制御回路71の構成である。第2のスイッチング制御回路71では、キャパシタC5を抵抗R5に対して直列接続している。キャパシタC5と抵抗R5は、第2のスイッチング素子Q2のゲートへの電圧印加に関して時定数に基づいた遅延回路として作用し、第2のスイッチング素子Q2のゲートソース間の入力容量に関連して、第2のスイッチング素子Q2のターンオン遅延時間、ゲートソース間の電圧値を制御する。《第12の実施形態》図18は第12の実施形態に係るスイッチング電源装置112の回路図である。第2の実施形態で図5に示したスイッチング電源装置と異なるのは、第1のスイッチング制御回路89の構成である。この例では、第1のスイッチング素子Q1の駆動制御回路をICではなくディスクリートの部品で構成している。また、この例では出力電圧検出回路90の具体例も示している。出力電圧検出回路90は、抵抗R23、フォトカプラPCの発光素子、及びツェナーダイオードDz3の直列回路、抵抗R21,R22の抵抗分圧回路、この抵抗分割回路の出力部とツェナーダイオードDz3のカソード間を接続する抵抗R24及びキャパシタC24から構成されている。前記出力電圧検出回路90の構成により、出力電圧が上昇する程、又、上昇変化率が大きい程、フォトカプラPCの発光量が増大する、第1のスイッチング制御回路89おいて、ローサイド駆動巻線nb1の一端が抵抗R9及びキャパシタC9を介して第1のスイッチング素子Q1のゲートに接続されている。第1のスイッチング素子Q1のゲートとグランドとの間には、ダイオードD7及びトランジスタQ4の直列回路が接続されている。ローサイド駆動巻線nb1の両端には、フォトカプラPCの受光素子、抵抗R10、及びキャパシタC10の充放電回路時定数回路が接続されている。そしてキャパシタC10の電圧がトランジスタQ4のベースに印加されるように、キャパシタC10がトランジスタQ4に接続されている。また、第1のスイッチング素子Q1のゲートとグランドとの間にダイオードD8とトランジスタQ5との直列回路が接続されている。さらに、第1のスイッチング素子Q1のソースとトランジスタQ5のベースとの間に抵抗R11が接続されている。前記第1のスイッチング制御回路89の動作は次のとおりである。先ず、図外の起動回路例えばPIとQ1のゲート端子間に接続される起動抵抗などによって、第1のスイッチング素子Q1がオンすることにより起動動作、すなわち後述する過電流保護動作が開始される。定格動作では、ローサイド駆動巻線nb1に生じる正電圧によって、フォトカプラPCのフォトトランジスタ素子と抵抗R10の並列回路を介してキャパシタC10を充放電する充放電回路時定数回路の充電が開始される。キャパシタC10の充電電圧が約0.6Vに達すると、トランジスタQ4がターンオンする。これにより、第1のスイッチング素子Q1のゲート電位が低下して、第1のスイッチング素子Q1がターンオフする。第1のスイッチング素子Q1のオフにより、ローサイド駆動巻線nb1に発生する負電圧により、キャパシタC10の電荷が放電され、負電圧が充電される。前記第1のスイッチング素子Q1のターンオフ後、第2のスイッチング制御回路62の作用により、第2のスイッチング素子Q2が第1のスイッチング素子Q1のオン時間と同じ時間だけオンした後、ターンオフする。第2のスイッチング素子Q2のターンオフにより、ローサイド駆動巻線nb1に発生する正電圧が抵抗R9及びキャパシタC9を介して第1のスイッチング素子Q1のゲートに印加されて、Q1がターンオンする。以上の動作を繰り返す。なお、第1のスイッチング素子Q1のゲートとグランドとの間にダイオードD8及びトランジスタQ5の直列回路が接続され、第1のスイッチング素子Q1のソースとトランジスタQ5のベースとの間に抵抗R11が接続されている。この構成により、トランジスタQ5のベース電位が約0.6Vを超えるほどの過電流が第1のスイッチング素子Q1に流れると、トランジスタQ5のオンにより、第1のスイッチング素子Q1が強制的にターンオフされる。すなわち、起動動作や過負荷動作において過電流保護動作をする。第12の実施形態によれば、部品数が少なくスイッチング電源の小型軽量化を図ることができる。《第13の実施形態》図19は第13の実施形態に係るスイッチング電源装置113の回路図である。第1の実施形態で図2に示したスイッチング電源装置と異なるのは、第1のスイッチング制御IC84及びその周辺回路の構成である。前記スイッチング制御IC84は、IS端子を備えた電流モードで動作する一般に廉価なICである。スイッチング制御IC84のOUT端子には定電流回路CC1及びキャパシタCb1の直列回路が接続されていて、キャパシタCb1の充電電圧がIS端子に入力されるように接続されている。第2のスイッチング素子Q2のターンオフによりローサイド駆動巻線nb1に誘起される逆起電力の電圧がZT端子に入力されることにより、スイッチング制御IC84はOUT端子をハイレベルにする。これにより、第1のスイッチング素子Q1がターンオンする。定電流回路CC1は、スイッチング制御IC84のOUT端子の電圧によりキャパシタCb1を定電流充電する。スイッチング制御IC84内のコンパレータはキャパシタCb1の電圧とFB端子の電圧とを比較し、FB端子の電圧が低くなるほど、キャパシタCb1の充電時間が短くなる。すなわち、第1のスイッチング素子Q1のオン時間が短くなって、定電圧化される。なお、ダイオードD9はキャパシタCb1の電荷の放電経路を構成する。《第14の実施形態》図20は第14の実施形態に係るスイッチング電源装置114の回路図である。第13の実施形態で図19に示したスイッチング電源装置と異なるのは、第1のスイッチング制御IC84の周辺回路の構成である。スイッチング制御IC84のOUT端子には、抵抗R13及びツェナーダイオードDz4からなる定電圧回路が構成されている。このツェナーダイオードDz4には、抵抗R14及びキャパシタCb1による時定数回路が接続されている。キャパシタCb1の両端には、抵抗R15,R16による抵抗分割回路が接続されている。そしてこの抵抗分割回路の出力電圧がスイッチング制御IC84のIS端子に接続されている。その他の構成は、第7の実施形態と同様である。このように、定電圧で時定数回路を充電するようにしてもよい。《第15の実施形態》図21は第15の実施形態に係るスイッチング電源装置115の回路図である。第1の実施形態で図2に示したスイッチング電源装置と異なるのは、キャパシタCrの位置である。図21においては、トランスTの二次側を整流平滑回路91としてブロック化して表している。共振キャパシタCrは、第1のスイッチング素子Q1のオフ時にインダクタLrに流れる電流が流れる経路に挿入されていればよい。そのため、キャパシタCrは図21のように、第2のスイッチング素子Q2のドレインと入力端子PIとの間に接続されていてもよい。《第16の実施形態》図22は第16の実施形態に係るスイッチング電源装置116の回路図である。第1の実施形態で図2に示したスイッチング電源装置と異なるのは、第2のスイッチング素子Q2及びキャパシタCrの位置である。共振キャパシタCrは、第1のスイッチング素子Q1のオフ時にインダクタLrに流れる電流が流れる経路に挿入されていればよいので、キャパシタCrは図22のように、第2のスイッチング素子Q2のドレインと入力端子PIGとの間に接続されていてもよい。《第17の実施形態》図23は第17の実施形態に係るスイッチング電源装置117の回路図である。第1の実施形態で図2に示したスイッチング電源装置と異なるのは、第2のスイッチング素子Q2及びキャパシタCrの位置である。共振キャパシタCrは、第1のスイッチング素子Q1のオフ時にインダクタLrに流れる電流が流れる経路に挿入されていればよいので、キャパシタCrは図23のように、1次巻線npの一端と第2のスイッチング素子Q2のソースとの間に接続されていてもよい。《第18の実施形態》図24は第18の実施形態に係るスイッチング電源装置118の回路図である。第17の実施形態で図23に示したスイッチング電源装置と異なるのは、キャパシタCr以外にキャパシタCr1,Cr2を設けた点である。インダクタ、1次巻線np、キャパシタCr、第2のスイッチング素子Q2、キャパシタCr1が閉ループを構成するように、キャパシタCr及びCr1を設けている。また、キャパシタCr1とインダクタLrとの接続点と入力端子PIGとの間にキャパシタCr2を接続している。このように、第2のスイッチング素子Q2に対して直列接続される共振キャパシタCr1,Cr2は複数であってもよい。キャパシタCr2を接続することにより、電源電圧Viから供給される電流は、第1のスイッチング素子Q1のオン時間と第2のスイッチング素子Q2のオン時間の双方の期間において流れ、第1のスイッチング素子Q1のオン時間しか流れない図23の回路構成と比較して、電源電圧Viから供給される電流の実効電流が低減される。これにより、電源電圧Viから供給される電流による導通損を低減することができる。《第19の実施形態》図25は第19の実施形態に係るスイッチング電源装置119の回路図である。この例では、トランスTの二次巻線nsに、ダイオードDs及びキャパシタCoによる整流平滑回路を設けている。また、ダイオードDsに対してキャパシタCsを並列に接続している。この二次側の構成により、スイッチング電源装置119は半波整流のコンバータとして作用する。また、図25では、第1のスイッチング素子Q1の寄生ダイオードDq1及び寄生容量Cq1、第2のスイッチング素子Q2の寄生ダイオードDq2及び寄生容量Cq2をそれぞれ図示している。スイッチング素子Q1,Q2の両端には、寄生ダイオードと同方向のダイオードを外付けしてもよい。また、スイッチング素子Q1,Q2の両端にキャパシタを外付けしてもよい。《第20の実施形態》図26は第20の実施形態に係るスイッチング電源装置120の回路図である。第1の実施形態で図2に示したスイッチング電源装置と異なるのは、トランスTの二次側の構成である。第20の実施形態では、トランスTの2次巻線nsに、ダイオードD21,D22,D23,D34によるダイオードブリッジ回路及びキャパシタCoが接続されている。このようにダイオードブリッジ回路で全波整流してもよい。《第21の実施形態》図27は第21の実施形態に係るスイッチング電源装置121の回路図である。第1の実施形態で図2に示したスイッチング電源装置と異なるのは、トランスTの二次側の構成である。第21の実施形態では、トランスTの2次巻線ns1の両端に、ダイオードDs及びキャパシタCo1による整流平滑回路が構成され、出力端子PO-POG間にキャパシタCo3が接続されている。またダイオードDf及びキャパシタCo2の直列回路の中点が出力端子POGに接続され、両端はトランスTの2次巻線ns1の両端に接続されている。このように倍電圧整流回路としてもよい。なお、以上に示した各実施形態では、トランスTの二次側の回路にダイオードによる整流回路を構成したが、このダイオードに代えて整流用のFETを設けて同期整流してもよい。このことにより、二次側の回路の損失を低減することができる。また、本発明は、ハーフブリッジコンバータだけでなく、フルブリッジコンバータなどの多石式のコンバータ、電圧クランプコンバータなどにおいて、二つのスイッチング素子を相補的に交互にオン/オフするスイッチング電源装置に適用できる。"