スイッチング素子であって、半導体基板を有しており、半導体基板の上面にトレンチが形成されており、トレンチの内面がゲート絶縁膜に覆われており、トレンチの内部にゲート電極が配置されており、半導体基板内に、トレンチの側面のゲート絶縁膜に接しており、n型である第1半導体領域と、トレンチの側面のゲート絶縁膜に接しており、第1半導体領域の下側に形成されており、p型である第2半導体領域と、トレンチの側面のゲート絶縁膜に接しており、第2半導体領域の下側に形成されており、n型である第3半導体領域と、第2半導体領域よりも深い位置に形成されており、第2半導体領域と繋がっており、第3半導体領域を介してゲート絶縁膜に対向しており、ボロンを含有しており、p型である第4半導体領域、が形成されており、第4半導体領域とゲート絶縁膜の間に位置する第3半導体領域のうちの第4半導体領域に接している範囲の少なくとも一部に、半導体基板の下面に露出する範囲内の半導体領域よりも炭素濃度が高い高濃度炭素含有領域が、形成されている、スイッチング素子。第4半導体領域の下側にも、高濃度炭素含有領域が形成されている請求項1に記載のスイッチング素子。半導体基板を有しており、半導体基板の上面にトレンチが形成されており、トレンチの内面がゲート絶縁膜に覆われており、トレンチの内部にゲート電極が配置されており、半導体基板内に、トレンチの側面のゲート絶縁膜に接しており、n型である第1半導体領域と、トレンチの側面のゲート絶縁膜に接しており、第1半導体領域の下側に形成されており、p型である第2半導体領域と、トレンチの側面のゲート絶縁膜に接しており、第2半導体領域の下側に形成されており、n型である第3半導体領域と、第2半導体領域よりも深い位置に形成されており、第2半導体領域と繋がっており、第3半導体領域を介してゲート絶縁膜に対向しており、ボロンを含有しており、p型である第4半導体領域、が形成されているスイッチング素子の製造方法であって、半導体基板内の第4半導体領域を形成すべき範囲にボロンを注入する工程と、半導体基板上または半導体基板内に、元の半導体基板よりも炭素濃度が高い高濃度炭素含有領域を形成する工程と、ボロンを注入する工程及び高濃度炭素含有領域を形成する工程の実施後に半導体基板を加熱する工程と、トレンチ、ゲート絶縁膜、及び、ゲート電極を形成する工程、を有しており、前記各工程の実施後に、第4半導体領域とゲート絶縁膜の間に位置する第3半導体領域のうちの第4半導体領域に接している範囲の少なくとも一部が高濃度炭素含有領域となる、製造方法。高濃度炭素含有領域を形成する工程が、半導体基板に炭素を注入する工程である請求項3に記載の製造方法。ボロンを注入する工程では、半導体基板の表面に形成されている開口部を有するマスクを通して半導体基板にボロンを注入し、ボロンを注入する工程の実施後に、エッチングによりマスクの開口部を拡大させる工程を実施し、炭素を注入する工程では、開口部が拡大されたマスクを通して半導体基板に炭素を注入する、請求項4に記載の製造方法。炭素を注入する工程で注入される炭素の一部が、ボロンを注入する工程で注入されるボロンの注入範囲よりも深い位置に注入される請求項5に記載の製造方法。半導体基板の表面に形成されている開口部を有するマスクを通して、半導体基板内の第1半導体領域を形成すべき範囲にn型不純物を注入する工程をさらに有しており、炭素を注入する工程では、n型不純物を注入する工程で使用されるマスクと同一のマスクを通して半導体基板に炭素を注入する、請求項4に記載の製造方法。高濃度炭素含有領域を形成する工程が、エピタキシャル成長により半導体基板上に高濃度炭素含有層を形成する工程であり、ボロンを注入する工程では、高濃度炭素含有層にボロンを注入する、請求項3に記載の製造方法。ボロンを注入する工程で注入されるボロンが、高濃度炭素含有層の下端よりも浅い位置に注入される請求項8に記載の製造方法。特許文献1のスイッチング素子のディープ領域は、主電流が流れる領域ではない。このため、スイッチング素子にディープ領域を形成すると、通電可能な電流値が大きくならないにも係わらず、スイッチング素子が大型化するという問題があった。したがって、本明細書では、ゲート絶縁膜への高電界の印加を抑制することができるとともに小型なスイッチング素子と、その製造方法を提供する。本明細書が開示するスイッチング素子は、半導体基板を有している。半導体基板の上面には、トレンチが形成されている。トレンチの内面は、ゲート絶縁膜に覆われている。トレンチの内部には、ゲート電極が配置されている。半導体基板内には、第1半導体領域と、第2半導体領域と、第3半導体領域と、第4半導体領域が形成されている。第1半導体領域は、トレンチの側面のゲート絶縁膜に接しており、n型である。第2半導体領域は、トレンチの側面のゲート絶縁膜に接しており、第1半導体領域の下側に形成されており、p型である。第3半導体領域は、トレンチの側面のゲート絶縁膜に接しており、第2半導体領域の下側に形成されており、n型である。第4半導体領域は、第2半導体領域よりも深い位置に形成されており、第2半導体領域と繋がっており、第3半導体領域を介してゲート絶縁膜に対向しており、ボロンを含有しており、p型である。第4半導体領域とゲート絶縁膜の間に位置する第3半導体領域のうちの第4半導体領域に接している範囲の少なくとも一部に、半導体基板の下面に露出する範囲内の半導体領域よりも炭素濃度が高い高濃度炭素含有領域が形成されている。このスイッチング素子では、深い位置に形成されるp型の第4半導体領域が、ボロンを含有している。したがって、第4半導体領域は、半導体基板にボロンを注入し、その後、ボロンを活性化させることで形成することができる。ボロンは低エネルギーで半導体基板に注入することができるため、ボロンの注入範囲は正確に制御することができる。一方、ボロンは、半導体基板内における拡散係数が大きい。このため、注入したボロンを一般的な方法により活性化させると、ボロンが半導体基板内で拡散してしまい、第4半導体領域が大きくなってしまう。これに対し、炭素濃度が高い領域では、ボロンが拡散し難くなることが分かっている。本明細書が開示するスイッチング素子では、第4半導体領域とゲート絶縁膜の間に位置する第3半導体領域のうちの第4半導体領域に接している範囲の少なくとも一部に、炭素濃度が高い高濃度炭素含有領域が形成されている。したがって、この半導体装置の製造工程においてボロンを活性化させる際には、高濃度炭素含有領域によってボロンの拡散が抑えられる。このため、このスイッチング素子の構造によれば、第4半導領域がゲート絶縁膜側に広がることを抑制することができる。このため、第4半導体領域を小型化することが可能となり、その結果、スイッチング素子自体を小型化することが可能となる。上述したスイッチング素子は、第4半導体領域の下側にも、高濃度炭素含有領域が形成されていることが好ましい。このような構成によれば、スイッチング素子の製造工程においてボロンを活性化させる際に、ボロンが下方向に拡散することも抑制することができる。これによって、第4半導体領域をより意図した形状に形成し易くなる。また、本明細書は、スイッチング素子の製造方法を提供する。この製造方法により製造されるスイッチング素子は、半導体基板を有している。半導体基板の上面には、トレンチが形成されている。トレンチの内面は、ゲート絶縁膜に覆われている。トレンチの内部には、ゲート電極が配置されている。半導体基板内には、第1半導体領域と、第2半導体領域と、第3半導体領域と、第4半導体領域が形成されている。第1半導体領域は、トレンチの側面のゲート絶縁膜に接しており、n型である。第2半導体領域は、トレンチの側面のゲート絶縁膜に接しており、第1半導体領域の下側に形成されており、p型である。第3半導体領域は、トレンチの側面のゲート絶縁膜に接しており、第2半導体領域の下側に形成されており、n型である。第4半導体領域は、第2半導体領域よりも深い位置に形成されており、第2半導体領域と繋がっており、第3半導体領域を介してゲート絶縁膜に対向しており、ボロンを含有しており、p型である。この製造方法は、半導体基板内の第4半導体領域を形成すべき範囲にボロンを注入する工程と、半導体基板上または半導体基板内に、元の半導体基板よりも炭素濃度が高い高濃度炭素含有領域を形成する工程と、ボロンを注入する工程及び高濃度炭素含有領域を形成する工程の実施後に半導体基板を加熱する工程と、トレンチ、ゲート絶縁膜、及び、ゲート電極を形成する工程を有している。前記各工程の実施後に、第4半導体領域とゲート絶縁膜の間に位置する第3半導体領域のうちの第4半導体領域に接している範囲の少なくとも一部が高濃度炭素含有領域となる。なお、ボロンを注入する工程と高濃度炭素含有領域を形成する工程は、何れを先に実施してもよい。また、トレンチ、ゲート絶縁膜、及び、ゲート電極を形成する工程は、他の工程に対してどのような順序で実施してもよい。この製造方法では、半導体基板を加熱する工程によりボロンを活性化させる際に、高濃度炭素含有領域によってボロンがゲート絶縁膜側に拡散することが抑制される。したがって、第4半導体領域を小型化することが可能であり、その結果、小型なスイッチング素子を製造することができる。上述した製造方法では、高濃度炭素含有領域を形成する工程が、半導体基板に炭素を注入する工程であってもよい。このように炭素を注入することで、任意の範囲に高濃度炭素含有領域を形成することができる。なお、炭素を注入する工程を有する製造方法では、ボロンを注入する工程で半導体基板の表面に形成されている開口部を有するマスクを通して半導体基板にボロンを注入し、ボロンを注入する工程の実施後にエッチングによりマスクの開口部を拡大させる工程を実施し、炭素を注入する工程で開口部が拡大されたマスクを通して半導体基板に炭素を注入することが好ましい。このような構成によれば、共通のマスクによってボロンの注入と炭素の注入を実施することができるため、効率的にスイッチング素子を製造することができる。また、炭素を注入する工程で注入される炭素の一部が、ボロンを注入する工程で注入されるボロンの注入範囲よりも深い位置に注入されてもよい。このような構成によれば、ボロンを活性化させるときに、ボロンが下側に拡散することを抑制することができる。これによって、より正確に第4半導体領域の範囲を制御することができる。また、炭素を注入する工程を有する製造方法は、以下のように構成されていてもよい。すなわち、この製造方法は、半導体基板の表面に形成されている開口部を有するマスクを通して、半導体基板内の第1半導体領域を形成すべき範囲にn型不純物を注入する工程をさらに有していてもよい。炭素を注入する工程では、n型不純物を注入する工程で使用されるマスクと同一のマスクを通して半導体基板に炭素を注入してもよい。このような構成によれば、n型不純物を注入する工程と、炭素を注入する工程において、共通のマスクを使用することができる。したがって、効率的にスイッチング素子を製造することができる。また、高濃度炭素含有領域を形成する工程は、エピタキシャル成長により半導体基板上に高濃度炭素含有層を形成する工程であってもよい。この場合、ボロンを注入する工程では、高濃度炭素含有層にボロンを注入する。このような構成でも、小型な第4半導体領域を形成することができる。高濃度炭素含有領域をエピタキシャル成長により形成する場合には、ボロンを注入する工程で注入されるボロンが、高濃度炭素含有層の下端よりも浅い位置に注入されてもよい。このような構成によれば、ボロンを活性化させるときに、ボロンが下側に拡散することを抑制することができる。これによって、より正確に第4半導体領域の範囲を制御することができる。図1に示すように、実施例1の製造方法により製造されるMOSFET10は、半導体基板12と、半導体基板12の表面等に形成されている電極、絶縁膜により構成されている。半導体基板12は、SiC基板である。半導体基板12の上面には、複数のトレンチ20が形成されている。各トレンチ20の内面は、ゲート絶縁膜22によって覆われている。各トレンチ20内には、ゲート電極24が形成されている。ゲート電極24は、ゲート絶縁膜22によって半導体基板12から絶縁されている。ゲート電極24の下側のゲート絶縁膜22は、ゲート電極24の側方のゲート絶縁膜22よりも厚く形成されている。ゲート電極24の一部は、トレンチ20よりも上側に位置している。トレンチ20よりも上側のゲート電極24は、層間絶縁膜26に覆われている。半導体基板12の上面には、ソース電極30が形成されている。ソース電極30は、層間絶縁膜26によってゲート電極24から絶縁されている。半導体基板12の下面には、ドレイン電極32が形成されている。半導体基板12の内部には、ソース領域40、コンタクト領域42、ベース領域44、ディープ領域46、ドリフト領域48、及び、ドレイン領域50が形成されている。ソース領域40は、n型の領域である。ソース領域40は、半導体基板12の上面に露出する範囲に形成されている。ソース領域40は、ゲート絶縁膜22と接している。ソース領域40は、ソース電極30とオーミック接続されている。コンタクト領域42は、p型の領域である。コンタクト領域42は、半導体基板12の上面に露出する範囲2つのソース領域40の間の範囲に形成されている。コンタクト領域42は、ソース電極30とオーミック接続されている。ベース領域44は、コンタクト領域42と繋がっているp型の領域である。ベース領域44のp型不純物濃度は、コンタクト領域42よりも低い。ベース領域44は、ソース領域40とコンタクト領域42の下側に形成されている。ベース領域44は、ソース領域40の下側においてゲート絶縁膜22と接している。ディープ領域46は、ベース領域44と繋がっているp型の領域である。ディープ領域46のp型不純物濃度は、コンタクト領域42よりも低い。ディープ領域46は、ベース領域44の下側に形成されている。ドリフト領域48は、n型の領域である。ドリフト領域48のn型不純物濃度は、ソース領域40のn型不純物濃度よりも低い。ドリフト領域48は、ベース領域44及びディープ領域46の下側に形成されている。ドリフト領域48は、ベース領域44によってソース領域40から分離されている。ドリフト領域48は、トレンチ20の側面に形成されているゲート絶縁膜22及びトレンチ20の底部に形成されているゲート絶縁膜22に接している。ドリフト領域48の一部は、ディープ領域46とゲート絶縁膜22の間に存在する。したがって、ディープ領域46は、ゲート絶縁膜22と接しておらず、ドリフト領域48を介してゲート絶縁膜22に対向している。以下では、ディープ領域46とゲート絶縁膜22の間のドリフト領域48を、分離ドリフト領域48aという。ドレイン領域50は、n型の領域である。ドレイン領域50は、ドリフト領域48の下側に形成されている。ドレイン領域50のn型不純物濃度は、ドリフト領域48よりも高い。ドレイン領域50は、半導体基板12の下面に露出する範囲に形成されている。ドレイン領域50は、ドレイン電極32に対してオーミック接続されている。また、図1においてハッチングにより示されている半導体領域60は、半導体基板12中において、炭素濃度が高い高濃度炭素含有領域である。高濃度炭素含有領域60内の炭素濃度は、高濃度炭素含有領域60外の半導体基板12中の炭素濃度よりも高い。すなわち、高濃度炭素含有領域60内の炭素濃度は、半導体基板12の下面に露出しているドレイン領域50内の炭素濃度よりも高い。高濃度炭素含有領域60は、ドリフト領域48からディープ領域46に跨って形成されており、ディープ領域46の全体が高濃度炭素含有領域60に含まれている。次に、MOSFET10の動作について説明する。MOSFET10をオンさせる場合には、ソース電極30とドレイン電極32の間に順電圧を印加した状態で、ゲート電極24に所定の電圧を印加する。すると、ゲート絶縁膜22と接している範囲のベース領域44にチャネルが形成される。これによって、電子が、ソース電極30から、ソース領域40、チャネル、ドリフト領域48、ドレイン領域50を通過して、ドレイン電極32へ流れる。また、MOSFET10がオフしている場合には、半導体基板12中に強い電界が発生する。特に、トレンチ20底部近傍のゲート絶縁膜22ドリフト領域48に接しているゲート絶縁膜22には、高い電界が加わり易い。ゲート電極24の側面に形成されているゲート絶縁膜22のうちの、ドリフト領域48に接している箇所28のゲート絶縁膜22は、厚みが薄い。このため、上述したような高電界が箇所28のゲート絶縁膜22に印加されると、このゲート絶縁膜22が絶縁破壊する場合がある。しかしながら、MOSFET10では、MOSFET10をオフするときにディープ領域46から分離ドリフト領域48a内に空乏層が広がる。この空乏層によって、箇所28のゲート絶縁膜22に加わる電界が緩和される。したがって、ゲート絶縁膜22が絶縁破壊し難い。このため、このMOSFET10は、耐圧性能が高い。次に、MOSFET10の製造方法について説明する。この製造方法では、4H-SiCからなる半導体ウエハ図3に示す半導体ウエハ110からMOSFET10を製造する。この半導体ウエハ110は、n型であり、ドレイン領域50と略同じn型不純物濃度を有する。MOSFET10は、図2のフローチャートに示す工程によって製造される。ステップS2では、半導体ウエハ110の上面に、図3に示すn型エピタキシャル層120を成長させる。ここでは、厚さが約13μmであり、ドリフト領域48と略同じ濃度のn型不純物を有するn型エピタキシャル層120を成長させる。ステップS4では、n型エピタキシャル層120の上面に、図3に示すp型エピタキシャル層130を成長させる。ここでは、厚さが約1.8μmであり、ベース領域44と略同じ濃度のp型不純物アルミニウムを有するp型エピタキシャル層130を成長させる。これによって、図3に示すように、半導体ウエハ110と、n型エピタキシャル層120と、p型エピタキシャル層130の3層からなる半導体基板100が得られる。ステップS6では、図4に示すように、半導体基板100の上面に、酸化シリコンからなるマスク140を形成する。ここでは、コンタクト領域42を形成すべき範囲上に開口部142が位置するように、マスク140を形成する。マスク140を形成したら、半導体基板100の上面に向けてボロンを照射する。その結果、図4に示すように、マスク140に覆われている範囲の半導体基板100にはボロンが注入されず、開口部142が形成されている範囲の半導体基板100にのみボロンが注入される。ここでは、開口部142を通過したボロンが、p型エピタキシャル層130近傍のn型エピタキシャル層120内半導体基板100の上面から約2.2μmの深さで停止するように、ボロンを注入する。すなわち、ディープ領域46を形成すべき範囲内にボロンを注入する。ステップS8では、半導体基板100の上面にマスク140ステップS6で用いたマスクが存在している状態で、半導体基板100の上面に向けてアルミニウムを照射する。その結果、図5に示すように、マスク140に覆われている範囲の半導体基板100にはアルミニウムが注入されず、開口部142が形成されている範囲の半導体基板100にのみアルミニウムが注入される。ここでは、開口部142を通過したアルミニウムが、半導体基板100の上面近傍で停止するように、アルミニウムを注入する。すなわち、コンタクト領域42を形成すべき範囲内にアルミニウムを注入する。ステップS10では、マスク140をフッ酸HFによりエッチングする。これによって、図6に示すように、マスク140の開口部142を拡大させる。ステップS12では、マスク140を通して、半導体基板100の上面に向けて炭素を照射する。その結果、図6に示すように、マスク140に覆われている範囲の半導体基板100には炭素が注入されず、開口部142が形成されている範囲の半導体基板100にのみ炭素が注入される。これによって、半導体基板100内に、高濃度炭素含有領域60が形成される。ステップS6よりも開口部142が拡大されているので、高濃度炭素含有領域60の横方向半導体基板100の上面に平行な方向の幅は、ボロンが注入された領域の横方向の幅よりも広くなる。また、ステップS12では、高濃度炭素含有領域60の深さ方向の幅が、ボロンが注入された領域の深さ方向の幅よりも広くなるように高濃度炭素含有領域60を形成する。ステップS14では、図7に示すように、半導体基板100の上面にマスク150を形成する。ここでは、ソース領域40を形成すべき範囲上に開口部152が位置するように、マスク150を形成する。マスク150を形成したら、半導体基板100の上面に向かって窒素を照射する。その結果、マスク150に覆われている範囲の半導体基板100には窒素が注入されず、開口部152が形成されている範囲の半導体基板100にのみ窒素が注入される。ここでは、開口部152を通過した窒素が、半導体基板100の上面近傍で停止するように、窒素を注入する。すなわち、ソース領域40を形成すべき範囲内に窒素を注入する。ステップS14の終了後に、マスク150を除去する。ステップS16では、半導体基板100を熱処理する。これによって、ステップS6、S8、及び、S14で注入した不純物を拡散させるとともに、活性化させる。これによって、図8に示すように、半導体基板100内に、ソース領域40、コンタクト領域42、ディープ領域46が形成される。p型エピタキシャル層130の中のソース領域40及びコンタクト領域42にならなかった領域が、ベース領域44となる。また、n型エピタキシャル層120の中のディープ領域46にならなかった領域が、ドリフト領域48となる。なお、ステップS16においては、高濃度炭素含有領域60によって、ボロンの拡散が抑制される。これによって、ディープ領域46が拡大することが抑制される。これは、以下の理由によるものと考えられる。一般に、SiC結晶のCサイトには多数の空孔欠陥が存在している。SiC結晶中において、ボロンは、Cサイトの空孔を介して拡散する。このため、一般に、SiC結晶中におけるボロンの拡散長は長い。これに対し、上記のステップS16の実施時における半導体基板100には、炭素が注入されることで高濃度炭素含有領域60が形成されている。注入された炭素はCサイトの空孔に入り込むため、高濃度炭素含有領域60内ではCサイトの空孔が減少する。このために、高濃度炭素含有領域60ではボロンの拡散が抑制されると推測される。半導体基板100では、ボロンが注入された領域全体が高濃度炭素含有領域60内に含まれているため、ボロンの拡散が抑制される。したがって、微小なディープ領域46を形成することができる。ステップS18では、以下の処理によって、ゲート電極24を形成する。最初に、ドライエッチングによって、半導体基板100の上面にトレンチ20を形成する。次に、CVDによって酸化シリコンBPSG、NSG、LTO等を半導体基板100の表面に形成する。これによって、トレンチ20内に酸化シリコンを充填する。次に、成長させた酸化シリコンをエッチングする。ここでは、トレンチ20の底部に厚さが約1μmの酸化シリコン図1のゲート電極24の下部のゲート絶縁膜を残存させる。次に、犠牲酸化やCVD等によって、トレンチ20の側面に厚さが約100nmの酸化シリコン膜を形成する。トレンチ20の底部の酸化シリコンとトレンチ20の側面の酸化シリコン膜によって、図1のゲート絶縁膜22が構成される。次に、トレンチ20内にポリシリコンを成膜することによってゲート電極24を形成する。次に、犠牲酸化やCVD等によって、層間絶縁膜26を形成する。ステップS20では、スパッタリング等によって、ソース電極30を形成する。これによって、図1に示すMOSFET10の上面側の構造が完成する。ステップS22では、以下の処理によって、MOSFET10の下面側の構造を形成する。最初に、半導体基板100の下面を研磨して、半導体基板100を薄くする。次に、スパッタリング等によって、ドレイン電極32を形成する。これによって、図1に示すMOSFET10が完成する。以上に説明したように、この製造方法によれば、微小なディープ領域46を形成することができる。したがって、より小型なMOSFET10を製造することができる。また、この製造方法では、ボロンを注入した領域全体が高濃度炭素含有領域60に囲まれるため、ディープ領域46の形状を制御し易い。このため、量産時にMOSFET間における特性のばらつきを抑制することができる。また、上述した製造方法では、ステップS6とステップS8で、同一のマスクを用いてイオン注入を行う。同一のマスクを用いて2つの領域に対するイオン注入を行うことができるので、この製造方法によれば、効率的にMOSFET10を製造することができる。また、上述した製造方法では、ステップS10においてマスク140の開口部142を拡大させた後に、ステップS12における炭素のイオン注入を行う。新たにマスクを作り直すことなく炭素のイオン注入を行うことができるので、この製造方法によれば、効率的にMOSFET10を製造することができる。次に、他の実施例に係るMOSFETについて説明する。なお、他の実施例に係るMOSFETの説明において、実施例1のMOSFETと共通の機能を有する部分については実施例1と同じ参照番号を付し、実施例1のMOSFETと共通する説明は省略する。実施例2のMOSFETは、図9に示す断面構造を有している。図示するように、実施例2のMOSFETでは、ディープ領域46が、高濃度炭素含有領域60よりも深い位置まで広がっている。このようにディープ領域46がより深い位置まで広がっていると、MOSFETがオフしたときに箇所28のゲート絶縁膜22に加わる電界がより緩和される。また、このようにディープ領域46が深い位置まで広がる構造を採用しても、ディープ領域46の横方向の幅を抑制すれば、MOSFETを小型化することができる。次に、実施例2のMOSFETの製造方法について説明する。実施例2のMOSFETも、図2のフローチャートに従って製造される。但し、実施例2の製造方法では、ステップS6におけるボロンの注入深さとステップS12における炭素の注入深さの少なくとも一方が、実施例1の製造方法と異なる。実施例2の製造方法では、ステップS12の終了後に、図10に示すように、ボロンの一部を高濃度炭素含有領域60よりも下側に位置させる。その後のステップS16の熱処理では、高濃度炭素含有領域60内ではボロンの拡散が抑制されるが、高濃度炭素含有領域60の下側に位置するボロンの拡散は抑制されない。このため、図9に示すように、深い位置まで広がるディープ領域46を形成することができる。以上に説明したように、実施例2の製造方法によれば、より電界の緩和効果が大きいMOSFETを製造することができる。なお、実施例2の製造方法では、ボロンの拡散を部分的に許容するため、ディープ領域46が形成される範囲を制御することがやや困難となる。特性のばらつきの抑制を優先させる場合には、実施例1のように注入されたボロン全体の拡散を抑制する方法がより適する。実施例3のMOSFETは、図11に示す断面構造を有している。図示するように、実施例3のMOSFETでは、ディープ領域46が、分離ドリフト領域48aまで広がっている。このように分離ドリフト領域48aにディープ領域46が広がっていても、このMOSFETは、実施例1のMOSFETと同様に動作する。次に、実施例3のMOSFETの製造方法について説明する。実施例3のMOSFETも、図2のフローチャートに従って製造される。但し、実施例3の製造方法では、ステップS12において、マスクを用いない。すなわち、ステップS10において、マスク140をエッチングにより完全に除去する。そして、ステップS12において、マスクが存在しない状態で、半導体基板100に炭素を注入する。このため、図12に示すように、横方向の広い範囲に亘って高濃度炭素含有領域60が形成される。その後、実施例1と同様に各工程を実施することで、図11に示すMOSFETが完成する。このように高濃度炭素含有領域60を形成しても、ボロンの拡散を抑制し、ディープ領域46を微小化することができる。なお、実施例3の製造方法においても、ボロンの一部を高濃度炭素含有領域60よりも下側に位置させることで、図13に示すように、高濃度炭素含有領域60の下側まで伸びるディープ領域46を形成してもよい。なお、上述した実施例3の製造方法においては、ステップS6を実施する前に、半導体基板100にトレンチ20を形成しておいてもよい。この場合、ステップS6において、図14に示すように、トレンチ20の底部にも高濃度炭素含有領域60が形成される。このような構造でも、MOSFETは適切に動作することができる。実施例4のMOSFETは、図15に示す断面構造を有している。図示するように、実施例4のMOSFETでは、高濃度炭素含有領域60が、ディープ領域46に対して横方向に接する範囲のみに形成されている。また、ディープ領域46が、高濃度炭素含有領域60より深い位置まで広がっている。このMOSFETは、ディープ領域46が深い位置まで広がっているので、箇所28のゲート絶縁膜22に加わる電界をより緩和することができる。次に、実施例4のMOSFETの製造方法について説明する。実施例4のMOSFETも、図2のフローチャートに従って製造される。但し、実施例4の製造方法では、ステップS10において、マスクを作り直す。すなわち、ステップS10において、マスク140をエッチングにより完全に除去する。さらに、図16に示すように、新たなマスク160を半導体基板100の上面に形成する。ステップS12では、図16に示すように、新たなマスク160を通して半導体基板100に炭素を注入する。これによって、ボロンが注入された領域に対して横方向に隣接する領域のみに高濃度炭素含有領域60を形成する。その後、実施例1と同様に各工程を実施することで、図15に示すMOSFETが完成する。このように、ステップS12において、ボロンが注入されている範囲の横方向に高濃度炭素含有領域60が形成されれば、ボロンの横方向への拡散を抑制することができ、ディープ領域46を微細化することができる。すなわち、ディープ領域46とゲート絶縁膜22の間の分離ドリフト領域48aのうちの、ディープ領域46に接している範囲の少なくとも一部に高濃度炭素含有領域60が形成されていればよい。実施例5のMOSFETは、図17に示す断面構造を有している。図示するように、実施例5のMOSFETでは、高濃度炭素含有領域60が、分離ドリフト領域48aの略全体に形成されている一方で、ディープ領域46の大部分が高濃度炭素含有領域60の外側に形成されている。また、ディープ領域46が、高濃度炭素含有領域60より深い位置まで広がっている。このMOSFETは、ディープ領域46が深い位置まで広がっているので、箇所28のゲート絶縁膜22に加わる電界をより緩和することができる。次に、実施例5のMOSFETの製造方法について説明する。実施例5のMOSFETも、図18のフローチャートに従って製造される。図示するように、この製造方法では、実施例1の製造方法と同様にしてステップS2~S8を実施する。次に、ステップS14を実施する図2のステップS10、S12を実施しない。ステップS14は、実施例1と略同様にして実施する。但し、ステップS14の終了後に、マスク150図7参照を除去しない。次に、ステップS15において、図19に示すように、ステップS14で使用したマスク150を通して、半導体基板100の上面に炭素を注入する。これによって、高濃度炭素含有領域60を形成する。その後、実施例1と同様にステップS16~S22を実施することで、図17に示すMOSFETが完成する。このように分離ドリフト領域48a全体に高濃度炭素含有領域60を形成しても、ボロンがゲート絶縁膜22に向かって拡散することを抑制することができる。また、実施例5の製造方法では、炭素の注入と窒素の注入とでマスクを共有できるので、効率的にMOSFETを製造することができる。実施例6のMOSFETは、実施例3のMOSFETと同様に、図11に示す断面構造を有している。次に、実施例6のMOSFETの製造方法について説明する。実施例6のMOSFETは、図20のフローチャートに従って製造される。ステップS30では、図21に示すように、半導体ウエハ110の上面に、n型エピタキシャル層122を形成する。ここでは、n型エピタキシャル層122の成長中に原料ガス中の炭素とシリコンの比率を変更することで、n型エピタキシャル層122の上面部に高濃度炭素含有領域60を形成する。その後のステップS32において、n型エピタキシャル層122の上面に、図21に示すp型エピタキシャル層130を成長させる。これによって、図21に示すように、半導体ウエハ110と、n型エピタキシャル層122と、p型エピタキシャル層130の3層からなる半導体基板102が得られる。ステップS34では、図22に示すように、半導体基板102の上面にマスク170を形成し、半導体基板100の上面に向けてボロンを照射する。これによって、高濃度炭素含有領域60内にボロンを注入する。すなわち、ディープ領域46を形成すべき範囲内にボロンを注入する。ステップS36、S38では、実施例1の製造方法図2のステップS8、S14と同様にして、半導体基板102にアルミニウムと窒素を注入する。その後のステップS40~S46は、図2のステップS16~S22と同様にして実施する。これによって、図11に示すMOSFETが完成する。ステップS40の熱処理時には、高濃度炭素含有領域60によって、ボロンの拡散が抑制される。したがって、この製造方法でも、微小なディープ領域46を形成することができる。以上に説明したように、高濃度炭素含有領域60は、エピタキシャル成長によって形成してもよい。このように形成した高濃度炭素含有領域60によっても、ボロンの拡散を抑制することができる。なお、実施例6の製造方法のステップS34のボロン注入において、図23に示すように、一部のボロンを高濃度炭素含有領域60より深い位置に注入してもよい。このようにボロンを注入すると、図13に示すように深くまで伸びるディープ領域46を有するMOSFETを製造することができる。なお、上述した実施例1~6では、MOSFETについて説明したが、本明細書に開示の技術は、トレンチ型のゲート電極を有する他のスイッチング素子例えば、IGBT等に使用することもできる。また、上述した各実施例では、特定の順序に従って各工程を実施することを説明したが、各工程の実施順序は適宜変更することができる。例えば、ゲート電極を形成する工程は、不純物を注入する各工程よりも先に実施してもよい。また、不純物を注入する各工程は、上述したものと異なる順序で行ってもよい。以上、本発明の具体例を詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独であるいは各種の組み合わせによって技術的有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。