"第1電極および第2電極を有し、前記第1電極が交流電源の一端に接続される第1コンデンサと、第1電極および第2電極を有し、前記第1電極が前記交流電源の他端に接続される第2コンデンサと、前記第1コンデンサの前記第2電極と前記第2コンデンサの前記第2電極との間に直列に接続されるとともに基準電位に接続される電流経路であって、前記交流電源から出力される交流電流が前記交流電源に戻る際に前記交流電流を経由させるとともに、前記交流電流の経由の際に第2電極側電圧を生成する電流経路と、前記電流経路に接続され、前記第2電極側電圧を受け取って、前記第2電極側電圧をパルス信号に変換する信号変換回路と、前記パルス信号のパルス周期を検出し、前記パルス周期を用いて前記交流電源の交流電圧のゼロクロス点を検出する検出部と、を備えるゼロクロス検出回路。請求項1に記載のゼロクロス検出回路において、前記信号変換回路はトランジスタを含み、前記電流経路は、前記トランジスタに逆電圧が印加されるのを抑制する第1逆電圧抑制素子を含む、ゼロクロス検出回路。請求項2に記載のゼロクロス検出回路において、前記電流経路は、前記第1逆電圧抑制素子と前記基準電位との間に設けられた第2逆電圧抑制素子をさらに備える、ゼロクロス検出回路。請求項1から請求項3のいずれか一項に記載のゼロクロス検出回路において、前記第1逆電圧抑制素子は、ダイオードであり、前記ダイオードのカソードが前記第1コンデンサの前記第2電極に接続され、前記ダイオードのアソードが前記第2コンデンサの前記第2電極に接続される、ゼロクロス検出回路。請求項1のゼロクロス検出回路において、前記電流経路は、2個の回路素子から構成される1対の直列回路からなるブリッジ回路を含み、前記ブリッジ回路の一方の直列回路の回路素子間接続点が前記基準電位に接続され、他方の直列回路の回路素子間接続点が前記信号変換回路に接続されている、ゼロクロス検出回路。請求項5に記載のゼロクロス検出回路において、前記検出部は、前記パルス信号のパルス周期が所定期間より大きい場合、前記パルス信号の立ち上がりタイミングおよび前記パルス信号の立ち下がりタイミングに基づいて、前記ゼロクロス点を検出し、前記パルス信号のパルス周期が所定期間以下の場合、前記パルス信号の立ち上がりタイミングおよび前記パルス信号の立ち下がりタイミングのいずれか一方に基づいて、前記ゼロクロス点を検出する、ゼロクロス検出回路。請求項5または請求項6に記載のゼロクロス検出回路において、前記検出部は、前記パルス信号のパルス周期が所定期間より大きい場合、前記基準電位が接地されていることを検出し、前記パルス信号のパルス周期が所定期間以下の場合、前記基準電位が接地されていないことを検出する、ゼロクロス検出回路。請求項1から請求項7のいずれか一項に記載のゼロクロス検出回路を備えた画像形成装置。請求項8に記載の画像形成装置において、前記ゼロクロス検出回路の前記検出部によって検出されたゼロクロス点に基づいて加熱制御される定着装置を備える、画像形成装置。しかしながら、上記従来技術文献のように、フォトカプラを利用したゼロクロス点の検知方法では、好適にゼロクロス点を検知できるものの、フォトカプラのフォトダイオードによる消費電力量が無視できる程度に低くはなかった。そのため、より省電力化が可能なゼロクロス点を検知する技術が切望されていた。本発明は、より省電力化の可能な、ゼロクロス点の検知技術を提供するものである。本明細書によって開示されるゼロクロス検出回路は、第1電極および第2電極を有し、前記第1電極が交流電源の一端に接続される第1コンデンサと、第1電極および第2電極を有し、前記第1電極が前記交流電源の他端に接続される第2コンデンサと、前記第1コンデンサの前記第2電極と前記第2コンデンサの前記第2電極との間に直列に接続されるとともに基準電位に接続される電流経路であって、前記交流電源から出力される交流電流が前記交流電源に戻る際に前記交流電流を経由させるとともに、前記交流電流の経由の際に第2電極側電圧を生成する電流経路と、前記電流経路に接続され、前記第2電極側電圧を受け取って、前記第2電極側電圧をパルス信号に変換する信号変換回路と、前記パルス信号のパルス周期を検出し、前記パルス周期を用いて前記交流電源の交流電圧のゼロクロス点を検出する検出部とを備える。上記ゼロクロス検出回路では、前記信号変換回路はトランジスタを含み、前記電流経路は、前記トランジスタに逆電圧が印加されるのを抑制する第1逆電圧抑制素子を含む構成でもよい。また、上記ゼロクロス検出回路では、前記電流経路は、前記第1逆電圧抑制素子と前記基準電位との間に設けられた第2逆電圧抑制素子をさらに備える構成でもよい。また、上記ゼロクロス検出回路では、前記第1逆電圧抑制素子は、ダイオードであり、前記ダイオードのカソードが前記第1コンデンサの前記第2電極に接続され、前記ダイオードのアソードが前記第2コンデンサの前記第2電極に接続される構成でもよい。また、上記ゼロクロス検出回路では、前記電流経路は、2個の回路素子から構成される1対の直列回路からなるブリッジ回路を含み、前記ブリッジ回路の一方の直列回路の回路素子間接続点が前記基準電位に接続され、他方の直列回路の回路素子間接続点が前記信号変換回路に接続されている構成でもよい。また、上記ゼロクロス検出回路では、前記検出部は、前記パルス信号のパルス周期が所定期間より大きい場合、前記パルス信号の立ち上がりタイミングおよび前記パルス信号の立ち下がりタイミングに基づいて、前記ゼロクロス点を検出し、前記パルス信号のパルス周期が所定期間以下の場合、前記パルス信号の立ち上がりタイミングおよび前記パルス信号の立ち下がりタイミングのいずれか一方に基づいて、前記ゼロクロス点を検出する構成でもよい。また、上記ゼロクロス検出回路では、前記検出部は、前記パルス信号のパルス周期が所定期間より大きい場合、前記基準電位が接地されていることを検出し、前記パルス信号のパルス周期が所定期間以下の場合、前記基準電位が接地されていないことを検出する構成でもよい。また、本明細書によって開示される画像形成装置は、上記ゼロクロス検出回路を備える。上記画像形成装置は、前記ゼロクロス検出回路の前記検出部によって検出されたゼロクロス点に基づいて加熱制御される定着装置を備える構成でもよい。本発明によれば、フォトカプラに替えて、第1コンデンサおよび第2コンデンサと、電流経路と、信号変換回路とを利用して、ゼロクロス点ゼロクロスタイミングを検出するためのパルス信号を生成する。そのため、例えば、信号変換回路をトランジスタで構成し、電流経路をダイオードおよび抵抗で構成する場合、フォトカプラの駆動電流に比べて、電流経路に流れる電流を小さくできる。それにより、フォトカプラを使用してゼロクロス検出用のパルス信号を生成する場合と比べ、より省電力化が可能となる。<実施形態1>実施形態1について図1から図7を参照して説明する。1.レーザプリンタの構成図1は、実施形態1に係り、画像形成装置の一例であるモノクロレーザプリンタ1の縦断面を概略的に表した図である。図2は、定着器7の駆動に係る回路基板25の概略的な構成を示すブロック図である。なお、画像形成装置はモノクロレーザプリンタに限られず、例えば、カラーレーザプリンタ、カラーLEDプリンタ、複合機等であってもよい。モノクロレーザプリンタ以下、単にプリンタという1では、本体ケーシング2内の下部に配置されたトレイ3または側面のトレイ4から供給される用紙5に対し、画像形成部6にてトナー像を形成した後、定着器7にてそのトナー像を加熱して定着処理を行い、最後にその用紙5を本体ケーシング2内の上部に位置する排紙トレイ8に排紙する。画像形成部6は、スキャナ部10、現像カートリッジ13、感光ドラム17、帯電器18、転写ローラ19等を含む。スキャナ部10は、本体ケーシング2内の上部に配置されており、レーザ発光部図示せず、ポリゴンミラー11、複数の反射鏡12及び複数のレンズ図示せず等を含む。スキャナ部10では、レーザ発光部から発射されたレーザ光を、ポリゴンミラー11、反射鏡12、レンズを介して一点鎖線で示すように感光ドラム17の表面上に高速走査にて照射させる。現像カートリッジ13は、その内部には、トナーが収容されている。現像カートリッジ13のトナー供給口には、現像ローラ14、供給ローラ15が互いに対向した状態で設けられ、さらに現像ローラ14は感光ドラム17に対向した状態で配置されている。現像カートリッジ13内のトナーは、供給ローラ15の回転により現像ローラ14に供給され、現像ローラ14に担持される。感光ドラム17の上方には、帯電器18が間隔を隔てて配置されている。また、感光ドラム17の下方には、転写ローラ19が感光ドラム17に対向して配置されている。感光ドラム17の表面は回転されつつ、まず帯電器18によって一様に、例えば、正極性に帯電される。次いで、スキャナ部10からのレーザ光により感光ドラム17上に静電潜像が形成され、その後、感光ドラム17が現像ローラ14と接触して回転するときに、現像ローラ14上に担持されているトナーが感光ドラム17の表面上の静電潜像に供給されて担持されることによってトナー像が形成される。その後、トナー像は、用紙5が感光ドラム17と転写ローラ19との間を通る間に、転写ローラ19に印加される転写バイアスによって、用紙5に転写される。定着器定着装置の一例7は、画像形成部6に対して用紙搬送方向の下流側に配置され、定着ローラ22、定着ローラ22を押圧する加圧ローラ23、および定着ローラ22を加熱するハロゲンヒータ33等を含む。ハロゲンヒータ33は回路基板25に接続され、回路基板25からの信号によって通電制御される。回路基板25は、低圧電源回路AC-DCコンバータ31、定着リレー32、定着駆動回路34、ゼロクロス検出用パルス生成回路40、およびASIC特定用途向け集積回路50を含む図2参照。低圧電源回路31は、例えば、100Vの交流電圧を24Vおよび3.3Vの直流電圧に変換し、直流電圧を各部に供給する。ハロゲンヒータ33は、交流電源ACの通電に応じて発熱する。定着リレー32は、交流電源ACとハロゲンヒータ33との間に設けられ、交流電源ACとハロゲンヒータ33との接続をオンオフする。定着駆動回路34は、例えばトライアックを含み、ASIC50から供給されるトリガパルス信号Stgに基づいてトライアックの導通角を制御して、ハロゲンヒータ33を駆動する。ASIC50は、タイマカウンタ51、メモリ52等を含み、交流電源ACの交流電圧Vacのゼロクロス点ZP図5参照を検出する。そして、ASIC50は、例えば、ゼロクロス点ZPに基づいてゼロクロス信号Szcを生成し図5参照、ゼロクロス信号Szcに基づいてトリガパルス信号Stgを生成する。ASIC50は、トリガパルス信号Stgを定着駆動回路34に供給し、定着器7の通電制御を行う。なお、ASIC50は、その他、画像形成に係る各種の制御も行う。タイマカウンタ51は、ゼロクロス点ZPを検出する際の時間計測に利用される。メモリ37は、ROMおよびRAMを含む。ROMには、ASIC50が実行する各種プログラムが格納され、RAMにはプログラムが実行される際の各種データが格納される。2.ゼロクロス検出回路の構成次に、図3~図7を参照して、プリンタ1に設けられるゼロクロス検出回路100を説明する。図3は、ゼロクロス検出回路100の基本回路構成を示すブロック図である。ゼロクロス検出回路100は、ゼロクロス検出用パルス生成回路40およびASIC50によって構成される。なお、ゼロクロス検出回路100はプリンタ1に設けられることには限られない。また、ASIC50は検出部の一例であり、検出部はASIC50に限られない。検出部は、例えば、CPUによって構成されてもよいし、あるいは個別の論理回路によって構成されてもよい。ゼロクロス検出用パルス生成回路以下、単に、パルス生成回路と記す40は、図3に示されるように第1コンデンサC1、第2コンデンサC2、電流経路41および信号変換回路42を含む。第1コンデンサC1は、第1電極C1p1および第2電極C1p2を有し、第1電極C1p1が交流電源ACの一端に接続され、第2電極C1p2が電流経路41に接続される。なお、図3には、第1コンデンサC1の第1電極C1p1が、交流電源ACの一端として、交流電源ACのライブ側配電線Lに接続される例が示される。第2コンデンサC2は、第1電極C2p1および第2電極C2p2を有し、第1電極C2p1が交流電源ACの他端に接続され、第2電極C2p2が電流経路41に接続される。なお、図3には、第2コンデンサC2の第1電極C2p1が、交流電源ACの他端として、交流電源ACのニュートラル側配電線Nに接続される例が示される。ニュートラル側配電線Nは接地されている。電流経路41は、第1コンデンサC1の第2電極C1p2と第2コンデンサC2の第2電極C2p2との間に直列に接続され、交流電源ACから出力される交流電流Iacが交流電源ACに戻る際に、交流電流Iacを経由させるとともに、第2電極側電圧を生成する。また、電流経路41は、信号変換回路42および基準電位線Lgdに接続される。なお、ここでは、基準電位Vgdは0VゼロVとされる。信号変換回路42は、電流経路41に接続され、第1コンデンサC1の第2電極C1p2と第2コンデンサC2の第2電極C2p2との間に流れる交流電流Iacによって生じる第2電極側電圧Vdsを、ゼロクロス検出用パルス信号以下、単に、パルス信号と記すPzcに変換する。信号変換回路42は、例えば、図3に示されるように、トランジスタQ1および抵抗R1を含む。なお、ここで、トランジスタQ1はベース電圧VBによってスイッチング動作するスイッチングトランジスタとして利用される。また、トランジスタQ1は、各実施形態ではNPNトランジスタである場合が示されるが、NPNトランジスタに限られない。また、第2電極側電圧Vdsをパルス信号Pzcに変換する信号変換回路42の構成は、必ずしもトランジスタQ1および抵抗R1の構成に限られない。NPNトランジスタ以下、単にトランジスタと記すQ1のコレクタCは抵抗R1の一端に接続され、ベースBが電流経路41に接続され、エミッタEは基準電位線Lgdに接続される。抵抗R1はプルアップ抵抗であり、その他端は3.3Vの直流電源DCに接続されている。トランジスタQ1はベースBに供給されるベース電圧VBに応じてオンオフされる。また、パルス信号Pzcは、トランジスタQ1のコレクタCから出力され、トランジスタQ1がオン時にはゼロVとなり、トランジスタQ1がオフ時に3.3Vとなる。ASIC50は、パルス信号Pzcのパルス周期Tpを検出し、パルス周期Tpを用いて交流電源ACの交流電圧Vacのゼロクロス点ZPを検出する図5参照。このように、本ゼロクロス検出回路100では、フォトカプラに替えて、第1コンデンサC1および第2コンデンサC2と、電流経路41と、信号変換回路42とを利用して、ゼロクロス点ゼロクロスタイミングZPを検出するためのパルス信号Pzcを生成する。そのため、例えば、信号変換回路42をトランジスタQ1で構成し、電流経路41をダイオードおよび抵抗で構成する場合、フォトカプラの駆動電流に比べて、電流経路41に流れる電流を小さくできる。その結果、フォトカプラを使用してゼロクロス検出用パルス信号を生成する場合と比べ、より省電力化が可能となる。3.ゼロクロス検出回路以下、図4~図7を参照して実施形態1におけるゼロクロス検出回路100Aを説明する。図4は、実施形態1のゼロクロス検出回路100Aの構成を示す。図4では、パルス生成回路40Aの電源端子T1には交流電源ACのライブ側配電線Lが接続され、電源端子T2には交流電源ACのニュートラル側配電線Nが接続されている例が示される。ニュートラル側配電線Nは接地されている。また、実施形態1において、プリンタ1はフレーム接地されておらず、基準電位Vgd0Vであるゼロクロス検出回路100の基準電位線Lgdは接地されていない。また、実施形態1の電流経路41Aは、ダイオードD1、抵抗R2、R3を含む。ダイオードD1のアノードが第2コンデンサC2の第2電極C2p2に接続され、ダイオードD1のカソードが第1コンデンサC1の第2電極C1p2に接続される。ダイオードD1はトランジスタQ1に負電圧逆バイアスが印加されるのを抑制する。ダイオードD1は第1逆電圧抑制素子の一例である。また、抵抗R2の一端がダイオードD1のカソードに接続され、抵抗R3の一端が基準電位線Lgdに接続される。抵抗R2と抵抗R3とによる第2接続点Nd2がトランジスタQ1のベースBに接続される。ここで、抵抗R2と抵抗R3は電流経路を形成するとともに、抵抗R2はトランジスタQ1のベース電流を調整する機能を有する。この場合、交流電流Iacが正の半周期以下、単に正サイクル時というにおいては、交流電流Iacは、交流電源ACから、第1コンデンサC1、抵抗R2、抵抗R3、基準電位線Lgd、第2コンデンサC2の順に流れ、交流電源ACに戻る。なお、交流電流Iacの一部は、トランジスタQ1のベースエミッタ間にも流れる。一方、交流電流Iacが負の半周期以下、単に負サイクル時というにおいては、交流電流Iacは、交流電源ACから、第2コンデンサC2、ダイオードD1、第1コンデンサC1の順に流れ、交流電源ACに戻る。図5は、実施形態1における、交流入力電圧Vac、交流電流Iac、第1接続点Nd1の電圧Vds、およびパルス信号Pzcの各波形を示すタイムチャートである。なお、交流電流Iacの位相は、コンデンサ負荷によって、交流入力電圧Vacの位相より90°進む。また、ダイオードD1のカソードと抵抗R2との接続点である第1接続点Nd1の電圧以下、第1接続点電圧というVdsは、第2電極側電圧に相当する。第1接続点電圧Vdsの位相は、交流電流Iacの位相と同相である。4.ゼロクロス点の検出方法1次に、図5を参照して、実施形態1におけるゼロクロス点の検出方法を説明する。図5に示されるように、図5の時刻t1において第1接続点電圧Vdsがほぼ0.6Vを超えると、ベース-エミッタ間電圧がオン電圧を超え、トランジスタQ1がオンされ、パルス信号Pzcは0Vとなる。時刻t1以後、電圧Vdsが上昇し、その後、下降して時刻t2において、ほぼ0.6VとなるとトランジスタQ1がオフされ、パルス信号Pzcは、ほぼ3.3Vとなる。ASIC50のタイマカウンタ51は、図5の時刻t1においてパルス信号Pzcが0Vになると、パルス信号Pzcが0Vである期間K1時刻t1~時刻t2の計測を開始する。ここで、期間K1は、交流電流Iacの正サイクル時に相当する。また、タイマカウンタ51は、図5の時刻t2においてパルス信号Pzcが3.3Vになると、パルス信号Pzcが3.3Vである期間K2時刻t2~時刻t3の計測を開始する。ここで、期間K2は、交流電流Iの負サイクル時に相当する。ここで、期間K1期間K2、すなわち、時刻t1~時刻t3はパルス信号Pzcのパルス周期Tpに相当し、タイマカウンタ51は、パルス信号Pzcのパルス周期Tpを検出する。そして、ASIC50は、パルス信号Pzcのパルス周期Tpに基づいてゼロクロス点ZP1を検出する。なお、実施形態1に場合のパルス周期Tpは20msミリ秒となる。パルス周期TpTp=K1K2が、例えば、K1K2>13msの場合、ASIC50は、図5に示されるゼロクロス点ZP1の時刻t4を、t4=t3K1/2......式1として算出する。また、ASIC50は、図5に示されるゼロクロス点ZP2の時刻t6を、t6=t5K2/2......式2として算出する。ここで、図5の時刻t1およびt3は、パルス信号Pzcの立ち下がりタイミングであり、図5の時刻t2およびt5は、パルス信号Pzcの立ち上がりタイミングである。そのため、言いかえれば、ASIC50は、パルス信号Pzcのパルス周期Tpが所定期間である13msを超える場合、パルス信号Pzcの立ち上がりタイミングおよび立ち下がりタイミングに基づいて、ゼロクロス点ZPを検出する。以下、同様にして、ゼロクロス点ZP3~ZP6の時刻t7~t10を算出する。そして、ASIC50は、例えば、ゼロクロス点ZP1~ZP6の時刻t4、t6~t10において立ち上がるゼロクロス信号Szcを生成し、ゼロクロス信号Szcに基づいて、定着器7の通電制御を行う。詳しくは、ASIC50は、ゼロクロス信号Szcに基づいてトリガパルス信号Stgを生成し、トリガパルス信号Stgを定着駆動回路34に供給する。実施形態1において、交流電源ACの周波数は50Hzとされ、交流入力電圧Vacの実効値は240Vとされた。また、第1コンデンサC1および第2コンデンサC2の容量は1000pFピコファラッドとされ、ダイオードD1の順電圧降下は0.6Vとされ、抵抗R2の抵抗値は47kΩ、抵抗R3の抵抗値は220kΩとされた。このときの消費電力は、約60μWであり、フォトカプラを使用した場合の数百mWと比べて、大幅に少ないことが、実験的に確認された。なお、パルス生成回路40の電源端子T1に交流電源ACのニュートラル側配電線Nが接続され、電源端子T2には交流電源ACのライブ側配電線Lが接続される場合には、次のようになる。この場合、正サイクル時においては、交流電流Iacは、交流電源ACから、第2コンデンサC2、ダイオードD1、第1コンデンサC1の順に流れ、交流電源ACに戻る。一方、負サイクル時においては、交流電流Iacは、交流電源ACから、第1コンデンサC1、抵抗R2、抵抗R3、基準電位線Lgd、第2コンデンサC2の順に流れ、交流電源ACに戻る。なお、交流電流Iacの一部は、トランジスタQ1のベースエミッタ間にも流れる。すなわち、この場合、負サイクル時においてトランジスタQ1がオンされることとなり、同様に、式1、式2によってゼロクロス点ZPが算出される。実施形態1の効果このように、実施形態1では、交流電圧Vacのゼロクロス点ZPに応じて信号変換回路42のトランジスタQ1をオンオフさせる第1接続点電圧Vdsを生成する電流経路41Aが、ダイオードD1および抵抗R2、R3という非常に簡易な構成によって形成できる。また、電流経路41Aは、フォトカプラを駆動する回路と比べて、電流が非常に小さいため、フォトカプラを使用してパルス信号Pzc生成する場合と比べ、ゼロクロス検出回路100の消費電力を大幅に低減することができる。なお、実施形態1において、ダイオードD1および抵抗R2のいずれか一方が省略されてもよい。要は、電流経路41の構成は、正サイクルと負サイクルの両方の電流経路ができ、少なくともいずれか一方のサイクルでパルス信号Pzcを生成可能な構成であればよい。また、実施形態1において、図6に示すように、第1逆電圧抑制素子であるダイオードD1をツェナーダイオードZD1に替えてもよい。この場合、交流電圧が変動した場合であっても、交流入力電圧、すなわち第1コンデンサの第2電極側の電圧が過度に上昇することが、抑制される。また、図7に示すように、第1逆電圧抑制素子であるダイオードD1を抵抗R4に替えてもよい。さらには、ダイオードD1を省略してもよい。このような場合であっても、第1コンデンサC1および第2コンデンサC2の容量を適宜選定することによって、フォトカプラを使用する場合と比べて、消費電力を大幅に低減することができる。また、ダイオードD1に替えて、コンデンサ、バリスタであってもよい。<実施形態2>次に、図8~図10を参照してゼロクロス検出回路100の実施形態2を説明する。図8は、実施形態2におけるゼロクロス検出回路100Bの構成を示す。なお、実施形態1とは、主にパルス生成回路40Bの電流経路41Bの構成が異なるため、その相違点を主に説明し、同一構成には同一符号を付してその説明を省略する。実施形態2のゼロクロス検出回路100Bの電流経路41BはダイオードD2を含むことが、実施形態1の電流経路41Aとは異なる。図8に示されるように、ダイオードD2のカソードがダイオードD1のアノードに接続され、ダイオードD2のアノードがグランド線GNDに接続されている。なお、図8には、プリンタ1はフレーム接地されており、基準電位Vgd基準電位線Lgdが接地線GNDを介して接地される場合が示される。また、電源端子T1には交流電源ACのライブ側配電線Lが接続され、電源端子T2には交流電源ACのニュートラル側配電線Nが接続される場合が示される。この場合、正サイクル時においては、交流電流Iacは、交流電源ACから、第1コンデンサC1、抵抗R2、抵抗R3、接地線GNDの順に流れ、交流電源ACに戻る。なお、交流電流Iacの一部は、トランジスタQ1のベースエミッタ間にも流れる。一方、負サイクル時においては、交流電流Iacは、交流電源ACから、接地線GND、ダイオードD2、ダイオードD1、第1コンデンサC1の順に流れ、交流電源ACに戻る。また、電源端子T1にニュートラル側配電線Nが接続され、電源端子T2にライブ側配電線Lが接続される場合には、正サイクル時においては、交流電流Iacは、交流電源ACから、第2コンデンサC2、ダイオードD1、抵抗R2、抵抗R3、接地線GNDの順に流れ、交流電源ACに戻る。なお、交流電流Iacの一部は、抵抗R2を介してトランジスタQ1のベースエミッタ間にも流れる。一方、負サイクル時においては、交流電流Iacは、交流電源ACから、接地線GND、ダイオードD2、第2コンデンサC2の順に流れ、交流電源ACに戻る。さらに、プリンタ1がフレーム接地されず、基準電位Vgdが接地されない場合では、ほぼ実施形態1と同様に交流電流Iacが流れる。そして、ゼロクロス点の検出は、実施形態1と同様に、交流電流IacがトランジスタQ1のベースエミッタ間を流れる、正サイクル時の半周期を利用して行われる。すなわち、式1、式2を利用してゼロクロス点が検出される。実施形態2においても、実施形態1と同様に、交流電源ACの周波数は50Hzとされ、交流入力電圧Vacの実効値は240Vとされた。また、第1コンデンサC1および第2コンデンサC2の容量は1000pとされ、ダイオードD1、D2の順電圧降下は0.6Vとされ、抵抗R2の抵抗値は47kΩ、抵抗R3の抵抗値は220kΩとされた。このときの消費電力は、約60μWであり、フォトカプラを使用した場合と比べて、大幅に少ないことが、実験的に確認された。実施形態2の効果このように、実施形態2では、第2逆電圧抑制素子であるダイオードD2を設けることによって、プリンタ1のフレーム接地の有無、および電源の接続方法に依存せずに、省電力でゼロクロス点を検出できる。なお、実施形態2において、図9に示すように、第2逆電圧抑制素子であるダイオードD2をツェナーダイオードZD2に替えてもよい。この場合であっても、プリンタ1のフレーム接地の有無、および電源の接続方法に依存せずに、省電力でゼロクロス点を検出できる。また、図10に示すように、第1逆電圧抑制素子および第2逆電圧抑制素子であるダイオードD1およびダイオードD2を抵抗R4および抵抗R5にそれぞれ替えてもよい。この場合であっても、プリンタ1のフレーム接地時において、電源の接続方法に依存せずに、省電力でゼロクロス点を検出できる。<実施形態3>次に、図11~図16を参照してゼロクロス検出回路100の実施形態3を説明する。図11は、実施形態3におけるゼロクロス検出回路100Cの構成を示す。なお、実施形態1とは、主にパルス生成回路40Cの電流経路41Cの構成が異なるため、その相違点を主に説明し、同一構成には同一符号を付してその説明を省略する。実施形態3のゼロクロス検出回路100Cの電流経路41Cは、第1接続点電圧Vdsを生成する構成としてブリッジ回路を含むことが、実施形態1と異なる。図11に示されるように、ブリッジ回路は4個のダイオードD1,D3,D4,D5によって構成される。ダイオードD1およびダイオードD3のカソードは第1接続点Nd1において接続され、ダイオードD1のアノードは第2コンデンサC2の第2電極C2p2に接続され、ダイオードD3のアノードは第1コンデンサC1の第2電極C1p2に接続される。また、ダイオードD4およびダイオードD5のアノードは第3接続点Nd3において接続され、ダイオードD4のカソードは第2コンデンサC2の第2電極C2p2に接続され、ダイオードD5のカソードは第1コンデンサC1の第2電極C1p2に接続される。第3接続点Nd3は接地線GNDを介して接地されている。この場合、ダイオードD4、D5の直列回路およびダイオードD1、D3の直列回路が、2個の回路素子から構成される1対の直列回路を構成する。また、第1接続点Nd1および第3接続点Nd3が、回路素子間接続点に相当する。なお、図11には、プリンタ1はフレーム接地されており、基準電位Vgd基準電位線Lgdが接地線GNDを介して接地される場合が示される。また、電源端子T1には交流電源ACのライブ側配電線Lが接続され、電源端子T2には交流電源ACのニュートラル側配電線Nが接続される場合が示される。この場合、正サイクル時においては、交流電流Iacは、交流電源ACから、第1コンデンサC1、ダイオードD3、抵抗R2、抵抗R3、接地線GNDの順に流れ、交流電源ACに戻る。なお、交流電流Iacの一部は、トランジスタQ1のベースエミッタ間にも流れる。一方、負サイクル時においては、交流電流Iacは、交流電源ACから、接地線GND、ダイオードD5、第1コンデンサC1の順に流れ、交流電源ACに戻る。また、電源端子T1にニュートラル側配電線Nが接続され、電源端子T2にライブ側配電線Lが接続される場合には、正サイクル時においては、交流電流Iacは、交流電源ACから、第2コンデンサC2、ダイオードD1、抵抗R2、R3、接地線GNDの順に流れ、交流電源ACに戻る。なお、交流電流Iacの一部は、抵抗R2を介してトランジスタQ1のベースエミッタ間にも流れる。一方、負サイクル時においては、交流電流Iacは、交流電源ACから、接地線GND、ダイオードD4、第コンデンサC2の順に流れ、交流電源ACに戻る。これらの場合、すなわち、プリンタ1がフレーム接地されている場合、ゼロクロス点の検出は、実施形態1と同様に、交流電流IacがトランジスタQ1のベースエミッタ間を流れる、正サイクル時の半周期を利用して行われる。すなわち、式1、式2を利用してゼロクロス点が検出される。さらに、プリンタ1がフレーム接地されず、グランド線GNDが接地されない場合は以下のようになる。電源端子T1には交流電源ACのライブ側配電線Lが接続され、電源端子T2には交流電源ACのニュートラル側配電線Nが接続される場合においては、正サイクル時において、交流電流Iacは、交流電源ACから、第1コンデンサC1、ダイオードD3、抵抗R2、抵抗R3、基準電位線Lgd、ダイオードD4、第2コンデンサC2の順に流れ、交流電源ACに戻る。なお、交流電流Iacの一部は、トランジスタQ1のベースエミッタ間にも流れる。一方、負サイクル時においては、交流電流Iacは、交流電源ACから、第2コンデンサC2、ダイオードD1、抵抗R2、抵抗R3、基準電位線Ldg、ダイオードD5、第1コンデンサC1の順に流れ、交流電源ACに戻る。なお、交流電流Iacの一部は、トランジスタQ1のベースエミッタ間にも流れる。また、電源端子T1には交流電源ACのニュートラル側配電線Nが接続され、電源端子T2にライブ側配電線Lが接続される場合においても、正サイクル時および負サイクル時の電流経路が逆になるだけで、同様に、交流電流Iacは正サイクル時および負サイクル時においてトランジスタQ1のベースエミッタ間に流れる。すなわち、プリンタ1がフレーム接地されない場合は、正サイクル時および負サイクル時においてトランジスタQ1のベースエミッタ間に電流が流れる。この場合のゼロクロス点の検出方法を以下に説明する。5.ゼロクロス点の検出方法2図12は、実施形態3において、プリンタ1がフレーム接地されない場合の、交流入力電圧Vac、第1接続点電圧Vds、パルス信号Pzcおよびゼロクロス信号Szcの各波形を示すタイムチャートである。ASIC50のタイマカウンタ51は、図12の時刻t1において第1接続点電圧Vdsがほぼ0.6Vを超えて、トランジスタQ1がオンされてパルス信号Pzcが0Vになると、パルス信号Pzcが0Vである期間K1時刻t1~時刻t2の計測を開始する。また、タイマカウンタ51は、図5の時刻t2において第1接続点電圧Vdsがほぼ0.6V以下となって、トランジスタQ1がオフされてパルス信号Pzcが3.3Vに立ち上がると、パルス信号Pzcが3.3Vである期間K2時刻t2~時刻t3の計測を開始する。ここで、期間K1期間K2、すなわち、時刻t1~時刻t3はパルス信号Pzcのパルス周期Tpに相当し、タイマカウンタ51は、パルス信号Pzcのパルス周期Tpを検出する。なお、実施形態3に場合のパルス周期Tpは10msミリ秒となる。パルス周期K1K2Tpが、例えば、K1K2<13msの場合、ASIC50は、図12に示されるゼロクロス点ZP1の時刻t4を、t4=t3K1/2......式1として算出する。すなわち、ASIC50は、パルス信号Pzcのパルス周期Tpに基づいてゼロクロス点ZP1を検出する。また、ASIC50は、ゼロクロス点ZP2の時刻t6を、同様にt6=t5K1/2として算出する。以下、同様にして、ゼロクロス点ZP3~ZP6の時刻t7~t10を算出する。そして、ASIC50は、ゼロクロス点ZP1~ZP6の時刻t4、t6~t10において立ち上がるゼロクロス信号Szcを生成し、ゼロクロス信号Szcに基づいて、定着器7の通電制御を行う。すなわち、実施形態3においてプリンタ1がフレーム接地されない場合は、第1接続点電圧Vdsが全波整流された波形となるため、式1のみを用いてゼロクロス点ZPの時刻が算出される。なお、図12の時刻t1およびt3は、パルス信号Pzcの立ち下がりタイミングである。そのため、言いかえれば、ASIC50は、パルス信号Pzcのパルス周期Tpが所定期間である13ms以下の場合、パルス信号Pzcの立ち下がりタイミングに基づいて、ゼロクロス点ZPを検出する。なお、パルス信号Pzcの立ち上がりタイミングに基づいて、ゼロクロス点ZPの検出するようにしてもよい。実施形態3において、交流電源ACの周波数は50Hzとされ、交流入力電圧Vacの実効値は240Vとされた。また、第1コンデンサC1および第2コンデンサC2の容量は470pとされ、ダイオードD1~D4の順電圧降下は0.6Vとされ、抵抗R2の抵抗値は47kΩ、抵抗R3の抵抗値は220kΩとされた。このときの消費電力は、フレーム接地時、約60μWであり、フレーム接地時、約60μWであり、フレーム未接地時、約45μWであり、フォトカプラを使用した場合と比べて、大幅に少ないことが、実験的に確認された。実施形態3の効果消費電力を低減できるとともに、ブリッジ回路の構成によって、フレーム接地の有無にかかわらず、また電源の接続方法にかかわらず、ゼロクロス点を好適に検出できる。また、パルス信号Pzcのパルス周期Tpの長さによって、プリンタ1がフレーム接地されているか否か、言い換えれば、基準電位Vgdが接地されているか否かの判定をすることができる。具体的には、交流電源ACの周波数を50Hzとすると、プリンタ1がフレーム接地されている場合には、パルス周期Tpは20msとなり、プリンタ1がフレーム接地されない場合には、パルス周期Tpは10msとなる。パルス周期Tpの違いによって、フレーム接地の有無を判定できる。そして、フレーム接地無しと判定した場合には、例えば、表示装置27によって、プリンタ1の使用者にフレーム接地を促すようにしてもよい。なお、実施形態3において、図13に示すように、電流経路41CのダイオードD5およびダイオードD4を抵抗R6および抵抗R7に替えてもよい。あるいは、図14に示すように、電流経路41CのダイオードD3およびダイオードD1を抵抗R6および抵抗R7に替えてもよい。あるいは図15に示すように、電流経路41CのダイオードD5およびダイオードD1を抵抗R6および抵抗R7に替えてもよい。また、図16に示すように、電流経路41CのダイオードD5およびダイオードD3をコンデンサ抵抗C3およびコンデンサC4に替えてもよい。要は、ブリッジ回路の構成は、フレーム接地無しの場合に、第1接続点Nd1において交流入力電圧Vacが全波整流される、すなわち、第1接続点電圧Vdsの波形が全波整流波形となる、構成であればよい。<他の実施形態>本発明は上記記述及び図面によって説明した実施形態に限定されるものではなく、例えば次のような実施形態も本発明の技術的範囲に含まれる。1上記各実施形態では、トランジスタQ1のベース電圧生成用の抵抗R2および抵抗R3を使用する例を示したが、これに限られず、抵抗R2および抵抗R3は省略されてもよい。すなわち、トランジスタQ1のベースBを直接、第1接続点Nnd1に接続するようにしてもよい。"