互いに独立して動作可能なメイン制御部およびサブ制御部と、前記メイン制御部をリセットする第1のリセット信号を生成する第1の電源回路と、前記サブ制御部をリセットする第2のリセット信号を生成する第2の電源回路とを有し、前記メイン制御部とサブ制御部とが通信可能な状態で接続された車載器用制御装置であって、前記サブ制御部に、前記サブ制御部のリセット状態が解除されてから前記サブ制御部とメイン制御部との間の通信が可能になるまでの第1の時間の長さを制御する第1の時間制御部を設け、前記メイン制御部に、前記メイン制御部とサブ制御部との間の通信において、前記第1の時間よりも短い時間内に通信相手からの応答を検出しない通信エラーが発生すると、第3のリセット信号を生成して前記サブ制御部に与える通信エラー検出部を設け、前記メイン制御部に、前記第3のリセット信号の出力を解除してから通信処理を開始するまでの時間の長さを前記第1の時間よりも長い第2の時間に制御する第2の時間制御部を設けた、ことを特徴とする車載器用制御装置。前記第1の時間制御部は、前記サブ制御部における初期化処理が終了した後で、一定時間に渡って時間待ち処理を行うことを特徴とする請求項1に記載の車載器用制御装置。前記通信エラー検出部は、前記メイン制御部がデータ送信を行う毎に一定時間の時間待ちを行い、その後で通信相手からの応答の有無を識別し、応答無しの場合に前記第3のリセット信号を前記サブ制御部に与えることを特徴とする請求項1に記載の車載器用制御装置。前記第2の時間制御部は、前記第3のリセット信号の出力を解除した後で、一定時間の時間待ちを行い、その後で通信処理の開始を許可することを特徴とする請求項1に記載の車載器用制御装置。前記第2のリセット信号および第3のリセット信号が印加される入力端子と、前記サブ制御部のリセット入力端子と接続されたゲート回路と、前記サブ制御部のリセット入力端子とグランド電位が現れる端子との間に接続された抵抗器とを更に備えることを特徴とする請求項1に記載の車載器用制御装置。例えば、メイン制御部の動作電圧例えば5Vとサブ制御部の動作電圧例えば3.3Vとが異なる場合には、独立した複数の電源回路からメイン制御部のCPUおよびサブ制御部のCPUに個別にリセット信号が印加されることになる。従って、電源電圧の低下時などにサブ制御部のCPUだけがリセット信号によって初期化される場合もある。この時に、メイン制御部がサブ制御部の状態を把握していなければ、サブ制御部が初期化されているにもかかわらずメイン制御部はサブ制御部が正しい動作を続けているものと見なし通常の制御を継続するので、システム全体として異常な動作が生じる。例えば、サブ制御部が車両の計器板のディスプレイを制御している場合には、一時的に異常な情報が計器板に表示され、運転操作に支障が生じる可能性がある。このようなリセット信号による動作異常の発生を防止するためには、例えば特許文献1に開示されているように、電源のリセット回路からサブ制御部に印加されるリセット信号をメイン制御部のCPU側で常時監視してサブ制御部の状態を把握しなければならない。従って、サブ制御部の状態を監視するために、特別な回路、配線、処理等が余分に必要になりコスト低減の妨げになる。本発明は、上述した事情に鑑みてなされたものであり、その目的は、サブ制御部側だけにリセット信号が印加された場合であっても、メイン制御部側で特別な監視を行うことなく、異常な動作の発生を防止することが可能な車載器用制御装置を提供することにある。前述した目的を達成するために、本発明に係る車載器用制御装置は、下記1~5を特徴としている。1互いに独立して動作可能なメイン制御部およびサブ制御部と、前記メイン制御部をリセットする第1のリセット信号を生成する第1の電源回路と、前記サブ制御部をリセットする第2のリセット信号を生成する第2の電源回路とを有し、前記メイン制御部とサブ制御部とが通信可能な状態で接続された車載器用制御装置であって、前記サブ制御部に、前記サブ制御部のリセット状態が解除されてから前記サブ制御部とメイン制御部との間の通信が可能になるまでの第1の時間の長さを制御する第1の時間制御部を設け、前記メイン制御部に、前記メイン制御部とサブ制御部との間の通信において、前記第1の時間よりも短い時間内に通信相手からの応答を検出しない通信エラーが発生すると、第3のリセット信号を生成して前記サブ制御部に与える通信エラー検出部を設け、前記メイン制御部に、前記第3のリセット信号の出力を解除してから通信処理を開始するまでの時間の長さを前記第1の時間よりも長い第2の時間に制御する第2の時間制御部を設けたこと。2上記1に記載の車載器用制御装置であって、前記第1の時間制御部は、前記サブ制御部における初期化処理が終了した後で、一定時間に渡って時間待ち処理を行うこと。3上記1に記載の車載器用制御装置であって、前記通信エラー検出部は、前記メイン制御部がデータ送信を行う毎に一定時間の時間待ちを行い、その後で通信相手からの応答の有無を識別し、応答無しの場合に前記第3のリセット信号を前記サブ制御部に与えること。4上記1に記載の車載器用制御装置であって、前記第2の時間制御部は、前記第3のリセット信号の出力を解除した後で、一定時間の時間待ちを行い、その後で通信処理の開始を許可すること。5上記1に記載の車載器用制御装置であって、前記第2のリセット信号および第3のリセット信号が印加される入力端子と、前記サブ制御部のリセット入力端子と接続されたゲート回路と、前記サブ制御部のリセット入力端子とグランド電位が現れる端子との間に接続された抵抗器とを更に備えること。上記1の構成の車載器用制御装置によれば、メイン制御部側で特別な監視を行わなくても、サブ制御部側だけにリセット信号が印加された場合の異常な動作の発生を防止できる。すなわち、前記第2のリセット信号によりサブ制御部がリセットされた場合には、常にメイン制御部で通信エラーが検出されるので、メイン制御部は前記第3のリセット信号によりサブ制御部をリセットする。従って、サブ制御部の実際の状態とメイン制御部が把握しているサブ制御部の状態とが一致する。上記2の構成の車載器用制御装置によれば、一定時間の時間待ち処理を行うので、前記サブ制御部のリセット状態が解除されてから通信処理を開始するまでの時間の長さが一定になるように制御できる。上記3の構成の車載器用制御装置によれば、通信相手から一定時間以内に応答がない場合に通信エラーを検出することができる。上記4の構成の車載器用制御装置によれば、一定時間の時間待ち処理を行うので、前記メイン制御部がサブ制御部のリセットを解除してからメイン制御部が通信処理を開始するまでの時間の長さを一定に制御できる。上記5の構成の車載器用制御装置によれば、前記第1の電源回路の出力電圧が低下してメイン制御部がリセット状態になった時に、同時にサブ制御部に対してもリセット信号を確実に入力することができる。本発明の車載器用制御装置によれば、サブ制御部側だけにリセット信号が印加された場合であっても、メイン制御部側で特別な監視を行うことなく、異常な動作の発生を防止することが可能である。従って、メイン制御部がサブ制御部の状態を監視するために、特別な回路、配線、処理等を用意する必要がなくなりコスト低減が可能になる。以上、本発明について簡潔に説明した。更に、以下に説明される発明を実施するための形態を添付の図面を参照して通読することにより、本発明の詳細は更に明確化されるであろう。本発明の車載器用制御装置に関する具体的な実施形態について、各図を参照しながら以下に説明する。本実施形態における車載器用制御装置の主要部の構成例が図1に示されている。この車載器用制御装置は、例えば車両の計器板に内蔵し、必要な情報を取得したり、表示対象の情報に関する計算処理を行ったり、各部の表示内容を制御するために利用することができる。勿論、計器板に限らず、様々な車載器を制御するために利用できる。<装置の構成の説明>図1に示すように、この車載器用制御装置は、メイン制御部メインCPU10、5V電源回路15、サブ制御部サブCPU20、3.3V電源回路25、ANDゲート30および抵抗器31を備えている。なお、実際の車載器においては制御対象となる様々な構成要素がメイン制御部10およびサブ制御部20に接続されるが、図1においてはこれらの記載を省略してある。メイン制御部10およびサブ制御部20は、それぞれ独立したマイクロコンピュータCPUで構成されている。メイン制御部10のマイクロコンピュータは、5Vの電源電圧で動作するように設計されている。また、サブ制御部20のマイクロコンピュータは、消費電力を低減するために、3.3Vの電源電圧で動作するように設計されている。5V電源回路15は、メイン制御部10が動作するのに必要な5Vの安定した電源電圧を生成し、この電源電圧V5を出力端子Voutから出力する。なお、5V電源回路15の図示しない入力には、車両のバッテリー側から12Vの電圧が供給される。また、5V電源回路15は、電源スイッチ投入時やバッテリー電圧低下時などにリセット信号SG1を出力端子RESETから出力する。このリセット信号SG1は、低レベルL0Vに近い電位がアクティブすなわちリセット状態を表し、高レベルH5Vに近い電位がリセット解除状態を表す。このリセット信号SG1は、メイン制御部10のリセット入力端子INTXに印加される。3.3V電源回路25は、サブ制御部20が動作するのに必要な3.3Vの安定した電源電圧を生成し、この電源電圧V3を出力端子Voutから出力する。なお、3.3V電源回路25の図示しない入力には、車両のバッテリー側から12Vの電圧が供給される。また、3.3V電源回路25は、電源スイッチ投入時やバッテリー電圧低下時などにリセット信号SG2を出力端子RESETから出力する。このリセット信号SG2は、低レベルL0Vに近い電位がアクティブすなわちリセット状態を表し、高レベルH3.3Vに近い電位がリセット解除状態を表す。このリセット信号SG2は、ANDゲート30を介してサブ制御部20のリセット入力端子RESETに印加される。ANDゲート30は、一方の入力端子30aが3.3V電源回路25の出力端子RESETと接続され、他方の入力端子30bがメイン制御部10の出力ポートP3と接続され、出力端子30cがサブ制御部20のリセット入力端子RESETと接続されている。また、抵抗器31の一端がANDゲート30の出力端子30cと接続され、抵抗器31の他端がグランドラインと接続されている。後述するように、メイン制御部10が配下のサブ制御部20を強制的にリセットする場合には、メイン制御部10はその出力ポートP3にリセット信号SG3を出力する。このリセット信号SG3についても、低レベルLがリセット状態を表し、高レベルHがリセット解除状態を表す。従って、サブ制御部20のリセット入力端子RESETに印加されるリセット信号SG4は、3.3V電源回路25が出力するリセット信号SG2とメイン制御部10が出力するリセット信号SG3との論理積ANDとして表される。抵抗器31については、5V電源回路15の出力する電源電圧が低下してメイン制御部10が停止している時に、リセット信号SG4を確実にリセット状態0Vに近い電位にするために接続されている。すなわち、抵抗器31の影響でサブ制御部20のリセット入力端子RESETが比較的低いインピーダンスになるので、電源供給が絶たれてANDゲート30の回路が動作していない時には、リセット信号SG4の電位を0Vに近づけることができる。メイン制御部10およびサブ制御部20は、それぞれシリアル通信機能を内蔵している。そして、メイン制御部10とサブ制御部20との間の通信を可能にするために、これらは互いに接続されている。すなわち、メイン制御部10の通信用出力ポートSOTとサブ制御部20の通信用入力ポートSINとが接続され、サブ制御部20の通信用出力ポートSOTとメイン制御部10の通信用入力ポートSINとが接続されている。つまり、メイン制御部10は信号SG6としてデータ等を送信することができ、サブ制御部20は信号SG7としてデータ等を送信することができる。3.3V電源回路25は、制御入力端子STBを有しており、この入力レベルを制御することにより、3.3V電源回路25の出力をオンオフ制御することができる。つまり、サブ制御部20に対する電力供給をオンオフし、サブ制御部20の動作に関するオンオフ制御を行うことができる。図1の車載器用制御装置においては、上位に位置するメイン制御部10が配下のサブ制御部20の動作をオンオフするために、メイン制御部10の出力ポートP2から制御信号SG5を出力し、3.3V電源回路25の制御入力端子STBのレベルを制御する。また、サブ制御部20の動作のオンオフを外部から制御できるように、メイン制御部10の入力ポートP1にはサブシステムONトリガ信号SG0が印加される。<装置の動作の説明>図1に示した装置におけるメイン制御部及びサブ制御部の主要な動作が図2に示されている。図2に示す動作について以下に説明する。なお、図2中に示すメインシステムはメイン制御部10と5V電源回路15とを含むシステムに相当し、サブシステムはサブ制御部20と3.3V電源回路25とを含むシステムに相当する。例えば車両のイグニッションスイッチがオンになり、5V電源回路15の出力端子Voutから電源電圧V5が出力され、メイン制御部10に対する電力供給が開始されると、メイン制御部10のマイクロコンピュータは図2のステップS10から動作を開始する。5V電源回路15が起動すると、5V電源回路15から出力されるリセット信号SG1は、アクティブ状態Lをしばらく維持した後、高レベルHに切り替わる。リセット信号SG1がHになるとメイン制御部10のマイクロコンピュータに対するリセットが解除される。リセットが解除されると、メイン制御部10はステップS10で所定の初期化処理イニシャライズを実行する。すなわち、このマイクロコンピュータ自身の各出力ポートの初期化、内部メモリのチェック、エラー有無のチェック、メモリ内容の初期化、各部の動作モードの初期化などを実行する。この初期化処理を開始してから完了するまでには、例えば10msec程度の時間を要する。次のステップS11では、サブ制御部20を起動するためのサブシステムONトリガ信号SG0Hがアクティブ状態がメイン制御部10の入力ポートP1に印加されるまで待機する。サブシステムONトリガ信号SG0がアクティブになると次のステップS12に進む。ステップS12では、メイン制御部10はオフ状態の3.3V電源回路25を起動するために、出力ポートP2に出力する制御信号SG5Hがアクティブ状態をアクティブにする。3.3V電源回路25は、制御入力端子STBに印加される制御信号SG5が高レベルHになると、出力端子Voutに3.3Vの電源電圧V3を出力する。この電源電圧V3がサブ制御部20に電源として供給され、サブ制御部20のマイクロコンピュータが起動し、サブ制御部20の処理はステップS20に進む。3.3V電源回路25が電源電圧V3の出力を開始した直後は、3.3V電源回路25の出力端子RESETから出力されるリセット信号SG2が、アクティブ状態Lをしばらく維持した後、高レベルHに切り替わり低電圧リセットが解除されるS20。リセット信号SG2がアクティブ状態Lの間は、サブ制御部20に印加されるリセット信号SG4もアクティブ状態Lになり、サブ制御部20はリセット状態を維持する。また、リセット信号SG2のリセットが解除された場合であっても、メイン制御部10の出力するリセット信号SG3がアクティブ状態Lであれば、リセット信号SG4がアクティブ状態Lなのでサブ制御部20はリセット状態を維持する。メイン制御部10は、ステップS13で出力ポートP3に出力するリセット信号SG3を高レベルHに切り替えてサブ制御部20に対するリセットを解除する。この時に3.3V電源回路25が出力するリセット信号SG2も高レベルHであれば、サブ制御部20に入力されるリセット信号SG4が高レベルHになり、サブ制御部20のリセット状態が解除されるS21。サブ制御部20のマイクロコンピュータは、ステップS21でリセット状態が解除されると次のステップS22に進む。サブ制御部20は、ステップS22で所定の初期化処理イニシャライズを実行する。すなわち、このマイクロコンピュータ自身の各出力ポートの初期化、内部メモリのチェック、エラー有無のチェック、メモリ内容の初期化、各部の動作モードの初期化などを実行する。この初期化処理を開始してから完了するまでには、例えば10msec程度の時間を要する。上記の初期化処理が終了した後、サブ制御部20はステップS23で予め定めた一定時間この例では100msecの時間待ちを実行する。この一定時間が経過するとステップS23から次のステップS24に進む。ステップS24では、サブ制御部20は内部の通信回路を用いてデータの受信を開始する。すなわち、サブ制御部20の通信用入力ポートSINに入力される信号SG6をデータとして取り込み受信データとして処理する。ステップS25では、サブ制御部20はデータを受信したか否かを識別する。データを受信した場合には次のステップS26を実行する。ステップS26では、サブ制御部20はステップS25で受信したデータに対する応答を意味する応答信号ACKをサブ制御部20の通信用出力ポートSOTから信号SG7として出力する。一方、メイン制御部10は、ステップS13でサブ制御部20のリセットを解除した後、ステップS14で予め定めた一定時間この例では120msecの時間待ちを実行する。この一定時間が経過するとステップS14から次のステップS15に進む。ステップS14の一定時間の長さ120msecについては、サブ制御部20におけるステップS22の初期化に要する時間の長さ例えば10msec程度と、ステップS23の時間待ちの長さ100msecとを加算した長さよりも長くなるように例えば設計時に定数として決定される。ステップS15では、メイン制御部10はデータを送信する。このデータは、メイン制御部10の通信用出力ポートSOTからシリアルデータの信号SG6として出力され、サブ制御部20に入力される。例えば、サブ制御部20が計器板のディスプレイを制御する場合には、表示すべき情報をメイン制御部10が生成し、ステップS15で逐次サブ制御部20に送信する。ステップS15におけるデータ送信が終了する毎に、次のステップS16の処理を実行する。ステップS16では、メイン制御部10は予め定めた一定時間この例では100msecの時間待ちを実行する。この一定時間が経過するとステップS16から次のステップS17に進む。ステップS16の一定時間の長さについては、サブ制御部20がリセット状態が解除されてからデータ通信処理を開始するまでに必要な時間よりも短くなるように決定される。図2に示す例では、ステップS16の一定時間100msecは、ステップS22の所要時間10msec程度とステップS23の一定時間100msecとを加算した結果よりも短くなっている。ステップS17では、メイン制御部10はステップS15で送信したデータに対するサブ制御部20からの応答信号ACKの受信の有無を識別する。通常の動作状態においては、サブ制御部20はステップS25でデータを受信するとその直後にステップS26で応答信号ACKを返送する。従って、メイン制御部10はステップS15でデータを送信してからステップS16で100msecの時間待ちをしている間に応答信号ACKを受信することになり、ステップS17でACK有の条件を満たしステップS15に戻って処理を継続する。一方、3.3V電源回路25が電圧低下を検出しリセット信号SG2をアクティブにした場合には、サブ制御部20にリセットがかかり、サブ制御部20はステップS20から処理を再開する。従って、この場合はステップS20でリセットが解除されてから、ステップS22の所要時間10msec程度とステップS23の所要時間100msecとの和を経過するまではステップS24に進まない。つまり、サブ制御部20はリセットが解除されてから110msec程度の間は応答信号ACKを送信しない。この場合は、メイン制御部10がステップS15でデータを送信してから100msecを経過するまでの間にサブ制御部20からの応答信号ACKを受信できないので、通信エラー発生とみなされ、ステップS17からステップS18に進む。通信エラーが発生すると、メイン制御部10はステップS18で出力ポートP3に出力するリセット信号SG3をアクティブLにする。このリセット信号SG3により、リセット信号SG4もアクティブLになりサブ制御部20がリセットされる。メイン制御部10はステップS18でサブ制御部20をリセットした後、次のステップS19で一定時間この例では100msecの時間待ちを行い、ステップS13の処理に戻り、ステップS13でサブ制御部20のリセットを解除する。従って、この場合はサブ制御部20がリセットされている時間の長さは100msecS19の時間長以上になる。<信号および動作タイミングの具体例>図1に示した装置の動作タイミングの具体例が図3に示されている。図3に示す動作について以下に説明する。図3に示す例では、時刻t0以前は、3.3V電源回路25が電源電圧V3の出力を停止しており、各リセット信号SG2、SG3、SG4がいずれもアクティブLになっている状態を想定している。また、3.3V電源回路25及びサブ制御部20を起動するために、時刻t0でメイン制御部10が制御信号SG5をアクティブHに切り替えている。3.3V電源回路25は、制御信号SG5がアクティブになってから所定時間を経過するとリセット信号SG2を高レベルHに切り替える。従って、時刻t1においてリセット信号SG2によるリセットは解除される。また、メイン制御部10は3.3V電源回路25を起動した後、図2のステップS13でリセット信号SG3によるリセットを解除する。従って、例えば図3の時刻t2でリセット信号SG3が非アクティブHになる。また、時刻t2でリセット信号SG2、SG3が共に高レベルHになるため、ANDゲート30が出力するリセット信号SG4も非アクティブHになる。サブ制御部20は、時刻t2でリセットが解除された後、一定時間T1を経過すると通信処理を開始する。つまり、図2のステップS22の初期化処理に要する時間10msec程度と、ステップS23の待ち時間100msecを経過すると、ステップS24でデータ受信を開始する。従って、時刻t2から一定時間T1を経過した時点t3で、サブ制御部20の通信機能SG7に相当するはアクティブになる。一方、メイン制御部10は時刻t2から一定時間T1よりも長い一定時間T2を経過すると通信処理を開始する。すなわち、図2のステップS13でリセット信号SG3のリセットを解除してから、ステップS14で120msecT2の長さに相当の時間待ちを行った後、ステップS15でデータ送信を開始する時刻t4。従って、時刻t4以降にメイン制御部10が送信するデータは、通常の状態であれば、サブ制御部20で受信されることになり、この時にサブ制御部20から信号SG7として応答信号ACKが送信される。そのため、メイン制御部10においては図2のステップS15、S16、S17で通信エラーが検出されることはない。一方、例えば車両のバッテリー電圧が一時的に低下すると、3.3V電源回路25が出力するリセット信号SG2だけがアクティブLになる場合がある。図3に示す例では、時刻t11でリセット信号SG2が一時的にアクティブLになっている。リセット信号SG2がアクティブになると、同時にリセット信号SG4もアクティブになり、サブ制御部20がリセットされる。サブ制御部20がリセットされると、最低でもステップS22、S23の所要時間110msec程度はサブ制御部20から応答信号ACKが送信されない。この場合、メイン制御部10においては図2のステップS15でデータを送信してからステップS16で100msecの時間待ちをする間にサブ制御部20からの応答信号ACKを受信できないため確実に通信エラーが発生する。その結果、ステップS18でリセット信号SG3がアクティブLになるt12。図3に示す例では、サブ制御部20においては、時刻t11でリセットされた後、時刻t13にリセット信号SG4が非アクティブHになりサブ制御部20のリセットが解除されている。この場合、時刻t13から一定時間T1を経過すると、サブ制御部20の通信機能が回復する。また、メイン制御部10においては、リセット信号SG3によるサブ制御部20のリセットをステップS13で解除した後、ステップS14で一定時間T2120msecの時間待ちを行ってからステップS15に進む。つまり、T2>T1であるため、メイン制御部10が通信を開始する時刻t15より早い時刻t14にサブ制御部20の通信機能が回復する。従って、メイン制御部10が時刻t15で通信を開始するS15と、データ送信に対してサブ制御部20から短い時間内に応答信号ACKが返信されることになり通信エラーは発生しない。いずれにしても、図2に示す処理PR1におけるS22、S23の所要時間110msec程度:T1が処理PR2中のS16の通信待ち時間100msecよりも長い。そのため、リセット信号SG2によりサブ制御部20がリセットされた時には、メイン制御部10側では確実にステップS17で通信エラー発生が検出され、ステップS18でメイン制御部10がリセット信号SG3をアクティブLにする。つまり、サブ制御部20側がリセットされた時には、ほぼ同時にメイン制御部10側もサブ制御部20に対してリセットをかける。従って、サブ制御部20側の実際のリセット状態と、メイン制御部10が把握しているサブ制御部20のリセット状態とが整合することになる。そのため、メイン制御部10は、3.3V電源回路25から出力されるリセット信号SG2の状態を監視する必要がない。また、メイン制御部10については、処理PR3において、サブ制御部20のリセットを解除してから通信を開始するまでのステップS14の待ち時間120msec:T2を十分に長く定めてある。従って、サブ制御部20がリセットされた場合、このリセットを解除されてから通信が可能になるまでの所要時間110msec程度:T1の間にメイン制御部10が通信を開始することはない。従って、メイン制御部10がリセット信号SG3を出力してサブ制御部20をリセットした場合には、次にデータを送信する時S15に、サブ制御部20との間で正常に通信することができ、通信エラーは発生しない。また、図1に示すように、ANDゲート30の出力端子30cは、抵抗器31を介してグランド電位のラインアースと接続されている。従って、メイン制御部10やANDゲート30が正常に機能していない時には、リセット信号SG4をアクティブL:グランド電位に相当するレベルにすることができる。すなわち、車載バッテリーの出力する電圧が低下して5V電源回路15が出力する電源電圧V5が低下したり、リセット信号SG1がアクティブLになった時に、ANDゲート30の出力端子30cの電位が不安定になったとしても、低インピーダンスの抵抗器31によりリセット信号SG4が低レベルになる。従って、メイン制御部10側のリセット状態と、サブ制御部20側のリセット状態とを実質的に同期させることが可能になる。