第1導電型半導体基板と、前記第1導電型半導体基板の表面にゲート絶縁膜を介して配置された一定の長さと幅を有するゲート電極と、前記ゲート電極の一方の側の前記第1導電型半導体基板の表面領域に配置された第2導電型ソース高濃度拡散層と、前記ゲート電極の他方の側の前記第1導電型半導体基板の表面領域に配置された第2導電型ドレイン高濃度拡散層と、前記第2導電型ドレイン高濃度拡散層の内側に配置された多結晶シリコン膜が充填されたドレインとして機能するトレンチと、を備え、前記トレンチは前記第1導電型半導体基板の表面近傍では前記第2導電型ドレイン高濃度拡散層によって周囲を取り囲まれており、前記第2導電型ドレイン高濃度拡散層と前記多結晶シリコン膜とが接触し、前記トレンチは前記ゲート電極とは離間して配置され、前記トレンチの深さは前記第2導電型ドレイン高濃度拡散層の拡散深さより深く設定されている半導体装置。前記ゲート電極は多結晶シリコン膜からなり、前記トレンチに充填されている前記多結晶シリコン膜と同時に形成される請求項1記載の半導体装置。第1導電型半導体基板の表面にゲート絶縁膜を介して第2導電型多結晶シリコン膜をある一定の長さと幅に形成したゲート電極と、その一方の側に第2導電型ソース高濃度拡散層および反対側に第2導電型ドレイン高濃度拡散層を形成したMOSトランジスタ構造を有する半導体装置において、前記半導体基板の基板電位、前記ソース高濃度拡散層のソース電位および前記ゲート電極のゲート電位を同電位に固定した半導体装置であって、第2導電型ドレイン高濃度拡散層となる領域にトレンチを備えて、かつ、そのトレンチに第2導電型の多結晶シリコン膜を埋め込んであることを特徴とする半導体装置。前記トレンチは、ゲート電極と離間して配置されていることを特徴とする請求項3記載の半導体装置。第1導電型半導体基板の表面にゲート絶縁膜を介して第2導電型多結晶シリコン膜をある一定の長さと幅に形成したゲート電極と、その一方の側に第2導電型ソース高濃度拡散層および反対側に第2導電型ドレイン高濃度拡散層を形成したMOSトランジスタ構造を有する半導体装置の製造方法において、後に第2導電型ドレイン高濃度拡散層となる領域にトレンチを形成する工程と、前記半導体基板の表面および前記トレンチ内表面にゲート絶縁膜を形成する工程と、前記トレンチ内のゲート絶縁膜を選択的に除去する工程と、前記ゲート絶縁膜および前記トレンチ内に多結晶シリコンを堆積した後、第2導電型のゲート電極および、前記トレンチ内に第2導電型多結晶シリコンを形成する工程と、を有する半導体装置の製造方法。前記第2導電型ドレイン高濃度拡散層は複数に分割された領域の集合体であることを特徴とする請求項1記載の半導体装置。前記トレンチの幅が前記トレンチの表面で接するコンタクト孔の幅より小さくなる場合、コンタクト孔を複数配置することを特徴とする請求項1記載の半導体装置。前記第2導電型ドレイン高濃度拡散層が素子分離のための厚膜酸化膜と接する領域の拡散深さは、前記厚膜酸化膜より深く、部分的に前記厚膜酸化膜の底面に達することを特徴とする請求項1記載の半導体装置。従来のオフトラ型ESD保護素子の製造方法では、ESD耐量を増加させるため、ドレイン電極を形成するコンタクト孔をゲート電極から離して備えることで、電流が通過するドレイン高濃度拡散層の実効的な体積増加を得ていた。このことが、熱の局所的な発生を抑制していた。しかしながら、距離を離す分素子サイズが大きくなるという問題があった。本発明は、上記問題に鑑み成されたものである。上記課題を解決するために、本発明は次の手段を用いた。まず、第1導電型半導体基板の表面にゲート絶縁膜を介して第2導電型多結晶シリコン膜をある一定の長さと幅に形成したゲート電極と、その一方の側に第2導電型ソース高濃度拡散層および反対側に第2導電型ドレイン高濃度拡散層を形成したMOSトランジスタ構造を有する半導体装置において、前記半導体基板の基板電位、前記ソース高濃度拡散層のソース電位および前記ゲート電極のゲート電位を同電位に固定した半導体装置であって、第2導電型ドレイン高濃度拡散層となる領域にトレンチを備えて、かつ、そのトレンチに第2導電型の多結晶シリコン膜を埋め込んであることを特徴とする半導体装置とした。また、前記トレンチは、ゲート電極と離間して配置されていることを特徴とする請求項1記載の半導体装置とした。そして、第1導電型半導体基板の表面にゲート絶縁膜を介して第2導電型多結晶シリコン膜をある一定の長さと幅に形成したゲート電極と、その一方の側に第2導電型ソース高濃度拡散層および反対側に第2導電型ドレイン高濃度拡散層を形成したMOSトランジスタ構造を有する半導体装置の製造方法において、後に第2導電型ドレイン高濃度拡散層となる領域にトレンチを形成する工程と、前記半導体基板の表面および前記トレンチ内表面にゲート絶縁膜を形成する工程と、前記トレンチ内のゲート絶縁膜を選択的に除去する工程と、前記ゲート絶縁膜および前記トレンチ内に多結晶シリコンを堆積した後、第2導電型のゲート電極および、前記トレンチ内に第2導電型多結晶シリコンを形成する工程とからなることを特徴とする半導体装置の製造方法を用いた。上記手段を用いることにより、オフトラ型ESD保護素子として素子サイズを変更することなく、ESD耐量の増加が可能となる。以下、本発明の形態を図面に基づいて説明する。図1は本発明の第1の実施例に係る半導体装置、例えばオフトラ型ESD保護素子の製造方法の実施例を示す模式的断面図フローである。図1Aにおいて、第1導電型半導体基板1は、例えばホウ素添加した抵抗率20Ωcmから30Ωcmの不純物濃度のP型半導体基板であり、半導体装置の基板とする。あわせて、本図においては、素子分離のための厚膜酸化膜、例えばLOCOS酸化膜2が既に形成されている。LOCOS酸化膜2で周囲を囲まれた領域がアクティブ領域であり、アクティブ領域内にオフトラ型ESD保護素子が形成される。次に、図1Bに示すように、本発明の特徴をなすトレンチを形成するためにレジスト膜3を形成してからパターニングをおこなって開口部を設け、後に第2導電型ドレイン高濃度拡散層となる領域にトレンチを形成するためのエッチングをおこなう。ここでトレンチの開口端部は、後にゲート電極を配置する領域と離間して位置する。これはゲート電極形成とトレンチ形成を異なるマスクを用いて行なう時の重ね合わせ精度や後にトレンチ内に埋め込む不純物層からの不純物拡散を考慮しなければならないからである。なお、このときのトレンチを形成するためのパターニングは、後にトレンチに埋め込む第2導電型ドレイン高濃度拡散層と同じ導電型の多結晶シリコン膜の抵抗、第2導電型ソース高濃度拡散層とのパンチスルー、後に形成するコンタクト孔に充填されたプラグとのコンタクト抵抗およびESD耐量などを考慮して適切に決定されなければならない。一般にトレンチはアクティブ領域内にLOCOS酸化膜からは一定の距離をおいて配置される。さらに、レジスト膜3には様々な膜が使用可能である。例えば膜厚を数百nm~1μmとした堆積酸化膜でも可能であり、熱酸化膜および堆積酸化膜の積層構造でも可能である。加えて、レジスト膜3は窒化膜でも問題はない。引き続き、上記パターニングされたレジスト膜3を用いてエッチングによりトレンチ4を形成する。トレンチ4の深さは、後に形成されるドレイン高濃度拡散層の拡散深さよりも大きくなるよう形成され、要求されるESD耐量にあわせた体積になるように深さを決定する。その後、レジスト膜3を除去した後、図1Cに示すように半導体基板1表面およびトレンチ4の内表面にゲート絶縁膜5を膜厚が数百~数千Åとなるように熱酸化にて形成する。次に図1Dに示すように、レジスト膜6でトレンチ4部分を開口するパターニングをおこなって、ウェットエッチングによってトレンチ4内のゲート絶縁膜5を選択的に除去する。その後、図1Eに示すように多結晶シリコン膜7を、好ましくは膜厚が100nm~500nmでゲート絶縁膜5上およびトレンチ4内に堆積する。ここでトレンチ内が多結晶シリコン膜により充填されるようにトレンチの大きさと多結晶シリコン膜の膜厚を設定すべきことは言うまでもない。その後、多結晶シリコン7にプリデポジションあるいはイオン注入法と熱処理により第2導電型の不純物を導入する。なお、プリデポジション等の不純物導入に代えて、成膜時に第2導電型不純物を導入した多結晶シリコンdopedpolysiliconを堆積するという手法を利用しても構わない。本工程により、第2導電型ドレイン高濃度拡散層の体積が従来に比べ大幅に増加することになる。第2導電型多結晶シリコンの形成のために引き続き、多結晶シリコン膜7をゲート電極10とするためにレジスト膜8でパターニングをする。このときの多結晶シリコン膜7のエッチングは、オーバーエッチングが少ない、より好ましくはオーバーエッチングしないようなエッチング条件でおこなう。その結果、図1Fのように、第2導電型ゲート電極の形成と同一工程にてトレンチ4に第2導電型の多結晶シリコン膜9を埋め込んだ素子構造が整う。ここで、上記の第2導電型の多結晶シリコン膜9を埋め込むトレンチ4は、図6Aのようにドレイン形成領域において連続した一つの領域であることが好ましいが、図6Bのように複数に分割された領域の集合体であっても構わない。引き続き、図1Gに示すように、酸化膜11を、例えば膜厚は数十nmで堆積してセルフアライン法でソース領域およびドレイン領域を形成するための不純物添加を行う。ソース領域およびドレイン領域の不純物添加は、例えば導電型がN型ならば、砒素あるいは燐を好ましくは1×1015atom/cm2から1×1016atom/cm2のドーズ量でイオン注入する。その後、800°C~1000°Cで数時間熱処理することで、図1Hに示すように、第2導電型ソース高濃度拡散層12および第2導電型ドレイン高濃度拡散層13を形成する。引き続き、酸化膜14を膜厚は例えば数100nmで堆積し、その上に層間絶縁膜15を膜厚は例えば500nm程度で堆積した後に、コンタクト孔16を形成したのち、例えばタングステンなどのプラグ17を埋め込み、金属配線と接続し、それぞれソース電極18およびドレイン電極19とする。ここで、ドレイン電極19の下に設けられたプラグ17は、トレンチに充填された多結晶シリコン膜の表面と直接接続されている。こうしてESD保護素子として機能する半導体装置が得られる。ここで、図4AおよびBを用いてオフトラ型ESD保護素子となる半導体素子がトレンチ4を備えることの利点を示す。図4Aは従来の製造方法によるオフトラ型ESD保護素子を示し、図4Bは本発明の製造方法によるオフトラ型ESD保護素子を示している。双方の図中には、ゲート電極からドレインコンタクト孔までの距離52と第2導電型ドレイン高濃度拡散層の深さ53があわせて記してあり、双方とも同じ距離および深さとなっている。これらの図から本発明の製造方法によるオフトラ型ESD保護素子においては、多結晶シリコン膜9埋め込んだトレンチにより第2導電型ドレイン高濃度拡散層の実効的な体積の増加が可能であることがわかる。以上より、本発明の特徴である、第2導電型ドレイン高濃度拡散層12の領域にトレンチ4を備え、かつ、トレンチ4に第2導電型の多結晶シリコン膜9を埋め込んだ半導体装置が構成される。第2の実施例として、本発明の特徴であるドレイン形成領域に存在する第2導電型多結晶シリコン膜9を埋め込むトレンチ4とコンタクト孔16について、以下、図7を用いて述べる。なお、トレンチ4の形成方法と第2導電型多結晶シリコン膜9を埋め込む形成方法については、前述の図1AからFで述べているのでここでは省略する。図7Aに示すように第2導電型多結晶シリコン膜9を埋め込んだトレンチ4の幅54が、前記トレンチ4の表面で接するコンタクト孔16の幅55より小さくなる場合は、後に形成するドレイン形成領域を可能な限り広くすることとコンタクト孔16を複数個配置することで、本発明の効果を発揮することが可能である。あわせて、前述では前記トレンチ4がコンタクト孔16より小さい場合を想定したが、第1の実施例の図1Fに示したような、前記トレンチ4の表面で接するコンタクト孔16の幅より大きくなる場合でも、図7Bに示すようにコンタクト孔16を複数個配置することで、本発明の効果を発揮することが可能である。第3の実施例として、本発明の特徴であるドレイン形成領域に存在する第2導電型多結晶シリコン膜9を埋め込むトレンチ4と第2導電型ドレイン高濃度拡散層13について、以下、図8を用いて述べる。なお、トレンチ4の形成方法と第2導電型多結晶シリコン膜9を埋め込む形成方法については、前述の図1AからFで述べているのでここでは省略する。図8Aに示すように、ゲート電極10とトレンチ4に第2導電型多結晶シリコン膜9を埋め込んだ構造が整った後に、レジスト膜56をパターニングして第2導電型ドレイン高濃度拡散層を形成するためのイオン注入を行う。ここで、イオン注入されるのは、本素子のドレイン形成領域のみで角度を好ましくは7°以上でイオン注入する。ここで、素子分離のための厚膜酸化膜の直下にイオン注入されることで、第1の実施例の図1Hに示した第2導電型ドレイン高濃度拡散層13より高濃度拡散層の体積の増加が可能になる。ただし、素子分離のための厚膜酸化膜直下に拡散層が存在する、あるいは素子分離のための厚膜酸化膜を介して隣接する素子の高濃度拡散層が存在する場合は、耐圧との関係でイオン注入の注入角度を調整することが好ましい。引き続き、図8Bに示すように、セルフアライン法でソース領域およびドレイン領域を形成するための不純物添加を行う。ソース領域およびドレイン領域の不純物添加は、例えば導電型がN型ならば、砒素あるいは燐を好ましくは1×1015atom/cm2から1×1016atom/cm2のドーズ量でイオン注入する。その後、800°C~1000°Cで数時間熱処理することで、図8Cに示すように、第2導電型ソース高濃度拡散層12および第2導電型ドレイン高濃度拡散層13を形成する。第2導電型ドレイン高濃度拡散層13は厚膜酸化膜2の側面および底面の一部にも形成され、高濃度拡散層の体積が実施例1よりも増加している。引き続き、酸化膜14を膜厚は例えば数100nmで堆積し、その上に層間絶縁膜15を膜厚は例えば500nm程度で堆積した後に、コンタクト孔16を形成したのち、例えばタングステンなどのプラグ17を埋め込み、金属配線と接続し、それぞれソース電極18およびドレイン電極19とする。ここで、ドレイン電極19の下に設けられたプラグ17は、トレンチに充填された多結晶シリコン膜の表面と直接接続されている。こうしてESD保護素子として機能する半導体装置が得られる。