"複数のセラミック層と内部電極とが交互に積層されたセラミック積層体と、該セラミック積層体の両端に形成された第1外部電極および第2外部電極とを備える積層セラミックコンデンサと、対向する第1主面と第2主面とを有する平板状からなり、前記第1外部電極が実装される第1実装用電極および前記第2外部電極が実装される第2実装用電極が前記第1主面に形成され、前記第1実装用電極に接続する第1外部接続用電極および前記第2実装用電極に接続する第2外部接続用電極が前記第2主面に形成された絶縁性のインターポーザーと、を備え、前記積層セラミックコンデンサは、前記第1主面および前記第2主面と前記内部電極が平行になるように、実装されている、チップ部品構造体。前記インターポーザーは、前記第1実装用電極および前記第2実装用電極が配列する長手方向の両端となる第1端部および第2端部が、前記積層セラミックコンデンサの前記第1外部電極が形成された第1素子端面および前記第2外部電極が形成された第2素子端面からそれぞれ離間しており、前記第1実装用電極と前記第1外部接続用電極を接続する第1接続導体は、前記第1端部に形成され、前記第2実装用電極と前記第2外部接続用電極とを接続する第2接続導体は、前記第2端部に形成されている、請求項1に記載のチップ部品構造体。前記インターポーザーは、前記第1端部と前記第2端部との距離が、前記積層セラミックコンデンサの前記第1素子端面と前記第2素子端面との距離よりも長く、前記第1端部と前記第2端部における前記長手方向に直交する短手方向の略中央の位置に、前記長手方向の両端から中央方向に凹み、前記積層セラミックコンデンサの底面下に少なくとも一部が入り込む形状の第1凹部および第2凹部をそれぞれ備え、前記第1端部につながる前記第1凹部を形成する側壁面のみに前記第1接続導体が形成され、前記第2端部につながる前記第2凹部を形成する側壁面にのみ前記第2接続導体が形成されている、請求項2に記載のチップ部品構造体。前記インターポーザーは、前記第1主面および前記第2主面の法線方向から見て、前記第1凹部を形成する側壁面における前記積層セラミックコンデンサと重なり合う範囲の側壁面のみに前記第1接続導体が形成され、前記第1主面および前記第2主面の法線方向から見て、前記第2凹部を形成する側壁面における前記積層セラミックコンデンサと重なり合う範囲の側壁面のみに前記第2接続導体が形成されている、請求項3に記載のチップ部品構造体。前記インターポーザーは、前記第1実装用電極および前記第2実装用電極が配列する長手方向の両端となる第1端部および第2端部が、前記積層セラミックコンデンサの前記第1外部電極が形成された第1素子端面および前記第2外部電極が形成された第2素子端面とそれぞれ一致しており、前記第1端部と前記第2端部における前記長手方向に直交する短手方向の略中央の位置に、前記長手方向の両端から中央方向に凹む形状の第1凹部および第2凹部をそれぞれ備えた、請求項1に記載のチップ部品構造体。前記第1外部電極および前記第2外部電極に接合する接合剤の高さは、前記第1外部電極および前記第2外部電極における前記積層セラミックコンデンサの実装面から約1/4以下である、請求項1乃至請求項5のいずれかに記載のチップ部品構造体。しかしながら、上述の特許文献2の構成では、インターポーザーにおける下面電極の配列方向と、上面電極の配列方向が交差する、すなわち積層セラミックコンデンサの外部電極の配列方向とインターポーザーの回路基板への実装電極の配列方向とが交差するという、特殊な構造を用いている。したがって、積層セラミックコンデンサを回路基板へ直接実装して振動音が発生してしまった場合に、当該引用文献3の構成ではランドパターンの変更等を要することになる。しかしながら、高密度実装が要求される現在の回路基板ではこのようなランドパターンの変更による改善は困難であった。また、小型化が容易でなく、さらに高コスト化してしまう可能性があった。また、特許文献3の構成では、導電性支持部材により中空に保持されるので、低背化することが困難であった。また、積層セラミックコンデンサと回路基板との間隔を適切に空けて実装することが困難であった。さらに、導電性支持部材は、平板状の導電体を用いるため、実装強度を十分に確保することが困難であった。したがって、本発明の目的は、構造設計や実装が容易で、従来の一般的な実装構造と同等の実装強度および電気特性を有し、振動音の発生を抑制できるチップ部品構造体を実現することにある。この発明は、積層セラミックコンデンサと絶縁性の主平板からなるインターポーザーとから構成されるチップ部品構造体に関する。積層セラミックコンデンサは、複数のセラミック層と内部電極とが交互に積層されたセラミック積層体と、該セラミック積層体の両端に形成された第1外部電極および第2外部電極とを備える。インターポーザーは絶縁性を有し、対向する第1主面と第2主面とを有する平板状からなる。インターポーザーは、第1外部電極が実装される第1実装用電極および第2外部電極が実装される第2実装用電極が第1主面に形成されている。インターポーザーは、第1実装用電極に接続する第1外部接続用電極および第2実装用電極に接続する第2外部接続用電極が第2主面に形成されている。このような構成の上で、積層セラミックコンデンサは、第1主面および第2主面に内部電極が平行になるように実装されている。この構成では、積層セラミックコンデンサの実装する方向を規制することにより、後述図1~図4に示すように、印加電圧の変化による積層セラミックコンデンサの歪みが大きい領域に、はんだ等からなる接合剤が付着することを防止できる。また、平板状のインターポーザーを用いて、当該インターポーザー上に積層セラミックコンデンサを実装する構造であるので、構造設計や実装が容易で、従来の一般的な実装構造と同等の実装強度および電気特性を実現できる。また、この発明のチップ部品構造体におけるインターポーザーは、次の構成であることが好ましい。第1実装用電極および第2実装用電極が配列する長手方向の両端となる第1端部および第2端部は、積層セラミックコンデンサの第1外部電極が形成された第1素子端面および第2外部電極が形成された第2素子端面からそれぞれ離間している。第1実装用電極と第1外部接続用電極を接続する第1接続導体は第1端部に形成されており、第2実装用電極と第2外部接続用電極とを接続する第2接続導体は第2端部に形成されている。この構成では、接合剤がぬれ上がるインターポーザーの第1接続導体および第2接続導体が、積層セラミックコンデンサの第1外部電極および第2外部電極から離間するため、第1外部電極および第2外部電極に対する接合剤のぬれ上がりを抑制できる。また、この発明のチップ部品構造体のインターポーザーは、次の構成であることが好ましい。第1端部と第2端部との距離は、積層セラミックコンデンサの第1素子端面と第2素子端面との距離よりも長い。第1端部と第2端部における長手方向に直交する短手方向の略中央の位置に、長手方向の両端から中央方向に凹み、積層セラミックコンデンサの底面下に少なくとも一部が入り込む形状の第1凹部および第2凹部をそれぞれ備える。第1端部につながる第1凹部を形成する側壁面のみに第1接続導体が形成され、第2端部につながる第2凹部を形成する側壁面にのみ第2接続導体が形成されている。このような凹部を設けることで、インターポーザーが積層セラミックコンデンサよりも大きくても、積層セラミックコンデンサの第1外部電極および第2外部電極と、凹部の第1接続導体および第2接続導体が、平面視して、少なくとも一部が重なる。このため、外部回路基板に形成するチップ部品構造体用の実装用ランドを、積層セラミックコンデンサを直接実装するための実装用ランドと略同じ位置、形状にしても、接合剤による接合を確実に行える。さらに、このような接合の場合、インターポーザーの凹部を形成する平面視して円弧状となる側壁面に形成された第1接続導体および第2接続導体から接合剤がぬれ上がるが、その一部は、第1外部電極および第2外部電極の底面実装面に付着した後に、第1外部電極および第2外部電極の主面積層セラミックコンデンサの対向する両面にぬれ上がる。したがって、単に積層セラミックコンデンサと同じ外形面積のインターポーザーを用いる場合よりも、第1外部電極および第2外部電極の主面にぬれ上がる接合剤の量を抑制できる。また、この発明のチップ部品構造体のインターポーザーは、次の構成であることが好ましい。第1主面および第2主面の法線方向から見て第1凹部を形成する側壁面における積層セラミックコンデンサと重なり合う範囲の側壁面のみに第1接続導体が形成されている。第1主面および第2主面の法線方向から見て第2凹部を形成する側壁面における積層セラミックコンデンサと重なり合う範囲の側壁面のみに第2接続導体が形成されている。この構成では、接合剤の第1外部電極および第2外部電極へのぬれ上がりをさらに抑制することができる。また、この発明のチップ型構造体のインターポーザーは、次の構成であることが好ましい。第1実装用電極および第2実装用電極が配列する長手方向の両端となる第1端部および第2端部は、積層セラミックコンデンサの第1外部電極が形成された第1素子端面および第2外部電極が形成された第2素子端面とそれぞれ一致している。第1端部と第2端部における長手方向に直交する短手方向の略中央の位置に、長手方向の両端から中央方向に凹む形状の第1凹部および第2凹部をそれぞれ備えている。この構成では、積層セラミックコンデンサの長手方向の両端とインターポーザーの長手方向の両端が一致するので、実装面積を小さくすることができる。さらに、凹部が設けられていることで、上述のように、接合剤の第1外部電極および第2外部電極へのぬれ上がりを抑制することができる。また、この発明のチップ部品構造体では、第1外部電極および第2外部電極に接合する接合剤の高さは、第1外部電極および前記第2外部電極における積層セラミックコンデンサの実装面から約1/4以下であることが好ましい。このような高さ範囲に接合剤を付ければ、図4に示すような歪みが大きな領域への接合剤の付着が抑制できる。この発明に示すチップ部品構造体を用いて積層セラミックコンデンサを回路基板へ実装すれば、振動音の発生を抑制できる。さらに、構造が簡素で小型化が可能であり、回路基板への実装構造も容易になる。また、従来の一般的な実装構造と同等の実装強度および電気特性を確保することもできる。本発明の第1の実施形態に係るチップ部品構造体について、図を参照して説明する。図1Aは第1の実施形態に係るチップ部品構造体10の外観斜視図であり、図1Bはチップ部品構造体10の実装状態斜視図である。図2は第1の実施形態に係るチップ部品構造体10の四面図であり、図2Aは平面図、図2Bは第1長手面側側面図、図2Cは第2短手面側側面図、図2Dは裏面図である。図3は第1の実施形態に係るチップ部品構造体10の実装状態を示す第1側面図および第2側面図である。チップ部品構造体10は、積層セラミックコンデンサ20とインターポーザー30を備える。積層セラミックコンデンサ20は、平板状からなる複数の内部電極200が、誘電体層を挟んで所定枚数積層された直方体状のセラミック積層体21を備える。セラミック積層体21の長手方向の両端本発明の第1素子端面および第2素子端面に相当する。には、それぞれ異なる内部電極200に接続する第1外部電極221および第2外部電極222が形成されている。第1外部電極221および第2外部電極222は、長手方向の両端面のみでなく、当該長手方向の両端面から短手方向長手方向に直交する方向の両端面および天面および底面にかけて広がるように形成されている。第1外部電極221および第2外部電極222には、耐腐食性や導電性を加味して所定の金属メッキが施されている。このように形成される積層セラミックコンデンサ20は、例えば、長さ長手方向×幅短手方向が、3.2mm×1.6mm、2.0mm×1.25mm、1.6mm×0.8mm、1.0mm×0.5mm、0.8mm×0.4mm、0.6mm×0.3mm等の寸法で形成されている。インターポーザー30は、絶縁性基板31を備える。絶縁性基板31は、例えば0.5mm程度~1.0mm程度の厚みからなる絶縁性樹脂により形成されている。絶縁性基板120は、平板面である第1主面および第2主面に直交する方向から見て、積層セラミックコンデンサ20と相似な略矩形状に形成されている。絶縁性基板31は、第1主面および第2主面に直交する方向から見て、長手方向、短手方向ともに、積層セラミックコンデンサ20よりも若干大きく形成されている。例えば、積層セラミックコンデンサ20の長さおよび幅に対して所定の割合ではみ出すような大きさや、積層セラミックコンデンサ20の外周に対して所定長さはみ出す形状で形成されている。絶縁性基板31の長手方向の両端本発明の第1端部および第2端部に相当する。には、短手方向の略中央位置に、第1主面および第2主面に直交する方向から見て、所定の径からなる円弧が形成されるように、絶縁性基板31の厚み方向に貫通する凹部310が、それぞれ形成されている。各凹部310本発明の第1凹部および第2凹部に相当する。は、積層セラミックコンデンサ20の第1外部電極221および第2外部電極222の底面下に、円弧の中間部が入り込む形状で形成されている。言い換えれば、第1主面および第2主面に直交する方向から見て、各凹部310は、円弧の中間部が積層セラミックコンデンサ20と重なるように形成されている。また、他の表現で示せば、積層セラミックコンデンサ20は、両端の第1外部電極221および第2外部電極222がそれぞれ凹部310の中間部に重なるように実装されている。絶縁性基板31の第1主面表面には、第1実装用電極321および第2実装用電極331が形成されている。第1実装用電極321と第2実装用電極331は、絶縁性基板31の長手方向の対向する端部にそれぞれ形成されている。第1実装用電極321と第2実装用電極331は、長手方向の端部から長手方向の中央方向に向かう所定長さの位置まで形成されており、短手方向には全長に亘り形成されている。なお、第1実装用電極321および第2実装用電極331の形状は、積層セラミックコンデンサ20の外部電極形状に応じて、適宜設定すればよい。このようにすれば、積層セラミックコンデンサ20をインターポーザー30に実装する際に、所謂セルフアライメントの効果を得ることができ、インターポーザー30上の所望とする位置に積層セラミックコンデンサ20を実装できる。そして、この効果により、外部回路基板90からのはんだのぬれ上がり防止効果がより確実に得られる。絶縁性基板31の第2主面裏面には、第1外部接続用電極322および第2外部接続用電極332が形成されている。第1外部接続用電極322は、第1実装用電極321に対向するように形成されている。第2外部接続用電極332は、第2実装用電極322に対向するように形成されている。第1外部接続用電極322および第2外部接続用電極332は、短手方向に沿って両端の所定長さが非形成部となるような形状で形成されている。なお、第1外部接続用電極322および第2外部接続用電極332の形状は、当該チップ部品構造体10が実装される外部回路基板90の実装用ランド901の形状に応じて、適宜設定すればよい。絶縁性基板31の凹部310を形成する平面視して円弧状となる側壁面には接続導体343が形成されている。これら接続導体343によって、第1実装用電極321と第1外部接続用電極322が導通し、第2実装用電極331と第2外部接続用電極332が導通する。このような構造のインターポーザー30に対して、図1~図3に示すように、積層セラミックコンデンサ20を、内部電極200の平板面が、インターポーザー30の第1主面および第2主面と平行になるように実装する。積層セラミックコンデンサ20の第1外部電極221は、インターポーザー30の第1実装用電極321上に実装される。積層セラミックコンデンサ20の第2外部電極222は、インターポーザー30の第2実装用電極331上に実装される。この際、第1外部電極221と第1実装用電極321との接合、および、第2外部電極222と第2実装用電極331との接合は、第1外部電極221と第2外部電極222の実装面側において、第1外部電極221と第2外部電極222の金属メッキ例えば錫メッキの再溶融により、実現される。これにより、第1外部電極221と第1実装用電極321との間に接合層41が形成されて電気的、機械的に接続し、第2外部電極222と第2実装用電極331との間に接合層41が形成されて電気的、機械的に接続する。なお、第1実装用電極321および第2実装用電極331に、外部電極同様の金属メッキを予め行っていれば、第1実装用電極321および第2実装用電極331の金属メッキも含めて接続される。また、積層セラミックコンデンサ20とインターポーザー30との接合は、第1、第2外部電極221,222の金属メッキやインターポーザー30の金属メッキを用いず、接合剤例えば、はんだによって行ってもよい。このように形成されたチップ部品構造体10は、図1Bおよび図3に示すように、外部回路基板90へ実装される。この際、第1外部接続用電極322および第2外部接続用電極332が、外部回路基板90の各実装用ランド901に接続するように、実装される。第1外部接続用電極322および第2外部接続用電極332と各実装用ランド901との接続には、接合剤例えば、はんだ400を用いる。このような接合剤400による接合では、少なくとも外部回路基板90の実装用ランド901からインターポーザー30の凹部310の接続導体343にかけてフィレットが形成されるように、接合を行う。このようにフィレットを形成することで、チップ部品構造体10の実装時の浮きを防止したり、接合強度を確保できたり、接合状態不良を目視確認することができるため、非常に有効である。なお、接合剤400は、はんだが好適であるが、はんだ以外でも適切なぬれ性を有し導電性を有する接合剤であれば、他の材料を用いてもよい。このような接合剤400による接合を行うと、供給される接合剤の量が多かった場合、凹部310の接続導体343でフィレットを形成する以上に、当該接続導体343を介してインターポーザー30の上面側まで接合剤400が上がってくることが考えられる。しかしながら、本実施形態の構成では、インターポーザー30の両端が、積層セラミックコンデンサ20の両端から離間しているため、接合剤400がインターポーザー30の上面側までぬれ上がっても、第1、第2外部電極221、222まで到達しにくい。したがって、第1、第2外部電極221、222の主面積層セラミックコンデンサ20の長手方向の両端面にまでぬれ上がる接合剤400の量を抑制できる。さらに、積層セラミックコンデンサ20の底面側まで入り込む凹部310を備え、当該凹部310にのみ接続導体343が形成されているため、接合剤400がインターポーザー30の主面にぬれ上がる過程で、積層セラミックコンデンサ20の底面を介することになり、第1、第2外部電極221、222の主面までぬれ上がる接合剤400の量をさらに抑制することができる。したがって、本実施形態の構成を用いれば、外部回路基板90の実装用ランド901に積層セラミックコンデンサ20を直接実装する程度の接合剤400の量であれば、最大でも、積層セラミックコンデンサ20の第1、第2外部電極221、222の主面の実装面から略1/4から略1/3程度のぬれ上がり量に制限することができる。ここで、積層セラミックコンデンサ20は、印加される電圧により歪みを生じることが知られている。しかしながら、電圧印加により、どのように歪むかは今まで知られていなかった。そこで、本願の発明者らは、電圧印加により積層セラミックコンデンサ20の歪みを解析し、次の結果を得た。図4は積層セラミックコンデンサ20の電圧印加による歪み分布を示す図である。図4Aは、本実施形態に示すように、内部電極200とインターポーザー30の主面が平行になるように、積層セラミックコンデンサ20を実装した場合の歪みのシミュレーション結果を示し、図4Bは内部電極200とインターポーザー30の主面が直交するように、積層セラミックコンデンサ20を実装した場合の歪みのシミュレーション結果を示す。図4において、A81,A82,A83,A84,A85は歪み量の大きさに応じて区分けした領域であり、各領域間での歪み量の大きさの関係は、A81<A82<A83<A84<A85である。すなわち、A81が最も歪みにくい領域であり、A85が最も歪みやすい領域である。i内部電極200とインターポーザー30の主面が平行になるように、積層セラミックコンデンサ20を実装した場合、図4Aに示すように、積層セラミックコンデンサ2020pの天面及び底面図示せずの全体が歪み、中央領域ほど歪みが大きくなる。一方、天面及び底面の長手方向両端辺が最も歪みが小さく、殆ど歪まない。また、積層セラミックコンデンサ2020pの長手方向両端の高さ方向の中央領域も歪みが大きくなる。ii内部電極200とインターポーザー30の主面が直交するように、積層セラミックコンデンサ2020oを実装した場合、図4Bに示すように、積層セラミックコンデンサ20の長手方向に沿った両側面の全体が歪み、中央領域ほど歪みが大きくなる。一方、長手方向に沿った両側面の長手方向両端辺高さ方向の辺が最も歪みが小さく、殆ど歪まない。また、積層セラミックコンデンサ2020oの長手方向両端面の短手方向の中央領域も歪みが大きくなる。以上のような結果に基づいて、本実施形態の構成では、上述のように、積層セラミックコンデンサ20の内部電極200とインターポーザー30の主面が平行になるように、積層セラミックコンデンサ20を実装し、第1、第2外部電極221,222にぬれ上がる接合剤400の量を制限するような形状でインターポーザー30を構成している。これにより、積層セラミックコンデンサ20に電圧を印加して歪みが生じても、インターポーザー30との接合箇所は、殆ど歪まない。したがって、歪みによる振動はインターポーザー30および外部回路基板90に殆ど生じず、従来技術に示したような振動音の発生を大幅に抑制できる。一方、図4Bに示すように、積層セラミックコンデンサ20の内部電極200とインターポーザー30の主面が直交するように、積層セラミックコンデンサ20を実装すると、歪みの大きな領域に接合剤がぬれ上がるため、振動音を抑制することはできない。図5は本実施形態に係るチップ部品構造体10の振動音抑制効果を示す図である。図5において、実線が本実施形態の構成を用いた場合における振動音の音圧レベルの周波数特性であり、破線が図4Bの構成を用いた場合積層セラミックコンデンサの内部電極とインターポーザーの主面が直交するように、積層セラミックコンデンサを実装した場合における振動音の音圧レベルの周波数特性である。図5に示すように、本実施形態の構成を用いれば、広い周波数帯域に亘って、振動音を大幅に抑制できる。さらに、ピーク値においては、音圧レベルを20dB程度抑圧することができる。次に、第2の実施形態に係るチップ部品構造体について図を参照して説明する。図6は第2の実施形態に係るチップ部品構造体10Aの四面図である。本実施形態のチップ部品構造体10Aは、第1の実施形態のチップ部品構造体10に対して、積層セラミックコンデンサ20の構造および実装向きは同じであり、インターポーザー30Aの形状が異なるものである。したがって、異なる箇所のみを説明する。インターポーザー30Aは、平面視した外形が積層セラミックコンデンサ20と同じ、絶縁性基板31Aを備える。絶縁性基板31Aの長手方向の両端には、第1実施形態と同様に、絶縁性基板31Aの厚み方向に貫通する凹部310Aが、それぞれ形成されている。この構成では、各凹部310Aは、積層セラミックコンデンサ20の第1外部電極221および第2外部電極222の底面下に、円弧の全体が入り込む形状となる。言い換えれば、第1主面および第2主面に直交する方向から見て、各凹部310は積層セラミックコンデンサ20と重なる。絶縁性基板31Aの第1主面表面には、第1実装用電極321Aおよび第2実装用電極331Aが形成されている。第1実装用電極321Aと第2実装用電極331Aは、絶縁性基板31Aの長手方向の対向する端部にそれぞれ形成されている。第1実装用電極321Aと第2実装用電極331Aは、長手方向の端部から長手方向の中央方向に向かう所定長さの位置まで形成されており、短手方向には全長に亘り形成されている。絶縁性基板31Aの第2主面裏面には、第1外部接続用電極322Aおよび第2外部接続用電極332Aが形成されている。第1外部接続用電極322Aは、第1実装用電極321Aに対向するように形成されている。第2外部接続用電極332Aは、第2実装用電極322Aに対向するように形成されている。絶縁性基板31Aの凹部310Aを形成する平面視して円弧状となる側壁面には接続導体343Aが形成されている。これら接続導体343Aによって、第1実装用電極321Aと第1外部接続用電極322Aが導通し、第2実装用電極331Aと第2外部接続用電極332Aが導通する。このような構造のインターポーザー30Aに対して、図6に示すように、積層セラミックコンデンサ20を、内部電極200の主面がインターポーザー30Aの第1主面および第2主面と平行になるように、且つ平面視した外形形状が略一致するように実装する。このような構成であっても、上述の振動音抑制効果を得ることができる。なお、本実施形態では、インターポーザー30Aの両端と積層セラミックコンデンサ20の両端が平面視して一致するが、凹部310Aの全体が積層セラミックコンデンサ20の底面下に入り込み、凹部310Aを形成する円弧状となる側壁面にのみ接続導体343Aが形成されているので、当該接続導体343Aおよび第1、第2外部電極221,222の底面を介して、第1、第2外部電極221,222の主面へ接合剤がぬれ上がる。したがって、外部回路基板90の実装用ランド901上から積層セラミックコンデンサ20の第1、第2外部電極221,222へ直接ぬれ上がることは殆ど無い。これにより、上述のように、第1、第2外部電極221,222の主面へ接合剤が高くぬれ上がることを抑制できる。また、本実施形態の構成を用いることで、平面視した面積が、積層セラミックコンデンサ20単体と同じであるので、インターポーザー30Aを用いても実装面積が拡大することがない。したがって必要最小限の実装面積で、インターポーザー30A付き積層セラミックコンデンサ20からなるチップ部品構造体10Aを実装することができる。次に、第3の実施形態に係るチップ部品構造体について、図を参照して説明する。図7は第3の実施形態に係るチップ部品構造体10Bの三面図である。本実施形態のチップ部品構造体10Bは、第1の実施形態のチップ部品構造体10に対して、積層セラミックコンデンサ20の構造および実装向きは同じであり、インターポーザー30Bの形状が異なるものである。したがって、異なる箇所のみを説明する。インターポーザー30Bは、第1の実施形態に示した絶縁性基板31よりもさらに広い面積の絶縁性基板31Bを備える。絶縁性基板31Bの長手方向の両端には、第1実施形態と同様に、絶縁性基板31Bの厚み方向に貫通する凹部310Bがそれぞれ形成されている。絶縁性基板31Bの第1主面表面には、第1実装用電極321Bおよび第2実装用電極331Bが形成されている。第1実装用電極321Bと第2実装用電極331Bは、絶縁性基板31Bの長手方向の対向する端部にそれぞれ形成されている。第1実装用電極321Bと第2実装用電極331Bは、長手方向の端部から長手方向の中央方向に向かう所定長さの位置まで形成されており、短手方向には全長に亘り形成されている。絶縁性基板31Bの第2主面裏面には、第1外部接続用電極322Bおよび第2外部接続用電極332Bが形成されている。第1外部接続用電極322Bは、第1実装用電極321Bに対向するように形成されている。第2外部接続用電極332Bは、第2実装用電極322Bに対向するように形成されている。なお、第1外部接続用電極322B、第2外部接続用電極332Bは、第1実施形態と同様に、外部回路基板90の実装用ランド901の形状に応じて、適宜形状を設定すればよい。絶縁性基板31Bの凹部310Bを形成する平面視して円弧状となる側壁面には接続導体343Bが形成されている。これら接続導体343Bによって、第1実装用電極321Bと第1外部接続用電極322Bが導通し、第2実装用電極331Bと第2外部接続用電極332Bが導通する。なお、この凹部310Bは省略することもでき、この場合、接続導体343Bは、絶縁性基板31Bの長手方向の両端面に適宜形成すればよい。このような構成であっても、インターポーザー30Bの両端と積層セラミックコンデンサ20の両端が大きく離間しているので、上述の実施形態と同様に振動音抑制効果を得ることができる。次に、第4の実施形態に係るチップ部品構造体について、図を参照して説明する。図8Aは第4の実施形態に係るチップ部品構造体10Cの斜視図であり、図8Bはその長手方向端面を見た側面図である。本実施形態のチップ部品構造体10Cは、第1の実施形態のチップ部品構造体10に対して、積層セラミックコンデンサ20の構造および実装向きは同じであり、インターポーザー30Cの接続導体343Cの形状が異なるものである。したがって、異なる箇所のみを説明する。接続導体343Cは、凹部310を形成する円弧状の側壁面における、平面視して積層セラミックコンデンサ20と重なる範囲のみに形成されている。このような構成とすることで、凹部310における積層セラミックコンデンサ20の外形から外方の領域に、接合剤400の主たるぬれ上がり経路となる厚み方向を接続する接続導体が存在しない。これにより、積層セラミックコンデンサ20の第1、第2外部電極221,222への接合剤400のぬれ上がりを、さらに効果的に抑制することができる。なお、上述の各実施形態では、接合剤400のぬれ上がる高さについて、明確な閾値を設定しないが、図4の歪み分布を加味して、図3に示すような高さ閾値Hthを設定して、当該閾値Hthを超えないように接合剤400のぬれ上がりが抑制できる形状に、インターポーザーの形状を設計してもよい。この閾値Hthは、例えば、図4から分かるように、歪み量が少ない、積層セラミックコンデンサ20の高さの略1/4から略1/3程度が好適である。"