交流入力電圧を全波整流して一次電圧を生成する全波整流回路と、互いに絶縁された第1巻線と第2巻線との電磁誘導を利用して前記一次電圧を二次電圧に変圧するトランスと、前記二次電圧から直流出力電圧を生成して負荷に供給する整流平滑回路と、前記第1巻線に流れる一次電流に応じた一次電流検出電圧と第1基準電圧との比較結果に基づいて前記一次電流のオン/オフ制御を行う一次電流制御回路と、前記第2巻線に流れる二次電流のオンデューティ比を監視して前記第1基準電圧を補正する基準電圧補正回路と、を有することを特徴とするスイッチング電源回路。前記トランスは、前記第1巻線と前記第2巻線のほかに第3巻線を含み、前記基準電圧補正回路は、前記第3巻線に現れる巻線電圧を監視して前記二次電流のオンデューティ比に応じた二次電流時間検出信号を出力する二次電流時間検出回路と、前記二次電流時間検出信号と前記第1基準電圧とを乗算して乗算電圧を生成する第1乗算回路と、前記乗算電圧と第2基準電圧との差に応じた誤差電圧を生成するエラーアンプと、前記一次電圧を分圧して分圧電圧を生成する分圧回路と、前記分圧電圧と前記誤差電圧を乗算して前記第1基準電圧を生成する第2乗算回路と、を含むことを特徴とする請求項1に記載のスイッチング電源回路。前記一次電流制御回路は、前記第1巻線に接続されたスイッチング素子と、前記一次電流に応じた一次電流検出電圧を生成する一次電流検出回路と、所定のスイッチング周波数でパルス駆動されるセット信号を生成する発振回路と、前記一次電流検出電圧と前記第1基準電圧とを比較してリセット信号を生成する電圧比較回路と、前記セット信号と前記リセット信号に基づいてスイッチング制御信号を生成するRSフリップフロップと、前記スイッチング制御信号の電流能力を増幅して前記スイッチング素子に出力するバッファ回路と、を含むことを特徴とする請求項2に記載のスイッチング電源回路。前記第1乗算回路は、前記二次電流時間検出信号の論理レベルに応じて前記第1基準電圧のチョッピング処理を行うことによりチョッピング電圧を生成するチョッピング回路と、前記チョッピング電圧を平滑して前記乗算電圧を生成する平滑回路と、を含むことを特徴とする請求項3に記載のスイッチング電源回路。前記チョッピング回路は、前記チョッピング電圧の印加端と接地端との間に接続され、前記二次電流時間検出信号に応じてオン/オフ制御されるスイッチと;前記第1基準電圧の印加端と前記チョッピング電圧の印加端の間に接続された抵抗と;を含むことを特徴とする請求項4に記載のスイッチング電源回路。前記第2乗算回路は、所定の発振周波数で三角波電圧を生成する三角波発生回路と、前記誤差電圧と前記三角波電圧とを比較して比較信号を生成するコンパレータと、前記比較信号の論理レベルに応じて前記分圧電圧のチョッピング処理を行うことにより前記分圧電圧を矩形波状にチョッピングしたチョッピング電圧を生成するチョッピング回路と、前記チョッピング電圧を平滑して前記第1基準電圧を生成する平滑回路と、を含むことを特徴とする請求項3に記載のスイッチング電源回路。前記チョッピング回路は、前記分圧電圧の印加端と接地端との間に直列接続されて前記比較信号の論理レベルに応じて排他的にオン/オフされる第1スイッチと第2スイッチを含み、前記第1スイッチと前記第2スイッチとの接続ノードから前記チョッピング電圧を出力することを特徴とする請求項6に記載のスイッチング電源回路。前記分圧回路は、抵抗ラダーを用いて形成されており、前記チョッピング回路は、前記分圧電圧の印加端と接地端との間に接続された第1スイッチを含み、前記第1スイッチを前記比較信号に応じてオン/オフすることにより、前記分圧電圧の印加端から前記チョッピング電圧を出力することを特徴とする請求項6に記載のスイッチング電源回路。前記発振回路は、定電流で充電されるコンデンサの充放電動作を利用して前記セット信号を生成する充放電回路と、所定の発振周波数で三角波電圧を生成する三角波発生回路と、前記コンデンサの充電電圧に足し合わせる前記三角波電圧を生じさせる電圧加算用抵抗と、を含むことを特徴とする請求項3に記載のスイッチング電源回路。LEDと、交流電源から供給される交流入力電圧から直流出力電圧を生成して前記LEDに供給する請求項1~請求項9のいずれか一項に記載のスイッチング電源回路と、を有することを特徴とするLED照明装置。互いに絶縁された第1巻線と第2巻線との電磁誘導を利用して一次電圧を二次電圧に変圧するトランスに対して、前記トランスの第1巻線に流れる一次電流に応じた一次電流検出電圧と第1基準電圧との比較結果に基づいて前記一次電流のオン/オフ制御を行う一次電流制御回路と、前記第2巻線に流れる二次電流のオンデューティ比を監視して前記第1基準電圧を補正する基準電圧補正回路と、を集積化したことを特徴とする半導体装置。前記基準電圧補正回路は、前記トランスの第3巻線に現れる巻線電圧を監視して前記二次電流のオンデューティ比に応じた二次電流時間検出信号を出力する二次電流時間検出回路と、前記二次電流時間検出信号と前記第1基準電圧とを乗算して乗算電圧を生成する第1乗算回路と、前記乗算電圧と第2基準電圧との差に応じた誤差電圧を生成するエラーアンプと、前記一次電圧を分圧して得られる分圧電圧と前記誤差電圧とを乗算して前記第1基準電圧を生成する第2乗算回路と、を含むことを特徴とする請求項11に記載の半導体装置。前記一次電流制御回路は、前記第1巻線に接続されたスイッチング素子と、前記一次電流に応じた一次電流検出電圧を生成する一次電流検出回路と、所定のスイッチング周波数でパルス駆動されるセット信号を生成する発振回路と、前記一次電流検出電圧と前記第1基準電圧とを比較してリセット信号を生成する電圧比較回路と、前記セット信号と前記リセット信号に基づいてスイッチング制御信号を生成するRSフリップフロップと、前記スイッチング制御信号の電流能力を増幅して前記スイッチング素子に出力するバッファ回路と、を含むことを特徴とする請求項12に記載の半導体装置。前記第1乗算回路は、前記二次電流時間検出信号の論理レベルに応じて前記第1基準電圧のチョッピング処理を行うことによりチョッピング電圧を生成するチョッピング回路と、前記チョッピング電圧を平滑して前記乗算電圧を生成する平滑回路と、を含むことを特徴とする請求項13に記載の半導体装置。前記チョッピング回路は、前記チョッピング電圧の印加端と接地端との間に接続され、前記二次電流時間検出信号に応じてオン/オフ制御されるスイッチと;前記第1基準電圧の印加端と前記チョッピング電圧の印加端の間に接続された抵抗と;を含むことを特徴とする請求項14に記載の半導体装置。前記第2乗算回路は、所定の発振周波数で三角波電圧を生成する三角波発生回路と、前記誤差電圧と前記三角波電圧とを比較して比較信号を生成するコンパレータと、前記比較信号の論理レベルに応じて前記分圧電圧のチョッピング処理を行うことによりチョッピング電圧を生成するチョッピング回路と、前記チョッピング電圧を平滑して前記第1基準電圧を生成する平滑回路と、を含むことを特徴とする請求項13に記載の半導体装置。前記チョッピング回路は、前記分圧電圧の印加端と接地端との間に直列接続された第1スイッチと第2スイッチを含み、前記第1スイッチと前記第2スイッチを前記比較信号に応じて排他的にオン/オフすることにより、前記第1スイッチと前記第2スイッチとの接続ノードから前記チョッピング電圧を出力することを特徴とする請求項16に記載の半導体装置。前記チョッピング回路は、前記分圧電圧の印加端と接地端との間に接続された第1スイッチを含み、前記第1スイッチを前記比較信号に応じてオン/オフすることにより、前記分圧電圧の印加端から前記チョッピング電圧を出力することを特徴とする請求項16に記載の半導体装置。前記発振回路は、定電流で充電されるコンデンサの充放電動作を利用して前記セット信号を生成する充放電回路と、所定の発振周波数で三角波電圧を生成する三角波発生回路と、前記三角波電圧を前記コンデンサの充電電圧に足し合わせる電圧加算用抵抗と、を含むことを特徴とする請求項13に記載の半導体装置。LEDと、交流入力電圧を全波整流して一次電圧を生成する全波整流回路と、互いに絶縁された第1巻線と第2巻線との電磁誘導を利用して前記一次電圧を二次電圧に変圧するトランスと、前記二次電圧から直流出力電圧を生成して前記LEDに供給する整流平滑回路と、前記一次電圧を分圧して分圧電圧を生成する分圧回路と、請求項11~請求項19のいずれか一項に記載の半導体装置と、を有することを特徴とするLED照明装置。ところで、図13で示すように、スイッチング素子X1のオン期間をT4とすると、スイッチング駆動の一周期内において、スイッチング電源装置Xに流れ込む平均入力電流Iinは、次の2式で表される。Iin=1/2×Ipk1×T4/T3=1/2×Ipk1×T1/T3×N1/N2×Vout/Vin...2ここで、スイッチング電源装置Xの入力電圧Vinを変動させた場合について考える。背景技術の項で説明したように、従来のスイッチング電源装置Xは、ドレイン電流制限回路X3を用いてスイッチング素子X1のピーク電流Ipk1を一定とすることにより、先出の1式において、T1/T3を一定とし、平均出力電流Ioutを一定に制御する。また、N1/N2も一定である。さらに、負荷X130に流れる平均出力電流Ioutが一定であることから、出力電圧Voutも一定である。従って、スイッチング電源装置Xの入力電圧Vinが変動すると、スイッチング電源装置Xの平均入力電流Iinは、入力電圧Vinに反比例して変動することが分かる。しかしながら、交流電源を入力とする電源回路の場合には、その力率が問題になる。高い力率を得るためには、交流電源側から見て電源回路が純抵抗に見えることが望ましい。すなわち、電源回路の入力電流は、入力電圧に比例することが必要となる。上記を鑑みると、従来のスイッチング電源装置Xでは、交流電源を入力とする場合の力率が悪く、発電所から末端の製品負荷に至る電源系統での電力損失が増えると共に、他の機器に雑音妨害を与えてしまう、という課題があった。本発明は、上記の課題に鑑み、負荷に流れる電流を一定にしつつ、従来よりも更に高い力率を得ることが可能なスイッチング電源回路、及び、これに用いる半導体装置、並びにこれらを用いたLED照明装置を提供することを目的とする。上記の目的を達成するために、本発明に係るスイッチング電源回路は、交流入力電圧を全波整流して一次電圧を生成する全波整流回路と、互いに絶縁された第1巻線と第2巻線との電磁誘導を利用して前記一次電圧を二次電圧に変圧するトランスと、前記二次電圧から直流出力電圧を生成して負荷に供給する整流平滑回路と、前記第1巻線に流れる一次電流に応じた一次電流検出電圧と第1基準電圧との比較結果に基づいて前記一次電流のオン/オフ制御を行う一次電流制御回路と、前記第2巻線に流れる二次電流のオンデューティ比を監視して前記第1基準電圧を補正する基準電圧補正回路と、を有する構成第1の構成とされている。なお、上記第1の構成から成るスイッチング電源回路において、前記トランスは、前記第1巻線と前記第2巻線のほかに第3巻線を含み、前記基準電圧補正回路は、前記第3巻線に現れる巻線電圧を監視して前記二次電流のオンデューティ比に応じた二次電流時間検出信号を出力する二次電流時間検出回路と、前記二次電流時間検出信号と前記第1基準電圧とを乗算して乗算電圧を生成する第1乗算回路と、前記乗算電圧と第2基準電圧との差に応じた誤差電圧を生成するエラーアンプと、前記一次電圧を分圧して分圧電圧を生成する分圧回路と、前記分圧電圧と前記誤差電圧とを乗算して前記第1基準電圧を生成する第2乗算回路と、を含む構成第2の構成にするとよい。また、上記第2の構成から成るスイッチング電源回路において、前記一次電流制御回路は、前記第1巻線に接続されたスイッチング素子と、前記一次電流に応じた一次電流検出電圧を生成する一次電流検出回路と、所定のスイッチング周波数でパルス駆動されるセット信号を生成する発振回路と、前記一次電流検出電圧と前記第1基準電圧とを比較してリセット信号を生成する電圧比較回路と、前記セット信号と前記リセット信号に基づいてスイッチング制御信号を生成するRSフリップフロップと、前記スイッチング制御信号の電流能力を増幅して前記スイッチング素子に出力するバッファ回路と、を含む構成第3の構成にするとよい。また、上記第3の構成から成るスイッチング電源回路において、前記第1乗算回路は、前記二次電流時間検出信号の論理レベルに応じて前記第1基準電圧のチョッピング処理を行うことによりチョッピング電圧を生成するチョッピング回路と、前記チョッピング電圧を平滑して前記乗算電圧を生成する平滑回路とを含む構成第4の構成にするとよい。また、上記第4の構成から成るスイッチング電源回路において、前記チョッピング回路は、前記チョッピング電圧の印加端と接地端との間に接続され、前記二次電流時間検出信号に応じてオン/オフ制御されるスイッチと;前記第1基準電圧の印加端と前記チョッピング電圧の印加端の間に接続された抵抗と;を含む構成第5の構成にするとよい。また、上記第3の構成から成るスイッチング電源回路において、前記第2乗算回路は、所定の発振周波数で三角波電圧を生成する三角波発生回路と、前記誤差電圧と前記三角波電圧とを比較して比較信号を生成するコンパレータと、前記比較信号の論理レベルに応じて前記分圧電圧のチョッピング処理を行うことにより前記分圧電圧を矩形波状にチョッピングしたチョッピング電圧を生成するチョッピング回路と、前記チョッピング電圧を平滑して前記第1基準電圧を生成する平滑回路とを含む構成第6の構成にするとよい。また、上記第6の構成から成るスイッチング電源回路において、前記チョッピング回路は、前記分圧電圧の印加端と接地端との間に直列接続されて前記比較信号の論理レベルに応じて排他的にオン/オフされる第1スイッチと第2スイッチを含み、前記第1スイッチと前記第2スイッチとの接続ノードから前記チョッピング電圧を出力する構成第7の構成にするとよい。また、上記第6の構成から成るスイッチング電源回路において、前記分圧回路は、抵抗ラダーを用いて形成されており、前記チョッピング回路は、前記分圧電圧の印加端と接地端との間に接続された第1スイッチを含み、前記第1スイッチを前記比較信号に応じてオン/オフすることにより、前記分圧電圧の印加端から前記チョッピング電圧を出力する構成第8の構成にするとよい。また、上記第3の構成から成るスイッチング電源回路において、前記発振回路は、定電流で充電されるコンデンサの充放電動作を利用して前記セット信号を生成する充放電回路と、所定の発振周波数で三角波電圧を生成する三角波発生回路と、前記コンデンサの充電電圧に足し合わせる前記三角波電圧を生じさせる電圧加算用抵抗と、を含む構成第9の構成にするとよい。また、本発明に係るLED照明装置は、LEDと、交流電源から供給される交流入力電圧から直流出力電圧を生成して前記LEDに供給する上記第1~第9いずれかの構成から成るスイッチング電源回路と、を有する構成第10の構成とされている。また、本発明に係る半導体装置は、互いに絶縁された第1巻線と第2巻線との電磁誘導を利用して一次電圧を二次電圧に変圧するトランスに対して、前記トランスの第1巻線に流れる一次電流に応じた一次電流検出電圧と第1基準電圧との比較結果に基づいて前記一次電流のオン/オフ制御を行う一次電流制御回路と、前記第2巻線に流れる二次電流のオンデューティ比を監視して前記第1基準電圧を補正する基準電圧補正回路と、を集積化した構成第11の構成とされている。なお、上記第11の構成から成る半導体装置において、前記基準電圧補正回路は、前記トランスの第3巻線に現れる巻線電圧を監視して前記二次電流のオンデューティ比に応じた二次電流時間検出信号を出力する二次電流時間検出回路と、前記二次電流時間検出信号と前記第1基準電圧とを乗算して乗算電圧を生成する第1乗算回路と、前記乗算電圧と第2基準電圧との差に応じた誤差電圧を生成するエラーアンプと、前記一次電圧を分圧して得られる分圧電圧と前記誤差電圧とを乗算して前記第1基準電圧を生成する第2乗算回路と、を含む構成第12の構成にするとよい。また、上記第12の構成から成る半導体装置において、前記一次電流制御回路は、前記第1巻線に接続されたスイッチング素子と、前記一次電流に応じた一次電流検出電圧を生成する一次電流検出回路と、所定のスイッチング周波数でパルス駆動されるセット信号を生成する発振回路と、前記一次電流検出電圧と前記第1基準電圧とを比較してリセット信号を生成する電圧比較回路と、前記セット信号と前記リセット信号に基づいてスイッチング制御信号を生成するRSフリップフロップと、前記スイッチング制御信号の電流能力を増幅して前記スイッチング素子に出力するバッファ回路と、を含む構成第13の構成にするとよい。また、上記第13の構成から成る半導体装置において、前記第1乗算回路は、前記二次電流時間検出信号の論理レベルに応じて前記第1基準電圧のチョッピング処理を行うことによりチョッピング電圧を生成するチョッピング回路と、前記チョッピング電圧を平滑して前記乗算電圧を生成する平滑回路と、を含む構成第14の構成にするとよい。また、上記第14の構成から成る半導体装置において、前記チョッピング回路は、前記チョッピング電圧の印加端と接地端との間に接続され、前記二次電流時間検出信号に応じてオン/オフ制御されるスイッチと;前記第1基準電圧の印加端と前記チョッピング電圧の印加端の間に接続された抵抗と;を含む構成第15の構成にするとよい。また、上記第13の構成から成る半導体装置において、前記第2乗算回路は、所定の発振周波数で三角波電圧を生成する三角波発生回路と、前記誤差電圧と前記三角波電圧とを比較して比較信号を生成するコンパレータと、前記比較信号の論理レベルに応じて前記分圧電圧のチョッピング処理を行うことによりチョッピング電圧を生成するチョッピング回路と、前記チョッピング電圧を平滑して前記第1基準電圧を生成する平滑回路と、を含む構成第16の構成にするとよい。また、上記第16の構成から成る半導体装置において、前記チョッピング回路は、前記分圧電圧の印加端と接地端との間に直列接続された第1スイッチと第2スイッチを含み、前記第1スイッチと前記第2スイッチを前記比較信号に応じて排他的にオン/オフすることにより、前記第1スイッチと前記第2スイッチとの接続ノードから前記チョッピング電圧を出力する構成第17の構成にするとよい。また、上記第16の構成から成る半導体装置において、前記チョッピング回路は、前記分圧電圧の印加端と接地端との間に接続された第1スイッチを含み、前記第1スイッチを前記比較信号に応じてオン/オフすることにより、前記分圧電圧の印加端から前記チョッピング電圧を出力する構成第18の構成にするとよい。また、上記第13の構成から成る半導体装置において、前記発振回路は、定電流で充電されるコンデンサの充放電動作を利用して前記セット信号を生成する充放電回路と、所定の発振周波数で三角波電圧を生成する三角波発生回路と、前記三角波電圧を前記コンデンサの充電電圧に足し合わせる電圧加算用抵抗を含む構成第19の構成にするとよい。また、本発明に係るLED照明装置は、LEDと、交流入力電圧を全波整流して一次電圧を生成する全波整流回路と、互いに絶縁された第1巻線と第2巻線との電磁誘導を利用して前記一次電圧を二次電圧に変圧するトランスと、前記二次電圧から直流出力電圧を生成して前記LEDに供給する整流平滑回路と、前記一次電圧を分圧して分圧電圧を生成する分圧回路と、上記第11~第19いずれかの構成から成る半導体装置とを有する構成第20の構成とされている。本発明によれば、負荷に流れる電流を一定にしつつ、従来よりも更に高い力率を得ることが可能なスイッチング電源回路、及び、これに用いる半導体装置、ならびに、これらを用いたLED照明装置を提供することが可能となる。すなわち、本発明に係るスイッチング電源回路であれば、その入力電圧が低下した際にも出力電流の低下を招くことなく定電流特性を得ることが可能となる。また、本発明に係るスイッチング電源回路であれば、一つのスイッチング素子で高い力率を得ることができるので、スイッチング電源回路の低コスト化に貢献することが可能となる。また、本発明に係るスイッチング電源回路であれば、高い力率を実現することができるので、電力伝送路での損失を低減すると共に、他の機器への妨害雑音を抑えることも可能となる。なお、高い力率を得るためには、一般に、力率改善のための昇圧コンバータ或いは受動部品による力率改善回路と、交流電圧から直流電圧を生成するための電圧変換回路という2つの電力変換システムが必要となるいわゆる2コンバータ方式。これに対して、本発明に係るスイッチング電源回路であれば、内部に力率改善機能を組み込んだ方式1コンバータ方式が採用されているので、システムの小型化及び低コスト化が可能となる。<LED[LightEmittingDiode]照明装置>図1は、LED照明装置の一構成例を示すブロック図である。本構成例のLED照明装置は、スイッチング電源回路1と、交流電源2と、LED負荷3と、を有する。スイッチング電源回路1は、交流電源2例えば交流100Vの商用交流電源から供給される交流入力電圧VinをAC/DC変換して直流出力電圧Voutを生成し、この直流出力電圧VoutをLED3に供給する。スイッチング電源回路1は、半導体装置100と、全波整流回路200と、分圧回路300と、トランス400と、整流平滑回路500と、を含むモジュールとして提供される。半導体装置100の中には、スイッチング素子101と、一次電流検出回路102と、バッファ回路103と、RSフリップフロップ104と、発振回路105と、電圧比較回路106と、二次電流時間検出回路107と、第1乗算回路108と、エラーアンプ109と、基準電圧源110と、第2乗算回路111と、が集積化されている。全波整流回路200は、交流入力電圧Vinを全波整流して一次電圧V1を生成する。一次電圧V1は脈流となっている。分圧回路300は、一次電圧V1を分圧して分圧電圧V1’を生成する。分圧回路300の分圧比は、半導体装置100特に、第2乗算回路111に入力可能な分圧電圧V1’の電圧値を考慮して適宜設定すればよい。分圧回路300は、抵抗ラダーを用いて構成することが一般的であるが、抵抗と他のインピーダンス素子コンデンサやコイルを組み合わせて構成してもよい。トランス400は、互いに絶縁された第1巻線一次巻線401と第2巻線二次巻線402との電磁誘導を利用して、一次電圧V1を二次電圧V2に変圧する変圧器である。なお、トランス400は、上記した第1巻線401と第2巻線402のほかに、第3巻線403を含む。整流平滑回路500は、第2巻線402の一端に現れる二次電圧V2を整流及び平滑して直流出力電圧Voutを生成する。<半導体装置>スイッチング素子101は、RSフリップフロップ104からバッファ回路103を介して入力されるスイッチング制御信号S9’に基づいて、トランス400の第1巻線401に流れる一次電流I1のオン/オフ制御を行う。具体的に述べると、スイッチング素子101は、スイッチング制御信号S9’がハイレベルとされているときにオンとなり、スイッチング制御信号S9’がローレベルとされているときにオフとなる。スイッチング素子101がオンすると、スイッチング素子101を介してトランス400の第1巻線401に一次電流I1が流れる。スイッチング素子101としては、電界効果トランジスタやバイポーラトランジスタなどを用いることができる。一次電流検出回路102は、一次電流I1を抵抗に流して一次電流検出電圧S6に変換し、この一次電流検出電圧S6を電圧比較回路106に出力する。バッファ回路103は、RSフリップフロップ104から入力されるスイッチング制御信号S9の電流能力を増幅して、スイッチング素子101を駆動するために必要な電圧値と電流値を持つスイッチング制御信号S9’の生成を行う。RS[ResetSet]フリップフロップ104は、セット端子Sに入力されるセット信号S7と、リセット端子Rに入力されるリセット信号S8に基づいて、出力端子Qから出力されるスイッチング制御信号S9の論理レベルを切り替える。具体的に述べると、RSフリップフロップ104は、セット信号S7の立上がりエッジL→Hでスイッチング制御信号S9をハイレベルにセットし、リセット信号S8の立上がりエッジL→Hでスイッチング制御信号S9をローレベルにリセットする。また、RSフリップフロップ104は、セット信号S7がローレベルとされている間、リセット信号S8の論理レベルに依ることなく、スイッチング制御信号S9をローレベルとする。従って、RSフリップフロップ104は、リセット信号S8の立上がりエッジだけでなく、セット信号S7の立下りエッジでも、スイッチング制御信号S9をローレベルにリセットする。発振回路105は、所定のスイッチング周波数でパルス駆動されるセット信号S7基準クロック信号を生成する。電圧比較回路106は、一次電流検出回路102から入力される一次電流検出電圧S6と第2乗算回路111から入力される第1基準電圧S2とを比較してリセット信号S8を生成する。リセット信号S8は、一次電流検出電圧S6が第1基準電圧S2を上回っていればハイレベルとなり、一次電流検出電圧S6が第1基準電圧S2を上回っていなければローレベルとなる。二次電流時間検出回路107は、第3巻線403の一端に現れる巻線電圧S1の波形から、トランス400の第2巻線402に二次電流I2が流れている時間を検出し、その検出結果に応じた二次電流時間検出信号S3を出力する。二次電流時間検出信号S3は、二次電流I2が流れているときにローレベルとなり、二次電流I2が流れていないときにハイレベルとなる。第1乗算回路108は、二次電流時間検出回路107から入力される二次電流時間検出信号S3と、第2乗算回路111から入力される第1基準電圧S2を掛け合わせて乗算電圧S4を生成し、この乗算電圧S4をエラーアンプ109に出力する。乗算電圧S4は、二次電流時間検出信号S3のローレベル期間がスイッチング周期中に占める比率すなわち二次電流I2のオンデューティ比と、一次電流I1の最大値Ipk1との積に比例した電圧値となる。エラーアンプ109は、第1乗算回路108から入力される乗算電圧S4と、基準電圧源110から入力される第2基準電圧Vrefとの差分を増幅することにより誤差電圧S5を生成する。基準電圧源110は、電源電圧や周囲温度の変動に依らない第2基準電圧Vrefを生成する。第2乗算回路111は、分圧回路300から入力される分圧電圧V1’と、エラーアンプ109から入力される誤差電圧S5との積に比例した第1基準電圧S2を生成する。上記に挙げた構成要素のうち、スイッチング素子101、一次電流検出回路102、バッファ回路103、RSフリップフロップ104、発振回路105、及び、電圧比較回路106は、第1巻線401に流れる一次電流I1に応じた一次電流検出電圧S6と第1基準電圧S2との比較結果に基づいて一次電流I1のオン/オフ制御を行う一次電流制御回路を形成している。また、二次電流時間検出回路107、第1乗算回路108、エラーアンプ109、基準電圧源110、第2乗算回路111、及び、分圧回路300は、第2巻線402に流れる二次電流I2のオンデューティ比を監視して第1基準電圧S2を補正する基準電圧補正回路を形成している。<動作>今、セット信号基準クロック信号S7の周期をTc、二次電流時間検出信号S3のローレベル期間二次電流I2が流れている期間をTres、一次電流I1の最大値をIpk1、二次電流I2の最大値をIpk2、第1巻線401の巻線数をN1、第2巻線402の巻線数をN2とすると、LED3に流れる平均出力電流Ioutは、次の3式で表される。Iout=1/2×N1/N2×Tres/Tc×Ipk1...3なお、上記3式中のN1/N2は固定値である。従って、平均出力電流Ioutを一定にするためには、Tres/Tc×Ipk1を一定にすればよい。そこで、スイッチング電源回路1は、出力定電流特性を得るために、次のように動作する。第1乗算回路108は、二次電流時間検出信号S3のデューティ比すなわち、二次電流I2のオンデューティ比と、電圧比較回路106の基準電圧として用いられる第1基準電圧S2すなわち一次電流I1の最大値Ipk1との積に比例した乗算電圧S4を出力する。第1乗算回路108は、その内部動作として、二次電流時間検出信号S3の論理レベルに応じて第1基準電圧S2のチョッピング処理を行う。より具体的に述べると、第1乗算回路108は、二次電流時間検出信号S3がローレベルであるとき二次電流I2が流れているときには、チョッピング電圧Sxとして第1基準電圧S2を出力し、二次電流時間検出信号S3がハイレベルであるとき二次電流I2が流れていないときには、チョッピング電圧Sxとして0Vを出力する。従って、このチョッピング電圧Sxを十分に平滑することにより、二次電流I2のオンデューティ比と一次電流I1の最大値Ipk1との積に比例した乗算電圧S4を生成することができる。エラーアンプ109は、乗算電圧S4と第2基準電圧Vrefとの差分を増幅して誤差電圧S5を生成する。乗算電圧S4が第2基準電圧Vrefよりも低い場合、つまり、平均出力電流Ioutが目標値よりも小さい場合には、誤差電圧S5が高くなる。第2乗算回路111に入力される誤差電圧S5が高くなると、第1基準電圧S2も高くなるので、一次電流I1の最大値Ipk1が大きくなる。一方、乗算電圧S4が第2基準電圧Vrefよりも高い場合、すなわち、平均出力電流Ioutが目標値よりも大きい場合には、誤差電圧S5が低くなる。第2乗算回路111に入力される誤差電圧S5が低くなると、第1基準電圧S2も低くなるので、一次電流I1の最大値Ipk1が小さくなる。上記の動作により、二次電流I2のオンデューティ比と一次電流I1の最大値Ipk1との積に比例した乗算電圧S4、すなわち、平均出力電流Ioutに比例した乗算電圧S4が第2基準電圧Vrefに収束するように帰還が掛かるので、平均出力電流Ioutを一定に維持することが可能となる。図2は、スイッチング電源回路1各部の電圧波形と電流波形を示すタイムチャートであり、上から順番に、巻線電圧S1、一次電流I1、二次電流I2、第1基準電圧S2、二次電流時間検出信号S3、及び、乗算電圧S4が描写されている。図2で示したように、一次電流I1の波形は、スイッチング素子101がオンされている期間中、時間の経過と共にほぼ直線的に増加する。一次電流検出回路102は、一次電流I1を抵抗に流して一次電流検出電圧S6に変換し、この一次電流検出電圧S6を電圧比較回路106に出力する。なお、一次電流検出電圧S6の波形は、一次電流I1の波形と相似である図略。今、一次電流検出回路102の抵抗値をRとすると、一次電流I1が最大値Ipk1に到達した時点における一次電流検出電圧S6の電圧値Vpk1は、次の4式で表わされる。Vpk1=Ipk1×R...4電圧比較回路106は、一次電流検出電圧S6と第1基準電圧S2とを比較して、リセット信号S8を生成する。リセット信号S8は、一次電流検出電圧S6が第1基準電圧S2を上回っていればハイレベルとなり、一次電流検出電圧S6が第1基準電圧S2を上回っていなければローレベルとなる。スイッチング素子101がオンされた後、一次電流検出電圧S6が第1基準電圧S2を上回ると、リセット信号S8がローレベルからハイレベルに立ち上げられる。RSフリップフロップ104は、このリセット信号S8の立上がりエッジで、スイッチング制御信号S9をローレベルにリセットする。バッファ回路103は、このスイッチング制御信号S9を増幅してスイッチング素子101に伝達する。その結果、スイッチング素子101はオフされるので、一次電流I1及び一次電流検出電圧S6はいずれもゼロ値となり、リセット信号S8はハイレベルからローレベルに立ち下げられる。その後、発振回路105で生成されるセット信号S7がローレベルからハイレベルに立ち上げられると、RSフリップフロップ104は、スイッチング制御信号S9をハイレベルにセットする。バッファ回路103は、このスイッチング制御信号S9を増幅してスイッチング素子101に伝達する。その結果、スイッチング素子101はオンされるので、一次電流I1が流れ始める。以後も上記と同様の動作が繰り返される。上記のスイッチング動作に合わせて、第3巻線403の一端には巻線電圧S1が発生する。巻線電圧S1は、二次電流I2が流れ始めると急激に上昇し、その後、二次電流I2の減少に伴って徐々に低下する。そして、二次電流I2が流れなくなった時点で、巻線電圧S1は急激に低下し、上昇と低下を繰り返す不安定状態となる。二次電流時間検出回路107は、巻線電圧S1と所定の閾値電圧とを比較して二次電流時間検出信号S3を生成する。二次電流時間検出信号S3は、巻線電圧S1が所定の閾値電圧よりも低いときに二次電流時間検出信号S3をハイレベルとし、巻線電圧S1が所定の閾値電圧よりも高いときに二次電流時間検出信号S3をローレベルとする。従って、二次電流時間検出信号S3は、二次電流I2が流れている期間Tresにおいて、ローレベルとなる。第1乗算回路108は、二次電流時間検出信号S3のデューティ比すなわち二次電流I2のオンデューティ比と、電圧比較回路106の基準電圧として用いられる第1基準電圧S2すなわち、一次電流I1の最大値Ipk1との積に比例した乗算電圧S4を出力する。第1基準電圧S2の電圧値をVm2とした場合、乗算電圧S4の電圧値Vpは、次の5式で表される。なお、第1乗算回路108の内部回路については後述する。Vp=Tres/Tc×Vm2...5エラーアンプ109は、乗算電圧S4と第2基準電圧Vrefとの差分を増幅して誤差電圧S5を生成する。乗算電圧S4が第2基準電圧Vrefよりも低ければ、誤差電圧S5が高くなり、乗算電圧S4が第2基準電圧Vrefよりも高ければ、誤差電圧S5が低くなる。乗算電圧S4と第2基準電圧Vrefが等しい場合には、エラーアンプ109から出力電流が流れずに、誤差電圧S5が保持される。また、エラーアンプ109の出力部には、平滑回路が組み込まれている。この平滑回路の時定数は、交流電源2の周期に比べて充分に長く設定されている。交流電源2が商用電源である場合、その周波数は50~60Hzであるので、その周期は16~20msである。このような場合、エラーアンプ109の出力部に組み込まれた平滑回路の時定数は、100ms程度に設定することが望ましい。このような時定数の設定により、乗算電圧S4は、交流電源2の周期よりも長い時間を掛けて平滑化されるので、誤差電圧S5は、交流電源2の一周期内においてほぼ一定の電圧値になる。すなわち、エラーアンプ109からは、交流電源2の一周期内で平均した二次電流I2の平均値が誤差電圧S5として出力される。エラーアンプ109の内部回路については後述する。第2乗算回路111は、分圧回路300から入力される分圧電圧V1’と、エラーアンプ109から入力される誤差電圧S5との積に比例した第1基準電圧S2を生成する。先に説明したように、誤差電圧S5の出力部には、交流電源2の周期に比べて充分に長い時定数の平滑回路が組み込まれているので、第2乗算回路111で生成される第1基準電圧S2についても、交流電源2の一周期内においてほぼ一定の電圧値となる。従って、第1基準電圧S2としては、分圧電圧V1’延いては交流入力電圧Vinに比例した電圧が出力されるので、スイッチング電源回路1の平均出力電流Ioutが一定となるように帰還制御が掛かるようになる。ところで、第1基準電圧S2は、電圧比較回路106の基準電圧として用いられると共に、第1乗算回路108への入力としても用いられている。交流電源2の一周期内における平均出力電流Ioutが所定の目標値よりも大きい場合には、交流電源2の一周期内における乗算電圧S4電圧値Vpの平均値が第2基準電圧Vrefよりも高くなる。従って、誤差電圧S5の電圧値Veoが低下し、一次電流I1の最大値Ipk1が小さくなる方向に制御されるので、平均出力電流Ioutが減少する。一方、交流電源2の一周期内における平均出力電流Ioutが所定の目標値よりも小さい場合には、交流電源2の一周期内における乗算電圧S4電圧値Vpの平均値が第2基準電圧Vrefよりも低くなる。従って、誤差電圧S5の電圧値Veoが上昇し、一次電流I1の最大値Ipk1が大きくなる方向に制御されるので、平均出力電流Ioutが増加する。このような帰還制御によって、乗算電圧S4の電圧値Vpが第2基準電圧Vrefに収束していき、延いては、平均出力電流Ioutが所定の目標値に収束していく。上記のように、乗算電圧S4の電圧値Vpが第2基準電圧Vrefに収束していくことから、第1基準電圧S2の電圧値をVm2とすると、次の6式が成立する。Vref=Tres/Tc×Vm2...6また、一次電流検出回路102の抵抗値をRとすると、一次電流I1の最大値Ipk1と第1基準電圧S2の電圧値Vm2との間には、次の7式が成立する。Ipk1×R=Vm2...7さらに、上記の6式と7式より、次の8式が導出される。Vref=Tres/Tc×Ipk1×R...8従って、平均出力電流Ioutは、先出の3式と8式より、次の9式で表される。Iout=1/2×N1/N2×Tres/Tc×Ipk1=1/2×N1/N2×Vref/R...9上記9式の右辺は一定値となっている。このように、スイッチング電源回路1であれば、トランス400に含まれる第3巻線403の一端に現れる巻線電圧S1の波形を監視して二次電流I2のオンデューティ比を検出し、その検出結果に基づいて、負荷変動に依ることなく平均出力電流Ioutが一定となる特性いわゆる定電流垂下特性を得ることが可能となる。以上の説明は、交流電源2の一周期内で出力電流Ioutを平均化した場合の説明である。以下では、スイッチング駆動の一周期内にスイッチング電源回路1に流れ込む平均入力電流Iinについて考察する。スイッチング素子101の駆動周期をTcとし、スイッチング素子101のオン期間をTonとすると、スイッチング駆動の一周期内において、スイッチング電源装置1に流れ込む平均入力電流Iinは、次の10式で表される。Iin=1/2×Ipk1×Ton/Tc...10第2乗算回路111は、分圧回路300から入力される分圧電圧V1’と、エラーアンプ109から入力される誤差電圧S5との積に比例した第1基準電圧S2を生成する。先に説明したように、誤差電圧S5の出力部には、交流電源2の周期に比べて充分に長い時定数の平滑回路が組み込まれているので、第2乗算回路111で生成される第1基準電圧S2についても、交流電源2の一周期内においてほぼ一定の電圧値となる。従って、第1基準電圧S2としては、分圧電圧V1’延いては交流入力電圧Vinに比例した電圧が出力されるので、スイッチング電源回路1の平均出力電流Ioutが一定となるように帰還制御が掛かるようになる。一次電流I1の最大値Ipk1は、第1基準電圧S2と等しくなるように制御される。従って、一次電流I1の最大値Ipk1は、交流入力電圧Vinに比例している。その比例定数をαとすると、一次電流I1の最大値Ipk1は、次の11式で表される。Ipk1=α×Vin...11また、トランス400の一次側インダクタンスをL1とすると、一次電流I1の最大値Ipk1は、次の12式で表される。Ipk1=Vin×Ton/L1...12従って、上記の11式と12式より、次の13式が導出される。Ton=α×L1...13さらに、上記の10式、11式、及び、13式より、次の14式が導出される。Iin=1/2×α×Vin×{α×L1/Tc}=β×Vin...14ただし、β=1/2×L1/Tc×α×α上記の14式から、スイッチング駆動の一周期内において、スイッチング電源装置1に流れ込む平均入力電流Iinは、交流入力電圧Vinに比例することが分かる。従って、交流電源2側から見ると、スイッチング電源回路1は純抵抗に見えるので、高い力率を得ることが可能となる。また、交流電源2から電力供給を受けてLED3の定電流駆動を行うLED照明装置の電源として、本構成例のスイッチング電源回路1を用いれば、交流入力電圧Vinの変動やLED3のVf順方向降下電圧変動が生じた場合であっても、LED3を定電流駆動することができるので、LED照明装置の輝度ばらつきを抑えることが可能となる。また、本構成例のスイッチング電源回路1であれば、従来よりも更に高い力率を得ることができるので、発電所から末端の製品に至る電源系統での電力損失を抑えることが可能となり、且つ、他の機器への雑音妨害を抑えることも可能となる。<二次電流時間検出回路>図3は、二次電流時間検出回路107の一構成例を示す回路図である。本構成例の二次電流時間検出回路107は、抵抗A1及びA2と、コンパレータA3と、直流電圧源A4と、を含む。抵抗A1の第1端は、巻線電圧S1の印加端に接続されている。抵抗A1の第2端と抵抗A2の第1端は、互いに接続されている。抵抗A2の第2端は、接地端に接続されている。コンパレータA3の反転入力端-は、抵抗A1と抵抗A2との接続ノード巻線電圧S1に応じた分圧電圧Vxの印加端に接続されている。コンパレータA3の非反転入力端は、直流電圧源A4の正極端閾値電圧Vyの印加端に接続されている。直流電圧源A4の負極端は、接地端に接続されている。コンパレータA3の出力端は、二次電流時間検出信号S3の印加端に接続されている。コンパレータA3は、分圧電圧Vxと閾値電圧Vyを比較して二次電流時間検出信号S3を生成する。二次電流時間検出信号S3は、分圧電圧Vxが閾値電圧Vyよりも高いとき巻線電圧S1が所定値よりも高いときにローレベルとなり、分圧電圧Vxが閾値電圧Vyよりも低いとき巻線電圧S1が所定値よりも低いときにハイレベルとなる図2を参照。このように、二次電流時間検出回路107は、トランス400の第2巻線402に二次電流I2が流れている間、トランス400の第3巻線403に巻線電圧S1が発生していることを利用して、二次電流I2が流れている時間の検出を行う。<第1乗算回路>図4は、第1乗算回路108の一構成例を示すブロック図である。本構成例の第1乗算回路108は、バッファ回路B1と、チョッピング回路B2と、平滑回路B3とを含む。バッファ回路B1は、第1基準電圧S2電圧値Vm2の電流能力を増幅した第1基準電圧S2’を生成し、この第1基準電圧S2’をチョッピング回路B2に出力する。チョッピング回路B2は、図5で示すように、Nチャネル型MOS電界効果トランジスタB21と抵抗B22を含む。トランジスタB21のドレインは、チョッピング電圧Sxの印加端に接続される一方、抵抗B22を介して第1基準電圧S2’の印加端にも接続されている。トランジスタB21のソース及びバックゲートは、接地端に接続されている。トランジスタB21のゲートは、二次電流時間検出信号S3の印加端に接続されている。抵抗B22の抵抗値は、平滑回路B3の入力インピーダンスに比べて1/10以下に設定するとよい。二次電流時間検出信号S3がハイレベルである場合には、トランジスタB21がオンして、チョッピング電圧Sxがローレベル0Vとなる。一方、二次電流時間検出信号S3がローレベルである場合には、トランジスタB21がオフして、チョッピング電圧SxがハイレベルVm2となる。従って、チョッピング電圧Sxは、図6で示すように、二次電流時間検出信号S3に応じた矩形波となる。平滑回路B3は、矩形波状のチョッピング電圧Sxを平滑平均化して乗算電圧S4を生成する。平滑回路B3としては、抵抗とコンデンサ等によって構成されたローパスフィルタを用いることができる。図6で示したように、二次電流時間検出信号S3のローレベル期間中は乗算電圧S4が緩やかに上昇し、二次電流時間検出信号S3のハイレベル期間中は乗算電圧S4が緩やかに下降する。平滑回路B3の時定数が大きいほど、乗算電圧S4の変化は緩慢となり、より直流に近い電圧波形となる。平滑回路B3の時定数は、スイッチング駆動の周期発振回路105で生成されるセット信号S7の周期に対して10倍以上の値を持つことが好ましい。上記したように、第1乗算回路108は、二次電流時間検出信号S3の論理レベルに応じて第1基準電圧S2のチョッピング処理を行うことにより、矩形波状のチョッピング電圧Sxを生成し、さらにこのチョッピング電圧Sxを平滑して乗算電圧S4を生成する。このような内部動作により、第1乗算回路108は、二次電流時間検出信号S3のデューティ比すなわち、二次電流I2のオンデューティ比と、電圧比較回路106の基準電圧として用いられる第1基準電圧S2すなわち一次電流I1の最大値Ipk1との積に比例した乗算電圧S4を出力する。なお、乗算電圧S4の電圧値Vpは、先出の5式Vp=Tres/Tc×Vm2で算出される。<エラーアンプ>図7は、エラーアンプ109の一構成例を示すブロック図である。本構成例のエラーアンプ109は、電圧比較回路C1と平滑回路C2を含む。電圧比較回路C1は、乗算電圧S4と第2基準電圧Vrefを比べて比較電圧Syを生成する。比較電圧Syは、乗算電圧S4が第2基準電圧Vrefよりも高いときにローレベルとなり、乗算電圧S4が第2基準電圧Vrefよりも低いときにハイレベルとなる。平滑回路C2は、比較電圧Syを平滑平均化して誤差電圧S5を生成する。平滑回路C2としては、抵抗とコンデンサ等によって構成されたローパスフィルタを用いることができる。平滑回路C2の時定数は、スイッチング駆動の周期発振回路105で生成されるセット信号S7の周期に対して10倍以上の値を持つことが好ましい。このような時定数の設定を行うことにより、誤差電圧S5のリップル成分を実用上問題のないレベルまで下げることができる。<第2乗算回路>図8は、第2乗算回路111の第1構成例を示す回路図である。第1構成例の第2乗算回路111は、Pチャネル型MOS電界効果トランジスタD1と、Nチャネル型MOS電界効果トランジスタD2と、コンパレータD3と、三角波発生回路D4と、抵抗D5と、コンデンサD6と、を含む。トランジスタD1のソース及びバックゲートは、いずれも分圧電圧V1’の印加端に接続されている。トランジスタD2のソース及びバックゲートは、いずれも接地端に接続されている。トランジスタD1及びD2のドレインは、いずれも抵抗D5の第1端に接続されている。トランジスタD1及びD2のゲートは、いずれもコンパレータD3の出力端に接続されている。コンパレータD3の反転入力端-は、誤差電圧S5の印加端に接続されている。コンパレータD3の非反転入力端は、三角波発生回路D4に接続されている。抵抗D5の第2端は、第1基準電圧S2の印加端に接続される一方、コンデンサD6を介して接地端にも接続されている。三角波発生回路D4の発振周波数は、スイッチング周波数発振回路105で生成されるセット信号S7の周波数に対して10倍以上の値に設定することが望ましい。三角波電圧Saの波高値は、誤差電圧S5の最大値よりも低く設定されている。三角波電圧Saの最低電圧は、0Vに設定されている。コンパレータD3は、誤差電圧S5と三角波電圧Satを比較して比較信号Sbを生成する。比較信号Sbは、誤差電圧S5が三角波電圧Saよりも高いときにローレベルとなり、誤差電圧S5が三角波電圧Saよりも低いときにハイレベルとなる。従って、誤差電圧S5が高いほど、比較信号Sbのデューティ比一周期中に占めるハイレベル期間の比率は小さくなり、逆に、誤差電圧S5が低いほど、比較信号Sbのデューティ比は大きくなる。すなわち、比較信号Sbのデューティ比は、誤差電圧S5の電圧値に反比例するようにPWM[PulseWidthModulation]変調される。トランジスタD1及びD2は、分圧電圧V1’の印加端と接地端との間に直列接続されて、比較信号Sbの論理レベルに応じて排他的にオン/オフする第1スイッチ及び第2スイッチに相当し、分圧電圧V1’と接地電圧との間でパルス駆動されるチョッピング電圧Sc比較信号Sbの論理反転信号を生成するチョッピング回路として機能する。比較信号Sbがハイレベルである場合には、トランジスタD1がオフとなり、トランジスタD2がオンとなる。従って、チョッピング電圧Scは、ローレベル0Vとなる。一方、比較信号Sbがローレベルである場合には、トランジスタD1がオンとなり、トランジスタD2がオフとなる。従って、チョッピング電圧Scは、ハイレベルV1’となる。このような動作により、分圧電圧V1’が比較信号Sbの論理レベルに応じてチョッピングされ、トランジスタD1及びD2の接続ノードから矩形波状のチョッピング電圧Scが生成される。従って、チョッピング電圧Scは、分圧電圧V1’と誤差電圧S5との積に応じた電圧値分圧電圧V1’が誤差電圧S5に比例してさらに減圧された値となる。抵抗D5とコンデンサD6は、ローパスフィルタを形成しており、矩形波状のチョッピング電圧Scを平滑平均化して第1基準電圧S2を生成する。ローパスフィルタの時定数は、三角波発生回路D4の発振周期に対して10倍以上の値を持つことが好ましい。図9は、第2乗算回路111の第2構成例を示す回路図である。第2構成例は、先述の第1構成例とほぼ同様の構成であり、第1構成例で挙げた構成要素のうち、トランジスタD1が取り除かれた構成とされている。すなわち、第2構成例では、分圧電圧V1’の印加端がトランジスタD1を介することなくトランジスタD2のドレインに直接的に接続されている。なお、第2構成例は、分圧回路300が抵抗ラダーを用いて形成されている場合に好適な構成である。トランジスタD2は、分圧電圧V1’の印加端と接地端との間を導通/遮断してチョッピング電圧Scを生成するチョッピング回路として機能する。比較信号Sbがハイレベルである場合には、トランジスタD2がオンとなる。従って、チョッピング電圧Scは、ローレベル0Vとなる。一方、比較信号Sbがローレベルである場合には、トランジスタD2がオフとなる。従って、チョッピング電圧Scは、ハイレベルV1’となる。このような動作により、分圧電圧V1’が比較信号Sbの論理レベルに応じてチョッピングされ、矩形波状のチョッピング電圧Scが生成される。従って、チョッピング電圧Scは、第1構成例と同様、分圧電圧V1’と誤差電圧S5との積に応じた電圧値となる。<発振回路>図10は、発振回路105の一構成例を示す回路図である。本構成例の発振回路105は、Nチャネル型MOS電界効果トランジスタE1と、ヒステリシスコンパレータシュミットトリガE2と、三角波発生回路E3と、定電流回路E4と、抵抗E5と、コンデンサE6と、を含む。トランジスタE1のドレインは、ヒステリシスコンパレータE2の入力端に接続されている。トランジスタE1のソースとバックゲートは、いずれも接地端に接続されている。トランジスタE1のゲートは、ヒステリシスコンパレータE2の出力端とセット信号S7の印加端に接続されている。コンデンサE6の第1端は、ヒステリシスコンパレータE2の入力端に接続されている。コンデンサE6の第2端は、接地端に接続されている。電源端とコンデンサE6の第1端との間には、定電流回路E4が接続されている。ヒステリシスコンパレータE2の入力端と接地端との間には、抵抗E5と三角波発生回路E3が直列に接続されている。定電流回路E4は、コンデンサE6の充電電流を生成する。ヒステリシスコンパレータE2は、コンデンサE6の第1端に現れる充電電圧Vzと内部閾値電圧Vhysとを比較してセット信号S7を生成する。セット信号S7は、充電電圧Vzが内部閾値電圧Vhysよりも高いときにハイレベルとなり、充電電圧Vzが内部閾値電圧Vhysよりも低いときにローレベルとなる。トランジスタE1は、コンデンサE6の両端間を導通/遮断する放電スイッチとして機能する。トランジスタE1は、セット信号S7がハイレベルであるときにオンとなってコンデンサE6の両端間を導通する一方、セット信号S7がローレベルであるときにオフとなってコンデンサE6の両端間を遮断する。発振回路105の基本的な発振動作について説明する。セット信号S7がローレベルである場合、トランジスタE1はオフとされており、コンデンサE6の両端間は遮断されている。従って、定電流回路E4によるコンデンサE6の充電が行われて、充電電圧Vzが徐々に上昇していく。その後、充電電圧VzがヒステリシスコンパレータE2の内部閾値電圧Vhysを上回った時点で、セット信号S7がローレベルからハイレベルに立ち上げられる。その結果、トランジスタE1がオンとされて、コンデンサE6の両端間が導通される。従って、コンデンサE6がトランジスタE1を介して放電され、充電電圧Vzが0Vにリセットされる。このような動作を繰り返すことにより、セット信号S7のパルス発振が継続される。すなわち、トランジスタE1、ヒステリシスコンパレータE2、定電流回路E4、及び、コンデンサE6は、定電流回路E4で生成される定電流で充電されるコンデンサE6の充放電動作を利用してセット信号S7を生成する充放電回路に相当する。また、発振回路105には、セット信号S7の発振周波数に対して、FM[FrequencyModulation]変調を掛けることにより、発振周波数のスペクトルを分散し、スイッチング電源回路1から放出されるスイッチングノイズのピーク電力を抑える機能いわゆる周波数ジッター機能が搭載されている。発振回路105では、三角波発生回路E3で生成される三角波電圧Vtが抵抗E5を介してコンデンサE6の第1端に印加されている。抵抗E5は、コンデンサE6の充電電圧Vzに足し合わせる三角波電圧Vtを生じさせる電圧加算用抵抗に相当する。従って、充電電圧Vzの充電速度電圧上昇速度は、三角波電圧Vtに応じて変化する。具体的には、三角波電圧Vtが高いほど充電電圧Vzの充電速度が上昇し、逆に、三角波電圧Vtが低いほど充電電圧Vzの充電速度が低下する。すなわち、三角波電圧Vtが高いほど充電電圧Vzが内部閾値電圧Vhysに達するまでの充電時間が短くなり、逆に三角波電圧Vtが低いほど充電電圧Vzが内部閾値電圧Vhysに達するまでの充電時間が長くなる。三角波電圧Vtの電圧値は、所定の発振周期で変動する。従って、セット信号S7の発振周波数は三角波電圧Vtに応じてFM変調されることになる。なお、三角波発振回路E3の発振周波数は1~10kHzに設定すればよく、また、抵抗E5の抵抗値は、周波数偏移が9kHz以上となるように調整すればよい。<その他の変形例>なお、上記の実施形態では、LED照明装置の電源として用いられるスイッチング電源回路に本発明を適用した構成を例に挙げて説明を行ったが、本発明の適用対象はこれに限定されるものではなく、その他の用途に供されるスイッチング電源回路にも広く適用することが可能である。また、本発明の構成は、上記実施形態のほか、発明の主旨を逸脱しない範囲で種々の変更を加えることが可能である。