"相変化メモリセルの状態を判定する方法であって、前記方法は、前記セルの閾値以下の電流-対-電圧特性に従って複数の測定を行うステップと、前記測定値を処理して、前記電流-対-電圧特性の勾配に依存するメトリックを得るステップと、前記メトリックに基づいて前記セルの前記状態を判定するステップと、を含む方法。s>2であるsのレベル相変化メモリセルの前記状態を判定する方法であって、前記方法は、前記メトリックを前記セルの前記sのレベルを示す複数の参照値と比較することによって、前記セルの前記状態を判定するステップを含む、請求項1に記載の方法。相異なるバイアス電圧でセル電流の複数の測定を行うステップを含み、前記メトリックは、前記相異なるバイアス電圧で前記測定されたセル電流の関数の差に依存する、請求項1または請求項2に記載の方法。相異なる印加セル電流に対し前記セルの両端の電圧の複数の測定を行うステップを含み、前記メトリックは、前記相異なる印加電流で前記測定されたセル電圧の関数の差に依存する、請求項1または請求項2に記載の方法。前記電流-対-電圧特性上の相異なる点においてセル抵抗の複数の測定を行うステップを含み、前記メトリックは、前記相異なる点で前記測定されたセル抵抗の関数の差に依存する、請求項1または請求項2に記載の方法。前記測定された値の前記関数はその値の対数を含む、請求項3~5のいずれか一つに記載の方法。前記メトリックは、前記セル中の実効アモルファス厚さuaに依存する、請求項1~6のいずれかに記載の方法。前記メトリックは、前記セル中の前記実効アモルファス厚さuaの推定量を含む、請求項7に記載の方法。2より多い前記測定を行うステップを含み、前記処理するステップは平均化処理を含む、請求項1~8のいずれかに記載の方法。相変化メモリセルの状態を判定するための装置であって、前記装置は、前記セルの閾値以下の電流-対-電圧特性に従って複数の測定を行うための測定回路4と、前記測定値を処理して、前記電流-対-電圧特性の勾配に依存するメトリックを得るためのコントローラ5であって、前記コントローラ5は、前記メトリックに基づいて前記セルの前記状態を判定するようになっている、前記コントローラ5と、を含む装置。s>2であるsのレベル相変化メモリセルの前記状態を判定するための装置であって、前記コントローラ5は、前記メトリックを前記セルの前記sのレベルを示す複数の参照値と比較することによって、前記セルの前記状態を判定するようになっている、請求項10に記載の装置。前記測定回路4は、相異なるバイアス電圧でセル電流の複数の測定を行うようになっており、前記メトリックは、前記相異なるバイアス電圧で前記測定されたセル電流の関数の差に依存する、請求項10または請求項11に記載の装置。前記測定回路4は、相異なる印加セル電流に対し前記セルの両端の電圧の複数の測定を行うようになっており、前記メトリックは、前記相異なる印加電流で前記測定されたセル電圧の関数の差に依存する、請求項10または請求項11に記載の装置。前記測定回路4は、前記電流-対-電圧特性上の相異なる点においてセル抵抗の複数の測定を行うようになっており、前記メトリックは、前記相異なる点で前記測定されたセル抵抗の関数の差に依存する、請求項10または請求項11に記載の装置。複数の相変化メモリセルを包含するメモリ2と、前記相変化メモリセルに対しデータの読み取りおよび書き込みをするための読み取り/書き込み装置3であって、前記読み取り/書き込み装置3は、請求項10~14に記載の、前記メモリセルの前記状態を判定するための装置を含む、前記読み取り/書き込み装置3と、を含む、相変化メモリデバイス1。この抵抗ドリフトの問題に取り組むため、いくつかの技法が提案されている。一つの技法は参照セルの使用を含み、これにより、メモリセルの集合体の特定の部分が、ドリフト軽減用途のため留保される。これら参照セルの各々は、特定のセル状態にプログラムされ、これらセルの抵抗は、他のセルすなわち、実際のユーザデータのストレージに使われるものに対する抵抗ドリフトの推量を得るため定期的間隔でモニタされる。次いで、ドリフトの影響のない抵抗レベルを得ることを目的として、ユーザセルの測定値から推量されたドリフトが除去される。かかる参照セルベースのドリフトの相殺の実効性は、同様のセルの状態は同様のドリフト特性を示すという前提に大きく依存している。しかしながら、工程変動これはセル寸法が小さいほど増大するに起因する有意なセル間のばらつき、および主として材料ばらつきによるセル内のパラメータの変動の不可避な存在によって、この前提の妥当性には疑問があり、不完全なドリフト相殺が生じることになる。ドリフトを処理するための別の提案にドリフト加速がある。メモリセルのプログラミングの過程またはその後でセルは、ある時間の間、特定の十分低い温度でアニールされ、これにより、アレニウスの関係によってドリフトの影響を加速する。セル抵抗は、アニーリングの後は大きくドリフトしないものとの想定がされる。このアプローチの効果は、実験によって十分に証明されていない。さらに、相変化の現象は温度的に活性化されるので、セルのアニーリングは、セル状態の望ましくない擾乱をもたらし得る。また、ドリフトに対処するための符号化技法も提案されている。この技法では、メモリセルは、個別にではなく、セルのブロック符号ワードとしてプログラムされ、読み取られる。これらの符号ワード中に付加された冗長性は、ドリフトに影響されない符号ワードを提供し、復号においてエラーのない情報の取り出しをもたらすことを目的としている。ドリフト符号化は潜在的に有力な技法であり得るが、その効果性は、通常、使用符号の冗長性に対応する。高い冗長性は、実際のユーザデータのストレージのため利用可能なメモリ容量を阻害する。通常、最小の冗長性だけが許容可能で、このことがドリフトに対処する符号の効果性を低下させ得る。本発明のある態様の一つの実施形態は、相変化メモリセルの状態を判定する方法を提供する。本方法は、セルの閾値以下の電流-対-電圧特性に従って複数の測定を行うステップと、その測定値を処理して、前記電流-対-電圧特性の勾配に依存するメトリックを得るステップと、前記メトリックに基づいてセルの状態を判定するステップと、を含む。本発明の諸実施形態において、セルの閾値以下の電流-対-電圧I/V特性の勾配、すなわち、切り替え閾値電圧より下のI/V特性カーブの勾配に依存するメトリックが用いられる。閾値以下のI/V特性の勾配は、抵抗の微分、すなわち抵抗の導関数に従うが、絶対抵抗値には一切左右されない。前述のように、セルの抵抗は時間とともに大きく変化するが、閾値以下のレジームにおけるI/V特性の勾配は、時間が経過してもほとんど変化しない。これは、閾値以下のI/V勾配が、セル内のアモルファス相の実効容積の関数であることによる。しかして、実効アモルファス容積はセル状態の良好な指標であり、ドリフトがアモルファス相のジオメトリに影響しないことが知られているのでドリフトは、アモルファス相内の欠陥対消滅に起因し、全体的アモルファス容積には影響しないと推測されている特にドリフトの影響を受けにくい指標である。本発明を具現する方法は、実質上ドリフトに不変のセル状態メトリックを得るため、閾値以下のI/V勾配を利用する。具体的には、本発明の諸実施形態において使われるメトリックは、ドリフトによる影響をほとんど受けない。すなわち、不可避のノイズ変動は別として、時間経過に対してほぼ不変である。閾値以下のI/V勾配は、セル内の実効アモルファス容積の関数であり、しかしてセル状態の指標なので、当然、前述のメトリックもセル状態の特性であり、しかしてMLCPCM中の相異なる状態の間の判別をするため使えることになる。この論述の妥当性、およびセル状態の指標としてのこのメトリックの効率は、実際のPCMセルのアレイに対する実験結果で実証されており、これについては後記でさらに説明する。しかして、本発明の諸実施形態は、前述のメトリックの使用を介し、取り出された情報がドリフトに耐性があるような仕方で、PCMセルの状態を判定する方法を提供する。本発明の諸実施形態による方法は、ドリフト自体の特質に関するいかなる仮定も立てないことが可能で、ユーザストレージ容量の内在ロスをもたらさないようにすることができる。しかして、本発明の諸実施形態は、PCMアレイに対するセル状態判定の改良を提供することができ、PCMデバイスの向上されたMLC機能と効率的な動作とを全般的に推進する。前述のメトリックは、閾値以下のI/V特性の勾配に、その勾配に応じてさまざまな方法で、直接的または間接的に依存させることができる。ポイントは、本メトリックが何らかの形で閾値以下のI/V勾配に関連付けられており、従って、セルの絶対抵抗値に直接的に依存していないことであって、この後者は、前述したようにドリフトに影響される。言い換えれば、本発明の諸実施形態によれば、セルの絶対抵抗値に左右されないまたはほぼ左右されないメトリックに基づいて、PCMセル状態を判定することができる。本発明の諸実施形態によれば、このメトリックを導出するために、セル上で少なくとも2つの測定が行われ、これらの測定値は直接的または間接的に閾値以下のI/V勾配に依存している。後記でさらに説明するように、平均を可能にして精度を向上させるために、2を上回る測定を行うことができる。次いで、得られた測定値をさまざまな方法で処理し、セル状態を評価するため用いる最終的なメトリックを得ることができる。例えば、いくつかの実施形態では、相異なるセルバイアス電圧におけるセル電流の複数の測定を行うステップを含み、メトリックが、相異なるバイアス電圧において測定されたセル電流の関数の差に依存するようにすることができる。同様に、相異なる印加セル電流に対する、セルの両端間の電圧を測定し、メトリックが、測定されたセル電圧の関数の差に依存するようにすることもできる。あるいは、例えば、閾値以下のI/Vカーブ上の異なった点でセル抵抗の複数の測定を行って、メトリックが、前記異なった点において測定されたセル抵抗の関数の差に依存するようにすることもできる。これらの例において、対象となる測定値の特定の関数は、測定値それ自体ともできようし、例えば対数など、当該値のいくらか複雑な関数とすることもできよう。また、メトリックからセル状態を判定する具体的な方法は、相異なる実施形態によって変わり得る。このステップの詳細は、セルの型レベルの数、メトリック自体の精密な形、および、基本的なメトリック導出方法に加えて用いられることのある何らかの技法、例えば読み取り精度をさらに向上させるための何らかの追加的補正技法など、の如何よって決まることになろう。好適な諸実施形態において、セル状態は、導出されたメトリックをさらなる処理をして、または処理なしに異なるセル状態を示す一つ以上の参照値と単に比較することによって判定することができる。本発明の諸実施形態は、2レベルのPCMセルに適用することも可能であるが、MLCデバイスではドリフトの問題がより大きいので、マルチレベルセルへの適用には特に利点がある。マルチレベルセルすなわちs>2であるsレベルのセルの状態を判定するのに適用された場合、好適な方法には、導出されたメトリックを、セルのsレベルを示す複数の参照値と比較することによってセルの状態を判定するステップを含めることができる。かかる参照値は、例えば、異なったリードバックレベルをマップする測定値範囲に対する境界を定義する所定の閾値に関連させるなど、さまざまな仕方でセルのレベルを定義することができる。本発明の第二態様のある実施形態は、相変化メモリセルの状態を判定するための装置を提供する。本装置は、セルの閾値以下の電流-対-電圧特性に従って複数の測定を行う測定回路と、前記測定値を処理して、前記電流-対-電圧特性の勾配に依存するメトリックを得るためのコントローラであって、該コントローラは前記メトリックに基づいてセルの状態を判定するようになっている、コントローラと、を含む。本発明のさらなる実施形態によれば、PCMセル状態は、セルの絶対抵抗値に左右されないまたはほぼ左右されないメトリックに基づいて判定される。本発明の第三態様のある実施形態は、複数の相変化メモリセルを含むメモリと、該複数の相変化メモリセルからデータを読み取りおよびこれらに書き込むための読み取り/書き込み装置と、を含む相変化メモリデバイスを提供し、該読み取り/書き込み装置は、本発明の第二態様による、前記メモリセルの状態を判定するための装置を包含する。一般に本明細書では、本発明を具現する方法に関連させて諸機能を説明しているが、対応する機能を本発明を具現する装置またはデバイス中に備えることができ、その逆も可能である。例として、本発明の好適な諸実施形態を、添付の図面を参照しながら以下に説明する。図1は、本発明を具現する相変化メモリデバイスの簡易概略図である。デバイス1は、マルチレベルPCMセルの一つ以上の集積アレイにデータを格納するための相変化メモリ2を含む。図では単一ブロックとして示されているが、一般に、メモリ2には、例えば、単一のチップまたはダイから、それぞれがストレージチップの複数のパッケージを包含する複数のストレージバンクに亘る、PCMストレージユニットの任意の所望の構成を含めることができる。メモリ2に対するデータの読み取りおよび書き込みは、読み取り/書き込み装置3によって行われる。装置3は、データをPCMセルに書き込み、セルの測定を行ってセル状態を判定しこれにより格納されたデータのリードバックを可能にするための、データ書き込みおよび読み取り測定回路4を含む。回路4は、書き込みおよび読み取りのため、メモリ集合体2のワードおよびビットラインのアレイに適切な電圧を印加することによって、個別のPCMセルのアドレスを指定することができる。この処理は、後記で詳述するものを除き、一般に周知の仕方で遂行される。読み取り/書き込みコントローラ5は、装置3のオペレーションを全般的に制御し、後記でさらに詳しく説明するように、読み取り測定値からセル状態メトリックを導出し、このメトリックをセル状態の判定、すなわちレベル検出に用いるための機能を含む。通例、コントローラ5の機能は、ハードウェアもしくはソフトウェアまたはその組み合わせに実装が可能であるが、一般的には、動作速度の点から配線接続されたロジック回路が望ましい。当業者には、本明細書の説明から適切な実装は自明であろう。図中のブロック6によって示されるように、デバイス1に入力されたユーザデータには、書き込みデータとして読み取り/書き込み装置3に供される前に、通常、エラー修正のための符号化など、何らかの形の書き込み処理がされる。同様に、装置3によって出力されたリードバックデータには、一般に、元の入力ユーザデータを復元するため、例えば符号ワードの検出およびエラー修正動作の実施など、読み取り処理モジュール7による処理が行われる。モジュール6および7によるかかる処理は、記載のセル状態メトリックシステムとは関係がなく、本明細書で詳しく説明する必要はない。メモリ2中のマルチレベルセルの各々は、セルの相異なるアモルファス/結晶状態に対応する、s>2であるsの所定抵抗レベルの一つに設定することができる。これら相異なるレベルを区画する抵抗値は、通常、典型的には対数ドメインに位置させるなど、不等に間隔取りされる。s=8の特定の例においては、各セルは8レベルを格納し、セル当たり3ビットの格納を提供することができる。回路4は、所与のセルにデータを書き込むため、電圧パルスを印加してそのセルを適切な抵抗レベルに対応する状態に設定する。図2は、セル抵抗が、PCMセルに対する印加電圧によってどのように変化するかを表す。この図は、印加電圧パルスの振幅Vgを増大させて得られた平均セル抵抗Rの対数として、60個の8レベルPCMセルに対する平均プログラミングカーブを示す。8つの所定抵抗レベルR0~R7が、図中の横線によって示されている。このプログラミングカーブの左側Vg=1.5ボルトの垂直点線の左は、プログラムされる抵抗が、0ボルトからの電圧の上昇と共に、初めのうちどのように低下するかを明示している。これは、セルのカルコゲニド材料中の結晶化の増加に起因する。Vg=1.5ボルトは、ここが最大の結晶化の状態に対応している。その後は、電圧の増大と共に溶融が増加し、セル内のアモルファス相のより大きな実効容積がもたらされる。これは、図中の垂直点線の右に示された右側のプログラミングカーブに沿って、プログラムされる抵抗の増大をもたらす。従来式のやり方によれば、データは、図2のカーブの右側のプログラミング勾配上にセルをプログラミングすることによって、図1のセルに書き込まれる。メモリセルを読み取るステップには、セルの状態を判定する、すなわち、セルがR0~R7の所定レベルのいずれに設定されているかを検出するステップを含む。従来式のデバイスでは、これは、セル抵抗の直接測定を行うことによって実施される。具体的には、所与の印加電圧に対するセル電流の測定が行われ、セル抵抗が計算されてセル状態のメトリックとして用いられ、それが所定のレベルと比較されセル状態が判定される。この測定は、測定がセル状態に影響しないように、セルの電流-対-電圧I/V特性の閾値以下の領域内で行われる。このI/V特性は、閾値以下の領域では強く非線形で、このため異なったバイアス電圧では異なった抵抗が測定されることになる。これは、図3の時間に対するlogRのプロットから明白であり、この図では、PCMセルの測定抵抗が印加電圧の増大と共に低減するのが示されている。また、この図は、抵抗測定値へのドリフトの影響を明瞭に示している。具体的には、アモルファス相の抵抗は、近似的に、式:Rt=R0t/t0v、よってlogRt=logR0vlogt/t0となり、これに従って時間と共に増加する。式中のvはドリフト指数であり、これはPCMセルの活性領域中のアモルファス相の容積に比例すると考えられている。このドリフト指数は、温度の上昇と共に増大することが明らかにされている。ドリフトは、非定常のノイズとして取り扱うことが可能な確率的現象であり、従って予測は非常に困難である。図1のデバイス1は、閾値以下のI/V特性の勾配に依存するメトリックを使う、セル状態の判定の方法を用いる。これは、セルの絶対抵抗値に左右されないメトリックを提供する。セルを読み取るため、読み取り測定回路4は、セルの閾値以下のI/V特性に従って複数の測定を行う。この例示的な実施形態において、ある特定のバイアス電圧V1におけるセル抵抗R1の対数と異なった電圧V2における抵抗R2の対数と間の差として、閾値以下のI/V勾配に関する単純なメトリックが得られる。閾値以下のI/V勾配は、時間経過に対しほとんど一定なので、差異メトリックlogR1-logR2は同じ性質を有することになる。実際に、logR1およびlogR2は大きく変動し、平均すると時間と共に増加することになるが、これらの変動は、これらの間の減算によってドリフトに起因するこれらに共通の成分が除去されるような仕方で密接に相関する。残余の成分は、ほとんどが無相関でドリフトによらないノイズおよび他の変動に起因するものである。このアプローチは、時間の関数としてのドリフトの特質についてはどのような特定の仮定もしていないことに留意されたい。時間の関数とみられる一切の任意のドリフト特性は効果的に除去することができる。デバイス1の読み取りオペレーションにおいて、測定回路4は、第一閾値以下の電圧V1の印加に対しセルを通って流れる電流I1および、第二閾値以下の電圧V2の印加に対する電流I2を検出する。得られる抵抗測定値R1=V1/I1およびR2=V2/I2はコントローラ5に対し出力される。次いで、コントローラ5が差異メトリックlogR1-logR2を計算する。これは、図4に表したような簡単な差動増幅器回路を使って、コントローラ5中のデジタルもしくはアナログドメインに実装することができる。得られたメトリックは抵抗の差に依存するので、該メトリックは、I/V特性の勾配に依存するが、一切の絶対抵抗従って、絶対電流または電圧値には依存しない。閾値以下のI/V勾配は、前述したように、セル内の実効アモルファス容積の関数であり、しかしてセル状態の指標である。従って、当然この差異メトリックもまたセル状態の特性ということになる。しかして、この差異メトリックを使って、上記で説明した理由によってほとんどドリフトの影響を受けることなく、相異なる格納レベルの間を区別することができる。以下の実験結果の説明によってこれを実証する。まず図3を再び参照すると、異なった電圧におけるlogRtの測定値は、定数分だけが異なるように見えることが観察される。従って、材料の構造緩和ドリフトは、少なくともアニーリングのない低電圧においては電圧に左右されないはずである。これらの測定値を説明するために次のモデルが用いられる。rt,Vi=Riwt式中のwtは時間のゼロ平均関数であり、RiはViのみに依存し、rはlogRを表すのに用いられる。なおRiは上述のセル抵抗R1、R2などを対数化して与ている。従って、時間に対して取られた平均Eは、E[rt,Vi]=Riで与えられ、これから、すべてのiに対し、rt,Vi-E[rt,Vi]=wtである。これは、平均値除去後の図3の結果を示した図5によって裏付けられる。ここで、異なった電圧Vi、Vkで測定されたrtのペアの間の差DRt,Vi,kを考えれば、DRt,Vi,k=rt,Vi-rt,Vk=Ri-Rkであり、これはtに左右されない、すなわち時間に対し一定である。従って、全てのDRt,Vi,k波形は、時間に対し一定となるはずである勾配=0。なお、この差異メトリックはドリフト特性に対するいかなる情報も前提としていないすなわちwtは任意であり得る。これらの予測は、図6aおよび図6bによって明瞭に裏付けられている。図6aは、異なった電圧ペアVi、Vkに対し、log時間に対し差異メトリックをプロットしたもので、図6bは、平均値除去DRt,Vi,k-E[DRt,Vi,k]後の同じ結果を示している。図7は、log時間の関数として、差異メトリックDと従来式の未処理抵抗測定値logスケールによる絶対抵抗値との間の直接的比較を示す。これらの実線は各トレースの結果への直線適合を示す。これは、差異メトリックが未処理メトリックよりも時間依存性が小さいことを最も明瞭に実証している。しかして、差異メトリックは、ほぼドリフト不変の指標であって、ドリフト特性の情報なしに例えば、logRtがlogtに比例するかどうか、あるいは何らかの他のドリフトモデルによるかどうかにかかわらず機能する指標を提供することができる。上記では、単純なモデルを使ってこれら測定値を説明しているが、R-対-時間のべき乗則挙動一般的ドリフトモデルを想定した、相異なる電圧で測定されるRtのさらに洗練されたモデルを考えることもできる。標準的ドリフトモデルによれば、log[Rt]=αR0vlogt:式中、R0=R0であり、vはドリフトべき乗指数であり、一般性を失うことなくt0=1と仮定している。洗練されたモデルを使えば、log[Rt,Vi]=αR0,Vivwilogt式中、平均Ei{wi}=0であり、vはRレベルに依存し、wi<<vであり、差異メトリックは、log[Rt,Vi]-log[Rt,Vk]=[αR0,Vi-αR0,Vk]wi-wklogtの形を取る。角括弧内の第一項にはR0の測定値があり、|Vi-Vk|と共に増大する値を有する。第二項は時間の弱関数であるwi<<v。このとき、平均を取ることによって、メトリックの品質時間不変性、ばらつきを向上させることができる。E{log[Rt,Vi]-log[Rt,Vk]}=E[αR0,Vi-αR0,Vk]この値は時間依存性を示さない。この平均値は、多くの異なった電圧ペアVi,Vkから計算することができる。かかる平均処理は、図1のデバイス内に簡単な仕方で実装することができる。セル読み取りオペレーションの過程で、測定回路4は、いくつかの異なる印加ビットラインBL:bit-line電圧でセル電流を検出する。これは、デジタル回路実装に対するものが図8aに、アナログ回路実装に対するものが図8bに示されている。各電圧で得られた抵抗測定値V/Iは、コントローラ5に供され、コントローラは、これら抵抗値の諸ペア間の差を計算し、その結果を平均して最終的な平均差異メトリックを得る。図9は、異なったセルレベルに対する、平均差異メトリック-対-時間の波形の勾配を、未処理絶対値抵抗メトリックに対する同等な波形の勾配と比較したものである。これらの勾配は、ドリフト指数の推定量であり、この結果は、平均差異メトリックの優れたパフォーマンスを明瞭に示している。この差異メトリックのセル状態の指標としてのドリフト耐性を実証したので、以降にレベル判別の問題を取り上げる。効果的であるために、メトリックは、当然ながらレベル依存性があり、理想的には十分なマージンを持つレベル検出を可能にしなければならない。図10は、格納された抵抗レベルと共に平均差異メトリックがどのように変化するかを示しており、前述のように平均は電圧の複数のペアに亘って取られる。この図は、この差異メトリックが、セル状態の効果的指標として使うために十分な、格納抵抗レベルの間の判別力を持つことを示している。レベル検出は、デバイス1のコントローラ5において、セルに対して得られた平均差異メトリックを複数の所定参照値と単に比較することによって行われる。これらの参照値は、例えば、異なるセルレベルを定義する事前計算されたメトリック値に、またはこれらの異なるセルレベルをマップすると見なされるメトリック値のそれぞれの範囲の間の境界を定義する閾値に、対応させることができる。しかして、コントローラ5における、計算されたメトリックと参照値との単純な比較により、格納されたセルレベルが導出される。次いで、得られたリードバックデータはコントローラ5によって出力され、前述したように、ユーザデータを復元するためのさらなる読み取り処理がされる。前述のセル状態メトリックを利用することによって、上記の実施形態がPCMセル状態の判別に対する新規の技法を実装でき、これにより取り出された情報には実質的にドリフトに対する耐性があることは明らかであろう。この技法は、ドリフト自体の特質に関するいかなる仮定も立てないことが可能で、ユーザストレージ容量のいかなる内在ロスももたらさないようにすることが可能である。しかして、デバイス1は、向上されたパフォーマンスに加えて実装の簡単さを提供する新規のセル状態メトリック技法を利用した、新しいMLCPCMデバイスを構成する。当然のことながら、前述した例示的な実施形態には、多くの変更および修改を加えることが可能なのは明らかである。例えば、PCMセルの閾値以下のI/V特性に基づくさまざまな他のメトリックを構想することができる。相異なるバイアス電圧Vi、Vkでのセル電流の対数の間の差として、または同様に、相異なる定電流レベルで測定された電圧の対数の差として別の単純なメトリックを得ることが可能である。本明細書では、検出量の対数を用いているが、これらの量の他の関数、あるいは検出された値それ自体をも、差異メトリックの計算に用いることができよう。さらに、単純な差異メトリックは、I/V勾配に対する粗な数値近似それでも、これはI/V勾配に対する同様の特性時間不変性、Rレベル依存性を有するを提供するが、所望される場合、より良好な数値近似を用いることができ、向上された精度を提供することができる。関数の導関数に対する数値近似はよく研究された題目であり、この面でのさまざまな展開は、当業者には自明であろう。閾値以下のI/V勾配に関する他の可能なメトリックは、閾値以下のレジームにおける伝導の解析式に関連して、上記で提案した差異メトリックを勘案することによって容易に分かる。図11を参照しながら、以下に具体的な例を説明する。図11は、PCMセルの概略図であり、影付きの半球は、セルの、厚さtgstの活性容積内のアモルファス相の実効容積を表す。このアモルファス容積は、図中に示されるように実効厚さuaを有する。アモルファスカルコゲニド中の伝導は、局部的欠陥状態トラップの間での熱活性化されたキャリヤのホッピングによると考えられている。アモルファス相中のトラップ制限伝導に対する2つの主なモデルは、高欠陥密度に対するプール伝導Ielmini-Zhangおよび低欠陥密度に対するプールフレンケル伝導である。これらのモデルは、温度T、実効アモルファス厚さua、およびさまざまな他のパラメータに関連しながら、セル電流Iの印加電圧Vへの依存性を表す。プール伝導モデルに関して、差異メトリックは下式として示すことができる。式中のdzは平均トラップ間距離であり、kBはボルツマン定数であり、qは一電子の電荷である。同様に、uaは下式として推量することができる。このようにして推量された実効アモルファス厚さuaは、本発明の別の実施形態においてセル状態のメトリックとして使用することが可能であろう。プールフレンケルモデルに対する同様な解析は、差異メトリックが下式であることを示している。式中のεは実効誘電率である。同様に、√uaは下式として推量することができる。このように推量されたパラメータ√uaも、別の実施形態においてセル状態のメトリックとして使用することが可能であろう。なお、必要に応じて、本発明の諸実施形態で、前述のセル状態メトリックシステムと併せて、パフォーマンス向上のため他の技法を用いることができよう。ドリフトに対処するために、本セル状態メトリックシステムに、符号化などの他の技法をうまく組み合わせることによって、とりわけ向上したパフォーマンスを得ることができる。別の例として、レベル検出に使われる参照値は、例えば、参照セルまたはモデルベースの修正技法に基づいて定期的に行うなど、動的ベースで更新することができる。また、測定値中の無相関のノイズは、前述の仕方に沿って結果を平均することによって抑制することが可能である。本発明の範囲から逸脱することなく、説明した例示的な諸実施形態に多くの別途の変更および修改を加えることが可能である。"