以下の工程を含むことを特徴とする半導体装置の製造方法:a平面形状が第1辺を有する四角形からなり、チップ搭載領域を有する上面と、前記上面に形成され、かつ平面視において前記第1辺に沿って配置された複数のボンディングリードと、平面視において前記複数のボンディングリードと前記第1辺との間に設けられた共通配線と、前記上面とは反対側の下面と、前記下面に形成された複数のランドと、前記上面および前記下面のうちの一方から他方まで到達する複数のスルーホールと、前記複数のスルーホール内にそれぞれ配置された複数のスルーホール配線と、を備えた配線基板を準備する工程;b表面、前記表面に形成された複数のボンディングパッド、および前記表面とは反対側の裏面を有する半導体チップを、前記半導体チップの前記裏面が前記配線基板の前記上面と対向するように、前記配線基板の前記チップ搭載領域に搭載する工程;c前記複数のボンディングパッドと前記複数のボンディングリードを、複数の第1導電性部材を介してそれぞれ電気的に接続する工程;d前記配線基板の前記上面、前記半導体チップおよび前記複数の第1導電性部材を樹脂で封止する工程;ここで、前記複数のスルーホールは、平面視において、前記複数のボンディングリードと前記共通配線との間の領域、および前記チップ搭載領域のそれぞれに配置されており、前記複数のボンディングリードのそれぞれの表面には、無電解メッキ法によりメッキ膜が形成されており、前記共通配線は、複数の第2導電性部材を介して前記複数のボンディングリードとそれぞれ電気的に接続されている。前記複数の第1導電性部材および前記複数の第2導電性部材は、ワイヤであることを特徴とする請求項1記載の半導体装置の製造方法。前記複数の第1導電性部材は、ワイヤであり、前記複数の第2導電性部材は、前記配線基板の前記上面に形成された配線であることを特徴とする請求項1記載の半導体装置の製造方法。前記メッキ膜は、ニッケル膜と、前記ニッケル膜上に積層されたパラジウム膜と、前記パラジウム膜上に積層された金膜とからなることを特徴とする請求項1記載の半導体装置の製造方法。前記共通配線は、電源電位用共通配線および基準電位用共通配線からなることを特徴とする請求項1記載の半導体装置の製造方法。前記電源電位用共通配線および前記基準電位用共通配線のそれぞれは、複数個に分割され、前記配線基板の前記第1辺に沿って一列に配置されていることを特徴とする請求項5記載の半導体装置の製造方法。以下の工程を含むことを特徴とする半導体装置の製造方法:a平面形状が第1辺を有する四角形からなり、チップ搭載領域を有する上面と、前記上面に形成され、かつ平面視において前記第1辺に沿って配置された複数のボンディングリードと、平面視において前記複数のボンディングリードと前記第1辺との間に設けられた共通配線と、前記上面とは反対側の下面と、前記下面に形成された複数のランドと、前記上面および前記下面のうちの一方から他方まで到達する複数のスルーホールと、前記複数のスルーホール内にそれぞれ配置された複数のスルーホール配線と、を備えた配線基板を準備する工程;b表面、前記表面に形成された複数のボンディングパッド、および前記表面とは反対側の裏面を有する半導体チップを、前記半導体チップの前記裏面が前記配線基板の前記上面と対向するように、前記配線基板の前記チップ搭載領域に搭載する工程;c前記複数のボンディングパッドと前記複数のボンディングリードを、複数の第1ワイヤを介してそれぞれ電気的に接続する工程;d前記配線基板の前記上面、前記半導体チップおよび前記複数の第1ワイヤを樹脂で封止する工程;ここで、前記複数のスルーホールは、平面視において、前記複数のボンディングリードと前記共通配線との間の領域、および前記チップ搭載領域のそれぞれに配置されており、前記複数のボンディングリードのそれぞれの表面には、無電解めっき法によりメッキ膜が形成されており、前記共通配線は、前記第1ワイヤよりもワイヤ長の長い複数の第2ワイヤを介して前記複数のボンディングパッドとそれぞれ電気的に接続されている。平面形状が第1辺を有する四角形からなり、チップ搭載領域を有する上面と、前記上面に形成され、かつ平面視において前記第1辺に沿って配置された複数のボンディングリードと、平面視において前記複数のボンディングリードと前記第1辺との間に設けられた共通配線と、前記上面とは反対側の下面と、前記下面に形成された複数のランドと、前記上面および前記下面のうちの一方から他方まで到達する複数のスルーホールと、前記複数のスルーホール内にそれぞれ配置された複数のスルーホール配線と、を備えた配線基板と、表面、前記表面に形成された複数のボンディングパッド、および前記表面とは反対側の裏面を有し、前記裏面が前記配線基板の前記上面と対向するように、前記配線基板の前記チップ搭載領域に搭載された半導体チップと、前記複数のボンディングパッドと前記複数のボンディングリードとを、それぞれ電気的に接続する複数の第1導電性部材と、前記複数のボンディングリードのうちの電源電位用または基準電位用のボンディングリードと前記共通配線とを電気的に接続する複数の第2導電性部材と、前記配線基板の前記上面、前記半導体チップ、および前記複数の第1導電性部材を封止する封止体と、を含み、前記複数のスルーホールは、平面視において、前記複数のボンディングリードと前記共通配線との間の領域、および前記チップ搭載領域のそれぞれに配置されており、前記複数のボンディングリードのそれぞれの表面には、メッキ膜が形成されていることを特徴とする半導体装置。前記複数の第1導電性部材および前記複数の第2導電性部材は、ワイヤであることを特徴とする請求項8記載の半導体装置。前記複数の第1導電性部材は、ワイヤであり、前記複数の第2導電性部材は、前記配線基板の前記上面に形成された配線であることを特徴とする請求項8記載の半導体装置。前記メッキ膜は、無電解メッキ法によって形成されたものであることを特徴とする請求項8記載の半導体装置。前記メッキ膜は、ニッケル膜と、前記ニッケル膜上に積層されたパラジウム膜と、前記パラジウム膜上に積層された金膜とからなることを特徴とする請求項8記載の半導体装置。前記共通配線は、電源電位用共通配線および基準電位用共通配線からなることを特徴とする請求項8記載の半導体装置。前記電源電位用共通配線および前記基準電位用共通配線のそれぞれは、複数個に分割され、前記配線基板の前記第1辺に沿って一列に配置されていることを特徴とする請求項13記載の半導体装置。前記特許文献1に記載されたBGAは、同文献の図3および図5に示されているように、平面視において、配線基板の中央部に搭載した半導体チップの周囲に電源電位用共通配線および基準電位用共通配線を環状に配置し、半導体チップとこれらの共通配線とをワイヤで電気的に接続することによって、電気特性の安定化などを図っている。しかし、近年では、半導体装置の小型化あるいは多ピン化高機能化が要求されており、互いに隣り合うボンディングリードワイヤが接続される配線基板の電極パッド間の距離や、互いに隣り合うスルーホール配線基板の上面の配線層と下面の配線層とを電気的に接続するためのスルーホール配線が配置される経路間の距離が、ますます狭くなる傾向にある。そのため、近年の小型、多ピンの半導体装置においては、前記特許文献1の図5に示された配線レイアウトのように、ボンディングリードの外側、すなわち配線基板の周縁部端部側に全てのスルーホールボンディングリードと電気的に繋がる配線用の経路を配置することが困難となりつつある。ここで、前記特許文献1のような配線レイアウトを採用した場合には、配線基板の中央部平面視において、共通配線で囲まれたチップ搭載領域にスルーホールを配置するスペースが生じる。しかし、共通配線は、チップ搭載領域の周囲を囲むように環状に配置されるため、配線層の数が2つの配線基板2層配線基板、あるいは貫通孔が最上層配線から裏面配線まで達する構造の配線基板を使用した場合には、共通配線の外側の各ボンディングリードからチップ搭載領域まで配線を引き回すことが困難である。このように、半導体チップ搭載用の配線基板として、上記のような2層配線基板あるいは貫通孔が最上層配線から裏面配線まで達する構造の配線基板を採用する場合、特許文献1に記載されたような配線レイアウトでは、半導体装置の小型化、多ピン化を推進することが困難である。本発明の目的は、配線基板の上面にワイヤボンディング方式で半導体チップを搭載する半導体装置の小型化、多ピン化を推進する技術を提供することにある。本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。本願発明の一態様である半導体装置の製造方法は、a複数のボンディングリードと、平面視において、前記複数のボンディングリードの外側に配置された共通配線と、複数のスルーホールと、を有する配線基板を準備する工程と、b前記工程aの後、複数のボンディングパッドを有する半導体チップを前記配線基板のチップ搭載領域に搭載する工程と、c前記工程bの後、前記複数のボンディングパッドと前記複数のボンディングリードとを、複数の第1導電性部材を介してそれぞれ電気的に接続する工程と、を含み、前記複数のスルーホールは、平面視において、前記複数のボンディングリードと前記共通配線との間の領域、および前記チップ搭載領域のそれぞれに配置されており、前記複数のボンディングリードのそれぞれの表面には、無電解メッキ法によりメッキ膜が形成されており、前記共通配線は、複数の第2導電性部材を介して前記複数のボンディングリードとそれぞれ電気的に接続されているものである。本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下の通りである。上記した本願発明の一態様によれば、配線基板の上面において、スルーホールとボンディングリードとを電気的に接続する配線の引き回しが容易になるので、半導体装置の多ピン化および小型化を推進することができる。以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、以下の実施の形態では、特に必要なときを除き、同一または同様な部分の説明を原則として繰り返さない。さらに、実施の形態を説明する図面においては、構成を分かり易くするために、平面図であってもハッチングを付す場合がある。実施の形態図1は、本実施の形態のBGAの製造に用いる配線基板の上面側平面図、図2は、この配線基板の下面側平面図、図3は、図1および図2のA-A’線断面図である。配線基板10は、ガラス繊維あるいは炭素繊維にエポキシ樹脂などを含浸させた絶縁基材からなるコア層11と、コア層11の上下両面に形成された配線層とを有する2層配線基板であり、その平面形状は四角形ここでは正方形である。配線基板10の両面の配線層は、コア層11の両面に貼り付けた銅箔をエッチングすることによって形成されたものである。なお、本実施の形態では、各角部が必ずしも直角ではない、言い換えると、わずかに面取りされた丸みを帯びた形状についても、四角形として定義する。配線基板10には、コア層11を貫通してその上下面の一方から他方に達する複数のスルーホール貫通孔12が形成されている。これらのスルーホール12は、平面視において、配線基板10の4つの基板辺に沿って行列状に配置されており、隣り合うスルーホール12のピッチは、一例として行方向、列方向共に0.5mmである。複数のスルーホール12のそれぞれの内部には、配線基板10の上面チップ搭載面の配線層と下面実装面の配線層とを電気的に接続するためのスルーホール配線13図3が形成されている。スルーホール配線13は、無電解メッキ法によって形成された銅Cu膜からなる。配線基板10の上面には、複数のボンディングリード14が形成されている。これらのボンディングリード14は、平面視において、配線基板10の4つの基板辺のそれぞれに沿って一列に配置されている。また、これらのボンディングリード14は、配線基板10の周縁部に最も近い位置に配置された行方向および列方向のスルーホール121列目スルーホール群と、1列目スルーホール群の内側配線基板10の中央部側に配置された行方向および列方向のスルーホール122列目スルーホール群との間の領域に配置されている。なお、ボンディングリード14は、配線基板10の4つの基板辺のそれぞれに沿って2列に配置することもできる。上記複数のボンディングリード14は、配線基板10の上面に搭載される半導体チップ後述と配線基板10とを電気的に接続するワイヤ後述の一端がボンディングされる電極パッドであり、配線基板10の上面に形成された表面配線16を介して前述したスルーホール12内のスルーホール配線13と電気的に接続されている。また、複数のボンディングリード14のそれぞれの表面には、下層から順にニッケルNi膜、パラジウムPd膜および金Au膜を積層した3層構造のメッキ膜15図3が形成されている。配線基板10の上面の周縁部と1列目スルーホール群との間には、共通配線17が形成されている。共通配線17は、電源電位用共通配線17Vと基準電位用共通配線17Gとで構成されており、図1に示すように、平面視において、配線基板10の4つの基板辺のそれぞれに沿って配置されている。なお、本実施の形態では、平面形状が、互いに対向する一対の第1辺図1で言う左右辺と、この第1辺と交差する一対の第2辺とからなる配線基板の上面において、一対の第1辺のうちの一方の辺図1で言う左辺と、一対の第2辺のうちの一方の辺図1で言う下辺に沿って、略L字状に基準電位用共通配線17Gを形成し、一対の第1辺のうちの他方の辺図1で言う右辺と、一対の第2辺のうちの他方の辺図1で言う上辺に沿って、略L字状に電源電位用共通配線17Vを形成している。また、共通配線17電源電位用共通配線17Vおよび基準電位用共通配線17Gは、配線基板10の上面に形成された表面配線16を介してスルーホール12内のスルーホール配線13と電気的に接続されている。共通配線17の表面には、前述したボンディングリード14と同じように、3層構造のメッキ膜15図3が形成されている。ここで、メッキ膜15の形成方法には、電解メッキ法と無電解メッキ法とがある。そして、ボンディングリード14の表面に電解メッキ法でメッキ膜15を形成する場合は、ボンディングリード14から配線基板10の周縁部まで給電用の配線を引き回す必要があるため、ボンディングリード14の外側配線基板10の周縁部側において、配線基板10の上面の各辺に沿って配線共通配線17を配置することが困難となる。そこで、本実施の形態1では、無電解メッキ法を用いてボンディングリード14および共通配線17のそれぞれの表面にメッキ膜15を形成する。これにより、図1に示すように、配線基板10の上面における周縁部に、かつ各辺に沿って配線共通配線17を配置することができる。一方、配線基板10の下面には、複数のランド電極パッド18が形成されている。これらのランド18は、平面視において、配線基板10の4つの基板辺に沿って行列状に配置されており、隣り合うランド18のピッチは、一例として行方向、列方向共に0.5mmである。図2に示すように、複数のランド18のそれぞれは、スルーホール12とずれた位置に配置されており、配線基板10の下面に形成された裏面配線19を介してスルーホール12内のスルーホール配線13と電気的に接続されている。すなわち、複数のランド18のそれぞれは、裏面配線19とスルーホール12内のスルーホール配線13とを介して配線基板10の上面の表面配線16と電気的に接続されている。上記複数のランド18のそれぞれには、BGAの製造工程の途中で半田ボール後述が接続される。半田ボールは、BGAの外部接続端子を構成する電極であり、BGAは、これらの半田ボールを介して各種電子機器のマザーボード実装基板に実装される。上記複数のランド18のそれぞれの表面には、半田の濡れ性を向上させるためのメッキ膜15図3が形成されている。ランド18の表面のメッキ膜15は、ボンディングリード14の表面および共通配線17の表面に形成されたメッキ膜15と同じく、無電解メッキ法によって形成されたニッケルNi膜、パラジウムPd膜および金Au膜の3層構造で構成されている。図3に示すように、配線基板10の上面は、上記したスルーホール12、ボンディングリード14、および共通配線17が形成された領域を除き、ソルダレジスト絶縁膜20によって被覆されている。すなわち、ボンディングリード14とスルーホール配線13とを電気的に接続する表面配線16、および共通配線17とスルーホール配線13とを電気的に接続する表面配線16は、ソルダレジスト20によって被覆されている。同様に、配線基板10の下面は、ランド18が形成された領域を除き、ソルダレジスト20によって被覆されている。すなわち、ランド18とスルーホール配線13とを電気的に接続する裏面配線19は、ソルダレジスト20によって被覆されている。なお、図1および図2には、ソルダレジスト20の図示が省略されている。次に、上記配線基板10を用いたBGAの製造方法について説明する。ここでは、製造工程の簡略化およびパッケージサイズの小型化のために、図4~図6に示すような大型配線基板マップ基板100を使用する。図4は、大型配線基板100の上面側平面図、図5は、大型配線基板100の下面側平面図、図6は、図4のB-B’線断面図である。大型配線基板100は、図1~図3に示した配線基板10を複数個繋ぎ合わせた構成になっている。すなわち、大型配線基板100を図3および図4の二点鎖線で示すデバイス領域101に沿ってダイシング個片化することにより、複数個の配線基板10が取得される。図4~図6に示す大型配線基板100は、2つのデバイス領域101を有しているので、この大型配線基板100から2個の配線基板10を取得することができる。なお、実際の大型配線基板は、行方向および列方向にそれぞれ多数のデバイス領域101を配置したマトリクス構成になっているが、ここでは、図面を見易くするために、デバイス領域101の数を簡略化し、2つのデバイス領域101を有する大型配線基板100を使用する。また、複数のデバイス領域101を有する大型配線基板100に代えて、単一のデバイス領域を有する個片タイプオンパックタイプの配線基板を使用してBGAを製造することもできる。但し、個片タイプの配線基板を使用した場合は、後述する半導体チップの樹脂封止工程において、配線基板の周縁部全体4つの基板辺の全てをモールド金型でクランプしなければならない。すなわち、この場合は、4つの基板辺の全てにおいて、配線基板の周縁部と共通配線17との間に十分なスペースクランプ領域を確保しなければならないので、BGAの外形寸法が大きくなってしまう。従って、BGAの小型化の観点からは、複数のデバイス領域101を有する大型配線基板100を使用することが望ましい。図4に示すように、大型配線基板100の上面の各デバイス領域101内には、前述した配線ボンディングリード14、表面配線16、共通配線17が形成されている。また、図5に示すように、大型配線基板100の下面の各デバイス領域101内には、前述した配線ランド18、裏面配線19が形成されている。そして、表面配線16と裏面配線19とは、各デバイス領域101内に形成されたスルーホール12内のスルーホール配線13を介して互いに電気的に接続されている。また、図6に示すように、大型配線基板100の上面は、スルーホール12、ボンディングリード14、および共通配線17が形成された領域を除き、ソルダレジスト20によって被覆されている。同様に、大型配線基板100の下面は、ランド18が形成された領域を除き、ソルダレジスト20によって被覆されている。上記大型配線基板100を使ってBGAを組み立てるには、まず、図7および図8に示すように、大型配線基板100の上面のチップ搭載領域各デバイス領域101の中央部に接着剤22を介して半導体チップ23を搭載する。半導体チップ23は、平面形状が四角形の単結晶シリコンからなり、その表面主面には、4つのチップ辺に沿って複数のボンディングパッド電極パッド24が一列に形成されている。半導体チップ23は、この表面と反対側の裏面を大型配線基板100の上面と対向させた状態で各デバイス領域101の中央部に搭載される。次に、図9、図10大型配線基板100の上面の一部を拡大して示す平面図および図11図10のC-C’線断面図に示すように、大型配線基板100の上面に形成されたボンディングリード14と、半導体チップ23の表面のボンディングパッド24とを金Auワイヤ25によって電気的に接続する。金Auワイヤ25のボンディングは、例えば熱と超音波とを併用したボールボンディング法によって行う。このとき、図10、図11に示すように、半導体チップ23の電源電位用ボンディングパッド24Vと大型配線基板100の電源電位用共通配線17Vは、電源電位用ボンディングパッド24Vと電源電位用ボンディングリード14Vとを電気的に接続する金Auワイヤ第1導電性部材25、および電源電位用ボンディングリード14Vと電源電位用共通配線17Vとを電気的に接続する金Auワイヤ第2導電性部材25を介して互いに電気的に接続される。同様に、半導体チップ23の基準電位用ボンディングパッド24Gと大型配線基板100の基準電位用共通配線17Gは、基準電位用ボンディングパッド24Gと基準電位用ボンディングリード14Gとを電気的に接続する金Auワイヤ第1導電性部材25、および基準電位用ボンディングリード14Gと基準電位用共通配線17Gとを電気的に接続する金Auワイヤ第2導電性部材25を介して互いに電気的に接続される。次に、図12および図13に示すように、大型配線基板100の上面に搭載された2個の半導体チップ23を単一の樹脂封止体26によって一括封止する。2個の半導体チップ23を一括封止するには、単一のキャビティを備えた一括モールドタイプの金型図示せずを使用する。半導体チップ23の樹脂封止方法として、2個のキャビティを備えた個片モールドタイプの金型を使用し、2個の半導体チップ23のそれぞれを個別に封止する方法もある。しかし、この場合は、隣り合うデバイス領域101の間だけでなく、各デバイス領域101の周縁部に金型をクランプする領域が必要となる。そのため、金Auワイヤ25が接続される共通配線17を各デバイス領域101の周縁部に近接して配置することが困難となる。すなわち、この場合は、金型のクランプ領域を設ける分、デバイス領域101の面積が増加する。従って、BGAの小型化を考慮した場合は、2個の半導体チップ23を単一の樹脂封止体26で一括封止することが望ましい。次に、図14に示すように、大型配線基板100の下面に形成されたランド18の表面に半田ボール27を接続する。半田ボール27は、例えば錫Sn単体、または錫にビスマスBi、亜鉛Zn、銀Ag、銅Cuのうち、いずれか一種以上の元素を少量添加したSn合金などで構成される。ランド18の表面に半田ボール27を接続するには、例えばボール状に成形した半田材をランド18の表面に搭載した後、大型配線基板100を加熱して半田材をリフローさせる。次に、上記大型配線基板100を各デバイス領域101の外縁ダイシング領域に沿ってダイシングすることにより、図15に示すように、BGA30を個片化する。その後、個片化されたBGA30の外観観検査および電気特性検査を行い、良品のBGA30を選別することにより、BGA30の製造工程が完了する。このように、本実施の形態によれば、配線基板10の上面の共通配線17電源電位用共通配線17Vおよび基準電位用共通配線17Gをボンディングリード14よりも外側配線基板10の周縁部側に配置するので、複数のスルーホール12をボンディングリード14と共通配線17との間の領域、およびボンディングリード14の内側のチップ搭載領域にそれぞれ配置することができる。これにより、スルーホール12内のスルーホール配線13とボンディングリード14とを電気的に接続する表面配線16の引き回しが容易になるので、BGAの多ピン化および小型化を推進することができる。また、ビルドアップ層を有する多層配線基板に比べて安価な2層配線構造の配線基板を使用することにより、多ピン小型BGAの低コスト化を推進することができる。変形例1前記実施の形態では、半導体チップ23の電源電位用ボンディングパッド24Vと大型配線基板100の電源電位用共通配線17Vは、電源電位用ボンディングパッド24Vと電源電位用ボンディングリード14Vとを電気的に接続する金Auワイヤ25、および電源電位用ボンディングリード14Vと電源電位用共通配線17Vとを電気的に接続する金Auワイヤ25を介して互いに電気的に接続される。同様に、半導体チップ23の基準電位用ボンディングパッド24Gと大型配線基板100の基準電位用共通配線17Gは、基準電位用ボンディングパッド24Gと基準電位用ボンディングリード14Gとを電気的に接続する金Auワイヤ25、および基準電位用ボンディングリード14Gと基準電位用共通配線17Gとを電気的に接続する金Auワイヤ25を介して互いに電気的に接続される図10および図11参照。これに対し、図16および図17に示すように、電源電位用ボンディングパッド24Vと電源電位用共通配線17Vとを金Auワイヤ25でダイレクトに接続し、基準電位用ボンディングパッド24Gと電源電位用共通配線17Gとを金Auワイヤ25でダイレクトに接続してもよい。これにより、BGA1個あたりのワイヤ本数を減らすことができるので、ワイヤボンディング時間の短縮を図ることができる。但し、この場合は、共通配線17と半導体チップ23とを接続する金Auワイヤ25が長くなるので、半導体チップ23の樹脂封止工程で金Auワイヤ25が変形し、隣り合う金Auワイヤ25同士のショート不良が発生し易くなる。従って、このような不具合を防ぐ観点からは、前記実施の形態のようなボンディング方法を採用することが望ましい。変形例2図18に示すように、共通配線17電源電位用共通配線17Vおよび基準電位用共通配線17Gとボンディングパッド24電源電位用ボンディングパッド24Vおよび基準電位用ボンディングパッド24Gのそれぞれを表面配線16を介して電気的に接続することもできる。このようにした場合は、共通配線17電源電位用共通配線17Vおよび基準電位用共通配線17Gとボンディングパッド24電源電位用ボンディングパッド24Vおよび基準電位用ボンディングパッド24Gとを電気的に接続する金Auワイヤ25が不要となるので、金Auワイヤ25のショート不良率を増加させることなく、ワイヤ本数を減らすことができる。また、共通配線17電源電位用共通配線17Vおよび基準電位用共通配線17Gに金Auワイヤ25を接続しないことにより、共通配線17の表面のメッキ膜15が不要となるので、共通配線17の表面をソルダレジスト20で被覆することができる。これにより、半導体チップ23の樹脂封止工程で共通配線17の上面をモールド金型でクランプすることが可能となるので、複数のキャビティを備えた個片モールドタイプの金型を使用して半導体チップ23を樹脂封止する場合でも、BGAの小型化を推進することができる。しかしながら、表面配線16を追加する場合、図18に示すように、互いに隣り合うスルーホール12間に表面配線16が引き回されるため、この互いに隣り合うスルーホール12間のピッチを、表面配線16を追加しない場合に比べて小さくすることが困難となる。これにより、配線基板の外形寸法を大きくしなければならない。そのため、配線基板の外形寸法が小さい、あるいはスルーホール12の数が多い場合には、前記実施の形態のように、金Auワイヤ25を介して共通配線17電源電位用共通配線17Vおよび基準電位用共通配線17Gとボンディングパッド24電源電位用ボンディングパッド24Vおよび基準電位用ボンディングパッド24Gのそれぞれを電気的に接続することが望ましい。変形例3図19に示すように、電源電位用共通配線17Vおよび基準電位用共通配線17Gのそれぞれを複数個に分割してもよい。これにより、配線基板10の基板辺に沿って電源電位用共通配線17Vと基準電位用共通配線17Gとを交互に配置することもできるため、図20に示すように、電源電位用共通配線17Vおよび基準電位用共通配線17Gのそれぞれを配線基板10の各辺に沿って環状に形成する場合に比べて、配線基板10の外形寸法を小さくすることができる。なお、電源電位および基準電位を強化安定化するには、図20のように、電源電位用共通配線17Vおよび基準電位用共通配線17Gのそれぞれを略環状に形成することが望ましい。また、この場合は、配線基板10の下面に電源電位用共通配線19Vおよび基準電位用共通配線19Gを形成し、複数の電源電位用共通配線17Vのそれぞれをスルーホール12を介して電源電位用共通配線19Vと電気的に接続し、複数の基準電位用共通配線17Gのそれぞれをスルーホール12を介して基準電位用共通配線19Gと電気的に接続してもよい。以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。例えば、前記実施の形態では、配線基板の下面のランドに接続する外部接続端子として半田ボールを使用するBGAについて説明したが、ランドに接続する外部接続端子として、平坦な半田材を使用するLGAなどに適用することもできる。また、前記実施の形態では、スルーホール内の導電層スルーホール配線を介して上面の配線層と下面の配線層とを電気的に接続する2層配線基板を使用したが、配線層の数は2層に限定されるものではない。すなわち、配線基板の上下面の一方から他方に貫通するスルーホール内の導電層を介して複数の配線層同士を電気的に接続する構造の配線基板であれば、4層あるいはそれ以上の配線層を有する配線基板であっても、実施の形態で説明した配線レイアウトを適用することができる。また、前記実施の形態では、配線基板の下面のランドの位置をスルーホールとずらして配置するスタッガードビア方式の配線基板を使用したが、スルーホールの直下にランドを配置するパッドオンビア方式の配線基板を使用することもできる。さらに、ボンディングリード、共通配線およびランドのそれぞれの表面に形成するメッキ膜は、ニッケルNi膜、パラジウムPd膜および金Au膜の3層膜に限定されるものではなく、例えばニッケルNi膜の上部に金Au膜を積層した2層膜で構成することもできる。