ベース基板と、第1結晶層と第2結晶層とが交互に複数積層された積層構造体と、第3結晶層とを有し、前記ベース基板、前記積層構造体および前記第3結晶層が、前記ベース基板、前記積層構造体、前記第3結晶層の順に位置し、前記第1結晶層が、AlxGa1-xN、但し0≦x≦1からなり、前記第2結晶層が、AlyGa1-yN、但し0≦y≦1、x≠yからなり、前記第3結晶層が、AlzGa1-zN、但し0≦z≦1からなり、前記第1結晶層、前記第2結晶層および前記第3結晶層にシリコン原子を含む半導体基板。前記ベース基板が、シリコン結晶からなる請求項1に記載の半導体基板。前記第3結晶層の厚みが、0.5μm以上10μm以下である請求項1または請求項2に記載の半導体基板。前記第3結晶層のアルミニウム組成比zが、0以上0.05以下である請求項1から請求項3の何れか一項に記載の半導体基板。前記第1結晶層のアルミニウム組成比xと前記第2結晶層のアルミニウム組成比yとが、数1の関係を満足する請求項1から請求項4の何れか一項に記載の半導体基板。数1|y-x|>0.5前記積層構造体における前記第1結晶層および前記第2結晶層の繰り返し数が、2以上160以下である請求項1から請求項5の何れか一項に記載の半導体基板。前記シリコン原子の濃度が、1×1017atoms/cm3以上である請求項1から請求項6の何れか一項に記載の半導体基板。請求項1から請求項7の何れか一項に記載の半導体基板を用いた電子デバイスであって、前記半導体基板における前記第3結晶層の一部を活性領域とし、前記活性領域内のキャリアが前記半導体基板の縦方向に移動する縦型構造を備えた電子デバイス。非特許文献1に記載の繰り返し構造により、窒化物半導体の活性層の転位密度を低減できる可能性がある。また、特許文献1に記載の繰り返し構造により、窒化物半導体結晶の応力が制御でき、結晶破壊を免れる目的に一定の効果が期待できる。しかし、窒化物半導体からなる活性層の伝導型をn型にするために、n型不純物原子であるシリコン原子を活性層にドーピングすると、非特許文献2に記載のように、活性層に発生する応力が増大する。この結果、活性層である窒化物半導体結晶の転位が増加する可能性があり、結晶破壊の抑制が十分ではなくなる可能性がある。本発明の目的は、窒化物半導体からなる活性層にn型不純物原子をドーピングした場合であっても、活性層に発生する転位を減少することができる技術、あるいは、活性層の結晶破壊を抑制することができる技術を提供することにある。上記課題を解決するために、本発明の第1の態様においては、ベース基板と、第1結晶層と第2結晶層とが交互に複数積層された積層構造体と、第3結晶層とを有し、前記ベース基板、前記積層構造体および前記第3結晶層が、前記ベース基板、前記積層構造体、前記第3結晶層の順に位置し、前記第1結晶層が、AlxGa1-xN、但し0≦x≦1からなり、前記第2結晶層が、AlyGa1-yN、但し0≦y≦1、x≠yからなり、前記第3結晶層が、AlzGa1-zN、但し0≦z≦1からなり、前記第1結晶層、前記第2結晶層および前記第3結晶層にシリコン原子を含む半導体基板を提供する。前記ベース基板として、シリコン結晶からなるものが挙げられる。前記第3結晶層の厚みは、0.5μm以上10μm以下であることが好ましい。前記第3結晶層のアルミニウム組成比zは、0以上0.05以下であることが好ましい。前記第1結晶層のアルミニウム組成比xと前記第2結晶層のアルミニウム組成比yとが、|y-x|>0.5、の関係を満足することが好ましい。前記積層構造体における前記第1結晶層および前記第2結晶層の繰り返し数が、2以上160以下であることが好ましい。前記シリコン原子の濃度が、1×1017atoms/cm3以上であることが好ましい。本発明の第2の態様においては、前記した半導体基板を用いた電子デバイスであって、前記半導体基板における前記第3結晶層の一部を活性領域とし、前記活性領域内のキャリアが前記半導体基板の縦方向に移動する縦型構造を備えた電子デバイスを提供する。図1は、半導体基板100の断面を示す。半導体基板100は、ベース基板102と、バッファ層104と、第1結晶層106および第2結晶層108からなる積層構造体110と、第3結晶層112とを有する。ベース基板102、積層構造体110および第3結晶層112は、ベース基板102、積層構造体110、第3結晶層112の順に位置している。ベース基板102は、その上に積層構造体110および第3結晶層112が形成できる限りにおいて、任意の材料および構造が選択できる。すなわち、ベース基板102の材料として、GaAs、InP、GaN、SiC、Si、サファイアAl2O3等が選択でき、ベース基板102の構造として、単結晶、多結晶あるいはアモルファス非晶質が選択できる。ベース基板102としてシリコン基板、SOISilicononInsulator基板が挙げられる。ベース基板102として、特に、シリコン結晶基板たとえばシリコンウェハが好ましい。シリコン結晶基板を用いることで、高価な化合物半導体結晶基板を用いる必要がなく、既存の製造装置および既存の製造プロセスが利用できるので、製造コストを低くすることができる。バッファ層104は、積層構造体110の結晶性を高めるために、ベース基板102と積層構造体110との間に形成する結晶層である。バッファ層104の結晶性は必ずしも高くなくてよい。バッファ層104として、AlN層が挙げられる。また、バッファ層104は、不純物原子をドープしないノンドープ層であることが好ましい。たとえばノンドープAlN層が挙げられる。バッファ層104としてノンドープAlN層を用いることで、バッファ層104の電気抵抗を高め、第3結晶層112に形成される電子デバイスとベース基板102とを電気的に分離することができる。積層構造体110は、第1結晶層106と第2結晶層108とが交互に複数積層されてなる結晶層である。積層構造体110は、第1結晶層106と第2結晶層108とからなる繰り返し構造であり、積層構造体110の上に形成される第3結晶層112の結晶性を高め、第3結晶層112の転位密度が低減される。また、積層構造体110の繰り返し構造により積層構造体110の応力を制御し、積層構造体110自体の結晶破壊を免れる。結果として積層構造体110の上に形成される第3結晶層112の結晶破壊を免れる。積層構造体110における第1結晶層106および第2結晶層108の繰り返し数は、2以上160以下であることが好ましい。2以上の繰り返し数とすることで、繰り返し構造を形成できる。ただし、繰り返し数は、前記した繰り返し構造の効果第3結晶層112の転位密度を低減する効果および積層構造体110自体の結晶破壊を免れる効果が発現する程度の繰り返し数とすることがより好ましい。繰り返し数が160を超えると、繰り返し構造の効果が概ね飽和する一方、製造コストが増大する。よって、繰り返し数は160以下とするのが適切である。積層構造体110は、ベース基板102から第3結晶層112に向かう方向に沿って、第1結晶層106/第2結晶層108//第1結晶層106/第2結晶層108の順に形成される第1の場合図1に示す場合と、第2結晶層108/第1結晶層106//第2結晶層108/第1結晶層106順に形成される第2の場合図示しない場合の何れの場合であってもよい。第1の場合のとき、バッファ層104と第1結晶層106の組成および不純物濃度が一致する場合にはバッファ層104と第1結晶層106の区別がつかなくなる。この場合、バッファ層104の厚さが若干厚くなり、ベース基板102/バッファ層104/第2結晶層108//第1結晶層106/第2結晶層108のような層構成として把握できる。また、第1の場合のとき、第2結晶層108と第3結晶層112の組成および不純物濃度が一致する場合には第2結晶層108と第3結晶層112の区別がつかなくなる。この場合、第3結晶層112の厚さが若干厚くなり、第1結晶層106/第2結晶層108//第1結晶層106/第3結晶層112のような層構成として把握できる。第2の場合のとき、バッファ層104と第2結晶層108の組成および不純物濃度が一致する場合にはバッファ層104と第2結晶層108の区別がつかなくなる。この場合、バッファ層104の厚さが若干厚くなり、ベース基板102/バッファ層104/第1結晶層106//第2結晶層108/第1結晶層106のような層構成として把握できる。また、第2の場合のとき、第1結晶層106と第3結晶層112の組成および不純物濃度が一致する場合には第1結晶層106と第3結晶層112の区別がつかなくなる。この場合、第3結晶層112の厚さが若干厚くなり、第2結晶層108/第1結晶層106//第2結晶層108/第3結晶層112のような層構成として把握できる。第1結晶層106は、AlxGa1-xN、但し0≦x≦1からなり、第2結晶層108は、AlyGa1-yN、但し0≦y≦1、x≠yからなる。第1結晶層106と第2結晶層108は、互いに組成が異なるものの、共にアルミニウムガリウム窒素系化合物半導体の結晶層である。第1結晶層106および第2結晶層108の組成および厚さを制御して、積層構造体110の応力、結晶性等を制御できる。また、第1結晶層106および第2結晶層108の何れか一方のアルミニウム組成比を高めてバンドギャップを大きくし、積層構造体110の絶縁性を高くできる。あるいは、他方のガリウム組成比を高めて第3結晶層112と接する層の組成を第3結晶層112に近づけ、第3結晶層112の転位密度を低減することができる。たとえば、第1結晶層106のアルミニウム組成比xと第2結晶層108のアルミニウム組成比yとが、|y-x|>0.5、の関係を満足するようにすることができる。xとyが0.5を超えて異なれば、前記した積層構造体110の応力制御および第3結晶層112の転位密度の低減が共に充足できるようになる。第3結晶層112は、AlzGa1-zN、但し0≦z≦1からなる。第3結晶層112は、電子デバイスの活性層として機能する結晶層であり、転位の少ない良質な結晶であることが求められる。活性層として機能することを考慮して、第3結晶層112のアルミニウム組成比zは、0以上0.05以下とすることが好ましい。第3結晶層112の厚みとして、0.5μm以上10μm以下が挙げられる。第3結晶層112の厚さが0.5μm以上になると、第3結晶層112の膜応力が大きくなり、転位等による結晶性の低下、膜剥離結晶破壊等の問題が顕在化してくる。本発明は、このような状況においても第3結晶層112の結晶性を良好にし、剥離を抑制するものであり、第3結晶層112の厚みが0.5μm以上の場合に本発明の効果がより顕著に発揮される。ただし、第3結晶層112の厚みが10μmを超えると膜剥離結晶破壊が避けられない。よって第3結晶層112の厚みは10μm以下とするのが好適である。第1結晶層106、第2結晶層108および第3結晶層112には、シリコン原子を含む。第3結晶層112をn型の活性層として機能させる場合、n型伝導を示す不純物原子としてシリコン原子をドーピングする必要がある。このような場合、第3結晶層112の応力が増加し、結晶性の低下および膜剥離が発生しやすくなる。しかし、本発明では、第1結晶層106および第2結晶層108積層構造体110にもシリコン原子を導入する。この結果、第1結晶層106および第2結晶層108の応力が、第3結晶層112の応力増加に見合う程度に増加し、積層構造体110と第3結晶層112とが格子整合しやすくなる。この結果、第3結晶層112の結晶性を高め転位を減少し、第3結晶層112の積層構造体110からの剥離を抑制できる。なお、第1結晶層106および第2結晶層108にシリコン原子を導入することで、積層構造体110の電気抵抗が低下する可能性があるが、前記した通り、第1結晶層106または第2結晶層108の何れか一方のアルミニウム組成比を高めること、あるいは繰り返し構造の繰り返し数を増加することで積層構造体110の電気抵抗の低下を抑制できる。第1結晶層106、第2結晶層108および第3結晶層112に含まれるシリコン原子の濃度は、1×1017atoms/cm3以上とすることが好ましい。1×1017atoms/cm3以上とすることで、第3結晶層112に必要な導電性が確保できる。以上説明した半導体基板100によれば、n型不純物原子としてシリコン原子を第3結晶層112に含む場合であっても、第1結晶層106および第2結晶層108積層構造体110にシリコン原子を含むため、活性層として機能する第3結晶層112の結晶性を良くすることができる。この結果、第3結晶層112に形成する電子デバイスの性能を高めることができる。なお、本発明は、第3結晶層112の一部を活性領域とする電子デバイスとして把握することも可能である。この場合、第3結晶層112が、その厚さを0.5μm以上10μm以下と厚く形成できる利点を活かして、活性領域内のキャリアが半導体基板100の縦方向に移動する縦型構造を備えた電子デバイスとすることができる。縦型構造を備えた電子デバイスとして、ショットキーバリアダイオード、PINダイオード、絶縁ゲートバイポーラトランジスタが挙げられる。上記したバッファ層104、第1結晶層106、第2結晶層108、第3結晶層112は、エピタキシャル結晶成長法により形成できる。エピタキシャル結晶成長法としてMOCVDMetalOrganicChemicalVaporDeposition法を用いる場合、原料ガスとして、TMAトリメチルアルミニウム、TMGトリメチルガリウム、NH3アンモニアを用いることができ、シリコンドーピングガスとしてSi2H6ジシラン、SiH4シランを用いることができ、キャリアガスとして、H2水素ガス、N2窒素ガスを用いることができる。実施例半導体基板100のバッファ層104、第1結晶層106、第2結晶層108および第3結晶層112を、各々AlN層、AlN層、GaN層およびGaN層とし、各層の厚み、シリコン原子濃度および繰り返し数を表1の通りとした実施例1の半導体基板を作成した。比較のため、実施例1の半導体基板における第3結晶層112にシリコン原子をドーピングしない比較例1の半導体基板を作成した表2参照。また、AlN層、AlN層、GaN層およびGaN層の各層の厚み、シリコン原子濃度および繰り返し数を表3の通りとした実施例2の半導体基板を作成した。比較のため、実施例2の半導体基板における第1結晶層106および第2結晶層108にシリコン原子をドーピングしない比較例2の半導体基板を作成した表4参照。上記した実施例1、比較例1、実施例2および比較例2の各半導体基板について、クラック密度と転位密度を測定した結果を表5に示す。実施例1と比較例1を比較すれば、クラック密度および転位密度の両方で実施例1の方が低い値を示している。これは、第3結晶層112にシリコン原子をドーピングしない比較例1に対し、第1結晶層106、第2結晶層108および第3結晶層112の全ての層にシリコン原子をドーピングした実施例1の結晶性改善の効果を示しているといえる。また、実施例2と比較例2を比較すれば、クラック密度および転位密度の両方で実施例2の方が低い値を示している。これは、第2結晶層108および第3結晶層112にシリコン原子をドーピングしない比較例2に対し、第1結晶層106、第2結晶層108および第3結晶層112の全ての層にシリコン原子をドーピングした実施例2の結晶性改善の効果を示しているといえる。