"信号により電力が供給される集積回路であって、接地ノード、供給ノード、およびデータ内容および所定のエネルギーを有する入力信号を受信するための第1の端子を含む、集積回路ダイと、前記集積回路ダイ上に形成され、前記第1の端子に接続され、前記入力信号に付随するデータ内容を受信することができる、受信バッファと、前記集積回路ダイ上に形成された整流器であって、前記第1の端子と前記接地ノードの間に接続された第1のダイオードと、前記第1の端子と前記供給ノードの間に接続された第2のダイオードとを含み、前記入力信号を整流し、前記入力信号の所定のエネルギーの少なくとも一部分を供給ノードに渡すことができ、前記第1および第2のダイオードのそれぞれは、ESDインパルスに耐えることができる、整流器とを備える集積回路。前記第1および第2のダイオードが、それぞれ第1のトランジスタおよび第2のトランジスタ内の寄生ダイオードである、請求項1に記載の回路。前記入力信号の平均エネルギーが、前記第1および第2のダイオードを整流器として動作させるのに十分大きい、請求項1または2に記載の回路。前記第1および第2のダイオードが、前記第1の端子を通る静電放電から前記集積回路ダイを保護する、主要な素子または唯一の素子である、請求項1~3のいずれか1項に記載の回路。前記入力信号は、第1の信号と、前記第1の信号に対して相補形な第2の信号によって形成される差動入力信号であり、前記第1の端子は前記第1の信号を受信することができ、前記集積回路ダイは、前記第2の信号を受け取ることができる第2の端子をさらに含み、前記整流器は、前記第2の端子と前記接地ノードの間に接続された第3のダイオードと、前記第2の端子と前記供給ノードの間に接続された第4のダイオードとをさらに含み、前記第1、第2、第3、および第4のダイオードは全体で前記差動入力信号の全波整流を実現し、前記第3および第4のダイオードのそれぞれは、ESDインパルスに耐えることができる、請求項1~4のいずれか1項に記載の回路。集積回路に電力供給する方法であって、前記集積回路の第1の端子にて、データ内容および所定のエネルギーを有する第1の入力信号を受信するステップと、前記集積回路の前記第1の端子と接地ノードの間に接続された第1のダイオード、および前記集積回路の前記第1の端子と供給ノードの間に接続された第2のダイオードにより、前記第1の入力信号の一部分を整流するステップと、前記供給ノードにて、前記第1の入力信号の所定のエネルギーの少なくとも一部分を蓄積するステップとを含み、前記第1および第2のダイオードのそれぞれは、ESDインパルスに耐えることができる方法。前記第1および第2のダイオードが、それぞれ第1のトランジスタおよび第2のトランジスタ内の寄生ダイオードである、請求項6に記載の方法。前記第1および第2のダイオードのみにより前記第1の端子を通る静電放電から前記集積回路を保護するステップをさらに含む、請求項6または7に記載の方法。前記第1の入力信号に付随するデータ内容をバッファするステップをさらに含む、請求項6~8のいずれか1項に記載の方法。前記集積回路の第2の端子にて、データ内容および所定のエネルギーを有し、前記第1の入力信号と共に差動入力信号を形成する、第2の入力信号を受信するステップと、前記第2の入力信号に付随するデータ内容をバッファするステップと、前記集積回路の前記第2の端子と前記接地ノードの間に接続された第3のダイオード、および前記集積回路の前記第2の端子と前記供給ノードの間に接続された第4のダイオードにより、前記第2の入力信号の一部分を整流するステップであって、各ダイオードはESDインパルスに耐えることができる、ステップと、前記供給ノードにて、前記第2の入力信号の所定のエネルギーの少なくとも一部分を蓄積するステップとをさらに含み、それにより前記差動入力信号を全波整流する、請求項6~9のいずれか1項に記載の方法。しかし、このより新しいDAAでは、ライン側回路には、ホストシステム電源から分離された別個のDC電源を供給しなければならないという問題が生じる。分離された電源を供給するために、2つの主な手法が提案されている。第1の手法では、電源は、別個の電源変圧器を介して、ホストシステムからライン側回路にデジタルパルスの流れとして伝達される。パルスは、ライン側回路内の整流器によってDC電源電圧に変換することができるAC信号を形成する。この手法には、1つはデジタルデータ信号用の分離バリアとして働くための、もう1つはライン側回路に電力を供給するための、少なくとも2つの変圧器を必要とするという欠点がある。提案されている第2の手法は、ライン側回路用の電力を、電話線自体から得るものである。しかし、この手法は、ドイツおよびオーストリアを含む一部の国での電話通信システムの仕様は、DAAが電話線から使用することができる電力量を厳しく制限しているので、実際には実施が難しい。この手法はまた、宅内機器と電話会社中央局の間の距離が長くなるのにつれて、電話線上の電圧降下が増加するので、宅内機器を設置できる、電話局からの距離が短くなりやすい。DAA内のシステム側回路とライン側回路の間の単一のデジタル通信リンクは、データ信号を伝送することができ、かつ電話線から電力を引き出さずに、ライン側回路を動作させるのに十分な電力を伝達することができることで実現される。発明者らにより、分離変圧器を用いて、システム側インターフェース回路からライン側インターフェース回路へ著しい電力量を伝送することができ、単一の分離変圧器を通して、データと電力の両方を伝送することによって、分離バリアとして変圧器を用いるコストが大幅に低減されることが認識された。したがって、通信リンクは、システム側インターフェース回路と、ライン側インターフェース回路と、データと電力信号の両方を伝送できる変圧器を含む分離バリアとを備える。各インターフェース回路は、ライン側またはシステム側の上位の通信回路と接続することができ、インターフェース回路は上位の通信回路から、分離バリアを跨って他方のインターフェース回路へ送信すべき順方向向きのデータ信号を受け取ることができ、かつインターフェース回路は上位の通信回路へ、分離バリアを跨って他方のインターフェース回路から受信したデータ信号を渡すことができる。好ましくは、各インターフェース回路は、モードスイッチと、トライステートバッファを含み、それによりインターフェース回路が送信モードまたは受信モードで動作することが可能になる。送信モードではインターフェース回路は、それぞれの上位の通信回路からの信号を分離バリアへ渡す。受信モードではインターフェース回路は、分離バリアを跨って受け取った信号を受信し、ラッチする。システム側インターフェース回路では、このラッチング動作により、ライン側インターフェース回路がシステム側インターフェース回路へ信号を送信している間でも、システム側インターフェース回路がライン側インターフェース回路へ電力を伝達することが可能になる。さらに、ライン側インターフェース回路では、ラッチング動作によりトライステートバッファが整流器として働くことが可能になる。一実施形態において、本発明は、接地ノード、供給ノード、およびデータ内容および所定のエネルギーを有する入力信号を受信するための第1の端子を含む集積回路ダイを備える、信号により電力が供給される集積回路である。受信バッファは、集積回路ダイ上に形成され、第1の端子に接続され、前記入力信号に付随するデータ内容を受信することができる。整流器もまた集積回路ダイ上に形成され、第1の端子と接地ノードの間に接続された第1のダイオードと、第1の端子と供給ノードの間に接続された第2のダイオードとを含む。整流器は入力信号を整流し、入力信号の所定のエネルギーの少なくとも一部分を供給ノードに渡すことができ、第1および第2のダイオードのそれぞれは、ESDインパルスに耐えることができる。他の実施形態において、本発明は集積回路に電力供給する方法である。データ内容および所定のエネルギーを有する第1の入力信号は、集積回路の第1の端子において受信される。第1の入力信号の一部分は、集積回路の第1の端子と接地ノードの間に接続された第1のダイオード、および集積回路の第1の端子と供給ノードの間に接続された第2のダイオードによって整流される。第1の入力信号の所定のエネルギーの少なくとも一部分は供給ノードに蓄積される。第1および第2のダイオードのそれぞれは、ESDインパルスに耐えることができる。本発明はまた、上記の通信プロトコルにより、分離バリアを跨って信号を通信する方法を実現する。次に、本発明の様々な実施形態について、添付の図面に関連して詳細に説明する。DAA内のライン側回路とシステム側回路の間で、分離されたデジタル通信リンクは実現される。単一の変圧器は、分離バリアとして使用される。単一変圧器分離バリアSTIBを用いて、電力の主供給源として電話線に依存せずに、ライン側インターフェース回路LSICを動作させるのに十分大きな電力量をシステム側インターフェース回路SSICから伝達することができる。STIBは、双方向性データ、クロック、および電力信号を伝送することができる。図1は、STIB136によって分離された、システム側インターフェース回路SSIC180と、ライン側インターフェース回路LSIC182を備えるデジタル通信リンク100を示す。好ましくは、SSIC180およびLSIC182のそれぞれは、単一の集積回路上にそれぞれ集積される。好ましくは、STIB136は、大電力容量および低インピーダンスを有する表面実装部品である。SSIC180およびLSIC182のそれぞれは、STIB136を跨って信号を送信するために、STIB136にノード126および138で接続される、少なくとも1つのトライステートバッファ108、156を含む。SSIC180およびLSIC182のそれぞれは、他方のインターフェース回路によって送信された信号を受信するために、STIB136に接続された受信バッファ133、176をさらに含む。好ましくは、バッファ108、156、133、および176のそれぞれは増幅型のバッファであり、STIB136を跨って送信すべき信号、またはSTIB136を介して受信した信号を、それぞれ増幅する。SSIC180およびLSIC182はまた、追加のトライステートバッファ114および172、および付随するインバータ106、168を含み、これらはトライステートバッファ108および156と連動してプッシュプル増幅器を形成することができる。プッシュプルまたはダブルエンド構成は、高い電力容量、およびSTIB136の一次および/または二次巻線の両端での大きな電圧スイングを実現する。デジタル通信リンク100では、フレームベースのTDM時分割多重化通信プロトコルにより、STIB136を跨ってSSIC180とLSIC182の間で、電力とデータの両方を通信することができる。所定の期間を表す各フレーム内では、SSIC180とLSIC182は、選択制御ロジック図示せずによって供給される制御信号SelFおよびSelRによって決められるように、送信と受信の間を交代する。例えば、フレームの最初の期間では、ピン104の所定の制御信号SelFはシステム側のトライステートバッファ108、114をイネーブルし、一方、ピン166の相補形制御信号SelRはライン側入力のトライステートバッファ156、172をディスエーブルする。その結果、ピン102で受け取った順方向向きのデータ信号TxF順方向向きのパルスの流れは、システム側トライステートバッファ108、114によって増幅され、変圧器T1のシステム側巻線へ送信され、続いて変圧器T1のライン側巻線によってライン側受信バッファ176に渡される。次いで順方向向きのデータ信号は、ピン178で順方向データ信号RxFとして出力される。同様に、ライン側からシステム側への逆方向送信に対しては、制御信号SelFおよびSelRは、トライステートバッファ156、172をイネーブルし、トライステートバッファ108、114をディスエーブルするように供給される。したがってデータ信号TxR逆方向向きのパルスの流れは増幅され、変圧器を跨って送信され、受信バッファ133で受信され、逆方向データ信号RxRとして出力される。LSIC182は、STIB136を跨ってSSIC180から電力を受け取るための電力回路を含むことが好ましい。より具体的には、整流器144、および供給コンデンサ154などの蓄積素子が、STIB136の二次巻線の両端にノード138、140で接続される。整流器144は、図示のようにダイオード146、148、150、および152を含むダイオードブリッジ整流器とすることができる。ダイオード146、148、150、および152は、ターンオン電圧が低いショットキーダイオードであることが好ましい。整流器144および供給コンデンサ154により、変圧器T1のライン側巻線に現れる信号TxFを含む、実効的にAC信号を表す順方向データパルスの流れを、ノード162でDC電圧VddLに変換することができる。次いで、このDC電圧VddLは、ライン側回路用に供給電圧をもたらすために用いることができる。整流器144は、LSIC182と同じ集積回路ダイ上に集積された4つのダイオードによって実装することができ、LSIC182を変圧器のライン側に接続する1対の端子に接続される。この実装形態では、各パッドノード138および140には、正供給電圧VddLへ上向きに接続されたダイオードと、接地へ下向きに接続されたダイオードが設けられ、それにより整流ブリッジを形成する。したがって、ダイオード対146、148および150、152は、それぞれノード142および174で入力信号に対する半波整流器を形成し、両方でノード142と174の間の差動信号に対する全波整流器を形成する。この実施形態では、入力信号は、ダイオード整流器144を動作させるのに十分大きな平均エネルギーを有するすなわちダイオードのカットイン電圧より大きな振幅を有することが好ましい。ダイオード146、148、150、および152は、約1000ボルトから約2000ボルトの過渡ESDインパルスに耐えることができ、静電放電から集積回路ダイを保護するのに十分な電流輸送能力を有することが好ましい。ESD事象が起きたときは、過渡電圧は単に、適当な供給源レール接地または供給電圧VddLへ分流される。この実施形態では、ダイオード146、148、150、および152は、整流ダイオードとしてだけでなく、LSIC182用の入力ピンに対する主要なESD保護ダイオードとして働き、確かにこれらのピンに対する唯一のESD保護素子として働くことができる。上述のダイオードブリッジ整流器の代替として、またはそれと連動して、同期整流器を用いることもできる。ダイオードブリッジと同期整流器の両方があれば、ダイオードブリッジは、始めにLSIC182の電力が立ち上がるとき例えば、同期整流器用の制御ロジックが動作するのに十分な電圧がないときに、動作に必要な初期スタートアップ電圧を発生するために用いることができる。次いで同期整流器は、同期整流器が動作するのに十分高いレベルに、初期スタートアップ電圧が達した後の整流用に用いることができる。以下でさらに述べるように、他の実施形態では、ダイオード146、148、150、および152は、同期整流器内のトランジスタ内の様々な半導体接合によって形成される寄生ダイオードとすることができる。デジタル通信リンク100の動作およびその中の様々な信号については、図2に示されるタイミング図を参照することによってより十分に理解されよう。適切なTDMプロトコルは、ビット期間202から207として示される、繰り返しフレーム200に基づくものとすることができる。ビット期間201フレーム200の開始の前のビット期間では、制御信号SelFは210でイネーブルされ、制御信号SelRは222でディスエーブルされ、ビット期間202、203、およびビット期間204の始めの部分を通してそれぞれの状態に保たれる。その結果、ビット期間202、203、および204では、TxFおよびRxFライン内で1本線の陰影で示されるように、信号TxF順方向のパルスの流れは、トライステートバッファ108および114によって、変圧器T1を跨って送信され、信号RxFとして受信される。LSIC182は、フレーム200の後半の部分の間、すなわちビット期間205~207内で送信する。ビット期間204では、制御信号SelFおよびSelRの極性は逆転され、それによりライン側トライステートバッファ156、172はイネーブルされ、システム側トライステートバッファ108、114はディスエーブルされる。したがって、ビット期間205~207では、ビット期間205~207のTxRおよびRxRラインのクロスハッチングによって示されるように、信号TxR逆方向のパルスの流れは、ライン側トライステートバッファ156、172によって変圧器T1を跨って送信され、信号RxRとして受信される。受信バッファ133および176は、フレーム200全体にわたってアクティブとすることができる。したがって、フレーム200の第1の部分の間、システム側の信号TxFは、次いでバッファ133およびバッファ176の両方によって受信され、それぞれピン132および178で出力することができる。それに対応して、フレーム200の第2の部分の間、ライン側の信号TxRは、バッファ133およびバッファ176の両方によって受信される。この理由により、図2でRxFよびRxR信号は、RxF/RxRで示される1つだけの信号ラインにより表される。図2の信号EnFおよびEnRは、以下でさらに述べるように、電力伝達を向上させるために用いられる。変圧器の飽和を避けるために、STIB136を跨る通信信号は、磁束バランスされていることが好ましい。例として、新しいモデムシステムでの使用に適した変圧器の磁束巻数積の限界は、約2.35マイクロボルト秒、すなわち3.6ボルトで652.5ナノ秒であり得る。したがって伝送プロトコルは、例えば2つのデータフレームにわたってDCバランスされたコードを生ずるべきである。例として、マンチェスタ符号化、または交番マーク反転法AMIを容易に使用することができる。図3は、デジタル通信リンク100での使用に適した通信プロトコルを示し、STIB136の磁束はマンチェスタ型符号化方式すなわち0ビットを2ビットシーケンス01として符号化し、1ビットを2ビットシーケンス10として符号化するを用いることより、バランスがとられている。上記の図2のプロトコルと対比すると、図3のプロトコルは、時分割多重化を使用するが、フレーミングシーケンスの順方向送信を可能にするために、SSIC180とLSIC182に異なる長さの時間を割り当てている。より具体的には、図3のプロトコルでは、SSIC180は時間スロット301~308の間で送信し、LSIC182は時間スロット309~312の間で送信する。図3の基本フレーム322には、次のものを含むことができる。1時間スロット301および302の間の順方向データビットDF、それに続くNOTDFとしてマンチェスタ符号化されているのが示される2時間スロット303および304の間の順方向制御ビットCF、NOTCFとして示される3時間スロット305~308の間の所定の順方向フレーミングシーケンス326NOTCF、NOTCF、CF、CFとして示される4時間スロット309および310の間の逆方向データビットDR、NOTDRとして示される5時間スロット311および312の間の逆方向制御ビットCR、NOTCRとして示される図3のプロトコルはまた、ダミーすなわち埋め込みビット330を含むことができ、これらはフレームサイズを調整するために追加または除去することができる。このようにして、SSIC180およびLSIC182のクロックレートを変えずに、広範なデータレートに適応することができる。例として、時間スロット313~318に、磁束バランスを達成するために交互の値を有する6個の埋め込みビット例えば0,1,0,1,0,1が示される。図4に示されるように、2つの連続するフレーム、フレームkおよびフレームk1にわたって埋め込みビットの磁束をバランスさせることにより、奇数個の埋め込みビットにも適応させることができる。例えばフレームkが埋め込みビットシーケンス[01010]を含む場合は、フレームk1はシーケンス[10101]を含むことができる。順方向フレーミングシーケンスは、どこでフレームが開始かつ/または終了するかを識別するのに用いることができる、任意の固有なビット値のシーケンスとすることができる。例えば、図3に示されるプロトコルでは、時間スロット304での反転制御ビットNOTCFは、その後、時間スロット305および306で2回繰り返される。この3回繰り返される値は、マンチェスタ符号化信号01、10が同じ値の3個の時間スロットシーケンスを生じない限りにおいて、容易に識別することができる固有の同期シンクパターンを実現する。このシンクパターンに適した検出回路は、例えば3ビットのシフトレジスタによって実装することができ、レジスタ内の各ビットは、3入力ANDゲートに供給され、ANDゲートは3回繰り返される値が検出されたとき、信号を出力する。上述のシンクパターンの代わりに、他のフレーム検出技法を用いることもできる。例えば、到来データを記憶するために大きなバッファを用いることができ、次いでフレーミングを決定するために、当技術分野では知られている技法により、バッファされたデータをマイクロプロセッサによって統計的に分析することができる。図5および図6は、デジタル通信リンク100の別の実施形態を示し、ここでは、図1に示されるLSIC182の整流器およびトライステートバッファ機能は新奇な整流バッファによって実現され、インターフェース回路はSSIC180からLSIC182への電力の伝達を強化する帰還路を含む。図5を参照すると、整流バッファ504は、供給コンデンサ、およびインターフェース端子Vsを介してSTIB136に接続された、トライステートバッファ156と、トライステートバッファに接続されたモードスイッチMX1Lと、STIB136とモードスイッチMX1Lの間の帰還路508を備える。整流バッファ504はさらに、信号RxFを出力するための受信出力端子と、信号TxRを受信するための送信入力端子を有する。トライステートバッファ156は、相補形トランジスタペアM1LPチャネルMOSFETおよびM2LNチャネルMOSFETと、ペア内の1つのトランジスタM1Lに接続されたNAND論理ゲートND1LLと、ペア内の他方のトランジスタM2Lに接続されたNOR論理ゲートNR2LLと、NANDおよびNORゲートのENABLE入力の間に接続されたインバータIN1LLを備える。一実施形態において、トライステートバッファ内の相補形トランジスタペア156、172は、SSIC180へ信号を送信するための出力ドライバ、およびSSIC180から受信した信号を整流するための同期整流器の両方として働く。実質的に整流バッファ504は、モードスイッチMX1Lの状態に応じて、送信モードと整流モードの、2つのモードを有する。モードスイッチMX1Lは、ライン側インターフェース制御ロジック図示せずによって制御される。好ましくは、LSIC182およびSSIC180は、図2~4に示されたものなどのTDMプロトコルに従って通信するように構成される。特に、SSIC180はTDMフレームの所定の時間スロット順方向送信期間の間に送信し、LSIC182はフレームの異なる時間スロット逆方向送信期間の間に送信する。順方向送信期間では、SSIC180がSTIB136を超えて送信している間、ライン側インターフェース制御ロジック図示せずは、整流バッファを整流モードにするように適切なSelR信号例えばゼロボルト信号を供給し、このモードでは、SSIC180によって送信される順方向データ中のエネルギーのかなりの部分が迂回され、供給コンデンサCLに蓄積される。逆方向送信期間では、LSIC182がSTIB136を超えて逆方向データを送信するようにスケジュールされているときは、適切なSelR信号例えば3.5ボルト信号が供給され、それにより整流バッファを通常のトライステートバッファとして動作させるすなわち、SLIC182からのデータ信号を、STIB136を介してSSIC180に渡す。STIB136を超えて送信される信号は差動信号ダブルエンドまたは非接地型としても知られるであることが好ましいので、LSIC182内には第2の整流バッファ506を設けることができる。第2の整流バッファ506は同様に、トライステートバッファ172と、モードスイッチMX2Lと、帰還路510を備える。トライステートバッファ172は、相補形トランジスタM3LおよびM4L、NAND論理ゲートND3L、NOR論理ゲートNR4L、およびインバータIN3Lを含む。整流バッファ156と整流バッファ172は、全体で差動整流バッファ512を形成する。図6は、LSIC182内の供給コンデンサCLへ電力を供給するために、どのようにして差動整流バッファ512が、STIB136を超えてSSIC180によって送信された差動信号を整流するように動作できるかを示す。図6は、STIB136を介して差動整流バッファスイッチM1L、M2L、M3L、M4L、および付随する内部抵抗により表されると供給コンデンサCLに接続された、差動プッシュプル送信器スイッチM1S、M2S、M3S、M4S、および付随する内部抵抗により表されるの、単純化回路図のいくつかの状態を示す。回路の3つの連続する状態が図610、620および630に示され、ここで送信器は、値1の送信図610から、値0の送信図630へ遷移する。差動送信器は通常、プッシュプル構成の2組の相補形トランジスタによって実装されるので、スイッチM1SとM2Sは、差動送信器の上部支脈中の2つの相補形トランジスタを表し、一方、スイッチM3SとM4Sは、下部支脈中の2つの相補形トランジスタを表す。差動整流バッファ512を構成するスイッチは、同期整流器として動作する。図610は、回路の例示の状態を示し、1の送信ビットは、スイッチM1SとM4Sを閉じ、スイッチM2SとM3Sを開くことによって、SSIC180からLSIC182へ送信される。順方向電流ループは、電源Vsplyから、スイッチM1Sを通り、STIB136の一次巻線を通り、最後にスイッチM4Sを通って接地へと生成される内部抵抗は無視する。ライン側では、スイッチM1LとM4Lが閉じられ、スイッチM2LとM3Lは開かれる。その結果、STIB136の二次巻線に印加された電流は、スイッチM1Lを通り、インピーダンスRLを通り、最後にスイッチM4Lを通って流れ、同時に供給コンデンサCLを充電する。図620では、STIB136の二次巻線を通る電流の流れを切断するために、差動整流バッファ内のすべてのスイッチが開かれる。この期間では、LSIC182の負荷は、供給コンデンサCLのみによって供給される。ライン側で変圧器二次側を通る負荷電流はないので、スイッチM2SとM3Sを閉じ、スイッチM1SとM4Sを開くことにより、変圧器一次側の極性を容易に変化させることができる。したがって、図620で送信器の電流路は、電源Vsplyから、スイッチM3Sを通り、変圧器一次側を反対極性で通り、次いでスイッチM2Sを通って接地に至る。最後に図630では、ライン側のスイッチM1LとM4Lが開かれ、スイッチM2LとM3Lは閉じられる。変圧器の極性は反転されているので、今度は変圧器二次側は、正しい極性で負荷に再接続される。電流は依然としてコンデンサCLの正端子に流入し、したがって、SSIC180によってゼロ値が送信されているビット期間では、SSIC180からLSIC182への電力の伝達が続けられる。したがってSSIC180からの信号は、その信号にほぼ同期してスイッチM1L、M2L、M3L、およびM4Lを動作させることにより、差動整流バッファによって整流される。図620に示されるブレークビフォアメークのステップは、任意選択である。しかし省略された場合は、システム側送信器は、変圧器二次側を通る電流の流れを打ち消すために、ライン側スイッチよりもかなり強力したがってより大型にしなければならないことがあり得る。一方、上述のブレークビフォアメークの実装形態では、ライン側スイッチは、システム側スイッチと、およそ同じ大きさとすることができる。ブレークビフォアメークの時間間隔は、二次側の電流の流れを遮断または大幅に減少させるために、十分長いことが好ましい。一部の用途、例えば高速モデム用途では、この目的には数ナノ秒の時間間隔で十分である。再び図5を参照すると、図5に示される実施形態での様々な信号が、以下の表に示される。選択信号およびイネーブル信号を除き、すべての信号は差動または相補形である。RxF信号は、変圧器二次側の負端子Vs-から取り出され、次いでインバータIN2Lによって反転され、一方、RxF-信号は、変圧器二次側の正端子Vsから取り出され、インバータIN4Lによって反転される。その結果、RxFの信号は端子Vsの信号値に追従し、RxF-の信号は端子Vs-の信号値に追従する。上記のように、SelR信号は、差動整流バッファのモードを制御する。モードスイッチMX1Sは、モードスイッチMX1SのピンSDのSelR信号入力の値に応じて、ピンD0のRxF信号、またはピンD1のTxR信号を選択するように、マルチプレクサとして動作する。例えば整流モードのために信号SelFがローの場合は、RxF信号が選択され、モードスイッチMX1SのZ出力ピンに渡される。モードスイッチMX1Sからの信号出力は、トライステートバッファ156に入力され、トライステートバッファ156内の相補形トランジスタM1LおよびM2Lは、RxFの値をとる。例えば、RxF信号がハイの場合は、トランジスタM2Lは開きすなわち実質的に非導通状態になる、トランジスタM1Lは閉じすなわち実質的に導通状態になる、実効的に変圧器二次側の正端子を供給コンデンサCLに接続し、それにより供給コンデンサを供給電圧VddLまで充電する。同時に、対応するRxF-信号は、RxF信号の反転であるのでローとなる。モードスイッチMX2Lは、ローのRxF-信号をトライステートバッファ172に渡し、トランジスタM3Lを開き、トランジスタM4Lを閉じる。したがって変圧器二次側の負端子Vs-は、実効的にライン側の分離された接地に接続される。したがって、a変圧器二次側の正端子Vs、bトランジスタM1L、c供給コンデンサCL、d分離された接地ノード、e変圧器二次側の負端子Vs-を通って形成される電流ループが完成され、したがってSSIC180からLSIC182へ電力が伝送される。RxFおよびRxF-信号の所与の値が確立された後、正帰還ループが生成され、それにより、SelR信号がローであることを条件とし、さらにトライステートバッファが適当なEnR信号によってイネーブルされると仮定して、実効的に値をラッチする。このラッチ効果は、SSIC180上のトランジスタが、LSIC182上のトランジスタを打ち消すのに十分大きくない場合は、重要な問題となり得る。したがって、図6に関連して上述したように、ラッチを遮断し、変圧器に新しい伝送値が印加されるのを可能にするために、ブレークビフォアメークスイッチング方式は実現される。特に、EnR信号は、トライステートバッファを短時間ディスエーブルするために用いることができ、それによってラッチを遮断し、送信回路がより容易に、変圧器に次のデータ状態ハイまたはローを強制させるのを可能にする。別法として、ラッチをディスエーブルすなわち遮断するのに、選択ラインSelFおよびSelRを用いてもよい。差動整流バッファを送信モードにするために、ハイのSelR信号が、モードスイッチMX1LおよびMX2Lに供給される。したがって、到来データTxRおよびTxR-は、モードスイッチMX1LおよびMX2Lを通過して、トライステートバッファ156、172に達する。したがって、相補形トランジスタM1L、M2L、M3L、およびM4Lは、変圧器の二次側にTxRの値を印加し、それによりSSIC180に逆方向データを送信する。上述の差動整流バッファ構成は、図5に示されるように、SSIC180にも当てはまる。SSIC180が送信ではなく受信する、TDMの時間間隔の間は、トライステートバッファ108および114はラッチされ、モードスイッチMX1SおよびMX2S、およびトライステートバッファ108および114を通る正帰還の結果、LSIC182によって送信される順方向のパルスの流れを反映させる。各TDMビット期間の終わりでは、LSIC182によって新しい値が送信される直前に、SSIC180スイッチは、上述のブレークビフォアメークと同様にして、短い時間、一時的にディスエーブルされる例えばハイインピーダンス状態に置かれる。したがってLSIC182は、SSICドライバからの干渉なしに、変圧器に新しい値を印加する機会をもつ。SSIC180スイッチが再イネーブルされると、SSIC180は、新しい値にラッチし、その値を増幅する。実効的に、送信回路と受信回路の間にマスタスレーブの関係が生じ、スレーブ回路は、マスタによって送信される値にラッチする。注目すべきは、SSIC180内のトライステートバッファ108および114が所与の値にラッチした後、増幅された駆動電流が、電源VsplyからトランジスタM1S、M2S、M3S、およびM4Sを通って流れる。この増幅された電流は、変圧器一次側の電流に加算され、それに対応するより大きな電流を変圧器二次側を通って流し、実効的に、LSIC182内の整流器へ伝達される補完的なパルスの流れを生成する。より具体的には、変圧器二次側に生ずる追加の電流は、システム側の電源Vsplyから生じ、ライン側の供給コンデンサCLに伝達された、電力およびエネルギーを表している。したがってラッチされた状態では、LSIC182が送信していても、電力は実際にSTIB136からLSIC182へ順方向に伝達される。その結果、電力は、SSIC180が送信するときと、LSIC182が送信するときの両方で、LSIC182へ伝達されるので、供給コンデンサCLでの電圧の安定性は劇的に改善される。LSIC182およびSSIC180の動作は、図5に関連して、図2のタイミング図を参照することによりさらに理解することができる。SSIC180が、LSIC182に送信しようとしていると仮定すると、信号SelFはハイ210に遷移させられ、SelR信号はロー222に遷移させられる。したがって、モードスイッチMX1SおよびMX2Sは、TxF/-信号を選択して出力するように設定される。したがって、ハイのTxF信号ビット期間210内の212はノードVinSへハイ信号として渡され、一方、対応する差動のローのTxF-信号はノードVinS-へ渡されることになる。次いでノードVinSおよびVinS-の信号は、論理ゲートND1S、ND3S、およびNORゲートNR2SおよびNR4Sに入力される。またEnF信号が論理ゲートND1SおよびND3Sに入力され、一方その反転インバータIN1SおよびIN3Sの後が論理ゲートNR2SおよびNR4Sに入力される。EnF信号はハイ214にてであり、VinS信号これはハイのTxF信号212に対応するもハイであるので、論理ゲートND1Sはその出力端にロー信号を生じ、p型トランジスタM1Sを閉じ、それにより実効的に変圧器T1のVp端子を電源電圧VddSに接続する。同時に、EnF信号の反転はロー信号であり、VinS信号はハイであるので、NORゲートNR2Sはその出力端にロー信号を生じ、n型トランジスタM2Sを開き、それにより変圧器T1のVp端子と接地の間の経路を切断する。逆に、VinS-でのロー信号の結果、ハイのEnF信号とローであるその反転に連動して、論理ゲートND3Sはp型トランジスタM3Sにハイ信号を出力し、それを開き、一方、論理ゲートNR4SはトランジスタM4Sにロー信号を出力し、それを閉じる。その結果、変圧器T1の端子Vp-は、実効的に接地に接続される。したがって、TxFでのハイ信号入力は、変圧器二次側にハイ信号を生じ、端子Vpは実効的に電源電圧VddSに接続され、端子Vp-は実効的に接地に接続されることが分かる。この期間では、端子Vpの電圧は電源電圧VddS以上であることが好ましく、端子Vp-の電圧は接地の電圧以下であることが好ましく、それにより電流が所望の方向に流れやすくなることが理解されるべきである。変圧器の一次巻線Vpにハイ信号が印加される少し前に、LSIC182内の受信ラッチ、トライステートバッファ、および付随するトランジスタは、図2の時刻218でローのEnR信号によってディスエーブルすることができる。その結果、トランジスタM1L、M2L、M3L、M4Lはすべて非導通状態に置かれ、それにより、そうでない場合には、変圧器T1の一次および二次巻線へのハイのVp信号の印加に抵抗しようとする、反対の電圧または電流は存在しない。したがって、ローのEnR信号は、トライステートバッファをディスエーブルし、ラッチされた信号の補強を遮断する。二次側には、変圧器T1での値の変化に抵抗しようとする電流は存在しないので、Vpでのハイ信号をVsでのハイ信号に、およびVp-でのロー信号をVs-でのロー信号に伝達させるのがより容易にできる。VsおよびVs-でのハイおよびロー信号は、それぞれインバータIN4LおよびIN2Lによって反転されて、それぞれRxF-およびRxFにローおよびハイの受信信号を発生する。LSIC182は、222にて、ローのSelR信号によって受信またはラッチモードに置かれ、それによりモードスイッチMX1LおよびMX2Lに、逆方向送信信号TxRの代わりに受信信号RxF-およびRxFを選択し出力させることが好ましい。したがってモードスイッチMX1Lはロー信号をVinLに出力し、モードスイッチMX2Lはハイ信号をVinL-に出力する。一方、EnR信号は、図2の220でハイ状態に戻り、それによりNANDおよびNORゲートを動作状態にする。この時点で論理ゲートND1Lは、入力として、VinLにハイ信号、およびハイのEnR信号を有するので、ロー信号を出力し、それによりp型トランジスタM1Lを閉じる。入力としてVinLにハイ信号、およびインバータIN1Lの出力端のロー入力すなわち反転されたEnR信号を有する論理ゲートNR2Lは、ローの出力信号を発生し、それによりn型トランジスタM1Lを開く。したがって、電流がVsからM1Lを通ってVddLへ流れ、コンデンサCLを充電する。このようにして、SSIC180からLSIC182への順方向送信時に、SSIC180から、部分的にCLによって形成されるLSIC182電源へ電力が伝達される。逆に、入力として、VinL-にロー信号、およびハイのEnR信号を有する論理ゲートND3Lは、p型トランジスタM3Lにハイ信号を出力し、それを開く。入力として、VinL-にロー信号、およびローの反転EnR信号を有する論理ゲートNR4Lは、n型のM4Lにハイ信号を出力し、それを閉じる。トランジスタM4Lを閉じることで、電源コンデンサCLおよび負荷抵抗RLを通って流れ、変圧器T1のVs-へ戻る電流の経路が完成される。したがって、Vsが電気的にVddLに接続され、Vs-が分離された接地に電気的に接続され、かつビット期間202の間、インバータIN2L、IN4L、モードスイッチMX1L、MX2L、およびトライステートバッファBUF1SおよびBUF2Sを介して正帰還がラッチ条件を維持するので、LSIC182内にラッチ条件が生じる。始めにDAAの電源が立ち上がるときに、スタートアップ電力を供給するために、補完の整流器をLSIC内に設けることもできる。供給コンデンサCLが完全に枯渇している場合は、差動整流バッファが動作するのに必要なイネーブルおよび選択信号を制御ロジックが供給するためには、電圧が不十分となる。したがって、小さなブートストラップ整流器例えばダイオード整流器または同期整流器を設けることができる。SSICが送信を開始するとき、補完整流器はSSIC180信号に追従するように強制され、それにより、コンデンサCLを充電する少量の電力を伝達する。ライン側電源電圧VddLが、LSICロジックが動作するのに十分高いレベルに達した後、バリアを跨って、クロック検出、同期、および初期化を含むTDMプロトコルが確立される。次いで、LSIC182は、バリアの両側がマスタ/スレーブ構成で完全に動作する、標準の電力モードに入ることができる。有利には、上述の差動整流バッファ内のトランジスタM1L、M2L、M3L、およびM4L内に存在する寄生ダイオードを、所望の補完またはブートストラップ整流器として用いることができる。より具体的には、トランジスタM1LおよびM3Lは、それぞれそのドレインそれぞれ変圧器端子VsおよびVs-に接続されるから、そのソース正の電源電圧VddLに接続されるへの寄生p-nダイオード接合を有するP-チャネルMOSFETであることが好ましい。同様に、トランジスタM2LおよびM4Lは、それぞれそのソース接地に接続されるから、そのドレインそれぞれ変圧器端子VsおよびVs-に接続されるへの寄生p-nダイオード接合を有するN-チャネルMOSFETであることが好ましい。これらの寄生ダイオードは、LSIC182の電力を立ち上げるのに必要な初期スタートアップ電圧を発生するために使用することができるダイオードブリッジを形成する。さらに、トランジスタM1L、M2L、M3L、およびM4L内の寄生ダイオードはまた、上記のダイオード146、148、150、および152に関連して述べたように、SSICのためのESD保護を実現するために用いることができる。この実施形態では、トランジスタM1L、M2L、M3L、およびM4Lは、予想されるESDインパルス電圧および電流に耐えるように設計されるべきである。デジタル通信リンク100は、差動構成ではなく、シングルエンド構成により実施することもできる。図7は、例示のシングルエンド型の実施形態を示す。この実施形態は、変圧器一次巻線および二次巻線の負端子Vp-およびVs-が接地に接続され、一次側端子VpおよびVsがそれぞれRxRおよびRxFに直接接続されることを除き、図5のダブルエンド型の実施形態と同様である。図7に示されるシングルエンド型の実施形態は、図5のダブルエンド型の実施形態と同じように動作する。図8のグラフは、デジタル通信リンク100を用いたシステム側回路とライン側回路の間の電力伝達の、予想される有効性を示す。より具体的には、y軸は、上述の差動整流バッファの実施形態におけるコンデンサCLの両端に発生されるライン側供給電圧VddLを表す。x軸は、0と1.0すなわち0から100の間を範囲とする順方向伝送比率を表す。ライン側供給電圧は、順方向伝達比に関わらず非常に安定したまま2.75Vと2.79Vの間であることが分かる。したがって、デジタル通信リンク100は、従来のDAAに対していくつかの重要な利点を有する。第1に、変圧器は、一次巻線と二次巻線の間に優れた高電圧の分離を実現する。第2に、STIB136、およびインターフェースを跨った差動信号の使用により、コモンモードノイズ除去が大きく改善される。トライステートバッファは標準のビット期間のうちの非常に小さな部分のみで非イネーブル状態に置かれ、それにより、バリアを跨ってコモンモードノイズが伝送されたとしても、スイッチが切断すなわちトライステート状態にされている間に成長するだけとなるので、上述のラッチ技法は、さらにコモンモードノイズを低減する。第3に、データと電力信号の両方のための分離バリアとして、単一の変圧器が用いられるので、複数部品の分離バリアを用いる従来技術のシステムに比べると、大幅な部品コストの節約となる。最後に、STIB136を使用することにより、SSICからLSICへ著しい電力量を伝達することが可能となるので、LSIC用に電話線から必要な電力は、あったとしてもわずかである。例えば、通常のモデムでは、ライン側DAAおよび付随する回路は、約25から約50ミリワットの範囲の電力を必要とし得る。デジタル通信リンク100を用いると、この電力量約25から約50ミリワットは、システム側回路からライン側回路に容易に伝達することができ、電話線から電力を取り出さずに、ライン側回路を動作させるのに十分である。一般に、デジタル通信リンク100を用いて伝達することができる電力量は、主として、STIB136の電力伝達能力ではなく、トライステートバッファ内の相補形トランジスタの電流輸送能力によって制限される。したがって、STIB136を跨って、50ミリワットより大きな、さらには100ミリワット以上もの電力を伝達できるように、大きな相補形トランジスタをライン側およびシステム側回路内に設けることは実現可能である。デジタル通信リンク100はまた、呼び出しが進行している間すなわちオフフック状態に電話線から電力を取り出す、従来技術のライン側回路と連動して用いることができることが理解されよう。その場合は、ライン側電力の一部分を電話線から得ることができ、残りの部分を上述のようにしてシステム側回路から供給することができる。この変形形態では、ライン側回路が必要とする電力の任意の所望の比率0から100を、システム側回路から供給することができる。呼び出し時に、ライン側回路が必要とする電力の少なくともかなりの部分例えば約30が、STIB136を跨ってシステム側回路によって供給されることが好ましい。さらに、STIB136を跨ってシステム側回路により供給される電力量は、ライン側回路が必要とする電力の少なくとも大多数、少なくとも超多数、またはほぼ全体であることがより好ましい。また、システム側インターフェース回路、ライン側インターフェース回路、整流バッファ、および伝送プロトコルは、STIB136に関連して上述したが、これらは、変圧器分離バリアとの使用に限定されないことが理解されるべきである。そうではなく、例えば2線撚線対または2コンデンサインターフェースなどの4ポートインターフェースを含む、任意の伝送媒体と共に使用することができる。以上、データ信号および電力信号の両方を伝送することができる、DAA内のシステム側回路とライン側回路の間のデジタル通信リンクについて説明してきた。しかし上記の説明は、例示的なものにすぎず、当業者には、添付の特許請求の範囲に記載された、本発明の範囲から逸脱しない変形形態が明らかであることが理解されよう。"