"ノイズキャンセレーション装置であって:環境ノイズを検出する第1のデジタルマイクロフォンと、前記第1のデジタルマイクロフォンの出力に接続された第1のシグマデルタ変調器と;イヤーピーススピーカの出力を検出するように、前記イヤーピーススピーカの近くに位置する第2のデジタルマイクロフォンと;前記第2のデジタルマイクロフォンと接続された第2のシグマデルタ変調器と;前記第2のシグマデルタ変調器と接続されたデシメータと;前記デシメータ及び第1のシグマデルタ変調器に応答して、前記イヤーピーススピーカの出力を適応的に調整する適応デジタルフィルタであって、前記イヤーピーススピーカの出力が環境ノイズの一部又は全てをキャンセルするように、要求されたオーディオ及び音響を含むようにする、適応デジタルフィルタと;を有するノイズキャンセレーション装置。前記適応デジタルフィルタに提供される前記環境ノイズ、及び前記デシメータの出力のサンプリングレートは、ベースレートの2倍である、請求項1記載のノイズキャンセレーション装置。前記適応デジタルフィルタに提供される前記環境ノイズと、前記デシメータの出力のサンプリングレートとは、異なる、請求項1記載のノイズキャンセレーション装置。前記適応デジタルフィルタに提供される前記環境ノイズのサンプリングレートは、ベースレートの2倍であり、前記デシメータの出力のサンプリングレートは、前記ベースレートの4倍である、請求項1記載のノイズキャンセレーション装置。前記デシメータの次数は、前記第1のシグマデルタ変調器、及び又は、前記第2のシグマデルタ変調器の次数よりも低い、請求項1記載のノイズキャンセレーション装置。前記デシメータは、1次、2次、又は3次のデシメータであり、かつ、前記第1のシグマデルタ変調器、及び前記第2のシグマデルタ変調器は、4次シグマデルタ変調器である、請求項5記載のノイズキャンセレーション装置。前記第1のシグマデルタ変調器は、シグマデルタアナログデジタル変調器であり、かつ前記第2のシグマデルタ変調器は、シグマデルタアナログデジタル変調器である、請求項1記載のノイズキャンセレーション装置。前記第1のシグマデルタ変調器と、前記適応デジタルフィルタとの間に接続された、1つ以上のデシメータ、を更に有する請求項1記載のノイズキャンセレーション装置。前記適応デジタルフィルタの出力と、前記要求されたオーディオとを結合する、加算器を更に有する請求項1記載のノイズキャンセレーション装置。前記適応デジタルフィルタは、前記デシメータの遅延を緩和させる、請求項1記載のノイズキャンセレーション装置。前記適応デジタルフィルタと、前記イヤーピーススピーカの入力シグマデルタ変調器との間に接続された、シグマデルタ変調器を、更に有する、請求項1記載のノイズキャンセレーション装置。前記第1のシグマデルタ変調器と、前記適応デジタルフィルタとの間に接続された、第1の遅延器と、前記適応デジタルフィルタと、前記イヤーピーススピーカとの間に接続された、第2の遅延器と、前記第2のシグマデルタ変調器と、前記デシメータとの間に接続された、第3の遅延器と、及び又は、前記デシメータと、前記適応デジタルフィルタとの間に接続された、第4の遅延器と、を更に有する、請求項1記載のノイズキャンセレーション装置。前記デシメータは、sincフィルタを含む、請求項1記載のノイズキャンセレーション装置。前記適応デジタルフィルタに提供される前記環境ノイズの、及び前記デシメータの出力の、サンプリングレートは、ベースステーションのサンプリングレートよりも高く、かつ、前記デシメータの次数は、前記第1のシグマデルタ変調器及び又は前記第2のシグマデルタ変調器の次数よりも低い、請求項1記載のノイズキャンセレーション装置。ノイズキャンセレーションの方法であって:環境ノイズを第1のデジタルマイクロフォンで検出するステップと;前記第1のデジタルマイクロフォンの出力をシグマデルタ変調するステップと;イヤーピーススピーカの出力を第2のデジタルマイクロフォンで検出するステップと;前記第2のデジタルマイクロフォンの出力をシグマデルタ変調するステップと;前記前記第2のデジタルマイクロフォンの前記シグマデルタ変調された出力をデシメートするステップと;前記デシメートするステップと、前記第1のデジタルマイクロフォンの出力をシグマデルタ変調するステップと、に応答して、前記イヤーピーススピーカの出力を適応的に調整するステップであって、前記環境ノイズの一部又は全てをキャンセルするように、前記イヤーピーススピーカの前記出力が、要求されたオーディオ及び音響信号を含む、ステップと;を有する方法。ベースレートよりも2倍のサンプリングレートで、前記環境ノイズをサンプリングするステップと、前記第2のデジタルマイクロフォンの前記シグマデルタ変調された出力を、ベースレートの2倍のサンプリングレートでデシメートするステップと、を更に有する請求項15記載の方法。第1のレートで前記環境ノイズをサンプリングするステップと、前記第1のレートと異なる第2のレートでデシメートを実行するステップと、を更に有する請求項15記載の方法。ベースレートよりも2倍のサンプリングレートで前記環境ノイズをサンプリングするステップと、前記第2のデジタルマイクロフォンの前記シグマデルタ変調された出力を、ベースレートよりも4倍のサンプリングレートで、デシメートするステップと、を更に有する請求項15記載の方法。前記デシメートするステップの次数は、前記第1のデジタルマイクロフォンの出力をシグマデルタ変調するステップの次数、及び又は、前記第2のデジタルマイクロフォンの前記シグマデルタ変調するステップの次数より低い、請求項15記載の方法。前記要求されたオーディオ信号を結合するステップ、を更に有する請求項15記載の方法。デシメートにおける遅延を緩和するステップ、を更に有する請求項15記載の方法。ベースレートよりも高いサンプリングレートで、前記環境ノイズをサンプリングするステップと、前記第2のデジタルマイクロフォンの出力のシグマデルタ変調された出力を、前記ベースレートよりも高いレートで、デシメートするするステップと、を有し、前記デシメートするステップの次数は、前記第1のデジタルマイクロフォンの出力をシグマデルタ変調するステップの次数、及び又は、前記第2のデジタルマイクロフォンの前記シグマデルタ変調するステップの次数より低い、請求項15記載の方法。従来の解決策においては、アナログマイクロフォンは、例えば、高次のsincフィルタによるデシメータによる遅延に対処する必要はない。しかしながら、これらのデシメータは、デジタルマイクロフォンの出力においてノイズをフィルタリングすることが望ましい。したがって、適応ノイズキャンセレーションにおけるデシメータに内在する遅延の効果を緩和減少させることが必要である。幾つかの実施例は、適応ノイズキャンセレーションに関連している。幾つかの実施例において、ノイズキャンセレーションシステムは、環境ノイズを検出する第1のデジタルマイクロフォンと、前記第1のデジタルマイクロフォンの出力に接続された第1のシグマデルタ変調器と、イヤーピースの出力を検出するように、前記イヤーピースのスピーカの近くに位置する第2のデジタイルマイクロフォンと、前記第2のデジタルマイクロフォンと接続された第2のシグマデルタ変調器と、前記第2のシグマデルタ変調器と接続されたデシメータと、前記デシメータ及び第1のシグマデルタ変調器に応答して、前記イヤーピースのスピーカの出力を適応的に調整する適応デジタルフィルタであって、前記イヤーピースのスピーカの出力が環境ノイズの一部又は全てをキャンセルするように、要求されたオーディオ及び音響を含むようにする、適応デジタルフィルタと、を有する。幾つかの実施例においては、現在のエラーサンプルと遅延した入力サンプルとに基づいて、適応的にイヤーピースのスピーカの出力を適応的に調整するように、前記適応デジタルフィルタが用いられる。幾つかの実施例において、本発明は、ポータブルデバイス例えば、幾つかの実施例において、携帯電話、モバイルインターネットデバイスMID、PDA等のイヤーピースの音響ノイズキャンセレーションANCに関する。本明細書において開示されている幾つかの実施例において、ノイズキャンセレーションは、ただ1つのイヤーピースに関連する。しかしながら、幾つかの実施例においては、ノイズキャンセレーションは、複数のイヤーピース、例えば、巣テレ補ヘッドセットの右のイヤーピース及び左のイヤーピースに適用される。図面と共に以下の詳細な説明によって、実施例を説明する。なお、本発明は、記載された特定の実施例に限定されるものではなく、説明及び理解を助けるものである点に留意すべきである。[詳細な説明]図1は、幾つかの実施例に基づくシステム100を示している。幾つかの実施例において、システム100は、適応ノイズキャンセレーションANCの解決策をインプリメントしている。幾つかの実施例において、例えば、イヤーピース、マイクロフォン等を含む、実施例100のように、環境ノイズは、システムに入力された、要求されたホーディオ信号例えば、標準のサンプリングレート例えば毎秒8kサンプル、毎秒16kサンプル、毎秒44.1kサンプル、毎秒48kサンプル及び/又は96kサンプルなどのパルス幅変調PCMサンプルを聞いている人間の周辺に存在する。ノイズキャンセレーション方式がなければ、ユーザは、要求されたホーディオ及びノイズを聞くことになる。これは、音響パスを経由して、スピーカ出力に追加される。幾つかの実施例において、例えば、図1に示すシステム100は、デジタル信号処理を採用している。幾つかの実施例において、システム100は、音響ノイズ源102、ノイズマイクロフォン106及びアナログデジタルコンバータADコンバータ108を含むデジタルマイクロフォンモジュールDMICモジュール104、フィルタ110例えば、適応デジタルフィルタ、加算器112、デジタルアナログコンバータDAコンバータ114、オーディオ帯域ローパスフィルタLPF116,スピーカ118例えば、イヤーピーススピーカ、エラーマイクロフォン122及びアナログデジタルコンバータADコンバータ124を含む遅延器及び/又は遅延モジュール126、及び係数適応モジュール128,デジタルマイクロフォンモジュールDMICモジュール120幾つかの実施例において、適応デジタルフィルタ110は、加算器112、DAコンバータ114、オーディオ帯域LPF116、イヤーピーススピーカ118、DMICモジュール120、エラーマイクロフォン122、ADコンバータ124、遅延器126、及び/又は時間遅延を提供する適応ループを形成する係数適応モジュール128を有する。幾つかの実施例において、図1に示すシステム100は、携帯デバイスのイヤーピースにおける音響ノイズキャンセレーションを提供する。携帯デバイスとしては、1つ以上の携帯電話、モバイルインターネットデバイスMID、PDA、及び/又はその他の携帯デバイスが挙げられる。ノイズキャンセレーションは、図1に基づいてイヤーピースにおいて実行されるよう記載されているが、幾つかの実施例において、同一の及び/又は同様の原理が、複数の他のイヤーピースに適用され得る例えば、幾つかの実施例において、ステレオヘッドセットの左及び右のイヤーピースに適用することができる。幾つかの実施例において、イヤーピース、マイクロフォン等を含むシステム100等の多くのインプリメンテーションでは、システムに入力され要求されたオーディオ信号例えば、標準のサンプリングレート例えば毎秒8kサンプル、毎秒16kサンプル、毎秒44.1kサンプル、毎秒48kサンプル及び/又は96kサンプルなどのパルス幅変調PCMサンプルを聞いている人の周囲に環境ノイズが存在する。ノイズキャンセレーション方式が無い場合、ユーザは、要求されたオーディオ、及びノイズの両者を聞くことになる。ノイズは、音響パスを経由し、スピーカ出力に加算される。このノイズは、図1の左側にある音響ノイズ源から発生する。ノイズは、音響パス130を経由し、聞いている者の外耳道に到達する。この音響パスは、空気及びヘッドセットを通過し、スピーカ118の位置まで到達する。スピーカ118は、遠くから送られてくる信号の音と、ノイズ源102の近くに位置するマイクロフォン106によりピックアップされた、変形されたバージョンの音響ノイズを再生する幾つかの実施例において、この信号の音は、遠くから送られてくる、音声、又はオーディオ信号であり、又は記憶されたオーディオ信号である例えば、近くに存在するオーディオマルチメディアカードが挙げられる。図1に示すように、幾つかの実施例では、2つのマイクロフォン106及び122が含まれ用いられる。ノイズマイクロフォン106は、スピーカ118から離れたところに位置し、環境ノイズをピックアップする。幾つかの実施例において、エラーマイクロフォン112は、物理的にイヤーピースの内側に設置され、スピーカ118の近くに位置するか、かつ/或いは、例えばヘッドセットが聞く者の耳にかけられている場合には、聞く者の外耳道の近くに位置する。幾つかの実施例において、システム100は、ヘッドセットに位置するイヤーピースのインプリメンテーションにおいて用いられる。したがって、幾つかの実施例において、ノイズマイクロフォン106は、要求されたオーディオを検知せず、環境ノイズだけを検知する。幾つかの実施例において、マイクロフォン106及び122の両者からの信号は、選択された及び/又は適切なサンプリングレートで同時にサンプリングされる。幾つかの実施例において、ノイズマイクロフォン106の出力は、フィルタ110を通過し、ノイズマイクロフォン106の出力はフィルタ110を通過する。フィルタ110は、振幅及び位相の両者に対して音響パス130と同様の周波数応答を有する。音響パス130は、環境からイヤーピースエンクロージャを経由してスピーカ118が位置している点までの経路である。しかしながら、音響パス130は、未知である。しかも、時間的に様々である。なぜなら、例えば、環境の温度及びヘッドセットの配置等の様々なファクタに左右される。デジタルフィルタ110の係数が調整され、ANCシステム100が安定すると、フィルタ110の出力は、スピーカ118を通して可聴信号に変換された場合における不要なノイズの大きさと理論的に等しくなる。この出力は、アンチノイズと呼ぶこととし、聞く者の外耳道におけるノイズを最小にするようキャンセルがなされる。なお、実際には、キャンセレーションの後の残差信号又はエラー信号は、0にはならない。結果として得られるオーディオノイズ残差エラー信号エラーADC124を用いて、サンプリングされデジタル化される。したがって、イヤーピースの出力におけるノイズは、エラーマイクロフォン122によって検出される。ADコンバータ124の対応する出力は、フィルタ係数を修正するために用いられる。これは、エラー信号が最小レベルになるまで何回も実行される。エラーADCサンプルは、フィルタの係数を繰り返し修正するために用いられる。これは、係数が安定し、エラーレベルが最小値必ずしも0になる必要はないに達するまで行われる。これは、フィルタ110、加算器112、LPF116、スピーカ118、DMICモジュール120、エラーマイクロフォン122、ADコンバータ124、遅延器126、及び/又は係数適応器128によって形成される適応ループにおける時間遅延によって達成される。時間遅延器126は、実際には、機能するものではなくまた物理的ブロックでもない。幾つかの実施例において、時間遅延は、本来持っているもの例えばデシメータが本来もっているものであり、DMIC、デシメータ、係数適応ブロック間のデータ転送プロセスによるものである。これらの遅延は、図1のブロックとして加算され、信号パスにおける有限の時間遅延として描かれている。幾つかの実施例において、この適応フィルタリングは、例えば、有限インパルス応答FIRデジタルフィルタを用いた、平均最小二乗LMS誤差を用いてインプリメントすることができる。これは、以下に示す式によって達成できる。ここで、ynは、現在の出力サンプルxは、ノイズマイクロフォンのデジタル出力サンプルの現在及び過去のN-1個のサンプルNは、整数幾つかの実施例において、128に等しいここで、dnは、分離して計測されていない現在の音響ノイズのサンプルenは、エラーマイクロフォンの出力の現在のデジタルサンプルここで、kは、0からN-1までの整数、そしてμは、係数が修正されるステップサイズを制御するパラメータである。係数をアップデートするために、LMS符号を用いたインプリメンテーションは以下の通りである。ここで、Δは、係数をアップデートするために用いられるステップサイズである。幾つかの実施例において、上記式A、B、C、及びDでは、エラーマイクロフォン122の出力は、サンプリングされデジタル化され、遅延なく、式Aを評価するため、FIRフィルタの次の出力サンプルを推定するために、係数をアップデートするために用いられると仮定している。上記のフィルタは、右辺のμ及び/又はΔを選択することによって、早く収束する。しかしながら、係数をアップデートするためにエラー信号が用いられる前に、FIRフィルタのサンプリングインターバルの2倍以上、エラー信号が遅延すると、ノイズがランダムな特徴例えば、不要なスピーチ又は音を有する場合、フィルタは収束しない。デジタルマイクロフォンモジュールを用いて、音響ノイズ及び音響エラー信号のためにかつスピーカをドライブするためにオーバサンプリングされたシグマデルタ変調ΣΔ変調を採用した適応的フィルタのインプリメンテーションが用いられる。シグマデルタ変調は、音響ノイズ、エラー信号のためのADコンバータに対して用いられ、かつ、スピーカをドライブするDAコンバータに対して用いられる。しかしながら、シグマデルタ変調を、対応するデシメータ及び補間器と共に使用することは、信号パスに追加的な遅延を引き起こし、これによって、収束に悪影響を及ぼす。図2は、幾つかの実施例に従ったシステム200を示している。幾つかの実施例において、システム200は、適応ノイズキャンセレーションANCの解決策をインプリメントしている。幾つかの実施例において、システム200は、シグマデルタ変調を用いた、ADコンバータ及びDA変換を用いた、適応ノイズキャンセレーションのインプリメンテーションを含む。幾つかの実施例において、システム200は、音響ノイズ源202、ノイズマクロフォン206及び4次シグマデルタアナログデジタル変調器208を含むデジタルマイクロフォンモジュールDMICモジュール204、4次デシメータ210、遅延器212、フィルタ214例えば、適応デジタルフィルタ及び/又は有限パルス応答すなわちFIRフィルタ、加算器216,補間器218,遅延器220、4次シグマデルタデジタルアナログ変調器222、インダクタ224、キャパシタ226、抵抗228、スピーカ230例えば、イヤースピーカ、エラーマイクロフォン234及び4次シグマデルタアナログデジタル変調器236を含むデジタルマイクロフォンモジュールDMICモジュール232、遅延器238、4次デシメータ240遅延器242、及び係数適応モジュール244を含む。幾つかの実施例においては、適応デジタルフィルタ214、加算器216、補間器218、遅延器220、4次シグマデルタ変調器222、インダクタ224、キャパシタ226、抵抗228、イヤーピーススピーカ230、DMICモジュール232、エラーマイクロフォン234、4次シグマデルタ変調器236、遅延器238、4次デシメータ240、遅延器242、及び/又は時間遅延を提供する適応ループを形成する係数適応モジュール244が含まれる。ノイズは、図2の左側の音響ノイズ源202から発生する。このノイズは、音響パス246を経由し、聞く者の外耳道に到達する。この音響パスは、空気及びハンドセットエンクロージャを通り、スピーカ230が位置する点まで到達する。スピーカ230は、ノイズ源202の近くに位置するマイクロフォン206によりピックアップされた変形されたバージョンの音響ノイズと共に、遠くからの音声信号の音楽を再生する。デジタルマイクロフォンモジュールは、小さく、かつ集積化を高める可能性を持つため、多くのハンドセットにおいてアナログマイクロフォンから置きかえられている。市場における多くのデジタルマイクロフォン及び/又はDMICは、マイクロ電磁MEMセンサ又はエレクトリックマイクロフォンを採用し、音響信号を電気的信号に変換し、例えば、その後、4次オーバーサンプリングシグマデルタ変調器ΣΔ変調器に接続される。これは、例えば、出力に1ビットストリームを生成する。幾つかの実施例において、シグマデルタ変調器ΣΔ変調器222は、サンプリングレートとして、PCMレートが48ksamplessecの場合、例えば、64×PCMレートすなわち、3.072msamplessecである。ΣΔ変調器の出力は、高周波量子化ノイズを押さえるために、ローパスフィルタがかけられ、典型的には、sincフィルタであり、この次数orderは、ΣΔ変調器の次数である。ここでは、例えば、次数は4である。sincフィルタは、以下の式で与えられる。ここで、ydecは、出力サンプリングレート=入力レート/Ndでのデシメータ出力であり、この場合、例えば、96ksamlessecで、Nd32である。多くのDMICは、ダイナミックレンジが90dBより小さく、信号対雑音比は、65dBより小さく規定されており、sincデシメータの次数は、DMICのパフォーマンスを減少させないようにΣΔ変調器の次数と同じ次数を持つ。幾つかの実施例において、システム200は、適応ノイズキャンセレーションANC:adaptivenoisecancellationをインプリメントし、全てのブロックは、同じ集積回路ICに集積されている。幾つかの実施例において、ノイズΣΔ変調器222のデシメートされたdecimated出力は、イヤーピーススピーカ230に現れる音響ノイズに近似させるように、適応有限インパルス応答FIRフィルタ又はFIRのカスケード及び無限インパルス応答MRフィルタを通過する。幾つかの実施例において、システム200は、128タップのFIRを含み、これは、インプリメンテーションにおいて広いレンジを持つ。要求されたオーディオ信号は、入力サンプリングレートからアップサンプルされ、ノイズデシメータと同じサンプルレートとされる。そして、適応FIRフィルタの出力に加えられる。オーディオと、適応的にフィルタリングされたノイズの混合加算は、線形補間器において補間され、ΣΔ変調器ベースのデジタルアナログコンバータ222に信号を与える前に、オーバサンプリングレシオOSRを十分に高い値にする。幾つかの実施例において、4次ΣΔ変調器デジタルアナログコンバータ222は、128のOSRを採用し、1ビットストリームを生成する。この1ビット出力は、2次ローパスフィルタを介して、イヤーピーススピーカ230をドライブする。2次ローパスフィルタは、インダクタ224及びキャパシタ226を含むLCネットワークによって形成される。適応フィルタが満足する収束を行う場合、出力スピーカは、ノイズをキャンセルする音響信号を出力する。これによって、スピーカ230の前面に取り付けられたエラーマイクロフォン234は、最小の音響エラー信号をピックアップすることになる。幾つかの実施例において、ノイズ除去10dBが達成される。図2に示される遅延ブロック212、220、238、及び/又は242は、1つのステージから次のステージへのデータ転送の間に発生し得る遅延である。幾つかの実施例において、これらの遅延は、0遅延無しに設定することができる。例えば、インプリメンテーションが、同じ集積回路ICでなされる場合が挙げられる。しかしながら、幾つかの実施例において、特定の遅延は、システム上避けることができない。幾つかの実施例において、4次sinc関数は、4つのsincステージのカスケードであり、以下の式に示す4つのグループの遅延を持つ。ここで、fdsmは、入力のサンプリングレートである。幾つかの実施例において、補間器出力は、その入力サンプリングレートの1つのサンプリング期間の遅延を持つ。図2におけるこの遅延は、pcmレートとして48Ks/secが選択された場合、例えば、1/2×pcmレート=10.417マイクロ秒である。幾つかの実施例において、信号ループ適応デジタルフィルタ214、加算機215、補間器218、遅延器220、4次シグマデルタ変調器222、インダクタ224、キャパシタ226、抵抗228、イヤーピーススピーカ230、DMICモジュール232、エラーマイクロフォン234、4次シグマデルタ変調器236、遅延器238、4次デシメータ240、遅延器242、及び/又は係数適応モジュール244におけるループ遅延適応ループは、例えば、約20マイクロ秒、すなわち適応フィルタの2サンプル期間だけ許容できる。補間器の遅延は、すでに約10マイクロ秒係るため、このクリティカルパスは、約10マイクロ秒だけが、信号パスの他の要素に残されている。これらには、インダクタ224及びキャパシタ226を含むLCベースのLPF、スピーカ230、エラーマイクロフォン234、エラーマイクロフォン234のアナログ出力を1ビットストリームに変換するΣΔ変調器236のsincデシメータ、及びこの適応フィルタをインプリメントするのに必要なその他の処理遅延が含まれる。幾つかの実施例において、DMIC232は、4次sincフィルタをも含むことができる。これは、上述の式6に従った遅延を持ち得る。この遅延は、例えば、PCMレート48ks/s毎秒48kサンプルに対して20.8マイクロ秒、そして、ANCインプリメンテーションにおける4次ΣΔ変調を採用するデジタルマイクロフォンに対しては、非常に限られてものとなる。主にノイズ信号がランダムな性質を有する場合、ANCループに対するこの遅延の制限は、厳しいものとなる。このノイズが、予測でき、繰り返しパターンを持つ場合、ループ遅延は、それほどは厳しいものとはならない。エラーデシメータに起因した遅延に加えて、上述の他の遅延は、適応フィルタのタップの数、LCLPFのバンド幅、及び機能ブロック間のその他のデータ転送遅延に依存して、追加的な遅延例えば、2から5マイクロ秒となる。幾つかの実施例において、適応ノイズキャンセレーションANCは、マルチプルチップ例えば、システムオンチップSoC及びミックス信号ICMSICで構成されたポータブルデバイスの一部であるオーディオコーデック内にインプリメントされる幾つかの実施例において、デジタルマクロフォンモジュールDMICモジュール204、ノイズマイクロフォン206、4次シグマデルタアナログデジタル変調器208、4次デシメータ210、遅延器212、フィルタ214例えば、適応デジタルフィルタ、加算器216、遅延器242、及び/又は、係数適応モジュール244は、SoC内に含まれる。幾つかの実施例において、補間器218、遅延器220、4次シグマデルタデジタルアナログ変調器222、インダクタ224、キャパシタ226、抵抗228、スピーカ230、デジタルマイクロフォンモジュールDMICモジュール232、エラーマイクロフォン234、4次シグマデルタ変調器236、遅延器238、及び/又は4次デシメータ240は、MSICに含まれる。全体のコストを下げ、シリコンの領域を狭めるための総合的な解決策として、デジタルチップにデジタルの機能ブロックをできるだけ多く配置することが望ましい。幾つかの実施例において、要求されたオーディオ信号を処理するデジタルフィルタ図2には不図示、及び適応128FIRフィルタ例えば、フィルタ214は、SoCにインプリメントされる異が望ましい。これは、CMOSプロセスを用いて形成され得る。しかしながら、SoCには、ピン数の限界があり、MSICからSoCへのデシメータ出力例えば16から24ビットサンプル、及びSoCからMSICへの補間器入力は、パラレルからシリアルへの、及びシリアルからパラレルへの変換、及び2つのチップ間の転送を必要とする。このデータ転送は、ANCインプリメンテーションの厳しいループ内での追加的な遅延を招くこととなる。これは、このようなインプリメンテーションにおいて、デジタルマイクロフォンDMICの使用を、より困難にする。幾つかの実施例において、上述のような遅延による問題を解決するための許容できる解決策がインプリメントされる。図3は、幾つかの実施例に従った、システム300を示している。幾つかの実施例において、システム300は、適応ノイズキャンセレーションANC解決策をインプリメントする。幾つかの実施例において、システム300は、シグマデルタ変調器を使用したADコンバータ及びDAコンバータを用いた、適応ノイズキャンセレーションのインプリメンテーションを含む。幾つかの実施例において、システム300は、音響ノイズ源302、ノイズマイクロフォン306及び4次シグマデルタデジタルアナログ変調器308を含むデジタルマイクロフォンモジュールDMICモジュール304、4次デシメータ310、遅延器312、フィルタ314例えば、適応デジタルフィルタ、加算器316、補間器318、遅延器320、4次シグマデルタデジタルアナログ変調器322、インダクタ324、キャパシタ326、スピーカ330例えば、イヤーピーススピーカ、エラーマイクロフォン334及び4次シグマデルタアナログデジタル変調器336を含むデジタルマイクロフォンモジュール332、遅延器338、1次、2次、及び/又は3次デシメータ340、遅延器342、及び係数適応モジュール334を含む。ある実施例において、適応デジタルフィルタ314、加算器316、補間器318、遅延器320、4次シグマデルタ変調器322、インダクタ324、キャパシタ325、抵抗328、イヤーピーススピーカ330、DMICモジュール332、エラーマイクロフォン334、4次シグマデルタ変調器336、遅延器338、4次デシメータ340、遅延器342,及び/又は係数適応モジュール334は、時間遅延を提供する適応ループを形成する。ノイズは、図3の左側の音響ノイズ源302から発生する。このノイズは、音響パス346を経由して、聞く者の外耳道に到達する。音響パスは、空気を経由し、ハンドセットエンクロージャを経由し、スピーカ330が設置されている点まで到達する。このスピーカ330は、ノイズ源302の近くに設置されたマイクロフォン306によってピックアップされた音響ノイズの変形されたバージョンと共に遠方から来る音声又は音楽信号を再生する上述の遅延の問題は、エラー信号に対する既存のアナログマイクロフォン及び不要な遅延を発生させないこれによって、エラー信号パスにおけるデシメータを不要とする高速AD変換器を用いることによって、飛躍的に低減される。しかしながら、これは、好ましい選択ではない。したがって、幾つかの実施例において、エラーデシメータをインプリメントする他の方法は、既存のレートの倍のサンプリングレートでエラーデシメータを用いるすなわち、例えば、2×PCMレートに代えて、4×PCMレートを用いる。これによって、デシメータの遅延を、例えば、4次sincフィルタが用いられた場合、20.8マイクロ秒から10.4マイクロ秒に低減する。しかしながら、10.4マイクロ秒は、LCフィルタ、SoCとMSICとの間のデータ転送、及び/又は、FIRフィルタのインプリメントに対する処理時間に対して十分な残りの時間を与えることができない。したがて、エラーデシメータの次数を4から2に減少させるように、エラーデシメータに対して更なる修正がなされる。例えば、遅延として、5.208マイクロ秒を提供する。4次ΣΔ変調器を伴う従来のデシメータに対しては、2次のSINCフィルタの使用は許容されないが、適応プロセスが動作中であり、要求するオーディオが聞こえる場合においても、適応コントロールにこれを用いることで、満足できるレベルのノイズキャンセレーションが得られるこれは、適応エコーキャンセリングの間におけるダブルトークと同じである。幾つかの実施例において、1次のsincデシメータの場合、2次又は3次のsincフィルタよりもノイズ除去は良くないものであるが、適応フィルタを動作させる。幾つかの実施例において、デシメータ340は、1次のデシメータである。幾つかの実施例において、デシメータ340は、2次のデシメータである。幾つかの実施例において、デシメータ340は、3次のデシメータである。幾つかの実施例において、デシメータ340は、1次、2次、又は3次のデシメータであり、エラー信号に対して、ΣΔ変調器と直列につながれる。幾つかの実施例において、デシメータに内在する遅延は、ANCインプリメンテーションの適正動作において、無視し得る。幾つかの実施例において、異なるサンプリングレートがノイズパス及びエラーパスに対して用いられる。幾つかの実施例において、sincデシメータは、インプリメンテーションにおいて用いられる、対応するΣΔ変調器よりも低い次数のものが用いられる。幾つかの実施例において、シグマデルタ変調器及びデシメータは、適応ノイズキャンセレーションANCのインプリメンテーションに用いられ、ここにおいて、サンプリングレートは、他のインプリメンテーションのサンプリングレートの2倍である。幾つかの実施例において、シグマデルタ変調器及びデシメータは、適応ノイズキャンセレーションANCのインプリメンテーションに用いられ、ここにおいて、エラーデシメータブロックにおいて、4次又は5次のsincフィルタよりも、1次、2次、又は3次のsincフィルタが用いられる。幾つかの実施例において、従来のシリコンプロセスを用いたデジタルシグナルプロセッサDSPの動作よりもより複雑なインプリメンテーションである、混合信号チップmixedsignalchip及びSoCの間でデータが転送されることができる十分な時間が与えられる。幾つかの実施例において、適応有限インパルス応答FIRフィルタは、複数のタップ例えば、128タップを含み、かつ/或いは、高クロック周波数例えば、200MHzより高い周波数で動作するSoCにおいて実現される。幾つかの実施例において、SoCは、2マイクロ秒よりも短い時間で、関連する演算の処理を行い、3マイクロ秒をチップ間の転送、及びLCベースのローパスフィルタLPFのグループの遅延に充てる。LCフィルタは、典型的には、3dBコーナーが130kHzであり、グループの遅延が約1.3マイクロ秒である。幾つかの実施例において、適応ノイズキャンセレーションANCのインプリメンテーションは、シグマデルタ変調ΣΔ変調を用いるデジタルマイクロフォンDMIC、及び音響ノイズ及びエラー信号を検出するデシメータを含む。幾つかの実施例において、エラー信号パスに対して、ユニークなサンプリングレート、及び/又は、sincフィルタの次数が用いられる。幾つかの実施例において、複数のチップ例えば、システムオンチップSoC及びミックスドシグナルICMSICで構成されるポータブルデバイスの一部であるオーディオコーデックにおいて、適応ノイズキャンセレーションANCがインプリメントされる。幾つかの実施例において、デジタルマイクロフォンモジュールDMICモジュール304、ノイズマイクロフォン306、4次シグマデルタアナログデジタル変調器308、4次デシメータ310、遅延器312、フィルタ314例えば、適応デジタルフィルタ、加算器316、遅延器342、及び/又は係数適応モジュール344は、SoCに含まれる。幾つかの実施例において、補間器318、遅延器320、4次シグマデルタデジタルアナログ変調器322、インダクタ324、キャパシタ326、抵抗328、スピーカ330、デジタルマイクロフォンモジュールDMICモジュール332、エラーマイクロフォン334,4次シグマデルタアナログデジタル変調器336、遅延器338、及び/又は、1次、2次、又は3次デシメータ340は、MSICに含まれる。図4は、本発明の幾つかの実施例におけるシステム400を示している。幾つかの実施例において、システム400は、適応ノイズキャンセレーションANC解決策をインプリメントしている。幾つかの実施例において、システム400は、シグマデルタ変調器ΣΔ変調器を利用した、ADコンバータ及びDAコンバータを用いた適応ノイズキャンセレーションのインプリメンテーションを含む。幾つかの実施例において、システム400は、音響ノイズ源402、ノイズマイクロフォン406及び4次シグマデルタアナログデジタル変調器408を含むデジタルマイクロフォンモジュールDMICモジュール404、4次でモジュレータ410、遅延器412,フィルタ414例えば、適応デジタルフィルタ、有限インパルス応答FIRフィルタ、及び/又は128タップFIR、加算器416、補間器418、遅延器420、マルチビット出力付き3次シグマデルタ変調器442、DAコンバータDAC424、ローパスフィルタLPF及びスピーカドライバ426、スピーカ430例えばイヤーピーススピーカ、エラーマイクロフォン434及び4次シグマデルタアナログデジタル変調器435を含むデジタルマイクロフォンモジュールDMICモジュール432、遅延器438、2次、3次、又は4次デシメータ440、遅延器442、及び係数適応モジュール444を有する。幾つかの実施例において、フィルタ414、加算器416、補間器418、遅延器420、3次シグマデルタ変調器422、DCA424、LPF及びスピーカドライバ426、イヤーピーススピーカ430、DMICモジュール432、エラーマイクロフォン434、4次シグマデルタアナログデジタル変調器436、遅延器438、2次、3次、又は4次デシメータ440、遅延器442、及び/又は係数適応モジュール444は、時間遅延を提供する適応ループを形成する。ノイズは、図4の左側の音響ノイズ源402から発生する。このノイズは、音響パス446を経由し、聞く者の外耳道に達する。音響パスは、空気を介して、ハンドセットエンクロージャを経由し、スピーカ430が位置する点に到達する。スピーカ430は、ノイズ源402の近くに設置されたマイクロフォン406によってピックアップされた音響ノイズの変形バージョンと共に、遠方から来る音声信号の音楽を再生する。上述のように、デジタルマイクロフォンモジュールは、小さいサイズであり、集積化の可能性のため、アナログマイクロフォンに代わって用いられている。マーケットにおいて、デジタルマイクロフォンDMICの多くは、マイクロエレクトロメカニカルMEMセンサ又は電気的マイクロフォンを採用し、音響信号を電気的信号に変換し、その後、例えば、4次オーバサンプリングするシグマデルタ変調器ΣΔ変調器に与える。この出力は、例えば1ビットストリームを出力する。幾つかの実施例において、シグマデルタ変調器ΣΔ変調器422は、サンプリングレートとして、例えば、PCMレートが48kssecである場合、50×PCMレートすなわち、2.4Msamplesecである。ΣΔ変調器の出力は、ローパスフィルタにかけられ、高周波量子化ノイズが減少する。典型的には、sinc^order1フィルタが用いられる。ここで、order次数は、ΣΔ変調器の次数である。利用可能なDMICは、ダイナミックレンジ90dB未満、及び信号対雑音比650dB未満が規定されているため、sincデシメータは、DMICのパフォーマンスにおける悪影響を受けることなく、ΣΔ変調器の次数と同じ次数を持つことができる。既に述べたように、sincフィルタは、例えば、式Eに従ってインプリメントされる。図4の幾つかの実施例において、例えば、Nd25、そして、出力レートは96ksamplessecである。ノイズΣΔ変調器のデシメートされた出力は、適応FIRフィルタ414又はFIR及びMRフィルタの組合せを通過し、イヤーピーススピーカ430に現れる音響ノイズに似るように変形される。図4は、128タップのFIRフィルタを示している。しかしながら、タップの数は、ノイズの性質、ハンドセットエンクロージャ、パスの遅延等に依存して大きく変更されてもよい。要求されたオーディオ信号、例えば遠くからの音声信号は、入力サンプリングレートからアップサンプリングされ、ノイズデシメータと同じレートに引き上げられる。そして、FIRフィルタの出力に加算される。音響と適応フィルタノイズの加算されたものは、例えば補間器418の線形補間器において補間され、オーバサンプリングレートOSRに引き上げられる。この補間された信号がΣΔ変調器ベースのデジタルアナログ変換器DACに入力されるに足る高いレートに変換される。図4のシステム400は、100倍のOSRによる3次ΣΔ変調器DCAを用いる。例えば、17の識別できるレベルの5ビット出力ストリームを生成する。この5ビット出力は、DAC424及びローパスフィルタLPF426を用いたアナログユニットに変換される。LPF426の出力は、パワーアンプを介してスピーカを駆動する例えば、32オームスピーカ。これによって、音響アンチノイズがかけられた要求されたオーディオ又は音声信号が生成される。補間器418の出力を変換し、DAC242を経由し、スピーカドライバ426に与える機能は、異なる形式で変更することができる。例えば、4次又は5次のΣΔ変調器、セミデジタルFIR又はMRLPF、パルス幅変調PWMジェネレータとLCフィルタを用いたLPF等が挙げられる。適応フィルタが満足できる形で収束する場合、スピーカの出力は、ノイズをキャンセルした音響信号を生成する。したがって、スピーカ430の全面に設置されたエラーマイクロフォン434は、最小の音響エラー信号をピックアップすることとなる。幾つかの実施例において、システム400の設計のゴールは、少なくとも10dBのノイズ除去を達成することである。図4に示す遅延ブロック412、420、438、及び/又は442は、1つのステージから次のステージへのデータ転送の際に避けられない遅延を示している。幾つかの実施例において、これらの遅延は、システム400における、現実のインプリメンテーション又は計算オペレーションにおける処理遅延、及び機能ブロック間の関連するデータ転送を示している。幾つかの遅延は、システム上不可避なものである。幾つかの実施例において、4次sinc関数は、4つの積分器に4つの弁別器discriminatorを直列に接続する異によって、インプリメントすることができる。グループsincデシメータ遅延は、上述の式Fに従って計算することができる。幾つかの実施例において、システム400の入力のサンプリングレートfdsmは、2.4Mssec、そして、Ndデシメーションファクタは、25である。幾つかの実施例において、補間出力は、入力サンプリングレートの1サンプリング期間である。図4におけるこの遅延は、例えば、pcmレートが48kssecに選定された場合、12×pcmレート=10.417マイクロ秒である。幾つかの実施例において、適応デジタルフィルタ414、加算416、補間器418、遅延器420、3次シグマデルタ変調器422、DAC424、LPF及びスピーカドライバ426、イヤーピーススピーカ430、DMICモジュール432、エラーマイクロフォン434、4次シグマデルタアナログデジタル変調器436、遅延器438、2次、3次、又は4次デシメータ440、遅延器442、及び/又は係数適応モジュール444によって形成される信号ループの遅延は、例えば、適応フィルタの2サンプル期間約21マイクロ秒未満である。これによって、ANCシステム400の閉ループは安定する。これは、エラーマイクロフォン434、エラーマイクロフォン434のアナログ出力を1ビットデジタルストリームに変換するΣΔ変調器436のsincデジメータの遅延、適応フィルタをインプリメントするために必要なその他の処理遅延、が含まれる。幾つかの実施例において、DMIC432は、上述の式6に従った遅延を有する4次又は5次sincフィルタを含むことができる。この遅延は、例えば、ANCインプリメンテーションにおける、PCMレート48kss48ksamplessecであり20.8マイクロ秒であり、4次ΣΔ変調器に対しては限定的である。ANCループに対するこの遅延による拘束は、主にノイズ信号がランダム性を有する場合、厳しくなるcritical。このノイズが、予測できるものであり、繰り返しパターンである場合には、このループ遅延は、それよりは厳しくなくなるlesscritical遅延に加えて、デシメータのエラーによって、上述の他の遅延は、追加的な遅延をもたらす例えば、2から5マイクロ秒である。これは、適応フィルタのタップの数、機能ブロック間のいかなる転送遅延にも依存する。幾つかの実施例において、適応ノイズキャンセレーションANCは、複数のチップ例えば、システムオンチップSoC及びミックスドシグナルICMSICから構成されるポータブルデバイスの一部として、オーディオコーデックにおいて、インプリメントされる。幾つかの実施例において、デジタルマイクロフォンモジュールDMICモジュール404、ノイズマイクロフォン406、4次シグマデルタアナログデジタル変調器408、4次デシメータ410、遅延器412、フィルタ414、加算器416、及び/又は係数適応モジュール444は、SoCに含まれる。幾つかの実施例において、補間器418、遅延器420、3次シグマデルタデジタルアナログ変調422、DAC424、LPF及びスピーカドライバ426、スピーカ430、デジタルマイクロフォンモジュールDMICモジュール432、エラーマイクロフォン434、4次シグマデルタアナログデジタル変調器436、遅延器238、及び又は2次、3次、又は4次デシメータ440は、MSICに含まれる。全体のコストを下げ、シリコン領域を狭めるための総合的な解決策としては、デジタル機能ブロックをデジタルチップにできるだけ多く配置することである。幾つかの実施例において、要求するオーディオ信号を処理するデジタルフィルタ図4には不図示、及び、適応128FIRフィルタ例えば、フィルタ414は、SoCチップにインプリメントされることが望ましい。これは、CMOSプロセスを用いて形成され得る。しかしながら、SoCには、ピン数の限界があり、MSICからSoCへのデシメータ出力例えば16から24ビットサンプル、及びSoCからMSICへの補間器入力は、パラレルからシリアルへの、及びシリアルからパラレルへの変換、及び2つのチップ間の転送を必要とする。《このデータ転送は、ANCインプリメンテーションの厳しいループ内での追加的な遅延を招くこととなる。これは、このようなインプリメンテーションにおいて、デジタルマイクロフォンDMICの使用を、より困難にする。図4において、ΣΔ変調器に代えて、データ変換遅延が無視し得る典型的なAD及びDA変換器が含まれている場合、LMSは、満足しうる形で動作する。しかしながら、機能ブロック間のデータ転送における遅延が複数のICに分散しており、DMICのΣΔ変調に関連する遅延を伴うことは、携帯電話、MIDプラットフォーム、PDA等において、音響ノイズのキャンセレーションの追加的特徴を付加することとなり、困難を伴う。これらの遅延は、幾つかの実施例において、解決される。上述したように例えば、図3に示したように、エラーデシメータにおける遅延に起因する悪影響は、デシメータの次数を減少させることにより例えば、4次から2次又は3次へ減少させることにより、かつ、デシエータの出力レートを挙げることにより例えば、96kssから192kss飛躍的に減少させることができる。これによって、例えば、遅延は2から1/2又は3/4サンプル期間に減少させることを助ける。しかしながら、例えば、SoCとMSICとの間のデータ転送は、高速転送を必要としない。加えて、他のコンポーネントは、エラー信号パスに沿って1.25サンプル期間未満であるため、遅延が必要とされる。幾つかの実施例において、係数適応を例えば、適応FIRフィルタ414の適応フィルタ内でインプリメントすることによって、これは、改善される。図5は、本発明の幾つかの実施例に従ったシステム500を示している。幾つかの実施例において、システム500は、フィルタ例えば、128タップFIRフィルタである。幾つかの実施例において、システム500は、上述の式Aに基づいたフィルタインプリメンテーションである。システム500は、複数のレジスタ502、例えば、幾つかの実施例では、1サンプル遅延につき、12824ビット幅レジスタである、乗算器504例えば、12824ビット幅で、1サンプル遅延を含む。図6は、本発明の幾つかの実施例に従ったシステム600を示す。幾つかの実施例において、システム600は、上述の式Dに基づいた、係数アップデートのインプリメンテーションを示している。システム600は、アドレスカウンタ602、係数レジスタ604、加算器606、データレジスタ608、かけ算器610、及びマルチプレクサ612を有する。幾つかの実施例において、式Dにおけるエラー信号、及び又は、図6は、係数がアップデートに使われるまでに、長い遅延を伴う。第1の係数h0は、データ入力遅延ライン及びエラー信号の第1のサンプルに基づいてアップデートされる。しかしながら、図6において、入力サンプルが消えたか、又は、次の遅延レジスタに移った場合、エラーサンプルが利用できる場合、結果的に生じるh0の修正は、誤りとなってしまう。したがって、幾つかの実施例において、エラーの現在のサンプル及び遅延したサンプル例えばXn-1又はXn-2等に基づいてh0を修正することがより適切である。幾つかの実施例において、入力サンプルに対する実際のオフセット遅延は、遅延の関数として選択され、エラー信号は、広い範囲にわたることとなる。したがって、幾つかの実施例において、式Dは以下のように修正される。K=0,1,2,3,....127jは、整数の集合から選択され例えば、0から8、エラー信号enによる遅延に依存する。図7は、本発明の幾つかの実施例に基づく、システム700を示している。幾つかの実施例において、システム700は、フィルタ例えば、128タップFIRフィルタである。幾つかの実施例において、システム700は、上述の式Gに基づくフィルタをインプリメントする。システム700は、複数のレジスタ702例えば、幾つかの実施例において、1サンプル遅延に対して、24ビット幅の136のレジスタが存在する。128プラス8レジスタ、かけ算器704例えば、128個の24×18かけ算器、及び加算器706を有する。システム700は、式Gに関連して示されたインプリメンテーションに基づいて、128タップFIRフィルタを示す。このFIRフィルタは、図5に示したフィルタと同様である。なお、追加的サンプルの数だけ増加したレジスタの長さ図7では、具体的には、8個の追加的サンプルを有する点で異なっている。追加的に遅延したサンプルは、サインインプリメンテーションが採用されている場合、サインビットを保存する。なお、LMSインプリメンテーションに従って、例えば、式Cに規定された類似した動作が採用されている。図7に示すように、係数適応は、式Gに基づいてインプリメントされる。幾つかの実施例において、式Gの変数jは、エラー信号パスにおける遅延に基づいたプログラマブルな値である。幾つかの実施例において、FIRフィルタサンプリングレートは、88.2kssであり、4次デシメータ遅延を含むエラー信号パスにおける遅延は、約36マクロ秒であり、jの値を5,6,又は7に設定することは、ループの安定性及びノイズ除去に関して満足のゆく動作を提供する。幾つかの実施例にしたがったインプリメンテーション、及び式G及び/又は図7に関連して記載されたインプリメンテーションは、ノイズサンプルのサインビットにして、十分な数のレジスタービットが手当てされてイル限り、エラー信号パスにおける広いレンジの遅延に対応する。加えて、これらのインプリメンテーションは、ノイズデシメータに比して、エラーデシメータに対する低いサンプリングレートに対しても、有効である。NこのタップのFIRフィルタを用いた、通常のLMSアルゴリズムがインプリメントされた場合、N-1個のデータレジスタが必要である。しかしながら、幾つかの実施例において、追加的j遅延が付加される。これは、単にサインビットだけでなく、フルワードのレジスタが追加されることを意味する。しかしながら、LMSサインビットアルゴリズムをインプリメントする場合、127j個のデジタルサンプルのサインビットのみが保存されることが望ましい。幾つかの実施例において、単一ビットレジスタ又はフルワードのレジスタすなわち、16ビットから24ビットワードサンプルが用いられる。幾つかの実施例において、フルの長さのレジスタと単一ビットのレジスタのミックスが行われるわけでない。なお、レジスタがフルワードをもっていても、サインアルゴリズムがデータレジスタのデータのサインビットのみを見るような異なる観点から観察する場合には、このようなミックスが用いられるであろう。CPUをベースとしたインプリメンテーションの場合、単一ビットレジスタを用いるよりも、汎用レジスタを用いることがより現実的である。カスタムハードウエアデザインに基づくインプリメンテーションの場合には、LMSサインアルゴリズムのための単一ビットレジスタの使用は、ゲートの数を節約することになる。ΣΔ変調器を集積するDMICの使用する幾つかの実施例は、エラー信号ループの遅延を減少させる。幾つかの実施例において、高いサンプリングレートで動作する小さいオーダのsinc関数が用いられる。幾つかの実施例において、FIRフィルタのデータレジスタの部分として、数個の追加的なレジスタービットが追加される。幾つかの実施例において、LMSサインインプリメンテーションが利用され、変数jによって示される追加的な遅延は、サインビットを格納し、シフトすることを必要とするだけであり、全部のデジタルワード16ビットから24ビットサンプルがそのようにされることはない。幾つかの実施例において、音響ノイズ及びエラー信号を検出するために、デジタルマイクロフォンDMICがΣΔ変調及びデシメータを使用する。このようなDMICの利用は、アナログマイクロフォンを使用したシステムには、出現しない問題が発生する。幾つかの実施例において、追加的遅延要素を含む適応FIRフィルタが用いられる。FIRフィルタがN個のタップフィルタである場合、そのフィルタは、典型的にN-1個のデータレジスタを有することとなる。幾つかの実施例において、インプリメントされたFIRフィルタは、N-1個のデータレジスタ、j個のサインビットレジスタ、及びオフセットアドレスレジスタを有する。幾つかの実施例において、FIR係数は、新規でユニークな方法でアップデートされる例えば、追加的遅延要素を加算することによってなされる本明細書における幾つかの実施例は、特定の方式でインプリメントされた例えば128タップフィルタが、幾つかの実施例においては、これらの特定のインプリメンテーションは、必ずしも要求されない。例えば、幾つかの実施例において、異なるタイプ又はサイズのフィルタが用いられ得る。本明細書において記載されている時間遅延は、現実的な機能又は物理的ブロックではない点に留意すべきである。幾つかの実施例において、時間遅延は、内在的例えばデシメータに内在しているであり、DMIC間のデータ転送プロセスに起因し、デシメータ、及び係数適応ブロックに起因するものである。これらの遅延は、単一のパスにおいて、有限時間遅延として示されている。本出願に記載されているシステムモデルダイヤグラム内の遅延は、内在的な遅延であり、システム内に存在し、デシメータ及び補間器の特定のインプリメンテーションに基づき、パラレル/シリアル/パラレル変換、データの動機のためにデータをレジスタに保存するために必要な遅延に基づくものである。もっとも、幾つかの実施例において、これらの遅延による、適応フィルタリングシステムのパフォーマンスへの弊害は、解決されている。幾つかの実施例は、特定のインプリメンテーションに関連して説明されているが、幾つかの実施例に従って、他のインプリメンテーションも可能である。加えて、図面及び/又は本明細書に記載された回路要素又は他の特徴のアレンジメント、及び/又は、順番は、図示され又は記載された特定の方法でアレンジされなければならないものではない。幾つかの実施例に基づいて、多くの他のアレンジメントが可能である。図に示されたシステムの各々で、あるケースの要素は、それぞれ同じ参照番号、又は異なる参照番号が振られている。これによって、要素が異なるか及び/又は類似しているかを示すものである。なお、要素は、フレキシブルであり、異なるインプリメンテーションを持ち、開示されている幾つかの又は全てのシステムと動作する。図面に示される様々な要素は、同じであるか、異なるものである。第1の要素と呼ばれている1つと、第2の要素と呼ばれている1つとは、適宜に呼び変えることができる。明細書及び請求項において、接続coupledconnectedが、他の要素と共に用いられる。これらは、同義語ではない点に留意すべきである。むしろ、特定の実施例において、connectedは、複数の要素が物理的又は電気的に接触していることを意味する。coupledは、複数の要素が、直接物理的、又は電気的に接続していることもある。しかしながら。coupledは、複数の要素が直接的に相互に接続しなくてもよく、協働して相互にインターラクトしていればよい。本明細書で、アルゴリズムは、自己完結的な行為又はオペレーションのシーケンスであり、所期の目的を達成するものである。これらは、物理量を物理的に操作することを含んでいる。通常、これらの量は、電気的又は磁気的信号であり、蓄積され、転送され、結合され、比較され、操作することができる。場合によっては、原理的に、ビット、値、要素、シンボル、特徴、条件、番号等としての信号として参照される。なお、これらのそして、同様用の用語は、適切な物理量及びこれらの量に適用されるラベルに関連している。幾つかの実施例において、1つの又は、組合せのハードウエア、ファームウエア、ソフトエアとしてインプリメントされる。幾つかの実施例は、機械可読の媒体に格納された命令としてインプリメントされ得る。この命令は、コンピュータによって、読み込まれ実行され得る。機械可読の媒体としては、機械が読み込むことができる情報を格納し転送することができるメカニズムを含む。例えば、機械可読の媒体としては、ROM、RAM、磁気ディスク媒体、光記憶媒体、フラッシュメモリデバイス、電気、光学、音響、又は他の形態ので伝搬できる信号例えば、キャリアウエーブ、赤外線、デジタル信号、信号を送受信できるインタフェース等が挙げられる。実施例は、本は発明のインプリメンテーション又は例示である。本明細書において、実施例は、特定の特徴、構成、又は特徴を表現したものである。実施例の全ての構成要素を含む必要はない。実施例として、複数存在する説明は、1つの実施例を指すものではない。全てのコンポーネント、特徴、構成、特徴等が記載されているわけではない。これらは、特定の実施例に含まれるものである。明細書において、してもよいできる等の記載は、特定のコンポーネント、特徴、構成が含まれなければならないことを示すものではない。また、単数の記載は、筆との要素だけを示すものではない。明細書及び請求項において、追加的要素が記載されている場合、他の追加的構成を排除する者ではない。図面に記載した、フロー、ダイヤグラムやそれに対応する明細書の記載は、実施例を記載したものであり、これらに限定されるものではない。例えば、フローは、順番を変えてもよい。本発明は、明細書に記載された特定の説明に限定されるものではない。もちろん、当業者であれば、本発明の範囲内において、様々なバリエーションを理解することができる。したがって、以下の請求項及びその補正書が本発明を定義するものである。"