"表示パネルと、前記表示パネルを構成する基板上に異方性導電膜を介在して実装される方形状の半導体チップと、を備える表示装置であって、前記半導体チップは、前記異方性導電膜側の面に、互いに反対側に位置する2つの長辺のうちの一方の長辺に沿って配列された複数の第1バンプからなる第1バンプ群と、前記2つの長辺のうちの他方の長辺に沿って配列された複数の第2バンプからなる第2バンプ群と、前記第1バンプ群と前記第2バンプ群との間であって前記長辺の延在方向と同一方向に沿って配列された複数のダミーバンプからなるダミーバンプ群とを有することを特徴とする表示装置。前記複数のダミーバンプは、少なくとも各々の一部が前記半導体チップの前記長辺方向の中心線と重畳していることを特徴とする請求項1に記載の表示装置。前記半導体チップは、前記表示パネルを駆動制御する回路を有し、前記複数の第1バンプ及び前記複数の第2バンプは、前記回路と電気的に接続されるバンプと、前記回路と電気的に接続されないバンプとを含み、前記複数のダミーバンプは、前記回路とは電気的に接続されていないことを特徴とする請求項1に記載の表示装置。前記ダミーバンプの配列ピッチは、前記第1バンプ及び第2バンプの配列ピッチよりも大きいことを特徴とする請求項1に記載の表示装置。前記ダミーバンプの数は、前記第1バンプ及び第2バンプの数よりも少ないことを特徴とする請求項1に記載の表示装置。前記表示パネルを構成する前記基板は、前記半導体チップが実装される領域に複数の電極パッドを有し、前記電極パッドは、前記第1バンプ及び第2バンプと向かい合う各々の位置に配置され、前記ダミーバンプと向かい合う位置には配置されていないことを特徴とする請求項1に記載の表示装置。前記第1バンプ群の両端には、アライメントマークが設けられていることを特徴とする請求項1に記載の表示装置。表示パネルと、前記表示パネルを構成する基板上に異方性導電膜を介在して実装される長方形状の半導体チップと、を備える表示装置であって、前記半導体チップは、前記異方性導電膜側の面に、互いに反対側に位置する2つの長辺のうちの一方の長辺に沿って配列された複数の第1バンプからなる第1バンプ群と、前記2つの長辺のうちの他方の長辺に沿って配列された複数の第2バンプからなる第2バンプ群と、互いに反対側に位置する2つの短辺のうちの一方の短辺に沿って配列された複数の第1ダミーバンプからなる第1ダミーバンプ群と、前記2つの短辺のうちの他方の短辺に沿って配列された第2ダミーバンプからなる第2ダミーバンプ群とを有することを特徴とする表示装置。前記半導体チップは、前記表示パネルを駆動制御する回路を有し、前記複数の第1バンプ及び前記複数の第2バンプは、前記回路と電気的に接続されるバンプと、前記回路と電気的に接続されないバンプとを含み、前記複数の第1ダミーバンプ及び複数の第2ダミーバンプは、前記回路とは電気的に接続されていないことを特徴とする請求項8に記載の表示装置。前記第1ダミーバンプ及び第2ダミーバンプの配列ピッチは、前記第1バンプ及び第2バンプの配列ピッチよりも大きいことを特徴とする請求項8に記載の表示装置。前記第1ダミーバンプ及び第2ダミーバンプの数は、前記第1ダミーバンプ及び第2バンプの数よりも少ないことを特徴とする請求項8に記載の表示装置。前記第1ダミーバンプ及び第2ダミーバンプの数は、3個又は5個であることを特徴とする請求項11に記載の表示装置。前記表示パネルを構成する前記基板は、前記半導体チップが実装される領域に複数の電極パッドを有し、前記電極パッドは、前記第1バンプ及び第2バンプと向かい合う各々の位置に配置され、前記第1ダミーバンプ及び第2ダミーバンプと向かい合う位置には配置されていないことを特徴とする請求項8に記載の表示装置。前記第1バンプ群の両端には、アライメントマークが設けられていることを特徴とする請求項8に記載の表示装置。表示パネルを駆動制御する回路を有し、前記表示パネルを構成する基板上に異方性導電膜を介在して実装される方形状の半導体集積回路装置であって、前記異方性導電膜側の面に、互いに反対側に位置する2つの長辺のうちの一方の長辺に沿って配列された複数の第1バンプからなる第1バンプ群と、前記2つの長辺のうちの他方の長辺に沿って配列された複数の第2バンプからなる第2バンプ群と、前記第1バンプ群と前記第2バンプ群との間であって前記長辺の延在方向と同一方向に沿って配列された複数のダミーバンプからなるダミーバンプ群とを有することを特徴とする半導体集積回路装置。表示パネルを駆動制御する回路を有し、前記表示パネルを構成する基板上に異方性導電膜を介在して実装される方形状の半導体集積回路装置であって、前記異方性導電膜側の面に、互いに反対側に位置する2つの長辺のうちの一方の長辺に沿って配列された複数の第1バンプからなる第1バンプ群と、前記2つの長辺のうちの他方の長辺に沿って配列された複数の第2バンプからなる第2バンプ群と、互いに反対側に位置する2つの短辺のうちの一方の短辺に沿って配列された複数の第1ダミーバンプからなる第1ダミーバンプ群と、前記2つの短辺のうちの他方の短辺に沿って配列された第2ダミーバンプからなる第2ダミーバンプ群とを有することを特徴とする半導体集積回路装置。ところで、ACF実装では、液晶表示パネルの一方の基板と半導体チップの回路形成面との間に異方性導電膜を介在させた状態で加熱しながら半導体チップをその回路形成面と対向する裏面側から圧着ツールで圧着し、基板の配線の一部からなるバンプ接続部接続用ランド,接続用パッド,接続用端子と半導体チップのバンプとの間に異方性導電膜中の導電性粒子を挟み込むことによって両者基板のバンプ接続部/半導体チップのバンプを電気的にかつ機械的に接続している。ここで、半導体チップの剥がれは、液晶表示装置の信頼性に大きく影響するため、基板から半導体チップが剥がれないように異方性導電膜による半導体チップの接着固定を安定化させる必要がある。そこで、本発明者は従来のACF実装について検討した結果、半導体チップを圧着ツールで圧着する際、半導体チップに反りが発生変形し、この反りに起因する応力により基板から半導体チップが剥がれるといった不具合が発生し易くなることを見出した。この不具合については、本発明を適用した実施例と共に詳細に説明する。本発明は、前記従来技術の問題点を解決するためになされたものであり、本発明の目的は、半導体チップの実装信頼性向上を図ることが可能な技術を提供することにある。本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述及び添付図面によって明らかにする。本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記の通りである。1表示パネルと、前記表示パネルを構成する基板上に異方性導電膜を介在して実装される方形状の半導体チップと、を備える表示装置であって、前記半導体チップは、前記異方性導電膜側の面に、互いに反対側に位置する2つの長辺のうちの一方の長辺に沿って配列された複数の第1バンプからなる第1バンプ群と、前記2つの長辺のうちの他方の長辺に沿って配列された複数の第2バンプからなる第2バンプ群と、前記第1バンプ群と前記第2バンプ群との間であって前記長辺の延在方向と同一方向に沿って配列された複数のダミーバンプからなるダミーバンプ群とを有する。21において、前記複数のダミーバンプは、少なくとも各々の一部が前記半導体チップの前記長辺方向の中心線と重畳している。31において、前記半導体チップは、前記表示パネルを駆動制御する回路を有し、前記複数の第1バンプ及び前記複数の第2バンプは、前記回路と電気的に接続されるバンプと、前記回路と電気的に接続されないバンプとを含み、前記複数のダミーバンプは、前記回路とは電気的に接続されていない。41において、前記ダミーバンプの配列ピッチは、前記第1バンプ及び第2バンプの配列ピッチよりも大きい。51において、前記ダミーバンプの数は、前記第1バンプ及び第2バンプの数よりも少ない。61において、前記表示パネルを構成する前記基板は、前記半導体チップが実装される領域に複数の電極パッドを有し、前記電極パッドは、前記第1バンプ及び第2バンプと向かい合う各々の位置に配置され、前記ダミーバンプと向かい合う位置には配置されていない。71において、前記第1バンプ群の両端には、アライメントマークが設けられている。8表示パネルと、前記表示パネルを構成する基板上に異方性導電膜を介在して実装される長方形状の半導体チップとを備える表示装置であって、前記半導体チップは、前記異方性導電膜側の面に、互いに反対側に位置する2つの長辺のうちの一方の長辺に沿って配列された複数の第1バンプからなる第1バンプ群と、前記2つの長辺のうちの他方の長辺に沿って配列された複数の第2バンプからなる第2バンプ群と、互いに反対側に位置する2つの短辺のうちの一方の短辺に沿って配列された複数の第1ダミーバンプからなる第1ダミーバンプ群と、前記2つの短辺のうちの他方の短辺に沿って配列された第2ダミーバンプからなる第2ダミーバンプ群とを有する。98において、前記半導体チップは、前記表示パネルを駆動制御する回路を有し、前記複数の第1バンプ及び前記複数の第2バンプは、前記回路と電気的に接続されるバンプと、前記回路と電気的に接続されないバンプとを含み、前記複数の第1ダミーバンプ及び複数の第2ダミーバンプは、前記回路とは電気的に接続されていない。108において、前記第1ダミーバンプ及び第2ダミーバンプの配列ピッチは、前記第1バンプ及び第2バンプの配列ピッチよりも大きい、あるいは、118において、前記第1ダミーバンプ及び第2ダミーバンプの数は、前記第1ダミーバンプ及び第2バンプの数よりも少ない。1211において、前記第1ダミーバンプ及び第2ダミーバンプの数は、3個又は5個である。138において、前記表示パネルを構成する前記基板は、前記半導体チップが実装される領域に複数の電極パッドを有し、前記電極パッドは、前記第1バンプ及び第2バンプと向かい合う各々の位置に配置され、前記第1ダミーバンプ及び第2ダミーバンプと向かい合う位置には配置されていない。148において、前記第1バンプ群の両端には、アライメントマークが設けられている。15表示パネルを駆動制御する回路を有し、前記表示パネルを構成する基板上に異方性導電膜を介在して実装される方形状の半導体集積回路装置であって、前記異方性導電膜側の面に、互いに反対側に位置する2つの長辺のうちの一方の長辺に沿って配列された複数の第1バンプからなる第1バンプ群と、前記2つの長辺のうちの他方の長辺に沿って配列された複数の第2バンプからなる第2バンプ群と、前記第1バンプ群と前記第2バンプ群との間であって前記長辺の延在方向と同一方向に沿って配列された複数のダミーバンプからなるダミーバンプ群とを有する。16表示パネルを駆動制御する回路を有し、前記表示パネルを構成する基板上に異方性導電膜を介在して実装される方形状の半導体集積回路装置であって、前記異方性導電膜側の面に、互いに反対側に位置する2つの長辺のうちの一方の長辺に沿って配列された複数の第1バンプからなる第1バンプ群と、前記2つの長辺のうちの他方の長辺に沿って配列された複数の第2バンプからなる第2バンプ群と、互いに反対側に位置する2つの短辺のうちの一方の短辺に沿って配列された複数の第1ダミーバンプからなる第1ダミーバンプ群と、前記2つの短辺のうちの他方の短辺に沿って配列された第2ダミーバンプからなる第2ダミーバンプ群とを有する。本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記の通りである。本発明によれば、半導体チップ半導体集積回路装置の実装信頼性向上を図ることが可能となる。以下、図面を参照して本発明の実施例を詳細に説明する。なお、実施例を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。また、以下の実施例は、本発明の特許請求の範囲の解釈を限定するためのものではない。以下の実施例では、携帯電話機の表示部として使用される液晶表示装置に本発明を適用した例について説明する。図1乃至図6は、本発明の一実施例である液晶表示装置に係る図であり、図1は、液晶表示装置の液晶表示パネルを示す平面図、図2は、図1の1x-1x’線に沿った断面構造を示す断面図、図3は、図2に示す半導体チップのバンプ配置を示す平面図、図4は、液晶表示装置の製造工程中のチップ実装工程を説明するための斜視図、図5は、液晶表示装置の製造工程中のチップ実装工程おいて、基板上に異方性導電膜を介在して半導体チップを配置した状態を示す図であり、同図aは図4のa-a’線に沿った断面構造を示す断面図、同図bは図4のb-b’線に沿った断面構造を示す断面図、図6は、本発明の一実施例である液晶表示装置の製造工程中のチップ実装工程において、半導体チップを圧着ツールで圧着した状態を示す図であり、同図aは図4のa-a’線に沿った断面構造を示す断面図、同図bは図4のb-b’線に沿った断面構造を示す断面図である。本実施例の液晶表示装置は、液晶表示パネルを構成する一対の基板の一方の基板上に、液晶表示パネルを駆動制御する回路が搭載された半導体チップドライバ素子;半導体集積回路装置を裸の状態で直に実装するCOG方式の液晶表示装置である。本実施例の液晶表示装置は、図1及び図2に示すように、液晶表示パネル1と、この液晶表示パネル1を駆動制御する回路が搭載された半導体チップ10とを備えている。更に、本実施例の液晶表示装置は、液晶表示パネル1に接続されるフレキシブル配線基板FPC8と、図面を見易くするために図示を省略しているが、液晶表示パネル1の観察者側とは反対側に配置されるバックライトと、このバックライトと共に液晶表示パネル1を収納するフレームとを備えている。液晶表示パネル1は、画素電極、薄膜トランジスタ等が形成され、かつ平面が矩形状に形成された第1の基板2以下、TFT基板と言うと、カラーフィルタ等が形成され、かつ平面がTFT基板2よりも小さいサイズで矩形状に形成された第2の基板3以下、CF基板と言うと、TFT基板2とCF基板3とが重畳する箇所に配置された表示領域4と、この表示領域4を囲うようにしてTFT基板2とCF基板3との間に配置されたシール材5と、TFT基板2とCF基板3との間のシール材5によって囲まれた領域内に封入封止された液晶層6とを有している。TFT基板2とCF基板3はシール材5によって貼り合わされ、互いに接着固定されている。表示領域4には複数の画素がマトリクス状に配置されており、この複数の画素の各々は、画素電極及び対向電極を有している。TFT基板2の液晶層側の面とは反対側の面、及び、CF基板3の液晶層側の面とは反対側の面には、図示していないが、それぞれ偏光板が貼り付けられている。TFT基板2及びCF基板3としては、例えばガラス基板が用いられている。シール材5としては、熱硬化型エポキシ樹脂材が用いられている。本実施例の液晶表示パネル1は、シール材5の一部に設けられた液晶注入口7と、図面を見易くするために図示を省略しているが、この液晶注入口7を塞ぐための液晶封止材とを有している。ここで、本実施例の液晶表示パネル1は、IPS方式の液晶表示パネルであり、このIPSInPlaneSwitching方式の場合、対向電極は画素電極と共にTFT基板2側に設けられるが、TN方式やVA方式の液晶表示パネルの場合、対向電極は画素電極とは異なってCF基板3側に設けられる。TFT基板2は、例えば長辺及び短辺を有する長方形で形成されている。TFT基板2は、2つの短辺と、2つの長辺とを有し、更に一方の短辺側にCF基板3と重畳しない非重畳領域2mを有している。TFT基板2の非重畳領域2mには、半導体チップ10が実装されている。半導体チップ10は、図3に示すように、平面が例えば長辺及び短辺を有する長方形で形成されている。半導体チップ10は、2つの長辺10a,10bと、2つの短辺10c,10dとを有し、更に、液晶表示パネル1を駆動制御する回路が形成された回路形成面主面10sfと、この回路形成面10sfとは反対側に位置する裏面とを有している。半導体チップ10は、図3に示すように、回路形成面10sfに、互いに反対側に位置する2つの長辺10a,10bのうちの一方の長辺10aに沿って配列された複数のバンプ11Bからなるバンプ群11と、2つの長辺10a,10bのうちの他方の長辺10bに沿って配列された複数のバンプ12Bからなるバンプ群12と、バンプ群11とバンプ群12との間であって長辺10a,10bの延在方向と同一方向に沿って配列された複数のダミーバンプ13DBからなるダミーバンプ群13と、互いに反対側に位置する2つの短辺10c,10dのうちの一方の短辺10cに沿って配列された複数のダミーバンプ14DBからなるダミーバンプ群14と、2つの短辺10c,10dのうちの他方の短辺10dに沿って配列された複数のダミーバンプ15DBからなるダミーバンプ群15とを有している。ダミーバンプ群13において、複数のダミーバンプ13DBは、少なくとも各々の一部が、半導体チップ10の回路形成面10sfにおける2つの中心線長辺方向の中心線10x,短辺方向の中心線10yのうちの長辺方向長手方向の中心線10xと重畳するように配置されている。また、ダミーバンプ13DBの配列ピッチは、バンプ群11のバンプ11B及びバンプ群12のバンプ12Bの配列ピッチよりも大きく、ダミーバンプ13DBの個数は、バンプ11B及びバンプ12Bの個数よりも少ない。ダミーバンプ群14及び15において、ダミーバンプ14DB及び15DBの配列ピッチは、バンプ群11のバンプ11B及びバンプ群12のバンプ12Bの配列ピッチよりも大きく、ダミーバンプ14DB及び15DBの個数は、バンプ11B及びバンプ12Bの個数よりも少ない。本実施例では、ダミーバンプ14DB及び15DBは、5個ずつ設けられている。バンプ群11及び12において、複数のバンプ11B及び複数のバンプ12Bの各々は、半導体チップ10に搭載された回路と電気的に接続されている。ダミーバンプ群13,14,15において、複数のダミーバンプ13DB、複数のダミーバンプ14DB及び複数のダミーバンプ15DBの各々は、半導体チップ10に搭載された回路とは電気的に接続されていない。バンプ11B,12B及びダミーバンプ13DB,14DB,15DBの各々は、例えばAuからなるAuバンプであり、ダミーバンプ13DB,14DB,15DBは、例えばバンプ11B,12Bと同一工程で形成されている。ダミーバンプ13DB,14DB,15DBの高さは、バンプ11B,12Bの高さと同一となるように設定されている。ここで、バンプの高さとは、半導体チップ10の回路形成面10sfからバンプの再頂部までの高さを言う。バンプ群11のバンプ11Bは例えば一列で配置され、バンプ群12のバンプ12Bは例えば二列で配置されている。バンプ群11は、主に信号が入力される入力信号用バンプや電源に関する電源用バンプで構成され、バンプ群12は、主に信号が出力される出力用バンプや電源に関する電源用バンプで構成されている。本実施例の半導体チップ10は、回路的に観た場合、バンプ群11が入力側であり、バンプ群12が出力側である。バンプ群11の両端部には、アライメントマークAMが設けられており、バンプ群11の複数のバンプ11Bは、2つのアライメントマークAMで挟まれた領域に配置されている。TFT基板2の非重畳領域2mにおいて、図2に示すように、半導体チップ10が実装される領域には、複数のバンプ接続部2pが配置されている。この複数のバンプ接続部2pは、半導体チップ10のバンプ11B,12Bと向かい合う位置に配置され、半導体チップ10のダミーバンプ13DB,14DB,15DBと向かい合う位置には配置されていない。バンプ接続部2pは、TFT基板2に形成された配線の一部からなり、主に半導体チップ10に搭載された回路とTFT基板2に形成された配線との導通を仲介する接続用ランド接続用ランド,接続用端子である。図2に示すように、半導体チップ10は、その回路形成面10sfがTFT基板2の非重畳領域2mと向かい合う状態、即ち半導体チップ10の複数のバンプ11B,12B,13DB,14DB,15DBがTFT基板2の複数の接続部2pと向かい合う状態でTFT基板2の非重畳領域2mに実装されている。TFT基板2と半導体チップ10との間には、接着材として例えばACFと呼ばれる異方性導電膜20が介在されており、この異方性導電膜20の接着力によって半導体チップ10はTFT基板2の非重畳領域2mに接着固定されている。異方性導電膜20としては、例えばエポキシ系の熱硬化型絶縁性樹脂と多数の導電性粒子21とを有するシート状のものが用いられている。即ち、半導体チップ10は、異方性導電膜を用いて半導体チップを実装するACF実装によって、TFT基板2の非重畳領域2mに実装されている。なお、図2に示す異方性導電膜20は熱硬化した後の状態であり、図4及び図5に示す異方性導電膜20は熱硬化させる前のシート状のものである。次に、本実施例の液晶表示装置の製造工程中のチップ実装工程について、図4乃至図6を用いて説明する。本実施例の半導体チップ10は、異方性導電膜20を用いるACF実装によってTFT基板2の非重畳領域2mに実装される。具体的には、まず、図4及び図5a、図5bに示すように、TFT基板2の非重畳領域2mのチップ搭載領域に、シート状の異方性導電膜20を介在して半導体チップ10を配置する。この工程において、半導体チップ10は、その回路形成面10sfがTFT基板2の非重畳領域2mと向かい合うように配置する。また、半導体チップ10の回路形成面10sfに配置された複数のバンプバンプ11B,バンプ12BがTFT基板2の非重畳領域2mのチップ搭載領域に配置された複数のバンプ接続部2pと向かい合うように位置決めする。次に、図6a、図6bに示すように、TFT基板2の非重畳領域2mのチップ搭載領域と半導体チップ10の回路形成面10sfとの間に異方性導電膜20を介在させた状態で加熱しながら半導体チップ10をその回路形成面10sfと対向する裏面側から圧着ツール25で圧着し、TFT基板2の非重畳領域2mのチップ搭載領域に配置されたバンプ接続部2pと半導体チップ10の回路形成面10sfに配置されたバンプ11B,12Bとの間に異方性導電膜20中の導電性粒子21を挟んで潰す。異方性導電膜20は一旦溶融し、その後、硬化するため、異方性導電膜20が硬化するまで半導体チップ10の圧着状態を保つ。この工程において、TFT基板2の非重畳領域2mのチップ搭載領域と半導体チップ10の回路形成面10sfに配置されたダミーバンプ13DB,14DB,15DBとの間にも異方性導電膜20中の導電性粒子21が挟み込まれる。この工程により、TFT基板2のバンプ接続部2p1と半導体チップ10のバンプ11B,12Bとが電気的にかつ機械的に接続されると共に、TFT基板2の非重畳領域2mに半導体チップ10が接着固定される。なお、異方性導電膜20の圧着ツール25への付着を防止するため、圧着ツール25による半導体チップ10の圧着は、図4及び図5a,bに示すように、半導体チップ10の裏面と圧着ツール25との間に干渉材として例えばフッ素樹脂系の材料からなるシート26を挟んで行う。次に、従来術の問題点と本実施例の特徴について説明する。[従来技術の問題点]図11は、従来の液晶表示装置に組み込まれる半導体チップのバンプ配置を示す平面図、図12は、従来の液晶表示装置の問題点を説明するための図であって、図4のa-a’線に沿った断面構造を示す断面図であり、同図aは半導体チップを圧着ツールで圧着した状態を示す断面図、同図bはチップ実装後の応力状態を示す断面図、図13は、従来の液晶表示装置の問題点を説明するための図であって、図4のb-b’線に沿った断面構造を示す断面図であり、同図aは半導体チップを圧着ツールで圧着した状態を示す断面図、同図bはチップ実装後の応力状態を示す断面図である。図11に示す従来の半導体チップ30は、図3に示す本実施例の半導体チップ10と比較してダミーバンプ群13,14,15を有しておらず、これ以外の構成は半導体チップ10とほぼ同様である。液晶表示パネルを駆動制御する回路が搭載された半導体チップ30においては、一般的に、入力側のバンプ11Bは半導体チップ30の2つの長辺10a,10bのうちの一方の長辺10a側に配置され、出力側のバンプ12Bは2つの長辺10a,10bのうちの他方の長辺10b側に配置される場合が多く、このため、図11に示すように、半導体チップ30の長手方向の両端部及び短手方向の中央部にバンプが配置されない領域が存在する。本発明者は、従来の半導体チップ30を用いたACF実装について検討した結果、半導体チップ30を圧着ツール25で圧着する際、半導体チップ30に反りが発生変形し、この反りに起因する応力によりTFT基板2から半導体チップ30が剥がれるといった不具合が発生し易くなることを見出した。本発明者の検討によれば、半導体チップ30に発生する反りは、大きく分けて2つあった。1つ目の反りは、図12aに示すように、半導体チップ30の長手方向における両端部が下方に撓む反りA1である。2つ目の反りは、図13aに示すように、半導体チップ30の短手方向における中央部が下方に撓む反りB1である。この反りA1及びB1の何れもバンプ11B,12Bが無い領域で発生していることから、半導体チップ30を圧着ツール25で圧着した時の加圧力がバンプの無い領域に逃げることによるものと考える。ACF実装では、異方性導電膜20が一旦溶融し、その後、硬化するまで圧着ツール25による半導体チップ30の圧着を保持するため、半導体チップ30は反りA1及びB1が残留する状態でTFT基板2に接着固定される。半導体チップ30に残留する反りA1は、図12bに示すように、TFT基板2から半導体チップ30を矢印の方向上方に剥がそうとする剥がし応力A2となり、また、半導体チップ30に残留する反りB1においても、図13bに示すように、TFT基板2から半導体チップ30を矢印の方向上方に剥がそうとする剥がし応力B2となる。これらの剥がし応力A2及びB2は、実装後の半導体チップ30に常に加わっているため、異方性導電膜20と半導体チップ30との界面20aの汚染や、異方性導電膜20とTFT基板2との界面20bの汚染等より異方性導電膜20による接着力が低下した場合、TFT基板2から半導体チップ30が剥がれるといった不具合が発生し易くなる。半導体チップ30の剥がれは、液晶表示パネル1と半導体チップ30のバンプ11B,12Bとが接続オープンとなり、線欠陥及び表示異常等の機能不良をもたらす。また、半導体チップ30の剥がれは、実装直後のみでなく、長時間経過後の発生もあり得ることから、信頼性に関わる不良である。近年、液晶表示パネル1の薄型化により、半導体チップ10自体もその基材となる半導体基板の研磨による薄型化が進んでおり、半導体チップ10自体の強度の低下により変形し易くなっている。[本実施例の特徴]そこで、本実施例の半導体チップ10では、従来においてバンプ11B,12Bが配置されていなかった領域にダミーバンプ13DB,14DB,15DBを配置している。即ち、本実施例の半導体チップ10は、図3に示すように、回路形成面10sfに、互いに反対側に位置する2つの長辺10a,10bのうちの一方の長辺10aに沿って配列された複数の第1バンプ11Bからなる第1バンプ群11と、2つの長辺10a,10bのうちの他方の長辺10bに沿って配列された複数の第2バンプ12Bからなる第2バンプ群12と、第1バンプ群11と第2バンプ群12との間であって長辺10a,10bの延在方向と同一方向に沿って配列された複数のダミーバンプ13DBからなるダミーバンプ群13と、互いに反対側に位置する2つの短辺10c,10dのうちの一方の短辺10cに沿って配列された複数のダミーバンプ14DBからなるダミーバンプ群14と、2つの短辺10c,10dのうちの他方の短辺10dに沿って配列された複数のダミーバンプ15DBからなるダミーバンプ群15とを有している。このようにダミーバンプ13DB,14DB,15DBを配置することにより、半導体チップ10の長手方向における両端部のうち一方の端部短辺10c側においては、図6aに示すように、半導体チップ10を圧着ツール25で圧着した時の加圧力をダミーバンプ14DBで受けることができ、他方の端部短辺10d側においては、図示していないが、一方の端部と同様に、半導体チップ10を圧着ツール25で圧着した時の加圧力をダミーバンプ15DBで受けることができるので、半導体チップ10の長手方向における両端部が下方に撓む各々の反りA1を抑制することができる。また、半導体チップ10の短手方向における中央部においては、図6bに示すように、半導体チップ10を圧着ツール25で圧着した時の加圧力をダミーバンプ13DBで受けることができるので、半導体チップ10の短手方向における中央部が下方に撓む反りB1を抑制することができる。この結果、半導体チップ10を圧着ツール25で圧着した時の加圧力で半導体チップ10に発生した反りに起因する応力によりTFT基板2から半導体チップ10が剥がれるといった不具合の発生を抑制することができるので、半導体チップ10の実装信頼性向上を図ることができる。本実施例では、半導体チップ10を圧着ツール25で圧着した時の加圧力で半導体チップ10に発生する反りをダミーバンプ13DB,14DB,15DBで抑制するものであるが、半導体チップ10の反りの抑制はダミーバンプ13DB,14DB,15DBの高さに影響するため、ダミーバンプ13DB,14DB,15DBの高さは出来るだけ半導体チップ10の長辺10a,10bに沿って配列されるバンプ11B,12Bの高さと同等にすることが望ましい。半導体チップ10の幅及び長さは、液晶表示パネル1の大きさや表示性能等に応じて変化する。従って、ダミーバンプ群14のダミーバンプ14DB及びダミーバンプ群15のダミーバンプ15DBの数は、半導体チップ10の短手方向の幅に応じて設定し、ダミーバンプ群13のダミーバンプ13DBの数は、半導体チップ10の長手方向の長さに応じて設定することが望ましい。半導体チップ10は、幅が1.5mm~0.6mのものがある。本実施例では、半導体チップ10の幅は1.5mであるため、ダミーバンプ群14のダミーバンプ14DB及びダミーバンプ群15のダミーバンプ15DBは、5個ずつ設けられている。半導体チップ10の幅が0.6mの場合は、3個ずつ設けることが望ましい。半導体チップ10を圧着ツール25で圧着した時の加圧力で半導体チップ10の長手方向の両端部が下方に撓む反りA1を効果的に抑制するには、少なくとも短辺10c,10dの中央部付近に1個、短辺10c,10dの両端部角部付近に1個ずつ、合計3個以上のダミーバンプが必要である。また、半導体チップ10を圧着ツール25で圧着した時の加圧力で半導体チップ10短手方向の中央部が下方に撓む反りB1を効果的に抑制する場合においても、少なくとも半導体チップ10の長手方向の中心線1xの中央部付近に1個、長手方向の中心線1xの両端部付近短辺10c,10d側付近に1個ずつ、合計3個以上のダミーバンプが必要である。本実施例では、TFT基板2の非重畳領域2mにおいて、図2に示すように、半導体チップ10のダミーバンプ13DB,14DB,15DBと向かい合う位置にバンプ接続部2pを配置していない例について説明したが、バンプ11B,12Bと同様に、ダミーバンプ13DB,14DB,15DBと向かい合う位置にバンプ接続部を配置してもよい。ただし、この場合は、半導体チップ10のダミーバンプの配置に応じて新たにTFT基板2を作成する必要がある。これに対し、本実施例では、半導体チップ10のダミーバンプ13DB,14DB,15DB用のバンプ接続部を設けていないため、新たにTFT基板2を作成する必要がなく、低コスト化を図ることができる。本実施例では、バンプ11B,12Bとダミーバンプ13DB,14DB,15DBとを同一工程で形成している。このように同一工程で形成することにより、製造工程数を簡略化することができ、低コスト化を図ることができる。次に、本実施例の変形例について述べる。[第1変形例]図7は、本発明の一実施例の第1変形例である半導体チップのバンプ配置を示す平面図である。前述の実施例では、図3に示すように、ダミーバンプとして、ダミーバンプ群13と、ダミーバンプ群14と、ダミーバンプ群15とを有する半導体チップ10について説明したが、本変形例の半導体チップ10Lは、図7に示すように、ダミーバンプとして、ダミーバンプ群13のみを有する。この場合、主に、半導体チップ10Lを圧着ツール25で圧着した時の加圧力で半導体チップ10Lの短手方向の中央部が下方に撓む反りB1を抑制することができる。[第2変形例]図8は、本発明の一実施例の第2変形例である半導体チップのバンプ配置を示す平面図である。前述の第1変形例では、図7に示すように、ダミーバンプとして、ダミーバンプ群13のみを有する半導体チップ10Lについて説明したが、本変形例の半導体チップ10Mは、ダミーバンプとして、ダミーバンプ群14及びダミーバンプ群15のみを有する。この場合、主に、半導体チップ10Mを圧着ツール25で圧着した時の加圧力で半導体チップ10Mの長手方向の両端部が下方に撓む反りA1を抑制することができる。[第3変形例]図9は、本発明の一実施例の第3変形例である半導体チップのバンプ配置を示す平面図である。液晶表示パネルを駆動制御する回路が搭載されたドライバチップは、バンプ群の中に回路と電気的に接続されないダミーバンプが含まれていることがある。図9に示す本変形例の半導体チップ10Nは、バンプ群11を構成する複数のバンプの中に、半導体チップ10Nの回路と電気的に接続されるバンプ11Bと、回路と電気的に接続されていないダミーバンプ11DBとが含まれ、バンプ群12を構成する複数のバンプの中に、半導体チップ10の回路と電気的に接続されるバンプ12Bと、回路と電気的に接続されていないダミーバンプ12DBとが含まれている。この半導体チップ10Nにおいても、図9に示すように、前述の実施例の半導体チップ10と同様に、ダミーバンプとして、ダミーバンプ群13、14及び15を有する。また、この構成に限らず、ダミーバンプとして、図7に示す第1変形例のように、ダミーバンプ群13のみとする構成にしてもよく、また、図8に示す第2変形例のように、ダミーバンプ群14及び15のみとする構成にしてもよい。[第4変形例]図10は、本発明の一実施例の第4変形例である半導体チップのバンプ配置を示す平面図である。前述の実施例では、図3に示すように、半導体チップ10の他方の長辺10bに沿って配列された複数のバンプ11Bからなるバンプ群11が1つの場合について説明したが、本変形例の半導体チップ10Pは、1つのバンプ群11を複数のバンプ群に分割、即ち複数のバンプ群11を有する。この半導体チップ10Pにおいても、図9に示すように、前述の実施例の半導体チップ10と同様に、ダミーバンプとして、ダミーバンプ群13、14及び15を有する。また、この構成に限らず、ダミーバンプとして、図7に示す第1変形例のように、ダミーバンプ群13のみとする構成にしてもよく、また、図8に示す第2変形例のように、ダミーバンプ群14及び15のみとする構成にしてもよい。なお、前述の説明では、携帯電話機の表示部として使用される液晶表示装置に本発明を適用した実施例について説明したが、本発明は、これに限定されるものではなく、例えば車載用電子機器やデジタルスチールカメラDSCの表示部として使用される液晶表示装置や、有機EL表示装置などの表示装置全般にも適用可能である。以上、本発明者によってなされた発明を、前記実施例に基づき具体的に説明したが、本発明は、前記実施例に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。"