"セラミック素体と、前記セラミック素体内に配されており、Cuを含む内部電極とを有するセラミック電子部品の製造方法であって、前記内部電極を有する生のセラミック素体を、周囲にCuまたはCuを含む合金を配した状態で焼成することにより前記セラミック素体を得る、セラミック電子部品の製造方法。前記状態は、前記生のセラミック素体を、Cuを含む部材の上に載置した状態である、請求項1に記載のセラミック電子部品の製造方法。前記Cuを含む部材は、網である、請求項2に記載のセラミック電子部品の製造方法。前記網の開口率が、14~52である、請求項3に記載のセラミック電子部品の製造方法。しかしながら、本発明者らは、鋭意研究の結果、Cuを含む内部電極を有するセラミック電子部品を特許文献1に記載の製造方法により製造した場合、内部電極が破断断線し、それによって、静電容量やQ値が低くなることを見出した。本発明の目的は、Cuを含む内部電極を有するセラミック電子部品を好適に製造し得る方法を提供することにある。本発明に係るセラミック電子部品の製造方法は、セラミック素体と、セラミック素体内に配されており、Cuを含む内部電極とを有するセラミック電子部品の製造方法に関する。本発明に係るセラミック電子部品の製造方法では、内部電極を有する生のセラミック素体を、周囲にCuまたはCuを含む合金を配した状態で焼成することによりセラミック素体を得る。本発明に係るセラミック電子部品の製造方法のある特定の局面では、状態は、生のセラミック素体を、Cuを含む部材の上に載置した状態である。本発明に係るセラミック電子部品の製造方法の別の特定の局面では、Cuを含む部材は、網である。本発明に係るセラミック電子部品の製造方法の他の特定の局面では、網の開口率が、14~52である。本発明によれば、Cuを含む内部電極を有するセラミック電子部品を好適に製造し得る方法を提供することができる。以下、本発明を実施した好ましい形態の一例について説明する。但し、下記の実施形態は、単なる例示である。本発明は、下記の実施形態に何ら限定されない。また、実施形態等において参照する各図面において、実質的に同一の機能を有する部材は同一の符号で参照することとする。また、実施形態等において参照する図面は、模式的に記載されたものであり、図面に描画された物体の寸法の比率などは、現実の物体の寸法の比率などとは異なる場合がある。図面相互間においても、物体の寸法比率等が異なる場合がある。具体的な物体の寸法比率等は、以下の説明を参酌して判断されるべきである。セラミック電子部品1の構成図1は、本実施形態におけるセラミック電子部品1の略図的斜視図である。図2は、本実施形態におけるセラミック電子部品1の長さ方向及び厚み方向に沿った略図的断面図である。図3は、本実施形態におけるセラミック電子部品1の幅方向及び厚み方向に沿った略図的断面図である。まず、図1~図3を参照しながら、本実施形態において製造するセラミック電子部品1の構成について説明する。セラミック電子部品1は、直方体状のセラミック素体10を備えている。セラミック素体10は、長さ方向L及び幅方向Wに沿って延びる第1及び第2の主面10a、10bと、厚み方向T及び長さ方向Lに沿って延びる第1及び第2の側面10c、10dと、厚み方向T及び幅方向Wに沿って延びる第1及び第2の端面10e、10fを有する。なお、本発明において、直方体状には、角部や稜線部が面取り状またはR面取り状である直方体が含まれるものとする。すなわち、直方体状の部材とは、第1及び第2の主面、第1及び第2の側面並びに第1及び第2の端面とを有する部材全般を意味する。また、主面、側面、端面の一部または全部に凹凸などが形成されていてもよい。セラミック素体10の寸法は、特に限定されない。セラミック素体10の高さ寸法、長さ寸法及び幅寸法は、それぞれ、0.3mm以下、0.6mm以下、0.3mm以下程度とすることができる。セラミック素体10は、適宜のセラミックスからなる。セラミック素体10を構成するセラミックスの種類は、所望するセラミック電子部品1の特性に応じて適宜選択することができる。例えば、セラミック電子部品1が、コンデンサである場合は、セラミック素体10を誘電体セラミックスにより形成することができる。誘電体セラミックスの具体例としては、例えば、BaTiO3、CaTiO3、SrTiO3、CaZrO3、MgTiO3、MgTiO3-CaTiO3、TiO2、CaTiO3、SrTiO3、BaTiO3-Nd2O3-TiO2などが挙げられる。例えば、セラミック電子部品1が、圧電部品である場合は、セラミック素体10を圧電セラミックスにより形成することができる。圧電セラミックスの具体例としては、例えば、PZTチタン酸ジルコン酸鉛系セラミックなどが挙げられる。例えば、セラミック電子部品1が、サーミスタである場合は、セラミック素体10を半導体セラミックスにより形成することができる。半導体セラミックスの具体例としては、例えば、スピネル系セラミックなどが挙げられる。例えば、セラミック電子部品1が、インダクタである場合は、セラミック素体10を磁性体セラミックスにより形成することができる。磁性体セラミックスの具体例としては、例えば、フェライトセラミックなどが挙げられる。図2及び図3に示されるように、セラミック素体10の内部には、略矩形状の複数の第1及び第2の内部電極25,26が厚み方向Tに沿って等間隔に交互に配置されている。第1及び第2の内部電極25,26のそれぞれは、第1及び第2の主面10a、10bと平行である。第1及び第2の内部電極25,26は、厚み方向Tにおいて、セラミック層10gを介して、互いに対向している。第1の内部電極25は、第1の端面10eに露出しており、第1及び第2の主面10a、10b、第2の端面10f並びに第1及び第2の側面10c、10dには露出していない。第2の内部電極26は、第2の端面10fに露出しており、第1及び第2の主面10a、10b、第1の端面10e並びに第1及び第2の側面10c、10dには露出していない。第1及び第2の内部電極25,26は、Cuを含む。第1及び第2の内部電極25,26は、Cuにより構成されていてもよいし、Cuを含む合金により構成されていてもよい。なお、Cuを含む合金の具体例としては、例えば、CuNi合金、CuAg合金等が挙げられる。セラミック電子部品1は、第1及び第2の外部電極13,14を備えている。図2に示されるように、第1の外部電極13は、第1の内部電極25に接続されている。一方、第2の外部電極14は、第2の内部電極26に接続されている。第1及び第2の外部電極13,14は、適宜の導電材料により構成することができる。また、第1及び第2の外部電極13,14は、複数の導電膜の積層体により構成されていてもよい。セラミック電子部品1の製造方法次に、セラミック電子部品1の製造方法の一例について説明する。まず、上述した第1及び第2の内部電極25,26を有する生のセラミック素体20を用意する。生のセラミック素体20は、例えば以下の要領で作製することができる。すなわち、まず、内部電極25,26を構成するための導電層が表面上に形成されたセラミックグリーンシートを積層し、プレスすることにより、マザー積層体を作製する。その後、マザー積層体を切断することによって生のセラミック素体を得ることができる。なお、バレル研磨等を施すことにより、生のセラミック素体の角部及び稜線部を丸めてもよい。次に、生のセラミック素体20の焼成を行うことにより、第1及び第2の内部電極25,26を内部に有するセラミック素体10を作製する。本実施形態では、生のセラミック素体20を、CuまたはCuを含む合金を配した雰囲気下において焼成する。具体的には、図4及び図5に示すように、複数の生のセラミック素体20を、Cuを含む網21の上に載置した状態で焼成する。網21は、Cuにより構成されていてもよいし、Cuを含む合金により構成されていてもよい。網21の開口率は、14~52であることが好ましい。なお、網21の開口率は、網の開目/網を構成している線材のピッチ2として求めた。次に、第1及び第2の外部電極13,14を形成することによりセラミック電子部品1を完成させることができる。第1及び第2の外部電極13,14は、ディップ法などにより導電性ペーストを塗布した後に焼成する方法等により形成することができる。以上説明したように、本実施形態では、生のセラミック素体20を周囲にCuまたはCuを含む合金を配した状態で焼成する。このため、第1及び第2の内部電極25,26の断線や、断線によって生じる静電容量の低下やQ値の低下を抑制することができる。従って、優れた特性を有するセラミック電子部品1を好適に製造することができる。なお、このような効果が得られた理由は、次のように考えられる。すなわち、従来のようにNi網の上に載置した状態でCuを含む内部電極を有する生のセラミック素体を焼成した場合、Ni-NiOの平衡酸素分圧の方が、Cu-Cu2Oの平衡酸素分圧よりも低いため、Niが優先的に酸化され、その結果、脱バインダ時等に生じる一酸化炭素が酸化されずに残留したり、焼成雰囲気中の酸素が欠乏したりして、焼成雰囲気が還元性の雰囲気となる。これにより、内部電極に含まれるCuが必要以上局所的に還元され、内部電極が大きく収縮するものと考えられるため、内部電極が断線し、それによって、静電容量やQ値が低くなるといった問題が生じるものと考えられる。それに対して、Cuを含む内部電極を有する生のセラミック素体20をCuを含む網21の上で焼成する場合は、Ni網を用いる場合とは異なり、内部電極のCuの平衡酸素分圧と、網21のCuの平衡酸素分圧とが近づくため、網21が酸化されにくく、焼成雰囲気が還元雰囲気になりにくい。このため、安定した雰囲気内で脱バインダおよび焼成を行うことが可能となる。よって、内部電極に含まれるCuが必要以上局所的に還元されることを抑制することが可能となり、内部電極が収縮することを抑制することができる。その結果、上述のような効果が得られたものと考えられる。本実施形態では、Cuを含む網21を用いる。このため、Cuを含む部材の表面積を大きくすることができる。従って、上述の効果がより顕著に奏される。また、従来のNi網では、一つの網の上に載せるチップの個数を増やした場合、Ni網に優先的に酸素が奪われてしまうため、チップ一つあたりに供給される酸素が欠乏し、静電容量のばらつきが生じることがあった。しかし、本実施形態では、内部電極のCuの平衡酸素分圧と、網21のCuの平衡酸素分圧とが近づくため、一つの網21の上に載せるチップの個数を増やした場合においても、チップ一つあたりに安定して酸素を供給することが可能となり、静電容量のばらつきを抑えることができる。また、本実施形態では、網21の開口率が、14~52とされている。このため、静電容量やQ値等の特性をさらに向上することができる。なお、本実施形態では、焼成雰囲気下に配するCuまたはCuを含む合金からなる部材として、Cuを含む網21を用いる例について説明した。但し、焼成雰囲気下に配するCuまたはCuを含む合金からなる部材は、網21に限定されない。焼成雰囲気下に配するCuまたはCuを含む合金からなる部材は、どのような形状を有するものであってもよく、また、生のセラミック素体20に直接接触している必要は必ずしもない。例えば、焼成炉の壁部にCuまたはCuを含む合金からなる部材を取り付けてもよい。本実施形態では、網21が織布である例について説明したが、網は不織布であってもよい。実施例1上記実施形態に係るセラミック電子部品1と同様の構成を有するセラミック電子部品を以下の条件で作製した。その後、静電容量の平均値、静電容量のばらつき標準偏差、Q値を測定した。結果を下記の表1に示す。生のセラミック素体に含まれるセラミックス:ジルコン酸カルシウムを主体とする誘電体材料内部電極:Cu焼成後のセラミック素体の大きさ:長さ0.6mm、幅0.3mm、厚さ0.3mm焼成温度:900°C、焼成に使用した網21:Cu網網21の開口率:28設計容量:12pF網21の上に載置した生のセラミック素体の個数:30000個内部電極の枚数:10枚静電容量及びQ値の測定方法LCRメーターアジレントテクノロジー社製を用い、測定周波数を1MHzとし、測定電圧を1Vrmsとして、静電容量及びQ値を測定した。実施例2網21の上に載置した生のセラミック素体20の個数を50000個としたこと以外は、実施例1と同様にしてセラミックコンデンサを作製し、静電容量の平均値、静電容量のばらつき標準偏差、Q値を測定した。結果を下記の表1に示す。比較例1Ni網を用いたこと以外は、実施例1と同様にしてセラミックコンデンサを作製し、静電容量の平均値、静電容量のばらつき標準偏差、Q値を測定した。結果を下記の表1に示す。比較例2Ni網を用いたこと以外は、実施例2と同様にしてセラミックコンデンサを作製し、静電容量の平均値、静電容量のばらつき標準偏差、Q値を測定した。結果を下記の表1に示す。表1に示す結果から、Ni網を用いた場合よりもCu網を用いた場合の方が静電容量を大きくでき、Q値も大きくできることが分かる。また、静電容量のばらつき標準偏差も抑えられていることが分かる。実施例3~9網21の開口率を65、52、41、32、28、14または5として、実施例2と同様にして温度補償型のセラミックコンデンサを作製し、静電容量の平均値、静電容量のばらつき標準偏差、Q値を測定した。結果を下記の表2に示す。表2に示す結果から、網21の開口率を14~52とすることにより、静電容量をより大きくでき、かつ、Q値をより高くできることが分かる。また、静電容量のばらつき標準偏差も抑えられていることが分かる。"