画素電極とコモン電極とに挟持された表示素子と、第1の端子がソース信号線と電気的に接続され、第2の端子が前記画素電極と電気的に接続され、ゲートがゲート信号線と電気的に接続されるトランジスタと、を有する表示装置の駆動方法であって、前記ゲート信号線に第1の電位を与え、前記トランジスタをオンにし、第1の信号を前記画素電極に前記ソース信号線を介して入力する期間と、前記ゲート信号線に第2の電位を与え前記トランジスタをオフにする期間と、を有する第1の期間と、前記ゲート信号線に前記第1の電位を与え前記トランジスタをオンにし、第2の信号を前記画素電極に前記ソース信号線を介して入力する期間と、前記ゲート信号線に前記第2の電位を与え前記トランジスタをオフにする期間と、を有する第2の期間と、前記ゲート信号線に第3の電位を与え前記トランジスタをオフにする期間を有する第3の期間と、を有し、前記第3の電位と前記第2の信号の電位との電位差の絶対値は、前記第2の電位と前記第2の信号の電位との電位差の絶対値よりも、小さいものである表示装置の駆動方法。画素電極とコモン電極とに挟持された表示素子と、第1の端子がソース信号線と電気的に接続され、第2の端子が前記画素電極と電気的に接続され、ゲートがゲート信号線と電気的に接続されるトランジスタと、を有する表示装置の駆動方法であって、前記ゲート信号線に第1の電位を与え前記トランジスタをオンにし、第1の信号を前記画素電極に前記ソース信号線を介して入力する期間と、前記ゲート信号線に第2の電位を与え前記トランジスタをオフにする期間と、を有する第1の期間と、前記ゲート信号線に前記第1の電位を与え前記トランジスタをオンにし、第2の信号を前記画素電極に前記ソース信号線を介して入力する期間と、前記ゲート信号線に前記第2の電位を与え前記トランジスタをオフにする期間と、を有する第2の期間と、前記ゲート信号線に第3の電位を与え前記トランジスタをオフにする期間を有する第3の期間と、を有し、前記第3の電位は、前記第2の電位よりも高く、且つ前記第1の電位よりも低い電位である表示装置の駆動方法。請求項1又は請求項2において、前記第1の信号は、前記コモン電極の電位よりも高い第4の電位と、前記コモン電極の電位よりも低い第5の電位と、前記第4の電位よりも低く、前記第5の電位よりも高い第6の電位との3値である表示装置の駆動方法。請求項1乃至請求項3のいずれか一項において、前記第2の信号は、前記表示素子の階調を保持するための信号である表示装置の駆動方法。請求項1乃至請求項4のいずれか一項において、前記トランジスタは、酸化物半導体を用いたトランジスタである表示装置の駆動方法。画素電極とコモン電極とに挟持された表示素子と、第1の端子がソース信号線と電気的に接続され、第2の端子が前記画素電極と電気的に接続され、ゲートがゲート信号線と電気的に接続されるトランジスタと、を有する画素と、第1の期間及び第2の期間において、前記ゲート信号線に第1の電位と第2の電位とを選択的に与え、且つ第3の期間において、前記ゲート信号線に第3の電位を与える機能を有するゲートドライバ回路と、前記第1の期間において、ソース信号線に第1の信号を出力し、且つ前記第2の期間において、ソース信号線に第2の信号を出力する機能を有するソースドライバ回路と、を有し、前記第1の電位は、前記トランジスタをオフにするための電位であり、前記第2の電位は、前記トランジスタをオンにするための電位であり、前記第3の電位は、前記トランジスタをオフにするための電位であり、前記第3の電位と前記第2の信号の電位との電位差の絶対値は、前記第2の電位と前記第2の信号の電位との電位差の絶対値よりも、小さいものである表示装置。画素電極とコモン電極とに挟持された表示素子と、第1の端子がソース信号線と電気的に接続され、第2の端子が前記画素電極と電気的に接続され、ゲートがゲート信号線と電気的に接続されるトランジスタと、を有する画素と、第1の期間及び第2の期間において、前記ゲート信号線に第1の電位と第2の電位とを選択的に与え、且つ第3の期間において、前記ゲート信号線に第3の電位を与える機能を有するゲートドライバ回路と、前記第1の期間において、ソース信号線に第1の信号を出力し、且つ前記第2の期間において、ソース信号線に第2の信号を出力する機能を有するソースドライバ回路と、を有し、前記第1の電位は、前記トランジスタをオフにするための電位であり、前記第2の電位は、前記トランジスタをオンにするための電位であり、前記第3の電位は、前記トランジスタをオフにするための電位であり、且つ前記第2の電位よりも高く、前記第1の電位よりも低い電位であるものである表示装置。請求項6又は請求項7において、前記第1の信号は、前記コモン電極の電位よりも高い第4の電位と、前記コモン電極の電位よりも低い第5の電位と、前記第4の電位よりも低く、前記第5の電位よりも高い第6の電位との3値である表示装置。請求項6乃至請求項8のいずれか一項において、前記第2の信号は、前記表示素子の階調を保持するための信号である表示装置。請求項6乃至請求項9いずれか一項において、前記トランジスタは、酸化物半導体を用いたトランジスタである表示装置。しかしながら、従来の技術では、画像を保持する期間において、画素が有するトランジスタをオフにするために走査線に入力する信号は、画像を形成する期間と同じ信号であった。そのため、画像を保持する期間において、トランジスタには大きな電圧が印加され続け、トランジスタが劣化するといった問題があった。また、画像を保持する期間において、トランジスタのオフ電流によって、表示素子に印加される電圧が変化していた。そのため、表示素子に電界が生じてしまい、表示素子の階調が変化していた。よって、長時間画像を保持できないといった問題があった。上記課題を鑑み、本発明の一態様は、画像を保持する期間において、トランジスタに印加される電圧を小さくすることを課題の一とする。また、本発明の一態様は、トランジスタの劣化を抑制することを課題の一とする。また、トランジスタのオフ電流を小さくすることを課題の一とする。また、画像を保持することができる時間を長くすることを課題の一とする。また、これらの課題のいずれか一を解決する表示装置を提供することを課題の一とする。なお、本発明の一態様は、上記課題の少なくとも一を課題とする。本発明の一態様は、画素電極とコモン電極とに挟持された表示素子と、第1の端子がソース信号線と電気的に接続され、第2の端子が画素電極と電気的に接続され、ゲートがゲート信号線と電気的に接続されるトランジスタと、を有する表示装置の駆動方法であって、第1の期間と第2の期間と第3の期間とを有する表示装置の駆動方法である。第1の期間は、ゲート信号線に第1の電位を与えトランジスタをオンにし、第1の信号を画素電極にソース信号線を介して入力する期間と、ゲート信号線に第2の電位を与えトランジスタをオフにする期間と、を有する。第2の期間は、ゲート信号線に第1の電位を与えトランジスタをオンにし、第2の信号を画素電極にソース信号線を介して入力する期間と、ゲート信号線に第2の電位を与えトランジスタをオフにする期間と、を有する。第3の期間は、ゲート信号線に第3の電位を与えトランジスタをオフにする期間を有する。そして、第3の電位と第2の信号の電位との電位差の絶対値を、第2の電位と第2の信号の電位との電位差の絶対値よりも小さくする。本発明の一態様は、画素電極とコモン電極とに挟持された表示素子と、第1の端子がソース信号線と電気的に接続され、第2の端子が画素電極と電気的に接続され、ゲートがゲート信号線と電気的に接続されるトランジスタと、を有する表示装置の駆動方法であって、第1の期間と第2の期間と第3の期間とを有する表示装置の駆動方法である。第1の期間は、ゲート信号線に第1の電位を与えトランジスタをオンにし、第1の信号を画素電極にソース信号線を介して入力する期間と、ゲート信号線に第2の電位を与えトランジスタをオフにする期間と、を有する。第2の期間は、ゲート信号線に第1の電位を与えトランジスタをオンにし、第2の信号を画素電極にソース信号線を介して入力する期間と、ゲート信号線に第2の電位を与えトランジスタをオフにする期間と、を有する。第3の期間は、ゲート信号線に第3の電位を与えトランジスタをオフにする期間を有する。そして、第3の電位を、第2の電位よりも高く、且つ第1の電位よりも低い電位とする。本発明の一態様である表示装置の駆動方法において、第1の信号は、コモン電極の電位よりも高い第4の電位と、コモン電極の電位よりも低い第5の電位と、第4の電位よりも低く、第5の電位よりも高い第6の電位との3値でもよい。本発明の一態様である表示装置の駆動方法において、第2の信号は、表示素子の階調を保持する機能を有する信号でもよい。本発明の一態様である表示装置の駆動方法において、トランジスタは、酸化物半導体を用いたトランジスタでもよい。本発明の一態様は、画素電極とコモン電極とに挟持された表示素子と、第1の端子がソース信号線と電気的に接続され、第2の端子が画素電極と電気的に接続され、ゲートがゲート信号線と電気的に接続されるトランジスタと、を有する画素と、ゲートドライバ回路と、ソースドライバ回路と、を有する表示装置である。ゲートドライバ回路は、第1の期間及び第2の期間において、ゲート信号線に第1の電位と第2の電位とを選択的に与え、且つ第3の期間において、ゲート信号線に第3の電位を与える機能を有する。ソースドライバ回路は、第1の期間において、ソース信号線に第1の信号を出力し、且つ第2の期間において、ソース信号線に第2の信号を出力する機能を有する。第1の電位は、トランジスタをオフにするための電位である。第2の電位は、トランジスタをオンにするための電位である。第3の電位は、トランジスタをオフにするための電位である。そして、第3の電位と第2の信号の電位との電位差の絶対値は、第2の電位と第2の信号の電位との電位差の絶対値よりも、小さくしてもよい。本発明の一態様は、画素電極とコモン電極とに挟持された表示素子と、第1の端子がソース信号線と電気的に接続され、第2の端子が画素電極と電気的に接続され、ゲートがゲート信号線と電気的に接続されるトランジスタと、を有する画素と、ゲートドライバ回路と、ソースドライバ回路と、を有する表示装置である。ゲートドライバ回路は、第1の期間及び第2の期間において、ゲート信号線に第1の電位と第2の電位とを選択的に与え、且つ第3の期間において、ゲート信号線に第3の電位を与える機能を有する。ソースドライバ回路は、第1の期間において、ソース信号線に第1の信号を出力し、且つ第2の期間において、ソース信号線に第2の信号を出力する機能を有する。第1の電位は、トランジスタをオフにするための電位である。第2の電位は、トランジスタをオンにするための電位である。第3の電位は、トランジスタをオフにするための電位である。そして、第3の電位を第2の電位よりも高く、第1の電位よりも低い電位とする。本発明の一態様である表示装置において、第1の信号は、コモン電極の電位よりも高い第4の電位と、コモン電極の電位よりも低い第5の電位と、第4の電位よりも低く、第5の電位よりも高い第6の電位との3値でもよい。本発明の一態様である表示装置において、第2の信号は、表示素子の階調を保持する機能を有する信号でもよい。本発明の一態様である表示装置において、トランジスタは、酸化物半導体を用いたトランジスタでもよい。本発明の一態様は、画像を保持する期間において、トランジスタに印加する電圧を小さくすることができる。また、本発明の一態様は、トランジスタの劣化を抑制することができる。また、本発明の一態様は、トランジスタのオフ電流を小さくすることができる。また、本発明の一態様は、画像を保持する時間を長くすることができる。以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、本発明の趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同じ物を指し示す符号は異なる図面間において共通とする。なお、各実施の形態の図面等において示す各構成の、大きさ、層の厚さ、信号波形、又は領域は、明瞭化のために誇張されて表記している場合がある。よって、必ずしもそのスケールに限定されない。なお、本明細書にて用いる第1、第2、第3、乃至第NNは自然数という用語は、構成要素の混同を避けるために付したものであり、数的に限定するものではないことを付記する。実施の形態1本実施の形態では、開示する発明の一態様である表示装置及びその駆動方法について説明する。まず、本実施の形態の表示装置の構成例について、図1を参照して説明する。図1に示す表示装置は、表示部10画素部ともいうと、走査線駆動回路11及び信号線駆動回路12等の駆動回路とを有する。表示部10には、複数の画素100がマトリクス状に配列される。表示部10には、nnは自然数本のゲート信号線111ゲート信号線111_1乃至ゲート信号線111_nと示すが走査線駆動回路11からX方向に延伸して設けられる。さらに、表示部10には、mmは自然数本のソース信号線112ソース信号線112_1乃至ソース信号線112_mと示すが信号線駆動回路12からY方向に延伸して設けられる。そして、n本のゲート信号線111とm本のソース信号線112との交差領域には、各々、画素100が設けられる。すなわち、複数の画素100は、n行×m列のマトリクス状に配列される。なお、ゲート信号線111は、走査線駆動回路11の出力信号例えばゲート信号を伝達する機能を有する配線であり、配線又は信号線ともいう。また、ソース信号線112は、信号線駆動回路12の出力信号例えば映像信号を伝達する機能を有する配線であり、配線又は信号線ともいう。走査線駆動回路11は、各行を選択するタイミングを制御する機能を有する回路であり、駆動回路又はゲートドライバ回路ともいう。各行を選択するタイミングの制御は、走査線駆動回路11がn本のゲート信号線111のそれぞれにゲート信号走査信号ともいうを出力することにより行われる。信号線駆動回路12は、各行が選択される毎に、m本のソース信号線112のそれぞれに信号を出力する機能を有する回路であり、駆動回路又はソースドライバ回路ともいう。なお、表示部10には、画素100の構成に応じて、ゲート信号線111及びソース信号線112の他にも様々な配線を設けてもよい。表示部10に設けることが可能な配線としては、容量線、電源線、信号線及び/又はゲート信号線111とは異なるゲート信号線などがある。なお、表示部10には、ダミー画素及びダミー配線例えばダミーのゲート信号線、ダミーのソース信号線などを設けてもよい。ダミー画素及びダミー配線を設ける場合は、複数の画素100がマトリクス状に配列される部分の周辺にダミー画素及びダミー配線を設けるとよい。こうすれば、表示不良を低減することができる。なお、複数の画素100と、駆動回路又はその一部とを同じ基板に形成してもよい。特に、走査線駆動回路11は、信号線駆動回路12と比較して駆動周波数が低いため、複数の画素100と同じ基板に形成することが容易である。こうすれば、外部回路複数の画素100とは異なる基板に形成される回路の数を減らすことができるため、製造コストの削減を図ることができる。また、複数の画素100が形成される基板と、外部回路が形成される基板との接続点数が減るので、歩留まりの向上及び/又は信頼性の向上を図ることができる。次に、本実施の形態の表示装置が有する画素100の回路構成の例について、図2Aを参照して説明する。図2Aに示す画素100は、トランジスタ101と、表示素子102と、容量素子103とを有する。表示素子102は、コモン電極121と画素電極122電極ともいうとに挟持されている。トランジスタ101の第1の端子ソース電極とドレイン電極との一方は、ソース信号線112と電気的に接続される。トランジスタ101の第2の端子ソース電極とドレイン電極との他方は、画素電極122と電気的に接続される。トランジスタ101のゲートは、ゲート信号線111と電気的に接続される。容量素子103の第1の電極は、容量線113と電気的に接続される。容量素子103の第2の電極は、画素電極122と電気的に接続される。容量線113は、全ての画素100の容量素子103の第1の電極と電気的に接続されている。容量線113は、所定の電圧が供給される配線であり、配線又は電源線ともいう。容量線113に供給される電圧は、コモン電極121に供給される電圧と同じ電圧、又はコモン電極121に供給される電圧と同じ値の電圧であることが好適である。こうすれば、表示装置に供給する電源電圧の種類を少なくすることができる。なお、容量線113とコモン電極121とは電気的に接続されていてもよい。コモン電極121は、全ての画素100の表示素子102において共通の電極であり、電極、対向電極、共通電極又は陰極ともいう。コモン電極121の電位の制御は、コモン電極121に所定の電圧コモン電圧ともいうが供給されることにより行われる。なお、コモン電極121に供給する電圧を変動させてもよい。こうすれば、映像信号の振幅電圧を小さくすることができるので、消費電力の削減を図ることができる。特に、メモリ性を有する表示素子は、TN液晶などの一般的な表示素子と比較して駆動電圧が大きいため、トランジスタに印加される電圧が大きくなり、トランジスタの劣化が大きくなってしまう。これに対し、前述したように、コモン電極121に供給する電圧を変動させ、映像信号の振幅電圧を小さくすることにより、トランジスタに印加される電圧を小さくすることができる。その結果、トランジスタの劣化を抑制することができる。なお、コモン電極121に供給される電圧を変動させる場合は、容量線113に供給される電圧も同時に変動させてもよい。つまり、コモン電極121と容量線113とを同じ又はおおむね同じ電位としてもよい。こうすれば、コモン電極121に供給される電圧が変動しても、同時に画素電極122の電位も変動するので、表示素子102に印加される電圧を保つことができる。その結果、表示素子102の階調を維持することができる。トランジスタ101は、ソース信号線112と画素電極122との導通状態を制御する機能を有するスイッチであり、選択用トランジスタともいう。トランジスタ101は、Nチャネル型トランジスタでもよいし、Pチャネル型トランジスタでもよい。また、トランジスタ101としては、非晶質シリコン、微結晶シリコン、多結晶シリコン若しくは酸化物半導体を有するトランジスタ、又は有機トランジスタなど、様々なトランジスタを用いることができる。特に、トランジスタ101として、非晶質シリコン、微結晶シリコン又は酸化物半導体を有するトランジスタを用いる場合、多結晶シリコンを有するトランジスタを用いた場合と比較して、製造工程の削減を図ることができる。したがって、製造コストの削減、歩留まりの向上及び/又は信頼性の向上を図ることができる。また、トランジスタ101として、酸化物半導体を有するトランジスタを用いる場合、トランジスタ101のオフ電流を小さくすることができる。その結果、容量素子103を省略又は縮小することができる。また、トランジスタ101として、酸化物半導体を有するトランジスタを用いる場合、トランジスタ101の耐圧の向上を図ることができる。特に、表示素子102として電気泳動素子等のメモリ性を有する表示素子を用いる場合、表示素子102の駆動電圧が大きくなるため、トランジスタ101の耐圧の向上は、大きな利点となる。容量素子103は、画素電極122の電位を一定に保つ機能を有する容量素子であり、保持容量ともいう。具体的には、容量素子103は、容量線113と画素電極122との電位差、又はこの電位差に応じた電荷を保存する。画素100に容量素子103を設けることにより、画素電極122の電位を一定に保つことができ、表示品位の向上を図ることができる。あるいは、画像を保持することが可能な時間を長くすることができる。あるいは、容量線113の電位を変動させて、画素電極122の電位を制御することができる。なお、容量素子103の第1の電極を別の行例えば1つ前の行のゲート信号線111と接続してもよい。こうすれば、容量線113を省略することができ、開口率の向上を図ることができる。なお、画素電極122の電位を一定に保つことができれば、容量素子103及び容量線113を省略してもよい。こうすれば、開口率の向上を図ることができる。表示素子102は、メモリ性を有する表示素子である。表示素子102としては、マイクロカプセル型電気泳動方式を用いた表示素子電気泳動素子又はマイクロカプセル型電気泳動素子ともいう、マイクロカップ型電気泳動方式を用いた表示素子電気泳動素子又はマイクロカップ型電気泳動素子ともいう、水平移動型電気泳動方式を用いた表示素子、垂直移動型電気泳動方式を用いた表示素子、ツイストボール方式を用いた表示素子、粉体移動方式を用いた表示素子、電子粉流体方式を用いた表示素子、コレステリック液晶素子、カイラルネマチック液晶、反強誘電性液晶、高分子分散型液晶、帯電トナー、エレクトロウェッティング方式を用いた表示素子、エレクトロクロミズム方式を用いた表示素子、エレクトロデポジション方式を用いた表示素子などがある。次に、表示素子102としてマイクロカプセル型電気泳動素子を用いた場合の画素100の断面構造の例について、図2Bを参照して説明する。表示素子102は、コモン電極121と画素電極122との間に、複数のマイクロカプセル123が配置された構成である。複数のマイクロカプセル123のそれぞれは、樹脂124により固定される。樹脂124は、バインダとしての機能を有し、透光性を有する。ただし、コモン電極121と画素電極122と複数のマイクロカプセル123とによって形成される空間には、空気又は不活性ガスなどの気体を充填してもよい。この場合、コモン電極121と画素電極122の一方又は双方に、粘着剤又は接着剤等を含む層を形成して、複数のマイクロカプセル123を固定するとよい。複数のマイクロカプセル123のそれぞれは、膜125と、正と負の一方に帯電した白色粒子126と、正と負の他方に帯電した黒色粒子127と、透光性を有する分散液128と、を有する。白色粒子126と黒色粒子127と分散液128とは、膜125の中に封入される。なお、カラー表示を行うために、膜125に封入される粒子を、青、緑又は赤などに着色してもよい。あるいは、分散液128を、青、緑又は赤などに着色しても、カラー表示を行うことができる。あるいは、膜125に封入される粒子と、分散液128との双方を、青、緑又は赤などに着色しても、カラー表示を行うことができる。なお、膜125の中には、1種類の粒子又は3種類以上の粒子を封入してもよい。上記のような表示素子102では、コモン電極121と画素電極122との間に電位差が生じると、白色粒子126及び黒色粒子127が移動する。この粒子の移動を利用して、表示素子102の階調を制御する。例えば、コモン電極121側から見た場合、コモン電極121の付近に白色粒子126が移動すると、表示素子102の階調は高く例えば白なる。逆に、コモン電極121の付近に黒色粒子127が移動すると、表示素子102の階調は低く例えば黒なる。一方で、コモン電極121と画素電極122とが同じ電位若しくはおおむね同じ電位、又はコモン電極121と画素電極122との電位差の絶対値が表示素子102の閾値電圧の絶対値以下になると、白色粒子126と黒色粒子127の移動は止まる。これを利用して、表示素子102の階調を維持することができる。例えば、コモン電極121側から見た場合、コモン電極121の付近に白色粒子126が集まっている状態のときに、白色粒子126と黒色粒子127の移動を止めることにより、表示素子102を高い階調に維持することができる。逆に、コモン電極121の付近に黒色粒子127が集まっている状態のときに、白色粒子126と黒色粒子127の移動を止めることにより、表示素子102を低い階調に維持することができる。次に、本実施の形態の表示装置の駆動方法について、図3を参照して説明する。図3は、本実施の形態の表示装置のタイミングチャートの例を示す。本実施の形態の表示装置は、期間Taと期間Tbと期間Tcとの3つの期間に分けて説明することができる。なお、便宜上、図3では、トランジスタ101はNチャネル型トランジスタとして説明する。また、便宜上、図3では、コモン電極121の電位は一定であり、その電位をVcomと示す。期間Taは、表示部10に画像の表示又は形成画像の書き換え、画像の更新ともいうを行う期間である。画像の表示又は形成は、複数の画素100のそれぞれに画像情報に応じた映像信号第1の信号ともいうを入力し、表示素子102の階調を制御することにより行われる。期間Taにおいて、走査線駆動回路11は、1行目からn行目までを1行ずつ順番に選択する。期間Taでは、走査線駆動回路11は、選択する行のゲート信号線111に電位VGH第1の電位ともいうを与えることにより、選択する行のゲート信号線111の電位を電位VGHに設定する。また、走査線駆動回路11は、選択しない行のゲート信号線111に電位VGL1第2の電位ともいうを与えることにより、選択しない行のゲート信号線111の電位を電位VGL1に設定する。電位VGHは、映像信号の最大値よりも高い電位であり、電位VGL1は、映像信号の最小値よりも低い電位である。よって、選択された行の画素100のそれぞれにおいて、トランジスタ101がオンになり、ソース信号線112と画素電極122とが導通状態になる。また、選択されない行の画素100のそれぞれにおいて、トランジスタ101がオフになり、ソース信号線112と画素電極122とが非導通状態になる。そして、信号線駆動回路12は、m本のソース信号線112のそれぞれに映像信号を出力している。そのため、選択された行の画素100のそれぞれにおいて、映像信号がソース信号線112を介して画素100に入力される。そして、容量素子103には映像信号に応じた電圧が保持され、表示素子102には映像信号に応じた電圧が印加される。その結果、表示素子102の階調は、映像信号に応じて変化する。以上のようにして、1行目からn行目までを選択することにより、複数の画素100のそれぞれに映像信号を入力することができる。そして、複数の画素100のそれぞれにおいて、表示素子102の階調を映像信号に応じて制御することができる。その結果、表示部10に映像信号に応じた画像を表示又は形成することができる。期間Tbは、期間Taにおいて表示部10に表示又は形成した画像の保持を行う期間である。画像の保持は、複数の画素100のそれぞれに保持信号第2の信号ともいうを入力し、表示素子102の階調を保持することにより行われる。保持信号は、表示素子102の階調を保持するための信号である。よって、例えば、表示素子102に保持信号に応じた電圧が印加されると、表示素子102において、粒子の移動が止まり、表示素子102の階調が保持される。また、保持信号は、一定の電位であり、コモン電極121の電位と同じ電位又はおおむね同じ電位である。期間Tbにおいて、走査線駆動回路11は、1行目からn行目までを1行ずつ順番に選択する。期間Tbでは、走査線駆動回路11は、選択する行のゲート信号線111に電位VGHを与え、選択しない行のゲート信号線111に電位VGL1を与える。よって、選択された行の画素100のそれぞれにおいて、トランジスタ101がオンになり、ソース信号線112と画素電極122とが導通状態になる。また、選択されない行の画素100のそれぞれにおいて、トランジスタ101がオフになり、ソース信号線112と画素電極122とが非導通状態になる。そして、信号線駆動回路12は、m本のソース信号線112のそれぞれに保持信号を出力している。そのため、選択された行の画素100のそれぞれにおいて、ソース信号線112を介して画素100に保持信号が入力される。そして、容量素子103には保持信号に応じた電圧が保持され、表示素子102には保持信号に応じた電圧が印加される。その結果、表示素子102の階調は、期間Taにおいて設定された階調に保持される。あるいは、表示素子102の階調の変化が止まる。以上のようにして、1行目からn行目までを選択することにより、複数の画素100のそれぞれに保持信号を入力することができる。そして、複数の画素100のそれぞれにおいて、表示素子102の階調を保持することができる。その結果、期間Taにおいて表示部10に表示又は形成した画像を保持することができる。期間Tcは、期間Tbと同様に、期間Taにおいて表示部10に表示又は形成した画像を保持するための期間である。ただし、期間Tcでは、期間Tbにおいて複数の画素100のそれぞれに入力された保持信号が保持されているので、複数の画素100のそれぞれに信号の入力は行わない。つまり、期間Tcでは、走査線駆動回路11は、1行目乃至n行目を非選択とし、行の選択を行わない。また、期間Tcでは、複数の画素100のそれぞれにおいて、トランジスタ101に印加される電圧を小さくして、トランジスタ101の劣化を抑制する。期間Tcにおいて、走査線駆動回路11は、1行目乃至n行目を非選択とする。期間Tcでは、走査線駆動回路11は、1行目乃至n行目のゲート信号線111に電位VGL2第3の電位ともいうを与える。電位VGL2は、保持信号と等しい電位又はおおむね等しい電位である。また、期間Tcでは、複数の画素100のそれぞれに、保持信号が保持されている。よって、複数の画素100のそれぞれにおいて、トランジスタ101はオフになり、ソース信号線112と画素電極122とは非導通状態になる。そのため、複数の画素100のそれぞれにおいて、信号は入力されず、期間Tbにおいて入力された保持信号を保持したままになる。その結果、表示素子102の階調は、期間Tbにおいて保持した階調のままになる。よって、期間Tbにおいて保持した画像、つまり期間Taにおいて表示部10に表示又は形成した画像を保持することができる。また、トランジスタ101のゲートと第2の端子との間の電位差の絶対値は、ゲート信号線111に電位VGL1が与えられる場合と比較して小さくなる。よって、トランジスタ101の劣化を抑制することができる。ここで、本実施の形態の表示装置の駆動方法について詳細に説明するために、iiは1乃至nのいずれか一行目に注目して説明する。期間Taにおいて、走査線駆動回路11は、i行目のゲート信号線111i本目のゲート信号線111ともいうに電位VGHを与え、i行目を選択する。よって、i行目の画素100のそれぞれにおいて、トランジスタ101がオンになり、ソース信号線112と画素電極122とが導通状態になる。このとき、信号線駆動回路12は、m本のソース信号線112のそれぞれに、i行目の画素100に対応する映像信号を出力している。そのため、i行目の画素100のそれぞれにおいて、ソース信号線112を介して映像信号が入力される。そして、容量素子103には映像信号に応じた電圧が保持され、表示素子102には映像信号に応じた電圧が印加される。その結果、表示素子102の階調は、映像信号に応じて変化する。その後、走査線駆動回路11は、i行目のゲート信号線111に電位VGL1を与え、i行目の選択を終了する。よって、i行目の画素100のそれぞれにおいて、トランジスタ101がオフになり、ソース信号線112と画素電極122とが非導通状態になる。ただし、i行目の画素100のそれぞれには、映像信号が保持されている。そのため、再びi行目が選択されるまでは、i行目の画素100のそれぞれにおいて、表示素子102には映像信号に応じた電圧が印加され続ける。つまり、期間Tbにおいてi行目が選択されるまでは、i行目の画素100のそれぞれにおいて、表示素子102には映像信号に応じた電圧が印加され続ける。期間Tbにおいて、走査線駆動回路11は、i行目のゲート信号線111に電位VGHを与え、i行目を選択する。よって、i行目の画素100のそれぞれにおいて、トランジスタ101がオンになり、ソース信号線112と画素電極122とが導通状態になる。このとき、信号線駆動回路12は、m本のソース信号線112のそれぞれに、保持信号を出力している。そのため、i行目の画素100のそれぞれにおいて、ソース信号線112を介して保持信号が入力される。そして、容量素子103には保持信号に応じた電圧が保持され、表示素子102には保持信号に応じた電圧が印加される。その結果、表示素子102の階調は、期間Taにおいて設定された階調に保持される。あるいは、表示素子102の階調の変化が止まる。その後、走査線駆動回路11は、i行目のゲート信号線111に電位VGL1を与え、i行目の選択を終了する。よって、i行目の画素100のそれぞれにおいて、トランジスタ101がオフになり、ソース信号線112と画素電極122とが非導通状態になる。ただし、i行目の画素100のそれぞれには、保持信号が保持されている。そのため、再びi行目が選択されるまでは、i行目の画素100のそれぞれにおいて、表示素子102には保持信号に応じた電圧が印加され続ける。つまり、表示素子102の階調は保持され続ける。期間Tcにおいて、走査線駆動回路11は、i行目のゲート信号線111に電位VGL2を与え、i行目を非選択のままにする。よって、i行目の画素100のそれぞれにおいて、トランジスタ101がオフになり、ソース信号線112と画素電極122とが非導通状態になる。ただし、i行目の画素100のそれぞれには、期間Tbにおいて入力された保持信号が保持されている。そのため、i行目の画素100のそれぞれにおいて、表示素子102の階調は、期間Tbにおいて保持した階調のままになる。また、トランジスタ101のゲートと第2の端子との間の電位差の絶対値は、ゲート信号線111に電位VGL1が与えられる場合と比較して小さくなる。よって、トランジスタ101の劣化を抑制することができる。以上のように、本実施の形態の表示装置は、期間Taにおいて表示又は形成した画像を保持し続けることができる。また、本実施の形態の表示装置は、期間Tcにおいて、トランジスタ101のゲートと第2の端子との間の電位差の絶対値を小さくすることができる。そのため、閾値電圧のシフトや移動度の変化等のトランジスタ101の劣化を抑制することができる。特に、期間Tcは、画像を保持するための時間であり、数秒~数時間、さらには数秒~数日に及ぶことがある。よって、期間Tcにおいて、トランジスタ101のゲートと第2の端子との間に大きい電圧が印加され続けると、トランジスタ101の劣化は深刻なものとなる。したがって、本実施の形態の表示装置のように、期間Tcにおいて、トランジスタ101のゲートと第2の端子との間の電位差の絶対値を小さくすることができることは、トランジスタ101の劣化を抑制するために好適である。また、図3に示すタイミングチャートでは、走査線駆動回路11は、期間Ta及び期間Tbにおいては、電位VGHと電位VGL1とを選択的に出力する。また、期間Tcにおいては、電位VGL2を出力する。つまり、走査線駆動回路11が3つの電位VGH、VGL1、VGL2を選択的に出力する期間は、存在しない。よって、走査線駆動回路11として、デジタル回路を用いることができる。その結果、走査線駆動回路11の回路を簡単にすることができる。あるいは、走査線駆動回路11を構成するトランジスタの数を減らし、レイアウト面積の縮小を図ることができる。ここで、本実施の形態の表示装置のメリットを説明するために、比較例として、一般的な表示装置において、画像を保持する場合の駆動方法について簡単に説明する。比較例の表示装置では、表示素子として、メモリ性を有していない表示素子、又はメモリ性が極めて小さい表示素子が用いられる。そのため、画像を保持するためには、各画素において、表示素子に電界をかけ続けるか、電流を供給し続けることによって、表示素子の階調を保持しなければならない。したがって、画像を保持する期間において、画素電極の電位は、各画素によって異なっている。上記の比較例の表示装置に対して、本実施の形態の表示装置では、各画素において画素電極122の電位を所定の電位保持信号に応じた電位にすることにより、画像を保持する。つまり、複数の画素100のそれぞれにおいて、画素電極122の電位は互いに同じ電位又はおおむね同じ電位となる。そのため、走査線駆動回路11は、トランジスタ101のゲートと第2の端子との間の電位差が小さくなるような電位をゲート信号線111に与えることができる。また、各画素において、トランジスタ101のオフ電流が最小となるように、トランジスタ101のゲートと第2の端子との間の電位差を設定することができる。よって、画像を保持することができる時間を長くすることができる。なお、本実施の形態の表示装置では、画素100が有するトランジスタ101の劣化を抑制することができる。よって、本実施の形態の表示装置を構成するトランジスタとして、非晶質シリコン、微結晶シリコン又は酸化物半導体を用いることが好適である。これら材料を用いてトランジスタを構成することにより、表示装置の製造工程の削減、製造コストの削減、歩留まりの向上、大型化などを図ることができる。なお、トランジスタ101がPチャネル型トランジスタである場合、電位VGHを映像信号の最小値よりも低くし、電位VGL1を映像信号の最大値よりも高くするとよい。こうすれば、選択期間においてトランジスタ101がオンになり、非選択期間においてトランジスタ101がオフになる。なお、保持信号の電位は、コモン電極121の電位と同じ電位又はおおむね同じ電位に限定されない。保持信号の電位は、表示素子102の階調を保持できる電位とすればよい。よって、保持信号の電位は、コモン電極121との電位差の絶対値が表示素子102の閾値電圧Vth102と示すの絶対値以下となるような電位であればよい。つまり、保持信号の電位は、電位Vcom-|Vth102|以上、電位Vcom|Vth102|以下であればよい。なお、電位VGL2は、保持信号と同じ電位又はおおむね同じ電位に限定されない。電位VGL2は、電位VGL1よりも高く、電位VGHよりも低い電位であればよい。この場合でも、期間Tcにおいて、走査線駆動回路11がn本のゲート信号線111のそれぞれに電位VGL1を与える場合と比較して、トランジスタ101のゲートと第2の端子との間の電位差の絶対値を小さくすることができるので、トランジスタ101の劣化を抑制することができる。なお、トランジスタ101がオフになるときに、画素電極122の電位は、フィードスルー又はチャージインジェクションなどの影響により、保持信号の電位から低下することがある。よって、トランジスタ101のゲートと第2の端子との電位差を0[V]に近づけるために、電位VGL2は、保持信号よりも低い電位としてもよい。なお、走査線駆動回路11は、1行目乃至n行目を任意の順番で選択してもよい。この場合、走査線駆動回路11は、デコーダ回路を有するとよい。また、走査線駆動回路11は、2つ以上例えば2又は3の行を同時に選択してもよい。こうすれば、画素100を選択する回数を減らすことができ、消費電力の削減を図ることができる。また、走査線駆動回路11は、1行乃至n行の一部の行のみを選択してもよい。いわゆる、パーシャル駆動部分駆動ともいうである。こうすれば、走査線駆動回路11が選択する行の数が減るので、消費電力の削減を図ることができる。なお、信号線駆動回路12は、m本のソース信号線のそれぞれに信号を同時に出力してもよい。こうすれば、画素100に信号を入力する期間を長くすることができる。よって、画素電極122の電位を正確に又は細かく制御することができる。あるいは、1ゲート選択期間を短くすることができるので、フレーム周波数の向上を図ることができる。また、表示部10に配列する画素100の数を増やすことができる。あるいは、ソース信号線112の負荷を大きくすることができるので、表示部10を大きくすることができる。また、信号線駆動回路12は、m本のソース信号線112に、1本ずつ又は複数本ずつ信号を出力してもよい。この場合、信号線駆動回路12は、デマルチプレクサ回路を有するとよい。こうすれば、表示部10が形成される基板と、外部回路が形成される基板との接続点数を少なくすることができる。その結果、歩留まりの向上、コストの削減及び/又は信頼性の向上などを図ることができる。また、信号線駆動回路12は、映像信号については、m本のソース信号線112に、1本ずつ又は複数本ずつに出力し、保持信号については、m本のソース信号線112のそれぞれに同時に出力してもよい。ここで、上述した駆動方法とは異なる本実施の形態の駆動方法について説明する。まず、期間Tbにおいて、走査線駆動回路11は、選択が終了した行のゲート信号線111に電位VGL2を与えてもよい図4参照。すなわち、走査線駆動回路11は、期間Tbにおいて、電位VGL1と電位VGHと電位VGL2とを順番にゲート信号線111に与えてもよい。こうすれば、期間Tbの動作を終え、期間Tcの動作を開始するときに、ゲート信号線111の電位の変動により、表示素子102に印加される電圧が変動することを防止することができる。よって、画像の保持時間を長くすることができる。あるいは、表示品位の向上を図ることができる。また、期間Tbにおいて、走査線駆動回路11は、選択する行のゲート信号線111に電位VGHよりも低い電位を与えてもよい図5参照。具体的には、電位VGL2よりも高く、電位VGHよりも低い電位である。あるいは、保持信号の電位よりも高く、電位VGHよりも低い電位である。期間Tbでは、信号線駆動回路12は、m本のソース信号線112のそれぞれに保持信号を出力する。よって、走査線駆動回路11がゲート信号線111に電位VGL2よりも高く、電位VGHよりも低い電位を与えても、トランジスタ101はオンになる。こうすれば、期間Tbにおいて、ゲート信号の振幅電圧を小さくすることができるので、消費電力の削減を図ることができる。また、期間Tcにおいて、走査線駆動回路11は、n本のゲート信号線111のそれぞれに電位VGL2を与えた後、電位又は信号の出力を止めてもよい。つまり、n本のゲート信号線111のそれぞれを浮遊状態にしてもよい。この場合、走査線駆動回路11への電圧の供給を遮断するとよい。あるいは、走査線駆動回路11において、n本のゲート信号線111と電気的に接続されるスイッチの全てをオフにするとよい。こうすれば、消費電力の削減を図ることができる。また、期間Tcにおいて、信号線駆動回路12は、m本のソース信号線112のそれぞれに、保持信号を出力してもよい。あるいは、コモン電位を出力してもよい。こうすれば、ソース信号線112と画素電極122とが同電位となるため、画素電極122の電位の変動を防止することができる。その結果、表示素子102の階調を保持できる時間を長くすることができる。また、期間Tcにおいて、信号線駆動回路12は、m本のソース信号線112のそれぞれに、信号を出力しなくてもよい。つまり、m本のソース信号線112のそれぞれを浮遊状態にしてもよい。この場合、信号線駆動回路12への電圧の供給を遮断するとよい。あるいは、信号線駆動回路12において、m本のソース信号線112と電気的に接続されるスイッチの全てをオフにするとよい。こうすれば、消費電力を削減することができる。また、期間Taにおいて、信号線駆動回路12は、1ゲート選択期間において、m本のソース信号線112のそれぞれに初期化信号例えば保持信号又はコモン電極121と同じ電位を出力した後に、m本のソース信号線112に、同時に、又は、1本ずつ若しくは複数本ずつ順番に、映像信号を出力してもよい。こうすれば、表示素子102に同じ電圧が印加され続けることを防止することができるため、残像の低減を図ることができる。また、期間Taにおいて、走査線駆動回路11は、1行目からn行目までを2回以上1行ずつ選択してもよい。図6は、期間Taにおいて、走査線駆動回路11が1行目からn行目までをMMは自然数回走査する場合のタイミングチャートを示す。図6に示すタイミングチャートは、期間Taは、複数のサブ期間Tサブ期間T1乃至サブ期間TMと示すに分割される。そして、各サブ期間Tにおいて、走査線駆動回路11は、1行目からn行目までを1行ずつ順番に選択する。それでは、図6に示す本実施の形態の表示装置の駆動方法について詳細に説明する。なお、便宜上、映像信号は、コモン電極121の電位よりも高い電位電位VHと示すと、コモン電極121と同じ電位又はおおむね同じ電位と、コモン電極121の電位よりも低い電位電位VLと示すとの3つの電位を有するものとして説明する。つまり、信号線駆動回路12は、m本のソース信号線112のそれぞれに、VHとVLとVcomとの3つの電位のいずれか一の電位を選択的に与える。なお、便宜上、表示素子102に正の電圧が印加されると、表示素子102の階調は黒色第1の階調ともいうに近づくものとして説明する。また、表示素子102に負の電圧が印加されると、表示素子102の階調は白色第2の階調ともいうに近づくものとして説明する。表示素子102の階調の制御は、期間Taが有する複数のサブ期間Tのそれぞれにおいて、画素電極122の電位を制御し、表示素子102に印加する電圧を制御することにより行われる。例えば、画素100に電位VHの映像信号が入力されると、画素電極122とコモン電極121との電位差はVH-Vcomとなり、表示素子102には正の電圧第1の電圧ともいうが印加される。また、画素100に電位VLの映像信号が入力されると、画素電極122とコモン電極121との電位差はVL-Vcomとなり、表示素子102には負の電圧第2の電圧ともいうが印加される。また、画素100に電位Vcomの信号が入力されると、画素電極122とコモン電極121とは同じ電位となり、表示素子102には0[V]第3の電圧ともいうが印加される。以上のように、複数のサブ期間Tのそれぞれにおいて、画素100に映像信号を入力し、表示素子102に印加する電圧を制御することにより、表示素子102に、正の電圧VH-Vcomと負の電圧VL-Vcomと0[V]とを様々な順番で印加することができる。また、表示素子102に正の電圧を印加する時間、負の電圧を印加する時間、及び0[V]を印加する時間を制御することができる。したがって、少ない種類の映像信号によって、表示素子102の階調を細かく制御することができる。なお、図6に示すタイミングチャートにおいて、表示素子102の階調が第1の階調に近いほど、画素100に電位VHの映像信号が入力されるサブ期間Tの数は多くなる。すなわち、表示素子102の階調が第1の階調に近いほど、期間Taにおいて、表示素子102に正の電圧を印加する時間が長くなる。よって、第1の表示素子と第2の表示素子とがあり、第1の表示素子のほうが第2の表示素子よりも第1の階調に近い場合、第1の表示素子を含む第1の画素のほうが、第2の表示素子を含む第2の画素よりも、電位VHの映像信号が入力されるサブ期間Tの数は多くなるといえる。あるいは、第1の表示素子を含む第1の画素のほうが、第2の表示素子を含む第2の画素よりも、期間Taにおいて、表示素子102に正の電圧が印加される時間が長くなるといえる。なお、図6に示すタイミングチャートにおいて、表示素子102の階調が第2の階調に近いほど、画素100に電位VLの映像信号が入力されるサブ期間Tの数は多くなる。すなわち、表示素子102の階調が第2の階調に近いほど、期間Taにおいて、表示素子102に負の電圧を印加する時間が長くなる。よって、第1の表示素子と第2の表示素子とがあり、第1の表示素子のほうが第2の表示素子よりも第2の階調に近い場合、第1の表示素子を含む第1の画素のほうが、第2の表示素子を含む第2の画素よりも、電位VLの映像信号が入力されるサブ期間Tの数は多くなるといえる。あるいは、第1の表示素子を含む第1の画素のほうが、第2の表示素子を含む第2の画素よりも、期間Taにおいて、表示素子102に負の電圧が印加される時間が長くなるといえる。なお、図6に示すタイミングチャートにおいて、表示素子102の階調が第1の階調に近いほど、画素100に電位VHの映像信号が入力されるサブ期間Tの数から、電位VLの映像信号が入力されるサブ期間Tの数を引いた数は多くなる。すなわち、表示素子102の階調が第1の階調に近いほど、期間Taにおいて、表示素子102に正の電圧を印加する時間から、負の電圧を印加する時間を引いた時間が長くなる。よって、第1の表示素子と第2の表示素子とがあり、第1の表示素子のほうが第2の表示素子よりも第1の階調に近い場合、第1の表示素子を含む第1の画素のほうが、第2の表示素子を含む第2の画素よりも、電位VHの映像信号が入力されるサブ期間Tの数から、電位VLの映像信号が入力されるサブ期間Tの数を引いた数は多くなるといえる。あるいは、第1の表示素子を含む第1の画素のほうが、第2の表示素子を含む第2の画素よりも、期間Taにおいて、表示素子102に正の電圧を印加する時間から、負の電圧を印加する時間を引いた時間は長くなるといえる。なお、図6に示すタイミングチャートにおいて、表示素子102の階調が第2の階調に近いほど、画素100に電位VLの映像信号が入力されるサブ期間Tの数から、電位VHの映像信号が入力されるサブ期間Tの数を引いた数は多くなる。すなわち、表示素子102の階調が第2の階調に近いほど、期間Taにおいて、表示素子102に負の電圧を印加する時間から、正の電圧を印加する時間を引いた時間が長くなる。よって、第1の表示素子と第2の表示素子とがあり、第1の表示素子のほうが第2の表示素子よりも第2の階調に近い場合、第1の表示素子を含む第1の画素のほうが、第2の表示素子を含む第2の画素よりも、電位VLの映像信号が入力されるサブ期間Tの数から、電位VHの映像信号が入力されるサブ期間Tの数を引いた数は多くなるといえる。あるいは、第1の表示素子を含む第1の画素のほうが、第2の表示素子を含む第2の画素よりも、期間Taにおいて、表示素子102に負の電圧を印加する時間から、正の電圧を印加する時間を引いた時間は長くなるといえる。なお、図6に示すタイミングチャートにおいて、画素100に入力する映像信号の電位電位VH、電位VL、電位Vcomの組み合わせは、表示素子102が次に表示する階調だけでなく、表示素子102が既に表示している階調に依存することがある。したがって、表示素子102が次に表示する階調が同じ場合でも、表示素子102が既に表示している階調が異なっているとき、期間Taの複数のサブ期間Tのそれぞれにおいて画素100に入力される映像信号の組み合わせは異なることがある。これは、表示素子102がメモリ性を有していることに起因する。具体的には、表示素子102が次に表示する階調が同じであっても、表示素子102が既に表示している階調を表示するための期間Taにおいて、表示素子102に正の電圧が印加される時間が長いほど、又は表示素子102に正の電圧が印加される時間から負の電圧が印加される時間を引いた時間が長いほど、又は複数のサブ期間Tにおいて、画素100に電位VHの映像信号が入力されるサブ期間Tの数が多いほど、又は複数のサブ期間Tにおいて、画素100に電位VHの映像信号が入力されるサブ期間Tの数から、電位VLの映像信号が入力されるサブ期間Tの数を引いた数が多いほど、表示素子102が次に表示する階調を表示するための期間Taにおいて、表示素子102に負の電圧が印加される時間を長くするとよい。あるいは、複数のサブ期間Tにおいて、画素100に電位VLの映像信号が入力されるサブ期間Tの数を多くするとよい。以上のことにより、残像の低減を図ることができる。なお、図6に示すタイミングチャートにおいて、複数のサブ期間Tを互いに同じ又はおおむね同じ長さに設定することにより、信号線駆動回路の構成を単純にすることができる。ただし、複数のサブ期間Tのうち、少なくとも2つの期間は、互いに異なる長さであってもよい。特に、複数のサブ期間Tの長さに重み付けを行うとよい。例えば、期間Tの数が4つである場合、1番目の期間Tの長さを時間hとすると、2番目の期間Tの長さを時間h×2とする。3番目の期間Tの長さを時間h×4とする。4番目の期間Tの長さを時間h×8とする。このように、複数のサブ期間Tの長さに重み付けを行うことにより、画素100を選択する回数を減らすことができるため、消費電力の削減を図ることができる。また、表示素子102に各電圧を印加する時間を細かく制御することができる。本実施の形態は、他の実施の形態と適宜組み合わせることができる。実施の形態2本実施の形態では、開示する発明の一態様である表示装置が有する走査線駆動回路について説明する。本実施の形態の走査線駆動回路について、図7を参照して説明する。図7に示す走査線駆動回路は、シフトレジスタ回路201と、レベルシフト部202と、バッファ部203と、セレクタ回路204と、を有する。レベルシフト部202は、n個のレベルシフタ回路205レベルシフタ回路205_1乃至レベルシフタ回路205_nと示すを有する。バッファ部203は、n個のバッファ回路206バッファ回路206_1乃至バッファ回路206_nと示すを有する。シフトレジスタ回路201には、その構成及び駆動方法に応じて、様々な信号及び電圧が供給される。図7では、シフトレジスタ回路201には、スタートパルスGSP、クロック信号GCK及び反転クロック信号GCKBなどの制御信号が入力される。なお、シフトレジスタ回路201に供給される電源電圧については省略している。シフトレジスタ回路201は、各行各段ともいうにおいて、制御信号に応じて出力信号を生成し、その出力信号をレベルシフト部202とバッファ部203とを順に介して、n本のゲート信号線111のそれぞれに出力する。なお、レベルシフト部202とバッファ部203とを介して出力されるシフトレジスタ回路201の出力信号が、ゲート信号に相当する。レベルシフト部202は、配線211電源線ともいうと配線212電源線ともいうと電気的に接続される。レベルシフト部202は、シフトレジスタ回路201の出力信号のハイレベルの電位を配線211の電位に応じて変化させ、ロウレベルの電位を配線212の電位に応じて変化させる。配線211には、電位VGHが与えられている。また、配線212には、セレクタ回路204によって、電位VGL1と電位VGL2とが選択的に与えられる。なお、期間Ta及び期間Tbにおいては、配線212に電位VGL1が与えられる。よって、期間Ta及び期間Tbにおいて、レベルシフト部202は、シフトレジスタ回路201の出力信号を、ハイレベルの電位が電位VGHであり、且つロウレベルの電位が電位VGL1である信号に変換する。また、期間Tcにおいては、配線212に電位VGL2が与えられる。よって、期間Tcにおいて、レベルシフト部202は、シフトレジスタ回路201の出力信号を、ハイレベルの電位が電位VGHであり、且つロウレベルの電位が電位VGL2である信号に変換する。そして、レベルシフト部202によって電位が変化されたシフトレジスタ回路201の出力信号は、バッファ部203を介して、n本のゲート信号線111にそれぞれ出力される。なお、シフトレジスタ回路201の代わりに、デコーダ回路を用いてもよい。こうすれば、各行を任意の順番で選択することができる。あるいは、パーシャル駆動を簡単に実現することができる。次に、レベルシフタ回路205について、図8Aを参照して説明する。図8Aは、シフトレジスタ回路201の出力信号のロウレベルの電位を配線212に与えられる電位電位VGL1又は電位VGL2と同じ電位又はおおむね同じ電位にする場合のレベルシフタ回路205の構成例である。図8Aに示すレベルシフタ回路205は、トランジスタ221、トランジスタ222、トランジスタ223、トランジスタ224、及びインバータ回路225を有する。トランジスタ221及びトランジスタ223は、Pチャネル型トランジスタであり、トランジスタ222及びトランジスタ224はNチャネル型トランジスタである。トランジスタ221の第1の端子は、配線211と電気的に接続される。トランジスタ221の第2の端子は、トランジスタ224のゲートと電気的に接続される。トランジスタ221のゲートは、インバータ回路225を介してトランジスタ223のゲートと電気的に接続される。トランジスタ222の第1の端子は、配線212と電気的に接続される。トランジスタ222の第2の端子は、トランジスタ224のゲートと電気的に接続される。トランジスタ223の第1の端子は、配線211と電気的に接続される。トランジスタ223の第2の端子は、トランジスタ222のゲートと電気的に接続される。トランジスタ224の第1の端子は、配線212と電気的に接続される。トランジスタ224の第2の端子は、トランジスタ222のゲートと電気的に接続される。また、トランジスタ221のゲートは、シフトレジスタ回路201の出力端子と電気的に接続されてもよい。また、トランジスタ223の第2の端子は、バッファ回路206の入力端子と電気的に接続されてもよい。次に、セレクタ回路204について、図8Bを参照して説明する。図8Bに示すセレクタ回路204は、トランジスタ231とトランジスタ232とインバータ回路233とを有する。トランジスタ231の第1の端子は、電位VGL1が与えられる配線と電気的に接続される。トランジスタ231の第2の端子は、配線212と電気的に接続される。トランジスタ231のゲートは、インバータ回路233を介してトランジスタ232のゲートと電気的に接続される。トランジスタ232の第1の端子は、電位VGL2が与えられる配線と電気的に接続される。トランジスタ232の第2の端子は、配線212と電気的に接続される。なお、トランジスタ231の第1の端子と電気的に接続される配線には、配線212に電位VGL1と電位VGL2とのどちらを与えるかを選択する機能を有する制御信号が入力されている。この制御信号は、デジタル信号であり、期間Tbから期間Tcに切り替わるタイミングと、期間Tcから期間Taに切り替わるタイミングとにおいて、反転する。なお、トランジスタ231は、電位VGL1が与えられる配線と配線212との導通状態を制御する機能を有するスイッチである。また、トランジスタ232は、電位VGL2が与えられる配線と配線212との導通状態を制御する機能を有するスイッチである。よって、トランジスタ231及びトランジスタ232としては、CMOS型のスイッチを用いてもよい。また、配線212には大きい電流が流れることがあるので、トランジスタ231及びトランジスタ232としては、バイポーラトランジスタを用いることが好適である。なお、トランジスタ231の第1の端子には電位VGL1が与えられ、トランジスタ232の第1の端子には電位VGL2が与えられるため、トランジスタ231及びトランジスタ232は、Nチャネル型又はPNP型であることが好適である。本実施の形態の走査線駆動回路は、配線212に与える電位を選択することにより、ゲート信号のロウレベルの電位を、電位VGL1とするか電位VGL2とするかを選択することができる。よって、開示する発明の一態様である表示装置に、本実施の形態の走査線駆動回路を用いることによって、回路を複雑にすることなく、実施の形態1で述べた駆動方法を実現することができる。本実施の形態は、他の実施の形態と適宜組み合わせることができる。実施の形態3本実施の形態では、開示する発明の一態様である表示装置を構成するトランジスタについて例示する。ただし、開示する発明の一態様である表示装置を構成するトランジスタの構造は特に限定されず、例えばゲート電極がゲート絶縁層を介して半導体層の下側に配置されるボトムゲート構造、又はゲート電極がゲート絶縁層を介して半導体層の上側に配置されるトップゲート構造のスタガ型及びプレーナ型などを用いることができる。また、トランジスタはチャネル形成領域が一つ形成されるシングルゲート構造でも、二つ形成されるダブルゲート構造もしくは三つ形成されるトリプルゲート構造であっても良い。また、チャネル領域の上下にゲート絶縁層を介して配置された2つのゲート電極層を有する、デュアルゲート型でもよい。図9A乃至Dにトランジスタの断面構造の一例を以下に示す。なお、図9A乃至Dに示すトランジスタは、半導体層として酸化物半導体を用いるものである。酸化物半導体を用いることのメリットは、トランジスタのオン状態において高い電界効果移動度最大値で5cm2/Vsec以上、好ましくは最大値で10cm2/Vsec~150cm2/Vsecと、トランジスタのオフ状態において低い単位チャネル幅あたりのオフ電流例えば単位チャネル幅あたりのオフ電流が1aA/μm未満、さらに好ましくは10zA/μm未満、且つ、85°Cにて100zA/μm未満が得られることである。図9Aに示すトランジスタ410は、ボトムゲート構造のトランジスタの一つであり、逆スタガ型トランジスタともいう。トランジスタ410は、絶縁表面を有する基板400上に、ゲート電極層401、ゲート絶縁層402、酸化物半導体層403、ソース電極層405a、及びドレイン電極層405bを含む。また、トランジスタ410を覆い、酸化物半導体層403に積層する絶縁膜407が設けられている。絶縁膜407上にはさらに保護絶縁層409が形成されている。図9Bに示すトランジスタ420は、チャネル保護型チャネルストップ型ともいうと呼ばれるボトムゲート構造の一つであり、逆スタガ型トランジスタともいう。トランジスタ420は、絶縁表面を有する基板400上に、ゲート電極層401、ゲート絶縁層402、酸化物半導体層403、酸化物半導体層403のチャネル形成領域を覆うチャネル保護層として機能する絶縁層427、ソース電極層405a、及びドレイン電極層405bを含む。また、トランジスタ420を覆い、保護絶縁層409が形成されている。図9Cに示すトランジスタ430はボトムゲート型のトランジスタであり、絶縁表面を有する基板400上に、ゲート電極層401、ゲート絶縁層402、ソース電極層405a、ドレイン電極層405b、及び酸化物半導体層403を含む。また、トランジスタ430を覆い、酸化物半導体層403に接する絶縁膜407が設けられている。絶縁膜407上にはさらに保護絶縁層409が形成されている。トランジスタ430においては、ゲート絶縁層402は基板400及びゲート電極層401上に接して設けられ、ゲート絶縁層402上にソース電極層405a、ドレイン電極層405bが接して設けられている。そして、ゲート絶縁層402、及びソース電極層405a、ドレイン電極層405b上に酸化物半導体層403が設けられている。図9Dに示すトランジスタ440は、トップゲート構造のトランジスタの一つである。トランジスタ440は、絶縁表面を有する基板400上に、絶縁層437、酸化物半導体層403、ソース電極層405a、ドレイン電極層405b、ゲート絶縁層402、及びゲート電極層401を含み、ソース電極層405a、ドレイン電極層405bにそれぞれ配線層436a、配線層436bが接して設けられている。本実施の形態では、上述のとおり、半導体層として酸化物半導体層403を用いる。酸化物半導体層403に用いる酸化物半導体としては、少なくともIn、Ga、Sn及びZnから選ばれた一種以上の元素を含有する。例えば、四元系金属の酸化物であるIn-Sn-Ga-Zn-O系酸化物半導体や、三元系金属の酸化物であるIn-Ga-Zn-O系酸化物半導体、In-Sn-Zn-O系酸化物半導体、In-Al-Zn-O系酸化物半導体、Sn-Ga-Zn-O系酸化物半導体、Al-Ga-Zn-O系酸化物半導体、Sn-Al-Zn-O系酸化物半導体や、二元系金属の酸化物であるIn-Zn-O系酸化物半導体、Sn-Zn-O系酸化物半導体、Al-Zn-O系酸化物半導体、Zn-Mg-O系酸化物半導体、Sn-Mg-O系酸化物半導体、In-Mg-O系酸化物半導体や、In-Ga-O系の材料、一元系金属の酸化物であるIn-O系酸化物半導体、Sn-O系酸化物半導体、Zn-O系酸化物半導体などを用いることができる。また、上記酸化物半導体にInとGaとSnとZn以外の元素、例えばSiO2を含ませてもよい。例えば、In-Ga-Zn-O系酸化物半導体とは、インジウムIn、ガリウムGa、亜鉛Znを有する酸化物半導体、という意味であり、その組成比は問わない。また、酸化物半導体層は、化学式InMO3ZnOmm>0で表記される薄膜を用いることができる。ここで、Mは、Zn、Ga、Al、Mn及びCoから選ばれた一または複数の金属元素を示す。例えばMとして、Ga、Ga及びAl、Ga及びMn、またはGa及びCoなどがある。また、酸化物半導体としてIn-Zn-O系の材料を用いる場合、用いるターゲットの組成比は、原子数比で、In:Zn=50:1~1:2モル数比に換算するとIn2O3:ZnO=25:1~1:4、好ましくはIn:Zn=20:1~1:1モル数比に換算するとIn2O3:ZnO=10:1~1:2、さらに好ましくはIn:Zn=15:1~1.5:1モル数比に換算するとIn2O3:ZnO=15:2~3:4とする。例えば、In-Zn-O系酸化物半導体の形成に用いるターゲットは、原子数比がIn:Zn:O=X:Y:Zのとき、Z>1.5XYとする。酸化物半導体層403を用いたトランジスタ410、420、430、440は、オフ状態における電流値オフ電流値を低くすることができる。よって画素において、映像信号等の電気信号を保持するための容量素子を小さく設計することができる。よって、画素の開口率の向上を図ることができるため、その分の低消費電力化を図るといった効果を奏する。また、酸化物半導体層403を用いたトランジスタ410、420、430、440は、オフ電流を少なくすることができる。よって、画素においては映像信号等の電気信号の保持時間を長くすることができ、書き込み間隔も長く設定できる。よって1フレーム期間の周期を長くすることができ、静止画表示期間でのリフレッシュ動作の頻度を少なくすることができるため、より消費電力を抑制する効果を高くできる。また、上記トランジスタは、同一基板上に駆動回路部及び画素部に作り分けて作製することができるため、表示装置の部品点数を削減することができる。絶縁表面を有する基板400に使用することができる基板に大きな制限はないが、バリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板を用いる。ボトムゲート構造のトランジスタ410、420、430において、下地膜となる絶縁膜を基板とゲート電極層の間に設けてもよい。下地膜は、基板からの不純物元素の拡散を防止する機能があり、窒化シリコン膜、酸化シリコン膜、窒化酸化シリコン膜、又は酸化窒化シリコン膜から選ばれた一又は複数の膜による積層構造により形成することができる。ゲート電極層401の材料は、モリブデン、チタン、クロム、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウム等の金属材料またはこれらを主成分とする合金材料を用いて、単層でまたは積層して形成することができる。ゲート絶縁層402は、プラズマCVD法又はスパッタリング法等を用いて、酸化シリコン層、窒化シリコン層、酸化窒化シリコン層、窒化酸化シリコン層、酸化アルミニウム層、窒化アルミニウム層、酸化窒化アルミニウム層、窒化酸化アルミニウム層、又は酸化ハフニウム層を単層で又は積層して形成することができる。例えば、第1のゲート絶縁層としてプラズマCVD法により膜厚50nm以上200nm以下の窒化シリコン層SiNyy>0を形成し、第1のゲート絶縁層上に第2のゲート絶縁層として膜厚5nm以上300nm以下の酸化シリコン層SiOxx>0を積層して、合計膜厚200nmのゲート絶縁層とする。ソース電極層405a、ドレイン電極層405bに用いる導電膜としては、例えば、Al、Cr、Cu、Ta、Ti、Mo、Wからから選ばれた元素を含む金属膜、または上述した元素を成分とする金属窒化物膜窒化チタン膜、窒化モリブデン膜、窒化タングステン膜等を用いることができる。また、Al、Cuなどの金属膜の下側又は上側の一方または双方にTi、Mo、Wなどの高融点金属膜またはそれらの金属窒化物膜窒化チタン膜、窒化モリブデン膜、窒化タングステン膜を積層させた構成としても良い。ソース電極層405a、ドレイン電極層405bに接続する配線層436a、配線層436bのような導電膜も、ソース電極層405a、ドレイン電極層405bと同様な材料を用いることができる。また、ソース電極層405a、ドレイン電極層405bこれらと同じ層で形成される配線層を含むとなる導電膜としては導電性の金属酸化物で形成しても良い。導電性の金属酸化物としては酸化インジウムIn2O3、酸化スズSnO2、酸化亜鉛ZnO、酸化インジウム酸化スズ合金In2O3―SnO2、ITOと略記する、酸化インジウム酸化亜鉛合金In2O3―ZnOまたはこれらの金属酸化物材料に酸化シリコンを含ませたものを用いることができる。酸化物半導体層の上方に設けられる絶縁膜407、絶縁膜427、下方に設けられる絶縁層437は、代表的には酸化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜、または酸化窒化アルミニウム膜などの無機絶縁膜を用いることができる。また、酸化物半導体層の上方に設けられる保護絶縁層409は、窒化シリコン膜、窒化アルミニウム膜、窒化酸化シリコン膜、窒化酸化アルミニウム膜などの無機絶縁膜を用いることができる。また、トランジスタ起因の表面凹凸を低減するために、保護絶縁層409上に平坦化絶縁膜を形成してもよい。平坦化絶縁膜としては、ポリイミド、アクリル、ベンゾシクロブテン等の有機材料を用いることができる。また上記有機材料の他に、低誘電率材料low-k材料等を用いることができる。なお、これらの材料で形成される絶縁膜を複数積層させることで、平坦化絶縁膜を形成してもよい。このように、本実施の形態を用いて作製した酸化物半導体層を含むトランジスタは、オフ電流を少なくすることができる。よって、画素においては映像信号等の電気信号の保持時間を長くすることができ、書き込み間隔も長く設定できる。よって1フレーム期間の周期を長くすることができ、静止画表示期間でのリフレッシュ動作の頻度を少なくすることができるため、より消費電力を抑制する効果を高くできる。また、酸化物半導体層は、レーザ照射等の処理を経ることなく作製でき、大面積基板へのトランジスタの形成を可能にすることができるため、好適である。本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。実施の形態4本実施の形態では、開示する発明の一態様である表示装置にタッチパネル機能を付加した構成について、図10A、Bを用いて説明する。図10Aは、本実施の形態の表示装置の概略図である。図10Aには、上記実施の形態の表示装置である表示パネル1501にタッチパネルユニット1502を重畳して設け、筐体1503ケースにて合着させる構成について示している。タッチパネルユニット1502は、抵抗膜方式、表面型静電容量方式、投影型静電容量方式等を適宜用いることができる。図10Aに示すように、表示パネル1501とタッチパネルユニット1502とを別々に作製し重畳することにより、タッチパネル機能を付加した表示装置の作製に係るコストの削減を図ることができる。図10Aとは異なるタッチパネル機能を付加した表示装置の構成について、図10Bに示す。図10Bに示す表示装置1504は、複数設けられる画素1505に光センサ1506、表示素子1507例えば電気泳動素子、液晶素子などを有する。そのため、図10Aとは異なり、タッチパネルユニット1502を重畳して作製する必要がなく、表示装置の薄型化を図ることができる。なお、画素1505とともにゲート線側駆動回路1508、信号線側駆動回路1509、光センサ用駆動回路1510を画素1505と同じ基板上に作製することで、表示装置の小型化を図ることができる。なお光センサ1506は、アモルファスシリコン等で形成し、酸化物半導体を用いたトランジスタと重畳して形成する構成としてもよい。本実施の形態により、タッチパネルの機能を付加した表示装置において、酸化物半導体膜を用いたトランジスタを用いることで、静止画の表示の際の、画像の保持特性を向上させることができる。そしてリフレッシュレートを低減して静止画表示を行う際、階調が変化することによる画質の劣化を小さくすることができる。なお、本実施の形態は、他の実施の形態と適宜組み合わせることができる。実施の形態5本実施の形態においては、上記実施の形態で説明した表示装置を具備する電子機器の例について説明する。図11Aは携帯型遊技機であり、筐体9630、表示部9631、スピーカ9633、操作キー9635、接続端子9636、記録媒体読込部9672、等を有する。図11Aに示す携帯型遊技機は、記録媒体に記録されているプログラム又はデータを読み出して表示部に表示する機能、他の携帯型遊技機と無線通信を行って情報を共有する機能、等を有する。なお、図11Aに示す携帯型遊技機が有する機能はこれに限定されず、様々な機能を有する。図11Bはデジタルカメラであり、筐体9630、表示部9631、スピーカ9633、操作キー9635、接続端子9636、シャッターボタン9676、受像部9677、等を有する。図11Bに示すデジタルカメラは、静止画を撮影する機能、動画を撮影する機能、撮影した画像を自動または手動で補正する機能、アンテナから様々な情報を取得する機能、撮影した画像、又はアンテナから取得した情報を保存する機能、撮影した画像、又はアンテナから取得した情報を表示部に表示する機能、等を有する。なお、図11Bに示すデジタルカメラが有する機能はこれに限定されず、様々な機能を有する。図11Cはテレビ受像器であり、筐体9630、表示部9631、スピーカ9633、操作キー9635、接続端子9636、等を有する。図11Cに示すテレビ受像機は、テレビ用電波を処理して画像信号に変換する機能、画像信号を処理して表示に適した信号に変換する機能、画像信号のフレーム周波数を変換する機能、等を有する。なお、図11Cに示すテレビ受像機が有する機能はこれに限定されず、様々な機能を有する。図11Dは、電子計算機パーソナルコンピュータ用途のモニターPCモニターともいうであり、筐体9630、表示部9631等を有する。図11Dに示すモニターは、ウインドウ型表示部9653が表示部9631にある例について示している。なお、説明のために表示部9631にウインドウ型表示部9653を示したが、他のシンボル、例えばアイコン、画像等であってもよい。パーソナルコンピュータ用途のモニターでは、入力時にのみ画像信号が書き換えられる場合が多く、上記実施の形態における表示装置の駆動方法を適用する際に好適である。なお、図11Dに示すモニターが有する機能はこれに限定されず、様々な機能を有する。図12Aはコンピュータであり、筐体9630、表示部9631、スピーカ9633、操作キー9635、接続端子9636、ポインティングデバイス9681、外部接続ポート9680等を有する。図12Aに示すコンピュータは、様々な情報静止画、動画、テキスト画像などを表示部に表示する機能、様々なソフトウェアプログラムによって処理を制御する機能、無線通信又は有線通信などの通信機能、通信機能を用いて様々なコンピュータネットワークに接続する機能、通信機能を用いて様々なデータの送信又は受信を行う機能、等を有する。なお、図12Aに示すコンピュータが有する機能はこれに限定されず、様々な機能を有する。次に、図12Bは携帯電話であり、筐体9630、表示部9631、スピーカ9633、操作キー9635、マイクロフォン9638等を有する。図12Bに示した携帯電話は、様々な情報静止画、動画、テキスト画像などを表示する機能、カレンダー、日付又は時刻などを表示部に表示する機能、表示部に表示した情報を操作又は編集する機能、様々なソフトウェアプログラムによって処理を制御する機能、等を有する。なお、図12Bに示した携帯電話が有する機能はこれに限定されず、様々な機能を有する。次に、図12Cは電子ペーパーE-bookともいうであり、筐体9630、表示部9631、操作キー9632等を有する。図12Cに示した電子ペーパーは、様々な情報静止画、動画、テキスト画像などを表示する機能、カレンダー、日付又は時刻などを表示部に表示する機能、表示部に表示した情報を操作又は編集する機能、様々なソフトウェアプログラムによって処理を制御する機能、等を有する。なお、図12Cに示した電子ペーパーが有する機能はこれに限定されず、様々な機能を有する。別の電子ペーパーの構成について図12Dに示す。図12Dに示す電子ペーパーは、図12Cの電子ペーパーに太陽電池9651、及びバッテリー9652を付加した構成について示している。表示部9631として反射型の表示装置を用いる場合、比較的明るい状況下での使用が予想され、太陽電池9651による発電、及びバッテリー9652での充電を効率よく行うことができ、好適である。なおバッテリー9652としては、リチウムイオン電池を用いると、小型化を図れる等の利点がある。本実施の形態において述べた電子機器は、実施の形態1の表示装置を有するため、表示品位の向上を図ることができる。本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。