イニシエータデバイスに結合するようになされ、複数のシリアルアドバンストテクノロジアタッチメントSATA記憶デバイスに結合するようになされるスイッチングデバイス内で実施可能な方法であって、SATA記憶デバイスからDMAセットアップフレーム情報構造FISを受信することであって、前記DMAセットアップFISは、別のDMAセットアップFISが要求されるよりも前に前記イニシエータデバイスから転送されるべきデータの最大サイズを含む、DMAセットアップフレーム情報構造FISを受信することと、複数の修正されたDMAセットアップFISを前記イニシエータデバイスに伝送することであって、それぞれの修正されたDMAセットアップFISは、前記最大サイズよりも少ないサブカウントサイズを含み、それぞれの修正されたDMAセットアップFISの前記サブカウントサイズの合計は、前記最大サイズよりも大きくない、前記イニシエータデバイスに伝送することとを含むことを特徴とする、方法。前記修正されたDMAセットアップFISのそれぞれの前記サブカウントサイズを、所定の固定値として決定することをさらに含む、請求項1に記載の方法。前記修正されたDMAセットアップFISのそれぞれの前記サブカウントサイズを、前記スイッチングデバイス内のバッファのサイズに等しいものとして決定することをさらに含む、請求項1に記載の方法。前記スイッチングデバイスが、対応するSATA記憶デバイスにそれぞれが関連する複数のバッファを含み、前記方法が前記修正されたDMAセットアップFISのそれぞれの前記サブカウントサイズを、前記SATA記憶デバイスに関連するバッファのサイズに等しいものとして決定することをさらに含む、請求項1に記載の方法。前記修正されたDMAセットアップFISのそれぞれの前記サブカウントサイズを、前記SATA記憶デバイス内のバッファのサイズに等しいものとして決定することをさらに含む、請求項1に記載の方法。前記SATA記憶デバイスのバッファのサイズを求めるために、前記SATA記憶デバイスに問い合わせることをさらに含む、請求項5に記載の方法。スイッチングデバイス104を、シリアルアタッチドSCSI、シリアルアドバンストテクノロジアタッチメントトンネリングプロトコルイニシエータSAS/STPイニシエータ102に結合するようになされるフロントエンドポート112と、前記スイッチングデバイス104を対応するSATA記憶デバイス106.1~106.nに結合するようにそれぞれがなされる複数のバックエンドポート114.1~114.nと、前記フロントエンドポート112に結合され、前記複数のバックエンドポート114.1~114.nに結合されるブリッジロジック110とを備え、前記ブリッジロジック110は、自らの対応するバックエンドポート114.1~114.nを介し、SATA記憶デバイス106.1~106.nからDMAセットアップフレーム情報構造FISを受信するようになされ、前記DMAセットアップFISは、別のDMAセットアップFISが要求されるよりも前に前記SAS/STPイニシエータ102から転送されるべきデータの最大サイズを含み、前記ブリッジロジック110は、複数の修正されたDMAセットアップFISを前記SAS/STPイニシエータ102に伝送するようにさらになされ、それぞれの修正されたDMAセットアップFISは、前記最大サイズよりも少ないサブカウントサイズを含み、それぞれの修正されたDMAセットアップFISの前記サブカウントサイズの合計は、前記最大サイズよりも大きくないことを特徴とする、スイッチングデバイス104。前記ブリッジロジック110が、前記修正されたDMAセットアップFISのそれぞれの前記サブカウントサイズを、所定の固定値として決定するようにさらになされる、請求項7に記載のスイッチングデバイス104。前記ブリッジロジック110が、前記修正されたDMAセットアップFISのそれぞれの前記サブカウントサイズを、前記スイッチングデバイス104内のバッファ200.1~200.nのサイズに等しいものとして決定するようにさらになされる、請求項7に記載のスイッチングデバイス104。前記ブリッジロジック110が対応するバックエンドポート114.1~114.nにそれぞれが関連する複数のバッファ200.1~200.nをさらに含み、前記ブリッジロジック110が、前記修正されたDMAセットアップFISのそれぞれの前記サブカウントサイズを、前記DMAセットアップFISを受信した前記バックエンドポート114.1~114.nに関連する前記バッファ200.1~200.nのサイズに等しいものとして決定するようにさらになされる、請求項7に記載のスイッチングデバイス104。前記ブリッジロジック110が、前記修正されたDMAセットアップFISのそれぞれの前記サブカウントサイズを、前記SATA記憶デバイス106.1~106.n内のバッファ300.1~300.nのサイズに等しいものとして決定するようにさらになされる、請求項7に記載のスイッチングデバイス104。前記ブリッジロジック110が、前記SATA記憶デバイス106.1~106.nのバッファ300.1~300.nのサイズを求めるために、前記SATA記憶デバイスに問い合わせるようにさらになされる、請求項11に記載のスイッチングデバイス104。前記スイッチングデバイス104が、シリアルアタッチドSCSISASエキスパンダである、請求項7に記載のスイッチングデバイス104。したがって、複数のSATA記憶デバイスに結合されるSATAホストの役割を果たすSASイニシエータを利用することに関し、SATA記憶システムの性能を改善することが進行中の問題である。本発明は、強化されたSASエキスパンダにより、SAS/STPイニシエータと複数のSATAターゲットデバイスとの間の強化された通信性能を得るための方法および機器を提供することにより、上記のおよび他の問題を解決し、それにより有用な最新技術を進歩させる。このエキスパンダは、記憶デバイスからDMAセットアップFISを受信し、複数の修正されたDMAセットアップFISをSAS/STPイニシエータに伝送するよう、本明細書の諸特徴および諸態様に従って強化され、それぞれの修正されたDMAセットアップFISは、受信されるDMAセットアップFIS内の最大カウントよりも少ないサブカウントを含む。本明細書の一態様では、イニシエータに結合するようになされ、複数のSATA記憶デバイスに結合するようになされるスイッチングデバイス内で実施可能な方法が提供される。この方法は、SATA記憶デバイスからDMAセットアップFISを受信することを含む。そのDMAセットアップFISは、別のDMAセットアップFISが要求されるよりも前にイニシエータから転送されるべきデータの最大サイズを含む。次いでこの方法は、複数の修正されたDMAセットアップFISをイニシエータに伝送する。それぞれの修正されたDMAセットアップFISは、その最大サイズよりも少ないサブカウントサイズを含む。それぞれの修正されたDMAセットアップFISのサブカウントサイズの合計は、その最大サイズよりも大きくない。本明細書の別の態様は、エキスパンダに結合されるSAS/STPイニシエータから、そのエキスパンダに結合される複数のSATA記憶デバイスのうちの1つのSATA記憶デバイスにデータを転送するための、SASエキスパンダ内で実施可能な方法を提供する。この方法は、SAS/STPイニシエータから、コマンドを含む登録FISRegisterFIS本明細書では以下コマンドFISとも呼ぶを受信することを含み、このコマンドFISは、SATA記憶デバイスと交換しようとするデータのサイズを指示する入出力要求サイズを含む。次いでこの方法は、そのコマンドFISをSATA記憶デバイスに伝送する。この方法は、aSATA記憶デバイスからDMAセットアップFISを受信することも含む。このDMAセットアップFISは、このDMAセットアップFISに応答してSATA記憶デバイスに転送することができるデータの最大サイズを含む。この方法はさらに、bその最大サイズよりも少ないサブカウントサイズを決定することと、c修正されたDMAセットアップFISをSAS/STPイニシエータに伝送することとを含み、その修正されたDMAセットアップFISはサブカウントサイズを含む。次いでこの方法は、dSAS/STPイニシエータとSATA記憶デバイスとの間でデータを転送することを含み、転送されるデータ量はサブカウントサイズよりも大きくない。次いでこの方法は、e交換されるデータ量が最大サイズに等しいか、または入出力要求サイズに等しくなるまでステップb、c、およびdを繰り返すことを含む。最後に、この方法は、交換されるデータ量が入出力要求サイズに等しくなるまでa、b、c、d、およびeのステップを繰り返すことも含む。本明細書のさらに別の態様は、スイッチングデバイスをイニシエータに結合するようになされるフロントエンドポートと、スイッチングデバイスを対応するSATA記憶デバイスに結合するようにそれぞれがなされる複数のバックエンドポートとを含む、スイッチングデバイスを提供する。このスイッチングデバイスは、フロントエンドポートに結合され、かつ複数のバックエンドポートに結合されるブリッジロジックも含む。このブリッジロジックは、自らの対応するバックエンドポートを介し、SATA記憶デバイスからDMAセットアップFISを受信するようになされる。そのDMAセットアップFISは、別のDMAセットアップFISが要求されるよりも前にイニシエータから転送されるべきデータの最大サイズを含む。ブリッジロジックは、複数の修正されたDMAセットアップFISをイニシエータに伝送するようにさらになされ、それぞれの修正されたDMAセットアップFISは、その最大サイズよりも少ないサブカウントサイズを含み、それぞれの修正されたDMAセットアップFISのサブカウントサイズの合計は、その最大サイズよりも大きくない。図1は、強化されたスイッチングデバイス104例えば、SASドメイントポロジ内の強化されたSASエキスパンダ104により、イニシエータデバイス例えばSATAホスト/イニシエータと複数のSATAターゲットデバイスとの間の通信においてシステムの性能を改善するよう、本明細書の諸特徴および諸態様により強化されたシステム100のブロック図である。スイッチングデバイス104は、イニシエータ102を複数のSATAターゲットデバイス106.1~106.nに結合する。イニシエータ102は、媒介スイッチングデバイスを介して、1つまたは複数のSATA記憶デバイスと通信するようになされる任意のデバイスとすることができる。ある例示的実施形態では、イニシエータ102は、SASプロトコルを利用して通信するようになされ、より詳細には、SASアーキテクチャのSATAトンネリングプロトコルSTPを利用して通信するようになされる任意のデバイスとすることができる。そのような実施形態では、イニシエータ102は、SAS/STPイニシエータとすることができる。SATAターゲットデバイス106.1~106.nは、SATAプロトコルに従い、入出力要求を受信し、処理するようになされる任意のデバイスとすることができる。具体的には、それぞれのSATAターゲットデバイス106.1~106.nは、回転磁気ディスクドライブや光ディスクドライブなどのSATA記憶デバイス、またはRAMディスクやフラッシュメモリ記憶デバイスなどの半導体記憶デバイスとすることができる。スイッチングデバイス104は、イニシエータ102を複数のSATA記憶デバイス106.1~106.nのいずれかに結合するようになされる任意のデバイスとすることができる。ある例示的実施形態では、スイッチングデバイス104は、任意のSASエキスパンダに典型的な数多くの標準コンポーネントを備える、SASエキスパンダ104とすることができる。そうした標準コンポーネントには、例えばフロントエンドポートロジック112およびバックエンドポートロジック114.1~114.nが含まれてよい。フロントエンドポートロジック112は、SASプロトコルの物理層/リンク層ならびにこのプロトコルの他の層の側面を処理するようになされる、SASエキスパンダ104内の任意の回路とすることができる。同様に、バックエンドポートロジック114.1~114.nは、エキスパンダ104を複数のSATA記憶デバイス106.1~106.nに結合するために、SASプロトコルおよび/またはSATAプロトコルの物理層/リンク層の側面を処理するようになされる、SASエキスパンダ104内の任意の回路をそれぞれ含む。なおさらに、SASエキスパンダ104内のクロスバースイッチングロジック108は、フロントエンドポートロジック112を介して結合されるSAS/STPイニシエータ102を、SATA記憶デバイス106.1~106.nのいずれかにその対応するバックエンドポートロジック回路114.1~114.nを介して制御可能に切り替えるための任意の適切な回路を含む。SASエキスパンダ104は、SAS/STPイニシエータ102と複数のSATA記憶デバイス106.1~106.nとの間の通信性能を改善するようになされる、ブリッジロジック110を含むよう強化される。上記に述べたように、従来のSASエキスパンダでは、SAS/STPイニシエータ102が、SATA記憶デバイスから受信するDMAセットアップFISによって指示される最大長を有する、転送の全持続時間にわたり、その単一のSATA記憶デバイスに論理的に接続され得る。DMAセットアップFISによって指示される最大転送長は、SAS/STPイニシエータ102からの許可された最大のDMA転送を指示するが、SATA記憶デバイス106.1内の機械的待ち時間および他のオーバーヘッド処理問題が、SASプロトコルのフロー制御機能を使用するDMA転送を一時的に停止させる可能性がある。従来のSASエキスパンダは、そうした停止の間、他のSATA記憶デバイスを対象とする入出力処理をSAS/STPイニシエータ102が実行できるようにする機構を提供しなかった。それとは対照的に、強化されたSASエキスパンダ104のブリッジロジック110は、SAS/STPイニシエータ102からのデータ転送を第1のSATA記憶デバイスが停止している可能性がある間、SAS/STPイニシエータが他のSATA記憶デバイスを対象とする入出力要求を処理することを認める。より詳細には、ブリッジロジック110は、対応するSATA記憶デバイス106.1~106.nにエキスパンダを結合するそれぞれのバックエンドポートロジック114.1~114.nにそれぞれが関連する、ブリッジロジックコンポーネント110.1~110.nを含む。動作の面では、ブリッジロジック110は、SAS/STPイニシエータ102によりSATA記憶デバイスに送信されるコマンドFISに応答し、その記憶デバイスからDMAセットアップFISを受信する。次いで、その受信したDMAセットアップFISに関連する最大のオリジナル転送サイズを、オリジナル最大転送サイズよりも少ないサブカウントをそれぞれが示す、複数の修正されたDMAセットアップFISへと分ける。次いで、これらの複数の修正されたDMAセットアップFISをSAS/STPイニシエータ102に転送して、その複数の修正されたDMAセットアップFIS間で、他のSATA記憶デバイスを対象とする入出力要求のためのDMA転送をイニシエータが処理できるようにする。ある例示的実施形態では、ブリッジロジック110は、サブカウントを、所定の固定バッファサイズとして決定することができる。この所定の固定バッファサイズは、エキスパンダ104の初期化時にまたは導入時に、静的にもしくは動的に構成することができる。このシステムおよび/または個々の記憶デバイスのヒューリスティック/実測性能に基づいて所定の固定バッファサイズを構成する際、システム管理者による手動プロセスを利用することができる。SAS/STPイニシエータ102に伝送される、複数の修正されたDMAセットアップFISのそれぞれのサブカウントに使用する所定の固定バッファサイズを決定する際、任意の数の要素を考慮に入れることができる。別の例示的実施形態では、それぞれの修正されたDMAセットアップFISで使用するサブカウントを、ブリッジロジック110内のバッファメモリのサイズに基づいて決定するよう、ブリッジロジック110は1つまたは複数のバッファメモリを含むことができる。例えば図2に示すように、それぞれのコンポーネント、ブリッジロジック110.1~110.nは、関連するバッファ200.1~200.nをそれぞれ含むことができる。したがって、そのような実施形態で使用するサブカウントは、ブリッジロジック110.1~110.nのそれぞれに関連する、バッファ200.1~200.nのサイズに基づいて決定される。さらに別の例示的実施形態では、ブリッジロジック110は、そうしたバッファを欠いてよく、それぞれの修正されたDMAセットアップFISで使用するサブカウントを、それぞれのSATA記憶デバイス106.1~106.n内のバッファのサイズに基づいて決定する。図3に示すように、それぞれのブリッジロジックコンポーネント110.1~110.nは、SATA記憶デバイスのそれぞれのバッファ300.1~300.nのサイズを求めるために、SATA記憶デバイス106.1~106.nに問い合わせることができる。図1を、SASトポロジ環境例えばSASエキスパンダ104を介して結合されるSASイニシエータ102に関して主に論じたが、スイッチングデバイス104は、任意のイニシエータデバイスを複数のSATA記憶デバイスのいずれかに結合する任意の適切なデバイスとし得ることが容易に理解されよう。例えば、スイッチングデバイス104は、イニシエータデバイスを複数のSATA記憶デバイスのいずれかに結合するようになされるファイバチャネルまたはイーサネット登録商標スイッチとすることができる。なおさらに、イニシエータ102は、SAS/STPイニシエータデバイスである必要はなく、それどころかターゲットデバイスとの連絡を開始するためのどんなデバイスでもよい。したがって、スイッチングデバイス104は、スイッチングデバイス104とイニシエータ102との間で使用するプロトコルと、スイッチングデバイス104とSATA記憶デバイス106.1~106.nとの間で使用するプロトコルとの間で変換を行うためのプロトコル変換機能を備えることもできる。完全に機能的なスイッチングデバイス104の中にあり得る、数多くの追加のコンポーネントおよび等価のコンポーネントを当業者なら容易に理解されよう。本明細書では、この議論を簡単かつ簡潔にするためにそうした追加のコンポーネントおよび等価のコンポーネントは省略する。したがって、図1から図3に示した特徴は、単に本明細書の強化された特徴および態様を実施するための例示的実施形態を提案することを目的とするに過ぎない。具体的には、ブリッジロジック110は、単一の回路コンポーネントとして、複数のブリッジロジック回路バックエンドポートごとに1つとして実装することができ、またはスイッチングデバイス104の他の回路コンポーネントに統合することができる。そのような設計上の選択は当業者によく知られている。さらに、特定の環境に適合するように、完全に機能的なスイッチングデバイス104の中には任意の数のポートロジック要素があってよいことを当業者なら容易に理解されよう。なおさらに、企業の特定の需要に沿うように、スイッチングデバイス104を任意の所望の数のイニシエータデバイスおよびSATA記憶デバイスに結合することができる。図4は、本明細書の諸特徴および諸態様による、強化されたスイッチングデバイス例えばSASエキスパンダにより、イニシエータデバイスと複数のSATA記憶デバイスとの間の通信を改善するための例示的方法を示す流れ図である。図4の方法は、図1の強化されたSASエキスパンダ104内で広く実施可能であり、より詳細には、強化されたSASエキスパンダ104のブリッジロジック110に関連して実施可能であり得る。ステップ400で、SAS/STPイニシエータから入出力要求を受信する。受信した要求は、指示される入出力要求に対して記憶デバイスが準備することを要求する適切なコマンドFIS例えば書き込みコマンドと、SATA記憶デバイスがデータを受信する準備ができたときにその後に続く、SAS/STPイニシエータからSATA記憶デバイスへのいくつかのデータFISとして、識別したSATA記憶デバイスに転送する。ステップ402で、エキスパンダが、その識別したSATA記憶デバイスから第1のDMAセットアップFISを受信する。そのDMAセットアップFISは、単一のDMA操作で転送することができるデータ量の最大カウント例えばオリジナルカウントを含む。このオリジナルカウントは、SATA記憶デバイスであって、そこからDMAセットアップFISを受信した、SATA記憶デバイスに対応するブリッジロジックに関連するメモリまたはレジスタに保存することができる。ステップ404で、SAS/STPイニシエータに送信しようとする、複数の修正されたDMAセットアップFISのそれぞれに使用すべきサブカウントを決定する。上記に述べたように、このサブカウントは、所定の固定バッファサイズとして決定することができ、またはブリッジロジックに関連するおよび/もしくは識別したSATA記憶デバイスに関連するバッファのサイズに基づいて決定することができる。ステップ406で、修正されたDMAセットアップFISをSAS/STPイニシエータに送信する。この修正されたDMAセットアップFISは、決定したサブカウントまたは入出力要求に関する、より少ない残りの転送カウントを含む。この修正されたDMAセットアップFISは、SATA記憶デバイス内のオーバーヘッド処理または他の待ち時間が原因でSATA記憶デバイスがデータ転送を停止させるべき長時間にわたり、SAS/STPイニシエータのDMA回路ならびにSASエキスパンダに関連する任意のDMA回路が縛り付けられないよう、SAS/STPイニシエータがより小さいDMA転送に備えることを可能にする。ステップ408で、修正されたDMAセットアップFIS内で提供されるサブカウントに等しい最大カウントまで、SASエキスパンダが、SAS/STPイニシエータからその識別したSATA記憶デバイスにデータを転送する。ステップ410は、サブカウントデータ量が転送されているかどうかまたは入出力要求の転送全体が完了しているかどうか判定する。転送されていない場合、ステップ408にループバックし、サブカウントを使い尽くすまたは入出力要求全体を転送するまで、SAS/STPイニシエータからSATA記憶デバイスにデータを転送し続けて処理は続行する。ステップ412で、受信したDMAセットアップFISのオリジナルカウントに等しいデータ量が、SAS/STPイニシエータからSATA記憶デバイスに転送されているかどうか、SASエキスパンダのブリッジロジックが判定する。転送されていない場合、ステップ406にループバックし、SAS/STPイニシエータから別のサブカウントデータ量を転送することを可能にする、次の修正されたDMAセットアップFISを伝送して処理は続行する。オリジナルカウントのデータ量が転送されている場合、ステップ414は次に、受信した入出力要求の全体を完了するためにさらに多くのデータを転送する必要があるかどうか判定する。さらに多くのデータを転送する必要がある場合、ステップ402にループバックし、SATA記憶デバイスから次のDMAセットアップFISを受信するのを待って処理は続行する。入出力要求のすべてのデータが完全に転送される場合、次いでステップ416は、SAS/STPイニシエータに返してそれによりその入出力要求を完了するための完了ステータスを、SATA記憶デバイスから受信する。したがって図4の方法は、SATA記憶デバイスから受信するそれぞれのDMAセットアップFIS内のオリジナルカウントを、SAS/STPイニシエータに送信される複数の修正されたDMAセットアップFISへと分割しまたは細分する。それぞれの修正されたDMAセットアップFISは、受信されるDMAセットアップFISの最大オリジナルカウントの部分集合であるサブカウントを含む。この方法により、SAS/STPイニシエータ具体的にはSAS/STPイニシエータのDMA回路は、単一のSATA記憶デバイスが、自らの中のオーバーヘッド処理に起因する遅延または待ち時間を引き起こす可能性がある間、その単一のSATA記憶デバイスに縛り付けられ、その単一のSATA記憶デバイス専用になる必要がない。むしろ、SAS/STPイニシエータより詳細にはイニシエータのDMA回路は、SASエキスパンダに結合される他のSATA記憶デバイスへの同様の転送を開始するよう再構成することができる。このように、複数の記憶デバイスのうちのいずれか1つの待ち時間およびオーバーヘッド処理が原因で引き起こされる遅延を減らすことにより、SAS/STPイニシエータと複数のSATA記憶デバイスとの間の通信におけるシステムの全体的性能を改善することができる。図4の方法は、複数の記憶デバイスのそれぞれについて実質的に同時に実施可能であることを当業者なら容易に理解されよう。つまり、強化されたSASエキスパンダのブリッジロジックは、SAS/STPイニシエータと複数の記憶デバイスとの間の複数のDMA転送のそれぞれについて図4の方法を実行する。図5から図7は、SATA記憶デバイスから受信するDMAセットアップFIS内のオリジナルカウントより少ないサブカウント値を決定するための、図4のステップ404についての例示的な追加詳細を提供する流れ図である。図5に示すある例示的実施形態では、ステップ500が、サブカウントを所定の固定バッファサイズとして決定する。所定の固定バッファサイズは、SASエキスパンダを導入しもしくは構成する際に管理者が設定することができ、かつ/またはSASエキスパンダの、静的に構成されるパラメータとして決定することができる。所定の固定サイズを管理者が手動で決定する場合、適切なサイズを選択する際、例えば過去の性能測定と比較した所望の性能目標、記憶デバイスのいずれかまたはすべての中の知られているバッファサイズ、等を含む任意の数のヒューリスティックおよび要素を考慮に入れることができる。図6に示す別の例示的実施形態では、ステップ600が、SATA記憶デバイスに関連するブリッジロジック内のバッファのサイズに基づいてサブカウントを決定する。強化されたSASエキスパンダのブリッジロジックは、1つのメモリバッファを含むことができ、そのメモリバッファは、複数の記憶デバイスのうちの対応する1つで使用するためにバッファの一部分を提供するよう、論理的に細分される。あるいは、このブリッジロジックは、SATA記憶デバイスのうちの対応する1つにそれぞれが関連する別個のバッファメモリを含むことができる。図7に示すさらに別の例示的実施形態では、SATA記憶デバイスのそれぞれの中にあるバッファのバッファサイズに基づいてサブカウントを決定することができる。そのような実施形態では、ステップ700は、SATA記憶デバイスのバッファサイズを求めるために、SATA記憶デバイスに問い合わせることができ、ステップ702は、対応するSATA記憶デバイスのバッファサイズに等しくサブカウント値を設定することができる。あるいは、ステップ702は、SATA記憶デバイスのバッファサイズとの関連から導き出される値例えばそのSATA記憶デバイスに関連する総バッファサイズの所定のパーセンテージ分にサブカウント値を設定することができる。図4から図7の方法の処理において行うことができる、数多くの追加のステップおよび等価のステップを当業者なら容易に理解されよう。例えば、修正されたDMA転送の途中で生じる異常状態から回復するために、当業者によく知られているエラー回復技法および再試行技法を使用することができる。本明細書では、この議論を簡単かつ簡潔にするためにそうした追加のステップおよび等価のステップは省略する。本発明を、諸図面および前述の記載において例証し説明してきたが、そうした例証および説明は、特徴の点で限定的でなく例示的とみなすべきである。本発明の1つの実施形態およびその軽微な改変形態を図示し、説明してきた。具体的には、例示的なソフトウェアまたはファームウェアの実施形態として図示し説明した特徴は、カスタマイズされたロジック回路として同等に実施することができ、その逆の場合も同様である。本発明の趣旨の範囲に含まれるすべての変更および修正に対して保護が望まれる。本発明の範囲に含まれる、上記に記載した実施形態の改変形態を当業者なら理解されよう。その結果、本発明は上記で論じた特定の例および例証に限定されず、特許請求の範囲およびその等価物によってのみ限定される。