ゲートに入力される駆動信号によって駆動されるIGBT素子21aと、ダイオード素子22aと前記ダイオード素子22aに流れる電流に比例した電流が流れるダイオードセンス素子22bとを有するダイオード部22とを備え、前記IGBT素子21aと前記ダイオード部22とが同一の半導体基板に設けられてなるダイオード内蔵IGBT素子20と、前記ダイオードセンス素子22bに接続されるセンス抵抗30と、外部から入力した前記駆動信号を通過させて前記IGBT素子21aのゲートに入力するものであって、前記ダイオード素子22aに流れる電流を検出し、前記ダイオード素子22aに電流が流れていない場合、外部から入力される前記駆動信号の通過を許可する一方、前記ダイオード素子22aに電流が流れている場合、前記駆動信号の通過を停止するフィードバック手段10、40とを備え、前記ダイオード内蔵IGBT素子20は、第1導電型の層91を含む半導体基板と、前記半導体基板の表面側に形成された第2導電型ウェル92と、前記第2導電型ウェル92の表層部に形成された第1導電型エミッタ領域93と、前記第1導電型エミッタ領域93および前記第2導電型ウェル92を貫通して前記第1導電型の層91に達すると共に前記第2導電型ウェル92の一部を囲むように形成されたトレンチと、前記トレンチの壁面に形成されたゲート絶縁膜と、前記ゲート絶縁膜の上に形成されたゲート電極とにより構成された複数のトレンチゲート構造94と、前記半導体基板の裏面側に該裏面の面方向に交互に繰り返し形成された第1導電型領域95および第2導電型領域96とを備えて構成されており、前記半導体基板において前記第1導電型領域95に対応した部位が前記ダイオード素子22aとして動作し、前記半導体基板において前記第2導電型領域96に対応した部位が前記IGBT素子21aとして動作するようになっており、前記半導体基板において前記第1導電型領域95の反対側に設けられた前記第2導電型ウェル92のうち、前記トレンチゲート構造94によって囲まれた領域が前記IGBT素子21aのエミッタに電気的に接続されていることを特徴とする半導体装置。前記第1導電型領域95に対応した前記第2導電型ウェル92のうち前記第1導電型領域95と前記第2導電型領域96との境界からもっとも離れた中央部97には前記第2導電型ウェル92のみが形成され、前記トレンチゲート構造94は前記境界と前記中央部97との間に設けられていることを特徴とする請求項1に記載の半導体装置。前記ダイオード内蔵IGBT素子20は、前記IGBT素子21aに流れる電流に比例した電流が流れるIGBTセンス素子21bを備え、前記IGBTセンス素子21bは前記センス抵抗30に接続されており、前記フィードバック手段10、40は、前記IGBT素子21aに過剰電流が流れていることを示す過電流検知閾値Vth2を有しており、前記電位差Vsと前記過電流検知閾値Vth2とを比較し、前記電位差Vsが前記過電流検知閾値Vth2よりも小さいとき、前記駆動信号の通過を許可して前記IGBT素子21aをオンする一方、前記電位差Vsが前記過電流検知閾値Vth2よりも大きいとき、前記駆動信号の通過を停止して前記IGBT素子21aをオフするようになっていることを特徴とする請求項1または2に記載の半導体装置。前記ダイオード内蔵IGBT素子20は、前記IGBT素子21aに流れる電流に比例した電流が流れるIGBTセンス素子21bを備え、前記ダイオード素子22aと同一の構造であると共に前記ダイオード素子22aに流れる電流に比例した電流が流れるダイオードセンス素子22bと、前記IGBT素子21aと同一の構造であると共に前記IGBT素子21aに流れる電流に比例した電流が流れるIGBTセンス素子21bと、が1つの電流センス素子61として構成されており、前記フィードバック手段10、40は、外部から入力した前記駆動信号を通過させて前記IGBT素子21aのゲートに入力するものであって、前記ダイオード素子22aに電流が流れていることを示す第1ダイオード電流検知閾値Vth1を有しており、前記センス抵抗30の両端の電位差Vsを入力してこの電位差Vsと前記第1ダイオード電流検知閾値Vth1とを比較し、前記電位差Vsが前記第1ダイオード電流検知閾値Vth1よりも大きいとき、前記駆動信号の通過を許可して前記IGBT素子21aをオンする一方、前記電位差Vsが前記第1ダイオード電流検知閾値Vth1よりも小さいとき、前記駆動信号の通過を停止して前記IGBT素子21aをオフするようになっており、前記IGBTセンス素子21bは前記センス抵抗30に接続されており、前記フィードバック手段10、40は、前記IGBT素子21aに過剰電流が流れていることを示す過電流検知閾値Vth2を有しており、前記電位差Vsと前記過電流検知閾値Vth2とを比較し、前記電位差Vsが前記過電流検知閾値Vth2よりも小さいとき、前記駆動信号の通過を許可して前記IGBT素子21aをオンする一方、前記電位差Vsが前記過電流検知閾値Vth2よりも大きいとき、前記駆動信号の通過を停止して前記IGBT素子21aをオフするようになっていることを特徴とする請求項1ないし3のいずれか1つに記載の半導体装置。前記ダイオード内蔵IGBT素子20が作動することにより発生する熱の温度に応じた順方向電圧Vmを出力する感温ダイオード素子50を備えており、前記フィードバック手段10、40は、前記第1ダイオード電流検知閾値Vth1と、前記第1ダイオード電流検知閾値Vth1よりも大きい第2ダイオード電流検知閾値Vth1’とを有しており、前記感温ダイオード素子50から入力した前記順方向電圧Vmが前記ダイオード内蔵IGBT素子20の高温状態を示す温度閾値を超えるとき、前記センス抵抗30の両端の電位差Vsと前記第2ダイオード電流検知閾値Vth1’とを比較するようになっていることを特徴とする請求項1ないし4のいずれか1つに記載の半導体装置。前記ダイオード内蔵IGBT素子20が作動することにより発生する熱の温度に応じた順方向電圧Vmを出力する感温ダイオード素子50を備えており、前記フィードバック手段10、40は、前記ダイオード内蔵IGBT素子20の高温状態を示す温度閾値を有し、前記感温ダイオード素子50から入力した前記順方向電圧Vmが前記温度閾値を超えないときには、前記電位差Vsに関わらず前記駆動信号の通過を許可して前記駆動信号に従って前記IGBT素子21aを駆動し、前記順方向電圧Vmが前記温度閾値を超えるときには、前記電位差Vsを用いたフィードバック制御を行うことを特徴とする請求項1ないし4のいずれか1つに記載の半導体装置。しかしながら、上記従来のダイオード内蔵IGBT素子をインバータ回路に組み入れた場合、IGBT素子のゲート信号は原則、上下アームに位相反転した信号となるため、例えば、ダイオード素子がフリーホイール動作するタイミングでもIGBT素子にゲート信号が入力される。つまり、ダイオード素子の動作とIGBT素子の動作とが同時に起こる。なお、IGBT素子の動作とは、より詳しくはIGBT素子にゲート信号が入力されることを指す。このように、ダイオード素子の動作とIGBT素子の動作とが同時に起こると、上記のように各電極が共通とされているため、IGBT素子のチャネルがオンするとダイオード素子のアノードとカソードとが同電位になろうとする。これにより、IGBT素子のゲート電位によってボディーダイオードが順方向動作しにくくなる。その結果、ダイオード素子の順方向電圧Vfが増加し、ダイオード素子の順方向損失が増加してしまうという問題があった。このような問題をデバイス構造で回避する方法として、例えばProceedingsof2004InternationalSymposiumonPowerSemiconductorDevicesICspp261264に示されるように、IGBTセルのボディーダイオードとは別にダイオード専用域、すなわちゲートが存在しない領域を設けることも考えられる。しかし、IGBT素子として動作しない領域、つまりダイオード動作のみを行う領域が増えてしまう。このため、チップサイズを維持してダイオード専用域を設けると、IGBT素子のオン電圧が増加してしまう。なお、ダイオード素子のオン電圧を固定すると、チップサイズが増加してしまう。本発明は、上記点に鑑み、ダイオード内蔵IGBT素子を備えた半導体装置において、ダイオード素子の動作とIGBT素子の動作との干渉を回避してダイオードの順方向損失増加を防止することを目的とする。上記目的を達成するため、請求項1に記載の発明では、ゲートに入力される駆動信号によって駆動されるIGBT素子21aと、ダイオード素子22aとダイオード素子22aに流れる電流に比例した電流が流れるダイオードセンス素子22bとを有するダイオード部22とを備え、IGBT素子21aとダイオード部22とが同一の半導体基板に設けられてなるダイオード内蔵IGBT素子20と、ダイオードセンス素子22bに接続されるセンス抵抗30と、外部から入力した駆動信号を通過させてIGBT素子21aのゲートに入力するものであって、ダイオード素子22aに流れる電流を検出し、ダイオード素子22aに電流が流れていない場合、外部から入力される駆動信号の通過を許可する一方、ダイオード素子22aに電流が流れている場合、駆動信号の通過を停止するフィードバック手段10、40とを備えていることを特徴とする。これにより、ダイオード素子22aに電流が流れている場合、IGBT素子21aの駆動を停止させることができる。すなわち、ダイオード素子22aに電流が流れている場合、IGBT素子21aに当該IGBT素子21aを駆動させるためのゲート信号が入力されないようにしているため、ダイオード素子22aの動作とIGBT素子21aの動作との干渉を回避することができる。したがって、ダイオード素子22aとIGBT素子21aとが同時にオンするために、IGBT素子21aと同一の半導体基板に形成されたダイオード素子22aが順方向動作しにくくなることで起こるダイオード素子22aの順方向電圧の増加を回避することができる。こうして、ダイオード素子22aの順方向電圧の損失増加を防止することができる。また、請求項1に記載の発明では、ダイオード内蔵IGBT素子20は、第1導電型の層91を含む半導体基板と、半導体基板の表面側に形成された第2導電型ウェル92と、第2導電型ウェル92の表層部に形成された第1導電型エミッタ領域93と、第1導電型エミッタ領域93および第2導電型ウェル92を貫通して第1導電型の層91に達すると共に第2導電型ウェル92の一部を囲むように形成されたトレンチと、トレンチの壁面に形成されたゲート絶縁膜と、ゲート絶縁膜の上に形成されたゲート電極とにより構成された複数のトレンチゲート構造94と、半導体基板の裏面側に該裏面の面方向に交互に繰り返し形成された第1導電型領域95および第2導電型領域96とを備えて構成されており、半導体基板において第1導電型領域95に対応した部位がダイオード素子22aとして動作し、半導体基板において第2導電型領域96に対応した部位がIGBT素子21aとして動作するようになっており、半導体基板において第1導電型領域95の反対側に設けられた第2導電型ウェル92のうち、トレンチゲート構造94によって囲まれた領域がIGBT素子21aのエミッタに電気的に接続されていることを特徴とする。このように、ダイオード素子22aのカソードとなる第1導電型領域95上の第2導電型ウェル92がエミッタに接続されるため、ダイオード面積を増加させることができる。これにより、ダイオード素子22aの順方向電圧を低減することができる。請求項2に記載の発明では、第1導電型領域95に対応した第2導電型ウェル92のうち第1導電型領域95と第2導電型領域96との境界からもっとも離れた中央部97には第2導電型ウェル92のみが形成され、トレンチゲート構造94は境界と中央部97との間に設けられていることを特徴とする。これにより、IGBT素子21aの動作への影響を小さくすることができ、さらにダイオード素子22aの有効面積を広げることができる。このため、ダイオード素子22aの特性や順方向電圧のみをより下げることができる。請求項3に記載の発明では、ダイオード内蔵IGBT素子20は、IGBT素子21aに流れる電流に比例した電流が流れるIGBTセンス素子21bを備え、IGBTセンス素子21bはセンス抵抗30に接続されており、フィードバック手段10、40は、IGBT素子21aに過剰電流が流れていることを示す過電流検知閾値Vth2を有しており、電位差Vsと過電流検知閾値Vth2とを比較し、電位差Vsが過電流検知閾値Vth2よりも小さいとき、駆動信号の通過を許可してIGBT素子21aをオンする一方、電位差Vsが過電流検知閾値Vth2よりも大きいとき、駆動信号の通過を停止してIGBT素子21aをオフするようになっていることを特徴とする。このように、IGBT素子21aに流れる電流をセンシングするIGBTセンス素子21bを設けることで、IGBT素子21aに過剰電流が流れている場合、IGBT素子21aの駆動を停止することができる。これにより、IGBT素子21aの破壊を防止することができる。補正後の請求項1α;太字は記載不備回避のための追加部分請求項4に記載の発明では、ダイオード内蔵IGBT素子20は、IGBT素子21aに流れる電流に比例した電流が流れるIGBTセンス素子21bを備え、ダイオード素子22aと同一の構造であると共にダイオード素子22aに流れる電流に比例した電流が流れるダイオードセンス素子22bと、IGBT素子21aと同一の構造であると共にIGBT素子21aに流れる電流に比例した電流が流れるIGBTセンス素子21bと、が1つの電流センス素子61として構成されており、フィードバック手段10、40は、外部から入力した駆動信号を通過させてIGBT素子21aのゲートに入力するものであって、ダイオード素子22aに電流が流れていることを示す第1ダイオード電流検知閾値Vth1を有しており、センス抵抗30の両端の電位差Vsを入力してこの電位差Vsと第1ダイオード電流検知閾値Vth1とを比較し、電位差Vsが第1ダイオード電流検知閾値Vth1よりも大きいとき、駆動信号の通過を許可してIGBT素子21aをオンする一方、電位差Vsが第1ダイオード電流検知閾値Vth1よりも小さいとき、駆動信号の通過を停止してIGBT素子21aをオフするようになっており、IGBTセンス素子21bはセンス抵抗30に接続されており、フィードバック手段10、40は、IGBT素子21aに過剰電流が流れていることを示す過電流検知閾値Vth2を有しており、電位差Vsと過電流検知閾値Vth2とを比較し、電位差Vsが過電流検知閾値Vth2よりも小さいとき、駆動信号の通過を許可してIGBT素子21aをオンする一方、電位差Vsが過電流検知閾値Vth2よりも大きいとき、駆動信号の通過を停止してIGBT素子21aをオフするようになっていることを特徴とする。請求項5に記載の発明では、ダイオード内蔵IGBT素子20が作動することにより発生する熱の温度に応じた順方向電圧Vmを出力する感温ダイオード素子50を備えており、フィードバック手段10、40は、第1ダイオード電流検知閾値Vth1と、第1ダイオード電流検知閾値Vth1よりも大きい第2ダイオード電流検知閾値Vth1’とを有しており、感温ダイオード素子50から入力した順方向電圧Vmがダイオード内蔵IGBT素子20の高温状態を示す温度閾値を超えるとき、センス抵抗30の両端の電位差Vsと第2ダイオード電流検知閾値Vth1’とを比較するようになっていることを特徴とする。これによると、ダイオード内蔵IGBT素子20が高温状態になった場合、ダイオード素子22aに流れる電流が微少であっても、ダイオード素子22aに電流が流れていることを判定することができる。これにより、ダイオード内蔵IGBT素子20が高温状態であってダイオード素子22aに小電流が流れたとき、IGBT素子21aの駆動を停止することができるため、ダイオード内蔵IGBT素子20が高温によって破壊されてしまうことを防止することができる。請求項6に記載の発明では、ダイオード内蔵IGBT素子20が作動することにより発生する熱の温度に応じた順方向電圧Vmを出力する感温ダイオード素子50を備えており、フィードバック手段10、40は、ダイオード内蔵IGBT素子20の高温状態を示す温度閾値を有し、感温ダイオード素子50から入力した順方向電圧Vmが温度閾値を超えないときには、電位差Vsに関わらず駆動信号の通過を許可して駆動信号に従ってIGBT素子21aを駆動し、順方向電圧Vmが温度閾値を超えるときには、電位差Vsを用いたフィードバック制御を行うことを特徴とする。これにより、ダイオード内蔵IGBT素子20が高温になったときにのみフィードバック制御を行うようにすることができる。これにより、ダイオード内蔵IGBT素子20が高温によって破壊されてしまうことを防止することができる。なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、図中、同一符号を付してある。また、以下の各実施形態で示されるN型、N-型、N型は本発明の第1導電型に対応し、P型、P型は本発明の第2導電型に対応している。第1実施形態以下、本発明の第1実施形態について図を参照して説明する。本実施形態で示される半導体装置は、例えば、EHV用インバータモジュールに使われるパワースイッチング素子以下、ダイオード内蔵IGBT素子というとして用いられる。図1は、本実施形態に係る半導体装置の回路図である。この図に示されるように、半導体装置は、AND回路10と、ダイオード内蔵IGBT素子20と、センス抵抗30と、フィードバック回路40とを備えて構成されている。AND回路10は、入力されるすべての信号がHiレベルのとき、Hiレベルの信号を出力するロジック回路であり、いわゆるAND回路である。このAND回路10には、ダイオード内蔵IGBT素子20を駆動するための外部からのPWMゲート信号とフィードバック回路40の出力とが入力されるようになっている。なお、PWMゲート信号は外部のPWM信号発生回路等で生成され、AND回路10の入力端子に入力されるようになっている。また、PWMゲート信号は本発明の駆動信号に相当する。ダイオード内蔵IGBT素子20は、IGBT部21とダイオード部22とにより構成されたものである。このようなダイオード内蔵IGBT素子20は、IGBT部21とダイオード部22とが同一の半導体基板に形成されたものである。IGBT部21は、負荷等に接続されるメイン用のIGBT素子21aと、メイン用のIGBT素子21aに流れる電流を検出するために用いられる電流検出用のIGBTセンス素子21bとを備えている。これらIGBT素子21aおよびIGBTセンス素子21bはそれぞれ同一の構造に形成される。IGBTセンス素子21bには、IGBT素子21aに流れる電流に比例した電流が流れるようになっている。これらIGBT素子21aおよびIGBTセンス素子21bは、例えばトレンチゲート構造により構成されるものであり、ゲートはそれぞれ共通化されている。なお、IGBT素子21aおよびIGBTセンス素子21bとして、例えば、N-型ドリフト層の表層部に、チャネル領域を設定するP型ベース領域が形成され、P型ベース領域の表層部にN型ソース領域が形成されており、N型ソース領域およびP型ベース領域を貫通してN-型ドリフト層に達するようにトレンチが形成され、さらにトレンチの内壁にSiO2で構成されたゲート絶縁膜とPolySiで構成されたゲート電極とが順に形成され、これらトレンチ、ゲート絶縁膜、ゲート電極からなるトレンチゲート構造が構成されているものを採用することができる。これらメイン用のIGBT素子21aおよび電流検出用のIGBTセンス素子21bにおけるゲート電圧の制御は、AND回路10を通過したPWMゲート信号によって行われるようになっている。すなわち、例えば、AND回路10の通過を許可されたPWMゲート信号がHiレベルの信号であればIGBT素子21aをオンして駆動することができ、PWMゲート信号がLowレベルの信号であればIGBT素子21aをオフして駆動を停止させることができる。他方、PWMゲート信号がAND回路10の通過を停止された場合、IGBT素子21aおよびIGBTセンス素子21bは駆動されない。また、IGBT素子21aのコレクタに図示しない負荷や電源等が接続され、IGBT素子21aのコレクタ-エミッタ間にメイン電流が流れる。電流検出セル側のIGBTセンス素子21bのコレクタは、メインセル側のIGBT素子21aのコレクタと共通化されており、電流検出セル側のIGBTセンス素子21bのエミッタはセンス抵抗30の一端に接続されている。センス抵抗30の他端はIGBT素子21aのエミッタに接続されている。これにより、電流検出セル側のIGBTセンス素子21bのエミッタから流れる電流検出用のセンス電流、すなわちメイン用のIGBT素子21aに流れる電流に比例する電流がセンス抵抗30を流れ、センス抵抗30の両端の電位差Vsがフィードバック回路40にフィードバックされるようになっている。ダイオード部22はIGBT素子21aに流れる負荷電流を転流させるためのものであり、IGBT素子21aに接続されるメイン用のダイオード素子22aと、メイン用のダイオード素子22aに流れる電流を検出するために用いられる電流検出用のダイオードセンス素子22bとを備えている。これらメイン用のダイオード素子22aと電流検出用のダイオードセンス素子22bとの各カソードは共通化されている。ダイオード部22のうちダイオード素子22aのアノードはIGBT素子21aのエミッタに接続され、ダイオードセンス素子22bのアノードはセンス抵抗30の一端に接続されている。また、ダイオード素子22aおよびダイオードセンス素子22bのカソードはIGBT素子21aのコレクタに接続されている。なお、ダイオード素子22aおよびダイオードセンス素子22bとして、例えば、半導体基板の表層部にIGBT部21と同様のトレンチゲート構造が多数形成されていると共に、N型シリコン基板の裏面上にN型領域が設けられた構造を採用することができる。このような構成において、IGBT部21を構成するP型ベース領域とN-型ドリフト層とをPNダイオードとして機能させることができる。フィードバック回路40は、ダイオード素子22aに電流が流れているか否か、IGBT素子21aに過剰電流が流れているか否かを判定し、判定結果に従ってAND回路10に入力されるPWMゲート信号の通過を許可または停止させるものである。このため、フィードバック回路40は、ダイオード素子22aに電流が流れていることを判定するために用いるダイオード電流検知閾値Vth1と、IGBT素子21aに過剰電流が流れていることを判定するために用いる過電流検知閾値Vth2とを有している。なお、本実施形態では、これらダイオード電流検知閾値Vth1や過電流検知閾値Vth2は電圧値になっている。IGBT素子21aが正常に駆動される場合、すなわちダイオード素子22aに電流が流れない場合、IGBTセンス素子21bからセンス抵抗30に電流が流れる。このため、IGBT素子21aのエミッタの電位を基準とするとセンス抵抗30の両端の電位差Vsは正の値となる。逆に、ダイオード素子22aに電流が流れる場合、センス抵抗30からダイオードセンス素子22bに電流が流れる。このため、IGBT素子21aのエミッタを基準とするとセンス抵抗30の両端の電位差Vsは負となる。したがって、ダイオード素子22aに電流が流れていることを検出するため、ダイオード電流検知閾値Vth1を負の値とする。他方、IGBT素子21aが正常に駆動される場合、上記のように、センス抵抗30の両端の電位差Vsは正の値となる。しかし、IGBT素子21aに過剰電流が流れる場合、IGBTセンス素子21bからセンス抵抗30に流れるセンス電流の値は大きくなるため、過電流検知閾値Vth2を正の値とする。このようなフィードバック回路40は、IGBT素子21aを駆動する場合、AND回路10に入力されるPWMゲート信号の通過を許可する出力をする一方、センス抵抗30の両端の電位差Vsを入力し、当該電位差Vsがダイオード電流検知閾値Vth1よりも小さい場合もしくは過電流検知閾値Vth2よりも大きい場合、AND回路10に入力されるPWMゲート信号の通過を停止させる出力をする。また、フィードバック回路40は、例えばオペアンプ等の回路が組み合わされて構成されるものである。以上が、本実施形態に係る半導体装置の全体構成である。なお、上記のAND回路10およびフィードバック回路40は、本発明のフィードバック手段に相当する。次に、上記半導体装置の作動について、図2を参照して説明する。図2は、センス抵抗30の両端の電位差Vs、ダイオード電流検知閾値Vth1、過電流検知閾値Vth2、およびフィードバック回路40の出力の関係を示した図である。まず、半導体装置の通常の作動について説明する。PWM信号発生回路等の外部回路にて半導体装置のIGBT素子21aを駆動するための駆動信号としてPWMゲート信号が生成され、AND回路10に入力される。他方、ダイオード素子22aはオフになっており、ダイオードセンス素子22bにも電流は流れない。このため、センス抵抗30のうちIGBTセンス素子21bに接続される一端側の電位がIGBT素子21aのエミッタに接続される他端側よりも高くなり、IGBT素子21aのエミッタを基準とするセンス抵抗30の両端の電位差Vsは正の値となる。したがって、図2に示されるように、電位差Vsは負のダイオード電流検知閾値Vth1よりも大きいため、フィードバック回路40にてダイオード素子22aに電流が流れていないと判定される。これにより、フィードバック回路40の出力は、図2に示されるようなHiレベルとされ、AND回路10に入力される。そして、AND回路10にHiレベルのPWMゲート信号およびフィードバック回路40の出力が入力されると、PWMゲート信号はAND回路10の通過が許可されてIGBT部21に入力され、IGBT部21がオンする。こうして、IGBT素子21aが駆動され、IGBT素子21aのコレクタもしくはエミッタに接続された図示しない負荷に電流が流れる。ダイオード素子22aに電流が流れる場合、センス抵抗30のうちIGBT素子21aのエミッタに接続された他端がIGBTセンス素子21bのエミッタに接続された一端よりも電位が高くなるため、IGBT素子21aのエミッタを基準とするセンス抵抗30の両端の電位差Vsは負となる。このため、電位差Vsがダイオード電流検知閾値Vth1よりも小さくなった場合、フィードバック回路40にてダイオード素子22aに電流が流れていると判定される。これにより、フィードバック回路40の出力はAND回路10に入力されるPWMゲート信号の通過を停止する出力とされ、AND回路10に入力される。したがって、AND回路10からIGBT部21を駆動する信号が入力されないため、IGBT素子21aの駆動が停止される。つまり、ダイオード素子22aの順方向動作時にIGBT素子21aは動作しない。これによると、IGBT素子21aとダイオード素子22aとが同一の半導体基板に形成されることにより、ダイオード素子22aが順方向動作する際にIGBT素子21aのチャネルがオンすることで、ダイオード素子22aのアノードとカソードとが同電位になろうとすることはなく、IGBT素子21aのゲート電位によってダイオード素子22aが順方向動作しにくくなることはない。すなわち、ダイオード素子22aの動作とIGBT素子21aの動作、より詳しくはダイオード素子22aとIGBT素子21aのゲート信号との干渉を回避することができる。これにより、ダイオード素子22aの順方向電圧の増加を回避することができるので、ダイオード素子22aの順方向電圧の損失増加を防止することができる。他方、IGBT素子21aに過剰電流が流れる場合、IGBTセンス素子21bからセンス抵抗30に流れるセンス電流も過剰電流に比例して大きくなる。当該電位差VsはIGBT素子21aが正常に動作する際にIGBT素子21aに電流が流れる場合の電位差Vsよりも高くなる。したがって、電位差Vsが過電流検知閾値Vth2よりも大きくなった場合、フィードバック回路40にてIGBT素子21aに過剰電流が流れていると判定される。これにより、上記と同様に、フィードバック回路40の出力によってAND回路10に入力されるPWMゲート信号の通過が停止され、IGBT素子21aの駆動が停止される。こうして、IGBT素子21aに流れる過剰電流によってIGBT素子21aが破壊されてしまうことを防止することができる。上記のように、本実施形態では、ダイオード電流検知閾値Vth1および過電流検知閾値Vth2を設けている。これにより、IGBT素子21aのエミッタを基準としたときのセンス抵抗30の両端の電位差Vsがダイオード電流検知閾値Vth1以上、かつ、過電流検知閾値Vth2以下の場合、フィードバック回路40の出力はAND回路10に入力されるPWMゲート信号の通過を許可する出力となる。以上説明したように、本実施形態では、ダイオード素子22aに流れる電流を、ダイオードセンス素子22bおよびセンス抵抗30にてセンシングすることが特徴となっている。すなわち、IGBTセンス素子21bに接続されたセンス抵抗30の両端の電位差Vsをモニタすることにより、ダイオード素子22aに電流が流れているかを判定し、当該判定結果に従って、フィードバック回路40の出力によって、AND回路10に入力されるPWMゲート信号の通過を許可または停止することを特徴としている。これによると、ダイオード素子22aに電流が流れる場合、IGBT素子21aの駆動が停止される、すなわちAND回路10に入力されるPWMゲート信号の通過が停止され、IGBT素子21aの動作が停止される。このため、IGBT素子21aの動作とダイオード素子22aの動作とが干渉しないようにすることができる。これにより、ダイオード素子22aが動作する際にIGBT素子21aが動作することで生じるダイオード素子22aの順方向電圧Vfの増加を防止でき、ひいてはダイオード素子22aの順方向電圧Vfの増加に伴う順方向損失の増加を防止することができる。また、フィードバック回路40は、センス抵抗30に流れる電流をセンシングすることで、IGBT素子21aに過剰電流が流れているかを判定している。そして、フィードバック回路40にてIGBT素子21aに過剰電流が流れていると判定されると、IGBT素子21aの駆動を停止することができる。これにより、IGBT素子21aの破壊を防止することができる。さらに、AND回路10、センス抵抗30、フィードバック回路40を採用した半導体装置を構成することで、ダイオード内蔵IGBT素子20の素子構造を変更する必要もなく、チップサイズを増加させる必要もない。第2実施形態本実施形態では、第1実施形態と異なる部分についてのみ説明する。本実施形態では、半導体装置の温度検出を行い、当該温度検出に従ってダイオード電流検知閾値Vth1を変更することが特徴となっている。図3は、本実施形態に係る半導体装置の回路図である。この図に示されるように、本実施形態に係る半導体装置は、図1に示される構成に感温ダイオード素子50が備えられた構成となっている。感温ダイオード素子50は、半導体装置の温度、より詳しくはダイオード内蔵IGBT素子20の温度を測定するために用いられるものである。この感温ダイオード素子50は、温度に応じた電圧を出力するもの、すなわち順方向電圧の値が変化するものであり、ダイオード内蔵IGBT素子20が作動することにより発生する熱に応じた順方向電圧を出力するものである。このような感温ダイオード素子50は、例えば、半導体基板上に形成された絶縁膜上に多結晶SiがN型層、P型層としてそれぞれ形成されることで構成される。図3に示されるように、本実施形態では4つの感温ダイオード素子50が直列に接続され、グランドに対する感温ダイオード素子50のトータルの順方向電圧Vmがフィードバック回路40に入力される回路形態になっている。感温ダイオード素子50にはフィードバック回路40から一定電流が流されるようになっている。そして、上述のように、温度に応じて変化した感温ダイオード素子50の順方向電圧Vmがフィードバック回路40に入力される。また、本実施形態では、フィードバック回路40は2つのダイオード電流検知閾値Vth1、Vth1’を有している。以下では、Vth1を第1ダイオード電流検知閾値とし、Vth1’を第2ダイオード電流検知閾値とする。第2ダイオード電流検知閾値Vth1’は、第1ダイオード電流検知閾値Vth1よりも大きい値になっている。さらに、フィードバック回路40は、感温ダイオード素子50から入力される順方向電圧Vmがダイオード内蔵IGBT素子20の高温状態を示す温度閾値を超えると判定した場合、第1ダイオード電流検知閾値Vth1ではなく第2ダイオード電流検知閾値Vth1’とセンス抵抗30の両端の電位差Vsとを比較する。すなわち、フィードバック回路40は、ダイオード内蔵IGBT素子20が高温状態になっている場合、ダイオード素子22aに流れる電流が微少であっても、ダイオード素子22aに電流が流れていることを判定しやすくする。これにより、フィードバック回路40は、ダイオード素子22aに微少電流が流れた場合でもIGBT素子21aの駆動を停止し、ダイオード内蔵IGBT素子20の発熱を抑制する。次に、ダイオード内蔵IGBT素子20が高温状態の場合における半導体装置の作動について、図4を参照して説明する。図4は、センス抵抗30の両端の電位差Vs、第1ダイオード電流検知閾値Vth1、第2ダイオード電流検知閾値Vth1’、過電流検知閾値Vth2、およびフィードバック回路40の出力の関係を示した図である。第1実施形態と同様に、AND回路10にPWMゲート信号とフィードバック回路40の出力とが入力されることで、AND回路10に入力されるPWMゲート信号の通過が許可され、IGBT素子21aが駆動される。この場合、感温ダイオード素子50にてダイオード内蔵IGBT素子20の温度に応じた順方向電圧Vmが検出され、当該順方向電圧Vmがフィードバック回路40に入力される。また、フィードバック回路40では、感温ダイオード素子50から入力される順方向電圧Vmが温度閾値を超えると判定された場合、図4に示されるように第1ダイオード電流検知閾値Vth1が第2ダイオード電流検知閾値Vth1’に変更される。これにより、電位差Vsが第1ダイオード電流検知閾値Vth1と比較される場合よりも、センス抵抗30に流れるセンス電流が小さくても、ダイオード素子22aに電流が流れていることを判定できるようになる。そして、センス抵抗30の両端の電位差Vsが第2ダイオード電流検知閾値Vth1’よりも小さくなった場合、フィードバック回路40にてダイオード素子22aに電流が流れていると判定され、第1実施形態と同様に、IGBT素子21aの駆動が停止される。以上のように、ダイオード内蔵IGBT素子20が高温になった場合、ダイオード素子22aに流れる電流の有無の判定基準を変更することで、ダイオード素子22aに電流が流れているか否かを判定しやすくすることができる。これにより、ダイオード素子22aに流れる電流が小電流域の値であっても、IGBT素子21aのゲート信号とダイオード素子22aとの電位干渉を防止することができ、さらにIGBT素子21aの駆動を停止することでダイオード内蔵IGBT素子20の発熱を抑制することができる。第3実施形態本実施形態では、第2実施形態と異なる部分についてのみ説明する。第2実施形態では、各構成要素を別々の部品として構成していたが、本実施形態では、第2実施形態で示された各構成要素を1つのチップに作り込んだことを特徴としている。図5aは、本実施形態に係る半導体チップ60の全体模式図である。また、図5bは半導体チップ60に備えられる回路の回路図であり、図3に示される回路図と同じものである。図5aに示されるように、半導体チップ60は、ダイオード内蔵IGBT素子20と、感温ダイオード素子50と、処理回路部70と、電流センス素子61と、ゲートパッド62と、ガードリング63とを備えている。図5aに示される処理回路部70は、図5bに示されるフィードバック回路40、AND回路10、センス抵抗30によって構成されるものである。フィードバック回路40は、例えば薄膜トランジスタ回路によって構成される。また、電流センス素子61は、IGBT素子21aおよびダイオード素子22aに流れる電流をセンシングするものであり、ダイオードセンス素子22bおよびIGBTセンス素子21bが備えられたものである。本実施形態では、ダイオード内蔵IGBT素子20にダイオードセンス素子22bは備えられておらず、電流センス素子61にてダイオード素子21aに流れる電流が検出される。なお、本実施形態では、電流センス素子61はIGBT素子21aおよびダイオード素子22a両方をセンシングする兼用のものとして構成されている。兼用とは、ダイオード素子22aに流れる電流およびIGBT素子21aに流れる電流の両方を検出できることを意味している。感温ダイオード素子50は、例えば半導体チップ60の中心部に配置されている。半導体チップ60が作動することによって発生する熱が半導体チップ60の中心部に集中することでもっとも高くなることが知られていることから、感温ダイオード素子50は半導体チップ60の中心部に配置される。ゲートパッド62は、AND回路10の入力端子に接続されるものであり、外部からPWMゲート信号が入力される電極である。そして、ダイオード内蔵IGBT素子20、感温ダイオード素子50、処理回路部70、電流センス素子61、ゲートパッド62を囲むガードリング63が半導体チップ60の外縁部に設けられている。このガードリング63は半導体チップ60の耐圧を確保する役割を果たすものである。以上のように、半導体装置を半導体チップ60に内蔵することで、IGBT部21を駆動するためのPWM制御回路として汎用回路を用いることができるようにすることができる。第4実施形態本実施形態では、上記各実施形態と異なる部分についてのみ説明する。図6aは、本実施形態に係る半導体チップ60の全体模式図である。また、図6bは図6aに示される半導体チップ60の裏面構造を示した図である。なお、図6aに示される半導体チップ60には、第3実施形態と同様に、図5bの回路図に示される半導体装置が備えられている。図6aに示されるように、本実施形態では、第3実施形態と異なり、半導体チップ60にダイオードセンス素子22bとIGBTセンス素子21bとがそれぞれ別個に設けられている。また、図6bに示されるように、半導体チップ60はN型基板80に形成されたものであり、半導体チップ60の裏面にはIGBT部21を構成するP型領域81とダイオード部22を構成するN型領域82とが交互に繰り返し配置された構成になっている。通常、IGBTセンス素子21bについてはチップ裏面がP型領域81のみであるため、IGBTセンス素子21bの電流は流れるが、ダイオードセンス素子22bの電流は流れにくい。しかしながら、本実施形態では、チップ裏面にP型領域81と共にN型領域82を配置両面アライメントするので、ダイオードセンス素子22bの出力を大きくすることができ、ひいては電流検出感度を大きくすることができる。第5実施形態本実施形態では、第1実施形態と異なる部分についてのみ説明する。図7は、本実施形態に係る半導体装置の回路図である。この図に示されるように、図1に示される回路に対し、第1フィードバック回路41と第2フィードバック回路42とが設けられた回路構成になっている。第1フィードバック回路41は、AND回路10の出力端子と第2フィードバック回路42との間に接続されている。この第1フィードバック回路41は、AND回路10から出力されるゲート信号ゲート電位VgがIGBT素子21aをオンするものであるか、またはオフするものであるかを判定し、その結果を第2フィードバック回路42に出力するものである。具体的には、第1フィードバック回路41はゲート信号ゲート電位Vgに対する判定閾値H0を有し、AND回路10から出力されたゲート信号が判定閾値H0を超えるときにIGBT素子21aがオンしていることを示す第1ダイオード電流検知閾値H1を第2フィードバック回路42に出力し、ゲート信号が判定閾値H0を超えないときに第1ダイオード電流検知閾値H1よりも大きい値であってIGBT素子21aがオフしていることを示す第2ダイオード電流検知閾値H2を第2フィードバック回路42に出力する。各閾値H1、H2は負の値である。第2フィードバック回路42は、第1フィードバック回路41から入力される各閾値H1、H2と電位差Vsとを比較し、その結果に従ってAND回路10に入力されるPWMゲート信号の通過を許可または停止させるものである。また、第2フィードバック回路42は、第1実施形態で示された過電流検知閾値Vth2を有している。このように、第2フィードバック回路42は、ゲート信号に応じて異なる閾値H1、H2と電位差Vsとを比較するのは、IGBT素子21aがオンしている場合とオフしている場合とでダイオード素子22aFWDに流れる電流の大きさが異なるためである。図8は、ダイオード素子22aに流れる電流とセンス抵抗30の両端に生じる電位差Vsとの関係を示したものである。この図に示されるように、ダイオード素子22aに流れる電流Iと電位差Vsとが両者ともに正の場合では両者は比例の関係になるが、ダイオード素子22aに流れる電流が負になる、すなわちダイオード素子22aが動作すると、IGBT素子21aがオンしている場合Vg=ONとオフしている場合Vg=OFFとで電流に対する電位差Vsが異なる値となる。つまり、図8においてFWD動作域に点線で示された理想的な電流波形に対して、ゲート電位Vgに応じて電流波形が分かれてしまう。なお、図8において、グラフの横軸となる電流Iは、ダイオード素子22aに流れる電流と表現したが、半導体基板の裏側から表側に流れる電流に相当する。したがって、該電流Iは、IGBT素子21aのコレクタ電流にも相当する電流である。具体的には、ダイオード素子22aに電流が流れている際にIGBT素子21aがオンすると、IGBTセンス素子21bからもセンス抵抗30に電流が流れ込むため、センス抵抗30の両端の電位差Vsは大きくなる。逆に、ダイオード素子22aに電流が流れている際にIGBT素子21aがオフすると、センス抵抗30にはダイオード素子22aに流れる電流に応じた電流が流れるため、IGBT素子21aがオンする場合よりも電位差Vsは小さくなる。したがって、ダイオード素子22aに電流が流れている際にIGBT素子21aがオンする場合とオフする場合とで異なる閾値H1、H2を設けることにより、より安定してIGBT素子21aを制御できる。すなわち、第2フィードバック回路42は、第1フィードバック回路41から入力される閾値H1、H2に従って、IGBT素子21aがオンしている場合には第1ダイオード電流検知閾値H1と電位差Vsとを比較し、IGBT素子21aがオフしている場合には第1ダイオード電流検知閾値H1より小さい第2ダイオード電流検知閾値H2と電位差Vsとを比較することとなる。なお、図8において、IGBT動作域では、電位差VsがVth3のときにダイオード素子22aに電流Imaxが流れるようになっている。具体的に、図9を参照して説明する。図9aはAND回路10から出力されるゲート電位Vgに対する第1フィードバック回路41の出力、図9bは電位差Vsに対する第2フィードバック回路42の出力を示したものである。なお、図9aでは縦軸に負の値を取り、図9bでは縦軸に正の値を取っている。図9aに示されるように、第1フィードバック回路41は、AND回路10から出力されたゲート電位Vgと判定閾値H0とを比較し、ゲート電位VgがIGBT素子21aを駆動する値であるか否かを判定する。そして、ゲート電位Vgが判定閾値H0を超えると第1フィードバック回路41は第1ダイオード電流検知閾値H1を出力し、ゲート電位Vgが判定閾値H0を下回ると第1フィードバック回路41は第2ダイオード電流検知閾値H2を出力する。この後、図9bに示されるように、第2フィードバック回路42は、第1フィードバック回路41から入力した第1ダイオード電流検知閾値H1または第2ダイオード電流検知閾値H2のいずれか一方と電位差Vsとを比較する。そして、電位差Vsがマイナス側からプラス側に増加する場合では、第2フィードバック回路42は電位差Vsが第2ダイオード電流検知閾値H2を超えると外部からAND回路10に入力されるPWMゲート信号がAND回路10を通過することを許可する。一方、電位差Vsがプラス側からマイナス側に減少する場合では、第2フィードバック回路42は電位差Vsが第1ダイオード電流検知閾値H1を下回ると外部からAND回路10に入力されるPWMゲート信号がAND回路10を通過することを許可しない。このように、第2フィードバック回路42は、IGBT素子21aのゲート電位Vgに応じて、ヒステリシス特性をもって、AND回路10におけるPWMゲート信号の通過を制御している。また、第1実施形態と同様に、第2フィードバック回路42は、センス抵抗30の両端の電位差Vsが過電流検知閾値Vth2よりも大きい場合、AND回路10に入力されるPWMゲート信号の通過を停止することで、過剰電流によるIGBT素子21aの破壊を防止する。以上、説明したように、本実施形態では、IGBT素子21aのオン/オフの情報をAND回路10にフィードバックしてIGBT素子21aの駆動を制御することが特徴となっている。すなわち、ゲート電位Vgに応じてIGBT素子21aの駆動にヒステリシスを持たせることにより、IGBT素子21aがオフの場合にはダイオード素子22aに電流が流れやすいので、小さい第2ダイオード電流検知閾値H2と電位差Vsとを比較することにより、ダイオード素子22aに電流が流れるタイミングでIGBT素子21aをオフできる。また、IGBT素子21aがオンの場合にはダイオード素子22aに電流が流れにくいので、大きい第1ダイオード電流検知閾値H1と電位差Vsとを比較することにより、ダイオード素子22aに電流が流れないときにはIGBT素子21aをオンできる。したがって、ダイオード素子22aの動作とIGBT素子21aの動作との干渉を回避してダイオード部22の順方向損失増加を防止できることに加え、IGBT素子21aのチャタリングのない、つまり振動のない安定したIGBT素子21aの制御を行うことができる。なお、第1フィードバック回路41は本発明の第1フィードバック手段に相当し、AND回路10および第2フィードバック回路42は本発明の第2フィードバック手段に相当する。第6実施形態本実施形態では、第5実施形態と異なる部分についてのみ説明する。第5実施形態では、IGBT素子21aのオン/オフを判定すべく、AND回路10の出力ゲート電位Vgを第1フィードバック回路41に入力していたが、本実施形態ではもともとヒステリシス特性を持つ回路を用いることで、ゲート電位Vgを検知することなく第5実施形態で示された半導体装置と同じ作動を行うことが特徴となっている。図10は、本実施形態に係る半導体装置の回路図である。この図に示されるように、センス抵抗30の電位差VsがIGBTフィードバック回路43とダイオードシュミット回路44とに入力されるようになっている。また、外部からのPWMゲート信号とIGBTフィードバック回路43の出力とがAND回路11に入力され、外部からのPWMゲート信号とダイオードシュミット回路44の出力とがAND回路12に入力される。さらに、各AND回路11、12の出力がOR回路13に入力され、該OR回路13の出力がゲート電位VgとしてIGBT素子21aに入力されるようになっている。IGBTフィードバック回路43は、IGBT素子21aに流れる過電流を検出するものであり、過電流検知閾値Vth2を有している。そして、IGBTフィードバック回路43はセンス抵抗30の両端の電位差Vsを入力して該過電流検知閾値Vth2と比較し、図11aに示されるように、電位差Vsが過電流検知閾値Vth2を超える場合にはIGBT素子21aをオフする信号を出力する。また、ダイオードシュミット回路44は、ダイオード素子22aに流れる電流を検知するものであり、第5実施形態で示された各閾値H1、H2を有している。そして、ダイオードシュミット回路44はセンス抵抗30の両端の電位差Vsを入力して各閾値H1、H2と比較し、図11bに示されるように、電位差Vsがマイナス側からプラス側に増加する場合に第2ダイオード電流検知閾値H2を超えるとIGBT素子21aをオンする信号を出力し、電位差Vsがプラス側からマイナス側に減少する場合に第1ダイオード電流検知閾値H1を下回るとIGBT素子21aをオフする信号を出力する。そして、AND回路11はPWMゲート信号とIGBTフィードバック回路43の出力とが共にHiの場合にHiの信号を出力する。一方、AND回路12はPWMゲート信号とダイオードシュミット回路44の出力とが共にHiの場合にHiの信号を出力する。OR回路13は各AND回路11、12のいずれかからHiの信号を入力すると、IGBT素子21aをオンする信号を出力してIGBT素子21aをオンする。一方、各AND回路11、12からHiの信号が入力されなければ、OR回路13からIGBT素子21aをオンする信号は出力されず、IGBT素子21aはオフされる。以上のように、IGBT素子21aの過電流を検知してフィードバック制御するためのIGBTフィードバック回路43とダイオード電流を検知してフィードバック制御するためのダイオードシュミット回路44とを独立に設け、各回路43、44の出力をPWMゲート信号とAND合成した後、OR回路13で合成することにより、第5実施形態と同様にIGBT素子21aの駆動にヒステリシス特性をもたせた制御を行うことができる。なお、IGBTフィードバック回路43、AND回路11、およびOR回路13はIGBTフィードバック手段に相当し、ダイオードシュミット回路44、AND回路12、およびOR回路13は本発明のダイオードシュミット手段に相当する。第7実施形態本実施形態では、第5、第6実施形態と異なる部分についてのみ説明する。本実施形態では、IGBTセンス素子21b専用のセンス抵抗を設け、ダイオードセンス素子22b専用のセンス抵抗を設けたことが特徴となっている。図12は、本実施形態に係る半導体装置の回路図である。この図に示されるように、IGBTセンス素子21bに第1センス抵抗31が接続され、該第1センス抵抗31の両端の第1電位差Vs1がIGBTセンスシュミット回路45に入力されるようになっている。また、ダイオードセンス素子22bに第2センス抵抗32が接続され、該第2センス抵抗32の両端の第2電位差Vs2がダイオードセンスシュミット回路46に入力されるようになっている。IGBTセンスシュミット回路45は、IGBT素子21aに流れる過電流を検出するものであり、第1電位差Vs1に対して第1過電流検知閾値Vth2とこの第1過電流検知閾値Vth2よりも小さい第2過電流検知閾値Vth2’とを有している。そして、IGBTセンスシュミット回路45は第1センス抵抗31の両端の第1電位差Vs1を入力して各閾値Vth2、Vth2’と比較し、図13aに示されるように、電位差Vs1がマイナス側からプラス側に増加する場合に第1過電流検知閾値Vth2を超えるとIGBT素子21aをオフする信号を出力し、第1電位差Vs1がプラス側からマイナス側に減少する場合に第2過電流検知閾値Vth2’を下回るとIGBT素子21aをオンする信号を出力する。ダイオードセンスシュミット回路46は第6実施形態で示されたダイオードシュミット回路44と同じものである。したがって、図13bに示されるように、第2電位差Vs2がマイナス側からプラス側に増加する場合に第2ダイオード電流検知閾値H2を超えるとIGBT素子21aをオンする信号を出力し、第2電位差Vs2がプラス側からマイナス側に減少する場合に第1ダイオード電流検知閾値H1を下回るとIGBT素子21aをオフする信号を出力する。そして、第6実施形態と同様に各AND回路11、12およびOR回路13が作動することにより、IGBT素子21aが駆動される。以上のように、IGBTセンス素子21b、ダイオードセンス素子22bごとにセンス抵抗31、32を設けることで、IGBTセンス素子21b、ダイオードセンス素子22bの出力特性に合わせて各閾値H1、H2、Vth2、Vth2’をそれぞれ最適な値となるように設定することができ、設計の自由度を上げることができる。なお、IGBTセンスシュミット回路45、AND回路11、およびOR回路13はIGBTセンスシュミット手段に相当し、ダイオードセンスシュミット回路46、AND回路12、およびOR回路13は本発明のダイオードセンスシュミット手段に相当する。第8実施形態本実施形態では、第5~第7実施形態と異なる部分についてのみ説明する。本実施形態では、図12に示される半導体装置に図3で示された感温ダイオード50を備えたものを半導体チップ60にまとめたものについて説明する。図14は、本実施形態に係る半導体チップ60の平面図である。図14に示されるように、半導体チップ60は、ダイオード内蔵IGBT素子21aと、感温ダイオード素子50と、処理回路部71と、電流センス素子61と、ゲートパッド62と、ガードリング63、エミッタパッド64と、電源パッド65とを備えている。処理回路部71は、図10に示されるIGBTフィードバック回路43、ダイオードシュミット回路44、センス抵抗30、各AND回路11、12、およびOR回路13をひとまとめにした回路部である。エミッタパッド64は負荷に接続される電極である。また、電源パッド65は電源からIGBTフィードバック回路43およびダイオードシュミット回路44に電圧を印加するための電極である。なお、半導体チップ60のうち図14に示される面を表面とすると、コレクタパッドは半導体チップ60の裏面に配置されている。以上のように、半導体装置を半導体チップ60にチップ化することができる。これにより、汎用性を向上させることができる。第9実施形態本実施形態では、第5実施形態と異なる部分についてのみ説明する。本実施形態では、図7に示される半導体装置において、IGBT素子21aのゲート駆動、停止の判定閾値を、ゲート干渉を考慮して設定することにより、IGBT素子21aの発振などの誤動作を防止することが特徴となっている。図15aは、IGBT素子21aのコレクタに流れるコレクタ電流Icとセンス抵抗30の両端に生じる電位差Vsとの関係を示したものであり、図8に対応した図である。この図に示されるように、コレクタ電流Icが正の場合、IGBT素子21aがオンしていればVg=ON、コレクタ電流Icと電位差Vsとは正の相関関係になる。また、コレクタ電流Icが負の場合では、IGBT素子21aがオンの場合Vg=ONとオフの場合Vg=OFFとでコレクタ電流Icに対する電位差Vsが異なる特性となる。なお、図15aのIGBT動作域では、電位差VsがVth3のときにダイオード素子22aに電流Ic1が流れ、電位差VsがVth3よりも小さいVth4のときにダイオード素子22aに電流Ic1よりも小さいIc2が流れるようになっている。一方、図15bは、コレクタ電流Icと電位差Vsとの理想的な関係を示したものである。この図に示されるように、FWD動作域においては、IGBT素子21aのオンのときの特性とオフのときの特性がほぼ同じになる。ゲート干渉の影響を受ける素子構造では、図15bに示されるような理想の特性は得られず、図15aに示された特性となる。本実施形態では、第1フィードバック回路41は、図15aに示されたFWD動作域の特性に基づき、IGBT素子21aに流れるコレクタ電流が第1コレクタ電流値If1であるときの電位差Vsに相当する第1ダイオード電流検知閾値H1を有している。さらに、第1フィードバック回路41は、コレクタ電流が第1コレクタ電流値If1よりも大きい第2コレクタ電流値If2であるときの電位差Vsに相当すると共に第1ダイオード電流検知閾値H1よりも大きい第2ダイオード電流検知閾値H2を有している。第1ダイオード電流検知閾値H1および第2ダイオード電流検知閾値H2は以下のように設定される。まず、図15aに示される関係が測定により取得される。続いて、図15aに示された関係において、第1コレクタ電流値If1が決められ、この第1コレクタ電流値If1よりも大きい第2コレクタ電流値If2が決められる。そして、第1コレクタ電流値If1のときの電位差Vsが第1ダイオード電流検知閾値H1に設定され、第2コレクタ電流値If2のときの電位差Vsが第2ダイオード電流検知閾値H2に設定される。このようにして設定された第1ダイオード電流検知閾値H1および第2ダイオード電流検知閾値H2が第1フィードバック回路41に備えられている。ここで、第1コレクタ電流値If1および第2コレクタ電流値If2の各値は共に負の生の値であるので、大小関係はIf1<If2となっている。これを絶対値として表現すると、|If1|>|If2|となる。また、第1ダイオード電流検知閾値H1および第2ダイオード電流検知閾値H2も共に負の生の値であるので、大小関係はH1<H2となっている。これを絶対値として表現すると、|H1|>|H2|となる。そして、第1フィードバック回路41は、ゲート電位Vgと判定閾値H0とを比較し、ゲート電位Vgが判定閾値H0を超えるときに第1コレクタ電流値If1に対応した第1ダイオード電流検知閾値H1を出力する。一方、第1フィードバック回路41は、ゲート電位Vgが判定閾値H0を超えないと判定したときに第2コレクタ電流値If2に対応した第2ダイオード電流検知閾値H2を出力する。上述のように、各閾値H1、H2は第1コレクタ電流値If1および第2コレクタ電流値If2からそれぞれ導かれたものである。したがって、第2フィードバック回路42は、H1<H2|H1|>|H2|、かつ、If1<If2|If1|>|If2|の条件に基づいてIGBT素子21aに対するフィードバック制御を行うこととなる。この場合、図9bに示されるように、第2フィードバック回路42は、第1フィードバック回路41から入力した第1ダイオード電流検知閾値H1または第2ダイオード電流検知閾値H2のいずれか一方と電位差Vsとを比較する。図9bに示されるように、電位差Vsの値が負側に変化する場合、第2フィードバック回路42は第1ダイオード電流検知閾値H1とセンス抵抗30の両端に生じた電位差Vsとを比較してIGBT素子21aの駆動を許可するか否かを判定する。そして、該電位差Vsが第1ダイオード電流検知閾値H1よりも大きいときには、第2フィードバック回路42はIGBT素子21aの駆動を許可する。また、該電位差Vsが第1ダイオード電流検知閾値H1よりも小さいときには、第2フィードバック回路42はIGBT素子21aの駆動を停止する。一方、電位差Vsの値が正側に変化する場合、第2フィードバック回路42は第2ダイオード電流検知閾値H2とセンス抵抗30の両端に生じた電位差Vsとを比較してIGBT素子21aの駆動を許可するか否かを判定する。そして、該電位差Vsが第2ダイオード電流検知閾値H2よりも大きいときには、第2フィードバック回路42はIGBT素子21aの駆動を許可する。また、該電位差Vsが第2ダイオード電流検知閾値H2よりも小さいときには、第2フィードバック回路42はIGBT素子21aの駆動を停止する。なお、電位差Vsの値が負側に変化するとは、電位差Vsの値が小さくなるように変化する場合であってマイナス側に値が大きくなっていくことを指す。同様に、電位差Vsの値が正側に変化するとは、電位差Vsの値が大きくなるように変化する場合であってプラス側に値が大きくなっていくことを指す。上記のような第2フィードバック回路42の制御において、図9bに示されるように、電位差Vsが負側に変化し、第1ダイオード電流検知閾値H1を超えて第2フィードバック回路42の出力がLowになり、IGBT素子21aがオフになる。これにより、図15aに示されるように、電位差VsはVg=OFFの特性となり、電位差Vsの値が大きくなる。なお、電位差Vsは負の値であるため、電位差Vsの値が大きくなるとは電位差Vsの絶対値は小さくなることと同意である。このように、IGBT素子21aがオフして電位差Vsの値が大きくなっても、電位差Vsは第1ダイオード電流検知閾値H1に対応した第1コレクタ電流値If1と図15aに示されるVg=OFFの波形とが交わった値となる。この値は、第2ダイオード電流検知閾値H2と第1ダイオード電流検知閾値H1との間の値であり、第2ダイオード電流検知閾値H2を上回る値とはならない。上回ってしまうと、図9bに示されるように第2フィードバック回路42の出力はHiとなり、上記のようにIGBT素子21aがオフしたにも関わらず再びオンしてしまう。しかし、上述のように、電位差Vsは第2ダイオード電流検知閾値H2を上回ることはないため、IGBT素子21aが再びオンされることはなく、オフの状態が維持される。したがって、IGBT素子21aのゲートが遮断、復帰を繰り返す発振を防止することができる。上記では、IGBT素子21aがオンからオフに切り替わったときに、再びオンしないことについて説明したが、IGBT素子21aがオフからオンに切り替わる際についても同様である。この場合、図15aに示されるように、IGBT素子21aがオフからオンに切り替わると電位差Vsの値が小さくなる。しかし、電位差Vsは第1ダイオード電流検知閾値H1よりも小さくなることはない。つまり、図15aに示されるように、第2コレクタ電流値If2において、電位差Vsが第1ダイオード電流検知閾値H1よりも小さくなって第2フィードバック回路42の出力がLowになるということはなく、IGBT素子21aのオンの状態が維持される。以上のように、本実施形態では、第1コレクタ電流値If1に対する第1ダイオード電流検知閾値H1の値を設定し、第1コレクタ電流値If1よりも大きい第2コレクタ電流値If2に対する第2ダイオード電流検知閾値H2を設定している。これにより、IGBT素子21aのオン/オフの切り替え時に、オンしたときにオフになることはなく、オフしたときにオンすることもない。すなわち、IGBT素子21aのゲートがオン/オフを繰り返す発振を防止することができる。例えば、特開2008-72848号公報では、本実施形態と同じくRC-IGBT素子のフィードバック制御が提案されているが、フィードバック制御に必要なダイオードのセンス特性や閾値の設定方法については言及されていない。また、フィードバック制御時にIGBT素子に発振等の不具合が起きることが記載されているが、その原因、根本対策については言及していない。しかし、本実施形態では、第1コレクタ電流値If1および第2コレクタ電流値If2から第1ダイオード電流検知閾値H1および第2ダイオード電流検知閾値H2を導き、これらの閾値に従ってIGBT素子21aのフィードバック制御を行っている。このため、上述のように、IGBT素子21aの発振を防止できるという従来にはない効果が得られる。第10実施形態本実施形態では、第9実施形態と異なる部分についてのみ説明する。本実施形態では、第9実施形態で示された図7の半導体装置に図5に示された感温ダイオード素子50が備えられている。これにより、ダイオード内蔵DMOS素子20が作動することにより発生する熱の温度に応じた順方向電圧Vmが第1フィードバック回路41に入力されるようになっている。また、第1フィードバック回路41は、ダイオード内蔵IGBT素子20が高温になったことを示す温度閾値を有している。そして、第1フィードバック回路41は、感温ダイオード素子50から入力した順方向電圧Vmと温度閾値とを比較し、順方向電圧Vmが温度閾値を超えたときにゲート電位Vgと判定閾値H0との比較を行ってその結果を出力する。順方向電圧Vmが温度閾値を超えないときには、第1フィードバック回路41はゲート電位Vgと判定閾値H0との比較結果を出力しない。一方、第2フィードバック回路42は、第1フィードバック回路41から比較結果が入力されないときには、AND回路10における駆動信号の通過を許可して駆動信号に従ってIGBT素子21aを駆動する。また、第2フィードバック回路42は、第1フィードバック回路41から比較結果が入力されたときには、電位差Vsを用いたIGBT素子21aのフィードバック制御を行う。以上のように、ダイオード内蔵IGBT素子20の高温動作時以外のときには、IGBT素子21aに対するフィードバック制御を行わずに、駆動信号によるダイオード内蔵IGBT素子20の駆動を行うことができる。また、ダイオード内蔵IGBT素子20の高温動作時には、第1フィードバック回路41および第2フィードバック回路42によるIGBT素子21aのフィードバック制御を行うことができる。このように、ダイオード内蔵IGBT素子20の高温時のみにフィードバック制御を行うことで、ダイオード内蔵IGBT素子20が高温によって破壊されてしまうことを防止することができる。第11実施形態本実施形態では、第9、第10実施形態と異なる部分についてのみ説明する。図16は、本実施形態に係るダイオード内蔵IGBT素子20の断面構造を示した図である。この図に示されるように、N型層90とこのN型層90の上に形成されたドリフト層として機能するN-型の層91とにより半導体基板が構成されている。該半導体基板の表面側にはP型ウェル92が形成されている。また、P型ウェル92の表層部にはN型エミッタ領域93が形成されている。なお、上記の半導体基板の構成は一例であり、半導体基板にN-型の層91が含まれた構成になっていれば良い。そして、N型エミッタ領域93およびP型ウェル92を貫通してN-型の層91に達するトレンチと、トレンチの壁面に形成されたゲート絶縁膜と、ゲート絶縁膜の上に形成されたゲート電極とにより構成されたトレンチゲート構造94が複数設けられている。トレンチゲート構造94を構成するトレンチは、図示しないが、P型ウェル92の一部を囲むように形成されている。このため、トレンチゲート構造94で囲まれたP型ウェル92、詳しくはトレンチで囲まれたP型ウェル92は、電気的に浮遊したフロート領域になっている。また、上記のN型エミッタ領域93は、隣同士のトレンチの間に配置されたP型ウェル92の表層部に形成されている。したがって、図16に示されるように、N型エミッタ領域93は2つのトレンチゲート構造94の間に設けられている。そして、トレンチゲート構造94およびN-型の層91によって縦型の素子構造が構成されている。一方、半導体基板の裏面側に該裏面の面方向にN型領域95およびP型領域96が交互に繰り返し形成されている。このような半導体基板において、N型領域95に対応した部位がダイオード素子22aとして動作し、半導体基板においてP型領域96に対応した部位がIGBT素子21aとして動作する。なお、N型領域95およびP型領域96の上には、図示しないコレクタ電極が形成されている。これにより、エミッタ電極とコレクタ電極との間の素子構造に電流が流れる構成になっている。そして、本実施形態では、半導体基板においてN型領域95の反対側に設けられたP型ウェル92のうちトレンチゲート構造94に囲まれた領域がIGBT素子21aのエミッタに電気的に接続されている。これによると、N型領域95に対応したP型ウェル92がエミッタに電気的に接続されているので、ダイオード面積が増え、順方向電圧をより低くすることができる。さらに、エミッタに接続されなければフロート領域だったP型ウェル92が動作することになるので、ゲート干渉が小さくなり、ダイオードセンス特性をより図15bに示された理想の特性に近づけることができる。これにより、閾値の設定が容易になり、半導体装置の誤動作を防止できる。一方、N型領域95に対応したP型ウェル92に設けられたトレンチゲート構造94についても、P型領域96に対応したP型ウェル92に設けられたトレンチゲート構造94と同様にバイアス動作する。つまり、ダイオード素子22aとして機能する領域がIGBT素子21aとしても動作することができるので、IGBT素子21aのオン電圧が犠牲にならないようにすることができる。なお、本実施形態の記載と特許請求の範囲の記載との対応関係については、N-型の層91が特許請求の範囲の第1導電型の層に対応し、P型ウェルが特許請求の範囲の第2導電型ウェルに対応する。また、N型エミッタ領域93が特許請求の範囲の第1導電型エミッタ領域に対応し、N型領域95が特許請求の範囲の第1導電型領域に対応する。さらに、P型領域96が特許請求の範囲の第2導電型領域に対応する。第12実施形態本実施形態では、第11実施形態と異なる部分についてのみ説明する。図17は、本実施形態に係るダイオード内蔵IGBT素子20の断面構造を示した図である。図17に示されるように、N型領域95に対応したP型ウェル92のうちN型領域95とP型領域96との境界からもっとも離れた中央部97にはP型ウェル92のみが形成されている。すなわち、該中央部97にはトレンチゲート構造94は形成されていない。N型領域95に対応したP型ウェル92においては、トレンチゲート構造94は、該境界と中央部97との間に設けられている。このように、コレクタとして機能するP型領域96からもっと遠い場所である中央部97のトレンチゲート構造94を無くすことにより、IGBT動作への影響を小さくすることができ、かつ、ダイオード素子22aの有効面積を広げることができる。これにより、ダイオード特性が向上し、順方向電圧をより下げることができる。このため、ゲート干渉もより防止することができ、図15aに示された特性が改善されてより図15bに示された理想の特性に近づけられるのでフィードバック制御しやすくすることができる。第13実施形態本実施形態では、第11、第12実施形態と異なる部分についてのみ説明する。図18は、本実施形態に係るダイオード内蔵IGBT素子20の断面構造を示した図である。この図に示されるように、半導体基板においてIGBT素子21aのコレクタとなるP型領域96の反対側に設けられたP型ウェル92のうち、トレンチゲート構造94で囲まれフロート電位とされたP型ウェル92の幅はそれぞれW1になっている。一方、半導体基板においてダイオード素子22のカソードとなるN型領域95の反対側に設けられたP型ウェル92のうち、トレンチゲート構造94で囲まれエミッタ電位とされたP型ウェル92の幅はそれぞれW1よりも大きいW2になっている。このように、P型ウェル92の幅をW1<W2と規定したことにより、ダイオード内蔵IGBT素子20におけるIGBT動作への影響を小さくしたまま、ダイオード素子22aの順方向電圧Vfをより小さく、さらにゲート干渉の影響度合いを小さくできる。したがって、損失低減、センス特性改善によりフィードバック制御がし易くなるという利点がある。第14実施形態本実施形態では、第13実施形態と異なる部分についてのみ説明する。図19は、本実施形態に係るダイオード内蔵IGBT素子20の断面構造を示した図である。この図に示されるように、IGBT素子21aのコレクタとなるP型領域96に対応したP型ウェル92のうち、トレンチゲート構造94で囲まれたP型ウェル92の幅はすべてW1になっている。一方、半導体基板においてダイオード素子22aのカソードとなるN型領域95に対応したP型ウェル92のうち、もっともN型領域95とP型領域96との境界側のP型ウェル92の幅がW1よりも大きいW2になっている。そして、N型領域95に対応したP型ウェル92において、該境界から離れるほどトレンチゲート構造94で囲まれたP型ウェル92の幅がW2よりも大きいW3、W3よりも大きいW4というように大きくなっている。このように、N型領域95に対応したP型ウェル92では、トレンチゲート構造94に囲まれたP型ウェル92の幅が該境界から離れるほど広くなっていく。以上のように、本実施形態では、P型ウェル92の幅W1、W2、W3、W4の関係がW1<W2<W3<W4となるように規定している。このため、ダイオード内蔵IGBT素子20におけるIGBT動作への影響を小さくしたまま、ダイオード素子22aの順方向電圧Vfをより小さく、さらにゲート干渉の影響度合いを小さくできる。したがって、損失低減、センス特性改善によりフィードバック制御がし易くなるという利点がある。他の実施形態上記各実施形態では、IGBT部21をPWM制御する場合について説明したが、これは制御の一例を示したものであり、例えばIGBT素子21aをフルオン駆動しても良い。上記各実施形態では、フィードバック回路40はダイオード素子22aに流れる電流およびIGBT素子21aに流れる過剰電流の両方の判定を行うものであるが、半導体装置はフィードバック回路40がダイオード部22に流れる電流の判定のみを行うように構成されたものであっても良い。この場合、IGBT部21にIGBTセンス素子21bを備える必要はなく、半導体装置においてダイオード内蔵IGBT素子20としてIGBT素子21aとダイオード部22とを備えた構成とすることができる。なお、ダイオード素子21aに流れる電流成分を検出するものとしてホール素子を用いても良い。また、第1フィードバック回路41、第2フィードバック回路42、IGBTフィードバック回路43、ダイオードシュミット回路44、IGBTセンスシュミット回路45、ダイオードセンスシュミット回路46についても同様である。また、ダイオードセンス素子22bを用いずに、ダイオード素子22aに流れる電流を直接検出する回路構成をとっても良い。この場合、半導体装置として、ダイオード内蔵IGBT素子20と、ダイオード素子22aに流れる電流を検出し、ダイオード素子22aに電流が流れていない場合、外部から入力されるPWMゲート信号の通過を許可する一方、ダイオード素子22aに電流が流れている場合、PWMゲート信号の通過を停止する手段例えばAND回路10、センス抵抗30、フィードバック回路40を備えた構成とすれば良い。この場合、PWMゲート信号の通過を許可停止する手段にセンス抵抗30を設けた回路構成とすることもできる。さらに、ダイオードセンス素子22bに流れる電流がセンス抵抗30に流れる回路構成としても良い。もちろん、このような回路構成に感温ダイオード素子50を設けた回路構成も可能である。上記各実施形態では、ダイオード電流検知閾値Vth1、Vth1’、閾値H1、H2が負の値とされ、過電流検知閾値Vth2、Vth2’が正の値とされているが、これは一例を示すものであって、これらに限定されるわけではない。また、ダイオード電流検知閾値Vth1、Vth1’、H1、H2や過電流検知閾値Vth2、Vth2’は電圧値になっているが、AND回路10、センス抵抗30、フィードバック回路40等で構成されるフィードバック手段がダイオード素子22aに電流が流れていることを検出する場合では、上記各閾値が電流値とされる。第2実施形態では、図3に示されるように、4つの感温ダイオード素子50が直接に接続された回路形態が示されているが、感温ダイオード素子50の数は一例であって、複数であっても一つでも良い。上記第2実施形態では、感温ダイオード素子50の順方向電圧Vmが温度閾値を超えるとき、第1ダイオード電流検知閾値Vth1よりも大きい第2ダイオード電流検知閾値Vth1’と電位差Vsとの比較によってフィードバック制御を行っていた。しかしながら、順方向電圧Vmが温度閾値を超えないときには、フィードバック回路40がIGBT素子21aのフィードバック制御を行わないようにしても良い。すなわち、順方向電圧Vmが温度閾値を超えないときには、フィードバック回路40は電位差Vsに関わらずAND回路10における駆動信号の通過を許可して駆動信号に従ってIGBT素子21aを駆動する。一方、順方向電圧Vmが温度閾値を超えるときには、フィードバック回路40は電位差Vsを用いたIGBT素子21aのフィードバック制御を行う。このように、順方向電圧Vmが温度閾値を超えるか否かによって、IGBT素子21aのフィードバック制御そのものを行うか否かを決定しても良い。第5~7実施形態に示された半導体装置に第2実施形態で示された感温ダイオード50を設けても良い。これにより、図4に示されるように、各閾値H1、H2は、これら各閾値H1、H2よりも大きい例えば閾値H1’、H2’とされ、電位差Vs、Vs2と比較される。