入力端子及び出力端子を有するパッケージ内に設けられ、当該入力端子からの入力信号を所定の周波数差を有する第1信号及び当該第1信号に比して信号レベルが小さい第2信号を含むRFRadioFrequency帯の伝送信号に電力増幅して前記出力端子に供給するFETと、前記FETから出力される伝送信号のインダクタ成分を低減して出力する第1のデカップリング素子と、前記パッケージ内のFETに対し駆動電力を供給する電源回路と、前記電源回路に対し前記出力端子から出力されるRF成分をカットする第2のデカップリング素子と、前記第1のデカップリング素子と前記第2のデカップリング素子との間に接続され、前記第1信号の変調帯域と前記FETの出力信号における相互変調積の周波数領域では所定の第1インピーダンスで、前記第1信号の変調帯域と前記相互変調積の周波数領域外では前記第1インピーダンスより高い第2インピーダンスを有するフィルタとを具備することを特徴とする電力増幅装置。前記フィルタは、インダクタを備えることを特徴とする請求項1記載の電力増幅装置。前記第1及び第2のデカップリング素子それぞれのキャパシタ値は、第2のデカップリング素子>第1のデカップリング素子の関係であることを特徴とする請求項1記載の電力増幅装置。前記第1のデカップリング素子は、前記パッケージの内部に配置され、前記第2のデカップリング素子は、前記パッケージの外部に配置されることを特徴とする請求項1記載の電力増幅装置。前記第1及び第2のデカップリング素子は、複数の素子で構成されることを特徴とする請求項1記載の電力増幅装置。ところで、スプリアスを削減するためには、バンドパスフィルタ、ローパスフィルタ、ハイパスフィルタといったパッシブ回路で組まれたフィルタ回路を用いる方法が一般的であるが、パッシブ回路としては、以下の使用上の課題がある。1主信号がフィルタの通過損により減衰する。2大電力用は通過損による発熱の処理を考慮する必要も出てくる。3主信号の周波数が定まっていない場合、主信号近傍のスプリアスを低減することが困難である。一方、能動素子を用いたアクティブフィルタを使用することも考えられる。ところが、アクティブフィルタを使用すると、1主信号がフィルタの通過損により減衰する。2主信号の周波数が定まっていない場合、主信号近傍のスプリアスを削減することも困難である。本発明の目的は、主信号の変調帯域と相互変調積の周波数範囲外となる周波数では高インピーダンスでスプリアス低減効果のある電力増幅装置を提供することにある。実施形態によれば、入力端子及び出力端子を有するパッケージ内に設けられ、当該入力端子からの入力信号を所定の周波数差を有する第1信号及び当該第1信号に比して信号レベルが小さい第2信号を含むRFRadioFrequency帯の伝送信号に電力増幅して前記出力端子に供給するFETと、FETから出力される伝送信号のインダクタ成分を低減して出力する第1のデカップリング素子と、パッケージ内のFETに対し駆動電力を供給する電源回路と、電源回路に対し出力端子から出力されるRF成分をカットする第2のデカップリング素子と、第1のデカップリング素子と第2のデカップリング素子との間に接続され、第1信号の変調帯域とFETの出力信号における相互変調積の周波数領域では所定の第1インピーダンスで、第1信号の変調帯域と相互変調積の周波数領域外では第1インピーダンスより高い第2インピーダンスを有するフィルタとを備える電力増幅装置を提供できる。以下、本実施形態について、図面を参照して説明する。まず、本実施形態を説明するに先立ち、小信号のスプリアスの低減処理の原理について説明する。図1は、一例としてSNGシステムを示す概略構成図であり、TSは親局を示している。先ず親局TSは、伝送すべき符号化データを変調器11に出力する。変調器11は、入力された符号化データを所定の変調方式により変調し、この変調信号を周波数変換器12に供給する。周波数変換器12は、上記変調信号をRF帯に周波数変換して電力増幅器13に出力する。電力増幅器13は、入力されたRF信号を所定の送信電力レベルに増幅し、この増幅された信号主信号をRF回路14を介してアンテナ15から衛星回線により衛星に向け送信する。また、親局TSは、例えば連絡回線を使用したデータ信号小信号を生成する。この小信号は、主信号と同様に、変調器11、周波数変換器12、電力増幅器13及びRF回路14を介してアンテナ15から衛星回線により衛星に向け送信される。ところで、上記小信号のスプリアスの低減処理方法として、次のような方法がある。図2は、電力増幅器13に2波の信号源を入力したときの出力信号である。電力増幅器13の前段に接続されている変調器11や周波数変換器12などから出力される主信号1波と小信号のスプリアス1波を電力増幅器13に入力すると、主信号の近傍には三次相互変調積が発生するほか、2倍波、3倍波などが発生している様子が分かるが、これらの不要波は入力されたスプリアス信号より十分低減されたレベルになるため問題になることは少ない。一方、主信号とともに電力増幅器に入力されたスプリアスを低減する方法として、電力増幅器の入出力直線性AMAM特性のひずみを利用した案が知られている。電力増幅器のAMAM特性の設定によって、高いIdsetからA級、AB級、B級、C級まで変化する。AB級で動作するGaNHEMTは、出力電力Poutの増減に応じて、ドレイン電流Idsが増減する。このとき、図5で示すようにドレイン回路のインピーダンスZが有限であるとき、ZとPoutによって変動するIdsによりVdsが変動する。トランジスタのデバイスパラメータは、Vdsに依存するため、Vdsで変調を受け、これがメモリ効果を生じさせ、小信号のスプリアスを低減するアクティブフィルタを構成する。このドレインバイアスの微分変調によるアクティブフィルタのメカニズムは以下の通りである。周波数ω1とω2で示す2波の入力信号を式1のxで示し、増幅した出力信号yを式2で示す。この式から生成される要素は図6で示される。式1と式2から振幅の大きな信号flarge波FLと振幅の小さなfsmall波FHは式3と式4で示される。flargeは主信号であり、fsmallはスプリアスを指す。式3と式4を分解する。fsmall波FHに着目すると、fsmallの信号成分にflargeの振幅成分A1が含まれる2次歪の項がある。この2次歪の項は、下式で示される。このとき、flargeとfsmallの信号レベルの差は大きく、A2A1であるため、信号レベルの小さなfsmallは信号レベルの大きなflargeの振幅成分による抑圧が大きくなる。これらの式から、a2非線形とEエンベロープの成分を制御することで、抑圧比を低減することが可能とわかる。エンベロープに着目し、バイアス回路のf特性と抑圧量ΔPの因果関係を示す。振幅の大きな信号flargeのFLと振幅の小さなfsmallのFHは、式31と式41で示されるが、この式を、基本波a1x、2次歪a2x2、3次歪a3x4の項に分解すると、下記のように示される。式32と式42は、式11で示される入力信号xが式2に入力された出力である。ここで、基本波とEのみを考慮する。ここで、fsmall波FHが小信号側であり、Eは複素数のみと仮定する。式5で変化させるとし、このfsmall波FHのレベルをflarge波FLと同じまで上げていくと、下記の式となる。fsmallの出力への抑圧が殆どなくなる。つまり、flarge波FLとfsmall波FHのレベル差がないときにfsmallは抑圧せず、flarge波FLとflarge波FHのレベル差があるときにfsmallは抑圧され、これはエンベロープが要因となっており、バイアス回路の周波数特性を調整し、任意の周波数領域のエンベロープを大きくすることで、効果的にスプリアスfsmallが抑圧される。図7は式5の条件で小信号抑圧の量をグラフにしたものである。図8は、GaNHEMTを用いて、主信号に見立てたflargeとスプリアスに見立てたfsmallを100MHz間隔で総当りに140GHz~145GHzの最大500MHz差で入力させた際の、スプリアスfsmallの抑圧量ΔPの3軸プロット図である。後述の図10で示すように、ドレインバイアス回路のエンベロープ周波数領域外のインピーダンスを高くすることで、スプリアスを大きく抑圧させている。これは、AMAM特性のみを原因とするCaptureEffectによるスプリアスを低減させるよりも効果的である。前述の通り、トランジスタのデバイスパラメータは、Vdsに依存する。図5で示すように、ドレイン回路のインピーダンスZについて、主信号の所望帯域幅以上の周波数領域では高くすることで、エンベロープが大きくなりVdsの変動が拡大する。これにより、図5で示すドレインバイアスの微分変調Vdsが働き、メモリ効果が発生し、小信号のスプリアス成分が抑圧される。前述の数式より、2次歪のコンポーネント内に着目することで、エンベロープの要因が抽出されたことから、GaNHEMT素子のドレイン出力側に、flargeとfsmallの差周波数のエンベロープが、主信号flargeの変調帯域と主たる相互変調積の周波数範囲内では小さく、主信号flargeの変調帯域と主たる相互変調積の周波数範囲外では大きくなるようするため、主信号の波長に対するドレインバイアス回路の線路長によるインダクタ成分とデカップリングコンデンサの乗数を調整する方法が考えられる。図9は概要となる回路図、図10はバイアス回路のエンベロープ周波数域のインピーダンスを示す。図9に示すように、FETのドレイン端子側に接続されるデカップリング素子D1と、電源24V側のデカップリング素子D2との間には、インダクタLが接続されている。図11は、インダクタ成分が高いときと低いときのフィルタ特性を示す。インダクタ成分を高くすることでフィルタとして機能していることが分かる。ここで、図11aはインダクタ成分が高いときのフィルタ特性を示し、図11bはインダクタ成分が低いときのフィルタ特性を示す。上記の原理に基づき、以下に本実施形態について説明する。図12は、本実施形態に係る電力増幅装置の等価回路図である。ここでは、上記図1の電力増幅器13に設けられるものとして説明する。インターナルマッチFETのパッケージ100に入力されるRF信号は、入力端子101に供給され、LC回路102を介してFET103により電力増幅される。FET103のドレイン端子からの出力信号は、抵抗、コイル及びコンデンサから成るデカップリング素子104に供給され、当該出力信号のインダクタ成分が低減される。デカップリング素子104の出力信号は、LC回路105を介して出力端子106から取り出され、後段のRF回路14に供給される。また、図12中の符号200は電源回路で、パッケージ100内のFET103に対し駆動電力を供給するものである。また、電源回路200とパッケージ100との間には、抵抗、コイル及びコンデンサから成るデカップリング素子300がデカップリング素子104に対し並列となるように接続されている。デカップリング素子300は、電源回路200に対し出力端子106からのRF成分をカットするローパスフィルタの役割をしている。これにより、パッケージ100からの出力信号が電源回路200にノイズ混入することを防止する。また、デカップリング素子300の容量値は、デカップリング素子104よりも大きい。ところで、本実施形態では、FET103のドレイン端子から例えばRF信号のλ/4波長以内の位置に、インダクタLから成るフィルタ400を接続している。このフィルタ400は、flarge信号の変調帯域とFET103の出力信号における相互変調積の周波数領域では低インピーダンスを有し、またflarge信号の変調帯域と相互変調積の周波数領域外では高インピーダンスを有する。従って、パッケージ100から出力されるRF信号は、フィルタ400により、flargeとfsmallの差周波数のエンベロープ成分が、抑えられることになる。以上のように上記実施形態では、fsmall信号のスプリアスを低減する周波数範囲は、flarge信号の周波数に追従されるため、flargeとfsmallとの差周波数のエンベロープ量が、flarge信号の変調帯域とFET103の出力信号における相互変調積の周波数領域では小さく、flarge信号の変調帯域と相互変調積の周波数領域外では大きくなるフィルタ400、つまりインダクタLをデカップリング素子104とデカップリング素子300との間に接続すれば、flarge信号近傍のスプリアスを低減することができる。その他の実施形態その他、上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。