"半導体層、絶縁膜および電極を有して所定の基板上に形成された複数の半導体素子を含む半導体装置であって、前記半導体素子は、前記半導体層に形成され、所定の不純物濃度を有する第1不純物領域と、前記第1不純物領域と距離を隔てて前記半導体層に形成され、所定の不純物濃度を有する第2不純物領域と、前記第1不純物領域と前記第2不純物領域との間に位置する前記半導体層の部分に前記第1不純物領域および前記第2不純物領域とそれぞれ距離を隔てて形成され、所定のチャネル長を有するチャネルとなるチャネル領域と、前記第1不純物領域と前記チャネル領域との間に位置する前記半導体層の部分に前記チャネル領域と接するように形成され、前記第1不純物領域よりも低い不純物濃度を有する第3不純物領域と、前記第2不純物領域と前記チャネル領域との間に位置する前記半導体層の部分に前記チャネル領域に接するように形成され、前記第2不純物領域よりも低い不純物濃度を有する第4不純物領域とを有する第1素子を備え、前記第1素子では、前記電極は、対向する一方側部および他方側部を有して、前記チャネル領域、前記第3不純物領域の部分および前記第4不純物領域の部分と対向するようにオーバラップして形成され、前記第1絶縁膜は前記半導体層と前記電極とにそれぞれ接するように前記半導体層と前記電極との間に形成され、前記一方側部を含む平面が前記半導体層と交わる部分から前記チャネル領域までの、前記電極と前記第3不純物領域とが対向してオーバラップしている部分のチャネル長方向の第1オーバラップ長さよりも、前記他方側部を含む平面が前記半導体層と交わる部分から前記チャネル領域までの、前記電極と前記第4不純物領域とが対向してオーバラップしている部分のチャネル長方向の第2オーバラップ長さが長くなるように形成され、前記半導体素子は、さらに、前記半導体層に形成され、所定の不純物濃度を有する第5不純物領域と、前記第5不純物領域と距離を隔てて前記半導体層に形成され、所定の不純物濃度を有する第6不純物領域と、前記第5不純物領域と前記第6不純物領域との間に位置する前記半導体層の部分に前記第5不純物領域および前記第6不純物領域とそれぞれ距離を隔てて形成され、所定のチャネル長を有するチャネル領域となるチャネル領域とを有する第2素子を含むとともに、前記半導体層に形成され、所定の不純物濃度を有する第7不純物領域と、前記第7不純物領域と距離を隔てて前記半導体層に形成され、所定の不純物濃度を有する第8不純物領域と、前記第7不純物領域と前記第8不純物領域との間に位置する前記半導体層の部分に形成され所定のチャネル長を有するチャネル領域となるチャネル領域とを有する第3素子を含み、前記第2素子では、前記電極は、対向する一方側部および他方側部を有して、前記チャネル領域の全体と対向するようにオーバラップして形成され、前記第5不純物領域と前記チャネル領域との接合部および前記一方側部は略同一平面上に位置するとともに、前記第6不純物領域と前記チャネル領域との接合部および前記他方側部は略同一平面上に位置するように形成され、前記第3素子では、前記電極は、対向する一方側部および他方側部を有して、前記チャネル領域の全体と対向するようにオーバラップして形成され、前記第7不純物領域と前記チャネル領域との接合部および前記一方側部は略同一平面上に位置するとともに、前記第8不純物領域と前記チャネル領域との接合部および前記他方側部は略同一平面上に位置するように形成され、前記第7不純物領域および前記第8不純物領域に含まれる不純物の導電型は、前記第5不純物領域および前記第6不純物領域に含まれる不純物の導電型とは異なっている、半導体装置。前記第2オーバラップ長の長さは、0.5μm以上2.5μm以下である、請求項1記載の半導体装置。前記第1オーバラップ長の長さは、1.0μm以下である、請求項1または2に記載の半導体装置。前記第1オーバラップ長の長さと前記第2オーバラップ長の長さとの差は0.6μm以上である、請求項1~3のいずれかに記載の半導体装置。前記半導体層は、多結晶シリコンおよびアモルファスシリコンのいずれかである、請求項1~4のいずれかに記載の半導体装置。前記基板はガラス基板を含む、請求項1~5のいずれかに記載の半導体装置。しかしながら、従来のGOLD構造の薄膜トランジスタにおいても、GOLD領域の抵抗が寄生抵抗の要因となる。本願発明の目的は、この寄生抵抗のさらなる低減を図る半導体装置を提供することである。本発明に係る半導体装置は、半導体層、絶縁膜および電極を有して所定の基板上に形成された半導体素子を含む半導体装置であって、その半導体素子は、第1不純物領域と第2不純物領域とチャネル領域と第3不純物領域と第4不純物領域とを有する第1素子を備えている。第1不純物領域は、半導体層に形成され、所定の不純物濃度を有する。第2不純物領域は、第1不純物領域と距離を隔てて半導体層に形成され、所定の不純物濃度を有する。チャネル領域は、第1不純物領域と第2不純物領域との間に位置する半導体層の部分に第1不純物領域および第2不純物領域とそれぞれ距離を隔てて形成され、所定のチャネル長を有してチャネルとなる。第3不純物領域は、第1不純物領域とチャネル領域との間に位置する半導体層の部分にチャネル領域と接するように形成され、第1不純物領域よりも低い不純物濃度を有する。第4不純物領域は、第2不純物領域とチャネル領域との間に位置する半導体層の部分にチャネル領域に接するように形成され、第2不純物領域よりも低い不純物濃度を有する。その第1素子では、電極は、対向する一方側部および他方側部を有して、チャネル領域、第3不純物領域の部分および第4不純物領域の部分と対向するようにオーバラップして形成されている。第1絶縁膜は、半導体層と電極とにそれぞれ接するように半導体層と電極との間に形成されている。そして、一方側部を含む平面が半導体層と交わる部分からチャネル領域までの、電極と第3不純物領域とが対向してオーバラップしている部分のチャネル長方向の第1オーバラップ長さよりも、他方側部を含む平面が半導体層と交わる部分からチャネル領域までの、電極と第4不純物領域とが対向してオーバラップしている部分のチャネル長方向の第2オーバラップ長さが長くなるように形成されている。この構成によれば、第1不純物領域~第4不純物領域、電極およびチャネル領域を含む薄膜トランジスタが構成され、その薄膜トランジスタにおいて、電極と第3不純物領域とが対向してオーバラップしている部分と、電極と第4不純物領域とが対向してオーバラップしている部分とを有している。しかも、電極と第3不純物領域とが対向してオーバラップしている部分のチャネル長方向の第1オーバラップ長さよりも、電極と第4不純物領域とが対向してオーバラップしている部分のチャネル長方向の第2オーバラップ長さが長くなるように形成されている。これにより、第1オーバラップ長と第2オーバラップ長が同じ薄膜トランジスタの場合と比べると、第1不純物領域と第2不純物領域との間の耐圧を損なうことなく、薄膜トランジスタの寄生容量を低減することができる。また、本発明に係る他の半導体装置は、半導体層、絶縁膜および電極を有して所定の基板上に形成された半導体素子を含む半導体装置であって、その半導体素子は、第1不純物領域と第2不純物領域とチャネル領域と第3不純物領域とを有する第1素子を備えている。第1不純物領域は、半導体層に形成され、所定の不純物濃度を有する。第2不純物領域は、第1不純物領域と距離を隔てて半導体層に形成され、所定の不純物濃度を有する。チャネル領域は、第1不純物領域と第2不純物領域との間に位置する半導体層の部分に第2不純物領域と距離を隔てて形成され、所定のチャネル長を有してチャネルとなる。第3不純物領域は、第2不純物領域とチャネル領域との間に位置する半導体層の部分にチャネル領域に接するように形成され、第2不純物領域よりも低い不純物濃度を有する。その第1素子では、電極は、対向する一方側部および他方側部を有して、チャネル領域および第3不純物領域の部分と対向するようにオーバラップして形成されている。第1絶縁膜は、半導体層と電極とにそれぞれ接するように半導体層と電極との間に形成されている。第1不純物領域とチャネル領域との接合部および一方側部は略同一平面上に位置するとともに、他方側部を含む面が半導体層と交わる部分までの、電極と第3不純物領域とが対向してオーバラップしている部分のチャネル長方向の長さが所定の長さを有するように形成されている。この構成によれば、第1不純物領域~第3不純物領域、電極およびチャネル領域を含む薄膜トランジスタが構成され、その薄膜トランジスタにおいて、電極はチャネル領域の他には第3不純物領域とだけ所定の長さ分だけ対向してオーバラップする。これにより、従来の薄膜トランジスタの場合と比べると、第1不純物領域と第2不純物領域との間の耐圧を損なうことなく、薄膜トランジスタの寄生容量を低減することができる。本発明に係る半導体装置の製造方法は以下の工程を備えている。主表面を有する基板上に電極を形成する。基板上に所定の半導体層を形成する。電極を形成する工程と半導体層を形成する工程との間に基板上に絶縁膜を形成する。半導体層を横切るように第1のマスク材を形成する。その第1のマスク材をマスクとして半導体層に所定導電型の不純物イオンを導入することにより、マスク材の直下に位置する半導体層の部分をチャネル領域とし、マスク材を挟んで一方と他方とに位置する半導体層の部分に所定の不純物濃度を有する1対の第1不純物領域を形成する。チャネル領域の全体および1対の第1不純物領域のそれぞれの部分を覆う第2のマスク材を半導体層上に形成する。その第2のマスク材をマスクとして、半導体層に所定導電型の不純物イオンを導入することにより、チャネル領域を挟んで一方の側と他方の側とに位置する第1不純物領域の部分に所定の不純物濃度よりも高い不純物濃度を有する1対の第2不純物領域を形成する。その電極を形成する工程では、電極は対向する一方側部と他方側部を有して、チャネル領域の全体および1対の第1不純物領域のそれぞれの部分と電極とがオーバラップして対向するように形成される。また、電極の一方側部を含む平面が1対の第1不純物領域の一方の領域と交わる部分からチャネル領域までの距離よりも、電極の他方側部を含む平面が1対の第1不純物領域の他方の領域と交わる部分からチャネル領域までの距離が長くなるように形成される。この製造方法によれば、第1不純物領域、第2不純物領域、電極およびチャネル領域を含む薄膜トランジスタが形成される。その薄膜トランジスタでは、電極は、両側部を有して1対の第1不純物領域の部分のそれぞれと対向してオーバラップするように形成され、電極における両側面のうちの一方の側部の直下に位置する一方の第1不純物領域の部分からチャネル領域までの距離よりも、他方の側部の直下に位置する他方の第1不純物領域の部分からチャネル領域までの距離が長くなるように形成される。これにより、従来の薄膜トランジスタの場合と比べると、1対の第2不純物領域の間の耐圧を損なうことなく、薄膜トランジスタの寄生容量を低減することができる。また、本発明に係る他の半導体装置の製造方法は以下の工程を備えている。主表面を有する基板上に電極を形成する。基板上に所定の半導体層を形成する。電極を形成する工程と半導体層を形成する工程との間に基板上に絶縁膜を形成する。半導体層を横切るように第1のマスク材を形成する。第1のマスク材をマスクとして半導体層に所定導電型の不純物イオンを導入することにより、第1のマスク材の直下に位置する半導体層の部分をチャネル領域とし、第1のマスク材を挟んで一方と他方とに位置する半導体層の部分に所定の不純物濃度を有する1対の第1不純物領域を形成する。チャネル領域の全体を覆うとともに、1対の第1不純物領域のうちの一方の領域を覆わずに他方の領域の部分を覆う第2のマスク材を半導体層上に形成する。第2のマスク材をマスクとして、半導体層に所定導電型の不純物イオンを導入することにより、チャネル領域を挟んで一方の側と他方の側とに位置する第1不純物領域の部分に所定の不純物濃度よりも高い不純物濃度を有する1対の第2不純物領域を形成する。電極を形成する工程では、電極は対向する一方側部と他方側部を有して、チャネル領域の全体と1対の第1不純物領域の他方の領域の部分と電極とがオーバラップして対向するように形成される。電極の一方側部およびチャネル領域と1対の第2不純物領域の一方の領域との接合部が同一平面上に位置し、電極の他方側部を含む平面が第1不純物領域の他の領域と交わる部分からチャネル領域まで所定の距離を有するように形成される。この製造方法によれば、第1不純物領域、第2不純物領域、電極およびチャネル領域を含む薄膜トランジスタが形成される。その薄膜トランジスタでは、電極は、対向する両側面を有してチャネル領域の直上に形成されるとともに、1対の第1不純物領域の部分のうちの他方の部分のみと対向してオーバラップするように形成される。これにより、従来の薄膜トランジスタの場合と比べると、1対の第2不純物領域の間の耐圧を損なうことなく、薄膜トランジスタの寄生容量を低減することができる。実施の形態1本発明の実施の形態1に係る半導体装置について説明する。図1に示すように、ガラス基板1上にシリコン窒化膜2が形成され、そのシリコン窒化膜2上にシリコン酸化膜3が形成されている。そのシリコン酸化膜3上にアイランド状の多結晶シリコン膜が形成されている。その多結晶シリコン膜では、第1不純物濃度を有するソース領域45と、そのソース領域45と距離を隔てられた第2不純物濃度を有するドレイン領域46が形成されている。ソース領域45とドレイン領域46との間に位置する領域には、ソース領域45およびドレイン領域45とそれぞれ距離を隔てられて、所定のチャネル長を有するチャネル領域40が形成されている。ソース領域45とチャネル領域40との間には、ソース領域45からチャネル領域40にわたって、第1不純物濃度よりも低い不純物濃度を有するGOLD領域41が形成されている。また、ドレイン領域46とチャネル領域40との間には、ドレイン領域46からチャネル領域40にわたって、第2不純物濃度よりも低い不純物濃度を有するGOLD領域42が形成されている。そのアイランド状の多結晶シリコン膜を覆うように、シリコン酸化膜からなるゲート絶縁膜5が形成されている。そのゲート絶縁膜5上にゲート電極6aが形成されている。ゲート電極6aを覆うように、たとえばシリコン酸化膜からなる層間絶縁膜7が形成されている。その層間絶縁膜7にソース領域45の表面を露出するコンタクトホール7aと、ドレイン領域46の表面を露出するコンタクトホール7bがそれぞれ形成されている。そのコンタクトホール7a,7bを充填するように、層間絶縁膜7上にソース電極8aとドレイン電極8bとが形成されている。ゲート電極6a、ソース領域45、ドレイン領域46、GOLD領域41,42、チャネル領域40を含んで薄膜トランジスタTが構成される。特に、ゲート電極6aは、対向する両側部を有してチャネル領域40の直上に形成されるとともに、GOLD領域41およびGOLD領域42と平面的にオーバラップするように形成されている。そのゲート電極6aとGOLD領域42とが平面的にオーバラップしている部分のチャネル長方向の長さG2は、ゲート電極6aとGOLD領域41とが平面的にオーバラップしている部分のチャネル長方向の長さG1よりも長くなるように設定されている。また、この構造では、図1に示すように、ゲート電極6aの一方側部を含む平面H1と他方側部を含む平面H2を想定すると、平面H1が半導体層と交わる部分からチャネル領域40までの、ゲート電極6aとGOLD領域41とが対向してオーバラップしている部分のチャネル長方向の長さG1よりも、平面H2が半導体層と交わる部分からチャネル領域40までの、ゲート電極6aとGOLD領域42とが対向してオーバラップしている部分のチャネル長方向の長さG2が長くなるように設定されていることになる。なお、平面H1,H2を想定した構造は、本実施の形態に限られず、後述する各実施の形態においても同様に当てはまる。次に、上述した半導体装置の製造方法の一例について説明する。図2に示すように、まず、基板として、コーニング社製1737のガラス基板1の主表面上に、たとえばプラズマCVDChemicalVaporDeposition法により膜厚約100nmのシリコン窒化膜2が形成される。そのシリコン窒化膜2上に、膜厚約100nmのシリコン酸化膜3が形成される。次に、図2に示すように、そのシリコン酸化膜3上に膜厚約50nmの非晶質シリコン膜4が形成される。なお、シリコン窒化膜2はガラス基板1に含まれる不純物が上方に拡散するのを阻止するために形成される。この不純物の拡散を阻止するための膜としてはシリコン窒化膜の他に、SiON、SiC、AlN、Al2O3などの材料を適用してもよい。また、非晶質シリコン膜4の下地膜としてシリコン窒化膜2とシリコン酸化膜3との2層構造としたが、2層構造に限られるものではなく、これらの膜を省いたり、あるいはさらに膜を積層してもよい。次に、非晶質シリコン膜4を所定の真空中にて熱処理を施すことにより、非晶質シリコン膜4中に存在する不要な水素が除去される。次に、非晶質シリコン膜4に、たとえばXeClレーザによるレーザ光を照射することにより、非晶質シリコン膜4が多結晶化されて多結晶シリコン膜とされる。多結晶シリコン膜の粒径は約0.5μm程度である。なお、XeClレーザの他に、たとえばYAGレーザ、CWレーザを用いてもよい。また、熱アニールにより非晶質シリコン膜の多結晶化を行なってもよい。特に、熱アニールを施す場合には、ニッケルなどの触媒を用いることで、より粒径の大きい多結晶シリコンが得られる。次に、多結晶シリコン膜上に所定のレジストパターン61図3参照が形成される。次に、図3に示すように、そのレジストパターン61をマスクとして多結晶シリコン膜に異方性エッチングを施すことにより、アイランド状の多結晶シリコン膜4aが形成される。その後、アッシングと薬液処理を施すことで、レジストパターンが61が除去される。次に、図4に示すように、多結晶シリコン膜4aを覆うように、たとえばプラズマCVD法により膜厚約100nmのシリコン酸化膜からなるゲート絶縁膜5が形成される。なお、この場合、シリコン酸化膜の原料として液体原料のTEOSTetraEthylOrthoSilicateが用いられる。次に、薄膜トランジスタのしきい値を制御するために、たとえばドーズ量1×1012atom/cm2、加速エネルギ60KeVにて多結晶シリコン膜4aにボロンが注入される。なお、この注入工程は必要に応じて行なえばよく省いてもよい。次に、図5に示すように、所定の写真製版を行なうことによりレジストパターン62が形成される。次に、図6に示すように、レジストパターン62をマスクとして、たとえばドーズ量1×1013atom/cm2、加速エネルギ80KeVにて多結晶シリコン膜4aにリンが注入されて不純物領域4ab,4acが形成される。この注入量がGOLD領域における注入量不純物濃度になる。不純物領域4abと不純物領域4acとの間にはチャネルとなる不純物領域4aaが形成される。その後、アッシングと薬液処理を施すことで、レジストパターン62が除去される。次に、図7に示すように、スパッタ法によりゲート絶縁膜5の全面に膜厚約200nmのクロム膜6が形成される。次に、図8に示すように、所定の写真製版を行なうことによりレジストパターン63が形成される。そのレジストパターン63をマスクとしてクロム膜6にウエットエッチングを施すことにより、図9に示すように、ゲート電極6aが形成される。ゲート電極6aは、チャネルとなる不純物領域4aaを挟んで位置する不純物領域4abと不純物領域4acとに平面的にオーバラップするように形成されている。そして、ゲート電極6aとソース側に位置する不純物領域4abとがオーバラップする長さG1よりも、ゲート電極6aとドレイン側に位置する不純物領域4acとがオーバラップする長さG2の方が長くなるように設定され、たとえば、長さG2は1.5μmとされ、長さG1は0.5μmとされる。その後、アッシングと薬液処理を施すことで、レジストパターンが63が除去される。次に、図10に示すように、ゲート電極6aをマスクとして、たとえばドーズ量1×1014atom/cm2、加速エネルギ80KeVにて不純物領域4ab,4acにリンが注入されてソース領域およびドレイン領域となる不純物領域4ad,4aeが形成される。このようして、不純物領域4ad,4aeが形成されることで残された不純物領域4ab,4acが、ソース領域およびドレイン領域の不純物濃度よりも低く、ゲート電極6aと平面的にオーバラップするGOLD領域となる。次に、図11に示すように、ゲート電極6aを覆うように、たとえばプラズマCVD法により膜厚約400nmのシリコン酸化膜からなる層間絶縁膜7が形成される。次に、その層間絶縁膜7上に所定の写真製版処理を施すことにより、コンタクトホールを形成するためのレジストパターン図示せずが形成される。そのレジストパターンをマスクとして、層間絶縁膜7およびゲート絶縁膜5に異方性エッチングを施すことにより、図12に示すように、不純物領域4adの表面を露出するコンタクトホール7aと、不純物領域4aeの表面を露出するコンタクトホール7bが形成される。次に、コンタクトホール7a,7bを充填するように、層間絶縁膜7上にクロム膜とアルミニウム膜との積層膜図示せずが形成される。その積層膜上に所定の写真製版処理を施すことにより、電極を形成するためのレジストパターン図示せずが形成される。次に、そのレジストパターンをマスクとしてウエットエッチングを施すことにより、図13に示すように、ソース電極8aとドレイン電極8bが形成される。なお、半導体装置として表示デバイスの場合には、表示部に形成される画素薄膜トランジスタ図示せずでは、画素電極も同時に形成されることになる。以上のようにして薄膜トランジスタTを備えた半導体装置の主要部分が形成される。この薄膜トランジスタTでは、不純物領域4adがソース領域45となり、不純物領域4aeがドレイン領域46となり、不純物領域4ab,4acがGOLD領域41,42となり、不純物領域4aaがチャネル領域40となる。そのGOLD領域41,42では、図1に示すように、ドレイン側に位置するGOLD領域42のチャネル長方向の長さG2は、ソース側に位置するGOLD領域41のチャネル長方向の長さG1よりも長くなるように設定されている。つまり、両側部を有するゲート電極6aの一方の側部の直下に位置する部分からチャネル領域40までの、ゲート電極6aと平面的にオーバラップするGOLD領域41のチャネル長方向のオーバラップ長さG1よりも、ゲート電極6bの他方の側部の直下に位置する部分からチャネル領域40までの、ゲート電極6aと平面的にオーバラップするGOLD領域42のチャネル長方向のオーバラップ長さG2が長くなるように形成されている。次に、上述した薄膜トランジスタTについて、ソースドレイン耐圧を測定した結果について説明する。測定には、ゲート幅を10μm、実効ゲート長を5μm、ドレイン側のGOLD領域42のオーバラップ長G2を1.5μm、ソース側のGOLD領域41のオーバラップ長G1を0.5μm、チャネル長方向紙面に向かって左右方向のゲート電極6aの幅を7μmとした薄膜トランジスタを用いた。一方、比較のために、ドレイン側のGOLD領域のオーバラップ長と、ソース側のGOLD領域のオーバラップ長とが同じ長さである従来のGOLD構造の薄膜トランジスタを用いて測定した。なお、そのオーバラップ長を1.5μmとし、また、ゲート幅を10μm、チャネル長方向のゲート電極の幅を8μmとした。図14に、ソースドレイン耐圧の測定結果を示す。測定に際してゲート電圧は0Vに設定され、ソースは接地されている。そして、ドレイン電流が0.1μAとなるときのドレイン電圧をソースドレイン耐圧と定義した。図14に示すように、本実施の形態に係るGOLD構造の薄膜トランジスタ本発明の薄膜トランジスタのソースドレイン耐圧は、従来のGOLD構造の薄膜トランジスタと同レベルのソースドレイン耐圧を達成できることが確認された。次に、本実施の形態に係るGOLD構造の薄膜トランジスタと従来のGOLD構造の薄膜トランジスタのそれぞれの形状を実際に観察して寄生容量を見積もった。その結果、本実施の形態に係るGOLD構造の薄膜トランジスタでは、ゲート電極6aとのオーバラップ長が異なるGOLD領域41,42による寄生容量は、ゲート電極とのオーバラップ長が同じである従来のGOLD構造の薄膜トランジスタにおける寄生容量の約68であることが見積もられた。以上説明したように、本実施の形態に係るGOLD構造の薄膜トランジスタでは、従来のGOLD構造の薄膜トランジスタと比較して、同レベルのソースドレイン耐圧を確保しつつ、GOLD領域による寄生容量を低減することができることが判明した。なお、上述した半導体装置では、GOLD領域41,42は一つの不純物濃度を有する場合を例に挙げて説明したが、これに限られるものではなく、ソース領域45およびドレイン領域46の不純物濃度を超えない範囲で、複数の異なる不純物濃度を有するように構成してもよい。複数の不純物濃度を有することで、電界の集中を避けることができ、ソースドレイン耐圧を向上することができる。次に、オーバラップ長に関する変形例について説明する。変形例1上述したGOLD構造の薄膜トランジスタでは、ドレイン側のGOLD領域42のオーバラップ長が1.5μmである場合を例に挙げて説明したが、オーバラップ長はこの長さに限られるものではない。オーバラップ長をより長く設定することでソースドレイン耐圧を向上することができる。そのため、ソースドレイン耐圧の観点からではオーバラップ長は長い方が望ましい。図15に、ドレイン側のオーバラップ長とソースドレイン耐圧との関係のグラフを示す。通常では、ソースドレイン間電圧が10V程度で薄膜トランジスタを動作させているため、この電圧とソースドレイン耐圧を考慮すると、オーバラップ長は0.5μm以上であることが望ましい。一方、オーバラップ長を長くすると、チャネル長方向のゲート電極の幅もこれに合わせて大きくする必要があり、薄膜トランジスタのサイズが大きくなる。そのため、占有面積が増加することになり、オーバラップ長を過度に長くすることはできない。実施の形態に係るGOLD構造の薄膜トランジスタのサイズが従来のGOLD構造の薄膜トランジスタのサイズと同レベルとなるのは、オーバラップ長が約2.5μmの場合である。このことから、オーバラップ長を2.5μmを超えて設定することはサイズ占有面積の点で不利になるため、オーバラップ長の上限値は2.5μmとなる。変形例2オーバラップ長は露光プロセス写真製版処理の変動によって、基板の面内、あるいは、基板間でばらつきをもつことになる。オーバラップ長のばらつきは、ゲート電極をパターニングするためのレジストパターン63を形成図8参照する際のアライメント精度によって決まる。そのため、オーバラップ長を設定する際には、露光プロセスにおけるアライメント精度を考慮しておく必要がある。すなわち、目標とするオーバラップ長を確保するためには、オーバラップ長は、目標値とアライメント精度との和よりも大きくする設定する必要がある。現状の露光装置ステッパーではアライメント精度は0.3μm3σである。このことから、ドレイン側で目標値0.5μmのオーバラップ長を確保するためには、ドレイン側のオーバラップ長の設定値を0.8μm以上にする必要がある。一方、アライメント精度を考慮せずにオーバラップ長を設定すると、図15に示されるグラフによれば、ドレイン側のオーバラップ長の目標値0.5μmに対して、アライメント精度のばらつきの範囲内ではソースドレイン耐圧が10Vよりも低い場合がある。したがって、そのような場合にはソースドレイン耐圧を確保することができなくなるという問題が生じる。アライメント精度は、特に重ね合わせ精度が要求されるパターンでは、十分にそれが考慮されている。一般に、アライメント精度としては、コンタクトホールあるいはパッド開口を形成する際の下地パターンとの重ね合わせに対して最も高い精度が要求される。そのため、下地パターンに対するコンタクトホール等の位置ずれ設計値との差がアライメント精度に相当する値となる。変形例3上述したGOLD構造の薄膜トランジスタでは、ソース側のGOLD領域41のオーバラップ長が0.5μmである場合を例に挙げて説明したが、オーバラップ長はこの長さに限られるものではない。オーバラップ長をより短く設定することで寄生容量を低減することができる。そのため、寄生容量の観点からではオーバラップ長は短い方が望ましい。変形例2において説明したように、オーバラップ長は露光プロセス写真製版処理の変動によって、基板の面内、あるいは、基板間でばらつきをもつことになる。オーバラップ長のばらつきは、ゲート電極をパターニングするためのレジストパターンを形成する際のアライメント精度によって決まる。ソース側のオーバラップ長を確保するためには、オーバラップ長の設定値をアライメント精度よりも大きく設定する必要がある。現状の露光装置では、アライメント精度は0.3μm3σであることから、ソース側のオーバラップ長の設定値を0.3μmよりも大きくする必要がある。一方、アライメント精度を考慮せずにオーバラップ長を設定すると、オーバラップ長のばらつきの範囲内では、ソース側にオーバラップ長を確保することができなくなってGOLD領域を形成することができなくなる。GOLD構造の薄膜トランジスタでは、チャネル長はソース側に位置するGOLD領域とドレイン側に位置するGOLD領域との長さ距離となるが、ソース側にオーバラップ長を確保することができなくなると、このような場合のチャネル長はソース領域とドレイン側に位置するGOLD領域との距離で決まることになる。そのため、チャネル長が所定のチャネル長よりも短くなってしまい、ソースドレイン間の耐圧が低下したり、しきい値電圧や相互コンダクタンス等の特性が大きくばらつくことになる。前述したように、一般に、コンタクトホールあるいはパッド開口を形成する際の下地パターンとの重ね合わせに対して最も高いアライメント精度が要求されることから、下地パターンに対するコンタクトホール等の位置ずれ設計値との差がアライメント精度に相当する値となる。変形例4上述したGOLD構造の薄膜トランジスタでは、ソース側のGOLD領域41のオーバラップ長が0.5μmである場合を例に挙げて説明したが、オーバラップ長はこの長さに限られるものではない。ゲート電極6aとソース領域45とはその間の寄生容量により容量結合している。また、同様に、ゲート電極6aとドレイン領域46とはその間の寄生容量により容量結合している。これらの寄生容量には、ゲート電極6aに正電圧が印加されて薄膜トランジスタがON動作をする際に充電されることになる。薄膜トランジスタがOFF動作をする際には、ゲート電極6aの電圧が負側に変化するため、寄生容量に蓄積された電荷量が変化する。ソース領域45またはドレイン領域46に負荷容量が結合している場合、寄生容量に蓄積される電荷量の変化によって、負荷容量に作用する電圧も変化することになる。このような電圧の変化は、表示デバイスにおいてはコントラストなどの表示特性の劣化につながることになる。ここで、ソース側に負荷容量を結合させた際のソース側のオーバラップ長と電圧変化の充電時の電圧に対する割合の関係を図16に示す。なお、負荷容量を3pFとした。図16に示すように、ソース側のオーバラップ長が長くなると、電圧変化の割合も大きくなることがわかる。特に、電圧変化の割合は、オーバラップ長が1.0μmを超えない範囲において比較的小さい。このことから、負荷容量に作用する電圧の変化を小さく観点から、ソース側のオーバラップ長は1.0μm以下に設定することが有効であることがわかる。変形例5上述したGOLD構造の薄膜トランジスタでは、ドレイン側のGOLD領域42のオーバラップ長が1.5μmであり、ソース側のGOLD領域41のオーバラップ長が0.5μmである場合を例に挙げて説明した。この場合、ドレイン側のGOLD領域42のオーバラップ長と、ソース側のGOLD領域41のオーバラップ長との差は1.0μmとなるが、オーバラップ長の差はこれに限られるものではない。すでに説明したように、オーバラップ長のばらつきは、ゲート電極をパターニングするためのレジストパターンを形成する際のアライメント精度によって決まり、そのアライメント精度は0.3μm3σである。このことから、ソース側のオーバラップ長をドレイン側のオーバラップ長よりも短くするためには、ソース側のオーバラップ長とドレイン側のオーバラップ長との差を0.6μm以上に設定する必要がある。なお、上述した各変形例におけるオーバラップ長に関しては、以下で説明する各実施の形態においても同様に当てはまる。実施の形態2上述した半導体装置の製造方法では、薄膜トランジスタとしてnチャネル型薄膜トランジスタを例に挙げて説明したが、ガラス基板上では、同時にpチャネル型薄膜トランジスタも形成されることになる。ここでは、pチャネル型薄膜トランジスタの製造方法のうち主な工程を挙げて説明する。まず、前述した図4に示す工程の後、図17に示すように、所定の写真製版を行なうことによりレジストパターン62が形成される。そのレジストパターン62をマスクとして、たとえばドーズ量5×1013atom/cm2、加速エネルギ60KeVにて多結晶シリコン膜にボロンが注入されて不純物領域4ab,4acが形成される。この注入量がGOLD領域における注入量になる。不純物領域4abと不純物領域4acとの間にはチャネルとなる不純物領域4aaが形成される。その後、アッシングと薬液処理を施すことで、レジストパターンが62が除去される。その後、前述した図7から図9に示す工程と同様の工程を経て、図18に示すように、ゲート電極6aが形成される。次に、ゲート電極6aをマスクとして、たとえばドーズ量1×1015atom/cm2、加速エネルギ60KeVにて不純物領域4ab,4acにボロンが注入されてソース領域およびドレイン領域となる不純物領域4ad,4aeが形成される。このようして、不純物領域4ad,4aeが形成されることで残された不純物領域4ab,4acが、ソース領域およびドレイン領域の不純物濃度よりも低く、ゲート電極6aと平面的にオーバラップするGOLD領域となる。その後、前述した図11~図13に示す工程と同様の工程を経て、図19に示すように、pチャネル型のGOLD構造の薄膜トランジスタが形成される。次に、上述した薄膜トランジスタについて、ソースドレイン耐圧を測定した結果について説明する。測定には、ゲート幅を20μm、実効ゲート長を5μm、ドレイン側のGOLD領域42のオーバラップ長G2を1.5μm、ソース側のGOLD領域41のオーバラップ長G1を0.5μm、チャネル長方向のゲート電極6aの幅を7μmとした薄膜トランジスタを用いた。一方、比較のために、ドレイン側のGOLD領域のオーバラップ長と、ソース側のGOLD領域のオーバラップ長とが同じ長さである従来のGOLD構造の薄膜トランジスタを用いて測定した。なお、そのオーバラップ長を1.5μmとし、また、ゲート幅を20μmとした。図20に、ソースドレイン耐圧の測定結果を示す。なお、測定条件等は前述した条件と同様である。図20に示すように、実施の形態2に係るGOLD構造の薄膜トランジスタ本発明の薄膜トランジスタのソースドレイン耐圧は、従来のGOLD構造の薄膜トランジスタと同レベルのソースドレイン耐圧を達成できることが確認された。次に、本実施の形態に係るGOLD構造の薄膜トランジスタと従来のGOLD構造の薄膜トランジスタのそれぞれの形状を実際に観察して寄生容量を見積もった。その結果、実施の形態に係るGOLD構造の薄膜トランジスタでは、ゲート電極6aとのオーバラップ長が異なるGOLD領域41,42による寄生容量は、ゲート電極とのオーバラップ長が同じである従来のGOLD構造の薄膜トランジスタにおける寄生容量の約68であることが見積もられた。このように、本実施の形態に係るGOLD構造の薄膜トランジスタでは、従来のGOLD構造の薄膜トランジスタと同レベルの耐圧を確保しながら、寄生容量を大幅に低減できることが確認された。実施の形態3ここでは、ドレイン側だけにGOLD領域を備えてソース側にはGOLD領域を備えない半導体装置を例に挙げる。まず、その製造方法について説明する。図21に示すゲート絶縁膜5を形成し、薄膜トランジスタのしきい値を制御するための所定の不純物を注入する工程までは、前述した図4に示す工程までと同様である。次に、図22に示すように、所定の写真製版を行なうことによりレジストパターン65が形成される。次に、レジストパターン65をマスクとして、たとえばドーズ量1×1013atom/cm2、加速エネルギ80KeVにて多結晶シリコン膜4aにリンが注入されて不純物領域4ab,4acが形成される。この注入量がGOLD領域における注入量になる。不純物領域4abと不純物領域4acとの間にはチャネルとなる不純物領域4aaが形成される。その後、アッシングと薬液処理を施すことで、レジストパターンが65が除去される。その後、前述した図7~図9に示す工程と同様の工程を経て、図23に示すように、ゲート絶縁膜5上にゲート電極6aが形成される。この場合、ゲート電極6aは、チャネルとなる不純物領域4aaを挟んで位置する不純物領域4ab、4acのうち不純物領域4acのみと平面的にオーバラップし、不純物領域4abとはオーバラップしないように形成される。ゲート電極6aとドレイン側に位置する不純物領域4acとがオーバラップする長さG2は1.5μmとされる。次に、ゲート電極6aをマスクとして、たとえばドーズ量1×1014atom/cm2、加速エネルギ80KeVにて不純物領域4ab,4acにリンが注入されてソース領域およびドレイン領域となる不純物領域4ad,4aeが形成される。このようして、不純物領域4ad,4aeが形成されることで残された不純物領域4acが、ソース領域およびドレイン領域の不純物濃度よりも低く、ゲート電極6aと平面的にオーバラップするGOLD領域となる。その後、前述した図11~図13に示す工程と同様の工程を経て、図24に示すように、GOLD構造の薄膜トランジスタが形成される。このようにして形成されたGOLD構造の薄膜トランジスタでは、ドレイン側だけにゲート電極6aと平面的にオーバラップするGOLD領域42を備え、ソース側ではゲート電極6aと平面的にオーバラップするGOLD領域を備えていない。次に、上述した薄膜トランジスタについて、ソースドレイン耐圧を測定した結果について説明する。測定には、ゲート幅を10μm、実効ゲート長を5μm、ドレイン側のGOLD領域42のオーバラップ長G2を1.5μm、チャネル長方向のゲート電極6aの幅を6.5μmとした薄膜トランジスタを用いた。一方、比較のために、ドレイン側のGOLD領域のオーバラップ長と、ソース側のGOLD領域のオーバラップ長とが同じ長さである従来のGOLD構造の薄膜トランジスタを用いて測定した。図25に、ソースドレイン耐圧の測定結果を示す。なお、測定条件等は前述した条件と同様である。図25に示すように、本実施の形態に係るGOLD構造の薄膜トランジスタのソースドレイン耐圧は、実施の形態1に係るGOLD構造の薄膜トランジスタの耐圧とほとんど同じであり、従来のGOLD構造の薄膜トランジスタと同レベルのソースドレイン耐圧を達成できることが確認された。次に、本実施の形態に係るGOLD構造の薄膜トランジスタと従来のGOLD構造の薄膜トランジスタのそれぞれの形状を実際に観察して寄生容量を見積もった。その結果、本実施の形態に係るGOLD構造の薄膜トランジスタでは、ゲート電極6aとオーバラップするGOLD領域は、ドレイン側に位置するGOLD領域42だけであり、このGOLD領域42による寄生容量は、従来のGOLD構造の薄膜トランジスタにおける寄生容量の約50であることが見積もられ、寄生容量がさらに低減することがわかった。このように、本実施の形態に係るGOLD構造の薄膜トランジスタでは、従来のGOLD構造の薄膜トランジスタと同レベルの耐圧を確保しながら、寄生容量をさらに低減できることが確認された。実施の形態4実施の形態3では、薄膜トランジスタとしてnチャネル型薄膜トランジスタを例に挙げて説明したが、ガラス基板上では、同時にpチャネル型薄膜トランジスタも形成される。ここでは、pチャネル型薄膜トランジスタの製造方法のうち主な工程を挙げて説明する。まず、前述した図4に示す工程の後、図26に示すように、所定の写真製版を行なうことによりレジストパターン65が形成される。そのレジストパターン65をマスクとして、たとえばドーズ量5×1013atom/cm2、加速エネルギ60KeVにて多結晶シリコン膜にボロンが注入されて不純物領域4ab,4acが形成される。この注入量がGOLD領域における注入量になる。不純物領域4abと不純物領域4acとの間にはチャネルとなる不純物領域4aaが形成される。その後、アッシングと薬液処理を施すことで、レジストパターンが65が除去される。その後、前述した図7から図9に示す工程と同様の工程を経て、図27に示すように、ゲート電極6aが形成される。次に、ゲート電極6aをマスクとして、たとえばドーズ量1×1015atom/cm2、加速エネルギ60KeVにて不純物領域4ab,4acにボロンが注入されてソース領域およびドレイン領域となる不純物領域4ad,4aeが形成される。このようして、不純物領域4ad,4aeが形成されることでドレイン側に残された不純物領域4acが、ソース領域およびドレイン領域の不純物濃度よりも低く、ゲート電極6aと平面的にオーバラップするGOLD領域となる。その後、前述した図11~図13に示す工程と同様の工程を経て、図28に示すように、pチャネル型のGOLD構造の薄膜トランジスタが形成される。次に、上述した薄膜トランジスタについて、ソースドレイン耐圧を測定した結果について説明する。測定には、ゲート幅を20μm、実効ゲート長を5μm、ドレイン側のGOLD領域42のオーバラップ長G2を1.5μm、チャネル長方向のゲート電極6aの幅を6.5μmとした薄膜トランジスタを用いた。一方、比較のために、ドレイン側のGOLD領域のオーバラップ長と、ソース側のGOLD領域のオーバラップ長とが同じ長さである従来のGOLD構造の薄膜トランジスタを用いて測定した。図29に、ソースドレイン耐圧の測定結果を示す。なお、測定条件等は前述した条件と同様である。図29に示すように、本実施の形態に係るGOLD構造の薄膜トランジスタのソースドレイン耐圧は、実施の形態2に係るGOLD構造の薄膜トランジスタの耐圧とほとんど同じであり、従来のGOLD構造の薄膜トランジスタと同レベルのソースドレイン耐圧を達成できることが確認された。次に、実施の形態4に係るGOLD構造の薄膜トランジスタと従来のGOLD構造の薄膜トランジスタのそれぞれの形状を実際に観察して寄生容量を見積もった。その結果、実施の形態4に係るGOLD構造の薄膜トランジスタでは、ゲート電極6aとオーバラップするGOLD領域は、ドレイン側に位置するGOLD領域42だけであり、このGOLD領域42による寄生容量は、従来のGOLD構造の薄膜トランジスタにおける寄生容量の約50であることが見積もられ、寄生容量がさらに低減することがわかった。このように、本実施の形態に係るGOLD構造の薄膜トランジスタでは、従来のGOLD構造の薄膜トランジスタと同レベルの耐圧を確保しながら、寄生容量をさらに低減できることが確認された。実施の形態5ここでは、GOLD領域とLDD領域の双方を備えた薄膜トランジスタを例に挙げる。まず、その製造方法について説明する。図30に示すゲート絶縁膜5を形成し、薄膜トランジスタのしきい値を制御するための所定の不純物を注入する工程までは、前述した図4に示す工程までと同様である。次に、図31に示すように、所定の写真製版を行なうことによりレジストパターン62が形成される。次に、レジストパターン62をマスクとして、たとえばドーズ量1×1013atom/cm2、加速エネルギ80KeVにて多結晶シリコン膜にリンが注入されて不純物領域4ab,4acが形成される。この注入量がGOLD領域における注入量になる。不純物領域4abと不純物領域4acとの間にはチャネルとなる不純物領域4aaが形成される。その後、アッシングと薬液処理を施すことで、レジストパターンが62が除去される。その後、前述した図7~図9に示す工程と同様の工程を経て、図32に示すように、ゲート絶縁膜5上にゲート電極6aが形成される。このとき、ゲート電極6aを形成するためのレジストパターン66は、チャネルとなる不純物領域4aaを挟んで位置する不純物領域4ab、4acと平面的にオーバラップし、不純物領域4acと平面的にオーバラップする長さが、不純物領域4abと平面的にオーバラップする長さよりも長くなるように形成される。なお、ウエットエッチングを施すことで、ゲート電極となるクロム膜の側面にはエッチングが施されることになるが、そのエッチングされる量はオーバエッチングを施す時間によって制御することができる。レジストパターン66を残した状態で、このレジストパターン66をマスクとして、たとえばドーズ量1×1014atom/cm2、加速エネルギ80KeVにて不純物領域4ab,4acにリンが注入されてソース領域およびドレイン領域となる不純物領域4ad,4aeが形成される。その後、アッシングと薬液処理を施すことで、レジストパターンが66が除去される。このようして、不純物領域4ad,4aeが形成されることで残された不純物領域4abでは、ゲート電極6aと平面的にオーバラップする不純物領域の部分部分Aと、ゲート電極とはオーバラップしない不純物領域の部分部分Bがある。ここで、あらためて部分Aを不純物領域4abとし、部分Bを不純物領域4afとすると、不純物領域4abがGOLD領域41となり、不純物領域4afがLDD領域43となる。また、残された不純物領域4acについても、同様にして、不純物領域4acがGOLD領域42となり、不純物領域4agがLDD領域44となる。そして、ドレイン側に位置するGOLD領域42のチャネル長方向の長さG2は、ソース側に位置するGOLD領域41のチャネル長方向の長さG1よりも長く設定されている。その後、前述した図11~図13に示す工程と同様の工程を経て、図33に示すように、LDD構造を有するGOLD構造の薄膜トランジスタが形成される。このようにして形成されたGOLD構造の薄膜トランジスタでは、ドレイン側に位置するGOLD領域42のチャネル長方向の長さG2が、ソース側に位置するGOLD領域41のチャネル長方向の長さG1よりも長く設定されている。さらに、そのGOLD領域41とソース領域45との間にLDD領域43が形成され、GOLD領域42とドレイン領域46との間にLDD領域44が形成されている。次に、上述した薄膜トランジスタについて、ソースドレイン耐圧を測定した結果について説明する。測定には、ゲート幅を10μm、実効ゲート長を5μm、ドレイン側のGOLD領域42のオーバラップ長G2を1.5μm、ドレイン側のLDD領域44のチャネル長方向の長さL2を0.3μm、ソース側のGOLD領域41のオーバラップ長G1を0.5μm、ソース側のLLD領域43のチャネル長方向の長さL1を0.3μm、チャネル長方向のゲート電極6aの幅を7μmとした薄膜トランジスタを用いた。一方、比較のために、ドレイン側のGOLD領域のオーバラップ長と、ソース側のGOLD領域のオーバラップ長とが同じ長さである従来のGOLD構造の薄膜トランジスタを用いて測定した。また、実施の形態1において説明した薄膜トランジスタについても測定した。図34に、ソースドレイン耐圧の測定結果を示す。なお、測定条件等は前述した条件と同様である。図34に示すように、本実施の形態に係るGOLD構造の薄膜トランジスタのソースドレイン耐圧は、従来のGOLD構造の薄膜トランジスタの耐圧および実施の形態1に係る薄膜トランジスタの耐圧よりも高く、耐圧を向上することができることが確認された。次に、実施の形態に係るGOLD構造の薄膜トランジスタ、従来のGOLD構造の薄膜トランジスタおよび実施の形態1に係る薄膜トランジスタのそれぞれの形状を実際に観察して寄生容量を見積もった。その結果、実施の形態に係るGOLD構造の薄膜トランジスタでは、ゲート電極6aとのオーバラップ長が異なるGOLD領域41,42による寄生容量は、ゲート電極とのオーバラップ長が同じである従来のGOLD構造の薄膜トランジスタにおける寄生容量よりも低く、また、実施の形態1に係る薄膜トランジスタの寄生容量と同レベルであることが見積もられた。このように、本実施の形態に係るGOLD構造の薄膜トランジスタでは、従来のGOLD構造の薄膜トランジスタの耐圧より高い耐圧を確保することができるとともに、寄生容量も大幅に低減できることが確認された。実施の形態6実施の形態5では、薄膜トランジスタとしてnチャネル型薄膜トランジスタを例に挙げて説明したが、ガラス基板上では、同時にpチャネル型薄膜トランジスタも形成される。ここでは、pチャネル型薄膜トランジスタの製造方法のうち主な工程を挙げて説明する。まず、図4に示す工程の後、図35に示すように、所定の写真製版を行なうことによりレジストパターン62が形成される。次に、レジストパターン62をマスクとして、たとえばドーズ量5×1013atom/cm2、加速エネルギ60KeVにて多結晶シリコン膜にボロンが注入されて不純物領域4ab,4acが形成される。この注入量がGOLD領域における注入量になる。不純物領域4abと不純物領域4acとの間にはチャネルとなる不純物領域4aaが形成される。その後、アッシングと薬液処理を施すことで、レジストパターンが62が除去される。その後、前述した図7~図9に示す工程と同様の工程を経て、図36に示すように、ゲート絶縁膜5上にゲート電極6aが形成される。このとき、ゲート電極6aを形成するためのレジストパターン66は、チャネルとなる不純物領域4aaを挟んで位置する不純物領域4ab、4acと平面的にオーバラップし、不純物領域4acと平面的にオーバラップする長さが、不純物領域4abと平面的にオーバラップする長さよりも長くなるように形成される。なお、ウエットエッチングを施すことで、ゲート電極となるクロム膜の側面にはエッチングが施されることになるが、そのエッチングされる量はオーバエッチングを施す時間によって制御することができる。レジストパターン66を残した状態で、このレジストパターン66をマスクとして、たとえばドーズ量1×1015atom/cm2、加速エネルギ60KeVにて不純物領域4ab,4acにボロンが注入されてソース領域およびドレイン領域となる不純物領域4ad,4aeが形成される。その後、アッシングと薬液処理を施すことで、レジストパターン66が除去される。このようして、不純物領域4ad,4aeが形成されることで残された不純物領域4abでは、ゲート電極6aと平面的にオーバラップする不純物領域の部分部分Aと、ゲート電極とはオーバラップしない不純物領域の部分部分Bがある。ここで、あらためて部分Aを不純物領域4abとし、部分Bを不純物領域4afとすると、不純物領域4abがGOLD領域41となり、不純物領域4afがLDD領域43となる。また、残された不純物領域4acについても、同様にして、不純物領域4acがGOLD領域42となり、不純物領域4agがLDD領域44となる。そして、ドレイン側に位置するGOLD領域42のチャネル長方向の長さG2は、ソース側に位置するGOLD領域41のチャネル長方向の長さG1よりも長く設定されている。その後、前述した図11~図13に示す工程と同様の工程を経て、図37に示すように、LDD構造を有するGOLD構造の薄膜トランジスタが形成される。このようにして形成されたGOLD構造の薄膜トランジスタでは、ドレイン側に位置するGOLD領域42のチャネル長方向の長さG2が、ソース側に位置するGOLD領域41のチャネル長方向の長さG1よりも長く設定されている。さらに、そのGOLD領域41とソース領域45との間にLDD領域43が形成され、GOLD領域42とドレイン領域46との間にLDD領域44が形成されている。次に、上述した薄膜トランジスタについて、ソースドレイン耐圧を測定した結果について説明する。測定には、ゲート幅を20μm、実効ゲート長を5μm、ドレイン側のGOLD領域42のオーバラップ長G2を1.5μm、ドレイン側のLDD領域44のチャネル長方向の長さL2を0.3μm、ソース側のGOLD領域41のオーバラップ長G1を0.5μm、ソース側のLLD領域43のチャネル長方向の長さL1を0.3μm、チャネル長方向のゲート電極6aの幅を7μmとした薄膜トランジスタを用いた。一方、比較のために、ドレイン側のGOLD領域のオーバラップ長と、ソース側のGOLD領域のオーバラップ長とが同じ長さである従来のGOLD構造の薄膜トランジスタを用いて測定した。また、実施の形態2において説明した薄膜トランジスタについても測定した。図38に、ソースドレイン耐圧の測定結果を示す。なお、測定条件等は前述した条件と同様である。図38に示すように、本実施の形態に係るGOLD構造の薄膜トランジスタのソースドレイン耐圧は、従来のGOLD構造の薄膜トランジスタの耐圧および実施の形態2に係る薄膜トランジスタの耐圧よりも高く、耐圧を向上することができることが確認された。次に、本実施の形態に係るGOLD構造の薄膜トランジスタ、従来のGOLD構造の薄膜トランジスタおよび実施の形態2に係る薄膜トランジスタのそれぞれの形状を実際に観察して寄生容量を見積もった。その結果、本実施の形態に係るGOLD構造の薄膜トランジスタでは、ゲート電極6aとのオーバラップ長が異なるGOLD領域41,42による寄生容量は、ゲート電極とのオーバラップ長が同じである従来のGOLD構造の薄膜トランジスタにおける寄生容量よりも低く、また、実施の形態2に係る薄膜トランジスタの寄生容量と同レベルであることが見積もられた。このように、本実施の形態に係るGOLD構造の薄膜トランジスタでは、従来のGOLD構造の薄膜トランジスタの耐圧よりも高い耐圧を確保することができるとともに、寄生容量も大幅に低減できることが確認された。実施の形態7ここでは、GOLD領域とLDD領域の双方を備えた薄膜トランジスタの他の例を挙げる。まず、その製造方法について説明する。図39に示すゲート絶縁膜5を形成し、薄膜トランジスタのしきい値を制御するための所定の不純物を注入する工程までは、前述した図4に示す工程までと同様である。次に、図40に示すように、所定の写真製版を行なうことによりレジストパターン62が形成される。次に、レジストパターン62をマスクとして、たとえばドーズ量1×1013atom/cm2、加速エネルギ80KeVにて多結晶シリコン膜4aにリンが注入されて不純物領域4ab,4acが形成される。この注入量がGOLD領域における注入量になる。不純物領域4abと不純物領域4acとの間にはチャネルとなる不純物領域4aaが形成される。その後、アッシングと薬液処理を施すことで、レジストパターンが62が除去される。その後、前述した図7~図9に示す工程と同様の工程を経て、図41に示すように、ゲート絶縁膜5上にゲート電極6aが形成される。このとき、ゲート電極6aを形成するためのレジストパターン66は、チャネルとなる不純物領域4aaを挟んで位置する不純物領域4ab、4acのうち、一方の不純物領域4acと平面的にオーバラップするように形成されている。なお、ウエットエッチングを施すことで、ゲート電極となるクロム膜の側面にはエッチングが施されることになるが、そのエッチングされる量はオーバエッチングを施す時間によって制御することができる。レジストパターン66を残した状態で、このレジストパターン66をマスクとして、たとえばドーズ量1×1014atom/cm2、加速エネルギ80KeVにて不純物領域4ab,4acにリンが注入されてソース領域およびドレイン領域となる不純物領域4ad,4aeが形成される。その後、アッシングと薬液処理を施すことで、レジストパターンが66が除去される。このようして、不純物領域4ad,4aeが形成されることで残された不純物領域4acでは、ゲート電極6aと平面的にオーバラップする不純物領域の部分部分Aと、ゲート電極とはオーバラップしない不純物領域の部分部分Bがある。ここで、あらためて部分Aを不純物領域4acとし、部分Bを不純物領域4agとすると、不純物領域4acがGOLD領域42となり、不純物領域4agがLDD領域44となる。ソース側にはGOLD領域は形成されない。その後、前述した図11~図13に示す工程と同様の工程を経て、図42に示すように、GOLD構造の薄膜トランジスタが形成される。このようにして形成されたGOLD構造の薄膜トランジスタでは、ドレイン側にGOLD領域42とLDD領域44が形成され、ソース側には形成されていない。次に、上述した薄膜トランジスタについて、ソースドレイン耐圧を測定した結果について説明する。測定には、ゲート幅を10μm、実効ゲート長を5μm、ドレイン側のGOLD領域42のオーバラップ長G2を1.5μm、ドレイン側のLDD領域44のチャネル長方向の長さL2を0.3μm、チャネル長方向のゲート電極6aの幅を6.5μmとした薄膜トランジスタを用いた。一方、比較のために、ドレイン側のGOLD領域のオーバラップ長と、ソース側のGOLD領域のオーバラップ長とが同じ長さである従来のGOLD構造の薄膜トランジスタを用いて測定した。また、実施の形態1において説明した薄膜トランジスタについても測定した。図43に、ソースドレイン耐圧の測定結果を示す。なお、測定条件等は前述した条件と同様である。図43に示すように、本実施の形態に係るGOLD構造の薄膜トランジスタのソースドレイン耐圧は、従来のGOLD構造の薄膜トランジスタの耐圧および実施の形態1に係る薄膜トランジスタの耐圧よりも高く、耐圧を向上することができることが確認された。次に、実施の形態に係るGOLD構造の薄膜トランジスタ、従来のGOLD構造の薄膜トランジスタおよび実施の形態1に係る薄膜トランジスタのそれぞれの形状を実際に観察して寄生容量を見積もった。その結果、実施の形態に係るGOLD構造の薄膜トランジスタでは、ゲート電極6aとオーバラップするGOLD領域がドレイン側にだけ形成され、ソース側に形成されていないために、GOLD領域42による寄生容量は、従来のGOLD構造の薄膜トランジスタにおける寄生容量の約50にまで低減することが見積もられた。また、実施の形態1に係る薄膜トランジスタと比べると、ソース側にGOLD領域が形成されていないことで、寄生容量をさらに低減できることが見積もられた。このように、本実施の形態に係るGOLD構造の薄膜トランジスタでは、従来のGOLD構造の薄膜トランジスタの耐圧よりも高い耐圧を確保することができるとともに、寄生容量もさらに低減できることが確認された。実施の形態8実施の形態7では、薄膜トランジスタとしてnチャネル型薄膜トランジスタを例に挙げて説明したが、ガラス基板上では、同時にpチャネル型薄膜トランジスタも形成される。ここでは、pチャネル型薄膜トランジスタの製造方法のうち主な工程を挙げて説明する。まず、図4に示す工程の後、図44に示すように、所定の写真製版を行なうことによりレジストパターン62が形成される。次に、レジストパターン62をマスクとして、たとえばドーズ量5×1013atom/cm2、加速エネルギ60KeVにて多結晶シリコン膜4aにボロンが注入されて不純物領域4ab,4acが形成される。この注入量がGOLD領域における注入量になる。不純物領域4abと不純物領域4acとの間にはチャネルとなる不純物領域4aaが形成される。その後、アッシングと薬液処理を施すことで、レジストパターンが62が除去される。その後、前述した図7~図9に示す工程と同様の工程を経て、図45に示すように、ゲート絶縁膜5上にゲート電極6aが形成される。このとき、ゲート電極6aを形成するためのレジストパターン66は、チャネルとなる不純物領域4aaを挟んで位置する不純物領域4ab、4acのうち、一方の不純物領域4acと平面的にオーバラップするように形成されている。なお、ウエットエッチングを施すことで、ゲート電極となるクロム膜の側面にはエッチングが施されることになるが、そのエッチングされる量はオーバエッチングを施す時間によって制御することができる。レジストパターン66を残した状態で、このレジストパターン66をマスクとして、たとえばドーズ量1×1015atom/cm2、加速エネルギ60KeVにて不純物領域4ab,4acにボロンが注入されてソース領域およびドレイン領域となる不純物領域4ad,4aeが形成される。その後、アッシングと薬液処理を施すことで、レジストパターンが66が除去される。このようして、不純物領域4ad,4aeが形成されることで残された不純物領域4acでは、ゲート電極6aと平面的にオーバラップする不純物領域の部分部分Aと、ゲート電極とはオーバラップしない不純物領域の部分部分Bがある。ここで、あらためて部分Aを不純物領域4acとし、部分Bを不純物領域4agとすると、不純物領域4acがGOLD領域42となり、不純物領域4agがLDD領域44となる。ソース側にはGOLD領域は形成されない。その後、前述した図11~図13に示す工程と同様の工程を経て、図46に示すように、GOLD構造の薄膜トランジスタが形成される。次に、上述した薄膜トランジスタについて、ソースドレイン耐圧を測定した結果について説明する。測定には、ゲート幅を20μm、実効ゲート長を5μm、ドレイン側のGOLD領域42のオーバラップ長G2を1.5μm、ドレイン側のLDD領域44のチャネル長方向の長さL2を0.3μm、チャネル長方向のゲート電極6aの幅を6.5μmとした薄膜トランジスタを用いた。一方、比較のために、ドレイン側のGOLD領域のオーバラップ長と、ソース側のGOLD領域のオーバラップ長とが同じ長さである従来のGOLD構造の薄膜トランジスタを用いて測定した。また、実施の形態2において説明した薄膜トランジスタについても測定した。図47に、ソースドレイン耐圧の測定結果を示す。なお、測定条件等は前述した条件と同様である。図47に示すように、本実施の形態に係るGOLD構造の薄膜トランジスタのソースドレイン耐圧は、従来のGOLD構造の薄膜トランジスタの耐圧および実施の形態2に係る薄膜トランジスタの耐圧よりも高く、耐圧を向上することができることが確認された。次に、実施の形態に係るGOLD構造の薄膜トランジスタ、従来のGOLD構造の薄膜トランジスタおよび実施の形態7に係る薄膜トランジスタのそれぞれの形状を実際に観察して寄生容量を見積もった。その結果、実施の形態に係るGOLD構造の薄膜トランジスタでは、ゲート電極6aとオーバラップするGOLD領域がドレイン側にだけ形成され、ソース側に形成されていないために、GOLD領域42による寄生容量は、従来のGOLD構造の薄膜トランジスタにおける寄生容量の約50にまで低減することが見積もられた。また、実施の形態2に係る薄膜トランジスタの寄生容量と比べても低減できることが見積もられた。このように、本実施の形態に係るGOLD構造の薄膜トランジスタでは、従来のGOLD構造の薄膜トランジスタの耐圧よりも高い耐圧を確保することができるとともに、寄生容量もさらに低減できることが確認された。実施の形態9ここでは、GOLD領域とLDD領域の双方を備えた薄膜トランジスタの他の例を挙げる。まず、その製造方法について説明する。図48に示すゲート絶縁膜5を形成し、薄膜トランジスタのしきい値を制御するための所定の不純物を注入する工程までは、前述した図4に示す工程までと同様である。次に、図49に示すように、所定の写真製版を行なうことによりレジストパターン62が形成される。次に、レジストパターン62をマスクとして、たとえばドーズ量1×1013atom/cm2、加速エネルギ80KeVにて多結晶シリコン膜にリンが注入されて不純物領域4ab,4acが形成される。この注入量がGOLD領域における注入量になる。不純物領域4abと不純物領域4acとの間にはチャネルとなる不純物領域4aaが形成される。その後、アッシングと薬液処理を施すことで、レジストパターンが62が除去される。その後、前述した図7~図9に示す工程と同様の工程を経て、図50に示すように、ゲート絶縁膜5上にゲート電極6aが形成される。このとき、ゲート電極6aを形成するためのレジストパターン66は、不純物領域4ab,4acと平面的にオーバラップするように形成され、特に、レジストパターン66とドレイン側に位置する不純物領域4acとのチャネル長方向の重なり長さが、レジストパターン66とソース側に位置する不純物領域4abとのチャネル長方向の重なり長さよりも長くなるように形成される。なお、ウエットエッチングを施すことで、ゲート電極となるクロム膜の側面にはエッチングが施されることになるが、そのエッチングされる量はオーバエッチングを施す時間によって制御することができる。レジストパターン66を残した状態で、このレジストパターン66をマスクとして、たとえばドーズ量1×1014atom/cm2、加速エネルギ80KeVにて不純物領域4ab,4acにリンが注入されてソース領域およびドレイン領域となる不純物領域4ad,4aeが形成される。その後、アッシングと薬液処理を施すことで、レジストパターン66が除去される。次に、図51に示すように、ゲート電極6aをマスクとして、たとえばドーズ量1×1013atom/cm2、加速エネルギ80KeVにて不純物領域4ab,4acにリンが注入されてLDD領域となる不純物領域4af,4agが形成される。これにより、ソース側では不純物領域4abがGOLD領域41となり、不純物領域4afがLDD領域43となる。また、ドレイン側では不純物領域4acがGOLD領域42となり、不純物領域4agがLDD領域44となる。そして、ドレイン側に位置するGOLD領域42のチャネル長方向の長さG2は、ソース側に位置するGOLD領域41のチャネル長方向の長さG1よりも長く設定されている。その後、前述した図11~図13に示す工程と同様の工程を経て、図52に示すように、GOLD構造の薄膜トランジスタが形成される。このようにして形成されたGOLD構造の薄膜トランジスタでは、ドレイン側に位置するGOLD領域42のチャネル長方向の長さG2が、ソース側に位置するGOLD領域41のチャネル長方向の長さG1よりも長く設定されている。さらに、そのGOLD領域41とソース領域45との間にLDD領域43が形成され、GOLD領域42とドレイン領域46との間にLDD領域44が形成されている。次に、上述した薄膜トランジスタについて、ソースドレイン耐圧を測定した結果について説明する。測定には、ゲート幅を10μm、実効ゲート長を5μm、ドレイン側のGOLD領域42のオーバラップ長G2を1.5μm、ドレイン側のLDD領域44のチャネル長方向の長さL2を0.3μm、ソース側のGOLD領域41のオーバラップ長G1を0.5μm、ソース側のLLD領域43のチャネル長方向の長さL1を0.3μm、チャネル長方向のゲート電極6aの幅を7μmとした薄膜トランジスタを用いた。一方、比較のために、ドレイン側のGOLD領域のオーバラップ長と、ソース側のGOLD領域のオーバラップ長とが同じ長さである従来のGOLD構造の薄膜トランジスタを用いて測定した。また、実施の形態1において説明した薄膜トランジスタについても測定した。図53に、ソースドレイン耐圧の測定結果を示す。なお、測定条件等は前述した条件と同様である。図53に示すように、本実施の形態に係るGOLD構造の薄膜トランジスタのソースドレイン耐圧は、従来のGOLD構造の薄膜トランジスタの耐圧よりも高いことが確認された。また、実施の形態1に係る薄膜トランジスタとの比較では、本実施の形態に係るGOLD構造の薄膜トランジスタでは、LDD領域42,43が形成されていることで、ソースドレイン耐圧をより向上できることが確認された。次に、本実施の形態に係るGOLD構造の薄膜トランジスタおよび従来のGOLD構造の薄膜トランジスタのそれぞれの形状を実際に観察して寄生容量を見積もった。その結果、本実施の形態に係るGOLD構造の薄膜トランジスタでは、ゲート電極6aとのオーバラップ長が異なるGOLD領域41,42による寄生容量は、ゲート電極とのオーバラップ長が同じである従来のGOLD構造の薄膜トランジスタにおける寄生容量よりも低いことが見積もられた。このように、本実施の形態に係るGOLD構造の薄膜トランジスタでは、従来のGOLD構造の薄膜トランジスタの耐圧よりも高い耐圧を確保することができるとともに、寄生容量もさらに低減できることが確認された。実施の形態10実施の形態9では、薄膜トランジスタとしてnチャネル型薄膜トランジスタを例に挙げて説明した。ここでは、pチャネル型薄膜トランジスタの製造方法のうち主な工程を挙げて説明する。まず、図4に示す工程の後、図54に示すように、所定の写真製版を行なうことによりレジストパターン62が形成される。次に、レジストパターン62をマスクとして、たとえばドーズ量5×1013atom/cm2、加速エネルギ60KeVにて多結晶シリコン膜にボロンが注入されて不純物領域4ab,4acが形成される。この注入量がGOLD領域における注入量になる。不純物領域4abと不純物領域4acとの間にはチャネルとなる不純物領域4aaが形成される。その後、アッシングと薬液処理を施すことで、レジストパターンが62が除去される。その後、前述した図7~図9に示す工程と同様の工程を経て、図55に示すように、ゲート絶縁膜5上にゲート電極6aが形成される。このとき、レジストパターン66は不純物領域4ab,4acと平面的にオーバラップするように形成され、特に、レジストパターン66とドレイン側に位置する不純物領域4acとのチャネル長方向の重なり長さが、レジストパターン66とソース側に位置する不純物領域4abとのチャネル長方向の重なり長さよりも長くなるように形成される。なお、ウエットエッチングを施すことで、ゲート電極となるクロム膜の側面にはエッチングが施されることになるが、そのエッチングされる量はオーバエッチングを施す時間によって制御することができる。レジストパターン66を残した状態で、このレジストパターン66をマスクとして、たとえばドーズ量1×1015atom/cm2、加速エネルギ60KeVにて不純物領域4ab,4acにボロンを注入することにより、ソース領域およびドレイン領域となる不純物領域4ad,4aeが形成される。その後、アッシングと薬液処理を施すことで、レジストパターン66が除去される。次に、図56に示すように、ゲート電極6aをマスクとして、たとえばドーズ量5×1013atom/cm2、加速エネルギ60KeVにて不純物領域4ab,4acにボロンが注入されてLDD領域となる不純物領域4af,4agが形成される。これにより、ソース側では不純物領域4abがGOLD領域41となり、不純物領域4afがLDD領域43となる。また、ドレイン側では不純物領域4acがGOLD領域42となり、不純物領域4agがLDD領域44となる。そして、ドレイン側に位置するGOLD領域42のチャネル長方向の長さG2は、ソース側に位置するGOLD領域41のチャネル長方向の長さG1よりも長く設定されている。その後、前述した図11~図13に示す工程と同様の工程を経て、図57に示すように、GOLD構造の薄膜トランジスタが形成される。このようにして形成されたGOLD構造の薄膜トランジスタでは、ドレイン側に位置するGOLD領域42のチャネル長方向の長さG2が、ソース側に位置するGOLD領域41のチャネル長方向の長さG1よりも長く設定されている。さらに、そのGOLD領域41とソース領域45との間にLDD領域43が形成され、GOLD領域42とドレイン領域46との間にLDD領域44が形成されている。次に、上述した薄膜トランジスタについて、ソースドレイン耐圧を測定した結果について説明する。測定には、ゲート幅を20μm、実効ゲート長を5μm、ドレイン側のGOLD領域42のオーバラップ長G2を1.5μm、ドレイン側のLDD領域44のチャネル長方向の長さL2を0.3μm、ソース側のGOLD領域41のオーバラップ長G1を0.5μm、ソース側のLLD領域43のチャネル長方向の長さL1を0.3μm、チャネル長方向のゲート電極6aの幅を7μmとした薄膜トランジスタを用いた。一方、比較のために、ドレイン側のGOLD領域のオーバラップ長と、ソース側のGOLD領域のオーバラップ長とが同じ長さである従来のGOLD構造の薄膜トランジスタを用いて測定した。また、実施の形態2において説明した薄膜トランジスタについても測定した。図58に、ソースドレイン耐圧の測定結果を示す。なお、測定条件等は前述した条件と同様である。図58に示すように、本実施の形態に係るGOLD構造の薄膜トランジスタのソースドレイン耐圧は、従来のGOLD構造の薄膜トランジスタの耐圧よりも高いことが確認された。また、実施の形態2に係る薄膜トランジスタとの比較では、本実施の形態に係るGOLD構造の薄膜トランジスタでは、LDD領域42,43が形成されていることで、ソースドレイン耐圧をより向上できることが確認された。次に、本実施の形態に係るGOLD構造の薄膜トランジスタおよび従来のGOLD構造の薄膜トランジスタのそれぞれの形状を実際に観察して寄生容量を見積もった。その結果、本実施の形態に係るGOLD構造の薄膜トランジスタでは、ゲート電極6aとのオーバラップ長が異なるGOLD領域41,42による寄生容量は、ゲート電極とのオーバラップ長が同じである従来のGOLD構造の薄膜トランジスタにおける寄生容量よりも低いことが見積もられた。このように、本実施の形態に係るGOLD構造の薄膜トランジスタでは、従来のGOLD構造の薄膜トランジスタの耐圧よりも高い耐圧を確保することができるとともに、寄生容量もさらに低減できることが確認された。実施の形態11ここでは、GOLD領域とLDD領域の双方を備えた薄膜トランジスタのさらに他の例を挙げる。まず、その製造方法について説明する。図59に示すゲート絶縁膜5を形成し、薄膜トランジスタのしきい値を制御するための所定の不純物を注入する工程までは、前述した図4に示す工程までと同様である。次に、図60に示すように、所定の写真製版を行なうことによりレジストパターン62が形成される。次に、レジストパターン62をマスクとして、たとえばドーズ量1×1013atom/cm2、加速エネルギ60KeVにて多結晶シリコン膜4aにリンが注入されて不純物領域4ab,4acが形成される。この注入量がGOLD領域における注入量になる。不純物領域4abと不純物領域4acとの間にはチャネルとなる不純物領域4aaが形成される。その後、アッシングと薬液処理を施すことで、レジストパターンが62が除去される。その後、前述した図7~図9に示す工程と同様の工程を経て、図61に示すように、ゲート絶縁膜5上にゲート電極6aが形成される。このとき、レジストパターン66は不純物領域4ab,4acのうち、ドレイン側に位置する不純物領域4acと平面的にオーバラップし、不純物領域4abとは平面的にオーバラップしないように形成される。なお、ウエットエッチングを施すことで、ゲート電極となるクロム膜の側面にはエッチングが施されることになるが、そのエッチングされる量はオーバエッチングを施す時間によって制御することができる。そのレジストパターン66を残した状態で、そのレジストパターン66をマスクとして、たとえばドーズ量1×1014atom/cm2、加速エネルギ60KeVにて不純物領域4ab,4acにリンが注入されてソース領域およびドレイン領域となる不純物領域4ad,4aeが形成される。その後、アッシングと薬液処理を施すことで、レジストパターン66が除去される。次に、図62に示すように、ゲート電極6aをマスクとして、たとえばドーズ量1×1013atom/cm2、加速エネルギ60KeVにて不純物領域4ab,4acにリンが注入されてLDD領域となる不純物領域4af,4agが形成される。これにより、ソース側では、不純物領域4afがLDD領域43となり、GOLD領域は形成されない。また、ドレイン側では不純物領域4acがGOLD領域42となり、不純物領域4agがLDD領域44となる。その後、前述した図11~図13に示す工程と同様の工程を経て、図63に示すように、GOLD構造の薄膜トランジスタが形成される。このようにして形成されたGOLD構造の薄膜トランジスタでは、ドレイン側にGOLD領域42が形成され、ソース側にはGOLD領域は形成されない。ソース領域45とチャネル領域40との間にはLDD領域43が形成され、GOLD領域42とドレイン領域46との間にLDD領域44が形成されている。次に、上述した薄膜トランジスタについて、ソースドレイン耐圧を測定した結果について説明する。測定には、ゲート幅を10μm、実効ゲート長を5μm、ドレイン側のGOLD領域42のオーバラップ長G2を1.5μm、ドレイン側のLDD領域44のチャネル長方向の長さL2を0.3μm、チャネル長方向のゲート電極6aの幅を6.5μmとした薄膜トランジスタを用いた。一方、比較のために、ドレイン側のGOLD領域のオーバラップ長と、ソース側のGOLD領域のオーバラップ長とが同じ長さである従来のGOLD構造の薄膜トランジスタを用いて測定した。また、実施の形態1において説明した薄膜トランジスタについても測定した。図64に、ソースドレイン耐圧の測定結果を示す。なお、測定条件等は前述した条件と同様である。図64に示すように、本実施の形態に係るGOLD構造の薄膜トランジスタのソースドレイン耐圧は、従来のGOLD構造の薄膜トランジスタの耐圧および実施の形態1において説明した薄膜トランジスタの耐圧よりも高いことが確認された。次に、本実施の形態に係るGOLD構造の薄膜トランジスタ、実施の形態1に係る薄膜トランジスタおよび従来のGOLD構造の薄膜トランジスタのそれぞれの形状を実際に観察して寄生容量を見積もった。その結果、本実施の形態に係るGOLD構造の薄膜トランジスタでは、GOLD領域42による寄生容量は、ゲート電極とのオーバラップ長が同じである従来のGOLD構造の薄膜トランジスタにおける寄生容量の約50にまで低減することが見積もられた。また、実施の形態1に係る薄膜トランジスタとの比較では、寄生容量がさらに低くなることが見積もられた。このように、本実施の形態に係るGOLD構造の薄膜トランジスタでは、従来のGOLD構造の薄膜トランジスタの耐圧よりも高い耐圧を確保することができるとともに、寄生容量もさらに低減できることが確認された。実施の形態12実施の形態11では、薄膜トランジスタとしてnチャネル型薄膜トランジスタを例に挙げて説明した。ここでは、pチャネル型薄膜トランジスタの製造方法のうち主な工程を挙げて説明する。まず、図4に示す工程の後、図65に示すように、所定の写真製版を行なうことによりレジストパターン62が形成される。次に、レジストパターン62をマスクとして、たとえばドーズ量5×1013atom/cm2、加速エネルギ60KeVにて多結晶シリコン膜4aにボロンが注入されて不純物領域4ab,4acが形成される。この注入量がGOLD領域における注入量になる。不純物領域4abと不純物領域4acとの間にはチャネルとなる不純物領域4aaが形成される。その後、アッシングと薬液処理を施すことで、レジストパターンが62が除去される。その後、前述した図7~図9に示す工程と同様の工程を経て、図66に示すように、ゲート絶縁膜5上にゲート電極6aが形成される。このとき、レジストパターン66は不純物領域4ab,4acのうち、ドレイン側に位置する不純物領域4acと平面的にオーバラップし、不純物領域4abとは平面的にオーバラップしないように形成される。なお、ウエットエッチングを施すことで、ゲート電極となるクロム膜の側面にはエッチングが施されることになるが、そのエッチングされる量はオーバエッチングを施す時間によって制御することができる。レジストパターン66を残した状態で、このレジストパターン66をマスクとして、たとえばドーズ量1×1015atom/cm2、加速エネルギ60KeVにて不純物領域4ab,4acにボロンが注入されてソース領域およびドレイン領域となる不純物領域4ad,4aeが形成される。その後、アッシングと薬液処理を施すことで、レジストパターン66が除去される。次に、図67に示すように、ゲート電極6aをマスクとして、たとえばドーズ量5×1013atom/cm2、加速エネルギ60KeVにて不純物領域4ab,4acにボロンが注入されてLDD領域となる不純物領域4af,4agが形成される。これにより、ソース側では、不純物領域4afがLDD領域43となり、GOLD領域は形成されない。また、ドレイン側では不純物領域4acがGOLD領域42となり、不純物領域4agがLDD領域44となる。その後、前述した図11~図13に示す工程と同様の工程を経て、図68に示すように、GOLD構造の薄膜トランジスタが形成される。このようにして形成されたGOLD構造の薄膜トランジスタでは、ドレイン側にGOLD領域42が形成され、ソース側にはGOLD領域は形成されない。ソース領域45とチャネル領域40との間にはLDD領域43が形成され、GOLD領域42とドレイン領域46との間にLDD領域44が形成されている。次に、上述した薄膜トランジスタについて、ソースドレイン耐圧を測定した結果について説明する。測定には、ゲート幅を20μm、実効ゲート長を5μm、ドレイン側のGOLD領域42のオーバラップ長G2を1.5μm、ドレイン側のLDD領域44のチャネル長方向の長さL2を0.3μm、チャネル長方向のゲート電極6aの幅を6.5μmとした薄膜トランジスタを用いた。一方、比較のために、ドレイン側のGOLD領域のオーバラップ長と、ソース側のGOLD領域のオーバラップ長とが同じ長さである従来のGOLD構造の薄膜トランジスタを用いて測定した。また、実施の形態3において説明した薄膜トランジスタについても測定した。図69に、ソースドレイン耐圧の測定結果を示す。なお、測定条件等は前述した条件と同様である。図69に示すように、本実施の形態に係るGOLD構造の薄膜トランジスタのソースドレイン耐圧は、従来のGOLD構造の薄膜トランジスタの耐圧および実施の形態2において説明した薄膜トランジスタの耐圧よりも高いことが確認された。次に、本実施の形態に係るGOLD構造の薄膜トランジスタ、従来のGOLD構造の薄膜トランジスタおよび実施の形態2に係る薄膜トランジスタのそれぞれの形状を実際に観察して寄生容量を見積もった。その結果、本実施の形態に係るGOLD構造の薄膜トランジスタでは、GOLD領域42による寄生容量は、ゲート電極とのオーバラップ長が同じである従来のGOLD構造の薄膜トランジスタにおける寄生容量の約50にまで低減することが見積もられた。また、実施の形態2に係る薄膜トランジスタとの比較では、寄生容量がさらに低くなることが見積もられた。このように、本実施の形態に係るGOLD構造の薄膜トランジスタでは、従来のGOLD構造の薄膜トランジスタの耐圧よりも高い耐圧を確保することができるとともに、寄生容量もさらに低減できることが確認された。実施の形態13ここでは、薄膜トランジスタを備えた半導体装置として液晶表示装置を例に挙げる。まず、はじめに液晶表示装置の構造について説明する。図70に示すように、液晶表示装置は、画像を表示する表示部21と、その表示部21を構成する複数の画素22のそれぞれに設けられる画素部薄膜トランジスタ23の動作を制御するための走査線駆動回路部28およびデータ線駆動回路部30とを備えている。画素22は表示部21にアレイ状に配置されている。画素22では、画素電極24と対向電極図示せずとの間に液晶図示せずが充填されて画素容量図示せずが形成される。画素電極24と対向電極との間に印加される電圧によって、液晶に印加される電圧が決まる。この液晶に印加される電圧によって液晶の配列状態が変化して、液晶を透過する光の強度が制御されることになる。また、画素部薄膜トランジスタ23と共通電極26との間で保持容量25が形成される。アレイ状に配列された画素22には、データ線駆動回路部30に繋がるデータ線29と、走査線駆動回路部28に繋がる走査線27がそれぞれ接続されている。データ線駆動回路部30からは画素信号が出力され、その出力された画素信号はデータ線29を介して画素22に入力される。走査線駆動回路部28からは画素選択信号が出力され、出力された画素選択信号は走査線27を介して画素22に入力される。走査線駆動回路部28は、主にシフトレジスタと出力回路とを備えて構成され、入力されたクロック信号によってレジスタをシフトさせる。レジスタがハイHレベルであれば、画素22のON電圧に出力回路を切り換える。一方、レジスタがローLレベルであれば、画素22のOFF電圧に出力回路を切り換える。このようにして、走査線駆動回路部28は、画素22の走査線に順次ON電圧とOFF電圧を印加する。データ線駆動回路部30は、入力された画素データの信号たとえば各6ビットの画素データを、クロック信号のタイミングに合わせて順次ラッチして、データ線駆動回路部30に取り込む。取り込まれた画素データはデータ線駆動回路部30内のDAコンバータによってアナログ信号に変換される。アナログ信号に変換された画素データはデータ線29へ送られる。アナログ信号をデータ線29へ送る場合、それぞれのデータ線に順次送っていく点順次方式とアナログ信号の周波数が高くなる。そのため、通常は数本のデータ線29に並行して画素データを送り込む方式線順次方式を採用して、周波数が高くなるのを防いでいる。画素22の画素部薄膜トランジスタ23のゲートは、走査線27から送られる信号によって制御される。ゲートにON信号が入力し、画素薄膜トランジスタのゲートがオンになったときに、データ線29から送られる信号が画素容量と保持容量25に蓄積される。蓄積された信号は、ゲートをオフして画面が書き換えられるまでの1フレームの間、画素容量と保持容量とに保持されることになる。このとき、画素薄膜トランジスタにおいてリーク電流が生じると液晶に印加された電圧が保持時間とともに低下して、表示部21における表示品質を劣化させることになる。このため、表示部21の画素薄膜トランジスタには、リーク電流をできるだけ少なくすることが要求される。ゲートに入力される選択信号は走査線駆動回路部28より出力される。ゲートに選択信号を入力させるために、ゲートに繋がっている画素薄膜トランジスタのゲート容量をすべて充電する必要がある。ゲートには、多くの画素22が繋がっているので、充電しなければならない容量が極めて大きくなる。したがって、これらの容量を充電するために走査線駆動回路部28には高い駆動能力が要求されるとともに、高いON電流が要求されることになる。データ線駆動回路から出力される画素信号は、ゲートが選択されている間に各データ線に順次出力されるため、画素信号の周波数は選択信号に比べて格段に速くなる。そのため、データ線駆動回路部30には高い動作速度が要求されることになる。また、データ線駆動回路部30から送られる画素信号を画素22に書き込むためには、画素容量、保持容量に加えて、ゲート線との間の浮遊容量に代表される浮遊容量を充電する必要がある。そのため、データ線駆動回路には高い駆動能力が要求されることになる。このように、データ線駆動回路には、高い動作速度、高い駆動能力および高いオン電流が要求されることになる。このように、画素22、走査線駆動回路部28、データ線駆動回路部30には要求される特性がそれぞれ異なる。そこで、次に、そのような異なる特性に対応するための、GOLD構造の薄膜トランジスタをはじめとする種類の異なる薄膜トランジスタを備えた液晶表示装置の製造方法について説明する。まず、実施の形態1において説明したのと同様にして、ガラス基板1上にシリコン窒化膜2およびシリコン酸化膜3が形成される。ガラス基板1において薄膜トランジスタが形成される所定の領域R1~R3に位置するシリコン酸化膜2上に、それぞれアイランド状の多結晶シリコン膜が形成される図71参照。領域R1~R3では、それぞれ種類の異なる薄膜トランジスタが形成されることになる。その多結晶シリコン膜を覆うように、シリコン酸化膜からなるゲート絶縁膜5が形成される。次に、図71に示すように、薄膜トランジスタのしきい値を制御するために、たとえばドーズ量1×1012atom/cm2、加速エネルギ60KeVにて多結晶シリコン膜にボロンが注入されて、アイランド状の不純物領域4aaが形成される。次に、図72に示すように、所定の写真製版を行なうことにより領域R1ではn型GOLD構造の薄膜トランジスタを形成するためのレジストパターン62aが形成されるとともに、n型LDD構造の薄膜トランジスタが形成される領域R2および通常のP型薄膜トランジスタが形成される領域R3では、これらの領域R2,R3を覆うレジストパターン62bが形成される。そのレジストパターン62a,62bをマスクとして、たとえばドーズ量1×1013atom/cm2、加速エネルギ80KeVにて不純物領域4aaにリンが注入されて不純物領域4ab,4acが形成される。この注入量がGOLD領域における注入量になる。その後、アッシングと薬液処理を施すことで、レジストパターン62a,62bが除去される。次に、スパッタ法によりゲート絶縁膜5の全面に膜厚約200nmのクロム膜図示せずが形成される。次に、所定の写真製版を行なうことにより領域R3ではゲート電極をパターニングするためのレジストパターン63bが形成されるとともに、領域R1および領域R2では、これを覆うレジストパターン63aが形成される図73参照。次に、図73に示すように、そのレジストパターン63a,63bをマスクとしてクロム膜にウエットエッチングを施すことにより、領域R3ではゲート電極6aが形成される。また、領域R1および領域R2ではこれを覆うクロム膜6bが残される。その後、アッシングと薬液処理を施すことで、レジストパターン63a,63bが除去される。次に、図74に示すように、残されたクロム膜6bとゲート電極6aをマスクとして、たとえばドーズ量1×1015atom/cm2、加速エネルギ60KeVにてボロンを注入することにより、領域3に位置する不純物領域4aaにはp型の薄膜トランジスタのソース領域およびドレイン領域となる不純物領域4ad,4aeが形成される。このとき、領域R1および領域R2はクロム膜6bによって覆われているため、これらの領域R1,R2にはボロンは注入されない。次に、図75に示すように、所定の写真製版を行なうことにより領域R1、領域R2ではゲート電極をパターニングするためのレジストパターン66a,66bがそれぞれ形成されるとともに、領域R3では、この領域R3を覆うレジストパターン66cが形成される。このとき、レジストパターン66aは不純物領域4ab,4acと平面的にオーバラップするように形成され、特に、レジストパターン66aとドレイン側に位置する不純物領域4acとのチャネル長方向の重なり長さが、レジストパターン66aとソース側に位置する不純物領域4abとのチャネル長方向の重なり長さよりも長くなるように形成される。このレジストパターン66aと不純物領域4ab,4acとが平面的にオーバラップする部分がGOLD領域となる。レジストパターン66a,66b,66cをマスクとしてクロム膜6bにエッチングを施すことにより、領域R1および領域R2ではゲート電極6aがそれぞれ形成される。このとき、領域R3に形成されたゲート電極6aは、レジストパターン66cによって覆われているためエッチングが施されることはない。なお、ウエットエッチングを施すことで、ゲート電極となるクロム膜の側面にはエッチングが施されることになるが、そのエッチングされる量はオーバエッチングを施す時間によって制御することができる。そのレジストパターン66a,66b,66cを残した状態で、そのレジストパターン66a,66b,66cをマスクとして、たとえばドーズ量1×1014atom/cm2、加速エネルギ80KeVにてリンを注入することにより、領域R1に位置する不純物領域4ab,4acには、n型GOLD構造の薄膜トランジスタのソース領域となる不純物領域4adおよびドレイン領域となる不純物領域4aeがそれぞれ形成される。領域R2に位置する領域不純物領域4aaには、n型LDD構造の薄膜トランジスタのソース領域となる不純物領域4adおよびドレイン領域となる不純物領域4aeがそれぞれ形成される。このとき、領域R3はレジストパターン66cによって覆われているため、領域R3にはリンは注入されない。その後、アッシングと薬液処理を施すことで、レジストパターン66a,66b,66cが除去される。次に、図76に示すように、ゲート電極6aをマスクとして、たとえばドーズ量1×1013atom/cm2、加速エネルギ80KeVにてリンを注入することにより、領域R1に位置する残された不純物領域4ab,4acの部分には、n型GOLD構造の薄膜トランジスタのソース側のLDD領域となる不純物領域4afおよびドレイン側のLDD領域となる不純物領域4agがそれぞれ形成される。また、領域R2に位置する残された不純物領域4ab,4acの部分には、n型LDD構造の薄膜トランジスタのソース側のLDD領域となる不純物領域4afおよびドレイン側のLDD領域となる不純物領域4agがそれぞれ形成される。なお、このとき、領域3に位置するp型の薄膜トランジスタのソース領域およびドレイン領域となるボロンが注入された不純物領域4ad,4aeにもリンが注入されることになるが、リンの注入量はボロンの注入量に比べて十分に小さいため、領域3に位置する不純物領域4ad,4aeへのリンの注入は問題にならない。その後、実施の形態1において説明したのと同様にして、図77に示すように、ガラス基板1上にシリコン酸化膜からなる層間絶縁膜7が形成される。次に、その層間絶縁膜7上に所定の写真製版処理を施すことにより、コンタクトホールを形成するためのレジストパターン図示せずが形成される。そのレジストパターンをマスクとして、層間絶縁膜7およびゲート絶縁膜5に異方性エッチングを施すことにより、領域R1~R3にそれぞれ位置する不純物領域4adの表面を露出するコンタクトホール7aと、不純物領域4aeの表面を露出するコンタクトホール7bとがそれぞれ形成される次に、コンタクトホール7a,7bを充填するように、層間絶縁膜7上にクロム膜とアルミニウム膜との積層膜図示せずが形成される。その積層膜上に所定の写真製版処理を施すことにより、電極を形成するためのレジストパターン図示せずが形成される。そのレジストパターンをマスクとしてウエットエッチングを施すことにより、領域R1~R3のそれぞれにおいてソース電極8aとドレイン電極8bが形成される。以上のようにして、領域R1ではn型GOLD構造の薄膜トランジスタT1が形成され、領域R2ではn型LDD構造の薄膜トランジスタT2が形成され、領域R3では通常のp型の薄膜トランジスタT3が形成される。n型GOLD構造の薄膜トランジスタT1では、不純物領域4adがソース領域45となり、不純物領域4aeがドレイン領域46となり、不純物領域4ab,4acがGOLD領域41,42となり、不純物領域4af,4agがLDD領域43,44となる。特に、GOLD領域41,42では、ドレイン側に位置するGOLD領域42のチャネル長方向の長さが、ソース側に位置するGOLD領域41のチャネル長方向の長さよりも長くなるように設定されている。また、n型LDD構造の薄膜トランジスタT2では、不純物領域4adがソース領域45となり、不純物領域4aeがドレイン領域46となり、不純物領域4af,4agがLDD領域43,44となる。そして、p型の薄膜トランジスタT3では、不純物領域4adがソース領域45となり、不純物領域4aeがドレイン領域46となる。上述した液晶表示装置では、GOLD構造の薄膜トランジスタとLDD構造の薄膜トランジスタは、それぞれの特性に合わせて所定のレイアウトに基づいて適切に配置される。たとえば液晶駆動回路のようなON電流が要求される回路部には、GOLD構造の薄膜トランジスタが採用される。そして、画素薄膜トランジスタのように比較的低いオフ電流が要求される回路部には、LDD構造の薄膜トランジスタが採用される。GOLD構造の薄膜トランジスタに比べてLDD構造の薄膜トランジスタのサイズは小さい。そのため、LDD構造の薄膜トランジスタを適切に配置することにより、液晶表示装置において回路部の占める面積が大きくなるのを抑制することができる。ここで、そのGOLD構造の薄膜トランジスタとLDD構造の薄膜トランジスタのゲート部分の占有面積の比較を具体的に行なう。まず、GOLD構造の薄膜トランジスタのゲート幅を10μm、実効ゲート長を5μm、ドレイン側のGOLD領域42のオーバラップ長を1.5μm、ドレイン側のLDD領域44のチャネル長方向の長さを0.3μm、ソース側のGOLD領域41のオーバラップ長を0.5μm、ソース側のLDD領域44のチャネル長方向の長さを0.3μm、チャネル長方向のゲート電極6aの幅を7μmとする。一方、LDD構造の薄膜トランジスタのゲート幅を10μm、実効ゲート長を5μm、ドレイン側のLDD領域44およびソース側のLDD領域44のそれぞれのチャネル長方向の長さを0.3μmとする。この場合には、図78に示すように、本発明に係るGOLD構造の薄膜トランジスタのゲート占有面積は約70μm2であるのに対して、従来のLDD構造の薄膜トランジスタの占有面積は約50μm2であり、LDD構造の薄膜トランジスタのゲート占有面積は、GOLD構造の薄膜トランジスタのゲートの占有面積の約70であることがわかる。液晶表示装置においては、特に、論理回路部が占める面積が比較的大きい。そこで、その論理回路の部分にLDD構造の薄膜トランジスタを採用することで、回路部の占有面積が増大するのを最小限に抑えることができる。このように液晶表示装置においては、各回路部に要求される電流特性等に見合うように、GOLD構造の薄膜トランジスタあるいはLDD構造の薄膜トランジスタ等を適切に配設することで、液晶表示装置の能力を最大限に引き出すことができるとともに、回路部の占有面積の増大を最小限に抑えることができる。また、上述した液晶表示装置の製造方法では、注入用マスクとなるレジストパターン図72を形成するためのマスクを1枚追加するだけで、GOLD構造の薄膜トランジスタを、他の種類の異なるLDD構造の薄膜トランジスタや通常の薄膜トランジスタとともに同時に形成することができる。実施の形態14ここでは、GOLD構造の薄膜トランジスタをはじめとする種類の異なる薄膜トランジスタを備えた他の液晶表示装置を例に挙げる。まず、その製造方法について説明する。前述した図71に示す工程と同様の工程を経て、図79に示すように、領域R1~R3において、それぞれ種類の異なる薄膜トランジスタを形成するためのアイランド状の不純物領域4aaが形成される。次に、図80に示すように、所定の写真製版を行なうことにより領域R1ではn型GOLD構造の薄膜トランジスタを形成するためのレジストパターン62aが形成されるとともに、n型SDSingleDrain構造の薄膜トランジスタが形成される領域R2および通常のP型薄膜トランジスタが形成される領域R3では、これらの領域R2,R3を覆うレジストパターン62bが形成される。そのレジストパターン62a,62bをマスクとして、たとえばドーズ量1×1013atom/cm2、加速エネルギ80KeVにて不純物領域4aaにリンが注入されて不純物領域4ab,4acが形成される。この注入量がGOLD領域における注入量になる。その後、アッシングと薬液処理を施すことで、レジストパターン62a,62bが除去される。次に、スパッタ法によりゲート絶縁膜5の全面に膜厚約200nmのクロム膜図示せずが形成される。次に、所定の写真製版を行なうことにより領域R3ではゲート電極をパターニングするためのレジストパターン63bが形成されるとともに、領域R1および領域R2では、領域R2を覆うレジストパターン63aが形成される図81参照。次に、図81に示すように、そのレジストパターン63a,63bをマスクとしてクロム膜にウエットエッチングを施すことにより、領域R3ではゲート電極6aが形成される。また、領域R1および領域R2ではこれを覆うクロム膜6bが残される。その後、アッシングと薬液処理を施すことで、レジストパターン63a,63bが除去される。次に、図82に示すように、残されたクロム膜6bとゲート電極6aをマスクとして、たとえばドーズ量1×1015atom/cm2、加速エネルギ60KeVにてボロンを注入することにより、領域3に位置する不純物領域4aaにはp型の薄膜トランジスタのソース領域およびドレイン領域となる不純物領域4ad,4aeが形成される。このとき、領域R1および領域R2はクロム膜6bによって覆われているため、これらの領域R1,R2にはボロンは注入されない。次に、図83に示すように、所定の写真製版を行なうことにより領域R1、領域R2ではゲート電極をパターニングするためのレジストパターン66a,66bがそれぞれ形成されるとともに、領域R3では、領域R3を覆うレジストパターン66cが形成される。このとき、レジストパターン66aは不純物領域4ab,4acと平面的にオーバラップするように形成され、特に、レジストパターン66aとドレイン側に位置する不純物領域4acとのチャネル長方向の重なり長さが、レジストパターン66aとソース側に位置する不純物領域4abとのチャネル長方向の重なり長さよりも長くなるように形成される。このレジストパターン66aと不純物領域4ab,4acとが平面的にオーバラップする部分がGOLD領域となる。レジストパターン66a,66b,66cをマスクとしてクロム膜6bにエッチングを施すことにより、領域R1および領域R2ではゲート電極6aがそれぞれ形成される。このとき、領域R3に形成されたゲート電極6aは、レジストパターン66cによって覆われているためエッチングが施されることはない。その後、アッシングと薬液処理を施すことで、レジストパターン66a,66b,66cが除去される。次に、図84に示すように、所定の写真製版処理を施すことによりR3領域を覆うレジストパターン67が形成される。次に、ゲート電極6aおよびレジストパターン67をマスクとして、たとえばドーズ量1×1014atom/cm2、加速エネルギ80KeVにてリンを注入することにより、領域R1に位置する残された不純物領域4ab,4acの部分には、n型GOLD構造の薄膜トランジスタのソース領域となる不純物領域4adおよびドレイン領域となる不純物領域4aeがそれぞれ形成される。また、領域R2に位置する残された不純物領域4ab,4acには、n型SD構造の薄膜トランジスタのソース領域となる不純物領域4adおよびドレイン領域となる不純物領域4aeがそれぞれ形成される。このとき、領域R3はレジストパターン67によって覆われているため、領域R3にはリンは注入されない。その後、アッシングと薬液処理を施すことで、レジストパターン67が除去される。その後、前述した図77に示す工程と同様の工程を経て、図85に示すように、ガラス基板1上にシリコン酸化膜からなる層間絶縁膜7が形成され、その層間絶縁膜7に領域R1~R3にそれぞれ位置する不純物領域4adの表面を露出するコンタクトホール7aと、不純物領域4aeの表面を露出するコンタクトホール7bとがそれぞれ形成される。そのコンタクトホール7a,7bを充填するように、領域R1~R3のそれぞれにおいてソース電極8aとドレイン電極8bが形成される。以上のようにして、領域R1ではn型GOLD構造の薄膜トランジスタT4が形成され、領域R2ではn型SD構造の薄膜トランジスタT5が形成され、領域R3では通常のp型の薄膜トランジスタT6が形成される。n型GOLD構造の薄膜トランジスタT4では、不純物領域4adがソース領域45となり、不純物領域4aeがドレイン領域46となり、不純物領域4ab,4acがGOLD領域41,42となる。特に、GOLD領域41,42では、ドレイン側に位置するGOLD領域42のチャネル長方向の長さが、ソース側に位置するGOLD領域41のチャネル長方向の長さよりも長くなるように設定されている。また、n型SD構造の薄膜トランジスタT5では、不純物領域4adがソース領域45となり、不純物領域4aeがドレイン領域46となる。そして、p型の薄膜トランジスタT6では、不純物領域4adがソース領域45となり、不純物領域4aeがドレイン領域46となる。上述した液晶表示装置では、GOLD構造の薄膜トランジスタとSD構造の薄膜トランジスタは、それぞれの特性に合わせて所定のレイアウトに基づいて適切に配置される。たとえば論理回路のような耐圧が要求されない回路部には、SD構造の薄膜トランジスタが採用される。また、液晶駆動回路や画素部薄膜トランジスタのように耐圧が要求される回路部にはGOLD構造の薄膜トランジスタが採用される。しかも、GOLD構造の薄膜トランジスタに比べてLDD構造の薄膜トランジスタのサイズは小さい。そのため、LDD構造の薄膜トランジスタを適切に配置することにより、液晶表示装置において回路部の占める面積が増大するのを最小限に抑えることができる。ここで、そのGOLD構造の薄膜トランジスタとSD構造の薄膜トランジスタのゲート部分の占有面積の比較を具体的に行なう。まず、GOLD構造の薄膜トランジスタのゲート幅を10μm、実効ゲート長を5μm、ドレイン側のGOLD領域42のオーバラップ長を1.5μm、ソース側のGOLD領域41のオーバラップ長を0.5μm、チャネル長方向のゲート電極6aの幅を7μmとする。一方、SD構造の薄膜トランジスタのゲート幅を10μm、実効ゲート長を5μmとする。この場合には、図86に示すように、本発明に係るGOLD構造の薄膜トランジスタのゲート占有面積は約70μm2であるのに対して、従来のSD構造の薄膜トランジスタの占有面積は約50μm2であり、SD構造の薄膜トランジスタのゲート占有面積は、GOLD構造の薄膜トランジスタのゲートの占有面積の約70であることがわかる。液晶表示装置においては、特に、論理回路部が占める面積が比較的大きい。そこで、その論理回路の部分にSD構造の薄膜トランジスタを採用することで、回路部の占有面積が増大するのを最小限に抑えることができる。このように液晶表示装置においては、各回路部に要求される耐圧特性等に見合うように、GOLD構造の薄膜トランジスタあるいはSD構造の薄膜トランジスタ等を適切に配設することで、液晶表示装置の能力を最大限に引き出すことができるとともに、回路部の占有面積の増大を最小限に抑えることができる。また、上述した液晶表示装置の製造方法では、注入用マスクとなるレジストパターン図80を形成するためのマスクを1枚追加するだけで、GOLD構造の薄膜トランジスタを、他の種類の異なるLDD構造の薄膜トランジスタや通常の薄膜トランジスタとともに同時に形成することができる。なお、実施の形態13,14において説明した液晶表示装置では、GOLD構造の薄膜トランジスタとしてソース側とドレイン側の双方にGOLD領域を備えた薄膜トランジスタを例に挙げて説明したが、たとえば、ドレイン側にだけGOLD領域を備えた薄膜トランジスタを採用してもよい。また、領域3では通常のp型薄膜トランジスタを形成する場合を例に挙げて説明したが、必要に応じてLDD構造の薄膜トランジスタやGOLD構造の薄膜トランジスタ、あるいは、LDD構造とGOLD構造とを合わせた構造の薄膜トランジスタを形成してもよい。これにより、p型薄膜トランジスタの耐圧を向上することができる。なお、上述した各実施の形態では、薄膜トランジスタとしてソース領域およびドレイン領域等が形成される半導体層上にゲート絶縁膜を介在させてゲート電極が形成された、いわゆるプレーナ構造の薄膜トランジスタを例に挙げて説明した。本発明に係るGOLD構造の薄膜トランジスタとしては、このようなプレーナ構造の薄膜トランジスタに限られず、ゲート電極上にゲート絶縁膜を介在させてソース領域およびドレイン領域等となる半導体層を形成した、いわゆる逆スタガ構造の薄膜トランジスタであってもよい。このような逆スタガ構造の薄膜トランジスタにおいても、ゲート電極における一方側部を含む平面が半導体層と交わる部分からチャネル領域までの、ゲート電極と一方のGOLD領域とが対向してオーバラップしている部分のチャネル長方向のGOLD長第1オーバラップ長さよりも、ゲート電極の他方側部を含む平面が半導体層と交わる部分からチャネル領域までの、ゲート電極と他方のGOLD領域とが対向してオーバラップしている部分のチャネル長方向のGOLD長第2オーバラップ長さが長くなるように形成されていることで、プレーナ型の薄膜トランジスタの場合と同様に、ソースドレイン耐圧を損なうことなく、薄膜トランジスタの寄生容量を低減することができる。また、このような逆スタガ構造の薄膜トランジスタでは、先にゲート電極が形成され、そのゲート電極上にゲート絶縁膜を介在させて半導体層が形成される。そして、その半導体層に対し、ゲート電極の位置との関係でたとえばレジストパターン等の所定の注入マスクを形成してイオン注入を行なうことによって、プレーナ構造の薄膜トランジスタと同様に、所定のGOLD領域、LDD領域、ソース領域およびドレイン領域が形成されることになる。今回開示された実施の形態は例示であってこれに制限されるものではない。本発明は上記で説明した範囲ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲でのすべての変更が含まれることが意図される。"