第1導電形のドレイン層と、前記ドレイン層の表面から内部にかけて設けられた第1導電形のドリフト領域であって表面から内部に向かって延在する第1トレンチを有する前記ドリフト領域と、を有する半導体層を準備する工程と、前記第1トレンチを介して、前記ドリフト領域に第1導電形の不純物を注入し、前記第1トレンチの内壁に露出した前記ドリフト領域の露出面に第1導電形のソース領域を形成するとともに、前記第1トレンチを介して、前記ドリフト領域に第2導電形の不純物を注入して、前記ソース領域と、前記ドリフト領域と、の間に、第2導電形のベース領域を形成する工程と、前記ドレイン層の前記表面に対して略平行な方向に、前記ソース領域の一部から、前記ソース領域の前記一部に隣接する前記ベース領域を貫通して、前記ドリフト領域の一部にまで到達する第2トレンチを形成する工程と、前記第2トレンチ内にゲート絶縁膜を介してゲート電極を形成する工程と、前記ソース領域および前記ベース領域に電気的に接続されたソース電極と、前記ドレイン層に電気的に接続されたドレイン電極と、を形成する工程と、を備えたことを特徴とする半導体装置の製造方法。前記第1トレンチの内壁に露出した前記ドリフト領域に、前記第2導電形の不純物を注入して、前記第1トレンチの内壁に露出した前記ドリフト領域の露出面に前記ベース領域を形成した後、前記第1トレンチの内壁に露出した前記ベース領域に、前記第1導電形の不純物を注入して、前記第1トレンチの内壁に露出した前記ベース領域の露出面に前記ソース領域を形成することを特徴とする請求項1記載の半導体装置の製造方法。前記第1トレンチの内壁に露出した前記ドリフト領域に、前記第1導電形の不純物を注入して、前記第1トレンチの内壁に露出した前記ドリフト領域の露出面に前記ソース領域を形成した後、前記第1トレンチの内壁に露出した前記ソース領域を貫通して前記前記ドリフト領域に、前記第2導電形の不純物を注入して、前記ソース領域と、前記ドリフト領域と、の間に、前記ベース領域を形成することを特徴とする請求項1記載の半導体装置の製造方法。前記ソース領域と、前記ベース領域と、の間に、前記ソース領域の不純物濃度よりも濃度が低い前記第1導電形の低ドープ領域を形成することを特徴とする請求項1~3のいずれか1つに記載の半導体装置の製造方法。前記ソース領域と、前記ベース領域と、の間に、前記ベース領域の不純物濃度よりも濃度が低い第2導電形の低ドープ領域を形成することを特徴とする請求項1~3のいずれか1つに記載の半導体装置の製造方法。前記ソース電極側の前記ソース領域の不純物濃度は、前記ベース領域側の前記ソース領域の不純物濃度よりも高いことを特徴とする請求項1~5のいずれか1つに記載の半導体装置の製造方法。前記ドレイン層に、前記ドレイン層の表面から内部に向かって延在する第3トレンチを形成した後、前記第3トレンチの内壁に露出した前記ドレイン層に、前記第1導電形の不純物を注入して、前記第3トレンチの内壁に露出した前記ドレイン層の露出面に、前記ドリフト領域を形成することを特徴とする請求項1~6のいずれか1つに記載の半導体装置の製造方法。前記ドレイン層は、第1ドレイン部と、前記第1ドレイン部に接続され、前記第1ドレイン部の主面に対して略垂直に延在された第2ドレイン部と、を含み、前記第1ドレイン部の上に前記ドリフト領域が形成された半導体積層体を準備した後、前記ドリフト領域の表面から内部にかけて延在する第4トレンチを形成し、前記第4トレンチを介して、前記第1導電形の不純物を前記ドリフト領域に注入し、前記ドリフト領域の表面から底面にかけて前記第1ドレイン部に接続された前記第2ドレイン部を形成することを特徴とする請求項1~6のいずれか1つに記載の半導体装置の製造方法。第1導電形のドレイン層と、前記ドレイン層の表面から内部にかけて設けられた第1導電形のドリフト領域と、前記ドリフト領域の表面から内部にかけて設けられた第2導電形のベース領域であって表面から内部に向かって延在する第1トレンチを有する前記ベース領域と、を有する半導体層を準備する工程と、前記第1トレンチを介して、前記ベース領域に第1導電形の不純物を注入し、前記第1トレンチの内壁に露出した前記ベース領域の露出面に第1導電形のソース領域を形成する工程と、前記ドレイン層の前記表面に対して略平行な方向に、前記ソース領域の一部から、前記ソース領域の前記一部に隣接する前記ベース領域を貫通して、前記ドリフト領域の一部にまで到達する第2トレンチを形成する工程と、前記第2トレンチ内にゲート絶縁膜を介してゲート電極を形成する工程と、前記ソース領域および前記ベース領域に電気的に接続されたソース電極と、前記ドレイン層に電気的に接続されたドレイン電極と、を形成する工程と、を備えたことを特徴とする半導体装置の製造方法。第1導電形のドレイン層の表面から内部にかけて、前記ドレイン層に選択的に設けられた第1導電形のドリフト領域と、前記ドリフト領域の表面から内部にかけて、前記ドリフト領域に選択的に設けられた第2導電形のベース領域と、前記ベース領域の表面から内部にかけて、前記ベース領域に選択的に設けられた、第1導電形のソース領域と、前記ドレイン層の主面に対して略平行な方向に、前記ソース領域の一部から、前記ソース領域の前記一部に隣接するベース領域を貫通して、前記ドリフト領域の一部にまで到達するトレンチ状のゲート電極と、前記ソース領域に接続されたソース電極と、前記ドレイン層に接続されたドレイン電極と、を備え、前記ソース電極の一部は、前記ソース領域の表面から内部にかけて設けられ、前記ソース領域の前記表面から前記内部にかけて設けられた前記ソース電極の下面に接する前記ソース領域の厚みは、前記ソース領域の前記表面から前記内部にかけて設けられた前記ソース電極の側面に接する前記ソース領域の厚みよりも厚いことを特徴とする半導体装置。前記ソース領域と、前記ベース領域と、の間に、前記ソース領域の不純物濃度よりも濃度が低い第1導電形の低ドープ領域が設けられていることを特徴とする請求項10記載の半導体装置。前記ソース領域と、前記ベース領域と、の間に、前記ベース領域の不純物濃度よりも濃度が低い第2導電形の低ドープ領域が設けられていることを特徴とする請求項10または11に記載の半導体装置。前記ソース電極側の前記ソース領域の不純物濃度は、前記ベース領域側の前記ソース領域の不純物濃度よりも高いことを特徴とする請求項10~12のいずれか1つに記載の半導体装置。本発明が解決しようとする課題は、低コストで、より良質な半導体装置を製造する方法、および半導体装置を提供することである。実施形態の半導体装置の製造方法は、第1導電形のドレイン層と、前記ドレイン層の表面から内部にかけて設けられた第1導電形のドリフト領域であって表面から内部に向かって延在する第1トレンチを有する前記ドリフト領域と、を有する半導体層を準備する工程と、前記第1トレンチを介して、前記ドリフト領域に第1導電形の不純物を注入し、前記第1トレンチの内壁に露出した前記ドリフト領域の露出面に第1導電形のソース領域を形成するとともに、前記第1トレンチを介して、前記ドリフト領域に第2導電形の不純物を注入して、前記ソース領域と、前記ドリフト領域と、の間に、第2導電形のベース領域を形成する工程と、を備える。さらに、実施形態の半導体装置の製造方法は、前記ドレイン層の前記表面に対して略平行な方向に、前記ソース領域の一部から、前記ソース領域の前記一部に隣接する前記ベース領域を貫通して、前記ドリフト領域の一部にまで到達する第2トレンチを形成する工程と、前記第2トレンチ内にゲート絶縁膜を介してゲート電極を形成する工程と、前記ソース領域および前記ベース領域に電気的に接続されたソース電極と、前記ドレイン層に電気的に接続されたドレイン電極と、を形成する工程と、を備える。以下、図面を参照しつつ、実施形態について説明する。以下の説明では、同一の部材には同一の符号を付し、一度説明した部材については適宜その説明を省略する。第1実施形態実施形態の半導体装置の製造方法によって製造された半導体装置について説明する。図1は、第1実施形態に係る半導体装置の斜視模式図である。図2は、第1実施形態に係る半導体装置の模式図であり、aは、図1の領域90で囲まれた部分の斜視模式図であり、bは、図1のX-X’位置の断面模式図である。図1および図2に例示される半導体装置1は、3次元型構造のMOSFETMetalOxideSemiconductorFieldEffectTransistorである。図1は、第1実施形態に係る半導体装置の斜視模式図であり、図2aは、図1の領域90で囲まれた部分の斜視模式図であり、bは、図1のX-X’位置の断面模式図である。半導体装置1は、n形第1導電形のドレイン層10を有し、ドレイン層10の表面から内部にかけて、ドレイン層10に選択的に設けられたn形第1導電形のドリフト領域11を有する。半導体装置1は、ドリフト領域11の表面から内部にかけて、ドリフト領域11に選択的に設けられたp形第2導電形のベース領域12と、ベース領域12の表面から内部にかけて、ベース領域12に選択的に設けられた、n形のソース領域14を有する。また、半導体装置1においては、トレンチ状のゲート電極20が設けられている。ゲート電極20は、ドレイン層10の主面上面または下面に対して略平行な方向に、ソース領域14の一部から、この一部に隣接するベース領域12を貫通して、ドリフト領域11の一部にまで到達している。ゲート電極20とドリフト領域11との間、ゲート電極20とベース領域12との間、ベース領域12とソース領域14との間、およびゲート電極20とソース電極50との間には、ゲート絶縁膜21が設けられている。ゲート電極20の上には、層間絶縁膜30が設けられている。ソース領域14には、ソース電極50が接続されている。ドレイン層10の下面には、ドレイン電極51が接続されている。ソース電極50は、ソース領域14の表面から内部にかけて設けられている。ソース領域14の表面から内部にかけて設けられたソース電極50の下面に接するソース領域14の厚みd1は、ソース領域14の表面から内部にかけて設けられたソース電極50の側面に接するソース領域14の厚みd2よりも厚い。ソース電極50に接続されるソース配線図示しないは、半導体装置1の表面側に配設される。このため、トレンチd1部分のソース領域14は、半導体装置1がオン時には、縦に延びたソース領域14の抵抗の影響で、最も電位が上昇する。すなわち、d1部分は、ソース電極の電位に対して、ドレイン電極の電位に近づく。このd1部分のソース領域14は、MOSFETの動作可能な領域ソース領域/ベース領域/ドリフト領域/ドレイン層に含まれる領域である。効率よく半導体装置1を動作させるには、上述したソース領域14内の電位上昇が弊害となってしまう。例えば、電位上昇が生じると、d1の部分に充分な電流が流せず、半導体装置1全体としてのオン抵抗低減ができなくなる。従って、d1部分のソース領域14は、極力低抵抗であることが望ましい。実施形態では、後述するイオン注入を用いることでd2部分のソース領域14よりも、高濃度で深いd1部分のソース領域14を形成できるため、上述した弊害が解消され、ソース領域とドレイン層との間の低抵抗化が実現できる。また、図2bに示すように、ソース領域14と、ベース領域12と、の間には、ソース領域14の不純物濃度よりも濃度が低い第1導電形の低ドープ領域エクステンション領域15が設けられている。ドレイン層10、ドリフト領域11、ベース領域12、ソース領域14、および低ドープ領域15の主成分は、例えば、シリコンSiである。n形第1導電形の不純物元素としては、リンP、砒素As等が挙げられる。p形第2導電形の不純物元素としては、ボロンB等が挙げられる。ドレイン層10およびソース領域14のn形不純物の濃度は、例えば、5×1019atoms/cm3である。ドリフト領域11のn形不純物の濃度は、例えば、2×1016atoms/cm3である。ベース領域12のp形不純物の濃度は、例えば、1×1018atoms/cm3である。半導体装置1におけるベース領域12の不純物濃度とは、ベース領域12におけるp形不純物の総数からn形不純物の総数を差し引いた数をベース領域12の体積で除算した値である。半導体装置1におけるソース領域14の不純物濃度とは、ソース領域14におけるn形不純物の総数からp形不純物の総数を差し引いた数をソース領域14の体積で除算した値である。図3は、第1実施形態に係る半導体装置の不純物濃度プロファイルを説明するための概要図である。図3には、図3a~図3cの3種類の不純物濃度プロファイルが示されている。図3a~図3cの横軸は、図2bのA-B線のAからBに沿った位置、すなわち、ソース領域14、低ドープ領域15、ベース領域12、ドリフト領域11、ドレイン層10の位置が示され、図3a~図3cの縦軸は、不純物濃度の高低が示されている。不純物濃度の高低は、中心の0を境界にして、0から上側においては、上側に行くほどn形不純物濃度が高く、0から下側においては、下側に行くほどp形不純物濃度が高くなっている。図3aに示す例では、半導体装置1の不純物濃度プロファイルは、ソース領域14は、高濃度のn形不純物を含み、ベース領域12は、低濃度のp形不純物を含んでいる。低ドープ領域15は、ベース領域12と低ドープ領域15との界面からベース領域12と低ドープ領域15との界面に向かって、n形不純物の濃度が低くなる勾配を形成している。すなわち、低ドープ領域15に含まれるn形の不純物濃度1×1019atoms/cm3は、ソース領域14に含まれるn形の不純物濃度5×1019atoms/cm3よりも低くなっている。このように、ソース領域14と、ベース領域12と、の間には、ソース領域14の不純物濃度よりも濃度が低い第1導電形の低ドープ領域15が形成されている。低ドープ領域15が形成されることにより、ソース領域14からベース領域12に向かう電界が緩和され、ゲート絶縁膜21にホットキャリア電子、正孔が注入されることが抑制される。これにより、ゲート絶縁膜21の劣化、閾値変動等が起き難くなる。図3bに示す例では、半導体装置1の不純物濃度プロファイルは、ソース領域14は、高濃度のn形不純物を含み、ベース領域12は、低濃度のp形不純物を含んでいる。低ドープ領域15は、ベース領域12と低ドープ領域15との界面からベース領域12と低ドープ領域15との界面に向かって、p形不純物の濃度が高くなる勾配を形成している。すなわち、低ドープ領域15に含まれるp形の不純物濃度2×1017atoms/cm3は、ベース領域12に含まれるp形の不純物濃度1×1018atoms/cm3よりも低くなっている。このように、ソース領域14と、ベース領域12と、の間に、ベース領域12の不純物濃度よりも濃度が低い第2導電形の低ドープ領域15が形成されている。図3cに示す例では、ソース電極50側のソース領域14の不純物濃度は、ベース領域12側のソース領域14の不純物濃度よりも高くしてもよい。このような形態であれば、ソース電極50とソース領域14との接触抵抗がより低減する。なお、図3a~図3bのいずれか2つ以上を複合させた形態も実施形態に含まれる。半導体装置1によれば、ソース領域14、ベース領域12、および低ドープ領域15をイオン注入によって形成するので、ソース領域14、ベース領域12、および低ドープ領域15における不純物濃度を簡便かつ高い精度で制御することができる。次に、第1実施形態に係る半導体装置の製造過程について説明する。図4は、第1実施形態に係る半導体装置の製造過程を説明するための斜視模式図である。まず、図4aに示すように、半導体基板であるドレイン層10を用意した後、ドレイン層10の表面にマスク部材80を選択的に形成する。マスク部材80の材質は、例えば、酸化シリコンSiO2である。次に、図4bに示すように、マスク部材80をマスクとして、反応性イオンエッチングRIEReactiveIonEtchingにより、ドレイン層10の表面をエッチングする。これにより、ドレイン層10の表面から内部に向かって延在するトレンチ10tが形成される。次に、図4cに示すように、トレンチ10t内に、エピタキシャル成長法によりドリフト領域11を形成する。これにより、ドリフト領域11は、トレンチ10tの下面に相当するドレイン層10の表面と、トレンチ10tの内側面に相当するドレイン層10の表面から成長する。第1実施形態では、トレンチ10t内の全てをドリフト領域11によって埋設しない。例えば、ドリフト領域11に、ドリフト領域11の表面から内部に向かって延在するトレンチ第1トレンチ11tが残るように、ドリフト領域11を形成する。すなわち、トレンチ11tを含むドリフト領域11をトレンチ10t内に形成する。これにより、ドレイン層10の表面から内部にかけて、トレンチ11tを含むドリフト領域11が設けられた半導体層が準備される。換言すれば、ドレイン層10と、ドレイン層10の表面から内部にかけて設けられたドリフト領域11であって表面から内部に向かって延在するトレンチ11tを有するドリフト領域11と、を有する半導体層が準備される。トレンチ11tの深さは、例えば、15μmである。トレンチ11tの幅図1のd2方向の幅は、例えば、0.5μmである。すなわち、トレンチ11tのアスペクト比は、30である。この後、マスク部材80を取り除く。なお、マスク部材80による選択エピタキシャル成長を用いた上の例とは別に、非選択にて図4bのトレンチ10tとドレイン層10の上部にドリフト領域11をエピタキシャル成長した後に、余剰な領域のエピ層を除去する方法を採用してもよい。なお、ドリフト領域11については、エピタキシャル成長法のほか、熱拡散法によって形成してもよい。図5は、第1実施形態に係る半導体装置の製造過程を説明するための模式図であり、aは、斜視模式図、bは、aのY-Y’断面模式図である。図5に示すように、トレンチ11tが露出するように、マスク部材81をドレイン層10上およびドリフト領域11上に選択的に形成する。あるいは、マスク部材81については、半導体層の主面に一様に形成されたマスク部材をリソグラフィ等を用いてパターニングしてもよい。マスク部材81の材質は、例えば、酸化シリコンSiO2である。続いて、トレンチ11tの内壁に露出したドリフト領域11に、例えば、ボロンB等の不純物を注入する。不純物の注入は、イオン注入に従う。このイオン注入では、ドレイン層10の主面に対して垂直な方向の基準軸95から、角度θティルト角θ分を傾けて、トレンチ11tの内壁に露出したたドリフト領域11に不純物を注入する。角度θは、例えば、2°~10°であり、より好ましくは7°である。このイオン注入では、トレンチ11tの内側面において一部の不純物が内側面に注入されるとともに、他の不純物についてはトレンチ11tの内側面で繰り返し跳撥して、やがてトレンチ11tの底面に到達する。その結果、トレンチ11tが高アスペクト比であっても、トレンチ11tの内側面のみならず、トレンチ11tの底面であるドリフト領域11の表面に不純物が高濃度で注入される。また、このイオン注入では、いわゆるカウンタイオン注入を行う。例えば、n形のドリフト領域11の導電形をp形に反転させる程度のp形不純物ボロンB等の量をドリフト領域11の表面に注入する。すなわち、ドリフト領域11の表面に含まれるn形の不純物数を上回る数のp形の不純物をドリフト領域11の表面に注入する。この段階でのイオン注入条件は、以下の通りである。イオン注入条件の設定は、トレンチの形状、表面粗さ、その後の熱処理条件などを考慮して決定される。例えば、プロセスシミュレータ、実際の試行での試行錯誤実験により、十分な予備データを取得して決定される。一例として、イオン種:B、加速電圧:1MeV、ドーズ量:3×1015atoms/cm2、ティルト角θ:7°である。トレンチ11tの底部への不純物の侵入深さは、1.76μmであり、トレンチ11t側壁への推定侵入深さは、0.21μm=1.76μm×sin7°である。その後の熱拡散によって、トレンチ11t側壁のベース領域12の推定最終濃度は、1×1018atoms/cm3になる。また、別の例として、イオン種:Btriplecharge、加速電圧:500KeV、ドーズ量:2×1015atoms/cm2、ティルト角θ:10°である。この場合、トレンチ11tの底部への不純物の進入深さは、2.3μmであり、トレンチ11tの側壁への推定侵入深さは、0.40μm=2.3μm×sin10°である。これにより、トレンチ11tの内壁に露出したドリフト領域11の露出面には、ベース領域12が形成される。また、トレンチ11tの底面にまで、不純物が高濃度で注入されるので、トレンチ11tの底面に接するベース領域12の厚みd3は、トレンチ11tの内側面に接するベース領域12の厚みd4よりも厚くなる。図6は、第1実施形態に係る半導体装置の製造過程を説明するための模式図であり、aは、斜視模式図、bは、aのY-Y’断面模式図である。図6に示すように、トレンチ11tの内壁に露出したベース領域12に、例えば、リンP等の不純物を注入する。不純物の注入は、イオン注入に従う。このイオン注入では、ドレイン層10の主面に対して垂直な方向の基準軸95から、角度θ分を傾けて、トレンチ11tの内壁に露出したベース領域12に不純物を注入する。θは、例えば、2°~10°であり、より好ましくは7°である。このイオン注入では、トレンチ11tの内側面において一部の不純物が内側面に注入されるとともに、他の不純物についてはトレンチ11tの内側面で繰り返し跳撥して、やがてトレンチ11tの底面に到達する。その結果、トレンチ11tが高アスペクト比であっても、トレンチ11tの底面であるベース領域12の表面に不純物が高濃度で注入される。このイオン注入では、カウンタイオン注入を行う。例えば、p形のベース領域12の導電形をn形に反転させる程度のn形不純物リンP、砒素As等の量をベース領域12の表面に注入する。この段階でのイオン注入条件は、以下の通りである。この場合も、イオン注入条件の設定は、トレンチの形状、表面粗さ、その後の熱処理条件などを考慮して決定される。例えば、プロセスシミュレータ、実際の試行での試行錯誤実験により、十分な予備データを取得して決定される。例えば、図3のダイヤグラムのようなフラットな濃度分布を達成するためには、ドーズを分割し、加速電圧を変化させ複数回のイオン注入を行なってもよく、エネルギーを掃引スープさせてもよい。また、図3cの最表面に高濃度層を形成するには、As等の重イオンを用いるのが好ましい。重イオンを用いれば、浅く侵入されて、その後拡散しないからである。一例として、イオン種:P、加速電圧:200KeV、ドーズ量:2×1017atoms/cm2、ティルト角θ:10°である。この場合、トレンチ11tの底部への不純物の侵入深さは、0.25μmであり、トレンチ11tの側壁への推定侵入深さは、0.043μm=0.25μm×sin10°である。その後の熱拡散によって、トレンチ11tの側壁のソース領域14の推定最終濃度は、5×1019atoms/cm3になる。また、別の例として、イオン種:As、加速電圧:200KeV、ドーズ量:8×1016atoms/cm2、ティルト角θ:7°である。この場合、トレンチ11tの底部への不純物の侵入深さは、0.11μmであり、トレンチ11t側壁への推定侵入深さは、0.013μm=0.11×sin7°である。その後の熱拡散によって、トレンチ側壁の最表面のソース領域14の推定最終濃度は、8×1019atoms/cm3になる。これにより、トレンチ11tの内壁に露出したベース領域12の露出面には、ソース領域14が形成される。また、トレンチ11tの底面にまで、不純物が高濃度で注入されるので、トレンチ11tの底面に接するソース領域14の厚みd1は、トレンチ11tの内側面に接するソース領域14の厚みd2よりも厚くなる。また、ソース領域14と、ベース領域12と、の間に、ソース領域14の不純物濃度よりも濃度が低い低ドープ領域15を形成する。あるいは、図3bに示すように、ソース領域14と、ベース領域12と、の間に、ベース領域12の不純物濃度よりも濃度が低い第2導電形の低ドープ領域15を形成してもよい。さらに、図3cに示すように、後工程で形成されるソース電極50側のソース領域14の不純物濃度をベース領域12側のソース領域14の不純物濃度よりも高くなるように、ソース領域14を形成してもよい。この後、マスク部材81を取り除く。マスク部材81は、例えば、エッチングにより取り除く。マスク部材81が除去された後、ソース領域14、低ドープ領域15、およびベース領域12の表面が表出する。このように、図5および図6に示す段階において、トレンチ11tを介して、ドリフト領域11に、リンP、砒素As等の不純物が注入され、トレンチ11tの内壁に露出したドリフト領域11の露出面にソース領域14が形成されるとともに、トレンチ11tを介して、ドリフト領域11にボロンB等の不純物が注入され、ソース領域14と、ドリフト領域11と、の間に、ベース領域12が形成される。第1実施形態では、トレンチ11tの内壁に露出したドリフト領域11に、ボロンB等の不純物が注入されて、トレンチ11tの内壁に露出したドリフト領域11の露出面にベース領域12が形成される。その後、トレンチ11tの内壁に露出したベース領域12に、リンP、砒素As等の不純物が注入されて、トレンチ11tの内壁に露出したベース領域12の露出面にソース領域14が形成される。なお、ボロンB、リンP等の不純物をイオン注入する際には、ドリフト領域11を基準軸95に対して垂直な方向に回転させてもよい。あるいは、図5bまたは図6bの状態から、ドリフト領域11を基準軸95に対して垂直な方向に180°回転させてイオン注入を行い、さらに、基準軸95に対して垂直な方向に180°回転させてイオン注入を行うプロセスを繰り返し実行してもよい。次に、ゲート電極20を形成する過程について説明する。ゲート電極20の形成過程については、図6aの領域91を例に説明する。図7は、第1実施形態に係る半導体装置の製造過程を説明するための斜視模式図である。図7aに示すように、ゲート電極を形成するためのマスク部材82を形成する。マスク部材82の材質は、例えば、酸化シリコンSiO2である。マスク部材82から開口されたドリフト領域11、低ドープ領域15、ベース領域12、およびソース領域14のそれぞれの一部に選択的なエッチング処理を施す。これにより、ドリフト領域11、ベース領域12、低ドープ領域15、およびソース領域14のそれぞれの一部に、トレンチ第2トレンチ20tが形成される。トレンチ20tは、ドレイン層10の主面に対して略平行な方向に、ソース領域14の一部から、ソース領域14の前記一部に隣接するベース領域12を貫通して、ドリフト領域11の一部にまで到達している。続いて、トレンチ20t内を高温下で、酸化性雰囲気に晒す。酸化性雰囲気に晒すことによって、図7bに示すように、トレンチ20tの側面および底面にゲート絶縁膜21が形成される。続いて、トレンチ20t内に、ゲート絶縁膜21を介して、CVDChemicalVaporDepositionによってゲート電極20を形成する。これにより、ベース領域12、ベース領域12に低ドープ領域15を介して隣接するソース領域14の一部、ベース領域12を挟みつつソース領域14の前記一部とは反対側のドリフト領域11の一部の表面から内部にかけて、トレンチ状のゲート電極20が形成される。ゲート電極20の材質は、例えば、ポリシリコンpoly-Siである。ゲート電極20を形成した後、マスク部材82を除去する。この後、図1に示すように、ソース領域14およびベース領域12に電気的に接続されたソース電極50と、ドレイン層10に電気的に接続されるドレイン電極51と、を形成する。ソース電極50の材質は、例えば、n形不純物がドープされたポリシリコン、メタルシリサイド等である。ソース電極50は、CVDによってトレンチ11tに埋設される。ドレイン電極51の材質は、例えば、銅Cuである。ドレイン電極51は、スパッタリングまたはめっきによって形成される。以上説明した実施形態では、ソース領域14およびベース領域12の形成においてエピタキシャル成長法を用いない。すなわち、半導体装置1においては、ソース領域14およびベース領域12をイオン注入によって形成している。このため、ソース領域14およびベース領域12をエピタキシャル成長法で形成するプロセスに比べ、ソース領域14およびベース領域12を低コストで製造できる。実施形態によれば、イオン注入条件加速電圧、ドーズ量等を調整することにより、ドレイン層10の主面に対して略平行な方向のソース領域14、低ドープ領域15、およびベース領域12の不純物濃度プロファイルをより間便に調整することができる。例えば、ソース電極50とソース領域14とのコンタクト抵抗を下げるために、ソース電極50側のソース領域14表面の不純物濃度を簡便に高くすることができる。エピタキシャル成長によって、このような高濃度のソース領域14を形成すると、ソース領域14に結晶欠陥が多く発生する場合がある。例えば、リンP、砒素As等の不純物の径は、シリコン原子の径とは異なる。このような径の異なる不純物を高い濃度を以て、エピタキシャル成長層に含有させると、エピタキシャル成長層に歪みが生じる場合がある。その結果、エピタキシャル成長では、ソース領域14が多数の欠陥を含む場合がある。また、エピタキシャル成長法は、イオン注入法に比べ膜厚や膜質の制御が難しくなる場合がある。例えば、トレンチ深さ方向の膜厚、トレンチ深さ方向の不純物濃度が不均一になる可能性がある。その結果、素子製造が困難になったり、複雑かつ高価な設備投資を要したりする場合がある。また、エピタキシャル成長法は、生産性の低さ、材料コストが高価である理由から、高コスト化を招来する場合がある。例えば、高濃度の不純物アクセプタ、ドナー等をエピタキシャル成長層にドープさせるプロセスでは、垂直に形成されたトレンチ内にエピタキシャル成長層を成長させる際に、トレンチの深さ方向においてエピタキシャル成長層の成長速度が変わったり、エピタキシャル成長層内の不純物濃度が変わったりする場合がある。このため、意図するデバイス構造を形成できない場合がある。このような現象が起きるのは、エピタキシャル成長法で用いられる原料ガス例えば、シラン系ガスと、ドーピングガスと、のトレンチ深さ方向の分圧が異なること等が考えられる。実施形態によれば、予めドリフト領域11を形成しておき、その後、イオン注入によって、ソース領域14、ベース領域12等を形成する。このような方法に従えば、ソース領域14からベース領域12への不純物拡散を簡便に抑制することが可能になる。例えば、イオン注入条件加速電圧、ドーズ量等を調整することにより、ソース領域14とベース領域12との界面近傍のソース領域14を簡便に下げることが可能になる。また、実施形態によれば、低ドープ領域15の不純物濃度についても簡便に調整可能である。また、実施形態によれば、マスク部材81を設け、トレンチ11tを形成後、ソース領域14、低ドープ領域15、およびベース領域12をイオン注入で一括して形成する。その後、マスク部材81をソース領域14、低ドープ領域15、およびベース領域12の表面から除去し、ソース領域14、低ドープ領域15、およびベース領域12の表面を表出させるプロセスを経ている。このため、ソース領域14、低ドープ領域15、およびベース領域12を形成後、ソース領域14、低ドープ領域15、およびベース領域12の表面をCMPChemicalMechanicalPolishingで研磨する必要がない。その結果、半導体装置1の製造過程は、より簡便になる。このように、実施形態によれば、低コストで、より良質な半導体装置を製造することができる。なお、実施形態では、上述した製造過程のほかに、以下に示す製造過程も含まれる。例えば、ドレイン層10と、ドレイン層10の表面から内部にかけて設けられたドリフト領域11と、さらに、ドリフト領域11の表面から内部にかけて設けられたベース領域12と、を有する半導体基板を予め準備する。ベース領域12には、その表面から内部に向かって延在するトレンチ11tが延在している。ドレイン層10、ドリフト領域11、およびベース領域のそれぞれは、エピタキシャル成長、熱拡散法によって形成される。次いで、トレンチ11tを介して、ベース領域12にn形の不純物を注入し、トレンチ11tの内壁に露出したベース領域12の露出面にソース領域を形成する。この場合のイオン注入でも、カウンタイオン注入が実施される。すなわち、p形のベース領域12の導電形をn形に反転させる程度のn形不純物リンP、砒素As等の量をベース領域12の表面に注入する。このような製造過程によっても、図6bに示す半導体層が形成される。第2実施形態図8は、第2実施形態に係る半導体装置の製造過程を説明するための断面模式図である。第2実施形態においては、図8aに示すように、トレンチ11tの内壁に露出したドリフト領域11に、リンP、砒素As等の不純物を注入して、トレンチ11tの内壁に露出したドリフト領域の露出面にソース領域14を形成する。さらに、低ドープ領域15を形成してもよい。その後、図8bに示すように、トレンチ11tの内壁に露出したソース領域14を貫通してドリフト領域11に、ボロンB等の不純物を注入して、ソース領域14と、ドリフト領域11と、の間に、ベース領域12を形成する。すなわち、第2実施形態では、ソース領域14とベース領域12を形成する手順を、第1実施形態と入れ替えている。このような製造過程でも、半導体装置1を製造することができる。第3実施形態図9は、第3実施形態に係る半導体装置の製造過程を説明するための斜視模式図である。第3実施形態においては、図9aに示すように、半導体基板であるドレイン層10を準備した後、ドレイン層10の表面にマスク部材81を選択的に形成する。次に、図9bに示すように、マスク部材81から表出されたドレイン層10をRIEによりエッチングして、ドレイン層10に、ドレイン層10の表面から内部に向かって延在するトレンチ第3トレンチ10tbを形成する。次に、図9cに示すように、トレンチ10tbの内壁に露出したドレイン層10に、リンP、砒素As等の不純物を注入して、トレンチ10tbの内壁に露出したドレイン層10の露出面に、ドリフト領域11を形成する。この後、図5~図7に示されたプロセスを続ければ、半導体装置1を製造することができる。このような製造過程も、実施形態に含まれる。第4実施形態図10は、第3実施形態に係る半導体装置の製造過程を説明するための斜視模式図である。第4実施形態においては、図10aに示すように、第1ドレイン部10aの上にドリフト領域11が形成された半導体積層体を準備する。次に、図10bに示すように、ドリフト領域11の表面から内部にかけて延在するトレンチ第4トレンチ11tbを形成する。トレンチ11tbの深さは、トレンチ11tよりも深く、例えば、20μmである。トレンチ11tbの幅は、0.5μmである。次に、図10cに示すように、トレンチ11tbを介して、リンP、砒素As等の不純物をドリフト領域11に注入する。これにより、ドリフト領域11の表面から底面にかけて第1ドレイン部10aに接続された第2ドレイン部10bが形成される。ドレイン層10は、第1ドレイン部10aと、第2ドレイン部10bと、を含む。第2ドレイン部10bは、第1ドレイン部10aに接続され、第1ドレイン部10aの主面に対して略垂直に延設されている。この後、トレンチ11tbには、ポリシリコン、メタルシリサイド等を埋設してもよい。このような製造過程でも、ドレイン層10の表面から内部にかけてドリフト領域11が形成された半導体層を形成することができる。また、第1、第2実施様態のトレンチ11tと同時にトレンチ11tbを形成し、ソース領域14の形成工程と同時に第2ドレイン部10bの形成を行うことも可能である。これらを同時に実施することで、製造工程数は大幅に削減され製造コストが低減する。以上、具体例を参照しつつ実施形態について説明した。しかし、実施形態はこれらの具体例に限定されるものではない。すなわち、これら具体例に、当業者が適宜設計変更を加えたものも、実施形態の特徴を備えている限り、実施形態の範囲に包含される。前述した各具体例が備える各要素およびその配置、材料、条件、形状、サイズなどは、例示したものに限定されるわけではなく適宜変更することができる。例えば、本実施例ではMOSFETを例に説明しているが、同様にIGBTInsulatedGateBipolarTransistorにおいても同様に実施が可能である。この場合、ソースはエミッタに、ドレインはコレクタに置き換えられる。また、前述した各実施形態が備える各要素は、技術的に可能な限りにおいて複合させることができ、これらを組み合わせたものも実施形態の特徴を含む限り実施形態の範囲に包含される。その他、実施形態の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても実施形態の範囲に属するものと了解される。例えば、イオン注入工程の後、適宜加熱処理を施してもよい。本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。