基準電流を生成する基準電流生成部と、前記基準電流に応じて第1電流と第2電流を生成するカレントミラーと、前記カレントミラーの下流側で前記基準電流が流れる経路に挿入された第1抵抗と、前記カレントミラーの下流側で前記第1電流が流れる経路に挿入された第2抵抗と、前記カレントミラーの下流側で前記第2電流が流れる経路に挿入されたダイオードまたはダイオード接続型トランジスタと、前記第1電流と前記第2電流を比較して温度検出信号を生成する電流比較部と、を有することを特徴とする温度検出回路。前記第1抵抗と前記第2抵抗は、同一の抵抗値に設定されていることを特徴とする請求項1に記載の温度検出回路。前記第1抵抗及び前記第2抵抗と接地端との間に接続された第3抵抗と、前記温度検出信号に応じて前記第3抵抗の両端間を導通/遮断するスイッチと、をさらに有することを特徴とする請求項2に記載の温度検出回路。前記カレントミラーは、第1電極が前記第1抵抗を介して接地端に接続され、第2電極が前記基準電流生成部に接続され、制御電極が自身の第2電極に接続された第1トランジスタと;第1電極が前記第2抵抗を介して接地端に接続され、第2電極が前記電流比較部に接続され、制御電極が前記第1トランジスタの制御電極に接続された第2トランジスタと;第1電極が前記ダイオードまたは前記ダイオード接続型トランジスタを介して接地端に接続され、第2電極が前記電流比較部に接続され、制御電極が前記第1トランジスタの制御電極に接続された第3トランジスタと;を含むことを特徴とする請求項2または請求項3に記載の温度検出回路。前記電流比較部は、第1電極が入力電圧の印加端に接続され、第2電極が前記第2トランジスタの第2電極に接続され、制御電極が自身の第2電極に接続された第4トランジスタと;第1電極が前記入力電圧の印加端に接続され、第2電極が前記第3トランジスタの第2電極に接続され、制御電極が前記第4トランジスタの制御電極に接続された第5トランジスタと;第1電極が前記入力電圧の印加端に接続され、第2電極が前記温度検出信号の出力端に接続され、制御電極が前記第5トランジスタの第2電極に接続された第6トランジスタと;前記温度検出信号の出力端と接地端との間に接続された第4抵抗と;を含むことを特徴とする請求項4に記載の温度検出回路。請求項1~請求項5のいずれか一項に記載の温度検出回路と、前記温度検出信号に基づいて動作可否が制御される内部回路と、を有することを特徴とする半導体装置。<シリーズレギュレータ回路>図10は、シリーズレギュレータ回路の一従来例を示す回路図である。本従来例のシリーズレギュレータ回路Xは、出力電圧Voutの目標値を設定するために別途の基準電圧源を必要としない。しかしながら、本従来例のシリーズレギュレータ回路Xでは、出力トランジスタXCとしてnpn型バイポーラトランジスタが用いられているので、最大でも入力電圧Vinから出力トランジスタXCのベースエミッタ間電圧Vfだけ低い出力電圧Voutしか生成することができない、という課題があった。また、本従来例のシリーズレギュレータ回路Xでは、アンプXAのゲインを高めるためにブースタXBを必要とするのでチップ面積が大きくなる、という課題もあった。なお、出力トランジスタXCとしてpnp型バイポーラトランジスタやPチャネル型MOS[MetalOxideSemiconductor]電界効果トランジスタを用い、ブースタXBを取り除いてアンプXAと出力トランジスタXCを直接的に接続した構成であれば、上記の課題を容易に解消できるようにも思われる。しかしながら、このような構成では、出力電圧Voutの未出力時にアンプXAが動作せず、シリーズレギュレータ回路Xを起動することができなくなるので、現実的な解決策とはなり得なかった。本明細書中に開示されている第1の技術的特徴は、上記の課題に鑑み、出力目標値の設定に別途の基準電圧源を必要とせず、かつ、出力電圧範囲の拡大と回路規模の縮小を実現することのできるレギュレータ回路を提供することを第1の目的とする。<温度保護回路温度検出回路>図11A及び図11Bは、それぞれ、温度保護回路の第1従来例及び第2従来例を示す回路図である。第1従来例の温度保護回路Y1は、npn型バイポーラトランジスタYAのベースエミッタ間電圧Vfが負の温度特性-2mV/°Cを有することを利用して、簡易に温度保護信号TSDを生成することができる。しかしながら、第1従来例の温度保護回路Y1では、検出閾値閾値電圧Vthを設定するために別途の基準電圧源REFを必要とする、という課題があった。第2従来例の温度保護回路Y2は、検出閾値を設定するために別途の基準電圧源を必要としない。しかしながら、第2従来例の温度保護回路Y2では、第1従来例と比べて回路を構成する素子数が多い上に、その消費電流特にコンパレータYH及びYLや論理回路LOGICでの消費電流が大きくなる、という課題があった。本明細書中に開示されている第2の技術的特徴は、上記の課題に鑑み、検出閾値の設定に別途の基準電圧源を必要とせず、かつ、回路規模の縮小と消費電流の低減を実現することのできる温度検出回路を提供することを第2の目的とする。<過電圧保護回路電圧検出回路>図12は、過電圧保護回路の一従来例を示す回路図である。本従来例の過電圧保護回路Zは、出力電圧Voutに応じたモニタ電圧Vmと所定の基準電圧VthとをコンパレータZAで比較することにより、簡易に過電圧保護信号OVPを生成することができる。しかしながら、本従来例の過電圧保護回路Zでは、検出閾値基準電圧Vthを設定するために別途の基準電圧源を必要とする、という課題があった。本明細書中に開示されている第3の技術的特徴は、上記の課題に鑑み、検出閾値の設定に別途の基準電圧源を必要としない電圧検出回路を提供することを第3の目的とする。<第1の技術的特徴>本明細書中に開示されている種々の技術的特徴のうち、第1の技術的特徴に係るレギュレータ回路は、入力電圧の印加端と出力電圧の印加端との間に接続されたpnp型またはPチャネル型の出力トランジスタと、前記出力電圧に応じた帰還電圧を生成する帰還電圧生成回路と、エミッタ面積の異なるトランジスタ対の共通ベースで前記帰還電圧の入力を受けて各トランジスタに流れるコレクタ電流の大小関係に応じた電圧信号を出力する増幅回路と、エミッタ接地型またはソース接地型の増幅段により前記電圧信号を増幅して前記出力トランジスタの駆動信号を生成する駆動信号生成回路と、を有する構成第1-1の構成とされている。なお、上記第1-1の構成から成るレギュレータ回路において、前記駆動信号生成回路は、入力電圧の印加端と前記出力トランジスタの制御電極との間に接続されて、制御電極に前記電圧信号が印加されるpnp型またはPチャネル型の増幅トランジスタと;前記出力トランジスタの制御電極と接地端との間に接続された電流源と;を含む構成第1-2の構成にするとよい。また、上記第1-2の構成から成るレギュレータ回路において、前記駆動信号生成回路は、さらに、前記入力電圧の印加端と前記出力トランジスタの制御電極との間に接続されたプルアップ抵抗を含む構成第1-3の構成にするとよい。また、上記第1-3の構成から成るレギュレータ回路において、前記増幅回路は、前記トランジスタ対として、ベースが前記帰還電圧の印加端に接続され、コレクタが第1負荷を介して前記入力電圧の印加端に接続されると共に前記電圧信号の印加端にも接続され、エミッタが第1抵抗を介して接地端に接続された第1トランジスタと;前記第1トランジスタよりもエミッタ面積が大きく、ベースが前記第1トランジスタのベースに接続され、コレクタが第2負荷を介して前記入力電圧の印加端に接続され、エミッタが前記第1抵抗よりも抵抗値の小さい第2抵抗を経由した後で前記第1抵抗を介して接地端に接続された第2トランジスタと;を含む構成第1-4の構成にするとよい。また、上記第1-4の構成から成るレギュレータ回路において、前記増幅回路は、さらに、前記第1トランジスタよりも耐圧が高く、前記第1トランジスタと前記第1負荷との間に挿入された第3トランジスタと;前記第2トランジスタよりも耐圧が高く、前記第2トランジスタと前記第2負荷との間に挿入された第4トランジスタと;を含む構成第1-5の構成にするとよい。また、上記第1-5の構成から成るレギュレータ回路において、前記第3トランジスタ及び前記第4トランジスタの制御電極は、いずれも前記出力電圧の印加端に接続されている構成第1-6の構成にするとよい。また、本明細書中に開示されている種々の技術的特徴のうち、第1の技術的特徴に係る半導体装置は、上記第1-1~第1-6いずれかの構成から成るレギュレータ回路を有する構成第1-7の構成とされている。<第2の技術的特徴>本明細書中に開示されている種々の技術的特徴のうち、第2の技術的特徴に係る温度検出回路は、基準電流を生成する基準電流生成部と、前記基準電流に応じて第1電流と第2電流を生成するカレントミラーと、前記カレントミラーの下流側で前記基準電流が流れる経路に挿入された第1抵抗と、前記カレントミラーの下流側で前記第1電流が流れる経路に挿入された第2抵抗と、前記カレントミラーの下流側で前記第2電流が流れる経路に挿入されたダイオードまたはダイオード接続型トランジスタと、前記第1電流と前記第2電流を比較して温度検出信号を生成する電流比較部と、を有する構成第2-1の構成とされている。なお、上記第2-1の構成から成る温度検出回路において、前記第1抵抗と前記第2抵抗は、同一の抵抗値に設定されている構成第2-2の構成にするとよい。また、上記第2-2の構成から成る温度検出回路は、前記第1抵抗及び前記第2抵抗と接地端との間に接続された第3抵抗と、前記温度検出信号に応じて前記第3抵抗の両端間を導通/遮断するスイッチと、をさらに有する構成第2-3の構成にするとよい。また、上記第2-2または第2-3の構成から成る温度検出回路において、前記カレントミラーは、第1電極が前記第1抵抗を介して接地端に接続され、第2電極が前記基準電流生成部に接続され、制御電極が自身の第2電極に接続された第1トランジスタと;第1電極が前記第2抵抗を介して接地端に接続され、第2電極が前記電流比較部に接続され、制御電極が前記第1トランジスタの制御電極に接続された第2トランジスタと;第1電極が前記ダイオードまたは前記ダイオード接続型トランジスタを介して接地端に接続され、第2電極が前記電流比較部に接続され、制御電極が前記第1トランジスタの制御電極に接続された第3トランジスタと;を含む構成第2-4の構成にするとよい。また、上記第2-4の構成から成る温度検出回路において、前記電流比較部は、第1電極が入力電圧の印加端に接続され、第2電極が前記第2トランジスタの第2電極に接続され、制御電極が自身の第2電極に接続された第4トランジスタと;第1電極が前記入力電圧の印加端に接続され、第2電極が前記第3トランジスタの第2電極に接続され、制御電極が前記第4トランジスタの制御電極に接続された第5トランジスタと;第1電極が前記入力電圧の印加端に接続され、第2電極が前記温度検出信号の出力端に接続され、制御電極が前記第5トランジスタの第2電極に接続された第6トランジスタと;前記温度検出信号の出力端と接地端との間に接続された第4抵抗と;を含む構成第2-5の構成にするとよい。また、本明細書中に開示されている種々の技術的特徴のうち、第2の技術的特徴に係る半導体装置は、上記第2-1~第2-5いずれかの構成から成る温度検出回路と、前記温度検出信号に基づいて動作可否が制御される内部回路とを有する構成第2-6の構成とされている。<第3の技術的特徴>本明細書中に開示されている種々の技術的特徴のうち、第3の技術的特徴に係る電圧検出回路は、監視対象電圧を分圧して第1電圧と第2電圧を生成する分圧回路と、エミッタ面積の異なるトランジスタ対に入力される前記第1電圧と前記第2電圧を比較して電圧検出信号を生成する比較回路と、を有する構成第3-1の構成とされている。なお、上記第3-1の構成から成る電圧検出回路において、前記比較回路は、前記トランジスタ対として、ベースが前記第1電圧の印加端に接続された第1トランジスタと;前記第1トランジスタよりもエミッタ面積が大きく、ベースが前記第2電圧の印加端に接続され、エミッタが前記第1トランジスタのエミッタと共通に接続された第2トランジスタと;を含む構成第3-2の構成にするとよい。また、上記第3-2の構成から成る電圧検出回路において、前記比較回路は、さらに、前記第1トランジスタ及び前記第2トランジスタのエミッタ電流を生成する電流源と;前記第1トランジスタまたは前記第2トランジスタのコレクタ電圧から前記電圧検出信号を生成する出力段と;を含む構成第3-3の構成にするとよい。また、上記第3-1~第3-3いずれかの構成から成る電圧検出回路において、前記分圧回路は、前記監視対象電圧と接地電圧との間で基準電圧を生成する第1分圧回路と、前記監視対象電圧と前記基準電圧との間または前記基準電圧と接地電圧との間で前記第1電圧と前記第2電圧を生成する第2分圧回路を含む構成第3-4の構成にするとよい。また、上記第3-4の構成から成る電圧検出回路において、前記第2分圧回路は、制御電極が前記基準電圧の印加端に接続され、第2電極が接地端または前記監視対象電圧の印加端に接続された第3トランジスタと;前記第3トランジスタの第2電極と前記監視対象電圧の印加端または接地端との間に接続されて前記第1電圧及び前記第2電圧を生成する抵抗ラダーと;を含む構成第3-5の構成にするとよい。また、本明細書中に開示されている種々の技術的特徴のうち、第3の技術的特徴に係る半導体装置は、上記第3-1~第3-5いずれかの構成から成る電圧検出回路と、前記電圧検出信号に基づいて動作可否が制御される内部回路とを有する構成第3-6の構成とされている。本明細書中に開示されている第1の技術的特徴によれば、出力目標値の設定に別途の基準電圧源を必要とせず、かつ、出力電圧範囲の拡大と回路規模の縮小を実現することが可能なレギュレータ回路を提供することが可能となる。また、本明細書中に開示されている第2の技術的特徴によれば、検出閾値の設定に別途の基準電圧源を必要とせず、かつ、回路規模の縮小と消費電流の低減を実現することのできる温度検出回路を提供することが可能となる。また、本明細書中に開示されている第3の技術的特徴によれば、検出閾値の設定に別途の基準電圧源を必要としない電圧検出回路を提供することが可能となる。<全体構成>図1は、シリーズレギュレータICの一構成例を示すブロック図である。本構成例のシリーズレギュレータIC1は、シリーズレギュレータ回路100と、温度保護回路200と、過電圧保護回路300と、を集積化したモノリシック半導体集積回路装置である。シリーズレギュレータ回路100は、入力電圧Vin例えば12Vから所望の出力電圧Vout例えば5Vや3.3Vを生成する。なお、シリーズレギュレータ回路100には、温度保護信号S1及び過電圧保護信号S2に基づいて出力動作の可否を制御する異常保護部が含まれている。シリーズレギュレータ回路100の構成及び動作については、後ほど詳細に説明する。温度保護回路200は、シリーズレギュレータIC1のチップ温度Tjが所定の検出閾値を上回っているか否かを監視して温度保護信号S1を生成し、この温度保護信号S1をシリーズレギュレータ回路100に出力する。温度保護回路200の構成及び動作については後ほど詳細に説明する。過電圧保護回路300は、出力電圧Voutが所定の検出閾値を上回っているか否かを監視して過電圧保護信号S2を生成し、この過電圧保護信号S2をシリーズレギュレータ回路100に出力する。過電圧保護回路300の構成及び動作については、後ほど詳細に説明する。<シリーズレギュレータ回路>図2は、シリーズレギュレータ回路100の第1構成例を示す回路図である。本構成例のシリーズレギュレータ回路100は、pnp型バイポーラトランジスタ101~103と、npn型バイポーラトランジスタ104及び105と、Pチャネル型MOS電界効果トランジスタ106と、抵抗107~111と、電流源112と、を有する。トランジスタ101及び102のエミッタは、いずれも入力電圧Vinの印加端に接続されている。トランジスタ101及び102のベースは、いずれもトランジスタ102のコレクタに接続されている。トランジスタ101のコレクタは、トランジスタ104のコレクタに接続されている。トランジスタ102のコレクタは、トランジスタ105のコレクタに接続されている。トランジスタ104及び105のベースは、いずれも帰還電圧Vfbの印加端抵抗110と抵抗111との接続ノードに接続されている。トランジスタ105のエミッタは、抵抗107及び108を介して接地端に接続されている。トランジスタ104のエミッタは、抵抗107と抵抗108との接続ノードに接続されている。トランジスタ104及び105のエミッタ面積比は1:Nに設計されている。トランジスタ103のエミッタは、入力電圧Vinの印加端に接続されている。トランジスタ103のコレクタは、電流源112を介して接地端に接続されている。トランジスタ103のベースは、トランジスタ101のコレクタに接続されている。トランジスタ106のソースは、入力電圧Vinの印加端に接続されている。トランジスタ106のドレインは、出力電圧Voutの印加端に接続される一方、抵抗110及び111を介して接地端にも接続されている。トランジスタ106のゲートは、トランジスタ103のコレクタに接続される一方、抵抗109を介して入力電圧Vinの印加端にも接続されている。トランジスタ106は、入力電圧Vinの印加端と出力電圧Voutの印加端との間に接続された出力トランジスタに相当する。抵抗110及び111は、出力電圧Voutに応じた帰還電圧Vfb出力電圧Voutの分圧電圧を生成する帰還電圧生成回路に相当する。トランジスタ101及び102、トランジスタ104及び105、並びに、抵抗107及び108は、エミッタ面積の異なるトランジスタ対トランジスタ104及び105の共通ベースで帰還電圧Vfbの入力を受けて各トランジスタ104及び105に流れるコレクタ電流I11及びI12の大小関係に応じた電圧信号V11を出力する増幅回路に相当する。トランジスタ103、抵抗109、及び、電流源112は、エミッタ接地型トランジスタ103としてPチャネル型MOS電界効果トランジスタを用いた場合にはソース接地型の増幅段により電圧信号V11を増幅してトランジスタ106の駆動信号V12ゲート電圧を生成する駆動信号生成回路に相当する。上記構成から成るシリーズレギュレータ回路100の動作について説明する。出力電圧Voutの上昇に伴って帰還電圧Vfbが高くなると、トランジスタ104とトランジスタ105との間では、互いのエミッタ面積の差よりも互いのベースエミッタ間電圧の差の方が優勢となる。その結果、コレクタ電流I12よりもコレクタ電流I11の方が大きくなり、電圧信号V11が低下する。電圧信号V11の低下に伴ってトランジスタ103の導通度が大きくなると、駆動信号V12の電圧値が高くなる。その結果、トランジスタ106の導通度が小さくなり、出力電圧Voutが低下する。一方、出力電圧Voutの低下に伴って帰還電圧Vfbが低くなると、トランジスタ104とトランジスタ105との間では、互いのベースエミッタ間電圧の差よりも互いのエミッタ面積の差の方が優勢となる。その結果、コレクタ電流I11よりもコレクタ電流I12の方が大きくなり、電圧信号V11が上昇する。電圧信号V11の上昇に伴ってトランジスタ103の導通度が小さくなると、駆動信号V12の電圧値が低くなる。その結果、トランジスタ106の導通度が大きくなり、出力電圧Voutが上昇する。このように、第1構成例のシリーズレギュレータ回路100であれば、出力目標値設定に別途の基準電圧源を必要とせずに、入力電圧Vinから所望の出力電圧Voutを生成することができる。なお、出力電圧Voutの目標値は、抵抗110及び111の抵抗比に応じて任意に調整することが可能である。また、第1構成例のシリーズレギュレータ回路100であれば、図10のブースタXBよりも回路規模の小さいエミッタ接地型またはソース接地型の増幅段を用いることができるので、回路規模の縮小や消費電流の低減を実現することが可能となる。また、第1構成例のシリーズレギュレータ回路100であれば、出力トランジスタとしてPチャネル型またはpnp型のトランジスタ106を用いることができるので、出力電圧Voutの出力範囲を入力電圧Vin近傍まで広げることが可能となる。また、第1構成例のシリーズレギュレータ回路100であれば、出力電圧Voutの未出力時において、増幅回路トランジスタ101及び102、トランジスタ104及び105、並びに、抵抗107及び108が動作できない状況であっても、電流源112を介して駆動信号V12がローレベルに引き下げられるので、トランジスタ106はオンとなる。その結果、出力電圧Voutが上昇して、シリーズレギュレータ回路100を正常に起動することが可能となる。また、第1構成例のシリーズレギュレータ回路100であれば、トランジスタ106のゲートが抵抗109を介して入力電圧Vinの印加端にプルアップされている。従って、駆動信号V12の論理レベルが不定となり得る状況下では、駆動信号V12の論理レベルをハイレベルに固定して、トランジスタ106をオフ状態に維持することが可能となる。なお、上記の構成を応用すれば、シリーズレギュレータ回路100のみならず、その他の用途に供されるアンプやコンパレータを実現することも可能である。図3は、シリーズレギュレータ回路100の第2構成例を示す回路図である。第2構成例は、第1構成例とほぼ同様の構成であり、トランジスタ101とトランジスタ104との間にNチャネル型MOS電界効果トランジスタ113を挿入した点、及び、トランジスタ102とトランジスタ105との間にNチャネル型MOS電界効果トランジスタ114を挿入した点に特徴を有している。トランジスタ113及び114としては、トランジスタ104及び105よりも高耐圧例えば50V耐圧の素子例えばNDMOSFETを用いればよい。上記の接続関係について具体的に説明する。トランジスタ113のドレインは、トランジスタ101のコレクタに接続されている。トランジスタ113のソースは、トランジスタ104のコレクタに接続されている。トランジスタ114のドレインは、トランジスタ102のコレクタに接続されている。トランジスタ114のソースは、トランジスタ105のコレクタに接続されている。トランジスタ113及び114のゲートは、いずれも出力電圧Voutの印加端に接続されている。なお、トランジスタ113及び114のゲートは、増幅回路トランジスタ101及び102、トランジスタ104及び105、抵抗107及び108、並びに、トランジスタ113及び114の動作が可能である限り、出力電圧Voutの印加端以外の低電圧印加端に接続しても構わない。トランジスタ113及び114を挿入したことにより、トランジスタ104及び105のコレクタには、出力電圧Voutよりもトランジスタ113及び114のゲートソース間電圧Vgsだけ低い電圧=Vout-Vgsしか印加されなくなる。従って、製造プロセス上、トランジスタ104及び105の高耐圧化が難しい場合であっても、シリーズレギュレータ回路100全体の高耐圧化を実現することが可能となる。図4はシリーズレギュレータ回路100に含まれる異常保護部の一構成例を示す回路図である。本構成例の異常保護部は、Pチャネル型MOS電界効果トランジスタ115と、Nチャネル型MOS電界効果トランジスタ116と、否定論理和演算器117とを含む。トランジスタ115のソースは、入力電圧Vinの印加端に接続されている。トランジスタ115のドレインは、トランジスタ106のゲートに接続されている。トランジスタ115のゲートは、否定論理和演算器117の出力端に接続されている。否定論理和演算器117の第1入力端は、温度保護信号S1の印加端に接続されている。否定論理和演算器117の第2入力端は、過電圧保護信号S2の印加端に接続されている。トランジスタ116のドレインは、出力電圧Voutの印加端に接続されている。トランジスタ116のソースは、接地端に接続されている。トランジスタ116のゲートは、温度保護信号S1の印加端に接続されている。温度保護信号S1と過電圧保護信号S2がいずれもローレベル正常時の論理レベルである場合、トランジスタ115及び116はいずれもオフされる。従って、出力電圧Voutの生成動作には何ら影響がない。温度保護信号S1がハイレベル異常温度検出時の論理レベルである場合、トランジスタ115及び116はいずれもオンされる。従って、トランジスタ106は強制的にオフ状態となり、出力電圧Voutは接地電圧まで引き下げられる。過電圧保護信号S2がハイレベル過電圧検出時の論理レベルである場合、トランジスタ116はオフのまま、トランジスタ115だけがオンされる。従って、出力電圧Voutが接地電圧まで引き下げられることはなく、トランジスタ106の強制オフのみが実施される。<温度保護回路温度検出回路>図5は、温度保護回路200の第1構成例を示す回路図である。第1構成例の温度保護回路200は、pnp型バイポーラトランジスタ201~205と、npn型バイポーラトランジスタ206~211と、抵抗212~216と、を有する。トランジスタ201及び202のエミッタは、いずれも入力電圧Vinの印加端に接続されている。トランジスタ201及び202のベースは、いずれもトランジスタ201のコレクタに接続されている。トランジスタ201のコレクタは、トランジスタ207のコレクタに接続されている。トランジスタ206及び207のベースは、いずれもトランジスタ206のコレクタに接続されている。トランジスタ206のコレクタは、抵抗212を介して入力電圧Vinの印加端に接続されている。トランジスタ206のエミッタは、接地端に接続されている。トランジスタ207のエミッタは、抵抗213を介して接地端に接続されている。トランジスタ206及び207のエミッタ面積比は1:Nに設計されている。トランジスタ202のコレクタは、トランジスタ208のコレクタに接続されている。トランジスタ208~210のベースは、いずれもトランジスタ208のコレクタに接続されている。トランジスタ208のエミッタは、抵抗214を介して接地端に接続されている。トランジスタ209のエミッタは、抵抗215を介して接地端に接続されている。トランジスタ210のエミッタは、トランジスタ211のコレクタ及びベースに接続されている。トランジスタ211のエミッタは、接地端に接続されている。トランジスタ209のコレクタは、トランジスタ203のコレクタに接続されている。トランジスタ210のコレクタは、トランジスタ204のコレクタとトランジスタ205のベースに接続されている。トランジスタ203及び204のエミッタは、いずれも入力電圧Vinの印加端に接続されている。トランジスタ203及び204のベースは、いずれもトランジスタ203のコレクタに接続されている。トランジスタ205のエミッタは入力電圧Vinの印加端に接続されている。トランジスタ205のコレクタは、温度保護信号S1の出力端に接続されると共に、抵抗216を介して接地端にも接続されている。トランジスタ201及び202、トランジスタ206及び207、並びに、抵抗212及び213は、基準電流I20を生成する基準電流生成部に相当する。トランジスタ208~210は、基準電流I20に応じて第1電流I21と第2電流I22を生成するカレントミラーに相当する。抵抗214は、カレントミラーの下流側接地端側で基準電流I20が流れる経路に挿入された第1抵抗に相当する。抵抗215は、カレントミラーの下流側で第1電流I21が流れる経路に挿入された第2抵抗に相当する。トランジスタ211は、カレントミラーの下流側で第2電流I21が流れる経路に挿入されたダイオード接続型トランジスタに相当する。なお、トランジスタ211をダイオードに置き換えることも可能である。トランジスタ203~205、及び、抵抗216は、第1電流I21と第2電流I22を比較して温度検出信号S1を生成する電流比較部に相当する。上記構成から成る温度保護回路200の動作について説明する。抵抗213の抵抗値をR21とし、抵抗214及び215の抵抗値をいずれもR22とした場合、トランジスタ209のエミッタ電圧V21は、次の1式で表される。なお、1式中の符号VTは熱電圧=kT/qであるk:ボルツマン定数、T:絶対温度、q:電子電荷。V21=R22/R21VTlnN...1一方、トランジスタ210のエミッタ電圧V22は、次の2式で表される。なお、1式中の符号Vfは、ダイオード接続型トランジスタ211のベースエミッタ間電圧であり、負の温度特性-2mV/°Cを有する。V22=Vf...2上記のエミッタ電圧V21及びV22は、チップ温度Tjに応じて互いの大小関係が逆転する。第1構成例の温度保護回路200では、この特性を利用してチップ温度Tjの検出が行われる。チップ温度Tjが温度異常の検出閾値よりも低く、トランジスタ210のエミッタ電圧V22がトランジスタ209のエミッタ電圧V21よりも高い場合には、トランジスタ210がオフとなり、第2電流I22を流せなくなる。従って、トランジスタ205のベース電圧V23はハイレベルとなり、トランジスタ205はオフとなる。その結果、温度保護信号S1は、抵抗216を介してローレベル正常時の論理レベルとなる。一方、チップ温度Tjが上昇して、トランジスタ210のエミッタ電圧V22がトランジスタ209のエミッタ電圧V21よりも低くなった場合には、トランジスタ210がオンとなり、第2電流I22を流すことができるようになる。従って、トランジスタ205のベース電圧V23はローレベルとなり、トランジスタ205はオンとなる。その結果、温度保護信号S1は、トランジスタ205を介してハイレベル温度異常検出時の論理レベルとなる。このように、第1構成例の温度保護回路200であれば、温度異常の検出閾値設定に別途の基準電圧源を必要とせずに、チップ温度Tjを監視して温度保護信号S1を生成することができる。なお、温度異常の検出閾値は、トランジスタ206及び207のエミッタ面積比や、抵抗213と抵抗214及び215との抵抗比に応じて、任意に調整することが可能である。また、第1構成例の温度保護回路200であれば、図11Bの従来構成に比べて、回路規模の縮小や消費電流の低減を実現することが可能となる。なお、第1構成例の温度保護回路200は、シリーズレギュレータIC1のみならず、その他のパワー系ICにも搭載することが可能である。図6は、温度保護回路200の第2構成例を示す回路図である。第2構成例は、第1構成例とほぼ同様の構成であり、抵抗217と、Nチャネル型MOS電界効果トランジスタ218と、インバータ219と、を追加した点に特徴を有している。抵抗217の第1端は、抵抗214及び215に接続されている。抵抗217の第2端は接地端に接続されている。トランジスタ218のドレインは、抵抗217の第1端に接続されている。トランジスタ218のソースは、抵抗217の第2端に接続されている。トランジスタ218のゲートは、インバータ219の出力端に接続されている。インバータ219の入力端は、温度保護信号S1の出力端に接続されている。トランジスタ218は、温度検出信号S1に応じて抵抗217の両端間を導通/遮断するスイッチに相当する。温度保護信号S1がローレベル正常時の論理レベルであるときには、トランジスタ218がオンとなり、抵抗217の両端間がショートされる。一方、温度保護信号S1がハイレベル温度異常検出時の論理レベルであるときには、トランジスタ218がオフとなり、抵抗214及び215と接地端との間に抵抗217が挿入される。その結果、トランジスタ209のエミッタ電圧V21が引き上げられるので、チップ温度Tjが低下しても温度保護信号S1がローレベル正常時の論理レベルに戻り難くなる。このように、第2構成例の温度保護回路200であれば、非常に簡易な構成によって、温度保護信号S1にヒステリシス特性を付与することが可能となる。<過電圧保護回路電圧検出回路>図7は、過電圧保護回路300の第1構成例を示す回路図である。第1構成例の過電圧保護回路300は、pnp型バイポーラトランジスタ301~304と、npn型バイポーラトランジスタ305及び306と、抵抗307~312と、電流源313を有する。抵抗307の第1端は、出力電圧Voutの印加端に接続されている。抵抗307の第2端は、抵抗308の第1端とトランジスタ303のベースに接続されている。抵抗308の第2端は、接地端に接続されている。抵抗309の第1端は、出力電圧Voutの印加端に接続されている。抵抗309の第2端は、抵抗310の第1端とトランジスタ305のベースに接続されている。抵抗310の第2端は、抵抗311の第1端とトランジスタ306のベースに接続されている。抵抗311の第2端は、トランジスタ303のエミッタに接続されている。トランジスタ303のコレクタは、接地端に接続されている。トランジスタ301及び302のエミッタは、いずれも出力電圧Voutの印加端に接続されている。トランジスタ301及び302のベースは、いずれもトランジスタ302のコレクタに接続されている。トランジスタ301のコレクタは、トランジスタ305のコレクタとトランジスタ304のベースに接続されている。トランジスタ302のコレクタは、トランジスタ306のコレクタに接続されている。トランジスタ305及び306のエミッタは、いずれも電流源313を介して接地端に接続されている。トランジスタ304のエミッタは、出力電圧Voutの印加端に接続されている。トランジスタ304のコレクタは、過電圧保護信号S2の出力端に接続されると共に、抵抗312を介して接地端にも接続されている。トランジスタ305及び306のエミッタ面積比は1:Nに設計されている。トランジスタ303、及び、抵抗307~311は、監視対象電圧である出力電圧Voutを分圧して第1電圧V31と第2電圧V32を生成する分圧回路に相当する。特に、抵抗307及び308は、出力電圧Voutと接地電圧との間で基準電圧V30を生成する第1分圧回路に相当する。トランジスタ303及び抵抗ラダー抵抗309~311は、出力電圧Voutと基準電圧V30正確には、基準電圧V30よりもトランジスタ303のベースエミッタ間電圧Vfだけ高いトランジスタ303のエミッタ電圧V33=V30Vfとの間で第1電圧V31と第2電圧V32を生成する第2分圧回路に相当する。トランジスタ301及び302、トランジスタ304~306、抵抗312、並びに、電流源313は、エミッタ面積の異なるトランジスタ対トランジスタ305、306に入力される第1電圧V31と第2電圧V32を比較して過電圧保護信号S2を生成する比較回路に相当する。特に、トランジスタ304及び抵抗312は、トランジスタ301のコレクタ電圧V34から過電圧保護信号S2を生成する出力段に相当する。このように、第1構成例の過電圧保護回路300は、比較回路の入力段を形成するトランジスタ305及び306のエミッタ面積に差を付けることにより、比較回路に入力オフセットを付与し、この入力オフセットを利用して出力電圧Voutが過電圧状態であるか否かを検出する構成とされている。上記構成から成る過電圧保護回路300の動作について説明する。出力電圧Voutが過電圧の検出閾値よりも低い場合には、出力電圧Voutとエミッタ電圧V33との電圧差が開かないので、第1電圧V31と第2電圧V32との電圧差も小さくなる。従って、トランジスタ305とトランジスタ306との間では、互いのベースエミッタ間電圧の差すなわち、第1電圧V31と第2電圧V32との電圧差よりも互いのエミッタ面積の差の方が優勢となる。その結果、トランジスタ305のコレクタ電流I31よりもトランジスタ306のコレクタ電流I32の方が大きくなり、トランジスタ304のベース電圧V34がハイレベルとなって、トランジスタ304がオフとなる。その結果、過電圧保護信号S2は、抵抗312を介してローレベル正常時の論理レベルとなる。一方、出力電圧Voutが上昇して、出力電圧Voutとエミッタ電圧V33との電圧差が開くと、第1電圧V31と第2電圧V32との電圧差も大きくなる。従って、トランジスタ305とトランジスタ306との間では、互いのエミッタ面積の差よりも互いのベースエミッタ間電圧の差すなわち、第1電圧V31と第2電圧V32との電圧差の方が優勢となる。その結果、トランジスタ305のコレクタ電流I31よりもトランジスタ306のコレクタ電流I32の方が小さくなり、トランジスタ304のベース電圧V34がローレベルとなって、トランジスタ304がオンとなる。その結果、過電圧保護信号S2は、トランジスタ304を介してハイレベル過電圧検出時の論理レベルとなる。このように、第1構成例の過電圧保護回路300であれば、過電圧の検出閾値設定に別途の基準電圧源を必要とせずに、出力電圧Voutを監視して過電圧保護信号S2を生成することができる。なお、過電圧の検出閾値については、トランジスタ305及び306のエミッタ面積比や抵抗307~311の分圧比特に抵抗307及び308の分圧比に応じて任意に調整することが可能である。また、第1構成例の過電圧保護回路300であれば、抵抗309~311の抵抗値を適宜調整することにより、トランジスタ305及び306を入力段とする比較回路の入力オフセット=VTlnNと、前記比較回路の入力信号V31-V32との間で、互いの温度特性いずれも正の温度特性を相殺させることが可能となり、延いては過電圧保護信号S2の温度依存性を低減することが可能となる。また、第1構成例の過電圧保護回路300であれば、シリーズレギュレータ回路100よりも応答性の高い比較回路を用いて出力電圧Voutの監視を行い、過電圧保護信号S2を生成することができるので、入力電圧Vinの急峻な変動に起因する出力電圧Voutのオーバーシュートを適切に抑制することが可能となる。シリーズレギュレータIC1の後段には、耐圧の低い部品マイコンなどが接続されることも多いので、出力電圧Voutのオーバーシュート抑制を実現することにより、シリーズレギュレータIC1が搭載されるセットの信頼性を高めることが可能となる。また、第1構成例の過電圧保護回路300であれば、図12の従来構成に比べて、回路規模の縮小や消費電流の低減を実現することが可能となる。なお、第1構成例の過電圧保護回路300で生成される過電圧保護信号S2は、出力電圧Voutのオーバーシュート抑制動作のみならず、過電圧異常時におけるシリーズレギュレータIC1のリセット動作にも利用することが可能である。図8は、過電圧保護回路300の第2構成例を示す回路図である。第2構成例は、第1構成例とは極性を反転させた構成であり、npn型バイポーラトランジスタ321~324と、pnp型バイポーラトランジスタ325及び326と、抵抗327~332と、電流源333と、インバータ334と、を有する。抵抗327の第1端は、接地端に接続されている。抵抗327の第2端は、抵抗328の第1端とトランジスタ323のベースに接続されている。抵抗328の第2端は、出力電圧Voutの印加端に接続されている。抵抗329の第1端は、接地端に接続されている。抵抗329の第2端は、抵抗330の第1端とトランジスタ325のベースに接続されている。抵抗330の第2端は、抵抗331の第1端とトランジスタ326のベースに接続されている。抵抗331の第2端は、トランジスタ323のエミッタに接続されている。トランジスタ323のコレクタは、出力電圧Voutの印加端に接続されている。トランジスタ321及び322のエミッタは、いずれも接地端に接続されている。トランジスタ321及び322のベースは、いずれもトランジスタ322のコレクタに接続されている。トランジスタ321のコレクタは、トランジスタ325のコレクタとトランジスタ324のベースに接続されている。トランジスタ322のコレクタは、トランジスタ326のコレクタに接続されている。トランジスタ325及び326のエミッタは、いずれも電流源333を介して出力電圧Voutの印加端に接続されている。トランジスタ324のエミッタは、接地端に接続されている。トランジスタ324のコレクタは、インバータ334を介して過電圧保護信号S2の出力端に接続されると共に、抵抗332を介して出力電圧Voutの印加端にも接続されている。トランジスタ325及び326のエミッタ面積比は1:Nに設計されている。トランジスタ323、及び、抵抗327~331は、監視対象電圧である出力電圧Voutを分圧して第1電圧V31と第2電圧V32を生成する分圧回路に相当する。特に、抵抗327及び328は、出力電圧Voutと接地電圧との間で基準電圧V30を生成する第1分圧回路に相当する。トランジスタ323及び抵抗ラダー抵抗329~331は、基準電圧V30正確には基準電圧V30よりもトランジスタ323のベースエミッタ間電圧Vfだけ低いトランジスタ323のエミッタ電圧V33=V30-Vfと接地電圧の間で第1電圧V31と第2電圧V32を生成する第2分圧回路に相当する。トランジスタ321及び322、トランジスタ324~326、抵抗332、電流源333、並びに、インバータ334は、エミッタ面積の異なるトランジスタ対トランジスタ325及び326に入力される第1電圧V31と第2電圧V32を比較して過電圧保護信号S2を生成する比較回路に相当する。特に、トランジスタ324、抵抗332、及び、インバータ334は、トランジスタ321のコレクタ電圧V34から過電圧保護信号S2を生成する出力段に相当する。このように、第2構成例の過電圧保護回路300は、比較回路の入力段を形成するトランジスタ325及び326のエミッタ面積に差を付けることにより、比較回路に入力オフセットを付与し、この入力オフセットを利用して出力電圧Voutが過電圧状態であるか否かを検出する構成とされている。上記構成から成る過電圧保護回路300の動作について説明する。出力電圧Voutが過電圧の検出閾値よりも低い場合には、エミッタ電圧V33と接地電圧との電圧差が開かないので、第1電圧V31と第2電圧V32との電圧差も小さくなる。従って、トランジスタ325とトランジスタ326との間では、互いのベースエミッタ間電圧の差すなわち、第1電圧V31と第2電圧V32との電圧差よりも互いのエミッタ面積の差の方が優勢となる。その結果、トランジスタ325のコレクタ電流I31よりもトランジスタ326のコレクタ電流I32の方が大きくなり、トランジスタ324のベース電圧V34がローレベルとなって、トランジスタ324がオフとなる。その結果、インバータ334への入力信号は、抵抗312を介してハイレベルとなり、この入力信号を論理反転させた過電圧検出信号S2は、ローレベル正常時の論理レベルとなる。一方、出力電圧Voutが上昇して、エミッタ電圧V33と接地電圧との電圧差が開くと、第1電圧V31と第2電圧V32との電圧差も大きくなる。従って、トランジスタ325とトランジスタ326との間では、互いのエミッタ面積の差よりも互いのベースエミッタ間電圧の差すなわち、第1電圧V31と第2電圧V32との電圧差の方が優勢となる。その結果、トランジスタ325のコレクタ電流I31よりもトランジスタ326のコレクタ電流I32の方が小さくなり、トランジスタ324のベース電圧V34がハイレベルとなって、トランジスタ324がオンとなる。その結果、インバータ334への入力信号は、トランジスタ324を介してローレベルとなり、この入力信号を論理反転させた過電圧保護信号S2は、ハイレベル過電圧検出時の論理レベルとなる。このように、第2構成例の過電圧保護回路300であれば、先述の第1構成例と同様の効果を奏することが可能である。なお、過電圧の検出閾値については、トランジスタ325及び326のエミッタ面積比や抵抗327~331の分圧比特に抵抗327及び328の分圧比に応じて任意に調整することが可能である。図9A及び図9Bは、それぞれ、過電圧保護回路300でシリーズレギュレータ回路100の帰還抵抗110及び111を共用する際の留意点を説明するための図である。なお、図9Aでは、第1構成例の過電圧保護回路300において、出力電圧Voutから基準電圧V30を生成するための抵抗307及び308として、シリーズレギュレータ回路100の帰還抵抗110及び111を共用した構成が描写されている。また、図9Bでは、第2構成例の過電圧保護回路300において、出力電圧Voutから基準電圧V30を生成するための抵抗327及び328として、シリーズレギュレータ回路100の帰還抵抗110及び111を共用した構成が描写されている。なお、図2及び図3で示した抵抗110は、図9A及び図9Bで示した抵抗R1及びR2に相当する。図2及び図3で示した抵抗111は、図9A及び図9Bで示した抵抗R3に相当する。図7で示した抵抗307は、図9Aで示した抵抗R1に相当する。図7で示した抵抗308は、図9Aで示した抵抗R2及びR3に相当する。図8で示した抵抗328は、図9Bで示した抵抗R1に相当する。図8で示した抵抗327は、図9Bで示した抵抗R2及びR3に相当する。シリーズレギュレータ回路100では、抵抗R2と抵抗R3との接続ノードにnpn型バイポーラトランジスタ104及び105のベースが接続されている。従って、抵抗R2と抵抗R3との接続ノードからは、トランジスタ104及び105のベース電流IB1が引き抜かれる。このベース電流IB1の引き抜きにより、抵抗R1~R3の抵抗分圧比には多少のずれが生じる。また、抵抗R1~R3の抵抗値が大きいときには、ベース電流IB1の引き抜きによって温度特性の悪化が生じるおそれもある。このような状況下において、抵抗R1と抵抗R2との接続ノードにpnp型バイポーラトランジスタ303のベースを接続する構成図9Aを参照を採用した場合には、抵抗R1と抵抗R2との接続ノードにトランジスタ303のベース電流IB2を供給することになるので、ベース電流IB1の引き抜きに伴う上記の不具合を緩和することができる。一方、抵抗R1と抵抗R2との接続ノードにnpn型バイポーラトランジスタ303のベースを接続する構成図9Bを参照を採用した場合には、抵抗R1と抵抗R2との接続ノードからさらにトランジスタ323のベース電流IB2を引き抜くことになるので、上記の不具合を助長してしまう。従って、過電圧保護回路300でシリーズレギュレータ回路100の帰還抵抗110及び111を共用する際には、図7の第1構成例を採用することが望ましいと言える。<その他の変形例>本明細書中に開示されている種々の技術的特徴は、上記実施形態のほか、その技術的創作の主旨を逸脱しない範囲で種々の変更を加えることが可能である。例えば、上記実施形態で説明した動作や機能を実現し得る範囲内において、バイポーラトランジスタとMOS電界効果トランジスタとの相互置換や、各種信号の論理レベル反転は任意である。すなわち、上記実施形態は、全ての点で例示であって、制限的なものではないと考えられるべきであり、本発明の技術的範囲は、上記実施形態の説明ではなく、特許請求の範囲によって示されるものであり、特許請求の範囲と均等の意味及び範囲内に属する全ての変更が含まれると理解されるべきである。