小基板を有する多チップメモリの実装構造を有する半導体装置であって、中空エリアを有するチップ搭載体と、前記チップ搭載体の下方に貼り付けられ、かつ前記中空エリアに露出する上表面および複数の接触パッドが設置される下表面を有する基板と、前記基板の上に設置され、前記中空エリアに位置する第1チップと、前記チップ搭載体の上に設置される少なくとも1つの第2チップと、前記チップ搭載体、前記基板の上表面、前記第1チップおよび前記第2チップを密封し、かつ前記基板の前記下表面を露出させる封止体と、を備え、前記基板の外形は、前記封止体の外形よりも小さく、前記チップ搭載体の周辺では複数の支持バーと接続し、前記複数の支持バーは、前記封止体の側辺へ延びることを特徴とする半導体装置。前記複数の支持バーは、前記封止体の側辺に露出する複数の絶縁切断面を有することを特徴とする請求項1記載の半導体装置。前記チップ搭載体は、電気伝達機能が無いダミー基板であることを特徴とする請求項2記載の半導体装置。前記チップ搭載体および前記複数の支持バーは、1つの高分子絶縁体支持部に形成されることを特徴とする請求項3記載の半導体装置。前記チップ搭載体および前記複数の支持バーは、1つのリードフレーム基底支持部に形成されることを特徴とする請求項1記載の半導体装置。さらに複数のボンディングワイヤを備え、前記第2チップは、前記複数のボンディングワイヤにより前記基板の前記上表面に電気的に接続されていることを特徴とする請求項1記載の半導体装置。前記封止体の外形は、マイクロSDカードであることを特徴とする請求項1記載の半導体装置。前記基板の外形は、前記封止体の外形の2分の1よりも小さいことを特徴とする請求項1~7のいずれかに記載の半導体装置。前記中空エリアは、前記封止体の1つの差し側に向くギャップを有することを特徴とする請求項1記載の半導体装置。前記第2チップの設置は、前記中空エリアを露出させることを特徴とする請求項1記載の半導体装置。前記チップ搭載体は、前記第2チップの下方に照準する開口を有することを特徴とする請求項10記載の半導体装置。前記第1チップは、コントローラチップであって、前記第2チップは、メモリチップであることを特徴とする請求項1記載の半導体装置。さらに複数の受動素子を備え、前記複数の受動素子は、前記基板の前記上表面に設置されて前記中空エリアの内に位置することを特徴とする請求項12記載の半導体装置。しかしながら、特許文献1に記載の技術によると、基板の切断側面は封止体の周辺に露出するため、抗湿性と製品信頼性が低下し、また、周辺の応力によってメモリカード寸法の基板は容易にメモリカードから剥離することになる。また、特許文献2、3の技術によると、リードフレームにとって配線レイアウトが充分かつ適当に達成されにくいので、複雑になったり、比較的長くワイヤボンディングして接続したりする必要が頻繁にある。また、チップ表面に再配線層を余分に製作することも必要となる場合があり、チップの製作コストが高くなる。また、リードフレーム、あるいは、伝統的な基板をチップ搭載体として用いても、単一分離された後、封止体の側辺においてリードフレームの支持バーと配線層とが導電性の切断面に形成されるので、実装過程と製品使用上において、静電放電ESDの不具合が生じやすいという問題がある。上述問題を解決するため、本発明の主な目的は、小基板を有する多チップメモリの実装構造を有する半導体装置を提供する。これにより、基板コストが低減できる。また、従来の基板側辺の露出による剥離問題を改善できる。上述問題を解決するため、本発明のもう1つの目的は、小基板を有する多チップメモリの実装構造を有する半導体装置を提供する。これにより、従来のメモリ実装構造において、封止体の側辺に露出した金属切断面による静電放電ESD問題が改善できる。上述の目的を達成するために本発明では、次に述べる技術が提案されている。本発明では、小基板を有する多チップメモリの実装構造を有する半導体装置は、中空エリアを有するチップ搭載体、基板、第1チップ、少なくとも1つの第2チップ、および、封止体を含む。基板は、チップ搭載体の下方に貼り付けられ、上表面および下表面を有する。上表面は、中空エリアに露出する。下表面には、複数の接触パッドが設置される。第1チップは、基板上に設置されて中空エリアの内に位置する。第2チップは、チップ搭載体上に設置される。封止体は、チップ搭載体、基板の上表面、第1チップおよび第2チップを密封する。ここで、基板の外形は、封止体の外形よりも小さく、チップ搭載体の周辺では複数の支持バーと接続する。支持バー群は、封止体の側辺へ延びる。上述の目的を達成するために本発明では、さらに他の技術を採用する。半導体装置において、支持バー群は、封止体の側辺に露出する複数の絶縁切断面を有してもよい。半導体装置において、チップ搭載体は、電気伝達機能が無いダミー基板であってもよい。半導体装置において、チップ搭載体および支持バー群は、1つの高分子絶縁体支持部に形成してもよい。半導体装置において、チップ搭載体および支持バー群は、1つのリードフレーム基底支持部に形成してもよい。半導体装置において、さらに複数のボンディングワイヤを備える。第2チップは、ボンディングワイヤ群により基板の上表面に電気的に接続されている。半導体装置において、封止体の外形は、マイクロSDカードであってもよい。半導体装置において、基板の外形は、封止体の外形の2分の1よりも小さくてもよい。半導体装置において、中空エリアは、封止体の1つの差し側に向くギャップを有してもよい。半導体装置において、第2チップの設置は、中空エリアを露出させる、言い換えれば、被覆しなくてもよい。半導体装置において、チップ搭載体は、第2チップの下方に照準する開口を有してもよい。半導体装置において、第1チップは、コントローラチップであってもよい。また、第2チップは、メモリチップであってもよい。半導体装置において、さらに複数の受動素子を備える。受動素子群は、基板の上表面に設置されて中空エリアの内に位置する。以下、添付された図面を参照して、本発明の実施形態について説明する。しかしながら、図面においては、本発明の基本構成や実施方法を示す概略図であり、本発明に係る要素と構成だけを示し、実際に実施する部材の個数、外形、寸法を一定の比率で記載するものではなく、説明の便宜及び明確性のために簡略または誇張されている。一方、実際に使われる個数、外形、寸法は様々な設計に応じ、部材の配置はより複雑になる可能性がある。一実施形態本発明の一実施形態による小基板を有する多チップメモリの実装構造を有する半導体装置について、例を挙げて図1~3を参照しながら説明する。半導体装置100は、中空エリア111を有するチップ搭載体110、基板120、第1チップ130、少なくとも1つの第2チップ140および封止体150を含む。チップ搭載体110は、基板120と第2チップ140との搭載として用いられる。チップ搭載体110は、電気伝達機能が無いダミー基板であってもよい。チップ搭載体110は、従来のリードフレームの金属、あるいは、絶縁材質を用いてもよいが、従来のリードフレームのリード構造がなくてもよい。また、チップ搭載体110の周辺では複数の支持バー112と接続し、支持バー112群は、封止体150の側辺へ延びる。本実施形態において、支持バー112群は、封止体150の非差し側へ延びる。図5に示すよう、実装過程において、支持バー112群を介して多数のチップ搭載体110を1つの台枠210に直列連結して大量生産と一回モールド封止ができるキャリアを形成させる。なお、支持バー112群は、封止体150の側辺に露出する複数の絶縁切断面113を有することが好ましい。これにより、従来のメモリ実装構造において封止体側辺の金属切断面に露出するリードフレーム/基板金属層によって引き起こされる静電放電ESD問題が解決できる。絶縁切断面113を形成するため、チップ搭載体110および支持バー112群は、1つの高分子絶縁体支持部に構成することができ、材質としてBT、FR-4、FR-5などの樹脂を採用することにより優れた放熱性、絶縁性と抗静電性を有する。製造として、一般の基板核心層を利用して支持フレームを切削する従来の基板配線層は不要である。変形例において、チップ搭載体110および支持バー112群は、1つのリードフレーム基底支持部に構成してもよく、導電性があって、つまり、封止体150の側辺に露出する支持バー112群の切断面が導電性を有し、さらに切断箇所に位置する支持バー112群の幅が縮小することを利用して切断面面積を減少し、あるいは、切断面に絶縁材料を形成してもよい。基板120は、上表面121および下表面122を有し、チップ搭載体110の下方に貼り付けられる。エポキシepoxy、あるいは、ダイアタッチペーストdieattachedpasteなどの高分子重合樹脂材を用いて基板120の上表面121の周辺をチップ搭載体110の底部に貼り付けさせる。基板120の上表面121は、中空エリア111に露出する。基板120の下表面122には、複数の接触パッド123が設置される。接触パッド123群は、半導体装置100の外接用端子として用いられる。接触パッド123群は、表面は金メッキであってもよく、製品の異なる類別によってそれぞれ適当な形状を有し、例えば、細長い指状のゴールドフィンガーがある。基板120の主体は、ガラスファイバー樹脂で形成することができ、さらに上下表面導通の配線構造を有し、例えば、BT、FR-4プリント回路基板、あるいは、セラミック回路基板が、第1チップ130、第2チップ140を接触パッド123群に電気接続することに用いられる。ここで、基板120の外形を、封止体150の外形よりも小さくすることにより、実装コストが低減でき、かつ、基板120側辺の露出も防止できる。ここで、外形とは、上から下へ、あるいは、下から上へ見る輪郭であり、例えば、基板120の上表面121の周辺図形と封止体150の頂面の周辺図形と比較し、あるいは、基板120の下表面122の周辺図形と封止体150の底面の周辺図形と比較することである。本実施形態において、基板120の外形は、封止体150の外形の2分の1よりも小さくなってもよい。換言すれば、基板120の下表面122面積は、封止体150の底面面積の2分の1よりも大きくならないことである。第1チップ130は、基板120の上に設置されて中空エリア111の内に位置する。第1チップ130の設置方法は、フリップチップ接合、あるいは、一般のダイアタッチ結合を採用することができる。本実施形態において、複数のボンディングワイヤ170を介して第1チップ130と基板120とを電気的に接続し、さらに接触パッド123群に電気的に接続される。本実施形態では、半導体装置100は、さらに複数の受動素子180を含む。受動素子180群は、例えば、インダクタ、コンデンサなどであり、基板120の上表面121に設置されて中空エリア111の内に位置する。また、第1チップ130がコントローラチップであってもよい。第2チップ140は、ダイアタッチ材142を介してチップ搭載体110の上に設置される。実装過程において、適当寸法に切り取られた基板120をチップ搭載体110の上に貼り付け、そして、第1チップ130および第2チップ140を配置する。チップの配置順序と数量は限られることがない。第2チップ140の設置は、中空エリア111を被覆しなくてもよい。第1チップ130および第2チップ140を配置した後、第1チップ130および第2チップ140は、ワイヤボンディング方式で基板120に電気接続される。第2チップ140は、単一や複数の積層形態にすることができる。本実施形態では、第2チップ140は、メモリチップであり、例えば、NANDフラッシュチップである。本実施形態において、半導体装置100は、さらに複数のボンディングワイヤ160を含み、ボンディングワイヤ160群を介して第2チップ140のボンディングパッド141を基板120の上表面121に電気的に接続させる。これにより、チップ搭載体110および接続用支持部にとって電気伝達機能を有するリードが不要である。また、他の実施形態において、チップ搭載体110は、第2チップ140の下方に照準する開口114を有する。開口114は、第2チップ140が封止体150に被覆される効果と第2チップ140の放熱性を増加すること、かつ第2チップ140を貼り付けるダイアタッチ材142の溢れ収容区として利用され、それにより、硬化後のダイアタッチ材142の厚さを減少させる。封止体150は、チップ搭載体110、基板120の上表面121、第1チップ130および第2チップ140を密封して基板120の下表面122を露出する。封止体150は、モールド化合物であり、熱硬化性エポキシ系樹脂、無機充填材、顔料などを含む。本実施例の封止体150は、メモリカードの外形を有し、図2および図3に示すように、マイクロSDカードmicroSDcardの外形である。変形例では封止体150の外形は、miniSD、あるいは、eMMC登録商標などの半導体メモリ製品の外形であってもよい。接触パッド123群は、封止体150の底面に露出して封止体150の差し側151に近く向いている。封止体150の差し側151以外の側辺は、全て非差し側である。チップ搭載体110の中空エリア111には、ギャップ111Aがあれば好ましい。ギャップ111Aは、封止体150の差し側151に向く場合、第1チップ130は差し側151に接近することができ、接触パッド123群との距離を短縮して封止体150の内部空間をより多く提供し、第2チップ140の収容用になる。よって、基板120の下表面122と封止体150の底面とは共平面であり、かつ基板120の側辺も封止体150に被覆される。基板120は、封止体150に露出される側辺差し側と非差し側を含むの露出側面が無く、優れる抗湿性と基板剥離改善効果が得られる。従って、本実施形態の半導体装置100により、基板コストが低減できる。また、従来の基板側辺が露出されることによる剥離問題が改善できる。図4A~図4Eを参照して、本実施形態では、さらに半導体装置100の製造方法を開示する。先ず、図4Aに示すよう、チップ搭載体110およびチップ搭載体110に接続する支持バー112群を提供する。チップ搭載体110は、中空エリア111を有する。他の実施形態では、さらに開口114を有する。図5を参照して、支持バー112群は、隣接するチップ搭載体110と台枠210とを接続して板状支持部中に構成されている。次に、図4Bに示すように、基板120の配置ステップを行う。基板120をチップ搭載体110の下方に貼り付ける。基板120は、接触パッド123を有する。受動素子180は、基板120に予め設置されている。基板120の上表面121は、チップ搭載体110の中空エリア111に露出する。次に、図4Cに示すように、チップの配置ステップを行う。第1チップ130は、基板120の上表面121に設置されて中空エリア111の内に位置する。さらに第2チップ140をチップ搭載体110の上に設置して、第2チップ140は中空エリア111を被覆せず開口114の上に照準する。次に、図4Dに示すよう、チップの電気接続ステップを行う。第2チップ140と基板120とを、また、第1チップ130と基板120とを、ワイヤボンディング方式でそれぞれ電気接続するボンディングワイヤ160を形成する。次に、図4Eに示すよう、モールド封止ステップを行う。封止体150を形成して第1チップ130と、第2チップ140と、基板120の側辺とを密封するが、基板120の下表面122および接触パッド123群を被覆しない。図6および図7に示すよう、モールド封止ステップの事前作業において、上型金型220と下型金型230とで板状支持部を挟持して押圧する。上型金型220と下型金型230とのキャビティの内は、第1チップ130と、第2チップ140と、基板120とを許容して封止体150の形成に利用される。なお、チップ搭載体110と接続する部分の支持バー112群の上に固定バー221を加圧して接着することができれば好ましい。固定バー221は、単一分離されるときのダイシングライン上に位置する。これにより、モールド封止過程において、基板120の下表面122は下型金型230と緊密に貼り合って、モールド樹脂を注入するときに下表面122に溢れる現象が防止される。また、モールド流れの衝撃によって支持バー112群が揺れ動くことを減少することで、接触パッド123群の汚染が生じなくなる。固定バー221は、上型金型220の連結部分として一体に設け、あるいは、別体の入れ子部材を設置することができる。最後に、単一分離ステップおよび成形研磨ステップを行って、図1、図2および図3に示すような半導体装置100を製作する。これにより、バリアが無く平らな表面を形成することができる。また、コストを低減することができる。なお、単一分離過程において、絶縁切断面113は同時に形成されている。以上、本発明をその好適な実施例に基づいて説明したが、本発明の技術的範囲は特許請求の範囲の記載に基づいて特定される。特許請求の範囲の記載に基づいて、本発明の趣旨を逸脱しないどんな変更や修正も本発明の技術的範囲に属する。