"基板の上に配置され、該基板の表面から立ち上がる少なくとも一の側面部を有する絶縁部材と、該絶縁部材の上面に設けられたゲートと、前記側面部の前記ゲートの直下に形成された凹部と、該凹部の下縁から上方へ突起し、該下縁の長さ方向に複数の頂部が形成された突起部を有するカソードとを備えた電子放出素子の製造方法において、全圧が1.0Paよりも低い圧力下のスパッタリング法で形成した第一の導電材料層で前記カソードを形成した後、全圧が1.0Pa以上2.8Pa以下の圧力下のパッタリング法によって少なくとも前記突起部を覆って第二の導電材料層を形成し、該第二の導電材料層をエッチングして、前記突起部の頂部の内側斜面に残留させた第二の導電材料層で副頂部を形成することを特徴とする電子放出素子の製造方法。前記絶縁部材の側面部の傾斜角が50度~60度で、前記絶縁部材の側面部の上方のゲートの側面部の傾斜角が前記絶縁部材の側面部の傾斜角より小さいことを特徴とする請求項1に記載の電子放出素子の製造方法。請求項1又は2に記載の電子放出素子の製造方法で製造した電子放出素子のカソードを配線に接続し、前記頂部及び副頂部に前記ゲートを介して対向させてアノードを配置することを特徴とする電子線装置の製造方法。請求項3に記載の電子線装置の製造方法で製造した電子線装置の前記アノードの側に、電子の照射によって発光する発光体を配置することを特徴とする画像表示装置の製造方法。基板の上に配置され、該基板の表面から立ち上がる少なくとも一の側面部を有する絶縁部材と、該絶縁部材の上面に設けられたゲートと、前記側面部の前記ゲートの直下に形成された凹部と、該凹部の下縁から上方へ突起し、該下縁の長さ方向に複数の頂部が形成された突起部を有するカソードとを備えた電子放出素子において、前記突起部の頂部の内側斜面に副頂部が形成されていることを特徴とする電子放出素子。前記絶縁部材の側面部の傾斜角が50度~60度で、前記絶縁部材の側面部の上方のゲートの側面部の傾斜角が前記絶縁部材の側面部の傾斜角より小さいことを特徴とする請求項5に記載の電子放出素子。前記副頂部の高さが2nm以上10nm以下、前記副頂部の先端と前記ゲートの端部との距離が1nm以上10nm以下であることを特徴とする請求項5又は6に記載の電子放出素子。前記副頂部を含む前記カソードの構成材料がモリブデン又はタングステンであることを特徴とする請求項5乃至7のいずれか一項に記載の電子放出素子。請求項5乃至8のいずれか一項に記載の電子放出素子のカソードが配線に接続され、前記頂部及び副頂部に前記ゲートを介して対向させてアノードが配置されていることを特徴とする電子線装置。請求項9に記載の電子線装置の前記アノードの側に、電子の照射によって発光する発光体が配置されていることを特徴とする画像表示装置。特許文献1に示されるような電子放出素子は、突起部が高さ分布を有することで複数の頂部を備えており、この頂部に電界が集中しやすいことから、頂部から電子が放出されることになる。このため、突起部の頂部とゲートの距離を適切に調整することで良好な電子放出特性を得ることができる。しかしながら、例えばより性能の良い画像表示装置を得るためには更なる電子放出特性の向上が求められるが、突起部の頂部とゲートの距離調整だけでは電子放出特性の向上に限度があり、これに応じきれない問題がある。本発明は、上記従来の問題点に鑑みてなされたもので、ゲートと、このゲートと対向する突起部を有するカソードとを備え、突起部が複数の頂部を有する電子放出素子について、更なる電子放出特性の向上を計ることを目的とする。また、併せて、性能のよい電子源装置及び画像表示装置を得ることを目的とする。本発明の第一は、基板の上に配置され、該基板の表面から立ち上がる少なくとも一の側面部を有する絶縁部材と、該絶縁部材の上面に設けられたゲートと、前記側面部の前記ゲートの直下に形成された凹部と、該凹部の下縁から上方へ突起し、該下縁の長さ方向に複数の頂部が形成された突起部を有するカソードとを備えた電子放出素子の製造方法において、全圧が1.0Paよりも低い圧力下のスパッタリング法で形成した第一の導電材料層で前記カソードを形成した後、全圧が1.0Pa以上2.8Pa以下の圧力下のパッタリング法によって少なくとも前記突起部に第二の導電性材料層を形成し、該第二の導電性材料層をエッチングして、前記突起部の頂部の内側斜面に残留させた第二の導電材料層で副頂部を形成することを特徴とする電子放出素子の製造方法を提供するものである。本発明の第二は、上記電子放出素子の製造方法で製造した電子放出素子を用いた電子線装置の製造方法を提供するもので、本発明の第三は、この電子線装置の製造方法で製造した電子線装置を用いた画像表示装置の製造方法を提供するものである。本発明の第四は、基板上に配置され、該基板の表面から立ち上がる少なくとも一の側面部を有する絶縁部材と、該絶縁部材の上面に設けられたゲートと、前記側面部の前記ゲートの直下に形成された凹部と、該凹部の下縁から上方へ突起し、該下縁の長さ方向に複数の頂部が形成された突起部を有するカソードとを備えた電子放出素子において、前記突起部の頂部の内側斜面に副頂部が形成されていることを特徴とする電子放出素子を提供するものである。本発明の第五は、上記電子放出素子を用いた電子線装置を提供するもので、本発明の第六は、この電子線装置を用いた画像表示装置を提供するものである。本発明に係る電子放出素子は、カソードの突起部に形成された頂部の内側斜面に副頂部が形成されてたものとなっている。この副頂部は、頂部と共に電解が集中しやすい凸部を構成し、電子放出点となる。このため、本発明に係る電子放出素子は、副頂部を有さない頂部のみの電子放出素子に比して、副頂部の数だけ電子放出点が多くなり、電子放出特性が向上されたものとなる。一方、本発明の製造方法によれば、第二の導電材料層は、第一の導電材料層に比して高い全圧下でのスパッタリングにより形成されていることにより、第一の導電材料層に比してエッチングされやすい状態とすることができる。このため、第一の導電材料層で形成したカソードの溶解を抑制しながら、第二の導電材料層を取り除くエッチング処理が可能である。ところで、カソードの突起部とゲートの間隔の中でも、特に突起部の頂部とゲートの間隔は狭く、この頂部の内側斜面はエッチングされにくい。その結果、第二の導電材料層のエッチング時に、頂部の内側斜面に第二の導電材料層が残留して副頂部を形成することができ、電子放出点を増やして、放出電流を増加させることができる。また、副頂部の形成時にゲートとの間隔を電子放出点として好ましい間隔に制御しやすくし、その結果、電子放出素子の均一性を向上させることができる。上記本発明の電子放出素子又は本発明の製造方法で得た電子放出素子を用いて電子線装置を構成すると、上記のように電子放出特性の優れた電子放出素子を用いて電子線装置を構成することができ、性能の優れた電子線装置を製造することができる。また、この本発明の電子線装置を用いて画像表示装置を構成すると、より性能の良い画像表示装置とすることができる。以下、図面を参照して、好適な実施の形態を例示的に詳しく説明する。ただし、この実施の形態に記載されている構成部品の寸法、材質、形状、その相対配置等は、特に特定的な記載がない限りは、本発明の範囲をそれらのみに限定する趣旨のものではない。また、以下に説明する図面において、同じ符号は同様の構成要素を示す。まず、本発明に係る電子放出素子の一例を図1及び図2を用いて説明する。本電子放出素子は、基板1の表面上に積層された絶縁部材3と、基板1との間に絶縁部材3を挟むように、絶縁部材3の上面に設けられたゲート5とを備えている。本例のゲート5は、絶縁部材3上に積層されたゲート5用の導電材料層4と、カソード6用の第一の導電材料層6aとが一体となって構成している。また、絶縁部材3は、順次積層された第一の絶縁材料層3aと第二の絶縁材料層3bとから構成されている。絶縁部材3は、基板1の表面から立ち上がる少なくとも一の側面部を有しており、この絶縁部材3の側面部を構成する第二の絶縁材料層3bの側面部はエッチングにより後退させられて、ゲート5の直下に凹部7が形成されている。また、上記絶縁部材3の側面部を構成する第一の絶縁材料層3aの側面部には、第一の導電材料層6aで形成されたカソード6が設けられている。カソード6の先端部は、凹部7の下縁から上方へ突起し、凹部7の下縁の長さ方向に複数の頂部ピーク8が形成された突起部となっている。また、上記頂部8の内側斜面凹部7の内側に向いた斜面には、第二の導電材料層6bで形成された副頂部9が設けられている。上記電子放出素子は、カソード6とゲート5との間に、ゲート5の電位がカソード6の電位よりも高くなるように電圧を印加することで、カソード6の複数の頂部8と副頂部9とから電子が電界放出される。本発明は、電子放出点として機能する頂部8と共に、この頂部8の内側斜面に更に副頂部9を設けることで電子放出点を増やしているので、アノードへ到達する放出電流を増加させることができる。ゲート5を構成している第一の導電材料層6aと副頂部9との間には、図2aに示すように、間隔d′の隙間が形成されている。特に副頂部9の形成は、電子放出点として好ましい間隔d′に制御しやすくし、その結果、電子放出素子の均一性を向上させることができる。なお、ゲート5の配置位置は、図1a~cに示す形態に限られるものではない。即ち、電子放出部である複数の頂部8と副頂部9に電界放出可能な電界を印加することができるように、カソード6と所定の間隔を置いて配置されればよい。また、本例におけるゲート5は、ゲート5用の導電材料層4と、カソード6用の第一の導電材料層6aが積層されて構成されているが、導電材料層4単独で構成することもできる。更に、本例における絶縁部材3は、第一の絶縁材料層3aと第二の絶縁材料層3bの積層体で構成されているが、絶縁部材3を一つの絶縁層で構成したり、三つ以上の複数の絶縁層で構成することもできる。次に、上記電子放出素子の製造方法における各工程の概要を図3~図5を用いて説明した後、各工程について詳述する。工程1の概要第一の絶縁材料層3aを基板1の表面に形成し、続いて第二の絶縁材料層3bを第一の絶縁材料層3aの上面に積層する。そして、第二の絶縁材料層3bの上面にゲート5となる導電材料層4を積層する図3a。第二の絶縁材料層3bの構成材料は、第一の絶縁材料層3aの材料に比して、後述する工程3で用いるエッチング液エッチャントに対するエッチング量が多くなるように、第一の絶縁材料層3aの構成材料とは異なる材料が選択される。工程2の概要次に、導電材料層4、第一の絶縁材料層3a、第二の絶縁材料層3bに対するエッチング処理第一のエッチング処理を行う図3b。第一のエッチング処理は、具体的には、フォトリソグラフィー技術等により、導電材料層4上にレジストパターンを形成した後、導電材料層4、第二の絶縁材料層3b、第一の絶縁層3aをエッチングする処理である。この第二のエッチング処理を行う工程2により、上面に導電材料層4が積層され、少なくとも一の側面部を有する絶縁部材3が形成される。なお、図3bに示す様に、上記絶縁部材3の側面部を構成する第一の絶縁材料層3aの側面部図4aに示す第一の導電材料層6aが付設される面と、基板1の表面とがなす傾斜角θを90度よりも小さくすることが好ましい。この傾斜角θは、後述するように、50度から60度がより好ましい。更に、上記絶縁部材3の側面部の上方のゲート5の側面部第一の絶縁材料層3aの上記側面部の上方の面と、基板1の表面と平行な面とがなす角度を上記傾斜角θよりも小さくすることが好ましい。工程3の概要続いて、第二の絶縁材料層3bに対するエッチング処理第二のエッチング処理を行う図3c。第二のエッチング処理は、第二の絶縁材料層3bを選択的にエッチングする処理である。この第二のエッチング処理を行う工程3により、第二の絶縁材料層3bの側面部が後退し、前記絶縁部材3の側面部における導電材料層4直下に、第一絶縁材料層3aと導電材料層4に挟まれた状態の凹部7が形成される。この工程3により、第一の絶縁材料層3aの上面部の一部が凹部7内に露出する。この露出した第一の絶縁材料層3aの上面部の一部と、第一の絶縁材料層3aの前記側面部との間のコーナー部が凹部7の下縁である。工程4の概要第一の導電材料層6aをスパッタリング法により堆積させる図4a。第一の導電材料層6aの堆積は、全圧が1.0Pa以下の条件下で、スパッタリング法により行われる。この全圧下で成膜することで、後述する工程5のエッチングによって、有意な頂部8図4b参照を形成するのに適した第一の導電材料層6aを形成することができる。また、後述する工程7のエッチングに耐える第一の導電材料層6aとすることができる。第一の導電材料層6aは、第一の絶縁材料層3aの側面部から、凹部7内に露出した第一の絶縁材料層3aの上面にかけて延在するように成膜されると共に、凹部7の下縁から上方へ突起した突起部を形成する。同時に、導電材料層4上及び基板1の表面上にも堆積する。本例において導電材料層4上の第一の導電材料層6aは、導電材料層4と一体となってゲート5を構成する。図4aには、第一の絶縁材料層3aの側面部側の第一の導電材料層6aと、導電材料層4上の第一の導電材料層6aとが、凹部7部分で離れて接触しないように成膜した例を示している。しかし、両者が接触するように成膜する場合もある。工程5の概要続いて、少なくとも第一の導電材料層6aに対してエッチング処理第三のエッチング処理を行い、カソード6を形成する図4b。第三のエッチング処理は、電子放出部である複数の頂部8を形成することを主眼とした処理である。この第三のエッチング処理では第一の導電材料層6aの露出している表面全てが、エッチング液に曝されることになる。なお、工程4で第一の絶縁材料層3aの側面部側の第一の導電材料層6aと、導電材料層4上の第一の導電材料層6aとを接触するように成膜した場合には、本工程で両者間に間隙を形成する。また、工程4で第一の絶縁材料層3aの側面部側の第一の導電材料層6aと、導電材料層4上の第一の導電材料層6aとを接触しないように成膜した場合には、本工程で両者間の間隔dが広げられる。工程5により、図4bに示すように、凹部7の下縁から上に向かって突起した突起部に、凹部7の下縁の長さ方向に沿って複数の頂部8が形成される。また、工程5により、凹部7内に付着している余計な第一の導電材料層6aの構成材料を除去することもできる。工程6の概要カソード6上から、少なくともその突起部を覆って第二の導電材料層6bを堆積する図5a。この第二の導電材料層6bの形成は、詳しくは後述するが、全圧が1.0Pa以上2.8Pa以下の条件下で、スパッタリング法により行う。この条件で成膜することで、後述する工程7におけるエッチングによって有意な副頂部9図5b参照を形成するのに適した第二の導電材料層6bを形成できる。第二の導電材料層6bは、第一の絶縁材料層3aの側面部上のカソード6部分から、凹部7の下縁から突起した突起部にかけて延在するように成膜されると共に、ゲート5上に成膜される。図5aには、カソード6側の第二の導電材料層6bと、ゲート5側の第二の導電材料層6bとが接触するように成膜した例を示しているが、両者が接触しないように成膜する場合もある。工程7の概要続いて、第二の導電材料層6bに対してエッチング処理第四のエッチング処理を行い、副頂部9を形成する図5b。全圧が1.0Pa以上2.8Pa以下の条件下でスパッタリング法により形成された第二の導電材料層6bは、工程4で1.0Pa以下の条件下でスパッタリング法により形成された第一の導電材料層6aよりもエッチング液への溶解性が大きい。エッチング処理後、第二の導電材料層6bの大部分が溶解除去されても、第一の導電材料層6aは大きくエッチングされることなく、カソード6として残すことができる。特にカソード6の先端部分に形成されている頂部8はゲート5との間に狭い隙間を形成する。カソード6の先端部分に形成された突起部とゲート5間の隙間のうち、頂部8とゲート5との間の隙間は他の隙間より狭く、頂部8の内側斜面の第二の導電材料層6bはエッチング処理で溶解しにくく、結果として残留して副頂部9を形成する。基本的には、以上の工程1~工程7により、図1に示した電子放出素子を製造することができる。以下、各工程について詳細に説明する。工程1の詳細工程1は、概要を図3aで説明した積層工程である。基板1は、電子放出素子を支持するためのベースである。石英ガラス,Na等の不純物含有量を減少させたガラス、青板ガラス等を用いることができる。基板1に必要な機能としては、機械的強度が高いだけでなく、ドライエッチング、ウェットエッチング、現像液等のアルカリや酸に対して耐性があることが挙げられる。また、画像表示装置に用いる場合は、加熱工程等を経るので、積層する部材との熱膨張率の差が小さいものが好ましい。また、処理を考慮すると、ガラス内部からのアルカリ元素等が電子放出素子に拡散しづらい材料が好ましい。第一の絶縁材料層3aと第二の絶縁材料層3bを構成する材料は、加工性に優れる材料からなり、例えば窒化シリコン典型的にはSi3N4や酸化シリコン典型的にはSiO2を用いることができる。第一の絶縁材料層3aと第二の絶縁材料層3bは、スパッタリング法等の一般的な真空成膜法、CVD法、真空蒸着法で形成することができる。また、第一の絶縁材料層3aの厚さは、数nmから数十μmの範囲で設定され、好ましくは数十nmから数百nmの範囲に選択される。第二の絶縁材料層3bの厚さは、第一の絶縁材料層3aよりも薄く、数nmから数百nmの範囲で設定され、好ましくは数nmから数十nmの範囲で選択される。第一の絶縁材料層3aと第二の絶縁材料層3bを基板1上に積層した後に工程3にて凹部7を形成する場合は、上記第二のエッチング処理に対して、第一の絶縁材料層3aよりも第二の絶縁材料層3bの方がよりエッチング量が多い関係に設定する。望ましくは、第一の絶縁材料層3aと第二の絶縁材料層3bとの間のエッチング量の比は、10以上であることが好ましく、50以上であることが更に好ましい。このようなエッチング量の比を得るためには、例えば、第一の絶縁材料層3aを窒化シリコン膜で形成し、第二の絶縁材料層3bを酸化シリコン膜やリン濃度の高いPSGやホウ素濃度の高いBSG膜等で構成すれば良い。なお、PSGはリンシリケートガラスであり、BSGはボロンシリケートガラスである。ゲート5を構成する導電材料層4は導電性を有しており、蒸着法、スパッタリング法等の一般的真空成膜技術により形成されるものである。導電材料層4の構成材料は、導電性に加えて高い熱伝導率があり、融点が高い材料が望ましい。例えば、Be,Mg,Ti,Zr,Hf,V,Nb,Ta,Mo,W,Al,Cu,Ni,Cr,Au,Pt,Pd等の金属又はこれらの合金材料が使用できる。炭化物や硼化物や窒化物も使用できる。また、導電材料層4の厚さは、数nmから数百nmの範囲で設定され、好ましくは数十nmから数百nmの範囲で選択される。工程2の詳細工程2は、概要を図3bで説明した第一のエッチング処理を施す工程である。第一のエッチング処理では、エッチングガスをプラズマ化して材料に照射することで材料の精密なエッチング加工が可能な、RIEReactiveIonEtchingを用いることが好ましい。RIEに用いるガスとしては、加工する対象部材がフッ化物を作る材料である場合には、CF4やCHF3やSF6等のフッ素系ガスが選ばれる。加工する対象部材がSiやAlのような塩化物を形成する材料である場合には、Cl2、BCl3等の塩素系ガスが選ばれる。また、レジストとの選択比を取るためや、エッチング面の平滑性の確保、更にはエッチングスピードを上げるため、水素、酸素、アルゴンガスの少なくともいずれかをエッチングガスに添加することが好ましい。工程2により、図1に示した絶縁部材3及びゲート5の基本形状が形成される。但し、工程3以降で行われる各種のエッチング処理で、絶縁部材3及びゲート5を構成する導電材料層4が全くエッチングされないことを意味する訳ではない。絶縁部材3の側面部を構成する第一の絶縁材料層3aの側面部の傾斜角θ該側面部と基板1の表面とがなす角度は、ガス種、圧力等の条件を制御することで所望の値に制御可能である。θは、90度よりも小さい角度とすることが好ましい。θを90度よりも小さい角度に設定することで、結果として導電材料層4の側面部を第一の絶縁材料層3aの側面部よりも後退させることができる。また、導電材料層4の側面部の傾斜角該側面部と基板1の表面と平行な面とがなす角度を、第一の絶縁材料層3aの側面部の傾斜角θよりも小さくすることが好ましい。なお、θは、絶縁部材3の側面部において、第一の絶縁材料層3aと第二の絶縁材料層3bとの境界部から基板1方向へ接線を引いたときに、この接線と基板1の表面とがなす角度で表すことができる。工程3の詳細工程3は、概要を図3cで説明した第二のエッチング処理を施す工程である。工程3のエッチング液は、第二の絶縁材料層3bがエッチングされる量に対して、第一の絶縁材料層3aのエッチングされる量が十分に低くなるように選択される。第二のエッチング処理は、例えば第二の絶縁材料層3bが酸化シリコンで形成され、第一の絶縁材料層3aが窒化シリコンで形成されている場合、エッチング液としてバッファードフッ酸BHFを用いればよい。BHFはフッ化アンモニウムとフッ酸との混合溶液である。また、第二の絶縁材料層3bが窒化シリコンで形成され、第一の絶縁材料層3aが酸化シリコンで形成されている場合、エッチング液は熱リン酸系エッチング液を使用すればよい。この工程3により、図1に示した凹部7を備えたパターンが形成される。しかしながら、工程3以降に行われるエッチング処理で、第二の絶縁材料層3bが全くエッチングされないことを意味する訳ではない。凹部7の深さ奥行き方向の距離は、電子放出素子のリーク電流に深く関わる。凹部7を深く形成するほどリーク電流の値は小さくなる。しかし、あまり凹部7を深くするとゲート5が変形する等の問題が発生する。このため、凹部7の深さは実用的には30nm以上200nm以下に設定される。なお、凹部7の深さは、凹部7の下縁である第一の絶縁材料層3aの端部から、第二の絶縁材料層3bの後退した側面部までの距離と言い換えることもできる。凹部7の下縁である第一の絶縁材料層3aの側面部と上面部間は、角で接続された形態に限定されるものではなく、所定の曲率をもって接続された形態でもよい。工程4の詳細工程4は、概要を図4aで説明した第一の導電材料層6aを形成する工程である。第一の導電材料層6aは、カソード6を構成する材料をスパッタリング法により成膜することで形成される。第一の導電材料層6aの構成材料は、導電性があり、電子を電界放出することのできる材料であればよく、好ましくは、2000°C以上の高融点の材料から選択される。また、第一の導電材料層6aの構成材料は、5eV以下の仕事関数材料であり、その酸化物が簡易にエッチング可能な材料であることが好ましい。このような材料の好適な例として、例えば、Hf,V,Nb,Ta,Mo,W,Au,Pt,Pd等の金属又はこれらの合金材料が挙げられる。工程5においてエッチング処理を行うことを考慮すると、第一の導電材料層6aの構成材料としては、Mo又はWを用いることが特に好ましい。第一の導電材料層6aの構成材料のスパッタリング法による成膜は、2.8Pa以下の全圧下で行う。特に、第一の導電材料層6aは、次の工程のエッチングで頂部8図4b参照を形成する時、更に工程7のエッチングで副頂部9図5b参照を形成する時、エッチング液に曝されても、カソード6としてエッチング液に耐え残る安定な膜であることが必要である。このため、第一の導電材料層6aとしては、1.0Pa以下の全圧下でスパッタリングを行って得られる、膜密度が高い結晶粒部分が多い膜を用いる。スパッタ時の全圧が膜質及びエッチング特性へ与える影響について説明する。図6に示すように、スパッタ時の全圧を変化させて導電性膜の成膜を行ったところ、1.0Paを境に、膜密度の減少率が急激に低下することがわかった。このように、1.0Paよりも低い圧力下で成膜した場合は得られる導電性膜の膜密度が高く結晶粒部分が多くなる、1.0Paよりも高い圧力下で成膜した場合は導電性膜の膜密度が低くなる結晶粒界部分が多くなる。図7に導電性の膜における結晶粒部分と結晶粒界部分についての模式図を示す。結晶粒部分と結晶粒界部分との間にはエッチングの選択比がある。このため、導電性の膜に対して工程5のエッチング処理を行うと、結晶粒界部分が結晶粒部分に比べて優先的にエッチングされると考えられる。この結果、図8に示すように、スパッタ時の全圧の差で、エッチング処理のレートエッチングレートに大きな差が生じる。グラフの中でA-1で示す曲線は1.7Paの全圧下で成膜した導電性膜の場合を示し、B-1で示す曲線は、0.1Paの全圧下で成膜した導電性膜の場合を示す。成膜圧力が低いときはエッチングレートが遅く、高いときはエッチングレートが速い。この結果はエッチング処理をTMAH水酸化テトラメチルアンモニウムの0.3wt濃度のエッチング液40°Cで行ったときのものである。図9はスパッタリング時の全圧を変えた時に、エッチング時間の経過による間隔d図4b参照の変化を示すグラフである。この間隔dは、カソード6カソード6を構成する第一の導電材料層6aとゲート5ゲート5の上層を構成する第一の導電材料層6a間の隙間の距離である。横軸はエッチング時間を表しており、縦軸はカソード6とゲート5との間の間隔dの標準偏差σを表している。図9において、A-2で示す曲線は、第一の導電材料層6aを1.7Paの全圧下で成膜した場合を示しており、全圧が1.0Pa以上2.8Pa以下の範囲ではこのA-2と似通った曲線となる。A-3で示す曲線は、第一の導電材料層6aを3.0Paの全圧下で成膜した場合を示しており、全圧が2.8Paよりも高い範囲ではこのA-3と似通った曲線となる。B-2で示す曲線は、第一の導電材料層6aを0.1Paの全圧下で成膜した場合を示しており、全圧が1.0Paよりも低い範囲ではこのB-2と似通った曲線となる。図7からすると、A-2で代表される、全圧が1.0Pa以上2.8Pa以下の圧力範囲で成膜した場合、エッチング時間によってはこの圧力範囲とは異なる圧力で成膜した場合に比べて大きなσになる。A-3で代表される、2.8Pa以上の大きな全圧下で成膜した場合は、σの変化がエッチング時間に対してより敏感になり、上述した他の圧力範囲で成膜した場合に比べて、制御性が劣る傾向が顕著になる。これは、上述した圧力範囲で成膜した場合に比べて、結晶粒界部分が多く形成されるためと考えられ、また得られるσの最大値も、上述した圧力範囲で成膜した場合に比べて小さな値となる。一方、B-2で代表される、1.0Paよりも小さな全圧下で成膜した場合は、工程5のエッチング時間を増やしても、σはほとんど変化しない傾向が顕著になる。これは、上述した他の圧力範囲で成膜した場合に比べて、結晶粒部分が多く形成されるためである。結晶粒部分と結晶粒界部分の差は、金属と金属酸化物の差を意味する。Moを例に挙げると、結晶粒部分に金属的なMoが存在している。一方、結晶粒界部分ではMoOx、MoO2等のMo酸化物が混在しており、特に最表面でMoO3が局在化している。TMAH等のアルカリ水溶液をエッチング液として用いた場合、Mo酸化物がエッチングされやすい。金属Moは、液中の溶存酸素により酸化が進まない限り、容易にエッチングが進まない。よって、カソード6を構成する第一の導電材料層6aとして好ましいのは、1.0Pa以下の圧力下でスパッタリングされた導電性膜であり、この膜はエッチング液に耐えて残る安定な膜である。しかし、第一の導電材料層6aのもうひとつの機能である複数の頂部8を形成する目的に対して、1.0Pa以下の圧力下でスパッタリングされた導電性膜は、頂部8を形成する有意なエッチングが実質的に行われない。この課題への対処は、後述するエッチング工程で説明する。導電性膜の密度や組成の測定は、一般にはXRR、XPS等が用いられるが、実際の電子放出素子では測定が困難な場合がある。そのような場合には、密度や組成の測定手法として、例えば以下の方法を採用することができる。即ち、TEM透過電子顕微鏡とEELS電子エネルギー損失分光を組み合わせた高分解能電子エネルギー損失分光電子顕微鏡で元素の定量分析を行い、密度や組成を算出することができる。また、カソード6とゲート5側の第一の導電材料層6aとの間隔dの標準偏差σは、例えばSEMにて、カソード6とゲート5との間の隙間の長さ方向に沿って順次間隔dを測定し、測定した複数のdから算出することができる。スパッタ時の全圧が導電性膜の膜質、エッチング特性へ与える影響については、第一の導電材料層6aとして好適な導電性膜であれば同様の傾向を示す。また、スパッタリング時のパワーや、基板1とスパッタターゲットとの距離等が一般的な範囲であれば、特段の依存性は見られない。スパッタガスとしては、アルゴンArガス、クリプトンKrガス、キセノンXeガス等を用いることができるが、特にアルゴンガスが製造コストの面から好ましい。スパッタ電源としては、DC電源、13.56MHz等の工業用電源周波数のRF電源が使用できる。スパッタリング時のパワーは、放電電力をターゲットの面積で除した値であり、一般的範囲としては、例えば、1W/cm2以上5W/cm2以下とすることができる。また、スパッタターゲットと基板1との距離は、一般的範囲としては、例えば50mm以上200mm以下とすることができる。カソード6を構成する第一の導電材料層6aとゲート5の上層を構成する第一の導電材料層6aは、同一材料でも良いし、異なる材料でも良い。しかしながら、製造の容易性、エッチングの制御性から、カソード6を構成する第一の導電材料層6aとゲート5の上層を構成する第一の導電材料層6aは同一材料で同時に成膜することが好ましい。これらの膜厚は、10nmから40nmの範囲で設定され、好ましくは15nmから30nmの範囲で選択される。また、本工程では、カソード6を構成する第一の導電材料層6aとゲート5の上層を構成する第一の導電材料層6aとを接触させて形成しても良いし、接触せずに形成しても良い。接触させて形成した場合には、工程5によって、両者間に隙間を形成することができる。図1に示す態様の電子放出素子を形成する場合、凹部7の下縁から上方へ突起した突起部を形成する必要がある。このため、第一の導電材料層6aの成膜は基板1の表面に対して垂直方向から成膜材料を供給する指向性スパッタリング法を用いることが好ましい。指向性スパッタでは、例えば、基板1とスパッタターゲットとの角度を設定した上で、基板1とターゲットの間に遮蔽板を設ける。また、成膜材料であるスパッタ粒子スパッタされた原子又はスパッタされた粒子に指向性を与えるコリメータを用いる、いわゆるコリメーションスパッタリング法も上記指向性スパッタリング法の範疇である。このようにして、限られた角度のスパッタ粒子のみが被成膜面に入射されるようにする。通常、凹部7内に露出した第一の絶縁材料層3aの上面部に対するスパッタ粒子の入射角は、0度近くに設定することが好ましい。スパッタ粒子の第一の絶縁材料層3aの側面部に対する入射角は、第一の絶縁材料層3aの側面部に持たせた傾斜角θ図3b参照で調整することができる。工程5の詳細第5の工程は、概要を図4bで説明した第三のエッチング処理を施す工程である。第三のエッチング処理としてはドライエッチング、ウェットエッチングの何れでも構わないが、他材料とのエッチング選択比の設定の容易さを考慮して、ウェットエッチングを選択することが好ましい。第一の導電材料層6aの材料と第三のエッチング処理に用いるエッチング液の組み合わせは、特に限定されるものではない。しかしながら、例えば、第一の導電材料層6aの材料がモリブデンMoであれば、エッチング液はTMAH水酸化テトラメチルアンモニウムやアンモニア水等のアルカリ溶液を用いることが好ましい。また、エッチング液として、22-n-ブトキシエトキシエタノールとアルカノールアミンの混合物等も用いることもできる。更に、Moのエッチング液として一般的な酸化剤を含む混合液でも良い。酸化剤を含む混合液としては希釈した過酸化水素水を用いることが好ましい。第一の導電材料層6aの材料がタングステンWの場合は、硝酸やフッ酸や水酸化ナトリウム溶液等をエッチング液として用いることが好ましい。前述したように、TMAH等のアルカリ液中における第一の導電材料層6aのエッチング処理では、第一の導電材料層6aの膜密度が高いほどエッチングレートが遅い。工程4で形成した1.0Pa以下の圧力下でスパッタされた第一の導電材料層6aに対しては、例えば高濃度のTMAH水溶液を用いることで、第一の導電材料層6aに有意な頂部8を形成することができる。図10にMoの第一の導電材料層6aをエッチングした時の変化を示す。エッチング液に浸漬した初期の段階ではMoの酸化が進行する。まず、MoはMoOxに酸化され、膜の体積膨張が起きる。更に酸化が進行し、MoOxはMoO42として液中へ溶解する。図10aはエッチング前の凹部7周りの断面図と正面図である。図10bは、エッチングの初期段階の凹部7周りの断面図と正面図で、Moの第一の導電材料層6aの表面が酸化により体積膨張し、MoとMo酸化物が混在した表面となった状態を示す。また、図10bに示されるように、同じMo膜であっても、その中で電位が卑な部位と貴な部位がそれぞれ存在した状態となっている。エッチングの完了時の凹部7周りの断面図と正面図である図10cに示すように、エッチングの進行と共に卑な部位のMoはイオン化して溶解し、貴な部位はそのまま残る。つまり第一の導電材料層6aの突起部では、図10bに示されるように、溶解した部位と残された部分とが生じ、残された部位が複数の頂部8を形成する。頂部8は、先行文献に示されるように、第一の導電材料層6aのスパッタリング法による成膜時にスパッタ圧力の制御で高さを調整しながら形成することもできる。しかし、上記のようにして頂部8を形成すると、高さの揃った頂部8を多数形成しやすいことから好ましい。工程6の詳細工程6は、概要を図5aで説明した第二の導電材料層6bを設ける工程である。第二の導電材料層6bは、副頂部9図5b参照を構成するもので、全圧が1.0Pa以上2.8Pa以下の圧力範囲で、第一の導電材料層6aの上にスパッタリング法により堆積する。このようにして図5aに示すように第二の導電材料層6bが形成され、詳しくは後述するが、エッチングにより、副頂部9が形成される。第二の導電材料層6bの膜厚は5nmから50nmの範囲で設定され、好ましくは10nmから25nmの範囲で選択される。また、図5aに示すように、第二の導電材料層6bは、カソード6上及びゲート5上に形成され、本例においては、カソード6上の第二の導電材料層6bと、ゲート5上の第二の導電材料層6bとは接凹部7付近で接点を有するものとなっている。前述したように、全圧が1.0Pa以上2.8Pa以下の圧力範囲でスパッタリング法により堆積された導電性膜は、結晶粒界部分が多く、膜密度は低い。エッチングレートは、全圧1.0Pa以下のスパッタリングで形成した導電性膜よりも著しく速く、同一条件のエッチングで30~40倍速い。これは、これは次工程の第四のエッチング処理で第二の導電材料層6bをエッチングしたときに、先に説明した第一の導電性材料層6aであるカソード6を残すことができるエッチングレート比である。なお、図5aでは、カソード6上の第二の導電材料層6bと、ゲート5上の第二の導電材料層6bとが接触するように成膜した例を示している。しかし、カソード6上の第二の導電材料層6bと、ゲート5上の第二の導電材料層6bとが接触しないように成膜する場合もある。また、第二の導電材料層6bをカソード6の先端部に形成された頂部8の内側斜面をも含む領域に堆積させるためには、工程4と同様に、指向性スパッタリング法を用いることが好ましい。工程7の詳細工程7は、概要を図5bで説明した第四のエッチング処理を行う工程である。本工程では、第二の導電材料層6bに対して第四のエッチング処理を行い、副頂部9を形成する。図11aはエッチング初期の凹部7周りの断面図と正面図、図11bエッチング中期の凹部7周りの断面図と正面図、図11cはエッチング完了時の凹部7周りの断面図と正面図である。図11aからbの変化として示すように、カソード6上の第二の導電材料層6bと、ゲート5上の第二の導電材料層6bとの接触点の部分は、エッチングの過程でエッチングされにくい部分としてブリッジを生じる。更にエッチングが進行すると、ブリッジを形成していた第二の導電材料層6bは溶解し始める。そして、頂部8の内側斜面の第二の導電材料層6bはエッチング処理で溶解しにくく、その結果として図11cに示すように副頂部9として残すことができる。上述したブリッジを経て形成される副頂部9は、ゲート5とカソード6間の間隔が狭くなっている箇所のカソード6の表面に位置する。また、副頂部9は、頂部8の内側斜面から斜め凹部7の内側向きに形成される。副頂部9が突出する方向は、頂部8の内側斜面からゲート5への最短方向となる。副頂部9の位置は、工程2で第一の絶縁層3aの側面部の傾斜角θが50~60度と小さくなるようにエッチングしておくと、ゲート5が凹部7の下縁より後退するために、頂部8の内側斜面の下方寄りとなり、結果として頂部8から離れる。第一の絶縁層3aの側面部の傾斜角θが90度に近いと、頂部8の内側斜面の上方寄りとなり、結果として頂部8に近付く。頂部8と頂部9がある程度離れていた方が両者を共に電子得放出点として機能させやすいので、第一の絶縁層3aの側面部の傾斜角θは50~60度であることが好ましい。また、後退したゲート5が得やすいことから、ゲート5を構成する導電材料層4の側面部の傾斜角は第一の絶縁層3aの側面部の傾斜角より小さいことが好ましい。図11では、カソード6上の第二の導電材料層6bと、ゲート5上の第二の導電材料層6bとが接触するようにスパッタリングされた状態からのエッチング処理の態様を示している。しかし、カソード6上の第二の導電材料層6bと、ゲート5上の第二の導電材料層6bとが接触しないように成膜されている場合でも、エッチング液に浸漬された初期の段階で両者が酸化されて体積膨張を起こすことで接点が生じるようにすることもできる。次に、上記製造方法により形成される電子放出素子の頂部9とその周辺構造について説明する。図2に示すように、カソード6は、凹部7の下縁の長さ方向に沿って並んで設けられた複数の頂部8を備えている。副頂部9はこの頂部8の内側斜面とゲート5の最短間隔部に形成される。そして、副頂部9のような微小突起が、頂部8と共に凹部7の下縁の長さ方向に複数並んでいることになる。頂部8は凹部7の下縁から上方へ突起しており、後述するアノード18図12参照に向かって突出した形態となる。一方、副頂部9は、上述したカソード6の頂部8の内側斜面に形成され、頂部10の突出する方向はゲート5との最短方向へ向かっているのが特徴である。なお、図2ではゲート5を構成する導電材料層4の側面部から第一の導電材料層6aが垂れ下がった態様で図示しているが、第一の導電材料層6aの膜厚が薄い場合は、導電材料層4がカソード6との狭部を形成することもある。この場合、副頂部9は、頂部8の内側斜面と導電材料層4との間で生じる狭部のうち、最も近接した部位に形成され、副頂部9の突出する方向は導電材料層4との最短部に向かう方向ということになる。頂部8の内側斜面に突出して、副頂部9は設けられている。副頂部9の周囲とゲート5との距離は、副頂部9とゲート5との距離よりも広くなる。副頂部9から放出された電子はゲート5で等方的に散乱するが、散乱した電子のうち、副頂部9の両脇に散乱した電子は、ゲート5との間隔が広い部分を抜けてアノード18図12参照に到達することができる。これも放出特性を向上させる原因の一つである。図2に示されるように、副頂部9を拡大すると、その先端部は曲率半径rで代表される形状を有する。この曲率半径rに依存して、先端部の電界強度が変化する。rが小さいほど電気力線の集中が生じるため、副頂部9の先端に高い電界を形成することが可能となる。実用的にはrは2nm以上12nm以下でより好ましくは2nm以上5nm以下である。ゲート5と副頂部9との間隔d′は、ゲート5での電子の散乱回数の違いに影響するため、d′が大きいほど電子放出効率を高くすることができる。また、放出電流量を向上させることができる。電子を放出させるのに必要な駆動電圧は、d′が10nmより大きいと大きくなりすぎる。また、駆動時の安定性の観点から、d′が1nm以上となることが好ましい。1nmより小さいと、電界蒸発や放電、短絡等により副頂部9が駆動時に破壊される可能性がある。そのため、実用的にはd′は1nm以上10nm以下で、より好ましくは4nm以上8nm以下である。また、副頂部9の高さは、2nm以上10nm以下であることが好ましい。従来の電子放出素子では、頂部8をカソードに形成し、この頂部8を電子放出点として機能させていたが、更に副頂部9を、前述した製造方法により、頂部8の内側斜面に形成したことにより、電子放出点を増やすことができる。また、ゲート5とカソード6の頂部8間の最短部に副頂部9を形成することが可能で、これにより、副頂部9の先端とゲート5との距離を、好ましい範囲である1nm以上10nm以下に制御することが容易となる。その結果、電子放出効率が高く、放出電流量がより向上する電子放出素子を形成することができる。また、そのような電子放出素子を大面積に形成することが可能となる。次に、本発明の製造方法によって製造された電子放出素子を用いた電子線装置の一例を図12で説明する。この電子線装置は、電子放出素子の電子放出特性の測定装置として用いることもできる。この電子線装置は、本発明の製造方法によって製造された電子放出素子のカソード6を、駆動のための配線2に接続し、前記頂部8及び副頂部に対向させて、ゲート5を介してアノード18を配置することで得ることができる。この装置において、カソード6から放出された電子のアノード18への到達効率である電子放出効率ηは、電子放出素子の駆動時に検出される素子電流Ifと、真空中を介してアノード18へ到達する電流である放出電流Ieを用いて求められる。即ち、η=Ie/IfIeで与えられる。電子放出特性の測定は図12に示す構成で行うことができる。図12において、Vfはゲート5とカソード6の間に印加する電圧であり、IfはVfをゲート5とカソード6の間に印加した際にゲート5とカソード6の間に流れる素子電流である。また、Vaはカソード6とアノード18の間に印加される電圧であり、Ieは放出電流である。なお、ここでは、Vaをカソード6とアノード18の間に印加する例を示したが、アノード18に電位を印加する電源と、カソード6に電位を印加する電源とを別々に設けても良い。図12に示すように、電子放出素子が設けられた基板1の上方に、ゲート5およびカソード6よりも高電位に規定されるアノード18を設けることで、複数の頂部8及び副頂部9から放出された電子をアノード18に到達させる電子線装置が構成される。次に、上記のような電子線装置を用いた画像表示装置について、図13を用いて説明する。図13aは電子放出素子をマトリクス状に配置した電子源を用いて構成したディスプレイパネル77の一例を示す模式図であり、内部がわかるように一部を切り欠いて示している。図13aにおいて、61は電子源基板、62はX方向配線、63はY方向配線であり、電子源基板61は先に説明した電子放出素子の基板1に相当する。また、64は上記した電子放出素子群を模式的に示している。なお、X方向配線62は、上述のカソード6を共通に接続する配線であり、Y方向配線63は上述のゲート5を共通に接続する配線である。ここでは、電子放出素子が、X方向配線62とY方向配線63の交差部に設けた例を模式的に示しているが、電子放出素子は、X方向配線62とY方向配線63の交差部の脇の電子源基板61上に設けることができる。X方向配線62には、X方向に配列した電子放出素子64の行を選択するための走査信号を印加する、不図示の走査信号印加手段が接続される。一方、Y方向配線63には、Y方向に配列した電子放出素子64の各列を入力信号に応じて変調するための、不図示の変調信号発生手段が接続される。各電子放出素子に印加される駆動電圧は、当該素子に印加される走査信号と変調信号の差電圧として供給される。この構成においては、単純なマトリクス配線を用いて、個別の電子放出素子64を選択して、独立に駆動可能とすることができる。図13aにおいて、電子源基板61はリアプレート71に固定されている。また、ガラス基板73の内面に、電子放出素子から放出された電子が照射されることで発光する例えば蛍光体からなる発光体74と、前述したアノード18に相当するメタルバック75と、を積層してフェースプレート76を構成している。また、リアプレート71とフェースプレート76が、リアプレート71とフェースプレート76との間に設けられた支持枠72と、フリットガラス等の接合部材を介して、気密に接合されて、ディスプレィパネル77が構成されている。ディスプレィパネル77は、上述の如く、フェースプレート76、支持枠72、リアプレート71で構成される。ここで、リアプレート71は主に電子源基板61の強度を補強する目的で設けられるため、電子源基板61自体で十分な強度を持つ場合には、別体のリアプレート71は不要とすることができる。一方、フェースプレート76とリアプレート71との間に、スペーサーとよばれる不図示の支持体を設置することにより、大気圧に対して十分な強度を持たせた構成とすることもできる。次に、図13bのブロック図を用いて、上述したディスプレィパネル77を備えた画像表示装置25並びにテレビジョン装置27について説明する。受信回路20は、チューナーやデコーダ等からなり、衛星放送や地上波等のテレビ信号、ネットワークを介したデータ放送等の各種の信号を受信し、復号化した映像データを画像処理部21に出力する。尚、上記した受信した信号は入力された信号と言い換えることができる。画像処理部21はγ補正回路や解像度変換回路やI/F回路等を含み、画像処理された映像データをディスプレイ画像表示装置25の表示フォーマットに変換して画像表示装置25に画像信号として出力する。画像表示装置25は、前述したディスプレィパネル77を少なくとも含み、さらに、駆動回路及び駆動回路を制御する制御回路22をも含む。制御回路22は、入力した画像信号に補正処理等の信号処理を施すとともに、駆動回路に画像信号及び各種制御信号を出力する。制御回路22には、同期信号分離回路、RGB変換回路、輝度信号変換部、タイミング制御回路等が含まれる。駆動回路は、入力された画像信号に基づいて、ディスプレィパネル77内部の電子放出素子に駆動信号を出力し、駆動信号に基づきテレビ映像が表示される。駆動回路には、走査回路や変調回路やアノード電位を供給する高圧電源回路等が含まれる。受信回路20と画像処理回路21は、セットトップボックスSTB26として画像表示装置25とは別の筐体に収められていてもよいし、また、画像表示装置25と一体の筐体に収められていてもよい。ここでは、テレビジョン装置27がテレビ映像を表示する例を説明した。しかし、受信回路20をインターネット等の回線を通じて配信される映像を受信する回路とすれば、テレビジョン装置27は、テレビ映像に限らず、様々な映像を表示することができる映像表示装置として機能する。なお、本発明で製造した電子放出素子を用いた電子線装置は、上記のような画像表示装置25だけではなく、アノード49として電子の照射によってX線を発生するターゲットを用いることで、X線装置を構成することもできる。以下、上記実施の形態に基づいたより具体的な実施例について説明する。実施例1図3~図5を参照しながら、本実施例の電子放出素子の製造方法を説明する。最初に図3aに示すように基板1上に、第一の絶縁材料層3aと、第二の絶縁材料層3bと、導電材料層4とを順次積層する。基板1としては高歪点低ナトリウムガラス旭硝子株式会社製PD200を用いた。第一の絶縁材料層3aは、窒化シリコン膜をスパッタリング法にて形成し、その厚さとしては500nmとした。第二の絶縁材料層3bは、酸化シリコン膜をスパッタリング法にて形成し、その厚さとしては30nmとした。導電材料層4は窒化タンタル膜をスパッタリング法にて形成し、その厚さとしては30nmとした。次に、図3bに示すように、フォトリソグラフィー技術により導電材料層4上にレジストパターンを形成した後、ドライエッチング法を用いて、導電材料層4、第二の絶縁材料層3b、第一の絶縁材料層3aを順に加工した。この第一のエッチング処理により、上面に導電材料層4が設けられ、基板1の表面から立ち上がった側面部を有する絶縁部材3を形成した。この時のエッチングガスとしては、第一及び第二の絶縁材料層3a,3b及び導電材料層4にはフッ化物を作る材料が選択されているため、CF4系のガスを用いた。このガスを用いてRIEを行った結果、エッチング後の傾斜角は、第一の絶縁材料層3aの側面部で50度~60度、導電材料層4の側面部でおよそ40度であった。レジストを剥離した後、図3cに示すようにBHFステラケミファ株製高純度バッファードフッ酸LAL100を用いて、凹部7の深さが約70nmになるように第二の絶縁材料層3bをエッチングした。BHFは、NH4HF2=0.9wtとNF4F=16.4wtの混合物である。この第二のエッチング処理により、絶縁部材3の側面部の導電材料層4の直下に凹部7を形成した。次に、図4aに示すように、第一の絶縁材料層3aの側面部上及び凹部7中に露出した上面部上、更には導電材料層4上に、少なくとも第一の絶縁材料層3aの側面部上の厚さが25nmになるようにモリブデンMoを指向性スパッタリング法で堆積させた。スパッタリングは、基板1の表面がスパッタタ-ゲットに対して水平になるようにセットして行った。本実施例では、スパッタ粒子が限られた角度具体的には基板1の表面に対して90±10°で基板1の表面に入射されるよう、基板1とターゲットの間に遮蔽板を設けた。また、スパッタリング時のアルゴンプラズマのパワーを1W/cm2、基板1とターゲットとの間の距離を100mm、全圧を0.4Paとした。そして、凹部7内への第一の導電材料層6aの構成材料の入り込み量図2cにおける距離Xが35nmとなるように第一の導電材料層6aを形成した。本実施例では、第一の絶縁材料層3aの側面部上と導電材料層4上とに同時に成膜した。更に、フォトリソグラフィー技術とMoのドライエッチング法を用いて、第一の導電材料層6aのパターン形成を行った。次に、図4bに示すように、第一の導電材料層6aに対するウェットエッチング処理第三のエッチング処理を行った。エッチング液には濃度2.38wtのTMAHテトラメチルアンモニウムハイドライド水溶液を用いた。このエッチング液に第一の導電材料層6aを180秒間浸漬処理した後に、流水で5分間洗浄した。このようにして第一の導電材料層6aに対するアルカリ処理を行うことで、第一の導電材料層6aの突起部に、凹部7の下縁の長さ方向に沿って多数の頂部8を形成した。次に、図5aに示すように、第一の導電材料層6aの上に、第二の導電材料層6bとして、膜厚が20nmなるようにモリブデンMoを指向性スパッタリング法により堆積させた。スパッタリングは1.7Paの全圧下で行った。第二の導電材料層6bの成膜は、カソード6側の第二の導電材料層6bとゲート5側の第二の導電材料層6bとの間に接点を生じるように行った。更に、フォトリソグラフィー技術とMoのドライエッチング法を用いて、第二の導電材料層6bのパターン形成を行った。最後に、図5bに示すように、第二の導電材料層6bに対するウェットエッチング処理第四のエッチング処理を行った。エッチング液には濃度0.3wtのTMAHテトラメチルアンモニウムハイドライド水溶液を用いた。このエッチング液に第二の導電材料層6bを60秒間浸漬処理した後に、流水で5分間洗浄した。このようにして第二の導電材料膜6bに対するアルカリ処理を行うことで、第一の導電材料層6aの突起部に形成された頂部8の内側斜面に残留した第二の導電材料層6bで副頂部9を形成した。上記の工程で得た電子放出素子をマトリクス状に配列して電子源を作製し、これを用いて、図13aに示すディスプレィパネル77を作製した。具体的には、ガラス基板からなるリアプレート71の上に、1080行のX方向配線行配線62と、3×1920列のY方向配線列配線63とを、銀ペーストを用いたスクリーン印刷法で形成した。続いて、電子放出素子62を、X方向配線62とY方向配線63との各交差部の近傍に形成した。一方で、ガラス基板73の表面に、1080×3×1920個の蛍光体741080行×1920列の画素を形成し、その上に、アルミニウムからなるメタルバック75を積層して、フェースプレート76を形成した。そして、真空チャンバー内で、リアプレート71とフェースプレート76との間に、フリットガラスを予め設けた支持枠72を配置し、リアプレート71と支持枠の間とフェースプレート76と支持枠の間を、フリットガラスによって気密に封着した。以上により、内部が真空に維持されたFEDディスプレイディスプレィパネル77を形成した。そして、このディスプレィパネル77を用いて図13bに示すテレビジョン装置27を形成したところ、高輝度な画像を面内均一に表示することができた。本実施例で作製した電子放出素子の電子放出効率ηは平均6.2であった。また、電子放出素子毎のばらつきは0.9であった。また、本実施例の製造方法で形成した電子放出素子をSEMで確認したところ、副頂部に相当する突起が1μmあたり15~20個形成されていた。いずれの突起もゲートと突起先端までの距離が1nmから10nmの範囲に含まれていた。また、これら突起の一部をTEMで断面観察したところ、突起の位置と突出方向は、当該副頂部が形成されたカソードの頂部のゲートに最も近い位置とゲートとの最短距離方向に一致した。比較例1図5a,bに示す第二の導電材料層6bの形成とそのエッチングを行わなかった他は実施例1と同様にして電子放出素子を作製した。この電子放出素子で図13aに示すディスプレィパネル77を作製し、テレビジョン装置27を形成したところ、実施例1に比して輝度が劣り、また一部の領域では輝度のばらつきがみられた。実施例1と同様に電子放出効率ηを測定したところ、平均5.5であった。また電子放出素子毎のばらつきは2.1であり、実施例1よりやや大きくなった。また、比較例1の製造方法で形成した電子放出素子をSEMで確認したところ、頂部に相当する突起が実施例1と同じく形成されているのがSEMで確認できた。しかし、断面をTEM観察したところ、実施例1で観られた副頂部に相当する微小突起は存在しなかった。頂部について詳細に確認したところ、一部の電子放出部において、ゲート端部と突起先端までの距離が10nm以上であった。"