"タッチパネル上に形成された第1の静電容量と第2の静電容量の容量値の差を検出する静電容量検出回路において、第1のクロック、第2のクロック、及び第3のクロックを発生するクロック発生回路と、前記第1のクロックが第1のレベルの時に、前記第1の静電容量の容量値と前記第2の静電容量の容量値との差に応じた出力電圧を出力し、前記第1のクロックが第2のレベルの時にリセット電圧を出力する電荷増幅器と、前記第2のクロックに応じて、前記第1のクロックが第1のレベルの時に、前記出力電圧を取り込み、かつ保持する保持回路と、前記第3のクロックに応じて、前記保持回路に保持された前記出力電圧をサンプリングして、デジタルデータを出力するデルタシグマ型AD変換器と、を備え、前記第3のクロックの周波数を前記第1のクロックの周波数より高く設定したことを特徴とする静電容量検出回路。前記保持回路は、前記電荷増幅器の前記出力電圧が安定化した後に、安定化した前記出力電圧を取り込み、かつ保持するように、前記第2のクロックは、前記第2のクロックに対して遅延されていることを特徴とする請求項1に記載の静電容量検出回路。前記第1のクロックと前記第2のクロックの周波数が等しいことを特徴とする請求項1又は2に記載の静電容量検出回路。一方向に延びた複数の駆動ラインと、前記複数の駆動ラインと交差するように延びた複数のセンスラインとを備えたタッチパネルの静電容量を検出する静電容量検出回路において、第1のクロック、第2のクロック、及び第3のクロックを発生するクロック発生回路と、前記複数の駆動ラインの中から1本の駆動ラインを選択して、前記第1のクロックを選択された前記駆動ラインに印加する駆動回路と、前記第1の選択回路によって前記駆動ラインが選択されている期間に、前記複数のセンスラインの中から、隣接した第1のセンスラインと第2のセンスラインを順次選択する選択回路と、前記第1のクロックが第1のレベルの時に、前記第1のセンスラインと前記第1の選択回路により選択された前記駆動ラインとの間に形成される第1の静電容量の容量値と、前記第2のセンスラインと前記第1の選択回路により選択された前記駆動ラインとの間に形成される第2の静電容量の容量値との差に応じた出力電圧を出力し、前記第1のクロックが第2のレベルの時にリセット電圧を出力する電荷増幅器と、前記第2のクロックに応じて、前記第1のクロックが第1のレベルの時に、前記出力電圧を取り込み、かつ保持する保持回路と、前記第3のクロックに応じて、前記保持回路に保持された前記出力電圧をサンプリングして、デジタルデータを出力するデルタシグマ型AD変換器と、を備え、前記第3のクロックの周波数を前記第1のクロックの周波数より高く設定したことを特徴とする静電容量検出回路。前記保持回路は、前記電荷増幅器の前記出力電圧が安定化した後に、安定化した前記出力電圧を取り込み、かつ保持するように、前記第2のクロックは、前記第2のクロックに対して遅延されていることを特徴とする請求項4に記載の静電容量検出回路。前記第1のクロックと前記第2のクロックの周波数が等しいことを特徴とする請求項4又は5に記載の静電容量検出回路。静電容量型のタッチセンサの動作を高速化するためには、デルタシグマ型AD変換器の出力である、Nビットのデジタルデータのデータ更新レートを短縮することが必要である。しかしながら、静電容量タッチパネルには寄生的な抵抗値と容量値が存在するため、センシングクロックには上限がある。一般には250KHz程度また、従来の静電容量検出回路においては、電荷増幅器のサンプリングクロックとデルタシグマ型AD変換器のサンプリングクロックの周波数は一致している。そのため、データ更新レートはセンシングクロックの上限の周波数で決定されることになり、それ以上、データ更新レートを短縮することができないという問題があった。そこで、本発明の静電容量検出回路は、タッチパネル上に形成された第1の静電容量と第2の静電容量の容量値の差を検出する静電容量検出回路において、第1のクロック、第2のクロック、及び第3のクロックを発生するクロック発生回路と、前記第1のクロックが第1のレベルの時に、前記第1の静電容量の容量値と前記第2の静電容量の容量値との差に応じた出力電圧を出力し、前記第1のクロックが第2のレベルの時にリセット電圧を出力する電荷増幅器と、前記第2のクロックに応じて、前記第1のクロックが第1のレベルの時に、前記出力電圧を取り込み、かつ保持する保持回路と、前記第3のクロックに応じて、前記保持回路に保持された前記出力電圧をサンプリングして、デジタルデータを出力するデルタシグマ型AD変換器と、を備え、前記第3のクロックの周波数を前記第1のクロックの周波数より高く設定したことを特徴とするものである。本発明の静電容量検出回路によれば、デルタシグマ型AD変換器のサンプリングクロックの周波数を電荷増幅器のアンプクロック=センシングクロックの周波数より高くすると共に、電荷増幅器とデルタシグマ型AD変換器との間に、電荷増幅器の出力電圧を保持する保持回路を挿入することにより、デルタシグマ型AD変換器の精度量子化ノイズを劣化させることなく、データ更新レートを短縮することが可能になる。図1は、本発明の実施形態における静電容量検出回路を含む、静電容量型タッチセンサの全体構成を示す図である。静電容量型タッチセンサは、タッチパネル1と静電容量検出回路11を含んで構成される。タッチパネル1は、ガラス等の絶縁体からなる基板1aで形成され、基板1a上に、m本のXラインXL1~XLmがX方向に形成されている。また、基板1a上に、XラインXL1~XLmと交差するようにn本のYラインYL1~YLnがY方向に形成されている。XラインXL1~XLmとYラインYL1~YLnは絶縁層を介して互いに絶縁され、かつ容量結合している。これらのXラインXL1~XLm及びYラインYL1~YLnは、ITO等の透明電極又は通常電極で形成される。静電容量検出回路11は、タッチパネル1のXラインXL1~XLmを選択的に駆動し、YラインYL1~YLnの容量変化を検出することで、タッチ位置を検出する。この場合、XラインXL1~XLmは駆動ライン、YラインYL1~YLnはセンスラインになる。静電容量検出回路11は、スイッチSX1~SXmとX選択回路12から構成された駆動回路、Y選択回路13、電荷増幅器14、トラックホールド回路15、デルタシグマ型AD変換器16、クロック発生回路17を含んで構成される。クロック発生回路17は、電荷増幅器14の動作クロックであるアンプクロックAMPCLKセンシングクロック、トラックホールド回路15のトラックホールドクロックTHCLK、デルタシグマ型AD変換器16のサンプリングクロックADCCLKを発生する。スイッチSXii=1~mの第1の端子には、クロック発生回路17からのアンプクロックAMPCLKがバッファ18を介してアンプクロックAMPCLKが印加されている。アンプクロックAMPCLKは、HレベルとLレベルを繰り返すクロックであり、Hレベルは静電容量検出回路11の電源電圧であるVDD、Lレベルは0Vになっている。アンプクロックAMPCLKのHレベルとして、電源電圧VDDの代わりに、VDDとは異なる電圧Vrefを用いることもできるが、その場合にはオペアンプで回路を構成する必要がある。アンプクロックAMPCLKのHレベルとして、電源電圧VDDを用いることにより、通常のインバータやバッファ等のロジック回路で回路を構成することができ、LSIのチップサイズを考慮すると、オペアンプを用いない点で有利である。スイッチSXii=1~mの第2の端子には、対応するXラインXLii=1~mが接続されている。スイッチSXiがオンすると、XラインXLiにアンプクロックAMPCLKが供給されるようになっている。X選択回路12は、スイッチSX1~SXmのオンオフを制御する制御信号φ1~φmを出力する。制御信号φ1~φmはパルス信号である。図2は、上述のようにスイッチSX1~SXmとX選択回路12から構成された駆動回路の動作タイミング図の一例である。先ず、制御信号φ1がHレベルの期間、他の制御信号φ2~φmはLレベルであり、スイッチSX1だけがオンする。したがって、この期間はXラインXL1のみに、アンプクロックAMPCLKが供給される。次に、制御信号φ2がHレベルの期間、他の制御信号φ1,φ3~φmはLレベルであり、スイッチSX2だけがオンする。したがって、この期間はXラインXL2にのみ、アンプクロックAMPCLKが供給される。以下、同様に、スキャンが行われる。なお、スキャン方法は順次ではなくランダムでも良い。Y選択回路13は、各スイッチSX1~SXmがオンしている期間毎に、YラインYL1~YLnの中から、第1のYラインYLsと第2のYラインYLs1を順次選択する。つまり、第1のYラインYL1と第2のYラインYL2が選択され、次に、第3のYラインYL3と第4のYラインYL4が選択され、次に、第5のYラインYL5と第6のYラインYL6が選択されるというように、スキャンが行われる。なお、スキャン方法は順次ではなくランダムでも良い。選択された第1及び第2のYラインYLs,YLs1は、それぞれ電荷増幅器14の非反転入力端子と反転入力端子-に入力される。電荷増幅器14は、第1のYラインYLsとX選択回路12により選択されたXラインXLiとの間の第1の容量値と、第2のYラインYLs1とX選択回路12により選択されたXラインXLiとの間の第2の容量値との差に応じた出力電圧AMPOUTを出力する。図3は、図1から抽出された静電容量検出回路11の回路図である。この例では、X選択回路12によりXラインXL1が選択され、Y選択回路13により、第1のYラインYL1及び第2のYラインYL2が選択されている。これにより、XラインXL1に、アンプクロックAMPCLKが供給された状態で、第1のYラインYL1が電荷増幅器14の非反転入力端子に接続され、第2のYラインYL2が電荷増幅器14の反転入力端子-に接続される。すると、電荷増幅器14は、アンプクロックAMPCLKがLレベルの時に、電荷転送モードに設定され、第1のYラインYL1とXラインXL1との間に形成される第1の静電容量C1の第1の容量値CA1と、第2のYラインYL2とXラインXL1の間に形成される第2の静電容量C2の第2の容量値CA2との差に応じた出力電圧AMPOUTを出力する。また、電荷増幅器14は、アンプクロックAMPCLKがHレベルの時に、電荷蓄積モードに設定され、出力電圧AMPOUTは、一定のリセット電圧にリセットされる。トラックホールド回路15は、トラックホールドクロックTHCLKに応じて、アンプクロックAMPCLKがHレベル時の出力電圧AMPOUTを取り込んで、保持する。具体的には、トラックホールド回路15は、トラックホールドクロックTHCLKの立ち上がりに応じて、電荷増幅器14の出力電圧AMPOUTをサンプリングし、トラックホールドクロックTHCLKの立ち下がりに応じて、その時の電荷増幅器14の出力電圧AMPOUTを保持する。そして、デルタシグマ型AD変換器16は、サンプリングクロックADCCLKに応じて、トラックホールド回路15の出力電圧THOUTをサンプリングして、NビットのデジタルデータADOUTを出力する。この場合、デルタシグマ型AD変換器16から出力されるNビットのデジタルデータADOUTのデータ更新レートを短縮するために、デルタシグマ型AD変換器16のサンプリングクロックADCCLKの周波数は、電荷増幅器14電荷転送モードにおけるアンプクロックAMPCLKの周波数より高く設定される。この時、静電容量型タッチセンサの高速動作のために、電荷増幅器14のアンプクロックAMPCLKの周波数は、その上限値一般には250KHz程度に設定されることが好ましい。電荷増幅器14のアンプクロックAMPCLKの周波数の上限値は、図3の例で言えば、タッチパネル1上に形成されたXラインXL1が有する寄生抵抗と寄生容量によって決定される固有の周波数である。トラックホールド回路15は、電荷増幅器14の出力電圧AMPOUTを補間するために設けられている。すなわち、デルタシグマ型AD変換器16のサンプリングクロックADCCLKの周波数を電荷増幅器14のアンプクロックAMPCLKの周波数より高くすると、デルタシグマ型AD変換器16は、電荷増幅器14の有効な出力電圧である、電荷転送モードにおける出力電圧AMPOUTだけでなく、電荷増幅器14の電荷蓄積モードにおけるリセット電圧をサンプリングしてしまうことになる。そこで、トラックホールド回路15を電荷増幅器14とデルタシグマ型AD変換器16の間に挿入することにより、電荷増幅器14の電荷転送モードにおける出力電圧AMPOUTだけを周期的に取り込んで保持するようにしている。また、アンプクロックAMPCLKがLレベルの時における電荷増幅器14の出力電圧AMPOUTが安定化するためには、一定の時間がかかるため、トラックホールド回路15は、安定化した出力電圧AMPOUTを取り込んで、保持するために、出力電圧AMPOUTを取り込む、トラックホールドクロックTHCLKの立ち上がりのタイミングは、アンプクロックAMPCLKの立ち下がりHレベルからLレベルへの変化のタイミングより遅らせることが好ましい。==静電容量検出回路11の動作==次に、静電容量検出回路11の動作を図4に基づいて説明する。先ず、スタンバイ信号STBYがLレベルになると、静電容量検出回路11のスタンバイ状態が解除される。すると、クロック発生回路17は、所定の待機時間WaitTime、例えば、2μsecの経過後に、動作を開始し、アンプクロックAMPCLK、トラックホールドクロックTHCLK、及びサンプリングクロックADCCLKを発生する。これにより、電荷増幅器14、トラックホールド回路15及びデルタシグマ型AD変換器16は動作状態となる。トラックホールド回路15は、トラックホールドクロックTHCLKの立ち上がりに応じて、電荷増幅器14の電荷転送モードにおける出力電圧AMPOUTをサンプリングし、トラックホールドクロックTHCLKの立ち下がりに応じて、その時の電荷増幅器14の出力電圧AMPOUTを保持する。なお、電荷増幅器14は、後述するように、2つの電圧Vop、Vomを差動形式で出力し、出力電圧AMPOUTはVop-Vomで定義されるものである。図4においては、Vop、Vomの波形が図示されている。そして、デルタシグマ型AD変換器16は、サンプリングクロックADCCLKに応じて、トラックホールド回路15の出力電圧THOUTをサンプリングして、NビットのデジタルデータADOUTを出力する。この場合、Nビットは例えば96ビットである。なお、図4においては、デルタシグマ型AD変換器16の量子化器22から出力されるデジタルデータBITSTREAMが図示されている。デジタルデータBITSTREAMは、後述するように、デジタルフィルタ24を通して、NビットのデジタルデータADOUTとして出力される。デルタシグマ型AD変換器16のサンプリングクロックADCCLKの周波数は、電荷増幅器14のアンプクロックAMPCLKの周波数より高く設定されているので、デルタシグマ型AD変換器16から出力されるNビットのデジタルデータADOUTのデータ更新レートを短縮することができる。すなわち、デルタシグマ型AD変換器16を2次のデルタシグマ型AD変換器で構成し、出力段にあるデジタルフィルタに、3段のCICカスコードインテグレーテッドコムフィルタを用いた場合、AD変換精度を確保するためには、例えばオーバーサンプリングレシオOSR=32の場合、96個のサンプリングクロックADCCLKをデルタシグマ型AD変換器16に入力する必要がある。この場合、サンプリングクロックADCCLKの周波数を高くすることにより、AD変換精度を劣化させることなく、データ更新レートを短縮することができるのである。図5は、参考例における静電容量検出回路の回路図、図6はその動作タイミング図である。参考例における静電容量検出回路においては、デルタシグマ型AD変換器16のサンプリングクロックADCCLKの周波数と、電荷増幅器14のアンプクロックAMPCLKの周波数とは同じになっている。デルタシグマ型AD変換器16は、電荷増幅器14の電荷転送モードにおける出力電圧AMPOUTをサンプリングするので、トラックホールド回路15も設けられていない。このため、デルタシグマ型AD変換器16のデータ更新レートはアンプクロックAMPCLKの周波数の上限値一般には250KHz程度で決定されることになり、それ以上、データ更新レートを短縮することができない。==静電容量型タッチセンサとしての動作==次に、静電容量型タッチセンサとしての全体としての動作を説明する。図7は、タッチパネル1の断面図である。図示のように、基板1a上にXラインXL1が配置され、絶縁層30を介して、その上方に第1のYラインYL1と第2のYラインYL1が配置されている。人の指がタッチしていない状態では、第1のYラインYL1とXラインXL1との間に形成される第1の静電容量C1の第1の容量値CA1と、第2のYラインYL2とXラインXL1の間に形成される第2の静電容量C2の第2の容量値CA2は等しい。CA1=CA2すると、電荷増幅器14の電荷転送モードにおける出力電圧AMPOUTは0Vである。人の指が第1のYラインYL1とXラインXL1の交差点のポイントP1をタッチすると、第1の容量値CA1が第2の容量値CA2に対して変化する。これは、人間の指は導電性を持っておりグランド接地として働く場合に、指とXラインXL1、指と第1のYラインYL1との間の電気力線に変化が生じ、静電容量が変化するためである。この結果、例えば、CA1<CA2の時、電荷増幅器14の出力電圧AMPOUTはマイナス-の電圧となる。その後、Y選択回路13によりスキャンが行われるが、Y選択回路13により選択された他の二本のYライン例えば、YラインYL3、YラインYL4については、電荷増幅器14の出力電圧AMPOUTは常に0Vである。このようにして、電荷増幅器14の出力電圧AMPOUTに基づいてタッチ位置を検出することができる。次に、マルチタッチの検出について説明する。図1に示すように、タッチパネル1上のポイントP1,P2が同時にタッチされたとする。この場合、ポイントP1については、上述のように、XラインXL1を駆動した状態で同様に検出が行われる。そして、ポイントP2については、次のXラインXL2を駆動した状態で検出が行われる。Y選択回路13により、第1のYラインYL1と第2のYラインYL2が選択されると、XラインXL2にアンプクロックAMPCLKが供給された状態で、第1のYラインYL1が電荷増幅器14の非反転入力端子に接続され、第2のYラインYL2が電荷増幅器14の反転入力端子-に接続される。この場合は、第2の容量値CA2が容量値CA1に対して減少するので、電荷増幅器14の出力電圧AMPOUTはプラスの電圧になる。このようにして、ポイントP2が検出される。このように、タッチパネル1上の各交差点はX、Y方向スキャンにより、個別に検出されるので、図1に示すようなポイントP1,P2のタッチと、ポイントP3,P4のタッチも区別することが可能である。また、本実施形態によれば、差動容量検出方式を採用しているので、ノイズ耐性を向上させることができる。例えば、選択された第1のYラインYL1と第2のYラインYL2にノイズが印加された場合、ノイズは互いにキャンセルされ、ノイズの影響が電荷増幅器14の出力電圧AMPOUTに出ることが抑制される。なお、Y選択回路13は、YラインYL1~YLnの中から、互いに隣接した第1のYラインYLsと第2のYラインYLs1を順次選択するが、Y選択回路13は、隣接しない二本のYラインをランダムに選択しても良い。また、Y選択回路13は、一本の第1のYラインYLsだけを順次選択するようにしても良い。この場合、Y選択回路13により選択された第1のYラインYLsが電荷増幅器14の非反転入力端子に接続される。電荷増幅器14の反転入力端子-には、YラインYL1~YLnの中のいずれか一本のYラインが接続される。あるいは、電荷増幅器14の反転入力端子-には、YラインYL1~YLn以外のダミーのYラインを接続しても良い。ダミーのYラインは、YラインYL1~YLnと同様に、XラインXL1~XLmと交差する。電荷増幅器14の出力電圧AMPOUTは、前述のように、トラックホールド回路15を介して、デルタシグマ型AD変換器16に入力され、NビットのデジタルデータADOUTに変換される。NビットのデジタルデータADOUTは、インターフェース回路を介して、タッチセンサの外部に出力される。そして、外部に設けられたマイクロコンピュータ不図示により受信され、タッチ位置の決定のための信号処理が行われる。以下、電荷増幅器14、トラックホールド回路15及びデルタシグマ型AD変換器16の具体的な構成を説明する。==電荷増幅器14の構成==電荷増幅器14の具体的な構成を図8及び図9に基づいて説明する。図8に示すように、破線で囲まれた部分が基板1aであり、第1の静電容量C1と第2の静電容量C2が形成される。第1の静電容量C1、第2の静電容量C2は、それぞれ図7のC1、C2に対応するものである。第1の静電容量C1と第2の静電容量C2との接続点には、アンプクロックAMPCLKが印加される。アンプクロックAMPCLKは、交互にスイッチングするスイッチSW1、SW2からなるスイッチ回路で作成することができる。すなわち、スイッチSW1が閉じスイッチSW2が開くと接地電圧0Vを出力し、スイッチSW1が開きスイッチSW2が閉じると、電源電圧VDDプラス電圧を出力する。また、第1の静電容量C1に直列に第3の静電容量C3が接続され、第2の静電容量C2に直列に第4の静電容量C4が接続される。ここで、C3、C4の容量値CA3、CA4は互いに等しく、CA1、CA2と同程度であることが好ましい。第3の静電容量C3と第4の静電容量C4との接続点には、反転アンプクロックAMPCLKが印加される。反転アンプクロックAMPCLKは、アンプクロックAMPCLKを反転したものである。アンプクロックAMPCLKは、交互にスイッチングするスイッチSW3、SW4からなるスイッチ回路で作成することができる。つまり、スイッチSW3が閉じスイッチSW4が開くと接地電圧0Vを出力し、スイッチSW3が開きスイッチSW4が閉じると、電源電圧VDDプラス電圧を出力する。19は、一般的な差動増幅器であり、その非反転入力端子に第1及び第3の静電容量C1、C3の接続点からの引き出された配線が接続され、その反転入力端子-に第2及び第4の静電容量C2、C4の接続点からの引き出された配線が接続される。また、差動増幅器19の反転出力端子-と非反転入力端子の間にフィードバック容量Cfが接続され、差動増幅器19の非反転出力端子と反転入力端子-の間に同じフィードバック容量Cfが接続される。フィードバック容量Cfの容量値をCAfとする。さらに、スイッチSW5が差動増幅器19の反転出力端子-と非反転入力端子の間に接続され、スイッチSW6が差動増幅器19の非反転出力端子と反転入力端子-の間に接続される。スイッチSW5,SW6は同時にスイッチングする。つまり、スイッチSW5,SW6が閉じると、差動増幅器19の反転出力端子-と非反転入力端子とが短絡されると共に、差動増幅器19の非反転出力端子と反転入力端子-とが短絡される。差動増幅器19の反転出力端子-の電圧をVomとし、差動増幅器19の非反転出力端子の電圧をVopとすると、両者の差電圧が電荷増幅器14の出力電圧AMPOUT=Vop-Vomになる。次に、上記構成の回路の動作を図9に基づき説明する。この回路は電荷蓄積モードと電荷転送モードという2つの動作モードを有しており、この2つの動作モードが交互に多数回繰り返される。先ず、図9aの電荷蓄積モードの時は、アンプクロックAMPCLKはHレベルVDD、反転アンプクロックAMPCLKはLレベル0Vである。すると、第1及び第2の静電容量C1、C2に電源電圧VDDが印加される。また、第3及び第4の静電容量C3、C4に接地電圧0Vが印加される。また、SW5及びSW6が閉じる。これにより、差動増幅器19の反転出力端子-と非反転入力端子とが短絡され、非反転出力端子と反転入力端子-とが短絡される。この結果、ノードN1反転入力端子-に接続されたノードの電圧、ノードN2非反転入力端子に接続されたノードの電圧、反転出力端子-の電圧Vom、非反転出力端子の電圧Vopは、それぞれリセット電圧1/2VDDになる。ただし、差動増幅器19のコモンモード電圧を電源電圧VDDの1/2である1/2VDDとする。次に、図9bの電荷転送モードの時は、アンプクロックAMPCLKはLレベル0V、反転アンプクロックAMPCLKはHレベルVDDである。すると、第1及び第2の静電容量C1、C2に接地電圧0Vが印加される。また、第3及び第4の静電容量C3、C4に電源電圧VDDが印加される。また、SW5及びSW6が開く。この場合、CA3=CA4=Cであり、C1、C2の初期状態の容量値をCとする。また、人間の指がタッチパッドに近づいた場合のC1、C2の容量差をΔCとする。つまり、CA1-CA2=ΔCである。すると、CA1=C1/2ΔC、CA2=C-1/2ΔCが成り立つ。ノードN1の電荷量は以下の通りである。電荷蓄積モードにおいて、ノードN1の電荷量=C-1/2ΔC-1/2VDDC1/2VDDCAf01ここで、C-1/2ΔC-1/2VDDはC2の電荷量であり、C1/2VDDはC4の電荷量、CAf0=0はCfの電荷量である。電荷転送モードにおいて、ノードN1の電荷量=C-1/2ΔC1/2VDDC-1/2VDDCAfVop-1/2VDD2ここで、C-1/2ΔC1/2VDDはC2の電荷量、C-1/2VDDはC4の電荷量、CAfVop-1/2VDDはCfの電荷量である。電荷蓄積モードと電荷転送モードとにおいて、ノードN1の電荷量は等しいから、数式1=数式2である。この方程式をVopについて解くと次式が得られる。Vop=1ΔC/CAf1/2VDD3同様に、ノードN2について電荷量を求め、電荷保存則を適用し、その方程式をVomについて解くと、次式が得られる。Vom=1-ΔC/CAf1/2VDD4数式3、数式4から、電荷増幅器14の出力電圧AMPOUTを求める。AMPOUT=Vop-Vom=ΔC/CAfVDD5即ち、図10に示すように、電荷増幅器14の出力電圧AMPOUTは、容量値CA1、CA2の容量差ΔCに比例して変化することがわかる。==トラックホールド回路15の構成==トラックホールド回路15の構成を図11に基づいて説明する。トラックホールド回路15の第1及び第2の入力端子IN1,IN2には、電荷増幅器14の出力電圧AMPOUTが印加される。すなわち、第1の入力端子IN1に電荷増幅器14の反転出力端子-の電圧Vomが印加され、第2の入力端子IN2に電荷増幅器14の非反転出力端子の電圧Vopが印加される。第1の入力端子IN1には、トラックホールドクロックTHCLKによってスイッチングが制御された第1のアナログスイッチASW1が接続され、第1のアナログスイッチASW1にオペアンプから成る第1のバッファBuff1が直列に接続されている。第1のアナログスイッチASW1と、第1のバッファBuff1の非反転入力端子の間に、第1の保持容量CH1が接続されている。同様に、第2の入力端子IN2には、トラックホールドクロックTHCLKによってスイッチングが制御された第2のアナログスイッチASW2が接続され、第2のアナログスイッチASW2にオペアンプから成る第2のバッファBuff2が直列に接続されている。第2のアナログスイッチASW2と第2のバッファBuff2の非反転入力端子の間に、第2の保持容量CH2が接続されている。このトラックホールド回路15は、トラックホールドクロックTHCLKの立ち上がりに応じて、電荷増幅器14の電荷転送モードにおける出力電圧AMPOUTをサンプリングし、トラックホールドクロックTHCLKの立ち下がりに応じて、その時の電荷増幅器14の出力電圧AMPOUTを第1及び第2の保持容量CH1,CH2で保持する。第1及び第2の保持容量CH1,CH2で保持された電荷増幅器14の出力電圧AMPOUTは、第1及び第2のバッファBuff1,Buff2を介して、出力端子OUT1、OUT2から、出力電圧THOUTとして出力される。==デルタシグマ型AD変換器16の構成==デルタシグマ型AD変換器16の構成を図12に基づいて説明する。デルタシグマ型AD変換器16は、2次のデルタシグマ型AD変換器16であって、第1の積分器20、第2の積分器21、量子化器22、1ビットDA変換器23及びデジタルフィルタ24を含んで構成される。入力端子INは、差動入力端子であり、トラックホールド回路15の出力電圧THOUTが差動形式で入力される。このデルタシグマ型AD変換器16は、入力信号トラックホールド回路15の出力電圧THOUTと、1ビットDA変換器23の出力との和を第1の積分器20で積分し、この第1の積分器20の出力と1ビットDA変換器23の出力との和を第2の積分器21でさらに積分し、この第2の積分器21の出力を量子化器22で量子化して1ビットのデジタルデータBITSTREAMを発生させる。量子化器22から出力されたデジタルデータBITSTREAMは、1ビットDA変換器23によってアナログ信号に変換されて前記第1の積分器20と第2の積分器21のそれぞれの入力に帰還される。量子化器22のデジタルデータBITSTREAMは、デジタルフィルタ24を通して、NビットのデジタルデータADOUTとして出力される。第1の積分器20、第2の積分器21及びデジタルフィルタ24にはクロック発生回路17からサンプリングクロックADCCLKが入力される。"