"複数の単位データからなる第1データ群から、複数ビットの単位データを第1パラレルデータ群として順次抽出する抽出手段と、前記第1パラレルデータ群を構成する単位データを、順に複数ビットの単位データからなる第2データ群に変換して、複数の前記第2データ群からなる第3データ群を生成する第1生成手段と、前記第3データ群を構成する前記第2データ群の単位データを、1ビットずつ出力する出力手段と、前記出力手段から出力される単位データの選択を、前記第2データ群ごとに実行し、選択した単位データを出力する選択手段と、前記選択手段から出力される単位データからなる第2パラレルデータ群を生成する第2生成手段と、を備えるデータ変換装置。デジタル画像を表示する表示装置であって、前記デジタル画像を規定する複数の単位データからなる第1データ群から、複数ビットの単位データを第1パラレルデータ群として順次抽出する抽出手段と、前記第1パラレルデータ群を構成する単位データを、順に複数ビットの単位データからなる第2データ群に変換して、複数の前記第2データ群からなる第3データ群を生成する第1生成手段と、前記第3データ群を構成する前記第2データ群の単位データを、1ビットずつ出力する出力手段と、前記出力手段から出力される単位データの選択を、前記第2データ群ごとに実行し、選択した単位データを出力する選択手段と、前記選択手段から出力される単位データからなる第2パラレルデータ群を生成する第2生成手段と、を備える表示装置。前記第1生成手段は、前記第1パラレルデータ群を構成する単位データを、1ビットの単位データごとに、複数の単位データに変換して前記第2データ群に変換する請求項2に記載の表示装置。前記第1生成手段は、前記第1パラレルデータ群を構成する単位データを、複数ビット単位で抽出し、抽出した複数ビットの単位データをパラレルに配列することにより、前記第2データ群に変換する請求項2に記載の表示装置。周期が前記第2データ群が出力される時間と等価であり、前記第2データ群を構成する選択すべきデータが出力されるときに、ハイレベルとなる信号を生成する選択信号生成手段を備え、前記選択手段は、前記信号がハイレベルのときに、前記第2データ群の単位データを選択する請求項2乃至4のいずれか一項に記載の表示装置。前記出力手段から出力される単位データをカウントするカウンタを備え、前記選択手段は、前記カウンタによるカウント値が、選択すべきデータの個数以下の場合に、前記第2データ群の単位データを選択し出力する請求項2乃至4のいずれか一項に記載の表示装置。前記第2パラレルデータ群の単位データが入力される複数の入力ラインを有し、前記第2パラレルデータ群に基づく前記デジタル画像を表示する表示手段を有する請求項2乃至6のいずれか一項に記載の表示装置。前記第2パラレルデータ群の単位データの数よりも、前記入力ラインの数の方が多い場合に、単位データが入力される前記入力ライン以外の前記入力ラインに、ダミーデータを出力する出力手段を備える請求項7に記載の表示装置。複数の単位データからなる第1データ群から、複数ビットの単位データを第1パラレルデータ群として順次抽出する工程と、前記第1パラレルデータ群を構成する単位データを、順に複数ビットの単位データからなる第2データ群に変換して、複数の前記第2データ群からなる第3データ群を生成する工程と、前記第3データ群を構成する前記第2データ群の単位データを、1ビットずつ出力する工程と、出力された単位データの選択を、前記第2データ群ごとに実行する工程と、選択された単位データからなる第2パラレルデータ群を生成する工程と、を含むデータ変換方法。デジタル画像を表示するための表示方法であって、前記デジタル画像を規定する複数の単位データからなる第1データ群から、複数ビットの単位データを第1パラレルデータ群として順次抽出する工程と、前記第1パラレルデータ群を構成する単位データを、順に複数ビットの単位データからなる第2データ群に変換して、複数の前記第2データ群からなる第3データ群を生成する工程と、前記第3データ群を構成する前記第2データ群の単位データを、1ビットずつ出力する工程と、出力された単位データの選択を、前記第2データ群ごとに実行する工程と、選択された単位データからなる第2パラレルデータ群を生成する工程と、を含む表示方法。ユーザからの指令を受け付けるためのインタフェースと、前記ユーザからの指令に基づいてデジタル画像を表示する請求項2乃至8のいずれか一項に記載の表示装置と、を備えるリモートコントロール装置。ユーザが要求する情報を、リモートコントロール装置の液晶ディスプレイに、表示させるためには、表示対象となる画像のデジタルデータを、液晶ディスプレイごとに規定されるフォーマットに変換する処理以下、変換処理というを行う必要がある。このため、当該装置のCPUCentralProcessingUnitには、この変換処理を行うための負荷がかかっている。本発明は、上述の事情の下になされたもので、デジタル画像を表示する際に実行すべき処理をハードウエアに実行させることで、CPUなどの制御部にかかる負荷を軽減することを目的とする。上記目的を達成するために、本発明の第1の観点に係るデータ変換装置は、複数の単位データからなる第1データ群から、複数ビットの単位データを第1パラレルデータ群として順次抽出する抽出手段と、前記第1パラレルデータ群を構成する単位データを、順に複数ビットの単位データからなる第2データ群に変換して、複数の前記第2データ群からなる第3データ群を生成する第1生成手段と、前記第3データ群を構成する前記第2データ群の単位データを、1ビットずつ出力する出力手段と、前記出力手段から出力される単位データの選択を、前記第2データ群ごとに実行し、選択した単位データを出力する選択手段と、前記選択手段から出力される単位データからなる第2パラレルデータ群を生成する第2生成手段と、を備える。本発明の第2の観点に係る表示装置は、デジタル画像を表示する表示装置であって、前記デジタル画像を規定する複数の単位データからなる第1データ群から、複数ビットの単位データを第1パラレルデータ群として順次抽出する抽出手段と、前記第1パラレルデータ群を構成する単位データを、順に複数ビットの単位データからなる第2データ群に変換して、複数の前記第2データ群からなる第3データ群を生成する第1生成手段と、前記第3データ群を構成する前記第2データ群の単位データを、1ビットずつ出力する出力手段と、前記出力手段から出力される単位データの選択を、前記第2データ群ごとに実行し、選択した単位データを出力する選択手段と、前記選択手段から出力される単位データからなる第2パラレルデータ群を生成する第2生成手段と、を備える。本発明の第3の観点に係るデータ変換方法は、複数の単位データからなる第1データ群から、複数ビットの単位データを第1パラレルデータ群として順次抽出する工程と、前記第1パラレルデータ群を構成する単位データを、順に複数ビットの単位データからなる第2データ群に変換して、複数の前記第2データ群からなる第3データ群を生成する工程と、前記第3データ群を構成する前記第2データ群の単位データを、1ビットずつ出力する工程と、出力された単位データの選択を、前記第2データ群ごとに実行する工程と、選択された単位データからなる第2パラレルデータ群を生成する工程と、を含む。本発明の第4の観点に係る表示方法は、デジタル画像を表示するための表示方法であって、前記デジタル画像を規定する複数の単位データからなる第1データ群から、複数ビットの単位データを第1パラレルデータ群として順次抽出する工程と、前記第1パラレルデータ群を構成する単位データを、順に複数ビットの単位データからなる第2データ群に変換して、複数の前記第2データ群からなる第3データ群を生成する工程と、前記第3データ群を構成する前記第2データ群の単位データを、1ビットずつ出力する工程と、出力された単位データの選択を、前記第2データ群ごとに実行する工程と、選択された単位データからなる第2パラレルデータ群を生成する工程と、を含む。本発明の第5の観点に係るリモートコントロール装置は、ユーザからの指令を受け付けるためのインタフェースと、前記ユーザからの指令に基づいてデジタル画像を表示する本発明の表示装置と、を備える。本発明によれば、データの変換の際に実行すべき処理をハードウエアに実行させることができるため、CPUの負荷が軽減される。《第1の実施形態》以下、本発明の第1の実施形態を、図面を参照しつつ説明する。図1は、本実施形態に係る空調システム10の概略的な構成を示すブロック図である。空調システム10は、室内を一定の温度及び湿度に維持するシステムである。図1に示されるように、この空調システム10は、空気調和装置50、空気調和装置50に接続されたリモートコントロール装置20を有している。空気調和装置50は、例えばコンプレッサ、ヒータ、電動ファンなどを有している。そして、リモートコントロール装置20から通知される指令に基づいて、所定の温度に加熱或いは冷却した空気を吐出する。リモートコントロール装置20は、例えばユーザなどの指令を受け付けて、当該指令を空気調和装置50に通知する。また、空気調和装置50を構成する各部の運転状況などの情報を受信し、受信した情報に基づく画像を表示する。このリモートコントロール装置20は、図1に示されるように、制御ユニット21、表示ユニット22、入力インタフェース23、外部インタフェース24、及び上記各部を接続するバス25を有している。図2は、制御ユニット21と表示ユニット22のブロック図である。制御ユニット21は、集積回路がセラミックなどによってパッケージングされたICチップとして構成されている。図2に示されるように、制御ユニット21は、バス21gによって相互に接続された制御部21a、記憶部21b、バッファ21c、シリアルインタフェース21d、PWM制御部21e、及び表示ユニット22へ複数の単位データからなるデータ群SD2を出力する選択部21fを有している。記憶部21bは、VRAMVideoRandomAccessMemory及びRAMRandomAccessMemoryを有している。この記憶部21bのVRAMには、表示ユニット22に表示されるデジタル画像を規定する複数の単位データPx,yからなるデジタルデータ群PD1が記憶される。また、RAMには、PWM制御部21eの制御に用いられるデューティ比に関する情報が記憶される。図3は、デジタルデータ群PD1の一例を模式的に示す図である。このデジタルデータ群PD1は、輝度が高い高輝度画素と輝度が低い低輝度画素から構成されるモノクロ二値画像に基づくデータである。図3に示されるように、デジタルデータ群PD1は、例えば16行16列のマトリクス状に配置された1ビットの単位データPx,yから構成されている。なお、xは1から16までの整数であり、yは1から16までの整数である。また、図3においては、低輝度ピクセルに割り当てられた単位データPx,yが着色して示されている。この着色して示された単位データPx,yの値は0である。また、高輝度ピクセルに割り当てられた単位データPx,yの値は1である。図2に戻り、制御部21aは、記憶部21bに記憶されたデジタルデータ群PD1を構成する単位データPx,yを、8ビットの単位データPx,yからなるパラレルデータ群PD2として読み出すことにより順次抽出する。そして、抽出したパラレルデータ群PD2を、バッファ21cへ出力する。図4は、バッファ21cへ出力されるパラレルデータ群PD2を示す図である。このパラレルデータ群PD2は、8つのピクセルに対応する8ビットの単位データPx,yから構成される。図4を参照するとわかるように、具体的には、制御部21aは、まず8つの単位データP1,1~P1,8をパラレルデータ群PD2として抽出し、以降順に単位データP1,9~P1,16、P2,1~P2,8、...、P16,9~P16,16を順次パラレルデータ群PD2として抽出する。そして、抽出した単位データPx,yを順次バッファ21cへ出力する。この他、制御部21aは、制御ユニット21の動作の指標となるクロック信号CLKに基づいて、上記各部21b~21eを統括的に制御する。図5に示されるように、このクロック信号CLKは、周期をTとする矩形波である。図2に戻り、バッファ21cは、例えば揮発性のメモリ或いは記憶回路などから構成され、単位データPx,yを時系列的に記憶する。そして、シリアルインタフェース21dの要求に応じて、単位データPx,yを順次シリアルインタフェース21dへ出力する。シリアルインタフェース21dは、8ビット1バイト単位で単位データPx,yをセットすると、セットされた単位データPx,yを1ビットずつ出力する送信データレジスタを備えている。そこで、シリアルインタフェース21dは、バッファ21cに記憶された単位データPx,yを順次読み出す。そして、図5を参照するとわかるように、読み出した1ビットの単位データPx,yを、8ビットの単位データpx,yに変換することにより8つの単位データからなるデータ群Gx,yを順次生成する。これにより、単位データPx,yがハードウエアによる処理に適したフォーマットに変換される。また、ここでは単位データPx,yの個数と等しい256=16×16個のデータ群Gx,yからなる、二次的なデータ群SD1が生成される。シリアルインタフェース21dは、データ群Gx,yを構成する単位データpx,yを、例えばクロック信号CLKの立ち上がりに同期するタイミングで順次出力する。図5を参照するとわかるように、例えばシリアルインタフェース21dからは、まず、フレーム長がTである8ビットの単位データp1,1が順次出力され、次に、8ビットの単位データp1,2が順次出力される。そして、最後に、8ビットの単位データp16,16が出力される。シリアルインタフェース21dから出力された単位データpx,yは、順に選択部21fに受信される。PWM制御部21eは、記憶部21bに記憶されたデューティ比情報を参照して、単位データpx,yのフレーム長の8倍に相当する周期の選択信号SSを出力する。この選択信号SSは、図5に示されるように、周期が8Tの矩形波である。この選択信号SSのデューティ比は、上述のデューティ比情報によって決定される。デューティ比情報は、選択信号SSがハイレベルになる時間と、選択信号の周期との比である。このデューティ比情報の内容は、表示ユニット22の仕様によって決定される。例えば、デューティ比情報が5/8であるとすると、PWM制御部21eは、1周期=8Tのうち、時間5Tが経過するまでハイレベルとなり、その後時間3Tが経過するまでローベルとなる信号を、選択信号SSとして生成する。そして、選択信号SSを、データ群G1,1を構成する単位データp1,1が最初に出力されるタイミングに同期させて出力する。これにより、図5に示されるように、選択信号SSの立ち上がりは、各データ群Gx,yを構成する単位データpx,yが最初に出力されるタイミングと同期する。この選択信号SSは、選択部21fへ出力される。選択部21fは、選択信号SSに基づいて、データ群Gx,yごとに、シリアルインタフェース21dから出力される単位データpx,yを選択する。そして、選択した単位データpx,yを、表示ユニット22へ出力する。具体的には、選択部21fは、選択信号SSがハイレベルのときに、シリアルインタフェース21dから出力される単位データpx,yを選択し、選択した単位データpx,yを表示ユニット22へ出力する。例えば、図5に示されるように、データ群G1,1を構成する単位データp1,1が順次出力される場合には、選択部21fは、選択信号SSが立ち上がってハイレベルとなる時刻t0から、選択信号SSが立ち下がってローレベルとなる時刻t1までの間に、シリアルインタフェース21dから出力される5ビットの単位データp1,1を選択し出力する。次に、選択部21fは、選択信号SSが立ち上がってハイレベルとなる時刻t2から、選択信号SSが立ち下がってローレベルとなる時刻t3までの間に、シリアルインタフェース21dから出力される5ビットの単位データp1,2を選択し出力する。以降、選択部21fは、データ群Gx,yごとに、上述の動作を繰り返し実行する。これにより、図5に示されるように、時刻t0から時間8Tが経過するごとに、5ビットの単位データpx,yからなるデータ群Gx,yが、順次表示ユニット22へ出力される。ここでは、5ビットの単位データpx,yから構成される複数のデータ群Gx,yを、データ群SD2と総称するものとする。図2に示されるように、表示ユニット22は、ディスプレイコントローラ22aと、ディスプレイユニット22bを有している。ディスプレイコントローラ22aは、選択部21fから出力されるデータ群SD2を構成する単位データpx,yを受信する。そして、例えば図6に示されるように、15ビットの単位データをグループ化するとともに、1ビットのダミーデータDDを付加して、16ビットのパラレルデータ群PD3を順次生成する。そして、生成したパラレルデータ群PD3を順次ディスプレイユニット22bへ出力する。図2に戻り、ディスプレイユニット22bは、ディスプレイコントローラから出力される単位データpx,yが伝送される16ラインのパラレルケーブルを介して、ディスプレイコントローラ22aと接続されている。このディスプレイユニット22bは、ディスプレイコントローラ22aからパラレルデータ群PD3が出力されると、このパラレルデータ群PD3を内部メモリに順次記憶していく。これにより、ディスプレイユニット22bの内部メモリには、図3に示されるデジタルデータ群PD1を構成する単位データPx,yが、多ビット化されることにより形成されたデジタルデータ群が記憶される。そして、ディスプレイユニット22bは、内部メモリに記憶されたデジタルデータ群によって規定される画像を表示する。以上説明したように、本実施形態では、制御部21aによって、デジタルデータ群PD1を構成する単位データPx,yが、8ビット単位のパラレルデータ群PD2として抽出され、バッファ21cに出力される。そして、バッファ21cに蓄積された単位データPx,yに基づいて、ハードウエアによる処理に適した8ビットの単位データpx,yからなるデータ群Gx,yが順次生成される。したがって、シリアルインタフェース21dでの処理効率が向上し、表示ユニット22へのデータ送信を正確かつ迅速に行うことが可能となる。本実施形態では、データ群Gx,yごとに、8ビットの単位データpx,yのうちから、例えば表示ユニット22からの要求に基づいて、5ビットの単位データpx,yが選択され、表示ユニット22へ出力される。つまり本実施形態では、バッファ21cに蓄積された単位データPx,yが、シリアルインタフェース21d、PWM制御部21e、及び選択部21f等のハードウエアが協働することによって、例えば表示ユニット22から要求されるビット数ここでは5ビットの単位データpx,yに変換される。このため、制御部21aは、デジタルデータ群PD1をディスプレイユニット22bから要求されるフォーマットに変換する処理を行う必要がなくなる。したがって、制御部21aの負荷が軽減される。また、制御部21aは、負荷が軽減された分だけ他の処理を実行することができる。したがって、システム全体としての処理能力が向上する。本実施形態では、選択部21fが、図5に示される選択信号SSのレベルに応じて、シリアルインタフェース21dから出力される単位データpx,yの選択を行う。このため、PWM制御部21eから出力される選択信号SSのデューティ比を増減することで、選択部21fによって選択される単位データpx,yの個数を増減することができる。例えば、記憶部21bに記憶されているデューティ比情報を5/8よりも小さい4/8に変更することにより、4ビットの単位データpx,yを表示ユニット22へ出力させることができる。また、デューティ比情報を5/8よりも大きい6/8に変更することにより、6ビットの単位データpx,yを表示ユニット22へ出力させることができる。したがって、制御ユニット21のハードウエアの構成を変更等することなく、デジタルデータ群PD1の単位データPx,yを、表示ユニット22のフォーマットに要求されるビット数の単位データpx,yに変換することができる。これにより、例えば表示ユニット22の仕様が変更された場合にも、データを送信する制御ユニット21の構成を変更することなく、表示ユニット22に要求されるビット数の単位データを生成し、出力することが可能となる。本実施形態では、記憶部21bに記憶されているデューティ比情報の値を書き換えることにより、データ群Gx,yごとに選択される単位データpx,yの個数を変更することができる。したがって、デジタルデータ群PD1の単位データPx,yを、表示ユニット22のフォーマットに要求されるビット数の単位データpx,yに、簡単に変換することができる。《第2の実施形態》次に、本発明の第2の実施形態に係る制御ユニット21及び表示ユニット22について説明する。第2の実施形態では、4種類の階調のピクセルによって構成されるデジタル画像のデジタルデータ群PD1が、制御ユニット21及び表示ユニット22との間で伝送される。図7は、デジタル画像を構成するピクセルPXの輝度と、単位データPx,yとの関係を示す図である。図7に示されるように、デジタル画像を構成するピクセルPXには、2つの単位データP1x,y,P2x,yが割り当てられている。そして、ピクセルPXの輝度は、2つの単位データP1x,y,P2x,yによって規定される。ピクセルPXの輝度は、例えば値が0の1組の単位データP1x,y,P2x,yによって第1の輝度になり、値が1の単位データP1x,yと値が0の単位データP2x,yとによって第2の輝度になり、値が0の単位データP1x,yと値が1の単位データP2x,yとによって第3の輝度となり、値が1の1組の単位データP1x,y,P2x,yによって第4の輝度となる。図7を参照するとわかるように、第4の輝度、第3の輝度、第2の輝度、第1の輝度の順で、その値が高い。制御部21aは、記憶部21bに記憶されたデジタルデータ群PD1を構成する単位データPkx,yを、8ビットの単位データPkx,yからなるパラレルデータ群PD2として読み出すことにより順次抽出する。そして、抽出したパラレルデータ群PD2を、バッファ21cへ出力する。図8は、バッファ21cへ出力されるパラレルデータ群PD2を示す図である。このパラレルデータ群PD2は、4つのピクセルに対応する8ビットの単位データPkx,yから構成される。図8を参照するとわかるように、制御部21aは、4ピクセル分の8つの単位データPk1,1、Pk1,2、Pk1,3、Pk1,4をパラレルデータ群PD2として抽出し、以降順にPk1,5~Pk1,8、...、Pk16,13~Pk16,16を順次パラレルデータ群として抽出する。そして、抽出した単位データPkx,yを順にバッファ21cへ出力する。なお、ここでのkは1又は2である。バッファ21cは、単位データPkx,yを時系列的に記憶する。そして、シリアルインタフェース21dの要求に応じて、単位データPkx,yを順次シリアルインタフェース21dへ出力する。シリアルインタフェース21dは、8ビット1バイト単位で単位データPkx,yをセットすると、セットされた単位データPkx,yを1ビットずつ出力する送信データレジスタを備えている。そこで、シリアルインタフェース21dは、バッファ21cに記憶された単位データP1x,y及びP2x,yを順次読み出す。そして、図9を参照するとわかるように、読み出した2ビットの単位データP1x,y及び単位データP2x,yを交互に配列することにより、8つの単位データからなるデータ群Gx,yを順次生成する。これにより、単位データPkx,yがハードウエアによる処理に適したフォーマットに変換される。データ群Gx,yは、交互に配列された4つの単位データP1x,y及び4つの単位データP2x,yとから構成される。例えば、データ群G1,2は、交互に配列された4つの単位データP11,2及び4つの単位データP21,2から構成される。上述のように、8つの単位データからなるデータ群Gx,yが順次生成されることにより、最終的に、256=16×16個のデータ群Gx,yからなるデータ群SD1が生成される。シリアルインタフェース21dは、データ群Gx,yを構成する単位データPkx,yを、例えばクロック信号CLKの立ち上がりに同期するタイミングで順次出力する。図9を参照するとわかるように、例えばシリアルインタフェース21dからは、まず、フレーム長がTである4つの単位データP11,1と4つの単位データP21,1とが交互に出力され、次に、4つの単位データP11,2と4つの単位データP21,2とが交互に出力される。そして、最後に、4つの単位データP116,16と4つの単位データP216,16とが交互に出力される。シリアルインタフェース21dから出力された単位データPkx,yは、順に選択部21fに受信される。PWM制御部21eは、記憶部21bに記憶されたデューティ比情報を参照して、単位データPkx,yのフレーム長の8倍に相当する周期の選択信号SSを出力する。選択信号SSは、図9に示されるように、周期が8Tの矩形波である。この選択信号SSのデューティ比は、上述のデューティ比情報によって決定される。ここでは、デューティ比は5/8であるものとし、PWM制御部21eからは、図9に示される選択信号SSが出力されるものとする。選択部21fは、選択信号SSに基づいて、データ群Gx,yごとに、シリアルインタフェース21dから出力される単位データPkx,yを選択する。そして、選択した単位データPkx,yを、表示ユニット22へ出力する。例えば、図9に示されるように、データ群G1,1を構成する単位データPk1,1が順次出力される場合には、選択部21fは、選択信号SSが立ち上がってハイレベルとなる時刻t0から、選択信号SSが立ち下がってローレベルとなる時刻t1までの間に、3つの単位データP11,1と、2つの単位データP21,1とを選択し出力する。次に、選択部21fは、選択信号SSが立ち上がってハイレベルとなる時刻t2から、選択信号SSが立ち下がってローレベルとなる時刻t3までの間に、3つの単位データP11,2と、2つの単位データP21,2とを選択し出力する。以降、選択部21fは、データ群Gx,yごとに、上述の動作を繰り返し実行する。これにより、図9に示されるように、時刻t0から時間8Tが経過するごとに、交互に配列された3つの単位データP1x,y及び2つの単位データP2x,yからなるデータ群Gx,yが、順次表示ユニット22へ出力される。ここでは、5ビットの単位データPkx,yから構成される複数のデータ群Gx,yを、データ群SD2と総称するものとする。図2に示される表示ユニット22のディスプレイコントローラ22aは、選択部21fから出力されるデータ群SD2を構成する単位データPkx,yを受信する。そして、例えば図10に示されるように、15ビットの単位データをグループ化するとともに、1ビットのダミーデータDDを付加して、16ビットのパラレルデータ群PD3を順次生成する。そして、生成したパラレルデータ群PD3を順次ディスプレイユニット22bへ出力する。ディスプレイユニット22bは、ディスプレイコントローラ22aからパラレルデータ群PD3が出力されると、このパラレルデータ群PD3を内部メモリに順次記憶していく。これにより、ディスプレイユニット22bの内部メモリには、図3に示されるデジタルデータ群PD1を構成する単位データPx,yが、多ビット化されることにより形成されたデジタルデータ群が記憶される。そして、ディスプレイユニット22bは、内部メモリに記憶されたデジタルデータ群によって規定される画像を表示する。以上説明したように、本実施形態では、制御部21aによって、デジタルデータ群PD1を構成する単位データPkx,yが、8ビット単位のパラレルデータ群PD2として抽出され、バッファ21cに出力される。そして、バッファ21cに蓄積された単位データPkx,yに基づいて、ハードウエアによる処理に適した8ビットの単位データPkx,yからなるデータ群Gx,yが順次生成される。したがって、シリアルインタフェース21dでの処理効率が向上し、表示ユニット22へのデータ送信を正確かつ迅速に行うことが可能となる。本実施形態では、データ群Gx,yごとに、8ビットの単位データPkx,yのうちから、例えば表示ユニット22からの要求に基づいて、5ビットの単位データPkx,yが選択され、表示ユニット22へ出力される。つまり本実施形態では、バッファ21cに蓄積された単位データPkx,yが、シリアルインタフェース21d、PWM制御部21e、及び選択部21f等のハードウエアが協働することによって、例えば表示ユニット22から要求されるビット数ここでは5ビットの単位データPkx,yに変換される。このため、制御部21aは、デジタルデータ群PD1をディスプレイユニット22bから要求されるフォーマットに変換する処理を行う必要がなくなる。したがって、制御部21aの負荷が軽減される。また、制御部21aは、負荷が軽減された分だけ他の処理を実行することができる。したがって、システム全体としての処理能力が向上する。本実施形態では、選択部21fが、図5に示される選択信号SSのレベルに応じて、シリアルインタフェース21dから出力される単位データPkx,yの選択を行う。このため、PWM制御部21eから出力される選択信号SSのデューティ比を増減することで、選択部21fによって選択される単位データPkx,yの個数を増減することができる。したがって、制御ユニット21のハードウエアの構成を変更等することなく、デジタルデータ群PD1の単位データPkx,yを、表示ユニット22のフォーマットに要求されるビット数の単位データPkx,yに変換することができる。これにより、例えば表示ユニット22の仕様が変更された場合にも、データを送信する制御ユニット21の構成を変更することなく、表示ユニット22に要求されるビット数の単位データを生成し、出力することが可能となる。本実施形態では、記憶部21bに記憶されているデューティ比情報の値を書き換えることにより、データ群Gx,yごとに選択される単位データPkx,yの個数を変更することができる。したがって、デジタルデータ群PD1の単位データPkx,yを、表示ユニット22のフォーマットに要求されるビット数の単位データPkx,yに、簡単に変換することができる。以上、本発明の実施形態について説明したが、本発明は上記実施形態によって限定されるものではない。例えば上記実施形態では、シリアルインタフェース21dが、クロック信号CLKに同期して単位データを出力する、いわゆる同期シリアル通信を行う場合について説明した。これに限らず、シリアルインタフェース21dは、非同期シリアル通信を行うこととしてもよい。この場合には、図11を参照するとわかるように、シリアルインタフェース21dは、データ群Gx,yを構成する単位データPkx,yを出力する前にスタートビットSTを出力する。そして、データ群Gx,yを構成する単位データPkx,yの出力が終了するとストップビットSPを出力する。PWM制御部21eは、選択信号SSのデューティ比を、スタートビットSTとストップビットSPを考慮して変更する。具体的には、PWM制御部21eは、図11に示されるように、スタートビットSTが出力されてから時間6T経過するまでハイレベルとなり、その後時間3Tが経過するまでローレベルとなり、ストップビットSPが出力されるとハイレベルとなる選択信号SSを出力する。選択部21fは、選択信号SSがハイレベルのときに、シリアルインタフェース21dから出力される単位データPkx,y、スタートビットST、及びストップビットSPを選択し、選択した単位データPkx,y、スタートビットST、及びストップビットSPを表示ユニット22へ出力する。これにより、図11に示されるように、時刻t0から時間10Tが経過するごとに、交互に配列された3つの単位データP1x,y及び2つの単位データP2x,yとからなるデータ群Gx,yが、スタートビットST及びストップビットSPとともに出力される。上記実施形態では、選択部21fは、選択信号SSに基づいて単位データの選択を行った。これに限らず、選択部21fは、例えば図12に示されるように、カウンタ21hからの出力に基づいて、単位データの選択を行ってもよい。この場合、カウンタ21hは、まず記憶部21bに記憶された初期値を読み込む。この初期値は、データ群を構成する8つの単位データのうちからいくつの単位データを出力するかを決定するための単位データ数である。次に、カウンタ21hは、シリアルインタフェース21dから単位データが出力されるたびに、カウンタ値をインクリメントする。そして、カウンタ値が初期値ここでは5とすると等しくなったら、カウンタ値が8になるまで、選択部21fに単位データの出力を停止させる。次に、カウンタ21hは、カウンタ値が8になったら、カウンタ値をリセットし、以降上述の動作を繰り返す。これにより、選択部21fから、所望のビット数ここでは5ビットの単位データが出力される。上記実施形態では、単位データが、制御ユニット21のシリアルインタフェース21dで、複数ビットの単位データに変換される場合について説明した。これに限らず、単位データがシリアルインタフェース21dへ入力される前に、当該単位データを複数ビットの単位データに変換しておいてもよい。この場合は、単位データを複数ビットの単位データに変換させる機能を、バッファ21c等に付加しておくことなどが考えられる。上記実施形態では、選択部21fが、データ群Gx,yを構成する単位データpx,yから5ビットの単位データpx,yを選択する場合について説明した。これに限らず、選択部21fは、5ビット以下の単位データpx,yを選択することとしてもよく、また、6ビット以上の単位データpx,yを選択することとしてもよい。選択される単位データpx,yのビット数の変更は、上述したように、選択信号SSのデューティ比を変更することで、簡単かつ迅速に実現することができる。上記実施形態では、シリアルインタフェース21dが、単位データPx,yを8ビットの単位データpx,yに変換する場合について説明した。これに限らず、シリアルインタフェース21dは、単位データPx,yを、7ビット以下、或いは9ビット以上の単位データpx,yに変換することとしてもよい。上記実施形態では、リモートコントロール装置20が、空気調和装置50の制御を行う場合について説明したが、本発明はこれに限定されるものではない。また、本実施形態に係る制御ユニット21及び表示ユニット22を、携帯電話に代表される通信端末など、リモートコントロール装置以外の機器に用いてもよい。上記実施形態では、デジタル画像のデジタルデータ群PDが、パラレルデータ群PD3に変換される場合について説明した。本発明はこれに限定されるものではなく、変換対象となるデータ群は、デジタル画像を規定するデータ群でなくてもよい。本発明は、本発明の広義の精神と範囲を逸脱することなく、様々な実施形態及び変形が可能とされるものである。また、上述した実施形態は、本発明を説明するためのものであり、本発明の範囲を限定するものではない。つまり、本発明の範囲は、実施形態ではなく、特許請求の範囲によって示される。そして、特許請求の範囲内及びそれと同等の発明の意義の範囲内で施される様々な変形が、本発明の範囲内とみなされる。本出願は、2010年7月23日に出願された、日本国特許出願2010-166538号に基づく。本明細書中に日本国特許出願2010-166538号の明細書、特許請求の範囲、図面全体を参照して取り込むものとする。"