"インタフェースFIFOシステムを備えたシステムLSIであって、ワークRAMと、データ送信時には前記ワークRAMから送信データを、CPUを介さずに直接読み出してFIFO領域に書き込み、データ受信時には前記FIFO領域から受信データを、前記CPUを介さずに直接読み出して前記ワークRAMに直接書き込むメモリアクセス回路と、前記データ送信時には前記FIFO領域に書き込まれた前記送信データを外部に送信し、前記データ受信時には外部から受信した前記受信データを前記FIFO領域に書き込むインタフェースコントローラとを有するインタフェース回路とを備え、前記インタフェースコントローラが前記外部と送受信中であっても、前記メモリアクセス回路は、前記ワークRAMと前記FIFO領域との間のデータ転送を並行して実行することを特徴とするシステムLSI。前記メモリアクセス回路は、前記FIFO領域が空になったか否かを監視しており、前記FIFO領域が空になった場合には前記ワークRAMから次のデータを読み出して前記FIFO領域に書き込み、前記インタフェースコントローラは、前記FIFO領域に書き込まれた前記データを前記外部に送信することを特徴とする請求項1に記載のシステムLSI。前記FIFO領域のサイズは、NバイトNは4の倍数×M面Mは2以上の整数であり、Nバイト分のデータの前記外部への送信が終了すると、前記メモリアクセス回路は、前記ワークRAMから次のデータを読み出して前記FIFO領域の空になった1面の領域に前記データを書き込むことを特徴とする請求項2に記載のシステムLSI。前記メモリアクセス回路は、所定の外部通信サイズの送受信が終了するまで、前記ワークRAMと前記FIFO領域との間のデータ転送を実行することを特徴とする請求項1に記載のシステムLSI。CPUバスシステムを備えたシステムLSIであって、ワークRAMと、CPUと、データ送信時には前記ワークRAMから送信データを、前記CPUを介さずに直接読み出してFIFO領域に書き込み、データ受信時には前記FIFO領域から受信データを、前記CPUを介さずに直接読み出して前記ワークRAMに直接書き込むバスマスタ機能を利用したデータ転送を行うメモリアクセス回路と、前記データ送信時には前記FIFO領域に書き込まれた前記送信データを外部に送信し、前記データ受信時には外部から受信した前記受信データを前記FIFO領域に書き込むインタフェースコントローラとを有するインタフェース回路と、前記CPUと前記インタフェース回路とがそれぞれの通信タイミングで前記ワークRAMにアクセスするように、前記ワークRAMへのアクセスバスを選択するバス調停器とを備え、前記インタフェースコントローラが前記外部と送受信中であっても、前記メモリアクセス回路は、前記ワークRAMと前記FIFO領域との間のデータ転送を並行して実行することを特徴とするシステムLSI。前記バス調停器は、前記CPUまたは前記インタフェース回路のいずれかを前記ワークRAMのバスに接続するためのバス選択機能を有し、前記バス選択機能は、前記CPUおよび前記インタフェース回路の各バスの優先順位に従ってバスを選択することを特徴とする請求項5に記載のシステムLSI。前記インタフェース回路は、前記設定された外部通信のデータサイズ分の送信処理が終了したか否かを監視しており、前記設定された外部通信のデータサイズ分の送信処理が終了した場合、前記インタフェース回路は、前記CPUに通信終了の通知を発行し、前記CPUは、前記インタフェース回路からの通信終了の前記通知を確認すると、1度分の外部通信処理を終了することを特徴とする請求項5に記載のシステムLSI。前記FIFO領域のサイズは、NバイトNは4の倍数×M面Mは2以上の整数であり、Nバイト分のデータの前記外部への送信が終了すると、前記メモリアクセス回路は、前記ワークRAMから次のデータを読み出して前記FIFO領域の空になった1面の領域に前記データを書き込むことを特徴とする請求項5に記載のシステムLSI。CD-ROMデコードシステムを備えたシステムLSIであって、ワークRAMと、CPUと、前記ワークRAMへのデータ転送を、前記CPUを介さずに直接行うための第1のメモリアクセス回路を備えたCD入力インタフェース回路と、同様に、前記ワークRAMへのデータ転送を、前記CPUを介さずに直接行うための第2のメモリアクセス回路を備えたCD-ROMエラー訂正回路とを備えることを特徴とするシステムLSI。前記第1のメモリアクセス回路および前記第2のメモリアクセス回路は、それぞれFIFO領域を備え、外部からのデータ入力中でも前記FIFO領域からの前記ワークRAMへのデータ転送を行うことを特徴とする請求項9に記載のシステムLSI。前記CD-ROMエラー訂正回路は、ハードウェアにより構成され、データの読み書きを前記第2のメモリアクセス回路により行うことを特徴とする請求項9に記載のシステムLSI。SDカードインタフェースとフラッシュROMインタフェースとの併用システムを備えたシステムLSIであって、ワークRAMと、メモリアクセス回路を備えたシリアル周辺インタフェースと、前記シリアル周辺インタフェースを通して、外付けのシリアルフラッシュROMへのデータの読み書きを制御するフラッシュROMアクセスシステムと、前記シリアル周辺インタフェースを通して、外付けのSDカードへのデータの読み書きを制御するSDカードアクセスシステムと、前記外付けのシリアルフラッシュROMから読み出したプログラムデータを書き込むためのプログラムRAMとを備えることを特徴とするシステムLSI。前記メモリアクセス回路は、前記シリアル周辺インタフェースにて受信したデータをCPUを介さずに直接前記ワークRAMに書き込み、前記シリアル周辺インタフェースから外部に送信するデータを前記CPUを介さずに直接前記ワークRAMから読み出すことを特徴とする請求項12に記載のシステムLSI。前記シリアルフラッシュROM内のデータを書き換える際には、前記SDカード内のプログラムデータを前記SDカードアクセスシステムにより読み出して前記ワークRAMに書き込み、前記ワークRAMに書き込まれた前記プログラムデータを前記フラッシュROMアクセスシステムにより読み出し、読み出した前記プログラムデータを前記シリアルフラッシュROMに書き込むことを特徴とする請求項12に記載のシステムLSI。図16に例示した従来のFIFOシステムによると、FIFO領域103のサイズを小さくすると、1度に外部通信できるデータのサイズも小さくなり、外部通信速度も低下する。逆に、FIFO領域103のサイズを大きくすると、外部通信速度は向上するものの、FIFO領域103の回路面積が増加してしまう。図17に例示した従来のCPUバスシステムによると、CPU102を介したワークRAM101からのデータ読み出しとCPU102を介した各FIFO103a、103b、103cへのデータ書き込みにより、転送サイクル数の増加によりデータ転送レートが低下し、データ転送によりCPU102の処理が占有されるので、占有されている間、CPU102は他の処理ができず、CPU102の処理能力が低下してしまう。また、CPU102の代わりにDMADirectMemoryAccess回路を使用した場合においても、専用のハードウェアになるためデータ転送レートは向上するものの、DMA回路がワークRAM101へのデータ転送をおこなっている間は、CPU102がワークRAM101にアクセスできなくなるので、CPU102の処理効率が低下してしまう。また、DMA回路は回路規模が大きくなるというデメリットもある。図18に例示した従来のCD-ROMデコードシステムによると、専用ワークRAM105は、所定のバイト数からなるセクタ単位で必要となるので、LSIの面積が増加していた。さらに、エラー訂正時にはCPU102による処理が必要となり、また、エラー訂正後には専用ワークRAM105からメインのワークRAM101へのデータ転送をCPU102が実行するために、CPU102の処理に負荷がかかっていた。図19に例示した従来のSDカードインタフェースシステム111によると、CPU102のプログラムROM108がマスクROMであったので、後から内容を書き込んだり書き換えたりすることはできない。SDカードインタフェースシステム111のプログラムを変更する場合には、マスクROMを変更し、LSIを作り直す必要があるので、プログラムの変更は容易ではなかった。また、SDカードアクセスシステム109を介したSPISerialPeripheralInterface:シリアル周辺インタフェース110とワークRAM101との間のデータ転送は、CPU102が実行していたので、CPU102に負荷がかかっていた。本発明の目的は、従来のFIFOシステムと比較して、外部通信速度を向上できるとともに、インタフェース回路のFIFO領域の面積をも大幅に削減できるインタフェースFIFOシステムを備えるオーディオ用システムLSIを提供することにある。また、本発明の目的は、ワークRAMのバスの占有率を低下することができ、それによりCPUのバスの高速化およびリアルタイム性を向上できるCPUバスシステムを備えるオーディオ用システムLSIを提供することにある。また、本発明の目的は、データ転送を高速化し、CPUの負荷を低減し、専用のワークRAM領域を削減できるCD-ROMデコードシステムを提供することにある。また、本発明の目的は、SDカードとフラッシュROMとへのアクセスを共用化でき、それらのアクセスをシステム内部で制御し、自動的にアクセスの切り替えができるSDカードインタフェースとフラッシュROMインタフェースとの併用システムを提供することにある。一態様によれば、インタフェースFIFOシステムを備えたシステムLSIであって、ワークRAMと、データ送信時には前記ワークRAMから送信データを、CPUを介さずに直接読み出してFIFO領域に書き込み、データ受信時には前記FIFO領域から受信データを、CPUを介さずに直接読み出して前記ワークRAMに直接書き込むメモリアクセス回路と、前記データ送信時には前記FIFO領域に書き込まれた前記送信データを外部に送信し、前記データ受信時には外部から受信した前記受信データを前記FIFO領域に書き込むインタフェースコントローラとを有するインタフェース回路とを備え、前記インタフェースコントローラが前記外部と送受信中であっても、前記メモリアクセス回路は、前記ワークRAMと前記FIFO領域との間のデータ転送を並行して実行するシステムLSIが提供される。別の態様によれば、CPUバスシステムを備えたシステムLSIであって、ワークRAMと、CPUと、データ送信時には前記ワークRAMから送信データを、前記CPUを介さずに直接読み出してFIFO領域に書き込み、データ受信時には前記FIFO領域から受信データを、前記CPUを介さずに直接読み出して前記ワークRAMに直接書き込むバスマスタ機能を利用したデータ転送を行うメモリアクセス回路と、前記データ送信時には前記FIFO領域に書き込まれた前記送信データを外部に送信し、前記データ受信時には外部から受信した前記受信データを前記FIFO領域に書き込むインタフェースコントローラとを有するインタフェース回路と、前記CPUと前記インタフェース回路とがそれぞれの通信タイミングで前記ワークRAMにアクセスするように、前記ワークRAMへのアクセスバスを選択するバス調停器とを備え、前記インタフェースコントローラが前記外部と送受信中であっても、前記メモリアクセス回路は、前記ワークRAMと前記FIFO領域との間のデータ転送を並行して実行するシステムLSIが提供される。別の態様によれば、CD-ROMデコードシステムを備えたシステムLSIであって、ワークRAMと、CPUと、前記ワークRAMへのデータ転送を、前記CPUを介さずに直接行うための第1のメモリアクセス回路を備えたCD入力インタフェース回路と、同様に、前記ワークRAMへのデータ転送を、前記CPUを介さずに直接行うための第2のメモリアクセス回路を備えたCD-ROMエラー訂正回路とを備えるシステムLSIが提供される。別の態様によれば、SDカードインタフェースとフラッシュROMインタフェースとの併用システムを備えたシステムLSIであって、ワークRAMと、メモリアクセス回路を備えたシリアル周辺インタフェースと、前記シリアル周辺インタフェースを通して、外付けのシリアルフラッシュROMへのデータの読み書きを制御するフラッシュROMアクセスシステムと、前記シリアル周辺インタフェースを通して、外付けのSDカードへのデータの読み書きを制御するSDカードアクセスシステムと、前記外付けのシリアルフラッシュROMから読み出したプログラムデータを書き込むためのプログラムRAMとを備えるシステムLSIが提供される。本発明によれば、外部通信速度を向上できるとともに、インタフェース回路のFIFO領域の面積をも大幅に削減できるインタフェースFIFOシステムを備えるオーディオ用システムLSIを提供することができる。また、本発明によれば、ワークRAMのバスの占有率を低下することができ、それによりCPUのバスの高速化およびリアルタイム性を向上できるCPUバスシステムを備えるオーディオ用システムLSIを提供することができる。また、本発明によれば、データ転送を高速化し、CPUの負荷を低減し、専用のワークRAM領域を削減できるCD-ROMデコードシステムを提供することができる。また、本発明によれば、SDカードとフラッシュROMとへのアクセスを共用化でき、それらのアクセスをシステム内部で制御し、自動的にアクセスの切り替えができるSDカードインタフェースとフラッシュROMインタフェースとの併用システムを提供することができる。次に、図面を参照して、本発明の実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、各回路素子の平面寸法の関係、配置、大きさ等は現実のものとは異なることに留意すべきである。又、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。又、以下に示す実施の形態は、この発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の実施の形態は、各回路素子の配置等を下記のものに特定するものでない。この発明の実施の形態は、特許請求の範囲において、種々の変更を加えることができる。第1の実施の形態本発明の第1の実施の形態に係るインタフェースFIFOシステムを備えるオーディオ用システムLSIは、図1~図2に例示するように、ワークRAM1と、インタフェースI/F回路9とを備える。インタフェース回路9は、データ送信時にはワークRAM1から送信データを、CPUを介さずに直接読み出してFIFO領域8に直接書き込み、データ受信時にはFIFO領域8から受信データを、CPUを介さずに直接読み出してワークRAM1に直接書き込むメモリアクセス回路2と、データ送信時にはFIFO領域8に書き込まれた送信データを外部デバイス10に送信し、データ受信時には外部デバイス10から受信した受信データをFIFO領域8に書き込むインタフェースI/Fコントローラ3とを備える。そして、インタフェースコントローラ3が外部デバイス10と送受信中であっても、メモリアクセス回路2は、ワークRAM1とFIFO領域8との間のデータ転送を並行して実行する。ワークRAM1は、例えば1サイクルでアクセス可能なSRAMStaticRandomAccessMemoryである。メモリアクセス回路2は、さらに、CPUに代わってデータ転送を行うメモリアクセスコントローラ5と、ワークRAM1へのアドレスを生成するアドレス生成器7と、ワークRAM1にバスを接続する要求を生成するバス接続要求生成器6とを備え、インタフェース回路9は、さらに、バスマスタを調停する機能を有するバス調停器4とを備える。また、メモリアクセス回路2は、FIFO領域8が空になったか否かを監視しており、FIFO領域8が空になった場合にはワークRAM1から次のデータを読み出してFIFO領域8に書き込み、インタフェースコントローラ3は、FIFO領域8に書き込まれたデータを外部デバイス10に送信する。また、FIFO領域8のサイズは、NバイトNは4の倍数×M面Mは2以上の整数であり、Nバイト例えば4バイト:4件分の最上位概念を構成するブロック分のデータの外部デバイス10への送信が終了すると、メモリアクセス回路2は、ワークRAM1から次のデータを読み出してFIFO領域8のM面例えば2面の領域のうち空になった1面の領域にデータを書き込む。また、メモリアクセス回路2は、所定の外部通信サイズの送受信が終了するまで、ワークRAM1とFIFO領域8との間のデータ転送を実行する。インタフェースFIFOシステムの送信時の動作例図3は、第1の実施の形態に係るインタフェースFIFOシステムを備えるオーディオ用システムLSIのデータ送信時の動作例を示すフローチャートである。また、図4は、図3に示したインタフェースFIFOシステムを備えるオーディオ用システムLSIの動作例におけるメモリアクセス回路の動作例を示すフローチャートである。従来のインタフェースFIFOシステムは、外部との通信開始時にCPU102がワークRAM101からデータを読み込み、その後、インタフェース104が備えるFIFO領域103に書き込みを行い、FIFO領域103に書き込まれたデータを外部に送信していた。a図3に示すように、第1の実施の形態に係るインタフェースFIFOシステムのデータ送信処理が開始されると、ステップS11において、インタフェース回路9内のメモリアクセス回路2がワークRAM1から送信データを直接読み出す。b次に、ステップS12において、メモリアクセス回路2は、インタフェース回路9内のFIFO領域8に送信データを直接書き出す。c次に、ステップS13において、インタフェースコントローラ3は、FIFO領域8に格納されている送信データを外部デバイス10に送信し、1度分の外部通信処理を終了する。dここで、ステップS13と並行して、メモリアクセス回路2は、ステップS14において、図4に例示するメモリアクセス回路動作を実行する。d1まず、メモリアクセス回路2は、ステップS21において、FIFO領域8が空になったか否かを監視している。ここで、第1の実施形態においては、インタフェース回路9のFIFO領域8のサイズを4バイト×2面とし、FIFO領域8の少なくとも片方の面の4バイトのデータが読み出されると、メモリアクセス回路2は、FIFO領域8に空領域が生じたものと判断する。d2FIFO領域8が空になると、ステップS22において、メモリアクセス回路2内のバス接続要求生成器6は、バス調停器4にワークRAM1へのバス接続要求を発行する。d3ステップS23において、バス調停器4は、ワークRAM1へのバス接続がなされたか否かを監視している。d4ワークRAM1へのバス接続がなされると、ステップS24において、メモリアクセス回路2は、ワークRAM1から送信データを読み出す。d5次に、ステップS25において、メモリアクセス回路2は、ワークRAM1から読み出した送信データをFIFO領域8に格納する。d6FIFO領域8に格納されている4バイト分の送信データが外部デバイス10に送信されると、FIFO領域8の1面の領域が空になるので、ステップS26において、メモリアクセス回路2は、次の読み込みアドレスを計算し、ワークRAM1から次の送信データを読み出す。d7次に、メモリアクセス回路2の処理は、ステップS21に戻る。以上の処理動作により、インタフェースFIFOシステムの送信時の処理動作を実現することができる。第1の実施の形態に係るインタフェースFIFOシステムのメモリアクセス回路2の処理動作は、上述したステップS13におけるインタフェースコントローラ3と外部デバイス10との通信中も行われており、予め設定した所定の外部通信サイズの通信処理が終了するまで繰り返し行われるステップS21~ステップS26。以上説明したように、第1の実施の形態に係るインタフェースFIFOシステムを備えたオーディオ用システムLSIによれば、メモリアクセス回路2が、ワークRAM1からの送信データ読み出しを、外部デバイス10への通信中にも行うようにしたことで、ワークRAM1の領域をインタフェース回路9のFIFO領域8の領域として使用することができ共用でき、システム全体として従来のシステムに比べてインタフェースのFIFOサイズを大きく設定できるので、1度に行われる外部通信サイズを大きく設定することができ、高速かつ大容量通信を可能にすることができる。また、ワークRAM1の領域をインタフェース回路9のFIFO領域8の領域として共用化することにより、インタフェース回路9のFIFO領域8のサイズを大幅に削減できる例えば4バイト×2面。また、第1の実施の形態に係るインタフェースFIFOシステムによれば、ワークRAM1とインタフェース回路9のFIFO領域8とのデータ転送を、CPUを介さずに直接行うためのメモリアクセス回路2を備えたことにより、インタフェース回路9と外部デバイス10との間の高速化された通信中でもメモリアクセス回路2が内部データ転送を直接行うため、従来のFIFOシステムに比べてインタフェース回路9のFIFO領域8のサイズを大幅に削減でき、かつ1度に行われる外部通信サイズを大きく設定することができる。尚、図3~図4に示した処理動作例は、インタフェースFIFOシステムのデータ送信時の動作例を示したが、データ受信時においても同様に、メモリアクセス回路2は、ワークRAM1とインタフェース回路9のFIFO領域8とのデータ転送を、外部デバイス10への通信中にもCPUを介さずに直接行うことができ、上述したデータ送信時の動作例が奏する作用効果と同等の作用効果を実現できる。第2の実施の形態本発明の第2の実施の形態に係るCPUシステムバスを備えたオーディオ用システムLSIは、図5~図7に例示するように、CPUバスシステムを備えたシステムLSIであって、ワークRAM1と、CPU11と、インタフェースI/F回路9と、バス調停器4とを備える。インタフェース回路9は、データ送信時にはワークRAM1から送信データを、CPU11を介さずに直接読み出してFIFO領域8に書き込み、データ受信時にはFIFO領域8から受信データを、CPU11を介さずに直接読み出してワークRAM1に直接書き込むバスマスタ機能を利用したデータ転送を行うメモリアクセス回路221~24と、データ送信時にはFIFO領域8に書き込まれた送信データを外部デバイス10に送信し、データ受信時には外部デバイス10から受信した受信データをFIFO領域8に書き込むインタフェースI/Fコントローラ3USBUniversalSerialBusインタフェースI/F31、SDSecureDigitalインタフェースI/F32、I2CInterIntegratedCircuitインタフェースI/F33、およびSPISerialPeripheralInterface:シリアル周辺インタフェース34とを有する。バス調停器4は、CPU11とインタフェース回路9とがそれぞれの通信タイミングでワークRAM1にアクセスするようにワークRAM1へのアクセスバスを選択する。そして、インタフェースコントローラ331~34が外部デバイス10と送受信中であっても、メモリアクセス回路221~24は、ワークRAM1とFIFO領域8との間のデータ転送を並行して実行する。ワークRAM1は、例えば1サイクルでアクセス可能なSRAMStaticRandomAccessMemoryである。図6に例示するように、バス調停器4は、CPU11またはメモリアクセス回路221~24のいずれかをワークRAM1のバスに接続するためのバス選択機能を有し、バス選択機能は、CPU11およびメモリアクセス回路221~24の各バスの優先順位に従ってバスを選択する。メモリアクセス回路2は、さらに、CPU11に代わってデータ転送を行うメモリアクセスコントローラ5と、ワークRAM1へのアドレスを生成するアドレス生成器7と、ワークRAM1にバスを接続する要求を生成するバス接続要求生成器6とを備える。また、メモリアクセス回路2は、FIFO領域8が空になったか否かを監視しており、FIFO領域8が空になった場合にはワークRAM1から次のデータを読み出してFIFO領域8に書き込み、インタフェースコントローラ3は、FIFO領域8に書き込まれたデータを外部デバイス10に送信する。また、FIFO領域8のサイズは、NバイトNは4の倍数×M面Mは2以上の整数であり、Nバイト例えば4バイト分のデータの外部デバイス10への送信が終了すると、メモリアクセス回路2は、ワークRAM1から次のデータを読み出してFIFO領域8のM面例えば2面の領域のうち空になった1面の領域にデータを書き込む。また、メモリアクセス回路2は、所定の外部通信サイズの送受信が終了するまで、ワークRAM1とFIFO領域8との間のデータ転送を実行する。CPUバスシステムの送信時の動作例図8は第2の実施の形態に係るCPUバスシステムを備えるオーディオ用システムLSIのデータ送信時におけるCPU11の動作例を示すフローチャートであり、図9は第2の実施の形態に係るCPUバスシステムを備えるオーディオ用システムLSIのデータ送信時におけるインタフェース回路9の動作例を示すフローチャートであり、図10は第2の実施の形態に係るCPUバスシステムを備えるオーディオ用システムLSIのデータ送信時におけるメモリアクセス回路2の動作例を示すフローチャートである。a図8に例示するように、第2の実施の形態に係るCPUバスシステムと外部デバイス10との通信を開始するにあたって、CPU11は、ステップS31において、最初にインタフェース回路9に対して、CPU11が送信するデータが格納されているワークRAM1のアドレスの設定を行う。CPU11からのワークRAM1のアドレスの設定は、インタフェース回路9内のアドレス生成器7の初期値として設定される。b次に、ステップS32において、CPU11は、インタフェース回路9に対して、外部通信のデータサイズを設定する。c次に、ステップS33において、CPU11は、インタフェース回路9に対して、外部通信のスタートを通知する。c1図9に例示するように、CPU11からの外部通信スタートの通知に応じて、インタフェース回路9内のアドレス生成器7は、ステップS41において、ワークRAM1のアドレスの設定を行う。c2次に、ステップS42において、インタフェース回路9は、外部通信のデータサイズを設定する。c3次に、ステップS43において、インタフェース回路9は、外部デバイス10との通信を開始する。c4インタフェース回路9により外部デバイス10との通信が開始されると、インタフェース回路9内のアドレス生成器7は、ステップS44において、まずワークRAM1から送信データを読み出し、読み出した送信データをFIFO領域8に書き込む。c5次に、ステップS45において、FIFO領域8に書き込まれた送信データは、インタフェースコントローラ331~34により外部デバイス10に送信される。c6メモリアクセス回路221~24は、ステップS46において、ワークRAM1から送信データを読み出し、読み出した送信データをFIFO領域8に書き込む。このステップS46の処理動作は、ステップS42において設定された外部通信のデータサイズ分の送信処理が終了するまで、インタフェース回路9のFIFO領域8が空になる都度行われ、ステップS45のインタフェースコントローラ331~34による外部デバイス10の送信処理と並行して行われる。c7インタフェース回路9は、ステップS47において、設定された外部通信のデータサイズ分の送信処理が終了したか否かを監視しており、送信処理が続いていればステップS45およびステップS46へ制御を戻し、送信処理が終了した場合、ステップS48に進む。dインタフェース回路9は、ステップS48において、CPU11に通信終了の通知を発行し、CPU11は、インタフェース回路9からの通信終了の通知を確認すると、1度分の外部通信処理を終了する。c61上述したステップS46におけるメモリアクセス回路221~24の処理動作の詳細を図10に例示する。メモリアクセス回路221~24は、インタフェースコントローラ331~34から外部通信のスタートを通知されると、ステップS51において、FIFO領域8が空になったか否かを監視している。ここで、第2の実施形態においては、インタフェース回路9のFIFO領域8のサイズを4バイト×2面とし、FIFO領域8の少なくとも片方の面の4バイトのデータが読み出されると、メモリアクセス回路221~24は、FIFO領域8に空領域が生じたものと判断する。c62FIFO領域8が空になると、ステップS52において、メモリアクセス回路221~24内のバス接続要求生成器6は、その時点で優先順位が最上位のインタフェースコントローラ331~34が使用するワークRAM1へのバス接続要求をバス調停器4に発行する。c63ステップS53において、バス調停器4は、ワークRAM1へのバス接続がなされたか否かを監視している。c64ワークRAM1へのバス接続がなされると、ステップS54において、メモリアクセス回路221~24は、ワークRAM1から送信データを読み出す。c65次に、ステップS55において、メモリアクセス回路221~24は、ワークRAM1から読み出した送信データをFIFO領域8に格納する。c66FIFO領域8に格納されている4バイト分の送信データが外部デバイス10に送信されると、FIFO領域8の1面の領域が空になるので、ステップS56において、メモリアクセス回路221~24は、次の読み込みアドレスを計算し、ワークRAM1から次の送信データを読み出す。c67次に、メモリアクセス回路2の処理は、ステップS51に戻る。第2の実施の形態に係るCPUバスシステムのメモリアクセス回路221~24の処理動作は、上述したステップS45におけるインタフェースコントローラ331~34と外部デバイス10との通信中も行われており、予め設定した所定の外部通信サイズの通信処理が終了するまで繰り返し行われるステップS51~ステップS56。以上の処理動作により、CPUバスシステムの送信時の処理動作を実現することができる。以上説明したように、第2の実施の形態に係るCPUバスシステムを備えたオーディオ用システムLSIによれば、CPU11を組み込んだLSIにおいて、LSI内部でのデータ転送を高速にするために、CPU11のワークRAM1へのアクセスをインタフェース回路9から直接行うためのメモリアクセス回路221~24を備え、それにより、ワークRAM1のバスの占有率を低下することができ、CPU11のバスの高速化およびCPU11のリアルタイム性を向上できる。また、従来はCPU102によって行われていたワークRAM1とインタフェースコントローラ331~34との間のデータ転送を改善するために、それぞれのインタフェースコントローラ331~34に、CPU11を介さずにワークRAM1へ直接アクセス可能な専用のメモリアクセス回路221~24を備えた。これにより、メモリアクセス回路221~24がワークRAM1へ直接アクセスするので、従来のCPU102による転送システムに比べて、データ転送に要するサイクル数を減少することができ、LSI内部のデータ転送レートを向上することができる。また、それぞれのインタフェースコントローラ331~34のメモリアクセス回路221~24が、それぞれのインタフェースコントローラ331~34の通信タイミングでワークRAM1にアクセスするためにバス調停器4を備えた。また、1つのインタフェースコントローラ331~34によるワークRAM1へのバス占有を避けるために、メモリアクセス回路221~24は、インタフェースコントローラ331~34が外部デバイス10との通信中でもワークRAM1にアクセスできるように構成した。これにより、それぞれのインタフェースコントローラ331~34のメモリアクセス回路221~24が、それぞれのインタフェースコントローラ331~34の通信タイミングでワークRAM1にアクセスすることができ、かつ外部デバイス10との通信中にもワークRAM1にアクセスすることができるので、CPUまたはDMAによる転送システムに比べて、ワークRAM1へのアクセスが時間的に分散され、システム全体としてワークRAM1のバス占有率を低減することができる。ワークRAM1のバス占有率を低減することにより、CPU11のリアルタイム性が向上し、従来のシステムと同じクロック数のCPUを使用した場合でも処理能力が向上する。尚、図8~図10に示した処理動作例は、CPUバスシステムのデータ送信時の動作例を示したが、データ受信時においても同様に、メモリアクセス回路2は、LSI内部でのデータ転送を高速にするために、CPU11のワークRAM1へのアクセスをインタフェース回路9から直接行うことができ、上述したデータ送信時の動作例が奏する作用効果と同等の作用効果を実現できる。第3の実施の形態本発明の第3の実施の形態に係るCD-ROMデコードシステム37を備えたオーディオ用システムLSIは、図11aおよび図11bに例示するように、ワークRAM1と、CPU11と、メモリアクセス回路25を備えたCDInputI/FCD入力インタフェース回路35と、メモリアクセス回路26を備えたCD-ROMエラー訂正回路36と、バス調停器4とを備える。CD-ROMデコードシステム37は、CD-ROM入力データに含まれる符号誤りを訂正するためのデコード処理を行う。メモリアクセス回路25は、ワークRAM1へのデータ転送を、CPU11を介さずに直接行うための回路であり、同様に、メモリアクセス回路26は、メインのワークRAM1へのデータ転送を、CPU11を介さずに直接行うための回路である。ワークRAM1は、例えば1サイクルでアクセス可能なSRAMStaticRandomAccessMemoryである。メモリアクセス回路25およびメモリアクセス回路26は、それぞれ、ワークRAM1へのアドレスを生成するアドレス生成器7と、ワークRAM1にバスを接続する要求を生成するバス接続要求生成器6と、CPU11に代わってデータ転送を行うメモリアクセスコントローラ5と、FIFO領域8を備える。メモリアクセス回路25およびメモリアクセス回路26内にそれぞれ搭載されるメモリアクセス回路25,26内のFIFO領域8は、8バイトに最小化され、外部からのデータ入力中でもFIFO領域8からのワークRAM1へのデータ転送アクセスを可能にし、CD-ROM入力データに対して内部でウエイト待ち状態などが発生しない。CD入力インタフェース回路35とCD-ROMエラー訂正回路36とは、それぞれ、上記メモリアクセス回路25,26に加えて、I/Fインタフェースコントローラとを備える。CD-ROMエラー訂正回路36は、ハードウェアにより構成され、データの読み書きをメモリアクセス回路26により行う。CD-ROMデコードシステムの動作例図12は第3の実施の形態に係るCD-ROMデコードシステムを備えるオーディオ用システムLSIの動作例を示すフローチャートである。従来のCD-ROMデコードシステムでは、図18に例示したように、CD-ROMデータがCD入力インタフェース回路106に入力されると、CD入力インタフェース回路106は、入力されたCD-ROMをデータシリアル-パラレル変換して、セクタデータ24バイト×98フレームの合計2352バイトが1セクタとして取り扱われるの先頭位置を示す先頭の12バイトのシンクパターン同期信号を検出後、専用ワークRAM105に書き込む。専用ワークRAM105に書き込まれたデータは、セクタデータの書き込みが終了すると、CD-ROMエラー訂正回路107は、CD-ROM入力データに含まれる符号誤りを訂正するためのデコード処理を実行する。その後、CPU102は、専用ワークRAM105からデータを読み出し、専用ワークRAM105から読み出しデータをメインのワークRAM101へ書き込み、データ演算処理を実行していた。それに対して、第3の実施の形態に係るCD-ROMデコードシステムは、図12に示すように、以下に例示する処理動作を実行する。aCD-ROM入力データがCD入力インタフェース回路35に入力されると、まず、CD入力インタフェース回路35は、ステップS62において、入力されたCD-ROM入力データをシリアル-パラレル変換して、セクタデータ2352バイト/1セクタの先頭の12バイトのシンクパターン同期信号を検出する。b次に、CD入力インタフェース回路35のメモリアクセス回路25は、ステップS63において、CD-ROM入力データをワークRAM1に書き込む。cCD入力インタフェース回路35は、1セクタ分のデータの書き込みが終了するまでステップS62~ステップS63の処理動作を繰り返し、1セクタ分のデータの書き込みが終了すると、CD入力インタフェース回路35は、ステップS64において、CPU11に対して終了割り込みを発生させ、次のセクタのCD-ROM入力データのワークRAM1への書き込みを開始する。dステップS64において1セクタ分のデータの書き込みが終了すると、CPU11は、CD-ROMエラー訂正回路36に対してエラー訂正の開始設定を行い、エラー訂正の開始設定が行われると、CD-ROMエラー訂正回路36のメモリアクセス回路26は、ステップS65において、CD入力インタフェース回路35が書き込んだCD-ROM入力データをワークRAM1から自動で読み出す。e次に、CD-ROMエラー訂正回路36は、ステップS66において、ワークRAM1から読み出したCD-ROM入力データに含まれるエラー符号誤りを訂正する。fステップS66においてエラー訂正されたCD-ROM入力データは、ステップS67において、CD-ROMエラー訂正回路36のメモリアクセス回路26によって、ワークRAM1に格納されているデータとの書き換えが実行される。エラー訂正が終了すると、CD-ROMエラー訂正回路36は、CPU11に対して終了割り込みを発生させて、動作を終了する。gステップS67のエラー訂正までが終了したCD-ROM入力データは、ステップS68において、CPU11によりデータの演算処理が実行され、処理制御はステップS62に戻る。以上の処理動作により、CD-ROMデータのデコード処理動作を実現することができる。以上説明したように、第3の実施の形態に係るCD-ROMデコードシステムを備えたオーディオ用システムLSIによれば、CD入力インタフェース回路35とCD-ROMエラー訂正回路36は、メインのワークRAM1への内部データ転送をCPU11を介さずに直接行うためのメモリアクセス回路25とメモリアクセス回路26とをそれぞれ備えることにより、データ転送動作を高速化し、専用のワークRAM領域を削減し、かつCPU11の負荷を低減することができる。また、CD入力インタフェース回路35のメモリアクセス回路25内に搭載されるFIFO領域8からのワークRAM1へのデータ転送アクセスを外部からのデータ入力中にも可能にしたことにより、CD-ROM入力データを常にワークRAM1に書き込めるので、メモリアクセス回路25内に搭載されるFIFO領域8のサイズは、従来に比べて大幅に最小化例えば8バイトされ、従来のようなCD-ROM入力データを保持するための専用のワークRAM105が不要になり、LSIの面積を大幅に削減することができる。また、CD-ROMエラー訂正回路36をハードウェア化し、データの読み書きのためのメモリアクセス回路26を備えたことにより、従来に比べてCPU11の負荷を低減することができる。また、メモリアクセス回路25およびメモリアクセス回路26内にそれぞれ搭載されるメモリアクセス回路25,26は、ワークRAM1へのアクセスを長時間占有することがないので、CPUによるデータ転送システムやDMAを用いたデータ転送システムなどと比較して、CPU11がワークRAM1へアクセスできない時間が分散され、内部でウエイト待ち状態などが発生しないため、CPU11の処理効率を向上することができる。なお、第3の実施の形態においては、CD-ROMデコードシステムを例に説明したが、いわゆる音楽CDに限らず、CDディスクにCD-ROMフォーマットで書込まれた、例えばMP3MPEG1AUDIOLAYERIIIデータをデコードするデコードシステムに適用することもできる。第4の実施の形態図13は、第4の実施の形態に係るSDSecureDigitalカードインタフェースとフラッシュROMインタフェースとの併用システム54を例示する模式的ブロック構成図である。SDカードインタフェースとフラッシュROMインタフェースとの併用システム54を備えたオーディオ用システムLSIは、CPU11と、ワークRAM1と、メモリアクセス回路48を備えたSPISerialPeripheralInterface:シリアル周辺インタフェース46と、シリアル周辺インタフェース46を通して、外付けのシリアルフラッシュROM50へのデータの読み書きを制御するフラッシュROMアクセスシステム42と、シリアル周辺インタフェース46を通して、外付けのSDカード52へのデータの読み書きを制御するSDカードアクセスシステム44と、外付けのシリアルフラッシュROM50から読み出したプログラムデータを書き込むためのプログラムRAM40とを備える。ワークRAM1およびプログラムRAM40は、例えば1サイクルでアクセス可能なSRAMStaticRandomAccessMemoryである。メモリアクセス回路48は、シリアル周辺インタフェース46にて受信したデータをCPU11を介さずに直接ワークRAM1に書き込み、シリアル周辺インタフェース46から外部に送信するデータをCPU11を介さずに直接ワークRAM1から読み出す。外付けのシリアルフラッシュROM50内のデータを書き換える際には、SDカード52内のプログラムデータをSDカードアクセスシステム44により読み出してCPU11を介さずに直接ワークRAM1に書き込み、ワークRAM1に書き込まれたプログラムデータをフラッシュROMアクセスシステム42により読み出し、読み出したプログラムデータをシリアルフラッシュROM50に書き込む。また、従来はROMで構成されていたプログラムメモリを、第4の実施の形態に係るSDカードインタフェースとフラッシュROMインタフェースとの併用システム54ではRAMプログラムRAM40で構成している。また、従来、SDカードのアクセスのために用いていたシリアル周辺インタフェースSPI46を、外付けのシリアルフラッシュROM50へのアクセスも可能にするために、フラッシュROMアクセスシステム42を設けている。SDカードインタフェースとフラッシュROMインタフェースとの併用システムの動作例図14は、第4の実施の形態に係るSDカードインタフェースとフラッシュROMインタフェースとの併用システム54を備えるオーディオ用システムLSIの動作例を示すフローチャートであって、SDカード52内の音楽ファイルを再生する際の動作例を示すフローチャートである。a図14に例示するように、SDカード52内の音楽ファイルを再生する際の動作時は、まず、メモリアクセス回路48内のFIFO図示せずに溜まっているゴミセルを廃棄するためにLSIをリセット後、フラッシュROMアクセスシステム42は、ステップS71において、外付けのシリアルフラッシュROM50からプログラムデータを読み出す。bその後、シリアルフラッシュROM50から読み出したプログラムデータを、フラッシュROMアクセスシステム42が、ステップS72において、プログラムRAM40へ書き込む。cプログラムRAM40へのプログラムデータの書き込みが完了すると、LSIは、ステップS73において、プログラムRAM40内のプログラムの実行を開始する。dステップS73においてプログラムが実行されると、SDカードアクセスシステム44は、ステップS74において、SDカード52内の音楽データを読み出す。eそして、SDカードアクセスシステム44は、ステップS75において、SDカード52から読み出した音楽データをCPU11を介さずに直接ワークRAM1に書き込む。fその後、ステップS76において、ワークRAM1に書き込まれた音楽データが、SDカードの再生アプリケーションシステム図示せずにより再生される。以上の処理動作により、SDカード52内の音楽ファイル再生の処理動作を実現することができる。図15は、第4の実施の形態に係るSDカードインタフェースとフラッシュROMインタフェースとの併用システム54を備えるオーディオ用システムLSIの動作例を示すフローチャートであって、シリアルフラッシュROM50を書き換える際の動作例を示すフローチャートである。a図15に例示するように、外付けのシリアルフラッシュROM50を書き換える際には、まず、フラッシュROMアクセスシステム42が、ステップS81において、外付けのシリアルフラッシュROM50内のデータを消去する。b外付けのシリアルフラッシュROM50内のデータの消去が完了すると、SDカードアクセスシステム44は、ステップS82において、外付けのSDカード52内のプログラムデータを読み出す。c次に、SDカードアクセスシステム44は、ステップS83において、SDカード52から読み出されたプログラムデータをCPU11を介さずに直接ワークRAM1に書き込む。dSDカード52から読み出されたプログラムデータがワークRAM1に書き込まれると、フラッシュROMアクセスシステム42が、ステップS84において、ワークRAM1に書き込まれたプログラムデータを外付けのシリアルフラッシュROM50に書き込む。以上の処理動作により、外付けのシリアルフラッシュROM50の書き換え処理動作を実現することができる。図14および図15に例示した一連の処理動作、およびフラッシュROMアクセスシステム42とSDカードアクセスシステム44との切り替え処理動作は、システムLSI内部で制御される。以上説明したように、第4の実施の形態に係るSDカードインタフェースとフラッシュROMインタフェースとの併用システム54を備えたオーディオ用システムLSIによれば、シリアル周辺インタフェースSPIシリアルフラッシュROM50を導入し、シリアル周辺インタフェースを外付けのSDカード52と外付けのシリアルフラッシュROM50とで共用化したことにより、SDカード52とシリアルフラッシュROM50とのチップセレクト信号のみを別々に配するだけで済み、Pin数を大幅に増加することなく、SDカード52とシリアルフラッシュROM50との両方に対応が可能になった。また、外付けのシリアルフラッシュROM50の書き換え処理動作を実現できるようになったことにより、システムのプログラムの変更が容易に行えるようになった。つまり、LSI内部でSDカード52のアクセスとシリアルフラッシュROM50のアクセスとを制御しているので、SDカード52内に更新用プログラムデータを格納しておくだけで、シリアルフラッシュROM50へのプログラム書き換え処理動作を実現することができる。したがって、シリアルフラッシュROM50の書き換え処理動作を実行するために、SDカード52を再生するアプリケーションシステムを利用することができ、シリアルフラッシュROM50の書き換えのための機器等を別途用意する必要がない。その他の実施の形態上記のように、本発明は第1~第4の実施の形態によって記載したが、この開示の一部をなす論述および図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例および運用技術が明らかとなろう。例えば、第1の実施の形態、第2の実施の形態、および第4の実施の形態に係るオーディオ用システムLSIは、コンピュータによる処理を実行させるプログラムによって制御することもでき、コンピュータとしては、例えばパーソナルコンピュータやワークステーションなどの汎用的なものが想定されるが、これらに限定されない。このようなプログラムは、コンピュータが読み取り可能な記憶媒体に記憶されていてもよい。ここで、コンピュータが読み取り可能な記憶媒体としては、例えば、CD-ROMCompactDiscReadOnlyMemory、フレキシブルディスク、CD-RCDRecordable、DVDDigitalVersatileDiskなどのコンピュータで読み取り可能な記憶媒体、ラッシュメモリ、RAMRandomAccessMemory、ROMReadOnlyMemory等の半導体メモリやHDDHardDiscDrive、または通信媒体などが想定されるが、これらに限定されない。このように、本発明はここでは記載していない様々な実施の形態等を含むことは勿論である。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。"