後退領域と、該後退領域により隔てられた突出領域とを含む第1のパターンを、ホトリソグラフィとエッチングを用いて、第1の材料により基板上に形成する行程と、前記第1のパターン上に第2の材料の非共形的成膜を行って、前記第1のパターンの前記後退領域内にキャビティを形成する行程と、前記キャビティを開口する行程と、前記開口したキャビティに第3の材料を充填する行程と、第2の材料を除去して、第1のパターンに対し交互に配置された第2のパターンを第3の材料により形成する行程と、を有するパターン形成方法。前記第1のパターンは、等間隔で並んだ突出領域を有し、かつ、第2の材料の前記非共形的成膜により、前記キャビティがそれぞれ前記突出領域から同じ距離だけ離れて形成されるように構成されている、請求項1に記載のパターン形成方法。第1のパターンは、第1の等間隔に並んだ平行ラインを含んで形成され、第2のパターンは、前記第1の平行ラインから等間隔となるように、前記第1の平行ラインの間に交互に配置された第2の平行ラインを含んで形成される、請求項1又は2に記載のパターン形成方法。第1のパターンは、少なくとも2つの、先端の尖った突出領域を有し、キャビティは、前記先端の尖った2つの領域の間に形成され、第3の材料の充填後に第2の材料を除去して、前記先端の尖った領域の間にドットを形成する、請求項1に記載のパターン形成方法。本発明は、上記従来の問題に鑑みなされたものであって、その目的は、従来のホトリソグラフィ技術で得られるパターン間隔よりも狭い間隔を持つパターンを、1回のホトリソグラフィで形成することである。一の実施形態では、半導体基板上に2つの交互配置パターン、具体的には自己整合型パターンを形成し、近接したパターンを1回のホトリソグラフィで形成することができる。一の態様は、基板上に2つの交互配置パターンを形成するパターン形成方法であって、後退領域recessedregionと、該後退領域により隔てられた突出領域protrudingregionとを含む第1のパターンを、第1の材料により、ホトリソグラフィとエッチングを用いて上記基板上に形成する行程と、第1のパターン上に第2の材料の非共形的成膜nonconformaldepositionを行って、第1のパターンの後退領域内にキャビティを形成する行程と、当該キャビティを開口する行程と、開口したキャビティに第3の材料を充填する行程と、第2の材料を除去して、第1のパターンに対し交互に配置された第2のパターンを第3の材料により形成する行程と、を有する。キャビティを形成するための第2の材料の成膜は、SiO2等の材料の非共形的成膜や、スパッタリングなど種々の方法を用いて行うことができる。非共形的成膜は、例えば、PECVDplasmaenhancedchemicalvapourdeposition:プラズマ化学気相成長やその他のPVDphysicalvapourdeposition:物理気相成長を用いて行うことができる。上記キャビティは、例えば、CMPchemicalmechanicalpolishing:化学機械研磨により開口することができる。キャビティへの第3の材料の充填は、スピンオン塗布法spinondepositionにより第3の材料を成膜した後、化学機械研磨又はエッチングにより、第2の材料の表面に残った第3の材料の残留薄膜を除去することにより行うことができる。第2の材料は、選択エッチングにより除去することができる。好ましくは、第1のパターンは、等間隔で並んだ突出領域を有し、かつ、第2の材料の前記非共形的成膜により前記キャビティがそれぞれ前記突出領域から同じ距離だけ離れて形成されるように構成する。形成されるキャビティがそれぞれ突出領域から等距離となるように、キャビティに隣接する突出領域には、同じ高さを持たせるのが望ましい。2つの突出領域の間隔は、突出部の高さに比べて大きすぎないようにするのが好ましい。2つの突出領域の間隔が突出部の高さに比べて大きすぎると、これら2つの突出領域の間にキャビティが形成されなくなる場合があるためである。突出領域と後退領域の上への非共形的成膜によりキャビティを形成することのできる寸法突出領域間の間隔と突出領域の高さは、当業者にとっては公知であり、薄膜の種類と使用する材料の特性から定まる。このため、これらの当業者は、特に使用する材料を選ぶことにより当該寸法を調整し、所望の寸法を持つキャビティを得る。好ましくは、第1のパターンは、第1の等間隔に並んだ平行ラインを含んで形成され、第2のパターンは、前記第1の平行ラインから等間隔となるように、前記第1の平行ラインの間に交互に配置された第2の平行ラインを含んで形成されるものとする。第1のパターンを構成する第1の材料と、第2のパターンを構成する第3の材料とは、同一であってもよいし、異なるものであってもよい。他の実施方法として、少なくとも2つの先端の尖った突出領域pointedprotrudingregionを持つ第1のパターンを形成した後、当該2つの尖った突出領域の間にキャビティを形成し、これにより、当該キャビティに第3の材料を充填した後、第2の材料を除去することにより、上記先端の尖った2つの領域の間にドットを形成するものとしてもよい。本発明によれば、半導体基板上に自己整合型パターンを形成し、近接したパターンを1回のホトリソグラフィで形成することができる。以下、図面を参照して、本発明の実施の形態を説明する。図2は、本発明に係る一の実施形態における、基板上に2つのパターンを形成する手順を示すフロー図であり、図3は、図2に示す実施形態における、基板上に形成される2つのパターンの、工程毎の断面図である。図2において、まず、基板1上に第1の材料で構成される第1のパターン2を形成するステップ101。ここで、上記第1のパターン2は、後退領域2bにより隔てられた突出領域2aを有している。基板1上に形成された第1のパターンは、例えば図3aに示すような断面を持ち、3つの突出領域2aがラインを構成し、2つの後退領域2bが2つの連続する領域2aを隔てる空間を構成する。第1の材料としては、例えば、窒化ケイ素Si3N4や、シリコン又は金属を用いることができる。次に、第3の材料例えば二酸化ケイ素SiO2の非共形的成膜を行うステップ102。この非共形的成膜は、例えば、プラズマ化学気相成長法PECVDにより行う。この非共形的成膜により、基板1と、第1の材料で構成される第1のパターン2とが、第3の材料により覆われる。この非共形的成膜により、図3bに示すように、後退領域2bの中にキャビティが形成される。非共形的成膜は、基板上で二酸化ケイ素SiO2をスパッタすることにより行うこともできる。この種の成膜は、実際に、金属パターン間の後退領域の底部にキャビティを形成することが判っている。突出領域と後退領域の上への非共形的成膜によりキャビティを形成することのできる寸法突出領域間の間隔と突出領域の高さは、当業者にとっては公知であり、薄膜の種類と使用する材料3の特性から定まる。このため、これらの当業者は、特に使用する材料を選ぶことにより当該寸法を調整し、所望の寸法を持つキャビティを得る。当業者は、以下のような非特許文献を参照して、実践面での示唆を得ている。AstudyofvoidsinsputteredSi02Loganetalpage1392ofthejournalJVacSciTechnolA7MayJun1989andMultilevelsairgapintegrationusingsacrificialmaterialapproachforadvancedCuinterconnectstechnologiesGrasetalADMETAAdvancedMetallizationAsianSession第2の材料3としては、SiO2のほかにも、例えば窒化ケイ素や非晶質炭素を用いることができる。続いて、図3cに示すように、キャビティ4を開口するステップ103。この開口は、例えば、半導体基板1と、第1の材料で構成されるパターン2と、第2の材料3とを含む本構成の表面全体を、化学機械研磨CMPにより研磨することにより行うことができる。この化学機械研磨は、ここでは、材料3についてのみ実施される。キャビティの高さは、通常、第1の材料で構成される第1のパターン2の、突出領域の高さよりも高いためである。ステップ103において形成されたキャビティの開口により、図3dに示すように、当該キャビティ内に第3の材料5を充填するステップ104。この第3の材料は、例えば、塗布ガラスSOG:spinonglass、ポリマー、又は金属とすることができる。このキャビティへの充填においては、材料5の塗布堆積spinondepositionの後、化学機械研磨を行って、材料3の表面に残った材料5の薄膜を除去してもよい。これにより表面は、主に材料3で構成され、当該表面を横切って材料5の露出領域が形成された状態となる。この材料5は、第1の材料と同じものであってもよい。キャビティへの材料5の充填は、特に、第3の材料5が金属である場合には、化学気相成長法CVDを用いて行うこともできる。最後に、材料3を除去するステップ105。この除去は、例えば、材料3の選択エッチングにより行うことができる。この除去により、図3eに示すように、第1の材料で構成される第1のパターン2に対し交互に配置された第2のパターンを、第3の材料5により形成することができる。次に、基板上に形成するパターンの例について説明する。図4は、パターンの第1の例を示す図である。この例では、交互に配置された2つの自己整合型パターンが、等間隔に並んだ平行なライン5を形成している。このようなパターンでは、ホトリソグラフィを1回実施するたけで、ホトリソグラフィで実現可能なエッチング幅よりも狭い間隔で並んだラインを形成することができる。図5は、パターンの第2の例を示す図である。半導体基板上に、先端の尖った2つの突出領域を持つ第1のパターンが形成されている。第1のパターン上に材料3と同様の材料の非共形的成膜を行うと、円形穴形状のキャビティが形成される。このキャビティを開口し、材料5と類似する材料を充填する。材料3と類似する材料を除去すると、先端の尖った2つの突出領域のみが残り、それらの突出領域の間に、材料5と類似する材料で構成されるドット第2のパターンが形成される。突出領域6の形状を変えることにより、キャビティの形状を変えることができ、これにより、必要であればドットの形状をより正確に規定することができる。したがって、この実施方法を用いて、単電子トランジスタSET:singleelectrontransistorを作製することができる。