動作状態の周期、または動作状態と停止状態の期間を可変してCPUを間歇動作させる制御手段を具備してなるノイズ低減回路。前記制御手段は、3段以上縦続接続されたフリップフロップを用いてなる請求項1に記載のノイズ低減回路。前記制御手段は、シフトレジスタを用いてなる請求項1に記載のノイズ低減回路。CPUと、このCPUを動作状態の周期、または動作状態と停止状態の期間を可変して間歇動作させる制御手段を具備してなる電子機器。CPUを間歇動作させる省電力制御手段を有してなる電子機器に於いて、前記CPUの間歇動作時に於ける、CPUの動作状態の周期、及びCPUの動作状態の期間を変化させ、省電力制御時に於いてCPUを同一の周期で連続して間歇動作させないようにしたノイズ低減方法。本発明の実施の形態は、より融通性のある方法で省電力することができる技術を提供することを目的とする。上記課題を解決するために、実施形態によればノイズ低減回路は、動作状態の周期、または動作状態と停止状態の期間を可変してCPUを間歇動作させる制御手段を具備してなる。以下、実施形態を図を参照して説明する。第1の実施形態第1の実施形態を図1乃至図4及び図8を参照して説明する。さてまず図1を用いて、電子機器であるパーソナルコンピュータ2の機能について説明する。パーソナルコンピュータ2は、ディスプレイ4aと、タッチパッド6と、キーボード7と、電源スイッチ8と、CPU10と、ノースブリッジ11と、主メモリ12と、グラフィックスコントローラ13と、VRAM14と、サウスブリッジ15と、HDD16と、BIOS-ROM17と、EC/KBC18と、電源コントローラ19と、バッテリ20と、ACアダプタ21と、近接無線通信モジュール22と、検出センサ25とから構成される。近接無線通信モジュール22は、近接無線通信アンテナ23と、近接無線通信ファームウェア24とを備える。CPU10は、本パーソナルコンピュータ2の動作を制御するために設けられたプロセッサであり、HDD16から主メモリ12にロードされるオペレーティングシステムOS50及び各種アプリケーションプログラムを実行する。またCPU10は、BIOS-ROM17に格納されたシステムBIOS51を主メモリ12にロードした後、実行する。システムBIOS51はハードウェア制御のためのプログラムである。また、CPU10は近接無線通信プログラム52を実行し、近接無線通信モジュール23で行う近接無線通信を制御する。ノースブリッジ11は、CPU10のローカルバスとサウスブリッジ15との間を接続するブリッジデバイスである。ノースブリッジ11には主メモリ12をアクセス制御するメモリコントローラも内蔵されている。またノースブリッジ11はAGPAcceleratedGraphicsPortバス等を介してグラフィックスコントローラ13との通信を実行する機能も有している。主メモリ12は、HDD16に記憶されるオペレーティングシステムOS50及び各種アプリケーションプログラムや、BIOS-ROM17に格納されたシステムBIOS51を展開されるためのいわゆるワーキングメモリである。グラフィックスコントローラ13は、本コンピュータのディスプレイモニタとして使用されるディスプレイ4aを制御する表示コントローラである。このグラフィックスコントローラ13はオペレーティングシステム/アプリケーションプログラムによってVRAM14に描画された表示データから、ディスプレイ4aに表示すべき表示イメージを形成する映像信号を生成する。サウスブリッジまたはPCHplatformcontrollerhub15は、BIOS-ROM17へのアクセスや、HDD16及びODDOpticalDiskDrive等のディスクドライブI/Oデバイスの制御を行う。サウスブリッジ15内には、図示せぬRTCリアルタイムクロックやUSB関連、SATA関連の機能構成がある。HDD16は、OS50及び各種アプリケーションプログラム等を記憶する記憶装置である。例えば、近接無線通信モジュール22で実行する近接無線通信を介して受信した画像データを格納する。BIOS-ROM17は、ハードウェア制御のためのプログラムであるシステムBIOS51を格納する書き換え可能な不揮発性メモリである。EC/KBC18は、入力手段としてのタッチパッド6、キーボード7の制御を行う。EC/KBC18はパーソナルコンピュータ2のシステム状況に関わらず、各種のデバイス周辺機器、センサ、電源回路等を監視し制御するワンチップマイコンである。またEC/KBC18は、ユーザによる電源スイッチ8の操作に応じて、電源コントローラ19と共同して、本パーソナルコンピュータ2をパワーオン/パワーオフする機能を有している。電源コントローラ19は、外部電源がACアダプタ21を介して供給されている場合、ACアダプタ21から供給される外部電源を用いてパーソナルコンピュータ2の各コンポーネントに供給すべきシステム電源を生成する。また、電源コントローラ19は、外部電源がACアダプタ21を介して供給されていない場合、バッテリ20を用いてパーソナルコンピュータ2の各コンポーネントコンピュータ本体3及びディスプレイユニット4に供給すべきシステム電源を生成する。近接無線通信モジュール22は、誘導電界を用いた無線信号により外部デバイスとの間でデータ送受信を行う。外部デバイスが通信可能距離例えば約3cm以内に接近した場合、近接無線通信アンテナ23と外部デバイスの近接無線通信アンテナとが誘導電界によって結合され、無線通信が実行可能となる。近接無線通信モジュール22は、近接無線通信アンテナ23で送受信する無線信号をデジタル信号に変換し、内部に伝送する。近接無線通信ファームウェア24は、読み書き機能制御情報等をPCL通信を確立するための処理に用いるリクエストメッセージ若しくはレスポンスメッセージの空き領域他に付加する。図2は実施形態のパーソナルコンピュータ要部の機能構成を示すブロック図である。図2に於いて、31はシステム全体の制御を司るCPUでありCPU10に相当し、ここでは後述する省電力回路32の制御により、省電力動作時に於いて同一の周期で連続して間歇動作させないように動作状態と停止状態を繰り返す、例えば後に図7に示すような間歇制御で動作し処理を実行する。尚、VcはCPU31の動作用電源、cはCPU31の電源回路に設けられた振動抑制の対象となるバイパス用のセラミックコンデンサである。32は上記CPU31を省電力動作時に間歇動作制御する省電力回路であり、CPU31を同一の周期で連続して間歇動作させないように動作状態と停止状態を繰り返す、例えば図7に示すような間歇制御を行う。34はCPU31の周辺回路を含むその他回路であり、ここでは本発明に直接関係しない回路が大半であるため説明を省略する。図3は、省電力機能のEntryExitを示す省電力同期信号の動作についての説明図である。ここでは、省電力のEntry時間/Exit時間がそれぞれ3125us以上、省電力機能のEntryExitの周期が8KHzの時にコンデンサの鳴きが起こり、雑音が発生した場合について説明する。例えばUSBのドライバはUSBのポーリング周期の規格により上記のような周期が発生する。この他に例えば前述の近接無線通信モジュール22関連で、CPU31に影響するある周期が発生するならば、その周期への対応も想定して以下の回路やフローと同等な構成を行ってよい。図4は、省電力機能のEntryExitがある周期ここでは8KHzで行われている事を検出する回路例である。この回路の基本としてD型フリップフロップがDF1からDF5まで5段縦続接続されている。省電力同期信号、RESETは、CPU31から出てこの回路に入力されている。CLKはRTCクロックによるものである。更に、DF2の出力はNOTゲートにより反転され、DF1の出力とANDゲートND1でANDされている。またこのANDゲートND1の出力はDF5の出力とANDゲートND2でANDされ、8KHz検出信号となっている。なお、フリップフロップの代わりにシフトレジスタなどを用いても同等の構成は可能である。また図5は、省電力機能のEntryExitがある周期で行われていた場合に周期を変更する回路例である。DF6からDF7の2段縦続接続のD型フリップフロップをクロックで打ち抜くことにより8KHz検出信号から同期された省電力Exit要求信号が生成されている。また図6は、図4の検出パターンの説明図である。図7は、図4と図5に関わる一連の動作例を示すタイミング図である。図4でのCLKは32KHzとするサンプリング間隔=3125us。8KHz周期で省電力機能がEntryExitを繰り返す場合の1サイクルのパターンは図6の通り。なお、このパターン数は、図4ではDF1からDF5まで5段縦続接続であったが、この段数を増減すると、伴って増減される。省電力同期信号が図6のパターン=8KHzで変化した時、8KHz検出信号がアサートされる図7のの部分。すると、図5の回路にて2CLK後に省電力Exit要求信号がアサートされる図.7のの部分。省電力Exit要求信号により省電力機能をExitする事により、図7のの部分のように不定期な省電力機能のEntryExitとなる。省電力機能のExitに成功したら、Reset信号をアサートし再度、図6のパターン=8KHzの検出に戻る。省電力Exit要求信号は、例えばPCHのSMIを発行する事が出来る信号に接続することでBIOSやCPUは対応可能である。複数のデバイスによる周期への対応をする構成においては、複数のデバイスに関連するこの信号をワイヤードしておけばよい。また図7の省電力同期信号の立下りの部分は、SMIで起動したCPUがBIOSを動作させた後に、今度はBIOSから例えばNOPNoOperation命令等を受け取りCPUの負荷が低減したことを検出してから省電力機能のEntryとなるように構成してもよい。なお、省電力機能による不要輻射を抑える場合にも本体策は有効となることがある。第2の実施形態本発明による第2の実施形態を図1乃至図4及び図8を参照して説明する。実施形態1と共通する部分は説明を省略する。同期された検出信号を発生する図5のような回路に代えて、非同期な信号を扱えるような構成をファームウェアなどにより実現することも出来る。この場合8KHzのみでなく他の周期も一手に扱える可能性がある。例えば、検出センサ25の内外に図4に相当する構成を設け、検出センサ25内に備えられた図示せぬファームウェア24による。このファームウェア制御のフローチャートは例えば図8のようになる。ステップS81:8KHz検出信号を入力ステップS82:省電力Exit要求を出力例えばEC/KBC18による上述の各種のデバイス周辺機器、センサ、電源回路等の監視制御を利用してもよい以上の実施形態のポイントとして次の2つの機能を有する事により、コンデンサの鳴きの対策を行う。1省電力機能のEntryExitがある周期で行われている事を検出する。2省電力機能のEntryExitがある周期で行われている場合、周期を変更する。本実施形態は、省電力の周期を検知し、周期を変更するものである。従来と比べ次のような利点特徴がある。1安価で対策出来る。2省電力機能を出来るだけ妨げないよう対策することが出来る。3省電力回路内に周期を変更する機能が無くても対策出来る。というがある。省電力機能のEntry/Exitが可聴域の周期で連続して行われた場合、コンデンサの鳴きが発生し、雑音として問題となる場合があり、省電力機能が可聴域の周期で行われている事を検出し、その周期を変更する機能を有する事で対策した。公知例と比べ、本実施形態はハードウェアにて省電力機能のEntry/Exitの周期を検出する為、ソフトウェア等による一定周期の省電力のEntryExitにも対応可能である。また、本実施形態は省電力機能を出来るだけ稼動しながら問題点を解決することができる。なお、この発明は上記実施形態に限定されるものではなく、この外その要旨を逸脱しない範囲で種々変形して実施することができる。また、上記した実施の形態に開示されている複数の構成要素を適宜に組み合わせることにより、種々の発明を形成することができる。例えば、実施の形態に示される全構成要素から幾つかの構成要素を削除しても良いものである。さらに、異なる実施の形態に係わる構成要素を適宜組み合わせても良いものである。