ディスプレー装置のソース駆動回路において、第1映像信号にしたがって、第1ソースドライバを制御するマスタタイミングコントローラと、第2映像信号にしたがって、第2ソースドライバを制御するスレーブタイミングコントローラと、を含み、前記マスタタイミングコントローラは前記第1映像信号がフェイルとして感知された場合に、フェイル感知信号に応答してフェイル動作信号及び第1代替映像信号を発生し、前記スレーブタイミングコントローラは前記第2映像信号がフェイルとして感知された場合に前記フェイル感知信号を発生し、前記フェイル動作信号に応答して第2代替映像信号を発生することを特徴とするソース駆動回路。前記マスタタイミングコントローラは、前記第1映像信号を感知するマスタフェイル感知器と、前記マスタフェイル感知器の感知結果にしたがって前記フェイル動作信号を発生するマスタ動作信号発生器と、を含むことを特徴とする請求項1に記載のソース駆動回路。前記マスタ動作信号発生器は前記フェイル感知信号に応答して前記フェイル動作信号を発生することを特徴とする請求項2に記載のソース駆動回路。前記マスタタイミングコントローラは前記マスタ動作信号発生器から提供される前記フェイル動作信号に応答して前記第1代替映像信号を発生するマスタフェイルモード動作器をさらに含むことを特徴とする請求項2に記載のソース駆動回路。前記スレーブタイミングコントローラは前記第2映像信号を感知して前記フェイル感知信号を伝送するスレーブフェイル感知器と、前記フェイル動作信号を受信し、前記第2代替映像信号を発生するスレーブフェイルモード動作器と、を含むことを特徴とする請求項1に記載のソース駆動回路。前記マスタタイミングコントローラ及び前記スレーブタイミングコントローラを連結する感知ラインをさらに含み、前記スレーブタイミングコントローラが前記感知ラインを通じて前記フェイル感知信号を伝送することを特徴とする請求項1に記載のソース駆動回路。前記マスタタイミングコントローラ及び前記スレーブタイミングコントローラを連結する動作ラインをさらに含み、前記マスタタイミングコントローラは前記動作ラインを通じて前記フェイル動作信号を伝送することを特徴とする請求項1に記載のソース駆動回路。複数のタイミングコントローラを含むディスプレー装置の動作方法において、外部から受信される映像信号にしたがって、前記複数のタイミングコントローラの中で少なくとも1つでフェイルが感知される時、フェイル動作信号を発生する段階と、前記フェイル動作信号に応答して複数のタイミングコントローラの各々で代替映像信号を発生する段階と、前記代替映像信号にしたがって代替映像を表示する段階と、を含むことを特徴とするディスプレー装置の動作方法。前記複数のタイミングコントローラはマスタタイミングコントローラと複数のスレーブタイミングコントローラとに区分され、前記フェイル動作信号を発生する段階は、前記複数のスレーブタイミングコントローラの中で少なくとも1つでフェイルが感知された場合にフェイル感知信号を発生する段階を含むことを特徴とする請求項8に記載のディスプレー装置の動作方法。前記フェイル動作信号を発生する段階は前記フェイル感知信号に応答して、前記マスタタイミングコントローラで前記フェイル動作信号を発生する段階を含むことを特徴とする請求項9に記載のディスプレー装置の動作方法。本発明の目的はフェイルモードの時に安定する代替映像を表示するソース駆動回路、ソース駆動回路を含むディスプレー装置、及びディスプレー装置の動作方法を提供することにある。本発明の実施形態によるソース駆動回路は第1映像信号にしたがって、第1ソースドライバを制御するマスタタイミングコントローラと、第2映像信号にしたがって、第2ソースドライバを制御するスレーブタイミングコントローラと、を含み、前記マスタタイミングコントローラは前記第1映像信号がフェイルとして感知された場合に、フェイル感知信号に応答してフェイル動作信号、及び第1代替映像信号を発生し、前記スレーブタイミングコントローラは前記第2映像信号がフェイルとして感知された場合に前記フェイル感知信号を発生し、前記フェイル動作信号に応答して第2代替映像信号を発生させる。実施形態として、前記マスタタイミングコントローラは前記第1映像信号を感知するマスタフェイル感知器と、前記マスタフェイル感知器の感知結果にしたがって前記フェイル動作信号を発生するマスタ動作信号発生器と、を含むことができる。実施形態として、前記マスタ動作信号発生器は前記フェイル感知信号に応答して前記フェイル動作信号を発生させることができる。実施形態として、前記マスタタイミングコントローラは前記第1代替映像信号を発生するマスタフェイルモード動作器をさらに含み、前記マスタ動作信号発生器は前記フェイル動作信号を伝送して前記マスタフェイルモード動作器を駆動できる。実施形態として、前記スレーブタイミングコントローラは前記第2映像信号を感知して前記フェイル感知信号を伝送するスレーブフェイル感知器と、前記フェイル動作信号を受信して、前記第2代替映像信号を発生するスレーブフェイルモード動作器と、を含むことができる。実施形態として、前記マスタタイミングコントローラ及び前記スレーブタイミングコントローラと連結される感知ラインをさらに含み、前記スレーブタイミングコントローラは前記感知ラインを通じて前記フェイル感知信号を伝送できる。実施形態として、前記感知ラインはインピーダンス素子を通じて電源ノードに連結して、前記スレーブタイミングコントローラは前記フェイル感知信号にしたがって前記感知ラインを接地ノードと連結するトランジスタを含むことができる。実施形態として、前記マスタタイミングコントローラは前記感知ラインの電圧レベルが減少することによって前記第1代替映像信号、及び前記フェイル動作信号を発生させることができる。実施形態として、前記感知ラインはインピーダンス素子を通じて接地ノードに連結して、前記スレーブタイミングコントローラは前記フェイル感知信号にしたがって前記感知ラインを電源ノードと連結するトランジスタを含むことができる。実施形態として、前記マスタタイミングコントローラは前記感知ラインの電圧レベルが増加することによって前記第1代替映像信号、及び前記フェイル動作信号を発生させることができる。実施形態として、前記マスタタイミングコントローラ及び前記スレーブタイミングコントローラを連結する動作ラインをさらに含み、前記マスタタイミングコントローラは前記動作ラインを通じて前記フェイル動作信号を伝送できる。前記マスタタイミングコントローラ及びスレーブタイミングコントローラは各々の第1及び第2映像信号があらかじめ決まったデータ量を含むのか否かをチェックして、チェック結果にしたがってフェイルを感知できる。本発明の実施形態によるディスプレー装置は第1及び第2ディスプレー領域を構成するディスプレーパネルと、各々の第1及び第2映像信号にしたがって前記第1及び第2ディスプレー領域を駆動するソース駆動回路と、を含み、前記ソース駆動回路は、前記第1映像信号がフェイルとして感知された場合に、フェイル感知信号に応答してフェイル動作信号及び第1代替映像信号を発生させるマスタタイミングコントローラと、前記第2映像信号がフェイルとして感知された場合に前記フェイル感知信号を発生して、前記フェイル動作信号に応答して第2代替映像信号を発生するスレーブタイミングコントローラと、各々前記第1及び第2代替映像信号を受信して、各々の第1及び第2ディスプレー領域に代替映像を表示する第1及び第2ソースドライバと、を含む。実施形態として、前記ソース駆動回路は前記フェイル感知信号が伝送される感知ラインと、前記フェイル動作信号が伝送される動作ラインと、を含む。本発明の他の実施形態はディスプレー装置の動作方法に関する。本発明の実施形態によるディスプレー装置の動作方法は外部から受信される映像信号にしたがって、複数のタイミングコントローラの中で少なくとも1つでフェイルが感知される時、フェイル動作信号を発生する段階と、前記フェイル動作信号に応答して複数のタイミングコントローラの各々で代替映像信号を発生する段階と、前記代替映像信号にしたがって代替映像を表示する段階と、を含む。実施形態として、前記複数のタイミングコントローラはマスタタイミングコントローラと複数のスレーブタイミングコントローラとに区分され、前記フェイル動作信号を発生する段階は前記複数のスレーブタイミングコントローラの中で少なくとも1つでフェイルが感知された場合にフェイル感知信号を発生する段階を含むことができる。実施形態として、前記フェイル動作信号を発生する段階は前記フェイル感知信号に応答して、前記マスタタイミングコントローラで前記フェイル動作信号を発生する段階を含むことができる。実施形態として、外部から制御信号を受信する段階と、前記複数のタイミングコントローラで前記映像信号が正常状態であると判別された場合、前記制御信号に応答して前記映像信号による映像を表示する段階と、をさらに含むことができる。実施形態として、前記フェイル動作信号を発生する段階は前記制御信号にしたがって、前記複数のタイミングコントローラの中で少なくとも1つでフェイルが感知される時前記フェイル動作信号を発生する段階を含むことができる。本発明の実施形態によれば、複数のタイミングコントローラの中で、いずれか1つでフェイルが感知された場合に、複数のタイミングコントローラは全てフェイルモードに動作する。したがって、フェイルモードの時に安定された代替映像を表示するソース駆動回路、ソース駆動回路を含むディスプレー装置、及びディスプレー装置の動作方法が提供される。前記発明の概要、及び次の詳細な説明の全ては請求された発明を例示的に示し、付加的な説明を提供するものである。参照符号が本発明の望ましい実施形態に詳細に表示され、その実施形態が参照図面に表示されている。同一の参照番号が同一又は類似の部分を参照するために説明及び図面に使用される。明細書の全体で、所定の部分が他の部分と連結されているとする時、これは直接的に連結されている場合のみでなく、その中間に他の素子を間に置いて間接的に連結されている場合も含む。明細書の全体で、所定の部分が所定の構成要素を含むとする時、これは特別に反対になる記載がない限り、他の構成要素を除外することでなく他の構成要素をさらに含むことができることを意味する。図1は本発明の第1実施形態によるディスプレー装置100を示すブロック図である。ディスプレー装置100は受信回路110、ソース駆動回路120、ゲート駆動回路GateDrivingCircuit130、及びディスプレーパネル140を含む。受信回路110は外部から受信される映像信号RGB、及び制御信号H、V、CLKをソース駆動回路120へ伝達する。例示的に、受信回路110はディスプレーパネル140を通じて映像を表示する電子機器の中央処理装置CentralProcessingUnit:CPU、図示せず、又はグラフィック処理装置GraphicProcessorUnit:GPU、図示せず又は映像信号RGB、及び制御信号H、V、CLKを受信する。例示的に、受信回路110はLVDSLowVoltageDifferentialSignaling方式、TMDSTransitionMinimizedDifferentialSignaling方式等を利用して、映像信号RGB、及び制御信号H、V、CLKの電圧レベルを低くし、周波数を高めることができる。受信回路110は映像信号RGBを第1乃至第6映像信号RGB1~RGB6に分ける。そして、受信回路110は第1乃至第6映像信号RGB1~RGB6を各々の第1乃至第6ソース駆動部151~156へ伝送する。ソース駆動回路120はディスプレーパネル140及びゲート駆動回路130に電気的に連結される。ソース駆動回路120は受信回路110から映像信号RGB、及び制御信号H、V、CLKを受信する。ソース駆動回路120は受信された制御信号H、V、CLKに応答してディスプレーパネル140を駆動する。ソース駆動回路120は第1乃至第6ソース駆動部151~156を含む。第1乃至第6ソース駆動部151~156は制御信号H、V、CLKの制御に応答して動作する。第1乃至第6ソース駆動部151~156は各々の第1乃至第6映像信号RGB1~RGB6を受信し、各々の第1乃至第6ディスプレー領域Area1~Area6に映像を表示する。第1乃至第6ソース駆動部151~156は各々の第1乃至第6タイミングコントローラ161~166を含む。そして、第1乃至第6ソース駆動部151~156は各々の第1乃至第6ソースドライバ171~176を含む。第1乃至第6タイミングコントローラ161~166の中でいずれか1つはゲート駆動回路130を制御する。図1で、第1タイミングコントローラ161がゲート駆動回路130を制御することが例示的に図示される。第1タイミングコントローラ161は垂直同期信号Vに応答してゲート駆動回路130にゲート駆動制御信号GDCを伝送する。ゲート駆動回路130はゲート駆動制御信号GDCに応答してゲートラインGLを順次的に活性化する。水平同期信号H及びメーンクロック信号CLKに応答して、第1乃至第6タイミングコントローラ161~166は各々の第1乃至第6ソースドライバ171~176を制御する。メーンクロック信号CLKに応答して、第1乃至第6タイミングコントローラ161~166は各々の第1乃至第6映像信号RGB1~RGB6を提供する。即ち、第1乃至第6タイミングコントローラ161~166は各々メーンクロック信号CLKによってサンプリングされた第1乃至第6映像信号RGB1~RGB6を提供する。第1乃至第6映像信号RGB1~RGB6は各々の第1乃至第6ソースドライバ171~176に提供される。各タイミングコントローラは水平同期信号Hに応答してソースタイミング制御信号図示せずを各ソースドライバに提供する。各ソースドライバはソースタイミング制御信号に応答して受信された映像信号を表示する。第1乃至第6ソースドライバ171~176は各々の第1乃至第6ソースラインSL1~SL6を通じてディスプレーパネル140と連結する。第1乃至第6ソースドライバ171~176は各々の第1乃至第6ディスプレー領域Area1~Area6を駆動する。供給される映像信号にしたがって、第1乃至第6ソースドライバ171~176は各々の第1乃至第6ソースラインSL1~SL6に電圧を印加する。例示的に、ゲートラインGLの各々がアクティブされると、第1ソースドライバ171は第1映像信号RGBに基づいて第1ソースラインSL1へ電圧を印加する。印加された電圧によって、第1ディスプレー領域Area1内のピクセルに映像が表示される。第2乃至第6ソースドライバ172~176も同様に構成される。ディスプレーパネル140は第1乃至第6ディスプレー領域Area1~Area6に区分される。第1乃至第6ディスプレー領域Area1~Area6は各々複数のピクセル図示せずを含む。第1乃至第6ソースドライバ171~176から提供される電圧レベルによって、各々の第1乃至第6ディスプレー領域Area1~Area6に映像が表示される。例示的に、ディスプレーパネル140はプラズマディスプレーパネルPDP、液晶ディスプレーLCD、電界放出ディスプレーFED、有機発光ディスプレーOLEDであり得る。第1乃至第6タイミングコントローラ161~166は各々の第1乃至第6映像信号RGB1~RGB6を受信し、フェイル感知機能を遂行する。第1乃至第6タイミングコントローラ161~166は制御信号H、V、CLKを受信して、フェイル感知機能を遂行できる。フェイル感知機能というのは、受信された映像信号が既定の規格に合わない時、又は制御信号が正常でない時、これを認識する機能を意味する。例示的に、第1乃至第6タイミングコントローラ161~166は各々の第1乃至第6映像信号RGB1~RGB6があらかじめ決まったデータ量を含むか否かをチェックし、チェックの結果にしたがってフェイルを感知する。例示的に、第1映像信号RGB1を利用して第1ディスプレー領域Area1内部のピクセル全ての映像が表示されない場合、第1タイミングコントローラ161はフェイルを感知する。例えば、第1タイミングコントローラ161は第1映像信号RGB1が第1領域Area1の横及び縦の規格に合うか否かチェックする。例示的に、メーンクロック信号CLKの入力が中断されるか、或いは周波数が正常でない場合、第1乃至第6タイミングコントローラ161~166はフェイルを感知する。フェイルが感知された場合、第1乃至第6タイミングコントローラ161~166は各々のフェイルモードに動作する。即ち、第1乃至第6タイミングコントローラ161~166の各々はディスプレーパネル140に代替映像が表示されるように第1乃至第6ソースドライバ171~176を制御する。例えば、ディスプレーパネル140に全てブラックallblack、又は全てホワイトallwhite映像が表示される。ディスプレーパネル140に代替映像が表示されるので、ノイズ現象が表示されない。第1乃至第6タイミングコントローラ161~166は感知ラインDLに連結される。そして、第1乃至第6タイミングコントローラ161~166は動作ラインOLに連結される。本発明の実施形態によれば、第1乃至第6タイミングコントローラ161~166の中でいずれか1つがフェイルを感知した場合、第1乃至第6タイミングコントローラ161~166は全てフェイルモードに動作する。第1乃至第6タイミングコントローラ161~166の中でいずれか1つをマスタmasterタイミングコントローラであると仮定する。そして、マスタタイミングコントローラを除外したタイミングコントローラをスレーブslaveタイミングコントローラであると仮定する。図1で、第1タイミングコントローラ161はマスタタイミングコントローラであると仮定する。そして、第2乃至第6タイミングコントローラ162~166はスレーブタイミングコントローラであると仮定する。マスタタイミングコントローラ161はフェイルを感知すれば、フェイルモードに動作する。マスタタイミングコントローラ161はフェイルを感知すれば、動作ラインOLを通じてスレーブタイミングコントローラにフェイル動作信号FOSを伝送する。スレーブタイミングコントローラ162~166はフェイルを感知すれば、フェイル感知信号FDSを発生する。発生されたフェイル感知信号FDSは感知ラインDLを通じてマスタタイミングコントローラ161へ伝送される。図1は、第2タイミングコントローラ162でフェイル感知信号FDSが発生された例を示す。マスタタイミングコントローラ161はフェイル感知信号FDSに応答してフェイルモードに動作する。そして、マスタタイミングコントローラ161はフェイル感知信号FDSに応答して動作ラインOLを通じてフェイル動作信号FOSを伝送する。スレーブタイミングコントローラ162~166は動作ラインOLを通じてフェイル動作信号FOSを受信する。スレーブタイミングコントローラ162~166はフェイル動作信号FOSに応答してフェイルモードに動作する。フェイルが感知されない場合、第1乃至第6タイミングコントローラ161~166は各々正常normalモードに動作する。即ち、第1乃至第6映像信号RGB1~RGB6が正常状態として判別された場合、第1乃至第6タイミングコントローラ161~166は各々正常モードに動作する。第1乃至第6タイミングコントローラ161~166は第1乃至第6ディスプレー領域Area1~Area6に各々の第1乃至第6映像信号RGB1~RGB6に対応する映像が表示されるように第1乃至第6ソースドライバ171~176を制御する。本発明の実施形態によれば、第1乃至第6タイミングコントローラ161~166の中でいずれか1つでフェイルが感知された場合、第1乃至第6タイミングコントローラ161~166は全てフェイルモードに動作する。したがって、フェイルモードの時に、ディスプレーパネル140の第1乃至第6ディスプレー領域Area1~Area6全てに代替映像が表示される。図2は図1の第1乃至第6タイミングコントローラ161~166を示すブロック図である。図2を参照すれば、第1乃至第6タイミングコントローラ161~166は各々感知ラインDLに連結される。そして、第1乃至第6タイミングコントローラ161~166は各々動作ラインOLに連結される。図1を参照して説明された通り、以下、第1タイミングコントローラ161はマスタタイミングコントローラで、残りのタイミングコントローラ162~166はスレーブタイミングコントローラであると仮定する。マスタタイミングコントローラ161はマスタフェイル感知器211を含む。そして、第1乃至第5スレーブタイミングコントローラ162~166は各々の第1乃至第5スレーブフェイル感知器212~216を含む。マスタフェイル感知器211、及び第1乃至第5スレーブフェイル感知器212~216は各々の第1乃至第6映像信号RGB1~RGB6に基づいてフェイルを感知する。また、マスタフェイル感知器211、及び第1乃至第5スレーブフェイル感知器212~216は制御信号H、V、CLKに基づいてフェイルを感知する。図2で、例示的に、第1スレーブフェイル感知器212でフェイル感知信号FDSが発生されることが図示される。しかし、これは例示的なこととして、マスタフェイル感知器211、及び第2乃至第5スレーブフェイル感知器213~216は全てフェイル感知信号FDSを発生することができる。マスタタイミングコントローラ161はマスタフェイルモード動作器221を含む。そして、第1乃至第5スレーブタイミングコントローラ162~166は各々の第1乃至第5スレーブフェイルモード動作器222~226を含む。マスタフェイルモード動作器221、及び第1乃至第5スレーブフェイルモード動作器222~226はフェイル動作信号FOSが受信された場合に各々の第1乃至第6代替映像信号SRGB1~SRGB6を発生させる。発生された第1乃至第6代替映像信号SRGB1~SRGB6は各々の第1乃至第6ソースドライバ171~176図1参照へ伝送される。マスタタイミングコントローラ161はマスタ動作信号発生器231、マスタ感知パッド241、及びマスタ動作パッド251をさらに含む。マスタ動作信号発生器231はマスタ感知パッド241からフェイル感知信号FDSが受信された場合にフェイル動作信号FOSを発生する。また、マスタ動作信号発生器231はマスタフェイル感知器211からフェイル感知信号FDSが受信された場合にフェイル動作信号FOSを発生する。マスタ感知パッド241は感知ラインDLを通じて受信されたフェイル感知信号FDSをマスタ動作信号発生器231へ伝達する。マスタ動作パッド251はマスタ動作信号発生器231で発生されたフェイル動作信号FOSを動作ラインOLへ伝達する。第1スレーブタイミングコントローラ162は第1スレーブ感知パッド242、及び第1スレーブ動作パッド252をさらに含む。第1スレーブ感知パッド242は第1スレーブフェイル感知器212で発生されたフェイル感知信号FDSを感知ラインDLへ伝達する。第1スレーブ動作パッド252は動作ラインOLを通じて受信されたフェイル動作信号FOSを第1スレーブフェイルモード動作器222へ伝達する。第2乃至第5スレーブタイミングコントローラ163~166は第1スレーブタイミングコントローラ162と同様に構成される。第1スレーブフェイル感知器212でフェイルが感知された場合、第1スレーブフェイル感知器212でフェイル感知信号FDSが発生される。第1スレーブ感知パッド242は発生されたフェイル感知信号FDSを感知ラインDLへ伝達する。スレーブタイミングコントローラ162~166の中で少なくとも1つでフェイル感知信号FDSが発生された場合、フェイル感知信号FDSはマスタタイミングコントローラ161へ伝送される。フェイル感知信号FDSに応答して、マスタタイミングコントローラ161は第1代替映像信号SRGB1を発生する。そして、フェイル感知信号FDSに応答して、マスタタイミングコントローラ161はフェイル動作信号FOSを発生する。具体的に、マスタ感知パッド241はフェイル感知信号FDSを受信し、フェイル感知信号FDSをマスタ動作信号発生器231へ伝達する。マスタ動作信号発生器231はフェイル感知信号FDSに応答してフェイル動作信号FOSを発生させる。フェイル動作信号FOSはマスタ動作パッド251を通じて動作ラインOLへ伝送される。また、フェイル動作信号FOSはマスタフェイルモード動作器221へ伝送される。マスタフェイルモード動作器221はフェイル動作信号FOSに応答して第1代替映像信号SRGB1を発生する。第1乃至第5スレーブフェイルモード動作器222~226は各々の第1乃至5スレーブ動作パッド252~256を通じてフェイル動作信号FOSを受信する。フェイル動作信号FOSに応答して、第1乃至第5スレーブフェイルモード動作器222~226は各々の第2乃至第6代替映像信号SRGB2~SRGB6を発生する。結果的に、第1乃至第6ソースドライバ171~176図1参照は各々の第1乃至第6代替映像信号SRGB1~SRGB6を受信する。そして、第1乃至第6ソースドライバ171~176は各々の第1乃至第6ディスプレー領域Area1~Area6に代替映像を表示する。第2乃至第5スレーブフェイル感知器213~216でフェイルが感知された場合も、第1スレーブフェイル感知器212でフェイルが感知された場合と同様に説明される。よって追加的な説明は省略される。マスタフェイル感知器211でフェイルが感知されると仮定する。マスタフェイル感知器211はマスタ動作信号発生器231にフェイル感知信号FDSを伝送する。フェイル感知信号FDSに応答して、マスタ動作信号発生器231はフェイル動作信号FOSを発生する。フェイル動作信号FOSはマスタ動作パッド251を通じて動作ラインOLへ伝送される。また、フェイル動作信号FOSはマスタフェイルモード動作器221へ伝送される。フェイル動作信号FOSに応答して、マスタフェイルモード動作器221は第1代替映像信号SRGB1を発生する。第1乃至第5スレーブフェイルモード動作器222~226は各々の第1乃至第5スレーブ動作パッド252~256を通じてフェイル動作信号FOSを受信する。フェイル動作信号FOSに応答して、第1乃至第5スレーブフェイルモード動作器222~226は各々の第2乃至第6代替映像信号SRGB2~SRGB6を発生する。図3は本発明の第2実施形態によるディスプレー装置300を示すブロック図である。図3を参照すれば、ディスプレー装置300は受信回路310、ソース駆動回路320、ゲート駆動回路330、ディスプレーパネル340、及びマスタ-スレーブ制御回路390を含む。受信回路310は図1の受信回路110と同様に構成される。即ち、受信回路310は外部から受信された映像信号RGB、及び制御信号H、V、CLKをソース駆動回路320へ伝達する。ソース駆動回路320は第1乃至第6ソース駆動部351~356を含む。ソース駆動回路320はマスタ-スレーブ制御回路390から状態制御信号SCを受信する。第1乃至第6ソース駆動部351~356は各々の第1乃至第6タイミングコントローラ361~366を含む。そして、第1乃至第6ソース駆動部351~356は各々の第1乃至第6ソースドライバ371~376を含む。第1乃至第6タイミングコントローラ361~366は状態制御信号SCによってマスタタイミングコントローラと複数のスレーブタイミングコントローラとの中でいずれか1つで動作する。状態制御信号SCによって、第1乃至第6タイミングコントローラ361~366の中で1つ例えば、361はマスタタイミングコントローラであり、残り例えば、362~366はスレーブタイミングコントローラである。マスタタイミングコントローラ361でフェイルが感知された場合、マスタタイミングコントローラ361はフェイル動作信号FOSを提供する。そして、マスタタイミングコントローラ361は第1ソースドライバ371に第1代替映像信号図示せずを伝送する。スレーブタイミングコントローラ362~366は各々のフェイル動作信号FOSに応答して第2乃至第6代替映像信号図示せずを発生させる。スレーブタイミングコントローラ362~366でフェイルが感知された場合、スレーブタイミングコントローラ362~366はフェイル感知信号FDSを伝送する。マスタタイミングコントローラ361は感知ラインDLを通じてフェイル感知信号FDSを受信する。スレーブタイミングコントローラ362~366の中で少なくとも1つでフェイルが感知されれば、マスタタイミングコントローラ361はフェイル感知信号FDSを受信することができる。マスタタイミングコントローラ361はフェイル感知信号FDSに応答してフェイル動作信号FOSを動作ラインOLへ伝送する。そして、マスタタイミングコントローラ361は第1ソースドライバ371へ第1代替映像信号図示せずを伝送する。スレーブタイミングコントローラ362~366はフェイル動作信号FOSに応答して第2乃至第6代替映像信号図示せずを発生させる。ゲート駆動回路330は図1のゲート駆動回路130と同様に構成される。ゲート駆動回路330は第1乃至第6タイミングコントローラ361~366の中で1つの制御に応答して動作する。即ち、ゲート駆動回路330は第1乃至第6タイミングコントローラ361~366の中で一つからゲート駆動制御信号GDCを受信する。そして、ゲート駆動回路330はゲート駆動制御信号GDCに応答してゲートラインGLの各々を順次的に活性化する。図4Aはディスプレー装置300の駆動方法を示す順序図である。図1乃至図3、及び図4Aを参照すれば、S100段階で、入力映像信号は複数の、例えば、6つの映像信号RGB1~RGB6で分かれる。このような動作は図1の受信回路110又は図3の受信回路310によって遂行される。S110段階で、複数の映像信号RGB1~RGB6の中で少なくとも1つが非正常abnormalであるか否かが判別される。このような動作は図1のソース駆動回路120によって遂行される。図示しないが、判別動作は図1の受信回路110又は図3の受信回路310によって、遂行されるか、或いは受信回路及びソース駆動回路の間に位置された回路によって遂行され得る。複数の映像信号RGB1~RGB6が正常normalに判別された場合に、S120段階が遂行される。S120段階で、図1のディスプレーパネル140又は図3のディスプレーパネル340はソース駆動回路120を通じて受信された複数の映像信号にしたがって駆動される。複数の映像信号RGB1~RGB6が非正常abnormalに判別された場合に、S130段階が遂行される。S130段階で、代替映像信号SRGB1~SRGB6図2参照がソース駆動回路120によって発生される。そして、S140段階で、図1のディスプレーパネル140又は図3のディスプレーパネル340はソース駆動回路120を通じて受信された代替映像信号SRGB1~SRGB6にしたがって駆動される。図4Bは図3のディスプレー装置300がフェイルモードに動作する方法を示す順序図である。図1乃至図3、図4Bを参照すれば、S200段階で、受信回路310から第1乃至第6映像信号RGB1~RGB6が各々の第1乃至第6タイミングコントローラ361~366へ伝送される。また、第1乃至第6タイミングコントローラ361~366は各々の受信回路310から制御信号H、V、CLKを受信する。第1乃至第6タイミングコントローラ361~366は各々の第1乃至第6映像信号RGB1~RGB6を感知する。第1乃至第6タイミングコントローラ361~366は各々制御信号H、V、CLKを感知する。そして、第1乃至第6タイミングコントローラ361~366の中で少なくとも1つでフェイル感知信号FDSが発生されるS210。第1タイミングコントローラ361はマスタタイミングコントローラである。第1タイミングコントローラ361はフェイル感知信号FDSに応答してフェイル動作信号FOSを発生するS220。第2乃至第6タイミングコントローラ362~366でフェイルが感知された場合、第1タイミングコントローラ361は感知ラインDLを通じてフェイル感知信号FDSを受信する。フェイル感知信号FDSに応答して、第1タイミングコントローラ361はフェイル動作信号FOSを発生する。第1タイミングコントローラ361でフェイルが感知された場合に、感知ラインDLを通じてフェイル感知信号FDSを受信する動作無しで、第1タイミングコントローラ161、361はフェイル動作信号FOSを発生させる。フェイル動作信号FOSは動作ラインOLを通じて第2乃至第6タイミングコントローラ362~366へ伝送される。フェイル動作信号FOSに応答して、第2乃至第6タイミングコントローラ362~366は各々の第2乃至第6代替映像信号SRGB1~SRGB6を発生させる。フェイル動作信号FOSに応答して、第1タイミングコントローラ361は第1代替映像信号SRGB1を発生する。即ち、フェイル動作信号FOSに応答して、第1乃至第6タイミングコントローラ361~366は各々の第1乃至第6代替映像信号SRGB1~SRGB6を発生させるS230。第1乃至第6ソースドライバ371~376は各々の第1乃至第6代替映像信号SRGB1~SRGB6を受信する。そして、第1乃至第6ソースドライバ371~376は各々の第1乃至第6ディスプレー領域Area1~Area6に代替映像を表示するS240。以上、図4を参照した説明は図1の実施形態にも同様に適用される。本発明の実施形態によれば、マスタタイミングコントローラ361、及びスレーブタイミングコントローラ362~366は全て同一の工程を通じて製造され得る。そして、状態制御信号SCを利用して、マスタタイミングコントローラ361、及びスレーブタイミングコントローラ362~366が区分され得る。図5は図3の第1及び第2タイミングコントローラ361、362を例示的に示すブロック図である。図3及び図5を参照すれば、第1タイミングコントローラ361は第1及び第2ラインL11、L12に連結される。そして第2タイミングコントローラ362は第1及び第2ラインL21、L22に連結される。第1及び第2ラインL11、L12を通じて伝送される論理値は状態制御信号SC図3参照を構成する。そして、第1及び第2ラインL21、L22を通じて伝送される論理値は状態制御信号SCを構成する。即ち、状態制御信号SCは2ビットで構成され得る。図5で、第1及び第2タイミングコントローラ361、362のみが図示されるか、第3乃至第6タイミングコントローラ363~366は第2タイミングコントローラ362と同様に構成され得る。第1及び第2ラインL11、L12を通じて各々の論理値ローlow、及びハイhighを受信するタイミングコントローラはマスタタイミングコントローラである。第1及び第2ラインL21、L22を通じて各々の論理値ハイ、及びローを受信するタイミングコントローラはスレーブタイミングコントローラである。即ち、マスタ-スレーブ制御回路390は第1及び第2タイミングコントローラ361、362に状態制御信号SCを伝送することによって、マスタタイミングコントローラ及びスレーブタイミングコントローラを決定する。図5で、例示的に第1タイミングコントローラ361はマスタタイミングコントローラであり、第2タイミングコントローラ362は第1スレーブタイミングコントローラである。図5に図示しない第3乃至第6タイミングコントローラ363~366は、各々の第2乃至第5スレーブタイミングコントローラとして動作する。マスタタイミングコントローラ361はマスタフェイル感知器411、マスタフェイルモード動作器421、マスタ動作信号発生器431、マスタ感知パッド441、及びマスタ動作パッド451を含む。マスタフェイル感知器411は第1映像信号RGB1、及び制御信号H、V、CLKを感知する。フェイルが感知されれば、マスタフェイル感知器411は論理値ハイを有するフェイル感知信号FDSを発生する。同様に、第1スレーブフェイル感知器412は第2映像信号RGB2、及び制御信号H、V、CLKを感知する。感知結果にしたがって、第1スレーブフェイル感知器412は論理値ハイを有するフェイル感知信号FDSを出力する。図5で、第1スレーブフェイル感知器412でフェイルが感知されることが図示される。マスタフェイルモード動作器421は論理値ハイを有するフェイル動作信号FOSを受信すれば、第1代替映像信号SRGB1を発生させる。マスタ動作信号発生器431は第1論理ゲートG1及び第1マルチプレクサM1を含む。第1論理ゲートG1はマスタフェイル感知器411、及びマスタ感知パッド441の中でいずれか1つから論理値ハイを受信すれば、論理値ハイを有するフェイル動作信号FOSを出力する。第1論理ゲートG1の出力ラインは第1マルチプレクサM1及び第5論理ゲートG5に連結される。第1マルチプレクサM1は第2ラインL12に連結される。第1マルチプレクサM1は第2ラインL12の論理値によって第1及び第4論理ゲートG1、G4の中でいずれか1つの出力ラインとマスタフェイルモード動作器421とを連結する。第1マルチプレクサM1は第2ラインL12を通じて論理値ハイを受信する。第1マルチプレクサM1は第1及び第4論理ゲートG1、G4の出力ラインの中で第1論理ゲートG1の出力ラインをマスタフェイルモード動作器421に連結される。マスタタイミングコントローラ361はマスタ感知パッド441を通じてフェイル感知信号FDSを受信する。マスタ感知パッド441は第2及び第3論理ゲートG2、G3、及び第1NMOSトランジスタNT1を含む。第2論理ゲートG2は第2ラインL12及び感知ラインDLに連結される。第2論理ゲートG2は否定論理積NAND演算を遂行する。第2ラインL12の論理値はハイである。したがって、第2論理ゲートG2は感知ラインDLの論理値を反転させて出力する。例えば、感知ラインDLの論理値がローである場合、第2論理ゲートG2はハイを出力する。第3論理ゲートG3は第1ラインL11及びマスタフェイル感知器411に連結される。第3論理ゲートG3は論理積演算を遂行する。第1ラインL11を通じて伝送される論理値はハイであるため、第3論理ゲートG3はマスタフェイル感知器411で出力される論理値に関わらずローを出力する。即ち、第3論理ゲートG3は非活性化される。マスタフェイル感知器411でフェイル感知信号FDSが出力されても、第1NMOSトランジスタNT1はターンオンされない。結果的に、マスタ感知パッド441は感知ラインDLからフェイル感知信号FDSを受信する。マスタ動作パッド451は第1論理ゲートG1から受信されるフェイル動作信号FOSを動作ラインOLへ伝達する。マスタ動作パッド451は第4及び第5論理ゲートG4、G5を含む。第4論理ゲートG4は論理値ローを有する第1ラインL11に連結される。第4論理ゲートG4は論理積AND演算を遂行する。したがって、第4論理ゲートG4は第5論理ゲートG5の出力に関わらず論理値ローを出力する。即ち、第4論理ゲートG4は非活性化される。第5論理ゲートG5は論理値ハイを有する第2ラインL12に連結される。第5論理ゲートG5は論理積演算を遂行する。第1論理ゲートG1で出力される論理値によって、第5論理ゲートG5で出力される論理値は変更される。結果的に、マスタ動作パッド451はフェイル動作信号FOSを動作ラインOLへ伝送する。第1スレーブタイミングコントローラ362は第1スレーブフェイル感知器412、第1スレーブフェイルモード動作器422、第1スレーブ動作信号発生器432、第1スレーブ感知パッド442、及び第1スレーブ動作パッド452を含む。第1スレーブフェイル感知器412は第2映像信号RGB2、及び制御信号H、V、CLKを感知する。フェイルが感知されれば、第1スレーブフェイル感知器412は論理値ハイを有するフェイル感知信号FDSを発生させる。第1スレーブフェイルモード動作器422は論理値ハイを有するフェイル動作信号FOSを受信すれば、第2代替映像信号SRGB2を発生させる。第1スレーブ動作信号発生器432は第2マルチプレクサM2及び第6論理ゲートG6を含む。第2マルチプレクサM2は第2ラインL22の論理値によって第6及び第9論理ゲートG6、G9の中でいずれか1つの出力ラインとスレーブフェイルモード動作器422を連結する。第2ラインL22の論理値はローであるので、第2マルチプレクサM2は第9論理ゲートG9の出力ラインと第1スレーブフェイルモード動作器422とを連結する。したがって、第1スレーブフェイルモード動作器422は第6論理ゲートG6で出力される論理値に関わらず第9論理ゲートG9で出力される論理値を受信する。第6論理ゲートG6の出力は動作ラインOLへ伝送されない。具体的に、第10論理ゲートG10は第2ラインL22から論理値ローを受信する。第6論理ゲートG6で出力される論理値によって、第10論理ゲートG10で出力される論理値は変更されない。第1スレーブ感知パッド442は第7及び第8論理ゲートG7、G8、及び第2NMOSトランジスタNT2を含む。第7論理ゲートG7は第2ラインL22から論理値ローを受信する。第7論理ゲートG7は否定論理積NAND演算を遂行する。したがって、第7論理ゲートG7で出力される論理値は感知ラインDLの論理値によって変更されない。第8論理ゲートG8は第1ラインL21の論理値ハイを受信する。第8論理ゲートG8は論理積演算を遂行する。したがって、第1スレーブフェイル感知器412で出力される論理値によって第8論理ゲートG8で出力される論理値が決定される。第8論理ゲートG8で出力される電圧によって第2NMOSトランジスタNT2はターンオンされる。例示的に、第1スレーブフェイル感知器412で論理値ハイを有するフェイル感知信号FDSを発生する場合、第8論理ゲートG8は論理値ハイを出力する。第8論理ゲートG8の出力電圧によって、第2NMOSトランジスタNT2はターンオンされる。そして、感知ラインDLは接地ノードと連結される。感知ラインDLにインピーダンス素子を通じて電源電圧VDDが印加される。図5で、例示的に感知ラインDLは抵抗Rを通じて電源電圧VDDを受信することと図示される。即ち、フェイル感知信号FDSが発生されない場合、感知ラインDLの論理値はハイである。第2NMOSトランジスタNT2がターンオンされる時、感知ラインDLの論理値はローに変更される。即ち、第1スレーブ感知パッド442は第1スレーブフェイル感知器412から受信されたフェイル感知信号FDSの論理値を反転させて出力する。結果的に、第1スレーブ感知パッド442はフェイル感知信号FDSを感知ラインDLへ伝送する。第1スレーブ動作パッド452は第9及び第10論理ゲートG9、G10を含む。第9論理ゲートG9は第1ラインL21を通じて論理値ハイを受信する。第9論理ゲートG9は論理積演算を遂行する。したがって、動作ラインOLを通じて受信される論理値によって第9論理ゲートG9で出力される論理値が決定される。第9論理ゲートG9の出力は第2マルチプレクサM2を通じて第1スレーブフェイルモード動作器422へ伝送される。したがって、第1スレーブフェイルモード動作器422は第1スレーブ動作パッド452を通じてフェイル動作信号FOSを受信する。第10論理ゲートG10は第2ラインL22を通じて論理値ローを受信する。第10論理ゲートG10で出力される論理値は第6論理ゲートG6で出力される論理値によって変動しない。即ち、第10論理ゲートG10は非活性化される。結果的に、第1スレーブ動作パッド452は動作ラインOLからフェイル動作信号FOSを受信する。図6は第1スレーブフェイル感知器412でフェイル感知信号FDSが発生される場合を示す。図6を参照すれば、第1スレーブフェイル感知器412は論理値ハイを有するフェイル感知信号FDSを発生する。フェイル感知信号FDSに応答して、第1スレーブ感知パッド442はフェイル感知信号FDSの論理値を反転させて出力する。即ち、第2NMOSトランジスタNT2はターンオンされ、論理値ローを有するフェイル感知信号FDSが感知ラインDLへ伝送される。感知ラインDLを通じてフェイル感知信号FDSが伝送される。マスタ感知パッド441は感知ラインDLを通じて受信されたフェイル感知信号FDSの論理値を反転させて出力する。即ち、第2論理ゲートG2は感知ラインDLを通じて論理値ローを受信し、論理値ハイを出力する。第1論理ゲートG1は第2論理ゲートG2から論理値ハイを受信し、論理値ハイを有するフェイル動作信号FOSを出力する。フェイル動作信号FOSはマスタフェイルモード動作器421へ伝送される。一方、第1論理ゲートG1から論理値ハイを受信することによって、第5論理ゲートG5は論理値ハイを出力する。動作ラインOLの論理値はローからハイに変更される。即ち、マスタ動作パッド451はマスタ動作信号発生器431から受信されたフェイル動作信号FOSを動作ラインOLへ伝達する。動作ラインOLを通じて、フェイル動作信号FOSは第1スレーブ動作パッド452へ伝送される。第9論理ゲートG9は動作ラインOLから論理値ハイを受信し、論理値ハイを出力する。即ち、第1スレーブ動作パッド452はフェイル動作信号FOSを第2マルチプレクサM2へ伝送する。そして、フェイル動作信号FOSは第2マルチプレクサM2を通じて第1スレーブフェイルモード動作器422へ伝送される。第1スレーブフェイルモード動作器422はフェイル動作信号FOSに応答して、第2代替映像信号SRGB2を発生する。図6に図示しないが、第2乃至第5スレーブタイミングコントローラ363~366もフェイル動作信号FOSを受信する。フェイル動作信号FOSに応答して、第2乃至第5スレーブタイミングコントローラ363~366は各々の第3乃至第6代替映像信号図示せずを発生させる。図7はマスタフェイル感知器411でフェイル感知信号FDSが発生される場合を示す。図7を参照すれば、マスタフェイル感知器411は論理値ハイを有するフェイル感知信号FDSを発生する。第1論理ゲートG1は論理値ハイであるフェイル感知信号FDSに応答して論理値ハイであるフェイル動作信号FOSを発生する。フェイル動作信号FOSはマスタフェイルモード動作器421へ伝送される。フェイル動作信号FOSに応答して、マスタフェイルモード動作器421は第1代替映像信号SRGB1を発生させる。第5論理ゲートG5は第1論理ゲートG1で出力されるフェイル動作信号FOSを受信する。第5論理ゲートG5は論理値ハイを出力する。即ち、マスタ動作パッド451はフェイル動作信号FOSを動作ラインOLへ伝達する。フェイル動作信号FOSは動作ラインOLを通じて第1スレーブ動作パッド452へ伝送される。第9論理ゲートG9はフェイル動作信号FOSを第2マルチプレクサM2へ伝送する。フェイル動作信号FOSは第2マルチプレクサM2を通じて第1スレーブフェイルモード動作器422へ伝送される。第1スレーブフェイルモード動作器422はフェイル動作信号FOSに応答して第2代替映像信号SRGB2を発生する。図8は図5のマスタタイミングコントローラ361及び第1スレーブタイミングコントローラ362でフェイルが感知される場合を示すタイミング図である。図8を参照した説明で、第2乃至第5スレーブタイミングコントローラ363~366でフェイルが感知されないと仮定する。図3、図5、及び図8を参照すれば、第1乃至第2映像信号RGB1、RGB2が正常状態に判別された場合、マスタ、及び第1スレーブフェイル感知器411、412は論理値ローを出力する。この時、第1乃至第6代替映像信号SRGB1~SRGB6は発生しない。マスタフェイル感知器411でフェイル感知信号FDSが発生されれば、マスタフェイル感知器411の出力は論理値ローからハイに遷移される。そして、動作ラインOLの論理値はローからハイに遷移されるa。即ち、マスタフェイル感知器411でフェイル感知信号FDSが発生すれば、マスタタイミングコントローラ361はフェイル動作信号FOSを発生させる。この時、第1乃至第6代替映像信号SRGB1~SRGB6が発生される。フェイル感知信号FDSの発生が中止されれば、マスタフェイル感知器411の出力が論理値ローに遷移される。そして、フェイル動作信号FOSの発生が中止される。したがって、動作ラインOLの論理値はローに遷移されるb。第1乃至第6代替映像信号SRGB1~SRGB6の発生は中止される。第1スレーブフェイル感知器412でフェイル感知信号FDSが発生されれば、第1スレーブフェイル感知器412の出力が論理値ローからハイに遷移される。感知ラインDLの論理値はハイからローに変更されるc。フェイル感知信号FDSに応答して、マスタタイミングコントローラ361はフェイル動作信号FOSを発生させる。動作ラインOLの論理値はハイに変更される。そして、第1乃至第6代替映像信号SRGB1~SRGB6が発生される。第1スレーブフェイル感知器412の出力は論理値ローに遷移されれば、感知ラインDLの論理値はハイに遷移されるd。即ち、フェイル感知信号FDSの発生が中止されれば、感知ラインDLの論理値はハイに遷移される。マスタタイミングコントローラ361はフェイル動作信号FOSの発生を中止する。したがって、動作ラインOLの論理値をローに遷移される。第1乃至第6代替映像信号SRGB1~SRGB6の発生は中止される。第1スレーブフェイル感知器412でフェイル感知信号FDSがまた発生すれば、第1スレーブフェイル感知器412の出力は論理値ハイに変更される。そして、感知ラインDLの論理値はローに変更されるe。感知ラインDLの論理値がローに変更されることによって、動作ラインOLの論理値はハイに変更される。第1乃至第6代替映像信号SRGB1~SRGB6が発生される。マスタフェイル感知器411の出力が論理値ハイに変更される時、動作ラインOLの論理値は既にハイである。動作ラインOLの論理値は維持される。第1スレーブフェイル感知器412の出力が論理値ローに変更される時、感知ラインDLの論理値はローからハイに変更されるf。この時、マスタフェイル感知器411の出力は論理値ハイであるので、動作ラインOLの論理値は維持される。マスタフェイル感知器411の出力が論理値ローに変更される。マスタフェイル感知器411、及び第1スレーブフェイル感知器412全てでフェイル感知信号FDSが発生されない。マスタタイミングコントローラ362はフェイル動作信号FOSの発生を中止する。動作ラインOLの論理値はローに変更される。そして、第1乃至第6代替映像信号SRGB1~SRGB6の発生は中止される。本発明の実施形態によれば、マスタ及びスレーブタイミングコントローラ361~366の中でいずれか1つでフェイル感知信号FDSが発生された場合、マスタ及びスレーブタイミングコントローラ361~366は全てフェイルモードに動作する。マスタ及びスレーブタイミングコントローラ361~366全てでフェイル感知信号FDSが発生されない場合、マスタ、及びスレーブタイミングコントローラ361~366は正常モードに動作する。図9は図3の第1及び第2タイミングコントローラ361、362の他の実施形態を示すブロック図である。図9を参照すれば、マスタ感知パッド641を除外すれば、マスタタイミングコントローラ561は図5のマスタタイミングコントローラ361と同様に構成される。そして、第1スレーブ感知パッド642を除外すれば、第1スレーブタイミングコントローラ562は図5の第1スレーブタイミングコントローラ362と同様に構成される。マスタ感知パッド641及び第1スレーブ感知パッド642を除外した構成に対する詳細な説明は省略される。感知ラインDLはインピーダンス素子を通じて接地電圧を受信する。図9で、例示的に感知ラインDLは抵抗Rを通じて接地電圧を受信する。フェイル感知信号FDSが発生される前まで、感知ラインDLの電圧レベルは接地電圧レベルに対応する。第1スレーブ感知パッド642は第13及び第14論理ゲートG13、G14、及び第2PMOSトランジスタPT2を含む。第13論理ゲートG13は第2ラインL22を通じて論理値ローを受信する。第13論理ゲートG13は感知ラインDLを通じて受信される論理値に関わらず論理値ローを出力する。即ち、第13論理ゲートG13は非活性化される。第14論理ゲートG14は第1ラインL21を通じて論理値ハイを受信する。第14論理ゲートG14は否定論理積演算を遂行する。したがって、第14論理ゲートG14は第1スレーブフェイル感知器412で受信される論理値を反転させて出力する。第1スレーブフェイル感知器412でフェイル感知信号FDSが発生されない場合、第14論理ゲートG14は論理値ローを受信する。この時、第14論理ゲートG14は論理値ハイを出力する。第2PMOSトランジスタPT2はターンオフされる。第1スレーブフェイル感知器412でフェイル感知信号FDSが発生される場合、第14論理ゲートG14は論理値ハイを受信する。第14論理ゲートG14は論理値ローを出力する。第2PMOSトランジスタPT2はターンオンされる。そして、感知ラインDLに電源電圧が印加される。即ち、感知ラインDLを通じて論理値ハイを有するフェイル感知信号FDSが伝送される。マスタ感知パッド641は第11及び第12論理ゲートG11、G12、及び第1PMOSトランジスタPT1を含む。第11論理ゲートG11は第2ラインL22を通じて論理値ハイを受信する。第11論理ゲートG11は論理積演算を遂行する。第11論理ゲートG11の出力は感知ラインDLを通じて受信される論理値によって決定される。感知ラインDLを通じて論理値ハイが受信される場合、第11論理ゲートG11は論理値ハイを出力する。即ち、マスタ感知パッド641は感知ラインDLを通じて受信されるフェイル感知信号FDSをマスタ動作信号発生器431へ伝達する。第12論理ゲートG12は第1ラインL21を通じて論理値ローを受信する。第12論理ゲートG12は否定論理積演算を遂行する。第12論理ゲートG12はマスタフェイル感知器411の出力に関わらず論理値ハイを出力する。第1PMOSトランジスタPT1はターンオフ状態を維持する。図5の第1スレーブタイミングコントローラとは異なり、図9の第1スレーブタイミングコントローラ562は感知ラインDLを通じて論理値ハイを有するフェイル感知信号FDSを伝送する。図10は図9のマスタタイミングコントローラ561及び第1スレーブタイミングコントローラ562でフェイルが感知される場合を示すタイミング図である。感知ラインDLの論理値を除外すれば、図10のタイミング図は図8と同様に説明される。したがって、詳細な説明は省略される。第1スレーブフェイル感知器562でフェイル感知信号FDSが発生される時、第1スレーブフェイル感知器562の出力は論理値ローから論理値ハイに遷移される。この時、感知ラインDLの論理値はローから論理値ハイに遷移される。第1スレーブフェイル感知器562でフェイル感知信号FDSの発生が中止される時、第1スレーブフェイル感知器562の出力は論理値ローに遷移される。この時、感知ラインDLの論理値はローに遷移される。図11は本発明の第3実施形態によるディスプレー装置700を示すブロック図である。図11を参照すれば、ディスプレー装置700は受信回路710、タイミング制御回路720、ゲート駆動回路730、ディスプレーパネル740、及び第1乃至第6ソースドライバ771~776を含む。受信回路710、ゲート駆動回路730、及びディスプレーパネル740は図1の受信回路110、ゲート駆動回路130、及びディスプレーパネル140と同様に構成される。以下、詳細な説明は省略される。各々の第1乃至第6ソース駆動部151~156図1参照に含まれないことを除外すれば、第1乃至第6タイミングコントローラ761~766は図1のタイミングコントローラ161~166と同様に構成される。そして、各々の第1乃至第6ソース駆動部151~156図1参照に含まれないことを除外すれば、第1乃至第6ソースドライバ771~776は図1のソースドライバ171~176と同様に構成される。タイミング制御回路720は映像信号RGB、及び制御信号H、V、CLKを受信する。タイミング制御回路720は第1乃至第6タイミングコントローラ761~766を含む。第1乃至第6タイミングコントローラ761~766は各々の第1乃至第6映像信号RGB1~RGB6を感知する。また、第1乃至第6タイミングコントローラ761~766は制御信号H、V、CLKを感知する。第1乃至第6タイミングコントローラ761~766の中でいずれか1つでフェイルが感知された場合、第1乃至第6タイミングコントローラ761~766は各々の第1乃至第6代替映像信号SRGB1~SRGB6を発生させる。即ち、第1乃至第6タイミングコントローラ761~766の中でいずれか1つがフェイルを感知した場合、第1乃至第6タイミングコントローラ761~766は全てフェイルモードに動作する。第1乃至第6タイミングコントローラ761~766全てフェイルを感知しない場合、第1乃至第6タイミングコントローラ761~766は図11に図示されたことと異なり、各々の第1乃至第6映像信号RGB1~RGB6を発生させる。即ち、第1乃至第6タイミングコントローラ761~766は正常モードに動作する。図12は本発明の実施形態によるディスプレー装置1400を含むコンピュータシステム1000を示すブロック図である。図12を参照すれば、コンピュータシステム1000は中央処理装置CPU1100、メモリ装置1200、システムバス1300、ディスプレー装置1400、オーディオ装置1500、及び電源供給装置1600を含む。中央処理装置1100はコンピュータシステム1000の諸般動作を制御する。中央処理装置1100はシステムバス1300を通じてメモリ装置1200、ディスプレー装置1400、オーディオ装置1500、及び電源供給装置1600と連結される。中央処理装置1100はモバイル電子装置を制御するためのファームウェアfirmwareを駆動するように構成される。ファームウエアはメモリ装置1200からノードされる。メモリ装置1200は揮発性メモリと不揮発性メモリとを含む。揮発性メモリは電源供給が遮断されれば格納されていたデータが消滅するメモリである。揮発性メモリにはSRAMStaticRAM、DRAMDynamicRAM、SDRAMSynchronousDRAM等がある。不揮発性メモリは電源供給が遮断されても格納されていたデータを維持するメモリ装置である。不揮発性メモリにはROMReadOnlyMemory、PROMProgrammableROM、EPROMElectricallyProgrammableROM、EEPROMElectricallyErasableandProgrammableROM、フラッシュメモリ、PRAMPhase-changeRAM、MRAMMagneticRAM、RRAMResistiveRAM、FRAMFerroelectricRAM等がある。メモリ装置1200は少なくとも2以上の上に例示されたメモリの組合を含むことができる。メモリ装置1200にはコンピュータシステム1000の駆動に必要なデータが格納されることができる。例えば、メモリ装置1200にはコンピュータシステム1000を駆動するための運営体制、アプリケーションプログラム等が格納される。また、中央処理装置1100はメモリ装置1200に含まれる揮発性メモリ装置に運営体制、アプリケーションプログラム等をノードする。メモリ装置1200に含まれた不揮発性メモリ装置はメモリカードMemoryCard、又はソリッドステートディスクSolidStateDisk、SSDと実質的に同一に構成されることができる。メモリ1200はメモリアレイ図示せず、及びメモリアレイを制御するためのコントローラ図示せずを含むことができる。ディスプレー装置1400は図1、図3、又は図11を参照して説明されたディスプレー装置100、300、700と同様に構成される。ディスプレー装置1400は中央処理装置1100から映像信号、及び制御信号図示せずを受信する。ディスプレー装置1400は映像信号、及び制御信号を感知し、ディスプレーパネル140、340、740に代替映像を表示できる。オーディオ装置1500はスピーカSPKに連結される。オーディオ装置1500は中央処理装置1100の制御によって音声データを再生する。電源供給器1600はコンピュータシステム1000の駆動に必要な電力を供給する。図示しないが、本発明によるコンピュータシステム1000には応用チップセットApplicationChipset、カメライメージプロセッサCameraImageProcessor、CIS、モデムModem等がさらに提供されることができる。例示的に、コンピュータシステム1000はコンピュータ、UMPCUltraMobilePC、ワークステーション、ネットブックnet-book、PDAPersonalDigitalAssistants、ポータブルportableコンピュータ、ウェブタブレットwebtablet、無線電話機wirelessphone、モバイルフォンmobilephone、スマートフォンsmartphone、e-ブックe-book、PMPportablemultimediaplayer、携帯用ゲーム機、ナビゲーションnavigation装置、ブラックボックスblackbox、デジタルカメラdigitalcamera、DMBDigitalMultimediaBroadcasting再生器、デジタル音声録音器digitalaudiorecorder、デジタル音声再生器digitalaudioplayer、デジタル映像録画器digitalpicturerecorder、デジタル映像再生器digitalpictureplayer、デジタル動映像録画器digitalvideorecorder、デジタル動映像再生器digitalvideoplayer、情報を無線環境で送受信できる装置、ホームネットワークを構成する多様な電子装置の中で1つ、コンピュータネットワークを構成する多様な電子装置の中で1つ、テレマティクスネットワークを構成する多様な電子装置の中で1つ、RFID装置等に実装できる。本発明の実施形態によれば、複数のタイミングコントローラの中でいずれか1つでフェイルが感知された場合に、複数のタイミングコントローラは全てフェイルモードに動作する。したがって、フェイルモードの時に安定した代替映像を表示するディスプレー装置が提供されている。一方、本発明の範囲、又は技術的思想を逸脱しないで本発明の構造が多様に修正されるか、或いは変更できることはこの分野に熟練された者等に自明である。詳述した内容を考慮してみる時、本発明の修正、及び変更が下の請求項、及び同等物の範疇の内に属すると、本発明がこの発明の変更、及び修正を含むことと看做される。