"複数の画像の画像処理を行う画像処理装置であって、入力画像を分割して得られた第1の分割画像と、前記第1の分割画像に所定の方向に隣接する第2の分割画像とを、所定数のライン単位で前記所定の方向にメモリ部に書き込む書き込み手段と、前記メモリ部に書き込まれた前記第1の分割画像に、前記第2の分割画像内の前記第1の分割画像に隣接する所定サイズの端部を付加して、第1の読出画像として所定数のライン単位で前記所定の方向に前記メモリ部から読み出し、前記メモリ部に書き込まれた前記第2の分割画像を第2の読出画像として所定数のライン単位で前記所定の方向に前記メモリ部から読み出す読み出し手段と、前記メモリ部から読みだされた前記第1および第2の読出画像に対して画像処理を行う画像処理手段と、を備え前記第2の分割画像内の前記端部は、前記第1の分割画像に隣接する第1の副端部と、前記第1の分割画像に隣接しない第2の副端部とで構成され、前記画像処理装置は、前記画像処理が行われた前記第1の読出画像から前記第2の副端部を切り取って出力し、前記画像処理が行われた前記第2の読出画像から前記第1の副端部を切り取って出力する切り取り手段をさらに備えることを特徴とする画像処理装置。前記書き込み手段が、前記第2の分割画像内の前記第1の副端部の前記メモリ部への書き込みを終了した後であって、かつ、前記第1および第2の分割画像の前記メモリ部への書き込みを終了する前に、前記読み出し手段が、前記第1および第2の読出画像の前記メモリ部からの読み出しを開始するように前記読み出し手段を制御する制御手段をさらに備えることを特徴とする請求項1に記載の画像処理装置。前記制御手段は、前記書き込み手段が、前記第2の分割画像内の前記第1の副端部の前記メモリ部への書き込みを終了した直後に、前記読み出し手段が、前記第1および第2の読出画像の前記メモリ部からの読み出しを開始するように前記読み出し手段を制御することを特徴とする請求項2に記載の画像処理装置。前記第1の副端部と前記第2の副端部のサイズは同じであることを特徴とする請求項1から請求項3までのいずれか1項に記載の画像処理装置。前記第1の副端部と前記第2の副端部のサイズは、前記画像処理に用いられるフィルタのタップ数に基づいて決定されることを特徴とする請求項1から請求項4までのいずれか1項に記載の画像処理装置。前記画像処理手段は、前記第1の読出画像に対して画像処理を行う第1の画像処理LSIと、前記第2の読出画像に対して画像処理を行う第2の画像処理LSIと、を含むことを特徴とする請求項1から請求項5までのいずれか1項に記載の画像処理装置。複数の分割画像の画像処理を行う画像処理装置の制御方法であって、入力画像を分割して得られた第1の分割画像と、前記第1の分割画像に所定の方向に隣接する第2の分割画像とを、所定数のライン単位で前記所定の方向にメモリ部に書き込む書き込み工程と、前記メモリ部に書き込まれた前記第1の分割画像に、前記第2の分割画像内の前記第1の分割画像に隣接する所定サイズの端部を付加して、第1の読出画像として所定数のライン単位で前記所定の方向に前記メモリ部から読み出し、前記メモリ部に書き込まれた前記第2の分割画像を第2の読出画像として所定数のライン単位で前記所定の方向に前記メモリ部から読み出す読み出し工程と、前記メモリ部から読みだされた前記第1および第2の読出画像に対して画像処理を行う画像処理工程と、を有し、前記第2の分割画像内の前記端部は、前記第1の分割画像に隣接する第1の副端部と、前記第1の分割画像に隣接しない第2の副端部とで構成され、前記画像処理が行われた前記第1の読出画像から前記第2の副端部を切り取って出力し、前記画像処理が行われた前記第2の読出画像から前記第1の副端部を切り取って出力する切り取り工程をさらに有することを特徴とする画像処理装置の制御方法。複数の画像の画像処理を行う画像処理装置であって、入力画像のpライン目からqただし、q>pライン目までを所定数のライン単位でメモリ部に第1の書込画像として書き込み、q1ライン目からrただし、r>q1ライン目までを所定数のライン単位で前記メモリ部に第2の書込画像として書き込む書き込み手段と、前記メモリ部に書き込まれた前記第1の書込画像に、前記第2の書込画像の1ライン目からzただし、1<zライン目までの所定サイズの端部を付加して、第1の読出画像として所定数のライン単位で前記メモリ部から読み出し、前記メモリ部に書き込まれた前記第2の書込画像を第2の読出画像として所定数のライン単位で前記メモリ部から読み出す読み出し手段と、前記メモリ部から読みだされた前記第1および第2の読出画像に対して画像処理を行う画像処理手段と、を備え、前記第2の分割画像内の前記端部は、前記第1の分割画像に隣接する第1の副端部と、前記第1の分割画像に隣接しない第2の副端部とで構成され、前記画像処理装置は、前記画像処理が行われた前記第1の読出画像から前記第2の副端部を切り取って出力し、前記画像処理が行われた前記第2の読出画像から前記第1の副端部を切り取って出力する切り取り手段をさらに備えることを特徴とする画像処理装置。前記第1の副端部と前記第2の副端部のサイズは同じであることを特徴とする請求項1から請求項8に記載の画像処理装置。前記第1の副端部と前記第2の副端部のサイズは、前記画像処理に用いられるフィルタのタップ数に基づいて決定されることを特徴とする請求項8または請求項9に記載の画像処理装置。前記画像処理手段は、前記第1の読出画像に対して画像処理を行う第1の画像処理LSIと、前記第2の読出画像に対して画像処理を行う第2の画像処理LSIと、を含むことを特徴とする請求項8から請求項10までのいずれか1項に記載の画像処理装置。複数の画像の画像処理を行う画像処理装置の制御方法であって、入力画像のpライン目からqただし、q>pライン目までを所定数のライン単位でメモリ部に第1の書込画像として書き込み、q1ライン目からrただし、r>q1ライン目までを所定数のライン単位で前記メモリ部に第2の書込画像として書き込む書き込み工程と、前記メモリ部に書き込まれた前記第1の書込画像に、前記第2の書込画像内の前記q1ライン目からzただし、q1<z<rライン目までの所定サイズの端部を付加して、第1の読出画像として所定数のライン単位で前記メモリ部から読み出し、前記メモリ部に書き込まれた前記第2の書込画像を第2の読出画像として所定数のライン単位で前記メモリ部から読み出す読み出し工程と、前記メモリ部から読みだされた前記第1および第2の読出画像に対して画像処理を行う画像処理工程と、を有し、前記第2の分割画像内の前記端部は、前記第1の分割画像に隣接する第1の副端部と、前記第1の分割画像に隣接しない第2の副端部とで構成され、前記画像処理が行われた前記第1の読出画像から前記第2の副端部を切り取って出力し、前記画像処理が行われた前記第2の読出画像から前記第1の副端部を切り取って出力する切り取り工程をさらに有することを特徴とする画像処理装置の制御方法。しかしながら、図10,9で説明した従来例では、分割画像D11の端部d111が読出画像D22に付加されるため、分割画像D11が全てメモリに書き込まれた後でなければ、読出画像D22をメモリから読み出すことができない。このため、分割画像D11,D12の書き込みタイミングに対して、読出画像D21,D22の読み出しタイミングが約1フィールド分遅延してしまう。このため、複数の分割画像に画像処理を施す場合に、読み出し遅延によって、画像出力の遅延時間が大きくなるという問題があった。そこで、本発明は、複数の画像の画像処理を行う場合に、複数の画像の境界部分の違和感を少なくし、かつ、画像出力の遅延時間を短縮させることが可能な画像処理装置および制御方法を提供することを目的とする。上述した課題を解決するために、本発明に係る画像処理装置は、複数の画像の画像処理を行う画像処理装置であって、入力画像を分割して得られた第1の分割画像と、前記第1の分割画像に所定の方向に隣接する第2の分割画像とを、所定数のライン単位で前記所定の方向にメモリ部に書き込む書き込み手段と、前記メモリ部に書き込まれた前記第1の分割画像に、前記第2の分割画像内の前記第1の分割画像に隣接する所定サイズの端部を付加して、第1の読出画像として所定数のライン単位で前記所定の方向に前記メモリ部から読み出し、前記メモリ部に書き込まれた前記第2の分割画像を第2の読出画像として所定数のライン単位で前記所定の方向に前記メモリ部から読み出す読み出し手段と、前記メモリ部から読みだされた前記第1および第2の読出画像に対して画像処理を行う画像処理手段と、を備える。本発明によれば、複数の画像の画像処理を行う場合に、複数の画像の境界部分の違和感を少なくし、かつ、画像出力の遅延時間を短縮させることが可能となる。実施の形態1図1は、本発明の実施の形態1に係る画像処理装置の構成を示すブロック図である。実施の形態1では、高解像度の入力画像を2つの低解像度の画像に分割して画像処理を行う例について説明する。本発明の画像処理装置は、例えばテレビジョン放送受信機やパーソナルコンピュータ、医療用ディスプレイ、業務用ディスプレイ、商業用ディスプレイ、プロジェクターなどに適用できる。表示部は、画像処理装置に内蔵されていてもよいし、外部に接続される構成であってもよい。画像処理装置に入力される画像は、動画像であってもよいし、静止画像であってもよい。また、画像処理装置の外部から画像が入力される構成に限定されず、例えば内蔵するハードディスク等から画像を読み出して再生する構成にも適用可能である。図1の画像処理装置は、分割部1、書き込み部2、フレームメモリ部3、読み出し部4、制御部5、画像処理部6、切り取り部7、および結合部8を備える。書き込み部2は書き込み部2-1,2-2を含み、読み出し部4は読み出し部4-1,4-2を含み、画像処理部6は画像処理部6-1,6-2を含み、切り取り部7は切り取り部7-1,7-2を含む。画像処理装置は、2つの画像処理LSILargeScaleIntegrationを備え、1つ目の画像処理LSIは、書き込み部2―1、読み出し部4―1、画像処理部6―1、切り取り部7―1を含む。そして、2つ目の画像処理LSIは、書き込み部2―2、読み出し部4―2、画像処理部6―2、切り取り部7―2を含む。ただし、分割部1および結合部8が画像処理装置に内蔵される構成に限定されず、外部に設ける構成であってもよい。つまり、複数の分割画像を入力する複数の入力端子を備え、書き込み部2、フレームメモリ部3、読み出し部4、制御部5、画像処理部6、切り取り部7で構成される画像処理モジュールが、装置内に内蔵される構成であってもよい。また、分割部11のみを、画像処理装置の外部に設ける構成であってもよい。分割部1は、入力画像を2つの分割画像書込画像D11,D12に分割する。書き込み部2-1は、分割画像D11をライン単位でラスタ走査順にフレームメモリ部3に書き込む。書き込み部2-2は、分割画像D11をライン単位でラスタ走査順にフレームメモリ部3に書き込む。2つの画像処理LSIで並列処理することにより、分割画像D11と、分割画像D12とを同時に書き込むことができる。フレームメモリ部3は、書き込まれた分割画像D11,D12を一時的に記憶する。このフレームメモリ部3は、少なくとも分割画像D11と分割画像D12の2フレームを記憶できる領域を有するものとする。読み出し部4―1は、分割画像D12内の所定サイズの端部領域を分割画像D11に付加し、読出画像D21として、ライン単位でラスタ走査順にフレームメモリ部3から読み出す。読み出し部4―2は、分割画像D12に端部を付加せずに、読出画像D22として、ライン単位でラスタ走査順にフレームメモリ部3から読み出す。2つの画像処理LSIで並列処理することにより、読出画像D21と、読出画像D22とを同時に読み出すことができる。ただし、ライン単位でフレームメモリ部3への書き込みおよびフレームメモリ部3からの読み出しを行うことに限定されない。5ライン単位や10ライン単位など、所定数のライン単位所定サイズのブロック単位でフレームメモリ部3への書き込みおよびフレームメモリ部3からの読み出しを行ってもよい。制御部5は、入力画像の同期信号を基準にして、書き込み部2-1,2-2による書き込みタイミング、および読み出し部4-1,4-2による読み出しタイミングを制御する。画像処理部6-1は、読出画像D21に対して所定の画像処理を行う。画像処理部6-2は、読出画像D22に対して所定の画像処理を行う。画像処理部6-1,6-2は、例えば拡大縮小処理、輪郭強調処理、統計量取得処理などの画像処理を行う。切り取り部7-1は、画像処理部6-1により画像処理が施された読出画像D21の余分な部分を切り取った画像D31を結合部8に出力する。切り取り部7-2は、画像処理部6-2により画像処理が施された読出画像D22の余分な部分を切り取った画像D32を結合部8に出力する。結合部8は、画像D31,D32を結合して表示部に出力する。なお、制御部5は、画像処理部6-1,6-2および切り取り部7-1,7-2が動作するタイミングを指示する。また、制御部5は、切り取り部7-1,7-2が切り取る部分を指示する。なお、本実施の形態では、画像の書き込み、読み出し、画像処理などを行うとして説明するが、画像データの書き込み、読み出し、画像処理などを行うことと同義であるものとする。図2ABは、書き込み部2および読み出し部4の動作について詳細に説明するための図である。入力画像は、分割部1により2つの分割画像D11,D12に分割されて、書き込み部2-1,2-2によりフレームメモリ部3に書き込まれる。そして、読み出し部4-1,4-2により読出画像D21,D22がフレームメモリ部3から読み出される。一例として、入力画像が、水平有効画素数2048、垂直有効画素数=水平ライン数2160である場合について説明する。分割画像D11は、水平有効画素数H11=2048、垂直有効画素数=水平ライン数V11=1080となる。分割画像D12は、水平有効画素数H12=2048、垂直有効画素数=水平ライン数V12=1080となる。分割画像D11の下辺および分割画像D12の上辺が、分割境界線となっている。ただし、分割画像D11と分割画像D12は、必ずしも同じサイズである必要はなく、異なるサイズにしてもよい。書込時には、分割画像書込画像D11,D12が、それぞれ水平ライン単位で下方向に向かってフレームメモリ部3に書き込まれていく。2つの画像処理LSIで並列処理することにより、分割画像D11のラインL1,L2,L3,と、分割画像D12のラインL1,L2,L3,とを同時に書き込むことができる。読出時には、分割画像D12内の分割画像D11に隣接する端部d120が、分割画像D11に付加され、読出画像D21として読み出される。読出画像D21は、水平ライン単位で下方向に向かってフレームメモリ部3から読み出されていく。また、分割画像D12は、そのまま読出画像D22として、水平ライン単位で下方向に向かってフレームメモリ部3から読み出されていく。2つの画像処理LSIで並列処理することにより、読出画像D21のラインL1,L2,L3,と、読出画像D22のラインL1,L2,L3,とを同時に読み出すことができる。読出画像D21は、水平有効画素数H21=H11=2048、垂直有効画素数V21=V112VA=1480である。読出画像D22は、水平有効画素数H22=H12=2048、垂直有効画素数V22=V12=1080である。分割画像D12の端部d120は、分割画像D11に隣接する副端部d121と、分割画像D11に隣接しない副端部d122とで構成されるものとする。そして、副端部d121、d122は、垂直有効画素数VA=200とする。副端部d121、d122は、読出画像D21,D22の境界部分のつなぎ目を目立たなくするために付加される。副端部d121、d122のサイズは、画像処理部6-1,6-2の画像処理に用いられるフィルタのタップ数により決定される。例えば、拡大/縮小処理に用いられる補間フィルタのタップ数と、輪郭強調処理に用いられるハイパスフィルタのタップ数との合計値を、副端部d121、d122の垂直有効画素数VAとする。ただし、拡大/縮小処理に用いられる補間フィルタのタップ数と、輪郭強調処理に用いられるハイパスフィルタのタップ数との合計値に、所定値を足して、副端部d121、d122の垂直有効画素数VAを決定してもよい。また、拡大/縮小処理輪郭強調処理以外の処理に用いられるフィルタのタップ数を足して、副端部d121、d122の垂直有効画素数VAを決定してもよい。図3ABCは、実施の形態1に係る画像処理装置による書き込みおよび読み出しのタイミングについて説明するための図であり、3つの例を示している。図3Aに示す例では、分割画像書込画像D11,D12は、書込用の垂直同期信号Vsync1に同期してフレームメモリ部3に書き込まれる。具体的には、時刻t11に、垂直同期信号Vsync1の同期パルスに応答して、分割画像D11,D12がライン単位でフレームメモリ部3に書き込まれていく。読出画像D21,D22は、読出用の垂直同期信号Vsync2に同期してフレームメモリ部3から読み出される。具体的には、分割画像D12の副端部d121の書き込みが終了した直後の時刻t21に、垂直同期信号Vsync2の同期パルスに応答して、読出画像D21,D22がライン単位でフレームメモリ部3から読み出されていく。読出用の垂直同期信号Vsync2の同期パルスの発生時刻t21は、書込用の垂直同期信号Vsync1の同期パルスの発生時刻t11に、分割画像D12の副端部d121の書き込みに要する時間DTだけ、足した時刻となっている。このように、制御部5は、書込用の垂直同期信号Vsync1に対して、分割画像D12の副端部d121の書き込みに要する時間DTだけ、読出用の垂直同期信号Vsync2を遅延させる。分割画像D11に端部d120を付加して読出画像D21として読み出し、分割画像D12は端部を付加せずにそのまま読出画像D22として読み出すので、分割画像D12の副端部d121の書き込みに要する時間DTだけ遅延させればよい。なお、分割画像D12の副端部d121の書き込みが終了した後であれば、読出画像D22を読み出すことができるので、読出用の垂直同期信号Vsync2の同期パルスを、時刻t21よりも遅いタイミングにしてもよい。図3Bに示す例では、制御部5は、有効ラインイネーブル信号に基づいて、書き込みおよび読み出しのタイミングを制御する。分割画像D11、D12および読出画像D21、D22に垂直ブランキング期間が存在する場合は、有効ラインイネーブル信号に基づいて、書き込みおよび読み出しのタイミングを制御する。具体的には、垂直同期信号Vsync1の同期パルスの発生時刻t11に、垂直ブランキング期間BTだけ足した時刻t11BTに、分割画像書込画像D11,12の有効ラインイネーブル信号が、LowレベルからHighレベルに立ち上がる。これに応答して、分割画像D11,D12がライン単位でフレームメモリ部3に書き込まれていく。読出画像D21,D22は、読出画像D21,D22の有効ラインイネーブル信号に同期してフレームメモリ部3から読み出される。具体的には、垂直同期信号Vsync2の同期パルスの発生時刻t21に、垂直ブランキング期間BTだけ足した時刻t21BTに、読出画像D21,D22の有効ラインイネーブル信号が、LowレベルからHighレベルに立ち上がる。これに応答して、分割画像D12の副端部d121の書き込みが終了した直後に、読出画像D21,D22がライン単位でフレームメモリ部3から読み出されていく。読出画像D21,D22の有効ラインイネーブル信号の立ち上がり時刻t21BTは、分割画像書込画像D11,12の有効ラインイネーブル信号の立ち上がり時刻t11BTに、分割画像D12の副端部d121の書き込みに要する時間DTだけ、足した時刻となっている。つまり、読出用の垂直同期信号Vsync2の同期パルスの発生時刻t21は、書込用の垂直同期信号Vsync1の同期パルスの発生時刻t11に、分割画像D12の副端部d121の書き込みに要する時間DTだけ、足した時刻となっている。このように、制御部5は、書込用の垂直同期信号Vsync1に対して、分割画像D12の副端部d121の書き込みに要する時間DTだけ、読出用の垂直同期信号Vsync2を遅延させる。言い換えれば、分割画像書込画像D11,12の有効ラインイネーブル信号に対して、分割画像D12の副端部d121の書き込みに要する時間DTだけ、読出画像D21,D22の有効ラインイネーブル信号を遅延させる。ただし、分割画像D12の副端部d121の書き込みが終了した後であれば、読出画像D22を読み出すことができるので、読出画像D21,D22の有効ラインイネーブル信号の立ち上がり時刻を、時刻t21BTよりも遅いタイミングにしてもよい。図3Cは、読出画像D21の読み出し終了時刻と、読出画像D22の読み出し終了時刻とが一致するように、図3Bを変形した例をしている。具体的には、垂直同期信号Vsync2の同期パルスの発生時刻t21に、垂直ブランキング期間BTと、読出画像D21,D22の有効サインの差分LTとを足した時刻t21BTLTに、読出画像D22の有効ラインイネーブル信号が、LowレベルからHighレベルに立ち上がる。これに応答して、読出画像D22がライン単位でフレームメモリ部3から読み出されていく。この場合、読出画像D21の読み出し終了時刻と、読出画像D22の読み出し終了時刻とが一致する。従来は、図11に示したように、分割画像D11が全てメモリに書き込まれた後でなければ、読出画像D22をメモリから読み出すことができなかった。このため、分割画像D11,D12の書き込みタイミングに対して、読出画像D21,D22の読み出しタイミングが約1フィールド分遅延してしまっていた。しかし、この実施の形態1では、図3ABCで説明したように、分割画像D12の副端部d121のフレームメモリ部3への書き込みが終了した後であれば、分割画像D11,D12のフレームメモリ部3への書き込みが終了する前であっても、読出画像D21,D22の読み出しを開始することができる。したがって、従来よりも早いタイミングに、読出画像D21,D22の読み出しを開始することができる。これは、分割画像D12の端部d120を分割画像D11に付加し、読出画像D21として読み出す一方で、分割画像D12には端部を付加せずに、読出画像D22として読み出すようにしたためである。このため、分割画像D11が全て書き込まれるのを待たなくても、読出画像D22の読み出しを開始することが可能になる。フレームメモリ部3から読み出された読出画像D21,D22は、画像処理部6-1,6-2により並列に画像処理が施される。その後、読出画像D21の副端部d122と、読出画像D22の副端部d121とが切り取られて、結合される。図4は、切り取り部7および結合部8の動作について詳細に説明するための図である。切り取り部7-1は、読出画像D21の下辺を含む副端部d122を切り取って、画像D31を出力する。切り取り部7-2は、読出画像D22の上辺を含む副端部d121を切り取って、画像D32を出力する。切り取り部7-1からの出力画像D31は、水平有効画素数H31=H11=2048、垂直有効画素数V31=V21-VA=1280である。切り取り部7-2からの出力画像D32は、水平有効画素数H32=H12=2048、垂直有効画素数V32=V22-VA=880である。出力画像D31の下辺および出力画像D32の上辺が、結合境界線となっている。ただし、画像処理部6で拡大/縮小処理を行う場合は、読出画像を画像処理部6内の複数のラインメモリに一時的に記憶して、n画素×n画素のブロックを形成し、スケーリング係数を用いて補間演算することにより、所定の拡大率/縮小率で読出画像D21,D22を出力画像D31,32に拡大/縮小する。このように、分割画像D11に、オーバーラップ重複する端部d120を付加して読み出した後、読出画像D21,D22の不要な副端部d121,d122を切り取ることにより、出力画像D31,D32の境界部分のつなぎ目が目立たたず、画質劣化の少ない出力画像が得られる。以上のように、この実施の形態1によれば、複数の画像の画像処理を行う場合に、複数の画像の境界部分の違和感を少なくし、かつ、画像出力の遅延時間を短縮させることが可能となる。具体的には、分割画像D12の端部d120を分割画像D11に付加し、読出画像D21として読み出す一方で、分割画像D12には端部を付加せずに、読出画像D22として読み出すようにしたことにより、分割画像D11が全て書き込まれるのを待たなくても、読出画像D22の読み出しを開始することが可能になる。実施の形態1の変更例実施の形態1では、高解像度の入力画像を2つの低解像度の分割画像に分割して画像処理を行う例を挙げたが、分割画像の数は2つに限定されるものではなく、4つ、6つ、8つ等であってもよい。この実施の形態1の変更例では、高解像度の入力画像を4つの低解像度の分割画像に分割して画像処理を行う例について説明する。なお、この実施の形態1の変更例において、実施の形態1と同一の構成要素ついては同一の符号を付し、その詳細な説明は繰り返さない。図5は、本発明の実施の形態1の変更例に係る画像処理装置の構成を示すブロック図である。書き込み部2は書き込み部2-1,2-2,2-3,2-4を含み、読み出し部4は読み出し部4-1,4-2,4-3,4-4を含み、画像処理部6は画像処理部6-1,6-2,6-3,6-4を含み、切り取り部7は切り取り部7-1,7-2,7-3,7-4を含む。画像処理装置は、4つの画像処理LSIを備え、1つ目の画像処理LSIは、書き込み部2―1、読み出し部4―1、画像処理部6―1、切り取り部7―1を含む。そして、2つ目の画像処理LSIは、書き込み部2―2、読み出し部4―2、画像処理部6―2、切り取り部7―2を含む。3つ目の画像処理LSIは、書き込み部2―3、読み出し部4―3、画像処理部6―3、切り取り部7―3を含む。4つ目の画像処理LSIは、書き込み部2―4、読み出し部4―4、画像処理部6―4、切り取り部7―4を含む。分割部1は、入力画像を4つの分割画像書込画像D11,D12,D13,D14に分割する。書き込み部2-1は、分割画像D11をライン単位でラスタ走査順にフレームメモリ部3に書き込む。書き込み部2-2は、分割画像D11をライン単位でラスタ走査順にフレームメモリ部3に書き込む。書き込み部2-3は、分割画像D13をライン単位でラスタ走査順にフレームメモリ部3に書き込む。書き込み部2-4は、分割画像D14をライン単位でラスタ走査順にフレームメモリ部3に書き込む。4つの画像処理LSIで並列処理することにより、分割画像D11,D12,D13,D14を同時に書き込むことができる。フレームメモリ部3は、書き込まれた分割画像D11,D12,D13,D14を一時的に記憶する。このフレームメモリ部3は、少なくとも分割画像D11,D12,D13,D14の4フレームを記憶できる領域を有するものとする。読み出し部4―1は、分割画像D12,D13の端部を分割画像D11に付加し、読出画像D21として、ライン単位でラスタ走査順にフレームメモリ部3から読み出す。読み出し部4―2は、分割画像D12に分割画像D14の端部を付加して、読出画像D22として、ライン単位でラスタ走査順にフレームメモリ部3から読み出す。読み出し部4―3は、分割画像D11,D14の端部を分割画像D13に付加し、読出画像D23として、ライン単位でラスタ走査順にフレームメモリ部3から読み出す。読み出し部4―4は、分割画像D14に分割画像D12の端部を付加して、読出画像D24として、ライン単位でラスタ走査順にフレームメモリ部3から読み出す。4つの画像処理LSIで並列処理することにより、読出画像D21,D22,D23,D24を同時に読み出すことができる。制御部5は、入力画像の同期信号を基準にして、書き込み部2-1,2-2,2-3,2-4による書き込みタイミング、および読み出し部4-1,4-2,4-3,4-4による読み出しタイミングを制御する。画像処理部6-1は、読出画像D21に対して所定の画像処理を行う。画像処理部6-2は、読出画像D22に対して所定の画像処理を行う。読出画像D23に対して所定の画像処理を行う。画像処理部6-3は、読出画像D23に対して所定の画像処理を行う。読出画像D21に対して所定の画像処理を行う。画像処理部6-4は、読出画像D24に対して所定の画像処理を行う。画像処理部6-1,6-2,6-3,6-4は、例えば拡大縮小処理、輪郭強調処理、統計量取得処理などの画像処理を行う。切り取り部7-1は、画像処理部6-1により画像処理が施された読出画像D21の余分な部分を切り取った画像D31を結合部8に出力する。切り取り部7-2は、画像処理部6-2により画像処理が施された読出画像D22の余分な部分を切り取った画像D32を結合部8に出力する。切り取り部7-3は、画像処理部6-3により画像処理が施された読出画像D23の余分な部分を切り取った画像D33を結合部8に出力する。切り取り部7-4は、画像処理部6-4により画像処理が施された読出画像D24の余分な部分を切り取った画像D34を結合部8に出力する。結合部8は、画像D31,D32,D33,D34を結合して表示部に出力する。なお、制御部5は、画像処理部6-1,6-2,6-3,6-4および切り取り部7-1,7-2,7-3,7-4が動作するタイミングを指示する。また、制御部5は、切り取り部7-1,7-2,7-3,7-4が切り取る部分を指示する。図6は、本発明の実施の形態1の変更例における書き込み部2、読み出し部4、切り取り部7、結合部8の動作について詳細に説明するための図である。一例として、入力画像が、水平有効画素数4096、垂直有効画素数=水平ライン数2160である場合について説明する。分割画像D11は、水平有効画素数H11=2048、垂直有効画素数=水平ライン数V11=1080となる。分割画像D12は、水平有効画素数H12=2048、垂直有効画素数=水平ライン数V12=1080となる。分割画像D13は、水平有効画素数H13=2048、垂直有効画素数=水平ライン数V13=1080となる。分割画像D14は、水平有効画素数H14=2048、垂直有効画素数=水平ライン数V14=1080となる。分割画像D11,D13の下辺および分割画像D12,D14の上辺が、水平方向の分割境界線となっている。また、分割画像D11,D12の右辺および分割画像D13,D14の左辺が、垂直方向の分割境界線となっている。書込時には、分割画像書込画像D11,D12,D13,D14が、それぞれ水平ライン単位で下方向に向かってフレームメモリ部3に書き込まれていく。4つの画像処理LSIで並列処理することにより、分割画像D11のラインL1,L2,L3,と、分割画像D12のラインL1,L2,L3,と、分割画像D13のラインL1,L2,L3,と、分割画像D14のラインL1,L2,L3,と、を同時に書き込むことができる。読出時には、分割画像D12の端部d120と、分割画像D13内の分割画像D11に隣接する端部d131と、分割画像D14内の分割画像D12に隣接する副端部d143,d144とが分割画像D11に付加され、読出画像D21として読み出される。読出画像D21は、水平ライン単位で下方向に向かってフレームメモリ部3から読み出されていく。また、分割画像D14内の分割画像D12に隣接する副端部d143,d144,d145が分割画像D12に付加され、読出画像D22として、水平ライン単位で下方向に向かってフレームメモリ部3から読み出されていく。また、分割画像D14内の分割画像D13に隣接する端部d140と、分割画像D11内の分割画像D13に隣接する端部d111と、分割画像D12内の分割画像D14に隣接する副端部d123,d124とが分割画像D13に付加され、読出画像D23として読み出される。読出画像D23は、水平ライン単位で下方向に向かってフレームメモリ部3から読み出されていく。また、分割画像D12内の分割画像D14に隣接する副端部d123,d124,d125が分割画像D14に付加され、読出画像D24として、水平ライン単位で下方向に向かってフレームメモリ部3から読み出されていく。4つの画像処理LSIで並列処理することにより、読出画像D21のラインL1,L2,L3,と、読出画像D22のラインL1,L2,L3,、読出画像D23のラインL1,L2,L3,と、読出画像D24のラインL1,L2,L3,とを同時に読み出すことができる。読出画像D21は、水平有効画素数H21=H11VB=2200、垂直有効画素数V21=V112VA=1480である。読出画像D22は、水平有効画素数H22=H12VB=2200、垂直有効画素数V22=V12=1080である。分割画像D12の端部d120は、分割画像D11に隣接する副端部d121と、分割画像D11に隣接しない副端部d122とで構成されるものとする。また、副端部d121は、分割画像D14に隣接する副端部123を含み、副端部122は、分割画像D14に隣接する副端部124を含むものとする。また、副端部d125は、分割画像D14に隣接する。そして、副端部d121,d122,d123,d124は、垂直有効画素数VA=200とする。また、副端部d123,d124,d125は、水平有効画素数HA=152とする。分割画像D14の端部d140は、分割画像D12に隣接する副端部d141と、分割画像D12に隣接しない副端部d142とで構成されるものとする。また、副端部d141は、分割画像D14に隣接する副端部143を含み、副端部142は、分割画像D14に隣接する副端部144を含むものとする。また、副端部d145は、分割画像D14に隣接する。そして、副端部d141,d142,d143,d144は、垂直有効画素数VA=200とする。また、副端部d143,d144,d145は、水平有効画素数HA=152とする。副端部d121、d122は、読出画像D21,D22の境界部分のつなぎ目を目立たなくするために付加される。副端部d141、d142は、読出画像D23,D24の境界部分のつなぎ目を目立たなくするために付加される。端部d111,d131は、読出画像D21,D23の境界部分のつなぎ目を目立たなくするために付加される。副端部d123,d124,d125,d143,d144,d145は、読出画像D22,D24の境界部分のつなぎ目を目立たなくするために付加される。副端部d121~d125,d141~d145および端部d111,d131のサイズは、画像処理部6-1,6-2,6-3,6-4の画像処理に用いられるフィルタのタップ数により決定される。分割画像書込画像D11,D12,D13,D14は、書込用の垂直同期信号Vsync1に同期して、同じタイミングでフレームメモリ部3に書き込まれる。読出画像D21,D22,D24,D24は、読出用の垂直同期信号Vsync2に同期して、同じタイミングでフレームメモリ部3から読み出される。この実施の形態1の変更例に係る画像処理装置による書き込みおよび読み出しのタイミングを示す図は、図3ABCと同様であるため省略する。フレームメモリ部3から読み出された読出画像D21,D22,D23,D24は、画像処理部6-1,6-2,6-3,6-4により並列に画像処理が施される。その後、読出画像の不要な部分が切り取られて、結合される。具体的には、切り取り部7-1は、読出画像D21の下辺を含む副端部d122と、右辺を含む端部d131および副端部d143,d144を切り取って、画像D31を出力する。切り取り部7-2は、読出画像D22の上辺を含む副端部d121と、右辺を含む副端部d143,d144,d145を切り取って、画像D32を出力する。切り取り部7-3は、読出画像D23の下辺を含む副端部d142と、左辺を含む端部d111および副端部d123,d124を切り取って、画像D33を出力する。切り取り部7-4は、読出画像D24の上辺を含む副端部d141と、左辺を含む副端部d123,d124,d125を切り取って、画像D34を出力する。切り取り部7-1からの出力画像D31は、水平有効画素数H31=H11=2048、垂直有効画素数V31=V21-VA=1280である。切り取り部7-2からの出力画像D32は、水平有効画素数H32=H12=2048、垂直有効画素数V32=V22-VA=880である。切り取り部7-3からの出力画像D33は、水平有効画素数H33=H13=2048、垂直有効画素数V33=V23-VA=1280である。切り取り部7-4からの出力画像D34は、水平有効画素数H34=H14=2048、垂直有効画素数V34=V24-VA=880である。出力画像D31,D33の下辺および出力画像D32,D34の上辺が、結合境界線となっている。また、出力画像D31,D32の右辺および出力画像D33,D34の左辺が、結合境界線となっている。したがって、4つの分割画像の画像処理を行う場合も、実施の形態1と同様に、複数の画像の境界部分の違和感を少なくし、かつ、画像出力の遅延時間を短縮させることが可能となる。実施の形態2図7は、本発明の実施の形態2に係る画像処理装置の構成を示すブロック図である。実施の形態1ではフレームメモリ部を用いたが、この実施の形態2ではラインメモリ部を用いる。この実施の形態2において、実施の形態1と同様の構成要素ついては、その詳細な説明は繰り返さない。なお、本実施の形態では、画像の書き込み、読み出し、画像処理などを行うとして説明するが、画像データの書き込み、読み出し、画像処理などを行うことと同義であるものとする。図7の画像処理装置は、分割部11、ラインメモリ部13-1、切り替え部14、制御部15、画像処理部16、切り取り部17、および結合部18を備える。画像処理部16は画像処理部16-1,16-2を含み、切り取り部17は切り取り部17-1,17-2を含む。画像処理装置は、2つの画像処理LSIを備え、1つ目の画像処理LSIは、画像処理部16―1、切り取り部17―1を含む。そして、2つ目の画像処理LSIは、画像処理部16―2、切り取り部17―2を含む。ただし、分割部11および結合部18が画像処理装置に内蔵される構成に限定されず、外部に設ける構成であってもよい。つまり、複数の分割画像を入力する複数の入力端子を備え、ラインメモリ部13-1、切り替え部14-1、制御部15、画像処理部16、切り取り部17で構成される画像処理モジュールが、装置内に内蔵される構成であってもよい。また、分割部11のみを、画像処理装置の外部に設ける構成であってもよい。分割部1は、入力画像を2つの分割画像D11,D12に分割する。分割画像D11,D12および分割画像の端部d120副端部d121,d122は、図2Aに示したとおりである。ラインメモリ部13-1は、分割部11から出力された分割画像D12の端部d120を、ラスタ走査順に一時的に記憶する。このラインメモリ部13-1は、少なくとも分割画像D12の端部d120を記憶できる領域を有するものとする。入力画像が、水平有効画素数2048、垂直有効画素数=水平ライン数2160である場合、分割画像D11は、水平有効画素数H11=2048、垂直有効画素数=水平ライン数V11=1080となる。分割画像D12は、水平有効画素数H12=2048、垂直有効画素数=水平ライン数V12=1080となる。分割画像D12の端部d120は、分割画像D11に隣接する副端部d121と、分割画像D11に隣接しない副端部d122とで構成されるものとする。そして、副端部d121、d122は、垂直有効画素数VA=200とする。切り替え部14-1は、分割画像D11に、分割画像D12の端部d120が付加された画像D21が画像処理部16-1に出力されるように、出力を切り替える。具体的には、分割部11からの分割画像D11の1ライン目から1080ライン目までを、画像処理部16-1に出力した後、分割画像D12の端部d120の1ライン目から200ライン目までを画像処理部16-1に出力するように、出力を切り替える。切り替え部14-1から画像処理部16-1へは、分割画像D11と分割画像の端部d120がライン単位でラスタ走査順に入力される。制御部15は、入力画像の同期信号を基準にして、切り替え部14-1による切り替えタイミングを制御する。分割部11から出力される分割画像D12は、そのまま画像D22として、ライン単位でラスタ走査順に画像処理部16-2に入力される。画像処理部16-1は、切り替え部14-1からの画像D21に対して所定の画像処理を行う。画像処理部16-2は、分割部11からの画像D22に対して所定の画像処理を行う。画像処理部16-1,16-2は、例えば拡大縮小処理、輪郭強調処理、統計量取得処理などの画像処理を行う。なお、画像処理部16-1,16-2は、それぞれ複数ライン分のラインメモリ部を有しており、ライン単位でラスタ走査順に入力される画像をラインメモリ部に順次書き込み、複数ライン分のブロック単位でラインメモリ部から読み出して、画像処理を施す。例えば、画像処理部16-1,16-2は、少なくとも8ライン分のラインメモリ部を有していればよい。切り取り部17-1は、画像処理部16-1により画像処理が施された画像D21の余分な部分を切り取った画像D31を結合部18に出力する。切り取り部17-2は、画像処理部16-2により画像処理が施された画像D22の余分な部分を切り取った画像D32を結合部18に出力する。結合部8は、画像D31,D32を結合して表示部に出力する。画像処理部16-1,16-2から切り取り部17-1,17-2への出力、および切り取り部17-1,17-2から結合部18への出力は、ライン単位で行わってもよいし、複数ライン分のブロック単位で行ってもよい。制御部15は、画像処理部16-1,16-2および切り取り部17-1,17-2が動作するタイミングを指示する。また、制御部15は、切り取り部17-1,17-2が切り取る部分を指示する。この実施の形態2では、フレームメモリ部の代わりにラインメモリ部を用い、より安価な構成で、実施の形態1と同様の効果を得ることができる。実施の形態2の変更例実施の形態2では、高解像度の入力画像を2つの低解像度の分割画像に分割して画像処理を行う例を挙げたが、分割画像の数は2つに限定されるものではなく、4つ、6つ、8つ等であってもよい。例えば、高解像度の入力画像を4つの低解像度の分割画像に分割して画像処理を行う場合の構成を図8に示す。図8は図7に示した構成に、ラインメモリ部13-2と、切り替え部14-2と、画像処理部16-3,16-4と、切り取り部17-3,17-4とを加えた構成になる。分割画像D11、D12、D13,D14に付加する端部および副端部は、図6に示したとおりである。切り替え部14-1は分割画像D11に、分割画像D12の端部d120を付加された画像D21を画像処理部16-1に出力されるように、出力を切り替える。また、切り替え部14-2は分割画像D13に、分割画像D13の端部d120を付加された画像D23を画像処理部16-3に出力されるように、出力を切り替える。制御部15は入力画像の同期信号を基準にして、切り替え部14-1と14-2による切り替えタイミングを制御する。分割部11から出力される分割画像D12は、そのまま画像D22として、ライン単位でラスタ走査順に画像処理部16-2に入力される。また、分割部11から出力される分割画像D14は、そのまま画像D24として、ライン単位でラスタ走査順に画像処理部16-4に入力される。画像処理部16-1,16-2,16-3,16-4は、図6に示した画像D21,D22,D23,D24に対して所定の画像処理を行う。切り取り部17-1,17-2,17-3,17-4は、不要な部分を切り取って、画像D31,D32,D33,D34結合部18に出力する。このようにして、4つの分割画像の画像処理を行う場合も、フレームメモリ部の代わりにラインメモリ部を用い、より安価な構成で、実施の形態1と同様の効果を得ることができる。実施の形態3上述の実施の形態では、入力画像を複数の分割画像に分割する場合を例示したが、本発明において、入力画像を複数の分割画像に分割することは必須ではない。つまり、図1,5,7の分割部を設けない構成で、入力画像を分割する処理はせずに、分割画像に対応するラインを境界として、書き込みのライン番号を変更するようにしてもよい。図1の分割部1を設けない構成の場合、書き込み部2-1,2-2には、同一の入力画像が入力される。この場合、書き込み部2-1は、入力画像のpライン目からqただし、q>pライン目までを所定数のライン単位でフレームメモリ部3に書込画像D11として書き込み、q1ライン目からrただし、r>q1ライン目までを所定数のライン単位でフレームメモリ部3に書込画像D12として書き込む。入力画像が、水平有効画素数2048、垂直有効画素数=水平ライン数2160である場合、例えば、p=1、q=1080、r=2160とする。この場合、書込画像D11は、水平有効画素数H11=2048、垂直有効画素数=水平ライン数V11=1080となる。書込画像D12は、水平有効画素数H12=2048、垂直有効画素数=水平ライン数V12=1080となる。書込画像D11の下辺および書込画像D12の上辺が、書込境界線となっている。なお、このp,q,rの値は例示にすぎず、pは1よりも大きな値にしてもよいし、qは1080よりも大きな値もしくは小さな値にしてもよいし、rは2160よりも小さな値にしてもよい。読み出し部4-1は、フレーメモリ部3に書き込まれた書込画像D11に、書込画像D12内の1ライン目からzただし、1<zライン目までの所定サイズの端部d120を付加して、読出画像D21として所定数のライン単位でフレームメモリ部3から読み出す。読み出し部4-2は、フレーメモリ部3に書き込まれた書込画像D12を、そのまま読出画像D21として所定数のライン単位でフレームメモリ部3から読み出す。この実施の形態3によれば、分割部を設けることなく、より簡易な構成で、実施の形態1と同様の効果が得られる。なお、実施の形態1の変更例の説明と同様に、書込画像および読出画像の数は2つに限定されるものではなく、4つ、6つ、8つ等であってもよい。入力画像はビデオ信号入力に限定するものではなく、例えば画像ファイル形式の入力データでも構わない。CPU、DMA等により入力画像ファイルをフレームメモリ部3に書き込む。読み出し部4-1は読み出し画像D21を読み出し、読み出し部4-2は読み出し画像D22を読み出す。入力が画像ファイルの場合においても実施例3と同様の効果を得ることが出来る。実施の形態4上述の実施の形態では、読み出し時に端部を付加する場合を例示したが、書き込み時に端部を付加する構成であってもよい。この場合、書込画像と読出画像とは同一となる。図1の装置構成で、書き込み時に端部を付加する場合について図9を用いて説明する。書き込み部2-1は、分割画像D12内の分割画像D11に隣接する端部d120を、分割画像D11に付加し、書込画像D31としてフレームメモリ部3に書き込む。書き込み部2-2は、分割画像D12をそのまま書込画像D32としてフレームメモリ部3に書き込む。読み出し部3-1は、書込画像D31をそのまま読出画像D41としてフレームメモリ部3から読み出す。読み出し部3-2は、書込画像D22をそのまま読出画像D42としてフレームメモリ部3から読み出す。この場合も、実施の形態1と同様に、複数の画像の境界部分の違和感を少なくし、かつ、画像出力の遅延時間を短縮させることが可能となる。なお、実施の形態1の変更例の説明と同様に、書込画像および読出画像の数は2つに限定されるものではなく、4つ、6つ、8つ等であってもよい。その他の実施例また、本発明は、以下の処理を実行することによっても実現される。即ち、上述した実施形態の機能を実現するソフトウェアプログラムを、ネットワーク又は各種記憶媒体を介してシステム或いは装置に供給し、そのシステム或いは装置のコンピュータまたはCPUやMPU等がプログラムを読み出して実行する処理である。"