"制御信号を供給する行状の走査線と映像信号を供給する列状の信号線とが交差する部分に配され、少なくともサンプリングトランジスタと、これに接続する画素容量と、これに接続するドライブトランジスタと、これに接続する発光素子とを含み、前記サンプリングトランジスタは、走査線から供給される制御信号に応じ導通して信号線から供給された映像信号を該画素容量にサンプリングし、前記画素容量は、該サンプリングされた映像信号に応じて該ドライブトランジスタのゲートに入力電圧を印加し、前記ドライブトランジスタは、該入力電圧に応じた出力電流を該発光素子に供給し、該出力電流は該ドライブトランジスタのチャネル領域のキャリア移動度に対して依存性を有し、前記発光素子は、該ドライブトランジスタから供給された出力電流により該映像信号に応じた輝度で発光する画素回路において、該出力電流のキャリア移動度に対する依存性を打ち消すために、該画素容量にサンプリングされる該入力電圧を補正する補正手段を備えており、前記補正手段は走査線から供給される制御信号に応じて動作し、該ドライブトランジスタから出力電流を取り出し、これを該発光素子の有する容量及び該画素容量に流し込む様にして該入力電圧を補正し、該発光素子の容量に足される追加容量を備えており、該ドライブトランジスタから取り出された出力電流の一部を該追加容量にも流し、以って該補正手段の動作に時間的な余裕を与えることを特徴とする画素回路。前記サンプリングトランジスタ、ドライブトランジスタ及び補正手段は、絶縁基板上に形成された薄膜トランジスタからなり、前記画素容量と追加容量は、該絶縁基板上に形成された薄膜容量素子からなることを特徴とする請求項1記載の画素回路。前記ドライブトランジスタは、その出力電流がチャネル領域のキャリア移動度に加え閾電圧に対しても依存性を有し、前記補正手段は、該出力電流の閾電圧に対する依存性を打ち消すために、あらかじめ該ドライブトランジスタの閾電圧を検出し、且つ該検出された閾電圧を該入力電圧に足し込む様にしたことを特徴とする請求項1記載の画素回路。前記発光素子はアノード及びカソードを備えたダイオード型の発光素子からなり、アノード側が該ドライブトランジスタのソースに接続する一方カソード側が接地されており、前記追加容量は、一方の端子が該発光素子のアノードに接続し、他方の端子が、所定の固定電位に接続されていることを特徴とする請求項1記載の画素回路。前記追加容量の他方の端子が接続する所定の固定電位は、該発光素子のカソード側になる接地電位、画素回路の正側電源電位又は負側電源電位から選択されることを特徴とする請求項4記載の画素回路。各画素回路は、赤色発光素子、緑色発光素子又は青色発光素子のいずれかを備えており、各画素回路に形成された前記追加容量は、各色発光素子ごとに異なる容量値を有し、以って各画素回路に形成された各補正手段の動作に要する時間を均一化することを特徴とする請求項1記載の画素回路。各画素回路に形成された追加容量の容量値に不足がある場合、隣接する画素回路に形成された追加容量を利用して該不足を補うようにしたことを特徴とする請求項6記載の画素回路。前記補正手段は、該映像信号が該画素容量にサンプリングされている状態で該ドライブトランジスタから出力電流を取り出し、これを該画素容量に負帰還して該入力電圧を補正することを特徴とする請求項1記載の画素回路。画素アレイ部とスキャナ部と信号部とを含み、前記画素アレイ部は、行状に配された走査線と列状に配された信号線と両者が交差する部分に配された行列状の画素とからなり、前記信号部は、該信号線に映像信号を供給し、前記スキャナ部は、該走査線に制御信号を供給して順次行ごとに画素を走査し、各画素は、少なくともサンプリングトランジスタと、これに接続する画素容量と、これに接続するドライブトランジスタと、これに接続する発光素子とを含み、前記サンプリングトランジスタは、走査線から供給される制御信号に応じ導通して信号線から供給された映像信号を該画素容量にサンプリングし、前記画素容量は、該サンプリングされた映像信号に応じて該ドライブトランジスタのゲートに入力電圧を印加し、前記ドライブトランジスタは、該入力電圧に応じた出力電流を該発光素子に供給し、該出力電流は該ドライブトランジスタのチャネル領域のキャリア移動度に対して依存性を有し、前記発光素子は、該ドライブトランジスタから供給された出力電流により該映像信号に応じた輝度で発光する表示装置において、各画素は、該出力電流のキャリア移動度に対する依存性を打ち消すために、該画素容量にサンプリングされる該入力電圧を補正する補正手段を備えており、前記補正手段は走査線から供給される制御信号に応じて動作し、該ドライブトランジスタから出力電流を取り出し、これを該発光素子の有する容量及び該画素容量に流し込む様にして該入力電圧を補正し、該発光素子の容量に足される追加容量を備えており、該ドライブトランジスタから取り出された出力電流の一部を該追加容量にも流し、以って該補正手段の動作に時間的な余裕を与えることを特徴とする表示装置。前記サンプリングトランジスタ、ドライブトランジスタ及び補正手段は、絶縁基板上に形成された薄膜トランジスタからなり、前記画素容量と追加容量は、該絶縁基板上に形成された薄膜容量素子からなることを特徴とする請求項9記載の表示装置。前記ドライブトランジスタは、その出力電流がチャネル領域のキャリア移動度に加え閾電圧に対しても依存性を有し、前記補正手段は、該出力電流の閾電圧に対する依存性を打ち消すために、あらかじめ該ドライブトランジスタの閾電圧を検出し、且つ該検出された閾電圧を該入力電圧に足し込む様にしたことを特徴とする請求項9記載の表示装置。前記発光素子はアノード及びカソードを備えたダイオード型の発光素子からなり、アノード側が該ドライブトランジスタのソースに接続する一方カソード側が接地されており、前記追加容量は、一方の端子が該発光素子のアノードに接続し、他方の端子が、所定の固定電位に接続されていることを特徴とする請求項9記載の表示装置。前記追加容量の他方の端子が接続する所定の固定電位は、該発光素子のカソード側になる接地電位、該画素アレイ部の正側電源電位又は負側電源電位から選択されることを特徴とする請求項12記載の表示装置。各画素は、赤色発光素子、緑色発光素子又は青色発光素子のいずれかを備えており、各画素に形成された前記追加容量は、各色発光素子ごとに異なる容量値を有し、以って各画素に形成された各補正手段の動作に要する時間を均一化することを特徴とする請求項9記載の表示装置。各画素に形成された追加容量の容量値に不足がある場合、隣接する画素に形成された追加容量を利用して該不足を補うようにしたことを特徴とする請求項14記載の表示装置。前記補正手段は、該映像信号が該画素容量にサンプリングされている状態で該ドライブトランジスタから出力電流を取り出し、これを該画素容量に負帰還して該入力電圧を補正することを特徴とする請求項9記載の表示装置。従来の画素回路は、制御信号を供給する行状の走査線と映像信号を供給する列状の信号線とが交差する部分に配され、少なくともサンプリングトランジスタと画素容量とドライブトランジスタと発光素子とを含む。サンプリングトランジスタは、走査線から供給される制御信号に応じ導通して信号線から供給された映像信号をサンプリングする。画素容量は、サンプリングされた映像信号に応じた入力電圧を保持する。ドライブトランジスタは、画素容量に保持された入力電圧に応じて所定の発光期間に出力電流を供給する。尚一般に、出力電流はドライブトランジスタのチャネル領域のキャリア移動度及び閾電圧に対して依存性を有する。発光素子は、ドライブトランジスタから供給された出力電流により映像信号に応じた輝度で発光する。ドライブトランジスタは、画素容量に保持された入力電圧をゲートに受けてソース/ドレイン間に出力電流を流し、発光素子に通電する。一般に発光素子の発光輝度は通電量に比例している。更にドライブトランジスタの出力電流供給量はゲート電圧すなわち画素容量に書き込まれた入力電圧によって制御される。従来の画素回路は、ドライブトランジスタのゲートに印加される入力電圧を入力映像信号に応じて変化させることで、発光素子に供給する電流量を制御している。ここでドライブトランジスタの動作特性は以下の式1で表わされる。Ids=1/2μW/LCoxVgs-Vth2式1このトランジスタ特性式1において、Idsはソース/ドレイン間に流れるドレイン電流を表わしており、画素回路では発光素子に供給される出力電流である。Vgsはソースを基準としてゲートに印加されるゲート電圧を表わしており、画素回路では上述した入力電圧である。Vthはトランジスタの閾電圧である。又μはトランジスタのチャネルを構成する半導体薄膜の移動度を表わしている。その他Wはチャネル幅を表わし、Lはチャネル長を表わし、Coxはゲート容量を表わしている。このトランジスタ特性式1から明らかな様に、薄膜トランジスタは飽和領域で動作する時、ゲート電圧Vgsが閾電圧Vthを超えて大きくなると、オン状態となってドレイン電流Idsが流れる。原理的に見ると上記のトランジスタ特性式1が示す様に、ゲート電圧Vgsが一定であれば常に同じ量のドレイン電流Idsが発光素子に供給される。従って、画面を構成する各画素に全て同一のレベルの映像信号を供給すれば、全画素が同一輝度で発光し、画面の一様性ユニフォーミティが得られるはずである。しかしながら実際には、ポリシリコンなどの半導体薄膜で構成された薄膜トランジスタTFTは、個々のデバイス特性にばらつきがある。特に、閾電圧Vthは一定ではなく、各画素毎にばらつきがある。前述のトランジスタ特性式1から明らかな様に、各ドライブトランジスタの閾電圧Vthがばらつくと、ゲート電圧Vgsが一定であっても、ドレイン電流Idsにばらつきが生じ、画素毎に輝度がばらついてしまう為、画面のユニフォーミティを損なう。従来からドライブトランジスタの閾電圧のばらつきをキャンセルする機能を組み込んだ画素回路が開発されており、例えば前記の特許文献3に開示がある。閾電圧のばらつきをキャンセルする機能を組み込んだ画素回路は、ある程度画面のユニフォーミティを改善することが可能である。しかしながら、ポリシリコン薄膜トランジスタの特性は、閾電圧ばかりでなく移動度μも素子毎にばらつきがある。前述のトランジスタ特性式1から明らかな様に、移動度μがばらつくと、ゲート電圧Vgsが一定であってもドレイン電流Idsにばらつきが出てしまう。この結果発光輝度が画素毎に変化する為画面のユニフォーミティを損なうという課題がある。上述した従来の技術の課題に鑑み、本発明は移動度の影響をキャンセルし、以ってドライブトランジスタが供給するドレイン電流出力電流のばらつきを補償可能な画素回路及び表示装置を提供することを目的とする。特に、移動度の影響をキャンセルするために必要な補正動作のマージンを確保し、以って画素回路及び表示装置の動作を安定化することを目的とする。かかる目的を達成するために以下の手段を講じた。即ち本発明は、制御信号を供給する行状の走査線と映像信号を供給する列状の信号線とが交差する部分に配され、少なくともサンプリングトランジスタと、これに接続する画素容量と、これに接続するドライブトランジスタと、これに接続する発光素子とを含み、前記サンプリングトランジスタは、走査線から供給される制御信号に応じ導通して信号線から供給された映像信号を該画素容量にサンプリングし、前記画素容量は、該サンプリングされた映像信号に応じて該ドライブトランジスタのゲートに入力電圧を印加し、前記ドライブトランジスタは、該入力電圧に応じた出力電流を該発光素子に供給し、該出力電流は該ドライブトランジスタのチャネル領域のキャリア移動度に対して依存性を有し、前記発光素子は、該ドライブトランジスタから供給された出力電流により該映像信号に応じた輝度で発光する画素回路において、該出力電流のキャリア移動度に対する依存性を打ち消すために、該画素容量にサンプリングされる該入力電圧を補正する補正手段を備えており、前記補正手段は走査線から供給される制御信号に応じて動作し、該ドライブトランジスタから出力電流を取り出し、これを該発光素子の有する容量及び該画素容量に流し込む様にして該入力電圧を補正し、該発光素子の容量に足される追加容量を備えており、該ドライブトランジスタから取り出された出力電流の一部を該追加容量にも流し、以って該補正手段の動作に時間的な余裕を与えることを特徴とする。好ましくは、前記サンプリングトランジスタ、ドライブトランジスタ及び補正手段は、絶縁基板上に形成された薄膜トランジスタからなり、前記画素容量と追加容量は、該絶縁基板上に形成された薄膜容量素子からなる。又前記ドライブトランジスタは、その出力電流がチャネル領域のキャリア移動度に加え閾電圧に対しても依存性を有し、前記補正手段は、該出力電流の閾電圧に対する依存性を打ち消すために、あらかじめ該ドライブトランジスタの閾電圧を検出し、且つ該検出された閾電圧を該入力電圧に足し込む様にしている。又前記発光素子はアノード及びカソードを備えたダイオード型の発光素子からなり、アノード側が該ドライブトランジスタのソースに接続する一方カソード側が接地されており、前記追加容量は、一方の端子が該発光素子のアノードに接続し、他方の端子が、所定の固定電位に接続されている。前記追加容量の他方の端子が接続する所定の固定電位は、該発光素子のカソード側になる接地電位、画素回路の正側電源電位又は負側電源電位から選択できる。又各画素回路は、赤色発光素子、緑色発光素子又は青色発光素子のいずれかを備えており、各画素回路に形成された前記追加容量は、各色発光素子ごとに異なる容量値を有し、以って各画素回路に形成された各補正手段の動作に要する時間を均一化する。又各画素回路に形成された追加容量の容量値に不足がある場合、隣接する画素回路に形成された追加容量を利用して該不足を補うようにしている。一態様では前記補正手段は、該映像信号が該画素容量にサンプリングされている状態で該ドライブトランジスタから出力電流を取り出し、これを該画素容量に負帰還して該入力電圧を補正する。また本発明は、画素アレイ部とスキャナ部と信号部とを含み、前記画素アレイ部は、行状に配された走査線と列状に配された信号線と両者が交差する部分に配された行列状の画素とからなり、前記信号部は、該信号線に映像信号を供給し、前記スキャナ部は、該走査線に制御信号を供給して順次行ごとに画素を走査し、各画素は、少なくともサンプリングトランジスタと、これに接続する画素容量と、これに接続するドライブトランジスタと、これに接続する発光素子とを含み、前記サンプリングトランジスタは、走査線から供給される制御信号に応じ導通して信号線から供給された映像信号を該画素容量にサンプリングし、前記画素容量は、該サンプリングされた映像信号に応じて該ドライブトランジスタのゲートに入力電圧を印加し、前記ドライブトランジスタは、該入力電圧に応じた出力電流を該発光素子に供給し、該出力電流は該ドライブトランジスタのチャネル領域のキャリア移動度に対して依存性を有し、前記発光素子は、該ドライブトランジスタから供給された出力電流により該映像信号に応じた輝度で発光する表示装置において、各画素は、該出力電流のキャリア移動度に対する依存性を打ち消すために、該画素容量にサンプリングされる該入力電圧を補正する補正手段を備えており、前記補正手段は走査線から供給される制御信号に応じて動作し、該ドライブトランジスタから出力電流を取り出し、これを該発光素子の有する容量及び該画素容量に流し込む様にして該入力電圧を補正し、該発光素子の容量に足される追加容量を備えており、該ドライブトランジスタから取り出された出力電流の一部を該追加容量にも流し、以って該補正手段の動作に時間的な余裕を与えることを特徴とする。好ましくは、前記サンプリングトランジスタ、ドライブトランジスタ及び補正手段は、絶縁基板上に形成された薄膜トランジスタからなり、前記画素容量と追加容量は、該絶縁基板上に形成された薄膜容量素子からなる。又前記ドライブトランジスタは、その出力電流がチャネル領域のキャリア移動度に加え閾電圧に対しても依存性を有し、前記補正手段は、該出力電流の閾電圧に対する依存性を打ち消すために、あらかじめ該ドライブトランジスタの閾電圧を検出し、且つ該検出された閾電圧を該入力電圧に足し込む様にしている。また前記発光素子はアノード及びカソードを備えたダイオード型の発光素子からなり、アノード側が該ドライブトランジスタのソースに接続する一方カソード側が接地されており、前記追加容量は、一方の端子が該発光素子のアノードに接続し、他方の端子が、所定の固定電位に接続されている。前記追加容量の他方の端子が接続する所定の固定電位は、該発光素子のカソード側になる接地電位、該画素アレイ部の正側電源電位又は負側電源電位から選択できる。又各画素は、赤色発光素子、緑色発光素子又は青色発光素子のいずれかを備えており、各画素に形成された前記追加容量は、各色発光素子ごとに異なる容量値を有し、以って各画素に形成された各補正手段の動作に要する時間を均一化する。又各画素に形成された追加容量の容量値に不足がある場合、隣接する画素に形成された追加容量を利用して該不足を補うようにしている。一態様では前記補正手段は、該映像信号が該画素容量にサンプリングされている状態で該ドライブトランジスタから出力電流を取り出し、これを該画素容量に負帰還して該入力電圧を補正する。本発明によれば、画素回路並びにこれを集積形成した表示装置は、例えば電圧駆動方式で閾電圧及び移動度のばらつきを補正可能な補正手段を備えている。補正手段を含んだ画素回路は複数の薄膜トランジスタTFTなどで構成されており、ガラスなどの絶縁基板上に集積形成されている。本発明ではこの絶縁基板に薄膜容量素子で追加の容量を形成している。この追加容量は発光素子の容量成分と並列に接続している。かかる構成により、移動度補正に利用するトータルの容量を大きくとることが出来る。この結果移動度のばらつき補正に要する動作時間を長く設定することが可能である。即ち移動度補正期間の設定マージンを上げることが可能となり、これにより各画素回路の補正動作の安定化を達成できる。カラー表示装置の場合、各画素回路は赤色発光素子、緑色発光素子または青色発光素子のいずれかを備えている。一般に、発光素子は色毎に発光面積や発光材料が異なっており、これに応じて容量成分が色毎に異なっている。この場合、追加容量を各発光素子毎に変えることで、移動度補正期間を各色画素で同一に設定することが可能である。全ての画素で移動度補正動作に要する時間を共通に出来るので、画素アレイの動作制御が容易になる。赤色R画素、緑色G画素及び青色B画素間でホワイトバランスをとる場合や、RGB画素間で発光素子の特性が大きく異なる場合、RGB画素間で必要とされる追加容量の大きさに顕著な差が生じる場合がある。このときには、RBG画素間で追加容量の割付に工夫をすることも可能である。具体的には、ある色の画素回路に形成された追加容量の容量値に不足がある場合、隣接する別の色の画素回路に形成された追加容量を利用してその不足を補うことが出来る。これにより、RGB画素回路を含んだ表示装置の移動度補正期間を各色画素で共通に設定することが出来る。以下図面を参照して本発明の実施の形態を詳細に説明する。図1は、本発明にかかる表示装置の基本構成を示す模式的なブロック図である。図示する様に、アクティブマトリクス表示装置は主要部となる画素アレイ1と周辺の回路部とで構成されている。周辺の回路部は水平セレクタ3、ライトスキャナ4、ドライブスキャナ5、補正用スキャナ7などを含んでいる。画素アレイ1は行状の走査線WSと列状の信号線SLと両者の交差する部分にマトリクス状に配列した画素R,G,Bとで構成されている。カラー表示を可能とする為、RGBの三原色画素を用意しているが、本発明はこれに限られるものではない。各画素R,G,Bは夫々画素回路2で構成されている。信号線SLは水平セレクタ3によって駆動される。水平セレクタ3は信号部を構成し、信号線SLに映像信号を供給する。走査線WSはライトスキャナ4によって走査される。尚、走査線WSと平行に別の走査線DS及びAZも配線されている。走査線DSはドライブスキャナ5によって走査される。走査線AZは補正用スキャナ7によって走査される。ライトスキャナ4、ドライブスキャナ5及び補正用スキャナ7はスキャナ部を構成しており、1水平期間毎画素の行を順次走査する。各画素回路2は走査線WSによって選択された時信号線SLから映像信号をサンプリングする。更に走査線DSによって選択された時、サンプリングされた映像信号に応じて画素回路2内に含まれている発光素子を駆動する。加えて画素回路2は走査線AZによって走査された時、あらかじめ決められた補正動作を行なう。上述した画素アレイ1は通常ガラスなどの絶縁基板上に形成されており、フラットパネルとなっている。各画素回路2はアモルファスシリコン薄膜トランジスタTFT又は低温ポリシリコンTFTで形成されている。アモルファスシリコンTFTの場合、スキャナ部はパネルとは別のTABなどで構成され、フレキシブルケーブルにてフラットパネルに接続される。低温ポリシリコンTFTの場合、信号部及びスキャナ部も同じ低温ポリシリコンTFTで形成できるので、フラットパネル上に画素アレイ部と信号部とスキャナ部を一体的に形成できる。図2は、本発明にかかる表示装置の第1実施形態を示す回路図である。図示する様に、アクティブマトリクス表示装置は主要部となる画素アレイ1と周辺の回路部とで構成されている。周辺の回路部は水平セレクタ3、ライトスキャナ4、ドライブスキャナ5、第一補正用スキャナ71、第二補正用スキャナ72などを含んでいる。画素アレイ1は行状の走査線WSと列状の信号線SLと両者の交差する部分にマトリクス状に配列した画素回路2とで構成されている。図では理解を容易にする為、1個の画素回路2のみを拡大表示してある。信号線SLは水平セレクタ3によって駆動される。水平セレクタ3は信号部を構成し、信号線SLに映像信号を供給する。走査線WSはライトスキャナ4によって走査される。なお、走査線WSと平行に別の走査線DS,AZ1及びAZ2も配線されている。走査線DSはドライブスキャナ5によって走査される。走査線AZ1は第一補正用スキャナ71によって走査される。走査線AZ2は第二補正用スキャナ72によって走査される。ライトスキャナ4、ドライブスキャナ5、第一補正用スキャナ71及び第二補正用スキャナ72はスキャナ部を構成しており、1水平期間ごと画素の行を順次走査する。各画素回路2は走査線WSによって選択されたとき信号線SLから映像信号をサンプリングする。さらに走査線DSによって選択されたとき、サンプリングされた映像信号に応じて画素回路2内に含まれている発光素子ELを駆動する。加えて画素回路2は走査線AZ1,AZ2によって走査された時、予め決められた補正動作を行う。画素回路2は、5個の薄膜トランジスタTr1~Tr4及びTrdと2個の容量素子Cs,Csubと1個の発光素子ELとで構成されている。一方の容量素子Csは画素容量である。他方の容量素子Csubは本発明に従って特に設けられた追加容量である。なお、図2では理解を容易にするため発光素子ELの容量成分を容量素子Coledとして表してある。トランジスタTr1~Tr3とTrdはNチャネル型のポリシリコンTFTである。トランジスタTr4のみPチャネル型のポリシリコンTFTである。前述したように容量素子Csは本画素回路2の画素容量を構成している。発光素子ELは例えばアノード及びカソードを備えたダイオード型の有機EL素子である。但し本発明はこれに限られるものではなく、発光素子は一般的に電流駆動で発光する全てのデバイスを含む。画素回路2の中心となるドライブトランジスタTrdはそのゲートGが画素容量Csの一端に接続され、そのソースSが同じく画素容量Csの他端に接続されている。またドライブトランジスタTrdのゲートGはスイッチングトランジスタTr2を介して基準電位Vss1に接続されている。ドライブトランジスタTrdのドレインはスイッチングトランジスタTr4を介して電源電位Vccに接続されている。このスイッチングトランジスタTr2のゲートは走査線AZ1に接続されている。スイッチングトランジスタTr4のゲートは走査線DSに接続している。発光素子ELのアノードはドライブトランジスタTrdのソースSに接続し、カソードは接地されている。この接地電位はVcathで表される場合がある。また、ドライブトランジスタTrdのソースSと所定の基準電位Vss2との間にスイッチングトランジスタTr3が介在している。このトランジスタTr3のゲートは走査線AZ2に接続している。一方サンプリングトランジスタTr1は信号線SLとドライブトランジスタTrdのゲートGとの間に接続されている。サンプリングトランジスタTr1のゲートは走査線WSに接続している。追加容量Csubは一方の端子が発光素子ELのアノードに接続する一方、他方の端子が接地されている。したがって本実施形態では、追加容量Csubが発光素子の容量成分Coledと並列に接続されている。かかる構成において、サンプリングトランジスタTr1は、走査線WSから供給される制御信号WSに応じ導通して信号線SLから供給された映像信号Vsigを画素容量Csにサンプリングする。画素容量Csは、サンプリングされた映像信号Vsigに応じてドライブトランジスタTrdのゲートGに入力電圧Vgsを印加する。ドライブトランジスタTrdは、入力電圧Vgsに応じた出力電流Idsを発光素子ELに供給する。なおこの出力電流ドレイン電流IdsはドライブトランジスタTrdのチャネル領域のキャリア移動度μに対して依存性を有する。発光素子ELは、ドライブトランジスタTrdから供給された出力電流Idsにより映像信号Vsigに応じた輝度で発光する。本発明の特徴事項として、画素回路2はスイッチングトランジスタTr2~Tr4で構成される補正手段を備えており、出力電流Idsのキャリア移動度μに対する依存性を打ち消すために、画素容量Csにサンプリングされる入力電圧Vgsを補正する。具体的にはこの補正手段Tr2~Tr4は、走査線AZ1,AZ2などから供給される制御信号AZ1,AZ2などに応じて動作し、ドライブトランジスタTrdから出力電流Idsを取り出し、これを発光素子ELの有する容量Coled及び画素容量Csに流し込むようにして入力電圧Vgsを補正する。その際本画素回路2は発光素子ELの容量Coledに足される追加容量Csubを備えており、ドライブトランジスタTrdから取り出された出力電流Idsの一部を追加容量Csubにも流し、以って補正手段Tr2~Tr4の動作に時間的な余裕を与えている。補正手段Tr2~Tr4は、映像信号Vsigが画素容量Csにサンプリングされている状態でドライブトランジスタTrdから出力電流Idsを取り出し、これを画素容量Csに負帰還して入力電圧Vgsを補正している。本実施形態の場合、ドライブトランジスタTrdは、その出力電流Idsがチャネル領域のキャリア移動度μに加え閾電圧Vthに対しても依存性を有する。補正手段Tr2~Tr4は、出力電流Idsの閾電圧Vthに対する依存性を打ち消すために、予めドライブトランジスタTrdの閾電圧Vthを検出し、且つ検出された閾電圧Vthを入力電圧Vgsに足し込むようにしている。図3は、各画素回路2を構成する薄膜トランジスタTFT、画素容量Cs及び追加容量Csubのレイアウトを示す模式的な平面図である。Aは追加容量Csubを形成しない場合を表しており、Bは本発明にしたがって追加容量Csubを形成した場合を表している。サンプリングトランジスタTr1、ドライブトランジスタTrd及び補正手段Tr2~Tr4は、絶縁基板上に形成された薄膜トランジスタTFTsからなり、画素容量Csと追加容量Csubは同じく絶縁基板上に形成された薄膜容量素子からなる。図示の例では、追加容量Csubの一方の端子はアノードコンタクトを介して画素容量Csに接続する一方、他方の端子は所定の固定電位に接続されている。この固定電位は、発光素子ELのカソード側になる接地電位Vcath、画素回路2の正側電源電位Vccまたは負側電源電位Vssなどから選択される。図2に示した実施形態では追加容量Csubの他方の端子は接地電位に接続されている。なお図3に示した画素回路2は積層構造となっており、下層にTFTs,Cs,Csubなどが形成されている。上層に発光素子ELが接続されている。理解を容易にするため、図3では上層の発光素子ELが除かれている。実際には、発光素子ELはアノードコンタクトを介して画素回路2側に接続することになる。図4は、図2に示した表示装置から画素回路2の部分を取り出した模式図である。理解を容易にするためサンプリングトランジスタTr1によってサンプリングされる映像信号Vsigや、ドライブトランジスタTrdの入力電圧Vgs及び出力電流Ids、さらには発光素子ELが有する容量成分Coledや追加容量Csubなどを書き加えてある。以下図4に基づいて、本画素回路2の基本的な動作を説明する。図5は、図4に示した画素回路のタイミングチャートである。図5を参照して、図4に示した画素回路の動作をより具体的且つ詳細に説明する。図5は、時間軸Tに沿って各走査線WS,AZ1,AZ2及びDSに印加される制御信号の波形を表してある。表記を簡略化する為、制御信号も対応する走査線の符号と同じ符号で表してある。トランジスタTr1,Tr2,Tr3はNチャネル型なので、走査線WS,AZ1,AZ2がそれぞれハイレベルの時オンし、ローレベルの時オフする。一方トランジスタTr4はPチャネル型なので、走査線DSがハイレベルの時オフし、ローレベルの時オンする。なおこのタイミングチャートは、各制御信号WS,AZ1,AZ2,DSの波形と共に、ドライブトランジスタTrdのゲートGの電位変化及びソースSの電位変化も表してある。図5のタイミングチャートではタイミングT1~T8までを1フィールド1fとしてある。1フィールドの間に画素アレイの各行が一回順次走査される。タイミングチャートは、1行分の画素に印加される各制御信号WS,AZ1,AZ2,DSの波形を表してある。当該フィールドが始まる前のタイミングT0で、全ての制御線号WS,AZ1,AZ2,DSがローレベルにある。したがってNチャネル型のトランジスタTr1,Tr2,Tr3はオフ状態にある一方、Pチャネル型のトランジスタTr4のみオン状態である。したがってドライブトランジスタTrdはオン状態のトランジスタTr4を介して電源Vccに接続しているので、所定の入力電圧Vgsに応じて出力電流Idsを発光素子ELに供給している。したがってタイミングT0で発光素子ELは発光している。この時ドライブトランジスタTrdに印加される入力電圧Vgsは、ゲート電位Gとソース電位Sの差で表される。当該フィールドが始まるタイミングT1で、制御信号DSがローレベルからハイレベルに切り替わる。これによりトランジスタTr4がオフし、ドライブトランジスタTrdは電源Vccから切り離されるので、発光が停止し非発光期間に入る。したがってタイミングT1に入ると、全てのトランジスタTr1~Tr4がオフ状態になる。続いてタイミングT2に進むと、制御信号AZ1及びAZ2がハイレベルになるので、スイッチングトランジスタTr2及びTr3がオンする。この結果、ドライブトランジスタTrdのゲートGが基準電位Vss1に接続し、ソースSが基準電位Vss2に接続される。ここでVss1-Vss2>Vthを満たしており、Vss1-Vss2=Vgs>Vthとする事で、その後タイミングT3で行われるVth補正の準備を行う。換言すると期間T2‐T3は、ドライブトランジスタTrdのリセット期間に相当する。また、発光素子ELの閾電圧をVthELとすると、VthEL>Vss2に設定されている。これにより、発光素子ELにはマイナスバイアスが印加され、いわゆる逆バイアス状態となる。この逆バイアス状態は、後で行うVth補正動作及び移動度補正動作を正常に行うために必要である。タイミングT3では制御信号AZ2をローレベルにし且つ直後制御信号DSもローレベルにしている。これによりトランジスタTr3がオフする一方トランジスタTr4がオンする。この結果ドレイン電流Idsが画素容量Csに流れ込み、Vth補正動作を開始する。この時ドライブトランジスタTrdのゲートGはVss1に保持されており、ドライブトランジスタTrdがカットオフするまで電流Idsが流れる。カットオフするとドライブトランジスタTrdのソース電位SはVss1-Vthとなる。ドレイン電流がカットオフした後のタイミングT4で制御信号DSを再びハイレベルに戻し、スイッチングトランジスタTr4をオフする。さらに制御信号AZ1もローレベルに戻し、スイッチングトランジスタTr2もオフする。この結果、画素容量CsにVthが保持固定される。この様にタイミングT3‐T4はドライブトランジスタTrdの閾電圧Vthを検出する期間である。ここでは、この検出期間T3‐T4をVth補正期間と呼んでいる。この様にVth補正を行った後タイミングT5で制御信号WSをハイレベルに切り替え、サンプリングトランジスタTr1をオンして映像信号Vsigを画素容量Csに書き込む。発光素子ELの等価容量Coledに比べて画素容量Csは充分に小さい。この結果、映像信号Vsigのほとんど大部分が画素容量Csに書き込まれる。正確には、Vss1に対する。Vsigの差分Vsig-Vss1が画素容量Csに書き込まれる。したがってドライブトランジスタTrdのゲートGとソースS間の電圧Vgsは、先に検出保持されたVthと今回サンプリングされたVsig-Vss1を加えたレベルVsig-Vss1Vthとなる。以降説明簡易化の為Vss1=0Vとすると、ゲート/ソース間電圧Vgsは図5のタイミングチャートに示すようにVsigVthとなる。かかる映像信号Vsigのサンプリングは制御信号WSがローレベルに戻るタイミングT7まで行われる。すなわちタイミングT5‐T7がサンプリング期間に相当する。サンプリング期間の終了するタイミングT7より前のタイミングT6で制御信号DSがローレベルとなりスイッチングトランジスタTr4がオンする。これによりドライブトランジスタTrdが電源Vccに接続されるので、画素回路は非発光期間から発光期間に進む。この様にサンプリングトランジスタTr1がまだオン状態で且つスイッチングトランジスタTr4がオン状態に入った期間T6‐T7で、ドライブトランジスタTrdの移動度補正を行う。即ち本実施形態では、サンプリング期間の後部分と発光期間の先頭部分とが重なる期間T6‐T7で移動度補正を行っている。なお、この移動度補正を行う発光期間の先頭では、発光素子ELは実際には逆バイアス状態にあるので発光する事はない。この移動度補正期間T6‐T7では、ドライブトランジスタTrdのゲートGが映像信号Vsigのレベルに固定された状態で、ドライブトランジスタTrdにドレイン電流Idsが流れる。ここでVss1-Vth<VthELと設定しておく事で、発光素子ELは逆バイアス状態におかれる為、ダイオード特性ではなく単純な容量特性を示すようになる。よってドライブトランジスタTrdに流れる電流Idsは画素容量Csと発光素子ELの等価容量Coledと追加容量Csubの三者を結合した容量C=CsColedCsubに書き込まれていく。これによりドライブトランジスタTrdのソース電位Sは上昇していく。図5のタイミングチャートではこの上昇分をΔVで表してある。この上昇分ΔVは結局画素容量Csに保持されたゲート/ソース間電圧Vgsから差し引かれる事になるので、負帰還をかけた事になる。この様にドライブトランジスタTrdの出力電流Idsを同じくドライブトランジスタTrdの入力電圧Vgsに負帰還する事で、移動度μを補正する事が可能である。なお負帰還量ΔVは移動度補正期間T6‐T7の時間幅tを調整する事で最適化可能である。タイミングT7では制御信号WSがローレベルとなりサンプリングトランジスタTr1がオフする。この結果ドライブトランジスタTrdのゲートGは信号線SLから切り離される。映像信号Vsigの印加が解除されるので、ドライブトランジスタTrdのゲート電位Gは上昇可能となり、ソース電位Sと共に上昇していく。その間画素容量Csに保持されたゲート/ソース間電圧VgsはVsig-ΔVVthの値を維持する。ソース電位Sの上昇に伴い、発光素子ELの逆バイアス状態は解消されるので、出力電流Idsの流入により発光素子ELは実際に発光を開始する。この時のドレイン電流Ids対ゲート電圧Vgsの関係は、先のトランジスタ特性式1のVgsにVsig-ΔVVthを代入する事で、以下の式2のように与えられる。Ids=kμVgs-Vth2=kμVsig-ΔV2式2上記式2において、k=1/2W/LCoxである。この特性式2からVthの項がキャンセルされており、発光素子ELに供給される出力電流IdsはドライブトランジスタTrdの閾電圧Vthに依存しない事が分かる。基本的にドレイン電流Idsは映像信号の信号電圧Vsigによって決まる。換言すると、発光素子ELは映像信号Vsigに応じた輝度で発光する事になる。その際Vsigは帰還量ΔVで補正されている。この補正量ΔVは丁度特性式2の係数部に位置する移動度μの効果を打ち消すように働く。したがって、ドレイン電流Idsは実質的に映像信号Vsigのみに依存する事になる。最後にタイミングT8に至ると制御信号DSがハイレベルとなってスイッチングトランジスタTr4がオフし、発光が終了すると共に当該フィールドが終わる。この後次のフィールドに移って再びVth補正動作、移動度補正動作及び発光動作が繰り返される事になる。図6は、移動度補正期間T6‐T7における画素回路2の状態を示す回路図である。図示するように、移動度補正期間T6‐T7では、サンプリングトランジスタTr1及びスイッチングトランジスタTr4がオンしている一方、残りのスイッチングトランジスタTr2及びTr3がオフしている。この状態でドライブトランジスタTr4のソース電位SはVss1-Vthである。このソース電位Sは発光素子ELのアノード電位でもある。前述したようにVss1-Vth<VthELと設定しておく事で、発光素子ELは逆バイアス状態におかれ、ダイオード特性ではなく単純な容量特性を示す事になる。よってドライブトランジスタTrdに流れる電流Idsは画素容量Csと発光素子ELの等価容量Coledと追加容量Csubとの合成容量C=CsColedCsubに流れ込む事になる。換言すると、ドレイン電流Idsの一部が画素容量Csに負帰還され、移動度の補正が行われる。図7は上述したトランジスタ特性式2をグラフ化したものであり、縦軸にIdsを取り横軸にVsigを取ってある。このグラフの下方に特性式2も合わせて示してある。図7のグラフは、画素1と画素2を比較した状態で特性カーブを描いてある。画素1のドライブトランジスタの移動度μは相対的に大きい。逆に画素2に含まれるドライブトランジスタの移動度μは相対的に小さい。この様にドライブトランジスタをポリシリコン薄膜トランジスタなどで構成した場合、画素間で移動度μがばらつく事は避けられない。例えば両画素1,2に同レベルの映像信号Vsigを書き込んだ場合、何ら移動度の補正を行わないと、移動度μの大きい画素1に流れる出力電流Ids1 ́は、移動度μの小さい画素2に流れる出力電流Ids2 ́に比べて大きな差が生じてしまう。この様に移動度μのばらつきに起因して出力電流Idsの間に大きな差が生じるので、画面のユニフォーミティを損なう事になる。そこで本発明では出力電流を入力電圧側に負帰還させる事で移動度のばらつきをキャンセルしている。トランジスタ特性式から明らかなように、移動度が大きいとドレイン電流Idsが大きくなる。したがって負帰還量ΔVは移動度が大きいほど大きくなる。図7のグラフに示すように、移動度μの大きな画素1の負帰還量ΔV1は移動度の小さな画素2の負帰還量ΔV2に比べて大きい。したがって、移動度μが大きいほど負帰還が大きくかかる事となって、ばらつきを抑制する事が可能である。図示するように、移動度μの大きな画素1でΔV1の補正をかけると、出力電流はIds1 ́からIds1まで大きく下降する。一方移動度μの小さな画素2の補正量ΔV2は小さいので、出力電流Ids2 ́はIds2までそれ程大きく下降しない。結果的に、Ids1とIds2は略等しくなり、移動度のばらつきがキャンセルされる。この移動度のばらつきのキャンセルは黒レベルから白レベルまでVsigの全範囲で行われるので、画面のユニフォーミティは極めて高くなる。以上をまとめると、移動度の異なる画素1と2があった場合、移動度の大きい画素1の補正量ΔV1は移動度の小さい画素2の補正量ΔV2に対して小さくなる。つまり移動度が大きいほどΔVが大きくIdsの減少値は大きくなる。これにより移動度の異なる画素電流値は均一化され、移動度のばらつきを補正する事ができる。以下図8を参照して、上述した移動度補正の数値解析を行う。図8に示すように、トランジスタTr1及びTr4がオンした状態で、ドライブトランジスタTrdのソース電位を変数Vに取って解析を行う。ドライブトランジスタTrdのソース電位SをVとすると、ドライブトランジスタTrdを流れるドレイン電流Idsは以下の式3に示す通りである。またドレイン電流Idsと容量C=CsColedCsubの関係により、以下の式4に示す様にIds=dQ/dt=CdV/dtが成り立つ。式4に式3を代入して両辺積分する。ここで、ソース電圧V初期状態は-Vthであり、移動度ばらつき補正時間T6‐T7をtとする。この微分方程式を解くと、移動度補正時間tに対する画素電流が以下の数式5のように与えられる。図9は、式5をグラフ化した図であり、縦軸に出力電流Idsを取り、横軸に映像信号Vsigを取ってある。パレメータとして移動度補正期間t=0us、2.5us及び5usの場合を設定している。さらに、移動度μもパラメータとして比較的大きい場合1.2μと比較的小さい場合0.8μをパラメータにとってある。加えて、CはCsColedのみでCsubは0としている。t=0usとして実質的に移動度補正をかけない場合に比べ、t=2.5usでは移動度ばらつきに対する補正が十分にかかっていることがわかる。移動度補正なしではIdsに40のばらつきがあったものが、移動度補正をかけると10以下に抑えられる。但しt=5usとして補正期間を長くすると逆に移動度μの違いによる出力電流Idsのばらつきが大きくなってしまう。この様に、適切な移動度補正を掛けるために、tは最適な値に設定する必要がある。図9に示したグラフの場合、最適値はt=2.5usの近辺である。しかしながら、トランジスタのゲートに印加される制御信号ゲートパルスの遅延などを考えると、t=2.5usは必ずしも妥当ではなく、トランジスタの動作特性から考えると、tはより長いほうが良い。ここで前述の式5を見ると、tはt/Cとして式中に含まれていることが分かる。したがって、式5の右辺に影響を与えることなくtを大きくする為には、t/Cの値を一定に保ちつつ、Cの値を大きくすれば良いことになる。このため、本発明では容量Cを構成する画素容量Csと発光素子容量Coledに加え追加容量Csubを画素回路中に導入している。このCsubを加えることでトータル容量Cの値が大きくなり、その分tも延長でき、画素回路に含まれる補正手段の時間的な動作マージンを広げることが可能になる。以上説明したように、移動度補正期間においては、図5のタイミングチャートに示したとおり、ゲート電位を固定して状態でドライブトランジスタTrdに出力電流Idsを流し、画素容量Csや発光素子容量Coledに電荷を書き込む。その出力電流Idsの値は式5に示した通りであり、Vthの項を含まずしたがってVthの影響を受けることなく移動度の補正を行える。即ち、式5の右辺の分母に移動度μを含む項を有しており、移動度μが大きい場合は出力電流Idsが小さくなり、逆に移動度μが小さい場合は出力電流Idsが大きくなることで、移動度ばらつきの補正が行われる。式5の移動度補正項ではt/Cを含んでいる。tは前述したように移動度補正時間であり、Cは画素容量Csや発光素子容量Coledなどの合成容量からなる。ここで移動度補正時間tと出力電流をばらつきの関係は図9のグラフに示した通りである。前述したように、移動度補正時間tは短すぎても、長すぎても補正効果が不十分になることがわかっている。図9のグラフでは例えばt=2.5usが略最適レベルである。一方でゲートパルスの遅延などを考えるとt=2.5usは短すぎる場合が多く、移動度補正時間tを正確にコントロールすることは事実上困難である。そこで本発明では、前述の移動度補正調整を容易にするため、移動度補正に用いられる容量Cを増加させている。容量Cを増加させるためには、発光素子容量Coledまたは画素容量Csを大きくするか、あるいは追加容量Csubを設けることが考えられる。ここで発光素子容量Coledは、画素サイズと画素開口率に加えて発光素子を構成する有機EL材料などの基本特性により決定され、単純に増加させることは容易ではない。また画素容量Csを増加させてしまうと、信号電圧書き込み時にアノード電位の上昇が大きくなる。具体的には、アノード電位の上昇分はCs/CsColed×ΔVにて決定される。したがってColed/CsColedで表される入力信号電圧ゲインが低下してしまう。この入力電圧ゲインの低下を補うためには映像信号の振幅レベルを大きくしなければならず、その分ドライバ側に負担がかかる。そこで本発明では、容量Cを増加させる為に、TFTが集積形成されている絶縁基板上に追加容量Csubを形成し、これをColedと並列に接続する。これにより、入力ゲインColedCsub/CsColedCsubを上げながら、トータル容量Cの値を大きくすることができ、最適な移動度補正時間tを長く設定することができるようになり、移動度補正時間設定のマージンを上げることができる。なお第1実施形態の画素回路ではドライブトランジスタTrdをNチャネル型とし、これ以外のスイッチングトランジスタはNチャネル型とPチャネル型を混在して用いているが、各トランジスタの特性はNチャネルでもPチャネルでもかまわない。図10は、図2に示した第1実施形態の変形例を示す回路図である。第1実施形態の場合、追加容量Csubの一方の端子は発光素子ELのアノードに接続し、他方の端子は発光素子ELのカソード側と同じ接地電位Vcathに接続されている。これに対し本変形例は追加容量Csubの他方の端子が電源電位Vccに接続されている。この様に本発明は追加容量Csubの他方の端子が固定電位に接続されていれば良い。この固定電位は、発光素子ELのカソード側になる接地電位Vcath、画素回路2の正側電源電位Vccまたは負側電源電位から適宜選択することが出来る。場合によっては、追加容量Csubを画素容量Csと並列に作成しても、トータル容量Cを増加することが出来る。しかしながらこの場合は前述したように画素容量Csと追加容量Csubを並列に接続することで入力信号のゲインが低下してしまう。したがって画素容量Csと並列に追加容量Csubを接続しない方が望ましい。図11は、本発明にかかる表示装置の第2実施形態を示すブロック図である。理解を容易にするため図2に示した第1実施形態と対応する部分には対応する参照番号を用いてある。本表示装置は、画素アレイ1とこれを囲む周辺の回路とで構成されている。周辺回路は、水平セレクタ3とライトスキャナ4とドライブスキャナ5と第一補正用スキャナ71と第二補正用スキャナ72とを含む。画素アレイ1はマトリクス状に配列した画素回路2で構成されている。図では理解を容易にする為1個の画素回路2のみを示してある。画素回路2は6個のトランジスタTr1,Trd,Tr3~Tr6と、3個の容量素子Cs1,Cs2,Csubと1個の発光素子ELとで構成されている。トランジスタは全てNチャネル型である。本画素回路2の主要部となるドライブトランジスタTrdは、そのゲートGが各容量素子Cs1,Cs2の一端に接続されている。一方の容量素子Cs1は本画素回路2の出力側と入力側を結ぶ結合容量である。他方の容量素子Cs2は結合容量Cs1を介して映像信号が書き込まれる画素容量である。ドライブトランジスタTrdのソースSは画素容量Cs2の他端に接続すると共に、発光素子ELに接続している。発光素子ELはダイオード型のデバイスであり、そのアノードがドライブトランジスタTrdのソースSに接続する一方、カソードKが接地電位Vcathに接続されている。容量素子Csubは本発明に従って追加した追加容量であり、ドライブトランジスタTrdのソースSと接地電位Vcathとの間に接続されている。またドライブトランジスタTrdのソースSと所定の基準電位Vss2との間にスイッチングトランジスタTr3が介在している。このトランジスタTr3のゲートは走査線AZ2に接続している。ドライブトランジスタTrdのドレインはスイッチングトランジスタTr4を介して電源Vccに接続されている。スイッチングトランジスタTr4のゲートは走査線DSに接続している。加えてドライブトランジスタTrdのゲートGとドレインとの間にスイッチングトランジスタTr5が介在している。このトランジスタTr5のゲートは走査線AZ1に接続している。一方入力側のサンプリングトランジスタTr1は信号線SLと結合容量Cs1の他端との間に接続されている。サンプリングトランジスタTr1のゲートは走査線WSに接続されている。結合容量Cs1の他端と所定の基準電位Vss1との間にトランジスタTr6が介在している。このトランジスタTr6のゲートは走査線AZ1に接続している。図12は、図11に示した画素回路の動作説明に供するタイミングチャートである。時間軸Tに沿って制御信号WS,DS,AZ1,AZ2の波形を表すと共に、ドライブトランジスタTrdのゲート電位G及びソース電位Sの変化も表してある。当該フィールドが開始するタイミングT1では、制御信号WS,AZ1,AZ2がローレベルで、制御信号DSのみがハイレベルである。したがって、タイミングT1ではスイッチングトランジスタTr4のみがオン状態にあり、残りのトランジスタTr1,Tr3,Tr5,Tr6はオフ状態にある。この時ドライブトランジスタTrdはオン状態にあるスイッチングトランジスタTr4を介して電源Vccに接続されているので、所定のドレイン電流Idsが発光素子ELに流れる為、発光状態となっている。タイミングT2になると制御信号AZ1とAZ2とがハイレベルとなり、スイッチングトランジスタTr5,Tr6がオンする。ドライブトランジスタTrdのゲートGはトランジスタTr5を通して電源Vcc側に接続するので、ゲート電位Gは急激に上昇する。この後タイミングT3で制御信号DSがローレベルとなり、トランジスタTr4がオフする。ドライブトランジスタTrdに対する電源供給が遮断されるので、ドレイン電流Idsは減衰していく。これによりソース電位S及びゲート電位Gは共に下降するが、丁度両者の電位差がVthとなったところで電流が流れなくなる。この時のVthが画素容量Cs2に保持される。画素容量Cs2に保持されたVthはドライブトランジスタTrdの閾電圧のキャンセルに用いられる。また、スイッチングトランジスタTr3はオンしており、ドライブトランジスタTr2のソースSはトランジスタTr3を介して基準電位Vss2に接続される。このVss2は発光素子ELの閾電圧よりも低く設定されており、発光素子ELは逆バイアス状態におかれる。この後タイミングT4になったとき制御信号AZ1がローレベルとなり、トランジスタTr5,Tr6がオフして、Cs2に書き込まれたVthが固定される。タイミングT2からT4までVth補正期間T2‐T4と呼ぶ。なおVth補正期間ではTr6がオンしている為、結合容量Cs1の他端は所定の基準電位Vss1に保持される。タイミングT5になると制御信号WS及びAZ2がハイレベルになり、サンプリングトランジスタTr1がオンする。この結果、ドライブトランジスタTrdのゲートGは結合容量Cs1及びオンしたサンプリングトランジスタTr1を介して信号線SLに接続される。この結果映像信号が結合容量Cs1を介してドライブトランジスタTrdのゲートGにカップリングされ、その電位が上昇する。図13のタイミングチャートでは映像信号のカップリング分とVthを合わせた電圧をVinで表してある。画素容量Cs2にこのVinが保持された事になる。この後タイミングT7で制御信号WSがローレベルに戻り、画素容量Cs2に書き込まれた電位が保持固定される。この様にして映像信号が結合容量Cs1を介して画素容量Cs2に書き込まれる期間をサンプリング期間T5‐T7と呼ぶ。このサンプリング期間T5‐T7は通常1水平期間1Hに相当する。本実施形態では、サンプリング期間が終了するタイミングT7の前のタイミングT6で、制御信号DSがハイレベルになる一方制御信号AZ2がローレベルになる。この結果ドライブトランジスタTrdのソースSがVss2から切り離される一方ドレイン側からソースS側に向かって電流が流れる。一方サンプリングトランジスタTr1は引き続きオン状態なのでドライブトランジスタTrdのゲート電位Gは映像信号側に保持されている。この様な状態でドライブトランジスタTrdに出力電流が流れるので、画素容量Cs2及び逆バイアス状態にある発光素子ELの等価容量を充電する事になる。これによりドライブトランジスタTrdのソース電位SはΔVだけ上昇し、その分だけCs2に保持されていた電圧Vinが減少する。換言すると、期間T6‐T7の間でソースS側の出力電流がゲートG側の入力電圧に負帰還される。この負帰還量がΔVで表される。この負帰還動作により、ドライブトランジスタTrdの移動度補正が行われる。この後タイミングT7で制御信号WSがローレベルとなり、映像信号の印加が解除されると、いわゆるブートストラップ動作が行われゲート電位G及びソース電位Sは両者の差Vin-ΔVを維持したまま上昇する。ソース電位Sの上昇に伴い発光素子ELの逆バイアス状態は解消されるので、出力電流Idsが発光素子ELに流れ込み、映像信号に応じた輝度で発光が行われる。この後タイミングT8で当該フィールド1fが終わると次のフィールドに進む。次のフィールドでも、Vth補正、信号書き込み、移動度補正の各動作を行う。図13は、図12に示した移動度補正期間T6‐T7における画素回路2の状態を表している。この画素回路2もスイッチングトランジスタTr3,Tr4,Tr5などで構成される補正手段を備えている。この補正手段は出力電流Idsのキャリア移動度μに対する依存性を打ち消す為、予め発光期間T6‐T8の前または先頭で画素容量Cs2に保持された入力電圧VinVgsを補正する。この補正手段は走査線WS及びDSから供給される制御信号WS,DSに応じてサンプリング期間T5‐T7の一部で動作し、映像信号Vsigがサンプリングされている状態でドライブトランジスタTrdから出力電流Idsを取り出し、これを画素容量Cs2に負帰還して入力電圧Vgsを補正する。加えてこの補正手段Tr3,Tr4,Tr5は、出力電流Idsの閾電圧Vthに対する依存性を打ち消す為に、予めサンプリング期間T5‐T7に先立つ期間T2‐T4でドライブトランジスタTrdの閾電圧Vthを検出し、且つ検出された閾電圧Vthを入力電圧Vgsに足し込む様にしてある。本実施形態においても、ドライブトランジスタTrdはNチャネル型トランジスタでドレインが電源Vcc側に接続する一方ソースSが発光素子EL側に接続している。この構成において本補正手段は、サンプリング期間T5‐T7の後部分に重なる発光期間T6‐T8の先頭部分T6‐T7でドライブトランジスタTrdから出力電流Idsを取り出して、画素容量Cs2側に負帰還する。その際本補正手段は、発光期間の先頭部分T6‐T7でドライブトランジスタTrdのソースS側から取り出した出力電流Idsが、発光素子ELの有する等価容量Coledと追加容量Csubに流れ込むようにしている。発光素子ELはアノード及びカソードを備えたダイオード型の発光素子からなり、アノード側がドライブトランジスタTrdのソースSに接続する一方カソード側がVcathに接地されている。本補正手段は前述したように予め発光素子ELのアノード/カソード間を逆バイアス状態にセットしておき、ドライブトランジスタTrdのソースS側から取り出した出力電流Idsが発光素子ELに流れ込む時、ダイオード型の発光素子ELを容量性素子Coledとして機能させている。その際発光素子容量Coledに追加容量Csubを接続してある。これにより出力電流Idsを流す時間を延長化でき、結果として移動度補正手段の時間的な動作マージンを拡大できる。図14は、本発明にかかる表示装置の第3実施形態を示す模式的な平面図である。図14は1セット分の赤色画素、緑色画素及び青色画素の模式的な平面図である。RGB各色の画素回路2は、各々赤色発光素子、緑色発光素子及び青色発光素子を備えている。各画素回路2に形成された追加容量Csubは、各色発光素子毎に異なる容量値を有し、以ってRGB各画素回路に形成された各補正手段の動作に要する時間を均一化している。一般的にRGB各色の発光素子を作るため、例えば有機EL材料を用いた発光素子では有機ELをRGB毎に塗り分けるプロセスが用いられる。RGB毎に有機EL材料や膜厚が異なるので、RGB毎の発光素子容量Coledは同じではない。また白色の有機EL発光素子を用いてこれをRGB各色のフィルタで着色する場合も、RGB各画素で開口率が異なる場合、発光素子容量ColedはやはりRGBによって異なる値を持つ。これにより何ら対策を施さない場合、移動度補正時に利用する容量CもRGBにて異なる値となってしまう。したがって前述した式5によって決まる最適な移動度補正時間tもRGB各画素によって差異が生じてしまう。よって何ら対策を施さないと、RGB全ての画素において移動度補正時間を最適に調整することは困難である。そこで本実施形態ではRGB画素間で最適移動度補正時間を共通にする為に、追加容量Csubの値をRGB毎に異なる値に設計している。発光素子容量Coledは、画素サイズと画素開口率や発光材料の基本特性により決定される為、RGB各画素でColedを同一に調整することは事実上困難である。そのため何ら対策を施さないと、移動度補正に用いる容量CもRGB毎に異なり、結果的に最適な移動度補正時間もRGB画素で異なる値となってしまう。そこで本発明では、RGB画素に追加するCsub容量値を異なる値としている。移動度補正に必要なドレイン電流が、異なる画素間で同一且つ移動度補正時間に依存しないようにする為には、異なる2つの画素で以下の式6の条件を満たす必要がある。式6で一方の画素のパラメータと他方の画素のパラメータを区別するため、記号 ́を付けてある。一方の画素に流れる出力電流Idsと映像信号Vsigの関係は以下の式7によって表される。この式7は前述した式5とまったく同一である。一方ドライブトランジスタのサイズk ́、入力映像信号のレベルVsig ́及び容量C ́の異なる画素に流れるドレイン電流Ids ́は以下の式8によって表される。ここでIds=Ids ́となる為には、以下の式9が成立すればよい。式9の両辺を解いて整理すると、以下の式10が得られる。ここで式10で表された条件が補正時間tに依存しない為には、以下の関係を満たす必要がある。これらをまとめると、上述した式6が得られる。つまりCとC ́は異なるVsigやkに対して式6の条件を満たせば、補正時間tを共通にすることが可能である。上述した式6において入力映像信号VsigのダイナミックレンジとドライブトランジスタTrdのサイズファクタkがどちらもRGB画素で同一とすると、RGB画素間で補正時間tを共通にする為にはRGB画素各々に形成される容量Cを同一にする必要がある。ここでC=CsColedCsubである。ColedはRGBで値が異なる。またCs値はブートストラップゲインがあるのでRGB画素毎に大きく変更することは出来ない。基本的には共通に設定する必要がある。そこで本実施形態ではRGBで値が異なるCsubを作成し、Coledと並列に接続している。このとき移動度補正に用いる容量値Cは、C=CsColedCsubである。容量CをRGBで同一にする為、追加容量Csubの値をRGB画素で調節する。この様にすることで式6が成立し、したがって移動度補正時間tをRGB画素間で共通に出来る。またドライブトランジスタTrdのサイズファクタkや入力映像信号Vsigのダイナミックレンジが画素毎に異なる場合も、式6を満たすように追加容量CsubをRGB毎に調整することで、移動度補正に最適な時間tをRGB画素で同一に設定することが出来る。RGB画素間でホワイトバランスの調整が必要な場合、前述した式6は以下の式11のように変形できる。ホワイトバランス調整が必要な場合RGB画素毎に出力電流がα倍異なると仮定する。よってIds ́=αIdsとなる為には、以下の式12が成立する必要がある。式12の両辺を解いて、この条件が補正時間tに依存しない為には以下の式13を満たす必要がある。式13をまとめると上記の式11が得られる。つまり式11のC及びC ́は、異なるVsigやkに対して式11の条件を満たすことによって、移動度補正時間tを全ての画素にわたって共通にすることが可能である。図15は、本発明にかかる表示装置の第4実施形態を示す模式的な平面図である。基本的には図14で示した第3実施形態と類似しており、対応する部分には対応する参照番号を付して理解を容易にしている。本実施形態では、RGB各画素回路に形成された追加容量Csubの容量値に不足がある場合、隣接する画素回路に形成された追加容量Csubを利用して不足を補うようにしている。図示の例では、赤色R画素に形成すべき追加容量Csubの容量値が不足するため、隣の緑色G画素に形成された追加容量Csubの一部をR画素側の追加容量Csubに利用している。したがってG画素はR画素用のCsub容量と自身のG画素用Csub容量の両者を含んでいることになる。これに対し青色B画素は自身の画素領域に形成されたCsub容量のみで足りている。例えばホワイトバランスを取るためRGB画素間で出力電流のレベル設定が異なる場合、移動度補正時間tを共通にする為には前述した式11の条件を満たす必要がある。つまりCとC ́の差異がホワイトバランス調整のため大きくなりこの分Csubの値をさらに大きく取る必要が生じる。前述したようにCsubは絶縁基板に作成した薄膜容量素子からなる。各画素には薄膜トランジスタTFTや別の容量素子Cs、配線などがあり、追加要領Csubの占有面積は限定されてしまう。このためCsubの必要値が1画素の取り得る最大容量値よりも大きな場合は、何ら対策を施さないと最適な移動度補正時間tを同一にすることが不可能になってしまう。そこで本実施形態ではCsubが不十分な画素ここではR画素は、その隣接画素図示の例ではG画素からCsubの割り当てを貰い、必要な値に設定している。この様に隣接画素からCsubを割り振ることでホワイトバランスが異なる画素やRGBで有機EL材料の特性が大きく異なる画素においても、最適な移動度補正時間tをRGB間で均一にすることが出来、高いユニフォーミティを得ることが可能である。図16は、図15に示したR画素の回路構成を示すブロック図である。図示するように赤色Rの画素回路2は、自身の追加容量Csubに加え、隣接する画素に形成された追加容量Csub ́も利用することで、トータル容量C=CsColedCsubCsub ́を確保している。図17は、図16に示した実施形態の変形例を示す回路図である。理解を容易にするため図16に示した回路と対応する部分には対応する参照番号を付してある。異なる点は、図16に示した先の例ではCsub及びCsub ́の他方の端子が発光素子ELのカソード側と同じ接地電位に接続されているのに対し、本変形例ではCsub及びCsub ́の他方の端子が電源電位Vccに接続されていることである。"