帰還電圧と基準電圧のいずれか一方にリップル成分を注入し、両電圧の比較結果に応じてスイッチ素子のオン/オフ制御を行うことにより、入力電圧から出力電圧を生成する非線形制御方式のスイッチング電源装置であって、前記リップル成分に起因する前記出力電圧のDCオフセットをキャンセルするように、前記帰還電圧と前記基準電圧のいずれか一方を調整するオフセット調整部を有することを特徴とするスイッチング電源装置。前記基準電圧を生成する基準電圧生成部と;前記スイッチ素子の一端に現れるスイッチ電圧を利用して前記リップル成分を生成し、これを前記基準電圧に注入するリップルインジェクション部と;前記帰還電圧とリップル注入後の前記基準電圧とを比較するコンパレータと;前記コンパレータの出力信号に基づいて前記スイッチ素子のオン/オフ制御を行うスイッチング制御部と;を有することを特徴とする請求項1に記載のスイッチング電源装置。前記リップルインジェクション部は、非反転入力端がリップル注入前の前記基準電圧の入力端に接続され、反転入力端が出力端に接続された第1アンプと;前記第1アンプの反転入力端及び出力端と前記スイッチ電圧の入力端との間に接続されたパルス駆動部と;を有することを特徴とする請求項2に記載のスイッチング電源装置。前記オフセット調整部は、前記帰還電圧に基づいて前記リップルインジェクション部のオフセット調整信号を生成することを特徴とする請求項3に記載のスイッチング電源装置。前記オフセット調整部は、リップル注入後の前記基準電圧に基づいて前記リップルインジェクション部のオフセット調整信号を生成することを特徴とする請求項3に記載のスイッチング電源装置。前記オフセット調整部は、リップル注入後の前記基準電圧を平滑化して平滑基準電圧を生成するフィルタと;リップル注入前の前記基準電圧と前記平滑基準電圧とが一致するように前記オフセット調整信号を生成し、これを前記第1アンプに出力する第2アンプと;を有することを特徴とする請求項5に記載のスイッチング電源装置。前記オフセット調整部は、前記帰還電圧に基づいて前記基準電圧生成部のオフセット調整信号を生成することを特徴とする請求項3に記載のスイッチング電源装置。前記オフセット調整部は、前記帰還電圧と所定の目標電圧とが一致するように前記オフセット調整信号を生成し、これを前記基準電圧生成部に出力するエラーアンプと;を有することを特徴とする請求項7に記載のスイッチング電源装置。前記基準電圧を生成する基準電圧生成部と;前記スイッチ素子の一端に現れるスイッチ電圧を利用して前記リップル成分を生成し、これを前記帰還電圧に注入するリップルインジェクション部と;リップル注入後の前記帰還電圧と前記基準電圧とを比較するコンパレータと;前記コンパレータの出力信号に基づいて前記スイッチ素子のオン/オフ制御を行うスイッチング制御部と;を有することを特徴とする請求項1に記載のスイッチング電源装置。前記オフセット調整部は、リップル注入後の前記帰還電圧に基づいて前記リップルインジェクション部のオフセット調整信号を生成することを特徴とする請求項9に記載のスイッチング電源装置。前記オフセット調整部は、リップル注入後の前記帰還電圧を平滑化して平滑帰還電圧を生成するフィルタと;前記平滑帰還電圧と所定の目標電圧とが一致するように前記オフセット調整信号を生成し、これを前記リップルインジェクション部に出力するエラーアンプと;を有することを特徴とする請求項10に記載のスイッチング電源装置。しかしながら、リップル成分を注入された基準電圧VrefのDC値は、リップル成分の生成に利用されるスイッチ電圧Vsw出力トランジスタの一端に現れるパルス電圧のデューティに応じて変動する。特に、リップルインジェクション量基準電圧Vrefに注入されるリップル成分の振幅を増やすほど、リップル成分を注入された基準電圧VrefのDC値が大きく変動してしまう。そのため、従来のスイッチング電源装置では、スイッチング動作の安定性やジッタ特性の向上を図るためにリップルインジェクション量を増やすと、そのトレードオフとして、出力電圧精度やロードレギュレーション特性負荷の変動に対する出力電圧OUTの安定性の悪化が招かれる、という問題があった。本発明は、本願の発明者によって見い出された上記の問題点に鑑み、出力電圧精度やロードレギュレーション特性を悪化させることなく、リップルインジェクション量を増やして、スイッチング動作の安定性やジッタ特性の向上を図ることが可能なスイッチング電源装置を提供することを目的とする。上記目的を達成するために、本発明に係るスイッチング電源装置は、帰還電圧と基準電圧のいずれか一方にリップル成分を注入し、両電圧の比較結果に応じてスイッチ素子のオン/オフ制御を行うことにより、入力電圧から出力電圧を生成する非線形制御方式のスイッチング電源装置であって、前記リップル成分に起因する前記出力電圧のDCオフセットをキャンセルするように、前記帰還電圧と前記基準電圧のいずれか一方を調整するオフセット調整部を有する構成第1の構成とされている。なお、上記第1の構成から成るスイッチング電源装置は、前記基準電圧を生成する基準電圧生成部と;前記スイッチ素子の一端に現れるスイッチ電圧を利用して前記リップル成分を生成し、これを前記基準電圧に注入するリップルインジェクション部と;前記帰還電圧とリップル注入後の前記基準電圧とを比較するコンパレータと;前記コンパレータの出力信号に基づいて前記スイッチ素子のオン/オフ制御を行うスイッチング制御部と;を有する構成第2の構成にするとよい。また、上記第2の構成から成るスイッチング電源装置において、前記リップルインジェクション部は、非反転入力端がリップル注入前の前記基準電圧の入力端に接続され、反転入力端が出力端に接続された第1アンプと;前記第1アンプの反転入力端及び出力端と前記スイッチ電圧の入力端の間に接続されたパルス駆動部と;を有する構成第3の構成にするとよい。また、上記第3の構成から成るスイッチング電源装置において、前記オフセット調整部は、前記帰還電圧に基づいて前記リップルインジェクション部のオフセット調整信号を生成する構成第4の構成にするとよい。また、上記第3の構成から成るスイッチング電源装置において、前記オフセット調整部は、リップル注入後の前記基準電圧に基づいて前記リップルインジェクション部のオフセット調整信号を生成する構成第5の構成にするとよい。また、上記第5の構成から成るスイッチング電源装置において、前記オフセット調整部は、リップル注入後の前記基準電圧を平滑化して平滑基準電圧を生成するフィルタと;リップル注入前の前記基準電圧と前記平滑基準電圧とが一致するように前記オフセット調整信号を生成し、これを前記第1アンプに出力する第2アンプと;を有する構成第6の構成にするとよい。また、上記第3の構成から成るスイッチング電源装置において、前記オフセット調整部は、前記帰還電圧に基づいて、前記基準電圧生成部のオフセット調整信号を生成する構成第7の構成にするとよい。また、上記第7の構成から成るスイッチング電源装置において、前記オフセット調整部は、前記帰還電圧と所定の目標電圧とが一致するように、前記オフセット調整信号を生成し、これを前記基準電圧生成部に出力するエラーアンプと;を有する構成第8の構成にするとよい。また、上記第1の構成から成るスイッチング電源装置は、前記基準電圧を生成する基準電圧生成部と;前記スイッチ素子の一端に現れるスイッチ電圧を利用して前記リップル成分を生成し、これを前記帰還電圧に注入するリップルインジェクション部と;リップル注入後の前記帰還電圧と前記基準電圧とを比較するコンパレータと;前記コンパレータの出力信号に基づいて前記スイッチ素子のオン/オフ制御を行うスイッチング制御部と;を有する構成第9の構成にするとよい。また、上記第9の構成から成るスイッチング電源装置において、前記オフセット調整部は、リップル注入後の前記帰還電圧から前記リップルインジェクション部のオフセット調整信号を生成する構成第10の構成にするとよい。また、上記第10の構成から成るスイッチング電源装置において、前記オフセット調整部は、リップル注入後の前記帰還電圧を平滑化して平滑帰還電圧を生成するフィルタと;前記平滑帰還電圧と所定の目標電圧が一致するように前記オフセット調整信号を生成し、これを前記リップルインジェクション部に出力するエラーアンプと;を有する構成第11の構成にするとよい。本発明に係るスイッチング電源装置であれば、出力電圧精度やロードレギュレーション特性を悪化させることなく、リップルインジェクション量を増やして、スイッチング動作の安定性やジッタ特性の向上を図ることが可能となる。第1実施形態図1は、本発明に係るスイッチング電源装置の第1実施形態を示す回路ブロック図である。本実施形態のスイッチング電源装置は、非線形制御方式ここではボトム検出オン時間固定方式によって入力電圧INから出力電圧OUTを生成する降圧型DC/DCコンバータであり、半導体装置1と、これに外付けされるインダクタL1、コンデンサC1、並びに、抵抗R1及びR2を有する。半導体装置1の外部において、インダクタL1の第1端は、半導体装置1の外部端子T1スイッチ端子に接続されている。インダクタL1の第2端、コンデンサC1の第1端、及び、抵抗R1の第1端は、いずれも出力電圧OUTの出力端に接続されている。コンデンサC1の第2端は、接地端に接続されている。抵抗R1の第2端、及び、抵抗R2の第1端は、いずれも半導体装置1の外部端子T2帰還端子に接続されている。抵抗R2の第2端は、接地端に接続されている。半導体装置1は、Nチャネル型MOS電界効果トランジスタ11及び12と、ドライバ13と、SRフリップフロップ14と、オン時間設定部15と、コンパレータ16と、リップルインジェクション部17と、バンドギャップ電源部18と、オフセット調整部20と、を集積化したいわゆるスイッチング電源ICである。トランジスタ11は、入力電圧INの入力端と外部端子T1との間に接続され、ドライバ13から入力されるゲート信号G1に応じてオン/オフ制御される出力トランジスタである。接続関係について具体的に述べると、トランジスタ11のドレインは、入力電圧INの入力端に接続されている。トランジスタ11のソースは、外部端子T1に接続されている。トランジスタ11のゲートは、ゲート信号G1の入力端に接続されている。トランジスタ12は、外部端子T1と接地端との間に接続され、ドライバ13から入力されるゲート信号G2に応じてオン/オフ制御される同期整流トランジスタである。接続関係について具体的に述べると、トランジスタ12のドレインは、外部端子T1に接続されている。トランジスタ12のソースは、接地端に接続されている。トランジスタ12のゲートは、ゲート信号G2の入力端に接続されている。なお、整流素子としては、トランジスタ12に代えてダイオードを用いても構わない。ドライバ13は、SRフリップフロップ14の出力信号G0に応じてゲート信号G1、G2を生成し、トランジスタ11及び12を相補的排他的にスイッチング制御する。なお、本明細書中で用いられている相補的排他的という文言は、トランジスタ11、12のオン/オフが完全に逆転している場合のほか、貫通電流防止の観点からトランジスタ11、12のオン/オフ遷移タイミングに所定の遅延が与えられている場合同時オフ期間が設けられている場合も含む。SRフリップフロップ14は、セット端Sに入力されるオン時間設定信号ONの立ち上がりエッジで出力信号G0をハイレベルにセットし、リセット端Rに入力される比較信号CMPの立ち上がりエッジで出力信号G0をローレベルにリセットする図3の上から3段目~5段目を参照。オン時間設定部15は、SRフリップフロップ14の出力信号G0がローレベルに立ち下げられてから、所定のオン時間Tonが経過した後に、オン時間設定信号ONにハイレベルのトリガパルスを発生させる図3の上から4段目及び5段目を参照。なお、上記したドライバ13、SRフリップフロップ14、及び、オン時間設定部15は、コンパレータ16から出力される比較信号CMPに基づいてトランジスタ11及び12のオン/オフ制御を行うスイッチング制御部として機能する。コンパレータ16は、外部端子T2抵抗R1と抵抗R2との接続ノードから反転入力端-に入力される帰還電圧FB出力電圧OUTの分圧電圧と、リップルインジェクション部17から非反転入力端に入力されるリップル注入後の基準電圧REFとを比較して比較信号CMPを出力する。すなわち、帰還電圧FBがリップル注入後の基準電圧REFよりも高ければ、比較信号CMPはローレベルとなり、逆に、帰還電圧FBがリップル注入後の基準電圧REFよりも低ければ、比較信号CMPはハイレベルとなる図3の上から2段目及び3段目を参照。リップルインジェクション部17は、外部端子T1トランジスタ11とトランジスタ12の接続ノードに現れるスイッチ電圧SWを利用してリップル成分を生成し、これをバンドギャップ基準電圧BGに注入する図3の上から1段目及び2段目を参照。図2は、リップルインジェクション部17の一構成例を示す回路ブロック図である。図2に示すように、本構成例のリップルインジェクション部17は、アンプAMP1と、抵抗R11~R13と、コンデンサC11と、Pチャネル型MOS電界効果トランジスタP11と、Nチャネル型MOS電界効果トランジスタN11と、インバータINV1と、論理和演算器OR1と、否定論理和演算器NOR1と、を有する。アンプAMP1の第2非反転入力端は、ソフトスタート電圧SSの入力端に接続されている。ソフトスタート電圧SSとは、半導体装置1の起動後、ゼロ値から所定の目標値バンドギャップ基準電圧BGよりも高い電圧値まで緩やかに上昇していくスロープ電圧である。アンプAMP1の第1非反転入力端-は、バンドギャップ基準電圧BGの入力端に接続されている。アンプAMP1の反転入力端-は、抵抗R11の第1端に接続されている。アンプAMP1の出力端は、リップル成分を注入された基準電圧REFの出力端に接続されている。抵抗R11の第2端は、抵抗R12の第1端、抵抗R13の第1端、及び、コンデンサC11の第1端にそれぞれ接続されている。抵抗R12の第2端、及び、コンデンサC11の第2端は、いずれもアンプAMP1の出力端に接続されている。抵抗R13の第2端は、トランジスタP11のドレイン、及び、トランジスタN11のドレインにそれぞれ接続されている。トランジスタP11のソースは、電源端に接続されている。トランジスタN11のソースは、接地端に接続されている。トランジスタP11のゲートは、論理和演算器OR1の出力端に接続されている。トランジスタN11のゲートは、否定論理和演算器NOR1の出力端に接続されている。論理和演算器OR1の第1入力端は、インバータINV1の出力端に接続されている。インバータINV1の入力端、及び、否定論理和演算器NOR1の第1入力端は、いずれもスイッチ電圧SWの入力端に接続されている。論理和演算器OR1の第2入力端、及び、否定論理和演算器NOR1の第2入力端は、いずれも過電流保護信号OCPの入力端に接続されている。過電流保護信号OCPとは、トランジスタ11、トランジスタ12、または、インダクタL1に流れる電流が過電流状態となったときにハイレベルとなる異常保護信号である。上記構成から成るリップルインジェクション部17において、抵抗R11~R13、コンデンサC11、トランジスタP11及びN11、インバータINV1、論理和演算器OR1、並びに、否定論理和演算器NOR1は、スイッチ電圧SWに応じてアンプAMP1の負帰還ループをパルス駆動するパルス駆動部として機能する。このような構成とすることにより、アンプAMP1から出力される基準電圧REFは、バンドギャップ基準電圧BGを基準として電圧値が変動する波形、すなわち、バンドギャップ基準電圧BGにリップル成分が注入された波形となる図3の上から2段目を参照。ただし、半導体装置1の起動後、ソフトスタート電圧SSがバンドギャップ基準電圧BGよりも低いソフトスタート期間中には、緩やかに上昇するソフトスタート電圧SSにリップル成分を注入した基準電圧REFが生成される。再び図1に戻り、半導体装置1に集積化された回路ブロックの説明を続ける。バンドギャップ電源部18は、電源電圧や周囲温度の変動に依存しない所定のバンドギャップ基準電圧BG例えば1.2Vを生成する。オフセット調整部20は、帰還電圧FBに基づいてバンドギャップ電源部18のオフセット調整信号ADJを生成する回路ブロックであり、エラーアンプ21と、直流電圧源22と、を有する。エラーアンプ21は、外部端子T2から反転入力端-に入力される帰還電圧FBと、直流電圧源22から非反転入力端に入力される所定の目標電圧REF2との差分を増幅し、これをオフセット調整信号ADJとして出力する。バンドギャップ電源部18は、オフセット調整部20から入力されるオフセット調整信号ADJに基づいて、バンドギャップ基準電圧BGの電圧値を調整する。より具体的に述べると、バンドギャップ電源部18は、帰還電圧FBが目標電圧REF2よりも低く、オフセット調整信号ADJの電圧値が高いほど、バンドギャップ基準電圧BGの電圧値を高く設定する。その結果、リップル成分を注入された基準電圧REFのDC値も高くなるので、出力電圧OUT延いては帰還電圧FBをより高めるように帰還制御がかかる。このように、オフセット調整部20では、帰還電圧FBと所定の目標電圧REF2とが一致するように、バンドギャップ電源部18のオフセット調整信号ADJが生成される。従って、図4に示したように、リップル成分を注入された基準電圧REFのDC値REFDCがスイッチ電圧SWのデューティに応じて変動し、これに起因して出力電圧OUT延いては、帰還電圧FBに意図しないDCオフセットが生じた場合であっても、このDCオフセットをキャンセルするように、バンドギャップ基準電圧BGの電圧値を自動調整することができるので、出力電圧精度やロードレギュレーション特性を向上させることが可能となる。また、従来では、出力電圧精度やロードレギュレーション特性の悪化を懸念して、リップルインジェクション量が抑えられていたが、上記構成を採用することにより、出力電圧精度やロードレギュレーション特性を悪化させることなく、リップルインジェクション量を増やすことができるので、スイッチング動作の安定性やジッタ特性の向上を図ることが可能となる。図5は、リップルインジェクション量とジッタ量との関係を示す模式図である。リップルインジェクション量の小さい基準電圧REFxと帰還電圧FBとの交差角度よりも、リップルインジェクション量の大きい基準電圧REFyと帰還電圧FBとの交差角度の方がより大きく深くなる。従って、例えば、帰還電圧FBの変動図5の破線を参照に起因する比較信号CMPのジッタ成分を考えた場合、REFx入力時のジッタ成分JxよりもREFy入力時のジッタ成分Jyの方がより小さくなる。このように、ジッタ特性の向上を図るためには、リップルインジェクション量を増やすことが有効であると言える。第2実施形態図6は、本発明に係るスイッチング電源装置の第2実施形態を示す回路ブロック図である。第2実施形態は、先出の第1実施形態と基本的には同一の構成から成るが、リップル成分を帰還電圧FBに注入している点と、リップル注入後の帰還電圧FB2をモニタしてリップルインジェクション部17のオフセット調整信号ADJを生成している点に特徴を有している。そこで、第1実施形態と同様の構成要素については、図1と同一の符号を付すことで重複した説明を割愛し、以下では、第2実施形態の特徴部分について重点的な説明を行う。コンパレータ16は、リップルインジェクション部17から反転入力端-に入力されるリップル注入済みの帰還電圧FB2と、バンドギャップ電源部18から非反転入力端に入力されるバンドギャップ基準電圧BGを比較して比較信号CMPを出力する。すなわち、リップル注入後の帰還電圧FB2がバンドギャップ基準電圧BGよりも高ければ、比較信号CMPはローレベルとなり、逆に、リップル注入後の帰還電圧FB2がバンドギャップ基準電圧BGよりも低ければ、比較信号CMPはハイレベルとなる。リップルインジェクション部17は、スイッチ電圧SWを利用してリップル成分を生成し、これを帰還電圧FBに注入する。オフセット調整部30は、リップル注入後の帰還電圧FB2からリップルインジェクション部17のオフセット調整信号FB2DCを生成する。具体的に述べると、オフセット調整部30は、リップル注入後の帰還電圧FB2を平滑化して平滑帰還電圧FB2DCを生成するCRフィルタと、平滑帰還電圧FB2DCと所定の目標電圧REF3とが一致するようにオフセット調整信号ADJを生成し、これをリップルインジェクション部17に出力するエラーアンプと、を有する図6ではいずれも不図示。このような構成とすることにより、先出の第1実施形態と同様の作用効果を奏することが可能となる。第3実施形態図7は、本発明に係るスイッチング電源装置の第3実施形態を示す回路ブロック図である。第3実施形態は、先出の第1実施形態と基本的には同一の構成から成るが、リップル注入後の基準電圧REFをモニタしてリップルインジェクション部17のオフセット調整信号ADJを生成している点に特徴を有している。そこで、第1実施形態と同様の構成要素については、図1と同一の符号を付すことで重複した説明を割愛し、以下では、第3実施形態の特徴部分について重点的な説明を行う。先にも述べたように、オフセット調整部40は、帰還電圧FBではなく、リップル注入後の基準電圧REFに基づいて、リップルインジェクション部17のオフセット調整信号ADJを生成する。図8は、オフセット調整部40の一構成例を示す回路ブロック図である。本構成例のオフセット調整部40は、アンプAMP2と、抵抗R21及びR22と、コンデンサC21~C23と、を有する。抵抗R21の第1端は、アンプAMP1の出力端に接続されている。抵抗R21の第2端は、抵抗R22の第1端と、コンデンサC21の第1端と、コンデンサC23の第1端に各々接続されている。コンデンサC21の第2端は、接地端に接続されている。抵抗R22の第2端、コンデンサC22の第1端、及び、コンデンサC23の第2端は、いずれもアンプAMP2の非反転入力端に接続されている。コンデンサC22の第2端は接地端に接続されている。アンプAMP2の反転入力端-は、バンドギャップ基準電圧BGの入力端に接続されている。アンプAMP2の非反転出力端は、非反転オフセット調整信号ADJPの出力端として、アンプAMP1に接続されている。アンプAMP2の反転出力端-は、反転オフセット調整信号ADJMの出力端として、アンプAMP1に接続されている。すなわち、本構成例のオフセット調整部40は、リップル注入後の基準電圧REFを平滑化して平滑基準電圧REFDCを生成するCRフィルタ抵抗R21及びR22、並びに、コンデンサC21~C23と、リップル注入前のバンドギャップ基準電圧BGと平滑基準電圧REFDCとが一致するようにオフセット調整信号ADJP及びADJMを生成し、これをアンプAMP1に出力するアンプAMP2と、を有する構成とされている。図9は、アンプAMP1の一構成例を示す回路図である。本構成例のアンプAMP1はnpn型バイポーラトランジスタQ11及びQ12と、pnp型バイポーラトランジスタQ13~Q15と、Pチャネル型MOS電界効果トランジスタP21と、抵抗R31~R39と、定電流源I1及びI2と、を有する。トランジスタQ11及びQ12のコレクタは、それぞれ、抵抗R32及びR33を介して電源端に接続されている。トランジスタQ11及びQ12のエミッタは、互いに接続されており、その接続ノードは、定電流源I1を介して接地端に接続されている。トランジスタQ11のベースは、抵抗R37の第1端と、反転オフセット調整信号ADJMの入力端と、にそれぞれ接続されている。抵抗R37の第2端は、抵抗R31を介して電源端に接続される一方、抵抗R35及びR36を各々介してトランジスタQ13及びQ14の各エミッタにも接続されている。トランジスタQ13及びQ14のコレクタは互いに接続されており、その接続ノードは接地端に接続されている。トランジスタQ13のベースは、アンプAMP1の第2非反転入力端INP2に相当し、ソフトスタート電圧SSの入力端に接続されている。トランジスタQ14のベースは、アンプAMP1の第1非反転入力端INP1に相当し、バンドギャップ基準電圧BGの入力端に接続されている。トランジスタQ12のベースは、抵抗R38の第1端と、非反転オフセット調整信号ADJPの入力端と、にそれぞれ接続されている。抵抗R38の第2端は、抵抗R34を介して電源端に接続される一方、抵抗R39を介してトランジスタQ15のエミッタにも接続されている。トランジスタQ15のコレクタは、接地端に接続されている。トランジスタQ15のベースは、アンプAMP1の反転入力端INNに相当する。トランジスタP21のソースは、電源端に接続されている。トランジスタP21のドレインは、リップル成分が注入された基準電圧REFの出力端に接続される一方、定電流源I2を介して接地端にも接続されている。トランジスタP21のゲートは、トランジスタQ11のコレクタに接続されている。図10は、アンプAMP2の一構成例を示す回路図である。本構成例のアンプAMP2は、Pチャネル型MOS電界効果トランジスタP31~P37と、Nチャネル型MOS電界効果トランジスタN21~N24と、を有する。トランジスタP31~P33の各ソースは互いに接続されており、その接続ノードは、定電流源I3を介して電源端に接続されている。トランジスタP31及びP32のドレインは互いに接続されており、その接続ノードは、トランジスタN23のドレインに接続されている。トランジスタP33のドレインは、トランジスタN21のドレインに接続されている。トランジスタP31のゲートは、アンプAMP2の第1反転入力端INN1に相当し、バンドギャップ基準電圧BGの入力端に接続されている。トランジスタP32のゲートは、アンプAMP2の第2反転入力端INN2に相当し、ソフトスタート電圧SSの入力端に接続されている。トランジスタP33のゲートは、アンプAMP2の非反転入力端INPに相当し、平滑基準電圧REFDCの入力端に接続されている。トランジスタN21及びN22のゲートは、いずれもトランジスタN21のドレインに接続されている。トランジスタN21及びN22のソースは、いずれも接地端に接続されている。トランジスタN22のドレインは、トランジスタP34のドレインに接続されている。トランジスタP34及びP35のゲートは、いずれもトランジスタP34のドレインに接続されている。トランジスタP34及びP35のソースは、いずれも電源端に接続されている。トランジスタP35のドレインは、反転オフセット調整信号ADJMの出力端に接続されている。トランジスタN23及びN24のゲートは、いずれもトランジスタN23のドレインに接続されている。トランジスタN23及びN24のソースは、いずれも接地端に接続されている。トランジスタN24のドレインは、トランジスタP36のドレインに接続されている。トランジスタP36及びP37のゲートは、いずれもトランジスタP36のドレインに接続されている。トランジスタP36及びP37のソースは、いずれも電源端に接続されている。トランジスタP37のドレインは、非反転オフセット調整信号ADJPの出力端に接続されている。このような構成とすることにより、先出の第1実施形態と同様の作用効果を奏することが可能となる。また、リップル注入後の基準電圧REFをモニタする第3実施形態であれば、帰還電圧FBをモニタする第1実施形態と比べて、オフセット調整ループ内の位相特性を合わせ込む作業も容易となる。第4実施形態図11は、本発明に係るスイッチング電源装置の第4実施形態を示す回路ブロック図である。第4実施形態は、先出の第1実施形態や第3実施形態と基本的には同一の構成から成るが、帰還電圧FBをモニタしてリップルインジェクション部17のオフセット調整信号ADJを生成するオフセット調整部50を有する点に特徴を有している。すなわち、オフセット調整部50で帰還電圧FBをモニタする点を鑑みれば、第4実施形態は第1実施形態と類似しており、また、リップルインジェクション部17のオフセット調整を行う点を鑑みれば、第4実施形態は第3実施形態と類似している。なお、リップルインジェクション部17やこれに含まれるアンプAMP1の構成及び動作については、第1実施形態や第3実施形態図2、図8、及び、図9を参照と同様である。また、オフセット調整部50の構成及び動作については、第1実施形態のオフセット調整部20図1を参照と同様である。このような構成とすることにより、半導体装置1の内部でオフセット調整ループが閉じている第3実施形態と比べて、出力電圧OUTの挙動をより反映した帰還制御を行うことが可能となる。その他の変形例なお、上記の実施形態では、ボトム検出オン時間固定方式を採用したスイッチング電源装置に本発明を適用した構成を例に挙げて説明を行ったが、本発明の適用対象はこれに限定されるものではなく、本発明は、その他の非線形制御方式ヒステリシスウィンドウ方式やアッパー検出オフ時間固定方式などを採用したスイッチング電源装置にも広く適用することが可能である。また、本発明の構成は、上記実施形態のほか、発明の主旨を逸脱しない範囲で種々の変更を加えることが可能である。すなわち、上記実施形態は、全ての点で例示であって、制限的なものではないと考えられるべきであり、本発明の技術的範囲は、上記実施形態の説明ではなく、特許請求の範囲によって示されるものであり、特許請求の範囲と均等の意味及び範囲内に属する全ての変更が含まれると理解されるべきである。