"絶縁膜上に、第1の条件によりシリコン結晶子及びアモルファスシリコンを含む混相粒を有する第1の微結晶シリコン膜をプラズマCVD法で形成し、前記第1の微結晶シリコン膜上に、第2の条件により第2の微結晶シリコン膜をプラズマCVD法で形成する作製方法であって、前記第1の条件は、処理室内に供給する原料ガスとしてシリコンを含む堆積性気体と水素が含まれたガスを用い、前記堆積性気体の流量に対する水素の流量を50倍以上1000倍以下にして堆積性気体を希釈し、且つ前記処理室内の圧力を67Pa以上1333Pa以下とする条件であり、前記第2の条件は、前記処理室内に供給する原料ガスとしてシリコンを含む堆積性気体と水素が含まれたガスを用い、前記堆積性気体の流量に対する水素の流量を100倍以上2000倍以下にして堆積性気体を希釈し、且つ前記処理室内の圧力を1333Pa以上13332Pa以下とする条件であることを特徴とする微結晶シリコン膜の作製方法。請求項1において、前記第2の条件により前記第2の微結晶シリコン膜を形成した後に、前記第2の微結晶シリコン膜上に第3の条件により第3の微結晶シリコン膜をプラズマCVD法により形成するものであり、前記第3の条件は、前記処理室内に供給する原料ガスとしてシリコンを含む堆積性気体と水素が含まれたガスを用い、前記堆積性気体の流量に対する水素の流量の比を前記第2の条件より高くして堆積性気体を希釈し、且つ前記処理室内の圧力を1333Pa以上13332Pa以下とする条件であることを特徴とする微結晶シリコン膜の作製方法。請求項1または2において、前記第1の条件は、核となる混相粒を形成し、且つ混相粒の粒密度が100個/μm2以上10000個/μm2以下となるような条件であり、前記第2の条件は、前記微結晶シリコン膜の密度が1.9g/cm3より大であり2.3g/cm3以下となるような条件であることを特徴とする微結晶シリコン膜の作製方法。請求項1乃至3のいずれか一項において、前記第1の条件、前記第2の条件及び前記第3の条件の少なくとも一つに用いられる前記原料ガスには希ガスが含まれていることを特徴とする微結晶シリコン膜の作製方法。請求項1乃至4のいずれか一項において、前記第1の条件は、前記第2の条件に比べて、混相粒の結晶性が高くなり、且つ混相粒の成長速度が低くなる条件であることを特徴とする微結晶シリコン膜の作製方法。ゲート電極、ソース領域、ドレイン領域及びチャネル領域を有する薄膜トランジスタを備えた半導体装置の作製方法であって、前記チャネル領域は、微結晶シリコン膜を用いて形成され、前記微結晶シリコン膜は、絶縁膜上に、第1の条件によりシリコン結晶子及びアモルファスシリコンを含む混相粒を有する第1の微結晶シリコン膜をプラズマCVD法により形成し、前記第1の微結晶シリコン膜上に、第2の条件により第2の微結晶シリコン膜をプラズマCVD法により形成することにより作製され、前記第1の条件は、処理室内に供給する原料ガスとしてシリコンを含む堆積性気体と水素が含まれたガスを用い、前記堆積性気体の流量に対する水素の流量を50倍以上1000倍以下にして堆積性気体を希釈し、且つ前記処理室内の圧力を67Pa以上1333Pa以下とする条件であり、前記第2の条件は、前記処理室内に供給する原料ガスとしてシリコンを含む堆積性気体と水素が含まれたガスを用い、前記堆積性気体の流量に対する水素の流量を100倍以上2000倍以下にして堆積性気体を希釈し、且つ前記処理室内の圧力を1333Pa以上13332Pa以下とする条件であることを特徴とする半導体装置の作製方法。請求項6において、前記微結晶シリコン膜は、前記第2の条件により前記第2の微結晶シリコン膜を形成した後に、前記第2の微結晶シリコン膜上に第3の条件により第3の微結晶シリコン膜をプラズマCVD法により形成することにより作製され、前記第3の条件は、前記処理室内に供給する原料ガスとしてシリコンを含む堆積性気体と水素が含まれたガスを用い、前記堆積性気体の流量に対する水素の流量の比を前記第2の条件より高くして堆積性気体を希釈し、且つ前記処理室内の圧力を1333Pa以上13332Pa以下とする条件であることを特徴とする半導体装置の作製方法。絶縁膜上に形成された、シリコン結晶子及びアモルファスシリコンを含む混相粒を有する微結晶シリコン膜であって、前記混相粒の粒径が、2nm以上200nm以下であり、前記微結晶シリコン膜の密度が1.9g/cm3より大であり2.3g/cm3以下であり、前記微結晶シリコン膜の抵抗率が1.0×105Ωcm以上1.0×108Ωcm以下であることを特徴とする微結晶シリコン膜。請求項8において、前記微結晶シリコン膜は、第1の微結晶シリコン膜上に第2の微結晶シリコン膜が積層された膜であり、前記第1の微結晶シリコン膜は、核となる混相粒を形成し、且つ混相粒の粒密度が100個/μm2以上10000個/μm2以下となるよう第1の条件によりプラズマCVD法で形成されており、前記第2の微結晶シリコン膜は、前記第1の微結晶シリコン膜の混相粒の隙間を埋めるような第2の条件によりプラズマCVD法で形成されていることを特徴とする微結晶シリコン膜。請求項8又は9において、前記微結晶シリコン膜の活性化エネルギーは、0.5~0.6eVであることを特徴とする微結晶シリコン膜。ゲート電極、ソース領域、ドレイン領域及びチャネル領域を有する薄膜トランジスタを備えた半導体装置であって、前記チャネル領域は、シリコン結晶子及びアモルファスシリコンを含む混相粒を有する微結晶シリコン膜を用いて形成され、前記混相粒の粒径が、2nm以上200nm以下であり、前記微結晶シリコン膜の密度が1.9g/cm3より大であり2.3g/cm3以下であり、前記微結晶シリコン膜の抵抗率が1.0×105Ωcm以上1.0×108Ωcm以下であることを特徴とする半導体装置。請求項11において、前記微結晶シリコン膜の活性化エネルギーは、0.5~0.6eVであることを特徴とする半導体装置。本発明の一態様は、結晶性の高い微結晶シリコン膜を作製する方法を提供することを課題とする。また、本発明の一態様は、電気特性が良好な半導体装置を、生産性高く作製する方法を提供することを課題とする。本発明の一態様は、混相粒の粒密度が低く、且つ混相粒の結晶性が高くなるような第1の条件により第1の微結晶シリコン膜を形成した後、前記第1の微結晶シリコン膜上に、第1の微結晶シリコン膜の混相粒の隙間を埋めつつ、且つ結晶成長を促す第2の条件で、第2の微結晶シリコン膜を積層形成する微結晶シリコン膜の作製方法である。混相粒の粒密度が低く、且つ混相粒の結晶性が高くなるような第1の条件は、シリコンを含む堆積性気体の流量に対する水素の流量を50倍以上1000倍以下にして堆積性気体を希釈し、且つ処理室内の圧力を67Pa以上1333Pa以下とする条件であり、第1の微結晶シリコン膜の混相粒の隙間を埋めつつ、且つ結晶成長を促す第2の条件は、シリコンを含む堆積性気体の流量に対する水素の流量を100倍以上2000倍以下にして堆積性気体を希釈し、且つ処理室内の圧力を1333Pa以上13332Pa以下とする条件である。また、本発明の一態様は、上記積層された第1の微結晶シリコン膜及び第2の微結晶シリコン膜を用いてチャネル領域を形成する薄膜トランジスタを有する半導体装置の作製方法である。本発明の一態様は、絶縁膜上に、第1の条件によりシリコン結晶子及びアモルファスシリコンを含む混相粒を有する第1の微結晶シリコン膜をプラズマCVD法で形成し、前記第1の微結晶シリコン膜上に、第2の条件により第2の微結晶シリコン膜をプラズマCVD法で形成する作製方法であって、前記第1の条件は、処理室内に供給する原料ガスとしてシリコンを含む堆積性気体と水素が含まれたガスを用い、前記堆積性気体の流量に対する水素の流量を50倍以上1000倍以下にして堆積性気体を希釈し、且つ前記処理室内の圧力を67Pa以上1333Pa以下とする条件であり、前記第2の条件は、前記処理室内に供給する原料ガスとしてシリコンを含む堆積性気体と水素が含まれたガスを用い、前記堆積性気体の流量に対する水素の流量を100倍以上2000倍以下にして堆積性気体を希釈し、且つ前記処理室内の圧力を1333Pa以上13332Pa以下とする条件であることを特徴とする微結晶シリコン膜の作製方法である。なお、プラズマを生成させるパワーは、シリコンを含む堆積性気体の流量に対する水素の流量の比に合わせて適宜選択することが好ましい。また、本発明の一態様において、前記第2の条件により前記第2の微結晶シリコン膜を形成した後に、前記第2の微結晶シリコン膜上に第3の条件により第3の微結晶シリコン膜をプラズマCVD法により形成するものであり、前記第3の条件は、前記処理室内に供給する原料ガスとしてシリコンを含む堆積性気体と水素が含まれたガスを用い、前記堆積性気体の流量に対する水素の流量の比を前記第2の条件より高くして堆積性気体を希釈し、且つ前記処理室内の圧力を1333Pa以上13332Pa以下とする条件であることも可能である。また、本発明の一態様において、前記第1の条件は、核となる混相粒を形成し、且つ混相粒の粒密度が低くなるような条件であり、前記第2の条件は、第2の微結晶シリコン膜の密度が高くなるような条件であることが好ましい。また、本発明の一態様において、前記第1の条件、前記第2の条件及び前記第3の条件の少なくとも一つに用いられる前記原料ガスには希ガスが含まれていることも可能である。本発明の一態様は、核となる混相粒を形成し、且つ混相粒の粒密度が低くなるような第1の条件により、複数の混相粒を有する第1の微結晶シリコン膜を絶縁膜上にプラズマCVD法により形成し、前記第1の微結晶シリコン膜上に、前記第1の微結晶シリコン膜の混相粒の隙間を埋めつつ、且つ第2の微結晶シリコン膜の密度が高くなるような第2の条件により、第2の微結晶シリコン膜をプラズマCVD法により形成するものであり、前記混相粒はシリコン結晶子及びアモルファスシリコンを含むことを特徴とする微結晶シリコン膜の作製方法である。また、本発明の一態様において、前記第1の条件は、前記第2の条件に比べて、混相粒の結晶性が高くなり、且つ混相粒の成長速度が低くなる条件であることが好ましい。本発明の一態様は、ゲート電極、ソース領域、ドレイン領域及びチャネル領域を有する薄膜トランジスタを備えた半導体装置の作製方法であって、前記チャネル領域は、微結晶シリコン膜を用いて形成され、前記微結晶シリコン膜は、絶縁膜上に、第1の条件によりシリコン結晶子及びアモルファスシリコンを含む混相粒を有する第1の微結晶シリコン膜をプラズマCVD法により形成し、前記第1の微結晶シリコン膜上に、第2の条件により第2の微結晶シリコン膜をプラズマCVD法により形成することにより作製され、前記第1の条件は、処理室内に供給する原料ガスとしてシリコンを含む堆積性気体と水素が含まれたガスを用い、前記堆積性気体の流量に対する水素の流量を50倍以上1000倍以下にして堆積性気体を希釈し、且つ前記処理室内の圧力を67Pa以上1333Pa以下とする条件であり、前記第2の条件は、前記処理室内に供給する原料ガスとしてシリコンを含む堆積性気体と水素が含まれたガスを用い、前記堆積性気体の流量に対する水素の流量を100倍以上2000倍以下にして堆積性気体を希釈し、且つ前記処理室内の圧力を1333Pa以上13332Pa以下とする条件であることを特徴とする半導体装置の作製方法である。また、本発明の一態様において、前記微結晶シリコン膜は、前記第2の条件により前記第2の微結晶シリコン膜を形成した後に、前記第2の微結晶シリコン膜上に第3の条件により第3の微結晶シリコン膜をプラズマCVD法により形成することにより作製され、前記第3の条件は、前記処理室内に供給する原料ガスとしてシリコンを含む堆積性気体と水素が含まれたガスを用い、前記堆積性気体の流量に対する水素の流量の比を前記第2の条件より高くして堆積性気体を希釈し、且つ前記処理室内の圧力を1333Pa以上13332Pa以下とする条件であることも可能である。本発明の一態様は、ゲート電極、ソース領域、ドレイン領域及びチャネル領域を有する薄膜トランジスタを備えた半導体装置の作製方法であって、前記チャネル領域は、微結晶シリコン膜を用いて形成され、前記微結晶シリコン膜は、核となる混相粒を形成し、且つ混相粒の粒密度が低くなるような第1の条件により、複数の混相粒を有する第1の微結晶シリコン膜を絶縁膜上にプラズマCVD法により形成し、前記第1の微結晶シリコン膜上に、前記第1の微結晶シリコン膜の混相粒の隙間を埋めつつ、且つ第2の微結晶シリコン膜の密度が高くなるような第2の条件により、第2の微結晶シリコン膜をプラズマCVD法により形成することにより作製されることを特徴とする半導体装置の作製方法である。本発明の一態様は、絶縁膜上に形成された、シリコン結晶子及びアモルファスシリコンを含む混相粒を有する微結晶シリコン膜であって、前記混相粒の粒径が、2nm以上200nm以下好ましくは10nm以上80nm以下、より好ましくは、20nm以上50nm以下、さらに好ましくは25nm以上33nm以下であり、前記微結晶シリコン膜の密度が1.9g/cm3より大であり2.3g/cm3以下であり、前記微結晶シリコン膜の抵抗率が1.0×105Ωcm以上1.0×108Ωcm以下、好ましくは5×106Ωcm以上5.0×107Ωcm以下であることを特徴とする微結晶シリコン膜である。また、前記微結晶シリコン膜の導電率の活性化エネルギーは、0.5~0.6eVである。また、本発明の一態様において、前記微結晶シリコン膜は、第1の微結晶シリコン膜上に第2の微結晶シリコン膜が積層された膜であり、前記第1の微結晶シリコン膜は、核となる混相粒を形成し、且つ混相粒の粒密度が低くなるよう第1の条件によりプラズマCVD法で形成されており、前記第2の微結晶シリコン膜は、前記第1の微結晶シリコン膜の混相粒の隙間を埋めつつ、且つ第2の微結晶シリコン膜の密度が高くなるような第2の条件によりプラズマCVD法で形成されていることが好ましい。本発明の一態様は、ゲート電極、ソース領域、ドレイン領域及びチャネル領域を有する薄膜トランジスタを備えた半導体装置であって、前記チャネル領域は、シリコン結晶子及びアモルファスシリコンを含む混相粒を有する微結晶シリコン膜を用いて形成され、前記混相粒の粒径が、2nm以上200nm以下好ましくは10nm以上80nm以下、より好ましくは20nm以上50nm以下、さらに好ましくは25nm以上33nm以下であり、前記微結晶シリコン膜の密度が1.9g/cm3より大であり2.3g/cm3以下であり、前記微結晶シリコン膜の抵抗率が1.0×105Ωcm以上1.0×108Ωcm以下、好ましくは5×106Ωcm以上5.0×107Ωcm以下であることを特徴とする半導体装置である。また、前記微結晶シリコン膜の活性化エネルギーは、0.5~0.6eVである。本発明の一態様を適用することで、結晶性の高い微結晶シリコン膜を作製することができる。また、本発明の一態様を適用することで、電気特性が良好な半導体装置を、生産性高く作製することができる。以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。実施の形態1本実施の形態では、結晶性の高い微結晶シリコン膜の作製方法について、図1を用いて説明する。図1Aに示すように、基板51上に絶縁膜55を形成し、絶縁膜55上にシリコン結晶子及びアモルファスシリコンを含む混相粒57aを有する第1の微結晶シリコン膜57をプラズマCVD法により形成する。基板51としては、ガラス基板、セラミック基板等を用いることができる。なお、基板51のサイズに限定はなく、例えば上述のフラットパネルディスプレイの分野でよく使われる第3世代乃至第10世代のガラス基板を用いることができる。絶縁膜55は、CVD法またはスパッタリング法等を用いて、窒化シリコン膜、窒化酸化シリコン膜を、単層でまたは積層して形成することができる。第1の微結晶シリコン膜57は、混相粒57aの粒密度面内における混相粒の存在割合が低く、且つ混相粒57aの結晶性が高いことを特徴とする。このため、第1の微結晶シリコン膜57は、混相粒57aが隣接せず、隣り合う混相粒57aの間に隙間57bを有するものも含まれる。第1の微結晶シリコン膜57の厚さは、1nm以上10nm以下であることが好ましく、混相粒57aが隣接せず、隣り合う混相粒57aの間に隙間57bを有する部分は、隣接しない混相粒57aの最も低い高さが1nm以上であり且つ最も高い高さが10nm以下であることが好ましい。なお、混相粒57aは、アモルファスシリコン領域と、単結晶とみなせる微小結晶である結晶子を複数有する。また、混相粒57aは双晶を有する場合もある。第1の微結晶シリコン膜57は、プラズマCVD装置の処理室内において、核となる混相粒を形成し、且つ混相粒の粒密度が低く、且つ混相粒の結晶性が高くなるような第1の条件を用いて、原料ガスとしてシリコンを含む堆積性気体と、水素とを混合し、グロー放電プラズマにより形成する。または、シリコンを含む堆積性気体と、水素と、ヘリウム、ネオン、アルゴン、クリプトン、キセノン等の希ガスとを混合し、グロー放電プラズマにより形成する。ここでは、シリコンを含む堆積性気体の流量に対する水素の流量を50倍以上1000倍以下にして堆積性気体を希釈し、且つ処理室内の圧力を67Pa以上1333Pa以下0.5Torr以上10Torr以下とする第1の条件により、微結晶シリコンを形成する。このときの堆積温度は、室温~300°Cとすることが好ましく、より好ましくは150~280°Cとする。なお、プラズマCVD装置の上部電極及び下部電極の間隔は、プラズマが発生しうる間隔とすればよい。第1の条件を用いて形成することで、結晶成長が促進され、混相粒57aの結晶性が高まる。即ち、混相粒57aに含まれる結晶子の大きさが増大する。また、隣り合う混相粒57aの間に隙間57bができ、混相粒57aの粒密度が低下する。シリコンを含む堆積性気体の代表例としては、SiH4、Si2H6等がある。第1の微結晶シリコン膜57の原料ガスに、ヘリウム、アルゴン、ネオン、クリプトン、キセノン等の希ガスを混合することで、第1の微結晶シリコン膜57の成膜速度が高まる。また、成膜速度が高まることで、第1の微結晶シリコン膜57に混入される不純物量が低減するため、第1の微結晶シリコン膜57の結晶性を高めることができる。第1の微結晶シリコン膜57を形成する際のグロー放電プラズマの生成は、3MHzから30MHz、代表的には13.56MHz、27.12MHzのHF帯の高周波電力、または30MHzより大きく300MHz程度までのVHF帯の高周波電力、代表的には、60MHzを印加することで行われる。なお、プラズマを生成させるパワーは、シリコンを含む堆積性気体の流量に対する水素の流量の比に合わせて適宜選択することが好ましい。次に、図1Bに示すように、第1の微結晶シリコン膜57上に第2の微結晶シリコン膜59を形成する。第2の微結晶シリコン膜59は、第1の微結晶シリコン膜57の混相粒57aの隙間57bを埋めつつ、且つ結晶成長を促す条件で形成することを特徴とする。なお、第2の微結晶シリコン膜59の厚さは、30nm以上100nm以下が好ましい。第2の微結晶シリコン膜59は、プラズマCVD装置の処理室内において、第2の条件により、原料ガスとしてシリコンを含む堆積性気体と、水素とを混合し、グロー放電プラズマにより形成する。または、第2の条件により、シリコンを含む堆積性気体と、水素と、ヘリウム、ネオン、アルゴン、クリプトン、キセノン等の希ガスとを混合し、グロー放電プラズマにより形成する。ここでは、シリコンを含む堆積性気体の流量に対する水素の流量を100倍以上2000倍以下にして堆積性気体を希釈し、且つ処理室内の圧力を1333Pa以上13332Pa以下10Torr以上100Torr以下とする第2の条件により、微結晶シリコンを形成する。この結果、第2の微結晶シリコン膜59は、非晶質半導体に対する結晶領域の割合が増加し、結晶性が高まる。このときの堆積温度は、室温~300°Cとすることが好ましく、より好ましくは150~280°Cとする。なお、プラズマCVD装置の上部電極及び下部電極の間隔は、プラズマが発生しうる間隔とすればよい。また、第1の微結晶シリコン膜の混相粒の隙間に、新たに第2の微結晶シリコン膜の混相粒が発生することで、混相粒の大きさが小さくなってしまうため、第1の微結晶シリコン膜の混相粒の発生頻度に対して、第2の微結晶シリコン膜の混相粒の発生頻度は少ない方が好ましい。第2の微結晶シリコン膜59の原料ガスに、ヘリウム、アルゴン、ネオン、クリプトン、キセノン等の希ガスを混合することで、第1の微結晶シリコン膜57と同様に、第2の微結晶シリコン膜59の結晶性を高めることができる。第2の微結晶シリコン膜59を形成する際の、グロー放電プラズマの生成は、第1の微結晶シリコン膜57の条件を適宜用いることができる。なお、第1の微結晶シリコン膜57及び第2の微結晶シリコン膜59のグロー放電プラズマの生成は、同じ条件であることでスループットを向上させることができるが、異なっていてもよい。微結晶シリコン膜の混相粒の粒密度は第1の微結晶シリコン膜57の混相粒57aの粒密度に依存するため、第1の微結晶シリコン膜57の混相粒57aの粒密度は、100個/μm2以上10000個/μm2以下が好ましく、更には500個/μm2以上2500個/μm2以下がより好ましい。第1の微結晶シリコン膜57の混相粒57aの粒密度が上記範囲内であると、混相粒57aの粒密度が低く、混相粒57aが分散するため、微結晶シリコン膜の混相粒の大粒径化が可能である。本実施の形態において、第1の微結晶シリコン膜57及び第2の微結晶シリコン膜59を積層することで、混相粒の間に隙間が無く、結晶性の高い微結晶シリコン膜を形成することができる。なお、第2の微結晶シリコン膜59は、第1の微結晶シリコン膜57に比べて、絶縁膜55との密着性が低く、電界効果移動度が高い膜である。また、微結晶シリコン膜の密度は1.9g/cm3より大であり2.3g/cm3以下であり、通常の単結晶シリコンの密度2.35g/cm3に近づいていることから、微結晶シリコン膜は混相粒が密に詰まっていることが分かる。微結晶シリコン膜の抵抗率は1.0×105Ωcm以上1.0×108Ωcm以下、好ましくは5×106Ωcm以上5.0×107Ωcm以下である。また、電圧が印加されない状態での微結晶シリコン膜の導電率の活性化エネルギーは、0.5~0.6eVであり、i型である。第1の微結晶シリコン膜57及び第2の微結晶シリコン膜59は、微結晶シリコンで形成される。微結晶シリコンとは、非晶質と結晶構造単結晶、多結晶を含むの中間的な構造の半導体である。微結晶シリコンは、自由エネルギー的に安定な第3の状態を有する半導体であって、短距離秩序を持ち格子歪みを有する結晶質な半導体であり、混相粒径が2nm以上200nm以下、好ましくは10nm以上80nm以下、より好ましくは20nm以上50nm以下、さらに好ましくは25nm以上33nm以下の柱状または針状の混相粒が基板表面に対して法線方向に成長している。このため、柱状または針状の混相粒界面には、粒界が形成される場合もある。なお、ここでの混相粒径は、基板表面に対して平行な面における混相粒の最大直径をいう。微結晶シリコンは、そのラマンスペクトルが単結晶シリコンを示す520cm-1よりも低波数側に、シフトしている。即ち、単結晶シリコンを示す520cm-1とアモルファスシリコンを示す480cm-1の間に微結晶シリコンのラマンスペクトルのピークがある。また、未結合手ダングリングボンドを終端するため水素またはハロゲンを少なくとも1原子またはそれ以上含んでいる。さらに、ヘリウム、アルゴン、クリプトン、またはネオンなどの希ガス元素を含ませて格子歪みをさらに助長させることで、安定性が増し良好な微結晶シリコンが得られる。このような微結晶シリコンに関する記述は、例えば、米国特許4,409,134号で開示されている。本実施の形態により、混相粒の隙間を低減することで結晶性を高めた微結晶シリコン膜を作製することができる。実施の形態2本実施の形態では、実施の形態1より結晶性の高い微結晶シリコン膜の作製方法について、図1及び図2を用いて説明する。実施の形態1と同様に、図1の工程を経て、第1の微結晶シリコン膜57及び第2の微結晶シリコン膜59を形成する。次に、図2に示すように、第2の微結晶シリコン膜59上に、第3の微結晶シリコン膜61を形成する。第3の微結晶シリコン膜61は、プラズマCVD装置の処理室内において、第3の条件により、原料ガスとしてシリコンを含む堆積性気体と、水素とを混合し、グロー放電プラズマにより形成する。または、第3の条件により、原料ガスとしてシリコンを含む堆積性気体と、水素と、ヘリウム、ネオン、アルゴン、クリプトン、キセノン等の希ガスとを混合し、グロー放電プラズマにより形成する。シリコンを含む堆積性気体の流量に対する水素の流量の比を、第2の条件より高くして堆積性気体を希釈し、且つ処理室内の圧力を第2の条件と同様である1333Pa以上13332Pa以下10Torr以上100Torr以下とする第3の条件により、第3の微結晶シリコン膜を形成する。このときの堆積温度は、室温~300°Cとすることが好ましく、より好ましくは150~280°Cとする。シリコンを含む堆積性気体の流量に対する水素の流量の比を第2の条件より高くすることで、第3の微結晶シリコン膜61の結晶性を更に高めることが可能であり、実施の形態1より表面において結晶性の高い微結晶シリコン膜を形成することができる。実施の形態3本実施の形態では、本発明の一態様である半導体装置に形成される薄膜トランジスタの作製方法について、図3乃至図5を参照して説明する。なお、薄膜トランジスタは、p型よりもn型の方が、キャリアの移動度が高い。本実施の形態では、n型の薄膜トランジスタの作製方法について説明する。図3Aに示すように、基板101上にゲート電極103を形成する。次に、ゲート電極103以下、第1のゲート電極ともいう。を覆うゲート絶縁膜105を形成し、ゲート絶縁膜105上に第1の微結晶シリコン膜107を形成する。基板101としては、実施の形態1に示す基板51を適宜用いることができる。ゲート電極103は、基板101上に、スパッタリング法または真空蒸着法を用いて、Mo、Ti、Cr、Ta、W、Al、Cu、Nd、Sc及びNiのいずれかの金属材料により導電膜を形成し、該導電膜上にフォトリソグラフィ法によりマスクを形成し、該マスクを用いて導電膜をエッチングして形成することができる。なお、ゲート電極103と、基板101との密着性向上を目的として、上記の金属材料の窒化物膜を、基板101と、ゲート電極103との間に設けてもよい。ここでは、基板101上に導電膜を形成し、フォトリソグラフィ工程により形成したレジストで形成されるマスクを用いて、当該導電膜をエッチングする。なお、ゲート電極103の側面は、テーパー形状とすることが好ましい。これは、後の工程で、ゲート電極103上に形成される絶縁膜、シリコン膜及び配線が、ゲート電極103の段差箇所において切断しないためである。ゲート電極103の側面をテーパー形状にするためには、レジストで形成されるマスクを後退させつつエッチングを行えばよい。ゲート絶縁膜105は、実施の形態1に示す絶縁膜55を適宜用いて形成することができる。ゲート絶縁膜105は、CVD法またはスパッタリング法等を用いて形成することができる。なお、ゲート絶縁膜105を窒化シリコン膜または窒化酸化シリコン膜で形成する場合、薄膜トランジスタのしきい値電圧がマイナスシフトするため、ゲート絶縁膜105の表面を酸化ガス雰囲気のプラズマに曝す酸素プラズマ処理を行ってもよい。酸化ガス雰囲気は、酸素、オゾン、一酸化二窒素などのいずれか一以上を含む雰囲気である。当該酸素プラズマ処理により、ノーマリーオフの薄膜トランジスタを作製することができる。第1の微結晶シリコン膜107は、実施の形態1に示す第1の微結晶シリコン膜57と同様に、混相粒の粒密度が低く、且つ混相粒の結晶性が高くなるような第1の条件で形成することができる。第1の微結晶シリコン膜107の原料ガスに、ヘリウム、アルゴン、ネオン、クリプトン、キセノン等の希ガスを混合することで、第1の微結晶シリコン膜107の結晶性を高めることができる。このため、薄膜トランジスタのオン電流及び電界効果移動度が高まると共に、スループットを高めることができる。次に、図3Bに示すように、第1の微結晶シリコン膜107上に第2の微結晶シリコン膜109を形成する。第2の微結晶シリコン膜109は、実施の形態1に示す第2の微結晶シリコン膜59と同様に、第1の微結晶シリコン膜107の混相粒の隙間を埋めつつ、且つ結晶成長を促す第2の条件を用いて形成することができる。第2の微結晶シリコン膜109の原料ガスに、ヘリウム、アルゴン、ネオン、クリプトン、キセノン等の希ガスを混合することで、第1の微結晶シリコン膜107と同様に、第2の微結晶シリコン膜109の結晶性を高めることができる。このため、薄膜トランジスタのオン電流及び電界効果移動度が高まると共に、スループットを高めることができる。次に、図3Cに示すように、第2の微結晶シリコン膜109上にシリコン膜111を形成する。シリコン膜111は、微結晶シリコン領域111a及びアモルファスシリコン領域111bで構成される。次に、シリコン膜111上に、不純物シリコン膜113を形成する。次に、不純物シリコン膜113上にレジストで形成されるマスク115を形成する。第2の微結晶シリコン膜109を種結晶として、部分的に結晶成長させる条件結晶成長を低減させる条件で、微結晶シリコン領域111a及びアモルファスシリコン領域111bを有するシリコン膜111を形成することができる。シリコン膜111は、プラズマCVD装置の処理室内において、シリコンを含む堆積性気体と、水素と、窒素を含む気体とを混合し、グロー放電プラズマにより形成する。窒素を含む気体としては、アンモニア、窒素、フッ化窒素、塩化窒素等がある。グロー放電プラズマの生成は、第1の微結晶シリコン膜107と同様にすることができる。このとき、シリコンを含む堆積性気体と、水素との流量比は、第1の微結晶シリコン膜107または第2の微結晶シリコン膜109と同様に微結晶シリコン膜を形成する流量比を用い、さらに原料ガスに窒素を含む気体を用いる条件とすることで、第1の微結晶シリコン膜107及び第2の微結晶シリコン膜109の堆積条件よりも、結晶成長を低減することができる。具体的には、シリコン膜111の堆積初期においては、原料ガスに窒素を含む気体が含まれるため、部分的に結晶成長が抑制され、錐形状の微結晶シリコン領域が成長すると共に、アモルファスシリコン領域が形成される。さらに、堆積中期または後期では、錐形状の微結晶シリコン領域の結晶成長が停止し、アモルファスシリコン領域のみが堆積される。この結果、シリコン膜111において、微結晶シリコン領域111a、及び欠陥が少なく、価電子帯のバンド端における準位のテール裾の傾きが急峻である秩序性の高いシリコン膜で形成されるアモルファスシリコン領域111bを形成することができる。ここでは、シリコン膜111を形成する条件の代表例は、シリコンを含む堆積性気体の流量に対する水素の流量が10~2000倍、好ましくは10~200倍である。なお、通常のアモルファスシリコン膜を形成する条件の代表例は、シリコンを含む堆積性気体の流量に対する水素の流量は0~5倍である。また、シリコン膜111の原料ガスに、ヘリウム、ネオン、アルゴン、キセノン、またはクリプトン等の希ガスを導入することで、成膜速度を高めることができる。シリコン膜111の厚さは、50~350nmとすることが好ましく、さらに好ましくは120~250nmとする。ここで、図3Cに示すゲート絶縁膜105と、不純物シリコン膜113との間の拡大図を、図4に示す。図4Aに示すように、シリコン膜111の微結晶シリコン領域111aは凹凸状であり、凸部はゲート絶縁膜105からアモルファスシリコン領域111bに向かって、先端が狭まる凸部の先端が鋭角である凸状錐形状である。なお、微結晶シリコン領域111aの形状は、ゲート絶縁膜105からアモルファスシリコン領域111bに向かって幅が広がる凸状逆錐形状であってもよい。第1の微結晶シリコン膜107、第2の微結晶シリコン膜109、及び微結晶シリコン領域111aの厚さ、即ち、ゲート絶縁膜105との界面から、微結晶シリコン領域111aの突起凸部の先端までの距離を、5nm以上310nm以下とすることで、薄膜トランジスタのオフ電流を低減することができる。また、シリコン膜111に含まれる酸素の二次イオン質量分析法によって計測される濃度を、1×1018atoms/cm3未満とすることで、微結晶シリコン領域111aの結晶性を高めることができるため好ましい。また、二次イオン質量分析法によって計測される半導体膜111の窒素濃度プロファイルのピーク濃度は、1×1020atoms/cm3以上1×1021atoms/cm3以下、好ましくは2×1020atoms/cm3以上1×1021atoms/cm3以下である。アモルファスシリコン領域111bは、窒素を有する非晶質半導体で形成される。窒素を有する非晶質半導体に含まれる窒素は、例えばNH基またはNH2基として存在していてもよい。非晶質半導体としては、アモルファスシリコンを用いることができる。窒素を含むアモルファスシリコンは、従来の非晶質半導体と比較して、CPMConstantphotocurrentmethodやフォトルミネッセンス分光測定で測定されるUrbach端のエネルギーが小さく、欠陥吸収スペクトル量が少ない半導体である。即ち、窒素を含むアモルファスシリコンは、従来の非晶質半導体と比較して、欠陥が少なく、価電子帯のバンド端における準位のテール裾の傾きが急峻である秩序性の高い半導体である。窒素を含むアモルファスシリコンは、価電子帯のバンド端における準位のテール裾の傾きが急峻であるため、バンドギャップが広くなり、トンネル電流が流れにくい。このため、窒素を含むアモルファスシリコンを微結晶シリコン領域111a及び不純物シリコン膜113の間に設けることで、薄膜トランジスタのオフ電流を低減することができる。また、窒素を含むアモルファスシリコンを設けることで、オン電流と電界効果移動度を高めることが可能である。さらに、窒素を含むアモルファスシリコンは、低温フォトルミネッセンス分光によるスペクトルのピーク領域が、1.31eV以上1.39eV以下である。なお、微結晶シリコンを低温フォトルミネッセンス分光により測定したスペクトルのピーク領域は、0.98eV以上1.02eV以下であり、窒素を含むアモルファスシリコンは、微結晶シリコンとは異なるものである。また、アモルファスシリコン領域111bの他に、微結晶シリコン領域111aにも、NH基またはNH2基を有してもよい。また、図4Bに示すように、アモルファスシリコン領域111bに、粒径が1nm以上10nm以下、好ましくは1nm以上5nm以下のシリコン結晶粒111cを含ませることで、更にオン電流と電界効果移動度を高めることが可能である。ゲート絶縁膜105からアモルファスシリコン領域111bに向かって、先端が狭まる凸状錐形状の微結晶シリコンは、微結晶シリコンが堆積する条件で第2の微結晶シリコン膜を形成した後、結晶成長を低減する条件で結晶成長させると共に、アモルファスシリコンを堆積することで、このような構造となる。シリコン膜111の微結晶シリコン領域111aは、錐形状または逆錐形状であるため、オン状態でソース電極及びドレイン電極の間に電圧が印加されたときの縦方向膜厚方向における抵抗、即ち、シリコン膜111の抵抗を下げることが可能である。また、微結晶シリコン領域111aと不純物シリコン膜113との間に、欠陥が少なく、価電子帯のバンド端における準位のテール裾の傾きが急峻である秩序性の高い、窒素を含むアモルファスシリコンを有するため、トンネル電流が流れにくくなる。以上のことから、本実施の形態に示す薄膜トランジスタは、オン電流及び電界効果移動度を高めるとともに、オフ電流を低減することができる。不純物シリコン膜113は、リンが添加されたアモルファスシリコン、リンが添加された微結晶シリコン等で形成する。また、リンが添加されたアモルファスシリコン及びリンが添加された微結晶シリコンの積層構造とすることもできる。なお、薄膜トランジスタとして、pチャネル型薄膜トランジスタを形成する場合は、不純物シリコン膜113は、ボロンが添加された微結晶シリコン、ボロンが添加されたアモルファスシリコン等で形成する。不純物シリコン膜113は、プラズマCVD装置の処理室内において、原料ガスとしてシリコンを含む堆積性気体と、水素と、ホスフィン水素希釈またはシラン希釈とを混合し、グロー放電プラズマにより形成する。シリコンを含む堆積性気体を水素で希釈して、リンが添加されたアモルファスシリコン、またはリンが添加された微結晶シリコンを形成する。なお、p型の薄膜トランジスタを作製する場合は、不純物シリコン膜113として、ホスフィンの代わりに、ジボランを用いて、グロー放電プラズマにより形成すればよい。レジストで形成されるマスク115はフォトリソグラフィ工程により形成することができる。次に、図3Dに示すように、レジストで形成されるマスク115を用いて、第1の微結晶シリコン膜107、第2の微結晶シリコン膜109、シリコン膜111、及び不純物シリコン膜113をエッチングする。この工程により、第1の微結晶シリコン膜107、第2の微結晶シリコン膜109、シリコン膜111、及び不純物シリコン膜113を素子毎に分離し、シリコン積層体117、及び不純物シリコン膜121を形成する。なお、シリコン積層体117は、第1の微結晶シリコン膜107、第2の微結晶シリコン膜109、及びシリコン膜111それぞれの一部であり、第1の微結晶シリコン膜107、第2の微結晶シリコン膜109、及びシリコン膜111の微結晶シリコン領域それぞれ一部を含む微結晶シリコン領域117aと、シリコン膜111のアモルファスシリコン領域の一部を含むアモルファスシリコン領域117bとを有する。この後、レジストで形成されるマスク115を除去する。次に、図5Aに示すように、不純物シリコン膜121上に導電膜127を形成する。導電膜127は、CVD法、スパッタリング法または真空蒸着法を用いて形成する。次に、図5Bに示すように、フォトリソグラフィ工程によりレジストで形成されるマスク図示せずを形成し、当該レジストで形成されるマスクを用いて導電膜127をエッチングして、ソース電極及びドレイン電極として機能する配線129a、129bを形成する。導電膜127のエッチングはドライエッチングまたはウェットエッチングを用いることができる。なお、配線129a、129bの一方は、ソース電極またはドレイン電極のみならず信号線としても機能する。ただし、これに限定されず、信号線とソース電極及びドレイン電極とは別に設けてもよい。次に、不純物シリコン膜121及びシリコン積層体117の一部をエッチングして、ソース領域及びドレイン領域として機能する一対の不純物シリコン膜131a、131bを形成する。また、微結晶シリコン領域133a及び一対のアモルファスシリコン領域133bを有するシリコン積層体133を形成する。このとき、微結晶シリコン領域133aが露出されるようにシリコン積層体117をエッチングすることで、配線129a、129bで覆われる領域では微結晶シリコン領域133a及びアモルファスシリコン領域133bが積層され、配線129a、129bで覆われず、かつゲート電極と重なる領域においては、微結晶シリコン領域133aが露出するシリコン積層体133となる。次に、ドライエッチングを行ってもよい。ドライエッチングの条件は、露出している微結晶シリコン領域133a及びアモルファスシリコン領域133bにダメージが入らず、且つ微結晶シリコン領域133a及びアモルファスシリコン領域133bに対するエッチングレートが低い条件を用いる。つまり、露出している微結晶シリコン領域133a及びアモルファスシリコン領域133b表面にほとんどダメージを与えず、且つ露出している微結晶シリコン領域133a及びアモルファスシリコン領域133bの厚さがほとんど減少しない条件を用いる。エッチングガスとしては、代表的にはCl2、CF4、またはN2等を用いる。次に、微結晶シリコン領域133a及びアモルファスシリコン領域133bの表面にプラズマ処理を行ってもよい。プラズマ処理により、露出した微結晶シリコン領域133a及びアモルファスシリコン領域133b上に存在する残渣などの不純物を除去すると共に、微結晶シリコン領域133aの欠陥を低減することができる。また、プラズマ処理を行うことで、ソース領域とドレイン領域との間の絶縁を確実なものにすることができ、完成する薄膜トランジスタのオフ電流を低減し、電気的特性のばらつきを低減することができる。以上の工程によりシングルゲート型の薄膜トランジスタを作製することができる。また、オフ電流が低く、オン電流及び電界効果移動度が高いシングルゲート型の薄膜トランジスタを生産性高く作製することができる。なお、本実施の形態では、本発明の一態様に係る半導体装置としてゲート電極がチャネル領域の下方に位置する薄膜トランジスタについて説明しているが、本発明の他の一態様に係る半導体装置としてチャネル領域の上方に後述するバックゲート電極が位置するデュアルゲート型の薄膜トランジスタに適用しても良い。次に、シリコン積層体133及び配線129a,129bの上に絶縁膜137を形成する。絶縁膜137は、ゲート絶縁膜105と同様に形成することができる。次に、フォトリソグラフィ工程により形成したレジストで形成されるマスクを用いて絶縁膜137に開口部図示せずを形成する。次に、絶縁膜137上にバックゲート電極139を形成する図5C参照。以上の工程により、デュアルゲート型の薄膜トランジスタを作製することができる。バックゲート電極139は、配線129a、129bと同様に形成することができる。また、バックゲート電極139は、透光性を有する導電性材料を用いて形成することができる。バックゲート電極139は、ゲート電極103と平行に形成することができる。この場合、バックゲート電極139に印加する電位と、ゲート電極103に印加する電位とを、それぞれ任意に制御することが可能である。このため、薄膜トランジスタのしきい値電圧を制御することができる。また、キャリアが流れる領域、即ちチャネル領域が、微結晶シリコン領域のゲート絶縁膜105側、及び絶縁膜137側に形成されるため、薄膜トランジスタのオン電流を高めることができる。また、バックゲート電極139は、ゲート電極103に接続させることができる。即ち、ゲート絶縁膜105及び絶縁膜137に形成した開口部図示せずにおいて、ゲート電極103及びバックゲート電極139が接続する構造とすることができる。この場合、バックゲート電極139に印加する電位と、ゲート電極103に印加する電位とは、等しい。この結果、シリコン膜において、キャリアが流れる領域、即ちチャネル領域が、微結晶シリコン領域のゲート絶縁膜105側、及び絶縁膜137側に形成されるため、薄膜トランジスタのオン電流を高めることができる。また、バックゲート電極139は、ゲート電極103と接続せず、フローティングでもよい。バックゲート電極139に電位を印加せずとも、チャネル領域が、微結晶シリコン領域のゲート絶縁膜105側、及び絶縁膜137側に形成されるため、薄膜トランジスタのオン電流を高めることができる。さらには、バックゲート電極139は、絶縁膜137を介して配線129a、129bと重畳してもよい。以上の工程により、オン電流及び電界効果移動度が高く、オフ電流を低減したシングルゲート型の薄膜トランジスタ及びデュアルゲート型の薄膜トランジスタを作製することができる。また、ゲート絶縁膜を酸素プラズマに曝した後、実施の形態1に示すように、活性化エネルギーが0.5~0.6eVのi型である微結晶シリコン膜をチャネル領域に形成することで、上記効果を有し、更にノーマリーオフの薄膜トランジスタを作製することができる。実施の形態4本実施の形態では、本発明の一態様である半導体装置に形成される薄膜トランジスタの作製方法について、図6を参照して説明する。図6は、図5Bに示す工程に対応する工程である。実施の形態3と同様に、図3A~D及び図5Aの工程を経て、導電膜127を形成する。次に、図6に示すように、実施の形態3と同様に、配線129a、129bを形成し、不純物シリコン膜121及びシリコン積層体117の一部をエッチングして、ソース領域及びドレイン領域として機能する一対の不純物シリコン膜131a、131bを形成する。また、微結晶シリコン領域143a及びアモルファスシリコン領域143bを有するシリコン積層体143を形成する。このとき、アモルファスシリコン領域143bが露出されるようにシリコン積層体117をエッチングすることで、配線129a、129bで覆われる領域では微結晶シリコン領域143a及びアモルファスシリコン領域143bが積層され、配線129a、129bで覆われず、かつゲート電極と重なる領域においては、微結晶シリコン領域143aが露出せず、アモルファスシリコン領域143bが露出するシリコン積層体143となる。なお、ここでのシリコン積層体117のエッチング量は図5Bより少ないものとする。この後の工程は、実施の形態3と同様である。以上の工程によりシングルゲート型の薄膜トランジスタを作製することができる。この薄膜トランジスタは、バックチャネル側が非晶質であるため、図5Bに示す薄膜トランジスタに比べてオフ電流を低減することができる。また、本実施の形態では、図6に示す工程の後に、図5Cに示す工程と同様に、絶縁膜137を介してバックゲート電極139を形成しても良い。実施例1本実施例では、実施の形態1で説明した第1の条件のみで微結晶シリコン膜を形成した薄膜トランジスタ試料1と、実施の形態1で説明した第2の条件のみで微結晶シリコン膜を形成した薄膜トランジスタ試料2と、第1の条件で第1の微結晶シリコン膜を形成した後、第2の条件で第2の微結晶シリコン膜を積層形成した薄膜トランジスタ試料3の電気特性について説明する。本実施例の薄膜トランジスタの作製方法について、図3及び図5を参照して説明する。まず、基板101上に下地絶縁膜ここでは図示しない。を形成し、下地絶縁膜上にゲート電極103を形成した。ここでは、基板101として、ガラス基板コーニング製EAGLEXGを用いた。ゲート電極103は、アルミニウム層をチタン層により挟持した構造とした。具体的には、まず、チタンターゲットをアルゴンイオンでスパッタリングして、厚さ50nmの第1のチタン膜を下地絶縁膜上に形成した。このとき、導入するアルゴンの流量は20sccmとし、処理室内の圧力は0.1Paとした。そして、その上にアルミニウムターゲットをアルゴンイオンでスパッタリングして、厚さ100nmのアルミニウム膜を形成した。このとき、導入するアルゴンの流量は50sccmとし、処理室内の圧力は0.4Paとした。そして、その上にチタンターゲットをアルゴンイオンでスパッタリングして、厚さ120nmの第2のチタン膜を形成した。このとき、導入するアルゴンの流量は20sccmとし、処理室内の圧力は0.1Paとした。次に、第2のチタン膜上にレジストを塗布し、第1のフォトマスクを用いて露光した後、現像してレジストで形成されたマスクを形成した。次に、当該レジストで形成されるマスクを用いてエッチング処理を行って、ゲート電極103を形成した。ここでは、ICPInductivelyCoupledPlasma:誘導結合型プラズマ装置を用いて2段階のエッチングを行った。すなわち、ICPパワー600W、バイアスパワー250W、エッチングガスとして塩化ボロンを流量60sccmで導入し、塩素を流量20sccmで導入して処理室内の圧力を1.2Paとし、第1のエッチングを行った後、ICPパワー500W、バイアスパワー50W、圧力2.0Pa、エッチングガスとしてフッ化炭素を流量80sccmで導入して処理室内の圧力を2.0Paとし、第2のエッチングを行った。その後、該レジストで形成されたマスクを除去した。次に、ゲート電極103及び下地絶縁膜上に、ゲート絶縁膜105を形成した。ゲート絶縁膜105は、窒化シリコン膜により形成した。厚さ300nmの窒化シリコン膜を形成した。窒化シリコン膜は、プラズマCVD法によって堆積させて形成した。窒化シリコン膜の堆積は、シランの流量を15sccm、水素の流量を200sccm、窒素の流量を180sccm、アンモニアの流量を500sccmとして原料ガスを導入して安定させ、処理室内の圧力を100Pa、基板の温度を250°Cとし、RF電源周波数を13.56MHz、RF電源の電力を200Wとしてプラズマ放電を行った。次に、ゲート絶縁膜105に対してプラズマ処理を行った。ここで、試料1のプラズマ処理は、水素の流量を400sccmとして導入して処理室内の圧力を60Paとして安定させ、300Wでプラズマ処理を行った。その後、一酸化二窒素N2Oの流量を400sccmとして導入して処理室内の圧力を60Paとして安定させ、300Wでプラズマ放電を行った。試料2及び試料3のプラズマ処理は、一酸化二窒素の流量を400sccmとして導入して処理室内の圧力を60Paとして安定させ、300Wでプラズマ放電を行った。なお、上記プラズマ処理は、平行平板型のプラズマ処理装置を用いて行い、上部電極温度を250°C、下部電極温度を290°Cとした。次に、ゲート絶縁膜105上に微結晶シリコン膜を形成した。ここで、微結晶シリコン膜として、試料1では第1の条件のみで、厚さ30nmの微結晶シリコン膜を成膜した。また、試料2では第2の条件のみで、厚さ30nmの微結晶シリコン膜を成膜した。試料3では、第1の条件で厚さ5nmの第1の微結晶シリコン膜を成膜の後に、第2の条件を用いて、厚さ85nmの第2の微結晶シリコン膜を成膜した。微結晶シリコン膜の堆積の第1の条件としては、シランの流量を4sccm、水素の流量を750sccm、アルゴンの流量を750sccmとして原料ガスを導入して安定させ、処理室内の圧力を532Pa、RF電源周波数を13.56MHz、RF電源の電力を150Wとしてプラズマ放電を行う、プラズマCVD法を用いた。なお、ここで、微結晶シリコン膜の堆積は、平行平板型のプラズマ処理装置を用いて行い、上部電極温度を250°C、下部電極温度を290°Cとした。微結晶シリコン膜の堆積の第2の条件としては、シランの流量を1.8sccm、水素の流量を750sccm、アルゴンの流量を750sccmとして原料ガスを導入して安定させ、処理室内の圧力を5000Paとし、RF電源周波数を13.56MHzとしてプラズマ放電を行う、プラズマCVD法を用いた。次に、微結晶シリコン膜上にシリコン膜111を形成し、シリコン膜111上に不純物シリコン膜113を形成した。シリコン膜111及び不純物シリコン膜113は、プラズマCVD法によって堆積させて形成した。シリコン膜111の堆積条件としては、試料1及び試料2では、厚さ175nmのシリコン膜を形成した。また、試料3では、厚さ80nmのシリコン膜を形成した。このときの堆積条件は、シランの流量を20sccm、1000ppmアンモニア水素希釈の流量を50sccm、水素の流量を700sccm、アルゴンの流量を750sccmとして原料ガスを導入して安定させ、処理室内の圧力を350Paとし、RF電源周波数を13.56MHz、RF電源の電力を60Wとしてプラズマ放電を行った。なお、ここで、シリコン膜111の堆積は、平行平板型のプラズマ処理装置を用いて行い、上部電極温度を250°C、下部電極温度を290°Cとした。不純物シリコン膜113としては、厚さ50nmのリンが添加されたアモルファスシリコン膜を形成した。このときの堆積条件は、シランの流量を20sccm、0.5ホスフィン水素希釈の流量を170sccm、水素の流量を100sccmとして原料ガスを導入して安定させ、処理室内の圧力を170Pa、RF電源周波数を13.56MHz、RF電源の電力を60Wとしてプラズマ放電を行った。なお、ここで、不純物シリコン膜の堆積は、平行平板型のプラズマ処理装置を用いて行い、上部電極温度を250°C、下部電極温度を290°Cとした。次に、不純物シリコン膜113上にレジストを塗布した後、第2のフォトマスクを用いて露光し、現像してレジストで形成されたマスク115を形成した。ここまでの工程を図3Cに示す。次に、レジストで形成されたマスク115を用いて、微結晶シリコン膜、シリコン膜111、不純物シリコン膜113をエッチングして、微結晶シリコン領域117a及びアモルファスシリコン領域117bを有するシリコン積層体117及び不純物シリコン膜121を形成した。ここでは、ICP装置を用いて、ICPパワー1000W、バイアスパワー80W、エッチングガスとして塩素を流量100sccmで導入し、処理室内の圧力を1.51Paとしてエッチングを行った。その後、レジストで形成されたマスク115を除去した。図3D参照。次に、図5Aに示すように、ゲート絶縁膜105上に、シリコン積層体117、不純物シリコン膜121を覆って導電膜127を形成した。ここでは、導電膜127は、アルミニウム層をチタン層により挟持した構造とし、ゲート電極103と同様に形成した。ただし、第1のチタン膜の厚さを50nmとし、アルミニウム膜の厚さを200nmとし、第2のチタン膜の厚さを50nmとした。次に、導電膜127上にレジストを塗布した後、第3のフォトマスクを用いて露光し、現像してレジストで形成されたマスク図示せずを形成した。当該レジストで形成されたマスクを用いて導電膜127をドライエッチングして、配線129a及び配線129bを形成した。次に、不純物シリコン膜121をドライエッチングしてソース領域及びドレイン領域として機能する一対の不純物シリコン膜131a、131bを形成し、更には、シリコン積層体117を一部エッチングし、微結晶シリコン領域133a及び一対のアモルファスシリコン領域133bを有するシリコン積層体133を形成した。ここでは、ICP装置を用いて、ICPパワー450W、バイアスパワー100W、エッチングガスとして塩化ホウ素を流量60sccmで導入し、塩素を100sccmで導入し、処理室内の圧力を1.9Paとしてエッチングを行った。なお、試料1及び試料2においては、シリコン積層体117の表面から20~40nmをエッチングした。また、試料3においては、シリコン積層体117の表面から100~120nmをエッチングした。なお、本実施例では、ソース電極及びドレイン電極として機能する配線129a、129bの平面形状は、直線型である。次に、シリコン積層体133の表面をフッ化炭素プラズマ処理し、シリコン積層体133表面に残留する不純物を除去した。ここでは、ICP装置を用いて、ICPパワー1000W、バイアスパワー0Wとしてフッ化炭素を流量100sccmで導入し、処理室内の圧力を0.67Paとしてプラズマ処理を行った。次に、試料3において、シリコン積層体133表面に水プラズマを照射し、シリコン積層体133表面の欠陥を低減すると共に、ソース領域及びドレイン領域の絶縁性を高めた。ここでは、ICPパワー1800W、圧力66.5Pa、流量300sccmの水蒸気の導入により発生したプラズマをシリコン積層体133に照射した。その後、レジストで形成されたマスクを除去した。試料1及び試料2におけるここまでの工程を図6に示し、試料3におけるここまでの工程を、図5Bに示す。次に、絶縁膜137として、厚さ300nmの窒化シリコン膜を形成した。このときの堆積条件は、シランの流量を20sccm、アンモニアの流量を220sccm、窒素の流量を450sccm、水素の流量を450sccmとして原料ガスを導入し、処理室内の圧力を160Pa、基板の温度を250°Cとし、RF電源周波数を13.56MHz、RF電源の電力を200Wとしてプラズマ放電を行った。次に、絶縁膜137上にレジストを塗布した後、第4のフォトマスクを用いて露光し、現像してレジストで形成されたマスク図示せずを形成した。当該レジストで形成されたマスクを用いて絶縁膜の一部をドライエッチングして、ソース電極及びドレイン電極として機能する配線129a、129bを露出させた。また、絶縁膜137及びゲート絶縁膜105の一部をドライエッチングして、ゲート電極103を露出した。その後、レジストで形成されたマスクを除去した。以上の工程により、試料1及び試料2を作製した。次に、絶縁膜137上に導電膜を形成した後、該導電膜上にレジストを塗布し、第5のフォトマスクを用いて露光し、現像してレジストで形成されたマスク図示せずを形成した。当該レジストで形成されたマスクを用いて導電膜の一部をウェットエッチングして、バックゲート電極139を形成した。ここでは、導電膜として、スパッタリング法により厚さ50nmのインジウム錫酸化物を形成した後、ウェットエッチング処理によりバックゲート電極139を形成した。なお、ここでは図示しないが、バックゲート電極139は、ゲート電極103と接続されている。その後、レジストで形成されたマスクを除去した。以上の工程により、試料3のデュアルゲート型薄膜トランジスタを作製した図5C参照。図7に試料3の薄膜トランジスタの電気特性の測定結果を示す。なお、図7においてVgは、ゲート電極103に印加した電圧を示す。図7より、本実施例により、オン電流及び電界効果移動度が高く、オフ電流の低い薄膜トランジスタを作製した。次に、試料1乃至試料3それぞれにおいて、16点の薄膜トランジスタの電界効果移動度の平均値μFE_ave及び標準偏差を表1に示す。表1より、試料2と比較して、試料3は電界効果移動度のばらつきが小さいことがわかる。以上のことから、第1の条件で第1の微結晶シリコン膜を形成した後、第2の条件で第2の微結晶シリコン膜を積層形成することで、薄膜トランジスタの電気特性のばらつきを低減することが可能である。実施例2本実施例では、実施の形態1により形成した微結晶シリコン膜の混相粒密度と、当該微結晶シリコン膜と同様の条件により形成した微結晶シリコン膜を用いて形成した薄膜トランジスタの電界効果移動度に関して、図8を用いて説明する。はじめに、混相粒密度を測定するための試料4~試料8それぞれの作製方法について説明する。基板上に、実施例1のゲート絶縁膜105と同様の条件を用いて、窒化シリコン膜を形成した。次に、実施の形態1に示す第1の条件により、厚さ5nmの第1の微結晶シリコン膜を形成した後、実施の形態1に示す第2の条件により第2の微結晶シリコン膜を25nm積層して、合計30nmの微結晶シリコン膜を形成した。試料4乃至試料8の第1の微結晶シリコン膜を形成する第1の条件としては、シランを下記の流量、水素の流量を750sccm、アルゴンの流量を750sccmとして原料ガスを導入して安定させ、処理室内の圧力を532Pa、上部電極の温度250°C、下部電極の温度を290°Cとし、RF電源周波数を13.56MHz、電極間隔距離15mmとして、RF電源の電力を適宜設定し、プラズマ放電を行う、プラズマCVD法を用いた。また、各試料におけるシランの流量及びRF電源の電力を以下に示す。試料4シランの流量4sccmシランの流量に対する水素の流量は186倍、RF電源の電力を150W。試料5シランの流量5sccmシランの流量に対する水素の流量は150倍、RF電源の電力を150W。試料6シランの流量6sccmシランの流量に対する水素の流量は125倍、RF電源の電力を200W。試料7シランの流量6sccmシランの流量に対する水素の流量は125倍、RF電源の電力を250W。試料8シランの流量6sccmシランの流量に対する水素の流量は125倍、RF電源の電力を300W。第2の微結晶シリコン膜を形成する第2の条件としては、実施例1で説明した試料3の第2の条件と同様とした2ステップ。また、電界効果移動度を測定するための試料4乃至試料8それぞれの微結晶シリコン膜を用いた薄膜トランジスタの作製方法は、第1の微結晶シリコン膜の作製工程以外の作製方法が実施例1に示す試料3と同様である。第1の微結晶シリコン膜の成膜条件は上記の試料4乃至試料8それぞれの条件を用いた。次に、比較例としての試料9乃至試料14それぞれの薄膜トランジスタの作製方法について図3及び図5を参照しつつ説明する。図3Aに示すゲート電極103を形成する工程までは実施例1で説明した試料1乃至3と同様である。次に、ゲート電極103及び下地絶縁膜上に、ゲート絶縁膜105を形成した。ゲート絶縁膜105は、厚さ110nmの窒化シリコン膜上に厚さ110nmの酸化窒化シリコン膜を積層した絶縁膜により形成した。窒化シリコン膜及び酸化窒化シリコン膜は、プラズマCVD法によって堆積させて形成した。窒化シリコン膜の成膜条件は、シランの流量を40sccm、水素の流量を500sccm、窒素の流量を550sccm、アンモニアの流量を140sccmとして原料ガスを導入して安定させ、処理室内の圧力を100Pa、RF電源周波数13.56MHz、RF電源の電力を370Wとしてプラズマ放電を行った。上部電極及び下部電極の温度を280°Cとした。酸化窒化シリコン膜の成膜条件は、シランの流量を5sccm、N2Oの流量を600sccmとして原料ガスを導入して安定させ、処理室内の圧力を25Pa、RF電源周波数13.56MHz、RF電源の電力を30Wとしてプラズマ放電を行った。上部電極及び下部電極の温度を280°Cとした。次に、ゲート絶縁膜105上に、下記の条件により厚さ30nmの微結晶シリコン膜を形成した。試料9乃至試料14の微結晶シリコン膜を形成する条件としては、シランを下記の流量、水素の流量を1500sccm、アルゴンの流量を1500sccmとして原料ガスを導入して安定させ、処理室内の圧力を280Pa、RF電源周波数を13.56MHz、RF電力を50W、処理室温度を280°Cとして、プラズマ放電を行う、プラズマCVD法を用いた1ステップ。試料9シランの流量5sccmシランの流量に対する水素の流量は300倍試料10シランの流量6sccmシランの流量に対する水素の流量は250倍試料11シランの流量7sccmシランの流量に対する水素の流量は214倍試料12シランの流量8sccmシランの流量に対する水素の流量は187倍試料13シランの流量9sccmシランの流量に対する水素の流量は166倍試料14シランの流量10sccmシランの流量に対する水素の流量は150倍次に、微結晶シリコン膜上に厚さ175nmのシリコン膜111を形成し、シリコン膜111上に不純物シリコン膜113を形成した。シリコン膜111及び不純物シリコン膜113は、プラズマCVD法によって堆積させて形成した。シリコン膜111の堆積条件としては、シランの流量を40sccm、水素の流量を1475sccm、アルゴンの流量を1500sccm、1000ppmアンモニア水素希釈の流量を25sccmとして原料ガスを導入して安定させ、処理室内の圧力を280Paとし、RF電源周波数13.56MHz、RF電源の電力を50Wとしてプラズマ放電を行った。上部電極及び下部電極の温度を280°Cとした。不純物シリコン膜113としては、厚さ50nmのリンが添加されたアモルファスシリコン膜を形成した。このときの堆積条件は、シランの流量を100sccm、0.5ホスフィン水素希釈の流量を170sccmとして原料ガスを導入して安定させ、処理室内の圧力を170Pa、RF電源周波数13.56MHz、RF電源の電力を60Wとしてプラズマ放電を行った。上部電極及び下部電極の温度を280°Cとした。この後の工程は、実施例1と同様とした。詳細には、導電膜127の形成工程は、実施例1の試料1乃至3と同様とし、シリコン積層体117のエッチング工程は、実施例1の試料1及び2と同様とし、絶縁膜137の形成工程は、実施例1の試料1乃至3と同様とした。次に、試料4乃至試料8の平面を観察したSEM写真を用いて混相粒子数を求めた。このときの、SEM写真の大きさは、縦630μm、横440μmであった。次に、SEM写真の面積及び混相粒子数から、混相粒密度、混相粒の平均面積、混相粒の平均直径を計算した。これらの結果を表2に示す。また、試料4乃至試料8それぞれの薄膜トランジスタの電界効果移動度を表2に示す。また、試料9乃至試料14についても試料4乃至試料8と同様の方法で混相粒密度を測定し、これらの結果を表3に示す。また、試料9乃至試料14それぞれの薄膜トランジスタの電界効果移動度を表3に示す。図8に、表2及び表3の混相粒密度及び電界効果移動度の関係を示す。図8によれば、比較例の試料9乃至14では混相粒密度が少ないほど電界効果移動度が下降しているのに対し、実施例の試料4乃至試料8では混相粒密度が少ないほど電界効果移動度が上昇していることがわかる。このことから、本実施例では、混相粒を大粒径化することで、電界効果移動度が上昇することがわかる。実施例3本実施例では、実施の形態1で説明した第1の条件で第1の微結晶シリコン膜を形成した後、実施の形態1で説明した第2の条件で第2の微結晶シリコン膜を積層することにより、微結晶シリコン膜を形成した試料を作製し、その試料によって、第1の微結晶シリコン膜の混相粒が分散していること、微結晶シリコン膜の混相粒の粒径が均一であり、且つ凸凹していないこと、微結晶シリコン膜には密に接した混相粒が形成されることを確認した。以下に詳細に説明する。はじめに、試料15乃至試料17の作製方法について説明する。ガラス基板コーニング製EAGLEXG上に厚さ300nmの窒化シリコン膜を形成し、この窒化シリコン膜にN2Oプラズマ処理を施した後に、その上に微結晶シリコン膜を成膜する。ここでの窒化シリコン膜は、実施例1の試料1乃至試料3と同様の条件で形成され、N2Oプラズマ処理は実施例1の試料2及び試料3と同様の条件で行われる。比較例としての試料15及び試料16の微結晶シリコン膜は第1の条件のみによって成膜される1ステップ。第1の条件としては、シランの流量を4sccm、水素の流量を750sccm、アルゴンの流量を750sccmとして原料ガスを導入して安定させ、処理室内の圧力を532Pa、RF電源周波数を13.56MHz、RF電源の電力を150W、上部電極の温度を250°C、下部電極の温度を290°Cとして、プラズマ放電を行う、プラズマCVD法を用いた。各試料における成膜時間を以下に示す。試料15成膜時間27秒試料16成膜時間60秒実施例としての試料17の微結晶シリコン膜は、第1の条件によって厚さ5nmの第1の微結晶シリコン膜を成膜した後、その上に第2の条件によって厚さ25nmの第2の微結晶シリコン膜を成膜したものである2ステップ。第1の条件としては、シランの流量を4sccm、水素の流量を750sccm、アルゴンの流量を750sccmとして原料ガスを導入して安定させ、処理室内の圧力を532Pa、RF電源周波数を13.56MHz、RF電源の電力を150W、上部電極の温度を250°C、下部電極の温度を290°Cとして、プラズマ放電を行う、プラズマCVD法を用いた。第2の条件としては、シランの流量を1.8sccm、水素の流量を750sccm、アルゴンの流量を750sccmとして原料ガスを導入して安定させ、処理室内の圧力を5000Pa、RF電源周波数を13.56MHz、RF電源の電力を125W、上部電極の温度を250°C、下部電極の温度を290°Cとして、プラズマ放電を行う、プラズマCVD法を用いた。次に、比較例の試料15及び試料16、実施例の試料17それぞれについて走査型電子顕微鏡によって微結晶シリコン膜を撮影し、そのSEM写真倍率20万倍を図9に示す。図9Aは試料15のSEM写真であり、図9Bは試料16のSEM写真であり、図9Cは試料17のSEM写真である。図9Aに示す532Paの圧力で27秒間成膜した微結晶シリコン膜は、その混相粒が分散していることが分かる。また、図9Bに示す532Paの圧力で60秒間成膜した微結晶シリコン膜比較例は、その混相粒の粒径が不揃いであり、その表面が凸凹していることが分かる。これに対し、図9Cに示す第1の微結晶シリコン膜を532Paで成膜し、第2の微結晶シリコン膜を5000Paで成膜する2ステップによって形成した微結晶シリコン膜実施例は、その混相粒の粒径の均一性が高いことが分かり、図9Bに比較して混相粒が隣接していることが分かる。次に、比較例の試料16及び実施例の試料17と同様の条件で形成した微結晶シリコン膜それぞれについて透過型電子顕微鏡によって微結晶シリコン膜を撮像し、そのTEM像を図10及び図11に示す。図10Aは試料16のTEM像倍率50万倍であり、図10Bは試料16のTEM像倍率200万倍である。図11Aは試料17のTEM像倍率50万倍であり、図11Bは試料17のTEM像倍率200万倍である。図10A,Bに示す532Paの圧力で成膜した厚さ40nmの微結晶シリコン膜比較例は、その混相粒の間に隙間があることが分かる。これに対し、図11A,Bに示す第1の微結晶シリコン膜を532Paで5nm成膜し、第2の微結晶シリコン膜を5000Paで35nm成膜する2ステップによって形成した微結晶シリコン膜実施例は、図10A,Bに比較して混相粒が隣接していることが分かる。次に、試料16及び試料17それぞれの微結晶シリコン膜の混相粒の密度をX線反射率法XRR:X-rayReflectometerによって測定し、その結果を表4に示す。試料17の2ステップを用いて形成した微結晶シリコン膜の密度は、単結晶シリコンの密度2.35g/cm3に近づいていることから、混相粒が緻密であることが分かる。実施例4本実施例では、実施の形態1で説明した1ステップのみで微結晶シリコン膜を形成した薄膜トランジスタ試料18乃至試料20、及び1ステップで第1の微結晶シリコン膜を形成した後、2ステップで第2の微結晶シリコン膜を積層形成した薄膜トランジスタ試料21乃至試料26それぞれの電界効果移動度と微結晶シリコン膜を成膜する際の成膜圧力の関係を確認した。以下に詳細に説明する。はじめに、試料18乃至試料26それぞれの薄膜トランジスタの作製方法について説明する。試料18乃至試料26それぞれの薄膜トランジスタの作製方法は、微結晶シリコン膜の作製工程以外の作製方法が実施例1に示す試料3と同様である。微結晶シリコン膜の成膜条件は下記の試料18乃至試料26それぞれの条件を用いた。比較例としての試料18乃至試料20の微結晶シリコン膜は1ステップのみによって成膜される。成膜条件としては、シランを下記の流量、水素を下記の流量、アルゴンを下記の流量として原料ガスを導入して安定させ、処理室内を下記の圧力、RF電源周波数を13.56MHz、RF電源を下記の電力、上部電極及び下部電極を下記の温度として、プラズマ放電を行う、プラズマCVD法を用いた。試料18シランの流量8sccm、水素の流量1500sccm、アルゴンの流量1500sccm、処理室内の圧力280Pa試料12と同様の圧力、RF電源の電力50W、上部電極の温度280°C、下部電極の温度280°C、微結晶シリコン膜の厚さ30nm試料19シランの流量2.5sccm、水素の流量750sccm、アルゴンの流量750sccm、処理室内の圧力1237Pa、RF電源の電力120W、上部電極の温度200°C、下部電極の温度300°C、微結晶シリコン膜の厚さ70nm試料20シランの流量2.5sccm、水素の流量750sccm、アルゴンの流量750sccm、処理室内の圧力5000Pa試料2と同様の圧力、RF電源の電力300W、上部電極の温度250°C、下部電極の温度290°C、微結晶シリコン膜の厚さ30nm比較例としての試料21及び試料25、並びに実施例としての試料22乃至試料24、及び試料26の微結晶シリコン膜は、第1の条件によって第1の微結晶シリコン膜を成膜した後、その上に第2の条件によって第2の微結晶シリコン膜を成膜したものである2ステップ。試料21乃至試料26の第1の条件としては、シランを下記の流量、水素の流量を750sccm、アルゴンの流量を750sccmとして原料ガスを導入して安定させ、RF電源周波数を13.56MHz、RF電源を下記の電力、上部電極の温度を250°C試料26は200°C、下部電極の温度を290°C試料26は300°Cとして、プラズマ放電を行う、プラズマCVD法を用いた。また、試料21乃至試料25の処理室内の圧力を532Pa試料3と同様の圧力とし、試料26の処理室内の圧力を1250Paとした。試料21シランの流量6sccm、RF電源の電力250W、第1の微結晶シリコン膜の厚さ5nm試料22シランの流量4sccm、RF電源の電力200W、第1の微結晶シリコン膜の厚さ5nm試料23シランの流量4sccm、RF電源の電力150W、第1の微結晶シリコン膜の厚さ5nm試料24シランの流量4sccm、RF電源の電力150W、第1の微結晶シリコン膜の厚さ5nm試料25シランの流量6sccm、RF電源の電力250W、第1の微結晶シリコン膜の厚さ5nm試料26シランの流量2.5sccm、RF電源の電力120W、第1の微結晶シリコン膜の厚さ5nm第2の条件としては、シラン、水素、及びアルゴンを下記の流量として原料ガスを導入して安定させ、処理室内を下記の圧力、RF電源周波数を13.56MHz、RF電源を下記の電力、上部電極の温度を250°C試料26は200°C、下部電極の温度を290°C試料26は300°Cとして、プラズマ放電を行う、プラズマCVD法を用いた。試料21シランの流量4sccm、水素の流量を750sccm、アルゴンの流量を750sccm、処理室内の圧力532Pa、RF電源の電力25W、第2の微結晶シリコン膜の厚さ25nm試料22シランの流量1.8sccm、水素の流量を750sccm、アルゴンの流量を750sccm、処理室内の圧力5000Pa試料3と同様の圧力、RF電源の電力125W、第2の微結晶シリコン膜の厚さ65nm試料23シランの流量2sccm、水素の流量を1500sccm、アルゴンの流量を1500sccm、処理室内の圧力3000Pa、RF電源の電力50W、第2の微結晶シリコン膜の厚さ80nm試料24シランの流量2sccm、水素の流量を1500sccm、アルゴンの流量を1500sccm、処理室内の圧力10000Pa、RF電源の電力350W、第2の微結晶シリコン膜の厚さ80nm試料25シランの流量3sccm、水素の流量を750sccm、アルゴンの流量を750sccm、処理室内の圧力1237Pa、RF電源の電力100W、第2の微結晶シリコン膜の厚さ25nm試料26シランの流量1.5sccm、水素の流量を750sccm、アルゴンの流量を750sccm、処理室内の圧力10000Pa、RF電源の電力300W、第2の微結晶シリコン膜の厚さ65nm次に、試料18乃至試料26それぞれの微結晶シリコン膜の電界効果移動度μFEを測定し、その結果と成膜圧力微結晶シリコン膜の成膜条件における1ステップ又は2ステップの成膜圧力の関係を図12に示す。図12に示す1ステップの圧力280Paは試料18のデータであり、1ステップの圧力1237Paは試料19のデータであり、1ステップの圧力5000Paは試料20のデータであり、1ステップ目の圧力532Pa、2ステップ目の圧力532Paは試料21のデータであり、1ステップ目の圧力532Pa、2ステップ目の圧力5000Paは試料22のデータであり、1ステップ目の圧力532Pa、2ステップ目の圧力3000Paは試料23のデータであり、1ステップ目の圧力532Pa、2ステップ目の圧力10000Paは試料24のデータであり、1ステップ目の圧力532Pa、2ステップ目の圧力1237Paは試料25のデータであり、1ステップ目の圧力1250Pa、2ステップ目の圧力10000Paは試料26のデータである。なお、図12は、各試料における複数のサンプルの中の電界効果移動度のトップデータをプロットしている。図12によれば、2ステップを用い、1ステップ目の成膜圧力を1250Pa以下とし、且つ2ステップ目の成膜圧力を1237Paより高くすることで、更には3000Pa以上とすることで、電界効果移動度が飛躍的に向上することが分かる。"