"実装面に複数の端子を有する集積回路および他の電子部品が搭載される第1面と当該第1面に対向する第2面とを有し、前記第1面および第2面に導体パターンが設けられ、前記第1面と前記第2面との間を導通させるビアホールが設けられた両面基板からなる第1の回路基板と、前記第1の回路基板の第2面に対して前記集積回路の搭載領域をカバーするように取り付けられ、前記第1の回路基板のビアホールを介して前記集積回路の端子の一部と接続する導体パターンが設けられた第2の回路基板と、を備え、前記集積回路の端子の一部が、前記第2の回路基板の導体パターンを介して前記第1の回路基板の導体パターンと電気的に接続することを特徴とする電子回路基板構造。前記集積回路の複数の端子のうち電源用端子およびグランド用端子が、前記第2の回路基板の導体パターンを介して前記第1の回路基板の導体パターンと電気的に接続することを特徴とする請求項1記載の電子回路基板構造。前記第2の回路基板は、前記導体パターンが設けられた内層面を有する多層基板であることを特徴とする請求項1または請求項2記載の電子回路基板構造。前記第2の回路基板は、相対的に電流密度の最も大きい導体パターンを形成する層が、前記第1の回路基板への取り付け面側から見て外側に配置されることを特徴とする請求項3記載の電子回路基板構造。前記第2の回路基板は、前記集積回路の電源用端子に接続される電源用の導体パターンと、前記集積回路のグランド用端子に接続されるグランド用の導体パターンとを有し、前記グランド用の導体パターンを形成する層が、前記電源用の導体パターンを形成する層よりも、前記第1の回路基板への取り付け面側から見て外側に配置されることを特徴とする請求項3記載の電子回路基板構造。前記複数の端子は、ボールグリッド端子であることを特徴とする請求項1から請求項5のいずれか記載の電子回路基板構造。しかしながら、多層基板は、製造工程が複雑であり、さらに特別な装置や工程を必要とするため高コストになるという問題がある。本発明は、かかる点に鑑みてなされたものであり、低コストで高密度実装が実現できる電子回路基板構造を提供することを目的とする。本発明の電子回路基板構造は、実装面に複数の端子を有する集積回路および他の電子部品が搭載される第1面と当該第1面に対向する第2面とを有し、前記第1面および第2面に導体パターンが設けられ、前記第1面と前記第2面との間を導通させるビアホールが設けられた両面基板からなる第1の回路基板と、前記第1の回路基板の第2面に対して前記集積回路の搭載領域をカバーするように取り付けられ、前記第1の回路基板のビアホールを介して前記集積回路の端子の一部と接続する導体パターンが設けられた第2の回路基板と、を備え、前記集積回路の端子の一部が、前記第2の回路基板の導体パターンを介して前記第1の回路基板の導体パターンと電気的に接続することを特徴とする。この構成により、集積回路が搭載される第1の回路基板において、スペースの関係で配線を引き出すことが困難な導体パターンを有する場合であっても、第2の回路基板における導体パターンから配線を引き出すことができるため、第1の回路基板における導体パターンと第2の回路基板における導体パターンとを接続することにより、第1の回路基板における導体パターンに配線することが可能となる。また、第2の回路基板により、第1の回路基板において集積回路が搭載される領域のみ多層基板化することができるため、両面基板である第1の回路基板に、複数の端子を有する集積回路を実装することが可能となる。さらに、第1の回路基板において、多層基板化が不要な領域は多層基板化されないことにより、高コストな多層基板の使用量を抑制できるため、電子回路基板全体のコストダウンを図ることが可能となる。上記電子回路基板構造において、前記集積回路の複数の端子のうち電源用端子およびグランド用端子が、前記第2の回路基板の導体パターンを介して前記第1の回路基板の導体パターンと電気的に接続してもよい。この場合には、電源用端子およびグランド用端子からの引き出し配線を、第2の回路基板上に配置することが可能となる。また、上記電子回路基板構造において、前記第2の回路基板は、前記導体パターンが設けられた内層面を有する多層基板であってもよい。この場合には、第2の回路基板における導体パターンから引き出し可能な配線数を増やすことができるため、集積回路における外部接続端子の狭ピッチ、多ピン化に対応することが可能となる。また、上記電子回路基板構造において、前記第2の回路基板は、相対的に電流密度の最も大きい導体パターンを形成する層が、前記第1の回路基板への取り付け面側から見て外側に配置されることが考えられる。この場合には、第2の回路基板全体を第1の回路基板に取り付けたヒートシンクとして扱う際に、相対的に電流密度の最も大きい配線層を表面層に配置することができるため、シールド性と放熱性を高めることが可能となる。また、上記電子回路基板構造において、前記第2の回路基板は、前記集積回路の電源用端子に接続される電源用の導体パターンと、前記集積回路のグランド用端子に接続されるグランド用の導体パターンとを有し、前記グランド用の導体パターンを形成する層が、前記電源用の導体パターンを形成する層よりも、前記第1の回路基板への取り付け面側から見て外側に配置されることが考えられる。この場合には、第2の回路基板全体を第1の回路基板に取り付けたヒートシンクとして扱うことができ、相対的に電流密度の最も大きい接地配線層を表面層に配置することができるため、シールド性と放熱性を高めることが可能となる。さらに、上記電子回路基板構造において、前記複数の端子は、ボールグリッド端子であってもよい。本発明によれば、低コストで高密度実装が実現できる電子回路基板構造を提供することが可能となる。以下、本発明の実施の形態について添付図面を参照して詳細に説明する。図1は、本発明の一実施の形態に係る電子回路基板のレイアウトを示す断面模式図である。図2は、電子回路基板のレイアウトを示す上面図である。この電子回路基板構造は、複数の端子101を有する集積回路1と、表面に導体パターンが設けられた両面基板からなる第1の回路基板2および第1の回路基板2よりも小面積の多層基板からなる第2の回路基板3と、から構成される。集積回路1は、狭ピッチ、多ピン構造であり、実装面にボールグリッド端子である複数の端子101が固着されてBGAを構成している。図2に示すように、複数の端子101は、集積回路1の実装面に格子状に配置されている。複数の端子101は、それぞれ、信号接続用端子、電源接続用端子、接地GND接続用端子を構成している。第1の回路基板2は、両面基板であり、その片面となる第1面201に集積回路1が搭載される。第1の回路基板2には、集積回路1が搭載された領域以下、集積回路1搭載領域と記す以外に、他の電子部品4トランジスタ、抵抗、コンデンサなどが搭載された領域図2において、1点鎖線で囲まれた領域が存在する。第2の回路基板3は、多層基板であり、特に、絶縁層と導体層を順に積み上げ、導電性物質が充填されたビアホールによって層間接続したビルドアップ基板が好ましく用いられる。しかし、一般的な多層配線基板と呼ばれるものであれば特に限定されない。第2の回路基板3における第1の回路基板2側の面には、半田ボール状の複数の端子303が固着されている。第2の回路基板3は、これら端子303を介して、第1の回路基板2に接続されている。第2の回路基板3は、第1の回路基板2の第2面202に対して、集積回路1搭載領域をカバーするように取り付けられる。図3は、本実施の形態に係る電子回路基板構造の断面模式図である。なお、図3は、集積回路1搭載領域周辺における電子回路基板構造を示している。第1の回路基板2は、集積回路1搭載側の面である第1面201および、第1面201に対向する第2面202に、それぞれ導体パターン203a~203g,204a~204gが設けられている。導体パターン203a~203g,204a~204gは、導電性物質が充填されたビアホール205a~205gにそれぞれ接続されている。第2の回路基板3には、絶縁層を挟むように面状の導体パターン301a~301dが設けられている。導体パターン301a~301dは、例えば、銅箔で構成され、第2の回路基板3の平面積よりもわずかに小さい平面パターンで形成される。導体パターン301a~301dは、それぞれ導電性物質が充填されたビアホール302a~302eに接続されている。また、第2の回路基板3における第1の回路基板2側の面には、半田ボール状の複数の端子303a~303eが固着されている。第2の回路基板3は、これら端子303a~303eを介して、第1の回路基板2における導体パターン204b~204fに接続されている。ただし、第2の回路基板3における層数や、端子303a等の形状は、適宜変更が可能である。集積回路1における複数の端子101のうち、信号接続用端子は格子状の外側に配置され、電源接続用端子および接地GND接続用端子は格子状の内側に配置されている。信号接続用端子101a101gは、第1の回路基板2における導体パターン203a203g、ビアホール205a205gおよび導体パターン204a204gに接続されている。導体パターン204a204gからは、第1の回路基板2上に引き出し配線が引き出されている。電源接続用端子101c101d,101eは、第1の回路基板2における導体パターン203c203d,203e、ビアホール205c205d,205eおよび導体パターン204c204d,204eに接続されている。また、接地GND接続用端子101b101fは、第1の回路基板2における導体パターン203b203f、ビアホール205b205fおよび導体パターン204b204fに接続されている。電源接続用端子および接地GND接続用端子101b~101fは、格子状の内側に配置されているため、第1の回路基板2上に引き出し配線を引き出すための配線スペースが十分に確保できない。そのため、これらの導体パターン204b~204fからは、引き出し配線が引き出されていない。こうした導体パターン204b~204fからの引き出し配線は、第2の回路基板3が担っている。第2の回路基板3における導体パターン301a~301cは、それぞれ電源配線層として機能する。導体パターン301a301b,301cは、ビアホール302a302b,302cおよび端子303a303b,303cを介して、第1の回路基板2における導体パターン204e204d,204cに接続されている。すなわち、第1の回路基板2上に配線を引き出すことが困難な導体パターン204e204d,204cからの引き出し配線を、第2の回路基板3における導体パターン301a301b,301cが担っている。この構成により、電源配線層としての導体パターン301a301b,301cから、電源接続用端子101e101d,101cを介して集積回路1に電力が供給される。一方、第2の回路基板3における導体パターン301dは、接地GND配線層として機能する。導体パターン301dは、ビアホール302d302eおよび端子303d303eを介して、第1の回路基板2における導体パターン204b204fに接続されている。すなわち、第1の回路基板2上に配線を引き出すことができない導体パターン204b204fからの引き出し配線を、第2の回路基板3における導体パターン301dが担っている。この構成により、接地配線層としての導体パターン301dによって、接地GND接続用端子101b101fを介して集積回路1における接地が行われている。第2の回路基板3は、必要な引き出し配線を設けることができる大きさと形状であればよい。そのため、第2の回路基板3は、第1の回路基板2に搭載された集積回路1の面積よりもやや大きめではあるが、第1の回路基板2全体の面積よりも大幅に小さい面積とすることができる。この構成により、第2の回路基板3を第1の回路基板2に取り付けると、第1の回路基板2における集積回路1搭載領域に対応した一部のみが第2の回路基板3によって多層基板化される。したがって、第1の回路基板2が両面基板であっても、BGAの集積回路1を実装することが可能となる。また、第1の回路基板2において、多層基板化が不要な集積回路1搭載領域以外の領域例えば、図2において、1点鎖線で囲まれた領域は多層基板化されないことにより、高コストな多層基板の使用量を抑制できるため、電子回路基板全体のコストダウンを図ることが可能となる。また、図1に示すような電子回路基板構造において、最下層に設けた第2の回路基板3全体を突起構造とみなすとともに、銅箔で構成される面状の導体パターン301a~301dを熱伝達部とみなすことで、第2の回路基板3を第1の回路基板2に取り付けたヒートシンクとして扱うことができる。図4は、第2の回路基板3における各配線層の断面模式図である。図4に示すように、熱伝導部とみなされる導体パターン301a~301dを面状に形成し、その銅箔面積を大きく確保することにより、第2の回路基板3のヒートシンクとしての機能を高めることができる。また、相対的に電流密度の大きい接地GND配線層を第1の回路基板2への取り付け面側から見て外側表面層に配置することにより、放熱および外気導入を円滑に行うことができ、ヒートシンクのシールド性と放熱性を高めることが可能となる。さらに、電源配線層も、電流密度が大きい層から順に表面層に近い層に配置することにより、ヒートシンクのシールド性と放熱性をさらに高めることが可能となる。このように、第2の回路基板3をヒートシンクとして扱うことで、ヒートシンクの取り付けが必要なデバイスであっても、その取り付けを省略することが可能となる。これにより、さらなるコストダウンを図ることができる。以上説明したように、本実施の形態に係る電気回路基板構造においては、集積回路1が搭載される第1の回路基板2において、スペースの関係で第1の回路基板2上に配線を引き出すことができない導体パターン204b~204fを有する場合であっても、第2の回路基板3における導体パターン301a~301dから配線を引き出すことができるため、第1の回路基板2における導体パターン204b~204fと第2の回路基板3における導体パターン301a~301dとを接続することにより、第1の回路基板2における導体パターン204b~204fに配線することが可能となる。また、第2の回路基板3により、第1の回路基板2において集積回路1が搭載される領域のみ多層基板化することができるため、両面基板である第1の回路基板2に、複数の端子101a~101gを有する集積回路1を実装することが可能となる。さらに、第1の回路基板2において、多層基板化が不要な領域は多層基板化されないことにより、高コストな多層基板の使用量を抑制できるため、電子回路基板全体のコストダウンを図ることが可能となる。なお、本発明は上記実施の形態に限定されず、さまざまに変更して実施可能である。上記実施の形態において、添付図面に図示されている大きさや形状などについては、これに限定されず、本発明の効果を発揮する範囲内で適宜変更が可能である。その他、本発明の目的の範囲を逸脱しない限りにおいて適宜変更して実施可能である。例えば、上記実施の形態においては、第1の回路基板2にBGA型の集積回路1が搭載される構成について説明しているが、この構成に限定されず、適宜変更が可能である。BGAにおける外部接続端子は半田ボール状であるが、本発明の電子回路基板構造に適用できる半導体装置の外部接続端子の形状はこれに限られない。例えば、LGALandGridArrayのように、外部接続端子が平面電極パッドである半導体装置でも適用可能である。"