"書き換え可能な不揮発性メモリを有する第1デバイスと前記第1デバイスに電源を供給する第2デバイスとを接続した複合デバイスシステムであって、前記第2デバイスは、外部から供給される第1電源を安定化し前記第1電源より低い第2電源として記第1デバイスに供給する電源回路と、前記第1デバイスから送信される制御データを受信する通信回路と、前記制御データによりオン/オフを切り換えてオン時に前記外部から供給される第1電源を前記第1デバイスに供給するスイッチと、を有し、前記不揮発性メモリへのデータの書き込み時に前記第1デバイスからの制御データを前記通信回路で受信して前記スイッチをオンし前記第1電源を前記第1デバイスに供給することを特徴とする複合デバイスシステム。請求項1記載の複合デバイスシステムにおいて、前記第1デバイスは、前記不揮発性メモリにデータを書き込むマイクロコンピュータと、前記マイクロコンピュータの出力する制御データを前記第2デバイスに送信する通信回路と、前記第2デバイスの前記スイッチから供給される前記第1電源を昇圧して前記不揮発性メモリに供給する昇圧回路を有することを特徴とする複合デバイスシステム。請求項2記載の複合デバイスシステムにおいて、前記第1デバイスは、二次電池の電池残量を監視する集積回路であり、前記第2デバイスは、前記二次電池の少なくとも過充電及び過放電の保護を行う集積回路である、ことを特徴とする複合デバイスシステム。従来の電池監視IC1は、保護IC3から電圧1.8Vの電源を供給され、これを動作電源としている。電池監視IC1は書き換え可能な不揮発性メモリとしてフラッシュROM1aを備えており、マイクロコンピュータ1bは電源オフ時にも記憶保持すべきデータがある場合には、当該データをフラッシュROM1aに書き込んでおく。マイクロコンピュータ1bは電圧1.8Vで通常の動作を行うが、フラッシュROM1aの書き込み時には例えば電圧5.0Vが必要となる。このため、電池監視IC1には端子VDDに保護IC3から供給される電圧1.8Vを電圧5.0Vまで昇圧する昇圧回路1cが設けられている。上記の昇圧回路1cは電圧1.8Vを電圧5.0Vまで昇圧するために、昇圧回路1cの昇圧段数が大きくなって大型化し、電池監視IC1における昇圧回路1cのチップ面積が大きくなるという問題があった。本発明は上記の点に鑑みてなされたもので、第1デバイスの昇圧回路を小型化できる複合デバイスシステムを提供することを目的とする。本発明の一実施態様による複合デバイスシステムは、書き換え可能な不揮発性メモリ22を有する第1デバイス11と前記第1デバイス11に電源を供給する第2デバイス12とを接続した複合デバイスシステムであって、前記第2デバイス12は、外部から供給される第1電源を安定化し前記第1電源より低い第2電源として記第1デバイス11に供給する電源回路33と、前記第1デバイス11から送信される制御データを受信する通信回路31と、前記制御データによりオン/オフを切り換えてオン時に前記外部から供給される第1電源を前記第1デバイスに供給するスイッチ34と、を有し、前記不揮発性メモリ22へのデータの書き込み時に前記第1デバイス11からの制御データを前記通信回路31で受信して前記スイッチ34をオンし前記第1電源を前記第1デバイス11に供給する。好ましくは、前記第1デバイス11は、前記不揮発性メモリ22にデータを書き込むマイクロコンピュータ21と、前記マイクロコンピュータ21の出力する制御データを前記第2デバイス12に送信する通信回路23と、前記第2デバイス12の前記スイッチ34から供給される前記第1電源を昇圧して前記不揮発性メモリ22に供給する昇圧回路24を有する。好ましくは、前記第1デバイス11は、二次電池10の電池残量を監視する集積回路であり、前記第2デバイス12は、前記二次電池10の少なくとも過充電及び過放電の保護を行う集積回路である。なお、上記括弧内の参照符号は、理解を容易にするために付したものであり、一例にすぎず、図示の態様に限定されるものではない。本発明によれば、第1デバイスの昇圧回路を小型化することができる。以下、図面に基づいて本発明の実施形態について説明する。<通信システムのブロック構成>図1は本発明の複合デバイスシステムとしての電池パックの一実施形態の構成図を示す。この電池パックは、電池監視ICと保護ICを接続した複合デバイスシステムである。図1において、端子B,B-間にはリチウムイオン電池等の二次電池10が接続され、端子Bは端子Pに接続され、端子B-は抵抗R4及びMOSトランジスタM2及びM1を介して端子P-に接続されており、端子P,P-間に負荷又は充電回路が接続される。第1のデバイスである電池監視ICIntegratedCircuit:集積回路11は抵抗R4の両端の電圧を端子VRSM,VRSFに供給され、端子VRSM,VRSFの電位差から二次電池10の充放電電流を検出する。また、二次電池10の電池電圧が保護IC12を介して端子VBATに供給され、電池監視IC11は端子VBATの電圧を二次電池10の電圧として検出する。また、電池監視IC11は端子VDDに保護IC12から安定化された電源を供給されている。電池監視IC11の端子VPPは電源線14により保護IC12の端子VPPに接続されている。電池監視IC11はマイクロコンピュータを内蔵し、二次電池10の充放電電流を積算してバッテリ残量を算出すると共に、二次電池10の過電圧検出及び充放電の過電流検出等を行い、その検出結果に基づいて保護IC12の制御を行う。第2のデバイスである保護IC12は二次電池10から抵抗R3を介して端子VDDに供給される電圧例えば3.0V~4.0Vを安定化して例えば電圧1.8Vとし、端子VREGOUTから電池監視IC11に供給する。また、端子VSENSEには抵抗R1を介して二次電池10の電池電圧が供給され、この電池電圧を分圧して端子VBATから電池監視IC11に供給する。また、保護IC12は後述する内蔵のスイッチがオンしたときにのみ、端子VDDに供給される電圧を端子VPPから電池監視IC11の端子VPPに供給する。また、保護IC12は端子VSENSEの電圧を過充電閾値及び過放電閾値と比較して、端子VSENSE電圧が過充電閾値を超えると、異常状態であるとしてMOSトランジスタM1をオフし、過放電閾値を下回ると、異常状態であるとしてMOSトランジスタM2をオフする。これと共に、保護IC12は電池監視IC11からの制御に従ってMOSトランジスタM1,M2のオン/オフを切り換えることで、二次電池10の充放電制御を行う。電池監視IC11の端子ICOMと保護IC12の端子ICOMは信号線13で接続されており、電池監視IC11と保護IC12との間で例えば双方向の3値シリアル通信が行われる。ところで、電池監視IC11はマイクロコンピュータ等のデジタル回路を内蔵しておりノイズ等の耐電圧は低く設定されている。これに対し、保護IC12はほとんどがアナログ回路であり二次電池10から直接電源を供給されるために耐電圧は電池監視IC11に比して十分に高く設定されている。<電池監視ICと保護ICの要部のブロック構成>図2は電池監視IC11と保護IC12の要部の一実施形態のブロック構成図を示す。図2において、電池監視IC11はマイクロコンピュータ21、フラッシュROM22、通信回路23及び昇圧回路24を有している。マイクロコンピュータ21はA/D変換器、RAM,ROM等のメモリを内蔵しており、二次電池10の充放電電流を積算してバッテリ残量を算出すると共に、二次電池10の過電圧検出及び充放電の過電流検出等を行う。また、マイクロコンピュータ21は書き換え可能な不揮発性メモリとしてのフラッシュROM22に電源オフ時にも記憶保持すべきデータを書き込み、また、フラッシュROM22に記憶されているデータを読み出す。また、マイクロコンピュータ21は通信回路23を介して保護IC12に制御データを送信すると共に、保護IC12の状態を示すステータスデータを受信する。上記制御データにはMOSトランジスタM1,M2それぞれのオン/オフを値1/0で指示するMOSトランジスタ制御ビット、及び後述の給電スイッチ34のオン/オフを値1/0で指示するスイッチ制御ビットが含まれている。通信回路23はマイクロコンピュータ21の制御に従って保護IC12の通信回路31との間で制御データの送信、及びステータスデータの受信を行う。昇圧回路24は端子VPPに例えば3.0V~4.0Vの電圧が供給されたとき、供給電圧を例えば電圧5.0Vに昇圧し、この5.0Vの電圧をフラッシュROM22に書き込み電圧として供給する。保護IC12は通信回路31、レジスタ32、レギュレータ33、給電スイッチ34を有している。通信回路31は電池監視IC11の通信回路23との間で制御データの受信、及びステータスデータの送信を行う。通信回路31は受信した制御データをレジスタ32に格納し、また、レジスタ32に格納されているステータスデータを供給される。レギュレータ33は端子VDDに二次電池10から供給される電圧例えば3.0V~4.0Vを安定化して例えば電圧1.8Vとし、端子VREGOUTから電池監視IC11に供給する。給電スイッチ34は一端を端子VDDに接続され、他端を端子VPPに接続されている。また、給電スイッチ34は制御端子にレジスタ32に格納されたスイッチ制御ビットを供給され、スイッチ制御ビットが値1のとき給電スイッチ34はオンし、値0のとき給電スイッチ34はオフする。<書き込み時のフローチャート>図3はフラッシュROM22書き込み時の一実施形態のフローチャートを示す。同図中、ステップS1でマイクロコンピュータ21は通信回路23を介し保護IC12に対してスイッチ制御ビットが値1の制御データを送信し、値1のスイッチ制御ビットを含む制御データが保護IC12のレジスタ32に書き込まれる。これにより、ステップS2で給電スイッチ34はオンし、保護IC12の端子VPPから電池監視IC11の端子VPPに二次電池10の電圧例えば3.0V~4.0Vが供給される。ステップS3で電池監視IC11の昇圧回路24は端子VPPから供給される電圧例えば3.0V~4.0Vを電圧5.0Vまで昇圧してフラッシュROM22に供給する。こののち、ステップS4でマイクロコンピュータ21はフラッシュROM22にデータを書き込む。ステップS5でマイクロコンピュータ21はフラッシュROM22への書き込みが終了したか否かを判別する。書き込みが終了していなければステップS3に進む。書き込みが終了するとステップS6でマイクロコンピュータ21は通信回路23を介し保護IC12に対してスイッチ制御ビットが値0の制御データを送信し、値0のスイッチ制御ビットを含む制御データが保護IC12のレジスタ32に書き込まれる。これにより、ステップS7で給電スイッチ34はオフし、保護IC12の端子VPPはハイインピーダンス状態となる。この状態では、昇圧回路24には端子VPPから電源が供給されないため、昇圧回路24における電力消費はない。<昇圧回路>図4に昇圧回路24における1段分の昇圧部の回路図を示す。同図中、直流電源41の正極はインダクタンス42及びダイオード43を介して出力端子44に接続されている。また、直流電源41の負極は接地又は電圧VSSとされている。インダクタンス42とダイオード43の接続点はスイッチ45を介して接地又は電圧VSSとされている。出力端子44はキャパシタ46を介して接地又は電圧VSSとされている。ここで、スイッチ45をオンするとインダクタンス42に電流ILが流れ、スイッチ45をオフするとインダクタンス42に起電力が発生し、直流電源41の電圧と共にダイオード43を通してキャパシタ46に充電され昇圧される。昇圧回路24は図4に示す昇圧部を多段従属接続して構成される。従来の昇圧回路は図5の破線の矢印で示すように電圧1.8Vを電圧5.0Vまで昇圧するため、昇圧部の段数が多くなりチップ面積が大きかった。これに対して、本実施形態では実線の矢印で示すように電圧3.0V~4.0Vを電圧5.0Vまで昇圧するため昇圧部の段数を少なくすることができ、チップ面積を従来のほぼ半分程度に小型化することができる。ここで、給電スイッチ34を保護IC12に設けている理由について説明する。給電スイッチを電池監視IC11内に設け、給電スイッチの一端を抵抗R3に接続し給電スイッチの他端を昇圧回路24に接続する構成とした場合、二次電池10が異常な高電圧を出力した場合等では耐電圧の低い電池監視IC11が破壊されることになる。これに対し、本実施形態では給電スイッチ34を耐電圧の高い保護IC12に設けているため、二次電池10が異常な高電圧を出力した場合にも電池監視IC11及び保護IC12の破壊を防ぐことができる。"