データ消去の単位である物理ブロックを複数個有する不揮発性メモリと、キャッシュメモリと、ホストが指定する論理アドレスと前記不揮発性メモリ上のデータの位置を指定する物理アドレスとの対応を示す論物変換テーブルと、前記論物変換テーブルにて対応する論理アドレスを有する物理ブロック毎のデータ消去回数を保持する消去回数管理テーブルと、前記ホストが削除対象となる論理アドレスを通知した場合に、前記論物変換テーブルにおいて当該論理アドレスに対応する物理アドレスが指定する削除対象データ領域を含む削除対象物理ブロックのデータ消去回数を取得し、当該データ消去回数の所定の割合以下のデータ消去回数を有する少消去物理ブロックが前記消去回数管理テーブルに存在する場合には、前記少消去物理ブロック内の有効データの前記キャッシュメモリへの読み出しおよび前記削除対象データ領域への書き込みを実行し、前記少消去物理ブロック内の前記有効データを無効化するメモリコントローラとを備えたことを特徴とするメモリシステム。データ消去回数がより少ない前記少消去物理ブロックから優先して前記有効データの前記キャッシュメモリへの読み出しおよび前記削除対象データ領域への書き込みを実行することを特徴とする請求項1に記載のメモリシステム。データ消去の単位である物理ブロックを複数個有する不揮発性メモリと、キャッシュメモリと、ホストが指定する論理アドレスと前記不揮発性メモリ上のデータの位置を指定する物理アドレスとの対応を示す論物変換テーブルと、前記論物変換テーブルにて対応する論理アドレスを有する物理アドレスにデータが最後に書き込まれた最終書き込み時刻を保持する書き込み時刻管理テーブルと、前記ホストが削除対象となる論理アドレスを通知した通知時刻が、前記論物変換テーブルにおいて当該論理アドレスに対応する物理アドレスが指定する削除対象データ領域を含む削除対象物理ブロックとは別の物理ブロックに対応して前記書き込み時刻管理テーブルに保持された最終書き込み時刻より所定時間以上経過していた場合は、前記別の物理ブロック内の有効データの前記キャッシュメモリへの読み出しおよび前記削除対象データ領域への書き込みを実行し、前記別の物理ブロック内の前記有効データを無効化するメモリコントローラとを備えたことを特徴とするメモリシステム。前記書き込み時刻管理テーブルは前記最終書き込み時刻として、前記論物変換テーブルにて対応する論理アドレスを有する物理ブロック毎に当該物理ブロックにデータが最後に書き込まれた物理ブロック最終書き込み時刻を保持し、前記メモリコントローラは、前記通知時刻が、前記別の物理ブロックの前記物理ブロック最終書き込み時刻より所定時間以上経過していた場合に、前記別の物理ブロック内の前記有効データの前記キャッシュメモリへの読み出しおよび前記削除対象データ領域への書き込みを実行し、前記別の物理ブロック内の前記有効データを無効化することを特徴とする請求項3に記載のメモリシステム。前記書き込み時刻管理テーブルは前記最終書き込み時刻として、前記論物変換テーブルにて対応する論理アドレスを有する物理アドレス毎に当該物理アドレスにデータが最後に書き込まれた物理アドレス最終書き込み時刻を保持し、前記メモリコントローラは、前記通知時刻が、前記別の物理ブロック内の位置を指定する特定物理アドレスの前記物理アドレス最終書き込み時刻より所定時間以上経過していた場合に、当該特定物理アドレスの前記有効データの前記キャッシュメモリへの読み出しおよび前記削除対象データ領域への書き込みを実行し、当該特定物理アドレスの前記有効データを無効化することを特徴とする請求項3に記載のメモリシステム。より古い前記最終書き込み時刻に対応する前記有効データから優先して前記キャッシュメモリへの読み出しおよび前記削除対象データ領域への書き込みを実行することを特徴とする請求項3、4または5に記載のメモリシステム。前記有効データの前記キャッシュメモリへの読み出しおよび前記削除対象データ領域への書き込みは、前記キャッシュメモリが読み出した前記削除対象物理ブロックの全データの中の前記削除対象データ領域の削除対象データに前記キャッシュメモリが読み出した前記有効データを上書きしたデータの、データ消去された前記削除対象物理ブロックへの書き込みであることを特徴とする請求項1乃至6のいずれか1項に記載のメモリシステム。前記削除対象物理ブロックが全て削除対象である場合は、前記有効データの前記キャッシュメモリへの読み出しおよび前記削除対象データ領域への書き込みは、前記キャッシュメモリが読み出した前記有効データの、データ消去された前記削除対象物理ブロックへの書き込みであることを特徴とする請求項1乃至6のいずれか1項に記載のメモリシステム。誤り訂正手段をさらに備え、前記有効データの前記キャッシュメモリへの読み出しおよび前記削除対象データ領域への書き込みは、前記キャッシュメモリが読み出した前記有効データに対して前記誤り訂正手段が誤り訂正を実行した誤り訂正後のデータを前記削除対象データ領域へ書き込むことを特徴とする請求項1乃至8のいずれか1項に記載のメモリシステム。前記キャッシュメモリは、DRAM、SRAMあるいは前記不揮発性メモリ内のキャッシュ領域であることを特徴とする請求項1乃至9のいずれか1項に記載のメモリシステム。データ消去の単位である物理ブロックを複数個有する不揮発性メモリと、前記不揮発性メモリのデータの制御を行うメモリコントローラとを備えるメモリシステムの制御方法であって、ホストが指定する論理アドレスと前記不揮発性メモリ上のデータの位置を指定する物理アドレスとの対応を示す論物変換テーブルを記憶し、前記論物変換テーブルにて対応する論理アドレスを有する物理ブロック毎のデータ消去回数を保持する消去回数管理テーブルを記憶し、前記ホストが削除対象となる論理アドレスを通知した場合に、前記論物変換テーブルにおいて当該論理アドレスに対応する物理アドレスが指定する削除対象データ領域を含む削除対象物理ブロックのデータ消去回数を取得し、当該データ消去回数の所定の割合以下のデータ消去回数を有する少消去物理ブロックが前記消去回数管理テーブルに存在する場合には、前記メモリコントローラは前記少消去物理ブロック内の有効データを読み出して前記削除対象データ領域へ書き込み、前記少消去物理ブロック内の前記有効データを無効化することを特徴とするメモリシステムの制御方法。データ消去回数がより少ない前記少消去物理ブロックから優先して前記有効データを読み出して前記削除対象データ領域へ書き込むことを特徴とする請求項11に記載のメモリシステムの制御方法。データ消去の単位である物理ブロックを複数個有する不揮発性メモリと、前記不揮発性メモリのデータの制御を行うメモリコントローラとを備えるメモリシステムの制御方法であって、ホストが指定する論理アドレスと前記不揮発性メモリ上のデータの位置を指定する物理アドレスとの対応を示す論物変換テーブルを記憶し、前記論物変換テーブルにて対応する論理アドレスを有する物理アドレスにデータが最後に書き込まれた最終書き込み時刻を保持する書き込み時刻管理テーブルを記憶し、前記ホストが削除対象となる論理アドレスを通知した通知時刻が、前記論物変換テーブルにおいて当該論理アドレスに対応する物理アドレスが指定する削除対象データ領域を含む削除対象物理ブロックとは別の物理ブロックに対応して前記書き込み時刻管理テーブルに保持された最終書き込み時刻より所定時間以上経過していた場合は、前記メモリコントローラは前記別の物理ブロック内の有効データを読み出して前記削除対象データ領域へ書き込み、前記別の物理ブロック内の前記有効データを無効化することを特徴とするメモリシステムの制御方法。前記書き込み時刻管理テーブルは前記最終書き込み時刻として、前記論物変換テーブルにて対応する論理アドレスを有する物理ブロック毎に当該物理ブロックにデータが最後に書き込まれた物理ブロック最終書き込み時刻を保持し、前記通知時刻が、前記別の物理ブロックの前記物理ブロック最終書き込み時刻より所定時間以上経過していた場合に、前記メモリコントローラは前記別の物理ブロック内の前記有効データを読み出して前記削除対象データ領域へ書き込み、前記別の物理ブロック内の前記有効データを無効化することを特徴とする請求項13に記載のメモリシステムの制御方法。前記書き込み時刻管理テーブルは前記最終書き込み時刻として、前記論物変換テーブルにて対応する論理アドレスを有する物理アドレス毎に当該物理アドレスにデータが最後に書き込まれた物理アドレス最終書き込み時刻を保持し、前記通知時刻が、前記別の物理ブロック内の位置を指定する特定物理アドレスの前記物理アドレス最終書き込み時刻より所定時間以上経過していた場合に、前記メモリコントローラは前記特定物理アドレスの前記有効データを読み出して前記削除対象データ領域へ書き込み、前記特定物理アドレスの前記有効データを無効化することを特徴とする請求項13に記載のメモリシステムの制御方法。より古い前記最終書き込み時刻に対応する前記有効データから優先して読み出して前記削除対象データ領域へ書き込むことを特徴とする請求項13、14または15に記載のメモリシステムの制御方法。前記有効データの読み出しおよび前記削除対象データ領域へ書き込みは、キャッシュメモリが前記削除対象物理ブロックの全データを読み出し、前記キャッシュメモリが前記有効データを読み出し、読み出された前記削除対象物理ブロックの全データの中の前記削除対象データ領域の削除対象データに、読み出された前記有効データを前記キャッシュメモリ上にて上書きし、前記削除対象物理ブロックの全データの読み出し後に、前記削除対象物理ブロックをデータ消去し、前記キャッシュメモリ上にて上書きされたデータを、データ消去された前記削除対象物理ブロックへ書き込むことを含むことを特徴とする請求項11乃至16のいずれか1項に記載のメモリシステムの制御方法。前記削除対象物理ブロックが全て削除対象である場合は、前記有効データの読み出しおよび前記削除対象データ領域へ書き込みは、キャッシュメモリが前記有効データを読み出し、前記削除対象物理ブロックをデータ消去し、読み出された前記有効データを、データ消去された前記削除対象物理ブロックへ書き込むことを含むことを特徴とする請求項11乃至16のいずれか1項に記載のメモリシステムの制御方法。前記有効データの読み出しおよび前記削除対象データ領域へ書き込みは、読み出された前記有効データに対して誤り訂正を実行し、前記誤り訂正後のデータを前記削除対象データ領域へ書き込むことを特徴とする請求項11乃至18のいずれか1項に記載のメモリシステムの制御方法。前記削除対象物理ブロック内における前記削除対象データ領域のデータ量が所定の値未満の場合は、前記有効データの読み出しおよび前記削除対象データ領域へ書き込みと前記有効データの無効化を実行しないことを特徴とする請求項11乃至19のいずれか1項に記載のメモリシステムの制御方法。前記ホストが最後に前記メモリシステムにアクセスした時から所定の時間以内に、前記ホストが削除対象となる論理アドレスを通知した場合は、前記有効データの読み出しおよび前記削除対象データ領域へ書き込みと前記有効データの無効化を実行しないことを特徴とする請求項11乃至19のいずれか1項に記載のメモリシステムの制御方法。本発明の実施形態は、信頼性を向上したメモリシステムを提供することを目的とする。本発明の実施形態のメモリシステムは、データ消去の単位である物理ブロックを複数個有する不揮発性メモリと、キャッシュメモリと、ホストが指定する論理アドレスと前記不揮発性メモリ上のデータの位置を指定する物理アドレスとの対応を示す論物変換テーブルと、前記論物変換テーブルにて対応する論理アドレスを有する物理ブロック毎のデータ消去回数を保持する消去回数管理テーブルを備える。メモリシステムは、前記ホストが削除対象となる論理アドレスを通知した場合に、前記論物変換テーブルにおいて当該論理アドレスに対応する物理アドレスが指定する削除対象データ領域を含む削除対象物理ブロックのデータ消去回数を取得し、当該データ消去回数の所定の割合以下のデータ消去回数を有する少消去物理ブロックが前記消去回数管理テーブルに存在する場合には、前記少消去物理ブロック内の有効データの前記キャッシュメモリへの読み出しおよび前記削除対象データ領域への書き込みを実行し、前記少消去物理ブロック内の前記有効データを無効化するメモリコントローラを備える。以下に添付図面を参照して、実施形態にかかるメモリシステム、およびメモリシステムの制御方法を詳細に説明する。なお、これらの実施形態により本発明が限定されるものではない。第1の実施形態図1は、第1の実施形態のメモリシステム1の構成を示すブロック図である。メモリシステム1はたとえばSSDである。図示するように、メモリシステム1は、パーソナルコンピュータなどのホストHost7と接続され、ホスト7の外部記憶装置として機能する。ここでは、ホスト7とメモリシステム1との間は、一例として、ATAAdvancedTechnologyAttachment規格に準拠した通信インターフェースで接続されているものとする。メモリシステム1がホスト7から受信する書き込み/読み出し要求および後述のデータ削除通知は、LBALogicalBlockAddressingで定義されたアクセス対象の先頭アドレスとアクセス対象の領域の範囲を示すセクタサイズとが含まれている。メモリシステム1は、不揮発性半導体メモリとしてのNAND型フラッシュメモリ以下、NANDフラッシュメモリと略す2と、揮発性半導体メモリとしてのDRAMまたはSRAMなどからなるキャッシュメモリ3と、ホスト7とNANDフラッシュメモリ2との間でキャッシュメモリ3を介してデータ転送制御を行うとともにメモリシステム1内の各構成要素を制御するメモリシステムコントローラ6と、ホスト7との間の通信インターフェースの制御を実行するホストインターフェースコントローラであるインターフェース5とを備えて構成されている。なお、キャッシュメモリ3はNANDフラッシュメモリ2内のキャッシュ領域であっても構わない。また、キャッシュメモリ3はFeRAM、MRAMなどの不揮発性半導体メモリであっても構わない。OSでデータ削除が行われた場合に、ホスト7がメモリシステム1に発行するデータ削除通知とは、たとえば、INCITSATA8-ACSで採用されたDataSetManagementCommandである。これは、OS上でデータが削除された場合、削除されたデータの存在する論理アドレス領域をメモリシステムに通知することにより、以後メモリシステム上でもその領域を空き領域として扱うことができる方式である。ホスト7から発行されたデータ削除通知を処理するトリムコマンドを実行する場合には、メモリシステム1は、メモリシステムコントローラ6が制御するデータ管理領域にアクセスして該当領域を無効化する処理を行う。無効化処理では、メモリシステムの管理情報を書き換えて該当領域が無効であることにすれば良く、該当領域のデータそのものは、実際には消しても消さなくてもよい。NANDフラッシュメモリ2内部における書き換え回数分布の極端な偏りの発生により特定の領域が摩耗して動作不能になることを防ぐため、ホスト7からの書き込み要求時には、書き換え回数が少ない領域に優先して書き込みを行い、書き換え回数分布を平滑化するスタティックウェアレベリングという書き込み方式が存在する。削除通知処理を行うことで、メモリシステム上に空き領域を確保でき、スタティックウェアレベリングを行う対象領域の選択肢が増加するため、削除通知方式により信頼性が向上することがある。ただし、ディスク空き領域が少ない場合や空き領域それぞれの書き換え回数分布のばらつきがあまり存在しない場合には、スタティックウェアレベリングの効果は限定的である。一方、頻繁に書き込みが行われる第1の領域と、あまり書き込みが行われない第2の領域に関して、第1の領域のデータを第2の領域にコピーし、第2の領域のデータを第1の領域にコピーすることで、書き換え回数の領域毎のばらつきを平滑化して信頼性を向上させるダイナミックウェアレベリングという手法もある。ダイナミックウェアレベリングはスタティックウェアレベリングと異なり、その効果は空き領域の量に依存しない。しかし、領域書き換えが余分に発生することにより、かえってメモリシステムの寿命を縮めてしまうこともある。また、動作中にダイナミックウェアレベリングが発生することでシステムのパフォーマンスを低下させる場合がある。本実施形態では、メモリシステム1がホスト7からのデータ削除通知トリム要求を受信した際に、削除通知対象領域に比べて相対的に書き込み頻度の低い領域の有効データを削除通知対象領域にコピーし、当該書き込み頻度の低い領域のデータを無効化する。データが無効化された領域はフリーブロックになる可能性が高くなるので、これにより領域ごとの書き込みばらつきを平滑化することができる。即ち、スタティックウェアレベリングをさらに効果的に実行することが可能となる。本実施形態のメモリシステムの制御方法の概念の概略を論理アドレス空間と対応する物理アドレス空間にわけて説明した図が図2である。ホスト7から、論理アドレス空間上の削除通知対象領域領域αに関する削除通知を受信すると、削除通知はインターフェース5を介してメモリシステムコントローラ6に通知される。削除通知されたメモリシステムコントローラ6はキャッシュメモリ3上の管理テーブル論物変換テーブルおよび消去回数管理テーブルを含むを参照し、領域αに対応する物理アドレスが示すNANDフラッシュメモリ2上の物理領域Aを特定すると共に、領域Aに含まれる各小領域の過去にわたる消去書き換え回数を取得する。論物変換テーブル論理アドレス物理アドレス変換テーブルはホスト7が指定する論理アドレスとNANDフラッシュメモリ2上のデータの位置を指定する物理アドレスとの対応を示すテーブルであり、消去回数管理テーブルは論物変換テーブルにおいて対応する論理アドレスを有する物理ブロック毎のデータ消去回数を保持するテーブルである。また、消去回数管理テーブルとして対応する論理アドレスの有無にかかわらずNANDフラッシュメモリ2上の物理ブロック毎のデータ消去回数を保持するテーブルであってもかまわない。メモリシステムコントローラ6は領域A以外のNANDフラッシュメモリ2上の領域であってかつ有効なデータを保持するNANDフラッシュメモリ2上の領域の消去回数を取得する。領域Aの消去回数に比べて消去回数が所定の割合よりも少ない領域Bが存在し、かつ領域Bの合計のデータサイズが領域A以下である場合は領域Bの物理アドレスを取得し、領域Bの有効なデータをキャッシュメモリ3に読み出す図2ステップ1。上記所定の割合はシステム設計時に予め設定するなどしてもよい。領域Bのデータサイズが領域Aよりも大きい場合は、領域Aよりもデータサイズが小さくなるよう消去回数の少ない順に選択して領域Bとする。図示したように領域BはNANDフラッシュメモリ2上に分散して存在していてもかまわない。そして、領域Bから読み出した有効なデータを領域Aに書き込む図2ステップ2。領域Bのデータのコピーで埋まらない領域Aの部分がある場合は、管理テーブルを書き換えてその部分領域を追記可能な未書き込み領域とする。そして、メモリシステム1は領域Bを無効化処理する図2ステップ3。以上の動作を通じて、削除通知対象領域である領域Aのかわりに書き換え回数が少ない領域Bを解放することで、次の書き込み以降に領域Bがスタティックウェアレベリングの対象になり、メモリシステム全体の書き換え回数分布が平滑化し、メモリシステム1の信頼性が向上する。上記した本実施形態にかかるメモリシステム1の制御方法について、図3に示したフローチャート、および図4、図5の概念図を用いてさらに詳細に以下で説明する。図4及び図5は、本実施形態のメモリシステムの制御方法の概念を論理アドレス空間と対応する物理アドレス空間にわけてより詳細に説明した図である。これによりホスト7から削除通知を受信した際に、メモリシステム1の各領域の消去回数分布を平滑化することが可能となる。ホスト7から、削除通知対象である論理アドレス領域αに関する削除通知を受信すると≦が成立している。メモリシステムコントローラ6は、選択した領域Bの物理アドレス情報を取得するのリードモディファイまでを実行する≦が成立している。メモリシステムコントローラ6は、選択した領域Bの物理アドレス情報を取得するのリードモディファイまでを実行するステップS207。その後ステップS210に進む。図5の場合ステップS205:Yesは、ステップS204において判定された領域物理ブロックXとは別の物理ブロック、或いは上記特定物理アドレスが示す領域に含まれる有効なデータであって、合計サイズが物理ブロックX1ブロックのサイズ以下となる領域領域Bを選択して、領域Bの物理アドレスを取得するステップS208。メモリシステムコントローラ6は、領域Bの全データデータbをキャッシュメモリ3上に読み出すステップS209。その後ステップS210に進む。ステップS210では、物理ブロックXの全データを消去する。その後、ステップS206、S207を経由してきた場合は、データcおよびデータbをマージしたキャッシュメモリ3上のデータを物理ブロックXに書き込んで書き戻して、リードモディファイライトを完了するステップS211図4ステップ2。ステップS208、S209を経由してきた場合は、キャッシュメモリ3上のデータbを物理ブロックXに書き込むステップS211図5ステップ2。書き戻した書き込んだデータの全サイズは必ずしも物理ブロックXのサイズと等しいとは限らず、物理ブロックXのサイズ未満となる場合があるが、その場合は、残りの領域は未書き込み領域Zとして扱ってよい。未書き込み領域Zはその後にデータを追記することが可能である。そして、物理ブロックXに書き込んだデータの論理アドレスを物理ブロックXの該当する物理アドレスに関連付けるように、図6あるいは図13の論物変換テーブルを書き換えるステップS212。具体的には、ステップS206、S207を経由してきた場合は、データbおよびデータcの論理アドレスを物理ブロックXの物理アドレスに関連付ける。ステップS208、S209を経由してきた場合は、データbの論理アドレスを物理ブロックXの物理アドレスに関連付ける。そして、図12または図13の書き込み時刻管理テーブルにおいて、ステップS211で物理ブロックXに書き込んだデータの該当する物理ブロックあるいは物理アドレスに対応する最終書き込み時刻を更新するステップS213。以上の動作を通じて、データbは領域Bの物理アドレスではなく、物理ブロックX内の物理アドレスに関連付けられていることになり、領域Bの物理アドレスは論理アドレスから参照できない解放状態となる図4ステップ3、または図5ステップ3。すなわち、領域Bの全データは無効となる。領域Bの解放後、メモリシステムコントローラ6は、領域Bを含む物理ブロックを指定する物理アドレスが論物変換テーブル図6に含まれているかどうかを判定し、当該物理ブロックを指定する物理アドレスが全く含まれていない場合は、NAND物理ブロック内の全てのデータが無効である物理ブロックが新たに発生したことになるため、これをフリーブロックとして管理テーブルがさらに備えるフリーブロック管理テーブル図8に登録しステップS214、これ以降新たにホスト7から書き込み命令を受信した場合は、このブロックを書き込み対象として選んでよい。以上の動作を通じて、書き込み後経過時間が極端に長いデータを削除通知対象領域にコピーすることで、そのデータの書き込み後経過時間はゼロにリセットされる。ホスト7から削除通知を受信するたびに、古いデータから順に更新されていくので、データリテンションが改善され、メモリシステム1のデータの信頼性が向上する。OSがメモリシステム1に対してデータ削除通知をするファイル削除が行われる場合とは、たとえばWindows登録商標ではごみ箱を空にする場合であり、ユーザーがそのような処理を行う場合は、メモリシステム1へのアクセスがビジーでない場合がほとんどである。よって、本実施形態では、多くの場合、アクセスが少ない時にコピーが発生することになり、メモリシステム1の負荷を分散させ、メモリシステム1の性能を低下させない。メモリシステム1へのアクセスが頻繁に発生する状況下において削除通知を受信した場合は、上記した領域Bのデータの物理ブロックXへのデータコピー動作を必ずしも実行しなくてもよい。たとえば、ホスト7から削除通知を受信したタイミングが、それ以前で最後にホスト7がメモリシステム1にアクセスしてから一定時間以上が経過していた場合にのみ上記説明した動作を行うようにしてもよい。第3の実施形態図14および図15は、第3の実施形態のメモリシステム1の構成を示すブロック図である。図14は、第1の実施形態のメモリシステム1の構成を示すブロック図である図1に誤り訂正符号ECC:ErrorCorrectingCodeを用いてデータの符号化処理および記憶されたデータの復号化処理を行うための誤り訂正回路4が追加されている。図15は、第2の実施形態のメモリシステム1の構成を示すブロック図である図9に誤り訂正回路4が追加されている。本実施形態のメモリシステムの制御方法の概念の概略を論理アドレス空間と対応する物理アドレス空間にわけて説明した図が図16である。本実施形態においては、第1および第2の実施形態において、削除通知の際にコピーするデータを、誤り訂正回路4を用いて誤り訂正する。コピー元となる領域Bの選定方法など、以下に説明する誤り訂正回路4を用いた処理以外の手順は第1および第2の実施形態で説明した方法と同じである。領域Bの選定図3のステップS106、S108、図11のS206、S208後のキャッシュメモリ3への読み出し図3のステップS107、S109、図11のS207、S209においては、該当するデータをNANDフラッシュメモリ2から一旦誤り訂正回路4に入力後、復号化処理にて誤りを訂正して図16ステップ1からキャッシュメモリ3へ読み出す。誤り訂正を実行するために、あらかじめユーザーデータには符号化による冗長性が含まれている必要がある。キャッシュメモリ3からの書き込み図3のステップS111、図11のS211においては、キャッシュメモリ3のデータを誤り訂正回路4にて再び符号化したデータを、削除通知対象論理アドレス領域領域αに対応するNANDフラッシュメモリ2上の領域Aに書き込む図16ステップ2。領域Bのデータのコピーで埋まらない領域Aの部分がある場合は、データ管理テーブルを書き換えてその部分領域を追懐可能な未書き込み領域とする。メモリシステム1はコピー元である領域Bの全データを無効化処理する図16ステップ3。また、上記説明した実施形態1乃至3においては、図2、図4、図5、図10および図16に示したように、削除通知対象の論理アドレス領域にはホスト7にとって既に有効なデータが存在しないが、対応するメモリシステム1の物理アドレス上にはメモリシステム1からみて有効なデータが存在すると想定して説明した。しかし、メモリシステム1からみても有効なデータが存在するとは認識していない論理アドレスLBAが削除通知対象領域となることも有りうる。即ち、同じくホスト7にとってはデータが無い領域へのトリム要求が行われるのであるが、例えば、ホスト7が一度もデータを書き込んだことが無い論理アドレス、または既に解放されている論理アドレスに対するトリム要求が行われるケースである。この場合、メモリシステム1の内部では、当該論理アドレスLBAに対応する物理アドレス物理ブロックが存在しない。このような論理アドレスLBAは論物変換テーブルに記載が有る場合もあれば無い場合もある。論物変換テーブルに記載がある場合は、対応する物理アドレスの欄は例えばブランクになっていて物理アドレスとの対応は無い。このようなデータ削除通知が、ホスト7からメモリシステム1に対してなされた場合は、メモリシステム1は即座にホスト7に対して処理終了の通知をする、あるいはエラーメッセージ等の応答をするようにすればよい。この場合メモリシステム1は、データ削除通知に対して何も行わないことになる。本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。