適応型の送信機を有する自動同期光OFDM伝送システムであって、前記送信機は、a固定数のビットを出力するバッファと、bシリアル-パラレル変換器と、cバス幅変換器を各々が有する、フィードバック情報制御式の一連のパラレル適応型変調器と、d周波数時間領域変換の操作を実行するよう設計されており、各々のシンボルの前に前記シンボルの終端部分のコピーであるプレフィクスを挿入し、パラレルな前記シンボルを長デジタルシーケンスにシリアル化する、フィールドプログラマブルゲートアレイFPGA又はASICと、eデジタル-アナログ変換器と、f電気-光変換器と、を有し、前記パラレル適応型変調器が前記シリアル-パラレル変換器の後段に配されること、を特徴とする自動同期光OFDM伝送システム。利用可能なチャネルスペクトル特性を適応的に活用することで高速リアルタイムの光OFDM送信機の性能を最大化する性能最大化方法であって、a可変ビットレートを有する入力データシーケンスをバッファに供給するステップと、b1つのOFDMシンボル期間について固定のビット数又はシーケンス長Mを構成するように、値が0の多数のビットをバッファに埋めるステップであって、MはN×Wに等しく、Nはデータ情報を搬送するサブキャリアの総数であり、Wは最も高い信号変調フォーマットレベルを用いる適応型変調器のビット幅であり、バッファ処理動作は特定のチャネルを介しての送信機と受信機との間のネゴシエーションによって生成される信号で制御される、というステップと、c前記0を埋めたデータに対してシリアル-パラレル変換を適用するステップと、dN個のパラレルな適応型変調器にパラレルなビットストリームを送るステップであって、各変調器に幅Wのパラレルなビットが割り当てられる、というステップと、eバス幅変換器を用いて各変調器に割り当てられた前記パラレルなビットを抽出するステップであって、当該ビットはユーザデータを運び、前記バス幅変換器の動作は特定のチャネルを介しての前記送信機と前記受信機との間のネゴシエーションで生成される信号で制御される、というステップと、f変換論理関数アルゴリズムに基づくフィールドプログラマブルゲートアレイFPGAを用い、周波数時間領域変換を前記サブキャリアに適用して、パラレルなOFDMシンボルを生成するステップと、gステップfの各シンボルの前に当該シンボルの終端部分のコピーであるサイクリックプレフィクスCPを挿入するステップと、hパラレル-シリアル変換器を用いてこれらシンボルをシリアル化することで、長デジタルシーケンスを生成するステップと、iデジタル-アナログ変換器を適用して前記デジタルシーケンスをアナログ波形に変換するステップと、j電気-光変換器E/Oを適用して光波形を生成するステップと、k前記光信号を、単一モードファイバSMF、マルチモードファイバMMF、又はポリマー光ファイバPOFのリンクにカップリングするステップと、を有することを特徴とする性能最大化方法。前記周波数時間領域変換が逆高速フーリエ変換であること、を特徴とする請求項2に記載の性能最大化方法。適当な電気的パワーが、チャネルのシステム周波数レスポンスに従って、全ての符号化サブキャリアに適応的に割り当てられること、を特徴とする請求項2又は3に記載の性能最大化方法。適応型の受信機を有する自動同期光OFDM伝送システムであって、前記受信機は、a光-電気変換器と、bアナログ-デジタル変換器と、c同期、サイクリックプレフィクスの除去、時間周波数領域変換、チャネル等化、シリアル-パラレル変換の動作を実行するように設計されたFPGA又はASICと、d送信機において用いられるものと類似の信号によって各々が制御されるバス幅変換器を有する、一連のパラレルな適応型復調器と、eパラレル-シリアル変換器と、f前記送信機において用いられるものと類似の信号によって制御されるバッファと、を有し、前記適応型復調器が前記シリアル-パラレル変換器の後段に配されること、を特徴とする自動同期光OFDM伝送システム。請求項2乃至4のいずれか一項に記載の性能最大化方法を用いて伝送された信号を受信する信号受信方法であって、a前記送信されたOOFDM信号を光-電気変換器O/Eで検波するステップと、bアナログ-デジタル変換器を適用して前記アナログ波形をデジタルシーケンスに変換するステップと、cシリアル-パラレル変換を適用して前記長シリアルシーケンスをパラレルデータに変換するステップと、d同期処理のステップと、e前記サイクリックプレフィクスを除去するステップと、f直接時間周波数領域変換を適用するステップと、gチャネル等化処理のステップと、h前記複素サブキャリアのパラレル復調のステップと、iバス幅変換器を用いて、値が0であるビットが埋められた、幅がWのビット出力を形成するステップと、jP/S変換器を適用するステップと、k前記フィードバック制御される受信機バッファを用いて、前記S/P変換器の出力から値が0である余分なビットを除去するステップと、を有することを特徴とする信号受信方法。前記同期処理は、シンボルレートでの減算及びガウス窓処理によって実行されること、を特徴とする請求項6に記載の信号受信方法。請求項1に記載の前記送信機と請求項5に記載の前記受信機とを有するトランシーバ。利用可能なチャネル特徴の適応的活用によって、高速リアルタイム光OFDMの性能を最大化すると共に性能ロバスト性を向上させることを目的とした、請求項8に記載のトランシーバの使用法。本発明は、高速リアルタイムOOFDMトランシーバの性能を最大化することを目的とする。本発明はまた、高速リアルタイムOOFDMトランシーバの性能ロバスト性を向上させることを目的とする。本発明はまた、利用可能なチャネルスペクトル特性を充分に活用することを目的とする。それ以外に、本発明は、適応型のビット及び/又はパワーローディングを、費用効率の良い形で、高速リアルタイムOOFDMトランシーバにおいて実現することを目的とする。更に、本発明は、不完全なシステム及び要素に対する適応性を向上させることを目的とする。そこで、本発明は、適応型の送信機を有する自動同期光OFDM伝送システムであって、前記送信機は、a固定数のビットを出力するバッファと、bシリアル-パラレル変換器と、cバス幅変換器を各々が有する、フィードバック情報制御式の一連のパラレル適応型変調器と、d周波数時間領域変換の操作を実行するよう設計されており、各々のシンボルの前に前記シンボルの終端部分のコピーであるプレフィクスを挿入し、パラレルな前記シンボルを長デジタルシーケンスにシリアル化する、フィールドプログラマブルゲートアレイFPGA又はASICと、eデジタル-アナログ変換器と、f電気-光変換器と、を有し、前記パラレル適応型変調器が前記シリアル-パラレル変換器の後段に配されること、を特徴とする自動同期光OFDM伝送システムを提供する。本発明によれば、上述の目的は独立請求項に記載されている。好適な実施の形態は、従属請求項に記載されている。本発明が開示するのは、送信機と受信機とを有するリアルタイム光OFDMシステムのトランシーバである。前記送信機は、a固定数のビットを出力するバッファと、bシリアル-パラレル変換器と、cバス幅変換器を各々が有する、フィードバック情報制御式の一連のパラレル適応型変調器と、d周波数時間領域変換の操作を実行するよう設計されており、各々のシンボルの前に前記シンボルの終端部分のコピーであるプレフィクスを挿入し、パラレルな前記シンボルを長デジタルシーケンスにシリアル化する、フィールドプログラマブルゲートアレイFPGA又はASICと、eデジタル-アナログ変換器と、f電気-光変換器と、を有し、前記パラレル適応型変調器が前記シリアル-パラレル変換器の後段に配されること、を特徴とする。また、前記受信機は、a光-電気変換器と、bアナログ-デジタル変換器と、c同期、サイクリックプレフィクスの除去、時間周波数領域変換、チャネル等化、シリアル-パラレル変換の動作を実行するように設計されたFPGA又はASICと、d送信機において用いられるものと類似の信号によって各々が制御されるバス幅変換器を有する、一連のパラレルな適応型復調器と、eパラレル-シリアル変換器と、f前記送信機において用いられるものと類似の信号によって制御されるバッファと、を有し、前記適応型復調器が前記シリアル-パラレル変換器の後段に配されること、を特徴とする。本発明はまた、利用可能なチャネル特性を適応的に活用することで高速リアルタイムの光OFDM送信機の性能を最大化する性能最大化方法であって、a可変ビットレートを有する入力データシーケンスをバッファに供給するステップと、b1つのOFDMシンボル期間について固定のビット数又はシーケンス長Mを構成するように、値が0の多数のビットをバッファに埋めるステップであって、MはN×Wに等しく、Nはデータ情報を搬送するサブキャリアの総数であり、Wは最も高い信号変調フォーマットレベルを用いる変調器のビット幅であり、バッファ処理動作は特定のチャネルを介しての送信機と受信機との間のネゴシエーションによって生成される信号で制御される、というステップと、cバッファからの、前記0を埋めたビットストリームに対してシリアル-パラレル変換を適用するステップと、dN個のパラレルな適応型変調器にパラレルなビットストリームを送るステップであって、各変調器に幅Wのパラレルなビットが割り当てられる、というステップと、eバス幅変換器を用いて各変調器に割り当てられた前記パラレルなビットを抽出するステップであって、当該ビットはユーザデータを運び、前記バス幅変換器の動作は特定のチャネルを介しての前記送信機と前記受信機との間のネゴシエーションで生成される信号で制御される、というステップと、fフィールドプログラマブルゲートアレイFPGA又はASIC式の変換論理関数アルゴリズムを用い、周波数時間領域変換を前記サブキャリアに適用して、パラレルなOFDMシンボルを生成するステップと、gステップfの各シンボルの前に当該シンボルの終端部分のコピーであるサイクリックプレフィクスCPを挿入するステップと、hパラレル-シリアル変換器を用いてこれらシンボルをシリアル化することで、長デジタルシーケンスを生成するステップと、iデジタル-アナログ変換器を適用して前記デジタルシーケンスをアナログ波形に変換するステップと、j電気-光変換器E/Oを適用して光波形を生成するステップと、k前記光信号を、単一モードファイバSMF、マルチモードファイバMMF、又はポリマー光ファイバPOFのリンクにカップリングするステップと、を有することを特徴とする性能最大化方法。を開示する。OFDMはマルチキャリア変調技術である。この技術では、単一の高速データストリームが多数の低速データストリームに分割され、その後、これら低速データストリームは別々に、調和関係にあるパラレルなサブキャリアに変調される。当該サブキャリアは等間隔周波数に置かれる。それらのオーバーラップするスペクトルは、離散サブキャリア周波数では干渉しないため、結果として高いスペクトル効率が得られる。送信機では、周波数領域サブキャリアが時間領域シンボルに変換され、受信機では、時間領域シンボルが周波数領域サブキャリアに変換される。送信機、受信機のそれぞれにおいて用いられる変換は、同じ性質のものでなくてはならず、正逆高速フーリエ逆変換inverseanddirectFFTが好ましい。変換は、離散コサイン変換とすることも可能である。信号変調フォーマットは、本分野で一般的に用いられるものであって、例えば、非特許文献1に記載されている。信号変調フォーマットは、差動バイナリ位相シフトキーイングDBPSK:DifferentialBinaryPhaseShiftKeying、差動四相位相シフトキーイングDQPSK:DifferentialQuadraturePhaseShiftKeying、2p二次振幅変調QAM:QuadraticAmplitudeModulationpは3から8の範囲であって、4から6の間が好ましいから変化する。こうして情報が圧縮されることで、帯域幅を小さくすることができる。シリアル-パラレル変換器は0を埋めたデータストリームを切り詰め、エンコーダはパラレルストリームを、等間隔かつ密間隔の狭帯域データ、サブキャリア、の多数のセットに符号化する。ここで、各セットには同数のサブキャリア2Nが含まれる。Nは2pに等しく、pは3以上で8以下の整数で、7とするのが好ましい。各々のパラレルデータにおいて、情報量はクロックビートclockbeatに正比例している。その範囲は50~256MHzである。適応型変調器は、変調、符号化、そして、他の信号及びプロトコルパラメータを、リンクの条件例えば、伝搬損失、干渉、感度、利用可能電力マージン、その他に適合させる目的で用いられる。リンク適応のプロセスは動的なプロセスである。よって、適応型変調では、送信機に存在するチャネル状態情報を利用することで、送信速度及び/又はビット誤り率を向上させる。離散フーリエ変換DFT又は高速フーリエ変換FFTは通常、時間周波数領域変換として用いられる。FFTを用いるのが好ましいのは、計算の複雑さが大幅に軽減されるからであるが、それでもなお、相当な計算が必要である。アナログ-デジタル変換器ADCは、連続的なアナログ信号を、入力信号の大きさに比例したデジタル値の流れに変換する電子装置である。大部分のADCは線形であり、それは、各々の出力値にマップする入力値の範囲が、出力値との間で線形関係を有することを意味する。デジタル化されている信号の確率密度関数が均一であれば、量子化ノイズに関する信号ノイズ比は理想的なものとなる。しかし、こうしたことは非常にまれであるため、信号に対しては、量子化に先だって累積分布関数CDF:CumulativeDistributionFunctionに通さなければならない。そうすることで、最も重要な部分を最も高い解像度で量子化することが可能となる。電気-光変換は、本技術分野では公知の、直接変調の分散型フィードバックDFB:DistributedFeedbackレーザ、SOA/RSOA、又はVCSELを用いて実行される。また、コヒーレント変調及び検波も用いられる。シンボルの前にコピーされるサイクリックプレフィクスの長さは、サイクリックプレフィクスの長さ/シンボルの全長の比率が5~40の範囲となるように決定される。本発明において用いる光ファイバは、単一モードファイバ、マルチモードファイバ、又はポリマー光ファイバから選択すればよい。適当な適応型変調器の選択は、最大化未処理rawビットレートに基づくフィードバックチャネルを通して受信機から受け取られるフィードバック情報Skを用いて制御される。リアルタイムOOFDMシステムでは、オンライン性能モニタリング及びライブシステムパラメータ最適化の効果が得られる。従って、適応型ローディングを、チャネル評価から得られるBER及び周波数レスポンスの計測結果に応じて、手動で実現することができる。本発明は、適応型ローディングによって未処理のビットレートCmaxを最大化することに焦点を置く:上記式において、bkは1つのOOFDMシンボルにおけるk番目のサブキャリアにロードされるビットの数であり、Tsはサイクリックプレフィクスを除くシンボル期間である。そして、正味のnetビットレートは未処理ビットレートに比例している。受信機における信号の検波には逆経路inversepathが用いられ、それは以下のステップから成る:a送信されたOOFDM信号を光-電気変換器O/Eで検波するステップと;bアナログ-デジタル変換器を適用してアナログ波形をデジタルシーケンスに変換するステップと;cシリアル-パラレル変換器を用いて長シリアルシーケンスをパラレルデータに変換するステップと;d同期ステップと;eサイクリックプレフィクスを除去するステップと;f直接的時間周波数領域変換を適用するステップと;gチャネル等化ステップと;h複素サブキャリアのパラレル復調ステップと;iバス幅変換器を用いて、0ビットが埋められた幅Wのビット出力を形成するステップと;jP/S変換器を適用するステップと;kフィードバック制御受信機バッファを用いてS/P変換器の出力から余分な0ビットを除去するステップ。図2は、本発明において用いられる送信機/受信機システムを示す。図3は適応型の変調器及び復調器の詳細を示している。ステップdにおける同期の実行に用いられる方法は、非特許文献8に記載されている。同期技術には、シンボルレートでの減算及びガウス窓処理GaussianWindowingが用いられる。当該技術は、同時係属中の特許出願PCT/EP2010/066471号にも記載されている。ステップgのチャネル等化は、高度パイロットサブキャリアアシストチャネル評価advancedpilotsubcarrierassistedchannelestimationに基づき、非特許文献9に記載された方法による。本発明以前に発表された研究と比較すると、高速リアルタイムOOFDMトランシーバの分野に関連する点として、本発明では、送信機内の適応型変調器と受信機内の適応型復調器とが、物理的に位置を変えられて、シリアル-パラレルS/P部とパラレル-シリアルP/S部との間に置かれている。よって、両部は、比較的低速でのパラレル信号処理を利用する。本発明によれば、典型的なOOFDMトランシーバアーキテクチャ設計に関する2つの重大な課題が解決される。その2つの課題とは以下のものである。1異なるアプリケーションシナリオに対して、対応するデータ入出力インタフェースが変化すること。サブキャリアに対しては特定の信号変調フォーマットを用いる変調器が選択されるが、アプリケーションが異なれば選択される変調器も異なる。その結果として、インターフェースバス幅が変化する。2固定のバス幅を有する複素数シーケンスの変換とは対照的に、可変信号ビットレートを有する信号ビットシーケンスの変換では、トランシーバの設計に困難が生じる。S/P及びP/Sクロックを所定のOOFDMトランシーバ設計に合わせて調節できない場合でも、送信機内のS/Pと受信機内のP/Sとは、ビットレートの異なる入力データストリームを多数のパラレルデータストリームに変換して、その各々が異なるサブキャリア用の変調器又は復調器に割り当てられるようにできなければならない。これらの課題の解決は、図2に示すような、2つの新規な設計上の特徴によって実現される。これら特徴により、高速リアルタイムOOFDMトランシーバでPL、BL、BPLを実装することが可能となる。これら2つの重要な特徴とは以下のものである:1送信機内のパラレル適応型変調器又は受信機内の復調器は、多数の独立した変調器または復調器から成り、その各々が特定の信号変調フォーマットを用いる。バス幅変換器が、送信機においては各変調器の前に、受信機においては各復調器の後に配置されている。全ての異なるアプリケーションケースについてBL及びBPLの使用に関わりなく、変換器を用いて固定データ入出力インタフェースを生成する。2.0ビットを埋めたバッファを更に有することで、受信機内のS/Pへの入力のために、1つのOFDMシンボル期間において必要とされる数のビットを生成する。その一方で、受信機内での別のバッファを用いて、付加された余分の0ビットをP/Sの出力ビットシーケンスから除去する。本発明では、ビットローディングBL、パワーローディングPL、ビット及びパワーローディングBPLの3つの技術を用いて成果を上げることができる。BL技術の場合、各サブキャリアの変調フォーマットが各サブキャリアのBERに応じて反復的に変化させられる。一方、PL技術の場合、変化させられるのは変調パワーである。一般に、ノイズ/歪みが小さいサブキャリアでは、高変調フォーマット及び/又は低いパワーが用いられ、また、その逆も言える。BPL技術の場合、先ずPLを試みて、上記の2つの境界条件を満たすことを目指す。その後、全サブキャリアに関するBER分布、送信パワー分布、そして受信パワー分布に従って、サブキャリアの変調フォーマット及び/又はパワーが調節され、それによって、総チャネルBERを1×103未満に維持しながら、ビットレートを最大化する。サブキャリアは、以下の条件のうち1つの影響でドロップする可能性がある:すなわち、1BL技術の場合、変調フォーマットが最も低いサブキャリア、そして、PL技術の場合、パワーが最も高いサブキャリア、これらサブキャリアが両方とも、限度を超えたエラーの被害を受ける;2BPL技術の場合、変調フォーマットが最も低いサブキャリア及び最もパワーの高いサブキャリアが、限度を超えたエラーの被害を受ける。実施例図4は、PL、BL、BPLを用いた、本発明によるリアルタイムOOFDMトランシーバの詳細を示す図である。リアルタイムOOFDMトランシーバの全体的なアーキテクチャは、従来技術におけるものと類似のトランシーバパラメータから成る。こうした従来技術は、例えば、非特許文献4、非特許文献8、非特許文献10に記載されている。これは更に、本発明の新規な特徴を有する。MetroCorSMFに注入される光パワーは7dBmで固定されていた。各サブキャリアが取る信号変調フォーマットは、オンラインで、16QAM、32QAM、64QAM、128QAMのうちから選択された。送信機及び受信機における各サブキャリアのビット及び/又はパワーローディングの実行時の選択及びモニタリングは、PCへのJTAG接続を介して、FPGAの組み込みロジックアナライザ及びメモリエディタによって実行された。図3に概略的に示してあるが、15のパラレル適応型QAM変調器/復調器を実装することで、データ情報を運ぶN=15のサブキャリアを処理した。内部パラレルデータが疑似乱数発生源として用いられ、受信機では、各OFDMシンボルについて、固定パイロットビットを含む105Μ=15×7ビットが、パラレル変調器への入力として、パラレルに生成された。テストビットパターンは、繰り返し生成された88500の異なるシンボルから成っていた。図3に示すように、パラレルな適応型変調器の各々に7ビットが割り当てられた後、各変調器の前で、バス幅変換器を用いて、各変調器に割り当てられた数だけビットが抽出された。オンライン制御の内蔵メモリから発せられた信号Skを用いて、k番目のサブキャリアでのデータ送信に適した変調器出力が選択された。15のパラレル変調器の先で、各変調器の出力信号にオンライン制御の利得係数を個別に乗じることで、パワーローディングPLを実現し、サブキャリア振幅を変化させた。受信機では、8ビットADC及びS/P変換器から出るパラレルなサンプルが、同期装置、高速フーリエ変換FFT、チャネル評価及び等化を経た後、15のパラレルな復調器に通された。複素サブキャリアが復調され、適切な復調器出力が選択された後、各復調器の先にあるバス幅変換器が用いられ、0ビットを埋めることで7ビット出力が構築された。上述したのと同じ信号Skによって復調器が選択され、更に、後続のBERアナライザでのエラーカウントに適したビットも信号Skによって選択された。上記のリアルタイムの適応型ローディング可能OOFDMシステムに基づいて、25kmのMetroCorSMFでの送信性能を最適化されるように、各サブキャリアのビット及び/又はパワーのローディングを調整した。結果を図5、6に示す。これら図はそれぞれ、4GS/秒のサンプリングレートで25kmのMetroCorSMFで送信した場合における、3つの技術BL、PL、BPLを用いた最適化後のパワー及びビットの分布を示している。3つの技術を用いて得られた、OOFDM信号に関する未処理ビットレートの最大値Cmaxを図7に示す。ここで、DAC/ADCのサンプリングレートは2GS/秒から4GS/秒の範囲である。BPLでは、4GS/秒のサンプリングレートにおいて、1175Gb/秒の最高送信性能が可能であったことが分かる。サンプリングレートの全範囲にわたって、BPLは常に最も高い性能を達成した。PLの達成した性能は、4GS/秒のサンプリングレート以外では最も低かった。当該4GS/秒のサンプリングレートでは、BLが達成した性能が最も低かった。こうした全体的傾向は、非特許文献4で報告されたシミュレーション結果と一致していた。送信性能は、4GS/秒のサンプリングレートでも調査した。その結果は図8に見られる。同図には、4GS/秒のサンプリングレートで送信処理を変化させて得られた複数のCmax曲線を示している。BPL及びPL技術の場合のCmaxは、ここでも、35kmまでの送信距離でBL技術を上回った。これが示すのは、BL技術の場合の性能低下が送信距離に依存しなかったこと、そして、より重要な点として、ファイバリンクにも依存しなかったことである。なぜなら、距離が0kmの光バックトゥーバックopticalbacktobackの場合でも性能が最も低かったからである。4GS/秒でのBLの性能低下は、採用されたDAC/ADCの当該サンプリングレートにおける不完全なサンプリングに起因していたとも考えられる。PL及びBPLのいずれと比較しても、BLは、不完全なサンプリングによって誘発される信号歪みに対してより敏感だからである。従って、信号帯域幅が広いほど、DACのアナログオンチップローパスフィルタリングに関連する高周波数ロールオフの悪影響も強く受けることになった。送信機では、増大したロールオフを、パワーローディングを用いて事前補償することはなく、そのため、受信されたBLのサブキャリアのパワーは、図7に示すように、周波数と共により急速に下がった。これにより、高周波数での信号ノイズ比SNRは明らかに上がった。加えて、低振幅サブキャリアはADC量子化ノイズの影響をより受けやすかった。図6から見て取れるように、これらの作用によって、高周波数においてサブキャリアにロード可能なビットの最大値は小さくなった。また、図7、8からは、PLと比較して、BPLのビットレートが平均で約7向上したことが見てとれる。留意しなければならない点として、図7、8における、送信性能の計測値は、BERを最小にするように受信光パワーを最小にした状態で得られたものであって、これは、全てのケースで、-52dBmよりも低いサンプルレートの各々について固定されていた。3つの技術を公正に比較するために、以下の2つの境界条件を満たすこととした:すなわち、全サブキャリアにわたる総信号パワーは、所定のサンプルレートにおいて一定の値を保つこと;そして、全サブキャリアにわたる総BERは103を下回る値とすること。