半導体構造を形成する方法であって、非導電性構造内に、導電性構造を露出させる開口を形成することであって、前記非導電性構造が上面を有すること、前記非導電性構造に接するように第1の導電性層を堆積することであって、前記第1の導電性層が、前記開口をライニングlineし、かつ前記導電性構造に接すること、前記第1の導電性層に接するように第2の導電性層を堆積すること、前記非導電性構造の前記上面を露出させるように、及び前記開口内にビアを形成するように、第2の導電性層及び前記第1の導電性層を取り除くことであって、前記ビアが上面を有すること、前記非導電性構造及び前記ビアに接するように第3の導電性層を堆積すること、前記第3の導電性層に接するように第4の導電性層を堆積すること、及び前記非導電性構造の前記上面を露出させるように、第4の導電性層及び前記第3の導電性層を取り除くこと、を含む、方法。請求項1に記載の方法であって、前記第4の導電性層及び前記第3の導電性層が取り除かれた後、前記ビアの上面の全てが実質的に平坦である、方法。請求項2に記載の方法であって、前記第4の導電性層及び前記第3の導電性層が取り除かれた後、前記非導電性構造の前記上面及び前記ビアの前記上面が実質的に共通の面にある、方法。請求項3に記載の方法であって、前記ビアがキャビティを有し、前記第3の導電性層が前記キャビティをライニングする、方法。請求項4に記載の方法であって、前記第4の導電性層が前記キャビティを充填する、方法。請求項3に記載の方法であって、前記第1の導電性層及び前記第3の導電性層が同じ導電性材料を含み、前記第2の導電性層及び前記第4の導電性層が同じ導電性材料を含む、方法。請求項3に記載の方法であって、前記第2の導電性層及び前記第1の導電性層が化学機械研磨により取り除かれ、前記第4の導電性層及び前記第3の導電性層が化学機械研磨により取り除かれる、方法。請求項3に記載の方法であって、前記第1の導電性層及び前記第3の導電性層がチタン/窒化チタンであり、前記第2の導電性層及び前記第4の導電性層がタングステンである、方法。半導体構造を形成する方法であって、非導電性構造内に、導電性構造を露出させる開口を形成することであって、前記導電性構造が上面を有すること、前記非導電性構造に接するように第1の導電性層を堆積することであって、前記第1の導電性層が、前記開口をライニングし、かつ前記導電性構造に接すること、前記第1の導電性層に接するように第2の導電性層を堆積すること、前記非導電性構造の前記上面を露出させるように、及び前記開口内にビアを形成するように、第2の導電性層及び前記第1の導電性層を取り除くこと、及び前記非導電性構造及び前記ビアに接するように第3の導電性層を堆積することであって、前記第1の導電性層及び前記第3の導電性層が同じ導電性材料を含むこと、を含む、方法。請求項9に記載の方法であって、前記第3の導電性層に接するように第4の導電性層を堆積することを更に含む、方法。請求項10に記載の方法であって、前記非導電性構造の前記上面を露出させるように、前記第4の導電性層及び前記第3の導電性層を取り除くことを更に含む、方法。請求項11に記載の方法であって、前記ビアがキャビティを有し、前記第3の導電性層が前記キャビティをライニングする、方法。請求項12に記載の方法であって、前記第4の導電性層が前記キャビティを充填する、方法。請求項11に記載の方法であって、前記第2の導電性層及び前記第4の導電性層が同じ導電性材料を含む、方法。請求項11に記載の方法であって、前記第2の導電性層及び前記第1の導電性層が化学機械研磨により取り除かれ、前記第4の導電性層及び前記第3の導電性層が化学機械研磨により取り除かれる、方法。請求項11に記載の方法であって、前記第1の導電性層及び前記第3の導電性層がチタン/窒化チタンであり、前記第2の導電性層及び前記第4の導電性層がタングステンである、方法。半導体構造であって、導電性構造、非導電性構造、及び上面を有するビア、を含み、前記ビアの前記上面の全てが実質的に平坦であり、前記ビアが、前記導電性構造及び前記非導電性構造に接する第1の導電性材料、前記第1の導電性材料に接し、かつ前記非導電性構造から間隔を空けて配置されている、第2の導電性材料、及び前記第2の導電性材料に接し、かつ前記第1の導電性材料から間隔を空けて配置されている、第3の導電性材料、を有する、半導体構造。請求項17に記載の半導体構造であって、前記ビアが、前記第3の導電性材料に接し、かつ前記第2の導電性材料から間隔を空けて配置されている第4の導電性材料を更に有する、半導体構造。請求項17に記載の半導体構造であって、前記第1の導電性材料及び前記第3の導電性材料が、実質的に同一であり、前記第2の導電性材料とは異なる、半導体構造。請求項17に記載の半導体構造であって、前記第1の導電性材料及び前記第3の導電性材料がチタン/窒化チタンであり、前記第2の導電性材料がタングステンである、半導体構造。図3A~図3Bは、本発明に従ってビアを形成する方法の一例を図示する断面図である。以下により詳細に説明するように、本発明は、ビアの上面全てが実質的に平坦であるように、及びビアの上面が非導電性構造の上面と実質的に同じ面にあるように、非導電性構造内の開口内にあり、下にある導電性構造との電気的接続をつくるように、ウエハ上にビアを形成する。本発明の方法は、ビア132を形成するための図1A~図1Dに示すものと同じ工程に従い、まず、図3Aに示すように、非導電性構造114及びビア132上にチタン/チタン窒化物層310をコンフォーマルに堆積することにより相違する。そのため、化学機械研磨がキャビティ134を形成するとき、チタン/チタン窒化物層310がキャビティ134をライニングする。これに続き、チタン/チタン窒化物層310上にタングステン層312がコンフォーマルに堆積される。そのため、化学機械研磨がキャビティ134を形成するとき、タングステン層312はキャビティ134を充填する。チタン/チタン窒化物層310及びタングステン層312は、化学気相成長、プラズマ気相成長、又は原子層堆積を用いることによるなど、従来の方式で堆積される。図3Bに示すように、タングステン層312が堆積された後、タングステン層312及びチタン/チタン窒化物層310が、従来の化学機械研磨を用いて取り除かれて、非導電性構造114の上面を露出させ、ビア132及びチタン/チタン窒化物層310及びタングステン層312の残りの部分を含むビア314を形成する。キャビティ134が非常に浅い幾つかの場合において、ビア314は、ビア132及びチタン/チタン窒化物層310の残りの部分のみを含む。本発明に従って、ビア314が、ビア314の全上面が実質的に平坦であり、非導電性構造114の上面と実質的に同じ面にある上面を有するように、形成される。実験結果は、ビア314がコアリングを有さず、ウエハにわたって約/-50Aまで平坦であることを示している。そのため、化学機械研磨が、シーム130を冒し、キャビティ134を備えたビア132を形成するとき、本発明は、キャビティ134をチタン/チタン窒化物層310及びタングステン層312で充填し、その後、過剰な材料を第2の化学機械研磨で取り除いてビア314を残す。一方、化学機械研磨がキャビティ134のないビア132を形成するとき、本発明は、チタン/チタン窒化物層310及びタングステン層312を堆積し、その後、ビア132に何ら損傷を与えることなくこれらの層を取り除く。そのため、本発明は、ビアの上面全体が常に実質的に平坦となるように形成されることを確実にする。本発明の利点の1つは、実質的に平坦な上面を備えたビアが、特に、カーボンナノチューブ用途に適していることである。例えば、ビアの実質的に平坦な上面により、スイッチ200などのカーボンナノチューブスイッチが、予測可能に及び確実に閉じることが可能となる。本発明は、従来技術の解決策と比べ多数の付加的な利点を有する。例えば、本発明は、めっき又はシリサイド形成に関連する時間及びコストを必要としない。更に、ビアの上面を覆う金属キャップの形成は、マスキング工程及びマスキング工程に関連するコストを必要とする。ダマシンプロセスでは、非導電性の材料が堆積されて、キャップのための開口を形成するよう、その後マスキング及びエッチングされる必要がある。これに続き、金属が堆積され、その後平坦化されてキャップを形成する。同様に、従来の金属プロセスでは、金属の層が堆積され、その後マスキング及びエッチングされてキャップを形成する。マスキング工程に関連するコストに加え、ビアの上面を覆う金属キャップの形成は、レイアウト依存でもある。これは、ひいては、異なるレイアウトを有する各ウエハが、必然的に付加的なマスキング工程に関連するコストも生じさせることを意味する。これに対し、本発明はレイアウト依存ではなく、あらゆるウエハに適用され得る。上述の説明は、本発明の例であり、本発明を実施するために本明細書に記載の本発明の種々の代替例を用い得ることを理解されたい。そのため、以下の請求項が本発明の範囲を規定すること、及びこれらの請求項の範囲内の構造及び方法及びそれら等価物がここに包含されることが意図されている。