"行列状に配列された複数の画素ユニットと、前記複数の画素ユニットの各列に接続される複数の第1の出力線と、前記複数の出力線の信号をそれぞれ保持するための複数の信号保持部と、前記複数の信号保持部の信号をそれぞれ第2の出力線に読み出すための複数の読み出しスイッチと、前記複数の読み出しスイッチを制御する水平走査回路とを有する撮像装置の駆動方法であって、前記複数の画素ユニットの各々は、光電変換により信号を生成する複数の光電変換部と、前記光電変換部からの信号を増幅して前記第1の出力線に出力する増幅部と、前記複数の光電変換部の信号をそれぞれ前記増幅部の入力ノードに転送するための複数の転送スイッチと、前記入力ノードに選択リセット電圧及び非選択リセット電圧を選択的に印加するためのリセットスイッチとを有し、前記複数の画素ユニットは、相互に異なる行に配列される第1の画素ユニット及び第2の画素ユニットを有し、前記第1の画素ユニットのリセットスイッチにより、前記第1の画素ユニットの増幅部の入力ノードに前記選択リセット電圧を印加する第1のステップと、前記第1のステップの後、前記第1の画素ユニットの前記複数の転送スイッチのうちの1個の転送スイッチにより、前記第1の画素ユニットの前記複数の光電変換部のうちの1個の光電変換部の信号を前記第1の画素ユニットの前記入力ノードに転送し、前記第1の画素ユニットの前記増幅部により、前記第1の画素ユニットからの信号を前記第1の出力線に出力する第2のステップと、前記第2のステップの後、前記第1の出力線の信号を前記信号保持部に保持する第3のステップと、前記第3のステップの後、前記水平走査回路により前記複数の読み出しスイッチを順次オンにすることで、前記信号保持部に保持された信号を前記第2の出力線に読み出す第4のステップと、前記第3のステップの後かつ前記第4のステップの読み出し終了以前に、前記第1の画素ユニットのリセットスイッチにより、前記第1の画素ユニットの前記入力ノードに前記非選択リセット電圧を印加し、前記第2の画素ユニットのリセットスイッチにより、前記第2の画素ユニットの増幅部の入力ノードに前記選択リセット電圧を印加する第5のステップと、前記第4のステップの後、前記第2の画素ユニットの前記複数の転送スイッチのうちの1個の転送スイッチにより、前記第2の画素ユニットの前記複数の光電変換部のうちの1個の光電変換部の信号を前記第2の画素ユニットの前記入力ノードに転送し、前記第2の画素ユニットの前記増幅部により、前記第2の画素ユニットの前記入力ノードの信号を増幅して前記第1の出力線に出力する第6のステップとを有することを特徴とする撮像装置の駆動方法。行列状に配列された複数の画素ユニットと、前記複数の画素ユニットの各列に接続される複数の第1の出力線と、前記複数の出力線の信号をそれぞれ保持するための複数の信号保持部と、前記複数の信号保持部の信号をそれぞれデジタル信号に変換する複数のアナログデジタル変換回路とを有する撮像装置の駆動方法であって、前記複数の画素ユニットの各々は、光電変換により信号を生成する複数の光電変換部と、前記光電変換部からの信号を増幅して前記第1の出力線に出力する増幅部と、前記複数の光電変換部の信号をそれぞれ前記増幅部の入力ノードに転送するための複数の転送スイッチと、前記入力ノードに選択リセット電圧及び非選択リセット電圧を選択的に印加するためのリセットスイッチとを有し、前記複数の画素ユニットは、相互に異なる行に配列される第1の画素ユニット及び第2の画素ユニットを有し、前記第1の画素ユニットのリセットスイッチにより、前記第1の画素ユニットの増幅部の入力ノードに前記選択リセット電圧を印加する第1のステップと、前記第1のステップの後、前記第1の画素ユニットの前記複数の転送スイッチのうちの1個の転送スイッチにより、前記第1の画素ユニットの前記複数の光電変換部のうちの1個の光電変換部の信号を前記第1の画素ユニットの前記入力ノードに転送し、前記第1の画素ユニットの前記増幅部により、前記第1の画素ユニットからの信号を前記第1の出力線に出力する第2のステップと、前記第2のステップの後、前記第1の出力線の信号を前記信号保持部に保持する第3のステップと、前記第3のステップの後、前記アナログデジタル変換回路によって、前記信号保持部に保持された信号をデジタル信号に変換する第4のステップと、前記第3のステップの後かつ前記第4のステップの変換終了以前に、前記第1の画素ユニットのリセットスイッチにより、前記第1の画素ユニットの前記入力ノードに前記非選択リセット電圧を印加し、前記第2の画素ユニットのリセットスイッチにより、前記第2の画素ユニットの増幅部の入力ノードに前記選択リセット電圧を印加する第5のステップと、前記第4のステップの後、前記第2の画素ユニットの前記複数の転送スイッチのうちの1個の転送スイッチにより、前記第2の画素ユニットの前記複数の光電変換部のうちの1個の光電変換部の信号を前記第2の画素ユニットの前記入力ノードに転送し、前記第2の画素ユニットの前記増幅部により、前記第2の画素ユニットからの信号を増幅して前記第1の出力線に出力する第6のステップとを有することを特徴とする撮像装置の駆動方法。前記第5のステップにおいて、前記第1の画素ユニットの前記入力ノードに前記非選択リセット電圧を印加すると同時に、前記第2の画素ユニットの前記入力ノードに前記選択リセット電圧を印加することを特徴とする請求項1又は2記載の撮像装置の駆動方法。さらに、前記第4のステップの後かつ前記第6のステップの前に、前記第2の画素ユニットのリセットスイッチにより、前記第2の画素ユニットの前記入力ノードに前記選択リセット電圧を印加する第7のステップを有することを特徴とする請求項1~3のいずれか1項に記載の撮像装置の駆動方法。前記第5のステップは、前記第3のステップの後かつ前記第4のステップの水平転送開始以前に行われることを特徴とする請求項1~4のいずれか1項に記載の撮像装置の駆動方法。前記増幅部はNチャネル型のMOSトランジスタで構成され、前記選択リセット電圧は、前記非選択リセット電圧より高い電圧であることを特徴とする請求項1~5のいずれか1項に記載の撮像装置の駆動方法。前記第1のステップから前記第3のステップまでの期間を第1の期間とすると、前記第5のステップは、前記第3のステップの後、かつ前記第7のステップの開始より前記第1の期間以上前に、行われることを特徴とする請求項4記載の撮像装置の駆動方法。行列状に配列された複数の画素ユニットと、前記複数の画素ユニットの各列に接続される複数の第1の出力線と、前記複数の出力線の信号をそれぞれ保持するための複数の信号保持部と、前記複数の信号保持部の信号をそれぞれ第2の出力線に読み出すための複数の読み出しスイッチと、前記複数の読み出しスイッチを制御する水平走査回路とを有し、前記複数の画素ユニットの各々は、光電変換により信号を生成する複数の光電変換部と、前記光電変換部からの信号を増幅して前記第1の出力線に出力する増幅部と、前記複数の光電変換部の信号をそれぞれ前記増幅部の入力ノードに転送するための複数の転送スイッチと、前記入力ノードに選択リセット電圧及び非選択リセット電圧を選択的に印加するためのリセットスイッチとを有し、前記複数の画素ユニットは、相互に異なる行に配列される第1の画素ユニット及び第2の画素ユニットを有し、前記第1の画素ユニットのリセットスイッチは、前記第1の画素ユニットの増幅部の入力ノードに前記選択リセット電圧を印加し、その後、前記第1の画素ユニットの前記複数の転送スイッチのうちの1個の転送スイッチは、前記第1の画素ユニットの前記複数の光電変換部のうちの1個の光電変換部の信号を前記第1の画素ユニットの前記入力ノードに転送し、前記第1の画素ユニットの増幅部は、前記第1の画素ユニットからの信号を増幅して前記出力線に出力し、前記出力線に出力された信号が、前記信号保持部に保持され、その後、前記水平走査回路は、前記複数の読み出しスイッチを順次オンにすることで、前記信号保持部に保持された前記第1の画素ユニットの光電変換部に基づく信号を前記第2の出力線に読み出し、前記第1の出力線の信号が前記信号保持部に保持された後かつ前記水平走査回路による読み出しの終了以前に、前記第1の画素ユニットのリセットスイッチは、前記第1の画素ユニットの前記入力ノードに前記非選択リセット電圧を印加し、前記第2の画素ユニットのリセットスイッチは、前記第2の画素ユニットの増幅部の入力ノードに前記選択リセット電圧を印加し、前記水平走査回路による読み出し動作が終了した後、前記第2の画素ユニットの前記複数の転送スイッチのうちの1個の転送スイッチは、前記第2の画素ユニットの前記複数の光電変換部のうちの1個の光電変換部の信号を前記第2の画素ユニットの前記入力ノードに転送し、前記第2の画素ユニットの前記増幅部は、前記第2の画素ユニットからの信号を増幅して前記第1の出力線に出力することを特徴とする撮像装置。本発明者らは、従来の撮像装置の駆動方法では、画素を選択したとき時にFDの電圧がすぐには安定せず、選択動作後の期間にFDの電圧が変動する場合があることを見出した。例えば、画素を選択するためにFDに所定の電圧が印加されると、カップリングによって画素部の基準電位ノードグランド電位ノードの電圧が変動しうる。所定の電圧が印加された後、FDはフローティングになる。そうすると、変動した基準電位ノードの電圧が元の電圧に戻る際に、カップリングによってFDの電位が変化することが考えられる。画素の選択時にFDの電圧の変化が大きい場合には、基準電位ノードの電圧の変動も大きくなる。この場合、FDの電圧が安定するのにも長い時間がかかる。画素の選択時にFDの電圧の変化が小さい場合には、基準電位ノードの電圧の変動も小さくなる。この場合、比較的短い時間でFDの電圧が安定する。したがって、画素によってFDの電位が安定するまでの時間が異なる。このようなFDの電圧の変動によって、例えば、ノイズサンプリングN読み期間と信号サンプリングS読み期間とで、基準となるFDの電圧に差が生じることが考えられる。このとき、FDを共有する複数の画素のうち、最初に信号が読み出される画素でこのFD電圧の差が大きくなりやすい。そうすると、この画素を含む行にだけ横縞状のノイズ行段差が発生するという課題が生じる。特にこの行段差は低照度の場合に顕著になる。また、同色の画素がFDを共有する場合に、行段差が画質に及ぼす影響が顕著になる。本発明の目的は、増幅部の入力ノードの電圧変動による影響を低減することにより、高品質な画像を得ることができる撮像装置及びその駆動方法を提供することである。本発明の第1の側面に係る撮像装置の駆動方法は、行列状に配列された複数の画素ユニットと、前記複数の画素ユニットの各列に接続される複数の第1の出力線と、前記複数の出力線の信号をそれぞれ保持するための複数の信号保持部と、前記複数の信号保持部の信号をそれぞれ第2の出力線に読み出すための複数の読み出しスイッチと、前記複数の読み出しスイッチを制御する水平走査回路とを有する撮像装置の駆動方法であって、前記複数の画素ユニットの各々は、光電変換により信号を生成する複数の光電変換部と、前記光電変換部からの信号を増幅して前記第1の出力線に出力する増幅部と、前記複数の光電変換部の信号をそれぞれ前記増幅部の入力ノードに転送するための複数の転送スイッチと、前記入力ノードに選択リセット電圧及び非選択リセット電圧を選択的に印加するためのリセットスイッチとを有し、前記複数の画素ユニットは、相互に異なる行に配列される第1の画素ユニット及び第2の画素ユニットを有し、前記第1の画素ユニットのリセットスイッチにより、前記第1の画素ユニットの増幅部の入力ノードに前記選択リセット電圧を印加する第1のステップと、前記第1のステップの後、前記第1の画素ユニットの前記複数の転送スイッチのうちの1個の転送スイッチにより、前記第1の画素ユニットの前記複数の光電変換部のうちの1個の光電変換部の信号を前記第1の画素ユニットの前記入力ノードに転送し、前記第1の画素ユニットの前記増幅部により、前記第1の画素ユニットからの信号を前記第1の出力線に出力する第2のステップと、前記第2のステップの後、前記第1の出力線の信号を前記信号保持部に保持する第3のステップと、前記第3のステップの後、前記水平走査回路により前記複数の読み出しスイッチを順次オンにすることで、前記信号保持部に保持された信号を前記第2の出力線に読み出す第4のステップと、前記第3のステップの後かつ前記第4のステップの読み出し終了以前に、前記第1の画素ユニットのリセットスイッチにより、前記第1の画素ユニットの前記入力ノードに前記非選択リセット電圧を印加し、前記第2の画素ユニットのリセットスイッチにより、前記第2の画素ユニットの増幅部の入力ノードに前記選択リセット電圧を印加する第5のステップと、前記第4のステップの後、前記第2の画素ユニットの前記複数の転送スイッチのうちの1個の転送スイッチにより、前記第2の画素ユニットの前記複数の光電変換部のうちの1個の光電変換部の信号を前記第2の画素ユニットの前記入力ノードに転送し、前記第2の画素ユニットの前記増幅部により、前記第2の画素ユニットの前記入力ノードの信号を増幅して前記第1の出力線に出力する第6のステップとを有することを特徴とする。本発明の第2の側面に係る撮像装置の駆動方法は、行列状に配列された複数の画素ユニットと、前記複数の画素ユニットの各列に接続される複数の第1の出力線と、前記複数の出力線の信号をそれぞれ保持するための複数の信号保持部と、前記複数の信号保持部の信号をそれぞれデジタル信号に変換する複数のアナログデジタル変換回路とを有する撮像装置の駆動方法であって、前記複数の画素ユニットの各々は、光電変換により信号を生成する複数の光電変換部と、前記光電変換部からの信号を増幅して前記第1の出力線に出力する増幅部と、前記複数の光電変換部の信号をそれぞれ前記増幅部の入力ノードに転送するための複数の転送スイッチと、前記入力ノードに選択リセット電圧及び非選択リセット電圧を選択的に印加するためのリセットスイッチとを有し、前記複数の画素ユニットは、相互に異なる行に配列される第1の画素ユニット及び第2の画素ユニットを有し、前記第1の画素ユニットのリセットスイッチにより、前記第1の画素ユニットの増幅部の入力ノードに前記選択リセット電圧を印加する第1のステップと、前記第1のステップの後、前記第1の画素ユニットの前記複数の転送スイッチのうちの1個の転送スイッチにより、前記第1の画素ユニットの前記複数の光電変換部のうちの1個の光電変換部の信号を前記第1の画素ユニットの前記入力ノードに転送し、前記第1の画素ユニットの前記増幅部により、前記第1の画素ユニットからの信号を前記第1の出力線に出力する第2のステップと、前記第2のステップの後、前記第1の出力線の信号を前記信号保持部に保持する第3のステップと、前記第3のステップの後、前記アナログデジタル変換回路によって、前記信号保持部に保持された信号をデジタル信号に変換する第4のステップと、前記第3のステップの後かつ前記第4のステップの変換終了以前に、前記第1の画素ユニットのリセットスイッチにより、前記第1の画素ユニットの前記入力ノードに前記非選択リセット電圧を印加し、前記第2の画素ユニットのリセットスイッチにより、前記第2の画素ユニットの増幅部の入力ノードに前記選択リセット電圧を印加する第5のステップと、前記第4のステップの後、前記第2の画素ユニットの前記複数の転送スイッチのうちの1個の転送スイッチにより、前記第2の画素ユニットの前記複数の光電変換部のうちの1個の光電変換部の信号を前記第2の画素ユニットの前記入力ノードに転送し、前記第2の画素ユニットの前記増幅部により、前記第2の画素ユニットからの信号を増幅して前記第1の出力線に出力する第6のステップと有することを特徴とする。本発明によれば、増幅部の入力ノードの電圧変動による影響を低減することにより、高品質な画像を得ることができる。第1の実施形態本発明の全実施形態は、簡単のため被写体が低照度の場合を例に説明する。図1は、本発明の第1の実施形態による撮像装置の構成例を示すブロック図である。図2は、本発明の第1の実施形態による画素ユニットと垂直走査回路の接続図を示す図である。図1の101は画素領域であり、図2に示す複数の画素ユニット201n及び201n1等が行例状に配列されている。画素ユニット201n等は、複数のフォトダイオード202-1n~202-4n等に対応する複数の画素を有する。画素領域101には、画素ユニット201n等毎にカラーフィルター不図示がベイヤー配列されている。102は読み出し回路であり、画素領域101内の画素の画素信号を行単位で読み出す。103は水平走査回路であり、読み出し回路102により読み出された行単位の画素信号を順次、出力アンプ104に出力する。106はタイミングジェネレータであり、画素信号を読み出すための制御パルスを生成して垂直走査回路105及び水平走査回路103に出力する。105は垂直走査回路であり、タイミングジェネレータ106で生成された制御パルスに基づいて、画素領域101内の画素の画素信号を順次、行単位で読み出し回路102に出力させる。図2では、複数の画素ユニット201n及び201n1等が行列状に配列されている。複数の垂直出力線第1の出力線208は、複数の画素ユニット201n及び201n1等の各列に接続される。画素ユニット201nは、4個の画素に対応する4個のフォトダイオード202-1n~202-4nを有する。画素ユニット201n1は、4個の画素に対応する4個のフォトダイオード202-1n1~202-4n1を有する。ここで、nは垂直方向の画素ユニットの配置番号を示す変数であり、nの次の画素ユニットはn1とし、1つ前の画素ユニットはn-1とする。垂直走査回路105による垂直走査は、画素ユニットの行以下、画素ユニット行という毎に行う。nは、画素ユニットの行番号を示す。このとき、各画素ユニット行は、4行の画素行を有する。画素ユニット201nは、複数のフォトダイオード202-1n、202-2n、202-3n、202-4n、及び複数の転送MOSトランジスタ転送スイッチ203-1n、203-2n、203-3n、203-4nを有する。さらに、画素ユニット201nは、1個のリセットMOSトランジスタリセットスイッチ204n、1個のフローティングディフュージョンFD206n、及び1個の増幅MOSトランジスタ増幅トランジスタ205nを有する。フォトダイオード光電変換部202-1n、202-2n、202-3n、202-4nは、光電変換により画素信号信号電荷を生成する。FD206nは、信号を蓄積する。転送MOSトランジスタ203-1n、203-2n、203-3n、203-4nは、それぞれフォトダイオード202-1n~202-4nで光電変換された信号をFD206nに転送する。転送MOSトランジスタ203-1n~203-4nのソースとリセットMOSトランジスタ204nのソースは、フローティングディフュージョンFD206nで接続される。FD206nは、増幅MOSトランジスタ205nのゲートに接続される。増幅MOSトランジスタ増幅部205nは、FD206nの信号を増幅して垂直出力線208に出力する。つまり、FD206nは増幅部の入力ノードを構成する。垂直走査回路105は、リセット電源電圧vres_nとして選択リセット電圧vresh又は非選択リセット電圧vreslを出力する。リセットMOSトランジスタ204nは、リセット電源電圧vres_nとして選択リセット電圧vresh及び非選択リセット電圧vreslを選択的にFD206nに印加する。本実施形態においては、4組みのフォトダイオード202-1n~202-4nと転送MOSトランジスタ203-1n~203-4nで1個のフローティングディフュージョン206nを共有している。増幅MOSトランジスタ205nのソースは、垂直出力線208に接続される。207nは、FD206nと基準電位ノードグランド電位ノードGND間に形成される寄生容量である。図2に示すように、1つの垂直出力線208に、複数の画素ユニット201n及び201n1等が接続される。つまり、複数の画素ユニット201n及び201n1に含まれる複数の画素のフォトダイオード202-1n~202-4n,202-1n1~202-4n1からの信号が、1つの垂直出力線208に出力される。図2には、1列分の画素ユニットのみが示されているが、実際には複数の列の画素ユニットが配される。それぞれの列の画素ユニットに、1つの垂直出力線208が配される。ここで、1つの垂直出力線208に接続された複数の画素ユニットの中から、信号を出力する画素ユニットを選択する方法について説明する。本実施形態では、各画素ユニット201n、201n1に含まれる増幅MOSトランジスタ205n、205n1のバイアス状態を制御することにより画素を選択する。具体的には、増幅MOSトランジスタ205n、205n1の入力であるFD206n、206n1の電圧を制御する。例えば、増幅MOSトランジスタ205nが不活性状態オフ状態となる電圧をFD206nに供給することにより、画素ユニット201nを非選択とすることができる。一方で、増幅MOSトランジスタ205n1が活性状態オン状態となる電圧をFD206n1に供給することにより、画素ユニット201n1を選択することができる。もちろん、この逆も可能である。FD206nに供給する電圧について説明する。例えば、増幅MOSトランジスタ205nがNチャネル型の場合、電源電圧vres_nとして選択リセット電圧vreshをFD206nに供給することで、画素ユニット201nの画素を選択することができる。このとき、増幅MOSトランジスタ205nは活性状態である。一方、選択している画素ユニット201nのFD206nの選択リセット電圧vreshよりも低い非選択リセット電圧vreslを電源電圧vres_nとしてFD206n1に供給することで、画素ユニット201n1を非選択とすることができる。このとき、増幅MOSトランジスタ205n1は不活性状態である。なお、選択された画素ユニット201nのFD206nに信号電荷が転送されて、当該FD206nの電圧が選択リセット電圧vreshから低下することが考えられる。そこで、この低下したFD206nの電圧よりも低い電圧としてvreslを設定してもよい。逆に、低下したFD206nの電圧よりも高くなるようにvreslを設定してもよい。低下したFD206nの電圧よりも高くなるようにvreslを設定した場合は、非選択画素の増幅MOSトランジスタが垂直出力線208の電圧をクリップする機能を有していてもよい。図3は、図1における読み出し回路102、出力アンプ104、水平走査回路103の詳しい説明図を示す。電流源313は、垂直出力線208に接続され、増幅MOSトランジスタ205nのゲート電位によって垂直出力線208の電位を決めるための電流源である。増幅MOSトランジスタ205nと電流源313とがソースフォロア回路を構成する。クランプ容量301は、列アンプ304をリセットするためのスイッチ303がオン状態の時に、垂直出力線208の電位をクランプするための容量である。帰還容量302は、クランプ容量301との比でゲインを決定するための容量である。保持容量信号保持部307及び保持容量信号保持部308は、それぞれ、垂直出力線208の信号を保持するための容量である。サンプリングスイッチ305は、パルスptnに応じて、垂直出力線208のN信号を保持容量307に書き込む。サンプリングスイッチ306は、パルスptsに応じて、垂直出力線208のS信号を保持容量308に書き込む。読み出しスイッチ309は、保持容量307の信号を水平共通線第2の出力線311に読み出す。読み出しスイッチ310は、保持容量308の信号を水平共通線312に読み出す。水平走査回路103は、読み出しスイッチ309及び310を制御することにより、複数の保持容量307及び308の信号をそれぞれ水平共通線311及び312に水平転送する。出力アンプ104は、水平共通線311及び312の信号を増幅して出力する。出力アンプ104は、水平共通線311及び312の信号の差分を出力してもよい。読み出し回路102は複数の垂直出力線208のそれぞれに設けられる。保持容量307は、スイッチ305をオンさせて列アンプ304で増幅された後のFD206nのリセットレベルN信号を保持するための保持容量である。フォトダイオード202-1n~202-4nで光電変換された電荷は、それぞれ転送MOSトランジスタ203―1n~203-4nを通してFD206nに転送される。FD206nの信号レベルS信号は、列アンプ304で増幅され、スイッチ306をオンして保持容量308に保持される。311はN信号用の水平共通線であり、312はS信号の水平共通線である。水平走査回路103により、順次、スイッチ309と310がオンし、保持容量307と308に保持されていた信号は、それぞれ水平共通線311と312に水平転送され、出力アンプ104を通して出力される。画素ユニット201nの行の走査において、画素信号読み出し期間とは、一つ前の水平転送終了から、次の水平転送開始までの期間をさす。また水平転送期間とは、保持容量307、308から水平共通線311、312に信号を転送し、出力アンプ104を通して出力する期間をさす。具体的には、最初に読み出す列のスイッチ309またはスイッチ310をオンにする時から、最後に読み出す列の信号が出力アンプ104を通して出力される時までの期間である。次に、FD206nを共有する画素のフォトダイオード202-1n~202-4nの駆動において、共有画素間で行段差が発生する機構を説明する。図4は、比較例の撮像装置の駆動方法による画素ユニット201nの行の画素信号読み出しタイミングとFD206nの電位の変動を示す。図中の時刻は、t1-xと記載する。ここで、xは共通FD206nに電荷が転送される複数のフォトダイオードに割り当てられる番号が入る。本実施形態では、1個のFD206nを4画素で共有するのでx=1~4となる。信号vres_sh,pres_sh,ptx_shは、電子シャッター用パルスである。その他及び信号vres_nは、リセットトランジスタ204nの電源電圧を示す。GNDは、基準電位ノードの電位を示す。リセット電源電圧vres_nは、リセットトランジスタ204nのドレインに供給されるパルスであり、選択リセット電圧vresh又は非選択リセット電圧vreslに変化する。選択リセット電圧vreshは、非選択リセット電圧vreslより高い電圧である。リセットパルスpresは、リセットトランジスタ204n及び204n1等のゲートに印加されるパルスである。その他は、画素ユニット201n以外の画素ユニットのリセットトランジスタのドレインに供給された電源電圧である。画素ユニット201n以外の画素ユニットは、非選択であるため、その他の電圧は非選択リセット電圧vreslになっている。転送パルスptx1_n~ptx4_nは、それぞれ転送トランジスタ203-1n~203-4nのゲートに印加されるパルスである。パルスpclanpは、列アンプリセットスイッチ303に印加されるパルスであり、パルスptnはスイッチ305に印加され、パルスptsはスイッチ306に印加される。パルスvres_sh、pres_sh、ptx_shは電子シャッター用の駆動パルスである。パルスvres_shは、シャッター行のリセット電源制御パルスであり、選択リセット電圧vresh又は非選択リセット電圧vreslをリセットトランジスタのドレインに供給する。パルスpres_shは、シャッター行のリセットトランジスタのゲートに印加される。パルスptx_shは、シャッター行の転送トランジスタのゲートに印加される制御信号である。本実施形態においては、電子シャッターに関することは本質ではないため、説明を省略する。時刻t1-1では、読み出す画素ユニット201nの行の電源電圧vres_nが非選択リセット電圧vreslから選択リセット電圧vreshに変化する。また、パルスpclanpがハイレベルになり、ノード314と帰還容量302を基準電圧vrefにリセットする。ここで、読み出す画素ユニットの行は、図2に記載の画素ユニット201nの行とする。時刻t2-1では、リセットパルスpresがハイレベルになり、画素ユニット201nのFD206nに電源電圧vres_nとして選択リセット電圧vreshが書き込まれる。リセットパルスpresを全画素ユニット行に印加できるようにしておくと、このタイミングで、読み出さない画素ユニット行のFDに非選択リセット電圧vreslを書き込むことが出来る。全画素ユニット行に同時に書き込まなくても問題はない。その場合は、読み出さない画素ユニット行のFDを非選択リセット電圧vreslにセットする時間を設ければよい。フォトダイオード202-1nを読み出す前、つまり画素ユニット201nの行以外を読んでいる時は、FD206nの電位は非選択リセット電圧vreslにセットされている。これにより、画素ユニット201nを非選択の状態に設定している。従って、時刻t2-1において、画素ユニット201nを選択状態にすると、このFD206nの電位はvresh-vreslの振幅だけ変化する。この時、FD206nは寄生容量207nによって基準電位ノードGNDとカップリングしているため、基準電位ノードGNDの電位もその分だけ変動する。時刻t3-1において、FD206nの電位が選択リセット電圧vreshで一定となる。基準電位ノードGNDの電位は変動した分、元に戻ろうとする。時刻t4-1では、リセットパルスpresがローレベルになり、リセットトランジスタ204nがオフし、FD206nはフローティングとなる。時刻t4-1でFD206nはフローティングとなるので、FD206nの電位は、基準電位ノードGNDの電位が元に戻ろうとする動作に追従して変化する。基準電位ノードGNDの収束速度は、基準電位ノードGNDの配線などに付く寄生抵抗と寄生容量で決まる時定数でほぼ律速する。そのため、画素ユニットのアレイ数が多くなればなるほど、収束時間が遅くなる。時刻t5-1では、パルスptnがハイレベルになり、保持容量307にNレベルの書き込みが行われる。時刻t6-1では、パルスptnがローレベルとなり、保持容量307へのNレベル書き込みが終了する。時刻t7-1では、パルスptx1_nがハイレベルになり、転送トランジスタ203-1nがオンする。その後、時刻t8-1では、パルスptx1_nがローレベルとなり、転送トランジスタ203-1nがオフする。低照度の被写体を前提としているため、ここでは、転送時のFD206nの電位変動は無視できるほど小さい。時刻t9-1では、パルスptsがハイレベルとなり、フォトダイオード202-1nのS信号が保持容量308に書き込み開始される。時刻t10-1では、パルスptsがローレベルになり、保持容量308へのS信号の書き込みが終了する。その後、前述した時刻t1-1~t10-1までの駆動と同様に、時刻t1-2~t10-2では、転送パルスptx2_nにより画素ユニット201n内の2行目のフォトダイオード202-2nの読み出しを行う。その後、同様に、時刻t1-3~t10-3では、転送パルスptx3_nにより画素ユニット201n内の3行目のフォトダイオード202-3nの読み出しを行う。その後、同様に、時刻t1-4~t10-4では、転送パルスptx4_nにより画素ユニット201n内の4行目のフォトダイオード202-4nの読み出しを行う。時刻t11では、電源電圧vres_nが非選択リセット電圧vreslとなり、時刻t12ではリセットパルスpresがハイレベルになり、リセットMOSトランジスタ204nがオンし、FD206nの電位が非選択リセット電圧vreslにセットされる。これにより、再び画素ユニット201nの行を非選択の状態に設定する。時刻t13では、リセットパルスpresがローレベルとなり、リセットトランジスタ204nがオフする。また、このタイミングで、パルスvres_sh,pres_sh,ptx_shにより電子シャッター動作を行う。その後、水平転送期間となる。図4の比較例では、時刻t13において画素ユニット201nを非選択としたとき、次の読み出し行である画素ユニット201n1の行は非選択のままである。そして、画素ユニット201nの水平転送期間が終了した後に、画素ユニット201n1について、時刻t1-1~t10-1、時刻t1-2~t10-2、時刻t1-3~t10-3、時刻t1-4~t10-4、及び時刻t11~t13の駆動を行う。すなわち、画素ユニット201nの水平転送期間が終了した後に、画素ユニット201n1を選択する動作が行われる時刻t1-1~t4-1。次に、各画素の信号を読み出すときのFD電位の変動を比較する。フォトダイオード202-1nを読み出す前のFD206nをリセットする時刻t2-1では、前述のようにFD206nの電位は大きく変動する。これに対して、フォトダイオード202-2n、202-3n、202-4nを読み出す前のFD206nをリセットする時刻t2-2、t2-3、t2-4では、時刻t2-1の時のような大きな振幅でFD206nの電位は変動しない。前述のように、フォトダイオード202-1nを読み出す前は、つまり画素ユニット201nの行以外を読んでいる時は、FD206nの電位は非選択時の非選択リセット電圧vreslにセットされている。これに対して、フォトダイオード202-2n、202-3n、202-4nを読み出す時は、すでにフォトダイオード202-1nを読み出した後である。そのため、FD206nは非選択リセット電圧vreslではなくて、一つ前に読み出した画素の出力に対応する高い電位にいるためである。特に低照度の場合には、FDの電位はリセット電圧vreshに近い高い電位となる。FD206nの電位が変化した時を基準とすると、時刻yでの基準電位ノードGNDの電位は、次式1で表すことが出来る。ここで、AはFD206nの振幅、Rは基準電位ノードGNDの抵抗成分、Cは基準電位ノードGNDの容量成分である。Aexp-y/RC1Aが小さい方が、時刻yでの基準電位からのズレが小さくなる。少なくとも、フォトダイオード202-1nを読み出す時とフォトダイオード202-2n、202-3n、202-4nを読み出す時では、フォトダイオード202-1nを読み出す時の方が、FD206nの振幅Aは大きい。例えば、式1のAが4倍以上大きい。従って、時刻t6-1と時刻t10-1の時のFD206nの電位差401は、時刻t6-xx=2~4と時刻t10-xx=2~4の時のFD206nの電位差よりも4倍以上大きくなる。つまり、フォトダイオード202-1nの信号を読む時は、その他の行のフォトダイオード202-2n~202-4nを読むときよりも4倍以上の疑似信号が発生する。ここで、時刻t6-1と時刻t10-1での基準電位ノードGNDの電位が異なると、フローティングになっているFD206nの電位も異なるので、N信号とS信号の引き算を行って信号を得る時に疑似信号が発生する。これが行段差となる。列方向に4画素のフォトダイオード202-1n~202-4nでFD206nを共有化する場合、カラーフィルタはベイヤー配列されているので、1画素目と3画素目は同色になり、同色で行段差が発生する。同色で画素段差が発生した場合、システムでの補正方法が複雑化し、システム全体での負荷が増大するので、特に同色での行段差が発生しないようにすることが好ましい。図5は、本実施形態による撮像装置の駆動方法を示すタイミングとFDの電位変動の様子を示す。リセット電源電圧vresn1は、画素ユニット201n1のリセットトランジスタ204n1のドレインに印加される電源パルスを示している。図4と同じ部分については同じ符号を付し、詳細な説明は省略する。図5では、リセット電源電圧vres_nとFD206nの電圧が最初から選択リセット電圧vreshになっている。これは、画素ユニット201nの前に読み出された画素ユニットの水平転送期間が終了する前に、画素ユニット201nを選択する動作が行われているからである。つまり、画素ユニット201nの前に読み出された画素ユニットの水平転送期間が終了する前に、FD205nに選択リセット電圧vreshを供給している。画素ユニット201nの行の水平転送期間前のステートA内の時刻t11に、次に読み出す画素ユニット201n1のリセットトランジスタ204n1のドレインに供給される電源電圧vres_n1が選択リセット電圧vreshに変化する。そして、画素ユニット201nのリセットトランジスタ204nのドレインに供給される電源電圧vres_nが非選択リセット電圧vreslに変化する。その後、時刻t12では、リセットパルスpresがハイレベルとなり、リセットトランジスタ204n及び204n1がオンする。これにより、次に読み出す画素ユニット201n1のFD206n1の電位は選択リセット電圧vreshにセットされ、画素ユニット201n1は選択状態になる。これに対し、画素ユニット201nのFD206nの電位は非選択リセット電圧vreslにセットされ、画素ユニット201nは非選択状態になる。基準電位ノードGNDの電位変動は、FD206n1が選択リセット電圧vreshに行く方と、FD206n1が非選択リセット電圧vreslに行く方でキャンセルすることが出来る。本実施形態では、FD206nを非選択リセット電圧vreslにするタイミングと、FD206n1を選択リセット電圧vreshにするタイミングが同時だが、同時でなくてもよい。基準電位ノードGNDの変動をキャンセルすることができるため、両者のタイミングが同時であるほうが好ましい。以上述べたように、画素ユニット201n1のFD206n1は前もって選択リセット電圧vreshにセットされ、フォトダイオード202-1n1を読み出す前に、画素ユニット201nの水平転送期間をはさむ。そのため、画素ユニット201n1の画素信号読み出し時には、基準電位ノードGNDの電位変動は十分に収束している。また、時刻t2-1でのFD206n1の振幅も十分小さく、少なくとも図4の場合の1/4以下となる。これにより、本実施形態は、疑似信号発生を抑制し、行段差の発生を抑制することが出来る。1行目のフォトダイオード202-1n1の信号を読み出す時のFD206n1の電位の状態を、2行目以降のフォトダイオード202-2n1~202-4n1の信号を読み出す時のFD206n1の電位の状態に近づけるとよい。これにより、行段差を低減することができる。そこで、画素ユニット201n1のFD206n1に選択リセット電圧vreshをセットするタイミングを説明する。そのタイミングは、2画素目以降の読み出しの際のFDの選択リセット時刻t2-2からフォトダイオードの信号の読み出しを終える時刻t10-2までの期間に相当する期間以上前であるとよい。この期間に相当する期間以上前にFD206n1に選択リセット電圧vreshをセットすれば、画素ユニット201n1を読み出すとき、各行の信号読み出し時のFD206n1の電位変動量を同程度に小さく抑えることができる。また、水平転送期間内にFDに選択リセット電圧vreshをセットすると電源変動の原因になり、水平転送中の信号にノイズが付加されてしまうおそれがある。そのため、好適には本実施形態のように、画素ユニット201nの全てのフォトダイオード202-1n~202-4nの信号読み出し終了以降で水平転送期間の前に、FD206n1に選択リセット電圧vreshをセットするのがよい。ただし、画素ユニット201nの水平転送期間に、画素ユニット201n1の選択動作を行ってもよい。次に、画素ユニット201nを第1の画素ユニットとし、画素ユニット201n1を第2の画素ユニットとする場合を例に説明する。第1の画素ユニット201n及び第2の画素ユニット201n1は、相互に異なる行に配列される。なお、nとn1は信号を読み出す順番を示すものであって、必ずしも画素ユニットnと画素ユニットn1が隣接して配されている必要はない。まず、第1の画素ユニット201nの読み出しを行い、その後、第2の画素ユニット201n1の読み出しを行う。第2の画素ユニット201n1の読み出しは、図5の第1の画素ユニット201nの読み出しと同様である。まず、第1の画素ユニット201nの最後の画素のS信号読み出しを説明する。時刻t2-4~t4-4の第1のステップでは、第1の画素ユニット201nのリセットスイッチ204nにより、第1の画素ユニット201nのFD206nに選択リセット電圧vreshを印加する。第1のステップの後、時刻t7-4~t8-4の第2のステップでは、第1の画素ユニット201nの転送スイッチ203-4nにより、第1の画素ユニット201nの光電変換部202-4nの信号を第1の画素ユニット201nのFD206nに転送する。そして、第1の画素ユニット201nの増幅トランジスタ205nにより、第1の画素ユニット201nのFD206nの信号を増幅して垂直出力線208に出力する。第2のステップの後、時刻t9-4~t10-4の第3のステップでは、サンプリングスイッチ306により、垂直出力線208の信号を保持容量308に書き込む。第3のステップの後、水平転送期間の第4のステップでは、水平走査回路103により複数の読み出しスイッチ310を順次オンにする。これにより、保持容量308に保持された第1の画素ユニット201nの光電変換部202-4nに基づく信号を水平共通線312に水平転送する。第3のステップの後かつ第4のステップの水平転送終了以前に、時刻t12~t13の第5のステップでは、第1の画素ユニット201nのリセットスイッチ204nにより、第1の画素ユニット201nのFD206nに非選択リセット電圧vreslを印加する。そして、第2の画素ユニット201n1のリセットスイッチ204n1により、第2の画素ユニット201n1のFD206n1に選択リセット電圧vreshを印加する。なお、この第5のステップは、第3のステップの後かつ第4のステップの水平転送開始以前に行われることが好ましい。次に、第2の画素ユニット201n1の最初の画素読み出しを説明する。第4のステップの後、時刻t2-1~t4-1の第6のステップでは、第2の画素ユニット201n1のリセットスイッチ204n1により、第2の画素ユニット201n1のFD206n1に選択リセット電圧vreshを印加する。第6のステップの後、時刻t7-1~t8-1の第7のステップを行う。第7のステップでは、第2の画素ユニット201n1の転送スイッチ203-1n1により、第2の画素ユニット201n1の光電変換部202-1n1の信号を第2の画素ユニット201n1のFD206n1に転送する。そして、第2の画素ユニット201n1の増幅トランジスタ205n1により、第2の画素ユニット201n1のFD206n1の信号を増幅して垂直出力線208に出力する。なお、第1のステップの時刻t2-4から第3のステップの時刻t10-4までの期間を第1の期間とすると、上記の第5のステップは、第3のステップの後、かつ第6のステップの開始より第1の期間以上前に、行われることが好ましい。本実施形態は、異なる画素ユニット行を読み出す前にFDを選択リセットするので、1つのFDに対する共有画素数が変わったとしても、本実施形態を適用することが可能である。例えば、6画素、8画素などで1つのFDを共有する場合においても、本実施形態を適用することで、同様の効果を実現できる。FDに対する共有画素数が2画素以上であれば、本発明を適用することができる。本実施形態では、カラーフィルタの配列がベイヤー配列である。しかし、カラーフィルタの配置はベイヤー配列に限られない。FDを共有する複数の画素が同色のカラーフィルタを有していてもよい。また、カラーフィルタが配されないモノクロ画素であってもよいし、撮像装置に光が入射する前に分光する三板式であってもよい。また、図3におけるN信号保持容量307及びS信号保持容量308は、例えば1回の画素信号読み出し期間に4行分の信号を読み出すのであれば、それぞれ4個必要であるが、ここでは簡略のため1つの記載にする。図4及び図5においても、同様の理由から、パルスptn及びptsを1つの系列のパルスとして記載する。以降の実施形態においても同様である。第2の実施形態本発明の第2の実施形態は、第1の実施形態と同じ撮像装置を用いて、異なるタイミングによる読み出しを行う。図6は、本発明の第2の実施形態による撮像装置の駆動方法を示すタイミングとFD電位の変動を示す。以下、本実施形態図6が第1の実施形態図5と異なる点を説明する。時刻t1-1~t10-1では、画素ユニット201nの1行目のフォトダイオード202-1nの信号を読み出す。時刻t1-2~t10-2では、2行目のフォトダイオード202-2nの信号を読み出す。その後、時刻t11~t13でステートBを実行し、水平転送期間で1行目及び2行目の水平転送を行う。水平転送終了後、時刻t1-3~t10-3で3行目のフォトダイオード202-3nの信号を読み出し、時刻t1-4~t10-4で4行目のフォトダイオード202-4nの信号を読み出した後、時刻11~t13のステートAを実行する。その後、水平転送期間で3行目及び4行目水平転送を行い、その後に画素ユニット201n1の行の読み出しを開始する。ステートBは、電子シャッターを行うステートである。また、ステートAは、第1の実施形態と同じ動作である。ステートAによって、画素ユニット201n1のFD206n1は前もって選択リセット電圧vreshにセットされ、フォトダイオード202-1n1を読み出す前に水平転送期間をはさむので、基準電位ノードGNDの電位は十分に収束する。また、時刻t2-1でのFD206n1の振幅も十分小さく、少なくとも図4の場合の1/4以下となる。これにより、疑似信号発生を抑制し、行段差の発生を抑制することが出来る。前述したように、ステートBは電子シャッターのタイミングとして機能するステートであり、ステートAと異なり電源電圧vres_nは選択リセット電圧vreshのままであり、電源電圧vres_n1は非選択リセット電圧vreslのままである。従って、ハイレベルのリセットパルスpresが印加されてもFD206n及び206n1の電位は変化しない。これにより、同一FDを共有する画素信号を読み出している間は不必要なFDの電位の充放電を行わず、基準電位ノードGNDの電位変動を抑制し、疑似信号の発生を抑制する。また、ステートBはステートAと同じ長さにすることで、蓄積時間を常に一定に保つことが出来る。例えば、インターレース動作でフレーム毎に読み出し開始画素が1行目スタートと3行目スタートとが入れ替わった場合にも、画素信号読み出しを終えてから、水平転送期間に入るまでの時間が変化しないので蓄積時間がずれない。本実施形態は、異なる画素ユニット行を読み出す前にFDの電位の選択リセットを行うので、1つのFDに対する共有画素数が変わったとしても、適用可能である。例えば、2画素、4画素、6画素、8画素などで1つのFDを共有する場合においても、本実施形態を適用することで、同様の効果を実現できる。第3の実施形態図7は、本発明の第3の実施形態による撮像装置の駆動方法を示すタイミングとFD電位の変動を示す。本実施形態では、時刻t1-1~t10-1で画素ユニット201nの1行目のフォトダイオード202-1nの信号を読み出した後、時刻t11~t13のステートBを実行し、水平転送期間で1行目の水平転送を行う。次に、時刻t1-2~t10-2で画素ユニット201nの2行目のフォトダイオード202-2nの信号を読み出した後、時刻t11~t13でステートBを実行し、水平転送期間で2行目の水平転送を行う。その後、時刻t1-3~t10-3で画素ユニット201nの3行目のフォトダイオード202-3nの信号を読み出した後、時刻t11~t13でステートBを実行し、水平転送期間で3行目の水平転送を行う。最後に、時刻t1-4~t10-4で画素ユニット201nの4行目のフォトダイオード202-4nの信号を読み出した後、時刻t11~t13でステートAを実行し、水平転送期間で4行目の水平転送を行う。以上のように、画素ユニット201n内では、1行毎に画素信号が読み出される。本実施形態におけるステートA及びステートBは、第1及び第2の実施形態と同じ動作を行うステートである。画素ユニット201nの4行目のフォトダイオード202-4nを読み終わった後の水平転送期間の前に、時刻t11~t13のステートAで、画素ユニット201n1のFD206n1は前もって選択リセット電圧vreshにセットされる。フォトダイオード202-1n1を読み出す前に水平転送期間をはさむので、基準電位ノードGNDの電位は十分に収束する。また、時刻t2-1でのFD206n1の振幅も十分小さく、少なくとも図4の場合の1/4以下となる。これにより、疑似信号発生を抑制し、行段差の発生を抑制することが出来る。本実施形態では、画素ユニット201n内で1行目から4行目まで順に読み出しを行う場合を例に説明した。なお、画素ユニット201nの3行目を読み出した後に、画素ユニット201n1の1行目を読み出し、次に、画素ユニット201nの4行目を読み出し、最後に、画素ユニット201n1の2行目を読み出すようなパターンがある。すなわち、共通FDの画素を連続して読み出さないようなパターンがある。その場合においても、ステートAとBの入れ替えで容易に画素信号読み出し期間中のFD電位の変動を抑制することが可能である。本実施形態は、異なる画素ユニット行を読み出す前にFD電位の選択リセットを行うので、1つのFDに対する共有画素数が変わったとしても、適用可能である。例えば、1画素、2画素、3画素、4画素、5画素、6画素、7画素、8画素などで1つのFDを共有する場合においても、本実施形態を適用することで、同様の効果を実現できる。第4の実施形態図8に本発明の第4の実施形態における撮像装置のブロック図を示す。図1と同じ機能を有する部分には同一の符号を付し、詳細な説明は省略する。本実施形態では、列ごとにアナログデジタル変換AD変換を行う回路が配され、画素ユニットnの前に読み出された画素ユニットの信号をAD変換している期間に、画素ユニットnの選択動作を行うことが特徴である。図8において、101は画素領域である。本実施形態において、画素ユニットの構造は第1の実施形態図2と同様である。802はアナログ読み出し回路であり、列毎の信号をアナログ信号で読み出す。803は列毎に配置されたAD変換器アナログデジタル変換回路であり、読み出したアナログ信号をデジタル信号に変換する。804は列毎に配置されたメモリーで、AD変換された信号を保持する。808はデジタルシグナルプロセッサーDSPで、列メモリー804から転送されてきたデジタル信号を処理して出力する。図9にアナログ読み出し回路802の詳しい説明図を示す。902は図8のアナログ読み出し回路802の1列分の回路である。図3と同じ機能を有する部分には同一の符号を付し、詳細な説明は省略する。901は列アンプ304の出力を一時的に保持する信号保持部であり、901に保持されたアナログ信号をAD変換器803でデジタル信号に変換する。図10に第4の実施形態における画素信号読み出しタイミングと、FD電位の変動の様子を示す。図面中の時間は、t1-xと記載する。xには共通FD206nに電荷が転送される複数のフォトダイオードに割り当てられる番号が入る。本実施形態では4画素共有なのでx=1~4となる。パルスpnsは、信号保持部901にアナログ信号を保持するためのパルスである。パルスpnsがハイレベルの期間に、列アンプ304の出力が電荷保持部901に取り込まれる。パルスpadはAD変換開始パルスであり、ハイレベルの期間に信号保持部901に保持されたアナログ信号をデジタル信号に変換する。時刻t1-1でパルスpclanpがハイレベルになり、ノード314と帰還容量302を基準レベルvrefにリセットする。ここで読み出す画素ユニット行は図2に記載の201nとする。時刻t2-1でパルスpresがハイレベルになり画素ユニット行201nのFD206nに選択リセット電圧vreshが書き込まれる。この時、画素ユニット行201の4画素目を読み出した時のt15~t16の期間に既に画素ユニット行201nのFD206nは選択リセット電圧vreshが書き込まれているため、電位はあまり変化しない。時刻t3-1でパルスpresがローレベルになり、FD206nがフローティングになる。時刻t4-1でパルスpclanpがローレベルになり、ノード314と帰還容量302のリセットを解除する。時刻t5-1でパルスpnsがハイレベルになり、列アンプ304の出力N信号を信号保持部901に書き込む。時刻t6-1でpnsがローレベルになり、信号保持部901への書き込みが終了する。その後、時刻t7-1~時刻t8-1のpadがハイレベルの期間で、信号保持部901に保持したアナログ信号FD206nのリセットレベルをAD変換し、その値を列メモリー804に格納する。時刻t9-1~t10-1でパルスptxがハイレベルになり、PD202-1nで光電変換された電荷がFD206nに転送される。時刻t11-1~t12-1で再びパルスptnがハイレベルになり、列アンプ304で増幅された画素信号を、信号保持部901に保持する。その後、時刻t13-1~t14-1で信号保持部901に保持された画素信号S信号を、AD変換器803でAD変換し、その値を列メモリー804に格納する。列メモリー804に格納されたデジタル信号は、次のAD変換タイミングの前までにDSP808に転送され、信号処理後にチップ外に出力される。上述した手順で、順次画素信号が読みだされる。本実施形態では、画素ユニット行201nの4行目の読み出しタイミングにおいて、時刻t13-4~t14-4のS信号のAD変換中の時刻t15~t16でパルスpres_nがハイレベルになる。この時、AD変換終了以前に、リセット電源電圧vres_nが非選択リセット電圧vreslとなり、画素信号読み出しが終わった画素ユニット201nのFD206nに非選択リセット電圧vreslを供給し、画素ユニット201nを非選択にする。そして画素ユニット201nを非選択にするのと同時に、次に読み出す画素ユニット行201n1のFD206n1に選択リセット電圧vreshを書き込み、画素ユニット行201n1を選択状態にする。また、本実施形態のように、画素ユニット行201nの非選択動作と、画素ユニット行201n1の選択動作を同時に行った方が、基準電位GNDの変動を抑制でき、画素ユニット行201n1の画素リセットレベル読み出しまでの時間を短縮できる。この様に、次に読み出す画素ユニット行のFDを前もってvreshにリセットしておくと、時刻t2-1~t3-1でのFD電位の変動を行毎での非対称性を改善でき、行周期の固定パターンノイズを低減できる。なお、上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。"