"直流電源と負荷との間に配置されたスイッチ素子をオン制御することによって負荷に直流電圧を印加するデジタル出力回路において、前記スイッチ素子の出力側に前記負荷と並列にコンデンサを接続し、且つ前記スイッチ素子の入力側に抵抗と交流電源の直列回路と該交流電源の交流電圧を検知する電圧検知回路から構成され、前記スイッチ素子の故障有無を検知する故障検知回路を接続したことを特徴とするデジタル出力回路。請求項1に記載のデジタル出力回路において、前記電圧検知回路が、前記交流電源の電圧を検知する電圧検知部と、該電圧検知部の検知電圧が、閾値電圧より高いか低いかを判定し、高いと判定した場合、前記スイッチ素子が正常と判断し、低いと判定した場合、異常と判断する異常/正常判断部からなることを特徴とするデジタル出力回路。請求項1に記載のデジタル出力回路において、さらに前記スイッチ素子の出力側に前記直流電源の直流電圧を検知する第2の電圧検知回路から構成され、前記第2の電圧検知回路により、前記スイッチ素子の故障有無を検知する故障検知回路を接続し、前記負荷と前記コンデンサ間に双方向阻止型ツェナーダイオードを接続し、該双方向阻止型ツェナーダイオードの阻止電圧を、前記コンデンサの両端電圧よりも大きく設定したことを特徴とするデジタル出力回路。直流電源と負荷との間に配置されたスイッチ素子をオン制御することによって負荷に直流電圧を印加するデジタル出力回路において、前記スイッチ素子の出力端に前記負荷と並列にコンデンサを接続し、且つ前記スイッチ素子の入力側に抵抗と交流電源の直列回路と該交流電源の交流電圧を検知する第1の電圧検知回路から構成され、また前記スイッチ素子の出力側に前記直流電源の直流電圧を検知する第2の電圧検知回路から構成され、前記第1、第2の電圧検知回路により、前記スイッチ素子の故障有無を検知する故障検知回路を接続し、前記負荷と前記コンデンサ間に双方向阻止型ツェナーダイオードを接続し、該双方向阻止型ツェナーダイオードの阻止電圧を、前記コンデンサの両端電圧よりも大きく設定したことを特徴とするデジタル出力回路。しかし、その反面、スイッチ素子の制御に手順が必要であり、またスイッチ素子が多数3個必要とするなど制御のための制御手段が複雑化し、経済的に課題があった。本発明は、係る点に鑑み、その目的は、簡易な構成で、かつ負荷に対して誤出力することがなく、スイッチ素子の故障検知が任意のタイミングで可能な、デジタル出力回路を提供することにある。上記目的を達成するため、本発明は、例えば直流電源と負荷との間に配置されたスイッチ素子をオン制御することによって負荷に直流電圧を印加するデジタル出力回路において、前記スイッチ素子の出力側に前記負荷と並列にコンデンサを接続し、且つ前記スイッチ素子の入力側に抵抗と交流電源の直列回路と該交流電源の交流電圧を検知する電圧検知回路から構成され、前記スイッチ素子の故障有無を検知する故障検知回路を接続したデジタル出力回路である。本発明は、例えば前記電圧検知回路が、前記交流電源の電圧を検知する電圧検知部と、該電圧検知部の検知電圧が、閾値電圧より高いか低いかを判定し、高いと判定した場合、前記スイッチ素子が正常と判断し、低いと判定した場合、異常と判断する異常/正常判断部からなるデジタル出力回路である。本発明は、例えばさらに前記スイッチ素子の出力側に前記直流電源の直流電圧を検知する第2の電圧検知回路から構成され、前記第2の電圧検知回路により、前記スイッチ素子の故障有無を検知する故障検知回路を接続し、前記負荷と前記コンデンサ間に双方向阻止型ツェナーダイオードを接続し、該双方向阻止型ツェナーダイオードの阻止電圧を、前記コンデンサの両端電圧よりも大きく設定したデジタル出力回路である。また、本発明は、例えば直流電源と負荷との間に配置されたスイッチ素子をオン制御することによって負荷に直流電圧を印加するデジタル出力回路において、前記スイッチ素子の出力端に前記負荷と並列にコンデンサを接続し、且つ前記スイッチ素子の入力側に抵抗と交流電源の直列回路と該交流電源の交流電圧を検知する第1の電圧検知回路から構成され、また前記スイッチ素子の出力側に前記直流電源の直流電圧を検知する第2の電圧検知回路から構成され、前記第1、第2の電圧検知回路により、前記スイッチ素子の故障有無を検知する故障検知回路を接続し、前記負荷と前記コンデンサ間に双方向阻止型ツェナーダイオードを接続し、該双方向阻止型ツェナーダイオードの阻止電圧を、前記コンデンサの両端電圧よりも大きく設定したデジタル出力回路である。本発明によれば、簡易な構成で、しかも負荷に対して誤出力することがなく、スイッチ素子の故障検知が任意のタイミングで行うことが可能なデジタル出力回路を提供することができる。以下発明の実施形態について、鉄道制御システムに適用されるデジタル出力回路を例に図面を参照して説明する。図1は本発明のデジタル出力回路の基本構成を示す回路図、図2は本発明の電圧検知回路の一構成例を示す機能ブロック図、図3はデジタル出力回路が正常か故障かを判断する制御手順を説明するためのフロー図である。図1において、1は直流電源、2は交流電源、3は抵抗、4は交流電源2をデジタル出力回路に接続したり、該接続を切り離したりする切り替えスイッチ、5は電圧検知回路、6は負荷8へ電圧を印加する、しないを制御するスイッチ素子、7はコンデンサ、8は負荷である。直流電源1と負荷8の間には、切り替えスイッチ4とスイッチ素子6が直列に接続されている。また、電圧検知回路5、コンデンサ7および交流電源2と抵抗3の直列回路が並列に接続されている。コンデンサ7はスイッチ素子6の後段側に位置し、負荷に並列接続され、交流電源2と抵抗3の直列回路は、前段側に配置され、それらの間には電圧検知回路5が配置されている。交流電源2と抵抗3の直列回路の一端は切り替えスイッチ4の一方の固定端子に接続され、他端は直流電源1の負極側に接続されている。電圧検知回路5の一端は、直流電源1の正極側の切り替えスイッチ4とスイッチ素子6の可動接点側に接続され、他端は直流電源1の負極側に接続されている。切り替えスイッチ4の他端は直流電源1の正極側に接続され、スイッチ素子6の固定端子は負荷8の一端側に接続されている。電圧検知回路5はスイッチ素子6に異常や故障などが生じたとき、直流電源1や交流電源2の電圧を検知し、該電圧検知をもってスイッチ素子6の異常や故障などを判定するものであって、図2に示す如く、電圧を検知する電圧検知部51および該電圧検知部の検知電圧が所定の閾値を超えているか否かを判定し、スイッチ素子6の異常/故障などを判断する故障判定部52を備えている。ここで、交流電源2と抵抗3の直流回路と電圧検知回路5はスイッチ素子6の故障有無を検知する故障検知回路を構成している。故障検知回路の動作については後述する。係る構成の如く、回路の状態、つまり切り替えスイッチ4を直流電源1または交流電源2側に切り替えた状態において、スイッチ素子6に故障が発生したとき、その故障を適確に検知することができる。この故障検知は、例えばスイッチ素子6が異常発生によりオフした場合には、直流電源1または交流電源2の電圧が閾値電圧より高いか低いかを判定することにより行うことができる。以下、そのスイッチ素子6の故障検知操作、手順について説明する。まず、切り替えスイッチ4を交流電源2側に切り替えた状態とする。この場合は電圧検知回路5の電圧検知部51が交流電源2の電圧を検知し、異常故障/正常判定部52が図3に示すように、スイッチ素子6がオフステップS401したとき、電圧検知回路5の検知電圧が、所定の閾値電圧より高いと判定ステップS402した場合には、正常と判断し、閾値電圧より低いと判定した場合には、異常と判断S403する。スイッチ素子6がオンステップS404したときは、逆に、検知電圧が閾値電圧より低いと判定ステップS405した場合した場合には、正常と判断しステップS406、閾値電圧より高いと判定ステップS405した場合には、異常と判断ステップS403する。一連の故障検知操作、制御手順の中で、負荷8に対しては抵抗3とコンデンサ7のインピーダンスの比で決まる電圧しか印加されない。このため抵抗3の抵抗値、コンデンサ7の静電容量、交流電源2の周波数を適切に選定すれば、負荷8に印加される電圧が負荷8を誤動作させないようにすることが可能となる。これにより、リレー10の故障に伴って、負荷8が誤動作することはない。図4は本発明を利用したデジタル出力回路の一具体例を示す電子回路図、図5は図3の電圧検知回路5および11の構成例を示す機能ブロック図、図6はデジタル出力回路の操作制御手順を説明するためのフロー図である。図4において、9、10はリレーを示し、該リレーは負荷8に対する出力を制御するものであって、図1の切り替えスイッチ4、スイッチ素子6に相当する。リレー9、10は半導体リレーでも、機械接点式リレーでもよい。リレー9、10はCPUの励磁オン/オフ制御部を含むリレー制御回路13により、制御される。このリレー制御回路13は、連動装置と呼ばれるシステムにおいて、信号機や踏み切りといった機器を制御するために使用されるものである。例えば、本リレー制御回路13が信号灯制御に用いられる場合、同図のCPUは連動装置の制御部連動論理部から通信ネットワーク経由で伝送される指示を受け、リレー9、10を励磁し、信号を点灯制御する。一連の動作は連動装置の動作論理例えば侵入してくる列車を検知したら赤信号を点灯するなどに従って自動的に実行される。11はリレー10の後段で、コンデンサ7の前段の位置に並列接続された電圧検知回路である。該電圧検知回路11は直流電源1の直流電圧有無を検知するものであり、図5に示すように直流電源1の電圧有無を検知する直流電圧有無検知部112および該検知電圧の検知状態からスイッチ素子の異常/故障などを判定、判断する異常故障/正常判定部111を備えている。その動作については後述する。12は負荷8に直列に接続された双方向阻止型ツェナーダイオードである。その他は図1、図2と同一なので、同一部分には同一番号を付してその説明は省略する。ここで、双方向阻止型ツェナーダイオード12は、例えば、回路定数を抵抗3:100kΩコンデンサ7:1μF交流電源100V50Hzに設定すれば、コンデンサ7の両端電圧は約3V実効値になり、このときのピーク電圧を考慮し、ツェナーダイオード12は余裕を見て5Vのものを選定する。以下、このデジタル出力回路の操作、制御手順について、図6を参照して説明する。まず、デジタル出力回路をオフ制御する場合には、リレー9,10を共に励磁しない。リレー9、10の励磁はリレー制御回路13CPUの励磁オン/オフ制御部をもって行う。係る状態において、電圧検知回路5の電圧検知部51が交流電源2の電圧を検知し、異常故障/正常判定部52が図6に示すステップS502にて、該検知電圧が所定の閾値電圧よりも高いと判定した場合には、回路は正常と判断する。また、電圧検知回路5の異常故障/正常判定部52が図6に示すステップSにて、所定の閾値電圧よりも低いと判定した場合には、リレー9、10、交流電源2、抵抗3、電圧検知回路5のいずれか、または複数に異常があると判断する。特に、リレー10が短絡故障している場合は、交流電源2、抵抗3、コンデンンサ7、リレー10から構成される閉回路に交流電流が流れ、コンデンサ7の両端には抵抗3とコンデンサ7のインピーダンスの比で定まる交流電圧が印加される。このとき、コンデンサ7の両端電圧よりも双方向阻止型ツェナーダイオード12の阻止電圧を大きく設計しておけば、負荷8に交流電圧が印加されることを防止でき、リレー10の故障に伴って、負荷8が誤動作することはない。デジタル出力回路をオン制御する場合は、まずリレー9を励磁する。この結果電圧検知回路5の電圧検知部51は直流電源1が出力する直流電圧を検知する。もし電圧検知回路5の電圧検知部51が直流電圧を検知しない場合は、直流電源1、リレー9、電圧検知回路5のいずれか一つ、または複数の故障と判断することができる。次に、リレー10を励磁する。このときは、電圧検知回路11の直流電圧有無検知部112で直流電圧を検知し、図6に示すように異常故障/正常判定部111をもって、デジタル出力回路が正常に出力を行なったと判断する。ここで電圧検知回路11の直流電圧有無検知部112が直流電圧を検知しなければ、コンデンサ7あるいは負荷8側の故障と判断する。以上述べた本発明の実施例によれば、デジタル出力回路を構成する各部品の健全性を確認した上で出力を行なうが可能となる。また、故障検知を行なう手順の中で負荷を誤動作させるようなことは解消できる。"