"インプリントリソグラフィで使用されるテンプレートに形成されるパターン、または前記テンプレートを用いて形成される第2のパターンの検査時に使用するパターン検査データの作成方法において、閉ループ構造の第1のパターンを有するテンプレート形成用の描画データのパターンの外周を、外向きおよび/または内向きに所定のバイアス量だけ移動させたバイアスデータを作成し、前記パターンの外周を外向きと内向きの両方に所定の量だけ移動させて2つのバイアスデータを作成した場合には、前記2つのバイアスデータの差分を取り、前記パターンの外周を外向きまたは内向きの一方に所定量だけ移動させて1つのバイアスデータを作成した場合には、前記バイアスデータと前記パターンの描画データとの差分を取って第1のパターン検査データを作成することを特徴とするパターン検査データの作成方法。前記バイアス量は、前記描画データに含まれるパターンデータ上の最小線幅の1/2程度であることを特徴とする請求項1に記載のパターン検査データの作成方法。前記第1のパターン検査データは、2つのデータの差分のうち、両者が重なる部分をパターンが存在しない第1の色領域とし、両者が重ならない部分をパターンが存在する第2の色領域として表すことを特徴とする請求項1または2に記載のパターン検査データの作成方法。前記第1のパターン検査データの第1の色領域と第2の色領域とを入れ替えて、前記第1の色領域をパターンが存在する領域とし、前記第2の色領域をパターンが存在しない領域とする第2のパターン検査データを作成することを特徴とする請求項3に記載のパターン検査データの作成方法。前記第1のパターン検査データの作成は、前記2つのデータの差分に、閉ループ構造を有さない第2のパターンを付加して作成されることを特徴とする請求項1~4のいずれか1つに記載のパターン検査データの作成方法。本発明は、テンプレートの製造歩留まりを下げずに、側壁転写プロセスを用いてテンプレートを製造できるとともに、従来のインプリントリソグラフィ法で製造した場合に比して半導体装置の製造プロセスを簡略化することができる半導体装置の製造方法と、その半導体装置の製造方法で使用されるテンプレートを提供することを目的とする。また、製造したテンプレートの形状と、そのテンプレートによって形成された被処理膜を形成するためのパターンが、テンプレートの描画データに基づいて正しく製造されているかを調べるために使用するパターン検査データの作成方法を提供することも目的とする。本願発明の一態様によれば、インプリントリソグラフィで使用されるテンプレートに形成されるパターン、または前記テンプレートを用いて形成されるパターンの検査時に使用するパターン検査データの作成方法において、隣接する一対のライン部を形成するパターンの端部間が接続された閉ループ構造のデバイスパターン形成用パターンを有するテンプレートを形成するための描画データのパターンの外周を、外向きおよび/または内向きに所定の量だけ移動させたバイアスデータを作成する第1の工程と、前記パターンの外周を外向きと内向きの両方に所定の量だけ移動させて2つのバイアスデータを作成した場合には、前記2つのバイアスデータの差分を取り、前記パターンの外周を外向きまたは内向きの一方に所定量だけ移動させて1つのバイアスデータを作成した場合には、前記バイアスデータと前記パターンの描画データとの差分を取ってパターン検査データを作成する第2の工程と、を含むことを特徴とするパターン検査データの作成方法が提供される。本発明によれば、テンプレートの製造歩留まりを下げずに、側壁転写プロセスを用いてテンプレートを製造できるとともに、従来のインプリントリソグラフィ法で製造した場合に比して半導体装置の製造プロセスを簡略化することができるという効果を奏する。また、本発明によれば、製造したテンプレートの形状と、そのテンプレートによって形成された被処理膜を形成するためのパターンが、テンプレートの描画データに基づいて正しく製造されているかを調べることができるという効果を奏する。以下に添付図面を参照して、本発明の実施の形態にかかる半導体装置の製造方法、並びにテンプレートおよびその検査方法を詳細に説明する。なお、これらの実施の形態により本発明が限定されるものではない。また、以下の実施の形態で用いられるテンプレートや半導体装置の断面図は模式的なものであり、層の厚みと幅との関係や各層の厚みの比率などは現実のものとは異なる。さらに、以下で示す膜厚は一例であり、これに限定されるものではない。第1の実施の形態この第1の実施の形態では、閉ループ除去処理を行っていないテンプレートを用いて、被処理膜上に、最小寸法のパターンとそれ以外の寸法のパターン以下、大パターンというを形成するためのハードマスクを形成した後に、このハードマスクの閉ループ除去処理を行い、このハードマスクを用いて被処理膜をエッチングするものである。そこで、以下では、まず閉ループ除去処理を行っていないテンプレートの製造方法を説明した後、そのテンプレートを用いた半導体装置の製造方法について説明する。<テンプレートの製造方法>図1は、第1の実施の形態で使用されるテンプレートの製造方法の処理手順の一例を示すフローチャートであり、図2は、テンプレートの製造方法の手順の一例を模式的に示す断面図である。まず、石英などのテンプレート基板1A上に、CrやMoSiなどのテンプレート基板1Aに対してエッチングマスクとなるハードマスク層11Aと、酸化シリコン膜SiO2膜や窒化シリコン膜SiN膜、ポリシリコン膜などの側壁転写プロセスにおいて芯材COREとなるコア層12Aを順に堆積するステップS11。ついで、コア層12A上にレジストを塗布し、後に側壁パターンの芯材を形成するためのレジストパターン21を形成する第1のリソグラフィ処理を行うステップS12、図2a。テンプレート形成の場合には、この第1のリソグラフィ処理は電子線描画で行われるのが一般的である。側壁パターン部におけるレジストパターン21のパターンピッチとレジスト寸法は、共に最終的なテンプレート上のパターンのピッチと寸法の約2倍である。たとえば最終的に15nmの寸法が必要なときには、コア層12A上に形成されるレジストパターン21の寸法は約30nm、レジストパターン21のピッチは約60nmとなる。またこのときのレジストパターン21の膜厚は50~150nm程度である。その後、このレジストパターン21をマスクに下地のコア層12Aをエッチングし、コア層12Aのパターンを形成する。ここで形成されるパターンの寸法は、レジストパターン21の寸法とほぼ同じである。ついで、形成されたコア層12Aのパターンをエッチングプロセスによってスリミングする。このスリミングプロセスとして、CDEChemicalDryEtching法やウェット法などの等方的なエッチングプロセスが一般的に用いられ、そのプロセスはハードマスク材料、スリミング量の制御性などによって決定される。たとえばコア層12AとしてSiN膜を選択した場合には、ホットリン酸によるウェットエッチングなどを用いることができる。スリミングによって細らせる量はテンプレート上の最終的な寸法の約1/2片側の端部辺りが目安である。たとえば最終的に15nmの寸法が必要なときには、スリミング量は片側辺り約7.5nmとなる。コア層12Aのスリミングプロセスが終了した後、レジストパターン21を剥離する。レジスト剥離プロセスとしては、酸素雰囲気での灰化プロセスO2アッシャーなどが一般的である。以上によって、ハードマスク層11A上に芯材12が形成されるステップS13、図2b。ついで、形成した芯材12のパターンの側壁に側壁パターン13Aを形成するステップS14、図2c。側壁パターン形成方法の詳細は省略するが、側壁材となる酸化膜や窒化膜などの絶縁膜をCVD法やスパッタリング法などの成膜法用いて芯材12を形成したハードマスク層11A上に堆積させ、RIEReactiveIonEtchingなどの異方性エッチングによってエッチバックして芯材12の側壁部のみにパターンを残す方式が一般的である。この側壁パターン13Aの寸法は、側壁材の堆積膜厚にほぼ一致し、その世代の集積回路の最小寸法と同じ値になるように設定する。側壁パターン13Aの寸法は、側壁膜の堆積膜にほぼ一致するため、寸法制御性は極めて高い。その後、側壁パターン13Aを有する芯材12が形成されたハードマスク層11A上の全面にレジストを塗布し、最小寸法パターンを形成する領域以下、最小寸法パターン形成領域という以外のパターンを形成する箇所の芯材12を残存させるようにレジストパターン22を形成する第2のリソグラフィ処理を行うステップS15、図2d。これによって、最小寸法パターン形成領域は露出し、それ以外の領域たとえば周辺回路が形成される領域はレジストパターン22で覆われる。このとき形成するレジストパターン22の膜厚は、第1のリソグラフィ処理でのレジストパターン21の膜厚よりも厚くなる。ついで、露出された側壁パターンを形成した芯材12のうちの芯材12をエッチングによって除去する。このエッチング法として、気相HF処理法などが一般的に知られている。このとき最小寸法パターン形成領域の芯材12のみ除去され、最小寸法パターン形成領域以外の芯材12はレジストパターン22で覆われているため除去されない。その後、レジストパターン22を剥離する。これによって、最小寸法パターン形成領域では、側壁パターン13Aによって最終的な目標となる寸法とピッチを有する第1のパターン13が形成され、最小寸法パターン形成領域以外の領域では、側壁パターン13Aを有する芯材12による第2のパターン14が形成された状態となるステップS16、図2e。なお、最小寸法パターンとは、側壁転写プロセスで形成される側壁パターン13Aの高さによって規定されるラインアンドスペースパターンを用いて形成されるパターンのことをいい、それ以外の寸法のパターンはすべて大パターンというものとする。最小寸法パターンは、たとえばNAND型フラッシュメモリのメモリセル部に形成されるパターンであり、大パターンはメモリセル部の周辺に形成される周辺回路部などに形成されるパターンである。ついで、下地となるハードマスク層11Aを、最小寸法パターン形成領域では第1のパターン13をマスクとして、最小寸法パターン形成領域以外の領域では第2のパターン14をマスクとして、エッチングするステップS17、図2f。これによって、ハードマスク層11Aに、第1のパターン13と、第2のパターン14とが転写され、ハードマスク11が形成される。その後、マスクとなった第1のパターン13と第2のパターン14をエッチングによって除去し、ハードマスク11をマスクにしてテンプレート基板1Aをエッチングし、ハードマスク11を剥離する。これによって、溝凹部2を有する親テンプレート1が形成されるステップS18、図2g。そして、親テンプレート1から、子テンプレート5を形成するステップS19、図2h。この子テンプレート5は、コピーテンプレートのことであり、ナノインプリント法を用いた集積回路量産のためにはこのような子テンプレート5を大量に作製する必要がある。親テンプレート1から子テンプレート5を作製するには、ナノインプリントリソグラフィを用いるのが一般的である。子テンプレート5は、親テンプレート1の凹凸が逆転したものであり、親テンプレート1の凸部だった領域に凹部6,7が形成される。凹部6は、最小パターン寸法形成領域に形成され、凹部7は、それ以外の領域に形成される。以上のようにして、テンプレートの作製処理が終了する。図3は、第1の実施の形態の方法によって製造された子テンプレートの一例を示す平面図である。この図3に示されるように、子テンプレート5の最小パターン寸法形成領域に形成される凹部6は、上記の側壁パターン13Aに対応しており、閉ループを構成している。以上で説明した工程では、側壁転写プロセスを用いて、子テンプレート5を形成しているので、芯材12を除去するステップS17以後のパターンは閉ループ状となっている。そのため、従来では、ステップS17図2eで、フォトリソグラフィ技術によって、閉ループを除去する処理を行ってからテンプレート基板1Aをエッチングしていたが、この第1の実施の形態では、閉ループ除去処理を行わずに、テンプレート基板1Aをエッチングしている。これによって、テンプレートの作製にかかる処理工程を削減することが可能となる。<半導体装置の製造方法>図4は、本発明の第1の実施の形態による半導体装置の製造方法の手順の一例を示すフローチャートであり、図5は、半導体装置の製造方法の手順の一例を模式的に示す断面図である。ここでは、処理対象である被処理膜としてシリコン基板以下、単に基板ともいうを例に上げ、シリコン基板に加工を行う場合について説明する。まず、被処理膜であるシリコン基板51上に、シリコン窒化膜などのハードマスク層61Aを形成する。ついで、ハードマスク層61A上に、熱硬化性または光硬化性の有機材料からなるインプリント材71Aを必要量滴下し、上記のテンプレートの製造方法で作製された閉ループ除去処理をしていない子テンプレート5のパターン形成面をハードマスク層61Aと対向させながら、基板51に押し付けるステップS31、図5a。この状態で、基板に紫外線などの光を照射し、または基板51を加熱し、インプリント材71Aを固化させる。その後、子テンプレート5を基板51から取り外すことによって、ハードマスク層61A上に、レジストパターン71が形成されるステップS32、図5b。上記したように、子テンプレート5は、最小寸法パターン形成領域では閉ループ構造を有しているので、レジストパターン71も最小寸法パターン形成領域では閉ループ構造を有している。ついで、レジストパターン71をマスクとしてハードマスク層61Aをエッチングして、ハードマスク61を形成するステップS33、図5c。なお、このハードマスク61も、子テンプレート5のパターン形状がそのまま転写されたものであるので、平面視上では、最小寸法パターン形成領域のパターンの端部において、閉ループ構造を有している。その後、ハードマスク61を形成した基板51上に、レジストを塗布し、リソグラフィ技術によってレジストパターン72を形成し、ハードマスク61の閉ループを除去する処理を行うステップS34、図5d。図6は、閉ループ除去時に使用される露光マスクの一例を示す図である。この図に示されるように、この閉ループの切断に用いる露光マスク90は、遮光膜92で覆われた透明基板上に、ナノインプリントで形成したハードマスク61のラインアンドスペース部のライン端部に光が照射されるように透光部窓91を設けたパターンとなっている。また、この露光処理に用いられる露光マスク90は、光学的近接効果OPE:OpticalProximityEffectやプロセス的近接効果PPE:ProcessProximityEffectをマスクパターンで補正したマスクにすることが望ましい。さらに、露光処理にArF液浸露光装置を用いてもよいが、露光工程のパターンサイズがナノインプリントリソグラフィそれよりも大きいので、より長波長の露光光を使用する露光装置を用いてもよい。これによって、ウエハ工程でのプロセスコスト低減を図ることができる。このような露光マスク90を使用して、ハードマスク61の閉ループ部に対応する領域のみレジストを除去したレジストパターン72を形成する。そして、このレジストパターンをマスクとして、ハードマスク61をエッチングし、ハードマスク61の閉ループ部が除去される。この結果、ハードマスク61は、最小寸法パターン形成領域では、ラインアンドスペースパターンに対応したマスクが形成される。レジストパターン72を除去した後、閉ループ除去処理されたハードマスク61を用いて、被処理膜である基板51をエッチングし、凹部52を形成するステップS36、図5e。以上のようにして、基板51などの被処理膜の加工処理が行われる。この後は、従来の半導体装置の製造プロセスと同様にして処理が行われる。なお、上述した説明では、子テンプレート5のパターンをハードマスク層61Aに転写してハードマスク61を形成した後に、ハードマスク61の閉ループパターンを除去する工程を、その目的のみとして独立に行っていたが、半導体装置を製造する処理工程において、ウエハ上の閉ループを除去する工程は、他の工程にマージすることも可能である。このようにナノインプリント工程でパターンを形成し、閉ループ除去処理をウエハ基板上のプロセスで行ったとしても、工程数の増加、すなわちコストの増加は生じることがない。図7は、ナノインプリント法を用いて半導体装置を製造する場合における従来例と第1の実施の形態の工程数を比較する図である。従来例のように、テンプレートに最小寸法パターンとともにそれ以外の大パターンを形成し、さらにテンプレート上で閉ループ除去処理まで行う場合には、テンプレートを製造する工程数がたとえば30工程近くなる。これは、たとえば上述した特許文献3に記載のテンプレート製造方法で、側壁パターンの閉ループを除去するには、成膜工程、リソグラフィ工程、エッチング工程および剥離工程が追加されることによる。そして、このような新たな工程の追加によって、テンプレートの製造プロセスはさらに複雑なものとなり、テンプレート製造の歩留まりを下げてしまうという問題点がある。つまり、このようなテンプレートの加工は、微細な寸法の加工であるので、コスト高の要因となる。また、このような複雑なプロセスを経て作製されるテンプレートを用いて半導体装置を製造した場合には、半導体装置の製造コストも上がってしまうという問題点もあった。一方、第1の実施の形態のように、閉ループ処理をテンプレート上で行わず、閉ループ構造を有するパターンを処理対象である基板51上に形成し、基板51上で閉ループ除去処理を行うようにすると、テンプレートを製造するための工程数を、1/3近くに減少させることが可能となる。また、閉ループ除去処理を基板51上で行うようにしても、閉ループ除去処理を、他の工程とマージすることが可能であるので、半導体装置の製造工程数は、従来例と比較してほとんど増加しない。ここで、閉ループ除去工程を他の工程とマージする例について説明する。NAND型フラッシュメモリのメモリセルを形成する際に、閉ループ除去処理を施していないテンプレートを用いてパターニングを行なってワード線を形成すると、隣接する一対のワード線間の端部には閉ループ構造が形成される。この閉ループ構造を除去する工程は、たとえばメモリセルがフローティングゲート構造の場合には、フローティングゲート電極の所定の深さまで開口した所定形状の開口部をエッチングすることによって抵抗素子またはキャパシタンス素子を形成する工程にマージさせることができる。この第1の実施の形態によれば、インプリント法で半導体装置を製造する場合に、隣接する一対のラインアンドスペースパターン間の端部が接続される閉ループ構造の除去処理を行っていないテンプレートを用いて、被処理対象上にパターンを形成し、被処理対象上でパターンに形成される閉ループパターンをリソグラフィ技術によって除去した。これによって、テンプレートの製造歩留まりを下げることなく、所望の特性を有する半導体装置を製造することができるという効果を有する。また、テンプレートの製造にかかるコストを従来に比して抑えることができるとともに、半導体装置の製造工程数を大幅に増加させることがないので、半導体装置の製造にかかるコストも従来に比して抑えることができるという効果を有する。第2の実施の形態第1の実施の形態では、最小寸法パターンとそれ以外の大パターンとを有し、閉ループ除去処理を行っていないテンプレートを用いて、基板上にパターンを形成し、基板上で閉ループ除去を行う場合について説明した。この第2の実施の形態では、最小寸法パターンを有し、閉ループ除去処理を行っていないテンプレートを用いて基板上にパターンを形成した後、最小寸法パターン以外のパターンをリソグラフィで基板上に形成し、閉ループ除去処理を行う場合について説明する。そこで、以下では、まず閉ループ除去処理を行っていない最小寸法パターンのみを有するテンプレートの製造方法を説明した後、そのテンプレートを用いた半導体装置の製造方法について説明する。<テンプレートの製造方法>図8は、第2の実施の形態で使用されるテンプレートの製造方法の処理手順の一例を示すフローチャートであり、図9は、テンプレートの製造方法の手順の一例を模式的に示す断面図である。まず、第1の実施の形態のステップS11~S14と図2a~図2cで示したように、テンプレート基板1A上にハードマスク層11Aとコア層12Aを順に堆積し、リソグラフィ技術とエッチング技術とを用いて所望の寸法とピッチを有するパターンをコア層12Aに形成して芯材12を形成した後、芯材12に側壁パターン13Aを形成するステップS51~S54。ついで、側壁パターン13Aを形成した芯材12のうち、芯材12をVPC法などのエッチングによって除去するステップS55、図9a。このとき、第1の実施の形態とは異なり、テンプレート基板1A上に形成されたすべての芯材12が除去される。その後、下地となるハードマスク層11Aを、側壁パターン13AをマスクとしてエッチングするステップS56、図9b。これによって、ハードマスク層11Aに側壁パターン13Aが転写され、ハードマスク11が形成される。ついで、マスクとなった側壁パターン13Aをエッチングによって除去し、ハードマスク11をマスクにテンプレート基板1Aをエッチングした後、ハードマスク11を剥離する。これによって、親テンプレート1が形成されるステップS57、図9c。そして、ナノインプリントリソグラフィなどの方法によって、親テンプレート1から子テンプレート5を形成するステップS58、図9d。以上のようにして、テンプレートの製造処理が終了する。図10は、第2の実施の形態の方法によって製造された子テンプレートの一例を示す平面図である。この図10に示されるように、子テンプレート5には凹部6によってパターンが形成されている。このパターンは、最小寸法のラインアンドスペースパターンであり、その端部は閉ループ構造を有している。第1の実施の形態では、最小寸法パターンのほかに、それ以外の寸法の大パターンもテンプレート上に形成していたが、この第2の実施の形態では、最小寸法パターンのみをテンプレート上に形成したので、テンプレート基板上で大パターンを形成するためのリソグラフィ工程を削減することができるので、第1の実施の形態に比して、さらにテンプレートの作製にかかる処理工程を削減することが可能となる。<半導体装置の製造方法>図11は、本発明の第2の実施の形態による半導体装置の製造方法の手順の一例を示すフローチャートであり、図12は、半導体装置の製造方法の手順の一例を模式的に示す断面図である。まず、処理対象であるシリコン基板などの基板51上に、種類の異なる第1のハードマスク層62Aと第2のハードマスク層63Aを順に堆積する。第1と第2のハードマスク層62A,63Aとして、シリコン酸化膜やシリコン窒化膜などを例示することができる。ついで、第2のハードマスク層63A上に、光硬化性または熱硬化性の有機材料からなるインプリント材71Aを必要量滴下し、上記のテンプレートの製造方法で作製された、閉ループ除去処理をしていない最小寸法パターンのみが形成された子テンプレート5のパターン形成面を第2のハードマスク層63Aと対向させながら、基板51に押し付けるステップS71、図12a。この状態で、基板51に紫外線などの光を照射し、または基板51を加熱し、インプリント材71Aを固化させた後、子テンプレート5を基板51から取り外すことによって、第2のハードマスク63A上に、レジストパターン71が形成されるステップS72、図12b。ついで、レジストパターン71をマスクとして第2のハードマスク層63Aをエッチングして、第1のハードマスク63を形成するステップS73、図12c。なお、この第1のハードマスク63は、子テンプレート5のパターン形状がそのまま転写されたものであるので、最小寸法パターンのみであり、また、ラインアンドスペースパターンの端部において閉ループ構造を有している。その後、第1のハードマスク63を形成した基板51上にレジストを塗布した後、フォトリソグラフィ技術によって、最小寸法パターン形成領域以外の領域に周辺回路などの大パターンを形成するためのレジストパターン72を形成するステップS74、図12d。その後、第1のハードマスク63とレジストパターン72とをマスクとして第1のハードマスク層62Aをエッチングし、第2のハードマスク62を形成するステップS75、図12e。これによって、最小寸法パターン形成領域では、最小寸法パターンのマスクが形成され、それ以外の領域では、大パターンのマスクが形成される。ついで、第2のハードマスク62が形成された基板51上にレジストを塗布した後、リソグラフィ技術によって、第2のハードマスク62の閉ループを除去するためのレジストパターン73の形成処理を行うステップS76、図12f。このレジストパターン73の形成処理は、第1の実施の形態で説明したのと同様である。その後、レジストパターン73をマスクとして、露出した第2のハードマスク62をエッチングし、第2のハードマスク62の閉ループ部分が除去されるステップS77。この閉ループ部分が切断されることによって、ラインアンドスペースパターンが形成される。レジストパターン73を除去した後、閉ループ除去処理された第2のハードマスク62を用いて、基板51をエッチングし、凹部52を形成するステップS78、図12g。以上のようにして、基板などの被処理膜の加工処理が行われる。この後は、従来の半導体装置の製造プロセスと同様にして処理が行われる。なお、上述した半導体装置の製造工程では、最初に第2のハードマスク62の閉ループ除去処理を行い、その後で周辺回路の形成処理を行っていたが、これらの工程の順序を逆にしてもよい。また、第2のハードマスク62の閉ループ除去処理を、半導体装置の製造工程の他のリソグラフィ工程とマージしてもよい。ここで、第2の実施の形態における半導体装置の製造方法の具体例について、NAND型フラッシュメモリの素子分離パターンを形成するためのリソグラフィプロセスを例に挙げて説明する。図13は、NAND型フラッシュメモリの素子分離パターンを形成するための手順の一例を模式的に示す平面図である。NAND型フラッシュメモリ250の素子分離パターンは、メモリセル部260と呼ばれる最も微細な線幅が要求されるパターンと、周辺回路部270と呼ばれるセル部よりも線幅が大きいパターンとに大別される。一般的に、セル部260のパターンはラインアンドスペースなど単純な繰り返しパターンとなる場合が多く、周辺回路部270はデバイス設計者が設計したランダムなデバイス回路パターンとなる。まず、図13bに示されるように、被加工膜が形成された半導体基板上に、テンプレート製造方法で凹部6が形成された子テンプレート5を用いたナノインプリントリソグラフィ法によって、セル部260のレジストパターンを形成するための第1のリソグラフィ処理を行う。この子テンプレート5は上述したように側壁転写工程を用いて作製されているので、最小寸法パターンは閉ループ構造を有している。その後、このレジストパターンをマスクとして、被加工膜をエッチングし、半導体基板上に被加工膜パターンを形成する。この被加工膜パターンは、ラインアンドスペースパターン201が形成されてなるものであるが、隣接する一対のラインアンドスペースパターン201間の端部201Aはパターンで接続された構造を有している。第1のリソグラフィ処理をナノインプリント法で行った後、図13cに示されるように、被加工膜パターンを形成した半導体基板上にレジストを塗布し、ラインアンドスペースパターン201の閉ループ端部201Aを切断するための露光処理第2のリソグラフィ処理を行う。この閉ループの切断に用いるマスクパターンを形成するための露光マスク100は、遮光膜101が形成された透明基板のナノインプリントで形成したラインアンドスペースパターン201のライン端部201Aに光が照射されるように開口部窓102を開けたパターンとなっている。その後、図13cに示されるように、半導体基板上の全面にレジストを塗布し、露光マスク110を用いて、周辺回路パターン220形成のための第3のリソグラフィ処理を施す。周辺回路パターン220が形成された露光マスク110を通してレーザビームをレジストに照射する。その後、ナノインプリントリソグラフィで形成された最小寸法パターン210と、第3のリソグラフィ処理で形成された周辺回路パターン220と、をマスクとして、被加工膜をエッチングし、最小寸法パターン形成領域と周辺回路パターン形成領域のそれぞれに素子分離の加工パターンが形成される。なお、ここでは、図13bの閉ループ除去処理の後に、周辺回路パターンの形成処理を行っているが、この順番は逆でもよい。この第2の実施の形態によっても、第1の実施の形態と同様の効果を得ることができる。第3の実施の形態この第3の実施の形態では、第1と第2の実施の形態とは異なる方法でテンプレートを製造する場合について説明する。図14は、第3の実施の形態によるテンプレートの製造方法の手順の一例を示す断面図である。まず、石英などのテンプレート基板1A上にCrやMoSiなどのテンプレート基板1Aに対してエッチングマスクとなるハードマスク層15Aを堆積する。ついで、ハードマスク層15A上にレジストを塗布し、第1のリソグラフィ処理を行って、後に側壁パターンの芯材となるレジストパターン21を形成する図14a。このレジストパターン21の形成は、第1の実施の形態で説明したのと同様である。その後、このレジストパターン21をマスクに下地のハードマスク層15Aをエッチングし、芯材15パターンを形成する。なお、第1の実施の形態では、テンプレート基板1A上にハードマスク層11Aとコア層12Aの2層を積層して、コア層12Aから芯材12が形成されていたが、この第3の実施の形態では、テンプレート基板1A上にハードマスク層15Aの1層のみを堆積しているので、芯材15はこのハードマスク層15Aから形成される。つづけて、CDE法やウェット法などの等方エッチングプロセスを用いて、形成した芯材15のスリミングを行う図14b。このスリミングによって細らせる量は、テンプレート上の最終的な寸法の約1/2片側辺りが目安である。芯材15のスリミングプロセスが終了した後、レジストパターン21を剥離する。ついで、形成した芯材15パターンの側壁に側壁パターン13Aを形成する図14c。側壁パターン13Aの形成方法の詳細は省略するが、側壁材となる酸化膜や窒化膜などの絶縁膜を芯材15を形成したテンプレート基板1A上に堆積し、エッチバックすることによって、芯材15の側壁部のみに側壁パターン13Aを残す。側壁パターン13Aの寸法は、側壁材の堆積膜厚にほぼ一致し、その世代の集積回路の最小寸法と同じ値になるように設定される。また、側壁パターン13Aの寸法は側壁材の堆積膜にほぼ一致するため、寸法制御性は極めて高い。その後、側壁パターン13Aを形成した芯材12が形成されたテンプレート基板1A上の全面にレジストを塗布し、最小寸法パターン形成領域以外の大パターン形成領域の芯材15を残存させるようにレジストパターン22を形成する第2のリソグラフィ処理を行う図14d。これによって、最小寸法パターン形成領域は露出され、それ以外の大パターン形成領域たとえば周辺回路形成領域はレジストパターン22で覆われる。このとき形成するレジスト膜厚は、第1のリソグラフィ処理でのレジスト膜厚よりも厚くなる。ついで、最小寸法パターン形成領域の芯材15をVPC法などのエッチング法によって除去する図14e。このとき、最小寸法パターン形成領域以外の大パターン形成領域の芯材15はレジストパターン22で覆われているため除去されない。そして、レジストパターン22を剥離する。これによって、最小寸法パターン形成領域では、最終的な目標となる寸法とピッチを有する側壁パターン13Aからなるパターン13が形成され、大パターン形成領域では、側壁パターン13Aを形成した芯材15によるパターン16が形成された状態となる。その後、下地となるテンプレート基板1Aを、最小寸法パターン形成領域ではパターン13をマスクとしてエッチングし、大パターン形成領域ではパターン16をマスクとしてエッチングする図14f。これによって、テンプレート基板1Aには、パターン13,16以外の部分に凹部2を有する親テンプレート1が形成される。そして、ナノインプリントリソグラフィなどの方法によって、親テンプレート1から子テンプレート5を形成する図14g。この子テンプレート5は、親テンプレート1の凹凸が逆転しており、親テンプレート1の凸部が凹部6となっている。なお、以上のようにして形成された子テンプレート5を用いて半導体装置を製造する方法は、第1の実施の形態で説明したのと同様であるので、その説明を省略する。また、上記した説明では、第1の実施の形態のテンプレートの製造方法に対応するものであったが、第2の実施の形態のテンプレートの製造方法にも同様に適用することができる。この場合には、最小寸法パターンしか形成しないので、図14dで大パターン形成領域にレジストパターン22を形成する処理が必要なくすなわち、第2のリソグラフィ処理が不要であり、図14eで、すべての芯材15を除去する以外は、上記した説明と同じである。この第3の実施の形態によれば、テンプレートを製造する際に、テンプレート基板1Aをエッチングするためのハードマスクパターン13,16を形成するのに必要なハードマスク層15Aを1層のみテンプレート基板1A上に形成し、このハードマスク層15Aから側壁転写プロセスによって最小寸法パターンを有するパターン13を形成したので、第1と第2の実施の形態の場合に比して、テンプレートの製造工程数を削減できるという効果を、第1と第2の実施の形態の効果に加えて有する。第4の実施の形態この第4の実施の形態では、第1の実施の形態のテンプレートの製造方法において、ハードマスク層にパターンを転写する前の段階で、最小寸法パターンとそれ以外のパターン大パターンとを分けて作成する場合について説明する。図15は、この第4の実施の形態によるテンプレートの製造方法の手順の一例を示す断面図である。まず、石英などのテンプレート基板1A上に、CrやMoSiなどのテンプレート基板1Aに対してエッチングマスクとなるハードマスク層11Aと、酸化シリコン膜SiO2膜や窒化シリコン膜SiN膜、ポリシリコン膜などの側壁転写プロセスにおいて芯材となるコア層12Aを順に堆積する。ついで、コア層12A上にレジストを塗布し、最小パターン寸法形成領域にのみ、後に側壁パターンの芯材となるレジストパターン21を形成する第1のリソグラフィ処理を行う図15a。その後、このレジストパターン21をマスクに下地のコア層12Aをエッチングし、コア層12Aのパターンを形成する。続けて、形成したコア層12Aのパターンに対して、CDE法やウェット法などの等方的なエッチングプロセスを用いて、スリミングを行う。コア層12Aのスリミングプロセスが終了した後、レジストパターン21を剥離する。以上によって、最小寸法パターン形成領域にのみ芯材12が形成される図15b。ついで、形成した芯材12の側壁に側壁パターン13Aを形成する図15c。この側壁パターン13Aは、たとえば、側壁材となる酸化膜や窒化膜などの絶縁膜を芯材12を形成したハードマスク層11A上に堆積させた後、エッチバックすることによって、芯材12の側壁部のみに形成することができる。また、この芯材12は、最小寸法パターン形成領域のみ形成され、大パターン形成領域には形成されない。その後、芯材12をVPC法などのエッチング法によって除去する図15d。ついで、側壁パターン13Aが形成されたハードマスク層11A上にレジストを塗布し、最小寸法パターン以外の大パターンを形成するためのレジストパターン22を形成する第2のリソグラフィ処理を行う図15e。その後、最小寸法パターン形成領域では側壁パターン13Aをマスクとして、また大パターン形成領域ではレジストパターン22をマスクとして、ハードマスク層11Aをエッチングし、ハードマスク11を形成する図15f。さらに、このハードマスク11をマスクとして、テンプレート基板1Aをエッチングし、親テンプレート1を形成する図15g。この親テンプレート1には、ハードマスク11が形成されていない部分に凹部溝2が形成される。そして、この親テンプレート1から、ナノインプリントリソグラフィ法などの方法によって、子テンプレート5を形成する図15h。この子テンプレート5は、親テンプレート1の凹凸を逆転したものであり、親テンプレート1の凸部に対応する部分が凹部6となっている。以上によって、テンプレートの製造処理が終了する。なお、以上のようにして形成されたテンプレートを用いて半導体装置を製造する方法は、第1の実施の形態で説明したのと同様であるので、その説明を省略する。この第4の実施の形態によっても、第1の実施の形態と同様の効果を得ることができる。第5の実施の形態従来では、製造したテンプレートのパターン形状と、そのテンプレートによって形成された被処理膜に形成されるパターン形状については、検査するためのデータは存在しないので、これらのパターン形状がテンプレートの描画データに基づいて正しく製造されているか否かを調べることができなかった。そこで、この第5の実施の形態では、第1~第4の実施の形態で作製した親テンプレートと子テンプレート、および第1~第4の実施の形態で説明したようにインプリントリソグラフィを用いて子テンプレートを被処理膜上に転写したパターンを検査するために使用するパターン検査データの作成方法について説明する。図16は、パターン検査データの作成方法の手順の一例を示すフローチャートであり、図17と図18は、パターン検査データの作成方法の手順の一例を模式的に示す図である。ここで、図17は、閉ループ除去処理をしていない最小寸法パターンと大パターンとを有する親テンプレートおよび子テンプレートと、子テンプレートを用いて被処理膜上に形成したパターンと、を検査するためのパターン検査データの作成方法の手順を示している。また、図18は、閉ループ除去処理をしていない最小寸法パターンのみを有する親テンプレートおよび子テンプレートと、子テンプレートを用いて被処理膜上に形成したパターンと、を検査するためのパターン検査データの作成方法の手順を示している。まず、図17aと図18aに示される、テンプレートを製造する際に使用する描画データ301に対して、プラスバイアス処理を行ってプラスバイアスデータ302を作成し図17b、図18b、また、マイナスバイアス処理を行ってマイナスバイアスデータ303を作成するステップS101、図17c、図18c。プラスバイアス処理は、描画データ301に含まれるパターンデータについて、その外周部301Aを所定量aだけ太らせる処理であり、マイナスバイアス処理は、描画データ301に含まれるパターンデータについて、その外周部301Aを所定量bだけ細らせる処理である。これらのバイアス量a,bとしては、回路上の最小線幅の1/2が目安である。またプラスバイアス量aとマイナスバイアス量bの絶対値は等しい│a│=│b│ことが望ましいが、用いるテンプレート作製プロセスやウエハプロセスの特性によって、プラスバイアス量aとマイナスバイアス量bの絶対値を変えてもよい。ついで、プラスバイアスデータ302とマイナスバイアスデータ303を用いて、差分データ310を作成するステップS102、図17d、図18d。この差分データ310は、元のテンプレートの描画データ301から見ると、テンプレートの描画データ301の周囲をループ状に取り囲んだ形状になっている。つまり、プラスバイアスデータ302とマイナスバイアスデータ303とが重なる部分については、データは存在しないので白領域とし、両者が重ならない部分については、いずれかのデータが存在するので黒領域とすると、黒領域がループ状となっている。このループ状の部分が、側壁パターンに対応する。その後、差分データ310から第1のパターン検査データ320を作成するステップS103。第1、第3および第4の実施の形態で説明したように、検査対象のテンプレート、またはそのテンプレートから作製したパターンが、最小寸法パターンと大パターンとを有する場合には、この差分データ310に、大パターン315を付加し、第1のパターン検査データ320を作成する図17e。この第1のパターン検査データ320は、第1、第3および第4の実施の形態で説明した、閉ループ除去処理を行っていない最小寸法パターンと大パターンが形成された親テンプレート1と、子テンプレート5を用いたインプリントリソグラフィで作製された被処理膜上に形成されたパターンの検査に用いられる。なお、図18に示されるように、閉ループ除去処理を行っていない最小寸法パターンのみを有する親テンプレート1および子テンプレート5と、子テンプレート5を用いて形成した被処理膜上のパターンと、に使用するパターン検査データの場合には、大パターンをつける必要がないので、ステップS102で得られた差分データ310がそのまま第1のパターン検査データ320となる図18d。さらに、この第1のパターン検査データ320の白黒を反転させることで、第2のパターン検査データ330を作成するステップS104、図17f、図18e。この第2のパターン検査データ330は、第1、第3および第4の実施の形態で説明した、閉ループ除去処理を行っていない最小寸法パターンと大パターンが形成された子テンプレート5の検査に用いられる。以上によって、パターン検査データの作成処理が終了する。なお、ここでは、プラスバイアス処理とマイナスバイアス処理を行って、両者の差分データ310を取得するようにしているが、いずれかのバイアス処理のみを行い、そのバイアスデータと描画データ301との差分をとったものを差分データとしてもよい。上記したように、以上のようにして作成された第1のパターン検査データ320は、親テンプレート1と、子テンプレート5を用いて形成した被処理膜上のパターンの検査に用いられ、第2のパターン検査データ330は、子テンプレート5の検査に用いられる。このパターン検査方法は、たとえば作製された親テンプレート1、子テンプレート5および被処理膜上のパターンを、撮像装置などで撮像してその画像データを取得し、取得した画像データと、上記のパターン検査データの作成方法で得られた第1または第2のパターン検査データ320,330とを比較する処理を、情報処理装置などで実行させることによって行われる。なお、上述したパターン検査データの作成方法とパターン検査方法をコンピュータに実行させるためのプログラムとすることも可能である。このパターン検査データの作成方法またはパターン検査方法をコンピュータに実行させるためのプログラムは、インストール可能な形式または実行可能な形式のファイルでCD-ROMCompactDiskReadOnlyMemory、フロッピー登録商標ディスク、DVDDigitalVersatileDiscまたはDigitalVideoDiscなどのコンピュータで読み取り可能な記録媒体に記録されて提供される。また、上述したパターン検査データの作成方法またはをパターン検査方法をコンピュータに実行させるためのプログラムを、インターネットなどのネットワークに接続されたコンピュータ上に格納し、ネットワーク経由でダウンロードさせることにより提供するように構成してもよい。このようにパターン検査データの作成方法またはパターン検査方法をコンピュータに実行させるプログラムとすることで、上記したパターン検査データの作成方法またはパターン検査方法は、CPUCentralProcessingUnitの演算手段と、ROMReadOnlyMemoryやRAMRandomAccessMemoryなどの記憶手段と、HDDHardDiskDriveなどの二次記憶手段と、CD-ROMドライブ装置などの外部記憶手段と、ディスプレイ装置などの表示手段と、キーボードやマウスなどの入力手段と、また必要に応じてネットワークボードなどのネットワークインタフェース手段と、を備えたパーソナルコンピュータなどの情報処理装置で実行することができる。この場合には、二次記憶手段にインストールされたパターン検査データの作成方法またはパターン検査方法をコンピュータに実行させるプログラムを、RAMなどの記憶手段に展開し、演算手段で実行することで、上記の方法が行われる。この第5の実施の形態によれば、描画データ301に基づいて作製された親テンプレート1および子テンプレート5と、子テンプレート5からインプリントリソグラフィで作製された被処理膜上のパターンと、について、所望のパターンを有しているかについて検査することができるという効果を有する。なお、上述した説明では、親テンプレート1から作製した子テンプレート5を用いて、半導体装置を製造する場合を例に挙げたが、親テンプレート1をそのまま半導体装置の製造に使用してもよい。"