"バンドパスΔΣ変調器により構成され、アナログ入力信号をディジタル出力信号に変換するA/D変換器を含み、前記バンドパスΔΣ変調器は、前記アナログ入力信号に応答して所定の周波数でバンドパス特性を示して前記所定の周波数と異なる他の周波数で減衰特性を示す共振器と、前記共振器の出力信号が供給される量子化器と、前記量子化器の出力信号が供給されるローカルD/A変換器とを含み、前記バンドパスΔΣ変調器は、前記アナログ入力信号と前記ローカルD/A変換器の出力のローカルアナログ信号との差の信号を生成して前記共振器に供給して、前記バンドパスΔΣ変調器は、前記量子化器の入力に前記アナログ入力信号を供給するための加算器を更に含み、前記アナログ入力信号を前記加算器の入力に供給する一方、前記量子化器のスパイクノイズによる前記共振器の前記入力への影響を低減する信号伝達回路を前記加算器の前記入力と前記共振器の前記入力との間に更に含む半導体集積回路。前記信号伝達回路はローパスフィルタとボルテージフォロワーと信号遅延回路のいずれかで構成されている請求項1に記載の半導体集積回路。前記加算器の前記入力と前記共振器の前記入力におけるサンプリングタイミングを決定するクロック信号に遅延回路を設けたことを特徴とする請求項1記載の半導体集積回路。前記共振器と、前記量子化器と、前記ローカルD/A変換器とは所定の周波数のサンプリング信号に応答して動作して、前記サンプリング信号の前記所定の周波数は前記アナログ入力信号の最高周波数の4倍から誤差を持つように設定されている請求項1に記載の半導体集積回路。前記共振器は、前記共振器の入力と出力との間に直列に接続された複数の遅延回路もしくは積分回路と、前記共振器の前記出力と前記入力との間に接続された帰還回路とを含む請求項1に記載の半導体集積回路。前記共振器の前記複数の遅延回路もしくは前記複数の積分回路の少なくとも1つの遅延回路もしくは1つの積分回路は2つのサンプリング容量と、前記サンプリング信号の前記所定の周波数の半分の逆位相のサンプリングスイッチ信号で制御される2系統のスイッチとを含むダブルサンプリングアーキテクチャーにより構成されている請求項1に記載の半導体集積回路。RFアナログフロントエンドと、A/D変換器と、ディジタル信号処理ユニットとを半導体チップ内部に含み、前記RFアナログフロントエンドは、ローノイズアンプと、RFローカル信号発振器と、受信ミキサとを含み、前記A/D変換器は、アナログ入力信号をディジタル出力信号に変換するバンドパスΔΣ変調器により構成され、前記ローノイズアンプはアンテナで受信されたRF受信信号を増幅して、前記ローノイズアンプのRF増幅信号は前記受信ミキサの一方の入力に供給され、前記RFローカル信号発振器からのRFローカル信号は前記受信ミキサの他方の入力に供給され、前記受信ミキサでは前記RF増幅出力信号と前記RFローカル信号とのミキシングが行われ、前記受信ミキサの出力からファーストダウンコンバージョンにより第1中間周波数信号が生成され、前記第1中間周波数信号が前記バンドパスΔΣ変調器により構成された前記A/D変換器に供給されることにより、前記A/D変換器では前記第1中間周波数のアナログ信号からディジタル信号へのA/D変換が実行され、前記バンドパスΔΣ変調器は、前記アナログ入力信号に応答して所定の周波数でバンドパス特性を示して前記所定の周波数と異なる他の周波数で減衰特性を示す共振器と、前記共振器の出力信号が供給される量子化器と、前記量子化器の出力信号が供給されるローカルD/A変換器とを含み、前記バンドパスΔΣ変調器は、前記アナログ入力信号と前記ローカルD/A変換器の出力のローカルアナログ信号との差の信号を生成して前記共振器に供給して、前記バンドパスΔΣ変調器は、前記量子化器の入力に前記アナログ入力信号を供給するための加算器を更に含み、前記アナログ入力信号を前記加算器の入力に供給する一方、前記量子化器のスパイクノイズによる前記共振器の前記入力への影響を低減する信号伝達回路を前記加算器の前記入力と前記共振器の前記入力との間に更に含む半導体集積回路。複数の周波数帯域を持つ複数のRF増幅信号は前記受信ミキサでの前記ファーストダウンコンバージョンにより共通の周波数の前記第1中間周波数信号に周波数変換される請求項7に記載の半導体集積回路。前記複数のRF増幅信号はFMラジオのRF受信信号とAMラジオのRF受信信号とである請求項8に記載の半導体集積回路。前記複数のRF増幅信号は、GSM850、GSM900、DCS1800、PCS1900、WCDMAのRF受信信号の少なくともいずれか2つのRF受信信号である請求項8に記載の半導体集積回路。前記信号伝達回路はローパスフィルタとボルテージフォロワーと信号遅延回路のいずれかで構成されている請求項7に記載の半導体集積回路。前記加算器の前記入力と前記共振器の前記入力におけるサンプリングタイミングを決定するクロック信号に遅延回路を設けたことを特徴とする請求項7記載の半導体集積回路。前記共振器と、前記量子化器と、前記ローカルD/A変換器とは所定の周波数のサンプリング信号に応答して動作して、前記サンプリング信号の前記所定の周波数は前記アナログ入力信号の最高周波数の4倍から誤差を持つように設定されている請求項7に記載の半導体集積回路。前記共振器は、前記共振器の入力と出力との間に直列に接続された複数の遅延回路もしくは積分回路と、前記共振器の前記出力と前記入力との間に接続された帰還回路とを含む請求項13に記載の半導体集積回路。前記共振器の前記複数の遅延回路の少なくとも1つの遅延回路は2つのサンプリング容量と、前記サンプリング信号の前記所定の周波数の半分の逆位相のサンプリングスイッチ信号で制御される2系統のスイッチとを含むダブルサンプリングアーキテクチャーにより構成されている請求項7に記載の半導体集積回路。前記非特許文献1に記載されているように、ディジタルIF受信機では、RF受信信号は、RF変調器により第1中間周波数にファーストダウンコンバージョンされる。第1中間周波数信号は、狭帯域高周波信号の高解像度A/D変換を行うバンドパスΔΣ変調器により、ディジタル信号にA/D変換される。本発明者等は本発明に先立って、AM/FMラジオを構成するディジタルIF受信機の開発に従事した。≪本発明に先立って開発されたAM/FMラジオを構成するディジタルIF受信機≫図1は、本発明に先立って本発明者等により開発されたAM/FMラジオを構成するディジタルIF受信機を示す回路図である。同図に示すようにディジタルIF受信機は、RFアナログフロントエンドRF_AFEとディジタル信号処理大規模集積回路LSIとにより構成されている。AM/FMラジオのアンテナANTで受信されたRF受信信号は、RFアナログフロントエンドRF_AFEのRFバンドパスフィルタ1の入力に供給される。RFバンドパスフィルタ1の出力は、ローノイズアンプ2の入力に供給される。ローノイズアンプ2の出力は、イメージ除去用のバンドパスフィルタ3の入力に供給される。イメージ除去用のバンドパスフィルタ3の出力は、受信ミキサ5の一方の入力に供給される。RFローカル信号発振器としての電圧制御発振器4からのRFローカル信号は、受信ミキサ5の他方の入力に供給される。受信ミキサ5では、バンドパスフィルタ3のRF増幅出力信号と電圧制御発振器4からのRFローカル信号とのミキシングが行われ、ファーストダウンコンバージョンにより受信ミキサ5の出力から第1中間周波数信号が生成される。第1中間周波数信号は中間周波数アンプ6で増幅された後、中間周波数バンドパスフィルタ7の入力に供給される。中間周波数バンドパスフィルタ7の出力はAGCアンプ8で増幅された後、LSIのバンドパスデルタシグマ変調器BPΔΣModで構成されたA/D変換器9に供給される。狭帯域高周波信号の高解像度A/D変換を行うバンドパスΔΣ変調器により構成されたA/D変換器9では、第1中間周波数のアナログ信号からディジタル信号へA/D変換が実行される。A/D変換器9のディジタル出力信号はLSIのディジタルシグナルプロセッサDSP10に供給されることにより、ソフトウェア処理復調によってAM復調信号もしくはFM復調信号が生成される。≪本発明に先立って開発されたバンドパスΔΣ変調器により構成されたA/D変換器≫図2は、図1のAM/FMラジオを構成するディジタルIF受信機のバンドパスΔΣ変調器により構成されたA/D変換器9を示す図である。AGCアンプ8の出力のアナログ入力信号Vinは共振器92の一方の入力端子に供給され、共振器92の他方の入力端子にはD/A変換器99の出力信号が供給される。共振器92は、加算器921と2個の遅延回路922、923とにより構成されている。加算器921の一方の入力端子には入力信号Vinが供給され、加算器921の他方の入力端子には遅延回路923の出力信号が-1倍された後に供給される。また、加算器921の更に他方の入力端子には、D/A変換器99の出力信号が-1倍された後に供給される。遅延回路922の出力からの共振器92の出力信号は共振器94の一方の入力端子に供給され、共振器94の他方の入力端子にはD/A変換器96の出力信号が供給される。共振器94は、加算器941と2個の遅延回路942、943とにより構成されている。加算器941の一方の入力端子には共振器92の出力信号が供給され、加算器941の他方の入力端子には遅延回路943の出力信号が-1倍された後に供給される。加算器941の更に他方の入力端子には、D/A変換器96の出力信号が2倍された後に供給される。遅延回路942の出力からの共振器94の出力信号は量子化器95の入力に供給され、量子化器95の出力からディジタル出力信号Voutが生成される。ディジタル出力信号Voutは、アナログ入力信号Vinのレベルに対応するディジタル出力信号となる。量子化器95の他のディジタル出力信号は、遅延回路97を介してローカルD/A変換器96および遅延回路98に伝達される。遅延回路98の出力信号はローカルD/A変換器99によりアナログ帰還信号に逆変換される。ローカルD/A変換器96、99からのアナログ帰還信号は、共振器92,94の帰還入力に帰還される。共振器92の2個の遅延回路922、923と、共振器94の2個の遅延回路942、943と、遅延回路97、98とは、それぞれサンプリング周波数fsのサンプリング信号に応答して入力信号の遅延を行う。図3は、図2のバンドパスΔΣ変調器により構成されたA/D変換器の共振器92の動作を説明する波形図である。尚、アナログ入力信号Vinの周波数は、サンプリング周波数fsの1/4の周波数と等しい共振の条件を満足している。図2の共振器92の入力の加算器921の一方の入力端子に供給されるアナログ入力信号Vinと遅延回路922、923に供給されるサンプリング信号fsとが、図3の一番上に示されている。共振器92の前段の遅延回路922ではアナログ入力信号Vinの1/4周期サンプリング周波数fsの信号の周期の信号遅延が生じて、共振器92の後段の遅延回路923でも更にアナログ入力信号Vinの1/4周期の信号遅延が生じる。加算器921の他方の入力端子には、遅延回路923の出力信号が-1倍された後に供給される。加算器921では、アナログ入力信号Vinと遅延回路923の出力信号との加算が行われる。従って、共振器92は、アナログ入力信号Vinの周波数サンプリング周波数fsの1/4の周波数の共振周波数で共振する。共振器92は2個の遅延回路922、923を含むことにより2次の遅延を発生する。前段の共振器92の動作と略同様な遅延動作が、後段の共振器94でも行われる。前段の共振器92と、後段の共振器94と、量子化器95と、ローカルD/A変換器96、99と、遅延回路97、98とからなるバンドパスΔΣ変調器により構成されたA/D変換器は、全体で4次の遅延を発生する。図4は、図2のバンドパスΔΣ変調器により構成されたA/D変換器の周波数特性を示す図である。図2のバンドパスΔΣ変調器により構成されたA/D変換器の共振器92、94は、それぞれ共振周波数f0サンプリング周波数fsの1/4の周波数に共振している。アナログ入力信号Vinは共振器92、94を経由して、量子化器95の入力に伝達される。量子化器95のディジタル出力は遅延回路97、98を経由してローカルD/A変換器96、99によりアナログ出力信号に変換され、共振器92、94に入力される。加算器921での減算による量子化誤差が、共振器92、94、量子化器95、ローカルD/A変換器99を経由して共振器92にフィードバックされる。つまり、量子化誤差の共振周波数成分は大きなフィードバックを生じる。その結果、図4に示すように共振周波数f0の近傍で量子化雑音は低減され、低周波と高周波との量子化雑音は増加するようになる。しかしながら、本発明者等は本発明に先立ったAM/FMラジオを構成するディジタルIF受信機の開発において、図2示すディジタルIF受信機のバンドパスΔΣ変調器により構成されたA/D変換器の入力換算雑音が高く良好なS/N比が得られないことを見い出した。その原因は、既に説明したようにアナログ入力信号Vinが共振器92、94を経由して、量子化器95の入力に伝達されることに起因している。量子化器95を多ビット量子化器で構成することにより、量子化器95の入力ダイナミックレンジの問題は改善できる。しかし、共振器92の内部信号が共振器92の内部ダイナミックレンジを超えると、バンドパスΔΣ変調器により構成されたA/D変換器のA/D変換精度が劣化する。従って、共振器92の内部信号が共振器92の内部ダイナミックレンジを超えないように、共振器92のゲインを低く設定する必要がある。しかし、共振器92を低ゲインとすると、共振器92の入力換算雑音が増大するので、良好なS/N比が得られないものである。従って、本発明の目的は、バンドパスΔΣ変調器により構成されたA/D変換器のS/N比を改善することにある。本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次の通りである。即ち、本発明の代表的な半導体集積回路は、非クオドラチャー型のバンドパスΔΣ変調器BPΔΣModにより構成され、アナログ入力信号Vinをディジタル出力信号Voutに変換するA/D変換器を含む。前記バンドパスΔΣ変調器は、前記アナログ入力信号に応答して所定の周波数f0でバンドパス特性を示して他の周波数で減衰特性を示す共振器92、94と、前記共振器の出力信号が供給される量子化器95と、前記量子化器の出力信号が供給されるローカルD/A変換器96とを含む。前記バンドパスΔΣ変調器は、前記アナログ入力信号と前記ローカルD/A変換器の出力のローカルアナログ信号との差の信号を生成して前記共振器に供給する。前記バンドパスΔΣ変調器は、前記量子化器の入力に前記アナログ入力信号を供給するための加算器Addを更に含む。従って、加算器Addによって、アナログ入力信号Vinを量子化器95の入力に供給するフィードフォワードパスFfdが形成されている。実質的にアナログ入力信号Vinの量子化器95のディジタル出力とアナログ入力信号Vinとの差の量子化誤差のみが、共振器92、94の内部に供給される。共振器の内部に供給される量子化誤差のみの信号レベルは、図2に示したバンドパスΔΣ変調器の場合の信号レベルよりも大幅に低減される。従って、共振器を高ゲインとすることができ、共振器の入力換算雑音が低下するので、良好なS/N比が得られるものとなる。本発明者等は、非クオドラチャー型のバンドパスΔΣ変調器により構成されたA/D変換器においてアナログ入力信号を量子化器の入力に供給するフィードフォワードパスを設け量子化誤差を共振器の入力に供給して、共振器の入力信号レベルを大幅に低減すると言う本発明の基本的な技術思想に到達したものである。尚、本発明の非クオドラチャー型のバンドパスΔΣ変調器は、クオドラチャー型のバンドパスΔΣ変調器で問題となる直交ミキサーによるオーバーヘッドおよび2系統間のばらつきの影響を受けないものである。前記非特許文献4と前記非特許文献5には、ループフィルタを積分器としたローパスLPΔΣ変調器において、アナログ入力信号を量子化器の入力に直接供給することが記載されているが、非クオドラチャー型のバンドパスBPΔΣ変調器と言う本発明の基本的な技術思想の前半の部分が欠落している。前記非特許文献6には、クオドラチャー型バンドパスBPΔΣ変調器においてアナログ入力信号を量子化器の入力に直接供給することが記載されている。しかし、非クオドラチャー型のバンドパスBPΔΣ変調器と言う本発明の基本的な技術思想の前半の部分が欠落している。また、共振器の入力信号レベルが大幅に低減され、共振器を高ゲインとすることができ、共振器の入力換算雑音が低下するので、良好なS/N比が得られるとの記載も、欠落している。本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下の通りである。すなわち、本発明によれば、バンドパスΔΣ変調器により構成されたA/D変換器のS/N比を改善することが可能となる。《代表的な実施の形態》先ず、本願において開示される発明の代表的な実施の形態について概要を説明する。代表的な実施の形態についての概要説明で括弧を付して参照する図面の参照符号はそれが付された構成要素の概念に含まれるものを例示するに過ぎない。1本発明の代表的な実施の形態に係る本発明の代表的な半導体集積回路LSIは、非クオドラチャー型のバンドパスΔΣ変調器BPΔΣModにより構成され、アナログ入力信号Vinをディジタル出力信号Voutに変換するA/D変換器9を含む。前記バンドパスΔΣ変調器は、前記アナログ入力信号に応答して所定の周波数f0でバンドパス特性を示して前記所定の周波数と異なる他の周波数で減衰特性を示す共振器92、94を含む。前記バンドパスΔΣ変調器は、前記共振器の出力信号が供給される量子化器95と、前記量子化器の出力信号が供給されるローカルD/A変換器96とを含む。前記バンドパスΔΣ変調器は、前記アナログ入力信号と前記ローカルD/A変換器96の出力のローカルアナログ信号との差の信号を生成して前記共振器に供給する。前記バンドパスΔΣ変調器は、前記量子化器の入力に前記アナログ入力信号を供給するための加算器Addを更に含む図5参照。前記実施の形態によれば、加算器Addによって、アナログ入力信号を量子化器の入力に供給するフィードフォワードパスFfdが形成されている。アナログ入力信号の量子化器のディジタル出力とアナログ入力信号との差の量子化誤差が、共振器92、94の入力部で生成される。共振器内部に供給される量子化誤差のみの信号レベルは、図2に示したバンドパスΔΣ変調器の場合の信号レベルよりも大幅に低減される。従って、共振器を高ゲインとすることができ、共振器の入力換算雑音が低下するので、良好なS/N比が得られるものとなる。好適な実施の形態として、前記共振器と、前記量子化器と、前記ローカルD/A変換器とは所定の周波数fsのサンプリング信号Φsに応答して動作する。前記サンプリング信号の前記所定の周波数は前記アナログ入力信号の最高周波数finmaxの4倍から誤差を持つように設定されている。従って、前記好適な実施の形態によれば、前記サンプリング信号の奇数次高調波の影響を低減することが可能となる。より好適な実施の形態として、前記共振器92は、前記共振器の入力と出力との間に直列に接続された複数の積分回路926、927と、前記共振器の前記出力と前記入力との間に接続された帰還回路925とを含む図6参照。従って、前記より好適な実施の形態によれば、前記帰還回路の係数-2-bにより前記所定の周波数は前記アナログ入力信号の最高周波数の4倍からの前記誤差を設定することができる。具体的な実施の形態として、前記共振器92の前記複数の積分回路の少なくとも1つの積分回路927は、ダブルサンプリングアーキテクチャーにより構成されている。すなわち、前記積分回路927は、2つのサンプリング容量CaA、CaBと、前記サンプリング信号の前記所定の周波数の半分の逆位相のサンプリングスイッチ信号ΦA、ΦBで制御される2系統のスイッチとを含む図6参照。具体的な実施の形態として、前記非クオドラチャー型のバンドパスΔΣ変調器BPΔΣModは、単一のアナログ入力信号Vinを単一のディジタル出力信号Voutに変換する図5参照。2本発明の他の実施の形態に係るバンドパスΔΣ変調器BPΔΣModにより構成され、アナログ入力信号Vinをディジタル出力信号Voutに変換するA/D変換器を含む。前記バンドパスΔΣ変調器は、前記アナログ入力信号に応答して所定の周波数f0でバンドパス特性を示して前記所定の周波数と異なる他の周波数で減衰特性を示す共振器92、94を含む。前記バンドパスΔΣ変調器は、前記共振器の出力信号が供給される量子化器95と、前記量子化器の出力信号が供給されるローカルD/A変換器96とを含む。前記バンドパスΔΣ変調器は、前記アナログ入力信号と前記ローカルD/A変換器96の出力のローカルアナログ信号との差の信号を生成して前記共振器に供給する。前記バンドパスΔΣ変調器は、前記量子化器の入力に前記アナログ入力信号を供給するための加算器Addを更に含む図5参照。前記アナログ入力信号を前記加算器の入力に供給する一方、前記量子化器のスパイクノイズによる前記共振器の前記入力への影響を低減する信号伝達回路103、104、101を前記第2加算器の前記入力と前記共振器の前記入力との間に含む図5、図8、図9、図11参照。その結果、量子化器のスパイクノイズによる共振器の入力への影響を低減することができる。好適な実施の形態として、前記信号伝達回路はローパスフィルタ103、104とボルテージフォロワー101と信号遅延回路103、104のいずれかで構成されている。3本発明の他の実施の形態に係る半導体集積回路LSIは、RFアナログフロントエンドRF_AFEと、A/D変換器9と、ディジタル信号処理ユニットDSPとを半導体チップ内部に含む。前記RFアナログフロントエンドは、ローノイズアンプ2と、RFローカル信号発振器4と、受信ミキサ5とを含む。前記A/D変換器は、アナログ入力信号Vinをディジタル出力信号Voutに変換するバンドパスΔΣ変調器BPΔΣModにより構成される。前記ローノイズアンプは、アンテナANTで受信されたRF受信信号を増幅する。前記ローノイズアンプのRF増幅信号は前記受信ミキサの一方の入力に供給され、前記RFローカル信号発振器からのRFローカル信号は前記受信ミキサの他方の入力に供給される。前記受信ミキサでは前記RF増幅出力信号と前記RFローカル信号とのミキシングが行われ、前記受信ミキサの出力からファーストダウンコンバージョンにより第1中間周波数信号が生成される。前記第1中間周波数信号が前記バンドパスΔΣ変調器により構成された前記A/D変換器に供給されることにより、前記A/D変換器では前記第1中間周波数のアナログ信号からディジタル信号へのA/D変換が実行される。非クオドラチャー型の前記バンドパスΔΣ変調器は、量子化器の入力に前記アナログ入力信号を供給するための加算器Addを特に含む図5参照。または、前記量子化器のスパイクノイズによる前記共振器の前記入力への影響を低減する信号伝達回路103、104、101を前記加算器の前記入力と前記共振器の前記入力との間に含む図5、図8、図9、図11参照。好適な実施の形態として、複数の周波数帯域を持つ複数のRF増幅信号は前記受信ミキサでの前記ファーストダウンコンバージョンにより共通の周波数の前記第1中間周波数信号に周波数変換される。より好適な実施の形態として、前記複数のRF増幅信号はFMラジオのRF受信信号とAMラジオのRF受信信号とである。他のより好適な実施の形態として、前記複数のRF増幅信号は、GSM850、GSM900、DCS1800、PCS1900、WCDMAのRF受信信号の少なくともいずれか2つのRF受信信号である。《実施の形態の説明》次に、実施の形態について更に詳述する。以下、本発明を実施するための最良の形態を図面に基づいて詳細に説明する。なお、発明を実施するための最良の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。≪本発明の1つの実施の形態によるAM/FMラジオを構成するディジタルIF受信機≫図1は、本発明の1つの実施の形態によるAM/FMラジオを構成するディジタルIF受信機を示す回路図である。同図に示すようにディジタルIF受信機は、RFアナログフロントエンドRF_AFEとディジタル信号処理大規模集積回路LSIとにより構成されている。AM/FMラジオのアンテナANTで受信されたRF受信信号は、RFアナログフロントエンドRF_AFEのRFバンドパスフィルタ1の入力に供給される。RFバンドパスフィルタ1の出力は、ローノイズアンプ2の入力に供給される。ローノイズアンプ2の出力は、イメージ除去用のバンドパスフィルタ3の入力に供給される。イメージ除去用のバンドパスフィルタ3の出力は、受信ミキサ5の一方の入力に供給される。RFローカル信号発振器としての電圧制御発振器4からのRFローカル信号は、受信ミキサ5の他方の入力に供給される。受信ミキサ5では、バンドパスフィルタ3のRF増幅出力信号と電圧制御発振器4からのRFローカル信号とのミキシングが行われ、受信ミキサ5の出力からファーストダウンコンバージョンにより第1中間周波数信号が生成される。FMラジオのRF受信信号は65MHz~108MHzであり、AMラジオのRF受信信号は145kHz~10MHzである。RFアナログフロントエンドRF_AFEは、FMラジオのRF受信信号とAMラジオのRF受信信号とを共通の周波数の第1中間周波数信号例えば、10.7MHzに周波数変換する。その結果、AM/FMラジオを構成する際に、電圧制御発振器4、受信ミキサ5、中間周波数アンプ6、中間周波数バンドパスフィルタ7、AGCアンプ8、A/D変換器9を共通使用することが可能となる。第1中間周波数信号は中間周波数アンプ6で増幅された後、中間周波数バンドパスフィルタ7の入力に供給される。中間周波数バンドパスフィルタ7の出力はAGCアンプ8で増幅された後、LSIのバンドパスデルタシグマ変調器BPΔΣModで構成されたA/D変換器9に供給される。狭帯域高周波信号の高解像度A/D変換を行うバンドパスΔΣ変調器により構成されたA/D変換器9では、第1中間周波数のアナログ信号からディジタル信号へのA/D変換が実行される。A/D変換器9のディジタル出力信号はLSIのディジタルシグナルプロセッサDSP10に供給されることにより、ソフトウェア処理復調によってAM復調信号もしくはFM復調信号が生成される。≪本発明の他の1つの実施の形態による携帯電話を構成するディジタルIF受信機≫本発明の他の1つの実施の形態としてディジタルIF受信機は、マルチモードマルチバンドの携帯電話を構成するものである。この場合には、GSM850、GSM900、DCS1800、PCS1900、WCDMAのマルチモードマルチバンドの異なる周波数のRF受信信号は、携帯電話の図1のRFアナログフロントエンドRF_AFEは共通の周波数の第1中間周波数信号例えば、60MHzにファーストダウンコンバージョンにより周波数変換される。これを可能とするように、RFローカル信号発振器としての電圧制御発振器4は、複数の周波数帯域のRFローカル信号を生成する。GSM850のRF受信周波数は869~894MHzであり、GSM900のRF受信周波数は925~960MHzである。DCS1800のRF受信周波数は1805~1880MHzであり、PCS1900のRF受信周波数は1930~1990MHzであり、WCDMAのRF受信周波数は2110~2170MHzである。尚、GSMはGlobalSystemforMobileCommunicationの略であり、DCSはDigitalCellularSystemの略である。また、PCSはPersonalCommunicationSystemの略であり、WCDAMはWidebandCodeDivisionMultipleAccessの略である。RFローカル信号発振器としての電圧制御発振器4は、電圧制御発振回路と分周回路とを含む。いずれの場合も、電圧制御発振回路は高周波数帯域で発振して、GSM850とGSM900の低RF受信周波数信号を受信する場合に、分周回路は電圧制御発振回路の発振出力信号を分周して分周ローカル信号を受信ミキサ5の他方の入力に供給する。このようにして、GSM850、GSM900、DCS1800、PCS1900、WCDMAの異なる周波数のRF受信信号は、60MHzの共通の周波数の第1中間周波数信号にファーストダウンコンバージョンにより周波数変換されることができる。この第1中間周波数信号は、バンドパスΔΣ変調器により構成されたA/D変換器9によりディジタル信号にA/D変換されることができる。A/D変換器9のディジタル出力信号はLSIのディジタルシグナルプロセッサDSP10に供給されることにより、ソフトウェア処理復調によってベースバンド復調信号が生成される。≪本発明の1つの実施の形態によるバンドパスΔΣ変調器により構成された基本的なA/D変換器≫図5は、図1の本発明の1つの実施の形態によるAM/FMラジオを構成するディジタルIF受信機のバンドパスΔΣ変調器により構成されたA/D変換器9を示す図である。図5のA/D変換器9は、前記非特許文献6と前記非特許文献7とに記載されたクオドラチャーバンドパスBPΔΣ変調器とは異なる非クオドラチャー型のバンドパスΔΣ変調器BPΔΣModにより構成され、単一のアナログ入力信号Vinを単一のディジタル出力信号Voutに変換する。単一のアナログ入力信号と単一のディジタル出力信号とは、前記非特許文献7に記載のような互いに独立のリアルパートとイマジナリーパートとの複素直交アナログ入力信号と複素直交ディジタル出力信号とを排除するものである。しかし、単一のアナログ入力信号と単一のディジタル出力信号とは、互いに異存関係の非反転単一入力信号と反転単一入力信号もしくは非反転単一出力信号と反転単一出力信号とを、排除するのではなく、包含するものである。図5の本発明の1つの実施の形態によるA/D変換器9が図2の本発明に先立って本発明者等により開発されたA/D変換器9と基本的に相違するのは、図5のA/D変換器9が量子化器95の入力にアナログ入力信号Vinを供給するための加算器Addを更に含むことである。図5のA/D変換器9に追加されたローパスフィルタ103、104、信号遅延回路103、104は副次的な相違であり、後に詳細に説明する。尚、量子化器95は、ADCアナログディジタル変換器と呼ばれることもある。従って、図5のA/D変換器9では、基本的な相違である加算器Addによって、アナログ入力信号Vinを量子化器95の入力に直接供給するダイレクトフィードフォワードパスFfdが形成されている。ローパスフィルタ103での時間遅延が共振器92、94での時間遅延よりも無視できる程小さく設定されているので、アナログ入力信号Vinは実質的な時間遅延無しにダイレクトフィードフォワードパスFfdと加算器Addとを介して量子化器95の入力に供給される。比較的短時間の間に量子化器95のディジタル出力は、ローカルD/A変換器96によりアナログ帰還信号に逆変換される。ローカルD/A変換器96からのアナログ帰還信号は、共振器92の入力に帰還される。量子化器95のディジタル出力の逆変換のアナログ帰還信号とローパスフィルタ104を介したアナログ入力信号Vinとの差の量子化誤差が共振器92の入力部921で生成される。図5のA/D変換器9で共振器92、94の内部に供給される実質的に量子化誤差のみの信号レベルは、図2に示したバンドパスΔΣ変調器の場合の信号レベルよりも大幅に低減される。従って、共振器92、94を高ゲインとすることができ、共振器92、94の入力換算雑音が低下するので、良好なS/N比が得られるものとなる。共振器92の高ゲインは、共振器92の2個の積分回路926、927のゲイン係数k1、k2を大きな値とすることにより実現される。同様に、共振器94の高ゲインは、共振器94の2個の積分回路946、947のゲイン係数k3、k4を大きな値とすることにより実現されることができる。図1のAM/FMラジオを構成するディジタルIF受信機のFM/AMの10.7MHzの共通の第1中間周波数信号であるAGCアンプ8の出力のアナログ入力信号Vinは、ローパスフィルタ103とダイレクトフィードフォワードパスFfdとを介して、量子化器95の入力に供給される。また、AGCアンプ8の出力のアナログ入力信号Vinは、前述のように大きな遅延時間に設定されたローパスフィルタ104を介して、共振器92の一方の入力端子に供給される。共振器92の他方の入力端子にはローカルD/A変換器96からのディジタル出力の逆変換のアナログ帰還信号が供給される。共振器92は、加算器921と2個の遅延回路924、929と2個の積分回路926、927により構成されている。加算器921の一方の入力端子には遅延回路929を介した入力信号Vinが供給され、加算器921の他方の入力端子には遅延回路924を介したD/A変換器96の出力信号が-1倍された後に供給される。加算器921の更に他方の入力端子には、帰還回路925を介した積分回路927の出力信号が供給される。共振器92の出力信号は、共振器94の入力に供給されると伴に増幅器991を介して加算器Addに供給される。共振器94は、加算器941と2個の積分回路946、947と、遅延回路944とにより構成されている。加算器941の一方の入力端子には遅延回路944を介した共振器92の出力信号が供給され、加算器941の他方の入力端子には積分回路947の出力信号が帰還回路945を介して供給される。加算器Addの一方の入力端子にはローパスフィルタ103およびダイレクトフィードフォワードパスFfdを介したアナログ入力信号Vinが供給され、他方の入力端子には共振器94の出力信号が供給される。加算器Addの更に他方の端子には、共振器92の出力信号が増幅器991によりGv倍に増幅された後に供給される。量子化器95の入力には加算器Addの3入力信号の加算値が供給され、量子化器95の出力からディジタル出力信号Voutが生成される。ディジタル出力信号Voutは、アナログ入力信号Vinのレベルに対応するディジタル出力信号である。量子化器95の他のディジタル出力信号は、ローカルD/A変換器96によりアナログ帰還信号に逆変換される。ローカルD/A変換器96からのアナログ帰還信号は、共振器92の入力に帰還される。共振器92の2個の積分回路926、927と、共振器94の2個の積分回路946、947と、遅延回路921、924、944とは、それぞれアナログ入力信号Vinの最高周波数finMaxの4倍の周波数のサンプリング周波数fsのサンプリング信号に応答して入力信号の遅延を行う。また、量子化器95とローカルD/A変換器96とにも、アナログ入力信号Vinの最高周波数finMaxの4倍の周波数のサンプリング周波数fsのサンプリング信号が供給される。図1のAM/FMラジオを構成するディジタルIF受信機のFM/AMの共通の第1中間周波数信号の中心周波数が10.7MHzであるので、アナログ入力信号Vinの最高周波数finMaxは略11MHzとなる。従って、サンプリング信号のサンプリング周波数fsは略44MHzとなる。≪サンプリング時のスパイクノイズの低減≫一方、サンプリング周波数fsのサンプリング信号Φsによるサンプリング時に量子化器95に発生する高レベルのスパイクノイズが加算器AddとダイレクトフィードフォワードパスFfdとを介して共振器92に入力される場合がある。図10は、図5、図8、図9のバンドパスΔΣ変調器により構成されたA/D変換器9の量子化器95の構成を示す回路図である。同図に示すように、量子化器95は、入力信号Vを供給する入力スイッチIn_SW1と、基準電圧Vrefを供給する基準スイッチIn_SW2と、サンプリング容量Cinと、オペアンプopampと、フィードバックスイッチFD_SWとからなる電圧比較器を含む。入力スイッチIn_SW1を駆動するサンプリング信号Φsのスパイクノイズ信号成分は、入力スイッチIn_SW1を介して量子化器95の入力から加算器AddとダイレクトフィードフォワードパスFfdとを介して、共振器92に入力される。すると、バンドパスΔΣ変調器により構成されたA/D変換器のS/N比を劣化することが、本発明者等の検討により明らかとされた。図5のA/D変換器9に追加されたローパスフィルタ103、104は、サンプリング周波数fsのサンプリング信号Φsによる量子化器95からのスパイクノイズ成分が共振器92に入力されるレベルを低減するものである。ローパスフィルタ103、104は、抵抗R2と容量C2とで構成される。ローパスフィルタ103、104は、中心周波数10.7MHzのアナログ入力信号Vinを実質的に減衰することなく伝達するが、略44MHzの周波数のスパイクノイズ成分は十分に減衰するものである。尚、ローパスフィルタ103は、図1のディジタルIF受信機において大規模集積回路LSIからRFアナログフロントエンドRF_AFEに伝達されるEMI妨害信号のレベルを低減する機能も有している。すなわち、LSIのA/D変換器9の入力からの略44MHzの周波数のスパイクノイズ成分が、ローパスフィルタ103により減衰されてアナログ入力信号Vinの入力端子に伝達される。≪高調波歪による影響の低減≫上記の実施の形態では、サンプリング信号Φsのサンプリング周波数fsは、アナログ入力信号Vinの最高周波数finMaxの4倍の周波数に設定されている。しかし、この場合には図5のA/D変換器9の内部回路の歪により生じるサンプリング信号Φsの高調波歪による影響により、奇数次高調波の折り返しによりS/N比が劣化する。この問題を回避するため、サンプリング信号Φsのサンプリング周波数fsをアナログ入力信号Vinの最高周波数finMaxの4倍から誤差を持つようにする。例えば、アナログ入力信号Vinの中心周波数10.7MHzであると、サンプリング信号Φsのサンプリング周波数fsは37MHzに設定される。図6は、上記を可能とする図5に示したバンドパスΔΣ変調器内部の前段の共振器92の構成を示す図である。後段の共振器94も、2前段の共振器92と略同様に構成されることができる。前段の共振器92は、積分器回路926、927、遅延回路924、929、係数-2-bを持った帰還回路925により構成されている。特に、帰還回路925の係数により、任意の値の誤差を実現することができる。図7は、図6のバンドパスΔΣ変調器により構成されたA/D変換器の周波数特性を示す図である。≪ダブルサンプリングアーキテクチャー≫ループフィルタを積分器としたローパスLPΔΣ変調器と比較すると、ループフィルタを積分器でなく共振器としたバンドパスBPΔΣ変調器では、アナログ入力信号の周波数と共振器のサンプリング信号のサンプリング周波数とが高くなる。通常では周波数の増大により、バンドパスBPΔΣ変調器で構成されるA/D変換器の消費電力も増大する。図6の前段の共振器92の構成で、遅延回路924のサンプリング回路部と遅延回路929のサンプリング回路部と帰還回路925のサンプリング回路部と積分回路927のサンプリング回路部にダブルサンプリングアーキテクチャーが採用されることによって、低消費電力化が実現されている。これらのサンプリング回路部の並列サンプリング容量CinA、CinBには、互いに逆位相のサンプリングスイッチ信号ΦA、ΦBで駆動される2系統のスイッチが接続されている。互いに逆位相のサンプリングスイッチ信号ΦA、ΦBの周波数は、上記のサンプリング信号Φsのサンプリング周波数fsの半分の周波数fs/2に設定され、消費電力も半分に低減されている。尚、オペアンプopamp1、opamp2と積分容量Cd、Cbとサンプリング容量CinA、CinB、CcA、CcB、CaA、CaBとにより、積分器が実現される。サンプリングスイッチのタイミングおよびサンプリング容量と積分容量との容量比が、それぞれ、遅延回路924、929、積分回路927の遅延効果、および帰還回路925の信号増幅効果を実現する。≪量子化器とローカルD/A変換器とのパイプライン動作≫図8は、図1のAM/FMラジオを構成するディジタルIF受信機のための本発明の他の1つの実施の形態によるバンドパスΔΣ変調器により構成されたA/D変換器9を示す図である。図8では、量子化器95のディジタル出力信号のタイミングとローカルD/A変換器96によるアナログ帰還信号への逆変換のタイミングとの差を吸収するための遅延回路100が、量子化器95の出力とローカルD/A変換器96の入力との間に挿入されている。量子化器とローカルD/A変換器とのパイプライン動作させることにより、量子化器とローカルD/A変換器との動作タイミングマージンが拡大する。また、それに伴い、ローバスフィルタ104を介したアナログ入力信号Vinから加算器921への信号供給のタイミングが遅延されている。すなわち、共振器92の入力の遅延回路929に更にもう1個の遅延回路930が接続されることにより、動作タイミングの整合が得られる。≪量子化器とローカルD/A変換器との非パイプライン動作≫図8の遅延回路930の追加によるオーバーヘッドが大きく問題となる場合もある。遅延回路をオペアンプを用いて構成すると、消費電力の著しく増大し、オペアンプを用いない構成を用いたしても、占有面積の大きなサンプリング容量を別系統必要とし、面積増大が問題となる。図9は、図1のAM/FMラジオを構成するディジタルIF受信機のための本発明の更に他の1つの実施の形態によるバンドパスΔΣ変調器により構成されたA/D変換器9を示す図である。図9に示すバンドパスΔΣ変調器により構成されたA/D変換器9では、図8のA/D変換器9の遅延回路100と追加の遅延回路930とは削除されている。図10は、図9のバンドパスΔΣ変調器により構成されたA/D変換器9の量子化器95の構成を示す回路図である。同図に示すように、量子化器95は、入力信号Vを供給する入力スイッチIn_SW1と、基準電圧Vrefを供給する基準スイッチIn_SW2と、サンプリング容量Cinと、オペアンプopampと、フィードバックスイッチFD_SWとからなる電圧比較器を含む。入力スイッチIn_SW1は正相サンプリング信号Φsにより駆動され、基準スイッチIn_SW2とフィードバックスイッチFD_SWとは逆相サンプリング信号/Φsにより駆動される。この電圧比較器の出力には、スイッチCp_SWCを介して2段ラッチ回路FL、RL1、RL2が接続されている。2段ラッチ回路の前段ラッチFLには、逆相サンプリング信号/Φsに応答して電圧比較器の出力信号がラッチされる。2段ラッチ回路の前段ラッチFLの出力には、2個の後段ラッチRL1、RL2の入力が並列に接続される。倍周期の正相サンプリング信号Φs2と倍周期の逆相サンプリング信号/Φs2とに応答して2個の後段ラッチRL1、RL2の一方のラッチRL1と他方のラッチRL2とは、インターリーブ方式で前段ラッチFLの出力信号を交互にラッチする。更に、サンプリング信号Φs、/Φsに応答して量子化器95の2個の後段ラッチの一方のラッチRL1と他方のラッチRL2の出力信号は、交互にローカルD/A変換器96の入力に供給される。このインターリーブ動作により、量子化器95とローカルD/A変換器96との動作タイミングマージンが拡大する。以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。図11は、図1のAM/FMラジオを構成するディジタルIF受信機のための本発明の更に他の1つの実施の形態によるバンドパスΔΣ変調器により構成されたA/D変換器9を示す図である。同図において、ダイレクトフィードフォワードパスFfdにはオペアンプopampにより構成されたボルテージフォロワー101が配置されている。ボルテージフォロワー101のオペアンプopampの非反転入力端子には、アナログ入力信号Vinが供給される。ボルテージフォロワー101のオペアンプopampの出力端子は、反転入力端子-に接続されるとともに加算器Addの入力に接続されている。ボルテージフォロワー101のオペアンプopampは、アナログ入力信号Vinに応答して加算器Addの入力を高い駆動能力で駆動する。また、ボルテージフォロワー101のオペアンプopampの非反転入力端子と反転入力端子-との間の入力寄生容量Cin_pが、小さく設定されている。ボルテージフォロワー101のオペアンプopampの出力インピーダンスが低いので、ボルテージフォロワー101のオペアンプopampは量子化器95からのスパイクノイズ成分が共振器92に入力されるレベルを低減することができる。また、図11で用いたボルテージフォロワー101を信号遅延器103、104で置き換えてもスパイクノイズの影響を低減できる。ただし、加算器Addの信号入力と共振器92の入力におけるサンプリングタイミングを決定するクロック信号に遅延回路を置くことによっても、加算器Addの入力と共振器92の入力との間に信号遅延回路を構成するものと同等の信号遅延効果を得ることができる。また、共振器92、94を2個直列接続することに限定されるものではなく、3個直列接続することもできる。この場合には、全体で4次ではなく6次のバンドパスΔΣ変調器によるA/D変換器が構成され、より大きな量子化雑音低減効果を得る。更に、二重遅延共振器を、1個とすることもできる。この場合には、全体で4次ではなく2次のバンドパスΔΣ変調器によるA/D変換器が構成される。また例えば、本発明はAM/FMラジオや携帯電話を構成するディジタルIF受信機以外にも、無線LANやブルートース、ウルトラワイドバンドインパルスラジオUWB-IRなどを構成するディジタルIF受信機に適用でき、車載機器、家電製品、その他の無線通信を用いる機器、装置に広く適用することができる。また例えば、図1において、集積密度の向上により、RFアナログフロントエンドRF_AFEの回路部分をディジタル信号処理大規模集積回路LSIのチップ内部に集積化されることもできる。この統合チップは、AM/FMラジオ、マルチモードマルチバンドの携帯電話、無線LAN、ブルートース、UWB-IRを構成するディジタルIF受信機の製品コストの低減に有効となるであろう。"