"主面と裏面を備え、前記主面に電極が形成された第1半導体チップと、主面と裏面を備え、前記主面に電極が形成され、前記第1半導体チップと並んで配置された第2半導体チップと、前記第1半導体チップ及び前記第2半導体チップが搭載されたチップ搭載部と、外部に露出する複数の外部接続用端子と、前記第1半導体チップの前記主面の前記電極及び前記第2半導体チップの前記主面の前記電極にそれぞれ電気的に接続し、一端が前記複数の外部接続用端子の何れかと電気的に接続する板状導体部材と、を有し、前記板状導体部材は、前記第1半導体チップの前記主面の前記電極と半田を介して接続する第1面と、前記第1半導体チップから離れる方向に前記第1面から折れ曲がって形成された第2面と、前記第2半導体チップの前記主面の前記電極と半田を介して接続する第3面と、前記第2半導体チップから離れる方向に前記第3面から折れ曲がって形成された第4面とを備え、前記板状導体部材の前記第2面及び前記第4面の少なくとも何れか一方に、前記第1面と前記第2面の境界の稜部もしくは前記第3面と前記第4面の境界の稜部に沿って溝が形成されていることを特徴とする半導体装置。請求項1記載の半導体装置において、前記板状導体部材の前記第2面及び前記第4面に前記溝が形成されていることを特徴とする半導体装置。請求項2記載の半導体装置において、前記溝は複数列形成されていることを特徴とする半導体装置。請求項1記載の半導体装置において、前記第1半導体チップ及び前記第2半導体チップのうち、何れか一方がIGBTを形成した半導体チップであり、何れか他方がダイオードを形成した半導体チップであることを特徴とする半導体装置。主面と裏面を備え、前記主面に電極が形成された半導体チップと、前記半導体チップが搭載されたチップ搭載部と、外部に露出する複数の外部接続用端子と、前記半導体チップの前記主面の前記電極に電気的に接続し、一端が前記複数の外部接続用端子の何れかと電気的に接続する板状導体部材と、を有し、前記板状導体部材は、前記半導体チップの前記主面の前記電極と半田を介して接続する第1面と、前記半導体チップから離れる方向に前記第1面から折れ曲がって形成された第2面とを備え、前記板状導体部材の前記第2面に、前記第1面と前記第2面の境界の稜部に沿って溝が形成されていることを特徴とする半導体装置。aチップ搭載部及び複数の外部接続用端子を有するリードフレームの前記チップ搭載部上に、それぞれ第1半田を介して第1半導体チップ及び第2半導体チップを各半導体チップの裏面が前記チップ搭載部と対向するように配置する工程と、b前記第1半導体チップと前記第2半導体チップそれぞれの主面の電極上に第2半田を配置し、前記複数の外部接続用端子のうちの何れか1つの上に第3半田を配置する工程と、c第1面と、前記第1面から折れ曲がって形成された第2面と、第3面と、前記第3面から折れ曲がって形成された第4面とを備えた板状導体部材の前記第1面を、前記第2半田を介して前記第1半導体チップの前記主面の前記電極上に位置させ、前記板状導体部材の前記第3面を前記第2半田を介して前記第2半導体チップの前記主面の前記電極上に位置させ、さらに前記複数の外部接続用端子のうちの何れか1つの上に前記第3半田を介して前記板状導体部材の一端を位置させる工程と、d熱処理を行い、前記第1半田を溶融して固着することで、前記チップ搭載部と前記第1半導体チップ及び前記第2半導体チップとを接続し、前記第2半田を溶融して固着することで、前記第1半導体チップ及び前記第2半導体チップと前記板状導体部材とを接続し、前記第3半田を溶融して固着することで、前記板状導体部材の一端と前記複数の外部接続用端子のうちの何れか1つとを接続する工程と、を有し、前記板状導体部材の前記第2面は、前記第1半導体チップから離れる方向に折れ曲がっており、前記第4面は、前記第2半導体チップから離れる方向に折れ曲がっており、前記第2面及び前記第4面の少なくとも何れか一方に、前記第1面と前記第2面の境界の稜部もしくは前記第3面と前記第4面の境界の稜部に沿って溝が形成され、前記d工程で前記熱処理を行った際に、溶融された前記第2半田の吸い上がりの高さは前記溝以下であることを特徴とする半導体装置の製造方法。請求項6記載の半導体装置の製造方法において、前記板状導体部材の前記第2面及び前記第4面に前記溝が形成されていることを特徴とする半導体装置の製造方法。請求項7記載の半導体装置の製造方法において、前記溝は複数列形成されていることを特徴とする半導体装置の製造方法。請求項6記載の半導体装置の製造方法において、前記第1半導体チップ及び前記第2半導体チップのうち、何れか一方がIGBTを形成した半導体チップであり、何れか他方がダイオードを形成した半導体チップであることを特徴とする半導体装置の製造方法。aチップ搭載部及び複数の外部接続用端子を有するリードフレームの前記チップ搭載部上に、それぞれ第1半田を介して第1半導体チップ及び第2半導体チップを各半導体チップの裏面が前記チップ搭載部と対向するように配置する工程と、b前記第1半導体チップと前記第2半導体チップそれぞれの主面の電極上に第2半田を配置し、前記複数の外部接続用端子のうちの何れか1つの上に第3半田を配置する工程と、c第1面と、前記第1面から折れ曲がって形成された第2面と、第3面と、前記第3面から折れ曲がって形成された第4面と、前記第1面と交差する方向に延在するスタンド部を備えた板状導体部材の前記第1面を、前記第2半田を介して前記第1半導体チップの前記主面の前記電極上に位置させ、前記板状導体部材の前記第3面を前記第2半田を介して前記第2半導体チップの前記主面の前記電極上に位置させ、さらに前記複数の外部接続用端子のうちの何れか1つの上に前記第3半田を介して前記板状導体部材の一端を位置させる工程と、d熱処理を行い、前記第1半田を溶融して固着することで、前記チップ搭載部と前記第1半導体チップ及び前記第2半導体チップとを接続し、前記第2半田を溶融して固着することで、前記第1半導体チップ及び前記第2半導体チップと前記板状導体部材とを接続し、前記第3半田を溶融して固着することで、前記板状導体部材の一端と前記複数の外部接続用端子のうちの何れか1つとを接続する工程と、e前記板状導体部材の前記スタンド部を前記板状導体部材の本体部から切断分離する工程と、を有し、前記板状導体部材の前記第2面は、前記第1半導体チップから離れる方向に折れ曲がっており、前記第4面は、前記第2半導体チップから離れる方向に折れ曲がっており、前記d工程では、前記板状導体部材の前記スタンド部の下端部を前記チップ搭載部に接触させて、前記第1面及び前記第3面が各半導体チップに近づかないように前記スタンド部によって支持した状態で前記熱処理を行うことを特徴とする半導体装置の製造方法。請求項10記載の半導体装置の製造方法において、前記板状導体部材の前記本体部と前記スタンド部とを繋いだ箇所に他の溝が形成されていることを特徴とする半導体装置の製造方法。請求項10記載の半導体装置の製造方法において、前記板状導体部材の前記本体部と前記スタンド部とを繋いだ箇所に貫通孔が形成されていることを特徴とする半導体装置の製造方法。請求項10記載の半導体装置の製造方法において、前記板状導体部材の前記スタンド部は、前記第1半導体チップの両側にそれぞれ1つずつ設けられ、2つの前記スタンド部それぞれの前記下端部が、前記第1半導体チップと前記第2半導体チップの間の位置でそれぞれ前記チップ搭載部に接触するように設けられていることを特徴とする半導体装置の製造方法。請求項10記載の半導体装置の製造方法において、前記第1半導体チップ及び前記第2半導体チップのうち、何れか一方がIGBTを形成した半導体チップであり、何れか他方がダイオードを形成した半導体チップであることを特徴とする半導体装置の製造方法。請求項10記載の半導体装置の製造方法において、前記第2面及び前記第4面の少なくとも何れか一方に、前記第1面と前記第2面の境界の稜部もしくは前記第3面と前記第4面の境界の稜部に沿って溝が形成されていることを特徴とする半導体装置の製造方法。aチップ搭載部及び複数の外部接続用端子を有するリードフレームの前記チップ搭載部上に、第1半田を介して半導体チップを前記半導体チップの裏面が前記チップ搭載部と対向するように配置する工程と、b前記半導体チップの主面の電極上に第2半田を配置し、前記複数の外部接続用端子のうちの何れか1つの上に第3半田を配置する工程と、c第1面と、前記第1面から折れ曲がって形成された第2面とを備えた板状導体部材の前記第1面を、前記第2半田を介して前記半導体チップの前記主面の前記電極上に位置させ、前記複数の外部接続用端子のうちの何れか1つの上に前記第3半田を介して前記板状導体部材の一端を位置させる工程と、d熱処理を行い、前記第1半田を溶融して固着することで、前記チップ搭載部と前記半導体チップを接続し、前記第2半田を溶融して固着することで、前記半導体チップと前記板状導体部材とを接続し、前記第3半田を溶融して固着することで、前記板状導体部材の一端と前記複数の外部接続用端子のうちの何れか1つとを接続する工程と、を有し、前記板状導体部材の前記第2面は、前記半導体チップから離れる方向に折れ曲がっており、前記第2面に、前記第1面と前記第2面の境界の稜部に沿って溝が形成され、前記d工程で前記熱処理を行った際に、溶融された前記第2半田の高さは前記溝以下であることを特徴とする半導体装置の製造方法。aチップ搭載部及び複数の外部接続用端子を有するリードフレームの前記チップ搭載部上に、第1半田を介して半導体チップを前記半導体チップの裏面が前記チップ搭載部と対向するように配置する工程と、b前記半導体チップの主面の電極上に第2半田を配置し、前記複数の外部接続用端子のうちの何れか1つの上に第3半田を配置する工程と、c第1面と、前記第1面から折れ曲がって形成された第2面と、前記第1面と交差する方向に延在するスタンド部を備えた板状導体部材の前記第1面を、前記第2半田を介して前記半導体チップの前記主面の前記電極上に位置させ、前記複数の外部接続用端子のうちの何れか1つの上に前記第3半田を介して前記板状導体部材の一端を位置させる工程と、d熱処理を行い、前記第1半田を溶融して固着することで、前記チップ搭載部と前記半導体チップとを接続し、前記第2半田を溶融して固着することで、前記半導体チップと前記板状導体部材とを接続し、前記第3半田を溶融して固着することで、前記板状導体部材の一端と前記複数の外部接続用端子のうちの何れか1つとを接続する工程と、e前記板状導体部材の前記スタンド部を前記板状導体部材の本体部から切断分離する工程と、を有し、前記板状導体部材の前記第2面は、前記半導体チップから離れる方向に折れ曲がっており、前記d工程では、前記板状導体部材の前記スタンド部の下端部を前記チップ搭載部に接触させて、前記第1面が前記半導体チップに近づかないように前記スタンド部によって支持した状態で前記熱処理を行うことを特徴とする半導体装置の製造方法。パワー半導体素子を搭載した半導体装置の一例として、車載用のモータ制御に使用される半導体装置が知られている。図41及び図42に示す半導体装置は、本発明者が比較検討を行った比較例の半導体装置の構造を示すものであり、例えば、車載用のモータ制御に使用されるものである。半導体装置80は、1つのIGBTチップ81と1つのダイオードチップ82とを1パッケージ化したものであり、IGBTとダイオードを別々の半導体チップ以降、単にチップともいうとして1パッケージ化している。IGBTチップ81とダイオードチップ82は、樹脂からなる封止体86によって封止されており、封止体86の下面に露出するチップ搭載部ダイパッドともいうであるヒートスプレッダ83上に、それぞれ半田84を介して搭載されている。また、半導体装置80では、IGBTチップ81とダイオードチップ82の上に半田85を介して板状のクリップ87が接続されている。このクリップ87の一端は、外部接続用端子であるエミッタ端子88と半田89を介して接続されている。すなわち、板状のクリップ87は、ダイオードチップ82とIGBTチップ81とエミッタ端子88とに跨がって半田接続されている。これは、エミッタ端子88には大電流が流れるためであり、ワイヤを用いた接続では強度不足となることから、例えば、銅板等からなる板状のクリップ87を用いている。ここで、板状のクリップ87の詳細形状について説明する。クリップ87は、図43に示すように半導体チップと半田接続する接続面90と、前記半導体チップから離れる方向に前記接続面90から折れ曲がって形成された面91と、この面91からさらに折れ曲がって形成された水平面92とを有している。つまり、クリップ87では、以下の第1~第3の理由により、接続する半導体チップから離れる方向に折れ曲がって形成された面91が必要となる。まず、第1に、クリップ87にも大電流が流れるため、耐圧の関係から半導体チップの露出箇所とクリップ87との間図43のN部には距離を確保する必要がある。第2に、チップ-エミッタ端子間で発生する熱応力を折り曲げ部分により緩和する必要がある。第3に、クリップ87そのものによる放熱効果を高めるためにも、クリップ87の面積も可能な限り大きい方が好ましく、したがって、折り曲げ部分による段差形状等が有効である。以上のことから、クリップ87には、接続する半導体チップから離れる方向に折れ曲がって形成された面91が必要である。なお、半導体装置80の組み立てでは、図43に示すように、ヒートスプレッダ83上に2つの半田84を配置し、その後、各半田84上にIGBTチップ81とダイオードチップ82を配置し、さらにこれらの各チップ上に半田85を介してクリップ87を配置した後、リフローによって各半田を溶融してクリップ87を各半導体チップに半田接続している。ところが、リフローによって各半田を溶融した際に、エミッタ端子88とクリップ87の一端は半田89によって半田接続されるため、この部分P部が支点となって、ダイオードチップ82と接続するクリップ87の他端が、自重によりQ部に示すようにヒートスプレッダ83側に沈み込む。その結果、クリップ87の接続面90とダイオードチップ82との間隔が狭くなり、ダイオードチップ82上の溶融された半田85がクリップ87の接続面90から折れ曲がって形成された面91上に吸い上がる現象が起こる。つまり、チップ上で半田吸い上がり現象が起こる。これにより、ダイオードチップ82とクリップ87間の半田厚が薄くなり、この状態で半導体装置80が組み立てられる。半導体装置80に対しては、組み立て完了後、種々の試験が行われるが、例えば、パワーサイクル試験チップそのものを発熱させる試験等で半導体チップを発熱させた際の熱ストレスによって、チップクラックが発生することが課題である。すなわち、ダイオードチップ82上の半田85が薄いため、前述のパワーサイクル試験時の熱ストレスによる応力でダイオードチップ82がチップクラックに至る。なお、前記特許文献1特開2008-227131号公報、特許文献2特開2010-103222号公報及び特許文献3特開2008-21796号公報それぞれについては、クリップU字型の弾性体、端子台接続時の半田吸い上がりの記載や示唆はなく、前記特許文献1~3の構造においても半田吸い上がりの課題が発生するものと考えられる。また、図44~図46は、半導体装置に搭載される半導体チップが1つの場合を示しており、例えば、トランジスタチップ93を1つ搭載した半導体装置94の場合である。このような半導体装置94の組み立てにおいても、図46に示すように、そのクリップ87のリフローによる半田接続の際に、エミッタ端子88とクリップ87の一端は半田89によって半田接続されるため、この部分P部が支点となって、トランジスタチップ93と接続するクリップ87の他端が、自重によりQ部に示すようにヒートスプレッダ83側に沈み込む。これにより、クリップ87の接続面90とトランジスタチップ93との間隔が狭くなり、トランジスタチップ93上の溶融された半田85がクリップ87の接続面90から折れ曲がって形成された面91上に吸い上がる現象が起こる。つまり、チップ上で半田吸い上がり現象が起こる。その結果、トランジスタチップ93とクリップ87間の半田厚が薄くなり、この状態で半導体装置94が組み立てられる。したがって、半導体装置94に対しても、半導体装置80の場合と同様に、トランジスタチップ93上の半田85が薄いため、パワーサイクル試験時の熱ストレスによる応力でトランジスタチップ93がチップクラックに至るという課題が発生する。本発明は、上記課題に鑑みてなされたものであり、その目的は、半導体装置の信頼性を向上させることができる技術を提供することにある。本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。代表的な実施の形態による半導体装置は、一部がチップ主面に半田接続し、かつチップから離れる方向に折れ曲がった折り曲げ部を備えた板状導体部材を有しており、前記板状導体部材に前記折り曲げ部に沿って溝が形成されている。また、代表的な実施の形態による半導体装置の製造方法は、スタンド部が形成された板状導体部材を熱処理を行って半導体チップに半田付けする際に、前記板状導体部材を前記スタンド部によって支持した状態で半田付けする。本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。チップクラックの発生を低減または防止して半導体装置の信頼性を向上させることができる。以下の実施の形態では特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。さらに、以下の実施の形態では便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明などの関係にある。また、以下の実施の形態において、要素の数など個数、数値、量、範囲などを含むに言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合などを除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良いものとする。また、以下の実施の形態において、その構成要素要素ステップ等も含むは、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。また、以下の実施の形態において、構成要素などについて、Aからなる、Aよりなる、Aを有する、Aを含むと言うときは、特にその要素のみである旨明示した場合等を除き、それ以外の要素を排除するものでないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうではないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、図面をわかりやすくするために平面図であってもハッチングを付す場合がある。実施の形態1図1は本発明の実施の形態1の半導体装置の構造の一例を示す斜視図、図2は図1に示す半導体装置の裏面側の構造の一例を示す斜視図、図3は図1に示す半導体装置の内部構造の一例を封止体を透過して示す平面図、図4は図3に示すA-A線で切断した構造を示す断面図、図5は図1に示す半導体装置の回路動作の一例を示す等価回路図である。また、図6は図1の半導体装置に組み込まれたIGBTチップの構造の一例を示す平面図、図7は図6に示すIGBTチップの構造の一例を示す部分断面図、図8は図1の半導体装置に組み込まれたダイオードチップの構造の一例を示す平面図、図9は図8に示すダイオードチップの構造の一例を示す部分断面図、図10は図1に示す半導体装置の構造の一例を示す部分断面図及び拡大部分断面図である。本実施の形態1における半導体装置は、例えば、車載用のモータ制御等に使用されるパワー半導体素子を搭載した半導体装置10であり、2つの半導体チップが搭載されたものである。すなわち、半導体装置10は2つの半導体チップを1パッケージ化したものであり、本実施の形態1では、IGBTを形成した第1半導体チップであるIGBTチップ15と、ダイオードを形成した第2半導体チップであるダイオードチップ16が搭載されている場合を説明する。図1に示すように、半導体装置10の中心部には平面形状が略矩形状長方形の封止体11が形成されている。封止体11は封止用の樹脂から成り、長方形の上面封止体11の表面の短辺側に対応した2つの側面のうちの一方には、外部接続用端子であるコレクタ端子12及び信号端子14の一部が設けられている。さらに、コレクタ端子12が形成されている封止体11の側面と反対側の側面には、外部接続用端子であるエミッタ端子13及び信号端子14の一部が形成されている。なお、コレクタ端子12とエミッタ端子13には、それぞれねじ止め用の開口部12a,13aが形成されている。また、図2に示すように、封止体11の表面と反対側の裏面には、チップ搭載部ダイパッドともいうを兼ねたヒートスプレッダ19の一部が露出している。このようにヒートスプレッダ19の一部が封止体11の裏面側に露出していることで、半導体装置10の動作時における放熱効率を向上させることができる。次に、半導体装置10の内部構造について説明する。なお、図3において、半導体装置10の上面を覆っている封止体11の図示は省略しており、内部の構造が図示されている。図3及び図4に示すように、封止体11の内部には、ヒートスプレッダ19が設けられており、このヒートスプレッダ19に外部接続用端子であるコレクタ端子12が一体的に形成されている。すなわち、ヒートスプレッダ19と一体的に形成されたコレクタ端子12は封止体11の一方の側面から露出している。また、ヒートスプレッダ19上には、IGBTを形成した第1半導体チップであるIGBTチップ15が半田17を介して搭載されており、さらに、このIGBTチップ15の隣には、IGBTチップ15と並んで配置された第2半導体チップであるダイオードチップ16が同じく半田17を介して搭載されている。ここで、IGBTを形成したIGBTチップ15は、その裏面15b側にコレクタ電極46図7参照が形成されており、このコレクタ電極46が半田17を介してヒートスプレッダ19に電気的に接続されている。つまり、IGBTチップ15の裏面15bに形成されているコレクタ電極46は、ヒートスプレッダ19を介して、ヒートスプレッダ19と一体的に形成されているコレクタ端子12と電気的に接続されている。一方、ダイオードを形成したダイオードチップ16は、その裏面16b側にカソード63図9参照が形成されており、このカソード63がヒートスプレッダ19を介してコレクタ端子12と電気的に接続されている。このことから、IGBTのコレクタ電極46とダイオードのカソード63とは電気的に接続されていることになる。また、IGBTチップ15の主面上面15a側には、図6に示すようにエミッタ電極40および複数のボンディングパッド41~45が形成されている。これに対し、ダイオードチップ16の主面上面16a側には、図8に示すようにアノード電極62が形成されている。そして、IGBTチップ15の主面15a側に形成されているエミッタ電極40と、ダイオードチップ16の主面16a側に形成されているアノード電極62とは、半田18を介して実装された平板形状の板状導体部材であるクリップ20によって接続されている。したがって、IGBTのエミッタ電極40とダイオードのアノード電極62とはクリップ20によって電気的に接続されている。なお、クリップ20は、板状電極とも呼ばれる。以下では、板状電極板状導体部材としてクリップ20という言葉を用いる。また、IGBTを形成したIGBTチップ15の主面15aとは、IGBTチップ15の上面を意味する。すなわち、IGBTチップ15の主面15aとは、IGBTチップ15のヒートスプレッダ19と接触する面とは反対側の面を示している。同様に、ダイオードを形成したダイオードチップ16の主面16aとは、ダイオードチップ16の上面を意味する。すなわち、ダイオードチップ16の主面16aとは、ダイオードチップ16のヒートスプレッダ19と接触する面とは反対側の面を示している。ここで、クリップ20は、例えば、銅を主成分とする平板状の導体部材から構成されており、IGBTチップ15の主面15aのエミッタ電極40と、ダイオードチップ16の主面16aのアノード電極62とを接続している。これは、エミッタ電極40には大電流が流れるためであり、ワイヤ接続では、アルミニウムによる抵抗の増加及び細線による抵抗の増加等でオン抵抗が大きくなる問題点が生じるとともに、ワイヤが細線であるため、熱容量が少なく放熱特性が劣化する問題点が生じるが、本実施の形態1の半導体装置10のように、銅を主成分とする板状導体部材であるクリップ20で接続することで前記問題点を解決している。すなわち、銅の抵抗は、アルミニウムの抵抗よりも小さいので、銅を主成分とするクリップ20で接続することで、オン抵抗を低減することができる。また、クリップ20は幅広の平板状の形状であるため、ワイヤに比べて断面積が大きくなり、その結果、オン抵抗をさらに低減することができる。また、クリップ20が平板状の形状をしているため、クリップ20自体がもつ熱容量をワイヤ自体の熱容量よりも大きくすることができ、かつ、IGBTチップ15、ダイオードチップ16とクリップ20の接触面積をワイヤによる接続に比べて大きくすることができるので、放熱効率を向上させることができる。このクリップ20は、半田27を介して外部接続用端子であるエミッタ端子13に接続されている。エミッタ端子13は、外部接続用端子であるコレクタ端子12が形成されているヒートスプレッダ19の一端側と反対側の他端側に形成されており、ヒートスプレッダ19とは電気的に接続されていない。すなわち、エミッタ端子13がヒートスプレッダ19と接続すると、コレクタ端子12とエミッタ端子13が直接接続してしまうことになるので、ショートしないようになっている。つまり、エミッタ端子13は、IGBTチップ15のエミッタ電極40にクリップ20を介して接続されている。エミッタ端子13が形成されているヒートスプレッダ19の他端側とコレクタ端子12が形成されているヒートスプレッダ19の一端側には、図1及び図2に示すように信号端子14が形成されている。図3に示すように、ヒートスプレッダ19の他端側には、エミッタ端子13の他に、温度検知用端子21,22、外部接続用ゲート端子23、ケルビン検知用端子24及び電流検知用端子25が形成されている。これらの端子は、IGBTチップ15の主面上面15aに形成されているボンディングパッド41~45と、ワイヤ28を用いてそれぞれ電気的に接続されている。したがって、IGBTチップ15は、ダイオードチップ16よりもヒートスプレッダ19のエミッタ端子13側に配置されている。このように配置することにより、IGBTチップ15に形成されているボンディングパッド41~45と、温度検知用端子21,22、外部接続用ゲート端子23、ケルビン検知用端子24及び電流検知用端子25とを近づけて配置することができるので、ボンディングパッド41~45とこれらの端子21~25とをワイヤ28で接続しやすくしている。また、ヒートスプレッダ19の一端側には、外部接続用端子であるコレクタ端子12と接続するケルビン検知用端子26が形成されている。ここで、半導体装置10では、温度検知用端子21,22、外部接続用ゲート端子23、ケルビン検知用端子24及び電流検知用端子25のそれぞれにワイヤ28を用いて接続されているIGBTチップ15のボンディングパッド41~45上には、クリップ20が配置されていない。つまり、クリップ20と平面的に重ならない領域にIGBTチップ15のボンディングパッド41~45が形成されている。このため、ボンディングパッド41~45に接続するワイヤ28とクリップ20が接触することを防止でき、半導体装置10の信頼性を向上させることができる。さらに、クリップ20の下にスペーサを設ける必要がないので、半導体装置10の厚さを薄くすることができる。このため、半導体装置10の小型化を推進することができる。また、本実施の形態1における半導体装置10では、図3及び図4に示すようにクリップ20とエミッタ端子13とが半田27を介して接続されているが、その際、クリップ20とエミッタ端子13とは、別々の構造体で形成されており、別々の構造体で形成されたクリップ20とエミッタ端子13が半田27を介して接続されている。次に、図5に示すIGBTチップ15に形成されている素子の回路構成とその動作を、図3~図7を用いて説明する。まず、図6に示すように、IGBTチップ15の主面上面15aには、エミッタ電極40とボンディングパッド41~45が形成されている。エミッタ電極40は、図4に示すクリップ20に接続され、このクリップ20を介して外部接続用端子であるエミッタ端子13に接続されている。一方、ボンディングパッド41は図3に示す温度検知用端子21にワイヤ28を用いて接続され、ボンディングパッド42は温度検知用端子22にワイヤ28を用いて接続されている。同様に、ボンディングパッド43は、外部接続用ゲート端子23にワイヤ28を用いて接続され、ボンディングパッド44は、ケルビン検知用端子24にワイヤ28を用いて接続されている。さらに、ボンディングパッド45は、電流検知用端子25にワイヤ28を用いて接続されている。また、IGBTチップ15の裏面15bには、図7に示すコレクタ電極46が形成されている。このコレクタ電極46は図4に示すヒートスプレッダ19に接続されており、このヒートスプレッダ19に一体的に形成された外部接続用端子であるコレクタ端子12に接続されている。ここで、IGBTチップ15には、図5に示すように、IGBT50、検知用IGBT51および温度検知用ダイオード52が形成されている。IGBT50はメインのIGBTであり、3相モータの駆動等に使用される。このIGBT50には、エミッタ電極40、コレクタ電極46及びゲート電極43aが形成されている。ゲート電極43aは内部配線によりIGBTチップ15の上面に形成された図6のボンディングパッド43に接続されている。ボンディングパッド43は、図3の外部接続用ゲート端子23に接続されているので、IGBT50のゲート電極43aは、外部接続用ゲート端子23に接続されていることになる。外部接続用ゲート端子23は、図示しない制御回路に接続されており、前記制御回路からの信号が外部接続用ゲート端子23を介してIGBT50のゲート電極43aに印加されることにより、前記制御回路からIGBT50を制御することができるようになっている。検知用IGBT51は、IGBT50のコレクタ-エミッタ間を流れる電流を検知するために設けられているものである。すなわち、インバータ回路としてIGBT50を保護するためにIGBT50のコレクタ-エミッタ間を流れる電流を検知するために設けられている。この検知用IGBT51は、IGBT50と同様のコレクタ電極46及びゲート電極43aに接続されており、センスエミッタ電極45aを有している。センスエミッタ電極45aは、内部配線によりIGBTチップ15の主面15aに形成されたボンディングパッド45に接続されている。ボンディングパッド45は、電流検知用端子25に接続されているので、結局、検知用IGBT51のセンスエミッタ電極45aは電流検知用端子25に接続されていることになる。そして、この電流検知用端子25は半導体装置10の外部に設けられる電流検知回路に接続される。この電流検知回路は、検知用IGBT51のセンスエミッタ電極45aの出力に基づいて、IGBT50のコレクタ-エミッタ間電流を検知し、過電流が流れたときIGBT50のゲート電極に印加されるゲート信号を遮断し、IGBT50を保護するようになっている。温度検知用ダイオード52は、IGBT50の温度を検知するために設けられている。すなわち、IGBT50の温度によって温度検知用ダイオード52の電圧が変化することによりIGBT50の温度を検知するようになっている。この温度検知用ダイオード52は、ポリシリコンに異なる導電型の不純物を導入することによりpn接合が形成されており、カソード41a及びアノード電極42aを有している。カソード41aは内部配線によりIGBTチップ15の主面15aに形成されたボンディングパッド41に接続されている。同様に、アノード電極42aは内部配線によりIGBTチップ15の主面15aに形成されたボンディングパッド42に接続されている。したがって、温度検知用ダイオード52のカソード41aはボンディングパッド41を介して温度検知用端子21に接続され、温度検知用ダイオード52のアノード電極42aはボンディングパッド42を介して温度検知用端子22に接続されている。温度検知用端子21,22は、半導体装置10の外部に設けられる温度検知回路に接続される。この温度検知回路は、温度検知用ダイオード52のカソード41a及びアノード電極42aに接続されている温度検知用端子21,22間の出力に基づいて間接的にIGBT50の温度を検知し、検知した温度がある一定温度以上になったとき、IGBT50のゲート電極に印加されるゲート信号を遮断し、IGBT50を保護するようになっている。次に、IGBT50のエミッタ電極40からは別の端子であるコモンエミッタ電極44aが出ている。このコモンエミッタ電極44aは、内部配線によりIGBTチップ15の主面15aに形成されているボンディングパッド44に接続されている。ボンディングパッド44は、ケルビン検知用端子24に接続されているので、結局、コモンエミッタ電極44aはケルビン検知用端子24に接続されていることになる。ケルビン検知用端子24は、半導体装置10の外部に設けられるケルビン検知回路に接続される。このケルビン検知回路は、配線などによってIGBT50の電位が不安定にならないようにするため、配線抵抗をキャンセルする目的で設けられている。すなわち、エミッタ電極40と同電位のコモンエミッタ電極44aからの出力に基づいて、エミッタ電極40自体の配線抵抗をキャンセルするようになっている。同様にして、図5に示すIGBT50のコレクタ電極46から分岐する図3のケルビン検知用端子26が設けられている。このケルビン検知用端子26は、半導体装置10の外部に設けられているケルビン検知回路に接続される。このケルビン検知回路も配線などによってIGBT50の電位が不安定にならないようにするため、配線抵抗をキャンセルする目的で設けられている。すなわち、コレクタ電極46と同電位のケルビン検知用端子26の出力に基づいて、コレクタ電極46自体の配線抵抗をキャンセルするようになっている。このように半導体装置10では、電流検知回路、温度検知回路およびケルビン検知回路に接続することが可能なように構成されているので、半導体装置10に含まれるIGBT50の動作信頼性の向上を図ることができる。次に、図7に示すように、IGBT50は、半導体チップの裏面に形成されたコレクタ電極46を有し、このコレクタ電極46上にp型半導体領域54が形成されている。p型半導体領域54上にはn型半導体領域55が形成され、このn型半導体領域55上にn型半導体領域56が形成されている。そして、n型半導体領域56上にはp型半導体領域57が形成され、このp型半導体領域57を貫通し、n型半導体領域56に達するトレンチ溝59が形成されている。さらに、トレンチ溝59に整合してエミッタ領域となるn型半導体領域58が形成されている。トレンチ溝59の内部には、例えば酸化シリコン膜よりなるゲート絶縁膜60が形成され、このゲート絶縁膜60を介してゲート電極43aが形成されている。ゲート電極43aは、例えばポリシリコン膜から形成され、トレンチ溝59を埋め込むように形成されている。このように構成されたIGBT50において、ゲート電極43aは、内部配線を介して、図6に示すボンディングパッド43に接続されている。同様にエミッタ領域となるn型半導体領域58は、エミッタ配線61を介して、図6に示すエミッタ電極40に接続されている。コレクタ領域となるp型半導体領域54は半導体チップの裏面に形成されているコレクタ電極46に接続されている。IGBT50によれば、MISFETの高速スイッチング特性および電圧駆動特性と、バイポーラトランジスタの低ON電圧特性を兼ね備えている。n型半導体領域55は、バッファ層とも呼ばれる。このn型半導体領域55は、IGBT50がターンOFFしているときに、p型半導体領域57からn型半導体領域56内に成長する空乏層が、n型半導体領域56の下層に形成されているp型半導体領域54に接触してしまうパンチスルー現象を防止するために設けられている。また、p型半導体領域54からn型半導体領域56へのホール注入量の制限などの目的のために、n型半導体領域55が設けられている。次に、IGBT50の動作について説明する。まず、IGBT50がターンONする動作について説明する。ゲート電極43aと、エミッタ領域となるn型半導体領域58の間に充分な正の電圧を印加することにより、トレンチゲート構造をしたMISFETがターンONする。すると、コレクタ領域を構成するp型半導体領域54とn型半導体領域56の間が順バイアスされ、p型半導体領域54からn型半導体領域56へ正孔注入が起こる。続いて、注入された正孔のプラス電荷と同じだけの電子がn型半導体領域56に集まる。これにより、n型半導体領域56の抵抗低下が起こり電導度変調、IGBT50はON状態となる。ON電圧には、p型半導体領域54とn型半導体領域56との接合電圧が加わるが、n型半導体領域56の抵抗値が電導度変調により1桁以上低下するため、ON抵抗の大半を占めるようなる高耐圧では、MISFETよりもIGBT50の方が低ON電圧となる。したがって、IGBT50は高耐圧化に有効なデバイスであることがわかる。次に、IGBT50がターンOFFする動作について説明する。ゲート電極43aと、エミッタ領域となるn型半導体領域58の間の電圧を低下させると、トレンチゲート構造をしたMISFETがターンOFFする。すると、p型半導体領域54からn型半導体領域56への正孔注入が停止し、すでに注入された正孔も寿命がつきて減少する。残留している正孔は、p型半導体領域54へ直接流出してテイル電流、流出が完了した時点でIGBT50はOFF状態となる。このようにしてIGBT50を動作させることができる。次に、ヒートスプレッダ19上に搭載するダイオードチップ16の構成について説明する。図8に示すように、ダイオードチップ16の主面上面16a側には、アノード電極62が形成されている。一方、同様に、ダイオードチップ16の裏面側には、図9に示すようにカソード63が形成されている。続いて、ダイオードの素子構造について説明する。ダイオードチップ16の裏面16bには、図9に示すようにカソード63が形成されており、このカソード63上にn型半導体領域64が形成されている。そして、n型半導体領域64上にn型半導体領域65が形成されており、n型半導体領域65上に離間してp型半導体領域66が形成されている。p型半導体領域66の間には、p型半導体領域67が形成されている。p型半導体領域66とp型半導体領域67上には、アノード電極62が形成されている。アノード電極62は、例えばアルミニウム-シリコンから構成されている。このように構成されたダイオード素子16c図5参照によれば、アノード電極62に正電圧を印加し、カソード63に負電圧を印加すると、n型半導体領域65とp型半導体領域66の間のpn接合が順バイアスされ電流が流れる。一方、アノード電極62に負電圧を印加し、カソード63に正電圧を印加すると、n型半導体領域65とp型半導体領域66の間のpn接合が逆バイアスされ電流が流れない。このようにしてダイオード素子16cを動作させることができる。ここで、図8に示すようにダイオードチップ16の主面16aにはアノード電極62が形成され、図6に示すように、IGBTチップ15の主面15aには、エミッタ電極40が形成されている。そして、このアノード電極62とエミッタ電極40が図4に示すクリップ20で接続されている。一方、ダイオードチップ16の裏面16bには、図9に示すカソード63が形成され、IGBTチップ15の裏面15bには、図7に示すコレクタ電極46が形成されている。そして、カソード63とコレクタ電極46が図4に示すヒートスプレッダ19により接続されている。したがって、IGBTとダイオードとは、逆並列に接続されている。このときのダイオードの機能について説明する。ダイオードは、負荷がインダクタンスを含まない純抵抗である場合、還流するエネルギーがないため不要である。しかし、負荷にモータのようなインダクタンスを含む回路が接続されている場合、ONしているスイッチとは逆方向に負荷電流が流れるモードがある。この時、IGBT等のスイッチング素子単体では、この逆方向電流を流し得る機能をもたないので、IGBT等のスイッチング素子に逆並列にダイオードを接続する必要がある。すなわち、インバータ回路において、モータ制御のように負荷にインダクタンスを含む場合、IGBT等のスイッチング素子をターンOFFしたとき、インダクタンスに蓄えられたエネルギーを必ず放出しなければならない。IGBT単体では、インダクタンスに蓄えられたエネルギーを開放するための逆方向電流を流すことができない。そこで、このインダクタンスに蓄えられた電気エネルギーを還流するため、IGBTに逆並列にダイオードを接続する。つまり、ダイオードは、インダクタンスに蓄えられた電気エネルギーを開放するために逆方向電流を流すという機能を有している。なお、IGBTのスイッチング周波数に応じて、ダイオードにも高周波特性をもたせる必要がある。次に、本実施の形態1の半導体装置10に設けられたクリップ20の形状の特徴について説明する。まず、図4に示すように、チップ搭載部を兼ねたヒートスプレッダ19上には、それぞれ半田17を介してIGBTチップ15とダイオードチップ16が並んで配置されている。さらに、IGBTチップ15及びダイオードチップ16上に、半田18を介してクリップ20が搭載されている。半導体装置10では、クリップ20は、IGBTチップ15の主面15aの図6に示すエミッタ電極40及びダイオードチップ16の主面16aの図8に示すアノード電極62にそれぞれ半田18を介して電気的に接続するとともに、一端が複数の外部接続用端子のうちのエミッタ端子13と電気的に接続している。その際、クリップ20の形状は、IGBTチップ15及びダイオードチップ16に接触しているクリップ20の領域図10に示す第1面20a、第3面20dよりも、IGBTチップ15とダイオードチップ16の間にあるクリップ20の領域図10に示す第5面20nが上方に突出した構造凸形状になっている。つまり、IGBTチップ15あるいはダイオードチップ16に接触しているクリップ20の領域接触領域の位置よりも、IGBTチップ15とダイオードチップ16の間にあるクリップ20の領域チップ間領域の位置がヒートスプレッダ19から離れている。これにより、余分な半田18がクリップ20の凸形状に吸収され、その結果、余分な半田18がIGBTチップ15の側面を伝わってIGBTチップ15の下部に形成されている半田17と接続してしまうことを防止できる。また、クリップ20では、大電流が流れるため、耐圧の関係からIGBTチップ15やダイオードチップ16の露出箇所とクリップ20との間図10のD部には距離を確保する必要がある。さらに、チップ-エミッタ端子間で発生する熱応力を折り曲げ部分により緩和する必要がある。また、クリップ20そのものによる放熱効果を高めるためにも、クリップ20の面積も可能な限り大きい方が好ましく、したがって、折り曲げ部分による凸形状を有することが有効である。以上により、クリップ20では、接続するIGBTチップ15やダイオードチップ16から離れる方向に折れ曲がって形成された面が必要となる。すなわち、クリップ20は、図10に示すように、IGBTチップ15の主面15aのエミッタ電極40図6参照と半田18を介して接続する第1面20aと、IGBTチップ15から離れる方向に第1面20aから折れ曲がって形成された第2面20bと、ダイオードチップ16の主面16aのアノード電極62図8参照と半田18を介して接続する第3面20dと、ダイオードチップ16から離れる方向に第3面20dから折れ曲がって形成された第4面20eとを有している。さらに、第2面20b及び第4面20eに、第1面20aと第2面20bの境界の稜部折り曲げ部、屈曲部20cに沿って、及び第3面20dと第4面20eの境界の稜部折り曲げ部、屈曲部20fに沿って溝20gが形成されている。すなわち、クリップ20の各半導体チップに接続する第1面20a及び第3面20dから各半導体チップから遠ざかる方向に折れ曲がった第2面20b及び第4面20eに、それぞれ稜部折り曲げ部、屈曲部20c,20fに沿って溝20gが形成されている。溝20gは、半田18のリフロー等による加熱溶融熱処理時の吸い上がり18aを阻止抑制するものであり、図10の拡大図に示すように、半田18が溶融して吸い上がろうとした際に、半田18を溝20gに入り込ませて溝20gより上方に吸い上がらないようにするためのものであり、これにより、各半導体チップ-クリップ20間の半田18の厚さを確保してクリップ20の第1面20a及び第3面20dがそれぞれ各半導体チップに近づかないように下がらないようにするためのものである。したがって、溝20gは、第2面20b及び第4面20eにおいて、なるべく低い位置なるべく稜部20c,20fに近い位置に形成されていることが好ましい。さらに、溝20gはそれぞれ稜部20c,20fに沿った状態で複数列形成されていることが好ましい。例えば、図10に示す構造では、溝20gが2列で形成されている。このように溝20gを複数列形成することにより、半田18の吸い上がり18aを阻止または抑制する効果をさらに高めることができる。なお、溝20gの断面形状は、図10の部分断面図に示すようなV字状のものであってもよいし、例えば、U字状等であってもよく、半田18を入り込ませて吸い上がり18aを阻止または抑制することが可能な形状であれば特に限定されるものではない。次に、本実施の形態1の半導体装置10の組み立てを、図11に示すフロー図に沿って説明する。図11は図1の半導体装置の組み立て手順の一例を示す製造フロー図、図12は図1の半導体装置の組み立てにおける半田箔搭載及びチップ搭載完了後の構造の一例を示す平面図及び断面図、図13は図1の半導体装置の組み立てにおける半田箔搭載及びクリップ搭載完了後の構造の一例を示す平面図及び断面図、図14は図1の半導体装置の組み立てにおけるリフロー及びワイヤボンディング完了後の構造の一例を示す平面図、断面図及び拡大部分断面図、図15は図1の半導体装置の組み立てにおけるレジンモールド及び外装めっき完了後の構造の一例を示す平面図及び側面図である。まず、図11のステップS1に示す半田箔搭載を行う。ここでは、図12のステップS1に示すように、リードフレーム29のチップ搭載部であるヒートスプレッダ19上にIGBTチップ15用とダイオードチップ16用の2つの半田箔第1半田30を配置する。なお、リードフレーム29には、その中央部に、チップ搭載部及び放熱部材を兼ねたヒートスプレッダ19が形成され、さらにヒートスプレッダ19の両端側にはコレクタ端子12やエミッタ端子13等の複数の外部接続用端子等が形成されている。ヒートスプレッダ19はコレクタ端子12と繋がって一体的に形成されており、コレクタ端子12やエミッタ端子13等の複数の外部接続用端子は、枠部29aと一体的に繋がっている。なお、半田箔搭載前にヒートスプレッダ19にフラックスを塗布する。また、第1半田である半田箔30は、半田から成るチップ状の薄い箔である。その後、図11のステップS2に示すチップ搭載を行う。まず、半田箔30にフラックスを塗布する。フラックス塗布後、図12のステップS2に示すように、一方の半田箔30上にIGBTチップ15を搭載し、他方の半田箔30上にダイオードチップ16を搭載する。その際、IGBTチップ15とダイオードチップ16を、それぞれ半田箔30を介してIGBTチップ15及びダイオードチップ16の裏面15b,裏面16bがヒートスプレッダ19と対向するように配置する。その後、図11のステップS3に示す半田箔搭載を行う。まず、IGBTチップ15とダイオードチップ16にフラックスを塗布する。フラックス塗布後、図13のステップS3に示すように、IGBTチップ15とダイオードチップ16それぞれの主面15a,16aのエミッタ電極40及びアノード電極62上に第2半田である半田箔31を配置する。さらに、外部接続用端子であるエミッタ端子13上に第3半田である半田ペースト32を塗布配置する。その後、図11のステップS4に示すクリップ搭載を行う。まず、半田箔31及び半田ペースト32にフラックスを塗布する。フラックス塗布後、図13のステップS4に示すように、IGBTチップ15及びダイオードチップ16上にそれぞれ半田箔31を介してクリップ20を配置する。また、エミッタ端子13上の半田ペースト32上にクリップ20の一端を配置する。なお、クリップ20は銅板等から成る薄板状の導体部材であり、図10に示すようにIGBTチップ15と接続する第1面20aと、第1面20aから折れ曲がって形成された第2面20bと、ダイオードチップ16と接続する第3面20dと、第3面20dから折れ曲がって形成された第4面20eとを備えている。その際、第2面20bは、IGBTチップ15から離れる方向に折れ曲がっており、第4面20eは、ダイオードチップ16から離れる方向に折れ曲がっている。また、第2面20bと第4面20eのそれぞれに、第1面20aと第2面20bの境界の稜部20c、及び第3面20dと第4面20eの境界の稜部20fに沿って溝20gが形成されている。その際、溝20gは、図14のステップS5の拡大部分断面図に示すように、複数列例えば、2列形成されている。このようなクリップ20を用い、ステップS4のクリップ搭載では、その第1面20aを、半田箔31を介してIGBTチップ15の主面15aのエミッタ電極40上に位置させ、また、第3面20dを半田箔31を介してダイオードチップ16の主面16aのアノード電極62上に位置させ、さらに外部接続用端子であるエミッタ端子13上に半田ペースト32を介してクリップ20の一端を位置させる。すなわち、板状のクリップ20を、IGBTチップ15上とダイオードチップ16上とエミッタ端子13上とに跨がって配置する。その後、図11のステップS5に示すリフローを行う。ここでは、リフロー炉に通して半田箔30,31、半田ペースト32を溶融熱処理し、各部材を固着する。すなわち、リフロー炉に通して、半田箔30を溶融して固着することでヒートスプレッダ19とIGBTチップ15及びダイオードチップ16とをそれぞれ接続し、さらに半田箔31を溶融して固着することでIGBTチップ15及びダイオードチップ16とクリップ20とをそれぞれ接続し、半田ペースト32を溶融して固着することでクリップ20の一端と外部接続用端子であるエミッタ端子13とを接続する。ここで、半田箔31は溶融すると半田18となり、図14のステップS5の拡大部分断面図に示すように、吸い上がり18aが引き起こされ、クリップ20の図10の第2面20b及び第4面20eを吸い上がろうとするが、第2面20b及び第4面20eには、稜部20c,20fに沿って溝20gが形成されている。これにより、吸い上がろうとした半田18は溝20gに入り込み、それ以上吸い上がることはない。つまり、溝20gを形成したことで半田18の吸い上がり18aを抑制または阻止することができる。したがって、溶融された半田箔31半田18の吸い上がり18aの高さは溝20g以下となる。その結果、各半導体チップ-クリップ20間の半田18の厚さを確保してクリップ20の第1面20a及び第3面20dがそれぞれ各半導体チップに近づかないように下がらないようにすることができる。なお、溝20gが稜部20c,20fに沿って2列形成されていることで、半田18の吸い上がり18aを阻止または抑制する効果をさらに高めることができる。リフロー終了後、フラックス洗浄を行う。ここでは、薬液等を用いて前述のフラックスを除去するための洗浄を行う。フラックス洗浄後、図11のステップS6のワイヤボンディングを行う。ここでは、図14のステップS6の平面図に示すように、IGBTチップ15の主面15aのボンディングパッド41~45のそれぞれと、外部接続用端子である複数の信号端子14のそれぞれとをワイヤ28によって電気的に接続する。ワイヤ28は、例えばアルミニウムから成る細線である。ワイヤボンディング後、図11のステップS7のレジンモールドを行う。ここでは、図15のステップS7の図に示すように、封止用樹脂によって封止体11を形成し、IGBTチップ15、ダイオードチップ16、クリップ20、複数のワイヤ28及びヒートスプレッダ19の一部を樹脂封止する。例えば、エポキシ系樹脂等の封止用樹脂を用いてトランスファモールドで行う。レジンモールド後、図11のステップS8の外装めっきを行う。ここでは、図15のステップS8の平面図に示すように、リードフレーム29の封止体11から露出した部分外部接続用端子等を外装めっき36で被覆する。外装めっき36は、例えば、半田めっき等である。外装めっき後、図11のステップS9のセパレート成形を行う。ここでは、図15のステップS8の平面図に示すリードフレーム29の枠部29aからコレクタ端子12、エミッタ端子13、複数の信号端子14を切断するとともに曲げ成形して、ステップS10に示す組み立て完となる。すなわち、図1及び図2に示す半導体装置10の組み立てを完了する。本実施の形態1の半導体装置10及びその製造方法によれば、板状導体部材であるクリップ20の各半導体チップに接続する第1面20a、及び第3面20dから各半導体チップから遠ざかる方向に折れ曲がった第2面20b及び第4面20eに溝20gが形成されていることで、半田リフロー時に、半導体チップ-クリップ20間において溶融されて吸い上がろうとする半田18を溝20gに入り込ませることができる。これにより、半田18の吸い上がり18aを抑制または阻止することができ、溶融された半田18の吸い上がり18aの高さを溝20g以下とすることができる。したがって、各半導体チップ上の半田18をそれぞれの半導体チップ上に留めることができ、その結果、クリップ20の第1面20a及び第3面20dがそれぞれ各半導体チップに近づかないように下がらないようにしてリフローすることができる。これにより、IGBTチップ15とクリップ20間の半田18の厚さ、及びダイオードチップ16とクリップ20間の半田18の厚さを確保することができる。その結果、各半導体チップ上の半田18の厚さが確保されているため、半導体装置組み立て後のパワーサイクル試験等においてIGBTチップ15やダイオードチップ16にかかる熱ストレスを緩和することができる。これにより、半導体装置組み立て後のパワーサイクル試験等においてIGBTチップ15やダイオードチップ16にかかる熱ストレスを緩和することができる。その結果、半導体装置10におけるチップクラックの発生を低減または防止することができ、半導体装置10の信頼性を向上させることができる。実施の形態2図16は本発明の実施の形態2の半導体装置の内部構造の一例を封止体を透過して示す平面図、図17は図16に示すA-A線で切断した構造を示す断面図、図18は図16の半導体装置の組み立てにおけるリフロー時の構造の一例を示す平面図、図19は図18の構造を一部断面にして示す部分断面図、図20は図19の構造を模式的に示す側面図、図21は図18に示すスタンド部の構造の一例を示す平面図、図22は図21に示すA-A線で切断した構造を示す断面図である。また、図23は図16の半導体装置の組み立て手順の一例を示す製造フロー図、図24は図16の半導体装置の組み立てにおける半田箔搭載及びチップ搭載完了後の構造の一例を示す平面図及び断面図、図25は図16の半導体装置の組み立てにおける半田箔搭載及びクリップ搭載完了後の構造の一例を示す平面図及び断面図、図26は図16の半導体装置の組み立てにおけるリフロー及びスタンド部切断フラックス洗浄完了後の構造の一例を示す平面図及び断面図、図27は図16の半導体装置の組み立てにおけるワイヤボンディング及びレジンモールド完了後の構造の一例を示す平面図、断面図及び側面図、図28は図16の半導体装置の組み立てにおける外装めっき完了後の構造の一例を示す平面図である。本実施の形態2の半導体装置は、実施の形態1と同じくパワー系の半導体装置37であり、その構造は、図16及び図17に示すように実施の形態1の半導体装置10と同様の構造であるが、半導体装置10との相違点は、図18に示すように、クリップ20にスタンド部20hが設けられたことであり組み立て後に切断切り離し、その組み立てのリフロー工程において各半導体チップ-クリップ20間の半田18の厚さを確保するようにスタンド部20hによってクリップ20を支えてリフローを行うものである。図18~図20は、半導体装置37の組み立てのリフロー工程時の構造を示しており、クリップ20に設けられたスタンド部20hの下端部20iを、チップ搭載部であるヒートスプレッダ19に接触させ、スタンド部20hによってクリップ20を支えてクリップ20が下がらないよう支持した状態で半田リフローを行うものであり、これにより、各半導体チップ-クリップ20間の半田18の厚さを確保することができる。図21及び図22は、クリップ20と繋がった状態のスタンド部20hの構造を示しており、リフロー終了後に、図21のC部に示す位置でスタンド部20hを切断してクリップ20の本体部20jから切り離すため、組み立て完了後の半導体装置37にはスタンド部20hは残らない。なお、図21に示すように、クリップ20の本体部20jとスタンド部20hとを繋いだ箇所C部の切断箇所に貫通孔20mが形成されている。これにより、リフロー終了後のスタンド部20hの切断時に容易に切断を行うことができる。さらに、クリップ20の本体部20jとスタンド部20hとを繋いだ箇所C部の切断箇所に、図22に示すようにV溝他の溝20kが形成されている。これにより、リフロー終了後のスタンド部20hの切断時にさらに容易に切断を行うことができる。なお、スタンド部20hの切り離しの切断を容易にする前述の手段である貫通孔20mとV溝20kは、両方とも形成されていてもよいし、何れか一方のみが形成されていてもよい。図21及び図22に示すように、両方が形成されている場合が切断を容易にする効果が最も大きいことは言うまでもない。また、本実施の形態2の半導体装置37のように、IGBTチップ15とダイオードチップ16の2つの半導体チップがヒートスプレッダ19上に搭載されている場合、クリップ20と繋がったスタンド部20hは、図18に示すように、IGBTチップ15とダイオードチップ16の配列方向の両側にそれぞれ1つずつ設けられ、2つのスタンド部20hそれぞれの下端部20iが、図19及び図20に示すように、IGBTチップ15とダイオードチップ16の間の位置でそれぞれヒートスプレッダ19に接触するように設けられていることが好ましい。すなわち、2本のスタンド部20hによってIGBTチップ15とダイオードチップ16の両側の位置で支持し、かつIGBTチップ15とダイオードチップ16の間の位置で支持することができるため、これにより、クリップ20のIGBTチップ15と接続する部分第1面20aとダイオードチップ16と接続する部分第3面20dの両方を略均等に支えることができ、クリップ20の第1面20aとIGBTチップ15の間の半田18の厚さと、第3面20dとダイオードチップ16の間の半田18の厚さの両方を確保することができる。次に、本実施の形態2の半導体装置37の組み立てを、図23に示すフロー図に沿って説明する。まず、図23のステップS21に示す半田箔搭載を行う。ここでは、図24のステップS21に示すように、リードフレーム29のチップ搭載部であるヒートスプレッダ19上にIGBTチップ15用とダイオードチップ16用の2つの半田箔第1半田30を配置する。なお、リードフレーム29には、その中央部に、チップ搭載部及び放熱部材を兼ねたヒートスプレッダ19が形成され、さらにヒートスプレッダ19の両端側にはコレクタ端子12やエミッタ端子13等の複数の外部接続用端子等が形成されている。ヒートスプレッダ19はコレクタ端子12と繋がって一体的に形成されており、コレクタ端子12やエミッタ端子13等の複数の外部接続用端子は枠部29aと一体的に繋がっている。なお、半田箔搭載前にヒートスプレッダ19にフラックスを塗布する。また、第1半田である半田箔30は、半田から成るチップ状の薄い箔である。その後、図23のステップS22に示すチップ搭載を行う。まず、半田箔30にフラックスを塗布する。フラックス塗布後、図24のステップS22に示すように、一方の半田箔30上にIGBTチップ15を搭載し、他方の半田箔30上にダイオードチップ16を搭載する。その際、IGBTチップ15とダイオードチップ16を、それぞれ半田箔30を介してIGBTチップ15及びダイオードチップ16の裏面15b,裏面16bがヒートスプレッダ19と対向するように配置する。その後、図23のステップS23に示す半田箔搭載を行う。まず、IGBTチップ15とダイオードチップ16にフラックスを塗布する。フラックス塗布後、図25のステップS23に示すように、IGBTチップ15とダイオードチップ16それぞれの主面15a,16aのエミッタ電極40及びアノード電極62上に第2半田である半田箔31を配置する。さらに、外部接続用端子であるエミッタ端子13上に第3半田である半田ペースト32を塗布配置する。その後、図23のステップS24に示すクリップ搭載を行う。まず、半田箔31及び半田ペースト32にフラックスを塗布する。フラックス塗布後、図25のステップS24の図に示すように、IGBTチップ15及びダイオードチップ16上にそれぞれ半田箔31を介してクリップ20を配置する。また、エミッタ端子13上の半田ペースト32上にクリップ20の一端を配置する。なお、クリップ20は銅板等から成る薄板状の導体部材であり、図20に示すようにIGBTチップ15と接続する第1面20aと、第1面20aから折れ曲がって形成された第2面20bと、ダイオードチップ16と接続する第3面20dと、第3面20dから折れ曲がって形成された第4面20eとを備えている。その際、第2面20bは、IGBTチップ15から離れる方向に折れ曲がっており、第4面20eは、ダイオードチップ16から離れる方向に折れ曲がっている。また、本実施の形態2のクリップ20には、その第1面20aと交差する方向に延在するスタンド部20hが設けられている。なお、スタンド部20hは、図21に示すようにクリップ20の本体部20jの両側に1つ1本ずつ設けられている。さらに、クリップ20の本体部20jとスタンド部20hとを繋いだ箇所図21のC部の切断箇所に貫通孔20mが形成されており、また、同じく本体部20jとスタンド部20hとを繋いだ箇所図21のC部の切断箇所には、図22に示すようにV溝他の溝20kが形成されている。このようなクリップ20を用い、前記クリップ搭載では、その第1面20aを、半田箔31を介してIGBTチップ15の主面15aのエミッタ電極40上に位置させ、また、第3面20dを半田箔31を介してダイオードチップ16の主面16aのアノード電極62上に位置させ、さらに外部接続用端子であるエミッタ端子13上に半田ペースト32を介してクリップ20の一端を位置させる。すなわち、板状のクリップ20を、IGBTチップ15上とダイオードチップ16上とエミッタ端子13上とに跨がって配置する。この時、クリップ20のスタンド部20hの下端部20iは、チップ搭載部であるヒートスプレッダ19に接触するか、もしくはヒートスプレッダ19との間に極僅かな隙間を形成する程度の高さ位置に配置された状態となっている。その後、図23のステップS25に示すリフローを行う。ここでは、図26のステップS25の図に示すように、リフロー炉に通して図25に示す半田箔30,31、半田ペースト32を溶融熱処理し、各部材を固着する。すなわち、リフロー炉に通して、半田箔30を溶融して固着することでヒートスプレッダ19とIGBTチップ15及びダイオードチップ16とをそれぞれ接続し、さらに半田箔31を溶融して固着することでIGBTチップ15及びダイオードチップ16とクリップ20とをそれぞれ接続し、半田ペースト32を溶融して固着することでクリップ20の一端と外部接続用端子であるエミッタ端子13とを接続する。ここで、半田箔31は溶融すると半田18となる。その際、半田18が溶融状態となることで、スタンド部20hの下端部20iが極僅かヒートスプレッダ19から離れていたとしてもスタンド部20hの下端部20iを確実にヒートスプレッダ19に接触させることができる。これにより、クリップ20の第1面20a及び第3面20dがそれぞれIGBTチップ15とダイオードチップ16に近づかないようにスタンド部20hによってクリップ20を支持した状態を形成できる。すなわち、図20に示すように、IGBTチップ15とクリップ20間の半田18の厚さ、及びダイオードチップ16とクリップ20間の半田18の厚さを確保してクリップ20の第1面20a及び第3面20dがそれぞれ各半導体チップに近づかないように下がらないようにしてリフローを行うことができる。リフロー終了後、図23のステップS26に示すスタンド部切断フラックス洗浄を行う。まず、図21のC部に示す位置でスタンド部20hを切断する。その際、スタンド部20hをクリップ20の本体部20jから切断分離する。スタンド部20hの切断は、例えば、型切断等を採用して切断する。なお、図21に示すように、クリップ20の本体部20jとスタンド部20hとを繋いだ箇所C部の切断箇所に貫通孔20mが形成されていることで、スタンド部20hの切断を容易に行うことができる。また、クリップ20の本体部20jとスタンド部20hとを繋いだ箇所図21のC部の切断箇所に、図22に示すようにV溝他の溝20kが形成されていることで、スタンド部20hの切断をにさらに容易に行うことができる。したがって、スタンド部20hの前記切断箇所に貫通孔20mやV溝20kを設けておくことで、切断を容易にすることができ、前述のような型切断を採用することなく、折り曲げ切断等で切断することも可能である。また、スタンド部20hの切断終了後、フラックス洗浄を行う。ここでは、薬液等を用いて前述のフラックスを除去するための洗浄を行う。フラックス洗浄後、図23のステップS27に示すワイヤボンディングを行う。ここでは、図27のステップS27の図に示すように、IGBTチップ15の主面15aのボンディングパッド41~45のそれぞれと、外部接続用端子である複数の信号端子14のそれぞれとをワイヤ28によって電気的に接続する。ワイヤ28は、例えばアルミニウムから成る細線である。ワイヤボンディング後、図23のステップS28のレジンモールドを行う。ここでは、図27のステップS28の図に示すように、封止用樹脂によって封止体11を形成し、IGBTチップ15、ダイオードチップ16、クリップ20、複数のワイヤ28及びヒートスプレッダ19の一部を樹脂封止する。例えば、エポキシ系樹脂等の封止用樹脂を用いてトランスファモールドで行う。レジンモールド後、図23のステップS29の外装めっきを行う。ここでは、図28のステップS29の平面図に示すように、リードフレーム29の封止体11から露出した部分外部接続用端子等を外装めっき36で被覆する。外装めっき36は、例えば、半田めっき等である。外装めっき後、図23のステップS30のセパレート成形を行う。ここでは、図28のステップS29の平面図に示すリードフレーム29の枠部29aからコレクタ端子12、エミッタ端子13、複数の信号端子14を切断するとともに曲げ成形して、ステップS31に示す組み立て完となる。すなわち、図1及び図2に示す半導体装置10と同様の外観構造の半導体装置37図16参照の組み立てを完了する。本実施の形態2の半導体装置37の製造方法によれば、図20に示すように、クリップ20に設けられたスタンド部20hによってクリップ20を支持した状態で半田リフローを行うことで、IGBTチップ15とクリップ20の第1面20aとの間隔、及びダイオードチップ16とクリップ20の第3面20dとの間隔を確保した状態でクリップ20の第1面20a及び第3面20dがそれぞれ各半導体チップに近づかないように下がらないようにしてリフローを行うことができる。これにより、それぞれの半導体チップ上のクリップ20との間隔が確保されているため、それぞれの半導体チップ上の半田18の吸い上がり18aを抑制または防止してリフローを行うことができる。その結果、IGBTチップ15とクリップ20間の半田18の厚さ、及びダイオードチップ16とクリップ20間の半田18の厚さを確保することができる。これにより、各半導体チップ上の半田18の厚さが確保されているため、半導体装置組み立て後のパワーサイクル試験等においてIGBTチップ15やダイオードチップ16にかかる熱ストレスを緩和することができる。その結果、半導体装置37におけるチップクラックの発生を低減または防止することができ、半導体装置37の信頼性を向上させることができる。なお、本実施の形態2の半導体装置37の製造方法によって得られるその他の効果については、実施の形態1の半導体装置10の製造方法によって得られる効果と同様であるため、その重複説明は省略する。次に、本実施の形態2の変形例について説明する。図29は本発明の実施の形態2の変形例の半導体装置の内部構造を封止体を透過して示す平面図、図30は図29の構造を一部断面にして示す部分断面図、図31は図29に示す半導体装置の構造の一例を示す拡大部分側面図である。本実施の形態2の変形例は、実施の形態1のクリップ20に溝20gを設けた構成と、実施の形態2のクリップ20にスタンド部20hを設けてこのスタンド部20hによってクリップ20を支持した状態でリフローを行う製造方法とを組み合わせたものである。すなわち、本実施の形態2の変形例の半導体装置38は、図31に示すように、クリップ20の第2面20bと第4面20eに溝20gが設けられているとともに、その組み立てのリフロー工程において、クリップ20に設けられたスタンド部20hによってクリップ20を支持した状態でリフローを行う。なお、溝20gの形状や設けられている場所等については実施の形態1のクリップ20の溝20gと同様である。また、スタンド部20hの形状やスタンド部20hが設けられている場所についても実施の形態2の半導体装置37の場合と同様である。さらに、変形例の半導体装置38の製造方法は、実施の形態2の半導体装置37の製造方法と同様であるためその重複説明は省略する。変形例の半導体装置38及びその製造方法によれば、溝20gによって半田18の吸い上がり18aを抑制または防止することができるため、各半導体チップ上の半田18の厚さを確保することができる。さらに、半導体装置38の組み立てのリフロー時に、クリップ20に繋がって形成されたスタンド部20hによってクリップ20を支持してリフローを行うことで、クリップ20の第1面20aとIGBTチップ15との間隔、及び第3面20dとダイオードチップ16との間隔をそれぞれ確保してリフローを行うことができ、その結果、各半導体チップ上の半田18の厚さを確保することができる。したがって、溝20gとスタンド部20hの組み合わせにより、各半導体チップ上の半田18の厚さをより確実に確保することができる。これにより、パワーサイクル試験等におけるIGBTチップ15やダイオードチップ16にかかる熱ストレスをさらに緩和することができる。その結果、半導体装置38におけるチップクラックの発生をさらに低減または防止することができ、半導体装置38の信頼性をさらに向上させることができる。実施の形態3図32は本発明の実施の形態3の半導体装置の内部構造を封止体を透過して示す平面図、図33は図32の構造を一部断面にして示す部分断面図、図34は図32に示す半導体装置の構造の一例を示す拡大部分側面図、図35は図32に示す半導体装置の回路動作の一例を示す等価回路図である。また、図36は図32の半導体装置の組み立てにおけるリフロー時の構造の一例を示す平面図、図37は図36の構造を一部断面にして示す部分断面図、図38は図37の構造を模式的に示す側面図、図39は図36に示すスタンド部の構造の一例を示す平面図、図40は図39に示すA-A線で切断した構造を示す断面図である。本実施の形態3の半導体装置は、実施の形態1と同じくパワー系の半導体装置39であるが、ヒートスプレッダ19上に搭載される半導体チップが1つの場合を示すものである。すなわち、半導体装置39では、1つの半導体チップが内部に組み込まれている。本実施の形態3では、図32に示すように、組み込まれる1つの半導体チップがIGBTチップ15の場合を例に取り上げて説明する。なお、本実施の形態3では、半導体装置39のクリップ20に、図34に示すように溝20gが形成されており、さらに、その組み立てのリフロー工程で、クリップ20に設けられたスタンド部20hによってクリップ20を支えて各半導体チップ-クリップ20間の半田18の厚さを確保するようにリフローを行うものである。したがって、図32~図34に示す半導体装置39の構造は、実施の形態1の半導体装置10の構造においてダイオードチップ16を取り除き、かつクリップ20の形状においてもダイオードチップ16に接続する部分のみを取り除いたものと同様である。そこで、クリップ20には、図34に示すように、IGBTチップ15に半田接続する第1面20aから折れ曲がって形成された第2面20bに、第1面20aと第2面20bの境界の稜部20cに沿って溝20gが2列で形成されている。なお、半導体装置39における図35に示すIGBTチップ15の回路構成とその動作については、実施の形態1の図5に示すIGBTチップ15のものと同様であるため、ここでの説明は省略する。さらに、半導体装置39のクリップ20以外の他の構造についても、実施の形態1の半導体装置10と略同様であるため、その重複説明は省略する。次に、本実施の形態3の半導体装置39の組み立てについて説明すると、そのリフロー工程においてIGBTチップ15-クリップ20間の半田18の厚さを確保するようにスタンド部20hによってクリップ20を支えてリフローを行う。ここで、図36~図38は、半導体装置39の組み立てのリフロー工程時の構造を示しており、クリップ20に設けられたスタンド部20hの下端部20iを、チップ搭載部であるヒートスプレッダ19に接触させ、スタンド部20hによってクリップ20を支えてクリップ20が下がらないよう支持した状態で半田リフローを行うものであり、これにより、IGBTチップ15-クリップ20間の半田18の厚さを確保することができる。図39及び図40は、クリップ20と繋がった状態のスタンド部20hの構造を示しており、リフロー終了後に、図39のC部に示す位置でスタンド部20hを切断してクリップ20の本体部20jから切り離すため、組み立て完了後の半導体装置39にはスタンド部20hは残らない。本実施の形態3の半導体装置39では、クリップ20のスタンド部20hが1つ1本のみ設けられている場合であり、このスタンド部20hが第1面20aと交差する方向に延在している。なお、図39に示すように、本実施の形態3においても、クリップ20の本体部20jとスタンド部20hとを繋いだ箇所C部の切断箇所に貫通孔20mが形成されている。これにより、リフロー終了後のスタンド部20hの切断時に容易に切断を行うことができる。さらに、クリップ20の本体部20jとスタンド部20hとを繋いだ箇所C部の切断箇所に、図40に示すようにV溝他の溝20kが形成されている。これにより、リフロー終了後のスタンド部20hの切断時にさらに容易に切断を行うことができる。ここで、スタンド部20hの切り離しの切断を容易にする前述の手段である貫通孔20mとV溝20kは、両方とも形成されていてもよいし、何れか一方のみが形成されていてもよい。図39及び図40に示すように、両方が形成されている場合が切断を容易にする効果が最も大きいことは言うまでもない。このように、クリップ20の本体部20jに、この本体部20jに繋がるスタンド部20hが設けられていることで、その組み立てのリフロー工程で、スタンド部20hによってクリップ20を支えてリフローを行うことができる。なお、本実施の形態3の半導体装置39の組み立ての詳細については、前記実施の形態2の半導体装置37の組み立てと同様であるため、その説明は省略する。本実施の形態3の半導体装置39及びその製造方法によれば、実施の形態2の変形例の半導体装置38と同様に、図34に示すように、クリップ20に溝20gが形成されたことで、IGBTチップ15上における半田18の吸い上がり18aを抑制または防止することができ、その結果、IGBTチップ15上の半田18の厚さを確保することができる。また、半導体装置39の組み立てのリフロー時に、図38に示すように、クリップ20に繋がって形成されたスタンド部20hによってクリップ20を支持してリフローを行うことで、クリップ20の第1面20aとIGBTチップ15との間隔を確保してリフローを行うことができ、その結果、IGBTチップ15上の半田18の厚さを確保することができる。したがって、溝20gとスタンド部20hの組み合わせにより、IGBTチップ15上の半田18の厚さをより確実に確保することができ、パワーサイクル試験等におけるIGBTチップ15にかかる熱ストレスをさらに緩和することができる。その結果、半導体装置39におけるチップクラックの発生をさらに低減または防止することができ、半導体装置39の信頼性をさらに向上させることができる。なお、実施の形態3の半導体装置39において、クリップ20に形成された溝20g、もしくはクリップ20に設けられたスタンド部20hについては、少なくとも何れか一方が形成されていれば良く、必ずしも両方が形成されていなくてもよい。以上のようにクリップ20に形成された溝20g、もしくはクリップ20に設けられたスタンド部20hは、1つの半導体チップが組み込まれた半導体装置39においても効果を得ることが可能である。以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。前記実施の形態1,2では、半導体装置に2つの半導体チップが組み込まれており、かつ第1半導体チップがIGBTチップであり、第2半導体チップがダイオードチップの場合について説明したが、その反対に、第1半導体チップでダイオードチップで、第2半導体チップがIGBTチップであってもよい。また、半導体装置に組み込まれる半導体チップは、IGBTチップやダイオードチップ以外のチップであってもよい。また、半導体装置に2つの半導体チップが組み込まれる場合に、クリップ20に形成される溝20gは、クリップ20の両方の半導体チップに対応したそれぞれの箇所に形成されていてもよく、あるいは何れか一方の半導体チップに対応した箇所に形成されていてもよい。"