"半導体チップが形成される複数のチップ形成領域、及び複数の前記チップ形成領域を区画するダイシング領域を有する半導体基板と、該半導体基板の第1の面のうち、複数の前記チップ形成領域に形成された回路素子層と、該回路素子層の表面に形成された第1のバンプ電極と、を有し、複数の前記半導体チップが連結された半導体チップ形成用母基板を準備する工程と、特定の処理により気化する犠牲接着層、及びテープ本体を有するダイシングテープを準備し、前記半導体チップ形成用母基板の面のうち、前記第1のバンプ電極が形成された面とは反対側に位置する面に、前記犠牲接着層を介して前記テープ本体を貼着する工程と、前記第1のバンプ電極が形成された側から、前記ダイシング領域に沿って前記半導体チップ形成用母基板及び前記犠牲接着層を切断することで、前記半導体チップ及び前記犠牲接着層を個片化する工程と、個片化された前記半導体チップのうち、ピックアップする前記半導体チップの前記第1のバンプ電極が形成された面を吸着保持し、吸着保持された前記半導体チップに形成された前記犠牲接着層を気化させる工程と、を含むことを特徴とする半導体チップのピックアップ方法。前記特定の処理は、加熱処理であることを特徴とする請求項1記載の半導体チップのピックアップ方法。前記犠牲接着層は、200°C以上に加熱されることで気化することを特徴とする請求項2記載の半導体チップのピックアップ方法。前記半導体チップ形成用母基板を準備する工程では、前記半導体基板を薄板化することを特徴とする請求項1ないし3のうち、いずれか1項記載の半導体チップのピックアップ方法。前記半導体チップ形成用母基板を準備する工程では、前記半導体基板を貫通する貫通電極を形成すると共に、前記第1の面の反対側に位置する前記半導体基板の第2の面側に、前記貫通電極を介して前記第1のバンプ電極と電気的に接続される第2のバンプ電極を形成することを特徴とする請求項1ないし4のうち、いずれか1項記載の半導体チップのピックアップ方法。しかしながら、特許文献1では、貫通電極を有し、薄板化された半導体チップ機械的強度の弱い半導体チップをダイシングテープから剥離させて、ピックアップすることは考慮されていない。そのため、特許文献1に記載の半導体チップの剥離方法を用いて、貫通電極を有し、かつ薄板化された半導体チップをダイシングテープから剥離させると、第1の突き上げ機構及び第2の突き上げ機構による突き上げにより、半導体チップの破損例えば、貫通電極を起点にしたチップクラック等や、半導体チップのピックアップミスが発生する恐れがあった。また、特許文献1に記載の半導体チップの剥離方法を用いて、貫通電極を有し、かつ薄板化された半導体チップをダイシングテープから剥離させると、ダイシングテープの接着層に埋め込まれた一方のバンプ電極がアンカーとして機能して、バンプ電極が該接着層に引っかかるため、半導体チップの破損例えば、貫通電極を起点にしたチップクラック等や、半導体チップのピックアップミスが発生する恐れがあった。本発明の一観点によれば、半導体チップが形成される複数のチップ形成領域、及び複数の前記チップ形成領域を区画するダイシング領域を有する半導体基板と、該半導体基板の第1の面のうち、複数の前記チップ形成領域に形成された回路素子層と、該回路素子層の表面に形成された第1のバンプ電極と、を有し、複数の前記半導体チップが連結された半導体チップ形成用母基板を準備する工程と、特定の処理により気化する犠牲接着層、及びテープ本体を有するダイシングテープを準備し、前記半導体チップ形成用母基板の面のうち、前記第1のバンプ電極が形成された面とは反対側に位置する面に、前記犠牲接着層を介して前記テープ本体を貼着する工程と、前記第1のバンプ電極が形成された側から、前記ダイシング領域に沿って前記半導体チップ形成用母基板及び前記犠牲接着層を切断することで、前記半導体チップ及び前記犠牲接着層を個片化する工程と、個片化された前記半導体チップのうち、ピックアップする前記半導体チップの前記第1のバンプ電極が形成された面を吸着保持し、吸着保持された前記半導体チップに形成された前記犠牲接着層を気化させる工程と、を含むことを特徴とする半導体チップのピックアップ方法が提供される。本発明の半導体チップのピックアップ方法によれば、半導体チップ形成用母基板の面のうち、第1のバンプ電極が形成された面とは反対側に位置する面に、犠牲接着層を介してテープ本体を貼着し、次いで、第1のバンプ電極が形成された側から、ダイシング領域に沿って半導体チップ形成用母基板及び犠牲接着層を切断することで、半導体チップ及び犠牲接着層を個片化し、次いで、個片化された半導体チップのうち、ピックアップする半導体チップの第1のバンプ電極が形成された面を吸着保持し、吸着保持された半導体チップに形成された犠牲接着層を気化させることにより、ダイシングテープを介して、半導体チップを突き上げることなく、半導体チップをピックアップすることが可能となるので、半導体チップの破損や、半導体チップのピックアップミスの発生を抑制できる。以下、図面を参照して本発明を適用した実施の形態について詳細に説明する。なお、以下の説明で用いる図面は、本発明の実施の形態の構成を説明するためのものであり、図示される各部の大きさや厚さや寸法等は、実際の半導体チップ形成用母基板及び半導体装置の寸法関係とは異なる場合がある。実施の形態図1~図23は、本発明の実施の形態に係る半導体装置の製造工程を示す断面図であり、図1~図11は、本実施の形態の半導体チップのピックアップ方法を説明するための断面図である。図1~図23を参照して、本実施の形態の半導体装置120図23参照の製造方法について説明する中で、本実施の形態の半導体チップのピックアップ方法について説明する。始めに、図1に示す工程では、図1には図示していない第1の半導体チップ27後述する図4参照が形成される複数のチップ形成領域A、及び複数のチップ形成領域Aを区画するダイシング領域Bを有する半導体基板11を準備する。半導体基板11は、平坦な面である第1の面11aと、第1の面11aの反対側に位置し、かつ平坦な面である第2の面11bと、を有する。半導体基板11としては、例えば、単結晶シリコンウェハを用いることができる。次いで、半導体基板11の第1の面11aのうち、複数のチップ形成領域Aに第1の回路素子層12を形成する。第1の回路素子層12は、トランジスタ素子、積層された複数の層間絶縁層、及び該複数の層間絶縁層に形成された配線パターン配線及びビア等等を有した多層配線構造とされている。図4に示す第1の半導体チップ27としては、メモリ用半導体チップを用いることができる。該メモリ用半導体チップとしては、例えば、DRAMDynamicRandomAccessMemoryを用いることができる。第1の半導体チップ27としてDRAMを用いる場合、第1の回路素子層12には、図示していないDRAM素子が形成される。なお、本実施の形態では、第1の半導体チップ27としてメモリ用半導体チップを用いた場合を例に挙げて、以下の説明を行う。次いで、第1の回路素子層12の表面12aに、第1のバンプ電極15の形成領域を露出する開口部14Aを有した保護膜14パッシベーション膜を形成する。保護膜14は、第1の回路素子層12を保護するための膜であり、絶縁樹脂例えば、ポリイミド樹脂を用いて形成する。次いで、開口部14Aにより露出された第1の回路素子層12の表面12aに、メモリ用回路素子と電気的に接続される第1のバンプ電極15を形成する。このとき、第1のバンプ電極15は、保護膜14の表面から突出する高さとなるように形成する。具体的には、第1のバンプ電極15の高さは、例えば、20μmとすることができる。第1のバンプ電極15は、表面電極として機能する電極であり、その表面には、図示していないはんだ層が形成されている。第1のバンプ電極15は、第1の回路素子層12に設けられたトランジスタ素子図示せずと電気的に接続されている。第1のバンプ電極15の材料としては、例えば、Cuを用いることができる。これにより、後述する図4に示す半導体チップ形成用母基板20の構成要素の一部となる構造体19が形成される。次いで、図2に示す工程では、図1に示す構造体19を上下反転させた後、保護膜14が形成された側の構造体19の面に、接着部材16を介して、支持基板17を接着する。接着部材16の材料としては、特定の光源例えば、レーザ光或いはUV光紫外線に反応することで、発砲或いは接着力の低下するものを用いるとよい。支持基板17としては、例えば、光透過性の基板例えば、ガラス基板を用いることができる。接着部材16は、その厚さが第1のバンプ電極15を完全に埋め込むことの可能な厚さとなるように形成する。具体的には、第1のバンプ電極15の高さが20μmの場合、接着部材16の厚さは、例えば、50μmとすることができる。このように、接着部材16の厚さを、第1のバンプ電極15を完全に埋め込むことの可能な厚さにすることで、第1のバンプ電極15を損傷させることなく、支持基板16により構造体19を支持することができる。次いで、図3に示す工程では、図2に示す半導体基板11の第2の面11b側から、半導体基板11を研削或いは研磨することで、半導体基板11を薄板化する。このとき、例えば、構造体19の厚さが50μm以下となるように、半導体基板11を薄板化する。薄板化された構造体19は、支持基板17に支持されているため、薄板化された後の構造体19の取り扱い例えば、半導体製造装置間の搬送等を容易に行なうことができる。次いで、図4に示す工程では、第1の回路素子層12及び半導体基板11のうち、第1のバンプ電極15と対向する部分を貫通する貫通孔22を形成する。貫通孔22は、第1のバンプ電極15が形成された図示しない電極パッドを露出するように形成する。次いで、貫通孔22の側面、及び半導体基板11の第2の面11bを覆う絶縁層図示せずを形成する。次いで、半導体基板11の第2の面11bに形成された該絶縁層上に、貫通孔22を露出する開口部を有しためっき用マスク図示せずを形成する。次いで、貫通孔22の内面、めっき用マスクの表面開口部の側面も含む、及び該開口部に露出された該絶縁層の上面を覆う図示していないシード層例えば、Cu層を形成し、該シード層を給電層とする電解めっき法により、貫通孔22、及び開口部を埋め込む図示していないめっき膜例えば、Cuめっき膜を形成する。次いで、めっき用レジスト膜を除去し、その後、該めっき膜に覆われていないシード層を除去することで、貫通孔22内に配置され、一端が第1のバンプ電極15と電気的に接続された貫通電極24と、貫通電極24の他端と一体に構成され、絶縁層図示していないから突出する第2のバンプ電極25と、が一括形成される。貫通電極24及び第2のバンプ電極25は、該絶縁層により、半導体基板11に対して電気的に絶縁されている。これにより、薄板化された半導体基板11、第1の回路素子層12、保護膜14、第1のバンプ電極15、図示していない絶縁層、貫通電極24、及び第2のバンプ電極25を有し、を有し、複数のチップ形成領域Aに第1の半導体チップ27が形成された半導体チップ形成用母基板20が形成される。これにより、半導体チップ形成用母基板20が準備される。また、この段階では、複数の第1の半導体チップ27は、連結されており、個片化されていない。次いで、図5に示す工程では、特定の処理により気化する犠牲接着層29、及び絶縁性を有したテープ本体31を有するダイシングテープ32を準備し、半導体チップ形成用母基板20の面のうち、第1のバンプ電極15が形成された面とは反対側に位置する面言い換えれば、半導体基板11の第2の面11bに、犠牲接着層29を介してテープ本体31を貼着する。ダイシングテープ32は、テープ本体31上に、犠牲接着層29を積層した積層構造とされている。ダイシングテープ32は、図示していないリング状の治具に貼り渡された状態で、半導体基板11の第2の面11bに貼り付けられる。犠牲材接着層29としては、例えば、160°C程度までの温度で所定の接着力が保たれ、かつ200°C以上の温度で気化するものを用いるとよい。犠牲材接着層29の材料としては、例えば、所望の特性が得られるようにエポキシ樹脂を配合した環状オレフィン系樹脂よりなる材料を用いることができる。なお、本実施の形態では、犠牲材接着層29の一例として、所定の温度200°C以上の温度で気化する犠牲材接着層を用いた場合を例に挙げて説明するが、例えば、特定光を照射されることで気化或いは液化する特性を有する犠牲材接着層を用いてもよい。次いで、図6に示す工程では、図5に示す構造体を上下反転させた後、支持基板17を介して、特定の光源から照射された光例えば、レーザ光或いはUV光紫外線を接着部材16に照射し、接着部材16を発泡或いは接着力を低下させることで、接着部材16及び支持基板17を除去する。これにより、半導体チップ形成用母基板20を構成する保護膜14及び第1のバンプ電極15が露出される。次いで、図7に示す工程では、図示していないダイシング装置のステージ上に、図6に示す構造体を保持し、次いで、ダイシングブレード33により、第1のバンプ電極15が形成された側から、ダイシング装置が認識したダイシング領域Bに沿って半導体チップ形成用母基板20及び犠牲接着層29を切断する。これにより、複数の半導体チップ27が個片化されると共に、各半導体チップ27の第2のバンプ電極25側の面に、第1の半導体チップ27の外形と略等しい大きさとされた犠牲接着層29が形成される。また、上記切断を行う際は、ダイシング領域Bに対応するテープ本体31の一部を切断するとよい。これにより、図7に示すように、第1の半導体チップ27を構成する半導体基板11個片化された半導体基板11の第2の面11b側に、第1の半導体チップ27の外形と略等しい形状とされた犠牲接着層29が形成される。次いで、図8に示す工程では、ピックアップ装置36を準備する。ここで、図8を参照して、ピックアップ装置36の概略構成について説明する。ピックアップ装置36は、吸着ステージ37と、吸着コレット38と、を有する。吸着ステージ37は、加熱用支持部39ヒートブロックと、支持ブロック41マスクと、吸着溝42と、を有する。加熱用支持部39は、加熱用支持ブロック44と、ヒーター45と、を有する。加熱用支持ブロック44は、ダイシングテープ32のテープ本体31と接触し、かつ平坦な面とされた吸着面44a加熱用支持部39の上面39aを有する。吸着面44aは、第1の半導体チップ27の外形と略等しい形状とされている。ヒーター45は、加熱用支持ブロック44に内設されている。ヒーター45は、加熱用支持ブロック44の吸着面44aを介して、テープ本体31上に積層された犠牲接着層29を加熱する。ヒーター45としては、例えば、カートリッジヒーターを用いることができる。支持ブロック41は、加熱用支持部39の周囲に配置されている。支持ブロック41は、ダイシングテープ32のテープ本体31と接触し、かつ平坦な面とされた吸着面41aを有する。吸着面41aは、吸着面44aに対して略面一となるように配置されている。吸着溝42は、加熱用支持ブロック44の外壁と支持ブロック41の側壁との間に形成されている。吸着溝42は、図示していない真空ポンプと接続されており、吸着面41a,44a上に載置されたダイシングテープ32具体的には、テープ本体31を吸着する。上記支持ブロック41は、支持ブロック41上に配置された第1の半導体チップ27に形成された犠牲接着層29が、ヒーター45の熱により気化することを防止する機能を有する。この観点から、支持ブロック41を構成する材料としては、断熱機能を有した材料を用いるとよい。また、支持ブロック41を冷却する冷却機構図示せずを設けてもよい。該冷却機構としては、支持ブロック41にエアーを吹き付けるエアー供給手段や、支持ブロック41に内設された水冷用管路等を用いることができる。吸着コレット38は、吸着ステージ37の上方に配置されている。吸着コレット38は、図示していない駆動手段と接続されており、上下方向、及び上下方向と直交する平面方向に移動可能な構成とされている。吸着コレット38は、保護膜14が形成された側の第1の半導体基板27の面と対向する平坦な吸着面38aと、吸着面38aから露出された吸着孔38Aを有する。吸着孔38Aは、図示していない真空ポンプと接続されている。これにより、吸着孔38Aは、保護膜14が形成された側の第1の半導体基板27の面を吸着する。上記ピックアップ装置36を準備後、図8に示す工程では、吸着ステージ37の吸着面41a,44a上に、図7に示す構造体34を載置し、その後、吸着面41a,44aに図7に示す構造体34を吸着させる。このとき、テープ本体31と吸着面41a,44aとが接触すると共に、ダイシングテープ32を介して、1つの第1の半導体チップ27が対向するように、吸着ステージ37上に構造体34を配置する。次いで、加熱用支持部39の上方に配置された第1の半導体チップ27と対向するように、該第1の半導体チップ27の上方に吸着コレット38を移動させる。次いで、図9に示す工程では、個片化された複数の第1の半導体チップ27のうち、ピックアップする第1の半導体チップ27の第1のバンプ電極15が形成された面を吸着保持し、ヒーター45による犠牲接着層29の加熱を開始する。次いで、図10に示す工程では、ピックアップする第1の半導体チップ27を吸着保持した状態で、犠牲接着層29が気化する温度例えば、200°C以上まで犠牲接着層29を加熱することで、犠牲接着層29を気化させる。つまり、図10に示す工程では、ヒーター45を用いて、犠牲接着層29を加熱処理特定の処理のうちの1つすることで、犠牲接着層29を気化させる。このように、半導体チップ形成用母基板20の面のうち、第1のバンプ電極15が形成された面とは反対側に位置する面に、犠牲接着層29を介してテープ本体31を貼着ダイシングテープ32を貼着し、次いで、第1のバンプ電極15が形成された側から、ダイシング領域Bに沿って半導体チップ形成用母基板20及び犠牲接着層29を切断することで、第1の半導体チップ27及び犠牲接着層29を個片化し、次いで、個片化された第1の半導体チップ27のうち、ピックアップする第1の半導体チップ27の第1のバンプ電極15が形成された面を吸着保持し、吸着保持された第1の半導体チップ27に形成された犠牲接着層29を気化させることにより、ダイシングテープ32を介して、第1の半導体チップ27を突き上げることなく、第1の半導体チップ27をピックアップすることが可能となるので、第1の半導体チップの破損例えば、貫通電極24を起点にしたチップクラック等や、第1の半導体チップ27のピックアップミスを抑制でき、製造効率を向上させることができる。また、第1の半導体チップ27を突き上げることなく、犠牲接着層29を気化させることで、第1の半導体チップ27をピックアップすることにより、ダイシングテープ32から第1の半導体チップ27を剥離させる際、犠牲接着層29に埋め込まれた第2のバンプ電極25がアンカーとして機能することがなくなるため、第1の半導体チップ27の破損例えば、貫通電極24を起点にしたチップクラック等や、第1の半導体チップ27のピックアップミスを抑制でき、製造効率を向上させることができる。次いで、図11に示す工程では、先に説明した図8~図9に示す工程と同様な処理を繰り返し行うことで、図10に示すダイシングテープ32に貼り付けられた全ての第1の半導体チップ27のピックアックを行う。これにより、図11に示すように、複数の第1の半導体チップ27が製造される。次いで、図12に示す工程では、ボンディング装置55に設けられたステージ56の基板載置面61aに、予め準備しておいた第2の半導体チップ58を吸着させる。このとき、半導体基板11の第2の面11bが基板載置面61aと接触するように、第2の半導体チップ58を吸着する。ここで、図12を参照して、ボンディング装置55のステージ56の構成について説明する。ステージ56は、ステージ本体61と、第1の吸着孔62と、ヒーター63と、を有する。ステージ本体61は、第2の半導体チップ58が載置される平坦な基板載置面61aを有する。第1の吸着孔62は、ステージ本体61に複数設けられており、基板載置面61aから露出されている。第1の吸着孔62は、図示していない真空ポンプと接続されており、基板載置面61aに載置された第2の半導体チップ58を吸着する。ヒーター63は、ステージ本体61に内設されている。ヒーター63は、ステージ本体61に吸着された第2の半導体チップ58を所定の温度に加熱する。ヒーター63としては、例えば、カートリッジヒーターを用いることができる。次に、図12を参照して、第2の半導体チップ58の構成について説明する。第2の半導体チップ58は、図11に示す第1の半導体チップ27に設けられた第1の回路素子層12の替わりに第2の回路素子層65を設けると共に、第1の半導体チップ27に設けられた第1のバンプ電極15の替わりに第1のバンプ電極66を設け、さらに、第1の半導体チップ27に設けられた貫通電極24及び第2のバンプ電極25を構成要素から除いた以外は、第1の半導体チップ27と同様に構成される。第2の回路素子層65は、半導体基板11の第1の面11aに形成されている。第2の回路素子層65は、トランジスタ素子、積層された複数の層間絶縁層、及び該複数の層間絶縁層に形成された配線パターン配線及びビア等を有した多層配線構造とされている。第1のバンプ電極66は、保護膜14の開口部14Aから露出された第2の回路素子層65の表面65aに形成されている。第1のバンプ電極66は、第2の回路素子層65に設けられたトランジスタ素子図示せずと電気的に接続されている。上記構成とされた第2の半導体チップ58は、半導体基板11の第2の面11b基板載置面61aと接触する面にバンプ電極が設けられておらず、基板載置面61aと接触する第2の半導体チップ58の面が平坦な面とされているため、ステージ56の基板載置面61aに第2の半導体チップ58をしっかりと吸着させることができる。第2の半導体チップ58としては、メモリ用半導体チップを用いることができる。該メモリ用半導体チップとしては、例えば、DRAMDynamicRandomAccessMemoryを用いることができる。第2の半導体チップ58としてDRAMを用いる場合、第2の回路素子層65には、図示していないDRAM素子が形成される。なお、本実施の形態では、第2の半導体チップ58としてメモリ用半導体チップを用いた場合を例に挙げて、以下の説明を行う。次いで、図13に示す工程を説明する前に、図13を参照して、図5に示すボンディング装置55のボンディングツール71ボンディング装置55の構成要素の1つの構成について説明する。ボンディングツール71は、ツール本体72と、第2の吸着孔73と、ヒーター75と、を有する。ツール本体72は、吸着した半導体チップを押圧する押圧面72aを有する。第2の吸着孔73は、ツール本体72に複数設けられており、押圧面72aから露出されている。第2の吸着孔73は、図示していない真空ポンプと接続されている。これにより、第2の吸着孔73は、押圧面72aと対向する半導体チップを吸着する。ヒーター75は、ボンディングツール71に吸着された半導体チップを所定の温度例えば、80~100°Cに加熱する。ヒーター75としては、例えば、カートリッジヒーターを用いることができる。次いで、図13に示す工程では、ボンディングツール71により、押圧面72aが図12に示す第1の半導体チップ27以下の説明では、この第1の半導体チップ27を、説明の便宜上、第1の半導体チップ27-1というに設けられた第1のバンプ電極15と接触するように第1の半導体チップ27-1を吸着し、ヒーター75により、第1の半導体チップ27-1が所定の温度例えば、300°C程度となるように加熱する。次いで、ステージ56に吸着された第2の半導体チップ58の第1のバンプ電極66と第1の半導体チップ27-1の第2のバンプ電極25とが対向するように、第1の半導体チップ27-1を吸着したボンディングツール71を第2の半導体チップ58上に移動させる。次いで、ボンディングツール71を下方ステージ56側に移動させて、第1の半導体チップ27-1の第2のバンプ電極25と第2の半導体チップ58の第1のバンプ電極66とを接触させる。その後、押圧面72aにより、第1の半導体チップ27-1を押圧することで、第2のバンプ電極25と第1のバンプ電極66とが熱圧着この段階では、仮圧着され、第2の半導体チップ58に対して第1の半導体チップ27-1がフリップチップ接続される。これにより、第2の半導体チップ58上に第1の半導体チップ27-1が積層されると共に、第1の半導体チップ27-1と第2の半導体チップ58との間に隙間が形成される。次いで、図14に示す工程では、図13に示す工程と同様な手法により、第1の半導体チップ27以下の説明では、この第1の半導体チップ27を、説明の便宜上、第1の半導体チップ27-2というを吸着し、第1の半導体チップ27-1の第1のバンプ電極15と第1の半導体チップ27-2の第2のバンプ電極25とを熱圧着する。これにより、第1の半導体チップ12-1に対して、第1の半導体チップ12-2がフリップチップ接続されると共に、第1の半導体チップ27-1と第1の半導体チップ27-2との間に隙間が形成される。次いで、図13に示す工程と同様な手法により、第1の半導体チップ27以下の説明では、この第1の半導体チップ27を、説明の便宜上、第1の半導体チップ27-3というを吸着し、第1の半導体チップ27-2の第1のバンプ電極15と第1の半導体チップ27-3の第2のバンプ電極25とを熱圧着する。これにより、第1の半導体チップ27-2に対して、第1の半導体チップ27-3がフリップチップ接続されると共に、第1の半導体チップ27-2と第1の半導体チップ27-3との間に隙間が形成される。ここで、図14を参照して、第1の半導体チップ27-3上に、積層される第1の半導体チップ78の構成及び製造方法について説明する。第1の半導体チップ78は、インターフェイスInterface用半導体チップである。第1の半導体チップ78は、第2の半導体チップ27に設けられた第1の回路素子層12、第1のバンプ電極15、及び第2のバンプ電極25の替わりに、第1の回路素子層81、第1のバンプ電極82、及び第2のバンプ電極84を設けた以外は、第1の半導体チップ27と同様に構成される。第1の回路素子層81は、半導体基板11の表面11aに形成されている。第1の回路素子層81には、インターフェイス回路素子図示せずが形成されている。第1のバンプ電極82は、保護膜14に形成された開口部14Aから露出された第1の回路素子層81の表面81aに設けられている。第2のバンプ電極84は、図示していない絶縁層を介して、半導体基板11の第2の面11bに設けられている。第2のバンプ電極84は、貫通電極24或いは図示していない配線パターンを介して、第1のバンプ電極82と電気的に接続されている。また、第1及び第2のバンプ電極82,84は、第1の回路素子層81に形成されたインターフェイス回路素子図示せずと電気的に接続されている。上記構成とされた第1の半導体チップ78は、先に説明した図1~図11に示す工程と同様な処理を行なうことで形成される。次いで、図13に示す工程と同様な手法により、第1の半導体チップ78を吸着し、第1の半導体チップ27-3の第1のバンプ電極15と第1の半導体チップ78の第2のバンプ電極84とを熱圧着する。これにより、第1の半導体チップ27-3に対して、第1の半導体チップ78がフリップチップ接続されると共に、第1の半導体チップ27-3と第1の半導体チップ78との間に隙間が形成される。また、第2の半導体チップ58と、第1の半導体チップ27-1と、第1の半導体チップ27-2と、第1の半導体チップ27-3と、第1の半導体チップ78と、が順次積層されたチップ積層体87が形成される。次いで、図15に示す工程では、第1の半導体チップ27-1,27-227-378及び第2の半導体チップ58間の隙間を充填する第1の封止樹脂88を形成する。このとき、第1の半導体チップ78を構成する第1のバンプ電極82及び保護膜14の表面14aを、第1の封止樹脂88から露出させる。具体的には、以下の方法により、第1の封止樹脂88を形成する。始めに、アンダーフィル樹脂91第1の封止樹脂88の母材に対する濡れ性の悪いシート93を、ステージ92の平坦な上面92aに配置する。次いで、濡れ性の悪いシート93の上面93aと第1のバンプ電極82が形成されていない側のチップ積層体87の面第2の半導体チップ58を構成する半導体基板11の裏面11bとを接触させる。次いで、チップ積層体87の側壁にディスペンサー95から供給したアンダーフィル樹脂91を滴下し、毛細管現象により第1の半導体チップ27-1,27-227-378及び第2の半導体チップ58間の隙間を充填する。濡れ性の悪いシート93としては、フッ素系シート材、或いはシリコーン系接着剤を備えたシート材等を用いることができる。その後、アンダーフィル樹脂91を所定の温度例えば、150°Cでキュアして、アンダーフィル樹脂91を完全に硬化させることで、第1の封止樹脂88が形成される。このように、アンダーフィル樹脂91第1の封止樹脂88の母材に対する濡れ性の悪いシート93の上面93aにチップ積層体87を配置した後、チップ積層体87の側壁にアンダーフィル樹脂91を滴下して、第1の半導体チップ27-1,27-227-378及び第2の半導体チップ58間の隙間を充填することにより、アンダーフィル樹脂91がチップ積層体87の外周側面よりも外側に広がることを抑制可能となるので、第1の封止樹脂88のフィレット幅を低減できる。また、濡れ性の悪いシート93の上面93aと第1のバンプ電極17が形成されていない側のチップ積層体87の平坦な面具体的には、第2の半導体チップ58を構成する半導体基板11の裏面11bとを接触させることで、第2の半導体チップ58を構成する半導体基板11の裏面11bにアンダーフィル樹脂91が回り込むことを抑制できる。次いで、図16に示す工程では、図4に示す第1の封止樹脂88が形成されたチップ積層体87を濡れ性の悪いシート93から剥離させる。次いで、図17に示す工程では、複数の配線基板100が連結された配線母基板101を準備する。ここで、図17を参照して、配線母基板101の構成について説明する。配線母基板101は、複数の配線基板100が連結された構成とされており、基板本体103と、接続パッド104と、配線パターン105と、外部接続用パッド106と、貫通電極107と、第1のソルダーレジスト109と、第2のソルダーレジスト111と、を有する。基板本体103は、ダイシングラインDにより区画され、配線基板100が形成される配線基板形成領域Cを複数有する。基板本体103としては、例えば、ガラスエポキシ基板を用いることができる。接続パッド104は、基板本体103の表面103aのうち、配線基板形成領域Cの中央部に設けられている。接続パッド104は、図16に示すチップ積層体87を構成する第1の半導体チップ78に設けられた第1のバンプ電極82と接続される電極である。配線パターン105は、接続パッド104と一体に構成されており、配線基板形成領域Cに対応する基板本体103の表面103aに設けられている。配線パターン105は、再配線用のパターンである。外部接続用パッド106は、配線基板形成領域Cに対応する基板本体103の裏面103bに設けられている。貫通電極107は、配線基板形成領域Cに対応する基板本体103を貫通するように設けられている。貫通電極107の上端は、配線パターン105と接続されており、貫通電極107の下端は、外部接続用パッド106と接続されている。これにより、貫通電極107は、外部接続用パッド106と接続パッド104とを電気的に接続している。第1のソルダーレジスト109は、接続パッド104を露出するように、配線基板形成領域C及びダイシングラインDに対応する基板本体103の表面103aに設けられている。第1のソルダーレジスト109は、配線パターン105の一部を覆うように設けられている。第1のソルダーレジスト109は、配線パターン105を保護する機能を有する。第2のソルダーレジスト111は、外部接続用パッド106を露出するように、配線基板形成領域C及びダイシングラインDに対応する基板本体103の裏面103bに設けられている。配線基板100は、接続パッド104と、配線パターン105と、外部接続用パッド106と、貫通電極107と、配線基板形成領域Cに対応する基板本体103、第1のソルダーレジスト109、及び第2のソルダーレジスト111と、を有した構成とされている。次いで、接続パッド104上に、ワイヤバンプ113を形成する。具体的には、ワイヤバンプ113は、例えば、AuやCu等よりなるワイヤの先端に溶融したボールが形成されたものを、ワイヤボンディング装置図示せずを用いて、超音波により接続パッド104の上面に圧着後、ワイヤの後端を引き切ることで形成する。次いで、図18に示す工程では、各配線基板形成領域Cの中央部に、ワイヤバンプ113を覆うように、液状とされたアンダーフィル樹脂115を配置する。具体的には、液状とされたアンダーフィル樹脂115は、ディスペンサー図示せずから液状とされたNCPNonconductivePasteを供給することで形成する。次いで、図19に示す工程では、ボンディングツール図示せずを用いて、図16に示す第1の封止樹脂88が形成されたチップ積層体87をピックアップして、チップ積層体87を構成する第1の半導体チップ78の第1のバンプ電極82と、配線基板100の接続パッド104と、を対向配置させる。次いで、ボンディングツール図示せずにより、チップ積層体87を高温例えば、300°C程度で加熱した状態で、加熱された配線基板100配線母基板101に押し当てることで、ワイヤバンプ113を介して、第1のバンプ電極82と接続パッド104とを熱圧着すると共に、チップ積層体87と配線基板100との間に形成される隙間をアンダーフィル樹脂115で封止する。これにより、チップ積層体87は、配線基板100に対してフリップチップ接続され、チップ積層体87と配線基板100とが電気的に接続される。なお、図20に示す工程では、配線母基板101を構成する全ての配線基板100に対して、第1の封止樹脂88が形成されたチップ積層体87を実装する。次いで、図20に示す工程では、配線母基板101上に実装された複数のチップ積層体87を一括して封止し、かつ上面117aが平坦な面とされたモールド樹脂117を形成する。モールド樹脂117は、例えば、トランスファーモールド法により形成する。具体的には、上部金型と下部金型との間に形成された空間内に、図19に示す構造体を収容し、その後、該空間内に加熱溶融されたモールド樹脂117を注入する。次いで、溶融したモールド樹脂117を所定の温度例えば、180°C程度で加熱キュアし、その後、所定の温度でベークすることで、モールド樹脂117を完全に硬化させる。これにより、複数のチップ積層体87を一括封止するモールド樹脂117が形成される。モールド樹脂117としては、例えば、エポキシ樹脂等の熱硬化性樹脂を用いることができる。次いで、図21に示す工程では、図20に示す構造体の上下を反転させ、その後、配線基板100に形成された複数の外部接続用パッド106に外部接続端子119を形成する。これにより、配線基板100、チップ積層体87、アンダーフィル樹脂115、モールド樹脂117、及び外部接続端子119を有し、かつ連結された複数の半導体装置120が形成される。外部接続端子119としては、例えば、はんだボールを用いることができる。この場合、図示していない複数の吸着孔を有するボールマウンターのマウントツールにより、複数のはんだボールを吸着保持しながら、複数のはんだボールにフラックスを転写形成する。次いで、配線基板100に形成された複数の外部接続用パッド106に、はんだボールを載置し、その後、はんだボールが形成された配線母基板101を熱処理リフロー処理する。これにより、複数の配線基板100に設けられた外部接続用パッド106にはんだボールが固定される。次いで、図22に示す工程では、モールド樹脂117の上面117aにダイシングテープ122を貼着する。次いで、ダイシングブレード113により、ダイシングラインDに沿って、図22に示す配線母基板101及びモールド樹脂117を切断することで、複数の半導体装置120が個片化される。このとき、配線基板100も個片化される。次いで、図23に示す工程では、図22に示す構造体を上下反転させた後、ダイシングテープ122を剥離することで、CoC型ChiponChipの半導体装置120が複数製造される。本実施の形態の半導体チップのピックアップ方法によれば、半導体チップ形成用母基板20の面のうち、第1のバンプ電極15が形成された面とは反対側に位置する面に、犠牲接着層29を介してテープ本体31を貼着ダイシングテープ32を貼着し、次いで、第1のバンプ電極15が形成された側から、ダイシング領域Bに沿って半導体チップ形成用母基板20及び犠牲接着層29を切断することで、第1の半導体チップ27及び犠牲接着層29を個片化し、次いで、個片化された第1の半導体チップ27のうち、ピックアップする第1の半導体チップ27の第1のバンプ電極15が形成された面を吸着保持し、吸着保持された第1の半導体チップ27に形成された犠牲接着層29を気化させることにより、ダイシングテープ32を介して、第1の半導体チップ27を突き上げることなく、第1の半導体チップ27をピックアップすることが可能となるので、第1の半導体チップ27の破損例えば、貫通電極24を起点にしたチップクラック等や、第1の半導体チップ27のピックアップミスを抑制でき、製造効率を向上させることができる。また、第1の半導体チップ27を突き上げることなく、犠牲接着層29を気化させることで第1の半導体チップ27をピックアップすることにより、ダイシングテープ32から第1の半導体チップ27を剥離させる際、犠牲接着層29に埋め込まれた第2のバンプ電極25がアンカーとして機能することがなくなるため、第1の半導体チップ27の破損例えば、貫通電極24を起点にしたチップクラック等や、第1の半導体チップ27のピックアップミスを抑制でき、製造効率を向上させることができる。以上、本発明の好ましい実施の形態について詳述したが、本発明はかかる特定の実施の形態に限定されるものではなく、特許請求の範囲内に記載された本発明の要旨の範囲内において、種々の変形変更が可能である。例えば、本実施の形態では、貫通電極24を有した第1の半導体チップ27をピックアップする場合を例に挙げて、本発明の導体チップのピックアップ方法について説明したが、本発明の半導体チップのピックアップ方法は、例えば、薄板化例えば、50μm以下され、かつ貫通電極を有していない半導体チップ例えば、図16に示す第2の半導体チップ58にも適用可能であり、本実施の形態と同様な効果を得ることができる。"