"光信号の変換により生成される画素信号を読み出すための信号線が列単位で接続される複数の画素回路と、前記複数の画素回路から前記画素信号を読み出すための負荷電流の大きさを定めるための電圧をサンプルホールドする保持回路を複数の前記信号線で共有し、当該複数の信号線ごとに前記サンプルホールドされた電圧に応じた前記負荷電流を前記画素回路に供給する負荷電流源回路とを具備する撮像素子。前記複数の画素回路は、各画素回路が生成する前記画素信号の強度に基づいて複数のグループに分類され、前記保持回路は、同一の前記グループに属する前記画素回路に接続される前記信号線で共有される請求項1記載の撮像素子。前記複数の画素回路は、カラーフィルタの種類または構造の種類に基づいて複数のグループに分類され、前記保持回路は、同一の前記グループに属する前記画素回路に接続される前記信号線で共有される請求項2記載の撮像素子。前記複数の画素回路は、赤を示す波長領域以外の光を遮光する赤フィルタによって覆われている赤画素と、青を示す波長領域以外の光を遮光する青フィルタによって覆われている青画素と、緑を示す波長領域以外の光を遮光する緑フィルタによって覆われている緑画素とにより構成され、前記保持回路は、同一色のフィルタによって覆われている前記画素回路に接続される前記信号線で共有される請求項3記載の撮像素子。前記負荷電流源回路は、前記画素信号を読み出す前記画素回路が属する前記グループに応じて前記電圧をサンプルホールドする前記保持回路を切り替える切替制御回路を備え、前記切替制御回路は前記信号線ごとに備えられる請求項2記載の撮像素子。前記複数の画素回路は、ベイヤー配列され、前記保持回路は、1列おきの前記信号線間で共有される請求項1記載の撮像素子。前記画素回路の行ごとの前記画素信号の読み出し期間ごとに前記電圧を前記保持回路にサンプルホールドさせるための制御信号を生成する制御信号生成回路をさらに具備し、前記制御信号に基づいて前記電圧がサンプルホールドされる請求項1記載の撮像素子。前記負荷電流源回路は、ゲート電圧として供給される前記サンプルホールドされた電圧に応じて前記負荷電流を供給する複数の負荷トランジスタを前記信号線ごとに備え、前記保持回路は、前記サンプルホールドされた電圧を保持するための保持容量と、前記制御信号に基づいて前記保持容量に前記電圧を設定する設定トランジスタとを備える請求項7記載の撮像素子。前記負荷電流源回路は、ゲート電圧として供給される前記サンプルホールドされた電圧に応じて前記負荷電流を供給する複数の負荷トランジスタと、前記複数の負荷トランジスタのそれぞれのドレイン端子にカスコード接続される第2の負荷トランジスタとを前記信号線ごとに備え、第2の負荷トランジスタのゲート電圧をサンプルホールドする第2の保持回路が前記保持回路が共有される前記複数の信号線ごとに共有される請求項1記載の撮像素子。画素回路に負荷電流を供給するための信号線がドレイン端子に接続される複数の負荷トランジスタと、前記負荷電流を一定に維持するための維持制御信号を供給するための維持制御信号線がゲート端子に接続される設定トランジスタと、一端に前記複数の負荷トランジスタの各々のゲート端子および前記設定トランジスタのソース端子が接続され、他端に前記複数の負荷トランジスタの各々のソース端子が接続される保持容量とを具備する負荷電流源回路。上述の従来技術では、画素回路から出力されるリセットレベルおよび信号レベルの差分を出力することによって、信号レベルに含まれるノイズ成分を除去することができる。しかしながら、この場合、増幅トランジスタとソースフォロア回路を構成する負荷トランジスタによって増幅トランジスタに供給される負荷電流は、各列の負荷トランジスタとカレントミラー回路を構成する基準トランジスタの熱雑音等の影響により、変動してしまう。これに伴い、増幅トランジスタにおける増幅利得が変動することから、リセットレベルおよび信号レベルに負荷電流の変動によるノイズ成分が重畳されてしまい、正確な信号レベルを取得することができない場合がある。また、垂直信号線VSL839の信号レベルの変動に伴い、寄生容量879を介して負荷トランジスタゲート線872がカップリングの影響を受けて横帯ノイズが生じる場合がある。ここで、垂直信号線VSL839の信号レベルの変動によって横帯ノイズが生じる例について以下に図面を参照して説明する。図13は、従来の撮像素子800において寄生容量879を通じて垂直信号線におけるレベル変動によってカップリングの影響を受けた撮像画像を示す観念図である。図13aは、従来の撮像素子800の撮像対象を示す観念図である。この撮像対象には、黒色領域831および833と、白色領域832とが示されている。この黒色領域831および833は同一色である。図13bは、従来の撮像素子800において図13aに示された撮像対象を撮像した場合における撮像画像を示す観念図である。この撮像画像には、黒色領域841と、白色領域842と、濃黒色領域843とが示されている。また、ここでは、便宜上、垂直線a844および垂直線b845が点線により示されている。このように、従来の撮像素子800により撮像された撮像画像には、白色領域832に対応する垂直信号線839における信号レベルの変動によって、撮像対象における黒色領域833が、濃黒色領域843として現われてしまう。すなわち、撮像画像に横帯ノイズが生じてしまう。ここで、黒色領域833が濃黒色領域843として現われる原因について以下に図面を参照して説明する。図14は、従来の撮像素子800において図13bに示される撮像画像が生成される原因に関する図である。ここでは、横軸を時間軸として、垂直線aおよびbにそれぞれ対応する垂直信号線839と、負荷トランジスタゲート線872との電位変動が示されている。また、基準信号読出し期間および画素信号読出し期間は、信号読出し回路880により基準信号および画素信号が読み出される期間である。垂直線bに対応する垂直信号線839には、図13bに示した垂直線b845に対応する垂直信号線839における電位変動が示されている。この垂直線bに対応する垂直信号線839には、実線により示された白色領域特性801と、破線により示された黒色領域特性802とが示されている。白色領域特性801は、白色領域832に対応する従来の撮像素子800における画素回路850のうち、垂直線bに対応する垂直信号線839に接続された画素回路850から出力される信号レベルの特性を示す。この白色領域特性801は、画素信号読出し期間における画素信号レベルが表示上の白レベルに相当するホワイト電位VWまで低下する。すなわち、垂直線bに対応する垂直信号線839に対して、白色領域832における画素回路850から供給される信号レベルは、大きく変動する。このように画素信号レベルが低下するのは、白色領域832における光強度が高いことから、光電変換素子851から多くの電子が発生して、これらの電子がフローティングディフュージョンFDに転送されるからである。これにより、増幅トランジスタ854のゲート電位が低くなるため、画素信号読出し期間において画素信号レベルが大きく低下する。黒色領域特性802は、黒色領域831に対応する画素回路850のうち、垂直線bに対応する垂直信号線839に接続された画素回路850から出力される信号レベルの特性を示す。この黒色領域特性802は、画素信号読出し期間における画素信号レベルが基準信号レベルのまま変動しない。このように画素信号レベルが変動しないのは、黒色領域831における光強度が低く、光電変換素子851から殆ど電子が発生しないことから、増幅トランジスタ854のゲート電位の変動は無視できるほど小さいためである。これにより、増幅トランジスタ854から出力される画素信号レベルは、表示上の黒レベルに相当する基準信号レベルと同レベルのブラック電位VBを維持する。負荷トランジスタゲート線872には、負荷トランジスタ874のゲート端子の電位変動が示されている。この負荷トランジスタゲート線872は、寄生容量879を介して、垂直線aに対応する垂直信号線839における信号レベルの変動により、カップリングの影響を受ける。このため、負荷トランジスタゲート線872の電位は、垂直線aに対応する垂直信号線839の白色領域特性801による信号レベルの急峻なレベル低下に伴い、寄生容量879によるカップリングの影響によって、カップリング変動量ΔVだけ低下する。この負荷トランジスタゲート線872に生じるカップリング変動量ΔVに伴い、負荷トランジスタ874のゲート電圧が低下するため、画素信号読出し期間において負荷電流が小さくなる。垂直線aに対応する垂直信号線839には、図13bに示した垂直線a844に対応する垂直信号線839における電位変動が示されている。この垂直線aに対応する垂直信号線839には、実線により示された濃黒色領域特性803と、破線により示された黒色領域特性804とが示されている。ここでは、黒色領域特性804は、垂直線bに対応する垂直信号線839の黒色領域特性802と同様であるため、ここでの説明を省略する。濃黒色領域特性803は、黒色領域833に対応する画素回路850のうち、垂直線bに対応する垂直信号線839に接続された画素回路850から出力される信号レベルの特性を示す。この濃黒色領域特性803は、画素信号読出し期間における画素信号レベルがブラック電位より高い電位VBまで上昇する。このように画素信号レベルが上昇するのは、負荷トランジスタゲート線872に生じるカップリング変動量ΔVに起因する。すなわち、負荷トランジスタ874のゲート電圧の低下に伴い、画素回路850に供給される負荷電流が小さくなるため、画素回路850における増幅トランジスタ854の増幅利得が高くなって、画素信号レベルがブラック電位VBよりも高くなる。このように、白色領域832に対応する画素回路850から垂直信号線839を介して出力される信号レベルの変動は大きいため、寄生容量879を通じて負荷トランジスタゲート線872の電位がカップリング変動量ΔVだけ低下する。このため、負荷トランジスタ874により増幅トランジスタ854に供給される負荷電流が小さくなって、黒色領域833に対応する垂直信号線839における画素信号レベルが上昇する。これにより、図13aに示した撮像対象における黒色領域833は、図13bに示した撮像画像における濃黒色領域843として表示されてしまう。このため、撮像素子により生成される画素信号の変動を抑制して、表示対象となる画像の画質を向上させることが重要である。本発明はこのような状況に鑑みてなされたものであり、画像の画質を向上させることを目的とする。本発明は、上記課題を解決するためになされたものであり、その第1の側面は、光信号の変換により生成される画素信号を読み出すための信号線が列単位で接続される複数の画素回路と、上記複数の画素回路から上記画素信号を読み出すための負荷電流の大きさを定めるための電圧をサンプルホールドする保持回路を複数の上記信号線で共有し、当該複数の信号線ごとに上記サンプルホールドされた電圧に応じた上記負荷電流を上記画素回路に供給する負荷電流源回路とを具備する撮像素子。これにより、保持回路が複数の信号線で共有され、この保持回路によりサンプルホールドされた電圧に応じた負荷電流を複数の信号線に供給させるという作用をもたらす。また、この第1の側面において、上記複数の画素回路は、各画素回路が生成する上記画素信号の強度に基づいて複数のグループに分類され、上記保持回路は、同一の上記グループに属する上記画素回路に接続される上記信号線で共有されるようにしてもよい。これにより、画素信号の強度に応じて分類された複数の列単位で負荷電流を供給させるという作用をもたらす。この場合において、上記複数の画素回路は、カラーフィルタの種類または構造の種類に基づいて複数のグループに分類され、上記保持回路は、同一の上記グループに属する上記画素回路に接続される上記信号線で共有されるようにしてもよい。これにより、カラーフィルタの種類または構造の種類により分類された複数の列単位で保持回路を共有させるという作用をもたらす。この場合において、上記複数の画素回路は、赤を示す波長領域以外の光を遮光する赤フィルタによって覆われている赤画素と、青を示す波長領域以外の光を遮光する青フィルタによって覆われている青画素と、緑を示す波長領域以外の光を遮光する緑フィルタによって覆われている緑画素とにより構成され、上記保持回路は、同一色のフィルタによって覆われている上記画素回路に接続される上記信号線で共有されるようにしてもよい。これにより、同一色のフィルタによって覆われている画素回路が接続されている複数の列ごとに保持回路を共有させるという作用をもたらす。また、この場合において、上記負荷電流源回路は、上記画素信号を読み出す上記画素回路が属する上記グループに応じて上記電圧をサンプルホールドする上記保持回路を切り替える切替制御回路を備え、上記切替制御回路は上記信号線ごとに備えられるようにしてもよい。これにより、電圧をサンプルホールドする上記保持回路が、画素信号が読み出される画素回路に応じて信号線ごとに切り替えられるという作用をもたらす。また、この第1の側面において、上記複数の画素回路は、ベイヤー配列され、上記保持回路は、1列おきの上記信号線間で共有されるようにしてもよい。画素回路がベイヤー配列の撮像素子において、1列おきの信号線間で保持回路を共有させるという作用をもたらす。また、この第1の側面において、上記画素回路の行ごとの上記画素信号の読み出し期間ごとに上記電圧を上記保持回路にサンプルホールドさせるための制御信号を生成する制御信号生成回路をさらに具備し、上記制御信号に基づいて上記電圧がサンプルホールドされるようにしてもよい。これにより、1行ごとの読出し期間ごとに電圧がサンプルホールドされるという作用をもたらす。また、この第1の側面において、上記負荷電流源回路は、ゲート電圧として供給される上記サンプルホールドされた電圧に応じて上記負荷電流を供給する複数の負荷トランジスタを上記信号線ごとに備え、上記保持回路は、上記サンプルホールドされた電圧を保持するための保持容量と、上記制御信号に基づいて上記保持容量に上記電圧を設定する設定トランジスタとを備えるようにしてもよい。これにより、保持回路における保持容量および設定トランジスタにより負荷トランジスタのゲート電圧がサンプルホールドされるという作用をもたらすまた、この第1の側面において、ゲート電圧として供給される上記サンプルホールドされた電圧に応じて上記負荷電流を供給する複数の負荷トランジスタと、上記複数の負荷トランジスタのそれぞれのドレイン端子にカスコード接続される第2の負荷トランジスタとを上記信号線ごとに備え、第2の負荷トランジスタのゲート電圧をサンプルホールドする第2の保持回路が上記保持回路が共有される上記複数の信号線ごとに共有されるようにしてもよい。これにより、カスコード接続された第2の負荷トランジスタおよび第2の負荷トランジスタのゲート電圧をサンプルホールドする第2の保持回路を設けさせるという作用をもたらす。また、本発明の第2の側面は、画素回路に負荷電流を供給するための信号線がドレイン端子に接続される複数の負荷トランジスタと、上記負荷電流を一定に維持するための維持制御信号を供給するための維持制御信号線がゲート端子に接続される設定トランジスタと、一端に上記複数の負荷トランジスタの各々のゲート端子および上記設定トランジスタのソース端子が接続され、他端に上記複数の負荷トランジスタの各々のソース端子が接続される保持容量とを具備する負荷電流源回路である。これにより、保持容量における電圧を維持制御信号に基づいてサンプルホールドさせて、複数の負荷トランジスタのゲート電圧を一定にさせるという作用をもたらす。本発明によれば、画像の画質を向上させることができるという優れた効果を奏し得る。以下、本発明を実施するための形態以下、実施の形態と称するについて説明する。説明は以下の順序により行う。1.本発明の基礎となる実施の形態負荷電流安定化制御:列ごとに設定トランジスタおよび保持容量を設ける例2.第1の実施の形態負荷電流安定化制御:複数の列ごとに設定トランジスタおよび保持容量を設ける例3.第2の実施の形態負荷電流安定化制御:設定トランジスタおよび保持容量を供給する列の組み合わせを、画素のカラーフィルタに応じて設定する例4.第3の実施の形態負荷電流安定化制御:設定トランジスタおよび保持容量を供給する列の組み合わせを、行ごとに変更する例5.本発明の第2の基礎となる実施の形態負荷電流安定化制御:負荷電流供給回路のカスコード接続によって負荷電流源回路を構成する例6.第4の実施の形態負荷電流安定化制御:カスコード接続によって負荷電流源回路を構成するとともに、複数の列ごとに設定トランジスタおよび保持容量を設ける例7.第5の実施の形態負荷電流安定化制御:カスコード接続によって負荷電流源回路を構成するとともに、設定トランジスタおよび保持容量を供給する列の組み合わせを、画素のカラーフィルタに応じて設定する例<1.本発明の基礎となる実施の形態>[撮像素子の構成例]図1は、本発明の基礎となる撮像素子の一構成例を示す回路図である。撮像素子100は、タイミング制御回路200と、行走査回路300と、画素アレイ部400と、列走査回路750と、負荷電流源回路600とを備える。さらに、撮像素子100は、信号読出し回路710および信号処理部720を備える。画素アレイ部400は、2次元マトリックス状n×mに配置された複数の画素回路410を備える。ここでは、便宜上、2×2個の画素回路1,1、1,2、2,1および2,2410が示されている。また、画素アレイ部400には、画素回路410の行単位により水平線HL:HorizontalLineが配線され、列単位により垂直信号線VSLVSL:VerticalSignalLineが配線されている。ここでは、1行目および2行目の水平線HL1および2301および302と、1列目および2列目の垂直信号線VSL1および2501および502とが示されている。また、負荷電流源回路600は、画素回路410の列単位に設けられた複数の負荷電流供給回路610と、基準トランジスタ590とを備える。負荷電流供給回路610は、設定トランジスタ611と、保持容量613と、負荷トランジスタ614とを備える。また、信号読出し回路710は、画素回路410の列単位により複数のCDSCorrelatedDoubleSampling:相関二重サンプリング回路711および712を備える。水平線HL1および2301および302は、行走査回路300に接続される。また、垂直信号線VSL1および2501および502は、CDS回路711および712と、各列の負荷電流供給回路610とに接続される。タイミング制御回路200は、行走査回路300、列走査回路750、負荷電流源回路600および信号読出し回路710に対して、画像信号生成処理に関するタイミングを制御するものである。このタイミング制御回路200は、画素アレイ部400における画素回路410から行単位により出力される信号を列方向に順次読み出すことによって、画像信号を生成するためのタイミング制御信号を生成する。すなわち、タイミング制御回路200は、列並列読み出し方式により、画像信号を生成するためのタイミングを制御する。このタイミング制御回路200は、クロック端子103からのクロック信号と、水平同期端子102からの水平同期信号とに基づいてタイミング制御信号を生成する。また、タイミング制御回路200は、アドレス線201を介して画素回路410を行単位により順次指定する行アドレス信号を供給するとともに、タイミング線202を介してその指定された画素回路410に供給するパルスの基準となるタイミング信号を供給する。また、タイミング制御回路200は、画素回路410から出力される画素信号を読み出すための負荷電流を一定に維持するための維持制御信号を生成する。そして、タイミング制御回路200は、維持制御信号線203を介して、その生成された維持制御信号を負荷電流源回路600に供給する。また、タイミング制御回路200は、例えば、電源起動時またはスタンバイ解除時の直後において、保持容量613を充電するための充電制御信号を生成する。また、タイミング制御回路200は、基準信号読出制御線204および画素信号読出制御線205を介して、画素回路410から出力される基準信号および画素信号を読み出すための読出しパルスを信号読出し回路710にそれぞれ供給する。また、タイミング制御回路200は、列走査制御線207を介して、列走査回路750を制御するための列走査制御信号を供給する。また、タイミング制御回路200は、スタンバイ端子101からのスタンバイ信号に基づいて、撮像素子100をスタンバイ状態にする。行走査回路300は、タイミング制御回路200からの行アドレス信号およびタイミング信号に基づいて、行単位により画素回路410から信号を出力させるための行走査信号を順次生成するものである。この行走査回路300は、その生成された行走査信号を水平線HLに供給する。この行走査回路300は、例えば、その行走査信号を水平線HL1301に供給した後に、水平線HL2302に行走査信号を供給する。この水平線HL1および2301および302には、リセット電位線311および312と、画素リセット線321および322と、電荷転送線331および332とが含まれる。画素回路410は、光電変換を行うことによって、入射光である光信号を電気信号に変換するものである。この画素回路410は、その変換された電気信号を増幅して、画素信号として出力する。この画素回路410は、例えば、浮遊拡散層FD:FloatingDiffusionを有するFDアンプにより電気信号を増幅する。また、画素回路410は、光電変換素子411と、転送トランジスタ412と、リセットトランジスタ413と、増幅トランジスタ414とを備える。この画素回路410において、光電変換素子411は、そのアノード端子が接地され、カソード端子が転送トランジスタ412のソース端子に接続される。また、転送トランジスタ412は、そのゲート端子が電荷転送線331および332に接続され、そのドレイン端子がフローティングディフュージョンFDを介してリセットトランジスタ413のソース端子と増幅トランジスタ414のゲート端子とに接続される。また、リセットトランジスタ413は、そのゲート端子が画素リセット線321および322に接続され、そのドレイン端子がリセット電位線311および312に接続される。また、増幅トランジスタ414は、そのドレイン端子が電源電位線415に接続され、そのソース端子が垂直信号線VSL1および2501および502に接続される。さらに、この増幅トランジスタ414は、負荷トランジスタ614とソースフォロア回路を構成する。光電変換素子411は、光の強度に応じて電荷を発生させる素子である。この光電変換素子411は、例えば、フォトダイオードにより実現され、光の強度に応じて電子を発生させる。転送トランジスタ412は、行走査回路300からの転送パルスに従って、光電変換素子411により発生された電子をフローティングディフュージョンFDに転送するものである。この転送トランジスタ412は、例えば、そのゲート端子に供給される電荷転送線331からの転送パルスに従って、光電変換素子411により発生された電子をフローティングディフュージョンFDに転送する。リセットトランジスタ413は、行走査回路300からのリセットパルスに従って、フローティングディフュージョンFDの電位をリセットするために、フローティングディフュージョンFDを一定の基準電位に設定充電するものである。このリセットトランジスタ413は、例えば、画素リセット線321からのリセットパルスに従って、リセット電位線311からのリセット電位を増幅トランジスタ414のゲート端子に与えることによって、フローティングディフュージョンFDをリセットする。増幅トランジスタ414は、フローティングディフュージョンFDに生じる電位を増幅して、その増幅された電位に応じた信号を垂直信号線VSL501または502に出力するものである。この増幅トランジスタ414は、負荷トランジスタ614とソースフォロア回路を構成する。すなわち、増幅トランジスタ414は、負荷トランジスタ614からの負荷電流に応じて、フローティングディフュージョンFDに生じる電位を増幅する。この増幅トランジスタ414は、例えば、リセット電位によってフローティングディフュージョンFDに生じた基準電位を増幅して、その増幅された基準電位を基準信号として垂直信号線VSL1501に出力する。この基準信号は、CDS回路711または712において、リセットトランジスタ413におけるリセットノイズや、増幅トランジスタ414の閾値電圧のばらつき等の画素回路410における固有のノイズ成分を除去するために用いられる。また、この増幅トランジスタ414は、例えば、転送トランジスタ412から転送された電子がフローティングディフュージョンFDに蓄積されることによって生じる電位を増幅して、その増幅された電位を画素信号として垂直信号線VSL1501に出力する。列走査回路750は、タイミング制御回路200からの列走査制御信号に基づいて、信号読出し回路710により生成された各列の画素信号を信号処理部720に出力させるための出力制御信号を生成するものである。この列走査回路750は、その生成された出力制御信号をCDS回路711および712に供給する。基準電流生成回路580は、電源線570から供給される電源電位によって、一定の基準電流を生成する定電流回路である。この基準電流生成回路580は、基準電流線601を介して、その生成された基準電流を負荷電流源回路600に供給する。負荷電流源回路600は、基準電流生成回路580からの基準電流に基づいて、垂直信号線VSL1および2501および502の各々に負荷電流を供給するものである。この負荷電流源回路600における負荷電流供給回路610の各々は、垂直信号線VSL1または2501または502に一定の負荷電流を供給する。この負荷電流供給回路610において、設定トランジスタ611は、そのゲート端子が維持制御信号線203に接続され、そのドレイン端子が基準電流線601に接続される。また、保持容量613は、一方の電極が負荷トランジスタゲート線612を介して設定トランジスタ611のソース端子と負荷トランジスタ614のゲート端子とに接続され、他方の電極が接地される。また、負荷トランジスタ614は、そのドレイン端子が垂直信号線VSL1または2501または502に接続され、そのソース端子が接地される。なお、設定トランジスタ611および保持容量613は、いわゆるサンプルホールド回路を構成する。設定トランジスタ611は、タイミング制御回路200から供給される維持制御信号に基づいて、負荷トランジスタ614のゲート端子に接続された負荷トランジスタゲート線612と、基準電流線601と間の接触の有無を切り替えるスイッチである。この設定トランジスタ611は、負荷トランジスタ614のゲート端子をノイズ源から切り離して、ゲート電圧を一定にするための役割を果たす。この設定トランジスタ611は、例えば、タイミング制御回路200から接続パルスが供給された場合には、導通オン状態となって、基準電流線601と負荷トランジスタゲート線との電位を互いに等しくする。また、設定トランジスタ611は、例えば、そのゲート端子に維持制御信号が供給された場合には、非導通オフ状態となって、基準電流線601と、負荷トランジスタゲート線612との間を絶縁する。これにより、設定トランジスタ611は、タイミング制御回路200からの維持制御信号に基づいて、負荷トランジスタゲート線612の電位を一定にする。すなわち、この設定トランジスタ611は、維持制御信号に基づいて、保持容量613に一定の保持電圧を設定する。また、設定トランジスタ611は、例えば、電源起動時またはスタンバイ解除時の直後において、保持容量613を充電するための充電制御信号をタイミング制御回路200から受け付けた場合には、基準電流線601と保持容量613の一端との間を接続する。保持容量613は、負荷電流を一定に維持するために、負荷トランジスタ614のゲート電圧を一定に保持するためのキャパシタである。この保持容量613は、設定トランジスタ611により設定される電圧を保持する。負荷トランジスタ614は、基準トランジスタ590とカレントミラー回路を構成するトランジスタである。この負荷トランジスタ614は、基準トランジスタ590に供給される基準電流に応じた負荷電流を垂直信号線VSL1または2501または502に供給する役割を果たす。これにより、画素回路410における増幅トランジスタ414から基準信号および画素信号の信号レベルが、垂直信号線VSL1および2501および502に出力される。また、負荷トランジスタ614は、垂直信号線VSL1および2501および502を介して接続された増幅トランジスタ414とソースフォロア回路を構成する。この負荷トランジスタ614は、増幅トランジスタ414を駆動させるための負荷電流を垂直信号線VSL1および2501および502に供給する。すなわち、負荷トランジスタ614は、保持容量613に保持された電圧に応じた負荷電流を増幅トランジスタ414に供給する。寄生容量619は、負荷トランジスタ614のゲートおよびドレイン間に生じる寄生容量、および、垂直信号線VSL1または2501または502と基準電流線601との間に形成される配線間容量からなる。この寄生容量619により、列ごとに、垂直信号線VSL1および2と、負荷トランジスタゲート線612との間でカップリングが生じる。すなわち、垂直信号線VSL1および2501および502における信号レベルの変動によって、負荷トランジスタゲート線612における電位が変動する。基準トランジスタ590は、基準電流生成回路580から供給される基準電流バイアス電流と略等しい負荷電流を各列の負荷トランジスタ614から生成させるためのトランジスタである。この基準トランジスタ590は、負荷トランジスタ614から一定の負荷電流を各列の垂直信号線に供給するための役割を果たす。すなわち、この基準トランジスタ590は、各列の負荷トランジスタ614とカレントミラー回路を構成する。また、基準トランジスタ590は、そのソース端子が接地され、かつ、そのゲート端子およびドレイン端子が基準電流線601に接続される。すなわち、この基準トランジスタ590は、ダイオード接続により基準電流を設定する。信号読出し回路710は、画素アレイ部400から出力される画素信号に対し、相関二重サンプリング処理を施すことによって、画素回路410ごとの固有のノイズによる固定パターンノイズを除去するものである。この信号読出し回路710は、複数の画素回路410から出力される基準信号および画素信号を行単位により読み出して、その読み出された基準信号および画素信号の差分を出力する。CDS回路711および712は、各画素回路410から順次供給される基準信号レベルと画素信号レベルとの差分を順にとることによって、リセットノイズや増幅トランジスタ414の閾値電圧のばらつき等の固定パターンノイズを除去する回路である。CDS回路711および712は、基準信号読出制御線204からの読出しパルスに従って、その接続された垂直信号線VSL1および2501および502からの基準信号を読み出す。また、CDS回路711および712は、画素信号読出制御線205からの読出しパルスに従って、その接続された垂直信号線VSL1および2501および502からの画素信号を読み出す。このCDS回路711および712は、そのノイズが除去された画素信号を信号処理部720に供給する。なお、基準信号読出制御線204および画素信号読出制御線205からの読出しパルスは、CDS回路711および712を介して全てのCDS回路に供給される。信号処理部720は、CDS回路711および712の各々から供給されたアナログ信号である画素信号をデジタル信号にA/DAnalogtoDigital変換するものである。この信号処理部720は、そのデジタル信号を画像信号として信号出力線721に出力する。このように、負荷電流供給回路610に設定トランジスタ611および保持容量613を設けることによって、負荷トランジスタゲート線612におけるレベル変動を抑制することができる。すなわち、撮像素子100は、垂直信号線VSL1および2における信号レベルの変動に伴う、寄生容量619に起因する負荷トランジスタゲート線612に対するカップリングの影響を抑制することができる。また、撮像素子100は、負荷トランジスタ614とカレントミラー回路を構成する基準トランジスタ590の熱雑音等に起因する基準電流の変動によって生じる負荷トランジスタゲート線612の変動も除去することができる。ここで、基準トランジスタ590の熱雑音等に起因する基準電流の変動によって生じる負荷トランジスタゲート線612の電位変動が除去される例について以下にタイミングチャートを参照して詳細に説明する。[撮像素子の動作例]図2は、本発明の基礎となる撮像素子100の動作例を示すタイミングチャートである。このタイミングチャートには、1行目の読出し期間における撮像素子100の動作が示されている。ここでは、各列の垂直信号線VSLにおける信号レベルの変動が小さく、寄生容量619に起因する負荷トランジスタゲート線612に対するカップリングの影響は軽微であることを想定している。ここでは、横軸を共通の時間軸として、クロック端子103、水平同期端子102、アドレス線201、画素リセット線321および電荷転送線331における電位変動が実線により示されている。これらに加えて、基準信号読出制御線204、画素信号読出制御線205、維持制御信号線203および負荷トランジスタゲート線612における電位変動が実線により示されている。また、従来負荷トランジスタゲート線872には、設定トランジスタ611および保持容量613を設けていない従来の負荷電流源回路における負荷トランジスタのゲート端子に接続された信号線における電位変動が点線により示されている。また、ここでは、左から右に時間が経過するものとする。まず、時刻t0において、水平同期端子102における水平同期信号がHHighレベルからLLowレベルに遷移することによって、水平同期パルス112がタイミング制御回路200に供給される。また、アドレス線201には、タイミング制御回路200から画素回路410を指定する行アドレスが行走査回路300に供給される。これとともに、画素リセット線321には、行走査回路300からリセットパルス320が供給される。これにより、リセットトランジスタ413が導通オン状態となり、リセット電位線311から供給されるリセット電位によって、フローティングディフュージョンFDに基準電位が印加される。さらに、この時刻t0において、維持制御信号線203には、タイミング制御回路200から接続パルス213が供給される。これにより、設定トランジスタ611がオン状態となり、基準電流線601と負荷トランジスタゲート線612とが接続される。これにより、負荷トランジスタゲート線612の電位が、基準トランジスタ590の熱雑音等によって変動する基準電流線601の電位と互いに等しくなる。すなわち、負荷トランジスタゲート線612に示される波形は、接続期間において従来負荷トランジスタゲート線872と同様の波形を示す。この後、時刻t1では、維持制御信号線203における接続パルスの接続期間が終了するため、維持制御信号線203における電位がHレベルからLレベルに設定される。すなわち、タイミング制御回路200から維持制御信号が維持制御信号線203に供給される。これにより、設定トランジスタ611が非導通オフ状態となり、保持容量613に保持された電圧が一定となるため、負荷トランジスタゲート線612の電位も一定に維持される。すなわち、維持制御信号に基づいて保持容量613に一定の保持電圧が設定される。このように、負荷トランジスタ614のゲート電圧を一定にすることによって、負荷トランジスタ614から画素回路410に供給される負荷電流が一定に維持される。この後に、画素リセット線321における電位がHレベルからLレベルに遷移して、行走査回路300からのリセットパルス320が解除される。次に、時刻t2では、基準信号読出制御線204を介して、タイミング制御回路200から信号読出し回路710に読出パルス214が供給されることによって、基準信号読出し期間が開始される。これにより、信号読出し回路710により、画素回路410における増幅トランジスタ414から出力される基準信号が読み出される。このとき、負荷トランジスタゲート線612の電位は一定であるため、増幅トランジスタ414に供給される負荷電流は一定に維持される。このため、信号読出し回路710により、増幅トランジスタ414から一定の増幅利得により出力された基準信号が読み出される。これに対し、従来負荷トランジスタゲート線872の電位は変動するため、増幅トランジスタ414における増幅利得も変動する。基準信号読出し期間終了後、時刻t3では、電荷転送線331を介して、行走査回路300から転送トランジスタ412に転送パルス330が供給される。これにより、転送トランジスタ412はオン状態となり、光電変換素子411から生成された電子がフローティングディフュージョンFDに転送される。この後、時刻t4では、画素信号読出制御線205を介して、タイミング制御回路200から信号読出し回路710に読出パルス215が供給される。これにより、フローティングディフュージョンFDに転送された光電変換素子411からの電子によって生じる電位に基づいて、増幅トランジスタ414から垂直信号線に出力された画素信号が、信号読出し回路710により読み出される。この後、信号読出し回路710において、相関二重サンプリング処理により垂直信号線を介して読み出された基準信号および画素信号の差分が算出されて、ノイズ成分が除去された画素信号として信号処理部720に供給される。このとき、負荷トランジスタゲート線612の電位は、基準信号読出し期間における電位と互いに等しいことから、増幅トランジスタ414に供給される負荷電流は一定に維持される。このため、保持期間において、増幅トランジスタ414における増幅利得が一定に維持された基準信号および画素信号の2つの信号が、信号読出し回路710によって読み出される。これに対し、従来負荷トランジスタゲート線872の電位は変動するため、増幅トランジスタ414における増幅利得も変動してしまう。なお、ここでは、時刻t1から時刻t5までを保持期間として示したが、基準信号読出し期間から画素信号読出し期間までの読出し期間において負荷電流を一定に維持すればよいため、時刻t2から時刻t5までを保持期間とするようにしてもよい。そして、時刻t5において、水平同期端子102に水平同期パルス112が供給されることによって1行目の1行読出し期間が終了するとともに、2行目の1行読出し期間が開始される。このように、撮像素子100は、信号読出し回路710における相関二重サンプリング処理における1行読み出し期間において、画素回路410から出力される基準信号および画素信号の2つの信号を読み出す。この場合において、従来負荷トランジスタゲート線872では、基準トランジスタ590における熱雑音等により電位が変動するため、増幅トランジスタ414による増幅利得も変動してしまい、その熱雑音等の影響が画素信号にノイズ成分として重畳されてしまう。これに対し、この撮像素子100では、1行読出し期間における保持期間において、維持制御信号線203からの維持制御信号に基づいて設定トランジスタ611をオフ状態にする。すなわち、タイミング制御回路200において、信号読出し回路710によって行単位により基準信号が読み出されてから画素信号が読み出されるまでの読出し期間における負荷電流を一定に維持するための維持制御信号が生成される。これにより、保持期間において保持容量613には一定の保持電圧が保持されるため、負荷トランジスタゲート線612の電位が一定となり、基準トランジスタ590における熱雑音等の影響を排除することができる。このように、本発明の基礎となる撮像素子では、設定トランジスタ611により保持容量613に保持電圧を設定することによって、負荷トランジスタゲート線612の電位を一定にすることができる。これにより、基準信号読出し期間および画像信号読出し期間における負荷トランジスタ614からの負荷電流の大きさを一定に維持することができる。このため、寄生容量619に起因する垂直信号線501および502からのカップリングの影響を抑制するとともに、基準トランジスタ590における熱雑音等の影響を排除することができる。なお、ここでは一例として、1行読出し期間内に接続期間を設ける例について説明したが、この場合、撮像素子100の電源投入時やスタンバイ復帰時などの直後においては、接続期間だけでは保持容量613の充電が十分に行えないことがある。このため、電源投入時やスタンバイ復帰時などの直後において、保持容量613を充電するための充電期間を設ける例について以下に図面を参照して説明する。[撮像素子の動作の変形例]図3は、本発明の基礎となる撮像素子100の動作の変形例を示すタイミングチャートである。この例では、スタンバイ状態から復帰する場合における撮像素子100を想定している。ここでは、スタンバイ端子101、水平同期端子102、画素リセット線321、電荷転送線331、基準信号読出制御線204、画素信号読出制御線205、維持制御信号線203および負荷トランジスタゲート線612における電位変動が示されている。また、ここでは、横軸を共通の時間軸として、左から右に時間が経過することとする。まず、時刻t0の前では、スタンバイ端子101からタイミング制御回路200にスタンバイ信号が供給されているため、撮像素子100はスタンバイ状態にある。時刻t0において、スタンバイ端子101からの信号電位が、HレベルからLレベルに遷移することによって、スタンバイ期間が解除される。そして、時刻t1において、水平同期端子102に水平同期パルス112が供給されることによって、準備期間が開始される。これとともに、維持制御信号線203を介して、タイミング制御回路200から供給される信号の電位が、LレベルからHレベルに切り替えられることによって、保持容量613の充電期間が開始される。これにより、維持制御信号線203から充電制御信号が設定トランジスタ611のゲート端子に供給されることによって、設定トランジスタ611がオン状態となり、保持容量613の容量に電荷の蓄積が開始される。すなわち、保持容量613における容量の充電が開始される。次に、時刻t2において、水平同期端子102に水平同期パルス112が供給されることにより、準備期間が終了するとともに、1行読出し期間が開始される。このとき、維持制御信号線203を介してタイミング制御回路200から供給される信号の電位が、HレベルからLレベルに設定されることによって、充電期間が終了する。これにより、維持制御信号線203から設定トランジスタ611に維持制御信号が供給されるため、設定トランジスタ611がオフ状態となって、負荷トランジスタゲート線612の電位が一定となる。時刻t2以降においては、図2に示した接続パルスによる保持容量613に対する保持電圧の再設定は行わないため、負荷トランジスタゲート線612の電位は一定に維持される。また、維持制御信号線203および負荷トランジスタゲート線612における電位変動は、図2に示した撮像素子100の動作と同様であるため、ここでの説明を省略する。このように、タイミング制御回路200により、1行読出し期間の開始前の準備期間において充電制御信号を生成することによって、負荷トランジスタ614に対応する基準トランジスタ590のゲート端子と保持容量613の一端との間を接続することができる。すなわち、複数の行の1行読出し期間に相当する準備期間を設けることによって、充電期間において保持容量613を十分に充電することができるため、撮像素子100の動作開始直後における保持容量613の充電不足を解消することができる。これにより、保持容量613の充電不足による負荷電流の減少に起因する、画素回路410から垂直信号線に出力される信号の応答特性の劣化を防止することができる。なお、図3では2行分に相当する準備期間を設ける例について説明したが、これに限定されるものではない。この準備期間は保持容量613を十分に充電できる期間であればよく、もっと長い時間が必要な場合には、もっと多くの行の読み出し期間に相当する準備期間を設けることにより、充電不足を適切に解消することができる。なお、この場合、保持容量613に対する保持電圧の再設定が行われないため、負荷トランジスタ614のゲートリーク電流および保持容量613のリーク電流などによって、負荷トランジスタゲート線612の電位が長期的には低下することが考えられる。しかしながら、このような長期的な電位低下は、設定トランジスタ611から負荷トランジスタゲート線612へのチャンネルリーク電流によって抑制されると考えられる。なお、寄生容量619に起因する電位変動については、画素回路410から垂直信号線VSL1および2501および502に一定の基準信号が1行読出し期間間隔により出力されるため、長期的な電位変動にはならない。また、ここでは、充電期間を2行分の1行読み出し期間に設定する例について説明したが、保持容量613の容量の大きさに応じて充電期間を1行または3行分以上の1行読出し期間に設定するようにしてもよい。なお、本発明の基礎となる撮像素子100では、列単位により設定トランジスタ611および保持容量613を設ける。この場合には、設定トランジスタ611および保持容量613を設けない負荷電流源回路図12の負荷電流源回路860と比較して、負荷電流源回路600の面積が大きくなる。すなわち、列単位により設定トランジスタ611および保持容量613を設けることは、負荷電流源回路の微細化および画素ピッチの微細化を妨げ、撮像素子自体のサイズの増加や画素数の減少が生じることが考えられる。そこで、設定トランジスタ611および保持容量613を設けるとともに負荷電流源回路600の面積の増加を軽減させるために改良したものが、次に説明する第1の実施の形態である。<2.第1の実施の形態>[撮像素子の構成例]図4は、本発明の第1の実施の形態の撮像素子120の一構成例を示す回路図である。図4は、図1において説明した撮像素子100の変形例であり、便宜上、4列の画素回路1,1乃至n,1410が示されている。そして、図1において説明した撮像素子100の水平線HL1および2301および302に加えて、n列目の水平線HL3303が示されている。また、3列目および4列目の垂直信号線VSL3および4503および504と、3列目および4列目のCDS回路713および714とも加えて示されている。この本発明の第1の実施の形態の負荷電流源回路600は、図1において示した負荷電流供給回路610に代えて、負荷電流供給回路630を備える。負荷電流供給回路630以外の構成は図1において示したものと同様であるため、ここでは、負荷電流供給回路630について説明する。なお、タイミング制御回路200は、特許請求の範囲に記載の制御信号生成回路の一例である。また、画素回路410は、特許請求の範囲に記載の画素回路の一例である。負荷電流供給回路630は、2列の垂直信号線に対して、一定の負荷電流を供給するものである。すなわち、負荷電流供給回路630は、2列を制御単位として負荷電流を供給する。この負荷電流供給回路630は、設定トランジスタ631と、保持容量633と、負荷トランジスタ634および635と、寄生容量638および639とを備える。なお、負荷電流源回路600において、負荷電流供給回路630は、2列の垂直信号線ごとに備えられる。そのため、ここでは、垂直信号線VSL1および2501および502に負荷電流を供給する負荷電流供給回路630について説明する。なお、設定トランジスタ631および保持容量633は、特許請求の範囲に記載の保持回路の一例である。また、設定トランジスタ631は、特許請求の範囲に記載の設定トランジスタの一例である。また、保持容量633は、特許請求の範囲に記載の保持容量の一例である。また、負荷トランジスタ634および635は、特許請求の範囲に記載の負荷トランジスタの一例である。負荷電流供給回路630において、設定トランジスタ631は、そのゲート端子が維持制御信号線203に接続され、そのドレイン端子が基準電流線601に接続される。また、保持容量633は、一方の電極が負荷トランジスタゲート線632を介して設定トランジスタ631のソース端子と負荷トランジスタ634のゲート端子と負荷トランジスタ635のゲート端子とに接続され、他方の電極が接地される。また、負荷トランジスタ634は、そのドレイン端子が垂直信号線VSL1501に接続され、そのソース端子が接地される。また、負荷トランジスタ635は、そのドレイン端子が垂直信号線VSL2502に接続され、そのソース端子が接地される。なお、負荷電流供給回路630における負荷トランジスタ635は、図1において示した垂直信号線VSL2502に負荷電流を供給する負荷電流供給回路610の負荷トランジスタ614に対応する。すなわち、負荷電流供給回路630は、1つの設定トランジスタ設定トランジスタ631および1つの保持容量保持容量633を、2つの負荷トランジスタ負荷トランジスタ634および635が共有する構成となる。これにより、電位がサンプルホールドされて一定とされた負荷トランジスタゲート線632の電位に基づいて、2列の垂直信号線垂直信号線VSL1および2501および502に負荷電流を供給することができる。このように、1つの設定トランジスタおよび1つの保持容量を複数図4では2列の列垂直信号線の負荷トランジスタで共有することにより、設定トランジスタおよび保持容量の数を減少させることができる。すなわち、負荷電流源回路が複数の列制御単位ごとにゲート電圧の変動を抑制された負荷電流を供給することにより、設定トランジスタおよび保持容量の数を減少させることができる。これにより、設定トランジスタおよび保持容量を配置するために必要な面積を、共有させる列の数に応じて減少例えば、図4に示すように2列で共有する場合には、面積は半減させることができる。これにより、負荷トランジスタゲート線の電位を一定にするとともに、負荷電流源回路の微細化および画素ピッチの微細化をすることができる。このように、本発明の第1の実施の形態によれば、負荷電流の大きさを一定に維持することができ、これにより、画素信号の信号レベルの変動を抑制し、画質を向上させることができる。また、本発明の第1の実施の形態によれば、画質を向上させるとともに、負荷電流源回路600における設定トランジスタおよび保持容量の数を本発明の基礎となる撮像素子よりも少なくすることができる。すなわち、本発明の第1の実施の形態によれば、負荷トランジスタのゲート端子における電位の変動による画質の劣化を抑制するとともに、負荷電流源回路の微細化および画素ピッチの微細化をすることができる。なお、図4では、2列ごとに負荷トランジスタゲート線が供給される例について説明したが、これに限定されるものではない。減少させる面積の度合いや、ゲート線の電位の変動の許容度に応じて、もっと複数の列において負荷トランジスタゲート線を共有させるようにしてもよい。<3.第2の実施の形態>本発明の第1の実施では、隣接する列で1つの設定トランジスタおよび1つの保持容量を共有する例について説明した。この本発明の第1の実施において、設定トランジスタおよび保持容量を共有する列間の画素回路が生成する信号の大きさ垂直信号線における電位が異なる場合には、信号の小さい方の画素信号のレベルが本来のレベルと異なるレベルに変動してしまうことがある。そこで、垂直信号線の電流の変化について図5を参照して説明し、この信号の小さい方の画素信号のレベルの変動を抑制する本発明の第2の実施の形態について図6を参照して説明する。[負荷トランジスタゲート線における電位の遷移例]図5は、本発明の第1の実施の形態において発生する負荷トランジスタゲート線を介した垂直信号線の電位変動の伝播の一例を示すタイミングチャートである。同図aには、図4において示した本発明の第1の実施の形態の撮像素子120の動作例を示すタイミングチャートが示されている。この図5aでは、水平同期端子102、画素リセット線321、電荷転送線331、画素信号読出制御線205および維持制御信号線203における電位変動が実線により示されている。なお、同図aにおいて示す各電位変動は、図2において示した各電位変動と同様のものであるため、ここでの説明を省略する。図5bには、負荷トランジスタゲート線を共有する2つの垂直信号線における画素信号のレベルの差が少ない場合における垂直信号線および負荷トランジスタゲート線の電位変動が模式的に示されている。同図bでは、負荷トランジスタゲート線を共有する2つの垂直信号線における画素信号のレベルの差が小さい場合を想定して説明する。同図bでは、横軸を同図aと同じ時間軸として、垂直信号線VSL1501、負荷トランジスタゲート線632および垂直信号線VSL2502における電位変動が実線により示されている。また、同図bでは、垂直信号線VSL1501および垂直信号線VSL2502の画素信号が黒レベルである場合における各信号線の電位変動が、破線時刻t3から時刻t5まで期間により示された破線により示されている。ここで、負荷トランジスタゲート線632、垂直信号線VSL1501および垂直信号線VSL2502における電位変動について、時刻t3から時刻t5までの期間に着目して説明する。時刻t3において、転送パルス330により光電変換素子において蓄積された電子がフローティングディフュージョンFDに転送される。このため、垂直信号線VSL1501および垂直信号線VSL2502の電位は、光電変換素子が受光した光の量に応じて低下する。また、垂直信号線VSL1および2501および502の電位の低下に伴い、垂直信号線VSL1および2501および502の電位変動電位の低下が寄生容量638および639を介して負荷トランジスタゲート線632に伝播するカップリング。このため、負荷トランジスタゲート線632の電位は、基準信号読み出し期間における電位から低下する。なお、負荷トランジスタゲート線632の電位の低下は、負荷トランジスタ634および635図4を参照を流れる電流の量の減少となる。しかしながら、垂直信号線VSL1および2501および502における電位変動が同じ量であり、負荷トランジスタ634および635のゲート線負荷トランジスタゲート線632における電位の低下量は同じであるため、垂直信号線VSL1および2501および502における電流の量の減少も同じ量になる。すなわち、垂直信号線VSL1および2501および502における時刻t3から時刻t5までの期間における信号レベルは、その信号を生成した各画素回路のフローティングディフュージョンFDに転送された電子の量に応じた信号レベルになる。図5cには、本発明の第1の実施の形態において負荷トランジスタゲート線を共有する2つの垂直信号線における画素信号のレベルの差が大きい場合における垂直信号線および負荷トランジスタゲート線の電位変動が模式的に示されている。同図cでは、横軸を同図bと同様に、垂直信号線VSL1501、負荷トランジスタゲート線632および垂直信号線VSL2502における電位変動が実線により示されている。なお、同図cでは、垂直信号線VSL2502における画素信号の信号レベルは、同図bにおいて示した垂直信号線VSL2502における信号レベルと同じであることを想定する。また、垂直信号線VSL1501における画素信号の信号レベルは、垂直信号線VSL2502における信号レベルよりも大きい接続される画素回路の受光量が大きいことを想定する。また、同図cでは、垂直信号線VSL1501および垂直信号線VSL2502の画素信号が黒レベルである場合における各信号線の電位変動が、破線時刻t3から時刻t5まで期間により示された破線により示されている。さらに、垂直信号線VSL2502には、同図bにおいて示した垂直信号線VSL2502の電位変動が、鎖線時刻t3から時刻t5まで期間により示された鎖線により示されている。すなわち、鎖線が示す垂直信号線VSL2502の電位変動信号レベルは、その信号を生成した各画素回路のフローティングディフュージョンFDに転送された電子の量に応じた信号レベルを示している。ここで、負荷トランジスタゲート線632、垂直信号線VSL1501および垂直信号線VSL2502における電位変動について、同図bの電位変動との違いに着目して説明する。時刻t3において、転送パルス330が発生すると、垂直信号線VSL1501および垂直信号線VSL2502の電位は、接続される画素回路の光電変換素子が受光した光の量に応じて低下する。同図cでは、垂直信号線VSL2502における信号レベルよりも垂直信号線VSL1501における信号レベルの方が大きいため、垂直信号線VSL2501の電位の方が大きく低下する。そして、寄生容量638および639を介したカップリングにより負荷トランジスタゲート線632の電位が低下する。なお、負荷トランジスタゲート線632の電位は、垂直信号線VSL1501における大きな電位の低下の量に応じて低下するため、同図bにおいて示した負荷トランジスタゲート線632の電位レベルよりも低くなる。このように、負荷トランジスタゲート線632の電位は垂直信号線VSL1501における電位の低下量に応じて低下しているため、垂直信号線VSL1501における信号レベルは、その信号を生成した画素回路のフローティングディフュージョンFDに転送された電子の量に応じた信号レベルになる。なお、負荷トランジスタゲート線632の電位は、垂直信号線VSL2502における電位変動に起因する低下量同図b参照より大きく低下している。このため、垂直信号線VSL2502においては、垂直信号線VSL2502に供給される電流の量が絞られたことにより、電位が上昇してしまう鎖線で示した電位レベルより変動量ΔVdほど上昇してしまう。すなわち、垂直信号線VSL2502における信号レベルは、その信号を生成した画素回路のフローティングディフュージョンFDに転送された電子の量に対して低い信号レベル黒に近い信号レベルになってしまう。このように、負荷トランジスタゲート線を共有する2つの垂直信号線における画素信号のレベルの差が大きい場合には、大きい方の電位変動が寄生容量を介して負荷トランジスタゲート線に伝播した結果、低い方の垂直信号線に供給される電流が減少してしまう。これにより、低い方の垂直信号線における電位レベルが上昇してしまい、本来の値の画素信号を取得できなくなってしまう。そこで、設定トランジスタおよび保持容量を共有させるとともに、負荷トランジスタゲート線の電位の変動が画素信号のレベルを変動させることを抑制させることが必要となる。次に、負荷トランジスタゲート線の電位の変動による画素信号のレベルの変動を抑制する本発明の第2の実施の形態について図6を参照して説明する。[撮像素子の構成例]図6は、本発明の第2の実施の形態における撮像素子130の一構成例を示す回路図である。図6は、図4において説明した撮像素子120の変形例であり、2つの負荷電流供給回路630の代わりに、負荷電流供給回路640および650を備える。また、図6において示す画素アレイ部400には、4列の画素回路1,1乃至n,1として、R画素と、G画素と、B画素とが示されている。なお、R画素は、赤色Rの光を透過するカラーフィルタが備えられて赤色の光を受光する画素回路であり、G画素は、緑色Gの光を透過するカラーフィルタが備えられて緑色の光を受光する画素回路である。また、B画素は、青色Bの光を透過するカラーフィルタが備えられて青色の光を受光する画素回路である。また、画素アレイ部400では、3色R、G、Bのカラーフィルタの配置R画素、G画素、B画素の配置が、ベイヤー配列となっている。なお、R画素、G画素、およびB画素は、各画素回路にカラーフィルタが備えられていること以外の画素回路の回路構成等は、図4において説明した画素回路1,1乃至n,1と同様であるため、ここでは説明を省略する。負荷電流供給回路640および650は、図4において示した負荷電流供給回路630と同様に、2列の垂直信号線に対して、一定の負荷電流を供給するものである。図4の負荷電流供給回路630は隣接する2列の垂直信号線に対して一定の負荷電流を供給したが、負荷電流供給回路640および650は、同じ行の画素については同色のカラーフィルタが備えられている2列の垂直信号線に対して一定の負荷電流を供給する。すなわち、3色のカラーフィルタがベイヤー配列されている画素アレイ部400に対して、負荷電流供給回路640および650は、別の負荷電流供給回路が接続されている1列を挟んで、2列の垂直信号線に対して、一定の負荷電流を供給する。なお、負荷電流供給回路650は、接続される2列の垂直信号線VSL2および4が、負荷電流供給回路640の接続される2列の垂直信号線VSL1および3と異なる。負荷電流供給回路650は、接続される2列の垂直信号線が異なること以外は負荷電流供給回路640と同じであるため、ここでは、負荷電流供給回路640について説明する。負荷電流供給回路640は、設定トランジスタ641と、保持容量643と、負荷トランジスタ644および645を備える。また、同図では、寄生容量648および649が記されている。なお、設定トランジスタ641は図4において示した設定トランジスタ631に対応し、保持容量643は保持容量633に対応し、負荷トランジスタ644は負荷トランジスタ634に対応する。また、負荷トランジスタ645は、垂直信号線VSL3503に対する負荷トランジスタであること以外は、負荷トランジスタ635に対応する。なお、負荷トランジスタ645のゲート端子は、負荷トランジスタゲート線642を介して設定トランジスタ641および保持容量643に接続される。すなわち、負荷電流供給回路640は、垂直信号線VSL1および3の負荷トランジスタ負荷トランジスタ644および645が1つの設定トランジスタ設定トランジスタ641および1つの保持容量保持容量643を共有する構成となる。また、負荷電流供給回路650は、垂直信号線VSL2および4の負荷トランジスタが1つの設定トランジスタおよび1つの保持容量を共有する構成となる。これにより、同じ行において同じカラーフィルタを備える垂直信号線同士で負荷トランジスタゲート線が共有され、画素信号を読み出す場合には、同じカラーフィルタを備える画素回路間で負荷トランジスタゲート線が共有される。例えば、水平線HL1301の行の画素信号を読み出す場合には、負荷電流供給回路640により供給された負荷電流を用いてR画素1,1およびR画素1,3の画素信号が読み出される。また、この場合において、負荷電流供給回路650により供給された負荷電流を用いてG画素1,2およびG画素1,4の画素信号が読み出される。なお、負荷電流供給回路640および650は、1列を挟んだ2列の垂直信号線に対して負荷電流を供給する。すなわち、負荷電流供給回路640および650は、近接する列の同じカラーフィルタを備える画素回路に対して負荷電流を供給する。言い換えると、同じカラーフィルタを備えることにより同じ特性である画素回路特性で画素回路を分類すると、同じグループの画素回路同士で、設定トランジスタおよび保持容量を共有させる。同じカラーフィルタを備える画素回路の位置が近接する画素回路同士は、画素信号の信号レベル信号強度も近くなる。このように、負荷電流供給回路640および650は、画素信号の信号レベルがほぼ同じになる2列の垂直信号線に対して一定の負荷電流を供給する。ここで、赤色の被写体を撮像した場合を想定して説明する。この場合には、赤色Rのカラーフィルタを備える画素回路R画素における画素信号の信号レベルは高い。これにより、R画素1,1および1,3の画素信号の読み出しでは、負荷トランジスタゲート線642の電位の変動は大きくなる。しかしながら、R画素1,1および1,3の画素信号の信号レベルが同等量であることから垂直信号線VSL1および3501および503における電位変化も同等量となり、画素信号の信号レベルの変動は抑制される。また、この場合において、緑色Gおよび青色Bのカラーフィルタを備える画素信号の信号レベルは、画素回路の受光素子において光電変換が殆ど行われないため、低くなる。これにより、例えば、G画素1,2および1,4の画素信号の読み出しでは、負荷電流供給回路650における負荷トランジスタゲート線の電位の変動はほとんど起こらない。また、負荷トランジスタゲート線の電位の変動はほとんど起こらないとともにG画素1,2および1,4の画素信号の信号レベルが同等量であるため、垂直信号線VSL2および4502および504における電位変化も同等量となる殆ど起こらない。このように、本発明の第2の実施の形態によれば、負荷トランジスタゲート線を共有して読み出される画素信号の信号レベルの差を小さくすることにより、画素信号の信号レベルの変動を抑制することができる。これにより、画像の画質を向上させることができる。なお、同図では、1列挟んだ2列の垂直信号線1列おきの垂直信号線間において設定トランジスタおよび保持容量が共有されることを想定したが、これに限定されるものではない。同じ行において同じカラーフィルタの画素回路同士における共有であるとともに、画素信号の信号レベルが近くなればよいため、信号レベルが近い画素回路が接続される3列以上の垂直信号線において共有されてもよい。なお、同図では、カラーフィルタに基づいて設定トランジスタおよび保持容量を共有させる垂直信号線を設定したが、これに限定されるものではない。画素信号の信号レベルが同等量となる垂直信号線同士で共有させればよい。例えば、長時間露光用の画素と短時間露光用の画素とが規則的に混在している撮像素子において、長時間露光用の画素が接続されている垂直信号線同士で共有させ、また、短時間露光用の画素が接続されている垂直信号線同士で共有させるようにしてもよい。すなわち、備えられるカラーフィルタの分光特性や構造の種類により画素回路を複数のグループに分類し、同一のグループ内の画素回路同士同一の特性の画素回路同士で共有させるようにすることで、同様に画素信号の信号レベルの変動を抑制することができる。<4.第3の実施の形態>本発明の第2の実施の形態では、3色のカラーフィルタがベイヤー配列により配置される撮像素子の例について説明した。この本発明の第2の実施の形態では、3色のカラーフィルタが規則的に配置されるベイヤー配列であるため、読み出す行が変わっても、負荷トランジスタゲート線の電位を共有する画素回路は、同色のカラーフィルタを備える画素回路になる。しかしながら、本発明の第2の実施の形態では、画素が規則的に配置されていない撮像素子においては、画素信号の信号レベルの変動を適切に抑制することができない行が生じることが考えられる。例えば、ホワイト画素可視光領域の光は透過するがそれ以外の波長の光は吸収するフィルタが備えられている画素が部分的に備えられており、その他は3原色のベイヤー配列である撮像素子を想定する。ホワイト画素が配置されている行における読み出しにおいて、ホワイト画素と、3原色のうちの何れかの画素との間で負荷トランジスタゲート線を共有してしまうと、信号レベルが低い方の画素の画素信号の信号レベルが変わってしまう。そこで、本発明の第3の実施の形態では、負荷トランジスタゲート線を共有する垂直信号線を行ごとに変更できる撮像素子の例について、図5および図6を参照して説明する。[撮像素子の構成例]図7は、本発明の第3の実施の形態の撮像素子140の一構成例を示す回路図である。図7は、図4において示した撮像素子120および図6において示した撮像素子130の変形例であり、画素アレイ部400における画素配置と、負荷電流源回路600における構成と、切替制御線674および675が備えられる点とが異なる。同図では、これらの異なる点に着目して説明する。図7において示す画素アレイ部400には、2種類の画素回路Hレベル信号出力画素およびLレベル信号出力画素が配置される。Hレベル信号出力画素は、信号レベルが高いHレベル画素信号を生成する画素であり、Lレベル信号出力画素は、信号レベルが低いLレベル画素信号を生成する画素である。すなわち、図7において示す画素アレイ部400では、信号レベルがHレベルのグループの画素と、信号レベルがLレベルのグループの画素とが配置される。例えば、長時間露光用の画素と短時間露光用の画素とが混在する撮像素子において、Hレベル信号出力画素は長時間露光用の画素であり、Lレベル信号出力画素は短時間露光用の画素である。また、同図では、Hレベル信号出力画素およびLレベル信号出力画素は不規則に配置されていることを想定する。負荷電流源回路600は、図4の負荷電流供給回路630に代えて、負荷電流供給回路660を備える。この負荷電流供給回路660は、連続する4列の垂直信号線に負荷電流を供給する。なお、負荷電流源回路600では、負荷電流供給回路660を1つの単位として、4列の垂直信号線ごとに負荷電流供給回路660が繰り返し備えられる。そこで、同図では、垂直信号線VSL1乃至4501乃至504に負荷電流を供給する負荷電流供給回路660のみを示して説明する。負荷電流供給回路660は、設定トランジスタ661と、第2設定トランジスタ662と、保持容量663と、第2保持容量664と、4つの切替回路670と、4つの負荷トランジスタ667とを備える。なお、4つの切替回路670および4つの負荷トランジスタ667は垂直信号線VSL1乃至4501乃至504にそれぞれ接続されている。また、切替回路670は、共有ゲート切替トランジスタ671および第2共有ゲート切替トランジスタ672共有ゲート切替トランジスタ671はNMOS、第2共有ゲート切替トランジスタ672はPMOSを備えている。なお、4つの切替回路670および4つの負荷トランジスタ667については、制御する垂直信号線が異なること以外は同じであるため、同図では、垂直信号線VSL1501に対する負荷電流の供給を制御する切替回路670および負荷トランジスタ667について主に説明する。この負荷電流供給回路660において、設定トランジスタ661は、そのゲート端子が維持制御信号線203に接続され、そのドレイン端子が基準電流線601に接続される。また、保持容量663は、一方の電極が負荷トランジスタゲート線665を介して、設定トランジスタ661のソース端子と、4つの切替回路670における4つの共有ゲート切替トランジスタ671のソース端子とに接続され、他方の電極が接地される。また、第2設定トランジスタ662は、そのゲート端子が維持制御信号線203に接続され、そのドレイン端子が基準電流線601に接続される。また、第2保持容量664は、一方の電極が第2負荷トランジスタゲート線666を介して、第2設定トランジスタ662のソース端子と、4つの切替回路670における4つの第2共有ゲート切替トランジスタ672のソース端子とに接続され、他方の電極が接地される。また、垂直信号線VSL1501に対する負荷電流を制御する共有ゲート切替トランジスタ671は、ゲート端子が切替制御線674に接続され、ドレイン端子が第2共有ゲート切替トランジスタ672のドレイン端子および負荷トランジスタ667のゲート端子に接続される。また、負荷トランジスタ667は、そのドレイン端子が垂直信号線VSL1501に接続され、そのソース端子が接地される。また、第2共有ゲート切替トランジスタ672は、ゲート端子が切替制御線675に接続される。なお、垂直信号線VSL1501以外の3列の垂直信号線VSL2乃至3502乃至503への負荷電流の供給を制御する共有ゲート切替トランジスタ671、第2共有ゲート切替トランジスタ672および負荷トランジスタ667の接続は、垂直信号線VSL1501に対するものと同様のものであるため、ここでの説明を省略する。切替制御線674および切替制御線675は、共有ゲート切替トランジスタ671および第2共有ゲート切替トランジスタ672を制御するための切替制御信号をタイミング制御回路200が供給するための信号線である。共有ゲート切替トランジスタ671および第2共有ゲート切替トランジスタ672は、この切替制御線674および675を介してタイミング制御回路200にバス接続される。切替回路670は、共有ゲート切替トランジスタ671および第2共有ゲート切替トランジスタ672を備え、負荷トランジスタ667のゲート端子が接続される負荷トランジスタゲート線を切り替えるものである。共有ゲート切替トランジスタ671および第2共有ゲート切替トランジスタ672は、タイミング制御回路200から供給される切替制御信号により導通オン状態が制御される。これらの切替トランジスタの何れかが導通状態と設定されることにより、負荷トランジスタ667のゲート端子は、負荷トランジスタゲート線665または第2負荷トランジスタゲート線666の何れかに接続する。なお、タイミング制御回路200は、特許請求の範囲に記載の設定信号生成回路の一例である。また、切替回路670は、特許請求の範囲に記載の切替制御回路の一例である。設定トランジスタ661および保持容量663は、負荷トランジスタゲート線665の電位を一定に保持するためのものである。また、第2設定トランジスタ662および第2保持容量664は、第2負荷トランジスタゲート線666の電位を一定に保持するためのものである。これらの設定トランジスタおよび保持容量は、本発明の第2の実施の形態に示した設定トランジスタおよび保持容量と同様のものであるため、ここでの説明を省略する。ここで、水平線HL1301に接続されている画素から画素信号を読み出すことを想定して説明する。また、負荷トランジスタゲート線665にはLレベル信号出力画素が接続されてゲート線が共有され、第2負荷トランジスタゲート線666にはHレベル信号出力画素が接続されてゲート線が共有されることとする。この場合において、タイミング制御回路200は、時刻t0において維持制御信号線203に接続パルス213を供給する前に図2参照、各垂直信号線の負荷トランジスタのゲート端子が接続される負荷トランジスタゲート線を制御する。垂直信号線VSL1501および垂直信号線VSL3503からはHレベル信号出力画素の画素信号が読み出される。このため、タイミング制御回路200は、切替制御線675を介して、垂直信号線VSL1501および垂直信号線VSL3503の切替回路670における第2共有ゲート切替トランジスタ672を導通オン状態にする。これにより、垂直信号線VSL1501および垂直信号線VSL3503の負荷トランジスタ667のゲート端子が、第2負荷トランジスタゲート線666に接続される。また、垂直信号線VSL2502および垂直信号線VSl4504からはLレベル信号出力画素の画素信号が読み出されるため、タイミング制御回路200は、切替制御線674を介して、垂直信号線VSL2502および垂直信号線VSL4504の切替回路670における共有ゲート切替トランジスタ671を導通オン状態にする。これにより、垂直信号線VSL2502および垂直信号線VSL4504の負荷トランジスタ667のゲート端子が、負荷トランジスタゲート線665に接続される。そして、図2に示すような動作により、画素信号が読み出される。また、水平線HL2302に接続されている画素から画素信号を読み出す場合には、垂直信号線VSL1501の負荷トランジスタ667のゲート端子は負荷トランジスタゲート線665に接続される。さらに、垂直信号線VSL2乃至4502乃至504の負荷トランジスタ667のゲート端子は負荷トランジスタゲート線666に接続される。すなわち、切替回路を設けて、複数の設定トランジスタおよび保持容量による複数の負荷トランジスタゲート線とを設けることにより、画素信号を読み出す行ごとに、負荷トランジスタゲート線を共有する垂直信号線の組み合わせを設定することができる。これにより、画素信号の信号レベルが近い垂直信号線同士で負荷トランジスタゲート線が共有され、負荷トランジスタゲート線における電位の変動による画素信号の信号レベルの変動を軽減することができる。このように、本発明の第3の実施の形態によれば、画素信号を読み出す行ごとに、負荷トランジスタゲート線を共有する垂直信号線の組み合わせを設定することができる。これにより、画素信号レベルが近くなる画素回路の列の組み合わせが行ごとに変化する場合においても、負荷トランジスタゲート線を共有して読み出される画素信号の信号レベルの差を小さくすることができる。これにより、画素信号の信号レベルの変動を抑制することができ、画像の画質を向上させることができる。なお、図7では、4列ごとに負荷電流を制御する負荷電流供給回路660を想定したが、これに限定されるものではない。例えば、4列よりもさらに多い列ごとに負荷電流を制御するようにしてもよい。また、同図では、Hレベル信号出力画素と、Lレベル信号出力画素との2つに画素を分類する場合を想定して説明したが、これに限定されるものではない。例えば、3つに分類できる画素が1行に配置されているG画素、R画素、Wホワイト画素など場合には、3つの設定トランジスタおよび3つの保持容量により3本の負荷トランジスタゲート線を設ける。そして、切替回路670においては、負荷トランジスタのゲート端子の接続先を3本の負荷トランジスタゲート線のいずれかに切り替えられるようにする例えば、3つの共有ゲート切替トランジスタを設けることにより、同様に実施することができる。<5.本発明の第2の基礎となる実施の形態>本発明の基礎となる実施の形態図1を参照では、他の列の垂直信号線における電位変動に起因するカップリングの影響を抑制することができるが、負荷トランジスタに接続された垂直信号線自身の電位変動によるカップリングの影響を十分に抑制できない場合がある。例えば、垂直信号線VSL1501における信号レベルの変動によるカップリングの影響は、その垂直信号線VSL1501に対応する負荷トランジスタゲート線612に対して充分に抑制できないことがある。そこで、垂直信号線の電位変動に起因する負荷トランジスタゲート線612に対するカップリングの影響を軽減するように、本発明の基礎となる撮像素子を改良したものが、図8および図9において示す本発明の第2の基礎となる撮像素子である。そして、本発明の第2の基礎となる撮像素子に対して、設定トランジスタおよび保持容量を設けるとともに、負荷電流源回路の面積の増加が軽減するように改良したものが、図10および図11において示す第4乃至第5の実施の形態である。[撮像素子の構成例]図8は、本発明の第2の基礎となる撮像素子撮像素子110の一構成例を示す回路図である。撮像素子110は、図1に示した撮像素子100の構成に加えて、第2負荷電流供給回路620と、基準電流生成回路581と、基準トランジスタ591および592とを備えている。すなわち、この撮像素子110は、負荷電流源回路600における負荷電流供給回路610を二段にカスコードカスケード接続することにより構成される。この例では、これらの第2負荷電流供給回路620、基準電流生成回路581、基準トランジスタ591および基準トランジスタ592以外の他の構成は、図1に示した撮像素子100と同様のものであるため、同一の符号を付してここでの説明を省略する。また、基準電流生成回路581と、基準トランジスタ591および592とは、第2負荷電流供給回路620とカレントミラー回路を構成する。また、基準電流生成回路581は、基準電流生成回路580と同様のものであり、基準トランジスタ591および592は、基準トランジスタ590と同様のものであるため、ここでの説明を省略する。第2負荷電流供給回路620には、第2設定トランジスタ621と、第2保持容量623と、第2負荷トランジスタ624と、寄生容量629とが示されている。この第2負荷電流供給回路620は、負荷電流供給回路610と同様の構成であるため、ここでの詳細な説明を省略する。この第2負荷電流供給回路620において、第2設定トランジスタ621は、そのゲート端子が維持制御信号線203に接続され、そのドレイン端子が第2基準電流線602に接続される。また、第2負荷トランジスタ624は、そのドレイン端子が垂直信号線VSL1または2501または502に接続され、そのソース端子が負荷トランジスタ614のドレイン端子に接続される。また、第2保持容量623は、その一方の電極が、第2負荷トランジスタゲート線622を介して第2設定トランジスタ621のソース端子と第2負荷トランジスタ624のゲート端子とに接続され、他方の電極が接地される。なお、寄生容量629は、第2負荷トランジスタゲート線622と第2負荷トランジスタ624のドレイン端子との間に形成される。第2負荷トランジスタ624は、基準トランジスタ591とカレントミラー回路を構成するトランジスタである。この第2負荷トランジスタ624は、基準トランジスタ591に流れる基準電流に応じた負荷電流を垂直信号線VSL1または2501または502に供給する。これにより、画素回路410における増幅トランジスタ414から基準信号および画素信号の信号レベルが垂直信号線VSL1および2501および502に出力される。また、第2負荷トランジスタ624は、垂直信号線VSL1または2501または502を介して接続された増幅トランジスタ414および負荷トランジスタ614によってソースフォロア回路を構成する。これにより、第2負荷トランジスタ624は、第2保持容量623に保持された電圧に応じた負荷電流を増幅トランジスタ414に供給する。第2設定トランジスタ621は、タイミング制御回路200から供給された維持制御信号に基づいて、第2負荷トランジスタ624のゲート端子に接続された負荷トランジスタゲート線622と、基準電流線601と間の接触の有無を切り替えるスイッチである。この第2設定トランジスタ621は、第2負荷トランジスタ624に対応する。この第2設定トランジスタ621は、第2保持容量623に一定の保持電圧を設定する。第2保持容量623は、負荷トランジスタ624におけるゲート電位を一定に保持するためのキャパシタである。この第2保持容量623は、第2負荷トランジスタ624に対応する。この第2保持容量623は、第2負荷トランジスタ624のゲート電圧を一定にするための役割を果たす。寄生容量629は、第2負荷トランジスタ624のゲートおよびドレイン間に生じる寄生容量、および、垂直信号線VSL1または2501または502と第2基準電流線602との間に形成される配線間容量からなる。この寄生容量629により、垂直信号線VSL1および2と負荷トランジスタゲート線622との間でカップリングが生じる。すなわち、垂直信号線VSL1および2における信号レベルの変動によって、負荷トランジスタゲート線622における電位が変動する。このように、本発明の第2の実施の形態では、第2負荷電流供給回路620を設けることによって、その接続された垂直信号線における信号レベルの変動に伴う負荷トランジスタゲート線612に対するカップリングの影響を軽減することができる。また、第2設定トランジスタ621および第2保持容量623を設けることによって、他の垂直信号線における信号レベルの変動に伴う負荷トランジスタゲート線612に対するカップリングの影響を軽減することができる。例えば、垂直信号線VSL1501に対応する第2設定トランジスタ621および第2保持容量623によって、垂直信号線VSL1501以外の他の垂直信号線における信号レベルの変動によるカップリングの影響を軽減する。ここで、第2負荷電流供給回路620を設けることによる負荷トランジスタゲート線612の電位変動の例について以下に図面を参照して説明する。[負荷トランジスタゲート線612の電位変動の例]図9は、本発明の第2の基礎となる撮像素子110における負荷トランジスタゲート線612に対するカップリングの影響の一例を示す概念図である。ここでは、垂直信号線VSL1501に接続された画素回路410により白色光が受光された場合を想定している。この例では、1行読み出し期間における垂直信号線VSL1501、第2負荷トランジスタゲート線622、第2負荷トランジスタ624のソース端子および負荷トランジスタゲート線612における電位変動が示されている。また、基準信号読出し期間および画素信号読出し期間は、図2と同様に、信号読出し回路710により基準信号および画素信号が読み出される期間である。垂直信号線VSL1501には、白色光を受光することによって画素回路410から出力された信号レベルが示されている。この垂直信号線VSL1501の電位は、基準信号読出し期間におけるブラック電位VBから、画像読出し期間においてホワイト電位VWに低下する。すなわち、この垂直信号線VSL1501の信号レベルは、大きく変動する。第2負荷トランジスタゲート線622には、第2負荷トランジスタ624のゲート端子の電位変動が示されている。この第2負荷トランジスタゲート線622は、垂直信号線VSL1510のレベル低下に伴い、基準信号読出し期間における電位に対して第2保持容量623および寄生容量629の分圧比に基づく第2カップリング変動量ΔV2だけ低下する。すなわち、第2カップリング変動量ΔV2は、垂直信号線VSL1510のレベル低下量VB-VWと、第2保持容量623および寄生容量629の合成容量に対する第2保持容量623の容量値の割合とに基づいて生成される。なお、本発明の基礎となる撮像素子100では、この第2カップリング変動量ΔV2により、画素信号読出し期間において、垂直信号線VSL1510に接続された増幅トランジスタ414における増幅利得が上昇してしまう。第2負荷トランジスタ624ソース端子には、第2負荷トランジスタ624のソース単位の電位変動が示されている。この第2負荷トランジスタ624ソース端子には、第2負荷トランジスタゲート線622から第2カップリング変動量ΔV2が伝播するため、第2カップリング変動量ΔV2と略等しい電位低下ΔV2が生じる。負荷トランジスタゲート線612には、負荷トランジスタ614のゲート端子の電位変動が示されている。この負荷トランジスタゲート線612は、第2負荷トランジスタ624ソース端子の電位低下ΔV2に伴い、基準信号読出し期間における電位に対し、第1保持容量613および寄生容量619の分圧比に基づく第1カップリング変動量ΔV1だけ低下する。このように、第2負荷電流供給回路620を設けることによって、垂直信号線VSL1501の信号レベルの変動量を、第2保持容量623および寄生容量629の分圧比に基づく変動量に抑制することができる。これにより、負荷トランジスタ614のゲート端子の電位の変動量は、保持容量613および寄生容量619の分圧比に基づく変動量に抑制されるため、カップリングによる影響は無視できるほど小さくなる。例えば、負荷電流供給回路610および第2負荷電流供給回路620の分圧比を共に1/10とすると、図1に示した撮像素子100に比べて、負荷トランジスタゲート線612のカップリング変動量は1/10に抑圧される。このように、本発明の第2の基礎となる撮像素子110では、第2負荷電流供給回路620を設けることによって、本発明の基礎となる撮像素子100に比べて、自己の垂直信号線における信号レベルの変動量によるカップリングの影響を抑制することができる。すなわち、垂直信号線における信号レベルの変動量に伴い、その垂直信号線に対応する負荷トランジスタゲート線612の電位変動を抑圧することができる。なお、本発明の第2の基礎となる撮像素子110では、図1において示した基礎となる撮像素子100と同様に、負荷電流供給回路610および第2負荷電流供給回路620を列単位により設ける。すなわち、本発明の基礎となる撮像素子100よりも、信号読出し回路710の面積が大きくなる。そこで、負荷電流源回路の面積の増加を軽減させるために、本発明の第1の実施の形態と同様にして改良したものが、次に説明する第4の実施の形態である。<6.第4の実施の形態>[撮像素子の構成例]図10は、本発明の第4の実施の形態の撮像素子150の一構成例を示す回路図である。同図は、図4において説明した撮像素子120の変形例であり、負荷電流源回路600において第2負荷電流供給回路680をさらに備える。第2負荷電流供給回路680以外の構成は図4において示したものと同様であるため、ここでは、第2負荷電流供給回路680について説明する。なお、負荷電流源回路600において、第2負荷電流供給回路680は、2列の垂直信号線ごとに備えられるため、ここでは、垂直信号線VSL1および2501および502に負荷電流を供給する第2負荷電流供給回路680について説明する。第2負荷電流供給回路680は、図8において示した第2負荷電流供給回路620と同様に、負荷トランジスタ614のゲート端子の電位の変動を抑制するものである。この第2負荷電流供給回路680には、第2設定トランジスタ681と、第2保持容量683と、第2負荷トランジスタ684および685と、寄生容量688および689とが示されている。この第2負荷電流供給回路680は、負荷電流供給回路630と同様の構成であるため、ここでの詳細な説明を省略する。なお、第2負荷トランジスタ684および685は、特許請求の範囲に記載の第2の負荷トランジスタの一例である。また、第2設定トランジスタ681および第2保持容量683は、特許請求の範囲に記載の第2の保持回路の一例である。第2負荷電流供給回路680において、第2設定トランジスタ681は、そのゲート端子が維持制御信号線203に接続され、そのドレイン端子が第2基準電流線602に接続される。また、第2保持容量683は、その一方の電極が、第2負荷トランジスタゲート線682を介して第2設定トランジスタ681のソース端子と、第2負荷トランジスタ684および685のゲート端子とに接続され、他方の電極が接地される。また、第2負荷トランジスタ684は、そのドレイン端子が垂直信号線VSL1501に接続され、そのソース端子が負荷トランジスタ634のドレイン端子に接続される。また、第2負荷トランジスタ685は、そのドレイン端子が垂直信号線VSL2502に接続され、そのソース端子が負荷トランジスタ635のドレイン端子に接続される。なお、寄生容量689は第2負荷トランジスタゲート線622と第2負荷トランジスタ684のドレイン端子との間に形成され、寄生容量688は第2負荷トランジスタゲート線622と第2負荷トランジスタ685のドレイン端子との間に形成される。なお、第2負荷電流供給回路680における第2負荷トランジスタ685は、図8において示した垂直信号線VSL2502に負荷電流を供給する第2負荷電流供給回路620の負荷トランジスタ624に対応する。すなわち、第2負荷電流供給回路680は、1つの設定トランジスタ第2設定トランジスタ681および1つの保持容量第2保持容量683を、2つの負荷トランジスタ第2負荷トランジスタ684および685が共有する構成となる。このように、図8において示した第2負荷電流供給回路620についても、1つの第2設定トランジスタおよび1つの第2保持容量を複数図4では2列の列の第2負荷電流供給回路で共有することができる。すなわち、負荷電流供給回路が二段にカスコード接続される負荷電流源回路において、それぞれの段における設定トランジスタおよび保持容量の数を減少させることができ、設定トランジスタおよび保持容量を配置するために必要な面積を減少させることができる。このように、本発明の第4の実施の形態によれば、負荷電流供給回路が二段にカスコード接続される負荷電流源回路においても、画像の画質を向上させるとともに、負荷電流源回路の微細化および画素ピッチの微細化をすることができる。<7.第5の実施の形態>なお、図10に示すように負荷電流供給回路が二段にカスコード接続される負荷電流源回路においても、図5に示したような、共有される列の垂直信号線における電位の差による画質の劣化が生じることが考えられる。この画質の劣化についても、図6と同様に、負荷トランジスタゲート線を共有して読み出される画素信号の信号レベルの差を小さくすることにより垂直信号線の電位変化を同等量にすることにより軽減することができる。そこで、第5の実施の形態では、負荷電流供給回路が二段にカスコード接続されるとともに負荷トランジスタゲート線が共有される負荷電流源回路において、画素信号のレベルの変動を抑制する例について、図11を参照して説明する。[撮像素子の構成例]図11は、本発明の第5の実施の形態の撮像素子160の一構成例を示す回路図である。同図において示す画素アレイ部400は、図6において示した画素アレイ部400と同様のものである。また、図11において示す負荷電流供給回路640および負荷電流供給回路650は、各負荷トランジスタのドレイン端子の接続先が異なる以外は、図6において示した負荷電流供給回路640および負荷電流供給回路650と同様のものである。さらに、図11では、図10において示した2つの第2負荷電流供給回路680に代えて、第2負荷電流供給回路690および695が示されている。この第2負荷電流供給回路690および695は、負荷電流供給回路640および負荷電流供給回路650のように、同じカラーフィルタを備える垂直信号線同士で負荷トランジスタゲート線が共有されるようになっている。すなわち、負荷電流供給回路640および第2負荷電流供給回路690は、垂直信号線VSL1および3501および503に対して負荷電流を供給する。また、負荷電流供給回路650および第2負荷電流供給回路695は、垂直信号線VSL2および4502および504に対して負荷電流を供給する。このように、負荷電流供給回路が二段にカスコード接続される負荷電流源回路においても、画素信号の信号レベルが同等量となる垂直信号線同士で負荷トランジスタゲート線を共有させることができる。すなわち、負荷電流供給回路が二段にカスコード接続される負荷電流源回路においても、負荷トランジスタゲート線を共有して読み出される画素信号の信号レベルの差を小さくすることができる。このように、本発明の実施の形態によれば、負荷トランジスタのゲート端子における電位の変動に起因する画素信号の信号レベルの変動を抑えて画質を向上させるとともに、負荷電流源回路の微細化および画素ピッチの微細化をすることができる。なお、負荷電流を安定化させる手法として、撮像素子の外部に外付け容量を設けることも考えられるが、この場合には、外部接続端子を設ける必要があり、そのスペースを確保する必要もあるため、省スペースを考慮した場合には問題となる。しかしながら、本発明の実施の形態では、外付け容量を接続する外部接続端子を設ける必要も無いため、省スペース化を図ることができる。また、外付け容量によって生じるノイズの影響を防止することができる。なお、本発明の実施の形態では、信号処理部720においてA/D変換する例について説明したが、信号読出し回路710において列単位によりA/D変換する列並列A/D変換型カラムAD変換型CMOSセンサーにも適用することができる。また、A/D変換機能を画素部の各画素に対して個々に設けるCMOSセンサや、カラムQV方式のCMOSにおいても、適用することができる。すなわち、複数の垂直信号線を備え、行単位で画素信号が読み出されるMOS型撮像素子であれば、本発明の実施の形態を適用することができる。なお、本発明の実施の形態は本発明を具現化するための一例を示したものであり、本発明の実施の形態において明示したように、本発明の実施の形態における事項と、特許請求の範囲における発明特定事項とはそれぞれ対応関係を有する。同様に、特許請求の範囲における発明特定事項と、これと同一名称を付した本発明の実施の形態における事項とはそれぞれ対応関係を有する。ただし、本発明は実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において実施の形態に種々の変形を施すことにより具現化することができる。また、本発明の実施の形態において説明した処理手順は、これら一連の手順を有する方法として捉えてもよく、また、これら一連の手順をコンピュータに実行させるためのプログラム乃至そのプログラムを記憶する記録媒体として捉えてもよい。この記録媒体として、例えば、CDCompactDisc、MDMiniDisc、DVDDigitalVersatileDisk、メモリカード、ブルーレイディスクBlurayDisc登録商標等を用いることができる。"