半導体基板と、キャリア走行層とキャリア供給層を有し、前記半導体基板上に配置された窒化物半導体層と、上端部が前記キャリア走行層と前記キャリア供給層との界面よりも上方に位置する空洞を内部に有する、前記窒化物半導体層の周囲を囲んで配置された素子分離絶縁膜とを備えることを特徴とする化合物半導体装置。前記素子分離絶縁膜の上面が前記窒化物半導体層の上面よりも上方に位置することを特徴とする請求項1に記載の化合物半導体装置。前記素子分離絶縁膜の下面が前記半導体基板に接することを特徴とする請求項1又は2に記載の化合物半導体装置。キャリア走行層とキャリア供給層を有する窒化物半導体層を、半導体基板上に形成するステップと、前記窒化物半導体層の一部を厚さ方向にエッチング除去して、トレンチを形成するステップと、上端部が前記キャリア走行層と前記キャリア供給層との界面よりも上方に位置する空洞が内部に形成されるように、前記トレンチ内に素子分離絶縁膜を形成するステップとを含むことを特徴とする化合物半導体装置の製造方法。前記素子分離絶縁膜がTEOS膜とプラズマCVD法による絶縁膜とを組み合わせて形成されることを特徴とする請求項4に記載の化合物半導体装置の製造方法。ICチップに含まれる化合物半導体装置が正常に動作するためには、隣接素子の動作によって受ける影響をできる限り排除する必要がある。しかし、トレンチに埋め込まれた素子分離絶縁膜によって素子分離する場合は、隣接素子、特にパワー素子の発熱や漏れ電流などによって化合物半導体装置の特性が影響を受けるという問題があった。上記問題点に鑑み、本発明は、トレンチを用いて素子分離され、且つ、隣接素子の動作による影響が抑制された化合物半導体装置及び化合物半導体装置の製造方法を提供することを目的とする。本発明の一態様によれば、イ半導体基板と、ロキャリア走行層とキャリア供給層を有し、半導体基板上に配置された窒化物半導体層と、ハ上端部がキャリア走行層とキャリア供給層との界面よりも上方に位置する空洞を内部に有する、窒化物半導体層の周囲を囲んで配置された素子分離絶縁膜とを備える化合物半導体装置が提供される。本発明の他の態様によれば、イキャリア走行層とキャリア供給層を有する窒化物半導体層を半導体基板上に形成するステップと、ロ窒化物半導体層の一部を厚さ方向にエッチング除去して、トレンチを形成するステップと、ハ上端部がキャリア走行層とキャリア供給層との界面よりも上方に位置する空洞が内部に形成されるように、トレンチ内に素子分離絶縁膜を形成するステップとを含む化合物半導体装置の製造方法が提供される。本発明によれば、トレンチを用いて素子分離され、且つ、隣接素子の動作による影響が抑制された化合物半導体装置及び化合物半導体装置の製造方法を提供できる。次に、図面を参照して、本発明の実施形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。又、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。又、以下に示す実施形態は、この発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の技術的思想は、構成部品の材質、形状、構造、配置等を下記のものに特定するものでない。この発明の実施形態は、特許請求の範囲において、種々の変更を加えることができる。本発明の実施形態に係る化合物半導体装置1は、図1に示すように、半導体基板10と、キャリア走行層21とキャリア供給層22を有し、半導体基板10上に配置された窒化物半導体層20と、窒化物半導体層20の周囲を囲んで配置された素子分離絶縁膜30とを備える。窒化物半導体層20は窒化物半導体からなり、代表的な窒化物半導体は、AlxInyGa1xyN0≦x≦1、0≦y≦1、0≦xy≦1で表され、窒化ガリウムGaN、窒化アルミニウムAlN、窒化インジウムInN等である。素子分離絶縁膜30は、窒化物半導体層20に形成したトレンチ内部に、例えばシリコン酸化SiO2膜などの絶縁膜を形成した構造である。図1に示すように、空洞40が素子分離絶縁膜30の内部に形成されている。空洞40の上端部は、キャリア走行層21とキャリア供給層22との界面よりも上方に位置する。また、素子分離絶縁膜30の上面は、窒化物半導体層20の上面よりも上方に位置する。なお、パワー素子を含む化合物半導体装置1を含むICの集積化を実現するために、空洞40の上方には素子分離絶縁膜30が形成されている。これにより、空洞40の上方に配線などを配置することが可能である。素子分離絶縁膜30によって周囲を囲まれて、化合物半導体装置1の素子活性領域50が定義されている。図1に示す化合物半導体装置1は、バンドギャップエネルギーが互いに異なる窒化物半導体からなるキャリア走行層21とキャリア供給層22との間の界面にヘテロ接合面が形成されるHEMT素子である。ヘテロ接合面近傍のキャリア走行層21に、電流通路チャネルとしての二次元キャリアガス層23が形成される。HEMT素子の詳細については後述する。化合物半導体装置1の素子分離のためには、二次元キャリアガス層23を分断する必要がある。このため、素子分離絶縁膜30は、二次元キャリアガス層23を含めた窒化物半導体層20を分断するトレンチを用いて形成されている。素子分離絶縁膜30の内部に空洞40を形成することにより、隣接素子の動作による影響、例えば隣接素子の発熱や漏れ電流などによって化合物半導体装置1の特性が受ける影響を抑制することができる。隣接素子の発熱による影響を抑制する点について、トレンチが素子分離絶縁膜30によって完全に埋め込まれた場合と素子分離絶縁膜30に空洞40が形成された場合との影響の差は、素子分離絶縁膜30の熱伝導率と空気の熱伝導率との差の大きさに起因する。シリコンSiの熱伝導率は150[W/mdeg]程度であり、シリコン酸化Si02膜の熱伝導率は、C面に平行な方向で14[W/mdeg]程度、C面に垂直な方向で7.2[W/mdeg]程度である。また、石英ガラスの熱伝導率は1.4[W/mdeg]程度である。これらに対し、空気の熱伝導率は、0.026[W/mdeg]程度である。つまり、空洞40の熱伝導率は、空洞40周囲の素子分離絶縁膜30の熱伝導率に比べて非常に小さい。したがって、素子分離絶縁膜30の内部に空洞40を形成することにより、隣接素子の発熱によって化合物半導体装置1が受ける影響が低減される。特に、空洞40の上端部は、動作時において発熱の中心となる二次元キャリアガス層23よりも上方にある。このため、内部に空洞40が形成された素子分離絶縁膜30によって、隣接素子から化合物半導体装置1への熱伝導を効果的に抑制することができる。図1に示した例では、並行して配置された3本の素子分離絶縁膜30によって窒化物半導体層20を分断することにより、化合物半導体装置1が隣接素子から絶縁分離されている。しかし、並行配置される素子分離絶縁膜30の本数は3本に限られるものではなく、或いは、1本の素子分離絶縁膜30によって化合物半導体装置1を分離してもよい。素子分離絶縁膜30の本数は、分離される素子間にかかる電圧などに応じて設定される。素子分離絶縁膜30に高電圧がかかる場合、例えば数百V~1000V程度の電圧が素子間にかかる場合には、素子分離絶縁膜30に高耐圧が要求される。この場合には、並行配置される素子分離絶縁膜30の本数を多くする。一方、隣接する素子間にかかる電圧が小さい場合には、素子分離絶縁膜30は1本でもよい。また、素子間にかかる電圧が小さいほど、素子分離絶縁膜30の幅を小さくできる。これにより、化合物半導体装置1の面積を小さくできる。以下に、図1に示した化合物半導体装置1の構成について説明する。半導体基板10には、シリコン基板などを採用可能である。キャリア走行層21は、例えば不純物が添加されていないノンドープGaNを0.3~10μm程度の厚みに、有機金属気相成長MOCVD法等によりエピタキシャル成長させて形成する。ここで、ノンドープとは、不純物が意図的に添加されないことを意味する。キャリア走行層21上に配置されたキャリア供給層22は、キャリア走行層21よりもバンドギャップが大きく、且つキャリア走行層21と格子定数の異なる窒化物半導体からなる。キャリア供給層22は、例えばAlxMyGa1xyN0≦x<1、0≦y<1、0≦xy≦1、MはインジウムIn或いはボロンB等で表される窒化物半導体である。また、キャリア供給層22としてノンドープのAlxGa1xNも採用可能である。更に、n型不純物を添加したAlxGa1xNからなる窒化物半導体もキャリア供給層22に採用可能である。キャリア供給層22は、MOCVD法等によるエピタキシャル成長によってキャリア走行層21上に形成される。キャリア供給層22とキャリア走行層21は格子定数が異なるため、格子歪みによるピエゾ分極が生じる。このピエゾ分極とキャリア供給層22の結晶が有する自発分極によりヘテロ接合付近に高密度のキャリアが生じ、二次元キャリアガス層23が形成される。キャリア供給層22の膜厚はキャリア走行層21よりも薄く、10~50nm程度、例えば25nm程度である。キャリア供給層22上には、ソース電極61、ドレイン電極62及びゲート電極63が配置されている。ソース電極61及びドレイン電極62は、窒化物半導体層20と低抵抗接触オーミック接触可能な金属により形成される。例えばチタンTiとアルミニウムAlの積層体等として、ソース電極61及びドレイン電極62は形成される。キャリア供給層22の膜厚は薄いため、ソース電極61及びドレイン電極62は、二次元キャリアガス層23にオーミック接続している。或いは、ソース電極61及びドレイン電極62をキャリア走行層21上に配置してもよい。ゲート電極63は、ソース電極61とドレイン電極62間に配置されている。二次元キャリアガス層23がソース電極61とドレイン電極62間の電流通路チャネルとして機能するが、チャネルを流れる電流はゲート電極63に印加されるゲート制御電圧によって制御される。ゲート電極63は、例えばニッケルNi膜と金Au膜との積層構造からなる。ソース電極61、ドレイン電極62及びゲート電極63を覆うように、キャリア供給層22上に絶縁膜からなる層間絶縁膜70が配置されている。層間絶縁膜70上に金属膜などからなる多層配線80が配置され、ソース電極61、ドレイン電極62及びゲート電極63と多層配線80とは、層間絶縁膜70に形成された開口部を介して電気的に接続される。多層配線80を覆って、層間絶縁膜70上に保護膜90が配置されている。保護膜90には、数μm程度の膜厚のSiO2膜、窒化シリコンSiN膜、若しくはこれらの膜を積層した構造が採用可能である。例えば、膜厚5μm程度のSiO2膜と、膜厚3μm程度のSiN膜若しくポリイミドPI膜とを積層して保護膜90が形成される。なお、半導体基板10とキャリア走行層21との間にバッファ層を形成してもよい。バッファ層は、例えばAlN膜からなる第1のサブレイヤー第1の副層とGaN膜からなる第2のサブレイヤー第2の副層とを交互に積層した多層構造を採用可能である。バッファ層の材料として、AlN、GaN以外の窒化物半導体を採用してもよい。バッファ層はHEMT素子の動作に直接には関係しないため、バッファ層を省いてもよい。なお、半導体基板10上にバッファ層を形成する場合には、素子分離絶縁膜30によってバッファ層も分離される。本発明の実施形態に係る化合物半導体装置1では、空洞40を有する素子分離絶縁膜30によって素子分離がなされる。このため、隣接素子の発熱や漏れ電流の影響が抑制される。したがって、図1に示した化合物半導体装置1によれば、トレンチを用いて素子分離され、且つ、隣接素子の動作による影響が抑制された化合物半導体装置1を提供することができる。また、素子分離絶縁膜30の内部に空洞40を形成することにより、ダイシング工程やボンディング工程において化合物半導体装置1にかかる応力が緩和される。なお、窒化物半導体層20にかかる応力を緩和するために、素子分離絶縁膜30の下面が半導体基板10に接していることが好ましい。以下に、図2~図7を参照して、本発明の実施形態に係る化合物半導体装置1の製造方法を説明する。なお、以下に述べる化合物半導体装置1の製造方法は一例であり、この変形例を含めて、これ以外の種々の製造方法により実現可能であることは勿論である。先ず、図2に示すように、半導体基板10上に窒化物半導体層20を形成する。窒化物半導体層20は、キャリア走行層21として膜厚3.2μm程度のGaN膜と、キャリア供給層22として膜厚25nm程度のAlGaN膜とを積層した構造を採用可能である。このとき、半導体基板10上に膜厚2μm程度のバッファ層を形成し、バッファ層上にキャリア走行層21を形成してもよい。なお、必要に応じて、キャリア供給層22上にキャップ層として膜厚5nm程度のノンドープのGaN層を形成してもよい。次いで、図3に示すように、素子活性領域50の外側に、例えば幅2μm程度のトレンチ100を形成する。素子間に形成されるトレンチ100の本数は、既に述べたように、素子間にかかる電圧などに応じて設定される。トレンチ100は、例えばフォトリソグラフィ技術及びエッチング技術を用いてパターニングした酸化シリコンSiOX膜110をエッチング用ハードマスクにして、異方性エッチングにより形成される。このとき、半導体基板10の表面が露出するまで窒化物半導体層20をエッチングして、トレンチ100を形成することが好ましい。なお、トレンチ100の底面に窒化物半導体層20の一部が残らないことを確実にするために、オーバーエッチングによって半導体基板10の上部の一部をエッチングしてもよい。その後、図4に示すように、酸化シリコンSiOX膜110を除去する。図5に示すように、トレンチ100の内部に空洞40が形成されるように素子分離絶縁膜30を形成する。素子分離絶縁膜30の目標膜厚は、トレンチ100の幅などに応じて設定される。例えばトレンチ100の幅が2μmの場合に、素子分離絶縁膜30の目標膜厚は0.5μm以上1.0μm未満程度に設定される。素子分離絶縁膜30は、例えばテトラエトキシシランTEOS膜とプラズマCVD法による絶縁膜とを組み合わせて形成される。図6aに示すように、トレンチ100の側壁面及び底面に、比較的カバレッジ良くTEOS膜31を形成する。その後、プラズマCVD法によってSiO2膜32を形成すると、トレンチ100の内部の成膜速度よりもトレンチ100の開口部における成膜速度の方が速いために、トレンチ100の内部が素子分離絶縁膜30で埋め込まれる前に、トレンチ100の開口部が素子分離絶縁膜30によって塞がれる。その結果、図6bに示すように、内部に略三角形の空洞40が形成された素子分離絶縁膜30が形成される。例えば、トレンチ100の幅が2μmの場合、空洞40の幅は最も広い所で0.1~1.0μm程度に設定される。上記の素子分離絶縁膜30の形成方法により、素子分離絶縁膜30の上面は、窒化物半導体層20の上面よりも上方に位置する。素子分離絶縁膜30の形成後、図7に示すように、素子活性領域50上に形成された素子分離絶縁膜30を除去する。このとき、空洞40上方の素子分離絶縁膜30上にエッチング保護膜120を形成しておくことにより、空洞40上方にのみ素子分離絶縁膜30を残すことができる。これにより、空洞40上方に配線などを配置可能になり、集積化を向上できる。エッチング保護膜120は、例えばフォトリソグラフィ技術を用いてパターニングされたフォトレジスト膜などを採用可能である。素子活性領域50上の素子分離絶縁膜30を除去した後、エッチング保護膜120を除去する。その後、周知のスパッタ工程及びパターニング工程を施し、ソース電極61、ドレイン電極62及びゲート電極63を、窒化物半導体層20の所定の位置に形成する。ソース電極61、ドレイン電極62及びゲート電極63の各電極を覆うように層間絶縁膜70が配置された後、各電極の上面の少なくとも一部が露出するように層間絶縁膜70に開口部が設けられる。この開口部で各電極と接触するように、層間絶縁膜70上に多層配線80が形成される。更に、多層配線80を覆うように、層間絶縁膜70上に保護膜90が形成される。以上により、図1に示した化合物半導体装置1が完成する。上記の化合物半導体装置1の製造方法によれば、トレンチ100の内部と開口部における素子分離絶縁膜30の成長速度の差を利用して、素子分離絶縁膜30の内部に幅0.5μm程度の空洞40を形成することができる。上記では、トレンチ100の膜厚方向に沿った断面形状が矩形である場合を示したが、図8aに示すような底部が広く上部が狭い逆テーパ形状になるようにトレンチ100を形成してもよい。或いは、トレンチ100の断面形状を、図8bに示すような中央付近が最も幅広であるバレル形状にしてもよい。逆テーパ形状或いはバレル形状にすることにより、トレンチ100の内部に空洞が形成されやすい。エッチング条件などのトレンチ100を形成するプロセス条件を適宜設定することにより、逆テーパ形状或いはバレル形状にトレンチ100を形成することができる。また、TEOS膜31を形成した後にSiO2膜32を形成して、空洞40を有する素子分離絶縁膜30を実現する例を説明したが、トレンチ100の形状などに応じて、素子分離絶縁膜30の形成方法が選択される。例えば、SiO2膜を形成した後にTEOS膜を形成してもよい。なお、素子分離絶縁膜30には、SiN膜、ボロンリン珪酸ガラスBPSG膜、リン珪酸ガラスPSG膜、酸化アルミニウムAl2O3膜なども採用可能である。上記に説明した製造方法によれば、空洞40の上方に素子分離絶縁膜30が残る。このため、素子分離絶縁膜30の上方付近における平坦性が損なわれる。しかし、素子動作に重要な素子活性領域50の平坦性は保たれ、且つ、空洞40からのエッチングダメージを抑制した上で、空洞40を有する素子分離絶縁膜30を形成することができる。また、窒化物半導体層20上に各電極を形成する前に空洞40を有する素子分離絶縁膜30を形成するため、上記スパッタ工程で生じる半導体基板10の反りや応力を緩和でき、化合物半導体装置1の特性劣化を抑制できる。上記では、図7に示したように素子活性領域50上の素子分離絶縁膜30を除去する例を示したが、素子分離絶縁膜30を除去せずに層間絶縁膜70として使用してもよい。即ち、素子活性領域50上に形成された素子分離絶縁膜30の所定の位置に開口部を形成し、この開口部でキャリア供給層22と接するようにソース電極61、ドレイン電極62及びゲート電極63を形成してもよい。以上に説明したように、本発明の実施形態に係る化合物半導体装置の製造方法によれば、空洞40を有する素子分離絶縁膜30を形成することができる。その結果、トレンチを用いて素子分離され、且つ、隣接素子の動作による影響が抑制された化合物半導体装置1を実現することができる。その他の実施形態上記のように、本発明は実施形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施形態、実施例及び運用技術が明らかとなろう。例えば、図9に示すように、半導体基板10とキャリア供給層22との間に、緩衝層としてバッファ層15を配置してもよい。素子分離絶縁膜30によってバッファ層15も分離される。このように、本発明はここでは記載していない様々な実施形態等を含むことは勿論である。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。