"半導体装置であって、頂面および底面を有する基板と、前記基板の前記頂面から前記基板の前記底面に延在するスルーシリコンビアthroughsiliconviaTSVとを備え、前記TSVは、長手軸に沿って延在する高さプロファイルおよびサイドプロファイルを有し、前記サイドプロファイルは、前記長手軸に対して第1の角度をなす上方セグメントと、前記長手軸に対して第2の角度をなす下方セグメントとを有し、前記第2の角度は、前記第1の角度と異なり、前記下方セグメントは、前記TSVの高さの20未満の高さを有する、半導体装置。前記第2の角度は、前記第1の角度よりも大きい、請求項1に記載の半導体装置。前記第1の角度は、約0度である、請求項1または2に記載の半導体装置。前記下方セグメントは、テーパー構造を有する、請求項1~3のいずれか一項に記載の半導体装置。前記下方セグメントは、曲面構造を有する、請求項1~3のいずれか一項に記載の半導体装置。前記上方セグメントは、第1のテーパー構造を有し、前記第1の角度は、0度よりも大きい、請求項1,2,4,5のいずれか一項に記載の半導体装置。前記下方セグメントは、第2のテーパー構造を有し、前記第2の角度は、前記第1の角度よりも大きい、請求項6に記載の半導体装置。前記TSVは、長方形の水平断面を有する、請求項1~7のいずれか一項に記載の半導体装置。前記TSVは、中心部と、前記中心部を取り囲む層とを有し、前記中心部は、導電性材料を備え、前記層は、絶縁性材料を備える、請求項1~8のいずれか一項に記載の半導体装置。前記基板の上にスタックされた追加基板と、前記TSVの形状と同一形状を有する追加TSVとをさらに備える、請求項1~9のいずれか一項に記載の半導体装置。前記サイドプロファイルは、中間セグメントを有し、前記上方セグメントおよび前記下方セグメントのうちの少なくとも一方は、前記中間セグメントの断面寸法よりも小さな断面寸法を有する、請求項1~10のいずれか一項に記載の半導体装置。長手軸に沿って延在する高さプロファイルおよびサイドプロファイルを有するスルーシリコンビアthroughsiliconviaTSVを形成する方法であって、基板を供給するステップと、前記サイドプロファイルの上方セグメントを形成するために、前記基板を異方性エッチングするステップと、前記サイドプロファイルの下方セグメントを形成するために、前記基板を等方性エッチングするステップとを備え、前記上方セグメントは、前記長手軸に対して第1の角度をなし、前記下方セグメントは、前記長手軸に対して第2の角度をなし、前記第2の角度は、前記第1の角度と異なり、前記下方セグメントは、前記TSVの高さの20未満の高さを有する、方法。前記第2の角度は、前記第1の角度よりも大きく、前記下方セグメントは、曲面構造を有する、請求項12に記載の方法。前記上方セグメントは、第1のテーパー構造を有し、前記第1の角度は、0度よりも大きい、請求項12または13に記載の方法。前記サイドプロファイルは、中間セグメントを有し、前記上方セグメントおよび前記下方セグメントのうちの少なくとも一方は、前記中間セグメントの断面寸法よりも小さな断面寸法を有する、請求項12~14のいずれか一項に記載の方法。概要ある実施の形態に従うと、半導体装置は、頂面および底面を有する基板を含み得る。スルーシリコンビアTSVは、基板の頂面から基板の底面に延在し得る。TSVは、長手軸に沿って延在する高さプロファイルおよびサイドプロファイルを有し得る。サイドプロファイルは、長手軸に対して第1の角度をなす上方セグメントと、長手軸に対して第2の角度をなす下方セグメントとを有し得る。第2の角度は、第1の角度と異なり得る。下方セグメントは、TSVの高さの20未満の高さを有し得る。この実施の形態において、第2の角度は第1の角度よりも大きくてもよい。第1の角度は約0°であってもよい。下方セグメントはテーパー構造を有し得る。下方セグメントは曲面構造を有し得る。上方セグメントは第1のテーパー構造を有し得るとともに、第1の角度は0°よりも大きくてもよい。下方セグメントは第2のテーパー構造を有し得るとともに、第2の角度は第1の角度よりも大きくてもよい。TSVは、長方形の水平断面を有し得る。TSVは、中心部と、中心部を取囲む層とを有し得る。中心部は導電性材料を備え得るとともに、層は絶縁性材料を備え得る。半導体装置は、基板の上にスタックされ得る追加基板と、TSVの形状と同一形状を有し得る追加TSVとをさらに備え得る。サイドプロファイルは中間セグメントを有し得る。上方セグメントおよび下方セグメントのうちの少なくとも一方は、中間セグメントの断面寸法よりも小さい断面寸法を有し得る。TSVは、1以上の集積回路に結合され得る。半導体装置は、TSVの形状と同一形状を有する追加TSVをさらに備え得る。TSVは第1のFPGAに結合され得るとともに、追加TSVは第2のFPGAに結合され得る。他の実施の形態に従うと、半導体装置は、頂面および底面を有し得る基板と、基板の頂面から基板の底面に延在し得るスルーシリコンビアTSVとを含み得る。TSVは、上部と、中間部と、下部とを含み得る。TSVの上部は、TSVの中間部の断面寸法よりも小さな断面寸法を有し得る。TSVの下部は、TSVの中間部の断面寸法よりも小さな断面寸法を有し得る。この実施の形態において、TSVの上部は、TSVの中間部の断面寸法よりも小さな断面寸法を有し得る。TSVの下部は、TSVの中間部の断面寸法よりも小さな断面寸法を有し得る。上部の断面寸法は、中間部からの距離の第1の関数として減少し得る。下部の断面寸法は、中間部からの距離の第2の関数として減少し得る。基板は能動層であってもよい。さらに他の実施の形態に従うと、スルーシリコンビアTSVを形成する方法は、長手軸に沿って延在する高さプロファイルおよびサイドプロファイルを有し得る。この方法は、基板を供給するステップと、サイドプロファイルの上方セグメントを形成するために基板を異方性エッチングするステップと、サイドプロファイルの下方セグメントを形成するために基板を等方性エッチングするステップとを含み得る。上方セグメントは、長手軸に対して第1の角度をなし得る。下方セグメントは、長手軸に対して第2の角度をなし得る。第2の角度は、第1の角度と異なり得る。下方セグメントは、TSVの高さの20未満の高さを有し得る。この実施の形態において、第2の角度は第1の角度よりも大きくてもよいとともに、下方セグメントは曲面構造を有し得る。上方セグメントは第1のテーパー構造を有し得るとともに、第1の角度は0°よりも大きくてもよい。サイドプロファイルは中間セグメントを有し得る。上方セグメントおよび下方セグメントのうちの少なくとも一方は、中間セグメントの断面寸法よりも小さな断面寸法を有し得る。他のさらなる態様および特徴が、以下の実施の形態の詳細な説明を読むことで明らかになるであろう。図面の簡単な説明図面は実施の形態の設計および有用性を示し、同様の構成要素には共通の参照符号が付されている。これら図面は必ずしも正確な尺度に従って描かれていない。上記および他の効果および対象をいかに得られるのかについて正しく理解するために、添付図面に示される実施の形態のより具体的な説明が提供されるであろう。これら図面は単に典型的な実施の形態を描くため、その範囲に限定されるものではない。詳細な説明以下、図面を参照して、さまざまな実施の形態が説明される。図面は正確な尺度に従って描かれていないこと、および図面を通じて同様の構造または機能の要素には同様の参照符号が付されていることに留意すべきである。図面は1以上の実施の形態の説明を円滑にすることのみを意図するものであることにも留意すべきである。さらに、示された実施の形態は、表されたすべての態様または効果を有さなくてもよい。具体的実施の形態と併せて説明される内容または効果は必ずしもその実施の形態に限定されず、たとえそのように説明されていなくとも、すべての他の実施の形態において実現されてもよい。また、この明細書を通じていくつかの実施の形態または他の実施の形態との言及は、実施の形態に関連して説明される具体的な特徴、構造、材料、または特性が、少なくとも1つの実施の形態に含まれることを意味する。したがって、この明細書を通じてさまざまな箇所にいくつかの実施の形態または他の実施の形態との表現が現われても、必ずしも同一の実施の形態または複数の実施の形態に言及するものではない。図1は、いくつかの実施の形態に従って、スルーシリコンビアTSV103を有するスタックダイstackeddieの半導体装置100を示す図である。装置100は、複数の集積回路IC101と、複数のマイクロバンプ106と、局所的相互接続層107と、基板105とを含む。基板105は、頂面109および底面110を含む。TSV103は、頂面109と底面110との間を延在する。基板105は、シリコンまたは他の半導体材料で作られたインターポーザ層であってもよい。さらに、インターポーザ層は、能動部品を有さない受動層であってもよい。他の実施の形態において、インターポーザ層は、1以上の能動要素111を含む能動層であってもよい。非限定例によって、要素111は、たとえば電界効果トランジスタfieldeffecttransistorFETのようなトランジスタであってもよい。他の実施の形態において、装置100はFET111を含まない。図面に表されるように、IC101は、基板105の頂面109上部の局所相互接続層107上において、高密度に相互接続するための狭ピッチのマイクロバンプ106に結合される。局所相互接続層107を、基板105の底面110上のパッド108に接続するために、基板105を通る粗ピッチのTSV103が形成される。示される実施の形態において、パッド108はC4controlledcollapsechipconnection方式のバンプであってもよい。他の実施の形態において、パッド108は他の型のはんだバンプであってもよく、他の型の端子であってもよい。したがって、この明細書におけるパッドとの用語は、平面上の構成を有する端子に限定されるべきではなく、如何なる構成を有する端子であってもよい。IC101は、水平方向にスタックされて示される。他の実施の形態において、IC101はパッケージ内で垂直方向にスタックされてもよい。IC101の各々は、フィールドプログラマブルロジックアレイfieldprogrammablelogicarrayFPGA、ランダムアクセスメモリrandomaccessmemoryRAM、プロセッサたとえばデジタル信号処理ユニットdigitalsignalprocessingunitDSP、中央演算処理ユニットcentralprocessingunitCPU、あるいは如何なる他の型の回路とを含んでもよい。図面では3つのIC101が表されるが、他の実施の形態において、装置100は3未満たとえば1つのICを含んでもよく、または3よりも多いICを含んでもよい。いくつかの実施の形態において、2以上のICの各々はFPGAであってもよい。他の実施の形態において、装置100は、異なる回路101の組合せを含んでもよい。たとえば他の実施の形態において、装置100は、1以上のFPGAと1以上のプロセッサとを含んでもよい。図面に表されるように、TSV103の各々は、層ライナー102によって取囲まれた中央部104を含む。示された実施の形態において、中央部104は銅Cuを含む。他の実施の形態において、中央部104は、タングステンWまたは他の導電性材料を含んでもよい。また、示された実施の形態において、層102はたとえば二酸化ケイ素のような酸化物で作成されるが、他の実施の形態では他の絶縁性材料から作製されてもよい。さらに他の実施の形態において、TSV103は、層102を取囲む追加の層複数の層を含んでもよい。TSV103の各々は、円形の断面または非円形の断面たとえば長方形の断面、楕円形の断面などを有してもよい。TSV103と、たとえば酸化物ライナー102およびシリコン基板105のような周囲の材料との間の熱膨張係数coefficientofthermalexpansionsCTEの不整合に起因して、パッド108たとえばC4方式のバンプと接するTSV103の下部は、最も高い熱機械的応力を受ける。この応力は、装置の構成部分が熱に晒され得る、製造プロセス期間中および/または装置100の動作期間中に生み出され得る。TSV103によってその周囲に誘起される応力は、TSV103の水平断面の寸法に二次的に依存する。本明細書で説明されるTSV103の実施の形態では、たとえばパッド108とTSV103との間の接触面など、応力の大きな領域の断面が低減される。このことは、TSV103によって誘起される応力全体を低減する効果がある。その結果、シリコンのクラックのリスク、TSV103の剥離、およびエレクトロマイグレーションelectromigrationEMによる欠陥の加速が低減される。図2Aおよび図2Bは、いくつかの実施形態に従う、TSV103の例示的構造を示す図である。示された例において、TSV103は円形の水平断面を有する。TSV103は、垂直方向の長手軸200に沿って基板105の頂面109から下向きに延在する上部201と、この上部201から基板105の底面110に延在する下部202とを有する。この明細書における長手軸との用語は、TSVの断面を通って長手方向に延在するすべての軸を意味し、TSVの中心を通るか否かを問わない。TSV103の上部201は、円形の断面を有する細長い形状を形成する。下部202は円錐台形状を形成する。図面では説明を目的として、TSV103の壁面または側方部の表面は滑らかに表されるが、壁面の実際の表面は粗く、かつ微細欠陥を有する波打ち形状であってもよい。したがって、本明細書の他の実施の形態において説明されるTSV103の形状またはプロファイルは、存在し得るすべての微細欠陥を無視して、TSV103の構造またはその一部のプロファイル全体を意味することが理解されるべきである。示された実施の形態において、TSV103の下部202の高さは、TSV103の高さ全体の20未満たとえば10、5、1、またはそれ未満であってもよい。このような構成は、誘起される応力が最も高くなり得る表面近くにおいてのみ、TSV103の断面寸法を縮小する一方で、TSV103の長さの大部分が所定の最小断面寸法を有することを可能にする。面積の低減が望まれる箇所を除いてTSV103の長さの大部分に沿って所定の最小寸法を有することをTSV103に求めることは、結果的に生じるTSV103がTSV103の長さの大部分に沿って薄くならないため、有利である。このことはTSV103が効率よくかつ確実に信号を送信することを可能にするとともに、TSV103の構造上の整合性が維持されるためTSV103が機能しなくなる可能性は低くなるであろう。他の実施の形態において、TSV103の下部202の高さは、TSV103の高さ全体の20よりも大きい。また、示された実施の形態において、TSV103の最小断面たとえば表面110における断面の寸法は、頂面109におけるTSV103の断面寸法の95未満たとえば85以下である。このような構成は、TSV103の底における応力を効率的に減少させることを可能にする。また、本明細書に示されるすべての実施の形態において、TSV103の最小断面寸法は、TSV103の最大断面寸法の少なくとも10であってもよく、より好ましくは、少なくとも30たとえば50であってもよい。このことは、TSV103とパッド108との間の接続面積が小さくなり過ぎることを防止するであろう。接続面積が小さくなり過ぎると、TSV103とパッド108との間の接続が破損するリスクが増加し得る。ある実現例において、TSV103の最小寸法は、TSV30の長さ方向に沿った最大断面寸法の30から95の間の値であってもよく、より好ましくは、50から85の間たとえば80の値であってもよい。図2Bは、図2AのTSV103のサイドプロファイルを示す図である。この明細書におけるサイドプロファイルとの用語は、少なくとも基板の頂面および底面の間の距離を延在するTSVのプロファイルを意味し、基板の頂面/底面に対して90°をなすサイドプロファイルであるか否かを問わない。サイドプロファイルは、基板の頂面109から延在する上部201の側面に沿う、第1のセグメント201を有する。第1のセグメント211は、長手軸200に対して約0°たとえば0±10°をなし垂直である。下部202の側面に沿った第2のセグメント212は、第1のセグメント201の底から基板105の底面110に延在する。示された例において、第2のセグメント212は、長手軸200に対して30°の角度203をなす。他の実施の形態において、この角度203は、第1のセグメント211と長手軸200との間の角度よりも大きい限り何度であってもよい。その結果として生じるTSV103の構造は、TSV103の底の水平断面が、TSV103の他の部分の水平断面よりも小さくなるようなテーパー付き下部を有する。TSV103の底の水平断面寸法を選択的に減少させることにより、TSV103の底のパッド108たとえばC4方式のバンプ、他のはんだバンプ、または他の端子に対してTSV103によって誘起される応力が低減され得る。図3は、他の実施の形態に従う、TSV103のサイドプロファイルを示す図である。サイドプロファイルは、基板105の頂面109から延在する第1のセグメント301を有するとともに、長手軸200に対して約0°たとえば0±10°をなし垂直である。第2のセグメント302は、第1のセグメント301の底から、曲面構造で基板105の底面110に延在する。第2のセグメント302と長手軸200との間の角度は、第2のセグメント302の曲率によって変化する。その結果として生じるTSV103の構造は、円蓋形状の下部を有し得る。他の実施の形態において、第2のセグメント302の曲率は凹状または凸状であってもよい。その結果として生じる、TSV103の底における水平断面は、TSV103の他の部分の水平断面よりも小さい。他の実施の形態において、TSV103は図4に表されるサイドプロファイルを有してもよい。サイドプロファイルは、基板105の頂面109からテーパー構造で延在する第1のセグメント401を有する。示された例において、第1のセグメント401は、長手軸200に対して20°の角度403をなす。他の実施の形態において、第1のセグメント401は、長手軸200に対して0°よりも大きな他の角度403をなしてもよい。第2のセグメント402は、第1のセグメント401の底から基板の底面110に延在する。長手軸200に対して第2のセグメント402がなす角度404は、第1のセグメント401がなす角度403よりも大きい。したがって、TSV103の下部には、TSV103の上部よりも大きなテーパーが設けられている。図5は、他の実施の形態に従う、TSV103のサイドプロファイルを示す図である。図4と同様に、サイドプロファイルは、基板105の頂面109からテーパー構造で延在する第1のセグメント501を有する。示された例において、第1のセグメント501は、長手軸200に対して20°の角度503をなす。他の実施の形態において、第1のセグメントは、長手軸200に対して0°よりも大きな他の角度503をなしてもよい。第2のセグメント502は、第1のセグメント501の底から、曲面構造で基板105の底面110に延在する。第2のセグメント502と長手軸200との間の角度は、第2のセグメント502の曲率によって変化する。その結果として生じるTSV103の構造は、円蓋形状の下部を有し得る。他の実施の形態において、第2のセグメント502の曲率は凹状または凸状であってもよい。その結果として生じる、TSV103の底における水平断面は、TSV103の他の部分の水平断面よりも小さい。さらに他の実施の形態において、TSV103のサイドプロファイルは、図6に表されるように3つのセグメントを有してもよい。TSV103の上方セグメント601は、長手軸200に沿って基板105の頂面109から中間セグメント602に延在する。中間セグメント602は、上方セグメント601から下方セグメント603に延在する。下方セグメント603は、中間セグメント602から基板105の底面110に延在する。この例において、上方セグメント601および下方セグメント603の水平断面は、いずれも中間セグメント602の水平断面よりも小さい。中間セグメント602は、長手軸200に対して約0°たとえば0±10°の角度をなすために垂直であってもよい。さらに、上方セグメント601の水平断面積は、中間セグメント602からの距離の関数として減少してもよい。他の実施の形態において、上方セグメント601の水平断面積は、中間セグメント602からの距離の関数として増加してもよい。下方セグメント603は、いくつかの実施の形態において、テーパー構造で長手軸に対して0°よりも大きな角度をなしてもよい。その結果として生じる、下方セグメント603の水平断面は、中間セグメント602からの距離の関数として減少する面積を有する。示された実施の形態において表されるTSV103の構造は、基板105の底面110、頂面109、またはその双方の表面109,110における電気的接続で熱的に誘起される応力を低減し得るため、有利である。他の実施の形態において、下方セグメント603は、図3に示されるような曲面構造を有してもよい。さらに他の実施の形態において、上方セグメント601は、下方セグメント603のようなテーパー構造、または図3に示されるような曲面構造を有してもよい。上述の実施の形態において、TSV103は、その全長を通じて円形の断面を有するように説明された。他の実施の形態において、TSV103は非円形断面を有してもよい。たとえば他の実施の形態において、TSV103の断面は、例示の図面で示されるようなサイドプロファイルを維持する一方で、長方形または他の形状を有してもよい。このような場合、基板105の底面110におけるTSV103の水平断面は、TSV103の他の部分における水平断面よりも小さい。TSV103の底における水平断面積、または大きな応力に潜在的に晒され得る他の面積を選択的に減少させることにより、TSV103の底または他の箇所に誘起される誘起応力が低減され得る。本明細書で説明される実施の形態に従ってTSV103のサイドプロファイルを生成するために、いくつかの実施の形態に従って図7の方法700を用いることができる。ステップ701において、まず基板たとえば基板105が供給される。ステップ702において、TSVの上部を形成するために、基板に異方性エッチングプロセスが適用され得る。異方性エッチングプロセスはボッシュプロセスであってもよく、一連の小規模の等方性エッチング工程を含んでもよい。ボッシュプロセスは高エッチング速度を与えるとともに、いくつかの実施の形態に従って、たとえばTSVの上部のように高アスペクト比を有する形状の経由を可能にする。ステップ703において、等方性エッチングプロセスが基板に適用されてもよい。等方性エッチングプロセスは、定常状態プロセスまたは他の深掘りRIEdeepreactiveionetchingDRIEであってもよい。定常状態プロセスおよび他の深掘りRIEプロセスは、テーパーTSV形状および曲面TSV形状たとえば本明細書で説明されたTSV103の下部の実施の形態のような形状を形成するためのプロファイル制御を容易にする。異方性エッチングプロセスを等方性エッチングプロセスと組合せることにより、TSV103の異なる部分における水平断面を選択的に減少させるために、いくつかの実施の形態に従って複雑なTSV形状が形成され得る。ある場合には、たとえば装置のパッケージングに起因して、TSV103がパッド108と接触するTSV103の底が、最大の応力を有し得る。TSV103によって誘起される応力は、パッド108とTSV103との間のこの接触面におけるTSV103の水平断面寸法に二次的に依存する。したがって、この接触面におけるTSV103の水平断面を減少させることにより、TSV103によって誘起される応力全体が低減する。その結果として、シリコンのクラックと、TSV103の剥離と、エレクトロマイグレーションによる欠陥の加速とを防止することにより、シリコン装置の高信頼性が実現される。基板105がFET111の埋込まれた能動インターポーザ層を含む他の実施の形態において、TSVによる誘起応力は、近くのFET111の電子移動度に影響し得るため、FET111の性能を低下させる。この弊害を防止するために、FETを設置することができない、TSV103の周囲の設置禁止区域が維持される。いくつかの実施の形態において、TSV103は、FET111に最も近い領域におけるTSV103の水平断面の減少を含み得る。たとえばFET111の近くの領域において、TSV103は、本明細書で説明されたすべての実施の形態のように、減少プロファイルを有してもよい。このことは、設置禁止区域の寸法/範囲の低減という効果をもたらすため、TSV103の水平断面が低減されない場合に生じ得る能動インターポーザ層の未使用面積を低減する。上述の実施の形態において、装置100は、1つの基板105を有すると説明される。他の実施の形態において、装置100は、互いにスタックされた1以上の追加基板105を含んでもよい。また、装置100は、基板105間に追加相互接続層または複数の追加相互接続層を含んでもよい。このような場合、基板105の各々は、複数のTSV103を有してもよい。TSV103の各々は、本明細書で説明されたプロファイルの如何なる実施の形態を有してもよい。異なる基板105におけるTSV103は、相互接続層107間での電気信号の伝達を可能にする。具体的な実施の形態が示されるとともに説明されたが、これらはこの発明を限定することを意図していないことが理解されるであろう。この分野における当業者にとって、さまざまな変更および修正が可能であることは明らかであろう。したがって、明細書および図面は、限定ではなく説明としての意味を有する。特許請求の範囲によって定義される本発明の精神および範囲に含まれ得る代替、修正、および均等を包含することを意図する。ステップを記載する請求項はステップの順序を意味するものではない。"