"主表面を有し、かつ前記主表面に素子形成領域と、前記素子形成領域の外側に配置されたダイシングライン領域とを有する半導体基板と、前記半導体基板の前記主表面上であって平面視において前記素子形成領域内および前記ダイシングライン領域内の少なくともいずれかに形成された電極パッド部とを備え、前記電極パッド部は、外部と電気的に接続するための表面を有し、かつ前記電極パッド部の辺に対して斜めに傾斜した方向に延びた溝部を前記表面に有している、半導体装置。前記主表面上に形成され、かつ前記電極パッド部の下に形成された下層絶縁層をさらに備え、前記下層絶縁層は、前記電極パッド部側の上面に凹凸を有しており、前記電極パッド部が前記凹凸に沿って形成されることで前記凹凸の凹部上に前記溝部が位置している、請求項1に記載の半導体装置。前記主表面上に形成され、かつ平坦な上面の部分を有する下層絶縁層をさらに備え、前記電極パッド部が前記下層絶縁層の平坦な前記上面の部分に接して形成されており、前記溝部の底部が前記電極パッド内に位置している、請求項1に記載の半導体装置。前記主表面上に形成され、かつ平坦な上面の部分を有する下層絶縁層をさらに備え、前記電極パッド部が前記下層絶縁層の平坦な前記上面の部分に接して形成されており、前記溝部が前記電極パッドを貫通して前記溝部の底部が前記下層絶縁層に達している、請求項1に記載の半導体装置。主表面を有し、かつ前記主表面に素子形成領域と、前記素子形成領域の外側に配置されたダイシングライン領域とを有する半導体基板と、前記半導体基板の前記主表面上であって平面視において前記素子形成領域内および前記ダイシングライン領域内の少なくともいずれかに形成された、すり鉢状の上面を有する導電層と、前記導電層上に位置し、かつ前記すり鉢状の上面に沿って形成された下層絶縁層と、外部と電気的に接続するための表面を有し、かつ前記下層絶縁層の上面に沿って形成されることにより前記すり鉢状の上面の上に位置する前記表面にすり鉢状の窪みを有する電極パッド部とを備えた、半導体装置。前記半導体装置は前記素子形成領域を複数有する半導体ウエハである、請求項1~5のいずれかに記載の半導体装置。前記半導体装置は前記素子形成領域を単数有する半導体チップである、請求項1~5のいずれかに記載の半導体装置。主表面を有し、かつ前記主表面に素子形成領域と、前記素子形成領域の外側に配置されたダイシングライン領域とを有する半導体基板の前記主表面上であって平面視において前記素子形成領域内および前記ダイシングライン領域内の少なくともいずれかに電極パッドが形成される半導体装置の製造方法であって、前記電極パッド用の導電層を形成する工程と、前記導電層を前記電極パッドの平面形状となるようにパターニングする工程と、前記平面形状となるようにパターニングする工程とは別工程で、前記電極パッドの外部と電気的に接続するための表面に溝部をパターニングする工程とを備えた、半導体装置の製造方法。前記溝部は、前記電極パッド部の辺に対して斜めに傾斜した方向に延びるようにパターニングされる、請求項8に記載の半導体装置の製造方法。主表面を有し、かつ前記主表面に素子形成領域と、前記素子形成領域の外側に配置されたダイシングライン領域とを有する半導体基板の前記主表面上であって平面視において前記素子形成領域内および前記ダイシングライン領域内の少なくともいずれかに電極パッドが形成される半導体装置の製造方法であって、上面に溝を有する中間絶縁層を前記主表面上に形成する工程と、前記溝内を埋め込むように前記中間絶縁層の前記上面上に導電層を形成する工程と、化学的機械的研磨で前記中間絶縁層の前記上面が露出するまで前記導電層を除去することにより前記溝内に前記導電層を残存させるとともに、残存した前記導電層の上面をすり鉢状にする工程と、前記すり鉢状の上面に沿って下層絶縁層を形成する工程と、前記下層絶縁層の上面に沿って前記電極パッドを形成することにより前記すり鉢状の上面の上に位置する前記電極パッドの外部と電気的に接続するための表面にすり鉢状の窪みを形成する工程とを備えた、半導体装置の製造方法。電極パッド部とプローブ針との安定した電気的接触を得るためには、プローブ針のスクラブによって電極パッド部の金属新生表面を被膜から確実に露出させることが求められる。そのため、プローブ針のスクラブ量を大きくすることが求められる。これに対して、上記の特許文献2~4の技術は、電極パッド部上におけるプローブ針の針先の移動を制限するものである。このため、プローブ針のスクラブによって電極パッド部の金属新生表面を被膜から確実に露出させることができない。また、単にプローブ針のスクラブ量を大きくすると、プローブ針の先端は電極パッド部の表面を一方向に移動するためスクラブ量に合わせて電極パッド部の面積も大きくなる。このように電極パッド部の面積が大きくなると、電極パッド部が設けられた素子形成領域の幅およびダイシングライン領域の幅も大きくなる。これにより、半導体ウエハからの半導体チップの取得数が減少する。本発明は上記課題を鑑みてなされたものであり、電極パッド部の安定した電気的接触を確保しつつ電極パッド部の面積を小さくすることができる半導体装置および半導体装置の製造方法を提供することである。本発明の一実施例による半導体装置は、主表面を有し、かつ主表面に素子形成領域と、素子形成領域の外側に配置されたダイシングライン領域とを有する半導体基板と、半導体基板の主表面上であって平面視において素子形成領域内およびダイシングライン領域内の少なくともいずれかに形成された電極パッド部とを備えている。電極パッド部は、外部と電気的に接続するための表面を有し、かつ電極パッド部の辺に対して斜めに傾斜した方向に延びた溝部を表面に有している。本実施例による半導体装置によれば、電極パッド部は、外部と電気的に接続するための表面に電極パッド部の辺に対して斜めに傾斜した方向に延びた溝部を有している。このため、溝部に沿ってプローブ針の先端を移動させることで、同じ電極パッド部の辺に沿って移動させる場合よりプローブ針のスクラブ量を大きくすることができる。したがって、溝部の表面の被膜から金属新生面を確実に露出させることができる。これにより、プローブ針のスクラブ量を大きくすることで電極パッド部の安定した電気的接触を確保できる。さらに溝部に沿って斜めにプローブ針の先端を移動させることで同じプローブ針のスクラブ量において一方向に移動させる場合より電極パッド部の面積を小さくすることができる。以下、本発明の実施の形態について図に基づいて説明する。実施の形態1最初に本発明の実施の形態1における半導体装置の構成について説明する。図1および図2を参照して、半導体装置の1つである半導体ウエハSWには、複数の素子形成領域EFRと、ダイシングライン領域DLRとが形成されている。半導体ウエハSWは素子形成領域EFRを複数有している。複数の素子形成領域EFRの各々は矩形の平面形状を有し、行列状に配置されている。複数の素子形成領域EFRの各々の周囲の領域がダイシングライン領域DLRとなっている。主に図2を参照して、複数の素子形成領域EFRの各々には、複数の半導体チップ用電極パッド部PSが形成されている。ダイシングライン領域DLRには、複数のTEG用電極パッド部PTが形成されている。半導体チップ用電極パッド部PSまたはTEG用電極パッド部PTが平面視において素子形成領域EFR内およびダイシングライン領域DLR内の少なくともいずれかに形成されていればよい。複数の半導体チップ用電極パッド部PSの各々は、同じ素子形成領域EFR内に配置された半導体素子と電気的に接続されている。また複数のTEG用電極パッド部PTの各々は、ダイシングライン領域DLR内に形成されたTEGと電気的に接続されている。図2および図3を参照して、ダイシングライン領域DLRに形成されるTEG部TEGは、たとえば素子形成領域EFRに形成される半導体素子の電気特性を評価するためのものである。また半導体チップ用電極パッド部PSおよびTEG用電極パッド部PTのそれぞれは、素子形成領域EFR内の半導体素子ERおよびTEG部TEGの電気特性を評価するためにプローブ針PRを接続するために用いられる。主に図3を参照して、半導体ウエハSWは、たとえばシリコンなどからなる半導体基板SSを有している。半導体基板SSは主表面MSを有している。半導体ウエハSWは、半導体基板SSの主表面MSに素子形成領域EFRと、素子形成領域EFRの外側に配置されたダイシングライン領域DLRとを有している。素子形成領域EFR内における半導体基板SSの主表面MSには、たとえばMOSMetalOxideSemiconductorトランジスタ、ダイオードなどを有する半導体素子ERが形成されている。ダイシングライン領域DLR内における半導体基板SSの主表面MSには、たとえばMOSトランジスタ、ダイオードなどを有するTEG部TEGが形成されている。素子形成領域EFRおよびダイシングライン領域DLRの各々における半導体基板SSの主表面MS上には、層間絶縁膜IL1~IL5、配線層M1、M2などを含む多層配線構造が形成されている。この多層配線構造において配線層M1,M2の各々は層間絶縁層IL2,IL4に設けられた配線溝内を充填するように形成されている。また上下の配線層M1とM2とはコンタクトC1によって適宜、電気的に接続されている。層間絶縁膜IL1~IL5の各々は、たとえばシリコン酸化膜よりなっており、配線層M1、M2の各々はたとえば銅または銅合金よりなっている。素子形成領域EFRにおいては、上記多層配線構造の最上層に位置する層間絶縁膜IL5の上面PSF上に半導体チップ用電極パッド用導電層MLが形成されている。またダイシングライン領域DLRにおいては、上記多層配線構造の最上層に位置する層間絶縁膜IL5の上面PSF上にTEG用電極パッド用導電層MLが形成されている。半導体チップ用電極パッド部PSとTEG用電極パッド部PTとの各々は、たとえばアルミニウムまたはアルミニウム合金よりなっている。半導体チップ用電極パッド用導電層MLおよびTEG用電極パッド用導電層MLの一部を覆うように層間絶縁膜IL5上に、たとえば窒化シリコンからなるパッシベーション膜PLが形成されている。このパッシベーション膜PLには、半導体チップ用電極パッド用導電層MLおよびTEG用電極パッド用導電層MLの各々の一部を露出する開口部OPが形成されている。このパッシベーション膜PLの開口部OPから外部に露出した半導体チップ用電極パッド用導電層MLの表面部分OSFが半導体チップ用電極パッド部PSを構成している。またパッシベーション膜PLの開口部OPから外部に露出したTEG用電極パッド用導電層MLの表面部分OSFがTEG用電極パッド部PTを構成している。この半導体チップ用電極パッド部PSおよびTEG用電極パッド部PTの各々の表面部分OSFは、外部と電気的に接続するために用いられる部分であって、たとえば電気特性を測定するためのプローブ針PRを押し付けて電気的に接続するために用いられる部分である。このTEG用電極パッド部PTおよび半導体チップ用電極パッド部PSの各々の表面部分OSFには、溝部THPが形成されている。図4を参照して、TEG用電極パッド部PTの溝部THPは、TEG用電極パッド部PTの平面視における辺SIDに対して斜めに傾斜した方向に延びている。なお半導体チップ用電極パッド部PSの溝部THPも同様に、半導体チップ用電極パッド部PSの平面視における辺SIDに対して斜めに傾斜した方向に延びている。本実施の形態における電極パッド表面の溝部THPは、たとえば以下のように形成されている。半導体チップ用電極パッド部PSおよびTEG用電極パッド部PTの各々の直下に位置する層間絶縁膜IL5の上面PSFには凹凸が形成されている。この凹凸は、層間絶縁膜IL5を厚み方向に貫通する溝を層間絶縁膜IL5に形成することにより構成されている。つまり層間絶縁膜IL5の上面PSFが凹凸の凸部となり、溝の底部が凹凸の凹部DPとなっている。この層間絶縁膜IL5の上面PSFの凹凸に沿って半導体チップ用電極パッド部PSおよびTEG用電極パッド部PTの各々が形成されている。これによって層間絶縁膜IL5の凹部DPとなる溝の真上に、半導体チップ用電極パッド部PSおよびTEG用電極パッド部PTの各々の上面の溝部THPが位置している。つまり層間絶縁膜IL5の凹部DPとなる溝に導電材料が埋め込まれることで、凹部DPの上方に位置する半導体チップ用電極パッド部PSおよびTEG用電極パッド部PTの各々の表面OSFに溝部THPが形成されている。なお、溝部THPは複数形成されているが、溝部THPは複数に限らず単数であってもよい。図3および図4を参照して、溝部THPについてさらに詳しく説明する。なお、図4を参照してTEG用電極パッド部PTについて説明するが、半導体チップ用電極パッド部PSおよびTEG用電極パッド部PTの構成は同様であるため、半導体チップ用電極パッド部PSも同様に構成されている。TEG用電極パッド部PTは、TEG用電極パッド部PTの辺SIDに対して斜めに傾斜した方向に延びた溝部THPを表面OSFに有している。TEG用電極パッド部PTの辺SIDに対して斜めに傾斜した方向とはTEG用電極パッド部PTの辺SIDに沿う図4中X方向およびY方向以外の方向である。溝部THPの全長の幅THPDは、平面視において開口部OPの幅OPDの90以上95以下であることが好ましい。これにより、開口部OPの広い範囲で溝部THPを形成でき、かつ開口部OPの隅でプローブ針PRの移動が妨げられることを防止できる。溝部THPの深さおよび幅はプローブ針PRを溝部THPに沿ってガイド可能な深さおよび幅であればよい。なお、半導体チップ用電極パッド部PSおよびTEG用電極パッド部PTはたとえば正方形の平面形状を有しているが、これに限らず長方形などの任意の形状にすることができる。また、本実施の形態においては、すべての半導体チップ用電極パッド部PSおよびTEG用電極パッド部PTは、平面視において同じ大きさとなっている。ここで半導体チップ用電極パッド部PSおよびTEG用電極パッド部PTの大きさとは半導体チップ用電極パッド用導電層MLおよびTEG用電極パッド用導電層MLが最上層のパッシベーション膜PLから露出した部分の大きさ平面占有面積のことであって、同じ大きさとは平面形状と寸法とがほぼ同じであることを意味する。ただし、半導体チップ用電極パッド部PSおよびTEG用電極パッド部PTは、それぞれ平面視において異なる大きさを有していてもよい。また、半導体チップ用電極パッド部PSまたはTEG用電極パッド部PTは、境界線素子形成領域EFRの外縁の1辺BDLに沿って1列に配列されている。ここで1列とは、半導体チップ用電極パッド部PSまたはTEG用電極パッド部PTの各々の中心が仮想の直線上に配置されているものだけでなく、中心が仮想の直線上からずれて配置されたものも含んでいる。また、1列に配置された半導体チップ用電極パッド部PSまたはTEG用電極パッド部PTの配置ピッチは同じであってよく、また異なっていてもよい。次に、本実施の形態の半導体装置の電気特性が測定される様子について説明する。図3および図4を参照して、TEG用電極パッド部PTにプローブ針PRが接触され、半導体装置の電気特性が測定される場合について説明する。なお、半導体チップ用電極パッド部PSにプローブ針PRが接触され、半導体装置の電気特性が測定される場合も同様である。半導体装置とプローブ針PRとが図3中の上下方向に相対的に移動される。プローブ針PRは図示しないプローブカードに固定されていてもよい。この場合、プローブカードに対して半導体装置が移動されてもよい。半導体装置とプローブ針PRとが相対的に移動されることにより、溝部THPにプローブ針PRの先端が挿入され、プローブ針PRが溝部THPの内壁に接触する。さらに半導体装置とプローブ針PRとが図3中の上下方向に相対的に移動されるとプローブ針PRの弾性によりプローブ針PRが移動する。この際、プローブ針PRが溝部THPの内壁に接触した状態で、溝部THPが延びた方向にプローブ針PRが移動する。これによりプローブ針PRによって溝部THPの表面OSFがスクラブされる。このようにプローブ針PRが溝部THPに沿ってガイドされ、溝部THPの表面OSFがスクラブされる。本実施の形態では溝部THPがTEG用電極パッド部PTの辺SIDに対して斜めに傾斜した方向に延びているため、プローブ針PRは図4中X方向およびY方向のいずれか一方ではなく、X方向成分とY方向成分とを有して図4中X方向およびY方向の両方に対して斜め方向に移動される。これにより、同じ面積内において図4中X方向またはY方向の一方のみに移動する場合と比べてプローブ針PRの先端の移動距離を長くすることができる。このため、プローブ針PRのスクラブ量を大きくすることができる。したがって、プローブ針PRのスクラブによって表面OSFの図示しない被膜酸化膜が十分に除去され得る。そのため、TEG用電極パッド部PTの表面OSの被膜から金属新生表面が確実に露出され得る。これにより、電気特性が正確に測定され得る。上記では半導体装置として半導体ウエハSWについて説明したが、半導体装置としては半導体チップであってもよい。図2を参照して、半導体ウエハSWをダイシングライン領域DLRに沿ってダイシングすることで半導体ウエハSWから複数の半導体チップSTが得られる。図23を参照して、半導体チップSTは素子形成領域EFRを単数有している。ダイシングライン領域DLRにおいてTEG用電極パッド部PTを避けてダイシングされた場合、半導体チップSTにTEG用電極パッド部PTが残存する。次に、本実施の形態の半導体装置の作用効果について比較例と比較して説明する。以下ではTEG用電極パッド部PTについて説明するが、半導体チップ用電極パッド部PSも同様の構成を有しているため同様の作用効果を有している。まず図5を参照して、比較例1の半導体装置の断面構造について説明する。比較例1の半導体装置ではTEG用電極パッド部PTに溝部THP図3が形成されていない。比較例1では溝部THPが形成されていないため、TEG用電極パッド部PTとプローブ針PRとが接触すると、プローブ針PRの先端は弾性によって図5中矢印方向図4中X方向に移動する。この場合、プローブ針PRの先端は図5中矢印方向図4中X方向の一方向に移動するため、斜めに移動する場合と比べて移動距離を長くすることができない。そのため、プローブ針PRのスクラブ量が小さくなる。したがって、プローブ針PRのスクラブによって表面OSFの図示しない被膜酸化膜が十分に除去されず、表面OSの被膜から金属新生表面が十分に露出されないおそれがある。表面OSの被膜から金属新生表面が十分に露出されない場合にはプローブ針PRとTEG用電極パッド部PATとの安定した電気的接触を確保することができない。続いて図6を参照して、比較例2の半導体装置のTEG用電極パッド部PATの構成について説明する。比較例2の半導体装置ではTEG用電極パッド部PTに溝部THPが形成されている。比較例2ではプローブ針PRの先端が移動する方向に対して直交する方向に溝部THPが形成されている。この場合には、プローブ針PRの先端の移動は溝部THPの内壁によって妨げられる。そのため、プローブ針PRの先端の移動距離を長くすることができない。したがって、比較例1と同様にプローブ針PRとTEG用電極パッド部PTとの安定した電気的接触を確保することができない。これに対して、図3および図4に示すように、本実施の形態による半導体装置によれば、TEG用電極パッド部PTは、外部と電気的に接続するための表面OSFにTEG用電極パッド部PTの辺SIDに対して斜めに傾斜した方向に延びた溝部THPを有している。このため、溝部THPに沿ってプローブ針PRの先端を移動させることで、同じTEG用電極パッド部PTの辺SIDに沿って移動させる場合よりプローブ針PRのスクラブ量を大きくすることができる。したがって、溝部THPの表面OSFの被膜酸化膜から金属新生面を確実に露出させることができる。これにより、プローブ針PRのスクラブ量を大きくすることでTEG用電極パッド部PTの安定した電気的接触を確保できる。さらに溝部THPに沿って斜めにプローブ針PRの先端を移動させることで同じプローブ針PRのスクラブ量において一方向に移動させる場合よりTEG用電極パッド部PTの面積を小さくすることができる。TEG用電極パッド部PTの面積を小さくすることができるため、TEG用電極パッド部PTが設けられたダイシングライン領域DLRの幅も小さくすることができる。ダイシングライン領域DLRの幅を小さくすることができるため半導体ウエハSWからの半導体チップSTの取得数を増加させることができる。また、本実施の形態による半導体装置によれば、TEG用電極パッド部PTが層間絶縁膜下層絶縁層IL5の凹凸に沿って形成されることで凹凸の凹部DP上に溝部THPが位置しているため、TEG用電極パッド部PTと配線層M2とを電気的に接続するTEG用電極パッド用導電層MLを形成する際に溝部THPを形成することができる。TEG用電極パッド部PTと配線層M2とを電気的に接続するTEG用電極パッド用導電層MLと溝部THPとを同時に形成することができるため、溝部THPを製造するための工程を追加する必要がない。そのため、生産性を向上することができる。また、本実施の形態の半導体装置によれば、半導体装置は素子形成領域EFRを複数有する半導体ウエハSWであるため、半導体ウエハSWの状態で半導体装置の電気特性を評価する際に、安定した電気的接触を確保することができる。また、本実施の形態の半導体装置によれば、半導体装置は素子形成領域EFRを単数有する半導体チップSTであるため、半導体チップSTの状態で半導体装置の電気特性を評価する際に、安定した電気的接触を確保することができる。実施の形態2本発明の実施の形態2の半導体装置は、実施の形態1の半導体装置と比較して、半導体チップ用電極パッド部、TEG用電極パッド部および下層絶縁層の構成が主に異なっている。本実施の形態は、特に説明しない限り、上述した実施の形態1の構成と同様であるため同一の要素については同一の符号を付し、その説明を繰り返さない。以下、TEG用電極パッド部について説明するが、実施の形態1と同様に、半導体チップ用電極パッドも同様の構成を有している。まず、図7および図8を参照して、本実施の形態の半導体装置の構成について説明する。図7は図8のVII-VII線に沿う概略断面図である。なお図7および図8にはプローブ針PRも図示されている。本実施の形態の半導体装置は、実施の形態1の半導体装置と比較して、層間絶縁膜IL5とTEG用電極パッド用導電層MLとの構成において異なっている。層間絶縁膜下層絶縁層IL5は、平坦な上面の部分PSFを有している。TEG用電極パッド用導電層MLのTEG用電極パッド部PTとなる部分は、層間絶縁膜IL5の平坦な上面の部分PSFに接して形成されている。TEG用電極パッド部PTの表面OSFに形成された溝部THDの底部BPは、TEG用電極パッド部PT内に位置している。溝部THDの底部BPは、層間絶縁膜IL5の上面の部分PSFよりTEG用電極パッド部PTの表面OSF側に位置している。つまり、溝部THDは、TEG用電極パッド部PTを貫通していない。次に、本実施の形態の半導体装置の製造方法について説明する。図9を参照して、たとえばシリコンなどからなる半導体基板SSの主表面MS上にTEG部TEGが形成される。TEG部としてたとえばMOSトランジスタが形成される。TEG部TEGを覆うように主表面MS上にたとえばシリコン酸化膜よりなる層間絶縁膜IL1が形成される。層間絶縁膜IL1上にたとえばシリコン酸化膜よりなる層間絶縁膜IL2が形成される。なお、層間絶縁膜IL1と層間絶縁膜IL2との間には単数または複数の層間絶縁膜または配線層などが形成されてもよい。層間絶縁膜IL2の上面に、通常の写真製版技術およびエッチング技術を用いて溝が形成される。この溝を埋め込むように層間絶縁膜IL2の上面上にたとえば銅または銅合金からなる導電材料が形成される。この後、CMPChemicalMechanicalPolishing:化学的機械的研磨法により少なくとも層間絶縁膜IL2の上面が露出するまで導電材料が研磨除去されることにより溝内にのみ導電材料が残存されて、その導電材料から配線層M1が形成される。層間絶縁膜IL2および配線層M1を覆うようにたとえばシリコン酸化膜よりなる層間絶縁膜IL3,IL4が形成される。通常の写真製版技術およびエッチング技術を用いて層間絶縁膜IL3にはビアホールが形成され、層間絶縁膜IL4には配線溝が形成される。このビアホールおよび配線溝を埋め込むように層間絶縁膜IL4の上面上にたとえば銅または銅合金からなる導電材料が形成される。この後、CMP法により少なくとも層間絶縁膜IL4の上面が露出するまで導電材料が研磨除去されることによりビアホールおよび配線溝内にのみ導電材料が残存されて、その導電材料からビアホール内のコンタクトC1と配線溝内の配線層M2とが形成される。層間絶縁膜IL4および配線層M2を覆うようにたとえばシリコン酸化膜よりなる層間絶縁膜下層絶縁層IL5が形成される。通常の写真製版技術およびエッチング技術を用いて層間絶縁膜IL5の上面から配線層M2に達するビアホールが形成される。図10を参照して、そのビアホール内を埋め込むように層間絶縁膜IL5の上面上に、たとえばアルミニウムまたはアルミニウム合金からなるTEG用電極パッド用導電層MLが形成される。図11を参照して、通常の写真製版技術およびエッチング技術を用いてTEG用電極パッド用導電層MLが所定の平面形状となるようにパターニングされる。図12を参照して、上記の平面形状となるようにパターニングする工程とは別工程で、通常の写真製版技術およびエッチング技術を用いてTEG用電極パッド部PTの表面TEG用電極パッド部PTの外部と電気的に接続するための表面OSFに溝部THPがパターニングされる。溝部THPは、TEG用電極パッド部PTを貫通しないようにパターニングされる。つまり、溝部THPがTEG用電極パッド部PTを貫通する前にエッチングが終了される。これにより、溝部THPの底部BPがTEG用電極パッド部PT内に位置するように形成される。また図8を参照して、溝部THPは、TEG用電極パッド部PTの辺SIDに対して斜めに傾斜した方向に延びるようにパターニングされる。TEG用電極パッド用導電層MLの上面の一部を覆うように層間絶縁膜IL5上にパッシベーション膜PLが形成される。そして、TEG用電極パッド用導電層MLの上面の一部を露出するように開口部OPが形成される。これにより、図7および図8に示される半導体装置が形成される。なお、上記ではTEG用電極パッド部PTの平面形状のパターニングの後に、溝部THPをパターニングする場合について説明したが、これらのパターニングの順番は逆でもよい。つまり上記と同様の方法によって、溝部THPをパターニングした後に、TEG用電極パッド部PTの平面形状をパターニングしてもよい。次に、本実施の形態の半導体装置の作用効果について説明する。本実施の形態による半導体装置によれば、TEG用電極パッド部PTが層間絶縁膜下層絶縁層IL5の平坦な上面の部分PSFに接して形成されており、溝部THPの底部BPがTEG用電極パッド部PT内に位置している。層間絶縁膜IL5の上面の部分PSFが平坦であるため、溝部THPを形成し易い。そのため溝部THPを正確に形成することができる。また、溝部THPの底部BPがTEG用電極パッド部PT内に位置しているため、底部BPでプローブ針PRとTEG用電極パッド部PTとの電気的接触を確実に得ることができる。また、本実施の形態による半導体装置の製造方法によれば、溝部THPは、TEG用電極パッド部PTの辺SIDに対して斜めに傾斜した方向に延びるようにパターニングされる。そのため、プローブ針PRのスクラブ量を大きくすることでTEG用電極パッド部PTの安定した電気的接触を確保できる。さらにTEG用電極パッド部PTの面積を小さくすることができる。TEG用電極パッド部PTの面積を小さくすることにより、TEG用電極パッド部PTが設けられたダイシングライン領域DLRの幅を小さくすることができる。これにより半導体ウエハSWからの半導体チップSTの取得数を増加させることができるため、生産性を向上することができる。また、本実施の形態による半導体装置の製造方法によれば、TEG用電極パッド用導電層MLをTEG用電極パッド部PTの平面形状となるようにパターニングする工程と、平面形状となるようにパターニングする工程とは別工程でTEG用電極パッド部PTの外部と電気的に接続するための表面OSFに溝部THPをパターニングする工程とを備えている。TEG用電極パッド部PTの平面形状となるようにパターニングする工程と別工程で溝部THPをパターニングする工程を備えているため、溝部THPのパターニングの精度を良くすることができる。そのため、溝部THPを精度良く形成することができる。実施の形態3本発明の実施の形態3の半導体装置は、実施の形態2の半導体装置と比較して、半導体チップ用電極パッドおよびTEG用電極パッド部の構成が主に異なっている。本実施の形態は、特に説明しない限り、上述した実施の形態2の構成と同様であるため同一の要素については同一の符号を付し、その説明を繰り返さない。以下、TEG用電極パッド部について説明するが、実施の形態2と同様に、半導体チップ用電極パッドも同様の構成を有している。図13および図14を参照して、本実施の形態の半導体装置の構成について説明する。図13は図14のXIII-XIII線に沿う概略断面図である。なお図13および図14にはプローブ針PRも図示されている。本実施の形態の半導体装置では、TEG用電極パッド部PTの表面OSFに形成された溝部THDがTEG用電極パッド部PTを貫通して溝部THPの底部BPが層間絶縁膜IL5の上面PSFに達している。そのため、図14に示すように、溝部THPから層間絶縁膜IL5の上面PSFが露出されている。本実施の形態では、溝部THPは、通常の写真製版技術およびエッチング技術を用いて、TEG用電極パッド部PTを貫通するようにパターニングされることで形成される。本実施の形態では、プローブ針PRは溝部THPの内壁の側面に接触する。プローブ針PRを溝部THPの内壁の側面に接触させてプローブ針PRの先端を移動させることにより、溝部THPの内壁の側面の表面OSFの被膜酸化膜から金属新生面を露出させることができる。次に、本実施の形態の半導体装置の作用効果について説明する。本実施の形態による半導体装置によれば、TEG用電極パッド部PTが層間絶縁膜下層絶縁層IL5の平坦な上面の部分PSFに接して形成されており、溝部THPがTEG用電極パッド部PTを貫通して溝部THPの底部BPが層間絶縁膜下層絶縁層IL5に達している。層間絶縁膜IL5の上面の部分PSFが平坦であるため、溝部THPを形成し易い。溝部THPがTEG用電極パッド部PTを貫通して溝部THPの底部BPが層間絶縁膜IL5に達しているため、溝部THPを容易に形成することができる。溝部THPをドライエッチングにより形成する場合、エンドポイントを設定することでエッチングできる。そのためエッチングが容易である。また、本実施の形態では、溝部THPがTEG用電極パッド部PTを貫通しているため、TEG用電極パッド部PTの平面形状のパターニングと溝部THP形成のためのパターニングとを同一の工程で行うことができる。また、TEG用電極パッド部PTと一緒に図示しない配線パターンを層間絶縁膜IL5上に形成する場合がある。この場合、本実施の形態では溝部THPがTEG用電極パッド部PTを貫通しているため、溝部THPと配線パターンとを一緒に形成することができる。そのため、生産性を向上することができる。実施の形態4本実施の形態は、特に説明しない限り、上述した実施の形態1および2の構成と同様であるため同一の要素については同一の符号を付し、その説明を繰り返さない。以下、TEG用電極パッド部について説明するが、実施の形態1および2と同様に、本実施の形態の半導体チップ用電極パッド部もTEG用電極パッド部と同様の構成を有している。半導体チップ用電極パッド部またはTEG用電極パッド部が平面視において素子形成領域内およびダイシングライン領域内の少なくともいずれかに形成されていればよい。まず、図15および図16を参照して、本実施の形態の半導体装置の構成について説明する。図15は図16のXV-XV線に沿う断面図である。なお図15および図16にはプローブ針PRも図示されている。本実施の形態では、実施の形態1および2の半導体装置と比較して、層間絶縁膜中間絶縁層IL4のTEG用電極パッド用導電層MLの真下に形成された配線層導電層M2は、コンタクトC1上に形成された配線層M2より幅が大きくなるように形成されている。TEG用電極パッド用導電層MLの真下に形成された配線層M2は平面面積が大きいため、CMPプロセスにおけるディッシングにより上面MUSが削られやすい。そのため、図15に示すように、TEG用電極パッド用導電層MLの真下に形成された配線層M2はすり鉢状の上面MUSを有している。層間絶縁膜下層絶縁層IL5は配線層M2のすり鉢状の上面MUSに沿って形成されている。そのため、層間絶縁膜IL5もすり鉢状の上面BUSを有している。層間絶縁膜IL5のすり鉢状の上面BUSに沿ってTEG用電極パッド用導電層MLが形成されている。層間絶縁膜IL5のすり鉢状の上面BUSの上方において、TEG用電極パッド用導電層MLの一部が露出するようにパッシベーション膜PLの開口部OPが形成されている。このように、TEG用電極パッド部PTが層間絶縁膜IL5の上面BUSに沿って形成されることにより、層間絶縁膜IL4のすり鉢状の上面MUSの上に位置する表面OSFにすり鉢状の窪みMSFが形成されている。次に、本実施の形態の半導体装置の電気特性が測定される様子について説明する。図15および図16を参照して、TEG用電極パッド部PTにプローブ針PRが接触され、半導体装置の電気特性が測定される場合について説明する。なお、半導体チップ用電極パッド部PSにプローブ針PRが接触され、半導体装置の電気特性が測定される場合も同様である。半導体装置とプローブ針PRとが図15中の上下方向に相対的に移動される。プローブ針PRは図示しないプローブカードに固定されていてもよい。この場合、プローブカードに対して半導体装置が移動されてもよい。半導体装置とプローブ針PRとが相対的に移動されることにより、すり鉢状の窪みMSFにプローブ針PRの先端が挿入され、プローブ針PRがすり鉢状の窪みMSFの表面OSFに接触する。さらに半導体装置とプローブ針PRとが図15中の上下方向に相対的に移動されるとプローブ針PRの弾性によりプローブ針PRが移動する。この際、プローブ針PRがすり鉢状の窪みMSFの表面OSFに沿ってすり鉢状の窪みMSFの底に向かって移動する。これによりプローブ針PRによってすり鉢状の窪みMSFの表面OSFがスクラブされる。このようにプローブ針PRがすり鉢状の窪みMSFの表面OSFに沿ってガイドされ、すり鉢状の窪みMSFの表面OSFがスクラブされる。本実施の形態では、プローブ針PRがすり鉢状の窪みMSFの表面OSFに沿ってすり鉢状の窪みMSFの底に向かって移動するため、プローブ針PRはすり鉢状の窪みMSFの深さ方向にも移動される。これにより、同じ面積において平面方向にのみ移動する場合と比べてプローブ針PRの先端の移動距離を長くすることができる。このため、プローブ針PRのスクラブ量が大きくすることができる。したがって、プローブ針PRのスクラブによって表面OSFの図示しない被膜酸化膜が十分に除去され得る。そのため、TEG用電極パッド部PTの表面OSの被膜から金属新生表面が確実に露出され得る。これにより、電気特性が正確に測定され得る。次に本実施の形態の半導体装置の製造方法について説明する。図17を参照して、層間絶縁膜IL2および配線層M1を覆うようにたとえばシリコン酸化膜よりなる層間絶縁膜IL3および層間絶縁膜中間絶縁層IL4が形成される。本実施の形態では、層間絶縁膜IL2の図中中央の配線層M1は、その両側の配線層M1より幅が大きくなるように形成される。図18を参照して、通常の写真製版技術およびエッチング技術を用いて、層間絶縁膜IL4には配線溝溝TH1,TH2が形成され、層間絶縁膜IL3にはビアホール溝TH3が形成される。図19を参照して、このビアホールTH3および配線溝TH1,TH2を埋め込むように層間絶縁膜IL4の上面IUS上にたとえば銅または銅合金からなる導電材料が形成される。図20を参照して、この後、CMP法により少なくとも層間絶縁膜IL4の上面IUSが露出するまで導電材料が研磨除去されることによりビアホールTH3および配線溝TH1,TH2内にのみ導電材料が残存されて、その導電材料からビアホールTH3内のコンタクトC1および配線溝TH1,TH2内の配線層導電層M2が形成される。層間絶縁膜IL4の図中中央に面積の大きな配線層M2が形成される。このCMPプロセスにおいて面積の大きな配線層M2にはディッシングが生じるため図中中央の面積の大きな配線層M2の上面MUSはすり鉢状に窪むように形成される。なお、コンタクトC1上に形成された配線層M2は面積が小さいため、CMPプロセスにおいてディッシングの影響は小さい。図21を参照して、層間絶縁膜IL4および配線層M2を覆うようにたとえばシリコン酸化膜よりなる層間絶縁膜下層絶縁層IL5が形成される。層間絶縁膜IL5は配線層M2のすり鉢状の上面MUSに沿って形成される。そのため層間絶縁膜IL5もすり鉢状の上面BUSを有している。通常の写真製版技術およびエッチング技術を用いて層間絶縁膜IL5の上面から配線層M2に達するビアホールが形成される。図22を参照して、そのビアホール内を埋め込むように層間絶縁膜IL5の上面PSF上に、たとえばアルミニウムまたはアルミニウム合金からなるTEG用電極パッド用導電層MLが形成される。通常の写真製版技術およびエッチング技術を用いてTEG用電極パッド用導電層MLが所定の平面形状となるようにパターニングされる。TEG用電極パッド用導電層MLの上面の一部および層間絶縁膜IL5を覆うようにパッシベーション膜PLが形成され、TEG用電極パッド用導電層MLの上面の一部に開口部OPが形成される。これにより、図15および図16に示される半導体装置が形成される。上述のように、層間絶縁膜IL4の上面IUSに沿ってTEG用電極パッド部PTを形成することにより、すり鉢状の上面MUSの上に位置するTEG用電極パッド部PTの外部と電気的に接続するための表面OSFにすり鉢状の窪みMSFが形成される。次に、本実施の形態の半導体装置の作用効果について説明する。本実施の形態による半導体装置によれば、TEG用電極パッド部PTが配線層M2のすり鉢状の上面MUSに沿って形成された層間絶縁膜下層絶縁層IL5の上面BUSに沿って形成されることによりすり鉢状の上面MUSの上に位置する表面OSFにすり鉢状の窪みMSFを有する。そのため、すり鉢状の窪みMSFの表面OSFに沿ってプローブ針PRを移動させることですり鉢状の窪みMSFの底に向かって移動させることができる。このため、プローブ針PRはすり鉢状の窪みMSFの深さ方向にも移動させることができる。これにより、同じ面積において平面方向にのみ移動する場合と比べてプローブ針PRの先端の移動距離を長くすることができる。このため、プローブ針PRのスクラブ量が大きくすることができる。したがって、すり鉢状の窪みMSFの表面OSFの被膜酸化膜から金属新生表面を確実に露出されることができる。これにより、プローブ針PRのスクラブ量を大きくすることでTEG用電極パッド部PTの安定した電気的接触を確保できる。さらにすり鉢状の窪みMSFの表面OSFに沿ってプローブ針PRの先端を移動させることで同じプローブ針PRのスクラブ量において平面方向のみに移動させる場合よりTEG用電極パッド部PTの面積を小さくすることができる。TEG用電極パッド部PTの面積を小さくすることができるため、TEG用電極パッド部PTが設けられたダイシングライン領域DLRの幅も小さくすることができる。ダイシングライン領域DLRの幅を小さくすることができるため半導体ウエハSWからの半導体チップSTの取得数を増加させることができる。また、TEG用電極パッド部PTは配線層M2のすり鉢状の上面MUSに沿って形成されることで、すり鉢状の上面MUSの上に位置する表面OSFにすり鉢状の窪みMSFを有するため、TEG用電極パッド部PTの表面OSFにすり鉢状の窪みMSFを製造するための工程を追加する必要がない。そのため、生産性を向上することができる。本実施の形態による半導体装置の製造方法によれば、化学的機械的研磨で配線層M2の上面MUSをすり鉢状にする工程と、すり鉢状の上面MUSに沿って層間絶縁膜下層絶縁層IL5を形成する工程と、層間絶縁膜下層絶縁層IL5の上面BUSに沿ってTEG用電極パッド部PTを形成することによりすり鉢状の上面MUSの上に位置するTEG用電極パッド部PTの外部と電気的に接続するための表面OSFにすり鉢状の窪みMSFを形成する工程とを備えている。このため、化学的機械的研磨ですり鉢状にされた配線層M2の上面MUSに沿って層間絶縁膜IL5およびTEG用電極パッド部PTを形成することにより、TEG用電極パッド部PTの外部と電気的に接続するための表面OSFに、すり鉢状の窪みMSFを形成できる。したがって、TEG用電極パッド部PTの表面OSFにすり鉢状の窪みMSFを製造するための工程を追加する必要がない。そのため、生産性を向上することができる。上記の各実施の形態は適宜組み合わせることができる。今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることを意図される。"