液体を吐出する液体吐出ヘッドであって、第1電圧の供給を受けて動作し、液体の吐出を制御する吐出制御信号を生成する信号処理回路と、電気熱変換素子、前記電気熱変換素子を駆動する駆動素子、および、前記信号処理回路から前記吐出制御信号を受けて前記第1電圧よりも高い第2電圧を有する駆動信号を前記駆動素子に出力する制御回路を含む液体駆動回路と、前記第1電圧を監視し、前記第1電圧の低下に応じて停止信号を出力する監視回路と、を備え、前記制御回路は、前記停止信号に応じて前記駆動素子による前記電気熱変換素子の駆動を停止させるように構成され、前記監視回路は、電源ノードの側にドレインが接続され、接地の側にソースが接続され、前記第1電圧がゲートに供給されるトランジスタと、前記電源ノードと前記ドレインとの間に配置され、前記ソースと前記ドレインとの間に印加される電圧を低下させる電圧降下回路と、を含み、前記停止信号は、前記ドレイン、または前記ドレインの電圧に依存して電圧が変化するノードから出力される、ことを特徴とする液体吐出ヘッド。前記停止信号は、前記ドレインから出力され、前記制御回路は、前記吐出制御信号に応じた信号を受ける第1入力端子、前記停止信号を受ける第2入力端子、および、前記駆動素子に接続された出力端子を有するNOR回路を含む、ことを特徴とする請求項1に記載の液体吐出ヘッド。前記監視回路は、前記電源ノードと前記電圧降下回路との間に配置された第2トランジスタと、前記電源ノードと出力ノードとの間に配置された第3トランジスタとで構成されるカレントミラー回路と、前記出力ノードにドレインが接続され、接地の側にソースが接続され、前記トランジスタのドレインにゲートが接続された第4トランジスタと、を更に含み、前記停止信号は、前記出力ノードから出力される、ことを特徴とする請求項1に記載の液体吐出ヘッド。前記制御回路は、前記吐出制御信号に応じた信号が供給される入力端子、および、前記駆動素子に接続された出力端子を有するインバータと、前記停止信号に応じて前記入力端子の電圧をプルアップするプルアップトランジスタと、を含むことを特徴とする請求項3に記載の液体吐出ヘッド。前記電圧降下回路は、抵抗素子を含む、ことを特徴とする請求項1乃至4のいずれか1項に記載の液体吐出ヘッド。前記電圧降下回路は、ダイオードを含む、ことを特徴とする請求項1乃至4のいずれか1項に記載の液体吐出ヘッド。前記電圧降下回路は、ダイオード接続されるMOSトランジスタを含む、ことを特徴とする請求項1乃至4のいずれか1項に記載の液体吐出ヘッド。請求項1乃至7のいずれか1項に記載の液体吐出ヘッドを有する液体吐出装置。特許文献1には、監視回路のインバータの具体的な構成が記載されていない。仮に、該インバータが通常のCMOSPMOSおよびNMOSトランジスタで構成され、VDD電源が3V、ヒータの駆動電圧VHが24Vである場合、PMOSのゲートとソースとの間には、約21Vの電圧が印加されることになる。これでは、初段のインバータの出力論理が確定しない、或いは、大きな貫通電流が流れてしまう。この問題点を解決するためには、しきい値電圧が非常に高いPMOSトランジスタを用意するか、あるいは、PMOSトランジスタのゲート長を非常に大きくするといった対策が必要である。しかしながら、しきい値電圧が非常に高いPMOSトランジスタを用意するためには、通常のPMOSトランジスタの製造プロセスとは別に特別な半導体製造プロセスを用いる必要がありコストアップにつながる。また、PMOSトランジスタのゲート長を非常に大きくするとチップサイズが大きくなってしまうという懸念点が新たに発生する。本発明は、上記の課題認識を契機としてなされたものであり、低コスト化に有利な簡単な構成を有する記録ヘッドを提供することを目的とする。本発明の1つの側面は、液体を吐出する液体吐出ヘッドに係り、前記液体吐出ヘッドは、第1電圧の供給を受けて動作し、液体の吐出を制御する吐出制御信号を生成する信号処理回路と、電気熱変換素子、前記電気熱変換素子を駆動する駆動素子、および、前記信号処理回路から前記吐出制御信号を受けて前記第1電圧よりも高い第2電圧を有する駆動信号を前記駆動素子に出力する制御回路を含む液体駆動回路と、前記第1電圧を監視し、前記第1電圧の低下に応じて停止信号を出力する監視回路と、を備え、前記制御回路は、前記停止信号に応じて前記駆動素子による前記電気熱変換素子の駆動を停止させるように構成され、前記監視回路は、電源ノードの側にドレインが接続され、接地の側にソースが接続され、前記第1電圧がゲートに供給されるトランジスタと、前記電源ノードと前記ドレインとの間に配置され、前記ソースと前記ドレインとの間に印加される電圧を低下させる電圧降下回路と、を含み、前記停止信号は、前記ドレイン、または前記ドレインの電圧に依存して電圧が変化するノードから出力される。本発明によれば、低コスト化に有利な簡単な構成を有する記録ヘッドが提供される。本発明の液体吐出ヘッドは、例えば、紙などの媒体あるいは部材に画像を記録するヘッドとして、あるいは、DNAチップ、有機トランジスタ、カラーフィルタなどデバイスを製造するために基板などの物体に液体を塗布するヘッドとして実施されうる。本発明の液体吐出装置は、液体吐出ヘッドとそれを搭載する本体部を備え、該本体部は、例えば、該液体吐出ヘッドを移動させる駆動機構を備えうる。以下の実施形態では、吐出させる液体としてインクを用いる例を説明する。図1を参照しながら本発明の第1実施形態のインク吐出ヘッド液体吐出ヘッド100について説明する。なお、図1では、電気熱変換素子Rhによって加熱されるインクを吐出するインクノズルや、該インクノズルにインクを供給するインク供給部などは省略されている。インク吐出ヘッド100は、信号処理回路101と、アレイ状に配列された複数のインク駆動回路液体駆動回路104と、監視回路107とを備えている。ここで、1つのインク駆動回路104が1つのインクノズルに対応する。信号処理回路101は、電源電圧として第1電圧VDDの供給を受けて動作し、本体部から送られてくる画像信号に基づいて、インクの吐出を制御する吐出制御信号を生成する。ここで、インク吐出制御信号は、インクを吐出するか否かを示す信号である。各インク駆動回路104は、例えば、電気熱変換素子例えば抵抗素子Rh、駆動素子10および制御回路20を含む。駆動素子10および電気熱変換素子Rhは、吐出用電圧VHと吐出用接地GNDHとの間に直列に接続されている。制御回路20は、信号処理回路101から吐出制御信号を受けて、第1電圧VDDよりも高い第2電圧VHT1を有する駆動信号を駆動素子10に出力する。駆動素子10は、例えば、DMOSDiffusedMOSトランジスタなどのMOSトランジスタを含みうる。DMOSトランジスタは、オン抵抗値が小さいという特徴を有する。監視回路107は、第1電圧VDDを監視し、第1電圧VDDの低下に応じて停止信号を停止信号線106に出力する。各インク駆動回路104の制御回路20は、停止信号に応じて駆動素子10による電気熱変換素子Rhの駆動を停止させるように構成されている。監視回路107は、トランジスタNMOSトランジスタMN2と、電圧降下回路108とを含む。トランジスタMN2は、第1電圧VDDより高い第3電圧VHT2が供給される電源ノードPSNの側にドレインが接続され、接地の側にソースが接続され、第1電圧VDDがゲートに供給される。電圧降下回路108は、電源ノードPSNとトランジスタMN2のドレインとの間に配置されていて、トランジスタMN2のソースとのドレインとの間に印加される電圧を低下させる。停止信号線106に出力される停止信号は、この実施形態では、トランジスタMN2のドレインから出力される。第2電圧VHT1と第3電圧VHT2とは、同じ電圧であってもよいし、異なる電圧であってもよい。トランジスタMN2のしきい値電圧は、第1電源VDDより小さい。また、トランジスタMN2は、そのゲートに所定レベル以上の電圧が印加されたときのトランジスタMN2のインピーダンス抵抗値が電圧降下回路108のインピーダンス抵抗値より十分に小さくなる特性を有する。監視回路107は、アレイ状態に配列された複数のインク駆動回路104からなる領域の外側に配置されうる。信号処理回路101は、例えば、インク吐出装置の本体部から送られてくる画像信号を処理して複数ビットからなるブロック選択信号および複数ビットからなる吐出制御信号を生成し、ブロック選択信号線102、吐出制御信号線103にそれぞれ出力する。ここで、ブロック選択信号および吐出制御信号は、論理ハイレベルが第1電圧VDDを有する。複数のインク駆動回路104は、複数のグループに分けられていて、ブロック選択信号線102に出力されるブロック選択信号は、複数のインク駆動回路104のうち選択すべきグループを示す。吐出制御信号線103に出力される吐出制御信号は、前述のように、形成すべき画像に応じて生成された信号であり、インクを吐出するか否かを示す信号である。インク駆動回路104に入力されるブロック選択信号および吐出制御信号がともにアクティブレベルである場合に、そのインク駆動回路104の制御回路20は、そのインク駆動回路201の駆動素子10を動作オンさせる。これにより、そのインク駆動回路201の電気熱変換素子Rhが駆動され、電気熱変換素子Rhが発生する熱によってインクが吐出される。インク駆動回路104の制御回路20は、AND回路21と、レベルコンバータ105と、NOR回路23とを含みうる。AND回路21は、電源電圧として第1電圧VDDの供給を受けて動作し、ブロック選択信号線102および吐出制御信号線103に出力されたブロック選択信号および吐出制御信号の論理積を演算し、該論理積を出力する。ここで、AND回路21の動作は、入力されるブロック選択信号がアクティブレベルであるときに、入力される吐出制御信号を出力側に通過させる動作として理解することもできる。レベルコンバータ105は、電源電圧として第1電圧VDDおよび第2電圧VHT1の供給を受けて動作し、論理ハイレベルが第2電圧VHT1を有する駆動信号吐出制御信号に応じた信号を駆動素子10に出力する。NOR回路23は、電源電圧として第2電圧VHT1の供給を受けて動作する。NOR回路23は、レベルコンバータ105から出力される駆動信号を受ける第1入力端子、監視回路107から出力される停止信号を受ける第2入力端子、および、駆動素子10に接続された出力端子を有する。NOR回路23は、該駆動信号と該停止信号との否定論理和を演算し、該否定論理和を駆動素子10に出力する。図3a~cは、電圧降下回路108の構成例を示している。図3aに示す例では、電圧降下回路108は、抵抗素子を含む。第1電源VDDが印加されているときの監視回路107における消費電流を小さくするためには、該抵抗素子の抵抗値を大きくするべきである。図3bに示す例では、電圧降下回路108は、少なくとも1つのダイオードを含む。図3cに示す例では、電圧降下回路108は、少なくとも1つの、ダイオード接続されたMOSトランジスタを含む。図3cに示す例では、PMOSトランジスタが採用されているが、これに代えてNMOSトランジスタが採用されてもよい。図3a~cに示す3つの構成例の少なくとも2つを組み合わせてもよい。電圧降下回路108を設けることにより、トランジスタMN2のゲートとドレインとの間に印加される電圧を低下させることができる。ここで、第1電圧VDD、第2電圧VH1、第3電圧VH2、駆動用電圧VHについて説明する。1つの実施形式において、第1電圧VDDは3~5V、駆動用電圧VHは24Vであり、第2電圧VH1と第3電圧VH2とは同じ電圧でありうる。第2電圧VH1は、駆動素子10としてのNMOSトランジスタのゲートに印加される電圧であり、電圧が高い方がNMOSトランジスタのON抵抗を小さくすることができる。したがって、第2電圧VH1は、駆動用電圧VHと同じ電圧にされうる。しかしながら、第2電圧VHT1を駆動用電圧VHと同じ電圧にする場合、レベルコンバータ105を構成するPMOSとして、ドレインバックゲート耐圧を確保すべく高耐圧PMOSが必要になってしまい、半導体製造プロセスのコストアップになりかねない。したがって、レベルコンバータ105を構成するPMOSの耐圧を保証できる範囲で第2電圧VHT1を高くして、第1電圧VDDと駆動用電圧VHとの中間電圧とすることが望ましい。第2電圧VHT1および第3電圧VHT2を第1電圧VDDと駆動用電圧VHとの間の中間電圧とする場合において、第2電圧VHT1および第3電圧VHT2は、本体部から供給されうる。あるいは、インク吐出ヘッド100に降圧回路を設けて、該降圧回路によって駆動用電圧VHを降圧することによって第2電圧VHT1および第3電圧VHT2が生成されてもよい。以下、図2を参照しながらレベルコンバータ105の構成例を説明する。AND回路21の出力端子は、電源電圧として第1電圧VDDの供給を受けて動作する第1インバータ回路INV1の入力端子に接続されている。第1インバータ回路INV1の出力端子は、電源電圧として第1電圧VDDの供給を受けて動作する第2インバータ回路INV2とNMOSトランジスタMN3のゲート、および、PMOSトランジスタMP1のゲートに接続されている。第2インバータ回路INV2の出力端子は、NMOSトランジスタMN4のゲートとPMOSトランジスタMP2のゲートに接続されている。NMOSトランジスタNM3のソースおよびNMOSトランジスタMN4のソースは、接地されている。NMOSトランジスタNN3のドレインは、PMOSトランジスタMP1のドレインとPMOSトランジスタMP3のゲートに接続されている。NMOSトランジスタMN4のドレインは、PMOSトランジスタMP2のドレインとPMOSトランジスタMP4のゲートに接続され、この接続点がレベルコンバータ105の出力ノードOUTとなる。以上の構成により、第1電圧VDDの電圧振幅を有する信号を第2電圧VHT1の電圧振幅を有する信号に変換することができる。インク吐出ヘッド100の信号処理回路101、複数のインク駆動回路104および監視回路107は、シリコン基板などの半導体基板に半導体集積回路として形成されうる。半導体集積回路は、PN接合を有するので、本体部からの第1電圧VDDの供給が遮断されると、第1電圧VDDの供給ライン電源ラインがほぼ接地レベルになる。したがって、レベルコンバータ105のうち第1電圧VDDの供給ラインに接続されているインバータ回路INV1、INV2の出力信号は、ほぼ接地レベルになり、NMOSトランジスタMN3、MN4がOFF状態になる。しかしながら、第1電圧VDDが印加されず、第2電圧VHT1が印加された状態では、トランジスタMP3、MP4のゲートの電圧が不定であるので、レベルコンバータ105の出力ノードOUTの電圧が不定となる。一方、監視回路107は、第1電圧VDDが印加されていない状態では、第1電圧VDDの供給ラインの電圧がほぼ接地レベルであるので、トランジスタMN2はOFF状態となる。そのため、停止信号線106上の停止信号は、論理ハイレベル、すなわち、ほぼ第3電圧VHT2の電圧になる。停止信号が論理ハイレベルである場合、インク駆動回路104の制御回路20のNOR回路23の出力レベルは、レベルコンバータ105の出力に関係なく論理ローレベルほぼ接地レベルになる。これにより、第1電圧VDDが印加されていない状態では、監視回路107のトランジスタMN1がOFF状態を維持するので、電気熱変換素子Rhに流れる電流を遮断することができる。一方、第1電圧VDDが適正に印加された状態では、監視回路107のトランジスタMN2がON状態を維持するので、停止信号線106上の停止信号が論理ローレベルとなり、通常の動作に影響を及ぼさないことが分かる。以上のように、第1実施形態によれば、第3電圧VHT2と接地との間に電圧降下回路108とトランジスタMN2とを直列に配置し、トランジスタMN2のゲートに第1電圧VDDが印加され、トランジスタMN2のドレインから停止信号が出力される。このような構成を採用することにより、監視回路107の構成を単純化することができる。これは、低コスト化に寄与しうる。また、第1実施形態によれば、各インク駆動回路104のレベルコンバータ105と駆動素子10との間にNOR回路23が配置され、NOR回路23の1つの入力端子に停止信号が供給される。このような単純な構成においても、第1電圧VDDの遮断時に駆動素子10を確実に停止させることができる。図4を参照しながら本発明の第2実施形態のインク吐出ヘッド100について説明する。なお、ここで言及しない事項は、第1実施形態にしたがいうる。第2実施形態は、第1実施形態のインク駆動回路104および監視回路107をインク駆動回路201および監視回路202で置き換えた構成を有する。各インク駆動回路201は、例えば、電気熱変換素子例えば、抵抗素子Rh、駆動素子10および制御回路220を含む。駆動素子10は、吐出用電圧VHと接地との間に、電気熱変換素子Rhと直列に接続されている。制御回路220は、信号処理回路101から吐出制御信号を受けて、論理ハイレベルが第1電圧VDDよりも高い第2電圧VHT1を有する駆動信号を駆動素子10に出力する。各インク駆動回路201の制御回路220は、監視回路107から停止信号線106に出力される停止信号に応じて駆動素子10による電気熱変換素子Rhの駆動を停止させるように構成されている。インク駆動回路201の制御回路220は、AND回路21と、レベルコンバータ105と、インバータ231と、プルアップトランジスタ232とを含みうる。AND回路21およびレベルコンバータ105については、第1実施形態と同様である。インバータ231は、電源電圧として第2電圧VHT1の供給を受けて動作する。インバータ231は、レベルコンバータ105から出力される駆動信号吐出制御信号に応じた信号を受ける入力端子、および、駆動素子10に接続された出力端子を有する。プルアップトランジスタ232は、監視回路107から停止信号線106に出力される停止信号に応じてインバータ231の入力端子の電圧をプルアップする。監視回路202は、第1電圧VDDを監視し、第1電圧VDDの低下に応じて停止信号を停止信号線106に出力する。各インク駆動回路201の制御回路220は、停止信号に応じて駆動素子10による電気熱変換素子Rhの駆動を停止させるように構成されている。監視回路202は、トランジスタNMOSトランジスタMN2と、電圧降下回路108とを含む。トランジスタMN2は、第1電圧VDDより高い第3電圧VHT2が供給される電源ノードPSNの側にドレインが接続され、接地の側にソースが接続され、第1電圧VDDがゲートに供給される。電圧降下回路108は、電源ノードPSNとトランジスタMN2のドレインとの間に配置されていて、トランジスタMN2のソースとドレインとの間に印加される電圧を低下させる。第2電圧VHT1と第3電圧VHT2とは、同じ電圧であってもよいし、異なる電圧であってもよい。監視回路202は、更に、カレントミラー回路240と、第4トランジスタMN5とを含む。カレントミラー回路240は、電源ノードPSNと電圧降下回路108との間に配置された第2トランジスタMP6と、電源ノードPSNと出力ノードOUTNとの間に配置された第3トランジスタMP7とで構成される。ここで、第2トランジスタMP6のゲートと第3トランジスタMP7のゲートは、第2トランジスタMP6のドレインに接続されている。第4トランジスタMN5は、出力ノードOUTNにドレインが接続され、接地の側にソースが接続され、トランジスタMN2のドレインにゲートが接続されている。停止信号線106に出力される停止信号は、この実施形態では、出力ノードOUTから出力される。ここで、出力ノードOUTNは、トランジスタMN2のドレインの電圧に依存して電圧が変化するノードである。本体部からの第1電圧VDDの供給が遮断され、その供給ラインの電圧がほぼ接地レベルになると、トランジスタMN2がOFF状態になり、トランジスタMP6には電流が流れない。したがって、トランジスタMN2のドレインおよびトランジスタMP6のドレインおよびゲートは、ほぼ第3電圧VHT2まで上昇する。トランジスタMN2のドレインは、トランジスタMN5のゲートと接続されているので、NMOSトランジスタMN5はON状態となる。一方、トランジスタMP6のドレインおよびゲートは、トランジスタMP7のゲートに接続されているので、トランジスタMP7はOFF状態となる。したがって、出力ノードOUTNから停止信号線106に出力される停止信号は、論理ローレベルほぼ接地レベルとなる。第1電圧VDDが印加されず、第2電圧VHT1が印加された状態では、トランジスタMP3、MP4のゲートの電圧が不定であるので、レベルコンバータ105の出力ノードOUTの電圧が不定となる。しかし、監視回路202の出力ノードOUTNから出力される停止信号は論理ローベルであるので、プルアップトランジスタ232がON状態となり、インバータINV3の入力信号を強制的に論理ハイレベルに固定することができる。したがって、駆動素子10としてのトランジスタMN1のゲートの電圧は、論理ローレベルほぼ接地レベルとなり、OFF状態を維持する。よって、電気熱変換素子Rhに流れる電流を遮断することができる。一方、第1電圧VDDが適正に印加された状態では、プルアップトランジスタ232はOFF状態になるので、通常の動作に影響を及ぼさないことが分かる。第2実施形態によれば、第1実施形態のようなNOR回路23を有するインク駆動回路104に比べて、少ない素子数でインク駆動回路201あるいは制御回路220を構成することができる。なお、CMOS構成のNOR回路は、一般には4つのトランジスタで構成され、CMOS構成のインバータ回路は、一般には2つのトランジスタで構成される。