実質的に平行に配置された第1半導体基板及び第2半導体基板と、前記第1半導体基板の前記第2半導体基板に対向する面である第1対向面に形成され、相互に略平行となる複数の第1パターンと、前記第2半導体基板の前記第1半導体基板に対向する面である第2対向面に形成され、相互に略平行となる複数の第2パターンと、前記複数の第1パターンと前記複数の第2パターンを交互に導通させることで螺旋状インダクタを形成する複数の交互導通部材と、を備えた半導体装置。請求項1に記載の半導体装置であって、前記螺旋状インダクタの内周側に、比透磁率が1以上である高透磁率部材を配置した、半導体装置。請求項2に記載の半導体装置であって、前記高透磁率部材は、前記第1半導体基板と前記第2半導体基板の間に充填されるように配置されている、半導体装置。請求項1~3の何れかに記載の半導体装置であって、前記第1半導体基板の前記第1対向面には第1凹部が形成されており、前記第1パターンの少なくとも一部は、前記第1凹部内に位置している、半導体装置。請求項1~4の何れかに記載の半導体装置であって、前記第2半導体基板の前記第2対向面には第2凹部が形成されており、前記第2パターンの少なくとも一部は、前記第2凹部内に位置している、半導体装置。請求項1~5の何れかに記載の半導体装置であって、前記複数の交互導通部材は、各第1パターンの延びる方向において相互にズレるように配置されている、半導体装置。請求項1~6の何れかに記載の半導体装置であって、前記複数の交互導通部材は、各第2パターンの延びる方向において相互にズレるように配置されている、半導体装置。しかし、特許文献1の螺旋状インダクタでは、裏面に配線が施されているので、チップをマウントする際は、インダクタンス値が損なわれないように、非導電性のマウント材料を用いる必要があるとともに、リードフレーム接地面を遠ざける必要がある。例えば、表面に熱発生する素子が形成され、熱抵抗の高い半導体基板を用いる場合は、裏面に接地面を取る場合がある。よって、特許文献1の螺旋状インダクタは、実装上の自由度が少ないという問題がある。本願発明の観点によれば、実質的に平行に配置された第1半導体基板及び第2半導体基板と、前記第1半導体基板の前記第2半導体基板に対向する面である第1対向面に形成され、相互に略平行となる複数の第1パターンと、前記第2半導体基板の前記第1半導体基板に対向する面である第2対向面に形成され、相互に略平行となる複数の第2パターンと、前記複数の第1パターンと前記複数の第2パターンを交互に導通させることで螺旋状インダクタを形成する複数の交互導通部材と、を備えた半導体装置が提供される。以上の構成によれば、前記螺旋状インダクタを形成しつつも、前記第1半導体基板の前記第1対向面と反対側の面を自由に利用することができる。従って、実装上の自由度を低下させることのない螺旋状インダクタが実現される。本願発明によれば、前記螺旋状インダクタを形成しつつも、前記第1半導体基板の前記第1対向面と反対側の面を自由に利用することができる。従って、実装上の自由度を低下させることのない螺旋状インダクタが実現される。本願明細書における具体的な数値は、何れも例示である。第1実施形態以下、図1~5を参照しつつ、第1実施形態を説明する。図1に示すように、本実施形態において半導体装置100は、実質的に平行に配置された第1半導体基板1及び第2半導体基板2と、複数の第1パターン3と、複数の第2パターン4と、複数のバンプ電極5交互導通部材と、によって構成されている。図2に示すように、第1半導体基板1の第2半導体基板2に対向する面である第1対向面1aと、第2半導体基板2の第1半導体基板1に対向する面である第2対向面2aは、相互に実質的に平行となるように配置されている。複数の第1パターン3は、図2及び図3に示すように、第1半導体基板1の第1対向面1aに形成され、相互に略平行となるように配置されている。複数の第2パターン4は、図2及び図5に示すように、第2半導体基板2の第2対向面2aに形成され、相互に略平行となるように配置されている。複数のバンプ電極5は、図2に示すように、複数の第1パターン3と複数の第2パターン4を交互に導通させることで螺旋状インダクタLを形成する。各バンプ電極5は、第1半導体基板1の第1対向面1aに対して直交するように延びている。各バンプ電極5は、第2半導体基板2の第2対向面2aに対して直交するように延びている。半導体装置100の適用例としては、IPDや、MMICモノリシックマイクロ波集積回路:一種類の半導体基板の上に能動素子受動素子を集積して作った回路、更に複数の機能をもつ回路を集積構成した回路。が挙げられる。半導体装置100の製造方法を簡単に説明すると、図1に示すように、第1半導体基板1の第1対向面1aに集積回路の要素となるトランジスタ6、抵抗7及びキャパシタ8を作製する。トランジスタ6、抵抗7及びキャパシタ8を作製した後、第1半導体基板1の第1対向面1a上に絶縁膜9を堆積する。次に、半導体装置100のワイヤーボンディングする箇所の絶縁膜9を除去する。その後、螺旋状インダクタLとなる部分に第1パターン3及びバンプ電極5を形成する。そして、第2半導体基板2を上下逆にして、第2パターン4を、第1半導体基板1上のバンプ電極5と接続して、螺旋状インダクタLを作製する。次に、半導体装置100の製造方法を詳細に説明する。第1半導体基板1の第1対向面1aには、シリコン酸化膜あるいはシリコン窒化膜等の絶縁膜9を堆積する。この絶縁膜9は、第1半導体基板1として半絶縁性基板を用いることにより複数の第1パターン3間の絶縁性が担保されるなら、必ずしも堆積しなくても良い。ここで、半絶縁性基板とは、例えば高抵抗シリコン基板、半絶縁性ガリウム砒素基板、サファア基板のことであり、要するに105Ωcm程度以上の抵抗率を有する基板を意味する。図3に示すように、複数の第1パターン3は、螺旋状インダクタLの螺旋中心軸Cに平行となる方向において等間隔となるように並べて形成されている。各第1パターン3は、図3に示す第1半導体基板1の平面視で、螺旋状インダクタLの螺旋中心軸Cに対して約80度の角度で傾くように延びて形成されている。各第1パターン3は、第1半導体基板1の第1対向面1aをエッチング除去した凹領域に形成しても良い。各第1パターン3は、スパッタ法、蒸着法、メッキ法の何れの形成方法を用いて形成しても良い。各第1パターン3の材料としては、金、銅等に代表される低抵抗金属が好ましい。各第1パターン3の厚さは、例えば2μm~10μm程度で、可能な範囲で厚い方がインダクタの特性が良くなる。各第1パターン3の幅と間隔は、バンプ電極5の形成技術によって決定される。各第1パターン3の幅と間隔を小さくすることで、螺旋状インダクタLを小型化することができる。各第1パターン3の幅は、80μm程度である。各第1パターン3の配置間隔は、10μm~20μm程度である。次に、図3及び図4に示すように、各第1パターン3の端部3aにバンプ電極5を形成する。バンプ電極5の形成方法は、例えば、実願平3-311156で開示されているように、予めバンプ電極5となるワイヤーを準備しておき、各第1パターン3の端部3aにワイヤーの端部を接続した後、所定の長さで切断する方法がある。また、各第1パターン3の端部3aのみ非常に厚い例えば30μm程度のメッキを施す方法もある。バンプ電極5の高さが高いほど、螺旋状インダクタLのインダクタンス値を大きくすることができるので、実装面積の小型化に寄与する。また、図2に示すように、第2半導体基板2の第2対向面2aには、シリコン酸化膜あるいはシリコン窒化膜等の絶縁膜10を堆積する。この絶縁膜10は、第2半導体基板2として半絶縁性基板を用いることにより複数の第2パターン4間の絶縁性が担保されるなら、必ずしも堆積しなくても良い。図5に示すように、複数の第2パターン4は、螺旋状インダクタLの螺旋中心軸Cに平行となる方向において等間隔になるように並べて形成されている。各第2パターン4は、図5に示す第2半導体基板2の底面視で、螺旋状インダクタLの螺旋中心軸Cに対して直交するように延びて形成されている。各第2パターン4は、第2半導体基板2の第2対向面2aをエッチング除去した凹領域に形成しても良い。各第2パターン4のその他の製法や寸法等は、第1パターン3と同様であるから、その説明は割愛する。各第2パターン4のうち、バンプ電極5が接続される端部4aは、他の部分と比較して厚く形成してもよい。また、各第2パターン4のうち、バンプ電極5が接続される端部4aは、他の部分と比較して第2半導体基板2側に窪んだ位置に形成されていてもよい。次に、第1半導体基板1と第2半導体基板2を夫々、所望の厚さ、サイズに成形する。第1半導体基板1及び第2半導体基板2の厚さは、例えば30μm~300μm程度である。それぞれの厚さは、相互に異なっていてもよい。次に、第1半導体基板1の裏面1b図2参照を図示しないリードフレームにマウントした後、第2半導体基板2を上下逆にし、第1半導体基板1の第1対向面1a上に形成したバンプ電極5が第2半導体基板2の第2対向面2a上に形成した第2パターン4の端部4aに接触するように、第1半導体基板1に対して第2半導体基板2を位置決めする。そして、例えば熱圧着法により、バンプ電極5を第2半導体基板2の第2パターン4の端部4aに接続する。これにより、第1半導体基板1の第2半導体基板2とバンプ電極5と、第2半導体基板2の第2パターン4と、が一体的な配線となって、図2に示す螺旋状インダクタLが完成する。図2に示すように、螺旋状インダクタLは、絶縁膜9と絶縁膜10によって挟まれている。第1半導体基板1と螺旋状インダクタLは、絶縁膜9によって隔てられている。第2半導体基板2と螺旋状インダクタLは、絶縁膜10によって隔てられている。本実施形態では、螺旋中心軸Cに対して、第1のパターン3を傾かせて、第2のパターン4を平行にして形成しているが、一体的な配線となればこの限りではない。以上の構成の半導体装置100によれば、第1半導体基板1の裏面1b図2参照にはパターンを形成しないので、第1半導体基板1の裏面1bを例えば接地面にするなど、自由に利用することができる。製造の順番を入れ替えることにより、第2半導体基板2の第2対向面2aと反対側の面である裏面2b図2参照を接地面にすることもできる。第1半導体基板1の裏面1bを接地面とした場合であって、第1半導体基板1又は第2半導体基板2、以下同様。が例えばシリコン基板の場合は、金とシリコンの合金からなるマウント材を用いてリードフレームに実装することができる。また、第1半導体基板1が例えばガリウム砒素の場合は、金と錫の合金からなるマウント材を用いてリードフレームに実装することができる。そして、その接地面から螺旋状インダクタLまでの距離は第1半導体基板1の厚みで確保できているので、第1半導体基板1の裏面1bに接地面を設けたとしても螺旋状インダクタLのインダクタ特性を損なうことはない。第2実施形態次に、図6~7を参照しつつ、本願発明の第2実施形態を説明する。ここでは、本実施形態が上記第1実施形態と異なる点を中心に説明し、重複する説明は適宜省略する。また、上記第1実施形態の各構成要素に対応する構成要素には原則として同一の符号を付すこととする。本実施形態では、図6に示すように、第1半導体基板1と第2半導体基板2の間に、比透磁率が1以上の高透磁率部材11を充填する構造を採用している。高透磁率部材11は、螺旋状インダクタLの内周側に形成される。高透磁率部材11は、好ましくは、図6に示すように、螺旋状インダクタLを完全に覆い隠すように形成される。次に、高透磁率部材11の形成方法を説明する。高透磁率部材11を第1半導体基板1と第2半導体基板2の間に充填する方法としては、先ず、図7に示すように、第1実施形態と同様、第1半導体基板1の第1対向面1aに絶縁膜9や第1パターン3を形成する。次に、例えば、特開2009-59960で開示されているように鉄シリサイドを用いた磁性体材料を積層した後、バンプ電極5を形成する領域と螺旋状インダクタL近傍以外の磁性体材料を除去し、高透磁率部材11を形成する。次にバンプ電極5を第1実施形態と同様に形成する。次に、第1実施形態と同様に第2半導体基板2を上下逆にして、螺旋状インダクタLを形成する。なお、高透磁率部材11は、第1半導体基板1に形成することに代えて、第2半導体基板2に形成してもよい。この場合、第1半導体基板1のバンプ電極5を第2半導体基板2の第2パターン4の端部4aに接続できるように、例えば、第2半導体基板2の第2パターン4のバンプ電極5と接続する端部4aを予め、高透磁率部材11から露出するようにしておくとよい。高透磁率部材11を形成する別の方法として、第1実施形態と同様に、図2に示す螺旋状インダクタLを形成した後、例えば特開平9-63827に開示されている磁性体樹脂を螺旋状インダクタL近傍に充填して、高透磁率部材11とすることもできる。また、第1半導体基板1の第1対向面1aに第1パターン3やバンプ電極5を形成し、第2半導体基板2の第2対向面2aに第2パターン4を形成し、これらの表面に絶縁膜を形成し、バンプ電極5と第2パターン4の接続部分のみ絶縁膜を除去した後、高透磁率部材11を形成しても良い。この場合、高透磁率部材11を充填する際に、接触する部分をエッチングする効果がある場合や特に第1パターン3、バンプ電極5及び第2パターン4の材料と直接接触することにより腐食等を起こし、抵抗の経時変化が起こる場合に絶縁膜によりそれらを防御することが可能である。以上説明したように、螺旋状インダクタLの内周側に、高透磁率部材11を配置したことで、高いインダクタンスを有する性能のよい螺旋状インダクタLを実現することができる。裏を返せば、螺旋状インダクタLの小型化にも寄与する。また、高透磁率部材11を第1半導体基板1と第2半導体基板2の間に充填したことで、第1半導体基板1と第2半導体基板2の相互連結の強度向上に寄与する。第3実施形態次に、図8~9を参照しつつ、本願発明の第3実施形態を説明する。ここでは、本実施形態が上記第1実施形態と異なる点を中心に説明し、重複する説明は適宜省略する。また、上記第1実施形態の各構成要素に対応する構成要素には原則として同一の符号を付すこととする。本実施形態において、複数のバンプ電極5は、図8に示すように第1パターン3の延びる方向において相互にズレるように、即ち、図9に示す第2パターン4の延びる方向において相互にズレるように形成されている。この場合、隣り合うバンプ電極5間のギャップを効果的に確保できるので、図8に示すように複数の第1パターン3を狭い間隔で配置することができる。同様に、図9に示すように第2パターン4を狭い間隔で配置することができる。従って、螺旋状インダクタLをコンパクトにすることができる。第4実施形態次に、図10を参照しつつ、本願発明の第4実施形態を説明する。ここでは、本実施形態が上記第1実施形態と異なる点を中心に説明し、重複する説明は適宜省略する。また、上記第1実施形態の各構成要素に対応する構成要素には原則として同一の符号を付すこととする。本実施形態では、図10に示すように、第1半導体基板1の第1対向面1aの一部をエッチングで除去することで、第1半導体基板1の第1対向面1aに第1凹部1cを形成している。そして、第1パターン3のうちバンプ電極5が形成される端部3a図3も併せて参照以外の部分は第1凹部1c内に形成している。同様に、第2半導体基板2の第2対向面2aの一部をエッチングにより除去することで、第2半導体基板2の第2対向面2aに第2凹部2cを形成している。そして、第2パターン4のうちバンプ電極5が接続される端部4a図5も併せて参照以外の部分は第2凹部2c内に形成している。以上の構成によれば、螺旋状インダクタLのインダクタンスが高くなるという効果が得られる。また、第1凹部1cや第2凹部2cのエッチング深さが深いほど、インダクタンス値は増加する。従って、バンプ電極5の高さをあまり確保できない場合、螺旋状インダクタLのインダクタンスを確保する手段として、第1凹部1cや第2凹部2cを利用した本アイデアは特に有益となる。なお、第1パターン3や第2パターン4の上下には、上記第2実施形態で示したように絶縁膜を形成しておいてもよい。また、上記第2実施形態のように、第1半導体基板1と第2半導体基板2の間には高透磁率部材11を充填させておいてもよい。また、図10に示すように第1凹部1cと第2凹部2cを両方形成することに代えて、第1凹部1cと第2凹部2cのうち何れか一方のみを形成することにしてもよい。