被写体からの光を光電変換して信号電荷を生成する受光素子に複数段に接続され、前記受光素子が生成した信号電荷を順次蓄積して出力側に転送する複数の信号電荷蓄積転送部を備えた撮像素子を駆動する駆動装置であって、撮影速度の情報を入力する撮影速度情報入力手段と、前記撮影速度が予め定められた撮影速度閾値未満であることを条件に、前記撮影速度に応じた周波数を有する第1駆動信号を前記各信号電荷蓄積転送部に出力する第1駆動信号出力手段と、前記撮影速度が前記撮影速度閾値以上であることを条件に、前記撮影速度に応じた周波数を有し、前記第1駆動信号よりも電圧振幅が大きく、かつ、前記各信号電荷蓄積転送部が転送する信号電荷の転送容量を前記第1駆動信号よりも大きく設定する第2駆動信号を前記各信号電荷蓄積転送部に出力する第2駆動信号出力手段と、を備えたことを特徴とする駆動装置。被写体からの光を光電変換して信号電荷を生成する受光素子に複数段に接続され、前記受光素子が生成した信号電荷を順次蓄積して出力側に転送する複数の信号電荷蓄積転送部を備えた撮像素子と、前記撮像素子を駆動する請求項1に記載の駆動装置と、前記撮像素子からの信号を処理して映像信号を出力する信号処理回路と、を備えたことを特徴とする撮像装置。被写体からの光を光電変換して信号電荷を生成する受光素子に複数段に接続され、前記受光素子が生成した信号電荷を順次蓄積して出力側に転送する複数の信号電荷蓄積転送部を備えた撮像素子を駆動する駆動方法であって、撮影速度の情報を入力するステップと、前記撮影速度が予め定められた撮影速度閾値未満であることを条件に、前記撮影速度に応じた周波数を有する第1駆動信号を前記各信号電荷蓄積転送部に出力するステップと、前記撮影速度が前記撮影速度閾値以上であることを条件に、前記撮影速度に応じた周波数を有し、前記第1駆動信号よりも電圧振幅が大きく、かつ、前記各信号電荷蓄積転送部が転送する信号電荷の転送容量を前記第1駆動信号よりも大きく設定する第2駆動信号を前記各信号電荷蓄積転送部に出力するステップと、を含むことを特徴とする駆動方法。本発明は、前述のような事情に鑑みてなされたものであり、高速駆動時のダイナミックレンジを従来よりも拡大することができる駆動装置及び駆動方法並びに駆動装置を備えた撮像装置を提供することを目的とする。本発明の駆動装置は、被写体からの光を光電変換して信号電荷を生成する受光素子に複数段に接続され、前記受光素子が生成した信号電荷を順次蓄積して出力側に転送する複数の信号電荷蓄積転送部を備えた撮像素子を駆動する駆動装置であって、撮影速度の情報を入力する撮影速度情報入力手段と、前記撮影速度が予め定められた撮影速度閾値未満であることを条件に、前記撮影速度に応じた周波数を有する第1駆動信号を前記各信号電荷蓄積転送部に出力する第1駆動信号出力手段と、前記撮影速度が前記撮影速度閾値以上であることを条件に、前記撮影速度に応じた周波数を有し、前記第1駆動信号よりも電圧振幅が大きく、かつ、前記各信号電荷蓄積転送部が転送する信号電荷の転送容量を前記第1駆動信号よりも大きく設定する第2駆動信号を前記各信号電荷蓄積転送部に出力する第2駆動信号出力手段と、を備えた構成を有している。この構成により、本発明の駆動装置は、撮影速度が撮影速度閾値以上である場合に、撮影速度に応じた周波数を有し、第1駆動信号よりも電圧振幅が大きく、かつ、各信号電荷蓄積転送部が転送する信号電荷の転送容量を第1駆動信号よりも大きく設定する第2駆動信号を各信号電荷蓄積転送部に出力するので、高速駆動時のダイナミックレンジを従来よりも拡大することができる。本発明の撮像装置は、被写体からの光を光電変換して信号電荷を生成する受光素子に複数段に接続され、前記受光素子が生成した信号電荷を順次蓄積して出力側に転送する複数の信号電荷蓄積転送部を備えた撮像素子と、前記撮像素子を駆動する駆動装置と、前記撮像素子からの信号を処理して映像信号を出力する信号処理回路と、を備えた構成を有している。この構成により、本発明の撮像装置は、高速駆動時のダイナミックレンジを従来よりも拡大することができる駆動装置を備えるので、被写体像の画質を向上させることができる。本発明の駆動方法は、被写体からの光を光電変換して信号電荷を生成する受光素子に複数段に接続され、前記受光素子が生成した信号電荷を順次蓄積して出力側に転送する複数の信号電荷蓄積転送部を備えた撮像素子を駆動する駆動方法であって、撮影速度の情報を入力するステップと、前記撮影速度が予め定められた撮影速度閾値未満であることを条件に、前記撮影速度に応じた周波数を有する第1駆動信号を前記各信号電荷蓄積転送部に出力するステップと、前記撮影速度が前記撮影速度閾値以上であることを条件に、前記撮影速度に応じた周波数を有し、前記第1駆動信号よりも電圧振幅が大きく、かつ、前記各信号電荷蓄積転送部が転送する信号電荷の転送容量を前記第1駆動信号よりも大きく設定する第2駆動信号を前記各信号電荷蓄積転送部に出力するステップと、を含む構成を有している。この構成により、本発明の駆動方法は、撮影速度が撮影速度閾値以上である場合に、撮影速度に応じた周波数を有し、第1駆動信号よりも電圧振幅が大きく、かつ、各信号電荷蓄積転送部が転送する信号電荷の転送容量を第1駆動信号よりも大きく設定する第2駆動信号を各信号電荷蓄積転送部に出力するので、高速駆動時のダイナミックレンジを従来よりも拡大することができる。本発明は、高速駆動時のダイナミックレンジを従来よりも拡大することができるという効果を有する駆動装置及び駆動方法並びに駆動装置を備えた撮像装置を提供することができるものである。以下、本発明の実施形態について図面を用いて説明する。第1実施形態図1は、本実施形態における駆動装置10及び画素周辺記録型撮像素子70の模式的な構成図である。図1に示すように、駆動装置10は、FPGAFieldProgrammableGateArray20、露光パルス出力部30、蓄積転送パルス出力部40、垂直転送パルス出力部50、水平転送パルス出力部60を備えている。FPGA20は、撮影速度を示す撮影速度情報を入力するとともに、電圧振幅が例えば3.3Vp-pボルトピークツーピーク程度でデューティ比が50のタイミングパルスTP1~TP4を生成して出力するようになっている。露光パルス出力部30は、入力したタイミングパルスTP1からデューティ比が50の露光パルスφPGを生成し、生成した露光パルスφPGを画素周辺記録型撮像素子70に出力するようになっている。蓄積転送パルス出力部40は、入力したタイミングパルスTP2からデューティ比が50の蓄積転送パルスφMを生成し、生成した蓄積転送パルスφMを画素周辺記録型撮像素子70に出力するようになっている。本実施形態では、蓄積転送パルス出力部40は、4相の蓄積転送パルスφM1~φM4を出力するものとする。なお、蓄積転送パルス出力部40は、本発明に係る第1駆動信号出力手段、第2駆動信号出力手段を構成する。垂直転送パルス出力部50は、入力したタイミングパルスTP3からデューティ比が50の垂直転送パルスφVを生成し、生成した垂直転送パルスφVを画素周辺記録型撮像素子70に出力するようになっている。水平転送パルス出力部60は、入力したタイミングパルスTP4からデューティ比が50の水平転送パルスφHを生成し、生成した水平転送パルスφHを画素周辺記録型撮像素子70に出力するようになっている。画素周辺記録型撮像素子70は、フォトダイオード以下PDという。71、CCDメモリ80、垂直転送CCD72、水平転送CCD73、出力回路74を含む。PD71は、露光パルスφPGを入力すると被写体からの光を受光し、光信号を電気信号に変換して信号電荷を生成する受光素子である。CCDメモリ80は、PD71に直結され、蓄積転送パルスφM1~φM4に基づいて、PD71が生成した信号電荷を順次蓄積しながら転送するようになっている。このCCDメモリ80は、本発明に係る信号電荷蓄積転送部を構成する。なお、一般的な画素周辺記録型撮像素子におけるCCDメモリの段数は100程度であるが、図1では説明の便宜上、CCDメモリ80は、PD71に隣接する初段のCCDメモリ81、次段のCCDメモリ82、最終段のCCDメモリ88を含む8段構成としている。垂直転送CCD72は、複数のCCDを備え、CCDメモリ88からの信号電荷を図中上側から下側の方向に順次転送し、水平転送CCD73に出力するようになっている。水平転送CCD73は、複数のCCDを備え、垂直転送CCD72からの信号電荷を図中右側から左側に転送し、出力回路74に出力するようになっている。出力回路74は、水平転送CCD73からの信号電荷を電圧に変換して出力するようになっている。駆動装置10は、画素周辺記録型撮像素子70の駆動を、撮影段階及び読出段階の2段階で行うようになっている。具体的には、駆動装置10のFPGA20は、撮影を開始してからCCDメモリ80の全てに信号電荷が蓄積されるまでを撮影段階とし、それ以降を読出段階として、露光パルス出力部30、蓄積転送パルス出力部40、垂直転送パルス出力部50及び水平転送パルス出力部60に、撮影段階又は読出段階に応じたタイミングパルスTP1~TP4や撮影段階又は読出段階を示す信号を出力するようになっている。撮影段階では、露光パルス出力部30及び蓄積転送パルス出力部40により、PD71及びCCDメモリ80が駆動され、PD71で生成された信号電荷がCCDメモリ81~88に順次蓄積される。読出段階では、蓄積転送パルス出力部40、垂直転送パルス出力部50及び水平転送パルス出力部60により、CCDメモリ80、垂直転送CCD72及び水平転送CCD73が駆動され、CCDメモリ80に蓄積された信号電荷が出力回路74を通して読み出される。なお、駆動装置10は、CCDメモリ80、垂直転送CCD72、水平転送CCD73の駆動に、2相駆動、3相駆動、4相駆動等の駆動方式を用いることができる。次に、露光パルス出力部30及び蓄積転送パルス出力部40に係る詳細な構成について、図2を用いて説明する。図2に示すように、FPGA20は、タイミングパルスTP1としてタイミングパルスTP11及びTP12を露光パルス出力部30に出力するようになっている。また、FPGA20は、タイミングパルスTP2としてタイミングパルスTP21~TP24を蓄積転送パルス出力部40に出力するようになっている。露光パルス出力部30は、第1露光パルス出力部31及び第2露光パルス出力部32を備えている。第1露光パルス出力部31は、FPGA20からタイミングパルスTP11を入力して電圧変換することにより露光パルスφPG1を生成して出力するようになっている。第2露光パルス出力部32は、FPGA20からタイミングパルスTP12を入力して電圧変換することにより露光パルスφPG2を生成して出力するようになっている。蓄積転送パルス出力部40は、第1蓄積転送パルス出力部41、第2蓄積転送パルス出力部42、第3蓄積転送パルス出力部43、第4蓄積転送パルス出力部44を備えている。第1蓄積転送パルス出力部41は、FPGA20からタイミングパルスTP21を入力して電圧変換することにより蓄積転送パルスφM1を生成して出力するようになっている。同様に、第2蓄積転送パルス出力部42、第3蓄積転送パルス出力部43及び第4蓄積転送パルス出力部44は、それぞれ、FPGA20からタイミングパルスTP22、TP23及びTP24を入力して電圧変換することにより蓄積転送パルスφM2、φM3及びφM4を生成して出力するようになっている。画素周辺記録型撮像素子70は、例えば、nシリコン層、p-シリコン層、n-シリコン層が順次積層されて形成されており、PD71を構成するn-シリコン層とPD電極71a及び71b、CCDメモリ81~88の電極であるCCDメモリ電極81a、82a、88aを含む。PD電極71aは、第1露光パルス出力部31に接続され、露光パルスφPG1を入力するようになっている。PD電極71bは、第2露光パルス出力部32に接続され、露光パルスφPG2を入力するようになっている。CCDメモリ電極81a及び85aは、第1蓄積転送パルス出力部41に接続され、蓄積転送パルスφM1を入力するようになっている。CCDメモリ電極82a及び86aは、第2蓄積転送パルス出力部42に接続され、蓄積転送パルスφM2を入力するようになっている。CCDメモリ電極83a及び87aは、第3蓄積転送パルス出力部43に接続され、蓄積転送パルスφM3を入力するようになっている。CCDメモリ電極84a及び88aは、第4蓄積転送パルス出力部44に接続され、蓄積転送パルスφM4を入力するようになっている。次に、第1蓄積転送パルス出力部41に係る構成について、図3を用いてさらに詳細に説明する。図3に示すように、FPGA20は、撮影速度に応じた周波数のタイミングパルスTP21を生成して出力するパルス出力部21と、撮影速度に基づいてCCDメモリ80の駆動電圧を設定するための制御信号を出力する駆動電圧設定部22と、を備えている。パルス出力部21は、撮影段階において、撮影速度情報を入力し、撮影速度に応じた周波数を有するタイミングパルスTP21を生成して第1蓄積転送パルス出力部41に出力するようになっている。例えば、パルス出力部21は、撮影速度が100万フレーム/秒の場合、周波数が1MHz1周期=1μs、電圧振幅が3.3Vp-p程度、デューティ比が50のタイミングパルスTP21を生成するものである。なお、パルス出力部21は、本発明に係る撮影速度情報入力手段を構成する。一方、パルス出力部21は、読出段階において、例えば、周波数が100kHz1周期=10μs、電圧振幅が3.3Vp-p程度、デューティ比が50のタイミングパルスTP21を生成して第1蓄積転送パルス出力部41に出力するようになっている。駆動電圧設定部22は、予め定められた撮影速度閾値のデータを記憶するメモリ図示省略を備えている。駆動電圧設定部22は、撮影段階において、撮影速度情報を入力し、撮影速度が撮影速度閾値未満の場合はローレベルの制御信号TPCを出力し、撮影速度が撮影速度閾値以上の場合はハイレベルの制御信号TPCを出力するようになっている。なお、駆動電圧設定部22は、本発明に係る撮影速度情報入力手段を構成する。一方、駆動電圧設定部22は、読出段階において、例えば、ローレベルの制御信号TPCを出力するようになっている。第1蓄積転送パルス出力部41は、電圧変換素子41a及び41b、ドライバ素子41cを備えている。この第1蓄積転送パルス出力部41は、撮影段階及び読出段階において同様な動作を行うものとする。電圧変換素子41aは、例えば15Vの電源に接続されており、制御信号TPCのレベルに基づいて電源電圧を供給電圧VHに変換してドライバ素子41cに出力するようになっている。例えば、電圧変換素子41aは、制御信号TPCがローレベルである場合は供給電圧VH=12Vを出力し、制御信号TPCがハイレベルである場合は供給電圧VH=13.5Vを出力するものである。電圧変換素子41bは、例えば-5Vの電源に接続されており、制御信号TPCのレベルに基づいて電源電圧を供給電圧VLに変換してドライバ素子41cに出力するようになっている。例えば、電圧変換素子41bは、制御信号TPCがローレベルである場合は供給電圧VL=0Vを出力し、制御信号TPCがハイレベルである場合は供給電圧VL=-1.5Vを出力するものである。ドライバ素子41cは、パルス出力部21からのタイミングパルスTP21と、電圧変換素子41aから供給される供給電圧VHと、電圧変換素子41bから供給される供給電圧VLと、を入力するようになっている。そして、ドライバ素子41cは、供給電圧VH及びVLに基づいて、タイミングパルスTP21の周波数を有し、デューティ比が50の蓄積転送パルスφM1を生成して出力するようになっている。具体的には、ドライバ素子41cは、図示のように、例えば、撮影速度が100万フレーム/秒の場合は、周波数が1MHz1周期=1μs、電圧振幅が3.3Vp-p程度、デューティ比が50のタイミングパルスTP21から、周波数が1MHz1周期=1μs、VL=0V、VH=12V、デューティ比が50の蓄積転送パルスφM1を生成して出力するものである。以上の説明では、第1蓄積転送パルス出力部41を例示したが、図2に示した第1露光パルス出力部31、第2露光パルス出力部32、第2蓄積転送パルス出力部42、第3蓄積転送パルス出力部43、第4蓄積転送パルス出力部44の構成も第1蓄積転送パルス出力部41と同様の構成である。次に、撮影段階において、図2に示した画素周辺記録型撮像素子70の各電極に印加されるパルス波形を図4に示す。PD電極71aに印加されるφPG1と、PD電極71bに印加されるφPG2は、位相が互いに同じで電圧振幅が異なっている。例えば、φPG1の電圧振幅は、φPG2の電圧振幅の1/2である。CCDメモリ電極81a、85aに印加されるφM1は、φPG2に対して位相が1/4周期遅れ、電圧振幅は同じである。以下、φM2~φM3は、φM1と電圧振幅が同じで、φM1に対して位相が順次1/4周期ずつ遅れた波形である。次に、波形なまりの程度を表す指標である1/4周期時電圧について図5を用いて説明する。この波形なまりとは、波形の立ち上がり及び立ち上がりが鈍化することをいう。図5において、実線は波形なまりがない波形を示し、点線は波形なまりがある波形を示している。1周期をTとした場合、電圧波形の立ち上がり時からT/4時間経過した時点での電圧が1/4周期時電圧である。図示のように、VL=0V、VH=12Vの駆動電圧を、6Vを中心電圧として画素周辺記録型撮像素子70に印加したとする。1/4周期時電圧は、撮影速度が比較的低速のときは12Vを示し、撮影速度が高速になるに従って6Vに漸近する。したがって、VL=0V、VH=12Vの駆動電圧を印加した場合は、1/4周期時電圧は12Vから6Vの間の値を取り得る。図6は、本実施形態におけるCCDメモリ80の1/4周期時電圧の撮影速度依存性を示すシミュレーション結果である。CCDメモリ80は、1/4周期時電圧が12Vの場合に電荷転送容量が最大になるよう設計してある。すなわち、1/4周期時電圧が12Vよりも大きくなるに従って、又は、1/4周期時電圧が12Vよりも小さくなるに従って、CCDメモリ80の電荷転送容量は減少する構成となっている。図6に示した例では、VL=0VとVH=12Vの電圧以下第1駆動電圧という。でのデータ黒丸と、VL=-1.5VとVH=13.5Vの電圧以下第2駆動電圧という。でのデータ白丸と、を図示している。以下、第1駆動電圧での駆動信号を第1駆動信号といい、第2駆動電圧での駆動信号を第2駆動信号という。第1駆動信号及び第2駆動信号によるCCDメモリ80の駆動信号波形を図7に示す。図7は、撮影段階において、例えば、撮影速度が100万フレーム/秒の場合の、第1駆動信号図7a及び第2駆動信号図7bのそれぞれについて、実線は理想的な電圧波形波形なまりなしを示し、点線は実際の電圧波形波形なまりありを示している。撮影速度が速くなるに従って波形なまりが大きくなり、その波形は6Vに漸近する。第1駆動信号及び第2駆動信号は、ともに6Vを中心とした電圧振幅を有する。図6に戻り、シミュレーション結果のデータによれば、撮影速度が1万フレーム/秒から30万フレーム/秒程度までの領域波形なまりなしでは、第1駆動信号黒丸の方が第2駆動信号白丸よりもCCDメモリ80の電荷転送容量を大きく設定することができる。しかしながら、撮影速度が80万フレーム/秒程度以上の領域波形なまりありでは、第2駆動信号の方が第1駆動信号よりもCCDメモリ80の電荷転送容量を大きく設定することができる。なお、撮影速度が50万フレーム/秒程度では、第1駆動信号及び第2駆動信号での電荷転送容量はほぼ同じである。撮影段階におけるCCDメモリ80の駆動方法に関し、従来は撮影速度にかかわらず駆動電圧を一定としていた。例えば、従来の駆動方法では、第1駆動信号のみでCCDメモリ80を駆動していた。これに対し、図6に示した結果より、撮影速度が50万フレーム/秒程度から80万フレーム/秒程度までの間に撮影速度閾値を設定し、この撮影速度閾値を基準としてCCDメモリ80の駆動電圧を切り替えれば、CCDメモリ80の電荷転送容量を従来よりも向上させることができることがわかる。すなわち、駆動装置10は、撮影速度閾値よりも撮影速度が遅い領域では第1駆動信号でCCDメモリ80を駆動し、撮影速度閾値よりも撮影速度が速い領域では第1駆動信号から第2駆動信号に切り替えてCCDメモリ80を駆動することにより、CCDメモリ80の電荷転送容量を従来よりも向上させることができることがわかる。ここで、ノイズレベルは撮影速度に依存せず一定であるので、駆動装置10は、撮影速度閾値を基準として駆動電圧を切り替えることにより、撮影速度閾値以上の高速駆動時において画素周辺記録型撮像素子70のダイナミックレンジを拡大できることになる。次に、試作品のダイナミックレンジの測定結果について図8を用いて説明する。図8は、試作品について撮影速度に対する画素周辺記録型撮像素子70のダイナミックレンジ測定結果を示す図であって、図6と同様に、第1駆動信号によるデータを黒丸で示し、第2駆動信号によるデータを白丸で示している。図8に示すように、第1駆動信号による駆動でのダイナミックレンジは、撮影速度が比較的遅い領域では54.0dBであり、撮影速度が50万フレーム/秒程度から徐々に狭くなり、200万フレーム/秒では36.8dBであった。一方、第2駆動信号による駆動でのダイナミックレンジは、撮影速度が比較的遅い領域では52.3dBであり、撮影速度が50万フレーム/秒程度から徐々に狭くなり、200万フレーム/秒では41.5dBであった。また、第1駆動信号による駆動と第2駆動信号による駆動とでダイナミックレンジの特性カーブが交差しており、交差した位置の撮影速度は70万フレーム/秒程度であった。そこで、70万フレーム/秒を撮影速度閾値とし、撮影速度閾値未満の撮影速度では第1駆動信号による駆動を行い、撮影速度閾値以上の撮影速度では第2駆動信号による駆動を行うことにより、従来の駆動方式よりもダイナミックレンジを拡大することができることがわかった。具体的には、例えば200万フレーム/秒の撮影速度では、画素周辺記録型撮像素子70のダイナミックレンジは36.8dBから41.5dBとなるので、本実施形態における駆動装置10は、4.7dBも拡大できることになる。次に、本実施形態における駆動装置10の動作について、図1、図2及び図9を用いて説明する。図9は、駆動装置10の動作を示すフローチャートである。駆動電圧設定部22は、撮影速度情報を入力しステップS11、撮影速度が撮影速度閾値未満か否かを判断するステップS12。以下、撮影速度閾値を70万フレーム/秒とする。ステップS12において、撮影速度が70万フレーム/秒未満の場合は、駆動電圧設定部22は、ローレベルの制御信号TPCを電圧変換素子41a及び41bに出力するステップS13。電圧変換素子41aは、15Vの電源電圧を供給電圧VH=12Vに変換してドライバ素子41cに出力し、電圧変換素子41bは、-5Vの電源電圧を供給電圧VL=0Vに変換してドライバ素子41cに出力するステップS14。ドライバ素子41cは、パルス出力部21から撮影速度に応じた周波数のタイミングパルスTP21、供給電圧VH=12V、供給電圧VL=0Vを入力し、撮影速度に応じた周波数を有する第1駆動電圧のφM1をCCDメモリ80に出力する。同様に、露光パルス出力部30が有するドライバ素子、蓄積転送パルス出力部40が有するドライバ素子41c以外のドライバ素子も、第1駆動電圧のφPG、φMをPD71及びCCDメモリ80に出力するステップS15。例えば、撮影速度が50万フレーム/秒の場合は、ドライバ素子41cは、周波数が500kHz1周期=2μs、VL=0V、VH=12V、デューティ比が50の矩形波を駆動信号としてPD71及びCCDメモリ80に出力する。ただし、PD71のPD電極71aに印加されるφPG1は、例えば、VL=0V、VH=6Vである。一方、ステップS12において、撮影速度が70万フレーム/秒以上の場合は、駆動電圧設定部22は、ハイレベルの制御信号TPCを電圧変換素子41a及び41bに出力するステップS16。電圧変換素子41aは、15Vの電源電圧を供給電圧VH=13.5Vに変換してドライバ素子41cに出力し、電圧変換素子41bは、-5Vの電源電圧を供給電圧VL=-1.5Vに変換してドライバ素子41cに出力するステップS17。ドライバ素子41cは、パルス出力部21から撮影速度に応じた周波数のタイミングパルスTP21、供給電圧VH=13.5V、供給電圧VL=-1.5Vを入力し、撮影速度に応じた周波数を有する第2駆動電圧のφM1をCCDメモリ80に出力する。同様に、露光パルス出力部30が有するドライバ素子、蓄積転送パルス出力部40が有するドライバ素子41c以外のドライバ素子も、第2駆動電圧のφPG、φMをPD71及びCCDメモリ80に出力するステップS18。例えば、撮影速度が100万フレーム/秒の場合は、ドライバ素子41cは、周波数が1MHz1周期=1μs、VL=-1.5V、VH=13.5V、デューティ比が50の矩形波を駆動信号としてPD71及びCCDメモリ80に出力する。ただし、PD71のPD電極71aに印加されるφPG1は、例えば、VL=-1.0V、VH=7.0Vである。以上説明したステップS11~S18が、撮影段階における駆動装置10の動作である。以下、駆動装置10が、撮影段階に続いて行う読出段階についての動作を説明する。FPGA20は、CCDメモリ80に蓄積された信号電荷を外部に読み出す制御を行う。すなわち、FPGA20は、読出用の蓄積転送パルスφMをCCDメモリ80に出力しステップS19、垂直転送パルスφVを垂直転送CCD72に出力しステップS20、水平転送パルスφHを水平転送CCD73に出力するステップS21。その結果、信号電荷は、出力回路74を介して画素周辺記録型撮像素子70の外部に出力される。ここで、読出用の蓄積転送パルスφM、垂直転送パルスφV、水平転送パルスφHは、例えば、周波数が100kHz、電圧振幅が12Vp-p、デューティ比が50の駆動パルスである。以上のように、本実施形態における駆動装置10は、蓄積転送パルス出力部40が、撮影速度が撮影速度閾値未満の場合は第1駆動信号で、また、撮影速度が撮影速度閾値以上の場合は第1駆動信号よりも電荷転送容量を大きく設定する第2駆動信号で、CCDメモリ80を駆動する構成としたので、高速駆動時のダイナミックレンジを従来よりも拡大することができる。第2実施形態図10に示すように、本実施形態における撮像装置90は、図1に示した駆動装置10及び画素周辺記録型撮像素子70、被写体光を入射して集光するレンズ91、撮影速度を設定する撮影速度設定部92、アナログ信号の処理を行うアナログ信号処理部93、アナログ信号をデジタル信号に変換以下AD変換という。するAD変換部94、デジタルの信号の処理を行うデジタル信号処理部95、映像信号を記憶する映像信号メモリ96、映像信号を出力する映像信号出力部97、映像を表示する表示部98を備えている。なお、駆動装置10及び画素周辺記録型撮像素子70の構成については、第1実施形態で説明したので省略する。また、アナログ信号処理部93及びデジタル信号処理部95は、本発明に係る信号処理回路を構成する。また、撮像装置90は、図示を省略したが、CPU、ROM、RAM等を備えた制御部を有し、この制御部がROMに記憶されたプログラムに基づいて装置全体の制御を行うようになっている。撮影速度設定部92は、例えば、キーボード、ディスプレイ等を備え、撮影者がキーボードを操作して撮影速度が設定されるようになっている。設定された撮影速度のデータは撮影速度情報として駆動装置10に出力される。駆動装置10は、第1実施形態で説明したように、撮影段階において、撮影速度と撮影速度閾値とを比較し、撮影速度に応じた周波数を有する第1駆動信号又は第2駆動信号を生成して画素周辺記録型撮像素子70図1参照のPD71及びCCDメモリ80を駆動する。その結果、レンズ91を通過してPD71に入射した光信号の信号電荷は、順次、CCDメモリ80CCDメモリ81~88に蓄積される。その後、駆動装置10は、CCDメモリ80に蓄積された信号電荷の読み出しの駆動を行う。すなわち、駆動装置10は、読出用の蓄積転送パルスφMをCCDメモリ80に出力し、垂直転送パルスφVを垂直転送CCD72に出力し、水平転送パルスφHを水平転送CCD73に出力する。その結果、CCDメモリ80に蓄積された信号電荷が出力回路74経由でアナログ信号処理部93に出力される。アナログ信号処理部93は、画素周辺記録型撮像素子70から出力されるアナログ信号に対して自動利得調整や相関二重サンプリング処理等のアナログ信号処理を行って、AD変換部94に出力する。AD変換部94は、アナログ信号処理部93が出力するアナログ信号をデジタル信号に変換し、デジタル信号処理部95に出力する。デジタル信号処理部95は、AD変換部94から得られる映像信号に対し、撮影時のフレームに対応させた並べ替えや、補間処理及びホワイトバランス補正、RGB/YC変換処理等のデジタル信号処理を行って、映像信号メモリ96に出力する。映像信号メモリ96は、デジタル信号処理部95からのデジタル値の映像信号を入力して記憶する。この映像信号メモリ96は、例えば数千フレーム程度の映像信号を保存することができる。映像信号出力部97は、映像信号メモリ96からの映像信号を例えばHD-SDIHighDefinitionSerialDigitalInterfaceの規格の映像信号に変換し、表示部98及び外部装置図示省略に所定レートで出力する。例えば、通常のテレビレートの場合、映像信号出力部97は30フレーム/秒で映像信号を出力する。表示部98は、例えば液晶ディスプレイで構成され、映像信号出力部97が出力する映像信号に基づいた映像を表示する。以上のように、本実施形態における撮像装置90は、駆動装置10を備えたことにより、高速駆動時のダイナミックレンジを従来よりも拡大することができる。その結果、撮像装置90は、被写体像の画質を向上させることができる。