複数チャネルオシロスコープの各チャネルが、入力信号を受ける前置増幅器と上記入力信号から得たサンプルデータを出力するデジタイザとを有し、上記サンプルデータが波形を表し、上記前置増幅器及び上記デジタイザがスイッチを介して直列に結合されてチャネル経路を形成する上記複数チャネルオシロスコープのインターリーブデジタイザチャネルを校正する方法であって、各チャネル経路の出力用の帯域幅強調フィルタを校正して、周波数及び位相特性を補償し、上記スイッチをインターリーブモードにして、上記複数チャネルの1つ用の上記前置増幅器に供給される上記入力信号をそのチャネルの上記デジタイザに供給して基準デジタイザチャネル経路を形成すると共に、上記複数チャネルの別の1つ用の上記デジタイザに供給してインターリーブデジタイザチャネル経路を形成し、マッチフィルタを上記インターリーブチャネル経路の出力に適用したときに、上記インターリーブデジタイザチャネル経路の出力が全周波数にて上記基準デジタイザチャネル経路の出力に位相及び大きさでマッチさせるように、上記基準デジタイザチャネル経路用及び上記インターリーブデジタイザチャネル経路用の対応する上記帯域幅強調フィルタの出力に対して高速フーリエ変換を実行して上記インターリーブデジタイザ経路用の上記マッチフィルタを計算するインターリーブデジタイザチャネルの校正方法。複数チャネルの試験測定機器の各チャネルが前置増幅器を有し、該前置増幅器がスイッチを介してデジタイザに直列結合されて入力信号を受け、上記デジタイザが波形を表すデータサンプルを発生し、製造用校正定数を用いて上記デジタルの各々からの出力を校正する各チャネル用の帯域幅強調フィルタを形成し、各チャネルの上記帯域幅にわたって大きさ及び位相特性を補正する形式である上記試験測定機器用のインターリーブデジタイザチャネルを校正する方法であって、上記スイッチをインターリーブモードにして、上記複数チャネルの1つ用の上記前置増幅器を介して供給される上記入力信号をそのチャネルの上記デジタイザに供給して基準デジタイザチャネル経路を形成すると共に、上記複数チャネルの別の1つ用の上記デジタイザに供給してインターリーブデジタイザチャネル経路を形成し、マッチフィルタを上記インターリーブチャネル経路の出力に適用したときに、上記インターリーブデジタイザチャネル経路の出力が全周波数にて上記基準デジタイザチャネル経路の出力に位相及び大きさでマッチするように、上記基準デジタイザチャネル経路用及び上記インターリーブデジタイザチャネル経路用の対応する波形の出力に対して高速フーリエ変換を実行して上記インターリーブデジタイザ経路用の上記マッチフィルタを計算する、インターリーブデジタイザチャネルの校正方法。しかし、複数チャネルを校正する従来の方法は、校正された複数のステップ発生器を必要とし、その結果、高周波数にて良好なマッチをさせるのが困難であった。そこで、校正された複数のステップ発生器を必要とせず、インターリーブインターリーブされたデジタイザチャネルを現場又は工場にて簡単に校正できる方法が望まれている。本発明の態様は以下の通りである。1複数チャネルオシロスコープの各チャネルCh1~CH4が、入力信号を受ける前置増幅器12と上記入力信号から得たサンプルデータを出力するデジタイザ16とを有し、上記サンプルデータが波形を表し、上記前置増幅器及び上記デジタイザがスイッチ14を介して直列に結合されてチャネル経路を形成する上記複数チャネルオシロスコープのインターリーブデジタイザチャネルを校正する方法であって;各チャネル経路の出力用の帯域幅強調フィルタ20を校正して、周波数及び位相特性を補償するステップと;上記スイッチをインターリーブモードにして、上記複数チャネルの1つCh1用の上記前置増幅器12aに供給される上記入力信号をそのチャネルの上記デジタイザ16aに供給して基準デジタイザチャネル経路16a、18a、20aを形成すると共に、上記複数チャネルの別の1つCh2用の上記デジタイザ16bに供給してインターリーブデジタイザチャネル経路16b、18b、20bを形成するステップと;マッチフィルタ28aを上記インターリーブチャネル経路の出力に適用したときに、上記インターリーブデジタイザチャネル経路の出力が全周波数にて上記基準デジタイザチャネル経路の出力に位相及び大きさでマッチするように、上記基準デジタイザチャネル経路用及び上記インターリーブデジタイザチャネル経路用の対応する上記帯域幅強調フィルタの出力に対して高速フーリエ変換26a、26bを実行して上記インターリーブデジタイザ経路用の上記マッチフィルタを計算するステップとを具えたインターリーブデジタイザチャネルの校正方法。なお、括弧内は、単に実施例との対応関係を示すだけであって、本発明を実施例に限定するものではない。2上記基準デジタイザチャネル経路及び上記インターリーブデジタイザチャネル経路からの出力をインターリーブして、インターリーブ波形を形成するステップ30aを更に具えた態様1の方法。3上記計算ステップは;校正されていない信号発生器22の出力を上記基準デジタイザチャネル経路用の上記前置増幅器の入力端に供給し;上記帯域幅強調フィルタの各々を適用した後に、上記基準デジタイザチャネル経路及び上記インターリーブデジタイザチャネル経路の出力に対して高速フーリエ変換26を実行して、所定周波数値よりも高い最高高調波にて、上記基準デジタイザチャネル経路及び上記インターリーブデジタイザチャネル経路の間の位相角度を求め;上記位相角度を上記基準デジタイザチャネル経路用の上記デジタイザのサンプルクロックを遅延させる時間値に変換して、上記インターリーブデジタイザチャネル経路用の上記デジタイザ用の遅延されたサンプルクロックとし;FilterIFFTとしてマッチフィルタを計算する態様1の方法。なお、IFFTは逆フーリエ変換、LPFはロウパスフィルタ応答の高速フーリエ変換の値、X1は基準デジタイザチャネル経路の出力のFFTの値、X2はインターリーブデジタイザチャネル経路の出力のFFTの値。4上記前置増幅器の入力端から上記校正されていない信号発生器を外し、上記インターリーブデジタイザチャネル経路からの波形出力を測定して上記インターリーブデジタイザチャネル経路の直流オフセットを測定するステップと;上記マッチフィルタを上記インターリーブデジタイザチャネル経路の出力に適用する前に、上記Filterから上記直流オフセットを減算するステップを更に具えた態様3の方法。5複数チャネルの試験測定機器の各チャネルCh1~Ch4が前置増幅器12を有し、該前置増幅器がスイッチ14を介してデジタイザ16に直列結合されて入力信号を受け、上記デジタイザが波形を表すデータサンプルを発生し、製造用校正定数を用いて上記デジタルの各々からの出力を校正する各チャネル用の帯域幅強調フィルタ20を形成し、各チャネルの上記帯域幅にわたって大きさ及び位相特性を補正する形式である上記試験測定機器用のインターリーブデジタイザチャネルを校正する方法であって;上記スイッチをインターリーブモードにして、上記複数チャネルの1つCh1用の上記前置増幅器12aを介して供給される上記入力信号をそのチャネルの上記デジタイザ16aに供給して基準デジタイザチャネル経路16a、18a、20aを形成すると共に、上記複数チャネルの別の1つCh2用の上記デジタイザ16bに供給してインターリーブデジタイザチャネル経路16b、18b、20bを形成するステップと;マッチフィルタ28を上記インターリーブチャネル経路の出力に適用したときに、上記インターリーブデジタイザチャネル経路の出力が全周波数にて上記基準デジタイザチャネル経路の出力に位相及び大きさでマッチするように、上記基準デジタイザチャネル経路用及び上記インターリーブデジタイザチャネル経路用の対応する波形の出力に対して高速フーリエ変換26を実行して上記インターリーブデジタイザ経路用の上記マッチフィルタを計算するステップとを具えたインターリーブデジタイザチャネルの校正方法。6上記基準デジタイザチャネル経路及び上記インターリーブデジタイザチャネル経路からの出力をインターリーブして、インターリーブ波形を形成するステップ30を更に具えた態様5の方法。7上記計算ステップは;校正されていない信号発生器22の出力を上記基準デジタイザチャネル経路用の上記前置増幅器の入力端に供給し;上記帯域幅強調フィルタの各々を適用した後に、上記基準デジタイザチャネル経路及び上記インターリーブデジタイザチャネル経路の出力に対して高速フーリエ変換26を実行して、所定周波数値よりも高い最高高調波にて、上記基準デジタイザチャネル経路及び上記インターリーブデジタイザチャネル経路の間の位相角度を求め;上記位相角度を上記基準デジタイザチャネル経路用の上記デジタイザのサンプルクロックを遅延させる時間値に変換して、上記インターリーブデジタイザチャネル経路用の上記デジタイザ用の遅延されたサンプルクロックとし;FilterIFFTとしてマッチフィルタを計算する態様5の方法。なお、IFFTは逆フーリエ変換、LPFはロウパスフィルタ応答の高速フーリエ変換の値、X1は基準デジタイザチャネル経路の出力のFFTの値、X2はインターリーブデジタイザチャネル経路の出力のFFTの値。8上記前置増幅器の入力端から上記校正されていない信号発生器を外し、上記インターリーブデジタイザチャネル経路からの波形出力を測定して上記インターリーブデジタイザチャネル経路の直流オフセットを測定するステップと;上記マッチフィルタを上記インターリーブデジタイザチャネル経路の出力に適用する前に、上記Filterから上記直流オフセットを減算するステップを更に具えた態様7の方法。本発明が提供する方法は、帯域幅強調フィルタにより校正された複数のインターリーブインターリーブされたチャネル経路の1つを基準チャネルとして用い、追加のインターリーブ経路の各々に対して追加の補償フィルタを計算し、その結果を適用し、インターリーブ経路を基準チャネルにほぼ正確にマッチさせて、各デジタイザから得た入力信号に対してインターリーブチャネル経路をより正確にマッチさせることができる。本発明の方法により、ユーザは、未校正の高速信号発生器を用いて、インターリーブ経路をオンザフライでインターリーブ経路を簡単に校正できる。本発明の方法では、工場でのオシロスコープの追加校正を必要としない。また、本発明の方法は、製造工程においても用いることができる。本発明の方法は、デジタイザの基本サンプルレートのナイキストポイントよりも低いチャネル経路帯域幅に特に適用できる。本発明の利点及び新規な特徴は、添付図を参照した以下の詳細な説明から明らかになろう。図1は、従来の標準4チャネル多チャネルオシロスコープのブロック図である。かかるオシロスコープは、例えば、本願出願人のテクトロニクス社製DPO72004B型デジタルストレージオシロスコープである。このような典型的な高性能デジタルストレージオシロスコープの入力段10は、4チャネルの各々の帯域幅が20GHzであり、サンプルレートが50GS/sである。各チャネルは、前置増幅器12a、12b、12c、12d総称して12を有し、各前置増幅器は、入力信号を受ける入力端と、出力端とを有する。前置増幅器12からの出力は、スイッチ14a、14b総称して14に入力する。スイッチ14は、全ての前置増幅器の出力が入力し4チャネルの出力を発生する単一のスイッチでもよく、又は、図示のように1対のスイッチでもよい。1対のスイッチの場合、一方のスイッチに最初の2チャネルの信号が入力し、他方のスイッチに残りの2チャネルの信号が入力する。スイッチ14の出力は、デジタイザデジタル化回路16a、16b、16c、16d総称して16の各々に入力する。デジタイザ16の出力は、各チャネルのサンプルデータとして取込みメモリ18a、18b、18c、18d総称して18に入力する。取込みメモリ18の出力は、帯域幅強調BWEBandwidthEnhanceフィルタ20a、20b、20c、20d総称して20の各々に入力し、表示用又は更なる処理用に波形データWfmとなる。帯域幅強調フィルタ20により、前置増幅器12の入力端から波形Wfmの出力端までの各チャネル経路を工場にて校正して、各前置増幅器及びデジタイザ経路の個別のチャネル経路の周波数及び位相特性をマッチさせる。しかし、図2に示すように、インターリーブ経路インターリーブされた経路モードにスイッチが切り換えられると、チャネル1の入力端からチャネル2のデジタイザ16bを介する信号経路は、工場にて校正されていない。チャネル3の入力端からチャネル4のデジタイザ16dを経由する信号経路も同様である。この図示の実施例において、100GS/sのサンプルレートを仮定すると、2チャネルのみがインターリーブされることになり、デジタイザ16のサンプルレートが50GS/sとなる。後述の如く、本発明の技法は、工場でインターリーブ校正を更に行う必要なく、新たなインターリーブされたチャネル2経路及びチャネル4経路をユーザが容易に校正して、これらチャネル2経路及びチャネル4経路を、工場で校正されたチャネル1経路及びチャネル3経路にほぼ正確にマッチさせることができる。さらに、この技法は、必要なマッチフィルタ一致用フィルタを形成する際に信号発生器の応答を数学的にキャンセルするため、校正された信号発生器を必要としない。オシロスコープに組み込むインターリーブコードを工場で校正する際にも、本発明の技法を用いてもよいことが理解できよう。しかし、後述では、ソフトウェアスタンドアローンアプリケーションとの関連での本発明の技法を説明する。以下、本発明について、説明する。再び図1を参照する。製造において、各チャネルを特徴付け、BWEフィルタ20を形成して、その設定値を不揮発性リードオンリメモリNVRAMに蓄積する。BWEフィルタ20は、その帯域幅にわたって各チャネルの信号の大きさ及び位相を補正する。現在の最新のデジタルストレージオシロスコープは、デジタイザを用いており、このデジタイザのサンプルレートは、各チャネルで50~80GS/sである。4個のデジタイザ16の全てのサンプルクロックは、各チャネルでのサンプルポイント時点にてサンプルを行うように設定される。この例において、50GS/sのサンプルレートにより、サンプルインターバルが20ピコ秒20psになる。トラックホールドスイッチ14を図2に示すように設定して、2チャネルにて100GS/s動作の設定とする。この例では、チャネル2及び4のデジタイザ16b、16dのサンプルクロックは、チャネル1及び3のデジタイザ16a、16cのサンプルクロックよりも10psだけサンプルが遅くなるようにスキューされている位相がずらされている。波形が取込みメモリ18に蓄積された後、デジタル化されたサンプルをチャネル1及び2の間でインターリーブして、100GS/sの波形を得ることができる。最初に、各チャネル用のBWEフィルタ20を調整するために、工場での校正定数を用いて、図1に示すように構成されたオシロスコープに対して、従来技術にて標準のオシロスコープ校正を行う。基本サンプルレートこの例では、50GS/sにて波形を捕捉し、4000の如き大きな数の平均を求める。次に、オシロスコープを図3に示すように構成する。ここでは、未校正のステップ発生器22がパワースプリッタ24を介してチャネル1及び3の入力端に結合されるので、チャネル1及び3の両方のチャネルを同時に校正できる。チャネル1は、適切なスイッチ14aを介して、チャネル1用のデジタイザ16a及びチャネル2用のデジタイザ16bの両方に接続される。同様に、チャネル3は、適切なスイッチ14bを介してチャネル3用のデジタイザ16c及びチャネル4用のデジタイザ16dに接続される。BWEフィルタ20a、20cを、メモリ18からの対応デジタル化波形の各々に適用して、チャネル1及び3の各々の位相及び大きさの応答を補正して、これらチャネル1及び3を基準チャネルとする。しかし、インターリーブチャネルであるチャネル2及び4の各々に対するBWEフィルタ20b、20dは、正確に補正されていない、即ち、対応するチャネル1及び3の位相及び周波数特性とマッチしない。これら2つのインターリーブチャネルを後述のように補正する。BWEフィルタ20の各々の出力端での各デジタル化波形に対して、高速フーリエ変換FFTブロック26にてFFT計算をする。2GHzより高い最高高調波周波数、又はいくつかの他の所定値に対する検索を実行する。複数の被測定チャネル間での遅延が周期の半分よりも大きくならないように周波数選択を行う。これは、位相が巻き込まれないようにするのを確実にするために必要である。選択した周波数にてFFTデータから位相を計算して、チャネル1をp1とし、チャネル2をp2とする。p2=p2-p1と割り当てて、位相を巻き込まないようにして、p1=0に設定する。次に、位相角度を時間t1に変換して、チャネル1及び2の間の時間遅延を求める。同じ手順をチャネル3及び4にも繰り返して、チャネル3及び4の間の遅延時間であるt3を求める。t1及びt3の値を用いて、デジタイザ16のサンプルクロック間の時間遅延を制御して、チャネル2のサンプルクロックをチャネル1に対して10psだけ遅延させる。同様に、チャネル4のサンプルクロックをチャネル3のサンプルクロックから10psだけ遅延するようにクロック遅延を設定する。チャネル2及び4の経路の直流オフセットOffset2及びOffset4を測定する。この測定を行うには、ステップ発生器22を外し、BWEフィルタ20b及び20dの出力である波形Wfm2及びWfm4を測定する。次に、マッチフィルタ28aFilter2を計算し、チャネル2の波形Ch2wfmに適用すると、チャネル1の波形Ch1wfmとほぼ正確に同じ応答になる。他のマッチフィルタ28bFilter4を計算し、チャネル4の波形Ch4wfmに適用すると、チャネル3の波形Ch3wfmとほぼ正確に同じ応答になる。この計算は、次のようになる。Filter2IFFTここで、IFFTは、逆フーリエ変換であり、は、乗算記号であり、LPFは、ロウパスフィルタ応答のFFTの値であり、X1は、FFT変換ブロック26aの出力の値であり、X2は、FFT変換ブロック26bの出力の値である。最終結果の停止帯域ストップバンドでの最大減衰を補償する。同様に、Filter4IFFTである。なお、X3は、FFT変換ブロック26cの出力の値であり、X4は、FFT変換ブロック26dの出力の値である。Filter2及びFilter4は、波形のスケーリング拡大縮小する大きさ及び位相を補正する。マッチフィルタ28に適用する前に、まずOffset2及びOffset4をこれれから減算する。図4は、取込みシステムの実時間動作期間中に、各取込み波形セットで、フィルタ28a、28b及びインターリーブ動作ブロック30a、30bをどのように動作させるかを示す。チャネル1~4の各々に対して各BWEフィルタ20を特に計算する。しかし、この構成において、チャネル2及び4用のBWEフィルタは、実際には、この2ウェイ2Way接続用の正確なフィルタではない。チャネル1及び3用のBWEフィルタは、これらチャネル用の正確なフィルタである。よって、オンにされたチャネル2及び4用のチャネルBWEフィルタにより本システムを校正するかはオプションである。しかし、オシロスコープにおいて、これらフィルタは、一方を用いれば、プローブフィルタと組み合わされ、ユーザがメニューからそれを選択すれば、ロウパスフィルタと組合される。このため、これらフィルタを図4に含める。オシロスコープの帯域幅この例では20GHzがデジタイザ16の基本サンプルレート50GS/sのナイキストポイント未満である。よって、100GS/sレートにて最終フィルタ32a、32bLPFに適用できる。ロウパスフィルタLPF32は、チャネルの帯域幅よりもわずかに高いカットオフ周波数を示す。よって、最終波形Wfmiiは、1~4でのチャネルの如何なる小さなミスマッチも、このフィルタにより緩和される。LPFフィルタ32が顕著な高周波数ノイズ減衰を行うことが当業者には理解できよう。インターリーブ機能の前に、このLPFを50GS/s波形に適用する。よって、50GS/sシステムでは、カットオフ周波数が25GHz未満であり、同様に、20GHz帯域幅チャネルでは22GHz付近である。チャネルの帯域幅が基本サンプルレートのナイキストポイントよりも広いと、Filter2及びFilter4を計算するために計算式にLPFフィルタを適用しないし、この技術を適用しない。スペクトラム帯域幅の2倍にわたる基本サンプルレートにて、インターリーブ動作は、ノイズを拡散する傾向にある。よって、最終LPFフィルタ32の適用がノイズを減らす。以下は、100GS/sインターリーブツール用のMatlab登録商標ソフトウェアアプリケーションの例である。このメニュー500は、図5に示され、上述のように、プロットタイプのインターリーブ制御システムを示す。これは、オシロスコープをオンにし、GPIBコマンドを用い、VISAVirtualInstrumentSoftwareArchitectureインタフェースを介してオシロスコープを制御する。これは、GPIBコマンドを用いて、2ウェイにスコープトラックホールドスイッチ14を設定できる。校正メニューにより、ユーザは、完全な校正手順により、インターリーブチャネルに必要なフィルタ28を形成し、デジタイザクロックスキューも校正できる。校正を行った後、Acq取込みボタンを押して、波形を捕捉し、図4に示す如きデジタル信号処理DSPを実行し、wfml1及びwfml3波形をオシロスコープの基準1Ref1及び基準3Ref3スロットに戻す。オシロスコープのGPIBシステムを介して、このアプリケーションを制御し、インターリーブされた波形を取り込める。よって、本発明の方法は、まず各チャネル用のBWEフィルタを従来技術で校正し、各チャネル波形出力用にFFTに基づいてインターリーブ経路用のマッチフィルタを計算して、対応基準経路と実質的に正確にマッチさせることにより、インターリーブデジタイザチャネルを校正できる。