"低電源線LLと、前記低電源線よりも高い電位が印加される高電源線LHと、前記高電源線に接続された一端と、他端とを有する第1リアクトルL3と、前記第1リアクトルの前記他端に接続された一端と、他端とを有する第2リアクトルL1と、前記第1リアクトルの前記他端に接続された一端と、他端とを有する第3リアクトルL2と、カソードと、前記第2リアクトルの前記他端に接続されたアノードとを有する第1ダイオードと、カソードと、前記第3リアクトルの前記他端に接続されたアノードとを有する第2ダイオードと、前記第2リアクトルの前記他端及び前記第1ダイオードの前記アノードと、前記低電源線との間に設けられる第1のスイッチング素子S1と、前記第3リアクトルの前記他端及び前記第2ダイオードの前記アノードと、前記低電源線との間に設けられる第2のスイッチング素子S2と、前記第1ダイオードの前記カソードと前記第2ダイオードの前記カソードとに接続される一端と、前記低電源線とに接続される他端とを有する第1コンデンサCと、前記第1リアクトルの前記他端に接続される一端と、前記低電源線に接続される他端とを有する第2コンデンサCfと、を備え、前記第2リアクトルのインダクタンス値Lと、前記第3リアクトルのインダクタンス値Lとは等しく、前記第1リアクトルと第2リアクトルと前記第3リアクトルとは前記高電源線から見て同極性で誘導結合し、前記第1リアクトルと前記第2リアクトルとの間の相互インダクタンスは、前記第1リアクトルと前記第3リアクトルとの間の相互インダクタンスに等しい、スイッチング電源回路3。前記第1リアクトルと第2リアクトルと前記第3リアクトルとは同じコアにおいて形成される、請求項1記載のスイッチング電源回路3。インターリーブ型力率改善回路に入力する直流電流のリップル改善は、リアクトル損失の低減を招来する。非特許文献2では、インターリーブ型力率改善回路において、一対のリアクトルが同極性で誘導結合する場合の入力電流のリップル改善について示されているが、まだリップル改善の余地がある。そこで、本願発明は、インターリーブ型力率改善回路を小型化しつつ、これに入力する直流電流のリップルを改善し、以てリアクトル損失を低減することを目的とする。この発明にかかるスイッチング電源回路3は、低電源線LLと、高電源線LHと、第1リアクトルL3と、第2リアクトルL1と、第3リアクトルL2と、第1ダイオードと、第2ダイオードと、第1のスイッチング素子S1と、第2のスイッチング素子S2と、第1コンデンサCと、第2コンデンサCfとを備える。前記高電源線は、前記低電源線よりも高い電位が印加される。前記第1リアクトルは、前記高電源線に接続された一端と、他端とを有する。前記第2リアクトルは、前記第1リアクトルの前記他端に接続された一端と、他端とを有する。前記第3リアクトルは、前記第1リアクトルの前記他端に接続された一端と、他端とを有する。前記第1ダイオードは、カソードと、前記第2リアクトルの前記他端に接続されたアノードとを有する。前記第2ダイオードは、カソードと、前記第3リアクトルの前記他端に接続されたアノードとを有する。前記第1のスイッチング素子は、前記第2リアクトルの前記他端及び前記第1ダイオードの前記アノードと、前記低電源線との間に設けられる。前記第2のスイッチング素子は、前記第3リアクトルの前記他端及び前記第2ダイオードの前記アノードと、前記低電源線との間に設けられる。前記第1コンデンサは、前記第1ダイオードの前記カソードと前記第2ダイオードの前記カソードとに接続される一端と、前記低電源線とに接続される他端とを有する。前記第2コンデンサは、前記第1リアクトルの前記他端に接続される一端と、前記低電源線に接続される他端とを有する。前記第2リアクトルのインダクタンス値Lと、前記第3リアクトルのインダクタンス値Lとは等しい。前記第1リアクトルと第2リアクトルと前記第3リアクトルとは前記高電源線から見て同極性で誘導結合する。前記第1リアクトルと前記第2リアクトルとの間の相互インダクタンスは、前記第1リアクトルと前記第3リアクトルとの間の相互インダクタンスに等しい。望ましくは、前記第1リアクトルと前記第2リアクトルと前記第3リアクトルとは同じコアにおいて形成される。この発明にかかるスイッチング電源回路によれば、第1リアクトルと第2コンデンサが、第2リアクトルと第3リアクトルに流れる高調波についてのバイパスを形成するので、高電源線と低電源線との間に供給される直流電流のリップルを削減し、かつ第1乃至第3のリアクトルにおけるリアクトルの損失を低減することができる。また、スイッチング電源回路が小型化される。図3に示されるインターリーブ型力率改善回路5は、スイッチング素子S1,S2、ダイオードD1,D2、インダクタ9及びコンデンサCを有している。コンデンサCには並列に負荷4が接続されている。整流回路2には交流電源1から交流の入力電流Iinが入力する。整流回路2は入力電流Iinを例えば全波整流してインダクタ9へと直流電流Idを供給する。インダクタ9はリアクトルL1,L2を有している。リアクトルL1,L2はいずれも、高電源線LHに接続された一端と、他端とを有する。ダイオードD1のアノードはリアクトルL1の他端に接続され、ダイオードD2のアノードはリアクトルL2の他端に接続される。スイッチング素子S1はリアクトルL1の他端及びダイオードD1のアノードと、低電源線LLとの間に設けられる。スイッチング素子S2はリアクトルL2の他端及びダイオードD2のアノードと、低電源線LLとの間に設けられる。コンデンサCは、ダイオードD1、D2の両方のカソードに接続される一端と、低電源線LLに接続される他端とを有する。インダクタ9において、黒丸はリアクトルL1,L2同士の誘導結合の極性を示す。リアクトルL1,L2同士は高電源線LHから見て同極性で誘導結合する。リアクトルL1の黒丸とリアクトルL2の黒丸とは隣接して示されている。リアクトルL1,L2の自己インダクタンス値はいずれも値Lであり、相互インダクタンス値Mで誘導結合する。上述のように構成されたインターリーブ型力率改善回路3を臨界モード型のインターリーブ方式で駆動させるため、スイッチング素子S1,S2にはそれぞれ信号G1、G2が供給され、それぞれの導通/非導通が制御される。具体的にはリアクトルL1,L2にそれぞれ流れる電流I1,I2を検出し、公知技術によってそれぞれが最小値を採るタイミングを検出する。コンデンサCの両端電圧Vdc及びその指令値Vdcと上記の当該タイミングに基づいて制御部6がスイッチング信号G1,G2を生成すればよい。スイッチング信号G1,G2を生成し、当該信号G1、G2に基づいてインターリーブ型力率改善回路5を臨界モード型のインターリーブ方式で駆動させる技術は公知技術であるので、ここでは詳細な説明を割愛する。図2aは、図3の回路に流れる直流電流Id及び電流I1,I2の波形を示すグラフである。一対のリアクトルL1,L2が、直流電流Idを供給する整流回路2側からみて同極性で誘導結合する場合には、電流I1,I2の波形が下降する領域では、その傾斜が緩和される部分がある。これにより直流電流Idのリップルは低減する。図4に示される回路では、図3に示された回路において、入力電流Iinの経路、即ち整流回路2と交流電源1との間にリアクトルL0が追加された構成を有している。かかるリアクトルL0には整流回路2を介して直流電流Idの変化を抑制する作用がある。しかしながら、インダクタ9が整流回路2よりもコンデンサC側にあるのに対して、リアクトルL0は整流回路2よりも交流電源1側にあるので、交流電源1側において別途に設ける必要があり、工程数の増加や回路全体の大型化を招いてしまう。図1に示されるインターリーブ型力率改善回路3は、図3に示されたインターリーブ型力率改善回路5のインダクタ9をインダクタ10に置換し、かつコンデンサCfを追加した構成を有する。具体的には、インダクタ10はリアクトルL1,L2,L3を有している。リアクトルL3の一端は高電源線LHに接続される。リアクトルL1の一端及びリアクトルL2の一端は、いずれもリアクトルL3の他端に接続される。ダイオードD1のアノードはリアクトルL1の他端に接続され、ダイオードD2のアノードはリアクトルL2の他端に接続される。スイッチング素子S1は、リアクトルL1の他端及びダイオードD1のアノードと、低電源線LLとの間に設けられる。スイッチング素子S2は、リアクトルL2の他端及びダイオードD2のアノードと、低電源線LLとの間に設けられる。コンデンサCは、ダイオードD1のカソード及びダイオードのカソードと、低電源線LLとの間に接続される。コンデンサCfは、リアクトルL3の他端と、低電源線LLとの間に接続される。ここでリアクトルL1のインダクタンス値Lと、リアクトルL2のインダクタンス値Lとは等しい。そしてリアクトルL1,L2,L3は高電源線LHから見て同極性で誘導結合する。リアクトルL1,L3の相互インダクタンスと、リアクトルL2,L3の相互インダクタンスとは等しい。リアクトルL1,L2,L3は、同一のコアに巻回されるコイルで形成することができる。スイッチング信号G1,G2を生成し、当該信号G1、G2に基づいてインターリーブ型力率改善回路3を臨界モード型のインターリーブ方式で駆動させる技術は公知技術であるので、ここでは詳細な説明を割愛する。図2bは図1の回路に流れる直流電流Id及び電流I1,I2の波形を示すグラフである。リアクトルL3とコンデンサCfとが、高電源線LHと低電源線LLとの間に供給される直流電流Idの高調波についてのバイパスを形成するので、直流電流Idのリップルが削減される。これにより第1乃至第3リアクトルにおけるリアクトル損失を低減することができる。しかも、第1乃至第3リアクトルを一つのコアにおいて実現することができるので、インダクタ10は、インダクタ9とリアクトルL0とを別個に設ける場合よりも小型化される。図2cは図2aにおける直流電流Idを電流Id1として、図2bにおける直流電流Idを電流Id2として、それぞれの波形を示すグラフである。当該グラフにおいて電流Id1よりも電流Id2の方がリップルが低減されていることが理解される。以上のように、非特許文献2等で示された一対のリアクトル同士が誘導結合している場合に比べて直流電流Idのリップルが低減される。しかも単に交流電源1側にリアクトルL0を用いる場合と比較して小型化できる。そしてリアクトルL1,L2,L3を同じコアにおいて形成すれば、より小型化できる。"