"周波数の設定信号を発振回路部に入力することにより当該発振回路部から前記設定信号に応じた周波数の出力が得られるように構成され、公称周波数よりも低い周波数と公称周波数よりも高い周波数との間で周波数を可変できる発振器において、公称周波数に対応するディジタル値を出力する公称周波数出力部と、公称周波数に対する周波数の調整量を周波数の比率により設定するために、当該比率に対応するディジタル値を出力する周波数調整量出力部と、この周波数調整量出力部から出力されたディジタル値に乗算すべきゲインに対応するディジタル値を出力するゲイン出力部と、周波数調整量出力部から出力されたディジタル値に前記ゲイン出力部から出力されたゲインを乗算する乗算部と、前記公称周波数出力部から出力されたディジタル値と前記乗算部から出力されたディジタル値とを加算して周波数の設定信号として出力する加算部と、を備え、前記周波数調整量出力部にて設定可能なディジタル値の最小値に、周波数の比率で表わされる周波数可変幅の下限値を割り当てると共に、周波数調整量出力部にて設定可能なディジタル値の最大値に、周波数の比率で表わされる周波数可変幅の上限値を割り当てるように、前記ゲインの値が決められていることを特徴とする発振器。前記ゲイン出力部により出力されたゲインは、1よりも大きな第1のゲインと2の指数の逆数である第2のゲインと、を含み、前記乗算部にて得られる値は、周波数調整量出力部から出力されたディジタル値と第1のゲインと第2のゲインとを乗算した値であることを特徴とする請求項1記載の発振器。前記周波数調製量及びゲインの値が含まれる、発振器にて用いる固有情報を記憶する不揮発性メモリを備え、前記周波数調整量出力部及びゲイン出力部は揮発性メモリからなり、前記揮発性メモリにおける前記周波数調整量及び前記ゲインは、前記不揮発性メモリから読み出されて書き込まれることを特徴とする請求項1または2記載の発振器。ディジタルインターフェイスを備え、前記周波数調整量及び前記ゲインは、外部の制御部から前記ディジタルインターフェイスを介して前記不揮発性メモリに書き込まれることを特徴とする請求項3記載の発振器。本発明はこのような事情の下になされたものであり、その目的は、周波数の可変幅を容易に変更することができ、また周波数を高精度に調整することができる発振器を提供することにある。本発明は、周波数の設定信号を発振回路部に入力することにより当該発振回路部から前記設定信号に応じた周波数の出力が得られるように構成され、公称周波数よりも低い周波数と公称周波数よりも高い周波数との間で周波数を可変できる発振器において、公称周波数に対応するディジタル値を出力する公称周波数出力部と、公称周波数に対する周波数の調整量を周波数の比率により設定するために、当該比率に対応するディジタル値を出力する周波数調整量出力部と、この周波数調整量出力部から出力されたディジタル値に乗算すべきゲインに対応するディジタル値を出力するゲイン出力部と、周波数調整量出力部から出力されたディジタル値に前記ゲイン出力部から出力されたゲインを乗算する乗算部と、前記公称周波数出力部から出力されたディジタル値と前記乗算部から出力されたディジタル値とを加算して周波数の設定信号として出力する加算部と、を備え、前記周波数調整量出力部にて設定可能なディジタル値の最小値に、周波数の比率で表わされる周波数可変幅の下限値を割り当てると共に、周波数調整量出力部にて設定可能なディジタル値の最大値に、周波数の比率で表わされる周波数可変幅の上限値を割り当てるように、前記ゲインの値が決められていることを特徴とする。本発明の具体例を以下に挙げておく。前記ゲイン出力部により出力されたゲインは、1よりも大きな第1のゲインと2の指数の逆数である第2のゲインと、を含み、前記乗算部にて得られる値は、周波数調整量出力部から出力されたディジタル値と第1のゲインと第2のゲインとを乗算した値である。前記周波数調製量及びゲインの値が含まれる、発振器にて用いる固有情報を記憶する不揮発性メモリを備え、前記周波数調整量出力部及びゲイン出力部は揮発性メモリ例えばレジスタからなり、前記揮発性メモリにおける前記周波数調整量及び前記ゲインは、前記不揮発性メモリから読み出されて書き込まれる。前記周波数調整量及び前記ゲインは、外部の制御部から発振器に設けられたディジタルインターフェイスを介して前記不揮発性メモリに書き込まれる。本発明は、公称周波数出力部により公称周波数に対応するディジタル値を出力すると共に、公称周波数に対する周波数の調整分のディジタル値を、周波数比率で表わした周波数調整量とゲインとの乗算値として生成し、この乗算値を公称周波数に加算して周波数の設定信号としている。そして周波数調整量であるディジタル値の可変範囲と周波数比率で表わした周波数の可変幅とを対応させるようにゲインを決めている。従って本発明によれば、発振周波数の使用範囲に応じて可変幅を設定し、その可変幅の中で高精度に周波数の設定を行うことができる。図1は本発明の実施形態にかかる発振器の全体構成を示すブロック図である。この発振器は、設定された周波数に応じた周波数信号を出力する周波数シンセサイザとして構成されている。この周波数シンセサイザは、発振回路部1と、この発振回路部1の動作に必要なパラメータを出力する機能及び当該発振回路部1を制御する制御部であるマイクロコントローラ2と、を備えている。発振回路部1は、DDSDirectDigitalSynthesizer11を備えており、このDDS11は、周波数の設定信号である周波数データディジタル値が入力されることにより、当該周波数データに対応する周波数の信号を出力する機能を備えている。DDSの一例としては、例えば周波数データに対応する鋸波をディジタル値により生成し、この鋸波を構成するディジタル値の並びのうち、負のディジタル値から正のディジタル値に変わるタイミングゼロクロスポイントごとに矩形波を出力する機能を備えたものを挙げることができる。DDS11から出力される矩形波である周波数信号は、リファレンス参照用クロックであり、従ってDDS11は参照用クロックの出力部である。一方、発振回路部1の一部をなす電圧制御発振器12の出力は分周器13で分周され、分周器13から出力されるパルスの位相と前記リファレンスクロックの位相とが位相比較部14にて比較される。位相比較部14における比較結果である位相差がチャージポンプ15によりアナログ化され、アナログ化された信号はループフィルタ16に入力され、ここで積分される。そしてループフィルタ16の出力が電圧制御発振器12に制御電圧として入力され、こうしてPLLPhaselockedloopが安定するように制御される。電圧制御発振器12からは前記リファレンスクロックの周波数に対応する周波数、この例ではリファレンスクロックの周波数に対して、分周比の分母であるN倍の周波数のパルス信号が周波数シンセサイザの出力信号として出力される。次にマイクロコントローラ2に関して説明する。マイクロコントローラ2は、周波数シンセサイザの周波数設定に関する機能を備えている。この実施の形態に係る周波数シンセサイザは、メーカー側で決める公称周波数に対して、メーカー側で設定される可変幅で可変できるように構成されている。可変幅は、公称周波数に対する比率ppmで表され、公称周波数に対して例えばプラス側及びマイナス側に同じ比率が設定されている。可変幅の具体例としては、公称周波数±5ppmのように表される。従って周波数シンセサイザのユーザは、この可変幅の範囲内で周波数を調整することができる。言い換えれば、周波数シンセサイザのメーカーは、ユーザからの要請により、可変幅を設定することになる。3は公称周波数出力部に相当する第1のレジスタであり、例えば32ビットのディジタル値ディジタルデータにより公称周波数を設定する役割を有する。41は周波数調整量出力部に相当する第2のレジスタであり、第2のレジスタ41は、例えば2の補数で表現した24ビットのディジタル値ディジタルデータにより周波数調整量を設定する役割を有する。この周波数調整量は、メーカー側で設定された可変幅の中で、ユーザが公称周波数に対する比率を設定するためのものである。この周波数調整量が決まると、後述するように公称周波数に、前記比率に応じた周波数が加算され、その加算値が周波数設定信号である周波数データとなる。またマイクロコントローラ3には、第2のレジスタ41にて設定された周波数調整量に対してゲインを設定するためのゲイン出力部が設けられている。ゲイン出力部は、第1のゲインG1を設定するための第1のゲイン出力部に相当する第3のレジスタ42と第2のゲインG2を設定するための第2のゲイン出力部に相当する第4のレジスタ43とからなる。44及び45は、各々乗算部である。ゲインG1及びG2は、第2のレジスタ41にて設定された周波数調整量の最小値が可変幅の下限値例えば-5ppmに対応し、前記第2のレジスタ41にて設定された周波数調整量の最大値が可変幅の上限値例えば5ppmに対応するように、決められている。即ち、前記周波数調整量を最小値から最大値に変更していくと、周波数調整量×G1×G2の値が例えば-5ppm~5ppmに変わることになる。第1のゲインG1は、例えば2の補数で表現した8ビットのディジタル値として表される。第2のゲインG2は、前記周波数調整量に第1のゲインG1を乗算した値に対して丸め処理2-nを乗算する処理nは自然数を行うための値である。第4のレジスタ43は、3ビットのディジタル値の入力に対して、20、2-3、2-6、2-8、2-9、2-10、2-11、2-12の値の中から入力値に対応する値がゲインG2として選択されて出力される。3ビットのディジタル値とゲインG2との関係を図2に示しておく。周波数調整量、可変幅、及びゲインG1、G2について具体例を挙げておく。公称周波数が38.88MHzであり、この公称周波数に対応したディジタル値が仮に128792027777であるとする。可変幅を±5ppmとすると、第1のレジスタ3のディジタル値において、38.88MHzの5ppmに相当するディジタル値は643960である。第2のレジスタ41における2の補数で表現される24ビットの最大値は8388608-1であるから、24ビットのディジタル値が最大値のときに、乗算部45の出力値が643960となるゲインG1、G2を見つけることにより、可変幅を±5ppmに設定することができる。この場合、ゲインG1は79、ゲイン2は2-10となる。30は加算部であり、第1のレジスタ3にて設定された公称周波数に対応するディジタル値と乗算部45からのディジタル値とが加算される。上述の例では、周波数調整量出力部41にて、2の補数表現のディジタル値の最小値である-8388608に設定したときに、加算部30で得られるディジタル値周波数設定データは、38.88MHzから5ppm相当の周波数38.88MHz×5/100万を差し引いた値となる。また周波数調整量出力部41にて最大値である8388608-1に設定したときに、加算部30で得られるディジタル値周波数設定データは、38.88MHzから5ppm相当の周波数38.88MHz×5/100万を加えた値となる。即ち、周波数調整量出力部41における周波数調整量は、38.88MHz±5ppm相当の周波数の可変幅の中で、そのディジタル値に見合う周波数を設定できることになる。図3は周波数調整量出力部41にて設定されるディジタル値を最小値から最大値まで変化させたときの周波数調製量公称周波数に対する周波数の比率を表わしたものであり、可変幅を±5ppmに設定したとき、±7ppmに設定したときの例を示している。図1に戻って、マイクロコントローラ2には不揮発性メモリ、例えばEEPROMElectricallyErasableProgrammableROMからなる外部メモリ51が接続されている。またマイクロコントローラ2は、上位コンピュータ6と正常に通信ができるインターフェイス52を備えている。このインターフェイス52は、例えばシリアルインターフェイスの標準規格であるI2CインターフェイスまたはRS232などが用いられる。なお、インターフェイス52は、パラレルインターフェイスであってもよい。外部メモリ51は、発振器ごとに固有な固有情報が書き込まれている。固有情報としては、発振回路部1にて必要な種々なパラメータ、製品番号などが挙げられるが、前記第1~第4のレジスタ3、41、42、43に記憶されるディジタル値も固有情報に含まれる。外部メモリ51に対する固有情報の書き込みは、メーカーにて上位コンピュータ6からインターフェイス52を介して行われる。そしてこの例では、前記第1~第4のレジスタ3、41、42、43に夫々割り当てられるアドレスと、外部メモリ51内にて公称周波数、周波数調整量、第1のゲインG1、第2のゲインG2に夫々割り当てられるアドレスとが一致している。例えば外部メモリ51内にて公称周波数に割り当てられるアドレスがA2であるとすると、第1のレジスタ3に割り当てられるアドレスもA2である。次に上述実施の形態の作用について説明する。先ず発振器メーカーは、発振器を製造するときに上位コンピュータ6から必要なパラメータを外部メモリ6に書き込んでおく。パラメータには、既述の公称周波数、ゲインG1、G2の値などが含まれる。公称周波数の設定については次のようにして行われる。第1のレジスタ3から周波数設定信号であるディジタル値を発振回路部1のDDS11に入力し、発振回路部1の出力周波数を周波数計測器により計測し、出力周波数が公称周波数となる前記ディジタル値を公称周波数の設定値として外部メモリ51に書き込む。このとき第2のレジスタ41にはディジタル値としてゼロの値が記憶されている。そして公称周波数に対応する第1のレジスタのディジタル値が決定されると、公称周波数が38.88MHzであり、この公称周波数に対応したディジタル値が128792027777である場合を例にとって既に詳述したように、第3のレジスタ42におけるゲインG1の値及び第4のレジスタ43におけるゲインG2の値が決定される。メーカーは、例えばユーザの要求に応じて公称周波数に対する可変幅可変比率を決め、この可変幅に応じてゲインG1、G2の各値が決定される。これらの値は上位コンピュータ6からシリアル信号としてインターフェイス52に入力され、ここでパラレル信号に変換されて外部メモリ51に書き込まれる。このようにゲインG1、G2が決まると、第2のレジスタ41に記憶するディジタル値のフルレンジが可変幅、例えば±5ppmに対応し、当該ディジタル値を調整することにより出力周波数が例えば図3に示すように調整できる。周波数調整量はメーカーにより例えばゼロ値が設定されており、ユーザはメーカーが設定した可変幅の範囲内において出力周波数を所望の値に設定することができる。即ち、ユーザは必要な周波数調整量を上位コンピュータ6からインターフェイス52を介して第2のレジスタ41のデータを書き換える。なお、第2のレジスタ41に書き込まれるべき周波数調整量は、他のパラメータと同様に、上位コンピュータ6からインターフェイス52を介して外部メモリ51に一旦書き込み、装置の電源投入時に第2のレジスタ41に読み出されるように構成してもよい。その後、発振器の電源を投入すると、マイクロコントローラ2内に格納されているプログラムにより、外部メモリ51内のパラメータが読み出されて、対応するレジスタに書き込まれる。第1のレジスタ3からは公称周波数に対応するディジタル値が出力される。第2のレジスタ41は、ユーザがインターフェイス52を介して任意に調整することができ、公称周波数に対する調整比率に応じたディジタル値が出力される。この調整比率に応じたディジタル値にゲインG1、G2が乗算されて、公称周波数に対して調整すべき周波数に対応するディジタル値が求められる。このディジタル値と公称周波数に対応するディジタル値とが加算部30にて加算され、加算値が周波数設定信号として発振回路部1のDDS11に入力され、既に詳述したように動作して発振回路部1から必要としている出力周波数が得られる。なお発振回路は、OCXO恒温槽付き発振器であってもよいし、あるいはTCXO温度補償付き発振器であってもよく、TCXOの場合には、記述のようにして得られた周波数設定信号加算部30からの出力信号に、温度検出部における検出結果に応じた補償信号が加算されてDDS11に入力されることになる。上述の実施の形態では、公称周波数出力部である第1のレジスタ3により公称周波数に対応するディジタル値を出力すると共に、公称周波数に対する周波数の調整分のディジタル値を、周波数比率で表わした周波数調整量とゲインとの乗算値として生成し、この乗算値を公称周波数に加算して周波数の設定信号としている。そして周波数調整量であるディジタル値の可変範囲と周波数比率で表わした周波数の可変幅とを対応させるようにゲインを決めている。従って本発明によれば、例えばメーカーが発振周波数の使用範囲に応じて、周波数比率で表される可変幅を外部コンピュータ6により設定することができ、そしてユーザはその可変幅の中で高精度に周波数の設定を行うことができる。従ってハード構成を変更することなく、種々の周波数調整レンジ仕様可変幅に対応できる。即ち、周波数調整量に対応するディジタルデータのビット幅を十分広く確保することにより、高い周波数の設定精度が得られる。またディジタル値により周波数調整を行っているため、アナログ信号を用いる場合に問題となる電子雑音の影響を受けないし、アナログ素子の経年変化や温度による特性の変化に基づく周波数の不安定性の問題も解消される。このため周波数の安定性が高く、GPSなどの高安定周波数制御が要求されるシステムに適している。更にまたレジスタ41にディジタル値を設定することにより周波数調整量が決まることから、アナログ回路により周波数設定をする場合に比べて、周波数の設定入力値と発振回路部に入力される周波数設定信号との直線性が良好になり、このため周波数の設定入力値と出力周波数との直線性が良好になる。ここで各レジスタ3、41、42、43にディジタル値を書き込む手法は、外部メモリ51から読み出すことに限られるものではなく、上位コンピュータからインターフェイス52を介して直接書き込むようにしてもよい。また本発明は、ユーザ側にて周波数の可変幅を変更するようにしてもよい。本発明は、周波数の設定信号に応じて出力周波数が決まる発振器であれば、発振回路部としては種々の構成を採用できる。図5は、発振回路部としてコルピッツ発振回路を用いた例である。7は発振回路部を示し、背景技術で説明した図6の回路と同じ部分には同じ符号を付している。この例では、図1に示したマイクロコントローラ2の周波数設定信号の出力端加算部30の出力端と制御入力端子105との間にディジタル/アナログ変換部71が設けられており、ディジタル値である周波数設定信号をディジタル/アナログ変換部71にてアナログ信号に変換して、制御入力端子105に入力される。この例においても既述の実施の形態と同様の効果が得られる。なお発振回路部としては、コルピッツ回路の他に、Pierce回路、Clapp回路、Butler回路など他の発振回路であってもよい。ここで周波数の可変幅は、周波数比率で表したときに、公称周波数よりも高い側の比率と低い側の比率とが同じであることに限定されず、互いに異なるように設定してもよい。即ち、上述の実施形態では、公称周波数に対して±5ppmなどの例を挙げているが、例えば公称周波数に対して-4ppmから6ppmのように設定してもよい。このように設定は、例えば図1に示す構成に加えて補助レジスタを設けることにより実施できる。例えば公称周波数に対して±5ppmの可変幅を設定したとすると、補助レジスタには、1ppmに相当するディジタル値を設定しておき、第2のレジスタ41から出力されるディジタル値に補助レジスタからのディジタル値を加算し、その加算値にゲインG1,G2を乗算するように構成する。この場合、第2のレジスタ41のディジタル値を最小値から最大値に変えると、1ppmの周波数調整分が加わることから、-4ppmから6ppmの可変幅が得られる。また図1の実施の形態では、公称周波数出力部、周波数調整量出力部及びゲイン出力部としてレジスタを用いているが、レジスタに限らず例えばRAMRandomAccessMemoryを用いてもよい。更にまた発振回路部は、水晶振動子を発振部とする構成に限られるものではなく、例えばLC共振部インダクタ成分とコンダクタ成分とを用いた共振部を発振部とする構成であってもよい。"