"情報を磁性体の磁化状態により保持する記憶層を有し、前記記憶層に対して、中間層を介して磁化固定層が設けられ、前記記憶層を構成する磁性体のダンピング定数αが、α<0.015を満足し、積層方向に電流を流すことにより、前記記憶層の磁化の向きが変化して、前記記憶層に対して情報の記録が行われる記憶素子。情報を磁性体の磁化状態により保持する記憶層を有する記憶素子と、互いに交差する2種類の配線とを備え、前記記憶素子は、前記記憶層に対して、中間層を介して磁化固定層が設けられ、前記記憶層を構成する磁性体のダンピング定数αが、α<0.015を満足し、積層方向に電流を流すことにより、前記記憶層の磁化の向きが変化して、前記記憶層に対して情報の記録が行われる構成であり、前記2種類の配線の交点付近かつ前記2種類の配線の間に、前記記憶素子が配置され、前記2種類の配線を通じて、前記記憶素子に前記積層方向の電流が流れるメモリ。ところで、MRAMの場合は、記憶素子とは別に書き込み配線ワード線やビット線を設けて、書き込み配線に電流を流して発生する電流磁界により、情報の書き込み記録を行っている。そのため、書き込み配線に、書き込みに必要となる電流量を充分に流すことができる。一方、スピン注入を利用する構成のメモリにおいては、記憶素子に流す電流によりスピン注入を行って、記憶層の磁化の向きを反転させる必要がある。そして、このように記憶素子に直接電流を流して情報の書き込み記録を行うことから、書き込みを行うメモリセルを選択するために、記憶素子を選択トランジスタと接続してメモリセルを構成する。この場合、記憶素子に流れる電流は、選択トランジスタに流すことが可能な電流選択トランジスタの飽和電流の大きさに制限される。このため、選択トランジスタの飽和電流以下の電流で書き込みを行う必要があり、スピン注入の効率を改善して、記憶素子に流す電流を低減する必要がある。また、読み出し信号を大きくするためには、大きな磁気抵抗変化率を確保する必要があり、そのためには、記憶層の両側に接している中間層をトンネル絶縁層トンネルバリア層とした記憶素子の構成にすることが効果的である。このように中間層としてトンネル絶縁層を用いた場合には、トンネル絶縁層が絶縁破壊することを防ぐために、記憶素子に流す電流量に制限が生じる。この観点からも、スピン注入時の電流を抑制する必要がある。従って、スピン注入により記憶層の磁化の向きを反転させる構成の記憶素子では、スピン注入効率を改善して、必要とする電流を減らす必要がある。スピン注入により記憶層の磁化の向きを反転させるために必要となる、書き込み電流閾値は、例えば、記憶層に厚さが2nmのCoFeB合金を使用し、平面パターンが130nm×100nmの略楕円形の巨大磁気抵抗効果素子GMR素子において、側の閾値Ic=0.6mAであり、-側の閾値-Ic=-0.2mAである。また、このときの電流密度は約6×106A/cm2である屋上他著,日本応用磁気学会誌,Vol28No2p1492004年参照。また、例えば、強磁性層として一般的なCoFeを記憶層の材料に使用した場合、磁化反転を生じさせるためには、おおよそ1×107A/cm2程度の電流密度が必要である。そして、電流密度が上述した値のときに、例えば記憶素子の大きさが90nm×130nmであるとすると、書き込み電流閾値は、おおよそ550μAとなる。ここで、SPICEシミュレータによる一般的な選択トランジスタと記憶素子とを接続した場合に、記憶素子の素子抵抗と記憶素子に流れる素子電流との関係を図13に示す。読み出し信号の大きさを考えると、素子抵抗は大きいほど良いが、図13より、素子抵抗を大きくすると記憶素子に流せる電流が小さくなってしまう。そして、読み出し特性を充分に確保する上で下限と推定される素子抵抗2.5kΩの場合を考えると、図13より、記憶素子に流せる電流の上限は約400μAとなることから、上述した値からさらに書き込み電流閾値を30以上低減させなくてはならないことになる。このため、読み出し特性を充分に確保するためには、記憶層の材料にCoFeやCoFeBを使用した場合と比較して、さらに書き込み電流を低減することが求められる。上述した問題の解決のために、本発明においては、スピン注入効率を改善することにより、情報の記録に要する電流を低減することができる記憶素子、並びにこの記憶素子を有するメモリを提供するものである。本発明の記憶素子は、情報を磁性体の磁化状態により保持する記憶層を有し、この記憶層に対して、中間層を介して磁化固定層が設けられ、記憶層を構成する磁性体のダンピング定数αが、α<0.015を満足し、積層方向に電流を流すことにより、記憶層の磁化の向きが変化して、記憶層に対して情報の記録が行われるものである。上述の本発明の記憶素子の構成によれば、情報を磁性体の磁化状態により保持する記憶層を有し、この記憶層に対して、中間層を介して磁化固定層が設けられ、記憶層の磁化の向きが変化して、記憶層に対して情報の記録が行われることから、記憶層と磁化固定層との間に電流を流すことにより、いわゆるスピン注入により記憶層の磁化状態磁化の向きを変化させて、情報の記録を行うことができる。そして、記憶層を構成する磁性体のダンピング定数αがα<0.015を満足することから、記憶層のダンピング定数を小さくすることができ、ダンピング定数に比例する、記憶層の磁化の向きを変化させるための電流の閾値を小さくすることができる。これにより、スピン注入により記憶層の磁化の向きを反転させて情報を記録するために必要な電流量を低減することができる。本発明のメモリは、情報を磁性体の磁化状態により保持する記憶層を有する記憶素子と、互いに交差する2種類の配線とを備え、記憶素子は、記憶層に対して中間層を介して磁化固定層が設けられ、記憶層を構成する磁性体のダンピング定数αがα<0.015を満足し、積層方向に電流を流すことにより、記憶層の磁化の向きが変化して、記憶層に対して情報の記録が行われる構成であり、2種類の配線の交点付近かつ2種類の配線の間に記憶素子が配置され、2種類の配線を通じて、記憶素子に前記積層方向の電流が流れるものである。上述の本発明のメモリの構成によれば、情報を磁性体の磁化状態により保持する記憶層を有する記憶素子と、互いに交差する2種類の配線とを備え、記憶素子が上記本発明の記憶素子の構成記憶層のダンピング定数α<0.015であり、2種類の配線の交点付近かつ2種類の配線の間に記憶素子が配置され、2種類の配線を通じて、記憶素子に前記積層方向の電流が流れるものであることにより、2種類の配線を通じて記憶素子の積層方向に電流を流してスピン注入による情報の記録を行うことができる。また、スピン注入により記憶素子の記憶層の磁化の向きを反転させるために必要な電流量を低減することができる。上述の本発明によれば、情報の記録に必要な電流量を低減することができる。これにより、メモリ全体の消費電力を低減することが可能になる。従って、従来にない低消費電力のメモリを実現することが可能になる。また、特に、記憶層と上層の保護層との間に、AlもしくはMgの酸化物もしくは窒化物からなる挿入層を配した構成としたときには、記憶素子に熱が加わったときの記憶素子の特性の劣化を抑制することができ、メモリにおいて情報の記録や読み出しを安定して行うことができる。高温でも特性劣化が少ない記憶素子を構成することができる。これにより、耐熱性を有し、信頼性の高いメモリを実現することができる。まず、本発明の具体的な実施の形態の説明に先立ち、本発明の概要について説明する。本発明は、前述したスピン注入により、記憶素子の記憶層の磁化の向きを反転させて、情報の記録を行うものである。記憶層は、強磁性層等の磁性体により構成され、情報を磁性体の磁化状態磁化の向きにより保持するものである。スピン注入により磁性層の磁化の向きを反転させる基本的な動作は、巨大磁気抵抗効果素子GMR素子もしくはトンネル磁気抵抗効果素子MTJ素子から成る記憶素子に対して、その膜面に垂直な方向に、ある閾値以上の電流を流すものである。このとき、電流の極性向きは、反転させる磁化の向きに依存する。この閾値よりも絶対値が小さい電流を流した場合には、磁化反転を生じない。スピン注入によって、磁性層の磁化の向きを反転させるときに、必要となる電流の閾値Icは、現象論的に、下記の式1により表されるJZSunPhysRevBVol62p5702000年参照。ただし、α:記憶層のダンピング定数、Hk:記憶層の面内一軸異方性磁界、Ms:記憶層の飽和磁化、η:スピン注入係数、a:記憶層の半径、lm:記憶層の厚さ、H:外部印加磁界書き込み閾値電流Icを低減するためには、上記式1中の各種パラメータを調整すれば良いことになる。一方、メモリとしての性能を維持するという観点から、上記各種パラメータが制約される。例えば、式1中のa2lmHkMsの項は熱ゆらぎを決定する項として知られており、書き込み閾値電流Icのばらつきを抑えて、書き込んだデータの長期安定性を確保するためには、一定以上の値を保たなければならず、ある一定値以下に小さくすることはできない。このため、記憶素子の大きさや記憶層の厚さlm飽和磁化Msには下限が存在し、これらのパラメータを減少させることにより書き込み電流を低減させる手法は、ある所で限界となる。ダンピング定数αは、強磁性共鳴FMR等により測定することができることが知られており、CoFe合金やNiFe合金のダンピング定数αの値は、例えば、SMizukamiYAndoTMiyazaki,JMagnMagnMater226230巻p1640等に報告されている。スピン注入による記憶素子の記憶層の材料として、従来は、読み出し信号を大きく取るために、CoFeが一般に使用されていた。また、記憶層の材料として、CoFeBを使用した場合には、一般的に用いられているCoFeにさらにボロンBを添加することによって、飽和磁化Msを減少させて、CoFeに比べて書き込み閾値電流Icを低減することができると考えられる。しかしながら、これらの材料CoFe,CoFeBは、ダンピング定数αが0.02程度と大きい。このため、書き込み電流密度は6×106A/cm2以上と大きくなり、また、前述した熱揺らぎを決定する項が大きくなることから、熱揺らぎによる悪影響を受けることになる。従って、これらの材料では、熱揺らぎの影響を抑えつつ書き込み閾値電流Icを低減させることは困難であり、選択トランジスタと接続してメモリセルを構成して情報の書き込みを行うことができなくなる。前述した目的、即ちスピン注入の効率を改善して低い電流で情報を記録することができることを達成するために最適な構造を検討した結果、磁化の向き磁化状態を情報として保持する記憶層と磁化の向きが固定された磁化固定層情報の基準となる参照層を有するとの少なくとも2つの磁性層とそれらに挟まれた非磁性層からなり、非磁性層を介して流れる電流により情報の記録と読み出しを行う記憶素子において、式1で表されるダンピング定数αの重要性に着目し、記憶層のダンピング定数αを小さくすることにより、記憶層のサイズや飽和磁化Msを減少させなくても、記憶層の飽和磁束密度を小さくして、記録電流を低減することが可能であることを見い出した。例えばダンピング定数αが0.01程度のNiFe合金等のダンピング定数が小さい材料を記憶層に使用すると、書き込み電流密度の閾値が約3×106A/cm2以下と小さくなる。このとき、記憶素子の大きさが例えば90nm×130nmであるとすると、書き込み閾値電流Icはおよそ280μAとなり、前述した選択トランジスタの飽和電流約400μAよりも小さくすることができ、スピン注入を利用して情報の書き込みを行うメモリの実現が可能となる。そして、選択トランジスタの飽和電流が、前述したように約400μAであり、式1から、書き込み電流閾値Icはダンピング定数αと比例することから、記憶層を構成する磁性体のダンピング定数αは、α<0.015式2の関係を満たすことが求められる。即ち、本発明では、磁化の向き磁化状態を情報として保持する記憶層と、磁化の向きが固定された磁化固定層とを有し、記憶層と磁化固定層との間に非磁性の中間層絶縁層又は非磁性導電層を設けて、記憶素子を構成する。また、記憶層に対して、前述したスピン注入による磁化反転を用いて、記憶層を構成する磁性層の磁化の向きを反転させて、情報の記録を行う。そして、ダンピング定数αが0.01程度のNiFe合金等の、上述の式2の関係を満足する材料を、記憶層を構成する磁性体として使用する。これにより、記憶層のダンピング定数αが小さくなり、書き込み閾値電流Icはおよそ280μAとなり、前述した選択トランジスタの飽和電流約400μAよりも小さくすることができ、スピン注入を利用して情報の書き込みを行うメモリの実現が可能となる。記憶層に用いられる、式2に示した条件を満たす材料としては、NiFe合金や、NiFeを主成分として、その他の材料を含むものが挙げられる。例えば、NiFeを主成分として、さらに、他の元素として、B,C,N,Si,P,Al,Ta,Mo,Cr,Nb,Cu,Zr,W,V,Hf,Gd,Mn,Pdが添加された材料を用いることができる。これら他の元素の添加量は、ダンピング定数αが式2を満たすように設定する。より好ましくは、初透磁率μiが10000以上となるように設定する。初透磁率が10000以上であるように、他の元素の添加量を設定することにより、記憶層のダンピング定数を大きくならないように抑制することができる。また、NiFeを主成分とする材料に限らず、ダンピング定数αが式2の条件を満たす材料であれば、その他の磁性体を使用することも可能である。また、記憶層をNiFeを主成分とした材料により構成し、記憶層と中間層トンネル絶縁層等と間に、膜厚0.5nm以下のCoFe膜やCoFeB膜を挟んで記憶素子を構成しても良い。記憶素子のその他の構成は、スピン注入により情報を記録する記憶素子の従来公知の構成と同様とすることができる。磁化固定層は、強磁性層のみにより、或いは反強磁性層と強磁性層の反強磁性結合を利用することにより、その磁化の向きが固定された構成とする。また、磁化固定層は、単層の強磁性層から成る構成、或いは複数層の強磁性層を非磁性層を介して積層した積層フェリ構造とする。磁化固定層を積層フェリ構造としたときには、磁化固定層の外部磁界に対する感度を低下させることができるため、外部磁界による磁化固定層の不要な磁化変動を抑制して、記憶素子を安定して動作させることができる。記憶素子を構成する他の各層の材料としては、例えば、以下の材料が挙げられる。反強磁性層として用いられる材料としては、鉄、ニッケル、白金、イリジウム、ロジウム等のマンガン合金、コバルトやニッケル酸化物等が使用できる。非磁性層として用いられる材料としては、ルテニウム、銅、クロム、金、銀等が使用できる。膜厚は材料によって変動するが、ほぼ0.4nm~2.5nmの範囲で使用する。磁化固定層を構成する強磁性層の材料としては、CoもしくはCo-Fe強磁性材料やそれにボロンBが15~30原子添加されたアモルファス材料や、Co,Fe,Niの合金から成る強磁性材料を用いることができる。磁化固定層を構成する強磁性層のうち、特に、反強磁性層例えばPtMn膜に接する強磁性層には、CoもしくはCo-Fe強磁性材料を用いて、そのFe含有量を0~20とするのがよい。Fe含有量が20を超えて多くなり過ぎると、高温の熱処理によって劣化しやすくなる。磁化固定層を構成する強磁性層のうち、中間層トンネル絶縁層等に接する強磁性層は、CoFeBを主成分とすることが望ましい。これは、CoFeBがCoFe等と比較してスピン分極率が大きいことから、記憶素子のスピン注入効率が高くなり、記憶層の磁化の向きを反転させるために必要な電流量を低減することが可能になるためである。積層フェリ構造において、非磁性層例えばRu膜の下側に接する強磁性層としては、充分な反強磁性結合が得られるように、CoFeB層よりもCoFe層が望ましい。また、特に、記憶層を構成する磁性体を、NiFe合金に、Cu,Pd,Znから選ばれる少なくとも1つ以上の元素を添加した構成とすると、これらの元素の添加により、NiFe合金単体と比較して、さらに飽和磁束密度を下げてかつスピン分極率を向上することができる。飽和磁束密度を下げることにより、スピン注入による書き込み閾値電流を低減することができ、少ない電流で情報の書き込み記録を行うことができる。スピン分極率を向上することにより、磁気抵抗変化率MR比を大きくして、記憶層に記録された情報を読み出す際の読み出し信号強度を大きくすることができる。ここで、標準的な軟磁性FeNi合金組成Fe20Ni80のNiに置換して、Cu,Pd,Cr,Ru,Znの各元素をそれぞれ添加したときのスピン分極率Pを計算によって求めた。このスピン分極率Pの計算値と元素の添加量との関係を図2Aに示す。図2Aより、Cr及びRuを添加した場合には、少量の添加では分極率の向上が見られるが、添加量を増やすと分極率は低下する。また、Cu,Pd,Znを添加した場合には比較的添加量の多いところで、分極率が大きくなることがわかる。同様に、Fe20Ni80に対する各元素の添加量と平均磁気モーメントとの関係を図2Bに示す。図2Bより、添加する元素の種類によって、添加による平均磁気モーメントの減少率に差があり、Cr,Znは減少率が大きく、Pdは減少率が小さい。平均磁気モーメントと飽和磁束密度とはほぼ比例するので、平均磁気モーメントが小さい方が記録電流は小さくなる。次に、スピン分極率と平均磁気モーメントとをそれぞれ考慮するために、平均磁気モーメント当たりのスピン分極率を計算し、この値の添加量に対する変化を算出して、図3に示す。図3より、Zn,Cu,Pdを添加した場合に、平均磁気モーメント当たりの分極率が著しく向上しているのがわかる。また、記憶層と磁化固定層との間の非磁性の中間層として、トンネル絶縁層を用いて磁気トンネル接合MTJ素子を構成することにより、非磁性導電層を用いて巨大磁気抵抗効果GMR素子を構成した場合と比較して、磁気抵抗変化率MR比を大きくすることができ、読み出し信号強度を大きくすることができる。トンネル絶縁層の材料としては、例えば、酸化アルミニウムAlOxや酸化マグネシウムMgO等の酸化物を用いることができる。特に、このトンネル絶縁層の材料として、酸化マグネシウムMgOを用いることにより、酸化アルミニウムを用いた場合よりも、磁気抵抗変化率MR比を大きくすることができる。一般に、スピン注入効率はMR比に依存し、MR比が大きいほど、スピン注入効率が向上し、磁化反転電流密度を低減することができる。従って、トンネル絶縁層の材料に酸化マグネシウムを用いることにより、スピン注入による書き込み閾値電流を低減することができ、少ない電流で情報の書き込み記録を行うことができる。また、読み出し信号強度を大きくすることができる。なお、トンネル絶縁層をMgO膜により形成する場合には、MgO膜が結晶化していて、001方向に結晶配向性を維持していることが望ましい。また、記憶素子に充分な書き込み電流を流すためには、トンネル絶縁層トンネルバリア層の面積抵抗値を小さくする必要がある。スピン注入により記憶層の磁化の向きを反転させる記憶素子では、スピン注入による磁化反転を可能とするためには、およそ3~8×106A/μm2の電流密度を必要とする。トンネル絶縁層内のピンホール密度等の信頼性にもよるが、スピン注入による磁化反転が可能であり、かつ比較的低抵抗のトンネル絶縁層の絶縁耐電圧は、およそ1V程度である。ここで、記憶素子の面積を仮に0.06×0.167μm=0.01μm2であるとした場合に、3~8×106A/μm2の電流密度を得るためには、それぞれ33.3~12.5よりも抵抗値が小さい必要がある。なお、磁化反転に必要な電流密度が小さいほど、記憶素子の抵抗値が大きくてもよくなる。従って、トンネル絶縁層の面積抵抗値は、スピン注入に必要な電流密度を得る観点から、少なくとも30Ωμm2以下であることが好ましく、15Ωμm2以下であることがさらに好ましい。そして、トンネル絶縁層にMgO膜を用いた場合には、面積抵抗値を上述の30Ωμm2以下とするために、MgO膜の膜厚を0.8nm以下にすることが望ましい。本発明において、記憶層にNiFe合金もしくはNiFeを主成分とする材料を用いる場合に、さらに、記憶層の膜厚を、3nm以上、4nm以下とすることにより、記憶素子を破壊することなく良好に情報の書き込み記録を行うことができると共に、大きいMR比を得ることができる。記憶層が薄くなると、MR比が小さくなるため、読み出し信号強度が小さくなる。一方、記憶層が厚くなると、磁化の向きを反転させるための書き込み電流を大きくする必要があるため、トンネル絶縁層を破壊するおそれがある。なお、記憶素子の他の構成の条件によっては、記憶層の膜厚が上述の3nm以上4nm以下の範囲外であっても、良好に情報の書き込み記録を行うことや大きいMR比を得ることが可能であるが、記憶層の膜厚を上述の範囲内とすることにより、他の構成の条件によらず、上述の効果を得ることができる。本発明において、記憶層にNiFe合金もしくはNiFeを主成分とする材料を用いる場合に、さらに、記憶層の少なくとも一部の領域記憶層の一部領域又は記憶層全体のNi含有量を、70原子以上90原子以下とすることにより、スピン注入効率を向上することができると共に、大きいMR比を得ることができる。これにより、スピン注入による書き込み閾値電流を低減して、少ない電流で情報の書き込み記録を行うことができると共に、読み出し信号強度を大きくすることができる。Ni含有量が少ないと、MR比が小さくなり、またスピン注入による書き込み閾値電流も大きくなる。一方、Ni含有量が100原子付近と多くなると、MR比が大きく劣化する。また、90原子以下の場合と比較して、スピン注入による書き込み閾値電流も大きくなる。なお、記憶層の一部領域を上述したNi含有量とする場合には、当該領域が記憶層のどこにあっても効果はあるが、当該領域が中間層トンネル絶縁層等と接する側にあるときに最も大きい効果が得られる。本発明において、記憶層にNiFe合金もしくはNiFeを主成分とする材料を用いる場合に、さらに、記憶層の飽和磁化が1T以下である構成とすることにより、書き込み閾値電流が記憶層の飽和磁化の2乗に比例するため、スピン注入による書き込み閾値電流を低減して、少ない電流で情報の書き込み記録を行うことができる。記憶層の飽和磁化が1Tを超えると、スピン注入による書き込み閾値電流も大きくなってしまう。NiFeを主成分とする記憶層の膜厚は、好ましくは数nm以下、より好ましくは前述したように3nm以上4nm以下とする。このような薄い記憶層を形成する工程としては、DCマグネトロンスパッタ法等により直接所望の膜厚の薄膜を成膜する方法が考えられる。また、例えば、記憶層を構成する磁性体の薄膜を所望の膜厚よりも厚く形成した後に、化学反応酸化イオンの打ち込み等により、上部を混合層領域として非磁性に変化させ、記憶層の実効的な厚さを低減することも可能である。この製造方法を用いることにより、直接良好な状態で成膜することが困難である膜厚であっても、良好な状態で作製することが可能になる。続いて、本発明の具体的な実施の形態について説明する。図1は、本発明の一実施の形態として、記憶素子の概略構成図断面図を示す。この記憶素子10は、下層から、下地層11、反強磁性層12、強磁性層13、非磁性層14、強磁性層15、トンネル絶縁層16、記憶層17、キャップ層保護層18が積層されて成る。記憶層17は、磁性体から成り、情報を磁化状態記憶層17の磁化M1の向きで保持することができるように構成される。強磁性層13非磁性層14強磁性層15の3層により、積層フェリ構造の磁化固定層19が構成される。このうち、強磁性層13は反強磁性層12により磁化M13の向きが右向きに固定されている。強磁性層15の磁化M15の向きは、強磁性層13の磁化M13の向きとは反平行の左向きになっている。また、この強磁性層15は、記憶層17に対する磁化の向きの基準となるものであるため、参照層とも称される。磁化固定層19の強磁性層13,15の材料としては、鉄、ニッケル、コバルトの1種もしくは2種以上からなる合金材料、例えばCoFe合金を用いることができる。さらにNb、Zr等の遷移金属元素やB等の軽元素を含有させることもできる。例えば、CoFe合金にボロンBが20~30原子添加されたアモルファス非晶質のCoFeBを用いることも可能である。また、特に、磁化固定層19のトンネル絶縁層16に接する強磁性層参照層15に、CoFeBを用いることにより、スピン分極率を大きくして、記憶素子10のスピン注入効率を向上することができる。これにより、記憶層17の磁化M1の向きを反転させるための電流をさらに低減することができる。トンネル絶縁層16の材料としては、Al,Mg,Hf,Si等の酸化物や、その他の酸化物、窒化物等の絶縁材料を用いることができる。特に、トンネル絶縁層16の材料として酸化マグネシウムMgOを用いると、前述したように、大きい磁気抵抗変化率MR比が得られる。また、前述した理由により、このMgOからなるトンネル絶縁層16の膜厚は0.8nm以下とすることが好ましい。下地層11及びキャップ層18の間に電流を流すことにより、スピン注入による記憶層17の磁化の向きの反転を行うことができる。キャップ層18から下地層11に向けて、即ち記憶層17から強磁性層参照層15に向けて電流を流すと、強磁性層参照層15から記憶層17に偏極電子が注入され、記憶層17の磁化の向きが参照層15の磁化の向きと平行になる。下地層11からキャップ層18に向けて、即ち参照層15から記憶層17に向けて電流を流すと、記憶層17から参照層15に偏極電子が注入され、記憶層17の磁化の向きが参照層15の磁化の向きと反平行になる。このようにして、電流を流す向きによって、記録する情報を選択することができる。そして、強磁性層参照層15の磁化の向きと記憶層17の磁化の向きが、平行の状態ではトンネル絶縁層16を通る電流の抵抗が小さくなり、反平行の状態ではトンネル絶縁層16を通る電流の抵抗が大きくなる。このことを利用して、抵抗値から記憶層17に記録された情報の内容を読み出すことができる。なお、読み出し時に流す電流は、スピン注入による記憶層17の磁化反転が生じないように、反転電流よりも小さくする。本実施の形態では、特に、記憶層17がNiFeを主成分として成る構成、もしくは、記憶層17を構成する磁性体のダンピング定数αがα<0.015前述の式2を満たす構成とする。これにより、前述したように、記憶層のダンピング定数を小さくすることができるため、ダンピング定数に比例する、記憶層の磁化の向きを変化させるための電流の閾値を小さくすることができる。また、記憶層17がNiFeを主成分とする構成とした場合には、前述したように、初透磁率を10000以上にする、記憶層17をNiFeにCu,Pd,Znから選ばれた少なくとも一つの元素が添加された構成とする、記憶層17の膜厚を3nm以上4nm以下にする、記憶層17の少なくとも一部の領域のNi含有量を70原子以上90原子以下にする、記憶層17の飽和磁化を1T以下とする、等の構成を加えることにより、さらに記憶素子10の特性を向上することができる。本実施の形態の記憶素子10は、下地層11からキャップ層18までを真空装置内で連続的に形成して、その後エッチング等の加工により記憶素子10のパターンを形成することにより、製造することができる。また、本実施の形態の記憶素子10を用いて、図10に示したメモリと同様の構成のメモリを構成することができる。即ち、記憶素子10を2種類のアドレス配線の交点付近に配置してメモリを構成し、2種類のアドレス配線を通じて記憶素子10に上下方向積層方向の電流を流して、スピン注入により記憶層17の磁化の向きを反転させて、記憶素子10に情報の記録を行うことができる。上述の本実施の形態の記憶素子10の構成によれば、記憶層17がNiFeを主成分として成る構成、もしくは、記憶層17を構成する磁性体のダンピング定数αがα<0.015前述の式2を満たす構成としたことにより、記憶層の磁化の向きを変化させるための電流の閾値を小さくすることができる。これにより、スピン注入により記憶層の磁化の向きを反転させて情報を記録するために必要な電流量を低減することができる。従って、情報の書き込み記録に必要な電流量を低減することができ、記憶素子10を多数有するメモリにおいて、メモリ全体の消費電力を低減することができ、従来にない低消費電力のメモリを実現することが可能になる。上述の実施の形態では、記憶層17の上に直接キャップ層18を形成しているが、記憶層とキャップ層との間に、酸化物や窒化物から成る挿入層を設けてもよい。このような挿入層を設けることにより、製造時に高温例えば400°Cの熱履歴を受けた場合や、高温の熱処理工程を行った場合でも、キャップ層18と記憶層17との間の元素の拡散を挿入層により抑制することができる。この挿入層の材料としては、例えば、Al,Mgの、酸化物もしくは窒化物が挙げられる。そして、このような材料を用いた挿入層は、例えば、酸化物のターゲットを用いたRFマグネトロンスパッタリングや、酸素ガスを成膜中に導入することによるリアクティブスパッタリング、金属膜を成膜した後に酸素ガスにさらすことによる自然酸化、金属膜を酸素プラズマによって酸化する等、公知の方法により形成することができる。また、記憶素子に充分な書き込み電流を流すために、挿入層の面積抵抗値は、トンネル絶縁層の面積抵抗値よりも小さいことが望ましい。例えば、トンネル絶縁層と挿入層を共にMgO膜により形成した場合には、前述したようにトンネル絶縁層の膜厚を0.8nm以下とすることが好ましいので、挿入層の膜厚も0.8nm以下にする。即ち、トンネル絶縁層と挿入層を共に同じ材料で形成する場合には、挿入層の膜厚をトンネル絶縁層の膜厚と同じとするか、或いはトンネル絶縁層よりも薄くする。この挿入層を設けた場合の実施の形態を次に示す。本発明の他の実施の形態として、記憶素子の概略構成図を図4に示す。本実施の形態の記憶素子20は、特に、記憶層17と上層のキャップ層保護層18との間に、挿入層21が設けられている。その他の構成は、先の実施の形態の記憶素子10と同様であるので、同一符号を付して重複説明を省略する。挿入層21の具体的な材料としては、前述した材料、例えば、酸化アルミニウム、酸化マグネシウム等の酸化物、窒化アルミニウム、窒化マグネシウム等の窒化物が挙げられる。上述の本実施の形態の記憶素子20の構成によれば、前述の実施の形態の記憶素子10と同様に、スピン注入により記憶層の磁化の向きを反転させて情報を記録するために必要な電流量を低減することができ、記憶素子20を多数有するメモリにおいてメモリ全体の消費電力を低減することができ、従来にない低消費電力のメモリを実現することが可能になるという効果が得られる。また、本実施の形態の記憶素子20の構成によれば、記憶層17とキャップ層18との間に挿入層21を設けていることにより、記憶素子20の製造時に、高温の熱履歴を受ける場合や高温の熱処理工程を行う場合であっても、記憶層17とキャップ層18との間の元素の拡散を挿入層21により抑制することができる。これにより、記憶層17を薄くした場合でも磁気特性を維持することができるため、充分な磁気抵抗変化率MR比を維持することができると共に、記憶層17を薄くすることによって、情報の記録に必要な電流を低減することが可能になる。そして、記憶素子20に熱が加わったときの元素の拡散による特性の劣化を抑制することができるため、メモリにおいて、情報の記録や読み出しを安定して行うことができる。従って、耐熱性を有し、信頼性の高いメモリを実現することができる。特に、記憶素子10の例えばトンネル絶縁層16にMgO等の比較的高い熱処理温度を要求される層を用いた場合において、熱処理によって抵抗変化率をさらに上昇させて、なおかつ磁気特性の劣化を抑制することができる。実施例ここで、本発明の記憶素子の構成において、具体的に記憶層の寸法や組成等を設定して、特性がどのようになるか検討を行った。<実験1>まず、記憶層を構成する磁性体のダンピング定数αの大きさによる、特性の差異を調べた。なお、実際には、メモリには、図10に示したように、記憶素子以外にもスイッチング用の半導体回路等が存在するが、ここでは、記憶層の磁気抵抗特性を調べる目的で、記憶素子のみを形成したウエハにより検討を行った。サンプル1;比較例まず、厚さ0.575mmのシリコン基板上に厚さ2μmの熱酸化膜を形成し、図1に示した記憶素子10と同様の記憶素子を形成した。具体的には、図1に示した構成の記憶素子10において、下地層11を膜厚3nmのTa膜、反強磁性層12を膜厚20nmのPtMn膜、磁化固定層19を構成する強磁性層13,15を膜厚2nmのCoFe膜、積層フェリ構造の磁化固定層19を構成する非磁性層14を膜厚0.8nmのRu膜、トンネル絶縁層16を膜厚0.5nmのAl膜を酸化した酸化アルミニウム膜、記憶層17を膜厚3nmのCo72Fe8B20膜、キャップ層18を膜厚5nmのTa膜と選定し、また下地層11と反強磁性層12との間に図示しない膜厚100nmのCu膜後述するワード線となるものを設けて、各層を形成した。即ち、各層の材料及び膜厚を、下記の構成膜構成1として、記憶素子10を作製した。膜構成1:TaCuPtMnCoFeRuCoFeAlOxCo72Fe8B20Taなお、上記膜構成で、合金組成の示されていないPtMnの組成はPt50Mn50原子とした。酸化アルミニウム膜から成るトンネル絶縁層16以外の各層は、DCマグネトロンスパッタ法を用いて成膜した。酸化アルミニウムAl-Ox膜から成るトンネル絶縁層16は、まず金属Al膜をDCスパッタ法により0.5nm堆積させて、その後に酸素/アルゴンの流量比を1:1とし、自然酸化法により金属Al層を酸化させた。酸化時間は10分とした。さらに、記憶素子10の各層を成膜した後に、磁場中熱処理炉で、10kOe270°C4時間の熱処理を行い、反強磁性層12のPtMn膜の規則化熱処理を行った。次に、ワード線部分をフォトリソグラフィによってマスクした後に、ワード線以外の部分の積層膜に対してArプラズマにより選択エッチングを行うことにより、ワード線下部電極を形成した。この際に、ワード線部分以外は、基板の深さ5nmまでエッチングされた。その後、電子ビーム描画装置により記憶素子10のパターンのマスクを形成し、積層膜に対して選択エッチングを行い、記憶素子10を形成した。記憶素子10部分以外は、ワード線のCu層直上までエッチングした。なお、特性評価用の記憶素子には、磁化反転に必要なスピントルクを発生させるために、記憶素子に充分な電流を流す必要があるため、トンネル絶縁層の抵抗値を抑える必要がある。そこで、記憶素子10のパターンを、短軸90nm×長軸130nmの楕円形状として、また記憶素子10の面積抵抗積RAを10Ωμm2とした。次に、記憶素子10部分以外を、厚さ100nm程度のAl2O3のスパッタリングによって絶縁した。その後、フォトリソグラフィを用いて、上部電極となるビット線及び測定用のパッドを形成して記憶素子の試料を作製して、サンプル1の記憶素子の試料とした。サンプル2;実施例記憶層17を膜厚3nmのNi80Fe20膜により形成し、その他の構成は膜構成1と同様にして、記憶素子10を作製した。即ち、各層の材料及び膜厚を、下記の構成膜構成2として、記憶素子10を作製した。膜構成2:TaCuPtMnCoFeRuCoFeAlOxNi80Fe20Taこれを、サンプル2の記憶素子の試料とした。サンプル1及びサンプル2の各サンプルの記憶素子に対して、それぞれ以下のようにして特性の評価を行った。なお、測定に先立ち、反転電流のプラス方向とマイナス方向の値を対称になるように制御することを可能にするため、記憶素子に対して、外部から磁界を与えることができるように構成した。反転電流値の測定記憶素子に電流を流して、その後の記憶素子の抵抗値を測定した。記憶素子の抵抗値を測定する際には、温度を室温25°Cとして、ワード線の端子とビット線の端子にかかるバイアス電圧が10mVとなるように調節した。さらに、記憶素子に流す電流量を変化させて、この記憶素子の抵抗値の測定を行い、測定結果から抵抗-電流曲線を得た。なお、この抵抗-電流曲線を得る測定は、両極性プラス方向及びマイナス方向の電流について行った。この抵抗-電流曲線から、抵抗値が変化する電流値を求めて、これを磁化の向きを反転させる反転電流値とした。両極性の電流について、この反転電流値を求めた。さらに、両極性の反転電流値の絶対値の平均値を計算し、これを各サンプルの反転電流値とした。また、反転電流値と記憶素子の断面積とから、反転電流密度を計算で求めた。各サンプルについて、反転電流密度と、反転電流値と、記憶層を構成する磁性体のダンピング定数αの値とをまとめて、表1に示す。表1より、記憶層にダンピング定数αの大きいCoFeBを用いたサンプル1は、反転電流値が大きくなっているのに対して、記憶層にダンピング定数αの小さいNiFeを用いたサンプル2は、反転電流値が小さくなっている。ここで、選択トランジスタの許容電流上限を400μAとすると、サンプル1の記憶素子では反転電流値がこの許容電流上限を超えており、スピン注入による情報の記録ができないことになる。一方、サンプル2の記憶素子では、選択トランジスタの許容電流上限よりも小さい電流値で記憶層の磁化を反転させることができるため、スピン注入による情報の記録を行うことができる。従って、実施例のサンプル2のように、本発明の記憶素子の構成とすることにより、少ない電流量で記憶層に情報の書き込みを行うことが可能であり、これまでにない低消費電力型のメモリを実現することが可能になる。<実験2>膜構成3:サンプル3~サンプル7次に、記憶層の飽和磁化の大きさと、特性との関係を調べた。まず、シリコン基板上に、図1に示した記憶素子10と同様の記憶素子を形成した。具体的には、図1に示した構成の記憶素子10において、下地層11を膜厚3nmのTa膜、反強磁性層12を膜厚30nmのPtMn膜、磁化固定層19を構成する強磁性層13を膜厚1.8nmのCoFe膜、積層フェリ構造の磁化固定層19を構成する非磁性層14を膜厚0.8nmのRu膜、磁化固定層19を構成する強磁性層参照層15を膜厚2nmのCoFeB膜、膜厚0.7nmのトンネル絶縁層16、膜厚3nmの記憶層17、キャップ層18を膜厚6nmのTa膜と選定し、また下地層11と反強磁性層12との間に図示しない膜厚60nmのAl膜後述するワード線となるものと膜厚3nmのTa膜との積層膜を設けて、各層を形成した。即ち、各層の材料及び膜厚を、下記の構成膜構成3として、記憶素子10を作製した。膜構成3:TaAlTaPtMnCoFeRuCoFeBトンネル絶縁層記憶層Taトンネル絶縁層16以外の各層は、DCマグネトロンスパッタ法を用いて成膜した。トンネル絶縁層16として、酸化アルミニウムAl-Ox膜を形成する場合には、まず金属Al膜をDCスパッタ法により0.7nm堆積させて、その後に酸素/アルゴンの流量比を1:1とし、自然酸化法により金属Al層を酸化させた。また、トンネル絶縁層16として、酸化マグネシウムMgO膜を形成する場合には、MgOをターゲットとして用いたRFスパッタ法により、膜厚0.7nmの酸化マグネシウム膜をそのまま成膜した。さらに、記憶素子10の各層を成膜した後に、磁場中熱処理炉で、10kOe270°C4時間の熱処理を行い、反強磁性層12のPtMn膜の規則化熱処理を行った。次に、ワード線部分をフォトリソグラフィによってマスクした後に、ワード線以外の部分の積層膜に対してArプラズマにより選択エッチングを行うことにより、ワード線下部電極を形成した。この際に、ワード線部分以外は、基板の深さ5nmまでエッチングされた。その後、電子ビーム描画装置により記憶素子10のパターンのマスクを形成し、積層膜に対して選択エッチングを行い、記憶素子10を形成した。記憶素子10部分以外は、ワード線のAl層直上までエッチングした。なお、特性評価用の記憶素子には、磁化反転に必要なスピントルクを発生させるために、記憶素子に充分な電流を流す必要があるため、トンネル絶縁層の抵抗値を抑える必要がある。そこで、記憶素子10のパターンを、短軸80nm×長軸150nmの楕円形状とした。次に、記憶素子10部分以外を、厚さ100nm程度のAl2O3のスパッタリングによって絶縁した。その後、フォトリソグラフィを用いて、上部電極となるビット線及び測定用のパッドを形成して記憶素子の試料を作製した。上述の製造方法により、上記膜構成3において、それぞれトンネル絶縁層16の材料と、記憶層17の材料とを変えた、サンプル3~サンプル7の記憶素子の各試料を作製した。サンプル3実施例は、トンネル絶縁層16に酸化マグネシウムMgOを用い、記憶層17にNiFeを用いた。この記憶層17のNiFeの飽和磁化は0.88Tであった。サンプル4実施例は、トンネル絶縁層16に酸化マグネシウムMgOを用い、記憶層17にNiFeMoを用いた。この記憶層17のNiFeMoの飽和磁化は0.85Tであった。サンプル5実施例は、トンネル絶縁層16に酸化アルミニウムAlOを用い、記憶層17にNiFeを用いた。この記憶層17のNiFeの飽和磁化は0.88Tであった。サンプル6比較例は、トンネル絶縁層16に酸化マグネシウムMgOを用い、記憶層17にCoFeBを用いた。この記憶層17のCoFeBの飽和磁化は1.45Tであった。サンプル7比較例は、トンネル絶縁層16に酸化アルミニウムAlOを用い、記憶層17にはサンプル6とは組成の異なるCoFeBを用いた。この記憶層17のCoFeBの飽和磁化は0.88Tであった。これらサンプル3~サンプル7の各サンプルの記憶素子に対して、それぞれ実験1と同様にして、反転電流値の測定を行った。各サンプルについて、中間層トンネル絶縁層16の材料、記憶層17の材料と飽和磁化の大きさ、反転電流値とを、まとめて表2に示す。表2より、記憶層に、飽和磁化が1T以下である、NiFe又はNiFeMoを用いることにより、飽和磁化が1.45Tと大きいCoFeBと比較して、反転電流値を大幅に低減できることがわかる。さらに、CoFeBでは、組成を変えて飽和磁化を1T以下としても、反転電流値を低減することができず、NiFe又はNiFeMoの場合のみに反転電流値を大幅に低減できることがわかる。また、サンプル3及びサンプル4と、サンプル5との対比により、トンネル絶縁層16としてMgOを使用した場合に、より反転電流値の低減効果が大きくなることがわかる。以上の結果から、記憶層に、飽和磁化Msが1T以下である、NiFeもしくはNiFeにMo等の添加元素を加えた材料を使用することにより、記録電流を下げることができる。また、特に、トンネル絶縁層として、酸化マグネシウムMgOを用いることにより、さらに記録電流を下げることができる。<実験3>膜構成4;サンプル8~サンプル10次に、記憶層にNiFeを用いた場合に、記憶層の膜厚による特性の変化を調べた。まず、厚さ0.6mmのシリコン基板上に厚さ2μmの熱酸化膜を形成し、図1に示した記憶素子10を形成した。具体的には、図1に示した構成の記憶素子10において、下地層11を膜厚3nmのTa膜、反強磁性層12を膜厚30nmのPtMn膜、磁化固定層19を構成する強磁性層13を膜厚1.8nmのCoFe膜、積層フェリ構造の磁化固定層19を構成する非磁性層14を膜厚0.8nmのRu膜、磁化固定層19を構成する強磁性層15を膜厚2nmのCoFe膜、トンネル絶縁層16を膜厚0.7nmの酸化マグネシウム膜、記憶層17を膜厚tnmのNiFe膜、キャップ層18を膜厚5nmのTa膜と選定し、また下地層11と反強磁性層12との間に図示しない膜厚60nmのAl膜後述するワード線となるものと膜厚3nmのTa膜との積層膜を設けて、各層を形成した。即ち、各層の材料及び膜厚を、下記の構成膜構成4として、記憶素子10を作製した。膜構成4:TaAlTaPtMnCoFeRuCoFeMgONiFeTa酸化マグネシウムMgO膜から成るトンネル絶縁層16以外の各層は、DCマグネトロンスパッタ法を用いて成膜した。酸化マグネシウムMgO膜から成るトンネル絶縁層16は、MgOをターゲットして用いたRTスパッタ法により、そのまま0.7nm成膜した。次に、ワード線部分をフォトリソグラフィによってマスクした後に、ワード線以外の部分の積層膜に対してArプラズマにより選択エッチングを行うことにより、ワード線下部電極を形成した。この際に、ワード線部分以外は、基板の深さ5nmまでエッチングされた。その後、基板全面に絶縁膜を形成した後、リフトオフ法によりワード線表面を露出させた。続いて、電子ビーム描画装置により記憶素子10のパターンのマスクを形成し、積層膜に対してArプラズマにより選択エッチングを行い、記憶素子10を形成した。このとき、記憶素子10部分以外のワード線は、PtMnを15nm残す深さまでエッチングした。なお、記憶素子10のパターンを、短軸68nm×長軸195nmの楕円形状とした。その後、基板全面に絶縁膜を形成した後、リフトオフ法により記憶素子10の表面を露出させた。次に、プローブ針などからワード線との電気的接続を得るために、ワード線の端子パッド以外をフォトリソグラフィによってマスクした後、端子パッドをArプラズマにより選択的にエッチングし、端子パッド下のワード線を露出させた。その後端子パッドを覆っていたレジストマスクを剥離した。続いて、基板全面に、膜厚20nmのCr膜膜厚100nmのCu膜膜厚100nmのAu膜の積層膜から成る金属膜を形成し、この金属膜上にビット線及びビット線の端子パッドのパターンをフォトリソグラフィによってマスクした後に、Arプラズマにより選択的にエッチングし、ビット線及び端子パッドを形成した。その後、ビット線及び端子パッドを覆っていたレジストマスクを剥離した。最後に、磁場中熱処理炉にて、10kOeの磁界中、265°Cで、4時間の熱処理を行い、反強磁性層であるPtMn層の規則化熱処理を行った。このようにして、記憶素子の試料を作製した。上述の製造方法により、それぞれ記憶層17の膜厚tnmを変えた、サンプル8~サンプル10の記憶素子の各試料を作製した。サンプル8は、記憶層17の膜厚tを2nmとした。サンプル9は、記憶層17の膜厚tを3nmとした。サンプル10は、記憶層17の膜厚tを4nmとした。サンプル8~サンプル10の各サンプルの記憶素子に対して、それぞれ以下のようにして特性の評価を行った。なお、測定に先立ち、反転電流のプラス方向とマイナス方向の値を対称になるように制御することを可能にするため、記憶素子に対して、外部から磁界を与えることができるように構成した。R-H曲線外部磁界によって記憶層を磁化させることにより、抵抗値の測定を行った。即ち、まず記憶素子の記憶層を磁化反転させるための外部磁界を記憶層の磁化容易軸に対して平行となるように印加した。測定のための外部磁界の大きさは、1kOeとした。次に、記憶層の磁化容易軸の一方側から見て-1kOeから1kOeまでの正の掃引とそれに引き続く、1kOeから-1kOeまでの負の掃引を行うと同時に、ワード線の端子パッドとビット線の端子パッドとにかかるバイアス電圧が100mVとなるように調節して、強磁性トンネル接合にトンネル電流を流した。このときの各外部磁界に対する抵抗値を測定してR-H曲線を得た。TMR比磁化固定層と記憶層の磁化が反平行の状態にあって抵抗が高い状態の抵抗値と、磁化固定層と記憶層の磁化が平行の状態にあって抵抗が低い状態の抵抗値を測定し、これらからTMR比磁気抵抗変化率を求めた。尚、良好な読み出し特性を得るといった観点から、このTMR比は30以上であることが好ましい。保磁力Hc上記の測定方法によりR-H曲線を測定し、R-H曲線から、磁化固定層と記憶層の磁化が反平行の状態であって抵抗が高い状態での抵抗値と、磁化固定層と記憶層の磁化が平行の状態であって抵抗が低い状態での抵抗値との平均値を求め、この平均値の抵抗値が得られるときの外部磁界の値を保磁力Hcとした。測定結果として、各サンプルの抵抗-磁場曲線R-H曲線を図5A~図5Cに示す。図5Aは記憶層17の膜厚tが2nmのサンプル8の曲線を示し、図5Bは記憶層17の膜厚tが3nmのサンプル9の曲線を示し、図5Cは記憶層17の膜厚tが4nmのサンプル10の曲線を示している。なお、各曲線の縦軸は、縦軸は抵抗値の代わりに、トンネル磁気効果TMRにより抵抗が変化した割合を示している。図5Aに示すように、記憶層17の膜厚tが2nmのサンプル8では、保磁力HcがゼロのヒステリシスのないR-H曲線となっている。これは、記憶層がいわゆる超常磁性となっていることを示している。そうすると、外部磁界のない状態では記憶層の磁化の向きが不定となり、もはや情報を記憶しておくことはできない。図5B及び図5Cに示すように、記憶層17の膜厚tが3nmのサンプル9と4nmのサンプル10とでは、高いTMR比と急峻な磁化反転が実現されている。抵抗値は1.4kΩ、TMR比は33が得られている。また別の記憶素子の破壊電圧を測定したところ、約0.9Vを得た。即ち、これらの記憶素子には最大で0.9V/1.4kΩ=0.6mA程度の電流を流すことができる。また、サンプル9t=3nmとサンプル10t=4nmとを比較すると、磁気モーメントの大きさの違いにより、サンプル10t=4nmの方が保磁力が大きい。尚、図示しないが、t<3nmの場合には、超常磁性となる素子が多数となった。次に、サンプル9t=3nm及びサンプル10t=4nmの各試料について、以下のようにして、スピン注入による磁化反転の反転電流値の測定を行い、電流による書き込みの可能性について検討した。外部磁界をある値に固定した状態で、記憶素子に電流を流して、抵抗値をモニタリングした。ある電流値で、抵抗値がR-H曲線で求めた抵抗差と同程度に変化したら、そこで記憶層の磁化が反転したとみなし、その電流値を反転電流値とした。なお、上述のように記憶素子に流すことのできる電流値は、トンネル絶縁層を破壊しないために、約0.6mAが上限である。同じ大きさの外部磁界に対して、両極性の反転電流値、即ち記憶素子を低抵抗状態から高抵抗状態へ反転させるときの反転電流値と、記憶素子を高抵抗状態から低抵抗状態へ反転させるときの反転電流値とをそれぞれ測定した。そして、スピン注入による磁化反転が起こる際の反転電流は、外部磁界の大きさに従って変化するため、さまざまな外部磁界のもとで、上述の反転電流値の測定を行った。測定結果として、反転電流値と外部磁界の大きさとの関係を、図6A及び図6Bに示す。図6Aはサンプル9t=3nmの結果を示し、図6Bはサンプル10t=4nmの結果を示している。図中、菱形の印は低抵抗状態から高抵抗状態への反転に、星形の印は高抵抗状態から低抵抗状態への反転に、それぞれ対応している。通常、記憶素子として動作させる場合には外部磁界はゼロである。図6A及び図6Bから、反転電流値が、外部磁界の変化に従って、単調に変化することがわかる。そして、図6Aより、サンプル9t=3nmの場合には、外部磁界がゼロの条件下で、電流の上限値約0.6mAよりも小さい電流値で反転していることがわかり、安定した書き込みが可能となっている。一方、図6Bより、サンプル10t=4nmの場合には、外部磁界がゼロの条件下で、電流の上限値約0.6mAとほぼ等しい電流値で反転している。図示はしていないが、t>4nmの場合には、書き込み電流が電流の上限値約0.6mAより大きくなるために記憶層の磁化が反転しなかった。もちろん、反転電流値及び流す電流の上限値は、記憶素子の面積によって異なるが、反転電流密度=反転電流/素子面積及び破壊電圧は、記憶素子の面積には依存しない。このため、記憶層の膜厚t>4nmの場合には、記憶層の磁化が反転しないという結果は、素子面積が変化しても有効である。以上の結果を考慮すると、記憶層の膜厚を3nm以上4nm以下とすることにより、記憶層の磁化を安定して保持し、かつ電流の上限値以内で、スピン注入による磁化反転を行うことが可能となることが明らかになった。<実験4>次に、記憶層にNiFeやNiFe系の材料を用いた場合に、記憶層のNi含有量組成比による特性の変化を調べた。膜構成5磁化固定層19を構成する強磁性層参照層15を膜厚2.5nmのCoFeB膜とし、トンネル絶縁層16を膜厚0.8nmの酸化マグネシウムMgO膜とし、記憶層17のNiFe膜のNi-Fe組成比を変更した他は、実験1のサンプル2の膜構成2と同様にして、記憶素子10を作製した。即ち、各層の材料及び膜厚を下記の構成膜構成5として、記憶素子10を作製した。膜構成5:TaCuPtMnCoFeRuCoFeBMgONiFeTaなお、上記膜構成で、合金組成の示されていないPtMn膜の組成はPt50Mn50原子、CoFe膜の組成はCo90Fe10とした。酸化マグネシウム膜MgOから成るトンネル絶縁層16は、RFマグネトロンスパッタ法を用いて成膜した。また、記憶素子10のパターンを短軸90nm×長軸180nmの楕円形状として、記憶素子10の面積抵抗値Ωμm2が30Ωμm2となるようにした。それ以外の条件や製造工程は、実験1のサンプル2と同様にして、記憶素子の試料を作製した。そして、上記膜構成5において、記憶層17のNi-Fe合金の組成を変えて、このNi-Fe合金中のNi含有量原子が、0Fe膜、20、60、70、80、90、100Ni膜である、合計7種類の記憶素子の試料を作製した。記憶層17のNi含有量を変えた、膜構成5の記憶素子の7種類の試料について、それぞれ、前述したと同様の方法により、反転電流値とMR比TMR比を測定した。そして、反転電流値と記憶素子10の断面積とから、磁化反転電流密度を算出した。測定結果を、図7A及び図7Bに示す。図7Aは、Ni含有量原子とMR比との関係を示し、図7BはNi含有量原子と磁化反転電流密度との関係を示している。膜構成6記憶層17として膜厚3nmのNiFeCo膜Co含有量は10原子に固定を形成する以外は、膜構成5と同様にして、記憶素子を作製した。即ち、各層の材料及び膜厚を下記の構成膜構成6として、記憶素子10を作製した。膜構成6:TaCuPtMnCoFeRuCoFeBMgONiFeCoTaまた、それ以外の条件や製造工程は、膜構成5の試料と同様にした。そして、上記膜構成6において、記憶層17のNi-Fe-Co合金の組成を変えて、このNi-Fe-Co合金中のNi含有量原子が、0Fe90Co10、20、60、70、80、90Ni90Co10である、合計6種類の記憶素子の試料を作製した。記憶層17のNi含有量を変えた、膜構成6の記憶素子の6種類の試料について、それぞれ、前述したと同様の方法により、反転電流値とMR比TMR比を測定した。そして、反転電流値と記憶素子10の断面積とから、磁化反転電流密度を算出した。測定結果を、図8A及び図8Bに示す。図8Aは、Ni含有量原子とMR比との関係を示し、図8BはNi含有量原子と磁化反転電流密度との関係を示している。図7及び図8から、いずれの膜構成でも、Ni含有量を70原子以上90原子以下とすることにより、MR比が大きく、かつ磁化反転電流密度が小さく、優れた磁化反転特性が得られることがわかる。そして、0.4mA以下の比較的小さい電流値で情報の記録を行うことが可能な記憶素子を実現することができ、これまでにない低消費電力型の磁気メモリを実現することが可能になる。<実験5>次に、図4に断面図を示したように、記憶層17と上層のキャップ層18との間に、酸化物から成る挿入層21を設けた場合の効果を調べた。膜構成7:サンプル11~サンプル12まず、厚さ0.575mmのシリコン基板上に厚さ300nmの熱酸化膜を形成し、図4に示した記憶素子20を形成した。具体的には、図4に示した構成の記憶素子20において、下地層11を膜厚3nmのTa膜、反強磁性層12を膜厚30nmのPtMn膜、磁化固定層19を構成する強磁性層13を膜厚2nmのCu90Fe10膜、積層フェリ構造の磁化固定層19を構成する非磁性層14を膜厚0.8nmのRu膜、磁化固定層19を構成する強磁性層参照層15を膜厚2nmのCoFeB膜、トンネル絶縁層16を膜厚0.8nmのMgO膜、記憶層17をNiFe膜、挿入層21を膜厚0.6nmのAl膜を酸化した酸化アルミニウム膜、キャップ層18を膜厚5nmのTa膜と選定し、また下地層11と反強磁性層12との間に図示しない膜厚60nmのAl膜後述するワード線となるものと膜厚3nmのTa膜との積層膜を設けて、各層を形成した。即ち、各層の材料及び膜厚を、下記の構成膜構成7として、記憶素子20を作製した。膜構成7:TaAlTaPtMnCo90Fe10RuCoFeBMgONiFeAlOxTaなお、上記膜構成で、合金組成の示されていないPtMnの組成はPt50Mn50原子とした。トンネル絶縁層16及び挿入層21以外の各層は、DCマグネトロンスパッタ法を用いて成膜した。酸化マグネシウム膜から成るトンネル絶縁層16は、MgOターゲットを用いてRTスパッタ法を用いて酸化物をそのまま堆積させた。酸化アルミニウムAl-Ox膜から成る挿入層21は、まず金属Al膜をDCスパッタ法により0.6nm堆積させて、その後に、酸素を10Torrまでチャンバー内に満たして、所定の時間だけ放置して、自然酸化法により金属Al層を酸化させた。酸化時間は10分とした。酸化を行った後は、再び1×10-7~1×10-8Torrの高真空に排気して、それに続くキャップ層18の成膜を行った。さらに、記憶素子20の各層を成膜した後に、磁場中熱処理炉で、10kOe300°C2時間の熱処理を行い、反強磁性層12のPtMn膜の規則化熱処理及び高温耐久熱処理を行った。次に、ワード線部分をフォトリソグラフィによってマスクした後に、ワード線以外の部分の積層膜に対してArプラズマにより選択エッチングを行うことにより、ワード線下部電極を形成した。この際に、ワード線部分以外は、基板の深さ5nmまでエッチングされた。その後、電子ビーム描画装置により記憶素子20のパターンのマスクを形成し、積層膜に対して選択エッチングを行い、記憶素子20を形成した。記憶素子20部分以外は、ワード線のAl層直上までエッチングした。なお、記憶素子の大きさを小さくしていき、Δ=KuV/kTKuは異方性エネルギー、Vは磁性体の体積、kはボルツマン定数、Tは温度であるの値が小さくなり過ぎると、磁性体の熱揺らぎ耐性の問題から、磁化の向きが不安定となり、磁化の方向の保持特性が不足する。一方、記憶素子の大きさを大きくし過ぎると、上述のΔが大きくなり過ぎるため、磁化反転に必要なスピントルクが大きくなるので、より大きな電流密度が必要となるとともに、面積が大きいことからより大きな電流を素子に流す必要がある。そこで、記憶素子20のパターンを、短軸70nm×長軸170nmの楕円形状とした。次に、記憶素子20部分以外を、厚さ100nm程度のAl2O3のスパッタリングによって絶縁した。さらに、リフトオフにより、記憶素子20の上面のコンタクトを形成した。次に、基板全面に、膜厚20nmのCr膜膜厚100nmのCu膜膜厚100nmのAu膜の積層膜から成る金属膜を形成し、この金属膜上にビット線及びビット線の端子パッドのパターンをフォトリソグラフィによってマスクした後に、Arプラズマにより選択的にエッチングし、ビット線及び端子用のパッド部分を形成した。その後、ビット線及び端子パッドを覆っていたレジストマスクを剥離した。このようにして、記憶素子の試料を作製した。上述の製造方法により、上記膜構成7において、記憶層17の膜厚を変えた、サンプル11及びサンプル12の記憶素子の各試料を作製した。サンプル11は、記憶層17のNiFe膜の膜厚を3.0nmとし、サンプル12は、記憶層17のNiFe膜の膜厚を2.0nmとした。膜構成8:サンプル13~サンプル14記憶層17を膜厚2.0nmのNiFe膜により形成し、挿入層21をMgO膜により形成し、その他の構成は膜構成7と同様にして、記憶素子20を作製した。即ち、各層の材料及び膜厚を、下記の構成膜構成8として、記憶素子20を作製した。膜構成8:TaAlTaPtMnCo90Fe10RuCoFeBMgONiFeMgOTa挿入層21のMgO膜は、トンネル絶縁層16のMgO膜と同様に、MgOターゲットを用いてRFスパッタ法により形成した。その他の製造工程は、膜構成7の記憶素子の試料と同様にした。上記膜構成8において、挿入層21の膜厚を変えた、サンプル13及びサンプル14の記憶素子の各試料を作製した。サンプル13は、挿入層21のMgO膜の膜厚を0.6nmとし、サンプル14は、挿入層21のMgO膜の膜厚を0.8nmとした。膜構成9:サンプル15磁化固定層を単層の強磁性層から成る構成とし、この強磁性層を膜厚2nmのCo90Fe10膜と膜厚2nmのCoFeB膜との積層膜により形成し、記憶層17を膜厚3.0nmのNiFe膜により形成し、挿入層21を膜厚0.6nmのMgO膜により形成し、その他の構成は膜構成7と同様にして、記憶素子を作製した。即ち、各層の材料及び膜厚を、下記の構成膜構成9として、記憶素子を作製した。膜構成9:TaAlTaPtMnCoFe10CoFeBMgONiFeMgOTa各層の成膜方法及び記憶素子の製造工程は、膜構成8の記憶素子と同様にして記憶素子を作製し、サンプル15の記憶素子の試料とした。挿入層21を形成せず、記憶層17の上にキャップ層18を直接形成した他は、膜構成7のサンプル11及びサンプル12と同様にして記憶素子を作製した。即ち、各層の材料及び膜厚を、下記の構成膜構成10として、記憶素子を作製した。TaAlTaPtMnCo90Fe10RuCoFeBMgONiFeTa上記膜構成10において、記憶層17の膜厚を変えた、サンプル16及びサンプル17の記憶素子の各試料を作製した。サンプル16は、記憶層17のNiFe膜の膜厚を3.0nmとし、サンプル17は、記憶層17のNiFe膜の膜厚を2.0nmとした。挿入層21の膜厚を1.0nmと厚く形成した他は、サンプル14と同様にして記憶素子を作製した。即ち、各層の材料及び膜厚を、下記の構成膜構成11として、記憶素子を作製した。膜構成11:TaAlTaPtMnCoFe10RuCoFeBMgONiFeMgOTaこれをサンプル18の記憶素子とした。上述の各サンプルの記憶素子の試料に対して、それぞれ以下のようにして特性の評価を行った。なお、測定に先立ち、記憶素子に対して、外部から磁界を与えることができるように構成した。また、測定した各試料は、前述した製造方法により作製されていることから、いずれも300°Cで2時間の磁場中熱処理が施されている。面積抵抗値及び抵抗変化率の測定ワード線の端子とビット線の端子にかかるバイアス電圧が常に10mVとなるように調整し、外部磁界によって、記録層の磁化の向きを反転させて、記憶素子全体の面積抵抗値を測定した。また、抵抗-外部磁界の関係を調べた。その後、抵抗が高い状態での面積抵抗値高抵抗と、抵抗が低い状態での面積抵抗値低抵抗とから、/低抵抗の式により、抵抗変化率を算出した。反転電流値の測定測定温度を室温25°Cとして、記憶素子に流す電流量を変化させて、記憶素子の抵抗値の測定を行い、測定結果から抵抗-電流曲線を得た。なお、この抵抗-電流曲線を得る測定は、両極性プラス方向及びマイナス方向の電流について行った。ここで、サンプル11の抵抗-電流曲線の一例を図9に示す。図9に示すように、ある一定以上の電流が印加されると、高抵抗状態から低抵抗状態へもしくはその逆へと変化し、磁化反転していることが確認できる。得られた抵抗-電流曲線から、抵抗値が変化する電流値を求めて、これを磁化の向きを反転させる反転電流値とした。両極性の電流について、この反転電流値を求めた。なお、この反転電流の測定においては、磁化の向きが反転する閾値が外部磁界によって変化するというオフセットを生じる。このオフセットをなくすためには、1上述の抵抗変化率の測定において、予め抵抗-外部磁界の関係からRHループのオフセット磁界を求めておき、外部からオフセット分の磁界を印加しながら、反転電流を測定する、2外部からの印加磁界を変化させながら、反転電流の外部磁界依存性を測定する、の2つの方法が考えられる。ここでは、1の方法を採用して、測定を行った。また、記憶素子の抵抗値によっても異なるが、今回作製した短軸70nm×長軸170nmの楕円形状の記憶素子では、およそ1.0~1.2Vのバイアス電圧で、トンネル絶縁層が絶縁破壊することがわかっているため、印加電流の上限は0.8Vのバイアス電圧がかかる電流値までとした。そして、と-の両極性の反転電流値絶対値の平均値から、反転電流密度を算出した。各サンプルの、面積抵抗値と抵抗変化率の値を表3に示す。表3の各測定値は、それぞれのサンプルのウエハ上に作製された200個の記憶素子を測定した値の平均値である。また、各サンプルの、反転電流値及び反転電流密度の測定結果を表4に示す。まず、サンプル11及びサンプル12と、サンプル16及びサンプル17を比較する。記憶層17とキャップ層18との間に、AlOxにより形成された挿入層21を設けているサンプル11及びサンプル12では、記憶層のNiFe膜の膜厚が2nmであるサンプル12においても、表3から良好な抵抗変化率が得られることがわかり、表4からスピン注入による磁化反転が良好に行われることがわかる。これに対して、挿入層21を設けないで記憶層17の上に直接キャップ層18を形成したサンプル17においては、表3から、記憶層17の膜厚が同じ2nmであるサンプル12と比較して、抵抗変化率が著しく減少している。また、表4より、磁気特性の乱れが生じて磁化反転の測定を行うことができなかった。このような差異が生じる原因は必ずしも明らかではないが、挿入層21を記憶層17とキャップ層保護層18との間に設けたことにより、記憶層17のNiFe膜とキャップ層18のTa膜との界面での熱拡散が抑制され、これにより記憶層17のNiFe膜の膜厚が小さい場合でも、記憶層17の磁気特性が拡散により悪影響を受けることなく維持されていると考えることができる。従って、記憶層17とキャップ層保護層18との間に挿入層21を設けることにより、記憶層17の膜厚を小さくすることができ、反転電流の低減に対して有利になる。次に、挿入層21をMgO膜により形成したサンプル13及びサンプル14では、表3及び表4から、挿入層21をAlOx膜により形成したサンプル12と同様に、記憶層17の膜厚が2nmであっても、抵抗変化率が維持され、またスピン注入による磁化反転が良好に行われている。従って、挿入層21にはAlOxだけでなくMgOをも用いることができる。次に、サンプル13及びサンプル14と、サンプル18とを比較する。これらのサンプルでは、挿入層21のMgO膜の膜厚を、0.6nm,0.8mm,1.0nmと変化させている。表3より、挿入層21の膜厚が0.8nm以下であるサンプル13及びサンプル14では良好な抵抗変化率が得られているが、挿入層21の膜厚が1.0nmであるサンプル18では抵抗変化率が15へと低下している。これは、挿入層21が厚くなることにより、その面積抵抗値が無視できない値となっているためである。即ち、挿入層21の膜厚が0.8nm以下であることが好ましいことがわかる。そして、これらのサンプルでは、トンネル絶縁層16のMgO膜の膜厚を0.8nmとしている。従って、挿入層21の膜厚を、トンネル絶縁層16の膜厚と同じか、トンネル絶縁層16よりも薄くすることが好ましいことがわかる。これにより、挿入層21の面積抵抗値が、トンネル絶縁層16の面積抵抗値以下となり、前述したように、記憶層の磁化の向きを反転して情報の記録を行う電流を、記憶素子に充分に流すことが可能になる。次に、磁化固定層を積層フェリ構造ではなく、単層の強磁性層により構成したサンプル15では、表3及び表4より、磁化固定層を積層フェリ構造としたサンプル11~サンプル14と同様に、抵抗変化率が維持され、またスピン注入による磁化反転が良好に行われている。従って、磁化固定層が単層の強磁性層から成る場合でも、挿入層を設けたことによる大きな悪影響はなく、挿入層を適用することが可能である。上述したように、記憶層とキャップ層との間に挿入層を設けた構成とすることによって、半導体プロセスで必要とされる300°C以上の高温での熱履歴を経た後でも、特性劣化が少ない記憶素子及びメモリを実現することができる。そのため、NiFeから成る記憶層をより薄くすることが可能になり、記憶層を薄くすることにより反転電流値を低減することができるため、抵抗変化率が高くかつスピン注入による磁化反転の電流密度が小さい記憶素子を実現することができる。本発明は、上述の実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲でその他様々な構成が取り得る。"