"入力電流を電圧変換して信号増幅を行い前記入力電流に応じて変化する出力電圧を出力する増幅回路と、複数の帰還抵抗を切替接続することにより前記増幅回路の利得を切り替える利得切替回路と、前記利得切替回路に対して利得切替信号を出力することにより、前記出力電圧の大きさに応じて前記利得の切り替えを指示する利得切替判断回路とを有するトランスインピーダンスアンプであって、前記利得切替回路は、前記利得切替信号に応じて複数の帰還抵抗を切替接続するスイッチとして、ドレイン、ソース、ゲート、およびゲート絶縁膜からなるMOS構造が半導体基板に形成されており、前記半導体基板と電気的に接続されて、前記半導体基板に対して外部から任意の電位を印加するためのバックゲート端子を有するN型のMOSトランジスタを備え、前記利得切替判断回路は、前記MOSトランジスタをオフ状態に制御する場合、前記MOSトランジスタのゲート端子およびバックゲート端子の両方に対して、当該MOSトランジスタのドレイン端子およびソース端子の電位より低い第1の制御信号を出力し、前記MOSトランジスタをオン状態に制御する場合、前記MOSトランジスタのゲート端子およびバックゲート端子の両方に対して、当該MOSトランジスタのドレイン端子およびソース端子の電位より高い第2の制御信号を出力することを特徴とするトランスインピーダンスアンプ。このようなMOSトランジスタからなるアナログスイッチで高周波信号を制御する場合、MOSトランジスタの低容量化が必要となる。一般的に、MOSトランジスタでは、ゲート電極やチャネルのサイズに応じた寄生容量が存在するため、従来、低容量化の方法としてMOSトランジスタのゲート電極幅を狭くした構成もあった。しかしながら、このような従来技術では、MOSトランジスタの低容量化が実現されるものの、ゲート電極幅が狭い分だけオン抵抗が大きくなる傾向があり、高周波信号がアナログスイッチで減衰するという問題点があった。また、このようなMOSトランジスタのアナログスイッチをトランスインピーダンスアンプの利得切替回路において、帰還抵抗や負荷抵抗の切替接続に用いた場合、MOSトランジスタがオフ状態の際、その寄生容量が帰還抵抗や負荷抵抗の交流成分として影響し、利得の高周波特性が劣化するという問題点があった。一方、MOSトランジスタがオン状態の際、そのオン抵抗が帰還抵抗や負荷抵抗の直流成分として影響し、所望の利得が得られないという問題点があった。本発明はこのような課題を解決するためのものであり、低容量でオン抵抗が低いMOSトランジスタを用いたトランスインピーダンスアンプを提供することを目的としている。このような目的を達成するために、本発明にかかるトランスインピーダンスアンプは、入力電流を電圧変換して信号増幅を行い前記入力電流に応じて変化する出力電圧を出力する増幅回路と、複数の帰還抵抗を切替接続することにより前記増幅回路の利得を切り替える利得切替回路と、前記利得切替回路に対して利得切替信号を出力することにより、前記出力電圧の大きさに応じて前記利得の切り替えを指示する利得切替判断回路とを有するトランスインピーダンスアンプであって、前記利得切替回路は、前記利得切替信号に応じて複数の帰還抵抗を切替接続するスイッチとして、ドレイン、ソース、ゲート、およびゲート絶縁膜からなるMOS構造が半導体基板に形成されており、前記半導体基板と電気的に接続されて、前記半導体基板に対して外部から任意の電位を印加するためのバックゲート端子を有するN型のMOSトランジスタを備え、前記利得切替判断回路は、前記MOSトランジスタをオフ状態に制御する場合、前記MOSトランジスタのゲート端子およびバックゲート端子の両方に対して、当該MOSトランジスタのドレイン端子およびソース端子の電位より低い第1の制御信号を出力し、前記MOSトランジスタをオン状態に制御する場合、前記MOSトランジスタのゲート端子およびバックゲート端子の両方に対して、当該MOSトランジスタのドレイン端子およびソース端子の電位より高い第2の制御信号を出力するようにしたものである。本発明によれば、MOSトランジスタに、半導体基板に対して外部から任意の電位を印加するためのバックゲート端子を設けたので、MOSトランジスタの動作状態やそのときのドレイン電位やソース電位に応じた任意の電位をバックゲート端子から半導体基板に対して印加することができる。したがって、半導体基板の電位が固定されている場合と比較して、MOSトランジスタの動作状態やドレイン電位やソース電位に応じて、低容量化や低オン抵抗化を実現できる。これにより、例えばMOSトランジスタがオフ状態にある際、バックゲート端子により半導体基板の電位をドレイン端子およびソース端子の電位より低い第1の電位とすることができ、オフ状態においてMOSトランジスタ自体の低容量化を実現できる。また、MOSトランジスタがオン状態にある際、バックゲート端子により半導体基板の電位をドレイン端子およびソース端子の電位より高い第2の電位とすることができ、オン状態においてMOSトランジスタの低オン抵抗化を実現できる。次に、本発明の実施の形態について図面を参照して説明する。[第1の実施の形態]まず、図1および図2を参照して、本発明の第1の実施の形態にかかるMOSトランジスタについて説明する。図1は、本発明の第1の実施の形態にかかるMOSトランジスタの構成を示す断面図である。図2は、本発明の第1の実施の形態にかかるMOSトランジスタの構成を示す回路図である。このMOSトランジスタ10Aは、半導体基板11表面にN型の不純物を導入して形成したドレイン12およびソース13と、これらドレイン12とソース13の間の半導体基板11上に形成されたゲート絶縁膜14と、このゲート絶縁膜14上に形成されたゲート電極15とからなるMOS構造を有するN型のMOSトランジスタであり、これらが絶縁層16により覆い隠されている。また、ドレイン12、ソース13、およびゲート電極15に対して、MOSトランジスタ10Aの外部から任意の電位を印加するための端子として、ドレイン端子D、ソース端子S、およびゲート端子Gが設けられており、ドレイン12、ソース13、およびゲート電極15とそれぞれの配線17D,17S,17Gを介して電気的に接続されている。本実施の形態は、MOSトランジスタ10Aの半導体基板11に対して、MOSトランジスタ10Aの外部から任意の電位を印加するための端子としてバックゲート端子Bを設け、配線17Bを介して半導体基板11と電気的に接続したものである。MOSトランジスタ10Aは、その動作に応じてバックゲート端子Bから半導体基板11の電位を制御する。なお、複数のMOSトランジスタ10Aに対して、それぞれの半導体基板11の電位を共通に制御する場合、これらMOSトランジスタを同一の半導体基板に形成し、共通のバックゲート端子Bを設けてもよい。あるいは、集積化された複数のMOSトランジスタ10Aに対して、トリプルウェルTripleWell基板、SOISilicononInsulator基板などの基板構造により活性領域を素子間分離することにより、MOSトランジスタごとに個別のバックゲート端子Bを設けてもよい。また、図1では、バックゲート端子Bの配線17Bを、ドレイン端子D、ソース端子S、およびゲート端子Gの配線17D,17S,17Gと同様に、トランジスタ10Aの素子表面絶縁層16上部に引き出しているが、基板11の裏面へ引き出して電位を与えるようにしてもよい。[第1の実施の形態の動作]次に、図3を参照して、本発明の第1の実施の形態にかかるMOSトランジスタの動作について説明する。図3は、本発明の第1の実施の形態にかかるMOSトランジスタの動作を示す信号波形図である。時刻T以前の期間では、ゲート電位VGがLOWレベルを示す電位、例えば接地電位GNDに制御されており、MOSトランジスタ10Aはオフ状態にある。この際、バックゲート端子Bに対して、そのときのドレイン電位VDやソース電位VSより低い第1の電位VB1を印加する。これにより、半導体基板11の電位VBは、ドレイン電位VDやソース電位VSより低い第1の電位VB1となり、半導体基板11とドレイン12およびソース13との間に生じる寄生ダイオードの容量すなちわ寄生容量が小さくなるため、オフ状態においてMOSトランジスタ10A自体の低容量化が実現される。一方、時刻T以降の期間では、ゲート電位VGがHIGHレベルを示す電位、例えば電源電位Vccに制御されており、MOSトランジスタ10Aはオン状態にある。この際、バックゲート端子Bに対して、そのときのドレイン電位VDやソース電位VSより高い第2の電位VB2を印加する。これにより、半導体基板11の電位VBは、ドレイン電位VDやソース電位VSより高い第2の電位VB2となり、MOSトランジスタ10Aのしきい値を等価的に下げることができ、オン状態においてMOSトランジスタ10Aの低オン抵抗化が実現される。このように、本実施の形態では、MOSトランジスタに、半導体基板に対して外部から任意の電位を印加するためのバックゲート端子を設けたので、MOSトランジスタの動作状態やそのときのドレイン電位やソース電位に応じた任意の電位をバックゲート端子から半導体基板に対して印加することができる。したがって、半導体基板の電位が固定されている場合と比較して、MOSトランジスタの動作状態やドレイン電位やソース電位に応じて、低容量化や低オン抵抗化を実現できる。これにより、例えばMOSトランジスタがオフ状態にある際、バックゲート端子により半導体基板の電位をドレイン端子およびソース端子の電位より低い第1の電位とすることができ、オフ状態においてMOSトランジスタ自体の低容量化を実現できる。また、MOSトランジスタがオン状態にある際、バックゲート端子により半導体基板の電位をドレイン端子およびソース端子の電位より高い第2の電位とすることができ、オン状態においてMOSトランジスタの低オン抵抗化を実現できる。[第2の実施の形態]次に、図4および図5を参照して、本発明の第2の実施の形態にかかるMOSトランジスタ10Aの制御方法について説明する。図4は、本発明の第2の形態にかかるMOSトランジスタ10Aを利得切替回路に用いた構成例を示す回路図であり、前述した図17と同じまたは同等部分には同一符号を付してある。図5は、本発明の第2の形態にかかるMOSトランジスタ10Aの制御方法を示す説明図である。前述した第1の実施の形態では、MOSトランジスタ10Aのオフ状態おいて半導体基板電位VBを第1の電位VB1とし、オン状態において半導体基板電位VBを第2の電位VB2とする場合について説明した。本実施の形態では、半導体基板電位VBの具体例として、第1の電位VB1として接地電位GNDを用い、第2の電位VB2として電源電位Vccを用いる場合について説明する。図4において、利得切替回路1Aは、増幅回路2の出力端子OUTに接続される端子TN1と、増幅回路2の入力端子INに接続される端子TN2と、これら端子TN1,TN2間に接続された帰還抵抗RFaと、一端が端子TN1に接続された帰還抵抗RFbと、ドレイン端子が帰還抵抗RFbの他端に接続されソース端子が端子TN2に接続されゲート端子およびバックゲート端子Bが利得切替信号SELに接続されたNMOSトランジスタ10Aとから構成されている。また、増幅回路2は、入力端子INから入力された入力電流Iinを増幅し増幅信号Saとして出力するエミッタ接地回路2Aと、増幅信号Saを電力増幅し出力電圧Vとして出力端子OUTから出力するエミッタフォロワ回路2Bとから構成されている。エミッタ接地回路2Aには、入力段トランジスタQa、負荷抵抗RL、および抵抗REが設けられている。トランジスタQaは、NPNトランジスタからなり、ベース端子は入力端子INに接続され、コレクタ端子は負荷抵抗RLを介して電源電位Vccに接続され、エミッタ端子は抵抗REを介して接地電位GNDに接続されている。トランジスタQaのコレクタ端子から増幅信号Saがエミッタフォロワ回路2Bへ出力される。エミッタフォロワ回路2Bには、出力段トランジスタQbと定電流源Ieが設けられている。トランジスタQbは、NPNトランジスタからなり、ベース端子はエミッタ接地回路2Aからの増幅信号Saに接続され、コレクタ端子は電源電位Vccに接続され、エミッタ端子は出力端子OUTに接続されている。定電流源Ieの入力端子はトランジスタQbのエミッタ端子に接続され、定電流源Ieの出力端子は接地電位GNDに接続されている。[第2の実施の形態の動作]次に、図5を参照して、本発明の第2の実施形態にかかるMOSトランジスタ10Aの動作について説明する。利得切替信号SELとして接地電位GNDが与えられた場合、MOSトランジスタ10Aはオフ開放状態となり、端子TN1,TN2間に帰還抵抗RFaだけが接続されて、利得大が選択される。また、MOSトランジスタ10Aのバックゲート端子Bにゲート端子Gと同じ接地電位GNDが印加される。この際、増幅回路2の入力端子INや出力端子OUTの電位は、電源電位Vccより低く接地電位GNDより高い電位、例えば電源電位Vccと接地電位GNDとの中間電位となる。したがって、バックゲート端子Bに接地電位GNDが印加された場合、半導体基板11の電位VBは、ドレイン電位やソース電位より低い接地電位GNDからなる第1の電位VB1となり、オフ状態においてMOSトランジスタ10A自体の低容量化が実現される。これにより、MOSトランジスタ10Aがオフ状態となる利得大選択時において、MOSトランジスタ10Aの寄生容量による帰還抵抗の交流成分としての影響を抑制することができ、利得の高周波特性が劣化しない良好な周波数特性が得られる。次に、利得切替信号SELとして電源電位Vccが与えられた場合、MOSトランジスタ10Aはオン導通状態となり、端子TN1,TN2間には帰還抵抗RFaと帰還抵抗RFbが並列接続されて、利得小が選択される。また、MOSトランジスタ10Aのバックゲート端子Bにゲート端子Gと同じ電源電位Vccが印加される。したがって、バックゲート端子Bに電源電位Vccが印加された場合、半導体基板11の電位VBは、ドレイン電位やソース電位より高い電源電位Vccからなる第2の電位VB2となり、オン状態においてMOSトランジスタ10Aの低オン抵抗化が実現される。これにより、MOSトランジスタ10Aがオン状態となる利得小選択時において、MOSトランジスタ10Aのオン抵抗による帰還抵抗の直流成分としての影響を抑制することができ、帰還抵抗RFaとRFbとの合成抵抗に応じた所望の利得が得られる。このように、本実施の形態では、半導体基板電位VBの具体例として、第1の電位VB1として接地電位GNDを用い、第2の電位VB2として電源電位Vccを用いるようにしたので、第1の電位VB1や第2の電位VB2として特別な電位を生成する必要がなくなり、これら電位を生成するための回路構成を追加することなく、第1の実施の形態と同様の作用効果が得られる。また、バックゲート端子Bに印加する電位を、MOSトランジスタ10Aの動作状態に応じて電源電位Vccと接地電位GNDとの間で切替制御する制御回路を別途設けてもよいが、MOSトランジスタのバックゲート端子とゲート端子とを接続し、半導体基板に対してゲート端子と同じ電位を印加するようにしたので、上記制御回路を追加することなく、極めて簡素な回路構成で、第1の実施の形態と同様の作用効果が得られる。なお、本実施の形態では、MOSトランジスタ10Aのバックゲート端子Bとゲート端子Gとを、MOSトランジスタ10Aのパッケージ外部に設けた配線、例えばMOSトランジスタ10Aを実装する印刷回路基板に設けた配線で接続してもよい。あるいは、この配線をMOSトランジスタ10Aのパッケージ内部に予め設けた配線、例えばMOSトランジスタ10Aの半導体基板11やバックゲート端子Bとゲート端子Gとを結ぶ配線で接続してもよく、パッケージ外部の配線を省くことができる。[第3の実施の形態]次に、図6~図9を参照して、本発明の第3の実施の形態にかかるトランスインピーダンスアンプについて説明する。図6は、一般的なPONシステムの構成例である。図7は、一般的なPONシステムの上りデータとして送信されるパケットの構成例である。図8は、一般的なPONシステムの下りデータとして送信されるパケットの構成例である。図9は、本発明の第3の実施の形態にかかるトランスインピーダンスアンプの構成を示すブロック図である。通常、高速データ伝送を可能とする光伝送システム、特にPONシステムにおいては、高感度で広入力ダイナミックレンジ、かつバースト応答性が要求される。図6にPONシステムの構成を示す。このPONシステムは、1台の局側装置OLT:OpticalLineTerminal501と複数台の宅側装置ONU:OpticalNetworkUnit511~51nとからなり、光カプラ502などのパッシブデバイスと光ファイバ503を介して接続されている。この際、各宅側装置511~51nから局側装置501への上りONUからOLTへのデータすなわちパケット521~52nは、それぞれの経路の違いにより、局側装置501への到達時の光パワーが異なってくる。このため、局側装置501の光受信回路で用いられるトランスインピーダンスアンプTIA:TransImpedanceAmpには広いダイナミックレンジが要求される。図6のPONシステムでは、ある宅側装置がパケットを送出している間パケット期間は、他の宅側装置はパケットを送出できないので、伝送効率を高めるには、パケット間の時間を短くする必要がある。したがって、図7に示すように、パケット520の先頭には、プリアンブル52xと呼ばれる特定ビットが用意され、局側装置501でパケットの同期に使用される。前述したように、局側装置501への到達時の光パワーの差Pdに起因して、各パケット520の信号振幅はパケットごとに異なっている。また、伝送効率を高めるためには、短いプリアンブル52xでパケットを同期させて後続のペイロード52yを受信しなければならず、短いプリアンブル52xで、瞬時に利得を切り替えることができる光受信回路が必要となる。このため、光受信回路には、瞬時応答が可能で、広ダイナミックレンジを有するトランスインピーダンスアンプが要求される。一方、局側装置501から各宅側装置511~51nへの下りOLTからONUへのデータすなわちパケット531~53nは、図8に示すように、伝送効率を高めるためにそれぞれ所定の時間位置に設けられたペイロード53yにそれぞれ連続してパケット530として格納されて、プリアンブルやパケット間隔のないストリームとして局側装置501から送出され、光カプラ502で各宅側装置511~51nへ分配される。この際、前述した上りデータと同様に、各宅側装置511~51nまでの経路の違いにより、宅側装置511~51nへの到着時の光パワーが異なってくる。このため、設置状況に応じた経路の違いに対応するためには、局側装置501と同様に宅側装置511~51nの光受信回路で用いられるトランスインピーダンスアンプにも広いダイナミックレンジが要求される。本実施の形態にかかるトランスインピーダンスアンプ200は、図9に示すように、トランスインピーダンスアンプ200は、主な回路構成として、第1のトランスインピーダンスアンプコア回路210、第2のトランスインピーダンスアンプコア回路220、中間段バッファ回路230、出力バッファ回路240、および利得切替判断回路250を備えている。第1のトランスインピーダンスアンプコア回路210は、入力端子が受光素子100の出力端子に接続されて、受光素子100から出力された入力電流Iinを電圧変換して信号増幅を行い、入力電流Iinに応じて変化する出力電圧V1を出力端子から出力する増幅回路211と、この増幅回路211の入力端子と出力端子との間に接続されて、利得切替判断回路250からの利得切替信号SELに応じて増幅回路211のトランスインピーダンス利得を切り替える利得切替回路212とを有している。第2のトランスインピーダンスアンプコア回路220は、第1のトランスインピーダンスアンプコア回路210の増幅回路211と同様であるものの入力端子が開放されており、出力電圧V1の参照電圧として入力電流Iinに応じて変化しない一定の出力電圧V2を出力端子から出力する増幅回路221と、第1のトランスインピーダンスアンプコア回路210の利得切替回路212と同様の利得切替回路222を有している。これら利得切替回路212,222として前述の第1または第2の実施の形態で説明した利得切替回路1Aおよびその制御方法が用いられる。また、増幅回路211,221として、前述の第1または第2の実施の形態で説明した増幅回路2を用いてもよい。中間段バッファ回路230は、第1および第2のトランスインピーダンスアンプコア回路210,220の出力端子が差動入力端子に接続されて、この差動入力端子に入力された出力電圧V1,V2を差動増幅し例えば、利得=1、出力電圧V3非反転出力および出力電圧V4反転出力からなる差動出力信号として差動出力端子から出力するバッファ回路である。出力バッファ回路240は、中間段バッファ回路230の差動出力端子が差動入力端子に接続されて、この差動入力端子に入力された出力電圧V3,V4を差動増幅し例えば、利得=1、出力電圧Voutp非反転出力およびVoutn反転出力を、トランスインピーダンスアンプ200の出力電圧Voutとして出力するバッファ回路である。利得切替判断回路250は、中間段バッファ回路230の出力電圧V3,V4からなる比較入力電圧Vc=V4-V3を入力として、第1および第2のトランスインピーダンスアンプコア回路210,220の利得切替回路212,222へ利得切替信号SELを出力することにより、受光素子100からの入力電流Iinに応じて第1および第2のトランスインピーダンスアンプコア回路210,220の利得を切り替える判断回路である。[第3の実施の形態の動作]次に、図10~図13を参照して、本発明の第3の実施の形態にかかるトランスインピーダンスアンプの動作について説明する。図10は、本発明の第3の実施の形態にかかるトランスインピーダンスアンプの各部における信号波形例である。図11は、本発明の第3の実施の形態にかかるトランスインピーダンスアンプで用いられる利得切替コンパレータのヒステリシス特性例である。図12は、利得切替コンパレータの動作特性例である。図13は、本発明の第3の実施の形態にかかるトランスインピーダンスアンプの動作例を示すタイミングチャート図である。まず、図10を参照して、第1のトランスインピーダンスアンプコア回路210、第2のトランスインピーダンスアンプコア回路220、中間段バッファ回路230、および出力バッファ回路240の動作について説明する。光ファイバを介して局側装置OLTから送信された光信号は、光カプラで分配されて宅側装置ONUに到達し、その光受信回路の受光素子100により光電気変換され、入力電流Iinとしてトランスインピーダンスアンプ200へ入力される。トランスインピーダンスアンプ200の第1のトランスインピーダンスアンプコア回路210は、入力された入力電流Iinを増幅回路211で電圧変換して信号増幅を行い、この入力電流Iinに応じて変化する出力電圧V1を出力する。一方、第2のトランスインピーダンスアンプコア回路220は、常時、出力電圧V1の参照電圧として入力電流Iinに応じて変化しない一定の出力電圧V2を出力している。中間段バッファ回路230には、これら第1のトランスインピーダンスアンプコア回路210の出力電圧V1と、第2のトランスインピーダンスアンプコア回路220の出力電圧V2が入力され、入力電流Iinが大きくなると出力電圧V3,V4との間の電位差V4-V3が大きくなるような差動出力信号が得られる。これら出力電圧V3,V4は、所定の中心電位V0を中心として上下に対称な振幅を持つ信号波形となる。中間段バッファ回路230の差動出力信号は、出力バッファ回路240に入力され、出力電圧Voutp非反転出力およびVoutn反転出力からなるトランスインピーダンスアンプ200の出力電圧Voutとして出力される。次に、図11~図13を参照して、利得切替判断回路250の動作について説明する。中間段バッファ回路230の差動出力信号は、比較入力電圧Vcとして利得切替判断回路250へ供給され、利得切替判断回路250の利得切替コンパレータ251へ入力される。図11に示すように、利得切替コンパレータ251は、比較入力電圧Vcの増大を検出する電圧検出レベルVh1と、常に比較入力電圧Vcより低い電圧検出レベルVh2とからなるヒステリシス特性を有している。ヒステリシスコンパレータの立ち上がり動作や立ち下がり動作が行われる時点における差動入力端子の入力電圧すなわち比較入力電圧を電圧検出レベルという。トランスインピーダンスアンプ200の構成では、常に、受光素子100から入力電流Iinが入力されるため、出力電圧V2>出力電圧V1となり、比較入力電圧Vc=V4-V3>0である。したがって、図12に示すように、入力電流Iinが増加して電流I1を超えて比較入力電圧Vcが電圧検出レベルVh1を超えた時点で、利得切替コンパレータ251からの出力すなわち利得切替信号SELの論理が反転する。この際、利得切替コンパレータ251では、一旦利得が反転した場合、そのヒステリシス特性の立ち下がり動作まで比較入力電圧Vcが変化しない限り、出力論理はリセットされない。本実施の形態では、比較入力電圧Vc>0であり、立ち下がり動作を行う電圧検出レベルVh2が常に比較入力電圧Vcより低く設定してあるため、結果として一旦反転した場合には、その論理が保持される。本実施の形態では、パケットを受信する前に、利得切替信号SELの論理を利得大に初期化しておき、利得切替コンパレータ251のヒステリシス特性における立ち上がり動作に応じて、利得切替信号SELの論理を利得大第1の利得から利得小第2の利得へ切り替えている。これにより、利得切り替えが行われる電流I1付近で入力電流Iinが変動しても、利得切替コンパレータ251の比較動作は安定するため、トランスインピーダンスアンプコア回路210,220の利得を安定させることができ、振幅変動の小さい出力信号Voutが得られる。したがって、図13に示すように、パケットの受信が開始されて入力電流Iinが増加し、時刻Tにおいて比較入力電圧Vcが電圧検出レベルVh1へ到達した場合、利得切替コンパレータ251からの利得切替信号SELが利得大から利得小へ反転する。これにより、第1および第2のトランスインピーダンスアンプコア回路210,220の利得が小さくなる。その後、利得切り替えが行われる電流I1付近で入力電流Iinが変動しても、利得切替コンパレータ251の比較動作は安定するため、トランスインピーダンスアンプコア回路210,220の利得を安定させることができ、振幅変動の小さい出力信号Voutが得られる。このように、本実施の形態では、トランスインピーダンスアンプコア回路210,220の利得切替回路212,222として、前述の第1または第2の実施の形態で説明した利得切替回路1Aを用いるようにしたので、受光素子100からの入力電流Iinの大きさに応じて利得を切り替えた場合でも、MOSトランジスタ10Aの寄生容量やオン抵抗に影響されない、所望の平坦な周波数特性を得ることができ、広入力ダイナミックレンジが要求されるようなPONシステムなどの光伝送システムにおいて、良好な通信品質が得られる。[第4の実施の形態]次に、図14および図15を参照して、本発明の第4の実施の形態にかかるトランスインピーダンスアンプで用いられるトランスインピーダンスアンプコア回路の具体例について説明する。図14は、本発明の第4の実施の形態にかかるトランスインピーダンスアンプで用いられるトランスインピーダンスアンプコア回路の主要部構成例を示す回路図である。図15は、図14のトランスインピーダンスアンプコア回路の利得切替制御を示す説明図である。図14のトランスインピーダンスアンプコア回路210,220には、利得を利得大、利得中、および利得小の2段切り替えを行う利得切替回路212,222として、トランスインピーダンス利得を決める帰還抵抗RF1,RF2,RF3、開ループ利得を決める負荷抵抗RL1,RL2,RL3が設けられており、それら帰還抵抗および負荷抵抗を、前述した第1または第2の実施の形態にかかるMOSトランジスタ10AからなるNMOSトランジスタMN1~MN4をスイッチとして所望の抵抗値に切り替える。なお、帰還抵抗および負荷抵抗を切り替えるスイッチとしてのNMOSトランジスタMN1~MN4は切替信号の論理を反転すればPMOSトランジスタでも実現可能である。図15には、利得切替信号とNMOSトランジスタMN1~MN4のゲート電位H=HIGHレベル、L=LOWレベルの関係が示されている。この場合、利得切替回路212,222のNMOSトランジスタMN1,MN3のゲート端子に利得切替信号SEL1が供給されるとともに、NMOSトランジスタMN2,MN4のゲート端子に利得切替信号SEL2が供給される。これにより、帰還抵抗RF1,RF2,RF3さらには負荷抵抗RL1,RL2,RL3の切り替えが行われ、利得を利得大、利得中、および利得小に切り替えることができ、さらに選択したトランスインピーダンス利得に適切な開ループ利得が自動的に選択される。このように、本実施の形態では、トランスインピーダンスアンプコア回路で、帰還抵抗や負荷抵抗を切り替えるアナログスイッチとして、前述した第1または第2の実施の形態にかかるMOSトランジスタ10Aを用い、半導体基板に対して外部から任意の電位を印加するためのバックゲート端子を設けたので、MOSトランジスタの動作やそのときのドレイン電位やソース電位に応じた電位をバックゲート端子から半導体基板に対して任意の電位を印加することができる。これにより、オフ状態においてMOSトランジスタ10A自体の低容量化を実現でき、オン状態においてMOSトランジスタ10Aの低オン抵抗化を実現できる。したがって、受光素子100からの入力電流Iinの大きさに応じて利得を切り替えた場合でも、MOSトランジスタ10Aの寄生容量やオン抵抗に影響されない、所望の平坦な周波数特性を得ることができ、広入力ダイナミックレンジが要求されるようなPONシステムなどの光伝送システムにおいて、良好な通信品質が得られる。また、MOSトランジスタ10Aにおいて、バックゲート端子から半導体基板に対してゲート端子と同じ電位を印加するようにしたので、極めて簡素な回路構成で低容量化および低オン抵抗化を実現できる。[実施の形態の拡張]以上で説明した各実施の形態では、NMOSトランジスタを例として説明したが、PMOSトランジスタについても、その制御論理がNMOSトランジスタと反転するものの前述と同様にして各実施の形態を適用でき、同様の作用効果が得られる。また、第3の実施の形態では、第1および第2の実施の形態にかかるMOSトランジスタが、PONシステムなど高感度で広入力ダイナミックレンジかつバースト応答性が要求される光伝送システムにおいて、宅側装置ONUや局側装置OLTのトランスインピーダンスアンプで用いられる場合について説明したが、これに限定されるものではなく、第1および第2の実施の形態にかかるMOSトランジスタを他の回路装置で用いてもよく、前述と同様の作用効果が得られる。"