ベース基板、接着層、バッファ層および活性層を有し、前記ベース基板、前記接着層、前記バッファ層および前記活性層がこの順に位置し、前記ベース基板の前記接着層と接する領域にSiが存在し、前記接着層、前記バッファ層および前記活性層が、窒化物半導体からなる半導体基板の製造方法であって、前記ベース基板をエピタキシャル結晶成長装置の成長室に設置した後、前記ベース基板の温度を1000°C以上1150°C以下に維持しつつ前記ベース基板の表面を水素ガスに暴露する水素ガス暴露工程と、前記水素ガス暴露工程の後、前記ベース基板の上に、前記接着層、前記バッファ層および前記活性層をエピタキシャル成長法により順次形成する層形成工程と、を有する半導体基板の製造方法。前記水素ガス暴露工程の後、前記層形成工程の前に、前記ベース基板の温度を1000°C以上に維持しつつ前記ベース基板の表面をアンモニアガスとキャリアガスとの混合ガスに暴露するアンモニアガス暴露工程をさらに有する請求項1に記載の半導体基板の製造方法。前記混合ガスにおけるアンモニアガスの分圧が0.5kPa以上1.5kPa未満であり、前記ベース基板の表面を前記混合ガスに暴露する時間が30秒以上120秒以下である請求項2に記載の半導体基板の製造方法。前記混合ガスにおけるアンモニアガスの分圧が1.5kPa以上4.5kPa未満であり、前記ベース基板の表面を前記混合ガスに暴露する時間が10秒以上60秒以下である請求項2に記載の半導体基板の製造方法。前記混合ガスにおけるアンモニアガスの分圧が4.5kPa以上8.0kPa未満であり、前記ベース基板の表面を前記混合ガスに暴露する時間が10秒以上45秒以下である、請求項2に記載の半導体基板の製造方法。前記アンモニアガス暴露工程の後、前記層形成工程の前に、前記ベース基板の温度を1000°C以上1150°C以下に維持しつつ前記ベース基板の表面を水素ガスに暴露する第2の水素ガス暴露工程をさらに有する請求項2から請求項5の何れか一項に記載の半導体基板の製造方法。前記ベース基板の表面を水素ガスに暴露する時間が、1分以上40分以下である請求項1から請求項6の何れか一項に記載の半導体基板の製造方法。前記ベース基板を前記成長室に設置する前に、前記ベース基板を洗浄装置の洗浄室に設置し、前記ベース基板の表面をHF水溶液により洗浄する第1洗浄工程をさらに有する請求項1から請求項8の何れか一項に記載の半導体基板の製造方法。前記第1洗浄工程の前に、前記ベース基板の表面を硝酸および過酸化水素水により洗浄する第2洗浄工程をさらに有する請求項8に記載の半導体基板の製造方法。前記第1洗浄工程および前記第2洗浄工程を繰り返して実施する請求項9に記載の半導体基板の製造方法。前記第1洗浄工程の後、前記ベース基板を前記洗浄室から前記成長室に移送し、前記層形成工程に移行する請求項8から請求項10の何れか一項に記載の半導体基板の製造方法。前記第1洗浄工程の後、前記ベース基板を水洗する水洗工程をさらに有し、前記水洗工程の後、前記ベース基板を前記成長室に移送し、前記層形成工程に移行する請求項8から請求項10の何れか一項に記載の半導体基板の製造方法。前記接着層が、前記ベース基板に接する第1結晶層と、前記第1結晶層と前記バッファ層との間に位置する第2結晶層とを含み、前記第1結晶層が、AlxGa1-xN、但し0<x≦1で表される結晶からなり、前記第2結晶層が、AlyGa1-yN、但し0≦y<1、x>yで表される結晶からなり、前記層形成工程における前記接着層を形成する工程が、3族原料ガスとアンモニアガスを供給することにより前記第1結晶層を形成する工程と、3族原料ガスとアンモニアガスを供給することにより前記第2結晶層を形成する工程と、を有し、前記第1結晶層の形成後であって前記第2結晶層の形成前の第1の段階、および、前記第2結晶層の形成後であって前記バッファ層の形成前の第2の段階、からなる群から選択された少なくとも1つの段階において、前記3族原料ガスの供給を停止するとともに前記成長室の内部を、アンモニアを含むガスの雰囲気に一定時間だけ維持する雰囲気維持工程を有する請求項1から請求項12の何れか一項に記載の半導体基板の製造方法。前記第1の段階および前記第2の段階の何れの段階においても前記雰囲気維持工程を有する場合、前記第1段階において前記成長室の内部を前記雰囲気に維持する一定時間T1が、前記第2段階において前記成長室の内部を前記雰囲気に維持する一定時間T2より短い請求項13に記載の半導体基板の製造方法。前記バッファ層が、第3結晶層と第4結晶層が交互に複数積層された積層構造体であり、前記第3結晶層が、AlmGa1-mN、但し0≦m≦1で表される結晶からなり、前記第4結晶層が、AlnGa1-nN、但し0≦n≦1、m>nで表される結晶からなり、前記第3結晶層の格子緩和度が、前記第4結晶層の格子緩和度より大きい請求項1から請求項14の何れか一項に記載の半導体基板の製造方法。前記第3結晶層のアルミニウム組成比mと前記第4結晶層のアルミニウム組成比nとが、m-n>0.5、の関係を満足する請求項15に記載の半導体基板の製造方法。前記積層構造体における前記第3結晶層および前記第4結晶層の繰り返し数が、2以上160以下である請求項15または請求項16に記載の半導体基板の製造方法。前記活性層が、AlzGa1-zN、但し0≦z≦1で表される結晶からなり、前記活性層のアルミニウム組成比zが、0以上0.3以下である請求項1から請求項17の何れか一項に記載の半導体基板の製造方法。しかし、窒化物半導体からなる結晶層以下単に半導体結晶層という。を単にエピタキシャル成長法により作成するだけでは、半導体結晶層に高密度な転位が発生し、当該半導体結晶層を用いてトランジスタ等の電子デバイスを製造しても、耐電圧特性、電子移動度特性などのデバイス特性において理論的に期待される値を大きく下回ることが多くなる。よって、半導体結晶層の転位密度を低減する技術が望まれる。また、半導体結晶層は、アルミニウム、ガリウム等の3族原子と窒素原子との化合物半導体であるところ、3族原子の組成比たとえばアルミニウムとガリウムの比率により、熱膨張係数、格子定数が異なる。このため、組成の異なる半導体結晶層を積層すると、各層に応力が発生し、この応力が弾性限界を超えて結晶が破壊される場合がある。結晶の破壊を免れるには、発生する応力が弾性限界を超えないよう制御する必要がある。上記した転位密度の低減要求に対し、非特許文献1に記載の繰り返し構造は、窒化物半導体からなる活性層の転位密度を低減する可能性がある。また、上記した結晶破壊の抑制要求に対し、特許文献1に記載の繰り返し構造は、窒化物半導体結晶の応力を制御し、結晶破壊を免れる効果が期待できる。しかしながら、現状における転位密度が十分に低いとは言えず、より一層の転位密度の低減が必要である。また、ベース基板にシリコン基板を用いようとすると、基板と結晶層とが格子整合しないため、間にバッファ層が必要になり、一方、シリコン基板は、従来結晶層形成用基板として用いられてきたサファイア基板、SiC基板等と比較して絶縁性に劣るため、バッファ層を厚くして絶縁性を確保する必要がある。バッファ層を厚くすると、バッファ層を含む結晶層の全体が厚くなり、結晶層全体の応力による結晶破壊が発生しやすくなる。このため、より一層結晶破壊を抑制する技術が望まれる。結晶破壊は、下地層との接着性が劣る場合に頻繁に発生することから、バッファ層とベース基板との接着性を向上する技術の開発も望まれる。本発明の目的は、シリコンウェハ等のベース基板上方に窒化物半導体からなる半導体結晶層を形成する場合に、当該半導体結晶層の結晶性を向上することにある。結晶性の向上は転位密度の低減にも寄与し、デバイス性能の向上が期待できる。また、本発明の目的は、シリコンウェハ等のベース基板上方に窒化物半導体からなる半導体結晶層を形成する場合に、ベース基板と半導体結晶層との間に形成されるバッファ層の結晶破壊を抑制することにある。上記課題を解決するために、本発明の第1の態様においては、ベース基板、接着層、バッファ層および活性層を有し、前記ベース基板、前記接着層、前記バッファ層および前記活性層がこの順に位置し、前記ベース基板の前記接着層と接する領域にSiが存在し、前記接着層、前記バッファ層および前記活性層が、窒化物半導体からなる半導体基板の製造方法であって、前記ベース基板をエピタキシャル結晶成長装置の成長室に設置した後、前記ベース基板の温度を1000°C以上1150°C以下に維持しつつ前記ベース基板の表面を水素ガスに暴露する水素ガス暴露工程と、前記水素ガス暴露工程の後、前記ベース基板の上に、前記接着層、前記バッファ層および前記活性層をエピタキシャル成長法により順次形成する層形成工程と、を有する半導体基板の製造方法を提供する。前記水素ガス暴露工程の後、前記層形成工程の前に、前記ベース基板の温度を1000°C以上に維持しつつ前記ベース基板の表面をアンモニアガスとキャリアガスとの混合ガスに暴露するアンモニアガス暴露工程をさらに有してもよい。この場合、前記混合ガスにおけるアンモニアガスの分圧が0.5kPa以上1.5kPa未満であることが好ましく、アンモニアガスの分圧が前記範囲である場合、前記ベース基板の表面を前記混合ガスに暴露する時間は30秒以上120秒以下であることが好ましい。あるいは、前記混合ガスにおけるアンモニアガスの分圧が1.5kPa以上4.5kPa未満であることが好ましく、アンモニアガスの分圧が前記範囲である場合、前記ベース基板の表面を前記混合ガスに暴露する時間は10秒以上60秒以下であることが好ましい。あるいは、前記混合ガスにおけるアンモニアガスの分圧が4.5kPa以上8.0kPa未満であることが好ましく、アンモニアガスの分圧が前記範囲である場合、前記ベース基板の表面を前記混合ガスに暴露する時間は10秒以上45秒以下であることが好ましい。前記アンモニアガス暴露工程の後、前記層形成工程の前に、前記ベース基板の温度を1000°C以上1150°C以下に維持しつつ前記ベース基板の表面を水素ガスに暴露する第2の水素ガス暴露工程をさらに有してもよい。前記ベース基板の表面を水素ガスに暴露する時間として、1分以上40分以下が挙げられる。前記ベース基板を前記成長室に設置する前に、前記ベース基板を洗浄装置の洗浄室に設置し、前記ベース基板の表面をHF水溶液により洗浄する第1洗浄工程をさらに有してもよい。前記第1洗浄工程の前に、前記ベース基板の表面を硝酸および過酸化水素水により洗浄する第2洗浄工程をさらに有してもよい。この場合、前記第1洗浄工程および前記第2洗浄工程を繰り返して実施することができる。前記第1洗浄工程の後、前記ベース基板を前記洗浄室から前記成長室に移送し、前記層形成工程に移行することができる。あるいは、前記第1洗浄工程の後、前記ベース基板を水洗する水洗工程をさらに有してもよく、前記水洗工程の後、前記ベース基板を前記成長室に移送し、前記層形成工程に移行することができる。前記接着層が、前記ベース基板に接する第1結晶層と、前記第1結晶層と前記バッファ層との間に位置する第2結晶層とを含んでもよく、前記第1結晶層として、AlxGa1-xN、但し0<x≦1で表される結晶からなるものが挙げられ、前記第2結晶層として、AlyGa1-yN、但し0≦y<1、x>yで表される結晶からなるものが挙げられ、前記層形成工程における前記接着層を形成する工程が、3族原料ガスとアンモニアガスを供給することにより前記第1結晶層を形成する工程と、3族原料ガスとアンモニアガスを供給することにより前記第2結晶層を形成する工程と、を有してもよく、前記第1結晶層の形成後であって前記第2結晶層の形成前の第1の段階、および、前記第2結晶層の形成後であって前記バッファ層の形成前の第2の段階、からなる群から選択された少なくとも1つの段階において、前記3族原料ガスの供給を停止するとともに前記成長室の内部を、アンモニアを含むガスの雰囲気に一定時間だけ維持する雰囲気維持工程を有してもよい。前記第1の段階および前記第2の段階の何れの段階においても、前記雰囲気維持工程を有する場合、前記第1段階において前記成長室の内部を前記雰囲気に維持する一定時間T1が、前記第2段階において前記成長室の内部を前記雰囲気に維持する一定時間T2より短いことが好ましい。前記バッファ層が、第3結晶層と第4結晶層が交互に複数積層された積層構造体であってもよく、前記第3結晶層として、AlmGa1-mN、但し0≦m≦1で表される結晶からなるものが挙げられ、前記第4結晶層として、AlnGa1-nN、但し0≦n≦1、m>nで表される結晶からなるものが挙げられ、前記第3結晶層の格子緩和度が、前記第4結晶層の格子緩和度より大きいことが好ましい。前記第3結晶層のアルミニウム組成比mと前記第4結晶層のアルミニウム組成比nとが、m-n>0.5、の関係を満足することが好ましい。前記積層構造体における前記第3結晶層および前記第4結晶層の繰り返し数が、2以上160以下であることが好ましい。前記活性層として、AlzGa1-zN、但し0≦z≦1で表される結晶からなるものが挙げられ、前記活性層のアルミニウム組成比zが、0以上0.3以下であることが好ましい。図1は、半導体基板100の断面を示す。半導体基板100は、ベース基板102、接着層104、バッファ層106および活性層108を有する。ベース基板102、接着層104、バッファ層106および活性層108は、ベース基板102、接着層104、バッファ層106、活性層108の順に位置する。接着層104、バッファ層106および活性層108は、窒化物半導体からなる。ベース基板102は、ベース基板102の接着層104と接する領域にSiが存在する。ベース基板102として、シリコン基板たとえばシリコンウェハ、SOISilicononInsulator基板が挙げられる。ベース基板102としてシリコン基板を用いることで、サファイア基板、SiC基板等の高価な基板を用いる必要がなく、シリコンデバイス用の既存の製造装置および既存の製造プロセスが利用できるので、製造コストを低くすることができる。接着層104は、バッファ層106の結晶性を高めるために、ベース基板102とバッファ層106との間に形成する結晶層である。接着層104は、ベース基板102に接する第1結晶層110と、第1結晶層110とバッファ層106との間に位置する第2結晶層112と含んでもよい。第1結晶層110として、AlxGa1-xN、但し0<x≦1で表される結晶層が挙げられ、第2結晶層112として、AlyGa1-yN、但し0≦y<1、x>yで表される結晶層が挙げられる。より具体的には、第1結晶層110としてAlN層が挙げられ、第2結晶層112としてAlGaN層が挙げられる。第1結晶層110がAlN層である場合、その厚さとして、5nm以上500nm以下が挙げられる。第2結晶層112がAlGaN層である場合、その厚さとして、5nm以上500nm以下が挙げられる。接着層104の結晶性は必ずしも高くなくてよい。接着層104は、不純物原子をドープしないノンドープ層であることが好ましい。接着層104としてノンドープ層を用いることで、接着層104の電気抵抗を高め、活性層108に形成される電子デバイスとベース基板102とを電気的に分離することができる。バッファ層106は、活性層108の結晶性を高めるために、接着層104と活性層108との間に形成する結晶層である。バッファ層106を形成することで活性層108の結晶性を高め、活性層108の転位密度が低減される。バッファ層106は、第3結晶層114と第4結晶層116が交互に複数積層された積層構造体であってもよく、第3結晶層114として、AlmGa1-mN、但し0≦m≦1で表される結晶が挙げられ、第4結晶層116として、AlnGa1-nN、但し0≦n≦1、m>nで表される結晶層が挙げられる。より具体的には、第3結晶層114としてAlN層が挙げられ、第4結晶層116としてGaN層が挙げられる。第3結晶層114がAlN層である場合、その厚さとして、2nm以上10nm以下が挙げられる。第4結晶層116がGaN層である場合、その厚さとして、5nm以上40nm以下が挙げられる。第3結晶層114の格子緩和度は、第4結晶層116の格子緩和度より大きい。ここで、格子緩和度Xは、その結晶層の平均格子定数d1を、歪がない場合の格子定数d2で規格化した値として定義され、X=d1/d2、で表される。一般に、結晶層が下地結晶との間でヘテロ界面を構成する場合、当該ヘテロ界面では下地結晶および結晶層の一方または双方の格子定数が、本来の格子定数歪がない場合の格子定数からずれて形成され擬格子整合、その結果として下地結晶および結晶層の一方または双方に歪ストレスが内蔵される。ただし、このような格子定数のズレは、ヘテロ界面の全面に渡って確実に発生しているとは限らず、ヘテロ界面の一部で下地結晶と結晶層との結合が切断された結果、当該一部において歪ストレスが解放されている一部格子緩和状態が発生していると、本発明者は考えている。格子緩和度は、このような一部格子緩和状態を定量的に表したものであり、格子緩和度に応じて、下地結晶と結晶層との間の歪ストレスが変化する。なお、格子緩和度は、X線分析法等により現実の格子定数を測定し、測定した格子定数と物質に固有な格子定数の値から計算により求めることができる。結晶層のストレスが圧縮応力となるか引張応力となるか、あるいはその大きさは、ベース基板102や他の結晶層との熱膨張係数の相違、厚さ等が複雑に関係するので、一概に特定することはできない。しかし、ベース基板102がシリコン基板であり、活性層108がGaN層である場合、結晶層形成時の温度と室温における各材料の熱膨張係数の相違から、活性層108には引張応力が発生すると考えられる。よって、バッファ層106に圧縮応力が発生すれば、活性層108の引張応力と相殺され、半導体基板100の全体としての応力が小さくなり好ましい。このようなバッファ層106に圧縮応力を発生させる条件として、本発明者らは、第3結晶層114の格子緩和度が第4結晶層116の格子緩和度より大きいという条件を見出した。すなわち、第3結晶層114の格子緩和度を第4結晶層116の格子緩和度より大きくすることで、バッファ層106の応力を圧縮応力に制御し、半導体基板100の全体のストレス応力を低減して、バッファ層106および活性層108の結晶破壊を免れることができる。バッファ層106は、前記の通り第3結晶層114と第4結晶層116の繰り返し構造である。繰り返し構造とすることで活性層108の結晶性を高め、活性層108の転位密度が低減される。バッファ層106における第3結晶層114および第4結晶層116の繰り返し数は、2以上160以下であることが好ましい。2以上の繰り返し数とすることで、繰り返し構造を形成できる。ただし、繰り返し数は、前記した繰り返し構造の効果活性層108の転位密度を低減する効果およびバッファ層106自体の結晶破壊を免れる効果が発現する程度の繰り返し数とすることがより好ましい。繰り返し数が160を超えると、繰り返し構造の効果が概ね飽和する一方、製造コストが増大する。よって、繰り返し数は160以下とするのが適切である。バッファ層106は、ベース基板102から活性層108に向かう方向に沿って、第3結晶層114/第4結晶層116//第3結晶層114/第4結晶層116の順に形成される第1の場合図1に示す場合と、第4結晶層116/第3結晶層114//第4結晶層116/第3結晶層114の順に形成される第2の場合図示しない場合の何れの場合であってもよい。第3結晶層114は、AlmGa1-mN、但し0≦m≦1からなり、第4結晶層116は、AlnGa1-nN、但し0≦n≦1、m>nからなる。第3結晶層114と第4結晶層116は、互いに組成が異なるものの、共にアルミニウムガリウム窒素系化合物半導体の結晶層である。第3結晶層114および第4結晶層116の組成および厚さを制御して、バッファ層106の応力、結晶性等を制御できる。また、第3結晶層114のアルミニウム組成比を高めてバンドギャップを大きくし、バッファ層106の絶縁性を高くできる。あるいは、第4結晶層116のガリウム組成比を高めて活性層108と接する層の組成を活性層108に近づけ、活性層108の転位密度を低減することができる。たとえば、第3結晶層114のアルミニウム組成比mと第4結晶層116のアルミニウム組成比nとが、m-n>0.5、の関係を満足するようにすることができる。m-nが0.5を超えれば、前記したバッファ層106の応力制御および活性層108の転位密度の低減が共に充足できるようになる。活性層108は、AlzGa1-zN、但し0≦z≦1からなる。活性層108は、電子デバイスの活性層として機能する結晶層であり、転位の少ない良質な結晶であることが求められる。活性層として機能することを考慮して、活性層108のアルミニウム組成比zは、0以上0.3以下とすることが好ましい。活性層108の厚みとして、0.5μm以上3μm以下が挙げられる。活性層108の厚さが0.5μm以上になると、活性層108の膜応力が大きくなり、転位等による結晶性の低下、膜剥離結晶破壊等の問題が顕在化してくる。本発明は、このような状況においても活性層108の結晶性を良好にし、剥離を抑制するものであり、活性層108の厚みが0.5μm以上の場合に本発明の効果がより顕著に発揮される。ただし、活性層108の厚みが3μmを超えるとバッファ層106とのストレスバランスの調整が困難となり、膜剥離結晶破壊が発生するようになる。よって活性層108の厚みは3μm以下とするのが好適である。なお、活性層108とバッファ層106との間に中間層118を形成してもよい。次に、半導体基板100の製造方法を説明する。まず、ベース基板102を洗浄装置の洗浄室に設置し、ベース基板102の表面をHF水溶液により洗浄する第1洗浄工程を実施する。HF水溶液のHF濃度は、0.1から10の間、たとえば5とすることができる。HF水溶液による洗浄時間は、0.5分から10分の間、たとえば1分とすることができる。第1洗浄工程により、シリコン表面をH原子またはF原子で終端し、大気雰囲気等酸素が存在する環境においても、ベース基板102のシリコン表面が酸化されることを抑制することができる。第1洗浄工程の前に、ベース基板102の表面を硝酸および過酸化水素水により洗浄する第2洗浄工程を実施してもよい。第2洗浄工程により、ベース基板102の表面に付着した有機物が除去され、第1洗浄工程後のベース基板102の表面を、より清浄にすることができる。また、硝酸および過酸化水素水による洗浄により、ベース基板102であるシリコン表面の凸部が酸化され、その後第1洗浄工程のHF巣水溶液による洗浄によって酸化された凸部がエッチングされ除去される。ここで、第1洗浄工程および第2洗浄工程は、繰り返し実施することが好ましい。第1洗浄工程および第2洗浄工程を繰り返し実施することで、ベース基板102の表面を、さらに清浄にすることができるとともに、前記した凸部がより平坦にエッチングされ、シリコン表面が原子レベルまで平滑にできる。第1洗浄工程の後、ベース基板102を洗浄室から成長室に移送し、接着層104以降の層形成工程に移行する。あるいは、第1洗浄工程の後、ベース基板102を水洗する水洗工程をさらに有してもよく、当該水洗工程の後、ベース基板102をエピタキシャル結晶成長装置の成長室に移送し、接着層104以降の層形成工程に移行してもよい。第1洗浄工程の後、水洗工程を経ないで層形成工程に移行する場合、水洗によりベース基板102の表面が酸化されることなく、清浄な表面を維持した状態で接着層104の形成工程に移行できる。一方、第1洗浄工程の後にベース基板102を水洗する場合、ベース基板102の表面に残留したHF分子等が除去できる。第1洗浄工程の後、ベース基板102の上に、接着層104、バッファ層106および活性層108をエピタキシャル成長法により順次形成する層形成工程に移行する。なお、上記洗浄工程から層形成工程に至る手順として下記1から5の手順4通り×2=8通りの手順が可能である。1第1洗浄工程から層形成工程に移行する手順2第2洗浄工程から第1洗浄工程に移行し、層形成工程に移行する手順3第1洗浄工程から第2洗浄工程に移行し、第1洗浄工程および第2洗浄工程を繰り返し、第1洗浄工程に移行し、層形成工程に移行する手順4第2洗浄工程から第1洗浄工程に移行し、第2洗浄工程に移行し、第1洗浄工程および第2洗浄工程を繰り返し、第1洗浄工程に移行し、層形成工程に移行する手順5上記1~4の各手順において、最終の第1洗浄工程から層形成工程に移行する間に水洗工程を経由する手順前記した洗浄工程の後、ベース基板102を、エピタキシャル結晶成長装置の成長室に設置し、ベース基板102の温度を1000°C以上1150°C以下に維持しつつベース基板102の表面を水素ガスに暴露する水素ガス暴露工程を実施する。水素ガス暴露工程により、ベース基板102の表面に存在する酸化層を除去することができる。酸化層を除去することで、ベース基板102の上に良質な窒化物半導体結晶層が形成できる。水素ガス暴露工程では、ベース基板102の表面の酸化シリコン膜を還元性ガスである水素との熱反応により除去する。反応が十分でなければ酸化シリコン膜が除去されず、反応が強すぎるとベース基板102の表面に荒れが発生して好ましくない。よって、水素ガス暴露工程における暴露温度には最適範囲が存在し、下限である1000°Cは、酸化シリコン膜が十分に除去できる温度から選択され、上限である1150°Cは、ベース基板102の表面に荒れが発生しない温度から選択されている。水素ガス暴露工程の後、ベース基板102の温度を1000°C以上に維持しつつベース基板102の表面をアンモニアガスとキャリアガスとの混合ガスに暴露するアンモニアガス暴露工程を実施する。キャリアガスとして水素ガスまたは窒素ガスが挙げられる。アンモニアガス暴露工程により、ベース基板102の表面を部分的に覆う窒化シリコン膜が形成できる。このような、ベース基板102の表面を部分的に覆う窒化シリコン膜により、後に形成する接着層104を高温条件にて形成できる。シリコン基板上にGaN層を形成する場合、5族原料であるアンモニアを3族原料であるトリメチルガリウムTMGやトリメチルアルミニウムTMAより前に供給を開始するとGaN単結晶層が成長できないことが知られている。これは、GaN単結晶層の成長前にシリコン基板表面が窒化されるためであると考えられている。よって、シリコン基板の表面にGaN層、AlGaN層あるいはAlN層を形成する場合、5族原料より前に3族原料の供給を開始し、多くの場合AlN層を中間層として形成する。ただし、このようなAlN中間層は、成長温度を低温条件としなければ形成できず、低温条件で形成したAlN層はピンチオフ性、オンオフ比の点で高温条件で形成したAlN層に劣るものであった。しかし、本発明者は、ベース基板102の表面を部分的に覆う窒化シリコン膜を形成することで、高温条件でもAlN層等の窒化物半導体結晶層が形成できることを見出した。シリコン基板からなるベース基板102であっても高温条件で窒化物半導体結晶層が形成できるのは、窒化シリコン膜で覆われていない部分のシリコン露出部を起点として窒化物半導体結晶層の結晶成長が開始し、窒化シリコン膜で覆われている部分で窒化物半導体結晶層が横方向成長しているからであると考えられる。このように、アンモニアガス暴露工程を実施することで、良質な接着層104を形成することができるようになる。なお、水素ガス暴露工程の後にアンモニアガス暴露工程を実施するのは、ベース基板102の表面を部分的に覆う窒化シリコン膜SiNマスクをベース基板102の全面に渡り同様の粗密性で均一に形成できることに寄与する。すなわち、水素ガス暴露工程によってベース基板102の表面が極めて清浄にされているが故にSiNマスクが均一な粗密性で形成され、それ故に良質な接着層104が均質に形成できると言える。上記のようなメカニズムから、アンモニアガス暴露工程におけるベース基板102の表面の窒化は、少な過ぎても多すぎても好ましくない。ベース基板102の表面の窒化を適度に制御することが必要であり、このため、アンモニアをキャリアガスで希釈し、反応速度を低下させることができる。キャリアガスとして、水素ガスまたは窒素ガスが挙げられる。ベース基板102の表面の窒化反応は、アンモニアガスの分圧と反応時間で制御できるので、各パラメータの組み合わせにおいて最適範囲が存在する。混合ガスにおけるアンモニアガスの分圧が0.5kPa以上1.5kPa未満である場合、ベース基板102の表面を混合ガスに暴露する時間が30秒以上120秒以下であることが好ましい。あるいは、混合ガスにおけるアンモニアガスの分圧が1.5kPa以上4.5kPa未満である場合、ベース基板102の表面を混合ガスに暴露する時間が10秒以上60秒以下であることが好ましい。あるいは、混合ガスにおけるアンモニアガスの分圧が4.5kPa以上8.0kPa未満である場合、ベース基板102の表面を混合ガスに暴露する時間が10秒以上45秒以下であることが好ましい。アンモニアガス暴露工程の後、ベース基板102の温度を1000°C以上1150°C以下に維持しつつベース基板102の表面を水素ガスに暴露する第2の水素ガス暴露工程をさらに実施することができる。アンモニアガス暴露工程の後さらに水素ガス暴露工程を実施することで、アンモニアガス暴露工程において反応室壁面から揮発した3族原料とアンモニアとの反応により生成された微量な多結晶または非結晶3族窒化物物質を、ベース基板102の表面から除去できる。アンモニアガス暴露工程の後、必要に応じて第2の水素ガス暴露工程を実施し、ベース基板102の上に、接着層104、バッファ層106および活性層108をエピタキシャル成長法により順次形成する。エピタキシャル結晶成長法としてMOCVD法を用いる場合、原料ガスとして、TMAトリメチルアルミニウム、TMGトリメチルガリウム、NH3アンモニアを用いることができ、シリコンドーピングガスとしてSi2H6ジシラン、SiH4シランを用いることができ、キャリアガスとして、H2水素ガス、N2窒素ガスを用いることができる。接着層104を形成する工程では、3族原料ガスとアンモニアガスを供給することにより第1結晶層110を形成する工程を実施し、その後、3族原料ガスとアンモニアガスを供給することにより第2結晶層112を形成する工程を実施する。ただし、第1結晶層110の形成後であって第2結晶層112の形成前の第1の段階、および、第2結晶層112の形成後であってバッファ層106の形成前の第2の段階、からなる群から選択された少なくとも1つの段階において、3族原料ガスの供給を停止するとともに成長室の内部を、アンモニアを含むガスの雰囲気に一定時間だけ維持する雰囲気維持工程を有する。ここで、アンモニアを含むガスの雰囲気には、アンモニアガス単体の雰囲気、アンモニアガスおよび水素ガスからなる雰囲気を含む。すなわち、以下の何れかのパターンにより接着層104を形成する。1第1結晶層110の形成工程の後、第1の段階の雰囲気維持工程を実施し、第2結晶層112の形成工程を実施し、連続してバッファ層106の形成工程に移行する第1のパターン2第1結晶層110の形成工程の後、雰囲気維持工程を実施することなく連続して第2結晶層112の形成工程を実施し、第2の段階の雰囲気維持工程を実施した後、バッファ層106の形成工程に移行する第2のパターン3第1結晶層110の形成工程の後、第1の段階の雰囲気維持工程を実施し、第2結晶層112の形成工程を実施し、第2の段階の雰囲気維持工程を実施した後、バッファ層106の形成工程に移行する第3のパターン第1の段階あるいは第2の段階の雰囲気維持工程により、成長面のファセットが形成され、水素パッシベーションによる結晶層の高抵抗化が図れる利点がある。他方、雰囲気維持工程により表面に荒れが発生する可能性もある。よって、上記1から3のパターンには各々メリットデメリットがある。すなわち、1の第1のパターンにおいては、第1結晶層110のファセット形成とファセット面を基点とした第2結晶層112の横方向成長による欠陥の低減が期待できる。2の第2のパターンにおいては、第1結晶層110と比較して抵抗率が小さいと思われる第2結晶層112の高抵抗化が図れる。3の第3のパターンにおいては、第1結晶層110および第2結晶層112のファセット形成と高抵抗化を共に図ることができる。ただし、雰囲気維持工程により表面に荒れが発生することも予測されるため、要求特性によっては雰囲気維持工程実施の可否を比較検討する必要がある。なお、3の第3のパターンにおいて第1結晶層110および第2結晶層112の高抵抗化を目的とする場合、第1結晶層110より第2結晶層112のバンドギャップの方が狭いことから高抵抗化に要する時間は第2結晶層112の方が長くなる。よって、第1段階において成長室の内部を雰囲気に維持する一定時間T1は、第2段階において成長室の内部を雰囲気に維持する一定時間T2より短いことが好ましい。以上説明した半導体基板100とその製造方法によれば、ベース基板102の表面をHF水溶液により洗浄する第1洗浄工程を実施するため、その後、水素ガス暴露工程およびアンモニアガス暴露工程を経てベース基板102上に形成される接着層104が、良好な結晶性と接着性を有するものとすることができる。この結果、接着層104より上方に形成されるバッファ層106および活性層108の品質を向上し、活性層108における転位密度を低減することができる。また、水素ガス暴露工程を実施することで、アンモニアガス暴露工程で形成されるベース基板102表面の窒化物の開口サイズを均一なものとすることができ、接着層104の第1結晶層110を、良好な結晶性と接着性を有するものとすることができる。この結果、第2結晶層112、バッファ層106および活性層108の品質を向上し、活性層108における転位密度を低減することができる。また、アンモニアガス暴露工程を実施することで、ベース基板102の表面にその一部を覆う窒化物を形成することができ、接着層104の第1結晶層110を高温条件において形成し、良好な結晶性と接着性を有するものとすることができる。この結果、第2結晶層112、バッファ層106および活性層108の品質を向上し、活性層108における転位密度を低減することができる。また、接着層104の形成工程において第1結晶層110の形成後、または第2結晶層112の形成後、またはその両方において3族原料ガスの供給を停止するとともに成長室の内部を、アンモニアを含むガスの雰囲気に一定時間だけ維持する雰囲気維持工程を実施することで、接着層104の結晶性を向上し、あるいは接着層104の抵抗率を高くできる。この結果、バッファ層106および活性層108の品質を向上し、活性層108における転位密度を低減するとともに、活性層108を電子デバイスに適用した場合のベース基板102との絶縁性を向上できる。なお、本発明は、活性層108の一部を活性領域とする電子デバイスとして把握することも可能である。電子デバイスとして、電界効果トランジスタが例示できる。また活性層108が、その厚さを0.5μm以上3μm以下と厚く形成できる利点を活かして、活性領域内のキャリアが半導体基板100の縦方向に移動する縦型構造を備えた電子デバイスとすることもできる。縦型構造を備えた電子デバイスとして、ショットキーバリアダイオード、PINダイオード、絶縁ゲートバイポーラトランジスタが挙げられる。実施例ベース基板102としてシリコン基板を用い、当該シリコン基板を洗浄装置の洗浄室に設置して洗浄した。洗浄は、硝酸対過酸化水素水の比を1対1とし、時間を1分とした第2洗浄工程をまず実施し、次に、HF水溶液の濃度を5、時間を1分とした第1洗浄工程を実施した。第1洗浄工程と第2洗浄工程の繰り返し数を2とし、水洗は行わなかった。その後、シリコン基板をエピタキシャル結晶成長装置の成長室に設置し、水素ガス暴露工程を実施した。水素ガス暴露工程の条件は後に述べる。さらに、キャリアガスを水素とするアンモニア分圧3kPaの雰囲気で30秒間のアンモニアガス暴露工程を実施した。その後、3族原料ガスおよび5族原料ガスを供給し、第1結晶層110としてAlN層を40nmの厚さで形成した。水素および窒素の分圧比が1対1であるキャリアガスに、アンモニア分圧1.5kPa、温度110°C、時間60秒の条件で第1の段階の雰囲気維持工程を実施した。次いで3族原料ガスおよび5族原料ガスを供給し、第2結晶層112としてAlGaN層を100nmの厚さで形成した。その後、第2の段階の雰囲気維持工程を実施することなく連続的にバッファ層106の形成に移行した。第3結晶層114としてAlN層を5nmの厚さで、第4結晶層116としてGaN層を20nmの厚さで形成し、AlN層およびGaN層の積層を100回繰り返してバッファ層106を形成した。さらに中間層118としてAlN層を5nmの厚さで形成し、活性層108としてGaN層を1200nmの厚さで形成した。表1は、水素ガス暴露工程の条件を変えた実施例1~8と各実施例におけるGaN層活性層108の表面粗さRqを示す。表面粗さRqの値が小さいほど平坦であることを示し、GaN層の結晶性が良好であることを示す。表1において、水素ガス暴露工程を実施しない比較例1、温度が適切な範囲から外れた比較例2~5も同時に示す。なお、水素ガス暴露工程における水素分圧全圧は30kPaであり、温度は950°Cから1200°Cの範囲で変化させた。時間は20分または40分とした。図2は、表1の結果を示したグラフであり、水素ガス暴露工程の温度を変えたときのRqの変化を示す。実線は水素ガス暴露時間が20分の場合を、破線は40分の場合を示す。図2に示す通り、水素ガス暴露時間による結果の違いは大きくなく、温度が1000°C~1150°Cの範囲で良好な結果が得られることが分かる。すなわち、1000°Cより低い温度ではベース基板102であるシリコン基板の表面酸化膜が十分に除去されず、1150°Cを超える温度ではシリコン基板の表面における荒れが大きく、良好な半導体結晶が形成できないと考えられる。