半導体部材と、前記半導体部材上に形成されているCuスタッドバンプと、前記Cuスタッドバンプと電気的に接続するはんだバンプと、を備える半導体装置。前記Cuスタッドバンプの表面に形成されためっき層を備える請求項1に記載された半導体装置。前記はんだバンプが、In、SnBi、SnIn及びBiInから選ばれる少なくとも1種類以上を含んで構成されている請求項1に記載された半導体装置。前記めっき層が、NiとAuとのめっき層、又は、Coめっき層からなる請求項2に記載された半導体装置。半導体部材上にCuスタッドバンプを形成する工程と、前記Cuスタッドバンプをはんだバンプにフリップチップ接続する工程と、を有する半導体装置の製造方法。無電解めっき法により前記Cuスタッドバンプ表面にめっき層を形成する工程を有する請求項5に記載された半導体装置の製造方法。フリップチップ接続時に200°C以下で加熱する、又は、フリップチップ接続後に200°C以下の加熱を行う請求項5に記載された半導体装置の製造方法。半導体部材と、前記半導体部材上に形成されているCuスタッドバンプと、前記Cuスタッドバンプと電気的に接続するはんだバンプとからなる半導体装置と、前記半導体装置の出力信号を処理する信号処理回路と、を備える電子機器。上述のスタッドバンプを用いたフリップチップ接続技術では、半導体装置の接続信頼性の向上が求められている。本技術は、接続信頼性の高い半導体装置、半導体装置の製造方法、及び、電子機器を提供するものである。本技術の半導体装置は、半導体部材と、半導体部材上に形成されているCuスタッドバンプと、Cuスタッドバンプと電気的に接続するはんだバンプとを備える。また、本技術の半導体装置の製造方法は、半導体部材上にCuスタッドバンプを形成する工程と、Cuスタッドバンプをはんだバンプにフリップチップ接続する工程とを有する。また、本技術の電子機器は、上記半導体装置と、半導体装置の出力信号を処理する信号処理回路とを備える。上述の半導体装置及び半導体装置の製造方法によれば、Cuスタッドバンプを用いてフリップチップ接続を行うことにより、低温接続においてもCuとはんだとの接続部分に強度の低い合金が発生しない。このため、Cuスタッドバンプとはんだバンプとの接続部における接続不良を抑制し、接続信頼性を向上することができる。本技術によれば、接続信頼性の高い半導体装置、及び、電子機器を提供することができる。以下、本技術を実施するための形態例を説明するが、本技術は以下の例に限定されるものではない。なお、説明は以下の順序で行う。1.半導体装置の概要2.半導体装置の第1実施形態3.第1実施形態の半導体装置の製造方法4.半導体装置の第2実施形態5.第2実施形態の半導体装置の製造方法6.電子機器1.半導体装置の概要半導体装置のフリップチップ接続の概要について説明する。図1に、従来の一般的なAuスタッドバンプを用いたフリップチップ接続の構成を示す。図1Aは、接続前のAuスタッドバンプ11及びSnバンプ12の構成を示す図である。図1Bは、接続後のAuスタッドバンプ11及びSnバンプ12の構成を示す図である。図1Aに示すAuスタッドバンプ11は、Auワイヤを用いて形成されたAuバンプである。Auスタッドバンプ11は、半導体部材13上に形成された電極14上に形成されている。半導体部材13は、Auスタッドバンプ11が形成されている電極14上を除き、保護層15により被覆されている。また、図1Aに示すSnバンプ12は、Sn系はんだからなり、例えばSnAgはんだバンプ等からなる。Snバンプ12は、配線基板16上に形成された電極17、電極17上に形成されたアンダーバンプメタルUBM18上に形成されている。半導体部材13は、UBM18が形成されている電極17上を除き、保護層19により被覆されている。図1Bに示すように、Auスタッドバンプ11とSnバンプ12とにより、半導体部材13を配線基板16上にフリップチップ接続する。このとき、Auスタッドバンプ11とSnバンプ12との接続は、接続信頼性を高めるために、300°C以上で行う必要がある。300°C以下の接続では、図1Bに示すように、AuのSnへの拡散により、接続部分にSnAu4合金等の強度の低い金属間化合物InterMetallicCompound:IMC20が生成する。このため、クラック24等の発生により接続不良が低下し、信頼性の低下が懸念される。また、Snバンプ12にAuスタッドバンプ11が刺さった状態となるため、AuのSnへの拡散を防ぐことは困難である。このため、接続部分でのIMC20の発生を防ぐことが難しい。上述のように、Auスタッドバンプ11とSnバンプ12とによるフリップチップ接続では、300°C以上の高温接続が必要とされ、接続信頼性の観点から低温接続が困難である。また、Snバンプを用いる替わりに、図2に示すように、In系の低融点はんだバンプを用いてAuスタッドバンプのフリップチップ接続を行うことが考えられている。図2Aは、接続前のAuスタッドバンプ21及びInバンプ22の構成を示す図である。図2Bは、接続後のAuスタッドバンプ21及びInバンプ22の構成を示す図である。図2Aに示すAuスタッドバンプ21は、上述の図1Aと同様の構成である。また、Inバンプは、In系はんだからなる。この方法では、強度の低いSnAu4等の合金が発生しないため、200°C以下の低温フリップチップ接続が可能である。しかし、Auスタッドバンプ21とInバンプ22とを用いた接続では、AuとInとの間の拡散係数が大きいため、AuIn合金の成長を制御することが難しい。この結果、図2Bに示すように、AuIn合金23の成長により、Inバンプの吸い上げが発生する。このため、Auスタッドバンプ21とInバンプ22とによるフリップチップ接続では、接続性を確保することが難しい。上述のようにスタッドバンプを用いたフリップチップ接続では、接続信頼性の観点から、低温処理を行うことが困難であった。このため、半導体部材等に、耐熱性の低い材料が搭載されている場合には、接続信頼性の高いフリップチップ接続を適用することができない。そこで、耐熱性の低い材料が使用されている半導体装置等に対しても、低温での安定した接続が可能であり、且つ、接続信頼性の高いフリップチップ接続方法が求められている。2.半導体装置の第1実施形態[イメージセンサ:構成]以下、半導体装置の第1実施形態について説明する。図3に第1実施形態の半導体装置の構成を表す断面図を示す。第1実施形態は、半導体装置としてイメージセンサの例を挙げて説明する。図3は、ガラス基板上に実装されたイメージセンサからなる半導体装置30の断面図である。半導体装置30は、イメージセンサを構成する半導体部材31と、ガラス基板32とを備えて構成されている。半導体部材31は、半導体部材31上に形成された電極45と、電極45上に形成されたCuスタッドバンプ41とを備える。また、ガラス基板32は、ガラス基板上に形成されたフリップチップ接続用の電極47と、電極47上に形成されたアンダーバンプメタルUBM48と、UBM48上に形成された低融点はんだバンプ44とを備える。さらに、ガラス基板32上に形成された配線層34と、配線層を被覆する保護層49と、配線層34と接続された外部接続用の電極35と、外部接続用の電極35上に形成されたはんだボール36とを備える。また、半導体部材31とガラス基板32との間には、Cuスタッドバンプ41とはんだバンプ44との接続部を封止するアンダーフィルUF樹脂33が設けられている。半導体部材31は、一般にイメージセンサとして使用される素子であり、例えば、CCDイメージセンサ、CMOSイメージセンサ等の半導体素子である。半導体部材31はガラス基板32側に受光面を向けて設置されている。また、半導体部材31は、受光面と同じ面にガラス基板32と接続される電極45が形成されている。そして、この電極45上に、フリップチップ接続用のCuスタッドバンプ41が形成されている。Cuスタッドバンプ41は、はんだバンプ44との接触面に合金層43が形成されている。また、Cuスタッドバンプ41は、はんだバンプ44と接触していない表面にめっき層42を備える。ガラス基板32は、例えば、イメージセンサに用いられるカバーガラスからなる。そして、ガラス基板32上に、配線層34によりフリップチップ接続用の電極47と、外部接続用の電極35とが接続されている。電極35上には、外部機器接続用のはんだボール36が形成されている。このはんだボール36は、Sn系の二元系又は三元系はんだ等が用いられる。例えば、SnBi、SnIn、SnAgCu、SnZn及びSnAg等が用いられる。なお、ガラス基板32は、はんだボール36の替わりに、Auワイヤを用いたワイヤボンディングにより接続する構成としてもよい。[Cuスタッドバンプ:構成]次に、上述の半導体装置30において、半導体部材31上に形成するCuスタッドバンプ41の構成を、図4に示す。図4に示すCuスタッドバンプ41は、接続前の状態である。また、図5に半導体部材31とガラス基板32とを接続した後の、Cuスタッドバンプ41とはんだバンプ44との構成を示す。図4に示すように、Cuスタッドバンプ41は、半導体部材31上の電極45上に形成されている。半導体部材31は、Cuスタッドバンプ41が形成されている電極45上を除き、保護層46により被覆されている。また、Cuスタッドバンプ41は、表面がめっき層42により被覆されている。めっき層42は、Cuスタッドバンプ41の酸化を防ぐための保護層となる。また、めっき層42は、Cuスタッドバンプ41をフリップチップ接続した際に、表面のめっき層が、はんだバンプ44内に速やかに拡散する材料によって構成する。めっき層42としては、例えば、無電解法によるフラッシュNiめっき層とフラッシュAuめっき層とからなるめっき層、又は、無電解Coめっき層を用いる。めっき層42は、例えば、各層の厚さが0.01~0.1μmで形成される。また、ガラス基板31上に設けられるはんだバンプ44は、低融点はんだから構成される。低融点はんだとしては、例えば、Inの一元系はんだ材料、Sn-Bi、Sn-In、Bi-In等の二元系低融点はんだ材料、上記二元系材料にその他の金属が添加されたはんだ材料等を用いる。低融点はんだとしては、例えば、融点200°C以下のはんだ材料を用いる。そして、半導体部材31に形成されたCuスタッドバンプ41を、ガラス基板32のはんだバンプ44に圧接することで、Cuスタッドバンプ41の先端が、はんだバンプ44内に入り込む。そして、はんだバンプ44にCuスタッドバンプ41が刺さった状態で加熱することにより、図5に示すようにフリップチップ接続が行われる。図5に示すように、Cuスタッドバンプ41とはんだバンプ44との接触面のめっき層42は、フリップチップ接続の際に、はんだバンプ44内に拡散される。また、Cuスタッドバンプ41とはんだバンプ44との接触面には、Cuとはんだとの合金層43が形成される。このとき、はんだバンプ44は全て合金化せず、UBM48上に合金化していないはんだバンプ44が残存していることが好ましい。上述の構成によれば、フリップチップ接続のスタッドバンプの材料にCuを用いることにより、低融点はんだバンプ44との界面に機械的強度に劣る合金の発生を防ぐことができる。また、はんだバンプ44として、低融点はんだを用いることにより、フリップチップ接続を低温で行うことができる。例えば、はんだバンプ44がInからなる場合には、Cuスタッドバンプ41とはんだバンプ44との界面にIn3Cu7の金属間化合物等が形成される。In3Cu7の金属間化合物は、機械的強度を十分に有する。このため、低温フリップチップ接続においても、接続信頼性の低下を引き起こす強度の低い合金が発生しない。また、Cuスタッドバンプと、上述の二元系低融点はんだ等との組み合わせにおいても、界面に機械的強度に劣る合金層が発生しない。このため、熱に弱い構成を備える半導体部材31においても、フリップチップ接続を適用することができる。従って、フリップチップ接続において、低温接続が可能であり、さらに、半導体装置の接続信頼性を向上することができる。3.第1実施形態の半導体装置の製造方法上述の第1実施形態の半導体装置の製造方法について説明する。なお、以下の説明では、半導体装置に形成するスタッドバンプ周辺の構成のみを説明する。その他の構成は従来公知の方法により製造することができる。[製造方法:後UF樹脂プロセスフロー]図6に、図3に示す半導体装置30のプロセスフローを示す。図6に示すように、公知の方法を用いて、半導体基体上に半導体部材31を構成する、フォトダイオード、各種トランジスタ等の各素子や、配線等を形成する。このとき、フリップチップ接続を行うための外部接続用の電極45を形成する。半導体部材31の外部機器との接続用の電極45上に、Cuスタッドバンプ41を形成する。形成したCuスタッドバンプ41上に無電解めっき法を用いて、めっき層42を形成する。半導体基体の各種素子の形成面と反対側の面裏面を切削バックグラインド:BGし、裏面照射型の固体撮像素子を構成する半導体部材31を形成する。半導体基体をダイシングDCして半導体部材31を個片化する。また、公知の方法を用いてガラス基板32上に配線層34や、電極47等を形成する。そして、電極47上にUBM48を形成する。UBM48上に低融点はんだを用いてはんだバンプ44を形成する。次に、Cuスタッドバンプ41をはんだバンプ44に圧接ボンディングすることで、ガラス基板32に個片化した半導体部材31をフリップチップ接続する。接続後、Cuスタッドバンプ41とはんだバンプ44との接続部の周りにアンダーフィルUF樹脂33を注入する。そして、注入したUF樹脂33を加熱して、UF樹脂を硬化キュアする。以上の工程により、半導体装置30を製造することができる。[製造方法:Cuスタッドバンプ]上述の半導体装置30のプロセスフローにおけるCuスタッドバンプの形成工程を、図7に示す製造工程図を用いて説明する。図7Aに示すように、キャピラリ52を用いて半導体部材31の電極45上にCuワイヤ51のボンディングを行う。そして、Cuワイヤ51を切断することにより、図7Bに示すように、Cuスタッドバンプ41を形成する。Cuスタッドバンプ41の形成工程では、例えば、径が15~35μmΦのCuワイヤ51を用いて、30~70μmΦのCuスタッドバンプ41を形成する。次に、図7Cに示すように、形成したCuスタッドバンプ41の表面にめっき層42を形成する。めっき層42は、無電解めっき法を用いて形成する。例えば、Cuスタッドバンプ41表面に無電解めっき法により、フラッシュNiめっきを行う。そして、Niめっき層上に、フラッシュAuめっきを行う。このように、Niめっき層とAuめっき層とからなるめっき層42を形成する。めっき層42は、例えば、Niめっき層とAuめっき層をそれぞれ0.01~0.1μmの厚さに形成する。また、例えば、無電解めっき法を用いてCuスタッドバンプ41表面に、めっき層42としてCoめっきを行う。この場合、Coめっき層からなるめっき層42を0.01~0.1μmの厚さに形成する。以上の工程により、半導体部材31上にCuスタッドバンプ41を形成する。[製造方法:はんだバンプ]次に、上述の半導体装置30のプロセスフローにおけるはんだバンプの形成工程を、図8に示す製造工程図を用いて説明する。図8Aに示すように、電極47及び保護層49の表面にバリアメタル層53を形成する。バリアメタル層53を形成する前に、電極47の表面の酸化膜を逆スパッタにより除去する。その後、スパッタリング法を用いて電極47上にTi層を形成する。そして、Ti層を被覆するように、スパッタリング法を用いてCu層を形成する。このように、Ti層とCu層とからなるバリアメタル層53を形成する。次に、図8Bに示すように、バリアメタル層53上に、レジスト層54を形成する。そして、フォトマスク55を用いてレジスト層54に露光処理を行う。フォトマスク55には、電極47の形成部分に露光光を照射するパターンを用いる。次に、図8Cに示すように、レジスト層54の露光部を除去した開口部内に、電解メッキ法を用いてアンダーバンプメタルUBM48とはんだバンプ44を形成する。UBM48は、Ni、Ti、TiW、W及びCu等の電解メッキ法により形成する。また、はんだバンプ44は、Inの一元系はんだ材料、Sn-Bi、Sn-In、Bi-In等の二元系低融点はんだ材料等を用いた電解めっき法により形成する。次に、図8Dに示すように、レジスト層54を除去した後、表面に露出するバリアメタル層53を除去する。さらに、リフローによりはんだバンプ44を溶融して球状に形成する。以上の工程により、ガラス基板32上にはんだバンプ44を形成する。[製造方法:フリップチップ接続]次に、上述の半導体装置30のプロセスフローにおけるフリップチップ接続工程及びUF樹脂封止工程を、図9に示す製造工程図を用いて説明する。まず、図9Aに示すように、Cuスタッドバンプ41の形成面とはんだバンプ44の形成面とを対向させて、半導体部材31とガラス基板32との位置を合わせる。次に、図9Bに示すように、Cuスタッドバンプ41とはんだバンプ44とを位置合わせした状態で、半導体部材31とガラス基板32とを圧接してフリップチップ接続を行う。このとき、フリップチップ接続に合わせて、圧接と同時に加熱する。熱処理により、Cuスタッドバンプ41表面のめっき層42がはんだバンプ44に拡散する。また、熱処理により、Cuスタッドバンプ41とはんだバンプ44との接続面に、合金層43が発生及び成長する。上述のフリップチップ接続において圧接時のバンプ単位に掛ける圧力Bondingforceは、例えば、0.01gf/bump~10gf/bumpである。また、フリップチップ接続の際の加熱温度は200°C以下とする。また、加熱温度は、使用するはんだバンプ44の融点以上の温度とする。例えば、はんだバンプ44にIn単体のはんだを用いた場合には、Inの融点である156°C以上に加熱する。次に、図9Cに示すように、Cuスタッドバンプ41とはんだバンプ44との接続部分にアンダーフィルUF樹脂33を塗布する。そして、UF樹脂33を加熱して硬化する。UF樹脂33は、半導体部材31とガラス基板32とを接着することにより、半導体装置の接着面の機械的な接続信頼性を向上させる。以上の工程により、ガラス基板32に半導体部材31をフリップチップ接続することができる。上述のフリップチップ接続では、はんだバンプ44に低融点はんだを用いることにより、200°C以下で接続することができる。また、Cuスタッドバンプ41を用いることにより、低温フリップチップ接続でも強度の低い合金が発生しない。なお、上述の製造工程において、合金層を成長させる熱処理は、フリップチップ接続と同時に行わなくてもよい。例えば、半導体部材31とガラス基板32とを圧接してフリップチップ接続を行う工程の後に、別の工程においてアニール処理を行っても良い。このときのアニール処理も200°C以下で行う。[変形例:先UF樹脂プロセスフロー]次に、上述の半導体装置30の製造方法の変形例を示す。この変形例では、UF樹脂によるフリップチップ接続部の封止を行う工程が、上述の製造方法と異なる。図10に、UF樹脂封止工程を変更したプロセスフローを示す。図10に示すように、公知の方法を用いて、半導体基体上に半導体部材31を構成する、フォトダイオード、各種トランジスタ等の各素子や、配線等を形成する。このとき、フリップチップ接続を行うための外部接続用の電極45を形成する。半導体部材の外部機器との接続用の電極45上に、Cuスタッドバンプ41を形成する。形成したCuスタッドバンプ41上に無電解めっき法を用いて、めっき層42を形成する。形成したCuスタッドバンプ41上にアンダーフィルUF樹脂33をラミネートする。半導体基体の各種素子の形成面と反対側の面裏面を切削バックグラインド:BGし、裏面照射型の固体撮像素子を構成する半導体部材31を形成する。半導体基体をダイシングDCして半導体部材31を個片化する。また、公知の方法を用いてガラス基板32上に配線層34や、電極47等を形成する。そして、電極47上にUBM48を形成する。UBM48上に低融点はんだを用いてはんだバンプ44を形成する。次に、Cuスタッドバンプ41をはんだバンプ44に圧接ボンディングすることで、ガラス基板32に個片化した半導体部材31をフリップチップ接続する。接続後、UF樹脂33を加熱して硬化キュアする。以上の工程により、半導体装置30を製造することができる。上述の半導体装置30のプロセスフローにおけるUF樹脂形成工程及びUF樹脂封止工程を、図11に示す製造工程図を用いて説明する。なお、以下の説明では、上述の半導体装置の製造方法と異なる工程のみを説明する。まず、上述の工程によりCuスタッドバンプ41にめっき層42を形成図7Cした後、図11Aに示すように、Cuスタッドバンプ41を覆うアンダーフィルUF樹脂33を形成する。UF樹脂33は、例えば、アンダーフィル樹脂を含む塗布液を用いたスピンコート法、又は、アンダーフィル樹脂のドライフィルムのラミネートにより形成する。次に、図11Bに示すように、Cuスタッドバンプ41の形成面とはんだバンプ44の形成面とを対向させ、半導体部材31とガラス基板32との位置を合わせる。そして、図11Cに示すように、半導体部材31とガラス基板32とを圧接してフリップチップ接続を行う。さらに、熱処理により、Cuスタッドバンプ41とはんだバンプ41との接続面に合金層43を成長させ、UF樹脂33を硬化する。以上の工程により、フリップチップ接続の前にCuスタッドバンプ41を覆うUF樹脂33を形成し、UF樹脂33をフリップチップ接続後に硬化する方法により、半導体装置30を製造することができる。[半導体装置の変形例]上述の第1実施形態の半導体装置において、ガラス基板の代わりに配線基板を用いることができる。図12に、配線基板を用いた半導体装置の構成を示す。図12に示す半導体装置は、イメージセンサを構成する半導体部材31と、配線基板37とを備えて構成されている。半導体部材31は、半導体部材31上に形成された電極45と、電極45上に形成されたCuスタッドバンプ41とを備える。また、配線基板37は、配線基板37上に形成されたフリップチップ接続用の電極47と、電極47上に形成されたアンダーバンプメタルUBM48と、UBM48上に形成された低融点はんだバンプ44とを備える。さらに、ガラス基板32上に形成された配線層34と、配線層34を被覆する保護層49と、配線層34と接続された外部接続用の電極35と、外部接続用の電極35上に形成されたはんだボール36とを備える。配線基板37は、半導体部材31の受光面上に透光性の光学部材38、例えばガラス等を備える。そして、光学部材38の周囲に沿っての配線基板37上に、電極47、UBM48及びはんだバンプ44が形成されている。なお、図12に示す半導体部材31、及び、半導体部材31のCuスタッドバンプ41等の構成は、上述の第1実施形態と同様である。また、配線基板37上に形成されるはんだバンプ44、電極47、及び、配線層34等の構成は、上述の第1実施形態と同様である。上述の変形例のように、Cuスタッドバンプ41を有する半導体部材31をフリップチップ接続する対象は、フリップチップ接続に対応した電極と、この電極上に形成されたはんだバンプとを備える電子部品であれば特に限定されない。半導体部材がフリップチップ接続される電子部品としては、例えば、上述のガラス基板、配線基板の他に、半導体素子等であってもよい。4.半導体装置の第2実施形態次に、半導体装置の第2実施形態について説明する。図13に第2実施形態の半導体装置を示す。図13に示す半導体装置60は、第1半導体部材61と第2半導体部材62とからなる。そして、第2半導体部材62上に、第1半導体部材61がフリップチップ接続により搭載されている。第1半導体部材61は、第1半導体部材61上に形成された電極45と、電極45上に形成されたCuスタッドバンプ41とを備える。なお、第1半導体部材61は、上述の図3に示す第1実施形態の半導体部材31と同様の構成であるため、詳細な説明を省略する。第2半導体部材62は、フリップチップ接続用の電極47と、電極47上に形成されたアンダーバンプメタルUBM48と、UBM48上に形成された低融点はんだバンプ44とを備える。さらに、第2半導体部材62の端部には、外部接続用のワイヤボンディング用パッド電極63を備える。第2半導体部材62のワイヤボンディング用パッド電極63によって、半導体装置60が外部電子機器とワイヤボンディングにより電気的に接続される。また、フリップチップ接続用の電極47とワイヤボンディング用パッド電極63上を除く第2半導体部材62の表面に保護層49を備える。Cuスタッドバンプ41は、表面がめっき層42により被覆されている。めっき層42としては、例えば、無電解法によるフラッシュNiめっき層とフラッシュAuめっき層とからなるめっき層、又は、無電解Coめっき層を用いる。はんだバンプ44は、低融点はんだから構成される。低融点はんだとしては、例えば、Inの一元系はんだ材料、Sn-Bi、Sn-In、Bi-In等の二元系低融点はんだ材料、上記二元系材料にその他の金属が添加されたはんだ材料等を用いる。Cuスタッドバンプ41とはんだバンプ44との接触面には、Cuとはんだとの合金層43が形成されている。また、図13に示す半導体装置60は、第1半導体部材61と第2半導体部材62との間に、半導体部材同士の接続面全体を封止するアンダーフィルUF樹脂33が設けられている。アンダーフィル樹脂33により、第1半導体部材61と第2半導体部材62とが機械的に接続されている。そして、Cuスタッドバンプ41とはんだバンプ44との接続部がUF樹脂33内に形成されている。このように、半導体装置60では、第1半導体部材61と第2半導体部材62との間を満たすアンダーフィル樹脂33によるフィレットが形成される。5.第2実施形態の半導体装置の製造方法[製造方法1:後UF樹脂プロセスフロー]図14に、図13に示す半導体装置60のプロセスフローを示す。図14に示すように、公知の方法を用いて、半導体基体上に第1半導体部材61を構成する各種トランジスタ等の各素子や、配線等を形成する。このとき、フリップチップ接続を行うための外部接続用の電極45を形成する。第1半導体部材61の外部機器との接続用の電極上に、Cuスタッドバンプ41を形成する。形成したCuスタッドバンプ41上に無電解めっき法を用いて、めっき層42を形成する。半導体基体の各種素子の形成面と反対側の面裏面を切削バックグラインド:BGする。そして、半導体基体をダイシングDCして第1半導体部材61を個片化する。また、公知の方法を用いて半導体基体上に第2半導体部材62を構成する各種トランジスタ等の各素子や、配線等を形成する。このとき、第1半導体部材61を搭載するための電極47や、電極47上にUBM48を形成する。UBM48上に低融点はんだを用いてはんだバンプ44を形成する。そして、半導体基体の各種素子の形成面と反対側の面裏面を切削バックグラインド:BGする。そして、半導体基体をダイシングDCして第2半導体部材62を個片化する。次に、Cuスタッドバンプ41をはんだバンプ44に圧接ボンディングすることで、第2半導体部材62上に第1半導体部材61をフリップチップ接続する。フリップチップ接続後、Cuスタッドバンプ41とはんだバンプ44との接続部を覆って、第1半導体部材61と第2半導体部材との間にアンダーフィルUF樹脂33を注入する。そして、注入したUF樹脂33を加熱して硬化キュアする。以上の工程により、第2実施形態の半導体装置60を製造することができる。なお、Cuスタッドバンプ41の形成、はんだバンプ44の形成、及び、フリップチップ接続は、上述の図7~9に示す第1実施形態と同様の方法により行うことができる。[製造方法2:先UF樹脂プロセスフロー]次に、上述の第2実施形態の半導体装置60の製造方法の変形例を示す。この変形例では、UF樹脂による半導体部材同士の封止を行う工程が、上述の製造方法と異なる。図15に、UF樹脂封止工程を変更したプロセスフローを示す。図15に示すように、公知の方法を用いて、半導体基体上に第1半導体部材61を構成する各種トランジスタ等の各素子や、配線等を形成する。このとき、フリップチップ接続を行うための外部接続用の電極45を形成する。第1半導体部材61の外部機器との接続用の電極上に、Cuスタッドバンプ41を形成する。形成したCuスタッドバンプ41上に無電解めっき法を用いて、めっき層42を形成する。形成したCuスタッドバンプ41を覆って、第1半導体部材61の全面にアンダーフィルUF樹脂33をラミネートする。半導体基体の各種素子の形成面と反対側の面裏面を切削バックグラインド:BGする。そして、半導体基体をダイシングDCして第1半導体部材61を個片化する。また、公知の方法を用いて半導体基体上に第2半導体部材62を構成する各種トランジスタ等の各素子や、配線等を形成する。このとき、第1半導体部材61を搭載するための電極47や、電極47上のUBM48を形成する。UBM48上に低融点はんだを用いてはんだバンプ44を形成する。そして、半導体基体の各種素子の形成面と反対側の面裏面を切削バックグラインド:BGする。そして、半導体基体をダイシングDCして第2半導体部材62を個片化する。次に、Cuスタッドバンプ41をはんだバンプ44に圧接ボンディングすることで、第2半導体部材62上に第1半導体部材61をフリップチップ接続する。接続後、UF樹脂を加熱して硬化する。以上の工程により、第2実施形態の半導体装置60を製造することができる。6.電子機器[カメラ]上述の実施形態の半導体装置は、例えば、半導体メモリや、デジタルカメラやビデオカメラ等のカメラシステム、撮像機能を有する携帯電話、又は、撮像機能を備えた他の機器等の電子機器に適用可能である。以下、電子機器の一構成例として、カメラを例に挙げ説明する。図16に、静止画像又は動画を撮影することのできるビデオカメラの構成例を示す。この例のカメラ70は、固体撮像装置71と、固体撮像装置71の受光センサ部に入射光を導く光学系72と、固体撮像装置71及び光学系72間に設けられたシャッタ装置73と、固体撮像装置71を駆動する駆動回路74とを備える。さらに、カメラ70は、固体撮像装置71の出力信号を処理する信号処理回路75を備える。固体撮像装置71は、上述のCuスタッドバンプを備える固体撮像素子がフリップチップ接続された半導体装置を用いて作製される。光学系光学レンズ72は、被写体からの像光入射光を固体撮像装置71の撮像面不図示上に結像させる。これにより、固体撮像装置71内に、一定期間、信号電荷が蓄積される。なお、光学系72は、複数の光学レンズを含む光学レンズ群で構成してもよい。また、シャッタ装置73は、入射光の固体撮像装置71への光照射期間及び遮光期間を制御する。駆動回路74は、固体撮像装置71及びシャッタ装置73に駆動信号を供給する。そして、駆動回路74は、供給した駆動信号により、固体撮像装置71の信号処理回路75への信号出力動作、及び、シャッタ装置73のシャッタ動作を制御する。すなわち、この例では、駆動回路74から供給される駆動信号タイミング信号により、固体撮像装置71から信号処理回路75への信号転送動作を行う。信号処理回路75は、固体撮像装置71から転送された信号に対して、各種の信号処理を施す。そして、各種信号処理が施された信号映像信号は、メモリなどの記憶媒体不図示に記憶される、又は、モニタ不図示に出力される。なお、本開示は以下のような構成も取ることができる。1半導体部材と、前記半導体部材上に形成されているCuスタッドバンプと、前記Cuスタッドバンプと電気的に接続するはんだバンプと、を備える半導体装置。2前記Cuスタッドバンプの表面に形成されためっき層を備える1に記載された半導体装置。3前記はんだバンプが、In、SnBi、SnIn及びBiInから選ばれる少なくとも1種類以上を含んで構成されている1又は2に記載された半導体装置。4前記めっき層が、NiとAuとのめっき層、又は、Coめっき層からなる2又は3に記載された半導体装置。5半導体部材上にCuスタッドバンプを形成する工程と、前記Cuスタッドバンプをはんだバンプにフリップチップ接続する工程と、を有する半導体装置の製造方法。6無電解めっき法により前記Cuスタッドバンプ表面にめっき層を形成する工程を有する5に記載の半導体装置された製造方法。7フリップチップ接続時に200°C以下で加熱する、又は、フリップチップ接続後に200°C以下の加熱を行う5又は6に記載された半導体装置の製造方法。81~4に記載された半導体装置と、前記半導体装置の出力信号を処理する信号処理回路と、を備える電子機器。