"電子デバイス111,112の集合体110を製造する方法であって,基板120を備える平坦なパネル100を準備するステップと,該パネル100を電子デバイス111,112の集合体110に区分けするステップと,該区分けの後,電子デバイス111,112の集合体110における各電子デバイス111,112に電磁保護層130を形成することにより,区分けに際して露出した基板120の側面121,122を被覆するステップと,を含む方法。請求項1に記載の方法であって,前記電磁保護層130の形成ステップは,チタン131を含有する部分層131及び/又は銅を含有する部分層132のスパッタ蒸着を含む方法。請求項1又は2に記載の方法であって,前記電磁保護層130の形成ステップは,ニッケルを含有する部分層133を無電解で形成することを含む方法。請求項1~3の何れか一項に記載の方法であって,前記パネル100を区分け前にレーザマーキングするステップを含む方法。請求項1~4の何れか一項に記載の方法であって,前記電磁保護層130の形成前に,電子デバイス111,112の集合体110をプラズマ洗浄するステップを含む方法。請求項1~5の何れか一項に記載の方法であって,前記電磁保護層130を電子デバイス111,112に形成するステップにおいて,該電磁保護層130により,少なくとも,基板120と対向する電子デバイス111,112の表面143を完全に被覆する方法。請求項6に記載の方法であって,前記電磁保護層130を電子デバイス111,112に形成するステップにおいて,該電磁保護層130により,少なくとも,前記表面143に直交する電子デバイス111,112の側面121,141,122,142を完全に被覆する方法。請求項6に記載の方法において,前記電磁保護層130を電子デバイス111,112に形成する際に,該電磁保護層130により,少なくとも前記表面143に直交する電子デバイス111,112の側面121,141,122,142を被覆し,前記基板120の前記側面121,122において,前記表面143に対向する下側124に隣接する領域126には前記電磁保護層130を形成しない方法。請求項8に記載の方法であって,前記電磁保護層130の形成前に基板120の前記領域126に少なくとも1つの切り欠き125を設けるステップを含む方法。電子デバイス111,112の集合体110を製造する方法であって,平坦なパネル100を準備するステップを含み,該パネル100は,基板120と,前記基板に設けられた少なくとも1個の電子部品171~173と,少なくとも1個の電子部品171~173を覆う封入部140と,を備えるものとし,更に前記方法は,前記パネル100を電子デバイス111,112の集合体110に区分けするステップと,区分けした後,電子デバイス111,112の集合体110における各電子デバイス111,112に電磁保護層130を形成して,区分けにより露出した前記基板120の側面121,122を被覆すると共に,該電磁保護層130を電子デバイス111,112における前記封入部140に包囲されている領域168に対して熱的及び/又は電気的に接続するステップと,を含む方法。請求項10に記載の方法であって,前記封入部に凹部161を設けるステップと,該凹部161を熱伝導材料及び/又は導電材料で少なくとも部分的に充填することにより,前記封入部で包囲されている前記領域168を,充填した前記凹部161を介して,電磁保護層130の形成後に該電磁保護層130に接続するステップと,を含む方法。請求項11に記載の方法であって,前記凹部161を設けるステップは,前記封入部140へのソーイング又は穿孔を含む方法。請求項10~12の何れか一項に記載の方法であって,前記電磁保護層130の形成前に接続素子162~166を配置することにより,該接続素子162~166を,前記封入部で包囲されている前記領域168に接続するステップを含む方法。請求項13に記載の方法であって,前記接続素子162~166を,電磁保護層130の形成後に,該電磁保護層130と熱的及び/又は電気的に接続する方法。請求項10~14の何れか一項に記載の方法であって,前記電磁保護層130を電子デバイス111,112に形成することにより,該電子デバイス111,112における基板に対向する表面143を完全に被覆すると共に,該表面143に直交し,かつ区分けにより露出した前記封入部140及び基板120の側面121,141,122,142を完全に被覆する方法。平坦な基板120と,基板120の主平面123に配置された封入部140と,基板120に対向する前記封入部140の表面143,及び前記主平面123に直交する基板120の側面121,122を被覆する電磁保護層130と,を備える電子デバイス。請求項16に記載の電子デバイスであって,前記電磁保護層130は,前記封入部140及び基板120の側面121,141,122,142を,封入部140の前記表面143から,対向する基板120の下側124まで完全に被覆する電子デバイス。請求項16に記載の電子デバイスであって,前記電磁保護層130により前記側面121,141,122,142を被覆する際,前記基板120の前記側面121,122において前記封入部140に対向する下側124に隣接する領域126には電磁保護層130が形成されていない電子デバイス。請求項18に記載の電子デバイスであって,前記基板120は,前記領域126に切り欠きを有している電子デバイス。請求項16~19の何れか一項に記載の電子デバイスであって,前記電磁保護層130は,前記封入部140を起点として,チタンを含有する第1部分層131と,銅を含有する第2部分層132と,ニッケルを含有する第3部分層とを有している電子デバイス。請求項16~20の何れか一項に記載の電子デバイスであって,前記電磁保護層130は,少なくとも部分的にスパッタ蒸着及び/又は無電解により形成されている電子デバイス。基板120と,該基板に設けられた少なくとも1個の電子部品171~173と,該少なくとも1個の電子部品171~173を覆う封入部140,該封入部140の基板120に対向する表面143,及び該表面143に直交する基板120の側面を被覆する電磁保護層130と,該電磁保護層130を,電子デバイス111,112の前記封入部で包囲されている領域168に対して熱的及び/又は電気的に接続する熱的及び/又は電気的な接続部134,162~166と,を備える電子デバイス。請求項22に記載の電子デバイスであって,前記接続部が電磁保護層130の一部134として構成され,該一部134は内部配置された前記領域168内に延在している電子デバイス。請求項22又は23に記載の電子デバイスであって,前記接続部が接続素子162~166を含み,該接続素子162~166は,電磁保護層130と,内部配置された前記領域168とに接続されている電子デバイス。請求項22~24の何れか一項に記載の電子デバイスであって,熱的な前記接続部は,電磁保護層130の前記一部134として構成され,電子部品171が電磁保護層130と熱的に直接接続されている電子デバイス。請求項22~25の何れか一項に記載の電子デバイスであって,電子部品171が基板に設けられていると共に,前記接続部134,162~166により,電磁保護層130に対して熱的に接続されている電子デバイス。請求項22~26の何れか一項に記載の電子デバイスであって,少なくとも2個の電子部品171,172が基板に設けられており,かつ,前記接続部134,162~166により互いに電気的にシールドされている電子デバイス。請求項22~27の何れか一項に記載の電子デバイスであって,前記電磁保護層130は,前記封入部140及び基板120の側面121,141,122,142を完全に被覆する電子デバイス。基板120と,該基板に設けられた少なくとも1個の電子部品171~173と,該少なくとも1個の電子部品171~173を覆う封入部140と,基板120に対向する前記封入部140の表面143,及び該表面143に直交する側面121,141,122,142を,前記封入部140の表面143から,これに対向する基板120の下側124に至るまで完全に被覆する電磁保護層130と,該電磁保護層130を,電子デバイス111,112の前記封入部で包囲されている領域168に対して熱的及び/又は電気的に接続する熱的及び/又は電気的な接続部134,162~166と,を備える電子デバイス。図面において,同一の参照符号は同等の作用を有する要素を表している。図示の各要素及び寸法比は,基本的に等尺ではない。むしろ各要素,例えば層や領域は,表示及び/又は理解を容易にするため,厚さ又は大きさを誇張して示されている。図1は,電子デバイス111を示す略図である。電子デバイス111は,基板120と,封入部140とを備える。電磁保護層130は,基板120及び封入部140を包囲している。基板120は,機械的に固定可能かつ電気接続可能に構成され,例えばセラミック基板とする。他の実施形態において,基板120は積層体とする。Y‐Z方向に延伸する平坦な基板120は,主表面123と,主表面123に対向して延在する下側124とを有する。基板120は,これらの面123,124に直交する側面121及び該側面121に対向する側面122を更に有する。電子デバイスは三次元構造を有し,図示の側面に対して直交する2つの更なる側面図示せずを備える。なお,図示の側面に関する説明は,図示されていない側面にも当てはまる。基板は接点152,153を有し,これら接点152,153は主延伸方向に向けられている。更に,基板は接点ビア154,155を有し,これら接点154,155は,主延伸方向と直交する方向に向けられている。接点152~155は導電性を有する。電子デバイス111の接点数は,図示の接点数よりも少なくてもよく,他の実施形態として,より多くすることも可能である。接点154は,基板120の下側124において接点面151に電気接続されている。同様に,接点155は他の接点面に電気接続されている。電子デバイス111は,接点面151を介して外部から接触可能である。封入部140は,X方向に基板120の主平面123上に配置され,基板120に対向する表面143を有する。封入部140は,表面143に直交する側面141,142を有する。側面141は基板120の側面121に接続し,封入部の側面142は基板120の側面122に接続している。電磁保護層130は,表面143及び側面141,142を完全に被覆すると共に,基板120の側面121,122をも完全に被覆している。即ち,電磁保護層130は,X方向に基板120の下側124から封入部140の表面に至るまで,電子デバイス111の側面121,141,122,142を完全に被覆するものである。電磁保護層は,接点152,153に電気接続することにより,例えば動作時にアース可能とする。電磁保護層は,接点152,153を介して接点154,155に電気接続されているため,接点152~155を介して接点151に電気接続されている。電磁保護層130は,電子デバイス111を,その動作時に発生し,又は入力される高周波信号の影響から保護するものである。一実施形態において,電磁保護層130は8μm未満の層厚,例えば6μm未満の層厚,特に4μm±5の層厚とする。これにより,電子デバイスに要求される電磁保護層のスペースは僅かであり,従ってコンパクトな電子デバイスが実現可能となる。電磁保護層130は,図4に関連して後述するように,例えばチタン,銅及びニッケルで構成する部分層を含んでいる。電磁保護層130の未形成状態の電子デバイス111は,図2に平面図で示すようなパネル100から区分けされるものである。図2は,パネル100の略図を示し,このパネル100から複数の電子デバイス111が区分けされる。パネル100は,基板120と,基板120上に配置されている電子部品171~173と,これら電子部品171~173上に配置されている封入部140とを備える。区分け前のパネル100は,電子デバイス111よりも大きな面積を有する。パネル100は,一実施形態において,電子デバイス111の全要素ただし電磁保護層130を除くを備える。図3は,図2のパネル100を電子デバイス111,112の集合体110に区分けした状態を示す略図である。パネル100の区分けにおいては,例えばソーブレードを使用して,パネル100をライン101,102に沿って切断するものである。他の実施形態において,パネル100は,ライン101,102に沿って切り込みを設けた後に折るものとする。パネル及び特に基板は,ライン101,102Y方向,Z方向に沿ってX方向に完全に切断されるため,例えば図1又は図5及び図8~図14に示すように,複数の電子デバイスが得られる。これら電子デバイスには,区分け後に電磁保護層130を施す。パネルを複数の電子デバイスに区分けした後,保護層130は,特に側面121,141又は122,142が完全に被覆されるよう形成するものである。更に,区分け後における保護層130は,電子デバイス111の一領域168図8~図14を参照に対して熱的及び/又は電気的に接続されるよう形成する。図4は,図1の電子デバイスにおける一部160を示す略図である。封入部140の表面143及び側面141上には,保護層130が配置されている。封入部140においては,電磁保護層130の第1部分層131が形成されている。この第1部分層131は,特にチタンを含有する。第1部分層131は,例えばスパッタ蒸着により形成される。第2部分層132は,封入部140に対向する側の第1部分層131に形成されている。第2部分層132は,特に銅を含有する。一実施形態において,第2部分層132は,やはりスパッタ蒸着により形成される。第3部分層133は,第1部分層131に対向する側の第2部分層132に形成されている。第3部分層133は,特にニッケルを含有する。一実施形態において,部分層131は0.05μm~0.2μmの層厚とし,部分層132は0.15μm~0.6μmの層厚とし,部分層133は1.75μm~7μmとする。一実施形態において,部分層131は0.1μmの層厚とし,部分層132は0.3μmとし,部分層133は3.5μmの層厚とする。良好な電磁シールドを実現するため,電磁保護層130全体の層厚は2.5μm以上とする。第3部分層133は,例えば無電解で形成される。特に第1部分層131及び/又は第2部分層132は,ニッケル層を無電解で形成するためのシード層として機能する。これにより,電磁保護層130における均一な層厚が得られると共に,特に,例えば側面141及び表面143が接続するコーナーにおいて,封入部140上における電磁保護層の良好な接着性が実現される。図5は,図1に関連して説明したような電子デバイス111の他の実施形態を示す。図5に係る実施形態の電子デバイスは,図1に係る実施形態にほぼ対応している。図1に係る実施形態との相違点は,図5の電子デバイス111が切り欠き125,特にアンダーカットを備えることである。切り欠き125は,基板120における側面121又は122の下側125に設けられている。切り欠きは,電子デバイスの外部から基板120に設けるものである。基板は,側面121又は122において,下側124に接続する領域126でX方向に切除されている。図5の実施形態に係る電子デバイスは,領域126において電磁保護層130を備えない構成とする。図5の実施形態において,電磁保護層130は封入部140の側面141,142を被覆すると共に,逆X方向において基板120をその主平面123から領域126又は切り欠き125まで被覆している。切り欠き125は,パネル100から電子デバイスを区分けする際に基板120に設けるものであり,例えばソーブレードにより,基板120を下側124から切り込む。領域126において,基板への切り込みを広げることにより,切り欠き125が形成される。基板の他の領域においては,切り欠き125におけるよりも幅狭の切り込みを行うものとする。図6は,一実施形態に係る電子デバイス111,112の集合体110の製造方法を示すフローチャートである。ステップ201では,平坦なパネル100を準備する。ステップ202では,例えばソーイングによる切断又は切り込み後に折ることにより,パネル100を電子デバイス111,112の集合体110に区分けする。ステップ202の区分け後におけるステップ203では,電磁保護層130を電子デバイス111,112の集合体110における各電子デバイス111,112に形成する。電磁保護層130をステップ202の区分け後におけるステップ203で形成することにより,単一の区分けステップだけで十分である。これにより,基板に第2又は第3の区分けステップ用の付加的な面を考慮する必要がなくなる。従って本発明に係る方法により,小寸法の電子デバイスが製造可能とされている。更に,各電子デバイスの上側に金属製の保護ハウジングを固定できる付加的な接触面積が不要となる。この点も,本発明に係る電子デバイスを小型に製造できることにつながるものである。更に,本発明に係る方法のステップ203は,既存の製造工程に比較的容易に組み入れることができる。なぜならステップ203は,電子デバイスを完全に区分けした後に実施するからである。これにより,特に基板に付加的な面を設けることなく,電子デバイス用の既存仕様を維持することも可能である。図7は,他の実施形態に係る電子デバイス111,112の集合体110の製造方法を示すフローチャートである。ステップ301では,準備した平坦な基板120を封入部140で覆う。その後のステップ302では,パネル100をレーザマーキングする。電磁保護層130の形成前に,ステップ301で封入部を設け,その後のステップ302でレーザマーキングを行うことにより,レーザによる電磁保護層の損傷を回避することが可能となる。図6のステップ202に対応するステップ303では,平坦な基板120及びメタデバイス100を,電子デバイス111,112の集合体110に区分けする。その後のステップ304では,電子デバイスの表面143及び側面121,141,122,142図1参照をプラズマ法により洗浄及び/又は活性化させ,これにより後続のステップで形成する電磁保護層を可及的良好に接着可能とする。他の実施形態において,表面143及び側面121,141,122,142図1参照は異なる方法,例えば化学的方法により洗浄及び/又は活性化させる。更にステップ304では,部分層131,132をスパッタ蒸着により形成する。ステップ305では,部分層132及び/又は部分層131におけるパラジウム活性化処理を行う。その後のステップ306では,部分層133を形成する。即ち,ステップ303における完全な区分け後,後続のステップ304~306において電磁保護層130を形成する。ステップ307では,電子デバイス集合体110の洗浄及び乾燥を行う。その後のステップ308では,電子デバイス111,112の機能性試験を行う。図5に係る実施形態の電子デバイスの製造にあたっては,電磁保護層を形成する前のステップ302における区分けにおいて,切り欠き125を基板に設ける。その後のステップ304におけるスパッタ蒸着による部分層131,132の形成において,これら部分層131,132は側面131,132の領域126までしか形成しないため,領域126又は切り欠き125に部分層131,132が設けられることはない。特にスパッタ蒸着後の切り欠き125には,チタン及び/又は銅が堆積しない構成とする。同様に,後続のステップ306におけるニッケル層133の無電解蒸着においても,ニッケル層133が領域126又は切り欠き125に堆積することはない。なぜならこの場合,堆積に必要なシード層が形成されていないからである。このような製造方法により,電磁保護層130の形成時に,電子デバイスが配置される基台への付加的な電磁保護層130の堆積が防止される。この場合の基台は,電磁保護層の形成後及び電子デバイスの試験前に除去しておくものである。基板の下側124に隣接する領域126又は切り欠き125に電磁保護層が形成されないことにより,基台からの電子デバイスの取り外しが容易になる。特にこの場合,基台の一部が電磁保護層130によって電子デバイスに付着することが可及的に防止される。このようにして,高周波に対して良好なシールドを有するコンパクトな電子デバイスの製造方法が実現される。図8Aは,他の実施形態に係る電子デバイス111を略図で示している。電子デバイス111は,基板120と,該基板120の主平面123上に配置されている封入部140とを備える。電磁保護層130は,基板120及び封入部140を包囲している。基板120は,機械的に固定可能で電気的に接続可能とされている。基板120は,例えばセラミック基板とする。他の実施形態において,基板120は積層体とする。Y‐Z方向に延伸する平坦な基板120は,図8AのY‐Z方向に延在する主表面123を備える。基板120は,主表面123に直交すると共に互いに対向する側面121,122を備える。電子デバイスは三次元構造を有し,図示の側面に対して直交する2つの更なる側面図示せずを備える。なお,図示の側面に関する説明は,図示しない側面にも当てはまる。主平面123には,電子部品171~173が配置されている。これら電子部品,例えばフィルタ,トランジスタ,抵抗器,コンデンサ及び/又はインダクタは基板120に支持され,基板の配線及び接点を介して電気的に制御可能である。電子部品171~173は,基板120の主平面123に配置されている封入部140により包囲される構成とする。封入部140は,基板に対向する表面143及び該表面143に直交する側面141,142を有する。封入部の側面141は,基板120の側面121に接続し,封入部の側面142は,基板120の側面122に接続している。電磁保護層130は,表面143及び封入部140の側面141,142だけでなく,基板120の側面121,122をも完全に被覆している。他の実施形態において,基板120は,封入部140に対向する側の側面121又は122に切り欠き,特にアンダーカットを有し,この切り欠き又はアンダーカットは,電子デバイスの外部から設けるものである。これらアンダーカットには電磁保護層を設ける必要がないため,パネルを電子部品集合体110に区分けするのが容易になる。電磁保護層130は,電子デバイス111,特に電子部品171~173の動作時に生じ,又は入力される高周波信号の影響から保護するものである。一実施形態において,電磁保護層130は,例えばチタン,銅又はニッケルで構成する部分層131~133を含む。電子部品171~173を電磁高周波に対して互いにシールドするため,封入部で包囲された領域168に対して電磁保護層130が接続している。領域168には,特に電子部品171~173が配置されている。一実施形態において,領域168は,基板120の少なくとも一領域に及ぶものである。この領域168は,特に封入部の表面143から離間する構成とすることができ,他の実施形態においては,側面121,141,122,142から離間する構成とする。電子部品171は,電子部品172に対して電気的又は電磁的にシールドされている。電子部品171,172の間の封入部140に凹部が設けられているからである。この凹部は,表面143から基板120方向に延在し,領域168内に達している。実施形態によって,凹部は基板120まで達しない構成とされている。電磁保護層130の形成においては,保護層130の材料が凹部161を包囲する封入部の側壁に堆積する。その結果,電磁保護層130の一部分134は,封入部が包囲する領域168まで達するものである。この一部分134が電磁保護層130に電気接続していると共に,電磁保護層130がグラウンドに電気接続しているため,電子部品171,172は,電磁保護層130の一部分134で被覆した凹部161によって互いにシールドされている。凹部161は,例えばソーイングによる封入部140への切り込み又は穿孔により設ける。他の実施形態において,凹部は封入部へのエッチング加工により設ける。電子部品172,173は,電子部品171,172同様,互いにシールドされている。電子部品171,172におけるシールドとは異なり,電子部品172,173の間に設けられている凹部に導電材料を,好適には完全に充填しておく。この導電材料162は,電磁保護層130が形成される前に凹部に充填する。従って電磁保護層130は,導電材料162を表面143において被覆すると共に,導電材料162に電気接続されている。更に,電子部品171,172の間のシールドとは異なり,電子部品172,173の間で基板120の表面123上に導電材料163が設けられ,導電材料162が凹部に設けられた後に互いに電気接続される構成とする。電子部品172,173の間の凹部は,封入部の表面123から伝導材料163まで達している。他の実施形態において,電子部品172,173の間の伝導材料163は設けないものとする。これは,電子部品171,172の間のシールドと同様である。更に他の実施形態において,伝導材料163は電子部品171,172の間に配置され,これにより電磁保護層130の一部分134が導電材料に接続している。他の実施形態において,凹部161は,表面143から封入部140を貫通して基板120内まで達している。この場合,基板内において,凹部161に配置されている導電材料162が特に接点152に電気接続されている。図8Bは,一実施形態に係る図8Aの電子デバイスを平面図で示している。この場合に凹部161は,図8Bに示す実施形態において,ソーイングによる封入部への切り込みにより又は封入部及び基板の一部への切り込みにより設けられている。従って,図8Bに係る実施形態においては4つの領域が形成され,これら4つの領域は電磁波に対して互いにシールドされている。電子部品171はこれら領域の1つに配置され,電子部品172は例えばこれら領域のうち他の領域に配置されている。凹部161は,電子部品171及び電子部品172の間を延在しているため,これら電子部品171,172は,凹部161に導電性を持たせ又は導電材料を充填すると共に,アース用に電磁保護層130に接続した後,互いに電磁シールドされる。図8Cは,図8Aの電子デバイスの他の実施形態を示す平面図である。この実施形態において,凹部161は,封入部への穿孔により又は封入部及び基板の一部への穿孔により設けられるものである。この場合も,互いにシールドされている電子部品の個別領域が形成されている。凹部をソーイングによる切り込みにより設ける場合に比べ,凹部を穿孔により設ける場合,領域をより柔軟に形成することができる。図9Aは,電子デバイス111を,領域168及び電磁保護層130の間の電気接続に関して他の実施形態で示している。図8A~図8Cに示す実施形態とは異なり,この場合の接続は凹部ではなくボンドワイヤ164で実現されている。このボンドワイヤ164は,基板上においてグリッド状に形成し,高周波が透過不能になるよう設けられている。ボンドワイヤは,側面142又は143において電磁保護層130に接続している。図9Bは,図9Aの電子デバイスを平面図で示している。ボンドワイヤ164により,電子部品171,172が配置されている電子デバイスの領域が互いに電磁シールドされる。図10Aは,電子デバイス111における他の実施形態を示している。上述した図8及び図9の実施形態とは異なり,この場合の電子部品171,172のシールドは,金属プレート165により実現するものである。これら金属プレート165は,導電材料163を介して基板120に接続すると共に,領域168に配置されている。一実施形態において,金属プレートは,基板120から電磁保護層130まで達しており,電磁保護層130に直接電気接続している。他の実施形態において,金属プレート165は基板から封入部140内まで達し,電磁保護層130に直接接続せずに基板120内に配置されている接点を介して電磁保護層130に接続している。図10Bは,図10Aの電子デバイス111を平面図で示している。金属プレート165により,電子デバイスにおける各領域が高周波に対して互いにシールドされている。これら領域に電子部品171,172を配置しているため,電子部品171,172が互いに対してシールドされている。電子部品におけるシールドは,電子部品171~173に基づいて例示的にのみ記載するものである。他の電子部品の任意の組み合わせも可能であり,特に,2個又は3個以上,例えば4個以上の電子部品を基板に配置可能であることは言うまでもない。更に,図8A~8C,図9A,9B,図10A及び10Bに係るシールドの異なる実施形態を1個のデバイス111に組み合わせることも可能である。図11は,電子デバイス111に係る他の実施形態を示している。この場合,電子部品171は電磁保護層130に熱的に接続しているため,動作時に生じる電子部品171の熱が電磁保護層130を介して放熱される。これに加え,一実施形態によれば,凹部161は,電子部品171への電磁保護層130の形成前に,電子部品171の少なくとも一部が露出するよう設けられている。従って電磁保護層130の形成において,電磁保護層の一部134は凹部及び特に電子部品171上に配置されるため,領域168に配置されている電子部品171は,電磁保護層130の一部134を介して電磁保護層130の残部と熱的に接続される。他の実施形態において,凹部161には,図8Aに関連して既に説明したように,特に熱伝導性を有する材料163を充填する。この場合に材料163は,電子部品171及び電磁保護層130に直接接触している。動作時に生じる電子部品171の熱は,熱伝導材料163を介して電磁保護層130まで伝導させた後に更に放熱することができる。図12は,電子デバイス111の他の実施形態を示している。この場合に電子部品171は,基板120の端縁に配置され,側面121又は141において電磁保護層130に直接接触する。動作時に領域168で生じる熱は,電子部品171を介して電磁保護層130に放熱される。図13Aは,電子デバイス111の他の実施形態を示している。図13Aの実施形態によれば,電子部品171は表面143の電磁保護層130に接続されているため,動作時に領域168で生じる熱は電子部品171を介して電磁保護層130に放熱される。電子部品171の側面は,側面141,142に平行に延在し,かつ封入部140に包囲されている。封入部及び電子部品171は,基板上で表面143まで同一の高さを有するため,電磁保護層130は,封入部及び電子部品171のいずれをも被覆している。図13Aの右側部分に示すように,図示の実施形態においてワイヤーボンディングで接触可能とした電子部品171は,基板120の表面123におけるメタライズ層166を介して電磁保護層130に接続される。動作時に電子部品171に生じる熱は,メタライズ層166を介して領域168から放熱される。図13Bは,図13Aに示す電子デバイスの右側部分を示す平面図である。この電子部品171は,電磁保護層130に接続しているメタライズ層166上に配置されているため,電子部品171の熱はメタライズ層166を介して電磁保護層130に放熱可能である。図14Aは,他の実施形態を示している。この実施形態において,電子部品171は,フリップチップデバイス又は表面実装デバイスSMD又はBGAデバイスBallGridArrayとして構成する。電子部品171の熱は,特に伝導路として形成したメタライズ層166及び電子部品171の間の接続により,動作時に領域168から電磁保護層130に伝導される。一実施形態において,メタライズ層又は伝導路166は,表面123よりも下層において延在している。図14Bは,図14Aの電子デバイスを平面図で示している。電子部品171はメタライズ層166に接続し,メタライズ層166は電磁保護層130に接続している。パネルの区分け後に電磁保護層を形成することにより,単一の区分けステップのみが必要である。従って基板上において,第2又は第3の区分けステップ用に,例えばライン101に沿う付加的な面を考慮する必要もなくなる。その結果,本発明に係る方法により,小寸法の電子デバイスの製造が可能となる。更に,各電子デバイスの上側に金属製の保護ハウジングを固定できる付加的な接触面が不要となる。この点も,本発明に係る電子デバイスを小寸法で製造できることにつながるものである。電磁保護層が電子デバイスにおける製造工程の最後に形成されることにより,電磁保護層130の形成を既存の製造工程に比較的容易に組み入れることができる。なぜなら電磁保護層の形成は,電子デバイスを完全に区分けした後に行うものだからである。これにより,特に基板の領域168に電磁シールド用の付加的な面又は領域168からの放熱用の付加的な面を設けることなく,電子デバイス用の既存仕様を維持することも可能である。これにより,コンパクトかつ信頼性を有する電子デバイスを実現することができる。上述した,電子部品を互いにシールドするための全ての実施形態,及び領域168から放熱するための全ての実施形態は,任意の組み合わせで電子デバイス111に適用できるものとする。電子部品171,172は,図10A及び図10Bとの関連において説明したように,例えば金属プレート165により互いにシールドされる。更に,電子部品171,172は,図11との関連において説明したように,放熱のために伝導材料163を介して電磁保護層130に熱的に接続される。これら実現可能な全ての組み合わせに共通することは,電磁保護層130が,電子デバイスをパネルから完全に個別した後に形成される点にある。"