"面発光素子が2次元的に配置された面発光素子アレイであって、基板と、前記基板上に形成された複数の並列素子アレイと、前記複数の並列素子アレイを接続する接続手段とを有し、前記並列素子アレイは、互いに並列に接続された複数の面発光素子を含み、前記並列素子アレイの向きは、前記複数の面発光素子に接続される電極の位置から決定され、前記複数の並列素子アレイは、前記接続手段によってそれぞれ直列に接続され、かつ一の並列素子アレイは、他の並列素子アレイと向きが異なる、面発光素子アレイ。前記並列素子アレイを構成する複数の面発光素子は、前記基板上に形成された導電性の接続層上に形成され、前記並列素子アレイの前記電極は、前記接続層を介して複数の面発光素子の各々に共通に電気的に接続される、請求項1に記載の面発光素子アレイ。前記電極は、前記並列素子アレイの一方の端部に形成される、請求項1または2に記載の面発光素子アレイ。面発光素子は、前記基板上に形成された第1導電型の下部半導体多層膜反射鏡と、活性領域と、活性領域上に形成された第1導電型と異なる第2導電型の上部半導体多層膜反射鏡とを含んで構成され、前記電極は、複数の面発光素子の下部半導体多層膜反射鏡に電気的に接続される、請求項1ないし3いずれか1つに記載の面発光素子アレイ。前記接続層は、前記基板と前記下部半導体多層膜反射鏡との間に形成された第1導電型の半導体層であり、前記接続層は、前記下部半導体多層膜反射鏡よりも不純物濃度が高い、請求項3に記載の面発光素子アレイ。前記基板上には、前記上部半導体多層膜反射鏡から前記下部半導体多層膜反射鏡に至る柱状構造が形成され、前記面発光素子からの光は、前記柱状構造の最上層から出射される、請求項4または5に記載の面発光素子アレイ。前記基板は、発振波長を透過することができる材料から構成され、前記下部半導体多層膜反射鏡の反射率は、前記上部半導体多層膜反射鏡の反射率よりも小さく、前記面発光素子からの光は、前記基板の裏面から出射される、請求項1ないし6いずれか1つに記載の面発光素子アレイ。前記並列素子アレイは、複数の発光素子が1次元に配列された1次元アレイから構成される、請求項1ないし7いずれか1つに記載の面発光素子アレイ。前記並列素子アレイは、複数の面発光素子が1次元に配列された1次元アレイを複数含む2次元アレイから構成され、2次元アレイに含まれる1次元アレイの向きが異なる、請求項1ないし7いずれか1つに記載の面発光素子アレイ。前記1次元アレイの第1の電極は、隣接する1次元アレイの第2の電極に隣接し、前記接続手段は、第1の電極と第2の電極を接続する、請求項9に記載の面発光素子アレイ。前記並列素子アレイは、複数の面発光素子が1次元に配列された1次元アレイを複数含む2次元アレイから構成され、2次元アレイに含まれる1次元アレイの向きが同じである、請求項1ないし7いずれか1つに記載の面発光素子アレイ。前記1次元アレイの第1の電極は、隣接する1次元アレイの第2の電極と対向する側にあり、前記接続手段は、第1の電極と第2の電極を接続する、請求項11に記載の面発光素子アレイ。請求項1ないし12いずれか1つに記載の面発光素子アレイと、前記面発光素子アレイのアノードおよびカソード間に駆動電流を供給する駆動手段とを有する光源。前記駆動手段は、前記面発光素子アレイ内の複数の面発光素子を同時に点灯させる、請求項12に記載の面発光素子アレイ。本発明は、発光ムラを抑制した面発光素子アレイを提供することを目的とする。請求項1は、面発光素子が2次元的に配置された面発光素子アレイであって、基板と、前記基板上に形成された複数の並列素子アレイと、前記複数の並列素子アレイを接続する接続手段とを有し、前記並列素子アレイは、互いに並列に接続された複数の面発光素子を含み、前記並列素子アレイの向きは、前記複数の面発光素子に接続される電極の位置から決定され、前記複数の並列素子アレイは、前記接続手段によってそれぞれ直列に接続され、かつ一の並列素子アレイは、他の並列素子アレイと向きが異なる、面発光素子アレイ。請求項2は、前記並列素子アレイを構成する複数の面発光素子は、前記基板上に形成された導電性の接続層上に形成され、前記並列素子アレイの前記電極は、前記接続層を介して複数の面発光素子の各々に共通に電気的に接続される、請求項1に記載の面発光素子アレイ。請求項3は、前記電極は、前記並列素子アレイの一方の端部に形成される、請求項1または2に記載の面発光素子アレイ。請求項4は、面発光素子は、前記基板上に形成された第1導電型の下部半導体多層膜反射鏡と、活性領域と、活性領域上に形成された第1導電型と異なる第2導電型の上部半導体多層膜反射鏡とを含んで構成され、前記電極は、複数の面発光素子の下部半導体多層膜反射鏡に電気的に接続される、請求項1ないし3いずれか1つに記載の面発光素子アレイ。請求項5は、前記接続層は、前記基板と前記下部半導体多層膜反射鏡との間に形成された第1導電型の半導体層であり、前記接続層は、前記下部半導体多層膜反射鏡よりも不純物濃度が高い、請求項3に記載の面発光素子アレイ。請求項6は、前記基板上には、前記上部半導体多層膜反射鏡から前記下部半導体多層膜反射鏡に至る柱状構造が形成され、前記面発光素子からの光は、前記柱状構造の最上層から出射される、請求項4または5に記載の面発光素子アレイ。請求項7は、前記基板は、発振波長を透過することができる材料から構成され、前記下部半導体多層膜反射鏡の反射率は、前記上部半導体多層膜反射鏡の反射率よりも小さく、前記面発光素子からの光は、前記基板の裏面から出射される、請求項1ないし6いずれか1つに記載の面発光素子アレイ。請求項8は、前記並列素子アレイは、複数の発光素子が1次元に配列された1次元アレイから構成される、請求項1ないし7いずれか1つに記載の面発光素子アレイ。請求項9は、前記並列素子アレイは、複数の発光素子が1次元に配列された1次元アレイを複数含む2次元アレイから構成され、2次元アレイに含まれる1次元アレイの向きが異なる、請求項1ないし7いずれか1つに記載の面発光素子アレイ。請求項10は、前記1次元アレイの第1の電極は、隣接する1次元アレイの第2の電極に隣接し、前記接続手段は、第1の電極と第2の電極を接続する、請求項9に記載の面発光素子アレイ。請求項11は、前記並列素子アレイは、複数の発光素子が1次元に配列された1次元アレイを複数含む2次元アレイから構成され、2次元アレイに含まれる1次元アレイの向きが同じである、請求項1ないし7いずれか1つに記載の面発光素子アレイ。請求項12は、前記1次元アレイの第1の電極は、隣接する1次元アレイの第2の電極と対向する側にあり、前記接続手段は、第1の電極と第2の電極を接続する、請求項11に記載の面発光素子アレイ。請求項13は、請求項1ないし12いずれか1つに記載の面発光素子アレイと、前記面発光素子アレイのアノードおよびカソード間に駆動電流を供給する駆動手段とを有する光源。請求項14は、前記駆動手段は、前記面発光素子アレイ内の複数の面発光素子を同時に点灯させる、請求項12に記載の面発光素子アレイ。請求項1によれば、面発光素子アレイの全体の発光ムラを抑制することができる。請求項2、5によれば、複数の発光素子の共通接を容易にすることができる。請求項3によれば、複数の面発光素子を1つの電極で共通接続することができる。請求項4によれば、高出力のレーザ光を得ることができる。請求項6によれば、複数の面発光素子を分離することができる。請求項7によれば、面発光素子の冷却が容易になる。請求項8によれば、並列素子アレイの構成が容易になる。請求項9、11によれば、並列素子アレイの2次元アレイ化が容易になる。請求項10、12によれば、1次元アレイの接続が容易になる。請求項13によれば、面光源の発光ムラを抑制することができる。請求項14によれば、面光源の高出力化を図ることができる。面発光型半導体レーザアレイは、プリンター用や通信用で検討されているが、数チャネル~数10チャネル規模のアレイであり、素子は並列接続されている。高出力面発光半導体レーザアレイでは、数100チャネル規模のアレイが求められており、全ての素子を並列接続にすると駆動のために大電流が必要になる。大電流が必要になると、駆動ドライバも高価なものになるので、駆動電流が低い高出力面発光半導体レーザアレイが望まれる。駆動電流の低減に向け、数チャネルから数10チャネルの面発光型半導体レーザアレイを直列接続する方法が有力な構造として考えられる。好ましくは面発光型半導体レーザで発生する発光ムラが、高出力面発光半導体レーザアレイ全体での発光ムラを引き起こさないような接続方法が望まれる。本発明の好ましい態様では、複数の面発光素子が並列接続された並列素子アレイを直列に接続した面発光素子アレイにおいて、発光ムラを抑制した高出力な面光源を提供する。本発明の好ましい実施の形態では、面発光素子として、2次元アレイ化が容易な面発光型半導体レーザVCSEL:VerticalCavitySurfaceEmittingLaserを例示し、面発光型半導体レーザをVCSELと称する。なお、図面のスケールは、発明の特徴を分かり易くするために強調しており、必ずしも実際のデバイスのスケールと同一ではないことに留意すべきである。図1は、本発明の実施例に係る光源の等価回路を示す図である。光源10は、駆動回路20と、面発光素子アレイ30とを含んで構成される。駆動回路20は、図示しない外部からの制御信号等に応答して面発光素子アレイ30に駆動信号を供給する。好ましい態様では、駆動回路20は、面発光素子アレイ30の複数の発光素子が同時に点灯されるような駆動信号を供給する。面発光素子アレイ30は、複数の並列素子アレイPA-1、PA-2、PA-n総称して並列素子アレイPAというを含んで構成される。1つの並列素子アレイPAは、複数の面発光素子P1、P2、P3、Pm総称して面発光素子Pというを含み、各面発光素子Pは互いに並列に接続されている。すなわち、各面発光素子Pのアノード電極EAは共通接続され、かつ各発光素子Pのカソード電極ECは共通接続される。駆動回路20の正側の信号線SAは、並列素子アレイPA-1のアノード電極EAに接続され、並列素子アレイPA-1のカソード電極ECは、接続手段を介して隣の並列素子アレイPA-2のアノード電極EAに接続され、最後の並列素子アレイPA-nのカソード電極ECは、駆動回路20の負側の信号線SCに接続される。こうして、各並列素子アレイPAが互いに直列に接続された面発光素子アレイ30が形成される。面発光素子アレイに含まれる全ての面発光素子を互いに並列に接続すると、駆動回路20による駆動電流が大きくなり、駆動回路20が大型化、高コスト化する。他方、面発光素子アレイに含まれる全ての面発光素子を個々に直列に接続すると、駆動回路20における駆動電圧が高くなってしまい、さらに1つの面発光素子が故障または短絡してしまうと電流経路が遮断され光源全体が利用できなくなる。本実施例では、並列素子アレイPAを直列に接続することで、駆動電流、駆動電圧を抑えつつ、長寿命、高出力化の光源10を提供することができる。並列素子アレイPAを構成する面発光素子の配列は任意であるが、好ましくは面発光素子が一定の方向に配列される。図2は、幾つかの並列素子アレイの配列パターンを例示する平面図である。図2Aに示す並列素子アレイ40は、複数の面発光素子P1~P5が1次元方向に配列されたものであり、これを1次元アレイと称する。図には、5つの面発光素子P1~P5が示されているが、1次元アレイ40に含まれる面発光素子の数は、5つより多くてもよいし、それより少なくても良い。1次元アレイ40は、基板上にモノリシックに形成される。面発光素子P1~P5は、基板上に形成されたメサM1~M5内にそれぞれ形成される。1次元アレイ40の長手方向に沿って、メサM1~M5を覆うようにp側電極44が配線され、p側電極44は、メサM1~M5のアノード側の半導体層に電気的に接続される。また、メサM1~M5の頂部において、p側電極44には光出射口42が形成される。p側電極44は、好ましくは1次元アレイ40の一方の端部においてアノード電極EAを提供する。1次元アレイ40の他方の端部には、メサM1~M5のカソード側の半導体層に電気的に接続されたn側電極46が形成され、n側電極46は、カソード電極EKを提供する。ここで、1次元アレイ40の向きDとは、複数の発光素子P1~P5が配列される方向であって、カソード電極EKが位置する方向である。好ましくは、1次元アレイ40は、並列アレイ素子PAを構成するための基本パターンであり、並列アレイ素子PAは、1次元アレイ40を複数含むことで容易に2次元アレイ化することができる。2次元アレイ化されるとき、隣接する1次元アレイ40の向きDは同一であってもよいし、または180度異なる方向であってもよい。さらに、並列素子アレイPAは、同一方向の複数の1次元アレイと異なる方向の複数の1次元アレイとを含むものであってもよい。好ましくは、並列素子アレイに含まれる複数の1次元アレイは相互に分離され、1次元アレイ内の複数の面発光素子が相互に並列接続され、1次元アレイ同士が直列に接続される。図2Bは、一対の1次元アレイにより2次元アレイ化された並列素子アレイを示している。2次元アレイ50は、図2Aに示す1次元アレイ40A、40Bを2つ含むものであり、互いに素子分離された1次元アレイ40A、40Bは、向きDが同一となるように配置されている。つまり、1次元アレイ40A、40Bの各アノード電極EAは、互いに隣接し、1次元アレイ40A、40Bの各カソード電極EKは互いに隣接する。そして、1次元アレイ40Aのアノード電極EAは、金属配線52ハッチングで表示によって、対向する側の1次元アレイ40Bのカソード電極EKに接続される。こうして、1次元アレイ40A、40Bを直列接続することにより2次元アレイ化された並列素子アレイPAが構成される。図2Cは、一対の1次元アレイにより2次元アレイ化された他の並列素子アレイの構成を示す図である。同図に示す2次元アレイ60では、1次元アレイ40Aと40Bの向きDが180度反転されるように配置される。このため、1次元アレイ40Aのカソード電極EKは、1次元アレイ40Bのアノード電極EAに隣接し、1次元アレイ40Aのアノード電極EAは、1次元アレイ40Bのカソード電極EKに隣接する。1次元アレイ40Aのカソード電極EKが金属配線62ハッチングで表示を介して1次元アレイ40Bのアノード電極EAに接続され、こうして、1次元アレイ40A、40Bを直列接続することにより2次元アレイ化された並列素子アレイPAが構成される。図3は、本発明の第1の実施例に係る発光素子アレイ100の模式的な平面図である。同図に示す面発光素子アレイ100は、図2に示す1次元アレイ40と2次元アレイ50との組合せから構成される。1次元アレイ40と2次元アレイ50とが交互に配置されるが、1次元アレイ40の向きは、2次元アレイ50の向きと180度反転された関係にある。発光素子アレイ100は、単一の基板上に、1次元アレイ40からなる並列素子アレイと、2次元アレイ50からなる並列素子アレイとを交互に配置し、その結果、複数の面発光素子が行列状に配列される。図の例では、発光素子アレイ100は、矩形状の基板またはチップにより形成される。面発光素子アレイ100は、矩形状の素子形成エリア102内に1次元アレイ40および2次元アレイ50を配置する。素子形成エリア102の外周には、発光素子アレイ100のアノード電極110とカソード電極120とが形成される。アノード電極110は、駆動回路20の信号線SAに接続され、カソード電極120は、信号線SC接続される。アノード電極110はさらに、金属配線112を介して1次元アレイ40のアノード電極EAまたはp側電極44に接続される。カソード電極120は、金属配線122を介して1次元アレイ40のn側電極46またはカソード電極EKに接続される。素子形成エリア102の境界図中、太線で示すは、後述するように、半導体層をエッチングした分離溝によって実現される。また、素子形成エリア102内に形成される1次元アレイ40と2次元アレイ50の境界、および2次元アレイ50内に形成される1次元アレイ40Aと40Bの境界もまた、半導体層をエッチングした分離溝104によって実現される。分離溝104は、1次元アレイ40、40A、40Bの領域を互いに電気的に隔離する。図5Aは、面発光素子アレイ100のA1-A1線断面図、図5Bは、そのB1-B1線断面図である。同図に示すように、GaAsから構成される半絶縁性の半導体基板200上に、n型のバッファ層202、Al組成の異なるAlGaAs層を交互に重ねたn型の下部分布ブラック型反射鏡DistributedBraggReflector:以下、DBRという204、下部DBR204上に形成された上部および下部スペーサ層に挟まれた量子井戸層を含む活性領域206、活性領域206上に形成されたAl組成の異なるAlGaAs層を交互に重ねたp型の上部DBR208がエピタキシャル成長により形成される。バッファ層202は、AlGaAsまたはGaAsから構成され、n型不純物であるシリコンをドーピングした後のキャリア濃度は、1×1018cm3以上であり、好ましくは下部DBR204のキャリア濃度よりも高くされ、これにより、n側電極214との良好な電気的接続を得る。n型の下部DBR204は、例えば、Al09Ga01As層とAl03Ga07As層との対の複数の積層体で、各層の厚さはλ/4nr但し、λは発振波長、nrは媒質の屈折率であり、これらを交互に40周期で積層してある。活性領域206の下部スペーサ層は、例えば、アンドープのAl06Ga04As層であり、量子井戸活性層は、アンドープAl011Ga089As量子井戸層およびアンドープのAl03Ga07As障壁層であり、上部スペーサ層は、アンドープのAl06Ga04As層である。p型の上部DBR208は、例えば、Al09Ga01As層とAl03Ga07As層との対の複数の積層体で、各層の厚さはλ/4nrであり、これらを交互に24周期積層してある。上部DBR208の最下層もしくはその内部には、正孔のキャリア密度を増加させるために電流狭窄層を形成することができる。この際、電流狭窄層の酸化アパーチャーの径を約5ミクロン程度もしくはそれ以上とすることでマルチモード発振することができ、約3ミクロン程度に小さくすることで基本横モード発振を得ることができる。また、上部DBR208の最上層には、不純物濃度の高いp型GaAsからなるコンタクト層を形成し、p側電極212との良好な電気的接続を得るようにしてもよい。面発光素子としての個々のVCSELを分離するため、上部DBR208から下部DBR204に至るまで半導体層を異方性エッチングすることで、基板上に円筒状のメサMが形成される。メサMを含む基板表面は、層間絶縁膜210によって被覆されるが、メサMの頂部において、層間絶縁膜210には上部DBR208を露出させるためのコンタクトホールが形成される。そして、層間絶縁膜210上を、面発光素子の配列方向に沿ってp側電極212が形成され、p側電極212は、コンタクトホールを介して上部DBR208に電気的に接続される。また、メサMの頂部において、p側電極212には出射口のための開口が形成される。この開口の中心は、好ましくはメサMの軸方向の中心に一致する。こうして、p側電極212は、1次元アレイ40、40A、40Bの各VCSELのp型の半導体層に電気的に接続される。1次元アレイ40,40A、40Bの一方の端部には、層間絶縁膜210の開口を介してバッファ層202に至る深い溝が形成され、当該溝を介してバッファ層202に電気的に接続されるn側電極214が形成される。n側電極214は、各VCSELのカソード側の半導体層に電気的に接続される。p側電極212およびn側電極214は、例えばAuまたはTi/Auなどを積層した金属から構成される。図5Bに示すように、1次元アレイ40、40A、40Bの間には、基板200に至る分離溝104が形成され、1次元アレイ40、40A、40Bをそれぞれ電気的に分離する。また、1次元アレイ40のn側電極214は、金属配線54を介して隣接する1次元アレイ40Aのp側電極212アノード電極EAに接続される。次に、本実施例の光源10の動作について説明する。駆動回路20により駆動電流が面発光素子アレイ30に供給されると、各並列素子アレイPAのVCSELが一斉に点灯する。例えば、VCSELから発せられる光は、780nmのマルチモード光である。図8は、1つの並列素子アレイPAの発光光量のムラを説明する図である。上記したように、n側電極214は、バッファ層202を介してVCSELP1、P2、P3Pmの下部DBR204に共通に接続される、カソード電極である。従って、n側電極214からVCSELP1、P2、P3Pmの下部DBR204までの電流経路の長さは、ほぼバッファ層202の横方向の長さL1、L2、L3、Lmに近似される。バッファ層202は、比較的高い不純物濃度を有するが、そこには少なからず拡散抵抗が生じる。つまり、並列素子アレイには、n側電極214から各VCSELまでの電流経路L1、L2、L3Lmの長さに応じた内部抵抗R1、R2、R3、Rmが生じ、電流経路の長さが大きいほど、その内部抵抗が大きくなるR1>R2>R3>Rm。VCSELの発光光量は、VCSELに供給される駆動電流に依存するため、内部抵抗が大きくなるほど、VCSELへの駆動電流が低下し、発光光量が低下することになる。図の例では、VCSELPmからVCSELP1に向けて発光光量が低下することになる。本実施例の面発光素子アレイ100では、1次元アレイ40と2次元アレイ50の向きが異なるため、1次元アレイ40の発光光量の低下する方向と2次元アレイ50の発光光量の低下する方向とが異なる。つまり、1次元アレイ40は、方向Dが異なる1次元アレイ40Aと隣接し、1次元アレイ40Bは、方向Dが異なる1次元アレイ40と隣接する。このため、面発光素子アレイ全体の発光光量が1方向に低下するのではなく、互いに異なる方向の発光光量の低下により、全体として発光光量の低下する方向が相殺されたようになり、発光ムラが抑制された面光源を得ることができる。次に、本発明の第2の実施例について説明する。図4は、第2の実施例に係る面発光素子アレイ100Aを示す図である。第2の実施例では、並列素子アレイとして図2Cに示す2次元アレイ60を複数配列したものである。同図に示すように、面発光素子アレイ100Aのアノード電極110は、一方の1次元アレイ40Aのアノード電極EA/p側電極に接続され、1次元アレイ40のカソード電極EKは、他方の1次元アレイ40Bのアノード電極EAに金属配線54を介して接続される。同様に、1次元アレイ40Bのカソード電極EKが隣接する2次元アレイ60に含まれる1次元アレイ40Aのアノード電極EAに金属配線54を介して接続される。最後の1次元アレイ40Bのカソード電極EKがチップのカソード電極120に金属配線122を介して接続される。こうして形成された面発光素子アレイ100Aは、結果的に、1次元アレイ40A、40Bの向きDが交互に180度反転されたことになる。つまり、発光光量が変化する列が行方向に交互に配列されることになるため、面発光素子アレイ100Aの全体の発光ムラをより効果的に抑制することができる。次に、本発明の第3の実施例について説明する。図6A、Bは、第3の実施例に係る面発光素子アレイの要部断面図であり、図5A、Bの切断箇所に対応する。図6Aに示すように、1次元アレイの線形方向に沿って複数のメサMが形成されるが、第3の実施例では、メサMを形成するためのエッチング溝230は、n側電極214を形成するためのエッチング溝240と同時に形成され、従って、溝230、240は、バッファ層202に至る深さを有する。これにより、メサMのための溝とn側電極214のための溝とを形成するエッチング工程が1回ですみ、工程数を削減することができる。次に、本発明の第4の実施例について説明する。図7A、Bは、第4の実施例に係る面発光素子アレイの要部断面図であり、図5A、Bの切断箇所に対応する。第1ないし第3の実施例では、基板の表面からレーザ光を出射させるが、第4の実施例は、レーザ光を基板裏面から出射させるものである。このため、第4の実施例では、下部DBR204Aの反射率が上部DBR208Aの反射率よりも低くなるように、すなわち下部DBR204のペア数が上部DBR208Aのペア数よりも少なくされ、メサMの頂部はp側電極212により完全に被覆され、光出射口212Aは形成されない。さらに、半導体基板200には、レーザ光の波長を透過可能な材料が選択される。好ましい例では、GaAs基板200を用いるとき、活性領域206は、InGaAs量子井戸層とGaAsバリア層とから構成され、GaAsに対して透過である980nmの波長帯のレーザ光が出射される。面発光素子アレイを駆動したとき、活性領域を含むメサMの近傍での発熱が非常に高くなる。裏面出射を行うことで、基板表面側から熱を外部に放散させるためのヒートシンク等の熱放熱部材と取り付けることが可能になる。上記実施例では、並列素子アレイとして、図2B、Cにあるような2次元アレイを包含するものを例示したが、図2Aに示す1次元アレイ40のみを用いるものであってもよい。この場合には、隣接する1次元アレイ40の向きDは、180度反転するように構成することが望ましい。さらに上記実施例では、2つの1次元アレイを組み合わせて2次元アレイを構成したが、2次元アレイは、3つもしくはそれ以上の1次元アレイを含むものであってもよい。この場合にも、1次元アレイの向きDは、相互に反転させることが望ましい。さらに上記実施例において、VCSELはAlGaAs系から構成される例を示したが、これに限らず、他のIII-V族の化合物半導体を用いたものであってもよい。また、VCSELはマルチモード発振されるものであってもよいし、シングルモード発振されるものであってもよい。また、発光素子としてVCSELを例示したが、これ以外にも、垂直共振器構造をもたない発光ダイオードであってもよい。以上、本発明の好ましい実施の形態について詳述したが、本発明は、特定の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形変更が可能である。"