"相変化メモリ構造を形成する方法であって、第1の導体素子上および相変化メモリセルの誘電材料上に絶縁材料を形成することと、前記第1の導体素子と自己整合した加熱部を形成することと、前記加熱部、および前記導電材料上に形成された前記絶縁材料の少なくとも一部の上に相変化材料を形成することと、前記相変化材料上に前記相変化メモリセルの第2の導体素子を形成することと、を含む方法。前記絶縁材料の一部を修正することにより、前記加熱部を形成することを含む、請求項1に記載の方法。前記加熱部上および前記絶縁材料の修正されていない部分の上に前記相変化材料を形成することを含む、請求項2に記載の方法。前記絶縁材料の前記部分を修正することは、前記絶縁材料の前記部分を加熱することを含む、請求項2に記載の方法。前記絶縁材料の前記部分を加熱することは、高速熱アニーリングRTA工程と、レーザアニーリング工程と、マイクロ波加熱工程と、の少なくとも1つを含む、請求項1乃至4のいずれか1項に記載の方法。前記絶縁材料の前記部分を修正することは、前記加熱部を形成するために、前記絶縁材料と前記第1の導体素子の材料との間に反応を発生させることを含む、請求項2に記載の方法。前記絶縁材料は、窒化アルミニウムAlNであり、前記第1の導体素子の前記材料は、チタニウムTiおよび窒化チタンTiNの少なくとも1つであり、前記反応は、窒化アルミニウムチタンTiAlN加熱部を形成する、請求項6に記載の方法。前記絶縁材料は、窒化ケイ素SiNであり、前記第1の導体素子の前記材料は、窒化チタンTiNおよび窒化タンタルTaNの少なくとも1つであり、前記反応は、窒化ケイ素チタンTiSiN加熱部および窒化ケイ素タンタルTaSiN加熱部の少なくとも1つを形成する、請求項6に記載の方法。マスキングおよびエッチング工程を介して、前記第1の導体素子と自己整合した前記加熱部を形成することを含む、請求項1乃至4のいずれか1項に記載の方法。前記第1の導体素子を形成することは、下部電極を形成することを含み、前記第2の導体素子を形成することは、頂部電極を形成することを含む、請求項1乃至4のいずれか1項に記載の方法。相変化メモリ構造を形成する方法であって、相変化メモリセルの第1の導体素子上に絶縁接着材料を形成することと、前記絶縁接着材料の少なくとも一部を加熱することにより、前記第1の電極と自己整合した界面加熱部を形成することであって、前記界面加熱部は、前記絶縁接着材料と異なる材料である、形成することと、前記界面加熱部上に相変化材料を形成することと、前記相変化材料上に第2の電極を形成することと、を含む方法。前記第1の電極の側表面が誘電材料と接触するように、前記第1の電極を形成することと、前記誘電材料の上部表面の少なくとも一部の上に、前記絶縁接着材料を形成することと、を含む、請求項11に記載の方法。前記界面加熱部の上部表面上、および前記絶縁接着材料の少なくとも一部の上部表面上に、前記相変化材料を形成することを含む、請求項12に記載の方法。誘電材料内に形成されたビア内に電極材料を堆積することにより、前記第1の電極を形成することと、前記第1の電極上に前記絶縁接着材料を形成する前に、前記第1の電極上で平坦化工程を実施することと、を含む請求項11に記載の方法。前記絶縁接着材料の前記少なくとも一部を加熱することは、前記相変化メモリ構造上で熱アニーリング工程を実施することを含む、請求項11乃至14のいずれか1項に記載の方法。前記絶縁接着材料の前記少なくとも一部を加熱することは、前記絶縁接着材料の前記少なくとも一部の上でマイクロ波加熱工程を実施することを含む、請求項11乃至14のいずれか1項に記載の方法。前記絶縁接着材料の前記少なくとも一部を加熱することは、前記絶縁接着材料の前記少なくとも一部の上でレーザアニーリング工程を実施することを含む、請求項11乃至14のいずれか1項に記載の方法。前記第1の電極上に前記絶縁接着材料を形成する前に、かつ前記絶縁接着材料の前記少なくとも一部を加熱する前に、原位置のプラズマ処理工程を実施することにより、前記第1の電極の酸化を低減させることを含む、請求項11乃至14のいずれか1項に記載の方法。相変化メモリ構造であって、誘電材料と接触する側表面を有する下部電極と、前記下部電極と頂部電極との間の相変化材料と、前記相変化材料の少なくとも一部に対して接着界面を提供する第1の部分を有する、絶縁材料と、前記下部電極と自己整合し、前記下部電極と前記相変化材料との間に配置された界面加熱部であって、前記界面加熱部は、前記絶縁材料の修正された部分であり、前記絶縁材料と異なる材料である、界面加熱部と、を含むメモリ構造。前記絶縁材料の前記第1の部分は、前記誘電材料および前記下部電極の平坦にされた表面上に形成される、請求項19に記載のメモリ構造。前記下部電極は、前記誘電材料内に形成されたビア内に形成され、前記絶縁材料の前記第1の部分によって提供された前記接着界面は、前記相変化材料と前記誘電材料との間の接着に比べて増加した接着力を含む、請求項19に記載のメモリ構造。前記自己整合した界面加熱部は、前記絶縁材料と前記下部電極の材料との間の反応によって形成される、請求項19に記載のメモリ構造。前記絶縁材料は、約10nm未満の厚さを有する、請求項19に記載のメモリ構造。前記下部電極は金属接点と結合され、前記金属接点は、前記相変化メモリ構造に対応する、アクセストランジスタのソースおよびドレイン領域の少なくとも1つと結合される、請求項19乃至23のいずれか1項に記載のメモリ構造。前記絶縁材料は、窒化アルミニウムAlNおよび窒化ケイ素SiNの少なくとも1つである、請求項19乃至23のいずれか1項に記載のメモリ構造。前記界面加熱部は、窒化アルミニウムチタンTiAlNと、窒化ケイ素チタンTiSiNと、窒化ケイ素タンタルTaSiNと、を含む群からの材料を含む、請求項25に記載のメモリ構造。アクセスデバイスと、導体接点を介して前記アクセスデバイスに結合された第1の電極と、前記第1の電極上に形成され、かつ前記第1の電極と自己整合した、界面加熱部と、前記自己整合した界面加熱部上、および前記第1の電極と接触する側表面を有する、誘電材料上に形成された絶縁材料の少なくとも一部の上に形成された、相変化材料と、前記相変化材料上に形成された第2の電極と、を含む相変化メモリセルであって、前記自己整合した界面加熱部は、前記自己整合した界面加熱部が前記絶縁材料と異なる材料であるように、加熱工程を介して修正された前記絶縁材料の一部である、相変化メモリセル。前記界面加熱部は、前記メモリセルのプログラミングに役立つために、熱を発生するように構成される、請求項27に記載のデバイス。前記界面加熱部は、前記第1の電極への加熱損失を低減を助ける為に、熱伝導率の誘導を有する、請求項27または28のいずれか1項に記載のデバイス。相変化メモリセルを作動させる方法であって、前記方法は、前記相変化メモリセルの頂部電極と下部電極との間の電圧差を提供することによって、前記メモリセルをプログラミングすることと、前記下部電極上に形成され、かつ前記下部電極と自己整合した、界面加熱部を介して、前記メモリセルの相変化材料の活性領域に局部集中された加熱を提供することと、を含み、前記界面加熱部は、前記メモリセルをプログラミングするために、前記活性領域の状態の切換えに役立つ前記電圧差に応答して熱を発生する、方法。前記界面加熱部は、前記相変化材料と前記下部電極との間に配置された、誘電材料の修正された部分である、請求項30に記載のデバイス。相変化メモリ構造に関連した方法、デバイス、およびシステムが説明されている。相変化メモリ構造を形成する一方法は、第1の導体素子上および相変化メモリセルの誘電材料上に絶縁材料を形成することと、第1の導体素子と自己整合した加熱部を形成することと、加熱部、および導電材料上に形成された絶縁材料の少なくとも一部の上に相変化材料を形成することと、相変化材料上に相変化メモリセルの第2の導体素子を形成することと、を含む。本開示の実施形態は、以前の相変化メモリセルと比較して、相変化材料と下層の基板との間に改善された粘着力を提供すること、相変化メモリセルに関連したプログラミングする電流密度を低減することなどの、様々な利点を提供することができる。プログラミングする電流密度を低減することは、利点の中でとりわけ、相変化メモリセルの信頼性を増加させることができる。本開示の以下の詳述において、その一部を形成する添付図面を参照とし、本開示の1つまたは複数の実施形態が、どのように実施され得るかを例示として示されている。これらの実施形態は、当業者が本開示の実施形態を実施できるように、十分詳細に説明されており、他の実施形態が利用されてもよく、工程、電気的、および/または構造変化が、本開示の範囲から逸脱することなくなされてもよいことを理解されたい。本明細書で使用される場合、識別子NおよびMは、特に図面内の参照番号については、そのように識別された多くの特定の特性が、本開示の1つまたは複数の実施形態とともに含まれることが可能であることを示す。本明細書の図は、その中で図面番号に対応する最初の桁または複数の桁、および残りの桁が、図面における要素または構成部品を識別する、番号付けの慣例に従う。異なる図間の同様の要素または構成部品は、同様の桁の使用によって識別されてもよい。たとえば、101は、図1において要素01を参照してもよく、同様の要素は、図4では401として参照されてもよい。理解されるように、本明細書の様々な実施形態に示された要素を、本開示の多数の追加実施形態を提供するように、追加、変更、および/または除去することができる。加えて、図に提供された要素の比率および相対的な大きさは、本発明の様々な実施形態を示すことを意図するものであり、限定的な解釈に使用されるべきではない。本開示で使用される場合、用語ウエハおよび基板は、交換可能で使用され、シリコンオンインシュレータSOIまたはシリコンオンサファイアSOS技術、ドープおよび非ドープ半導体、ベース半導体基板部によって担持されるシリコンのエピタキシャル層、ならびに他の半導体構造を含むと理解されたい。さらに、以下の詳述においてウエハまたは基板を参照する場合、以前の工程ステップを利用して、ベース半導体構造または基板部内に領域または接点を形成してもよい。図1は、本開示の1つまたは複数の実施形態による、1つまたは複数の相変化メモリ構造を有する、相変化メモリアレイ100の一部の概略図である。図1に示された実施形態では、メモリアレイ100は、それぞれが関連したアクセスデバイス101および抵抗可変素子103たとえば、相変化材料103を有する、多くの相変化メモリを含む。アクセスデバイス101を作動してたとえば、オンオフして、抵抗可変素子103上でデータプログラミングたとえば、書込みおよび/またはデータ検知たとえば、読取りなどの作動を実行するために、メモリセルにアクセスすることができる。図1に示された実施形態では、アクセスデバイス101は、金属酸化物半導体電磁効果トランジスタMOSFETである。図1に示されたように、各メモリセルに関連した各MOSFET101のゲートは、多くのアクセス線105-0WL0、105-1WL1、...、105-NWLNの1つに結合されるすなわち、各アクセス線105-0、105-1、...、105-Nは、相変化メモリセルの行に結合される。アクセス線105-0、105-1、...、105-Nは、本明細書ではワード線と呼ばれてもよい。識別子Nは、メモリアレイが多くのワード線を含むことができることを示すために使用される。抵抗可変素子103は、ゲルマニウムアンチモンテルリウムGST材料たとえば、Ge2Sb2Te5、Ge2Sb2Te7、Ge1Sb2Te4、Ge1Sb4Te7などのGe-Sb-Te材料などの相変化カルコゲニド合金であることが可能である。ハイフンで結んだ化学成分表記は、本明細書で使用される場合、特定の混合物または化合物に含まれる要素を示し、示された要素に関与するすべての化学量論を表すことが意図される。他の相変化材料は、様々な相変化材料の中でとりわけ、Ge-Te、In-Se、Sb-Te、Ge-Sb、Ga-Sb、In-Sb、As-Te、Al-Te、Ge-Sb-Te、Te-Ge-As、In-Sb-Te、Te-Sn-Se、Ge-Se-Ga、Bi-Se-Sb、Ga-Se-Te、Sn-Sb-Te、In-Sb-Ge、Te-Ge-Sb-S、Te-Ge-Sn-O、Te-Ge-Sn-Au、Pd-Te-Ge-Sn、In-Se-Ti-Co、Ge-Sb-Te-Pd、Ge-Sb-Te-Co、Sb-Te-Bi-Se、Ag-In-Sb-Te、Ge-Sb-Se-Te、Ge-Sn-Sb-Te、Ge-Te-Sn-Ni、Ge-Te-Sn-Pd、およびGe-Te-Sn-Ptを含むことができる。図1に示された実施形態では、各抵抗可変素子103は、多くのデータ線107-0BL0、107-1BL1、...、107-MBLMの1つに結合されるすなわち、各データ線107-0、107-1、...、107-Mは、相変化メモリセルの列に結合される。データ線107-0、107-1、...、107-Mは、本明細書ではビット線または検知線と呼ばれてもよい。識別子Mは、メモリアレイが多くのビット線を含むことができることを示すために使用される。デジタル環境におけるアドレス指定を容易にするために、ワード線105-1、...、105-Nの数およびビット線107-1、...、107-Mの数のそれぞれは、2つたとえば、ワード線256とビット線4,096の電力であることが可能である。しかし、実施形態は、ワード線および/またはビット線の特定の数に限定されない。作動中、適切な電圧および/または電流信号たとえば、パルスを、アレイ100の相変化メモリセルにデータをプログラミングし、かつ/またはアレイ100の相変化メモリセルからデータを読み取るために、ビット線107-0、107-1、...、107-Mおよびワード線105-0、105-1、...、105-Nに印加することができる。一例として、アレイ100の相変化メモリセルによって記憶されたデータを、アクセスデバイス101をターンオンすることによって、また相変化要素103を通過する電流を検知することによって、決定することができる。読み取られるメモリセルに関連したビット線上で検知された電流は、相変化素子103の抵抗レベルに対応し、次いで特定のデータ値たとえば、1、0、001、111、1011などの2進値に対応する。本開示の実施形態は、図1に示された例示的アレイ100に限定されない。たとえば、特定のメモリセルに関連したアクセスデバイス101は、MOSFET以外のデバイスであることが可能である。一部の実施形態では、アクセスデバイス101は、アクセスデバイスのタイプの中でとりわけ、バイポーラ接合トランジスタBJTまたはダイオードたとえば、p-nダイオード、ショットキーダイオード、またはツェナーダイオードであることが可能である。図1に示されていないが、相変化メモリアレイ100は、制御装置、ならびに様々な書込み/読取り回路および/または他の制御回路を含む他のメモリ構成部品に結合されることが可能であることが、当業者には理解されよう。図2A~2Dは、本開示の1つまたは複数の実施形態による、相変化メモリ構造の形成を示す断面図である。図2A~2Dに示されたメモリセル構造は、誘電材料204内に形成された導体接点206を含む基板202を含む、ベース半導体構造を含む。基板202は、とりわけ、シリコン基板、シリコンオンインシュレータSOI基板、またはシリコンオンサファイアSOS基板であることが可能である。誘電材料204は、誘電材料の中でとりわけ、二酸化ケイ素SiO2もしくは窒化ケイ素SiNなどの窒化物または酸化物であることが可能である。導体接点206は、タングステンWまたは他の適切な誘電材料などの図2A~2Dに示されたような金属からなることが可能であり、たとえば、マスキングおよびエッチング工程を介して、誘電材料204内に形成されることが可能である。図2A~2Dに示されていないが、接点206は、特定のメモリセルたとえば、図1に示されたようなPCRAMセルに対応するアクセスデバイスたとえば、アクセストランジスタに結合されることが可能である。図2A~2Dに示された構造は、導体接点206上に形成された第1の導体素子208たとえば、第1の電極を含む。第1の導体素子208は、下部電極BE208であることが可能である。下部電極208は、たとえば、チタニウムTi、窒化チタンTiNたとえば、チタンに富んだTiN、タンタルTa、および/または窒化タンタルTaNなどの誘電材料であることが可能である。下部電極208は、適切な工程の中でとりわけ、マスキングおよびエッチングによって形成されることが可能である。下部電極208の1つまたは複数の側表面は、誘電材料204と接触する。図2Aに示されたように、本開示の1つまたは複数の実施形態に従って相変化メモリ構造を形成することは、下部電極208および誘電材料204上に絶縁材料212を形成することを含む。1つまたは複数の実施形態では、誘電材料204および/または下部電極208の上部表面は、その上に絶縁材料212を形成する前に、化学機械平坦化CMPまたは他の適切な工程を介して平坦化されることが可能である。絶縁材料212は、たとえば、窒化アルミニウムAlNまたは窒化ケイ素SiNなどの材料であることが可能であり、誘電材料204と、図2C~2Dに関連して説明された相変化材料216などの相変化材料との間に接着界面を提供することができる。すなわち、絶縁材料212とその上に形成された相変化材料との間の接着力は、様々な実施形態では、誘電材料204とその上に形成された相変化材料との間の接着力より大きい。したがって、絶縁材料212を、絶縁接着材料と呼ぶことができる。相変化材料と下層の基板との間の向上した接着力は、利点の中でとりわけ、相変化メモリデバイスの長期の信頼性を増加させることなどの利点を提供することができる。絶縁材料212は、約2nm~3nmの厚さを有することが可能であるが、実施形態は、特定の厚さに限定されない。たとえば、一部の実施形態では、絶縁材料212の厚さは、約10nm以下である。しかし、絶縁材料212の厚さは、様々な実施形態では、約2nm未満、または約10nmを超えることが可能である。図2Bは、界面加熱部214を示す。様々な実施形態では、加熱部214は、下部電極208と自己整合する。たとえば、加熱部214は、絶縁材料212の一部たとえば、下部電極208上に形成された材料212の一部を修正することによって形成されることが可能である。1つまたは複数の実施形態では、自己整合した加熱部214を形成するために絶縁材料212を修正することは、加熱部214が絶縁体212と異なる材料であるように、絶縁材料212と下部電極材料208との間の反応を発生することを含む。一例として、下部電極208および/またはその上に形成された絶縁材料212を加熱することによって、反応を発生させることが可能である。たとえば、図2Aに示されたメモリ構造は、加熱工程の中でとりわけ、高速熱アニーリングRTA、レーザアニーリング、またはマイクロ波加熱工程などの、熱アニール工程を介して加熱されることが可能である。このような工程は、絶縁材料212と下部電極208との間の固相反応を促進することができる。一例として、下部電極208は、窒化チタンTiNであることが可能であり、絶縁材料212は、窒化アルミニウムAlN材料であることが可能である。このような実施形態では、熱アニール工程たとえば、N2では約5分間に約500°Cでは、加熱部214としてエピタキシャル窒化アルミニウムチタンたとえば、Ti2AlNを形成することができる。一部の実施形態では、AlN絶縁体212を含むTiN下部電極208の熱反応は、たとえば、Ti3Al2N2およびTi3AlNなどの他のTiAlN合金相を有する加熱部214を形成することができる。別の例としては、下部電極208は、チタニウムTi電極であることが可能であり、絶縁材料212は、AlNであることが可能である。Ti下部電極208は、たとえば、下部電極208の表面に実施されたCMP工程後に酸化することがあるので、さらなる処理を使用して、酸化チタンTiOxをTiに変えた後に、加熱工程を使用して絶縁材料212を修正してもよい。たとえば、原位置のプラズマ処理を使用して、少なくともTiOxの一部を金属チタンに還元することができる。一例として、TiOxは、非熱プラズマの中でとりわけ、放電プラズマ、マイクロ波駆動の非熱プラズマ、誘電材料バリアプラズマ、パルスコロナ放電プラズマ、グロー放電プラズマ、および/または大気圧プラズマジェットなどの非熱プラズマ上に露出されることが可能である。次いで、還元されたTiは、絶縁材料212のAlNと反応して、Ti2AlNまたは他の窒化アルミニウムチタン合金相を形成することができる。別の例としては、下部電極208は、窒化タンタルTaN電極であることが可能であり、絶縁材料212はSiNであることが可能である。このような実施形態では、構造上で実施された熱アニール工程は、窒化ケイ素タンタルTaSiN加熱部214を形成することができる。図2Cに示されたように、相変化材料216は、絶縁材料212および下部電極208上に形成されることが可能であり、第2の誘電材料218たとえば、頂部電極は、相変化材料216上に形成されることが可能である。頂部電極218は、相変化メモリセルのビット線であることが可能であるか、またはセルのビット線にたとえば、接触プラグを介して結合されることが可能である。図2Dは、相変化材料216の活性領域220を示す。活性領域220は、下部電極208と頂部電極218との間の電流に起因する加熱に応答して、たとえば、結晶質から非晶質に、またその逆に相を変化させる相変化材料216の一部を表す。下部電極208と相変化材料216との間の界面で自己整合した加熱部214は、様々な利点を提供する。たとえば、加熱部214は、局部集中された熱を相変化材料216に提供し、相変化材料216は、活性領域220の切替えに役立つことができる、かつ/または切換えならびにメモリセルの作動に関連した電力を誘発するために、必要とされる電流密度を低減することができる。加熱部214は、下部電極208と比べて低い熱伝導率を有し、これはたとえば、ヒートシンク効果に起因して下部電極208への加熱損失を低減させる。加熱部214はまた、下部電極208に比べて高い抵抗性を有し、その結果、加熱部214は、高温耐性を有する電流を伝導することができ、これはたとえば、相変化メモリセルの完全性および/または信頼性を増加することができる。一部の実施形態では、加熱部214は、マスキングおよびエッチング工程を介して形成されることが可能である。たとえば、絶縁材料212の一部たとえば、下部電極214上に形成された部分をたとえば、エッチング工程を介して取り除くことができ、材料214たとえば、Ti2AlNをその場所に堆積することができる。しかし、下部電極上に材料214を形成するためのマスキングおよびエッチングは、上述の以前の方法と比較して、追加の処理ステップを含む可能性があり、下部電極208を有する加熱部214の自己整合を提供しない。図4に関連して下に説明されたように、図2Dに示されたメモリ構造は、アクセスデバイスたとえば、アクセストランジスタならびに他の構成部品および/または特定のメモリセルたとえば、図1に示されたようなPCRAMセルに対応する回路に結合されることが可能である。図3は、本開示の1つまたは複数の実施形態による、相変化メモリ構造の一部の断面図を示す。図3に示された例は、誘電材料304内に形成された導体接点306を含む基板302を含む、ベース半導体構造を含む、閉じ込められた相変化メモリセル構造である。誘電材料313は、接点306および誘電材料304上に形成される。ビアを誘電材料313内に形成することができ、下部電極308をその中に堆積することができる。加熱部材料314を下部電極308上に形成することができ、相変化材料316を加熱部314上に形成することができる。加熱部314は、図2A~2Dに関連して上述されたように、下部電極上に形成された絶縁材料を修正することによって形成されることが可能である。たとえば、加熱部314は、たとえば、熱アニール工程、レーザアニーリング工程、またはマイクロ波加熱工程などの、加熱工程を介して形成されることが可能である。図3に示された相変化メモリ構造は、相変化材料316および誘電材料313上に形成された頂部電極318を含む。図4は、本開示の1つまたは複数の実施形態による、メモリデバイス450の一部の断面図である。メモリデバイス450は、本明細書に記載された実施形態に従って形成された多くの相変化メモリセルを含む。図4に示された例は、第1の堆積430-1および第2の堆積430-2を含む。第1の堆積430-1は、第1の相変化メモリセルに対応し、第2の堆積430-2は、第2の相変化メモリセルたとえば、図1に記載された相変化メモリセルなどの相変化メモリセルに応答する。個別の堆積430-1および430-2は、たとえば、適切な材料を通してマスキングおよびエッチング工程によって形成されることが可能である。それぞれの堆積430-1および430-2は、それぞれの相変化材料たとえば、GST416-1および416-2上に形成されたそれぞれの頂部電極TE418-1および418-2を含む。相変化材料416-1および416-2は、絶縁体412-1および412-2、ならびにそれぞれの下部電極408-1および408-2と自己整合された界面加熱部414-1および414-2上に形成される。加熱部414-1および414-2は、図2A~2Dに関連して上述されたように、絶縁材料412-1および412-2の一部を修正することによって形成されることが可能である。たとえば、加熱工程を使用して、下部電極BE材料408-1/408-2たとえば、示されたようなTiと絶縁材料412-1/412-2たとえば、示されたようなAlNとの間に反応を発生して、界面加熱部414-1/414-2たとえば、示されたようなTi2AlNを形成することができる。絶縁材料412-1および414-2は、相変化材料416-1および416-2と下層の誘電材料404たとえば、SiO2との間に接着界面を提供することができる。下部電極408-1および408-2は、誘電材料404内に形成され、誘電材料404は、それぞれの導体接点446上に形成される。この例では、接点446は、ドレイン接点である。すなわち、接点446は、堆積430-1および430-2をそれぞれのアクセスデバイス401たとえば、アクセストランジスタのドレイン接点444に結合させる。この例では、アクセスデバイス401は、関連したソース443、ドレイン444、およびゲート445領域を有する、MOSFET金属酸化物半導体電磁効果トランジスタデバイスであり、ベース基板402上に形成される。しかし、実施形態は、特定のタイプのアクセスデバイスに限定されない。たとえば、上述のように、アクセスデバイス401は、相変化メモリセルを作動するためのアクセスデバイスのタイプの中でとりわけ、ダイオードまたはBJTであることが可能である。一例として、基板402は、n型ソース443およびドレイン444領域を有するp型半導体基板であることが可能である。また、相変化メモリデバイス450は、1つまたは複数のアクセスデバイス401のソース領域443に結合されたソース接点447を含む。ソース接点447およびドレイン接点446は、誘電材料448たとえば、SiO2内に形成され、誘電材料449たとえば、SiNは、トランジスタ401のゲート堆積を中心に形成されて、トランジスタ401を接点446および447から電気的に絶縁する。実施形体は、特定の誘電材料448および449に限定されない。上述のように、本明細書に記載された実施形態に関連した相変化メモリセル構造は、様々な利点を提供することができる。たとえば、自己整合した加熱部414-1および414-2は、局部集中された熱をメモリセルの活性領域420-1および420-2に提供でき、活性領域420-1および420-2は、活性領域内の構造的相転移を誘発するために必要とされる電流を削減できる。電流の削減は、メモリデバイスに関連した電力消費を削減することができ、メモリデバイスの長期の信頼性および/または完全性を向上させることができる。接着絶縁材料412-1および412-2は、以前の手法に比べて、相変化材料416-1および416-2と下層の基板との間の接着力を向上させることができる。さらに、自己整合した加熱部414-1/414-2を形成するために、加熱工程を介して絶縁材料412-1/412-2の一部を修正することは、製造工程の複雑さを増すことなく、様々な利点を提供できる。結論相変化メモリ構造に関連した方法、デバイス、およびシステムが説明されている。相変化メモリ構造を形成する一方法は、第1の導体素子上および相変化メモリセルの誘電材料上に絶縁材料を形成することと、第1の導体素子と自己整合した加熱部を形成することと、加熱部、および導電材料上に形成された絶縁材料の少なくとも一部の上に相変化材料を形成することと、相変化材料上に相変化メモリセルの第2の導体素子を形成することと、を含む。特定の実施形態が本明細書に示され、記載されたが、同じ成果を達成するために判断された構成を、示された特定の実施形態に置換できることは、当業者には理解されよう。本開示は、本開示の様々な実施形態の適応または変形を網羅することを意図する。上記の説明は、例示的方法でなされたものであり、限定的な方法でなされたものではないことを理解されたい。上記の実施形態の組合せ、および本明細書に具体的に記載されていない他の実施形態が、上記の説明を検討すると、当業者には明らかになろう。本開示の様々な実施形態の範囲には、そこで上記の構造および方法が使用される他の適用が含まれる。したがって、本開示の様々な実施形態の範囲は、添付の特許請求の範囲を参照して、権利が与えられる該特許請求の範囲の等価物の全範囲とともに、決定されるべきである。前述の発明を実施するための形態において、様々な特徴は、本開示を合理化する目的で、単一の実施形態において一緒にグループ化されている。開示のこの方法は、本開示の開示された実施形態が、各特許請求の範囲に明白に挙げられたものよりも多くの特徴を使用しなければならないという意図を反映するものと解釈されるべきではない。むしろ、以下の特許請求の範囲が反映するように、発明性のある主題は、単一の開示された実施形態のすべての特徴より少ない特徴に存在する。したがって、以下の特許請求の範囲は、本明細書の発明を実施するための形態に組み込まれ、各請求項はそれ自体が個別に実施形態として独立している。"