"インターリービングのための方法において、ビット逆転方法でインターレースの副搬送波をインターリーブすることと、前記ビット逆転方法で前記インターレースをインターリーブすることと、を備えた方法。前記副搬送波の数が2のべき乗でないなら、前記ビット逆転方法は、低減されたセットのビット逆転動作である、請求項1の方法。前記副搬送波の数は500である、請求項2の方法。前記インターレースの数は8である、請求項3の方法。前記ビット逆転方法におけるインターレースの副搬送波をインターリーブすることは、インターレース表を用いて割り当てられたスロットインデックスに従って、コンステレーションシーケンスのシンボルをシーケンシャル線形方法における対応する副搬送波にマッピングすることを含む、請求項1の方法。ビット逆転方法でインターレースの副搬送波をインターリーブし、前記ビット逆転方法で前記インターレースをインターリーブするように構成されたプロセッサ。ビット逆転方法でインターレースの副搬送波をインターリーブする手段と、前記ビット逆転方法で前記インターレースをインターリーブする手段と、を備えたプロセッサ。インターリービングのための方法を具現化する読み取り可能媒体において、ビット逆転方法でインターレースの副搬送波をインターリーブすることと、前記ビット逆転方法で前記インターレースをインターリーブすることと、を含む、読み取り可能媒体。一実施形態において、チャネルインターリーバーはビットインターリーバーとシンボルインターリーバーとを備える。図1は2種類のチャネルインターリービングスキームを示す。両スキームとも、最大のチャネルダイバーシティを達成するため、ビットインターリービング及びインターレースを使用する。図1aは一実施形態によるチャネルインターリーバーを示す。図1bは別の実施形態によるチャネルインターリーバーを示す。図1bのインターリーバーは、専らm-ary変調ダイバーシティを達成するためにビットインターリーバーを使用し、さらに明示的シンボルインターリービングを必要とせずにより優れたインターリービング性能を提供する周波数ダイバーシティを達成するため、2次元インターリーブ化インターレース表とランタイムスロット対インターレースマッピングとを使用する。図1aは、ビットインターリービングブロック104へ入力されるターボ符号化ビット102を示す。ビットインターリービングブロック104はインターリーブ化ビットを出力し、同インターリーブ化ビットはコンステレーションシンボルマッピングブロック106へ入力される。コンステレーションシンボルマッピングブロック106はコンステレーションシンボルマップ化ビットを出力し、同コンステレーションシンボルマップ化ビットはコンステレーションシンボルインターリービングブロック108へ入力される。コンステレーションシンボルインターリービングブロック108は、コンステレーションシンボルインターリーブ化ビットをチャネライゼーションブロック110へ出力する。チャネライゼーションブロック110はインターレース表112を用いてコンステレーションシンボルインターリーブ化ビットをインターレースし、OFDMシンボル114を出力する。図1bは、ビットインターリービングブロック154へ入力されるターボ符号化ビット152を示す。ビットインターリービングブロック154はインターリーブ化ビットを出力し、同インターリーブ化ビットはコンステレーションシンボルマッピングブロック156へ入力される。コンステレーションシンボルマッピングブロック156はコンステレーションシンボルマップ化ビットを出力し、同コンステレーションシンボルマップ化ビットはチャネライゼーションブロック158へ入力される。チャネライゼーションブロック158は、インターリーブ化インターレース表と動的スロット対インターレースマッピング160とを用いてコンステレーションシンボルインターリーブ化ビットをチャネル化し、OFDMシンボル162を出力する。周波数ダイバーシティのためのビットインターリービング図1bのインターリーバーは、変調ダイバーシティを達成するためビットインターリービング154を使用する。ターボパケットのコードビット152は、隣接するコードビットが異なるコンステレーションシンボルへマップされるパターンにてインターリーブされる。例えば2m-Ary変調の場合、NビットインターリーバーバッファはN/mブロックへ分割される。隣接するコードビットは隣接するブロックへ順次に書き込まれ、図2a上に示すとおり、その後バッファの先頭から末尾にかけて順次に1つずつ読み取られる。これは、隣接するコードビットが異なるコンステレーション記号へマップされることを保証する。同等に、図2b下に示すとおり、インターリーバーバッファはN/m行×m列のマトリックスに配列される。コードビットは列ごとにバッファへ書き込まれ、行ごとに読み取られる。マッピングに依存する16QAMの場合、コンステレーション記号のあるビットは他のビットより信頼性が高いため、例えば、第1及び第3のビットは第2及び第4のビットより信頼性が高いため、隣接するコードビットがコンステレーション記号の同じビット位置へマップされるのを防ぐには、行は左から右へ、そして右から左へ、交互に読み取られるべきである。図2aは、一実施形態に従いインターリービングバッファ204の中に入れられたターボパケット202のコードビットを示す。図2bは、一実施形態によるビットインターリービング操作の図解である。図2bに示すとおり、ターボパケット250のコードビットはインターリービングバッファ252の中へ入れられる。インターリービングバッファ252は、第2及び第3の列を入れ替えることによって変換され、これにより、一実施形態による、m=4の、インターリービングバッファ254を作る。ターボパケット256のインターリーブ化コードビットは、インターリービングバッファ254から読み取られる。簡素化のため、もしも最高変調レベルが16で、さらにもしもコードビット長が常に4で割れるなら、固定m=4を使用してよい。この場合に、QPSKのため分離を改善するには、中間の2列が読み取りの前に入れ替えられる。この手順は図2b下に描かれている。どの2列でも入れ替えてよいことは当業者にとって明白であろう。列がいかなる順序で配置されてもよいこともまた、当業者にとって明白であろう。行がいかなる順序で配置されてもよいこともまた、当業者にとって明白であろう。別の実施形態においては、第1のステップとして、ターボパケット202のコードビットがグループへ分配される。図2a及び図2bの両方の実施形態もまたコードビットをグループへ分配する点に留意されたい。ただし、ただ単に行又は列を入れ替えるのではなく、各グループの中のコードビットは、各々の与えられたグループのグループビット順序に従ってシャッフルされる。よって、グループへ分配された後の16個のコードビットからなる4つのグループの順序は、グループの単純な線形順序を用いて{1、5、9、13}{2、6、10、14}{3、7、11、15}{4、8、12、16}となる可能性があるが、シャッフル後の16個のコードビットからなる4つのグループの順序は{13、9、5、1}{2、10、6、14}{11、7、15、3}{12、8、4、16}となる可能性がある。行又は列を入れ替えることは、このグループ内シャッフルの回帰的ケースにあたることに留意されたい。インターリーブ化インターレース一実施形態によると、チャネルインターリーバーは、コンステレーションシンボルインターリービングのためインターリーブ化インターレースを用いることにより、周波数ダイバーシティを達成する。これは、明示的なコンステレーションシンボルインターリービングの必要性を解消する。インターリービングは2つのレベルで実行される。インターレース内またはイントラインターレースインターリービング:一実施形態においては、1個のインターレースの500副搬送波がビット反転方法でインターリーブされる。インターレース間またはインターレース内インターリービング:一実施形態においては、8個のインターレースがビット反転方法でインターリーブされる。副搬送波数が500以外になりうることは当業者にとって明白であろう。インターレース数が8以外になりうることもまた、当業者にとって明白であろう。500は2の累乗ではないから、一実施形態に従い縮小セットビット反転動作を使用するべきである。以下のコードはその操作を示す。n=500の場合、mは2m>n、すなわち8である最小の整数であり、bitRevは正規ビット逆転操作である。データチャネルのコンステレーションシンボルシーケンスのシンボルは、一実施形態による、図3に描かれたインターレース表を用いてチャネライザによって決定される割り当てスロットインデックスに従い順次線形方式で対応する副搬送波へマップされる。図3は、一実施形態によるインターリーブ化インターレース表を図解する。ターボパケット302と、コンステレーションシンボル304と、インターリーブ化インターレース表306とが示されている。また、インターレース0308と、インターレース4310と、インターレース2312と、インターレース6314と、インターレース1316と、インターレース5318と、インターレース3320と、インターレース7322とが示されている。一実施形態においては、8つのインターレースのうち1つがパイロットとして使われる、すなわちインターレース2とインターレース6とがパイロットとして交互に使われる。その結果、チャネライザはスケジューリングのため7つのインターレースを使用できる。便宜上、チャネライザはスケジューリングユニットとしてスロットを使用する。スロットは、OFDM記号の1インターレースとして規定される。インターレース表は、スロットをある特定のインターレースへマップするために使用される。8つのインターレースを使用するため、8つのスロットがある。7つのスロットはチャネライゼーションのため取っておき、1つのスロットはパイロットのため取っておく。一般性を損なうことなく、図4に示すとおり、スロット0はパイロットのために使用され、スロット1から7はチャネライゼーションのために使用され、垂直軸はスロットインデックス402であり、水平軸はOFDM記号インデックス404であり、太字の項目はOFDM記号時にて対応するスロットへ割り当てられるインターレースインデックスである。図4は一実施形態によるチャネライゼーション図を示す。図4は、スケジューラ406のために予約されるスロットインデックス406と、パイロット408のために予約されるスロットインデックス408とを示す。太字の項目はインターレースインデックス番号である。四角をともなう数字はパイロットに隣接するインターレースであって、結果的にチャネル推定が良好なインターレースである。四角で囲まれた数字はパイロットに隣接するインターレースであって、結果的にチャネル推定が良好なインターレースである。スケジューラはひとまとまりの連続するスロットとOFDM記号とをデータチャネルへ割り当てるから、インターレース間インターリービングにより、データチャネルへ割り当てられる連続するスロットが不連続のインターレースへマップされることは明白である。よって、より一層の周波数ダイバーシティ利得を達成できる。ただし、この静的な割り当てつまり、スロットから物理的インターレースへのマッピング表1スケジューラスロット表はパイロットスロットを含まないは時間の経過にともない変化しないは1つの問題を被る。つまり、もしもデータチャネル割り当てブロック長方形を仮定するが複数のOFDMシンボルを占めるなら、データチャネルへ割り当てられるインターレースは時間の経過にともない変化せず、周波数ダイバーシティの損失を招く。解決するには、OFDMシンボルからOFDMシンボルにかけてスケジューラインターレース表を周期的にシフトするだけでよいつまり、パイロットインターレースを除外する。図5は、1OFDMシンボルにつき1回スケジューラインターレース表をシフトする操作を描く。この方式は、静的インターレース割り当ての問題を首尾よく打開する、すなわち、ある特定のスロットは異なるOFDMシンボル時に異なるインターレースへマップされる。図5は、一実施形態に従い、ある特定のスロット502で全て1のシフトシーケンスが長くつらなる良好/不良チャネル推定をもたらすチャネライゼーション図を示す。図5は、スケジューラ506のために予約されるスロットインデックス506と、パイロット508のために予約されるスロットインデックスとを示す。スロットシンボルインデックス504は水平軸上に示されている。ただし、短くつらなる良好チャネル推定インターレースと短くつらなる不良チャネル推定のインターレースとからなる好適なパターンとは対照的に、スロットには、良好チャネル推定の4つの連続するインターレースが割り当てられ、その後ろに長くつらなる不良チャネル推定のインターレースが続く。図の中で、パイロットインターレースに隣接するインターレースは四角で印されている。長くつらなる良好/不良チャネル推定の問題を解決するには、全て1のシーケンスとは別のシフトシーケンスを使用する。この課題を果たすため、使用できるシーケンスは数多くある。最も簡素なシーケンスは全て2のシーケンスである、すなわちスケジューラインターレース表は、1OFDMシンボルにつき1回の代わりに2回シフトされる。図6に示す結果は、チャネライザのインターレースパターンを大幅に改善する。このパターンが2×7=14OFDMシンボルごとに繰り返されることに留意されたいここで、2はパイロットインターレーススタガー周期であり、7はチャネライザインターレースシフト周期である。送信器と受信器の両方で操作を簡素化するには、与えられたOFDMシンボル時にてスロットからインターレースへのマッピングを決定するため簡素な式を使用できる。ここでN=I-1はトラフィックデータスケジューリングのために使用されるインターレースの数であり、ここでIは総インターレース数である。i∈{0,1,...,I-1}は、パイロットインターレースを除き、スロットsがOFDM記号tにてマップする先のインターレースインデックスである、t=0,1,...,T-1は、スーパーフレームにおけるOFDM記号インデックスであり、ここでTはフレーム2における総OFDM記号数である。現在の設計でフレームOFDM記号インデックスはさらなるダイバーシティをフレームに与える。s=1,2,...,S-1sはスロットインデックスであり、ここでSは総スロット数である。Rは1OFDM記号当たりのシフト回数である、は縮小セットビット反転演算子である。つまり、パイロットによって使用されるインターレースはビット逆転操作から除外されることになる。例:一実施形態において、I=8、R=2。対応するスロット-インターレースマッピング式は、となり、ここで、は以下の表に対応する。この表は以下のコードによって生成できる。ここでm=3であり、bitRevは正規ビット反転動作である。OFDMシンボルt=11の場合、パイロットはインターレース6を使用する。スロットとインターレースとの間のマッピングは、スロット1はのインターレースへマップし、スロット2はのインターレースへマップし、スロット3はのインターレースへマップし、スロット4はのインターレースへマップし、スロット5はのインターレースへマップし、スロット6はのインターレースへマップし、スロット7はのインターレースへマップすることになる。結果として得られるマッピングは図6のマッピングに合致する。図6は、全て2のシフトシーケンスが均等に散在する良好/不良チャネル推定インターレースをもたらす、チャネライゼーション図を示す。一実施形態によると、インターリーバーは以下の特徴を有する、ビットインターリーバーは、コードビットを異なる変調シンボルへインターリーブすることによりm-Ary変調ダイバーシティの利点を活かすべく設計される、インターレース内インターリービングとインターレース間インターリービングとにより周波数ダイバーシティを達成するべく設計されるシンボルインターリービング。OFDM記号からOFDM記号にかけてスロット-インターレースマッピング表を変更することにより、さらなる周波数ダイバーシティ利得とチャネル推定利得とが達成される。この目標を達成するため、簡素なローテーションシーケンスが提案される。図7は、一実施形態に従いインターリービングを実施するべく構成された無線装置を示す。無線装置702は、アンテナ704と、デュプレクサ706と、受信器708と、送信器710と、プロセッサ712と、メモリ714とを備える。プロセッサ712は、一実施形態に従いインターリービングを実行できる。プロセッサ712は、これの操作を実行するためバッファ又はデータ構造としてメモリ714を使用する。当業者なら、様々な技術及び技法のいずれかを用いて情報と信号とを表現できることを理解するであろう。例えば、上の説明を通じて言及されるデータ、命令、コマンド、情報、信号、ビット、記号、及びチップは、電圧、電流、電磁波、磁場又は磁性粒子、光場又は光粒子、又はこれらの任意の組み合わせによって表現してよい。当業者ならさらに、本明細書にて開示される実施形態との関係で述べた種々の例示的な論理ブロック、モジュール、回路、及びアルゴリズムステップを、電子ハードウェア、コンピュータソフトウェア、又は双方の組み合わせとして実施できることを認めるであろう。このハードウェアとソフトウェアとの互換性を明確に例証するため、種々の例示的コンポーネント、ブロック、モジュール、回路、及びステップは、概してそれらの機能性の観点から上に説明してきた。かかる機能性がハードウェアとして、又はソフトウェアとして実施されるか否かは、特定の応用と、システム全体に課せられる設計上の制約とによって決まる。当業者なら、説明した機能性を特定の応用ごとに異なる方法で実施できるであろうが、かかる実施の決定は、本発明の範囲から逸脱を生じさせるものとして解釈すべきではない。本明細書にて開示される実施形態との関係で述べた種々の例示的な論理ブロック、モジュール、及び回路は、ここで説明した機能を実行するべく設計された汎用プロセッサ、デジタル信号プロセッサDSP、特定用途向け集積回路ASIC、フィールドプログラマブルゲートアレイFPGA、又はその他のプログラム可能論理素子、ディスクリートゲート又はトランジスタロジック、個別ハードウェアコンポーネント、又はこれらの任意の組み合わせにより実施又は実行してよい。汎用プロセッサはマイクロプロセッサであってよく、ただし代案において、プロセッサは任意の従来のプロセッサ、コントローラ、マイクロコントローラ、又は状態機械であってよい。プロセッサはまた、計算装置の組み合わせとして、例えばDSPとマイクロプロセッサとの組み合わせ、複数のマイクロプロセッサ、DSPコアと連携する1つ以上のマイクロプロセッサ、又は任意の他のそのような構成として実施してよい。本明細書にて開示される実施形態との関係で述べた方法又はアルゴリズムのステップは、ハードウェアにて直に、プロセッサによって実行されるソフトウェアモジュールにて、又は2つの組み合わせにて、具現化してよい。ソフトウェアモジュールは、RAMメモリ、フラッシュメモリ、ROMメモリ、EPROMメモリ、EEPROMメモリ、レジスタ、ハードディスク、リムーバブルディスク、CD-ROM、又は当技術分野で公知の任意の他の記憶媒体形態に常駐してよい。例示的記憶媒体はプロセッサへ結合され、かくしてプロセッサは記憶媒体から情報を読み取ることができ、且つ同記憶媒体へ情報を書き込むことができる。代案において、記憶媒体はプロセッサへ一体化してよい。プロセッサと記憶媒体とはASICに常駐してよい。ASICは利用者端末に常駐してよい。代案において、プロセッサと記憶媒体とは利用者端末にてディスクリートコンポーネントとして常駐してよい。開示された実施形態のこれまでの説明は、当業者による本発明の製作を、又は使用を、可能にするために提供されている。これらの実施形態に対する様々な変更は当業者にとって直ちに明白となるであろうし、本明細書で定めた一般原理は、本発明の精神又は範囲から逸脱することなく他の実施形態へ適用できる。よって、本発明は本明細書で示された実施形態に限定されることを意図せず、本明細書で開示される原理と新規な特徴とに合致する最も広い範囲が与えられるべきものである。"