表面および裏面を有し、前記表面から前記裏面に貫通する貫通孔3が形成された基板1と、前記基板1の前記貫通孔3内に、中心導体2cを中心として誘電体2bと外側導体2aとが同軸状に配置されたキャパシタ構造部2と、前記基板1の前記表面に形成され、前記中心導体2cを露出させるコンタクトホール4aが備えられた絶縁膜4と、前記絶縁膜4上に形成され、前記コンタクトホール4aを通じて前記中心導体2cと電気的に接続された上面配線層5と、前記基板1の前記裏面に形成され、前記外側導体2aのみと電気的に接続された下面配線層6とを有し、前記基板1の前記裏面側において、前記中心導体2cの先端と前記下面配線層6との間には前記誘電体2bが介在し、前記誘電体2bと前記下面配線層6とが絶縁分離された配線基板を備えていることを特徴とする半導体装置。前記下面配線層6は、グラウンドプレーンであることを特徴とする請求項1に記載の半導体装置。前記グラウンドプレーンを構成する前記下面配線層6は、前記基板1の前記裏面全面に形成されていることを特徴とする請求項2に記載の半導体装置。前記基板1の前記裏面において、前記誘電体2bが前記下面配線層6と直接接触していることを特徴とする請求項1ないし3のいずれか1つに記載の半導体装置。前記基板1の前記裏面において、前記誘電体2bと前記下面配線層6との間には、前記基板1の一部が残されていることを特徴とする請求項1ないし3のいずれか1つに記載の半導体装置。前記キャパシタ構造部2が複数個備えられており、複数個の前記キャパシタ構造部2の前記中心導体2cが前記上面配線層5の構成する同じ信号配線に接続されていることを特徴とする請求項1ないし5のいずれか1つに記載の半導体装置。前記キャパシタ構造部2は、同心円状もしくは同心多角形状によって構成されていることを特徴とする請求項1ないし6のいずれか1つに記載の半導体装置。前記キャパシタ構造部2は、トレンチ形状によって構成されていることを特徴とする請求項1ないし6のいずれか1つに記載の半導体装置。表面および裏面を有する基板1を用意する工程と、前記基板1の表面から凹部10を形成する工程と、前記凹部10内を含め前記基板1の表面側に第1金属膜11を形成する工程と、前記凹部10内を含め前記第1金属膜11の表面に誘電体膜12を形成する工程と、前記凹部10内を含め前記誘電体膜12の表面側に第2金属膜13を形成する工程と、平坦化処理により、前記第2金属膜13と前記誘電体膜12および前記第1金属膜11のうち前記基板1の表面上に形成されている部分を前記基板1の表面が露出するまで除去することで、前記第2金属膜13によって中心導体2cを構成すると共に前記第1金属膜11によって外側導体2aを構成し、これら中心導体2cと外側導体2aの間に前記誘電体膜12にて構成される誘電体2bが配置されたキャパシタ構造を形成する工程と、前記基板1の裏面を平坦化処理により所定厚さ薄くし、前記第2金属膜13の先端に前記誘電体膜12を残しつつ、前記第1金属膜11を露出させる工程と、前記基板1の表面側において、前記中心導体2cに電気的に接続される上面配線層5を形成する工程と、前記基板1の裏面側において、前記外側導体2aに電気的に接続される下面配線層6を形成する工程とを含んでいることを特徴とする半導体装置の製造方法。前記第1金属膜11を露出させる工程では、前記第2金属膜13の先端に残された前記誘電体膜12を挟んで前記第2金属膜13の先端の反対側に前記第1金属膜11を残すことを特徴とする請求項9に記載の半導体装置の製造方法。表面および裏面を有する基板1を用意する工程と、前記基板1の表面から筒状の第1凹部10を形成する工程と、前記凹部10内を含め前記基板1の表面側に第1金属膜11を形成したのち、平坦化処理により、前記第1金属膜11のうち前記基板1の表面上に形成されている部分を前記基板1の表面が露出するまで除去することで、前記第1金属膜11によって外側導体2aを構成する工程と、前記基板1のうち前記外側導体2a内に残っている部分のうち該外側導体2aよりも浅い深さ分だけ除去し、第2凹部20を形成する工程と、前記第2凹部10内を含め前記第1金属膜11および前記基板1の表面に誘電体膜12を形成する工程と、前記凹部10内を含め前記誘電体膜12の表面側に第2金属膜13を形成する工程と、平坦化処理により、前記第2金属膜13と前記誘電体膜12のうち前記基板1の表面上に形成されている部分を前記基板1の表面が露出するまで除去することで、前記第2金属膜13によって中心導体2cを構成し、該中心導体2cと前記外側導体2aの間に前記誘電体膜12にて構成される誘電体2bが配置されたキャパシタ構造を形成する工程と、前記基板1の裏面を平坦化処理により所定厚さ薄くし、前記第2金属膜13の先端に前記誘電体膜12を残しつつ、前記第1金属膜11を露出させる工程と、前記基板1の表面側において、前記中心導体2cに電気的に接続される上面配線層5を形成する工程と、前記基板1の裏面側において、前記外側導体2aに電気的に接続される下面配線層6を形成する工程とを含んでいることを特徴とする半導体装置の製造方法。しかしながら、特許文献1の半導体装置では、グラウンドプレーンと信号配線との間を確実に絶縁する必要があるが、グラウンドプレーンと信号配線とを確実に絶縁するためには、多層配線などの複雑な構造が必要になり、複雑な工程が必要となる。また、特許文献2の半導体装置では、シリコン基板の表面のうちトレンチキャパシタと対応する部位にトレンチリセス構造を正確に形成しなければならないし、トレンチの先端とGND配線部との間にはシリコン基板が存在するため、電流パスの存在による寄生インダクタンス成分や寄生抵抗成分をゼロに近づけることはできない。本発明は上記点に鑑みて、基板裏面側にグラウンドプレーンと信号配線との絶縁構造を構成しなくても良く、かつ、寄生インダクタンスをゼロに近づけることができる構造の半導体装置およびその製造方法を提供することを目的とする。上記目的を達成するため、請求項1に記載の発明では、表面および裏面を有し、表面から裏面に貫通する貫通孔3が形成された基板1と、基板1の貫通孔3内に、中心導体2cを中心として誘電体2bと外側導体2aとが同軸状に配置されたキャパシタ構造部2と、基板1の表面に形成され、中心導体2cを露出させるコンタクトホール4aが備えられた絶縁膜4と、絶縁膜4上に形成され、コンタクトホール4aを通じて中心導体2cと電気的に接続された上面配線層5と、基板1の裏面に形成され、外側導体2aのみと電気的に接続された下面配線層6とを有し、基板1の裏面側において、中心導体2cの先端と下面配線層6との間には誘電体2bが介在し、誘電体2bと下面配線層6とが絶縁分離された配線基板を備えていることを特徴としている。このように、キャパシタ構造部2を構成する外側導体2aを下面配線層6に直接接触させている。このため、中心導体2cと外側導体2aとの間の誘電体2bを通じてノイズが流れるようにできる。したがって、キャパシタ構造部2と下面配線層6との間の寄生インダクタンス成分や寄生抵抗成分をゼロに近づけることが可能となって、キャパシタ構造部2でフィルタリングされたノイズをより確実に除去することが可能となる。また、中心導体2cについては、誘電体2bを貫通させない構造としているため、中心導体2cとの電気的な接続を行うための配線層を基板1の裏面側に形成する必要がない。このため、基板1の裏面側にはグラウンドプレーンとなる下面配線層6のみを形成すれば良く、中心導体2cとの電気的な接続を行うための配線を備える場合のように多層配線構造などを採用する必要が無くなる。したがって、多層配線構造のような複雑な構造をなくし、複雑な構造を形成するための複雑な工程も行わなくて済むようにできる。例えば、請求項2に記載したように、下面配線層6をグラウンドプレーンとすることができる。この場合、請求項3に記載したように、グラウンドプレーンを構成する下面配線層6は、基板1の裏面全面に形成されるようにすると好ましい。このようにすれば、下面配線層6を基板1の裏面全面に形成するだけで良いため、パターニング工程等が不要で簡単な製造工程により、下面配線層6を形成することができる。請求項4に記載の発明では、基板1の裏面において、誘電体2bが下面配線層6と直接接触していることを特徴としている。このように、誘電体2bについても下面配線層6に直接接触する構造とすれば、下面配線層6とキャパシタ構造部2との間に何も存在していない構造となり、これらの間の寄生インダクタンス成分や寄生抵抗成分をほぼゼロにすることが可能となる。したがって、キャパシタ構造部2でフィルタリングされたノイズをより確実に除去することが可能となる。ただし、請求項5に記載したように、基板1の裏面において、誘電体2bと下面配線層6との間には、基板1の一部が残された構造とされていても良い。請求項6に記載の発明では、キャパシタ構造部2が複数個備えられており、複数個のキャパシタ構造部2の中心導体2cが上面配線層5の構成する同じ信号配線に接続されていることを特徴としている。このようにすれば、よりノイズ除去効果を高めることが可能となる。請求項7に記載の発明では、キャパシタ構造部2は、同心円状もしくは同心多角形状によって構成されていることを特徴としている。このように、同心円状に限らず、同心多角形状によってキャパシタ構造部2を構成することもできる。また、請求項8に示すように、キャパシタ構造部2は、トレンチ形状によって構成されていても良い。以上、請求項1ないし8に記載した配線基板を備えた半導体装置は、例えば以下の製造方法によって製造される。すなわち、請求項9に記載したように、表面および裏面を有する基板1を用意する工程と、基板1の表面から凹部10を形成する工程と、凹部10内を含め基板1の表面側に第1金属膜11を形成する工程と、凹部10内を含め第1金属膜11の表面に誘電体膜12を形成する工程と、凹部10内を含め誘電体膜12の表面側に第2金属膜13を形成する工程と、平坦化処理により、第2金属膜13と誘電体膜12および第1金属膜11のうち基板1の表面上に形成されている部分を基板1の表面が露出するまで除去することで、第2金属膜13によって中心導体2cを構成すると共に第1金属膜11によって外側導体2aを構成し、これら中心導体2cと外側導体2aの間に誘電体膜12にて構成される誘電体2bが配置されたキャパシタ構造を形成する工程と、基板1の裏面を平坦化処理により所定厚さ薄くし、第2金属膜13の先端に誘電体膜12を残しつつ、第1金属膜11を露出させる工程と、基板1の表面側において、中心導体2cに電気的に接続される上面配線層5を形成する工程と、基板1の裏面側において、外側導体2aに電気的に接続される下面配線層6を形成する工程とを含む製造方法により、請求項1ないし4等に記載した構造の半導体装置を製造することができる。この場合において、請求項10に記載したように、第1金属膜11を露出させる工程で、第2金属膜13の先端に残された誘電体膜12を挟んで第2金属膜13の先端の反対側に第1金属膜11を残すようにしても良い。また、請求項11に記載したように、表面および裏面を有する基板1を用意する工程と、基板1の表面から筒状の第1凹部10を形成する工程と、凹部10内を含め基板1の表面側に第1金属膜11を形成したのち、平坦化処理により、第1金属膜11のうち基板1の表面上に形成されている部分を基板1の表面が露出するまで除去することで、第1金属膜11によって外側導体2aを構成する工程と、基板1のうち外側導体2a内に残っている部分のうち該外側導体2aよりも浅い深さ分だけ除去し、第2凹部20を形成する工程と、第2凹部10内を含め第1金属膜11および基板1の表面に誘電体膜12を形成する工程と、凹部10内を含め誘電体膜12の表面側に第2金属膜13を形成する工程と、平坦化処理により、第2金属膜13と誘電体膜12のうち基板1の表面上に形成されている部分を基板1の表面が露出するまで除去することで、第2金属膜13によって中心導体2cを構成し、該中心導体2cと外側導体2aの間に誘電体膜12にて構成される誘電体2bが配置されたキャパシタ構造を形成する工程と、基板1の裏面を平坦化処理により所定厚さ薄くし、第2金属膜13の先端に誘電体膜12を残しつつ、第1金属膜11を露出させる工程と、基板1の表面側において、中心導体2cに電気的に接続される上面配線層5を形成する工程と、基板1の裏面側において、外側導体2aに電気的に接続される下面配線層6を形成する工程とを含む製造方法により、請求項1ないし3、5等に記載した構造の半導体装置を製造することができる。なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、図中、同一符号を付してある。第1実施形態本発明の第1実施形態について説明する。図1は、本実施形態にかかる半導体装置に備えられるキャパシタ構造部を有する配線基板を示した図であり、aが上面図、bがaのA-A’断面図である。以下、この図を参照して、本実施形態にかかる半導体装置に備えられる配線基板について説明する。図1a、bに示すように、シリコン基板1に対してキャパシタ構造部2が形成されている。キャパシタ構造部2は、シリコン基板1の表面から裏面まで貫通する貫通孔3内に形成されている。具体的には、キャパシタ構造部2は、外側導体2aと誘電体2bおよび中心導体2cを有した構成とされている。外側導体2aは、貫通孔3の内壁面に形成されている。本実施形態のキャパシタ構造部2は、シリコン基板1を貫通するように形成した貫通孔3内をすべて埋め尽くすように形成されており、シリコン基板1の表面側からは外側導体2aと誘電体2bおよび中心導体2cが露出し、裏面側からは外側導体2aと誘電体2bが露出した構造となっている。つまり、外側導体2aおよび誘電体2bは、シリコン基板1の表面から裏面にかけてシリコン基板1の厚みと同じ長さ分形成されている。そして、中心導体2cはシリコン基板1の厚みよりも短い長さ分形成され、中心導体2cのうちシリコン基板1の裏面側の先端を覆うように誘電体2bが形成され、中心導体2cの先端がシリコン基板1の裏面側からは露出しない構造とされている。このようなキャパシタ構造部2との電気的な接続を図るべく、シリコン基板1の表面には、絶縁膜4を介して上面配線層5が形成されており、絶縁膜4に形成されたコンタクトホール4aを通じて上面配線層5が中心導体2cと電気的に接続されている。また、シリコン基板1の裏面には、下面配線層6が形成されており、外側導体2aに電気的に接続されていると共に誘電体2bと接触させられている。上面配線層5は、例えば、所望の信号が伝達される信号配線としての役割を果たし、一方向を長手方向として延設され、その先端が信号入力もしくは信号出力が成されるパッド5aとされている。下面配線層6は、グラウンドプレーンを構成し、シリコン基板1の裏面全面に形成されている。したがって、上面配線層5と電気的に接続される中心導体2cは信号電位となり、下面配線層6と電気的に接続される外側導体2aはGND電位となる。そして、中心導体2cの先端と下面配線層6との間には誘電体2bが介在し、中心導体2cは下面配線層6とは絶縁分離されている。このように構成されるキャパシタ構造部2を備えたシリコン基板1により、本実施形態の配線基板が構成されている。このような配線基板は、例えば、上面配線層5のうちパッド5aとは反対側の先端においてLSIの半導体チップが電気的に接続されると共に、パッド5aを通じて外部と電気的に接続される。これにより、配線基板を備えた半導体装置が構成される。このような半導体装置では、信号配線となる上面配線層5を通じて信号入力もしくは信号出力が成される場合において、上面配線層5とグラウンドプレーンを構成する下面配線層6との間にキャパシタ構造部2が備えられた構造となる。このため、信号配線にノイズが重畳された場合に、このノイズがキャパシタ構造部2を通じて下面配線層6に流されるようにできる。これにより、ノイズを除去することが可能となる。そして、このような構造の半導体装置では、キャパシタ構造部2を構成する外側導体2aおよび誘電体2bが下面配線層6に直接接触させられた構造とされている。このため、下面配線層6とキャパシタ構造部2との間に何も存在していない構造となり、これらの間の寄生インダクタンス成分や寄生抵抗成分をゼロに近づけることが可能となって、キャパシタ構造部2でフィルタリングされたノイズをより確実に除去することが可能となる。また、中心導体2cについては、誘電体2bを貫通させない構造としているため、中心導体2cとの電気的な接続を行うための配線層をシリコン基板1の裏面側に形成する必要がない。このため、シリコン基板1の裏面側にはグラウンドプレーンとなる下面配線層6のみを形成すれば良く、中心導体2cとの電気的な接続を行うための配線を備える場合のように多層配線構造などを採用する必要が無くなる。したがって、多層配線構造のような複雑な構造をなくし、複雑な構造を形成するための複雑な工程も行わなくて済むようにできる。続いて、上記のような半導体装置に備えられるキャパシタ構造部2を備えた配線基板の製造方法について説明する。図2~図4は、図1に示すキャパシタ構造部2を備えた配線基板の製造工程を示した断面図である。以下、これらの図を参照して、配線基板の製造方法について説明する。図2aに示す工程まず、シリコン基板1を用意する。このときのシリコン基板1は、図1の状態のときよりも厚くなっている。そして、図示しないが、シリコン基板1の表面側にエッチングマスクを配置し、フォトリソグラフィによってエッチングマスクのうちのキャパシタ構造部2と対応する位置を開口させる。その後、エッチングマスクを用いたエッチングにより、シリコン基板1のうちキャパシタ構造部2と対応する位置に円柱状の凹部10を形成する。このときの凹部10は、後に貫通孔3となる部分であるが、このときには貫通孔3よりも若干深くされる。ただし、凹部10が、シリコン基板1を貫通しない程度の深さとされ、凹部10の底面にシリコン基板1が残る状態としている。そして、エッチングマスクを除去する。図2bに示す工程シリコン基板1の表面側に外側導体2aを形成するための第1金属膜11を成膜する。これにより、凹部10の内壁面にも第1金属膜11が成膜される。図2cに示す工程シリコン基板1の表面側において、第1金属膜11の表面に誘電体2bを形成するための誘電体膜12を成膜する。これにより、凹部10内における第1金属膜11の表面にも誘電体膜12が成膜される。図3aに示す工程シリコン基板1の表面側において、誘電体膜12の表面に中心導体2cを形成するための第2金属膜13を成膜する。これにより、凹部10内における誘電体膜12の表面にも第2金属膜13が成膜される。図3bに示す工程CMPChemicalMechanicalPolishingなどの平坦化処理により、シリコン基板1の表面上において、第2金属膜13や誘電体膜12および第1金属膜11を除去する。これにより、シリコン基板1の表面が露出させられると共に、凹部10内において外側導体2aと誘電体2bおよび中心導体2cが同心円状に配置されたキャパシタ構造部2が構成され、この構造がシリコン基板1の表面側から露出させられた状態となる。図3cに示す工程CMPなどの平坦化処理により、今度はシリコン基板1の裏面側からシリコン基板1を全体的に所定厚さ薄くし、シリコン基板1の裏面から外側導体2aおよび誘電体2bを露出させる。これにより、凹部10の底面を構成していたシリコン基板1の一部が除去され、貫通孔3となる。図4aに示す工程キャパシタ構造部2を含めたシリコン基板1の表面に絶縁膜4を形成する。そして、図示しないが、絶縁膜4の表面側にエッチングマスクを配置し、フォトリソグラフィによってエッチングマスクのうちのコンタクトホール4aと対応する位置を開口させる。その後、エッチングマスクを用いたエッチングにより、絶縁膜4にコンタクトホール4aを形成する。そして、エッチングマスクを除去する。図4bに示す工程絶縁膜4の表面に配線材料となる金属をCVD、蒸着、スパッタなどによって成膜することで上面配線層5を形成したのち、図示しないが、上面配線層5の表面側にエッチングマスクを配置し、フォトリソグラフィによってエッチングマスクのうちの不要部分と対応する位置を開口させる。その後、エッチングマスクを用いたエッチングにより、上面配線層5を所望形状にパターニングする。そして、エッチングマスクを除去する。図4bに示す工程シリコン基板1の裏面側に配線材料となる金属をCVD、蒸着、スパッタなどによって成膜することにより下面配線層6を形成する。このとき、下面配線層6をシリコン基板1の裏面全面に形成するだけで良いため、パターニング工程等が不要で簡単な製造工程とすることができる。これにより、図1に示した半導体装置に備えられるキャパシタ構造部2を備えた配線基板が完成する。この後は、図示しないが上面配線層5の一端においてLSIの半導体チップを電気的に接続したり、パッド5aを通じて外部と電気的に接続することで、半導体装置が完成される。以上説明した本実施形態の半導体装置によれば、キャパシタ構造部2を構成する外側導体2aを下面配線層6に直接接触させている。このため、外側導体2aが下面配線層6と直接接続された構造とされていることから、中心導体2cと外側導体2aとの間の誘電体2bを通じてノイズが流れるようにできる。したがって、キャパシタ構造部2と下面配線層6との間の寄生インダクタンス成分や寄生抵抗成分をゼロに近づけることが可能となって、キャパシタ構造部2でフィルタリングされたノイズをより確実に除去することが可能となる。特に、本実施形態では、誘電体2bについても下面配線層6に直接接触する構造としているため、下面配線層6とキャパシタ構造部2との間に何も存在していない構造となり、これらの間の寄生インダクタンス成分や寄生抵抗成分をほぼゼロにすることが可能となる。したがって、キャパシタ構造部2でフィルタリングされたノイズをより確実に除去することが可能となる。また、中心導体2cについては、誘電体2bを貫通させない構造としているため、中心導体2cとの電気的な接続を行うための配線層をシリコン基板1の裏面側に形成する必要がない。このため、シリコン基板1の裏面側にはグラウンドプレーンとなる下面配線層6のみを形成すれば良く、中心導体2cとの電気的な接続を行うための配線を備える場合のように多層配線構造などを採用する必要が無くなる。したがって、多層配線構造のような複雑な構造をなくし、複雑な構造を形成するための複雑な工程も行わなくて済むようにできる。さらに、シリコン基板1を薄くする工程は必要になるものの、シリコン基板1の裏面全面を均等に除去すれば良いため、特許文献2のようなトレンチキャパシタと対応する箇所においてシリコン基板にトレンチリセス構造を正確に形成する必要もない。第2実施形態本発明の第2実施形態について説明する。本実施形態の半導体装置は、第1実施形態に対してキャパシタ構造部2の構成を変更したものであり、その他に関しては第1実施形態と同様であるため、第1実施形態と異なる部分についてのみ説明する。図5は、本実施形態にかかる半導体装置に備えられるキャパシタ構造部を有する配線基板を示した断面図である。この図に示すように、誘電体2bがシリコン基板1の裏面に備えられた下面配線層6と接触しておらず、誘電体2bと下面配線層6の間にシリコン基板1の一部が残った状態となっている。このように、誘電体2b下面配線層6の間にシリコン基板1の一部が残った状態となっていても、外側導体2aが下面配線層6と直接接続された構造とされていることから、中心導体2cと外側導体2aとの間の誘電体2bを通じてノイズが流れるようにできる。このため、ノイズが誘電体2bと下面配線層6の間に残されたシリコン基板1の一部を経路として流れることはほとんどなく、シリコン基板1の一部が残っていても、ほぼ寄生インダクタ成分および寄生抵抗成分をゼロに近づけることができる。このように、誘電体2b下面配線層6の間にシリコン基板1の一部が残った状態となっていても、ほぼ第1実施形態と同様の効果を得ることができる。続いて、上記のような半導体装置に備えられるキャパシタ構造部2を備えた配線基板の製造方法について説明する。図6~図8は、図5に示すキャパシタ構造部2を備えた配線基板の製造工程を示した断面図である。以下、これらの図を参照して、配線基板の製造方法について説明する。図6aに示す工程まず、シリコン基板1を用意する。このときのシリコン基板1は、図1の状態のときよりも厚くなっている。そして、図示しないが、シリコン基板1の表面側にエッチングマスクを配置し、フォトリソグラフィによってエッチングマスクのうちの外側導体2aと対応する位置を開口させる。このとき開口させる部分は外側導体2aと同等幅の円形の筒形状とし、それより内側にはエッチングマスクが残るようにしている。その後、エッチングマスクを用いたエッチングにより、シリコン基板1のうち外側導体2aと対応する位置に円筒状の凹部10を形成する。このときの凹部10は、後に貫通孔3となる部分であるが、このときには貫通孔3よりも若干深くされる。ただし、凹部10が、シリコン基板1を貫通しない程度の深さとされ、凹部10の底面にシリコン基板1が残る状態としている。そして、エッチングマスクを除去する。図6bに示す工程シリコン基板1の表面側に外側導体2aを形成するための第1金属膜11を成膜する。これにより、凹部10の内壁面にも第1金属膜11が成膜される。図6cに示す工程CMPなどの平坦化処理により、シリコン基板1の表面上において、第1金属膜11を除去する。これにより、シリコン基板1の表面が露出させられると共に、凹部10内において外側導体2aが残される。図7aに示す工程図示しないが、シリコン基板1の表面側にエッチングマスクを配置し、フォトリソグラフィによってエッチングマスクのうちの誘電体2bおよび中心導体2cと対応する位置を開口させる。その後、エッチングマスクを用いたエッチングにより、シリコン基板1のうち外側導体2a内の残っている部分を外側導体2aよりも浅い深さ分だけ除去し、誘電体2bおよび中心導体2cと対応する位置に円筒状の凹部20を形成する。これにより、外側導体2aよりも浅い凹部20が形成される。そして、エッチングマスクを除去する。図7bに示す工程シリコン基板1の表面側において、第1金属膜11の表面に誘電体2bを形成するための誘電体膜12を成膜する。これにより、凹部20内における外側導体2aの表面にも誘電体膜12が成膜される。図7cに示す工程シリコン基板1の表面側において、誘電体膜12の表面に中心導体2cを形成するための第2金属膜13を成膜する。これにより、凹部20内における誘電体膜12の表面にも第2金属膜13が成膜される。図8aに示す工程CMPなどの平坦化処理により、シリコン基板1の表面上において、第2金属膜13や誘電体膜12を除去する。これにより、シリコン基板1の表面が露出させられると共に、凹部20内において誘電体2bおよび中心導体2cが残される。これにより、外側導体2aや誘電体2bおよび中心導体2cが同心円状に配置されたキャパシタ構造部2が構成され、この構造がシリコン基板1の表面側から露出させられた状態となる。図8bに示す工程CMPなどの平坦化処理により、今度はシリコン基板1の裏面側からシリコン基板1を薄くし、シリコン基板1の裏面から外側導体2aおよび誘電体2bを露出させる。これにより、凹部10の底面を構成していたシリコン基板1の一部が除去され、貫通孔3となる。図8cに示す工程第1実施形態で説明した図4a~cの工程と同様に、キャパシタ構造部2を含めたシリコン基板1の表面に絶縁膜4を形成したのちパターニングしてコンタクトホール4aを形成し、さらにその上に上面配線層5を成膜したのちこれをパターニングする。そして、シリコン基板1の裏面側に下面配線層6を成膜する。これにより、図4に示した半導体装置に備えられるキャパシタ構造部2を備えた配線基板が完成する。この後は、図示しないが上面配線層5の一端においてLSIの半導体チップを電気的に接続したり、パッド5aを通じて外部と電気的に接続することで、半導体装置が完成される。以上説明したように、誘電体2b下面配線層6の間にシリコン基板1の一部が残った状態となっていても、外側導体2aが下面配線層6と直接接続された構造とされていることから、中心導体2cと外側導体2aとの間の誘電体2bを通じてノイズが流れるようにできる。このため、ノイズが誘電体2bと下面配線層6の間に残されたシリコン基板1の一部を経路として流れることはほとんどなく、シリコン基板1の一部が残っていても、ほぼ寄生インダクタ成分および寄生抵抗成分をゼロに近づけることができる。これにより、ほぼ第1実施形態と同様の効果を得ることができる。第3実施形態本発明の第3実施形態について説明する。本実施形態では、第1、第2実施形態で示した配線基板を備えた半導体装置の一例について説明する。図9は、本実施形態にかかる半導体装置の断面図である。ここでは、第1実施形態で説明した配線基板を備えた半導体装置を例に挙げるが、第2実施形態で説明した配線基板についても同様の構造の半導体装置とすることができる。図9に示すように、シリコン基板1に対してキャパシタ構造部2を形成した配線基板がリードフレーム30上に搭載されている。シリコン基板1の裏面側の下面配線層6は、リードフレーム30におけるGND部31に接合され、GND部31を通じて外部のGNDとの電気的な接続が図れるようにされている。また、シリコン基板1の表面側の上面配線層5は、はんだバンプ32を介してLSIチップ半導体チップ33の所望箇所と電気的に接続され、半導体チップ33よりも外側に露出している部位において、ボンディングワイヤ34を介してリードフレーム30における外部端子35と電気的に接続されている。このような接続形態とされた各部が、図示しないモールド樹脂によってモールド化され、外部端子35の一部などがモールド樹脂から露出させられることで、半導体装置が構成されている。このように構成される半導体装置は、外部端子35に対して外部信号配線や外部電源およびGNDが電気的に接続されることで、ボンディングワイヤ34や上面配線層5およびはんだバンプ32を通じてLSIチップ33の所望箇所が外部信号配線や外部電源およびGNDにそれぞれ電気的に接続される。したがって、上面配線層5および外部信号配線を通じる経路で信号入力もしくは信号出力が行われるにあたって、キャパシタ構造部2が接続されていることから、その経路にノイズが乗ったときにそのノイズを確実にGND部31に逃がすことができ、効率的にノイズを除去することが可能となる。他の実施形態上記各実施形態では、基板としてシリコン基板1を用いる場合について説明したが、シリコン基板1以外の基板、例えばガラス基板や金属基板などを用いることができる。なお、シリコン基板1の不純物濃度が高い場合や金属基板を用いる場合において、外側導体2aと基板とを絶縁したい場合には、外側導体2aと基板との間に絶縁膜を配置すれば良い。また、上記第1実施形態では、シリコン基板1の裏面において、外側導体2aを誘電体2bが露出するまで除去するようにしたが、例えば図10に示すように、外側導体2aが誘電体2bの先端、つまり誘電体2bを挟んで中心導体2cの先端と反対側に残る構造とされていても良い。この場合でも、外側導体2aが下面配線層6に直接電気的に接続される構造とされることで、第1実施形態と同様の効果を得ることができる。したがって、上述した図3cでの平坦化の際に、少なくとも外側導体2aが露出し、かつ、中心導体2cの底部において誘電体2bが残るようにすれば、上記第1実施形態と同様の効果が得られる。また、上記第1~第3実施形態では、各信号配線に対して1つずつのキャパシタ構造部2が接続される形態について説明した。しかしながら、キャパシタ構造部2を複数個同じ信号配線に接続することもできる。図11は、その一例を示した配線基板の断面図である。この図に示されるように、キャパシタ構造部2をアレイ状に複数個備え、上面配線層5によって構成される同じ信号配線に対して複数個のキャパシタ構造部2を接続するようにしている。このようにすれば、よりノイズ除去効果を高めることが可能となる。さらに、上記第1~第3実施形態では、同軸状に外側導体2aと誘電体2bおよび中心導体2cが備えられたキャパシタ構造部2として、各部が同心円状に配置される構造について説明した。しかしながら、キャパシタ構造部2の構成の一例を示したにすぎず、同軸状の他の構造、例えば四角形などの同心多角形状やトレンチ形状によってキャパシタ構造部2が構成されていても構わない。