"基板の第1主面の上側に、導電性バリア層と、該導電性バリア層の上側に形成された下部電極と、該下部電極の上側に形成された強誘電性の金属酸化物からなるキャパシタ絶縁膜とを備え、及び前記導電性バリア層が、Ti及びAlを含むほかに、任意成分としてNを含むことがあるアモルファス膜であることを特徴とする半導体装置。基板の第1主面の上側に、導電性バリア層と、該導電性バリア層の上側に形成された下部電極と、該下部電極の上側に形成された強誘電性の金属酸化物からなるキャパシタ絶縁膜とを備え、及び前記導電性バリア層が、Ti及びAlを含むほかに、任意成分としてNを含むことがあるアモルファス膜と、該アモルファス膜を挟んで上下に一層ずつ設けられたTi,Al及びNを含む結晶性膜との積層構造を有していることを特徴とする半導体装置。前記アモルファス膜の膜厚を20nm~150nmとすることを特徴とする請求項1又は2に記載の半導体装置。請求項2に記載の半導体装置を製造するにあたり、前記積層構造において、前記アモルファス膜の下側に存在する前記結晶性膜を、1スパッタリングターゲットに関するDCパワー、2成膜室内の気圧、3基板温度、及び4N2ガスとArガスとの混合スパッタガス中におけるN2ガスの体積比率をそれぞれ所定値として、反応性スパッタ法により成膜し、引き続いて、前記アモルファス膜を、A前記1の前記DCパワーを増加させるスパッタ条件変更操作、B前記2の前記成膜室内の前記気圧を減少させるスパッタ条件変更操作、C前記3の前記基板温度を増加させるスパッタ条件変更操作、及び、D前記4の前記N2ガスの前記体積比率を減少させるスパッタ条件変更操作からなる群から選ばれた1以上のスパッタ条件変更操作を行うことにより、成膜することを特徴とする半導体装置の製造方法。特許文献2に開示されている技術を要約すれば、Ir膜及びIrO2膜を緻密にすることで、酸素が拡散する粒界の全長を長くし、その結果、コンタクトプラグ表面に至る酸素の拡散量を減少させるものということができる。つまり、特許文献2の技術は、Ir膜及びIrO2膜の膜質を改良することに主眼が置かれており、下地であるTiAlN膜に関しては、アモルファスであればよいと記載されているのみである。このような技術的背景の下で、この出願の発明者は、酸素の拡散に由来するコンタクトプラグ表面の酸化の問題につき、鋭意検討を行った。その結果、Ir膜及びIrO2膜の膜質よりも、むしろ導電性バリア層であるTiAlN膜の膜質のほうが、酸素の拡散に大きな影響を与えることを見いだした。より詳細には、この出願の発明者は、導電性バリア層であるTiAlN膜の膜質をアモルファスとすれば、導電性バリア層上に堆積される膜Ir膜及びIrO2膜等の膜質の如何にかかわらず、また、コンタクトプラグと層間絶縁膜との境界における段差の有無にかかわらず、酸素の拡散を抑制できることを見いだした。また、この出願の発明者は、このアモルファスなTiAlN膜が、特定の成膜条件でのみ形成されることを見いだした。さらに、発明者は、Nを含有しないTiAl膜であっても、上述したアモルファスなTiAlN膜と同様に酸素の拡散を抑制できることを見いだした。また、この発明の目的は、Ti及びAlを含有するほかに、Nを任意成分として含むことがあるアモルファス膜を導電性バリア層として用いることにより、酸素の拡散を抑制することを可能とした半導体装置及びその製造方法を提供することにある。上述した課題を解決するために、この発明の第1の半導体装置は、基板の第1主面の上側に、導電性バリア層と、導電性バリア層の上側に形成された下部電極と、下部電極の上側に形成された強誘電性の金属酸化物からなるキャパシタ絶縁膜とを備え、及び導電性バリア層が、Ti及びAlを含むほかに、任意成分としてNを含むことがあるアモルファス膜であることを特徴とする。上述した課題を解決するために、この発明の第2の半導体装置は、基板の第1主面の上側に、導電性バリア層と、導電性バリア層の上側に形成された下部電極と、下部電極の上側に形成された強誘電性の金属酸化物からなるキャパシタ絶縁膜とを備え、及び導電性バリア層が、Ti及びAlを含むほかに、任意成分としてNを含むことがあるアモルファス膜と、アモルファス膜を挟んで上下に一層ずつ設けられたTi,Al及びNを含む結晶性膜との積層構造を有していることを特徴とする。上述した半導体装置において、アモルファス膜の膜厚を20nm~150nmとすることが好ましい。上述した課題を解決するために、この発明の半導体装置の製造方法は、上述の半導体装置を製造するにあたり、積層構造において、アモルファス膜の下側に存在する結晶性膜を、1スパッタリングターゲットに関するDCパワー、2成膜室内の気圧、3基板温度、及び4N2ガスとArガスとの混合スパッタガス中におけるN2ガスの体積比率をそれぞれ所定値として、反応性スパッタ法により成膜し、引き続いて、アモルファス膜を、A前記1のDCパワーを増加させるスパッタ条件変更操作、B前記2の成膜室内の気圧を減少させるスパッタ条件変更操作、C前記3の基板温度を増加させるスパッタ条件変更操作、及び、D前記4のN2ガスの体積比率を減少させるスパッタ条件変更操作からなる群から選ばれた1以上のスパッタ条件変更操作を行うことにより、成膜することを特徴とする。この発明によれば、電気抵抗率が6×102μΩcm以下の、Nを任意成分として含むアモルファスなTiAlN膜を得ることができる。このTiAlN膜はアモルファスであるので、膜の内部に粒界が存在しない。よって、このTiAlN膜を強誘電体メモリの導電性バリア層として用いることにより、導電性バリア層の粒界を介した酸素の拡散を効果的に遮断することができる。特に、下部電極中に上述のシームが存在したとしても、このシームは、アモルファスなTiAlN膜を貫通することができない。よって、シームを介して拡散する酸素は、アモルファスなTiAlN膜で効果的にブロックされる。また、Nを任意成分として含むアモルファスなTiAlN膜は、結晶質のTiAlN膜よりも電気抵抗率が小さいので、コンタクトプラグと下部電極との間の電気抵抗を従来よりも減少させることができる。ここで、表1に、以下の説明で用いる用語の定義を示す。表1に示すように、本発明の技術的範囲には、Nを含有しないTiとAlとからなるアモルファスなTiAl合金膜No.1、及び、NとTiとAlとを含有するアモルファスなTiAlN膜No.2の双方が含まれる。そして、これらNo.1及びNo.2を第1相と呼称する。また、本発明の技術的範囲には、NとTiとAlとを含有する結晶性のTiAlN膜No.3は、含まれない。なお、No.3のTiAlN膜を第2相と呼称する。また、以下の説明では、No.1~No.3の膜をTiAlN膜と総称する。この発明は上述のような構成を有しているので、第1相、すなわちアモルファスなTiAlN膜を再現性よく成膜することが可能となる。また、このアモルファスなTiAlN膜を、半導体装置としての強誘電体メモリの導電性バリア層として用いることにより、酸素の拡散によるコンタクトプラグ表面の酸化を抑制することができる。以下、図を参照して、この発明の実施の形態につき説明する。なお、各図は、各構成要素の形状、大きさ及び配置関係について、この発明が理解できる程度に概略的に示したものに過ぎない。また、以下、この発明の好適な構成例について説明するが、各構成要素の材質及び数値的条件などは、単なる好適例に過ぎない。したがって、この発明は、以下の実施の形態には、なんら限定されない。参考例図1~図3を参照して、アモルファス膜の成膜方法、及び成膜されたアモルファス膜の性質につき説明する。図1は、6つの異なる成膜条件で成膜されたアモルファス膜の電気抵抗率とN2分率との関係を示す図である。図2A及びBは、それぞれ、第1相及び第2相のTiAlN膜のXRDX-raydiffractometerの分析結果を示す図である。図3A及びBは、それぞれ、第1相及び第2相のTiAlN膜の断面SEMscanningelectronmicroscope写真である。以下、図1を参照しながら、TiAlN膜の成膜方法につき説明する。図1において縦軸は電気抵抗率μΩcmであり、横軸はN2分率、すなわち、N2ガスとArガスとが混合されたスパッタガス中におけるN2ガスの体積比率N2/N2Arを百分率で示したものである。また、図中に、各成膜条件におけるDCパワーkW及び成膜室内の気圧mTorrを示す。図1に示した種々のTiAlN膜は、単純スパッタ法N2分率=0の場合又は反応性スパッタ法N2分率>0の場合により成膜される。すなわち、スパッタ成膜装置の成膜室内に、図1の横軸に示したN2分率を有するスパッタガスを導入する。そして、基板を陽極とし、スパッタリングターゲットを陰極として両者の間に電圧を印加することにより、スパッタガスをプラズマ化する。なお、この参考例においては、スパッタリングターゲットとしてAlとTiの比率原子数比が50:50のTiAl合金ターゲットを用いている。また、基板下地としては、Si基板を用いている。プラズマ中の陽イオンは、基板とスパッタリングターゲットとの間の電界により加速され、陰極であるスパッタリングターゲット表面に衝突する。この衝突により、スパッタリングターゲットの原子が叩き出され、叩き出された原子はスパッタリングターゲットに対向配置されている基板表面に堆積する。スパッタガス中のN2分率が0よりも大きい場合、上述の堆積の際に、スパッタリングターゲットを構成する原子とスパッタガス中のN2とが反応し、基板上にはNを含有するTiAlN膜が形成される。この場合には、いわゆる反応性スパッタにより成膜が進行する。これに対し、スパッタガス中のN2分率が0の場合、成膜は、いわゆる単純スパッタにより進行し、基板上にはNを含有しない、いわばTiAl合金膜が堆積する。一般に、反応性スパッタにより基板に成膜される膜の膜質は、i基板温度、iiスパッタリングターゲットに関するDCパワー、iii成膜室の気圧、及び、ivスパッタガス中のN2分率により変化する。ここで、DCパワーとは、スパッタリングターゲットすなわち陰極に印加する電圧と当該スパッタリングターゲットを流れる電流との積で与えられる量である。図1においては、iの基板温度を200°Cで一定に保った上で、ii~ivの条件を種々に変更して、基板上に厚みが約100nmのTiAlN膜を成膜した。この結果、得られるTiAlN膜は、大きく2種類に分類されることが明らかとなった。すなわち、電気抵抗率が2×102~6×102μΩcmである膜第1相と、電気抵抗率が1×104~1×105μΩcmである膜第2相とである。詳しくは後述するが、第1相のTiAlN膜が、この発明のTi及びAlを含むほかに任意成分としてNを含むことがあり、電気抵抗率が6×102Ωcm以下のアモルファス膜に相当する。なお、電気抵抗率は、従来周知の4端子法により得られたシート抵抗に、TiAlN膜の膜厚約100nmを乗じて求めた。また、電気抵抗率は、成膜したままの状態の、つまり、成膜後何らの処理たとえば、熱処理等を施さないTiAlN膜について測定した。この出願の発明者は、第1相及び第2相のTiAlN膜のそれぞれにつきXRD分析、及び、断面SEM観察を行った。図2及び図3にその一例を示す。図2A及びBは、それぞれ、第1相及び第2相のTiAlN膜のXRDの分析結果を示す図である。図面の横軸は回折角2θ度であり、及び縦軸は、回折強度任意単位である。図2Aによれば、第1相のTiAlN膜においては、回折角が約33°付近に、Si基板に由来するピークが観測される。しかし、Si基板に由来するピーク以外のピークは観測されていない。このことより、第1相のTiAlN膜は、結晶質ではないことが示唆される。一方、図2Bでは、図2Aで観測されたSi基板由来のピークのほかに、回折角が約37°及び約43°付近に、TiNに由来するピークが観測されている。図3A及びBは、それぞれ、第1相及び第2相のTiAlN膜の断面SEM写真である。なおSEM観察は、倍率10万倍で行った。図3Aによれば、第1相のTiAlN膜では、結晶粒が観察されない。つまり、この倍率で観察する限りは、第1相のTiAlN膜は、均一であり、粒界が存在しないということができる。一方、図3Bによれば、第2相のTiAlN膜では、Si基板の主面に対して垂直に配向する柱状の結晶粒が多数観察されている。つまり、第2相のTiAlN膜は、膜の厚み方向に延在する多数の粒界を有している。図2及び図3より、第1相のTiAlN膜は、結晶質ではなく、アモルファスであることがわかる。それに対し、第2相のTiAlN膜は結晶質であることがわかる。再び図1を参照して、TiAlN膜の第1相アモルファスから第2相結晶質への遷移の挙動、及び、遷移の推測メカニズムに触れつつ、第1相、すなわちこの発明のアモルファス膜を得るための成膜条件スパッタ条件につき説明する。図1には、下記表2に示す6つの成膜条件で成膜されたTiAlN膜の電気抵抗率を示してある。まず、成膜条件1~5に共通して見られるTiAlN膜の膜質の変化の挙動につき説明する。図1より明らかなように、各成膜条件において、N2分率を増加させていくと、得られるTiAlN膜の電気抵抗率は、2×102~6×102μΩcmの範囲で微増していく。電気抵抗率がこの範囲に収まるTiAlN膜が第1相である。第1相において生成されるTiAlN膜は、Nを含有しないTiAl合金膜N2分率=0、又は、比較的少量のNを含有するTiAl合金膜N2分率>0であると推測される。つまり、第1相では、Ti及びAlの量に対してNの量が少なく、Ti及びAlの大部分は、Nと結合することなく合金となっているものと推測される。それゆえ、第1相では、TiAlN膜はアモルファスな状態を保つと推測される。また、第1相においては、N2分率の増加とともに、XRD分析により検出されない程度の量のTiNが、徐々に生成されているものと推測される。TiNは導電性であるが、その電気抵抗率は、TiAl合金N2分率=0の電気抵抗率よりも大きい。したがって、第1相においては、N2分率の増加とともに、TiNが増加し、その結果、TiAlN膜の電気抵抗率が微増するものと推測される。さらにN2分率を増加させていき、TiAlN膜の電気抵抗率が4×102~5×102μΩcmに達すると、TiAlN膜の電気抵抗率は、N2分率の増加に伴い急激に増加し始める。以下、この電気抵抗率の急増する領域を遷移領域と称する。遷移領域においては、N2分率が約10増加する間に、電気抵抗率が約2桁増加する。この原因は、遷移領域においては、それまで金属状態を保ってきたAlが急激に窒化されるためと思われる。すなわち、遷移領域においては、急激にAlNが生成するものと推測される。周知のようにAlNは、電気的に絶縁性であるので、TiAlN膜中でAlNの占める割合が大きくなることにより、TiAlN膜の電気抵抗率が急増するものと推測される。さらにN2分率を増加させていき、電気抵抗率が1×104~4×104μΩcmとなると、TiAlN膜の電気抵抗率の増加率は緩やかとなる。その後は、N2分率の増加に伴い、TiAlN膜の電気抵抗率は1×104~1×105μΩcmの範囲で微増していく。電気抵抗率がこの範囲に収まるTiAlN膜が第2相である。第2相においても電気抵抗率が増加することから、第2相では、N2分率の増加とともに、AlNが新たに生成しているものと推測される。第2相におけるTiAlN膜の電気抵抗率は、1×104μΩcmオーダーであるために、その1/100程度の電気抵抗率を有するTiNが、第2相で生成しているかどうかを図1から判断することはできない。しかし、第2相のTiAlN膜のXRD分析結果図2Bで、TiN由来のピークが観測されていることから、第2相においても、N2分率の増加とともに、TiNが生成しているものと推測される。なお、成膜条件6では、第2相のTiAlN膜のみが観測されている。この原因は、成膜条件6のN2分率の変化範囲40~60が、他の条件よりも狭いためと推測される。よって、成膜条件6においてもN2分率が40未満の領域に、第1相が存在するものと推測される。また、成膜条件1~4は、40未満のN2分率範囲で測定を行っていないが、この範囲においては成膜条件5と同様の傾向を示すものと推測される。成膜条件1~5から得られた結果より、第1相から第2相への遷移に関して、以下に列記する傾向が見られることが明らかとなった。傾向1:DCパワーが等しい場合には、成膜室の気圧が低い方が、より広いN2分率の範囲でTiAlN膜が第1相の状態を保つ。つまり、第1相から第2相へ遷移しにくい。傾向2:成膜室の気圧が等しい場合には、DCパワーが大きい方が、より広いN2分率の範囲でTiAlN膜が第1相の状態を保つ。つまり、第1相から第2相へ遷移しにくい。また、この出願の発明者が行った、基板温度を変化しての実験結果から、下記傾向3が明らかとなった。傾向3:その他の条件DCパワー及び成膜室の気圧が等しい場合には、基板温度が高い方が、より広いN2分率の範囲でTiAlN膜が第1相の状態を保つ。つまり、第1相から第2相へ遷移しにくい。以上のことより、より広いN2分率の範囲で、第1相の、すなわちアモルファスなTiAlN膜を得るためには、DCパワーを大きくし、成膜室の気圧を小さくし、及び基板温度を高くすればよいことが明らかとなった。より広いN2分率の範囲で、第1相のTiAlN膜を得るという観点から、成膜条件1~6を順位付けすると、成膜条件1が最も好適であり、以下、成膜条件2、成膜条件3、成膜条件4、成膜条件5、及び、成膜条件6の順番で好適な程度が減少していく。ただし、成膜条件4と5とは、ほぼ同等である。より詳細には、成膜条件1においては、N2分率が0以上、かつ、70以下の範囲内で第1相のTiAlN膜が得られる。成膜条件2においては、N2分率が0以上、かつ、60以下の範囲内で第1相のTiAlN膜が得られる。成膜条件3においては、N2分率が0以上、かつ、50以下の範囲内で第1相のTiAlN膜が得られる。成膜条件4及び5においては、N2分率が0以上、かつ、40以下の範囲内で第1相のTiAlN膜が得られる。成膜条件6においては、N2分率が40未満の範囲内で第1相のTiAlN膜が得られると推測される。なお、図1では、各成膜条件において、N2分率の変化幅を10間隔としている。そのため、第1相のTiAlN膜が得られるN2分率の上限値40,50,60及び70には、10の誤差が含まれる。すなわち、N2分率の真の上限値は、上限値以上、かつ、上限値10未満であって、TiAlN膜の電気抵抗率が6×102μΩcm以下であるようなN2分率ということができる。より具体的には、成膜条件1の場合には、N2分率の真の上限値は70以上かつ80未満の範囲内に存在する。また、この出願の発明者の評価によれば、第1相のTiAlN膜は、基板温度が100~300°C、DCパワーが0.5~10kW、及び、成膜室の気圧が3~15mTorrの範囲で、N2分率を所望の値とすることにより得られることが明らかとなった。また、第1相のTiAlN膜の酸素拡散阻止能力酸素バリア性は、TiAlN膜中のNの含有量の増加とともに向上すると推測される。上述したように、第1相におけるTiAlN膜の電気抵抗率の増加は、TiAlN膜中におけるTiNの増加、すなわち、TiAlN膜に含有されるNの増加を反映していると推測される。よって、酸素バリア性という観点から見た場合、第1相から第2相へと遷移する直前であって、TiAlN膜が、比較的高い電気抵抗率4×102~5×102μΩcm程度を示すような成膜条件でTiAlN膜を成膜することが好ましい。たとえば、成膜条件1の場合であれば、N2分率を70、より厳密には、70以上80未満の、第1相から第2相へと遷移する直前の所定値とすることが好ましい。成膜条件2の場合は、N2分率を60、より厳密には、60以上70未満の、第1相から第2相へと遷移する直前の所定値とすることが好ましい。成膜条件3の場合は、N2分率を50、より厳密には、50以上60未満の、第1相から第2相へと遷移する直前の所定値とすることが好ましい。成膜条件4及び5の場合は、N2分率を40、より厳密には、40以上50未満の、第1相から第2相へと遷移する直前の所定値とすることが好ましい。また、この出願の発明者の評価によれば、第1相のTiAlN膜は、熱処理に対して安定であり、800°C程度の温度後述のキャパシタ絶縁膜18の焼結温度においても、第2相に遷移することなく、第1相の状態を保つことが明らかとなった。また、この出願の発明者の評価によれば、N2雰囲気においてTiとAlのみからなるアモルファス膜N2分率=0を熱処理したとしても、TiとAlとNとを含むアモルファス膜N2分率>0は得られないことが明らかとなった。つまり、第1相のTiAlN膜のうち、TiとAlとNとを含むアモルファス膜N2分率>0は、反応性スパッタ法によってのみ形成可能である。このように、この参考例の第1相のTiAlN膜は、SEM観察によれば、膜の内部に粒界を有していない。したがって、この膜を強誘電体メモリの導電性バリア層として用いれば、TiAlN膜中に酸素の拡散経路となる粒界が存在しないので、酸素は、TiAlN膜を透過することができない。この結果、導電性バリア層の下側に設けられたコンタクトプラグ表面の酸化を抑制できる。なお、この点については、実施の形態1において詳述する。また、第1相のTiAlN膜は、第2相のTiAlN膜よりも電気抵抗率が小さいので、コンタクトプラグと下部電極との間の電気抵抗を従来よりも減少させることができる。実施の形態1図4を参照して、実施の形態1の半導体装置につき説明する。図4は、半導体装置の一例の断面切り口を示す概略図である。図4を参照して、半導体装置の構成につき説明する。図4に一例として示す半導体装置10は、基板22の主面22a側に形成された強誘電体メモリである。半導体装置10のメモリ搭載部分の断面形状はほぼ台形状である。半導体装置10は、コンタクトプラグ12、導電性バリア層14、下部電極16、キャパシタ絶縁膜18、及び上部電極20等を備えている。コンタクトプラグ12は、基板22の主面22a上に積層された層間絶縁膜24を貫通して設けられている。コンタクトプラグ12の上面12aは、導電性バリア層14の下面14aと電気的に接続されている。また、コンタクトプラグ12の下端部は、基板22の主面22a側に形成された、図示されていないトランジスタ等の素子と電気的に接続されている。ここで、層間絶縁膜24は、たとえば、SiO2膜とする。また、層間絶縁膜24の厚みは、たとえば、800nmとする。また、コンタクトプラグ12は、たとえば、CVD法により形成されたW膜とする。コンタクトプラグ12は、層間絶縁膜24の形成後、公知の方法で、層間絶縁膜24にコンタクトホールを形成し、このコンタクトホールを埋め込んで層間絶縁膜24の全面に、W膜を形成し、しかる後、CMP法により、W膜を層間絶縁膜24の表面まで研磨することにより形成される。なお、発明が解決しようとする課題の欄で説明したように、コンタクトプラグ12と層間絶縁膜24との間には、高さが20~50nm程度の段差26が存在している。この段差26の延長線図中、破線で示す。に沿った下部電極16中には、シーム図示せずが存在している。導電性バリア層14は、層間絶縁膜24の上面24aに形成された電気的に導電性を有する膜である。そして、導電性バリア層14の下面14aは、上述のコンタクトプラグ12と電気的に接続されている。導電性バリア層14は、参考例で説明した第1相、すなわちアモルファスなTiAlN膜からなる。導電性バリア層14の厚みは、たとえば約100nmとする。下部電極16は、Ir膜16a、IrO2膜16b及びPt電極16cを備えており、導電性バリア層14と電気的に接続されている。Ir膜16a、IrO2膜16b及びPt電極16cは、この順序で導電性バリア層14上に成膜されている。Ir膜16aは、金属Irからなり、スパッタ法により成膜される。Ir膜16aは結晶質であり、基板の主面22aに垂直な方向に延在する粒界を有している。Ir膜16aの厚みは、たとえば100nmとする。Ir膜16aは、犠牲膜としての機能を有している。すなわち、Ir膜16aは、キャパシタ絶縁膜18からPt電極16c及びIrO2膜16bを介して拡散する酸素により自らが酸化されることで、導電性バリア層14への酸素の拡散を抑制する。また、IrO2膜16bは、酸化Irからなり、反応性スパッタ法により成膜される。IrO2膜16bは結晶質であり、基板の主面22aに垂直な方向に延在する粒界を有している。IrO2膜16bの厚みは、たとえば約100nmとする。ここで、IrO2膜16bは、Pt電極16cとIr膜16aとを空間的に隔て、両者16a及び16cが直接接触することにより生じる固溶反応を防いでいる。Pt電極16cは、金属Ptからなり、スパッタ法により成膜される。Pt電極16cは結晶質であり、基板の主面22aに垂直な方向に延在する粒界を有している。Pt電極16cの厚みは、たとえば約200nmとする。キャパシタ絶縁膜18は、下部電極16上に設けられている。キャパシタ絶縁膜18は、たとえば、SBTからなり、公知のゾルゲル法により成膜される。キャパシタ絶縁膜18の焼結温度は、たとえば、約800°Cとする。キャパシタ絶縁膜18の厚みは、たとえば約120nmとする。上部電極20は、キャパシタ絶縁膜18上に成膜されている。上部電極20は、金属Ptからなり、スパッタ法により成膜される。上部電極20の厚みは、たとえば約200nmとする。このように、この実施の形態の半導体装置10は、第1相すなわちアモルファスなTiAlN膜からなる導電性バリア層14を備えている。よって、下部電極16に存在するシーム等の粒界を介してキャパシタ絶縁膜18から拡散してくる酸素は、粒界が存在しない導電性バリア層14により効果的に遮断される。この結果、コンタクトプラグ12の上面12a付近の酸化が防がれる。なお、この実施の形態においては、導電性バリア層14の厚みを、約100nmとした。しかし、導電性バリア層14は、酸素の拡散を抑制できる厚みであればよい。より具体的には、導電性バリア層14は、20nm以上、かつ、150nm以下の厚みであることが好適である。導電性バリア層14の厚みが20nm以上であれば、実用上許容できる範囲で、酸素の拡散を抑制することができる。より好適には、導電性バリア層14は、50nm以上であることが好ましい。導電性バリア層14の厚みを50nm以上とすれば、実用上充分なレベルで酸素の拡散を抑制することができる。また、導電性バリア層14の厚みが150nm以下であれば、酸素に対するバリア性を必要充分なレベルに保ちつつ、容易にエッチング加工を行うことができる。また、この出願の発明者の評価によれば、第1相のTiAlN膜が形成される成膜条件は、TiAlN膜が形成される下地の種類によらないことが明らかとなった。つまり、下地が層間絶縁膜24SiO2膜である実施の形態1においても、下地がSi基板である参考例と同じ成膜条件で第1相のTiAlN膜が得られる。また、この実施の形態では、キャパシタ絶縁膜18としてはSBTを用いたが、キャパシタ絶縁膜18はSBTに限らず、PZT及びBST等の公知の強誘電性金属酸化物を用いることができる。実施の形態2図5を参照して、実施の形態2の半導体装置につき説明する。図5は、実施の形態2の半導体装置における導電性バリア層32の断面図である。なお、実施の形態2の半導体装置は、導電性バリア層32が3層構造である点以外は、実施の形態1の半導体装置10と同様の構造である。したがって、実施の形態2の半導体装置では、全体構造の図示及び半導体装置10と共通する構造の説明は省略する。この実施の形態の半導体装置の導電性バリア層32は、下層32a、中間層32b及び上層32cがこの順序で堆積された積層構造をなす。ここで、下層32a及び上層32cは、参考例で説明した第2相すなわち結晶質のTiAlN膜からなる。また、中間層32bは、参考例で説明した第1相すなわちアモルファスなTiAlN膜からなる。つまり、導電性バリア層32は、第1相のTiAlN膜中間層32bを上下に1層ずつ設けられた第2相のTiAlN膜下層32a及び上層32cで挟み込んだ構造である。ここで、下層32a、中間層32b及び上層32cの厚みは、たとえば、それぞれ約50nmとする。つぎに、導電性バリア層32の製造方法につき簡単に説明する。まず、中間層32bの下側に存在する下層32aの成膜を行う。下層32aは、反応性スパッタ法により成膜される。スパッタリングターゲットとしては、参考例と同様のものを用いている。そして、図1において、第2相のTiAlN膜が得られるスパッタ条件で成膜を行う。すなわち、成膜条件1においては、N2分率が80以上の条件で、成膜条件2においては、N2分率が70以上の条件で、成膜条件3においては、N2分率が60以上の条件で、成膜条件4及び5においては、N2分率が50以上の条件で、並びに成膜条件6においては、N2分率が40以上の条件でそれぞれ成膜を行う。そして、下層32aの膜厚が、約50nmとなったところで、一旦成膜を停止する。しかる後、第1相のTiAlN膜である中間層32bを成膜するために、スパッタ条件変更操作を行う。詳細には、以下に列記する操作を単独で又は複数組み合わせて実施する。ADCパワーを増加させる、B成膜室内の気圧を減少させる、C基板温度を増加させる、及びDN2分率を減少させる。たとえば、下層32aが、成膜条件4N2分率:50で成膜されているとする。この場合、図1によれば、第1相のTiAlN膜である中間層32bを成膜するためには、iDCパワーを2kWから3kW成膜条件2へと増加させる、ii成膜室内の気圧を12mTorrから10mTorr成膜条件3へと減少させる、iii基板温度を200°Cから300°Cに増加させる図示せず、及び、ivN2分率を50から40へと減少させる、これらi~ivの操作を単独で又は複数組み合わせて実施すればよい。このようにしてスパッタ条件を変更して中間層32bを成膜する。そして、中間層32bの膜厚が、約50nmとなったところで、再び成膜を停止する。しかる後、再びスパッタ条件変更操作を行い、スパッタ条件を下層32aの成膜時の条件に戻し、この条件で膜厚が約50nmの上層32cの成膜を行う。このように、この実施の形態の導電性バリア層32は、中間層32bが、酸素に対するバリア性を良好に保つ。さらに他の金属膜と固溶反応しやすい中間層32bが、中間層32bよりも安定な下層32a及び上層32cで挟み込まれている。その結果、中間層32bと他の金属膜との直接接触が防がれるので、導電性バリア層32が第1相のTiAlN膜単独からなる場合に比べて、他の金属膜との間で良好な界面を維持できる。より詳細には、参考例で説明したように、第1相アモルファスのTiAlN膜は、いわば、N原子が不足したAlTi合金ということができる。したがって、第1相のTiAlN膜には、内部に未反応なAl原子及びTi原子が多数存在する。その結果、第1相のTiAlN膜が他の金属膜たとえば、コンタクトプラグ12やIr膜16aと接触すると、固溶反応を生じる虞がある。固溶反応を生じると、第1相のTiAlN膜と他の金属膜との間に良好な界面を維持することができなくなる場合もある。それに対し、第2相結晶質のTiAlNにおいては、Al原子及びTi原子は、充分に窒化されているので、他の金属膜と接触しても、固溶反応を生じることがない。この結果、第2相結晶質のTiAlNは、他の金属膜との間に良好な界面を維持することができる。なお、この実施の形態においては、第1相のTiAlN膜中間層32bを、2層の第2相のTiAlN膜下層32a及び上層32cで挟み込んだ積層構造体を、導電性バリア層32として用いる例を示したが、この積層構造体は、たとえば、素子間を電気的に接続する配線としても用いることができる。この場合、第1相のTiAlN膜の電気抵抗率は、第2相のTiAlN膜よりも小さいので、積層構造体全体としてみた場合には、電流は電気抵抗率の小さい第1相のTiAlN膜を選択的に流れる。よって、第1相のTiAlN膜と第2相のTiAlN膜とを積層した積層構造体は、第2相のTiAlN膜のみからなる配線よりも、電流を流しやすい。また、第1相及び第2相のTiAlN膜は、水素バリア性を有しているので、上述の積層構造体を上部電極20に接続する配線として好適に用いることができる。このようにすることにより、この積層構造体が、上部電極20側からキャパシタ絶縁膜18へと向かう水素の拡散を抑制するので、キャパシタ絶縁膜18の劣化を防止することができる。また、積層構造体を配線として用いる場合には、断面構造を3層構造とすることは必要ではない。第1相のTiAlN膜と他の金属膜と間に、第2相のTiAlN膜が設けられており、これにより、第1相のTiAlN膜と他の金属膜との直接接触が防がれていれば、2層構造としてもよい。また、積層構造体において、第1相のTiAlN膜と他の金属膜との直接接触を防止する膜は、第2相のTiAlN膜には限定されない。たとえば、TiN膜やTaN膜等を用いることができる。また、導電性バリア層32の成膜において、下層32a→中間層32b及び中間層32b→上層32cへのスパッタ条件変更にあたっては、スパッタリングターゲット表面の状態が安定するまでの期間、スパッタリングターゲットと基板との間に、シャッターを介在させることが好ましい。このようにすることにより、スパッタリングターゲット表面が不安定な期間にスパッタされた原子の基板への堆積を防ぐことが可能となり、下層32aと中間層32bとの界面及び中間層32bと上層32cとの界面が明確となる。"