単結晶半導体基板上に非晶質半導体層を形成する工程と、前記単結晶半導体基板に、イオンを照射して損傷領域を形成する工程と、前記単結晶半導体基板を、前記非晶質半導体層及び絶縁層を介して支持基板と貼り合わせる工程と、加熱処理を行い、前記損傷領域において前記単結晶半導体基板を分断するとともに、前記非晶質半導体層を固相成長させる工程とを有することを特徴とする半導体基板の作製方法。単結晶半導体基板上に非晶質半導体層を形成する工程と、前記単結晶半導体基板に、イオンを照射して損傷領域を形成する工程と、前記単結晶半導体基板を、前記非晶質半導体層及び絶縁層を介して支持基板と貼り合わせる工程と、第1の加熱処理を行い、前記損傷領域において前記単結晶半導体基板を分断する工程と、第2の加熱処理を行い、前記非晶質半導体層を固相成長させる工程とを有することを特徴とする半導体基板の作製方法。単結晶半導体基板にイオンを照射して損傷領域を形成する工程と、前記単結晶半導体基板上に、非晶質半導体層を形成する工程と、前記単結晶半導体基板を、前記非晶質半導体層及び絶縁層を介して支持基板と貼り合わせる工程と、加熱処理を行い、前記損傷領域において前記単結晶半導体基板を分断するとともに、前記非晶質半導体層を固相成長させる工程とを有することを特徴とする半導体基板の作製方法。単結晶半導体基板にイオンを照射して損傷領域を形成する工程と、前記単結晶半導体基板上に、非晶質半導体層を形成する工程と、前記単結晶半導体基板を、前記非晶質半導体層及び絶縁層を介して支持基板と貼り合わせる工程と、第1の加熱処理を行い、前記損傷領域において前記単結晶半導体基板を分断する工程と、第2の加熱処理を行い、前記非晶質半導体層を固相成長させる工程とを有することを特徴とする半導体基板の作製方法。請求項1乃至請求項4のいずれか一において、前記非晶質半導体層は、希釈しないシラン系ガスを原料として用い、プラズマCVD法により形成することを特徴とする半導体基板の作製方法。特許文献1に記載の方法では、水素イオンの注入により単結晶シリコン基板の結晶性や平坦性が損なわれるため、転載後の単結晶シリコン層に欠陥が生じてしまう。また、特許文献1に記載の方法では、気相エピタキシャル成長における成膜速度を向上させることが困難であるため、量産性が低いという問題がある。そこで、半導体基板において、転載後の単結晶半導体層の欠陥を低減し、かつ、厚膜化を実現することを課題の一とする。また、半導体基板又は半導体装置において、量産性を向上することを課題の一とする。開示する作製方法では、単結晶半導体基板上に非晶質半導体層を形成した後、該単結晶半導体基板と支持基板とを絶縁層を介して貼り合わせ、該単結晶半導体基板の一部を非晶質半導体層とともに支持基板上に転載する。そして、非晶質半導体層を固相エピタキシャル成長固相成長ともいうさせることで、支持基板上に厚い単結晶半導体層を形成する。本発明の一態様は、単結晶半導体基板上に非晶質半導体層を形成する工程と、単結晶半導体基板に、イオンを照射して損傷領域を形成する工程と、単結晶半導体基板を、非晶質半導体層及び絶縁層を介して支持基板と貼り合わせる工程と、加熱処理を行い、損傷領域において単結晶半導体基板を分断するとともに、非晶質半導体層を固相成長させる工程とを有する半導体基板の作製方法である。本発明の他の一態様は、単結晶半導体基板上に非晶質半導体層を形成する工程と、単結晶半導体基板に、イオンを照射して損傷領域を形成する工程と、単結晶半導体基板を、非晶質半導体層及び絶縁層を介して支持基板と貼り合わせる工程と、第1の加熱処理を行い、損傷領域において単結晶半導体基板を分断する工程と、第2の加熱処理を行い、非晶質半導体層を固相成長させる工程とを有する半導体基板の作製方法である。本発明の他の一態様は、単結晶半導体基板にイオンを照射して損傷領域を形成する工程と、単結晶半導体基板上に、非晶質半導体層を形成する工程と、単結晶半導体基板を、非晶質半導体層及び絶縁層を介して支持基板と貼り合わせる工程と、加熱処理を行い、損傷領域において単結晶半導体基板を分断するとともに、非晶質半導体層を固相成長させる工程とを有する半導体基板の作製方法である。本発明の他の一態様は、単結晶半導体基板にイオンを照射して損傷領域を形成する工程と、単結晶半導体基板上に、非晶質半導体層を形成する工程と、単結晶半導体基板を、非晶質半導体層及び絶縁層を介して支持基板と貼り合わせる工程と、第1の加熱処理を行い、損傷領域において単結晶半導体基板を分断する工程と、第2の加熱処理を行い、非晶質半導体層を固相成長させる工程とを有する半導体基板の作製方法である。上記において、非晶質半導体層は、希釈しないシラン系ガスを原料として用い、プラズマCVD法により形成してもよい。なお、本明細書において、単結晶とは、結晶構造が一定の規則性を持って形成されており、どの部分においても結晶軸が一定の方向を向いているものをいう。ただし、欠陥や格子歪みなどの規則性の乱れを有していてもよい。また、本明細書において、半導体基板とは、SOI基板などのように、支持基板上に絶縁層を介して半導体層が設けられているものをいう。本発明の一態様は、支持基板上に形成された単結晶半導体層において、厚膜化を実現することができる。また、本発明の一態様は、半導体基板又は半導体装置の量産性を向上させることができる。また、本発明の一態様は、単結晶半導体層の転載不良を低減することができる。本発明の実施の形態について、図面を用いて以下に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなく、その形態及び詳細を様々に変更しうることは当業者であれば容易に理解される。したがって、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同じものを指す符号は異なる図面間で共通して用いる。実施の形態1本実施の形態では、半導体基板の構造及び作製方法の一例について説明する。図1を用いて半導体基板の作製方法を説明する。まず、支持基板101ベース基板ともいうを用意する図1A参照。支持基板101は、ガラス基板、プラスチック基板、セラミック基板、石英基板、サファイア基板などの絶縁体でなる基板、シリコンなどの半導体でなる基板、金属やステンレスなどの導電体でなる基板を用いることができる。ガラス基板としては、歪み点が580°C以上730°C以下であるものを用いると良い。また、ガラス基板は無アルカリガラス基板であることが好ましい。無アルカリガラス基板には、例えば、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスなどのガラス材料が用いられている。安価なガラス基板、プラスチック基板を用いることで、コストを低減することができる。また、支持基板101の表面に、単層又は積層の絶縁層を形成しても良い。該絶縁層を設けることにより、支持基板101に不純物アルカリ金属やアルカリ土類金属などが含まれている場合には、当該不純物が半導体層へ拡散することを防止できる。絶縁層の材料としては、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコンなどを挙げることができる。なお、酸化窒化シリコンとは、窒素よりも酸素の含有量が多いものであり、窒化酸化シリコンとは、酸素よりも窒素の含有量が多いものである。ここで、含有量の比較は、ラザフォード後方散乱法及び水素前方散乱法の測定結果に基づいて行うこととする。次に、単結晶半導体基板103を用意する図1B参照。単結晶半導体基板103としては、シリコン、シリコンゲルマニウム、ガリウムヒ素、又はインジウムリン等の半導体材料を用いた基板が挙げられる。ここでは、単結晶シリコン基板を用いる。そして、単結晶半導体基板103上に、非晶質半導体層105を形成する図1B参照。非晶質半導体層105の材料は、単結晶半導体基板103の材料に合わせて選択する。ここでは、非晶質半導体層105は、非晶質シリコンアモルファスシリコンともいう層とすればよい。この場合、原料ガスとしてシラン系ガス例えばモノシラン又はジシラン等を供給し、プラズマCVD法により、非晶質シリコン層の成膜を行う。成膜温度は、200°C以上400°C以下とすればよい。ここで、シラン系ガスの希釈率を小さくすることで、非晶質シリコン層の成膜速度を向上させることができる。例えば、希釈率を0倍より大きく且つ2倍以下とする。具体的には、シラン200sccmに対して水素ガス希釈ガスを0sccmより多く且つ200sccm以下として希釈すればよい。更に、シラン系ガスを希釈せずに用いることで、より成膜速度を向上させることができる。なお、希釈せずに用いるとは、意図的に希釈しないことを指す。そのため、残留ガス等が意図せず導入された場合も、希釈していないものとする。次に、単結晶半導体基板103に、損傷領域107脆化層ともいうを形成する図1B参照。損傷領域107は、電界で加速されたイオンイオンビームを単結晶半導体基板103に照射し、単結晶半導体基板103の表面から所定の深さにイオンを導入することで、形成することができる。ここで、イオンの導入は、単結晶半導体基板103において、非晶質半導体層105が形成された側から行う。また、イオンの導入は、水素、不活性元素またはハロゲンを用いて、イオンドーピング法又はイオン注入法により行うことができる。不活性元素としては、例えばヘリウムが挙げられ、ハロゲンとしては、例えばフッ素が挙げられる。次いで、単結晶半導体基板103を、絶縁層109を介して支持基板101と貼り合わせる図1C参照。絶縁層109は、2つの基板を貼り合わせるための接合層として機能するものであり、単結晶半導体基板103側若しくは支持基板101側の一方に形成すればよい。また、絶縁層109は、CVD法により、酸化物又は窒化物等を、単層又は積層させて形成すればよい。具体的な材料としては、酸化シリコン、窒化シリコン、酸化窒化シリコン、又は窒化酸化シリコン等が挙げられる。なお、貼り合わせを行う前に、2つの基板の貼り合わせ面接合面ともいうに表面処理を行うことが好ましい。表面処理を行うことで、親水性又は清浄性が向上し、貼り合わせの際の接合強度を向上させることができる。なお、表面処理は、2つの基板の少なくとも一方に行えばよい。また、絶縁層109が形成されている場合は、絶縁層109の表面に対して行う。なお、表面処理としては、ウェット処理オゾン水洗浄、メガソニック洗浄、又は2流体洗浄等又はドライ処理紫外線処理、オゾン処理、プラズマ処理、又はラジカル処理等が挙げられる。また、これらを組み合わせて行ってもよい。次に、貼り合わされた2つの基板に対して加熱処理を行い、損傷領域107において、単結晶半導体基板103を分断分離ともいうする。この分断により、単結晶半導体基板103の一部からなる単結晶半導体層111を、支持基板101上に転載することができる図1D参照。加熱処理は、500°C以上、且つ、支持基板101の歪み点未満の温度で行えばよい。更に、ここでの加熱処理により、非晶質半導体層105を固相エピタキシャル成長固相成長ともいうさせる。この固相成長により、非晶質半導体層105が結晶化された単結晶半導体層113を、支持基板101上に形成することができる。すなわち、支持基板101上には、絶縁層109を介して、単結晶半導体層113及び単結晶半導体層111が積層される。このように、2つの単結晶半導体層を積層させることにより、厚膜化を行うことができる。なお、ここでの加熱処理は2段階で行ってもよい。第1の加熱処理により上記のように分断を行い、第2の加熱処理により上記のように固相成長させればよい。第2の加熱処理は、第1の加熱処理より高い温度で行うことが好ましい。以上のように、半導体基板115が作製される。固相成長は気相成長と比較して成膜速度が速いため、本実施の形態の作製方法を用いることで、スループットを向上させることができる。その結果、半導体基板の量産性を向上させることができる。また、非晶質半導体層105は、損傷領域107を形成する際のイオンの照射により結晶性が壊れることがないため、単結晶半導体層の転載不良を防止することができる。また、非晶質半導体層を形成する際に原料ガスの希釈率を小さくする場合、固相成長された単結晶半導体層の結晶性を向上させることができる。その理由を、シリコン層を形成する場合を例に説明する。まず、希釈率を小さくすることで、成膜された非晶質シリコン層中には、シラン系ガス例えばモノシランに起因するSi-H結合が多量に含まれる。そして、固相成長の際に、Si-H結合から水素が離脱することで、シリコンが再配列し、単結晶シリコン層の結晶性が高まる。このように、希釈率を低減した成膜工程と、固相成長工程とが相俟って結晶性を向上させるものである。更に、シラン系ガスを希釈せずに用いることで、より結晶性を向上させることができる。一方、希釈率を大きくする場合、希釈ガス例えば水素ガス又はアルゴンガス等に含まれる水素又はアルゴン等がSi-H結合を分解することで、非晶質シリコン層中の水素が低減されるため、シリコンの再配列は抑制される。以上の理由により、単結晶半導体層の結晶性を向上させる場合、シラン系ガスの希釈率を小さくする、更には希釈せずに用いることが好ましい。本実施の形態は、他の実施の形態と適宜組み合わせて実施することができる。実施の形態2本実施の形態では、半導体装置の構造及び作製方法について、実施の形態1と異なる一例を説明する。実施の形態1は、図1Bで示す工程において、非晶質半導体層105の成膜後に、損傷領域107を形成するものである。これに対し、本実施の形態では、損傷領域107の形成後に、非晶質半導体層105を成膜することを特徴とする。その他の構成については、実施の形態1と同様である。以下では、実施の形態1の方法によって作製した半導体基板サンプルAというと実施の形態2の方法によって作製された半導体基板サンプルBとを、データを示して比較する。まず、サンプルAの具体的な作製方法を示す。まず、単結晶シリコン基板上に、プラズマCVD法により非晶質シリコン層を成膜した。ついで、単結晶シリコン基板に、ドーピング法を用いて水素イオンを添加し、損傷領域を形成した。そして、単結晶シリコン基板を、窒化酸化シリコン層が形成されたガラス基板と貼り合わせ、分断とともに固相成長させ、ガラス基板上に単結晶シリコン層を転載した。ここで、プラズマCVD法の成膜条件は、原料ガスとしてモノシランを希釈せずに用い、成膜温度を250°Cとした。また、分断及び固相成長の際の加熱温度は、600°Cとした。また、サンプルBの作製方法は、単結晶シリコン基板に水素イオンを添加した後、非晶質シリコン層を形成した点において、サンプルAと異なる。その他は、サンプルAと同様にして作製した。そして、作製されたサンプルA及びサンプルBの構造は、いずれもガラス基板glass上に窒化酸化シリコン層SiNOを介して単結晶シリコン層c-Siが設けられたものである。以下に、サンプルA及びサンプルBの測定結果を示す。図6は、単結晶シリコン層c-Siの断面TEM像左図及びラマン分光測定の結果右図である。図6AがサンプルAのデータであり、図6BがサンプルBのデータである。なお、ラマン分光測定の結果においては、単結晶シリコン層の面内の3カ所について半値全幅をプロットした。また、該3カ所における平均半値全幅も示した。断面TEM像より、サンプルA図6Aは、サンプルB図6Bと比べて、単結晶シリコン層c-Siの表面の平坦性が高いことが認められた。ラマン分光測定の結果より、サンプルB図6Bは、サンプルA図6Aと比べて、平均半値全幅が小さく単結晶シリコン層c-Siの結晶性が高いことが認められた。以上のように、実施の形態1の方法サンプルAでは平坦性の高い単結晶シリコン層が得られ、実施の形態2の方法サンプルBでは結晶性が高い単結晶シリコン層が得られることが確認できた。本実施の形態は、他の実施の形態と適宜組み合わせて実施することができる。実施の形態3本実施の形態では、半導体装置の作製方法の一例を説明する。図2及び図3を用いて、上記実施の形態で作製した半導体基板により薄膜トランジスタTFTともいうを作製する方法を説明する。まず、半導体基板として、実施の形態1の方法により作製された半導体基板を用意する図2A参照。半導体基板は、支持基板101上に絶縁層109を介して単結晶半導体層201が設けられている。単結晶半導体層201は、図1Eのように単結晶半導体層111及び単結晶半導体層113を積層させたものである。なお、単結晶半導体層201の表面に、エッチング処理例えばドライエッチング又はウェットエッチングや、研磨処理例えばCMPなどの平坦性を向上させる処理を行ってもよい。また、半導体基板として、実施の形態2の方法により作製されたものを用いてもよい。また、単結晶半導体層201に、TFTのしきい値電圧を制御するための不純物元素を添加してもよい。不純物元素としては、例えば、pチャネル型のTFTを形成する領域にホウ素、アルミニウム、又はガリウムなどのp型の導電性を付与するアクセプタを添加し、nチャネル型のTFTが形成される領域に、リン又はヒ素などのn型の導電性を付与するドナーを添加すればよい。次に、単結晶半導体層201をエッチングし、島状の半導体層203、205を形成する図2B。なお、半導体層203はnチャネル型のTFTの半導体層として機能し、半導体層203はpチャネル型のTFTの半導体層として機能する。次いで、半導体層203、205上に絶縁層207を形成する。そして、半導体層203上に絶縁層207を介して導電層209を形成するとともに、半導体層205上に絶縁層207を介して導電層211を形成する図2C参照。なお、絶縁層207はTFTのゲート絶縁層として機能し、導電層209はTFTのゲート電極として機能する。絶縁層207は、酸化シリコン又は窒化シリコンなどを用いて、単層又は積層で形成することができる。導電層209、211は、モリブデン、チタン、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウム等の金属材料又はこれらを主成分とする合金材料を用いて、単層又は積層により形成することができる。次に、半導体層203にn型の低濃度不純物領域213を形成し、半導体層205にp型の高濃度不純物領域217を形成する図2D参照。詳細には、半導体層205をレジストで覆い、半導体層203にドナーとなる不純物元素を添加する。そして、該レジストを除去した後、同様に半導体層203をレジストで覆い、半導体層205にアクセプタとなる不純物元素を添加する。なお、高濃度不純物領域217は、ソース領域又はドレイン領域として機能する。ここで、導電層209及び導電層211をマスクとして不純物元素を添加することで、自己整合的に低濃度不純物領域213及び高濃度不純物領域217を形成することができる。なお、不純物元素の添加は、イオンドーピング法又はイオン注入法などにより行えばよい。そして、半導体層203の導電層209と重なる領域は、チャネル形成領域215となる。また、半導体層205の導電層211と重なる領域は、チャネル形成領域219となる。なお、上記工程と順序を逆にして、半導体層205に高濃度不純物領域217を形成した後、半導体層203に低濃度不純物領域213を形成してもよい。次に、半導体層203を覆うレジストを除去した後、プラズマCVD法などによって絶縁層を形成する。そして、この絶縁層に垂直方向の異方性エッチングを行うことで、導電層209、211の側面に接する絶縁層サイドウォールともいう221、223を形成する図3A参照。なお、ここでの異方性エッチングにより、絶縁層207もエッチングされる。次に、半導体層205をレジスト225で覆い、半導体層205にドナーとなる不純物元素を添加してn型の高濃度不純物領域227を形成する図3B参照。ここで、導電層209および絶縁層221をマスクとして不純物元素を添加することで、自己整合的に高濃度不純物領域227を形成することができる。なお、高濃度不純物領域227は、低濃度不純物領域213より不純物濃度が高い。また、高濃度不純物領域227と高濃度不純物領域217とは、同程度の不純物濃度である。不純物濃度は、不純物元素を添加する際のドーズ量により調整すればよい。なお、高濃度不純物領域227は、ソース領域又はドレイン領域として機能する。また、低濃度不純物領域213により、耐圧を高めることができる。次に、ドナー及びアクセプタの活性化のための加熱処理を行う。その後、レジスト225を除去する。次いで、絶縁層229、絶縁層231、及び導電層233を形成する図3C。絶縁層229は、窒化シリコンまたは窒化酸化シリコンを用いて形成することができる。絶縁層231は、酸化シリコン、BPSGBoronPhosphorusSiliconGlassなどの無機材料、または、ポリイミド、アクリルなどの有機材料を用いて形成することができる。導電層233は、絶縁層229及び絶縁層231にコンタクトホールを形成した後、薄膜トランジスタと電気的に接続するように形成する。導電層233は、モリブデン、チタン、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウム等の金属材料又はこれらを主成分とする合金材料を用いて、単層又は積層により形成することができる。なお、導電層233は、ソース電極又はドレイン電極として機能する。以上の工程により、nチャネル型のTFT及びpチャネル型のTFTを有する半導体装置を作製することができる。本実施の形態では、TFTの作製方法を説明したが、TFTの他、容量、抵抗などTFTと共に各種の半導体素子を形成することができる。また、上記半導体素子を用いて、様々な電子機器を作製することができる。電子機器の一例としては、テレビ、パーソナルコンピュータ、ビデオカメラ、デジタルカメラ、ナビゲーションシステム又は携帯情報端末携帯電話、電子書籍又は携帯型ゲーム機等などの表示装置が挙げられる。これら表示装置の表示部又は周辺部に、上記半導体素子を用いた回路を設けることができる。また、電子機器の他の一例としては、表示部を必須としないものでもよく、例えば、無線タグ、認証装置、照明装置又は空調機などの様々な装置が挙げられる。これらの装置に上記半導体素子を用いた回路を設けることができる。上記回路としては、画素回路、駆動回路、演算回路、センサ回路、電源回路又はメモリ回路など、上記半導体素子を用いることが可能な回路が挙げられる。本実施の形態は、他の実施の形態と適宜組み合わせて実施することができる。実施の形態4本実施の形態では、光電変換装置の構造及び作製方法について一例を説明するまず、支持基板101を用意する図4A参照。材料等は、実施の形態1と同様である。次に、単結晶半導体基板103を用意する図4B参照。単結晶半導体基板103は、一導電型を有する基板を用いることができる。ここではp型を用いる。単結晶半導体基板103上に、i型の非晶質半導体層301、n型の非晶質半導体層303を順に形成する。i型の非晶質半導体層301としてシリコン層を形成する場合は、原料として、シラン系ガスを用い、プラズマCVD法等により形成することができる。なお、i型の半導体は、p型もしくはn型の導電性を付与する不純物元素を添加せずに形成された、いわゆる真性な半導体であることが好ましい。しかしながら、厳密に真性な半導体とすることは困難であり、わずかにp型もしくはn型を示してしまう。そのため、i型の半導体とは、このような実質的に真性な半導体を含むものとする。n型の非晶質半導体層303としてシリコン層を形成する場合は、原料として、シラン系ガス及びn型を付与する不純物元素例えばリンを含んだガス例えばホスフィンを用い、プラズマCVD法等により形成することができる。また、非晶質半導体層を形成した後、n型を付与する不純物元素をドーピングしてもよい。ここで、シラン系ガスの希釈率を小さくすることで、非晶質シリコン層の成膜速度を向上させることができる。例えば、希釈率を0倍より大きく且つ2倍以下とする。具体的には、シラン200sccmに対して水素ガス希釈ガスを0sccmより多く且つ200sccm以下として希釈すればよい。更に、シラン系ガスを希釈せずに用いることで、より成膜速度を向上させることができる。次に、単結晶半導体基板103に、損傷領域107を形成する。損傷領域107の形成方法は、実施の形態1と同様である。なお、実施の形態2のように、損傷領域107を形成した後、非晶質半導体層301、303を形成してもよい。次いで、非晶質半導体層303上に導電層305を形成する。なお、導電層305を形成した後、損傷領域107を形成してもよい。導電層305は、光電変換装置の受光面と対向する面側の電極として機能し、反射性を有する材料で形成する。反射性を有する材料としては、アルミニウム、銀、チタン、タンタル、タングステン、モリブデン、銅から選ばれた金属、または該金属を主成分とする合金材料もしくは化合物材料を用いる。また、導電層305は、蒸着法又はスパッタリング法等により、これらの材料を単層又は積層で形成することができる。次いで、単結晶半導体基板103を、絶縁層109を介して支持基板101と貼り合わせる図4C参照。その後、損傷領域107において単結晶半導体基板103と支持基板101とを分断し、非晶質半導体層301、303を固相成長させる図4D参照。貼り合わせ、分断、及び固相成長は、実施の形態1と同様にして行えばよい。以上の工程により、支持基板101上に、絶縁層109を介して、導電層305、n型の単結晶半導体層313、i型の単結晶半導体層311、及びp型の単結晶半導体層309が積層される。なお、n型の単結晶半導体層313は、n型の非晶質半導体層303が固相成長されたものである。同様に、i型の単結晶半導体層311は、i型の非晶質半導体層301が固相成長されたものである。そして、p型の単結晶半導体層309は、p型の単結晶半導体基板103の一部からなり、上記分断によって支持基板101上に転載されたものである。n型の単結晶半導体層313、i型の単結晶半導体層311、及びp型の単結晶半導体層309は、光電変換装置における光電変換層315として機能する。次いで、光電変換層315上に導電層317を形成する図4E参照。導電層317は、光電変換装置の受光面側の電極として機能し、透光性を有する材料を用いて形成される。透光性を有する材料としては、酸化インジウム、酸化インジウム酸化スズ合金ITOともいう、酸化インジウム酸化亜鉛合金IZOともいう、酸化亜鉛、ガリウムを添加した酸化亜鉛などを用いることができる。なお、導電層317を設けなくてもよい。なお、図4Eに示すように、導電層317上に、グリッド電極として機能する導電層319を設けてもよい。導電層319を、導電層317に接して設けることで、導電層317の抵抗損失を低減できる。特に、高照度下での電気特性を向上させることができる。なお、導電層317を設けない場合、導電層319は光電変換層315上に形成される。導電層319は、材料として、銀、銅、アルミニウム、パラジウム等の金属元素を用いて、印刷法等により、単層又は積層して形成することができる。なお、導電層319の平面形状をグリッド状にすることで、受光面積を向上させることができる。以上のようにして、光電変換装置を作製することができる。光電変換装置は、太陽電池や光センサ等に適用することができる。なお、本実施の形態では、pin構造の光電変換装置を示したが、pn構造としてもよい。pn構造の場合は、i型の単結晶半導体層313を形成しない。また、導電層305側支持基板101側から受光を行う構造としてもよく、導電層317側及び導電層305側の両方から受光を行う構造としてもよい。これらの構造のように導電層305側から受光を行う場合、導電層305は透光性を有する材料を用いて形成することが好ましい。また、単結晶半導体基板103は、n型のものを用いてもよい。その場合、非晶質半導体層303をp型とすればよい。そのため、固相成長後の単結晶半導体層313もp型となる。すなわち、非晶質半導体層303及び単結晶半導体層313は、単結晶半導体基板103と反対の導電型を有していればよい。なお、p型の非晶質半導体層303としてシリコン層を形成する場合、原料としては、シラン系ガス及びp型を付与する不純物元素例えばボロンを含んだガス例えばジボランを用い、プラズマCVD法等により形成することができる。また、非晶質半導体層を形成した後、p型を付与する不純物元素をドーピングしてもよい。本実施の形態は、他の実施の形態と適宜組み合わせて実施することができる。実施の形態5本実施の形態では、光電変換装置の構造及び作製方法について、実施の形態4とは異なる一例を説明する。まず、支持基板101を用意する図5A参照。材料等は、実施の形態1と同様である。次に、単結晶半導体基板103を用意する図5B参照。単結晶半導体基板103は、一導電型を有する基板を用いることができる。ここではp型を用いる。単結晶半導体基板103上に、p型の非晶質半導体層401、i型の非晶質半導体層301、n型の非晶質半導体層303を順に形成する。なお、n型、i型、p型の順に形成してもよい。非晶質半導体層の形成工程等は、実施の形態4と同様である。次いで、損傷領域107の形成工程、及び導電層305の形成工程を行う。そして、単結晶半導体基板103と支持基板101との貼り合わせ工程、分断工程、及び固相成長工程を行う図5C、D参照。これらの工程は、実施の形態4等と同様に行う。以上の工程により、支持基板101上に、絶縁層109を介して、導電層305、n型の単結晶半導体層313、i型の単結晶半導体層311、p型の単結晶半導体層411、及び単結晶半導体基板103の一部からなる単結晶半導体層309が積層される。その後、単結晶半導体層309に、エッチング処理例えばドライエッチング又はウェットエッチングや、研磨処理例えばCMPなどを行う。これらの処理により、単結晶半導体層309を除去するとともに、露出する単結晶半導体層411の平坦性を向上させることができる。なお、単結晶半導体層309を除去せずに、表面の平坦性を向上させるだけでもよい。その場合、単結晶半導体層309の導電型単結晶半導体基板103の導電型は、p型とする。得られたn型の単結晶半導体層313、i型の単結晶半導体層311、及びp型の単結晶半導体層411は、光電変換装置における光電変換層315として機能する。単結晶半導体層309を除去しない場合は、単結晶半導体層309も光電変換層315の一部として機能する。その後、実施の形態4と同様にして、導電層317及び導電層319を形成する図5E参照。以上のようにして、光電変換装置を作製することができる。本実施の形態は、他の実施の形態と適宜組み合わせて実施することができる。