絶縁基板と、前記絶縁基板上に形成されたゲート電極及び第1信号配線と、前記ゲート電極及び前記第1信号配線を覆う第1絶縁膜と、前記ゲート電極の直上の位置を含む前記第1絶縁膜上に形成された酸化物半導体層と、前記酸化物半導体層の一部を覆うとともにその領域を挟んだ両側で前記酸化物半導体層を露出し、且つ、前記第1信号配線の直上の位置を含む前記第1絶縁膜上に形成された第2絶縁膜と、前記第2絶縁膜から露出した前記酸化物半導体層にそれぞれ電気的に接続されたソース電極及びドレイン電極と、前記第2絶縁膜上に形成されるとともに前記第1信号配線と交差する第2信号配線と、を備えたことを特徴とする半導体装置。さらに、前記絶縁基板上に形成されるとともに前記第1絶縁膜によって覆われる補助容量線と、前記補助容量線の直上の位置を含む前記第1絶縁膜上に形成された容量形成部と、を備えたことを特徴とする請求項1に記載の半導体装置。前記第1絶縁膜及び前記第2絶縁膜は、シリコン酸化物SiOx、シリコン窒化物SiNx、シリコン酸窒化物SiONのいずれかの材料によって形成されたことを特徴とする請求項1または2に記載の半導体装置。絶縁基板と、前記絶縁基板上に形成されたゲート電極、前記ゲート電極の直上の位置を含む領域に形成された酸化物半導体層、前記ゲート電極と前記酸化物半導体層との間に介在する第1層間絶縁膜、前記酸化物半導体層の一部を覆うとともにその領域を挟んだ両側で前記酸化物半導体層を露出するチャネル保護膜、及び、前記チャネル保護膜から露出した前記酸化物半導体層にそれぞれ電気的に接続されたソース電極及びドレイン電極を備えた薄膜トランジスタと、前記絶縁基板上に形成された第1信号配線、前記第1信号配線と交差する第2信号配線、及び、前記第1信号配線と前記第2信号配線との間に介在するとともに前記第1層間絶縁膜よりも厚い膜厚を有する第2層間絶縁膜からなる配線交差部と、を備えたことを特徴とする半導体装置。さらに、前記絶縁基板上に形成された補助容量線、前記薄膜トランジスタから延在し前記補助容量線を覆う前記第1層間絶縁膜、及び、前記補助容量線の直上の位置を含む前記第1層間絶縁膜上に形成された容量形成部からなるキャパシタと、を備えたことを特徴とする請求項4に記載の半導体装置。前記第1層間絶縁膜及び前記第2層間絶縁膜は、シリコン酸化物SiOx、シリコン窒化物SiNx、シリコン酸窒化物SiONのいずれかの材料によって形成されたことを特徴とする請求項4または5に記載の半導体装置。絶縁基板と、前記絶縁基板上に形成されたゲート電極、第1信号配線、及び、補助容量線と、前記ゲート電極、前記第1信号配線、及び、前記補助容量線を覆う第1絶縁膜と、前記ゲート電極の直上の位置を含む前記第1絶縁膜上に形成された酸化物半導体層と、前記酸化物半導体層にそれぞれ電気的に接続されたソース電極及びドレイン電極と、前記第1信号配線の直上の位置を含む前記第1絶縁膜上に形成された第2絶縁膜と、前記第2絶縁膜上に形成されるとともに前記第1信号配線と交差する第2信号配線と、前記補助容量線の直上の位置を含む前記第1絶縁膜上に形成された容量形成部と、を備えたことを特徴とする半導体装置。絶縁基板と、前記絶縁基板上に形成されたゲート電極、前記ゲート電極を覆う第1絶縁膜、前記ゲート電極の直上の位置を含む前記第1絶縁膜上に形成された酸化物半導体層、及び、前記酸化物半導体層にそれぞれ電気的に接続されたソース電極及びドレイン電極を備えた薄膜トランジスタと、前記絶縁基板上に形成された第1信号配線、前記薄膜トランジスタから延在し前記第1信号配線を覆う前記第1絶縁膜、前記ゲート配線の直上の位置を含む前記第1絶縁膜上に形成された第2絶縁膜、及び、前記第2絶縁膜上に形成されるとともに前記第1信号配線と交差する第2信号配線からなる配線交差部と、前記絶縁基板上に形成された補助容量線、前記配線交差部から延在し前記補助容量線を覆う前記第1絶縁膜、及び、前記補助容量線の直上の位置を含む前記第1絶縁膜上に形成された容量形成部からなるキャパシタと、を備えたことを特徴とする半導体装置。前記第1絶縁膜の第1誘電率は、前記第2絶縁膜の第2誘電率よりも高いことを特徴とする請求項7または8に記載の半導体装置。前記第1絶縁膜の第1膜厚は、前記第2絶縁膜の第2膜厚よりも薄いことを特徴とする請求項7乃至9のいずれか1項に記載の半導体装置。前記第1絶縁膜は、タンタル酸化物Ta2O5、ハフニウム酸化物HfO2、ジルコニウム酸化物ZrO2、ハフニウムシリケートHfSixOy、ジルコニウムシリケートZrSixOy、アルミナAl2O3、ハフニウムアルミネートHfl-xAlxOy、ジルコニウムアルミネートZrl-xAlxOyのいずれかの材料によって形成され、前記第2絶縁膜は、シリコン酸化物SiOx、シリコン窒化物SiNx、シリコン酸窒化物SiONのいずれかの材料によって形成されたことを特徴とする請求項7乃至10のいずれか1項に記載の半導体装置。本実施形態の目的は、薄膜トランジスタの電流駆動能力を増大するとともに負荷である配線容量を低減することが可能な半導体装置を提供することにある。本実施形態によれば、絶縁基板と、前記絶縁基板上に形成されたゲート電極及び第1信号配線と、前記ゲート電極及び前記第1信号配線を覆う第1絶縁膜と、前記ゲート電極の直上の位置を含む前記第1絶縁膜上に形成された酸化物半導体層と、前記酸化物半導体層の一部を覆うとともにその領域を挟んだ両側で前記酸化物半導体層を露出し、且つ、前記第1信号配線の直上の位置を含む前記第1絶縁膜上に形成された第2絶縁膜と、前記第2絶縁膜から露出した前記酸化物半導体層にそれぞれ電気的に接続されたソース電極及びドレイン電極と、前記第2絶縁膜上に形成されるとともに前記第1信号配線と交差する第2信号配線と、を備えたことを特徴とする半導体装置が提供される。本実施形態によれば、絶縁基板と、前記絶縁基板上に形成されたゲート電極、前記ゲート電極の直上の位置を含む領域に形成された酸化物半導体層、前記ゲート電極と前記酸化物半導体層との間に介在する第1層間絶縁膜、前記酸化物半導体層の一部を覆うとともにその領域を挟んだ両側で前記酸化物半導体層を露出するチャネル保護膜、及び、前記チャネル保護膜から露出した前記酸化物半導体層にそれぞれ電気的に接続されたソース電極及びドレイン電極を備えた薄膜トランジスタと、前記絶縁基板上に形成された第1信号配線、前記第1信号配線と交差する第2信号配線、及び、前記第1信号配線と前記第2信号配線との間に介在するとともに前記第1層間絶縁膜よりも厚い膜厚を有する第2層間絶縁膜からなる配線交差部と、を備えたことを特徴とする半導体装置が提供される。本実施形態によれば、絶縁基板と、前記絶縁基板上に形成されたゲート電極、第1信号配線、及び、補助容量線と、前記ゲート電極、前記第1信号配線、及び、前記補助容量線を覆う第1絶縁膜と、前記ゲート電極の直上の位置を含む前記第1絶縁膜上に形成された酸化物半導体層と、前記酸化物半導体層にそれぞれ電気的に接続されたソース電極及びドレイン電極と、前記第1信号配線の直上の位置を含む前記第1絶縁膜上に形成された第2絶縁膜と、前記第2絶縁膜上に形成されるとともに前記第1信号配線と交差する第2信号配線と、前記補助容量線の直上の位置を含む前記第1絶縁膜上に形成された容量形成部と、を備えたことを特徴とする半導体装置が提供される。本実施形態によれば、絶縁基板と、前記絶縁基板上に形成されたゲート電極、前記ゲート電極を覆う第1絶縁膜、前記ゲート電極の直上の位置を含む前記第1絶縁膜上に形成された酸化物半導体層、及び、前記酸化物半導体層にそれぞれ電気的に接続されたソース電極及びドレイン電極を備えた薄膜トランジスタと、前記絶縁基板上に形成された第1信号配線、前記薄膜トランジスタから延在し前記第1信号配線を覆う前記第1絶縁膜、前記ゲート配線の直上の位置を含む前記第1絶縁膜上に形成された第2絶縁膜、及び、前記第2絶縁膜上に形成されるとともに前記第1信号配線と交差する第2信号配線からなる配線交差部と、前記絶縁基板上に形成された補助容量線、前記配線交差部から延在し前記補助容量線を覆う前記第1絶縁膜、及び、前記補助容量線の直上の位置を含む前記第1絶縁膜上に形成された容量形成部からなるキャパシタと、を備えたことを特徴とする半導体装置が提供される。以下、本実施形態について、図面を参照しながら詳細に説明する。図1は、本実施形態の第1構成例における半導体装置1の構成を概略的に示す断面図である。すなわち、半導体装置1は、ガラス基板や樹脂基板などの光透過性を有する絶縁基板10を用いて形成されている。この半導体装置1は、絶縁基板10の上に形成された薄膜トランジスタAと、配線交差部Bと、キャパシタCと、配線引出部Dと、を備えている。なお、図示しないが、絶縁基板10の表面には、シリコン酸化物SiO2からなる下地絶縁層が形成されている場合もある。絶縁基板10の上あるいは下地絶縁層の上には、薄膜トランジスタAを構成するゲート電極11、配線交差部Bの第1信号配線例えば、ゲート配線12、キャパシタCの補助容量線13、及び、配線引出部Dの配線例えば、ゲート配線12が形成されている。なお、以下の説明では、配線交差部Bの第1信号配線及び配線引出部Dの配線がともにゲート配線12である場合について説明するが、これらがゲート配線以外の配線であってもよい。ゲート電極11は、例えば、銅Cu、アルミニウムAl、チタンTi、モリブデンMo、タングステンWのいずれかまたはこれらのうちの少なくとも1つを含む合金によって形成されている。ゲート配線12及び補助容量線13は、ゲート電極11と同一層に配置された導電層であり、ゲート電極11と同一材料によって形成可能である。これらのゲート電極11、ゲート配線12、及び、補助容量線13は、第1絶縁膜14によって覆われている。また、この第1絶縁膜14は、絶縁基板10の上にも配置されている。つまり、この第1絶縁膜14は、薄膜トランジスタA、配線交差部B、及び、キャパシタCに亘って延在している。このような第1絶縁膜14は、例えば、シリコン酸化物SiOx、シリコン窒化物SiNx、シリコン酸窒化物SiONのいずれかの材料によって形成されている。第1絶縁膜14の上には、薄膜トランジスタAを構成する能動層として機能する酸化物半導体層15が形成されている。この酸化物半導体層15は、ゲート電極11の直上の位置を含む領域に形成されている。つまり、ゲート電極11と酸化物半導体層15との間には、第1絶縁膜14が介在している。換言すると、薄膜トランジスタAにおいて、ゲート電極11と酸化物半導体層15との間に介在する第1絶縁膜14は、第1層間絶縁膜として機能する。本実施形態では、薄膜トランジスタAは、逆スタガTFTであり、ゲート電極11にマイナス電圧が印加されたオフ状態では酸化物半導体層15全体が高抵抗になっており、ゲート電極11にプラス電圧が印加されたオン状態ではゲート電極11に対向した部分の酸化物半導体層15が低抵抗化する。このような酸化物半導体層15は、インジウムIn、ガリウムGa、亜鉛Zn、スズSnの少なくとも1つを含む酸化物によって形成されている。酸化物半導体層15を形成する代表的な例としては、例えば、酸化インジウムガリウム亜鉛IGZO、酸化インジウムガリウムIGO、酸化インジウム亜鉛IZO、酸化亜鉛スズZnSnO、酸化亜鉛ZnOなどが挙げられる。このような酸化物半導体層15の一部は、第2絶縁膜18によって覆われている。また、酸化物半導体層15は、第2絶縁膜18によって覆われた領域を挟んだ両側で第2絶縁膜18から露出している。この第2絶縁膜18は、配線交差部Bにおいて、ゲート配線12の直上の位置を含む第1絶縁膜14上にも形成されている。このような第2絶縁膜18のうち、酸化物半導体層15の一部を覆う領域は、チャネル保護膜として機能する。このような第2絶縁膜18は、例えば、シリコン酸化物SiOx、シリコン窒化物SiNx、シリコン酸窒化物SiONのいずれかの材料によって形成されている。薄膜トランジスタAを構成するソース電極16及びドレイン電極17は、それぞれ酸化物半導体層15に電気的に接続されている。これらのソース電極16及びドレイン電極17は、例えば、銅Cu、アルミニウムAl、チタンTi、モリブデンMo、タングステンWのいずれかまたはこれらのうちの少なくとも1つを含む合金などによって形成されている。これらのソース電極16及びドレイン電極17は、それぞれの一部が第1絶縁膜14の上に形成されているとともに第2絶縁膜18の上にも形成されている。すなわち、図示した例では、薄膜トランジスタAは、チャネル保護型逆スタガタイプであり、ソース電極16とドレイン電極17との間においては、酸化物半導体層15が露出することはなく、第2絶縁膜チャネル保護膜18が露出している。配線交差部Bにおいては、ゲート配線12の直上の位置を含む第1絶縁膜14の上には、第2絶縁膜18が形成されている。この第2絶縁膜18は、キャパシタC及び配線引出部Dにおいては、第1絶縁膜14の上に形成されていない。このような配線交差部Bでは、第2絶縁膜18の上に形成されるとともにゲート配線12と交差する第2信号配線例えば、ソース配線19が配置されている。つまり、配線交差部Bにおいて、ゲート配線12とソース配線19との間には、第1絶縁膜14及び第2絶縁膜18が介在している。換言すると、配線交差部Bにおいて、ゲート配線12とソース配線19との間に介在する第1絶縁膜14及び第2絶縁膜18は、第2層間絶縁膜として機能する。このようなソース配線19は、ソース電極16などと同一材料によって形成可能である。なお、以下の説明では、第2信号配線がソース配線19である場合について説明するが、第2信号配線がソース配線以外の配線であってもよい。このような配線交差部Bにおける第2層間絶縁膜の膜厚T12は、薄膜トランジスタAにおける第1層間絶縁膜の膜厚T11よりも厚い。なお、ここでの膜厚T11はゲート電極11の上面11Tから酸化物半導体層15の下面15Bまでの絶縁基板10の法線方向に沿った長さであり、膜厚T12はゲート配線12の上面12Tからソース配線19の下面19Bまでの絶縁基板10の法線方向に沿った長さである。キャパシタCでは、補助容量線13の直上の位置を含む第1絶縁膜14の上には、容量形成部20が形成されている。つまり、キャパシタCにおいて、補助容量線13と容量形成部20との間には、第1絶縁膜14が介在している。このような容量形成部20は、ソース電極16などと同一層に配置された導電層であり、ソース電極16などと同一材料によって形成可能である。なお、容量形成部20は、単層構造であってもよいが、2層以上の積層体であっても良い。容量形成部20が積層体である場合、第1絶縁膜14の上に形成される下地導電層は、酸化物半導体層15と同一材料を利用して形成可能であるが、この場合、酸化物半導体層15よりは低抵抗化されている。配線引出部Dでは、ゲート配線12の直上の位置を含む第1絶縁膜14の上には、ゲート配線12と電気的に接続された引出端子Tが形成されている。つまり、配線引出部Dにおいて、ゲート配線12と引出端子Tとの間には、第1絶縁膜14が介在している。これらのソース配線19、容量形成部20、及び、引出端子Tは、ソース電極16などと同一層に配置された導電層であり、ソース電極16などと同一材料によって形成可能である。なお、容量形成部20は、薄膜トランジスタA、配線交差部B、キャパシタC、及び、配線引出部Dは、場合によってはさらに絶縁膜によって覆われ、液晶表示装置や有機エレクトロルミネッセンス装置などの各種アクティブマトリクスディスプレイデバイスのスイッチング素子などとして適用される。次に、本実施形態の第1構成例における半導体装置1の製造方法についてその一例を説明する。図2は、図1に示した第1構成例の半導体装置1を製造するための製造工程を説明するための概略断面図である。まず、図2のaで示したように、絶縁基板10を用意する。ここでは、絶縁基板10として、透明なガラス基板を用意し、このガラス基板上にシリコン酸化物SiO2からなる下地絶縁層が形成された基板を用いている。続いて、この絶縁基板10上厳密には下地絶縁層上の略全面に第1金属層として、例えば、モリブデンMoとタングステンWとの合金からなるモリブデンタングステン層を形成する。そして、このモリブデンタングステン層上に、PEPPhotolithographyandEtchingProcessにより所定の形状のレジストマスクを形成した後に、このレジストマスクをマスクとして反応性イオンエッチング法などにより、モリブデンタングステン層の不要部分つまり、レジストマスクから露出した部分を除去し、ゲート電極11、ゲート配線12、補助容量線13などを一括して形成する。なお、これらのゲート電極11、ゲート配線12、補助容量線13などを形成する材料については、モリブデンタングステン合金に限らず、上記した材料のいずれも適用可能である。続いて、ゲート電極11、ゲート配線12、補助容量線13、及び、絶縁基板10のそれぞれの上の略全面に、PE-CVDPlasmaEnhancedChemicalVaporDeposition法などを用いて100nm~250nm程度の膜厚を有する第1絶縁膜14を形成する。この第1絶縁膜14を形成する材料については、上記した材料のいずれも適用可能である。続いて、第1絶縁膜14の上の略全面に、酸化物半導体層15などを形成するための酸化物半導体薄膜15Aを形成する。このような酸化物半導体薄膜15Aは、所定の組成を有する酸化物ターゲット、例えば、酸化インジウムガリウム亜鉛IGZO、酸化インジウムガリウムIGO、酸化インジウム亜鉛IZO、酸化亜鉛スズZnSnO、酸化亜鉛ZnOなどを用いて、プロセスガスとしてアルゴンArと酸素O2との混合ガスを用いたスパッタ法により成膜することができる。そして、図2のbに示したように、酸化物半導体薄膜15Aの上に、PEPにより所定の形状のレジストマスクを形成した後に、このレジストマスクをマスクとして、塩素を含んだガス例えば、塩素ガスCl2及び窒素ガスN2の混合ガスを用いたドライエッチング法もしくは塩酸などを用いたウェットエッチング法などにより、酸化物半導体薄膜15Aの不要部分を除去し、所定の形状にパターニングする。これにより、薄膜トランジスタAにおける酸化物半導体層15及びキャパシタCにおける下地導電層201を形成する。このとき、酸化物半導体薄膜15Aのパターニングに際して、塩素を含んだガスを用いたドライエッチング法もしくは塩酸などを用いたウェットエッチング法を適用することにより、下地である第1絶縁膜14とのエッチング選択比が高いため、第1絶縁膜14はほとんどエッチングされることはない。そして、図2のcで示したように、酸化物半導体層15、下地導電層201、及び、第1絶縁膜14のそれぞれの上に、PE-CVD法などを用いて第2絶縁膜18を形成する。この第2絶縁膜18を形成する材料については、上記した材料のいずれも適用可能である。その後、この第2絶縁膜18の上には、PEPにより所定の形状のレジストマスクM1を形成する。このレジストマスクM1は、薄膜トランジスタAにおける酸化物半導体層15の一部の直上に形成されるとともに、配線交差部Bにおけるゲート配線12の直上の位置を含む領域に形成される。そして、図2のdで示したように、レジストマスクM1をマスクとしてフッ素を含むガス例えば、四フッ化メタンガスCF4を用いたドライエッチング法などにより、第2絶縁膜18の不要部分を除去し、所定の形状にパターニングする。このとき、キャパシタC及び配線引出部Dに相当する部分の第2絶縁膜18は除去して第1絶縁膜14を露出させるとともに、薄膜トランジスタA及び配線交差部Bに相当する部分には、第1絶縁膜14の上の第2絶縁膜18をパターンとして残す。この場合、薄膜トランジスタAの構造はチャネル保護型になる。その後、レジストマスクM1を除去する。図3は、図1に示した第1構成例の半導体装置1を製造するための製造工程を説明するための概略断面図である。図3のeに示したように、第1絶縁膜14、酸化物半導体層15、及び、第2絶縁膜18の上には、PEPにより所定の形状のレジストマスクM2を形成する。このレジストマスクM2は、配線引出部Dにおけるゲート配線12の直上に位置する第1絶縁膜14を露出する。また、図示した例では、このレジストマスクM2は、下地導電層201を露出している。そして、図3のfに示したように、レジストマスクM2をマスクとしてフッ素を含むガス例えば、四フッ化メタンガスCF4及び酸素ガスO2の混合ガス、あるいは、パーフルオロシクロブタンガスC4F8、水素ガスH2、及び、アルゴンガスArの混合ガスを用いたドライエッチング法などにより、第1絶縁膜14の不要部分を除去し、配線引出部Dの第1絶縁膜14にゲート配線12まで貫通したコンタクトホールCHを形成する。また、このとき、レジストマスクM2から露出した下地導電層201は、還元性のフッ素を少なくとも含むガス、あるいは、還元性のフッ素及び水素を少なくとも含むガスに晒されることによって還元され、低抵抗化される。このため、下地導電層201は、酸化物半導体層15よりも低抵抗である。そして、図3のgに示したように、レジストマスクM2を除去する。そして、図3のhに示したように、第1絶縁膜14、酸化物半導体層15、下地導電層201、及び、第2絶縁膜18の上に、第2金属層を形成する。このとき、第2金属層は、第1絶縁膜14のコンタクトホールCHにも充填され、配線引出部Dにおけるゲート配線12とコンタクトしている。そして、この第2金属層上に、PEPにより所定の形状のレジストマスクを形成した後に、このレジストマスクをマスクとして反応性イオンエッチング法などにより、第2金属層の不要部分つまり、レジストマスクから露出した部分を除去し、薄膜トランジスタAのソース電極16及びドレイン電極17を形成するとともに、配線交差部Bにおけるソース配線19、キャパシタCにおける容量形成部20の下地導電層201に積層された主電極部202、配線引出部Dにおけるゲート配線12にコンタクトした引出端子Tを形成する。なお、ソース電極16、ドレイン電極17、ソース配線19、主電極部202、及び、引出端子Tを形成する材料については、上記した材料のいずれも適用可能である。なお、上記の製造工程では、キャパシタCを構成する容量形成部20は、酸化物半導体層15と同一材料を用いて形成した下地導電層201と、主電極部202との積層体であるが、図2のbで示した工程から図3のgで示した工程までの間、特に、図2のdで示した第2絶縁膜18のパターニング工程より後の工程で、下地導電層201が除去されてもよい。この下地導電層201の除去には、第1絶縁膜14とのエッチング選択比が高いエッチング法、例えば、塩素を含んだガスを用いたドライエッチング法もしくは塩酸などを用いたウェットエッチング法を適用することが望ましい。この場合には、容量形成部20は、主電極部202によって構成される。このような第1構成例における半導体装置1によれば、薄膜トランジスタAにおいては、ゲート電極11を覆う第1絶縁膜14の薄膜化によってゲート容量を増大することができる。これにより、薄膜トランジスタAの電流駆動能力を増大することが可能となる。また、この半導体装置1によれば、配線交差部Bにおいては、互いに交差する第1信号配線であるゲート配線12と第2信号配線であるソース配線19との間に薄膜化された第1絶縁膜14のみならず第2絶縁膜18が介在している。このため、配線交差部Bにおける負荷である配線容量を低減することが可能となる。さらに、この半導体装置1によれば、キャパシタCにおいては、補助容量線13と容量形成部20との間に薄膜化された第1絶縁膜14が介在している。このため、キャパシタCにおける容量を増大することが可能となる。このように、本実施形態の半導体装置1において、薄膜トランジスタAの電流駆動能力の増大と、配線交差部Bにおける負荷である配線容量の低減とを実現することが可能であるため、ディスプレイのゲート線選択回路に適用した場合、同時に選択可能なゲート線数を多くすることが可能となる。換言すると、本実施形態の半導体装置1を用いることにより、ゲート線選択数の多いゲート線選択回路を実現することが可能となる。また、ゲート電極11は、銅やアルミニウムなどの低抵抗材料を用いて形成されている。このため、ゲート線抵抗を増加させることなくゲート電極パターンの膜厚を低減することが可能となる。このようなゲート電極パターンの膜厚低減は、第1絶縁膜14の薄膜化に関してゲート電極パターンに対する被覆性の制約を少なくできるので望ましい。次に、本実施形態の第2構成例について説明する。図4は、本実施形態の第2構成例における半導体装置1の構成を概略的に示す断面図である。図示した第2構成例の半導体装置1は、図1に示した第1構成例の半導体装置1と比較して、酸化物半導体層15の一部を覆う第2絶縁膜チャネル保護膜を除去し、また、第1絶縁膜14を形成する材料を変更した点で相違している。なお、この第2構成例における他の構成については第1構成例と同様であるため、同一の参照符号を付して詳細な説明を省略する。すなわち、半導体装置1は、絶縁基板10の上に形成された薄膜トランジスタAと、配線交差部Bと、キャパシタCと、を備えている。なお、図4では、配線引出部の図示を省略しているが、その構造については、図1に示した第1構成例と同一である。絶縁基板10の上には、薄膜トランジスタAを構成するゲート電極11、配線交差部Bのゲート配線12、及び、キャパシタCの補助容量線13が形成されている。これらのゲート電極11、ゲート配線12、及び、補助容量線13は、第1絶縁膜14によって覆われている。また、この第1絶縁膜14は、絶縁基板10の上にも配置されている。このような第1絶縁膜14は、比較的高誘電率の材料によって形成され、例えば、タンタル酸化物Ta2O5、ハフニウム酸化物HfO2、ジルコニウム酸化物ZrO2、ハフニウムシリケートHfSixOy、ジルコニウムシリケートZrSixOy、アルミナAl2O3、ハフニウムアルミネートHfl-xAlxOy、ジルコニウムアルミネートZrl-xAlxOyのいずれかの材料によって形成されている。第1絶縁膜14の上には、薄膜トランジスタAを構成する酸化物半導体層15が形成されている。この酸化物半導体層15は、ゲート電極11の直上に位置している。つまり、ゲート電極11と酸化物半導体層15との間には、第1絶縁膜14が介在している。薄膜トランジスタAを構成するソース電極16及びドレイン電極17は、それぞれ第1絶縁膜14の上に形成されている。ソース電極16は、酸化物半導体層15に接続されている。ドレイン電極17は、酸化物半導体層15に接続されている。なお、図示した例では、薄膜トランジスタAは、チャネルエッチング型逆スタガタイプであり、酸化物半導体層15がソース電極16とドレイン電極17との間から露出している。配線交差部Bにおいては、第1絶縁膜14の上には、第2絶縁膜18が形成されている。この第2絶縁膜18は、ゲート配線12の直上に位置している。この第2絶縁膜18は、薄膜トランジスタA及びキャパシタCにおいては、第1絶縁膜14の上に形成されていない。このような第2絶縁膜18は、第1絶縁膜14よりも低誘電率の材料によって形成され、例えば、シリコン酸化物SiOx、シリコン窒化物SiNx、シリコン酸窒化物SiONのいずれかの材料によって形成されている。例えば、第1絶縁膜14は、8~25程度の第1誘電率であるのに対して、第2絶縁膜18は、4~7程度の第2誘電率である。ここでの第1誘電率及び第2誘電率は、比誘電率である。また、この第2絶縁膜18は、第1絶縁膜14よりも厚い膜厚を有することが望ましい。例えば、第1絶縁膜14の第1膜厚T1は200nm~300nm程度であるのに対して、第2絶縁膜18の第2膜厚T2は300nm~400nm程度である。なお、ここでの第1膜厚T1及び第2膜厚T2は、いずれもゲート配線12の直上の位置における絶縁基板10の法線方向に沿った長さである。この配線交差部Bでは、第2絶縁膜18の上に形成されたソース配線19がゲート配線12と交差している。つまり、ゲート配線12とソース配線19との間には、第1絶縁膜14及び第2絶縁膜18が介在している。キャパシタCにおいては、第1絶縁膜14の上には、容量形成部20が形成されている。この容量形成部20は、補助容量線13の直上に位置している。つまり、補助容量線13と容量形成部20との間には、第1絶縁膜14が介在している。薄膜トランジスタA、配線交差部B、及び、キャパシタCは、第3絶縁膜21によって覆われている。すなわち、第3絶縁膜21は、酸化物半導体層15の一部、ソース電極16、ドレイン電極17、ソース配線19、及び、容量形成部20のそれぞれの上に配置されるとともに、第1絶縁膜14の上にも配置されている。次に、本実施形態の第2構成例における半導体装置1の製造方法についてその一例を説明する。なお、第1構成例における半導体装置1の製造方法と同一の製造工程については詳細な説明を省略する。ここでは、製造工程の図示を省略する。まず、絶縁基板10を用意する。続いて、この絶縁基板10上厳密には下地絶縁層上に、第1金属層を形成した後に、この第1金属層を所定の形状にパターニングすることにより、ゲート電極11、ゲート配線12、補助容量線13などを一括して形成する。続いて、ゲート電極11、ゲート配線12、補助容量線13、及び、絶縁基板10のそれぞれの上の略全面に、第1絶縁膜14を形成する。この第1絶縁膜14を形成する材料については、上記した比較的高誘電率の材料のいずれも適用可能である。続いて、第1絶縁膜14の上の略全面に、酸化物半導体薄膜を形成する。そして、この酸化物半導体薄膜を所定の形状にパターニングすることにより、薄膜トランジスタAの酸化物半導体層15を形成する。続いて、酸化物半導体層15及び第1絶縁膜14のそれぞれの上に、第2絶縁膜18を形成する。この第21絶縁膜18を形成する材料については、上記した比較的低誘電率の材料のいずれも適用可能である。この第2絶縁膜18の上には、所定の形状のレジストマスクを形成した後、このレジストマスクをマスクとして反応性イオンエッチング法などにより、第2絶縁膜18の不要部分を除去し、所定の形状にパターニングする。このとき、薄膜トランジスタA及びキャパシタCに相当する部分の第2絶縁膜18は除去し、配線交差部Bに相当する部分には、第1絶縁膜14の上の第2絶縁膜18をパターンとして残す。この場合、薄膜トランジスタAの構造はチャネルエッチング型になる。なお、酸化物半導体層15のバックチャネル側表面を保護するためのエッチングストッパとして酸化物半導体層15の一部を覆うように第2絶縁膜18を残すことにより、薄膜トランジスタAの構造をチャネル保護型にすることも可能である。続いて、酸化物半導体層15、第2絶縁膜18、及び、第1絶縁膜14の上に、第2金属層を形成した後に、この第2金属層を所定の形状にパターニングすることにより、ソース電極16、ドレイン電極17、ソース配線19、容量形成部20などを一括して形成する。続いて、酸化物半導体層15、ソース電極16、ドレイン電極17、ソース配線19、容量形成部20、及び、第1絶縁膜14のそれぞれの上に第3絶縁膜21を形成する。この第3絶縁膜21は、薄膜トランジスタA部の酸化物半導体層15のバックチャネル側表面を保護するために保護膜として機能する。このような第2構成例における半導体装置1によれば、上記の第1構成例と同様の効果が得られる。さらに、第1絶縁膜14は、比較的高い第1誘電率の材料を用いて形成されている。このため、薄膜トランジスタAにおけるゲート容量の更なる増大を図ることが可能である。また、キャパシタCにおける容量の更なる増大を図ることが可能である。また、第2絶縁膜18は、第1絶縁膜14の第1誘電率よりも低い第2誘電率の材料を用いて形成されている。このため、配線交差部Bにおいては、ゲート配線12とソース配線19との間の配線容量の増大を抑制することが可能である。また、第2絶縁膜18の第2膜厚T2は、薄膜トランジスタAのゲート容量やキャパシタCの容量に影響を及ぼすことはないため、第1絶縁膜14の第1膜厚T1よりも厚く設定することが可能であり、配線交差部Bにおける配線容量の低減を図る上でゲート配線12とソース配線19との間に必要な距離を形成することが可能となる。以上説明したように、本実施形態によれば、薄膜トランジスタの電流駆動能力を増大するとともに負荷である配線容量を低減することが可能な半導体装置を提供することができる。なお、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これらの新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。