ショットキーバリアダイオードであって、第1の型の基板と、前記第1の型の基板上の第2の型のウェル分離領域と、前記第2の型のウェル分離領域上の第1の型のウェル領域と、前記第2の型のウェル分離領域上の周囲容量ウェル接合リングと、前記第2の型のウェル分離領域上の第2の型のウェル領域であって、前記周囲容量ウェル接合リングが、前記第1の型のウェル領域と前記第2の型のウェル領域との間に位置してこれらを分離する、第2の型のウェル領域と、前記第2の型のウェル領域上の第2の型のコンタクト領域と、前記第1の型のウェル領域の内側部分に接触する第1の型のコンタクト領域であって、前記第1の型のウェル領域の前記内側部分が、前記第1の型のコンタクト領域の中心の内部に位置する、第1の型のコンタクト領域と、前記第1の型のコンタクト領域上の第1のオーミック金属層と、前記第1の型のウェル領域上の第2のオーミック金属層であって、前記第1のオーミック金属層は、接合部において前記第2のオーミック金属層と接触し、前記接合部が、前記ショットキーバリアダイオードのショットキー障壁を含む、第2のオーミック金属層とを含む、ショットキーバリアダイオード。前記周囲容量ウェル接合リングが、未ドープ材料、前記第1の型のウェル領域より低いドープ濃度を有する第1の型にドープされた材料、及び前記第1の型のウェル領域より低いドープ濃度を有する第2の型にドープされた材料のうちの1つを含む、請求項1に記載のショットキーバリアダイオード。前記第1の型のウェル領域が、前記第2の型のウェル分離領域と接触する下方部分を含み、前記第1の型のウェル領域の前記内側部分が、前記第1の型のウェル領域の前記下方部分より小さい周長を有する、請求項1に記載のショットキーバリアダイオード。前記第2の型のウェル領域が、前記第1の型の基板と接触する下方部分を有し、前記第2の型のウェル領域の前記下方部分が、前記第2の型のウェル分離領域と接触し、これを取り囲む、請求項1に記載のショットキーバリアダイオード。前記第2の型のコンタクト領域が、前記第2の型のウェル領域より高いドープ濃度を有し、前記第1の型のコンタクト領域が、前記第1の型のウェル領域より高いドープ濃度を有する、請求項1に記載のショットキーバリアダイオード。ポジティブ型ショットキーバリアダイオードであって、ポジティブ型基板と、前記ポジティブ型基板上に位置し、これと接触するネガティブ型ウェル分離領域と、前記ネガティブ型ウェル分離領域上に位置し、これと接触するポジティブ型ウェル領域と、前記ネガティブ型ウェル分離領域上に位置し、これと接触する周囲容量ウェル接合リングであって、前記ポジティブ型ウェル領域を取り囲み、これと接触する、周囲容量ウェル接合リングと、前記ネガティブ型ウェル分離領域上に位置し、これと接触するネガティブ型ウェル領域であって、前記ポジティブ型ウェル領域と前記ネガティブ型ウェル領域との間に位置してこれらを分離する前記周囲容量ウェル接合リングを取り囲み、これと接触する、ネガティブ型ウェル領域と、前記ネガティブ型ウェル領域上に位置し、これと接触するネガティブ型コンタクト領域と、前記ポジティブ型ウェル領域の内側部分を取り囲み、これと接触するポジティブ型コンタクト領域であって、前記ポジティブ型ウェル領域の前記内側部分が、前記ポジティブ型コンタクト領域の中心の内部に位置する、ポジティブ型コンタクト領域と、前記周囲容量ウェル接合リング上に位置し、これと接触する浅いトレンチ分離リングであって、前記ネガティブ型コンタクト領域と前記ポジティブ型コンタクト領域との間に位置し、これらを分離する、浅いトレンチ分離リングと、前記ポジティブ型コンタクト領域上の第1のオーミック金属層と、前記ポジティブ型ウェル領域上の第2のオーミック金属層であって、前記第1のオーミック金属層は、接合部において前記第2のオーミック金属層と接触し、前記接合部が、前記ショットキーバリアダイオードのショットキー障壁を含む、第2のオーミック金属層とを含む、ポジティブ型ショットキーバリアダイオード。前記周囲容量ウェル接合リングが、未ドープ材料、前記ポジティブ型ウェル領域より低いドープ濃度を有するポジティブ型ドープ材料、及び前記ポジティブ型ウェル領域より低いドープ濃度を有するネガティブ型ドープ材料のうちの1つを含む、請求項6に記載のポジティブ型ショットキーバリアダイオード。前記ポジティブ型ウェル領域が、前記ネガティブ型ウェル分離領域と接触する下方部分を含み、前記ポジティブ型ウェル領域の前記内側部分が、前記ポジティブ型ウェル領域の前記下方部分より小さい周長を有する、請求項6に記載のポジティブ型ショットキーバリアダイオード。前記ネガティブ型ウェル領域が、前記ポジティブ型基板と接触する下方部分を有し、前記ネガティブ型ウェル領域の前記下方部分が、前記ネガティブ型ウェル分離領域と接触し、これを取り囲む、請求項6に記載のポジティブ型ショットキーバリアダイオード。前記ネガティブ型コンタクト領域が、前記ネガティブ型ウェル領域より高いドープ濃度を有し、前記ポジティブ型コンタクト領域が、前記ポジティブ型ウェル領域より高いドープ濃度を有する、請求項6に記載のポジティブ型ショットキーバリアダイオード。ショットキーバリアダイオードを形成する方法であって、第1の型の基板上に、第2の型のウェル分離領域を形成することと、前記第2の型のウェル分離領域上に、第1の型のウェル領域を形成することと、前記第2の型のウェル分離領域上に、周囲容量ウェル接合リングを形成することと、前記第2の型のウェル分離領域上に、第2の型のウェル領域を形成し、前記周囲容量ウェル接合リングが前記第1の型のウェル領域と前記第2の型のウェル領域との間に配置されてこれらを分離するようにすることと、前記第2の型のウェル領域上に、第2の型のコンタクト領域を形成することと、前記第1の型のウェル領域の内側部分を取り囲み、これと接触する、第1の型のコンタクト領域を形成し、前記第1の型のウェル領域の前記内側部分が前記第1の型のコンタクト領域の中心の内部に位置するようにすることと、少なくとも前記第1の型のコンタクト領域及び前記第1の型のウェル領域の上にシリサイドを形成することと、を含み、前記シリサイドを形成することで、前記第1の型のコンタクト領域上に第1のオーミック金属層が形成され、前記第1の型のウェル領域上に第2のオーミック金属層が形成され、前記第1のオーミック金属層が、接合部において前記第2のオーミック金属層と接触し、前記接合部が、前記ショットキーバリアダイオードのショットキー障壁を含む、方法。前記周囲容量ウェル接合リングが、未ドープ材料、前記第1の型のウェル領域より低いドープ濃度を有する第1の型にドープされた材料、及び前記第1の型のウェル領域より低いドープ濃度を有する第2の型にドープされた材料のうちの1つを含むように形成される、請求項11に記載のショットキーバリアダイオードを形成する方法。前記第1の型のウェル領域が、前記第2の型のウェル分離領域と接触する下方部分を含むように形成され、前記第1の型のウェル領域の前記内側部分が、前記第1の型のウェル領域の前記下方部分より小さい周長を有するように形成される、請求項11に記載のショットキーバリアダイオードを形成する方法。前記第2の型のウェル領域が、前記第1の型の基板と接触する下方部分を有するように形成され、前記第2の型のウェル領域の前記下方部分が、前記第2の型のウェル分離領域と接触してこれを取り囲むように形成される、請求項11に記載のショットキーバリアダイオードを形成する方法。前記第2の型のコンタクト領域が、前記第2の型のウェル領域より高いドープ濃度を有するように形成され、前記第1の型のコンタクト領域が、前記第1の型のウェル領域より高いドープ領域を有するように形成される、請求項11に記載のショットキーバリアダイオードを形成する方法。ポジティブ型ショットキーバリアダイオードを形成する方法であって、ポジティブ型基板上に、ネガティブ型ウェル分離領域を形成することと、前記ネガティブ型ウェル分離領域上に、ポジティブ型ウェル領域を形成することと、前記ネガティブ型ウェル分離領域上に、前記ポジティブ型ウェル領域を取り囲み、これと接触するように、周囲容量ウェル接合リングを形成することと、前記ネガティブ型ウェル分離領域上に、前記周囲容量ウェル接合リングを取り囲み、これと接触するように、ネガティブ型ウェル領域を形成し、前記周囲容量ウェル接合リングが、前記ポジティブ型ウェル領域と前記ネガティブ型ウェル領域との間に配置されてこれらを分離するようにすることと、前記ネガティブ型ウェル領域上に、ネガティブ型コンタクト領域を形成することと、前記ポジティブ型ウェル領域の内側部分を取り囲み、これと接触するポジティブ型コンタクト領域を形成し、前記ポジティブ型ウェル領域の前記内側部分が前記ポジティブ型コンタクト領域の中心の内部に位置するようにすることと、前記周囲容量ウェル接合リング上に、前記ネガティブ型コンタクト領域と前記ポジティブ型コンタクト領域との間に配置されてこれらを分離するように、浅いトレンチ分離リングを形成することと、少なくとも前記ポジティブ型コンタクト領域及び前記ポジティブ型ウェル領域上にシリサイドを形成することと、を含み、前記シリサイドを形成することで、前記ポジティブ型コンタクト領域上に第1のオーミック金属層が形成され、前記ポジティブ型ウェル領域上に第2のオーミック金属層が形成され、前記第1のオーミック金属層が、接合部において前記第2のオーミック金属層と接触し、前記接合部が前記ショットキーバリアダイオードのショットキー障壁を含む、方法。前記周囲容量ウェル接合リングが、未ドープ材料、前記ポジティブ型ウェル領域より低いドープ濃度を有するポジティブ型ドープ材料、及び前記ポジティブ型ウェル領域より低いドープ濃度を有するネガティブ型ドープ材料のうちの1つを含むように形成される、請求項16に記載のポジティブ型ショットキーバリアダイオードを形成する方法。前記ポジティブ型ウェル領域が、前記ネガティブ型ウェル分離領域と接触する下方部分を含むように形成され、前記ポジティブ型ウェル領域の内側部分が、前記ポジティブ型ウェル領域の前記下方部分より小さい周長を有するように形成される、請求項16に記載のポジティブ型ショットキーバリアダイオード。前記ネガティブ型ウェル領域が、前記ポジティブ型基板と接触する下方部分を有するように形成され、前記ネガティブ型ウェル領域の前記下方部分が、前記ネガティブ型ウェル分離領域と接触してこれを取り囲むように形成される、請求項16に記載のポジティブ型ショットキーバリアダイオードを形成する方法。前記ネガティブ型コンタクト領域が、前記ネガティブ型ウェル領域より高いドープ濃度を有するように形成され、前記ポジティブ型コンタクト領域が、前記ポジティブ型ウェル領域より高いドープ濃度を有するように形成される、請求項16に記載のポジティブ型ショットキーバリアダイオードを形成する方法。設計プロセスで用いられる機械可読媒体内で具体化される設計構造体であって、前記設計構造体は、ショットキーバリアダイオードを含み、前記ショットキーバリアダイオードは、第1の型の基板と、前記第1の型の基板上の第2の型ウェル分離領域と、前記第2の型のウェル分離領域上の第1の型のウェル領域と、前記第2の型のウェル分離領域上の周囲容量ウェル接合リングと、前記第2の型のウェル分離領域上の第2の型のウェル領域であって、前記周囲容量ウェル接合リングが、前記第1の型のウェル領域と前記第2の型のウェル領域との間に位置してこれらを分離する、第2の型のウェル領域と、前記第2の型のウェル領域上の第2の型のコンタクト領域と、前記第1の型のウェル領域の内側部分に接触する第1の型のコンタクト領域であって、前記第1の型のウェル領域の前記内側部分が、前記第1の型のコンタクト領域の中心の内部に位置する、第1の型のコンタクト領域と、前記第1の型のコンタクト領域上の第1のオーミック金属層と、前記第1の型のウェル領域上の第2のオーミック金属層であって、前記第1のオーミック金属層は、接合部において前記第2のオーミック金属層と接触し、前記接合部が、前記ショットキーバリアダイオードのショットキー障壁を含む、第2のオーミック金属層とを含む、設計構造体。ネットリストを含む、請求項21に記載の設計構造体。集積回路のレイアウトデータの交換のために用いられるデータ形式として格納媒体上に存在する、請求項21に記載の設計構造体。試験データ、特徴付けデータ、検証データ、又は設計仕様のうちの少なくとも1つを含む、請求項21に記載の設計構造体。本発明の課題は、改善されたショットキーバリアダイオードを提供することである。本明細書における1つの例示的な実施形態は、ショットキーバリアダイオードのような半導体デバイスを含む。本明細書における幾つかの実施形態において、ショットキーバリアダイオードは、第1の型の基板と、第1の型の基板上の第2の型のウェル分離領域と、第2の型のウェル分離領域上の第1の型のウェル領域とを含む。本明細書における実施形態では、周囲容量ウェル接合リングと呼ばれる構造部が、第2の型のウェル分離領域上に存在する。第2の型のウェル領域が、第2の型のウェル分離領域上にある。周囲容量ウェル接合リングは、第1の型のウェル領域と第2の型のウェル領域との間に位置し、これらを分離する。第2の型のコンタクト領域が第2の型のウェル領域上にあり、第1の型のコンタクト領域が、第1の型のウェル領域の内側部分に接触する。第1の型のウェル領域の内側部分は、第1の型のコンタクト領域の中心の内部に配置される。さらに、第1のオーミック金属層が第1の型のコンタクト領域上にあり、第2のオーミック金属層が第1の型のウェル領域上にある。第1のオーミック金属層は、ショットキーバリアダイオードのショットキー障壁を構成する接合部において、第2のオーミック金属層と接触する。本明細書における別のより具体的な実施形態は、ポジティブ型基板と、ポジティブ型基板上に位置し、これと接触するネガティブ型ウェル分離領域と、ネガティブ型ウェル分離領域上に位置しこれと接触するポジティブ型ウェル領域とを含む、ポジティブ型ショットキーバリアダイオードを含む。この場合も、周囲容量ウェル接合リングは、ネガティブ型ウェル分離領域上に位置し、これと接触する。周囲容量ウェル接合リングは、ポジティブ型ウェル領域を取り囲み、これと接触する。ネガティブ型ウェル領域は、ネガティブ型ウェル分離領域上に位置し、これと接触する。ネガティブ型ウェル領域は、周囲容量ウェル接合リングを取り囲み、これと接触する。周囲容量ウェル接合リングは、ポジティブ型ウェル領域とネガティブ型ウェル領域との間に位置し、これらを分離する。ネガティブ型コンタクト領域は、ネガティブ型ウェル領域上に位置し、これと接触し、ポジティブ型コンタクト領域は、ポジティブ型ウェル領域の内側部分を取り囲み、これと接触する。ポジティブ型ウェル領域の内側部分は、ポジティブ型コンタクト領域の中心の内部に位置し、浅いトレンチ分離リングは、周囲容量ウェル接合リング上に位置し、これと接触する。浅いトレンチ分離リングは、ネガティブ型コンタクト領域とポジティブ型コンタクト領域との間に位置し、これらを分離する。第1のオーミック金属層がポジティブ型コンタクト領域上にあり、第2のオーミック金属層がポジティブ型ウェル領域上にある。第1のオーミック金属層は、ショットキーバリアダイオードのショットキー障壁を含む接合部において、第2のオーミック金属層と接触する。本明細書における1つの実施形態は、ショットキーバリアダイオードを形成する方法である。この例示的な方法は、第1の型の基板上に第2の型のウェル分離領域を形成し、第2の型のウェル分離領域上に第1の型のウェル領域を形成し、第2の型のウェル分離領域上に周囲容量ウェル接合リングを形成する。この方法はまた、第2の型のウェル分離領域上に第2の型のウェル領域を形成し、周囲容量ウェル接合リングが第1の型のウェル領域と第2の型のウェル領域との間に配置されてこれらを分離するようにする。さらに、この方法は、第2の型のウェル領域上に第2の型のコンタクト領域を形成し、第1の型のウェル領域の内側部分を取り囲みこれと接触する第1の型のコンタクト領域を形成して、第1の型のウェル領域の内側部分が第1の型のコンタクト領域の中心の内部に位置するようにする。さらに、この方法は、少なくとも第1の型のコンタクト領域及び第1の型のウェル領域の上にシリサイドを形成する。シリサイドは、第1の型のコンタクト領域上に第1のオーミック金属層を形成し、第1の型のウェル領域上に第2のオーミック金属層を形成する。第1のオーミック金属層は、ショットキーバリアダイオードのショットキー障壁を含む接合部において第2のオーミック金属層と接触する。別のより具体的な方法は、ポジティブ型ショットキーバリアダイオードを形成する。この方法は、ポジティブ型基板上にネガティブ型ウェル分離領域を形成し、ネガティブ型ウェル分離領域上にポジティブ型ウェル領域を形成する。この方法はまた、ネガティブ型ウェル分離領域上に、ポジティブ型ウェル領域を取り囲み、これと接触するように周囲容量ウェル接合リングを形成する。さらに、この方法は、ネガティブ型ウェル分離領域上に、周囲容量ウェル接合リングを取り囲み、これと接触するように、ネガティブ型ウェル領域を形成し、周囲容量ウェル接合リングがポジティブ型ウェル領域とネガティブ型ウェル領域との間に配置されてこれらを分離するようにする。この方法は、ネガティブ型ウェル領域上にネガティブ型コンタクト領域を形成し、また、ポジティブ型ウェル領域の内側部分を取り囲みこれと接触するポジティブ型コンタクト領域を形成し、ポジティブ型ウェル領域の内側部分がポジティブ型コンタクト領域の中心の内部に位置するようにする。この方法はまた、周囲容量ウェル接合リング上に、ネガティブ型コンタクト領域とポジティブ型コンタクト領域との間に配置されてこれらを分離するように、浅いトレンチ分離リングを形成する。この方法は、さらに、ポジティブ型コンタクト領域及び/又はポジティブ型ウェル領域上にシリサイドを形成する。このシリサイドを形成するプロセスは、ポジティブ型コンタクト領域上に第1のオーミック金属層を形成し、ポジティブ型ウェル領域上に第2のオーミック金属層を形成する。第1のオーミック金属層は、接合部において第2のオーミック金属層と接触する。この接合部は、ショットキーバリアダイオードのショットキー障壁を含む。本明細書においては、上述の回路のための設計構造体の実施形態も開示される。設計構造体は、設計プロセスで用いられる一時的ではない機械可読媒体内で具体化され、設計構造体は、ショットキーバリアダイオードを含み、ショットキーバリアダイオードは、第1の型の基板と、第1の型の基板上の第2の型ウェル分離領域と、第2の型のウェル分離領域上の第1の型のウェル領域とを含む。本明細書における実施形態では、周囲容量ウェル接合リングと呼ばれる構造部が、第2の型のウェル分離領域上に存在する。第2の型のウェル領域が、第2の型のウェル分離領域上にある。周囲容量ウェル接合リングは、第1の型のウェル領域と第2の型のウェル領域との間に位置し、これらを分離する。第2の型のコンタクト領域が第2の型のウェル領域上にあり、第1の型のコンタクト領域が、第1の型のウェル領域の内側部分に接触する。第1の型のウェル領域の内側部分は、第1の型のコンタクト領域の中心の内部に位置する。さらに、第1のオーミック金属層が、第1の型のコンタクト領域上にあり、第2のオーミック金属層が、第1の型のウェル領域上にある。第1のオーミック金属層は、ショットキーバリアダイオードのショットキー障壁を構成する接合部において、第2のオーミック金属層と接触する。この設計構造体は、設計プロセスで用いられる機械可読媒体内で具体化することができ、集積回路のレイアウトデータの交換のために用いられるデータ形式として格納媒体上に存在することができる。さらに、この設計構造体は、ネットリストを含むことができ、試験データ、特徴付けデータ、検証データ、及び/又は、設計仕様を含むことができる。本発明の実施形態は、図面を参照して、以下の詳細な説明からより良く理解され、図面は、必ずしも縮尺通りに描かれているわけではない。上述のように、従来のショットキーバリアダイオードは、周囲容量により制限される。以下に説明される実施形態は、アノードと分離との間の容量が低減された、改善されたショットキーバリアダイオードを提供する。したがって、本明細書における実施形態は、改善された回路性能のために、周囲容量が最小化された基板分離を提供する。図1-図4は、本明細書における実施形態が、周囲容量ウェル接合を利用してどのようにアノードと分離との間の容量を低減するのかの一例を示す。図1-図4は、同じ構造体を異なる視点から示す。図1は、ダイオード構造体を図2-図4に示される線D-Dに沿った断面図で示し、p型基板100は、任意に、構造体の底部と呼ばれ、コンタクト120、122、128は、任意に、構造体の上部と呼ばれる。図2-図4は、それぞれ、図1における線A-A、B-B、及びC-Cの各々に沿った略平面図を示す。すなわち、図2は、線A-Aに沿った構造体、図3は線B-Bに沿った構造体、図4は線C-Cに沿った構造体を示す。図1-図4に示されるポジティブ型ショットキーバリアダイオードは、ポジティブ型基板100と、ポジティブ型基板100の上に位置し、これと接触するネガティブ型ウェル分離領域102とを含む。さらに、ポジティブ型ウェル領域110が、ネガティブ型分離領域102上に位置し、これと接触する。周囲容量ウェル接合リング106は、ネガティブ型ウェル分離領域102の上に位置し、これと接触する。図3に最も明らかに示されるように、周囲容量ウェル接合リング106は、ポジティブ型ウェル領域110を取り囲み、これと接触する。周囲容量ウェル接合リング106は、未ドープ材料、ポジティブ型ウェル領域110より低いドープ濃度を有するポジティブ型ドープ材料、又はポジティブ型ウェル領域110より低いドープ濃度を有するネガティブ型ドープ材料を含む。図1及び図4に示されるように、ネガティブ型ウェル領域104が、ネガティブ型ウェル分離領域102の上に位置し、これと接触し、これを取り囲む。ネガティブ型ウェル領域104は、ポジティブ型基板100と接触する下方部分を有する。図4に示されるように、ネガティブ型ウェル領域104の下方部分は、ネガティブ型ウェル分離領域102と接触し、これを取り囲む。図3に示されるように、ネガティブ型ウェル領域104はまた、周囲容量ウェル接合リング106も取り囲み、これと接触する。さらに図3に示されるように、周囲容量ウェル接合リング106は、ポジティブ型ウェル領域110とネガティブ型ウェル領域104との間に位置し、これらを分離する。図1に示されるように、ネガティブ型コンタクト領域108は、ネガティブ型ウェル領域104の上に位置し、これと接触する。図1及び図2に示されるように、ポジティブ型コンタクト領域112は、ポジティブ型ウェル領域110の内側部分を取り囲み、これと接触する。ネガティブ型コンタクト領域108は、ネガティブ型ウェル領域104より高いドープ濃度を有し、ポジティブ型コンタクト領域112は、ポジティブ型ウェル領域110より高いドープ濃度を有する。ポジティブ型ウェル領域110は、ネガティブ型ウェル分離領域102と接触する下方部分を有する。ポジティブ型ウェル領域110の内側部分図11における138は、ポジティブ型ウェル領域110の下方部分図11における136より小さい周長を有する。ポジティブ型ウェル領域110の内側部分138は、ポジティブ型コンタクト領域112の中心の内部に配置される。さらに図1に示されるように、浅いトレンチ分離リング114が、周囲容量ウェル接合リング106の上に位置し、これと接触する。図2に示されるように、浅いトレンチ分離リング114は、ネガティブ型コンタクト領域108とポジティブ型コンタクト領域112との間に位置し、これらを分離する。図1に示されるように、第1のオーミック金属層124は、ポジティブ型コンタクト領域112上に位置し、これと接触し、第2のオーミック金属層126は、ポジティブ型ウェル領域110の上に位置し、これと接触する。第1のオーミック金属層124は、ショットキーバリアダイオードのショットキー障壁を含む接合部118において、第2のオーミック金属層126と接触する。さらに、図1に示される構造体内の様々な構造部との接続を形成するために種々の導電性コンタクトが利用される。より具体的には、バイアスコンタクト128は、回路の最適性能を可能にするようにネガティブ型ウェル領域104に適切にバイアスをかけることを可能にする。さらに、アノードコンタクト122が、ポジティブ型コンタクト領域112に対して形成され、カソードコンタクト120が、ポジティブ型ウェル領域110に対して形成される。ショットキーバリアダイオードの容量の非線形性及びRCカットオフ周波数の両方が、RF回路用途の場合の主たる関心事である。全デバイス容量は、固有のショットキー接合容量と外因性の寄生接合容量の組合せである。ショットキーバリアダイオードの固有容量は、ショットキー接合により駆動されるものであり、これは、次式Csbdjctn=εWjLj/dで表わすことができ、式中、εは半導体の誘電率であり、Wj及びLjはそれぞれ、ショットキー障壁接合の幅及び長さであり、dは空乏空間電荷領域の深さである。デバイスを最小の寸法に縮小する場合、ショットキー接合容量は、により与えられる空乏空間電荷領域の深さによって制限される。外因性の寄生ウェル接合容量については、容量のうちのかなりの量は、第1の型のウェル領域と第2の型のウェル領域との間に位置してこれらを分離する周囲容量ウェル接合リングによって駆動される。逆方向バイアスがかけられた周囲容量ウェル接合からのこのp-n接合は、Cring=εWrLr/dringによって与えられ、式中、εは半導体の誘電率であり、Wr及びLrはそれぞれ、周囲容量ウェル接合リングの幅及び長さであり、dringは、周囲容量ウェル接合リングの周りの空乏空間電荷領域の深さであり、これは、隣接する第2の型のウェル領域の濃度と、第1の型のウェル領域と第2の型のウェル領域との間の距離を増大させることによる設計最適化によって制御することができるこれら2つのウェル領域間のドーパント勾配の急峻さの程度と、によって支配される。ショットキー接合の場合、第1の型のウェル領域のドーパント濃度Ndは典型的には低いので、有効なショットキー接合容量は小さく、最適化を必要とする主要な接合部は、第1の型のウェル領域と第2の型のウェル領域との間に位置してこれらを分離する周囲容量ウェル接合リングから作り出されるp-n接合である。当業者には理解されるように、上記の構造体は、多くの異なる材料で作成することができ、様々な異なる製造プロセスにより製造することができる。図5-図11は、上記の構造体を製造することができる1つの例示的なプロセスを示すが、本明細書における実施形態は、この特定のプロセスに限定されるものではなく、その代わりに、現在知られているものであれ又は将来開発されるものであれ、ここで用いることができる全ての可能なプロセスを含む。より具体的には、図5に示されるように、この例示的なプロセスは、不純物これは注入されたものであってもよく、又は、不純物固有を含む材料から基板を形成することもできるを含む基板100を用いて開始する。この例においては、基板は、ポジティブ型不純物を含み、したがって、P型基板と呼ばれる。基板は、所与の目的に適した任意の材料現在知られているものであれ又は将来開発されるものであれを含むことができ、例えば、Si、SiC、SiGe、SiGeC、Ge合金、GaAs、InAs、TnP、その他のIII-V族若しくはII-VI族化合物半導体、又は有機半導体構造体などを含むことができる。さらに、本明細書で言及される不純物は、任意のポジティブ型不純物P型不純物、例えば、リンP、ひ素As、アンチモンSbなど、又は、任意のネガティブ型不純物N型不純物、例えば、ホウ素、インジウムなどを含むことができる。本明細書における注入プロセスは、いずれかの適切な形態現在公知であれ又は将来開発されるものであれをとることができ、例えば、イオン注入などを含むことができる。また、注入技術の詳しい考察については、特許文献1引用により本明細書に組み入れられるも参照されたい。これもまた図5に示されるように、この例示的な方法は、深いネガティブ型ウェル分離領域102をポジティブ型基板100上に形成する。ネガティブ型ウェル分離領域102もまた、固有不純物を有する材料、又は不純物が後で注入される材料を含むことができる。さらに、図5に示されるように、ネガティブ型分離領域102は、いずれかの従来のパターン形成技術を用いて、種々のメサ構造にパターン形成される例えば、図4を参照。1つの例示的なパターン形成技術は、除去されない区域の上に保護マスク例えば、有機フォトレジスト、窒化物ハードマスクなどを形成し、次いでエッチングプロセスを行って、露出した材料を除去する。本明細書における種々のエッチング及び材料除去のプロセスは、例えば、フッ化炭素、酸素、塩素、三塩化ホウ素のような反応性ガスのプラズマを用い、ときには窒素、アルゴン、ヘリウム、その他のガスを添加した乾式エッチング、又は湿式エッチング例えば、緩衝酸化物エッチング、これは緩衝HF又はBHFとしても知られ、フッ化アンモニウムNH4Fのような緩衝剤とフッ化水素酸HFとの混合物を用いるを含むことができる。その後、マスクは除去され、処理が続けられる。図6に示されるように、この例示的な方法は、次いで、周囲容量ウェル接合リング106をネガティブ型ウェル分離領域102上に形成する堆積する又は成長させる。この方法はまた、図6において、浅いトレンチ分離リング114を周囲容量ウェル接合リング106上に形成する。浅いトレンチ分離STI構造体は、当業者に周知であり、一般に、開口部をパターン形成し、高絶縁材料を開口部で成長させ又はこれで開口部を充填することにより形成される。ここで言及される誘電体絶縁体は、例えば、乾燥酸素雰囲気又は蒸気のいずれからでも成長させることができる。ここでの誘電体の厚さは、必要とされるデバイス性能次第で様々にすることができる。あるいは、ここでの誘電体は、シリコン窒化物、シリコン酸窒化物、SiO2及びSiN4、酸化タンタルのような金属酸化物などを含むがこれらに限定されない、多くの高誘電性高k材料の候補のいずれかから形成することができる。次に、図7に示されるように、構造体の特定の部分が、マスク132例えば、上述のマスク材料のいずれかにより保護され、周囲容量ウェル接合材料106の一部が、除去され上述の材料除去プロセスのいずれかにより又は不純物注入プロセスにより改変される。このようにして生成されるどのような開口部の内側にも、ネガティブ型ウェル分離領域102上にポジティブ型ウェル領域110を形成することができる。この注入又は材料置換処理は、ポジティブ型ウェル領域110を取り囲んでこれと接触する周囲容量ウェル接合環状リング106を作り出す例えば、図3参照。同様に、図8に示されるように、構造体の異なる部分が異なるマスク134例えば、上述のマスク材料のいずれかにより保護され、不純物が注入され又は材料置換プロセスが行われ、ネガティブ型ウェル分離領域102上に、周囲容量ウェル接合材料からネガティブ型ウェル領域104が形成される。図3に示されるように、この処理は、ネガティブ型ウェル領域104が周囲容量ウェル接合リング106を取り囲んでこれと接触し、かつ周囲容量ウェル接合リング106がポジティブ型ウェル領域110とネガティブ型ウェル領域104との間に位置してこれらを分離するような構造体を形成する。周囲容量ウェル接合リング106は、未ドープ材料、ポジティブ型ウェル領域110より低いドープ濃度を有するポジティブ型ドープ材料、又はネガティブ型ウェル分離領域108より低いドープ濃度を有するネガティブ型ドープ材料から形成することができる。マスク134が除去され、さらなるマスキング及び不純物注入プロセスを行って、ネガティブ型コンタクト領域108ネガティブ型ウェル領域104の領域から及びポジティブ型コンタクト領域112ポジティブ型ウェル領域110の領域からが形成される。図2に示されるように、ポジティブ型コンタクト領域112は、ポジティブ型ウェル領域110の内側部分がポジティブ型コンタクト領域112の中心の内部に配置されるように、ポジティブ型ウェル領域110の内側部分を取り囲み、これと接触する。さらに、この処理により、図2に示される、浅いトレンチ分離リング114がネガティブ型コンタクト領域108とポジティブ型コンタクト領域112との間に配置されてこれらを分離する構造体が得られる。図10に示されるように、この方法は、さらに、ポジティブ型コンタクト領域112及び/又はポジティブ型ウェル領域110の上にシリサイドを形成する。当業者には周知のように、シリサイドは、金属例えば、タングステン、ハフニウム、タンタル、モリブデン、チタン、ニッケルなどを堆積し、次に、金属をシリコン表面と結合させることを可能にする多数のアニール加熱プロセスを行って、シリサイド又はサラサイドsalacide自己整合シリサイドを生成することにより形成される。このシリサイド形成プロセスは、第1のオーミック金属層124をポジティブ型コンタクト領域112上に形成し、第2のオーミック金属層126をポジティブ型ウェル領域110上に形成する。第1のオーミック金属層124は、接合部118において第2のオーミック金属層126と接触する。この接合部118は、ショットキーバリアダイオードのショットキー障壁を含む。図11に示されるように、種々のコンタクト120、122、128が、上述のパターン形成プロセスのいずれかを用いて、導電性材料から形成される。本明細書で言及される導体は、好適なドーパントの存在により導電性を与えられた、多結晶シリコンポリシリコン、非晶質シリコン、非晶質シリコンとポリシリコンとの組合せ、及びポリシリコン-ゲルマニウムのような任意の導電性材料で形成することができる。あるいは、本明細書における導体は、タングステン、ハフニウム、タンタル、モリブデン、チタン若しくはニッケルのような1つ若しくは複数の金属、又は金属シリサイドとすることができ、物理蒸着、化学蒸着、又は当該技術分野で公知のその他のいずれかの技術を用いて堆積することができる。さらに図11に示されるように、この処理は、ポジティブ型ウェル領域110を、ネガティブ型ウェル分離領域と接触する下方部分136と、ポジティブ型コンタクト領域により取り囲まれる内側部分138とを有するように形成する。ポジティブ型コンタクト領域112が作成されているので、ポジティブ型ウェル領域110上方部分内側部分138は、ポジティブ型ウェル領域110の下方部分136より小さい周長を有するように形成される。図12は、ガードリング144を含む代替的な実施形態を示す。当業者には周知のように、ガードリングは、電界の集中を減らすことにより、及び、電極の縁をショットキー障壁接合部から遠ざけるように移動させることにより縁効果を軽減し又は排除するために用いられる、軽くドープされた領域を含むことができる。したがって、例えば、ガードリング144は、図9に示される処理において又は、上述の処理の中のその他のいずれかの適切な箇所において、軽くドープされた領域144を形成することにより、形成することができる。上記の説明はポジティブ型ダイオードに関するものであるが、当業者であれば、不純物の極性を逆にして、図13に示されるように、ネガティブ型ダイオードを生成することができることを理解するであろう。上述のプロセスを利用して反対の極性の不純物を注入して、上述の構造体と同様の構造体を生成することができるが、但し、図13に示されるように、この構造体は、N型基板200、深いPウェル分離層202、Pウェル領域204、P型コンタクト208、Nウェル領域210、及びN型コンタクト212を含む。さらに、当業者には理解されるように、図13に示される構造体では、アノード220及びカソード222は、図11に示されるP型ショットキーダイオードとは逆にされる。結果として得られる集積回路チップは、未加工のウェハ形態ですなわち、多数のパッケージされていないチップを有する単一のウェハとして、裸のダイとして、又はパッケージされた形態で、製造者が流通させることができる。後者の場合、チップは、単一チップパッケージ例えば、マザーボード又は他のより高レベルのキャリアに固定されたリード線を有する、プラスチック製キャリア内、又は、多重チップパッケージ例えば、表面相互接続部又は埋設相互接続部のいずれか又は両方を有するセラミック製キャリア内に装着される。いずれにしても、チップは次に、aマザーボードのような中間製品又はb最終製品のいずれかの一部として、他のチップ、個別の回路素子、及び/又は他の信号処理装置と統合される。最終製品は、おもちゃ及びその他の低価格帯の用途から、ディスプレイ、キーボード又はその他の入力装置、及び中央プロセッサを有する、高度なコンピュータ製品に及ぶ、集積回路チップを含むあらゆる製品とすることができる。図14は、例えば、半導体の設計、製造、及び/又は試験に用いられる例示的な設計フロー1400のブロック図を示す。設計フロー1400は、設計されるICのタイプによって様々であり得る。例えば、特定用途向けICASICを構築するための設計フロー1400は、標準的な構成要素を設計するための設計フロー1400とは異なる場合がある。設計構造体1420は、好ましくは、設計プロセス1410への入力であり、IPプロバイダ、中心となる開発者、又はその他の設計会社からもたらされるものでもよく、又は設計フローの操作者が生成するものであってもよく、又は他の供給源からのものであってもよい。設計構造体1420は、図1-図13に示されるような本発明の実施形態を、回路図、又はHDL、すなわちハードウェア記述言語例えば、Verilog、VHDL、C、などの形態で含む。設計構造体1420は、1つ又は複数の一時的ではない機械可読媒体上に格納することができる。例えば、設計構造体1420は、図1-図13に示されるような本発明の実施形態のテキストファイル又はグラフ表現とすることができる。設計プロセス1410は、好ましくは、図1-図13に示されるような本発明の実施形態を合成又は変換して、ネットリスト1480にするものであり、ネットリスト1480は、例えば、電線、トランジスタ、論理ゲート、制御回路、I/O、モデルなどのリストであって、集積回路設計内の他の素子及び回路への接続を記述するものであり、少なくとも1つの機械可読媒体に記録される。これは、回路の設計仕様及びパラメータに応じて、ネットリスト1480が1回又は複数回再合成される反復プロセスとすることができる。設計プロセス1410は、様々な入力の使用、例えば、所与の製造技術例えば、様々な技術ノード、32nm、45nm、90nmなどのための、モデル、レイアウト、及び記号表現を含めた共通に用いられる要素、回路、デバイスの組を収容することができるライブラリ要素1430、設計仕様1440、特徴付けデータ1450、検証データ1460、設計規則1470、及び試験データファイル1485試験パターン及びその他の試験情報を含むことができるからの入力の使用を含むことができる。設計プロセス1410は、例えば、タイミング分析、検証、設計規則のチェック、位置及び経路操作などのような標準的な回路設計プロセスをさらに含むことができる。集積回路設計の当業者であれば、本発明の範囲及び精神から逸脱することなく設計プロセス1410において用いられる、可能な電子式設計自動化ツール及びアプリケーションの範囲を認識することができる。設計プロセス1410は、好ましくは、図1-図13に示されるような本発明の実施形態を、適用可能である場合にはなんらかの付加的な集積回路設計又はデータと共に、第2の設計構造体1490に変換する。設計構造体1490は、集積回路のレイアウトデータの交換に用いられるデータ形式例えば、GDSIIGDS2、GL1、OASIS、又はそのような設計構造体を格納するための他のいずれかの適切な形式で格納される情報で格納媒体上に存在する。設計構造体1490は、例えば、試験データファイル、設計コンテンツファイル、製造データ、レイアウトパラメータ、電線、金属レベル、ビア、形状、製造ラインを通じた作業工程についてのデータ、及び図1-図13に示されるような本発明の実施形態を生成するために半導体製造業者が必要とするその他のいずれかのデータといった情報を含むことができる。設計構造体1490は、次に段階1495に進み、この段階で、例えば、設計構造体1490は、テープアウトへと進められ、製造段階へ送られ、マスク会社に送られ、別の設計会社に送られ、顧客に返送される等される。本明細書において用いられる用語は、特定の実施形態を説明する目的のためのものにすぎず、本発明を限定することを意図するものではない。本明細書で用いられるとき、単数形あるa、あるan及びそのtheは、文脈が明らかにそうでないことを示していない限り、複数形も同様に含むことが意図されている。本明細書で用いられるとき、含む及び/又は含んだという用語は、提示された特徴、整数、ステップ、動作、要素、及び/又は構成要素の存在を指定するが、1つ又は複数の他の特徴、整数、ステップ、動作、要素、構成要素、及び/又はそれらのグループの存在又は追加を排除するものではないことが、さらに理解されるであろう。以下の特許請求の範囲における全ての手段又はステップと機能との組み合わせミーンズ又はステッププラスファンクション要素の対応する構造、材料、動作及び均等のものは、その機能を、明確に特許請求されている他の特許請求された要素との組合せで実行するための、いかなる構造、材料又は動作をも含むことが意図される。本発明の例示的な実施形態の説明は、例証及び説明の目的で提示されたものであるが、網羅的であることを意図するものではなく、本発明を開示された形態に限定することを意図するものでもない。本発明の範囲及び精神から逸脱することのない多くの変更及び変形が、当業者には明らかであろう。実施形態は、本発明の原理及び実際の用途を最も良く説明するため、及び、当業者が本発明を種々の変更を有する種々の実施形態について企図される特定の使用に適したものとして理解することを可能にするために、選択され、説明された。