"セル領域と、セル領域の周辺に設けられた非セル領域とを含む半導体基板を備えた半導体装置であって、セル領域は、第1導電型の第1半導体領域と、第1半導体領域の表面側の半導体基板の表面に形成された第2導電型の第2半導体領域と、半導体基板の表面側から第2半導体領域を貫通して第1半導体領域と接する深さまで形成されており、長手方向が第1方向に伸びるトレンチ型の絶縁ゲートと、絶縁ゲートと非セル領域との間のセル領域に少なくともその一部が形成され、トレンチ内に絶縁膜に被覆された導電体が充填されている第1トレンチ導電体とを備えており、第1トレンチ導電体は、第1方向に伸びる第1部分と、第1方向に直交しセル領域側から非セル領域に向かう第2方向に突出する第2部分とを備えており、第2部分の底部の少なくとも一部は、第1半導体領域と第2半導体領域の境界よりも深い位置に達している、半導体装置。第1トレンチ導電体の第1部分と非セル領域との間のセル領域に少なくともその一部が形成され、トレンチ内に絶縁膜に被覆された導電体が充填されている第2トレンチ導電体をさらに備えており、第2トレンチ導電体は、第1トレンチ導電体の第1部分に対して、第2方向に位置しており、第2トレンチ導電体の第1方向の長さは、絶縁ゲートの第1方向の長さよりも短くなっており、第1トレンチ導電体の第1部分と第2トレンチ導電体との距離は、第1トレンチ導電体と、第1トレンチ導電体に最も近い絶縁ゲートとの距離よりも短くなっており、第2トレンチ導電体の少なくとも一部は、第2半導体領域と第1半導体領域の境界よりも深い位置に達している、半導体装置。セル領域と、セル領域の周辺に設けられた非セル領域とを含む半導体基板を備えた半導体装置であって、セル領域は、第1導電型の第1半導体領域と、第1半導体領域の表面側の半導体基板の表面に形成された第2導電型の第2半導体領域と、半導体基板の表面側から第2半導体領域を貫通して第1半導体領域と接する深さまで形成されており、長手方向が第1方向に伸びるトレンチ型の絶縁ゲートと、絶縁ゲートと非セル領域との間のセル領域に形成され、第1方向に伸びているトレンチ内に絶縁膜に被覆された導電体が充填されている第3トレンチ導電体と、絶縁ゲートと非セル領域との間のセル領域に少なくともその一部が形成され、第3トレンチ導電体に対して、第1方向に直交しセル領域側から周辺領域に向かう第2方向に位置するトレンチ内に絶縁膜に被覆された導電体が充填されている第4トレンチ導電体とを備えており、第4トレンチ導電体の第1方向の長さは、絶縁ゲートの第1方向の長さよりも短くなっており、第3トレンチ導電体と第4トレンチ導電体との距離は、第3トレンチ導電体と、第3トレンチ導電体に最も近い絶縁ゲートとの距離よりも短くなっており、第4トレンチ導電体の少なくとも一部は、第1半導体領域と第2半導体領域の境界よりも深い位置に達している、半導体装置。特許文献1のMOSFETでは、周辺領域のトレンチには絶縁体が充填されている。このため、MOSFETのpn接合から空乏層が広がると、この空乏層に沿って、電界が成り行きで分布する。このため、周辺領域のトレンチの最外周に位置する部分の底部に電界が集中する。その結果、半導体装置の耐圧が劣化する。本明細書が開示する第1の半導体装置は、セル領域と、セル領域の周辺に設けられた非セル領域とを含む半導体基板を備えている。セル領域は、第1導電型の第1半導体領域と、第1半導体領域の表面側の半導体基板の表面に形成された第2導電型の第2半導体領域と、半導体基板の表面側から第2半導体領域を貫通して第1半導体領域と接する深さまで形成されており、長手方向が第1方向に伸びるトレンチ型の絶縁ゲートと、絶縁ゲートと非セル領域との間のセル領域に少なくともその一部が形成され、トレンチ内に絶縁膜に被覆された導電体が充填されている第1トレンチ導電体とを備えている。第1トレンチ導電体は、第1方向に伸びる第1部分と、第1方向に直交し、セル領域側から非セル領域に向かう第2方向に突出する第2部分とを備えており、第2部分の底部の少なくとも一部は、第1半導体領域と第2半導体領域の境界よりも深い位置に達している。上記の第1の半導体装置によれば、絶縁ゲートと非セル領域との間のセル領域に、絶縁膜に被覆された導電体が充填された第1トレンチ導電体の少なくとも一部が形成されている。第1トレンチ導電体に電圧が印加されることによって、第1トレンチ導電体の底部に局所的に電界が集中することを抑制することができる。また、第1トレンチ導電体は、第2方向に突出する第2部分を備えているため、絶縁ゲートおよび第1トレンチ導電体の底部の電界分布を第2方向に伸ばすことができる。その結果、半導体装置の耐圧を向上させることができる。上記の第1の半導体装置においては、第1トレンチ導電体の第1部分と非セル領域との間のセル領域に少なくともその一部が形成され、トレンチ内に絶縁膜に被覆された導電体が充填されている第2トレンチ導電体をさらに備えていてもよい。第2トレンチ導電体は、第1トレンチ導電体の第1部分に対して、第2方向に位置している。第2トレンチ導電体の第1方向の長さは、絶縁ゲートの第1方向の長さよりも短くなっている。第1トレンチ導電体の第1部分と第2トレンチ導電体との距離は、第1トレンチ導電体と、第1トレンチ導電体に最も近い絶縁ゲートとの距離よりも短くなっており、第2トレンチ導電体の少なくとも一部は、第1半導体領域と第2半導体領域の境界よりも深い位置に達している。本明細書が開示する第2の半導体装置は、セル領域と、セル領域の周辺に設けられた非セル領域とを含む半導体基板を備えている。セル領域は、第1導電型の第1半導体領域と、第1半導体領域の表面側の半導体基板の表面に形成された第2導電型の第2半導体領域と、半導体基板の表面側から第2半導体領域を貫通して第1半導体領域と接する深さまで形成されており、長手方向が第1方向に伸びるトレンチ型の絶縁ゲートと、絶縁ゲートと非セル領域との間のセル領域に形成され、第1方向に伸びているトレンチ内に絶縁膜に被覆された導電体が充填されている第3トレンチ導電体と、絶縁ゲートと非セル領域との間のセル領域に少なくともその一部が形成され、第3トレンチ導電体に対して、第1方向に直交しセル領域側から非セル領域に向かう第2方向に位置するトレンチ内に絶縁膜に被覆された導電体が充填されている第4トレンチ導電体とを備えている。第4トレンチ導電体の第1方向の長さは、絶縁ゲートの第1方向の長さよりも短くなっている。第3トレンチ導電体と第4トレンチ導電体との距離は、第3トレンチ導電体と、第3トレンチ導電体に最も近い絶縁ゲート間の距離よりも短くなっている。第4トレンチ導電体の少なくとも一部は、第1半導体領域と第2半導体領域の境界よりも深い位置に達している。上記の第2の半導体装置によっても、第3トレンチ導電体および第4トレンチ導電体に電圧が印加されることによって、第4トレンチ導電体の底部に局所的に電界が集中することを抑制することができる。第4トレンチ導電体は、第3トレンチ導電体に対して、第1方向に直交しセル領域側から非セル領域に向かう第2方向に位置しているため、絶縁ゲート、第3トレンチ導電体および第4トレンチ導電体の底部の電界分布を第2方向に伸ばすことができる。その結果、第1の半導体装置と同様に、半導体装置の耐圧を向上させることができる。本明細書が開示する第1の半導体装置および第2の半導体装置は、セル領域と、セル領域の周辺に設けられた非セル領域とを含む半導体基板を備えている。セル領域は、第1導電型の第1半導体領域と、第1半導体領域の表面側の半導体基板の表面に形成された第2導電型の第2半導体領域と、半導体基板の表面側から第2半導体領域を貫通して第1半導体領域と接する深さまで形成されており、長手方向が第1方向に伸びるトレンチ型の絶縁ゲートとを備えている。絶縁ゲートは、ゲート絶縁膜に被覆された状態でトレンチ内に充填されているゲート電極を備えている。第1の半導体装置および第2の半導体装置は、さらに、セル領域の表面に形成された表面電極およびセル領域の裏面に形成された裏面電極を備えていてもよい。第1の半導体装置では、絶縁ゲートと非セル領域との間に、少なくともその一部がセル領域に含まれている第1トレンチ導電体が形成されている。第1トレンチ導電体は、全体がセル領域内に形成されていてもよいし、その一部が非セル領域内に形成されていてもよい。第1トレンチ導電体は、絶縁膜に被覆された状態でトレンチ内に充填されている導電体を備えている。第1トレンチ導電体は、第1方向に伸びる第1部分と、第1方向に直交しセル領域側から非セル領域に向かう第2方向に突出する第2部分とを備えている。第2部分の底部の少なくとも一部は、第1半導体領域と第2半導体領域の境界よりも深い位置に達している。第1部分の導電体と第2部分の導電体は、電気的に接続していることが好ましい。第1部分の導電体と第2部分の導電体は、一体に形成されていてもよい。第1トレンチ導電体の第1部分の第1方向の長さは、絶縁ゲートの長手方向の長さと一致していてもよいし、相違していてもよい。第1トレンチ導電体は、第2部分を1つのみ有していてもよいし、複数含んでいてもよい。第1トレンチ導電体が第2部分を複数有する場合には、それぞれの第2部分の大きさや形状が同一であってもよいし、相違していてもよい。第2の半導体装置では、絶縁ゲートと非セル領域との間に、第3トレンチ導電体および第4トレンチ導電体が形成されている。第3トレンチ導電体および第4トレンチ導電体は、絶縁膜に被覆された状態でトレンチ内に充填されている導電体を備えている。第3トレンチ導電体は、セル領域内に形成されており、第1方向に伸びている。第4トレンチ導電体は、少なくともその一部がセル領域内に形成されている。第4トレンチ導電体は、全体がセル領域内に形成されていてもよいし、その一部が非セル領域内に形成されていてもよい。第1方向に直交しセル領域側から周辺領域に向かう方向を第2方向とした場合に、第4トレンチ導電体は、第3トレンチ導電体に対して、第2方向に位置している。第4トレンチ導電体の第1方向の長さは、絶縁ゲートの第1方向の長さよりも短くなっている。第4トレンチ導電体の第1方向の長さは、絶縁ゲートの第1方向の長さよりも短くなっている。第3トレンチ導電体と第4トレンチ導電体との距離は、第3トレンチ導電体と、第3トレンチ導電体に最も近い絶縁ゲートとの距離よりも短くなっている。第4トレンチ導電体の少なくとも一部は、第1半導体領域と第2半導体領域の境界よりも深い位置に達している。第4トレンチ導電体の長手方向は、第1方向に沿っていてもよいし、第2方向に沿っていてもよい。また、第1方向および第2方向に交差する第3方向に沿っていてもよい。第4トレンチ導電体は、半導体装置に1つのみ形成されていてもよいし、複数形成されていてもよい。第4トレンチ導電体が半導体装置に複数形成されている場合には、それぞれの第4トレンチ導電体の大きさや形状が同一であってもよいし、相違していてもよい。第3トレンチ導電体は、絶縁ゲートと同一の形状および大きさであってもよい。第3トレンチ導電体と、第3トレンチ導電体に最も近い絶縁ゲートとの距離は、複数の隣接する絶縁ゲート間の第2方向の距離ゲートピッチと同一であってもよい。本願が開示する半導体装置は、第1の半導体装置、第2の半導体装置の双方の構成を備えるものであってもよい。例えば、第1の半導体装置に、さらに、第2の半導体装置に係る第3トレンチ導電体および第4トレンチ導電体が形成されていてもよい。また、第1の半導体装置の第1トレンチ導電体の近傍に、第2トレンチ導電体がさらに設けられていてもよい。第2トレンチ導電体は、第1トレンチ導電体の第1部分と非セル領域との間に設けられており、第1トレンチ導電体に対して第2方向に位置している。第2トレンチ導電体は、少なくともその一部がセル領域に形成されている。第2トレンチ導電体と、第1トレンチ導電体の第1部分との第2方向の距離は、第1トレンチ導電体と、第1トレンチ導電体に最も近い絶縁ゲートとの距離よりも短くなっている。第2トレンチ導電体の形状、方向および大きさは、第4トレンチ導電体と同様であるから、説明を省略する。第1トレンチ導電体、第2トレンチ導電体、第3トレンチ導電体および第4トレンチ導電体の底部および側面部の形状については、特に限定されない。これらのトレンチ導電体の底部および側面部の形状は、平面状、階段状、曲面状、傾斜状等、またはこれらの組合せを含む。さらに、第1トレンチ導電体、第2トレンチ導電体、第3トレンチ導電体および第4トレンチ導電体は、絶縁ゲート内のゲート電極、表面電極または裏面電極等と電気的に接続されていてもよい。または、ゲート電極、表面電極または裏面電極等と電気的に非接続なフローティング状態であってもよい。本願に係る第1の半導体装置、第2の半導体装置は、トレンチゲート構造を有する半導体装置であればよい。トレンチゲート構造を有する半導体装置としては、IGBT、MOSFET等のMOS型の半導体装置およびダイオードが挙げられる。第1の半導体装置,第2の半導体装置がIGBTである場合には、第1半導体領域はドリフト領域であり、第2半導体領域はボディ領域であり、さらに、第2半導体領域の表面に第1導電型のエミッタ領域が設けられており、半導体基板の裏面側にコレクタ領域が設けられている。第1の半導体装置,第2の半導体装置がMOSFETである場合には、第1半導体領域はドレイン領域またはドリフト領域であり、第2半導体領域はボディ領域であり、さらに、第2半導体領域の表面に第1導電型のソース領域が設けられている。第1の半導体装置,第2の半導体装置がダイオードである場合には、第1半導体領域と第2半導体領域がそれぞれカソード層、アノード層として機能する。また、本願に係る第1の半導体装置、第2の半導体装置においては、半導体装置を平面視したときの絶縁ゲートの形状や配置について特に限定されない。略直線状の複数の絶縁ゲートが平行に配置されていてもよいし、曲線状またはコイル状の絶縁ゲートであってもよい。また、絶縁ゲートが互いに交差していてもよいし、略円形状または略四角形状に一連に連結した形状であってもよい。また、第1の半導体装置において、第1トレンチ導電体の第1部分が、絶縁ゲートと同様の形状であってもよい。なお、以下に説明する実施例および変形例では、半導体装置の一例としてIGBTを例示して説明するが、これに限定されず、MOSFET等のその他のトレンチゲート構造を有する半導体装置にも同様に適用できる。例えば、IGBTのエミッタ層の設置位置についての説明は、MOSFETのソース層の設置位置についても適用できる。図1に示すように、実施例1に係る半導体装置10は、セル領域101a~101dと、周辺領域103とを含む半導体基板100を備えている。周辺領域103は、セル領域101a~101dの周辺に設けられた非セル領域である。周辺領域103は、半導体基板100の周縁に沿って設けられており、セル領域101a~101d全体を取り囲んでいる。セル領域101a~101dは、半導体基板100の中央部に配置されており、その周囲を取り囲む周辺耐圧部105が周辺領域103に形成されている。図2に示すように、セル領域101aには、複数のトレンチ型の絶縁ゲート200が形成されている。複数の絶縁ゲート200は、半導体装置10を平面視したときに線状であり、いずれも同じ大きさ、同じ形状である。複数の絶縁ゲート200は、長手方向図2に示すX方向が平行になるように、一定のゲートピッチ複数の絶縁ゲート200間のY方向の距離で配置されている。図3に示すように、半導体装置10のセル領域101aには、トレンチゲート型のIGBTが形成されている。半導体基板100は、p型のコレクタ層11、n-型のドリフト層12、p型のボディ層13、n型のエミッタ層14を備えている。絶縁ゲート200は、半導体基板100の表面側から、ボディ層13およびエミッタ層14を貫通してドリフト層12に達している。絶縁ゲート200は、ゲート絶縁膜に被覆された状態でトレンチ内に充填されているゲート電極を備えている。エミッタ層14は、絶縁ゲート200の長手方向図3に示すX方向に沿って延びており、絶縁ゲート200のゲート絶縁膜と接している。図2および3に示すように、半導体装置10の絶縁ゲート200と周辺領域103との間に、第1トレンチ導電体210が形成されている。第1トレンチ導電体210は、セル領域101a内に形成されている。第1トレンチ導電体210は、絶縁膜に被覆された状態でトレンチ内に充填されている導電体を備えている。第1トレンチ導電体210は、第1部分210aと第2部分210bとを備えている。第1部分210aと第2部分210bは、一体に形成されており、それぞれの導電体およびその導電体を被覆する絶縁膜は同一の層で形成されている。第1部分210aは、長手方向が第1方向図2および図3に示すX方向に伸びている。第2部分210bは、長手方向が第1方向に直交し、セル領域側から周辺領域に向かう第2方向図2および図3に示すY方向に伸びている。第2部分210bのY方向の端部は、セル領域101aの端部まで伸びている。第2部分210bは、第1部分210aの第1方向の中央位置から、第2方向に伸びている。第1トレンチ導電体210は、半導体基板100を平面視した場合に、T字状になっている。第1部分210aの長手方向X方向の長さは、絶縁ゲート200の長手方向X方向の長さと一致している。第2部分210bの長手方向Y方向および短手方向X方向の長さは、第1部分210aの長手方向の長さよりも短い。第1部分210aの底部および第2部分210bの底部は、ボディ層13とドリフト層12の境界よりも深い位置に達している。絶縁ゲート200と第1トレンチ導電体210との間の距離は、絶縁ゲート200のゲートピッチに等しい。なお、図示していないが、セル領域101b~101dにも、セル領域101aと同様の複数の絶縁ゲートおよび第1トレンチ導電体が形成されている。図1~図3に示すように、半導体装置10では、絶縁ゲート200と周辺領域103との間のセル領域101a~101dに、第1トレンチ導電体210が形成されている。例えば、セル領域のIGBTをターンオンするに際して、第1トレンチ導電体210に電圧例えばゲート電圧が印加されることによって、絶縁ゲート200および第1トレンチ導電体210の底部の電界がY方向に広がる。このため、図4に示すように、絶縁ゲート200および第1トレンチ導電体210の底部の近傍の電界分布は、等電位線1に示されるように緩やかに分布する。半導体装置10によれば、絶縁ゲート200および第1トレンチ導電体210の底部に局所的に電界が集中することを抑制することができるため、半導体装置10の耐圧が向上する。また、半導体装置の耐圧を確保することができるため、半導体基板100の平面に占める周辺耐圧部105の面積を縮小することができ、半導体装置10の小型化に寄与することができる。変形例第1トレンチ導電体の形状は、上記に説明した形状でなくともよい。図6~図14は、実施例1の変形例に係る第1トレンチ導電体の形態を示しており、図5は、比較のため、実施例1に係る第1トレンチ導電体210の形態を示している。図6~図9は、変形例に係る半導体装置の第1トレンチ導電体を、図5と同様の斜視図で示している。図6に示すように、第1トレンチ導電体211の第2部分211bは、第2方向Y方向に向かって直線的に深さが浅くなっていてもよい。第2部分211bの第1部分211a側の深さはd2であり、その逆側の深さはd1である。深さd2は、深さd1よりも深い。また、逆に、図7に示すように、第1トレンチ導電体212の第2部分212bは、第2方向Y方向に向かって直線的に深さが深くなっていてもよい。第2部分212bの第1部分212a側の深さはd4であり、その逆側の深さはd3である。深さd3は、深さd4よりも深い。図6および図7の場合、少なくとも深さd2および深さd3は、図3に示すボディ層13とドリフト層12との境界よりも深くなっている。また、図8に示すように、第1トレンチ導電体213の第2部分213bの底部が曲面状であってもよい。第2部分213bの底部をX方向から見ると、第1部分213aからY方向に向かって円弧状になっている。第2部分213bの第1部分213a側の深さ、およびその逆側の深さはd5であり、Y方向の中央位置の深さは、d6である。深さd6は、深さd5よりも深い。図8の場合、少なくとも深さd6は、図3に示すボディ層13とドリフト層12との境界よりも深くなっている。第1トレンチ導電体213は、底部が曲面状の第2部分213bを備えているため、第2部分213bの底部の近傍において電界が分散される効果が高くなる。このため、半導体装置の耐圧向上の効果がより大きくなる。なお、図6~図8に示すような形状の第1トレンチ導電体は、例えば、エッチングする深さを変えたトレンチエッチングを複数回行うことによって可能である。また、例えば、トレンチ深さが深い部分ほどトレンチ幅を大きくするように設計すれば、少ない回数のトレンチエッチングによって第1トレンチ導電体の底面を図6~図8に示すような形状とすることが可能となる。また、図9に示すように、第1トレンチ導電体214の第2部分214bの第2方向Y方向の側端面第1部分214aと逆側の側面が曲面状であってもよい。第2部分214bの側端面を平面方向Y方向およびX方向に垂直な方向から見ると、円弧状になっている。第1トレンチ導電体214は、側端面が曲面状の第2部分214bを備えているため、第2部分214bの側端面の近傍において電界が分散される効果が高くなる。このため、半導体装置の耐圧向上の効果がより大きくなる。図10~図14は、変形例に係る半導体装置の第1トレンチ導電体を、図2と同様の平面図で示している。なお、図10~図14において、図2と同様の構成については、説明を省略する。図10および図11に示すように、第1トレンチ導電体は、第2部分を複数有していてもよい。図10に示すように、第1トレンチ導電体215は、3つの第2部分215b,215c,215dを有している。第2部分215b,215c,215dの大きさおよび形状は同じであり、第2方向Y方向にセル領域101aまで伸びている。第2部分215cは、第1部分215aの第1方向X方向の中央位置に設けられている。図11に示すように、第1トレンチ導電体216は、3つの第2部分216b,216c,216dを有している。第2部分216bおよび216dの大きさおよび形状は同じである。第2部分216cの第1方向X方向の長さは第2部分216bおよび216dの第1方向の長さと同じであり、第2部分216cの第2方向Y方向の長さは第2部分216bおよび216dの第1方向の長さよりも短い。第2部分216bおよび216dは、第2方向Y方向にセル領域101aまで伸びている。第2部分215cは、第1部分215aの第1方向X方向の中央位置に設けられており、第2方向の端部がセル領域101aの端部に達していない。また、図12に示すように、第1トレンチ導電体217は、セル領域101aから突出して、その一部が周辺領域103内まで伸びている第2部分217bを備えていてもよい。第2部分217bは、一部分がセル領域101a内に形成されており、その他の部分が周辺領域103内に形成されている。第1部分217aについては、第1部分210aと同様の構成であるから、説明を省略する。また、図13および図14に示すように、第1トレンチ導電体は、第1部分および第2部分以外の部分を含んでいてもよい。図13に示すように、第1トレンチ導電体220は、絶縁ゲート200の周囲を囲む第1部分220aおよび第3部分220cと、第1部分220aからY方向に伸びる第2部分220bとを有している。第1部分220aと第3部分220cは、全体を図示していないが、絶縁ゲート200の周囲を取り囲む一連の略四角形状に形成されているトレンチ導電体であり、角部がR形状となっている。この略四角形状のトレンチ導電体のうち、Y方向において絶縁ゲート200と周辺領域103との間となる位置に存在する部分が第1部分220aであり、その他の部分が第3部分220cである。第1部分220aは、X方向に伸びている。第1部分220aのX方向の中央位置からY方向に、第2部分220bが伸びている。また、図14に示すように、第1トレンチ導電体221は、一連の略四角形状に形成されており、角部がR形状となっている第1部分221aおよび第3部分221cと、第1部分221aからY方向に伸びる第2部分221bとを有している。第1部分221aと第3部分221cは、一連の略四角形状に形成されているトレンチ導電体であり、絶縁ゲート240と同様の形状である。この略四角形状のトレンチ導電体のうち、Y方向において周辺領域103に最も近い位置に存在する部分が第1部分221aであり、その他の部分が第3部分221cである。第1部分221aは、X方向に伸びている。第1部分221aのX方向の中央位置からY方向に、第2部分221bが伸びている。また、周辺領域の形態は、上記に説明した実施例の形態に限られない。図15および図16に、周辺領域の変形例を例示する。図15および図16は、図2のIII-III線断面を周辺領域103まで伸ばした断面図を示している。図15に示すように、周辺領域103に、p型の不純物濃度が高い周辺耐圧層21と、p型の不純物濃度が低い周辺耐圧層22が形成されていてもよい。周辺耐圧層21は、セル領域101aに近い側に形成されており、周辺耐圧層22は、セル領域101aから遠い側に形成されている。周辺耐圧層21の深さは、周辺耐圧層22よりも深い。また、周辺耐圧層21の幅図15においてはX方向の幅に相当するは、周辺耐圧層22の幅よりも狭い。図16に示すように、周辺領域103に、p型の周辺耐圧層23が複数形成されていてもよい。周辺耐圧層21は、セル領域101aに近い側に形成されており、3つの周辺耐圧層23は、p型の不純物濃度が同じであり、深さおよび幅図16においてはX方向の幅に相当するも同じである。なお、実施例1では、全ての第1トレンチ導電体が同様の形態を有している場合を例示して説明したが、異なる形態の第1トレンチ導電体が1つの半導体装置に混在していてもよい。また、1つのセル領域内に、異なる形態の第1トレンチ導電体が混在していてもよい。図17に示すように、実施例2に係る半導体装置30は、セル領域301a~301dと、非セル領域である周辺領域303とを含む半導体基板300を備えている。周辺領域303は、半導体基板300の周縁に沿って設けられており、セル領域301a~301d全体を取り囲んでいる。セル領域301a~301dは、半導体基板300の中央部に配置されており、その周囲を取り囲む周辺耐圧部305が周辺領域303に形成されている。図18に示すように、セル領域301aには、複数のトレンチ型の絶縁ゲート400および第3トレンチ導電体400aが形成されている。第3トレンチ導電体400aは、絶縁ゲート400と同様の形状および大きさを有している。絶縁ゲート400および第3トレンチ導電体400aは、半導体装置30を平面視したときに線状であり、いずれも同じ大きさ、同じ形状である。絶縁ゲート400および第3トレンチ導電体400aは、長手方向図18に示すY方向が平行になるように、一定のゲートピッチ複数の絶縁ゲート400間のY方向の距離で配置されている。絶縁ゲート400と第3トレンチ導電体400aとの間の距離は、絶縁ゲート400のゲートピッチに等しい。図19に示すように、半導体装置30のセル領域301aには、トレンチゲート型のIGBTが形成されている。IGBTの各構成は、半導体装置10と同様であるから、説明を省略する。図18および19に示すように、半導体装置30の第3トレンチ導電体400aと周辺領域303との間に、第4トレンチ導電体410が形成されている。第4トレンチ導電体410は、第3トレンチ導電体400aに対して第2方向に位置している。第4トレンチ導電体410は、セル領域301a内に形成されている。第4トレンチ導電体410は、絶縁膜に被覆された状態でトレンチ内に充填されている導電体を備えている。第4トレンチ導電体410は、長手方向が第2方向図18および図19に示すY方向に伸びている。第4トレンチ導電体410の第1方向の位置は、絶縁ゲート400aの第1方向の中央である。第4トレンチ導電体410の長手方向Y方向および短手方向X方向の長さは、絶縁ゲート400および第3トレンチ導電体400aの長手方向の長さよりも短い。第4トレンチ導電体410の底部は、ボディ層13とドリフト層12の境界よりも深い位置に達している。第4トレンチ導電体410の導電体は、絶縁ゲート400および第3トレンチ導電体400aと電気的に接続されている。なお、図示していないが、セル領域301b~301dにも、セル領域301aと同様の絶縁ゲート、第3トレンチ導電体および第4トレンチ導電体が形成されている。図17~図19に示すように、半導体装置30では、第3トレンチ導電体400aと周辺領域303との間のセル領域301a~301dに、第4トレンチ導電体410が形成されている。例えば、セル領域のIGBTをターンオンするに際して、第4トレンチ導電体410に電圧例えばゲート電圧が印加されることによって、絶縁ゲート400、第3トレンチ導電体400aおよび第4トレンチ導電体410の底部の電界がY方向に広がる。このため、図20に示すように、絶縁ゲート400,第3トレンチ導電体400a、および第4トレンチ導電体410の底部の近傍の電界分布は、等電位線3に示されるように緩やかに分布する。半導体装置30によれば、絶縁ゲート400,第3トレンチ導電体400a、および第4トレンチ導電体410の底部に局所的に電界が集中することを抑制することができるため、半導体装置30の耐圧が向上する。また、半導体装置の耐圧を確保することができるため、半導体基板300の平面に占める周辺耐圧部305の面積を縮小することができ、半導体装置30の小型化に寄与することができる。変形例第3トレンチ導電体および第4トレンチ導電体の形状は、上記に説明した形状でなくともよい。例えば、第4トレンチ導電体の底面および側面の形状は、図6~図9に示す第2部分と同様の形状であってもよい。また、半導体装置に複数の第4トレンチ導電体が設けられていてもよい。例えば、図21に示すように、3つの第4トレンチ導電体411a,411b,411cが設けられていてもよい。第4トレンチ導電体411a,411b,411cの大きさおよび形状は同じであり、第2方向Y方向にセル領域301aの端部まで伸びている。第4トレンチ導電体411bは、第3トレンチ導電体400aの第1方向X方向の中央位置に設けられている。また、例えば、図22に示すように、3つの第4トレンチ導電体412a,412b,412cが設けられていてもよい。第4トレンチ導電体412aおよび412cの大きさおよび形状は同じであり、第4トレンチ導電体412bの第2方向Y方向の長さは第4トレンチ導電体412aおよび412cの第2方向よりも短い。第4トレンチ導電体412aおよび412cは、第2方向Y方向にセル領域301aの端部まで伸びている。第4トレンチ導電体412bは、第2方向の端部がセル領域301aの端部に達していない。また、図23に示すように、長手方向が第1方向X方向に沿っている第4トレンチ導電体413が備えられていてもよい。第4トレンチ導電体413の第1方向の長さは、絶縁ゲート400および第3トレンチ導電体400aの第1方向の長さよりも短ければよい。また、図24に示すように、セル領域301aから突出して、その一部が周辺領域303内まで伸びている第4トレンチ導電体414が設けられていてもよい。第4トレンチ導電体414は、一部分がセル領域301a内に形成されており、その他の部分が周辺領域303内に形成されている。また、図25および図26に示すように、第3トレンチ導電体は、非直線状のトレンチ導電体の一部であってもよい。図25に示すように、第3トレンチ導電体420aは、第5トレンチ導電体420bと一連に形成されており、全体を図示していないが、絶縁ゲート400の周囲を取り囲む一連の略四角形状に形成され、角部がR形状となっている。この略四角形状のトレンチ導電体のうち、Y方向において絶縁ゲート400と周辺領域303との間となる位置に存在する部分が第3トレンチ導電体420aであり、その他の部分は第5トレンチ導電体420bである。第3トレンチ導電体420aは、X方向に伸びている。第4トレンチ導電体430は、第3トレンチ導電体420aに対してY方向に位置している。第4トレンチ導電体430のX方向の位置は、第3トレンチ導電体420aのX方向の中央である。第3トレンチ導電体420aと第4トレンチ導電体430とのY方向の距離は、第3トレンチ導電体420aと絶縁ゲート400とのY方向の距離よりも長い。また、図26に示すように、第3トレンチ導電体421aと第5トレンチ導電体421bが一連の略四角形状に形成されて、角部がR形状となっているトレンチ導電体であり、絶縁ゲート421と同様の形状であってもよい。第3トレンチ導電体421aと第4トレンチ導電体431との距離は、絶縁ゲート421と第3トレンチ導電体421aとのY方向の距離および絶縁ゲート421のゲートピッチよりも短い。また、周辺領域の形態は、上記に説明した実施例の形態に限られない。例えば、実施例1において図15および図16を用いて説明したような形態であってもよい。また、実施例1と同様に、異なる形態の第3トレンチ導電体および第4トレンチ導電体が1つの半導体装置に混在していてもよい。また、1つのセル領域内に、異なる形態の第3トレンチ導電体および第4トレンチ導電体が混在していてもよい。また、図27に示すように、実施例1で説明した第1トレンチ導電体440の近傍に、第2トレンチ導電体450がさらに設けられていてもよい。第1トレンチ導電体440は、第1部分440aと2つの第2部分440b,440cを備えている。第2トレンチ導電体450は、X方向には第2部分440bと第2部分440cとの間に位置しており、Y方向には第1部分440aと周辺領域との間に位置している。トレンチ導電体450の形状、大きさ、材料は、図18等に示す第4トレンチ導電体410と同様である。第2トレンチ導電体450は、絶縁ゲート400aの近傍ではなく、第1トレンチ導電体の近傍に配置されている点において、第4トレンチ導電体410と相違している。上記においては、IGBTを例示して説明したが、本願に係る絶縁ゲートおよびトレンチ導電体の構成は、MOSFET等のその他のトレンチゲート型の半導体装置にも適用できる。IGBT以外の半導体装置においても、第1トレンチ導電体、第4トレンチ導電体または第2トレンチ導電体によって電界集中が緩和され、半導体装置の耐圧を向上させる効果を得ることができる。例えば、実施例および変形例で説明したIGBTに係る絶縁ゲート等の構成は、図28に示すように、MOSFETが形成されている半導体装置50にも利用できる。半導体基板500は、n型のドレイン層52、p型のボディ層53およびn型のソース層54を備えている。絶縁ゲート600は、半導体基板500の表面側から、ボディ層53およびソース層54を貫通してドレイン層52に達している。図3と同様に、絶縁ゲート600と周辺領域との間に、第1トレンチ導電体610が形成されている。第1トレンチ導電体610は、第1部分610aと第2部分610bとを備えている。第1トレンチ導電体610の構成は、図3に示す第1トレンチ導電体210と同様の構成であるから、説明を省略する。この場合にも、半導体装置50の表面電極と裏面電極との間に電圧を印加した際に、第1トレンチ導電体610にも電圧を印加することによって、絶縁ゲート600および第1トレンチ導電体610の底部の電界をY方向に広げることができる。このため、図4と同様に、絶縁ゲート600および第1トレンチ導電体610の底部に局所的に電界が集中することを抑制することができる。また、実施例および変形例で説明したIGBTに係る絶縁ゲート等の構成は、図29に示すように、ダイオードが形成されている半導体装置70にも利用できる。図29に示すように、半導体基板700は、n型のカソード層72およびp型のアノード層73を備えている。絶縁ゲート800および第3トレンチ導電体800aは、半導体基板700の表面側から、アノード層73を貫通してカソード層72に達している。図19と同様に、第3トレンチ導電体800aと周辺領域との間に、第4トレンチ導電体810が形成されている。第3トレンチ導電体800aおよび第4トレンチ導電体810の構成は、図3に示す第3トレンチ導電体400aおよび第4トレンチ導電体410と同様の構成であるから、説明を省略する。この場合にも、半導体装置70の表面電極と裏面電極との間に電圧を印加した際に、第3トレンチ導電体800aおよび第4トレンチ導電体810にも電圧を印加することによって、絶縁ゲート800、第3トレンチ導電体800aおよび第4トレンチ導電体810の底部の電界をY方向に広げることができる。このため、図4と同様に、絶縁ゲート800、第3トレンチ導電体800aおよび第4トレンチ導電体810の底部に局所的に電界が集中することを抑制することができる。以上、本発明の実施例について詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。"