入力アナログ信号を増幅して出力するプリアンプ回路と、入力クロックのサイクルに応じて、前記プリアンプ回路からの出力に基づくアナログ信号をデジタル信号へ変換するAD変換器と、前記入力クロックの周波数に応じて、前記デジタル信号へ変換される前のアナログ信号である変換前アナログ信号の調整を制御する調整制御回路と、を備える信号変換装置。前記調整制御回路は、前記入力クロックの周波数に応じて、差動信号を構成する第1信号と第2信号の直流バイアス電圧の差であるDCオフセット量を決定し、当該決定されたDCオフセット量を用いて、前記変換前アナログ信号の調整を制御することを特徴とする請求項1に記載の信号変換装置。前記調整制御回路は、前記決定したDCオフセット量に基づき前記変換前アナログ信号を調整させる制御信号を前記プリアンプ回路へ出力し、前記プリアンプ回路は、前記制御信号に応じて前記入力アナログ信号を調整し、かつ、当該入力アナログ信号を増幅して前記AD変換器へ出力することを特徴とする請求項2に記載の信号変換装置。前記調整制御回路は、前記決定したDCオフセット量に基づき前記変換前アナログ信号を調整させる制御信号を前記AD変換器へ出力し、前記AD変換器は、前記制御信号に応じて前記プリアンプ回路から出力されたアナログ信号を調整し、当該調整後のアナログ信号をデジタル信号に変換することを特徴とする請求項2に記載の信号変換装置。前記調整制御回路は、前記決定したDCオフセット量に基づくアナログ信号を生成し、前記生成されたアナログ信号を前記プリアンプ回路から出力されたアナログ信号に加算して前記AD変換器へ出力することを特徴とする請求項2に記載の信号変換装置。前記調整制御回路は、前記プリアンプ回路から出力されたアナログ信号に基づく前記DCオフセット量を検出し、前記入力クロックの周波数と前記検出されたDCオフセット量とに応じて、前記調整に用いるDCオフセット量を決定することを特徴とする請求項2乃至5のいずれか1項に記載の信号変換装置。前記調整制御回路は、前記入力クロックの周波数が所定値より大きい場合、当該周波数が所定値未満である場合に比べて小さくなるように前記DCオフセット量を決定することを特徴とする請求項1乃至6のいずれか1項に記載の信号変換装置。前記プリアンプ回路は、マイクロフォンから出力される音声アナログ信号に対して増幅を行うことを特徴とする請求項1乃至7のいずれか1項に記載の信号変換装置。前記AD変換器は、デルタシグマAD変換器であることを特徴とする請求項1乃至8のいずれか1項に記載の信号変換装置。入力アナログ信号を増幅し、前記増幅後のアナログ信号からデジタル信号へ変換するAD変換器を動作させる入力クロックの周波数に応じて、前記デジタル信号へ変換される前のアナログ信号である変換前アナログ信号を調整し、前記入力クロックのサイクルに応じて、前記増幅後かつ前記調整後のアナログ信号をデジタル信号へ変換することを特徴とする信号変換方法。前記入力クロックの周波数に応じて、差動信号を構成する第1信号と第2信号の直流バイアス電圧の差であるDCオフセット量を決定し、当該決定されたDCオフセット量を用いて、前記変換前アナログ信号を調整することを特徴とする請求項10に記載の信号変換方法。前記決定したDCオフセット量に基づき前記変換前アナログ信号を調整させる制御信号をプリアンプ回路へ出力し、前記プリアンプ回路において、前記制御信号に応じて前記入力アナログ信号を調整し、かつ、当該入力アナログ信号を増幅して前記AD変換器へ出力することを特徴とする請求項11に記載の信号変換方法。前記決定したDCオフセット量に基づき前記変換前アナログ信号を調整させる制御信号を前記AD変換器へ出力し、前記AD変換器において、前記制御信号に応じて前記増幅後のアナログ信号を調整し、当該調整後のアナログ信号をデジタル信号に変換することを特徴とする請求項11に記載の信号変換方法。前記決定したDCオフセット量に基づくアナログ信号を生成し、前記生成されたアナログ信号を前記増幅後のアナログ信号に加算して前記AD変換器へ出力することを特徴とする請求項11に記載の信号変換方法。前記増幅後のアナログ信号に基づく前記DCオフセット量を検出し、前記入力クロックの周波数と前記検出されたDCオフセット量とに応じて、前記調整に用いるDCオフセット量を決定することを特徴とする請求項10乃至14のいずれか1項に記載の信号変換方法。前記入力クロックの周波数を検出し、前記入力クロックの周波数が所定値より大きい場合、当該周波数が所定値未満である場合に比べて小さくなるように前記DCオフセット量を決定することを特徴とする請求項10乃至15のいずれか1項に記載の信号変換方法。前記入力アナログ信号は、マイクロフォンから出力される音声アナログ信号であることを特徴とする請求項10乃至16のいずれか1項に記載の信号変換方法。前記AD変換器は、デルタシグマAD変換器であることを特徴とする請求項10乃至17のいずれか1項に記載の信号変換方法。しかしながら、上述したデジタルマイクロフォン用IC900では、プリアンプ回路92の出力信号に加えるDCオフセット値が大きい場合、プリアンプの歪み特性が劣化する可能性があるという問題点がある。その理由は、上述した関連技術では、プロセスバラツキ、クロック信号周波数範囲及び温度変動などの影響を考慮して、DCオフセットに本来必要な量の数倍程度のマージンを加える必要があるためである。式1に示したように、トーン周波数はDCオフセット値だけでなく、クロック周波数にも影響を受ける。汎用のマイクロフォン用ICのクロック周波数は、1MHzから数MHzの範囲が一般的である。クロック周波数が低ければ、トーン周波数が低周波側にシフトする。関連技術では、DCオフセット値が最低クロック周波数の場合でも、トーン周波数を音声帯域~20kHz以上にシフトさせる必要がある。さらに、プロセスバラツキ及び温度変動などの影響を考慮すると、DCオフセット値が50mVから百数十mVが必要になることが分かる。例えば、Freqsが1MHzかつFSが2.4Vppである場合、DCオフセット値の最小値は、以下の式2の通りとなる。そして、プロセスバラツキ及び温度変動などの影響を±100変動と仮定すると、DCオフセット値を以下の式3程度に設計する必要がある。一方、例えば、Freqsが2.4MHzで、バラツキ影響なしと仮定した場合は、DCオフセット値は20mVあれば、トーンに起因する信号帯域内のSNRSignal-to-NoiseRatio劣化がなくなる。また、上述した特許文献1乃至4に開示された技術を用いたとしても、DCオフセットに本来必要な量の数倍程度のマージンを加える必要があるため、同様に、上述した課題を解決することはできない。本発明の第1の態様にかかる信号変換装置は、入力アナログ信号を増幅して出力するプリアンプ回路と、入力クロックのサイクルに応じて、前記プリアンプ回路からの出力に基づくアナログ信号をデジタル信号へ変換するAD変換器と、前記入力クロックの周波数に応じて、前記デジタル信号へ変換される前のアナログ信号である変換前アナログ信号の調整を制御する調整制御回路と、を備える。本発明の第2の態様にかかる信号変換方法は、入力アナログ信号を増幅し、前記増幅後のアナログ信号からデジタル信号へ変換するAD変換器を動作させる入力クロックの周波数に応じて、前記デジタル信号へ変換される前のアナログ信号である変換前アナログ信号を調整し、前記入力クロックのサイクルに応じて、前記増幅後かつ前記調整後のアナログ信号をデジタル信号へ変換することを特徴とする。上述したように、増幅後かつ未調整のアナログ信号をそのままデジタル信号へ変換した場合には、所定の周波数帯域内にトーンが発生する恐れがある。そこで、上述した本発明の第1及び第2の態様では、少なくともAD変換前のアナログ信号に対して所定の調整を行うため、所定の周波数帯域外へトーンをシフトさせることが可能となる。そのため、AD変換後のデジタル信号におけるノイズの発生を抑えることができる。本発明により、ADCのSNRを向上し、かつ、マイクロフォン用IC全体の歪み特性の劣化を最低限に抑えるための信号変換装置及び信号変換方法を提供することができる。以下では、本発明を適用した具体的な実施の形態について、図面を参照しながら詳細に説明する。各図面において、同一要素には同一の符号が付されており、説明の明確化のため、必要に応じて重複説明は省略する。<発明の実施の形態1>図1は、本発明の実施の形態1にかかるマイクロフォン用IC100の回路構成を示すブロック図である。マイクロフォン用IC100は、外部から印加された電源電圧VDD及びクロック信号CLKにより動作する。そして、マイクロフォン用IC100は、入力アナログ信号である入力信号INを受け付けて、増幅、調整及びデジタル信号への変換を行った後に、出力デジタル信号である出力信号OUTとして出力する。マイクロフォン用IC100は、LDO11と、プリアンプ回路12と、ADC13と、DCオフセット制御ブロック14とを備える。LDO11は、外部から印加された電源電圧VDDをプリアンプ回路12及びADC13に供給する。尚、LDO11は、図19のLDO91と同等の構成を用いることが可能である。プリアンプ回路12は、LDO11から供給された電源電圧VDDにより動作し、入力アナログ信号である入力信号INを増幅して、出力信号OUTA及び出力信号OUTBをADC13へ出力する。ここでは、プリアンプ回路12は、出力信号OUTA及び出力信号OUTBを増幅後の出力信号を差動信号として出力する。そして、出力信号OUTA及び出力信号OUTBは、差動信号を構成する第1信号及び第2信号といえる。また、プリアンプ回路12は、後述するDCオフセット制御ブロック14からの制御信号に応じて、入力信号INを調整する。つまり、出力信号OUTA及び出力信号OUTBは、プリアンプ回路12により入力信号INから増幅及び調整された信号である。尚、プリアンプ回路12が行う入力信号INの増幅及び調整の順序はいずれが先であってもよい。尚、プリアンプ回路12は、マイクロフォンから出力される音声アナログ信号に対して増幅を行うものであるが、これに限定されない。ADC13は、LDO11から供給された電源電圧VDDにより動作し、入力クロックであるクロック信号CLKのサイクルに応じて、プリアンプ回路12からの出力に基づくアナログ信号をデジタル信号へ変換するAD変換器である。具体的には、ADC13は、プリアンプ回路12からの出力として、増幅後かつ調整後のアナログ信号である出力信号OUTA及び出力信号OUTBに対してデジタル信号への変換を行い、出力信号OUTとして外部へ出力する。ADC13は、デルタシグマAD変換器であることが望ましいが、これに限定されない。尚、ADC13は、図19のADC93と同等の構成を用いることが可能である。DCオフセット制御ブロック14は、ADC13を動作させるクロック信号CLKの周波数に応じて、ADC13によりデジタル信号へ変換される前のアナログ信号である変換前アナログ信号の調整を制御する調整制御回路である。ここで、DCオフセット制御ブロック14は、クロック信号CLKの周波数に応じて、DCオフセット量を決定し、当該決定されたDCオフセット量を用いて、変換前アナログ信号の調整を制御する。ここで、DCオフセット量とは、差動信号を構成する第1信号と第2信号の直流バイアス電圧の差である。さらに、DCオフセット制御ブロック14は、決定したDCオフセット量に基づき変換前アナログ信号を調整させる制御信号SCをプリアンプ回路12へ出力する。これにより、DCオフセット制御ブロック14は、プリアンプ回路12による変換前アナログ信号の調整を制御できる。図2は、本発明の実施の形態1にかかるDCオフセット制御ブロック14の構成を示すブロック図である。DCオフセット制御ブロック14は、クロック周波数検出回路141と、レジスタ142とを備える。クロック周波数検出回路141は、受け付けたクロック信号CLKにおける周波数を検出し、検出した周波数を周波数情報FIとしてレジスタ142へ出力する。例えば、クロック周波数検出回路141は、クロック信号CLKが予め定めた周波数以下、判定周波数と呼ぶ。を超えるか否かを判定し、判定結果をHigh又はLowの信号としてレジスタ142へ出力する。図3は、本発明の実施の形態1にかかるクロック周波数検出回路141の構成を示すブロック図である。クロック周波数検出回路141は、遅延回路1411と、シュミットトリガ回路1412と、インバータ1413と、フリップフロップ1414とを備える。クロック周波数検出回路141は、受け付けたクロック信号CLKを遅延回路1411及びインバータ1413へ供給し、遅延回路1411の後段にはシュミットトリガ回路1412を接続する。そして、クロック周波数検出回路141は、フリップフロップ1414のデータ入力端子Dにシュミットトリガ回路1412の出力を接続し、フリップフロップ1414のクロック端子にインバータ1413の出力を接続し、出力信号OUTとして出力する。ここで、遅延回路1411の一例を図4に示す。遅延回路1411における出力信号OUTの立ち上がりの遅延時間Trは、電流源Idから流れる電流と負荷容量Cdの比により定めることができるTr=Cd/Id。また、シュミットトリガ回路1412の一例を図5に示す。ここで、クロック周波数検出回路141における周波数を検出する動作について説明する。まず、クロック信号CLKの周波数が判定周波数より十分に小さい場合クロック周波数<<判定周波数、クロック周波数検出回路141は、常にLowを出力する。一方、クロック信号CLKの周波数が判定周波数より大きい場合クロック周波数>判定周波数、クロック周波数検出回路141は、クロック信号CLKをそのまま出力する。具体的には、クロック信号CLKの周波数が判定周波数より十分に小さい場合クロック周波数<<判定周波数とは、遅延回路1411からの出力信号の立ち上がりに対してクロック信号CLKの周期が十分遅い場合である。この場合、遅延回路1411からの出力信号の立ち上がり電圧がシュミットトリガ回路1412のしきい値を超える。そのため、シュミットトリガ回路1412は、しきい値を超えた場合Highを反転してLowを出力する。そして、フリップフロップ1414のデータ入力端子Dを介して入力される信号は、クロック信号CLKと比べて常に遅延するため、フリップフロップ1414の出力は常にLowとなる。一方、クロック信号CLKの周波数が判定周波数より大きい場合クロック周波数>判定周波数とは、遅延回路1411からの出力信号の立ち上がりに対して入力クロックが速い場合である。この場合、遅延回路1411からの出力信号の立ち上がり電圧がシュミットトリガ回路1412のしきい値を超えない。そのため、シュミットトリガ回路1412は、Lowに固定した信号を出力する。その後、フリップフロップ1414は、クロック信号CLKに同期してHigh又はLowの信号を出力する。このため、DCオフセットを切り替えるためのしきい値となる判定周波数は、遅延回路1411の出力電流、負荷容量及びシュミットトリガ回路1412のトリガ閾値HighからLowへ反転する際の電圧値により設定できることとなる。図2に戻り説明する。レジスタ142には、検出される周波数に対応付けて制御信号SCの値が予め格納されている。制御信号SCは、プリアンプ回路12にてDCオフセット量を制御させるための信号である。そのため、DCオフセット制御ブロック14は、クロック周波数検出回路141により検出される周波数情報FIに応じて、レジスタ142に格納された制御信号SCの値を選択し、選択した制御信号SCをプリアンプ回路12へ出力する。このとき、DCオフセット制御ブロック14は、入力クロックの周波数が所定値より大きい場合、当該周波数が所定値未満である場合に比べて小さくなるようにDCオフセット量を決定する。図6は、本発明の実施の形態1にかかるレジスタ142に格納されるデータの例を示す図である。図6では、周波数FAに制御信号SCAが、周波数FBに制御信号SCBがそれぞれ対応付けられていることを示す。例えば、周波数FAが周波数FBより大きい場合、制御信号SCAは制御信号SCBよりDCオフセット量が小さくなるような制御指示を含むものとする。尚、制御信号SCA及び制御信号SCBは、周波数情報FIに応じて、プリアンプ回路12のDCオフセット切替信号値ということもできる。つまり、DCオフセット制御ブロック14は、当該切替信号値によって、プリアンプ回路12のDCオフセット量の調整を制御する。図7は、本発明の実施の形態1にかかる調整制御処理の流れを示すフローチャートである。まず、DCオフセット制御ブロック14は、クロック周波数検出回路141においてクロック信号CLKにおけるクロック周波数を検出するS11。次に、DCオフセット制御ブロック14は、レジスタ142を参照して、検出した周波数から制御信号を選択するS12。そして、DCオフセット制御ブロック14は、選択した制御信号をプリアンプ回路12へ出力するS13。図8は、本発明の実施の形態1にかかるプリアンプ回路12の構成の一例を示すブロック図である。ここでは、2段アンプ構成とした場合の例を示している。図8では、初段アンプの片側の電流源の値を調整することで、初段の出力のDCバイアスの差を変えることができる。そして、次段バッファアンプAMPを介して、初段アンプで変えられたDCオフセットを増幅し、ADC13に必要なDCオフセット量を生成する。つまり、プリアンプ回路12は、DCオフセット制御ブロック14からの制御信号SCに応じて入力アナログ信号である入力信号INを調整し、かつ、当該入力アナログ信号をAMPにより増幅してADC13へ出力する。ここで、プリアンプ回路12は、入力信号INの調整のために制御信号SCに応じて電流を変化させる可変電流源VIdを有する。つまり、プリアンプ回路12は、制御信号SCに基づく指示により入力信号INにDCオフセット量を加えた信号を生成し、当該信号に対してAMPにより増幅させる。尚、図8では、可変電流源VIdの数が2個の例を示したが、これに限定されない。また、入力信号INの調整の手段はこれに限定されない。DCオフセット制御ブロック14は、マイクロフォン用IC100のクロック信号CLKをクロック周波数検出回路141において検出し、レジスタ142に格納されたクロック周波数に対応するDCオフセットの設定値を特定し、特定された設定値を調整に用いるDCオフセット量として決定する。そのため、レジスタ142には、予め周波数と設定値とを対応付けて格納しておくものとする。尚、上記では、レジスタ142を用いたDCオフセット量の決定方法を示したが、DCオフセット制御ブロック14内で逐次、検出した周波数に基づいた演算により設定値を求めても良い。尚、クロック信号CLKの周波数が高い場合、式1によって、必要なDCオフセット量を低めに設定するとよく。逆に、クロック信号CLKの周波数が低い場合は、式1によって、DCオフセット量を高めに設定するとよい。このように、本発明の実施の形態1により、ADCにトーンを音声帯域外にシフトするために必要最小限のDCオフセット量に調整することにより、過剰なDCオフセット量のマージンに起因する歪み特性などの劣化を抑えることができる。<発明の実施の形態2>上述した発明の実施の形態1にかかるプリアンプ回路12は、DCオフセット制御ブロック14からの制御信号SCにより定まるDCオフセット量を用いて入力信号INを調整し、かつ、増幅して出力信号OUTA及びOUTBを出力する。しかし、発明の実施の形態1にかかるDCオフセット制御ブロック14により決定されたDCオフセット量のみにより、入力信号INが常に正確に調整されるとは限らない。その理由は、調整対象のDCオフセット量は、制御信号SCにより定まるのみならず、温度変動及びプロセスバラツキによる影響により変動する場合があるためである。そこで、本発明の実施の形態2にかかるマイクロフォン用IC200は、温度変動及びプロセスバラツキによるDCオフセット量の変動を考慮し、上述したマイクロフォン用IC100に改良を加えたものである。図9は、本発明の実施の形態2にかかるマイクロフォン用IC200の回路構成を示すブロック図である。図1との違いとして、具体的には、プリアンプ回路22から出力される出力信号OUTA及びOUTBをDCオフセット制御ブロック24へ接続し、DCオフセット制御ブロック14がDCオフセット制御ブロック24に置き換わったものである。尚、LDO21、プリアンプ回路22及びADC23は、図1のLDO11、プリアンプ回路12及びADC13と同等の構成であるため、詳細な説明を省略する。DCオフセット制御ブロック24は、プリアンプ回路22の出力のDCオフセット量を検出する。そして、DCオフセット制御ブロック24は、DCオフセット制御ブロック14と同様に周波数情報に基づいてDCオフセット量を決定する。そして、DCオフセット制御ブロック24は、決定されたDCオフセット量と検出したDCオフセット量とを比較し、プリアンプ回路22にフィードバックをかける。検出されたDCオフセット量が小さい場合は、DCオフセット制御ブロック24がDCオフセット量を増やすようにプリアンプ回路22へ制御信号SCを出力する。逆に、検出されたDCオフセット量が大きい場合は、DCオフセット制御ブロック24がDCオフセット量を減らすようにプリアンプ回路22へ制御信号SCを出力する。つまり、DCオフセット制御ブロック24は、プリアンプ回路22から出力されたアナログ信号である出力信号OUTA及びOUTBに基づくDCオフセット量を検出し、クロック信号CLKの周波数と検出されたDCオフセット量とに応じて、調整に用いるDCオフセット量を決定する。これにより、温度変動及びプロセスバラツキによるDCオフセット量の変動を考慮してより正確にDCオフセット量を調整することができる。図10は、本発明の実施の形態2にかかるDCオフセット制御ブロック24の構成を示すブロック図である。DCオフセット制御ブロック24は、クロック周波数検出回路241と、レジスタ242と、フィードバック制御回路243とを備える。尚、クロック周波数検出回路241は、上述したクロック周波数検出回路141と同等の構成であるため、詳細な説明を省略する。レジスタ242には、検出される周波数に対応付けて設定値SVの値が予め格納されている。設定値SVは、プリアンプ回路12にて調整されるDCオフセット量の値、すなわち、DCオフセット値である。図11は、本発明の実施の形態2にかかるレジスタ242に格納されるデータの例を示す図である。図11では、周波数FAにDCオフセットSVAが、周波数FBにDCオフセットSVBがそれぞれ対応付けられていることを示す。例えば、周波数FAが周波数FBより大きい場合、DCオフセットSVAはDCオフセットSVBより小さい値であるものとする。図10に戻って説明する。フィードバック制御回路243は、レジスタ242から設定値SVを受け付け、プリアンプ回路22から出力信号OUTA及びOUTBを受け付け、制御信号SCをプリアンプ回路22へ出力する。フィードバック制御回路243は、判定回路2431と、出力DCオフセット検出回路2432とを備える。まず、クロック周波数検出回路241及びレジスタ242は、式1に示すような必要なDCオフセット量を決定する。また、出力DCオフセット検出回路2432は、出力信号OUTA及びOUTBから実際のDCオフセット量を検出する。その後、判定回路2431は、検出された実際のDCオフセット量と決定されたDCオフセット量とを比較することで、最適なDCオフセット量を判定し、制御信号SCを出力する。これにより、プリアンプ回路22は、DCオフセット量を最適値に調整することができる。図12は、本発明の実施の形態2にかかるフィードバック制御回路243の一例の構成を示すブロック図である。フィードバック制御回路243は、プリアンプ回路22におけるDCオフセット量の検出及び判定を行う。フィードバック制御回路243は、受け付けた出力信号OUTA及びOUTBによるDCオフセット量の変動が抵抗を介して電流に変換される。そして、カレントミラー回路で増幅された後に、電圧に変換される。判定回路2431は、例えば、コンパレータである。判定回路2431は、変換された電圧とリファレンス電圧とを比較する。例えば、変換された電圧がリファレンス電圧より高い場合は、判定回路2431の出力がHigh電位となる。一方、変換された電圧がリファレンス電圧より低い場合は、判定回路2431の出力がLow電位となる。また、リファレンス電圧DCオフセット判定の閾値、図12のVrefには、レジスタ242において選択された設定値SVの値を用いる。これにより、クロック信号CLKの周波数情報FIを判定回路2431に反映させることができる。つまり、リファレンス電圧の設定は、周波数情報FIに応じて変化させる。例えば、クロック信号CLKの周波数が高い場合、DCオフセットの設定値SVが低く設定される。これに伴い、判定回路2431でのリファレンス電圧も低く設定される。プリアンプ回路22は、図12の判定回路2431の出力である制御信号SCを受け付けて、DCオフセット量を調整する。例えば、図8のプリアンプ回路12を用いることができる。図13は、本発明の実施の形態2にかかる調整制御処理の処理の流れを示すフローチャートである。まず、DCオフセット制御ブロック24は、ステップS11と同様に、クロック周波数検出回路241においてクロック信号CLKにおけるククロック周波数を検出するS21。次に、DCオフセット制御ブロック24は、レジスタ242を参照して、クロック信号CLKの周波数から設定値SVを選択するS22。また、ステップS21及びS22と並行して、DCオフセット制御ブロック24は、出力DCオフセット検出回路2432において出力信号OUTA及びOUTBからDCオフセット量を検出するS23。その後、DCオフセット制御ブロック24は、判定回路2431において、検出したDCオフセット量が設定値SVより大きいか否かを判定するS24。検出したDCオフセット量が設定値SVより大きいと判定した場合、DCオフセット制御ブロック24は、DCオフセット量を小さくする制御信号をプリアンプ回路22へ出力するS25。また、ステップS24において、検出したDCオフセット量が設定値SV以下と判定した場合、DCオフセット制御ブロック24は、DCオフセット量を大きくする制御信号をプリアンプ回路22へ出力するS26。このように、本発明の実施の形態2にかかるマイクロフォン用IC200は、実際に使用されるクロック周波数に応じてDCオフセット量を最適値に設定し、更に、プロセスバラツキ及び温度変動などの影響に起因してDCオフセット量が設定値からずれた場合、DCオフセット量を補償する機能を果たす。上述した関連技術では、DCオフセット量の補償がないため、全ての条件で音声帯域にトーンが発生しないように、DCオフセットを設計する必要がある。そして、DCオフセットのマージンを取りすぎると、プリアンプの歪み特性が悪くなる。それ比べて、本発明の実施の形態2は、クロック周波数に応じてDCオフセットを最適値に設定し、更にDCオフセット補償対策を実施することで、最低限必要なDCオフセット量だけが生成され、プリアンプの歪み特性劣化を抑えることが可能である。特に、今後低電圧化の進化のなかで、電圧マージンが少なくなり、DCオフセット量を抑えることが重要になってくる。<発明の実施の形態3>図14は、本発明の実施の形態3にかかるマイクロフォン用IC300の回路構成を示すブロック図である。マイクロフォン用IC300は、LDO31と、プリアンプ回路32と、ADC33と、DCオフセット制御ブロック34と、加算器35とを備える。尚、LDO31及びADC33は、図1のLDO11及びADC13と同等の構成であるため、詳細な説明を省略する。また、プリアンプ回路32は、図19のプリアンプ回路92と同等の構成を用いることが可能であるため、詳細な説明を省略する。DCオフセット制御ブロック34は、図1のDCオフセット制御ブロック14と同様に、ADC33を動作させるクロック信号CLKの周波数に応じて、ADC33によりデジタル信号へ変換される前のアナログ信号である変換前アナログ信号の調整を制御する調整制御回路である。ここで、DCオフセット制御ブロック34は、クロック信号CLKの周波数に応じて、DCオフセット量を決定する。そして、DCオフセット制御ブロック34は、決定したDCオフセット量に基づくアナログ信号SAを生成する。その後、DCオフセット制御ブロック34は、生成したアナログ信号SAを加算器35へ出力する。加算器35は、DCオフセット制御ブロック34により生成されたアナログ信号SAをプリアンプ回路32から出力されたアナログ信号に加算してADC33へ出力する。ここでは、加算器35は、出力信号OUTAにアナログ信号SAを加算している。但し、これに限定されない。例えば、DCオフセット制御ブロック34が決定したDCオフセット量に基づいて2つのアナログ信号を生成する場合、さらに、出力信号OUTBについて加算を行う加算器を追加することで、変換前アナログ信号の調整を実現しても構わない。以上のことから、本発明の実施の形態3では、まず、上述した実施の形態1と同等の効果を奏することができる。さらに、本発明の実施の形態3にかかるマイクロフォン用IC300は、公知のLDO、プリアンプ回路及びADCを有するマイクロフォン用ICに、DCオフセット制御ブロック34及び加算器35を追加することにより、実現可能である。そのため、既存の構成を流用し、効率的な開発が可能となる。<発明の実施の形態4>図15は、本発明の実施の形態4にかかるマイクロフォン用IC400の回路構成を示すブロック図である。図14との違いとして、具体的には、プリアンプ回路42から出力される出力信号OUTA及びOUTBをDCオフセット制御ブロック44へ接続し、DCオフセット制御ブロック34がDCオフセット制御ブロック44に置き換わったものである。尚、LDO41、プリアンプ回路42、ADC43及び加算器45は、図14のLDO31、プリアンプ回路32、ADC33及び加算器35と同等の構成であるため、詳細な説明を省略する。DCオフセット制御ブロック44は、図14のDCオフセット制御ブロック34と同様に、ADC43を動作させるクロック信号CLKの周波数を検出する。また、DCオフセット制御ブロック44は、プリアンプ回路42の出力信号OUTA及びOUTBにおけるDCオフセット量を検出する。但し、出力信号OUTAについては、加算器45によりDCオフセット量が加算済みのものとする。そして、DCオフセット制御ブロック44は、図9のDCオフセット制御ブロック24と同様に、周波数情報と検出したDCオフセット量とに基づいて、DCオフセット量を決定する。そして、DCオフセット制御ブロック44は、図14のDCオフセット制御ブロック34と同様に、決定したDCオフセット量に基づくアナログ信号SAを生成し、生成したアナログ信号SAを加算器45へ出力する。以上のことから、本発明の実施の形態4では、まず、上述した実施の形態2と同等の効果を奏することができる。さらに、本発明の実施の形態4にかかるマイクロフォン用IC400は、上述した実施の形態3に比べて、温度変動及びプロセスバラツキによるDCオフセット量の変動を考慮してより正確にDCオフセット量を調整することができる。<発明の実施の形態5>図16は、本発明の実施の形態5にかかるマイクロフォン用IC500の回路構成を示すブロック図である。マイクロフォン用IC500は、LDO51と、プリアンプ回路52と、ADC53と、DCオフセット制御ブロック54とを備える。尚、LDO51は、図1のLDO11と同等の構成であるため、詳細な説明を省略する。また、プリアンプ回路52は、図19のプリアンプ回路92と同等の構成を用いることが可能であるため、詳細な説明を省略する。DCオフセット制御ブロック54は、図1のDCオフセット制御ブロック14と同様に、クロック信号CLKの周波数に応じて、DCオフセット量を決定する。そして、DCオフセット制御ブロック54は、決定したDCオフセット量に基づき変換前アナログ信号を調整させる制御信号SCをADC53へ出力する。ADC53は、制御信号SCに応じてプリアンプ回路52から出力されたアナログ信号である出力信号OUTA及びOUTBを調整し、当該調整後のアナログ信号をデジタル信号に変換する。図17は、本発明の実施の形態5にかかるADC53の回路構成の一例を示すブロック図である。ADC53は、積分器531と、比較器532と、DACDigitaltoAnalogConverter533とを備える。積分器531、比較器532及びDAC533は、アナログ信号である出力信号OUTA及びOUTBをデジタル信号へ変換するための一般的な構成の一例である。これらは、公知のものであるため、詳細な説明を省略する。ADC53は、DCオフセット制御ブロック54からの制御信号SCを受け付ける。そして、ADC53は、出力信号OUTAの調整のために制御信号SCに応じて電流を変化させる可変電流源VIdを有する。これにより、積分器531、比較器532及びDAC533は、プリアンプ回路52から出力された出力信号OUTBと、可変電流源VIdによりDCオフセット量が調整された出力信号OUTAとに対して、デジタル信号への変換を行うことができる。以上のことから、本発明の実施の形態5にかかるマイクロフォン用IC500は、公知のLDO、プリアンプ回路を有するマイクロフォン用ICに、DCオフセット制御ブロック54を追加し、公知のADCに改良を加えることで、実現可能である。つまり、プリアンプ回路を流用して、上述した実施の形態1と同等の効果を奏することができる。<発明の実施の形態6>図18は、本発明の実施の形態6にかかるマイクロフォン用IC600の回路構成を示すブロック図である。図16との違いとして、具体的には、プリアンプ回路62から出力される出力信号OUTA及びOUTBをDCオフセット制御ブロック64へ接続し、DCオフセット制御ブロック54がDCオフセット制御ブロック64に置き換わったものである。尚、LDO61、プリアンプ回路62及びADC63は、図16のLDO51、プリアンプ回路52、ADC53と同等の構成であるため、詳細な説明を省略する。DCオフセット制御ブロック64は、図9のDCオフセット制御ブロック24と同様に、図16のDCオフセット制御ブロック54と同様に、ADC53を動作させるクロック信号CLKの周波数を検出する。また、DCオフセット制御ブロック64は、プリアンプ回路62の出力信号OUTA及びOUTBにおけるDCオフセット量を検出する。そして、DCオフセット制御ブロック64は、図9のDCオフセット制御ブロック24と同様に、周波数情報と検出したDCオフセット量とに基づいて、DCオフセット量を決定する。そして、DCオフセット制御ブロック64は、図9のDCオフセット制御ブロック24と同様に、制御信号SCをADC63へ出力する。以上のことから、本発明の実施の形態6では、まず、上述した実施の形態2と同等の効果を奏することができる。さらに、本発明の実施の形態6にかかるマイクロフォン用IC600は、上述した実施の形態5に比べて、温度変動及びプロセスバラツキによるDCオフセット量の変動を考慮してより正確にDCオフセット量を調整することができる。<その他の発明の実施の形態>本発明の実施の形態1乃至6は、マイクロフォン及び容量性信号源の分野にて、ADC内蔵のデジタルマイクロフォンに最適なDCオフセットを提供するための技術に適用可能である。尚、本発明の実施の形態1乃至6にかかるマイクロフォン用IC100乃至600は、DCオフセット制御機能付きのデジタルマイクロフォン用ICであり、音声アナログ信号に対する信号変換を行うものであったが、信号変換の対象はこれに限定されない。つまり、本発明の実施の形態1乃至6では、入力アナログ信号をデジタル信号へ変換する前に、所定の周波数帯域外へトーンをシフトさせるように調整を行うものであればよい。尚、上述した実施の形態1、3及び5にかかるマイクロフォン用IC100、300及び500は、実施の形態2、4及び6にかかるマイクロフォン用IC200、400及び600に比べて、プリアンプ回路からの出力信号のDCオフセット量を検出する機能を除いたものであるため、回路規模を抑えることができるという効果を奏する。尚、本発明の実施の形態1乃至6では、クロック信号CLKの周波数に関わらず、常にDCオフセット量の決定を行っていたが、これに限定されない。例えば、クロック信号CLKの周波数が判定周波数未満である場合には、関連技術にかかるDCオフセット値のように固定的な値とし、クロック信号CLKの周波数が判定周波数以上である場合には、当該固定的な値に対する差分値を用いるようにしてもよい。これにより、DCオフセット量を決定する処理負荷を減らすことができる。さらに、図3のクロック周波数検出回路141では、検出したクロック信号CLKの周波数と一つの判定周波数との比較を行っていたが、これに限定されない。例えば、複数の判定周波数を用いて、より詳細にクロック信号CLKの周波数の検出を行うようにしてもよい。その場合、例えば、クロック周波数検出回路141を改良し、遅延回路1411、シュミットトリガ回路1412、インバータ1413及びフリップフロップ1414の構成を判定周波数ごとに並列に設けるとよい。本発明の実施の形態1では、DCオフセット制御ブロック14は、少なくともクロック信号CLKに応じて制御を行い、プリアンプ回路12にフィードバックを掛ける。そのため、関連技術のDCオフセット制御なしのマイクロフォン用ICに比べて、歪特性の改善効果がある。尚、上述した関連技術では、プロセスバラツキ及びクロック信号周波数範囲などの影響を考慮して、DCオフセットに本来必要な量の数倍程度のマージンを加える必要がある。DCオフセットは、当該マージンを取りすぎると、プリアンプの出力に歪みが出やすくなる恐れがある。また、プリアンプの構成により、他の特性にも影響を与える可能性がある。例えば、ノイズ特性とPSRRPowerSupplyRejectionRatio電源電圧変動除去比特性が劣化する恐れがある。そこで、本発明の各実施の形態は、マイクロフォン用ICのクロック信号に応じて、最適なDCオフセット量に調整する。さらに、製造プロセス、温度変動及び音声信号変動などがあった場合にも、最適なDCオフセット量に調整することが可能である。デルタシグマADCにトーンを音声帯域外にシフトするのに必要なDCオフセットだけを提供することで、DCオフセットに起因する歪特性などの劣化を最低限に抑えることができる。上記の実施形態の一部又は全部は、以下の付記のようにも記載され得るが、以下には限られない。付記1プリアンプ回路とアナログ信号をデジタル信号変換するAD変換器を内蔵した音声信号を処理するデジタルマイクロフォン用ICであって、前記デジタルマイクロフォン用IC回路は、クロック信号周波数を検出する機能と、そのクロック周波数に応じてAD変換回路のトーンをシフトするためのDCオフセット生成と調整ができるように構成されていることを特徴とするデジタルマイクロフォン用IC回路。付記2プリアンプ回路とアナログ信号をデジタル信号変換するAD変換器を内蔵した音声信号を処理するデジタルマイクロフォン用ICであって、前記デジタルマイクロフォン用IC回路は、クロック信号周波数を検出する機能と、AD変換回路の入力のDCオフセット値を検出する機能と、検出されたクロック周波数とAD変換回路の入力DCオフセットに応じてAD変換回路のトーンをシフトするためのDCオフセット生成と調整ができるように構成されていることを特徴とするデジタルマイクロフォン用IC回路。付記3前記AD変換回路は、シングルビットのデルタシグマADCであり、アイドルトーンを信号帯域外にシフトさせるDCオフセットの生成と、制御が可能な機能を内蔵することを特徴とする付記1または付記2に記載のデジタルマイクロフォン用IC回路。付記4DCオフセットの生成と調整ができるプリアンプ回路であることを特徴とする付記1または付記2に記載のデジタルマイクロフォン用IC回路。付記5DCオフセットの生成と調整ができる回路を予め設けて、プリアンプ回路の出力と加算されることを特徴とする付記1または付記2に記載のデジタルマイクロフォン用IC回路。さらに、本発明は上述した実施の形態のみに限定されるものではなく、既に述べた本発明の要旨を逸脱しない範囲において種々の変更が可能であることは勿論である。