"複数の光電変換手段とそれらに共通に設けられた信号電荷の信号読み出し手段とを有する単位セルを行および列の二次元に配列した画素領域と、前記二次元配列の各列の単位セルに共通に接続され、前記読み出し手段で読み出された単位セルの信号を列ごとに転送する複数の垂直出力線と、前記複数の単位セルを前記二次元配列の行ごとに選択する選択手段と、前記選択手段で選択された前記単位セルから各垂直出力線に転送された信号を蓄積するために、各垂直出力線に少なくとも予め設定された第1の数だけ行方向に接続された複数の第1の信号蓄積手段と、前記第1の数の第1の信号蓄積手段から転送される信号を蓄積するために、各垂直出力線に少なくとも予め設定された第2の数だけ前記行方向に接続された複数の第2の信号蓄積手段と、前記複数の第2信号蓄積手段から転送された信号を列ごとに行方向に転送する水平転送手段と、各単位セルの前記信号読み出し手段、前記複数の第1の信号蓄積手段および前記複数の第2の信号蓄積手段の駆動を制御するための複数の制御線手段を備え、前記複数の制御線手段は前記複数の第1の信号蓄積手段と前記複数の第2の信号蓄積手段を選択的に駆動し、前記選択された単位セルの読み出し手段により当該単位セルから前記垂直出力線に転送された信号を蓄積するための前記第1の信号蓄積手段を選択的に駆動する期間に、当該垂直出力線に接続されている他の第1の信号蓄積手段と当該他の第1の信号蓄積手段から転送される信号を蓄積するための前記第2の信号蓄積手段を選択的に駆動することを特徴とする固体撮像素子。前記予め設定された第1および第2の数はそれぞれ3であり、前記単位セルに含まれる複数の光電変換手段の数は少なくとも3であり、前記信号読み出し手段は、当該複数の光電変換手段の少なくとも二つからの信号を上乗せした上乗せ信号を前記垂直出力線に読み出す機能を有し、前記制御線手段は、当該垂直出力線に接続された前記第1の数の第1の信号蓄積手段のうちの一つを、前記上乗せ信号を蓄積するために選択的に駆動し、その際に他の第1の信号蓄積手段に蓄積されている信号を蓄積させるために当該他の第1の信号蓄積手段に対応する第2の信号蓄積手段を選択的に駆動し、前記水平転送手段は前記対応する第2の信号蓄積手段を、前記他の第1の信号蓄積手段に蓄積されている信号に応じて選択的に異なる水平出力線に接続することを特徴とする請求項1に記載の固体撮像素子。前記予め設定された第1および第2の数はそれぞれ3および2であり、前記単位セルに含まれる複数の光電変換手段の数は少なくとも3であり、前記信号読み出し手段は当該複数の光電変換手段の少なくとも二つからの信号を上乗せした上乗せ信号を前記垂直出力線に読み出す機能を有し、前記制御線手段は、当該垂直出力線に接続された当該3つの第1の信号蓄積手段のうちの一つを、前記上乗せ信号を蓄積するために選択的に駆動し、その際に他の第1の信号蓄積手段に蓄積されている信号を蓄積させるために当該二つの第2の信号蓄積手段を駆動し、前記水平転送手段は当該二つの第2の信号蓄積手段を、前記他の第1の信号蓄積手段に蓄積されている信号に応じて選択的に異なる水平出力線に接続することを特徴とする請求項1に記載の固体撮像素子。前記予め設定された第1および第2の数はそれぞれ3および2であり、前記単位セルに含まれる複数の光電変換手段の数は少なくとも3であり、前記信号読み出し手段は当該複数の光電変換手段の少なくとも二つからの信号を上乗せした上乗せ信号を前記垂直出力線に読み出す機能を有し、前記制御線手段は、当該垂直出力線に接続された当該三つの第1の信号蓄積手段のうちの一つを、前記上乗せ信号を蓄積するために選択的に駆動し、その際に他の第1の信号蓄積手段に蓄積されている信号を蓄積させるために当該二つの第2の信号蓄積手段を駆動し、前記固体撮像素子はさらに、当該他の第1の信号蓄積手段から当該二つの第2の信号蓄積手段に転送されるそれぞれの信号の電位を、前記他の第1の信号蓄積手段に蓄積されている信号に従って反転する複数の電位反転手段を有し、前記水平転送手段は当該二つの第2の信号蓄積手段を固定的に異なる水平出力線に接続することを特徴とする請求項1に記載の固体撮像素子。前記予め設定された第1および第2の数はそれぞれ4および2であり、前記単位セルに含まれる複数の光電変換手段の数は少なくとも3であり、前記信号読み出し手段は当該複数の光電変換手段の少なくとも二つからの信号を上乗せした上乗せ信号を前記垂直出力線に読み出す機能を有し、前記制御線手段は、当該垂直出力線に接続された当該四つの第1の信号蓄積手段のうちの二つを、前記上乗せ信号を蓄積するために選択的に駆動し、その際に他の第1の信号蓄積手段に蓄積されている信号を蓄積するために当該二つの第2の信号蓄積手段を駆動し、前記水平転送手段は当該二つの第2の信号蓄積手段を固定的に異なる水平出力線に接続することを特徴とする請求項1に記載の固体撮像素子。前記異なる水平出力線はオペアンプの異なる入力端子にそれぞれ接続されていることを特徴とする請求項1乃至5のいずれか一項に記載の固体撮像素子。前記単位セルは、前記信号読み出し手段をリセットするリセット手段と、前記単位セルに含まれる各光電変換手段から電荷を読み出す電荷読み出し手段、および前記信号読み出し手段のリセット電位または前記電荷読み出し手段で読み出した電荷に対応する電位を信号として前記垂直出力線に転送する転送手段とを有し、前記信号読み出し手段は、各光電変換手段から読み出された電荷に対応する電位を前記リセット電位に順次上乗せして得られる電位を上乗せ信号として前記転送手段を介して垂直出力線に読み出すことを特徴とする請求項1乃至6のいずれか一項に記載の固体撮像素子。複数の光電変換手段とそれらに共通に設けられた信号電荷の信号読み出し手段とを有する単位セルを行および列の二次元に配列した画素領域と、前記二次元配列の各列の単位セルに共通に接続され、前記読み出し手段で読み出された単位セルの信号を列ごとに転送する複数の垂直出力線と、前記複数の単位セルを前記二次元配列の行ごとに選択する選択手段とを有する固体撮像素子の制御方法において、各垂直出力線に少なくとも予め設定された第1の数だけ行方向に接続された複数の第1の信号蓄積手段に、前記選択手段で選択された前記単位セルから各垂直出力線に転送された信号を蓄積するステップと、各垂直出力線に少なくとも予め設定された第2の数だけ前記行方向に接続された複数の第2の信号蓄積手段に、前記第1の数の第1の信号蓄積手段から転送される信号を蓄積するステップと、前記複数の第2の信号蓄積手段から転送された信号を水平転送手段に前記列ごとに転送するステップと、各単位セルの前記信号読み出し手段、前記複数の第1の信号蓄積手段および前記複数の第2の信号蓄積手段を駆動するための複数の制御線手段を介して前記複数の第1の信号蓄積手段と前記複数の第2の信号蓄積手段を選択的に駆動して、前記選択された単位セルの読み出し手段を駆動して当該単位セルから前記垂直出力線に転送された信号を蓄積するために前記第1の信号蓄積手段を選択的に駆動する期間に、当該垂直出力線に接続されている他の第1の信号蓄積手段と当該他の第1の信号蓄積手段から転送される信号を蓄積するための前記第2の信号蓄積手段を選択的に駆動することを特徴とする制御方法。コンピュータを、複数の光電変換手段とそれらに共通に設けられた信号電荷の信号読み出し手段とを有する単位セルを行および列の二次元に配列した画素領域と、前記二次元配列の各列の単位セルに共通に接続され、前記読み出し手段で読み出された単位セルの信号を列ごとに転送する複数の垂直出力線と、前記複数の単位セルを前記二次元配列の行ごとに選択する選択手段とを有する固体撮像素子の制御方法において、前記選択手段で選択された前記単位セルから垂直出力線に転送された信号を蓄積するために各垂直出力線に少なくとも予め設定された第1の数だけ行方向に接続された複数の第1の信号蓄積手段と、前記第1の数の第1の信号蓄積手段から転送される信号を蓄積するために各垂直出力線に少なくとも予め設定された第2の数だけ前記行方向に接続された複数の第2の信号蓄積手段と、前記複数の第2の信号蓄積手段から転送された信号を前記列ごとに転送する水平転送手段と、各単位セルの前記信号読み出し手段、前記複数の第1の信号蓄積手段および前記複数の第2の信号蓄積手段を駆動するために設けられ、前記複数の第1の信号蓄積手段と前記複数の第2の信号蓄積手段を選択的に駆動して、前記選択された単位セルの読み出し手段を駆動して当該単位セルから前記垂直出力線に転送された信号を蓄積するための前記第1の信号蓄積手段を選択的に駆動する期間に、当該垂直出力線に接続されている他の第1の信号蓄積手段と当該他の第1の信号蓄積手段から転送される信号を蓄積するための前記第2の信号蓄積手段を選択的に駆動する複数の制御線手段として機能させるプログラム。請求項9のプログラムを記録したコンピュータが読み取り可能な記録媒体。コンピュータを、請求項1乃至7のいずれか一項に記載の固体撮像素子の各手段として機能させるプログラム。コンピュータを、請求項1乃至7のいずれか一項に記載の固体撮像素子の各手段として機能させるプログラムを格納した記憶媒体。請求項1乃至7のいずれか一項に記載の固体撮像素子と、前記固体撮像素子から出力される画像信号に信号処理を行なう信号処理手段と、前記固体撮像素子の前記制御線手段に制御信号を供給する制御手段とを備えることを特徴とする撮像装置。コンピュータを、請求項1乃至7のいずれか一項に記載の固体撮像素子と、前記固体撮像素子から出力される画像信号に信号処理を行なう信号処理手段とを有する撮像装置の制御方法において、前記固体撮像素子の前記制御線手段に制御信号を供給する制御手段として機能させるプログラム。請求項14のプログラムを記録したコンピュータが読み取り可能な記録媒体。本発明の目的は、上記のように第1信号蓄積部としてのキャパシタを多数配置することなく、光電変換素子からの上乗せ信号の第1信号蓄積部への転送と第1信号蓄積部から第2信号蓄積部への転送との並列化を可能とする固体撮像装置を提供することである。上記目的を達成するために、本発明によれば、固体撮像素子は、選択された単位セルから垂直出力線に転送された信号を蓄積するために各垂直出力線に少なくとも予め設定された第1の数だけ接続された複数の第1の信号蓄積手段と、第1の数の第1の信号蓄積手段から転送される信号を蓄積するために各垂直出力線に少なくとも予め設定された第2の数だけ接続された複数の第2の信号蓄積手段と、複数の第1の信号蓄積手段と複数の第2の信号蓄積手段を選択的に駆動して、選択された単位セルの読み出し手段を駆動して垂直出力線に転送された信号を蓄積するための第1の信号蓄積手段を選択的に駆動する期間に、垂直出力線に接続されている他の第1の信号蓄積手段とそれから転送される信号を蓄積するための第2の信号蓄積手段を選択的に駆動する。本発明によれば、各画素列につき第1信号蓄積部として3つのキャパシタを設けるだけで次の2つの構成を達成し、高速読み出しを可能とする固体撮像装置を提供することができる。1つは、特許文献1記載の第2の水平ブランキング期間の開始と同時に新たな上乗せ信号の読み出しを開始することができることである。他の一つは、2つ目以降の上乗せ信号を、水平出力の後に保持不要となった信号を保持する第1信号蓄積部のキャパシタに順次転送できることである。これらの構成により、特許文献2記載と同等の効果を得ながらも、特許文献1では達成できない効果を達成し、かつ第1信号蓄積部のキャパシタ数を最小で各画素列当たり3つにすることができる。以下に、本発明の好ましい実施の形態を、添付の図面に基づいて詳細に説明する。まず、本発明の実施形態に係る固体撮像素子を有する撮像装置の全体構成について説明する。図1は、本発明の実施形態に係る撮像装置の全体構成を表すブロック図である。図1において、1は、絞りやメカニカルシャッターを含むレンズ等の撮影光学系である。2は、撮影光学系1によって結像された被写体像を光電変換して電気信号として取り出す固体撮像素子である。本発明の特徴であるこの固体撮像素子2については、後に実施例中で詳述する。3は固体撮像素子2から出力されたアナログ信号をデジタル信号に変換するためのA/D変換器である。デジタル化された画像信号は、画像メモリ7に記憶され、信号処理回路6により、ホワイトバランス補正、ガンマ補正をはじめとした各種信号処理が施される。信号処理の施された画像信号は、記録回路8により記録媒体9に記録される。記録回路8は、記録媒体9とのインターフェイス回路でもある。画像信号は、表示回路インターフェイス10を通して液晶ディスプレーなどの表示装置11に直接表示することもできる。表示装置11はまた、これから撮像しようとする画面を連続的にライブで表示するライブビュー表示や、記録した動画の再生表示も可能である。タイミング発生回路4は、駆動回路5を通して撮影光学系1や固体撮像素子2などの撮像系を駆動するためのタイミング信号を生成する。さらに、撮像系の駆動ひいては固体撮像素子2の出力信号に同期してA/D変換器3を駆動制御するためのタイミング信号も生成する。本発明の固体撮像素子の駆動方法における特徴は、このタイミング発生回路4の機能にあるので、後に詳述する。システム制御部12は、揮発性メモリ13に一時記憶されたプログラムを実行することにより撮像装置全体を制御する。メモリ13はまた、プログラム実行時のワークメモリとしても使用される。14は、当該処理実行時に転送されるべきプログラム、各種データを格納した不揮発性メモリである。次に、本実施例の特徴とする構成を有する固体撮像素子2の構成を詳述する。図2は、本実施例に係わる固体撮像素子2の構成を表す等価回路図である。固体撮像素子2は、撮影光学系1によって、被写体が結像されるべき画素領域20を有している。画素領域20には、複数の光電変換素子光電変換手段を含む単位セルが垂直列方向および水平に等間隔で二次元に配列されている。なお、図において単位セルは4つの光電変換素子を含み、4行6列の二次元配列になっている。単位セルの構成は図ではやや明確ではないが、図3に拡大してより詳細に示してある。図3は、図2に示す固体撮像素子2の単位セルの構成を説明するための等価回路図である。以下の説明において全て、n,mとは画素領域20において単位セル配列のn行目かつm列目の位置を表すものである。従って、一つの単位セル内の構成要素はすべて同じn,mを有する。また、4つの記号LU,RU,LDおよびRDとは、単位セルに存在する4つの光電変換素子を図面上で左上、右上、左下および右下と順番に数えたときの各光電変換素子を表わしている。200n,mは、単一もしくは複数の光電変換素子をその径内に含むマイクロレンズである。光電変換素子とマイクロレンズとの対応関係は、本実施例においては全く任意であり、単位セル内の光電変換素子をいくつその径内に含むかについても問わない。201LUn,m,201RUn,m,201LDn,mおよび201RDn,mは、単位セル内の光電変換素子である。光電変換素子はN型の半導体領域を含み、電荷蓄積部としての機能も兼ねる。光電変換素子で発生した信号電荷は、それぞれの転送トランジスタ203LUn,m、203RUn,m、203LDn,mおよび203RDn,mを介して電荷電圧変換部202n,m信号読み出し手段に転送される。転送トランジスタの制御線は、4つの転送トランジスタに対応してTxLUn、TxRUn、TxLDnおよびTxRDnの4本存在する。本発明では、このようにそれぞれの転送トランジスタを介して電荷電圧変換部202を共有する光電変換素子の組およびその電荷電圧変換部に接続された増幅トランジスタ後述を合わせて、単位セルと称している。転送トランジスタの制御線がハイhigh状態のときは、前記対応する転送トランジスタがオンとなり、またローlow状態にときはオフとなる。当該制御線は、水平方向に複数配置された光電変換素子に対し共通に与えられているので、上記のようにインデックスは行番号を表すnのみに依存するよう書き表している。電荷電圧変換部202もN型の半導体領域を含み、光電変換素子と同様に電荷蓄積部としての機能も兼ねる。電荷蓄積部としての機能の使い分けは、下記のように光電変換素子から電荷電圧変換部202への信号電荷転送の前後に対応するにすぎない。電荷電圧変換部202はさらに、制御線Rxnでオン、オフされるリセットトランジスタ204n,mリセット手段を介して、後述するタイミングチャートの周期で電源電圧VDDにリセットすることができる。制御線Rxnにハイ信号を与えることにより、前記リセットトランジスタがオン状態となりリセットが行われる。このリセット後にリセットトランジスタはオフとされるので、電荷電圧変換部202は電気的に浮遊フローティング状態となる。そして、光電変換素子より信号電荷が転送されると、転送された信号電荷に対応する分だけ電位が電源電圧VDDよりも降下するので、これを信号として読み取ることでアナログ電気信号を出力する。これが単位セルの機能である。信号電荷に対応する電位とは、信号電荷量を電荷電圧変換部202の持つ容量で除算し、かつ後述する垂直出力線Vmに接続するソースフォロワ回路を構成するときの電圧増幅率を乗じた電位である。電荷電圧変換部202は増幅トランジスタ205n,mのゲートに接続されていて、制御線Sxnにより選択トランジスタ206n,mがオンされたときに、垂直出力線Vmに接続された不図示の定電流源とソースフォロワ回路を構成する。これにより、前記信号電荷に対応する電位を垂直出力線Vmに伝達する。各垂直出力線Vmは、垂直方向に配置された複数の単位セルに共通に接続される一方、水平方向に配置された複数の電荷電圧変換部202に対しては1対1に対応していることから、インデックスは列番号を表すmのみに依存するよう表記している。以上のような信号電荷から電圧への変換および信号増幅等の構成における各要素は、従来から知られたものである。本発明の構成上の特徴は、このように転送トランジスタを介して電荷電圧変換部202を共有する光電変換素子の組およびその電荷電圧変換部に接続された増幅トランジスタを合わせた単位セルを利用した高速な信号読み出し駆動方法にある。なお、図2では図3に示した単位セルを垂直および水平に等間隔で4行×6列に配列した本実施例に係わる固体撮像素子2の構成を示している。しかし、4行×6列という画素領域20内の単位セルの配列数は、本実施例の説明上、単純化のために設定したのであって、実用的には数百万から数千万画素程度の画素配列が用いられている。ここで、図2では、単位セルに関わる制御線Rxn,TxLUn,TxRUn,TxLDn,TxRDn,Sxnを煩雑さを避けるために省略している。これらは、後述する垂直走査回路による垂直行指定に連動して制御される。垂直出力線Vmは、垂直方向に関して4つの行で共通に接続されている一方、水平方向に配置された6つの電荷電圧変換部に関して1対1に対応して計6本V0乃至V5存在している。6本のうち半数の3本V1、V3、V5が図面上方に配置された第1信号蓄積部第1の信号蓄積手段へ、残る3本V0、V2、V4が図面下方に配置された第1信号蓄積部へ、と接続されている。後述するが、図面上方に1つ目の出力端子、図面下方に2つ目の出力端子が存在し、これらが偶数列奇数列に分かれて並列に出力する多ch化の構成を有している。各垂直出力線Vmの、単位セル側でない方の端部には、第1信号蓄積部のキャパシタC1m1、C1m2およびC1m3が並列に接続されている。これにより、垂直出力線Vmの電位を信号として蓄積、転送する単位セルの1行分のメモリとしての機能を実現する。ここで、よく知られた従来のCMOS型固体撮像素子においては、信号電荷転送後の電位に対応したメモリと、信号電荷転送前の電位に対応したメモリの2つを設けたものがある。本発明の特徴の一つは、高速な信号読み出し駆動のため、垂直出力線1本につき3つの第1の数第1信号蓄積部を設けていることである。また、これら3つの第1信号蓄積部を効率的に制御する駆動方法にも本発明の特徴がある。なお、第1信号蓄積部C1m1、C1m2およびC1m3に信号を転送するトランジスタの制御線をそれぞれP1_1、P1_2およびP1_3と表わす。これらに供給される制御信号は、システム制御部12による制御の下にタイミング発生回路4を介して駆動回路5から与えられる。また、第1信号蓄積部の前段に、信号電圧を増幅する増幅回路を設けてもよい。増幅回路は、高ISOでの撮影時における暗部のノイズを低減する手段として有用であるため広く用いられているが、本発明にとって必須の構成ではないため、図2では省略している。第1信号蓄積部の後段には、第2信号蓄積部第2の信号蓄積手段としてのキャパシタC2m1、C2m2およびC2m3が直列に配列されている。これらは、第1信号蓄積部のキャパシタC1m1、C1m2およびC1m3の電位をさらに信号として蓄積する1行分のメモリとしての機能を実現する。単位セルの各列の第2信号蓄積部を構成するキャパシタの数は第2の数、3つではなく2つでもよい。2つとした場合の具体的な構成については、実施例3で説明する。なお、第2信号蓄積部のキャパシタC2m1、C2m2およびC2m3に信号を転送するトランジスタの制御線をそれぞれP2_1、P2_2およびP2_3と表わす。これらに供給される制御信号も、システム制御部12による制御の下にタイミング発生回路4を介して駆動回路5から与えられる。他の実施例で説明される他の制御線についても同様である。また、第2信号蓄積部の直前には、バッファとしていわゆるボルテージフォロワ回路F_m1、F_m2およびF_m3を設けている。ボルテージフォロワ回路は、第1信号蓄積部に蓄積された電位と等しい電位を、第2信号蓄積部に伝達する機能を有する。21は、前述の転送トランジスタ、リセットトランジスタおよび選択トランジスタを、後述のタイミングチャートに従って垂直方向に順次オンするための行指定信号を送る垂直走査回路選択手段である。22Uおよび22Dは、第2信号蓄積部のキャパシタC2m1、C2m2およびC2m3に蓄積された電位を、それぞれの出力端子23Uもしくは23Dに出力すべく水平方向に順次走査する機能を有する水平走査回路である。出力端子23Uおよび23Dは、例えば信号電荷転送後の電位と信号電荷転送前の電位例えばリセット電位を差し引きして出力する差動回路構成となっている。これにより、ノイズ除去済みのいわゆるS-N信号を得ることができ、また、特許文献2のように異なる上乗せ信号同士の差分信号を得て、これを単一の光電変換素子の信号電荷相当の信号として出力することも可能となる。水平走査回路22Uおよび22Dは本来の走査機能と併せて、上記差動回路23U、23Dに入力される水平出力線上の電位の符号を変えるために第2信号蓄積部の各キャパシタにつき二つの水平転送用トランジスタを含んでいる。この二つの水平転送用トランジスタの導通制御により、異なる上乗せ信号同士の差分信号を自在に得ることができる。水平走査回路22Uおよび22D中の符号PH1、PH1-、PH2、PH2-、PH3およびPH3-が、上記導通制御に係る水平走査信号制御線を表しているが、動作については、後述するタイミングチャートを使って詳細に説明する。なお、出力端子である差動回路23Uおよび23Dに接続された信号線を水平出力線と称することもある。また、水平走査や差分信号の出力を合わせて、水平転送と称することもある。水平転送において、第2信号蓄積部から水平出力線への転送電位は第2信号蓄積部の容量C2と水平出力線の容量CHとの間で容量分割比C2/C2CH倍に低下するので、この低下した電位同士の差分を出力端子から出力することとなる。また、水平転送においては、一行分の信号につき複数列に及ぶ単位セルを水平方向に順次走査していくので、第2信号蓄積部からの低下した電位は水平出力線上で順次情報を失いながら、いわば水平方向に破壊読み出しされていく。一方、第1信号蓄積部の電位は、水平転送期間においてP2m1、P2m2およびP2m3がいずれもオフ状態にあるため水平方向に破壊されることはなく、新たな信号転送でリセットしない限り保持される。さらに、第2信号蓄積部の直前にボルテージフォロワ回路F_m1、F_m2およびF_m3があるので、容量分割によらない電位を再度第2信号蓄積部に転送することができる。図4に、本発明に係る固体撮像素子の駆動方法を実現するためのタイミングチャートを示す。図4のタイミングチャートは、システム制御部12による制御の下でタイミング発生回路5により実現される。以下、このタイミングチャートにしたがって、固体撮像素子2の動作を具体的に説明する。図4は、水平同期信号が表している通り、垂直走査回路21がn行目を選択したときのみの各制御線の状態の時間的変化を示したものである。したがって、図4に示した動作が完了すれば、垂直走査回路21はn1行目を選択し、図4の動作を繰り返す。以下このような繰り返しは、選択可能な行が存在しなくなるまで継続される。図4の時刻t1において、水平同期信号の立ち上がりとともに、選択された当行n行目の選択トランジスタ206n,mの制御線Sxnが立ち上がり、選択されたn行目に対応する単位セルは全て垂直出力線Vmと接続されるm=0~5。時刻t2において、n行目のリセットトランジスタ204n,mの制御線Rxnが立ち上がり、n行目にある単位セルの電荷電圧変換部202n,mは全て電源VDDにリセットされる。こうして電荷電圧変換部202n,mの電位は略VDDとなる。この電位状態は、時刻t3において制御線Rxnが立ち下がり、リセットトランジスタ204n,mがオフ状態になった時点でもほとんど変化しない。なお、時刻t2の前に、水平同期信号が立ち下がっているが、これは同期信号が持つ情報として十分な期間だけハイ状態が維持されていればよいので、立ち下がり時刻は限定されるものではない。また、時刻t3において、リセットトランジスタ204n,mがオフ状態となったので、電荷電圧変換部202n,mは浮遊フローティング状態となっている。時刻t4において、このような浮遊フローティング状態の、電荷電圧変換部202n,mの詳細なる電位を、キャパシタC1m1m=0~5よりなる1行分のメモリに信号として転送するため、制御線P1_1を立ち上げる。図4の時刻t5にて、P1_1は立ち下がる。次に時刻t6において、転送トランジスタ203LUn,m電荷読み出し手段の制御線TxLUnが立ち上がり、光電変換素子201LUn,mに光電変換蓄積されていた信号電荷の全てが電荷電圧変換部202n,mに転送される。信号電荷の転送に十分な時間が経過した時刻t7を待って、制御線TxLUnが立ち下がる。時刻t8において、前述浮遊フローティング状態の電位に光電変換素子201LUn,mの信号電荷に対応する電位が加わった電位を、第1信号蓄積部のキャパシタC1m2m=0~5に1行分の信号として転送するため制御線P1_2を立ち上げる。時刻t9においてP1_2は立ち下がる。以上述べたところまでが、本発明に係る固体撮像素子2の駆動タイミングのうち、従来技術における第1の水平ブランキング期間に相当する期間である。特許文献1をはじめとする従来技術においては、専ら光電変換信号とリセット電位に対応する信号の差分を出力するため、第1の水平ブランキング期間は以上で完了する。一方、特許文献2が特徴とする、別の光電変換素子の信号電荷を上乗せした信号を読み出す固体撮像素子においては、電荷電圧変換部202の電圧に新たな信号電荷成分の電圧を順次上乗せしていくので、第1の水平ブランキング期間がさらに継続する。他方、特許文献1によれば、時刻t9で完了する第1の水平ブランキング期間の後、第1信号蓄積部から第2信号蓄積部への転送期間を、水平転送期間とも独立して第2の水平ブランキング期間として設けなければならない。上乗せした信号の読み出しを継続する場合にも、通常は、独立した第2の水平ブランキング期間を設けることしか想到し得ず、読み出し時間短縮につながらない。そればかりか、上乗せした信号の数に相当する数だけ、第1信号蓄積部としてのキャパシタを並列配置しなくてはならず、回路スペースの点でも無駄が大きい。本発明はこの点に着目し、以下に続く駆動方法によって、第一に、水平ブランキング期間の一部と第2の水平ブランキング期間とを並列化することで、特許文献1の技術を発展させる。第二に、並列化したことで蓄積している電荷が不要となった第1信号蓄積部のキャパシタを、新たに光電変換信号電荷を上乗せした信号を電荷電圧変換部202から転送するために順次再利用していく。これにより、上乗せする回数が増えても、垂直出力線1本につき最低で3つのキャパシタだけで、上乗せ信号による高速読み出しのメリットを享受することができる。引き続き図4を用いて、第2の水平ブランキング期間に相当する本実施形態の期間の駆動タイミングの説明を行う。なお、図4の時刻t10から第2の水平ブランキング期間に対応する期間が開始されているが、同時に、新たな上乗せ信号の転送も開始されている。前記並列化とは、この点である。まず、第2の水平ブランキング期間について説明し、すぐ後に、同時進行する新たな上乗せ信号の転送についても説明する。時刻t10において、制御線P2_1およびP2_2を立ち上げ、第1信号蓄積部のキャパシタC1m1から第2信号蓄積部のキャパシタC2m1への転送用トランジスタおよびC1m2からC2m2への転送用トランジスタをオンとする。前述のように、C1m1には電荷電圧変換部202n,mの浮遊拡散層部のリセット電位に対応する信号が転送されており、C1m2にはリセット電位に光電変換素子201LUn,mの信号電荷に対応する電位を加えた電位が信号として転送されている。そして、ボルテージフォロワ回路F_m1、F_m2およびF_m3の機能によれば、当該2つの電位は第2信号蓄積部のキャパシタC2m1およびC2m2に完全に転送されることがわかる。転送に十分なだけの時間をおいて時刻t11に制御線P2_1およびP2_2を立ち下げ、この2つの信号の差分を出力する水平転送期間に移行することができる。上記第2の水平ブランキング期間に並列して、新たな上乗せ信号の第1信号蓄積部への転送が行われる。上記と同じく時刻t10において、転送トランジスタ203RUn,mの制御線TxRUnが立ち上がり、光電変換素子201RUn,mに光電変換蓄積されていた信号電荷の全てが、電荷電圧変換部202n,mに転送される。信号電荷の転送に十分な時刻t12を待って制御線TxRUnが立ち下がる。次いで時刻t13において制御線P1_3を立ち上げる。これにより、上乗せ信号を第1信号蓄積部のキャパシタC1m3m=0~5よりなる1行分のメモリに信号として完全に転送する。このときの上乗せ信号は、リセット電位に光電変換素子201LUn,mおよび201RUn,mそれぞれの信号電荷を上乗せした信号電荷に対応する電位を加えた電位に対応する信号である。時刻t14において制御線P1_3は立ち下がる。上記上乗せした信号の第1信号蓄積部への転送のためには、まず電荷電圧変換部202n,mに信号電荷を転送する必要があるが、小電荷ももれなく転送するためには比較的長い時間が必要である。特に高ISO撮影時などにゲインを上昇すると、小電荷のわずかな転送もれも画像上に顕著な欠陥となって現れる。また、信号電荷転送完了後の第1信号蓄積部への信号転送についても、画素領域20の垂直配線相当の長さに応じて伝達遅延が発生するので、いわゆる静定時間としてマージンを持った比較的長い時間が必要となる。すなわち、このように読み出し時間のボトルネックとなりやすい第1信号蓄積部への信号転送を、第2の水平ブランキング期間終了を待たずに開始できることは、高速読み出しのためのキーポイントとなりうる。以上のような、並列化が可能となった理由は、第1信号蓄積部としてのキャパシタを垂直出力線1本につき少なくとも3つ備えている点にある。なお、第2の水平ブランキング期間が終了している時刻t11より後の任意の時刻からt15後述の時間帯を利用して、第2信号蓄積部のキャパシタC2m1およびC2m2に転送された一行分の信号を水平方向に順次走査する一回目の水平転送が行われる。図4においては、時刻t12よりも前に水平走査を開始しているが、あくまで時刻t11よりも後であればよいのであって、本発明で規定する並列化の領域ではない。ただし、高速読み出しのためには、時刻t11の後であって速やかに一回目の水平転送期間を開始することが望ましい。また、一回目の水平転送期間の長さは、1信号あたりの転送時間の逆数である駆動周波数と並列出力のために用意されているch数で規定される。図4では、一回目の水平転送期間の終了が、上乗せした信号の第1信号蓄積部から第2信号蓄積部への転送開始時刻t15と同一であるとして例示した。これにより、垂直方向の信号転送と水平方向の信号転送とを、互いに間断なく行うことができる。時刻t15においては、制御線P2_2およびP2_3を立ち上げ、第1信号蓄積部のキャパシタC1m2から第2信号蓄積部のキャパシタC2m2への転送用トランジスタおよびC1m3からC2m3への転送用トランジスタをオンとする。前述のように、C1m2には、電荷電圧変換部202のリセット電位に光電変換素子201LUn,mの信号電荷に対応する電位を加えた電位が信号として保持されている。また、これも前述のように、C1m3には、電荷電圧変換部のリセット電位に光電変換素子201LUn,mおよび201RUn,mそれぞれの信号電荷を上乗せした信号電荷に対応する電位を加えた電位が信号として転送されている。上記二つの信号のうち、C1m2に転送された信号については時刻t10から時刻t11において既にC2m2に転送されたことがある。しかし、その際の各列の信号は、時刻t11から時刻t15に行われた一回目の水平転送期間の際に水平方向に破壊読み出しされている。そのため、C1m3に転送された新たに光電変換信号電荷を上乗せした信号をキャパシタC2m3に信号として転送するだけでなく、C1m2に保持されている信号についても再度C2m2に転送することが必要である。ボルテージフォロワ回路F_m1、F_m2およびF_m3の機能によれば、当該2つの電位は第1信号蓄積部に破壊されず保持されている。これらが第2信号蓄積部のキャパシタC2m2およびC2m3に完全に転送されるので、上記必要性を満たすことができる。この後、上記光電変換信号電荷を上乗せした信号に係る第2の水平ブランキング期間に並列して、さらに新たに光電変換信号電荷を上乗せした信号の第1信号蓄積部への転送が行われる。上記と同じく時刻t15において、転送トランジスタ203LDn,mの制御線TxLDnが立ち上がり、光電変換素子201LDn,mに光電変換蓄積されていた信号電荷の全てがm=0~5、電荷電圧変換部202n,mに転送される。信号電荷の転送に十分な時間が経過した時刻t17を待って制御線TxLDnが立ち下がる。次いで時刻t18において制御線P1_1を立ち上げる。これにより、新たな上乗せ信号を第1信号蓄積部のキャパシタC1m1m=0~5に信号として1行分完全に転送する。このときの新たな上乗せ信号は、リセット電位に光電変換素子201LUn,m、201RUn,mおよび201LDn,mそれぞれの信号電荷を上乗せした信号電荷に対応する電位を加えた電位に対応する信号である。時刻t19において制御線P1_1は立ち下がる。また、時刻t16より後の任意の時刻からt20後述の時間帯を利用して、第2信号蓄積部のキャパシタに読み出された一行分の信号を水平方向に順次走査する二回目の水平転送が行われる。図4においては、時刻t17よりも前に水平走査を開始しているが、あくまで時刻t16よりも後であればよいのであって、本発明で規定する並列化領域ではない。ただし、高速読み出しのためには、時刻t16の後であって速やかに二回目の水平転送期間を開始することが望ましい。また、二回目の水平転送期間の長さも一回目の水平転送期間と同様、1信号あたりの転送時間の逆数である駆動周波数と並列出力のため用意されているch数で規定される。一回目の水平転送期間では、電荷電圧変換部202のリセットノイズが除去された、光電変換素子201LUn,mの信号電荷に対応する信号を出力する。二回目の水平転送期間では、電荷電圧変換部のリセットノイズがともに除去されていない光電変換素子201LUn,mの信号電荷と、光電変換素子201LUn,mおよび201RUn,mの信号電荷の和との差分信号に対応する信号を出力する。従って、これを電荷電圧変換部202のリセットノイズ除去済みの光電変換素子201RUn,mの信号電荷に対応する信号として扱うことができる。上記したように、二回目の水平転送期間においては、第2信号蓄積部のキャパシタC2m2に保持された一行分のメモリ信号の符号を差動回路23Uおよび23Dへの入力に際して一回目の水平転送に対して反転させなければならない。この場合を例として、水平走査回路22Uおよび22Dの駆動方法を図5に示すタイミングチャートを用いて説明する。図5の水平走査信号PH1、PH1-、PH2、PH2-、PH3およびPH3-は、図2の水平走査回路22Uおよび22Dに示している通り、水平転送用トランジスタの制御線である。これらのトランジスタは、各列につき3つ設けられた第2信号蓄積部のキャパシタC2m1、C2m2およびC2m3のそれぞれに2つ一組で設けられている。これにより、各キャパシタに保持された信号を水平方向に順次選択して差動回路23Uまたは23Dのどの入力端子に選択的に供給するかを決定している。制御信号はパルス状を呈していればよく、その立ち上がりおよび立ち下がりを一周期として、一画素分の信号を選択していく。なお、以下の説明で用いる時刻tに関する表記は、図4と共通である。図5において時刻t11からt15までが、一回目の水平転送期間となる。一回目の水平転送期間においては、制御線PH2およびPH1-がビジー状態となっている。これにより、第2信号蓄積部のうち電荷電圧変換部202のリセット電位が転送されているキャパシタC2m1に保持された信号は差動回路23Uまたは23Dの負側入力端子に入力される。また、リセット電位と光電変換素子201LUn,mの信号電荷に対応する電位を加えた電位が転送されているキャパシタC2m2の信号は差動回路23Uまたは23Dの正側入力端子に入力にされる。一方、図5時刻t16からt20までに行われる二回目の水平転送期間においては、制御線PH2およびPH1-がビジー状態となっている。この場合は、第2信号蓄積部のキャパシタC2m2が差動回路23Uまたは23Dの負側入力に接続される。このときのキャパシタC2m2には、電荷電圧変換部202のリセット電位と光電変換素子201LUn,mの信号電荷に対応する電位を加えた電位が転送されている。また、上記電位に加えて光電変換素子201LUn,mの信号電荷に対応する電位をさらに加えた電位が転送されているキャパシタC2m3は、差動回路23Uおよび23D正側入力に接続される。図4において既に説明している水平転送は、この時刻t20までの2回目の水平転送期間である。図4においてまだ説明していないが、本実施形態の固体撮像素子においてはこの後、時刻t21から時刻t25までの三回目の水平転送期間および時刻t26から時刻t30までの四回目の水平転送期間がある。三回目および四回目の水平転送期間におけるビジーな制御線は、図4のタイミングチャートの説明と照らし合わせれば容易に理解できるため説明を省略し、図4のタイミングチャートの説明に戻る。なお、図5および上記説明は、本実施形態における水平走査のあくまで一例を示すものであって、構成および駆動方法は完全に同一でなくても本発明特有の効果を得ることは可能である。再び図4において、時刻t20からの、新たな上乗せ信号LURULDに係る第2の水平ブランキング期間と、新たな上乗せ信号LURULDRDの読み出しについて説明する。時刻t20において、制御線P2_3およびP2_1を立ち上げ、第1信号蓄積部のキャパシタC1m3から第2信号蓄積部のキャパシタC2m3への転送用トランジスタおよびC1m1からC2m1への転送用トランジスタをオンにする。前述のように、C1m3には、電荷電圧変換部202のリセット電位に光電変換素子201LUn,mおよび201RUn,mそれぞれの信号電荷に対応する電位を加えた電位が信号として転送されている。また、C1m1には、電荷電圧変換部202のリセット電位に光電変換素子201LUn,m、201RUn,mおよび201LDn,mそれぞれの信号電荷を上乗せした信号電荷に対応する電位を加えた電位が信号として転送されている。上記新たな上乗せ信号LURULDに係る第2の水平ブランキング期間に並列して、新たな上乗せ信号LURULDRDの第1信号蓄積部への転送が行われる。上記と同じく時刻t20において転送トランジスタ203RDn,mの制御線TxRDnが立ち上がり、光電変換素子201RDn,mに光電変換蓄積されていた信号電荷の全てが、電荷電圧変換部202n,mに転送される。信号電荷の転送に十分な時間が経過した時刻t22を待って、制御線TxRDnが立ち下がる。次いで時刻t23において、制御線P1_2を立ち上げる。これにより、新たな上乗せ信号を第1信号蓄積部のキャパシタC1m2に信号として1行分完全に転送する。このときの新たな上乗せ信号は、リセット電位に光電変換素子201LUn,m、201RUn,m、201LDn,mおよび201RDn,mの各信号電荷を上乗せした信号電荷に対応する電位を加えた電位に対応する信号である。時刻t24において制御線P1_2は立ち下がる。また、時刻t21より後の任意の時刻からt25後述までの時間帯を利用して、第2信号蓄積部のキャパシタに読み出された一行分の信号を水平方向に順次走査する三回目の水平転送が行われる。図4においては、時刻t22よりも前に水平走査を開始しているが、あくまで時刻t21よりも後であればよいのであって、本発明で規定する並列化領域ではない。ただし、高速読み出しのためには、時刻t21の後であって速やかに三回目の水平転送期間を開始することが望ましい。三回目の水平転送期間で出力される信号は、電荷電圧変換部202のリセットノイズがともに除去されていない次の信号電荷の和および2の差分信号に対応する信号である。1光電変換素子201LUn,mと201RUn,mとの信号電荷の和。2光電変換素子201LUn,m、201RUn,m、201LDn,mの信号電荷の和。従って、これを電荷電圧変換部のリセットノイズが除去された光電変換素子201LDn,mの信号電荷に対応する信号として扱うことができる。引き続き、時刻t25において、制御線P2_1およびP2_2を立ち上げ、第1信号蓄積部のキャパシタC1m1から第2信号蓄積部のキャパシタC2m1への転送用トランジスタおよびC1m2からC2m2への転送用トランジスタをオンとする。前述のように、C1m1には、電荷電圧変換部202のリセット電位に光電変換素子201LUn,m、201RUn,mおよび光電変換素子201LDn,mの各信号電荷に対応する電位を加えた電位が信号として転送されている。また、これも前述のように、C1m2には、電荷電圧変換部202のリセット電位に次の各信号電荷を上乗せした信号電荷に対応する電位が信号として転送されている。すなわち、光電変換素子201LUn,m、光電変換素子201RUn,m、光電変換素子201LDn,mおよび光電変換素子201RDn,mそれぞれの信号電荷である。次いで、時刻t26より後の任意の時刻からt27の時間帯を利用して、第2信号蓄積部のキャパシタに読み出された一行分の信号を水平方向に順次走査する四回目の水平転送が行われる。この四回目の水平転送期間では、電荷電圧変換部202のリセットノイズが除去された光電変換素子201RDn,mの信号電荷に対応する信号を得ることができる。なお、時刻t25より後については、単位セルを垂直出力線Vmと接続したソースフォロワ回路を構成する必要がないので、時刻t25において、選択トランジスタ206n,mをオフ状態にするため、制御線Sxnを立ち下げている。以上を以て、図4に示した本実施形態に係る駆動方法におけるタイミングチャートの説明を終了する。ここで本実施形態の技術的効果をまとめる。第一に、各列につき3つの第1信号蓄積部を設けているため、第2の水平ブランキング期間を開始すると同時に、読み出し時間のボトルネックとなりやすい新たな上乗せ信号の読み出しを開始することができる。これにより高速読み出しが可能となる。第二に、2つ以上の光電変換素子の信号電荷を上乗せした信号電荷に対応する信号を、差動出力の後不要となった信号を保持する第1信号蓄積部のキャパシタに順次転送している。これにより、第1信号蓄積部のキャパシタ数を各列3つにすることができる。なお、第二の技術的効果は、より多くの光電変換素子の信号電荷を上乗せした信号を使うことのできる単位セル構成に対してより大きくなる。すなわち単位セルを構成する光電変換素子の数をNとしたとき、N≧3つ以上の光電変換素子につき一つの電荷電圧変換部を設けた構成において、Nが大きくなるほどに効果も大きくなる。本実施例では、説明を単純化するため、単位セルに含まれる光電変換素子の数を4つとしたが、かような効果を考慮すれば、3つ以上の光電変換素子を備えた単位セルを持つCMOS固体撮像素子に適用することができる。ここまでの説明に用いた図4のタイミングチャートは、本発明の効果を具体的に説明するための一例にすぎず、種々の変形態様が考えられる。以上説明した本実施例によれば、3つ以上の光電変換素子を備えた単位セルを持つCMOS固体撮像素子において、各列あたりのキャパシタ数を3つにすることができ、各素子の信号電荷を上乗せした信号を利用した高速読み出しが可能となる。なお、実施例1ではn行の水平走査の動作のみについて説明したが、次の行を選択して同様の水平走査の動作を開始するときにも水平ブランキング期間の並列化を実施例1の構成に倣って行なうことができる。この構成を実施例1の応用例として図6を用いて説明する。図6では、時刻t25で立ち下げた選択トランジスタの制御線Sxn1を時刻t26において再び立ち上げ、n1行に存在する単位セルの選択を開始することにある。これは、時刻t26から時刻t30において行われているn行に対する四回目の水平転送期間後は、n行目の単位セルの信号を第1信号蓄積部に保持している必要がないためである。そのため、上記水平転送期間にn1行目の単位セルの電荷電圧変換部をリセットする動作およびリセット電位の第1信号蓄積部への転送を行う。時刻t27において、リセットトランジスタの制御線Rxn1が立ち上がりn1行目の電荷電圧変換部202を電源電圧VDDにリセットする。時刻t28においてRxn1が立ち下がり、当該電荷電圧変換部を浮遊状態とする。当該浮遊状態の電位を第1信号蓄積部に転送するため、時刻t29において、制御線P1_1を立ち上げる。時刻t25から時刻t29における動作は、n行目における時刻t1から時刻t4と相似である。すなわち、図4における時刻t1からt4は、図6にハッチングで示すように直前の行の最後の水平転送期間中に行なうことができるので動作時間を削減することができ、更なる高速読み出しに寄与する。実施例1のこの応用例は、実施例2以降の実施例にも適用可能である。本実施例では、第2信号蓄積部のキャパシタを垂直出力線1本につき2つにでき、かつ本発明固有の効果を得ることができる構成を説明する。図7は、本実施例に係る固体撮像素子2の構成を示す図である。図において、図2の構成と同じ部分は同じ符号を付して示し、特に必要がない限りその説明を省略する。実施例1の説明に用いた図2の固体撮像素子との違いは、次の4点である。第1は、垂直出力線1本につき、第2信号蓄積部として2つのキャパシタC2m1およびC2m2を設けたことである。第2は、当該第2信号蓄積部の2つのキャパシタに合わせてその前段に2つのボルテージフォロワ回路F_m1およびF_m2を設けたことである。第3は、第2信号蓄積部の2つのキャパシタに合わせてその水平走査信号の数をPH1,PH1-,PH2およびPH2-の4本に削減したことである。第4は、第1信号蓄積部から前記2つのボルテージフォロワ回路への入力を制御する転送用トランジスタが、第1信号蓄積部のうちC1m2に対してのみ一つ増え、垂直出力線1本につき4個となったことである。一つ増えた転送用トランジスタに対して、第2信号蓄積部のキャパシタ、ボルテージフォロワ回路および水平走査信号が削減されたため、信号蓄積部付近の回路規模は実施例1よりも小さくなっている。以下、第1信号蓄積部のC1m2に対して一つ増えた転送用トランジスタの制御線を、新たにP2_4として、本実施例の光電変換素子の構成を説明する。図8は、図7に示す本実施例に係る固体撮像素子2の駆動方法を示すタイミングチャートを示す。図4に示したタイミングチャートとの違いは、次の2点である。一つは、第1信号蓄積部のC1m2から第2信号蓄積部のC2m1およびC2m2への転送用トランジスタの制御線P2_2の信号が変更され、制御線P2_4が追加されたこと。他の一つは、水平走査信号の数が減ったことにより水平転送が単純化されたことである。上記以外の制御線については、立ち上がりおよび立ち下がり時刻の全てが図2と同一であるため、それらの説明を省略する。なお、以下の説明で用いる時刻tに関する表記は、図4に示すそれと同じ場合は同じ時刻を表わす。図4との違いとして、まず、時刻t10からt11において、第1信号蓄積部のC1m2に一旦転送された光電変換素子201LUn,mの信号電荷に対応する信号を、第2信号蓄積部へさらに転送する際は、制御線P2_4による制御でC2m2に転送される。次に、時刻t15からt16において、第1信号蓄積部のC1m2に保持していた光電変換素子201LUn,mの信号電荷に対応する信号を再び第2信号蓄積部へ転送する際は、制御線P2_2による制御でC2m1に転送される。これは、時刻t10からt14にかけて第1信号蓄積部のC1m3に転送され、次いで第2信号蓄積部のC2m2に転送される上乗せ信号とキャパシタC2m1に転送される上記信号との差分をとるためである。ここでC2m2に転送される上乗せ信号とは、光電変換素子201LUn,mと201RUn,mの各信号電荷を上乗せした信号電荷に対応する電位をリセット電位に加えた電位に対応する信号である。時刻t11から時刻t15において一回目の水平転送が、時刻t16から時刻t20において二回目の水平転送が行われる。上記で理解される通り、いずれの水平転送期間においても、第2信号蓄積部のキャパシタC2m2を差動回路23Uおよび23Dの正側入力へ、第2信号蓄積部のキャパシタC2m1を差動回路23Uおよび23Dの負側入力へ転送する。このため、水平走査信号の制御線PH1-およびPH2がビジー状態となっている。引き続き、時刻t20から時刻t26において行われる第1信号蓄積部から第2信号蓄積部への信号転送においては、第1信号蓄積部のC1m2からの転送がないため、図4と同一の制御となっている。時刻t21から時刻t25にかけての三回目の水平転送期間は、一回目および二回目と異なっている。すなわち、第2信号蓄積部のキャパシタC2m1を差動回路23Uおよび23Dの正側入力へ、第2信号蓄積部のキャパシタC2m2を差動回路23Uおよび23Dの負側入力へ転送する。このため、水平走査信号の制御線PH1およびPH2-がビジー状態となっている。光電変換素子からの最後の上乗せ信号LURULDRDは、時刻t20からt24にかけて、第1信号蓄積部のキャパシタC1m2に転送されている。この信号は、C1m1に保持されていた一つ前の上乗せ信号LURULDとの差分をとるため、第2信号蓄積部C2m2に転送される。そのため、時刻t25からt26において、転送用トランジスタの制御線P2_4をハイ状態とする。4回目の水平転送期間においては、水平走査信号の制御線PH2およびPH1-がビジー状態となって、最後の上乗せ信号に関わる差分出力を得る。なお、本実施例の下で、全ての第1信号蓄積部C1m1,C1m2およびC1m3につき、それぞれを二つの第2信号蓄積部C2m1およびC2m2に転送できる転送用トランジスタを3×2=6個設けることも可能となる。この場合、第2信号蓄積部C2m2もしくはC2m1を常に差動回路23Uおよび23Dの正側入力に、C1m2もしくはC2m2を常に負側入力に接続することができるので、水平走査信号制御線はPH2とPH1-の2本のみで足りることとなる。また、差動回路で上乗せ信号同士の差分を得るのでなく、常に負側入力をリセット電位に対応する信号とし、単位セル内の光電変換素子の信号電荷の和を順次得る構成にすることも可能である。例えば第1信号蓄積部のうちキャパシタC1m1を当該リセット電位に対応する信号と固定して常に第2信号蓄積部C1m1に転送するよう取り決め、第1信号蓄積部C1m1に係る転送用トランジスタを1つとする構成も可能である。この場合は、第1信号蓄積部C1m2およびC1m3を、光電変換素子からの上乗せ信号を順次保持していくキャパシタとして使用すればよい。本実施例では、実施例2に比べてさらに水平走査信号制御線を簡略化できる構成を説明する。図9は、本実施例に係わる固体撮像素子の構成を示す図である。同図において、図2または図7と同じ部分は同じ符号を付して示し、特に必要がない限りそれらの説明を省略する。図9に示す構成で図7に示す実施例2の構成との違いは、次の点である。すなわち、1本の垂直出力線Vmに接続する第2信号蓄積部のC2m1およびC2m2の前段にあるオペアンプ回路F_02およびF_02のそれぞれにボルテージフォロワとしての機能に加えて反転増幅アンプとしての機能を追加したことにある。具体的には、各オペアンプ回路に2つの動作制御用トランジスタと図示しない基準電圧Vrfを伴う構成を追加している。1つのオペアンプ回路につき2つの動作制御用トランジスタは、そのいずれのゲートもオペアンプ回路毎に、制御線PC1またはPC2に接続されている。制御線PC1またはPC2の信号がハイであるとオペアンプ回路が反転増幅アンプとして機能し、ローであるとボルテージフォロワ回路として機能することとなる。なお、各制御線PC1、PC2に設けられているインバータは、制御線に加えられた信号の極性を反転する機能を有する。ここで、反転増幅アンプの増幅率は、C0m1=Cfm1およびC0m2=Cfm2としておけば1.0であるので、制御線の信号のみで第1信号蓄積部に転送する信号の符号を決定することができる。なお、反転増幅の場合には基準電圧Vrfを基準とした反転電位が伝達されるのであって実際に負電位が生じるわけではない。ボルテージフォロワと反転増幅アンプとの切り替えが目的とするところは、水平走査制御線PH2およびPH1-のみの機能で水平転送ができるように、水平走査回路22Uおよび22Dを簡略化することである。すなわち、第2信号蓄積部に信号を転送するときにその符号を変えることにより、第2信号蓄積部のキャパシタC2m1を差動回路23Uまたは23Dの負側入力に常固定的に接続し、C2m2を正側入力に常に接続することができる。図10に、図9に示す本実施例に係わる固体撮像装置を駆動するためのタイミングチャートを示す。以下、同図を参照して本実施例に係わる固体撮像装置の動作を具体的に説明する。なお、以下の説明で用いる時刻tに関する表記のうち、図4に示すそれらと同じ表記は同じ時刻を表わす。図10に示すタイミングチャートにおいて図8に示す実施例2に係わるタイミングチャートとの違いは二つある。一つは、時刻t10からt11,t15からt16,t20からt21およびt25からt26に行われるいわゆる第2の水平ブランキング期間である。すなわち、第1信号蓄積部から第2信号蓄積部へ転送される信号の符号を、信号毎にPC1またはPC2を用いて制御していることである。そしてもう一つの違いは、上記第1の違いに伴い、時刻t11からt15,t16からt20,t21からt25およびt26からt27にかけて行われる、いわゆる水平転送のための制御信号が簡略化されたことにある。それ以外は図8に示される構成と相違がないので、上記に掲げた時刻における信号転送の振る舞いについてのみ説明する。まず、時刻t10から時刻t11に行う第2の水平ブランキング期間では、制御線PC1もPC2もロー状態のままである。すなわちオペアンプ回路F_m1もF_m2も、ともにボルテージフォロワ回路として機能し、第2信号蓄積部の信号反転は起こらない。これに合わせて、一回目の水平転送期間である時刻t11から時刻t15においても、PH2とPH1-をビジー状態にすれば、差動回路23Uおよび23Dからは光電変換素子201LUn,mの信号電荷に対応する信号が出力される。次に、時刻t15から時刻t16に行う第2の水平ブランキング期間でも、制御線PC1もPC2もロー状態のままである。ここでも第2信号蓄積部へ転送される信号の反転を起こす必要がないためである。これに合わせて、二回目の水平転送期間である時刻t16から時刻t20においても、PH2とPH1-をビジー状態にすれば、差動回路23Uおよび23Dからは光電変換素子201RUn,mの信号電荷に対応する信号が出力される。一方、時刻t20から時刻t21に行う第2の水平ブランキング期間では、制御線PC1もPC2はともにハイ状態としている。すなわちオペアンプ回路F_m1もF_m2もともに反転増幅アンプとして機能し、第2信号蓄積部に転送される信号の電位反転を起こす。その理由は、三回目の水平転送期間t21からt25においてPH2とPH1-のビジー状態が予定されているので、差動回路23Uおよび23Dから光電変換素子201LDn,mの信号電荷に対応する信号が出力されるようにするためである。詳細に述べると、リセット電位に光電変換素子201LUn,m、201RUn,m、および201LDn,mの各信号電荷を上乗せした信号電荷に対応する電位信号を第2信号蓄積部のキャパシタC2m1に転送するときにその符号を反転しておく。そうすれば、差動回路23の負側入力でさらに反転される。他方、リセット電位に光電変換素子201LUn,mおよび201RUn,mの信号電荷を上乗せした信号電荷に対応する信号電位が第2信号蓄積部のキャパシタC2m2に転送されるときにその符号も反転しておく。そうすれば、差動回路の正側入力に入力されることで、入力されて2つの信号の差分信号として光電変換素子201LDn,mの信号電荷に対応する信号が出力される。n行の最後の第2の水平ブランキング期間時刻t25から時刻t26および四回目の水平転送期間時刻t26から時刻t27においては、信号転送時の符号変更の必要がないので、制御線PC1,PC2ともにロー状態となっている。なお、本実施例に固有の符号反転動作は、必ずしも第2信号蓄積部の手前で行う必要はない。例えば、第1信号蓄積部のキャパシタC1m1,C1m2およびC1m3それぞれの前段に、本実施例の動作制御用トランジスタと図示しない基準電圧Vrfを伴うオペアンプ回路を追加して、反転増幅アンプの機能を追加することも可能である。以上により、オペアンプ回路を用いた符号反転機能を追加することでも光電変換素子からの信号電荷の読み出しと第1信号蓄積部から第2信号蓄積部への信号転送の並列化である本発明の効果をより簡易な構成で実現できることが理解される。実施例3では、第2信号蓄積部に転送される際にその符号を必要に応じて自在に切り替え可能な構成とすることで本発明の効果を実現していた。本実施例では、実施例3のように符号反転機能を設けることなくより自在な方法で符号の変更を実現する。具体的には、第1信号蓄積部に信号を転送する段階で、同じ信号にたいして正と負それぞれの符号用の二つの信号を用意する。そのために本実施例では、第1信号蓄積部のキャパシタを1本の垂直出力線Vmにつき4つ設け、いわゆる第1の水平ブランキング期間での上乗せ信号の転送段階で常に正および負用の二つの信号を保持する。図11に本実施例に係わる固体撮像素子2の構成を示す。同図において、図2、図7および図9と同じ部分は同じ符号を付して示し、特に必要がない限りその説明を省略する。図11の構成において、垂直出力線1本につき4つの第1信号蓄積部のキャパシタを設けたこと以外で図9と相違する点は次の通りである。まず、4つのキャパシタのうちC1m1およびC1m2が、差動回路23Uまたは23Dの負側入力に接続された第2信号蓄積部のキャパシタC2m1に選択可能に接続されている。次に、4つのキャパシタのうちC1m4およびC1m3が、差動回路23Uまたは23Dの正側入力に接続された第2信号蓄積部のキャパシタC2m2に選択可能に接続されている。さらには、垂直出力線VmからキャパシタC1m1およびC1m3への信号転送用トランジスタの制御線がP1_1として共通であり、またキャパシタC1m2およびC1m4への信号転送用トランジスタの制御線がP1_2として共通である。なお、符号の変更を転送過程で行なっているので、水平走査制御線は、実施例3と同様、PH2とPH1-のみに簡略化されている。また、第1信号蓄積部から第2信号蓄積部への信号転送の際に符号反転を行う必要がないことに対応して、オペアンプ回路F_m1およびF_m2に付随するキャパシタと動作制御用トランジスタPC1およびPC2を削除している。さらに、第1信号蓄積部への信号転送用トランジスタの制御線は、前述のように2組に束ねられていることに対応して、P1_1およびP1_2の2本のみとなっている。図12に、図11の固体撮像素子2を駆動するためのタイミングチャートの一例を示す。なお、以下の説明で用いる時刻tに関する表記で図4と同じ表記は同じ時刻を表わすものとする。図12と図10のタイミングチャートとの違いは、図12においては、信号転送用トランジスタの制御線P1_1およびP1_2が時間を追って交互にハイ状態となることである。ハイ状態になるのは、リセット電位を信号として第1信号蓄積部に転送する期間を含め、第1の水平ブランキング期間における信号転送期間t4からt5,t8からt9,t13からt14,t18からt19およびt23からt24である。また、前記オペアンプ回路の動作制御用トランジスタを削除したことに伴い、その制御線PC1およびPC2も削除している。以下では、上記括弧内の期間に限って、その動作を説明する。まず、時刻t4から時刻t5においては、リセット電位に対応する信号を第1信号蓄積部のキャパシタC1m1およびC1m3に転送するべく、制御線P1_1をハイ状態とする。そして、時刻t8から時刻t9においては、リセット電位に光電変換素子201LUn,mの信号電荷に対応する電位を加えた信号を第1信号蓄積部のキャパシタC1m2およびC1m4に転送すべく、制御線P1_2をハイ状態とする。キャパシタC1m2およびC1m4には同一の光電変換素子の信号電荷に対応する信号が転送されている。しかし、キャパシタC1m2からは第2信号蓄積部のキャパシタC2m1に、キャパシタC1m4からは第2信号蓄積部のキャパシタC2m2に、それぞれ時刻t10からt11、時刻t15からt16の期間において転送される。従って、それぞれの期間おける差動回路23Uまたは23Dへの入力の符号は、正負反転することになる。このような第2の水平ブランキング期間およびそれに続く一回目および二回目の水平転送期間で要求される符号に合わせて、同一の信号を、第1信号蓄積部の2つのキャパシタに転送、保持しておく。このような二種類の符号が予定された信号のうち、正に対応するキャパシタC1m4に転送された信号は、時刻t10からt11の最初の第2の水平ブランキング期間に制御線P2_4がハイ状態となり、第2信号蓄積部のキャパシタC2m2に転送される。このとき、制御線P2_1もハイ状態となり、キャパシタC1m1に転送された信号はキャパシタC2m1に転送される。一方、負に対応するキャパシタC1m2に転送された信号は、時刻t15からt16における次の第2の水平ブランキング期間に制御線P2_2がハイ状態となり、別の上乗せ信号に対応して第2信号蓄積部のキャパシタC2m1に転送される。同じように、時刻t13から時刻t14においては、上記次の第2の水平ブランキング期間における別の上乗せ信号をリセット電位に対応する信号が転送されたキャパシタC1m3およびC1m1に転送すべく、制御線P1_1をハイ状態とする。別の上乗せ信号とは、この場合リセット電位に光電変換素子201LUn,mおよび201RUn,mそれぞれの信号電荷を上乗せした信号電荷に対応する電位を加えた信号である。また同じように、時刻t18から時刻t19においては、さらに次の第2の水平ブランキング期間における別の上乗せ信号を第1信号蓄積部のキャパシタC1m2およびC1m4に転送すべく、制御線P1_2をハイ状態とする。この場合の上乗せ信号とは、リセット電位に光電変換素子201LUn,m、201RUn,mの信号電荷および201LDn,mそれぞれの信号電荷を上乗せした信号電荷に対応する電位を加えた信号である。なお、時刻t23から時刻t24において第1信号蓄積部のキャパシタC1m1およびC1m3に転送される上乗せ信号は、負の符号用の信号としては使用されない。この場合の上乗せ信号とは、リセット電位に光電変換素子201LUn,m、201RUn,m、201LDn,mおよび201RDn,mの信号電荷を上乗せした信号電荷に対応する電位を加えた信号である。リセット電位に対応する信号も正の符号用の信号としては使用することもないが、特に弊害なく第1信号蓄積部への転送用トランジスタの制御線を共通化できるメリットが高いので、個別に制御することはしていない。以上、実施例4の構成によれば、信号蓄積部のキャパシタへの転送の段階から正負の符号に対応した同じ信号を用意しておく駆動方法と合わせて、本発明特有の効果を得ることができる。前述した本発明の実施形態における固体撮像素子を構成する各手段並びにその駆動方法の各工程は、コンピュータのRAMやROMなどに記憶されたプログラムが動作することによって実現できる。このプログラム及び前記プログラムを記憶したコンピュータ読み取り可能な記憶媒体は本発明に含まれる。また、本発明は、例えば、システム、装置、方法、プログラムもしくは記憶媒体等としての実施形態も可能であり、具体的には、複数の機器から構成されるシステムに適用してもよいし、また、一つの機器からなる装置に適用してもよい。なお、本発明は、前述した実施形態図4、6、8、10および12のタイムチャートの機能を実現するソフトウェアのプログラムを、システムまたは装置に直接、または遠隔から供給する場合も含む。そして、そのシステムまたは装置のコンピュータが前記供給されたプログラムコードを読み出して実行することによっても達成される場合を含む。したがって、本発明の機能処理をコンピュータで実現するために、前記コンピュータにインストールされるプログラムコード自体も本発明を実現するものである。つまり、本発明は、本発明の機能処理を実現するためのコンピュータプログラム自体も含まれる。その場合、プログラムの機能を有していれば、オブジェクトコード、インタプリタにより実行されるプログラム、OSに供給するスクリプトデータ等の形態であってもよい。プログラムを供給するための記憶媒体としては、例えば、フレキシブルディスク、ハードディスク、光ディスク、光磁気ディスクなどがある。さらに、MO、CD-ROM、CD-R、CD-RW、磁気テープ、不揮発性のメモリカード、ROM、DVDDVD-ROM、DVD-Rなどもある。また、コンピュータが、読み出したプログラムを実行することによって、前述した実施形態の機能が実現される。さらに、そのプログラムの指示に基づき、コンピュータ上で稼動しているOSなどが、実際の処理の一部または全部を行い、その処理によっても前述した実施形態の機能が実現され得る。なお、上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、またはその主要な特徴から逸脱することなく、様々な形で実施することができる。"