半導体チップの温度を制御するための回路であって、前記半導体チップに組み込まれ、前記半導体チップの前記温度を増加させる熱を生成する第1の加熱要素、及び前記温度を制御して所望の温度での前記半導体チップのテストを可能にするよう、前記第1の加熱要素に結合されかつ前記半導体チップに組み込まれる温度コントローラ、を含む、回路。請求項1に記載の回路であって、前記温度コントローラが、前記温度に対応する電圧を生成するよう、前記半導体チップの前記温度を測定する温度センサ、デジタル入力に応答して基準電圧を生成する基準生成器、及び前記温度センサ及び前記基準生成器に結合され、前記温度に対応する電圧が前記基準電圧より大きい場合、前記第1の加熱要素をイナクティブにする制御回路、を含む、回路。請求項2に記載の回路であって、前記温度センサが、前記温度を感知する第1のトランジスタ、前記第1のトランジスタのベースに接続されるベースを有し、前記第1のトランジスタに関連して前記温度を感知する、第2のトランジスタ、電力サプライに結合され、前記第1のトランジスタのコレクタに結合されるドレインを有する、第3のトランジスタ前記電力サプライに結合され、前記第3のトランジスタのゲートに結合されるゲートを有する、第4のトランジスタ、前記第1のトランジスタと直列に接続される第1のレジスタ、前記第4のトランジスタと直列に接続され、前記第4のトランジスタに関連して前記温度に対応する電圧を提供する第2のレジスタ、及び前記電力サプライに結合され、前記第3のトランジスタのゲートに及び前記第4のトランジスタのゲートに結合されるゲートを有する第5のトランジスタ、を含み、前記第3のトランジスタ及び前記第5のトランジスタが、前記電力サプライから流れる電流を第1の電流及び第2の電流に分流し、前記第1の電流が、前記第3のトランジスタ、前記第1のトランジスタ、及び前記第1のレジスタを介して流れ、前記第2の電流が、前記第5のトランジスタ及び前記第2のトランジスタを介して流れる、回路。請求項3に記載の回路であって、前記第1のトランジスタ及び前記第2のトランジスタが負型バイポーラ接合トランジスタであり、かつ前記第3のトランジスタ、前記第4のトランジスタ、及び前記第5のトランジスタが正の金属酸化物半導体PMOS型トランジスタである、回路。請求項2に記載の回路であって、前記基準生成器が、所定の基準電圧を提供するバンドギャップ基準回路、前記所定の参照電圧を1つ又は複数の電圧に分圧するため互いに直列に接続される複数のレジスタであって、前記複数のレジスタの第1のレジスタが前記バンドギャップ基準回路に結合され、前記複数のレジスタの第2のレジスタが接地サプライに結合され、前記複数のレジスタ間に結合され、前記1つ又は複数の電圧の1つの電圧を前記基準電圧として選択する、複数のスイッチ、及び前記複数のスイッチに結合され、前記デジタル入力に応答して前記複数のスイッチの1つのスイッチを選択するデジタルデコーダ、を含む、回路。請求項2に記載の回路であって、前記制御回路が、前記温度センサ及び前記基準生成器に結合され、コンパレータ出力を生成するよう前記電圧を前記参照電圧と比較するコンパレータ、及び前記コンパレータと前記第1の加熱要素との間に結合され、前記コンパレータ出力に応答して前記第1の加熱要素をアクティブにすることと前記第1の加熱要素をイナクティブにすることとの一方を実行する、第1のバッファ、を含む、回路。請求項6に記載の回路であって、前記コンパレータがシュミットトリガーを含む、回路。請求項6に記載の回路であって、前記制御回路が、前記コンパレータ及び前記第1のバッファ間に結合される第1のゲートを更に含み、前記半導体チップが非テストモードにあるとき前記第1のゲート及び前記第1のバッファが前記第1の加熱要素をイナクティブにする、回路。請求項8に記載の回路であって、前記半導体チップに組み込まれ、前記半導体チップの温度を増加させる熱を生成する第2の加熱要素を更に含む、回路。請求項9に記載の回路であって、前記制御回路が、前記コンパレータ及び前記第2の加熱要素間に結合され、前記コンパレータ出力に応答して前記第2の加熱要素をアクティブにすることと前記第2の加熱要素をイナクティブにすることとの一方を実行する、第2のバッファ、及び前記コンパレータ及び前記第2のバッファ間に結合される第2のゲート、を更に含み、前記半導体チップが前記非テストモードにあるとき前記第2のゲート及び前記第2のバッファが前記第2の加熱要素をイナクティブにする、回路。請求項9に記載の回路であって、前記第1の加熱要素及び前記第2の加熱要素が、負の金属酸化物半導体NMOS型トランジスタ、正の金属酸化物半導体PMOS型トランジスタ、及びレジスタの一つである、回路。所望の温度での半導体チップのテストを可能にするための回路であって、前記回路が、前記半導体チップに組み込まれ、前記半導体チップの温度を増加させる熱を生成する第1の加熱要素、前記半導体チップに組み込まれ、前記温度に対応する電圧を生成するため前記半導体チップの前記温度を測定する温度センサ、前記半導体チップに組み込まれ、入力温度に応答して基準電圧を提供する基準生成器、前記半導体チップに組み込まれ、前記温度センサ及び前記基準生成器に結合され、コンパレータ出力を生成するよう前記温度に対応する電圧を前記参照電圧と比較するコンパレータ、前記コンパレータ及び前記第1の加熱要素間に結合され、前記コンパレータ出力に応答して前記第1の加熱要素をアクティブにすることと前記第1の加熱要素をイナクティブにすることとの一方を実行する、第1のバッファ、及び前記コンパレータ及び前記第1のバッファ間に結合される第1のゲートであって、前記半導体チップが非テストモードにあるとき前記第1のゲート及び前記第1のバッファが前記第1の加熱要素をイナクティブにする、前記第1のゲート、を含む、回路。請求項12に記載の回路であって、前記半導体チップに組み込まれ、前記半導体チップの温度を増加させる熱を生成する第2の加熱要素、前記コンパレータ及び前記第2の加熱要素間に結合され、前記コンパレータ出力に応答して前記第2の加熱要素をアクティブにすることと前記第2の加熱要素をイナクティブにすることとの一方を実行する、第2のバッファ、及び前記コンパレータ及び前記第2のバッファ間に結合される第2のゲート、を更に含み、前記第2のゲート及び前記第2のバッファが、前記半導体チップが前記非テストモードにあるとき前記第2の加熱要素をイナクティブにする、回路。請求項13に記載の回路であって、前記第1の加熱要素及び前記第2の加熱要素が、負の金属酸化物半導体NMOS型トランジスタ、正の金属酸化物半導体PMOS型トランジスタ、及びレジスタの一つである、回路。方法であって、半導体チップに組み込まれる少なくとも1つの加熱要素を用いて前記半導体チップを加熱すること、前記半導体チップの温度に対応する電圧を生成すること、前記温度に対応する前記電圧を基準電圧と比較すること、及び所望の温度での前記半導体チップのテストを可能にするため、前記比較の出力に基づいて前記少なくとも1つの加熱要素により前記半導体チップの加熱を制御すること、を含む、方法。請求項15に記載の方法であって、前記半導体チップの加熱を制御することが、前記温度に対応する前記電圧が前記基準電圧より大きい場合、前記少なくとも1つの加熱要素をイナクティブにすることを含む、方法。請求項15に記載の方法であって、前記半導体チップが非テストモードにあるとき前記少なくとも1つの加熱要素をイナクティブにすることを更に含む、方法。請求項15に記載の方法であって、前記電圧を比較することが、前記温度が第1の閾値より小さくなるとき前記少なくとも1つの加熱要素をアクティブにすること、及び前記温度が第2の閾値を超えるとき前記少なくとも1つの加熱要素をアクティブにすることの一方を引き起こす、方法。図1は、半導体チップの温度を制御するための回路100を図示する。回路100は更に、温度を制御することにより所望の温度での半導体チップのテストを可能にする。半導体チップのテストを行うためのテスト信号は、回路100以外のテスト回路を用いて提供されてもよい。テスト回路は、半導体チップの外にあってもよい。テストは、半導体チップの製造中に実行され得る。回路100は、バーンインテストを実行するために用いることができる。回路100は、ウエハプロービング及びパッケージングされたチップ又はデバイスの最終製造テストの間用いることもできる。回路100は、自動テスト装置ATEでの半導体チップの特徴解析中又は研究所において用いることもできる。回路100は、加熱のために外部加熱ソースの必要性をなくすことが望ましい種々のその他の応用分野で用いることもできることに注意されたい。所望の温度は、半導体チップの周囲温度又は室温より高いテストの温度と定義することができる。この回路100は、半導体チップに組み込まれる、後述では加熱要素105Aと呼ぶ第1の加熱要素105Aを含む。例えば、負の金属酸化物半導体NMOS型トランジスタである加熱要素105Aは、電力サプライVDDに結合されるドレイン、及び接地サプライGNDに結合されるソースを有する。幾つかの実施例において、加熱要素105Aは、正の金属酸化物半導体PMOS型トランジスタ又はレジスタであり得る。加熱要素105Aは更に、熱を生成することが可能な電流ソースでもあってもよいことに注意されたい。加熱要素105Aは、半導体チップの応用分野に基づいて異なる半導体チップ毎に異なるサイズとし得ることに注意されたい。加熱要素105Aのサイズは、所望の漏れ電流、所望の温度、及び半導体チップのテスト中に生成されるべき熱の所望の量に基づき得る。半導体チップの製造中、所望の量の熱を生成することが可能な適切なサイズの加熱要素105Aが半導体チップに含まれる。回路100は、加熱要素105Aのゲートに結合され、半導体チップに組み込まれる温度コントローラ110を更に含む。温度コントローラ110は、温度センサ115、基準生成器120、及び制御回路125を含む。温度センサ115及び基準生成器120は、制御回路125に結合される。制御回路125は、コンパレータ130、後述ではゲート135Aと呼ぶ第1のゲート135A、及び後述ではバッファ140Aと呼ぶ第1のバッファ140Aを含む。コンパレータ130の正の入力端子が、基準生成器120に結合され、コンパレータ130の負の入力端子が、温度センサ115に結合される。コンパレータ130の出力端子が、ゲート135Aの第1の入力端子に結合される。ゲート135Aの第2の入力端子は、選択入力SEL1を受け取る。ゲート135Aの出力端子が、バッファ140Aの入力端子に結合される。バッファ140Aの出力端子が、加熱要素105Aのゲートに結合される。半導体チップの温度又は接合温度を制御するための回路100の機能を下記のように説明する。加熱要素105Aは、半導体チップの温度を増加させる熱を生成する。加熱要素105Aを介して流れる漏れ電流ILは、熱の内部ソースであり得る。温度の上昇は、半導体チップの全電力に起因して起こる。周囲温度からTA温度Tを上昇させるために必要とされる熱PHは、下記数式1から計算され得る。T=TAθJAPAPH1ここで、TAは周囲温度であり、θJAは接合から半導体チップを囲む媒体への熱抵抗であり、PAは、半導体チップのアクティブ電力損失である。周囲温度は、半導体チップを囲む媒体の温度と定義することができる。温度コントローラ110は、所望の温度での半導体チップのテストを可能にするよう温度を制御する。種々の要素を含む温度コントローラ110を更に以下に説明する。温度コントローラ110の温度センサ115は、温度に対応する電圧Vを提供するため半導体チップの温度を測定する。温度センサ115は、絶対温度に比例するPTATセンサに類似し得る。種々の要素を含む温度センサ115は図2に関連して説明する。温度コントローラ110の基準生成器120は、ユーザによって提供され得るデジタル入力に応答して、参照電圧VREFを提供する。幾つかの実施例において、参照電圧は、外因的に生成され得、制御回路125に提供され得る。種々の要素を含む基準生成器120は図3に関連して説明する。温度コントローラ110の制御回路125は、温度に対応する電圧が基準電圧より大きい場合、加熱要素105Aをイナクティブにする。種々の要素を含む制御回路125をここで更に説明する。コンパレータ130は、電圧を参照電圧と比較してコンパレータ出力を生成する。バッファ140Aは、コンパレータ出力に応答して、加熱要素105Aをアクティブにするか又は加熱要素105Aをイナクティブにする。ゲート135A及びバッファ140Aは共に、その半導体チップが非テストモードにあるとき加熱要素105Aをイナクティブにする。幾つかの実施例において、コンパレータ130は、ヒステリシスを実装することにより加熱要素105Aの急速スイッチングを防ぐ。ヒステリシスは、出力の一つの状態から別の状態への変化を遅延させるために用いられ得る。ヒステリシスを備えたコンパレータ130の例は、シュミットトリガーを含み得る。ヒステリシスを備えたコンパレータ130は、温度が第1の閾値より小さくなるとき加熱要素105Aをアクティブにする、又は温度が第2の閾値を超えるとき加熱要素105Aをイナクティブにする。第1の閾値は、電圧に対応する温度と定義することができる。第2の閾値は、基準電圧に対応する温度と定義することができる。半導体チップが非テストモードにあるとき、回路100は、イナクティブにされることが望ましい。加熱要素105A及びひいては回路100は、コンパレータ出力に関係なくSEL1に基づいてイナクティブにされ得る。半導体チップがテストモードにあるとき、半導体チップは検査中であり、被検査半導体デバイス又は被検査半導体チップ又は被検査デバイスと呼ばれ得る。テストモードでは、加熱要素105A及びひいては回路100は、SEL1及びコンパレータ出力に基づいてアクティブに及びイナクティブにされ得る。SEL10である場合、回路100は、ゲート135Aがコンパレータ出力を無視し、加熱要素105Aにゼロを強いることにより回路100をイナクティブにするため、イナクティブにされる。幾つかの実施例において、加熱要素105Aがアクティブにされるとき、加熱要素105Aのゲートの電圧は電力サプライVDDに等しい。幾つかの実施例において、回路100は、加熱要素105Aのほかに、一つ以上の加熱要素、例えば、第2の加熱要素105Bを含み得る。第2の加熱要素105Bは、加熱要素105Aに並列接続される。第2の加熱要素105Bの機能は、加熱要素105Aの機能に類似する。選択入力SEL2を用いて第2の加熱要素105Bを選択的にアクティブに又はイナクティブにするために、第2のゲート135Bが更に存在することも可能である。第2のゲート135Bの出力端子に結合される第2のバッファ140Bがまた、コンパレータ出力に応答して、加熱要素105Bをアクティブに又は第2の加熱要素105Bイナクティブにする。第2のゲート135B及び第2のバッファ140Bは共に、半導体チップが非テストモードにあるとき第2の加熱要素105Bをイナクティブにする。例えば、全電力損失が必要とされるなど、種々の要因に基づいて、幾つかの加熱要素を用いることができる。更に、加熱要素は、均一に配され得、半導体チップに組み込まれ得、均一な加熱を可能とし得る。ここで一例の見積もりを以下に示す。PAは1Wであると規定され、θJAは20°C/Wであると規定され、TA及びTjは、それぞれ、20°C及び140°Cである。数式1に代入し、PHは5Wであると見積もられ得る。半導体チップにわたって5Wを均一に消散するよう4つの加熱要素が半導体チップに組み込まれ得る。各加熱要素は、1.25W5W/4を消散して半導体チップの均一な加熱を可能にする。幾つかの実施例において、加熱要素105A及び第2の加熱要素105Bが、同時にアクティブに及びイナクティブにされる。ここで図2を参照すると、温度センサ115は、後述ではトランジスタ205Aと呼ぶ第1のトランジスタ205A、後述ではトランジスタ205Bと呼ぶ第2のトランジスタ205B、後述ではトランジスタ210Aと呼ぶ第3のトランジスタ210A、後述ではトランジスタ210Bと呼ぶ第4のトランジスタ210B、後述ではトランジスタ210Cと呼ぶ第5のトランジスタ210C、後述ではレジスタ215Aと呼ぶ第1のレジスタ215A、及び後述ではレジスタ215Bと呼ぶ第2のレジスタ215Bを含む。トランジスタ205Aが、トランジスタ210A及びレジスタ215Aと直接に接続される。トランジスタ205Bが、トランジスタ210Cと直接に接続される。トランジスタ210Bが、レジスタ215Bと直接に接続される。トランジスタ205Aは、トランジスタ205Bのベースに接続されるベースを有する。トランジスタ205Aは、トランジスタ210Aのドレインに結合されるコレクタ及びレジスタ215Aの1つの端子に結合されるエミッタを有する。トランジスタ205Bは、トランジスタ210Cのドレインに及びトランジスタ205Bのベースに結合されるコレクタ、及び接地サプライGNDに結合されるエミッタを有する。トランジスタ210Bは、レジスタ215Bの1つの端子に結合されるドレインを有する。トランジスタ210Aは、トランジスタ210Cのゲートに、トランジスタ210Aのドレインに、及びトランジスタ210Bのゲートに結合されるゲートを有する。トランジスタ210A、トランジスタ210C、及びトランジスタ210Bは、電力サプライVDDに結合されるソースを有する。レジスタ215A及びレジスタ215Bの他の端子が、接地サプライGNDに結合される。幾つかの実施例において、トランジスタ205A及びトランジスタ205Bは、トランジスタ205BのもののN倍であるトランジスタ205Aのエミッタエリアと同様の負の型バイポーラ接合トランジスタである。一例において、Nは8又は16である。幾つかの実施例において、トランジスタ210A、トランジスタ210B、及びトランジスタ210Cは、互いに類似する正の金属酸化物半導体PMOS型トランジスタである。幾つかの実施例において、レジスタ215A及びレジスタ215Bは、レジスタ215Bの抵抗が、レジスタ215AのもののN倍であるようなサイズとし得る。一例において、Nは5又は10である。温度センサ115は多数の方式で実装され得る。例えば、温度センサ115は、おおよそ摂氏度当たり4ミリボルトmV/°Cの感度を有するPTAT温度センサであり得る。電力サプライから流れる電流が、トランジスタ210A及びトランジスタ210Cにより第1の電流及び第2の電流に分流される。この電流は、半導体チップの絶対温度に比例する。この絶対温度は、絶対ゼロに対して測定された半導体チップの温度と定義することができる。トランジスタ205A及びトランジスタ205Bのベースエミッタ電圧ΔVBEの差は、下記の数式2を用いて表すことができる。ΔVBE=kT/q×InNここで、kt/qは熱電圧であり、Nは、トランジスタ205A及びトランジスタ205Bのサイズの比である。熱電圧は、室温で26mVにほぼ等しい電圧と定義することができる。半導体チップの温度を測定する温度センサ115の機能を下記のように説明する。トランジスタ205Aはアクティブであり、第1の電流は、トランジスタ210A、トランジスタ205A、及びレジスタ215Aを介して流れる。トランジスタ210A、トランジスタ205A、及びレジスタ215Aは共に第1の電流のための第1の経路を規定する。トランジスタ205Bはアクティブであり、第2の電流は、トランジスタ210C及びトランジスタ205Bを介して流れる。トランジスタ210C及びトランジスタ205Bは、第2の電流のための第2の経路を規定する。トランジスタ205A及びトランジスタ205bは、半導体チップの温度を感知する。トランジスタ210B及びレジスタ215Bは共に、温度に対応する電圧Vを提供する。図3は基準生成器120を図示する。基準生成器120は、バンドギャップ基準回路305、複数のレジスタ、複数のスイッチ、及びデジタルデコーダ310を含む。複数のレジスタが、バンドギャップ基準回路305と接地サプライGNDとの間に結合される。複数のレジスタは、互いに直列に接続されるレジスタ315A、レジスタ315B、レジスタ315C、及びレジスタ315Dを含む。複数のスイッチは、複数のレジスタ間に結合されるスイッチ320A、スイッチ320B、及びスイッチ320Cを含む。スイッチ320Aは、レジスタ315Aとレジスタ315Bとの間に結合され、スイッチ320Bは、レジスタ315Bとレジスタ315Cとの間に結合され、スイッチ320Cは、レジスタ315Cとレジスタ315Dとの間に結合される。デジタルデコーダ310は、複数のスイッチに結合される。幾つかの実施例において、レジスタ315A、レジスタ315B、レジスタ315C、及びレジスタ315Dは、サイズ及び抵抗が同様であり得る。幾つかの実施例において、スイッチ320A、スイッチ320B、及びスイッチ320Cは、サイズが同様である。バンドギャップ基準回路305は、所定の基準電圧を提供する。種々の要素を含むバンドギャップ基準回路305は図4に関連して説明する。所定の参照電圧は、レジスタにより1つ又は複数の電圧に更に分割され得る。電圧は、複数のノード、例えば、レジスタ315A及びレジスタ315B間の第1のノード、レジスタ315B及びレジスタ315C間の第2のノード、及びレジスタ315C及びレジスタ315D間の第3のノードで、提供され得る。デジタルデコーダ310は、デジタル入力に応答してこれらのスイッチの一つを選択する。一例において、デジタル入力は、3ビットのサイズを有し得る。選択されたスイッチは、そのスイッチに関連する電圧を基準電圧として出力する。例えば、スイッチ320Aが選択される場合、第1のノードの電圧が基準電圧として提供される。ここで図4を参照すると、バンドギャップ基準回路305は、後述ではトランジスタ405Aと呼ぶ第6のトランジスタ405A、後述ではトランジスタ405Bと呼ぶ第7のトランジスタ405B、後述ではレジスタ410Aと呼ぶ第3のレジスタ410A、後述ではレジスタ410Bと呼ぶ第4のレジスタ410B、後述ではレジスタ410Cと呼ぶ第5のレジスタ410C、及びフィードバック増幅器415を含む。トランジスタ405Aは、トランジスタ405Bのベースに及び接地サプライGNDに接続されるベース、及びレジスタ410Aの1つの端子に結合されるエミッタを有する。トランジスタ405Bは、レジスタ410Bの1つの端子に結合されるエミッタを有する。トランジスタ405A及びトランジスタ405Bは、接地サプライGNDに結合されるコレクタを有する。レジスタ410Cは、レジスタ410A及びレジスタ410Bの他方の端子間に結合される。フィードバック増幅器415は、トランジスタ405A及びレジスタ410A間に結合される正の入力端子、レジスタ410B及びレジスタ410C間に結合される負の入力端子、及びレジスタ410A及びレジスタ410Cの他方の端子に結合される出力端子を有する。幾つかの実施例において、トランジスタ405A及びトランジスタ405Bは、トランジスタ405BのもののN倍であるトランジスタ405Bのエミッタエリアと同様の正の型バイポーラ接合トランジスタである。一例において、Nは8又は16である。幾つかの実施例において、レジスタ410A及びレジスタ410Bは、サイズ及び抵抗が同様であり得る。レジスタ410Cは、レジスタ410A及びレジスタ410BのサイズのN倍のサイズを有する。一例において、Nは6である。トランジスタ405Aは、レジスタ410Aに関連して、トランジスタ405Aの第1のベースエミッタ電圧VBElから第1の基準電圧VREFlを生成する。第1の基準電圧は、温度の上昇と共に第1の基準電圧が減少することを示す負の温度係数を有する。トランジスタ405Bは、レジスタ410B及びレジスタ410Cに関連して、トランジスタ405Bの第2のベースエミッタ電圧VBE2から第2の基準電圧VREF2を生成する。第2の基準電圧は、温度が下がると第2の基準電圧が上昇することを示す正の温度係数を有する。第2の基準電圧は、トランジスタ405A及びトランジスタ405Bのベースエミッタ電圧ΔVBEの差に基づいて生成され得る。第2の基準電圧は、レジスタ410A及びレジスタ410Bの抵抗の比又はレジスタ410C及びレジスタ410Bの抵抗の比によりスケーリングされ得、正の温度係数を得る。第1の基準電圧は、フィードバック増幅器415の正の入力端子に印加され、第2の基準電圧は、フィードバック増幅器415の負の入力端子に印加される。フィードバック増幅器415は、第1の基準電圧と第2の基準電圧との間の差を増幅して所定の基準電圧を提供する。この所定の参照電圧は、それぞれ、第1の基準電圧及び第2の基準電圧に負の温度係数及び正の温度係数を付加することによりゼロ温度係数が生成されるため、温度と共に変化しない電圧である。図5は、例えば、加熱要素105Aである加熱要素の温度に対するヒステリシス効果を示す一例のグラフである。X軸は時間の変動を表し、Y軸は加熱要素105Aの温度の変動を表す。波形505は、例えば、コンパレータ130であるコンパレータに実装されるヒステリシスに起因する、時間の変動に対する加熱要素105Aの温度の変動に対応する。ヒステリシスは、加熱要素105Aの急速スイッチングを防ぐ。波形505は、ヒステリシスは、加熱要素105Aの温度が一定して増加しないようにし、温度をThystで図示した範囲内に保つことを示している。図6は、半導体チップの温度を制御するための方法を説明するフローチャートである。この方法は、所望の温度での半導体チップのテストを可能にする。ステップ605で、半導体チップが、半導体チップに組み込まれる、例えば、加熱要素105Aなどの少なくとも1つの加熱要素を用いて加熱される。幾つかの実施例において、半導体チップを加熱するために加熱要素105Aに関連して、例えば、加熱要素105Bなどの別の加熱要素を用いることもできる。半導体チップは、それにより内因的に加熱されて、半導体チップの温度を増加させる。ステップ610で、半導体チップの温度に対応する電圧が生成される。例えば、温度センサ115である温度センサを、半導体チップの温度を測定し、温度に対応する電圧を生成するために用いることができる。ステップ615で、温度に対応する電圧が基準電圧と比較される。デジタル入力に基づいて参照電圧を提供するために、例えば、基準生成器120である基準生成器を用いることができる。電圧を基準電圧と比較するために、例えば、制御回路125である制御回路を用いることができる。幾つかの実施例において、電圧の比較が、温度が第1の閾値より小さくなるとき少なくとも1つの加熱要素のアクティベーションを、又は温度が第2の閾値を超えるとき少なくとも1つの加熱要素のイナクティベーションを起こす。このような効果は、少なくとも1つの加熱要素のアクティブモード及びイナクティブモード間の急速スイッチングを防ぐヒステリシスに起因する。ステップ620で、半導体チップの加熱が、比較の出力に基づいて少なくとも1つの加熱要素により制御されて、所望の温度での半導体チップのテストを可能にする。テストモードにおいて、電圧が基準電圧より低い場合、例えば、制御回路を用いることにより、少なくとも1つの加熱要素がアクティブにされる。多くの加熱要素がある場合、各加熱要素は、選択的にアクティブにされ得る。アクティブにされた加熱要素は、アクティブにされた加熱要素と呼ばれ得る。アクティブにされた加熱要素は、温度に対応する電圧が基準電圧より大きい場合、例えば、制御回路を用いることにより、イナクティブにされる。多くのアクティブにされた加熱要素がある場合、各アクティブにされた加熱要素がイナクティブにされ得る。加熱及びひいては半導体チップの温度は、所望のように制御され得る。また、半導体チップは、そのため所望の温度で検査され得る。幾つかの実施例において、半導体チップが非テストモードにあるとき少なくとも1つの加熱要素がイナクティブにされる。半導体チップの温度を制御することにより、所望の温度での半導体チップのテストが可能にされる。加熱は、内的に実行されるため、テストの長さ及び製造コストも低減され得る。この方法はまた、各半導体チップの温度が個別に制御されるため、多数の半導体チップを所望の温度に維持するために用いることもできる。例示の実施例の文脈で説明したような特徴又はステップのすべて又はその幾つかを有する例示の実施例の文脈で説明した一つ又は複数の特徴又はステップの異なる組み合わせを有する実施例も、本明細書に包含されることを意図している。当業者であれば、他の多くの実施例及び変形も特許請求の範囲に包含されることが理解されるであろう。