少なくとも直流から5GHzに至る帯域の信号を増幅する利得可変増幅器において、入力段に配置された入力バッファ増幅器と、出力段に配置された出力バッファ増幅器と、それぞれの出力端が前記出力バッファ増幅器の入力端に、それぞれ、接続された中間増幅器と、それぞれの中間増幅器の入力端と接地との間に、それぞれ、接続された、制御抵抗とバイポーラトランジスタから成るスイッチ素子との直列接続回路と、前記入力バッファ増幅器の出力端と、それぞれの中間増幅器の入力端との間に直列に配設され、前記入力バッファ増幅器の出力信号の減衰量を段階的に変化させる負荷抵抗群と、を有し、前記中間増幅器の一つを選択的に動作させ、動作させる中間増幅器に接続されたスイッチ素子を導通させることにより、動作させる中間増幅器に入力する信号の減衰量を、段階的に変化させるようにしたことを特徴とする利得可変増幅器。前記負荷抵抗群は、前記入力バッファ増幅器の出力端と接地との間に配設された複数の抵抗の直列接続回路からなり、前記中間増幅器のうちの一つは、その入力端が前記入力バッファ増幅器の出力端に、抵抗を介することなく接続され、他の中間増幅器のそれぞれの入力端は、それぞれの抵抗の接続点と接続されていることを特徴とする請求項1に記載の利得可変増幅器。前記負荷抵抗群は、前記入力バッファ増幅器の出力端と接地との間に配設された複数の抵抗の直列接続回路からなり、前記中間増幅器のうちの一つは、その入力端が前記入力バッファ増幅器の出力端に、抵抗を介することなく接続され、その中間増幅器の制御抵抗は、前記負荷抵抗群の各抵抗の直列接続で構成され、他の中間増幅器のそれぞれの入力端は、それぞれの抵抗の接続点と接続されていることを特徴とする請求項1に記載の利得可変増幅器。ところが、特許文献1に示されている利得可変増幅器は、線形増幅する入力信号の電圧範囲が狭く、入力信号が大きくなると出力信号が歪む。出力信号の歪みを抑制するためには、電流源6の制御電流を増加させて、増幅率を減少させている。ところが、トランジスタ4、5を流れる直流電流が増加するために、負荷抵抗7、8による電圧降下により、トランジスタ4、5のコレクタのバイアス電圧が低下することになる。これにより、トランジスタ1、2、4、5は可能動作限界に達することになり、増幅率の低下にも限度がある。このため、特許文献1の利得可変増幅器は、入力信号が比較的、小さい場合に、増幅率を変化させるのに適しているが、入力信号が大きい場合に、増幅率を大きく低減させることには課題がある。また、特許文献2の抵抗ラダー回路を用いる場合に、抵抗値を電気信号で変化させるために、スイッチにトランジスタによるトランスファーゲートを用いる必要がある。このスイッチは信号の伝送路に直列に挿入する必要がある。バイポーラトランジスタは直流バイアスを付与する関係上、伝送路の直列に挿入させて動作させることには不向きである。BiCMOSによるCMOSトランスファーゲートを用いた場合には、高域での信号増幅器に課題があり、直流からGHz帯までの超広帯域信号を通過させることはできない。DCから1.2GHzまでの広帯域の増幅器が必要になるのは、準ミリ波、ミリ波のような高周波を用いたレーダに必要である。FMCW方式で対象物体の移動速度と距離を検出し、UWBのパルス方式で方位や距離の検出を行うレーダが要望されている。FMCW方式の場合には、帯域幅は1MHzと広い帯域が必要ではないが、送信と受信とが同時に行われるために、送信信号の受信回路への回り込みが大きく、受信回路のIF増幅器の利得を低下させて、飽和を防止することが必要である。一方、UWBのパルス方式の場合には、送信と受信は同時に行われないために、受信回路への送信信号の回り込みは問題にはならない。しかし、周波数帯域はDCから1.2GHzまでの超広帯域が必要となる。この場合に、足りない利得を補うために、帯域幅の狭い演算増幅器を用いて次段で増幅するという方式を採用することができない。結局、FMCW方式とUWBのパルス方式とを併用したレーダを実現するには、入力信号のダイナミックレンジが広い、且つ、DCから1.2GHzまでの超広帯域の信号を増幅する利得可変増幅器が必要となる。本発明は、上記課題を解決するために成されたものであり、その目的は、入力信号のダイナミックレンジが広い、且つ、DCから5GHzまでの超広帯域の信号を増幅する利得可変増幅器を実現することである。本発明は、少なくとも直流から5GHzに至る帯域の信号を増幅する利得可変増幅器において、入力段に配置された入力バッファ増幅器と、出力段に配置された出力バッファ増幅器と、それぞれの出力端が出力バッファ増幅器の入力端に、それぞれ、接続された中間増幅器と、それぞれの中間増幅器の入力端と接地との間に、それぞれ、接続された、制御抵抗とバイポーラトランジスタから成るスイッチ素子との直列接続回路と、入力バッファ増幅器の出力端と、それぞれの中間増幅器の入力端との間に直列に配設され、入力バッファ増幅器の出力信号の減衰量を段階的に変化させる負荷抵抗群と、を有し、中間増幅器の一つを選択的に動作させ、動作させる中間増幅器に接続されたスイッチ素子を導通させることにより、動作させる中間増幅器に入力する信号の減衰量を、段階的に変化させるようにしたことを特徴とする利得可変増幅器である。本発明は、バイポーラトランジスタを信号の伝送路と接地との間に並列に挿入して、中間増幅器に入力する信号を段階的に負荷抵抗群により減衰させたことが特徴である。上記発明において、負荷抵抗群の構成は、各種考えられる。その一つとして、負荷抵抗群は、入力バッファ増幅器の出力端と接地との間に配設された複数の抵抗の直列接続回路からなり、中間増幅器のうちの一つは、その入力端が入力バッファ増幅器の出力端に、抵抗を介することなく接続され、他の中間増幅器のそれぞれの入力端は、それぞれの抵抗の接続点と接続されている回路が考えられる。また、他の一つとして、負荷抵抗群は、入力バッファ増幅器の出力端と接地との間に配設された複数の抵抗の直列接続回路からなり、中間増幅器のうちの一つは、その入力端が入力バッファ増幅器の出力端に、抵抗を介することなく接続され、その中間増幅器の制御抵抗は、負荷抵抗群の各抵抗の直列接続で構成され、他の中間増幅器のそれぞれの入力端は、それぞれの抵抗の接続点と接続されている回路が考えられる。中間増幅器に入力する信号の減衰量を、負荷抵抗群と制御抵抗との関係、及び、信号の伝送路と接地間に、スイッチ素子を設けていることから、このスイッチ素子を、バイポーラトランジスタで構成することができる。この結果、スイッチ素子を伝送路に直列に挿入する必要がないため、スイッチ素子が信号の周波数特性に影響を与えない。したがって、DCから5GHzまでの超広帯域において、入力信号のダイナミックレンジの広い、歪みの抑制された利得可変増幅器を実現することができる。以下、本発明を具体的な実施例に基づいて説明する。本発明は、以下の実施例に限定されるものではない。実施例1は、請求項1の発明に含まれる実施例であり、具体的には、請求項3の発明に対応する実施例である。図1は、実施例1に係る利得可変増幅器1の構成を示すブロック図であり、図2は、その詳細な回路図である。図1において、入力信号S1が伝搬する伝送路L上に、入力バッファ増幅器11と、出力バッファ増幅器12が配設されている。入力バッファ増幅器11と、出力バッファ増幅器12との間には、それぞれの出力端OA1~OAnが出力バッファ増幅器12の入力端I12に接続されたn個の中間増幅器A1~Anが、並列に配列されている。第1番目の中間増幅器A1の入力端IA1と接地との間には、n個の抵抗値の等しい抵抗Rs1~抵抗Rsnの直列接続回路と、その回路に直列に接続されたバイポーラトランジスタから成るスイッチ素子Swa1とが配設されている。また、第2番目の中間増幅器A2から第n番目の中間増幅器Anのそれぞれの入力端IA2~IAnと接地との間には、それぞれ、制御抵抗Ra2~Ranとバイポーラトランジスタから成るスイッチ素子Swa2~wanとの、それぞれの直列接続回路が配設されている。また、各中間増幅器A1~Anの入力端IA1~IAnと出力バッファ増幅器12の出力端O12との間には、それぞれ、帰還抵抗Rf1~Rfnが接続されている。上記の構成において、抵抗Rs1~抵抗Rsnが負荷抵抗群であり、本実施例では抵抗値の等しい抵抗の直列接続回路で構成されている。また、本実施例においては、抵抗Rs1~抵抗Rsnの直列接続による抵抗が第1番目の中間増幅器A1の入力端IA1と接地との間に接続される制御抵抗Ra1をも構成している。すなわち、制御抵抗Ra1は負荷抵抗群と共用されている。そして、入力バッファ増幅器11の出力端O11と第1番目の中間増幅器A1の入力端IA1は、直接、線路で結合されており、この間にはコンデンサや抵抗は存在しない。したがって、第1番目の中間増幅器A1には、入力信号を減衰させる負荷抵抗は存在しない。図1の利得可変増幅器1を、詳細回路図である図2を用いて、さらに、詳しく説明する。入力バッファ増幅器11は、トランジスタTr11aと、トランジスタTr11bとの直列接続回路で構成されており、トランジスタTr11aのベースが信号S1を入力する入力端I11となっている。トランジスタTr11bのベースには、トランジスタTr11aのエミッタにバイアス電圧を付与するための電圧が入力している。トランジスタTr11aのエミッタが出力端O11を構成しており、トランジスタTr11aはエミッタホロワを構成している。すなわち、入力バッファ増幅器11は電流源として機能する。トランジスタTr11aのエミッタと接地との間には、n個の抵抗値の等しい抵抗Rs1~Rsnの直列接続回路が接続されている。これらの抵抗Rs1~Rsnが負荷抵抗群である。各中間増幅器A1~Anは、それぞれ、トランジスタTrA1aのエミッタとトランジスタTrA1bのコレクタとが接続された直列接続回路~トランジスタTrAnaのエミッタとトランジスタTrAnbのコレクタとが接続された直列接続回路で構成されている。トランジスタTrA1a~TrAnaのそれぞれのベースが、中間増幅器A1~Anの入力端IA1~IAnを構成し、それぞれのコレクタが出力端OA1~OAnを構成している。そして、トランジスタTrA1a~TrAnaのそれぞれのベースと接地との間には、制御抵抗Ra1とスイッチ素子SWa1との直列接続回路~制御抵抗Ranとスイッチ素子SWanとの直列接続回路が、それぞれ、接続されている。また、トランジスタTrA1a~TrAnaのそれぞれのコレクタと電源Vccとの間には、負荷抵抗Rc1~Rcnが、それぞれ、接続されている。トランジスタTrA1b~TrAnbのそれぞれのベースには、トランジスタTrA1a~TrAnaのエミッタにバイアス電圧を付与するための制御電圧CTL1~CTLnが入力している。すなわち、トランジスタTrA1b~TrAnbのそれぞれのベースに、それぞれの制御電圧CTL1~CTLnを印加することにより、トランジスタTrA1a~TrAnaのエミッタをバイアスして概ね接地電位にして、トランジスタTrA1a~TrAnaを動作状態とすることができる。すなわち、トランジスタTrA1a~TrAnaをエミッタ接地回路とし、それらのコレクタを出力端とすることができる。出力バッファ増幅器12は、電源Vccと接地との間に接続されたトランジスタTr12aとそのエミッタに接続された負荷抵抗RLとの直列接続回路で構成されている。トランジスタTr12aのエミッタが出力バッファ増幅器12の出力端O12であり、そのベースが入力端I12である。したがって、トランジスタTr12aはエミッタホロワ回路である。すなわち、出力バッファ増幅器12は電流源として機能する。また、トランジスタTr12aのエミッタと、トランジスタTrA1a~TrAnaのそれぞれのベース間には、それぞれ、帰還抵抗RF1~Rfnが接続されている。この帰還抵抗RF1~Rfnは、トランジスタTrA1a~TrAnaの増幅率中間増幅器A1~Anの増幅率を決定する抵抗である。本実施例では、それらの帰還抵抗RF1~Rfnの抵抗値を、全て、等しくしている。また、トランジスタTr11a入力バッファ増幅器11のエミッタは、トランジスタTrA1aのベースに直接接続されている。トランジスタTrA2a~TrAnaのそれぞれのベースは、抵抗Rs1、抵抗Rs1と抵抗Rs2との直列接続回路、...、抵抗Rs1~Rsn-1の直列接続回路を、それぞれ、介して、トランジスタTr11aのエミッタに接続されている。すなわち、トランジスタTrA2a~TrAnaのそれぞれのベースは、負荷抵抗群である抵抗Rs1~Rsnの直列接続回路の各抵抗の接続点に、それぞれ、接続されている。さらに、トランジスタTrA1a~TrAnaのベースと接地間には、制御抵抗Ra1~RanとトランジスタSWa1~SWanとの直列接続回路が接続されている。ただし、制御抵抗Ra1は、抵抗Rs1~Rsnのn個の抵抗の直列接続回路である。トランジスタTr11aはエミッタホロワ回路であるので、そのエミッタ電圧Veは、入力信号S1に等しくなる。今、全ての抵抗Rs1~Rsnの値は等しく、その値をR0とする。すると、トランジスタTr11aのエミッタと各トランジスタTrA1a~Anaのベースとの間に接続される抵抗以下、エミッタベース間の負荷抵抗というは、それぞれ、0、R0、2R0、...n-1R0となる。エミッタ電圧Veを、このエミッタベース間負荷抵抗と各トランジスタTrA1a~Anaのベースと接地間に存在する制御抵抗Ra1~Ranにより抵抗分割された電圧が、入力信号として、各トランジスタTrA1a~Anaのベースに印加されることになる。したがって、エミッタベース間負荷抵抗が大きくなる程、信号を減衰させて、各トランジスタTrA1a~Anaのベース電圧を低下させることができる。この結果、エミッタベース間負荷抵抗を大きくすることで、本利得可変増幅器1の増幅率を低減させることができる。なお、本実施例において、全てのトランジスタは、npnバイポーラトランジスタで構成されている。これは、pnpバイポーラトランジスタで構成しても良い。次に、本利得可変増幅器1の動作について説明する。まず、トランジスタTrA1bのベースに制御電圧を入力させてそのトランジスタのみをオンし、トランジスタTrSWa1スイッチ素子SWa1のベースに制御電圧を入力してそのトランジスタのみをオンにする。これにより、中間増幅器A1が動作することになる。この時、トランジスタTrA1bのベースとトランジスタTr11aのエミッタ間のベースエミッタ間負荷抵抗は、零であるので、利得可変増幅器1の増幅率は最大となる。出力バッファ増幅器12の出力レベルが所定の上限値を越えた場合には、この利得可変増幅器1は飽和し、出力信号は歪んでいると判断できる。そこで、この状態が検出されると、上記のエミッタベース間負荷抵抗を第2段のR0とするために、トランジスタTrA2bのベースに制御電圧を入力させてそのトランジスタのみをオンし、トランジスタTrSWa2スイッチ素子SWa2のベースに制御電圧を入力してそのトランジスタのみをオンにする。これにより、トランジスタTrA2bのベースに入力する信号のレベルは低下し、出力バッファ増幅器12の出力信号のレベルも低下する。さらに、出力バッファ増幅器12の出力信号のレベルが所定の上限値を超えた場合には、出力信号に歪みがあるとして、エミッタベース間負荷抵抗を、さらに、大きな値にする。上記のエミッタベース間負荷抵抗を第3段の2R0とするために、トランジスタTrA3bのベースに制御電圧を入力させてそのトランジスタのみをオンし、トランジスタTrSWa3スイッチ素子SWa3のベースに制御電圧を入力してそのトランジスタのみをオンにする。これにより、トランジスタTrA3bのベースに入力する信号のレベルは、さらに、低下し、出力バッファ増幅器12の出力信号のレベルも低下する。これを繰り返して、出力バッファ増幅器12の出力が所定の上限値を越えないようにすることができる。逆に、出力バッファ増幅器12の出力が所定の下限値より低下した場合には、ベースエミッタ間負荷抵抗を、一段、小さい値とする。これは、そのベースエミッタ間負荷抵抗に対応するトランジスタTrA1b~TrAnbのうちの一つのトランジスタのベースと、トランジスタTrSWa1~TrSWanスイッチ素子SWa1~SWanのうちの一つのトランジスタのベースに、制御電圧を印加して、それぞれのトランジスタをオンすることで実現できる。このように、出力バッファ増幅器12の出力のレベルが下限値と上限値との間に存在するように、利得可変増幅器1の増幅率を変化させて、出力信号が歪まないようにすることができる。図4は、出力バッファ増幅器12の出力信号の波形を示している。中間増幅器A1を用いた場合には、出力信号は歪んでいることが分かる。中間増幅器A2~A4を用いると、順次、信号レベルは低下するが、歪みが小さくなっていることが分かる。このようにして、歪みの抑制された利得可変増幅器を実現することができる。本発明で、上述したように、トランジスタTrSWa1~TrSWanスイッチ素子SWa1~SWanを伝送路と接地間に配設しているので、スイッチ素子の周波数特性が、信号の周波数特性に影響を与えない。すなわち、スイッチ素子は、DC以上、5GHz以下の範囲で、導通しさえすれば、このオン抵抗は、信号伝送に影響を与えないので、信号の周波数特性に影響を与えることがない。伝送路と接地間にトランジスタを配置できるので、このトランジスタをバイポーラトランジスタで構成することができる。伝送路にトランジスタが挿入されていないことから、DC以上、5GHz以下の超広帯域の信号を歪みなく増幅することができる。望ましくは、DC以上、1.2GHz以下の超広帯域の信号を歪みなく増幅することができる。実施例2は、請求項1、2の発明の実施例である。図3は、実施例2に係る利得可変増幅器2の詳細な構成を示す回路図である。図2に示す利得可変増幅器1に対する相違点は、第1番目の中間増幅器A1のベースと接地間に接続される制御抵抗Ra1を負荷抵抗群とは別に設けたことである。図3に示すように、トランジスタTrA1aのベースと接地間に制御抵抗Ra1とトランジスタTrSWa1スイッチ素子SWa1との直列接続回路が接続されている。制御抵抗Ra1の抵抗値は、他の制御抵抗Ra2~Ranの抵抗値に等しい。負荷抵抗群は、抵抗Rs1~Rsn-1の直列接続回路から成り、抵抗Rs1はトランジスタTr11a入力バッファ増幅器11のエミッタに接続され、抵抗Rsn-1はトランジスタTrAna中間増幅器Anのベースに接続されている。実施例2では、負荷抵抗群の直列回路は接地には接続されていない。このような回路でも利得可変増幅器2を構成することができる。