基板上の所定の位置に形成された電極層と、前記電極層の上部にスルーホールが形成された絶縁膜と、前記絶縁膜に形成された前記スルーホールを介して前記電極層に接続される配線膜と、を有し、前記スルーホールは、前記基板の表面を基準に、第1のテーパ角を有する第1のテーパ部と、前記第1のテーパ部よりも上側に形成され、前記第1のテーパ角と異なる第2のテーパ角を有する第2のテーパ部と、前記第2のテーパ部よりも上側に形成され、前記第2のテーパ角と異なる第3のテーパ角を有する第3のテーパ部と、を含む、ことを特徴とする表示装置。前記第1のテーパ角は、前記第2のテーパ角よりも大きいことを特徴とする請求項1記載の表示装置。前記第3のテーパ角は、前記第2のテーパ角よりも大きいことを特徴とする請求項1または2に記載の表示装置。前記第2のテーパ角は、10°以下であることを特徴とする請求項1乃至3のいずれかに記載の表示装置。前記電極層と接する部分における前記スルーホールの直径は、7.6μm以下であることを特徴とする請求項1乃至4のいずれかに記載の表示装置。前記スルーホールは、前記表示装置の表示領域の周辺に位置する額縁領域に配置されることを特徴とする請求項1乃至5のいずれかに記載の表示装置。基板上に所定の形状の電極層を形成し、前記基板上と前記電極層上とに絶縁膜を形成し、前記絶縁膜上に半導体層を形成し、前記半導体層上に、少なくとも異なる2の厚さを有するレジストを形成し、前記半導体層のうち、スルーホールを形成する領域の半導体層をエッチングにより除去し、薄膜トランジスタを形成する領域以外に形成されたレジストを除去し、前記半導体層をエッチングすることにより、前記薄膜トランジスタを形成する領域以外に形成された前記半導体層を除去するとともに、前記スルーホールを形成し、前記ゲートスルーホール上部、及び、前記薄膜トランジスタが形成される領域における前記半導体層上に、配線層及びソースドレイン電極を形成する、ことを特徴とする薄膜トランジスタ及びスルーホールを含む表示装置の製造方法。前記少なくとも異なる2の厚さを有するレジストを形成するステップにおける露光マスクは、約半分の光を遮光するハーフ透過領域を含むハーフ露光マスクであることを特徴とする請求項7に記載の表示装置の製造方法。ここで、一般に、基板上にTFTThinFilmTransistor、及び、配線部に接続するコンタクトホールとしてのゲート絶縁膜のスルーホールゲートスルーホールを形成する方法として、図7A乃至図7Hに示すような方法が考えられる。まず、図7Aに示すように、ガラス基板701上に、TFTを形成するゲート電極702、及び、ゲート電極と同層で、ゲート電極と同一工程で形成される電極704を形成する。具体的には、例えば、ガラス基板701上に、AlやMoからなる金属層をスパッタ装置を用いて、成膜する。そして、周知のフォトリソグラフィー工程、及び、エッチング工程により、当該ゲート電極702及び電極704を、図7Aに示すように加工する。次に、図7Bに示すように、ゲート絶縁膜706を成膜するとともに、半導体層707を形成する。次に、レジストを塗布した後、開口部をパターンしたマスク図示なしを当該ガラス基板701に合わせる。そして、当該マスク上から光を照射により露光主に可視光する。このとき、上記開口部に相当する部分が照射され、開口部に相当する部分以外の部分は照射されない。その後、不要な部分のレジストを除去する現像。この結果、図7Cに示すように、TFTを形成する領域のレジスト708が残る。次に、図7Dに示すように、エッチングにより、TFTを形成する部分以外の半導体層707を除去する。このとき、ゲート絶縁層706の上部の一部も除去される。その後、図7Eに示すように、残ったレジスト708を除去する。次に、図7Fに示すように、レジストを塗布した後、開口部をパターンしたマスクを当該ガラス基板701に合わせる。なお、当該開口部は、ゲートスルーホールを形成する領域に対応するものであって、当該マスクは、上記マスクとはパターンが異なることはいうまでもない。そして、当該マスク上から光を照射する露光。このとき、上記開口部に相当する部分が照射され、開口部に相当する部分以外の部分は照射されない。その後、不要な部分のレジストを除去する現像。この結果、ゲートスルーホールに対応する部分のレジストが除去される。そして、図7Gに示すように、エッチングにより、ゲートスルーホール703に対応する領域のゲート絶縁膜706を除去する。このとき、レジスト709の上部の一部も削られる。その後、図7Hに示すように、残ったレジスト709を除去する。その後、フォトリソグラフィー工程、エッチング工程を経て、TFTを形成するソースドレイン電極図示なし、及び、ゲートスルーホール703を介してゲート電極層705に接続される配線部図示なしを形成する。上記のようにして、ガラス基板701上に電極704と配線部とを接続するためのゲートスルーホール703を形成することができる。しかしながら、上記のような方法を用いた場合、いわゆるフォトリソグラフィー工程の回数が多くなり、結果として、TFT等の製造工程における工程数が多くなる。また、上記のように形成されたゲートスルーホール703を用いた場合、テーパ角度によってはゲートスルーホール703下部の電極704上面に積層される配線部に亀裂が生じて信頼性試験により亀裂が進行するため接続不良となる可能性がある。また、特にゲートスルーホール703端部において配線部のショートが生じる場合がある。本発明は、上記課題に鑑みて、フォトリソグラフィー工程をより削減するとともに、ゲートスルーホールにおける配線部のカバレジ不足によるコンタクト不良や、スルーホール端部における配線部のショートをより効果的に防止することのできる表示装置及び表示装置の製造方法を実現することを目的とする。1本発明の表示装置は、基板上の所定の位置に形成された電極層と、前記電極層の上部にスルーホールが形成された絶縁膜と、前記絶縁膜に形成された前記スルーホールを介して前記電極層に接続される配線膜と、を有し、前記スルーホールは、前記基板の表面を基準に、第1のテーパ角を有する第1のテーパ部と、前記第1のテーパ部よりも上側に形成され、前記第1のテーパ角と異なる第2のテーパ角を有する第2のテーパ部と、前記第2のテーパ部よりも上側に形成され、前記第2のテーパ角と異なる第3のテーパ角を有する第3のテーパ部と、を含む、ことを特徴とする。2上記1に記載の表示装置において、前記第1のテーパ角は、前記第2のテーパ角よりも大きいことを特徴とする。3上記1または2に記載の表示装置において、前記第3のテーパ角は、前記第2のテーパ角よりも大きいことを特徴とする。4上記1乃至3のいずれかに記載の表示装置において、前記第2のテーパ角は、10°以下であることを特徴とする。5上記1乃至4のいずれかに記載の表示装置において、前記電極層と接する部分における前記スルーホールの直径は、7.6μm以下であることを特徴とする。6上記1乃至5のいずれかに記載の表示装置において、前記スルーホールは、前記表示装置の表示領域の周辺に位置する額縁領域に配置されることを特徴とする。7本発明の薄膜トランジスタ及びスルーホールを含む表示装置の製造方法は、基板上に所定の形状の電極層を形成し、前記基板上と前記電極層上とに絶縁膜を形成し、前記絶縁膜上に半導体層を形成し、前記半導体層上に、少なくとも異なる2の厚さを有するレジストを形成し、前記半導体層のうち、スルーホールを形成する領域の半導体層をエッチングにより除去し、薄膜トランジスタを形成する領域以外に形成されたレジストを除去し、前記半導体層をエッチングすることにより、前記薄膜トランジスタを形成する領域以外に形成された前記半導体層を除去するとともに、前記スルーホールを形成し、前記ゲートスルーホール上部、及び、前記薄膜トランジスタが形成される領域における前記半導体層上に、配線層及びソースドレイン電極を形成する、ことを特徴とする。8上記7に記載の表示装置の製造方法において、前記少なくとも異なる2の厚さを有するレジストを形成するステップにおける露光マスクは、約半分の光を遮光するハーフ透過領域を含むハーフ露光マスクであることを特徴とする。以下、本発明の実施形態について、図面を参照しつつ説明する。なお、図面については、同一又は同等の要素には同一の符号を付し、重複する説明は省略する。図1は、本発明の実施の形態に係る表示装置を示す概略図である。図1に示すように、例えば、表示装置100は、TFT等図示せずが形成されたTFT基板102と、当該TFT基板102に対向し、カラーフィルタ図示せずが設けられたフィルタ基板101を有する。また、表示装置100は、TFT基板102及びフィルタ基板101に挟まれた領域に封入された液晶材料図示せずと、TFT基板102のフィルタ基板101側と反対側に接して位置するバックライト103を有する。図2は、図1に示したTFT基板上に形成された画素回路の概念図である。図2に示すように、TFT基板102は、図2の横方向に配置した複数のゲート信号線105と、図2の縦方向に配置した複数の映像信号線107を有する。また、ゲート信号線105は、ゲートドライバ104に接続され、また、映像信号線107は、ドレインドライバ106に接続される。ゲートドライバ104は、複数のゲート信号線105それぞれに対応する複数の基本回路図示せずから構成されるシフトレジスタ回路を有する。なお、各基本回路は、複数のTFTや容量等を含んで構成され、例えばドレインドライバ106から供給される制御信号115に応じて、1フレーム期間のうち、対応するゲート信号線105の走査期間にハイ電圧であるゲート信号を、対応するゲート信号線105に出力する。ゲート信号線105及び映像信号線107によりマトリクス状に区画された画素領域120を構成する各画素領域130は、それぞれ、TFT109、画素電極110、及び、コモン電極111を有する。ここで、TFT109のゲートは、ゲート信号線105に接続され、ソース及びドレインの一方は、映像信号線107に接続され、他方は、画素電極110に接続される。また、コモン電極111は、コモン信号線108に接続される。なお、画素電極110とコモン電極111は、互いに対向するように配置される。次に、上記のように構成された画素回路の動作の概要について説明する。例えばドレインドライバ106は、コモン信号線108を介して、コモン電極111に、基準電圧を印加する。また、ゲートドライバ104は、ゲート信号線105を介して、TFT109のゲートに、ゲート信号を出力する。更に、ドレインドライバ106は、ゲート信号が出力されたTFT109に、映像信号線107を介して、映像信号の電圧を供給し、当該映像信号の電圧は、TFT109を介して、画素電極110に印加する。この際、画素電極110とコモン電極111との間に電位差が生じる。そして、画素電極110とコモン電極111との間に生じる電位差により、画素電極110とコモン電極111の間に介在する液晶材料の液晶分子を駆動することによりバックライト103からの光の透過率を制御することで、結果として、画像を表示することができる。図3は、図2に示したTFTのうち、額縁領域に隣接するTFT周辺の一部の上面の概略を示す図である。ここで、額縁領域とは、上記TFT基板102のうち、画素領域120の周辺に位置する領域に相当し、例えば、上記シフトレジスタ回路104やドライバ106が形成される領域である。なお、図3に示した上面図は一例であって、本実施の形態はこれに限定されない。図3に示すように、例えば、ゲート信号線105と映像信号線107とが交差する部分にTFT109が形成される。当該TFT109は、ゲート信号線105から延伸して形成されたゲート電極402と、当該ゲート電極402上方に配置された半導体層404と、当該半導体層404上部に配置されたドレイン電極405及びソース電極406とを含む。当該ドレイン電極405は、例えば、映像信号線107の一部に相当する。また、ソース電極406は、画素電極110に接続される。ゲート信号線105は、額縁領域に延伸し、ゲートスルーホール407を介して、配線部408に接続される。また、例えば、配線部408は、更に、当該配線部408に積層されたITO301を用いてシフトレジスタ回路104に接続される。なお、当該TFT109やゲートスルーホール407等の詳細な構成については後述する。図4は、図3のIV-IV断面を拡大した図である。尚、図4では、TFTを形成する領域とゲートスルーホールを形成する領域の配置を逆に記載している。図4に示すように、基板401上にTFT109を形成する領域、及び、ゲートスルーホール407を形成する領域に、それぞれゲート電極402、及び、電極403を含むゲート電極層410が配置される。また、当該ゲート電極層410が配置された基板401を覆うように、ゲート絶縁膜409が配置される。なお、当該基板401としては、例えば、ガラス基板を用いる。ここで、当該ゲート電極層410上部に配置されるゲート絶縁膜409は、配線部408がゲート電極層410と接続されるゲートスルーホール407を有する。なお、当該ゲートスルーホール407を形成するゲート絶縁膜409の形状等の詳細については、後述する。当該ゲート絶縁膜409上には、配線部408を形成する配線層が配置される。このとき、当該配線層はゲートスルーホール407を介して、電極403の上面と接する。つまり、ゲートスルーホール407が形成される領域において、配線部408の下部が、電極403の上面と接することにより、配線部408が電極403に接続される。一方、TFT109が形成される領域においては、同様に、ゲート電極402上にゲート絶縁膜409が配置される。当該ゲート絶縁膜409上には、ゲート電極層410の少なくとも一部と重なるように、半導体層404が形成される。当該半導体層404上には、ソース電極406及びドレイン電極405を形成する、ソースドレイン電極層が配置される。なお、後述するように、当該ソースドレイン電極層及び配線層は同一の材料で形成される。次に、図5を用いて、ゲートスルーホール407が形成されるゲート絶縁膜409の断面構成の詳細について、説明する。図5は、ゲートスルーホール両端におけるゲート絶縁膜の断面構成について説明するための図である。図5に示すように、ゲート絶縁膜409は、図中上方に向かってゲートスルーホール407の内側から、順に、第1テーパ部504、第2テーパ部505、第3テーパ部506を有する。具体的には、第1テーパ部504、第2テーパ部505、第3テーパ部506は、それぞれ図中水平方向に対して第1のテーパ角501、第2のテーパ角502、第3のテーパ角503を有する。ここで、第1のテーパ角501は、第2のテーパ角502よりも大きく、また、第3のテーパ角503も第2のテーパ角502よりも大きい。なお、第2のテーパ角502については、水平方向に対し、10°以下で形成することが望ましい。また、例えば、電極403の上面から、ゲートスルーホール407最上部までの厚さは、約270nm、第1テーパ部504の厚さは、約140nm、第2テーパ部505の厚は、約10乃至20nmである。また、電極403の上面におけるゲートスルーホールの寸法直径は、約7.6μm以下とするのが望ましい。上記のようにゲートスルーホール407を形成することで、ゲートスルーホール407のアスペクト比ゲート絶縁膜409の膜厚/ゲートスルーホール407寸法を下げることができる。具体的には、ゲートスルーホール407のアスペクト比を、約0.02以下とすることができ、従来のアスペクト比0.04以上よりもアスペクト比を大幅に向上させることができる。結果として、ゲートスルーホール407を介して配置される配線部408のゲート電極402に対するカバレジを良好にすることができ、ゲート電極402上部に対するコンタクト不良接触不良の問題を改善することができる。また、第1のテーパ角501、第2のテーパ角502、第3のテーパ角503が上述のような関係を有することにより、配線部408のショート、特に、配線部408が第1テーパ部504から第2テーパ部505に乗り上げる部分における配線部408のショート、をより効果的に防止することもできる。次に、図6A乃至図6Hを用いて、本実施の形態におけるTFTとゲートスルーホールの製造方法について説明する。なお、図6A乃至図6Hに示した製造方法は一例であって、当該製造方法と実質的に同一の方法または実質的に同一の作用効果を奏する方法等を用いてもよいことはいうまでもない。まず、図6Aに示すように、基板401上に、ゲート電極402及び電極403を形成するゲート電極層410を形成する。具体的には、例えば、基板401上に、ゲート電極層410を、スパッタ装置を用いて、成膜する。そして、周知のフォトリソグラフィー、及び、エッチングにより、当該ゲート電極層410を図6Aに示すような島状の形状に加工する。なお、当該ゲート電極層410としては、例えば、MoCr/AlNdを用いる。次に、図6Bに示すように、ゲート絶縁膜409を成膜するとともに、半導体層404を形成する。なお、例えば、当該ゲート絶縁膜409としては、SiNを用い、半導体層404としては、a-Siを用いる。次に、図6Cに示すようにレジスト601を形成する。具体的には、例えば、レジスト601を塗布した後、いわゆるハーフ露光マスク図示なしを当該ガラス基板401に合わせる。例えば、当該マスクには、透明領域、半透明領域、不透明領域がパターンされており、半透明領域は、約半分の光を遮光する。そして、当該マスク上から光を照射する露光。その後、不要な部分のレジスト601を除去する現像。この結果、図6Cに示すように、ゲートスルーホール407が形成される領域を除き、厚さの異なるレジスト601が形成される。具体的には、例えば、TFT109が形成されない領域のうちゲートスルーホール407が形成される領域を除いた領域に形成されるレジストの厚さは、TFT109が形成される領域のレジストの厚さの約半分となる。次に、図6Dに示すように、エッチングにより、ゲートスルーホール407が形成される領域に相当する部分の半導体層404を除去する。このとき、レジスト601の上部も所定の厚さ分除去される。次に、図6Eに示すように、TFT109が形成される領域以外の領域のレジスト601、つまり、TFTが形成される領域に比べてその厚さが約半分となるように形成されたレジストを除去する。次に、図6Fに示すように、エッチングにより、TFT109を形成する領域以外の領域の半導体層404を除去する。このとき、図5に示したように第1乃至第3のテーパ部504、505、506のテーパ角が決まる。具体的には、ゲート絶縁膜409のうち、図6Eにおいて半導体層404が積層されていた部分については、半導体層404が積層されていない部分よりもゲート絶縁膜409のエッチングにより除去される量厚さが少なくなる。また、半導体層404が積層されていなかった部分については、同様の量厚さのゲート絶縁膜409が除去されるが、図6Eに示すように、半導体層404が積層されていなかった部分については、段差があることから、厚さが異なることとなる。これにより、例えば、図5に示したような、それぞれ第1乃至第3のテーパ角501、502、503を有する第1乃至第3のテーパ部504、505、506を有するゲートスルーホール407を形成することができる。次に、図6Gに示すように、残りのレジスト601を除去する。その後、図6Hに示すように、ソースドレイン電極405、406や配線部408を形成する電極層を成膜し、フォトリソグラフィー工程、エッチング工程を経て、TFT109を形成するソースドレイン電極405、406、及び、ゲートスルーホール407を介して電極層403に接続される配線部408図示なしを形成する。なお、当該電極層としては、例えば、Mo、W、Al、Cu、Cu-Al合金からなる金属、又は、それら金属を適宜積層したものを用いればよい。上記のようにして、基板401上にTFT109や配線部408に接続されたゲートスルーホール407を同時に形成することができる。また、TFT109及びゲートスルーホール407を含む表示装置の製造方法におけるフォトリソグラフィー工程数をより削減することができ、結果として、約12乃至20の生産性の向上投入数増加を図ることができる。また、上記のように階段状のゲートスルーホール407を形成することで、アスペクト比を0.02以下とすることができ、電極403上部に積層される配線部408のカバレジ不足によるコンタクト不良を改善することができるとともに、ゲートスルーホール407上部のテーパ部における配線部408のショートをより効果的に防止することができる。また、当該ゲートするホール407の直径電極部分と接する部分における直径を7.6μm以下で形成することができ、微細化が進む携帯端末等に容易に実装することもできる。なお、本発明は、上記実施の形態に限定されるものではなく、種々の変形が可能である。例えば、上記実施の形態で示した構成と実質的に同一の構成、同一の作用効果を奏する構成又は同一の目的を達成することができる構成で置き換えることができる。例えば、上記においては、表示装置として、液晶表示装置を例として説明したが、これに限られず、例えば、有機EL素子、無機EL素子、FEDFieldEmissionDevice等、各種の発光素子を用いた表示装置に適用してもよい。また、本実施の形態におけるTFT109は、画素領域130におけるTFT109であってもよいし、ゲートドライバ104やドレインドライバ106等を構成するTFT109に適用してもよい。また、上述の実施形態では、ゲート絶縁膜に形成されるゲートスルーホールについて記述しているが、任意の積層絶縁膜を介して、その積層絶縁膜の上下に形成された導電膜を、当該積層絶縁膜に形成するスルーホールを介して接続する構成全般に適用することが可能である。また、以上説明した本実施形態における表示装置は、パソコン用ディスプレイ、TV放送受信用ディスプレイ、広告表示用ディスプレイ等の各種の情報表示用の表示装置に適用できる。また、デジタルスチルカメラ、ビデオカメラ、カーナビゲーションシステム、カーオーディオ、ゲーム機器、携帯情報端末など、各種の電子機器の表示部に採用することも可能である。