"ゲート電極上にゲート絶縁膜を間にして酸化物半導体からなるチャネル層および前記チャネル層を覆うと共に導電性材料からなるチャネル保護膜を形成した後、前記チャネル保護膜に接するよう一対のソースドレイン電極を形成する工程と、前記チャネル保護膜の前記ソースドレイン電極間の領域を前記導電性材料と結晶酸化物半導体との選択性を利用したエッチングにより除去する工程とを含む薄膜トランジスタの製造方法。前記チャネル層を、前記ゲート絶縁膜上に非晶質酸化物半導体膜を成膜した後、前記ソースドレイン電極の形成前に結晶酸化物半導体へと変換することにより形成する請求項1記載の薄膜トランジスタの製造方法。前記チャネル保護膜に接するように金属膜を成膜後、前記金属膜をパターニングすることにより前記ソースドレイン電極を形成し、前記チャネル層の形成では、前記金属膜の成膜前に、前記非晶質酸化物半導体から前記結晶酸化物半導体への変換を行う請求項2記載の薄膜トランジスタの製造方法。前記チャネル層を、前記ゲート絶縁膜上に結晶酸化物半導体膜を成膜して形成する請求項1記載の薄膜トランジスタの製造方法。前記ソースドレイン電極を形成する工程と、前記チャネル保護膜のエッチングとを同時に行う請求項1乃至4のうちいずれか1項記載の薄膜トランジスタの製造方法。前記ソースドレイン電極は積層構造を有し、前記チャネル保護膜が前記積層構造における少なくとも一層を兼ねている請求項5記載の薄膜トランジスタの製造方法。前記ソースドレイン電極を形成する工程の後に、前記ソースドレイン電極をエッチングマスクとして、前記チャネル保護膜のエッチングを行う請求項1乃至4のうちいずれか1項記載の薄膜トランジスタの製造方法。酸化物半導体からなるチャネル層および前記チャネル層を覆うと共に導電性材料からなるチャネル保護膜を形成する工程と、前記チャネル保護膜を前記導電性材料と結晶酸化物半導体との選択性を利用したエッチングにより除去する工程と、ゲート絶縁膜を間にして前記チャネル層上にゲート電極および前記チャネル層に接する一対のソースドレイン電極を形成する工程とを含む薄膜トランジスタの製造方法。ゲート電極と、前記ゲート電極上にゲート絶縁膜を介して設けられた、結晶酸化物半導体よりなるチャネル層と、導電性膜により構成され、前記チャネル層に接すると共に互いに電気的に分離された一対のチャネル保護膜と、それぞれ前記チャネル保護膜を介して前記チャネル層に電気的に接続された一対のソースドレイン電極とを備えた薄膜トランジスタ。前記一対のソースドレイン電極の対向面は前記一対のチャネル保護膜の対向面と同一面を構成している請求項9記載の薄膜トランジスタ。前記一対のチャネル保護膜の端部は、前記チャネル層の端部と同一位置に形成されている請求項9または10記載の薄膜トランジスタ。前記一対のチャネル保護膜が、モリブデンMo,チタンTi,マンガンMn,銅Cuまたはこれらの酸化物,窒化物あるいは酸窒化物からなる請求項9または10記載の薄膜トランジスタ。複数の画素と前記複数の画素を駆動するための薄膜トランジスタとを備え、前記薄膜トランジスタは、ゲート電極と、前記ゲート電極上にゲート絶縁膜を介して設けられた、結晶酸化物半導体よりなるチャネル層と、導電性膜により構成され、前記チャネル層に接すると共に互いに電気的に分離された一対のチャネル保護膜と、それぞれ前記チャネル保護膜を介して前記チャネル層に電気的に接続された一対のソースドレイン電極とを有する表示装置。しかしながら、このような酸化物半導体を用いたTFTでは、チャネルとしての機能を有する酸化物半導体を島状に成形する際にフォトレジストが付着することにより、TFT特性の劣化が生じる虞がある。本発明はかかる問題点に鑑みてなされたもので、その目的は、酸化物半導体をチャネル層に用い、良好なTFT特性を得ることの可能な薄膜トランジスタおよびその製造方法、並びにこの薄膜トランジスタを備えた表示装置を提供することにある。本発明による第1の薄膜トランジスタの製造方法は、ゲート電極上にゲート絶縁膜を間にして酸化物半導体からなるチャネル層およびチャネル層を覆うと共に導電性材料からなるチャネル保護膜を形成した後、チャネル保護膜に接するよう一対のソースドレイン電極を形成する工程と、チャネル保護膜のソースドレイン電極間の領域を導電性材料と結晶酸化物半導体との選択性を利用したエッチングにより除去する工程とを含むものである。本発明による第2の薄膜トランジスタの製造方法は、酸化物半導体からなるチャネル層およびチャネル層を覆うと共に導電性材料からなるチャネル保護膜を形成する工程と、チャネル保護膜を導電性材料と結晶酸化物半導体との選択性を利用したエッチングにより除去する工程と、ゲート絶縁膜を間にして前記チャネル層上にゲート電極およびチャネル層に接する一対のソースドレイン電極を形成する工程とを含むものである。本発明の薄膜トランジスタの製造方法では、酸化物半導体を成形して、即ち、フォトリソグラフィーおよびエッチング工程によりチャネル層を形成する際に、酸化物半導体膜が導電性膜即ちチャネル保護膜に覆われているため、フォトレジストによる化学物質の付着等からチャネル層酸化物半導体膜が保護される。更に、チャネル層が結晶酸化物半導体からなるため、チャネル保護膜をエッチングする工程において、チャネル層とチャネル保護膜との間の選択的なエッチングが容易となる。本発明による薄膜トランジスタは、ゲート電極と、ゲート電極上にゲート絶縁膜を介して設けられた、結晶酸化物半導体よりなるチャネル層と、導電性膜により構成され、チャネル層に接すると共に互いに電気的に分離された一対のチャネル保護膜と、それぞれチャネル保護膜を介してチャネル層に電気的に接続された一対のソースドレイン電極とを備えたものである。また、本発明による表示装置は、画素トランジスタとして、上記本発明の薄膜トランジスタを備えたものであり、当該薄膜トランジスタによって画素が駆動され、画像表示がなされる。本発明の薄膜トランジスタおよびその製造方法、並びにこの薄膜トランジスタを備えた表示装置によれば、酸化物半導体を成形してチャネル層を形成する際に、酸化物半導体膜が導電性膜チャネル保護膜に覆うようにしたため、チャネル層酸化物半導体膜の成形工程において当該チャネル層がフォトレジストにより化学汚染等から保護され、薄膜トランジスタの伝達特性の劣化が抑制される。よって、良好なTFT特性を有し、信頼性の向上した薄膜トランジスタを製造することが可能となる。更に、チャネル層を結晶酸化物半導体により形成するようにしたため、チャネル層とチャネル保護膜との間の選択的なエッチングを容易に行うことができる。以下、本発明の実施の形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。1.第1の実施の形態ボトムゲート型薄膜トランジスタの例2.変形例ボトムゲート型薄膜トランジスタ;チャネル保護膜がソースドレイン電極の一層を構成する例3.第2の実施の形態トップゲート型薄膜トランジスタの例第1の実施の形態図1は本発明の第1の実施の形態に係るボトムゲート型逆スタガ型の薄膜トランジスタ1の断面構成を表すものである。薄膜トランジスタ1は、液晶ディスプレイや有機ELディスプレイなどの駆動素子として用いられるものである。この薄膜トランジスタ1は、例えば、基板10上にゲート電極11,ゲート絶縁膜12,結晶酸化物半導体からなるチャネル層13がこの順に積層されたものであり、チャネル層13上にはチャネル保護膜14A,14Bが設けられている。ソースドレイン電極15A,15Bはそれぞれチャネル保護膜14A,14Bを介してチャネル層13に接続されている。ソースドレイン電極15A,15B上には基板10の全面にわたって保護膜16が形成されている。基板10は、ガラス基板やプラスチックフィルムなどにより構成されている。プラスチック材料としては、例えばPETポリエチレンテレフタレート、PENポリエチレンナフタレートなどが挙げられる。本実施の形態の薄膜トランジスタ1では、後述のスパッタリング法において、基板10を加熱することなくチャネル層13を成膜するため、安価なプラスチックフィルムを用いることができる。ゲート電極11は、薄膜トランジスタ1にゲート電圧を印加し、このゲート電圧によりチャネル層13中のキャリア密度を制御する役割を有するものである。ゲート電極11は基板10上の選択的な領域に設けられ、例えば厚みが10nm~500nmであり、白金Pt,チタンTi,ルテニウムRu,モリブデンMo,銅Cu,タングステンW,ニッケルNi,アルミニウムAlおよびタンタルTa等の金属単体または合金により構成されている。ゲート絶縁膜12は、例えば、厚みが50nm~1μmであり、シリコン酸化膜,シリコン窒化膜,シリコン酸窒化膜,ハフニウム酸化膜,アルミニウム酸化膜,タンタル酸化膜,ジルコニウム酸化膜,ハフニウム酸窒化膜,アルミニウム酸窒化膜,タンタル酸窒化膜およびジルコニウム酸窒化膜のうちの少なくとも1つを含む絶縁膜により形成される。このゲート絶縁膜12は単層構造としてもよく、または2種類以上の積層構造としてしてもよい。ゲート絶縁膜12を2種類以上の積層構造とした場合、チャネル層13との界面特性を改善したり、外気からチャネル層13への不純物の混入を抑制したりすることが可能である。結晶酸化物半導体からなるチャネル層13はゲート絶縁膜12上に島状に設けられ、ソースドレイン電極15A,15B間のゲート電極11に対向する位置にチャネル領域13Cが形成されるようになっている。このチャネル層13は、後述のように酸化物半導体膜13A図2Cを成形したものであり、例えばインジウム,ガリウム,亜鉛,スズ,アルミニウムおよびチタンのうちの少なくとも1種の元素の酸化物を主成分として含んでいる。例えば、IGOIndiumGalliumOxide,IZOIndiumZincOxide,ITOIndiumTinOxideあるいはZnOZincOxide等により構成され、例えば20nm~100nm程度の膜厚を有している。チャネル保護膜14A,14Bはそれぞれ、ソースドレイン電極15A,15Bとチャネル層13との間に配置されている。これらチャネル保護膜14A,14Bは導電性膜14図2Cを成形したものである。また、チャネル領域13C上のチャネル保護膜14Aとチャネル保護膜14Bとの間には間隙14Cが設けられており、両者は電気的に分離されている。即ち、ソースドレイン電極15A,15Bはそれぞれチャネル保護膜14A,14Bを介してチャネル層13に電気的に接続されている。チャネル保護膜14A,14Bは例えばモリブデン,チタン,マンガンMn,銅またはこれらの酸化物,窒化物あるいは酸窒化物からなる導電性の材料により構成されることが望ましい。モリブデン,チタン,マンガンおよび銅は、チャネル層13と良好な密着性を示す。これにより、ソースドレイン電極15A,15Bと、チャネル層13との間のコンタクト抵抗を低減することができ、また、ソースドレイン電極15A,15Bに用いる金属材料の選択の幅を広げることが可能となる。チャネル保護膜14A,14Bに非晶質の酸化物半導体材料を用いても、結晶酸化物半導体からなるチャネル層13とは選択的なエッチングが可能である。このようなチャネル保護膜14A,14Bは例えば同程度、すなわち20nm~100nm程度あるいはそれ以上の厚みを有する。ソースドレイン電極15A,15Bは、例えばモリブデン,アルミニウム,銅,チタン,ITOインジウム錫酸化物またはこれらの合金からなる金属膜の単層膜あるいは2種以上のこれらの金属膜よりなる積層膜である。例えば、モリブデン、アルミニウム、モリブデンの順に50nm、1μm、50nmの膜厚で積層した3層膜にすると、チャネル層13の電気特性を安定して保持することができる。保護膜16は、例えば酸化アルミニウム膜,酸化窒化アルミニウム膜,シリコン酸化膜,シリコン窒化膜,酸化チタン膜または酸化窒化チタン膜などからなる薄膜により構成され、水分の吸着および酸素の透過などによるチャネル層13の電気特性の変化を抑え、薄膜トランジスタ1の電気特性を安定化する機能を有する。この薄膜トランジスタ1は、例えば次のようにして製造することができる。図2および図3は、薄膜トランジスタ1の製造方法を工程順に表したものである。まず、基板10の全面に例えばスパッタリング法やCVDChemicalVaporDeposition;化学気相成長法を用いて、ゲート電極11となる金属膜を形成する。次いで、図2Aに示したように、基板10に形成した金属膜を、例えばフォトリソグラフィーおよびエッチング法を用いてパターニングすることにより、ゲート電極11を形成する。続いて、図2Bに示したように、基板10およびゲート電極11の全面に、例えばプラズマCVD法またはスパッタリング法により、例えばシリコン窒化膜およびシリコン酸化膜よりなるゲート絶縁膜12を形成する。具体的には、原料ガスとしてシラン,アンモニア,窒素などのガスを用いたプラズマCVD法によりシリコン窒化膜を形成し、原料ガスとしてシラン,一酸化二窒素を含むガスなどを用いたプラズマCVD法によりシリコン酸化膜を形成する。ゲート絶縁膜12を形成した後、このゲート絶縁膜12上に、図2Cに示したように、チャネル層13図1を構成する材料よりなる酸化物半導体膜13A、およびチャネル保護膜14A,14B図1を構成する材料よりなる導電性膜14を、この順に成膜する。例えば酸化物半導体膜13Aが、酸化インジウムを主として亜鉛やガリウムを含んだ半導体材料により構成される場合には次のようにして成膜を行う。即ち、酸化インジウムと酸化亜鉛や酸化ガリウムのセラミックをターゲットとしたDCDirectCurrent直流スパッタリング法,RFRadioFrequency;高周波スパッタリング法またはACAlternatingCurrent;交流スパッタリング法を用いると共に、アルゴンArと酸素O2との混合ガスによるプラズマ放電によって、基板10およびゲート絶縁膜12上に酸化物半導体膜13Aを形成する。なお、アルゴンおよび酸素ガスの導入は、プラズマ放電前に、真空容器内を真空度が1×104Pa以下になるまで排気した後に行う。このとき、DC,RFまたはACのパワー,アルゴンに対する酸素濃度または水蒸気濃度およびスパッタ背圧のいずれかのうち少なくとも一つを変化させることで、酸化物半導体材料中の金属元素の組成比率や結晶性を制御することが可能となる。次いで、例えばモリブデンからなる導電性膜14をスパッタリング法により形成する。このように導電性膜14は、酸化物半導体膜13Aと同様の方法により容易に形成することができる。次いで、導電性膜14および酸化物半導体膜13Aを、例えばフォトリソグラフィーおよびエッチングの工程を経て、図3Aに示したようにゲート電極11およびその近傍に対向する領域を含むよう島状に成形する。結晶酸化物半導体により酸化物半導体膜13Aを成膜した場合は、これによりチャネル保護膜14Dに覆われたチャネル層13が形成される。本実施の形態では、導電性膜14および酸化物半導体膜13Aを同時に成形するため、チャネル層13およびチャネル保護膜14Dは、厚み以外が同一形状、つまり同一位置に端部が形成される。このとき導電性膜14チャネル保護膜14Dに覆われているため、酸化物半導体膜13Aチャネル層13はフォトレジストによる化学物質の付着等から保護される。図2Cに示した結晶状態の酸化物半導体膜13Aに代えて、図4Aに示したように非晶質状態の酸化物半導体膜13Bを成膜してもよい。非晶質状態の酸化物半導体膜13Bは結晶状態の酸化物半導体13Aと比較すると、エッチング耐性が低いため、導電性膜14および酸化物半導体膜13Bを成形する際図4Bのエッチング方法の選択が容易となる。導電性膜14および酸化物半導体膜13Bを成形して、チャネル保護膜14Dおよび酸化物半導体膜13Cとした後、例えば、レーザ光Lの照射,ヒーター等による加熱あるいは雰囲気ガスによる加熱等の熱処理により非晶質状態の酸化物半導体から結晶状態の酸化物半導体への変換、即ち相転移を行う図4C。非晶質酸化物半導体から結晶酸化物半導体への変換は、後述の金属膜15Cの成膜図3B前に行うことが好ましい。相転移させるための熱処理による金属膜15Cの劣化を防ぐことができるためである。非晶質酸化物半導体から結晶酸化物半導体への相転移によりチャネル層13が形成される図3A。一方、結晶状態の酸化物半導体膜13Aを成膜した場合は、このような相転移の工程が不要であり、工程数の削減を図ることができる。続いて、図3Bに示したように、例えばスパッタリング法により厚み50nm程度のチタン層、厚み1μm程度のアルミニウム層または銅層および厚み50nm程度のチタン層を順に形成し、3層の積層構造の金属膜15Cを成膜する。チタンは、酸化物半導体材料との間にチタン酸化物TiOX層が生成するため、酸化物半導体材料からなるチャネル層に接して形成することが困難であり、アルミニウムや銅についてもチャネル層への拡散やエッチング選択性の問題を抱えている。チャネル保護膜14Dにより、このような問題が解消されるため、ソースドレイン電極に使用可能な金属材料の選択が容易となる。金属膜15Cを形成後、酸化物半導体膜の非晶質状態から結晶状態への相転移を行うことも可能である。金属膜15Cを成膜した後、図3Cに示したように例えばPANPhosphoricAceticNitricacid;りん酸,酢酸,硝酸および水を有する混合溶液系の薬液を用いたウェットエッチングにより、金属膜15Cをパターニングして一対のソースドレイン電極15A,15Bを形成する。ウェットエッチングに用いる薬液は、例えばチャネル層13が、耐フッ酸性または耐塩酸性の材料からなるときはフッ酸または塩酸でもよい。ソースドレイン電極15A,15Bの形成と同時に、または、ソースドレイン電極15A,15Bの形成時に使用したフォトレジストをエッチングマスクとして別工程により、チャネル保護膜14Dに図1に示した間隙14Cを設ける。チャネル保護膜14Dを通じて、ソースドレイン電極15A,15Bが電気的に接続されることを防止するためである。この工程により、ソースドレイン電極15A,15Bとチャネル層13との間にチャネル保護膜14A,14Bがそれぞれ形成される。上記のような方法により間隙14Cを形成することで、チャネル保護膜14Aとチャネル保護膜14Bとの対向面と、一対のソースドレイン電極15A,15Bの対向面との位置が一致する。すなわち、それぞれの対向面が同一面を構成する。薄膜トランジスタ1では、エッチング耐性の高い結晶酸化物半導体によりチャネル層13を形成するようにしたため、このチャネル保護膜14Dに間隙14Cを設ける工程において、非晶質酸化物半導体膜よりなるチャネル層の場合と比較してエッチング方法の選択の幅が広くなり、容易にチャネル層とチャネル保護膜との間の選択的なエッチングを行うことができる。チャネル保護膜14Dが例えばモリブデンからなる場合、ソースドレイン電極15A,15Bの形成後に酸化処理を行うと、ソースドレイン電極15A,15Bの間のチャネル保護膜14Dがモリブデン酸化物となる。これに常温の水あるいは温水での洗浄を行うか、あるいは有機アミン系の薬液を用いることで、間隙14C,チャネル保護膜14A,14Bが形成される。また、例えばチャネル層13が、耐PAN性,耐フッ酸性または耐塩酸性の酸化物半導体材料からなる場合には、チャネル保護膜14DにPAN,フッ酸または塩酸に可溶な材料を用い、PAN,フッ酸または塩酸を用いたウェットエッチングにより間隙14C,チャネル保護膜14A,14Bを形成することができる。例えば、PANに可溶なチャネル保護膜14Dの材料としては、モリブデン,アルミニウム,銅、フッ酸に可溶なチャネル保護膜14Dの材料としては、チタン,アルミニウム、塩酸に可溶なチャネル保護膜14Dの材料としては、ITOが挙げられる。チャネル保護膜14Dが酸化物半導体材料からなる場合についても同様に間隙14C,チャネル保護膜14A,14Bを形成することができる。ウェットエッチングは、ソースドレイン電極15A,15Bの形成と同時に行ってもよく、ソースドレイン電極15A,15Bの形成後にソースドレイン電極15A,15Bの形成時に使用したフォトレジストをエッチングマスクとして行ってもよい。いずれの工程を経ても、チャネル保護膜14D導電性膜14を積層させたことで、リソグラフィー工程が追加されることはない。このように本実施の形態では、酸化物半導体膜13A,13B上に導電性膜14を形成することにより、チャネル層13を化学物質の付着等から保護することができる。更に、チャネル層13を結晶酸化物半導体により形成するようにしたため、チャネル保護膜14Dをソースドレイン電極15A,15B間において電気的に分離する際、チャネル層13とチャネル保護膜14Dとの間の選択的なエッチングを容易に行うことができる。また、非晶質酸化物半導体の酸化物半導体膜13Bを形成し、後の工程において非晶質酸化物半導体から結晶酸化物半導体への変換を行う場合、結晶酸化物半導体の酸化物半導体膜13Aを形成した場合と比較して酸化物半導体膜13Bおよび導電性膜14のエッチングが容易となる。更に、チャネル保護膜14Dには、新たなリソグラフィー工程を追加することなく間隙14Cを設けることができる。加えて、ソースドレイン電極15A,15Bの形成と同時に間隙14Cを設ける場合には、エッチング工程も追加することなく薄膜トランジスタ1を作製することが可能である。即ち、成膜方法が容易、かつ特別なパターニングも不要の簡便な方法により伝達特性の劣化を防ぐことができる。ソースドレイン電極15A,15Bを形成した後は、例えばプラズマCVD法またはスパッタリング法により、上述した材料よりなる保護膜16を形成する。以上により図1に示した薄膜トランジスタ1が完成する。この薄膜トランジスタ1では、図示しない配線層を通じてゲート電極11に閾値以上の電圧ゲート電圧が印加されると、チャネル層13のチャネル領域13C中に電流ドレイン電流が生じる。本実施の形態では、酸化物半導体膜13Aチャネル層13が、チャネル保護膜14D導電性膜14により覆われているため、薄膜トランジスタの伝達特性の劣化が抑制され、かつチャネル層13が結晶酸化物半導体よりなるため、チャネル保護膜14Dに間隙14Cを設ける工程において、容易にチャネル層とチャネル保護膜との間の選択的なエッチングを行うことができる。ここで、比較例を用いて薄膜トランジスタの伝達特性の劣化がチャネル保護膜により抑制されることを示す。図5Aは、比較例1に係るバックチャネルエッチ構造の薄膜トランジスタ101の断面構造を表したものである。また、図5Bは、比較例2に係るエッチストッパー構造の薄膜トランジスタ102の断面構造を表したものである。比較例1の薄膜トランジスタ101は、基板10上にゲート電極11,ゲート絶縁膜12,チャネル層13,ソースドレイン電極15A,15Bが積層された構造を有する。本実施の形態の薄膜トランジスタ1と比較すると、チャネル保護膜14A,14Bが設けられていない点において異なる。薄膜トランジスタ101では、酸化物半導体膜を島状に成形してチャネル層13を形成する際にフォトレジストが付着することにより、TFT特性の劣化が生じる虞があることが報告されている。一方、比較例2の薄膜トランジスタ102は、薄膜トランジスタ101のチャネル層13上にエッチストッパー層104が設けられたものである。このエッチストッパー層104により、チャネル層13を形成する際の特性劣化を抑制することができる。しかし、薄膜トランジスタ102は、エッチストッパー層22を形成するために成膜,フォトリソグラフィーおよびエッチングの工程を行うため薄膜トランジスタ101と比較すると工程数が増加してしまう。図6Aは、実施例として実際に上述した製造方法によりチャネル保護膜14A,14Bを有する薄膜トランジスタ1を作製し、薄膜トランジスタの伝達特性を調べた結果を表したものである。その際、チャネル保護膜14A,14Bとしては厚み50nmのモリブデンからなる膜を用いた。なお、厚み10nmのモリブデンの場合も同様の結果が得られることを確認している。一方、比較例1,2に係る薄膜トランジスタ101,102の伝達特性を調べた結果を図6Bおよび図6Cに示した。図7A,図7Bおよび図7Cには、それぞれ図6A,図6Bおよび図6Cの一部を拡大したものを示した。また、図8に実施例,比較例1および比較例2のTFTの特性パラメータを示した。図8においてUfeは移動度、Ionはオン出力電流、Vthはしきい値電圧、S値はサブスレッショルド係数を表す。図7A,図7Bおよび図7Cからわかるように、比較例1では、実施例や比較例2と比べ基板内で伝達特性のばらつきが見られるのに対し、実施例では比較例2と同程度の伝達特性が保持されている。図8において、移動度を表すUfecm2/Vsに着目すると、比較例1は、比較例2に対して、Ufeの値が大きく下がる。一方、実施例は、比較例2と同程度に保たれ、更に、標準偏差σは、比較例2よりも小さい、すなわち基板面内ばらつきが小さいことがわかる。従って、これらの結果から薄膜トランジスタ1では、リソグラフィー工程を増やすことなく簡便な方法により、TFT特性電界効果移動度とその基板面内ばらつきの劣化を抑制することができることがわかった。また、エッチストッパー構造の薄膜トランジスタ102は、エッチストッパー層104の大きさによりトランジスタサイズが決定するため、トランジスタサイズを小さくすることが困難であった。それに対し、薄膜トランジスタ1では、容易にトランジスタサイズを小さくすることができ、寄生容量を低減することも可能となる。このように本実施の形態では、酸化物半導体膜13A,13Bを成形してチャネル層13を形成する際に、酸化物半導体膜13A,13Bを導電性膜14チャネル保護膜14Dで覆うことにより、チャネル層13酸化物半導体膜13A,13Bにフォトレジストによる化学物質が付着等することがなくなる。従って、得られた薄膜トランジスタ1では、伝達特性の劣化が抑制され、均一良好なTFT特性を有するものとなり、信頼性が向上する。更に、本実施の形態では、チャネル層を結晶酸化物半導体により形成するようにしたため、チャネル層とチャネル保護膜との間の選択的なエッチングを容易に行うことができる。変形例図9は、本発明の変形例に係る薄膜トランジスタ1Aの断面構成を表したものである。この薄膜トランジスタ1Aは、ソースドレイン電極15A,15Bが積層構造を有するものであり、チャネル保護膜14A,14Bが、ソースドレイン電極15A,15Bの積層構造のうちの最もチャネル層13に近い一層を構成している。チャネル保護膜14A,14B上には、金属膜17および金属膜18が積層されている。すなわち、ソースドレイン電極15Aは、チャネル保護膜14A,金属膜17および金属膜18の3層構造、ソースドレイン電極15Bは、チャネル保護膜14B,金属膜17および金属膜18の3層構造によりそれぞれ構成されている。ボトムゲート型の薄膜トランジスタでは、ソースドレイン電極を積層構造により構成することが一般的である。図10に積層構造のソースドレイン電極を有する一般的な薄膜トランジスタ103の断面構造を示す。最も半導体層23に近い金属膜19は、半導体層23へ金属が拡散することを抑制し、または、半導体層23との電気的接合を安定化させる。また、最も半導体層23に遠い金属膜18は、金属膜19と金属膜18との間の金属膜17の熱のマイグレーションを抑制し、または、接合する導電体層との電気的接合を安定化させる。このような積層構造の組み合わせとして、例えば、モリブデン,アルミニウムおよびモリブデンの組み合わせや、チタン,アルミニウムおよびチタンの組み合わせが用いられる。薄膜トランジスタ1Aでは、チャネル保護膜14A,14Bがソースドレイン電極15A,15Bの一層を構成することにより、リソグラフィー工程やエッチング工程だけでなく成膜工程をも追加せずに良好な伝達特性の薄膜トランジスタを製造することが可能になる。その点を除き、薄膜トランジスタ1Aは上記第1の実施の形態の薄膜トランジスタ1と同様の構成を有し、その作用および効果も同様である。薄膜トランジスタ1Aは、例えば、次のようにして製造することができる。まず、上記第1の実施の形態と同様にして、図2Aないし図3Aに示した工程により、基板10に、ゲート電極11,ゲート絶縁膜12,チャネル層13およびチャネル保護膜14Dを形成する。例えばチャネル保護膜14Dはモリブデンにより構成する。次いで、チャネル保護膜14Dの上層に例えば、アルミニウム層およびモリブデン層を成膜した後、チャネル保護膜14D,アルミニウム層およびモリブデン層のエッチングを同時に行う。これにより、モリブデンからなるチャネル保護膜14A,14B、アルミニウムからなる金属膜17およびモリブデンからなる金属膜18によって構成されるソースドレイン電極15A,15Bが形成される。最後に第1の実施の形態と同様にして、保護膜16を設け、薄膜トランジスタ1Aが完成する。薄膜トランジスタ1Aでは、酸化物半導体膜13A上に導電性膜14を積層しているが、後工程で導電性膜14はソースドレイン電極15を構成する1層となるため、成膜回数を増やすことなく製造することができる。また、一般的に酸化物半導体膜,ソース電極およびドレイン電極はスパッタリング法で成膜するため、薄膜トランジスタ1Aでは、酸化物半導体膜13Aおよび導電性膜14は連続スパッタで成膜することが可能である。第2の実施の形態図11および図12は、本発明の第2の実施の形態に係るトップゲート型スタガ型の薄膜トランジスタ2の製造方法を表したものである。薄膜トランジスタ2では、バッファ層20を有する基板10上にゲート電極11に対向してチャネル領域13Cを有するチャネル層13,ゲート絶縁膜12,ゲート電極11,層間絶縁膜21およびソースドレイン電極15A,15Bがこの順に積層されている。なお、この薄膜トランジスタ2では、上記第1の実施の形態と各構成要素同士の配置関係は異なるものの、それぞれの機能および構成材料は同様であるため、便宜上同一の符号を付し、適宜説明を省略する。次に、この薄膜トランジスタ2の製造方法を図11および図12により説明する。図11Aに示したように、シリコン酸化膜またはシリコン窒化膜などから構成されるバッファ層20を有する基板10上に、チャネル層13を構成する材料からなる酸化物半導体膜13Aおよび導電性の材料からなる導電性膜14をこの順に形成する。次いで、導電性膜14および酸化物半導体膜13Aを例えばフォトリソグラフィーおよびエッチングの工程により図11Bに示したように、島状に成形する。これによりチャネル保護膜14Dに覆われたチャネル層13が形成される。図4において説明したのと同様に酸化物半導体膜13Aに代えて、非晶質の酸化物半導体膜13Bを成膜してもよい図示せず。この導電性膜14および酸化物半導体膜13Bのエッチング後、かつ後述のチャネル保護膜14Dの除去図11C前に、非晶質酸化物半導体から結晶酸化物半導体への変換を行い、チャネル層13を形成することが好ましい。チャネル層13を形成した後、図11Cに示したようにチャネル保護膜14Dはエッチングにより除去しておく。チャネル保護膜14Dを除去した後、基板10およびチャネル層13の全面に、例えばプラズマCVD法によりゲート絶縁材料膜およびゲート電極材料膜を例えばスパッタリング法により形成し、例えばフォトリソグラフィーおよびエッチングによりゲート電極材料膜を成形してチャネル層13のチャネル領域13C上にゲート電極11を形成する。引き続き、ゲート電極11をマスクとしてゲート絶縁材料膜をエッチングすることによりゲート絶縁膜12を形成する。これにより図12Aに示したように、チャネル層13のチャネル領域13C上に、ゲート絶縁膜12およびゲート電極11がこの順に形成される。なお、ゲート絶縁膜12およびゲート電極11は厚み以外が同一形状で形成される。続いて、基板10,ゲート電極11およびチャネル層13上の全面にわたって例えば、ポリイミドなどの有機絶縁膜,シリコン酸化膜またはシリコン窒化膜からなる層間絶縁膜21を形成し、図12Bに示したように層間絶縁膜21に接続孔を設ける。層間絶縁膜21に代えて、保護膜16を用いてもよく、また、層間絶縁膜21の上層または下層に保護膜16を設けてもよい。層間絶縁膜21に接続孔を設けた後、上記第1の実施の形態と同様にしてソースドレイン電極15A,15Bおよび保護膜16を形成する。層間絶縁膜21に代えて、保護膜16を用いた場合には、ソースドレイン電極15A,15B上の保護膜16を省略することも可能である。以上により図12Cに示したトップゲート型の薄膜トランジスタ2が完成する。この薄膜トランジスタ2の作用および効果は、第1の実施の形態と同様である。<適用例1>図13は、薄膜トランジスタ1,1Aおよび薄膜トランジスタ2のいずれかを駆動素子として備えた表示装置の回路構成を表すものである。表示装置90は、例えば液晶ディスプレイや有機ELディスプレイなどであり、駆動パネル91上に、マトリクス状に配設された複数の画素10R,10G,10Bと、これらの画素10R,10G,10Bを駆動するための各種駆動回路とが形成されたものである。画素10R,10G,10Bはそれぞれ、赤色R:Red,緑色G:Greenおよび青色B:Blueの色光を発する液晶表示素子や有機EL素子などである。これら3つの画素10R,10G,10Bを一つのピクセルとして、複数のピクセルにより表示領域110が構成されている。駆動パネル91上には、駆動回路として、例えば映像表示用のドライバである信号線駆動回路120および走査線駆動回路130と、画素駆動回路150とが配設されている。この駆動パネル91には、図示しない封止パネルが貼り合わせられ、この封止パネルにより画素10R,10G,10Bおよび上記駆動回路が封止されている。図14は、画素駆動回路150の等価回路図である。画素駆動回路150は、上記薄膜トランジスタ1,1Aおよび薄膜トランジスタ2のいずれかとして、トランジスタTr1,Tr2が配設されたアクティブ型の駆動回路である。トランジスタTr1,Tr2の間にはキャパシタCsが設けられ、第1の電源ラインVccおよび第2の電源ラインGNDの間において、画素10Rまたは画素10G,10BがトランジスタTr1に直列に接続されている。このような画素駆動回路150では、列方向に信号線120Aが複数配置され、行方向に走査線130Aが複数配置されている。各信号線120Aは、信号線駆動回路120に接続され、この信号線駆動回路120から信号線120Aを介してトランジスタTr2のソース電極に画像信号が供給されるようになっている。各走査線130Aは走査線駆動回路130に接続され、この走査線駆動回路130から走査線130Aを介してトランジスタTr2のゲート電極に走査信号が順次供給されるようになっている。この表示装置では、トランジスタTr1,Tr2が、上記実施の形態の薄膜トランジスタ1,1Aまたは薄膜トランジスタ2により構成されているので、均一良好なTFT特性の薄膜トランジスタ1,1Aまたは薄膜トランジスタ2により高品質な表示が可能となる。このような表示装置90は、例えば次の適用例2~6に示した電子機器に搭載することができる。<適用例2>図15は、テレビジョン装置の外観を表したものである。このテレビジョン装置は、例えば、フロントパネル310およびフィルターガラス320を含む映像表示画面部300を有している。<適用例3>図16は、デジタルスチルカメラの外観を表したものである。このデジタルスチルカメラは、例えば、フラッシュ用の発光部410、表示部420、メニュースイッチ430およびシャッターボタン440を有している。<適用例4>図17は、ノート型パーソナルコンピュータの外観を表したものである。このノート型パーソナルコンピュータは、例えば、本体510,文字等の入力操作のためのキーボード520および画像を表示する表示部530を有している。<適用例5>図18は、ビデオカメラの外観を表したものである。このビデオカメラは、例えば、本体部610,この本体部610の前方側面に設けられた被写体撮影用のレンズ620,撮影時のスタート/ストップスイッチ630および表示部640を有している。<適用例6>図19は、携帯電話機の外観を表したものである。この携帯電話機は、例えば、上側筐体710と下側筐体720とを連結部ヒンジ部730で連結したものであり、ディスプレイ740,サブディスプレイ750,ピクチャーライト760およびカメラ770を有している。以上、実施の形態および変形例を挙げて本発明を説明したが、本発明は上記実施の形態等に限定されず、種々の変形が可能である。例えば上記実施の形態等では、ソースドレイン電極15A,15Bが3層からなる場合を例に挙げて説明したが、ソースドレイン電極15A,15Bは単層構造であってもよく、あるいは4層以上を積層した構造であってもよい。また、例えば、上記実施の形態等において説明した各層の材料および厚み、または成膜方法および成膜条件などは限定されるものではなく、他の材料および厚みとしてもよく、または他の成膜方法および成膜条件としてもよい。"