"外部磁界によって磁化方向を変化可能であり、磁化されやすい方向に沿う磁化容易軸と、前記磁化容易軸に交差する磁化されにくい方向に沿う磁化困難軸とを有する記録層と、平面視において前記磁化困難軸の延在する方向に沿って磁界を形成する第1導電層と、平面視において前記磁化容易軸の延在する方向に沿って磁界を形成する第2導電層とを備え、前記記録層は、平面視においてすべての領域が前記第1または第2導電層の少なくとも一方と重なるように配置され、前記磁化容易軸に沿い、前記記録層と平面視において重なる寸法が最大となる第1の線分の1対の端点である第1の端点は、前記第2導電層と平面視において重ならず、前記第1の線分の中点を通り、平面視において前記第1の線分に直交し、前記記録層と平面視において重なる第2の線分の1対の端点である第2の端点のうち少なくとも一方は、前記第1導電層と平面視において重ならない、磁気記憶素子。1対の前記第2の端点は、前記第2導電層の中心線上に配置される、請求項1に記載の磁気記憶素子。前記記録層は、平面視において、少なくとも3つの凸部と2つの凹部を有しており、前記第1および第2の端点のうち少なくとも3つは、前記凸部に含まれる、請求項1または2に記載の磁気記憶素子。前記記録層は、前記第1導電層の中心線に対して非対称であり、かつ前記第2導電層の中心線に対して対称な形状を有する、請求項1~3のいずれかに記載の磁気記憶素子。前記第1または第2導電層の延在する方向に交差する断面における前記第1または第2導電層の側面、上面または下面の少なくともいずれかは、前記第1または第2導電層より高い透磁率を有する薄膜に覆われている、請求項1~4のいずれかに記載の磁気記憶素子。前記記録層の外縁は、滑らかな曲線により構成されている、請求項1~5のいずれかに記載の磁気記憶素子。請求項1に記載の磁気記憶素子を備える、磁気記憶装置。MRAMでは書き込み動作の際に、書き込みされる磁気記憶素子と同一のビット線またはライト線と平面視において重なる位置に配置された他の磁気記憶素子が半選択状態となる。この半選択状態では、書き込みされる磁気記憶素子と同一のライト線と平面視において重なる位置に配置された他の磁気記憶素子にもビット線もしくはライト線電流によって磁界が印加されている。MRAMでは磁気記憶素子の製造工程における写真製版およびエッチングに起因して、行列状に配置された複数のMRAMメモリセル内の各々のメモリセルにおいて磁気記憶素子の記録層の形状にばらつきが発生する。このため、磁気記憶素子の記録層の形状によっては、記録層の磁化を反転するための磁界が小さくなる。また、磁気記憶素子の記録層は微細化に伴い、熱エネルギによって磁化が反転する確率が大きくなる。そのため、磁化反転するための磁界が小さい記録層では、ビット線またはライト線電流によって半選択状態となった場合に、ビット線またはライト線電流の磁界により記録層の磁化が意図せず反転する場合がある。ビット線電流による磁界では、記録層の磁化が磁界方向と逆向きの場合、磁界方向へと反転する。ライト線電流による磁界では、磁化困難軸方向に記録層の磁化が飽和した後、ライト線電流が0になると、記録層の磁化は磁化容易軸に沿う両方向のいずれかになるが、それぞれの確率は理想的には1/2となる。これらのため、記録層の磁化が制御できなくなるため情報の保持が不可能となる。したがって、磁気記憶素子のデータの誤反転が発生するという問題がある。本発明は、上記の問題に鑑みなされたものである。その目的は、半選択状態になった磁気記憶素子のデータの誤反転を抑制することにより信頼性の高い書き込み動作を行うことができる磁気記憶素子、およびこれを用いた磁気記憶装置を提供することである。本発明にしたがう磁気記憶素子は、外部磁界によって磁化方向を変化可能であり、磁化されやすい方向に沿う磁化容易軸と、磁化容易軸に交差する磁化されにくい方向に沿う磁化困難軸とを有する記録層と、平面視において磁化困難軸の延在する方向に沿って磁界を形成する第1導電層と、平面視において磁化容易軸の延在する方向に沿って磁界を形成する第2導電層とを備える。上記記録層は、平面視においてすべての領域が第1または第2導電層の少なくとも一方と重なるように配置される。上記磁化容易軸に沿い、記録層と平面視において重なる寸法が最大となる第1の線分の1対の端点である第1の端点は、第2導電層と平面視において重ならない。上記第1の線分の中点を通り、平面視において第1の線分に直交し、記録層と平面視において重なる第2の線分の1対の端点である第2の端点のうち少なくとも一方は、第1導電層と平面視において重ならない。本発明にしたがう磁気記憶素子によれば、平面視において記録層のすべての領域が第1または第2導電層の少なくとも一方と重なるように配置される。このため、当該磁気記憶素子が選択状態にある場合における第1または第2導電層の電流により記録層に印加される磁界を大きくし、書き込み動作に必要な電流の増大を抑制することができる。また1対の第1の端点は平面視において第1導電層と重なるが第2導電層と重ならない。1対の第2の端点のうち少なくとも一方は第2導電層と重なるが第1導電層と重ならない。このため、当該磁気記憶素子が半選択状態にある場合における、記録層の磁化の飽和および磁化の飽和に起因する磁化の誤反転を抑制することができる。以下、本発明の実施の形態について図に基づいて説明する。実施の形態1まず、本実施の形態としてチップ状態の半導体装置について図1を用いて説明する。図1を参照して、本実施の形態における半導体チップCHPには、CPUCentralProcessingUnitと、MRAMと、周辺回路と、パワーラインPLとを有している。半導体チップCHPの周辺部にはパッドPDが配置されている。CPUは、中央演算処理部とも呼ばれる回路であり、記憶装置から命令を読み出して解読し、それに基づいて多種多様な演算や制御を行なうものである。このためCPUには高速処理が要求される。MRAMは、磁気を利用して、記憶情報をランダムに読み出したり書き込んだりすることができる素子磁気記憶装置である。MRAMは電源を切っても記憶状態が保持される不揮発性メモリとして機能するだけでなく、高速なランダムアクセス機能を有するメモリ素子である。ただしMRAMには上記メモリ素子のほかに、上記メモリ素子に情報を書き込んだり、メモリ素子の情報を読み出したりする回路や、複数並ぶメモリ素子のうち情報の読み書きを行なう素子を選択する選択トランジスタなどを有している。周辺回路は、CPUやMRAMとともに半導体装置のシステムを構成するための回路であり、たとえば電源回路、クロック回路やリセット回路などから構成されている。周辺回路には、デジタル信号を処理するデジタル回路やアナログ信号を処理するアナログ回路を含んでいる。アナログ回路は、時間的に連続して変化する電圧や電流の信号、すなわちアナログ信号を扱う回路であり、たとえば、増幅回路、変換回路、変調回路、発振回路、電源回路などから構成されている。パワーラインPLは、CPU、MRAMおよび周辺回路を動作するための電圧を供給するラインであり、電源ラインやグランドラインから構成されている。CPU、MRAMおよび周辺回路は、パワーラインと接続されており、パワーラインからの電源供給によって動作できる。パッドPDは、半導体チップCHPの外部に接続される機器回路と入出力するための外部接続端子である。パッドPDを介して半導体チップCHPに形成されているCPUなどに入力信号が入力される。またCPUからの出力信号がパッドPDを介して半導体チップCHPの外部に接続されている機器回路に出力される。次に、MRAMの等価回路について図2および図3を用いて説明する。図2を参照して、MRAMとしての磁気記憶装置MDが構成する回路には、マトリクス状に複数のMRAMのメモリセルMC点線枠内が配置されている。つまりMRAMは、アレイ状に配置された複数のメモリセルMCからなるメモリセルアレイを構成している。複数のメモリセルMCの各々は、素子選択用トランジスタTRと強磁性トンネル接合素子MMとを有している。強磁性トンネル接合素子MMは後述するように、記録層を含んでいる。本実施の形態の磁気記憶素子MEは、強磁性トンネル接合素子MMと、ライト線WT第1導電層とビット線BL第2導電層とから構成される。ライト線WTとビット線BLとは情報を書き込んだり読み取ったりする。磁気記憶素子MEは素子選択用トランジスタTRにより、情報を読み書きする素子として選択され、制御される。ビット線BLとライト線WTとは、メモリセルMCと同様に複数アレイ状に配置されている。ビット線BLは、一方向たとえば図2の左右方向に複数たとえば図3のY1~Y5の5行並んで配置された強磁性トンネル接合素子MMのそれぞれの一方端たとえば図3の上側に電気的に接続されている。ライト線WTは、ビット線BLと交差する方向たとえば図2の上下方向に複数たとえば図3のX1~X6の6列並んで配置された強磁性トンネル接合素子MMのそれぞれの他方端たとえば図3の下側に電気的に接続されている。強磁性トンネル接合素子MMのそれぞれの他方端の側には、ライト線WTのほか、素子選択用トランジスタTRのドレインが電気的に接続されている。その他、複数の素子選択用トランジスタTRのそれぞれのソースにはソース線SLが電気的に接続されており、素子選択用トランジスタTRのそれぞれのゲートにはワード線WDが電気的に接続されている。MRAMは上記以外に、図示しないが複数のワード線WDのそれぞれと電気的に接続されたワード線ドライバ帯と、複数のソース線SLのそれぞれと電気的に接続されたデータ読出回路と、素子選択用トランジスタTRを介在してビット線BLと電気的に接続されたデータ書込回路と、素子選択用トランジスタTRの各々のゲートに電気的に接続されたカラムデコーダとを有している。このように横方向および縦方向に延在する複数のラインが存在し、かつアレイ状にメモリセルMCが配置された回路構成を有するMRAMは、外部からの制御信号やアドレス信号に基づき、特定のメモリセルMCにランダムアクセスする。そして当該MRAMは、アクセスした特定のメモリセルに対して、入力データDinを書き込んだり出力データDoutを読み出したりする。次に、本実施の形態のMRAMの構成について図4~図11を用いて説明する。図4および図5を参照して、MRAMはメモリセル領域MRと論理周辺回路領域RRとを有している。メモリセル領域MRに形成されたMRAMのメモリセルは、素子選択用トランジスタTRと、強磁性トンネル接合素子MMとを有している。メモリセルは、半導体基板11の内部において、素子分離絶縁膜12により互いに電気的に分離されている。素子選択用トランジスタTRは、たとえばボロンやリン、砒素などを含む不純物拡散層である1対のソース領域S/ドレイン領域Dと、シリコン酸化膜からなるゲート絶縁膜GIと、ポリシリコンや金属膜などの導電体からなるゲート電極本体Gとを有している。1対のソース領域S/ドレイン領域Dは、半導体基板11の主表面に互いに間隔をあけて配置されている。ソース領域Sおよびドレイン領域Dは、いずれもn型またはp型の不純物領域から形成されている。ゲート電極本体Gは、1対のソース領域S/ドレイン領域Dに挟まれる半導体基板11の表面上にゲート絶縁膜GIを介在して形成されている。なお1対のソース領域S/ドレイン領域Dおよびゲート電極本体Gの表面はシリサイド化されていてもよい。ゲート電極本体Gの側壁は、サイドウォール状の側壁絶縁膜SIによって覆われている。側壁絶縁膜SIはシリコン酸化膜やシリコン窒化膜により形成される。素子選択用トランジスタTRを覆うように、たとえばシリコン酸化膜からなる層間絶縁膜13が形成されている。層間絶縁膜13にはその上面からドレイン領域Dに達する孔が設けられている。この孔内には接続部材14が形成されている。層間絶縁膜13上には、層間絶縁膜15が形成されている。層間絶縁膜15にはその上面から接続部材14に達する孔と層間絶縁膜13に達する孔とが形成されている。これらの孔にはライト線WTと配線層16とが形成されている。配線層16は、接続部材14によってドレイン領域Dと電気的に接続されている。なお接続部材配線層14,16、ライト線WTの側面や下面は、たとえばバリアメタル図4および図5の斜線部により覆われることが好ましい。バリアメタルは、接続部材を構成する金属材料と層間絶縁膜との反応を抑制するための薄膜である。バリアメタルは、たとえばタンタルの薄膜または窒化チタンの薄膜よりなっていることが好ましい。ライト線WTと配線層16とを覆うように、層間絶縁膜13上に層間絶縁膜17が形成されている。層間絶縁膜17にはその上面から配線層16に達する孔が設けられている。この孔内には接続部材18が形成されている。接続部材18の側面や下面はたとえばバリアメタルにより覆われることが好ましい。層間絶縁膜17上には、導電層19と、強磁性トンネル接合素子MMとが形成されている。導電層19は、接続部材18、16、14によってドレイン領域Dと電気的に接続されている。強磁性トンネル接合素子MMは磁気抵抗効果素子であり、下から順に積層された、固着層1と、非磁性層であるトンネル絶縁層2と、記録層3とを有している。固着層1は、導電層19に接するように形成されている。強磁性トンネル接合素子MMを覆うように、たとえばシリコン窒化膜からなる保護膜20が形成されており、その保護膜20上に層間絶縁膜21が形成されている。この保護膜20および層間絶縁膜21には、これらの膜20、21を貫通して記録層3に達する孔が設けられている。この孔内には、接続部材23が形成されている。層間絶縁膜21上には層間絶縁膜24およびビット線BLが形成されている。このビット線BLは、接続部材23によって強磁性トンネル接合素子MMに電気的に接続されている。ビット線BLを覆うように層間絶縁膜26が形成されている。その層間絶縁膜21上には、所定の配線層29および層間絶縁膜28が形成されている。以上の態様により、ビット線BL、接続部材23、強磁性トンネル接合素子MM、導電層19、接続部材18、配線層16、接続部材14、ドレイン領域Dがそれぞれ電気的に接続されている。一方、半導体基板11におけるメモリセル領域MRの、平面視における周辺部には、周辺論理回路領域RRが形成されている。論理回路領域RRには、論理回路を構成するトランジスタTRAが形成されている。トランジスタTRAは素子選択用トランジスタTRと基本的に同様の構成を備えることが好ましい。メモリセル領域MRの磁気記憶素子MEの動作等を制御する。また論理回路領域RRには、メモリセル領域MRの周辺回路領域を含んでおり、周辺回路領域には、メモリセル磁気記憶素子の動作等を制御するトランジスタTRA等の半導体素子と、半導体素子を互いに電気的に接続する配線層や接続部材が形成されている。上記配線層や接続部材とは、接続部材14,23,27、配線層16,25,29を意味する。以上において配線層とはビット線BLやライト線WTなどの導電層と同一の層として配置された導電層であり、接続部材とは異なる層に配置された導電領域同士を電気的に接続する領域である。なお図4および図5においては、ソース線SLおよびワード線WDの図示が省略されている。図6を参照して、磁気記憶素子MEは、上記のように強磁性トンネル接合素子MMと、ライト線WT第1導電層とビット線BL第2導電層とから構成される。強磁性トンネル接合素子MMの上側にビット線BLが、強磁性トンネル接合素子MMの下側にライト線WTが、それぞれ平面視において交差するように配置され、いずれも半導体基板11の主表面に沿うように延在している。言い換えれば強磁性トンネル接合素子MMは、ライト線WTとビット線BLとに挟み込まれるように配置されている。図7を参照して、強磁性トンネル接合素子MMは、たとえば固着層1、トンネル絶縁層2および記録層3の積層構造である。図7に示すように、固着層1においては、たとえば図7の右向きの矢印に示すように、磁化の方向が1方向に固定されている。記録層3は外部磁界によって磁化の方向を変化可能であり、たとえば図7の左右両方向きの矢印に示すように、磁化の方向を互いに反対方向の2方向に変化することが可能である。記録層3の磁化の方向は、所定の配線たとえばビット線BLやライト線WTに流れる電流によって生じる磁界によって変化する。また記録層3の磁化の方向は、スピン偏極した電子が記録層3の内部に注入されることによっても変化しうる。図7の強磁性トンネル接合素子MMは固着層1、トンネル絶縁層2および記録層3がこの順に積層されている。これに対して図8の強磁性トンネル接合素子MMのように記録層3、トンネル絶縁層2および固着層1がこの順に積層されていてもよい。固着層1は、導電層19および接続部材18,16,14により素子選択用トランジスタTRのドレイン領域Dに電気的に接続されている。一方、記録層3は、接続部材23によりビット線BLに電気的に接続されている。図9を参照して、記録層3は、たとえば平面視において、一方向たとえば図9の上下方向が当該一方向に交差する方向たとえば図9の左右方向よりも長い形状を有することが好ましい。記録層3は、その外縁が平面視において滑らかな曲線を描く形状となっている。外部から与えられる磁界によって変化される記録層3の磁化の方向には、一般に、結晶構造や形状などによって磁化しやすい方向が存在する。この磁化しやすい方向に沿う直線軸は磁化容易軸Ea:Easyaxisと呼ばれる。磁化容易軸は図9中に矢印91で示す方向に延在する。磁化容易軸91に沿う方向に磁化されると、記録層3を構成する結晶はエネルギが低い状態となる。これに対して、記録層3が磁化されにくい方向は、磁化困難軸Ha:Hardaxisと呼ばれる。磁化困難軸は図9中に矢印92で示す方向に延在する。磁化困難軸92は磁化容易軸91に対して交差する方向に延在する。本実施の形態においては磁化困難軸92は磁化容易軸91に対してほぼ直交する。ただし記録層3の磁化困難軸92および磁化容易軸91の方向は記録層3の材料や平面形状に依存する。このため記録層3の磁化困難軸92と磁化容易軸91とは互いに直交しなくてもよい。通常は記録層3は磁化容易軸91の延在する方向に磁化される。その磁界の方向が、磁化容易軸91の延在する直線上において一方たとえば図7の左側を向くか、当該一方に対して180°反対方向の他方たとえば図7の右側を向くかに応じて、2通りの記録層3の磁化状態が変化する。磁化の方向に応じた記録層3の磁化状態が、2進数的に記録層3の保有するデータとして記録される。記録層3の平面視における外縁は、4つの凸部P1と4つの凹部R1とを有している。ここでは凸部P1とは、記録層3の外縁のうち、内側から外側へ屈曲しており、たとえば外側から内側へ屈曲したり、いずれの方向にも屈曲しなくなるなどの変曲点を端部として有する領域をいう。凹部R1とは、記録層3の外縁のうち、外側から内側へ屈曲しており、たとえば内側から外側へ屈曲したり、いずれの方向にも屈曲しなくなるなどの変曲点を端部として有する領域をいう。上記4つの凸部P1は、それぞれ上方端TP、下方端BP、左方端LPおよび右方端RPを含むように形成されている。ここで本実施の形態の第1例の記録層3に対して、磁化容易軸91に沿う方向に延在し、記録層3と平面視において重なる寸法長さが最大Lとなる第1の線分を仮想的に考える。ここでは第1の線分とは、磁化容易軸91と平行に延びる仮想の第1の直線63が平面視において記録層3と重なる領域としての線分である。第1の線分と記録層3の外縁との1対の交点第1の線分の1対の第1の端点はそれぞれ上方端TPおよび下方端BPとなる。上方端TPと下方端BPとを結ぶ線分が、長さLを有する第1の線分である。また第1の線分の中心点CP中点を通り、平面視において第1の線分に直交し、記録層3と平面視において重なる第2の線分を仮想的に考える。ここでは第2の線分とは、第1の直線63と直交する第2の直線64が平面視において記録層3と重なる領域としての線分である。第2の線分と記録層3の外縁との1対の交点第2の線分の1対の第2の端点はそれぞれ左方端LPおよび右方端RPとなる。左方端LPと右方端RPとを結ぶ線分が、長さWを有する第2の線分である。本実施の形態においては磁化容易軸91と磁化困難軸92とがほぼ直交するため、第2の線分は磁化困難軸92に沿う方向に延在する長さWの線分となる。中心点CPは、第1の線分と第2の線分との交点であり、第1の直線63と第2の直線64との交点でもある。第2の線分は第1の線分の中心点CPを通り、第1の線分に直交するように延在するため、第2の線分第2の直線は第1の線分の長さL第1の直線の最大の長さLを2等分するように配置される。本実施の形態の第1例の記録層3は、第1の直線第1の線分、および第2の直線第2の線分に関して対称な平面形状を有している。したがって第1の線分と第2の線分との交点である中心点CPは、第1の線分と第2の線分とのそれぞれの中点である。なお記録層3に積層される固着層1およびトンネル絶縁層2については、平面視において記録層3とほぼ同一の形状、サイズであることが好ましいが、記録層3と異なる形状、サイズであってもよい。図10を参照して、本実施の形態の第1例においてはライト線WTは磁化容易軸91の延在する方向に沿うほぼ平行な方向に延在している。ここでライト線WTの幅方向図10の左右方向の中央を通り、ライト線WTに沿うように延在する、仮想のライト中心線AW第1導電層の中心線を考えれば、ライト中心線AWおよびライト線WTは磁化容易軸91の延在する方向に沿うほぼ平行な方向に延在する。このためライト線WTは、記録層3の磁化容易軸91の延在する方向に交差するたとえば垂直な方向に磁界を形成する。より具体的にはライト線WTは、平面視において記録層3の磁化困難軸92の延在する方向に沿って磁界を形成する。また本実施の形態においては、ビット線BLはライト線WTと平面視において交差するほぼ垂直な方向に延在する。ここでビット線BLの幅方向図10の上下方向の中央を通り、ビット線BLに沿うように延在する、仮想のビット中心線BWを考えれば、ビット中心線BWおよびビット線BLは磁化困難軸92の延在する方向に沿って延在し、磁化容易軸91の延在する方向に交差するほぼ垂直な方向に延在する。このためビット線BLは、記録層3の磁化困難軸92の延在する方向に交差するたとえば垂直な方向に磁界を形成する。より具体的にはビット線BLは、平面視において記録層3の磁化容易軸91の延在する方向に沿って磁界を形成する。ただしライト中心線AWおよびビット中心線BWの延在する方向は、記録層3と重ならない領域においては上記と異なる方向であってもよい。本実施の形態の第1例においては、ライト中心線AWは第1の直線63および第1の線分と重なり、これらにほぼ垂直なビット中心線BWは第2の直線64および第2の線分と重なる。つまり上方端TPおよび下方端BPはライト中心線AW上に配置され、左方端LPおよび右方端RP1対の第2の端点はビット中心線BW上第2導電層の中心線上に配置される。以上をまとめれば、本実施の形態の第1例においては、磁化容易軸91とライト線WTとライト中心線AWと第1の直線63とが互いにほぼ平行な方向に延在しており、ライト中心線AWと第1の直線63と第1の線分とがそれぞれ平面視において重なる。磁化困難軸92とビット線BLとビット中心線BWと第2の直線64とが互いにほぼ平行な方向に延在しており、ビット中心線BWと第2の直線64と第2の線分とがそれぞれ平面視において重なる。また磁化容易軸91と磁化困難軸92ライト線WTとビット線BL、第1の直線63と第2の直線64とは互いにほぼ直交するように延在する。本実施の形態の第1例においては、記録層3は平面視においてすべての領域がライト線WTとビット線BLとの少なくとも一方と重なるように配置され、記録層3の一部の領域はライト線WTとビット線BLとの両方と重なるように配置される。記録層3の上方端TPおよび下方端BPは、平面視においてライト線WTと重なるがビット線BLと重ならない。記録層3の左方端LPおよび右方端RPは、平面視においてビット線BLと重なるがライト線WTと重ならない。なお上記の第1および第2の端点としての上方端TPや左方端LPなどに限らず、平面視において一定の面積を占める端部領域PRが、平面視においてライト線WTおよびビット線BLのいずれか一方のみと重なり、ライト線WTおよびビット線BLの両方と重ならない構成であることがより好ましい。具体的には図11を参照して、まず記録層3の外縁上の点を考える。当該点における接線が磁化容易軸91に沿う第1の直線63となす角度θが45°になる点のうち、もっとも上方端TPまたは下方端BPに近い点Nを特定する。点Nは、記録層3が第1第2の直線63,64に関して対称な平面形状を有するため、通常は1対の第1の端点上方端TPまたは下方端BPを挟んで1組存在する。これら1組の点Nを結んだ線分と、点Nよりも上方端TPまたは下方端BPに近い記録層3の外縁とで囲まれる領域が、端部領域PRである。左方端LPおよび右方端RPについても同様に考える。すなわちまず記録層3の外縁上の点のうち、当該点における接線が第2の直線64となす角度θ’が45°となる点のうち、最も左方端LPまたは右方端RPに近い点Nを特定する。点Nは上記同様、通常は1対の第2の端点左方端LPまたは右方端RPを挟んで1組存在する。これら1組の点Nを結んだ線分と、点Nよりも左方端LPまたは右方端RPに近い記録層3の外縁とで囲まれる領域が、端部領域PRである。上方端TPおよび下方端BPを含む端部領域PRは、平面視においてライト線WTと重なり、ビット線BLと重ならないことが好ましい。左方端LPおよび右方端RPを含む端部領域PRは、平面視においてビット線BLと重なり、ライト線WTと重ならないことが好ましい。次に、本実施の形態におけるメモリセル領域MRの動作について説明する。再び図4を参照して、読み出し動作は、特定のメモリセルの強磁性トンネル接合素子MMに所定の電流を流し、記録層3の磁化の方向による抵抗値の違いを検知することによって行われる。まず、特定のメモリセルMC図2参照の選択用トランジスタTRがON状態とされて、所定のセンス信号がビット線BLから特定の強磁性トンネル接合素子MMを経て、接続部材18、16、14および選択用トランジスタTRを介してソース線SL図2参照に伝わる。このとき、強磁性トンネル接合素子MMにおける記録層3と固着層1との磁化の方向が同じ方向の場合では抵抗値が相対的に低く、記録層3と固着層1との磁化の方向が互いに反対方向の場合では抵抗値が相対的に高くなる。トンネル磁気抵抗効果素子は、記録層3と固着層1との各磁化方向が同じである場合には抵抗値が小さくなり、かつ記録層3と固着層1との各磁化方向が反対である場合には抵抗値が大きくなる特性を有している。これにより、強磁性トンネル接合素子MMの磁化の方向が同じである場合では、ソース線SLに流れるセンス信号の強度は所定の参照メモリセルの信号強度より大きくなる。一方、強磁性トンネル接合素子MMの磁化の方向が反対である場合では、センス信号の強度は所定の参照メモリセルの信号強度より小さくなる。こうして、センス信号の強度が所定の参照メモリセルの信号強度よりも大きいか小さいかによって、特定のメモリセルに書き込まれた情報が0であるか1であるかが判定されることになる。書き込み書き換え動作については、ビット線BLとライト線WTとに所定の電流を流し、強磁性トンネル接合素子MMを磁化磁化反転することによって行われる。まず、選択されたビット線BLとライト線WTとのそれぞれに所定の電流を流すことによってビット線BLとライト線WTとのまわりにはそれぞれ電流の流れの方向に対応した磁界図10の矢印53aおよび54aが示す方向の磁界が生じる。選択されたビット線BLとライト線WTとが交差する領域に位置する強磁性トンネル接合素子MMには、ビット線BLを流れる電流によって生じた磁界とライト線WTを流れる電流によって生じた磁界との合成磁界図10の矢印55aが示す方向の磁界が作用することになる。このとき、その合成磁界55aによって、強磁性トンネル接合素子MMの記録層3が固着層1の磁化の方向と同じ方向に磁化される態様と、記録層3が固着層1の磁化の方向とは反対方向に磁化される態様とがある。こうして、記録層3と固着層1の磁化の方向が同じである場合と互いに反対方向の場合とが実現されて、この磁化の方向が0または1に対応する情報として記録されることになる。次に、本実施の形態の磁気記憶装置として、図4~図11に示すMRAMの製造方法の一例について、図12~図17を用いて説明する。図12を参照して、半導体基板11の主表面における所定の領域に、たとえば熱酸化法により、シリコン酸化膜からなる素子分離絶縁膜12が形成され、メモリセル領域MRおよび論理回路領域RRが形成される。メモリセル領域MRおよび論理回路領域RRに位置する半導体基板11の表面にゲート絶縁膜GIとゲート電極本体Gとがこの順に形成される。そのゲート電極本体Gなどをマスクとして半導体基板11の表面に所定導電型の不純物を導入することにより、不純物領域からなる1対のソース領域S/ドレイン領域Dが形成される。以上により、メモリセル領域MRではゲート電極G、ドレイン領域Dおよびソース領域Sを含む素子選択用トランジスタTRが形成され、周辺論理回路領域RRでは論理回路を構成するトランジスタTRAが形成される。素子選択用トランジスタTRおよびトランジスタTRAを上方から覆うように、たとえばCVDChemicalVaporDeposition法により層間絶縁膜13が形成される。層間絶縁膜13に対して通常の写真製版およびエッチングを施すことにより、半導体基板11の表面を露出するコンタクトホール13a,13bが形成される。その後、スパッタリング法などにより、上記コンタクトホール13a,13bの内表面内側の側面および下面にバリアメタル図12の斜線部が形成される。具体的には、上記内表面を含む層間絶縁膜13上に、タンタルまたは窒化チタンの薄膜図示せずが形成された後、当該薄膜に対してCMPChemicalMechanicalPolishing処理を施すことにより、層間絶縁膜13の上面上に位置する図示しない薄膜が除去される。上記の薄膜の除去により、コンタクトホール13a、13b内の各々の内表面に上記薄膜が残存するため、当該バリアメタルが形成される。バリアメタルが形成された後、コンタクトホール13a、13bを充填するように、たとえばCVD法により、層間絶縁膜13上に例えばタングステン層図示せずが形成される。タングステン層に対してCMP処理を施すことにより、層間絶縁膜13の上面上に位置する図示しないタングステン層の部分が除去される。図13を参照して、上記のタングステン層の除去により、コンタクトホール13a、13b内の各々にタングステン層が残存するように充填されるため、接続部材14が形成される。図14を参照して、たとえばCVD法により層間絶縁膜13上にさらに層間絶縁膜15が形成される。その層間絶縁膜15に通常の写真製版およびエッチングを施すことにより、メモリセル領域MRでは、ライト線および所定の配線層を形成するための開口部15a、15bが形成される。また、周辺回路領域RRでは、所定の配線層を形成するための開口部15cが層間絶縁膜15に形成される。スパッタリング等で上記開口部15a,15b,15cの内表面にバリアメタルが形成された後、開口部15a、15b、15cを充填するように、たとえばメッキ法により層間絶縁膜15上にたとえば銅の薄膜図示せずが形成される。当該銅の薄膜にCMP処理を施すことによって、層間絶縁膜15の上面上に位置する銅の薄膜が除去されて、開口部15a、15b、15c内に銅の薄膜が残存される。これにより、メモリセル領域MRでは開口部15a内に配線層16、開口部15b内にライト線WTが形成される。また周辺回路領域RRでは開口部15c内に配線層16が形成される。図15を参照して、層間絶縁膜15上に例えばCVD法によりさらに層間絶縁膜17が形成される。層間絶縁膜17はたとえばシリコン窒化膜とシリコン酸化膜とがこの順に積層された構成を有することが好ましい。層間絶縁膜17に通常の写真製版およびエッチングを施すことにより、配線層16の表面を露出するコンタクトホール17aが形成される。上記と同様の手順により、コンタクトホール17aの内表面がバリアメタルで充填され、コンタクトホール17a内に銅の薄膜が充填されることにより、接続部材18が形成される。次に、メモリセル領域MRにおける層間絶縁膜17の上に、導電層19と強磁性トンネル接合素子MMとが形成される。成膜、通常の写真製版、エッチングにより、たとえば銅やタンタルからなる薄膜としての導電層19が形成された後、導電層19上の一部の領域を覆うように固着層1と、トンネル絶縁層2と、記録層3との積層膜が形成される。固着層1となる膜として、例えば膜厚約20nmの白金マンガン合金膜反強磁性層と膜厚約3nmのコバルト鉄合金膜強磁性層が順次形成される。次に、トンネル絶縁層2となる膜として、たとえば膜厚約1nmのアルミニウム酸化膜が形成される。そして、記録層3としては、たとえば膜厚約3nmのニッケル鉄合金膜が形成されるいずれも図示せず。なお、白金マンガン膜、コバルト合金膜、アルミニウム酸化膜、ニッケル合金膜は、たとえばスパッタリング法によって形成される。以上の各薄膜の厚みはいずれも一例である。固着層1、トンネル絶縁層2、記録層3の積層構造に通常の写真製版、エッチングを施すことにより、固着層1、トンネル絶縁層2および記録層3を備えた所定形状の強磁性トンネル接合素子MMが形成される。一般的に、エッチング後のレジストパターン除去においてドライプロセスアッシングを用いる場合には酸素を主成分とするガスが使用される。固着層1、記録層3の構成材料に対して酸化性でないガス、たとえば水素、窒素、アンモニア、およびそれらの混合ガスを用い、固着層1、記録層3の酸化が抑制されることが好ましい。本実施の形態においては、強磁性トンネル接合素子MMの下方には2層のシリコン酸化膜の層間絶縁膜13,15が形成されている。しかしこの層間絶縁膜の層の数は任意であり、たとえば3層以上の層間絶縁膜が積層されていてもよい。図16を参照して、形成された強磁性トンネル接合素子MMの上面および側面を覆うように保護膜20が形成される。保護膜20は、強磁性トンネル接合素子MMが後工程や使用中にダメージを受けることを抑制するために形成される。保護膜20を覆うように層間絶縁膜17上にたとえばCVD法によりさらに層間絶縁膜21が形成される。層間絶縁膜21は層間絶縁膜13,15と同様の材質により同様に形成される。メモリセル領域MRにおいては、層間絶縁膜21および保護膜20に通常の写真製版およびエッチングを施すことにより、記録層3の表面を露出するコンタクトホール21aが形成される。また周辺回路領域RRにおいては、層間絶縁膜21および層間絶縁膜17に通常の写真製版およびエッチングを施すことにより、配線層16の表面に達するコンタクトホール21bが形成される。コンタクトホール21a,21bに対して上記と同様にバリアメタルと銅の充填薄膜とが形成されることにより、接続部材23が形成される。層間絶縁膜21を上方から覆うように、たとえばCVD法により層間絶縁膜24が形成される。層間絶縁膜21は層間絶縁膜13,15と同様の材質により同様に形成される。層間絶縁膜24に通常の写真製版およびエッチングを施すことにより、メモリセル領域MRでは層間絶縁膜24にビット線を形成するための開口部が形成され、周辺回路領域RRでは層間絶縁膜24に開口部24aが形成される。ビット線を形成するための開口部および開口部24aに対して上記と同様にバリアメタルと銅の充填薄膜とが形成されることにより、ビット線BLおよび配線層25が形成される。以上の説明においてはシリコン酸化膜からなる1層の層間絶縁膜に形成した開口部やコンタクトホールを銅などの薄膜で充填し、層間絶縁膜上の銅の薄膜をCMP処理により除去する、いわゆるシングルダマシン法が用いられている。しかしたとえば層間絶縁膜21を形成した後、連続してその上に積層される層間絶縁膜24を形成し、その後それぞれのコンタクトホールおよび開口部を形成し、コンタクトホールおよび開口部の両方を同時に金属薄膜で充填する、いわゆるデュアルダマシン法により、接続部材や配線層が形成されてもよい。具体的には、層間絶縁膜21および層間絶縁膜24を連続して形成した後、層間絶縁膜24に対して通常の写真製版およびエッチングを施すことにより、上記開口部24aなどが形成される。次に層間絶縁膜21に対して通常の写真製版およびエッチングを施すことにより、上記コンタクトホール21aなどが形成される。なお、層間絶縁膜21、24にコンタクトホールを形成した後に、層間絶縁膜24に開口部24aなどが形成されてもよい。次に、層間絶縁膜21および層間絶縁膜24のコンタクトホールおよび開口部の両方に対して一時に、上記と同様にバリアメタルと銅の充填薄膜とが形成される。このようにすれば、ビット線BL、接続部材23および配線層25が一時に形成される。なおメモリセル領域MRにおいては、ビット線BLと強磁性トンネル接合素子MMとを電気的に接続する接続部材23は配置されなくてもよい。たとえばビット線BLと強磁性トンネル接合素子MMとが互いに直接接触することにより、両者が電気的に接続されてもよい。論理回路領域RRにおいては、コンタクトホール21b内に配線層16に電気的に接続される接続部材23が形成されるとともに、開口部24a内には接続部材23に電気的に接続される配線層25が形成される。図17を参照して、ビット線BLおよび配線層25を覆うように、層間絶縁膜24上に、層間絶縁膜26が形成される。層間絶縁膜26は層間絶縁膜13,15と同様の材質により同様に形成される。周辺回路領域RRにおいては層間絶縁膜26に通常の写真製版およびエッチングを施すことにより孔が形成される。上記孔に対して上記と同様にバリアメタルと銅の充填薄膜とが形成されることにより、接続部材27が形成される。層間絶縁膜26上に層間絶縁膜28が形成される。層間絶縁膜28は層間絶縁膜13,15と同様の材質により同様に形成される。その層間絶縁膜28に上記と同様に開口部が形成され、当該開口部に配線層29が形成される。図17に示す工程に関して、上記においてはシングルダマシン法について説明したが、層間絶縁膜26を形成した後、連続してその上に積層される層間絶縁膜28を形成し、層間絶縁膜26,28の双方に孔や開口部を形成するデュアルダマシン法により接続部材27と配線層29が形成されてもよい。以上により本実施の形態の磁気記憶装置MDが形成される。図17および図18を参照して、図17においてはライト線WTの側面および下面に、バリアメタルとともに、たとえばスパッタリング法により、被覆層HRが形成されている。また図17および図18においてはビット線BLの側面および上面に、バリアメタルとともに被覆層HRが形成されている。このようにライト線WTまたはビット線BLの延在する方向に交差する断面におけるライト線WTまたはビット線BLの側面、上面または下面の少なくともいずれかは被覆層HRに覆われていることがより好ましい。被覆層HRはライト線WTまたはビット線BLを構成する導電材料がたとえば銅である場合には、銅よりも高い透磁率を有する薄膜であることが好ましく、具体的にはたとえばNiFe鉄ニッケル、NiFeMo、CoNbZrコバルトニオブジルコニウム、CoFeNb、CoFeSiB、CoNbRu、CoNbZrMoCr、CoZrCrMoなどの合金、もしくはアモルファス合金からなる群から選択される少なくとも1種を用いることが好ましい。次に、本実施の形態の磁気記憶装置MDの製造方法の変形例について説明する。上述した磁気記憶装置MDの製造方法においては、接続部材14を構成する材料として、タングステンからなる薄膜を例に挙げているが、たとえばシリコンが適用されてもよいし、銅、チタンあるいはタンタルなどの金属が適用されてもよい。さらに、このような金属の合金やこのような金属の窒化物なども適用することができる。また配線層16や接続部材23など、接続部材14よりも上方の導電層として、銅からなる薄膜を例に挙げて説明したが、たとえばシリコンが適用されてもよいし、チタンあるいはタンタルなどの金属が適用されてもよい。上述した磁気記憶装置MDの製造方法においては、接続部材14や配線層16などの形成方法としてCVD法、メッキ法およびCMP法を例に挙げているが、例えばスパッタリング法とメッキ法とを組み合わせてもよい。金属として銅を適用する場合には、いわゆるダマシン法を適用することができ、上記のデュアルダマシン法を用いれば、接続部材と配線層とを一時に形成することができる。また、ライト線WTの形成方法としてシングルダマシン法を例に挙げて説明したが、ライト線WTを接続部材14と一時に形成する場合には、デュアルダマシン法を適用してもよい。さらに、デュアルダマシン法により一時に形成されるライト線WTと接続部材14との配線材料としてシリコン、タングステン、アルミニウム、チタンなどの金属、そのような金属の合金あるいはそのような金属の化合物を適用してもよい。このようにすれば、ドライエッチングによりライト線WTおよび接続部材14を形成することができる。たとえばシリコン酸化膜からなる層間絶縁膜13,15,21,24などの膜厚は適用デバイスによって異なるが、本実施の形態の磁気記憶装置MDにおいては、当該膜厚はたとえば約40nmであることが好ましい。上述した磁気記憶装置MDの製造方法においては、強磁性トンネル接合素子MMのトンネル絶縁層2を構成する材料としてアルミニウム酸化物を例に挙げているが、トンネル絶縁層2としては非磁性金属材料を用いることが好ましい。トンネル絶縁層2は、たとえばアルミニウム、マグネシウム、シリコン、タンタルなどの金属の酸化物、その金属の窒化物、シリケートなどに代表されるその金属の合金酸化物、あるいはその合金の窒化物からなる群から選択される少なくとも1種からなることが好ましい。トンネル絶縁層2は、読み出し動作時に適度な抵抗値および抵抗変化率を得るために、膜厚約0.3~5nm程度の比較的薄い膜として形成されることが好ましい。なお、トンネル絶縁層2としてアルミニウム酸化物の薄膜の代わりに非磁性金属材料の薄膜を用いる場合には、いわゆる巨大磁気抵抗効果を用いることができる。上述した磁気記憶装置MDの製造方法においては、強磁性トンネル接合素子MMの固着層1を構成する材料として白金マンガン合金膜とコバルト鉄合金膜との積層構造を例に挙げ、記録層3を構成する材料としてニッケル鉄合金膜を例に挙げている。しかし固着層1および記録層3を構成する材料については、たとえばニッケル、鉄および/またはコバルトを主成分とする強磁性材料を用いることが好ましい。さらに、固着層1および記録層3を構成する強磁性材料の磁気特性向上と熱的安定化のため、当該強磁性材料にホウ素、窒素、シリコン、モリブデンなどの添加物が導入されてもよい。特に、記録層3に対しては、記録層3上に記録層3の磁気特性を改善する体心立方型、ルチル型、塩化ナトリウム型、閃亜鉛鉱型の結晶構造を有する結晶性材料薄膜を積層する、および/またはタンタル、ルテニウムなどの酸化防止膜を積層するなどして、磁気特性の向上安定化を図ることも可能である。さらに、固着層1および記録層3を構成する材料として、ハーフメタルと呼ばれるNiMnSb、Co2MnGeSi、Co2FeAlSi、Zn,MnFe2O4などからなる群から選択される少なくとも1種を適用することも可能である。ハーフメタルでは一方のスピンバンドにエネルギギャップが存在するので、非常に大きな磁気効果を得ることができ、その結果、大きな信号出力を得ることができる。固着層1では、反強磁性層と強磁性層との積層構造とすることで、磁化方向をより固定することができる。つまり、反強磁性層が強磁性層のスピンの向きを固定することで、強磁性層の磁化の方向が一定に保たれる。反強磁性層としては、鉄などの強磁性材料または貴金属の少なくとも1つと、マンガンとの化合物が好ましい。固着層1は、反強磁性層上に強磁性層が積層された2層構造であってもよいがこれに限らず、反強磁性層上に強磁性層、非磁性層、強磁性層の順に積層された4層構造、あるいは5層構造などであってもよい。積層数や積層される層の種類の順序などは上記の態様に限られない。記録層3についても、1層構造に限らず、たとえば磁気特性の異なる強磁性層が2層以上積層された構造であってもよい。あるいは記録層3は、たとえば強磁性層、非磁性層、強磁性層の順に積層された3層構造であってもよく、積層数や積層される層の種類の順序などは上記の態様に限られない。上述した磁気記憶装置MDの製造方法においては、固着層1、トンネル絶縁層2および記録層3をそれぞれスパッタリング法によって形成する場合を例に挙げている。しかし、固着層1、トンネル絶縁層2および記録層3のそれぞれは、スパッタリング法の代わりに、たとえばMBEMolecularBeamEpitaxy法、化学気相成長法あるいは蒸着法などにより形成してもよい。また、上述した磁気記憶装置MDの製造方法においては、強磁性トンネル接合素子MMの固着層1と接続部材18との間に導電層19がある場合について説明しているが、固着層1と接続部材18とが直接接続されていてもよい。また、接続部材18を挟まずに配線層16とその導電層19とを直接接続させた構造としてもよい。この場合、その導電層19は、固着層1と平面視において重なるように固着層1の平面形状と同じ形状に形成されてもよい。導電層19を構成する材料として、上記の銅またはタンタルのほかに、低抵抗の金属、たとえば白金、ルテニウム、アルミニウムなどを適用してもよい。また、導電層19の膜厚は、導電層19の上に形成される固着層1、トンネル絶縁層2および記録層3の平坦性が損なわれないように、たとえば300nm以下にすることが好ましい。なお、固着層1を記録層3と平面視において同じ大きさに形成する場合には、導電層19が接続部材14と接続されるように導電層19を固着層1よりも平面視において大きく形成する必要がある。これは一般的に固着層1などの強磁性トンネル接合素子MMは、接続部材14および配線層16と平面視において重ならない位置に配置されるためである。この場合、導電層19が固着層1よりも平面視において大きく形成されてもよい。このように層間絶縁膜15と強磁性トンネル接合素子MMとの間に所定の導電層19を挟むことにより以下の効果を奏する。すなわち、強磁性トンネル接合素子MMをエッチングによってパターニングする際に、導電層19は、導電層19の下側の銅の接続部材18がエッチングされて腐食するのを抑制するバリアとして機能する。また、導電層19を構成する材料として固着層1の抵抗値よりも低い抵抗値を有する材料を適用することで、読み出しの際の電流の経路の抵抗値を下げることができ、読み出し速度の向上を図ることもできる。上述した本実施の形態の磁気記憶装置MDの製造方法においては、強磁性トンネル接合素子MMが形成された後の工程において強磁性トンネル接合素子MMがダメージを受けるのを抑制するために、強磁性トンネル接合素子MMを覆うように保護膜20が形成される。製造工程において強磁性トンネル接合素子MMが被る可能性のあるダメージとしては、たとえば層間絶縁膜を形成する際の熱処理がある。層間絶縁膜としてシリコン酸化膜を形成する場合、300~400°C程度の酸化雰囲気のもとでシリコン酸化膜が形成されることになる。このとき、酸化雰囲気のもとで磁性膜が酸化するおそれがあり、これによって、強磁性トンネル接合素子MMの磁気特性が劣化してしまうことがある。そこで強磁性トンネル接合素子MMを被覆する、シリコン窒化膜や酸化アルミニウム膜などからなる保護膜20は、強磁性トンネル接合素子MMの酸化を抑制するバリアとして機能する。よって保護膜20は強磁性トンネル接合素子MMを保護することができる。また上記のような強磁性トンネル接合素子MMの酸化を抑制するために、強磁性トンネル接合素子MMと同一の層に形成される層間絶縁膜21が、シリコン窒化膜などの非酸化性雰囲気のもとで成膜可能な薄膜と、シリコン酸化膜などの酸化性絶縁膜との2層構造とされてもよい。この場合、2層構造の層間絶縁膜のうち、シリコン窒化膜が強磁性トンネル接合素子MMの保護膜となる。さらに、保護膜20を構成する材料としては、絶縁性金属窒化物、絶縁性金属炭化物および鉄よりも酸化物生成自由エネルギが低い金属の酸化処理によって形成した金属酸化物のうち少なくとも1つの材料を含むことが好ましい。このような材料を用いることにより、少なくとも、鉄を含む磁性材料薄膜を用いた磁気記憶装置の製造工程における酸化工程中に強磁性トンネル接合素子MMが酸化するのを抑制することができる。その結果、製造が容易でかつ動作特性が安定した磁気記憶装置を得ることができる。次に図19~図24を用いて、本実施の形態の作用効果について説明する。第1に、書き込み動作の際に情報を書き込もうとする磁気記憶素子MEと接続されたライト線WTと同一のライト線WTに接続される、上記磁気記憶素子ME以外の他の磁気記憶素子MEについて考える。図19を参照して、本実施の形態の第1の比較例である、上記他の磁気記憶素子MEを構成する記録層3は、平面視において楕円形状を有している。図19の記録層3は、上方端TP’、下方端BP’、左方端LP’および右方端RP’などの端点を含めて、平面視におけるすべての領域がライト線WTおよびビット線BLの両方と重なっている点において、本実施の形態に係る図10の磁気記憶素子MEと異なっている。図19の比較例においては、上記以外の点においては図10に示す本実施の形態の構成と同様であるため、同一の要素については同一の符号を付しその説明を繰り返さない。図20を参照して、図19に示す比較例1の記録層3と電気的に接続されたライト線WTに流れる十分に大きいライト線電流IWTによる磁界が発生した場合を考える。この場合、上記磁気記憶素子MEおよび他の磁気記憶素子MEは、ライト線電流IWTにより半選択状態となっている。半選択状態においては、上記他の磁気記憶素子MEには、磁化容易軸91の方向に沿うライト線WTに流れる電流により、磁化容易軸91とほぼ直交する磁化困難軸92の方向図の左右方向に磁界が印加される。ここでライト線電流IWTにより発生する磁界の分布について、図21を用いて説明する。図21のグラフの横軸は、たとえば図20における左右方向の座標を示している。図21のグラフの横軸の座標が0である点は、第1の直線63ライト中心線AWが延在する箇所の、図20における左右方向の座標を示している。図21のグラフの縦軸は、各座標の領域に発生する、ライト線電流IWTに起因する磁化困難軸92の方向の磁界の大きさを示している。図10に示す本実施の形態の記録層3は、左方端LPおよび右方端RPがライト線WTと平面視において重ならないのに対し、図10の記録層3と同一のライト線WTに接続される図19の比較例の記録層3は、左方端LP’および右方端RP’がライト線WTと平面視において重なる。このためこれらの第2の端点は、図21の横軸上に示す配置となっており、ライト線と平面視において重なる領域の端部は、LPの位置とLP’との間、およびRPの位置とRP’の位置との間に配置される。図21においては、ライト線WTの側面および下面に被覆層HR図17および図18参照が形成される場合と形成されない場合との当該磁界の大きさのデータが示されている。被覆層HR付のライト線のグラフと、被覆層HR無しのライト線のグラフとは、被覆層HRの有無を除きすべて同一の条件導電層の大きさや材質、ライト線電流IWTの大きさなどで出力されている。図21のグラフから、ライト線WTの側面および下面が被覆層HRに覆われることにより、ライト線電流IWTが発生する磁界が大きくなることがわかる。これは被覆層HRを備えることによりライト線WTから発生する磁束は、たとえば記録層3の近傍に、より高密度に集中する。このためライト線WTに被覆層HRが形成されれば、ライト線電流IWTの大きさを変更することなく、より高効率に記録層3の磁化の方向を制御することができる。ビット線BLに形成される被覆層HRについても、ライト線WTに形成される被覆層HRと同様の効果を奏する。すなわちライト線WTビット線BLに被覆層HRが形成されれば、書き込み動作時のライト線電流IWTを増大することなく、高効率に書き込み動作させることができる。次に、被覆層HR無しのライト線を用いた場合は、ライト中心線AWが延在する領域において磁界が極大になり、ライト中心線AWから図20の左右いずれかの方向に離れるにつれて、当該磁界はほぼ単調に減少する。これに対して被覆層HR付のライト線を用いた場合は、たとえば図19の比較例の記録層3と平面視において重なる、第2の直線64およびビット中心線BW上の領域においてLP’とRP’との間の領域において、磁界の大きさはほぼ最大の状態が維持される。ただし被覆層HRの有無にかかわらず、ライト線WTの図20の左右方向の端部である図21の1対のライト線端部の内側1対のライト線端部に挟まれた領域では磁界が大きく、1対のライト線端部に挟まれた領域の外側では磁界が急激に小さくなることがわかる。再び図20を参照して、図20の比較例の記録層3は、その全体がライト線WTと平面視において重なる。このため図21から、図20中に細い矢印で示す分布の、ライト線電流IWTにより発生する磁界が加われば、図22中に太い矢印で示すように、記録層3に印加される磁界は、第1の直線63ライト中心線AWからの距離にかかわらずほぼ一定の大きさ中心線AWにおける最大の大きさに近い大きさを有し、ほぼ均一に磁化困難軸92の方向を向くことがわかる。この状態は、記録層3における磁化が、ほぼすべてライト線電流IWTによる方向へと飽和した状態である。記録層3の磁化がライト線電流IWTによる方向へと飽和した状態で、ライト線電流IWTが0になると、記録層3の磁化方向は磁化容易軸91に沿う方向となる。ただし磁化容易軸91に沿う方向のうち、図20の上向きおよび下向きが1/2ずつの確率で出現し、磁化の方向上向きまたは下向きを制御することはできない。すなわち記録層3の磁化が磁化困難軸92の方向に飽和されることにより、記録層3の磁化の方向が制御できなくなり、記録層3の上方の保持ができなくなる。したがってライト線電流IWTにより記録層3の磁界が磁化困難軸92の方向に飽和する半選択状態となれば、記録層3における誤ったデータの反転が発生する可能性がある。一方、図22を参照して、本実施の形態の記録層3は、ライト線電流IWTにより半選択状態になれば、また図22中に細い矢印で示す分布の、ライト線電流IWTにより発生する磁界は、上記のように、第1の直線63ライト中心線AWから離れるにつれて特に平面視におけるライト線WTと重ならない領域において小さくなる。その結果、図22中に太い矢印で示す、記録層3に印加される磁界は、第1の直線63ライト中心線AWの近傍においては比較例と同様に飽和する方向にほぼ均一に分布する。しかし図22中に太い矢印で示す、記録層3に印加される磁界は、第1の直線63ライト中心線AWから離れるにつれて、磁化困難軸92の方向に対して傾いた方向を向くなど不均一な分布となる。これは第1の直線63から離れた、ライト線WTと平面視において重ならない領域端部領域PRにおける磁化の方向は、小さくなったライト線電流IWTによる磁界の影響を受けず、ライト線電流IWTが流れる前とほぼ同様の磁化の方向を維持するためである。具体的には、図21を参照して、たとえば被覆層HR付のライト線を用いた場合、記録層3の左方端LPおよび右方端RPにおけるライト線電流IWTの磁界の大きさは、中心線AWにおけるライト線電流IWTの磁界の大きさの約1/2となる。つまり本実施の形態においては、ライト線電流IWTにより記録層3に印加される磁界は、特に第1の直線63ライト中心線AWから離れた領域において飽和しなくなる。この場合には、ライト線電流IWTを0にしても、磁気記憶素子MEが元来有していた情報は維持される。すなわち本実施の形態の記録層3を用いた磁気記憶素子MEは、ライト線WTによって半選択状態になったとしても、誤ってデータが反転されることが抑制される。再度図21を参照して、端点LPおよびRPにおける磁化困難軸方向の磁界の大きさの、ライト中心線AW上における磁化困難軸方向の磁界に対する割合は、被覆層HR付のライト線の方が、被覆層HR無しのライト線よりも小さい。これは被覆層HRを備えることにより、記録層3への磁束の集中効果が高まるためである。よって被覆層HRを備えることにより、本実施の形態において記録層3の誤反転を抑制する効果がより高められる。ここでは図示しないが、ビット線電流IBLにより発生する磁界についても、図21のグラフと同様の分布が得られる。つまり第2の直線64ビット中心線BW近傍において、ビット線電流IBLに発生する磁界が最大となり、第2の直線64ビット中心線BWから上方端TPTP’や下方端BPBP’の方向へ離れるにつれて特にビット線BLと重ならない領域において、図21と同様のグラフを描くように磁界は小さくなる。このため図23を参照して、ビット線電流IBLにより発生する磁界は、図23中に細い矢印で示すように、第2の直線64ライト中心線AWから離れるにつれて特に平面視におけるビット線BLと重ならない領域において小さくなる。このため磁気記憶素子MEがビット線電流IBLにより半選択状態になったとしても、上方端TPや下方端BPを含む端部領域PRの磁化方向は飽和しない。したがって端部領域PRの磁化が磁化反転を抑制するように磁化容易軸91の方向に対して傾くなど不均一に分布するため、ビット線電流IBLによる一方向の磁界のみでの磁化反転が抑制される。すなわち本実施の形態においては、上記のライト線電流IWTによる半選択状態の場合と同様に、ビット線電流IBLにより半選択状態になったとしても、記録層3の元来のデータは維持される。またビット線BLについても、被覆層HRで覆われることにより、ライト線WTと同様に、書き込み動作に必要なビット線電流IBLの増大を抑制することができる。なおビット線電流IBLにより発生する磁界の大きさは、第2の直線64ビット中心線BWから離れるほど小さくなる。したがって記録層3の上方端TPや下方端BPがビット中心線BWから離れるほど、ビット線電流IBLの半選択状態に起因する記録層3の誤反転を抑制する効果が大きくなる。すなわち上方端TPと下方端BPとを結ぶ第1の線分の長さLが最大になるように上方端TPおよび下方端BPを選択することが好ましい。第2に、磁気記憶素子MEが書き込み動作において選択された場合を考える。上記のように、ライト線電流IWTにより発生する磁界は、平面視において、第1の直線63ライト中心線AWの近傍にて最大となり、ビット線電流IBLにより発生する磁界は、平面視において、第2の直線64ビット中心線BWの近傍にて最大となる。そして平面視においてライト線WTやビット線BLと重ならない領域においては急激に小さくなる。図24を参照して、本実施の形態の第2の比較例においては、図19の第1の比較例と大筋で同様の構成を有している。ただし図24の記録層3は、上方端TP’、下方端BP’、左方端LP’および右方端RP’およびその近傍が、ライト線WTまたはビット線BLのいずれか一方のみと平面視において重なっている。また図24の記録層3はその一部平面視における斜め四方に、ライト線WTとビット線BLとのいずれとも平面視において重ならない領域を有している。図24の記録層3は、記録層3において、ビット線BLとライト線WTのいずれとも平面視において重ならない領域においては、いずれの配線からの磁界も小さくなる。このため当該領域においては、ライト線電流IWTおよびビット線電流IBLにより印加される磁界が小さくなり、図10に示される本実施の形態の記録層3と比較し、書き込み動作に必要とされるビット線電流IBLとライト線電流IWTが増大する。一方、本実施の形態の磁気記憶素子MEの記録層3は、平面視においてすべての領域がライト線WTとビット線BLとの少なくとも一方と重なるように配置される。この構成は、平面視における記録層3の外縁に凹部R1を形成することにより実現される。このため、ビット線電流IBLとライト線電流IWTとを大きくすることなく、選択状態にある記録層3に情報を書き込むことができる。このため磁気記憶装置MDの故障および消費電力の増大を抑制することができる。以上をまとめると、本実施の形態の記録層3によれば、平面視において上方端TPや左方端LPなどを含む一部の領域がライト線WTとビット線BLとのいずれか一方のみと重なることにより、半選択状態時における誤反転を抑制することができ、平面視においてすべての領域がライト線WTとビット線BLとの少なくともいずれか一方と重なることにより、選択状態時における消費電力書き込み電流を増大することなく確実に書き込み動作を行なうことができる。本実施の形態の磁気記憶素子MEは、特にMRAM磁気記憶装置MDのマトリクス内で記録層3の特性にばらつきがある場合において、特定の記録層3に情報を書き込む際に通常よりもビット線電流IBLとライト線電流IWTを増大することを不要とし、安定した書き込み動作を可能とする。また本実施の形態の磁気記憶素子MEは、半選択状態になった記録層3の磁化が一方向に飽和することに起因する、磁化の誤反転を抑制することができる。このため、実用的観点からは、マトリクス状に並んだ磁気記憶素子MEの記録層3のばらつきに起因したデータの反転を抑制できる構成であることがより好ましい。なお本実施の形態の記録層3は、平面視において4つの凸部P1と凹部R1とを有している。凸部P1が形成されることにより、記録層3が平面視における上方端TPや左方端LPなどを含む一部の領域においてライト線WTとビット線BLとのいずれか一方のみと重なる構成が容易に形成可能となる。凹部R1が形成されることにより、記録層3が平面視におけるすべての領域においてライト線WTとビット線BLとの少なくともいずれか一方と重なる構成が容易に形成可能となる。本実施の形態の磁気記憶素子MEは、記録層3の左方端LPおよび右方端RP1対の第2の端点はビット中心線BW上第2導電層の中心線上に配置される。つまり本実施の形態においては記録層3の第1の線分を垂直に二等分する第2の線分と記録層3の外縁との交点である左方端LPおよび右方端RPが、ビット中心線BWと重なるように配置されることにより、ビット中心線BWに関して記録層3が対称となるように配置される。ビット線電流IBLは、たとえば図10の左側から右側へ流れる場合と、図10の右側から左側へ流れる場合とがあり、ビット線電流IBLの流れる方向に応じて、選択された記録層3がビット線BLに交差する磁化容易軸91に沿って磁化される方向図10の上向きまたは下向きが決まる。本実施の形態のように記録層3がビット中心線BWに関して対称となるように配置されることにより、ビット線電流IBLの流れる方向にかかわらず、ビット線電流IBLにより記録層3に印加される磁界の大きさや分布がその方向が180°反対となることを除いて同様となる。したがって記録層3のデータを2進数のいずれに書き換える場合も、ビット線電流IBLの絶対値を同じにすることができる。その結果、磁気記憶素子MEの書き込み動作をより安定させることができる。本実施の形態においては記録層3の平面視における外縁は、滑らかな曲線により構成されている。このようにすれば、微細化された際においても記録層3を容易に形成することができる。また、磁化の回転が円滑になるため記録層3における磁化分布の制御が容易になる。次に図25を用いて、本実施の形態の第2例に係る磁気記憶素子について説明する。図25を参照して、本実施の形態の第2例においては、図10に示す本実施の形態の第1例と大筋で同様の構成を備えている。ただし図25の記録層3は、たとえば図24の比較例と同様の楕円形状を有している。すなわち記録層3の外縁を構成する曲線は、変曲点を有する凸部P1および凹部R1図9参照を有しない。図25の本実施の形態の第2例においては、上記以外の点においては図10に示す本実施の形態の第1例の構成と同様であるため、同一の要素については同一の符号を付しその説明を繰り返さない。図25の記録層3も、図10の記録層3と同様に、平面視においてすべての領域がライト線WTとビット線BLとの少なくとも一方と重なっており、上方端TPや左方端LPなどを含む端部領域PRは平面視においてライト線WTとビット線BLとのいずれか一方のみと重なっている。このような構成を有することにより、図25の磁気記憶素子MEについても、図10に示す本実施の形態の第1例に係る磁気記憶素子MEと同様の効果を奏する。次に図26を用いて、本実施の形態の第3例に係る磁気記憶素子について説明する。図26を参照して、本実施の形態の第3例においては、図10に示す本実施の形態の第1例と大筋で同様の構成を備えている。ただし図26の記録層3は、図10の記録層3が、記録層3が磁化困難軸92に沿う方向図の左側に平行移動された位置に配置されている。すなわち図10においては第1の直線63第1の線分とライト中心線AWとが重なっているのに対し、図26においては第1の直線63第1の線分とライト中心線AWとが重なっていない。したがって図26においては記録層3は、ライト中心線AWに関して対称となる位置に配置されていない。図26の本実施の形態の第3例においては、上記以外の点においては図10に示す本実施の形態の第1例の構成と同様であるため、同一の要素については同一の符号を付しその説明を繰り返さない。すなわち図26の記録層3も、図10の記録層3と同様に、平面視においてすべての領域がライト線WTとビット線BLとの少なくとも一方と重なっており、上方端TPや左方端LPなどを含む端部領域PRは平面視においてライト線WTとビット線BLとのいずれか一方のみと重なっている。また図26の記録層3は図10の記録層3と同様の平面形状を有しており、第1の直線63に関して対称である。このような構成を有することにより、図26の磁気記憶素子MEについても、図10に示す本実施の形態の第1例に係る磁気記憶素子MEと同様の効果を奏する。実施の形態2本実施の形態は、実施の形態1と比較して、記録層3の平面視における形状において異なっている。以下、本実施の形態における磁気記憶素子MEについて、図27~図34を用いて説明する。図27を参照して、本実施の形態の第1例に係る磁気記憶素子MEにおいては、記録層3が平面視において、第1の直線63に関して非対称であり、第2の直線64に関して対称な形状を有している。その結果、記録層3がライト中心線AWに関して非対称であり、ビット中心線BWに関して対称であるように配置されている。具体的には、図27の記録層3は、上方端TP、下方端BPおよび左方端LPを含むように3つの凸部P1を有している。当該記録層3は、平面視における左方に、実施の形態1の記録層3と同様に2つの凹部R1を有している。すなわち図27の記録層3は、右方端RPを含む領域には凸部P1や端部領域PRが形成されておらず、右方端RPの近傍において記録層3の外縁はライト中心線AWに沿うように直線状に延在している。このように本実施の形態の第1例においては、少なくとも3つの凸部P1と2つの凹部R1とを有しており、上方端TP、下方端BPなどの少なくとも3つは凸部P1に含まれる。図27の記録層3は、平面視におけるすべての領域がライト線WTとビット線BLとの少なくとも一方に重なるように配置される。当該記録層3は、左方端LPを含む端部領域PRや凸部P1についてはビット線BLのみと平面視において重なり、ライト線WTとは平面視において重ならない。しかし右方端RPはビット線BLとライト線WTとの両方と平面視において重なっている。図27の記録層3は、実施の形態1と同様に、第2の線分が、中心点CPを通り、第1の線分上方端TPと下方端BPとを結ぶ線分を垂直に二等分する。しかし図27の記録層3は、第1の線分が第2の線分を二等分しない。すなわち左方端LPと中心点CPとの距離は、右方端RPと中心点CPとの距離よりも長い。図27の本実施の形態の第1例においては、上記以外の点においては図10に示す本実施の形態の第1例の構成と同様であるため、同一の要素については同一の符号を付しその説明を繰り返さない。次に本実施の形態の作用効果について説明する。本実施の形態においては実施の形態1の作用効果に加えて、以下の作用効果を有する。本実施の形態においても、実施の形態1と同様に、記録層3がビット中心線BWに関して対称な形状を有し、かつビット中心線BWに対して対称となるように配置されることが好ましい。このようにすれば、実施の形態1と同様に、記録層3のデータを2進数のいずれに書き換えるかを決定する、ビット線電流IBLの流れる方向にかかわらず、当該ビット線電流IBLの絶対値を同じにすることができる。その結果、磁気記憶素子MEの磁化の方向を書き込む動作をより安定させることができる。一方、ライト線電流IWTによる磁界は、ビット線電流IBLによる磁界のように、直接記録層3の磁化の方向をデータとして書き込むものではない。ライト線電流IWTは、ビット線電流IBLと同時に流すことにより、情報を書き込む磁気記憶素子MEを選択する役割を有するものである。ライト線電流IWTはまた、ビット線電流IBLと合わせて選択された磁気記憶素子MEの記録層3がより容易に磁化の方向を反転することができるようにするために、記録層3に磁化困難軸92に沿う方向の磁界を印加するものである。したがってライト線電流IWTは流れの有無のみ制御できればよく、その流れは1方向であればよい。このため記録層3がライト中心線AWに対して非対称であっても、書き込み動作上、特に問題はない。また記録層3がライト中心線AWに関して非対称であれば、記録層3がライト中心線AWに関して対称である場合に比べて、記録容易軸91に沿う方向の磁界の印加のみを用いて記録層3の磁化を反転することが困難となる。すなわち磁化容易軸91に沿う方向の磁界に加えて磁化困難軸92に沿う方向の磁界が印加されることのみにより、記録層3の磁化の方向を反転させることが可能となる。したがって本実施の形態によれば、たとえばビット線電流IBLの磁界のみが印加されることにより記録層3が半選択状態になった場合における、磁化の方向の誤反転を抑制する効果が高まる。本実施の形態においては、少なくとも3つの第1および第2の端点を含む凸部と2つの凹部を有する形状により、上記の効果を大きく得ることが可能である。図28を参照して、本実施の形態の第2例に係る磁気記憶素子MEは、図27に示す本実施の形態の第1例に係る磁気記憶素子MEと大筋で同様の構成を有している。ただし図28においては、右方端RPを含む記録層3の外縁が、図27の記録層3の当該箇所よりも図の左方に萎縮した形状を有している。すなわち右方端RPを含む曲線が凹形状を有しており、合計3つの凹部R1を有する構成となっている。図28の本実施の形態の第2例においては、上記以外の点においては図27に示す本実施の形態の第1例の構成と同様である。すなわち図28の記録層3は、第2の直線64に関して対称であり、第1の直線63に関して非対称である。その結果、図28の記録層3は、ビット中心線BWに関して対称であり、ライト中心線AWに関して非対称である。第1の直線63第1の線分に関して非対称である当該記録層3は、左方端LPと中心点CPとの距離は、右方端RPと中心点CPとの距離よりも長い。図29を参照して、本実施の形態の第3例に係る磁気記憶素子MEは、図10に示す実施の形態1の第1例に係る磁気記憶素子MEと大筋で同様の構成を有している。ただし図29においては、右方端RPを含む記録層3の外縁凸部P1を含む領域が、図10の記録層3の当該箇所よりも図の左方に萎縮した形状を有している。したがって左方端LPと中心点CPとの距離は、右方端RPと中心点CPとの距離よりも長くなっており、記録層3は第1の直線63第1の線分およびライト中心線AWに関して非対称となっている。図29の本実施の形態の第3例においては、上記以外の点においては図27に示す本実施の形態の第1例の構成と同様である。見方を変えれば本実施の形態は、図27~図29に示す第1例~第3例のいずれも、図10に示す実施の形態1の第1例の記録層3に対して、右方端RPを含む領域において左方に萎縮した形状を有しており、図29、図27、図28の順に漸次、当該萎縮の程度が大きくなっている。図27~図29のうち最も記録層3の上記萎縮の程度が大きい、図28の記録層3と、記録層3が形成される導電層19と、導電層19が形成される接続部材18とを平面視すれば、概ね図30に示す態様となる。ただしここでは固着層1、トンネル絶縁層2および記録層3はいずれも平面視において同一形状であり同一の大きさを有するものとする。次に、図30および図31を用いて、本実施の形態の第1例~第3例に共通の、他の作用効果について説明する。図30のように記録層3が、接続部材18と対向する方向たとえば右方端RPの存在する方向に関して、図10の記録層3に対して萎縮する形状を有することにより、当該記録層3の平面視における占有面積が小さくなる。このため磁気記憶素子MEをより高集積化することができる。図31を参照して、一般に接続部材18の最上面は、層間絶縁膜17の最上面に対して上方に突出し、かつ図示されないが接続部材18の最上面はディッシングされた凹形状の面となる。このとき接続部材18および層間絶縁膜17の最上面を覆うように形成される導電層19の表面に段差が発生する。導電層19の表面に段差が発生すれば、導電層19の上に形成される強磁性トンネル接合素子MMの動作特性や、記録層3の書き込み動作に影響を及ぼす可能性がある。そこで図30に示すように、接続部材18と対向する方向に関して、記録層3が萎縮した平面形状を有することにより、記録層3が導電層19の表面の段差の影響を受けることを回避することができる。すなわち、段差の影響を受けずに強磁性トンネル接合素子MMを集積化することができる。また、記録層3は、平面形状がライト中心線AWに対して非対称である。このため、記録層3の平面形状による磁気異方性の影響により、ライト線電流IWTにより記録層3に印加される磁界の分布は、たとえば図20に示す態様とは異なり、磁化容易軸91に対して非対称となる。そのため、ライト線電流IWTにより記録層3に印加される磁界に対し、記録層3の一方端、特に左方端LP側においては、ライト線電流IWTにより記録層3に印加される磁界の飽和が抑制される。これは左方端LPと中心点CPとの距離が、右方端RPと中心点CPとの距離よりも長いためである。したがって、記録層3の平面視における形状とライト線電流IWTにより印加される磁界の分布とが、ともにライト中心線AWに対して非対称であるため、ライト線電流IWTにより半選択状態となった記録層3の誤反転をより確実に抑制することができる。さらに他の変形例として、本実施の形態に係る磁気記憶素子MEの記録層3は、たとえば図32を参照して、変曲点を有しない凸部P2と、少なくとも1つの変曲点を有する凸部P1と、凹部R1とが組み合わされた外縁を有する弓形の形状を有していてもよい。またたとえば図33および図34を参照して、右方端RPの方向に1つの凸部P2を有し、他の端点上方端TP、下方端BPおよび左方端LPはライト線WTまたはビット線BLの延在する方向に直線状に延在する外縁上に存在する記録層3を有していてもよい。これらの磁気記憶素子MEを用いた場合においても、上記の実施の形態1または実施の形態2と同様の効果を奏する。図32~図34においても、他の実施例と同様に、記録層3の磁化容易軸91およびライト線WTが図の上下方向に延在し、記録層3の磁化困難軸92およびビット線BLが図の左右方向に延在するように図示されている。しかし実際には、図32~図34の記録層3のように非対称かつ非均一な形状を有する場合、記録層3の磁化容易軸91および磁化困難軸92の方向が、上記方向に対して傾く可能性がある。この場合は、たとえばライト線WTを当該記録層3の図32~図34に示す方向に対して傾いた延在する方向に沿うように配置し、ビット線BLをライト線WTに交差ほぼ直交するように配置してもよい。また、記録層3の形状などにより、磁化容易軸91と磁化困難軸92とが互いにほぼ直交しないたとえば互いに鋭角を有するように交差する場合には、磁化容易軸91および磁化困難軸92の方向に応じて、たとえばライト線WTとビット線BLとが互いに直交しないように交差するよう、ライト線WTとビット線BLとの配置が調整されてもよい。基本的に、ライト線WTは磁化容易軸91の延在する方向に交差する方向言い換えれば磁化困難軸92の延在する方向に沿う方向に磁界を発生することが好ましく、ビット線BLは磁化困難軸92の延在する方向に交差する方向言い換えれば磁化容易軸91の延在する方向に沿う方向に延在する磁界を発生することが好ましい。このためたとえば、磁化困難軸92が磁化容易軸91に対して互いに鋭角を有するように交差する場合には、ビット線BLはライト線WTに対して互いに鋭角を有するように交差することが好ましい場合がある。さらに、ライト線WTおよびビット線BLは、磁気記憶素子MEの配置や形状、構成等に応じて領域ごとに適宜湾曲してもよい。以上に示す本発明の実施の形態においては、磁気記憶素子MEおよび磁気記憶装置MDでは、1つのメモリセルに1つの磁気記憶素子MEを設けたメモリセルを例に挙げて説明した。しかし本発明の実施の形態においては、1つのメモリセルに2つ以上の磁気記憶素子MEを設けてもよく、また、それらのメモリセルが互いに積層されていてもよい。"