"外部電池から供給される電圧から昇圧電圧を生成する昇圧回路と、前記電池を電源として駆動される前記電池の正負極間に直列接続されたPMOSトランジスタ及びNMOSトランジスタと、昇圧電圧及び接地電圧を電源とし入力信号をPWM変調したパルスに基づいて前記PMOSトランジスタ及び前記NMOSトランジスタを交互にオンオフ駆動する駆動回路と、この駆動回路の出力端と前記PMOSトランジスタのゲートとの間に接続された容量素子と、前記駆動回路の出力が昇圧電圧であるタイミングに同期して電池の正電極とPMOSトランジスタのゲートとを接続するスイッチ素子とを備え、PMOSトランジスタ及びNMOSトランジスタの接続点の電圧に基づき負荷を駆動することを特徴とするD級アンプ。前記駆動回路は、前記PMOSトランジスタ用のドライバと前記NMOSトランジスタ用のドライバとを各別に備え、前記容量素子は、前記PMOSトランジスタ用ドライバの出力端と前記PMOSトランジスタのゲートとの間に接続したことを特徴とする請求項1記載のD級アンプ。従来のD級アンプは、外部電池、特に1個の外部電池で動作するのは大きな利点であるが、電源電圧が低い場合は上記各トランジスタの駆動能力が低く、例えば1.5Vで動作させようとすれば、3Vで動作させる場合の6倍以上のトランジスタサイズが必要となる。このため、DCDCコンバータで昇圧して上記各トランジスタ動作させることが行なわれているが、消費電力が小さい回路であれば問題がないものの、スピーカのように負荷の消費電流が大きい場合には、昇圧を行なうと電力効率が大きく損なわれ、電池の消耗が大きいという不都合がある。本発明は、この不都合を解消し、各トランジスタの駆動能力を落とすことなく、電池の消耗を少なくしたD級アンプを提供することを目的とする。この目的を達成するため本発明に係るD級アンプは、外部電池から供給される電圧から昇圧電圧を生成する昇圧回路と、前記電池を電源として駆動される前記電池の正負極間に直列接続されたPMOSトランジスタ及びNMOSトランジスタと、昇圧電圧及び接地電圧を電源とし入力信号をPWM変調したパルスに基づいて前記PMOSトランジスタ及び前記NMOSトランジスタを交互にオンオフ駆動する駆動回路と、この駆動回路の出力端と前記PMOSトランジスタのゲートとの間に接続された容量素子と、前記駆動回路の出力が昇圧電圧であるタイミングに同期して前記電池の正電極と前記PMOSトランジスタのゲートとを接続するスイッチ素子とを備え、PMOSトランジスタ及びNMOSトランジスタの接続点の電圧に基づき負荷を駆動するものである。上記構成において、駆動回路は、PMOSトランジスタ用とNMOSトランジスタ用のドライバを、各別に備える構成と、兼用する構成とがあり、各別に備える構成にあっては、PMOSトランジスタ用ドライバの出力端とPMOSトランジスタのゲートとの間に容量素子を接続するものである。本発明に係るD級アンプによれば、容量素子とスイッチ素子の動作によって、電池電圧から昇圧回路で生成した昇圧電圧はPMOSトランジスタ及びNMOSトランジスタのゲートに印加されるが、前記各トランジスタを昇圧回路から供給される電流が流れることはなく、前記各トランジスタには外部電池から直接供給される電流が流れるので、外部電池の消耗が少なくてすみ、外部電池の寿命が伸びるとともに、前記各トランジスタのゲートには充分な駆動電流を流すに足る電圧を印加することができる。以下、本発明の好適な実施形態を添付図面に基づいて説明する。図1に示すように、D級アンプは、外部の電池10から供給される電圧から昇圧電圧を生成するDCDCコンバータなどの昇圧回路20と、前記電池10を電源として駆動される前記電池10の正負極間に直列接続されたPMOSトランジスタ30及びNMOSトランジスタ40と、昇圧電圧及び接地電圧を電源とし入力信号をPWM変調回路50でPWM変調したパルス信号に基づいて前記PMOSトランジスタ30及び前記NMOSトランジスタ40を交互にオンオフ駆動する駆動回路60を備えている。そして、駆動回路60の出力端とPMOSトランジスタ30のゲートとの間に容量素子70が接続され、前記駆動回路60の出力が昇圧電圧であるタイミングに同期して電池10の正電極と前記PMOSトランジスタ30のゲートとを接続するスイッチ素子80を設け、前記PMOSトランジスタ30及びNMOSトランジスタ40の接続点の電圧をローパスフィルタLPF90を介して供給することで負荷100を駆動するよう構成している。駆動回路60は、図2に示すように、PMOSトランジスタ30用とNMOSトランジスタ40用とを兼用するドライバを備える構成と、図3に示すように、PMOSトランジスタ30用とNMOSトランジスタ40用との各別のドライバを備える構成とがある。兼用ドライバの場合には、図2に示すように、インバータを3段に縦続接続してなり、その出力を容量素子70に供給する一方、出力をインバータで反転したうえ、スイッチ素子80に入力する。一方、各別にドライバを設ける場合には、図3に示すように、インバータの出力を各2段に縦続接続したドライバにそれぞれ入力し、それらの出力を容量素子70あるいはNMOSトランジスタ40に供給し、PMOSトランジスタ30用の1段目のインバータの出力をスイッチ素子80に入力する。続いて、図4に基づき、PMOSトランジスタ30用とNMOSトランジスタ40用に各別にドライバを設けた場合の駆動回路60とスイッチ素子80の構成例について詳細に説明する。電池10の電圧は1.5Vで、この電圧1.5Vが昇圧回路20によって3.3Vに昇圧されて駆動回路60に供給される。駆動回路60は、PWM変調回路50図1参照でPWM変調したパルス信号が入力するインバータ61を備え、このインバータ61の出力は、2つのインバータ62a,62bを縦続接続してなるPMOSトランジスタ用ドライバ62と、同じく2つのインバータ63a,63bを縦続接続してなるNMOSトランジスタ用ドライバ63の各インバータ62a,63aに入力する。また、前記インバータ62bの出力は容量素子70の正電極に供給され、前記インバータ63bの出力はNMOSトランジスタ40のゲートに供給される。インバータ61は、入力したパルス信号がHの時の出力は接地電圧0Vであり、Lの時の出力は昇圧電圧3.3Vである。また、各インバータ62a,63aは入力が0Vの時の出力が3.3V、入力が3.3Vの時の出力が0Vである。前記インバータ62aの出力は、PMOSトランジスタからなるスイッチ素子80のゲートにも供給される。前記各インバータ62a,63aの出力がそれぞれ入力する各インバータ62b,63bは、入力が0Vの時の出力が3.3V、入力が3.3Vの時の出力が0Vである。次に、上述した図4に示す回路の動作を説明する。インバータ61に入力したパルス信号がLの時は、前記インバータ61の出力は3.3Vとなり、各インバータ62a,63aの出力は0V、各インバータ62b、63bの出力は3.3Vとなる。したがって、図5状態となり、容量素子70の正電極に3.3Vが供給される一方、スイッチ素子であるPMOSトランジスタ80のゲートに0Vが供給されるので、このPMOSトランジスタ80はオンとなり、PMOSトランジスタ30は、そのゲートに電池電圧1.5Vが供給されてオフ状態となる。そして、前記容量素子70の負電極には1.5Vが供給されるので、3.3Vとの差1.8Vが充電される。この時、NMOSトランジスタ40のゲートには前記インバータ63bから3.3Vが供給されるので、NMOSトランジスタ40はオンとなり、電池10から電流が流れて負荷100が駆動される。インバータ61に入力したパルス信号がHの時は、前記インバータ61の出力は0Vとなり、各インバータ62a,63aの出力は3.3V、各インバータ62b、63bの出力は0Vとなる。したがって、図6状態となり、容量素子70に充電されていた1.8Vが放電される一方、スイッチ素子であるPMOSトランジスタ80のゲートに3.3Vが供給されるので、このPMOSトランジスタ80はオフとなり、PMOSトランジスタ30は、そのゲートに前記放電による-1.8Vが供給され、ゲートと基板間の電位差が-3.3Vとなって、駆動能力が増大した状態でオンとなり、電池10から充分な電流が流れて負荷100が駆動される。この時、NMOSトランジスタ40のゲートには前記インバータ63bから0Vが供給されるので、このNMOSトランジスタ40はオフとなる。このように、本実施形態によれば、PMOSトランジスタ30とNMOSトランジスタ40を交互にオンオフ動作して負荷100を駆動する。この際、昇圧回路20で昇圧した電圧をPMOSトランジスタ30あるいはNMOSトランジスタ40の各ゲートに供給するが、これらPMOSトランジスタ30あるいはNMOSトランジスタ40に流れる電流は昇圧回路20から供給することなく、電池10から直接供給するので、電池10の消耗を減少して、その寿命を延ばすことが可能となる。なお、本発明は上述の実施形態に限られるものではなく、例えば、スイッチ素子80はPMOSトランジスタで構成するほか、NMOSトランジスタで構成してもよく、NMOSトランジスタの場合には駆動回路60の出力を非反転状態でNMOSトランジスタのゲートに供給すればよい。"