"光ディスクの記録面に対してレーザ光を照射したときの反射光を、光ディスクの径方向に並んだ複数の受光領域により受光し、内周側の受光領域の受光量に応じた第1の電圧と、外周側の受光領域の受光量に応じた第2の電圧とを出力する受光量取得部と、前記受光量取得部により出力された第1の電圧に対してA/D変換を行い、第1のデジタル値を出力する第1のA/D変換器と、前記受光量取得部により出力された第2の電圧に対してA/D変換を行い、第2のデジタル値を出力する第2のA/D変換器と、前記第1及び第2のA/D変換器により出力された第1及び第2のデジタル値の差分を出力する第1の減算器と、前記第1の減算器により出力された差分からウォブル成分の包絡線を抽出してウォブルピーク信号を生成するウォブルピーク検波回路と、前記第1の減算器により出力された差分から、前記ウォブルピーク検波回路により生成されたウォブルピーク信号を引く第2の減算器を有し、該第2の減算器の出力に応じたプッシュプル信号を出力するプッシュプル信号出力回路と、前記プッシュプル信号出力回路により出力されたプッシュプル信号と、所定の2値化閾値信号との大小関係を比較し、比較結果をランドプリピット信号として出力する2値化回路とを備えたLPP信号生成回路。請求項1に記載のLPP信号生成回路において、前記プッシュプル信号出力回路は、前記第2の減算器の出力に対し、ランドプリピットの検出に不必要なビットを無効にするクリップ処理を行い、該クリップ処理後の信号を前記プッシュプル信号として出力するクリップ回路を備えていることを特徴とするLPP信号生成回路。請求項2に記載のLPP信号生成回路において、前記ウォブルピーク検波回路により生成されたウォブルピーク信号にオフセット信号を加算し、加算結果を前記所定の2値化閾値信号として出力する加算回路を備えていることを特徴とするLPP信号生成回路。光ディスクの記録面に対してレーザ光を照射したときの反射光を、光ディスクの径方向に並んだ複数の受光領域により受光し、内周側の受光領域の受光量に応じた第1の電圧と、外周側の受光領域の受光量に応じた第2の電圧とを出力する受光量取得部と、前記受光量取得部により出力された第1及び第2の電圧と、所定の基準信号とを受け、第1及び第2の電圧の差分を増幅した増幅信号に前記基準信号を加算した信号をプッシュプル信号として出力する差動増幅回路と、前記差動増幅回路により出力されたプッシュプル信号に対してピーク検波を行うことにより、ウォブル成分の包絡線を抽出してウォブルピーク信号を生成するウォブルピーク検波回路と、前記差動増幅回路により出力されたプッシュプル信号と所定の2値化閾値信号との大小関係を比較し、比較結果をランドプリピット信号として出力する2値化回路と、固定電圧から前記ウォブルピーク検波回路により生成されたウォブルピーク信号を引いた信号を、前記所定の基準信号として生成する基準信号生成部とを備えたLPP信号生成回路。請求項4に記載のLPP信号生成回路において、前記ウォブルピーク検波回路により生成されたウォブルピーク信号にオフセット信号を加算し、加算結果を前記所定の2値化閾値信号として出力する加算回路を備えていることを特徴とするLPP信号生成回路。請求項1~5のいずれか1項に記載のLPP信号生成回路を備えた光ディスク装置。しかし、上記特許文献1では、差分信号から打ち消す電圧を、LPPの検出タイミング直後の差分信号に基づいて決定する。しかしこれによると、ノイズ等をLPPとして誤検出したり、LPPの検出漏れが生じた場合等に、光ディスクの構成上、LPPがウォブル成分のすべてのピーク位置に存在しないことに起因して、差分信号に含まれるウォブル成分のピーク値を一定にできない。そのため、LPPの誤検出や検出漏れの連鎖を招くおそれがある。本発明は、かかる点に鑑みてなされたものであり、その目的とするところは、LPPの誤検出や検出漏れの連鎖を防止することにある。上記の課題を解決するため、本発明の第1の態様に係るLPP信号生成回路は、光ディスクの記録面に対してレーザ光を照射したときの反射光を、光ディスクの径方向に並んだ複数の受光領域により受光し、内周側の受光領域の受光量に応じた第1の電圧と、外周側の受光領域の受光量に応じた第2の電圧とを出力する受光量取得部と、前記受光量取得部により出力された第1の電圧に対してA/D変換を行い、第1のデジタル値を出力する第1のA/D変換器と、前記受光量取得部により出力された第2の電圧に対してA/D変換を行い、第2のデジタル値を出力する第2のA/D変換器と、前記第1及び第2のA/D変換器により出力された第1及び第2のデジタル値の差分を出力する第1の減算器と、前記第1の減算器により出力された差分からウォブル成分の包絡線を抽出してウォブルピーク信号を生成するウォブルピーク検波回路と、前記第1の減算器により出力された差分から、前記ウォブルピーク検波回路により生成されたウォブルピーク信号を引く第2の減算器を有し、該第2の減算器の出力に応じたプッシュプル信号を出力するプッシュプル信号出力回路と、前記プッシュプル信号出力回路により出力されたプッシュプル信号と、所定の2値化閾値信号との大小関係を比較し、比較結果をランドプリピット信号として出力する2値化回路とを備えたことを特徴とする。この第1の態様によると、プッシュプル信号の頂点のレベルをほぼ一定に保つことができ、LPPの検出に必要なプッシュプル信号のビット数が少なくなる。したがって、2値化回路によるデジタル処理に使用するビット数を少なくできる。したがって、回路規模の縮小によりコストを低減できるとともに、消費電力を削減できる。また、プッシュプル信号の生成に、LPPの検出タイミングを用いないので、LPPの誤検出や検出漏れがプッシュプル信号に影響を及ぼさない。したがって、上述したようなLPPの誤検出や検出漏れの連鎖を防止できる。また、本発明の第2の態様に係るLPP信号生成回路は、光ディスクの記録面に対してレーザ光を照射したときの反射光を、光ディスクの径方向に並んだ複数の受光領域により受光し、内周側の受光領域の受光量に応じた第1の電圧と、外周側の受光領域の受光量に応じた第2の電圧とを出力する受光量取得部と、前記受光量取得部により出力された第1及び第2の電圧と、所定の基準信号とを受け、第1及び第2の電圧の差分を増幅した増幅信号に前記基準信号を加算した信号をプッシュプル信号として出力する差動増幅回路と、前記差動増幅回路により出力されたプッシュプル信号に対してピーク検波を行うことにより、ウォブル成分の包絡線を抽出してウォブルピーク信号を生成するウォブルピーク検波回路と、前記差動増幅回路により出力されたプッシュプル信号と所定の2値化閾値信号との大小関係を比較し、比較結果をランドプリピット信号として出力する2値化回路と、固定電圧から前記ウォブルピーク検波回路により生成されたウォブルピーク信号を引いた信号を、前記所定の基準信号として生成する基準信号生成部とを備えたことを特徴とする。この第2の態様によると、基準信号の電圧が、固定電圧からウォブルピーク検波回路により生成されたウォブルピーク信号を引いたものとなるため、プッシュプル信号のピークレベルが一定になり、差動増幅回路に必要な出力DDynamicレンジが狭められる。したがって、差動増幅回路の回路規模の縮小によりコストを低減できるとともに、消費電力を削減できる。また、プッシュプル信号の生成に、LPPの検出タイミングを用いないので、LPPの誤検出や検出漏れがプッシュプル信号に影響を及ぼさない。したがって、上述したようなLPPの誤検出や検出漏れの連鎖を防止できる。本発明により、回路規模の縮小によりコストを低減できるとともに、消費電力を削減でき、かつLPPの誤検出や検出漏れの連鎖を防止できる。以下、本発明の実施形態について、図面を参照して説明する。なお、以下の各実施形態において、他の実施形態と同様の機能を有する構成要素については同一の符号を付して説明を省略する。《実施形態1》図1は、本発明の実施形態1に係る光ディスク装置100を示す。この光ディスク装置100は、レーザ光を光ディスク101に照射することにより情報の再生及び記録を行う。光ディスク101は、LPPを有する情報記録媒体であり、例えば、DVD-R、又はDVD-RWである。光ディスク装置100は、レーザダイオード102と、LPP信号生成回路103と、LPPデコード部104と、PLL補正制御部105と、ウォブル抽出部106と、ウォブルPLL107と、サーボ制御部108と、ディスクモータ109とを備えている。レーザダイオード102は、レーザ光を光ディスク101に照射する。LPP信号生成回路103は、LPPの検出時に立ち上がるLPP信号S4を生成する。詳しくは、LPP信号生成回路103は、受光量取得部111と、差動増幅回路112と、ウォブルピーク検波回路113と、CPU114と、オフセット信号生成回路115と、加算回路116と、コンパレータCMP:comparatorからなる2値化回路117と、基準信号生成部118とを備えている。受光量取得部111は、光ディスク101の記録面に対してレーザ光を照射したときの反射光を、光ディスク101の径方向に並んだ複数の受光領域により受光し、内周側の受光領域の受光量に応じた第1の電圧Vpiと、外周側の受光領域の受光量に応じた第2の電圧Vniとを出力する。詳しくは、受光量取得部111は、4分割フォトディテクタ120と、第1及び第2の加算増幅回路121a,121bとを備えている。4分割フォトディテクタ120と、上記レーザダイオード102とは、光ピックアップ110に内蔵されている。4分割フォトディテクタ120は、内周側に2つ、外周側に2つの合計4つの受光領域に分割された受光面を有し、各受光領域に生じた電流を電圧に変換して出力する。つまり、4分割フォトディテクタ120は、各受光領域の受光量に応じた電圧を出力する。第1の加算増幅回路121aは、内周側の2つの受光領域の受光量に応じた電圧を4分割フォトディテクタ120から受け、これら2つの電圧を加算増幅して第1の電圧Vpiを出力する。ここで、第1の加算増幅回路121aのゲインをA1、内周側の2つの受光領域の受光量のうちの一方をVin1、他方をVin2、4分割フォトディテクタ120の固定基準電圧をVrefpu図示せずとすると、以下の式が成り立つ。この第1の加算増幅回路121aには、後述する固定電圧出力部118aにより出力された固定電圧Vreffixが入力される。Vpi=A1×{Vin1-Vref_puVin2-Vref_pu}Vref_fix第2の加算増幅回路121bは、外周側の2つの受光領域の受光量に応じた電圧を4分割フォトディテクタ120から受け、これら2つの電圧を加算増幅して第2の電圧Vniを出力する。ここで、第2の加算増幅回路121bのゲインをA2、外周側の2つの受光領域の受光量のうちの一方をVout1、他方をVout2、4分割フォトディテクタ120の固定基準電圧をVrefpu図示せずとすると、以下の式が成り立つ。この第2の加算増幅回路121bには、後述する固定電圧出力部118aにより出力された固定電圧Vreffixが入力される。Vni=A2×{Vout1-Vref_puVout2-Vref_pu}Vref_fix差動増幅回路112は、受光量取得部111により出力された第1及び第2の電圧VpiVniと、後述する基準信号とを受け、第1及び第2の電圧VpiVniの差分を増幅した増幅信号から後述する基準信号を加算した信号をプッシュプル信号S1として出力する。第1の電圧Vpiが差動増幅回路112の非反転入力端子に入力される一方、第2の電圧Vniが差動増幅回路112の反転入力端子に入力される。上記基準信号は、後で詳述する基準信号生成部118により生成される。また、記録時には記録パルス成分の除去、記録済み領域の再生時には再生信号に相当するRF成分の除去がプッシュプル信号S1に対して施される。ここで、差動増幅回路112のゲインをA、基準信号の電圧をVrefpeak、プッシュプル信号S1の電圧をVoS1とすると、以下の式1が成り立つ。Vo_S1=A×Vpi-VniVref_peak式1なお、本実施形態1では、第1の電圧Vpiを差動増幅回路112の非反転入力端子に入力する一方、第2の電圧Vniを差動増幅回路112の反転入力端子に入力したが、反対に、第1の電圧Vpiを差動増幅回路112の反転入力端子に入力し、第2の電圧Vniを差動増幅回路112の非反転入力端子に入力してもよい。ウォブルピーク検波回路113は、例えば、CR回路等で構成される包絡線検波回路であり、差動増幅回路112により出力されたプッシュプル信号S1に対してピーク検波を行うことにより、ウォブル成分の包絡線を抽出してウォブルピーク信号S2を生成する。プッシュプル信号S1には、ウォブルピーク検波回路113によるピーク検波によってその包絡線が抽出されるべきターゲット信号と、ターゲット信号の周波数成分以外の周波数成分を有する不要周波数成分とが含まれる。ターゲット信号は、ウォブル成分であり、不要周波数成分には、LPP成分やその他のノイズが含まれる。ウォブルピーク信号S2は、ほぼ、プッシュプル信号S1に含まれるウォブル成分の包絡線となる。CPU114は、オフセット信号のレベルを示すオフセット値を出力する。オフセット信号生成回路115は、CPU114により出力されたオフセット値に基づいて、オフセット信号を生成する。加算回路116は、ウォブルピーク検波回路113により生成されたウォブルピーク信号S2に、オフセット信号生成回路115により生成されたオフセット信号を加算し、加算結果を2値化閾値信号S3として出力する。2値化回路117は、差動増幅回路112により出力されたプッシュプル信号S1と加算回路116により出力された2値化閾値信号S3との大小関係を比較し、比較結果をLPP信号S4として出力する。具体的には、LPP信号S4は、プッシュプル信号S1が2値化閾値信号S3よりも高いレベルを有している場合に立ち上がるパルス信号である。基準信号生成部118は、固定電圧Vreffixの2倍の固定電圧から、ウォブルピーク検波回路113により生成されたウォブルピーク信号S2を引いた信号を、所定の基準信号として生成する。詳しくは、基準信号生成部118は、固定電圧出力部118aと基準信号出力部118bとを備えている。固定電圧出力部118aは、固定電圧Vreffixを出力する。この固定電圧Vreffixは、各回路のDレンジを有効に使用するため、例えば、第1及び第2の加算増幅回路121a,121bと差動増幅回路112の電源電圧の1/2の値に設定されている。基準信号出力部118bは、固定電圧Vreffixとウォブルピーク信号S2の電圧とに基づいて、基準信号を出力する。基準信号の電圧Vrefpeakは、固定電圧Vreffixの2倍からウォブルピーク信号S2の電圧を引いたものである。つまり、ウォブルピーク信号S2の電圧をVS2とすると、以下の式2が成り立つ。Vref_peak=2×Vref_fix-V_S2式2ここで、上記式1に式2を代入すると、以下の式3が得られる。Vo_S1=A×Vpi-Vni2×Vref_fix-V_S2式3この式3を変形すると、次の式4のようになる。Vo_S1={A×Vpi-VniVref_fix}-V_S2Vref_fix式4式4の{}内の電圧は、差動増幅回路112に固定電圧Vreffixを基準信号として入力した場合のプッシュプル信号S1の電圧と等しくなる。この電圧から、ウォブルピーク信号S2の電圧VS2を減算し、さらに固定電圧Vreffixを加算した値が、プッシュプル信号S1の電圧値となるので、プッシュプル信号S1のウォブル成分のピーク値は、固定電圧Vreffixのレベルに応じたものとなる。LPPデコード部104は、LPP信号生成回路103により生成されたLPP信号S4に基づいて、アドレス情報を取得する。このアドレス情報は、CPU114に送られ、CPU114は、このアドレス情報と、再生動作中と記録動作中のいずれであるか等のドライブ状態とに応じて、PLL補正制御部105のゲインやPLLホールド等を示すPLL補正制御情報を生成する。PLL補正制御部105は、LPP信号生成回路103により生成されたLPP信号S4、及びCPU114により生成されたPLL補正制御情報に基づいて、ウォブルPLL107を制御する。ウォブル抽出部106は、LPP信号生成回路103の差動増幅回路112により出力されたプッシュプル信号S1からウォブル成分を抽出し、ウォブル信号を出力する。具体的には、ウォブル抽出部106は、例えばバンドパスフィルタで構成され、高周波成分と低周波成分の除去を行う。プッシュプル信号S1の高周波成分は、LPP成分と、記録動作時の記録パルス残留成分又は再生動作時のRF残留成分とからなる。プッシュプル信号S1の低周波成分は、サーボ制御により除去しきれなかった直流的なオフセット成分からなる。ウォブルPLL107は、ウォブル抽出部106により出力されたウォブル信号に基づいてウォブル基準クロックを生成する。ウォブルPLL107は、例えば、PLL回路からなる。前記ウォブル信号とウォブル基準クロックの位相は同期し、ウォブル基準クロックの周波数は、ウォブル信号の周波数を逓倍したものとなる。このウォブル基準クロックは、光ディスク101に情報を記録するための記録動作回路、ウォブル信号及びアドレス情報の生成を行う回路ウォブル抽出部106、LPPデコード部104、及びPLL補正制御部105の動作クロックとして用いられる。サーボ制御部108は、ウォブルPLL107により生成されたウォブル基準クロックの周波数に基づいて、光ディスク101を所定の回転数に維持するための回転制御信号を生成する。また、サーボ制御部108は、4分割フォトディテクタ120の4つの受光領域の受光量に応じた電圧を4分割フォトディテクタ120から受け、光ディスク101に予め形成されている案内溝に対し、レーザ光の照射スポットをディスク半径方向に追従させるため、トラッキングエラー信号を生成する。このトラッキングエラー信号は、トラッキングサーボ動作制御に用いられる。また、サーボ制御部108は、シーク動作を制御する。シーク動作は、光ディスク101の目標アドレス位置に照射スポットを移動させるために光ピックアップ110全体をディスク半径方向に移動させる動作である。サーボ制御部108は、CPU114との間でサーボ制御情報の双方向通信を行い、トラッキングシーク制御信号を光ピックアップ110に出力することにより、シーク動作の制御を実現する。ここで、シーク動作の制御について詳細に説明する。シーク動作は、CPU114によるサーボ制御部108へのシーク動作指示により開始する。また、シーク動作が完了すると、その完了がサーボ制御部108によりCPU114に通知され、これに応じて、CPU114は、LPPデコード部104により取得されたアドレス情報を確認し、照射スポットがシーク動作の目標アドレスへ到達したか否かを判断する。CPU114は、目標アドレスへの到達を確認できた場合には、シーク動作を終了するようサーボ制御部108に指示する一方、目標アドレスへの到達を確認できない場合には、現在のアドレスから目標アドレスへのシーク動作指示をサーボ制御部108に対して再び行う。ディスクモータ109は、サーボ制御部108により生成された回転制御信号に基づいて、光ディスク101の回転制御を行う。図2は、本発明の実施形態1に係るLPP信号生成回路103の信号波形を示す。図2中、SLP1、SLP2、SLP3は、LPP成分を示し、WBLは、ウォブル成分を示す。また、SOFSは、オフセット信号のレベルであり、D1は、差動増幅回路112に必要な出力Dレンジである。したがって、本実施形態1によれば、基準信号の電圧Vrefpeakが、固定電圧Vreffixの2倍からウォブルピーク検波回路113により生成されたウォブルピーク信号S2を引いたものとなるため、図2に示すように、プッシュプル信号S1のウォブル成分WBLのピークレベルが一定になる。また、基準信号の電圧Vrefpeakを式2に示すように設定するので、ウォブル成分WBLのピークレベルを固定電圧Vreffixと同一にできる。したがって、差動増幅回路112に必要な出力Dレンジは、図2においてD1で示すように、ウォブル成分WBLのピークレベルを含む狭い範囲をLPP成分の範囲に加えたものとなる。また、ウォブル成分WBLのピークレベルを一定にしたプッシュプル信号S1の生成に、LPPの検出タイミングを用いないので、LPPの誤検出や検出漏れがプッシュプル信号S1に影響を及ぼさない。したがって、特許文献1のようなLPPの誤検出や検出漏れの連鎖を防止でき、その結果、LPPの誤検出や検出漏れを減らすことができる。図3は、参考例に係るLPP信号生成回路303を示す。このLPP信号生成回路303では、固定電圧出力部118aにより出力された固定電圧Vreffixが、差動増幅回路112に基準信号として直接入力される。その他の構成は、実施形態1のLPP信号生成回路103と同じであるので、同一の構成には同一の符号を付してその詳細な説明を省略する。かかる場合、図4に示すように、基準信号の電圧が第1及び第2の電圧VpiVniに依存せず、一定であるので、プッシュプル信号S1のウォブル成分WBLのDC成分振幅中心が固定電圧Vreffixで一定となる一方、ピークレベルが変動する。したがって、差動増幅回路112に必要な出力Dレンジは、図4においてD31で示すように、ウォブル成分WBLの半分の振幅範囲とLPP成分の振幅範囲を加えたものに、さらにプッシュプル信号S1に重畳し、かつサーボ制御により除去しきれない直流的なオフセット成分の範囲図4に記載のOffsetを加えたものとなる。これに対し、本実施形態1では、差動増幅回路112に必要な出力Dレンジが、図3の差動増幅回路112に求められるDレンジの約半分となる。したがって、差動増幅回路112の回路規模の縮小によりコストを低減できるとともに、消費電力を削減できる。また、一般に、光ディスク101のLPPはランド部に設けられているので、LPPに隣接するウォブルはLPPの干渉を受け、ウォブル信号にジッタ成分が現れる。このジッタ成分は、ウォブル信号と周波数成分が近いため、ウォブル抽出部106による除去が困難である。ウォブルPLL107に、このLPPの干渉を受けたウォブル信号が入力されると、ウォブル基準クロックにもジッタが生じうる。これにより、記録動作時に、記録データを生成するための動作クロックや回転制御にジッタの影響が及び、記録性能が悪化したり、ジッタを含むデータが記録されて記録後の再生時に再生性能が悪化するおそれがある。そこで、ジッタ成分を含むウォブル信号のウォブル基準クロックへの影響を低下させる方法として、PLL補正制御部105がLPP検出時にウォブルPLL107のゲインを下げる補正制御を行うことや、LPP検出時にウォブルPLL107の動作をホールドする補正制御を行うことが考えられる。しかし、これらの方法では、LPPの誤検出や検出漏れが生じた場合に、誤ったタイミングでウォブルPLL107のゲイン調整やホールド制御が行われ、ウォブル基準クロックの周波数や位相にずれが生じる可能性がある。これらの手段に対し、本実施形態1によれば、LPP信号生成回路103において、LPPの誤検出や検出漏れが防止されるので、再生動作時に光ディスク101からの再生データから生成されていた再生クロック図示せずと、記録動作時のウォブル信号に基づいて生成されたウォブル基準クロックとの間で、周波数及び位相を一致させることができる。したがって、追加記録を行う場合に、追加前の記録データに対し追加データを正確に書きつなぐことができる。さらには、この正確な書きつなぎによって、追加前の記録データから得られる再生クロックと、追加データの再生時に得られる再生クロックとを同期させることができるので、記録後の再生動作時における再生性能を向上させることができる。さらに、LPPの誤検出や検出漏れが頻繁な光ディスク装置では、LPPの検出により得られるアドレス情報も誤ったものとなる可能性が高いため、アドレス情報の連続性を監視する等の機能をCPU114に設ける必要がある。このような機能を備えたCPU114は、安定して正しくLPPを検出できていると確認できるまでシーク動作を指示できない。また、誤ったアドレス情報に基づいて、CPU114がシーク動作の指示を繰り返す可能性もある。これに対し、本実施形態1によると、LPPの誤検出や検出漏れが防止されるので、目標アドレスへの到達判断として用いられるアドレス情報をLPPの検出により正しく取得できる可能性が高い。したがって、アドレス情報の連続性を監視する等の機能をCPU114に設けず、CPU114によるシーク動作指示の迅速化を実現できる。《実施形態1の変形例》なお、上記実施形態1において、図5に示すように、2値化回路117に入力される2値化閾値信号S3を固定信号としてもよい。《実施形態2》図6は、本発明の実施形態2に係る光ディスク装置600を示す。本発明の実施形態2に係る光ディスク装置600は、実施形態1に係るLPP信号生成回路103に代えて、LPP信号生成回路601を備えている。このLPP信号生成回路601は、実施形態1と同じ受光量取得部111と、第1及び第2のA/D変換器611a,611bと、第1の減算器603と、ウォブルピーク検波回路604と、プッシュプル信号出力回路605aと、CPU114と、閾値信号生成回路608と、コンパレータからなる2値化回路609とを備えている。このLPP信号生成回路601では、第1及び第2のA/D変換器611a,611bよりも後段の信号処理が、デジタル回路により行われる。第1のA/D変換器611aは、第1の加算増幅回路121aにより出力された第1の電圧Vpiに対してA/D変換を行って第1のデジタル値を出力する。この第1のデジタル値は、内周側の2つの受光領域の受光量に応じた値となる。一方、第2のA/D変換器611bは、第2の加算増幅回路121bにより出力された第2の電圧Vniに対してA/D変換を行って第2のデジタル値を出力する。この第2のデジタル値は、外周側の2つの受光領域の受光量に応じた値となる。第1の減算器603は、第1及び第2のA/D変換器611a,611bにより出力された第1及び第2のデジタル値の差分を、調整前プッシュプル信号S61として出力する。また、図示しないが、記録時には記録パルス成分の除去、記録済み領域の再生時には再生信号に相当するRF成分の除去が調整前プッシュプル信号S61に対して施される。ウォブルピーク検波回路604は、例えば、国際公開第2010/055695号パンフレットに示された検波器等で構成され、第1の減算器603により出力された差分調整前プッシュプル信号S61からウォブル成分の包絡線を抽出してウォブルピーク信号S62を生成する。ここで、調整前プッシュプル信号S61にウォブル成分よりも低周波数の電圧変動成分が含まれている場合、ウォブルピーク信号S62は、主に電圧変動成分を含んだ信号となる。実施形態1と同様に、調整前プッシュプル信号S61には、ウォブルピーク検波回路604による検波によってその包絡線が抽出されるべきターゲット信号と、ターゲット信号の周波数成分以外の周波数成分を有する不要周波数成分とを含む。ターゲット信号は、ウォブル成分であり、不要周波数成分には、LPP成分やその他のノイズが含まれる。ウォブルピーク信号S62は、ほぼ、調整前プッシュプル信号S61に含まれるウォブル成分の包絡線となる。プッシュプル信号出力回路605aは、第2の減算器605と、クリップ回路606とを備え、第2の減算器605の出力に応じたプッシュプル信号S64後述を出力する。第2の減算器605は、第1の減算器603により出力された調整前プッシュプル信号S61から、ウォブルピーク検波回路604により生成されたウォブルピーク信号S62を引き、調整後プッシュプル信号S63を出力する。この調整後プッシュプル信号S63は、ウォブルピーク検波回路604による検出が可能な電圧変動成分が除去された信号であり、除去される電圧変動成分は、ウォブル信号よりも低い周波数を有する。クリップ回路606は、第2の減算器605により出力された調整後プッシュプル信号S63に対し、ウォブル信号のピークレベルを0レベルとして、負のビット成分を0レベルに固定するクリップ処理を行い、プッシュプル信号S64として出力する。なお、クリップ処理は、負のビットを0レベルに固定する処理に限らず、例えば、負のビットを除去する処理であってもよいし、負のビットのうち所定の下位ビットを無効にする処理であってもよいし、負の全てのビットと正の所定の上位ビットとを無効にする処理であってもよい。つまり、ここでのクリップ処理は、後述する2値化回路609によるLPPの検出に不必要なビットを無効にする処理であればよい。閾値信号生成回路608は、CPU114により出力されたオフセット値に応じた2値化閾値信号S65を出力する。2値化回路609は、プッシュプル信号出力回路605aにより出力されたプッシュプル信号S64、すなわち前記クリップ回路606によるクリップ処理後のプッシュプル信号S64と、閾値信号生成回路608により出力された2値化閾値信号S65との大小関係を比較し、比較結果をLPP信号S66として出力する。具体的には、LPP信号S66は、プッシュプル信号S64が2値化閾値信号S65よりも高いレベルを有している場合に立ち上がるパルス信号である。また、本実施形態2に係る光ディスク装置600は、ウォブル抽出部106に代えて、ウォブル抽出部616を備えている。このウォブル抽出部616は、デジタル信号である調整前プッシュプル信号S61に基づいて、ウォブル信号を生成する。図7は、本発明の実施形態2に係るLPP信号生成回路601内の信号の波形を示す。まず、調整前プッシュプル信号S61に、ウォブル成分よりも低周波数の電圧変動成分が含まれている場合、図7aに示すように、前記電圧変動成分に応じて時間の経過とともに変化するウォブルピーク信号S62が得られる。第2の減算器605が、調整前プッシュプル信号S61から、ウォブルピーク信号S62を引くと、図7bに示すように、頂点のレベルが一定に保たれた調整後プッシュプル信号S63が得られる。したがって、2値化回路609によるLPP信号S66の生成に必要な信号成分は、D61で示す範囲の信号となる。そして、クリップ回路606により、このD61で示す範囲の信号成分のみを抽出するクリップ処理が行われ、クリップ処理後のプッシュプル信号S64に対して2値化閾値信号S65との比較が行われる。図7cに示すように、クリップ処理後のプッシュプル信号S64の振幅は、ウォブル成分のピークを含む狭い範囲を、LPP成分の範囲に加えたものとなるので、2値化回路609によるデジタル処理に必要なビット数が、調整後プッシュプル信号S63をそのまま2値化処理に使用する場合に比べて約半分となる。したがって、回路規模の縮小によりコストを低減できるとともに、消費電力を削減できる。また、実施形態1と同様に、2値化回路609に入力されるプッシュプル信号S64の生成に、LPPの検出タイミングを用いないので、LPPの誤検出や検出漏れがプッシュプル信号S64に影響を及ぼさない。したがって、特許文献1のようなLPPの誤検出や検出漏れの連鎖を防止できる。また、実施形態1と同様の効果に加え、ウォブルピーク検波や電圧変動成分の除去処理をデジタル処理としているため、実施形態1に比べ、アナログ素子の定数バラツキやアナログ回路の応答特性を考慮する手間を省けるとともに、LPP信号生成回路601の構成を簡素化できる。《実施形態2の変形例》なお、上記実施形態2において、図8に示すように、2値化回路609に入力される2値化閾値信号S65を固定信号としてもよい。また、上記実施形態2において、クリップ処理後のプッシュプル信号S64の振幅を増幅する増幅回路をクリップ回路606の後段に設け、この増幅回路の出力が2値化回路609に入力されて2値化閾値信号S65と比較されるようにしてもよい。かかる場合、プッシュプル信号S64はデジタル信号であるため、その増幅量が2のn乗nは正の整数であれば、プッシュプル信号S64の最下位ビットとして0を付加する簡素な構成で増幅回路を実現できる。また、上記実施形態2において、図9に示すように、実施形態1と同様に、CPU114により出力されたオフセット値に応じたオフセット信号を出力するオフセット信号生成回路901と、該オフセット信号生成回路901により出力されたオフセット信号を上記ウォブルピーク信号S62に加算し、加算結果を上記2値化閾値信号S65として出力する加算回路902とを設けてもよい。《実施形態3》図10は、本発明の実施形態3に係る光ディスク装置1000を示す。この光ディスク装置1000は、実施形態2のプッシュプル信号出力回路605aに代えて、プッシュプル信号出力回路1001を備えている。このプッシュプル信号出力回路1001は、クリップ回路606を備えておらず、第2の減算器605により出力された調整後プッシュプル信号S63をそのまま出力する点で、実施形態2のプッシュプル信号出力回路605aと異なっている。したがって、2値化回路609には、調整後プッシュプル信号S63がクリップ処理を経ずに入力されるので、閾値信号生成回路608、及び2値化回路609によるデジタル処理に、調整後プッシュプル信号S63の振幅分を含んだ、図11においてD101で示す範囲分のビット幅が必要になる。ここで、閾値信号生成回路608は、2値化閾値信号S65の生成により、例えば、少なくとも図11においてD101で示す範囲分のビット幅に対応する範囲で、CPU114による指示に応じて閾値レベルを可変に設定できるように構成される。なお、このように閾値信号生成回路608を構成する代わりに、図示しないウォブルボトム検波回路図示せずを設け、このウォブルボトム検波回路が、調整後プッシュプル信号S63からウォブル成分の包絡線を抽出することにより、調整後プッシュプル信号S63のボトムレベルを示すウォブルボトム信号を生成してその信号レベルをCPU114に通知し、閾値信号生成回路608が、CPU114により出力されたオフセット値に応じた2値化閾値信号S65を、調整後プッシュプル信号S63のボトムレベルを0レベルとして出力するようにしてもよい。なお、このウォブルボトム検波回路は、上記ウォブルピーク検波回路604と同様の構成で実現できる。本実施形態3によると、閾値信号生成回路608、及び2値化回路609に必要なビット幅が大きくなるため、2値化回路609の回路規模は大きくなるが、実施形態2と同様に、LPPの誤検出や検出漏れの連鎖を防止する効果が得られる。《実施形態3の変形例》また、上記実施形態3においても、図12に示すように、CPU114により出力されたオフセット値に応じたオフセット信号を出力するオフセット信号生成回路901と、該オフセット信号生成回路901により出力されたオフセット信号を上記ウォブルピーク信号S62に加算し、加算結果を上記2値化閾値信号S65として出力する加算回路902とを設けてもよい。本変形例によると、オフセット信号生成回路901により出力されるオフセット信号のレベルが、ウォブルピーク信号S62のレベルより高い可変な範囲となるので、オフセット信号生成回路901によるデジタル処理に必要なビット幅を、実施形態3の閾値信号生成回路608に必要なビット幅よりも小さくできる。"