マトリクス状に配置された複数の画素電極と、前記画素電極の行に沿って延びたゲート線と、前記画素電極の列に沿って延びた信号線と、前記画素電極の行に沿って延び、前記画素電極へ容量結合による電圧を重畳する補助容量線と、前記ゲート線に印加される電圧により前記信号線と対応する前記画素電極との接続を切替える画素スイッチと、液晶層を介して前記複数の画素電極と対向した対向電極と、前記ゲート線、前記信号線、および前記補助容量線を駆動する駆動部と、前記駆動部を制御する制御回路と、を備え、前記制御回路は、通常表示期間前において、前記ゲート線を順次駆動して信号線から画素電極への書き込みを行うと共に、前記信号線から前記画素電極への書き込み後に前記補助容量線の電位を変化させ容量結合による電圧を前記画素電極へ重畳する液晶表示装置。液晶モードはOCBである請求項1記載の液晶表示装置。制御回路は、前記転移駆動において、前記ゲート線を順次駆動する期間の前後において、前記ゲート線の全てを選択駆動する移行期間を設け、前記移行期間において前記対向電極に印加する電圧を切替える請求項1又は請求項2記載の液晶表示装置。前記転移駆動において、前記ゲート線が順次駆動される期間は、前記対向電極に負の電圧を印加するとともにソース出力電圧範囲の最大の電圧を前記信号線に印加する転移負期間と、前記対向電極に正の電圧を印加するとともにソース出力電圧範囲の最小の電圧を前記信号線に印加する転移正期間とを含む請求項1乃至請求項3のいずれか1項記載の液晶表示装置。前記画素電極は、その外周のうち前記信号線と略平行な辺の中央部に設けられた凹部を備え、前記信号線は、前記凹部と重なる凸部を備える請求項1乃至請求項4のいずれか1項記載の液晶表示装置。マトリクス状に配置された複数の画素電極と、前記画素電極の行に沿って延びたゲート線と、前記画素電極の列に沿って延びた信号線と、前記画素電極の行に沿って延び、前記画素電極へ容量結合による電圧を重畳する補助容量線と、前記ゲート線に印加される電圧により前記信号線と対応する前記画素電極との接続を切替える画素スイッチと、液晶層を介して前記複数の画素電極と対向した対向電極と、前記ゲート線、前記信号線、および前記補助容量線を駆動する駆動部と、前記駆動部を制御する制御回路と、を備えた液晶表示装置の駆動方法であって、通常表示期間前において、前記制御回路は、前記駆動部を制御して前記ゲート線の全てを選択駆動するとともに前記対向電極に印加する電圧を切り替え、前記ゲート線を順次駆動して信号線から画素電極への書き込みを行うと共に、前記信号線から前記画素電極への書き込み後に前記補助容量線の電位を変化させ容量結合による電圧を前記画素電極へ重畳する液晶表示装置の駆動方法。本発明の実施形態は、上記事情を鑑みて成されたものであって、転移駆動を短時間でかつ低電圧で、効率的に行う液晶表示装置およびその駆動方法を提供することを目的とする。実施形態によれば、マトリクス状に配置された複数の画素電極と、前記画素電極の行に沿って延びたゲート線と、前記画素電極の列に沿って延びた信号線と、前記画素電極の行に沿って延び、前記画素電極へ容量結合による電圧を重畳する補助容量線と、前記ゲート線に印加される電圧により前記信号線と対応する前記画素電極との接続を切替える画素スイッチと、液晶層を介して前記複数の画素電極と対向した対向電極と、前記ゲート線、前記信号線、および前記補助容量線を駆動する駆動部と、前記駆動部を制御する制御回路と、を備え、前記制御回路は、通常表示期間前において、前記ゲート線を順次駆動して信号線から画素電極への書き込みを行うと共に、前記信号線から前記画素電極への書き込み後に前記補助容量線の電位を変化させ容量結合による電圧を前記画素電極へ重畳する液晶表示装置が提供される。以下、実施形態について、図面を参照して説明する。図1は、一実施形態の液晶表示装置の一構成例を概略的に示す図である。本実施形態に係る液晶表示装置は、複数の表示画素PXからなる表示部DYPを備えた液晶表示パネルとLPN、液晶表示パネルLPNの表示部DYPを照明するように配置されたバックライトBLと、液晶表示パネルLPNとバックライトBLとを制御する制御回路CTRと、を備えている。液晶表示パネルLPNは、一対の基板、すなわち、アレイ基板AR図3乃至図5に示すおよび対向基板CT図3乃至図5に示すと、アレイ基板ARおよび対向基板CT間に挟持された液晶層LQ図3乃至図5に示すと、を有している。本実施形態に係る液晶表示装置はカラー表示タイプの液晶表示装置であって、複数の表示画素PXは、複数の色表示画素を含んでいる。図1に示す液晶表示装置は、赤色を表示する赤色表示画素PXR、緑色を表示する緑色表示画素PXG、および、青色を表示する青色表示画素PXBを含む。各色表示画素は、信号線Sが延びる方向と略平行に並んで配置されている。アレイ基板ARは、例えばガラス等の透明絶縁基板を有している。この透明絶縁基板上には、各表示画素PXにおいて画素電極PEが配置されている。さらに、アレイ基板ARは、複数の画素電極PEが配列する行に沿って配置された複数のゲート線GG1~GM、複数の画素電極PE間を複数の画素電極PEが配列する列に沿って延びる複数の信号線SS1~SN、ゲート線Gと略平行に延びる補助容量線CsCs1~CsM1および、これらゲート線Gおよび信号線Sの交差位置近傍に配置された複数の画素スイッチSWを有している。各画素スイッチSWは、例えば、スイッチング素子として薄膜トランジスタTFTを含む。画素スイッチSWのゲートはゲート線Gと電気的に接続されあるいは一体に形成されている。画素スイッチSWのソースは信号線Sと電気的に接続されあるいは一体に形成されている。画素スイッチSWのドレインは画素電極PEと電気的に接続されあるいは一体に形成されている。すなわち、画素スイッチSWのソース-ドレインパスは信号線Sおよび画素電極PE間に接続されている。各画素スイッチSWは、各々対応ゲート線Gを介して駆動されたときに対応信号線Sおよび対応画素電極PE間で導通する。液晶表示パネルLPNは、複数の画素スイッチSWを例えば行単位に導通させるように複数のゲート線G1~GMを順次駆動するとともに複数の補助容量線Cs1~CsM1も駆動する第1ドライバゲート/Csドライバ10、および各行の画素スイッチSWが対応ゲート線Gの駆動によって導通する期間において映像信号あるいは非映像信号を複数の信号線S1~SNにそれぞれ出力する第2ドライバソースドライバ20を備えている。第1ドライバ10および第2ドライバ20は、ゲート線G、信号線S、および補助容量線Csを駆動する駆動部である。第1ドライバ10および第2ドライバ20は、外付けのIC形状にする場合や、アレイ基板AR上に内蔵回路として造りこむ場合がある。本実施形態に係る液晶表示装置では、第1ドライバ10および第2ドライバ20は表示部DYPの周囲に配置され、制御回路CTRにより制御される。なお図1では、第1ドライバ10が紙面に向かって表示部DYPの左側に配置されているが、場合によっては右側に配置されていることもある。あるいは同一の機能をもつ2つの第1ドライバ10が左右両側に対称な形で配置されていることもある。あるいは、ゲート線を駆動する機能と補助容量線Csを駆動する機能に分離してそれぞれ左右に分けて配置されていることもある。対向基板CTは、例えば、ガラス等の透明絶縁基板上に配置された赤、緑、青の着色層からなるカラーフィルタ図示せず、および複数の画素電極PEに対向してカラーフィルタ上に配置される対向電極図示せず等を有している。各画素電極PEおよび対向電極CEは例えばITO等の透明電極材料からなるとともに、互いに平行な方向にラビング処理される一対の配向膜図示せずでそれぞれ覆われている。各画素電極PEおよび対向電極CEは、画素電極PEおよび対向電極CEからの電界に対応した液晶分子配列に制御される液晶層LQの一部である画素領域と共に表示画素PXを構成する。複数の色表示画素は、それぞれに配置された着色層の色に応じて分類される。赤色表示画素は赤の着色層を含む。緑色表示画素は緑の着色層を含む。青色表示画素は青の着色層を含む。複数の表示画素PXは各々画素電極PEおよび対向電極CE間に保持される液晶層LQによって構成される液晶容量図示せずを有する。液晶容量は、液晶材料の比誘電率、画素電極面積、液晶セルギャップによって決まる。第2ドライバ20によって信号線Sに印加された電圧以下、ソース電圧というは、対応する画素スイッチSWを介して選択行の表示画素PXの画素電極PEに印加される。画素電極PEに印加された電圧画素電位と対向電極CEに印加された対向電圧Vcomとの電位差が液晶容量に保持される。また、絶縁膜を介して積層される画素電極PEあるいはスイッチング素子の半導体層の一部と、ゲート線Gと略平行に延びるように配置された補助容量線CsCs1~CsM1とによって、補助容量Cstが構成される。画素電極PEへの信号書き込み後の保持期間において、補助容量Cstは液晶容量に結合する。なお、補助容量Cstが画素電極PEに対して上側信号線Sが延びる方向の一方側の補助容量線Csに接続される場合と、画素電極PEに対して下側信号線Sが延びる方向の他方側の補助容量線Csに接続される場合とがあるが、補助容量Cstの出力する補助容量線Csは、補助容量線Csの負荷が各行で概ね均一になるように適宜配分されている。制御回路CTRは、通常の表示動作において、外部信号源から入力される同期信号に基づいて発生される制御信号を第1ドライバ10に出力し、外部信号源から入力される同期信号に基づいて発生される制御信号、および外部信号源から入力される映像信号または黒挿入用の逆転移防止信号を第2ドライバ20に出力する。さらに、制御回路は、対向電極に印加される対向電圧Vcomを対向基板CTの対向電極CEに対して出力する。また、制御回路CTRは、電源投入後の立ち上げ時に、表示に先立って行われる転移駆動においても、それを行うために必要な制御信号を第1ドライバ10に出力し、転移用の電圧信号を第2ドライバ20に出力する。さらに、対向基板CTの対向電極CEに対しても、転移駆動を行うために必要な電圧波形を出力する。この転移駆動に関しては、後に詳述する。制御回路CTRから第1ドライバ10に対して出力される制御信号には、第1ドライバ10のシフトレジスタの動作を制御するためのスタートパルス信号およびクロック信号や、容量結合カップリングによる重畳電圧の極性を制御するためのCs極性制御信号などが含まれる。次に、図2乃至図5を用いて液晶表示装置の画素レイアウトについて説明する。図2は、本実施形態の液晶表示装置の画素レイアウトの一例を示す図であり、図1の画素配列において破線で囲んだ2画素画素A、画素Bに対応する部分を描いたものである。画素電極PEは、信号線Sと補助容量線Csとに囲まれた領域に配置され、信号線Sおよび補助容量線Csの一部と重複して配置されている。画素スイッチSWは、信号線Sの下層においてゲート線Gと交差するように補助容量線Csの下層まで延びるとともに、補助容量線Csの下層において補助容量線Csが延びる方向に延びたT字形状の半導体層PSを備えている。半導体層PSは、ゲート線Gと交差する部分の一方側に設けられたコンタクトホールHL2において信号線Sと電気的に接続している。半導体層PSは、ゲート線と交差する部分の他方側において補助容量線Cs側に延び、半導体層PSと画素電極PEとが重なる部分に設けられたコンタクトホールHL1において画素電極PEと電気的に接続している。本実施形態では画素スイッチSWは半導体層PSとしてポリシリコン層を備えているがアモルファスシリコン層であってもよい。半導体層PSは、信号線Sの下層から、対応する表示画素PXの補助容量Cstが接続する補助容量線Cs側へ延びている。したがって、画素Aの画素電極PEと信号線Sとの接続を切替える画素スイッチSWの半導体層PSは、信号線Sの下層から上側の補助容量線Csに向かって延び、上側の補助容量線Csの下層において補助容量線Csが延びる方向に延びている。画素Bの画素電極PEと信号線Sとの接続を切替える画素スイッチSWの半導体層PSは、信号線Sの下層から下側の補助容量線Csに向かって延び、下側の補助容量線Csの下層において補助容量線Csが延びる方向に延びている。画素電極PEは、その長手方向信号線Sが延びる方向における略中央部に設けられた凹部PEAを有している。凹部PEAは、ゲート線Gが延びる方向における画素電極PEの両端部に設けられている。従って、ゲート線Gが延びる方向において隣接して配置された画素電極PEの凹部PEAは対向する位置に配置されている。信号線Sは、画素電極PEの凹部PEAと重なる位置に設けられた凸部SAを有している。信号線Sの凸部SAは画素電極PEの凹部PEA全体と重なるように配置されている。ゲート線Gは、画素電極PEの長手方向における略中央部において信号線Sと交差するように延びている。ゲート線Gは、画素電極PEの凹部PEAおよび信号線Sの凸部SAと重なる位置に配置されている。図2および図3にあるように、補助容量Cstは、半導体層例えばポリシリコンp-Si層PSの電極半導体層電極と補助容量線Csとの間で、絶縁層ゲート絶縁膜を挟んで形成されている。補助容量Cstの半導体層電極は、コンタクトホールHL1において画素電極PEに電気的に接続され、画素電極PEと同電位となる。また、半導体層PSは、T字型の半導体層PSの縦棒に相当する部分でゲート絶縁膜を挟んでゲート線と交差し、この部分で画素スイッチSWが形成されている。画素スイッチSWのソース側はコンタクトホールHL2において信号線Sと電気的に接続し、ドレイン側は補助容量Cstの半導体層電極と一体に形成されている。なお、ゲート線Gは、画素スイッチSWのゲート電極として機能する。図3は、図2に示す線III-IIIにおける液晶表示パネルの断面構造の一例を示す図である。図3は、信号線Sが延びる方向に並ぶ2つの表示画素PXの境界部分の断面構造の一例である。アレイ基板ARの透明絶縁基板上には、半導体層PS半導体電極が配置されている。この断面では、補助容量線Csが延びる方向と略直交する方向に2つの半導体層PSが並んで配置されている。半導体層PSの上層にはゲート絶縁膜L1を介して補助容量線Csが配置されている。補助容量線Csは、一方の半導体層PSの一部と、他方の半導体層PSの全体とに重なるように配置されている。補助容量線Csは一方の半導体層PSと重なる部分に凹部が形成されている。補助容量線Csの上層には、層間絶縁膜L2および有機絶縁膜L3を介して画素電極PEが配置されている。画素電極PEは、補助容量線Csが延びる方向と略直交する方向に2つ並んで配置されている。一方の画素電極PEと一方の半導体層PSとが重なる部分おいて、補助容量線Csの凹部が配置され、ゲート絶縁膜L1、層間絶縁膜L2、および、有機絶縁膜L3を貫通するコンタクトホールHL1が設けられている。コンタクトホールHL1において、一方の画素電極PEと一方の半導体層PSとが電気的に接続している。画素電極PEの上には図示しない配向膜が配置されている。配向膜の表面は所定の方向にラビング処理や光学配向処理等の配向処理が成されている。対向基板CTは、ガラス等の透明絶縁基板上に配置されたカラーフィルタ図示せずおよび対向電極CEを有している。対向電極CEは複数の画素電極PEと対向するように配置されている。対向電極CE上には図示しない配向膜が配置され、その表面は所定の方向にラビング処理や光学配向処理等の配向処理が成されている。図4は、図2に示す線IV-IVにおける液晶表示パネルの断面構造の一例を示す図である。図4は、ゲート線Gと信号線Sとが交差する位置の信号線Sと略平行な線IV-IVにおける断面構造の一例である。アレイ基板ARは透明絶縁基板上には半導体層PSが配置されている。半導体層PSの上層にはゲート絶縁膜L1を介してゲート線Gが配置されている。ゲート線Gの上層には層間絶縁膜L2を介して信号線Sが配置されている。信号線S上には有機絶縁膜L3が配置されている。半導体層PSが延びた端部上において、ゲート絶縁膜L1および層間絶縁膜L2にコンタクトホールHL2が設けられている。コンタクトホールHL2において、信号線Sと半導体層PSとが電気的に接続している。対向基板CTの構成は図3に示す場合と同様であるのでここでは説明を省略する。図5は、図2に示す線V-Vにおける液晶表示パネルの断面構造の一例を示す図である。図5は、ゲート線Gと信号線Sとが交差する位置のゲート線Gと略平行な線V-Vにおける断面構造の一例である。アレイ基板ARの透明絶縁基板上には半導体層PSが配置され、半導体層PSの上層にはゲート絶縁膜L1を介してゲート線Gが配置されている。ゲート線Gの上層には層間絶縁膜L2を介して信号線Sが配置されている。信号線Sの上層には有機絶縁膜L3を介して画素電極PEが配置されている。信号線Sは線V-Vに沿って突出した凸部SAを有している。凸部SAに配置された画素電極PEはその一部が除去されて凹部PEAが形成されている。凸部SAは画素電極PEの一部と重なるように配置されている。凸部SAと凹部PEAとが重なる部分は転移駆動の際に転移核形成部となる。画素電極PEの上には図示しない配向膜が配置されている。配向膜の表面は所定の方向にラビング処理や光学配向処理等の配向処理が成されている。対向基板CTの構成は図3に示す場合と同様であるのでここでは説明を省略する。上記のように、画素電極PEのうち信号線Sに平行な辺に、転移核形成部が作りこまれている。転移駆動のときに、この特異な形状の部分に所定の電圧を印加して図5の矢印で示した縦電圧あるいは横電圧を発生させることで、液晶のスプレイ状態からベンド状態への遷移を速やかに行うことができる。ここで、転移核形成部を形成する適当な位置について説明する。第一条件として、転移核形成部は画素電極PEの外周部にあることが望ましい。画素電極PEの内部に形成すると、転移核形成部により表示に寄与する領域が減少して開口率低下による輝度低下などの不都合が生じるためである。第二条件として、転移核形成部の位置はベンド配向への転移の伝播を考慮する必要がある。上記のように転移核形成部近傍を核にして発生したスプレイ配向からベンド配向への転移は、画素電極PE上で概ね同心円状に一定の速さで伝播し、最終的に表示画素PX全体がベンド状態になる本実施形態では概ね1~2秒以内。従って、転移をできるだけ短時間で完了するためには、画素電極PE上で転移核形成部からの距離が最大になる箇所までの距離ができるだけ小さくなるように転移核形成部を配置することが望ましい。言い換えれば、転移核形成部を中心として1つの画素電極PEを含むような最小半径の円を描いたときに、その円の半径がなるべく小さくなることが望ましい。本実施形態の場合、画素電極PEが信号線Sと略平行な長辺を有する略矩形状である。そのため、図2のように信号線Sに平行な画素電極PEの辺の概ね中央付近に配置する場合、第一条件および第二条件に最もよく適合し、最適な位置であるといえる。なお、上記のように転移核形成部を配置する場合、図2において転移核形成部と画素スイッチSWとが重なるが、図5からわかるように転移核形成部と重なるのは画素スイッチSWのゲート線Gとゲート線Gより下層の半導体層PSとであり、転移核形成部は信号線Sと信号線Sより上層の画素電極PEにより形成されるため、完全に分離され問題は無い。むしろ、表示に寄与しない転移核形成部と画素スイッチSWとを重ねることで開口率を増大することができるため、望ましい。次に、本実施形態の液晶表示装置における転移駆動の詳細について説明する。図6は、本実施形態の液晶表示装置の転移駆動波形の一例を示す図である。図6の転移駆動波形は、移行期間と転移負期間と転移正期間とにおける駆動波形の一例を示している。この中でスプレイ配向からベンド配向への転移に特に大きく寄与するのが転移負期間および転移正期間である。Sourceは、制御回路CTRが第2ドライバ20を制御して、全信号線Sに一括して印加する電圧波形であり、VCOMは対向電極CEに印加する電圧波形である。また制御回路CTRは、ゲート全ON制御信号を第1ドライバ10に送信し、ゲート全ON制御信号を切替え、Source波形の上に示されるように、ゲート線Gに対して全ONおよび通常走査等の駆動を行う。ここで全ONとは全行のゲート線Gを選択状態にしてこれらに繋がる画素スイッチSWをすべて導通状態にすることを示す。また、通常走査とは全ゲート線Gのうち1本または数本のみを選択状態にし、その選択箇所を順次上から下へ、あるいは下から上へとシフトさせることを示す一般には、上から下あるいは下から上へと1通り走査する工程が、複数回繰り返して行われる。なお、上記のように転移負期間と転移正期間の2つの工程を実施するのは、画素電極PEと対向電極CEとの間に生じる縦電圧の極性を交流化することで液晶層のチャージアップを防ぐためである。また、移行期間は、転移負期間の直前、転移負期間と転移正期間との間、および転移正期間の直後に設定されている。移行期間では、ゲート線Gが全ONされるようになっているが、移行期間においてゲート線Gを順次オンし、所定期間全ONとした後、順次オフしてもよい。いずれの場合もVCOM電位が変化するタイミングにてゲート線Gを全ONとして画素電位を信号線電位に固定することで、対向電極CE-画素電極PE間の液晶容量を介したカップリングで画素電位が不用意に変動することを抑制し、画素スイッチSWにストレスがかかることを抑制することができる。図7は、図6の転移負期間および転移正期間における、ゲート線G駆動波形および補助容量線Cs駆動波形図6のA1又はA2に相当の一例を示す図である。本実施形態の液晶表示装置では、転移負期間および転移正期間においてゲート線Gの走査に合わせて補助容量線Csの電位も順次走査させている。すなわち、図7中の1フレームで示される単位期間に着目すると、ゲート線はG1、G2、...、GMと順番に走査され、補助容量線Csはその上下のゲート線Gの選択が終了した後に電位が変化している。例えば補助容量線Cs2に着目すると、その上のゲート線G1と下のゲート線G2の選択が終了した後に電位が変化している。ここで、補助容量線Csの電位はVCsHHigh電位とVCsLLow電位との2値いずれかをとるものとし、電位変化は1フレーム毎にVCsHからVCsLへの変化とVCsLからVCsHへの変化とが交互に繰り返されるものとする。また、同一フレーム内では、1行ごとに補助容量線Csの電位変化が逆向きとなっている。例えば奇数番目の行の補助容量線CsがVCsHからVCsLへの電位変化であれば、偶数番目の行の補助容量線CsはVCsLからVCsHへの電位変化となっている。図8は、転移負期間における画素電位の変化の一例を説明するための図である。図8では、図7のゲート線Gm1≦m≦Mとその上下の補助容量線Csm、Csm1との駆動波形に加えて、信号線電位と、ゲート線Gmにて選択される画素Aおよび画素Bの電位変化の一例を示している。まず1フレームの期間a~bでゲート線Gmが選択され、画素スイッチSWが導通して画素Aおよび画素Bの画素電極PEの電位画素電位はAVDD[V]となる。そして、ゲート線Gm選択後の期間b~cもこの画素電極PEの電位AVDD[V]が保持される。なお、厳密にはゲート線Gmの選択を終了するときに画素スイッチSWのゲートドレイン間容量によるカップリングの影響で画素電位が僅かにシフトするが、微小のためここでは無視することとする。そして、タイミングcにおいて補助容量線Csmの電位がVCsHからVCsLへと変化することで、補助容量線Csmとの間にCs容量を有する画素Aの電位が容量結合により変化する。このとき、画素Aの電位変化量は、補助容量をCs、液晶容量をClcとしそれ以外の寄生容量等は無視するものとすると、概略-Cs/CsClc×VCsH-VCsL=-ΔVccとおくで与えられる。すなわち、画素Aの画素電位はAVDD-ΔVccとなる。次に、タイミングdにおいて補助容量線Csm1の電位がVCsLからVCHLへと変化することで、補助容量線Csm1との間に補助容量Cstを有する画素Bの電位が容量結合により変化する。このとき、画素Bの電位変化量は、補助容量をCs、液晶容量をClcとしそれ以外の寄生容量等は無視するものとすると、概略Cs/CsClc×VCsH-VCsL=ΔVccで与えられる。すなわち画素Bの画素電位はAVDDΔVccとなる。その後、タイミングdから次フレームにおいてゲートGmが選択されるタイミングeまでは、画素Aおよび画素Bには上記の画素電位が保持される。次のフレームにおける期間e~iの動作は、容量結合による電位変化量の符号が逆になることを除けば、期間a~eの動作と全く同じである。図9は、転移正期間における画素電位の変化の一例を説明するための図である。図9では、図7のゲート線Gm1≦m≦Mとその上下の補助容量線Csm、Csm1との駆動波形に加えて、信号線電位と、ゲート線Gmにて選択される画素Aおよび画素Bの電位変化の一例を示している。ゲート線Gmおよび補助容量線Csm、CsM1の電位波形は図8と同じであるが、信号線電位が0Vである点が図8と異なっている。まず1フレームの期間a~bでゲート線Gmが選択され、画素スイッチSWが導通して画素Aおよび画素Bの画素電極の電位画素電位は0[V]となる。そして、ゲート線Gm選択後の期間b~cもこの画素電位0[V]が保持される。そして、タイミングcにおいて補助容量線Csmの電位がVCsHからVCsLへと変化することで、補助容量線Csmとの間にCs容量を有する画素Aの電位が容量結合により変化する。このとき、画素Aの電位変化量は、補助容量をCs、液晶容量をClcとしそれ以外の寄生容量等は無視するものとすると、概略-Cs/CsClc×VCsH-VCsL=-ΔVccとおくで与えられる。すなわち、画素Aの画素電位は0-ΔVccとなる。次に、タイミングdにおいて補助容量線Csm1の電位がVCsLからVCHLへと変化することで、補助容量線Csm1との間に補助容量Cstを有する画素Bの電位が容量結合により変化する。このとき、画素Bの電位変化量は、補助容量をCs、液晶容量をClcとしそれ以外の寄生容量等は無視するものとすると、概略Cs/CsClc×VCsH-VCsL=ΔVccで与えられる。すなわち画素Bの画素電位は0ΔVccとなる。その後、タイミングdから次フレームにおいてゲートGmが選択されるタイミングeまでは、画素Aおよび画素Bには上記の画素電位が保持される。次のフレームにおける期間e~iの動作は、容量結合による電位変化量の符号が逆になることを除けば、期間a~eの動作と全く同じである。図10は、転移負期間および転移正期間における、信号線電位、画素に書き込まれる電位、補助容量重畳後の画素保持電位、対向電極電位、縦電圧の絶対値、および、横電圧の絶対値の一例を示す図である。この駆動方法においては、保持期間において信号線Sと画素電位との間に±ΔVccの電位差が発生することが大きな特徴である。この電位差±ΔVccは、図5に示す転移核形成部の横電圧に対応する。このように、本実施形態によれば、転移駆動中において縦電圧に加えて横電圧を印加することで、スプレイ配向からベンド配向への転移が促進され、転移駆動を短時間でかつ低電圧で、効率的に行う液晶表示装置およびその駆動方法を提供することができる。典型例としてCs/Clc=4、VCsH=5[V]、VCsL=0[V]とすると、横電圧の大きさはΔVcc=4/41×5V-0V=4[V]となる。なお、一般に、ΔVccは0.5V~10V程度の範囲になることが望ましい。ここで、本実施形態の液晶表示装置の駆動方法と、比較例の液晶表示装置の駆動方法とについて比較してみる。比較例の液晶表示装置では、転移負期間および転移正期間のそれぞれにおいて、全ての補助容量線Csに同じ電圧を印加する転移駆動を行うものであって、その他は本実施形態の液晶表示装置と同様である。比較例の液晶表示装置では、制御回路CTRは、第1ドライバ10を制御して、転移負期間において全ての補助容量線CsにVCsLを印加し、転移正期間において全ての補助容量線CsにVCsHを印加する。比較例の液晶表示装置はこの点以外は本実施形態の液晶表示装置と同様である。転移負期間では、信号線電位を第2ドライバ20の出力可能電圧範囲の最大値AVDD[V]に設定するとともに、対向電極に負の電圧Vcomnを印加している。このときゲート線Gを通常走査すると、ゲート線Gが選択される行にて画素スイッチSWが導通して画素電極PEに信号線電位AVDD[V]が書き込まれ、選択が終了した後もこの電位が概ね保持される。なお、このときに厳密にはゲート線Gの選択を終了するときに画素スイッチSWのゲートドレイン間容量によるカップリングの影響で画素電位が僅かにシフトするが、ここでは微小のため無視する。従って、画素電極PEと対向電極CEとの間にはAVDD[V]とVcomn[V]との差に相当する電圧が印加され、この電圧が図5にて矢印で示した縦電圧となって、スプレイ配向からベンド配向への転移が行われる。ここで、対向電極CEに印加する負電圧の値が予め決まっているものとして、信号線電位を最大値にしておくことで縦電圧の絶対値を最大化することができ、転移核形成部でスプレイ配向からベンド配向への転移の核が形成されるまでの時間や、画素電極内でベンド転移領域が伝播する時間を短縮することができ、転移を短時間かつ低電圧で行うことができる。転移正期間においては、信号線電位を第2ドライバ20の出力可能電圧範囲の最小値0[V]に設定するとともに、対向電極に正の電圧Vcomp[V]を印加している。ゲートを通常走査すると、ゲートが選択される行にて画素スイッチSWが導通して画素電極PEに信号線電位0[V]が書き込まれ、選択が終了した後もこの電位が概ね保持される。従って、画素電極PEと対向電極CEとの間には0[V]とVcomp[V]との差に相当する電圧が印加され、この電圧が図5にて矢印で示した縦電圧となって、スプレイ配向からベンド配向への転移が行われる。ここで、対向電極CEに印加する正電圧の値が予め決まっているものとして、信号線電位を最小値にしておくことで縦電圧の絶対値を最大化することができ、転移核形成部でスプレイ配向からベンド配向への転移の核が形成されるまでの時間や、画素電極内でベンド転移領域が伝播する時間を短縮することができ、転移を短時間かつ低電圧で行うことができる。本実施形態の液晶表示装置の駆動方法においては、転移負期間および転移正期間における縦電圧の絶対値は、図10にあるようにそれぞれAVDD±ΔVcc-VcomnおよびVcomp-0±ΔVccで与えられるが、±ΔVccに関して平均化すると、それぞれAVDD-VcomnおよびVcompであるとみなせる。横電圧の絶対値は、転移負期間および転移正期間ともにΔVccである。一方、比較例の液晶表示装置の転移駆動においては、転移負期間内および転移正期間内における縦電圧の絶対値は、それぞれAVDD-VcomnおよびVcompであるとみなせる。また、横電圧の絶対値は、保持期間における画素電位と信号線電位はほぼ等電位であるから、0[V]とみなせる。以上より、第2ドライバ20の出力電圧範囲と対向電極CEの正側および負側の電位が一定である条件で、本実施形態と比較例との駆動方法を比較すると、縦電圧の絶対値は時間平均として両者で同一であるのに対し、横電圧の絶対値は本実施形態の駆動方法の方が大きくなる。従って、本実施形態の駆動方法のほうが、スプレイ配向からベンド配向への転移がより迅速に、より確実に行われ、転移時間の短縮化あるいは転移電圧の低減をはかることが可能となる。なお、本実施形態の液晶表示装置の説明において転移負期間と転移正期間とにおいてそれぞれ第2ドライバ20の出力可能電圧範囲の最大値および最小値を印加するとして説明したが、必ずしも厳密に最大あるいは最小に限定されるわけではなく、最大値を含む所定の電圧範囲および最小値を含む所定の電圧範囲であればよい。なお、図7の補助容量線Csの電圧の変化は1フレーム毎、および1行ごとにその符号が反転しているが、必ずしもそうである必要は無く、例えば2フレーム毎、2行ごとの符号反転でもかまわない。その場合であっても上述の実施形態と同様の効果を得ることができる。本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。