データが書き込まれる順序であるデータ書込み順序が設けられている複数のメモリ装置を管理するメモリ管理装置であって、データを入力するデータ入力部と、データ書込みの対象となっているメモリ装置におけるデータ記憶量が所定の上限レベルに達したらデータ書込みの対象となるメモリ装置を次のデータ書込み順序のメモリ装置に切り替えるという方式にて、前記データ入力部により入力されたデータをメモリ装置に書き込むデータ書込み部と、前記データ書込み部によるデータ書込みの対象となっている対象メモリ装置におけるデータ記憶量と前記上限レベルとの差異を書込み残量として導出する書込み残量導出部と、前記対象メモリ装置よりも後のデータ書込み順序のメモリ装置の電源をオフにするとともに、前記書込み残量導出部により導出された前記対象メモリ装置の書込み残量と、前記対象メモリ装置の次のデータ書込み順序のメモリ装置である次順序メモリ装置の起動に要する時間である起動時間とに基づき、前記次順序メモリ装置の電源をオンにするタイミングを決定する電源管理部とを有することを特徴とするメモリ管理装置。前記電源管理部は、前記次順序メモリ装置の起動時間と前記対象メモリ装置の単位時間当たりのデータ書込み量との乗算値である判定基準値と前記対象メモリ装置の書込み残量とを比較し、書込み残量が前記判定基準値と一致する場合に、前記次順序メモリ装置の電源をオンにすることを特徴とする請求項1に記載のメモリ管理装置。前記メモリ管理装置は、更に、前記対象メモリ装置の書込み残量がゼロになった場合に、前記対象メモリ装置の動作モードを省電力モードに移行させる動作モード管理部を有することを特徴とする請求項1又は2に記載のメモリ管理装置。前記メモリ管理装置は、更に、前記データ入力部から前記データ書込み部への単位時間当たりのデータの入力量を入力レートとして計測する入力レート計測部を有し、前記電源管理部は、前記対象メモリ装置の書込み残量を前記入力レート計測部により計測された入力レートで除算して前記対象メモリ装置のデータ記憶量が前記上限レベルに達するまでの予想時間をデータ書込み完了予想時間として算出し、算出したデータ書込み完了予想時間と前記次順序メモリ装置の起動時間とを比較し、データ書込み完了予想時間が前記起動時間と一致する場合に、前記次順序メモリ装置の電源をオンにすることを特徴とする請求項1~3のいずれかに記載のメモリ管理装置。前記電源管理部は、前記次順序メモリ装置の起動時間と前記対象メモリ装置の単位時間当たりのデータ書込み量との乗算値である判定基準値と所定の余裕値との合計値と、前記対象メモリ装置の書込み残量とを比較し、書込み残量が前記合計値と一致する場合に、前記次順序メモリ装置の電源をオンにすることを特徴とする請求項1~4のいずれかに記載のメモリ管理装置。前記電源管理部は、書込み残量が前記合計値と一致する場合に、前記次順序メモリ装置の電源をオンにするソフトウェアを実行するプロセッサ装置に対して割込みを発生させて前記プロセッサ装置に前記ソフトウェアの実行を指示して、前記次順序メモリ装置の電源をオンにさせることを特徴とする請求項5に記載のメモリ管理装置。前記メモリ管理装置は、更に、前記データ入力部から前記データ書込み部への単位時間当たりのデータの入力量を入力レートとして計測する入力レート計測部を有し、前記電源管理部は、前記対象メモリ装置の書込み残量を前記入力レート計測部により計測された入力レートで除算して前記対象メモリ装置のデータ記憶量が前記上限レベルに達するまでの予想時間をデータ書込み完了予想時間として算出し、算出したデータ書込み完了予想時間から所定の余裕値を減算した減算値と前記次順序メモリ装置の起動時間とを比較し、減算値が前記起動時間と一致する場合に、前記次順序メモリ装置の電源をオンにすることを特徴とする請求項1~6のいずれかに記載のメモリ管理装置。前記電源管理部は、減算値が前記起動時間と一致する場合に、前記次順序メモリ装置の電源をオンにするソフトウェアを実行するプロセッサ装置に対して割込みを発生させて前記プロセッサ装置に前記ソフトウェアの実行を指示して、前記次順序メモリ装置の電源をオンにさせることを特徴とする請求項7に記載のメモリ管理装置。データが読み出される順序であるデータ読出し順序が設けられている複数のメモリ装置を管理するメモリ管理装置であって、データ読出しの対象となっているメモリ装置からのデータ読出しが完了したらデータ読出しの対象となるメモリ装置を次のデータ読出し順序のメモリ装置に切り替えるという方式にて、メモリ装置からデータを読み出すデータ読出し部と、前記データ読出し部によるデータ読出しの対象となっている対象メモリ装置から未だ読み出されていないデータ量を読出し残量として導出する読出し残量導出部と、前記対象メモリ装置よりも後のデータ読出し順序のメモリ装置の動作モードを省電力モードにするとともに、前記読出し残量導出部により導出された前記対象メモリ装置の読出し残量と、前記対象メモリ装置の次のデータ読出し順序のメモリ装置である次順序メモリ装置が省電力モードの解除指示を入力してから前記データ読出し部によるデータ読出しが可能になるまでに要する時間である省電力モード解除時間とに基づき、前記次順序メモリ装置に省電力モードの解除指示を出力するタイミングを決定する動作モード管理部とを有することを特徴とするメモリ管理装置。前記動作モード管理部は、前記次順序メモリ装置の省電力モード解除時間と前記対象メモリ装置からの単位時間当たりのデータ読出し量との乗算値である判定基準値と前記対象メモリ装置の読出し残量とを比較し、読出し残量が前記判定基準値と一致する場合に、前記次順序メモリ装置に省電力モードの解除指示を出力することを特徴とする請求項9に記載のメモリ管理装置。前記メモリ管理装置は、更に、前記対象メモリ装置の読出し残量がゼロになった場合に、前記対象メモリ装置の電源をオフにする電源管理部を有することを特徴とする請求項9又は10に記載のメモリ管理装置。前記データ読出し部は、読み出したデータを所定の不揮発メモリ装置に書き込んでおり、前記メモリ管理装置は、更に、前記データ読出し部から前記不揮発メモリ装置への単位時間当たりのデータの書込み量を記録レートとして計測する記録レート計測部を有し、前記動作モード管理部は、前記対象メモリ装置の読出し残量を前記記録レート計測部により計測された記録レートで除算して前記対象メモリ装置からのデータ読出しが完了するまでの予想時間をデータ読出し完了予想時間として算出し、算出したデータ読出し完了予想時間と前記次順序メモリ装置の省電力モード解除時間とを比較し、データ読出し完了予想時間が前記省電力モード解除時間と一致する場合に、前記次順序メモリ装置に省電力モードの解除指示を出力することを特徴とする請求項9~11のいずれかに記載のメモリ管理装置。前記電源管理部は、前記次順序メモリ装置の省電力モード解除時間と前記対象メモリ装置からの単位時間当たりのデータ読出し量との乗算値である判定基準値と所定の余裕値との合計値と、前記対象メモリ装置の読出し残量とを比較し、読出し残量が前記合計値と一致する場合に、前記次順序メモリ装置に省電力モードの解除指示を出力することを特徴とする請求項9~12のいずれかに記載のメモリ管理装置。前記電源管理部は、読出し残量が前記合計値と一致する場合に、前記次順序メモリ装置に省電力モードの解除指示を出力するソフトウェアを実行するプロセッサ装置に対して割込みを発生させて前記プロセッサ装置に前記ソフトウェアの実行を指示して、前記次順序メモリ装置への省電力モードの解除指示を出力させることを特徴とする請求項13に記載のメモリ管理装置。前記データ読出し部は、読み出したデータを所定の不揮発メモリ装置に書き込んでおり、前記メモリ管理装置は、更に、前記データ読出し部から前記不揮発メモリ装置への単位時間当たりのデータの書込み量を記録レートとして計測する記録レート計測部を有し、前記動作モード管理部は、前記対象メモリ装置の読出し残量を前記記録レート計測部により計測された記録レートで除算して前記対象メモリ装置からのデータ読出しが完了するまでの予想時間をデータ読出し完了予想時間として算出し、算出したデータ読出し完了予想時間から所定の余裕値を減算した減算値と前記次順序メモリ装置の省電力モード解除時間とを比較し、減算値が前記省電力モード解除時間と一致する場合に、前記次順序メモリ装置に省電力モードの解除指示を出力することを特徴とする請求項9~14のいずれかに記載のメモリ管理装置。前記電源管理部は、減算値が前記省電力モード解除時間と一致する場合に、前記次順序メモリ装置に省電力モードの解除指示を出力するソフトウェアを実行するプロセッサ装置に対して割込みを発生させて前記プロセッサ装置に前記ソフトウェアの実行を指示して、前記次順序メモリ装置への省電力モードの解除指示を出力させることを特徴とする請求項15に記載のメモリ管理装置。データが書き込まれる順序であるデータ書込み順序が設けられている複数のメモリ装置を管理するコンピュータが行うメモリ管理方法であって、前記コンピュータが、データを入力するデータ入力ステップと、前記コンピュータが、データ書込みの対象となっているメモリ装置におけるデータ記憶量が所定の上限レベルに達したらデータ書込みの対象となるメモリ装置を次のデータ書込み順序のメモリ装置に切り替えるという方式にて、前記データ入力ステップにより入力されたデータをメモリ装置に書き込むデータ書込みステップと、前記コンピュータが、前記データ書込みステップによるデータ書込みの対象となっている対象メモリ装置におけるデータ記憶量と前記上限レベルとの差異を書込み残量として導出する書込み残量導出ステップと、前記コンピュータが、前記対象メモリ装置よりも後のデータ書込み順序のメモリ装置の電源をオフにするとともに、前記書込み残量導出ステップにより導出された前記対象メモリ装置の書込み残量と、前記対象メモリ装置の次のデータ書込み順序のメモリ装置である次順序メモリ装置の起動に要する時間である起動時間とに基づき、前記次順序メモリ装置の電源をオンにするタイミングを決定する電源管理ステップとを有することを特徴とするメモリ管理方法。データが読み出される順序であるデータ読出し順序が設けられている複数のメモリ装置を管理するコンピュータが行うメモリ管理方法であって、前記コンピュータが、データ読出しの対象となっているメモリ装置からのデータ読出しが完了したらデータ読出しの対象となるメモリ装置を次のデータ読出し順序のメモリ装置に切り替えるという方式にて、メモリ装置からデータを読み出すデータ読出しステップと、前記コンピュータが、前記データ読出しステップによるデータ読出しの対象となっている対象メモリ装置から未だ読み出されていないデータ量を読出し残量として導出する読出し残量導出ステップと、前記コンピュータが、前記対象メモリ装置よりも後のデータ読出し順序のメモリ装置の動作モードを省電力モードにするとともに、前記読出し残量導出ステップにより導出された前記対象メモリ装置の読出し残量と、前記対象メモリ装置の次のデータ読出し順序のメモリ装置である次順序メモリ装置が省電力モードの解除指示を入力してから前記データ読出しステップによるデータ読出しが可能になるまでに要する時間である省電力モード解除時間とに基づき、前記次順序メモリ装置に省電力モードの解除指示を出力するタイミングを決定する動作モード管理ステップとを有することを特徴とするメモリ管理方法。データが書き込まれる順序であるデータ書込み順序が設けられている複数のメモリ装置を管理するコンピュータに、データを入力するデータ入力ステップと、データ書込みの対象となっているメモリ装置におけるデータ記憶量が所定の上限レベルに達したらデータ書込みの対象となるメモリ装置を次のデータ書込み順序のメモリ装置に切り替えるという方式にて、前記データ入力ステップにより入力されたデータをメモリ装置に書き込むデータ書込みステップと、前記データ書込みステップによるデータ書込みの対象となっている対象メモリ装置におけるデータ記憶量と前記上限レベルとの差異を書込み残量として導出する書込み残量導出ステップと、前記対象メモリ装置よりも後のデータ書込み順序のメモリ装置の電源をオフにするとともに、前記書込み残量導出ステップにより導出された前記対象メモリ装置の書込み残量と、前記対象メモリ装置の次のデータ書込み順序のメモリ装置である次順序メモリ装置の起動に要する時間である起動時間とに基づき、前記次順序メモリ装置の電源をオンにするタイミングを決定する電源管理ステップとを実行させることを特徴とするプログラム。データが読み出される順序であるデータ読出し順序が設けられている複数のメモリ装置を管理するコンピュータに、データ読出しの対象となっているメモリ装置からのデータ読出しが完了したらデータ読出しの対象となるメモリ装置を次のデータ読出し順序のメモリ装置に切り替えるという方式にて、メモリ装置からデータを読み出すデータ読出しステップと、前記データ読出しステップによるデータ読出しの対象となっている対象メモリ装置から未だ読み出されていないデータ量を読出し残量として導出する読出し残量導出ステップと、前記対象メモリ装置よりも後のデータ読出し順序のメモリ装置の動作モードを省電力モードにするとともに、前記読出し残量導出ステップにより導出された前記対象メモリ装置の読出し残量と、前記対象メモリ装置の次のデータ読出し順序のメモリ装置である次順序メモリ装置が省電力モードの解除指示を入力してから前記データ読出しステップによるデータ読出しが可能になるまでに要する時間である省電力モード解除時間とに基づき、前記次順序メモリ装置に省電力モードの解除指示を出力するタイミングを決定する動作モード管理ステップとを実行させることを特徴とするプログラム。しかし、特許文献1では、オフしたDRAMチップへ再度電流供給する際の手法については開示されていない。容易に類推できる方法としては、アクセスが必要となった時点でそのDRAMチップへの電流供給を再開する方法があるが、DRAMチップは電流が供給されてからチップ外部からアクセス可能になるまでに一定の時間を必要とするため、その間の入力データはDRAMに書き込まれず欠損するか、入力データの転送を一時停止させる必要がある。前述の人工衛星システムでは、入力データはセンサまたはカメラから送られてくるもので、入力データ転送の一時停止は、センサまたはカメラにデータを一時保持するメモリを必要とし、現実的ではないため、入力データの欠損が発生する。センサまたはカメラからの入力データ欠損は、人工衛星システムそのものの目的に反するため、結局DRAMチップのオフは出来ず、消費電力を低減できないという課題がある。本発明は、上記のような課題を解決することを主な目的の一つとしており、入力したデータをDRAM等のメモリ装置に書き込む際にデータの欠損を生じさせずに消費電力の低減を図ることを主な目的とする。本発明に係るメモリ管理装置は、データが書き込まれる順序であるデータ書込み順序が設けられている複数のメモリ装置を管理するメモリ管理装置であって、データを入力するデータ入力部と、データ書込みの対象となっているメモリ装置におけるデータ記憶量が所定の上限レベルに達したらデータ書込みの対象となるメモリ装置を次のデータ書込み順序のメモリ装置に切り替えるという方式にて、前記データ入力部により入力されたデータをメモリ装置に書き込むデータ書込み部と、前記データ書込み部によるデータ書込みの対象となっている対象メモリ装置におけるデータ記憶量と前記上限レベルとの差異を書込み残量として導出する書込み残量導出部と、前記対象メモリ装置よりも後のデータ書込み順序のメモリ装置の電源をオフにするとともに、前記書込み残量導出部により導出された前記対象メモリ装置の書込み残量と、前記対象メモリ装置の次のデータ書込み順序のメモリ装置である次順序メモリ装置の起動に要する時間である起動時間とに基づき、前記次順序メモリ装置の電源をオンにするタイミングを決定する電源管理部とを有することを特徴とする。本発明によれば、次順序メモリ装置以降のメモリ装置の電源をオフにするとともに、対象メモリ装置の書き込み残量と次順序メモリ装置の起動時間とに基づき、次順序メモリ装置の電源をオンにするタイミングを決定するので、対象メモリ装置におけるデータ記憶量が上限レベルに達するタイミングで次順序メモリ装置の電源をオンにすることができ、データの欠損を生じさせずに消費電力の低減を図ることができる。前述したように、高速な入力データを、低速な記録媒体例えばNAND型フラッシュROMReadOnlyMemoryなどへ記録する場合、その速度差を埋める緩衝させるために、DRAMなどの高速なメモリでバッファリングすることが行われる。巨大なデータを取り扱う場合は、このバッファメモリは複数個のDRAMチップで構成されるため、バッファメモリに巨大な電力を必要とする。そのため、特許文献1では、不使用のDRAMチップは電源供給をオフすることで省電力を図る技術が開示されているが、DRAMチップへの電源再供給から書込み可能になるまでの間に、高速な入力データが欠損する可能性があるため、バッファメモリを構成する全DRAMチップは、いずれも電源供給オフにすることができない。また、入力データをバッファリングしているが、低速な記録媒体へのデータ転送が行われていないDRAMチップは、DRAMチップの省電力モード一般には、セルフリフレッシュモード後述を利用する方法もあるが、省電力モードから通常モードへの状態遷移にも有意な時間を要し、その間低速な記録媒体へのデータ転送が停止するため、低速な記録媒体の記録性能を最大限に引き出すことができないその結果、入力データと記録媒体の速度差が広がり、より大容量なバッファメモリを必要とするため、消費電力をアップさせてしまう。ここで、セルフリフレッシュモードを概説する。DRAMは通電状態だけでは、メモリ素子内の電荷が放出され、内部に保持したデータが消失してしまう。そのため、通常はDRAMチップの外部回路でのデータの読出し、書き戻しによりメモリ素子への再チャージを行うことで、データの長期保持を可能としている。セルフリフレッシュモードとは、メモリ素子への再チャージをDRAMチップ内部で行い、DRAMチップ内の外部インタフェース用回路の電源をオフして省電力化できるモードである。なお、外部インタフェース用回路が動作しないため、セルフリフレッシュモードのDRAMチップに対する保持データの読出し書込みは出来ない。これらの点に鑑み、以下に示す実施の形態1~8では、高速な入力データを、低速な記録媒体に記録するために、バッファメモリとして高速なDRAMチップを複数個使用したシステムにおいて、DRAMチップの消費電力を抑える構成及び動作を説明する。また、以下に示す実施の形態1~8では、DRAMチップを逐次的に電源オン/オフ、省電力モード移行/解除を行えるため、急激な消費電力の変化、DRAMチップへの通電による発熱を抑えられ、大規模な電源装置の搭載や、熱拡散方法を取れないような機器への、高速な入力データ記録装置を説明する。より具体的には、入力データの書込みに並行して、入力データを書き込んでいるDRAMチップの書込み残量あとどの位データを書き込めるかを示す量を導出する書込み残量導出部と、DRAMチップの電源再供給から書込み可能になるまでの時間DRAMチップの起動時間とDRAMチップの書込み残量から次に入力データを書込むDRAMチップへの電源供給を決定する電源ON判定部を設けて、高速な入力データを欠損することなくDRAMチップの電源再供給を可能することで、不使用のDRAMチップの電源オフを可能として、省電力化を図ることを説明する。また、低速な記録媒体へのデータ転送に並行して、データを転送中のDRAMチップの読出し残量あとどの位低速な記録媒体へ転送すべきデータがあるかを示す量を導出する読出し残量導出部と、DRAMチップの省電力モードから通常モードへ状態遷移する時間DRAMチップの省電力モード解除時間とDRAMチップの読出し残量から次に低速な記録媒体へ転送するデータを持つDRAMチップの省電力モード解除を決定する省電力モード解除判定部を設けて、DRAMチップの省電力モード解除時間中の低速な記録媒体へのデータ転送を中断させずに、低速な記録媒体の記録性能を最大限に引き出すようにすることで、バッファメモリの容量を抑え、省電力化を実現することを説明する。図1は、このようなデータ記録装置100の構成例を示す。図1では、実施の形態1で説明する機能を実現する要素と実施の形態2で説明する機能を実現する要素が含まれている。図1に示すデータ記録装置100には、複数のDRAMチップで構成されるDRAMバッファ200が配置されている。また、データ記録装置100には、不揮発メモリ装置300が配置されている。DRAMバッファ200の複数のDRAMチップは、入力データの転送速度と不揮発メモリ装置300の書込み速度を緩衝させるバッファとして機能する。不揮発メモリ装置300は、大容量低消費電力な記憶装置であり、例えば、NAND型のフラッシュメモリである。複数のDRAMチップには、入力データが書き込まれる順序であるデータ書込み順序が設けられている。また、不揮発メモリ装置300にデータを書き込むために、各DRAMチップからデータが読み出されるが、複数のDRAMチップには、データが読み出される順序であるデータ読出し順序が設けられている。図1の場合は、例えば、チップ1が先頭であり、次がチップ2というように番号順にデータ書き込み順序及びデータ読出し順序が設けられているものとする。各DRAMチップは、メモリ装置の例である。データ入力部101は、例えばセンサまたはカメラ等からのデータ入力データを入力する。データ書込み部102は、入力データをDRAMチップへ書込む。より具体的には、データ書込み部102は、データ書込みの対象となっているDRAMチップにおけるデータ記憶量が所定の上限レベルに達したらデータ書込みの対象となるDRAMチップを次のデータ書込み順序のメモリ装置に切り替えるという方式にて、データ入力部101により入力された入力データをDRAMチップに書き込む。データ書込み部102は、例えば、チップ1におけるデータ記憶量が上限レベルに達したらデータ書込みの対象となるDRAMチップをチップ2に切り替える。書込み残量導出部103は、データ書込み部102からの情報で、現在入力データを書込み中のDRAMチップの書込み残量を求める。より具体的には、書込み残量導出部103は、データ書込み部102によるデータ書込みの対象となっている書込み対象DRAMチップにおけるデータ記憶量と上限レベルとの差異を書込み残量として導出する。電源ON判定部104は、書込み残量導出部103で求められた書込み残量と、DRAMチップの起動時間から予め求められた数値である判定基準値105から、次に入力データを書込むDRAMチップへの電流供給タイミングを決定する。より具体的には、電源ON判定部104は、書込み残量導出部103により導出された書込み残量と判定基準値105とに基づき、書込み対象DRAMチップの次のデータ書込み順序の次順序DRAMチップチップ1が書込み対象DRAMチップである場合はチップ2の電源をオンにするタイミングを決定する。判定基準値105は、次順序DRAMチップチップ2の起動時間と書込み対象DRAMチップチップ1の単位時間当たりのデータ書込み量との乗算値である。また、次順序DRAMチップの起動時間とは、次順序DRAMチップの起動に要する時間である。なお、電源ON判定部104は、電源管理部の例に相当する。データ読出し部106は、DRAMチップへ書込まれているデータ記録データを不揮発メモリ装置300へ転送する。より具体的には、データ読出し部106は、データ読出しの対象となっているDRAMチップからのデータ読出しが完了したらデータ読出しの対象となるDRAMチップを次のデータ読出し順序のDRAMチップに切り替えるという方式にて、DRAMチップから記録データを読み出し、読み出した記録データを不揮発メモリ装置300に書込む。データ読出し部106は、例えば、チップ1からのデータ読出しが完了したらデータ読出しの対象となるDRAMチップをチップ2に切り替える。読出し残量導出部107は、データ読出し部106からの情報で、現在記録データを読出し中のDRAMチップの読出し残量を求める。読出し残量は、データ読出し部106によるデータ読出しの対象となっている読出し対象DRAMチップから未だ読み出されていないデータ量である。省電力モード解除判定部108は、読出し残量導出部107で求められた読出し残量と、DRAMチップの省電力モード解除時間から予め求められた数値である判定基準値109から、次に記録データを読出すDRAMチップの省電力モード解除タイミングを決定する。より具体的には、省電力モード解除判定部108は、読出し残量導出部107により導出された読出し残量と判定基準値109とに基づき、読出し対象DRAMチップの次のデータ書込み順序の次順序DRAMチップチップ1が読出し対象DRAMチップである場合はチップ2に省電力モードの解除指示を出力するタイミングを決定する。判定基準値109は、次順序DRAMチップチップ2の省電力モード解除時間と読出し対象DRAMチップチップ1からの単位時間当たりのデータ読出し量との乗算値である。また、次順序DRAMチップの省電力モード解除時間は、次順序DRAMチップが省電力モードの解除指示を入力してからデータ読出し部106によるデータ読出しが可能になるまでに要する時間である。なお、省電力モード解除判定部108は、動作モード管理部の例に相当する。メモリバス110は、データ書込み部102が入力データを各DRAMチップに書き込む際に用い、また、データ読出し部106が記録データを各DRAMチップから読み出す際に用いるバスである。電源制御バス111は、電源ON判定部104及び省電力モード解除判定部108が各DRAMチップへの電力供給を制御するためのバスである。DRAMバッファ200へのデータ書込みに関連する要素である、データ入力部101、データ書込み部102、書込み残量導出部103及び電源ON判定部104が実施の形態1の機能を実現する要素である。また、DRAMバッファ200からのデータ読出しに関連する要素である、データ読出し部106、読出し残量導出部107及び省電力モード解除判定部108が実施の形態2の機能を実現する要素である。また、データ入力部101、データ書込み部102、書込み残量導出部103及び電源ON判定部104による構成、データ読出し部106、読出し残量導出部107及び省電力モード解除判定部108による構成のそれぞれが、メモリ管理装置の例に相当する。なお、実施の形態1~8に示すデータ記録装置100の用途は人工衛星に限るものではなく、入力データをバッファに蓄積し、また、バッファに蓄積したデータを他の記録装置に転送するシステムであれば、どのようなシステムにも適用可能である。実施の形態1.実施の形態1では、入力データの欠損なく、バッファであるDRAMチップへの電源供給をできるだけオフ状態にして、装置の省電力化を実現する構成を説明する。図2は、実施の形態1におけるDRAMチップへの電源再供給時点での関連する機能ブロック構成と動作状況を示す。図2において、データ書込み部102は、DRAMバッファ200に対しチップA→チップA1の順に入力データを書込みながら、逐次書込み残量導出部103へ、例えば書込みアドレスを通知する書込み残量導出部103が、メモリバス110を監視して書込みアドレスを検出してもよい。データ書込み部102からの通知情報は、書込みアドレスではなく、DRAMチップへ書き込んだバイト数でもよい。書込み残量導出部103は、通知された書込みアドレスから、DRAMチップAへ入力データを書込める残量Xバイトを求める。具体的には、各DRAMチップはメモリバス110上で連続したアドレスが割り振られているため、DRAMチップAの先頭アドレス、末尾アドレスは固定的に決まっているため、末尾アドレスと通知された書込みアドレスの差を求めることで残量Xバイトが求められる。書込み残量導出部103で求められたチップAの書込み残量Xバイトは、電源ON判定部104へ通知され、電源ON判定部104では、DRAMチップの電源供給からアクセス可能となるまでに要する時間起動時間から予め求められたデータ量である判定基準値105と、書込み残量導出部103から通知された書込み残量Xバイトを比較する。そして、書込み残量Xバイトと判定基準値105が一致したら、電源ON判定部104は、DRAMチップA1への電源供給を開始させる。判定基準値105は、DRAMチップの起動時間中に、DRAMチップへデータを書込める最大バイト数でよい。具体的には、各DRAMチップの起動時間を一律にS秒、各DRAMチップのデータ書込み性能を一律に最大毎秒Pバイトとすると、判定基準値109は、PSで求められる。このように、本実施の形態では、書込み残量導出部103と電源ON判定部104により、DRAMチップの起動時間から予め決められた値とDRAMチップの書込み残量が一致した時点で、次順序DRAMチップの電源再供給を行う。このため、データ書込み部102がDRAMチップAの全領域に入力データを書き終えた後、DRAMチップA1へ入力データを書き込もうとする時点では、DRAMチップA1はアクセス可能状態となっており、入力データを欠損することなく有効なデータがないDRAMチップの電源をOFFしておくことができ、データ記録装置の省電力化を実現することができる。なお、上記では、DRAMチップの全領域に入力データを書き込んだ後に次のDRAMチップに移行する運用を前提として書込み残量を求めている。しかし、例えば、余裕を持たせるために全体の90の領域に入力データを書き込んだ後に次のDRAMチップに移行する運用の場合は、全領域の90を上限レベルとし、書き込み残量は、対象DRAMチップにおけるデータ記憶量と全領域の90のデータ量との差異を書込み残量として導出することになる。また、上記では、全DRAMチップの起動時間とデータ書き込み性能が同一であるとした場合に、全DRAMチップに対して適用する判定基準値を一律にPSとすることを説明した。しかしながら、起動時間とデータ書き込み性能は全DRAMチップで同一でなくてもよい。このような場合は、DRAMチップiごとに、DRAMチップiのデータ書込み性能である最大毎秒Piバイトと、次の順序のDRAMチップi1の起動時間であるSi1秒との乗算値であるPiSi1を判定基準値105とする。実施の形態2.実施の形態2では、記録データを不揮発メモリ装置300に隙間なく転送できるように、DRAMチップの省電力モード解除を制御することで、入力データ速度と不揮発メモリ装置300への書込み速度の差が広がらないようにし、DRAMバッファ200の全容量を抑えると共に、DRAMチップの省電力モードを有効にすることで、データ記録装置の省電力化を実現する構成を説明する。図3は、実施の形態2におけるDRAMチップの省電力モード解除時点での関連する機能ブロック構成と動作状況を示す。図3において、データ読出し部106は、DRAMバッファ200に対しチップB→チップB1の順にDRAMチップ内の記録データを読出しながら、逐次読出し残量導出部107へ、例えば読出しアドレスを通知する読出し残量導出部107が、メモリバス110を監視して読出しアドレスを検出してもよい。データ読出し部106からの通知情報は、読出しアドレスではなく、DRAMチップから読出したバイト数でもよい。読出し残量導出部107は、通知された読出しアドレスから、DRAMチップBから未だ読出していない記録データの量である読出し残量Yバイトを求める。具体的には、各DRAMチップはメモリバス110上で連続したアドレスが割り振られているため、DRAMチップBの先頭アドレス、末尾アドレスは固定的に決まっているため、末尾アドレスと通知された読出しアドレスの差を求めることで残量Yバイトが求められる。読出し残量導出部107で求められたチップBの残量Yバイトは、省電力モード解除判定部108へ通知され、省電力モード解除判定部108では、DRAMチップの省電力モード解除指示からDRAMチップ外部からのアクセス可能となるまでに要する時間省電力モード解除時間から予め求められたデータ量である判定基準値109と、読出し残量導出部107から通知された残量Yバイトを比較する。そして、読出し残量Yバイトと判定基準値109が一致したら、省電力モード解除判定部108は、DRAMチップB1に省電力モードの解除を指示するDRAMチップB1に省電力モードの解除指示を出力する。判定基準値109は、DRAMチップの省電力モード解除時間中に、DRAMチップからデータを読出せる最大バイト数でよい。具体的には、各DRAMチップの省電力モード解除時間を一律にT秒、各DRAMチップのデータ読出し性能を一律に最大毎秒Qバイトとすると、判定基準値は、QTで求められる。このように、本実施の形態では、読出し残量導出部107と省電力モード解除判定部108により、DRAMチップの省電力モード解除時間から予め決められた値とDRAMチップ内の有効な読出し残量が一致した時点で、次に読出すデータを保持している次順序DRAMチップの省電力モードを解除する。これにより、データ読出し部106がDRAMチップBの全領域の記録データを読み終えた後、DRAMチップB1の記録データを読み出そうとする時点では、DRAMチップB1はアクセス可能状態となっており、不揮発メモリ装置300への記録データ転送を隙間なく動作させることができ、入力データ速度と不揮発メモリ装置300への記録速度差を広げないため、バッファであるDRAMの容量を増加させる必要がなくなる。また、有効なデータを保持しているが、まだ不揮発メモリ装置300へ記録データを転送する順番になっていないDRAMチップを省電力モードとしておくことができ、データ記録装置の省電力化を実現することができる。なお、上記では、全DRAMチップの省電力モード解除時間とデータ読出し性能が同一であるとした場合に、全DRAMチップに対して適用する判定基準値を一律にQTとすることを説明した。しかしながら、省電力モード解除時間とデータ読出し性能は全DRAMチップで同一でなくてもよい。このような場合は、DRAMチップiごとに、DRAMチップiのデータ読出し性能である最大毎秒Qiバイトと、次の順序のDRAMチップi1の省電力モード解除時間であるTi1秒との乗算値であるQiTi1を判定基準値109とする。実施の形態3.実施の形態3では、実施の形態1、実施の形態2を前提に、データ記録を完了したDRAMチップを素早く省電力モードへ移行させる構成を説明する。図4は、実施の形態3におけるDRAMチップを省電力モードへ移行させる時点での関連する機能ブロック構成と動作状況を示す。省電力モード移行部112は、書込み残量導出部103からのDRAMチップAの残量通知を受け取り、通知された書込み残量が0となった時点でDRAMチップAは有効データで一杯になったと判断して、DRAMチップAを省電力モードへ移行させる。省電力モード移行部112は、動作モード管理部の例に相当する。なお、省電力モード移行部112以外の要素の動作は、実施の形態1に示した通りである。このように、本実施の形態では、DRAMチップの書込み残量が0になった時点で、省電力モード移行部112が、該DRAMチップを省電力モードへ移行させる。これにより、入力データの記録、記録データの不揮発メモリ装置300への転送へ影響することなく、DRAMチップをできるだけ長く省電力モードとさせることができ、データ記録装置の省電力化を実現することができる。実施の形態4.実施の形態4では、実施の形態1、実施の形態2を前提に、データ読出しを完了したDRAMチップを素早く電源供給オフする構成を説明する。図5は、実施の形態4におけるDRAMチップへの電源供給をオフさせる時点での関連する機能ブロック構成と動作状況を示す。電源OFF判定部113は、読出し残量導出部107からのDRAMチップBの残量通知を受け取り、通知された読出し残量が0となった時点でDRAMチップBには有効データが無くなったと判断して、DRAMチップBへの電源供給をオフさせる。電源OFF判定部113は、電源管理部の例に相当する。なお、電源OFF判定部113以外の要素の動作は、実施の形態2に示した通りである。このように、本実施の形態では、DRAMチップ内の有効な読出し残量が0になった時点で、電源OFF判定部113が、該DRAMチップへの電源供給をオフにする。これにより、入力データの記録、記録データの不揮発メモリ装置300への転送へ影響せず、またDRAM中に記録済みの有効データを消失することなく、DRAMチップへの電源供給をできるだけ長くオフさせることができ、データ記録装置の省電力化を実現することができる。実施の形態5.実施の形態5では、実施の形態1を前提に、電源ON判定の基準値を予め決める必要なく、電源ON判定を可能とさせる構成を説明する。図6は、実施の形態5における、DRAMチップへの電源再供給をする時点での関連する機能ブロック構成と動作状況を示す。入力レート計測部114は、データ入力部101からデータ書込み部102へ渡される入力データの速度単位時間当たりのデータの入力量を監視計測し、入力データの速度を入力レート毎秒Mバイトとして電源ON判定部104へ逐次通知する。電源ON判定部104は、書込み残量導出部103から通知される書込み残量Xバイトと、入力レート計測部114から通知される入力レート毎秒Mバイトから、X/Mの式により、書込み残量Xバイトへの入力データの書込みが完了するまでの予想時間をデータ書込み完了予想時間として算出する。そして、このデータ書込み完了予想時間と、DRAMチップの起動時間が一致したら、電源ON判定部104は、DRAMチップA1への電源再供給を行う。このように、本実施の形態では、入力データのデータ転送レートを逐次検出する入力レート計測部114を設け、DRAMチップの書込み残量/入力レートが、DRAMチップの起動時間と一致した時点で、次書込みDRAMチップの電源再供給を行う。これにより、電源ON判定の基準値を予め決めることなく、実施の形態1と同等の省電力化を実現することができる。実施の形態6.実施の形態6では、実施の形態2を前提に、省電力モード解除判定の基準値を予め決める必要なく、省電力モード解除判定を可能とさせる構成を説明する。図7は、実施の形態6における、DRAMチップの省電力モードを解除する時点での関連する機能ブロック構成と動作状況を示す。記録レート計測部115は、データ読出し部106から不揮発メモリ装置300へ渡される記録データの速度不揮発メモリ装置300への単位時間当たりのデータの書込み量を監視計測し、記録データの速度を記録レート毎秒Nバイトとして省電力モード解除判定部108へ逐次通知する。省電力モード解除判定部108は、読出し残量導出部107から通知される読出し残量Yバイトと、記録レート計測部115から通知される記録レート毎秒Nバイトから、Y/Nの式により、読出し残量Yバイトの記録データ読出しがするまでの予想時間をデータ読出し完了予想時間として算出する。そして、このデータ読出し完了予想時間と、DRAMチップの省電力モード解除時間が一致したら、省電力モード解除判定部108は、DRAMチップB1の省電力モード解除を行う。このように、本実施の形態では、低速な記録媒体へのデータ転送レートを逐次検出する記録レート計測部115を設け、DRAMチップの読出し残量/転送レートが、DRAMチップの省電力モード解除時間と一致した時点で、次に読出すデータを保持しているDRAMチップの省電力モードを解除する。これにより、省電力モード解除判定の基準値を予め決めることなく、実施の形態2と同等の省電力化を実現することができる。実施の形態7.実施の形態7では、実施の形態1または実施の形態2を前提に、電源ON判定または省電力モード解除判定に余裕値を持たせて、DRAMチップのチップ間性能差異を許容可能とする構成を説明する。図8は、実施の形態7における、DRAMチップへの電源再供給時点での関連する機能ブロック構成と動作状況を示す。電源ON判定部104では、電源ON判定のための判定基準値105に余裕値116を加えた値と、書込み残量導出部103から通知された書込み残量Xバイトを比較し、書込み残量Xバイトが判定基準値105と余裕値116との合計値と一致した時に、DRAMチップA1の電源再供給を行うようにする。なお、この余裕値116は、値は異なるが、実施の形態2での省電力モード解除判定部108へも同様な考え方で付与することができる。この場合は、省電力モード解除判定部108は、判定基準値109と余裕値116との合計値と、読出し残量導出部107から通知された読出し残量Yバイトを比較し、読出し残量Yバイトが判定基準値109と余裕値116との合計値と一致した時に、DRAMチップB1の省電力モードの解除を行うようにする。また、実施の形態5及び実施の形態6へも余裕値116を付与することができるが、この場合は時間の値とすることが効率良く、実施の形態5における電源ON判定部104がDRAMチップ起動時間と比較する値の計算式は、例えば{X/M-余裕値}となる。また、実施の形態6における省電力モード解除判定部108が省電力モード解除時間と比較する値の計算式は、例えば{Y/N-余裕値}となる。勿論、実施の形態5、実施の形態6への余裕値116の付与で、余裕値116を時間の値としなくても実現可能なことは言うまでも無い。このように、本実施の形態では、DRAMチップの起動時間、DRAMチップの省電力モード解除時間との一致判定に、一定の余裕時間を持たせる結果としては、DRAMチップへの電源再供給、省電力モード解除が、少し早まることで、DRAMチップ間の起動時間、省電力モード解除時間のばらつきを許容できるようにする。これにより、DRAMチップ個々の性能起動時間、省電力モード解除時間、最大書込み速度、最大読出し速度のバラツキを補正することができ、より精度の良いDRAMチップの電源OFF時間を実現することができる。実施の形態8.実施の形態8では、実施の形態7を前提に、DRAMチップの電源ON判定成立をCPUCentralProcessingUnitに割込みで通知することで、DRAMチップへの電源再供給処理をソフトウェアで実施できるようにする構成を示す。図9は、実施の形態8における、DRAMチップへの電源再供給時点での関連する機能ブロック構成と動作状況を示す。電源ON判定部104では、電源ON判定のための判定基準値105に余裕値116を加えた値と、書込み残量導出部103から通知された書込み残量Xバイトを比較し、書込み残量Xバイトが判定基準値105と余裕値116との合計値と一致した時に、割込機能を用いてCPU400へ割込みを通知する。CPU400では電源ON判定部104から割込みを受けたら、所望のソフトウェア500を動作させ、そのソフトウェア500によって、DRAMチップA1への電源再供給処理を行う。図9には図示していないものの、同様に、省電力モード解除判定部108が、判定基準値109と余裕値116との合計値と、読出し残量導出部107から通知された読出し残量Yバイトを比較し、読出し残量Yバイトが判定基準値109と余裕値116との合計値と一致した時に、割込機能を用いてCPU400へ割込みを通知するようにしてもよい。この場合は、CPU400では省電力モード解除判定部108から割込みを受けたら、所望のソフトウェア500を動作させ、そのソフトウェア500によって、DRAMチップB1の省電力モードの解除を行うようにする。このように、本実施の形態では、電源ON判定部104、省電力モード解除判定部108に、プロセッサへの割込み機能を有することで、DRAMチップの電源再供給処理、省電力モード解除処理をソフトウェア500で実施できる。これにより、人工衛星のようにバッテリで駆動するシステムによくある、電源供給シーケンスのシステム毎の差異をソフトウェア500で吸収でき、複数システムに共通の電源ON判定部104及び省電力モード解除判定部108を実現することができる。なお、本実施の形態の前提を実施の形態7に置いている理由は、DRAMチップへの電源供給を開始する動作を例にとれば、電源ON検出からDRAMチップへの電源再供給までに、ソフトウェア500処理によるディレイが生じるためで、ソフトウェア500による電源ON処理時間を、余裕値116として吸収できるようにするためである。最後に、実施の形態1~8に示したデータ記録装置100のハードウェア構成例について説明する。図10は、実施の形態1~8に示すデータ記録装置100のハードウェア資源の一例を示す図である。なお、図10の構成は、あくまでもデータ記録装置100のハードウェア構成の一例を示すものであり、データ記録装置100のハードウェア構成は図10に記載の構成に限らず、他の構成であってもよい。特に、データ記録装置100が人工衛星に搭載される場合には、図10に示す表示装置901、キーボード902、マウス903、FDD904FlexibleDiskDrive、コンパクトディスク装置905CDDは不要とすることができる。図10において、データ記録装置100は、プログラムを実行するCPU911中央処理装置、処理装置、演算装置、マイクロプロセッサ、マイクロコンピュータ、プロセッサともいうを備えている。CPU911は、バス912を介して、例えば、ROMReadOnlyMemory913、複数のDRAMチップ914、通信ボード915、電源装置916、表示装置901、キーボード902、マウス903、不揮発メモリ装置920と接続され、これらのハードウェアデバイスを制御する。複数のDRAMチップ914のうちの一部は、図1のDRAMバッファ200を構成する。複数のDRAMチップ914のうちの一部は、メインメモリとして機能し、後述するプログラム等がロードされる。また、不揮発メモリ装置920は図1の不揮発メモリ装置300に相当する。また、作図上の理由から、図10ではバス912のみを示しているが、図1に示すように、バス912にはメモリバス110と電源制御バス111が含まれている。また、CPU911は、FDD904、CDD905と接続していてもよい。通信ボード915、キーボード902、マウス903などは、入力装置の一例である。また、通信ボード915、表示装置901などは、出力装置の一例である。通信ボード915は、例えば、LANローカルエリアネットワーク、インターネット、WANワイドエリアネットワーク、SANストレージエリアネットワークなどに接続されている。また、データ記録装置100が人工衛星に搭載される場合には、通信ボード915は、衛星通信用の通信ボードである。不揮発メモリ装置920には、オペレーティングシステム921OS、ウィンドウシステム922、プログラム群923、ファイル群924が記憶されている。プログラム群923のプログラムは、CPU911がオペレーティングシステム921、ウィンドウシステム922を利用しながら実行する。データ記録装置100が人工衛星に搭載される場合には、ウィンドウシステム922は含まれていなくてもよい。また、DRAMチップ914メインメモリには、CPU911に実行させるオペレーティングシステム921のプログラムやアプリケーションプログラムの少なくとも一部が一時的に格納される。また、DRAMチップ914メインメモリには、CPU911による処理に必要な各種データが格納される。また、ROM913には、BIOSBasicInputOutputSystemプログラムが格納され、不揮発メモリ装置920にはブートプログラムが格納されている。データ記録装置100の起動時には、ROM913のBIOSプログラム及び不揮発メモリ装置920のブートプログラムが実行され、BIOSプログラム及びブートプログラムによりオペレーティングシステム921が起動される。上記プログラム群923には、実施の形態1~8の説明において~部として説明している機能を実行するプログラムが記憶されている。プログラムは、CPU911により読み出され実行される。ファイル群924には、実施の形態1~8の説明において、~の判断、~の判定、~の計算、~の算出、~の比較、~の検出、~の更新、~の設定、~の選択、~の入力、~の出力等として説明している処理の結果を示す情報やデータや信号値や変数値やパラメータが、~ファイルや~データベースの各項目として記憶されている。~ファイルや~データベースは、ディスクやメモリなどの記録媒体に記憶される。ディスクやメモリなどの記憶媒体に記憶された情報やデータや信号値や変数値やパラメータは、読み書き回路を介してCPU911によりメインメモリやキャッシュメモリに読み出される。そして、読み出された情報やデータや信号値や変数値やパラメータは、抽出検索参照比較演算計算処理編集出力印刷表示などのCPUの動作に用いられる。抽出検索参照比較演算計算処理編集出力印刷表示のCPUの動作の間、情報やデータや信号値や変数値やパラメータは、メインメモリ、レジスタ、キャッシュメモリ、バッファメモリ等に一時的に記憶される。また、データや信号値は、DRAMチップ914メインメモリ、FDD904、CDD905、不揮発メモリ装置920、その他光ディスク、ミニディスク、DVD等の記録媒体に記録される。また、データや信号は、バス912や信号線やケーブルその他の伝送媒体によりオンライン伝送される。また、実施の形態1~8の説明において~部として説明しているものは、~回路、~装置、~機器であってもよく、また、~ステップ、~手順、~処理であってもよい。すなわち、実施の形態1~8で説明した手順、処理により、本発明に係るメモリ管理方法を実現することができる。また、~部として説明しているものは、ROM913に記憶されたファームウェアで実現されていても構わない。或いは、ソフトウェアのみ、或いは、素子デバイス基板配線などのハードウェアのみ、或いは、ソフトウェアとハードウェアとの組み合わせ、さらには、ファームウェアとの組み合わせで実施されても構わない。ファームウェアとソフトウェアは、プログラムとして、磁気ディスク、フレキシブルディスク、光ディスク、コンパクトディスク、ミニディスク、DVD等の記録媒体に記憶される。プログラムはCPU911により読み出され、CPU911により実行される。すなわち、プログラムは、実施の形態1~8の~部としてコンピュータを機能させるものである。あるいは、実施の形態1~8の~部の手順や方法をコンピュータに実行させるものである。