"半導体基板と、前記半導体基板を貫通する貫通電極と、前記半導体基板を貫通する金属柱と、前記半導体基板の外部に露出した前記金属柱の端部によって形成されたアライメントマークと、前記半導体基板に形成され、前記金属柱を取り囲む、絶縁性を有する筒状の絶縁膜と、を有する半導体チップ。前記金属柱は前記貫通電極と同一の金属材料を有する、請求項1に記載の半導体チップ。前記筒状の絶縁膜は前記金属柱から離れて配置されている、請求項1または2に記載の半導体チップ。前記筒状の絶縁膜は、前記半導体基板の表面に平行な面内で滑らかな閉曲線を構成している、請求項3に記載の半導体チップ。前記筒状の絶縁膜は前記金属柱と接している、請求項1または2に記載の半導体チップ。前記筒状の絶縁膜は窒化シリコン膜を含んでいる、請求項1から5のいずれか1項に記載の半導体チップ。前記筒状の絶縁膜は、前記窒化シリコン膜で覆われた酸化シリコン膜を含んでいる、請求項6に記載の半導体チップ。前記筒状の絶縁膜はポリシリコンを含んでいる、請求項1から7のいずれか1項に記載の半導体チップ。半導体基板と、前記半導体基板に形成された機能素子と、前記半導体基板を貫通し、前記機能素子に電力を供給する貫通電極と、前記半導体基板を貫通する金属柱と、前記半導体基板の外部に露出した前記金属柱の端部によって形成されたアライメントマークと、前記貫通電極を取り囲む第1の筒状の絶縁膜と、前記金属柱を取り囲み、前記第1の筒状の絶縁膜と同じ材料を有する第2の筒状の絶縁膜と、を有する半導体チップ。特許文献1に記載のアライメントマークは、貫通プラグと同一の工程で製造される。したがって、アライメントマークは、貫通プラグと同一の金属材料、例えば銅からなる。本願発明者は、アライメントマークを構成する金属原子が半導体基板に拡散すると、半導体基板に形成されている機能素子の特性が低下することがあるということを見出した。例えば、半導体チップがDRAMのようなメモリチップである場合、半導体基板中の金属不純物に起因して、機能素子としてのキャパシタに蓄えられている電荷がリークし易くなる。これにより、DRAMのデータの保持時間ホールドタイムが低下してしまう。したがって、貫通プラグ貫通電極と同様の金属材料から成るアライメントマークを備えた半導体チップにおいて、金属原子の拡散に起因する素子特性の劣化を抑制することが望まれる。本発明の一態様における半導体チップは、半導体基板と、半導体基板を貫通する貫通電極と、半導体基板を貫通する金属柱と、アライメントマークと、絶縁性を有する筒状の絶縁膜とを有する。アライメントマークは、半導体基板の外部に露出した金属柱の端部によって形成されている。筒状の絶縁膜は、半導体基板に形成されており、金属柱を取り囲んでいる。上記構成の半導体装置によれば、アライメントマークとして利用される金属柱を取り囲む筒状の絶縁膜が、半導体基板中への金属原子の拡散を防止する。そのため、金属原子の拡散に起因する素子特性の劣化を抑制することができる。以下、本発明について図面を用いて説明する。図1は第1の実施形態の半導体チップの概略平面図である。図2は、図1に示す領域Aの概略拡大図である。図3は、図2の3A-3A線に沿った半導体チップの断面図である。半導体チップは、半導体基板10と、半導体基板10を貫通する貫通電極20と、アライメントマーク部40と、絶縁性の筒状の絶縁膜30,50を有する。半導体基板10の材料は、例えばシリコンのような半導体Siliconsubstrateを用いることができる。半導体基板10には、半導体チップの機能に応じた機能素子80が形成されている。機能素子80は、貫通電極20から電力を供給される。機能素子80は、図1に示す半導体基板の一面とは反対側の面における素子領域Bに配置されている。機能素子80は、例えば半導体チップがDRAM用のチップである場合、トランジスタおよびこれと直列配置されたキャパシタから成る。貫通電極20およびアライメントマーク部金属柱40は、半導体チップの少なくとも一方の面に露出している。図3に示す例では、貫通電極20およびアライメントマーク部40が露出している、半導体チップの一面に絶縁層62が形成されている。絶縁層62は、たとえば窒化シリコンを用いることができる。なお、図1および図2では、図の簡略化のため、この絶縁層62は図示されていない。アライメントマーク部40は、半導体基板10を貫通しており、貫通電極20と同一の金属材料を含む金属柱である。これにより、アライメントマーク部40を貫通電極20と同一の製造工程によって形成することができ、その結果、半導体チップの製造が容易になる。アライメントマーク部40を構成する金属柱の端部は、半導体チップの表面に露出しており、位置決め用のアライメントマーク47として利用される。第1の筒状の絶縁膜30は、半導体基板10に形成されており、貫通電極20を取り囲んでいる。第2の筒状の絶縁膜50は、半導体基板10に形成されており、アライメントマーク部40を取り囲んでいる。より具体的には、筒状の絶縁膜30または50は、半導体チップの表面に平行な面内において、貫通電極20またはアライメントマーク部40を取り囲んでいる。第1の実施形態では、筒状の絶縁膜30,50は、貫通電極20またはアライメントマーク部40から離れて配置されている。両方の筒状の絶縁膜30,50は、同じ材料から構成されていることが好ましい。これにより、両方の筒状の絶縁膜を同一の製造工程によって製造することができる。筒状の絶縁膜50は、アライメントマーク部40を構成する金属原子が、半導体基板10、特に半導体基板の素子領域Bに拡散することを防止する。したがって、金属原子の拡散に起因する機能素子80の特性の劣化を抑制することができる。金属原子の拡散の防止の観点から、筒状の絶縁膜50は、半導体基板10を貫通していることが好ましい。金属材料の拡散防止のため、筒状の絶縁膜30,50は窒化シリコン膜32,52を含んでいることが好ましい。筒状の絶縁膜30,50は、この窒化シリコン膜32,52で表面が覆われた酸化シリコン膜34,54を含んでいることがより好ましい。また、筒状の絶縁膜50は、多結晶シリコン膜ポリシリコン膜を含んでいても良い。この場合、アライメントマーク部40からの金属原子の拡散をより抑制することができる。半導体チップは、半導体基板上に形成された層間絶縁層61や配線層78やバンプ電極70やプラグ77等を有していても良い。バンプ電極70は、半導体チップの、貫通電極20が露出している一面とは反対側の一面に露出している。配線層78は、複数の階層に形成されていて良い。ある階層の配線層78とそれに隣接する配線層78との間に、層間絶縁層61が形成されている。プラグ77は、層間絶縁層61中を延びており、貫通電極20、バンプ電極70および配線層78を導通している。配線層78の材料は、アルミニウムやタングステン等を用いることが出来る。ここでは、一例として、貫通電極20と接する配線層78をタングステンによって形成し、その他の配線層78をアルミニウムによって形成した。また、貫通電極20に接する配線層78と同じ階層に、アライメントマーク部40と接するエッチングストッパ層48が形成されていることが好ましい。半導体チップのバンプ電極70が形成されている一面に、カバー層66および例えばポリイミドからなる絶縁層67が形成されていても良い。この半導体チップは、当該チップが互いに積層されて成る半導体装置に好適に用いられる。アライメントマーク部40を構成する金属柱の端部は、半導体チップを互いに積層する際の位置決めに利用される。複数の半導体チップは、同種のチップであっても良く、異種のチップであっても良い。アライメントマーク47は、半導体チップを任意の部材に対して位置決めするために使用することができる。上記実施形態では、アライメントマーク47は、半導体チップの一方の面のみに露出している。これに限らず、アライメントマーク47は半導体チップの両面に存在していても良い。この場合、バンプ電極70が形成されている一面に露出するアライメントマーク部は、当該一面と最も近くに位置する配線層78と同一の金属材料から成ることが好ましい。半導体チップの両面のアライメントマーク部は、位置決めされるべき部材がチップの両側にある場合、例えば3層以上のチップが積層される場合に有効である。アライメントマーク47は、例えばカメラのような撮像装置によって認識可能である。撮像装置によって取り込んだ画像を画像処理することで、コンピュータによって正確に位置決めすることが出来る。アライメントマーク部40の形状は貫通電極20の形状とは異なっている。これにより、アライメントマーク部40と貫通電極20の違いを検知することができる。アライメントマーク部40は、貫通電極20との違いが検知できれば、どのような形状であっても良い。次に、半導体チップの製造工程の一例について説明する。本例では、シリコンから成る半導体基板Siliconsubstrate10を準備する。図4aに示すように、半導体基板10の第1の面10aに筒状の絶縁膜を形成するための枠状の穴部トレンチ12を形成する。次に、トレンチ12の内部に筒状の絶縁膜30,50を形成する。具体的には、図4bに示すように、トレンチ12の側壁および半導体基板の第1の面10a上に窒化シリコン膜32,52を形成し、それからトレンチ12の内部を埋めるように、窒化シリコン膜32,52上に酸化シリコン膜34,54を形成する。酸化シリコン膜34,54は、例えばLP-TEOSLowPressureSi4膜を用いることができる。その後、図4cに示すように、半導体基板10の第1の面10a上の窒化シリコン膜32,52および酸化シリコン膜34,54を除去して半導体基板10を露出させる。酸化シリコン膜および窒化シリコン膜の除去は、例えばエッチバック法または化学的機械研磨CMPによって行われる。これにより、トレンチ12内に筒状の絶縁膜30,50が形成される。貫通電極付近の筒状の絶縁膜30と、アライメントマーク部付近の筒状の絶縁膜50とは、同一の工程によって一括して形成できる。次に、半導体基板10の第1の面10aに、半導体チップの機能に応じた機能素子80、層間絶縁層61、配線層78、プラグ77、カバー層66、絶縁層67等を形成する図5a参照。配線層78は、複数の階層に形成されているが、単一の層であっても良い。層間絶縁層61は、各階層の配線層78同士の間に形成されている。絶縁層は、例えばポリイミドからなり、バンプ電極が形成される位置、つまりプラグ77が形成されている位置に対応してパターニングされている。なお、アライメントマーク部が形成されるべき領域には、プラグやバンプ電極は不要である。半導体チップがDRAM用のチップである場合には、機能素子80として、トランジスタおよびキャパシタが形成される。また、層間絶縁層61の、アライメントマーク部40が形成される領域にエッチングストッパ層48を形成しておくことが好ましい。エッチングストッパ層48は、プラグ77の、半導体基板の第1の面10aに最も近くに位置する配線層78の位置に形成されることが好ましく、当該配線層78を構成する材料と同一の金属材料からなることがより好ましい。本例では、エッチングストッパ層48として、タングステンを用いた。図5aに示すように、プラグ77および絶縁層67上に、めっきを析出させるためのシード層71をスパッタ法により形成する。シード層71としては、例えばCu/Ti層を用いることができる。それから、シード層71上に電極を形成する。例えばフォトリソグラフィ法により、シード層71上に所定の形状のポジ型レジスト90を形成し、プラグ77上のシード層71がレジストから露出するようにレジスト90をパターニングする。それから、電気めっき法によって、レジスト90から露出したシード層71上に電極を形成する。電極は、例えば、レジスト90の開口内に例えば銅からなる金属柱72を形成した後に当該金属柱72の表面に例えばSnAgから成る金属膜73を形成することで作成できる。このようにして、シード層71、金属柱72および金属膜73からなるバンプ電極70が作成できる。なお、バンプ電極70を構成する材料は、上記例に限定されるものではない。バンプ電極70の形成後、レジスト90を除去し、チップ表面に露出したシード層71を除去する。その後、バンプ電極70を一旦高温にしてSnAg22のみを溶融させた後に降温することで、図5bに示すように、バンプ電極70の先端を凸条にすることができる。次に、半導体基板10の第1の面10aとは反対側の第2の面10bを処理するため、図6aに示すように、バンプ電極70および絶縁層67上に介在層68を介して支持体69を貼り付ける。介在層68は、例えばLTHCLighttoHeatConversionや液状の紫外線硬化剤UVCureLiquidAdhesiveのような着脱可能な接着材が用いられる。支持体69は、例えばガラスからなるウエハサポートシステムWaferSupportSystemが用いられる。次に、図6bに示すように、半導体基板10の第2の面10bに筒状の絶縁膜30,50が露出するまで、半導体基板の第2の面10bを研削する。半導体基板10の研削後、例えばCMP法によって、半導体基板の第2の面10bを平坦化する。次に、図7aに示すように、半導体基板10の第2の面10bに、貫通電極およびアライメントマーク部用の穴部92を形成する。このとき、半導体基板の第2の面10bに例えば窒化シリコンからなる絶縁層62を形成した後、穴部92を形成するためのレジスト91を塗布し、それから、半導体基板10に穴部92を形成することが好ましい。絶縁層62としての窒化シリコンは、半導体基板の第2の面から金属材料、例えば銅が拡散することを防止する。穴部92は、例えばドライエッチングにより形成することができる。穴部92は、筒状の絶縁膜30,50の内側に形成され、半導体基板10を貫通することが好ましい。このとき、前述したエッチングストッパ層48によって、穴部92の深さが決定される。エッチングストッパ層48は、エッチングに耐性を有する材料であればよい。貫通電極の形状とアライメントマーク部の形状とを相違させるため、貫通電極用の穴部の形状とアライメントマーク部用の穴部の形状とは相違させておく。次に、図7bに示すように、レジスト91を除去し、穴部92の底面および側面にシード層21,41を形成する。シード層21,41は、例えばCu/Ti層から構成することができる。シード層21,41は、例えばスパッタ法により形成することができる。次に、図8に示すように、穴部92に貫通電極20およびアライメントマーク部40を形成する。具体的には、まず、半導体基板10の第2の面10bの上に貫通電極およびアライメントマーク部を所定の形状にするためのレジスト93を形成する。それから、穴部92を、例えば電気めっき法により金属材料22,42で埋める。金属材料22,42は、例えば銅を用いることが出来る。ここでは、穴部を埋める金属材料22,42の表面に別の金属膜23,43を形成した。金属膜23,43は、例えば電気めっき法によってAu/Niから形成することができる。このようにして、シード層21,41、金属材料22,42および金属膜23,43からなる貫通電極20やアライメントマーク部金属柱40が作成される。貫通電極20は、半導体基板10としてのシリコンを貫通するシリコン貫通ビアThroughSiliconVia:TSVである。アライメントマーク部40は、この貫通電極20とはことなる形状ではあるが、同様の構造を有している。貫通電極20とアライメントマーク部40とは、上記のように、同一の金属材料から形成されることが好ましい。この場合、同一の工程によって貫通電極20とアライメントマーク部40とを同時に形成することができる。この後、レジスト93を除去し、絶縁層62上の不要なシード層21を除去する。それから、介在層68および支持体69を除去することで、図1~図3に示した半導体チップを製造することができる。以下、図9を参照して第2の実施形態における半導体チップについて説明する。図9は、第2の実施形態の半導体チップの、貫通電極およびアライメントマーク部周辺の構成を示す平面図である。第2の実施形態の半導体チップにおいて、貫通電極20と、アライメントマーク47を形成するアライメントマーク部との構成は、第1の実施形態の半導体チップと同様である。筒状の絶縁膜30,50は、貫通電極20またはアライメントマーク部を取り囲んでいる。ただし、筒状の絶縁膜50は、半導体基板10の表面に平行な面内で、角部のない滑らかな閉曲線により構成されている。クラックが発生し易い角部を排除することで、筒状の絶縁膜50による金属原子の拡散防止の効果が低下することを防止することができる。以下、図10を参照して第3の実施形態における半導体チップについて説明する。図10は、第3の実施形態の半導体チップの、貫通電極およびアライメントマーク部周辺の構成を示す平面図である。ただし、図10では、チップの構成を明らかにするため、半導体基板10の表面に形成される絶縁層は描かれていない。第3の実施形態において、貫通電極20およびアライメントマーク47を形成するアライメントマーク部の構成は、第1の実施形態の半導体チップと同様である。筒状の絶縁膜30,50は、貫通電極20またはアライメントマーク部40を取り囲んでいる。本実施形態では、筒状の絶縁膜30,50は、貫通電極20またはアライメントマーク部40と接するサイドウォールである図13bも参照。。この場合においても、筒状の絶縁膜50は、アライメントマーク部40を構成する金属材料からの金属原子の拡散を防止することができる。次に、第3の実施形態の半導体チップの製造方法について説明する。まず、第1の実施形態と同様に、半導体基板を準備する。ここでは、図4a~cに示す処理、つまり半導体基板の第1の面10aに筒状の絶縁膜を形成する処理は行わない。そして、図5a,図5bに示すように、機能素子80、プラグ77、バンプ電極70等を形成する図11も参照。それから、半導体基板10の第2の面10bを処理するために、バンプ電極70および絶縁層67の表面に介在層68を介して支持体69を貼り付ける。このとき、第1の実施形態と同様に、層間絶縁層中にエッチングストッパ層48を形成しておく。これにより、図11に示す状態のチップが得られる。次に、図12aに示すように、半導体基板10の第2の面10bに、貫通電極およびアライメントマーク部用の穴部92を形成し、穴部92の底面および側壁に筒状の絶縁膜30,50を形成する。このとき、半導体基板10の第2の面10bに例えば窒化シリコンからなる絶縁層を形成した後に穴部92を形成しても良い。穴部92は、半導体基板10を貫通する深さであることが好ましい。このとき、エッチングストッパ層48によって、穴部92の深さが決定される。次に、穴部92の底面および側面に窒化シリコン膜32,52および酸化シリコン膜34,54を形成する。このようにして、窒化シリコン膜32,52および酸化シリコン膜34,54からなる筒状の絶縁膜30,50が形成される。次に、必要であれば、エッチバック法により、半導体基板10の第2の表面10bに形成されている余分な酸化シリコン膜34,54および/または窒化シリコン膜32,52を除去する図12b参照。このとき、半導体基板10の第2の面10bに所定の厚みの窒化シリコン膜を残しておくことが好ましい。次に、図13aに示すように、穴部92内の酸化シリコン膜34,54の表面に、貫通電極およびアライメントマーク部の一部を構成するシード層21,41を形成する。シード層21,41は、例えばCu/Ti層から構成することができる。シード層21,41は、例えばスパッタ法により形成することができる。次に、図13bに示すように、穴部92を金属材料22,42で埋めて貫通電極20およびアライメントマーク部40を形成する。具体的には、まず、半導体基板10上に、貫通電極およびアライメントマーク部を所定の形状にするためのレジスト93を形成する。それから、穴部92内に、例えば電気めっき法により金属材料22,42を形成する。金属材料22,42は、例えば銅を用いることが出来る。ここでは、穴部92内を銅で埋めて、この銅の表面に金属膜23,43を形成した。金属膜23,43は、例えばAu/Niを用いることができ、電気めっき法によって形成できる。このようにして、シード層21,41、金属材料22,42および金属膜23,43からなる貫通電極20またはアライメントマーク部40が形成される。貫通電極20とアライメントマーク部40とは、上記のように、同一の金属材料から形成されることが好ましい。この場合、同一の工程によって貫通電極20とアライメントマーク部40とを同時に形成することができる。それから、レジスト93および不要なシード層21,41を除去し、介在層68および支持体69を除去することで、第3の実施形態の半導体チップを製造することができる。以上、本発明者によってなされた発明を実施例に基づき説明したが、本発明は上記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。"