"絶縁膜上に、第1の条件により、高い結晶性の混相粒を低い粒密度で有する種結晶を形成し、前記種結晶上に、第2の条件により混相粒を成長させて前記混相粒の隙間を埋めるように第1の微結晶半導体膜を形成し、前記第1の微結晶半導体膜上に、第1の微結晶半導体膜に含まれる混相粒の隙間を広げず、且つ結晶性の高い微結晶半導体膜を成膜する第3の条件により、第2の微結晶半導体膜を形成することを特徴とする微結晶半導体膜の作製方法。絶縁膜上に、シリコンを含む堆積性気体の流量に対する水素の流量を50倍以上1000倍以下にして堆積性気体を希釈し、且つ処理室内の圧力を67Pa以上13332Pa以下とする第1の条件を用いたプラズマCVD法により種結晶を形成し、前記種結晶上に、シリコンを含む堆積性気体の流量に対する水素の流量を100倍以上2000倍以下にして堆積性気体を希釈し、且つ前記処理室内の圧力を1333Pa以上13332Pa以下とする第2の条件を用いたプラズマCVD法により第1の微結晶半導体膜を形成し、第1の微結晶半導体膜上に、シリコンを含む堆積性気体と、水素との流量比を交互に増減させながら前記処理室に供給し、且つ前記処理室内の圧力を1333Pa以上13332Pa以下とする第3の条件を用いたプラズマCVD法により第2の微結晶半導体膜を形成することを特徴とする微結晶半導体膜の作製方法。基板上に、ゲート電極を形成し、前記基板及び前記ゲート電極上にゲート絶縁膜を形成し、前記ゲート絶縁膜上に、第1の条件により種結晶を形成し、前記種結晶上に、第2の条件により第1の微結晶半導体膜を形成し、第1の微結晶半導体膜上に、第3の条件により第2の微結晶半導体膜を形成し、前記第2の微結晶半導体膜上に、微結晶半導体領域及び非晶質半導体領域を有する半導体膜を形成し、前記半導体膜上に第1の不純物半導体膜を形成し、前記第1の不純物半導体膜の一部をエッチングして、島状の第2の不純物半導体膜を形成し、前記種結晶、前記第1の微結晶半導体膜、第2の微結晶半導体膜、及び前記半導体膜の一部をエッチングして、島状の第1の半導体積層体を形成し、前記第2の不純物半導体膜上に、ソース電極及びドレイン電極として機能する配線を形成し、前記第2の不純物半導体膜をエッチングして、ソース領域及びドレイン領域として機能する一対の不純物半導体膜を形成し、前記第1の条件は、シリコンを含む堆積性気体の流量に対する水素の流量を50倍以上1000倍以下にして堆積性気体を希釈し、且つ処理室内の圧力を67Pa以上13332Pa以下とする条件であり、前記第2の条件は、シリコンを含む堆積性気体の流量に対する水素の流量を100倍以上2000倍以下にして堆積性気体を希釈し、且つ前記処理室内の圧力を1333Pa以上13332Pa以下とする条件であり、前記第3の条件は、シリコンを含む堆積性気体と、水素との、流量比を交互に増減させながら前記処理室に供給し、且つ前記処理室内の圧力を1333Pa以上13332Pa以下とする条件であることを特徴とする半導体装置の作製方法。請求項3において、前記第1の半導体積層体を形成した後、且つ前記第1の半導体積層体上に、ソース電極及びドレイン電極として機能する配線を形成する前において、前記第1の半導体積層体の側面をプラズマに曝して、前記第1の半導体積層体の側面に障壁領域を形成することを特徴とする半導体装置の作製方法。請求項3または請求項4において、前記第1の半導体積層体の一部をエッチングして、微結晶半導体領域及び一対の非晶質半導体領域が積層される第2の半導体積層体を形成し、前記配線、前記一対の不純物半導体膜、前記第2の半導体積層体、及び前記ゲート絶縁膜上に絶縁膜を形成し、前記絶縁膜上に、バックゲート電極及び画素電極を形成することを特徴とする半導体装置の作製方法。請求項5において、前記ゲート電極と前記バックゲート電極が平行であることを特徴とする半導体装置の作製方法。請求項5において、前記ゲート電極と前記バックゲート電極が接続していることを特徴とする半導体装置の作製方法。請求項5において、前記バックゲート電極はフローティングであることを特徴とする半導体装置の作製方法。請求項5乃至請求項8のいずれか一項において、前記バックゲート電極及び前記画素電極を同時に形成することを特徴とする半導体装置の作製方法。非晶質シリコン膜を用いてチャネル領域が形成される薄膜トランジスタは、電界効果移動度及びオン電流が低いといった問題がある。一方、微結晶シリコン膜を用いてチャネル領域が形成される薄膜トランジスタは、非晶質シリコン膜でチャネル領域が形成される薄膜トランジスタと比較して、電界効果移動度は向上するもののオフ電流が高くなってしまい、十分なスイッチング特性が得られないといった問題がある。多結晶シリコン膜を用いてチャネル領域が形成される薄膜トランジスタは、上記二種類の薄膜トランジスタよりも電界効果移動度が格段に高く、高いオン電流が得られるといった特性がある。この薄膜トランジスタは、その特性により、画素に設けられるスイッチング用のトランジスタとして使用できることに加えて、高速動作が要求されるドライバ回路をも構成することができる。しかし、多結晶シリコン膜を用いてチャネル領域が形成される薄膜トランジスタの作製工程は、非晶質シリコン膜を用いてチャネル領域が形成される薄膜トランジスタを作製する場合に比べ、半導体膜の結晶化工程が必要となり、製造コストが増大することが問題となっている。例えば、多結晶シリコン膜の製造のために必要なレーザアニール技術は、レーザビームの照射面積が小さく、大画面の液晶パネルを効率よく生産することができないといった問題がある。ところで、表示パネルの製造に用いられているガラス基板は、第3世代550mm×650mm、第3.5世代600mm×720mm、または620mm×750mm、第4世代680mm×880mm、または730mm×920mm、第5世代1100mm×1300mm、第6世代1500mm×1850mm、第7世代1870mm×2200mm、第8世代2200mm×2400mm、第9世代2400mm×2800mm、第10世代2950mm×3400mmへと大面積化が進んでいる。これに対して、第10世代2950mm×3400mmにおけるような大面積のマザーガラス基板に、高速動作が可能な薄膜トランジスタを、生産性よく製造することができる技術は依然として確立されておらず、そのことが産業界の問題となっている。そこで、本発明の一態様は、電気特性に優れた半導体装置を、生産性高く作製する方法を提供することを課題とする。本発明の一態様は、第1の条件により、間に隙間を有する混相粒を有する種結晶を絶縁膜上に形成し、第2の条件により、隙間を埋めるように混相粒を成長させて、種結晶上に第1の微結晶半導体膜を形成し、第3の条件により、第1の微結晶半導体膜に含まれる混相粒の隙間を広げないように、第1の微結晶半導体膜上に第2の微結晶半導体膜を形成することを要旨とする。すなわち、本発明の一態様は、第1の条件により、高い結晶性の混相粒を低い粒密度で有する種結晶を絶縁膜上に形成し、第2の条件により、混相粒の隙間を埋めるように混相粒を成長させて、種結晶上に第1の微結晶半導体膜を形成し、第3の条件により、第1の微結晶半導体膜に含まれる混相粒の隙間を広げず、且つ第1の微結晶半導体膜上に結晶性の高い第2の微結晶半導体膜を積層形成することを要旨とする。第1の条件は、シリコンまたはゲルマニウムを含む堆積性気体の流量に対する水素の流量を50倍以上1000倍以下にして堆積性気体を希釈し、且つ処理室内の圧力を67Pa以上13332Pa以下とする条件である。第2の条件は、シリコンまたはゲルマニウムを含む堆積性気体の流量に対する水素の流量を100倍以上2000倍以下にして堆積性気体を希釈し、且つ処理室内の圧力を1333Pa以上13332Pa以下とする条件である。第3の条件は、シリコンまたはゲルマニウムを含む堆積性気体と、水素との流量比を交互に増減させながら前記処理室に供給し、且つ前記処理室内の圧力を1333Pa以上13332Pa以下とする条件である。本発明の一態様は、第1の条件により非晶質シリコン領域と、単結晶とみなせる微小結晶である結晶子とを含む混相粒を有する種結晶をプラズマCVD法で形成し、第2の条件により種結晶上に第1の微結晶半導体膜をプラズマCVD法で形成し、第3の条件により第1の微結晶半導体膜上に第2の微結晶半導体膜を形成する方法であって、第1の条件は、処理室内に供給する原料ガスとしてシリコンまたはゲルマニウムを含む堆積性気体と水素が含まれたガスを用い、堆積性気体の流量に対する水素の流量を50倍以上1000倍以下にして堆積性気体を希釈し、且つ処理室内の圧力を67Pa以上13332Pa以下とする条件である。また、第2の条件は、シリコンまたはゲルマニウムを含む堆積性気体の流量に対する水素の流量を100倍以上2000倍以下にして堆積性気体を希釈し、且つ処理室内の圧力を1333Pa以上13332Pa以下とする条件であることを特徴とする。また、第3の条件は、シリコンまたはゲルマニウムを含む堆積性気体と、水素との流量比を交互に増減させながら前記処理室に供給し、且つ前記処理室内の圧力を1333Pa以上13332Pa以下とする条件である。なお、種結晶においては、複数の混相粒が、分散した状態や連続した状態即ち、膜状となる場合がある。また、プラズマを生成するパワーは、シリコンまたはゲルマニウムを含む堆積性気体の流量に対する水素の流量の比に合わせて適宜選択することが好ましい。また、本発明の一態様において、上記第1の条件、上記第2の条件及び上記第3の条件の少なくとも一つに用いられる原料ガスに、希ガスを添加してもよい。また、本発明の一態様は、上記積層された種結晶、第1の微結晶半導体膜、及び第2の微結晶半導体膜を用いてチャネル領域を形成する薄膜トランジスタを有する半導体装置の作製方法である。また、本発明の一態様は、上記積層された種結晶、第1の微結晶半導体膜、及び第2の微結晶半導体膜を、p型を示す半導体膜、n型を示す半導体膜、及び光電変換を行う半導体膜の一以上に用いた光電変換装置の作製方法である。本発明の一態様を適用することで、結晶性の高い微結晶半導体膜を作製することができる。また、電気特性が良好な半導体装置を、生産性高く作製することができる。本発明の実施の形態について、図面を参照して以下に説明する。ただし、本発明は以下の説明に限定されるものではない。本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解されるからである。したがって、本発明は以下に示す実施の形態及び実施例の記載内容のみに限定して解釈されるものではない。なお、図面を用いて本発明の構成を説明するにあたり、同じものを指す符号は異なる図面間でも共通して用いる。実施の形態1本実施の形態では、混相粒の隙間を低減することで結晶性を高めた微結晶半導体膜の作製方法について、図1及び図2を用いて説明する。図1Aに示すように、基板51上に絶縁膜55を形成し、絶縁膜55上に種結晶57を形成する。基板51としては、ガラス基板、セラミック基板の他、本作製工程の処理温度に耐えうる程度の耐熱性を有するプラスチック基板等を用いることができる。また、基板に透光性を要しない場合には、ステンレス等の金属の基板の表面に絶縁膜を設けたものを用いてもよい。ガラス基板としては、例えば、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス若しくはアルミノケイ酸ガラス等の無アルカリガラス基板を用いるとよい。なお、基板51のサイズに限定はなく、例えば上述のフラットパネルディスプレイの分野でよく使われる第3世代乃至第10世代のガラス基板を用いることができる。絶縁膜55は、CVD法またはスパッタリング法等を用いて、酸化シリコン膜、酸化窒化シリコン膜、窒化シリコン膜、窒化酸化シリコン膜、酸化アルミニウム膜、窒化アルミニウム膜、酸化窒化アルミニウム膜、または窒化酸化アルミニウム膜を、単層でまたは積層して形成することができる。なお、ここでは、酸化窒化シリコンとは、その組成として、窒素よりも酸素の含有量が多いものであって、好ましくは、ラザフォード後方散乱法RBS:RutherfordBackscatteringSpectrometry及び水素前方散乱法HFS:HydrogenForwardScatteringSpectrometryを用いて測定した場合に、組成範囲として酸素が50~70原子、窒素が0.5~15原子、シリコンが25~35原子、水素が0.1~10原子の範囲で含まれるものをいう。また、窒化酸化シリコンとは、その組成として、酸素よりも窒素の含有量が多いものであって、好ましくは、RBS及びHFSを用いて測定した場合に、組成範囲として酸素が5~30原子、窒素が20~55原子、シリコンが25~35原子、水素が10~30原子の範囲で含まれるものをいう。ただし、酸化窒化シリコンまたは窒化酸化シリコンを構成する原子の合計を100原子としたとき、窒素、酸素、シリコン及び水素の含有比率が上記の範囲内に含まれるものとする。種結晶57としては、微結晶半導体膜、代表的には、微結晶シリコン膜、微結晶シリコンゲルマニウム膜、微結晶ゲルマニウム膜等を用いて形成する。種結晶57は、複数の混相粒が分散した状態、混相粒が連続した膜の状態、または混相粒及び非晶質半導体が連続した膜の状態を含む。このため、種結晶57は、混相粒57aが互いに隣接せず、混相粒57aの間に隙間57bを有するものも含む。さらに、高い結晶性の混相粒を低い粒密度面内における混相粒の存在割合で有することを特徴とする。なお、混相粒は、非晶質シリコン領域と、単結晶とみなせる微小結晶である結晶子とを有する。また、混相粒は双晶を有する場合もある。種結晶57は、プラズマCVD装置の処理室内において、高い結晶性の混相粒を低い粒密度で形成する第1の条件を用いて、シリコンまたはゲルマニウムを含む堆積性気体と、水素とを混合し、グロー放電プラズマにより形成する。または、シリコンまたはゲルマニウムを含む堆積性気体と、水素と、ヘリウム、ネオン、アルゴン、クリプトン、キセノン等の希ガスとを混合し、グロー放電プラズマにより形成する。ここでは、シリコンまたはゲルマニウムを含む堆積性気体の流量に対する水素の流量を50倍以上1000倍以下にして堆積性気体を希釈し、且つ処理室内の圧力を67Pa以上13332Pa以下0.5Torr以上100Torr以下とする第1の条件により、種結晶57として微結晶シリコン膜、微結晶シリコンゲルマニウム膜、微結晶ゲルマニウム膜等を形成する。このときの堆積温度は、室温~350°Cとすることが好ましく、より好ましくは150~280°Cとする。なお、上部電極及び下部電極の間隔は、プラズマが発生しうる間隔とすればよい。第1の条件を用いて形成することで、結晶成長が促進され、種結晶57に含まれる混相粒57aの結晶性が高まる。即ち、種結晶57に含まれる混相粒57aに含まれる結晶子の大きさが増大する。また、隣り合う混相粒57aの間に隙間57bができ、混相粒57aの粒密度が低下する。シリコンまたはゲルマニウムを含む堆積性気体の代表例としては、SiH4、Si2H6、GeH4、Ge2H6等がある。種結晶57の原料ガスに、ヘリウム、ネオン、アルゴン、クリプトン、キセノン等の希ガスを添加することで、種結晶57の成膜速度が高まる。この結果、種結晶57に混入される不純物量が低減するため、種結晶57の結晶性を高めることができる。また、種結晶57の原料ガスとして、ヘリウム、ネオン、アルゴン、クリプトン、キセノン等の希ガスを用いることで、高いパワーを供給せずとも安定したプラズマを発生させることが可能であるため、種結晶57のプラズマダメージを低減することが可能であり、混相粒57aの結晶性を高めることができる。種結晶57を形成する際のグロー放電プラズマの生成は、3MHzから30MHz、代表的には13.56MHz、27.12MHzのHF帯の高周波電力、または30MHzより大きく300MHz程度までのVHF帯の高周波電力、代表的には、60MHzを印加することで行われる。また、1GHz以上のマイクロ波の高周波電力を印加することで行われる。なお、高周波電力がパルス状に印加されるパルス発振や、連続的に印加される連続発振とすることができる。また、HF帯の高周波電力と、VHF帯の高周波電力を重畳させることで、大面積基板においてもプラズマのムラを低減し、膜厚及び膜質の均一性を高めることができると共に、堆積速度を高めることができる。上記のようにシリコンまたはゲルマニウムを含む堆積性気体の流量に対する水素の流量を高くすることで、種結晶57の堆積と同時に、種結晶57に含まれる非晶質半導体のエッチングが生じ、結晶性の高い混相粒57aが形成されると共に、隣り合う混相粒57aの間に隙間57bができる。装置構成及び被膜表面の化学状態によって最適な条件は異なるが、混相粒57aがほとんど堆積しなければ、上記シリコンまたはゲルマニウムを含む堆積性気体の流量に対する水素の流量比を小さく、またはRF電力を小さくすればよい。一方、混相粒57aの粒密度が高い場合、または非晶質半導体領域が結晶性半導体領域よりも多い場合は、上記シリコンまたはゲルマニウムを含む堆積性気体の流量に対する水素の流量比を大きく、またはRF電力を大きくすればよい。種結晶57の堆積の様子はSEMScanningElectronMicroscopy及びラマン分光法により評価することができる。上記流量比及び処理室内の圧力により、良好な結晶性を有し、且つ混相粒57a間に好ましい隙間を保つ種結晶57を形成することができる。この結果、種結晶57に含まれる非晶質半導体領域をエッチングしつつ、混相粒57aが形成されるため、結晶成長が促進され、混相粒57aの結晶性が高まる。即ち、混相粒57aに含まれる結晶子の大きさが増大する。また、非晶質半導体領域がエッチングされるため、混相粒57aは互いに隙間57bを有しており、従って混相粒57aは低い粒密度で形成される。なお、本実施の形態における第1の条件で種結晶57を形成すると、混相粒57aの粒径にはばらつきが生じる場合がある。なお、種結晶57を形成する前に、CVD装置の処理室内の気体を排気しながら、処理室内にシリコンまたはゲルマニウムを含む堆積性気体を導入して、処理室内の不純物元素を除去することで、種結晶57における不純物量を低減することが可能である。また、種結晶57を形成する前に、フッ素、フッ化窒素、フッ化シラン等のフッ素を含む雰囲気でプラズマを発生させて、フッ素プラズマに絶縁膜55を曝すことで、緻密な種結晶57を形成することができる。次に、図1Bに示すように、種結晶57上に第1の微結晶半導体膜59を形成する。第1の微結晶半導体膜59は、種結晶57の混相粒を結晶成長させて混相粒間の隙間を埋める条件で形成することを特徴とする。第1の微結晶半導体膜59は、プラズマCVD装置の処理室内において、第2の条件により、シリコンまたはゲルマニウムを含む堆積性気体と、水素とを混合し、グロー放電プラズマにより形成する。または、第2の条件により、シリコンまたはゲルマニウムを含む堆積性気体と、水素と、ヘリウム、ネオン、アルゴン、クリプトン、キセノン等の希ガスとを混合し、グロー放電プラズマにより形成する。ここでは、第2の条件を、シリコンまたはゲルマニウムを含む堆積性気体の流量に対する水素の流量を100倍以上2000倍以下にして堆積性気体を希釈し、且つ処理室内の圧力を1333Pa以上13332Pa以下10Torr以上100Torr以下とする。上記第2の条件により、第1の微結晶半導体膜59として微結晶シリコン膜、微結晶シリコンゲルマニウム膜、微結晶ゲルマニウム膜等を形成する。この結果、第1の微結晶半導体膜59は、非晶質半導体に対する結晶領域の割合が増加すると共に、結晶領域の間が密となり、結晶性が高まる。このときの堆積温度は、室温~350°Cとすることが好ましく、より好ましくは150~280°Cとする。なお、上部電極及び下部電極の間隔は、プラズマが発生しうる間隔とすればよい。第1の微結晶半導体膜59の原料ガスとして、ヘリウム、ネオン、アルゴン、クリプトン、キセノン等の希ガスを用いてもよい。第1の微結晶半導体膜59を形成する際、グロー放電プラズマの生成は、種結晶57の条件を適宜用いることができる。なお、種結晶57及び第1の微結晶半導体膜59のグロー放電プラズマの生成は、同じ条件で行うことでスループットを向上させることができるが、異なっていてもよい。第1の微結晶半導体膜59は、種結晶57の混相粒57aの隙間57bを埋めつつ、且つ結晶成長を促す第2の条件で形成される。代表的には、シリコンまたはゲルマニウムを含む堆積性気体の流量に対する水素の流量を100倍以上2000倍以下にして堆積性気体を希釈し、且つ処理室内の圧力を1333Pa以上13332Pa以下10Torr以上100Torr以下とする。上記条件とすると、処理室内の圧力が高いため、平均自由行程が短く、プラズマイオンのエネルギーが低くなり、第1の微結晶半導体膜59の被覆性が向上すると共に、第1の微結晶半導体膜59に対するイオンダメージが低減し、欠陥低減に寄与する。また、シリコンまたはゲルマニウムを含む堆積性気体の希釈比が高く、水素ラジカルの生成量が増加するため、非晶質半導体領域をエッチングしつつ、混相粒57aに含まれる結晶子を核として結晶成長する。この結果、第1の微結晶半導体膜59は、非晶質半導体領域に対する結晶領域の割合が増加し、結晶性が高まる。また、堆積中の第1の微結晶半導体膜59の欠陥低減に寄与する。なお、種結晶57の混相粒57aの隙間57bに、新たに第1の微結晶半導体膜59の混相粒が発生することで、第1の微結晶半導体膜59の混相粒の大きさは小さくなってしまうため、種結晶57の混相粒57aの発生頻度に対して、第1の微結晶半導体膜59の混相粒の発生頻度は少ない方が好ましい。この結果、種結晶57の混相粒57aに含まれる結晶子を核とし、当該種結晶57からの結晶成長を優先させることができる。このとき、第1の微結晶半導体膜59は、種結晶57の混相粒57aに含まれる結晶子を核として結晶成長する。また、第1の微結晶半導体膜59の混相粒の大きさは、種結晶57の混相粒57aの間隔に依存する。このため、種結晶57の混相粒57aの粒密度が低いと、混相粒57aの間隔が広がるため、第1の微結晶半導体膜59の混相粒の結晶成長距離が伸び、第1の微結晶半導体膜59の混相粒の大粒径化が可能である。次に、図1Cに示すように、第1の微結晶半導体膜59上に第2の微結晶半導体膜61を形成する。第2の微結晶半導体膜61は、第1の微結晶半導体膜に含まれる混相粒の隙間を広げず、且つ結晶性の高い微結晶半導体膜を成膜する条件を用いて形成することを特徴とする。第2の微結晶半導体膜61は、プラズマCVD装置の処理室内において、第3の条件により、シリコンまたはゲルマニウムを含む堆積性気体と、水素とを混合し、グロー放電プラズマにより形成する。または、第3の条件により、シリコンまたはゲルマニウムを含む堆積性気体と、水素と、ヘリウム、ネオン、アルゴン、クリプトン、キセノン等の希ガスとを混合し、グロー放電プラズマにより形成する。ここでは、第3の条件は、シリコンまたはゲルマニウムを含む堆積性気体と、水素との流量比を交互に増減させながら前記処理室に供給し、且つ前記処理室内の圧力を1333Pa以上13332Pa以下とする。シリコンまたはゲルマニウムを含む堆積性気体と、水素との流量比を交互に増減させるとは、シリコンまたはゲルマニウムを含む堆積性気体または水素の流量を増減させることであり、シリコンまたはゲルマニウムを含む堆積性気体に対する水素の流量比が低い場合、代表的には堆積性気体の流量に対する水素の流量を100倍以上2000倍以下にすることで、微結晶半導体の結晶成長が優先的に生じる。一方、シリコンまたはゲルマニウムを含む堆積性気体に対する水素の流量比が高い場合は、非晶質半導体のエッチングが優先的に生じる。なお、シリコンまたはゲルマニウムを含む堆積性気体と、水素との流量比を周期的に増減させてもよい。上記第3の条件により、第2の微結晶半導体膜61として微結晶シリコン膜、微結晶シリコンゲルマニウム膜、微結晶ゲルマニウム膜等を形成する。この結果、第2の微結晶半導体膜61は第1の微結晶半導体膜59の混相粒の隙間を広げず、且つ、結晶性が高まる。このときの堆積温度は、室温~350°Cとすることが好ましく、より好ましくは150~280°Cとする。なお、上部電極及び下部電極の間隔は、プラズマが発生しうる間隔とすればよい。第2の微結晶半導体膜61の原料ガスとして、ヘリウム、ネオン、アルゴン、クリプトン、キセノン等の希ガスを用いてもよい。第2の微結晶半導体膜61を形成する際の、グロー放電プラズマの生成は、種結晶57の条件を適宜用いることができる。なお、種結晶57、第1の微結晶半導体膜59、及び第2の微結晶半導体膜61のグロー放電プラズマの生成は、同じ条件で行うことでスループットを向上させることができるが、異なっていてもよい。ここで、シリコンまたはゲルマニウムを含む堆積性気体と、水素との流量比を交互に増減させる方法について、図2を用いて説明する。図2は、本実施の形態に示す第2の微結晶半導体膜61の形成方法における原料ガスの時間的変化を示すタイミングチャートである。なお、図2において、実線71は、プラズマCVD装置の電源のオンオフ状態を示し、実線73は水素の流量を示し、実線75はシリコンまたはゲルマニウムを含む堆積性気体図2はシランの流量を示し、実線79は希ガス図2ではアルゴンの流量を示す。プラズマCVD装置の処理室に、原料ガスであるシリコンまたはゲルマニウムを含む堆積性気体と、水素とを導入し、処理室を所定の圧力とする。また、基板51の温度を所定の温度とする。このとき、水素は一定流量図2では流量aで処理室に供給する。次に、高周波電源の電源をONとし、プラズマ放電を行う。シリコンまたはゲルマニウムを含む堆積性気体は、交互に流量を増減させながら、処理室に供給する。ここでは、シリコンまたはゲルマニウムを含む堆積性気体と、水素との流量比を交互に増減させることをサイクルフローという。本実施の形態では、電力をONとした後に流量cのシリコンまたはゲルマニウムを含む堆積性気体をt1秒流す第1周期と、流量b0<b<cのシリコンまたはゲルマニウムを含む堆積性気体をt2秒流す第2周期とを繰り返す。なお、シリコンまたはゲルマニウムを含む堆積性気体の流量は、第1周期と比較して第2周期の方が少ないため、第1周期より第2周期の方が、シリコンまたはゲルマニウムを含む堆積性気体に対する水素の流量比が大きい。第1周期において、堆積性気体に対する水素の流量を100倍以上2000倍以下とすると、後のプラズマ放電により、微結晶半導体の結晶成長が優先的に生じ、第2周期においては、非晶質半導体のエッチングが優先的に生じる。プラズマ中で水素ラジカルと共に、シリコンまたはゲルマニウムを含む堆積性気体から生成されるラジカルも形成される。処理室内の圧力を1333Pa以上13332Pa以下10Torr以上100Torr以下とすると処理室内の圧力が高いため、平均自由行程が短く、水素ラジカル及び水素イオンは衝突のたびにエネルギーを失い、第1の微結晶半導体膜59に到達するころにはイオンのエネルギーが低くなる。このため、第1の微結晶半導体膜59の表面においては、エッチング作用より結晶成長の方が優位となり、微結晶半導体が堆積するため、第1の微結晶半導体膜に含まれる混相粒の隙間を広げず、且つ結晶性の高い第2の微結晶半導体膜61を成膜することができる。また、処理室内を上記の圧力とすると、イオンのエネルギーが低くなるため、堆積中の第2の微結晶半導体膜61へのイオンダメージが低減し、欠陥低減に寄与する。シリコンまたはゲルマニウムを含む堆積性気体の流量が多い第1周期図2においては、流量cである期間では、流量bである第2周期と比較して、シリコンまたはゲルマニウムを含む堆積性気体から生成されるラジカルが多数存在するため、結晶成長が生じる。微結晶半導体膜は複数の混相粒で形成されるが、本実施の形態に示す第2の微結晶半導体膜61の形成方法により、混相粒の結晶子の大きさを大きくすることが可能であるため、第2の微結晶半導体膜61の結晶性を高めることができる。また、第2の微結晶半導体膜61の欠陥低減に寄与する。また、シリコンまたはゲルマニウムを含む堆積性気体の流量が少ない第2周期図2においては、流量bである期間では、処理室内の圧力を1333Pa以上13332Pa以下10Torr以上100Torr以下とすると処理室内の圧力が高いため、プラズマ中で解離された水素ラジカルが、第2の条件で形成した第1の微結晶半導体膜59に含まれる非晶質半導体を選択的にエッチングする。なお、シリコンまたはゲルマニウムを含む堆積性気体から生成されるわずかなラジカル代表的には、シリルラジカルが堆積表面の微結晶半導体のダングリングボンドに結合するため、結晶性の高い結晶成長が生じる。即ち、エッチングと共に、結晶成長が生じるため、第2の微結晶半導体膜61の結晶性が高くなる。なお、はじめに、シリコンまたはゲルマニウムを含む堆積性気体を流量c流した第1周期の後、流量を流量bとする第2周期に変更しているが、はじめに流量bのシリコンまたはゲルマニウムを含む堆積性気体を流す第2周期の後、流量を流量cとする第1周期に変更してもよい。また、t1とt2の長さは異なっていてもよいし、同じでもよい。なお、t1及びt2は、数秒から数十秒が好ましい。t1及びt2が数分になってしまうと、例えばt1において結晶性の低い厚さ数nmの微結晶半導体膜が形成されてしまい、こののちt2においては微結晶半導体膜の表面しか反応せず、微結晶半導体膜の内部の結晶性を高めることが困難なためである。また、ここでは、第1の周期、即ち流量cのシリコンまたはゲルマニウムを含む堆積性気体を流す時間を全てt1秒としているが、異ならせてもよい。また、第2の周期、即ち流量bb<cのシリコンまたはゲルマニウムを含む堆積性気体を流す時間を全てt2秒としているが、異ならせてもよい。また、図2の実線79で示すように、原料ガスの他に、ヘリウム、ネオン、アルゴン、クリプトン、キセノン等の希ガスを導入しないが、破線77で示すように、希ガスを処理室に導入してもよい。または、希ガスを交互に増減させながら処理室に導入してもよい。なお、ここでは、水素の流量を一定としたが、第2の微結晶半導体膜61の形成に必要な量の水素であれば、流量を変化させてもよい。また、シリコンまたはゲルマニウムを含む堆積性気体を一定流量とし、水素の流量を交互に増減させてもよい。また、高周波電源をオンにしたまま、原料ガスの流量を切り替えることで、第2の微結晶半導体膜61の堆積速度を向上させることができる。また、処理室へのシリコンまたはゲルマニウムを含む堆積性気体の流量をcとした後、即ち第1周期の後、高周波電源を切断してもよい。または、処理室へのシリコンまたはゲルマニウムを含む堆積性気体の流量をbとした後、即ち第2周期の後、高周波電源を切断してもよい。また、ここでは、シリコンまたはゲルマニウムを含む堆積性気体の流量bを0<b<cとしているが、流量bをb=0としてもよい。即ち、シリコンまたはゲルマニウムを含む堆積性気体を導入する周期と導入しない周期を交互に設けてもよい。また、高周波電源は破線72に示すように、オンとオフを繰り返してもよい。以上の工程により、結晶性が高い第2の微結晶半導体膜61を形成することができる。なお、第1の条件の圧力より第2の条件の圧力が高くともよい。または、第2の条件より第1の条件の圧力が高くともよい。または、第1の条件及び第2の条件の圧力は同じであってもよい。なお、種結晶57の厚さは1nm以上10nm以下が好ましい。種結晶57の厚さが10nmより厚いと、第1の微結晶半導体膜59が堆積しても、混相粒57aの隙間を埋めることが困難となると共に、種結晶57の内部の非晶質半導体のエッチングがしにくくなり、種結晶57及び第1の微結晶半導体膜59の結晶性が低減する。一方、種結晶57は、混相粒が形成される必要があるため、種結晶57の厚さは1nm以上であることが好ましい。また、第1の微結晶半導体膜59及び第2の微結晶半導体膜61の合計の厚さは、30nm以上100nm以下が好ましい。第1の微結晶半導体膜59及び第2の微結晶半導体膜61の合計の厚さを30nm以上とすることで、薄膜トランジスタの電気特性のばらつきを低減することができる。また、第1の微結晶半導体膜59及び第2の微結晶半導体膜61の合計の厚さを100nm以下とすることで、スループットを向上させるとともに応力による膜剥がれを抑制することができる。種結晶57、第1の微結晶半導体膜59、及び第2の微結晶半導体膜61は、微結晶半導体で形成される。微結晶半導体とは、非晶質と結晶構造単結晶、多結晶を含むの中間的な構造の半導体である。微結晶半導体は、自由エネルギー的に安定な第3の状態を有する半導体であって、短距離秩序を持ち格子歪みを有する結晶質な半導体であり、混相粒径が2nm以上200nm以下、好ましくは10nm以上80nm以下、より好ましくは、20nm以上50nm以下の柱状または針状の混相粒が基板表面に対して法線方向に成長している。このため、柱状または針状の混相粒の界面には、粒界が形成される場合もある。なお、ここでの結晶粒径は、基板表面に対して平行な面における結晶粒の最大直径をいう。微結晶半導体の代表例である微結晶シリコンは、そのラマンスペクトルが単結晶シリコンを示す520cm-1よりも低波数側に、シフトしている。即ち、単結晶シリコンを示す520cm-1とアモルファスシリコンを示す480cm-1の間に微結晶シリコンのラマンスペクトルのピークがある。また、未結合手ダングリングボンドを終端するため水素またはハロゲンを少なくとも1原子またはそれ以上含んでいる。さらに、ヘリウム、ネオン、アルゴン、クリプトン、キセノンなどの希ガス元素を含ませて格子歪みをさらに助長させることで、安定性が増し良好な微結晶半導体が得られる。このような微結晶半導体に関する記述は、例えば、米国特許4,409,134号で開示されている。本実施の形態により、混相粒の隙間を低減することで結晶性を高めた微結晶半導体膜を作製することができる。実施の形態2本実施の形態では、本発明の一形態である半導体装置に形成される薄膜トランジスタの作製方法について、図3乃至図6を参照して説明する。なお、薄膜トランジスタは、p型よりもn型の方が、キャリアの移動度が高い。また、同一の基板上に形成する薄膜トランジスタを全て同じ極性に統一すると、工程数を抑えることができ、好ましい。そのため、本実施の形態では、n型の薄膜トランジスタの作製方法について説明する。なお、オン電流とは、薄膜トランジスタがオン状態のときに、ソース電極とドレイン電極の間に流れる電流をいう。例えば、n型の薄膜トランジスタの場合には、ゲート電圧がトランジスタの閾値電圧よりも高いときにソース電極とドレイン電極との間に流れる電流である。また、オフ電流とは、薄膜トランジスタがオフ状態のときに、ソース電極とドレイン電極の間に流れる電流をいう。例えば、n型の薄膜トランジスタの場合には、ゲート電圧が薄膜トランジスタの閾値電圧よりも低いときにソース電極とドレイン電極との間に流れる電流である。図3Aに示すように、基板101上にゲート電極103を形成する。次に、ゲート電極103第1のゲート電極ともいう。を覆うゲート絶縁膜105を形成し、ゲート絶縁膜105上に種結晶107を形成する。基板101としては、実施の形態1に示す基板51を適宜用いることができる。ゲート電極103は、モリブデン、チタン、クロム、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウム、ニッケル等の金属またはこれらを主成分とする合金を用いて、単層でまたは積層して形成することができる。また、リン等の不純物元素をドーピングした多結晶シリコンに代表される半導体、AgPdCu合金、Al-Nd合金、Al-Ni合金などを用いてもよい。例えば、ゲート電極103の二層の積層構造としては、アルミニウム膜上にモリブデン膜を積層した二層の積層構造、または銅膜上にモリブデン膜を積層した二層構造、または銅膜上に窒化チタン膜若しくは窒化タンタル膜を積層した二層構造、窒化チタン膜とモリブデン膜とを積層した二層構造、酸素を含む銅-マグネシウム-合金膜と銅膜とを積層した二層構造、酸素を含む銅-マンガン-合金膜と銅膜とを積層した二層構造、銅-マンガン-合金膜と銅膜とを積層した二層構造などとすることが好ましい。三層の積層構造としては、タングステン膜または窒化タングステン膜と、アルミニウムとシリコンの合金膜またはアルミニウムとチタンの合金膜と、窒化チタン膜またはチタン膜とを積層した三層構造とすることが好ましい。電気的抵抗が低い膜上にバリア膜として機能する金属膜が積層されることで、電気的抵抗を低くでき、且つ金属膜から半導体膜への金属元素の拡散を防止することができる。ゲート電極103は、基板101上に、スパッタリング法または真空蒸着法を用いて、上記した材料により導電膜を形成し、該導電膜上にフォトリソグラフィ法またはインクジェット法等によりマスクを形成し、該マスクを用いて導電膜をエッチングして形成することができる。また、銀、金または銅等の導電性ナノペーストをインクジェット法により基板上に吐出し、焼成することで形成することもできる。なお、ゲート電極103と、基板101との密着性向上を目的として、上記の金属材料の窒化物膜を、基板101と、ゲート電極103との間に設けてもよい。ここでは、基板101上に導電膜を形成し、フォトリソグラフィ工程により形成したレジストで形成されるマスクを用いて、当該導電膜をエッチングする。なお、ゲート電極103の側面は、テーパー形状とすることが好ましい。これは、後の工程で、ゲート電極103上に形成される絶縁膜、半導体膜及び配線が、ゲート電極103の段差箇所において切断しないためである。ゲート電極103の側面をテーパー形状にするためには、レジストで形成されるマスクを後退させつつエッチングを行えばよい。また、ゲート電極103を形成する工程により、ゲート配線走査線及び容量配線も同時に形成することができる。なお、走査線とは画素を選択する配線をいい、容量配線とは画素の保持容量の一方の電極に接続された配線をいう。ただし、これに限定されず、ゲート配線及び容量配線の一方または双方と、ゲート電極103とは別に設けてもよい。ゲート絶縁膜105第1のゲート絶縁膜ともいう。は、実施の形態1に示す絶縁膜55を適宜用いて形成することができる。なお、ゲート絶縁膜105を酸化シリコンまたは酸化窒化シリコン等の酸化絶縁膜により形成することで、薄膜トランジスタの閾値電圧の変動を低減することができる。ゲート絶縁膜105は、CVD法またはスパッタリング法等を用いて形成することができる。ゲート絶縁膜105のCVD法による形成工程において、グロー放電プラズマの生成は、実施の形態1に示す種結晶57の条件を適宜用いることができる。また、高周波数が1GHz以上であるマイクロ波プラズマCVD装置を用いてゲート絶縁膜105を形成すると、ゲート電極と、ドレイン電極及びソース電極との間の耐圧を向上させることができるため、信頼性の高い薄膜トランジスタを得ることができる。また、ゲート絶縁膜105として、有機シランガスを用いたCVD法により酸化シリコン膜を形成することで、後に形成する半導体膜の結晶性を高めることが可能であるため、薄膜トランジスタのオン電流及び電界効果移動度を高めることができる。有機シランガスとしては、テトラエトキシシランTEOS:化学式SiOC2H54、テトラメチルシランTMS:化学式SiCH34、テトラメチルシクロテトラシロキサンTMCTS、オクタメチルシクロテトラシロキサンOMCTS、ヘキサメチルジシラザンHMDS、トリエトキシシランSiHOC2H53、トリスジメチルアミノシランSiHNCH323等のシリコン含有化合物を用いることができる。種結晶107は、実施の形態1に示す種結晶57と同様に、混相粒の粒密度が低く、且つ混相粒の結晶性が高くなるような第1の条件で形成することができる。種結晶107の原料ガスに、ヘリウム、ネオン、アルゴン、クリプトン、キセノン等の希ガスを添加することで、種結晶107の結晶性を高めることができる。このため、薄膜トランジスタのオン電流及び電界効果移動度が高まると共に、スループットを高めることができる。次に、図3Bに示すように、種結晶107上に第1の微結晶半導体膜109を形成する。第1の微結晶半導体膜109は、実施の形態1に示す第1の微結晶半導体膜59と同様に、種結晶107の混相粒を結晶成長させて隙間を埋める第2の条件を用いて形成することができる。第1の微結晶半導体膜109の原料ガスに、ヘリウム、ネオン、アルゴン、クリプトン、キセノン等の希ガスを添加することで、種結晶107と同様に、第1の微結晶半導体膜109の結晶性を高めることができる。このため、薄膜トランジスタのオン電流及び電界効果移動度が高まると共に、スループットを高めることができる。次に、図3Cに示すように、第1の微結晶半導体膜109上に第2の微結晶半導体膜110を形成する。第2の微結晶半導体膜110は、実施の形態1に示す第2の微結晶半導体膜61と同様に、第1の微結晶半導体膜109に含まれる混相粒の隙間を広げず、且つ結晶性の高い微結晶半導体膜を成膜する第3の条件を用いて形成することができる。次に、図3Dに示すように、第2の微結晶半導体膜110上に半導体膜111を形成する。半導体膜111は、微結晶半導体領域111a及び非晶質半導体領域111bで構成される。次に、半導体膜111上に、不純物半導体膜113を形成する。次に、不純物半導体膜113上にレジストで形成されるマスク115を形成する。第2の微結晶半導体膜110を核として、部分的に結晶成長させる条件結晶成長を抑制させる条件で、微結晶半導体領域111a及び非晶質半導体領域111bを有する半導体膜111を形成することができる。半導体膜111は、プラズマCVD装置の処理室内において、シリコンまたはゲルマニウムを含む堆積性気体と、水素と、窒素を含む気体とを混合し、グロー放電プラズマにより形成する。窒素を含む気体としては、アンモニア、窒素、フッ化窒素、塩化窒素、クロロアミン、フルオロアミン等がある。グロー放電プラズマの生成は、種結晶107と同様にすることができる。このとき、シリコンまたはゲルマニウムを含む堆積性気体と、水素との流量比は、種結晶107、第1の微結晶半導体膜109、または第2の微結晶半導体膜110と同様に微結晶半導体膜を形成する流量比を用い、さらに原料ガスに窒素を含む気体を用いる条件とすることで、種結晶107、第1の微結晶半導体膜109、及び第2の微結晶半導体膜110の堆積条件よりも、結晶成長を抑制することができる。具体的には、半導体膜111の堆積初期においては、原料ガスに窒素を含む気体が含まれるため、部分的に結晶成長が抑制され、錐形状の微結晶半導体領域が成長すると共に、非晶質半導体領域が形成される。さらに、堆積中期または後期では、錐形状の微結晶半導体領域の結晶成長が停止し、非晶質半導体領域のみが堆積される。この結果、半導体膜111において、微結晶半導体領域111a、及び欠陥が少なく、価電子帯のバンド端における準位のテール裾の傾きが急峻である秩序性の高い半導体膜で形成される非晶質半導体領域111bを形成することができる。ここでは、半導体膜111を形成する条件の代表例は、シリコンまたはゲルマニウムを含む堆積性気体の流量に対する水素の流量が10~2000倍、好ましくは10~200倍である。なお、通常の非晶質半導体膜を形成する条件の代表例は、シリコンまたはゲルマニウムを含む堆積性気体の流量に対する水素の流量は0~5倍である。また、半導体膜111の原料ガスに、ヘリウム、ネオン、アルゴン、クリプトン、キセノン等の希ガスを導入することで、成膜速度を高めることができる。半導体膜111の厚さは、厚さ50~350nmとすることが好ましく、さらに好ましくは120~250nmとする。ここで、図3Dに示すゲート絶縁膜105と、不純物半導体膜113との間の拡大図を、図4に示す。図4Aに示すように、半導体膜111の微結晶半導体領域111aは凹凸状であり、凸部はゲート絶縁膜105から非晶質半導体領域111bに向かって、先端が狭まる凸部の先端が鋭角である凸状錐形状である。なお、微結晶半導体領域111aの形状は、ゲート絶縁膜105から非晶質半導体領域111bに向かって幅が広がる凸状逆錐形状であってもよい。種結晶107、第1の微結晶半導体膜109、第2の微結晶半導体膜110、及び微結晶半導体領域111aの厚さ、即ち、ゲート絶縁膜105との界面から、微結晶半導体領域111aの突起凸部の先端までの距離を、5nm以上310nm以下とすることで、薄膜トランジスタのオフ電流を低減することができる。また、半導体膜111に含まれる酸素の二次イオン質量分析法によって計測される濃度を、1×1018atoms/cm3未満とすることで、微結晶半導体領域111aの結晶性を高めることができるため好ましい。また、二次イオン質量分析法によって計測される半導体膜111の窒素濃度プロファイルのピーク濃度は、1×1020atoms/cm3以上1×1021atoms/cm3以下、好ましくは2×1020atoms/cm3以上1×1021atoms/cm3以下である。非晶質半導体領域111bは、窒素を有する非晶質半導体で形成される。窒素を有する非晶質半導体に含まれる窒素は、例えばNH基またはNH2基として存在していてもよい。非晶質半導体としては、アモルファスシリコンを用いて形成する。窒素を含む非晶質半導体は、従来の非晶質半導体と比較して、CPMConstantphotocurrentmethodやフォトルミネッセンス分光測定で測定されるUrbach端のエネルギーが小さく、欠陥吸収スペクトル量が少ない半導体である。即ち、窒素を含む非晶質半導体は、従来の非晶質半導体と比較して、欠陥が少なく、価電子帯のバンド端における準位のテール裾の傾きが急峻である秩序性の高い半導体である。窒素を含む非晶質半導体は、価電子帯のバンド端における準位のテール裾の傾きが急峻であるため、バンドギャップが広くなり、トンネル電流が流れにくい。このため、窒素を含む非晶質半導体を微結晶半導体領域111a及び不純物半導体膜113の間に設けることで、薄膜トランジスタのオフ電流を低減することができる。また、窒素を含む非晶質半導体を設けることで、オン電流と電界効果移動度を高めることが可能である。さらに、窒素を含む非晶質半導体は、低温フォトルミネッセンス分光によるスペクトルのピーク領域が、1.31eV以上1.39eV以下である。なお、微結晶半導体、代表的には微結晶シリコンを低温フォトルミネッセンス分光により測定したスペクトルのピーク領域は、0.98eV以上1.02eV以下であり、窒素を含む非晶質半導体は、微結晶半導体とは異なるものである。また、非晶質半導体領域111bの他に、微結晶半導体領域111aにも、NH基またはNH2基を有してもよい。また、図4Bに示すように、非晶質半導体領域111bに、粒径が1nm以上10nm以下、好ましくは1nm以上5nm以下の半導体混相粒111cを含ませることで、更にオン電流と電界効果移動度を高めることが可能である。ゲート絶縁膜105から非晶質半導体領域111bに向かって、先端が狭まる凸状錐形状の微結晶半導体は、微結晶半導体が堆積する条件で微結晶半導体膜を形成した後、部分的に結晶成長を抑制する条件で結晶成長させると共に、非晶質半導体を堆積することで、このような構造となる。半導体膜111の微結晶半導体領域111aは、錐形状または逆錐形状であるため、オン状態でソース電極及びドレイン電極の間に電圧が印加されたときの縦方向膜厚方向における抵抗、即ち、半導体膜111の抵抗を下げることが可能である。また、微結晶半導体領域111aと不純物半導体膜113との間に、欠陥が少なく、価電子帯のバンド端における準位のテール裾の傾きが急峻である秩序性の高い、窒素を含む非晶質半導体を有するため、トンネル電流が流れにくくなる。以上のことから、本実施の形態に示す薄膜トランジスタは、オン電流及び電界効果移動度を高めるとともに、オフ電流を低減することができる。ここでは、半導体膜111の原料ガスに窒素を含む気体を含ませて、微結晶半導体領域111a及び非晶質半導体領域111bを有する半導体膜111を形成したが、他の半導体膜111の形成方法として、微結晶半導体膜109の表面に窒素を含む気体を曝して、微結晶半導体膜109の表面に窒素を吸着させた後、シリコンまたはゲルマニウムを含む堆積性気体及び水素を原料ガスとして、微結晶半導体領域111a及び非晶質半導体領域111bを有する半導体膜111を形成することができる。不純物半導体膜113は、リンが添加されたアモルファスシリコン、リンが添加された微結晶シリコン等で形成する。また、リンが添加されたアモルファスシリコン及びリンが添加された微結晶シリコンの積層構造とすることもできる。なお、薄膜トランジスタとして、p型の薄膜トランジスタを形成する場合は、不純物半導体膜113は、ボロンが添加された微結晶シリコン、ボロンが添加されたアモルファスシリコン等で形成する。なお、半導体膜111と、のちに形成する配線129a、129bとがオーミックコンタクトをする場合は、不純物半導体膜113を形成しなくともよい。不純物半導体膜113は、プラズマCVD装置の処理室内において、シリコンを含む堆積性気体と、水素と、ホスフィン水素希釈またはシラン希釈とを混合し、グロー放電プラズマにより形成する。これにより、リンが添加されたアモルファスシリコン、またはリンが添加された微結晶シリコンが形成される。なお、p型の薄膜トランジスタを作製する場合は、不純物半導体膜113として、ホスフィンの代わりに、ジボランを用いて、グロー放電プラズマにより形成すればよい。また、不純物半導体膜113を、リンが添加された微結晶シリコン、またはボロンが添加された微結晶シリコンで形成する場合は、半導体膜111と、不純物半導体膜113との間に、微結晶半導体膜、代表的には微結晶シリコン膜を形成することで、界面の特性を向上させることができる。この結果、不純物半導体膜113と、半導体膜111との界面に生じる抵抗を低減することができる。この結果、薄膜トランジスタのソース領域、半導体膜、及びドレイン領域を流れる電流量を増加させ、オン電流及び電界効果移動度の増加が可能となる。レジストで形成されるマスク115はフォトリソグラフィ工程により形成することができる。次に、レジストで形成されるマスク115を用いて、種結晶107、第1の微結晶半導体膜109、第2の微結晶半導体膜110、半導体膜111、及び不純物半導体膜113を選択的にエッチングする。この工程により、種結晶107、第1の微結晶半導体膜109、第2の微結晶半導体膜110、半導体膜111、及び不純物半導体膜113を素子毎に分離し、島状の半導体積層体117、及び島状の不純物半導体膜121を形成する。なお、半導体積層体117は、種結晶107、第1の微結晶半導体膜109、第2の微結晶半導体膜110、及び半導体膜111を含み、種結晶107、第1の微結晶半導体膜109、第2の微結晶半導体膜110、及び半導体膜111の微結晶半導体領域111aを含む微結晶半導体領域117aと、半導体膜111の非晶質半導体領域111bを含む非晶質半導体領域117bとを有する。この後、レジストで形成されるマスク115を除去する図3E参照。。次に、不純物半導体膜121上に導電膜127を形成する図5A参照。。導電膜127は、アルミニウム、銅、チタン、ネオジム、スカンジウム、モリブデン、クロム、タンタル若しくはタングステン等により単層で、または積層して形成することができる。または、ヒロック防止元素が添加されたアルミニウム合金ゲート電極103に用いることができるAl-Nd合金等により形成してもよい。ドナーとなる不純物元素を添加した結晶性シリコンを用いてもよい。ドナーとなる不純物元素が添加された結晶性シリコンと接する側の膜を、チタン、タンタル、モリブデン、タングステンまたはこれらの元素の窒化物により形成し、その上にアルミニウムまたはアルミニウム合金を形成した積層構造としてもよい。更には、アルミニウムまたはアルミニウム合金の上面及び下面を、チタン、タンタル、モリブデン、タングステンまたはこれらの元素の窒化物で挟んだ積層構造としてもよい。導電膜127は、CVD法、スパッタリング法または真空蒸着法を用いて形成する。また、導電膜127は、銀、金または銅等の導電性ナノペーストを用いてスクリーン印刷法またはインクジェット法等を用いて吐出し、焼成することで形成しても良い。次に、フォトリソグラフィ工程によりレジストで形成されるマスクを形成し、当該レジストで形成されるマスクを用いて導電膜127をエッチングして、ソース電極及びドレイン電極として機能する配線129a、129bを形成する図5B参照。。導電膜127のエッチングはドライエッチングまたはウェットエッチングを用いることができる。なお、配線129a、129bの一方は、ソース電極またはドレイン電極のみならず信号線としても機能する。ただし、これに限定されず、信号線とソース電極及びドレイン電極とは別に設けてもよい。次に、不純物半導体膜121及び半導体積層体117の一部をエッチングして、ソース領域及びドレイン領域として機能する一対の不純物半導体膜131a、131bを形成する。また、微結晶半導体領域133a及び一対の非晶質半導体領域133bを有する半導体積層体133を形成する。このとき、微結晶半導体領域133aが露出されるように半導体積層体117をエッチングすることで、配線129a、129bで覆われる領域では微結晶半導体領域133a及び非晶質半導体領域133bが積層され、配線129a、129bで覆われず、かつゲート電極と重なる領域においては、微結晶半導体領域133aが露出する半導体積層体133となる。ここでは、配線129a、129bの端部と、不純物半導体膜131a、131bの端部とが揃っているが、配線129a、129bの端部と、不純物半導体膜131a、131bの端部とがずれ、断面において、配線129a、129bの端部が、不純物半導体膜131a、131bの端部より内側に位置してもよい。次に、ドライエッチングを行ってもよい。ドライエッチングの条件は、露出している微結晶半導体領域133a及び非晶質半導体領域133bにダメージが入らず、且つ微結晶半導体領域133a及び非晶質半導体領域133bに対するエッチング速度が低い条件を用いる。エッチングガスとしては、代表的にはCl2、CF4、またはN2等を用いる。また、エッチング方法については特に限定はなく、誘導結合型プラズマICP:InductivelyCoupledPlasma方式、容量結合型プラズマCCP:CapacitivelyCoupledPlasma方式、電子サイクロトン共鳴プラズマECR:ElectronCyclotronResonance方式、反応性イオンエッチングRIE:ReactiveIonEtching方式等を用いることができる。次に、微結晶半導体領域133a及び非晶質半導体領域133bの表面にプラズマ処理、代表的には水プラズマ処理、酸素プラズマ処理、アンモニアプラズマ処理、窒素プラズマ処理、酸素及び水素の混合ガスによるプラズマ処理等を行う。水プラズマ処理は、水蒸気H2O蒸気に代表される、水を主成分とするガスを反応空間に導入し、プラズマを生成して、行うことができる。この後、レジストで形成されるマスクを除去する。なお、当該レジストで形成されるマスクの除去は、不純物半導体膜121及び半導体積層体117のドライエッチング前に行ってもよい。上記したように、微結晶半導体領域133a及び非晶質半導体領域133bを形成した後に、微結晶半導体領域133a及び非晶質半導体領域133bにダメージを与えない条件で更なるドライエッチングを行うことで、露出した微結晶半導体領域133a及び非晶質半導体領域133b上に存在する残渣などの不純物を除去することができる。また、ドライエッチングに続けて水プラズマ処理を行うことで、レジストで形成されるマスクの残渣を除去すると共に、微結晶半導体領域133aの欠陥を低減することができる。また、プラズマ処理を行うことで、ソース領域とドレイン領域との間の絶縁を確実なものにすることができ、完成する薄膜トランジスタのオフ電流を低減し、電気的特性のばらつきを低減することができる。なお、フォトリソグラフィ工程によりレジストで形成されるマスクを導電膜127上に形成し、当該レジストで形成されるマスクを用いて導電膜127をエッチングして、ソース電極及びドレイン電極として機能する配線129a、129bを形成する。次に、不純物半導体膜121をエッチングして、ソース領域及びドレイン領域として機能する一対の不純物半導体膜131a、131bを形成する。この際、半導体積層体117の一部がエッチングされる場合もある。次に、レジストで形成されるマスクを除去した後、半導体積層体117の一部をエッチングして、微結晶半導体領域133a及び一対の非晶質半導体領域133bを有する半導体積層体133を形成してもよい。この結果、レジストで形成されるマスクを除去する工程において、微結晶半導体領域117aが非晶質半導体領域117bに覆われているため、微結晶半導体領域117aが剥離液、及びレジストの残渣物に触れることがない。また、レジストで形成されるマスクを除去した後、配線129a、129bを用いて、非晶質半導体領域117bをエッチングして、微結晶半導体領域133aを露出する。このため、剥離液、及びレジストの残渣物に触れた非晶質半導体領域は、バックチャネルには残存しない。この結果、バックチャネルに残存した剥離液、及びレジストの残渣物によるリーク電流が発生しないため、薄膜トランジスタのオフ電流をより低減することができる。以上の工程によりシングルゲート型の薄膜トランジスタを作製することができる。また、オフ電流が低く、オン電流及び電界効果移動度が高いシングルゲート型の薄膜トランジスタを生産性高く作製することができる。次に、半導体積層体133、不純物半導体膜131a、131b及び配線129a、129bの上に絶縁膜137第2のゲート絶縁膜ともいう。を形成する。絶縁膜137は、ゲート絶縁膜105と同様に形成することができる。次に、フォトリソグラフィ工程により形成したレジストで形成されるマスクを用いて絶縁膜137に開口部図示しない。を形成する。次に、絶縁膜137上にバックゲート電極139第2のゲート電極ともいう。を形成する図5C参照。以上の工程により、デュアルゲート型の薄膜トランジスタを作製することができる。なお、図示しないが、バックゲート電極139と同時に、配線129a、129bの一方に接続する画素電極を形成することができる。バックゲート電極139は、配線129a、129bと同様に形成することができる。また、バックゲート電極139は、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物、インジウム亜鉛酸化物、または酸化シリコンを添加したインジウム錫酸化物等の透光性を有する導電性材料を用いて形成することができる。また、バックゲート電極139は、透光性を有する導電性高分子導電性ポリマーともいう。を含む導電性組成物を用いて形成することができる。バックゲート電極139は、シート抵抗が10000Ω/sq以下であって、且つ波長550nmにおける透光率が70以上であることが好ましい。また、導電性組成物に含まれる導電性高分子の抵抗率が0.1Ωcm以下であることが好ましい。導電性高分子としては、いわゆるπ電子共役系導電性高分子を用いることができる。例えば、ポリアニリン若しくはその誘導体、ポリピロール若しくはその誘導体、ポリチオフェン若しくはその誘導体、またはアニリン、ピロール及びチオフェンの2種以上の共重合体若しくはその誘導体等が挙げられる。バックゲート電極139は、スパッタリング法により、上記材料のいずれかを用いた薄膜を形成した後、フォトリソグラフィ工程によって形成したレジストで形成されるマスクを用いて上記薄膜をエッチングすることで、形成できる。また、透光性を有する導電性高分子を含む導電性組成物を塗布または印刷した後、焼成して形成することができる。次に、薄膜トランジスタの上面図である図6を用いて、バックゲート電極の形状を説明する。図6Aに示すように、バックゲート電極139は、ゲート電極103と平行に形成することができる。この場合、バックゲート電極139に印加する電位と、ゲート電極103に印加する電位とを、それぞれ任意に制御することが可能である。このため、薄膜トランジスタのしきい値電圧を制御することができる。また、キャリアが流れる領域、即ちチャネル領域が、微結晶半導体領域のゲート絶縁膜105側、及び絶縁膜137側に形成されるため、薄膜トランジスタのオン電流を高めることができる。また、図6Bに示すように、バックゲート電極139は、ゲート電極103に接続させることができる。即ち、ゲート絶縁膜105及び絶縁膜137に形成した開口部150において、ゲート電極103及びバックゲート電極139が接続する構造とすることができる。この場合、バックゲート電極139に印加する電位と、ゲート電極103に印加する電位とは、等しい。この結果、半導体膜において、キャリアが流れる領域、即ちチャネル領域が、微結晶半導体領域のゲート絶縁膜105側、及び絶縁膜137側に形成されるため、薄膜トランジスタのオン電流を高めることができる。また、図6Cに示すように、バックゲート電極139は、ゲート電極103と接続せず、フローティングでもよい。バックゲート電極139に電位を印加せずとも、チャネル領域が、微結晶半導体領域のゲート絶縁膜105側、及び絶縁膜137側に形成されるため、薄膜トランジスタのオン電流を高めることができる。さらには、図6Dに示すように、バックゲート電極139は、絶縁膜137を介して配線129a、129bと重畳してもよい。ここでは、図6Aに示す構造のバックゲート電極139を用いて示したが、図6B及び図6Cに示すバックゲート電極139も同様に配線129a、129bと重畳してもよい。本実施の形態に示すシングルゲート型の薄膜トランジスタ及びデュアルゲート型の薄膜トランジスタは、混相粒の隙間を低減することで結晶性を高めた微結晶半導体膜でチャネル領域を形成することが可能である。このため、シングルゲート型の薄膜トランジスタ及びデュアルゲート型の薄膜トランジスタのキャリアの移動量が増加し、オン電流及び電界効果移動度を高めることができる。また、第1のゲート絶縁膜側だけでなく、第2のゲート絶縁膜側の結晶性も高めた微結晶半導体膜をチャネル領域としているため、デュアルゲート型の薄膜トランジスタのキャリアの移動量が増加し、オン電流及び電界効果移動度を高めることができる。また、微結晶半導体領域133aと、不純物半導体膜131a、131bの間に、非晶質半導体領域133bを有する。このため、薄膜トランジスタのオフ電流を低減することができる。以上のことから、シングルゲート型の薄膜トランジスタ及びデュアルゲート型の薄膜トランジスタの面積を小さくすることが可能であり、半導体装置への高集積化が可能である。また、表示装置の駆動回路に本実施の形態に示す薄膜トランジスタを用いることで、駆動回路の面積を低減できるため、表示装置の狭額縁化が可能である。実施の形態3本実施の形態では、実施の形態2と比較して、さらに、オフ電流の低減が可能な薄膜トランジスタの作製方法について、図3及び図7を用いて説明する。実施の形態2と同様に、図3A乃至図3Dの工程を経て、図7Aに示すように、半導体積層体117を形成する。次に、レジストで形成されるマスク115を残存させたまま、半導体積層体117の側面をプラズマ123に曝すプラズマ処理を行う。ここでは、酸化ガスまたは窒化ガス雰囲気でプラズマを発生させて、半導体積層体117をプラズマ123に曝す。酸化ガスとしては、酸素、オゾン、一酸化二窒素、水蒸気、酸素及び水素の混合気体等がある。また、窒化ガスとしては、窒素、アンモニア、フッ化窒素、塩化窒素、クロロアミン、フルオロアミン等がある。酸化ガスまたは窒化ガス雰囲気でプラズマを発生させることで、酸素ラジカルまたは窒素ラジカルが発生する。当該ラジカルは半導体積層体117と反応し、半導体積層体117の側面に障壁領域である絶縁領域を形成することができる。なお、プラズマを照射する代わりに、紫外光を照射し、酸素ラジカルまたは窒素ラジカルを発生させてもよい。また、酸化ガスとして、酸素、オゾン、水蒸気、酸素及び水素の混合気体を用いると、図7Bに示すように、プラズマ照射によりレジストが後退し、上面の面積が縮小したマスク115aが形成される。このため、当該プラズマ処理により、半導体積層体117の側面と共に、露出された不純物半導体膜121が酸化し、半導体積層体117の側面及び不純物半導体膜121の側面及び上面の一部にも障壁領域である絶縁領域125が形成される。次に、実施の形態2に示すように、図5A及び図5Bと同様の工程を経て、図5Cに示すように、ソース電極及びドレイン電極として機能する配線129a、129b、ソース領域及びドレイン領域として機能する一対の不純物半導体膜131a、131b、微結晶半導体領域133a及び一対の非晶質半導体領域133bを有する半導体積層体133、絶縁膜137を形成することで、シングルゲート型の薄膜トランジスタを作製することができる。また、絶縁膜137上にバックゲート電極を形成することで、デュアルゲート型の薄膜トランジスタを作製することができる。本実施の形態に示すシングルゲート型の薄膜トランジスタ及びデュアルゲート型の薄膜トランジスタは、混相粒の隙間を低減することで結晶性を高めた微結晶半導体膜でチャネル領域を形成することが可能である。また、半導体積層体133及び配線129a、129bの間に障壁領域である絶縁領域を設けることにより、配線129a、129bから半導体積層体133へのホールの注入を抑制することが可能であり、オフ電流が低く、電界効果移動度及びオン電流の高い薄膜トランジスタとなる。このため、薄膜トランジスタの面積を小さくすることが可能であり、半導体装置の高集積化が可能である。また、表示装置の駆動回路に本実施の形態に示す薄膜トランジスタを用いることで、駆動回路の面積を低減できるため、表示装置の狭額縁化が可能である。なお、本実施の形態では、実施の形態2を用いて説明したが、適宜他の実施の形態を用いることができる。実施の形態4本実施の形態では、本発明の一態様である半導体装置に形成される薄膜トランジスタの作製方法について、図3、図5、及び図8を参照して説明する。図8は、図5Bに示す工程に対応する工程である。実施の形態2と同様に、図3A~E及び図5Aの工程を経て、導電膜127を形成する。次に、図8に示すように、実施の形態2と同様に、配線129a、129bを形成し、不純物半導体膜121及び半導体積層体117の一部をエッチングして、ソース領域及びドレイン領域として機能する一対の不純物半導体膜131a、131bを形成する。また、微結晶半導体領域143a及び非晶質半導体領域143bを有する半導体積層体143を形成する。このとき、非晶質半導体領域143bが露出されるように半導体積層体117をエッチングすることで、配線129a、129bで覆われる領域では微結晶半導体領域143a及び非晶質半導体領域143bが積層され、配線129a、129bで覆われず、かつゲート電極と重なる領域においては、微結晶半導体領域143aが露出せず、非晶質半導体領域143bが露出する半導体積層体143となる。なお、ここでの半導体積層体117のエッチング量は図5Bより少ないものとする。この後の工程は、実施の形態2と同様である。以上の工程によりシングルゲート型の薄膜トランジスタを作製することができる。この薄膜トランジスタは、バックチャネル側が非晶質であるため、図5Bに示す薄膜トランジスタに比べてオフ電流を低減することができる。また、本実施の形態では、図8に示す工程の後に、図5Cに示す工程と同様に、絶縁膜137を介してバックゲート電極139を形成してもよい。本実施の形態は、他の実施の形態と適宜組み合わせて用いることができる。実施の形態5薄膜トランジスタを作製し、該薄膜トランジスタを画素部、さらには駆動回路に用いて表示機能を有する半導体装置表示装置ともいうを作製することができる。また、薄膜トランジスタを用いた駆動回路の一部または全体を、画素部と同じ基板上に一体形成し、システムオンパネルを形成することができる。表示装置は表示素子を含む。表示素子としては液晶素子液晶表示素子ともいう、発光素子発光表示素子ともいうを用いることができる。発光素子は、電流または電圧によって輝度が制御される素子をその範疇に含んでおり、具体的には無機ELElectroLuminescence素子、有機EL素子等が含まれる。また、電子インクなど、電気的作用によりコントラストが変化する表示媒体も適用することができる。また、表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコントローラを含むIC等を実装した状態にあるモジュールとを含む。さらに、該表示装置を作製する過程における、表示素子が完成する前の一形態に相当する素子基板に関し、該素子基板は、電流を表示素子に供給するための手段を複数の各画素に備える。素子基板は、具体的には、表示素子の画素電極のみが形成された状態であってもよいし、画素電極となる導電膜を形成した後であって、エッチングして画素電極を形成する前の状態であってもよいし、あらゆる形態があてはまる。なお、本明細書中における表示装置とは、画像表示デバイス、表示デバイス、もしくは光源照明装置含むを指す。また、コネクタ、例えばFPCFlexibleprintedcircuitもしくはTABTapeAutomatedBondingテープもしくはTCPTapeCarrierPackageが取り付けられたモジュール、TABテープやTCPの先にプリント配線板が設けられたモジュール、または表示素子にCOGChipOnGlass方式によりIC集積回路が直接実装されたモジュールも全て表示装置に含むものとする。実施の形態6本実施の形態では、半導体装置の一形態である光電変換装置について、説明する。本実施の形態に示す光電変換装置では、半導体膜に実施の形態1に示すような、混相粒の隙間を低減することで結晶性を高めた微結晶半導体膜を採用する。混相粒の隙間を低減することで結晶性を高めた微結晶半導体膜が採用される半導体膜としては、光電変換を行う半導体膜や導電型を示す半導体膜などがあるが、特に、光電変換を行う半導体膜に採用することが好適である。または、光電変換を行う半導体膜や導電型を示す半導体膜と、他の膜との界面に、混相粒の隙間を低減することで結晶性を高めた微結晶半導体膜を採用することもできる。上述のような構成を採用することで、光電変換を行う半導体膜や導電型を示す半導体膜によって生じる抵抗直列抵抗を低減し、特性を向上させることができる。また、光電変換を行う半導体膜や導電型を示す半導体膜と、他の膜との界面における光学的電気的な損失を抑制し、光電変換効率を向上させることができる。以下、図9を用いて、光電変換装置の作製方法の一形態について説明する。図9Aに示すように、基板200上に第1の電極202を形成する。基板200としては、実施の形態1に示す基板51を適宜用いることができる。また、プラスチック基板を用いることもできる。プラスチック基板としては、エポキシ樹脂、不飽和ポリエステル樹脂、ポリイミド樹脂、ビスマレイミドトリアジン樹脂、シアネート樹脂等の熱硬化性樹脂を含む基板や、ポリフェニレンオキシド樹脂、ポリエーテルイミド樹脂、フッ素樹脂等の熱可塑性樹脂を含む基板を用いるとよい。なお、基板200の表面は、テクスチャー構造であってもよい。これにより、光電変換効率を向上させることが可能である。また、本実施の形態では、光が基板200の裏面側図の下方から入射する構成とするため、透光性を有する基板を採用するが、のちに形成される第2の電極210側図の上方から光が入射する構成とする場合には、これに限られない。この場合、シリコンなどの材料を含む半導体基板や、金属材料などを含む導電性基板を用いても良い。第1の電極202は、実施の形態2に示すバックゲート電極139に用いる透光性を有する導電性材料を用いて形成することができる。第1の電極202は、スパッタリング法、CVD法、真空蒸着法、塗布法、印刷法などを用いて形成する。第1の電極202は、10nm乃至500nm、望ましくは、50nm乃至100nmの厚さで形成する。また、第1の電極202のシート抵抗は、20Ω/sq.乃至200Ω/sq.程度となるように形成する。なお、本実施の形態では、光が基板200の裏面側図の下方から入射する構成とするため、透光性を有する導電性材料を用いて第1の電極202を形成しているが、のちに形成される第2の電極210側図の上方から光が入射する構成とする場合には、これに限られない。このような場合には、アルミニウム、白金、金、銀、銅、チタン、タンタル、タングステンなどの透光性を有しない導電性材料を用いて第1の電極202を形成することができる。特に、アルミニウム、銀、チタン、タンタルなどの光を反射しやすい材料を用いる場合には、光電変換効率を十分に向上させることが可能である。基板200と同様、第1の電極202を、テクスチャー構造としてもよい。また、第1の電極202に接するように、低抵抗な導電性材料からなる補助電極を別途形成してもよい。次に、図9Bに示すように、第1の電極202上に第1の導電型を示す半導体膜204を形成する。第1の導電型を示す半導体膜204は、代表的には、導電型を付与する不純物元素が添加された半導体材料を含む半導体膜を用いて形成する。半導体材料としては、生産性や価格などの点でシリコンを用いるのが好適である。半導体材料としてシリコンを用いる場合、導電型を付与する不純物元素としては、n型を付与するリン、ヒ素、p型を付与するホウ素、アルミニウム等が採用される。なお、本実施の形態では、光が基板200の裏面側図の下方から入射する構成としているため、第1の導電型を示す半導体膜204の導電型第1の導電型はp型とすることが望ましい。これは、ホールの寿命が電子の寿命の約半分と短く、結果としてホールの拡散長が短いこと、電子とホールの形成が、光電変換を行う半導体膜206の光が入射する側において多く行われること、などによるものである。このように、第1の導電型をp型とすることにより、ホールが消滅する前に電流として取り出すことが可能であるため、光電変換効率の低下を抑制することができる。なお、上記が問題とならないような状況、例えば、光電変換を行う半導体膜206が十分に薄い場合などにおいては、第1の導電型をn型としても良い。第1の導電型を示す半導体膜204に用いることができる半導体材料としては、他にも、炭化シリコン、ゲルマニウム、ガリウムヒ素、リン化インジウム、セレン化亜鉛、窒化ガリウム、シリコンゲルマニウムなどがある。また、有機材料を含む半導体材料や、金属酸化物を含む半導体材料などを用いることも可能である。当該材料については、光電変換を行う半導体膜206との関係で、適宜選択することができる。第1の導電型を示す半導体膜204の結晶性についての要求は特にないが、第1の導電型を示す半導体膜204に、実施の形態1に示す混相粒の隙間を低減することで結晶性を高めた微結晶半導体膜を採用する場合には、従来の微結晶半導体膜を採用する場合と比較して、直列抵抗を低減し、また、他の膜との界面における光学的電気的な損失を抑制することができるため、好適である。もちろん、非晶質、多結晶、単結晶などの他の結晶性の半導体を採用することも可能である。なお、第1の導電型を示す半導体膜204を、基板200の表面と同様、テクスチャー構造としてもよい。第1の導電型を示す半導体膜204は、シリコンを含む堆積性ガス、及びジボランを用いたプラズマCVD法で、形成することができる。また、第1の導電型を示す半導体膜204は、1nm乃至100nm、望ましくは、5nm乃至50nmの厚さとなるように形成する。また、導電型を付与する不純物元素が添加されていないシリコン膜をプラズマCVD法などによって形成した後、イオン注入などの方法でホウ素を添加して、第1の導電型を示す半導体膜204を形成してもよい。次に、図9Cに示すように、第1の導電型を示す半導体膜204上には、光電変換を行う半導体膜206を形成する。光電変換を行う半導体膜206としては、半導体膜204と同様の半導体材料を用いた半導体膜が適用される。すなわち、半導体材料として、シリコン、炭化シリコン、ゲルマニウム、ガリウムヒ素、リン化インジウム、セレン化亜鉛、窒化ガリウム、シリコンゲルマニウムなどが用いられる。中でも、シリコンを用いるのが好適である。他に、有機材料を含む半導体材料や、金属酸化物半導体材料などを用いることも可能である。光電変換を行う半導体膜206としては、実施の形態1に示すような、混相粒の隙間を低減することで結晶性を高めた微結晶半導体膜を適用するのがより好適である。半導体膜に実施の形態1に示すような、混相粒の隙間を低減することで結晶性を高めた微結晶半導体膜を採用することにより、従来の微結晶半導体膜を採用する場合と比較して直列抵抗を低減し、また、他の膜との界面における光学的電気的な損失を抑制することができる。なお、光電変換を行う半導体膜206には十分な光吸収が求められるから、その厚みは、100nm乃至10μm程度とすることが望ましい。次に、図9Dに示すように、光電変換を行う半導体膜206上に、第2の導電型を示す半導体膜208を形成する。本実施の形態では、第2の導電型をn型とする。第2の導電型を示す半導体膜208は、導電型を付与する不純物元素としてリンが添加されたシリコンなどの材料を用いて形成することができる。第2の導電型を示す半導体膜208に用いることができる半導体材料は、第1の導電型を示す半導体膜204と同様である。第2の導電型を示す半導体膜208は、第1の導電型を示す半導体膜204と同様に形成することができる。例えば、シリコンを含む堆積性ガス、及びホスフィンを用いたプラズマCVD法で、形成することができる。第2の導電型を示す半導体膜208についても、実施の形態1に示す混相粒の隙間を低減することで結晶性を高めた微結晶半導体膜を採用するのが好適である。なお、本実施の形態では、光が基板200の裏面側図の下方から入射する構成としているため、半導体膜208の導電型第2の導電型をn型としているが、開示する発明の一形態はこれに限定されない。第1の導電型をn型とする場合には、第2の導電型がp型となる。次に、図9Eに示すように、第2の導電型を示す半導体膜208上に第2の電極210を形成する。第2の電極210は、金属などの導電性材料を用いて形成する。例えば、アルミニウム、銀、チタン、タンタルなどの光を反射しやすい材料を用いて形成することができる。この場合、半導体膜206において吸収しきれなかった光を再度、半導体膜206に入射させることができ、光電変換効率を向上させることが可能であるため、好適である。第2の電極210の形成方法としては、スパッタリング法、真空蒸着法、CVD法、塗布法、印刷法などがある。また、第2の電極210は、10nm乃至500nm、望ましくは、50nm乃至100nmの厚さで形成する。なお、本実施の形態では、光が基板200の裏面側図の下方から入射する構成とするため、透光性を有しない材料を用いて第2の電極210を形成しているが、第2の電極210の構成はこれに限られない。例えば、第2の電極210側図の上方から光が入射する構成とする場合には、第2の電極210は、第1の電極202に示す透光性を有する導電性材料を用いて形成することができる。なお、第2の電極210に接するように、低抵抗な導電性材料からなる補助電極を形成してもよい。上述の方法で、混相粒の隙間を低減することで結晶性を高めた微結晶半導体膜を、光電変換を行う半導体膜、第1の導電型を示す半導体膜、第2の導電型を示す半導体膜のいずれかに用いた光電変換装置を作製することができる。そして、これにより、光電変換装置の変換効率を高めることができる。なお、混相粒の隙間を低減することで結晶性を高めた微結晶半導体膜は、光電変換を行う半導体膜、第1の導電型を示す半導体膜、第2の導電型を示す半導体膜、のいずれかに用いられていれば良く、そのいずれに用いるかは適宜変更が可能である。また、上記半導体膜の複数に混相粒の隙間を低減することで結晶性を高めた微結晶半導体膜を用いる場合には、より効果的である。なお、本実施の形態では、一つのユニットセルを有する光電変換装置を示したが、適宜二つ以上のユニットセルを積層した、光電変換装置とすることができる。本実施の形態は、他の実施の形態と適宜組み合わせて用いることができる。実施の形態7本明細書に開示する半導体装置は、電子ペーパーとして適用することができる。電子ペーパーは、情報を表示するものであればあらゆる分野の電子機器に用いることが可能である。例えば、電子ペーパーを用いて、電子書籍電子ブック、ポスター、デジタルサイネージ、PIDPublicInformationDisplay、電車などの乗り物の車内広告、クレジットカード等の各種カードにおける表示等に適用することができる。電子機器の一例を図10に示す。図10は、電子書籍の一例を示している。例えば、電子書籍2700は、筐体2701および筐体2703の2つの筐体で構成されている。筐体2701および筐体2703は、軸部2711により一体とされており、該軸部2711を軸として開閉動作を行うことができる。このような構成により、紙の書籍のような動作を行うことが可能となる。筐体2701には表示部2705及び光電変換装置2706が組み込まれ、筐体2703には表示部2707及び光電変換装置2708が組み込まれている。表示部2705および表示部2707は、続き画面を表示する構成としてもよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とすることで、例えば右側の表示部図10では表示部2705に文章を表示し、左側の表示部図10では表示部2707に画像を表示することができる。また、図10では、筐体2701に操作部などを備えた例を示している。例えば、筐体2701において、電源スイッチ2721、操作キー2723、スピーカ2725などを備えている。操作キー2723により、頁を送ることができる。なお、筐体の表示部と同一面にキーボードやポインティングデバイスなどを備える構成としてもよい。また、筐体の裏面や側面に、外部接続用端子イヤホン端子、USB端子、またはACアダプタおよびUSBケーブルなどの各種ケーブルと接続可能な端子など、記録媒体挿入部などを備える構成としてもよい。さらに、電子書籍2700は、電子辞書としての機能を持たせた構成としてもよい。また、電子書籍2700は、無線で情報を送受信できる構成としてもよい。無線により、電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすることも可能である。実施の形態8本明細書に開示する半導体装置は、さまざまな電子機器遊技機も含むに適用することができる。電子機器としては、例えば、テレビジョン装置テレビ、またはテレビジョン受信機ともいう、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯電話機携帯電話、携帯電話装置ともいう、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げられる。図11Aは、テレビジョン装置の一例を示している。テレビジョン装置9600は、筐体9601に表示部9603が組み込まれている。表示部9603により、映像を表示することが可能である。また、ここでは、スタンド9605により筐体9601を支持した構成を示している。テレビジョン装置9600の操作は、筐体9601が備える操作スイッチや、別体のリモコン操作機9610により行うことができる。リモコン操作機9610が備える操作キー9609により、チャンネルや音量の操作を行うことができ、表示部9603に表示される映像を操作することができる。また、リモコン操作機9610に、当該リモコン操作機9610から出力する情報を表示する表示部9607を設ける構成としてもよい。なお、テレビジョン装置9600は、受信機やモデムなどを備えた構成とする。受信機により一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線による通信ネットワークに接続することにより、一方向送信者から受信者または双方向送信者と受信者間、あるいは受信者間同士などの情報通信を行うことも可能である。図11Bは、デジタルフォトフレームの一例を示している。例えば、デジタルフォトフレーム9700は、筐体9701に表示部9703が組み込まれている。表示部9703は、各種画像を表示することが可能であり、例えばデジタルカメラなどで撮影した画像データを表示させることで、通常の写真立てと同様に機能させることができる。なお、デジタルフォトフレーム9700は、操作部、外部接続用端子USB端子、USBケーブルなどの各種ケーブルと接続可能な端子など、記録媒体挿入部などを備える構成とする。これらの構成は、表示部と同一面に組み込まれていてもよいが、側面や裏面に備えるとデザイン性が向上するため好ましい。例えば、デジタルフォトフレームの記録媒体挿入部に、デジタルカメラで撮影した画像データを記憶したメモリを挿入して画像データを取り込み、取り込んだ画像データを表示部9703に表示させることができる。また、デジタルフォトフレーム9700は、無線で情報を送受信できる構成としてもよい。無線により、所望の画像データを取り込み、表示させる構成とすることもできる。図12は携帯型のコンピュータの一例を示す斜視図である。図12の携帯型のコンピュータは、上部筐体9301と下部筐体9302とを接続するヒンジユニットを閉状態として表示部9303を有する上部筐体9301と、キーボード9304を有する下部筐体9302とを重ねた状態とすることができ、持ち運ぶことが便利であるとともに、使用者がキーボード入力する場合には、ヒンジユニットを開状態として、表示部9303を見て入力操作を行うことができる。また、下部筐体9302はキーボード9304の他に入力操作を行うポインティングデバイス9306を有する。また、表示部9303をタッチ入力パネルとすれば、表示部の一部に触れることで入力操作を行うこともできる。また、下部筐体9302はCPUやハードディスク等の演算機能部を有している。また、下部筐体9302は他の機器、例えばUSBの通信規格に準拠した通信ケーブルが差し込まれる外部接続ポート9305を有している。上部筐体9301には更に上部筐体9301内部にスライドさせて収納可能な表示部9307を有しており、広い表示画面を実現することができる。また、収納可能な表示部9307の画面の向きを使用者は調節できる。また、収納可能な表示部9307をタッチ入力パネルとすれば、収納可能な表示部の一部に触れることで入力操作を行うこともできる。表示部9303または収納可能な表示部9307は、液晶表示パネル、有機発光素子または無機発光素子などの発光表示パネルなどの映像表示装置を用いる。また、図12の携帯型のコンピュータは、受信機などを備えた構成として、テレビ放送を受信して映像を表示部に表示することができる。また、上部筐体9301と下部筐体9302とを接続するヒンジユニットを閉状態としたまま、表示部9307をスライドさせて画面全面を露出させ、画面角度を調節して使用者がテレビ放送を見ることもできる。この場合には、ヒンジユニットを開状態として表示部9303を表示させず、さらにテレビ放送を表示するだけの回路の起動のみを行うため、最小限の消費電力とすることができ、バッテリー容量の限られている携帯型のコンピュータにおいて有用である。本実施例では、実施の形態1で説明したように、第1の条件を用いて種結晶を形成した後、第2の条件を用いて第1の微結晶半導体膜を形成し、更に第3の条件を用いて第2の微結晶半導体膜を形成するという3段階で微結晶半導体膜を形成することで、種結晶に含まれる混相粒の隙間を埋めつつ、結晶性の高い微結晶半導体膜を形成できることを説明する。はじめに、実施の形態1に示す方法を用いた微結晶半導体膜の作製方法について説明する。ガラス基板コーニング製EAGLEXG上に絶縁膜として厚さ300nmの窒化シリコン膜を形成し、この窒化シリコン膜にN2Oプラズマ処理を施した。次に、その上に、厚さ5nmの種結晶をプラズマCVD法にて形成した後、窒化シリコン膜および種結晶の上に、厚さ25nmの第1の微結晶半導体膜をプラズマCVD法にて形成し、さらに第1の微結晶半導体膜上に厚さ40nmの第2の微結晶半導体膜をプラズマCVD法により形成した。窒化シリコン膜の堆積は、シランの流量を15sccm、水素の流量を200sccm、窒素の流量を180sccm、アンモニアの流量を500sccmとして原料ガスを導入して、処理室内の圧力を100Pa、RF電源周波数を13.56MHz、RF電源の電力を200Wとしてプラズマ放電を行った。なお、窒化シリコン膜の堆積は、平行平板型のプラズマCVD装置を用いて行い、上部電極温度を250°C、下部電極温度を290°Cとし、上部電極と下部電極との間隔ギャップを30mmとした。窒化シリコン膜へのプラズマ処理は、一酸化二窒素の流量を400sccmとして処理室内に導入し、処理室内の圧力を60Paとし、電力を300Wとして3分間のプラズマ放電を行った。なお、上記プラズマ処理は、平行平板型のプラズマ処理装置を用いて行い、上部電極温度を250°C、下部電極温度を290°Cとし、上部電極と下部電極との間隔を30mmとした。種結晶の堆積は、シランの流量を2.5sccm、水素の流量を750sccm、アルゴンの流量を750sccmとして原料ガスを導入し、処理室内の圧力を532Pa、RF電源周波数を13.56MHz、RF電源の電力を50Wとしてプラズマ放電を行った。なお、種結晶の堆積は、平行平板型のプラズマCVD装置を用いて行い、上部電極の温度を250°C、下部電極の温度を290°Cとし、上部電極と下部電極との間隔を7mmとした。第1の微結晶半導体膜の堆積は、シランの流量を2sccm、水素の流量を1500sccm、アルゴンの流量を1500sccmとして原料ガスを導入し、処理室内の圧力を10000Pa、RF電源周波数を13.56MHz、RF電源の電力を350Wとしてプラズマ放電を行った。なお、第1の微結晶半導体膜の堆積は、平行平板型のプラズマCVD装置を用いて行い、上部電極の温度を250°C、下部電極の温度を290°Cとし、上部電極と下部電極との間隔を7mmとした。第2の微結晶半導体膜の堆積は、シランの流量以外の条件は第1の微結晶半導体膜の成膜条件と同様である。試料1では、流量1sccmのシランを10秒流す周期と、流量0.1sccmのシランを5秒流す周期を繰り返す条件を用いた。試料2では、流量2sccmのシランを10秒流す周期と、流量0.1sccmのシランを5秒流す周期を繰り返す条件を用いた。試料1、試料2として作製した微結晶半導体膜を走査型電子顕微鏡により観察したSEM写真倍率20万倍を図13に示す。図13A及び図13Bに示すように、試料1及び試料2のような、3段階で形成された微結晶半導体膜は、その混相粒の間が密となっていることが確認できた。ここで、比較例として1段階で形成した微結晶半導体膜の作製方法について、説明する。ガラス基板コーニング製EAGLEXG上に絶縁膜として厚さ300nmの窒化シリコン膜を形成し、この窒化シリコン膜にN2Oプラズマ処理を施した。次に、その上に、厚さ70nmの微結晶半導体膜をプラズマCVD法にて形成した。窒化シリコン膜の堆積、及び窒化シリコン膜へのプラズマ処理は、試料1及び試料2と同様の条件を用いた。微結晶半導体膜の堆積は、試料1及び試料2の種結晶の堆積条件を用いた。比較例として作製した微結晶半導体膜を走査型電子顕微鏡により観察したSEM写真倍率20万倍を図15に示す。また、試料1、試料2、及び比較例の結晶性についてラマン分光分析を行った。ここでは、HORIBAJOBINYVON社製のLabRAMHR-PLを用いてラマン分光分析を行った。試料1及び試料2において、1基板中央付近、2基板端付近、3それらの中間付近の3ポイントの結晶/非晶質ピーク強度比Ic/Iaを表1に示す。比較例と比べると、試料1及び試料2として作製した微結晶半導体膜はそれぞれIc/Iaが10を超えることから、結晶性が高いことが分かる。以上のことから、実施の形態1に示す作製方法を用いることで、結晶性が高く、且つ混相粒が密である微結晶半導体膜を作製することができた。本実施例では、実施の形態2を用いて作製した薄膜トランジスタの電気特性について説明する。はじめに、本実施例の薄膜トランジスタの作製方法について、図3および図5を参照して説明する。本実施例ではシングルゲート型の薄膜トランジスタ、及びデュアルゲート型の薄膜トランジスタをそれぞれ作製する。まず、基板101上に下地絶縁膜ここでは図示しない。を形成し、下地絶縁膜上にゲート電極103を形成した。ここでは、基板101として、ガラス基板コーニング製EAGLEXGを用いた。ゲート電極103は、アルミニウム層をチタン層により挟持した構造とした。具体的には、まず、チタンターゲットをアルゴンイオンでスパッタリングして、厚さ50nmの第1のチタン膜を下地絶縁膜上に形成した。このとき、導入するアルゴンの流量は20sccmとし、処理室内の圧力は0.1Pa、印加電圧は12kW、温度は室温とした。そして、その上にアルミニウムターゲットをアルゴンイオンでスパッタリングして、厚さ100nmのアルミニウム膜を形成した。このとき、導入するアルゴンの流量は50sccmとし、処理室内の圧力は0.4Pa、印加電圧は4kW、温度は室温とした。そして、その上にチタンターゲットをアルゴンイオンでスパッタリングして、厚さ50nmの第2のチタン膜を形成した。第2のチタン膜は第1のチタン膜と同様の方法で形成した。つまり、導入するアルゴンの流量は20sccmとし、処理室内の圧力は0.1Pa、印加電圧は12kW、温度は室温とした。次に、第2のチタン膜上にレジストを塗布し、第1のフォトマスクを用いて露光した後、現像してレジストで形成されたマスクを形成した。次に、当該レジストで形成されるマスクを用いてエッチング処理を行って、ゲート電極103を形成した。ここでは、ICPInductivelyCoupledPlasma:誘導結合型プラズマ装置を用いて2段階のエッチングを行った。すなわち、ICPパワー600W、バイアスパワー250W、エッチングガスとして三塩化ホウ素を流量60sccmで導入し、塩素を流量20sccmで導入して、処理室内の圧力を1.2Paとし、第1のエッチングを行った後、ICPパワー500W、バイアスパワー50W、圧力2.0Pa、エッチングガスとして四フッ化炭素を流量80sccmで導入して処理室内の圧力を2.0Paとし、第2のエッチングを行った。その後、該レジストで形成されたマスクを除去した。次に、ゲート電極103及び下地絶縁膜上に、ゲート絶縁膜105を形成した後、ゲート絶縁膜105にプラズマ処理を行った。本実施例では、ゲート絶縁膜105として、厚さ300nmの窒化シリコン膜をプラズマCVD法によって堆積させて形成した後、プラズマ処理を行った。窒化シリコン膜の堆積は、シランの流量を15sccm、水素の流量を200sccm、窒素の流量を180sccm、アンモニアの流量を500sccmとして原料ガスを導入し、処理室内の圧力を100Pa、RF電源周波数を13.56MHz、RF電源の電力を200Wとしてプラズマ放電を行った。なお、ゲート絶縁膜105の堆積は、平行平板型のプラズマ処理装置を用いて行い、上部電極温度を250°C、下部電極温度を290°Cとし、上部電極と下部電極との間隔ギャップを30mmとした。形成した窒化シリコン膜へのプラズマ処理は、一酸化二窒素の流量を400sccmとして処理室内に導入し、処理室内の圧力を60Paとし、電力を300Wとして3分間のプラズマ放電を行った。なお、上記プラズマ処理は、平行平板型のプラズマ処理装置を用いて行い、上部電極温度を250°C、下部電極温度を290°Cとし、上部電極と下部電極との間隔を30mmとした。次に、ゲート絶縁膜105上に、厚さ5nmの種結晶107をプラズマCVD法にて形成した。種結晶の堆積条件は、実施例1に示す種結晶の堆積条件と同様の条件を用いた。ここまでの工程で得られた構成を図3Aに示す。次いで、ゲート絶縁膜105および種結晶107の上に、厚さ25nmの第1の微結晶半導体膜109をプラズマCVD法にて形成した。第1の微結晶半導体膜109の堆積条件は、実施例1に示す第1の微結晶半導体膜の堆積条件と同様の条件を用いた。本工程で得られた構成を図3Bに示す。次いで、第1の微結晶半導体膜109上に、厚さ40nmの第2の微結晶半導体膜110をプラズマCVD法にて形成した。第2の微結晶半導体膜110の堆積は、シランの流量以外の条件は、第1の微結晶半導体膜109と同様であり、且つ流量1sccmのシランを10秒流す周期と、流量0.1sccmのシランを5秒流す周期を繰り返す条件を用いた。本工程で得られた構成を図3Cに示す。次に、第2の微結晶半導体膜110上に厚さ80nmの半導体膜111を形成し、半導体膜111上に厚さ50nmの不純物半導体膜113を形成した。半導体膜111及び不純物半導体膜113は、プラズマCVD法によって堆積させて形成した。半導体膜111の堆積は、シランの流量を20sccm、1000ppmアンモニア水素希釈の流量を50sccm、水素の流量を700sccm、アルゴンの流量を750sccmとして材料ガスを導入し、処理室内の圧力を350Paとし、RF電源周波数を13.56MHz、RF電源の電力を60Wとしてプラズマ放電を行った。なお、半導体膜111の堆積は、平行平板型のプラズマ処理装置を用いて行い、上部電極温度を250°C、下部電極温度を290°Cとし、上部電極と下部電極との間隔を25mmとした。不純物半導体膜113としては、リンが添加されたアモルファスシリコン膜を形成した。不純物半導体膜113の堆積は、シランの流量を80sccm、5ホスフィン水素希釈の流量を150sccm、水素の流量を750sccmとして材料ガスを導入して、処理室内の圧力を350Pa、RF電源周波数を13.56MHz、RF電源の電力を30Wとしてプラズマ放電を行った。なお、不純物半導体膜の堆積は、平行平板型のプラズマ処理装置を用いて行い、上部電極温度を250°C、下部電極温度を290°Cとし、上部電極と下部電極との間隔を15mmとした。次に、不純物半導体膜113上にレジストを塗布した後、第2のフォトマスクを用いて露光し、現像してレジストで形成されたマスク115を形成した。ここまでの工程で得られた構成を図3Dに示す。次に、レジストで形成されたマスク115を用いて、第1の微結晶半導体膜109、第2の微結晶半導体膜110、半導体膜111、不純物半導体膜113をエッチングして、微結晶半導体領域117a及び非晶質半導体領域117bを有する半導体積層体117、及び不純物半導体膜121を形成した。エッチングを行うにあたり、本実施例では、ICP装置を用いて、ICPパワー450W、バイアスパワー100W、エッチングガスとして三塩化ホウ素を流量36sccm、四フッ化炭素を36sccm、酸素を8sccmで導入し、処理室内の圧力を2Paとしてエッチングを行った。その後、酸素プラズマ処理を行い、微結晶半導体領域117a及び非晶質半導体領域117bを有する半導体積層体117及び不純物半導体膜121の側面に酸化膜を形成した後、レジストで形成されたマスク115を除去した図示せず。。酸素プラズマ処理は、酸素の流量を100sccmとして導入して処理室内の圧力を0.67Paとし、基板温度を-10°Cとし、ソースパワーを2000W、バイアスパワーを350Wでプラズマ放電を行った。ここまでの工程で得られた構成を図3Eに示す。次に、ゲート絶縁膜105、半導体積層体117および不純物半導体膜121を覆って導電膜127を形成した。本工程で得られた構成を図5Aに示す。本実施例では、導電膜127は、アルミニウム層をチタン層により挟持した構造とし、ゲート電極103と同様に形成した。ただし、第1のチタン膜の厚さを50nmとし、アルミニウム膜の厚さを200nmとし、第2のチタン膜の厚さを50nmとした。次に、導電膜127上にレジストを塗布した後、第3のフォトマスクを用いて露光し、現像してレジストで形成されたマスクを形成した。当該レジストで形成されたマスクを用いて導電膜127をドラエッチングして、配線129a及び配線129bを形成した。また、不純物半導体膜121をドライエッチングしてソース領域及びドレイン領域として機能する一対の不純物半導体膜131a、131bを形成した。また、半導体積層体117の一部をエッチングした。この後、レジストマスクを除去した。本工程では、ICP装置を用いて、ICPパワー450W、バイアスパワー100W、エッチングガスとして三塩化ホウ素を流量60sccmで導入し、塩素を20sccmで導入し、処理室内の圧力を1.9Paとしてエッチングを行った。当該エッチング工程により、表面から60~80nmの半導体積層体117をエッチングした。次に、一部エッチングされた半導体積層体117を更にエッチングし、微結晶半導体領域133a及び一対の非晶質半導体領域133bを有する半導体積層体133を形成した。本工程は、ソースパワー1000W、バイアスパワー50W、エッチングガスとして四フッ化炭素を流量100sccmで導入し、処理室内の圧力を0.67Paとしてエッチングを行った。なお、半導体積層体117の表面から20nmをエッチングした。なお、本実施例では、ソース電極及びドレイン電極として機能する配線129a、129b平面形状は、直線型である。次に、半導体積層体133の表面を水プラズマ処理し、半導体積層体133表面に残留する不純物を除去した。本工程では、パワー1800Wとして水蒸気を流量300sccmで導入し、処理室内の圧力を66.5Paとして水プラズマ処理を行った。ここまでの工程で得られた構成を図5Bに示す。次に、絶縁膜137として、厚さ300nmの窒化シリコン膜を形成した。絶縁膜137の堆積は、シランの流量を20sccm、アンモニアの流量を220sccm、窒素の流量を450sccm、水素の流量を450sccmとして材料ガスを導入し、処理室内の圧力を160Pa、RF電源周波数を27MHz、RF電源の電力を200Wとしてプラズマ放電を行った。なお、絶縁膜137の堆積は、平行平板型のプラズマ処理装置を用いて行い、上部電極温度を250°C、下部電極温度を290°Cとし、上部電極と下部電極との間隔を21mmとした。次に、絶縁膜137上にレジストを塗布した後、第4のフォトマスクを用いて露光し、現像してレジストで形成されたマスクを形成した。当該レジストで形成されたマスクを用いて絶縁膜の一部をドライエッチングして、ソース電極及びドレイン電極として機能する配線129a、129bを露出させた。また、絶縁膜137及びゲート絶縁膜105の一部をドライエッチングして、ゲート電極103を露出した。その後、レジストで形成されたマスクを除去した。次に、絶縁膜137上に導電膜を形成した後、該導電膜上にレジストを塗布し、第5のフォトマスクを用いて露光し、現像してレジストで形成されたマスクを形成した。シングルゲート型の薄膜トランジスタでは、当該レジストで形成されたマスクを用いて導電膜の一部をウェットエッチングして、配線129aに接続する導電膜、配線129bに接続する導電膜、及びゲート電極103に接続する導電膜を形成した。また、デュアルゲート型の薄膜トランジスタでは、当該レジストで形成されたマスクを用いて導電膜の一部をウェットエッチングして、配線129aに接続する導電膜、配線129bに接続する導電膜、及びゲート電極103に接続するバックゲート電極139を形成した。なお、上記導電膜は、薄膜トランジスタの電気特性を測定する際のパッドとして機能する。ここでは、導電膜として、スパッタリング法により厚さ50nmのインジウム錫酸化物を形成した後、ウェットエッチング処理によりバックゲート電極139を形成した。なお、ここでは図示しないが、バックゲート電極139は、ゲート電極103と接続されている。その後、レジストで形成されたマスクを除去した。以上の工程により、デュアルゲート型薄膜トランジスタを作製した図5C参照。。図14に、本実施例で作製した薄膜トランジスタの電気特性を測定した結果を示す。図14Aは、シングルゲート型の薄膜トランジスタs-gateTFTと示す。の電気特性の測定結果を示し、図14Bでは、デュアルゲート型の薄膜トランジスタd-gateTFTと示す。の電気特性の測定結果を示す。シングルゲート型の薄膜トランジスタでは、ゲート電極103にゲート電圧を印加した。また、デュアルゲート型の薄膜トランジスタには、ゲート電極103及びバックゲート電極139に電圧を印加した。なお、本実施例の薄膜トランジスタの配線129a、129bの対向間隔を3.3μm、配線129a、129bの対向幅を20.2μm、チャネル幅方向における半導体積層体133の幅を22.2μmとした。また、薄膜トランジスタのチャネル幅を配線129a、129bの対向幅の20.2μmとし、チャネル長を配線129a、129bの対向間隔の3.3μmとし、ゲート絶縁膜105の厚さを300nm、平均誘電率を6.61として電界効果移動度を計算した。また、ドレイン電圧が10Vで、ゲート電圧が15Vのときのオン電流Ionと示す。、最小オフ電流Ioffmin.と示す。、最小オフ電流のゲート電圧-10Vのときのオフ電流Ioffと示す。、しきい値電圧Vthと示す。、S値S-valueと示す。、最小オフ電流に対するオン電流の比Ion/Ioffmin.と示す。、ドレイン電圧が10Vのときの電界効果移動度μFE_sat.と示す。、シングルゲート型の薄膜トランジスタの電界効果移動度に対するデュアルゲート型の薄膜トランジスタの電界効果移動度の大きさμFEDual/μFESingleと示す。を表2に示す。図14より、一度種結晶を形成した後、第1の微結晶半導体膜及び第2の微結晶半導体膜を順に形成するというように3段階を含み、且つ少なくとも第1の微結晶半導体膜及び第2の微結晶半導体膜を形成する際の圧力を高圧とする方法で形成された微結晶半導体膜を用いることで、良好な電気特性を有する薄膜トランジスタを作製することができた。"