"半導体基板にソース領域及びドレイン領域を備え、これらの領域に挟まれてなるチャネル領域の前記半導体基板の表面に、トンネル絶縁膜と電荷蓄積層とトップ絶縁膜とを積層してなるメモリゲート絶縁膜を備え、該メモリゲート絶縁膜の上部にゲート電極を備えるMOSFET構造の不揮発性半導体記憶装置の製造方法であって、前記メモリゲート絶縁膜を形成する領域の前記半導体基板表面を露出し、他の部分を覆うように保護絶縁膜を形成する保護絶縁膜形成工程と、前記保護絶縁膜形成工程で露出した前記半導体基板表面に、前記トンネル絶縁膜、前記電荷蓄積層、前記トップ絶縁膜を順次形成して前記メモリゲート絶縁膜を形成するメモリ絶縁膜形成工程と、を有することを特徴とする不揮発性半導体記憶装置の製造方法。前記メモリゲート絶縁膜の側端部を覆うような形状に前記保護絶縁膜をエッチング加工して側壁保護膜とする側壁保護膜形成工程を有することを特徴とする請求項1に記載の不揮発性半導体記憶装置の製造方法。前記メモリゲート絶縁膜形成工程は、前記トップ絶縁膜を、前記電荷蓄積層を酸化処理して形成することを特徴とする請求項1又は2に記載の不揮発性半導体記憶装置の製造方法。前記チャネル領域と前記ソース領域及び前記ドレイン領域との間の前記半導体基板の領域に、前記ソース領域及び前記ドレイン領域と同一導電型であり不純物濃度が低いライトドープ領域を形成するライトドープ領域形成工程を有することを特徴とする請求項1から3のいずれか1つに記載の不揮発性半導体記憶装置の製造方法。特許文献1に示した従来技術は、一般的なMONOS型の不揮発性半導体記憶装置について言及している。そのようなMONOS型の不揮発性半導体記憶装置を製造するときは、半導体基板上にトンネル絶縁膜、電荷蓄積層、トップ絶縁膜を順次積層し、その後に所定の形状にこれらの膜をエッチング除去してメモリゲート絶縁膜を形成する。しかし、発明者が検討したところによると、トンネル絶縁膜、電荷蓄積層、トップ絶縁膜をエッチング除去するときに、トンネル絶縁膜とトップ絶縁膜とがサイドエッチングされてしまうことがわかった。その状況を表したものが図6である。図6は、MONOS型の不揮発性半導体記憶装置の製造途中を模式的に示す断面図である。図6において、60はシリコン半導体基板、61a,61bはトンネル絶縁膜シリコン酸化膜、62a,62bは電荷蓄積層シリコン窒化膜、63a,63bはトップ絶縁膜シリコン酸化膜である。64はマスク材フォトレジストである。66はメモリゲート絶縁膜である。図6aは、シリコン半導体基板60上に、トンネル絶縁膜61a、電荷蓄積層62a、トップ絶縁膜63aを順次積層し、その上部の所定の領域にマスク材64を設けた状態を示している。その後の製造工程で、マスク材64の形状に合わせてトンネル絶縁膜61a、電荷蓄積層62a、トップ絶縁膜63aで構成するメモリゲート絶縁膜66をエッチング加工する。図6bは、マスク材64に沿って、メモリゲート絶縁膜66を順次エッチング加工した後の様子を示したものである。図6bに示したように、電荷蓄積層62bは、マスク材64の形状に合わせて形状加工されており、マスク材64の端部とその端部とが一致しておりサイドエッチングがない。しかし、トンネル絶縁膜61b及びトップ絶縁膜63bは、サイドエッチングされている。特にトップ絶縁膜63bはサイドエッチング量が多い。このような状況になるのは、トンネル絶縁膜、電荷蓄積層、トップ絶縁膜のそれぞれの膜ごとに別々のエッチング条件を用いてエッチング加工することが関係している。トップ絶縁膜63a及びトンネル絶縁膜61aのエッチングにはフッ酸によるウェットエッチングを用い、電荷蓄積層62aのエッチングにはフッ素系ガスによるドライエッチングを用いるのであるが、トンネル絶縁膜61a、トップ絶縁膜63aはそれぞれウェットエッチングを用いているためである。そもそもウェットエッチングは等方性であるからサイドエッチングが発生しやすい。このため、トンネル絶縁膜はサイドエッチングされてしまうが、トップ絶縁膜は、そのトンネル絶縁膜のウェットエッチング時には2回目のエッチング環境となるから、エッチング液に2度も晒されることになる。このため、トップ絶縁膜は、さらにサイドエッチングされてしまうのである。このような製造方法を採択する背景として、トンネル絶縁膜、電荷蓄積層、トップ絶縁膜の各膜の膜厚が薄いこと、及び下地膜となる半導体基板のオーバーエッチング量の制御の難しさが挙げられる。すなわち、トンネル絶縁膜、電荷蓄積層、トップ絶縁膜の各膜は不揮発性半導体記憶装置の電気特性にもよるが、数Åから数十Å程度の薄膜であり、トンネル絶縁膜のエッチング加工の際に、下部の素子形成領域の半導体基板の表面がエッチングされてしまうと、後の製造工程でソース領域やドレイン領域を形成すべく不純物イオンをイオン注入した際に、不純物イオンの拡散状態が変化してしまうのである。MONOS型の不揮発性半導体記憶装置はMOSFET型の素子であるから、このような不純物イオンの拡散状態変化が起きると、その閾値電圧がシフトしてしまったり、リークが発生してしまうなどの問題が起きる。このため、トンネル絶縁膜、電荷蓄積層、トップ絶縁膜のエッチングは、下地の半導体基板に対して選択性の良い条件を用いなければならないという事情がある。トンネル絶縁膜、トップ絶縁膜の加工形状だけを考慮するのであれば、ウェットエッチングに比較してサイドエッチング量が大変少ないドライエッチングを用いることが望ましい。しかしながら、ドライエッチングはエッチングレートの面内均一性が悪く、また高エネルギのプラズマを用いるため、下地膜に対する選択性が悪い。したがって、トンネル絶縁膜及びトップ絶縁膜のエッチングには、半導体基板に対して選択性の高いウェットエッチングを用いざるを得ないのである。さて、図6bに示したようなサイドエッチングが発生したMONOS型の不揮発性半導体記憶装置は、半導体素子として大きな問題を抱えている。本来、トップ絶縁膜は、その上部のゲート電極から電荷蓄積層へ不必要なキャリア注入が発生しないように、充分な絶縁性を有していなければならない。しかしながら、図6bに示した状態では、トップ絶縁膜63bが大きくサイドエッチングされているため、図示しないゲート電極との間の絶縁性が保たれず、ゲート電極からのキャリアがトップ絶縁膜を通過して電荷蓄積層へ注入されてしまうことがある。このようなことが起きると、例えば、消去不良などの不揮発性半導体記憶装置の動作上の不具合を生じてしまうのである。Nチャネル型のMONOS型の不揮発性半導体記憶装置を例にして説明する。この場合、正孔がキャリアとなるため、情報の書き込み状態では電荷蓄積層に電子を蓄積しているが、その情報の消去の際は、ゲート電極から消去電圧を印加する。その際、図6bに示した状態では、ゲート電極から電荷蓄積層へ電子が注入されてしまうため、電荷蓄積層に蓄積している電子を排除することができない。このため、消去不良が発生するのである。以上の説明で明らかなように、一般的なMONOS型の不揮発性半導体記憶装置を製造しようとしたとき、閾値電圧のシフトやリークといった電気特性悪化を防止しようとした製造方法を用いると、特にトップ絶縁膜にサイドエッチングが発生し、電荷蓄積層の絶縁性が保たれなくなり、不揮発性半導体記憶装置として消去不良などの動作上の不具合が発生してしまうのである。本発明は、そのような課題を解決するためになされたものであって、トンネル絶縁膜やトップ絶縁膜をサイドエッチングから保護する不揮発性半導体記憶装置の製造方法を提供するものである。上記目的を達成するために、本発明の不揮発性半導体記憶装置の製造方法は、以下の方法を採用するものである。半導体基板にソース領域及びドレイン領域を備え、これらの領域に挟まれてなるチャネル領域の半導体基板の表面に、トンネル絶縁膜と電荷蓄積層とトップ絶縁膜とを積層してなるメモリゲート絶縁膜を備え、そのメモリゲート絶縁膜の上部にゲート電極を備えるMOSFET構造の不揮発性半導体記憶装置の製造方法であって、メモリゲート絶縁膜を形成する領域の半導体基板表面を露出し、他の部分を覆うように保護絶縁膜を形成する保護絶縁膜形成工程と、保護絶縁膜形成工程で露出した半導体基板表面に、トンネル絶縁膜、電荷蓄積層、トップ絶縁膜を順次形成してメモリゲート絶縁膜を形成するメモリゲート絶縁膜形成工程と、を有することを特徴とする。このようにすれば、メモリゲート絶縁膜をウェットエッチングで加工するときでも、保護絶縁膜がメモリゲート絶縁膜の側壁を保護するため、サイドエッチングを防止することができる。メモリゲート絶縁膜の側端部を覆うような形状に保護絶縁膜をエッチング加工して側壁保護膜とする側壁保護膜形成工程を有するようにしてもよい。このようにすれば、不揮発性半導体記憶装置を形成したあと、隣接するなどして他の半導体素子を製造する工程があっても、不揮発性半導体記憶装置のメモリゲート絶縁膜がサイドエッチングされることはない。メモリ絶縁膜形成工程は、トップ絶縁膜を、電荷蓄積層を酸化処理して形成してもよい。このような構成にすることにより、CVD法による酸化膜などに比べて、膜質の良いトップ絶縁膜を形成することができる。チャネル領域とソース領域及びドレイン領域との間の半導体基板の領域に、ソース領域及びドレイン領域と同一導電型であり不純物濃度が低いライトドープ領域を形成するライトドープ領域形成工程を有するようにしてもよい。このような構成にすることにより、不揮発性半導体記憶装置への書き込みの際に、より高い電界をチャネル領域とソース領域やドレイン領域との境界に印加できるから、ホットキャリア注入を行う際により安定して書き込みができるようになる。本発明によれば、トンネル絶縁膜やトップ絶縁膜にサイドエッチングが発生しない。これにより、ゲート電極と電荷蓄積層間とで絶縁性が保たれ、動作上の不具合がない不揮発性半導体記憶装置を製造することができる。また、メモリゲート絶縁膜形成後にも保護絶縁膜をエッチング加工して側壁保護膜として残すことで、不揮発性半導体記憶装置を形成したあと、隣接する他の素子を製造することがあって、その際にウェットエッチングを行ったとしてもメモリゲート絶縁膜がサイドエッチングされることはない。本発明の不揮発性半導体記憶装置の製造方法は、トンネル絶縁膜、電荷蓄積層、トップ絶縁膜で構成するメモリゲート絶縁膜の側壁を保護する保護絶縁膜を、そのメモリゲート絶縁膜を成膜する前に形成するために、メモリゲート絶縁膜を所定の形状にエッチング加工するときに、サイドエッチングが発生しないのである。この保護絶縁膜は、メモリゲート絶縁膜を所定の形状に加工した後に除去してもよいのであるが、保護絶縁膜を所定の形状に加工してメモリゲート絶縁膜の側壁部分に残して側壁保護膜とすることにより、不揮発性半導体記憶装置の完成後に、他の半導体素子を形成するためのウェットエッチング工程があったとしても、メモリゲート絶縁膜がサイドエッチングされることはない。また、側壁保護膜を残すことで、不純物の進入等からメモリゲート絶縁膜の側壁部分を保護することもできるから、製造後も不揮発性半導体記憶装置を保護することができる。このように保護絶縁膜を側壁保護膜として残した形状は、MOSFETで言えば、ゲート絶縁膜の側壁部分に設けるサイドウォールに似た構造になる。以下、本発明の不揮発性半導体記憶装置の製造方法を図面を用いて説明する。2つの実施の形態があり、第1の実施形態は、本発明の特徴的な製造方法を示すものであり、第2の実施形態は、ライトドープ領域をさらに設ける製造方法を示すものである。共に、MONOS型の不揮発性半導体記憶装置を用いて説明する。なお、説明にあっては、図面を指示しながら説明を行うが、指示していない図面も適宜参照されたい。また、同一の構成には同一の番号を付与しており、詳細な説明は省略する。[第1の実施形態の説明:図1、図2]不揮発性半導体記憶装置の製造方法の第1の実施形態を図1、図2を用いて説明する。図1は、不揮発性半導体記憶装置の構造を模式的に示す断面図、図2は製造方法を順に説明するために模式的に表した断面図である。なお、発明に使用する図は、発明を説明するために必要な部分のみを示す模式図としており、金属配線、最終保護膜などは省略している。まず、図1を用いて構造を説明する。この構造は、保護絶縁膜を設けてメモリゲート絶縁膜の側壁を保護して製造したあと、この保護絶縁膜を加工して側壁保護膜として残した形状である。図1において、1は半導体基板、2はトンネル絶縁膜、3は電荷蓄積層、4はトップ絶縁膜、5は側壁保護膜、6はゲート電極、7はソース領域又はドレイン領域となる高濃度不純物層である。11はトンネル絶縁膜2と電荷蓄積層3とトップ絶縁膜4とで構成するメモリゲート絶縁膜である。半導体基板1は、例えば、シリコン基板を用いることができる。また、トンネル絶縁膜2、トップ絶縁膜4はシリコン酸化膜で構成することができる。そして、電荷蓄積層3はシリコン窒化膜によって構成することができる。高濃度不純物層7は、不揮発性半導体記憶装置のソース領域やドレイン領域となる。どちらがソースでどちらがドレインになるかについては、この不揮発性半導体記憶装置をどのように動作させるかや図示しない金属配線の配線の仕方によっても決定するため、一概には断定できない。MONOS型の不揮発性半導体記憶装置は、半導体基板1上にトンネル絶縁膜2、電荷蓄積層3、トップ絶縁膜4を順次積層し、これらでメモリゲート絶縁膜11を構成する。そのメモリゲート絶縁膜11の上部にゲート電極6を設けている。このメモリゲート絶縁膜11の側壁部分には、側壁保護膜5を設けている。そして、側壁保護膜5を含むメモリゲート絶縁膜11の両端部分の半導体基板1の内部に高濃度不純物層7を設けている。図1に示す例では、側壁保護膜5は、メモリゲート絶縁膜11と垂直方向の高さがほぼ同一となるように形成しているが、メモリゲート絶縁膜11よりもその高さが高くてもかまわない。側壁保護膜5は、トップ絶縁膜4の側壁を保護する必要があるから、垂直方向に構造的に制限がなければ、メモリゲート絶縁膜11よりも高く形成する方が好ましい。なお、MONOS型の不揮発性半導体記憶装置の電気特性にもよるが、メモリゲート絶縁膜11の膜厚は、80~100Å程度である。このメモリゲート絶縁膜11の膜厚よりも側壁保護膜5を厚くするときは、各膜がエッチング工程中に目減りする量などを鑑みてマージンを取って設定するなどしてもよい。また、高濃度不純物層7は、側壁保護膜5と平面的に重ならないように設けている例を示しているが、高濃度不純物層7をメモリゲート絶縁膜11方向水平方向に延長して、側壁保護膜5と平面的に重なるようにしてもかまわない。次に、図2を用いて製造方法を説明する。図2において、8はフィールド酸化膜、9は保護絶縁膜であり、不揮発性半導体記憶装置を形成後にもこの保護絶縁膜を残したものが側壁保護膜5である。図2aから図2dは、共に図1に示す断面図と同一の方向から見た図である。図2aは、素子分離工程後の様子を説明する図である。図2bは、保護絶縁膜9を形成してチャネル領域となる半導体基板1の表面を露出させた保護絶縁膜形成工程を説明する図である。図2cは、トンネル絶縁膜2、電荷蓄積層3、トップ絶縁膜4を順次積層するメモリゲート絶縁膜形成工程を説明する図である。図2dは、保護絶縁膜9をエッチング加工して側壁保護膜5を形成する側壁保護膜形成工程と、ゲート電極6及び高濃度不純物層7を形成する工程を説明する図である。まず、素子分離工程を説明する図2a。半導体基板1を選択的に酸化し、素子絶縁膜であるフィールド酸化膜8を形成する。この製造工程は、LOCOSLoCalOxidationofSilicon法と呼ばれる公知の選択酸化法で形成する。フィールド酸化膜8の膜厚は、例えば、5000Å程度である。フィールド酸化膜8を形成した後は、半導体基板1の表面が露出しており、この部分が素子形成領域となっている。この素子形成領域に、不揮発性半導体記憶装置のメモリゲート絶縁膜をはじめとする構成物を形成する。フィールド酸化膜8によって、隣接する不揮発性半導体記憶装置との電気的絶縁性が確保される。次に、保護絶縁膜形成工程を説明する図2b。図2bに示すように、フィールド酸化膜8に囲まれた素子形成領域より内側の、メモリゲート絶縁膜を形成すべき領域であるチャネル領域のみ開口するようにして保護絶縁膜9を形成する。このときの保護絶縁膜9の膜厚は、80~100Åである。図2は模式図であるから、保護絶縁膜9の膜厚がフィールド酸化膜8と同等かそれ以上あるように記載しているが、それは図面を見やすくするためである。ちなみに、フィールド酸化膜8の膜厚は、5000Å程度である。保護絶縁膜9の形成は、まず、半導体基板1の表面をフィールド酸化膜8も含めて酸化し、半導体基板1の上部に保護絶縁膜9を形成する。その後、メモリゲート絶縁膜を形成すべきチャネル領域を、知られているようなマスクとエッチングとを用いる一般的なエッチング処理によって開口し、半導体基板1を露出させる。保護絶縁膜9の膜厚は、トンネル絶縁膜と電荷蓄積層とトップ絶縁膜とで構成するメモリゲート絶縁膜の膜厚と同じかそれよりも厚くなるように形成する。そしてその材質は、シリコン酸化膜で形成することができる。なお、この保護絶縁膜9の形成は、上述の製造方法では半導体基板1を酸化処理して行う例を示したが、これに限定はしない。例えば、半導体基板1の上部に、シリコン酸化膜を公知のCVDChemicalVaporDeposition;化学気相成長法などにより堆積させて形成してもよいのである。次に、メモリゲート絶縁膜形成工程を説明する図2c。まず、チャネル領域部分が開口した保護絶縁膜9のその開口部分の半導体基板1の表面を酸化してトンネル絶縁膜2を形成する。そして、トンネル絶縁膜2の上面に電荷蓄積層3を知られているCVD法などで形成する。このとき、図示しない所定のマスク材を用いて、トンネル絶縁膜2の上面以外に電荷蓄積層が形成されないようにしてもよい。そして、電荷蓄積層3の表面を酸化してトップ絶縁膜4を形成する。その後、図示しない所定のマスク材を用いて、チャネル領域部分保護絶縁膜9は開口している領域を覆い、保護絶縁膜9と平面的に重なる電荷蓄積層3とトップ絶縁膜4すなわち、保護絶縁膜9の上にはみ出した電荷蓄積膜3とトップ絶縁膜4とをエッチング処理によって除去し、メモリゲート絶縁膜11を形成する。メモリゲート絶縁膜11の膜厚は、不揮発性半導体記憶装置の電気特性にもよるが、例えば、80~100Åである。このようにすることで、メモリゲート絶縁膜11はサイドエッチングされずに、設計どおりの幅で形成することができる。次に、図1に示す例のような、保護絶縁膜9を所定の形状にエッチング加工して側壁保護膜5として残す場合を含めた以降の製造方法を説明する図2d。図2cに示す状態の半導体基板1の上部に、図示しないマスク材を形成する。このマスク材を用いて、保護絶縁膜9を、メモリゲート絶縁膜11の側壁部分のみに膜が残るような形状に保護絶縁膜9をウェットエッチングし、側壁保護膜5を形成する。これが側壁保護膜形成工程である。側壁保護膜形成工程の後は、素子形成領域では保護絶縁膜9として存在していた部分がなくなっているので、側壁保護膜5とフィールド酸化膜8との間の半導体基板1は露出している。この領域に高濃度不純物層7を形成する。高濃度不純物層7は、知られているイオン注入技術により形成する。その後、図示はしないが、イオン注入技術により半導体基板1に注入された不純物イオンを活性化させる熱処理工程をすぐさま行ってもかまわない。ところで、保護絶縁膜9は、そもそもその膜厚がメモリゲート絶縁膜11と同等程度であるから、薄膜である。したがって、この保護絶縁膜9を残したままでも、高濃度不純物層7を形成するときのイオン注入は可能である。つまり、図2cに示す状態で保護絶縁膜9を貫通させて半導体基板1に不純物をイオン注入させることもできる。もちろん、保護絶縁膜9の膜厚は、メモリゲート絶縁膜11よりも厚くしてもかまわないから、その膜圧がかなり厚いとき例えば、数千Åなどは、高濃度不純物層7を形成する領域の保護絶縁膜9を除去するなどして半導体基板1にイオン注入する方が好ましい。図2dに示す例では、側壁保護膜5とフィールド酸化膜8との間に高濃度不純物層7を形成する場合を示した。もちろん、これに限定するものではない。例えば、知られている斜め打ち込みイオン注入技術を用いれば、不純物イオンを半導体基板1に対して角度を付けてイオン注入できるから、右傾斜、左傾斜、傾斜なしと、それぞれマスク材で所定領域を覆いつつ3回のイオン注入を行うことで、側壁保護膜5の下部の半導体基板1まで延長した高濃度不純物層7を形成することができる。そして、半導体基板1の上部に、ゲート電極の材料となる膜例えば、ポリシリコンを知られているCVD法で形成し、図示しないマスク材を用いてマスキングして、その材料をエッチングすることで、ゲート電極6を形成する。このゲート電極6を形成したあとの製造工程については、公知の技術を用いるものであるから、説明は省略する。[第2の実施形態の説明:図3、図4]次に、不揮発性半導体記憶装置の製造方法の第2の実施形態を図3、図4を用いて説明する。図3は、不揮発性半導体記憶装置の構造を模式的に示す断面図、図4は製造方法を順に説明するために模式的に表した断面図である。なお、これらの図は、すでに説明した図と同様に、発明を説明するために必要な部分のみを示す模式図である。まず、図3を用いて構造を説明する。この構造は、図1を用いて説明した第1の実施形態で製造された不揮発性半導体記憶装置にライトドープ領域10を設けるものである。以降の説明は、第1の実施形態との違いのみを説明する。メモリゲート絶縁膜11の下部の半導体基板1の領域はチャネル領域であり、これと高濃度不純物層7との間に、ライトドープ領域10を設けている。図3に示す例では、側壁保護膜5と平面的に重なる半導体基板1の内部に設けているが、もちろんこれは一例であって、側壁保護膜5から図示しないフィールド酸化膜方向にライトドープ領域10をずらした形状で製造してもかまわない。ライトドープ領域10は、ソース領域及びドレイン領域である高濃度不純物層7と同一導電型であるが、不純物濃度が低い領域である。ライトドープ領域10を設けることによって、不揮発性半導体記憶装置のゲート電極6にはより高い書き込み電圧を印加することができる。書き込み電圧を印加すると、ソース領域からドレイン領域に向かって電流が流れるが、その書き込み電圧が高ければ、ドレイン領域近傍のチャネル領域で高いエネルギを得た電荷がホットキャリアとなり、電荷蓄積層3へ注入しやすくなるのである。つまり、ホットキャリア注入を行う際により安定して書き込みができるようになる。不揮発性半導体記憶装置の書き込みは、電荷蓄積層3への電荷の注入が一通りではなく、上述のようなホットキャリア注入を行う場合と、トンネル絶縁膜2にトンネル電流を流して書き込む場合とがある。いずれの場合も不揮発性半導体記憶装置の使用方法やシステム上の仕様に関係するから、より高い耐圧を有する不揮発性半導体記憶装置を得ることは、複数の場合に対応できて便利である。このように、ライトドープ領域10を備えることによって、より安定した書き込みと、不揮発性半導体記憶装置が高耐圧化することの効果も合わせて得ることができるのである。次に、図4を用いて製造方法を説明する。図4aから図4dは、共に図3に示す断面図と同一の方向から見た図である。図4aは、素子分離工程後、ライトドープ領域10を形成した後の様子を説明する図である。図4bは、保護絶縁膜9を形成してチャネル領域となる半導体基板1の表面を露出させた保護絶縁膜形成工程を説明する図である。図4cは、トンネル絶縁膜2、電荷蓄積層3、トップ絶縁膜4を順次積層するメモリゲート絶縁膜形成工程を説明する図である。図4dは、保護絶縁膜9をエッチング加工して側壁保護膜5を形成する側壁保護膜形成工程と、ゲート電極6及び高濃度不純物層7を形成する工程を説明する図である。まず、図4aに示すように、素子分離工程により、半導体基板1を選択的に酸化し、素子絶縁膜であるフィールド酸化膜8を形成する。この工程は、第1の実施形態と同様である。フィールド酸化膜8を形成し、素子形成領域の半導体基板1の表面が露出しており、この素子形成領域に、図示しないマスク材を用いて選択的にライトドープ領域10をイオン注入法を用いて形成する。このライトドープ領域10を形成する工程がある点が特徴的な部分である。そして、図4bから図4dに至る製造工程には、図2bから図2dを用いて説明した第1の実施形態と同様であるから、説明は省略する。以上、第1の実施形態及び第2の実施形態を用いて説明した不揮発性半導体記憶装置の製造法は、保護絶縁膜を有することによりメモリゲート絶縁膜のサイドエッチングを防止することができた。また、保護絶縁膜をメモリゲート絶縁膜形成後も側壁保護膜として残すことにより、他の半導体装置、例えば、隣接する他の不揮発性半導体記憶装置や制御回路用のMOSFETを同一の半導体基板に混載するときであっても、製造工程を終えた不揮発性半導体記憶装置側に耐エッチング保護膜等をその都度形成してエッチングから保護する必要がなく、その製造工程中にメモリゲート絶縁膜がサイドエッチングしてしまうことはないのである。"