"画像メモリ内の複数の画像データを処理して、LCDパネルに表示させるための画像データを得るLCDコントローラと、上記LCDコントローラの動作を制御可能なCPUと、上記LCDコントローラで処理された画像データを退避するための退避エリアと、を含むデータ処理装置であって、上記LCDコントローラは、上記画像メモリから読み出された複数の画像データをブレンド処理可能な処理部と、上記処理部でのブレンド処理の対象とされる画像データの変更の有無、及び上記処理部でのブレンド処理におけるブレンド位置の変更の有無を判別し、その判別結果に応じて、上記処理部の動作を停止させるとともに、上記退避エリアに退避されている画像データを上記LCDパネルに表示させるための判別制御回路と、を含んで成ることを特徴とするデータ処理装置。上記判別制御回路は、上記処理部でのブレンド処理の対象とされる画像データが変更されず、且つ、上記処理部でのブレンド処理におけるブレンド位置が変更されない場合に、上記処理部内へのクロック信号の供給を遮断することで、上記処理部の動作を停止させる請求項1記載のデータ処理装置。上記LCDコントローラは、上記処理部からの出力データと、上記退避エリアに退避されている画像データとを選択的に上記LCDパネルに供給可能なセレクタを含み、上記判別制御回路は、上記処理部でのブレンド処理の対象とされる画像データが変更されず、且つ、上記処理部でのブレンド処理におけるブレンド位置が変更されない場合に、上記退避エリアに退避されている画像データを上記セレクタに選択させる請求項2記載のデータ処理装置。上記LCDコントローラは、上記CPUによって設定可能なレジスタを含み、上記レジスタには、上記画像メモリに格納される画像データのスタートアドレスと、ブレンド位置情報とが保持される請求項3記載のデータ処理装置。上記判別制御回路は、上記レジスタにアクセスして、上記処理部でのブレンド処理の対象とされる画像データの変更の有無、及び上記処理部でのブレンド処理におけるブレンド位置の変更の有無を判別する請求項4記載のデータ処理装置。上記判別制御回路からの指示によって、上記処理部の出力画像データを上記退避エリアに退避するためのライトバック回路を含む請求項5記載のデータ処理装置。上記ライトバック回路は、上記ブレンド処理の対象とされる画像データ、又は上記ブレンド処理におけるブレンド位置が変更された場合には、上記処理部の出力画像データを上記退避エリアに伝達し、上記ブレンド処理の対象とされる画像データが変更されず、上記ブレンド処理におけるブレンド位置が変更されない場合には、上記処理部からの出力画像データの上記退避エリアへの伝達を阻止する請求項6記載のデータ処理装置。一つの半導体基板に形成された請求項7記載のデータ処理装置。上記判別制御回路は、上記処理部でのブレンド処理の対象とされる画像データが同じで、且つ、上記処理部でのブレンド処理におけるブレンド位置が同じ場合に、上記処理部内へのクロック信号の供給を遮断することで、上記処理部の動作を停止させる請求項1記載のデータ処理装置。上記LCDコントローラは、上記処理部からの出力データと、上記退避エリアに退避されている画像データとを選択的に上記LCDパネルに供給可能なセレクタを含み、上記判別制御回路は、上記処理部でのブレンド処理の対象とされる画像データが同じで、且つ、上記処理部でのブレンド処理におけるブレンド位置が同じ場合に、上記退避エリアに退避されている画像データを上記セレクタに選択させる請求項9記載のデータ処理装置。LCDコントローラでは、画像メモリから複数の画像を読み出して、それらをブレンドする処理が行われる。ブレンドされた画像はLCDパネルに表示される。LCDパネルに表示される画像の更新は、LCDコントローラにおける所定の画像更新サイクルに従って行われる。このため、LCDコントローラにおける画像更新サイクル毎に、画像メモリから画像が読み出されて、それらがブレンドされることになる。これについて本願発明者が検討したところ、以下のような課題が見いだされた。LCDコントローラでのブレンド処理の対象とされる画像が変更されない場合にも、画像メモリから複数の画像を再び読み出してブレンド処理するのは無駄と考えられる。そして、LCDコントローラでのブレンド処理の対象とされる画像が変更されない場合に、画像メモリからの画像の読み出しや、LCDコントローラでの画像ブレンド処理を省略できれば、その分、画像メモリのアクセス量の低減や、LCDコントローラでの消費電力の低減が可能となるはずである。特許文献1には、LCDコントローラを備えた半導体集積回路装置の低消費電力化技術について記載されているものの、LCDコントローラにおける上記画像ブレンド処理の無駄については考慮されていない。特許文献2の技術では、画像表示の更新の際のフレームメモリの消去操作と同時に、描画部からのコマンドによりフレームメモリに生成した画像データが画像データ記憶部に転送され、画像データ記憶部内の画像データを再利用する場合には、CPUのコマンドにより、画像データ記憶部内の画像データが読み出されるようになっている。しかし特許文献2では、複数画像のブレンド処理が行われていない。また、画像データ記憶部内の画像データを再利用するか否かの判別を、どのように行うかについても考慮されていない。本発明の目的は、LCDコントローラでの画像ブレンド処理における無駄を排除することによって、画像メモリのアクセス量の低減や、LCDコントローラでの消費電力の低減を図ることにある。本発明の前記並びにその他の目的と新規な特徴は本明細書の記述及び添付図面から明らかになるであろう。本願において開示される発明のうち代表的なものの概要を簡単に説明すれば下記の通りである。すなわち、データ処理装置は、画像メモリ内の複数の画像データを処理して、LCDパネルに表示させるための画像データを得るLCDコントローラと、上記LCDコントローラの動作を制御可能なCPUと、上記LCDコントローラで処理された画像データを退避するための退避エリアとを含む。上記LCDコントローラは、上記画像メモリから読み出された複数の画像データをブレンド処理可能な処理部を含む。また、上記LCDコントローラは、上記処理部でのブレンド処理の対象とされる画像データの変更の有無、及び上記処理部でのブレンド処理におけるブレンド位置の変更の有無を判別し、その判別結果に応じて、上記処理部の動作を停止させるとともに、上記退避エリアに退避されている画像データを上記LCDパネルに表示させるための判別制御回路を含む。本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。すなわち、LCDコントローラでの画像ブレンド処理における無駄を排除することによって、画像メモリのアクセス量の低減や、LCDコントローラでの消費電力の低減を図ることができる。1.実施の形態の概要先ず、本願において開示される発明の代表的な実施の形態について概要を説明する。代表的な実施の形態についての概要説明で括弧を付して参照する図面中の参照符号はそれが付された構成要素の概念に含まれるものを例示するに過ぎない。1本発明の代表的な実施の形態に係るデータ処理装置2は、画像メモリ1内の複数の画像データを処理して、LCDパネル3に表示させるための画像データを得るLCDコントローラ23と、上記LCDコントローラの動作を制御可能なCPU25と、上記LCDコントローラで処理された画像データを退避するための退避エリアWTとを含む。上記LCDコントローラは、上記画像メモリから読み出された複数の画像データをブレンド処理可能な処理部233を含む。また、上記LCDコントローラは、上記処理部でのブレンド処理の対象とされる画像データの変更の有無、及び上記処理部でのブレンド処理におけるブレンド位置の変更の有無を判別し、その判別結果に応じて、上記処理部の動作を停止させるとともに、上記退避エリアに退避されている画像データを上記LCDパネルに表示させるための判別制御回路237を含む。上記の構成によれば、以下のように、LCDコントローラでの画像ブレンド処理における無駄が排除される。すなわち、上記LCDコントローラは、上記処理部でのブレンド処理の対象とされる画像データの変更の有無、及び上記処理部でのブレンド処理におけるブレンド位置の変更の有無を判別し、その判別結果に応じて、上記処理部の動作を停止させることにより、上記処理部での消費電力の低減を図る。また、上記の構成によれば、上記退避エリアに退避されている画像データを利用することにより、画像メモリ内の複数の画像データをリードして処理する必要がないので、画像メモリのアクセス量を低減することができる。2上記1において、上記判別制御回路は、上記処理部でのブレンド処理の対象とされる画像データが変更されず、且つ、上記処理部でのブレンド処理におけるブレンド位置が変更されない場合に、上記処理部内へのクロック信号の供給を遮断することで、上記処理部の動作を停止させるように構成することができる。3上記2において、上記LCDコントローラは、上記処理部からの出力データと、上記退避エリアに退避されている画像データとを選択的に上記LCDパネルに供給可能なセレクタを含んで構成することができる。このとき、上記判別制御回路は、上記処理部でのブレンド処理の対象とされる画像データが変更されず、且つ、上記処理部でのブレンド処理におけるブレンド位置が変更されない場合に、上記退避エリアに退避されている画像データを上記セレクタに選択させるように構成することができる。4上記3において、上記LCDコントローラには、上記CPUによって設定可能なレジスタを設けることができる。このとき上記レジスタには、上記画像メモリに格納される画像データのスタートアドレスと、ブレンド位置情報とを保持することができる。5上記4において、上記判別制御回路は、上記レジスタにアクセスして、上記処理部でのブレンド処理の対象とされる画像データの変更の有無、及び上記処理部でのブレンド処理におけるブレンド位置の変更の有無を判別するように構成することができる。6上記5において、上記判別制御回路からの指示によって、上記処理部の出力画像データを上記退避エリアに退避するためのライトバック回路を設けることができる。7上記6において、上記ライトバック回路は、上記ブレンド処理の対象とされる画像データ、又は上記ブレンド処理におけるブレンド位置が変更された場合には、上記処理部の出力画像データを上記退避エリアに伝達する。そして上記ブレンド処理の対象とされる画像データが変更されず、上記ブレンド処理におけるブレンド位置が変更されない場合には、上記処理部からの出力画像データの上記退避エリアへの伝達を阻止する。8上記データ処理装置は、一つの半導体基板に形成することができる。9上記1において、上記判別制御回路は、上記処理部でのブレンド処理の対象とされる画像データが同じで、且つ、上記処理部でのブレンド処理におけるブレンド位置が同じ場合に、上記処理部内へのクロック信号の供給を遮断することで、上記処理部の動作を停止させるように構成することができる。10上記9において、上記LCDコントローラは、上記処理部からの出力データと、上記退避エリアに退避されている画像データとを選択的に上記LCDパネルに供給可能なセレクタを含んで構成することができる。このとき、上記判別制御回路は、上記処理部でのブレンド処理の対象とされる画像データが同じで、且つ、上記処理部でのブレンド処理におけるブレンド位置が同じ場合に、上記退避エリアに退避されている画像データを上記セレクタに選択させるように構成することができる。2.実施の形態の詳細実施の形態について更に詳述する。《実施の形態1》図1には、本発明にかかるデータ処理装置の一例とされる半導体装置の構成例が示される。図1に示される半導体装置2は、例えば携帯端末向けの半導体集積回路であり、外部メモリ1と、LCDパネル3とに結合される。外部メモリ1内の画像データが半導体装置2で処理されてからLCDパネル3に表示される。半導体装置2は、特に制限されないが、バスインタフェース21、内部メモリ22、LCDコントローラ23、複数の画像処理IPIntellectualPropertyモジュール24_1~24_nnは、0及び1を除く正の整数、及びCPU中央処理装置25を含み、公知の半導体集積回路製造技術により、単結晶シリコン基板などの一つの半導体基板に形成される。半導体装置2には、外部からシステムクロック信号CLKが供給され、半導体装置2における各部は、このシステムクロック信号CLKに同期して動作される。内蔵メモリ22、LCDコントローラ23、複数の画像処理IPモジュール24_1~24_nは、バスインタフェース21を介して外部メモリ1に結合されている。CPU中央処理装置25、バスインタフェース21、LCDコントローラ23、複数の画像処理IPIntellectualPropertyモジュール24_1~24_nnは、0及び1を除く正の整数は互いに内部バスを介して接続されている。内部メモリ22には、この半導体装置2で処理された画像データが格納される。LCDコントローラ23は、外部メモリ1や内部メモリ22内の画像データを処理してLCDパネル3に出力する機能を有する。特に本例では、LCDコントローラ23において、外部メモリ1内の複数の画像データがブレンド処理されて画像データが形成される。この画像データはLCDパネル3に表示される。画像処理IPモジュール24_1~24_nは、予め設計されることによって、その機能動作が確認されているモジュールである。例えばこの画像処理IPモジュール24_1~24_nでは、外部メモリ1内の画像データを取り込んで、画像の回転処理や、圧縮画像の伸張処理など、種々の画像処理が行われる。画像処理IPモジュール24_1~24_nでの処理結果は、バスインタフェース21を介して内部メモリ22又は外部メモリ1に書き込まれる。CPU25は、予め設定されたプログラムを実行することで所定の演算処理を実行する。上記LCDコントローラ23や画像処理IPモジュール24_1~24_nの動作は、CPU25によって制御される。また、外部メモリ1や内部メモリ22のリードライト動作もCPU25によって制御される。図2には、上記LCDコントローラ23の構成例が示される。上記LCDコントローラ23は、レジスタ群231、第1セレクタ232、処理部233、自動判別制御回路ライトバック判定回路、ブレンド判定回路などと称される場合もある237、第2セレクタ235、ライトバック回路236、及びフリップフロップ回路234_0~234_4を含んで成る。レジスタ群231は、後に詳述するように、LCDコントローラ23の動作制御のための複数のレジスタを含んで成る。CPU25は、レジスタ群231への情報書込みや情報読出しを行うことができる。第1セレクタ232は、ライト領域WTとリード領域R0_0とを選択的にフリップフロップ回路234_0に伝達する。この第1セレクタ232の選択動作は、自動判別制御回路237によって制御される。処理部233は、リード領域R0_0~R4_0又はR0_1~R4_1からリード領域フリップフロップ回路234_0~234_4を介して伝達された画像データのブレンド処理や画像調整処理を行う。処理部233での処理結果は第2セレクタ235及びライトバック回路236に伝達される。画像データのブレンド処理では、フリップフロップ回路234_0を介して伝達された画像データに対して、それぞれフリップフロップ回路234_1~234_4を介して伝達された画像データが合成される。画像データの合成位置ブレンド位置の座標は、CPU25からレジスタ群231を介して伝達される。また、この処理部233の動作は、所定の条件下で停止される。処理部233の動作停止は、自動判別制御回路237によって、処理部233内部へのシステムクロック信号CLKの供給が遮断されることによって可能となる。ここで、特に制限されないが、リード領域R0_0~R4_0又はR0_1~R4_1は外部メモリ1内に形成される。リード領域R0_0,R0_1はチャネル0CH0に対応し、リード領域R1_0,R1_1はチャネル1CH1に対応し、リード領域R2_0,R2_1はチャネル2CH2に対応し、リード領域R3_0,R3_1はチャネル3CH3に対応し、リード領域R4_0,R4_1はチャネル4CH4に対応する。各チャネルにおいて、画像データのリードとライトを同時に行うことはできないから、一方のリード領域から画像データがリードされる場合、他方のリード領域に画像データがライトされる。例えばチャネル0において、リード領域R0_0から画像データがリードされる場合、他方のリード領域R0_1に画像データがライトされる。同様に、チャネル0において、リード領域R0_1から画像データがリードされる場合、他方のリード領域R0_0に画像データがライトされる。また、ライト領域WTは内部メモリ22内に形成される。このライト領域WTが、本発明における退避エリア一時保存領域とも言うに相当する。自動判別制御回路237は、レジスタ群231の設定情報に基づいて、上記処理部でのブレンド処理の対象とされる画像データの変更の有無、及び上記処理部でのブレンド処理におけるブレンド位置の変更の有無を判別し、その判別結果に応じて、処理部233、第1セレクタ232、第2セレクタ235、ライトバック回路236の動作を制御する。自動判別制御回路237の動作制御については後に詳述する。第2セレクタ235は、上記自動判別制御回路237の制御下で、フリップフロップ回路234_0の出力データと、処理部233の出力データとを選択的にLCDパネル3に伝達する。ライトバック回路236は、ライトバックのために、上記処理部233の出力をライト領域WTに伝達する。ライトバック回路236によるライトバック機能のオンオフは、自動判別制御回路237によって制御される。つまり、自動判別制御回路237によってライトバック回路236によるライトバック機能がオンされた状態で、処理部233の出力データがライトバックのためにライト領域WTに伝達される。自動判別制御回路237によってライトバック回路236によるライトバック機能がオフされた状態では、ライトバック回路236によるライトバックは行われない。図3には、上記レジスタ群25及び上記自動判別制御回路237の構成例が示される。上記レジスタ群25は、自動判別機能オンオフレジスタON/OFFREG251、リードアクセススタートアドレスレジスタAREG252_0,252_1,252_2,252_3,252_4、及びブレンド位置レジスタBREG253_1,253_2,253_3,253_4を含む。自動判別機能オンオフレジスタON/OFFREG251は、自動判別制御回路237の自動判別機能をオン又はオフするためのレジスタである。例えば自動判別機能オンオフレジスタ251に、論理値1が設定された場合に、自動判別制御回路237の自動判別機能がオン状態活性状態とされ、論理値0が設定された場合に、自動判別制御回路237の自動判別機能がオフ状態非活性状態とされる。リードアクセススタートアドレスレジスタAREG252_0,252_1,252_2,252_3,252_4は、それぞれリード領域R0_0~R4_0R0_1~R4_1に対応して配置され、対応するリード領域のスタートアドレス先頭アドレスが保持される。つまり、リード領域R0_0~R4_0R0_1~R4_1からのデータリードはCPU25によって制御されるが、後述するアドレス比較のために、各リード領域のスタートアドレスがリードアクセススタートアドレスレジスタAREG252_0,252_1,252_2,252_3,252_4に保持される。尚、リードアクセススタートアドレスレジスタAREG252_0,252_1,252_2,252_3,252_4には、それぞれレジスタ更新前のアドレスとレジスタ更新後のアドレスとの双方が保持されるものとする。ブレンド位置レジスタBREG253_1,253_2,253_3,253_4は、それぞれリード領域R1_0~R4_0R1_1~R4_1に対応して配置され、画像データのブレンド処理におけるブレンド位置の座標情報が保持される。ブレンド位置レジスタBREG253_1,253_2,253_3,253_4には、レジスタ更新前の座標情報とレジスタ更新後の座標情報との双方が保持されるものとする。上記リードアクセススタートアドレスレジスタAREG252_0,252_1,252_2,252_3,252_4や、上記ブレンド位置レジスタBREG253_1,253_2,253_3,253_4は、処理部233において、1フレーム分の画像データについての処理が完了する毎に更新される。ここで、チャネル毎の画像が変更されるケースとしては、外部モジュールから新たな画像データが取り込まれた場合や、画像処理IPモジュール24_1~24_nなどで画像処理されたものが外部メモリ1に書き戻される場合が考えられる。画像データの書込みは、チャネル毎に、一方のリード領域例えばR0-0と他方のリード領域例えばR0-1とで交互に行われ、それによってリード領域のスタートアドレスが変更される。各チャネルにおいて画像データが変更されている場合には、リード領域のスタートアドレスも変更されているため、各チャネルにおいて画像が変更されたか否かは、画像データのリードが行われるリード領域におけるスタートアドレス先頭アドレスが、レジスタ更新の前後で変化しているか否か、つまりスタートアドレスが同じか異なるかにより容易に判別することができる。自動判別制御回路237は、コンパレータ2371_0~2371_4、及び変更有無判別回路2372を含んで成る。コンパレータ2371_0は、リードアクセススタートアドレスレジスタ252_0におけるレジスタ更新前のリードアクセススタートアドレスと、レジスタ更新後のリードアクセススタートアドレスとを比較する。双方のアドレスが一致する同じ場合、それはチャネル0CH0に対応する画像が変更されないことを意味し、その場合、コンパレータ2371_0の出力は論理値0となる。双方のアドレスが一致しない場合、つまり異なる場合、それはチャネル0CH0に対応する画像が変更されていることを意味し、その場合、コンパレータ2371_0の出力は論理値1となる。コンパレータ2371_0での比較結果は変更有無判別回路2372に伝達される。コンパレータ2371_1は、リードアクセススタートアドレスレジスタ252_1におけるレジスタ更新前のリードアクセススタートアドレスと、レジスタ更新後のリードアクセススタートアドレスとを比較する。また、コンパレータ2371_1は、ブレンド位置レジスタ253_1におけるレジスタ更新前の座標情報とレジスタ更新後の座標情報とを比較する。双方のアドレスが一致し、また双方の座標情報が一致する場合、それはチャネル1CH1に対応する画像もブレンド位置も変更されないことつまり、同じであることを意味する。その場合、コンパレータ2371_1の出力は論理値0となる。双方のアドレス又は双方の座標情報の少なくとも一方が不一致の場合、それはチャネル1CH1に対応する画像又はブレンド位置が変更されていることを意味し、その場合、コンパレータ2371_1の出力は論理値1となる。コンパレータ2371_1での比較結果は変更有無判別回路2372に伝達される。コンパレータ2371_2は、リードアクセススタートアドレスレジスタ252_2におけるレジスタ更新前のリードアクセススタートアドレスと、レジスタ更新後のリードアクセススタートアドレスとを比較する。また、コンパレータ2371_2は、ブレンド位置レジスタ253_2におけるレジスタ更新前の座標情報とレジスタ更新後の座標情報とを比較する。双方のアドレスが一致し、また双方の座標情報が一致する場合、それはチャネル2CH2に対応する画像もブレンド位置も変更されないことを意味する。その場合、コンパレータ2371_2の出力は論理値0となる。双方のアドレス又は双方の座標情報の少なくとも一方が不一致の場合、それはチャネル2CH2に対応する画像又はブレンド位置が変更されていることを意味し、その場合、コンパレータ2371_2の出力は論理値1となる。コンパレータ2371_2での比較結果は変更有無判別回路2372に伝達される。コンパレータ2371_3は、リードアクセススタートアドレスレジスタ252_3におけるレジスタ更新前のリードアクセススタートアドレスと、レジスタ更新後のリードアクセススタートアドレスとを比較する。また、コンパレータ2371_3は、ブレンド位置レジスタ253_3におけるレジスタ更新前の座標情報とレジスタ更新後の座標情報とを比較する。双方のアドレスが一致し、また双方の座標情報が一致する場合、それはチャネル3CH3に対応する画像もブレンド位置も変更されないことを意味する。その場合、コンパレータ2371_3の出力は論理値0となる。双方のアドレス又は双方の座標情報の少なくとも一方が不一致の場合、それはチャネル3CH3に対応する画像又はブレンド位置が変更されていることを意味し、その場合、コンパレータ2371_3の出力は論理値1となる。コンパレータ2371_3での比較結果は変更有無判別回路2372に伝達される。コンパレータ2371_4は、リードアクセススタートアドレスレジスタ252_3におけるレジスタ更新前のリードアクセススタートアドレスと、レジスタ更新後のリードアクセススタートアドレスとを比較する。また、コンパレータ2371_3は、ブレンド位置レジスタ253_3におけるレジスタ更新前の座標情報とレジスタ更新後の座標情報とを比較する。双方のアドレスが一致し、また双方の座標情報が一致する場合、それはチャネル4CH4に対応する画像もブレンド位置も変更されないことを意味する。その場合、コンパレータ2371_4の出力は論理値0となる。双方のアドレス又は双方の座標情報の少なくとも一方が不一致の場合、それはチャネル4CH4に対応する画像又はブレンド位置が変更されていることを意味し、その場合、コンパレータ2371_4の出力は論理値1となる。コンパレータ2371_3での比較結果は変更有無判別回路2372に伝達される。変更有無判別回路2372は、上記コンパレータ2371_0~2371_4の出力の論理和を得る。この変更有無判別回路2372の出力は、第1セレクタ232、処理部233、第2セレクタ235、及びライトバック回路236に伝達される。上記コンパレータ2371_0~2371_4の出力が全て論理値0の場合、変更有無判別回路2372の出力は、論理値0となる。これは、表示用の画像データもブレンド位置も変更されていないことを意味する。上記コンパレータ2371_0~2371_4の出力のうち一つでも論理値1の場合、変更有無判別回路2372の出力は論理値1となり、それは表示用の画像データ若しくはブレンド位置が変更されていることを示す。図5には、上記LCDコントローラ23における基本的な処理が示される。上記LCDコントローラ23における処理の内容は、自動判別制御回路237における自動判別機能がオフされている場合と、オンされている場合とで異なる。先ず、CPU25によって、自動判別機能がオフされている場合について説明する。図6には、その場合の動作タイミングが示される。自動判別機能オンオフレジスタ251に、論理値0が設定された場合、自動判別制御回路237の自動判別機能がオフ状態非活性状態とされる。自動判別制御回路237の自動判別機能がオフ状態の場合、図2に示されるように、リード領域R0_0~R4_0又はR0_1~R4_1からCH0~CH4の画像データがCPU25の制御下でリードされるステップS1。そして、処理部233では、リード領域R0_0からリードされた画像データCH0の画像データに、リード領域R1_0~R4_0又はR1_1~R4_1の画像データがブレンドされるステップS2。画像データのブレンド位置は、ブレンド位置レジスタBREG253_1,253_2,253_3,253_4におけるレジスタ更新後の座標情報によって決定される。さらに処理部233では、上記ブレンド処理後の画像データに対して所定の画像調整処理が施されステップS3、その後、LCDパネル3に出力されて表示されるステップS4。リード領域R0_0~R4_0又はR0_1~R4_1からのデータリードは、図6に示されるように、LCDコントローラ23の内部信号とされるリードスタート信号がハイレベルからローレベルにアサートされた後に、CH0、CH1、CH2、CH3、CH4の順に行われる。CH4の画像データがリードされた後に、処理部233において、ブレンド処理や画像調整処理がスタートされる。表示画像1フレームについてのブレンド処理や画像調整処理が終了した時点でCPU25に対する割り込み信号frameendintreqがローレベルにアサートされる。CPU25は、この割り込み信号によって、表示画像1フレームについてのブレンド処理や画像調整処理が終了を知り、レジスタ231への情報設定を行いレジスタ更新、次の表示画像1フレーム分のブレンド処理や画像調整処理の対象とされる画像データのリードを開始する。垂直同期信号Vsync、水平同期信号Hsyncは、LCDCコントローラ23からLCDパネル3に供給される。水平同期信号Hsyncに同期して1ライン分の画像データが表示される。次に、図5において、自動判別機能オンオフレジスタ251に、論理値1が設定され、自動判別制御回路237の自動判別機能がオン状態活性状態とされた場合について説明する。図7には、その場合の動作タイミングが示される。自動判別制御回路237の自動判別機能がオン状態とされた場合における最初の1フレームの処理は、自動判別制御回路237の自動判別機能がオフ状態の場合と同様に、リード領域R0_0~R4_0又はR0_1~R4_1からCH0~CH4の画像データがCPU25の制御下でリードされステップS1、処理部233において画像データのブレンド処理や画像調整処理が行われるステップS2,S3。表示画像1フレームについてのブレンド処理や画像調整処理が終了した時点でCPU25に対する割り込み信号frameendintreqがローレベルにアサートされる。CPU25は、この割り込み信号によって、表示画像1フレームについてのブレンド処理や画像調整処理が終了を知り、レジスタ231への情報設定を行い、次の表示画像1フレーム分のブレンド処理や画像調整処理の対象とされる画像データのリードを開始する。自動判別制御回路237の自動判別機能がオン状態とされた場合における最初の1フレームの処理では、自動判別制御回路237内の変更有無判別回路2372の出力は論理値1となり、ライトバック回路236がオンされる。これにより、処理部233での処理後の画像データは、LCDパネル3に出力されて表示されるとともに、ライトアクセスWによりライト領域WTに退避されるステップS4。次に、自動判別制御回路237の自動判別機能がオン状態とされた場合であって、ライト領域WTに退避されている画像データが再利用される場合の処理について説明する。図8には、その場合の動作タイミングが示される。上記コンパレータ2371_0~2371_4の出力のうち一つでも論理値1の場合、変更有無判別回路2372の出力は論理値1となり、それは表示用の画像データ若しくはブレンド位置が変更されていることを示す。この場合は、自動判別制御回路237の自動判別機能がオン状態とされた場合における最初の1フレームの処理と同様に、処理部233での処理後の画像データは、LCDパネル3に出力されて表示されるとともに、ライト領域WTに退避される。これに対して、上記コンパレータ2371_0~2371_4の出力が全て論理値0とされ、変更有無判別回路2372の出力が論理値0とされた場合は、表示用の画像データもブレンド位置も変更されていないことを意味する。この場合、図4に示されるように、リード領域R0_0~R4_0又はR0_1~R4_1へのリードアクセス破線で示すに代えて、ライト領域WT内に退避されていた画像データが第1セレクタ232を介してフリップフロップ回路234_0に伝達され実線で示す、さらに第2セレクタ235を介してLCDパネル3に伝達されるステップS1。つまり、表示用の画像データもブレンド位置も変更されていない場合には、リード領域R0_0~R4_0又はR0_1~R4_1の画像データを再びリードして処理部233で処理するのは無駄であるため、ライト領域WT内の処理済みの画像データが再利用される。つまり、ライト領域WT内に格納された画像データをそのまま利用する。ライト領域WT内の処理済みの画像データが再利用される場合には、処理部233において、ブレンド処理や画像調整処理を行う必要がないため、処理部233内部へのシステムクロック信号CLKの供給が遮断されることで、処理部233における処理機能が停止されるステップS2,S3。尚、処理部233における処理機能を停止させないように設定しても良い。このように上記コンパレータ2371_0~2371_4の出力が全て論理値0とされ、変更有無判別回路2372の出力が論理値0とされた場合、表示用の画像データもブレンド位置も変更されていない場合には、リード領域R0_0~R4_0又はR0_1~R4_1の画像データのリードが行われないため、外部メモリ1のアクセス量の低減を図ることができる。また、処理部233で処理部233内部へのシステムクロック信号CLKの供給が遮断されることで、処理部233における処理機能が停止されることにより、消費電力の低減を図ることができる。尚、上記のようにライト領域WT内の処理済みの画像データが再利用された時点でCPU25に対する割り込み信号frameendintreqがローレベルにアサートされる。CPU25は、この割り込み信号によって、表示画像1フレームについてのブレンド処理や画像調整処理の終了を知り、レジスタ231への情報設定を行い、次の表示画像1フレーム分のブレンド処理や画像調整処理の対象とされる画像データのリードを開始する。この実施の形態によれば以下の作用効果が得られる。LCDCコントローラ23では、図9に示されるように、自動判別制御回路237において、表示データの切り替え設定変更リードアクセススタートアドレスの設定変更や、ブレンド位置の設定変更があるか否かの判別が行われる901。この判別において、自動判別制御回路237において、表示データの切り替え設定変更リードアクセススタートアドレスの設定変更、又はブレンド位置の設定変更があると判断された場合には、5面CH0~CH4の画像データがリードされて、ブレンド処理や画像調整処理が行われ、その処理結果がLCDパネル3に表示されるとともに、ライト領域WTに保存される904~907。また、上記ステップ901の判別において、表示データの切り替え設定変更リードアクセススタートアドレスの設定変更や、ブレンド位置の設定変更がないNoと判断された場合、ライト領域WTに退避されているデータがリードされてLCDパネル3に表示される902,903。このように表示用の画像データもブレンド位置も変更されていない場合には、リード領域R0_0~R4_0又はR0_1~R4_1からの画像データのリードが行われないため、外部メモリ1のアクセス量の低減を図ることができる。また、処理部233で処理部233内部へのシステムクロック信号CLKの供給が遮断されることで、処理部233における処理機能が停止されることにより、消費電力の低減を図ることができる。以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。例えば、処理部233に取り込まれる画像をCH0~CH4の5面としたが、この数に限定されない。また、ライト領域WT退避エリアを半導体装置2の外部、例えば外部メモリ1内に形成しても良い。この場合、本発明におけるデータ処理装置は、外部メモリ1と半導体装置2とを含んで構成される。"