"高電位側端子および低電位側端子を含む直流電源と、上記直流電源の高電位側端子と低電位側端子との間に直列に接続された第1のスイッチング素子および第2のスイッチング素子と、上記第1のスイッチング素子と上記第2のスイッチング素子との相互接続点に対して直列に接続された共振用インダクタおよび共振用キャパシタと、上記共振用インダクタと上記共振用キャパシタによる共振電流に基づいて負荷に電力を供給するための出力回路と、上記第1のスイッチング素子および上記第2のスイッチング素子の少なくとも一方に流れる共振電流を検出する電流検出部と、上記第1のスイッチング素子および上記第2のスイッチング素子を交互にオン、オフするためのレベルをとる駆動制御信号を生成する回路であって、上記電流検出部の検出信号に応じて上記出力回路の出力電力が一定になるように、上記駆動制御信号の周期を制御する制御回路と、を有し、上記制御回路は、上記電流検出部で検出した上記共振電流が一定期間以上、第1の検出レベルを超えたか否かまたは第1の検出レベルより下がったか否かの少なくとも一方を検出し、この第1の検出レベルを超えたまたは第1の検出レベルより下がった場合、さらに上記共振電流が第2の検出レベルより下がったことまたは第2の検出レベルを超えたことを検出すると、上記第1のスイッチング素子および上記第2のスイッチング素子をオン、オフするための駆動制御信号のレベルを反転させるスイッチング電源装置。上記制御回路は、上記電流検出部で検出した上記共振電流が第1の検出レベルを超えたか否かまたは第1の検出レベルより下がったか否かの少なくとも一方を検出する第1レベル検出部と、上記共振電流が上記第1の検出レベルを超えた状態または上記第1の検出レベルより下がった状態が一定期間以上継続しているかを検出するレベル継続検出部と、上記一定期間以上、第1の検出レベルを超えたまたは下がった条件を満たした場合、さらに上記共振電流が上記第2の検出レベルより下がったか否かまたは第2の検出レベルを超えたか否かを検出し、検出結果に応じた検出信号を出力する第2レベル検出出力部と、を含む位相制御部と、上記第1のスイッチング素子および上記第2のスイッチング素子をオン、オフするための上記駆動制御信号としての駆動制御パルスを形成するパルス形成部と、を有し、上記パルス形成部は、上記位相制御部の上記第2レベル検出出力部が、上記共振電流が上記第2の検出レベルより下がったことまたは第2の検出レベルを超えたことを示す検出信号を受けて上記駆動制御パルスのレベルを反転させる請求項1記載のスイッチング電源装置。上記電流検出部で検出した上記共振電流が正側第1の検出レベルを超えたか否かを検出する正側第1レベル検出部と、上記一定期間以上、正側第1の検出レベルを超えた条件を満たした場合、さらに上記共振電流が正側第2の検出レベルより下がったか否かを検出する正側第2レベル検出出力部と、上記電流検出部で検出した上記共振電流が負側第1の検出レベルより下がったか否かを検出する負側第1レベル検出部と、上記一定期間以上、負側第1の検出レベルより下がった条件を満たした場合、さらに上記共振電流が負側第2の検出レベルを超えたか否かを検出する負側第2レベル検出出力部と、を含む請求項2記載のスイッチング電源装置。上記正側第2レベル検出出力部は、上記共振電流が上記正側第2の検出レベルより下がったか否かを検出する正側第2レベル検出部と、上記レベル継続検出部の検出結果および上記正側第2レベル検出部の結果に応じた上記検出信号を上記パルス形成部に出力する出力部と、を含み、上記正側第2レベル検出出力部は、上記共振電流が上記負側第2の検出レベルを超えたか否かを検出する負側第2レベル検出部と、上記レベル継続検出部の検出結果および上記負側第2レベル検出部の結果に応じた上記検出信号を上記パルス形成部に出力する出力部と、を含み、上記レベル継続検出部並びに上記正側および負側第2レベル検出部の検出結果に応じた信号の上記パルス形成部への出力部は、上記正側第1レベル検出部および正側第2レベル検出部と、上記負側第1レベル検出部および負側第2レベル検出部とで共有されている請求項3記載のスイッチング電源装置。上記制御回路のパルス形成部は、上記高電位側に接続された上記第1のスイッチング素子を駆動するための第1の駆動制御パルスと、上記低電位側に接続された上記第2のスイッチング素子を駆動するための、上記第1の駆動制御パルスと相補的なレベルをとる第2の駆動制御パルスと、を生成し、上記位相制御部は、上記第1の駆動制御パルスが上記第1のスイッチング素子をオンするレベルのときは、上記正側第1レベル検出部および上記正側第2レベル検出出力部の信号を選択して処理し、上記第2の駆動制御パルスが上記第2のスイッチング素子をオンするレベルのときは、上記負側第1レベル検出部および上記負側第2レベル検出出力部の信号を選択して処理する請求項3記載のスイッチング電源装置。上記第1の検出レベルと上記第2の検出レベルとが等しい請求項1記載のスイッチング電源装置。上記一定期間が上記第1のスイッチング素子および上記第2のスイッチング素子の駆動周波数とともに変動する請求項1記載のスイッチング電源装置。上記制御回路は、上記電流検出部で検出した上記共振電流が一定期間以上、第1の検出レベルを超えたか否かまたは第1の検出レベルより下がったか否かの少なくとも一方を検出し、この第1の検出レベルを超えたまたは第1の検出レベルより下がった場合、さらに上記共振電流が第2の検出レベルより下がったことまたは第2の検出レベルを超えたことを検出する、共振外れの有効条件として、毎パルスの後半の所定期間で有効とする条件を適用する請求項1記載のスイッチング電源装置。ところが、特許文献1に記載された技術では、重負荷検出期間内に、電流を検出する端子にノイズがのると誤動作するおそれがあり、ノイズ耐性が低い。また、想定される重負荷期間以降に共振外れの閾値としての第1の検出レベルを超える場合は動作できない。本技術は、ノイズ耐性が高く誤動作することなく共振外れを的確に防止でき、ひいてはスイッチング素子を形成するトランジスタの安定動作を図ることが可能なスイッチング電源装置を提供することにある。本技術のスイッチング電源装置は、高電位側端子および低電位側端子を含む直流電源と、上記直流電源の高電位側端子と低電位側端子との間に直列に接続された第1のスイッチング素子および第2のスイッチング素子と、上記第1のスイッチング素子と上記第2のスイッチング素子との相互接続点に対して直列に接続された共振用インダクタおよび共振用キャパシタと、上記共振用インダクタと上記共振用キャパシタによる共振電流に基づいて負荷に電力を供給するための出力回路と、上記第1のスイッチング素子および上記第2のスイッチング素子の少なくとも一方に流れる共振電流を検出する電流検出部と、上記第1のスイッチング素子および上記第2のスイッチング素子を交互にオン、オフするためのレベルをとる駆動制御信号を生成する回路であって、上記電流検出部の検出信号に応じて上記出力回路の出力電力が一定になるように、上記駆動制御信号の周期を制御する制御回路と、を有し、上記制御回路は、上記電流検出部で検出した上記共振電流が一定期間以上、第1の検出レベルを超えたか否かまたは第1の検出レベルより下がったか否かの少なくとも一方を検出し、この第1の検出レベルを超えたまたは第1の検出レベルより下がった場合、さらに上記共振電流が第2の検出レベルより下がったことまたは第2の検出レベルを超えたことを検出すると、上記第1のスイッチング素子および上記第2のスイッチング素子をオン、オフするための駆動制御信号のレベルを反転させる。本技術によれば、ノイズ耐性が高く誤動作することなく共振外れを的確に防止でき、ひいてはスイッチング素子を形成するトランジスタの安定動作を図ることができる。以下、本技術の最良の実施形態を添付図面に関連付けて説明する。なお、説明は以下の順序で行う。1.スイッチング電源装置の基本的な全体構成例2.制御回路の具体的な構成例3.制御回路の動作<1.スイッチング電源装置の基本的な全体構成例>図1は、本実施形態に係るスイッチング電源装置の全体構成例を示す回路図である。本実施形態に係るスイッチング電源装置以下、単に電源装置という10は、基準電源11、第1のスイッチング素子12、第2のスイッチング素子13、トランス14、電流検出部15、およびドライバ16,17を有する。さらに、電源装置10は、出力回路20、帰還部30、および制御回路40を有する。基準電源11は、DC電源であって、高電位側端子11Hおよび低電位側端子11Lを有する。低電位側端子11Lは、基準電位、たとえば接地電位GNDに接続されている。第1のスイッチング素子12および第2のスイッチング素子13は、基準電源11の高電位側端子11Hと低電位側端子11LGNDとの間に直列に接続されている。第1のスイッチング素子12が高電位側端子11Hに接続され、第2のスイッチング素子13が低電位側端子11Lに接続されている。そして、第1のスイッチング素子12と第2のスイッチング素子13の相互接続点ND11はトランス14の1次側巻線の一端に接続されている。すなわち、相互接続点ND11は、1次二次間が絶縁されたトランス14の1次および2次巻線コイル:インダクタL11,L12,L13のうちの1次側共振用インダクタL11と共振キャパシタC11との直列回路が接続されている。そして、共振用キャパシタC11に直列に抵抗素子により形成される電流検出部15が接続されている。第1のスイッチング素子12は、たとえばnチャネルの絶縁ゲート型電界効果トランジスタFET、NMOSトランジスタにより形成される。第1のスイッチング素子12は、ドレインが基準電源11の高電位側端子11Hに接続され、ソースが第2のスイッチング素子13との相互接続点ND11に接続されている。第1のスイッチング素子12は、ソースとドレイン間に、ソースからドレインに向かって順方向となるようにボディーダイオード寄生ダイオードD11が形成されている。第1のスイッチング素子12は、ゲートがドライバ16を介して制御回路40の駆動端子T41に接続され、制御回路40からハイレベルとローレベルの2つのレベルをとる第1の駆動制御信号として第1の駆動制御パルスDR1が供給される。第1のスイッチング素子12は、基本的に第1の駆動制御パルスDR1がハイレベルの期間オン状態に制御され、ローレベルの期間オフ状態に制御される。第1のスイッチング素子12は、制御回路40から出力される第1の駆動制御パルスDR1によりオンするかオフするかが繰り返し制御される。第2のスイッチング素子13は、たとえばnチャネルの絶縁ゲート型電界効果トランジスタFET、NMOSトランジスタにより形成される。第2のスイッチング素子13は、ソースが基準電源11の低電位側端子11Lに接続され、ドレインが第1のスイッチング素子12との相互接続点ND11に接続されている。第2のスイッチング素子13は、ソースとドレイン間に、ソースからドレインに向かって順方向となるようにボディーダイオード寄生ダイオードD12が形成されている。第2のスイッチング素子123、ゲートがドライバ17を介して制御回路40の駆動端子T42に接続され、制御回路40からハイレベルとローレベルの2つのレベルをとる第2の駆動制御信号として第2の駆動制御パルスDR2が供給される。第2のスイッチング素子13は、基本的に第2の駆動制御パルスDR2がハイレベルの期間オン状態に制御され、ローレベルの期間オフ状態に制御される。第2のスイッチング素子13は、制御回路40から出力される第2の駆動制御パルスDR2によりオンするかオフするかが繰り返し制御される。第1の駆動制御パルスDR1と第2の駆動制御パルスDR2は、第1のスイッチング素子12と第2のスイッチング素子13が交互相補的にオンオフするように、相補的なレベルをとるように生成される。具体的には、第1の駆動制御パルスDR1がハイレベルのときは第2の駆動制御パルスDR2はローレベルに設定され、第1の駆動制御パルスDR1がローレベルのときは第2の駆動制御パルスDR2はハイレベルに設定される。なお、第1の駆動制御パルスDR1と第2の駆動制御パルスDR2は、レベルの切り替わり期間では、両駆動制御パルスDR1,DR2がローレベルとなる不感帯デッドバンドを持つように形成される。トランス14は、1次2次間が絶縁され、1次側インダクタコイルL11と2次側インダクタコイルL12,L13を含んで形成される。1次側共振用インダクタL11の一端側が第1のスイッチング素子12と第2のスイッチング素子13の相互接続点ND11に接続され、他端側が共振用キャパシタC11の一端側に接続されている。この共振用インダクタL11と共振用キャパシタは共振回路の一部を形成し、この共振回路には第1のスイッチング素子12と第2のスイッチング素子13の相補的なオン、オフ動作に応じた双方向の共振電流が流れる。トランス14は、2次側のインダクタL12の一端とインダクタL13の一端が中点タップTPに接続されている。電流検出部15は、抵抗素子により形成され、その一端側は共振用キャパシタC11の他端側に接続され、他端側は接地電位GNDに接続されている。電流検出部15は、第1のスイッチング素子12および第2のスイッチング素子13に流れる共振電流を検出し、その検出信号VIRを制御回路40の端子T43に供給する。出力回路20は、共振用インダクタL11と共振用キャパシタC11による共振電流に基づいて負荷に電力電圧を供給する。出力回路20は、トランス14の1次側インダクタL11、2次側インダクタL12,L13の出力電圧を整流してDC電圧を出力する。出力回路20は、トランス14の2次側インダクタL12,L13の出力電圧を整流してDC電圧を出力する。図1の出力回路20は、第1のダイオードD21、第2のダイオードD22、平滑用キャパシタC21、抵抗素子21~R23、フォトカプラーの発光素子を形成する発光ダイオードD23と、ツェナーダイオードZD21、およびキャパシタC22を有する。出力回路20は、さらに、出力ノードND21、基準ノードND22、接続ノードND23,ND24、および出力端子TO1を有する。第1のダイオードD21が、トランス14の2次側インダクタL12の他端ドット端子と出力ノードND21との間に、2次側インダクタL12の他端から出力ノードND21に向かって順方向となるように接続されている。すなわち、第1のダイオードD21のアノードが2次側インダクタL12の他端ドット端子に接続され、カソードが出力ノードND21に接続されている。第2のダイオードD22が、トランス14の2次側インダクタL13の他端非ドット端子と出力ノードND21との間に、2次側インダクタL13の他端から出力ノードND21に向かって順方向となるように接続されている。すなわち、第2のダイオードD22のアノードが2次側インダクタL13の他端非ドット端子に接続され、カソードが出力ND21に接続されている。基準ノードND22は、トランス14の中点タップTPに接続されている。平滑用キャパシタC21の一端第1電極が出力ノードND21に接続され、他端第2電極が基準ノードND22に接続されている。そして、基準ノードND22がグランドGND基準電位に接続されている。抵抗素子21とR22が出力ノードDN21と基準ノードND22との間に直列に接続され、抵抗素子R1とR22の相互接続点により接続ノードND23が接続されている。抵抗素子R23、発光ダイオードD23、およびツェナーダイオードZD21が出力ノードND21と基準ノードND22との間に直列に接続されている。そして、発光ダイオードD23のカソードと電圧安定化のためのツェナーダイオードZD21のカソードとの相互接続点により接続ノードND24が形成されている。そして、接続ノードND23とND24との間にキャパシタC22が接続されている。出力回路20は、出力電圧を抵抗素子R21とR22で分圧し、この分圧信号を出力電圧情報をとして発光ダイオードD23により光信号で帰還部30に送信する。帰還部30は、2次側の出力回路20から出力されるDC電圧の出力情報を1次側の制御回路スイッチングコントローラ40にフィードバックする。帰還部30は、出力回路20の発光ダイオードD23とフォトカプラーを形成するフォトトランジスタTR31、および抵抗素子R31,R32を有する。フォトトランジスタTR31のエミッタおよび抵抗素子R31の一端が接地電位GNDに接続されている。フォトトランジスタTR31のコレクタが抵抗素子R32の一端に接続され、抵抗素子R31,R32の他端が制御回路40の端子T44に接続されている。制御回路50は、第1のスイッチング素子12および第2のスイッチング素子13を交互にオン、オフするための2つのレベルをとる駆動制御信号としての第1の駆動制御パルスDR1および第2の駆動制御パルスDR2を生成する。制御回路40は、駆動端子T41から第1の駆動制御信号として第1の駆動制御パルスDR1を出力し、ドライバ16を介して第1のスイッチング素子12のゲートに供給する。制御回路40は、第1の駆動制御パルスDR1をハイレベルの期間に第1のスイッチング素子12をオン状態に制御し、ローレベルの期間オフ状態に制御する。制御回路40は、第1の駆動制御パルスDR1により第1のスイッチング素子12をオンするかオフするかを繰り返し制御する。制御回路40は、駆動端子T42から第2の駆動制御信号として第2の駆動制御パルスDR2を出力し、ドライバ17を介して第2のスイッチング素子13のゲートに供給する。制御回路40は、第2の駆動制御パルスDR2をハイレベルの期間に第2のスイッチング素子13をオン状態に制御し、ローレベルの期間オフ状態に制御する。制御回路40は、第2の駆動制御パルスDR2により第2のスイッチング素子13をオンするかオフするかを繰り返し制御する。制御回路40は、第1の駆動制御パルスDR1と第2の駆動制御パルスDR2を、第1のスイッチング素子12と第2のスイッチング素子13が交互相補的にオンオフするように、相補的なレベルをとるように生成する。具体的には、制御回路40は、第1の駆動制御パルスDR1がハイレベルのときは第2の駆動制御パルスDR2はローレベルに設定し、第1の駆動制御パルスDR1がローレベルのときは第2の駆動制御パルスDR2はハイレベルに設定する。なお、制御回路40は、第1の駆動制御パルスDR1と第2の駆動制御パルスDR2においてレベルの切り替わり期間では、両駆動制御パルスDR1,DR2がローレベルとなる不感帯デッドバンドを持つように形成する。制御回路40は、電流検出部15の検出共振電流信号VIRに応じて出力回路20の出力電力が一定になるように、駆動制御信号としての第1の駆動制御パルスDR1および第2の駆動制御パルスDR2の周期を制御する。制御回路40は、電流検出部15で検出した共振電流が一定期間以上、正側第1の検出レベルV1を超えたか否かを検出する。制御回路40は、この正側第1の検出レベルV1を超えた場合、さらに共振電流が正側第2の検出レベルV2より下がったことを検出すると、駆動制御信号のレベルを反転させる。すなわち、制御回路40は、第1のスイッチング素子12および第2のスイッチング素子13をオン、オフするための駆動制御パルスDR1,DR2のレベルを反転させる。また、制御回路40は、電流検出部15で検出した共振電流が一定期間以上、負側第1の検出レベル-V1より下がったか否かを検出する。制御回路40は、この負側第1の検出レベル-V1より下がった場合、さらに共振電流が負側第2の検出レベル-V2を超えたことを検出すると、駆動制御信号のレベルを反転させる。すなわち、制御回路40は、第1のスイッチング素子12および第2のスイッチング素子13をオン、オフするための駆動制御パルスDR1,DR2のレベルを反転させる。なお、本実施形態においては、たとえば第1の検出レベルV1-V1と第2の検出レベルV2-V2とが等しい値に設定される。また、一定期間は、第1のスイッチング素子12および第2のスイッチング素子13の駆動周波数とともに変動する。<2.制御回路の具体的な構成例>図3は、本実施形態に係る制御回路の構成例を示す図である。図4A~Fは、図3の回路の要部波形を示す図である。なお、図4はシミュレーション上、ハイレベルは矩形波としている。図2の制御回路スイッチングコントローラ40は、発振部41、パルス形成部42、並びに位相制御部43を有する。発振部41は、カレントミラー回路411、三角波発生用のキャパシタ412、およびスイッチ413を有する。カレントミラー回路411は、入力端子側が周波数制御端子としての端子T44に接続され、出力端子側が、一端が接地電位GNDに接続されたキャパシタ412の他端に接続されている。発振部41は、帰還部30から端子T44を介してフィードバックされる出力電圧情報S30に応じた周波数で発振し、ノードND41から図4Dに示すような三角波S41を生成して、パルス形成部42に供給する。スイッチ413は、ノードND41と接地電位GNDとの間に接続され、パルス形成部42からのフィードバック信号S42によりオン、オフ制御される。スイッチ413は、三角波生成の期間はオフに制御され、オンされると生成した三角波がリセットされる。パルス形成部42は、基準電圧源V421、比較器421、2入力ORゲート422、SR型フリップフロップ423、デッドバンド不感帯パルス生成回路424、インバータ425、パルス分配部426、およびパルス帰還部427を有する。比較器421は、非反転入力端子が発振部41による三角波S41の供給ラインに接続され、反転入力端子-が基準電源V421に接続されている。比較器421は、三角波S41のレベルが基準電圧レベルより高い期間にハイレベルとなるパルス信号クロック信号S421を出力する。ORゲート422は、一方の入力端子が比較器421によるパルス信号S421の供給ラインに接続され、他方の入力端子が位相制御部43による検出信号S43の供給ラインに接続され、出力端子がフリップフロップ423のリセット端子Rに接続されている。フリップフロップ423は、反転出力端子/Q/は反転を示すがデッドバンドパルス生成回路424およびパルス帰還部427の入力に接続され、セット端子Sがデッドバンドパルス生成回路424の出力に接続されている。フリップフロップ423は、ORゲート422によりハイレベルのパルス信号S421または検出信号S43を受けるとリセットされて反転出力端子/Qからハイレベルに切り替えた信号S423を出力する。フリップフロップ423は、セット端子Sにデッドバンドパルス生成回路424の出力信号S424を受けてセットされ、反転出力端子/Qからの信号S423をローレベルに切り替える。したがって、フリップフロップ423は、リセットからセットされるまでの期間にハイレベルとなるパルス信号S423をデッドバンドパルス生成回路424およびパルス帰還部427を出力する。デッドバンドパルス生成回路424は、フリップフロップ423のパルス信号S423の立ち上がりのタイミングに同期してデッドバンドパルスを含むパルス信号S424を生成する。デッドバンドパルス生成回路424は、生成したパルス信号S424をレベル反転させてフリップフロップ423のセット端子Sおよびインバータ425に出力する。インバータ425は、レベル反転されているパルス信号S424をレベル反転させたパルス信号S425をパルス分配部426に出力する。パルス分配部426は、インバータ425によるパルス信号S425を受けてデッドバンドを含む第1の駆動制御パルスDR1および第2の駆動制御パルスDR2を形成する。パルス分配部426は、パルス信号S425の立ち上がりのタイミングに同期して第1の駆動制御パルスDR1および第2の駆動制御パルスDR2を生成し、そのレベルをパルス信号S425の入力ごとに反転させて切り替えて出力する。パルス分配部426は、第1の駆動制御パルスDR1を第1のスイッチング素子12の駆動端子T41に出力し、第2の駆動制御パルスDR2を第2のスイッチング素子13の駆動端子T42に出力する。パルス分配部426は、パルス信号S421または検出信号S43によりフリップフロップ423がリセットされるごとに第1の駆動制御パルスDR1および第2の駆動制御パルスDR2のレベルを反転させる。パルス分配部426は、検出信号S43によりフリップフロップ423がリセットされると、共振外れが検出されたとして、強制的に第1の駆動制御パルスDR1および第2の駆動制御パルスDR2のレベルを反転させる。図4Bに、第1の駆動制御パルスDR1および第2の駆動制御パルスDR2の交互にレベル反転される様子を示している。パルス帰還部427は、入力端子INにフリップフロップ423のパルス信号S423を受けて、パルス信号S423の立ち下り立ちのタイミングを維持して立ち上がりから所定時間遅らせてパルス信号S427をスイッチSW413に出力する。パルス帰還部427は、スイッチ413を所定期間オンさせて発振部41で生成される三角波S421をリセットさせる。位相制御部43は、レベル検出ブロック431、選択部432、レベル継続検出部433、および出力部434を含んで構成されている。レベル検出ブロック431は、正側第1レベル検出部としての比較器4311、正側第2レベル検出部としての比較器4312、負側第1レベル検出部としての比較器4313、および負側第2レベル検出部としての比較器4314を有する。レベル検出ブロック431は、さらに、正側第1基準電圧源V431、正側第2基準電圧源V432、負側第1基準電圧源V433、および負側第2基準電圧源V434を有する。正側第1レベル検出部としての比較器4311は、非反転入力端子が電流検出部15の検出共振電流信号VIRが入力される端子T43に接続され、反転入力端子-が正側第1基準電圧源V431に接続されている。比較器4311は、端子T43ら入力される検出共振電流信号VIRと正側第1基準電圧源V431による正側第1基準電圧V1とを比較し、検出共振電流信号VIRが正側第1基準電圧V1より高いときハイレベルの正側第1検出信号S4311を出力する。このように、正側第1レベル検出部としての比較器4311は、電流検出部15で検出した共振電流が正側第1の検出レベルV1を超えたか否かを検出し、超えた場合にハイレベルの正側第1検出信号S4311を出力する。正側第2レベル検出部としての比較器4312は、反転入力端子-が電流検出部15の検出共振電流信号VIRが入力される端子T43に接続され、非反転入力端子が正側第2基準電圧源V432に接続されている。比較器4312は、端子T43から入力される検出共振電流信号VIRと正側第2基準電圧源V432による正側第2基準電圧V2とを比較し、検出共振電流信号VIRが正側第1基準電圧V1より低い下がったときハイレベルの正側第2検出信号S4312を出力する。このように、正側第2レベル検出部としての比較器4312は、電流検出部15で検出した共振電流が正側第2の検出レベルV2より下がったか否かを検出し、下がった場合にハイレベルの正側第2検出信号S4312を出力する。なお、正側第1の検出レベルV1は、たとえば60mVに設定される。負側第2の検出レベルV2は、たとえば正側第1の検出レベルV1と同じ60mVに設定される。ただし、異なる値、正側第2の検出レベルV2は、たとえば正側第1の検出レベルV1と異なる値、たとえば50mVの70mV等の任意の値に設定することも可能である。負側第1レベル検出部としての比較器4313は、反転入力端子-が電流検出部15の検出共振電流信号VIRが入力される端子T43に接続され、非反転入力端子が負側第1基準電圧源V433に接続されている。比較器4313は、端子T43から入力される検出共振電流信号VIRと負側第1基準電圧源V433による負側第1基準電圧-V1とを比較し、検出共振電流信号VIRが負側第1基準電圧-V1より低い下がったときハイレベルの負側第1検出信号S4313を出力する。このように、負側第1レベル検出部としての比較器4313は、電流検出部15で検出した共振電流が負側第1の検出レベル-V1より下がったか否かを検出し、下がった場合にハイレベルの負側第1検出信号S4313を出力する。負側第2レベル検出部としての比較器4314は、非反転入力端子が電流検出部15の検出共振電流信号VIRが入力される端子T43に接続され、反転入力端子-が負側第2基準電圧源V434に接続されている。比較器4314は、端子T43から入力される検出共振電流信号VIRと負側第2基準電圧源V434による負側第1基準電圧-V2とを比較し、検出共振電流信号VIRが正側第1基準電圧-V2より高いときハイレベルの負側第2検出信号S4314を出力する。このように、負側第2レベル検出部としての比較器4314は、電流検出部15で検出した共振電流が負側第1の検出レベル-V1を超えたか否かを検出し、超えた場合にハイレベルの負側第2検出信号S4314を出力する。なお、負側第1の検出レベル-V1は、たとえば-60mVに設定される。負側第2の検出レベルV2は、たとえば負側第1の検出レベル-V1と同じ-60mVに設定される。ただし、異なる値、負側第2の検出レベルV2は、たとえば負側第1の検出レベル-V1と異なる値、たとえば-50mVの-70mV等の任意の値に設定することも可能である。選択部432は、レベル検出ブロック431の正側第1検出信号S4311または負側第1検出信号S4313を、第1の駆動制御パルスDR1および第2の駆動制御パルスDR2のレベルに応じて選択的にレベル継続検出部433に出力する。同様に、選択部432は、レベル検出ブロック431の正側第2検出信号S4312または負側第2検出信号S4314を、第1の駆動制御パルスDR1および第2の駆動制御パルスDR2のレベルに応じて選択的に出力部434に出力する。選択部432は、2入力ANDゲート4321~4324および2入力ORゲート4325,4326を含んで構成されている。ANDゲート4321は、一方の入力端子が正側第1レベル検出部としての比較器4321による正側第1検出信号S4311の供給ラインに接続され、他方の入力端子が第1の駆動制御パルスDR1の供給ラインに接続されている。ANDゲート4321は、出力端子がORゲート4325の一方の入力端子に接続されている。ANDゲート4322は、一方の入力端子が正側第2レベル検出部としての比較器4322による正側第2検出信号S4312の供給ラインに接続され、他方の入力端子が第1の駆動制御パルスDR1の供給ラインに接続されている。ANDゲート4322は、出力端子がORゲート4326の一方の入力端子に接続されている。ANDゲート4323は、一方の入力端子が負側第1レベル検出部としての比較器4323による負側第1検出信号S4313の供給ラインに接続され、他方の入力端子が第2の駆動制御パルスDR2の供給ラインに接続されている。ANDゲート4323は、出力端子がORゲート4325の他方の入力端子に接続されている。ANDゲート4324は、一方の入力端子が負側第2レベル検出部としての比較器4324による負側第2検出信号S4314の供給ラインに接続され、他方の入力端子が第2の駆動制御パルスDR2の供給ラインに接続されている。ANDゲート4324は、出力端子がORゲート4326の他方の入力端子に接続されている。ORゲート4325の出力端子はレベル継続検出部423の入力端子に接続され、ORゲート4326の出力端子は出力部434の一方の入力端子に接続されている。このような構成を有する選択部432は、第1の駆動制御パルスDR1が第1のスイッチング素子12をオンするハイレベルのときは、正側第1レベル検出部および正側第2レベル検出部の正側第1検出信号S4311および第2検出信号4312を選択する。選択部432は、第2の駆動制御パルスDR2が第2のスイッチング素子13をオンするハイレベルのときは、負側第1レベル検出部および負側第2レベル検出部の負側第1検出信号S4313および第2検出信号S4314を選択して処理する。レベル継続検出部433は、第1の駆動制御パルスDR1がハイレベルの期間は選択部432で選択された正側第1検出信号S4311を受けて、共振電流が正側第1の検出レベルV1を超えた状態が一定期間T以上継続しているかを検出する。レベル継続検出部433は、第2の駆動制御パルスDR2がハイレベルの期間は選択部432で選択された負側第1検出信号S4313を受けて、共振電流が負側第1の検出レベル-V1より下がった状態が一定期間T以上継続しているかを検出する。レベル継続検出部433は、電流源4331、スイッチ4332,4333、キャパシタ4334、比較器4335、一定期間Tの閾値となる基準電圧源V435、インバータ4336、フリップフロップ4337、およびノードND433を有する。電流源4331およびスイッチ4332が電源電位VDDとノードND433との間に直列に接続され、ノードND433と接地電位GNDとの間に、キャパシタ4334およびスイッチ4333が並列に接続されている。スイッチ4332は、選択部432のORゲート4325の出力信号がハイレベルのときオンし、ローレベルのときオフする。スイッチ4333は、選択部432のORゲート4325の出力信号がインバータ4336でレベル反転された信号が供給される。したがって、スイッチ4333は、選択部432のORゲート4325の出力信号がローレベルのときオンし、ハイレベルのときオフする。比較器4335は、非反転入力端子がノードND433に接続され、反転入力端子-が基準電圧源V435に接続されている。比較器4335の出力端子がフリップフロップ4337のセット端子Sに接続され、フリップフロップ4337の出力端子が出力部434の他方の入力端子に接続されている。フリップフロップ4337は、リセット端子Rにデッドバンドパルス信号が供給されてリセットされる。レベル継続検出部433においては、検出共振電流信号VIRが正側第1の検出レベルを超えている期間または負側第1の検出レベルより下がって、ORゲート4325の出力がハイレベルの場合、次のように動作する。この場合、スイッチ4332がオンし、スイッチ4333がオフし、ノードND433には、図4Eに示すように、徐々にレベルが高くなる三角波S433が形成される。この三角波S433のレベルがやがて基準電圧より高くなると、比較器4335の出力S4335がハイベルになり、フリップフロップ4337がセットされ、その出力信号S4337はハイレベルとなる。この状態は、共振電流が正側第1の検出レベルV1を超えた状態または負側第1の検出レベル-V1より下がった状態が一定期間T以上継続したことを示している。やがて、共振電流が正側第1の検出レベルV1より下がった状態または負側第1の検出レベル-V1を超えた状態となると、ORゲート4325の出力信号はローレベルとなる。その結果、レベル継続検出部433では、スイッチ4332はオフし、スイッチ4333がオンし、ノードND433の電位が接地電位にリセットされ、三角波S433はリセットされる。そして、上記動作が繰り返し行われる。出力部434は、ANDゲート4341を有している。ANDゲート4341は、一方の入力端子が選択部432のORゲート4326の出力信号S4326の供給ラインに接続され、他方の入力端子がレベル継続検出部433のフリップフロップ4337の出力信号S4337の供給ラインに接続されている。出力部434は、レベル継続検出部433の出力信号S4337をハイレベルで入力すると、共振電流が正側第1の検出レベルV1を超えた状態または負側第1の検出レベル-V1より下がった状態が一定期間T以上継続したことを認識する。そして、一定期間T以上継続したことを認識した状態で、図4Aに示すような信号S4326をハイレベルで受けると、共振電流が正側第2の検出レベルV2より下がった状態または負側第2の検出レベルを超えた状態となったことを検出する。そして、出力部434は、検出信号S43をパルス形成部42に出力する。検出信号S43は、図4F,Bに示すように、極細のひげ状の信号としてパルス形成部42に出力され、この検出信号S43に同期して第1の駆動制御パルスDR1および第2の駆動制御パルスDR2のレベルが反転される。以上の構成を有する位相制御部43は、正側第2レベル検出部としての比較器4312、ANDゲート4322、ORゲート4326、および出力部434により正側第2レベル検出出力部が形成されている。正側第2レベル検出出力部は、一定期間T以上、第1の検出レベルを超えた条件を満たした場合、さらに共振電流が上記第2の検出レベルより下がったことを検出し、検出結果を出力する。負側第2レベル検出部としての比較器4314、ANDゲート4324、ORゲート4326、および出力部434により負側第2レベル検出出力部が形成されている。負側第2レベル検出出力部は、一定期間T以上、第2の検出レベルを下がった条件を満たした場合、さらに共振電流が第2の検出レベルを超えたことを検出し、検出結果を出力する。本実施形態の位相制御部43においては、レベル継続検出部433並びに出力部434は、正側第1レベル検出部および第2レベル検出部と、負側第1レベル検出部および負側第2レベル検出部とで共有されている。<3.制御回路の動作>次に、上記構成を有するスイッチング電源装置の動作を、図3の制御回路40の動作を中心に説明する。制御回路40では、発振部41において、帰還部30から端子T44を介してフィードバックされる出力電圧情報S30が発振部41に供給され、発振部41は出力電圧情報S30に応じた周波数で発振する。これにより、発振部41では三角波S41が生成されて、パルス形成部42に供給される。なお、発振部41において、パルス形成部42からのフィードバック信号S42によりスイッチ413がオン、オフ制御される。スイッチ413は、三角波生成の期間はオフに制御され、オンされると生成した三角波がリセットされる。パルス形成部42では、比較器421において、三角波S41のレベルが基準電圧レベルより高い期間にハイレベルとなるパルス信号クロック信号S421がORゲート422を介してフリップフロップ423のリセット端子Rに出力される。また、ORゲート422には、位相制御部43による検出信号S43が供給される。フリップフロップ423では、ORゲート422によりハイレベルのパルス信号S421または検出信号S43を受けるとリセットされて反転出力端子/Qからハイレベルに切り替えた信号S423が出力される。フリップフロップ423では、セット端子Sにデッドバンドパルス生成回路424の出力信号S424を受けてセットされ、反転出力端子/Qからの信号S423がローレベルに切り替えられる。デッドバンドパルス生成回路424では、フリップフロップ423のパルス信号S423の立ち上がりのタイミングに同期してデッドバンドパルスを含むパルス信号S424が生成される。そして、生成したパルス信号S424がレベル反転されてフリップフロップ423のセット端子Sおよびインバータ425を介してパルス分配部426に出力される。パルス分配部426では、インバータ425によるパルス信号S425を受けてデッドバンドを含む第1の駆動制御パルスDR1および第2の駆動制御パルスDR2が形成される。パルス分配部426では、パルス信号S425の立ち上がりのタイミングに同期して第1の駆動制御パルスDR1および第2の駆動制御パルスDR2が生成され、そのレベルをパルス信号S425の入力ごとに反転させて切り替えて出力される。パルス分配部426からは、第1の駆動制御パルスDR1が第1のスイッチング素子12の駆動端子T41に出力され、第2の駆動制御パルスDR2を第2のスイッチング素子13の駆動端子T42に出力される。なお、パルス分配部426では、パルス信号S421または検出信号S43によりフリップフロップ423がリセットされるごとに第1の駆動制御パルスDR1および第2の駆動制御パルスDR2を反転される。そして、パルス分配部426は、検出信号S43によりフリップフロップ423がリセットされると、共振外れが検出されたとして、強制的に第1の駆動制御パルスDR1および第2の駆動制御パルスDR2を反転させる。パルス帰還部427では、入力端子INにフリップフロップ423のパルス信号S423を受けて、パルス信号S423の立ち下り立ちのタイミングを維持して立ち上がりから所定時間遅らせてパルス信号S427がスイッチSW413に出力される。パルス帰還部427は、スイッチ413を所定期間オンさせて発振部41で生成される三角波S421をリセットさせる。位相制御部43では、比較器4311においては、端子T43から入力される検出共振電流信号VIRと正側第1基準電圧源V431による正側第1基準電圧V1とが比較される。そして、検出共振電流信号VIRが正側第1基準電圧V1より高いときハイレベルの正側第1検出信号S4311が選択部432に出力される。このように、比較器4311では、電流検出部15で検出した共振電流が正側第1の検出レベルV1を超えたか否かが検出され、超えた場合にハイレベルの正側第1検出信号S4311が出力される。比較器4312では、端子T43から入力される検出共振電流信号VIRと正側第2基準電圧源V432による正側第2基準電圧V2とが比較される。そして、検出共振電流信号VIRが正側第1基準電圧V1より低いときハイレベルの正側第2検出信号S4312が選択部432が出力される。このように、比較器4312では、電流検出部15で検出した共振電流が正側第2の検出レベルV2より下がったか否かが検出され、下がった場合にハイレベルの正側第2検出信号S4312が出力される。比較器4313では、端子T43から入力される検出共振電流信号VIRと負側第1基準電圧源V433による負側第1基準電圧-V1とが比較される。そして、検出共振電流信号VIRが負側第1基準電圧-V1より低いときハイレベルの負側第1検出信号S4313が選択部432に出力される。このように、比較器4313では、電流検出部15で検出した共振電流が負側第1の検出レベル-V1より下がったか否かが検出され、下がった場合にハイレベルの負側第1検出信号S4313が出力される。比較器4314では、端子T43から入力される検出共振電流信号VIRと負側第2基準電圧源V434による負側第1基準電圧-V2とが比較される。そして、検出共振電流信号VIRが正側第1基準電圧-V2より高いときハイレベルの負側第2検出信号S4314が選択部に出力される。このように、比較器4314では、電流検出部15で検出した共振電流が負側第1の検出レベル-V1を超えたか否かが検出され、超えた場合にハイレベルの負側第2検出信号S4314が出力される。選択部432においては、レベル検出ブロック431の正側第1検出信号S4311または負側第1検出信号S4313が、第1の駆動制御パルスDR1および第2の駆動制御パルスDR2のレベルに応じて選択的にレベル継続検出部433に出力される。選択部432では、レベル検出ブロック431の正側第2検出信号S4312または負側第2検出信号S4314が、第1の駆動制御パルスDR1および第2の駆動制御パルスDR2のレベルに応じて選択的に出力部434に出力される。レベル継続検出部433において、第1の駆動制御パルスDR1がハイレベルの期間は選択部432で選択された正側第1検出信号S4311を受けて、共振電流が正側第1の検出レベルV1を超えた状態が一定期間T以上継続しているかが検出される。レベル継続検出部433では、第2の駆動制御パルスDR2がハイレベルの期間は選択部432で選択された負側第1検出信号S4313を受けて、共振電流が負側第1の検出レベル-V1より下がった状態が一定期間T以上継続しているかが検出される。レベル継続検出部433においては、検出共振電流信号VIRが正側第1の検出レベルを超えている期間または負側第1の検出レベルより下がって、ORゲート4325の出力がハイレベルの場合、次のように動作する。この場合、スイッチ4332がオンし、スイッチ4333がオフし、ノードND433には、徐々にレベルが高くなる三角波S433が形成される。この三角波S433のレベルがやがて基準電圧より高くなると、比較器4335の出力S4335がハイベルになり、フリップフロップ4337がセットされ、その出力信号S4337はハイレベルとなる。この状態は、共振電流が正側第1の検出レベルV1を超えた状態または負側第1の検出レベル-V1より下がった状態が一定期間T以上継続したことを示している。やがて、共振電流が正側第1の検出レベルV1より下がった状態または負側第1の検出レベル-V1を超えた状態となると、ORゲート4325の出力信号はローレベルとなる。その結果、レベル継続検出部433では、スイッチ4332はオフし、スイッチ4333がオンし、ノードND433の電位が接地電位にリセットされ、三角波S433はリセットされる。そして、上記動作が繰り返し行われる。出力部434においては、レベル継続検出部433の出力信号S4337がハイレベルで入力されると、共振電流が正側第1の検出レベルV1を超えた状態または負側第1の検出レベル-V1より下がった状態が一定期間T以上継続したことが認識される。そして、一定期間T以上継続したことを認識した状態で、信号S4326をハイレベルで受けると、共振電流が正側第2の検出レベルV2より下がった状態または負側第2の検出レベルを超えた状態となったことが検出される。出力部434では、共振外れが検出されたことを示す検出信号S43がパルス形成部42に出力される。パルス形成部42においては、この検出信号S43に同期して第1の駆動制御パルスDR1および第2の駆動制御パルスDR2のレベルが反転される。図5は、本実施形態に係る制御回路における共振外れ検出、非検出の状態を模式的に示す図である。図5は、一例として正側の検出動作例を示している。図5中、Aで示す部分は第1の検出レベルV1を超えている期間があらかじめ設定した一定期間Tより短いために、位相制御部43の出力が有効とならず、検出信号S43はローレベルに保持される。これに対して、図5中、Bで示す部分は第1の検出レベルV1を超えている期間があらかじめ設定した一定期間T以上であるために、位相制御部43の出力が有効となり、共振外れ検出を示すために、検出信号S43がハイレベルで出力される。なお、共振外れの有効条件としては、たとえば毎パルスの後半の数十何割、たとえば後半の303割の所定期間で有効とする、もしくはこのような制限を設けない等、種々の態様が可能である。以上説明したように、本実施形態によれば、以下の効果を得ることができる。本実施形態によれば、重負荷検出期間内に、電流を検出する端子にノイズがのったとしても誤動作するおそれがなく、ノイズ耐性が高い。また、想定される重負荷期間以降に共振外れの閾値としての第1の検出レベルを超える場合であっても動作することができる。このように、本実施形態によれば、ノイズ耐性が高く誤動作することなく共振外れを的確に防止でき、ひいてはスイッチング素子を形成するトランジスタの安定動作を図ることができる。なお、本技術は以下のような構成もとることができる。1高電位側端子および低電位側端子を含む直流電源と、上記直流電源の高電位側端子と低電位側端子との間に直列に接続された第1のスイッチング素子および第2のスイッチング素子と、上記第1のスイッチング素子と上記第2のスイッチング素子との相互接続点に対して直列に接続された共振用インダクタおよび共振用キャパシタと、上記共振用インダクタと上記共振用キャパシタによる共振電流に基づいて負荷に電力を供給するための出力回路と、上記第1のスイッチング素子および上記第2のスイッチング素子の少なくとも一方に流れる共振電流を検出する電流検出部と、上記第1のスイッチング素子および上記第2のスイッチング素子を交互にオン、オフするためのレベルをとる駆動制御信号を生成する回路であって、上記電流検出部の検出信号に応じて上記出力回路の出力電力が一定になるように、上記駆動制御信号の周期を制御する制御回路と、を有し、上記制御回路は、上記電流検出部で検出した上記共振電流が一定期間以上、第1の検出レベルを超えたか否かまたは第1の検出レベルより下がったか否かの少なくとも一方を検出し、この第1の検出レベルを超えたまたは第1の検出レベルより下がった場合、さらに上記共振電流が第2の検出レベルより下がったことまたは第2の検出レベルを超えたことを検出すると、上記第1のスイッチング素子および上記第2のスイッチング素子をオン、オフするための駆動制御信号のレベルを反転させるスイッチング電源装置。2上記制御回路は、上記電流検出部で検出した上記共振電流が第1の検出レベルを超えたか否かまたは第1の検出レベルより下がったか否かの少なくとも一方を検出する第1レベル検出部と、上記共振電流が上記第1の検出レベルを超えた状態または上記第1の検出レベルより下がった状態が一定期間以上継続しているかを検出するレベル継続検出部と、上記一定期間以上、第1の検出レベルを超えたまたは下がった条件を満たした場合、さらに上記共振電流が上記第2の検出レベルより下がったか否かまたは第2の検出レベルを超えたか否かを検出し、検出結果に応じた検出信号を出力する第2レベル検出出力部と、を含む位相制御部と、上記第1のスイッチング素子および上記第2のスイッチング素子をオン、オフするための上記駆動制御信号としての駆動制御パルスを形成するパルス形成部と、を有し、上記パルス形成部は、上記位相制御部の上記第2レベル検出出力部が、上記共振電流が上記第2の検出レベルより下がったことまたは第2の検出レベルを超えたことを示す検出信号を受けて上記駆動制御パルスのレベルを反転させる上記1記載のスイッチング電源装置。3上記電流検出部で検出した上記共振電流が正側第1の検出レベルを超えたか否かを検出する正側第1レベル検出部と、上記一定期間以上、正側第1の検出レベルを超えた条件を満たした場合、さらに上記共振電流が正側第2の検出レベルより下がったか否かを検出する正側第2レベル検出出力部と、上記電流検出部で検出した上記共振電流が負側第1の検出レベルより下がったか否かを検出する負側第1レベル検出部と、上記一定期間以上、負側第1の検出レベルより下がった条件を満たした場合、さらに上記共振電流が負側第2の検出レベルを超えたか否かを検出する負側第2レベル検出出力部と、を含む上記2記載のスイッチング電源装置。4上記正側第2レベル検出出力部は、上記共振電流が上記正側第2の検出レベルより下がったことを検出する正側第2レベル検出部と、上記レベル継続検出部の検出結果および上記正側第2レベル検出部の結果に応じた上記検出信号を上記パルス形成部に出力する出力部と、を含み、上記正側第2レベル検出出力部は、上記共振電流が上記負側第2の検出レベルを超えたか否かを検出する負側第2レベル検出部と、上記レベル継続検出部の検出結果および上記負側第2レベル検出部の結果に応じた上記検出信号を上記パルス形成部に出力する出力部と、を含み、上記レベル継続検出部並びに上記正側および負側第2レベル検出部の検出結果に応じた信号の上記パルス形成部への出力部は、上記正側第1レベル検出部および正側第2レベル検出部と、上記負側第1レベル検出部および負側第2レベル検出部とで共有されている上記3記載のスイッチング電源装置。5上記制御回路のパルス形成部は、上記高電位側に接続された上記第1のスイッチング素子を駆動するための第1の駆動制御パルスと、上記低電位側に接続された上記第2のスイッチング素子を駆動するための、上記第1の駆動制御パルスと相補的なレベルをとる第2の駆動制御パルスと、を生成し、上記位相制御部は、上記第1の駆動制御パルスが上記第1のスイッチング素子をオンするレベルのときは、上記正側第1レベル検出部および上記正側第2レベル検出出力部の信号を選択して処理し、上記第2の駆動制御パルスが上記第2のスイッチング素子をオンするレベルのときは、上記負側第1レベル検出部および上記負側第2レベル検出出力部の信号を選択して処理する上記3または4のスイッチング電源装置。6上記第1の検出レベルと上記第2の検出レベルとが等しい上記1から5のいずれか一に記載のスイッチング電源装置。7上記一定期間が上記第1のスイッチング素子および上記第2のスイッチング素子の駆動周波数とともに変動する上記1から6のいずれか一に記載のスイッチング電源装置。8上記制御回路は、上記電流検出部で検出した上記共振電流が一定期間以上、第1の検出レベルを超えたか否かまたは第1の検出レベルより下がったか否かの少なくとも一方を検出し、この第1の検出レベルを超えたまたは第1の検出レベルより下がった場合、さらに上記共振電流が第2の検出レベルより下がったことまたは第2の検出レベルを超えたことを検出する、共振外れの有効条件として、毎パルスの後半の所定期間で有効とする条件を適用する上記1から7のいずれか一に記載のスイッチング電源装置。"