LCDパネルであって、複数の列と行に配列される複数の画素と、それぞれが信号を一行の上記複数の画素に提供する複数のデータ線と、それぞれがゲートライン信号を一列の上記複数の画素に提供する複数のゲートラインと、を有し、各上記画素は、第1キャパシタに電気的に接続され、第1スイッチング素子を通じて上記複数のデータ線のうちの一本より上記データ信号を受信するように配置された第1サブ画素電極を有する第1サブ画素エリアと、第2キャパシタと第3キャパシタの第1端に電気的に接続され、第2スイッチング素子を通じて上記複数のデータ線のうちの上記一本より上記データ信号を受信するように配置された第2サブ画素電極を有する第2サブ画素エリアと、を含み、上記第3キャパシタの第2端は、第3スイッチング素子によって上記複数のデータ線のうちの一本に接続され、上記第1、第2、第3のスイッチング素子の各々は、第1ゲートライン信号を受信するように配置され、上記第1キャパシタと第2キャパシタに対して充電を行うのに用いられる制御端を含み、上記第3キャパシタの上記第2端は、回路素子に接続され、上記第1ゲートライン信号の少なくとも一部が通過した時、上記回路素子は上記第2キャパシタにおける一部の電荷を上記第3キャパシタに移動させることを特徴とするLCDパネル。上記第1と第2のキャパシタの一端は共通電圧に接続され、上記回路素子は、上記第1ゲートライン信号が通過した後、第2ゲートライン信号を受信するように配置され、上記第3キャパシタの上記第2端を共通電圧に接続させる制御端を有する第4スイッチング素子を含むことを特徴とする請求項1に記載のLCDパネル。上記第3キャパシタの上記第2端も、第4キャパシタによって共通電圧に接続されることを特徴とする請求項2に記載のLCDパネル。上記第2キャパシタは、第4キャパシタに並列接続されることを特徴とする請求項1に記載のLCDパネル。上記第1と第2のキャパシタの一端は、共通電圧に接続され、上記回路素子は、共通電圧に接続されるレジスタを含むことを特徴とする請求項1に記載のLCDパネル。上記第1と第2のキャパシタの一端は、共通電圧に接続され、上記回路素子は、ダイオード接続を有するトランジスタを含み、上記回路素子の一端は、共通電圧に接続されることを特徴とする請求項1に記載のLCDパネル。上記第1と第2のキャパシタの一端は共通電圧に接続され、上記回路素子は第4スイッチング素子を通じて共通電圧に接続される第4キャパシタを有し、上記第4スイッチング素子は、上記第1ゲートライン信号の一部が通過した後、第2ゲートライン信号を受信するように配置され、上記第4キャパシタによって、上記第3キャパシタの上記第2端を共通電圧に接続させる制御端を含むことを特徴とする請求項1に記載のLCDパネル。上記第1と第2のキャパシタの一端は共通電圧に接続され、上記第3キャパシタの上記第2端は第4キャパシタによって上記第3スイッチング素子に接続され、上記回路素子は、上記第1ゲートライン信号の一部が通過した後、第2ゲートライン信号を受信するように配置され、上記第3キャパシタの上記第2端を上記共通電圧に接続させる制御端を含む第4スイッチング素子を有することを特徴とする請求項1に記載のLCDパネル。LCDパネルにおける電荷共有の方法であって、上記LCDパネルは、複数の列と行に配列される複数の画素と、それぞれが信号を一行における上記複数の画素に提供する複数のデータ線と、それぞれがゲートライン信号を一列における画素に提供する複数のゲートラインと、を有し、各上記画素は、第1キャパシタに電気的に接続され、第1スイッチング素子を通じて上記複数のデータ線のうちの一本より上記データ信号を受信するように配置された第1サブ画素電極を有する第1サブ画素エリアと、第2キャパシタに電気的に接続され、第2スイッチング素子を通じて上記複数のデータ線のうちの一本より上記データ信号を受信するように配置された第2サブ画素電極を有する第2サブ画素エリアと、を含み、上記方法は、第3スイッチング素子によって、第3キャパシタの第1端を上記第2サブ画素電極に接続し、上記第3キャパシタの第2端を上記データ線のうちの上記一本に接続させるステップを含み、そのうち、上記第1、第2、第3のスイッチング素子の各々は、スイッチングに用いる第1ゲートライン信号を受信するように配置された制御端を含み、上記第1スイッチング素子によって、上記第1キャパシタを第1電圧レベルまで充電し、上記第2スイッチング素子によって、上記第2キャパシタを第2電圧レベルまで充電することにより、上記第1ゲートライン信号に応答するステップと、第1ゲートライン信号が少なくとも一部通過した時、上記第3キャパシタの上記第2端を回路素子に操作可能に接続させることにより、上記第2キャパシタにおける一部の電荷を上記第3キャパシタに移動して、上記第2電圧レベルを減少させるステップと、を含むことを特徴とする方法。上記第1と第2のキャパシタの一端は共通電圧に接続され、上記回路素子は、上記第1ゲートライン信号が通過した後、第2ゲートライン信号を受信するように配置され、上記第3キャパシタの上記第2端を共通電圧に接続させる制御端を有する第4スイッチング素子を含むことを特徴とする請求項9に記載の方法。さらに、上記第3キャパシタの上記第2端と共通電圧との間に第4キャパシタを接続させるステップを含むことを特徴とする請求項10に記載の方法。さらに、第4キャパシタを上記第2キャパシタに並列接続させるステップを含むことを特徴とする請求項9に記載の方法。上記第1と第2のキャパシタの一端は共通電圧に接続され、上記回路素子は共通電圧に接続されるレジスタを含むことを特徴とする請求項9に記載の方法。上記第1と第2のキャパシタの一端は共通電圧に接続され、上記回路素子は、第4スイッチング素子を通じて共通電圧に接続される第4キャパシタを有し、上記第4スイッチング素子は、上記第1ゲートライン信号の一部が通過した後、第2ゲートライン信号を受信するように配置され、上記第4キャパシタによって、上記第3キャパシタの上記第2端を上記共通電圧に接続させる制御端を含むことを特徴とする請求項9に記載の方法。上記第1と第2のキャパシタの一端は共通電圧に接続され、上記第3キャパシタの上記第2端は第4キャパシタによって上記第3スイッチング素子に接続され、上記回路素子は、上記第1ゲートライン信号の一部が通過した後、第2ゲートライン信号を受信するように配置され、上記第3キャパシタの上記第2端を共通電圧に接続させる制御端を有する第4スイッチング素子を含むことを特徴とする請求項9に記載の方法。本発明は、液晶ディスプレイの視覚増強駆動回路および方法を提供する。本発明の様々な実施例によれば、LCDパネルにおける画素は、第1サブ画素電極32を有する第1サブ画素エリアと、第2サブ画素電極34を有する第2サブ画素エリアとを含む。各サブ画素電極はキャパシタと関連している。ゲートライン信号とデータ電圧が画素に提供される場合、第1サブ画素電極における電圧レベルは実質的に第2サブ画素電極における電圧レベルと同等またはやや高く、各サブ画素電極と関係するキャパシタは充電される。ゲートライン信号が完全に通過または部分的に通過した場合、回路素子は第2サブ画素電極と関連するキャパシタの電荷をもう一つのキャパシタに移動し、第2サブ画素電極の電圧レベルを減少させる。従って、第1サブ画素エリアにおける液晶分子のアラインメントは第2サブ画素エリアにおける液晶分子のアラインメントと少々異なり、第1と第2のサブ画素エリアとの間におけるほんのわずかな明度差を招く。この明度差はLCDパネルの色ずれを減少させるかもしれない。従って、本発明の第1態様はLCDパネルであり、上記LCDパネルは、複数の列と行に配列される複数の画素と、各データ線は一行における上記複数の画素に信号を提供する複数のデータ線と、各ゲートラインは一列における画素に信号を提供する複数のゲートラインと、を含み、上記各画素は、第1キャパシタClcACstAに電気的に接続され、第1スイッチング素子132を通じて上記複数のデータ線の一方より上記データ信号を受信するように配置された第1サブ画素電極32を有する第1サブ画素エリアと、第2キャパシタClcBと第3キャパシタCstBの第1端に電気的に接続され、第2スイッチング素子134を通じて上記複数のデータ線の一方より上記データ信号を受信するように配置された第2サブ画素電極34を有する第2サブ画素エリアと、を含み、上記第3キャパシタCstBの第2キャパシタ端は第3スイッチング素子135によって上記複数のデータ線の一方に接続され、上記第1、第2と第3のスイッチング素子の各一方は、第1ゲートライン信号を受信するように配置され、上記第1キャパシタClcACstAと第2キャパシタClcBに対して充電を行う制御端を有し、上記第3キャパシタCstBの上記第2キャパシタ端は、回路素子Cx138R139に接続され、上記第1ゲートライン信号の少なくとも一部が通過した時、上記第2キャパシタClcBにおける一部の電荷を上記第3キャパシタCstBに移動させる。本発明の一実施例において図8、上記第1と第2のキャパシタの一端は共通電圧COMに接続され、上記回路素子は、上記第1ゲートライン信号が通過した後、第2ゲートライン信号を受信するように配置され、上記第3キャパシタCstBの上記第2端を共通電圧に接続させる制御端を有する第4スイッチング素子138を含む。本発明の別の実施例において図5、第1と第2のキャパシタの一端は共通電圧COMに接続され、第3キャパシタCstBの第2端も第4キャパシタCxによって共通電圧に接続される。本発明のさらに別の実施例において図11、第2キャパシタClcBは第5キャパシタCstBに並列接続される。本発明の異なる実施例において図9、上記第1と第2のキャパシタの一端は共通電圧に接続され、上記回路素子は共通電圧に接続されるレジスタRを有する。本発明の別の実施例において図10、TFT回路素子とダイオード接続を有する。本発明のさらに別の実施例において図12b、上記第1と第2のキャパシタの一端は共通電圧COMに接続され、上記回路素子は第4スイッチング素子138を通じて共通電圧に接続される第6キャパシタCsを有し、上記第4スイッチング素子は、上記第1ゲートライン信号の一部が通過した後、第2ゲートライン信号を受信するように配置され、上記第6キャパシタCsによって上記第3キャパシタCstBの上記第2端を共通電圧に接続させる制御端を含む。本発明のさらに別の実施例において図12a、上記第1と第2のキャパシタの一端は共通電圧COMに接続され、上記第3キャパシタCstBの上記第2端は第6キャパシタCsによって上記第3スイッチング素子136に接続され、上記回路素子は、上記第1ゲートライン信号の一部が通過した後、第2ゲートライン信号を受信するように配置され、上記第3キャパシタCstBの上記第2端を共通電圧に接続させる制御端を含む第4スイッチング素子138を有する。本発明の第2態様はLCDパネルにおける電荷共有の方法であり、上記表示パネルは、複数の列と行に配列される複数の画素と、各データ線は一行における上記複数の画素に信号を提供する複数のデータ線と、各ゲートラインは一列における画素にゲートライン信号を提供する複数のゲートラインと、を含み、上記各画素は、第1キャパシタClcACstAに電気的に接続され、第1スイッチング素子132を通じて上記複数のデータ線の一方より上記データ信号を受信するように配置された第1サブ画素電極32を有する第1サブ画素エリアと、第2キャパシタClcBに電気的に接続され、第2スイッチング素子134を通じて上記複数のデータ線の一方より上記データ信号を受信するように配置された第2サブ画素電極34を有する第2サブ画素エリアと、を含む。上記方法は、第3スイッチング素子によって、第3キャパシタCstBの第1端を上記第2サブ画素電極34に接続し、上記第3キャパシタの第2端を上記データ線の一方に接続させるステップを含み、そのうち、上記第1、第2と第3のスイッチング素子の各一方は切り替えに用いる第1ゲートライン信号を受信するように配置された制御端を含み、上記第1スイッチング素子によって、上記第1キャパシタClcACstAを第1電圧レベルVaまで充電し、上記第2スイッチング素子によって、上記第2キャパシタClcBを第2電圧レベルVbまで充電することにより、上記第1ゲートライン信号に応答するステップと、第1ゲートライン信号が少なくとも一部通過した時、上記第3キャパシタの上記第2端を回路素子に操作可能に接続させることにより、上記第2キャパシタにおける一部の電荷を上記第3キャパシタに移動させるステップと、を含む。本発明の一実施例において図8、上記第1と第2のキャパシタの一端は共通電圧COMに接続され、上記回路素子は、上記第1ゲートライン信号が通過した後、第2ゲートライン信号を受信するように配置され、上記第3キャパシタCstBの上記第2端を共通電圧に接続させる制御端を有する第4スイッチング素子138を含む。本発明の別の実施例において図5、上記方法は、また、上記第3キャパシタCstBの上記第2端と共通電圧COMとの間に第4キャパシタCxを接続させるステップを含む。本発明のさらに別の実施例において図11、上記方法は、また、第5キャパシタCstBを第2キャパシタClcBに並列接続させるステップを含む。本発明の異なる実施例において図9、上記第1と第2のキャパシタの一端は共通電圧に接続され、上記回路素子は共通電圧に接続されるレジスタRを有する。本発明のさらに別の実施例において図12b、上記第1と第2のキャパシタの一端は共通電圧COMに接続され、上記回路素子は、第4スイッチング素子138を通じて共通電圧に接続される第6キャパシタCsを有し、上記第4スイッチング素子は、上記第1ゲートライン信号の一部が通過した後、第2ゲートライン信号を受信するように配置され、上記第6キャパシタCsによって、上記第3キャパシタCstBの上記第2端を共通電圧に接続させる制御端を含む。本発明の別の実施例において図12a、上記第1と第2のキャパシタの一端は共通電圧COMに接続され、上記第3キャパシタCstBの上記第2端は第6キャパシタCsによって上記第3スイッチング素子136に接続され、上記回路素子は、上記第1ゲートライン信号の一部が通過した後、第2ゲートライン信号を受信するように配置され、上記第3キャパシタCstBの上記第2端を共通電圧に接続させる制御端を有する第4スイッチング素子138を含む。図4~13を参照しながら発明の説明を閲覧すると、本発明を理解することが出来る。本発明の様々な実施例において、LCDパネルの一画素またはカラーサブ画素は二つのエリアを有し、各エリアは各エリアにおける液晶層のアラインメントを制御するエリア電極と共通電極を含む。簡単に説明するために、名詞サブ画素を利用して画素またはカラーサブ画素を表示する。図4に示すように、サブ画素201は、第1サブ画素エリアを定義する第1サブ画素電極321と、第2サブ画素エリアを定義する第2サブ画素電極341とを含む。サブ画素202は、第1サブ画素エリアを定義する第1サブ画素電極322と、第2サブ画素エリアを定義する第2サブ画素電極342とを含む。サブ画素203とその他のサブ画素は、類似する第1と第2のサブ画素電極を有するかもしれない。一行における画素はデータ線を共有し、一列におけるサブ画素はゲートラインを共有する。図4に示すように、サブ画素201、202、203、...はデータ線D1を共有し、次の行図示せずにおけるサブ画素は異なるデータ線D2を共有する。サブ画素201と同じ列におけるその他のサブ画素はゲートラインG1を共有し、サブ画素202と同じ列におけるその他のサブ画素はゲートラインG2を共有し、サブ画素203と同じ列におけるその他のサブ画素はゲートラインG3を共有する。サブ画素201の第1サブ画素電極321は、第1スイッチング素子1321によってデータ線D1に接続され、第2サブ画素電極341は、第2スイッチング素子1341によってデータ線D1に接続される。第1と第2のスイッチング素子1321と1341の制御端はゲートラインG1に接続される。サブ画素202の第1サブ画素電極322は、第1スイッチング素子1322によってデータ線D1に接続され、第2サブ画素電極342は第2スイッチング素子1342によってデータ線D1に接続される。第1と第2のスイッチング素子1321と1341の制御端はゲートラインG2に接続される。図5に示すように、第1サブ画素電極321と共通電極COM、図3を参照はキャパシタClcAを形成し、第2サブ画素電極341と共通電極はキャパシタClcBを形成する。また、第1サブ画素電極321は蓄積キャパシタCstAに接続され、第2サブ画素電極341は蓄積キャパシタCstBに接続される。同様に、第1サブ画素電極322と共通電極はキャパシタClcAを形成し、第2サブ画素電極342と共通電極はキャパシタClcBを形成する。第1サブ画素電極322は蓄積キャパシタCstAに接続され、第2サブ画素電極342は蓄積キャパシタCstBに接続される。電荷蓄積キャパシタCstBも第3スイッチング素子1361によってデータ線D1に接続される。第3スイッチング素子1361の制御端もゲートラインG1に接続される。G1におけるゲートライン信号がサブ画素201に提供される時、第1サブ画素電極における電圧レベルVa、第2サブ画素電極における電圧レベルVbと電圧レベルVxは実質的に同じである。第1サブ画素エリアにおけるキャパシタClcA、CstBはCOMに対する電圧レベルVaによって充電される。第2サブ画素エリアにおけるキャパシタClcBはCOMに対する電圧レベルVbによって充電される。蓄積キャパシタCstBの一端における電圧レベルVbともう一端の電圧レベルVxはほぼ同じであるため、蓄積キャパシタCstBは充電されない。ゲートライン信号が完全に通過した場合、画素における回路素子は蓄積キャパシタCstBの電圧を増加させる。従って、キャパシタClcBにおける電荷は部分的に蓄積キャパシタCstBに移動し、電圧レベルVbはそれに応じて低下する。図5に示す実施例において、第2電荷蓄積キャパシタCstBはそれぞれキャパシタCxと第4スイッチング素子1381第2ゲートラインG2に接続される制御端を有するによってCOMに接続され、第2電荷蓄積キャパシタCstBとキャパシタCxの間における電圧レベルVxの変化によって充電を行う。図6はG1とG2のゲートライン信号に対する電圧レベルVa、電圧レベルVbと電圧レベルVxを示すタイミング図である。図6に示すように、ゲートライン信号G2が画素に提供される場合、電圧レベルVbは低下される。Vbにおける電圧低下量は蓄積キャパシタCstBに移動される電荷量により決まる。ゲートライン信号G1がサブ画素201に提供された場合、あらゆる第1、第2と第3のスイッチング素子は導通状態にある。図7aはこの場合の等価回路を示す。サブ画素201におけるキャパシタが実質的に充電された後、電圧レベルVa、VbとVxは実質的にVdata又はD1における日付信号に等しい。その二つのキャパシタ端の間における電圧差は実質的にゼロであるため、電荷蓄積キャパシタCstBには実質的に電荷がない。キャパシタClcBにおける電荷はqBに等しく、その関係式は、である。ゲートライン信号G2がサブ画素201に提供され、ゲートライン信号G1が既に通過した場合、第1、第2と第3のスイッチング素子は非導通状態にあり、第4スイッチング素子は導通状態にある。図7bはこの場合の等価回路を示す。電圧レベルVaは実質的に変化していないが、電圧レベルVbは低下する。電圧レベルVxがVdataからCOMに変化することに伴って、ClcBにおける一部の電荷qBはCstBに移動される。電荷の移動が終了すると、が得られる。そのため、第1サブ画素エリアにおけるサブ画素電極の電圧レベルは第2サブ画素エリアにおけるサブ画素電極の電圧レベルより高い。従って、第2サブ画素エリアの明度は一般的に第1サブ画素エリアの明度より低い。図8は本発明のもう一つの実施例を示し、キャパシタCxを省略する。図6に示すように、図8に示す実施例において、電圧レベルVaとVbは実質的に同じである。図6に示すものに比べて、電圧レベルVxはより早く上昇するかもしれない。図9は本発明のさらに別の実施例を示し、図8に示す実施例の変化である。回路素子1381を利用してClcBよりCstBに移動する電荷を制御する代わりに、レジスタRを利用する。図9に示す実施例において、ゲートライン信号G1がオンされる場合、を得られるが、電流がレジスタRを通過する。ゲートライン信号G1が通過すると、Rを通過する電流は減少またはVr0である。最後に、ゲートライン信号G2にかかわらず、ポイントxにおける電圧レベルはCOMに等しい。を得られる。図10は本発明のさらに別の実施例を示し、それは図5に示す実施例の変化である。回路素子1381を利用してClcBよりCstBに移動する電荷を制御する代わりに、回路素子1391を利用する。図10に示す実施例において、ゲートライン信号G1がオンされると、が得られ、且つ、電流が回路素子1391を通過する。ゲートライン信号G1が通過すると、回路素子1391を通過する電流は減少する。最後に、ゲートライン信号G2にかかわらず、ポイントxにおける電圧レベルはCOMに等しい。が得られる。従って、図9と図10に示すような実施例において、ゲートライン信号G1は既に通過したが、Vaは実質的に依然としてVdataに等しい場合、レジスタR図9或いはダイオード接続139図10を有するTFTは第2サブ画素電極に関連するキャパシタの電荷をもう一つのキャパシタに移動させるため、第2サブ画素電極の電圧レベルを低下させ、VbはVdataより小さくなる。従って、第1サブ画素エリアにおける液晶分子のアラインメントは第2サブ画素エリアにおける液晶分子のアラインメントと少々異なり、第1と第2のサブ画素エリアの間におけるほんのわずかな明度差を招く。この明度差はLCDパネルの色ずれを減少させるかもしれない。図10に示す実施例において、キャパシタCxは選択可能であることを注意しなければならない。図11は図5と図8に示す実施例の変化を示す。図11に示すように、第1サブ画素エリアは、第1蓄積キャパシタCstAに接続される第1サブ画素電極を有し、第2サブ画素エリアは、第2蓄積キャパシタCstBに接続される第2サブ画素電極を有する。また、第2サブ画素電極はキャパシタCxによって回路素子1381に接続される。ゲートライン信号G1がオンされると、が得られ、キャパシタClcBとCstBにおける電荷は、である。ゲートライン信号G2がサブ画素201に提供され、ゲートライン信号G1が既に通過した場合、が得られる。図6に示すように、図5、図8~図11に示す実施例において、ゲートライン信号G1とG2は重ならなくても良いことに注意しなければならない。表示パネルにおいて、画素に対するプリチャージを行い、ゲートライン信号Gm1の一部はゲートラインGmが通過する前に発生し、m1列における画素に対してプリチャージを行う。図13に示すように、これは隣接するゲートラインのゲートライン信号が部分的に重なることを要する。図9と図10に示すような実施例はゲートライン信号が重なる期間を有する時に使用することが出来る。しかし、実施例において、次のゲートラインにおける信号は電荷が移動するところを制御するのに用いられ、図5、図8、図11に示すように、ゲートライン信号が重なる期間を有する場合、キャパシタCxはポイントxとスイッチング素子1361を分離するのに用いられる。図12は異なる実施例を示し、プリチャージの目的として使える。図12に示すように、スイッチング素子1361はキャパシタCxによって回路素子1381に接続される。図13は様々な異なる電圧レベルを示すタイミング図である。要するに、LCDパネルにおいて、本発明の異なる実施例によれば、各画素は、第1キャパシタClcA、CstAに電気的に接続され、データ線より第1スイッチング素子132によってデータ信号G1を受信するように配置された第1サブ画素電極Vaを含む第1サブ画素エリアと、第2キャパシタと第3キャパシタの一端に電気的に接続される第2サブ画素電極Vbを含む第2サブ画素エリアとを有する。図5、8、9、10、12aと12bに示す実施例において、第2キャパシタはClcBであり、第3キャパシタはCstBである。図11に示す実施例において、第2キャパシタはClcBとCstBとを含み、第3キャパシタはCxである。第2サブ画素電極は第2スイッチング素子134によって同じデータ線からデータ信号を受信するように配置され、第3キャパシタの第2端は第3スイッチング素子136によって同じデータ線に接続され、そのうち、上記第1、第2と第3のスイッチング素子のそれぞれは、第1と第2のキャパシタに対して充電するゲートライン信号G1を受信するように配置される制御端ゲート端を含み、上記第3キャパシタの上記第2端は回路素子138、R、139に接続され、ゲートライン信号の少なくとも一部が通過した時、上記回路素子において第2キャパシタの電荷を第3キャパシタに移動させる。回路素子は、第1ゲートライン信号が通過した後、第2ゲートライン信号G2を受信するように配置され、第3キャパシタの第2端を共通電圧に接続させる第4スイッチング素子138を有するかもしれない。異なる態様において、本発明は一種の方法を提供することによりLCDパネルを操作する同じ期間において、第1サブ画素電極と第2サブ画素電極との間で電圧差を実現する。上記方法は、下記のステップを含む。即ち、第3スイッチング素子によって、第3キャパシタの第1端を上記第2サブ画素電極に接続させるとともに、上記第3キャパシタの第2端を上記データ線の上記一方に接続させるステップ、そのうち、上記第1、第2と第3のスイッチング素子のそれぞれは切り替え用の第1ゲートライン信号を受信するように配置された制御端を含み;上記第1スイッチング素子によって、上記第1キャパシタを第1電圧レベルまで充電し、上記第2スイッチング素子によって、上記第2キャパシタを第2電圧レベルまで充電することにより、上記第1ゲートライン信号に応答するステップ;第1ゲートライン信号の少なくとも一部が通過した時、上記第3キャパシタの上記第2端を操作可能に回路素子に接続させることにより、上記第2キャパシタにおける一部の電荷を上記第3キャパシタに移動し、上記第2電圧レベルを低下させるステップ。以上、本発明の一つまたは幾つかの実施例を開示したが、当該技術を熟知するものなら誰でも上記とその他の各種形式と細部における変化、簡略と変異を理解し、本発明の範囲を逸脱しないことができる。