第1のノードと第2のノードとの間に接続された第1のキャパシターと、前記第2のノードと第3のノードとの間に接続され、前記第2のノードにおける信号を反転出力する第1の反転ゲートと、前記第3のノードと前記第1のノードとの間に接続される第1の抵抗と、前記第1のノードと第4のノードとの間に接続される第2の抵抗と、前記第4のノードにおける信号を増幅して前記第2のノードに出力することができる第1の回路と、を含むことを特徴とする抵抗周波数変換回路。前記第1の回路は、第2の反転ゲートを含み、前記第3のノードにおける信号を増幅した後の信号を、前記第2の反転ゲートを介して前記第4のノードに反転出力することができることを特徴とする請求項1に記載の抵抗周波数変換回路。前記第1の反転ゲート及び前記第2の反転ゲートのそれぞれは、出力をハイインピーダンスにする機能を有し、前記第1の反転ゲートの出力がハイインピーダンスの状態にあるときは、前記第2の反転ゲートの出力がハイインピーダンスの状態になく、前記第2の反転ゲートの出力がハイインピーダンスの状態にあるときは、前記第1の反転ゲートの出力がハイインピーダンスの状態にないことを特徴とする請求項2に記載の抵抗周波数変換回路。前記第1の抵抗または前記第2の抵抗のいずれかに並列に第2のキャパシターを接続することを特徴とする請求項1乃至3のいずれか一項に記載の抵抗周波数変換回路。更に、前記第2のノードにおける信号の変化をカウントするカウンターを有し、前記カウンターは、前記第2のノードにおける信号の1周期に対して2回カウントを行うことを特徴とする請求項1乃至4のいずれか一項に記載の抵抗周波数変換回路。電子機器であって、第1のノードと第2のノードとの間に接続された第1のキャパシターと、前記第2のノードと第3のノードとの間に接続され、前記第2のノードにおける信号を反転出力する第1の反転ゲートと、前記第3のノードと前記第1のノードとの間に接続される第1の抵抗と、前記第1のノードと第4のノードとの間に接続される第2の抵抗と、前記第4のノードにおける信号を増幅して前記第2のノードに出力することができる第1の回路と、を含む抵抗周波数変換回路を有し、前記第1の回路は、前記第4のノードの信号を増幅して前記第2のノードに出力しないときは、前記第3のノードの信号を入力として増幅して前記第2のノードに出力し、前記第2のノードの信号を前記第4のノードに反転出力することを特徴とする電子機器。前記第1の抵抗または前記第2の抵抗のいずれかに並列に第2のキャパシターを接続することを特徴とする請求項6に記載の電子機器。上述したように、量産における製造バラツキによりCR発振回路の発振周波数に違いが出てしまうと電子機器としての品質に問題が出てしまう。しかしながら、ヒューズを用いた補正回路では補正できる幅を広くしようとすると補正回路自体の規模が大きくなり、補正回路自体の製造バラツキの問題も出てくることになる。本発明は、上述した問題若しくは課題の少なくともひとつを解決するためになされたものであり、以下の適用例若しくは実施形態として実現することが可能である。[適用例1]本適用例にかかる抵抗周波数変換回路は、第1のノードと第2のノードとの間に接続された第1のキャパシターと、前記第2のノードと第3のノードとの間に接続され、前記第2のノードにおける信号を反転出力する第1の反転ゲートと、前記第3のノードと前記第1のノードとの間に接続される第1の抵抗と、前記第1のノードと第4のノードとの間に接続される第2の抵抗と、前記第4のノードにおける信号を増幅して前記第2のノードに出力することができる第1の回路と、を含むことを特徴とする。この構成によれば、第1のノードと第2のノードとの間に接続された第1のキャパシターと、第2のノードと第3のノードとの間に接続され、第2のノードにおける信号を反転出力する第1の反転ゲートと、第3のノードと第1のノードとの間に接続される第1の抵抗と、第1のノードと第4のノードとの間に接続される第2の抵抗と、第4のノードにおける信号を増幅して第2のノードに出力することができる第1の回路とを含むことで、発振周波数を決定するCR発振ループの構成要素を、第1のキャパシター、第1の反転ゲート及び第1の抵抗とすることできる。これにより、第1の抵抗を用いた発振における発振周波数の決定に関わる構成要素が最小限のものであることから、第1の抵抗を用いたCR発振ループにおける製造バラツキの影響を低減することができる。[適用例2]上記適用例にかかる抵抗周波数変換回路において、前記第1の回路は、第2の反転ゲートを含み、前記第3のノードにおける信号を増幅した後の信号を、前記第2の反転ゲートを介して前記第4のノードに反転出力することができることが好ましい。この構成によれば、第1の回路が第2の反転ゲートを含み、第3のノードにおける信号を増幅した後の信号を、第2の反転ゲートを介して第4のノードに反転出力することができることで、発振周波数を決定するCR発振ループの構成要素を、第1のキャパシター、第2の反転ゲート及び第2の抵抗とすることができる。これにより、第2の抵抗を用いた発振における発振周波数の決定に関わる構成要素が最小限のものであることから、第2の抵抗を用いたCR発振ループにおける製造バラツキの影響をより小さくすることを図ることができる。また、第1の抵抗又は第2の抵抗のいずれかを発振に用いるかの選択回路を第1の回路の中に設けることができるため、選択回路を追加することによる製造バラツキ増に起因した発振周波数のバラツキを少なくすることができる。[適用例3]上記適用例にかかる抵抗周波数変換回路において、前記第1の反転ゲート及び前記第2の反転ゲートのそれぞれは、出力をハイインピーダンスにする機能を有し、前記第1の反転ゲートの出力がハイインピーダンスの状態にあるときは、前記第2の反転ゲートの出力がハイインピーダンスの状態になく、前記第2の反転ゲートの出力がハイインピーダンスの状態にあるときは、前記第1の反転ゲートの出力がハイインピーダンスの状態にないことが好ましい。この構成によれば、第1の反転ゲート及び第2の反転ゲートのそれぞれが出力をハイインピーダンスにする機能を有し、第1の反転ゲート及び第2の反転ゲートが排他的にハイインピーダンスとなるように制御することで、第1の抵抗を用いて発振させる場合における第2の反転ゲートの出力の影響、及び、第2の抵抗を用いて発振させる場合における第1の反転ゲートの出力の影響を無くすことができる。[適用例4]上記適用例にかかる抵抗周波数変換回路において、前記第1の抵抗または前記第2の抵抗のいずれかに並列に第2のキャパシターを接続することが好ましい。この構成によれば、第1の抵抗または第2の抵抗に並列に第2のキャパシターを接続することで、第2のキャパシターを接続していない抵抗の側における浮遊容量の影響を低減することができる。たとえば、第1の抵抗としてサーミスターを用いた場合、温度変化によりサーミスターの抵抗を変化させたい場合には、第1の抵抗を温度変化の影響を顕著に受ける場所に設置することが好ましい。このため、第1の抵抗を接続するための配線長が他の部分よりも長くなり、第1の抵抗を接続する配線を含めて第1の抵抗側に浮遊容量が形成されることがある。この浮遊容量は第1の抵抗を用いての発振に影響を与えるが、第2の抵抗に並列に第2のキャパシターを接続することにより、浮遊容量による影響を低減することができる。第2のキャパシターの容量は、浮遊容量と同程度のものでよい。[適用例5]上記適用例にかかる抵抗周波数変換回路において、更に、前記第2のノードにおける信号の変化をカウントするカウンターを有し、前記カウンターは、前記第2のノードにおける信号の1周期に対して2回カウントを行うことが好ましい。この構成によれば、1周期に2回のカウントを行うことにより、周波数の計測のためのカウント時間を従来よりも短い時間とすることができる。[適用例6]本適用例にかかる電子機器は、第1のノードと第2のノードとの間に接続された第1のキャパシターと、前記第2のノードと第3のノードとの間に接続され、前記第2のノードにおける信号を反転出力する第1の反転ゲートと、前記第3のノードと前記第1のノードとの間に接続される第1の抵抗と、前記第1のノードと第4のノードとの間に接続される第2の抵抗と、前記第4のノードにおける信号を増幅して前記第2のノードに出力することができる第1の回路と、を含む抵抗周波数変換回路を有し、前記第1の回路は、前記第4のノードの信号を増幅して前記第2のノードに出力しないときは、前記第3のノードの信号を入力として増幅して前記第2のノードに出力し、前記第2のノードの信号を前記第4のノードに反転出力することを特徴とする。この構成によれば、第1のノードと第2のノードとの間に接続された第1のキャパシターと、第2のノードと第3のノードとの間に接続され、第2のノードにおける信号を反転出力する第1の反転ゲートと、第3のノードと第1のノードとの間に接続される第1の抵抗と、第1のノードと第4のノードとの間に接続される第2の抵抗と、第4のノードにおける信号を増幅して第2のノードに出力することができる第1の回路とを含む抵抗周波数変換回路を有し、第1の回路は、第4のノードの信号を増幅して第2のノードに出力しないときは、第3のノードの信号を入力として増幅して第2のノードに出力し、第2のノードの信号を第4のノードに反転出力することで、第1の抵抗による発振周波数の計測と第2の抵抗による発振周波数の計測とをすることができる電子機器を構成することができる。[適用例7]上記適用例にかかる電子機器において、前記第1の抵抗または前記第2の抵抗のいずれかに並列に第2のキャパシターを接続することが好ましい。この構成によれば、第1の抵抗または第2の抵抗に並列に第2のキャパシターを接続することで、第2のキャパシターを接続していない抵抗の側における浮遊容量の影響を低減することができる。たとえば、第1の抵抗としてサーミスターを用いた場合、温度変化によりサーミスターの抵抗を変化させたい場合には、第1の抵抗を温度変化の影響を顕著に受ける場所に設置することが好ましい。この場合、第1の抵抗を接続するための配線長が他の部分よりも長くなり、第1の抵抗を接続する配線を含めて第1の抵抗側に浮遊容量が形成されることがある。この浮遊容量は第1の抵抗を用いての発振に影響を与えるが、第2の抵抗に並列に第2のキャパシターを接続することにより、浮遊容量による影響を低減することができる。第2のキャパシターの容量は、浮遊容量と同程度のものでよい。以下、図を用いて本発明の実施形態について説明する。尚、図は説明の便宜上のものであり説明に不要な部分は省略している。タイミングチャートにおいてはゲート等による遅延などを考慮しない記載となっている。また、タイミングチャートにおける波形の形状がデフォルメされて描かれている場合がある。たとえば、反射波などが原因となるオーバーシュート若しくはアンダーシュートの形状が実際の形状とは異なる場合がある。尚、下記の実施形態の中で用いられる素子において、閾値よりも高い電圧値のことを1レベルと記載し、閾値よりも低い電圧値のことを0レベルと記載することがある。第1実施形態図1-aに、本実施形態における抵抗周波数変換回路の発振部1のブロック回路図を示す。発振部1は、第1キャパシター11、第1反転ゲート12、第1抵抗13、第2抵抗14及び第1回路10を有する。第1キャパシター11は、第1ノードAと第2ノードBとの間に接続されている。第1反転ゲート12は、第2ノードBと第3ノードCとの間に接続されている。第1抵抗13は、第3ノードCと第1ノードAとの間に接続されている。第2抵抗14は第1ノードAと第4ノードDとの間に接続されている。第1回路10は、第2ノードBと第4ノードDとの間に接続されている。尚、第1ノードA、第2ノードB、第3ノードC及び第4ノードDはいずれも説明の便宜上用いている表現である。即ち、第1ノードAは配線23における任意の点であり、第1キャパシター11、第1抵抗13及び第2抵抗14は配線23に接続されている。同様に、第2ノードBは配線21における任意の点であり、第3ノードCは配線22における任意の点であり、第4ノードDは配線24における任意の点である。第1回路10は、第4ノードDにおける信号と同位相となる信号を第2ノードBに対して伝達する機能を有する。図1-bに発振部1の第1ノードA、第2ノードB及び第3ノードCにおける信号の波形の例を示す。Tの矢印は時間の経過を示す。第3ノードCがハイレベルにあるときに、第1ノードAの電位が第1キャパシター11の容量及び第1抵抗13の抵抗で決まる所定の時定数による遅延を持って上昇し、所定の電位になったところで第2ノードBの電位がハイレベルに移行する。この状態は第1反転ゲート12により第3ノードCに伝達され、第3ノードCはローレベルに移行する。これにより第1ノードAの電位が上述した所定の時定数で決まる遅延を持って下降する。第1ノードAの電位が所定の電位よりも低くなると第2ノードBの電位がローレベルに移行する。この状態は第1反転ゲート12により第3ノードCに反転伝達され、第3ノードCはハイレベルに移行する。この動作が繰り返されることにより、発振部1の発振が行われる。尚、図1-bに示した第1ノードAの電位の変化は、オーバーシュート及びアンダーシュートを伴った形状を記載している。第2抵抗14及び第1回路10は、第1ノードAから第2ノードBに対する正帰還の回路を構成する。第1ノードAにおいて、第2抵抗14及び第1回路10によるインピーダンスを第1キャパシター11におけるインピーダンスに対して、第2抵抗14の抵抗値に関わらずに高い値にすることが容易である。第1回路10のインピーダンスを高くすることで、第1抵抗13と第1キャパシター11とによるCR発振の周波数に対する第1回路10の影響を低減することができる。また、第1回路10におけるインピーダンスを高くすることにより、第2抵抗14のインピーダンスは相対的に小さくなり無視が可能な程度のものとすることができ、第4ノードDにおける電圧の変位は第1ノードAにおける電圧の変位と略同一とみなすことができる。このような構成をとることにより、CR発振のループを第1キャパシター11、第1反転ゲート12及び第1抵抗13で構成されるようにすることができ、該CR発振のループにかかるトランジスター数を減らすことができる。トランジスター数が減ることにより、製造バラツキの影響の低減化を図ることができる。尚、第2ノードB若しくは第3ノードCにおける信号の変化を計数することにより、発振部1における発振周波数を算出することが可能となる。該信号の変化の計数は、1周期に2回行うことができる。デューティーを1/2と見做して処理をすることが可能であることから、この計数値を用いることで、周波数の計数を1/2の時間で行うことが可能となる。第2実施形態本実施形態における抵抗周波数変換回路の発振部2を図2に示す。尚、本実施形態を含む以降の実施形態において、第1実施形態で説明した構成と同様の構成要素については同じ番号を付し、その説明を省略する。発振部2は、第1回路15、第1キャパシター11、第1反転ゲート18、第1抵抗13及び第2抵抗14を含む。更に、第1回路15は、第2反転ゲート16及び第2回路17を有する。第2回路17は、第2ノードB配線21、第3ノードC配線22及び第4ノードD配線24に接続されている。第2反転ゲート16は、第2ノードB配線21及び第4ノードD配線24に接続されている。第1反転ゲート18及び第2反転ゲート16は、出力をハイインピーダンスにする機能を有する。第1反転ゲート18及び第2反転ゲート16の出力を制御するのが切替信号25である。切替信号25は、第2反転ゲート16へは第3反転ゲート19を介して接続され、第1反転ゲート18及び第2反転ゲート16を排他的に制御する。切替信号25は、図2において抵抗周波数変換回路内の図示しない回路ブロックから出力される。第2回路17の例を図3に示す。第2回路17は、配線21に伝達する信号を、配線22における信号又は配線24における信号のいずれかに切り替える機能を有する回路である。この切り替えは切替信号25により行われる。図2及び図3から分かるように、切替信号25が1レベルのときは、配線21に配線22の信号が伝達されると共に、第1反転ゲート18の出力がハイインピーダンスとなる。この場合、第2反転ゲート16が第4ノードDに対して信号の出力を行うことになる。また、切替信号25が0レベルのときは、配線21に配線24の信号が伝達されると共に、第2反転ゲート16の出力がハイインピーダンスとなる。この場合、第1反転ゲート18が第3ノードCに対して信号の出力を行うことになる。上述した切替信号25の機能により、発振部2における発振を、第1抵抗13を用いての発振又は第2抵抗14を用いての発振のいずれかに切替ることができる。切替信号25が1レベルのときは、第1ノードAから第2ノードBに対する正帰還の回路が第1抵抗13及び第2回路17で構成される。この場合、発振部2は第2抵抗14の抵抗値と第1キャパシター11の容量とで決まる時定数で発振することになる。また、切替信号25が0レベルのときは、第1ノードAから第2ノードBに対する正帰還の回路が第2抵抗14及び第2回路17で構成される。この場合、発振部2は第1抵抗13の抵抗値と第1キャパシター11の容量とで決まる時定数で発振することになる。いずれの場合でも、第2ノードBの信号の変化を計測することにより、発振部2における発振の周波数を算出することができる。第1抵抗13を用いての発振動作及び第2抵抗14を用いての発振動作のいずれにおいても、第1ノードAにおける第1回路15を介しての第2ノードBに対する入力インピーダンスを第1キャパシター11に対するインピーダンスよりも高く設定することで、即ち第2回路17のインピーダンスを高くすることで、CR発振の周波数に対する第1回路15の影響を低減することができる。また、第1抵抗13を発振に用いる場合のCR発振のループが第1キャパシター11、第1反転ゲート18及び第1抵抗13で構成され、第2抵抗14を発振に用いる場合のCR発振ループが第1キャパシター11、第2反転ゲート16及び第2抵抗14で構成される。いずれの場合においてもCR発振のループの構成要素が少ない。従って、CR発振のループにかかるトランジスター数を減らすことができ、製造バラツキによる影響の低減化を図ることができる。図4に抵抗周波数変換回路3の概略ブロック図を示す。抵抗周波数変換回路3は、発振部2とカウンター32を含む。図4においては、発振部2を、第1キャパシター11、第1抵抗13、第2抵抗14及び第3回路31として図示した。第3回路31及びカウンター32は、半導体装置33の中に形成されている。抵抗周波数変換回路3は、半導体装置33と、半導体装置33に外付けされる第1キャパシター11、第1抵抗13及び第2抵抗14と、で構成される。これにより、第1キャパシター11、第1抵抗13及び第2抵抗14のいずれも付け替えが容易であり、発振部2における発振周波数の変更を容易に行うことができる。図5に抵抗周波数変換回路4の概略ブロック図を示す。抵抗周波数変換回路4は、発振部2とカウンター32を含む。図5においては、発振部2を、第1抵抗13、第2抵抗14及び第4回路41として図示した。第4回路41は、第1キャパシター11に相当するキャパシターを有する。また、第4回路41及びカウンター32は半導体装置43の中に形成されている。抵抗周波数変換回路4は、半導体装置43と、半導体装置43に外付けされる第1抵抗13及び第2抵抗14と、で構成される。これにより、第1抵抗13及び第2抵抗14のいずれも付け替えが容易であり、発振部2における発振周波数の変更を容易に行うことができる。本実施例は、上記の半導体装置43の中に、更に、第1抵抗13若しくは第2抵抗14のいずれか一方を組み込んだものである。この場合、半導体装置43に外付けされた第1抵抗13若しくは第2抵抗14の付け替えが容易となる。本実施例については、特に図示は行わない。第3実施形態本実施形態は、本発明にかかる抵抗周波数変換回路を組み込んだ機器のひとつを示すものである。電子機器60を図6に示す。電子機器60は、発振部5、表示部50、制御部51及び操作部52を含む。発振部5は、第1キャパシター11、第1抵抗13、第2抵抗14、半導体装置33及び第2キャパシター42を有する。半導体装置33内のカウンター32による計数値は計数信号26として制御部51に伝達される。また、切替信号25は制御部51から半導体装置33に出力される。表示部50は、制御部51から送信される表示信号28で示される値に基づいた表示を行う。また、操作部52に対して行われた操作は操作信号27として制御部51に伝達される。電子機器60における第1抵抗13はサーミスターである。第2抵抗14を基準抵抗として用いる。第1抵抗13は、計測を行うために適切な場所に配置される。その結果、半導体装置33から離れた場所に配置されている。配線22及び配線23の線長が長くなり、配線22と配線23との間に浮遊容量が発生している。この浮遊容量の影響を低減するために、基準抵抗である第2抵抗14に並列に第2キャパシター42が接続されている。第2キャパシター42は、図6のEで示した領域に形成された浮遊容量の影響を低減するためのものである。電子機器60の操作者が操作部52から所定の操作を行うと、該操作の内容を示す信号が操作信号27として制御部51に伝達される。制御部51は、操作信号27の内容により定義された表示内容を表示信号28として表示部50に伝達すると共に、半導体装置33に対しての必要な制御を、切替信号25及び図示しない制御信号を用いて行う。表示部50は、表示信号28に従った表示を行う。半導体装置33は、切替信号25及び図示しない制御信号により定義された動作を実行する。カウンター32の値は、制御部51による所定の制御若しくは他の制御信号により、所定のタイミングで計数信号26として制御部51に読み出される。切替信号25の値により第1抵抗13による発振動作の設定がなされた場合、発振部5は温度によって変化する第1抵抗13の抵抗値によって決まる発振の周波数によるカウントがカウンター32により行われる。切替信号25の値により第2抵抗14に発振動作の設定がなされた場合、発振部5は第2抵抗14の抵抗値の値で決まる発振の周波数によるカウントがカウンター32により行われる。第2抵抗14における温度変化による抵抗値の変化は、第1抵抗13サーミスターと比較して微量であることから、発振動作に第2抵抗14を用いたときの発振周波数を基準周波数として処理を行う。制御部51は、第1抵抗13による発振のときのカウンター32の値及び第2抵抗14による発振のときのカウンター32の値をそれぞれ読み出して、これらの値を基にして電子機器60による測定値測定温度を算出することができる。以上、本発明にかかる実施形態の説明を行ったが、本発明の実施は上記したものに限られるものではない。たとえば、第3実施形態において、制御部51若しくは操作部52の機能の全部若しくは一部と半導体装置33の機能とをまとめてひとつの半導体装置としてもよい。たとえば、発振部1若しくは発振部2に供給する電源を定電圧電源としてもよい。たとえば、電子機器60において、カウンター32のカウント値を補正するためのROMを有する構成としてもよい。また、電子機器60において、発振部5の製造バラツキを補正するために所定の箇所にヒューズ回路を設けてもよい。本発明は、趣旨を逸脱しない範囲において広く適用が可能である。