"電流モード方式のスイッチング電源装置を制御する制御回路において、スイッチング電流の過電流保護回路と、所定の発振周期で基本パルスを生成する発振器と、前記制御回路の起動信号に応じて、前記スイッチング電源装置のソフトスタート信号の生成を開始するソフトスタート回路を有し、前記ソフトスタート回路は、対応する前記起動信号が入力されると、前記発振器から出力される前記基本パルスの計数を開始して、複数ビットのデジタル信号を生成するカウンタ部と、前記複数ビットのデジタル信号に基づいて逐次に電圧が増加するDAコンバータと、前記DAコンバータの信号電圧を前記過電流保護回路の基準電圧として供給することを特徴とするソフトスタート回路。前記DAコンバータは、一端が制御電源電圧に接続された第1の抵抗と、デコーダとを備え、スイッチ素子と第2の抵抗が直列接続された複合素子が複数個並列接続されて前記第1の抵抗の他端に接続され、複合素子の他端は制御電源の負極に接続され、デコーダの複数のビット信号は、各々前記スイッチ素子の各ゲートに接続された構成であることを特徴とした請求項1記載のソフトスタート回路。前記過電流保護回路は、スイッチング電流のターンオン時に流れるサージ電流を所定の期間検出しないブランキング機能を備え、ソフトスタート期間は前記ブランキング機能を停止させることを特徴とする請求項1記載のソフトスタート回路。特許文献1のソフトスタート回路は、従来の電流源とコンデンサとの組み合わせによるアナログ信号を生成する構成に比べ、コンデンサを使用せずにソフトスタート回路を構成できるという利点がある。しかしながら、DAコンバータ出力信号と基準三角波とを比較することでスイッチング電源のスイッチングパルス信号を生成するものであり、スイッチング素子に流れる電流そのものを検出してソフトスタート制御するものではなかった。例えば、疑似共振方式のスイッチング電源においては、スイッチングのターンオン時には、スイッチング素子のドレインソース間に接続されるコンデンサ等のサージ電流が流れる。基準三角波とDAコンバータ出力信号によるアナログ信号ではサージ電流を検出しない方式のため、スイッチング素子に流れる電流が過剰になり、ストレスを与える可能性があった。または、ストレスを回避するために、ソフトスタートに十分な時間を取るように設定を行えば、出力電圧の立ち上がりが遅くなるなどの問題を生じる。本発明は、上記従来技術の状況に鑑み、スイッチング電源装置において、スイッチング素子にストレスを加えることなく、より安全に、かつ、出力電圧の立ち上がり時間を最適に早くすることにある。上記課題を解決するために、本発明に係るソフトスタート回路は、電流モード方式のスイッチング電源装置を制御する制御回路において、スイッチング電流の過電流保護回路と、所定の発振周期で基本パルスを生成する発振器と、制御回路の起動信号に応じて、スイッチング電源回路のソフトスタート信号の生成を開始するソフトスタート回路を有し、ソフトスタート回路は、対応する前記起動信号が入力されると、発振器から出力される基本パルスの計数を開始して、複数ビットのデジタル信号を生成するカウンタ部と、複数ビットのデジタル信号に基づいて逐次に電圧が増加するDAコンバータと、DAコンバータの信号電圧を過電流保護回路の基準電圧として供給することを特徴とする。本発明に係るソフトスタート回路によれば、スイッチング電流を時間に対して直線的に増加させるだけではなく、スイッチング素子が許容できる最大電流まで段階的に上昇させることが可能になり、出力電圧の立ち上がり時間を、最適な時間で安全に立ち上げることが可能になる。以下、本発明の実施の形態のソフトスタート回路を用いたスイッチング電源を、図面を参照しながら詳細に説明する。図1は、本発明の実施例に係るソフトスタート回路を用いたスイッチング電源回路の構成図である。また、図2は本発明の実施例に係るソフトスタート回路図である。図1を用いて、本実施例に係るソフトスタート回路を用いたスイッチング電源の構成について説明する。スイッチング電源1は、フライバック方式スイッチング電源回路で構成され、交流電源ACを整流器DBと平滑コンデンサCiにより整流平滑した電圧をトランスTの1次巻線Pを介して接続されたスイッチング素子Qのオンオフ動作により電磁エネルギーとして蓄積し、スイッチング素子Qのオフ期間にトランスTの2次巻線Sに出力する。2次巻線Sの電力はダイオードDo及び平滑コンデンサCoにより整流平滑され、出力電圧Voが負荷に供給される。出力電圧Voは抵抗Ra,Rbにより分圧された電圧信号をエラーアンプIC2のR端子に入力し、エラーアンプIC2に内蔵される図示しない基準電圧と分圧された出力電圧とが比較され、その差分が誤差信号としてフォトカプラPC1を介して1次側の制御回路IC1にフィードバック制御される。1次側の制御回路IC1は、フォトカプラPC1のフィードバック信号に基づき、スイッチング素子Qのオン信号のパルス幅を変化させて、出力電圧が一定になるように制御する。制御回路IC1に備えられているソフトスタート回路2は、電源投入直後の起動時に、スイッチング素子Qのオン信号のパルス幅を徐々に広げることで、トランスTの磁気飽和を防止する、出力電圧の立ち上がり傾斜を抑制するなどの機能を有している。次に、図2を用いて、本実施例に係るソフトスタート回路2の詳細について説明する。ソフトスタート回路2は、カウンタ部とDAコンバータ部、ブランキング部、抵抗R1、R2及び制御回路の基準電源Regからなる。カウンタ部は、クロック発生器CLK、カウンタA、B、Cからなり、クロック発生器CLKの出力にカウンタA、B、Cを直列接続し、各カウンタの出力a、b、cはDAコンバータ部のデコーダDEC及びブランキング部のマスキングSSMASKに接続されている。なお、カウンタ部は、カウント終了後はソフトスタート機能を終了させる。また、カウンタ部のクロック発生器CLKは、後述するスイッチング周波数を決定する発振器OSCと兼用してもよい。DAコンバータ部は、デコーダDEC、抵抗R1~R6、MOSFETQ1~Q4及び基準電源Regから構成される。基準電源Regの両端には抵抗R1とR2が直列に接続されている。また、抵抗R3~R6の一方の端子と抵抗R1とR2の接続点に接続されている。各抵抗R3~R6の他方の端子には各MOSFETQ1~Q4のドレインとが各々接続されて直列回路を構成し、各MOSFETのソースがグランドに接続されている。また、抵抗R2の両端子と並列に抵抗R3~R6とMOSFETQ1~4の各直列回路が並列接続されている。また、MOSFETQ1~Q4のゲートは、各々デコーダDECの出力に接続されている。また、抵抗R1とR2との接続点は過電流保護回路のコンパレータOCP_COMPの非反転端子に接続されている。ブランキング部は、ブランキング発生器BLK、マスキング回路SSMASK、アンド回路ANDからなる。アンド回路ANDの一方のノット入力端子にブランキング発生器BLK、他方の入力端子にマスキング回路SSMASKが接続されている。ブランキング発生器BLKは遅延回路からなり、スイッチング周波数を決定する発振器OSCからのパルス信号の立ち上がりのみを遅延期間Td分遅らせる。また、マスキング回路SSMASKは、カウンタ部の出力a、b、cを監視して、所定の条件に揃った時点でアンド回路ANDへHレベルを出力する。すなわち、マスキング回路SSMASKは、ソフトスタート時間の終了時点でHレベルを出力する。また、ソフトスタート回路2とPWM制御部とは接続され、詳細を説明する。PWM制御部は、PWM制御回路、コンパレータFB_COMP、OCP_COMP、発振器OSCから構成されている。コンパレータFB_COMPの非反転端子には、FB端子を介してフォトカプラPC1のコレクタ端子とコンデンサCfとが接続されている。コンパレータFB_COMPとコンパレータOCP_COMPの反転端子は接続され、OCP端子を介してスイッチング素子Qのソースと抵抗Rsとの接続点に接続されている。ここで、抵抗Rsにはスイッチング素子Qのドレイン電流が流れるので、抵抗Rsの電圧降下にてスイッチング電流を検出する。コンパレータOCP_COMPの出力はオア回路ORの一方の端子に接続され、他方の端子は、ソフトスタート回路2のアンド回路ANDの出力に接続されている。PWM制御回路には、オア回路OR及びコンパレータFB_COMPの出力が接続されている。PWM制御回路は、発振器OSCのパルス信号に基づき駆動部のバッファBFへ出力するが、さらにオア回路OR及びコンパレータFB_COMPからの出力をオフトリガとして発振器OSCのパルス信号とアンドをとり、駆動部のバッファBFへ出力する。ソフトスタート回路2の抵抗R1とR2の接続点であるVOCPは、コンパレータOCP_COMPの非反転端子に接続されている。すなわち、VOCP電位は過電流検出回路の基準電圧となり、OCP端子電圧と比較される。OCP端子電圧がVOCP電位を超えるとコンパレータOCP_COMPの出力はLレベルとなるので、オア回路ORの出力はLとなり、PWM制御回路を介してスイッチング素子Qの駆動信号DRVをオフする。また、コンパレータFB_COMPは、FB端子電圧とOCP端子電圧とを比較し、OCP端子電圧が高くなった時点で、PWM制御回路を介してスイッチング素子Qの駆動信号DRVをオフする。オア回路ORの他方の端子には、ソフトスタート回路2のブランキング部のアンド回路ANDの出力が接続されている。ソフトスタート期間中のマスキング回路SSMASK出力はLレベル信号のため、ブランキング部のブランキング機能は働かない。ソフトスタート期間終了後は、ブランキング部からのHレベル信号によりスイッチング素子Qのターンオン時の期間tdは、コンパレータOCP_COMPからのLレベル信号をマスキングする。すなわち、スイッチング素子Qのターンオン時のサージ電流はブランキングされ、過電流検出によるスイッチング素子Qのターンオン直後にオフさせてしまう誤動作を防止できる。次に、図3を用いて、本実施例に係るソフトスタート回路1の各部動作について説明する。図3は、実施例に係る各部動作を説明するためのシーケンス図を示す。時刻t0において電源が投入されると、時刻taにてスイッチング素子Qのゲート駆動電圧VDRVが出力され、ドレイン電流Idが流れる。ドレイン電流Idは抵抗Rsで検出され、コンパレータOCP_COMPの非反転端子電圧VOCPと比較され、時刻tbにて抵抗Rsの電圧降下が非反転端子電圧VOCPに達し、ゲート駆動電圧VDRVは0Vになる。すなわち、ドレイン電流Idは、非反転端子VOCP電圧により制限されている。コンパレータOCP_COMPの非反転端子電圧VOCPは、ソフトスタート回路から供給され、図3のVOCPに示すように、時間の経過とともに徐々に上昇し時刻t5以降に一定電圧を保持している。従って、ドレイン電流Idは、ソフトスタート期間の間、徐々に増加し、時刻t5以降で最大電流値が設定される。すなわち、スイッチング電源の起動において、スイッチング素子Qに流れる電流を制限しながら増加させることで、スイッチング素子Qにストレスを与えることなく、より安全に起動させることができる。また、ドレイン電流Idの制限値を徐々に増加することにより、2次側電力供給も適切に行われるため、出力電圧の立ち上がり時間を最適に早くすることも可能になる。コンパレータOCP_COMPの非反転端子電圧VOCPは、DAコンバータ部で生成され、DAコンバータ部はカウンタ部のカウント出力により制御されている。カウンタ部は時刻t0にて、図示しないクロック発生器から出力されるクロックパルスのカウントが開始される。実施例では、カウンタが3つある直列接続構成例を示し、カウンタ毎の出力をa、b、cとして図3に図示している。時刻t0におけるカウンタの出力は全てLレベルからスタートし、時刻t1以降に次々とカウントアップされている。カウンタ毎の出力a、b、cはデコーダDECに入力され、時刻t0におけるデコーダDECの出力d、e、f、gは、全てHレベルからスタートとなっている。デコーダDECの出力d、e、f、gは、各々MOSFETQ1~Q4のゲートに接続されているので、MOSFETQ1~Q4はオン状態であり、各々MOSFETQ1~Q4と直列に接続されている抵抗R3~R4が抵抗R2と並列接続となる。ここで、コンパレータOCP_COMPの非反転端子電圧VOCPは、抵抗R2の端子間電圧でもある。時刻t0におけるコンパレータOCP_COMPの非反転端子からみた抵抗値は、抵抗R2~R6の合成抵抗値となり、もっとも低い値となる。時刻t1、t2、t3、t4、t5とカウンタ部のカウンタ出力によりデコーダDEC出力は、d~f出力毎にHレベル出力に切り替えていく。これにより、コンパレータOCP_COMPの非反転端子からみた抵抗値も徐々に高い抵抗値に切り替わるので、非反転端子電圧VOCPも徐々に上昇する。なお、図3で示したシーケンスの場合には、抵抗R3~R6の抵抗値は、R3<R4<R5<R6の抵抗比が必要である。図4に、実施例に係るブランキング動作を説明するための拡大シーケンス図を示す。カウンタ毎の出力a、b、cはブランキング部のマスク回路SSMASKにも接続されている。ブランキング部の機能は、スイッチング素子Qのターンオン時のドレイン電流のサージを過電流として扱い誤動作することを防止するもので、図4に示すように、ターンオンから期間tdの間だけ、過電流検出回路の動作をマスキングするものである。図3に示す、時刻t0~t5までのソフトスタート期間は、マスク回路SSMASKによりカウンタ出力を監視し、アンド回路ANDを介してLレベル出力をして、ブランキング機能を停止している。このソフトスタート期間のブランキング機能を停止することにより、スイッチング電源の起動時のサージを含むドレイン電流を制限し、ソフトスタートを確実に動作させ、信頼性の向上を図ることができる。以上の説明のように、本ソフトスタート回路によれば、スイッチング素子Qに流れる電流を制限しながら増加させることで、スイッチング素子Qにストレスを与えることなく、より安全に起動させることができる。また、ドレイン電流Idの制限値を徐々に増加することにより、2次側電力供給も適切に行われるため、出力電圧の立ち上がり時間を最適に早くすることも可能になる。さらに、ソフトスタート期間のブランキング機能を停止することにより、スイッチング素子Qに流れるサージ電流を確実に抑制することができ、信頼性の向上を図ることができる。また、本ソフトスタート回路によれば、時定数コンデンサを使用しないため、制御回路を集積化した場合には、外付けコンデンサ用のピンを削除することができる。以上、本発明の実施例の一例について説明したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形、変更が可能である。"