2次元状に配列された複数の画素と、時間の経過にともなって信号レベルが単調に変化する参照信号を生成する参照信号生成回路と、前記参照信号生成回路からの参照信号の出力に合わせてカウント動作を行うカウンター回路と、前記画素の列毎に配置され、前記画素から読み出された信号と前記参照信号生成回路により生成された前記参照信号とを比較する比較部と、前記画素の列毎に配置され、前記画素から読み出された信号に応じたデジタルデータを記憶する記憶部とを有し、アナログデジタル変換期間に、前記比較部の出力が反転しない場合には所定の値のデジタルデータが前記記憶部に記憶され、前記比較部の出力が反転した場合には反転したときの前記カウンター回路によるカウント値が前記記憶部に記憶されることを特徴とする固体撮像装置。前記カウンター回路によるカウント値、又は前記所定の値のデジタルデータのいずれを出力するか選択可能な選択回路を有することを特徴とする請求項1記載の固体撮像装置。前記記憶部は、前記アナログデジタル変換期間の前に前記所定の値のデジタルデータが書き込まれ、アナログデジタル変換期間中に前記比較部の出力が反転した場合に前記カウント値に更新されることを特徴とする請求項1又は2記載の固体撮像装置。前記記憶部は、前記画素のリセットレベルの信号をアナログデジタル変換したデジタルデータを記憶する第1の記憶部と、前記画素での光電変換後の画素信号をアナログデジタル変換したデジタルデータを記憶する第2の記憶部とを有することを特徴とする請求項1~3の何れか1項に記載の固体撮像装置。前記第1の記憶部に係る前記所定の値のデジタルデータと前記第2の記憶部に係る前記所定の値のデジタルデータとが異なることを特徴とする請求項4記載の固体撮像装置。前記所定の値のデジタルデータは、値が可変であることを特徴とする請求項1~5の何れか1項に記載の固体撮像装置。前記所定の値のデジタルデータは、アナログデジタル変換により得られるデジタルデータの最大値以上の値であることを特徴とする請求項1~6の何れか1項に記載の固体撮像装置。2次元状に配列された複数の画素と、時間の経過にともなって信号レベルが単調に変化する参照信号の出力に合わせてカウント動作を行うカウンター回路と、前記画素の列毎に配置され前記画素から読み出された信号と前記参照信号とを比較する比較部と、前記画素の列毎に配置され前記画素から読み出された信号に応じたデジタルデータを記憶する記憶部とを有する固体撮像装置の駆動方法であって、アナログデジタル変換期間の前に所定の値のデジタルデータを前記記憶部に書き込む工程と、アナログデジタル変換期間に前記比較部の出力が反転した場合に、前記カウンター回路によるカウント値に前記記憶部のデータを更新する工程とを有することを特徴とする固体撮像装置の駆動方法。ランプ型カラムADCを用いた固体撮像装置では、ランプ信号と基準信号又は画素信号との電位差が大きいと、所定のAD変換期間で比較処理が終了せず、いわゆるオーバーフローが起こり得る。オーバーフロー処理を行うために、特許文献1に記載の固体撮像装置は、オーバーフロー用余剰ビットを設けたり、桁上げのビットを設けたりしている。しかし、このオーバーフロー処理には、少なくとも列毎に1ビット分の回路を増やす必要があり、回路が複雑になり、回路面積の小面積化が期待できない。本発明の目的は、簡易な回路構成でオーバーフロー処理を実現することができる固体撮像装置及びその駆動方法を提供することである。本発明の固体撮像装置は、2次元状に配列された複数の画素と、時間の経過にともなって信号レベルが単調に変化する参照信号を生成する参照信号生成回路と、前記参照信号生成回路からの参照信号の出力に合わせてカウント動作を行うカウンター回路と、前記画素の列毎に配置され、前記画素から読み出された信号と前記参照信号生成回路により生成された前記参照信号とを比較する比較部と、前記画素の列毎に配置され、前記画素から読み出された信号に応じたデジタルデータを記憶する記憶部とを有し、アナログデジタル変換期間に、前記比較部の出力が反転しない場合には所定の値のデジタルデータが前記記憶部に記憶され、前記比較部の出力が反転した場合には反転したときの前記カウンター回路によるカウント値が前記記憶部に記憶されることを特徴とする。本発明によれば、AD変換期間中に比較部の出力が反転しない場合に、画素から読み出された信号に応じたデジタルデータを記憶する記憶部には所定の値のデジタルデータが記憶されるので、簡易な回路構成でオーバーフロー処理を実現することができる。以下、本発明の実施形態を図面に基づいて説明する。第1の実施形態本発明の第1の実施形態について説明する。図1は、第1の実施形態に係る固体撮像装置の回路構成例を示す概略図である。第1の実施形態に係る固体撮像装置は、画素部1、読み出し回路2、比較部3、記憶部4、水平走査回路5、ランプ信号源参照信号生成回路6、カウンター回路7、信号処理回路8、及び選択回路21を有する。画素部1は、光電変換素子を含む複数の画素を有し、それらが2次元状に行方向及び列方向に配列されている。画素部1の各列に対応して、列毎に読み出し回路2、比較部3、及び記憶部4が配置される。列毎に設けられる読み出し回路2、比較部3、及び記憶部4は、画素部1が有する画素からの画素信号をアナログデジタル変換するアナログデジタル変換回路を構成する。読み出し回路2は、画素部1から読み出される画素信号を出力する。比較部3は、読み出し回路2の出力と、ランプ信号源6で生成されランプ配線11を介して供給されるランプ信号とが入力される。比較部3は、読み出し回路2より出力される信号とランプ信号との電位の大きさを比較し、比較結果に応じてハイレベル又はローレベルの信号を出力する。したがって、比較部3は、読み出し回路2より出力される信号とランプ信号の電位の大小関係が反転する時に、ハイレベルからローレベル若しくはローレベルからハイレベルに出力を遷移させる。記憶部4は、対応する比較部3の出力と、書き込み許可パルスINTと、選択回路21の出力とが入力される。記憶部4は、対応する比較部3の出力の電位が反転するタイミング、又は書き込み許可パルスINTがハイレベルからローレベルに遷移するタイミングで、選択回路21の出力をデジタルデータとして記憶する。記憶部4に記憶されたデジタルデータは、水平走査回路5から出力される信号によって列毎に信号処理回路8に順次転送され、信号処理回路8で必要に応じ演算処理が施される。ランプ信号源参照信号生成回路6は、複数の比較部3に共通に接続され、参照信号であるランプ信号を生成する。ここで、ランプ信号は、時間の経過にともなって信号レベル信号の大きさが単調に変化する信号であり、例えば出力電位が時間の経過とともに単調減少若しくは単調増加する信号である。ここで、単調減少とは、前の時刻に対して電位が増加しなければ良く、時間の経過とともに電位が連続的に減少することのみならず、階段状に減少していくことも含む。単調増加についても同様である。単調減少と単調増加とを総称して単調変化とする。カウンター回路7は、複数列の記憶部4に共通に接続される。カウンター回路7は、カウント値を生成するためのクロックCLK及びカウンター動作イネーブルパルスCNT_ENが入力される。カウンター回路7は、カウンター動作イネーブルパルスCNT_ENがハイレベルであるときには、クロックCLKを用いてカウント動作を行い、カウント値を出力する。なお、カウンター回路7は、カウンター動作イネーブルパルスCNT_ENがローレベルであるときには、カウント動作を行わず、カウント値として0を出力する。選択回路21は、所定の値のデジタルデータD_DATA及びカウンター回路7の出力が入力される。選択回路21は、選択パルスSEL、SELbに応じて、デジタルデータD_DATA又はカウンター回路7より出力されるカウント値を出力するかが選択可能である。選択回路21は、選択パルスSELがハイレベルであり、かつ選択パルスSELbがローレベルである場合には、デジタルデータD_DATAを出力する。また、選択回路21は、選択パルスSELがローレベルであり、かつ選択パルスSELbがハイレベルである場合には、カウンター回路7からのカウント値を出力する。次に、第1の実施形態における固体撮像装置での動作通常動作及びオーバーフロー処理の動作について説明する。図2は、第1の実施形態に係る固体撮像装置での動作例を説明するタイミングチャートであり、画素行1行分の動作を説明するためのタイミングチャートを示している。まず、選択パルスSELがハイレベル選択パルスSELbがローレベルになる。これにより、選択回路21は、所定の値のデジタルデータD_DATAを出力する。続いて、選択パルスSELがハイレベルの状態で、書き込み許可パルスINTがローレベル→ハイレベル→ローレベルと駆動される。書き込み許可パルスINTがハイレベルからローレベルに遷移したときに、記憶部4は、選択回路21の出力、すなわちデジタルデータD_DATAを記憶する。その後に、選択パルスSELがローレベル選択パルスSELbがハイレベルになる。選択パルスSELがローレベルのときには、選択回路21は、カウンター回路7の出力を選択して出力する。ただし、カウンター動作イネーブルパルスCNT_ENがローレベルである期間は、カウンター回路7は、カウント動作を行わずにカウント値として0を出力するので、選択回路21からは値0が出力される。次に、アナログデジタル変換期間が開始され、カウンター動作イネーブルパルスCNT_ENがハイレベルになり、カウンター回路7がカウント動作を始める。カウンター動作イネーブルパルスCNT_ENがローレベルからハイレベルに変化するのとほぼ同じタイミングで、ランプ信号源6は、ランプ信号を生成して出力する。なお、図2において、ランプ信号源6の動作に必要な信号、例えばランプ信号を生成する等に必要な信号については省略している。そして、読み出し回路出力Aに示すように、読み出し回路2の出力電位がランプ信号における上限の電位と下限の電位との間にある通常動作の場合には、下記のように動作が行われる。ランプ信号源6から出力されるランプ信号の電位が読み出し回路2の出力電位より低くなった時に、比較部出力Aに示すように、比較部3の出力がローレベルからハイレベルへと遷移する。この比較部3の出力の電位が反転するタイミングで、記憶部4は、選択回路21の出力、すなわちカウンター回路7から出力されるカウント値をデジタルデータとして記憶する。例えば、カウント値がnnはデジタルデータであるときに比較部3の出力がローレベルからハイレベルへ遷移すると、比較が完了し、記憶部4には値nが書き込まれる図2に示す記憶部の記憶データA参照。次に、読み出し回路出力Bに示すように、読み出し回路2の出力電位がランプ信号における下限の電位より低くなった場合のオーバーフロー処理の動作について説明する。読み出し回路出力Bに示したような読み出し回路2の出力の場合には、ランプ信号の電位が読み出し回路2の出力電位より低くなることはないので、比較が完了せず比較部3の出力は、比較部出力Bに示すようにローレベルが維持される。したがって、記憶部4は、デジタルデータを上書き更新されることなく、書き込み許可パルスINTによって書き込まれたデジタルデータD_DATAの値を維持し続ける図2に示す記憶部の記憶データB参照。所定のアナログデジタル変換期間が終了すると同時にカウンター動作イネーブルパルスCNT_ENがローレベルになり、カウンター回路7はカウント動作を終了し、また、ランプ信号源6もランプ信号の生成を終了する。本実施形態ではデジタルデータD_DATAは、AD変換処理でとり得るデジタルデータの最大値Dmax、つまりカウンター動作イネーブルパルスCNT_ENがたち下がる直前にカウンター回路7が出力していたデジタルデータに設定している。よって、読み出し回路2の出力が読み出し回路出力Bに示したような場合には、記憶部の記憶データBに示すように、読み出し回路2の出力に対応するデジタルデータとしてデジタルデータD_DATA=Dmaxが記憶部4に保持されている。一方、通常動作の場合には、記憶部の記憶データAに示すように、読み出し回路2の出力をAD変換した結果であるデジタルデータnが記憶部4に保持されている。本実施形態によれば、読み出し回路2の出力電位がランプ信号より低く、アナログデジタル変換期間中に比較部3の出力がローレベルに維持される場合でも、簡易な回路構成かつ簡便なタイミング制御でオーバーフロー処理を行うことが可能となる。また、オーバーフロー処理に用いたデジタルデータD_DATAをDmax以上で適切な値に設定すれば、画素信号のデジタルデータとしてそのまま処理することも可能である。本実施形態によれば、従来のような桁上げのビットを用意する必要がなくなり、回路面積の小面積化が実現できる。なお、本実施形態では、記憶部4は、書き込み許可パルスINTがハイレベルからローレベルに遷移するときに、選択回路21の出力をデジタルデータとして記憶するとしているが、本発明はそれに限定されない。例えば、書き込み許可パルスINTがローレベルからハイレベルに遷移するときに、記憶部4が、選択回路21の出力をデジタルデータとして記憶するようにしてもよい。また、デジタルデータD_DATAとして設定される値は可変であってもよい。また、本実施形態では、ランプ信号は、時間の経過とともに電位が低くなる信号としているが、本発明はそれに限定されない。ランプ信号は、時間の経過とともに電位が大きくなる信号であってもよい。本実施形態では、ランプ信号の電位が読み出し回路の出力電位よりも高い場合に、比較部3の出力がハイレベルになる構成としたが、本発明はそれに限定されない。ランプ信号の電位が読み出し回路の出力電位よりも高い場合に、比較部3の出力がローレベルになる構成でもよい。いずれの場合にも、ランプ信号の電位と読み出し回路の出力電位との大小関係が反転するタイミングで選択回路21の出力を記憶部4が記憶すればよい。第2の実施形態次に、本発明の第2の実施形態について説明する。図3は、第2の実施形態に係る固体撮像装置の回路構成例を示す概略図である。この図3において、図1に示した構成要素と同様の機能を有する構成要素には同一の符号を付している。図3においては、本実施形態のオーバーフロー処理の実行に関係しない画素部1やランプ信号源参照信号生成回路6等は図示を省略している。図3において、2は読み出し回路、3は比較部、4は記憶部、7はカウンター回路、21は選択回路である。記憶部4は、画素のリセットレベルの信号をAD変換した後のデジタルデータNデータを記憶する第1の記憶部4Aと、光電変換後の画素信号をAD変換した後のデジタルデータSデータを記憶する第2の記憶部4Bとを有する。第1の記憶部4Aは、論理積演算回路AND回路31Aの出力と、書き込み許可パルスINTNと、選択回路21の出力とが入力される。AND回路31Aは、対応する比較部3の出力及び選択パルスMSELNが入力され、その論理積演算結果を出力する。第1の記憶部4Aは、AND回路31Aの出力の電位が反転するタイミング、又は書き込み許可パルスINTNがハイレベルからローレベルに遷移するタイミングで、選択回路21の出力をデジタルデータとして記憶する。また、第2の記憶部4Bは、AND回路31Bの出力と、書き込み許可パルスINTSと、選択回路21の出力とが入力される。AND回路31Bは、対応する比較部3の出力及び選択パルスMSELSが入力され、その論理積演算結果を出力する。第2の記憶部4Bは、AND回路31Bの出力の電位が反転するタイミング、又は書き込み許可パルスINTSがハイレベルからローレベルに遷移するタイミングで、選択回路21の出力をデジタルデータとして記憶する。選択回路21は、所定の値のデジタルデータDn_DATA、Ds_DATA、及びカウンター回路7の出力が入力される。選択回路21は、選択パルスSELn、SELs、SELbに応じて、デジタルデータDn_DATA、Ds_DATA、及びカウンター回路7より出力されるカウント値のいずれを出力するかが選択可能である。ここで、選択パルスSELn、SELsは、一方がハイレベルであるときには他方がローレベルであり、選択パルスSELn、SELsがともにローレベルのときには選択パルスSELbがハイレベルとなる。また、通常、デジタルデータDn_DATAの値とデジタルデータDs_DATAの値は異なる。選択回路21は、選択パルスSELnがハイレベルであり、かつ選択パルスSELsがローレベルである場合には、デジタルデータDn_DATAを出力する。また、選択回路21は、選択パルスSELsがハイレベルであり、かつ選択パルスSELnがローレベルである場合には、デジタルデータDs_DATAを出力する。また、選択回路21は、選択パルスSELn、SELsがともにローレベル、すなわち選択パルスSELbがハイレベルである場合には、カウンター回路7からのカウント値を出力する。次に、第2の実施形態における固体撮像装置での動作通常動作及びオーバーフロー処理の動作について説明する。図4は、第2の実施形態に係る固体撮像装置での動作例を説明するタイミングチャートであり、画素行1行分の動作を説明するためのタイミングチャートを示している。本実施形態では、画素のリセットレベルの信号と光電変換後の画素信号との両方をAD変換処理するので、図4には2回のAD変換について記載しており、カウンター動作イネーブルパルスCNT_EN信号がハイレベルであるときがAD変換期間に該当する。まず、リセットレベルの信号のAD変換動作について説明する。選択パルスSELnがハイレベル選択パルスSELs、SELbはローレベルになる。これにより、選択回路21は、リセットレベル信号用の所定の値のデジタルデータDn_DATAを出力する。続いて、選択パルスSELnがハイレベルの状態で、書き込み許可パルスINTNがローレベル→ハイレベル→ローレベルと駆動される。書き込み許可パルスINTNがハイレベルからローレベルに遷移したときに、記憶部4の第1の記憶部4Aは、選択回路21の出力、すなわちデジタルデータDn_DATAを記憶する。その後に、選択パルスSELnがローレベルになる。選択パルスSELn及びSELsがともにローレベルのときには、選択回路21は、カウンター回路7の出力を選択して出力する。ただし、カウンター動作イネーブルパルスCNT_ENがローレベルである期間は、カウンター回路7は、カウント動作を行わずにカウント値として0を出力するので、選択回路21からは値0が出力される。次に、カウンター動作イネーブルパルスCNT_ENがハイレベルになり、カウンター回路7がカウント動作を始める。カウンター動作イネーブルパルスCNT_ENがローレベルからハイレベルに変化するのとほぼ同じタイミングで、ランプ信号源は、ランプ信号を生成して出力する。そして、読み出し回路出力Aに示すように、読み出し回路2の出力電位がランプ信号における上限の電位と下限の電位との間にある通常動作の場合には、次のように動作を行う。ランプ信号の電位が読み出し回路2の出力電位より低くなった時に、比較部出力Aに示すように、比較部3の出力がローレベルからハイレベルへと遷移する。また、このとき選択パルスMSELNは、ハイレベルである。したがって、比較部3の出力がローレベルからハイレベルへと遷移すると、AND回路31Aの出力がローレベルからハイレベルへと遷移する。このAND回路31Aの出力の電位が反転するタイミングで、第1の記憶部4Aは、選択回路21の出力、すなわちカウンター回路7から出力されるカウント値をデジタルデータとして記憶する。例えば、カウント値がnnはデジタルデータであるときにAND回路31Aの出力がローレベルからハイレベルへ遷移すると、リセットレベルの信号に係る比較が完了し、第1の記憶部4Aに値nが書き込まれる図4に示す第1の記憶部の記憶データA参照。次に、読み出し回路出力Bに示すように、読み出し回路2の出力電位がランプ信号における下限の電位より低くなった場合のオーバーフロー処理の動作について説明する。読み出し回路出力Bに示したような読み出し回路2の出力の場合には、ランプ信号の電位が読み出し回路2の出力電位より低くなることはないので、比較が完了せず比較部3の出力は、比較部出力Bに示すようにローレベルを維持する。したがって、第1の記憶部4Aは、デジタルデータを上書き更新されることなく、書き込み許可パルスINTNで書き込まれたデジタルデータDn_DATAの値を維持し続ける図4に示す第1の記憶部の記憶データB参照。リセットレベル信号についての所定のアナログデジタル変換期間が終了すると同時にカウンター動作イネーブルパルスCNT_ENがローレベルになり、カウンター回路7はカウント動作を終了し、また、ランプ信号源もランプ信号の生成を終了する。本実施形態ではデジタルデータDn_DATAは、リセットレベル信号についてのAD変換処理でとり得るデジタルデータの最大値Dnmaxに設定している。デジタルデータDnmaxは、リセットレベル信号のアナログデジタル変換期間に該当するカウンター動作イネーブルパルスCNT_ENがたち下がる直前にカウンター回路7が出力していたデジタルデータに相当する。よって、読み出し回路2の出力が読み出し回路出力Bに示したような場合には、第1の記憶部の記憶データBに示すように、読み出し回路2の出力に対応するデジタルデータとしてデジタルデータDn_DATA=Dnmaxが第1の記憶部4Aに保持されている。一方、通常動作の場合には、第1の記憶部の記憶データAに示すように、読み出し回路2の出力をAD変換した結果であるデジタルデータnが第1の記憶部4Aに保持されている。次に、リセットレベル信号のAD変換動作終了後の画素信号のAD変換動作について説明する。画素信号の転送パルスPTXがハイレベルになり、光量に応じて画素部の画素に蓄えられた光電変換後の信号が読み出し回路2に転送され、読み出し回路2はその信号に応じた画素信号を出力する。画素信号の転送パルスPTXがローレベルになり、その後に選択パルスSELsがハイレベル選択パルスSELn、SELbはローレベルになる。これにより、選択パルスSELsがハイレベルの期間中は、選択回路21は、画素信号用の所定の値のデジタルデータDs_DATAを出力する。続いて、選択パルスSELsがハイレベルの状態で、書き込み許可パルスINTSがローレベル→ハイレベル→ローレベルと駆動される。書き込み許可パルスINTSがハイレベルからローレベルに遷移したときに、記憶部4の第2の記憶部4Bは、選択回路21の出力、すなわちデジタルデータDs_DATAを記憶する。その後に、選択パルスSELsがローレベルになる。選択パルスSELn及びSELsがともにローレベルのときには、選択回路21は、カウンター回路7の出力を選択して出力する。ただし、カウンター動作イネーブルパルスCNT_ENがローレベルであるため、選択回路21からは値0が出力される。次に、カウンター動作イネーブルパルスCNT_ENがハイレベルになり、カウンター回路7がカウント動作を始める。カウンター動作イネーブルパルスCNT_ENがローレベルからハイレベルに変化するのとほぼ同じタイミングで、ランプ信号源は、ランプ信号を生成して出力する。前述しているため、詳細な説明は省略するが、読み出し回路2の出力電位が読み出し回路出力Aに示すような場合の通常動作では、第2の記憶部4Bは、読み出し回路2の出力電位に応じたカウント値をデジタルデータとして記憶する。つまり、比較部出力Aに示すように、比較部3AND回路31Bの出力がローレベルからハイレベルへ遷移するタイミングで、第2の記憶部4Bは、選択回路21の出力、すなわちカウンター回路7から出力されるカウント値をデジタルデータとして記憶する。例えば、カウント値がssはデジタルデータであるとき、第2の記憶部4Bに値sが書き込まれる図4に示す第2の記憶部の記憶データA参照。次に、読み出し回路2の出力電位が読み出し回路出力Bに示すような場合のオーバーフロー処理の動作では、ランプ信号の電位が読み出し回路2の出力電位より低くなることはないので、第2の記憶部4Bはデジタルデータを上書き更新されることはない。したがって、第2の記憶部4Bは、書き込み許可パルスINTSで書き込まれたデジタルデータDs_DATAの値を維持し続ける図4の第2の記憶部4Bの記憶データB。光電変換後の画素信号についての所定のアナログデジタル変換期間が終了すると同時にカウンター動作イネーブルパルスCNT_ENがローレベルになり、カウンター回路7はカウント動作を終了し、また、ランプ信号源もランプ信号の生成を終了する。本実施形態ではデジタルデータDs_DATAは、画素信号についてのAD変換処理でとり得るデジタルデータの最大値Dsmaxに設定している。デジタルデータDsmaxは、画素信号のアナログデジタル変換期間に該当するカウンター動作イネーブルパルスCNT_ENがたち下がる直前にカウンター回路7が出力していたデジタルデータに相当する。よって、読み出し回路2の出力が読み出し回路出力Bに示したような場合には、第2の記憶部の記憶データBに示すように、読み出し回路2の出力に対応するデジタルデータとしてデジタルデータDs_DATA=Dsmaxが第2の記憶部4Bに保持されている。一方、通常動作の場合には、第2の記憶部の記憶データAに示すように、読み出し回路2の出力をAD変換した結果であるデジタルデータsが第2の記憶部4Bに保持されている。画素信号のAD変換動作終了後に、第1の記憶部4A及び第2の記憶部4Bから列毎に順次、記憶されたデジタルデータを読み出し、SデータからNデータを減算する。この減算により、画素信号からリセットレベルの信号を引くことが可能となる。なお、この減算を行う演算処理回路及び読み出し命令を行う処理回路等については、図3では図示を省略している。本実施形態によれば、読み出し回路2の出力電位がランプ信号より低く、比較部3の出力がローレベルに維持される場合でも、簡易な回路構成かつ簡便なタイミング制御でリセットレベル信号及び画素信号のオーバーフロー処理を行うことが可能となる。また、オーバーフロー処理に用いたデジタルデータDn_DATA、Ds_DATAを取り得る最大値以上で適切な値に設定すれば画素信号のデジタルデータとしてそのまま処理することができる。本実施形態によれば、従来のように桁上がりのビットを用意する必要がなくなり、回路面積の小面積化が実現できる。なお、本実施形態では、第1の記憶部4A及び第2の記憶部4Bは、書き込み許可パルスINTN、INTSがハイレベルからローレベルに遷移するときに、選択回路21の出力をデジタルデータとして記憶するとしているが、本発明はそれに限定されない。例えば、書き込み許可パルスINTN、INTSがローレベルからハイレベルに遷移するときに、第1の記憶部4A及び第2の記憶部4Bが、選択回路21の出力をデジタルデータとして記憶するようにしてもよい。また、デジタルデータDn_DATA、Ds_DATAとして設定される値は可変であってもよい。また、本実施形態では、ランプ信号は、時間の経過とともに電位が低くなる信号としているが、本発明はそれに限定されない。ランプ信号は、時間の経過とともに電位が大きくなる信号であってもよい。本実施形態では、ランプ信号の電位が読み出し回路の出力電位よりも高い場合に、比較部3の出力がハイレベルになる構成としたが、本発明はそれに限定されない。ランプ信号の電位が読み出し回路の出力電位よりも高い場合に、比較部3の出力がローレベルになる構成でもよい。いずれの場合にも、ランプ信号の電位と読み出し回路の出力電位との大小関係が反転するタイミングで選択回路21の出力を記憶部4が記憶すればよい。なお、前述した第1及び第2の実施形態では、カウンター回路7は、複数列の記憶部4に共通に接続されるようにしているが、本発明はこれに限定されるものではない。例えば、列毎にカウンター回路7を設けるようにしてもよい。ただし、カウンター回路7を複数列の記憶部4に共通に接続する構成の方が、列毎に選択回路21を設ける必要がなく、回路面積が小さくてすむため、得られる効果は顕著である。なお、前記実施形態は、何れも本発明を実施するにあたっての具体化のほんの一例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。