装置の第1のブート処理を完了させるために第1の不揮発性メモリの第1の部分からブートデータをロードし、該装置が該第1の不揮発性メモリの該第1の部分を上書きすることを可能とするために該第1の部分を解放し、該装置が低電力状態に移行する前に前記第1の不揮発性メモリにブートデータを書き込む、という各ステップからなり、該第1の不揮発性メモリに書き込まれた該ブートデータが、該装置の第2のブート処理が開始される場合に該第2のブート処理を完了させるために該第1の不揮発性メモリからロードされることになる、メモリ割当方法。前記解放ステップの前に前記ブートデータを第2の不揮発性メモリに格納するステップを更に含み、前記書き込みステップが、該第2の不揮発性メモリから前記第1の不揮発性メモリへ前記ブートデータを書き込む、請求項1に記載の方法。前記解放ステップが、キャッシュデータを格納するためのキャッシュとして前記第1の不揮発性メモリの前記第1の部分を使用するステップを含む、請求項1に記載の方法。前記書き込みステップの前に前記第1の不揮発性メモリにあるキャッシュデータを前記第2の不揮発性メモリに格納するステップを更に含む、請求項3に記載の方法。前記第1の不揮発性メモリが前記第2の不揮発性メモリよりも小さなアクセスタイムを有する、請求項1に記載の方法。前記第1の不揮発性メモリがフラッシュメモリを含み、前記第2の不揮発性メモリが磁気記憶媒体を含む、請求項5に記載の方法。前記第1及び第2のブート処理の少なくとも一方を完了させるために前記第1の不揮発性メモリからブートデータをロードすることができない場合に前記第2の不揮発性メモリから該ブートデータをロードするステップを更に含み、該ブートデータが、前記第2の不揮発性メモリからよりも前記第1の不揮発性メモリから一層速くロードすることが可能である、請求項1に記載の方法。装置の第1のブート処理を完了させるためのブートデータを第1の部分に格納するための第1の不揮発性メモリと、該第1の不揮発性メモリから該ブートデータがロードされた後に該第1の不揮発性メモリの前記第1の部分にキャッシュデータを書き込むためのキャッシュモジュールと、前記装置が低電力状態に移行する前に前記第1の不揮発性メモリに前記ブートデータを書き込むためのブートモジュールとを備えており、第2のブート処理が開始された場合に該第2のブート処理を完了させるために前記第1の不揮発性メモリから前記書き込まれたブートデータがロードされることになる、前記装置。前記ブートデータを格納するための第2の不揮発性メモリを更に備えており、前記ブートモジュールが、前記キャッシュモジュールが前記第1の不揮発性メモリの前記第1の部分にキャッシュデータを書き込む前に前記第2の不揮発性メモリに前記ブートデータを書き込み、該ブートモジュールが、該装置が低電力状態に移行する前に前記第2の不揮発性メモリにある前記ブートデータを前記第1の不揮発性メモリに書き込む、請求項8に記載の装置。前記キャッシュモジュールが、該装置が低電力状態に移行する前に前記第1の不揮発性メモリにあるキャッシュデータを前記第2の不揮発性メモリに格納する、請求項8に記載の装置。前記第1の不揮発性メモリがフラッシュメモリを含み、前記第2の不揮発性メモリが磁気記憶媒体を含み、前記第1の不揮発性メモリが前記第2の不揮発性メモリよりも小さなアクセスタイムを有する、請求項8に記載の装置。前記第1及び第2のブート処理の少なくとも一方を完了させるために前記第1の不揮発性メモリから前記ブートデータをロードすることができない場合に前記第2の不揮発性メモリから該ブートデータをロードする、請求項11に記載の装置。複数の命令を格納した持続性のマシン読み取り可能記憶媒体であって、該複数の命令が、装置のプロセッサにより実行された際に、該装置の第1のブート処理を完了させるために第1の不揮発性メモリの第1の部分からブートデータをロードし、該装置が該第1の不揮発性メモリの該第1の部分を上書きすることを可能とするために該第1の部分を解放し、該装置が低電力状態に移行する前に前記第1の不揮発性メモリにブートデータを書き込む、という各ステップを前記プロセッサに行わせるものであり、該第1の不揮発性メモリに書き込まれた該ブートデータが、該装置の第2のブート処理が開始される場合に該第2のブート処理を完了させるために該第1の不揮発性メモリからロードされることになる、持続性のマシン読み取り可能記憶媒体。前記プロセッサにより実行された際に、前記第1の不揮発性メモリの前記第1の部分が解放される前に、該第1の部分にあるブートデータを第2の不揮発性メモリに格納する、というステップを前記プロセッサに行わせる命令を更に含み、該ブートデータが該第2の不揮発性メモリから該第1の不揮発性メモリに書き込まれる、請求項13に記載の持続性のマシン読み取り可能記憶媒体。前記プロセッサにより実行された際に、前記第1及び第2のブート処理の少なくとも一方を完了させるために前記第1の不揮発性メモリからブートデータをロードすることができない場合に前記第2の不揮発性メモリから該ブートデータをロードする、というステップを前記プロセッサに行わせる命令を更に含み、前記ブートデータが、該第2の不揮発性メモリからよりも該第1の不揮発性メモリから一層速くロードすることが可能である、請求項14に記載の持続性のマシン読み取り可能記憶媒体。以下の説明では、本実施形態の完全な理解を提供するために特定の細部を提示する。しかし、当業者には理解されるように、該実施形態はかかる特定の細部を伴わなくとも実施することが可能である。例えば、不要な細部のために実施形態が不明確なものとならないようにするために複数のシステムをブロック図で示すことが可能である。別の例では、実施形態が不明確なものとなるのを回避すべく、周知のプロセス、構造、及び技術を不要な細部を伴うことなく示すことが可能である。コンピューティング装置は、ハードディスクドライブHDD等の低速記憶装置に加えて、フラッシュメモリ等の高速記憶装置を含むことが可能である。高速記憶装置は、低速記憶装置よりも低レイテンシを有することが可能なものである。コンピューティング装置は、より頻繁にアクセスされるデータを低速記憶装置ではなく高速記憶装置に格納することにより性能を向上させることが可能である。例えば、コンピューティング装置は、高速記憶装置をキャッシュとして使用すること又はブートデータを格納するために使用することが可能である。しかし、高速記憶装置は、コンピューティング装置により使用されている頻繁にアクセスされるデータの全てを格納するだけの十分な記憶容量を有していない可能性がある。このため、高速記憶装置の記憶容量は、コンピューティング装置の性能のボトルネックとして振る舞い得るものである。更に、高速記憶装置は一般に、一記憶単位につき低速記憶装置よりも遙かに高価なものであり、高速記憶装置の記憶容量は一般に増大させることができない。例えば、高速記憶装置からブートデータをロードすることによりコンピューティング装置をブートさせると、低速記憶装置からロードする場合とは対照的に、コンピューティング装置のブート時間を短縮することが可能となる。該ブートデータは、高速記憶装置の大きなパーセンテージを占有し得るものである。例えば、ブートデータは4ギガバイトGBとなり、及び高速記憶装置の記憶容量は16ギガバイトとなり得る。高速記憶装置の所定部分をブートデータのために予約することが可能であるが、該ブートデータのサイズは変動し得るものである。このため、該所定部分のサイズは伝統的に大きく設定され、その結果として高速記憶装置の記憶容量の一部が浪費されることになる。例えば、ブートデータは4GBであるが、前記所定部分は5GBであり、1GBの記憶容量が使用不能となる。更に、コンピューティング装置が頻繁にブートされない場合には、該所定部分の予約は、高速記憶装置の記憶容量を効率的に使用するものとはならない。一方、高速記憶装置全体をキャッシュとして使用可能とした場合には、ブートデータが時間と共に上書きされることになる。その結果として、コンピューティング装置は、次のブート時に高速記憶装置からブートデータをロードすることができなくなる。代替的に、コンピューティング装置は、次のブート時に低速記憶装置からブートデータをロードすることが可能である。本発明の実施形態は、頻繁にアクセスされるデータのために使用することができる高速記憶装置の記憶容量を増大させると共に、依然としてコンピューティング装置が該高速記憶装置からブートデータをロードすることを可能とするものである。例えば、コンピューティング装置は、高速記憶装置の一部からブートデータをロードし、次いで該高速記憶装置の該ブートデータを格納している部分を他のタイプのデータ例えばキャッシュデータを目的とするものにすることを可能にする。次いで、コンピューティング装置の電源が落とされる前に、次回のブート処理に備えて高速記憶装置にブートデータを再び書き込むことが可能である。図1Aは、ブートデータをロードするための装置100の例示的なブロック図である。該装置100の実施形態は、ノートブックコンピュータ、デスクトップコンピュータ、オールインワンシステム、スレートコンピューティング装置、ポータブルリーディング装置、ワイヤレス電子メール装置、及び携帯電話等を含むことが可能なものである。図1Aの実施形態では、装置100は、プロセッサ110、キャッシュモジュール120、ブートモジュール130、及び第1の不揮発性メモリ140を含む。該第1の不揮発性メモリ140は更に、第1の部分142を含む。、該プロセッサ110は、CPU、GPU、又は第1の不揮発性メモリ140からの命令の読み出し及び実行を行うのに適したマイクロプロセッサ及び/又は後述するモジュール120130の機能を実行するよう構成された電子回路とすることが可能である。該第1の不揮発性メモリ140は、電力が供給されていない場合であっても格納された情報を保持し続ける電子的、磁気的、光学的、又はその他の物理的な記憶装置といった、1つ以上の不揮発性のマシン読み取り可能記憶媒体とすることが可能である。該第1の不揮発性メモリ140の例として、ソリッドステートドライブSSD又はフラッシュメモリが挙げられる。モジュール120130の各々は、例えば、後述する機能を実施するための電子回路を含むハードウェア装置を含むことが可能である。追加的又は代替的に、各モジュールは、マシン読み取り可能記憶媒体例えば第1の不揮発性メモリ140上にエンコードされ、及びプロセッサ110により実行される、一連の命令として実施することが可能である。実施形態によっては、モジュール120130の一部をハードウェア装置として実施する一方、他のモジュールを実行可能命令として実施することが可能である。例えば、モジュール120130は、装置100上で実行しているオペレーティングシステムOSにより実行されているアプリケーションの一部として実施することが可能である。第1の不揮発性メモリ140は、第1の部分142にブートデータを格納することになる。該ブートデータは、該装置100の最初のブート処理を完了させるために使用されることになる。例えば、装置100の不活性状態例えばオフ状態からの電源投入時に、装置100は、初期命令セットリードオンリーメモリROM図示せずに格納されている命令等を最初に実行することが可能である。かかる命令に基づいて、装置100は、第1の不揮発性メモリ140第1の部分142等から別の場所ランダムアクセスメモリRAM図示せず等へブートデータをロードすることが可能である。該ブートデータは、装置100の電源投入に応じて実行されるべき命令プログラム及び/又はオペレーティングシステムOSの命令等及び/又はデータを含むことが可能である。一実施形態では、該ブートデータは、装置100上でオペレーティングシステムを起動させるために使用することが可能である。次いで、装置100は、該RAM上のブートデータを実行し及び/又は使用して、該装置100の最初のブート処理例えばOSの起動を完了させることが可能である。キャッシュモジュール120は、第1の不揮発性メモリ140の第1の部分142からブートデータがロードされた後、該第1の不揮発性メモリ140の該第1の部分142にキャッシュデータを書き込むことになる。該キャッシュデータは、再び使用され又は頻繁に使用され得るデータ例えば、アプリケーションファイル、ユーザ文書、及び/又はメタデータ等を含むことが可能である。例えば、ソフトウェア例えばOS、アプリケーション、又はウェブブラウザ、又はハードウェアプロセッサ110等、又は別のメモリが、キャッシュデータへの高速アクセスのために該キャッシュデータを第1の部分142に格納することが可能である。該キャッシュデータは、冗長タイプ又は非冗長タイプの情報とすることが可能である。冗長タイプの情報は、別の記憶場所から取り出された第1の部分142に格納されているリードオンリーデータとすることが可能である。この場合には、第1の部分142と該別の記憶場所との両方に格納された冗長タイプの情報の複製が存在することが可能である。非冗長タイプの情報は、第1の部分142のみに格納されるデータ例えば、ハードウェア、アプリケーション、又はユーザ等により修正され又は生成されるデータとすることが可能である。ブートモジュール130は、装置100が低電力状態に移行する前に第1の不揮発性メモリ140にブートデータを書き込むことになる。該低電力状態の例として、装置100が、電源オフ状態、休止状態、又はスリープ状態になることが挙げられる。例えば、装置100が低電力状態になるというOSからの指示を受信した際に、ブートモジュール130は、該装置100の電源が落ちる前に第1の部分142にブートデータを再び書き込むことが可能である。代替的に、ブートデータは、装置100の電源が落ちる前に第1の不揮発性メモリ140の別の部分に書き込むことが可能である。一実施形態では、OSは、ブートデータが第1の不揮発性メモリ140に成功裏に転送されたことの確認を例えばブートモジュール130から受信するまで、装置100の低電力状態への移行の完了を待機することが可能である。続いて、装置100の電源が投入された際に、第2のブート処理を開始することが可能である。上述した書き込まれたブートデータを第1の不揮発性メモリ140から再びロードして装置100の第2のブート処理を完了させることが可能である。このように、第1の不揮発性メモリ140におけるブートデータを格納する記憶場所例えば第1の部分142をキャッシュデータのために解放することにより、一層大量の頻繁に使用される情報を該第1の不揮発性メモリ140に格納することが可能となり、これにより装置の性能及び/又は処理速度が改善される。更に、装置100の電源断前に第1の不揮発性メモリ140にブートデータを書き戻すことにより、該装置100は、低速記憶装置からブートデータをロードする場合よりも高速にブートすることが可能となる。図1Bは、ブートデータをロードするための装置150のもう1つの例示的なブロック図を示している。図1Bの装置150は、プロセッサ110、キャッシュモジュール120、ブートモジュール130、及び第1の不揮発性メモリ140といった、図1Aの装置100と同様の構成要素を含んでいる。該第1の不揮発性メモリ140は同様に第1の部分142を含む。しかし、図1Bの装置150は更に、第2の不揮発性メモリ160を含む。該第2の不揮発性メモリ160は第2の部分162を含む。該第2の不揮発性メモリ160は、電力が供給されていない場合であっても格納された情報を保持し続ける電子的、磁気的、光学的、又はその他の物理的な記憶装置といった、1つ以上の不揮発性のマシン読み取り可能記憶媒体とすることが可能である。該第2の不揮発性メモリ160の例として、ハードディスクドライブHDD又はストレージドライブが挙げられる。該第2の不揮発性メモリ160は、第1の不揮発性メモリ140よりも大きなレイテンシ及び/又は容量を有することが可能である。例えば、第2の不揮発性メモリ160は、一層大きなアクセスタイムを有する磁気記憶媒体例えば、500ギガバイトGBのHDDとすることが可能であり、第1の不揮発性メモリ140は、一層小さなアクセスタイムを有するフラッシュメモリの類例えば、64GBのSDDとすることが可能である。該第2の不揮発性メモリ160もブートデータを格納することが可能である。例えば、ブートモジュール130は、キャッシュモジュール120が第1の不揮発性メモリ140の第1の部分142にキャッシュデータを書き込む前に、第2の不揮発性メモリ160例えば、第2の部分162にブートデータを書き込むことが可能である。こうして、ブートデータを保存することが可能となる。その後、ブートモジュール130は、装置150が低電力状態に入る前に、第2の不揮発性メモリ160にあるブートデータを、第1の不揮発性メモリ140例えば、第1の部分142に書き込むことが可能である。こうして、装置150は、上述のように、再び第1の不揮発性メモリ140からのブートデータにアクセスすることによりブートすることが可能となる。更に、第2の不揮発性メモリ160にあるブートデータのコピーをバックアップとして保持することが可能である。例えば、第1又は第2のブート処理を完了させるために第1の不揮発性メモリ140からブートデータをロードすることができない場合に該ブートデータを第2の不揮発性メモリ160からロードすることが可能である。例えば、ブートモジュール130が第1の不揮発性メモリ140に対するブートデータの書き戻しを完了する前に装置100の電源が遮断された場合又は第1の不揮発性メモリ140が誤動作した場合には、第1の不揮発性メモリ140からブートデータをロードすることができなくなる。第2の不揮発性メモリ160にあるブートデータのアドレス位置は、第1の不揮発性メモリ140上に格納することが可能である。その結果として、第1の不揮発性メモリ140からブートデータをロードすることができない場合に、装置150は、該第1の不揮発性メモリ140上に格納されている前記アドレス位置を読み出して、第2の不揮発性メモリ160にあるブートデータにアクセスすることが可能となる。随意選択的に、キャッシュモジュール120は、装置150が低電力状態に移行する前に第1の不揮発性メモリ140にあるキャッシュデータを第2の不揮発性メモリ160に格納することが可能である。例えば、キャッシュモジュール120は、ブートモジュール130が第1の部分142にブートデータを書き戻す前に、第1の部分142にあるキャッシュデータを第2の不揮発性メモリ160に待避することが可能である。こうして、該キャッシュデータを第2の不揮発性メモリ160に保存して第2のブート処理後に該キャッシュデータを再利用することが可能となる。そうではなく、キャッシュデータのコピーを第2の不揮発性メモリ160に待避しない場合には、該キャッシュデータは、ブートモジュール130により第1の部分142にブートデータが上書きされる際に失われることになる。装置100150の動作については図3A及び図3Bに関して一層詳細に説明する。図2は、ブートデータをロードするための命令を含むコンピューティング装置200の例示的なブロック図である。図2の実施形態では、コンピューティング装置200は、プロセッサ205、第1の不揮発性メモリ140、及びマシン読み取り可能記憶媒体210を含む。該マシン読み取り可能記憶媒体210は更に、ブートデータをロードするための命令212214216を含む。第1の不揮発性メモリ140は、第1の部分142を含み、図1A及び図1Bのものと同様のものとすることが可能である。コンピューティング装置200は、例えば、チップセット、ノートブックコンピュータ、スレートコンピューティング装置、ポータブルリーディング装置、ワイヤレス電子メール装置、携帯電話、又は前記命令212214216を実行することができる任意の他の装置とすることが可能である。特定の実施形態では、コンピューティング装置200は、メモリ、センサ、及びディスプレイといった更なる構成要素を含み又はそれらに接続することが可能なものである。例えば、コンピューティング装置200は、図1Bの第2の不揮発性メモリ160と同様の第2の不揮発性メモリ図示せずを含むことが可能である。代替的に、該第2の不揮発性メモリをマシン読み取り可能記憶媒体210の一部とすることが可能である。前記プロセッサ205は、少なくとも1つの中央処理装置CPU、少なくとも1つの半導体ベースのマイクロプロセッサ、少なくとも1つのグラフィクス処理装置GPU、マシン読み取り可能記憶媒体210内に格納されている命令の読み出し及び実行を行うのに適したその他のハードウェア、及びそれらの組み合わせとすることが可能である。該プロセッサ205は、ブートデータのロード処理を実行するために、命令212214216をフェッチし、デコードし、及び実行することが可能である。命令の読み出し及び実行を行う代わりに又はそれに加えて、プロセッサ205は、命令212214216の機能を実行するための複数の電子部品を含む、少なくとも1つの集積回路IC、他の制御ロジック、他の電子回路、又はそれらの組み合わせを含むことが可能である。前記マシン読み取り可能記憶媒体210は、実行可能命令を格納し又は記憶する任意の電子的、磁気的、光学的、又はその他の物理的な記憶装置とすることが可能である。このため、マシン読み取り可能記憶媒体210は、例えば、ランダムアクセスメモリRAM、EEPROMElectricallyErasbleProgrammableReadOnlyMemory、ストレージデバイス、CDROMCompactDiscReadOnlyMemory等とすることが可能である。この場合、該マシン読み取り可能記憶媒体210は持続性のものとすることができる。以下で詳述するように、マシン読み取り可能記憶媒体210には、ブートデータのロード処理を設定するための一連の実行可能命令をエンコードすることが可能である。更に、命令212214216は、プロセッサによる例えば該プロセッサの1つの処理要素又は複数の処理要素を介したそれらの実行時に、図3A及び図3Bのプロセス等のプロセスを該プロセッサに行わせることが可能である。例えば、ロード命令212は、装置の第1のブート処理を完了させるべく第1の不揮発性メモリ140の第1の部分142からブートデータをロードするためにプロセッサ205により実行することが可能なものである。解放命令214は、装置200が第1の不揮発性メモリ140の第1の部分142を上書きすることを可能にすべく該第1の部分142を解放するためにプロセッサ205により実行することが可能なものである。書き込み命令216は、装置200が低電力状態に移行する前に第1の不揮発性メモリ140第1の部分142等にブートデータを書き込むためにプロセッサ205により実行することが可能なものである。装置200が第2のブート処理を開始する場合には、該装置200の該第2のブート処理を完了させるために、前記書き込まれたブートデータが第1の不揮発性メモリ140からロードされることになる。前記マシン読み取り可能記憶媒体210はまた、第1の不揮発性メモリ140の第1の部分142が解放される前に該第1の部分142にあるブートデータを第2の不揮発性メモリに格納するための命令図示せずを含むことが可能であり、この場合、該ブートデータは、第2の不揮発性メモリから第1の不揮発性メモリ140へと書き込まれることになる。更に、マシン読み取り可能記憶媒体210は、第1及び第2のブート処理の少なくとも一方を完了させるために第1の不揮発性メモリ140からブートデータをロードすることができない場合に第2の不揮発性メモリからブートデータをロードするための命令図示せずを含むことが可能である。該ブートデータは、第2の不揮発性メモリからよりも速く第1の不揮発性メモリ140からロードすることが可能である。装置200の動作を図3A及び図3Bに関して一層詳細に説明する。図3A及び図3Bは、ブートデータをロードするための方法300の例示的なフローチャートである。該方法300の実行について装置150に関して以下で説明するが、該方法300を実行するために他の適当な構成要素例えば装置100又は装置200を使用することが可能である。更に、方法300を実行するための構成要素は、複数の装置例えば、入力装置及び出力装置と通信可能な状態にある処理装置にわたって分散させることが可能である。場合によっては、互いに協働する複数の装置を方法300を実行するための単一の装置とみなすことが可能である。方法300は、マシン読み取り可能記憶媒体例えば記憶媒体210上に格納された実行可能命令という形及び/又は電子回路という形で実施することが可能である。ブロック310で、装置150は、該装置150の第1のブート処理を完了させるために第1の不揮発性メモリ140の第1の部分142からブートデータをロードする。例えば、装置150は、装置150のOSのイメージを第1の不揮発性メモリ140から別のメモリ例えばRAMへロードするための命令にアクセスすることが可能である。該OSがロードされると、第1のブート処理を完了させることが可能となる。次いで、ブロック320で、装置150は、第1の不揮発性メモリ140の第1の部分142にあるブートデータを第2の不揮発性メモリへ格納する。次いで、ブロック330で、装置150は、該装置150が第1の不揮発性メモリ140の第1の部分142に上書きすることを可能とするために、該第1の部分142を解放する。該ブロック330での解放は、該装置150のキャッシュデータを格納するためのキャッシュとして第1の不揮発性メモリ140の第1の部分142を使用することを含むことが可能である。その後、装置150の電源が断たれる前に、ブロック340で、装置150は、第1の不揮発性メモリ140にあるキャッシュデータを第2の不揮発性メモリ160に格納する。該キャッシュデータは、例えば、装置150の第2のブート処理後に第1の不揮発性メモリ140の第1の部分142に戻すことにより、再利用することが可能となる。次いで、ブロック350で、装置150は、装置150が低電力状態へ移行する前に、第2の不揮発性メモリ160にあるブートデータを第1の不揮発性メモリ140へ書き込む。ブロック360で、装置150が低電力状態に移行した後に該装置150の第2のブート処理が開始されたか否かが判定される。第2のブート処理が発生していない場合には該方法300は終了する。そうでない場合には、ブロック370で、装置150は、該装置150の第2のブート処理を完了させるために第1の不揮発性メモリ140に書き込まれているブートデータをロードする。ブロック380で、該書き込まれているブートデータが第1の不揮発性メモリ140から成功裏にロードされたか否かを判定する。該書き込まれているブートデータが成功裏にロードされた場合には、方法300は終了する。そうでない場合には、ブロック390で、装置150は、第2の不揮発性メモリ160からブートデータをロードする。該ブートデータは、第2の不揮発性メモリ160より第1の不揮発性メモリ140から一層速くロードすることが可能である。上述したように、本実施形態は、装置のブート時に第1の不揮発性メモリからブートデータをロードすることを可能としつつ、使用可能なキャッシュ空間例えば、第1の不揮発性メモリのキャッシュ空間を増大させるための、方法及び/又は装置を提供するものである。このため、該実施形態は、装置のブート時間及びデータレイテンシを短縮することが可能となる。例えば、該実施形態は、装置の使用中に第2の不揮発性メモリにブートデータを格納し、次いで該装置が低電力状態に移行する前に該格納したブートデータを第1の不揮発性メモリへ書き戻すことが可能である。次回ブート時に、該ブートデータを該第1の不揮発性メモリから再びロードすることが可能となる。