"基板と、前記基板上に複数のIII-V族化合物半導体の層が積層された四角錐台状のメサと、前記メサの上面及び側面を覆うIII-V族化合物半導体のパッシベーション層と、を備える半導体素子。前記メサは、上面がIII-V族化合物半導体の{100}結晶面であり、側面がIII-V族化合物半導体の{110}結晶面であることを特徴とする請求項1に記載の半導体素子。前記パッシベーション層がInPであることを特徴とする請求項1又は2に記載の半導体素子。表面が{100}結晶面であるIII-V族化合物半導体の基板の前記表面上にマスク層を積層し、前記マスク層に前記基板の{001}結晶面に平行な辺及び{010}結晶面に平行な辺で囲まれた四角形の開口部を形成する開口部形成工程と、前記開口部に複数のIII-V族化合物半導体の層を積層し、上面が{100}結晶面且つ側面が{110}結晶面である四角錐台状のメサを形成するメサ構造形成工程と、前記メサの上面及び側面をIII-V族化合物半導体のパッシベーション層で覆うパッシベーション層形成工程と、を順に行う半導体素子製造方法。前記パッシベーション層形成工程で形成するパッシベーション層がInPであることを特徴とする請求項4に記載の半導体素子製造方法。前記メサ構造形成工程及びパッシベーション層形成工程では、各層をMOCVDで積層しており、前記メサ構造形成工程の成膜温度をパッシベーション層形成工程の成膜温度より高くすることを特徴とする請求項5に記載の半導体素子製造方法。しかし、素子のメサ側面が剥き出しとなりチャネルが形成されるため、長時間使用するとメサ側面リークが増え、暗電流が増大するという課題があった。そこで、本発明は、前記課題を解決するために、メサ側面のリークが増大することを防止し、長期間にわたって安定的な半導体素子及びその製造方法を提供することを目的とする。上記目的を達成するために、本発明に係る半導体素子は、メサの側面をパッシベーション層で覆うこととした。具体的には、本発明に係る半導体素子は、基板と、前記基板上に複数のIII-V族化合物半導体の層が積層された四角錐台状のメサと、前記メサの上面及び側面を覆うIII-V族化合物半導体のパッシベーション層と、を備える。本半導体素子は、メサ側面がパッシベーション層で覆われている。従って、本発明は、メサ側面のリークが増大することを防止し、長期間にわたって安定的な半導体素子を提供することができる。本発明に係る半導体素子の前記メサは、上面がIII-V族化合物半導体の{100}結晶面であり、側面がIII-V族化合物半導体の{110}結晶面であることを特徴とする。本半導体素子は、表面が{100}結晶面であるIII-V族化合物半導体の基板の前記表面上にマスク層を積層し、前記マスク層に前記基板の{001}結晶面に平行な辺及び{010}結晶面に平行な辺で囲まれた四角形の開口部を形成する開口部形成工程と、前記開口部に複数のIII-V族化合物半導体の層を積層し、上面が{100}結晶面且つ側面が{110}結晶面である四角錐台状のメサを形成するメサ構造形成工程と、前記メサの上面及び側面をIII-V族化合物半導体のパッシベーション層で覆うパッシベーション層形成工程と、を順に行う半導体素子製造方法で製造することができる。III-V族化合物半導体は、製造条件で成長方向を制御できる。このため、メサを形成する層の半導体の成長方向を積層方向とすることで、半導体層を四角錐台状に積層することができる。また、パッシベーション層の半導体を全ての方向に均等成長させることで、パッシベーション層をメサ側面に容易に成長させることができる。従って、本発明は、メサ側面のリークが増大することを防止し、長期間にわたって安定的な半導体素子の製造方法を提供することができる。本発明に係る半導体素子の前記パッシベーション層がInPであることを特徴とする。InPは、成長方向を温度で制御でき、パッシベーション層として容易にメサ側面に成長させることができる。具体的には、前記メサ構造形成工程及びパッシベーション層形成工程では、各層をMOCVD有機金属気相成長法:MOCVD:MetalOrganicChemicalVaporDepositionで積層しており、前記メサ構造形成工程の成膜温度をパッシベーション層形成工程の成膜温度より高くする。本発明は、メサ側面のリークが増大することを防止し、長期間にわたって安定的な半導体素子及びその製造方法を提供することができる。以下、具体的に実施形態を示して本発明を詳細に説明するが、本願の発明は以下の記載に限定して解釈されない。なお、本明細書及び図面において符号が同じ構成要素は、相互に同一のものを示すものとする。実施形態1図2は、半導体素子301を説明する素子の模式図である。図2aは上面図であり、図2bは断面図である。なお、本明細書では、基板1に対してp電極10側を上側又は上方向とし、基板1からp電極10の方向を縦方向、基板1に平行な方向を横方向として説明する。半導体素子301は、基板1と、基板1上に複数のIII-V族化合物半導体の層が積層された四角錐台状のメサ15と、メサ15の上面及び側面を覆うIII-V族化合物半導体のパッシベーション層7と、を備える。メサ15は、上面がIII-V族化合物半導体の{100}結晶面であり、側面がIII-V族化合物半導体の{110}結晶面であることを特徴とする。例えば、基板1はInP、n形コレクタ層2はn-InP、n形バッファ層3はn-InP、光吸収層4は低不純物濃度のInGaAs、p形光吸収層5はp-InGaAs、p形コンタクト層6はInGaAs、パッシベーション層7は低不純物濃度のInP、n形コンタクト層8はInGaAsPである。また、電極9はn電極、電極10はp電極、マスク11は絶縁膜のSiO2である。図4は、半導体素子301の製造方法を説明する図である。表面が{100}結晶面であるIII-V族化合物半導体の基板1の表面上にマスク層11を積層し、マスク層11に基板1の{001}結晶面に平行な辺及び{010}結晶面に平行な辺で囲まれた四角形の開口部21を形成する開口部形成工程工程1~3と、開口部21に複数のIII-V族化合物半導体の層3,4,5,6を積層し、上面が{100}結晶面且つ側面が{110}結晶面である四角錐台状のメサ15を形成するメサ構造形成工程工程4と、メサ15の上面及び側面をIII-V族化合物半導体のパッシベーション層7で覆うパッシベーション層形成工程工程5と、を順に行う具体的には、まず、工程1で基板1の上にn形コレクタ層2,n形コンタクト層8をプレーナ成長する。続いて工程2でマスク11をスパッタ等で形成し、オリエンテーションフラットOFに対して45°傾いた矩形の開口部21をマスク11に形成する。図3は、工程2で形成する開口部21を説明する図である。図3でウエハ23は基板1上にn形コンタクト層8とマスク11を積層したものであり、表面の検証面は{100}である。ウエハ23にHF系のウエットエッチング等で複数の開口部21を形成する。開口部21は矩形であり、各辺はOFに対して45°の角度を持つように形成する。基板1の表面が{100}結晶面であるとき、開口部21の各辺は{010}結晶面又は{001}結晶面に平行となる。続いて工程3で開口部21に現れているn形コンタクト層8をウエットエッチング等して除去する。そして、工程4で開口部21内にn形バッファ層3,光吸収層4,p形光吸収層5,及びp形コンタクト層6を順次成長する。このとき、III-V族化合物半導体の成長方向が縦方向となるように成長条件を制御することで四角錐台状のメサとすることができる。例えば、温度を成長条件とすることができる。開口部21に形成される四角錐台状のメサの上面は{100}結晶面となり、側面は{110}結晶面となる。{110}結晶面は、III族原子とV族原子が等価に表面に現れている面であり、それぞれの原子から表面に1本のボンドが出ている。このため、{110}結晶面の成長速度は、成長温度に依存することになる。一方、縦方向の{100}結晶面は、各原子から2本のボンドがでているため、成長速度はほとんど成長温度に依存せず、III族の供給律速となる。すなわち、高温の成長条件下例えば、580-700°Cでは、{110}結晶面におけるIII族原子へのV族原子吸着時間が短く、安定に滞在できず成長が連続しない。これは、III族原子のボンドが1本のため、V族原子との結合が弱く、V族原子がすぐに再脱離するためである。従って、高温の成長条件下では、III-V族化合物半導体は、メサの上面である{100}結晶面方向上方向には成長するが、{110}結晶面のメサ側面方向横方向にはほとんど成長せず、四角錐台が形成されることになる。続いてメサ15表面にパッシベーション層7を形成するが、パッシベーション層7はメサ15の側面にも成長させる必要がある。そこで、III-V族化合物半導体の成長方向を上方向及び横方向に均等に成長するように成長条件を制御する。具体的には、工程4より低温でIII-V族化合物半導体を成長させる。低温の成長条件下例えば、480-580°Cでは、{110}結晶面におけるIII族原子に安定してV族原子が吸着するため、次に吸着されるIII族原子が3個のV族原子のボンドで固相に容易に取り込まれる。このため、III-V族化合物半導体は横方向にも成長が連続する。従って、低温の成長条件下では、III-V族化合物半導体は、縦方向及び横方向に均等に成長し、メサ15の上面及び側面を覆うことができる。このように、半導体素子301の製造方法は、この二つの成長条件を使い分け、縦方向に半導体層を成長後、ワイドギャップのInPを均等方向に成長させてメサ全体を覆うことができる。最後に工程5で、マスク11及びパッシベーション層7の所定位置をエッチングして電極9,10を形成する。例えば、電極9は、Ti/Pt/AuAuが上の3層構造とする。p電極10は、Pt/Ti/Pt/AuAuが上の4層構造とする。本実施形態では、OFタイプのウエハを用いた場合の半導体素子の製造方法を説明したが、ノッチタイプのウエハを用いた場合も結晶面を考慮することで同様に半導体素子を製造することができる。"