チャネル形成領域、ソース領域、及びドレイン領域を有する半導体層と、島状のゲート電極とを備えた薄膜トランジスタを有し、前記ゲート電極は、第1配線と電気的に接続され、前記ソース領域又は前記ドレイン領域の一方は、第2配線と電気的に接続され、前記ソース領域又は前記ドレイン領域の他方は、島状電極を介して、画素電極と電気的に接続され、前記第1配線は、前記チャネル形成領域と重なり、前記第1配線は、前記第2配線と直交する方向に配置され、前記第2配線は、容量配線と平行かつ重なるように配置されたことを特徴とするフロント型プロジェクタ。チャネル形成領域、ソース領域、及びドレイン領域を有する半導体層と、島状のゲート電極とを備えた薄膜トランジスタを有し、前記ゲート電極は、第1配線と電気的に接続され、前記ソース領域又は前記ドレイン領域の一方は、第2配線と電気的に接続され、前記ソース領域又は前記ドレイン領域の他方は、島状電極を介して、画素電極と電気的に接続され、前記第1配線は、前記チャネル形成領域と重なり、前記第2配線は、前記島状電極と隔離するように配置され、前記第1配線は、前記第2配線と直交する方向に配置され、前記第2配線は、容量配線と平行かつ重なるように配置されたことを特徴とするフロント型プロジェクタ。チャネル形成領域、ソース領域、及びドレイン領域を有する半導体層と、島状のゲート電極とを備えた薄膜トランジスタを有し、前記ゲート電極は、第1配線と電気的に接続され、前記ソース領域又は前記ドレイン領域の一方は、第2配線と電気的に接続され、前記ソース領域又は前記ドレイン領域の他方は、島状電極を介して、画素電極と電気的に接続され、前記第1配線及び前記第2配線は、前記半導体層と重なり、前記第1配線は、前記第2配線と直交する方向に配置され、前記第2配線は、容量配線と平行かつ重なるように配置されたことを特徴とするフロント型プロジェクタ。チャネル形成領域、ソース領域、及びドレイン領域を有する半導体層と、島状のゲート電極とを備えた薄膜トランジスタを有し、前記ゲート電極は、第1配線と電気的に接続され、前記ソース領域又は前記ドレイン領域の一方は、第2配線と電気的に接続され、前記ソース領域又は前記ドレイン領域の他方は、島状電極を介して、画素電極と電気的に接続され、前記第1配線及び前記第2配線は、前記半導体層と重なり、前記第2配線は、前記島状電極と隔離するように配置され、前記第1配線は、前記第2配線と直交する方向に配置され、前記第2配線は、容量配線と平行かつ重なるように配置されたことを特徴とするフロント型プロジェクタ。請求項1乃至請求項4のいずれか一において、前記第2配線と、前記島状電極とは、同一層に形成されたことを特徴とするフロント型プロジェクタ。請求項1乃至請求項5のいずれか一において、前記第1配線は走査線であることを特徴とするフロント型プロジェクタ。請求項1乃至請求項6のいずれか一において、前記第2配線は信号線であることを特徴とするフロント型プロジェクタ。従来の画素構成を表1のデザインルールに従い19.2μm□の画素サイズで実施した従来例を図9に示す。走査線と容量配線の2本を各々連続的に形成する関係上、配線を2本走査線と容量配線平行に配置していることが特徴である。図9において、10は半導体膜、11は走査線、12は信号線、13は電極、14は容量配線である。なお、図9は、画素の上面図を簡略化したものであり、電極13に接続する画素電極及び電極13に達するコンタクトホールは図示していない。こうした上部電極容量配線/誘電体層ゲート絶縁膜/下部電極半導体膜による保持容量構成とした場合、画素の回路構成に必要な回路要素は全てゲート絶縁膜関連のものとなり、これらの要素素子は各画素中にほぼ平面的に配置される。このことから、規定の画素サイズの中で各画素の高開口率と大きな保持容量とを両方得るためには、画素の回路構成に必要な回路要素を効率よくレイアウトすることが不可欠である。このことは、回路要素が全てゲート絶縁膜関連のものであることからゲート絶縁膜の利用効率を向上することが不可欠と言い換えることができる。こうした観点から図9の例において画素の回路構成における平面レイアウト効率を表したものが図10である。図10中、21は単体画素領域、22は画素開口領域、23は保持容量領域、24はA領域、25はTFTの一部及びコンタクト領域を示している。図10では画素開口領域22の面積216.7μm2に対し、保持容量領域23の面積64.2μm2、TFT部及びコンタクト領域25の面積42.2μm2、A領域24の面積34.1μm2で構成されている。このA領域24はTFTのゲート電極として働いている領域を相互に接続する配線部及び走査線及び容量配線を平行に配置していることに起因する走査線及び容量配線の分離領域であり、A領域のゲート絶縁膜は本来の機能を与えられておらず、レイアウト効率を低下させる原因となっている。さらに、上記構造の場合、容量配線抵抗に対する要求が厳しくなる問題がある。通常の液晶表示装置駆動では、各走査線に接続されている複数の各画素に走査線方向で連続的に点順次駆動の場合、または同時に映像信号の電位の書き込みが行われる。この際、上記の画素構成では容量配線が走査線に平行に配置されている関係上、各走査線に接続されている複数の画素が共通の容量配線に接続されているため、該当する容量配線には画素書き込み電流に対応する対向電流が複数画素分、連続的にまたは同時に流れることになり、容量配線の電位変動による表示品質の低下を避けるためには容量配線抵抗を十分に下げておく必要がある。しかし、容量配線抵抗の低抵抗化のために線幅を広げることは保持容量の占める面積を拡大する一方、画素の開口率を損なってしまっていた。本発明は上述の問題に設計側から解決策を与えるものであり、高い開口率を得ながら十分な保持容量Csを確保し、また同時に容量配線の負荷を時間的に分散させて実効的に低減する事により、高い表示品質をもつ液晶表示装置を提供するものである。本明細書で開示する発明の構成は、絶縁表面上に半導体膜と、前記半導体膜上に第1絶縁膜ゲート絶縁膜と、前記第1絶縁膜上にゲート電極及び第1配線容量配線と、前記ゲート電極及び前記第1配線上に第2絶縁膜と、前記第2絶縁膜上に前記ゲート電極と接続する第2配線走査線と、前記第2配線上に第3絶縁膜とを有した半導体装置であり、前記第2絶縁膜を介して前記第1配線と前記第2配線とが重なっていることを特徴とし、前記第2絶縁膜を介して前記第1配線と前記第2配線とが重なっている領域には、前記第2の絶縁膜を誘電体とする保持容量が形成される。また、他の発明の構成は、絶縁表面上に半導体膜と、前記半導体膜上に第1絶縁膜ゲート絶縁膜と、前記第1絶縁膜上にゲート電極及び第1配線容量配線と、前記ゲート電極及び前記第1配線上に第2絶縁膜と、前記第2絶縁膜上に前記ゲート電極と接続する第2配線走査線と、前記第2配線上に第3絶縁膜とを有した半導体装置であり、前記第1絶縁膜を介して前記第1配線と前記半導体膜とが重なっていることを特徴とし、前記第1絶縁膜を介して前記第1配線と前記半導体膜とが重なっている領域には、前記第1の絶縁膜を誘電体とする保持容量が形成される。また、上記構成においても前記第2絶縁膜を介して前記第1配線と前記第2配線とが重なっており、前記第2絶縁膜を介して前記第1配線と前記第2配線とが重なっている領域には、前記第2の絶縁膜を誘電体とする保持容量が形成される。また、上記各構成において、前記半導体膜のうち、前記第1絶縁膜を介して前記第1配線と重なる領域には、導電型を付与する不純物元素が添加されている。また、上記各構成において、前記第1配線は、前記第2配線とは直交する方向に配置されていることを特徴としている。また、上記各構成において、前記第3絶縁膜上に前記半導体膜と接する第3配線信号線が設けられていることを特徴とし、前記半導体膜のうち、前記第3配線と接する領域は、ソース領域またはドレイン領域である。また、上記各構成において、前記半導体膜と電気的に接続する画素電極が設けられている。また、上記各構成において、前記第1配線は、前記第3配線と平行な方向に配置されている。また、上記各構成において、前記ゲート電極は、前記走査線と異なる層に形成されている。また、上記各構成において、前記ゲート電極は、島状にパターニングされている。また、上記構造を実現するための発明の構成は、基板上に島状の半導体膜を形成し、前記島状の半導体膜上に第1絶縁膜ゲート絶縁膜を形成し、島状のゲート電極及び容量配線を形成し、前記ゲート電極及び容量配線を覆う第2絶縁膜を形成し、前記第2絶縁膜に選択的なエッチングを施して、前記ゲート電極に達する第1コンタクトホールを形成し、前記第2絶縁膜上に前記ゲート電極と接する走査線を形成し、前記走査線上に第3絶縁膜を形成し、前記第3絶縁膜に選択的なエッチングを施して、前記半導体膜に達する第2コンタクトホールを形成し、前記半導体膜と電気的に接続する信号線を形成することを特徴とする半導体装置の作製方法である。上記構成において、前記半導体膜上に第1絶縁膜を形成した後、前記走査線と重なる前記第2絶縁膜を部分的に薄くすることが好ましい。本発明により、従来では走査線内の配線領域及び走査線容量配線分離領域として使われていた領域を保持容量として使うことができること、また各走査線に接続されている複数の画素が各々独立した容量配線を持つ構成になることにより各画素は隣接画素と連続的、又は同時に信号書き込みが行われる場合にも隣接画素の書き込み電流の影響を受けず、さらに各容量配線は電流負荷が時間的に分散される事から実効負荷が低減、容量配線抵抗への要求が緩和される。従って、本発明を用いた液晶表示装置によれば、高い開口率と各画素内に十分な表示信号電位保持容量を併せ持つ液晶表示素子が得られ、装置の小型化、省電力化を達成しながら良好な表示画像を得る事ができる。本願発明の実施形態について、以下に説明する。本発明は、開口率を向上させるとともに保持容量の増大を図るため、ゲート電極と異なる層に走査線を形成し、その走査線を上部電極として保持容量を形成することを特徴としている。本明細書中において、ゲート電極は、島状にパターニングされており、第2絶縁膜に形成されたコンタクトホールを通じて第2絶縁膜上の走査線と接続している。本発明において、保持容量は、下部電極を半導体膜とし、誘電体を第1絶縁膜ゲート絶縁膜とし、上部電極を容量配線とした構成となっている。第1絶縁膜を介して容量配線と重なる領域は、ソース領域やドレイン領域と同様にして低抵抗化することが望ましい。また、容量配線と接して重なる第1絶縁膜の一部を薄膜化して保持容量の増大を図るとよい。また、本発明において、図1に示したようにゲート電極104の上層に走査線107を形成し、ゲート電極上に接する第2絶縁膜106を誘電体として容量を形成する。この容量は、下部電極を容量配線105とし、誘電体を第2絶縁膜106とし、上部電極を走査線107とした構成となっている。また、本発明は従来容量配線が走査線と平行と異なり、図3aに示したように容量配線105が信号線109、111と平行になるよう配置されている。従って、駆動方式から各走査線に対応する画素には連続的に映像信号の書き込みが行われるが、この際該当する各画素はそれぞれ独立した容量配線に容量的に接続されているため隣接画素の書き込み電流による容量配線電位の変動を回避でき、良好な表示画像を得る事ができる。また、同じ理由により容量配線抵抗への要求性能が緩和されるため容量配線の配置やサイズ、膜厚の設計自由度が増し、また容量配線材料の選択の幅が広がることにより設計上の難度及び製造上の難度が下がり、より高い製造歩留まりを得ることにも繋がる。以上の構成でなる本願発明について、以下に示す実施例でもってさらに詳細な説明を行うこととする。以下、本発明の実施例を投写型の点順次駆動の液晶表示装置を一例にとり図1を用いて説明する。TFTをスイッチング素子として用いるアクティブマトリクス型液晶表示装置は、画素電極がマトリクス状に配置された基板TFT基板と、対向電極が形成された対向基板とを液晶層を介して対向配置した構造となっている。両基板間はスペーサ等を介して所定の間隔に制御され、表示領域の外周部にシール材を用いることで液晶層を封入している。図1は、本実施例の液晶表示装置の概略を示す断面構造図である。図1において、101は基板TFT基板、102は半導体膜、103はゲート絶縁膜第1絶縁膜、104はゲート電極、105は容量配線、106は第2絶縁膜、107は走査線、108は第3絶縁膜、109、111は信号線から分岐された電極及び信号線、110は画素電極に接続する電極である。なお、本明細書中において電極とは、配線の一部であり、他の配線との電気的接続を行う箇所、または半導体層と交差する箇所を指す。従って、説明の便宜上、配線と電極とを使い分けるが、電極という文言に配線は常に含められているものとする。なお、本明細書中では、TFTスイッチング素子を、102~110で示した部分と定義している。また、109及び110においては、配線から分岐された電極であっても、配線であってもよい。また、112はTFTを覆う第4絶縁膜、113はTFTの光劣化を防ぐ遮光膜、114は第5絶縁膜、115は、TFTと接続された画素電極、116は液晶層117を配向させる配向膜である。また、図1においては、対向基板120に、対向電極119と、配向膜118とを設けたが、必要に応じて遮光膜やカラーフィルタを設けてもよい。この基板101は、図2に示されるように表示領域201と、その周辺に形成される走査線駆動回路202、信号線駆動回路203を備えている。走査線駆動回路202は、走査信号を順次転送するシフトレジスタによって主に構成されている。また、信号線駆動回路203は、シフトレジスタとシフトレジスタ出力に基づいて入力される映像信号をサンプリングした後、保持し信号線を駆動するサンプルホールド回路により主に構成されている。表示領域201には走査線駆動回路202に接続され互いに平行に所定の間隔で配置された複数の走査線ゲート配線207と、信号線駆動回路203に接続され互いに平行に所定の間隔で配置された複数の信号線208とが交差して配置されており、その交差するそれぞれの位置にTFTを配置するとともに、走査線と信号線とで区画される各領域に画素電極が配置されている。この構成から各画素電極はマトリクス状の配置となる。また、GND接地または固定電位に接続された複数の容量配線209が、信号線208と平行に設けられている。なお、図2においては、簡略化のため信号線、走査線、及び容量配線を数本しか図示していない。以下、図1に示した半導体装置の作製工程を簡略に示す。なお、説明には図3a、図3b、及び図4も用いる。まず、基板101にはガラス基板の他に、石英基板、プラスチック基板を用いることができる。ガラス基板を用いる場合には、ガラス歪み点よりも10~20°C程度低い温度であらかじめ熱処理しておいても良い。また、基板101のTFTを形成する表面に、基板101からの不純物拡散を防ぐために、酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜などの絶縁膜から成る下地膜を形成するとよい。次に、25~80nm好ましくは30~60nmの厚さの半導体膜をプラズマCVD法やスパッタ法等の公知の方法で形成し、所望の形状にパターニングされた半導体膜103を形成する。本実施例では、プラズマCVD法で非晶質シリコン膜を50nm程度の厚さに成膜し、公知の方法により結晶化の工程を行って結晶質シリコン膜poly-Siを形成した後、島状にパターニングを施した。本実施例では、結晶質シリコン膜poly-Siを用いたが、半導体膜であれば特に限定されない。なお、本明細書中において、半導体膜とは、単結晶半導体膜、結晶質半導体膜poly-Si等、非晶質半導体膜a-Si等、または微結晶半導体膜を指しており、さらにシリコンゲルマニウム膜などの化合物半導体膜をも含められている。次いで、プラズマCVD法、またはスパッタ法等で形成されるシリコンを含む絶縁膜、又は半導体膜Si膜等の熱酸化で形成される酸化膜を用いて第1絶縁膜ゲート絶縁膜103を形成する。この第1絶縁膜103は、必要に応じて二層あるいは三層といった複数の層から成る積層構造としても良い。次いで、第1絶縁膜103上に導電膜を形成し、パターニングを施すことによりゲート電極104及び容量配線105を形成する。ゲート電極104及び容量配線105は、導電型を付与する不純物元素がドープされたpoly-SiやWSiXX=2.0~2.8、Al、Ta、W、Cr、Mo等の導電性材料及びその積層構造により300nm程度の膜厚で形成される。また、ゲート電極104及び容量配線105は単層で形成しても良いが、必要に応じて二層あるいは三層といった複数の層から成る積層構造としても良い。次いで、各島状の半導体膜104を用いて映像信号書き込みスイッチの機能を得るTFTを構成するため、半導体膜104に選択的にn型またはp型を付与する不純物元素リンまたはボロン等を公知の技術イオンドープ法、イオン注入法等を用いて添加して、低抵抗のソース領域及びドレイン領域と、低抵抗領域を形成する。この低抵抗領域はドレイン領域と同様に不純物元素代表的にはリンまたはボロンを添加して低抵抗化されている半導体膜の一部である。なお、選択的に不純物元素を添加する工程順序は特に限定されず、例えば、第1絶縁膜形成前、ゲート電極形成前、またはゲート電極形成後であればよい。加えて、LDD領域やオフセット領域を回路に応じて形成する構成としてもよい。なお、簡略化のために、各領域の図示は行っていない。こうして、ソース領域とドレイン領域とに挟まれたチャネル形成領域が形成される。各画素のチャネル形成領域上には第1絶縁膜102を介してゲート電極104が島状に配置される。低抵抗領域上には容量配線がそれぞれ配置されている。また、容量配線は信号線方向に各画素連続的に配置されており、表示領域外で電気的に接地、または固定電位に接続されている。また、本実施例においては、容量の増加を図るため、容量配線を形成する前に容量配線と接する第1絶縁膜102の一部を薄膜化した。次いで、ゲート電極及び容量配線を覆う第2絶縁膜106を形成する。この第2絶縁膜106は、プラズマCVD法、またはスパッタ法等で形成されるシリコンを含む絶縁膜を用いる。また、この第2絶縁膜106は、酸化シリコン膜、酸化窒化シリコン膜、窒化シリコン膜、またはこれらを組み合わせた積層膜で形成すれば良い。次いで、第2絶縁膜106に選択的なエッチングを施して島状のゲート電極に達する第1コンタクトホールを形成する。次いで、第2絶縁膜106上に導電膜を形成し、パターニングを施すことにより走査線107を形成する。この走査線107は、第2絶縁膜106に形成された第1コンタクトホールを通じて各島状のゲート電極と接続され、チャネル形成領域の周辺を遮光するように配置する。走査線107は、WSiX、W、Cr、Al等の遮光性を持つ導電性材料膜、又はWSiX/poly-Siの積層膜を用いて100nm程度の膜厚で形成する。また、走査線107は走査線駆動回路に接続される。次いで、走査線を覆う第3絶縁膜108を形成する。この第3絶縁膜108は、有機絶縁物材料膜、酸化シリコン膜、酸化窒化シリコン膜、窒化シリコン膜、またはこれらを組み合わせた積層膜で形成すれば良い。次いで、第1絶縁膜103、第2絶縁膜106、及び第3絶縁膜108に選択的なエッチングを施して半導体膜ソース領域、またはドレイン領域に達する第2コンタクトホールを形成する。次いで、第3絶縁膜108上にAl、W、Ti、TiNを主成分とする膜、またはそれらの積層構造を有する導電膜膜厚:500μmを形成し、パターニングを施すことにより信号線109、111と、後に形成される画素電極と接続するための島状の電極110を形成する。信号線109は、半導体膜に達する第2コンタクトホールを通じてソース領域あるいはドレイン領域と接続する。同様に島状の電極110は、半導体膜に達する第2コンタクトホールを通じてソース領域あるいはドレイン領域と接続する。また、島状の電極110は、信号線109、111と隔離して配置される。ただし、信号線と島状の電極とがどちらもソース領域に接続されることはない。同様に、信号線と島状の電極とがどちらもドレイン領域に接続されることはない。この段階での画素上面図が図3aに相当し、図3a中のA-A’点線に沿って切断した概略断面構造図が図4aに相当し、図3a中のB-B’点線に沿って切断した概略断面構造図が図4bに相当する。各図の同一の部位においては同じ符号を用いている。次いで、信号線及び島状の電極を覆う第4絶縁膜112を形成する。この第4絶縁膜112は、有機絶縁物材料膜、酸化シリコン膜、酸化窒化シリコン膜、窒化シリコン膜、またはこれらを組み合わせた積層膜で形成すれば良い。次いで、第4絶縁膜112上にTi、Al、W、Cr、または黒色樹脂等の高い遮光性を持つ膜を所望の形状にパターニングして遮光膜113を形成する。この遮光膜113は画素の開口部以外を遮光するように網目状に配置される。本実施例において、遮光膜113は電気的にフローティングとなるが遮光膜材料に低抵抗膜を選んだ場合、表示部の外側で遮光膜を任意の電位に制御する事も可能である。次いで、遮光膜113上に第5絶縁膜114を形成する。この第5絶縁膜114は、有機絶縁物材料膜で形成すれば良い。なお、第5絶縁膜114を有機絶縁物材料で形成することにより、表面を良好に平坦化させることができる。また、有機樹脂材料は一般に誘電率が低いので、寄生容量を低減するできる。しかし、吸湿性があり保護膜としては適さないので、酸化シリコン膜、酸化窒化シリコン膜、窒化シリコン膜などと組み合わせた積層構造としても良い。次いで、第4絶縁膜112及び第5絶縁膜114に選択的なエッチングを行ない、島状の電極110に達する第3コンタクトホールを形成する。次いで、ITO等の透明導電体膜を形成し、パターニングを施すことにより画素電極115を形成する。画素電極115は、島状の電極110に達する第3コンタクトホールを通じて島状の電極110と接続する。各画素電極はそれぞれ独立に且つ画素開口部を覆うように配置される。以上のような作製工程を用い、さらに従来とほぼ同じ表1のデザインルール及び画素サイズに従い、図3bに示したように配線、半導体膜、コンタクトホール等を配置することによって、226.8μm2の画素開口領域300の面積と保持容量領域301a、301bの面積83.4μm2が得られた。なお、図3bには、画素電極との第3コンタクトホール303の配置を示した。TFT部及びコンタクト領域302の面積は従来例ともほとんど同じであり、従来、走査線/信号線分離領域及びTFTのゲート接続配線領域として無駄に使われていた面積A領域が本構成では画素開口部と保持容量部に転換された事が分かる。このように限られた画素領域を効率よく利用することにより高い開口率と大きな保持容量面積が両立できた。また、本構成によれば、駆動方式から各走査線に対応する画素には連続的に映像信号の書き込みが行われるが、この際該当する各画素はそれぞれ独立した容量配線に容量的に接続されているため隣接画素の書き込み電流による容量配線電位の変動を回避でき、良好な表示画像を得る事ができる。また、同じ理由により容量配線抵抗への要求性能が緩和されるため容量配線の配置やサイズ膜厚の設計自由度が増し、また容量配線材料の選択の幅が広がることにより設計/製造上の難度が下がり、より高い製造歩留まりを得ることにも繋がる。また、本実施例では便宜上、遮光膜を備えた構成としたが、走査線に高い遮光性を持つ材料を適用することで本来遮光するべき画素開口部以外の領域及び島状Si膜のチャネル形成領域周辺部を走査線と信号線で完全に遮光するようレイアウトできることから、上部遮光膜を備えない構造として製造工程を簡略化することもできる。本実施例は、上述の実施例1の構成において第1絶縁膜上に形成される走査線の形成工程と同時に各画素に島状の電極第2電極を走査線と分離された配置で追加形成したものである。図5aに本実施例の画素上面図を示し、図5a中のC―C’点線での断面図を図5bに示した。なお、実施例1とは、第2電極の有無が異なるだけであるので同じ部位には同じ符号を使っている。図5a及び図5bに示すように、この第2電極501は第1絶縁膜に開口されたコンタクトホールを介して島状Si膜102に形成されたソース領域に電気的に接続する。また、第2電極501が容量配線と重なるように配置されている。こうした構成とすることで、上部電極を第2電極501とし、誘電体を第1絶縁膜とし、下部電極を容量配線とすることで第2の保持容量を形成でき、より映像信号保持特性を向上できる。また、表示装置の小型化を進めることもできる。また、本実施例において形成した第2電極501と容量配線とが重なる領域は、平面上では第1の容量電極領域に重なっており、また島状Siへのコンタクトホール領域は画素電極線とソース領域を接続するコンタクトホール領域に平面上重なるように配置することができるため、開口率を損なうことはない。こうした構成により本実施例では実施例1と同じ226.8μm2の画素開口部と第1保持容量面積83.4μm2に加えて第2の保持容量面積45.0μm2を得ている。本実施例では、実施例1に示したアクティブマトリクス型液晶表示装置の構成を図6の斜視図を用いて説明する。なお、実施例1と対応する部分は、同じ符号を用いている。図6においてアクティブマトリクス基板は、基板101上に形成された、画素部801と、走査線駆動回路802と、信号線駆動回路803とその他の信号処理回路とで構成される。画素部には画素電極115と接続する画素TFT800と第1の保持容量200及び第2の保持容量201が設けられ、画素部の周辺に設けられる駆動回路はCMOS回路を基本として構成されている。また、容量線は信号線と平行な方向に設けられ、第1の保持容量200の上部電極、または第2の保持容量201の下部電極として機能している。また、容量線は接地または固定電位に接続する。走査線駆動回路802と信号線駆動回路803からは、それぞれ走査線107と信号線109が画素部に延在し、画素TFT800に接続している。また、フレキシブルプリント配線板FlexiblePrintedCircuit:FPC804が外部入力端子805に接続していて画像信号などを入力するのに用いる。FPC804は補強樹脂によって強固に接着されている。そして接続配線806、807でそれぞれの駆動回路に接続している。また、対向基板808には図示していないが、遮光膜や透明電極が設けられている。また、本実施例は実施例2と組み合わせることができる。本願発明を実施して形成されたCMOS回路や画素マトリクス回路は様々な電気光学装置アクティブマトリクス型液晶ディスプレイ、アクティブマトリクス型ELディスプレイ、アクティブマトリクス型ECディスプレイを表示部として用いた電子機器に適用することができる。その様な電子機器としては、ビデオカメラ、デジタルカメラ、プロジェクターリア型またはフロント型、ヘッドマウントディスプレイゴーグル型ディスプレイ、カーナビゲーション、パーソナルコンピュータ、携帯情報端末モバイルコンピュータ、携帯電話または電子書籍等などが挙げられる。それらの一例を図7及び図8に示す。図7Aはパーソナルコンピュータであり、本体2001、画像入力部2002、表示部2003、キーボード2004で構成される。本願発明を画像入力部2002、表示部2003やその他の信号制御回路に適用することができる。図7Bはビデオカメラであり、本体2101、表示部2102、音声入力部2103、操作スイッチ2104、バッテリー2105、受像部2106で構成される。本願発明を表示部2102、音声入力部2103やその他の信号制御回路に適用することができる。図7Cはモバイルコンピュータモービルコンピュータであり、本体2201、カメラ部2202、受像部2203、操作スイッチ2204、表示部2205で構成される。本願発明は表示部2205やその他の信号制御回路に適用できる。図7Dはゴーグル型ディスプレイであり、本体2301、表示部2302、アーム部2303で構成される。本発明は表示部2302やその他の信号制御回路に適用することができる。図7Eはプログラムを記録した記録媒体以下、記録媒体と呼ぶを用いるプレーヤーであり、本体2401、表示部2402、スピーカ部2403、記録媒体2404、操作スイッチ2405で構成される。なお、この装置は記録媒体としてDVDDigtialVersatileDisc、CD等を用い、音楽鑑賞や映画鑑賞やゲームやインターネットを行うことができる。本発明は表示部2402やその他の信号制御回路に適用することができる。図7Fはデジタルカメラであり、本体2501、表示部2502、接眼部2503、操作スイッチ2504、受像部図示しないで構成される。本願発明を表示部2502やその他の信号制御回路に適用することができる。図8Aはフロント型プロジェクターであり、投射装置2601、スクリーン2602で構成される。本発明は投射装置やその他の信号制御回路に適用することができる。図8Bはリア型プロジェクターであり、本体2701、投射装置2702、ミラー2703、スクリーン2704で構成される。本発明は投射装置内部に設けられた液晶表示装置やその他の信号制御回路に適用することができる。なお、図8Cは、図8A及び図8B中における投射装置2601、2702の構造の一例を示した図である。投射装置2601、2702は、光源光学系2801、ミラー2802、2804~2806、ダイクロイックミラー2803、プリズム2807、液晶表示装置2808、位相差板2809、投射光学系2810で構成される。投射光学系2810は、投射レンズを含む光学系で構成される。本実施例は三板式の例を示したが、特に限定されず、例えば単板式であってもよい。また、図8C中において矢印で示した光路に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するためのフィルム、IRフィルム等の光学系を設けてもよい。また、図8Dは、図8C中における光源光学系2801の構造の一例を示した図である。本実施例では、光源光学系2801は、リフレクター2811、光源2812、2813、2814、偏光変換素子2815、集光レンズ2816で構成される。なお、図8Dに示した光源光学系は一例であって特に限定されない。例えば、光源光学系に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するフィルム、IRフィルム等の光学系を設けてもよい。以上の様に、本願発明の適用範囲は極めて広く、あらゆる分野の電子機器に適用することが可能である。また、本実施例の電子機器は実施例1~3のどのような組み合わせからなる構成を用いても実現することができる。