高耐圧半導体素子のためのエピタキシャル基板であって、第1の面と前記第1の面の反対側の第2の面とを有しており1×1018cm-3を超えるキャリア濃度を有する窒化ガリウム自立基板と、前記第1の面上に設けられた第1の窒化ガリウムエピタキシャル膜とを備え、前記第1の窒化ガリウムエピタキシャル膜の厚さは、5マイクロメートル以上1000マイクロメートル以下であり、前記第1の窒化ガリウムエピタキシャル膜のキャリア濃度は、1×1014cm-3以上1×1017cm-3以下であり、前記窒化ガリウム自立基板の前記第1の面の面方位が1-100面および11-20面の一方の面からプラス5度以下マイナス5度以上の範囲である、エピタキシャル基板。前記第1の窒化ガリウムエピタキシャル膜内に設けられたp型半導体領域と、前記p型半導体領域内に設けられたn型半導体領域とを備え、前記第1の窒化ガリウムエピタキシャル膜および前記窒化ガリウム自立基板はn導電型を有することを特徴とする請求項1に記載されたエピタキシャル基板。前記第1の窒化ガリウムエピタキシャル膜上に設けられておりp型ドーパントを含む第2の窒化ガリウムエピタキシャル膜を更に備える請求項1に記載されたエピタキシャル基板。前記p型半導体領域のp型ドーパントは、イオン注入により導入されている請求項2に記載されたエピタキシャル基板。前記p型半導体領域は、有機金属気相成長法により形成されている、ことを特徴とする請求項2に記載されたエピタキシャル基板。前記第2の窒化ガリウムエピタキシャル膜は有機金属気相成長法により形成される請求項3に記載されたエピタキシャル基板。前記窒化ガリウム自立基板の前記第1の面の転位密度が1×108cm-2以下である、ことを特徴とする請求項1~請求項6のいずれか一項に記載されたエピタキシャル基板。前記窒化ガリウム自立基板の前記第1の面は、転位密度が1×108cm-2以下である第1のエリアと、前記第1のエリアの転位密度より大きな転位密度を有する第2のエリアとを含む、ことを特徴とする請求項1~請求項6のいずれか一項に記載されたエピタキシャル基板。前記第1の窒化ガリウムエピタキシャル膜はHVPE法で成長されることを特徴とする請求項1~請求項8のいずれか一項に記載されたエピタキシャル基板。前記第1の窒化ガリウムエピタキシャル膜は有機金属気相成長法により形成されることを特徴とする請求項1~請求項8のいずれか一項に記載されたエピタキシャル基板。III族窒化物半導体層を含む半導体素子であって、第1の面と前記第1の面の反対側の第2の面とを有しており1×1018cm-3を超えるキャリア濃度を有する窒化ガリウム支持基体と、前記第1の面上に設けられた第1の窒化ガリウムエピタキシャル層と、前記第2の面上に設けられたオーミック電極と、前記第1の窒化ガリウムエピタキシャル層に設けられたショットキ電極とを備え、前記第1の窒化ガリウムエピタキシャル層の厚さは、5マイクロメートル以上1000マイクロメートル以下であり、前記第1の窒化ガリウムエピタキシャル層のキャリア濃度は、1×1014cm-3以上1×1017cm-3以下であり、当該半導体素子はショットキダイオードであり、前記窒化ガリウム支持基体の前記第1の面の面方位が1-100面および11-20面のいずれか一方の面からプラス5度以下マイナス5度以上の範囲である、ことを特徴とする半導体素子。III族窒化物半導体層を含む半導体素子であって、第1の面と前記第1の面の反対側の第2の面とを有しており1×1018cm-3を超えるキャリア濃度を有する窒化ガリウム支持基体と、前記第1の面上に設けられた第1の窒化ガリウムエピタキシャル層と、前記第2の面上に設けられたオーミック電極と、前記第1の窒化ガリウムエピタキシャル層上に設けられておりp型ドーパントを含む第2の窒化ガリウムエピタキシャル層と、前記第2の窒化ガリウムエピタキシャル層上に設けられたオーミック電極とを備え、前記窒化ガリウム支持基体はn導電型を示しており、前記第1の窒化ガリウムエピタキシャル層の厚さは、5マイクロメートル以上1000マイクロメートル以下であり、前記第1の窒化ガリウムエピタキシャル層のキャリア濃度は、1×1014cm-3以上1×1017cm-3以下であり、当該半導体素子はpn接合ダイオードであり、前記窒化ガリウム支持基体の前記第1の面の面方位が1-100面および11-20面のいずれか一方の面からプラス5度以下マイナス5度以上の範囲である、ことを特徴とする半導体素子。III族窒化物半導体層を含む半導体素子であって、第1の面と前記第1の面の反対側の第2の面とを有しており1×1018cm-3を超えるキャリア濃度を有する窒化ガリウム支持基体と、前記第1の面上に設けられた第1の窒化ガリウムエピタキシャル層と、前記第1の窒化ガリウムエピタキシャル層内に設けられたp型半導体領域と、前記p型半導体領域内に設けられたn型半導体領域と、前記n型半導体領域上に設けられたソース電極と、前記第2の面上に設けられたドレイン電極と、前記第1の窒化ガリウムエピタキシャル膜に設けられた絶縁層と、前記絶縁層上に設けられたゲート電極とを備え、前記第1の窒化ガリウムエピタキシャル層の厚さは、5マイクロメートル以上1000マイクロメートル以下であり、前記第1の窒化ガリウムエピタキシャル層のキャリア濃度は、1×1014cm-3以上1×1017cm-3以下であり、当該半導体素子はMISトランジスタであり、前記窒化ガリウム支持基体の前記第1の面の面方位が1-100面および11-20面のいずれか一方の面からプラス5度以下マイナス5度以上の範囲である、ことを特徴とする半導体素子。前記p型半導体領域のp型ドーパントは、イオン注入により導入されている請求項13に記載された半導体素子。前記p型半導体領域は、有機金属気相成長法により形成されている請求項13に記載された半導体素子。前記n型半導体領域のn型ドーパントは、イオン注入により導入されている請求項13~15のいずれか一項に記載された半導体素子。前記n型半導体領域のn型ドーパントは、有機金属気相成長により導入されている請求項13~15のいずれか一項に記載された半導体素子。前記窒化ガリウム支持基体の前記第1の面の転位密度が1×108cm-2以下である、ことを特徴とする請求項11から請求項17のいずれか一項に記載された半導体素子。前記窒化ガリウム支持基体の前記第1の面は、転位密度が1×108cm-2以下である第1のエリアと、前記第1のエリアの転位密度より大きい転位密度を有する第2のエリアとを含む、ことを特徴とする請求項11から請求項17のいずれか一項に記載された半導体素子。非特許文献2の窒化ガリウムpn接合ダイオードでは、低転位部106cm-2未満では、高転位部~4×108cm-2に比べて逆方向リーク電流が減少しブレイクダウン電圧が向上することを示している。しかし、この報告のデバイス構造は複雑であり実用的に低転位部にデバイス作製できない。非特許文献1のGaNエピタキシャル層の厚みは3マイクロメータであり、キャリア濃度5×1016cm-3に対して十分な厚みを有していない。非特許文献1のpinダイオードの逆方向耐圧電圧も十分に高くない。ダイオードといった窒化物半導体素子のブレイクダウンの機構は以下の様である。逆バイアス状態での最大電界強度であるショットキ接合またはPN接合での電界強度が臨界値を超えると、インパクトイオン化による逆方向リーク電流が急増する。これがブレイクダウン現象である。空乏層が伸びるところのエピタキシャル層の厚みが十分厚く接合部での電界強度が臨界値に到達した状態でも、空乏層がエピタキシャル層中にある場合には、ブレイクダウンは理想的である。しかし、エピタキシャル層の厚みがキャリア濃度に対して十分な厚さがなく接合部での電界強度が臨界値に到達する以前にエピタキシャル層全厚が空乏化してしまう場合パンチスルー、接合部での電界強度が、より早く臨界値に到達するので、前記の理想的な場合に比べて小さい印加電圧でブレイクダウンが生じる。また、エピタキシャル層と基板との界面にまで空乏層が伸びるので、界面の不完全性に起因したリーク電流が逆方向特性を悪化させてブレイクダウン電圧を低下させるという影響の可能性もある。以上のような影響によりパンチスルーが生じると、ブレイクダウン電圧が小さくなってしまう。本発明は、上記の事項を鑑みて為されたものであり、ブレイクダウン電圧を向上できる構造を有しておりIII族化合物半導体層を含む半導体素子を提供することを目的としており、また、この半導体素子のためのエピタキシャル基板を提供することを目的としている。本発明の一側面によれば、III族窒化物半導体層を含む半導体素子である。半導体素子は、a第1の面と前記第1の面の反対側の第2の面とを有しており1×1018cm-3を超えるキャリア濃度を有する窒化ガリウム支持基体と、b前記第1の面上に設けられた第1の窒化ガリウムエピタキシャル層と、c前記第2の面上に設けられたオーミック電極と、d前記第1の窒化ガリウムエピタキシャル層に設けられたショットキ電極とを備え、前記第1の窒化ガリウムエピタキシャル層の厚さは、5マイクロメートル以上1000マイクロメートル以下であり、前記第1の窒化ガリウムエピタキシャル層のキャリア濃度は、1×1014cm-3以上1×1017cm-3以下であり、当該半導体素子はショットキダイオードである。前記窒化ガリウム支持基体の前記第1の面の面方位が1-100面および11-20面のいずれか一方の面からプラス5度以下マイナス5度以上の範囲である。本発明の一側面によれば、III族窒化物半導体層を含む半導体素子である。半導体素子は、a第1の面と前記第1の面の反対側の第2の面とを有しており1×1018cm-3を超えるキャリア濃度を有する窒化ガリウム支持基体と、b前記第1の面上に設けられた第1の窒化ガリウムエピタキシャル層と、c前記第2の面上に設けられたオーミック電極と、d前記第1の窒化ガリウムエピタキシャル層に設けられたショットキ電極とを備え、前記第1の窒化ガリウムエピタキシャル層の厚さは、5マイクロメートル以上1000マイクロメートル以下であり、前記第1の窒化ガリウムエピタキシャル層のキャリア濃度は、1×1014cm-3以上1×1017cm-3以下であり、当該半導体素子はショットキダイオードである。このショットキダイオードによれば、第1の窒化ガリウムエピタキシャル層の厚さが5マイクロメートル以上1000マイクロメートル以下であり、且つ第1のエピタキシャル層のキャリア濃度が1×1014cm-3以上1×1017cm-3以下であるので、エピタキシャル層の厚みおよびキャリア濃度の適切な設計により、パンチスルーの生じない、理想的なブレイクダウンを実現できる。本発明の別の側面によれば、III族窒化物半導体層を含む半導体素子である。この半導体素子は、a第1の面と前記第1の面の反対側の第2の面とを有しており1×1018cm-3を超えるキャリア濃度を有する窒化ガリウム支持基体と、b前記第1の面上に設けられた第1の窒化ガリウムエピタキシャル層と、c前記第2の面上に設けられたオーミック電極と、d前記第1の窒化ガリウムエピタキシャル層上に設けられておりp型ドーパントを含む第2の窒化ガリウムエピタキシャル層と、e前記第2の窒化ガリウムエピタキシャル層上に設けられたオーミック電極とを備え、前記窒化ガリウム支持基体はn導電型を示しており、前記第1の窒化ガリウムエピタキシャル層の厚さは、5マイクロメートル以上1000マイクロメートル以下であり、前記第1の窒化ガリウムエピタキシャル層のキャリア濃度は、1×1014cm-3以上1×1017cm-3以下であり、当該半導体素子はpn接合ダイオードである。前記窒化ガリウム支持基体の前記第1の面の面方位が1-100面および11-20面のいずれか一方の面からプラス5度以下マイナス5度以上の範囲である。本発明の別の側面によれば、III族窒化物半導体層を含む半導体素子である。この半導体素子は、a第1の面と前記第1の面の反対側の第2の面とを有しており1×1018cm-3を超えるキャリア濃度を有する窒化ガリウム支持基体と、b前記第1の面上に設けられた第1の窒化ガリウムエピタキシャル層と、c前記第2の面上に設けられたオーミック電極と、d前記第1の窒化ガリウムエピタキシャル層上に設けられておりp型ドーパントを含む第2の窒化ガリウムエピタキシャル層と、e前記第2の窒化ガリウムエピタキシャル層上に設けられたオーミック電極とを備え、前記窒化ガリウム支持基体はn導電型を示しており、前記第1の窒化ガリウムエピタキシャル層の厚さは、5マイクロメートル以上1000マイクロメートル以下であり、前記第1の窒化ガリウムエピタキシャル層のキャリア濃度は、1×1014cm-3以上1×1017cm-3以下であり、当該半導体素子はpn接合ダイオードである。このpn接合ダイオードによれば、第1の窒化ガリウムエピタキシャル層の厚さが5マイクロメートル以上1000マイクロメートル以下であり、且つ第1の窒化ガリウムエピタキシャル層のキャリア濃度が1×1014cm-3以上1×1017cm-3以下であるので、エピタキシャル層の厚みおよびキャリア濃度の適切な設計により、パンチスルーの生じない、理想的なブレイクダウンを実現できる。本発明の更なる別の側面によれば、III族窒化物半導体層を含む半導体素子である。半導体素子は、a第1の面と前記第1の面の反対側の第2の面とを有しており1×1018cm-3を超えるキャリア濃度を有する窒化ガリウム支持基体と、b前記第1の面上に設けられた第1の窒化ガリウムエピタキシャル層と、c前記第1の窒化ガリウムエピタキシャル層内に設けられたp型半導体領域と、d前記p型半導体領域内に設けられたn型半導体領域と、e前記n型半導体領域上に設けられたソース電極と、f前記第2の面上に設けられたドレイン電極と、g前記第1の窒化ガリウムエピタキシャル層上に設けられた絶縁層と、f前記絶縁層上に設けられたゲート電極とを備え、前記第1の窒化ガリウムエピタキシャル層の厚さは、5マイクロメートル以上1000マイクロメートル以下であり、前記第1の窒化ガリウムエピタキシャル層のキャリア濃度は、1×1014cm-3以上1×1017cm-3以下であり、当該半導体素子はMISトランジスタである。前記窒化ガリウム支持基体の前記第1の面の面方位が1-100面および11-20面のいずれか一方の面からプラス5度以下マイナス5度以上の範囲である。本発明の更なる別の側面によれば、III族窒化物半導体層を含む半導体素子である。半導体素子は、a第1の面と前記第1の面の反対側の第2の面とを有しており1×1018cm-3を超えるキャリア濃度を有する窒化ガリウム支持基体と、b前記第1の面上に設けられた第1の窒化ガリウムエピタキシャル層と、c前記第1の窒化ガリウムエピタキシャル層内に設けられたp型半導体領域と、d前記p型半導体領域内に設けられたn型半導体領域と、e前記n型半導体領域上に設けられたソース電極と、f前記第2の面上に設けられたドレイン電極と、g前記第1の窒化ガリウムエピタキシャル層上に設けられた絶縁層と、f前記絶縁層上に設けられたゲート電極とを備え、前記第1の窒化ガリウムエピタキシャル層の厚さは、5マイクロメートル以上1000マイクロメートル以下であり、前記第1の窒化ガリウムエピタキシャル層のキャリア濃度は、1×1014cm-3以上1×1017cm-3以下であり、当該半導体素子はMISトランジスタである。このMISトランジスタは、n型半導体領域上に設けられたソース電極および基板の第2の面上に設けられたドレイン電極の一方から他方へと縦方向に電流が流れる構造を有する。第1のエピタキシャル層の厚さが5マイクロメートル以上1000マイクロメートル以下であり、且つ第1のエピタキシャル層のキャリア濃度が1×1014cm-3以上1×1017cm-3以下であるので、エピタキシャル層の厚みおよびキャリア濃度の適切な設計により、ソースドレイン間においてパンチスルーの生じない、理想的なブレイクダウンを実現できる。本発明に係る半導体素子では、前記p型半導体領域のp型ドーパントはイオン注入により導入されていることが好ましい。あるいは、本発明に係る半導体素子では、前記p型半導体領域を有機金属気相成長法により形成することができる。さらには、有機金属気相成長法を用いて、p型半導体領域を選択エピタキシャル成長により形成することができる。また、本発明に係る半導体素子では、前記n型半導体領域のn型ドーパントはイオン注入により導入されていることが好ましい。本発明に係る半導体素子では、前記窒化ガリウム支持基体の前記第1の面の面方位が0001面であることが好ましい。また、本発明に係る半導体素子では、前記窒化ガリウム自立基板の前記第1の面の面方位が0001面からプラス5度以下マイナス5度以上の範囲にあることが好ましい。これによって、低転位なGaN基板が提供される。本発明に係る半導体素子では、前記窒化ガリウム支持基体の前記第1の面の面方位が1-100面および11-20面の一方の面からプラス5度以下マイナス5度以上の範囲であることが好ましい。この半導体素子によれば、エピタキシャル層中の転位が減少し、逆方向リーク電流が減少しまた逆方向の耐圧が向上する。本発明に係る半導体素子では、前記窒化ガリウム支持基体の前記第1の面の転位密度が1×108cm-2以下であることが好ましい。この半導体素子によれば、転位密度が小さいので、エピタキシャル層中の転位が減少する。これ故に、逆方向リーク電流が減少しまた逆方向の耐圧が向上する。本発明に係る半導体素子では、前記窒化ガリウム支持基体の前記第1の面は、転位密度が1×108cm-2以下である第1のエリアと、前記第1のエリアの転位密度より高い転位密度を有する第2のエリアとを含むことが好ましい。この半導体素子によれば、転位密度がより小さいエリア上に形成されたエピタキシャル層中の転位は小さい。これ故に、半導体素子の逆方向リーク電流が更に減少しまた逆方向の耐圧が向上する。本発明の一側面によれば、エピタキシャル基板は、高耐圧半導体素子のためのエピタキシャル基板であって、a第1の面と前記第1の面の反対側の第2の面とを有しており1×1018cm-3を超えるキャリア濃度を有する窒化ガリウム自立基板と、b前記第1の面上に設けられた第1のエピタキシャル膜とを備え、前記第1の窒化ガリウムエピタキシャル膜の厚さは、5マイクロメートル以上1000マイクロメートル以下であり、前記第1のエピタキシャル膜のキャリア濃度は、1×1014cm-3以上1×1017cm-3以下である。前記窒化ガリウム自立基板の前記第1の面の面方位が1-100面および11-20面の一方の面からプラス5度以下マイナス5度以上の範囲である。本発明の一側面によれば、エピタキシャル基板は、a第1の面と前記第1の面の反対側の第2の面とを有しており1×1018cm-3を超えるキャリア濃度を有する窒化ガリウム自立基板と、b前記第1の面上に設けられた第1のエピタキシャル膜とを備え、前記第1の窒化ガリウムエピタキシャル膜の厚さは、5マイクロメートル以上1000マイクロメートル以下であり、前記第1のエピタキシャル膜のキャリア濃度は、1×1014cm-3以上1×1017cm-3以下である。このエピタキシャル基板によれば、第1の窒化ガリウムエピタキシャル膜の厚さが5マイクロメートル以上1000マイクロメートル以下であり、且つ第1の窒化ガリウムエピタキシャル膜のキャリア濃度が1×1014cm-3以上1×1017cm-3以下であるので、エピタキシャル層の厚みおよびキャリア濃度の適切な設計により、パンチスルーの生じない、理想的なブレイクダウンを実現できる。故に、したがって、耐圧が向上された半導体素子のためのエピタキシャル基板が提供される。本発明のエピタキシャル基板は、前記第1の窒化ガリウムエピタキシャル膜上に設けられておりp型ドーパントを含む第2の窒化ガリウムエピタキシャル膜を更に備えることができる。このエピタキシャル基板によれば、耐圧が向上されたpn接合ダイオードのためのエピタキシャル基板が提供される。また、本発明のエピタキシャル基板では、前記p型ドーパントはイオン注入により導入、または、有機金属気相成長法によりp型エピタキシャル層が形成されていることが好ましい。これにより、n型半導体領域のn型ドーパントは、有機金属気相成長により導入される。本発明のエピタキシャル基板は、c前記第1の窒化ガリウムエピタキシャル膜内に設けられたp型半導体領域と、d前記p型半導体領域内に設けられたn型半導体領域とを備え、前記第1の窒化ガリウムエピタキシャル膜および前記窒化ガリウム自立基板はn導電型を有することが好ましい。このエピタキシャル基板によれば、耐圧が向上されたトランジスタのためのエピタキシャル基板が提供される。本発明のエピタキシャル基板では、前記第1の窒化ガリウムエピタキシャル膜はHVPE法で成長されることができる。成長速度が速いので、実用的な時間内で膜厚の厚いエピタキシャル膜を提供できる。あるいは、本発明のエピタキシャル基板では、前記第1の窒化ガリウムエピタキシャル膜は、有機金属気相成長法で成長されることができる。膜厚均一性に優れたエピタキシャル膜を提供できる。一方、本発明のエピタキシャル基板では、前記第2の窒化ガリウムエピタキシャル膜は有機金属気相成長法により形成されることが好ましい。このエピタキシャル基板によれば、高品質なエピタキシャル膜が提供される。本発明のエピタキシャル基板では、前記窒化ガリウム自立基板の前記第1の面の面方位が0001面であることが好ましい。また、本発明のエピタキシャル基板では、前記窒化ガリウム自立基板の前記第1の面の面方位が0001面からプラス5度以下マイナス5度以上の範囲にあることが好ましい。このエピタキシャル基板によれば、低転位なGaN基板が提供される。本発明のエピタキシャル基板では、前記窒化ガリウム自立基板の前記第1の面の面方位が1-100面および11-20面のいずれか一方の面からプラス5度以下マイナス5度以上の範囲であることが好ましい。このエピタキシャル基板によれば、エピタキシャル層中の転位が減少し、逆方向リーク電流が減少しまた逆方向の耐圧が向上された半導体素子のためのエピタキシャル基板が提供される。本発明のエピタキシャル基板では、前記窒化ガリウム自立基板の前記第1の面の転位密度が1×108cm-2以下であることが好ましい。このエピタキシャル基板によれば、転位密度が小さいので、エピタキシャル層中の転位が減少する。これ故に、逆方向リーク電流が減少しまた逆方向の耐圧が向上された半導体素子のためのエピタキシャル基板が提供される。本発明のエピタキシャル基板では、前記窒化ガリウム自立基板の前記第1の面は、転位密度が1×108cm-2以下である第1のエリアと、前記第1のエリアの転位密度より高い転位密度を有する第2のエリアとを含むことが好ましい。この半導体素子によれば、転位密度がより小さいエリア上に半導体素子を形成すれば、エピタキシャル層中の転位が更に減少する。これ故に、逆方向リーク電流が更に減少しまた逆方向の耐圧が向上された半導体素子のためのエピタキシャル基板が提供される。本発明の上記の目的および他の目的、特徴、並びに利点は、添付図面を参照して進められる本発明の好適な実施の形態の以下の詳細な記述から、より容易に明らかになる。以上説明したように、本発明によれば、逆方向耐圧を向上できる構造を有するIII族窒化物素子が提供され、また、この半導体素子のためのエピタキシャル基板が提供される。本発明の知見は、例示として示された添付図面を参照して以下の詳細な記述を考慮することによって容易に理解できる。引き続いて、添付図面を参照しながら、本発明の半導体素子およびエピタキシャル基板に係わる実施の形態を説明する。可能な場合には、同一の部分には同一の符号を付する。第1の実施の形態図1は、第1の実施の形態に係るIII族窒化物半導体素子を示す図面である。この半導体素子はショットキダイオード11である。ショットキダイオード11は、窒化ガリウム支持基体13と、窒化ガリウムエピタキシャル層15と、オーミック電極17と、ショットキ電極19とを備える。窒化ガリウム支持基体13は、第1の面13aと第1の面の反対側の第2の面13bとを有しており、1×1018cm-3を超えるキャリア濃度を示す。窒化ガリウムエピタキシャル層15は、第1の面13a上に設けられている。オーミック電極17は、第2の面13b上に設けられている。ショットキ電極19は、窒化ガリウムエピタキシャル層15上に設けられている。窒化ガリウムエピタキシャル層15の厚さD1は5マイクロメートル以上1000マイクロメートル以下である。また、窒化ガリウムエピタキシャル層15のキャリア濃度は、1×1014cm-3以上1×1017cm-3以下である。キャリア濃度が1×1014cm-3以上であれば、オン抵抗を小さくできる。キャリア濃度が1×1017cm-3以下であれば、耐圧を高くできる。このショットキダイオード11によれば、窒化ガリウムエピタキシャル層15の厚さが5マイクロメートル以上1000マイクロメートル以下であり、且つエピタキシャル層15のキャリア濃度が1×1014cm-3以上1×1017cm-3以下であるので、エピタキシャル層の厚みとキャリア濃度の適切な設計により、パンチスルーの生じない、理想的なブレイクダウンを実現できる。したがって、ショットキダイオード11のブレイクダウン電圧を高めることができる。GaN基板のキャリア濃度はエピタキシャル層のキャリア濃度より大きい。図1に示されるように、ショットキダイオード11では、オーミック電極17は、基板13の第2の面13bの全面上に設けられている。一方、ショットキ電極19は、エピタキシャル層の表面の一部、例えば素子のほぼ中央に円形状に形成されている。ショットキ電極19としては、例えばニッケル金Ni/Auを用いることができるが、この他にPt/Au、Auを用いてもよい。窒化ガリウム支持基体13および窒化ガリウムエピタキシャル層15はn導電型を示している。また、窒化ガリウムエピタキシャル層15は、窒化ガリウム支持基体13上に直接にホモエピタキシャル成長される。窒化ガリウム支持基体13の厚みD2は、例えば100マイクロメートル以上700マイクロメートル以下であることが好ましい。実施例1HVPE法で作製された0001面GaN自立基板を準備する。以下の手順によりショットキダイオードを作製する。n導電型GaN自立基板のキャリア濃度は3×1018cm-3であり、その厚みは400マイクロメートルである。この基板中の平均転位密度は5×106cm-2である。GaN自立基板上に、キャリア濃度が5×1015cm-3でありその厚みが20マイクロメートルのn導電型エピタキシャル膜をHVPE法により成長してエピタキシャル基板を作製する以下、試料Aとして参照する。基板の裏面にオーミック電極を形成し、エピタキシャル膜上にショットキ電極を形成する。オーミック電極は、有機洗浄した後に基板の裏面全面に形成される。オーミック電極の形成では、Ti/Al/Ti/Au20nm/100nm/20nm/300nmをEB蒸着法により形成する。オーミック電極膜を形成した後に、摂氏600度で約1分間の合金化を行う。ショットキ電極は、500nmの金膜を抵抗加熱蒸着法により形成する。ショットキ電極の形状は、例えば200マイクロメートル直径の円形である。オーミック電極およびショットキ電極それぞれの形成に先立って、蒸着前に、HCl水溶液塩酸1:純水1を用いて、エピタキシャル膜表面の処理を室温で1分間行う。一方、別のGaN自立基板上に、キャリア濃度が5×1015cm-3でありその厚みが3マイクロメートルのエピタキシャル膜をHVPE法により成長してエピタキシャル基板を作製する以下、試料Bとして参照する。上記と同様にオーミック電極およびショットキ電極を形成する。図2は、試料Aおよび試料BのI-V特性を示す図面である。図2では、特性曲線CAが試料Aの特性を示し、特性曲線CBが試料Bの特性を示す。図3Aは、厚いエピタキシャル膜を有するショットキダイオードの耐圧を説明するための図面であり、図3Bは、薄いエピタキシャル膜を有するショットキダイオードの耐圧を説明するための図面である。試料Bの逆方向耐圧は、試料Aの逆方向耐圧に比べて小さい。この理由として、試料Aでは、エピタキシャル層の厚みが十分に厚いので、図3Aに示されるように、印加電圧を大きくしていくと空乏層DepAが基板とエピタキシャル膜との界面に到達するに前に、ショットキ電極とエピタキシャル膜との界面あたりでインパクトイオン化が発生し、これによる逆方向リーク電流が流れる。このインパクトイオン化が逆方向耐圧を決定している。試料Bでは、エピタキシャル膜の厚みが十分ではないので、図3Bに示されるように、印加電圧を大きくしていくと、ショットキ電極下エピ表面でのインパクトイオン化の発生よりも先に、空乏層DepBが基板とエピタキシャル膜との界面に到達するパンチスルーが生じてしまい、逆方向耐圧が低下する。実施例2HVPE法で作製された0001面GaN自立基板を準備する。n導電型GaN自立基板のキャリア濃度は3×1018cm-3であり、その厚みは400マイクロメートルである。この基板の平均転位密度が5×105cm-2である。GaN自立基板上に、HVPE法によりキャリア濃度が5×1015cm-3でありその厚みが20マイクロメートルであるn導電型エピタキシャル膜を成長してエピタキシャル基板を作製する試料C。このエピタキシャル基板を用いて、実施例1と同様なプロセスを用いてショットキダイオードを作製する。図4は、試料Aおよび試料CのI-V特性を示す図面である。図4では、特性曲線CAが試料Aの特性を示し、特性曲線CCが試料Cの特性を示す。試料AのGaN自立基板中の平均転位密度は5×106cm-2であり、一方、試料CのGaN自立基板の平均転位密度が5×105cm-2である。試料Cの逆方向耐圧は、試料Aの逆方向耐圧に比べて高い。つまり、支持基体に存在する転位は、逆方向リーク電流を増加させると考えられる。実施例3HVPE法で作製された1-100面GaN自立基板を準備する。n導電型GaN自立基板のキャリア濃度は3×1018cm-3であり、その厚みは400マイクロメートルである。GaN自立基板上に、HVPE法によりキャリア濃度が5×1015cm-3でありその厚みが20マイクロメートルであるn導電型エピタキシャル膜を成長してエピタキシャル基板を作製する以下、試料Dとして参照する。このエピタキシャル基板を用いて、実施例1と同様なプロセスを用いてショットキダイオードを作製する。図5は、試料Aおよび試料DのI-V特性を示す図面である。図5では、特性曲線CAが試料Aの特性を示し、特性曲線CDが試料Dの特性を示す。試料AのGaN自立基板は0001面を有しており、一方、試料DのGaN自立基板は1-100面を有しているので、試料Cの逆方向耐圧は、試料Aの逆方向耐圧に比べて向上している。つまり、1-100面上窒化ガリウム膜をエピタキシャル成長すると、[0001]方向の貫通転位が発生しない。これ故に、このショットキダイオードではリークが極めて少ない。実施例4HVPE法で作製された0001面GaN自立基板を準備する。n導電型GaN自立基板のキャリア濃度は3×1018cm-3であり、その厚みは400マイクロメートルである。GaN自立基板上に、HVPE法によりキャリア濃度が1×1017cm-3であり、その厚みが10、5、3マイクロメートルであるn導電型エピタキシャル膜をそれぞれ成長してエピタキシャル基板を作製する試料E、F、Gとして参照する。これらのエピタキシャル基板を用いて、実施例1と同様なプロセスを用いてショットキダイオードを作製する。図6は、上記の試料E、F、GのI-V特性を示す図面である。図6では、特性曲線CE、CF、CGが試料E、F、Gの特性をそれぞれ示す。試料EおよびFでは、ほぼ同じ逆方向耐圧を示しているが、試料Gの逆方向耐圧は、試料EおよびFの逆方向耐圧に比べて小さい。試料Gでは、印加電圧を大きくしたときエピタキシャル膜内の空乏層が基板とエピタキシャル膜との界面に到達するパンチスルーが生じるので、逆方向耐圧が低下すると考えられる。従って、少なくとも5マイクロメートルのエピタキシャル膜の厚さは必要である。ショットキダイオードといった電力変換デバイスのドリフト層n-層では、耐圧向上のためにキャリア濃度は1×1017cm-3以下であることが望ましい。パンチスルーを生じさせないために、キャリア濃度に応じたエピタキシャル厚の適切な設計が重要である。キャリア濃度が1×1017cm-3では、エピタキシャル膜の厚さが5マイクロメートル以上であると、高耐圧のためにエピタキシャル膜の厚みは十分である。第2の実施の形態図7は、第2の実施の形態に係るIII族窒化物半導体層を含む半導体素子を示す図面である。半導体素子はpn接合ダイオード31である。pn接合ダイオード31は、窒化ガリウム支持基体33と、第1の窒化ガリウムエピタキシャル層35と、第1のオーミック電極37と、第2の窒化ガリウムエピタキシャル膜39と、第2のオーミック電極41とを備える。窒化ガリウム支持基体33は、第1の面33aと第1の面33aの反対側の第2の面33bとを有しており1×1018cm-3を超えるキャリア濃度を示す。窒化ガリウム支持基体33はn導電型を示している。第1の窒化ガリウムエピタキシャル層35の厚さは、5マイクロメートル以上1000マイクロメートル以下であり、第1の窒化ガリウムエピタキシャル層35のキャリア濃度は、1×1014cm-3以上1×1017cm-3以下である。第1の窒化ガリウムエピタキシャル層35は、第1の面33a上に設けられている。第1のオーミック電極例えば、カソード電極37は、第2の面33b上に設けられている。第2の窒化ガリウムエピタキシャル膜39は、第1の窒化ガリウムエピタキシャル層35上に設けられており、またp型ドーパントを含む。第2のオーミック電極例えば、アノード電極41は、第2の窒化ガリウムエピタキシャル膜39に設けられている。このpn接合ダイオード31によれば、第1の窒化ガリウムエピタキシャル層35の厚さが5マイクロメートル以上1000マイクロメートル以下であり、且つ第1の窒化ガリウムエピタキシャル層35のキャリア濃度が1×1014cm-3以上1×1017cm-3以下であるので、エピタキシャル層の厚みとキャリア濃度の適切な設計により、パンチスルーの生じない、理想的なブレイクダウンを実現できる。窒化ガリウム支持基体33および第1の窒化ガリウムエピタキシャル層35はn導電型を示し、第2の窒化ガリウムエピタキシャル層39はp導電型を示す。GaN自立基板33のキャリア濃度はエピタキシャル層35のキャリア濃度より大きい。第1の窒化ガリウムエピタキシャル層35のキャリアの濃度は、第2の窒化ガリウムエピタキシャル膜39のキャリアの濃度より小さい。これ故に、空乏層は主に第1の窒化ガリウムエピタキシャル層35に伸びる。エピタキシャル層35の厚さおよびキャリア濃度として、第1の実施の形態に係るショットキダイオード11と同様の厚さおよびキャリア濃度を用いることができる。窒化ガリウムエピタキシャル層39のキャリア濃度は、1×1017cm-3以上であることが好ましい。pn接合ダイオード31では、オーミックカソード電極37は、基板33の第2の面33bの全面上に設けられている。カソード電極の材料としては、例えばTi/Al/Ti/Au20nm/100nm/20nm/300nmを用いることができ、またアノード電極の材料としては、例えばNi/Au50ナノメートル/100ナノメートルを用いることができる。第1の窒化ガリウムエピタキシャル層35は窒化ガリウム支持基体33上に直接にホモエピタキシャル成長され、第2の窒化ガリウムエピタキシャル層39は第1の窒化ガリウムエピタキシャル層35上に直接にホモエピタキシャル成長される。第1の窒化ガリウムエピタキシャル層35の厚さは第2の窒化ガリウムエピタキシャル層39の厚さより大きいことが好ましい。第2の窒化ガリウムエピタキシャル層の厚みD3は、例えば0.1マイクロメートル以上10マイクロメートル以下であることが好ましい。実施例5HVPE法で作製された0001面GaN自立基板を準備する。n導電型GaN自立基板のキャリア濃度は3×1018cm-3であり、その厚みは400マイクロメートルである。この基板の転位密度は5×105cm-3である。GaN自立基板上に、HVPE法によりキャリア濃度が5×1015cm-3でありその厚みが20マイクロメートルであるn導電型エピタキシャル膜を成長してエピタキシャル基板を作製する。さらに連続して有機金属気相成長法によりp導電型GaN層を形成し、PN接合を含むエピタキシャル基板を作製する。ドーパントとしてMgを5×1019cm-3ドーピングし、厚みは1マイクロメートルである。キャリア濃度は1×1018cm-3である。p型オーミック電極は、表面p型層をメサ型に約2マイクロメートルの深さに、Cl2系RIEでドライエッチを行ったあと、メサ上にNi/Au50nm/100nm抵抗加熱真空蒸着し、摂氏700度、窒素中で熱処理することにより形成する。p型電極形状は、例えば200マイクロメータ直径の円形である。n型オーミック電極は、基板の裏面全面に、Ti/Al/Ti/Au20nm/100nm/20nm/300nmをEB真空蒸着したあと、摂氏600度で1分間窒素中で熱処理することにより形成する試料H。試料HのI-V特性を図8に示す。同構造のショットキダイオードである試料Cと同様な逆方向耐圧が得られることを示している。第3の実施の形態図9Aは第3の実施の形態に係るトランジスタを示す図面であり、図9Bは図9Aに示されたII-II線に沿ってとられた断面を示す図面である。III族窒化物半導体MIS型電界効果トランジスタ71は、窒化ガリウム支持基体53と、窒化ガリウムエピタキシャル層55と、p型半導体領域57と、n型半導体領域59と、ソース電極61と、ドレイン電極63と、ゲート電極75とを備える。窒化ガリウム支持基体53は、第1の面53aと第1の面53aの反対側の第2の面53bとを有しており、また1×1018cm-3を超えるキャリア濃度を有する。窒化ガリウムエピタキシャル層55は第1の面53a上に設けられている。p型半導体領域57は窒化ガリウムエピタキシャル層55に設けられている。n型半導体領域59は、p型半導体領域内57に設けられている。ソース電極61は高ドープのn型半導体領域59上に設けられている。ドレイン電極63は第2の面53b上に設けられている。ゲート電極75は、窒化ガリウムエピタキシャル層55上に形成された絶縁層77上に設けられている。p型半導体領域57は、ゲート電極75の下に設けられた延長部57bを有する。絶縁層の材料としては、シリコン酸化膜、シリコン酸窒化膜、シリコン窒化膜、アルミナ、窒化アルミニウム、AlGaN等を用いることができる。窒化ガリウムエピタキシャル層55の厚さは、5マイクロメートル以上1000マイクロメートル以下であり、また窒化ガリウムエピタキシャル層55のキャリア濃度は1×1014cm-3以上1×1017cm-3以下である。このトランジスタ71は、n型半導体領域59上に設けられたソース電極61および基板の第2の面上53bに設けられたドレイン電極63の一方から他方へと電流が流れる縦型構造を有する。窒化ガリウムエピタキシャル層55の厚さが5マイクロメートル以上1000マイクロメートル以下であり、且つ窒化ガリウムエピタキシャル層55のキャリア濃度が1×1014cm-3以上1×1017cm-3以下であるので、エピタキシャル層の厚みとキャリア濃度の適切な設計により、パンチスルーの生じない、理想的なブレイクダウンを実現できる。イオン注入でp型半導体領域を形成すれば、選択した領域にp導電型半導体を有するプレナー構造の半導体素子を形成できる。p型ドーパントとしては、例えば、マグネシウム等を使用できる。あるいは、p型半導体領域を有機金属気相成長法による、埋め込みエピタキシャル法で形成できる。SiO2あるいはSiNXなどの選択膜をマスクにして、塩素系ガス等でドライエッチにより埋め込み用穴を形成した後に、有機金属気相成長法を用いてこの穴にp型エピタキシャル領域を埋め込み形成することができる。また、イオン注入でn型半導体領域を形成すれば、選択した領域にn導電型半導体を有するプレナー構造の半導体素子を形成できる。n型ドーパントとしては、例えば、シリコン等を使用できる。p型半導体領域57は、n型半導体領域59をエピタキシャル層55から電気的に分離している。p型半導体領域57は、ゲート電極下絶縁膜下に設けられた延長部57bを有する。ゲート電極75に電圧を印加すると、絶縁膜とp型領域57bの界面にn型反転層が形成されて、n型半導体領域59からキャリアが反転層を通ってエピタキシャル層55に流れる。p型半導体領域57の深さは0.1マイクロメートル以上3マイクロメートル以下であることが好ましい。p型半導体領域57表面部分のキャリア濃度は1×1017cm-3以上であることが好ましい。n型半導体領域59の深さは0.05マイクロメートル以上2マイクロメートル以下であることが好ましい。n型半導体領域59のキャリア濃度は5×1017cm-3以上であることが好ましい。図9Aに示されるように、ゲート電極75の分枝75aの各々は、ソース電極61の分枝61aの間に位置している。各電極75、61のコーナーは、ブレイクダウンを防ぐために丸められている。第1から第3の実施の形態に係る半導体素子11、31、71では、窒化ガリウム支持基体の第1の面の面方位が0001面結晶学的に等価な面を含むであることが好ましく、面方位のバラツキを考慮すると、これらの結晶面いずれかの面からプラス5度以下マイナス5度以上の範囲であることが好ましい。これによって、低転位なGaN基板が提供される。また、半導体素子11、31、71では、窒化ガリウム支持基体の第1の面の面方位は、1-100面結晶学的に等価な面を含むまたは11-20面結晶学的に等価な面を含むであることが好ましく、面方位のバラツキを考慮すると、これらの結晶面いずれかの面からプラス5度以下マイナス5度以上の範囲であることが好ましい。半導体素子11、31、71によれば、エピタキシャル層中の転位が減少し、逆方向リーク電流が減少しまた逆方向の耐圧が向上する。さらに、半導体素子11、31、71では、窒化ガリウム支持基体の第1の面の転位密度が1×108cm-2以下であることが好ましい。この半導体素子11、31、71によれば、転位密度が小さいので、エピタキシャル層中の転位が減少する。これ故に、逆方向リーク電流が減少しまた逆方向の耐圧が向上する。さらにまた、半導体素子11、31、71では、窒化ガリウム支持基体の前記第1の面は、転位密度が1×108cm-2以下である第1のエリアと、第1のエリアの転位密度より大きな転位密度を有する第2のエリアとを含むことが好ましい。この半導体素子11、31、71によれば、転位密度がより小さいエリア上に半導体素子を形成すれば、エピタキシャル層中の転位が更に減少する。これ故に、逆方向リーク電流が更に減少しまた逆方向の耐圧が向上する。第5の実施の形態図10A~図10Cは、第5の実施の形態に係るエピタキシャル基板の作製を示す図面である。図10Aに示されるように、窒化ガリウム自立基板83を準備する。n導電型窒化ガリウム自立基板83は1×1018cm-3を超えるキャリア濃度を有する。図10Bに示されるように、エピタキシャル膜85は、窒化ガリウム自立基板83の第1の面83a上に堆積される。窒化ガリウムエピタキシャル膜85の厚さは、5マイクロメートル以上1000マイクロメートル以下である。窒化ガリウムエピタキシャル膜85は例えばn導電型を示しており、そのキャリア濃度は、1×1014cm-3以上1×1017cm-3以下である。これによって、エピタキシャル基板81が得られる。この基板を利用して、第1および第3の実施の形態に示された半導体素子を作製できる。窒化ガリウムエピタキシャル膜85は、HVPE法で成長されることが好ましい。HVPE法で成長すれば、窒化ガリウムエピタキシャル膜85のための膜厚の厚いエピタキシャル膜を短時間に成長することができる。あるいは、有機金属気相成長法で成長すれば、面内均一性の優れたエピタキシャル膜を成長することができる。図10Cに示されるように、このエピタキシャル基板81のエピタキシャル膜85の表面にショットキ電極膜87を堆積すると共に、基板83の第2の面83b上にオーミック電極膜89を堆積する。窒化ガリウムエピタキシャル膜85の厚さが5マイクロメートル以上1000マイクロメートル以下であり、且つ窒化ガリウムエピタキシャル膜85のキャリア濃度が1×1014cm-3以上1×1017cm-3以下であるので、エピタキシャル層の厚みとキャリア濃度の適切な設計により、ショットキ電極膜87とオーミック電極膜89との間に電圧を印加すると、パンチスルーの生じない、理想的なブレイクダウンを実現できる。したがって、耐圧が向上された半導体素子のためのエピタキシャル基板が提供される。このエピタキシャル基板81には、窒化ガリウムエピタキシャル膜85にp型半導体領域を形成すると共に、このp型半導体領域内にn型半導体領域を形成するようにしてもよい。この結果、耐圧が向上されたトランジスタのためのエピタキシャル基板が提供される。図10D~図10Gは、エピタキシャル基板の作製を示す図面である。図10Dおよび図10Eに示されるように、エピタキシャル基板81を作製する。図10Fに示されるように、エピタキシャル基板81上にp型窒化ガリウムエピタキシャル膜93を堆積して、エピタキシャル基板91を作製する。窒化ガリウムエピタキシャル膜93は、有機金属気相成長法で成長されることが好ましい。窒化ガリウムエピタキシャル膜93のキャリア濃度は窒化ガリウムエピタキシャル膜85のキャリア濃度よりも大きいので、空乏層は、主に窒化ガリウムエピタキシャル膜85に形成される。図10Gに示されるように、このエピタキシャル基板91のエピタキシャル膜93上にオーミック電極膜95を堆積すると共に、基板83の第2の面83b上にオーミック電極膜97を堆積する。窒化ガリウムエピタキシャル膜85の厚さが5マイクロメートル以上1000マイクロメートル以下であり、且つ窒化ガリウムエピタキシャル膜85のキャリア濃度が1×1014cm-3以上1×1017cm-3以下であるので、エピタキシャル層の厚みとキャリア濃度の適切な設計により、オーミック電極膜95とオーミック電極膜97との間に電圧を印加すると、パンチスルーの生じない、理想的なブレイクダウンを実現できる。したがって、耐圧が向上された半導体素子のためのエピタキシャル基板91が提供される。上記のエピタキシャル基板81、91では、エピタキシャル膜85をHVPE法で成長すれば、1000マイクロメートル程度までの厚膜のエピタキシャル膜を実用的な時間内で成長できる。あるいは、エピタキシャル膜85を有機金属気相成長法で成長すれば、面内均一性に優れたエピタキシャル膜を成長できる。一方、エピタキシャル基板91では、エピタキシャル膜93を有機金属気相成長法により形成すれば、高品質なエピタキシャル膜を形成できる。また、エピタキシャル基板81、91では、窒化ガリウム自立基板83の第1の面83aの面方位が0001面結晶学的に等価な面を含むであることが好ましく、面方位のバラツキを考慮すると、これらの結晶面いずれかの面からプラス5度以下マイナス5度以上の範囲であることが好ましい。このエピタキシャル基板によれば、低転位なGaN自立基板が提供される。さらに、エピタキシャル基板81、91では、窒化ガリウム自立基板83の第1の面83aの面方位が1-100面結晶学的に等価な面を含むおよび11-20面結晶学的に等価な面を含むの一方の面からプラス5度以下マイナス5度以上の範囲であることが好ましい。このエピタキシャル基板81、91によれば、エピタキシャル層中の転位が減少し、逆方向リーク電流が減少しまた逆方向の耐圧が向上する。図11Aは、GaN自立基板における高転位領域および低転位領域の一配置を示す図面であり、図11Bは、GaN自立基板における高転位領域および低転位領域の別の配置を示す図面である。エピタキシャル基板81、91のための窒化ガリウム自立基板82の第1の面82aは、比較的大きい貫通転位密度を有する高転位領域82cが現れた第1のエリアと、比較的小さい貫通転位密度を有する低転位領域82dが現れた第2のエリアとを有する。高転位領域82cは低転位領域82dに囲まれており、第1の面82aにおいて、第1のエリアは、第2のエリア内にドット状にランダムに分布している。全体として貫通転位密度は、例えば1×108cm-2以下である。このエピタキシャル基板81、91によれば、転位密度が小さいので、エピタキシャル層中の転位が減少する。これ故に、逆方向リーク電流が減少しまた逆方向の耐圧が向上する。また、図11A窒化ガリウム自立基板84の第1の面84aは、比較的大きい貫通転位密度を有する高転位領域84cが現れた第1のエリアと、比較的小さい貫通転位密度を有する低転位領域84dが現れた第2のエリアとを有する。低転位領域82dは高転位領域82cに沿って伸びている。これ故に、第1の面84aにおいて、第1のエリアストライプ領域および第2のエリアストライプ領域は交互に配列されている。一の低転位領域84dは高転位領域84cによって他の低転位領域82dから分離されている。低転位領域の貫通転位密度が1×108cm-2以下であり、第2のエリアの貫通電位密度は第1のエリアの転位密度より大きく、例えば1×108cm-2以上である。転位密度がより小さいエリア上に半導体素子を形成すれば、エピタキシャル膜中の転位が更に減少する。これ故に、逆方向リーク電流が更に減少しまた逆方向の耐圧が向上する。窒化ガリウム半導体を用いる高耐圧半導体素子は、シリコン半導体を用いる半導体素子に比べて、逆方向耐圧を高くでき、また順方向のオン抵抗も小さい。好適な実施の形態において本発明の原理を図示し説明してきたが、本発明は、そのような原理から逸脱することなく配置および詳細において変更され得ることは、当業者によって認識される。本発明は、本実施の形態に開示された特定の構成に限定されるものではない。例えば、ノーマルオフタイプのトランジスタを説明したが、これに限定されるものではない。したがって、特許請求の範囲およびその精神の範囲から来る全ての修正および変更に権利を請求する。