半導体基板を有しており、半導体基板の上面にトレンチが形成されており、トレンチの内面がゲート絶縁膜に覆われており、トレンチの内部にゲート電極が配置されており、半導体基板内に、トレンチの側面のゲート絶縁膜に接しており、n型である第1半導体領域と、トレンチの側面のゲート絶縁膜に接しており、p型であり、第1半導体領域の下側に形成されている第2半導体領域と、トレンチの側面のゲート絶縁膜に接しており、n型であり、第2半導体領域の下側に形成されている第3半導体領域と、第2半導体領域よりも深い位置に形成されており、第2半導体領域と繋がっているp型の半導体領域であり、第3半導体領域を介してゲート絶縁膜に対向している第4半導体領域、が形成されているスイッチング素子の製造方法であって、アルミニウムがドープされている第2半導体領域を形成する工程と、半導体基板の中の第4半導体領域を形成すべき範囲にボロンを注入する工程、を有している製造方法。ボロンを注入する工程において、半導体基板の上面に開口部を有するマスクが配置されている状態で半導体基板の上面に向けてボロンを照射し、開口部を通過したボロンが第4半導体領域を形成すべき範囲に注入され、マスクを貫通したボロンが第2半導体領域に相当する範囲に注入される請求項1に記載の製造方法。ボロンを注入する工程において、マスクを貫通したボロンの平均停止深さが第2半導体領域に相当する範囲内に存在するようにボロンを注入する請求項2に記載の製造方法。ボロンを注入する工程で用いるマスクと同一のマスクが半導体基板の上面に配置されている状態で半導体基板の上面に向けてp型不純物を注入することによって、半導体基板の上面に露出する範囲内に、第2半導体領域と繋がっており、第2半導体領域よりもp型不純物濃度が高い第5半導体領域を形成する工程をさらに有する請求項1~3の何れか一項に記載の製造方法。第4半導体領域に相当する範囲とゲート絶縁膜に相当する範囲の間の特定範囲にn型不純物を注入する工程をさらに有する請求項1~4のいずれか一項に記載の製造方法。特定範囲にn型不純物を注入する工程において、半導体基板の上面に開口部を有するマスクが配置されている状態で半導体基板の上面に向けてn型不純物を照射し、開口部を通過したn型不純物が特定範囲に注入され、特定範囲にn型不純物を注入する工程で用いるマスクと同一のマスクが半導体基板の上面に配置されている状態で半導体基板の上面に向けてn型不純物を照射し、開口部を通過したn型不純物が第1半導体領域を形成すべき範囲に注入される工程をさらに有する請求項5に記載の製造方法。半導体基板がSiCにより構成されており、ボロンを注入する工程において、半導体基板の0001面または000-1面に対してチルト角を設けてボロンを注入する請求項1~6のいずれか一項に記載の製造方法。チルト角が2度以上であり8度以下である請求項7に記載の製造方法。ボロンを注入する工程において、半導体基板の上面に開口部を有するマスクが配置されており、開口部内の半導体基板の上面に酸化シリコン膜が形成されている状態で半導体基板の上面に向けてボロンを照射し、酸化シリコン膜を貫通したボロンが第4半導体領域を形成すべき範囲に注入される請求項1に記載の製造方法。酸化シリコン膜の厚さが100nm以上である請求項9に記載の製造方法。ボロンを注入する工程において、半導体基板の上面に開口部を有する金属のマスクが配置されている状態で半導体基板の上面に向けてボロンを照射し、開口部を通過したボロンが第4半導体領域を形成すべき範囲に注入される請求項1に記載の製造方法。半導体基板を有するスイッチング素子であって、半導体基板の上面にトレンチが形成されており、トレンチの内面がゲート絶縁膜に覆われており、トレンチの内部にゲート電極が配置されており、半導体基板内に、ゲート絶縁膜に接しており、n型である第1半導体領域と、ゲート絶縁膜に接しており、p型であり、第1半導体領域の下側に形成されている第2半導体領域と、ゲート絶縁膜に接しており、n型であり、第2半導体領域の下側に形成されている第3半導体領域と、第2半導体領域よりも深い位置に形成されており、第2半導体領域と繋がっているp型の半導体領域であり、第3半導体領域を介してゲート絶縁膜に対向している第4半導体領域、が形成されており、第2半導体領域内の少なくとも一部の領域において、アルミニウム濃度がボロン濃度よりも高く、第4半導体領域内において、ボロン濃度がアルミニウム濃度よりも高い、スイッチング素子。第2半導体領域内に、アルミニウムとボロンがドープされている請求項12に記載のスイッチング素子。第1半導体領域、第2半導体領域、及び、第3半導体領域内の深さ方向に沿ったボロン濃度分布において、ボロン濃度のピークが第2半導体領域内に存在する請求項13に記載のスイッチング素子。第4半導体領域とゲート絶縁膜の間の特定範囲内の第3半導体領域内のn型不純物濃度が、特定範囲の外側であって特定範囲に接している第3半導体領域内のn型不純物濃度よりも高い請求項12~14の何れか一項に記載のスイッチング素子。第2半導体領域と第4半導体領域の境界近傍のアルミニウム濃度とボロン濃度が一致する箇所におけるアルミニウム濃度が、第2半導体領域内のアルミニウム濃度のピーク値の1/10以下である請求項12~15の何れか一項に記載のスイッチング素子。特許文献1のスイッチング素子のディープ領域は、主電流が流れる領域ではない。このため、スイッチング素子にディープ領域を形成すると、通電可能な電流値が大きくならないにも係わらず、スイッチング素子が大型化するという問題があった。したがって、本明細書では、ゲート絶縁膜への高電界の印加を抑制することができるとともに小型なスイッチング素子の製造方法と、そのスイッチング素子の構造を提供する。特許文献1のスイッチング素子において、半導体基板内でアバランシェ降伏が起きると、アバランシェ降伏により生じたホールがベース領域に流入する。これによって、アバランシェ降伏が起きた領域からホールが急速に排出され、アバランシェ電流の増大が抑制される。アバランシェ降伏が起きた領域からホールを急速に排出するためには、ベース領域のキャリア濃度が高いことが好ましい。また、上述したように、ディープ領域はなるべく小さいことが好ましい。このような要望を満たすために、本発明者らは、ベース領域とディープ領域を形成するためのp型不純物に着目した。ベース領域とディープ領域を形成するための不純物として、アルミニウムとボロンが考えられる。アルミニウムは、半導体中にドープしたときに、活性化率が高い。したがって、アルミニウムを用いてベース領域を形成すると、キャリア濃度が高いベース領域を形成することができる。一方において、アルミニウムは、半導体中にドープするときにボロンよりも高エネルギーでイオン注入する必要があり、注入位置のばらつきが大きくなる。このため、アルミニウムを用いてディープ領域を形成すると、ディープ領域の幅が広くなり、スイッチング素子を小型化することが困難となる。ボロンは、半導体中にドープするときにアルミニウムよりも低エネルギーでイオン注入することができ、注入位置のばらつきを抑えることができる。したがって、ボロンを用いてディープ領域を形成すると、幅が狭いディープ領域を形成することができる。すなわち、スイッチング素子を小型化することができる。一方において、ボロンは、半導体中にドープしたときに、活性化率が低い。このため、ボロンを用いてベース領域を形成すると、ベース領域のキャリア濃度が低くなる。このため、スイッチング素子のアバランシェ耐量が低くなってしまう。したがって、本明細書は、アルミニウムとボロンの特徴を利用した以下の製造方法を提供する。第1の製造方法は、スイッチング素子を製造する。このスイッチング素子は、半導体基板を有している。半導体基板の上面には、トレンチが形成されている。トレンチの内面は、ゲート絶縁膜に覆われている。トレンチの内部には、ゲート電極が配置されている。半導体基板内には、第1半導体領域と、第2半導体領域と、第3半導体領域と、第4半導体領域が形成されている。第1半導体領域は、トレンチの側面のゲート絶縁膜に接しており、n型である。第2半導体領域は、トレンチの側面のゲート絶縁膜に接しており、p型であり、第1半導体領域の下側に形成されている。第3半導体領域は、トレンチの側面のゲート絶縁膜に接しており、n型であり、第2半導体領域の下側に形成されている。第4半導体領域は、第2半導体領域よりも深い位置に形成されており、第2半導体領域と繋がっているp型の半導体領域であり、第3半導体領域を介してゲート絶縁膜に対向している。この製造方法は、アルミニウムがドープされている第2半導体領域を形成する工程と、半導体基板の中の第4半導体領域を形成すべき範囲にボロンを注入する工程を有している。なお、アルミニウムがドープされている第2半導体領域は、半導体基板にアルミニウムを注入することによって形成してもよいし、エピタキシャル成長によって形成してもよい。また、第2半導体領域を形成する工程と第4半導体領域を形成する工程は、何れを先に行ってもよい。また、本明細書において、所定の領域例えば、第1~第5半導体領域等を形成すべき範囲とは、後にその領域が形成される範囲を意味する。第1の製造方法では、第4半導体領域ディープ領域に対応する領域を形成すべき範囲にボロンを注入することで第4半導体領域を形成するので、第4半導体領域の幅を狭くすることができる。また、この製造方法では、アルミニウムがドープされている第2半導体領域ベース領域に対応する領域を形成する。したがって、第2半導体領域のp型不純物濃度を高くすることができる。したがって、この製造方法によれば、ゲート絶縁膜への電界の集中を抑制することができ、アバランシェ耐量が高く、小型なスイッチング素子を製造することができる。上述した第1の製造方法は、ボロンを注入する工程において、半導体基板の上面に開口部を有するマスクが配置されている状態で半導体基板の上面に向けてボロンを照射し、開口部を通過したボロンが第4半導体領域を形成すべき範囲に注入され、マスクを貫通したボロンが第2半導体領域に相当する範囲に注入されるように構成されていることが好ましい。以下、この製造方法を第2の製造方法という。なお、本明細書において、所定の領域例えば、第1~第5半導体領域、絶縁膜等に相当する範囲とは、後にその領域が形成される範囲か、若しくは、既にその領域が形成されている範囲の何れかを意味する。例えば、上記のボロンが第2半導体領域に相当する範囲に注入されるは、既に形成されている第2半導体領域にボロンが注入されるものであってもよいし、まだ第2半導体領域が形成されていないが、後に第2半導体領域が形成される領域にボロンが注入されるものであってもよい。第2の製造方法では、第2半導体領域にもボロンが注入される。このように、第2半導体領域にボロンが注入されても、スイッチング素子の特性にほとんど影響はない。また、ボロンは低エネルギーでイオン注入することができるため、イオン注入マスクを薄くすることができる。その結果、マスクを、高精度に形成することができる。すなわち、開口部を高精度に形成することができる。このため、第4半導体領域をより高精度すなわち、小型に形成することが可能であり、スイッチング素子をより小型化することができる。上述した第2の製造方法は、ボロンを注入する工程において、マスクを貫通したボロンの平均停止深さが第2半導体領域に相当する範囲内に存在するようにボロンを半導体基板に注入することが好ましい。以下では、この製造方法を第3の製造方法という。上述した第2または第3の製造方法は、ボロンを注入する工程で用いるマスクと同一のマスクが半導体基板の上面に配置されている状態で半導体基板の上面に向けてp型不純物を注入することによって、半導体基板の上面に露出する範囲内に、第2半導体領域と繋がっており、第2半導体領域よりもp型不純物濃度が高い第5半導体領域を形成する工程をさらに有することが好ましい。このような構成によれば、第5半導体領域を効率的に形成することができる。上述した何れかの製造方法は、第4半導体領域に相当する範囲とゲート絶縁膜に相当する範囲の間の特定範囲にn型不純物を注入する工程をさらに有することが好ましい。以下では、この製造方法を第4の製造方法という。第4の製造方法によれば、第4半導体領域の幅をより狭くすることができる。上述した特定範囲にn型不純物を注入する製造方法は、特定範囲にn型不純物を注入する工程において、半導体基板の上面に開口部を有するマスクが配置されている状態で半導体基板の上面に向けてn型不純物を照射し、開口部を通過したn型不純物が特定範囲に注入されることが好ましい。また、この製造方法は、特定範囲にn型不純物を注入する工程で用いるマスクと同一のマスクが半導体基板の上面に配置されている状態で半導体基板の上面に向けてn型不純物を照射し、開口部を通過したn型不純物が第1半導体領域を形成すべき範囲に注入される工程をさらに有することが好ましい。このような構成によれば、第1半導体領域を効率的に形成することができる。上述した何れかの製造方法においては、半導体基板がSiCにより構成されており、ボロンを注入するする工程において、半導体基板の0001面または000-1面に対してチルト角を設けてボロンを注入することが好ましい。このような構成によれば、ボロン注入時におけるチャネリングを抑制することができる。上記のチルト角は、2度以上であり8度以下であることが好ましい。また、第1の製造方法が、以下のように構成されていてもよい。すなわち、ボロンを注入する工程において、半導体基板の上面に開口部を有するマスクが配置されており、開口部内の半導体基板の上面に酸化シリコン膜が形成されている状態で半導体基板の上面に向けてボロンを照射し、酸化シリコン膜を貫通したボロンが第4半導体領域を形成すべき範囲に注入されるように構成されていてもよい。このように酸化シリコン膜を貫通したボロンを注入すると、ボロンの注入時におけるチャネリングを抑制することができる。なお、酸化シリコン膜の厚さは100nm以上であることが好ましい。また、第1の製造方法が、以下のように構成されていてもよい。すなわち、ボロンを注入する工程において、半導体基板の上面に開口部を有する金属のマスクが配置されている状態で半導体基板の上面に向けてボロンを照射し、開口部を通過したボロンが第4半導体領域を形成すべき範囲に注入されてもよい。このようにマスクを金属とすると、薄いマスクでボロンをシャットアウトできる。薄いマスクは、高精度に形成することができる。このため、このようなマスクを用いると、高精度で第4半導体領域を形成することができる。したがって、第4半導体領域の幅をより狭くすることができる。また、本明細書は、新たなスイッチング素子を提供する。このスイッチング素子は、半導体基板を有する。半導体基板の上面には、トレンチが形成されている。トレンチの内面は、ゲート絶縁膜に覆われている。トレンチの内部には、ゲート電極が配置されている。半導体基板内に、第1半導体領域と、第2半導体領域と、第3半導体領域と、第4半導体領域が形成されている。第1半導体領域は、ゲート絶縁膜に接しており、n型である。第2半導体領域は、ゲート絶縁膜に接しており、p型であり、第1半導体領域の下側に形成されている。第3半導体領域は、ゲート絶縁膜に接しており、n型であり、第2半導体領域の下側に形成されている。第4半導体領域は、第2半導体領域よりも深い位置に形成されており、第2半導体領域と繋がっているp型の半導体領域であり、第3半導体領域を介してゲート絶縁膜に対向している。第2半導体領域内の少なくとも一部の領域において、アルミニウム濃度がボロン濃度よりも高い。第4半導体領域内において、ボロン濃度がアルミニウム濃度よりも高い。このスイッチング素子は、上述した第1の製造方法により製造することができる。したがって、このスイッチング素子は、ゲート絶縁膜への電界の集中を抑制することができ、アバランシェ耐量が高く、小型である。上述したスイッチング素子は、第2半導体領域内に、アルミニウムとボロンがドープされていることが好ましい。このスイッチング素子は、上述した第2の製造方法により製造することができる。したがって、第4半導体領域の幅をより狭くすることができる。上述した第2半導体領域内にボロンがドープされているスイッチング素子は、第1半導体領域、第2半導体領域、及び、第3半導体領域内の深さ方向に沿ったボロン濃度分布において、ボロン濃度のピークが第2半導体領域内に存在することが好ましい。このスイッチング素子は、上述した第3の製造方法により製造することができる。上述した何れかのスイッチング素子は、第4半導体領域とゲート絶縁膜の間の特定範囲内の第3半導体領域内のn型不純物濃度が、特定範囲の外側であって特定範囲に接している第3半導体領域内のn型不純物濃度よりも高いことが好ましい。このスイッチング素子は、上述した第4の製造方法により製造することができる。したがって、第4半導体領域の幅をより狭くすることができる。上述した何れかのスイッチング素子は、第2半導体領域と第4半導体領域の境界近傍のアルミニウム濃度とボロン濃度が一致する箇所におけるアルミニウム濃度が、第2半導体領域内のアルミニウム濃度のピーク値の1/10以下であることが好ましい。このような構成によれば、前記境界近傍における不純物濃度が極端に高くなることを防止することができる。これにより、前記境界近傍に結晶欠陥が形成されることが抑制され、前記境界近傍でリーク電流が生じることを抑制することができる。図1に示すように、実施例1に係るMOSFET10は、半導体基板12と、半導体基板12の表面等に形成されている電極、絶縁膜により構成されている。半導体基板12は、SiC基板である。半導体基板12の上面には、複数のトレンチ20が形成されている。各トレンチ20の内面は、ゲート絶縁膜22によって覆われている。各トレンチ20内には、ゲート電極24が形成されている。ゲート電極24は、ゲート絶縁膜22によって半導体基板12から絶縁されている。ゲート電極24の下側のゲート絶縁膜22は、ゲート電極24の側方のゲート絶縁膜22よりも厚く形成されている。ゲート電極24の一部は、トレンチ20よりも上側に位置している。トレンチ20よりも上側のゲート電極24は、層間絶縁膜26に覆われている。半導体基板12の上面には、ソース電極30が形成されている。ソース電極30は、層間絶縁膜26によってゲート電極24から絶縁されている。半導体基板12の下面には、ドレイン電極32が形成されている。半導体基板12の内部には、ソース領域40、コンタクト領域42、ベース領域44、ディープ領域46、ドリフト領域48、及び、ドレイン領域50が形成されている。ソース領域40は、n型の領域である。ソース領域40は、半導体基板12の上面に露出する範囲に形成されている。ソース領域40は、ゲート絶縁膜22と接している。ソース領域40は、ソース電極30とオーミック接続されている。コンタクト領域42は、p型の領域である。コンタクト領域42は、半導体基板12の上面に露出する範囲2つのソース領域40の間の範囲に形成されている。コンタクト領域42は、ソース電極30とオーミック接続されている。ベース領域44は、コンタクト領域42と繋がっているp型の領域である。ベース領域44のp型不純物濃度は、コンタクト領域42よりも低い。ベース領域44は、ソース領域40とコンタクト領域42の下側に形成されている。ベース領域44は、ソース領域40の下側においてゲート絶縁膜22と接している。ディープ領域46は、ベース領域44と繋がっているp型の領域である。ディープ領域46のp型不純物濃度は、コンタクト領域42よりも低い。ディープ領域46は、ベース領域44の下側に形成されている。ディープ領域46とゲート絶縁膜22の間には、n型のドリフト領域48より詳細には、後述する高濃度ドリフト領域48aが存在する。したがって、ディープ領域46は、ゲート絶縁膜22と接しておらず、ドリフト領域48を介してゲート絶縁膜22に対向している。ドリフト領域48は、n型の領域である。ドリフト領域48のn型不純物濃度は、ソース領域40よりも低い。ドリフト領域48は、ベース領域44及びディープ領域46の下側に形成されている。ドリフト領域48は、ベース領域44によってソース領域40から分離されている。ドリフト領域48は、トレンチ20の側面に形成されているゲート絶縁膜22及びトレンチ20の底部に形成されているゲート絶縁膜22に接している。ドリフト領域48は、高濃度ドリフト領域48aと低濃度ドリフト領域48bを有している。高濃度ドリフト領域48aは、ディープ領域46とゲート絶縁膜22の間に形成されている。低濃度ドリフト領域48bは、高濃度ドリフト領域48aよりも深い位置に形成されている。高濃度ドリフト領域48aのn型不純物濃度は、低濃度ドリフト領域48bよりも高い。ドレイン領域50は、n型の領域である。ドレイン領域50は、ドリフト領域48の下側に形成されている。ドレイン領域50のn型不純物濃度は、ドリフト領域48よりも高い。ドレイン領域50は、半導体基板12の下面に露出する範囲に形成されている。ドレイン領域50は、ドレイン電極32に対してオーミック接続されている。図2は、図1のA-A線に沿って見た半導体基板12中の不純物濃度分布を示している。図2に示すように、ソース領域40及びベース領域44中においては、p型不純物であるアルミニウムが略一定の濃度で分布している。ソース領域40中には、アルミニウムよりも高濃度の窒素n型不純物が存在している。ドリフト領域48中には、p型不純物がほとんど存在しておらず、窒素n型不純物が存在している。高濃度ドリフト領域48a中の窒素濃度は、低濃度ドリフト領域48b中の窒素濃度よりも高い。図3は、図1のB-B線に沿って見た半導体基板12中の不純物濃度分布を示している。図3に示すように、B-B線の位置のベース領域44すなわち、コンタクト領域42の下側のベース領域44でも、p型不純物であるアルミニウムが略一定の濃度で分布している。コンタクト領域42中には、ベース領域44中よりも高濃度のアルミニウムが存在している。ディープ領域46中には、アルミニウムがほとんど存在しておらず、ボロンp型不純物が高濃度に存在している。ディープ領域46中及び低濃度ドリフト領域48b中には、低濃度の窒素が存在している。図4は、図1のC-C線に沿って見た半導体基板12中の不純物濃度分布を示している。図4に示すように、ディープ領域46の両側の高濃度ドリフト領域48aにおいて窒素n型不純物の濃度が高くなっており、ディープ領域46内では窒素の濃度が低くなっている。また、上述したように、ディープ領域46内では、ボロンp型不純物が高濃度に存在している。次に、MOSFET10の動作について説明する。MOSFET10をオンさせる場合には、ソース電極30とドレイン電極32の間に順電圧を印加した状態で、ゲート電極24に所定の電圧を印加する。すると、ゲート絶縁膜22と接している範囲のベース領域44にチャネルが形成される。これによって、電子が、ソース電極30から、ソース領域40、チャネル、ドリフト領域48、ドレイン領域50を通過して、ドレイン電極32へ流れる。また、MOSFET10がオフしている場合には、半導体基板12中に強い電界が発生する。特に、トレンチ底部近傍のゲート絶縁膜22ドリフト領域48に接しているゲート絶縁膜22には、高い電界が加わり易い。ゲート電極24の側面に形成されているゲート絶縁膜22のうちの、ドリフト領域48に接している箇所28のゲート絶縁膜22は、厚みが薄い。このため、上述したような高電界が箇所28のゲート絶縁膜22に印加されると、このゲート絶縁膜22が絶縁破壊する場合がある。しかしながら、MOSFET10では、MOSFET10をオフするときにディープ領域46から高濃度ドリフト領域48a内に空乏層が広がる。この空乏層によって、箇所28のゲート絶縁膜22に加わる電界が緩和される。したがって、ゲート絶縁膜22が絶縁破壊し難い。このため、このMOSFET10は、耐圧性能が高い。また、MOSFET10がオフしている場合に、ドリフト領域48内に局所的に高電界が発生して、ドリフト領域48内でアバランシェ現象が起きる場合がある。MOSFET10では、図2、3に示すようにベース領域44にドープされているp型不純物がアルミニウムであるため、ベース領域44中のキャリア濃度が比較的高い。このため、アバランシェ現象によりドリフト領域48内に生じたホールが、短時間でベース領域44に流入する。このように、アバランシェ現象により生じたホールがドリフト領域48から短時間で排出されるので、アバランシェ電流の増大が抑制される。すなわち、このMOSFET10は、アバランシェ耐量が高い。次に、MOSFET10の製造方法について説明する。この製造方法では、上面が0001面、あるいは、000-1面である4H-SiCからなる半導体ウエハ図6に示す半導体ウエハ110からMOSFET10を製造する。この半導体ウエハ110は、n型であり、ドレイン領域50と略同じn型不純物濃度を有する。MOSFET10は、図5のフローチャートに示す工程によって製造される。ステップS2では、半導体ウエハ110の上面に、図6に示すn型エピタキシャル層120を成長させる。ここでは、厚さが約13μmであり、n型不純物窒素の濃度が約1×1015cm-3であるn型エピタキシャル層120を成長させる。このn型不純物濃度は、低濃度ドリフト領域48bと等しい。ステップS4では、n型エピタキシャル層120の上面に、図6に示すp型エピタキシャル層130を成長させる。ここでは、厚さが約1.8μmであり、p型不純物アルミニウムの濃度が約5×1017cm-3であるp型エピタキシャル層130を成長させる。このp型不純物濃度は、ベース領域44と等しい。これによって、図6に示すように、半導体ウエハ110と、n型エピタキシャル層120と、p型エピタキシャル層130の3層からなる半導体基板100が得られる。ステップS6では、図7に示すように、半導体基板100の上面にマスク140を形成する。ここでは、コンタクト領域42を形成すべき範囲上に開口部142が位置するように、マスク140を形成する。マスク140を形成したら、半導体基板100の上面に向けてボロンを照射する。ここでは、図8に示すように、ボロンの照射方向190と半導体基板100の上面すなわち、半導体基板100の0001面または000-1面の垂線との間にチルト角θ1を設ける。ここでは、チルト角θ1を2度以上、かつ、8度以下に調節する。また、ここでは、マスク140に向かって照射されたボロンがマスク140の内部で停止するように、エネルギーを調節してボロンを照射する。したがって、図7に示すように、マスク140に覆われている範囲の半導体基板100には、ボロンが注入されない。一方、開口部142が形成されている範囲の半導体基板100には、開口部142を通過したボロンが注入される。ここでは、開口部142を通過したボロンが、p型エピタキシャル層130近傍のn型エピタキシャル層120内半導体基板100の上面から約2.2μmの深さで停止するように、ボロンを注入する。すなわち、ディープ領域46を形成すべき範囲内にボロンを注入する。ステップS8では、半導体基板100の上面にマスク140ステップS6で用いたマスクが存在している状態で、半導体基板100の上面に向けてアルミニウムを照射する。ここでは、マスク140に向かって照射されたアルミニウムがマスク140の内部で停止するように、エネルギーを調節してアルミニウムを照射する。したがって、図9に示すように、マスク140に覆われている範囲の半導体基板100には、アルミニウムが注入されない。一方、開口部142が形成されている範囲の半導体基板100には、開口部142を通過したアルミニウムが注入される。ここでは、開口部142を通過したアルミニウムが、半導体基板100の上面近傍で停止するように、アルミニウムを注入する。すなわち、コンタクト領域42を形成すべき範囲内にアルミニウムを注入する。ステップS8の終了後に、マスク140を除去する。ステップS10では、図10に示すように、半導体基板100の上面にマスク150を形成する。ここでは、ソース領域40を形成すべき範囲上に開口部152が位置するように、マスク150を形成する。マスク150を形成したら、半導体基板100の上面に向かって窒素を照射する。ここでは、マスク150に向かって照射された窒素が、マスク150の内部で停止するように、エネルギーを調節して窒素を照射する。したがって、マスク150に覆われている範囲の半導体基板100には、窒素が注入されない。一方、開口部152が形成されている範囲の半導体基板100には、開口部152を通過した窒素が注入される。ここでは、開口部152を通過した窒素が、半導体基板100の上面近傍で停止するように、窒素を注入する。すなわち、ソース領域40を形成すべき範囲内に窒素を注入する。ステップS12では、図11に示すように、半導体基板100の上面にマスク150ステップS10で用いたマスクが存在している状態で、半導体基板100の上面に向けて窒素を照射する。ここでは、マスク150に向かって照射された窒素が、マスク150の内部で停止するように、エネルギーを調節して窒素を照射する。したがって、マスク150に覆われている範囲の半導体基板100には、窒素が注入されない。一方、開口部152が形成されている範囲の半導体基板100には、開口部152を通過した窒素が注入される。ここでは、開口部152を通過した窒素が、p型エピタキシャル層130近傍のn型エピタキシャル層120内で停止するように、窒素を注入する。すなわち、高濃度ドリフト領域48aを形成すべき範囲内に窒素を注入する。ステップS12の終了後に、マスク150を除去する。ステップS14では、半導体基板100を熱処理する。これによって、ステップS6~S12で注入した不純物を拡散させるとともに、活性化させる。これによって、図12に示すように、半導体基板100内に、ソース領域40、コンタクト領域42、ディープ領域46、高濃度ドリフト領域48aが形成される。p型エピタキシャル層130の中のソース領域40及びコンタクト領域42にならなかった領域が、ベース領域44となる。また、n型エピタキシャル層120の中の高濃度ドリフト領域48a及びディープ領域46にならなかった領域が、低濃度ドリフト領域48bとなる。ステップS16では、以下の処理によって、ゲート電極24を形成する。最初に、ドライエッチングによって、半導体基板100の上面にトレンチ20を形成する。次に、CVDによって酸化シリコンBPSG、NSG、LTO等を半導体基板100の表面に形成する。これによって、トレンチ20内に酸化シリコンを充填する。次に、成長させた酸化シリコンをエッチングする。ここでは、トレンチ20の底部に厚さが約1μmの酸化シリコン図1のゲート電極24の下部のゲート絶縁膜を残存させる。次に、犠牲酸化やCVD等によって、トレンチ20の側面に厚さが約100nmの酸化シリコン膜を形成する。トレンチ20の底部の酸化シリコンとトレンチ20の側面の酸化シリコン膜によって、図1のゲート絶縁膜22が構成される。次に、トレンチ20内にポリシリコンを成膜することによってゲート電極24を形成する。次に、犠牲酸化やCVD等によって、層間絶縁膜26を形成する。ステップS18では、スパッタリング等によって、ソース電極30を形成する。これによって、図1に示すMOSFET10の上面側の構造が完成する。ステップS20では、以下の処理によって、MOSFET10の下面側の構造を形成する。最初に、半導体基板100の下面を研磨して、半導体基板100を薄くする。次に、スパッタリング等によって、ドレイン電極32を形成する。これによって、図1に示すMOSFET10が完成する。上述した製造方法によって製造されたMOSFET10では、アルミニウムがドープされたp型エピタキシャル層130によってベース領域44が構成される。このため、キャリア濃度が高いベース領域44が形成される。したがって、この製造方法によれば、アバランシェ耐量が高いMOSFET10を製造することができる。また、上述した製造方法では、半導体基板100にボロンを注入することによって、ディープ領域46を形成する。ボロンは、低いエネルギーで半導体基板100に注入することができるので、ボロンの注入範囲は正確に制御することができる。したがって、半導体基板100中でボロンをそれほど拡散させることなく、微細なディープ領域46を形成することができる。特に、この製造方法では、ステップS12において、ディープ領域46に隣接する領域にn型不純物を注入する。このため、図4に示すように、ディープ領域46に隣接する範囲にn型不純物濃度が高い高濃度ドリフト領域48aが形成される。高濃度ドリフト領域48aによって、ディープ領域46の幅をより狭くすることができる。また、このようにゲート絶縁膜22とディープ領域46の間の領域のn型不純物濃度が高いと、ディープ領域46に向けて注入するボロンの濃度や注入範囲に誤差が生じた場合でも、ゲート絶縁膜22とディープ領域46とが接触してしまうことを防止することができる。したがって、ゲート絶縁膜22とディープ領域46の間の間隔を狭くすることもできる。このように、上述した製造方法によれば、ディープ領域46の幅、及び、ゲート絶縁膜22とディープ領域46の間の間隔を狭くすることができる。したがって、この製造方法によれば、小型なMOSFET10を製造することができる。また、ボロンは、アルミニウムに比べて小さいエネルギーで半導体基板に注入することができる。このため、上述した製造方法のように、ボロンを注入することでディープ領域46を形成すると、アルミニウムを注入することでディープ領域を形成する場合に比べて、半導体基板100中に発生する結晶欠陥の量を抑えることができる。したがって、この製造方法によれば、リーク電流が生じ難いMOSFET10を製造することができる。また、上述した製造方法では、ステップS6ディープ領域46に対するボロンの注入で用いたマスクと同一のマスクが半導体基板100の上面に配置されている状態で、ステップS8コンタクト領域42に対するアルミニウムの注入を行う。同一のマスクを用いて2つの領域に対するイオン注入を行うことができるので、この製造方法によれば、効率的にMOSFET10を製造することができる。また、上述した製造方法では、ステップS10ソース領域40に対するn型不純物の注入で用いたマスクと同一のマスクが半導体基板100の上面に配置されている状態で、ステップS12高濃度ドリフト領域48aに対するn型不純物の注入を行う。同一のマスクを用いて2つの領域に対するイオン注入を行うことができるので、この製造方法によれば、効率的にMOSFET10を製造することができる。また、上述した製造方法では、ステップS6においてボロンを注入する際に、チルト角θ1を、2度以上、かつ、8度以下に調節する。図13は、SiC製の半導体基板に対してボロンを注入した場合の、半導体基板中の深さ方向におけるボロンの濃度分布を示している。図13は、ボロン注入時のチルト角θ1毎に、ボロンの濃度分布を示している。図13の値D1~D5は、各グラフの間におけるボロン注入範囲の最深部の位置の差を表している。図示するように、値D1は、値D2~D5に比べて極端に大きい。すなわち、チルト角θ1が0度の場合には、チルト角θ1が2度以上の場合に比べて、極端にボロンの注入深さが深くなる。したがって、チルト角θ1の誤差によるボロンの注入深さのばらつきを抑制するためには、チルト角θ1が2度以上であることが好ましい。また、チルト角θ1が10度の場合には、ボロン濃度のピークが2つ形成される。すなわち、深さDpに示す位置にボロン濃度の第2のピークが形成される。このような第2のピークの発生を防止するためには、チルト角θ1が8度以下であることが好ましい。上述した製造方法では、チルト角が2度以上、かつ、8度以下であるので、注入後のボロンの濃度分布を正確に制御することが可能であり、ディープ領域46を正確に形成することができる。また、上述した製造方法では、ベース領域44の下側に高濃度ドリフト領域48aを形成する。これにより、チャネルに隣接する位置のドリフト領域48の電気抵抗が低減され、MOSFET10中で生じる損失が低減される。次に、実施例2のMOSFETとその製造方法について説明する。実施例2のMOSFETは、図1に示す実施例1のMOSFET10と同様の断面構造を有している。但し、図1のA-A線に沿って見た実施例2のMOSFET内の不純物濃度分布は、図2に示す実施例1のMOSFET10内の不純物濃度分布とは異なる。なお、図1のB-B線、及び、C-C線に沿って見た、実施例2のMOSFET内の不純物濃度分布は、図3、4に示す実施例1のMOSFET10の不純物濃度分布と等しい。図14は、図1のA-A線に沿って見た、実施例2のMOSFET内の不純物濃度分布を示している。図14に示すように、実施例2のMOSFETでは、ベース領域44内にボロンが存在する。ボロン濃度のピーク値は、ベース領域44の深さ方向の略中心に位置している。ベース領域44内のボロン濃度のピーク値は、ベース領域44内のアルミニウム濃度よりも低くなっている。このようにベース領域44内にボロンが存在していても、MOSFETの特性にほとんど影響はない。すなわち、実施例2のMOSFETは、実施例1のMOSFET10と略同様に動作する。実施例2のMOSFETを製造する際には、実施例1と同様にしてステップS2~ステップS4を実施する。ステップS6では、図15に示すように、実施例1のマスク140図7参照よりも薄いマスク240を半導体基板100の上面に形成する。マスク240には、実施例1のマスク140の開口部142と同様の開口部242が形成されている。マスク240を形成したら、半導体基板100の上面に向けてボロンを照射する。開口部242を通過したボロンは、実施例1と同様にして、ディープ領域46に相当する深さで停止する。マスク240に向かって照射されたボロンは、マスク240を貫通して半導体基板100に注入される。マスク240を貫通したボロンは、マスク240内でエネルギーを消費しているので、ディープ領域46に相当する深さよりも浅い深さで停止する。ここでは、マスク240の厚さを調節しておくことによって、マスク240を貫通したボロンをベース領域44に相当する深さで停止させる。より詳細には、マスク240を貫通したボロンの平均停止深さが、ベース領域44となる領域の深さ方向の略中央となるようにボロンを注入する。このようにボロンを注入した後に、実施例1と同様にしてステップS8~S20を実行することで、実施例2のMOSFETが完成する。実施例2の製造方法では、ステップS6で用いるマスク240を薄くすることができる。このように薄いマスク240においては、開口部242を高精度に形成することができる。したがって、この製造方法では、ボロンを注入する範囲を高精度に制御することが可能であり、ディープ領域46をより高精度に形成することができる。このため、この製造方法によれば、より小型なMOSFETを製造することができる。なお、上述した実施例2のMOSFETでは、ベース領域44内のボロン濃度がベース領域44内のアルミニウム濃度よりも低かった。しかしながら、図16に示すように、ベース領域44内のボロン濃度が部分的にベース領域44内のアルミニウム濃度よりも高くてもよい。このような構成でも、MOSFETの特性にほとんど影響はない。また、実施例2の製造方法のように、マスク240を貫通したボロンの平均停止深さをベース領域44となる領域内とすることで、ソース領域40及び高濃度ドリフト領域48aへのボロンの注入を最小限に抑えることができる。これによって、MOSFETの特性への影響を最小限に抑えることが出来る。なお、上述した実施例1、2では、p型エピタキシャル層によってベース領域44を形成したが、半導体基板にアルミニウムを注入することによってベース領域44を形成してもよい。また、上述した実施例1、2では、図3に示すように、ベース領域44とディープ領域46の境界近傍のアルミニウム濃度とボロン濃度が一致する箇所におけるアルミニウム濃度C1が、ベース領域44内のアルミニウム濃度のピーク値C2の1/10以下である。これにより、ベース領域44とディープ領域46の境界近傍に結晶欠陥が形成されることが抑制されている。すなわち、図17の深さR1近傍の領域のように、ボロンとアルミニウムの両方が高濃度に存在していると、深さR1近傍の領域内に多数の結晶欠陥が形成される。このため、深さR1近傍の領域内でリーク電流が生じやすくなる。実施例1、2のように値C1が値C2の1/10以下であると、結晶欠陥がそれほど形成されず、リーク電流が抑制される。次に、実施例3の製造方法について説明する。実施例3の製造方法は、実施例1の製造方法に対して、ステップS2~4及びステップS8~20が同じであり、ステップS6のみが異なる。実施例3の製造方法のステップS6では、最初に、図18に示すように、半導体基板100の上面に実施例1と同様のマスク140を形成する。次に、開口部142内の半導体基板100の上面に、酸化シリコン膜340を形成する。酸化シリコン膜340は、100nm以上例えば、200nm程度の厚さで形成する。次に、図18に示すように、半導体基板100の上面に向かってボロンを照射する。ここでは、マスク140に向かって照射されたボロンがマスク140内で停止し、酸化シリコン膜340に向かって照射されたボロンが酸化シリコン膜340を貫通して半導体基板100に注入されるように、エネルギーを調節してボロンを照射する。また、酸化シリコン膜340の開口部142を通過したボロンが、p型エピタキシャル層130近傍のn型エピタキシャル層120内で停止するように、ボロンを注入する。すなわち、ディープ領域46を形成すべき範囲内にボロンを注入する。なお、実施例3のステップS6では、上述したチルト角θ1を設けてもよいし、チルト角θ1を設けなくてもよい。また、酸化シリコン膜340は、ステップS6の終了後に除去してもよいし、ステップS8の終了後に除去してもよい。実施例3の製造方法のように、酸化シリコン膜340を通して半導体基板100にボロンを注入すると、ボロンの注入深さのばらつきを抑制することができる。図19は、表面に酸化シリコン膜が形成されているSiC基板に対してボロンを注入した場合の、半導体基板中の深さ方向におけるボロンの濃度分布を示している。図19は、酸化シリコン膜を通してボロンを注入した場合のボロン濃度の深さ方向の分布を示している。図19では注入深さの差D1が、図13よりも小さくなっている。すなわち、実施例3の製造方法によれば、チルト角θ1が0度の場合でも、チルト角θ1が2度以上の場合に比べて、極端にボロンの注入深さが深くなるという現象が生じない。また、図19に示すように、実施例3の製造方法でも、チルト角θ1を10度にした場合に、ボロン濃度のピークが2つ形成される。図13、19の参照符号ΔNpは、ボロン濃度の第2のピークが形成される深さDpにおける、チルト角θ1が0度のときのボロン濃度とチルト角θ1が10度のときのボロン濃度の差を表している。図19では、図13よりも濃度差ΔNpが小さくなっている。このように、酸化シリコン膜を通してSiC基板にボロンを注入すると、その時のチルト角θ1に誤差が生じたとしても、ボロンの注入深さのばらつきが生じ難いとともに、深さDpにおけるボロンの濃度がばらつき難くなる。したがって、実施例3の製造方法によれば、量産されるMOSFETの特性のばらつきを抑制することができる。また、図20は、酸化シリコン膜の厚さと上述した濃度差ΔNpの関係を示している。図20に示すように、酸化シリコン膜の厚さが100nm以上になると、濃度差ΔNpが極めて小さくなる。したがって、実施例3の製造方法のように、酸化シリコン膜の厚さを100nm以上とすることがより好ましい。次に、実施例4の製造方法について説明する。実施例4の製造方法は、実施例1の製造方法に対して、ステップS2~4及びステップS8~20が同じであり、ステップS6のみが異なる。実施例4の製造方法のステップS6では、最初に、図21に示すように、半導体基板100の上面に金属製のマスク440を形成する。金属製のマスク440は、実施例1のマスク140よりも薄い。金属製のマスク440には、実施例1のマスク140の開口部142と同様の開口部442が形成されている。次に、図21に示すように、半導体基板100の上面に向かってボロンを照射する。マスク440は薄いが金属製であるので、マスク440に向かって照射されたボロンはマスク440内で停止する。一方、開口部442が形成されている範囲の半導体基板100には、ボロンが注入される。すなわち、ディープ領域46を形成すべき範囲内にボロンが注入される。このように、実施例4の製造方法でも、ディープ領域46を形成すべき範囲内にボロンを注入することができる。また、上記の通り、金属製のマスク440はボロンを停止させる能力が高いので、薄いマスク440でもボロンを停止させることができる。マスク440が薄いと、開口部442を高い精度で形成することができる。したがって、この製造方法では、ボロンを注入する範囲を高精度に制御することが可能であり、ディープ領域46をより高精度に形成することができる。このため、この製造方法によれば、より小型なMOSFETを製造することができる。なお、上述した実施例1~4では、MOSFETについて説明したが、本明細書に開示の技術は、トレンチ型のゲート電極を有する他のスイッチング素子例えば、IGBT等に使用することもできる。以上、本発明の具体例を詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独であるいは各種の組み合わせによって技術的有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。