モジュール用基板パターンを複数個配置したシート基板を複数の個片に分割することによって製造される小型モジュールであって、前記小型モジュールの側面に、分割前の前記シート基板における前記小型モジュールの配置位置を識別するための識別用アドレスが示されていることを特徴とする小型モジュール。前記識別用アドレスは、前記シート基板の各位置に予め割り振られた数値を示す、複数個のビット表示の組み合わせであることを特徴とする請求項1に記載の小型モジュール。前記識別用アドレスは、第1ビット表示及び第2ビット表示の2個のビット表示により示されるものであり、前記第1ビット表示は、前記シート基板の水平方向における縦座標に平行な前記小型モジュールの側面に、前記シート基板内における前記小型モジュールの縦座標配置位置に応じて比例配置されて示されており、前記第2ビット表示は、前記シート基板の水平方向における横座標に平行な前記小型モジュールの側面に、前記シート基板内における前記小型モジュールの横座標配置位置に応じて比例配置されて示されていることを特徴とする請求項2に記載の小型モジュール。前記識別用アドレスは、前記シート基板のレジスト開口のパターンによって形成されていることを特徴とする請求項3に記載の小型モジュール。前記識別用アドレスは、前記シート基板に設けられた導体のパターンによって形成されていることを特徴とする請求項4に記載の小型モジュール。前記導体は、前記シート基板を側面から見た場合における複数の層に渡って設けられていることを特徴とする請求項5に記載の小型モジュール。前記導体は、前記シート基板にモジュール端子を搭載する面とは反対側の基板表層に設けられていることを特徴とする請求項6に記載の小型モジュール。前記導体は、前記シート基板から露出しておらず、前記シート基板の絶縁層、または前記シート基板にモールドされるモールド樹脂により被服絶縁されていることを特徴とする請求項7に記載の小型モジュール。前記第1ビット表示または前記第2ビット表示は、比例配置するビットを前記レジスト開口、前記導体、または空白領域で形成することにより示されており、該ビットが形成された前記側面には、前記シート基板内における前記小型モジュールの縦方向または横方向の配列数を示すビット群が形成されており、該ビットと前記ビット群とが異なる形成方法で形成されていることを特徴とする請求項8に記載の小型モジュール。モジュール用基板パターンをシート基板に複数個配置する工程と、前記シート基板を複数の個片に分割して小型モジュールとする工程と、を含む小型モジュールの製造方法であって、前記小型モジュールの側面に、分割前の前記シート基板における前記小型モジュールの配置位置を識別するための識別用アドレスを設定する工程を含むことを特徴とする小型モジュールの製造方法。前記識別用アドレスを設定する工程において、前記識別用アドレスは、前記シート基板の各位置に予め割り振られた数値を示す、複数個のビット表示の組み合わせであることを特徴とする請求項10に記載の小型モジュールの製造方法。前記識別用アドレスを設定する工程において、前記識別用アドレスは、第1ビット表示及び第2ビット表示の2個のビット表示により示され、前記第1ビット表示は、前記シート基板の水平方向における縦座標に平行な前記小型モジュールの側面に、前記シート基板内における前記小型モジュールの縦座標配置位置に応じて比例配置され、前記第2ビット表示は、前記シート基板の水平方向における横座標に平行な前記小型モジュールの側面に、前記シート基板内における前記小型モジュールの横座標配置位置に応じて比例配置されることを特徴とする請求項11に記載の小型モジュールの製造方法。前記識別用アドレスを設定する工程において、前記識別用アドレスは、前記シート基板のレジスト開口のパターンによって形成されることを特徴とする請求項12に記載の小型モジュールの製造方法。前記識別用アドレスを設定する工程において、前記識別用アドレスは、前記シート基板に設けられた導体のパターンによって形成されることを特徴とする請求項13に記載の小型モジュールの製造方法。前記識別用アドレスを設定する工程において、前記導体は、前記シート基板を側面から見た場合における複数の層に渡って設けられることを特徴とする請求項14に記載の小型モジュールの製造方法。前記識別用アドレスを設定する工程において、前記導体は、前記シート基板にモジュール端子を搭載する面とは反対側の基板表層に設けられることを特徴とする請求項15に記載の小型モジュールの製造方法。前記識別用アドレスを設定する工程において、前記導体は、前記シート基板から露出しておらず、前記シート基板の絶縁層、または前記シート基板にモールドされるモールド樹脂により被服絶縁されることを特徴とする請求項16に記載の小型モジュールの製造方法。前記識別用アドレスを設定する工程において、前記第1ビット表示または前記第2ビット表示は、比例配置するビットが前記レジスト開口、前記導体、または空白領域で形成され、該ビットが形成された前記側面には、前記シート基板内における前記小型モジュールの縦方向または横方向の配列数を示すビット群が、該ビットと異なる形成方法で形成されることを特徴とする請求項17に記載の小型モジュールの製造方法。しかしながら近年、電子機器の小型化に伴い、モジュールの小型化も進んでいる。特に、メインボードへ搭載するための端子面積が小さくなっている中で、端子形成面側のモジュール中央部を補強用パッドエリアとして利用する場合がある。或いは、信号配線エリアとして利用する場合がある。これらの場合に、該当アドレス表示を行うためのエリアを端子形成面に確保することが困難であることから、別の方法にてアドレス表示を行うことが必要となっている。この問題に対して、単純に半導体チップなどの部品搭載面側だけにアドレス表示マークを形成する方法も考えられる。しかしその場合においても、モジュールの小型化により十分な表示エリアを確保できない場合がある。また、表示エリアが確保できたとしても、封止されたモジュールでは表示マークを目視で確認することが困難であり、X線透過装置等の設備が必要となる。本発明は、上記問題に鑑みてなされたものであり、その目的は、個片への分割後でもシート基板内の配置位置が特定できるアドレス情報が付与された小型モジュールであって、目視により容易にアドレス情報を確認することが可能な小型モジュール、及びその製造方法を提供することにある。上記目的を達成するために、本発明に係る小型モジュールは、モジュール用基板パターンを複数個配置したシート基板を複数の個片に分割することによって製造される小型モジュールであって、前記小型モジュールの側面に、分割前の前記シート基板における前記小型モジュールの配置位置を識別するための識別用アドレスが示されていることを特徴とする構成第1の構成とされている。なお、上記第1の構成から成る小型モジュールは、前記識別用アドレスが、前記シート基板の各位置に予め割り振られた数値を示す、複数個のビット表示の組み合わせであることを特徴とする構成第2の構成にするとよい。なお、上記第2の構成から成る小型モジュールは、前記識別用アドレスが、第1ビット表示及び第2ビット表示の2個のビット表示により示されるものであり、前記第1ビット表示は、前記シート基板の水平方向における縦座標に平行な前記小型モジュールの側面に、前記シート基板内における前記小型モジュールの縦座標配置位置に応じて比例配置されて示されており、前記第2ビット表示は、前記シート基板の水平方向における横座標に平行な前記小型モジュールの側面に、前記シート基板内における前記小型モジュールの横座標配置位置に応じて比例配置されて示されていることを特徴とする構成第3の構成にするとよい。なお、上記第3の構成から成る小型モジュールは、前記識別用アドレスが、前記シート基板のレジスト開口のパターンによって形成されていることを特徴とする構成第4の構成にするとよい。なお、上記第4の構成から成る小型モジュールは、前記識別用アドレスが、前記シート基板に設けられた導体のパターンによって形成されていることを特徴とする構成第5の構成にするとよい。なお、上記第5の構成から成る小型モジュールは、前記導体が、前記シート基板を側面から見た場合における複数の層に渡って設けられていることを特徴とする構成第6の構成にするとよい。なお、上記第6の構成から成る小型モジュールは、前記導体が、前記シート基板にモジュール端子を搭載する面とは反対側の基板表層に設けられていることを特徴とする構成第7の構成にするとよい。なお、上記第7の構成から成る小型モジュールは、前記導体が、前記シート基板から露出しておらず、前記シート基板の絶縁層、または前記シート基板にモールドされるモールド樹脂により被服絶縁されていることを特徴とする構成第8の構成にするとよい。なお、上記第8の構成から成る小型モジュールは、前記第1ビット表示または前記第2ビット表示が、比例配置するビットを前記レジスト開口、前記導体、または空白領域で形成することにより示されており、該ビットが形成された前記側面には、前記シート基板内における前記小型モジュールの縦方向または横方向の配列数を示すビット群が形成されており、該ビットと前記ビット群とが異なる形成方法で形成されていることを特徴とする構成第9の構成にするとよい。また上記目的を達成するために、本発明に係る小型モジュールの製造方法は、上記第1の構成から第9の構成のいずれかに記載の小型モジュールを製造する工程を含む製造方法にするとよい。本発明によれば、小型モジュールにアドレス情報を付与するための設定エリアを、個片化によって露出する側面に設ける。つまり、部品搭載面に設定エリアを確保する必要がない。このため、集合基板を個片化することにより生成される小型モジュールにおいて、トレーサビィリィティ性能を低下させることなく、モジュールの小型化に際しての設計自由度を向上させることが可能である。また本発明によれば、モールドされず露出している端子形成面側の基板表面に、上記の設定エリアを設ける必要がない。従って、基板表面の非端子部エリアの全てが、配線や追加端子用のエリアとして利用することが可能である。以下に、本発明の第1の実施形態に係る小型モジュールについて、図面を参照しつつ説明する。なお、ここで示す実施形態は一例であり、本発明はここに示す実施形態に限定されるものではない。実施の形態1以下に、基板のソルダーレジスト材料の有無でアドレス情報=識別用アドレスを示す領域以下、レジスト開口エリアというの形成が行われている小型モジュールについて、説明する。なお、本実施形態のアドレス情報とは、小型モジュールを個片化する前段階における、各小型モジュールのシート基板内での配置位置を示す情報である。図1は、本発明の一実施形態に係るモジュール個片10=小型モジュールを一切断面から見た場合における切断面図である。モジュール個片10は少なくとも、基材11、モールド樹脂12、及び基板レジスト材13を含むように構成されている。なお、モジュール個片10を生成するためのモジュール用基板は、図12に示す従来技術と同様、複数のモジュール用基板が集合されたシート状に形成されている。モジュール個片10は、ダイシングにより切断される断面に、0.3~1.0mm程度の幅の基板レジスト材13が露出するようになっている。この基板レジスト材13が露出している領域が、レジスト開口エリアである。図1の例では、レジスト開口エリアが5個存在している。これにより個片切断後のモジュール切断面は、レジスト開口エリアの厚み×幅のビット形状がマークとして形成される。アドレス情報の1ビット目にあたる第1のレジスト開口エリアは、モジュール個片10の端面となる部分に跨るように、モジュール角図1の右端から0.5mm程度離れた位置に、幅0.5mm×高さ0.2mm程度に設定される。同様にモジュール角から1.5mm程度離れた位置にアドレス情報の2ビット目に第2のレジスト開口エリアを設定する。以後、シート基板に集合されているモジュール個片10の数に応じて、ビット表示用のレジスト開口エリアを、エリア間の間隔が0.5mm程度となるよう設定する。例えば、シート基板に集合されているモジュール個片10の数が128個以下であるならば、7ビットのアドレス情報を示すための7個のレジスト開口エリアを設定する。また例えば、128個以上であり256個以下であるならば、8ビットのアドレス情報を示すための8個のレジスト開口エリアを設定する。つまり、モジュール個片10の一切断面を使用して、シート基板内の位置示す通し番号をビット表記する。例えば図1の例では、5個の連続する有効ビットが示されているため、2進数表記で11111、10進数表記で31が、示される通し番号になっている。なお、レジスト開口エリアの長さは、レジスト材料を形成するにあたっての形成限界サイズ、すなわち最小サイズに基づき、0.2mm程度以上を目安とする。図2aは、モジュール個片10を上面から見た平面図である。また図2bは、図2aの破線円M1の部分を拡大し、且つレジスト開口エリアが設定されたレジスト層付近を水平方向に切断したと仮定した場合の、水平断面図である。なお図1に示す破線Hが、この切断面に該当する。図2bの破線Eは、モジュール個片10のモジュール外形を示している。従って破線Eは、シート基板を切断する際の切断面に該当する。図2bでは、基板レジスト材13に加え、切断前の基板レジスト材13’破線Eより右側に突出した部分も示している。ただし基板レジスト材13’は、シート基板の切断時にモジュール個片10より切除される。破線Eを跨ぐ基板レジスト材13及び基板レジスト材13’の長さ図中の左右方向の長さは、ダイシングによるズレ公差、及び対パターンのソルダーレジスト材料のズレ公差を考慮して、0.15~0.3mm程度が望ましい。その際、図2bに示すように、モジュール内側破線Eより左側へは0.1mm程度入れ込むものとする。なお、シート基板に対するレジスト開口エリアの設定は、一般的なプリント配線板のソルダーレジスト形成の工法を用いるものとする。例えば、基材11の表面上に設計図を転写するためのフォトマスクに、レジスト開口エリアを描画する。そして基板レジスト材13を塗布して露光を行うことにより、レジスト開口エリアが設定される。ただし、その他のソルダーレジスト形成方法を用いて、レジスト開口エリアを設定する形態でもよい。レジスト開口エリアが設定されたシート基板は、その部品搭載面上にチップ部品やIC部品の実装を行ったのち、モールド加工を行うことで、モジュールの集合状態を形成する。なお、この際のモールドの工法の種類については特に指定するものではない。シート状でモールドされたモジュールの集合は、ダイシング加工によってモジュール個片10へと細分化される。この際、図2bに示す基板レジスト材13と基板レジスト材13’とが切断される形で加工が行われる。このため、個片化されたモジュール個片10の断面には、アドレス情報を示すレジスト開口エリアが、基板レジスト材13の色調とモールド樹脂12との色調差により示されることとなる。上記により形成されるレジスト開口エリアを、シート内に配置された各々のモジュールに個別に設定する。これにより、シート基板内におけるモジュール配置位置を、切断による個片化後も識別可能となる。なお、モジュール個片10のサイズが小さく、所定のビット数を示すためのレジスト開口エリアの全てを、モジュール個片10の一切断面に設定できない場合も考えられる。この場合、レジスト開口エリアの長さを小さくするか、或いは複数の切断面に渡ってレジスト開口エリアを設定する形態でもよい。例えば図3に示すように、モジュール個片10の二つの切断面にレジスト開口エリアを設定し、第1切断面にはシート基板内の縦方向を示す行番号、第2切断面にはシート基板内の横方向を示す列番号を、それぞれビット表記する形態でもよい。また、シート基板あたりのモジュール集合数が少ない場合には、シート縦横の行列数分でモジュール個片10の二つの切断面を仮想的にエリア分割し、各エリアにレジスト開口エリアを設定するか否かにより、アドレス情報を示す形態でもよい。図4は、シート基板内の行列位置に、モジュール断面のレジスト開口エリアを対応させた模式図である。図4の左上は、モジュール個片10の平面側断面図1の破線Hで切断した場合の切断面の略図である。その右方向及び下方向に示されているのが、切断前のシート基板の行列位置を模式的に示した略図である。両略図のうち、斜線で塗りつぶされた箇所が、図4左上に示すモジュール個片10の、シート基板内における配置位置である。図4の例では、シート基板は、縦方向に7分割、横方向に9分割され、従って7行×9列の行列を形成している。このため、モジュール個片10の図中右側の切断面が仮想的に7エリアに分割される。また、モジュール個片10の図中下側の切断面が仮想的に9エリアに分割される。このように、シート基板上の配置行、及び配置列に対応する仮想エリアのいずれかにレジスト開口エリアを設定することにより、直感的にシート基板上の配置位置を判断できるようにする。このように本実施形態では、モールドされたモジュール個片10の一または複数の切断面に、アドレス情報を示すためのレジスト開口エリアを複数設定する。これにより、2値化されたアドレス情報や、配置行列を示すアドレス情報を示すことが可能となる。また本実施形態によれば、レジスト開口エリアが露出形成されるため、確認に際しては特別な装置を必要とすることがない。またモジュール個片10の小型化に際しても、従来技術のようにアドレス情報を示すための加工を部品搭載エリアやパターン配線エリアに施す必要がないため、設計自由度に影響を与えない。次に、本発明の第2の実施形態に係る小型モジュールについて、図面を参照しつつ説明する。[実施の形態2]本実施形態の小型モジュール10は、従来技術の図12と同様、複数のモジュール用基板が集合されたシート状に形成されている。図5は、実施形態に係るモジュール個片10を一切断面から見た場合における切断面図である。本実施形態の小型モジュール10は、実施の形態1のレジスト開口エリアに代わり、複数の導体14により表される導体パターンによりアドレス情報を示す。なお、導体の素材としては、例えばプリント配線基板で一般的に用いられる銅素材等を用いる。本実施形態のモジュール個片10は、ダイシングにより切断される断面に、導体14が露出するようになっている。図5の例では、導体14が5個存在している。これにより個片切断後のモジュール切断面は、導体14の厚み×幅のビット形状がマークとして形成される。アドレス情報の1ビット目にあたる第1の導体14は、モジュール個片10の端面となる部分に跨るように、モジュール角図5の右端から0.5mm程度離れた位置に、幅0.5mm×高さ0.2mm程度に設定される。同様にモジュール角から1.5mm程度離れた位置にアドレス情報の2ビット目に第2の導体14を設定する。以後、シート基板に集合されているモジュール個片10の数に応じて、ビット表示用の導体14を、導体14間の間隔が0.5mm程度となるよう設定する。なお、導体14の長さは、その形成限界サイズ、すなわち最小サイズに基づき、0.05mm程度以上を目安とする。また、モジュール端面を跨ぐ幅の長さは、ダイシングによるズレ公差を考慮して0.15~0.3mm程度が望ましい。導体14が設定されたシート基板は、その部品搭載面上にチップ部品やIC部品の実装を行ったのち、モールド加工を行うことで、モジュールの集合状態を形成する。なお、この際のモールドの工法の種類については特に指定するものではない。シート状でモールドされたモジュールの集合は、ダイシング加工によってモジュール個片10へと細分化される。この際、導体14を切断する形で加工が行われる。このため、個片化されたモジュールの断面には、アドレス情報を示す導体パターンが示されることになる。なお図5では、一例として基材11の表層に導体14を設定する場合を示しているが、導体14を設定する層は任意の層を用いることが可能である。上記により形成される導体パターンを、シート内に配置された各々のモジュールに個別に設定する。これにより、シート基板内におけるモジュール配置位置を、切断による個片化後も識別可能となる。なお実施の形態1のように、複数の断面を使用して、導体パターンを設定する形態でもよい。以上に説明した本実施形態では、意図的にモジュール断面に露出させる素材として、基板レジスト材13ではなく導体14を用いる。これにより、基材11の表層のみに形成可能な基板レジスト材13と異なり、基材11の内層等に導体パターンを形成することが可能である。次に、本発明の第3の実施形態に係る小型モジュールについて、図面を参照しつつ説明する。[実施の形態3]上記の実施の形態2では、基材11の表層のみに導体パターンを形成しているが、導体14でビット形成を行う場合は、導体層のどこでも設定が可能であることから、複数導体層にビットを設定することも可能である。この場合、よりビット数を増やせることから、より小型化への対応が可能となる。図6は、内層も含めた複数層の導体パターンによるビット形成例を示した、モジュール個片10の断面図である。図7aは、モジュール個片10を上面から見た平面図である。また図7bは、図7aの破線円M1の部分を拡大し、且つ導体14が設定されたレジスト層付近を水平方向に切断したと仮定した場合の、水平断面図である。また図7cは、図7aの破線円M1の部分を拡大し、且つ導体14が設定された基材11の内層を水平方向に切断したと仮定した場合の、水平断面図である。ただし、上記のように導体14をモジュール個片10の外部に完全に露出させた場合、モジュール個片10をメインボードへ実装する際の半田ブリッジ等で、不具合が発生する可能性がある。この問題を回避するため、基板厚みが薄い場合には基材11、またはモールド樹脂12により絶縁被服されるように、0.5mm×0.1mm程度の導体14を、モジュール外形より内側へ設定する。この際、内側へ入れすぎると、個片分割後の断面での視認性が落ちるので、絶縁材料を透かして見える程度にするのが望ましい。具体的にはダイシング加工時のズレ公差、基板の積層時のズレ公差を考慮し、モジュール外形より0.125mm前後内側に設定するものとする。これにより、ダイシング後には導体14は0.05~0.1mm程度の絶縁被服がなされて、メインボードへ実装時の半田ブリッジ等の不具合を回避できる。図8は、上記の絶縁被覆を行う場合のモジュール個片10を示している。図8aは、モジュール個片10を上面から見た平面図である。また図8bは、図8aの破線円M1の部分を拡大し、且つ導体14が設定されたレジスト層付近を水平方向に切断したと仮定した場合の、水平断面図である。また図8cは、図8aの破線円M1の部分を拡大し、且つ導体14が設定された基材11の内層を水平方向に切断したと仮定した場合の、水平断面図である。図8cに示すように、導体14とモジュール断面との間に、幅Nだけ絶縁材料が存在するようにしている。以上に説明した本実施形態では、導体14を露出させずに、基材11導体14が基板内層の場合またはモールド樹脂12導体14が部品搭載側基板表層の場合の薄膜によって被覆する。これにより、導体14の視認性は若干低下するものの、導体14の露出に起因する不具合を防ぐことが可能である。次に、本発明の第4の実施形態に係る小型モジュールについて、図面を参照しつつ説明する。[実施の形態4]実施の形態1の図4では、シート基板上の集合数が少ない場合に、個片化後もシート基板上での配置位置を直間的に判断できる。ただしこれは、集合数がある程度まで少ない場合に有効な技術である。集合数が増えるにつれ、切断面を仮想的にエリア分割する際の分割数が増え、相対位置の直感的な判断が困難となる。このため本実施形態では、分割数を識別し易くするために、レジスト開口と導体パターンとの両方を組み合わせることにより、識別の容易さを向上させる。本実施形態では、図9に示すように、シート基板状に形成される配列の列数分または行数分だけ、モジュール個片10の断面にレジスト開口エリアを設定する。このうち、配置位置を示すための目的のアドレス位置に該当する部分のみに、導体14を設定する。例えば図9の例では、レジスト開口エリア及び導体14が計9個あり、そのうち左から3番目に導体14が設定されている。このため、図9に示す断面が列方向のアドレス情報を示す場合、シート基板は左右方向に9列の構成をしており、そのうち左から3列目に、このモジュール個片10が配置されていることを示されていることとなる。なお、行方向のアドレス情報は、モジュール個片10のこれ以外の断面に、同様にレジスト開口エリア及び導体14を用いて示すものとする。これにより、シート基板の列方向または行方向の分割数をレジスト開口エリア及び導体14の合計数により示し、そのうち、導体14が何番目に設定されているかにより、直感的にシート基板内の配置位置が判断できるようにする。或いは、シート基板の列方向または行方向の分割数をレジスト開口エリア及び導体14の合計数により示し、そのうち、レジスト開口エリアが何番目に設定されているかによりつまり図9におけるレジスト開口エリアと導体14との関係を逆転させる、シート基板内の配置位置が判断できるようにする形態でもよい。また或いは、図10に示すように、目的のアドレス位置に対応する部分に導体14を設定するのではなく、ブランクSを設定する形態でもよい。この場合、モールド樹脂12が見た目ビットとなって、目的のアドレス位置と見なせる。また或いは、図11に示すように、絶縁対策との組み合わせにより、シート基板の分割数を導体14で示し、目的のアドレス位置に該当する部分にブランクSを設定する形態でもよい。以上に説明した本実施形態では、シート基板上の集合数が増加した場合でも、個片化後もシート基板上での配置位置を直間的に判断できるよう、対応することができる。[その他の実施の形態]以上、好ましい実施の形態及び実施例を挙げて本発明を説明したが、本発明は必ずしも上記実施の形態に限定されるものではなく、その技術的思想の範囲内において様々に変形して実施することができる。