選択されたゲート周波数でオン/オフするように構成され、被写体からの光子を電子に変換し、かつ画像化センサに向けて前記電子を選択的に伝送する光電陰極を有し、前記画像化センサは、前記電子を受け取り、画素の行のローリングシャッタ読み出しを提供するように構成され、前記画像化センサは、第1の積分期間の間に第1の強度レベルに画素の行を電荷蓄積し、かつ第2の積分期間の間に第2の強度レベルに電荷蓄積するように構成される可変ウェルを含み、前記第2の積分期間は、前記光電陰極のゲート周波数のオフ時間よりも長いことを特徴とする画像化システム。前記第1の積分期間、及び前記第2の積分期間は、1秒当たりのフレーム数を規定する前記画像化センサのフレーム時間に等しく、前記光電陰極の前記選択されたゲート周波数は、前記1秒当たりのフレーム数よりも大きい請求項1に記載の画像化システム。前記第1の強度レベルは、Vreset1電圧により設定される変数であり、前記第2の強度レベルは、前記第1の強度レベル以上である請求項2に記載の画像化システム。前記第2の強度レベルは、画素の行の画素の全ウェルレベル以下である請求項3に記載の画像化システム。前記ローリングシャッタ読み出しは、前記第1の積分期間、及び前記第2の積分期間の少なくとも1つの間、画素の行それぞれの連続的な読み出しを提供し、画素の行それぞれは、前記1秒当たりのフレーム数の周波数で読み出される請求項2に記載の画像化システム。前記光電陰極は、ゲートオフ時間として示されるパルス信号によってゲートオフになるように構成され、前記光電陰極は、1つのフレームにおけるゲートパスルとして示される前記画像化センサのフレームごとの少なくとも1つのゲートオフの時間を含み、前記選択されたゲート周波数は、1つのフレームにおけるゲートパルスごとのゲートオフ時間は、前記第2の積分期間よりも短い、ことが表される期間を含む請求項1に記載の画像化システム。前記1つのフレームにおけるゲートパルスごとのゲートオフ時間の期間は、ベータの係数の差で前記第2の積分期間よりも短く、ここでベータは、積分時間の最小量を提供する付加的な係数である請求項6に記載の画像化システム。前記選択されたゲート周波数は、少なくとも2つのフレーム当たりのゲートパルスを提供するために増加させられる請求項6に記載の画像化システム。前記択されたゲート周波数は、少なくとも120Hzであり、前記画像化センサの1秒当たりのフレーム数は、60Hzである請求項8に記載の画像化システム。前記選択されたゲート周波数は、少なくとも960Hzであり、前記画像化センサの1秒当たりのフレーム数は、60Hzである請求項8に記載の画像化システム。選択されたゲート周波数でオン/オフするように構成され、被写体からの光子を電子に変換し、かつ画像化センサに向けて前記電子を選択的に伝送する光電陰極を有し、前記画像化センサは、前記電子を受け取り、画素の行のローリングシャッタ読み出しを提供するように構成され、前記画像化センサは、第1の積分期間の間に第1の強度レベルに画素の行を電荷蓄積し、かつ第2の積分期間の間に第2の強度レベルに電荷蓄積するように構成される可変ウェルを含み、前記第2の積分期間は、前記光電陰極のゲート周期のオフ時間よりも長いことを特徴とするナイトビジョンゴーグルNVGシステム。前記第1の積分期間、及び前記第2の積分期間は、1秒当たりのフレーム数を規定する前記画像化センサのフレーム時間に等しく、前記光電陰極の前記選択されたゲート周波数は、前記1秒当たりのフレーム数よりも大きい請求項11に記載のNVGシステム。前記光電陰極は、ゲートオフ時間として示されるパルス信号によってゲートオフになるように構成され、前記光電陰極は、1つのフレームにおけるゲートパスルとして示される前記画像化センサのフレームごとの少なくとも1つのゲートオフの時間を含み、前記選択されたゲート周波数は、1つのフレームにおけるゲートパルスごとのゲートオフ時間は、前記第2の積分期間よりも短い、ことが表される期間を含む請求項11に記載のNVGシステム。前記1つのフレームにおけるゲートパルスごとのゲートオフ時間の期間は、ベータの係数の差で前記第2の積分期間よりも短く、ここでベータは、積分時間の最小量を提供する付加的な係数である請求項13に記載のNVGシステム。前記選択されたゲート周波数は、少なくとも2つのフレーム当たりのゲートパルスを提供するために増加させられる請求項13に記載のNVGシステム。ナイトビジョンゴーグルシステムNVGにおける画像化方法であって、選択されたゲート周波数で光電陰極をオン/オフするステップと、ローリングシャッタを使用する撮像装置が、前記光電陰極から電子を受け取るステップと、第1の積分期間、及び第2の積分期間を使用して、前記撮像装置の画素を選択的に電荷蓄積するステップと、前記選択されたゲート周波数のオフ時間よりも長くなるように、前記第2の積分期間を制御するステップと、を有することを特徴とする方法。前記画素を電荷蓄積するステップは、1秒当たりのフレーム数を規定するフレーム時間の間に提供され、前記選択されたゲート周波数は、1秒当たりのフレーム数よりも大きい請求項16に記載の方法。前記光電陰極は、ゲートオフ時間として示されるパルス信号によってゲートオフになるように構成され、前記光電陰極は、1つのフレームにおけるゲートパスルとして示される前記画像化センサのフレームごとの少なくとも1つのゲートオフの時間を含み、前記選択されたゲート周波数は、1つのフレームにおけるゲートパルスごとのゲートオフ時間は、前記第2の積分期間よりも短い、ことが表される期間を含む請求項16に記載の方法。前記1つのフレームにおけるゲートパルスごとのゲートオフ時間の期間は、ベータの係数の差で前記第2の積分期間よりも短く、ここでベータは、積分時間の最小量を提供する付加的な係数である請求項18に記載の方法。前記選択されたゲート周波数は、少なくとも2つのフレーム当たりのゲートパルスを提供するために増加させられる請求項18に記載の方法。したがって、図に示すように、画素それぞれは、フレームN1、及びフレームNの間、積分する。シャッタロールでは、ラインそれぞれは、1つの行で遅延する積分時間ほぼ16マイクロ秒を有する。1280×1024の画素アレイにおいて、90MHzのクロックを使用して画素それぞれを読み出すと、ほぼ11.11マイクロ秒かかって、画素それぞれが読み出される。したがって、例示するように、画素それぞれは、ほぼ16ミリ秒で読み出される1280×11.11マイクロ秒は、ほぼ16ミリ秒に等しい。可変ウェルアプローチにゲート付き光電陰極を備えるナイトビジョン装置を加えるとき、1つのフレームと次のフレームとの間のタイミングの相互作用は、さらに重要になる。さらにまた、ローリングシャッタアプローチを使用するときグローバルシャッタアプローチと比較して、タイミングの相互作用は、さらに重要になる。以下で説明するように、本発明は、上述のタイミング事象の3つ全てを伴うときに、CMOS撮像装置のダイナミックレンジの改良を提供する。すなわち、CMOS撮像装置の性能が、1ライン積分時間、2積分の間の可変ウェルのブレークポイントのタイミング、及び3光電陰極のゲートパルスのデューティー比に基づくとき、本発明は、このようなCMOS撮像装置の増大したダイナミックレンジを提供する。この要求、及び他の要求を満たすために、及びこの目的を考慮して、本発明は、選択されたゲート周波数でオン/オフするように構成され、被写体からの光子を電子に変換し、かつ、画像化センサに向けて電子を選択的に伝送する光電陰極を具備する画像化システムを提供する。画像化センサは、電子を受け取り、画素の行のローリングシャッタ読み出しを提供するように構成される。画像化センサは、第1の積分期間の間に第1の強度レベルに画素の行を電荷蓄積し、かつ第2の積分期間の間に第2の強度レベルに電荷蓄積するように構成される可変ウェルを含む。第2の積分期間は、光電陰極のゲート周波数のオフ時間よりも長い。さらに、第1の積分期間、及び第2の積分期間は、1秒当たりのフレーム数を規定する画像化センサのフレーム時間に等しく、光電陰極の選択されたゲート周波数は、1秒当たりのフレーム数よりも大きい。第1の強度レベルは、Vreset1電圧により設定される変数であり、第2の強度レベルは、第1の強度レベル以上である。さらにまた、第2の強度レベルは、画素の行の画素の全ウェルレベルfullwelllevel以下である。ローリングシャッタ読み出しは、第1の積分期間、及び第2の積分期間の少なくとも1つの間、画素の行それぞれの連続的な読み出しを提供する。画素の行それぞれは、1秒当たりのフレーム数の周波数で読み出される。光電陰極は、ゲートオフ時間gateofftimeで示されるパルス信号によって、オフになるように構成される。光電陰極は、1つのフレームにおけるゲートパルスgatepulseperframeとして示される画像化センサのフレームごとの少なくとも1つのゲートオフgateoffの時間を含む。選択されたゲート周波数は、次の式で表される時間期間を含む。1つのフレームにおけるゲートパルスごとのゲートオフ時間gateofftimegatepulseperframeは、第2の積分期間よりも短い。1つのフレームにおけるゲートパルスごとのゲートオフ時間の期間は、ベータの係数により第2の積分期間よりも短い。ここでベータは、積分時間の最小量を提供する付加的な係数である。選択されたゲート周波数は、少なくとも2つのフレーム当たりのゲートパルスを提供するために増加させられる。選択されたゲート周波数は、少なくとも120Hzであればよく、画像化センサの1秒当たりのフレーム数は、60Hzであればよい。選択されたゲート周波数は、少なくとも960Hzであればよく、画像化センサの1秒当たりのフレーム数は、60Hzであればよい。本発明の他の実施形態において、ナイトビジョンゴーグルNVGシステムは、選択されたゲート周波数でオン/オフするように構成され、被写体からの光子を電子に変換し、かつ、画像化センサに向けて電子を選択的に伝送する光電陰極を具備する。画像化センサは、電子を受け取り、画素の行のローリングシャッタ読み出しを提供するように構成される。画像化センサは、第1の積分期間の間に第1の強度レベルに画素の行を電荷蓄積し、かつ第2の積分期間の間に第2の強度レベルに電荷蓄積するように構成される可変ウェルを含む。第2の積分期間は、光電陰極のゲート周波数のオフ時間よりも長い。さらに、第1の積分期間、及び第2の積分期間は、1秒当たりのフレーム数を規定する画像化センサのフレーム時間に等しく、光電陰極の選択されたゲート周波数は、1秒当たりのフレーム数よりも大きい。本発明のさらに他の実施形態において、ナイトビジョンゴーグルシステムNVGにおける画像化方法であって、選択されたゲート周波数で光電陰極をオン/オフするステップと、ローリングシャッタを使用する撮像装置が、光電陰極から電子を受け取るステップと、第1の積分期間、及び第2の積分期間を使用して、撮像装置の画素を選択的に電荷蓄積するステップと、選択されたゲート周波数のオフ時間よりも長くなるように、第2の積分期間を制御するステップと、を有する方法である。画素を電荷蓄積するステップは、1秒当たりのフレーム数を規定するフレーム時間の間に提供され、選択されたゲート周波数は、1秒当たりのフレーム数よりも大きい。光電陰極は、ゲートオフ時間gateofftimeで示されるパルス信号によって、オフになるように構成される。光電陰極は、1つのフレームにおけるゲートパルスgatepulseperframeとして示される画像化センサのフレームごとの少なくとも1つのゲートオフgateoffの時間を含む。選択されたゲート周波数は、次の式で表される時間期間を含む。1つのフレームにおけるゲートパルスごとのゲートオフ時間gateofftimegatepulseperframeは、第2の積分期間よりも短い。1つのフレームにおけるゲートパルスごとのゲートオフ時間の期間は、ベータの係数の差で第2の積分期間よりも短い。ここでベータは、積分時間の最小量を提供する付加的な係数である。選択されたゲート周波数は、少なくとも2つのフレーム当たりのゲートパルスを提供するために増加させられる。上述の全般的な記載、及び以下の詳細な記載は、本発明の例示であるが、限定されるものではない。本発明は、添付する図面と関連して理解するとき、以下の詳細な説明から理解できる。グローバルシャッタの読み出しにおいて、画素それぞれにより電荷蓄積される積分のタイミングの問題は、容易に解決される可能性がある。上述の3つのタイミング事象すなわち、ライン積分時間、積分の間の可変ウェルのブレークポイントのタイミング、及び光電陰極のゲートパルスのデューティーサイクルは、積分時間の開始時に同期できるためである。しかしながら、ローリングシャッタCMOS装置では、ライン積分時間、積分の間の可変ウェルのブレークポイントのタイミング、及び光電陰極のゲートパルスのデューティーサイクルを単に同期することでは、十分でない。実際には、発明者達は、3つの事象の単なる同期化は、フレームそれぞれの下半分が破壊された画像が生ずる可能性があることを発見した。ここで、図6を参照すると、ローリングシャッタ動作の2つの異なる行の画素で蓄積される電荷が示される。画素アレイのライン1は、光電陰極のライン1ゲートパルスゲートNで示されるによってオンされる。ライン512は、光電陰極のライン512ゲートパルスによって、ほぼ8.2ミリ秒後にオンされる図5参照。光電陰極のゲート動作は、画像化フレームそれぞれの全てのライン又は行で同時に生じるが、それにもかかわらず一方の行と他方の行との間のローリングシャッタ遅延のために、行それぞれの積分は、部分的にフレームNの間に、及び部分的にフレームN1の間に生じるこれは、フレームNの間に全て積分する行1ライン1を除き、正しい。また、これは、フレームN-1、及びフレームNのように例として図5に示される。しかしながら、図6は、図5と異なるように示されることが理解されるであろう。図6に示すように、ローリングシャッタ、及び画素それぞれのラインの光電陰極ゲートパルスの効果は、より明確に理解できる。1つの光電陰極のオン/オフ期間の間、画素の行それぞれのための同期した積分開始時間が示されるためである。したがって、ライン1は、ゲートN期間の間に完全に積分する一方、ライン512は、部分的にゲートN期間の間に、及び部分的にゲートN1期間の間に積分するこれと図5に示すゲート動作とを比較のこと。図6をさらに参照すると、フレーム積分期間は、2つの積分期間または領域に分割される。すなわち積分時間t1と、積分時間t2とである。それぞれの領域での積分に費やす時間は、制御可能である。図に示される例では、積分時間t1は、ほぼ15ミリ秒の時間であり、積分時間t2は、ほぼ1ミリ秒の時間である。これによって、16ミリ秒のラインそれぞれの合計の積分時間が提供される実際には、60Hz撮像装置では、16.67ミリ秒である。また、クラッピング電圧Vreset1は、第1の積分期間t1の間に画素がクラップされる電圧を調整する制御パラメータである。第1の積分期間の終了時には、画素は、第2の積分期間t2の間、再び積分するために開放される。露出が一様でない又はオフセット領域は、光電陰極のオフ時間を画素の積分領域期間t1、及びt2と調整する方法によって、撮像装置に作り出される。図6に示すように、行1の画素は、Vreset1でクランプされる一方、ライン512の画素は、クランプされない。ライン1の画素は、曲線61で示されるように電荷蓄積される。ライン1の画素は、Vreset1でクランプされるまで電荷蓄積する。第2の積分期間t2が開始した後、ライン1の画素は、開放され、光電陰極ゲートが閉じるまで電荷蓄積を続ける領域64に示す。しかしながら、ライン512の画素は、クランプしない。曲線62により示すように、ライン512の画素は、光電陰極ゲートのオフ時間によって閉じるまで電荷蓄積する領域63。光電陰極ゲートの次のオン時間において、ライン512の画素は、再び電荷蓄積し続け、Vreset1電圧によってクランプされない。画素は、フレーム積分時間期間t1と期間t2とを加えるの終了に至るまで、第2の積分期間t2の間、電荷蓄積し続ける。ライン512の画素はクランプしないので、双方のラインの画素が同一の入力流量を経験するときも、画素は、ライン1の画素よりも高いADUレベルに電荷蓄積される。曲線62は、曲線61よりも高いADU電圧に至ることが理解される。次に図7を参照すると、それぞれライン1行1の画素の積分、及びライン512行512の画素の積分を示す曲線71、及び72が示される。2つの積分期間がまた、示される。すなわち、積分時間t1と、積分時間t2とである。図7は、第2の積分期間t2の開始位置黒い太丸を除き図6と類似することが理解されるであろう。図6において、t2期間の開始位置は、ライン1の画素のオン時間内に起こる。しかしながら、図7において、t2期間の開始位置は、ライン1の画素のオフ時間領域74で示される内に起こる。図7を参照すると、ライン1の画素は、曲線71に従って積分する。図に示されるように、ライン1の画素は、光電陰極のオン時間の全体の間、積分する。領域73を通して積分する。ライン1の画素は、先に選択されたしきい値Vreset1に至るまで積分する。ライン1の画素は、第2の積分期間t2に至ると、積分を停止する。それにもかかわらず、ライン1の画素は、ここでは光電陰極ゲートがオフなので、再び積分を開始しない。したがって、ライン1の画素は、ゲートがオフなので、第2の積分期間t2を経験しない。一方、ライン512の画素は、曲線72に従って積分する。図に示されるように、ライン512の画素は、領域73の間、ゲートがオフになるまで積分する。再びゲートがオンしたのちに、ライン512の画素は、再び積分を開始し、フレーム時間の終わりまで積分し続ける例えば、60Hzの撮像装置。したがって、ライン512の画素は、ライン1の画素よりも高いADUに至る。したがって、ライン1の画素は、Vreset1のクラップしきい値を超える解決可能な差異を有しない。ライン1の画素は、Vreset1のレベルでクランプされるので、第2の積分期間の間に誤差を修正するために使用できる付加的な電圧変化又は差異はない。図7に示すように、1秒当たりのフレーム数FPSの1倍1×の光電陰極ゲート周波数を有することは、顕著な不利益である。説明されるであろうように、光電陰極ゲートパルスのオフ期間が第2の積分期間t2よりも短くなる点にゲート周波数を増加することにより、Vreset1電圧レベルを超える差異は、本発明によって達成できる。要約すると、本発明は、可変ウェルを使用することによって、図7に対応する上述の困難性なしに、光電陰極ゲートパルス、及びローリングシャッタが可能になる。さらにまた、本発明は、上述の3つの構成要素の間のタイミング相互作用によって生じる画像に誘導される不均一を補正する方法を提供する。さらに、本発明は、可能な補正方法を維持できる画像化システムのタイミング関係を提供する。後の処理ステップで補正可能な画像を取得するために、本システムの3つの構成要素のタイミングは、本発明によって制御される。これによって、全ての行は、可変ウェルスキームの第2の積分期間の間に積分時間の少なくとも一部を経験する。本発明がこれを実行する方法は、光電陰極のゲート周波数を増加することによる。これは、図8に示されるグラフの曲線を参照することにより、以下にさらに説明される。図8において、可変ウェルアプローチによって先に設定されるクランプ電圧を越えて積分する機会を全ての行が有することが確実であることは、重要である。発明者たちは、可変ウェルアプローチの第2の期間の間に撮像装置が費やすことができる最小時間に、光電陰極のゲート周波数が関連する必要があることを見出した。これは、以下の関係で説明できる。1つのフレームにおけるゲートパルスごとのゲートオフ時間β<T_int2ここで、βは、付加的な係数であり、第2の積分期間の積分時間の最小量を含むことによって、可変ウェルアプローチの第2の積分期間の間に達成できるグレイスケールの解像度に関する。撮像装置が可変ウェルアプローチの第2の積分期間に費やす時間が短いほど、飽和することなく撮像装置が見ることができる入力光/電流が大きくなる。これによって、高ダイナミックレンジがもたらされる。したがって、第2の積分期間を短くするために、上述の関係を使用して、ゲート周波数は、本発明によって増加する。図9は、典型的な撮像装置の改良された関係を示すグラフを提供する。図9に示すように、ダイナミックレンジは、光電陰極のゲート周波数が増加すると、増加する。例えば、60Hz光電陰極ゲート周波数で、50の光電陰極ゲートデューティーサイクルでは、本発明によるダイナミックレンジの増加はない。しかしながら、60Hzのゲート周波数で、光電陰極ゲートデューティーサイクルを100に増加させる又は、図9に示すようにオフ時間をゼロに減らすと、撮像装置のダイナミックレンジは、30dBの大きさまで増加する。デューティーサイクルを減らしてゲート係数を増加することにより、第2の積分期間が短く保つことによって、追加のダイナミックレンジDRを取得できる。960Hz16×60FPSのゲート周波数において、23dBのDRの増加は、少なくとも0.04のデューティーサイクルの減少を維持する最小の可能なゲートデューティーサイクル。増加したゲート周波数の問題増加するEMI、及び増加する電力使用などを鑑みると、16×ゲート周波数は、良好な選択をできる。3.84kHz64×60FPSのゲート周波数において、30dBを超えるDRの増加は、少なくとも0.04のデューティーサイクルの減少で維持される。このゲート周波数もまた、良好な選択にできる。第2の積分期間の間の画素積分がDRの増加を提供する特性を有することは理解されるであろう。それぞれのゲートパルスが第2の積分期間よりも短くなる点に光電陰極ゲート周波数を増加することによって、Vreset1しきい値を超える差異が達成できる。これは、図8において例示として説明される。図8を参照すると、ゲート周波数は、60FPS撮像装置のゲート周波数の2倍2×120Hzのゲート周波数に増加する。図7で説明される1×のゲート周波数すなわち60Hzを考え合わせる。図8において、ライン1のゲートは、図7に示すライン512のゲートの2倍である。図7に示すゲート周波数の増加の2倍のゲート周波数の結果として、DRが増加する。ライン1の画素の積分は、曲線81で示され、ライン512の画素の積分は、曲線82で示される。ライン1の画素は、領域83の間、変化し続け、領域84で変化を停止する。ライン1の画素は、Vreset1しきい値電圧によってクランプされるまで変化し、第1の積分期間t1の終了に画素が至るまでクランプされ続ける。しかしながら、第2の積分期間t2の開始において、ライン1の画素は、開放されて、電荷蓄積を続ける。ライン1の画素は、領域86として示される光電陰極ゲート周波数2×の第2のオフ期間によって再び停止されるまで、Vreset1しきい値電圧を超えて電荷蓄積し続ける。したがって、ライン1の画素は、第2の積分期間の間、積分時間の一部を経験する。ライン512の画素の積分は、曲線82で示される。ライン512の画素は、領域83の第1のゲートオフ期間によって停止されるまで電荷蓄積し続ける。再びオンした後領域83を通過した後、ライン512の画素は、Vreset1しきい値レベルによってクランプされるまで電荷蓄積し続ける。ライン512の画素は、第1の積分期間の終了に至るまで領域85を通してクランプされ続ける。ライン512のゲートがオンであるので、ライン512の画素は、第2の積分期間t2の間、再び電荷蓄積を開始し、フレームの終了に至るまで電荷蓄積を停止しない。したがって、ライン512の画素は、第2の積分期間の間、積分時間の一部分を経験するその部分は、ライン1の画素か可能な部分よりも長い。図8を図7と比較することによって、第2の積分起案の間の積分t2は、撮像装置のダイナミックレンジを増加するドライバであることが理解されるであろう。したがって、本発明において、ゲートオフ期間は、第2の積分期間t2よりも短くなるように選択される。この方法では、画素の全ての行は、第2の積分期間の一部の間にいくらかの積分を経験する。図7において、ライン1の画素は、光電陰極ゲートがオフであるので、第2の積分期間を経験しない。しかしながら、図8において、ライン1の画素は、選択されるVreset1電圧を超えるレベルの電荷に至る。曲線81のピーク電圧と、曲線82のピーク電圧との間の差異の誤差は、以下の論拠を使用することにより、補正可能である。1ゲート動作と、積分との間の関係が知られる2行の積分時間と、結果のADU出力レベルとに基づいて、画素への入力電流は、計算できる3クランプ電圧に至らない画素では、入力電流は、正確に計算できる4クランプ電圧を超える画素では、画素が第2の積分期間の間にクランプ電圧に到達したか、又はしきい値レベルに至るために第2の積分期間が必要であったかのいずれかの両義性がある。これは、いくらかの残余誤差を生じる5入力電圧が積分期間の間に一定であると仮定すると、計算される入力電圧を最大化するために、電流は、画素がクランプされると仮定される時間の変化によって計算できる6これらの条件が適合するとき、補正技術は、非常に効果的である。しかしながら、第2の積分期間の時間が減少すると、グレイスケールの数が減少する可能性があり、ノイズが増幅し、又はノイズが次の処理の間に誤差を発生させるSNR問題になる可能性がある本明細書において、具体的な実施形態を参照して本発明は、図示、及び説明されるが、本発明は、示される詳細に限定されることを意図していない。むしろ、本発明の均等の範囲、及び領域内で、本発明から逸脱することなしに、様々な変更が可能である。