"メモリデバイスであって、メモリセルのアレイであって、前記アレイは、ブートパーティションおよび複数の追加パーティションを含み、シーケンシャル論理ユニット識別子は、前記追加パーティションと関連付けられ、前記シーケンシャル論理ユニット識別子と連続していない論理ユニット識別子は、記ブートパーティションと関連付けられる、メモリセルのアレイを含む、メモリデバイス。前記ブートパーティションは、ホストによって実行することが可能なブートコードを含む、請求項1に記載のメモリデバイス。前記メモリデバイスは、前記ブートパーティションと関連付けられた前記論理ユニット識別子にアドレス指定された前記ホストからのコマンド受信に応答して、前記ブートコードを前記ホストへと送るように構成される、請求項2に記載のメモリデバイス。前記ブートパーティションは論理ユニットである、請求項1に記載のメモリデバイス。前記ブートパーティションは、論理ユニットの下位区分である、請求項1に記載のメモリデバイス。前記ブートパーティションは、複数の論理ユニットを含む、請求項1に記載のメモリデバイス。シーケンシャル論理ユニット番号は、前記追加パーティションと関連付けられ、前記シーケンシャル論理ユニット番号と連続していない論理ユニット番号は、前記ブートパーティションと関連付けられる、請求項1~6のうちいずれか1つに記載のメモリデバイス。メモリデバイスであって、メモリセルのアレイであって、前記アレイは、複数のブートパーティションおよび複数の追加パーティションを含む、メモリセルのアレイと、前記アレイに接続された制御回路であって、前記制御回路は、論理ユニット識別子であって、一定範囲の論理ユニット識別子内にある論理ユニット識別子を前記追加パーティションと関連付け、論理ユニット識別子であって、前記論理ユニット識別子は、前記さらなるパーティションと関連付けられた前記一定範囲の論理ユニット識別子の外にある論理ユニット識別子を前記ブートパーティションのうち1つと関連付けるように構成される制御回路と、を含む、メモリデバイス。前記制御回路は、固有の論理ユニット識別子を前記追加パーティションそれぞれに割りあて、その際、前記割りあてられた論理ユニット識別子は、前記一定範囲の論理ユニット識別子内に含まれるようにし、前記論理ユニット識別子を前記ブートパーティションのうち1つに割りあて、その際、前記割りあてられた論理ユニット識別子は、前記さらなるパーティションに割りあてられた前記一定範囲の論理ユニット識別子の外にあるようにするように構成される、請求項8に記載のメモリデバイス。前記一定範囲の論理ユニット識別子は、0~N-1の整数を含み、Nは、前記パーティションの数に等しい、請求項8に記載のメモリデバイス。前記メモリデバイスはフラッシュメモリデバイスである、請求項8~10のいずれか1つに記載のメモリデバイス。前記ブートパーティション数は物理パーティションである、請求項8~10のいずれか1つに記載のメモリデバイス。前記制御回路は、論理ユニット番号を前記追加パーティションと関連付け、その際、前記論理ユニット番号は、一定範囲の論理ユニット番号内に含まれるようにし、論理ユニット番号と前記ブートパーティションのうち1つと関連付け、その際、前記論理ユニット番号は、前記さらなるパーティションと関連付けられた前記一定範囲の論理ユニット番号の外にあるようにするように構成される、請求項8に記載のメモリデバイス。前記アレイは、1つよりも多くのブートパーティションを含み、前記ブートパーティションは、ホストによって実行することが可能な異なるブートコードを含む、請求項8~10のいずれか1つに記載のメモリデバイス。前記アレイは、1つよりも多くのブートパーティションを含み、前記ブートパーティションは、ホストによって実行することが可能な同一のブートコードを含む、請求項8~10のいずれか1つに記載のメモリデバイス。メモリデバイスを動作させる方法であって、シーケンシャル論理ユニット識別子と、前記メモリデバイス内の複数のパーティションとを関連付けることと、論理ユニット識別子と、前記メモリデバイス内のブートパーティションとを関連付けることであって、前記ブートパーティションと関連付けられた前記論理ユニット識別子は、前記パーティション数と関連付けられた前記シーケンシャル論理ユニット識別子と連続していないことと、を含む方法。シーケンシャル論理ユニット識別子と、前記パーティション数とを関連付けことは、前記メモリデバイスと関連付けられた構成記述子リストにおいて、前記シーケンシャル論理ユニット識別子を前記パーティション数に割りあてることを含み、前記論理ユニット識別子と、前記ブートパーティションとを関連付けるステップは、前記構成記述子リストにおいて、前記論理ユニット識別子と前記ブートパーティションとを関連付けることを含む、請求項16に記載の方法。前記方法は、前記ブートパーティションと、前記ブートパーティションと関連付けられた前記論理ユニット識別子とを用いてホストデバイスをブートすることを含む、請求項16に記載の方法。前記方法は、前記パーティション数と、前記パーティション数と関連付けられた前記シーケンシャル論理ユニット識別子とを用いて、プログラミング動作、感知動作および消去動作を前記メモリデバイスに行うことを含む、請求項16~18のいずれか1つに記載の方法。メモリデバイスを動作させる方法であって、論理ユニット識別子と、前記メモリデバイス内の複数のパーティションとを関連付けることであって、前記論理ユニット識別子は、一定範囲の論理ユニット識別子に含まれることと、固有の論理ユニット識別子と、前記メモリデバイス内のブートパーティションとを関連付けることであって、前記ブートパーティションと関連付けられた前記固有の論理ユニット識別子は、前記パーティション数と関連付けられた前記一定範囲の論理ユニット識別子の外にあることと、を含む方法。前記方法は、前記ブートパーティションと関連付けられた前記固有の論理ユニット識別子にアドレス指定されたコマンドを受信することを含む、請求項20に記載の方法。前記方法は、前記コマンドの受信に応答してブートコードをホストへ送ることを含む、請求項21に記載の方法。前記ブートパーティションと関連付けられた前記固有の論理ユニット識別子は、前記パーティション数と関連付けられた前記論理ユニット識別子それぞれよりも大きい、請求項20~22のうちいずれか1つに記載の方法。前記方法は、前記ブートパーティションと関連付けられるべきデフォルト論理ユニット識別子として前記固有の論理ユニット識別子を事前に割りあてることを含む、請求項20~22のうちいずれか1つに記載の方法。システムであって、メモリセルのアレイを有するメモリデバイスであって、前記アレイは、複数のブートパーティションおよび複数の追加パーティションを含み、シーケンシャル論理ユニット識別子が、前記追加パーティションと関連付けられ、前記シーケンシャル論理ユニット識別子と連続していない論理ユニット識別子は、前記ブートパーティションのうち1つと関連付けられ、前記メモリデバイスに接続されたホストであって、前記ホストは、前記ブートパーティションのうち1つと関連付けられた前記論理ユニット識別子を認識する、ホストと、を含む、システム。前記ホストはメモリを含み、前記メモリは、前記ブートパーティションのうち1つと関連付けられた前記論理ユニット識別子を含む、請求項25に記載のシステム。前記ホストは、ブート動作時において、前記ブートパーティションのうち1つと関連付けられた前記論理ユニット識別子を用いて前記ブートパーティションのうちの1つにアクセスするように構成される、請求項25~26のうちいずれか1つに記載のシステム。前記ブートパーティションのうちの1つと関連付けられた前記論理ユニット識別子は、固有の論理ユニット識別子である、請求項25~26のうちいずれか1つに記載のシステム。前記ブートパーティションのうち1つは、前記ホストのユーザから視認することができない、請求項25~26のうちいずれか1つに記載のシステム。前記ブートパーティションのうち1つと関連付けられた前記論理ユニット識別子は、前記ブートパーティションのうちの1つに事前に割りあてられたデフォルト論理ユニット識別子である、請求項25~26のうちいずれか1つに記載のシステム。前記ブートパーティションのうち1つは、前記システム用のブートコードを含む、請求項25~26のうちいずれか1つに記載のシステム。前記ホストは、前記ブートパーティションのうち1つを選択するように構成され、前記メモリデバイスは、前記ブートパーティションのうちの1つが選択されたのに応答して、前記シーケンシャル論理ユニット識別子と連続していない前記論理ユニット識別子と、前記ブートパーティションのうち1つとを関連付けるように構成される、請求項31に記載のシステム。システムであって、メモリセルのアレイを有するメモリデバイスであって、前記アレイは、ブートパーティションおよび複数のさらなるパーティションを含み、論理ユニット識別子が前記さらなるパーティションと関連付けられ、前記論理ユニット識別子は、一定範囲の論理ユニット識別子に含まれ、論理ユニット識別子が前記ブートパーティションと関連付けられ、前記論理ユニット識別子は、前記さらなるパーティションと関連付けられた前記一定範囲の論理ユニット識別子の外にあり、前記メモリデバイスに接続されたホストであって、前記ホストは、前記ブートパーティションと関連付けられた前記論理ユニット識別子を認識する、ホストと、を含む、システム。前記ホストは、前記システムのイベントに応答して、前記ブートパーティションと関連付けられた前記論理ユニット識別子にアドレス指定された前記メモリデバイスにコマンドを送るように構成され、前記メモリデバイスは、前記コマンドの受信に応答して、前記ブートコードを前記ホストへと送るように構成される、請求項33に記載のシステム。前記イベントは、前記システムの電源オンである、請求項34に記載のシステム。前記イベントは、前記システムのリセットである、請求項34に記載のシステム。前記コマンドはブートコマンドである、請求項34~36のうちいずれか1つに記載のシステム。本開示は、メモリデバイスおよびシステム内のブートパーティションと、これらと関連付けられた方法とを含む。1つ以上の実施形態は、メモリセルのアレイを含み、前記アレイは、ブートパーティションと、複数の追加パーティションとを含む。シーケンシャル論理ユニット識別子が、前記追加パーティションと関連付けられ、前記シーケンシャル論理ユニット識別子と連続していない論理ユニット識別子は、前記ブートパーティションと関連付けられる。本開示の実施形態によれば、ユーザは、ブートパーティション、例えば、メモリデバイス内に含まれる、例えば格納されているブートコードを見ることを防ぐことができる。例えば、前記メモリデバイス中のブートパーティションは、前記メモリデバイスに接続されたホストのユーザから見えない。すなわち、前記ブートパーティションを前記ユーザから秘匿することができる。以下の本開示の詳細な記載において、本開示の一部を形成する添付図面を参照する。図面中、本開示の複数の実施形態を実行する様態を例示的に示す。これらの実施形態において、当業者が本開示の実施形態を実行できるだけの十分な詳細を記載する。他の実施形態が利用可能であり、プロセス変更、電気的変更および/または構造的変更が本開示の範囲から逸脱すること無く可能であることが理解されよう。本明細書中用いられる複数の何かとは、1つ以上のそのような何かを指す。例えば、複数のメモリデバイスとは、1つ以上のメモリデバイスを指す。さらに、本明細書中用いられるB、P、RおよびSなどの指示語は、特に図面中の参照符号について用いられる場合、本開示の複数の実施形態において、そのように指定された複数の特定の特徴が本開示の幾つかの実施形態で用いられ得ることを示す。本明細書中の図は、第1の桁単数または複数は図面番号に対応し、その他の桁は、当該図面中の要素または構成要素を指示するというナンバリング方法に従う。よって、異なる図間の類似の要素または構成要素を類似の桁によって特定することができる。例えば、参照符号232は、図2中の要素32を指し、類似の要素を図3中において332として示すことができる。理解されるように、本明細書中の多様な実施形態中に示される要素は、付加、交換および/または除去され、本開示の複数のさらなる実施形態を提供することが可能である。加えて、理解されるだろうように、これらの図中に記載の要素の比率および相対的スケールは、本開示の実施形態を例示することを意図しており、限定的なものとしてとられるべきではない。図1は、メモリアレイ100の一部を示す図である。メモリアレイ100は、本開示の1つ以上の実施形態による複数の物理ブロックを有する。メモリアレイ100は、例えば、NAND/またはNORフラッシュ不揮発性メモリアレイであり得る。しかし、本開示の実施形態は、特定の種類のメモリアレイに限定されない。さらに、図1中図示していないが、当業者であれば、メモリアレイ100は特定の半導体ダイ上に、前記ダイの動作と関連付けられた多様な周辺回路と共に配置され得ることを理解するだろう。図1に示すように、メモリアレイ100は、メモリセルの複数の物理ブロック116-0ブロック0、116-1ブロック1、...、116-BブロックBを有する。これらのメモリセルは、単一レベルセルおよび/またはマルチレベルセルであり得る。一例として、メモリアレイ100内の物理ブロック数は、128ブロック、512ブロックまたは1,024ブロックであるが、実施形態は、メモリアレイ100内の特定の数である128個の物理ブロックまたは任意の特定数の物理ブロックに限定されない。図1に示す例において、各物理ブロック116-0、116-1、...、116-Bは、メモリセルを含む。これらのメモリセルは、ユニットとして消去することができる例えば、各物理ブロック中のセルを実質的に同時に消去することが可能、例えば、各物理ブロック内のメモリセルを、1回の消去動作で消去することが可能である。図1に示すように、各物理ブロック116-0、116-1、...、116-Bは、メモリセルの複数の物理行例えば、120-0、120-1、...、120-Rを含む。前記メモリセルは、アクセス線例えば、ワード線へと接続される。各物理ブロック内の行例えば、ワード線の数は32本であり得るが、実施形態は、物理ブロック毎の特定の数の行120-0、120-1、...、120-Rに限定されない。当業者であれば理解するように、各行120-0、120-1、...、120-Rは、1つ以上の物理的データページを含み得る、例えば、格納し得る。物理的ページとは、プログラミングおよび/またはセンシングの単位、例えば、メモリセルの機能グループとして共にプログミングおよび/またはセンシングされる複数のセルを指す。図1に示す実施形態において、各行120-0、120-1、...、120-Rは、1ページ分のデータを保存する。しかし、本開示の実施形態はこれに限定されない。例えば、本開示の1つ以上の実施形態において、1つ以上の偶数ページのデータは偶数のビット線と関連付け、1つ以上の奇数ページのデータは、奇数のビット線と関連付けて、各行は、複数ページ分のデータを格納することができる。さらに、マルチレベルセルを含む実施形態において、1行内の各セルは、1つ以上のビットを上側ページデータに提供し、1つ以上のビットを下側ページデータに提供して、物理ページを上側ページデータおよび下側ページデータに論理的に分割することができる。1つ以上の実施形態において、メモリアレイは、メモリセルの複数の物理ブロックを含み得、各物理ブロックを複数のページに編成することができる。本開示の1つ以上の実施形態において、図1に示すように、1行と関連付けられたページは、データを例えばプログラミング動作後に複数の物理セクター122-0、122-1、...、122-Sに従って格納することができる。各物理セクター122-0、122-1、...、122-Sは、データの1つ以上の論理セクターに対応するデータを格納することができる。例えば、特定の物理セクター例えば、特定の物理セクター中に保存されたデータは、特定の論理セクターに対応し得る。さらに、1つ以上の物理セクター中に格納されたデータの一部は、特定の論理セクターに対応し得る。例えば、特定の物理セクターに格納されたデータの第1の部分は第1の論理セクターに対応し得、前記特定の物理セクター内に保存されたデータの第2の部分は第2の論理セクターに対応し得る。各物理セクター122-0、122-1、...、122-Sはまた、システムおよび/またはユーザデータも格納し得、エラー修正コードECC情報および論理ブロックアドレスLBA情報のようなオーバーヘッド情報を含み得る。当業者であれば、論理ブロックアドレシングは、データの論理セクターを特定するためにホストが利用することが可能なスキームであることを理解するだろう。例えば、各論理セクターは、固有の論理ブロックアドレスLBAに対応し得る。さらに、LBAも、物理アドレスに対応し得る。一例として、データの論理セクターは、複数バイト、例えば、256バイト、512バイト、または1,024バイトのデータであり得る。しかし、実施形態はこれらの例に限定されない。本開示の1つ以上の実施形態において、複数のLBAは、論理ユニットに対応し得る。すなわち、論理ユニットは、複数のLBA、例えば、データの複数の論理セクターを含み得る。さらに、1つ以上の実施形態において、論理ユニットは、1つ以上の論理パーティションと関連付けられ得る。例えば、特定の論理ユニットは、特定の論理パーティションに対応し得る。さらに、論理ユニットは、論理パーティションの下位区分であり得る、例えば、論理パーティションは、2つ以上の論理ユニットを含み得る。あるいは、論理パーティションは、論理ユニットの下位区分であり得る、例えば、論理ユニットは、2つ以上の論理パーティションを含み得る。物理ブロック116-0、116-1、...、116-B、行120-0、120-1、...、120-R、セクター122-0、122-1、...、122-S、およびページの他の構成が可能である点に留意されたい。例えば、物理ブロック116-0、116-1、...、116-Bの行120-0、120-1、...、120-Rはそれぞれ、単一論理セクターに対応するデータを保存し得る。前記単一論理セクターは、例えば、512バイトを越えるかまたは越えないデータを含み得る。図2は、本開示の1つ以上の実施形態によるメモリデバイス232のブロック図である。メモリデバイス232は、例えば、ユニバーサルフラッシュストレージUFSデバイスなどのフラッシュメモリデバイスであり得る。しかし、本開示の実施形態は、特定の種類のメモリデバイスに限定されない。図2に示すように、メモリデバイス232は、メモリアレイ200を含む。メモリアレイ200は、例えば図1と関連して既述したメモリアレイ100に類似する。図2中、1つのメモリアレイを図示しているが、本開示の実施形態はこれに限定されず、例えば、メモリデバイス232内に1つよりも多くのメモリアレイを設けることが可能である。図2に示すように、メモリアレイ200は、ブートパーティション236と、複数の追加パーティション238-0、238-1、...、238-Pとを含む。追加パーティションの数は、例えば、8個または16個であり得る。しかし、本開示の実施形態は、特定の数の追加パーティションに限定されない。さらに、図2に示すメモリアレイ200は1つのブートパーティションを含んでいるが、本開示の実施形態はこれに限定されない。例えば、メモリアレイ200は、1つよりも多くのブートパーティションを含み得る。ブートパーティション236および/または追加パーティション238-0、238-1、...、238-Pは、物理パーティション、例えば、本明細書中において既述した1つ以上の物理ブロック、行、ページ、またはセクターであり得る。ブートパーティション236および/または追加パーティション238-0、238-1、...、238-Pは、論理パーティションでもある。例えば、ブートパーティション236および/または追加パーティション238-0、238-1、...、238-Pは各特定の論理ユニットに相当し、ブートパーティション236および/または追加パーティション238-0、238-1、...、238-Pは、論理ユニットの下位区分であり得、かつ/または論理ユニットは、本明細書中に既述したようなブートパーティション236および/または追加パーティション238-0、238-1、...、238-Pの下位区分であり得る。本明細書中用いられるように、ブートパーティションは、メモリアレイ内の物理または論理パーティションであり得、メモリシステム用のブートコードを含む。前記ブートコードは、前記メモリシステム中のホストによって実行され得る。例えば、ブートパーティション236は、例えば、図3に関連して説明したメモリシステム350のようなメモリシステム用のブートコードを含み得る。前記ブートコードは、メモリシステム内のホスト例えば、図3に関連して説明したホスト352によって実行することができる。前記ブートコードは、本明細書中においてさらに説明するうように、ブート動作時、例えば、前記メモリシステムのブート動作時において前記メモリシステムをブートする際にホストによって利用、例えば実行され得る。メモリアレイ200内に1つよりも多くのブートパーティションを設けた実施形態において、これらのブートパーティションは、メモリシステム用の異なるブートコードを含み得る。例えば、第1のパーティションは、第1のバージョンのブートコードを含み得、第2のパーティションは、前記第1のバージョンと異なる第2のバージョンのブートコードを含み得、第3のパーティションは、前記第1のバージョンおよび第2のバージョンと異なる第3のバージョンのブートコードを含み得、などである。さらに、これらのブートパーティションは、前記メモリシステムのための同一ブートコードを含み得る。例えば、これらのブートパーティションのうち1つは特定のブートコードを含み得、その他のブートパーティションは、特定のブートコードの複数の重複コピーを、例えば、冗長性のために含み得る。追加パーティション238-0、238-1、...、238-Pは、非ブートパーティション、例えば、ブートコードを含まないパーティションおよび/またはブート動作時において用いられないパーティションであり得る。すなわち、追加パーティション238-0、238-1、...、238-Pは、メモリデバイス232上において行われるプログラミング動作、センシング動作および/または消去動作時において用いられるパーティションであり得る。すなわち、追加パーティション238-0、238-1、...、238-Pは、メモリデバイス232上において行われるプログラミング動作、センシング動作および/または消去動作と関連付けられたデータを格納することができる。図2に示すように、メモリデバイス232は、メモリアレイ200に接続される制御回路234も含む。制御回路234は、論理ユニット識別子と、ブートパーティション236および追加パーティション238-0、238-1、...、238-Pとを関連付けるように構成され得る。これらの論理ユニット識別子は、例えば、論理ユニット番号LUNであり得る。しかし、本開示の実施形態は、特定の種類の論理ユニット識別子に限定されない。例えば、制御回路234は、構成記述子リストにおいて、固有の論理ユニット識別子、例えば、ある固有の論理ユニット番号LUNを、ブートパーティション236に、ある固有のLUNを、各追加パーティション238-0、238-1、...、238-Pに割り当てるように構成され得る。これらのLUNは、メモリデバイス232の製造および/または動作時において、ブートパーティション236および追加パーティション238-0、238-1、...、238-Pへ関連付けられ得る、例えば割り当てられ得る。ブートパーティション236と関連付けられたLUNは、ブートパーティション236に事前に割り当てられたデフォルトLUNであり得る。すなわち、特定のLUNは、ブートパーティション236と関連付けられるべき、例えば、ブートパーティション236へ割り当てられるべきデフォルトLUNとして事前に割り当てられ得る。制御回路234は、特定のLUNをブートパーティション236へと割り当てるように構成され得る。追加パーティション238-0、238-1、...、238-Pと関連付けられたLUNは、シーケンシャルLUNであり得、かつ/または、LUN内のある範囲であり得る。ブートパーティション236と関連付けられたLUNは、追加パーティション238-0、238-1、...、238-Pと関連付けられたシーケンシャルLUNと連続していない場合がある。さらに、ブートパーティション236と関連付けられたLUNは、追加パーティション238-0、238-1、...、238-Pと関連付けられたLUNの範囲外にあり得る。さらに、ブートパーティション236と関連付けられたLUNは、追加パーティション238-0、238-1、...、238-Pと関連付けられたLUPそれぞれよりも大きくてもよい。例えば、追加パーティション238-0、238-1、...、238-Pと関連付けられたLUNのシーケンスおよび/または範囲は、0~N-1の整数全てを含み得る。ここで、Nは、追加パーティション238-0、238-1、...、238-Pの数に等しく、ブートパーティション236と関連付けられたLUNは、このシーケンスおよび/または範囲の外であり得て、例えば、ブートパーティション236と関連付けられたLUNは、Nよりも大きくすることができる。例えば、追加パーティションの数が8個である場合、前記追加パーティションと関連付けられたLUNのシーケンスおよび/または範囲は、LUN[0]、LUN[1]、...、LUN[7]であり得、前記ブートパーティションと関連付けられたLUNはLUN[X]であり得る。ここで、Xは、このシーケンスおよび/または範囲外である例えば、LUN[99]。本開示の1つ以上の実施形態に従う、追加パーティション238-0、238-1、...、238-Pと関連付けられたLUNのシーケンス内ではないおよび/または範囲外であるLUNをブートパーティション236に関連付けることにより、ブートパーティション236、例えば、ブートパーティション236と関連付けられたブートコードをユーザが見ることを防ぐことができる。例えば、ブートパーティション236は、ホストのユーザ、例えば図3に関連して説明したメモリデバイス232に接続されたホストのユーザには見えるということはなかろう。すなわち、ブートパーティション236を前記ユーザから秘匿することができる。図2に示す実施形態は、本開示の実施形態を曖昧にしないために図示されていない追加の回路を含み得る。例えば、メモリデバイス232は、アドレス回路を含み、前記アドレス回路は、I/Oコネクタを介してI/O回路を通じて提供されたアドレス信号をラッチし得る。アドレス信号は、メモリアレイ200へアクセスするために、行復号器および列復号器によって受信および復号化され得る。当業者であれば、アドレス入力コネクタの数は、メモリデバイス232および/またはメモリアレイ200の密度およびアーキテクチャに依存し得ることを理解するだろう。図3は、本開示の1つ以上の実施形態によるメモリシステム350のブロック図である。図3に示すように、メモリシステム350は、ホスト352と、ホスト352に接続されたメモリデバイス332とを含む。メモリデバイス332は、例えば、図2に関連して既述したメモリデバイス232に類似し得る。図3中、ホスト352に1つのメモリデバイスを接続している様子を図示しているが、本開示の実施形態は、これに限定されない。例えば、メモリシステム350は、例えばハブアンドスポーク構成または鎖状構成でホスト352に接続された1つよりも多くのメモリデバイスを含み得る。図3に示すように、ホスト352は、ポート354と、ホストコントローラ356と、ホストプロセッサ358と、ホストメモリ360と、ホストメモリコントローラ362と、直接メモリアクセスDMAエンジン364とを含む。当業者であれば、ホストプロセッサ358は、複数のプロセッサ、例えば、並列処理システム、複数のコプロセッサを含み得ることを理解するだろう。ホスト352もまた、当業者が理解するように、さらなる要素、例えば、図3に図示しないさらなるコンピューティングデバイス要素を含み得る。ホスト352は、例えば、数あるコンピューティングデバイス種類のうち、パーソナルコンピュータ等のコンピューティングデバイスであり得る。ホスト352の例を挙げると、例えば、ラップトップコンピュータ、パーソナルコンピュータ、携帯電話、デジタルカメラ、デジタル記録および再生デバイス、PDA、メモリカードリーダー、およびインターフェースハブがある。ホスト352は、単一モノリシックチップ、単一パッケージおよび/またはモジュール内の複数のチップ、および/またはプリント回路基板上のパッケージおよび/またはモジュールの組み合わせを含み得る。図3に示すように、ホストコントローラ356は、ポート354およびホストプロセッサ358へと接続される。ホストコントローラ356はまた、DMAエンジン364およびホストメモリコントローラ362を介してホストメモリ360へと接続される。ホストメモリ360がホスト352内に配置されている様子を図示しているが、本開示の実施形態はこれに限定されない。例えば、ホストメモリ360は、ホスト352と別個にすることができ、例えば、ホスト352の外部に配置することができ、かつ/または、メモリデバイス332内に配置することができる。上記の例双方において、ホストメモリ360は、関連付けられたホスト352としてみなすことができる。ポート354は、ハードウェアポートであり得る。ハードウェアポートを用いて、ハードウェアデバイスをホスト352へ接続することができる。例えば、ハードウェアポートを用いて、例えば、デジタルカメラ、MP3プレーヤ、ネットワークデバイス、および/またはUSBデバイスなどの周辺デバイスをホスト352へと接続することができる。ハードウェアポートを用いて、メディアコーデックをホスト352に接続して、音声および/または動画を再生することができる。このようにポート354を介してハードウェアデバイスをホスト352へ接続することにより、前記ハードウェアデバイスがメモリデバイス332、ホストメモリ360および/またはホスト352中の他のメモリと通信することが可能となる。通信を挙げると、例えば、ハードウェアデバイス、メモリデバイス332、ならびに/あるいはホスト352上のメモリまたはホスト352へ接続されたメモリに対するデータの読み出し、書き込みおよび/または消去がある。ホストコントローラ356を用いて、ホスト352とメモリデバイス332との間の情報通信、例えば、ホスト352からの情報をメモリデバイス332へ通信し、メモリデバイス332からの情報をホスト352へ通信することができる。例えば、ホストコントローラ356は、ホスト352、例えば、ホストプロセッサ358とメモリデバイス332との間の制御、アドレス、データ、命令、コマンドおよび他の信号を送るための標準化インターフェース図示せずを実装するように、接続され得る。さらに、メモリデバイス332をメモリシステム350のためのデータストレージに用いる場合、ホストコントローラ356は、シリアルアドバンストテクノロジーアタッチメントSATA、周辺構成要素相互接続エクスプレスPCIe、ユニバーサルシリアルバスUSB、小型コンピュータシステムインターフェースSCSI、および/またはユニバーサルフラッシュ保存UFSなどのインターフェースを実装することができる。メモリデバイス332は、ブートパーティションを含み得る。前記ブートパーティションは、メモリシステム350用のブートコードと、本明細書中に既述したような複数の追加、例えば非ブート、パーティションとを含む。前記追加パーティションは、連続するおよび/またはある範囲の論理ユニット識別子、例えば、論理ユニット識別子と関連付けられた論理ユニット番号LUNを持ち得る。前記ブートパーティションは、本明細書中既述したように、追加パーティションと関連付けられた論理ユニット識別子、例えば、前記論理ユニット識別子のシーケンスではないおよび/または前記範囲外であるそれに関連する論理ユニット番号LUNを持ち得る。ホスト352は、メモリシステム350用のブートコードを含むブートパーティションを選択するように構成される。メモリデバイス332、例えば、メモリデバイス332内の制御回路は、ホスト352がブートパーティションを選択するのに応答して、前記ブートパーティションにLUNを関連付ける、例えば、前記LUNを割り当てるように構成され得る。ホスト352は、ブートパーティションと関連付けられたLUNを認識し得る。例えば、前記ブートパーティションと関連付けられたLUNはホストメモリ360内に格納され得、および/または、前記ブートパーティションと関連付けられたLUNはホストプロセッサ358に知られる可能性がある。さらに、前記ブートパーティションと関連付けられたLUNは、本明細書中において既述したような前記ブートパーティションに事前に割り当てられたデフォルトLUNであり得る。しかし、前記ブートパーティション、例えば、前記ブートパーティションと関連付けられたブートコードは、本明細書中において既述したように、ホスト352のユーザから見えるということはなかろう。ホスト352は、メモリシステム350のイベントに応答して、メモリシステム350、例えば、ホスト352および/またはメモリデバイス332をブートするためのブートコードを用い得る。例えば、メモリシステム350のイベントに応答して、ホストプロセッサ358は、ブートパーティションと関連付けられたLUNを用いて、ホストコントローラ356を通じてメモリデバイス332からブートコード、例えば、前記ブートコードを示すデータにアクセスする、例えば、ロードすることができる。本明細書中用いられるメモリシステムのイベントとは、電源オンおよび/またはメモリシステムのリセットのようなメモリシステムをブートするイベントを含み得る。例えば、メモリシステム350のイベントに応答して、ホストプロセッサ358は、ブートコマンド、例えば、ブートコード読み出しコマンドをホストコントローラ356を通じてメモリデバイス332へと送るための命令、例えば特定のデータシーケンスおよび/または基準クロックを実行し得る。前記ブートコマンドは、ブートパーティションと関連付けられたLUNにアドレス指定され得る、例えば、前記ブートコマンドは、前記ブートパーティションと関連付けられたLUNを含み得る。前記ブートコマンドはまた、コマンドをブートコマンドとして特定するヘッダーも含み得る。前記ブートコマンドの受信に応答して、メモリデバイス332は、前記ブートコード、例えば、前記ブートコードを示すデータをホスト352へと送ることができる。前記データは、前記データをブートコードデータとして特定するヘッダーを含み得る。前記ブートコードの受信に応答して、ホストプロセッサ358は、前記ブートコードを実行して、メモリシステム350をブートすることができる。結論本開示は、メモリデバイス内のブートパーティションと、システムと、これと関連付けられた方法とを含む。1つ以上の実施形態は、メモリセルのアレイを含む。前記アレイは、ブートパーティションおよび複数の追加パーティションを含む。シーケンシャル論理ユニット識別子は、前記追加パーティションと関連付けられ、前記シーケンシャル論理ユニット識別子と連続していない論理ユニット識別子は、前記ブートパーティションと関連付けられる。本明細書中、特定の実施形態について例示および記載してきたが、当業者であれば、同じ結果を達成するように計算された配置構成は、図示の特定の実施形態において代替可能であることを理解する。本開示は、複数の本開示の実施形態の適合物または改変物を網羅することを意図する。上記記載は例示的なものであり、制限的なものではないことが理解されるべきである。当業者であれば、上記記載を読めば、上記実施形態と、本明細書中に具体的に記載されていない他の実施形態との組み合わせを想起する。複数の本開示の実施形態の範囲は、上記の構造および方法を用いる他の用途を含む。よって、複数の本開示の実施形態の範囲は、添付の特許請求の範囲および特許請求の範囲によって全体的に網羅される均等物に基づいて決定されるべきである。以下の詳細な説明において、本開示を合理的に説明するために、いくつかの特徴を単一実施形態においてグループ分けしている。本開示の方法は、本開示の実施形態において各請求項に明示した特徴よりも多くの特徴を用いるべきであるという意図を反映しているものとして解釈されるべきではない。すなわち、以下の請求項が反映するように、本発明は、単一の開示の実施形態の全ての特徴よりも少数の特徴中に存在する。よって、以下の特許請求の範囲はここで詳細な説明において採用されるものであり、各請求項は、別個の実施形態として個々に独立する。"