スイッチング素子と、インダクタと第1の整流素子とを備え、前記スイッチング素子の出力を整流するための整流回路と、前記整流回路の出力と予め定められた目標値に応じて前記スイッチング素子のスイッチング状態を変化させて、前記整流回路の出力を安定化させる制御回路とを備えたスイッチング電源装置であって、前記第1の整流素子に流れる電流を検出する検出手段と、前記検出手段の検出結果が所定値を超えるようになると前記スイッチング素子のスイッチング状態を変化させることで、前記スイッチング電源装置の出力となる前記整流回路の出力を低下させる出力低下手段とを備えることを特徴とするスイッチング電源装置。前記検出手段の検出結果を平均化する平均化手段を有し、前記出力低下手段は、前記平均化手段の出力が前記スイッチング電源装置の出力の垂下が開始されたことを示すようになるまでは前記制御回路の制御に介在せず、前記平均化手段の出力が前記スイッチング電源装置の出力の垂下が開始されたことを示すようになると前記制御回路の制御に介在して前記整流回路の出力を低下させることを特徴とする請求項1に記載のスイッチング電源装置。前記スイッチング素子の第1端子には、前記インダクタの第1端子と前記第1の整流素子の第1端子とが接続されており、前記インダクタの第2端子には、負荷を接続するための第1出力端子と、コンデンサの第1端子とが接続されており、前記第1の整流素子の第2端子には、前記検出手段として機能する検出抵抗の第1端子が接続されており、前記検出抵抗の第2端子には、前記コンデンサの第2端子と前記負荷を接続するための第2端子とが接続されており、前記平均化手段は、平均化抵抗と平均化コンデンサとを備え、前記平均化抵抗の第1端子には、前記第1の整流素子の第2端子と前記検出抵抗の第1端子とが接続されており、前記平均化コンデンサの第1端子には、前記平均化抵抗の第2端子が接続されており、前記コンデンサの第2端子には、前記検出抵抗の第2端子が接続されていることを特徴とする請求項2に記載のスイッチング電源装置。前記制御回路は、前記整流回路の出力電圧の目標値に対する誤差を増幅する誤差増幅回路と、前記誤差増幅回路からの出力に応じて前記スイッチング素子のオンデューティを変化させるためのパルス幅変調信号を出力するパルス幅変調回路と、パルス幅変調回路からのパルス幅変調信号に応じてプッシュプル動作を行うプッシュプル回路とを備えることを特徴する請求項1ないし3のいずれか1項に記載のスイッチング電源装置。前記スイッチング電源装置は、前記スイッチング素子が一次巻線に接続され、かつ、前記インダクタに一端が接続された第2の整流素子の他端に二次巻線が接続されたトランスをさらに備え、前記第1の整流素子によって前記スイッチング素子がOFFした際に前記インダクタに流れる電流の還流を実行する絶縁型DC/DCコンバータであることを特徴とする請求項1に記載のスイッチング電源装置。入力電圧を変圧して出力する第1のコンバータと、前記第1のコンバータの出力電圧をさらに変圧して第2の出力電圧を得る第2のコンバータと、前記第2の出力電圧を供給される電子機器の状態に応じて前記第1のコンバータの出力電圧を高電圧か低電圧の一方に切り替える切り替え回路とを備えた電源装置であって、前記第2のコンバータとして、請求項1ないし4のいずれか1項に記載されたスイッチング電源装置を採用したことを特徴とする電源システム。画像形成装置であって、記録材に画像を形成する画像形成手段と、前記画像形成手段の動作を制御する制御手段と、前記制御手段に電力を供給するスイッチング電源とを備え、前記スイッチング電源は、スイッチング素子と、インダクタと第1の整流素子と、前記スイッチング素子の出力を整流するための整流回路と、前記整流回路の出力と予め定められた目標値に応じて前記スイッチング素子のスイッチング状態を変化させて、前記整流回路の出力を安定化させる制御回路と、前記第1の整流素子に流れる電流を検出する検出手段と、前記検出手段の検出結果が所定値を超えるようになると前記スイッチング素子のスイッチング状態を変化させることで、前記スイッチング電源の出力となる前記整流回路の出力を低下させる出力低下手段とを備えたことを特徴とする画像形成装置。ところで、スイッチングレギュレータには過負荷保護回路が設けられることが一般的である。しかし、過負荷保護回路の構成によっては、スイッチングレギュレータの出力電流に対する出力電圧の特性垂下特性がへの字型になってしまうことがある。図4Aによれば、出力電流Ioutが垂下開始ポイントであるIaを超えると、出力電圧Voutが垂下を開始する。出力電流Ioutが負荷ショートポイントであるIbになると、出力電圧Voutはゼロになる。このようなへの字型の垂下特性を有するスイッチング電源装置では、負荷の短絡などが発生したときに、スイッチング素子や整流素子にピーク値の大きい電流が流れてしまう。これは、スイッチング素子や整流素子の信頼性の低下や、破壊を招く。そこで、本発明は、負荷の短絡などが発生しても、スイッチング電源装置に使用されるスイッチング素子や整流素子などの素子の信頼性を維持することが可能な過負荷保護回路を提供する。電源装置は、たとえば、スイッチング素子と、第1の整流素子を有する整流回路と、整流回路の出力を安定化させる制御回路とを備えている。制御回路は、整流回路の出力と予め定められた目標値に応じてスイッチング素子のスイッチング状態を変化させて、整流回路の出力を安定化させる回路である。とりわけ、電源装置は、第1の整流素子に流れる電流を検出する検出手段と、スイッチング電源装置の出力となる整流回路の出力を低下させる出力低下手段とを備える。出力低下手段は、検出手段の検出結果が所定値を超えるようになるとスイッチング素子のスイッチング状態を変化させる。本発明によれば、整流回路に含まれている第1の整流素子に流れる電流が、整流回路の出力電圧の垂下が開始されたことを判別するために予め定められた所定値を超えるようになると、スイッチング電源装置の出力を低下させる。これにより、過負荷時における垂下特性がフの字型になるため、負荷の短絡などが発生しても、スイッチング電源装置に使用されるスイッチング素子や整流素子などの素子の信頼性を維持することが可能となる。[基本的な構成]図1は、本発明の基本となるDC/DCコンバータの一例を示す図である。図2は、基本的なDC/DCコンバータの動作例を示す図である。DC/DCコンバータ100の主な構成要素は、過負荷保護回路101、誤差増幅回路102、PWM回路103、プッシュプル回路104、スイッチング素子であるFET1、および、整流回路105である。整流回路105は、インダクタと第1の整流素子とを備え、スイッチング素子の出力を整流するための整流回路である。入力電圧Vinは、抵抗Risを介して、FET1に供給される。FET1のゲート端子には、抵抗R6を介して、トランジスタQ3、Q4からなるプッシュプル回路104が接続される。プッシュプル回路104は、パルス幅変調回路からのパルス幅変調信号に応じてプッシュプル動作を行う。プッシュプル回路104には、抵抗R5、比較器PWMAmp、三角波発生器OSCからなるPWM回路103が接続される。PWM回路103は、誤差増幅回路102からの出力に応じてスイッチング素子のオンデューティを変化させるためのパルス幅変調信号を出力する。比較器PWMAmpの反転入力端子Vp-には、抵抗R3、R4、トランジスタQ2、比較器ErrAmp、定電圧源Vref2からなる誤差増幅回路102が接続される。誤差増幅回路102は、整流回路の出力と予め定められた目標値に応じてスイッチング素子のスイッチング状態を変化させて、整流回路の出力を安定化させる制御回路の一部として機能する。なお、制御回路は、誤差増幅回路102、PWM回路103、プッシュプル回路を備える部分である。FET1がスイッチングを行うと、インダクタL1と整流素子であるダイオードD1とにFET1からパルス電圧が供給される。このパルス電圧は、インダクタL1、ダイオードD1、電解コンデンサC1によって直流の出力電圧Voutへ整流される。出力電圧Voutは、抵抗R7、R8によって構成された分圧回路によって分圧され、比較器ErrAmpの非反転入力端子Veに供給される。一方、比較器ErrAmpの反転入力端子Ve-には、基準電圧Vref2が供給される。したがって、比較器ErrAmpは、出力電圧Voutの誤差情報に基づいてトランジスタQ2のベース電流を増減させ、比較器PWMAmpの反転入力端子の電圧Vp-を制御する。これにより、FET1は、出力電圧Voutの誤差情報に基づいてPWMスイッチングを行い、出力電圧Voutが定電圧化される。ところで、スイッチングレギュレータには、過負荷保護回路が設けられることが一般的である。図1に示したDC/DCコンバータ100にも、過負荷保護回路101が設けられている。過負荷保護回路101は、抵抗Ris、R1、R2、コンデンサC2、定電圧源Vref1、比較器CSAmp、トランジスタQ1で構成されている。抵抗Risは、FET1のドレイン電流Idを電圧Visに変換する。電圧Visは、抵抗R1、コンデンサC2からなるフィルタ回路によって平均化され、比較器CSAmpの反転入力端子Vc-に供給される。一方、比較器CSAmpの非反転入力端子Vcには、入力電圧と定電圧源Vref1からの電圧との差分電圧であるVin-Vref1が供給される。図2には、比較器ErrAmp、CSAmp、PWMAmp、FET1のゲート-ソース間電圧Vgs、FET1のドレイン電流Idと出力電流Ioutの関係が時間軸に沿って示されている。出力電流Ioutが正常値であれば、比較器CSAmpの反転入力端子電圧Vc-と、非反転入力端子電圧Vcは、Vc->Vcとなる。この条件下では、CSAmpがトランジスタQ1をOFFさせる。よって、比較器CSAmpがPWM回路103の動作に介在しない。図3は、出力電流Ioutが過大となったときの比較器ErrAmp、CSAmp、PWMAmp、FET1のゲート-ソース間電圧Vgs、FET1のドレイン電流Idと出力電流Ioutの関係を示した図である。とりわけ、図3A、図3Bは、出力電流Ioutが増大した場合過負荷時の動作を示す図である。出力電流Ioutが過大になると、ゲート電流Idのピーク値が上昇する。よって、Visの振幅が増大する。この場合、比較器CSAmpの反転入力端子の電圧Vc-が、非反転入力端子の電圧Vc=Vin-Vref1よりもわずかに低下するようになる。すると比較器CSAmpは、トランジスタQ1のベース電流を増加させ、比較器PWMAmpの反転入力端子の電圧Vp-を低下させる。これにより、FET1のオンデューティデューティ比が低下するから、Visのパルス幅が減少し、比較器CSAmpの反転入力端子の電圧Vc-が上昇する。以上の一連の閉ループ制御によって、FET1は、比較器CSAmpの反転入力端子電圧Vc-と非反転入力端子電圧Vc=Vin-Vref1が概ね等しくなるように、PWMスイッチングを行う。なお、FET1のオンデューティが低下すれば、出力電圧Voutも低下する。図3A、図3Bが示すように、出力電流Ioutがさらに増大すると、比較器CSAmpは、トランジスタQ1のベース電流をさらに増加させる。これを受けて、比較器PWMAmpは、FET1のオンデューティをさらに低下させる。よって、出力電圧Voutはさらに低下することとなる。図4Aは、出力電圧Voutと出力電流Ioutとの関係垂下特性を示す図である。図2を用いて説明した、比較器ErrAmpによる制御領域401では、出力電圧Voutは出力電流Ioutによらず、ほぼ一定の電圧Vaとなる。電圧Vaは、次式で表される。出力電流Ioutが上昇し垂下開始電流Iaとなると、出力電圧Voutの垂下が始まる。これ以降、図3A、図3Bを用いて説明した、比較器CSAmpによる制御領域402となる。抵抗Risで検出された電圧Visは、抵抗R1、コンデンサC2からなるフィルタ回路によって平均化され、比較器CSAmpの反転入力端子Vc-に供給される。比較器CSAmpの反転入力端子電圧Vc-と、非反転入力端子電圧Vcは、概ね等しくなるように制御される。よって、FET1のON時間をton、スイッチング周期をTswとすると、Vref1、Ris、Iaには、次式が成り立つ。図4Bに示すように、FET1のゲート電流Idの変化量をΔI、インダクタL1のインダクタンスをL1、ダイオードD1の順方向電圧降下をVfd1とすると、次式が成り立つ。上記の式234から、垂下開始電流Iaは次式で与えられる。さて、出力電圧Voutが垂下し、ついには0となったときの出力電流Ibは、上記の式5から求められる。式5において、Vaを0に漸近していくと、次式が成り立つ。このとき、Vin>Vfd1とすると、次式が成り立つ。よって、垂下開始電流Iaと、出力電圧Voutが0となったときの出力電流Ibは、次式の関係となる。式8から、出力電圧Voutの垂下特性は図4Aが示すようなへの字型となることがわかる。出力電圧Voutの垂下特性がへの字型になると、たとえば、負荷短絡時など、FET1やダイオードD1にピーク値の大きな電流が流れることとなる。つまり、これらデバイスの信頼性が低下したり、破壊されたりしてしまう。[実施例1]図5は、本発明の実施例1に係るDC/DCコンバータを示す図である。ここでは、スイッチング電源装置の一例としてDC/DCコンバータ500について説明する。実施例1の特徴は、過負荷保護回路501によって、DC/DCコンバータ500における還流用の整流素子であるダイオードD1に流れる電流を検出し、過負荷保護を行うことである。図1ないし図4を用いて説明した事項と共通する事項については同一の符号を付与することで説明の簡潔化を図る。図5を参照すると、スイッチング素子であるFET1の第1端子には、インダクタL1の第1端子と第1の整流素子であるダイオードD1の第1端子とが接続されている。また、インダクタL1の第2端子には、負荷を接続するための第1出力端子と、コンデンサC1の第1端子とが接続されている。第1の整流素子であるダイオードD1の第2端子には、検出手段として機能する検出抵抗Risの第1端子が接続されている。検出抵抗Risの第2端子には、コンデンサC1の第2端子と負荷を接続するための第2端子とが接続されている。図1と図5とを比較するとわかるように、過負荷保護回路101が過負荷保護回路501に置き換えられている。この過負荷保護回路501を採用することで、への字型の垂下特性をフの字型の垂下特性に変更することができる。すなわち、FET1やダイオードD1などのデバイスの信頼性を維持しつつ、過負荷による破壊を抑制できる。図6は、出力電流Ioutが正常値の場合の動作を示す図である。DC/DCコンバータ500の入力電圧Vinは、FET1に供給される。図2と比較するとわかるように、過負荷保護回路の構成が異なるため比較器CSAmpの動作だけが異なる。ここで、過負荷保護回路501の動作を説明する。過負荷保護回路501は、検出手段の検出結果が所定値を超えるようになるとスイッチング素子のスイッチング状態を変化させることで、スイッチング電源装置の出力となる整流回路の出力を低下させる出力低下手段として機能する。抵抗Ris、R1、R2、コンデンサC2、定電圧源Vref1、比較器CSAmp、トランジスタQ1で構成されている。抵抗Risは、第1の整流素子に流れる電流を検出する検出手段として機能し、ダイオードD1の順電流Ifを電圧Visに変換する。つまり、抵抗Risは、順電流Ifの検出回路を構成している。電圧Visは、抵抗R1、コンデンサC2からなるフィルタ回路502によって平均化され、比較器CSAmpの反転入力端子Vc-に供給される。フィルタ回路502は、検出手段の検出結果を平均化する平均化手段として機能している。すなわち、フィルタ回路502は、平均化抵抗である抵抗R1と平均化コンデンサであるコンデンサC2とを備えている。抵抗R1の第1端子には、ダイオードD1の第2端子と抵抗Risの第1端子とが接続されている。コンデンサC2の第1端子には、抵抗R1の第2端子が接続されている。コンデンサC1の第2端子には、抵抗Risの第2端子が接続されている。一方、比較器CSAmpの非反転入力端子Vcには、電圧-Vref1が供給される。図6に示したように、出力電流Ioutが正常値の場合、比較器CSAmpの反転入力端子電圧Vc-と、非反転入力端子電圧Vcは、Vc->Vcとなる。よって、比較器CSAmpは、トランジスタQ1をOFFさせる。したがって、比較器CSAmpがPWM回路の動作に介在しない。このように、過負荷保護回路501は、平均化手段の出力がスイッチング電源装置の出力の垂下が開始されたことを示すようになるまでは制御回路の制御に介在しない。一方、図7A、図7Bが示すように、出力電流Ioutが過大となると、順電流Ifのピーク値が上昇してしまう。よって、Visの振幅が増大する。すると比較器CSAmpの反転入力端子の電圧Vc-が非反転入力端子の電圧Vc=-Vref1よりもわずかに低下する。この状態では、比較器CSAmpが、トランジスタQ1のベース電流を増加させ、比較器PWMAmpの反転入力端子の電圧Vp-を低下させる。これにより、FET1のオンデューティが低下する。FET1のオンデューティの低下により、出力電圧Voutは低下する。FET1のオンデューティが低下すると、ダイオードD1の導通デューティが逆に増加する。よって、Visのパルス幅も増加する。これは、比較器CSAmpの反転入力端子の電圧Vc-をさらに低下させる。すると、図7Bが示すように、比較器CSAmpはトランジスタQ1のベース電流をさらに増加させ、比較器PWMAmpの反転入力端子の電圧Vp-を低下させる。これを受けて、比較器PWMAmpは、FET1のオンデューティをさらに低下させる。すなわち、FET1のオンデューティ低下→D1の導通デューティ増加→CSAmpの反転入力端子の電圧Vc-低下→FET1のオンデューティ低下→という正帰還ループに入る。このように、過負荷保護回路501は、平均化手段の出力がスイッチング電源装置の出力の垂下が開始されたことを示すようになると制御回路の制御に介在して整流回路の出力を低下させる。以上で説明した一連の正帰還ループにおける出力電圧Voutと出力電流Ioutとの関係を図8Aに示す。すでに説明したように、比較器ErrAmpによる制御領域401では、出力電圧Voutは出力電流Ioutによらず、ほぼ一定の電圧Vaとなる。Vaは、式1で説明したとおりである。出力電流Ioutが上昇し、垂下開始電流Iaとなると、出力電圧Voutの垂下が始まる。これ以降は、比較器CSAmpによる制御領域802となる。抵抗Risで検出された電圧Visはフィルタ回路502によって平均化され、比較器CSAmpの反転入力端子Vc-に供給される。比較器CSAmpの反転入力端子電圧Vc-と、非反転入力端子電圧Vcは、概ね等しくなるように制御される。ダイオードD1の導通時間をtoff、スイッチング周期をTswとすると、Vref1、Ris、Iaには、次式が成り立つ。また、図8Bが示すように、ダイオードD1の順電流Ifの変化量をΔI、インダクタL1のインダクタンスをL1、ダイオードD1の順方向電圧降下をVfd1とすると、次式が成り立つ。上記の式9ないし11から、Iaは次式で与えられる。さて、Voutが垂下し、0となったときの出力電流Ibは、上記の式12から求められる。式12において、Vaを0に漸近していくと、次式が成り立つ。このとき、Vin>Vfd1かつVin>Vaとすると、次式が成り立つ。よって、出力電圧Voutが垂下を開始するときの垂下開始電流Iaと、出力電圧Voutが0となったときの出力電流Ibは、次式の関係となる。つまり、出力電圧Voutに関する垂下特性は図8Aに示すような、フの字型となる。垂下特性がフの字型になると、FET1やダイオードD1の信頼性を維持でき、過負荷により破壊も抑制できる。この効果が期待できるのは、負荷短絡時などにFET1やダイオードD1に流れる電流が垂下開始時よりも減ることとなるからである。[実施例2]図9は、実施例2のスイッチング電源装置を示す図である。DC/DCコンバータ900は、フォワード方式の絶縁型のDC/DCコンバータである。還流用のダイオードD1に流れる電流を検出し、過負荷保護を行うことが特徴である。なお、実施例1と共通する個所には同一の参照符号を付与することで、説明の簡潔化に努める。図9において、トランスT21の一次巻線にはスイッチング素子であるFET21が接続されている。トランスT21の二次巻線には、第2の整流素子であるダイオードD21の他端が接続されている。ダイオードD21の一端はインダクタL1に接続されている。DC/DCコンバータ900は、ダイオードD1によってスイッチング素子がOFFした際にインダクタL1に流れる電流の還流を実行する絶縁型DC/DCコンバータである。DC/DCコンバータ900に供給される商用電源図示せずの交流電圧は、ダイオードブリッジ図示せずと一次電解コンデンサC21によって整流平滑され、直流の入力電圧Vinとなる。入力電圧Vinは、トランスT21の一次巻線を介して、スイッチング素子として機能するFET21に供給される。FET21のゲート端子には、抵抗R22を介して、PWM回路903が接続されている。PWM回路903は、誤差増幅回路からの出力に応じてスイッチング素子のオンデューティを変化させるためのパルス幅変調信号を出力するパルス幅変調回路である。PWM回路903は、抵抗R21、定電圧源Vref21、比較器PWMAmp、三角波発生器OSCを備えている。比較器PWMAmpの非反転入力端子Vpには、フォトカプラPC21を介して、誤差を増幅する誤差増幅回路902が接続されている。誤差増幅回路902は、抵抗R24、トランジスタQ2、比較器ErrAmp、定電圧源Vref2を備えている。なお、制御回路は、誤差増幅回路902、PWM回路903および誤差を伝達するためのフォトカプラPC21を備えている。FET21がスイッチングを行うと、トランスT21の二次巻線にパルス電圧が誘起される。このパルス電圧は、ダイオードD1、D21、インダクタL1、電解コンデンサC1によって構成された整流回路905によって直流化され、出力電圧Voutとなる。出力電圧Voutは、抵抗R7、R8によって分圧され、比較器ErrAmpの非反転入力端子Veに供給される。一方、比較器ErrAmpの反転入力端子Ve-には、定電圧源Vref2からの基準電圧Vref2が供給される。比較器ErrAmpは、出力電圧Voutの誤差情報に基づいてトランジスタQ2のベース電流を増減させることで、比較器PWMAmpの非反転入力端子の電圧Vpを制御する。FET21は、出力電圧Voutの誤差情報に基づいてPWMスイッチングを行うこととなり、出力電圧Voutは定電圧化される。過負荷保護回路901は、実施例1の過負荷保護回路501と同様に、抵抗Ris、R1、R2、コンデンサC1、定電圧源Vref1、比較器CSAmp、トランジスタQ1で構成されている。よって、その動作も過負荷保護回路501と同様である。図10に示したように、出力電流Ioutが正常値の場合、比較器CSAmpの反転入力端子電圧Vc-と、非反転入力端子電圧Vcは、Vc->Vcとなる。よって比較器CSAmpは、トランジスタQ1をOFFさせる。したがって比較器CSAmpがPWM回路の動作に影響を与えることはない。一方、図11Aが示すように、出力電流Ioutが過大となると、順電流Ifのピーク値が上昇する。よって、Visの振幅が増大する。すると比較器CSAmpの反転入力端子の電圧Vc-が、非反転入力端子の電圧Vc=-Vref1よりもわずかに低下する。比較器CSAmpは、トランジスタQ1のベース電流を増加させ、比較器PWMAmpの非反転入力端子の電圧Vpを低下させる。これにより、FET1のオンデューティは低下する。FET1のオンデューティが低下することにより、出力電圧Voutは低下する。FET1のオンデューティが低下すると、D1の導通デューティは、逆に増加することとなり、Visのパルス幅が増加する。よって、比較器CSAmpの反転入力端子の電圧Vc-がさらに低下する。すると、図11Bが示すように、比較器CSAmpは、トランジスタQ1のベース電流をさらに増加させ、比較器PWMAmpの非反転入力端子の電圧Vpを低下させる。これを受けて、比較器PWMAmpは、FET1のオンデューティをさらに低下させる。すなわち、FET1のオンデューティ低下→D1の導通デューティ増加→CSAmpの反転入力端子の電圧Vc-低下→FET1のオンデューティ低下→という正帰還ループに入る。このように、実施例2でも実施例1と同様に、出力電圧Voutの垂下特性がフの字型となる。よって、たとえば、負荷の短絡が発生したとしても、過負荷保護回路901によってFET21やダイオードD1、D21に流れる電流が垂下開始時の電流よりも減るため、これらデバイスの信頼性を維持でき、破壊からも保護できる。[実施例3]実施例3は、実施例1で説明したDC/DCコンバータ500を絶縁型のDC/DCコンバータ900の後段に搭載したて構成した電源システムについて説明する。図12、図13は、実施例3の電源装置および負荷となる機器を示したブロック図である。AC/DCコンバータ1201は、入力電圧を変圧して出力する第1のコンバータである。DC/DCコンバータ500は、AC/DCコンバータ1201の出力電圧をさらに変圧して第2の出力電圧を得る第2のコンバータである。制御部1202は、第2の出力電圧を供給される電子機器の状態に応じて第1のコンバータの出力電圧を高電圧か低電圧の一方に切り替える切り替え回路として機能する。AC/DCコンバータ1201は、絶縁型のDC/DCコンバータ900を備えており、商用電源ACの交流電圧を直流電圧Vout2に変圧する。直流の出力電圧Vout2は、モータなどのアクチュエータMに供給される。一方、直流の出力電圧Vout2は、DC/DCコンバータ500にも供給される。DC/DCコンバータ500は、入力電圧Vinである直流電圧Vout2を直流の出力電圧Vout1に変圧する。出力電圧Vout1は、機器の制御を司る制御部1202に供給される。一般に、アクチュエータMの電源電圧は、制御部1202の電源電圧よりも高く設定される。DC/DCコンバータ500の出力電圧Vout1は、実施例1で説明したとおり、Vaとなるように制御される。一方で、AC/DCコンバータ1201の出力電圧Vout2は、Vaよりも高く設定されている。ところで、昨今、環境問題に端を発し、電子機器の待機電力の低減が強く求められている。本実施例で説明する機器についても、通常モードとパワーセーブモードを設け、パワーセーブモードにおいては、スイッチング電源の動作状態を変化させて、待機電力を低減することを実施しているものとする。図12において、制御部1202からAC/DCコンバータ1201へパワーセーブ信号/PSAVEが供給されている。制御部1202は、/PSAVE信号を用いて機器をパワーセーブモードに移行させる。たとえば、制御部1202は、機器を通常モードに設定する時には、/PSAVE信号をHレベルとし、機器をパワーセーブモードに設定する時には、/PSAVE信号をLレベルとする。通常モードにおいて、DC/DCコンバータ500の出力電圧Vout1は、Vaである。AC/DCコンバータ1201の出力電圧Vout2は、Vaよりも高く設定されている。したがって、DC/DCコンバータは、実施例1で説明したとおり、スイッチング動作を行う。パワーセーブモードにおいて、制御部1202は、AC/DCコンバータ1201の動作を変化させることで出力電圧Vout2を、Vaよりも低く、かつ制御部1202の動作可能な電源電圧範囲内に設定する。すると、DC/DCコンバータ500のスイッチングが停止し、FET1が常時ONとなる。よって、FET1で消費していたスイッチング損失が0となり、機器の待機電力を低減することができる。さて、パワーセーブモードにおけるDC/DCコンバータ500の出力電流Iloadは、図13中の矢印1301で示したルートを通ってループする。注目すべき点は、出力電流Iloadのループ内に電流検出抵抗Risは存在しないことである。よって、抵抗Risで電力が消費されることはない。一方、図14は、DC/DCコンバータ500を図1で示したDC/DCコンバータ100に置き換えた比較例を示す図である。図14に示した構成では、出力電流Iloadのループ1401内に電流検出抵抗Risが存在している。よって、電流検出抵抗Risで無駄な電力が消費されてしまう。このように、消費電力の観点からも実施例1に示したDC/DCコンバータ500は優れている。すなわち、パワーセーブモードへの遷移した状態でDC/DCコンバータ500のFET1を常時ONにすることで、待機電力の低減を電子機器において、パワーセーブモードの無駄な電力消費を抑えることができる。<スイッチング電源の適用例>上記で説明した実施例1乃至3のスイッチング電源は、例えばプリンタ、複写機、ファクシミリ等の画像形成装置における低電圧電源として適用することができる。画像形成装置における制御部としてのコントローラへの電力供給、また、用紙を搬送する搬送ローラの駆動部としてのモータへの電力供給のための電源として適用される。図15Aに画像形成装置の一例であるレーザビームプリンタの概略構成を示す。レーザビームプリンタ200は、記録材に画像を形成する画像形成手段として機能する画像形成部210を備えている。画像形成部210は、潜像が形成される像担持体としての感光ドラム211、感光ドラムに形成された潜像をトナーで現像する現像部212を備えている。そして感光ドラム211に現像されたトナー像をカセット216から供給された記録媒体としてのシート不図示に転写して、シートに転写したトナー像を定着器214で定着してトレイ215に排出する。また、図15Bに画像形成装置の制御部としてのコントローラと駆動部としてのモータへの電源からの電力供給構成を示す。コントローラ300は、画像形成手段の動作を制御する制御手段として機能する。上記のスイッチング電源は、画像形成装置の画像形成動作を制御するCPU310を有するコントローラ300への電力供給、また、画像形成のための駆動部としてのモータ312及び313に電力を供給する低圧電源として適用される。供給する電圧の一例として、コントローラ300へは3.3V、モータへは24Vを供給する。例えば、モータ312はシートを搬送する搬送ローラを駆動するモータ、モータ313は定着器214を駆動するモータである。このような構成で、例えば、画像形成装置のモータが過負荷状態になったと仮定する。スイッチング電源は、過負荷状態において上述の実施例1、2で説明したように、出力電圧Voutの垂下特性がフ型となる。よって、過負荷保護回路によってFETやダイオードに流れる電流が垂下開始時の電流よりも減る。その結果、電源回路を構成するデバイスの信頼性が維持され、破壊からも保護される。また、画像形成装置が画像形成動作を実行していない待機状態において、画像形成装置を省エネルギーモード電源のパワーセーブモードに移行してもよい。省エネルギーモードでは、スイッチング電源が出力電圧を小さくして軽負荷状態に遷移する、上記した実施例3のように、省エネルギーモード時の無駄な電力消費を抑えることができる。なお、上記スイッチング電源の構成は、ここで説明した画像形成装置に限らず他の電子機器の低電圧電源としても適用可能である。