異なる色相の光を発する複数の光源と、複数の画素を有する画素部とを有し、前記画素は、光を透過する第1の画素電極と、光を反射する第2の画素電極と、第1のトランジスタと、第2のトランジスタを有し、前記第1のトランジスタのソースまたはドレインの一方は、信号線と電気的に接続し、前記第1のトランジスタのソースまたはドレインの他方は、前記第1の画素電極と、前記第2のトランジスタのソースまたはドレインの一方と電気的に接続し、前記第2のトランジスタのソースまたはドレインの他方は、前記第2の画素電極と電気的に接続することを特徴とする液晶表示装置。請求項1において、前記画素部を複数の領域に分割し、前記複数の領域ごとに、異なる色相の光を発する複数の光源の点灯を制御し、前記第1のトランジスタを駆動して、前記第1の画素電極と重なる液晶層に電圧を印加してカラー表示を行い、前記複数の光源の消灯する期間に、前記第1のトランジスタ及び前記第2のトランジスタを駆動して、前記第2の画素電極と重なる液晶層に電圧を印加してモノクロ表示を行うことを特徴とする液晶表示装置。請求項1または請求項2において、前記画素部を少なくとも第1の領域及び第2の領域に分割し、前記第1の領域に、異なる色相を有する複数の光が、第1の輪番に従い順次供給されると共に、前記第2の領域にも異なる色相を有する前記複数の光が、前記第1の輪番とは異なる第2の輪番に従い、順次供給されることを特徴とする液晶表示装置。請求項1乃至請求項3のいずれか一において、前記第1のトランジスタ及び前記第2のトランジスタは、酸化物半導体を含むことを特徴とする液晶表示装置。液晶表示装置の周囲が明るい環境でも、薄暗い環境でも、その環境に合わせて画像表示を認識できる液晶表示装置を提供することを課題の一とする。また、外光を照明光源とする反射モードと、バックライトを用いる透過モードの両モードでの画像表示を可能とした液晶表示装置を提供することを課題の一とする。液晶層を介して入射する光を反射して表示を行う領域反射領域と、バックライトからの光を透過して表示を行う領域透過領域とを設け、透過モードと反射モードの切り換えを行うことのできる液晶表示装置とする。透過モードの場合には、透過領域の第1の画素電極に接続された第1のトランジスタを駆動し、反射領域の第2の画素電極に接続された第2のトランジスタをオフ状態とする。第1の画素電極は、光を透過する導電性材料で形成され、第2の画素電極は、光を反射する導電性材料で形成される。また、透過モード時において、1フレーム毎もしくは複数フレーム毎に、反射領域の第2の画素電極に接続された第2のトランジスタをオン状態とする期間を設け、反射領域に黒の画像信号を保持させる。透過モード時に、反射領域に黒の画像信号を保持させることで、外光が反射領域で反射されることによるコントラストの低下を防ぐことができる。一つの画素に反射領域と透過領域を設け、画像信号を供給するための信号線を、反射領域と透過領域で共用とすることで、1画素当たりの配線本数を減らすことができる。具体的には、信号線に透過領域が有する第1のトランジスタを接続し、反射領域が有する第2のトランジスタは、第1のトランジスタを介して信号線に接続する。反射モードの場合には、第1のトランジスタと第2のトランジスタをオン状態とすることで、信号線から反射領域に画像信号を供給する。また、透過領域の表示においては、画素部全面において画像信号の書き込み及びバックライトの点灯を順次行うのではなく、画素部の特定の領域毎に画像信号の書き込み及びバックライトの点灯を順次行う新規のフィールドシーケンシャル方式を用いる。なお、バックライトの光源としては、冷陰極蛍光ランプよりも消費電力を低減でき、光の強弱を調節できる発光ダイオードLEDを複数用いる。新規のフィールドシーケンシャル方式は、利用者の瞬きなど短時間の表示の遮りに起因して特定の表示情報が欠落することによって、当該利用者に視認される表示が本来の表示情報に基づく表示から変化劣化することカラーブレイク、色割れともいうを低減することができる。本明細書で開示する本発明の一態様は、画素部、及び、画素部への画像信号の入力を制御する駆動回路が設けられたパネルと、バックライトを有し、そのバックライトが、異なる色相の光を発する複数の光源を有する。そして、フルカラー画像の表示を行う場合と、モノクロ画像の表示を行う場合とで、光源の駆動方法を切り換える。フルカラー画像の表示を行う場合は、新規のフィールドシーケンシャル方式を利用した透過モードとし、画素部を複数の領域に分割し、領域ごとに上記光源の点灯を制御する。具体的には、画素部は、第1の領域及び第2の領域を少なくとも有し、前記第1の領域に、異なる色相を有する複数の光が、第1の輪番に従い順次供給されると共に、前記第2の領域にも異なる色相を有する前記複数の光が、前記第1の輪番とは異なる第2の輪番に従い、順次供給される。モノクロ画像の表示を行う場合は、光源からの光の供給を停止して反射モードとし、画素部の反射領域全体、或いは領域ごとに、外部からの光を利用して静止画表示または動画表示を行う。さらに、本発明の一態様では、上記モノクロ画像が静止画である場合に、モノクロ画像が動画である場合よりも、その駆動周波数を低くする。そして、本発明の一態様では、駆動周波数を低くするために、液晶表示装置の画素部に、液晶素子と、当該液晶素子に与えられる電圧の保持を制御するための、オフ電流が極めて小さい絶縁ゲート電界効果型トランジスタ以下、単にトランジスタとするとを設ける。オフ電流の極めて小さいトランジスタを用いることで、液晶素子に与えられる電圧が保持される期間を長くすることができる。そのため、静止画のように、連続する幾つかのフレーム期間に渡って、画素部に同じ画像情報を有する画像信号が書き込まれる場合などは、駆動周波数を低くしても、言い換えると一定期間内における画像信号の書き込み回数を少なくしても、画像の表示を維持することができる。本発明の一態様は、異なる色相の光を発する複数の光源と、複数の画素を有する画素部とを有し、画素は、光を透過する第1の画素電極と、光を反射する第2の画素電極と、第1のトランジスタと、第2のトランジスタを有し、第1のトランジスタのソースまたはドレインの一方は、信号線と電気的に接続し、第1のトランジスタのソースまたはドレインの他方は、第1の画素電極と、第2のトランジスタのソースまたはドレインの一方と電気的に接続し、第2のトランジスタのソースまたはドレインの他方は、第2の画素電極と電気的に接続することを特徴とする液晶表示装置である。本発明の一態様は、画素部を複数の領域に分割し、複数の領域ごとに、異なる色相の光を発する複数の光源の点灯を制御し、第1のトランジスタを駆動して、第1の画素電極と重なる液晶層に電圧を印加してカラー表示を行い、複数の光源の消灯する期間に、第1のトランジスタ及び第2のトランジスタを駆動して、第2の画素電極と重なる液晶層に電圧を印加してモノクロ表示を行う上記液晶表示装置である。本発明の一態様は、画素部を少なくとも第1の領域及び第2の領域に分割し、第1の領域に、異なる色相を有する複数の光が、第1の輪番に従い順次供給されると共に、第2の領域にも異なる色相を有する複数の光が、第1の輪番とは異なる第2の輪番に従い、順次供給されることを特徴とする上記液晶表示装置である。上記トランジスタは、シリコンよりもバンドギャップが広く、真性キャリア密度がシリコンよりも低い半導体材料を、チャネル形成領域に含むことを特徴とする。上述したような特性を有する半導体材料をチャネル形成領域に含むことで、オフ電流が極めて低いトランジスタを実現することができる。このような半導体材料としては、例えば、シリコンの約3倍程度の大きなバンドギャップを有する、酸化物半導体が挙げられる。上記構成を有するトランジスタを、液晶素子に与えられる電圧を保持するためのスイッチング素子として用いることで、通常のシリコンやゲルマニウムなどの半導体材料で形成されたトランジスタを用いた場合に比べて、液晶素子からの電荷のリークを防ぐことができる。上記画素部は、入力されるフルカラー画像信号の電圧に従って液晶層の透過率が制御される領域と、該領域と重なる液晶層への電圧の保持を制御する第1のトランジスタと、入力されるモノクロ画像信号の電圧に従って液晶層の反射率が制御される領域と、該領域と重なる液晶層への電圧の保持を制御する第2のトランジスタを有する。そして、第1及び第2のトランジスタは、そのチャネル形成領域に、例えば酸化物半導体などの、バンドギャップがシリコン半導体よりも広く、真性キャリア密度がシリコンよりも低い半導体材料を含んでいる。なお、電子供与体ドナーとなる水分または水素などの不純物が低減されて高純度化された酸化物半導体purifiedOSは、その後、酸化物半導体に酸素を供給して、酸化物半導体内の酸素欠損を低減することによりi型真性の酸化物半導体又はi型に限りなく近い実質的にi型化した酸化物半導体とすることができる。i型化または実質的にi型化された酸化物半導体を用いたトランジスタは、オフ電流が著しく低いという特性を有する。また、高純度化された酸化物半導体は、二次イオン質量分析法SIMS:SecondaryIonMassSpectrometryによる水素濃度の測定値が、5×1019/cm3以下、好ましくは5×1018/cm3以下、より好ましくは5×1017/cm3以下、さらに好ましくは1×1016/cm3以下とする。また、ホール効果測定により測定できるi型化または実質的にi型化された酸化物半導体のキャリア密度は、1×1014/cm3未満、好ましくは1×1012/cm3未満、さらに好ましくは1×1011/cm3未満である。また、酸化物半導体のバンドギャップは、2eV以上、好ましくは2.5eV以上、より好ましくは3eV以上である。i型化または実質的にi型化された酸化物半導体を用いることにより、トランジスタのオフ電流を下げることができる。ここで、酸化物半導体膜中の、水素濃度の分析について触れておく。酸化物半導体膜中及び導電膜中の水素濃度測定は、二次イオン質量分析法SIMS:SecondaryIonMassSpectrometryで行う。SIMS分析は、その原理上、試料表面近傍や、材質が異なる膜との積層界面近傍のデータを正確に得ることが困難であることが知られている。そこで、膜中における水素濃度の厚さ方向の分布をSIMSで分析する場合、対象となる膜が存在する範囲において、値に極端な変動が無く、ほぼ一定の値が得られる領域における平均値を、水素濃度として採用する。また、測定の対象となる膜の厚さが小さい場合、隣接する膜内の水素濃度の影響を受けて、ほぼ一定の値が得られる領域を見いだせない場合がある。この場合、当該膜が存在する領域における、水素濃度の最大値または最小値を、当該膜中の水素濃度として採用する。さらに、当該膜が存在する領域において、最大値を有する山型のピーク、最小値を有する谷型のピークが存在しない場合、変曲点の値を水素濃度として採用する。具体的に、i型化または実質的にi型化された酸化物半導体膜を活性層として用いたトランジスタのオフ電流が低いことは、いろいろな実験により証明できる。例えば、チャネル幅が1×106μmでチャネル長が10μmの素子であっても、ソース電極とドレイン電極間の電圧ドレイン電圧が1Vから10Vの範囲において、オフ電流ゲート電極とソース電極間の電圧を0V以下としたときのドレイン電流が、半導体パラメータアナライザの測定限界以下、すなわち1×10-13A以下という特性を得ることができる。この場合、オフ電流をトランジスタのチャネル幅で除した数値に相当するオフ電流密度は、100zA/μm以下であることが分かる。また、容量素子とトランジスタとを接続して、容量素子に流入または容量素子から流出する電荷を当該トランジスタで制御する回路を用いて、オフ電流密度の測定を行った。当該測定では、上記トランジスタにi型化または実質的にi型化された酸化物半導体膜をチャネル形成領域に用い、容量素子の単位時間あたりの電荷量の推移から当該トランジスタのオフ電流密度を測定した。その結果、トランジスタのソース電極とドレイン電極間の電圧が3Vの場合に、数十yA/μmという、さらに低いオフ電流密度が得られることが分かった。したがって、本発明の一態様に係る半導体装置では、i型化または実質的にi型化された酸化物半導体膜を活性層として用いたトランジスタのオフ電流密度を、ソース電極とドレイン電極間の電圧によっては、100yA/μm以下、好ましくは10yA/μm以下、更に好ましくは1yA/μm以下にすることができる。従って、i型化または実質的にi型化された酸化物半導体膜を活性層として用いたトランジスタは、オフ電流が、結晶性を有するシリコンを用いたトランジスタに比べて著しく低い。なお、酸化物半導体は、四元系金属酸化物であるIn-Sn-Ga-Zn系酸化物半導体や、三元系金属酸化物であるIn-Ga-Zn系酸化物半導体、In-Sn-Zn系酸化物半導体、In-Al-Zn系酸化物半導体、Sn-Ga-Zn系酸化物半導体、Al-Ga-Zn系酸化物半導体、Sn-Al-Zn系酸化物半導体や、二元系金属酸化物であるIn-Zn系酸化物半導体、Sn-Zn系酸化物半導体、Al-Zn系酸化物半導体、Zn-Mg系酸化物半導体、Sn-Mg系酸化物半導体、In-Mg系酸化物半導体、In-Ga系酸化物半導体や、In系酸化物半導体、Sn系酸化物半導体、Zn系酸化物半導体などを用いることができる。なお、本明細書においては、例えば、In-Sn-Ga-Zn系酸化物半導体とは、インジウムIn、錫Sn、ガリウムGa、亜鉛Znを有する金属酸化物、という意味であり、その組成比は特に問わない。また、上記酸化物半導体は、酸化珪素を含んでいてもよい。なお、酸化物半導体は非晶質でもよく、一部または全部が結晶化していてもよい。酸化物半導体に、結晶性を有する酸化物半導体を用いる場合は、平坦な表面上に酸化物半導体を形成することが好ましく、具体的には、平均面粗さRaが1nm以下、好ましくは0.3nm以下の表面上に形成するとよい。Raは原子間力顕微鏡AFM:AtomicForceMicroscopeにて評価可能である。酸化物半導体は、好ましくはInを含有する酸化物半導体、さらに好ましくは、In、及びZnを含有する酸化物半導体である。さらに、Ga、Sn、Hf、Al、ランタノイドを含有させてもよい。また、酸化物半導体を高純度化するため、脱水化または脱水素化は有効である。本明細書において、酸化物半導体は、例えば、化学式InMO3ZnOmm>0で表記することができる。ここで、Mは、Sn、Zn、Ga、Al、MnおよびCoから選ばれた一または複数の金属元素を示す。液晶表示装置の周囲が明るい環境でも、薄暗い環境でも、その環境に合わせて、外光を照明光源とする反射モードと、バックライトを用いる透過モードの両モードでの画像表示を可能とした液晶表示装置を実現できる。例えば、動画を表示する場合には透過モードとし、静止画を表示する場合には反射モードにする。透過モード時に、反射領域を黒表示とすることで、外光が反射領域で反射されることによるコントラストの低下を防ぐことができる。オフ電流の極めて小さいトランジスタを用い、液晶素子に与えられる電圧が保持される期間を長くすることができ、例えば、静止画を表示する際の駆動周波数を、動画を表示する際の駆動周波数よりも低くすることができる。そのため、静止画の表示における消費電力を低減した液晶表示装置を実現することができる。以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、その形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。実施の形態1本実施の形態では、静止画モードと動画モードを有する液晶表示装置について図1を用いて説明する。なお、本明細書において、表示装置が表示装置に入力する画像信号を静止画と判断しておこなう動作を静止画モード、動画と判断して行う動作を動画モードというものとする。本実施の形態の液晶表示装置400は、複数の画像メモリ401と、画像データ選択回路402と、セレクタ403と、CPU404と、コントローラ405と、パネル406と、バックライト407と、バックライト制御回路408とを有する。複数の画像メモリ401には、液晶表示装置400に入力された、フルカラー画像に対応する画像データフルカラー画像データ410が記憶される。上記フルカラー画像データ410には、複数の色相にそれぞれ対応する画像データが含まれている。複数の各画像メモリ401には、各色相に対応する画像データがそれぞれ記憶されている。画像メモリ401は、例えばDRAMDynamicRandomAccessMemory、SRAMStaticRandomAccessMemory等の記憶回路を用いることができる。画像データ選択回路402は、コントローラ405からの命令に従って複数の画像メモリ401に記憶されている、各色相に対応するフルカラー画像データを読み出し、セレクタ403に送る。また、液晶表示装置400には、モノクロ画像に対応する画像データモノクロ画像データ411も入力される。入力されたモノクロ画像データ411は、セレクタ403に入力される。なお、異なる色相の色を呈する光源を複数用い、各色の階調により表示される画像をフルカラー画像とする。また、光源を消灯し、反射電極により表示される画像をモノクロ画像とする。また、本実施の形態では、モノクロ画像データ411が直接セレクタ403に入力される構成を示しているが、本発明はこの構成に限定されない。フルカラー画像データ410と同様に、モノクロ画像データ411も、画像メモリ401において一旦記憶し、画像データ選択回路402において読み出すようにしても良い。この場合、セレクタ403が画像データ選択回路402に含まれる構成となる。また、モノクロ画像データ411は、フルカラー画像データ410を液晶表示装置400において合成することで、作製されていても良い。CPU404は、フルカラー画像の表示を行う場合と、モノクロ画像の表示を行う場合とで、セレクタ403とコントローラ405の動作が切り替わるように制御する。具体的に、フルカラー画像の表示を行う場合、セレクタ403は、CPU404からの命令に従って、入力されたフルカラー画像データ410を選択し、パネル406に供給する。また、コントローラ405は、CPU404からの命令に従って、フルカラー画像データ410に同期した駆動信号またはフルカラー画像の表示を行う際に用いられる電源電位を、パネル406に供給する。或いは、モノクロ画像の表示を行う場合、セレクタ403は、CPU404からの命令に従って、入力されたモノクロ画像データ411を選択し、パネル406に供給する。また、コントローラ405は、CPU404からの命令に従って、モノクロ画像データ411に同期した駆動信号またはモノクロ画像の表示を行う際に用いられる電源電位を、パネル406に供給する。パネル406は、各画素に液晶素子を有する画素部412と、走査線駆動回路414、信号線駆動回路413などの駆動回路とを有する。セレクタ403からのフルカラー画像データ410またはモノクロ画像データ411は、信号線駆動回路413に与えられる。また、コントローラ405からの駆動信号または電源電位は、走査線駆動回路414、信号線駆動回路413に与えられる。なお、駆動信号には、信号線駆動回路413の動作を制御する信号線駆動回路用スタートパルス信号SSP、信号線駆動回路用クロック信号SCK、走査線駆動回路414の動作を制御する走査線駆動回路用スタートパルス信号GSP、走査線駆動回路用クロック信号GCKなどが含まれる。バックライト407には、色相の異なる光を発する複数の光源が配置されている。コントローラ405は、バックライト制御回路408を介してバックライト407が有する光源の駆動を制御する。なお、フルカラー画像の表示とモノクロ画像の表示の切り替えは、人為的に行うことができる。この場合、入力装置420を液晶表示装置400に設け、入力装置420からの信号に従って、CPU404が上記切り替えを制御するようにすれば良い。例えば、使用者が液晶表示装置400に設けられたスイッチ等によって、フルカラー画像の表示とモノクロ画像の表示の切り替えを制御する。また、本実施の形態で例示される液晶表示装置400は、測光回路421を有していても良い。測光回路421は液晶表示装置400が使用されている環境の明るさを測定する回路である。そして、測光回路421において検知された明るさに従って、CPU404がフルカラー画像の表示とモノクロ画像の表示の切り替えを制御しても良い。例えば、本実施の形態で例示される液晶表示装置400を薄暗い環境で利用する場合、測光回路421からの信号に従って、CPU404がフルカラー画像の表示を選択し、明るい環境で利用する場合、測光回路421からの信号に従って、CPU404がモノクロ画像の表示を選択しても良い。なお、測光回路421にあらかじめ閾値を設定し、使用環境の明るさが閾値を下回ると、バックライトが点灯するように設定してもよい。次いで、本発明の一態様に係る液晶表示装置の、パネルの具体的な構成について、一例を挙げて説明する。図2Aは、液晶表示装置の構成例を示す図である。図2Aに示す液晶表示装置は、画素部10と、走査線駆動回路11と、信号線駆動回路12を有する。本発明の一態様では、画素部10が複数の領域に分割されている。具体的には、図2Aでは、画素部10が、3つの領域領域101、領域102、領域103に分割されている場合を例示している。そして、各領域は、マトリクス状に配設された複数の画素15を有する。また、画素部10には、走査線駆動回路11によって電位が制御されるm本の走査線GLと、信号線駆動回路12によって電位が制御されるn本の信号線SLと、端子61乃至端子63に接続されるイネーブル線ENRが設けられている。そして、m本の走査線GLは、画素部10が有する領域の数に合わせて、複数のグループに分割されている。例えば、図2Aの場合、画素部10が3つの領域に分割されているので、m本の走査線GLも3つのグループに分割されている。そして、各グループに属する走査線GLは、当該グループに対応する領域が有する複数の画素15に、接続されている。具体的に、各走査線GLは、各領域においてマトリクス状に配設された複数の画素15のうち、いずれかの行に配設されたn個の画素15に接続される。図2Aでは、領域101が有するイネーブル線ENRが端子61に接続され、領域102が有するイネーブル線ENRが端子62に接続され、領域103が有するイネーブル線ENRが端子63に接続される構成を示している。イネーブル線ENRに接続する端子を画素部10の各領域毎に設けることで、端子を介してイネーブル線ENRに供給する電位を、各領域毎に制御することができる。また、端子61乃至端子63は、それぞれを複数設けてもよい。特に液晶表示装置が大画面化または高精細化すると、配線抵抗の増加による電圧降下が起きやすくなるが、端子61乃至端子63をそれぞれ複数分散させて設けることにより、配線抵抗の増加による電圧降下を起きにくくすることができる。また、画素部10が有する全てのイネーブル線ENRを1つの端子に接続する構成とすることもできる。また、各信号線SLは、上記領域に係わらず、画素部10においてm行n列に配設された複数の画素15のうち、いずれかの列に配設されたm個の画素15に接続される。図2Bは、図2Aに示す液晶表示装置が有する画素15の回路図の一例を示す図である。また、画素15は、透光性を有する導電膜で形成された画素電極を介してバックライトの光を透過する透過領域13と、反射電極が液晶層を介して入射する光を反射する反射領域14に大別される。透過領域13は、第1の画素トランジスタ16a、第1の液晶素子18a、第1の容量素子17aを有する。第1の画素トランジスタ16aは、ゲートが走査線GLに接続され、ソース又はドレインの一方となる第1端子が信号線SLに接続され、ソース又はドレインの他方となる第2端子が、第1の液晶素子18aの一方の電極及び第1の容量素子17aの第1の電極に接続される。第1の液晶素子18aの他方の電極は、共通電極に接続される。第1の容量素子17aの第2の電極は、容量線に接続される。第1の容量素子17aは、第1の液晶素子18aに与えられた電圧を保持するための保持容量として機能する。また、反射領域14は、第2の画素トランジスタ16b、第2の液晶素子18b、第2の容量素子17bを有する。第2の画素トランジスタ16bは、ゲートがイネーブル線ENRに接続され、ソース又はドレインの一方となる第1端子が、第1の画素トランジスタ16aの第2端子に接続され、ソース又はドレインの他方となる第2端子が、第2の液晶素子18bの一方の電極及び第2の容量素子17bの第1の電極に接続される。第2の液晶素子18bの他方の電極は、共通電極に接続される。第2の容量素子17bの第2の電極は、容量線に接続される。第2の容量素子17bは、第2の液晶素子18bに与えられた電圧を保持するための保持容量として機能する。なお、本実施の形態で示す画素15は、反射領域14を用いて画像を表示する場合に、透過領域13が有する第1の容量素子17aを、反射領域14が有する第2の液晶素子18bに与えられた電圧を保持するための保持容量として用いることができる。このため、保持容量のレイアウト面積を小さくすることができる。なお、図2において、走査線GLは、走査線駆動回路11により駆動される。また信号線SLは、信号線駆動回路12により画像信号が供給される。一般に、フィールドシーケンシャル方式の駆動を行う場合、駆動回路を非常に高い周波数で動作させる必要がある。画素への画像信号の書き込み時間を短くするため、透過領域13が有する第1の容量素子17aの容量を小さくする必要がある。静止画表示を行う場合は、反射領域14が有する第2の容量素子17bの容量を大きくすることで、画像の表示を長時間維持することができる。しかしながら、容量素子に接続されるトランジスタのオフ電流が大きいと、画像信号を確実に保持させるため、第1の容量素子17a及び第2の容量素子17bの容量を必要以上に大きくせざるをえない。このため、第1の画素トランジスタ16a及び第2の画素トランジスタ16bは、酸化物半導体層を有するトランジスタで構成することが好ましい。酸化物半導体層を有するトランジスタはオフ電流が極めて小さいため、第1の容量素子17a及び第2の容量素子17bの容量を小さくすることが可能となる。特に、第2の画素トランジスタ16bとしてオフ電流の極めて小さいトランジスタを用いることで、第2の液晶素子18bに与えられる電圧が保持される期間を長く確保することができるため、静止画のように、連続する幾つかのフレーム期間に渡って、画素部10に同じ画像情報を有する画像信号が書き込まれる場合などは、駆動周波数を低くする、言い換えると一定期間内における画素部10への画像信号の書き込み回数を少なくしても、画像の表示を維持することができる。例えば、上述したような、高純度化された酸化物半導体膜を活性層として用いたトランジスタを第2の画素トランジスタ16bに用いることで、画像信号の書き込みの間隔を10秒以上、好ましくは30秒以上、さらに好ましくは1分以上にすることができる。そして、画像信号が書き込まれる間隔を長くすればするほど、より消費電力を低減することができる。また、複数回の画像信号の書き込みによる画像を視認する際、複数回にわたって切り替わる画像を人間の目は視認することとなる。そのため、人間の目には疲労として現れることもあり得る。本実施の形態で説明したように、画像信号の書き込み回数を削減する構成とすることで、目の疲労を減らすといった効果もある。また、画像信号の電位をより長い期間に渡って保持することができるため、画像信号の電位を保持するために、第2の液晶素子18bに第2の容量素子17bを接続しなくても、表示される画質が低下するのを防ぐことができる。なお、シリコン半導体よりもバンドギャップが広く、真性キャリア密度がシリコンよりも低い半導体であれば、第1の画素トランジスタ16a及び第2の画素トランジスタ16bは、酸化物半導体層を有するトランジスタに限定されず、炭化珪素SiC、窒化ガリウムGaNなどの化合物半導体を有するトランジスタで構成してもよい。また、第1の液晶素子18a、及び第2の液晶素子18bは、それぞれ画素電極と、対向電極と、画素電極と対向電極間の電圧が印加される液晶を含んだ液晶層とを有している。液晶層に用いられる液晶材料の一例としては、ネマチック液晶、コレステリック液晶、スメクチック液晶、ディスコチック液晶、サーモトロピック液晶、リオトロピック液晶、低分子液晶、高分子分散型液晶PDLC、強誘電液晶、反強誘電液晶、主鎖型液晶、側鎖型高分子液晶、バナナ型液晶などを挙げることができる。また、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、カイラル剤や紫外線硬化樹脂を添加して温度範囲を改善する。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が10μsec.以上100μsec.以下と短く、光学的等方性であるため配向処理が不要であり、視野角依存性が小さいため好ましい。また液晶の駆動方法としては、TNTwistedNematicモード、STNSuperTwistedNematicモード、VAVerticalAlignmentモード、MVAMulti-domainVerticalAlignmentモード、IPSIn-PlaneSwitchingモード、OCBOpticallyCompensatedBirefringenceモード、ECBElectricallyControlledBirefringenceモード、FLCFerroelectricLiquidCrystalモード、AFLCAntiFerroelectricLiquidCrystalモード、PDLCPolymerDispersedLiquidCrystalモード、PNLCPolymerNetworkLiquidCrystalモード、ゲストホストモードなどを適用することが可能である。画素15は、必要に応じて、トランジスタ、ダイオード、抵抗素子、容量素子、インダクタンスなどのその他の回路素子を、さらに有していても良い。また、画像信号の電位の極性を、対向電極の電位を基準として反転させる反転駆動を行うことで、焼き付きと呼ばれる液晶の劣化を防ぐことができる。しかし、反転駆動を行うと、画像信号の極性が変化する際に信号線に与えられる電位の変化が大きくなるため、第2の画素トランジスタ16bのソース電極とドレイン電極の電位差が大きくなる。よって、第2の画素トランジスタ16bは、閾値電圧がシフトするなどの特性劣化が生じやすい。また、第2の液晶素子18bに保持されている電圧を維持するために、ソース電極とドレイン電極の電位差が大きくても、オフ電流が低いことが要求される。本実施の形態では、第2の画素トランジスタ16bに、酸化物半導体などの半導体を用いているので、第2の画素トランジスタ16bの耐圧性を高め、オフ電流を著しく低くすることができる。よって、シリコンやゲルマニウムなどの半導体材料で形成されたトランジスタを用いた場合に比べて、第2の画素トランジスタ16bの劣化を防ぎ、第2の液晶素子18bに保持されている電圧を維持することができる。次いで、パネルの動作の一例について、バックライトの動作とともに説明する。図3は、液晶表示装置とバックライトの動作を模式的に示した図である。図3に示すように、本発明の一態様に係る液晶表示装置の動作は、フルカラー画像を表示する期間フルカラー画像表示期間301と、モノクロ画像の動画を表示する期間モノクロ動画表示期間302と、モノクロ画像の静止画を表示する期間モノクロ静止画表示期間303とに大別される。フルカラー画像表示期間301では、複数のサブフレーム期間により1フレーム期間が構成されている。そして、サブフレーム期間ごとに画素部への画像信号の書き込みが行われている。そして、走査線駆動回路や信号線駆動回路などの駆動回路には、画像の表示を行っている間において、連続して駆動信号が供給されている。よって、フルカラー画像表示期間301では、駆動回路は動作している状態にある。また、フルカラー画像表示期間301では、バックライトにより画素部に供給される光の色相が、サブフレーム期間ごとに切り換わる。そして、各色相に対応した画像信号を画素部へ順に書き込んでいき、1フレーム期間内に全ての色相に対応した画像信号を書き込むことで1画像が形成される。そのため、フルカラー画像表示期間301では、1フレーム期間における画素部への画像信号の書き込み回数は複数回であり、その数はバックライトから供給される光の色相の数により決まる。モノクロ動画表示期間302では、フルカラー画像表示期間301と同様に、1フレーム期間ごとに画素部への画像信号の書き込みが行われている。そして、走査線駆動回路や信号線駆動回路などの駆動回路には、画像の表示を行っている間において、連続して駆動信号が供給されている。よって、モノクロ動画表示期間302では、駆動回路は動作している状態にある。また、モノクロ動画表示期間302では、バックライトにより画素部に供給される光の色相が、フレーム期間ごとに切り換わることがなく、一の色相の光が連続して画素部に供給される。そして、1フレーム期間内に、その一の色相に対応した画像信号を画素部へ順に書き込むことで、1画像が形成される。そのため、モノクロ動画表示期間302では、1フレーム期間における画素部への画像信号の書き込み回数は1回となる。モノクロ静止画表示期間303では、フルカラー画像表示期間301と同様に、1フレーム期間ごとに画素部への画像信号の書き込みが行われている。しかし、フルカラー画像表示期間301やモノクロ動画表示期間302とは異なり、画素部への画像信号の書き込み時に駆動回路に駆動信号が供給され、書き込みが終了した後は駆動回路への駆動信号の供給が停止する。よって、モノクロ静止画表示期間303では、画像信号の書き込み時以外は駆動回路が非動作の状態にある。また、モノクロ静止画表示期間303では、バックライトは消灯させている。そして、1フレーム期間内に画像信号を画素部へ順に書き込むことで、1画像が形成される。そのため、モノクロ静止画表示期間303では、1フレーム期間における画素部への画像信号の書き込み回数は1回となる。なお、モノクロ動画表示期間302では、フリッカ等の画像のちらつきが視認されるのを防ぐために、1秒間に60フレーム期間以上設けることが望ましい。モノクロ静止画表示期間303では、1フレーム期間を極端に長く、例えば1分以上とすることができる。1フレーム期間を長くすることで、駆動回路が非動作の期間を長くすることができるので、液晶表示装置の消費電力を低減させることができる。また、本発明の一態様に係る液晶表示装置は、カラーフィルタを用いる必要がない。よって、カラーフィルタを用いた液晶表示装置に比べて、コストを低減できる。なお、フルカラー画像表示期間301では、1フレーム期間において、画素部の各領域に色相の異なる複数の光を順次供給する。図4に、各領域に供給される光の色相の一例を、模式的に示す。なお、図4では、図2Aに示したように、画素部が3つの領域に分割されている場合を例示している。さらに、図4では、画素部に、バックライトから赤Rの光、青Bの光、緑Gの光が供給される場合を例示している。まず、図4Aに、最初のサブフレーム期間において、領域101に赤Rの光、領域102に緑Gの光、領域103に青Bの光が、それぞれ供給されている様子を示す。そして、図4Bに、次のサブフレーム期間において、領域101に緑Gの光、領域102に青Bの光、領域103に赤Rの光が、それぞれ供給されている様子を示す。そして、図4Cに、さらに次のサブフレーム期間において、領域101に青Bの光、領域102に赤Rの光、領域103に緑Gの光が、それぞれ供給されている様子を示す。そして、上記全てのサブフレーム期間が終了することで、1フレーム期間が終了する。1フレーム期間において、各領域に供給される光の色相が一巡することで、フルカラーの画像を表示することができる。なお、各領域に着目すると、領域101では、供給される光の色相が、赤R、緑G、青Bの順に変化している。また、領域102では、供給される光の色相が、緑G、青B、赤Rの順に変化している。また、領域103では、供給される光の色相が、青B、赤R、緑Gの順に変化している。よって、各領域には、異なる色相を有する複数の光が、互いに異なる輪番に従い順次供給されていることが分かる。なお、図4では、各サブフレーム期間において、一の領域に対し一の色相の光だけが供給されている例を示しているが、本発明の一態様はこの構成に限定されない。例えば、各領域内において、画像信号の書き込みが終了した部分から順に供給される光の色相を切り換えていくようにしても良い。この場合、各色相の光が照射される照射領域と、画素部が分割されることで形成される領域とは必ずしも一致しない。また、モノクロ動画表示期間302及びモノクロ静止画表示期間303では、異なる色相を有する複数の光は全て消灯する。図5に、各領域における光の消灯の一例を、模式的に示す。なお、図5では、図2Aに示したように画素部を3つの領域に分割した場合を例に挙げている。図5に示すように領域101、領域102、及び領域103ではバックライトは全て消灯している。<走査線駆動回路11の構成例>図6は、図2Aに示す走査線駆動回路11の構成例を示す図である。図6に示す走査線駆動回路11は、第1のパルス出力回路20_1乃至第mのパルス出力回路20_mを有している。第1のパルス出力回路20_1乃至第mのパルス出力回路20_mから出力される選択信号は、それぞれm本の走査線GL走査線GL1乃至走査線GLmに供給される。また、走査線駆動回路11には、第1の走査線駆動回路用クロック信号GCK1乃至第4の走査線駆動回路用クロック信号GCK4と、第1のパルス幅制御信号PWC1乃至第6のパルス幅制御信号PWC6と、走査線駆動回路用スタートパルス信号GSPとが、駆動信号として供給されている。なお、図6では、第1のパルス出力回路20_1乃至第jのパルス出力回路20_jjは、m/2未満の4の倍数が、領域101に配設された走査線GL1乃至走査線GLjに接続されている場合を例示している。また、図6では、第j1のパルス出力回路20_j1乃至第2jのパルス出力回路20_2jが、領域102に配設された走査線GLj1乃至走査線GL2jに接続されている場合を例示している。また、図6では、第2j1のパルス出力回路20_2j1乃至第mのパルス出力回路20_mが領域103に配設された走査線GL2j1乃至走査線GLmに接続されている場合を例示している。第1のパルス出力回路20_1乃至第mのパルス出力回路20_mは、第1のパルス出力回路20_1に入力される走査線駆動回路用スタートパルス信号GSPに従って動作を開始し、パルスが順次シフトした選択信号を出力する。第1のパルス出力回路20_1乃至第mのパルス出力回路20_mには、同一の構成を有する回路を適用することができる。第1のパルス出力回路20_1乃至第mのパルス出力回路20_mの具体的な接続関係について、図7を参照して説明する。図7は、第xのパルス出力回路20_xxは、m以下の自然数を、模式的に示した図である。第1のパルス出力回路20_1乃至第mのパルス出力回路20_mのそれぞれは、端子21乃至端子27を有する。なお、端子21乃至端子24及び端子26は入力端子であり、端子25及び端子27は出力端子である。まず、端子21について述べる。第1のパルス出力回路20_1の端子21は、走査線駆動回路用スタートパルス信号GSPを供給する配線に接続され、第2のパルス出力回路20_2乃至第mのパルス出力回路20_mの端子21は、前段のパルス出力回路の端子27に接続される。次いで、端子22について述べる。第4a-3のパルス出力回路20_4a-3aは、m/4以下の自然数の端子22は、走査線駆動回路用第1クロック信号GCK1を供給する配線に接続され、第4a-2のパルス出力回路20_4a-2の端子22は、走査線駆動回路用第2クロック信号GCK2を供給する配線に接続され、第4a-1のパルス出力回路20_4a-1の端子22は、走査線駆動回路用第3クロック信号GCK3を供給する配線に接続され、第4aのパルス出力回路20_4aの端子22は、走査線駆動回路用第4クロック信号GCK4を供給する配線に接続される。次いで、端子23について述べる。第4a-3のパルス出力回路20_4a-3の端子23は、走査線駆動回路用第2クロック信号GCK2を供給する配線に接続され、第4a-2のパルス出力回路20_4a-2の端子23は、走査線駆動回路用第3クロック信号GCK3を供給する配線に接続され、第4a-1のパルス出力回路20_4a-1の端子23は、走査線駆動回路用第4クロック信号GCK4を供給する配線に接続され、第4aのパルス出力回路20_4aの端子23は、走査線駆動回路用第1クロック信号GCK1を供給する配線に接続される。次いで、端子24について述べる。第2b-1のパルス出力回路20_2b-1bは、j/2以下の自然数の端子24は、第1のパルス幅制御信号PWC1を供給する配線に接続され、第2bのパルス出力回路20_2bの端子24は、第4のパルス幅制御信号PWC4を供給する配線に接続され、第2c-1のパルス出力回路20_2c-1cは、j/21以上j以下の自然数の端子24は、第2のパルス幅制御信号PWC2を供給する配線に接続され、第2cのパルス出力回路20_2cの端子24は、第5のパルス幅制御信号PWC5を供給する配線に接続され、第2d-1のパルス出力回路20_2d-1dは、j1以上m/2以下の自然数の端子24は、第3のパルス幅制御信号PWC3を供給する配線に接続され、第2dのパルス出力回路20_2dの端子24は、第6のパルス幅制御信号PWC6を供給する配線に接続される。次いで、端子25について述べる。第xのパルス出力回路20_xの端子25は、x行目に配設された走査線GLxに接続される。次いで、端子26について述べる。第yのパルス出力回路20_yyは、m-1以下の自然数の端子26は、第y1のパルス出力回路20_y1の端子27に接続され、第mのパルス出力回路20_mの端子26は、第mのパルス出力回路用ストップ信号STPを供給する配線に接続される。なお、第mのパルス出力回路用ストップ信号STPは、第m1のパルス出力回路20_m1が設けられている場合に、第m1のパルス出力回路20_m1の端子27から出力される信号に相当する。具体的に、これらの信号は、実際にダミー回路として第m1のパルス出力回路20_m1を設けること、又は外部から当該信号を直接入力することなどによって、第mのパルス出力回路20_mに供給することができる。各パルス出力回路の端子27の接続関係は既出である。そのため、ここでは前述の説明を援用することとする。<パルス出力回路の構成例1>次いで、図8Aに、図7に示す第xのパルス出力回路20_xの、具体的な構成の一例を示す。図8Aに示すパルス出力回路は、トランジスタ31乃至トランジスタ39を有する。トランジスタ31は、そのゲート電極が端子21に接続されている。また、トランジスタ31は、その第1端子が高電源電位Vddの与えられているノードに接続され、その第2端子がトランジスタ33のゲート電極及びトランジスタ38のゲート電極に接続されている。トランジスタ32は、そのゲート電極がトランジスタ34のゲート電極及びトランジスタ39のゲート電極に接続されている。トランジスタ32は、その第1端子が低電源電位Vssの与えられているノードに接続され、その第2端子がトランジスタ33のゲート電極及びトランジスタ38のゲート電極に接続されている。トランジスタ33は、その第1端子が端子22に接続され、その第2端子が端子27に接続されている。トランジスタ34は、その第1端子が低電源電位Vssの与えられているノードに接続され、その第2端子が端子27に接続されている。トランジスタ35は、そのゲート電極が端子21に接続されている。また、トランジスタ35は、その第1端子が低電源電位Vssの与えられているノードに接続され、その第2端子がトランジスタ34のゲート電極及びトランジスタ39のゲート電極に接続されている。トランジスタ36は、そのゲート電極が端子26に接続されている。また、トランジスタ36は、その第1端子が高電源電位Vddの与えられているノードに接続され、その第2端子がトランジスタ34のゲート電極及びトランジスタ39のゲート電極に接続されている。なお、トランジスタ36の第1端子が、低電源電位Vssよりも高電位であり且つ高電源電位Vddよりも低電位である電源電位Vccの与えられているノードに接続される構成とすることもできる。トランジスタ37は、そのゲート電極が端子23に接続されている。また、トランジスタ37は、その第1端子が高電源電位Vddの与えられているノードに接続され、その第2端子がトランジスタ34のゲート電極及びトランジスタ39のゲート電極に接続されている。なお、トランジスタ37の第1端子が、電源電位Vccの与えられているノードに接続される構成とすることもできる。トランジスタ38は、その第1端子が端子24に接続され、その第2端子が端子25に接続されている。トランジスタ39は、その第1端子が低電源電位Vssの与えられているノードに接続され、その第2端子が端子25に接続されている。次いで、図8Bに、図8Aに示したパルス出力回路のタイミングチャートの一例を示す。なお、図8Bに示す期間t1乃至期間t7は、同じ長さの期間を示している。そして、上記期間t1乃至期間t7は、走査線駆動回路用第1クロック信号GCK1乃至走査線駆動回路用第4クロック信号GCK4のパルス幅の1/3にそれぞれ相当し、第1のパルス幅制御信号PWC1乃至第6のパルス幅制御信号PWC6のパルス幅の1/2にそれぞれ相当する。図8Aに示したパルス出力回路は、期間t1及び期間t2において、端子21に入力される電位がハイレベル、端子22、端子23、端子24及び端子26に入力される電位がローレベルとなるため、端子25からローレベルの電位、端子27からローレベルの電位が出力される。次いで、期間t3において、端子21及び端子24に入力される電位がハイレベル、端子22、端子23及び端子26に入力される電位がローレベルとなるため、端子25からハイレベルの電位、端子27からローレベルの電位が出力される。次いで、期間t4において、端子22及び端子24に入力される電位がハイレベル、端子21、端子23及び端子26に入力される電位がローレベルとなるため、端子25からハイレベルの電位、端子27からハイレベルの電位が出力される。次いで、期間t5及び期間t6において、端子22に入力される電位がハイレベル、端子21、端子23、端子24及び端子26に入力される電位がローレベルとなるため、端子25からローレベルの電位、端子27からハイレベルの電位が出力される。次いで、期間t7において、端子23及び端子26に入力される電位がハイレベル、端子21、端子22、及び端子24に入力される電位がローレベルとなるため、端子25からローレベルの電位、端子27からローレベルの電位が出力される。次いで、図8Cに、図8Aに示したパルス出力回路のタイミングチャートの、別の一例を示す。なお、図8Cに示す期間t1乃至期間t7は、同じ長さの期間を示している。そして、上記期間t1乃至期間t7は、走査線駆動回路用第1クロック信号GCK1乃至走査線駆動回路用第4クロック信号GCK4のパルス幅の1/3にそれぞれ相当し、第1のパルス幅制御信号PWC1乃至第6のパルス幅制御信号PWC6のパルス幅の1/3にそれぞれ相当する。図8Aに示したパルス出力回路は、期間t1乃至期間t3において、端子21に入力される電位がハイレベル、端子22、端子23、端子24及び端子26に入力される電位がローレベルとなるため、端子25からローレベルの電位、端子27からローレベルの電位が出力される。次いで、期間t4乃至期間t6において、端子22及び端子24に入力される電位がハイレベル、端子21、端子23及び端子26に入力される電位がローレベルとなるため、端子25からハイレベルの電位、端子27からハイレベルの電位が出力される。<フルカラー画像表示期間301における走査線駆動回路の動作例>次いで、図6、図7、図8Aを用いて説明した走査線駆動回路11を例に挙げて、図3において示したフルカラー画像表示期間301における、走査線駆動回路11の動作について説明する。図9に、フルカラー画像表示期間301における、走査線駆動回路11のタイミングチャートの一例を示す。図9では、サブフレーム期間SF1、サブフレーム期間SF2、サブフレーム期間SF3、サブフレーム期間SFKが、1フレーム期間に設けられている場合を例示している。そして、サブフレーム期間SF1のタイミングチャートを、図9に代表例として示している。なお、図9では、m=3jの場合を例示している。図9では、走査線GL1乃至走査線GLjは、領域101の画素に接続され、走査線GLj1乃至走査線GL2jは、領域102の画素に接続され、走査線GL2j1乃至走査線GL3jは、領域103の画素に接続されている場合のタイミングチャートを例示する。走査線駆動回路用第1クロック信号GCK1は、周期的にハイレベルの電位高電源電位Vddとローレベルの電位低電源電位Vssを繰り返す、デューティー比が1/4の信号である。また、走査線駆動回路用第2クロック信号GCK2は、走査線駆動回路用第1クロック信号GCK1から1/4周期分位相が遅れた信号であり、走査線駆動回路用第3クロック信号GCK3は、走査線駆動回路用第1クロック信号GCK1から1/2周期位相が遅れた信号であり、走査線駆動回路用第4クロック信号GCK4は、走査線駆動回路用第1クロック信号GCK1から3/4周期位相が遅れた信号である。第1のパルス幅制御信号PWC1は、周期的にハイレベルの電位高電源電位Vddとローレベルの電位低電源電位Vssを繰り返す、デューティー比が1/3の信号である。また、第2のパルス幅制御信号PWC2は、第1のパルス幅制御信号PWC1から1/6周期位相が遅れた信号であり、第3のパルス幅制御信号PWC3は、第1のパルス幅制御信号PWC1から1/3周期位相が遅れた信号であり、第4のパルス幅制御信号PWC4は、第1のパルス幅制御信号PWC1から1/2周期位相が遅れた信号であり、第5のパルス幅制御信号PWC5は、第1のパルス幅制御信号PWC1から2/3周期位相が遅れた信号であり、第6のパルス幅制御信号PWC6は、第1のパルス幅制御信号PWC1から5/6周期位相が遅れた信号である。そして、図9では、走査線駆動回路用第1クロック信号GCK1乃至走査線駆動回路用第4クロック信号GCK4のパルス幅と第1のパルス幅制御信号PWC1乃至第6のパルス幅制御信号PWC6のパルス幅の比は、3:2とする。各サブフレーム期間SFは、走査線駆動回路用スタートパルス信号GSPのパルスが有する電位の立ち下がりに従って開始する。走査線駆動回路用スタートパルス信号GSPのパルス幅は、走査線駆動回路用第1クロック信号GCK1乃至走査線駆動回路用第4クロック信号GCK4と同程度である。そして、走査線駆動回路用スタートパルス信号GSPのパルスが有する電位の立ち下がりと、走査線駆動回路用第1クロック信号GCK1のパルスが有する電位の立ち上がりが、同期している。また、走査線駆動回路用スタートパルス信号GSPのパルスが有する電位の立ち下がりは、第1のパルス幅制御信号PWC1のパルスが有する電位の立ち上がりから、第1のパルス幅制御信号PWC1の1/6周期分遅れたタイミングで出現する。そして、上記信号により、図8Aに示したパルス出力回路は、図8Bに示したタイミングチャートに従って動作する。よって、図9に示すように、領域101に対応する走査線GL1乃至走査線GLjには、パルスの順次シフトした選択信号が与えられる。なおかつ、走査線GL1乃至走査線GLjに与えられる選択信号のパルスは、パルス幅の2分の3に相当する期間、位相が遅れるようにシフトしている。なお、走査線GL1乃至走査線GLjに与えられる選択信号のパルス幅は、第1のパルス幅制御信号PWC1乃至第6のパルス幅制御信号PWC6のパルス幅と同程度である。また、領域101の場合と同様に、領域102に対応する走査線GLj1乃至走査線GL2jには、パルスの順次シフトした選択信号が与えられる。なおかつ、走査線GLj1乃至走査線GL2jに与えられる選択信号のパルスは、パルス幅の2分の3に相当する期間、位相が遅れるようにシフトしている。なお、走査線GLj1乃至走査線GL2jに与えられる選択信号のパルス幅は、第1のパルス幅制御信号PWC1乃至第6のパルス幅制御信号PWC6のパルス幅と同程度である。また、領域101の場合と同様に、領域103に対応する走査線GL2j1乃至走査線GL3jには、パルスの順次シフトした選択信号が与えられる。なおかつ、走査線GL2j1乃至走査線GL3jに与えられる選択信号のパルスは、パルス幅の2分の3に相当する期間、位相が遅れるようにシフトしている。なお、走査線GL2j1乃至走査線GL3jに与えられる選択信号のパルス幅は、第1のパルス幅制御信号PWC1乃至第6のパルス幅制御信号PWC6のパルス幅と同程度である。そして、走査線GL1、走査線GLj1、走査線GL2j1に与えられる選択信号のパルスは、パルス幅の2分の1に相当する期間、位相が遅れるように順次シフトしている。サブフレーム期間SFKにおいて、イネーブル線ENRに選択信号を供給し、画素部10が有する全ての第2の画素トランジスタ16bをオン状態とする。その後、走査線GL1乃至走査線GLmを選択し、第1の画素トランジスタ16a及び第2の画素トランジスタ16bを介して、反射領域14を黒表示とする電位を信号線SL1乃至信号線SLnから供給する。その後、イネーブル線ENRの電位を第2の画素トランジスタ16bをオフ状態とする電位とする。<モノクロ静止画表示期間303における走査線駆動回路の動作例>次いで、図3において示したモノクロ静止画表示期間303における、走査線駆動回路11の動作について説明する。図10に、モノクロ静止画表示期間303における、走査線駆動回路11のタイミングチャートの一例を示す。図10では、画像信号の画素への書き込みを行う書き込み期間と、上記画像信号の保持を行う保持期間とが、1フレーム期間に設けられている場合を例示している。モノクロ静止画表示期間303中は、全てのイネーブル線ENRが常に選択され、全ての第2の画素トランジスタ16bがオン状態となる。走査線駆動回路用第1クロック信号GCK1乃至走査線駆動回路用第4クロック信号GCK4には、図9の場合と同様の信号を用いることができる。第1のパルス幅制御信号PWC1、第4のパルス幅制御信号PWC4は、書き込み期間における最初の1/3の期間において、周期的にハイレベルの電位高電源電位Vddとローレベルの電位低電源電位Vssを繰り返す、デューティー比が1/2の信号であり、なおかつ、それ以外の期間はローレベルの電位を有する信号である。そして、第4のパルス幅制御信号PWC4は、第1のパルス幅制御信号PWC1から1/2周期位相が遅れた信号である。また、第2のパルス幅制御信号PWC2、第5のパルス幅制御信号PWC5は、書き込み期間における真ん中の1/3の期間において、周期的にハイレベルの電位高電源電位Vddとローレベルの電位低電源電位Vssを繰り返す、デューティー比が1/2の信号であり、なおかつ、それ以外の期間はローレベルの電位を有する信号である。そして、第5のパルス幅制御信号PWC5は、第2のパルス幅制御信号PWC2から1/2周期位相が遅れた信号である。また、第3のパルス幅制御信号PWC3、第6のパルス幅制御信号PWC6は、書き込み期間における最後の1/3の期間において、周期的にハイレベルの電位高電源電位Vddとローレベルの電位低電源電位Vssを繰り返す、デューティー比が1/2の信号であり、なおかつ、それ以外の期間はローレベルの電位を有する信号である。そして、第6のパルス幅制御信号PWC6は、第3のパルス幅制御信号PWC3から1/2周期位相が遅れた信号である。そして、図10では、走査線駆動回路用第1クロック信号GCK1乃至走査線駆動回路用第4クロック信号GCK4のパルス幅と第1のパルス幅制御信号PWC1乃至第6のパルス幅制御信号PWC6のパルス幅の比は、1:1とする。フレーム期間Fは、走査線駆動回路用スタートパルス信号GSPのパルスが有する電位の立ち下がりに従って開始する。走査線駆動回路用スタートパルス信号GSPのパルス幅は、走査線駆動回路用第1クロック信号GCK1乃至走査線駆動回路用第4クロック信号GCK4と同程度である。そして、走査線駆動回路用スタートパルス信号GSPのパルスが有する電位の立ち下がりと、走査線駆動回路用第1クロック信号GCK1のパルスが有する電位の立ち上がりが、同期している。また、走査線駆動回路用スタートパルス信号GSPのパルスが有する電位の立ち下がりと、第1のパルス幅制御信号PWC1のパルスが有する電位の立ち上がりとが、同期している。そして、上記信号により、図8Aに示したパルス出力回路は、図8Cに示したタイミングチャートに従って動作する。よって、図10に示すように、領域101に対応する走査線GL1乃至走査線GLjには、パルスの順次シフトした選択信号が与えられる。なおかつ、走査線GL1乃至走査線GLjに与えられる選択信号のパルスは、パルス幅に相当する期間、位相が遅れるようにシフトしている。なお、走査線GL1乃至走査線GLjに与えられる選択信号のパルス幅は、第1のパルス幅制御信号PWC1乃至第6のパルス幅制御信号PWC6のパルス幅と同程度である。また、領域101に対応する走査線GL1乃至走査線GLjの全てにパルスの順次シフトした選択信号が与えられると、次いで、領域102に対応する走査線GLj1乃至走査線GL2jにも、パルスの順次シフトした選択信号が与えられる。なおかつ、走査線GLj1乃至走査線GL2jに与えられる選択信号のパルスは、パルス幅に相当する期間、位相が遅れるようにシフトしている。なお、走査線GLj1乃至走査線GL2jに与えられる選択信号のパルス幅は、第1のパルス幅制御信号PWC1乃至第6のパルス幅制御信号PWC6のパルス幅と同程度である。また、領域102に対応する走査線GLj1乃至走査線GL2jの全てにパルスの順次シフトした選択信号が与えられると、次いで、領域103に対応する走査線GL2j1乃至走査線GL3jにも、パルスの順次シフトした選択信号が与えられる。なおかつ、走査線GL2j1乃至走査線GL3jに与えられる選択信号のパルスは、パルス幅に相当する期間、位相が遅れるようにシフトしている。なお、走査線GL2j1乃至走査線GL3jに与えられる選択信号のパルス幅は、第1のパルス幅制御信号PWC1乃至第6のパルス幅制御信号PWC6のパルス幅と同程度である。次いで、保持期間では、走査線駆動回路11への駆動信号及び電源電位の供給を停止する。具体的には、まず、走査線駆動回路用スタートパルス信号GSPの供給を停止することで、走査線駆動回路11におけるパルス出力回路からの選択信号の出力を停止し、走査線駆動回路11に接続された全ての走査線におけるパルスによる選択を終了させる。その後、走査線駆動回路11への電源電位Vddの供給を停止する。なお、入力又は供給の停止とは、例えば信号又は電位が入力されていた配線を浮遊状態にすること、或いは、信号又は電位が入力されていた配線に、ローレベルの電位を与えることを意味する。上記方法により、動作を停止する際に、走査線駆動回路11が誤動作するのを防ぐことができる。さらに、上記構成に加えて、走査線駆動回路用第1クロック信号GCK1乃至走査線駆動回路用第4クロック信号GCK4、第1のパルス幅制御信号PWC1乃至第6のパルス幅制御信号PWC6の走査線駆動回路11への供給を停止しても良い。走査線駆動回路11への駆動信号及び電源電位の供給を停止することで、走査線GL1乃至走査線GLjと、走査線GLj1乃至走査線GL2jと、走査線GL2j1乃至走査線GL3jとには、ローレベルの電位が与えられる。なお、モノクロ動画表示期間302については、書き込み期間における走査線駆動回路11の動作がモノクロ静止画表示期間303と同じである。<信号線駆動回路12>図11は、図2Aに示す液晶表示装置が有する信号線駆動回路12の構成例を示す図である。信号線駆動回路12は、第1の出力端子乃至第nの出力端子を有するシフトレジスタ120と、画像信号DATAの信号線SL1乃至信号線SLnへの供給を制御するスイッチング素子群123とを有する。具体的に、スイッチング素子群123は、トランジスタ121_1乃至トランジスタ121_nを有している。トランジスタ121_1乃至トランジスタ121_nは、その第1端子が、画像信号DATAを供給する配線に接続されており、その第2端子が信号線SL1乃至信号線SLnのそれぞれに接続されている。トランジスタ121_1乃至トランジスタ121_nのゲート電極は、第1の出力端子乃至第nの出力端子にそれぞれ接続されている。なお、シフトレジスタ120は、信号線駆動回路用スタートパルス信号SSPと、信号線駆動回路用クロック信号SCKなどの駆動信号に従って動作を行い、パルスが順次シフトした信号を第1の出力端子乃至第nの出力端子から出力する。上記信号がゲート電極に入力されることで、トランジスタ121_1乃至トランジスタ121_nは、順次オンとなる。図12Aは、フルカラー画像表示期間301における、信号線に供給される画像信号DATAのタイミングの一例を示す図である。図11に示す信号線駆動回路12では、図12Aに示すように、2つの走査線に入力される選択信号のパルスが重なっている期間において、パルスが先に出現した走査線に対応する画像信号DATAがサンプリングされて、各信号線に入力される。具体的には、走査線GL1に入力される選択信号のパルスと、走査線GLj1に入力される選択信号のパルスとが、パルス幅の1/2に相当する期間t4において重なっている。なお、走査線GL1と走査線GLj1とでは、パルスが先に出現しているのは走査線GL1である。そして、上記パルスが重なっている期間において、画像信号DATAのうち、走査線GL1に対応する画像信号data1がサンプリングされ、信号線SL1乃至信号線SLnに入力される。同様に、期間t5において、走査線GLj1に対応する画像信号dataj1がサンプリングされ、信号線SL1乃至信号線SLnに入力される。期間t6において、走査線GL2j1に対応する画像信号data2j1がサンプリングされ、信号線SL1乃至信号線SLnに入力される。期間t7において、走査線GL2に対応する画像信号data2がサンプリングされ、信号線SL1乃至信号線SLnに入力される。そして、期間t8以降においても、同様の動作が繰り返されることで、画素部に画像信号DATAが書き込まれる。すなわち、信号線SL1乃至信号線SLnへの画像信号の入力は、走査線GLssは、j未満の自然数に接続された画素、次いで、走査線GLjsに接続された画素、次いで、走査線GL2jsに接続された画素、次いで、走査線GLs1に接続された画素、という順序で行われる。図12Bは、モノクロ動画表示期間302及びモノクロ静止画表示期間303が有する書き込み期間における、信号線に供給される画像信号DATAのタイミングの一例を示す図である。図12Bに示すように、モノクロ動画表示期間302及びモノクロ静止画表示期間303が有する書き込み期間では、各走査線に入力される選択信号のパルスが出現している期間において、当該走査線に対応する画像信号DATAがサンプリングされて、各信号線に入力される。具体的には、走査線GL1に入力される選択信号のパルスが出現している期間において、画像信号DATAのうち、走査線GL1に対応する画像信号data1がサンプリングされ、信号線SL1乃至信号線SLnに入力される。同様に、以下、走査線GL1以降の各走査線においても同様の動作が繰り返されることで、画素部に画像信号DATAが書き込まれる。なお、モノクロ静止画表示期間303が有する保持期間では、シフトレジスタ120への信号線駆動回路用スタートパルス信号SSPの供給と、画像信号DATAの、信号線駆動回路12への供給を停止する。具体的には、まず、信号線駆動回路用スタートパルス信号SSPの供給を停止することで、信号線駆動回路12における画像信号のサンプリングを停止させる。その後、信号線駆動回路12への画像信号の供給と、電源電位の供給とを停止する。上記方法により、動作を停止する際に、信号線駆動回路12が誤動作するのを防ぐことができる。さらに、上記構成に加えて、信号線駆動回路12への、信号線駆動回路用クロック信号SCKの供給を停止しても良い。<液晶表示装置の動作例>図13は、フルカラー画像表示期間301における、上述した液晶表示装置における選択信号の走査のタイミングと、バックライトの点灯のタイミングとを示す図である。なお、図13において縦軸は画素部における行を表し、横軸は時間を表している。図13に示すように、本実施の形態で示した液晶表示装置では、フルカラー画像表示期間301において、走査線GL1に対して選択信号を供給した後にj行分先の走査線GLj1に対して選択信号を供給するような駆動方法を用いることが可能である。そのため、同一のサブフレーム期間SFにおいて、走査線GL1に接続されたn個の画素から走査線GLjに接続されたn個の画素を順次選択し、且つ、走査線GLj1に接続されたn個の画素から走査線GL2jに接続されたn個の画素を順次選択し、且つ、走査線GL2j1に接続されたn個の画素から走査線GL3jに接続されたn個の画素を順次選択することで、各画素に画像信号を入力することが可能である。具体的に、図13では、第1のサブフレーム期間SF1において、走査線GL1から走査線GLjに接続された画素に赤Rに対応する画像信号を書き込んだ後、当該走査線に接続された画素に、赤Rの光を供給する。上記構成により、走査線GL1から走査線GLjに対応する画素部の領域101において、赤Rに対応する画像を表示することができる。また、第1のサブフレーム期間SF1において、走査線GLj1から走査線GL2jに接続された画素に緑Gに対応する画像信号を書き込んだ後、当該走査線に接続された画素に、緑Gの光を供給する。上記構成により、走査線GLj1から走査線GL2jに対応する画素部の領域102において、緑Gに対応する画像を表示することができる。また、第1のサブフレーム期間SF1において、走査線GL2j1から走査線GL3jに接続された画素に青Bに対応する画像信号を書き込んだ後、当該走査線に接続された画素に、青Bの光を供給する。上記構成により、走査線GL2j1から走査線GL3jに対応する画素部の領域103において、青Bに対応する画像を表示することができる。次いで、第2のサブフレーム期間SF2及び第3のサブフレーム期間SF3においても、第1のサブフレーム期間SF1と同様の動作を繰り返す。ただし、第2のサブフレーム期間SF2では、走査線GL1から走査線GLjに対応する画素部の領域101において、青Bに対応する画像を表示し、走査線GLj1から走査線GL2jに対応する画素部の領域102において、赤Rに対応する画像を表示し、走査線GL2j1から走査線GL3jに対応する画素部の領域103において、緑Gに対応する画像を表示する。また、第3のサブフレーム期間SF3では、走査線GL1から走査線GLjに対応する画素部の領域101において、緑Gに対応する画像を表示し、走査線GLj1から走査線GL2jに対応する画素部の領域102において、青Bに対応する画像を表示し、走査線GL2j1から走査線GL3jに対応する画素部の領域103において、赤Rに対応する画像を表示する。また、サブフレーム期間SFKでは、バックライトを消灯とし、端子61を介して領域101が有するイネーブル線ENRに選択信号を供給し、走査線GL1から走査線GLjに対応する画素部の領域101に、黒Kに対応する画像信号を書き込む。また、端子62を介して領域102が有するイネーブル線ENRに選択信号を供給し、走査線GLj1から走査線GL2jに対応する画素部の領域102に、黒Kに対応する画像信号を書き込む。また、端子63を介して領域103が有するイネーブル線ENRに選択信号を供給し、走査線GL2j1から走査線GL3jに対応する画素部の領域103に、黒Kに対応する画像信号を書き込む。このようにして、走査線GLの全てにおいて第1のサブフレーム期間SF1乃至第3のサブフレーム期間SF3、及びサブフレーム期間SFKが終了する、すなわち1フレーム期間が終了することで、フルカラーの画像を画素部に表示することができる。また、各領域毎に黒Kに対応する画像信号の書き込みをおこなわず、画素部10が有する全ての画素15に一斉に黒Kに対応する画像信号の書き込みを行うこともできる。この場合は、領域101において第3のサブフレーム期間SF3終了後に、領域101のバックライトを消灯とし、領域102において第3のサブフレーム期間SF3終了後に領域102のバックライトを消灯とし、領域103において第3のサブフレーム期間SF3終了後に領域103のバックライトを消灯する。そして、全ての領域のバックライトが消灯した後、全てのイネーブル線ENRに選択信号を供給し、走査線GL1から走査線GL3jを選択して、全ての画素15に黒Kに対応する画像信号を書き込む。このように、画素部10が有する全ての画素15に一斉に黒Kに対応する画像信号の書き込みを行うためには、領域101乃至領域103のサブフレーム期間SFKが、重なる期間が必要であるため、各領域のバックライト消灯時間が長くなってしまう。その結果、輝度の低下や、フリッカー現象といった視認性低下の原因となる。また、これら視認性の改善には、駆動回路や画素トランジスタに、さらなる高速動作が要求される。一方で、画素部10が有する全ての画素15に一斉に黒Kに対応する画像信号の書き込みを行わず、各領域毎のサブフレーム期間SFK中に黒Kに対応する画像信号の書き込みを行うと、各領域のバックライト消灯時間を最低限に抑えることができる。また、画素部10全体のバックライトが同時に消灯する期間も生じないため、輝度の低下や、フリッカー現象といった視認性の低下が生じにくい。フルカラー画像表示期間301における画像の表示は、バックライトを用いて行うため、画素15のうち、反射領域14は用いず透過領域13を用いて画像の表示を行う。反射領域14に第2の画素トランジスタ16bを設けず、透過領域13が有する第1の画素トランジスタ16aの第2端子に、反射領域14が有する第2の液晶素子18bの一方の電極及び第2の容量素子17bの第1の電極を接続する構成としてもよい。ただし、この場合は、フルカラー画像表示期間301時に、表示に寄与しない第2の容量素子17b及び第2の液晶素子18bにも画像信号が書き込まれるため、消費電力が増大し、書き込み時間も長くなってしまう。本実施の形態に示す画素15は、反射領域14に第2の画素トランジスタ16bを設け、フルカラー画像表示期間301中は第2の画素トランジスタ16bをオフ状態とすることで、消費電力の増大を抑制し、画像信号の書き込み時間を短くすることができる。また、1フレーム期間内にサブフレーム期間SFKを設け、反射領域14に黒の画像信号が保持させることで、フルカラー画像表示期間301中に外光が反射領域14で反射されることによるコントラストの低下を防ぐことができる。本実施の形態では、1フレーム毎にサブフレーム期間SFKを設ける構成について説明したが、第2の画素トランジスタ16bを、酸化物半導体層を有するトランジスタで構成することで、サブフレーム期間SFKによる反射領域14への画像信号書き込みを数百フレームに一回、もしくは数千フレームに一回といったように、書き込み間隔を長くすることを可能とし、消費電力をさらに抑制することができる。なお、本発明の一態様では、各領域をさらに分割し、その分割された領域において画像信号の書き込みが終了した時点で、バックライトの点灯を順次開始するようにしても良い。例えば、領域101のうち、走査線GL1から走査線GLhhはj/4以下の自然数とするに接続された画素に赤Rに対応する画像信号を書き込んだ後、走査線GLh1から走査線GL2hに接続された画素に赤Rに対応する画像信号を書き込むのと並行して、走査線GL1から走査線GLhに接続された画素に赤Rの光を供給するようにしても良い。また、図14は、モノクロ静止画表示期間303における、上述した液晶表示装置における選択信号の走査のタイミングと、バックライトの消灯のタイミングとを示す図である。なお、図14において縦軸は画素部における行を表し、横軸は時間を表している。図14に示すように、本実施の形態で示した液晶表示装置では、モノクロ静止画表示期間303において、走査線GL1乃至走査線GL3jに対して順次選択信号を供給する。具体的に、図14では、全てのイネーブル線ENRに選択信号を供給して、全ての第2の画素トランジスタ16bをオン状態とし、領域101のうち、走査線GL1から走査線GLhに接続された画素15に画像信号を書き込んだ後、走査線GLh1から走査線GL2hに接続された画素15に画像信号を書き込むのと並行して、走査線GL1から走査線GLhに接続された画素15への光源からの光の供給を停止する。その結果、画素15が有する反射領域14に画像情報が書き込まれ、外光を利用してモノクロの画像を画素部10に表示することができる。なお、モノクロ動画表示期間302の場合は、走査線GL1乃至走査線GL3jに接続された画素において上記動作が行われた後、再度同じ動作を繰り返し、モノクロの画像を連続して画素部に表示すれば良い。<パルス出力回路の構成例2>また、図15Aに、パルス出力回路の別の構成例を示す。図15Aに示すパルス出力回路は、図8Aに示したパルス出力回路にトランジスタ50を付加した構成を有する。トランジスタ50は、その第1端子が高電源電位の与えられているノードに接続され、その第2端子がトランジスタ32のゲート電極、トランジスタ34のゲート電極、及びトランジスタ39のゲート電極に接続されている。またトランジスタ50は、そのゲート電極がリセット端子Resetに接続されている。なお、当該リセット端子には、画素部においてバックライトの色相の切り替えが一巡した後の期間において、ハイレベルの電位が入力され、その他の期間においてはローレベルの電位が入力される。なお、トランジスタ50は、ハイレベルの電位が入力されることでオン状態となるトランジスタである。これにより、バックライトの点灯が行われた後の期間において、各ノードの電位を初期化することができるので、誤動作を防止することが可能となる。なお、当該初期化を行う場合には、画素部に1枚の画像が形成される期間どうしの間に初期化期間を設ける必要がある。また、画素部に1画像を形成した後にバックライトを消灯する場合、消灯する期間において当該初期化を行うことが可能である。また、図15Bに、パルス出力回路の別の構成例を示す。図15Bに示すパルス出力回路は、図8Aに示したパルス出力回路にトランジスタ51を付加した構成を有する。トランジスタ51は、その第1端子がトランジスタ31の第2端子及びトランジスタ32の第2端子に接続され、その第2端子がトランジスタ33のゲート電極及びトランジスタ38のゲート電極に接続されている。また、トランジスタ51は、そのゲート電極が高電源電位の与えられているノードに接続されている。なお、トランジスタ51は、図8B及び図8Cに示した期間t1乃至期間t6において、オフとなる。そのため、トランジスタ51を付加した構成とすることで、期間t1乃至期間t6において、トランジスタ33のゲート電極及びトランジスタ38のゲート電極と、トランジスタ31の第2端子及びトランジスタ32の第2端子との接続を遮断することが可能となる。これにより、期間t1乃至期間t6に含まれる期間において、当該パルス出力回路で行われるブートストラップ動作時の負荷を低減することが可能である。また、図16Aに、パルス出力回路の別の構成例を示す。図16Aに示すパルス出力回路は、図15Bに示したパルス出力回路にトランジスタ52を付加した構成を有する。トランジスタ52は、その第1端子がトランジスタ33のゲート電極及びトランジスタ51の第2端子に接続され、その第2端子がトランジスタ38のゲート電極に接続されている。また、トランジスタ52は、そのゲート電極が、高電源電位の与えられているノードに接続されている。トランジスタ52を設けることによって、当該パルス出力回路で行われるブートストラップ動作時の負荷を低減することが可能である。特に、当該パルス出力回路がトランジスタ33のソース電極とゲート電極の容量結合のみによって、トランジスタ33のゲート電極に接続されているノードの電位を上昇させる場合、当該負荷を低減する効果が大きい。また、図16Bに、パルス出力回路の別の構成例を示す。図16Bに示すパルス出力回路は、図16Aに示したパルス出力回路からトランジスタ51を削除し、トランジスタ53を付加した構成を有する。トランジスタ53は、その第1端子がトランジスタ31の第2端子、トランジスタ32の第2端子、及びトランジスタ52の第1端子に接続され、その第2端子がトランジスタ33のゲート電極に接続されている。また、トランジスタ53は、そのゲート電極が高電源電位の与えられているノードに接続されている。トランジスタ53を設けることによって、当該パルス出力回路で行われるブートストラップ動作時の負荷を低減することが可能である。また、当該パルス出力回路に生じる不正パルスが、トランジスタ33及びトランジスタ38のスイッチングに与える影響を軽減することが可能である。本実施の形態で示したように、本発明の一態様に係る液晶表示装置は、画素部を複数の領域に分割し、領域ごとに異なる色相の光を順次供給することで、カラー画像の表示を行う。よって、特定の時点に着目すると、隣接する領域に供給される光の色相を、互いに異ならせることができる。よって、各色の画像が合成されずに個別に視認されるのを防ぐことができ、動画の表示を行う際に起きやすかったカラーブレイクの発生を防ぐことができる。なお、異なる色相を有する複数の光源を用いてカラー画像の表示を行う場合、単色の光源とカラーフィルタを組み合わせる場合とは異なり、上記複数の光源を順次切り換えて発光させる必要がある。そして、上記光源の切り換えが行われる周波数は、単色の光源を用いた場合のフレーム周波数よりも高い値に設定する必要がある。例えば、単色の光源を用いた場合のフレーム周波数を60Hzとすると、赤、緑、青の各色に対応する光源を用いてフィールドシーケンシャル方式の駆動を行う場合、光源の切り替えを行う周波数は、約3倍の180Hzとなる。よって、駆動回路も上記光源の周波数に合わせて動作させるので、非常に高い周波数で動作を行うことになる。従って、駆動回路における消費電力が、単色の光源とカラーフィルタを組み合わせる場合に比べて高くなりやすい。しかし、本発明の一態様では、オフ電流の極めて小さいトランジスタを用いることで、液晶素子に与えられる電圧が保持される期間を長くすることができる。そのため、静止画を表示する際の駆動周波数を、動画を表示する際の駆動周波数よりも低くすることができる。そのため、消費電力を低減することができる液晶表示装置を実現することができる。実施の形態2本実施の形態では、酸化物半導体を用いたトランジスタの作製方法について説明する。まず、図17Aに示すように、基板700の絶縁表面上に、絶縁膜701を形成し、絶縁膜701上にゲート電極702を形成する。基板700として使用することができる基板は透光性を有していれば良く、その他には特に大きな制限はないが、少なくとも、後の加熱処理に耐えうる程度の耐熱性を有していることが必要となる。例えば、基板700には、フュージョン法やフロート法で作製されるガラス基板、石英基板、セラミック基板等を用いることができる。ガラス基板としては、後の加熱処理の温度が高い場合には、歪み点が730°C以上のものを用いると良い。プラスチック等の可撓性を有する合成樹脂からなる基板は、一般的に上記基板と比較して耐熱温度が低い傾向にあるが、作製工程における処理温度に耐え得るのであれば用いることが可能である。絶縁膜701は、後の作製工程における加熱処理の温度に耐えうる材料を用いる。絶縁膜701は、下地層として機能する。具体的に、絶縁膜701として、酸化珪素、窒化珪素、窒化酸化珪素、酸化窒化珪素、窒化アルミニウム、酸化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、酸化ガリウム等から選ばれた一又は複数の絶縁層による積層構造を用いるのが望ましい。上記材料を用いることで、基板700からの不純物元素の拡散を防止することができる。また、下地層に、塩素、フッ素などのハロゲン元素を含ませることで、基板700からの不純物元素の拡散を防止する機能をさらに高めることができる。下地層に含ませるハロゲン元素の濃度は、SIMS二次イオン質量分析計を用いた分析により得られる濃度ピークにおいて、1×1015/cm3以上1×1020/cm3以下とすればよい。また、下地層として酸化ガリウムを用いてもよい。また、下地層を酸化ガリウムと上記絶縁層の積層構造としてもよい。酸化ガリウムは帯電しにくい材料であるため、絶縁層のチャージアップによるしきい値電圧の変動を抑えることができる。なお、本明細書において酸化窒化物とは、その組成として、窒素よりも酸素の含有量が多い物質であり、また、窒化酸化物とは、その組成として、酸素よりも窒素の含有量が多い物質を意味する。ゲート電極702の材料は、モリブデンMo、チタンTi、クロムCr、タンタルTa、タングステンW、ネオジムNd、スカンジウムSc、マグネシウムMg等の金属材料、これら金属材料を主成分とする合金材料を用いた導電膜、或いはこれら金属の窒化物を、単層で又は積層で用いることができる。なお、後の工程において行われる加熱処理の温度に耐えうるのであれば、上記金属材料としてアルミニウムAl、銅Cuを用いることもできる。アルミニウムまたは銅は、耐熱性や腐食性の問題を回避するために、高融点金属材料と組み合わせて用いると良い。高融点金属材料としては、モリブデン、チタン、クロム、タンタル、タングステン、ネオジム、スカンジウム等を用いることができる。ゲート電極702の膜厚は、10nm~400nm、好ましくは100nm~200nmとする。本実施の形態では、タングステンターゲットを用いたスパッタ法により150nmのゲート電極用の導電膜を形成した後、該導電膜をエッチングにより所望の形状に加工パターニングすることで、ゲート電極702を形成する。なお、形成されたゲート電極の端部がテーパー形状であると、上に積層するゲート絶縁膜の被覆性が向上するため好ましい。なお、レジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。次いで、図17Bに示すように、ゲート電極702上にゲート絶縁膜703を形成した後、ゲート絶縁膜703上においてゲート電極702と重なる位置に、島状の酸化物半導体膜704を形成する。ゲート絶縁膜703は、プラズマCVD法又はスパッタリング法等を用いて、酸化珪素、窒化珪素、酸化窒化珪素、窒化酸化珪素、酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、酸化タンタル、酸化ガリウム、酸化ランタン、酸化セシウム、酸化マグネシウム、酸化イットリウム、酸化ハフニウム、ハフニウムシリケートHfSixOyx>0、y>0、窒素が導入されたハフニウムシリケートHfSixOyNzx>0、y>0、z>0、窒素が導入されたハフニウムアルミネートHfAlxOyNzx>0、y>0、z>0等を単層で又は積層させて形成することができる。ゲート絶縁膜703は、水分や、水素などの不純物を極力含まないことが望ましい。スパッタリング法により酸化珪素を成膜する場合には、ターゲットとしてシリコンターゲット又は石英ターゲットを用い、スパッタガスとして酸素又は、酸素及びアルゴンの混合ガスを用いる。不純物を除去し、また、酸素欠損を低減することによりi型化又は実質的にi型化された酸化物半導体は界面準位に対して極めて敏感であるため、酸化物半導体とゲート絶縁膜703との界面は重要である。そのため、酸化物半導体に接するゲート絶縁膜GIは、高品質化が要求される。例えば、μ波周波数2.45GHzを用いた高密度プラズマCVDは、緻密で絶縁耐圧の高い高品質な絶縁膜を形成できるので好ましい。酸化物半導体と高品質ゲート絶縁膜とが密接することにより、界面準位を低減して界面特性を良好なものとすることができるからである。もちろん、ゲート絶縁膜703として良質な絶縁膜を形成できるものであれば、スパッタリング法やプラズマCVD法など他の成膜方法を適用することができる。いずれにしても、ゲート絶縁膜としての膜質が良好であることは勿論のこと、ゲート絶縁膜と酸化物半導体との界面準位を低減し、良好な界面を形成できるものであれば良い。本実施の形態では、スパッタ法で形成された膜厚50nmの窒化珪素膜上に、スパッタ法で形成された膜厚100nmの酸化アルミニウム膜を積層させた構造を有する、ゲート絶縁膜703を形成する。ゲート絶縁膜703の膜厚は、トランジスタに要求される特性によって適宜設定すればよく350nm乃至400nm程度でもよい。なお、ゲート絶縁膜703は後に形成される酸化物半導体と接する。酸化物半導体は、水素が含有されると特性に悪影響を及ぼすので、ゲート絶縁膜703は水素、水酸基および水分が含まれないことが望ましい。ゲート絶縁膜703に水素、水酸基及び水分がなるべく含まれないようにするためには、成膜の前処理として、スパッタリング装置の予備加熱室でゲート電極702が形成された基板700を予備加熱し、基板700に吸着した水分または水素などの不純物を脱離し排気することが好ましい。なお、予備加熱の温度は、100°C以上400°C以下、好ましくは150°C以上300°C以下である。なお、予備加熱室に設ける排気手段はクライオポンプが好ましい。なお、この予備加熱の処理は省略することもできる。島状の酸化物半導体膜は、ゲート絶縁膜703上に形成した酸化物半導体膜を所望の形状に加工することで、形成することができる。上記酸化物半導体膜の膜厚は、2nm以上200nm以下、好ましくは3nm以上50nm以下、さらに好ましくは3nm以上20nm以下とする。酸化物半導体膜は、酸化物半導体をターゲットとして用い、スパッタ法により成膜する。また、酸化物半導体膜は、希ガス例えばアルゴン雰囲気下、酸素雰囲気下、又は希ガス例えばアルゴン及び酸素混合雰囲気下においてスパッタ法により形成することができる。本実施の形態では、Inインジウム、Gaガリウム、及びZn亜鉛を含む金属酸化物ターゲットを用いたスパッタ法により得られる膜厚30nmのIn-Ga-Zn系酸化物半導体の薄膜を、酸化物半導体膜として用いる。上記ターゲットとして、例えば、モル数比がIn2O3:Ga2O3:ZnO=1:1:2、In2O3:Ga2O3:ZnO=1:1:1、またはIn2O3:Ga2O3:ZnO=1:1:4であるターゲットを用いることができる。なお、In-Ga-Zn系酸化物半導体は、IGZOと呼ぶことができる。また、In-Sn-Zn系酸化物半導体は、ITZOと呼ぶことができる。酸化物半導体膜としてITZOの薄膜を用いる場合は、ITZOをスパッタ法で成膜するためのターゲットの組成比を、原子数比でIn:Sn:Zn=1:2:2、In:Sn:Zn=2:1:3、In:Sn:Zn=1:1:1、またはIn:Sn:Zn=20:45:35などとすればよい。また、金属酸化物ターゲットの相対密度は90以上100以下、好ましくは95以上100未満である。本実施の形態では、減圧状態に保持された処理室内に基板を配置し、処理室内の残留水分を除去しつつ水素及び水分が除去されたスパッタガスを導入し、上記ターゲットを用いて基板700上に酸化物半導体膜を成膜する。例えば、スパッタガスとしてアルゴンを用いる場合は、純度9N、露点-121°C、含有H2O量0.1ppb以下、含有H2量0.5ppb以下が好ましく、酸素を用いる場合は、純度8N、露点-112°C、含有H2O量1ppb以下、含有H2量1ppb以下が好ましい。成膜時に、基板温度を100°C以上600°C以下、好ましくは200°C以上400°C以下としても良い。基板を加熱しながら成膜することにより、成膜した酸化物半導体膜に含まれる不純物濃度を低減することができる。また、スパッタリングによる損傷が軽減される。処理室内の残留水分を除去するためには、吸着型の真空ポンプを用いることが好ましい。例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ましい。また、排気手段としては、ターボポンプにコールドトラップを加えたものであってもよい。クライオポンプを用いて成膜室を排気すると、例えば、水素原子、水H2Oなど水素原子を含む化合物より好ましくは炭素原子を含む化合物も等が排気されるため、当該成膜室で成膜した酸化物半導体膜に含まれる不純物の濃度を低減できる。成膜条件の一例としては、基板とターゲットの間との距離を100mm、圧力0.6Pa、直流DC電源電力0.5kW、スパッタガスとして酸素酸素流量比率100を用いる条件が適用される。なお、パルス直流DC電源を用いると、成膜時に発生する塵埃が軽減でき、膜厚分布も均一となるために好ましい。なお、酸化物半導体膜に水素、水酸基及び水分がなるべく含まれないようにするために、成膜の前処理として、スパッタリング装置の予備加熱室でゲート絶縁膜703までが形成された基板700を予備加熱し、基板700に吸着した水分または水素などの不純物を脱離し排気することが好ましい。なお、予備加熱の温度は、100°C以上400°C以下、好ましくは150°C以上300°C以下である。また、予備加熱室に設ける排気手段はクライオポンプが好ましい。なお、この予備加熱の処理は省略することもできる。また、この予備加熱は、後に行われる絶縁膜707の成膜前に、導電膜705、導電膜706まで形成した基板700にも同様に行ってもよい。また、酸化物半導体膜中のNaやLiなどのアルカリ金属の濃度を、1×1018atoms/cm3以下、好ましくは2×1016atoms/cm3以下とするとよい。なお、島状の酸化物半導体膜704を形成するためのエッチングは、ドライエッチングでもウェットエッチングでもよく、両方を用いてもよい。ドライエッチングに用いるエッチングガスとしては、塩素を含むガス塩素系ガス、例えば塩素Cl2、三塩化硼素BCl3、四塩化珪素SiCl4、四塩化炭素CCl4などが好ましい。また、フッ素を含むガスフッ素系ガス、例えば四弗化炭素CF4、六弗化硫黄SF6、三弗化窒素NF3、トリフルオロメタンCHF3など、臭化水素HBr、酸素O2、これらのガスにヘリウムHeやアルゴンArなどの希ガスを添加したガス、などを用いることができる。ドライエッチング法としては、平行平板型RIEReactiveIonEtching法や、ICPInductivelyCoupledPlasma:誘導結合型プラズマエッチング法を用いることができる。所望の加工形状にエッチングできるように、エッチング条件コイル型の電極に印加される電力量、基板側の電極に印加される電力量、基板側の電極温度等を適宜調節する。ウェットエッチングに用いるエッチング液として、ITO-07N関東化学社製を用いてもよい。島状の酸化物半導体膜704を形成するためのレジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。なお、スパッタ等で成膜された酸化物半導体膜中には、不純物としての水分または水素水酸基を含むが多量に含まれていることがある。水分または水素はドナー準位を形成しやすいため、酸化物半導体にとっては不純物である。そこで、本発明の一態様では、酸化物半導体膜中の水分または水素などの不純物を低減脱水化または脱水素化するために、島状の酸化物半導体膜704に対して、減圧雰囲気下、窒素や希ガスなどの不活性ガス雰囲気下、酸素ガス雰囲気下、または超乾燥エアCRDSキャビティリングダウンレーザー分光法方式の露点計を用いて測定した場合の水分量が20ppm露点換算で-55°C以下、好ましくは1ppm以下、好ましくは10ppb以下の空気雰囲気下で、島状の酸化物半導体膜704に加熱処理を施す。島状の酸化物半導体膜704に加熱処理を施すことで、島状の酸化物半導体膜704中の水分または水素を脱離させることができる。具体的には、250°C以上750°C以下、好ましくは400°C以上基板の歪み点未満の温度で加熱処理を行えば良い。例えば、500°C、3分間以上6分間以下程度で行えばよい。加熱処理にRTA法を用いれば、短時間に脱水化または脱水素化が行えるため、ガラス基板の歪点を超える温度でも処理することができる。本実施の形態では、加熱処理装置の一つである電気炉を用いる。なお、加熱処理装置は電気炉に限られず、抵抗発熱体などの発熱体からの熱伝導または熱輻射によって、被処理物を加熱する装置を備えていてもよい。例えば、GRTAGasRapidThermalAnneal装置、LRTALampRapidThermalAnneal装置等のRTARapidThermalAnneal装置を用いることができる。LRTA装置は、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのランプから発する光電磁波の輻射により、被処理物を加熱する装置である。GRTA装置は、高温のガスを用いて加熱処理を行う装置である。気体には、アルゴンなどの希ガス、または窒素のような、加熱処理によって被処理物と反応しない不活性気体が用いられる。なお、加熱処理においては、窒素、またはヘリウム、ネオン、アルゴン等の希ガスに、水分または水素などが含まれないことが好ましい。または、加熱処理装置に導入する窒素、またはヘリウム、ネオン、アルゴン等の希ガスの純度を、6N99.9999以上、好ましくは7N99.99999以上、即ち不純物濃度を1ppm以下、好ましくは0.1ppm以下とする。以上の工程により、島状の酸化物半導体膜704中の水素の濃度を低減し、高純度化することができる。また、大面積基板を用いてトランジスタを作製することができ、量産性を高めることができる。上記加熱処理は、酸化物半導体膜の成膜以降であれば、いつでも行うことができる。なお、酸化物半導体膜を加熱する場合、酸化物半導体膜の材料や加熱条件にもよるが、その表面に板状結晶が形成されることがある。板状結晶は、酸化物半導体膜の表面に対して略垂直にc軸配向した単結晶体であることが好ましい。なお、酸化物半導体膜と接するゲート絶縁膜703の表面に凹凸がある場合、板状結晶は多結晶体となる。したがって、下地表面は可能な限り平坦であることが望まれる。具体的には、下地表面の平均面粗さRaを1nm以下、好ましくは0.3nm以下、より好ましくは0.1nm以下のとするとよい。Raは原子間力顕微鏡AFM:AtomicForceMicroscopeにて評価可能である。次いで、図17Cに示すように、ソース電極、ドレイン電極として機能する導電膜705、導電膜706と、上記導電膜705、導電膜706、及び島状の酸化物半導体膜704上に、絶縁膜707を形成する。導電膜705、導電膜706は、島状の酸化物半導体膜704を覆うように、スパッタ法や真空蒸着法で導電膜を形成したあと、エッチング等により該導電膜をパターニングすることで、形成することができる。導電膜705及び導電膜706は、島状の酸化物半導体膜704に接している。導電膜705、導電膜706となる導電膜の材料としては、アルミニウム、クロム、銅、タンタル、チタン、モリブデン、タングステンからから選ばれた元素、または上述した元素を成分とする合金か、上述した元素を組み合わせた合金膜等が挙げられる。また、アルミニウム、銅などの金属膜の下側もしくは上側にクロム、タンタル、チタン、モリブデン、タングステンなどの高融点金属膜を積層させた構成としても良い。また、アルミニウムまたは銅は、耐熱性や腐食性の問題を回避するために、高融点金属材料と組み合わせて用いると良い。高融点金属材料としては、モリブデン、チタン、クロム、タンタル、タングステン、ネオジム、スカンジウム、イットリウム等を用いることができる。また、導電膜は、単層構造でも、2層以上の積層構造としてもよい。例えば、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜を積層する2層構造、チタン膜と、そのチタン膜上に重ねてアルミニウム膜を積層し、さらにその上にチタン膜を成膜する3層構造などが挙げられる。また、導電膜705、導電膜706となる導電膜としては、導電性の金属酸化物で形成しても良い。導電性の金属酸化物としては酸化インジウム、酸化スズ、酸化亜鉛、酸化インジウム酸化スズ合金、酸化インジウム酸化亜鉛合金または前記金属酸化物材料にシリコン若しくは酸化シリコンを含ませたものを用いることができる。導電膜形成後に加熱処理を行う場合には、この加熱処理に耐える耐熱性を導電膜に持たせることが好ましい。なお、導電膜のエッチングの際に、島状の酸化物半導体膜704がなるべく除去されないようにそれぞれの材料及びエッチング条件を適宜調節する。エッチング条件によっては、島状の酸化物半導体膜704の露出した部分が一部エッチングされることで、溝部凹部が形成されることもある。本実施の形態では、導電膜にチタン膜を用いる。そのため、アンモニアと過酸化水素水を含む溶液アンモニア過水を用いて、選択的に導電膜をウェットエッチングすることができるが、島状の酸化物半導体膜704も一部エッチングされる。アンモニア過水は、具体的には、31重量過酸化水素水、28重量アンモニア水、水を体積比で2:1:1で混合した水溶液を用いる。或いは、塩素Cl2、三塩化硼素BCl3などを含むガスを用いて、導電膜をドライエッチングしても良い。なお、フォトリソグラフィ工程で用いるフォトマスク数及び工程数を削減するため、透過した光に多段階の強度をもたせる多階調マスクによって形成されたレジストマスクを用いてエッチング工程を行ってもよい。多階調マスクを用いて形成したレジストマスクは複数の膜厚を有する形状となり、エッチングを行うことでさらに形状を変形することができるため、異なるパターンに加工する複数のエッチング工程に用いることができる。よって、一枚の多階調マスクによって、少なくとも二種類以上の異なるパターンに対応するレジストマスクを形成することができる。よって露光マスク数を削減することができ、対応するフォトリソグラフィ工程も削減できるため、工程の簡略化が可能となる。なお、絶縁膜707を形成する前に、N2O、N2、またはArなどのガスを用いたプラズマ処理を島状の酸化物半導体膜704に対して行う。このプラズマ処理によって露出している島状の酸化物半導体膜704の表面に付着した吸着水などを除去する。また、酸素とアルゴンの混合ガスを用いてプラズマ処理を行ってもよい。絶縁膜707は、水分や、水素などの不純物を極力含まないことが望ましく、単層の絶縁膜であっても良いし、積層された複数の絶縁膜で構成されていても良い。絶縁膜707に水素が含まれると、その水素が酸化物半導体膜へ侵入し、又は水素が酸化物半導体膜中の酸素を引き抜き、島状の酸化物半導体膜704のバックチャネル部が低抵抗化n型化してしまい、寄生チャネルが形成されるおそれがある。よって、絶縁膜707はできるだけ水素を含まない膜になるように、成膜方法に水素を用いないことが重要である。また、上記絶縁膜707には、バリア性の高い材料を用いるのが望ましい。例えば、バリア性の高い絶縁膜として、窒化珪素膜、窒化酸化珪素膜、窒化アルミニウム膜、窒化酸化アルミニウム膜、酸化アルミニウム膜、または酸化ガリウム膜などを用いることができる。バリア性の高い絶縁膜を用いることで、島状の酸化物半導体膜704内、ゲート絶縁膜703内、或いは、島状の酸化物半導体膜704と他の絶縁膜の界面とその近傍に、水分または水素などの不純物が入り込むのを防ぐことができる。本実施の形態では、スパッタ法で形成された膜厚200nmの酸化ガリウム膜上に、スパッタ法で形成された膜厚100nmの酸化アルミニウム膜を積層させた構造を有する絶縁膜707を形成する。成膜時の基板温度は、室温以上300°C以下とすればよく、本実施の形態では100°Cとする。また、酸化物半導体に接する絶縁膜は酸素を多く含有していることが好ましく、化学量論比を超える程度、好ましくは、化学量論比の1倍を超えて2倍まで1倍より大きく2倍未満酸素を含有していることが好ましい。このように島状の酸化物半導体膜704に接して酸素過剰領域を有する絶縁膜を設けることにより、島状の酸化物半導体膜704の界面および内部に酸素を供給し、酸素の欠損を低減することができる。なお、絶縁膜707を形成した後に、加熱処理を施しても良い。加熱処理は、窒素、超乾燥空気、または希ガスアルゴン、ヘリウムなどの雰囲気下において、好ましくは200°C以上400°C以下、例えば250°C以上350°C以下で行う。上記ガスは、水の含有量が20ppm以下、好ましくは1ppm以下、好ましくは10ppb以下であることが望ましい。本実施の形態では、例えば、窒素雰囲気下で250°C、1時間の加熱処理を行う。或いは、導電膜705、導電膜706を形成する前に、水分または水素を低減させるための酸化物半導体膜に対して行った先の加熱処理と同様に、高温短時間のRTA処理を行っても良い。島状の酸化物半導体膜704に接して酸素過剰領域を有する絶縁膜が設けられた後に加熱処理が施されることによって、先の加熱処理により、島状の酸化物半導体膜704に酸素欠損が発生していたとしても、酸素過剰領域を有する絶縁膜から島状の酸化物半導体膜704に酸素が供与される。そして、島状の酸化物半導体膜704に酸素が供与されることで、島状の酸化物半導体膜704において、ドナーとなる酸素欠損を低減し、化学量論比を満たすことが可能である。島状の酸化物半導体膜704には、化学量論比を超える量の酸素が含まれていることが好ましい。その結果、島状の酸化物半導体膜704をi型化または実質的にi型化することができ、酸素欠損によるトランジスタの電気特性のばらつきを軽減し、電気特性の向上を実現することができる。この加熱処理を行うタイミングは、絶縁膜707の形成後であれば特に限定されず、他の工程、例えば樹脂膜形成時の加熱処理や、透光性を有する導電膜を低抵抗化させるための加熱処理と兼ねることで、工程数を増やすことなく、島状の酸化物半導体膜704をi型化または実質的にi型化することができる。また、酸素雰囲気下で島状の酸化物半導体膜704に加熱処理を施すことで、酸化物半導体に酸素を添加し、島状の酸化物半導体膜704中においてドナーとなる酸素欠損を低減させても良い。加熱処理の温度は、例えば100°C以上350°C未満、好ましくは150°C以上250°C未満で行う。上記酸素雰囲気下の加熱処理に用いられる酸素ガスには、水、水素などが含まれないことが好ましい。または、加熱処理装置に導入する酸素ガスの純度を、6N99.9999以上、好ましくは7N99.99999以上、即ち酸素中の不純物濃度を1ppm以下、好ましくは0.1ppm以下とすることが好ましい。或いは、イオン注入法またはイオンドーピング法などを用いて、島状の酸化物半導体膜704に酸素を添加することで、ドナーとなる酸素欠損を低減させても良い。例えば、2.45GHzのマイクロ波でプラズマ化した酸素を島状の酸化物半導体膜704に添加すれば良い。なお、絶縁膜707上に導電膜を形成した後、該導電膜をパターニングすることで、島状の酸化物半導体膜704と重なる位置にバックゲート電極を形成しても良い。バックゲート電極を形成した場合は、バックゲート電極を覆うように絶縁膜を形成するのが望ましい。バックゲート電極は、ゲート電極702、或いは導電膜705、導電膜706と同様の材料、構造を用いて形成することが可能である。バックゲート電極の膜厚は、10nm~400nm、好ましくは100nm~200nmとする。例えば、チタン膜、アルミニウム膜、チタン膜が積層された構造を有する導電膜を形成した後、フォトリソグラフィ法などによりレジストマスクを形成し、エッチングにより不要な部分を除去して、該導電膜を所望の形状に加工パターニングすることで、バックゲート電極を形成すると良い。バックゲート電極は遮光膜として機能させることによってトランジスタの光劣化、例えば光負バイアス劣化を低減でき、信頼性を向上できる。以上の工程により、トランジスタ708が形成される。トランジスタ708は、ゲート電極702と、ゲート電極702上のゲート絶縁膜703と、ゲート絶縁膜703上においてゲート電極702と重なっている島状の酸化物半導体膜704と、島状の酸化物半導体膜704上に形成された一対の導電膜705または導電膜706とを有する。さらに、トランジスタ708は、絶縁膜707を、その構成要素に含めても良い。図17Cに示すトランジスタ708は、導電膜705と導電膜706の間において、島状の酸化物半導体膜704の一部がエッチングされたチャネルエッチ構造である。なお、トランジスタ708はシングルゲート構造のトランジスタを用いて説明したが、必要に応じて、電気的に接続された複数のゲート電極702を有することで、チャネル形成領域を複数有する、マルチゲート構造のトランジスタも形成することができる。本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。実施の形態3本実施の形態では、トランジスタの構成例について説明する。なお、上記実施の形態と同一部分又は同様な機能を有する部分、及び工程は、上記実施の形態と同様に行うことができ、本実施の形態での繰り返しの説明は省略する。なお、同じ箇所の詳細な説明も省略する。図18Aに示すトランジスタ2450は、基板2400上にゲート電極2401が形成され、ゲート電極2401上にゲート絶縁膜2402が形成され、ゲート絶縁膜2402上に酸化物半導体層2403が形成され、酸化物半導体層2403上に、ソース電極2405a、及びドレイン電極2405bが形成されている。また、酸化物半導体層2403、ソース電極2405a、及びドレイン電極2405b上に絶縁膜2407が形成されている。また、絶縁膜2407上に保護絶縁膜2409を形成してもよい。トランジスタ2450は、ボトムゲート構造のトランジスタの一つであり、逆スタガ型トランジスタの一つでもある。図18Bに示すトランジスタ2460は、基板2400上にゲート電極2401が形成され、ゲート電極2401上にゲート絶縁膜2402が形成され、ゲート絶縁膜2402上に酸化物半導体層2403が形成され、酸化物半導体層2403上にチャネル保護層2406が形成され、チャネル保護層2406及び酸化物半導体層2403上に、ソース電極2405a、及びドレイン電極2405bが形成されている。また、ソース電極2405a、及びドレイン電極2405b上に保護絶縁膜2409を形成してもよい。トランジスタ2460は、チャネル保護型チャネルストップ型ともいうと呼ばれるボトムゲート構造のトランジスタの一つであり、逆スタガ型トランジスタの一つでもある。チャネル保護層2406は、他の絶縁膜と同様の材料及び方法を用いて形成することができる。図18Cに示すトランジスタ2470は、基板2400上に下地膜2436が形成され、下地膜2436上に酸化物半導体層2403が形成され、酸化物半導体層2403、及び下地膜2436上に、ソース電極2405a、及びドレイン電極2405bが形成され、酸化物半導体層2403、ソース電極2405a、及びドレイン電極2405b上にゲート絶縁膜2402が形成され、ゲート絶縁膜2402上にゲート電極2401が形成されている。また、ゲート電極2401上に保護絶縁膜2409を形成してもよい。トランジスタ2470は、トップゲート構造のトランジスタの一つである。図18Dに示すトランジスタ2480は、基板2400上に、第1のゲート電極2411が形成され、第1のゲート電極2411上に第1のゲート絶縁膜2413が形成され、第1のゲート絶縁膜2413上に酸化物半導体層2403が形成され、酸化物半導体層2403、及び第1のゲート絶縁膜2413上に、ソース電極2405a、及びドレイン電極2405bが形成されている。また、酸化物半導体層2403、ソース電極2405a、及びドレイン電極2405b上に第2のゲート絶縁膜2414が形成され、第2のゲート絶縁膜2414上に第2のゲート電極2412が形成されている。また、第2のゲート電極2412上に保護絶縁膜2409を形成してもよい。トランジスタ2480は、トランジスタ2450とトランジスタ2470を併せた構造を有している。第1のゲート電極2411と第2のゲート電極2412を電気的に接続して一つのゲート電極として機能させることができる。また、第1のゲート電極2411と第2のゲート電極2412のうち、どちらか一方を単にゲート電極と呼び、他方をバックゲート電極と呼ぶことがある。図19Aに示すトランジスタ2550は、基板2400上にゲート電極2401が形成され、ゲート電極2401上にゲート絶縁膜2402が形成され、ゲート絶縁膜2402上にソース電極2405a、及びドレイン電極2405bが形成され、ゲート絶縁膜2402、ソース電極2405a、及びドレイン電極2405b上に酸化物半導体層2403が形成されている。また、酸化物半導体層2403、ソース電極2405a、及びドレイン電極2405b上に絶縁膜2407が形成されている。また、絶縁膜2407上に保護絶縁膜2409を形成してもよい。トランジスタ2550は、ボトムゲート構造のトランジスタの一つであり、逆スタガ型トランジスタの一つでもある。図19Bに示すトランジスタ2560は、基板2400上に下地膜2436が形成され、下地膜2436上にソース電極2405a、及びドレイン電極2405bが形成され、下地膜2436、ソース電極2405a、及びドレイン電極2405b上に酸化物半導体層2403が形成され、酸化物半導体層2403、ソース電極2405a、及びドレイン電極2405b上にゲート絶縁膜2402が形成され、ゲート絶縁膜2402上にゲート電極2401が形成されている。また、ゲート電極2401上に保護絶縁膜2409を形成してもよい。トランジスタ2560は、トップゲート構造のトランジスタの一つである。図19Cに示すトランジスタ2570は、基板2400上に、第1のゲート電極2411が形成され、第1のゲート電極2411上に第1のゲート絶縁膜2413が形成され、第1のゲート絶縁膜2413上にソース電極2405a、及びドレイン電極2405bが形成され、第1のゲート絶縁膜2413、ソース電極2405a、及びドレイン電極2405b上に酸化物半導体層2403が形成され、酸化物半導体層2403、ソース電極2405a、及びドレイン電極2405b上に第2のゲート絶縁膜2414が形成され、第2のゲート絶縁膜2414上に第2のゲート電極2412が形成されている。また、第2のゲート電極2412上に保護絶縁膜2409を形成してもよい。トランジスタ2570は、トランジスタ2550とトランジスタ2560を併せた構造を有している。第1のゲート電極2411と第2のゲート電極2412を電気的に接続して一つのゲート電極として機能させることができる。また、第1のゲート電極2411と第2のゲート電極2412のうち、どちらか一方を単にゲート電極と呼び、他方をバックゲート電極と呼ぶことがある。バックゲート電極の電位を変化させることで、トランジスタのしきい値電圧を変化させることができる。バックゲート電極は、酸化物半導体層2403のチャネル形成領域と重なるように形成する。バックゲート電極は、電気的に絶縁しているフローティングの状態であっても良いし、電位が与えられる状態であっても良い。後者の場合、バックゲート電極には、ゲート電極と同じ高さの電位が与えられていても良いし、グラウンドなどの固定電位が与えられていても良い。バックゲート電極に与える電位の高さを制御することで、トランジスタ2480及びトランジスタ2570の閾値電圧を制御することができる。また、バックゲート電極により酸化物半導体層2403を覆うことで、バックゲート電極側から酸化物半導体層2403に光が入射するのを防ぐことができる。よって、酸化物半導体層2403の光劣化を防ぎ、トランジスタの閾値電圧がシフトするなどの特性の劣化が引き起こされるのを防ぐことができる。酸化物半導体層2403に接する絶縁膜本実施の形態においては、ゲート絶縁膜2402、絶縁膜2407、チャネル保護層2406、下地膜2436、第1のゲート絶縁膜2413、第2のゲート絶縁膜2414が相当する。は、第13族元素および酸素を含む絶縁材料を用いることが好ましい。酸化物半導体材料には第13族元素を含むものが多く、第13族元素を含む絶縁材料は酸化物半導体との相性が良く、これを酸化物半導体に接する絶縁膜に用いることで、酸化物半導体との界面の状態を良好に保つことができる。第13族元素を含む絶縁材料とは、絶縁材料に一または複数の第13族元素を含むことを意味する。第13族元素を含む絶縁材料としては、例えば、酸化ガリウム、酸化アルミニウム、酸化アルミニウムガリウム、酸化ガリウムアルミニウムなどがある。ここで、酸化アルミニウムガリウムとは、ガリウムの含有量原子よりアルミニウムの含有量原子が多いものを示し、酸化ガリウムアルミニウムとは、ガリウムの含有量原子がアルミニウムの含有量原子以上のものを示す。例えば、ガリウムを含有する酸化物半導体膜に接して絶縁膜を形成する場合に、絶縁膜に酸化ガリウムを含む材料を用いることで酸化物半導体膜と絶縁膜の界面特性を良好に保つことができる。例えば、酸化物半導体膜と酸化ガリウムを含む絶縁膜とを接して設けることにより、酸化物半導体膜と絶縁膜の界面における水素のパイルアップを低減することができる。なお、絶縁膜に酸化物半導体膜の成分元素と同じ族の元素を用いる場合には、同様の効果を得ることが可能である。例えば、酸化アルミニウムを含む材料を用いて絶縁膜を形成することも有効である。なお、酸化アルミニウムは、水を透過させにくいという特性を有しているため、当該材料を用いることは、酸化物半導体膜への水の侵入防止という点においても好ましい。また、酸化物半導体層2403に接する絶縁膜は、酸素雰囲気下による熱処理や、酸素ドープなどにより、絶縁材料を化学量論的組成比より酸素が多い領域を有する酸素過剰領域を有する状態とすることが好ましい。酸素ドープとは、酸素をバルクに添加することをいう。なお、当該バルクの用語は、酸素を薄膜表面のみでなく薄膜内部に添加することを明確にする趣旨で用いている。また、酸素ドープには、プラズマ化した酸素をバルクに添加する酸素プラズマドープが含まれる。また、酸素ドープは、イオン注入法またはイオンドーピング法を用いて行ってもよい。例えば、酸化物半導体層2403に接する絶縁膜として酸化ガリウムを用いた場合、酸素雰囲気下による熱処理や、酸素ドープを行うことにより、酸化ガリウムの組成をGa2OXX=3α、0<α<1とすることができる。また、酸化物半導体層2403に接する絶縁膜として酸化アルミニウムを用いた場合、酸素雰囲気下による熱処理や、酸素ドープを行うことにより、酸化アルミニウムの組成をAl2OXX=3α、0<α<1とすることができる。また、酸化物半導体層2403に接する絶縁膜として酸化ガリウムアルミニウム酸化アルミニウムガリウムを用いた場合、酸素雰囲気下による熱処理や、酸素ドープを行うことにより、酸化ガリウムアルミニウム酸化アルミニウムガリウムの組成をGaXAl2-XO3α0<X<2、0<α<1とすることができる。酸素過剰領域を有する絶縁膜と酸化物半導体膜が接することにより、絶縁膜中の過剰な酸素が酸化物半導体膜に供給され、酸化物半導体膜中、または酸化物半導体膜と絶縁膜の界面における酸素欠損を低減し、酸化物半導体膜をi型化または実質的にi型化することができる。なお、酸素過剰領域を有する絶縁膜は、酸化物半導体層2403に接する絶縁膜のうち、上層に位置する絶縁膜または下層に位置する絶縁膜のどちらか一方のみに用いても良いが、両方の絶縁膜に用いる方が好ましい。化学量論的組成比より酸素が多い領域を有する絶縁膜を、酸化物半導体層2403に接する絶縁膜の、上層及び下層に位置する絶縁膜に用い、酸化物半導体層2403を挟む構成とすることで、上記効果をより高めることができる。また、酸化物半導体層2403の上層または下層に用いる絶縁膜は、上層と下層で同じ構成元素を有する絶縁膜としても良いし、異なる構成元素を有する絶縁膜としても良い。例えば、上層と下層とも、組成がGa2OXX=3α、0<α<1の酸化ガリウムとしても良いし、上層と下層の一方を組成がGa2OXX=3α、0<α<1の酸化ガリウムとし、他方を組成がAl2OXX=3α、0<α<1の酸化アルミニウムとしても良い。また、酸化物半導体層2403に接する絶縁膜は、酸素過剰領域を有する絶縁膜の積層としても良い。例えば、酸化物半導体層2403の上層に組成がGa2OXX=3α、0<α<1の酸化ガリウムを形成し、その上に組成がGaXAl2-XO3α0<X<2、0<α<1の酸化ガリウムアルミニウム酸化アルミニウムガリウムを形成してもよい。また、酸化物半導体層2403とソース電極2405a、ドレイン電極2405bとの間に、ソース領域及びドレイン領域として機能する酸化物導電層をバッファ層として設けてもよい。図18Cのトランジスタ2470に酸化物導電層を設けたトランジスタ2471、トランジスタ2472を図28ABに示す。図28ABのトランジスタ2471、2472は、酸化物半導体層2403とソース電極2405a、ドレイン電極2405bとの間に、ソース領域及びドレイン領域として機能する酸化物導電層2404a、酸化物導電層2404bが形成されている。図28ABのトランジスタ2471、2472は作製工程により酸化物導電層2404a、2404bの形状が異なる例である。図28Aのトランジスタ2471では、酸化物半導体膜と酸化物導電膜の積層を形成し、酸化物半導体膜と酸化物導電膜との積層を同じフォトリソグラフィ工程によって形状を加工して島状の酸化物半導体層2403と酸化物導電膜を形成する。酸化物半導体層及び酸化物導電膜上にソース電極2405a、ドレイン電極2405bを形成した後、ソース電極2405a、ドレイン電極2405bをマスクとして、島状の酸化物導電膜をエッチングし、ソース領域およびドレイン領域となる酸化物導電層2404a、2404bを形成する。図28Bのトランジスタ2472では、酸化物半導体層2403上に酸化物導電膜を形成し、その上に金属導電膜を形成し、酸化物導電膜および金属導電膜を同じフォトリソグラフィ工程によって加工して、ソース領域およびドレイン領域となる酸化物導電層2404a、2404b、ソース電極2405a、ドレイン電極2405bを形成する。なお、酸化物導電膜の形状を加工するためのエッチング処理の際、酸化物半導体層が過剰にエッチングされないように、エッチング条件エッチング材の種類、濃度、エッチング時間等を適宜調整する。酸化物導電層2404a、2404bの成膜方法は、スパッタリング法や真空蒸着法電子ビーム蒸着法などや、アーク放電イオンプレーティング法や、スプレー法を用いる。酸化物導電層の材料としては、酸化亜鉛、酸化亜鉛アルミニウム、酸窒化亜鉛アルミニウム、酸化亜鉛ガリウム、インジウム錫酸化物などを適用することができる。また、上記材料に酸化珪素を含ませてもよい。ソース領域及びドレイン領域として、酸化物導電層を酸化物半導体層2403と、ソース電極2405a、ドレイン電極2405bとの間に設けることで、酸化物半導体層2403と、ソース電極2405a、ドレイン電極2405bが直接接触する場合よりも接触抵抗を下げることができ、トランジスタ2471、2472が高速動作をすることができる。また、酸化物半導体層2403と、ソース電極2405a、ドレイン電極2405bの間に、酸化物導電層2404a、酸化物導電層2404bを有する構成とすることによって、トランジスタ2471、トランジスタ2472の耐圧を向上させることができる。また、保護絶縁膜に、前述したバリア性を有する絶縁膜を用いることで、酸化物半導体層中からの酸素脱離を防ぐことができる。バリア性を有する絶縁膜の一例としては、酸化アルミニウム膜を挙げることができる。酸化物半導体層よりも上層と、酸化物半導体層よりも下層にバリア性を有する絶縁膜を設けることで、酸化物半導体層中からの酸素脱離を防ぐ効果をさらに高めることができる。すなわち、半導体装置の信頼性を向上させることができる。本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。実施の形態4本実施の形態では、本明細書に開示するトランジスタの半導体層に用いることのできる酸化物半導体層の一形態を、図29を用いて説明する。本実施の形態の酸化物半導体層は、第1の結晶性酸化物半導体層上に第1の結晶性酸化物半導体層よりも厚い第2の結晶性酸化物半導体層を有する積層構造である。基板2400上に絶縁層437を形成する。本実施の形態では、絶縁層437として、PCVD法またはスパッタリング法を用いて、50nm以上600nm以下の膜厚の酸化物絶縁層を形成する。例えば、酸化シリコン膜、酸化ガリウム膜、酸化アルミニウム膜、酸化窒化シリコン膜、酸化窒化アルミニウム膜、または窒化酸化シリコン膜から選ばれた一層またはこれらの積層を用いることができる。次に、絶縁層437上に膜厚1nm以上10nm以下の第1の酸化物半導体膜を形成する。第1の酸化物半導体膜の形成は、スパッタリング法を用い、そのスパッタリング法による成膜時における基板温度は200°C以上400°C以下とする。本実施の形態では、酸化物半導体用の金属酸化物ターゲットIn-Ga-Zn系酸化物半導体用ターゲットIn2O3:Ga2O3:ZnO=1:1:2[mol数比]を用いて、基板とターゲットの間との距離を170mm、基板温度250°C、圧力0.4Pa、直流DC電源電力0.5kW、酸素のみ、アルゴンのみ、又はアルゴン及び酸素雰囲気下で膜厚5nmの第1の酸化物半導体膜を成膜する。次いで、基板を配置するチャンバー雰囲気を窒素、または乾燥空気とし、第1の加熱処理を行う。第1の加熱処理の温度は、400°C以上750°C以下とする。第1の加熱処理によって第1の結晶性酸化物半導体層450aを形成する図29A参照。成膜時における基板温度や第1の加熱処理の温度にもよるが、膜表面から結晶化が起こり、膜の表面から内部に向かって結晶成長し、C軸配向した結晶が得られる。第1の加熱処理によって、亜鉛と酸素が膜表面に多く集まり、上平面が六角形をなす亜鉛と酸素からなるグラフェンタイプの二次元結晶が最表面に1層または複数層形成され、これが膜厚方向に成長して重なり積層となる。加熱処理の温度を上げると表面から内部、そして内部から底部と結晶成長が進行する。第1の加熱処理によって、酸化物絶縁層である絶縁層437中の酸素を第1の結晶性酸化物半導体層450aとの界面またはその近傍界面からプラスマイナス5nmに拡散させて、第1の結晶性酸化物半導体層の酸素欠損を低減する。従って、下地絶縁層として用いられる絶縁層437は、膜中バルク中、第1の結晶性酸化物半導体層450aと絶縁層437の界面、のいずれかには少なくとも化学量論比を超える量の酸素が存在することが好ましい。次いで、第1の結晶性酸化物半導体層450a上に10nmよりも厚い第2の酸化物半導体膜を形成する。第2の酸化物半導体膜の形成は、スパッタリング法を用い、その成膜時における基板温度は200°C以上400°C以下とする。成膜時における基板温度を200°C以上400°C以下とすることにより、第1の結晶性酸化物半導体層の表面上に接して成膜する酸化物半導体膜にプリカーサの整列が起き、所謂、秩序性を持たせることができる。本実施の形態では、酸化物半導体用の金属酸化物ターゲットIn-Ga-Zn系酸化物半導体用ターゲットIn2O3:Ga2O3:ZnO=1:1:2[mol数比]を用いて、基板とターゲットの間との距離を170mm、基板温度400°C、圧力0.4Pa、直流DC電源電力0.5kW、スパッタガスとして酸素のみ、アルゴンのみ、又はアルゴン及び酸素の混合ガスを用いて、膜厚25nmの第2の酸化物半導体膜を成膜する。次いで、基板を配置するチャンバー雰囲気を窒素雰囲気下、酸素雰囲気下、或いは窒素と酸素の混合雰囲気下とし、第2の加熱処理を行う。第2の加熱処理の温度は、400°C以上750°C以下とする。第2の加熱処理によって第2の結晶性酸化物半導体層450bを形成する図29B参照。第2の加熱処理は、窒素雰囲気下、酸素雰囲気下、或いは窒素と酸素の混合雰囲気下で行うことにより、第2の結晶性酸化物半導体層の高密度化及び欠陥数の減少を図る。第2の加熱処理によって、第1の結晶性酸化物半導体層450aを核として膜厚方向、即ち底部から内部に結晶成長が進行して第2の結晶性酸化物半導体層450bが形成される。また、絶縁層437の形成から第2の加熱処理までの工程を大気に触れることなく連続的に行うことが好ましい。絶縁層437の形成から第2の加熱処理までの工程は、水素及び水分をほとんど含まない雰囲気不活性雰囲気、減圧雰囲気、乾燥空気雰囲気など下に制御することが好ましく、例えば、水分については露点-40°C以下、好ましくは露点-50°C以下の乾燥窒素雰囲気とする。次いで、第1の結晶性酸化物半導体層450aと第2の結晶性酸化物半導体層450bからなる酸化物半導体積層を加工して島状の酸化物半導体積層からなる酸化物半導体層453を形成する図29C参照。図では、第1の結晶性酸化物半導体層450aと第2の結晶性酸化物半導体層450bの界面を点線で示し、酸化物半導体積層と説明しているが、明確な界面が存在しているのではなく、あくまで分かりやすく説明するために図示している。酸化物半導体積層の加工は、所望の形状のマスクを酸化物半導体積層上に形成した後、当該酸化物半導体積層をエッチングすることによって行うことができる。上述のマスクは、フォトリソグラフィなどの方法を用いて形成することができる。または、インクジェット法などの方法を用いてマスクを形成しても良い。なお、酸化物半導体積層のエッチングは、ドライエッチングでもウェットエッチングでもよい。もちろん、これらを組み合わせて用いてもよい。また、上記作製方法により、得られる第1の結晶性酸化物半導体層及び第2の結晶性酸化物半導体層は、C軸配向を有していることを特徴の一つとしている。ただし、第1の結晶性酸化物半導体層及び第2の結晶性酸化物半導体層は、単結晶構造ではなく、非晶質構造でもない構造であり、C軸配向を有した結晶CAxisAlignedCrystal;CAACとも呼ぶを含む酸化物を有する。なお、第1の結晶性酸化物半導体層及び第2の結晶性酸化物半導体層は、一部に結晶粒界を有している。なお、第1の結晶性酸化物半導体層および第2の結晶性酸化物半導体層は、四元系金属の酸化物であるIn-Sn-Ga-Zn-O系の材料や、三元系金属の酸化物であるIn-Ga-Zn-O系の材料IGZOとも表記する。、In-Sn-Zn-O系の材料ITZOとも表記する。、In-Al-Zn-O系の材料、Sn-Ga-Zn-O系の材料、Al-Ga-Zn-O系の材料、Sn-Al-Zn-O系の材料や、In-Hf-Zn-O系の材料、In-La-Zn-O系の材料、In-Ce-Zn-O系の材料、In-Pr-Zn-O系の材料、In-Nd-Zn-O系の材料、In-Sm-Zn-O系の材料、In-Eu-Zn-O系の材料、In-Gd-Zn-O系の材料、In-Tb-Zn-O系の材料、In-Dy-Zn-O系の材料、In-Ho-Zn-O系の材料、In-Er-Zn-O系の材料、In-Tm-Zn-O系の材料、In-Yb-Zn-O系の材料、In-Lu-Zn-O系の材料や、二元系金属の酸化物であるIn-Zn-O系の材料、Sn-Zn-O系の材料、Al-Zn-O系の材料、Zn-Mg-O系の材料、Sn-Mg-O系の材料、In-Mg-O系の材料や、In-Ga-O系の材料、一元系金属の酸化物であるIn-O系の材料、Sn-O系の材料、Zn-O系の材料などがある。また、上記の材料にSiO2を含ませてもよい。ここで、例えば、In-Ga-Zn-O系の材料とは、インジウムIn、ガリウムGa、亜鉛Znを有する酸化物材料、という意味であり、その組成比は特に問わない。また、InとGaとZn以外の元素を含んでいてもよい。また、第1の結晶性酸化物半導体層上に第2の結晶性酸化物半導体層を形成する2層構造に限定されず、第2の結晶性酸化物半導体層の形成後に第3の結晶性酸化物半導体層を形成するための成膜と加熱処理のプロセスを繰り返し行って、3層以上の積層構造としてもよい。上記作製方法で形成された酸化物半導体積層からなる酸化物半導体層453を、本明細書に開示する半導体装置に適用できるトランジスタに適宜用いることができる。また、本実施の形態の酸化物半導体積層を酸化物半導体層2403として用いた実施の形態3におけるトランジスタ2470においては、酸化物半導体層の一方の面から他方の面に電界が印加されることはなく、また、電流が酸化物半導体積層の厚さ方向一方の面から他方の面に流れる方向、具体的に図18Cでは上下方向に流れる構造ではない。電流は、主として、酸化物半導体積層の界面を流れるトランジスタ構造であるため、トランジスタに光照射が行われ、またはBTストレスが与えられても、トランジスタ特性の劣化は抑制される、または低減される。酸化物半導体層453のような第1の結晶性酸化物半導体層と第2の結晶性酸化物半導体層の積層をトランジスタに用いることで、安定した電気的特性を有し、且つ、信頼性の高いトランジスタを実現できる。本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。実施の形態5本実施の形態では、本発明の一態様に係る液晶表示装置において用いられる、基板の一形態について、図20を用いて説明する。まず、基板6200上に、剥離層6201を介して、トランジスタや層間絶縁膜、配線、画素電極、及び場合に応じて対向電極や、遮光膜、配向膜などを含む被剥離層6116を形成する。基板6200としては、石英基板、サファイア基板、セラミック基板や、ガラス基板、金属基板などを用いることができる。なお、これら基板は、可撓性を明確に表さない程度に厚みのあるものを使用することで、精度良くトランジスタなどの素子を形成することができる。可撓性を明確に表さない程度とは、通常液晶ディスプレイを作製する際に使用されているガラス基板の弾性率程度、もしくはより弾性率が大きいことを意味する。剥離層6201は、スパッタリング法やプラズマCVD法、塗布法、印刷法等により、タングステンW、モリブデンMo、チタンTi、タンタルTa、ニオブNb、ニッケルNi、コバルトCo、ジルコニウムZr、亜鉛Zn、ルテニウムRu、ロジウムRh、パラジウムPd、オスミウムOs、イリジウムIr、珪素Siから選択された元素、又は元素を主成分とする合金材料、又は元素を主成分とする化合物材料からなる層を、単層又は積層して形成する。剥離層6201が単層構造の場合、好ましくは、タングステン層、モリブデン層、又はタングステンとモリブデンの混合物を含む層を形成する。又は、タングステンの酸化物若しくは酸化窒化物を含む層、モリブデンの酸化物若しくは酸化窒化物を含む層、又はタングステンとモリブデンの混合物の酸化物若しくは酸化窒化物を含む層を形成する。なお、タングステンとモリブデンの混合物とは、例えば、タングステンとモリブデンの合金に相当する。剥離層6201が積層構造の場合、好ましくは、1層目として金属層を形成し、2層目として金属酸化物層を形成する。代表的には1層目としてタングステン層、モリブデン層、又はタングステンとモリブデンの混合物を含む層を形成し、2層目として、タングステン、モリブデン又はタングステンとモリブデンの混合物の酸化物、酸化窒化物又は窒化酸化物を形成すると良い。2層目の金属酸化物層の形成は、1層目の金属層上に、酸化物層例えば酸化シリコンなどの絶縁層として利用できるものを形成することで金属層表面に当該金属の酸化物が形成されることを応用しても良い。続いて、剥離層6201上に、被剥離層6116を形成する図20A参照。被剥離層6116としては、トランジスタや層間絶縁膜、配線、画素電極及び場合に応じて対向電極や、遮光膜、配向膜など、素子基板として必要な要素が含まれる。これらは、剥離層6201上に、通常通り作製することができる。これらの材料、作製方法及び構造などに関しては上記実施の形態において示したものと同様であるため、説明を省略する。このように、トランジスタや電極は公知の材料や方法を用いて精度良く作製することができる。次いで、剥離用接着剤6203を用いて被剥離層6116を仮支持基板6202に接着した後、被剥離層6116を基板6200の剥離層6201から剥離して転置する図20B参照。これにより被剥離層6116は、仮支持基板側に設けられる。なお、本明細書において、作製用基板から仮支持基板に被剥離層を転置する工程を転置工程という。仮支持基板6202は、ガラス基板、石英基板、サファイア基板、セラミック基板、金属基板などを用いることができる。また、以降の処理温度に耐えうる耐熱性を有するプラスチック基板を用いても良い。また、ここで用いる剥離用接着剤6203は、水や溶媒に可溶なものや、紫外線などの照射により可塑化させることが可能であるような、必要時に仮支持基板6202と被剥離層6116とを分離することが可能な接着剤を用いる。なお、仮支持基板6202への転置工程は、様々な方法を適宜用いることができる。例えば、剥離層6201として、被剥離層と接する側に金属酸化膜を含む膜を形成した場合は、当該金属酸化膜を結晶化させることにより脆弱化して、被剥離層6116を基板6200から剥離することができる。また、基板6200と被剥離層6116の間に、剥離層6201として水素を含む非晶質珪素膜を形成した場合は、レーザ光の照射またはエッチングにより当該水素を含む非晶質珪素膜を除去して、被剥離層6116を基板6200から剥離することができる。また、剥離層6201として窒素、酸素や水素等を含む膜例えば、水素を含む非晶質珪素膜、水素含有合金膜、酸素含有合金膜などを用いた場合には、剥離層6201にレーザ光を照射して剥離層6201内に含有する窒素、酸素や水素をガスとして放出させ、被剥離層6116と基板6200との分離を促進することができる。他の方法として、剥離層6201と被剥離層6116との界面に液体を浸透させて基板6200から被剥離層6116を剥離してもよい。剥離層6201をタングステンで形成し、アンモニア過水により剥離層6201をエッチングしながら剥離を行う方法もある。また、上記剥離方法を複数組み合わせることでより容易に転置工程を行うことができる。レーザ光の照射、ガスや溶液などによる剥離層へのエッチング、鋭いナイフやメスなどによる機械的な除去を部分的に行い、剥離層と被剥離層とを剥離しやすい状態にしてから、物理的な力機械等によるによって剥離を行う工程などがこれに当たる。剥離層6201を金属と金属酸化物との積層構造により形成した場合、レーザ光の照射によって形成される溝や鋭いナイフやメスなどによる傷などをきっかけとして、剥離層から物理的に引き剥がすことも容易となる。また、これら剥離を行う際に水などの液体をかけながら行ってもよい。被剥離層6116を基板6200から分離する方法としては、他に、被剥離層6116が形成された基板6200を、機械的に研磨などを行って除去する方法や、溶液やNF3、BrF3、ClF3等のフッ化ハロゲンガスによるエッチングで除去する方法等も用いることができる。この場合は、剥離層6201を設けなくとも良い。続いて、基板6200から剥離され、露出した剥離層6201、若しくは被剥離層6116表面に剥離用接着剤6203とは異なる接着剤による第1の接着剤層6111を用いて転置基板6110を接着する図20C参照。第1の接着剤層6111の材料としては、紫外線硬化型接着剤など光硬化型の接着剤、反応硬化型接着剤、熱硬化型接着剤、または嫌気型接着剤など各種硬化型接着剤を用いることができる。転置基板6110としては、じん性が大きい各種基板を用い、例えば、有機樹脂のフィルムや金属基板などを好適に使用することができる。じん性の大きい基板は耐衝撃性に優れ、破損し難い基板である。有機樹脂のフィルムは軽量であり、また、金属基板も薄いものは軽量であることから、通常のガラス基板を使用する場合と比較して、大幅な軽量化が可能となる。このような基板を用いることによって、軽く、破損しにくい液晶表示装置を作製することができるようになる。透過型もしくは半透過型の液晶表示装置の場合には、転置基板6110としては、じん性が大きく且つ可視光に対する透光性を有する基板を用いれば良い。このような基板を構成する材料としては、例えば、ポリエチレンテレフタレートPET又はポリエチレンナフタレートPEN等のポリエステル樹脂、アクリル樹脂、ポリアクリルニトリル樹脂、ポリイミド樹脂、ポリメチルメタクリレート樹脂、ポリカーボネート樹脂PC、ポリエーテルスルフォン樹脂PES、ポリアミド樹脂、シクロオレフィン樹脂、ポリスチレン樹脂、ポリアミドイミド樹脂、ポリ塩化ビニル樹脂等などが挙げられる。これら有機樹脂からなる基板は、じん性が大きいことから、耐衝撃性にも優れ、破損しにくい基板である。また、これら有機樹脂のフィルムは軽量であることから、通常のガラス基板と比較して、非常に軽量化された液晶表示装置を作製することが可能となる。また、この場合、転置基板6110は、少なくとも各画素の光が透過する領域と重なる部分に開口が設けられた金属板6206をさらに備えることが好ましい構成である。この構成とすることによって、寸法変化を抑制しながらじん性が大きく、耐衝撃性が高く破損しにくい転置基板6110を構成できる。さらに、金属板6206の厚さを薄くすることで、従来のガラス基板よりも軽い転置基板6110を構成できる。このような基板を用いることによって、軽く、破損しにくい液晶表示装置を作製することができるようになる図20D参照。図21Aは液晶表示装置における上面図の一例である。図21Aのように、第1の配線層6210と第2の配線層6211とが交差し、第1の配線層6210と第2の配線層6211に囲まれた領域が光の透過する領域6212である表示装置の場合、図21Bのように、第1の配線層6210及び第2の配線層6211と重なる部分が残り、碁盤の目状に開口が設けられた金属板6206を用いれば良い。このような金属板6206を貼り合わせて用いることにより、有機樹脂からなる基板を用いたことによる合わせ精度の悪化や基板の伸びによる寸法変化を抑制することができる図21C参照。なお、偏光板図示せずが必要な場合には、転置基板6110と金属板6206の間に設けても、金属板6206のさらに外側に設けても良い。偏光板はあらかじめ金属板6206に貼り付けられていても良い。なお、軽量化の観点からは、金属板6206として上記寸法安定化の効果を奏する範囲内において薄い基板を採用することが好ましい。その後、被剥離層6116から仮支持基板6202を分離する。剥離用接着剤6203は必要時に仮支持基板6202と被剥離層6116とを分離することが可能な材料で形成されているので、当該材料に合った方法により仮支持基板6202を分離すれば良い。なお、バックライトは図面矢印のように照射される図20E参照。以上により、トランジスタから画素電極までが形成された被剥離層6116必要に応じて対向電極、遮光膜、配向膜などが設けられていても良いを転置基板6110上に作製することができ、軽量かつ耐衝撃性の高い素子基板を作製することができる。<変形例>上述した構成を有する液晶表示装置は、本発明の一態様であり、上述した構成を有する液晶表示装置と異なる構成を備える以下の液晶表示装置も、本発明に含まれる。上述の転置工程図20Bの後、転置基板6110を貼り付ける前に、露出した剥離層6201、若しくは被剥離層6116表面に、金属板6206を貼り付けても良い図20C’参照。この場合、金属板6206からの汚染物質が、被剥離層6116におけるトランジスタの特性に悪影響を及ぼすことを防ぐため、バリア層6207を間に設けると良い。バリア層6207を設ける場合は、露出した剥離層6201、若しくは被剥離層6116表面にバリア層6207を設けてから、金属板6206を貼り付ければ良い。バリア層6207は無機材料や有機材料などにより形成すれば良く、代表的には窒化シリコンなどが挙げられるが、トランジスタの汚染を防止することができれば、これらに限られることはない。バリア層は透光性を有する材料で形成するか、もしくは透光性を有する程度に薄い膜とするなど、少なくとも可視光に対する透光性を有するように作製する。なお、金属板6206は、剥離用接着剤6203とは異なる接着剤を用いて第2の接着剤層図示せずを形成し、接着すればよい。この後、第1の接着剤層6111を金属板6206表面に形成し、転置基板6110を貼り付け図20D’、被剥離層6116から仮支持基板6202を分離する図20E’ことにより、軽量且つ耐衝撃性の高い素子基板を作製することができる。なお、バックライトは図面矢印のように照射される。このように作製した軽量かつ耐衝撃性の高い素子基板と、対向基板とを液晶層を間に挟持させてシール材で固着することによって、軽量かつ耐衝撃性の高い液晶表示装置を作製することができる。対向基板としては、じん性が大きく、可視光に対する透光性を有する基板転置基板6110に用いることが可能なプラスチック基板と同様のものを用いることができる。必要に応じてこれに偏光板、遮光膜や対向電極及び配向膜が設けられていても良い。液晶層を形成する方法としては、従来同様ディスペンサ法や注入法などを適用することができる。以上のように作製された軽量かつ耐衝撃性の高い液晶表示装置は、トランジスタなどの微細な素子の作製を、寸法安定性が比較的良好なガラス基板上などで行うことができ、また、従来どおりの作製方法の適用が可能であることから、微細な素子であっても精度良く形成することができる。このため、耐衝撃性を有しながらも、高精細で高品質な画像を提供でき、且つ軽量な液晶表示装置を提供することが可能となる。さらに、上記のように作製した液晶表示装置は、可撓性を有せしめることも可能である。本実施の形態は、上記実施の形態と適宜組み合わせて実施することが可能である。実施の形態6図22に、液晶表示装置に用いることができる画素の一例を示す。図22Aは画素の上面図であり、図22Bは、図22Aの鎖線A1―A2における断面である。また、図23は、本実施の形態で説明する画素の構成をわかりやすくするため、図22Aから透過画素電極505及び反射画素電極525を除いた上面図である。図22において、図2と共通の箇所には同じ符号を用いて説明する。図22に示す画素は、走査線GLとして機能する配線501と、信号線SLとして機能する配線502と、共通配線COMとして機能する配線503と、第1の画素トランジスタ16aと、第1の画素トランジスタ16aの第2端子として機能する配線504と、配線518を有している。配線501は、図2Bに示した第1の画素トランジスタ16aのゲート電極としても機能する。また、配線502は、第1の画素トランジスタ16aの第1端子としても機能する。また、図22に示す画素は、イネーブル線ENRとして機能する配線511と、第2の画素トランジスタ16bと、第2の画素トランジスタ16bのゲート電極としても機能する配線521と、第2の画素トランジスタ16bの第1の端子としても機能する配線522と、第2の画素トランジスタ16bの第2の端子としても機能する配線523と、容量電極524を有している。配線501、配線518、配線521、及び容量電極524は、絶縁表面を有する基板500上に、下地膜508を介して形成された一の導電膜を所望の形状に加工することで形成することができる。配線501、配線518、配線521、及び容量電極524上にはゲート絶縁膜506が形成されている。さらに、配線502、配線503、配線504、配線511、配線522、配線523は、ゲート絶縁膜506上に形成された一の導電膜を所望の形状に加工することで形成することができる。また、第1の画素トランジスタ16aの活性層507は、配線501と重なる位置においてゲート絶縁膜506上に形成されている。活性層507は、ゲート電極として機能する配線501に完全に重なる構成を用いることが望ましい。また、第2の画素トランジスタ16bの活性層527は、配線521と重なる位置においてゲート絶縁膜506上に形成されている。活性層527は、ゲート電極として機能する配線521に完全に重なる構成を用いることが望ましい。上記構成を採用することで、基板500側から入射した光により活性層507及び活性層527中の酸化物半導体が劣化するのを防ぎ、よって、第1の画素トランジスタ16a、及び第2の画素トランジスタ16bの閾値電圧がシフトするなどの特性の劣化が引き起こされるのを防ぐことができる。さらに、図22Bに示す画素は、活性層507、配線502、配線504、活性層527、配線522、配線523を覆うように、絶縁膜512と、絶縁膜513とが順に形成されている。そして、絶縁膜513上には、透過領域に位置する透過画素電極505と、反射領域に位置する反射画素電極525が形成されており、絶縁膜512及び絶縁膜513に形成されたコンタクトホールを介して、配線504と透過画素電極505とが接続され、配線523と反射画素電極525とが接続されている。ゲート絶縁膜506に形成されたコンタクトホールを介して、配線518と配線504とが接続され、配線511と配線521とが接続され、配線522と配線518とが接続され、配線503と容量電極524とが接続されている。また、配線503と配線518とが、ゲート絶縁膜506を間に挟んで重なり合っている部分が、第1の容量素子17aとして機能し、配線523と容量電極524とが、ゲート絶縁膜506を間に挟んで重なり合っている部分が、第2の容量素子17bとして機能する。また、絶縁膜513の表面に選択的にエッチング加工を行い、絶縁膜513の表面を凹凸形状とすることで、反射画素電極525に凹凸形状を形成する構成としてもよい。反射画素電極525表面に凹凸を設けると、入射した外光を乱反射させ、より良好な表示を行うことができる。よって、表示における視認性が向上する。また、反射画素電極525を、第1の画素トランジスタ16aの活性層507、及び第2の画素トランジスタ16bの活性層527と重なるように設けることで、画素電極側から入射した迷光が当たって活性層507、及び活性層527中の酸化物半導体が劣化するのを防ぎ、よって、第1の画素トランジスタ16a、及び第2の画素トランジスタ16bの閾値電圧がシフトするなどの特性の劣化が引き起こされるのを防ぐことができる。なお、駆動回路をパネルに形成する場合、駆動回路に用いられるトランジスタにも、ゲート電極或いは遮光膜による遮光を行うことで、トランジスタの閾値電圧がシフトするなどの特性の劣化が引き起こされるのを防ぐことができる。なお、図22Bでは、透過画素電極505或いは反射画素電極525と対向電極図示せずが液晶層図示せずを介して重なる場合の構造を例に挙げて説明したが、本発明の一態様に係る液晶表示装置はこの構成に限定されない。IPS型の液晶素子やブルー相を用いた液晶素子のように、画素電極と対向電極とが同一基板上に形成されていても良い。次いで、本発明の一態様に係る液晶表示装置のパネルについて、図24を用いて説明する。図24Aは、基板4001と対向基板4006とをシール材4005によって接着させたパネルの上面図であり、図24Bは、図24Aの破線A-A’における断面図に相当する。基板4001上に設けられた画素部4002と、走査線駆動回路4004とを囲むように、シール材4005が設けられている。また、画素部4002、走査線駆動回路4004の上に対向基板4006が設けられている。よって、画素部4002と走査線駆動回路4004は、基板4001とシール材4005と対向基板4006とによって、液晶層4007と共に封止されている。また、基板4001上のシール材4005によって囲まれている領域とは異なる領域に、信号線駆動回路4003が形成された基板4021が、実装されている。図24Bでは、信号線駆動回路4003に含まれるトランジスタ4009を例示している。また、基板4001上に設けられた画素部4002、走査線駆動回路4004は、トランジスタを複数有している。図24Bでは、画素部4002に含まれるトランジスタ4010a、トランジスタ4010b、トランジスタ4022を例示している。トランジスタ4010a、トランジスタ4010b、トランジスタ4022は、酸化物半導体をチャネル形成領域に含んでいる。そして、対向基板4006に形成されている遮光膜4040は、トランジスタ4022のチャネル形成領域と重なっている。トランジスタ4022を遮光することで、酸化物半導体の光による劣化を防ぎ、トランジスタ4022の閾値電圧がシフトするなどの特性の劣化を防ぐことができる。また、金属材料からなる配線4014と同じ工程で遮光金属膜4013は、トランジスタ4010aのチャネル形成領域と重なっている。遮光金属膜4013によりトランジスタ4010aを遮光することで、酸化物半導体の光による劣化を防ぎ、トランジスタ4010aの閾値電圧がシフトするなどの特性の劣化を防ぐことができる。また、遮光金属膜4013は、フローティング状態の電極であってもよいし、トランジスタ4010aの酸化物半導体と電気的に接続する電極であってもよいし、トランジスタ4010aのゲート電極と電気的に接続する電極であってもよい。また、工程数が増加するが、遮光金属膜4013に代えて、インクジェット法などを用いて、カーボンブラックなどの黒色顔料を含む遮光樹脂膜をトランジスタ4010aのチャネル形成領域と重なる位置に形成して遮光してもよい。また、透光性を有する導電膜からなる画素電極4030aは、トランジスタ4010aと電気的に接続されている。そして、対向電極4031は、対向基板4006に形成されている。画素電極4030aと対向電極4031と液晶層4007とが重なっている部分が、透過領域の液晶素子4011aに相当する。また、反射電極である画素電極4030bは、トランジスタ4010bと電気的に接続されている。画素電極4030bと対向電極4031と液晶層4007とが重なっている部分が、反射領域の液晶素子4011bに相当する。反射電極である画素電極4030bは、トランジスタ4010bのチャネル形成領域と重なっている。トランジスタ4010bを遮光することで、酸化物半導体の光による劣化を防ぎ、トランジスタ4010bの閾値電圧がシフトするなどの特性の劣化を防ぐことができる。また、スペーサ4035が、画素電極4030a、画素電極4030bと対向電極4031との間の距離セルギャップを制御するために設けられている。なお、図24Bでは、スペーサ4035が、絶縁膜をパターニングすることで柱状に形成されている場合を例示しているが、球状のスペーサを用いていても良い。また、信号線駆動回路4003、走査線駆動回路4004、画素部4002に与えられる各種信号及び電位は、配線4014及び配線4015を介して、接続端子4016から供給されている。接続端子4016は、FPC4018が有する端子と、異方性導電膜4019を介して電気的に接続されている。なお、液晶層4007を形成する方法として、ディスペンサ式滴下式や、対向基板4006を貼り合わせてから毛細管現象を用いて液晶を注入するディップ式汲み上げ式を用いることができる。図24に示すように、液晶層4007を形成する際、液晶層4007とシール材4005との混在を防止するため、液晶層4007とシール材4005との間に隔壁4036を設けることが好ましい。隔壁4036は、スペーサ4035と同材料及び同工程で形成することができる。隔壁4036を形成する材料としては、例えば、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウム、又は窒化酸化アルミニウムなどの無機材料、ポリイミド、アクリル樹脂、ベンゾシクロブテン系樹脂、ポリアミド、エポキシ樹脂、シロキサン系樹脂等を用いることができる。また、隔壁4036を形成する方法としては、例えば、スパッタリング法、真空蒸着法、PVD法、減圧CVD法LPCVD法、またはプラズマCVD法等のCVD法により薄膜を成膜した後、所望の形状にエッチングして形成することができる。また、選択的にパターンを形成できる液滴吐出法や、パターンが転写または描写できる印刷法スクリーン印刷やオフセット印刷などパターンが形成される方法、その他スピンコート法などの塗布法、ディッピング法、ディスペンサ法、インプリント法、ナノインプリント法などの方法を用いることができる。ディスペンサ方式により液晶層4007を形成する例を図25を用いて説明する。図25において液晶滴下装置は、制御装置40、撮像手段42、及びヘッド43を含み、ヘッド43に液晶44を充填する。なお、液晶滴下装置、基板4001、及び対向基板4006の位置合わせは、基板4001に設けられたマーカー45、対向基板4006に設けられたマーカー46を撮像手段42により撮像して行うことができる。対向基板4006に、シール材4005及びシール材4005の内側にバリア層として機能する隔壁4036を閉ループのパターンで形成し、その中にヘッド43より液晶44を1回若しくは複数回滴下する。液晶材料の粘性が高い場合は、連続的に吐出され、繋がったまま被形成領域に付着する。一方、液晶材料の粘性が低い場合には、間欠的に吐出され液滴が滴下される。滴下される液晶44の粘度が高い場合は、ヘッド43にヒーターを設けて、ヒーターによって加熱して粘度を調節することもできる。液晶44を滴下し、液晶層4007を形成する際、図24及び図25のようにシール材4005の内側にバリア層として隔壁4036を設けると、シール材4005と液晶層4007とが混在せず、シール材4005と液晶層4007との反応や、シール材4005から液晶層4007への汚染などを防止することができる。続いて、基板4001と対向基板4006とを貼り合わせ、その後紫外線硬化を行って、液晶が充填された状態とし、液晶層4007を形成することができる。また基板4001側にシール材4005を形成し、液晶を滴下してもよい。なお、基板4001と対向基板4006の貼り合わせ工程は減圧下で行うと好ましい。なお、基板4001、対向基板4006、基板4021には、ガラス、セラミックス、プラスチックを用いることができる。プラスチックには、FRPFiberglass-ReinforcedPlastics板、PVFポリビニルフルオライドフィルム、ポリエステルフィルムまたはアクリル樹脂フィルムなどが含まれる。また、アルミニウムホイルをPVFフィルムで挟んだ構造のシートを用いることもできる。但し、液晶素子4011a、液晶素子4011bからの光の取り出し方向に位置する基板には、ガラス板、プラスチック、ポリエステルフィルムまたはアクリルフィルムのような透光性を有する材料を用いる。図26は、本発明の一態様に係る液晶表示装置の構造を示す、斜視図の一例である。図26に示す液晶表示装置は、画素部を有するパネル1601と、第1の拡散板1602と、プリズムシート1603と、第2の拡散板1604と、導光板1605と、バックライトパネル1607と、回路基板1608と、信号線駆動回路の形成された基板1611とを有している。パネル1601と、第1の拡散板1602と、プリズムシート1603と、第2の拡散板1604と、導光板1605と、バックライトパネル1607とは、順に積層されている。バックライトパネル1607は、複数のバックライトユニットで構成されたバックライト1612を有している。導光板1605内部に拡散されたバックライト1612からの光は、第1の拡散板1602、プリズムシート1603及び第2の拡散板1604によって、パネル1601に照射される。なお、ここでは、第1の拡散板1602と第2の拡散板1604とを用いているが、拡散板の数はこれに限定されず、単数であっても3以上であっても良い。そして、拡散板は導光板1605とパネル1601の間に設けられていれば良い。よって、プリズムシート1603よりもパネル1601に近い側にのみ拡散板が設けられていても良いし、プリズムシート1603よりも導光板1605に近い側にのみ拡散板が設けられていても良い。またプリズムシート1603は、図26に示した断面が鋸歯状の形状に限定されず、導光板1605からの光をパネル1601側に集光できる形状を有していれば良い。回路基板1608には、パネル1601に入力される各種信号を生成する回路、またはこれら信号に処理を施す回路などが設けられている。そして、図26では、回路基板1608とパネル1601とが、COFテープ1609を介して接続されている。また、信号線駆動回路の形成された基板1611が、COFChipOnFilm法を用いてCOFテープ1609に接続されている。図26では、バックライト1612の駆動を制御する制御系の回路が回路基板1608に設けられており、該制御系の回路とバックライトパネル1607とがFPC1610を介して接続されている例を示している。ただし、上記制御系の回路はパネル1601に形成されていても良く、この場合はパネル1601とバックライトパネル1607とがFPCなどにより接続されるようにする。本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。本発明の一態様に係る液晶表示装置を用いることで、高画質である画像の表示を行うことができる電子機器を提供することが可能である。或いは、本発明の一態様に係る液晶表示装置を用いることで、低消費電力の電子機器を提供することが可能である。特に電力の供給を常時受けることが困難な携帯用の電子機器の場合、本発明の一態様に係る液晶表示装置をその構成要素に追加することにより、連続使用時間が長くなるといったメリットも得られる。本発明の一態様に係る液晶表示装置は、表示装置、ノート型パーソナルコンピュータ、記録媒体を備えた画像再生装置代表的にはDVD:DigitalVersatileDisc等の記録媒体を再生し、その画像を表示しうるディスプレイを有する装置に用いることができる。その他に、本発明の一態様に係る液晶表示装置を用いることができる電子機器として、携帯電話、携帯型ゲーム機、携帯情報端末、電子書籍、ビデオカメラ、デジタルスチルカメラ、ゴーグル型ディスプレイヘッドマウントディスプレイ、ナビゲーションシステム、音響再生装置カーオーディオ、デジタルオーディオプレイヤー等、複写機、ファクシミリ、プリンター、プリンター複合機、現金自動預け入れ払い機ATM、自動販売機などが挙げられる。これら電子機器の具体例を図27に示す。図27Aは電子書籍であり、筐体7001、表示部7002等を有する。本発明の一態様に係る液晶表示装置は、表示部7002に用いることができる。表示部7002に本発明の一態様に係る液晶表示装置を用いることで、高画質である画像の表示が可能な電子書籍、或いは、低消費電力の電子書籍を提供することができる。また、可撓性を有する基板でパネルを作製し、なおかつタッチパネルにも可撓性を持たせることで、液晶表示装置に可撓性を持たせることができるので、フレキシブルかつ軽くて使い勝手の良い電子書籍を提供することができる。図27Bは表示装置であり、筐体7011、表示部7012、支持台7013等を有する。本発明の一態様に係る液晶表示装置は、表示部7012に用いることができる。表示部7012に本発明の一態様に係る液晶表示装置を用いることで、高画質である画像の表示が可能な表示装置、或いは、低消費電力の表示装置を提供することができる。なお、表示装置には、パーソナルコンピュータ用、TV放送受信用、広告表示用などの全ての情報表示用表示装置が含まれる。図27Cは現金自動預け入れ払い機であり、筐体7021、表示部7022、硬貨投入口7023、紙幣投入口7024、カード投入口7025、通帳投入口7026等を有する。本発明の一態様に係る液晶表示装置は、表示部7022に用いることができる。表示部7022に本発明の一態様に係る液晶表示装置を用いることで、高画質である画像の表示が可能な現金自動預け入れ払い機、或いは、低消費電力の現金自動預け入れ払い機を提供することができる。図27Dは携帯型ゲーム機であり、筐体7031、筐体7032、表示部7033、表示部7034、マイクロホン7035、スピーカー7036、操作キー7037、スタイラス7038等を有する。本発明の一態様に係る液晶表示装置は、表示部7033、表示部7034に用いることができる。表示部7033、表示部7034に本発明の一態様に係る液晶表示装置を用いることで、高画質である画像の表示が可能な携帯型ゲーム機、或いは、低消費電力の携帯型ゲーム機を提供することができる。なお、図27Dに示した携帯型ゲーム機は、2つの表示部7033と表示部7034とを有しているが、携帯型ゲーム機が有する表示部の数は、これに限定されない。図27Eは携帯電話であり、筐体7041、表示部7042、音声入力部7043、音声出力部7044、操作キー7045、受光部7046等を有する。受光部7046において受信した光を電気信号に変換することで、外部の画像を取り込むことができる。本発明の一態様に係る液晶表示装置は、表示部7042に用いることができる。表示部7042に本発明の一態様に係る液晶表示装置を用いることで、高画質である画像の表示が可能な携帯電話、或いは、低消費電力の携帯電話を提供することができる。図27Fは携帯情報端末であり、筐体7051、表示部7052、操作キー7053等を有する。図27Fに示す携帯情報端末は、モデムが筐体7051に内蔵されていても良い。本発明の一態様に係る液晶表示装置は、表示部7052に用いることができる。表示部7052に本発明の一態様に係る液晶表示装置を用いることで、高画質である画像の表示が可能な携帯情報端末、或いは、低消費電力の携帯情報端末を提供することができる。本実施例は、上記実施の形態と適宜組み合わせて実施することが可能である。