外部機器から受信した受信情報に対する応答情報を生成して、前記応答情報を送信する情報処理装置であって、前記受信情報に対する前記応答情報を生成する第1の生成手段と、前記第1の生成手段が前記応答情報を生成できない省電力状態にある場合、前記受信情報に対する前記応答情報を生成する第2の生成手段と、前記第1の生成手段が前記省電力状態から前記応答情報を生成できる状態に移行しているときに、前記受信情報を前記第1および前記第2の生成手段の双方に転送する転送制御手段とを有し、前記第1の生成手段は、前記転送制御手段によって前記第1の生成手段に転送された前記受信情報のうち、前記転送制御手段によって前記第2の生成手段に転送された前記受信情報であって前記第2の生成手段によって前記応答情報が生成された前記受信情報に対しては前記応答情報を生成しないことを特徴とする情報処理装置。前記第1の生成手段は、前記転送制御手段によって前記第1の生成手段に転送された前記受信情報のうち、前記第2の生成手段によって前記応答情報が生成されていない前記受信情報に対して前記応答情報を生成することを特徴とする請求項1に記載の情報処理装置。前記第1の生成手段は前記受信情報を格納する第1の記憶手段を有し、前記第2の生成手段は前記受信情報を格納する第2の記憶手段を有し、前記転送制御手段は、前記第1の生成手段が前記省電力状態から前記応答情報を生成できる状態に移行しているときに、前記第1および前記第2の記憶手段に前記受信情報を転送することを特徴とする請求項1又は2に記載の情報処理装置。前記転送制御手段は、前記第1の生成手段が前記省電力状態から前記応答情報を生成できる状態に移行しているときに、前記第1の記憶手段がアクセス可能となるまで前記第2の記憶手段にのみ前記受信情報を転送して格納することを特徴とする請求項3に記載の情報処理装置。前記第1の生成手段に対する電力の供給を制御する電力制御手段を有し、前記第2の生成手段によって応答できない予め規定された復帰要因情報を前記外部機器から受信した際、前記電力制御手段は前記第1の生成手段に電力を供給することを特徴とする請求項1~4のいずれか1項記載の情報処理装置。前記転送制御手段は、前記第1の生成手段が前記応答情報を生成できる状態である場合、前記受信情報を前記第1の生成手段にのみ転送することを特徴とする請求項1~5のいずれか1項記載の情報処理装置。前記転送制御手段は、前記第1の生成手段が前記省電力状態にある場合、前記第2の生成手段にのみ前記受信情報を転送することを特徴とする請求項1~5のいずれか1項記載の情報処理装置。外部機器から受信情報を受信し、前記受信情報を制御装置に転送する通信装置であって、外部機器から受信情報を受信する受信手段と、前記制御装置が前記受信情報に対して応答できない省電力状態にある場合、前記受信情報に対して応答する制御手段と、前記制御装置が前記省電力状態から前記受信情報に対して応答できる状態に移行しているときに、前記受信情報を前記制御装置及び前記制御手段の双方に転送する転送制御手段とを有することを特徴とする通信装置。前記制御装置に転送すべき前記受信情報を記憶する第1のFIFOと、前記制御手段に転送すべき前記受信情報を記憶する第2のFIFOとを有し、前記転送制御手段は、前記制御装置が前記省電力状態から前記受信情報に対して応答できる状態に移行しているときに、前記受信情報を第1のFIFOと第2のFIFOの双方に転送することを特徴とする請求項8に記載の通信装置。外部機器から受信した受信情報に対する応答情報を生成して、前記応答情報を送信する情報処理装置の制御方法であって、前記情報処理装置に備えられた第1の制御部によって、第1のメモリに格納された前記受信情報に対する前記応答情報を生成する第1の生成ステップと、前記第1の制御部が前記応答情報を生成できない省電力状態にある場合、前記情報処理装置に備えられた第2の制御部によって、第2のメモリに格納された前記受信情報に対する前記応答情報を生成する第2の生成ステップと、前記第1の制御部が前記省電力状態から前記応答情報を生成できる状態に移行しているときに、前記情報処理装置に備えられた転送制御部によって、前記受信情報を前記第1および前記第2のメモリの双方に転送する転送制御ステップとを有し、前記第1の制御部によって、前記第1のメモリに転送された前記受信情報のうち、前記第2のメモリに転送された前記受信情報であって前記第2の制御部によって前記応答情報が生成された前記受信情報を削除する削除ステップを行うことを特徴とする制御方法。しかしながら、特許文献2に記載の手法においては、メインCPUが完全に機能するまでの空白時間の間において、情報処理装置はネットワークを介して受信したバケットに対する応答ができない。一方、メインCPUとサブCPUを有する情報処理装置において、メインCPUが完全に機能するまでの間、サブCPUがパケットに対する応答をした場合、サブCPUによって応答可能なパケットについては応答処理がなされるものの、サブCPUによって応答できないパケットについては応答処理がなされない。従って、本発明の目的は、外部機器から受信した受信情報に対する応答処理の取りこぼしを軽減する情報処理装置、通信装置、およびその制御方法を提供ことにある。上記の目的を達成するため、本発明による情報処理装置は、外部機器から受信した受信情報に対する応答情報を生成して、前記応答情報を送信する情報処理装置であって、前記受信情報に対する前記応答情報を生成する第1の生成手段と、前記第1の生成手段が前記応答情報を生成できない省電力状態にある場合、前記受信情報に対する前記応答情報を生成する第2の生成手段と、前記第1の生成手段が前記省電力状態から前記応答情報を生成できる状態に移行しているときに、前記受信情報を前記第1および前記第2の生成手段の双方に転送する転送制御手段とを有し、前記第1の生成手段は、前記転送制御手段によって前記第1の生成手段に転送された前記受信情報のうち、前記転送制御手段によって前記第2の生成手段に転送された前記受信情報であって前記第2の生成手段によって前記応答情報が生成された前記受信情報に対しては前記応答情報を生成しないことを特徴とする。本発明による通信装置は、外部機器から受信情報を受信し、前記受信情報を制御装置に転送する通信装置であって、外部機器から受信情報を受信する受信手段と、前記制御装置が前記受信情報に対して応答できない省電力状態にある場合、前記受信情報に対して応答する制御手段と、前記制御装置が前記省電力状態から前記受信情報に対して応答できる状態に移行しているときに、前記受信情報を前記制御装置及び前記制御手段の双方に転送する転送制御手段とを有することを特徴とする。本発明による制御方法は、外部機器から受信した受信情報に対する応答情報を生成して、前記応答情報を送信する情報処理装置の制御方法であって、前記情報処理装置に備えられた第1の制御部によって、第1のメモリに格納された前記受信情報に対する前記応答情報を生成する第1の生成ステップと、前記第1の制御部が前記応答情報を生成できない省電力状態にある場合、前記情報処理装置に備えられた第2の制御部によって、第2のメモリに格納された前記受信情報に対する前記応答情報を生成する第2の生成ステップと、前記第1の制御部が前記省電力状態から前記応答情報を生成できる状態に移行しているときに、前記情報処理装置に備えられた転送制御部によって、前記受信情報を前記第1および前記第2のメモリの双方に転送する転送制御ステップとを有し、前記第1の制御部によって、前記第1のメモリに転送された前記受信情報のうち、前記第2のメモリに転送された前記受信情報であって前記第2の制御部によって前記応答情報が生成された前記受信情報を削除する削除ステップを行うことを特徴とする。本発明によれば、外部機器から受信した受信情報に対する応答処理の取りこぼしを軽減することができる。以下、本発明の実施の形態による情報処理装置の一例について図面を参照して説明する。図1は本発明の実施の形態による情報処理装置の1つである画像処理装置の一例が用いられたネットワーク構成の一例を示すブロック図である。なお、以下の説明では、画像処理装置を例に挙げて説明するが、画像処理装置以外の情報処理装置においても同様にして本発明を適用することができる。図1を参照して、画像処理装置100は、例えば、画像の入出力と送受信および各種の画像処理とを行う複合機MFP:MultiFunctionPrinterである。図示の画像処理装置100は、ネットワーク例えば、LAN106を介して、外部機器である複数のパーソナルコンピュータPC105と通信可能である。画像処理装置100は、画像入力デバイスであるスキャナ103、画像出力デバイスであるプリンタ104、メインコントローラ101、およびユーザインタフェースである操作部102を有している。スキャナ103、プリンタ104、および操作部102は、それぞれメインコントローラ101に接続され、メインコントローラ101からの命令によって制御される。そして、メインコントローラ101はLAN106に接続されている。図2は、図1に示すメインコントローラ101の構成を詳細に示すブロック図である。図1には示されていないが、図2に示す例では、メインコントローラ101は、LAN106に接続されるとともに、公衆回線と接続されている。さらに、メインコントローラ101には電源装置219が接続されている。メインコントローラ101は情報処理装置において制御装置として機能する。メインコントローラ101はCPU201第1の制御部を備えている。CPU201は、システムバス207を介して、RAM202、ROM203、フラッシュメモリFlash204、イメージバスインタフェースI/F205、操作部I/F206、LANI/F208、モデム部209、およびハードディスクドライブHDD217と接続されている。RAM202第1の記憶手段又は第1のメモリは、CPU201の作業領域を提供するためのメモリであり、また、RAM202は画像データを一時的に記憶するための画像メモリとしても用いられる。ROM203はブートROMであり、ROM203にはブートプログラムが格納されている。Flash204には、システムソフトウェアおよび設定値データなどが格納される。操作部I/F206は、操作部102との間で入出力を行うためのインタフェースであり、操作部102に表示する画像データを操作部102に対して出力する。また、操作部I/F206は、ユーザが操作部102によって入力した情報をCPU201に伝送する。LANI/F208はLAN106と接続され、LAN106に対して情報の入出力を行う。LANI/F208は情報処理装置において通信装置として機能する。モデム部209は公衆回線と接続され、公衆回線に対して情報の入出力を行う。イメージバスI/F205は、システムバス207と画像バス210とを接続して、データ構造を変換するためのバスブリッジである。画像バス210は画像データを高速で転送するためのバスである。画像バス210には、RIPラスタイメージプロセッサ211、デバイスI/F212、スキャナ画像処部213、プリンタ画像処理部214、画像回転部215、および画像圧縮部216が接続されている。RIP211は、LAN106を介して受信したPDLコードをビットマップイメージに展開する。デバイスI/F212は、スキャナ103およびプリンタ104とメインコントローラ101とを接続して、画像データの同期系/非同期系の変換を行う。スキャナ画像処理部213は、入力画像データに対する補正、加工、および編集などを行う。プリンタ画像処理部214は、プリント出力画像データに対してプリント補正および解像度変換などを行う。画像回転部215は、画像データの回転を行う。画像圧縮部216は、多値画像データに対してはJPEG圧縮伸長処理を行い、2値画像データに対してはJBIG、MMR、又はMHなどの圧縮伸長処理を行う。HDD217は着脱可能なユニットである。HDD217には、例えば、画像データ、アドレス帳データ、およびジョブログ、そして、頻繁に使用され設定を残したお気に入りおよびショートカットなどのユーザ個人のデータプリファレンスデータが保持される。なお、システムバス207にHDD217が接続されない場合には、上記の各種データはFlash204に保持される。メインコントローラ101は電源制御部218電力切り替え手段を備えている。電源制御部218は、電源装置219から電力供給ライン220を介して受容したDC電源を電力供給ライン221および222を介してメインコントローラ101の所定の回路要素に供給する。電源制御部218は、LANI/F208から制御信号線223を介して受信した制御信号およびCPU201から制御信号線224を介して受信した制御信号に基づいて制御される。電源制御部218は、電力供給ライン221および222を選択的にオン/オフON/OFFする。これによって、通常電力モードと省電力モードとの切り替えが行われる。電力供給ライン221は、CPU201、ROM203、HDD217、およびイメージバスI/F205に接続される。さらに、電力供給ライン221は、RIP211、デバイスI/F212、スキャナ画像処理部213、プリンタ画像処理部214、画像回転部215、および画像圧縮部216に接続される。電力供給ライン222は、RAM202、操作部I/F206、LANI/F208、およびモデム部209に接続されている。図1に示す画像処理装置100は、省電力モード省電力状態および通常電力モードを有している。通常電力モードにおいては、電源装置219は、電力供給ライン220を介して電源制御部218に電力を供給する。そして、CPU201は、電力供給ライン221および電力供給ライン222の各々がONとなるように電源制御部218を制御する。この際、CPU201およびLANI/F208の双方に電源装置219から電力が供給される。一方、省電力モード省電力状態においては、電源装置219は、電力供給ライン220を介して電源制御部218に電力供給する。そして、CPU201は、電力供給ライン222がOFFとなり、電力供給ライン221がONとなるように電源制御部218を制御する。この際、CPU201を含む主要回路要素に対する電力の供給は遮断されるので、画像処理装置100の消費電力は大幅に低減する。つまり、省電力モードは、少なくとも通常電力モードよりも電力供給を低減するモードである。さらに、LANI/F208は、PC105等から印刷ジョブ等のデータを受信すると、通常電力モードへ復帰すべく、電源制御部218を制御する。なお、省電力モードにおいては、CPU201に対する電力の供給が遮断されるものとしたが、他の態様であってもよい。例えば、省電力モードにおいては、CPU201に対する電力の供給を通常電力モードよりも低減させるようにしてもよい。この場合、つまり、省電力モードでは、CPU201は通常電力モードと比べて実行可能な処理が制限される。制限される処理には、少なくともLANI/F208がPC105等から受信したデータの処理が含まれる。また、省電力モードの際、RAM202には、電源装置219から電力が供給されている。そして、RAM202はセルフリフレッシュ動作を行って、システムプログラムをバックアップしている。また、RAM202はDMADirectMemoryAccess転送によって、CPU201を介することなく、LANI/F208から直接データの入出力を行うことができる。図3は、図2に示すLANI/F208を詳細に示すブロック図である。図3を参照すると、LANI/F208は、I/F部301を有しており、このI/F部301によって、LANI/F208はシステムバス207に接続される。通常電力モードにおいて、受信パケット受信情報を受信する際には、LAN106から物理層部PHY310を介してMACメディアアクセス制御部又はネットワークパケット受信部309が受信パケット受信情報を受ける。MAC309は、受信パケットを受信用の先入れ先出しメモリRxFIFO304にセットする。そして、RxFIFO304にセットされた受信パケットはI/F部301を介してRAM202に送られる。通常電力モードにおいて、送信パケット又は応答パケットを送信する際には、CPU201からI/F部301を介して送信用の先入れ先出しメモリTxFIFO305に送信パケットがセットされる。MAC309は送信パケットをTxFIFO305からPHY310に渡して、当該送信パケットをLAN106に送出する。省電力モードの場合には、LAN106からPHY310を介してMAC309が受信パケット受信情報を受ける。MAC309は、当該受信パケットを受信用の先入れ先出しメモリRxFIFO306第2の記憶手段又は第2のメモリにセットする。そして、マイクロプロセッサ308第2の制御部は省電力モードを維持した状態で当該受信パケットに対する応答が可能であるか否かを判断する。省電力モードを維持した状態で応答可能であると判断すると、マイクロプロセッサ308は受信パケットに応じて応答パケット応答情報を生成し、当該応答パケットを送信用の先入れ先出しメモリTxFIFO307にセットする。TxFIFO307にセットされた応答パケット応答情報は、MAC309によってPHY310を介してLAN106に送出される。一方、省電力モードを維持した状態で応答不可能であると判断すると、マイクロプロセッサ308は、電力制御部218に対して制御信号線223を介して通常電力モードへの変更を通知する。これによって、後述するように、メインコントローラ101のハードウェアリソースによって受信パケットの応答が行われる。LANI/F208において、RAM311第2の記憶手段又は第2のメモリはLANI/F208における共有メモリ領域である。そして、RAM311にはデータおよびプログラムが格納されるが、RAM311はLANI/F208の構造上その容量は限定されている。フラッシュメモリFlash302は不揮発メモリであり、I/F部301を介してCPU201と情報の送受が行われる。レジスタ群Registers303は、CPU201によるLANI/F208の制御の際のステータスを反映するためのレジスタ群である。図4は、図2に示すメインコントローラ101において省電力モードから通常電力モードに復帰する際の受信パケットの制御を説明するための図である。なお、ここでは、メインコントローラ101における主要な処理のみ説明し、詳細は後述する。受信パケットが復帰要因パケット予め規定された復帰要因情報であると、メインコントローラ101は省電力モードから通常電力モードへの復帰処理を行う。復帰要因パケット401とは、メインコントローラ101が省電力モードの際に、マイクロプロセッサ308がその省電力モードを維持した状態では当該パケットに対する応答が不可能と判断したパケットである。図4において、LANI/F応答不可能パケット402は、メインコントローラ101が通常電力モードに復帰するまでの間にMAC309が受信するパケットのうち、LANI/F208では応答不可能なパケットを示す。また、LANI/F応答可能パケット403は、メインコントローラ101が通常電力モードに復帰するまでの間にMAC309が受信するパケットのうち、LANI/F208が応答可能なパケットを示す。図示の例では、メインコントローラ101が通常電力モードに復帰中であっても、LANI/F208はLANI/F応答可能パケット403に対する応答を行うことができる。図5は、図2に示すメインコントローラ101における復帰処理のシーケンスを説明するための図である。また、図6は、図2に示すメインコントローラ101が通常電力モードに復帰する際のCPU201及び電力制御部218の動作を説明するためのフローチャートである。まず、図2、図4、図5、および図6を参照して、図2に示すCPU201における復帰処理を説明する。メインコントローラ101が起動された際に、CPU201は、パケットパターンに対する振る舞い以下パケット判定条件ともいうをRAM202上に展開するステップS601。ここで、パケットパターンに対する振る舞いとは、LANI/F208が応答可能なパケットと応答不可能なパケットを判断するためのものである。例えば、パケット判定条件は、パケットのパターンがどうだったらLANI/F208がそのパケットに対して応答可能であるか、パケットのパターンがどうだったらLANI/F208がそのパケットに対して応答不可能であるかを示す。RAM202にパケットパターンに対する振る舞いを展開しておくと、通常電力モードに復帰する際、HDD217にアクセスするよりも高速にパケットの判定を行うことができる。続いて、CPU201は省電力モードへの移行条件省電力移行条件が満たされたか否かを判定するステップS602。省電力移行条件が満たされないとステップS602において、NO、CPU201は省電力移行条件が満たされたか否かを判定し続ける。一方、省電力移行条件が満たされるとステップS602において、YES、CPU201は電力制御部218を制御して省電力モードに移行するステップS603。このとき、CPU201は、省電力モードに移行する旨をLANI/F208に伝える。LANI/F208のマイクロプロセッサ308は、その旨を聞いて、MAC309の転送設定を第1の転送設定に切り替える。第1の転送設定は後述する。そして、電力制御部218はLANI/F208から、後述する復帰信号を受信したか否かを監視するステップS604。復帰信号を受信しないとステップS604において、NO、電力制御部218は復帰信号を受信したか否かを監視し続ける。つまり、CPU201は省電力モードを継続する。一方、復帰信号を受けると、電力制御部218は電力供給ライン222を介して電力を供給し、CPU201は、省電力モードから通常電力モードへの復帰処理を実行するステップS605。なお、メインコントローラ101が省電力モードから通常電力モードに完全に復帰するまでには、復帰処理を開始した後数秒程度必要である。CPU201は通常電力モードへの復帰処理が完了したか否かを判定するステップS606。復帰処理が完了しないとステップS606において、NO、CPU201はその完了を待つ。復帰処理が完了すると復帰処理の完了後:ステップS606において、YES、CPU201はLANI/F208に復帰完了通知を送る。さらに、CPU201はRAM202に展開したパケット判定条件に基づいて、LANI/F208によって応答済みとなったパケットを判定して、そのパケットを削除する削除処理を行うステップS607。つまり、CPU201は、LANI/F208つまり、マイクロプロセッサ308により応答処理が行われた受信パケット受信情報の削除を行う。なお、図4に示すように、メインコントローラ101の復帰処理中においてLANI/F208が受信パケットを受信すると、MAC309はRxFIFO304を介して当該受信パケットをRAM202に送るとともに、RxFIFO306にも当該パケットを転送する。続いて、CPU201はRAM202に格納された未応答の応答処理が行われていない受信パケットに対する応答処理を実行するステップS608。図7は、図1に示すメインコントローラ101が省電力モードから通常電力モードに復帰する際のLANI/F208のマイクロプロセッサ308の動作を説明するためのフローチャートである。次に、図2~図5および図7を参照して、復帰処理の際の図2に示すマイクロプロセッサ308の動作を説明する。メインコントローラ101が省電力モードに移行すると、LANI/F208はその省電力モードを維持した状態で応答可能な受信パケットに対してのみ応答を行う。マイクロプロセッサ308は、LANI/F208において復帰要因パケット401を受信したか否かを監視するステップS701。復帰要因パケットを受信しないとステップS701において、NO、マイクロプロセッサ308は復帰要因パケット401を受信したか否かを監視し続ける。復帰要因パケットを受信するとステップS701において、YES、マイクロプロセッサ308は、メインコントローラ101の電力制御部218に通常電力モードに復帰することを示す復帰信号WAKE信号を送るステップS702。続いて、マイクロプロセッサ308はCPU201から復帰完了通知を受信したか否かを監視するステップS703。復帰完了通知を受信しないとステップS703において、NO、マイクロプロセッサ308はメインコントローラのRAM202がアクセス可能であるか否かをチェックするステップS704。メインコントローラのRAM202はセルフリフレッシュ解除処理を終えると、アクセス可能になる。なお、メインコントローラのRAM202はメインコントローラ101が復帰するよりも短時間でアクセス可能になる。RAM202に対するアクセスが可能であるとステップS704において、YES、マイクロプロセッサ308はMAC309の転送設定を二重転送設定に切り替えるステップS705。この二重転送設定によって、MAC309は受信パケットをRxFIFO304とRxFIFO306との双方に転送する。その後、マイクロプロセッサ308は受信パケットを受信したか否かを判定するステップS706。なお、RAM202に対するアクセスが可能でないとステップS704において、NO、マイクロプロセッサ308はステップS706に進む。メインコントローラ101が復帰処理中において、受信パケットを受信しないとステップS706において、NO、マイクロプロセッサ308はステップS703に戻って処理を続行する。一方、受信パケットを受信するとステップS706において、YES、マイクロプロセッサ308は当該受信パケットがLANI/F208によって応答可能なパケットであるか否かを判定するステップS707。応答可能なパケットであると判定した場合ステップS707において、YES、マイクロプロセッサ308は受信パケットに対する応答処理を実行する。一方、応答不可能なパケットであると判定した場合ステップS707において、NO、マイクロプロセッサ308はRAM311が容量フル満杯であるか否かを判定するステップS709。RAM311の容量は小さく、RAM311が容量フルであるとステップS709において、YES、マイクロプロセッサ308は当該受信パケットを破棄するステップS710。そして、マイクロプロセッサ308はステップS703に戻って処理を続行する。RAM311が容量フルでないと判定した場合ステップS709において、NO、マイクロプロセッサ308は当該受信パケットをRAM311に保存するステップS711。そして、マイクロプロセッサ308はステップS703に戻って処理を続行する。ステップS703において、CPU201から復帰完了通知を受けるとステップS703において、YES、マイクロプロセッサ308は、現時点でLANI/F208が幾つのパケットを受信したか、つまり、現時点でどのパケットまでを受信したかを示す情報をCPU201に通知するステップS712。この通知では応答処理したパケットを個別に通知するのではなく、どのバケットまでを受信したかということを通知する。例えば、10個のパケットを受信したことを通知した場合、11個目以降のパケットは、それをLANI/F208が応答可能であろうとなかろうと、全てCPU201が応答する。10個目までのパケットについては、LANI/F208によって応答可能なものはマイクロプロセッサ308が応答し、LANI/F208によって応答不可能なものはCPU201が応答する。パケットにIDを振ることが可能な場合には、最後に受信したパケットのIDをCPU201に通知してもよい。その場合には、そのIDより後のパケットはLANI/F208によって応答可能なものであろうとなかろうと、全てCPU201が応答する。なお、図4に示す例では、通常電力モードに復帰するまでの間に10個のパケットを受信しているが、情報処理装置100が複数のPC105など接続され、ネットワークのトラフィックが大きい場合には、通常電力モードに復帰後、CPU201が復帰中に受信したパケットを判定する方が応答を高速に行うことができる。続いて、マイクロプロセッサ308は、RAM311に保持された受信パケットをCPU201に送信するステップS713。そして、マイクロプロセッサ308は二重転送設定を解除して、MAC309が受信パケットをRAM202のみに転送するようにMAC309の転送設定を第3の転送設定に変更するステップS714。これによって、マイクロプロセッサ308は省電力モードにおける処理を終えて、MAC309は通常電力モードに復帰したメインコントローラ101に対して受信パケットの転送を行う。上述のようにして、RAM202にアクセスすることができない場合においても、復帰動作中にRAM311に保持された受信バケットを復帰動作完了の後、CPU201に送信するようにしたので、復帰動作中の受信パケットの取りこぼしを防止することができる。図8は、図2に示すメインコントローラ101が省電力モードから通常電力モードに復帰する際におけるMAC309の処理を説明するためのフローチャートである。図3および図8を参照して、メインコントローラ101が省電力モードに移行した後、MAC309はパケットを受信したか否かを確認するステップS801。パケットの受信が確認されないとステップS801において、NO、MAC309はパケットを受信したか否かを確認し続ける。一方、パケットの受信が確認されるとステップS801において、YES、MAC309は、マイクロプロセッサ308による転送設定に応じて受信パケットの転送先を切り替える。図示の例では、転送設定として、第1~第3の転送設定がある。第1の転送設定は、受信パケットをRxFIFO306にのみ転送する転送設定である。第2の転送設定は、受信パケットをRxFIFO304第1のFIFO及びRxFIFO306第2のFIFOに転送する二重転送設定である。そして、第3の転送設定は、受信パケットをRxFIFO304にのみ転送する転送設定である。これら第1~第3の転送設定は、マイクロプロセッサ308がMAC309に対して行う。メインコントローラ101が省電力モードであると、マイクロプロセッサ308はMAC309に対して第1の転送設定を行う。また、メインコントローラ101が復帰動作中でかつRAM202に対してアクセス可能であると、マイクロプロセッサ308はMAC309に対して第2の転送設定二重転送設定を行う。そして、メインコントローラ101が通常電力モードであると、マイクロプロセッサ308はMAC309に対して第3の転送設定を行う。MAC309は、ステップS802において転送設定が第1~第3の転送設定のいずれであるか確認する。転送設定が第1の転送設定であるとステップS802において、第1の転送設定、MAC309は、省電力モード中、復帰要因パケットを受信するまでRxFIFO306に対して受信パケットを転送するステップS803。ステップS803における処理では、受信パケットはRxFIFO306にセットされ、マイクロプロセッサ308による応答処理の後、応答パケットがTxFIFO307に格納される。受信パケットの転送の後、MAC309は応答パケットが存在するか否かについて確認するステップS804。応答パケットが存在しないとステップS804において、NO、MAC309はステップS801に戻って処理を続行する。一方、応答パケットが存在するとステップS804において、YES、MAC309は応答パケットをPHY310を介してLAN106に送出するステップS805。そして、MAC309はステップS801に戻って処理を続行する。転送設定が第2の転送設定であるとステップS802において、第2の転送設定、復帰処理中でかつRAM202に対するアクセスが可能であるので、MAC309は、RxFIFO304およびRxFIFO306に対して受信パケットを転送するステップS806。ステップS806における処理では、受信パケットはRxFIFO304及びRxFIFO306の双方にセットされる。そして、前述したように、RxFIFO304に格納された受信パケットは、I/F部301を介してRAM202にDMA転送される。その後、MAC309はステップS804に進んで、応答パケットが存在するか否かに確認する。転送設定が第3の転送設定であるとステップS802において、第3の転送設定、メインコントローラ101は通常電力モードであるので、MAC309は、RAM202に対して受信パケットを転送するステップS807。ステップS807における処理では、受信パケットがRxFIFO304にセットされ、CPU201における応答処理の後、TxFIFO305に応答パケットが格納される。その後、MAC309はステップS804に進んで、応答パケットが存在するか否かに確認する。ところで、図7に示すS710において受信パケットが破棄されても、ステップ806で説明したように、RAM202に受信パケットを転送すれば、メインコントローラ101が通常電力モードに復帰した後、CPU201が図6に示すステップS608において未応答のパケットに対して応答処理を行うことになる。これによって、復帰動作中の受信パケットの取りこぼしを防止することができる。上述のようにして、メインコントローラ101が復帰処理中においても、受信パケットに対して省電力モードと同様に受信パケットに対する応答を行うことができる。そして、メインコントローラ101が復帰処理中に受信した受信パケットにおいて、メインコントローラ101が通常電力モードに復帰した後でないと応答できない受信パケットついてはその取りこぼしを防止することができる。また、メインコントローラ101が復帰処理中にRAM202に保持された受信パケットについて、LANI/F208に応答処理済であれば削除処理されるので、メインコントローラ101が再度受信パケットに対して応答処理を行うこと防止することができる。上述の説明から明らかなように、図3において、CPU201およびRAM202が、応答情報を生成する第1の生成手段として機能する。また、マイクロプロセッサ308、RxFIFO306、およびRAM311が、応答情報を生成する第2の生成手段として機能する。そして、MAC309、RxFIFO304、およびI/F301が、受信情報を転送する転送制御手段転送制御部として機能する。なお、RxFIFO306およびRAM311は、受信情報を格納する第2の記憶手段第2のメモリとして機能する。PHY310は、外部機器から受信情報を受信する受信手段として機能する。以上、本発明について実施の形態に基づいて説明したが、本発明は、これらの実施の形態に限定されるものではなく、この発明の要旨を逸脱しない範囲の様々な形態も本発明に含まれる。例えば、上記の実施の形態の機能を制御方法として、この制御方法を、情報処理装置に実行させるようにすればよい。また、上述の実施の形態の機能を有する制御プログラムを、情報処理装置が備えるコンピュータに実行させるようにしてもよい。この際、制御方法及び制御プログラムの各々は、少なくとも第1の生成ステップ、第2の生成ステップ、転送制御ステップ、応答処理ステップ、および削除ステップをを有することになる。なお、制御プログラムは、例えば、コンピュータに読み取り可能な記録媒体に記録される。本発明は、以下の処理を実行することによっても実現される。即ち、上述した実施形態の機能を実現するソフトウェアプログラムをネットワーク又は各種記憶媒体を介してシステム或いは装置に供給し、そのシステム或いは装置のコンピュータ又はCPUやMPU等がプログラムコードを読み出して実行する処理である。この場合、そのプログラム、及び該プログラムを記憶した記憶媒体は本発明を構成することになる。