"システムクロックと、データにシグナリングされている情報から、バッファリングされた前記データを読み出すためのクロックを生成する生成部を備えるデータ読み出し装置。前記生成部は、前記シグナリングされている情報から読み出される第1の時間の間に存在する前記システムクロック数の比を用いて第1のクロックを生成する第1のクロック生成部と、前記シグナリングされている情報から読み出される第2の時間と、前記第2の時間内のデータバイト数の比から、第2のクロックを生成する第2のクロック生成部とを備える請求項1に記載のデータ読み出し装置。前記生成部は、前記シグナリングされている情報から読み出される第1の時間に対応するクロック数Mと、前記第1の時間内に存在する前記システムクロックのクロック数Nとに応じて、前記システムクロックを、N:Mの分周比で分周することにより、第1のクロックを生成する第1のクロック生成部と、前記シグナリングされている情報から読み出される第2の時間に対応するクロック数Nと、前記第2の時間内のデータバイト数に対応するクロック数Mとに応じて、前記第1のクロックを、N:Mの分周比で分周することにより、第2のクロックを生成する第2のクロック生成部とを備える請求項1に記載のデータ読み出し装置。前記シグナリングされている情報は、DVDT2における1つのT2フレームの長さと、ISCRである請求項1に記載のデータ読み出し装置。前記生成部は、前記T2フレームの長さを第1の時間とし、その第1の時間の間に存在する前記システムクロック数の比から、前記T2フレームの長さの単位に対応した第1のクロックを生成する第1のクロック生成部と、2つの前記ISCRの値の差分を第2の時間とし、前記第2の時間内のデータバイト数との比から、第2のクロックを生成する第2のクロック生成部とを備える請求項4に記載のデータ読み出し装置。データをバッファリングするバッファを備えるデータ読み出し装置のデータ読み出し方法において、前記データにシグナリングされている情報を取得し、前記情報と、システムクロックとから、前記バッファにバッファリングされた前記データを読み出すためのクロックを生成するステップを含むデータ読み出し方法。データをバッファリングするバッファを備えるデータ読み出し装置のデータの読み出し処理を実行するコンピュータに、前記データにシグナリングされている情報の取得を制御し、前記情報と、システムクロックとから、前記バッファにバッファリングされた前記データを読み出すためのクロックの生成を制御するステップを含む処理を実行させるためのプログラム。DVBT2においては、MPLPMultiplePLPPhysicalLayerPipeと呼ばれる方式が用いられている。このMPLPでは、複数のトランスポートストリームTransportStream:以下、TSと称するから、共通のパケットを抜き出したCommonPLPと呼ばれるパケット系列と、共通のパケットが抜き出されたDataPLPと呼ばれるパケット系列によって、データが伝送される。そして、受信側では、CommonPLPとDataPLPから1つのTSを復元することになる。しかしながら、受信側では、CommonPLPとDataPLPとの同期をとってTSを復元して出力することになるが、その出力のタイミングが早すぎると、次のフレームが到達する前に復元されたTSを出し切ってしまうことになり、TSの出力期間に無出力期間が生じる恐れがある。TSの無出力期間が発生すると、後段のデコーダによるデコードが失敗する可能性があるため、TSの無出力期間を抑制することが求められている。本発明はこのような状況に鑑みてなされたものであり、TSの無出力期間を回避して、デコードを確実に行うことができるようにするものである。本技術の一側面のデータ読み出し装置は、システムクロックと、データにシグナリングされている情報から、バッファリングされた前記データを読み出すためのクロックを生成する生成部を備える。前記生成部は、前記シグナリングされている情報から読み出される第1の時間の間に存在する前記システムクロック数の比を用いて第1のクロックを生成する第1のクロック生成部と、前記シグナリングされている情報から読み出される第2の時間と、前記第2の時間内のデータバイト数の比から、第2のクロックを生成する第2のクロック生成部とを備えるようにすることができる。前記生成部は、前記シグナリングされている情報から読み出される第1の時間に対応するクロック数Mと、前記第1の時間内に存在する前記システムクロックのクロック数Nとに応じて、前記システムクロックを、N:Mの分周比で分周することにより、第1のクロックを生成する第1のクロック生成部と、前記シグナリングされている情報から読み出される第2の時間に対応するクロック数Nと、前記第2の時間内のデータバイト数に対応するクロック数Mとに応じて、前記第1のクロックを、N:Mの分周比で分周することにより、第2のクロックを生成する第2のクロック生成部とを備えるようにすることができる。前記シグナリングされている情報は、DVDT2における1つのT2フレームの長さと、ISCRであるようにすることができる。前記生成部は、前記T2フレームの長さを第1の時間とし、その第1の時間の間に存在する前記システムクロック数の比から、前記T2フレームの長さの単位に対応した第1のクロックを生成する第1のクロック生成部と、2つの前記ISCRの値の差分を第2の時間とし、前記第2の時間内のデータバイト数との比から、第2のクロックを生成する第2のクロック生成部とを備えるようにすることができる。本技術の一側面のデータ読み出し方法は、データをバッファリングするバッファを備えるデータ読み出し装置のデータ読み出し方法において、前記データにシグナリングされている情報を取得し、前記情報と、システムクロックとから、前記バッファにバッファリングされた前記データを読み出すためのクロックを生成するステップを含む。本技術の一側面のプログラムは、データをバッファリングするバッファを備えるデータ読み出し装置のデータの読み出し処理を実行するコンピュータに、前記データにシグナリングされている情報の取得を制御し、前記情報と、システムクロックとから、前記バッファにバッファリングされた前記データを読み出すためのクロックの生成を制御するステップを含む処理を実行させるためのプログラムである。本技術の一側面においては、データがバッファリングされる。そして、そのバッファリングされたデータの読み出しは、データにシグナリングされている情報が取得され、その情報と、システムクロックとから生成される。本技術の一側面によれば、バッファリングされたデータの読み出しのための正確なクロックを生成することが可能となる。以下に、本技術の実施の形態について図面を参照して説明する。[全体の構成の概要]図1は、DVBT2においてMPLP方式を用いた場合における送信装置Txと受信機Rxの構成の概要を示す図である。図1に示すように、送信装置側では、複数のTS図中のTS1乃至TSNが一定のビットレートで入力された場合、それらのTSを構成するパケットの中から、共通のパケットを抜き出して、CommonPLPと呼ばれるパケット系列図中のTSPSCCPLPが生成される。また、共通のパケットが抜き出されたTSは、DataPLPと呼ばれるパケット系列図中のTSPS1PLP1乃至TSPSNPLPNになる。すなわち、送信装置側では、N個のTSから、N個のDataPLPと、1個のCommonPLPが生成される。これにより、各PLPについて適応的に誤り訂正の符号化率や、OFDM等の変調方式を割り当てることができる。なお、本実施の形態において、単にPLPと記述した場合には、CommonPLPとDataPLPの両方を含むものとする。また、CommonPLP,DataPLPと記述した場合には、CommonPLP,DataPLPを構成する個々のパケットの意味を含むものとする。例えば、MPEGのTSTransportStreamパケットの場合には、SDTやEIT信号に周波数変換し、伝送路復号処理部13に供給する。伝送路復号処理部13は、取得部12からのOFDM信号に対して、復調や誤り訂正などの必要な処理を施して得られるPLPからTSを復元して、そのTSをデコーダ14に供給する。すなわち、伝送路復号処理部13は、復調部21、誤り訂正部22、及び出力IFインタフェース23から構成される。復調部21は、取得部12からのOFDM信号の復調処理を行い、その結果得られる復調信号として、所望のDataPLPと1個のCommonPLPを誤り訂正部22に出力する。誤り訂正部22は、復調部21から得られる復調信号であるPLPに対して、所定の誤り訂正処理を施し、その結果得られるPLPを出力IF23に出力する。ここで、送信装置では、例えば、番組としての画像や音声などのデータが、MPEGMovingPictureExpertsGroupエンコードされ、そのMPEGエンコードデータが含まれるTSパケットで構成されるTSから生成されたPLPが、OFDM信号として送信される。また、送信装置では、伝送路上で生じる誤りに対する対策として、PLPが、例えば、RSReedSolomon符号や、LDPCLowDensityParityCheck符号などの符号に符号化される。したがって、誤り訂正部22においては、誤り訂正符号処理として、その符号を復号する処理が行われる。出力IF23は、誤り訂正部22から供給されるPLPからTSを復元し、復元されたTSを、所定の一定レート以下、TSレートというで外部に出力する出力処理を行う。具体的には、出力IF23は、復調部21から供給される遅延時間演算情報及び誤り訂正部22から供給されるPLPに基づいて、CommonPLPとDataPLPとが同期してからTSの復元を開始するまでの所定の遅延時間を求める。そして、出力IF23は、CommonPLPとDataPLPとが同期しても直ぐにはTSの復元は開始せず、所定の遅延時間が経過してからTSの復元を行い、TSレートに従って、デコーダ14に供給する。なお、出力IF23の構成の詳細については、図6を参照して後述する。デコーダ14は、出力IF23から供給されるTSに含まれる符号化データをMPEGデコードし、その結果得られる画像や音声のデータを、出力部15に供給する。出力部15は、例えば、ディスプレイやスピーカなどで構成され、デコーダ14から供給される画像や音声のデータに対応して、画像を表示し、音声を出力する。[出力IFの詳細な構成例]図6は、図5の出力IF23の構成例を示している。図6の例では、出力IF23は、バッファ31、書き込み制御部32、読み出しレート演算部33、及び読み出し制御部34から構成される。誤り訂正部22から供給されるPLPCommonPLP,DataPLPは、バッファ31、書き込み制御部32、読み出しレート演算部33、及び読み出し制御部34にそれぞれ供給される。バッファ31は、書き込み制御部32による書き込み制御にしたがって、誤り訂正部22から供給されるPLPを順次蓄積する。また、バッファ31は、読み出し制御部34による読み出し制御にしたがって、蓄積しているPLPを読み出してTSを復元し、デコーダ14に出力する。書き込み制御部32は、誤り訂正部22から供給されるPLPに基づいて、バッファ31に対する書き込みアドレスの制御を行って、バッファ31にPLPを蓄積させる。読み出しレート演算部33は、誤り訂正部22から供給されるPLPに基づいて、TSレートを演算し、読み出し制御部34に供給する。読み出しレート演算部33により行われるTSレートの演算処理の詳細については、図8を参照して後述する。また、演算により算出されるTSレートは、後述するようにアンダーフローやオーバーフローを引き起こす可能性がある。そのような演算により算出されるTSレートについて説明した後に、アンダーフローやオーバーフローを引き起こさないようにするためのTSクロックの生成の仕方について説明する。読み出し制御部34は、読み出しレート演算部33から供給されるTSレートに従って、バッファ31から読み出されたPLPから復元されるTSが出力されるように、バッファ31に対する読み出しアドレスの制御を行う。出力IF23は、スムージングの機能も有する。図6に示したように、入力されるPLPが間欠的であっても、出力されるTSは、できる限り連続して出力する必要があり、そのように連続して出力されるように、バッファ31からの読み出しは行われる。さらに受信装置10における処理について説明を加える。受信装置10においては、送信装置から所定の伝送路を介して送信されてくるOFDM信号が受信され、復調部21によって、OFDM復調などの所定の処理が施されることにより、図8のDataPLP1乃至DataPLP4,CommonPLPに対応する、図7のDataPLP1乃至DataPLP4,CommonPLPが取得される。そして、例えば、ユーザ操作によりサービス2が選択された場合、DataPLP1乃至DataPLP4のうちのDataPLP2が取り出され、取り出されたDataPLP2とCommonPLPは、誤り訂正部22によって誤り訂正などの所定の処理が施され、出力IF23に入力される。すなわち、出力IF23には、図7の太枠で囲まれたDataPLP2と、DataPLP2に対応するCommonPLPのみが入力されることになる。そして、出力IF23は、図8に示すように、入力されたDataPLP2,CommonPLPについて、DataPLP2に配置されたNullパケットを、対応するCommonPLPに配置された共通パケットに置き換える。これにより、図8に示すように、図2のTS2と同様の元のTS2が復元されることになる。図9は、出力IF23に入力される所望のDataPLPDataPLP2,CommonPLPと、出力IF23から出力されるTSの詳細について説明するための図である。図9に示すように、出力IF23に入力されるDataPLPとCommonPLPには、DNPと、ISSYInputStreamSynchronizerと呼ばれる情報がTSパケット単位で付加される。このISSYには、ISCRInputStreamTimeReference、BUFSBufferSize、又はTTOTimetoOutputなどの情報がシグナリングされている。ISCRは、各TSパケットの送信時に、送信装置側で付加されるタイムスタンプを示す情報である。BUFSは、PLPの所要バッファ量を示す情報である。この情報を参照することで、受信装置10ではバッファ領域を確定することが可能となる。TTOは、TSパケットに対する処理が行われているT2フレームに配置されるP1シンボルの先頭から、そのTSパケットを出力するまでの時間を示す情報である。また、DNPは、上記の通り、Nullパケットディレーションモードで動作している場合に付加される情報であって、連続したNullパケットは、その連続数を1バイトの信号として送信される。例えば、受信装置10では、DNP3である場合、3個のNullパケットが連続しているとして、元のパケット系列を再現することが可能となる。出力IF23は、PLPから得られるこれらの情報を用いて、DataPLPとCommonPLPから同期した2パケットの組み合わせを検出し、DataPLPとCommonPLPとのタイミングを合わせて同期をとることになる。具体的には、出力IF23において、読み出しレート演算部33は、DataPLPに付加されたDNPを用いて、DataPLPを元のパケット系列に復元し、TSパケットに付加されたISCRを読み取ることで、下記の式1により、TSを出力するレートTSレートを求めることができる。なお、式1において、Nbitsは、1パケット当たりのビット数であり、例えば、1504bitpacketが代入される。また、Tは、エレメンタリーピリオドElementaryPeriodの単位であって、例えば、8MHz帯域であれば764usといった値が代入される。図10は、読み出しレート演算部33で実行されるTSレートの演算例を説明する図である。なお、図10において、下方の矢印で示すように、時間の方向は図中左から右に向かう方向とされている。読み出しレート演算部33には、図10aに示すように、DataPLPとして、TSパケットと、各TSパケットに付加されたDNP及びISCRが入力される。この例の場合には、図中右から1個目のTSパケットに付加されたDNPが3を示し、ISCRが3000[T]を示している。同様にして、2個目のTSパケットのDNPは0、ISCRは1000[T]を示し、3個目のTSパケットのDNPは2、ISCRは500[T]を示している。これらのDNPを用いて、Nullパケットを元の状態に戻すと、図10aのDataPLPは、図10bに示すようになる。すなわち、1番目のTSパケットの後に3個のNullパケット図中のNPが配置され、2,3番目のTSパケットが続いた後、さらに2個のNullパケットが配置されることになる。したがって、パケットレートPacketrateをPtsとすれば、このPtsは次のようにして求められる。Pts=ISCRb-ISCRb/NpacketsΣDNP=3000[T]-500[T]/5[packet]=500[Tpacket]そして、TSレートTSrateをRTSとすれば、このRTSは、式1と、上記のPtsから次のようにして求められる。RTS=Nbits/Pts×T=1504[bitpacket]/500[Tpacket]×764[us]=275[Mbps]このようにして演算されたRTS=275[Mbps]は、TSレートとして、読み出し制御部34に供給される。このTSレートに基づいてバッファ31からの読み出しが行われることで、図6を参照して説明したように、出力IF23によるスムージングの機能により、入力されるPLPが間欠的であっても、出力されるTSは連続して出力される。しかしながら、TSレートによっては、バッファ31にバッファリングされているTSがなくなり、TSの無出力期間が発生する可能性がある。これによりPCRジッタが大きくなるので、できる限りジッタが小さくなるようなレートで出力する必要がある。TSの出力レートを上述した計算により求められたレートを固定レートとし、システムクロックを用いて、その固定レートのTSクロックを生成すると、システムクロックの周波数誤差により、本来出力すべきレートよりも早くなる、または遅くなるといった不具合が発生する可能性がある。この早いレートでの読み出しは、アンダーフローを引き起こし、遅いレートでの読み出しは、オーバーフローを引き起こす可能性がある。例えば、図11に示すようなアンダーフローが発生し、TSの無出力期間が発生する可能性がある。図11のタイミングチャートにおいて、水平方向の軸は時間軸を表しており、時間の方向は図中左から右に向かう方向とされている。また、垂直方向の軸は、バッファ31に蓄積されるデータのアドレスを表しており、図中上にいくほど、アドレスが進んでいることを意味する。また、図11において、点線は書き込みアドレス、実線は読み出しアドレスをそれぞれ示している。また図中、上側の棒状の線は、出力されるTSを表している。図11に示すように、出力IF23においては、T2フレームのTSパケットが入力されると、書き込み制御部32によって、入力されたTSパケットのバッファ31への格納が開始され、読み出し制御部34によって、バッファ31に格納されたTSパケットの読み出しが開始される。この読み出しの開始は、TTOに基づき行われ、バッファ31に蓄積されるTSパケットが、ある程度たまってから読み出されることになる。また図11に示すように、書き込みアドレスと、読み出しアドレスの速度を示す傾きは異なっている。すなわち、読み出し制御部34は、TSパケットの書き込みとは非同期で、TSパケットの読み出しを行う。1つのT2フレーム分のTSパケットの書き込みが終了した後も、引き続き、次のT2フレーム分のTSパケットの読み出し行われる。図11の例では、読み出しレートは、一定のレートであり、オーバーフローを避けるために早めの出力を行った場合である。このような場合、読み出しアドレスが書き込みアドレスに追いつき、読み出すデータがバッファリングされていない状態となり、TSの無出力期間が発生する可能性がある。このように、システムクロックの周波数誤差などにより、本来出力すべきレートよりも早くなる、または遅くなるといった不具合が発生すると、アンダーフローやオーバーフローを引き起こす可能性がある。また、PCRジッタを避けるために、ある期間のシステムクロック数を観察し、そのクロック数とその間に出力すべきTSのバイト量の分周比の整数比カウンタを用いて、TSクロックを生成し、そのTSクロックに基づき出力を行う方法がある。しかしながら、ISSYがある場合、ISCRというT単位の時間間隔でしか出力すべきTSの量がわからないため、このような方法を適用することができない。このようなことから、システムクロックの周波数誤差などのせいで、アンダーフローやオーバーフローを引き起こされることがないクロックであり、ISCRというT単位という特殊な単位の時間間隔のときであっても生成できるクロックについて、以下に説明する。[クロックの生成について]以下に説明するクロックの生成は、最終的に生成したいTSクロックの生成を2段階で行う。1段階目のとして、システムクロック数とTの分周比から、T単位のクロックが生成され、2段目として、その生成されたTクロックとTSバイト数の分周比から、TSクロックが生成される。このようなTSクロックに基づいて、バッファ31からの読み出しが行われることで、アンダーフローやオーバーフローが発生しないようにすることができる。図12は、TSクロックを生成するクロック生成部の構成例を示す図である。クロック生成部100は、T単位のクロックを発生するT単位クロック発生部101と、TSクロックを発生するTSクロック発生部102から構成される。T単位クロック発生部には、システムクロックが供給される。T単位クロック発生部101により発生されたT単位のクロックは、TSクロック発生部102に供給される。TSクロック発生部102により発生されたTSクロックは、読み出し制御部34に供給される。T単位クロック発生部101とTSクロック発生部102は、それぞれ分数分周器で構成される。図12において、T単位クロック発生部101は、M設定部111、フリップフロップ112、加算器113、加算器114、セレクタ115、およびN設定部116から構成される。同様に、TSクロック発生部102は、M設定部121、フリップフロップ122、加算器123、加算器124、セレクタ125、およびN設定部126から構成される。まず、T単位クロック発生部101について説明する。T単位クロック発生部101のM設定部111には、図5の復調部43から1つのT2フレームの長さが何[T]であるかの情報が供給される。M設定部111は、復調部43から供給される1つのT2フレームの長さを、M[T]と設定し、クロック数Mとして加算器113に供給する。クロック数Mのデータ、クロック数Nのデータ、並びに、フリップフロップ112、加算器113、加算器114、及びセレクタ115が扱うデータは、それぞれ2の補数で表現される。フリップフロップ112には、図示していないシステムクロック出力部からシステムクロックが供給される。フリップフロップ112は、供給されるシステムクロックに同期して、セレクタ115から供給されるデータをラッチして、加算器113に供給する。加算器113は、フリップフロップ112から供給されるデータと、M設定部111から供給されるクロック数Mとを加算し、その加算の結果得られるデータAを、加算器114とセレクタ115に供給する。加算器114には、N設定部116から、1つのT2フレーム期間のクロック数をフレーム毎にカウントした値Nがクロック数Nとして供給される。加算器114は、クロック数Nと、加算器113から供給されるデータAの符号が反転された値とを加算することにより、クロック数NからデータAを減算し、その減算の結果得られるデータBをセレクタ115に供給する。さらに、加算器114は、データBの最上位ビットを、選択制御信号として、セレクタ115に供給するとともに、T単位クロックとしてフリップフロップ122に供給する。すなわち、加算器114は、データBが0以上である場合、データBの最上位ビットの0を、選択制御信号としてセレクタ115に供給するとともに、T単位クロックとしてTSクロック発生部102のフリップフロップ122に供給する。また、加算器114は、データBが負の場合、データBの最上位ビットの1を、選択制御信号としてセレクタ115に供給するとともに、T単位クロックとしてTSクロック発生部102のフリップフロップ122に供給する。セレクタ115は、加算器114から供給される選択制御信号に基づいて、加算器113から供給されるデータAと、加算器114から供給されるデータBとのうちのいずれか一方を選択し、フリップフロップ112に供給する。すなわち、セレクタ115は、加算器114から供給される選択制御信号、すなわち、データBの最上位ビットが0の場合、加算器113から供給されるデータAを選択し、フリップフロップ112に供給する。また、セレクタ115は、加算器114から供給される選択制御信号、すなわち、データBの最上位ビットが1の場合、加算器114から供給されるデータBを選択し、フリップフロップ112に供給する。図13は、T単位クロック発生部101の動作を説明する図である。図13において、縦軸は、T単位クロック発生部101の加算器113が出力するデータAの値を示す。システムクロックの1クロック目において、フリップフロップ112から加算器113に供給されるデータの値が0であるとすると、加算器113では、その値0とクロック数Mとが加算され、その加算の結果得られる値MがデータAとして、加算器114とセレクタ115に供給される。加算器114では、クロック数Nと、加算器113からのデータAの符号が反転された値-Mとが加算されることにより、クロック数NからデータAの値Mが減算され、その減算の結果得られる値N-Mが、データBとして、セレクタ115に供給される。MがNより大であることはないので、データBの値N-Mは0以上であり、加算器114では、データBの最上位ビットの0が、選択制御信号として、セレクタ115に供給されるとともに、T単位クロックとしてフリップフロップ122に供給される。セレクタ115は、加算器114から値が0の選択制御信号が供給されると、加算器113からのデータAとしての値Mを選択し、フリップフロップ112に供給する。フリップフロップ112では、セレクタ115からのデータAとしての値Mが、システムクロックの2クロック目でラッチされて、加算器113に供給される。加算器113では、フリップフロップ112からのデータの値Mとクロック数Mとが加算され、その加算の結果得られる値2×Mが、データAとして、加算器114とセレクタ115に供給される。加算器114では、クロック数Nと、加算器113からのデータAの符号が反転された値-2×Mとが加算されることにより、クロック数NからデータAの値2×Mが減算され、その減算の結果得られる値N-2×Mが、データBとして、セレクタ115に供給される。そして、そのデータBの値N-2×Mが0以上であるとすると、加算器114では、データBの最上位ビットの0が、選択制御信号として、セレクタ115に供給されるとともに、T単位クロックとしてフリップフロップ122に供給される。以下同様に、データBが0以上である場合、つまり、データBの最上位ビットが0である場合には、セレクタ115でデータAが選択され、フリップフロップ112に供給される。ここで、システムクロックのkk×M≦Nクロック目では、フリップフロップ112が、加算器113に供給するデータの値は、k-1×Mとなり、したがって、加算器113が出力するデータAの値は、k×Mとなる。その後、システムクロックのクロック数が、式K-1×M≦N<K×Mを満たすKクロック目となると、加算器113が出力するデータAの値はK×Mとなり、Nより大となる。この場合、加算器114において求められるクロック数NからデータAの値K×Mを減算した値N-K×Mは負となり、その負の値N-K×Mが、データBとして、セレクタ115に供給される。そして、データBの値N-K×Mが負であるので、加算器114では、データBの最上位ビットの1が、選択制御信号として、セレクタ115に供給されるとともに、T単位クロックとしてフリップフロップ122に供給される。この場合、セレクタ115では、加算器113からのデータBが選択され、フリップフロップ112に供給される。フリップフロップ112では、システムクロックのK1クロック目において、セレクタ115からのデータBとしての値N-K×Mがラッチされ、加算器113に供給される。加算器113では、フリップフロップ112からの値N-K×Mと、クロック数Mが加算され、0以上の値のN-K-1×Mが、データAとして、加算器114とセレクタ115に供給され、以下、同様の処理が行われる。以上のようにして、T単位クロック発生部101では、システムクロックのKクロックまたはK1クロックにつき、1回だけHレベルになる値が1となるT単位クロックが出力される。図14を参照し、クロック数Mとクロック数Nについて説明する。T単位クロック発生部101は、システムクロックの周波数誤差を吸収し、T単位のクロックを生成するために設けられている。そして、T単位クロック発生部101は、T単位の時間にシステムクロックが何クロック存在するかをカウントして、その比を用いてT単位のパルスを生成する。例えば、DVBT2では、1つのT2フレームの長さが何[T]であるかは、伝送パラメータから一意に決定できる。そして、この一意に決定できる1つのT2フレームの長さがM[T]とされる。T2フレームには、P1と呼ばれるプリアンブル信号が含まれており、そのプリアンブル信号には、対象のフレームがT2フレームであるのか否か判別するための情報や、OFDM信号の復調などの処理に必要となる情報が含まれている。また、T2フレームには、P1に加えてP2と呼ばれるプリアンブル信号が含まれており、このP2には、T2フレームの復調処理に必要な情報の他、T2フレームの長さT2framelengthといった情報が含まれる。このP2に含まれる情報は、復調後に得られるため、M設定部111には、復調部21図5から、1つのT2フレームの長さに関する情報がM設定部111に供給され、M設定部111により、クロック数Mが設定される。N設定部116により設定されるクロック数Nは、1つのT2フレーム期間のクロック数を、フレーム毎にカウントし、このカウント値がNとされる。図14に示すように、1つのT2フレーム期間のクロック数が、フレーム毎にカウントされた値を、Nck1[CK]、Nck2[CK]、Nck3[CK]、、NckN[CK]とする。このNck1[CK]、Nck2[CK]、Nck3[CK]、、NckN[CK]は、それぞれ、固定間隔であるM[T]内に観測されたクロック数である。このMとNが用いられ、上述したように、T単位クロック発生部101によりT単位のクロックが発生される。すなわち、Nck1[CK]、Nck2[CK]、Nck3[CK]、、NckN[CK]を用い、Nck1:M、Nck2:M、Nck3:M、、NckN:Mの分周比でT単位のクロックが生成される。それぞれ、Nck1クロック期間、Nck2クロック期間、Nck3クロック期間、、NckNクロック期間を用いれば、M回ずつT単位のパルスが立つことになる。このことにより、システムクロックの周波数の誤差を吸収したT単位のクロックを発生させることが可能となる。このように、1段階目のクロックの生成は、シグナリングされている情報から読み出されるT2フレームの長さという所定の時間と、その所定の時間に存在するシステムクロック数の比が用いられて、T単位のクロックが生成される。図15は、図示していないシステムクロックを出力する出力部からT単位クロック発生部101に供給されるシステムクロックのパルスと、T単位クロック発生部101により発生され、フリップフロップ122に供給されるT単位クロックのパルスを示している。図15上は、システムクロックのパルスを示し、図15下はT単位クロックのパルスを示す。T単位クロック発生部101では、1フレーム内のクロック数がカウントされることで取得されるクロック数Nと、1フレームの長さを表すクロック数Mとに応じて、1フレームの時間あたりNクロックのシステムクロックが、N:Mの分周比で分周されることにより、1フレームの時間あたりMクロックのT単位クロックが生成される。すなわち、シグナリングされている情報から読み出される時間に対応するクロック数Mと、その時間内に存在するシステムクロックのクロック数Nとに応じて、システムクロックを、N:Mの分周比で分周することにより、T単位クロックが生成される。このようにして、生成されたT単位クロックは、TSクロック発生部102のフリップフロップ122に供給される。次に、TSクロック発生部102について説明を加えるが、TSクロック発生部102は、T単位クロック発生部101と同様の構成を有し、基本的な動作はT単位クロック発生部101と同様である。このようなことから、重複する説明は、以下の説明においては適宜省略する。図16を参照し、TSクロック発生部102におけるクロック数Mとクロック数Nについて説明を加える。クロック数Mとクロック数Nは、出力IF23の入力側を観察することで決定される。図16の上側に示すように、TSパケット単位に挿入されるISSYの中から任意の2つのISCRが抽出され、その2つのISCRの値の差分が、N1[T]、N2[T]、N3[T]、、Nn[T]とされる。このN1[T]、N2[T]、N3[T]、、Nn[T]は、重複や漏れはないように求められる。またこのNの設定は、N設定部126が、出力IF23の入力を観察することで行われる。この2つのISCRに挟まれたデータバイト数を、M設定部121は観察し、そのデータバイト数をM1[byte]、M2[byte]、M3[byte]、、Mn[byte]とする。これらの出力IF23への入力を監視することで得られる情報を用いて、Nx[T]期間にMx[byte]とするようなTSクロック単位のパルスが発生される。Nx[T]期間は、T単位クロック発生部101により発生されたT単位クロックに基づき計時される期間である。このようなことを、Nx[T]間隔毎に途切れなく行うことで、T単位やbyteの誤差が蓄積せずに、バッファ31がオーバーフローもアンダーフローもしないレートで、TSクロックを生成することが可能となる。このように、2段階目のクロックの生成は、シグナリングされている情報から読み出されるISCRの差分を所定の時間とし、その所定の時間内のデータバイト数の比から、所望とされるクロック、この場合、TSクロックが生成される。図17は、T単位クロック発生部101から供給されるT単位のパルスと、TSクロック発生部102から出力されるTSクロックのパルスを示している。図17上は、T単位クロックのパルスを示し、図17下はTSクロックのパルスを示す。TSクロック発生部102では、ISSYの中から任意の2つのISCRの値の差分であるクロック数Nと、2つのISCRに挟まれたデータバイト数であるクロック数Mとに応じて、NクロックのT単位クロックが、N:Mの分周比で分周されることにより、MクロックのTSクロックが生成される。すなわち、シグナリングされている情報から読み出される所定の時間に対応するクロック数Nと、その所定の時間内のデータバイト数に対応するクロック数Mとに応じて、T単位クロックを、N:Mの分周比で分周することにより、TSクロックが生成される。このようなTSクロックを生成するTSクロック発生部102のフリップフロップ122には、T単位クロック発生部101からT単位のクロックが供給される。フリップフロップ122は、供給されるT単位のクロックに同期して、セレクタ125から供給されるデータをラッチして、加算器123に供給する。加算器123は、フリップフロップ122から供給されるデータと、M設定部121から供給されるクロック数Mとを加算し、その加算の結果得られるデータAを、加算器124とセレクタ125に供給する。加算器124には、ISSYの中から任意の2つのISCRの値の差分である値Nがクロック数Nとして供給される。加算器124は、クロック数Nと、加算器123から供給されるデータAの符号が反転された値とを加算することにより、クロック数NからデータAを減算し、その減算の結果得られるデータBをセレクタ125に供給する。さらに、加算器124は、データBの最上位ビットを、選択制御信号として、セレクタ125に供給するとともに、TSクロックとして読み出し制御部34に供給する。すなわち、加算器124は、データBが0以上である場合、データBの最上位ビットの0を、選択制御信号としてセレクタ125に供給するとともに、TSクロックとして読み出し制御部34に供給する。また、加算器124は、データBが負の場合、データBの最上位ビットの1を、選択制御信号としてセレクタ125に供給するとともに、TSクロックとして読み出し制御部34に供給する。セレクタ125は、加算器124から供給される選択制御信号に基づいて、加算器123から供給されるデータAと、加算器124から供給されるデータBとのうちのいずれか一方を選択し、フリップフロップ122に供給する。すなわち、セレクタ125は、加算器124から供給される選択制御信号、すなわち、データBの最上位ビットが0の場合、加算器123から供給されるデータAを選択し、フリップフロップ122に供給する。また、セレクタ125は、加算器124から供給される選択制御信号、すなわち、データBの最上位ビットが1の場合、加算器124から供給されるデータBを選択し、フリップフロップ122に供給する。このようにして、生成されるTSクロックに基づきバッファ31からの読み出しが行われることで、図18に示すようにアンダーフローやオーバーフローが発生することなく、TSを出力することができる。図18の上側の図は、入力と出力を表している。入力されるT2frameが処理され、生成されたTSクロックに基づき読み出しが行われることで、途切れなくTSが出力される。このように途切れなくTSが出力されるのは、図18の下側に示したタイミングチャートのようにバッファ31への書き込みと、バッファ31からの読み出しが行われるからである。図18の下側に示したタイミングチャートにおいて、水平方向の軸は時間軸を表しており、時間の方向は図中左から右に向かう方向とされている。また、垂直方向の軸は、バッファ31に蓄積されるデータのアドレスを表しており、図中上にいくほど、アドレスが進んでいることを意味する。また、図18において、点線は書き込みアドレス、実線は読み出しアドレスをそれぞれ示している。図18に示すように、出力IF23においては、T2フレームのTSパケットが入力されると、書き込み制御部32によって、入力されたTSパケットのバッファ31への格納が開始され、それと同時に、読み出し制御部34によって、バッファ31に格納されたTSパケットの読み出しが開始される。この読み出しの開始は、TTOに基づき行われる。またこのとき、図18に示すように、書き込みアドレスと、読み出しアドレスの速度を示す傾きが異なっており、バッファ31に蓄積されるTSパケットは、ある程度たまってから読み出されることになる。図18の例では、読み出しレートは、一定のレートであり、TSクロック発生部102により発生されたTSクロックに基づくレートである。このような場合、読み出しアドレスが書き込みアドレスに追いつくことなく、読み出しが行えるので、TSの無出力期間が発生することがない。このように本技術により生成されるTSクロックに基づきバッファリングされたデータが読み出されることで、システムクロックの周波数誤差などにより、本来出力すべきレートよりも早くなる、または遅くなるといった不具合が発生することを防ぎ、アンダーフローやオーバーフローを引き起こすことをなくすことが可能となる。なお、上述した実施の形態においては、DVBT2を例に挙げて説明したが、他の放送方式、例えば、DVBC2などにも本技術は適用できる。また、上述した実施の形態においては、供給されるシステムクロック、1フレームの長さT2framelength、ISCRの値の差分、ISCRに挟まれたデータバイト数を用いて、最終的に得たいクロックが生成される例を挙げて説明した。このうち、T2framelengthとISCRは、フレームにシグナリングされている情報である。このように、本技術は、装置自体が動作する際に発生するクロックと、受信されるデータにシグナリングされている情報を用いて、所望のクロックが生成される。よって、クロックとシグナリングを取得できる装置であれば、上記した本技術を適用することができる。[記録媒体について]上述した一連の処理は、ハードウエアにより実行することもできるし、ソフトウエアにより実行することもできる。一連の処理をソフトウエアにより実行する場合には、そのソフトウエアを構成するプログラムが、コンピュータにインストールされる。ここで、コンピュータには、専用のハードウエアに組み込まれているコンピュータや、各種のプログラムをインストールすることで、各種の機能を実行することが可能な、例えば汎用のパーソナルコンピュータなどが含まれる。図19は、上述した一連の処理をプログラムにより実行するコンピュータのハードウエアの構成例を示すブロック図である。コンピュータにおいて、CPUCentralProcessingUnit201、ROMReadOnlyMemory202、RAMRandomAccessMemory203は、バス204により相互に接続されている。バス204には、さらに、入出力インタフェース205が接続されている。入出力インタフェース205には、入力部206、出力部207、記憶部208、通信部209、及びドライブ210が接続されている。入力部206は、キーボード、マウス、マイクロフォンなどよりなる。出力部207は、ディスプレイ、スピーカなどよりなる。記憶部208は、ハードディスクや不揮発性のメモリなどよりなる。通信部209は、ネットワークインタフェースなどよりなる。ドライブ210は、磁気ディスク、光ディスク、光磁気ディスク、又は半導体メモリなどのリムーバブルメディア211を駆動する。以上のように構成されるコンピュータでは、CPU201が、例えば、記憶部208に記憶されているプログラムを、入出力インタフェース205及びバス204を介して、RAM203にロードして実行することにより、上述した一連の処理が行われる。コンピュータCPU201が実行するプログラムは、例えば、パッケージメディア等としてのリムーバブルメディア211に記録して提供することができる。また、プログラムは、ローカルエリアネットワーク、インターネット、デジタル衛星放送といった、有線または無線の伝送媒体を介して提供することができる。コンピュータでは、プログラムは、リムーバブルメディア211をドライブ210に装着することにより、入出力インタフェース205を介して、記憶部208にインストールすることができる。また、プログラムは、有線または無線の伝送媒体を介して、通信部209で受信し、記憶部208にインストールすることができる。その他、プログラムは、ROM202や記憶部208に、あらかじめインストールしておくことができる。なお、コンピュータが実行するプログラムは、本明細書で説明する順序に沿って時系列に処理が行われるプログラムであっても良いし、並列に、あるいは呼び出しが行われたとき等の必要なタイミングで処理が行われるプログラムであっても良い。また、本明細書において、システムとは、複数の装置により構成される装置全体を表すものである。なお、本技術の実施の形態は、上述した実施の形態に限定されるものではなく、本技術の要旨を逸脱しない範囲において種々の変更が可能である。なお、本技術は以下のような構成も取ることができる。1システムクロックと、データにシグナリングされている情報から、バッファリングされた前記データを読み出すためのクロックを生成する生成部を備えるデータ読み出し装置。2前記生成部は、前記シグナリングされている情報から読み出される第1の時間の間に存在する前記システムクロック数の比を用いて第1のクロックを生成する第1のクロック生成部と、前記シグナリングされている情報から読み出される第2の時間と、前記第2の時間内のデータバイト数の比から、第2のクロックを生成する第2のクロック生成部と前記1記載のデータ読み出し装置。3前記生成部は、前記シグナリングされている情報から読み出される第1の時間に対応するクロック数Mと、前記第1の時間内に存在する前記システムクロックのクロック数Nとに応じて、前記システムクロックを、N:Mの分周比で分周することにより、第1のクロックを生成する第1のクロック生成部と、前記シグナリングされている情報から読み出される第2の時間に対応するクロック数Nと、前記第2の時間内のデータバイト数に対応するクロック数Mとに応じて、前記第1のクロックを、N:Mの分周比で分周することにより、第2のクロックを生成する第2のクロック生成部と前記1に記載のデータ読み出し装置。4前記シグナリングされている情報は、DVDT2における1つのT2フレームの長さと、ISCRである前記1乃至3のいずれかに記載のデータ読み出し装置。5前記生成部は、前記T2フレームの長さを第1の時間とし、その第1の時間の間に存在する前記システムクロック数の比から、前記T2フレームの長さの単位に対応した第1のクロックを生成する第1のクロック生成部と、2つの前記ISCRの値の差分を第2の時間とし、前記第2の時間内のデータバイト数との比から、第2のクロックを生成する第2のクロック生成部と前記4に記載のデータ読み出し装置。6データをバッファリングするバッファを備えるデータ読み出し装置のデータ読み出し方法において、前記データにシグナリングされている情報を取得し、前記情報と、システムクロックとから、前記バッファにバッファリングされた前記データを読み出すためのクロックを生成するステップを含むデータ読み出し方法。7データをバッファリングするバッファを備えるデータ読み出し装置のデータの読み出し処理を実行するコンピュータに、前記データにシグナリングされている情報の取得を制御し、前記情報と、システムクロックとから、前記バッファにバッファリングされた前記データを読み出すためのクロックの生成を制御するステップを含む処理を実行させるためのプログラム。"