選択されたメモリブロックのメモリセルをページ単位でプログラムする段階と、前記ページ単位でプログラムされたセルをページ単位またはセル単位の仮想消去状態になるように前記プログラムされたセルのしきい値電圧を、設定されたしきい値電圧以上に上昇させる段階と、を含み、前記仮想消去状態のメモリセルから読出しされたデータは、読出し動作の際消去データ値に変更されて出力されることを特徴とする半導体メモリ素子の動作方法。前記ページ単位でプログラムする段階以前に、前記選択されたメモリブロックを消去する段階をさらに含むことを特徴とする請求項1に記載の半導体メモリ素子の動作方法。前記プログラムされたセルのしきい値電圧を前記設定されたしきい値電圧以上に上昇させる段階は、前記プログラムされたセルが含まれたページのワードラインに高電圧を印加して、前記プログラムされたセルが連結されたビットラインには動作電圧を印加することを特徴とする請求項1に記載の半導体メモリ素子の動作方法。前記ページのうち、前記プログラムされたセルを除いた残りのメモリセルに連結されたビットラインには電源電圧を印加し、前記残りのメモリセルのしきい値電圧が上昇するのを防止することを特徴とする請求項3に記載の半導体メモリ素子の動作方法。消去動作を進行してメモリブロックのメモリセルを第1消去状態になるように消去する段階と、プログラム動作を進行してメモリブロックの一部メモリセルをプログラム状態になるようにプログラムする段階と、前記プログラム状態になるようにプログラムされた前記一部メモリセルのうち、選択されたメモリセルのしきい値電圧を上昇させて前記第1消去状態のデータ値と同一のデータ値を持つ第2消去状態になるように変換させる段階と、を含むことを特徴とする半導体メモリ素子の動作方法。前記選択されたメモリセルを前記第2消去状態になるように変換する段階以後、読出し動作を進行して前記メモリブロックのプログラムされたデータを読出しするが、前記読出し動作は第1読出し電圧を利用した第1読出し動作と前記第1読出し電圧より高い第2読出し電圧を利用した第2読出し動作を順次行うことを特徴とする請求項5に記載の半導体メモリ素子の動作方法。前記第1読出し動作は、前記第1消去状態と前記プログラム状態を判断してデータを読出し、前記第2読出し動作は前記プログラム状態と前記第2消去状態を判断して読出しすることを特徴とする請求項6に記載の半導体メモリ素子の動作方法。前記選択されたメモリセルを前記第2消去状態になるように変換する段階は、前記選択されたメモリセルが含まれたページのワードラインに高電圧を印加し、前記選択されたメモリセルが連結されたビットラインには動作電圧を印加し、前記選択されたメモリセルの前記しきい値電圧を上昇させることを特徴とする請求項5に記載の半導体メモリ素子の動作方法。前記ページのうち前記選択されたメモリセルを除いた残りのメモリセルに連結されたビットラインには電源電圧を印加し、前記残りのメモリセルのしきい値電圧が上昇するのを防止することを特徴とする請求項8に記載の半導体メモリ素子の動作方法。消去動作を進行してメモリブロックのメモリセルを第1消去状態になるように消去する段階と、プログラム動作を進行してメモリブロックの一部メモリセルをプログラム状態になるようにプログラムする段階と、前記メモリブロックのうち、選択されたページのメモリセルまたは前記メモリブロックのうち、選択されたメモリセルのしきい値電圧を上昇させて前記プログラム状態のメモリセルを第2消去状態のメモリセルに変換する段階と、読出し動作を進行して前記第1消去状態、前記プログラム状態及び前記第2消去状態のメモリセルデータを読出しするが、前記第1消去状態と第2消去状態のメモリセルは同一のデータ値を出力する段階と、を含むことを特徴とする半導体メモリ素子の動作方法。前記読出し動作は、第1読出し電圧を利用した第1読出し動作と、前記第1読出し電圧より高い第2読出し電圧を利用した第2読出し動作と、を順次行うことを特徴とする請求項10に記載の半導体メモリ素子の動作方法。前記第1読出し動作は、前記第1消去状態のメモリセルと前記プログラム状態のメモリセルを判断してデータを読出し、前記第2読出し動作は前記プログラム状態のメモリセルと前記第2消去状態のメモリセルを判断して読出しすることを特徴とする請求項11に記載の半導体メモリ素子の動作方法。前記選択されたページのメモリセルを前記第2消去状態のメモリセルに変換する段階は、前記選択されたページに連結されたワードラインに高電圧を印加してメモリセルが連結されたビットラインには動作電圧を印加し、前記選択されたページのメモリセルの前記しきい値電圧を上昇させることを特徴とする請求項10に記載の半導体メモリ素子の動作方法。前記メモリブロックのうち、選択されたメモリセルを前記第2消去状態のメモリセルに変換する段階は、前記選択されたメモリセルが含まれたページのワードラインに高電圧を印加し、前記選択されたメモリセルが連結されたビットラインには動作電圧を印加して前記選択されたメモリセルの前記しきい値電圧を上昇させることを特徴とする請求項10に記載の半導体メモリ素子の動作方法。消去動作を進行してメモリブロックのメモリセルを第1消去状態になるように消去する段階と、プログラム動作を進行してメモリブロックの一部メモリセルを第1プログラム状態になるようにプログラムする段階と、前記第1プログラム状態になるようにプログラムされた前記一部メモリセルのうち、選択されたメモリセルのしきい値電圧を上昇させて第2プログラム状態になるように変換する段階と、を含むことを特徴とする半導体メモリ素子の動作方法。前記選択されたメモリセルを前記第2プログラム状態になるように変換する段階以後、前記選択されたメモリセルが含まれたページのフラッグセルに前記第2プログラム状態に変換された情報を格納する段階をさらに含むことを特徴とする請求項15に記載の半導体メモリ素子の動作方法。前記フラッグセルに前記第2プログラム状態に変換された情報を格納する段階以後、読出し動作を進行して前記メモリブロックにプログラムされたデータを読出しするが、前記第2プログラム状態に変換された情報によって前記読出し動作の際使用される読出し電圧を設定することを特徴とする請求項16に記載の半導体メモリ素子の動作方法。前記読出し動作の際、前記第2プログラム状態に変換された情報によって選択されたページが前記第2プログラム状態に変換されなかった場合、第1読出し電圧を利用して前記読出し動作を行うことを特徴とする請求項17に記載の半導体メモリ素子の動作方法。前記読出し動作の際、前記第2プログラム状態に変換された情報によって選択されたページが前記第2プログラム状態に変換された場合、前記第1読出し電圧より高い第2読出し電圧を利用して前記読出し動作を行うことを特徴とする請求項18に記載の半導体メモリ素子の動作方法。前記一部メモリセルのうち、前記第2プログラム状態に変換されたメモリセルを除いた残りのメモリセルは、第2消去状態に変換されることを特徴とする請求項15に記載の半導体メモリ素子の動作方法。前記第1消去状態のメモリセルと前記第2消去状態のメモリセルは、読出し動作の際同一のデータ値で読出しされることを特徴とする請求項20に記載の半導体メモリ素子の動作方法。したがって、本発明は上記問題を鑑みてなされたものであって、その目的は、複数のページを含むメモリセルブロックのうち、プログラムされたセルを消去状態のデータに変換する場合、選択されたページに含まれたプログラムセルのしきい値電圧を設定電圧以上に上昇させて、読出し動作の際メモリセルのしきい値電圧値が前記設定電圧以上の場合消去セルのデータ値と同一のデータ値に読出しする半導体メモリ素子の動作方法を提供することである。上記目的を達成するために本発明の一実施例による半導体メモリ素子の動作方法は、選択されたメモリブロックのメモリセルをページ単位でプログラムする段階と、前記ページ単位でプログラムされたセルをページ単位またはセル単位の仮想消去状態になるように前記プログラムされたセルのしきい値電圧を、設定されたしきい値電圧以上に上昇させる段階とを含み、前記仮想消去状態のメモリセルから読出しされたデータは読出し動作の際消去データ値に変更されて出力される。また、本発明の他の一実施例による半導体メモリ素子の動作方法は、消去動作を進行してメモリブロックのメモリセルを第1消去状態になるように消去する段階と、プログラム動作を進行してメモリブロックの一部メモリセルをプログラム状態になるようにプログラムする段階と、前記プログラム状態にプログラムされた前記一部メモリセルのうち選択されたメモリセルのしきい値電圧を上昇させて前記第1消去状態のデータ値と同一のデータ値を持つ第2消去状態になるように変換させる段階と、を含む。以上説明したように、本発明の一実施例によれば、複数のページを含むメモリセルブロックのうちプログラムされたセルを消去状態のデータに変換する場合、選択されたページに含まれたプログラムセルのしきい値電圧を設定電圧以上に上昇させ、読出し動作の際メモリセルのしきい値電圧値が前記設定電圧以上の場合、消去セルのデータ値と同一のデータ値に読出しすることで、選択されたページまたは選択されたメモリセルのみを選択的で消去データを持つセルに変換することができる。以下、添付された図面を参照して本発明の望ましい実施例を説明する。図2を参照すれば、半導体メモリ素子はメモリセルブロック100及びパス選択部200を含む。メモリセルブロック100は、複数のストリングを含む。ストリングは一つのビットライン例えば、BL1と共通ソースラインCSLとの間に直列連結されたドレイン選択トランジスタDST1、複数のメモリセルMC1ないしMC1、及びソース選択トランジスタSST1を含む。メモリセルブロック100は同一のワードラインを共有するメモリセルのグループをページとして定義する。例えば、ワードラインWLに連結された各ストリングのメモリセルMC1ないしMCkは、一つのページとして定義される。パス選択部200は、複数の高電圧トランジスタで構成され、複数の高電圧トランジスタはブロック選択信号BLKWLに応答してメモリセルブロック100のドレイン選択ラインDSL、複数のワードラインWLないしWL、及びソース選択ラインSSLに動作電圧を伝送する。図3は、本発明の一実施例による半導体メモリ素子の動作方法によるメモリセルのしきい値電圧分布の変化を示すしきい値電圧分布図である。図4は、本発明の一実施例による半導体メモリ素子の動作方法を説明するためのフローチャートである。図2ないし図4を参照して本発明の一実施例による半導体メモリ素子の動作方法を説明すれば次のようである。1メモリセルブロックの消去S110メモリセルブロック100が形成された半導体基板のウェル領域に高電圧の消去電圧を印加してメモリセルブロック100を消去する。これによってメモリセルブロック100内のすべてのメモリセルは、第1消去状態のしきい値電圧の分布を持つ。この際、第1消去状態のしきい値電圧を持つメモリセルは、シングルメモリセルの場合、1、2ビットのマルチレベルセルの場合、11の消去データ値を持つ。2メモリセルブロックプログラムS120メモリセルブロック100のメモリセルにプログラム電圧を印加してプログラム動作を進行する。プログラム動作は、ページ単位で進行することが望ましい。例えば、ワードラインWLにプログラム電圧を印加した後、各ビットラインBL1ないしBLkの電位をプログラムしようとするデータ値によって制御して同一のページのメモリセルMC1ないしMCkをプログラムする。以後、次のページのプログラム動作を進行する。すなわち、ワードラインWLにプログラム電圧を印加した後、各ビットラインBL1ないしBLkの電位をプログラムしようとするデータ値によって制御して同一ページのメモリセルMC1ないしMCkをプログラムする。プログラムセルは、しきい値電圧値が第1読出し電圧READ1以上になるようにプログラムする。選択されたページのプログラム動作の際選択されたページを除いた他のページに対応するワードラインにはパス電圧を印加して他のページのメモリセルはプログラムされない。上述したようにメモリセルブロック100は、ページ単位で順にプログラムされる。プログラム動作が実施されたメモリセルブロック100は、一部または全体が第1消去状態からプログラム状態にしきい値電圧の分布が変化する。この際、プログラム状態のしきい値電圧を持つメモリセルはシングルメモリセルの場合0、2ビットのマルチレベルセルの場合00、01、10のプログラムデータ値を持つ。3選択されたページまたは選択されたセルのしきい値電圧の上昇S130プログラム動作後、選択されたページまたは選択されたセルをプログラム状態で第1消去状態と同一のデータ値を持つ第2消去状態になるように変換する場合、選択されたページまたは選択されたセルのしきい値電圧の分布を設定電圧以上に上昇させる。第2消去状態は仮想消去状態で実質的にしきい値電圧の分布が陰の領域に分布していないが、後続読出し動作の際、第1消去状態と同一の消去データで読出しされるしきい値電圧の分布を持つ。例えば、メモリセルブロックプログラムS120動作が完了した後、選択されたページのうち、プログラムセロプログラムされたメモリセルMC2、及びMCkを第2消去状態のしきい値電圧を持つようにしきい値電圧を上昇させる場合、ワードラインWLに高電圧を印加してメモリセルMC2及びMCkが連結されたビットラインBL2及びBLkに0Vの動作電圧を印加してメモリセルMC2及びMCkのしきい値電圧を第1読出し電圧READより高い第2読出し電圧READ2以上に上昇させる。この際、メモリセルMC2及びMCkが連結されたビットラインBL2及びBLkを除いた残りのビットラインBL1、BL3には、電源電圧を印加してメモリセルMC2及びMCkを除いた残りのメモリセルMC1及びMC3のしきい値電圧が上昇することを防止する。第2読出し電圧READ2は、プログラム状態のうち最も高いしきい値電圧より高くなるように設定することが望ましい。選択されたページまたは選択されたセルをプログラム状態で第2消去状態でしきい値電圧値を上昇させる動作S130は、メモリブロックのプログラム動作中間、すなわち、ページ単位のプログラム動作の間に進行することができる。4メモリブロックの読出しS140読出し動作を進行してメモリセルブロック100のプログラムされたデータを読出しする。読出し動作は、第1読出し動作及び第2読出し動作を順次施す。第1読出し動作は、第1読出し電圧READ1を利用してメモリセルブロック100のメモリセルのしきい値電圧値が第1読出し電圧READ1より小さいのかまたは同じであるかまたは大きいのかによって第1消去状態またはプログラム状態として判断してデータを読出しする。第2読出し動作は、第2読出し電圧READ2を利用して第1読出し動作の結果、プログラムセルに判断されたメモリセルのしきい値電圧値が第2読出し電圧READ2より小さいのかまたは同じであるかまたは大きいのかによってプログラム状態または第2消去状態、すなわち、仮想消去状態として判断してデータを読出しする。読出し動作の際、第1消去状態及び第2消去状態のしきい値電圧を持つメモリセルは、同一のデータ値を持つようにして出力する。すなわち、第1消去状態のしきい値電圧を持つメモリセルは消去データ値で出力され、第2消去状態のしきい値電圧を持つメモリセルは出力動作の際前記消去データ値と同一のデータ値に変更して出力する。例えば、シングルレベルセルの半導体メモリ素子の場合、第1消去状態のメモリセルのデータ値が1であり、プログラムセルのデータ値が0の場合、第2消去状態のメモリセルのデータ値は1のデータ値に変更して出力する。また、マルチレベルセルの半導体メモリ素子の場合、第1消去状態のメモリセルは、データ値が11であり、プログラムセルのデータ値が00、01、10の場合、第2消去状態のメモリセルのデータ値は11に変更して出力する。上述したように、本発明の一実施例によれば、プログラムされたメモリセルのしきい値電圧値を上昇させて第2消去状態に変換させ、読出し動作の際第2消去状態のしきい値電圧値を持つメモリセルを第1消去状態のしきい値電圧値を持つメモリセルと同一のデータ値を持つように設定して出力することで、メモリブロックのうち、一部ページまたは一部セルを選択的にプログラムデータから消去データに変換することができる。図5A及び5Bは、本発明は他の実施例による半導体メモリ素子の動作方法によるメモリセルのしきい値電圧分布の変化を示すしきい値電圧分布図である。図6は、本発明は他の実施例による半導体メモリ素子の動作方法を説明するためのフローチャートである。図2、図5a、図5b、及び図6を参照して本発明の一実施例による半導体メモリ素子の動作方法を説明すれば次のようである。1メモリセルブロックの消去S610メモリセルブロック100が形成された半導体基板のウェル領域に高電圧の消去電圧を印加してメモリセルブロック100を消去する。これによって、メモリセルブロック100内のすべてのメモリセルは、第1消去状態のしきい値電圧の分布を持つ。この際、第1消去状態のしきい値電圧を持つメモリセルはシングルメモリセルの場合1、2ビットのマルチレベルセルの場合11の消去データ値を持つ。2メモリセルブロックプログラムS620メモリセルブロック100のメモリセルにプログラム電圧を印加してプログラム動作を進行する。プログラム動作は、ページ単位で進行することが望ましい。例えば、ワードラインWLにプログラム電圧を印加した後、各ビットラインBL1ないしBLkの電位をプログラムしようとするデータ値によって制御して同一ページのメモリセルMC1ないしMCkをプログラムする。以後、次のページのプログラム動作を進行する。すなわち、ワードラインWLにプログラム電圧を印加した後、各ビットラインBL1ないしBLkの電位をプログラムしようとするデータ値によって制御して同一ページのメモリセルMC1ないしMCkをプログラムする。第1プログラムセルは、しきい値電圧値が第1読出し電圧READ1以上になるようにプログラムする。選択されたページのプログラム動作の際選択されたページを除いた他のページに対応するワードラインにはパス電圧を印加し、他のページのメモリセルはプログラムされない。上述したようにメモリセルブロック100は、ページ単位で順にプログラムされる。プログラム動作が実施されたメモリセルブロック100は、一部または全体が第1消去状態から第1プログラム状態にしきい値電圧の分布が変化する。この際、第1プログラム状態のしきい値電圧を持つメモリセルはシングルメモリセルの場合0、2ビットのマルチレベルセルの場合00、01、10のプログラムデータ値を持つ。3選択されたページまたは選択されたセルを第1プログラム状態から第2消去状態に設定S630プログラム動作後、選択されたページまたは選択されたセルを第1プログラム状態から第2消去状態になるように変換する場合、第1プログラム状態のメモリセルのうち、第2消去状態になるように変換させるメモリセルを除いた残りの第1プログラム状態のメモリセルのしきい値電圧の分布を上昇させて第2プログラム状態に変換させる。以後、しきい値電圧値が上昇しない第1プログラム状態のメモリセルは第2消去状態のメモリセルに設定される。この際、第2消去状態は仮想消去状態で実質的にしきい値電圧の分布が陰の領域に分布していないが、後続読出し動作の際第1消去状態と同一の消去データに読出しされるしきい値電圧の分布を持つ。これをより詳細に説明すれば次のようである。例えば、メモリセルブロックプログラムS620動作が完了した後、選択されたページのうち、第1プログラム状態にプログラムされたメモリセルMC2及びMCkを第2消去状態に設定する場合、ワードラインWLにプログラム電圧を印加してメモリセルMC2及びMCkを除いたメモリセルMC1、MC3...が連結されたビットラインBL1及びBL3...に0Vの動作電圧を印加してメモリセルMC1、MC3...のしきい値電圧を第1読出し電圧READより高い第2読出し電圧READ2以上に上昇させる。選択されたページまたは選択されたセルを第1プログラム状態から第2消去状態に設定する動作S630は、メモリブロックのプログラム動作の中間、すなわち、ページ単位のプログラム動作の間に進行することができる。4フラッグデータの格納S640選択されたページまたは選択されたセルを第1プログラム状態から第2消去状態に設定S630されたページのフラッグセルに変換動作実施の可否を示すフラッグデータを格納する。5メモリブロックの読出しS650読出し動作を進行してメモリセルブロック100のプログラムされたデータを読出しする。読出し動作は、まず読出ししようとするページのフラッグセルに格納されたフラッグデータを読出し、読出ししようとするページがS630動作の実施可否を確認する。もしも、読出ししようとするページがS630動作を実施した場合、読出し電圧を第2読出し電圧READ2に設定し、S630動作を実施しなかった場合読出し電圧を第1読出し電圧READ1に設定する。以後、第1読出し電圧READ1または第2読出し電圧READ2を利用した読出し動作を実施して選択されたページを読出しする。読出し動作の際、第1消去状態及び第2消去状態のしきい値電圧値を持つメモリセルは第2読出し電圧READ2を利用した読出し動作によって同一のデータ値に出力される。上述したように本発明の他の実施例よれば、第1プログラム状態のメモリセルのうち、選択されたメモリセルを除いた残りのメモリセルのしきい値電圧値を上昇させて第2プログラム状態に変換させ、選択されたメモリセルは第2消去状態に設定することで、メモリブロックのうち一部ページまたは一部セルを選択的にプログラムデータから消去データに変換することができる。以上のように、本発明の最も好ましい実施形態について説明したが、本願発明は、上記記載に限定されるものではなく、特許請求の範囲に記載され、又は明細書に開示された発明の要旨に基づき、当業者が様々な変形や変更が可能であることはもちろんであり、斯かる変形や変更が、本発明の範囲に含まれることは言うまでもない。