データ読出装置であって、データ読み出しを行うタイミングを生成する為の源振となる水晶発振回路と、前記源振を分周する分周回路と、前記分周回路で生成される任意の周波数信号を用いて前記水晶発振回路が発振しているかを検出する発振停止検出回路と、データ読み出し信号を出力する読出信号生成回路と、前記データ読み出し信号を遅延させる遅延回路と、不揮発性記憶素子を含むデータ読出回路と、を備え、前記読出信号発生回路は第1読出信号と第2読出信号を出力し、前記データ読出回路は前記第1読出信号と前記遅延回路で遅延された前記第2読出信号が入力されることを特徴とするデータ読出装置。前記読出信号生成回路は、任意の周波数に同期した信号が入力される場合には前記第1読出信号を出力し、発振停止検出信号あるいはリセット解除信号が入力された場合には前記第2読出信号を出力することを特徴とする、請求項1に記載のデータ読出装置。前記第2読出信号の遅延時間T2はICの静電気放電時間T1よりも長いことを特徴とする、請求項1または2に記載のデータ読出装置。従来のデータ読出装置では、例えば電源端子に静電気が印加されることにより、発振停止検出回路30が誤動作して出力がLowからHighと変化することがある。これによって、静電気印加中あるいは静電気放電中に読み出し動作が開始されてしまう。データ読出回路50の不揮発性記憶素子周辺の電位状態は、データ読み出し時とデータ書き込み時で等しくなっている為、不揮発性記憶素子にデータが誤書込みされてしまう恐れがあった。本発明は、上記課題を解決するため、電源投入後やリセット解除後に生成されるデータ読出信号に遅延をもたせる遅延回路、を備えることを特徴とするデータ読出装置を提供する。本発明により、従来のデータ読出回路はそのままの構成でよく、電源投入後あるいはリセット解除後に必要最小限の遅延幅で被調整回路に不揮発性記憶素子のデータを反映することが可能となり、静電気による誤書込みも防止できる。以下、本実施形態を、図面を参照して説明する。データ読出発振装置の構成について説明する。図1は、本実施形態のデータ読出装置を示す図である。データ読出装置は、水晶発振回路10、分周回路20、発振停止検出回路30、読出信号生成回路40、データ読出回路50、遅延回路60を備える。水晶発振回路10の出力である源振Φ1は分周回路20の入力に接続される。分周回路20は水晶発振回路10の源振Φ1を任意の数だけ分周した信号を生成する。分周回路20で生成した任意の周波数信号Φ2は読出信号生成回路40の入力に接続される。分周回路20で生成した任意の周波数信号Φ3は発振停止検出回路30の入力に接続される。発振停止検出回路30の出力Φ4は読出信号生成回路40のもう一方の入力に接続される。読出信号生成回路40の出力である第1読出信号Φ51はデータ読出回路50の入力に接続され、読出信号生成回路40のもう一方の出力である第2読出信号Φ52は遅延回路60の入力に接続される。遅延回路60の出力Φ6はデータ読出回路50の入力に接続される。次に、データ読出装置の動作について説明する。[定期的に読出動作する場合]定期的に読出動作する場合は、分周回路20から出力される任意の周波数信号Φ2が読出信号生成回路40に入力され、任意の周波数信号Φ2に同期した周波数で第1読出信号Φ51がデータ読出回路50に入力されデータ読み出しが実施される。[電源投入後、あるいはリセット解除後に読出動作する場合]電源投入後に読み出し動作する場合について説明する。電源投入後は水晶発振回路10が正常に動作しておらず、源振Φ1は発振していない。したがって、発振停止検出回路30に入力される任意の周波数信号Φ3も発振していない為に、発振停止検出回路30の出力Φ4はLowとなっている。しばらくすると水晶発振回路10の発振が開始され、源振Φ1も発振する。すると、発振停止検出回路30の入力Φ3も任意の周波数で発振するため、発振停止検出回路30の出力Φ4はLowからHighへと変化する。その結果、読出信号生成回路40から第2読出信号Φ52が生成され、遅延回路60で任意の遅延時間T2だけ遅延されたΦ6がデータ読出回路50に入力される。遅延回路60は、分周回路20で生成される任意の周波数信号の組み合わせで生成してもよく、一般的に知られている容量と抵抗の組み合わせで生成されてもよい。リセット解除後の動作について説明する。図示していないが読出信号生成回路40には、分周回路20の出力Φ2と発振停止検出回路30の出力Φ4のほかに、リセット信号も入力される。リセット信号がHighからLowへと変化した場合に、発振停止検出回路30の出力がLowからHighへと変化した場合同様に第2読出信号Φ52が生成されるよう構成されている為、電源投入後と同様の動作となる。ICに静電気が印加された場合について説明する。例えばICの電源端子に静電気が印加されると、静電気はIC内部の静電気保護回路により放電されるが、一定の期間T1の期間は電源端子に高電圧が印加される。この期間中に発振停止検出回路30の出力Φ4がLowからHighと誤動作しても、遅延回路による遅延時間T2がT1<T2と設定されている為、電源端子に高電圧が印加されている間にデータ読み出しは実行されず、不揮発性記憶素子の誤書込みは発生しない。静電気による誤動作でリセット解除状態となったとしても、同様の理由によって不揮発性記憶素子の誤書込みは発生しない。ここまで説明した本発明のデータ読出装置のタイミングチャートを図2に示す。上記のようにして、発振停止検出回路30の出力Φ4が生成された場合に遅延回路による遅延をもたせてデータ読出回路に入力させることにより、電源投入後あるいはリセット解除後に必要最小限の遅延幅で被調整回路に不揮発性記憶素子のデータを反映することが可能となり、静電気による誤書込みも防止できる。