プログラム言語で回路動作が記述されている動作レベル記述ファイルに基づいて、フローグラフ情報を作成するフロー解析部と、ここで、前記フローグラフ情報は、前記回路動作の処理の分岐、繰り返しを含む制御構造を示す情報であり、前記フローグラフ情報と演算器重み係数定義ファイルに基づいて、処理量情報を作成する処理量解析部と、ここで、前記演算器重み係数定義ファイルは、演算器毎に、消費電力の大きさに基づいて決定される値を演算器重み係数として定義したファイルであり、前記処理量情報は、所定のプログラムブロックの処理毎に、前記処理を行うために必要な前記演算器と、前記演算器重み係数に基づいて決定される値であり、前記フローグラフ情報と前記処理量情報に基づいて、回路分割するかどうかを判定し、分割する回路を示す回路分割情報を作成する回路分割部と、前記フローグラフ情報と前記回路分割情報に基づいて、RTL記述ファイルと電源情報ファイルを作成する合成部とを備え、ここで、前記RTL記述ファイルは、前記分割する回路の情報と、前記分割する回路に対してクロックゲーティングを行う制御回路の情報を有し、前記電源情報ファイルは、前記分割する回路に対して、電源遮断を行うためのドメイン情報を有する回路設計支援システム。前記フローグラフ情報と前記処理量情報に基づいて節電効果情報を作成する節電効果解析部を更に備え、ここで、前記節電効果情報は、回路ブロックの前記処理量情報と、前記回路ブロックが動作する確率に基づいて決定される値であり、前記回路分割部は、前記フローグラフ情報と前記節電効果情報に基づいて、回路分割するかどうかを決定し、分割する回路を示す回路分割情報を作成する請求項1に記載の回路設計支援システム。前記回路分割部は、前記プログラムブロックの前記処理量情報が所定の閾値を超えた場合に回路分割する請求項1に記載の回路設計支援システム。前記回路分割部は、前記プログラムブロックの前記節電効果情報が所定の閾値を超えた場合に回路分割する請求項2に記載の回路設計支援システム。前記回路分割部は、前記処理量情報が大きい前記プログラムブロックから順に、所定の分割個数まで、回路分割する請求項1に記載の回路設計支援システム。前記回路分割部は、前記節電効果情報が大きい前記プログラムブロックから順に、所定の分割個数まで、回路分割する請求項2に記載の回路設計支援システム。前記回路分割部は、回路分割するプログラムブロックの前記処理量情報が、前記動作レベル記述ファイルに含まれる全てのプログラムブロックの前記処理量情報に対して、所定の割合に到達するまで、前記処理量情報が大きいプログラムブロックから順に回路分割する請求項1に記載の回路設計支援システム。前記回路分割部は、回路分割するプログラムブロックの前記節電効果情報が、前記動作レベル記述ファイルに含まれる全てのプログラムブロックの前記処理量情報に対して、所定の割合に到達するまで、前記節電効果情報が大きいプログラムブロックから順に回路分割する請求項2に記載の回路設計支援システム。ユーザの入力に基づいて、前記プログラムブロック毎に、前記処理量情報の算出に使用する値、前記処理量情報、回路分割の有無を調整する設定調整部を更に備える請求項1乃至8のいずれか1項に含まれる回路設計支援システム。フロー解析部が、プログラム言語で回路動作が記述されている動作レベル記述ファイルに基づいて、フローグラフ情報を作成するステップと、ここで、前記フローグラフ情報は、前記回路動作の処理の分岐、繰り返しを含む制御構造を示す情報であり、処理量解析部が、前記フローグラフ情報と演算器重み係数定義ファイルに基づいて、処理量情報を作成するステップと、ここで、前記演算器重み係数定義ファイルは、演算器毎に、消費電力の大きさに基づいて決定される値を演算器重み係数として定義したファイルであり、前記処理量情報は、所定のプログラムブロックの処理毎に、前記処理を行うために必要な前記演算器と、前記演算器重み係数に基づいて決定される値であり、回路分割部が、前記フローグラフ情報と前記処理量情報に基づいて、回路分割するかどうかを判定するステップと、回路分割部が、分割する回路を示す回路分割情報を作成するステップと、合成部が、前記フローグラフ情報と前記回路分割情報に基づいて、RTL記述ファイルと電源情報ファイルを作成するステップとを含み、ここで、前記RTL記述ファイルは、前記分割する回路の情報と、前記分割する回路に対してクロックゲーティングを行う制御回路の情報を有し、前記電源情報ファイルは、前記分割する回路に対して、電源遮断を行うためのドメイン情報を有する回路設計支援方法。節電効果解析部が、前記フローグラフ情報と前記処理量情報に基づいて節電効果情報を作成するステップを更に備え、ここで、前記節電効果情報は、回路ブロックの前記処理量情報と、前記回路ブロックが動作する確率に基づいて決定される値であり、前記回路分割するかどうかを判定するステップは、前記フローグラフ情報と前記節電効果情報に基づいて、回路分割するかどうかを判定する請求項10に記載の回路設計支援方法。前記回路分割するかどうかを判定するステップは、プログラムブロックの前記処理量情報が所定の閾値を超えた場合に回路分割する請求項10に記載の回路設計支援方法。前記回路分割するかどうかを判定するステップは、プログラムブロックの前記節電効果情報が所定の閾値を超えた場合に回路分割する請求項11に記載の回路設計支援方法。前記回路分割するかどうかを判定するステップは、前記処理量情報が大きいプログラムブロックから順に、所定の分割個数まで、回路分割する請求項10に記載の回路設計支援方法。前記回路分割するかどうかを判定するステップは、前記節電効果情報が大きいプログラムブロックから順に、所定の分割個数まで、回路分割する請求項11に記載の回路設計支援方法。前記回路分割するかどうかを判定するステップは、回路分割するプログラムブロックの前記処理量情報が、前記動作レベル記述ファイルに含まれる全てのプログラムブロックの前記処理量情報に対して、所定の割合に到達するまで、前記処理量情報が大きいプログラムブロックから順に回路分割する請求項10に記載の回路設計支援方法。前記回路分割するかどうかを判定するステップは、回路分割するプログラムブロックの前記節電効果情報が、前記動作レベル記述ファイルに含まれる全てのプログラムブロックの前記処理量情報に対して、所定の割合に到達するまで、前記節電効果情報が大きいプログラムブロックから順に回路分割する請求項11に記載の回路設計支援方法。設定調整部が、ユーザの入力に基づいて、前記プログラムブロック毎に、前記処理量情報の算出に使用する値、前記処理量情報、回路分割の有無を調整するステップを更に備える請求項10乃至17のいずれか1項に含まれる回路設計支援方法。請求項10乃至18のいずれか1項に記載の回路設計支援方法をコンピュータに実行させるためのプログラム。低消費電力の回路を、自動的に設計することができる回路設計支援システムが求められている。上記の課題を解決するために、本発明は、以下に述べられる手段を採用する。その手段を構成する技術的事項の記述には、[特許請求の範囲]の記載と[発明を実施するための形態]の記載との対応関係を明らかにするために、[発明を実施するための形態]で使用される番号符号が付加されている。ただし、付加された番号符号は、[特許請求の範囲]に記載されている発明の技術的範囲を限定的に解釈するために用いてはならない。本発明の回路設計支援システムは、プログラム言語で回路動作が記述されている動作レベル記述ファイルに基づいて、フローグラフ情報を作成するフロー解析部8と、前記フローグラフ情報と演算器重み係数定義ファイルに基づいて、処理量情報を作成する処理量解析部9と、前記フローグラフ情報と前記処理量情報に基づいて、回路分割するかどうかを判定し、分割する回路を示す回路分割情報を作成する回路分割部10と、前記フローグラフ情報と前記回路分割情報に基づいて、省電力を実現するための制御回路の情報を含むRTL記述ファイルと電源情報ファイルを作成する合成部11とを備える。本発明の回路設計支援方法は、回路設計支援システムにより実施される回路設計支援方法である。フロー解析部8が、プログラム言語で回路動作が記述されている動作レベル記述ファイルに基づいて、フローグラフ情報を作成するステップと、処理量解析部9が、前記フローグラフ情報と演算器重み係数定義ファイルに基づいて、処理量情報を作成するステップと、回路分割部10が、前記フローグラフ情報と前記処理量情報に基づいて、回路分割するかどうかを判定するステップと、回路分割部10が、分割する回路を示す回路分割情報を作成するステップと、合成部11が、前記フローグラフ情報と前記回路分割情報に基づいて、省電力を実現するための制御回路の情報を含むRTL記述ファイルと電源情報ファイルを作成するステップとを含む。本発明によれば、低消費電力の回路を、自動的に設計することができる回路設計支援システムを提供することができる。添付図面を参照して、本発明の実施形態による回路設計支援システム20を以下に説明する。第1実施形態[構成の説明]はじめに、本実施形態における回路設計支援システム20のハードウェア構成についての説明を行う。図3は、本発明の第1実施形態における回路設計支援システム20のハードウェア構成図である。回路設計支援システム20は、表示部1、入力部2、CPU3CentralProcessingUnit、補助記憶装置4、メモリ5及びシステムバス6を備える。メモリ5は、回路設計支援システム20の主記憶装置である。回路設計支援システム20を利用する際には、本実施形態における回路設計支援システム20を実現するための回路設計支援プログラム7が、メモリ5上に展開される。表示部1は、回路設計支援システム20の実行結果が表示される。入力部2は、利用者が回路設計支援システム20を操作するためのインタフェースである。CPU3は、メモリ5上に展開されたコンピュータプログラムを実行する制御装置である。補助記憶装置4は、OSOperatingSystem及びアプリケーションプログラムが記憶されている装置である。補助記憶装置4には、本実施形態における回路設計支援システム20を実現するための回路設計支援システムプログラム7が記憶されている。システムバス6は、表示部1、入力部2、CPU3、補助記憶装置4及びメモリ5とデータの送受信を行う通信路である。フロー解析部8は、C、C、SystemC等のプログラム言語で記述された回路の動作記述ファイルを読み込み、動作記述ファイルに基づいてフローグラフ情報を作成する。フローグラフ情報は、if文などの実行制御構造や、関数コールを把握することができるデータ構造を持ち、処理の分岐を辿ることができるようになっている。図4は、本発明の第1実施形態におけるフローグラフ情報を説明するための図である。図4では、C言語で記述された回路の動作記述21から、フローグラフ情報22が作成されている。処理量解析部9は、演算器の重み係数定義ファイルとフローグラフ情報を参照して、所定のプログラムブロックの処理毎に処理量を解析し、処理量情報を作成する。演算器の重み係数定義ファイルは、演算器の消費電力の程度指標を表した値である。その値は、実測やシミュレーションによる消費電力値に基づいて決定してもよいし、消費電力と相関のある別の指標回路面積等に基づいて決定してもよい。回路分割部10は、フローグラフ情報と処理量情報から、対象のプログラムブロックの処理に対応する回路を分割して別モジュールにするかどうかを判定し、分割する回路を示す回路分割情報を作成する。合成部11は、動作合成ツールと呼ばれる一般的なEDAElectronicDesignAutomationの機能に、回路分割の機能と、クロックゲーティングや、電源遮断のための制御回路の設計機能を追加したものである。合成部11は、回路分割情報に基づいて、回路を分割した形式でRTLRegisterTransferLevelを作成する。回路を分割した形式とは、例えば、Verilogにおけるmoduleや、VHDLにおけるentity等、別々のモジュールになる記述形式である。分割された回路モジュールは、低消費電力化のための制御を受ける対象回路である。これらに対して、回路の動作中に、クロックゲーティング、または、電源遮断のどちらかを行うことで、低消費電力を実現する。よって、合成部11は、クロックゲーティング、または、電源遮断のための制御条件信号や、制御回路に関するRTLを作成することが可能になっている。また、合成部11は、電源遮断を行う場合は、制御回路に関する電源情報も出力する。電源情報は、業界標準フォーマットとして、CPFCommonPowerFormatや、UPFUnifiedPowerFormat等がある。電源情報には、電源ドメインの定義や、電源ドメイン間の接続に付加するアイソレータの情報や、電源遮断時に値を保持する必要があるレジスタ変数に、リテンションFFを設定する等の情報が含まれる。設定調整部12は、ユーザが、入力部2により入力した情報に基づいて、省電力化対応の回路設計の設定を調整する。設定調整部12が、ユーザが、回路の機能仕様や、事前にソフトウェアとして実装して検証した際のプロファイル情報等から分っている情報、例えば、変数が取り得る値の偏り、静的には判定できないループ回数等を、本回路設計支援システム20のデフォルト値や、ループ回数等に反映することにより、より精度の高い処理量情報に基づいて回路ブロックを分割することができる。[動作方法の説明]次に、本実施形態における回路設計支援システム20において、回路設計支援方法の説明を行う。図5は、本発明の第1実施形態における回路設計支援方法の全体フローチャートである。ステップS1フロー解析部8は、C、C、SystemC等のプログラム言語で記述された回路の動作記述ファイルを読み込み、フローグラフ情報を作成する。フローグラフ情報の作成方法の詳細についての説明は、従来の動作合成ツールと同様であるため省略する。ステップS2処理量解析部9は、演算器の重み係数定義ファイルとフローグラフ情報を参照して、if文等の分岐先毎の処理や、for文等の繰り返し制御文に含まれる処理以下、プログラムブロックという。等の処理量を算出し、処理量情報を作成する。処理量解析部9は、プログラムブロックの処理量を算出する。図6は、本発明の第1実施形態における回路設計支援方法において、プログラムブロックの処理量を求める方法を説明するための図である。図6aは、C言語で記載された分岐処理を含む動作レベル記述ファイルの例である。図6aの例では、処理量解析部9は、then節とelse節の2つのプログラムブロックを認識する。図6bは、使用する演算器の決定と、その演算器の重み係数の例である。処理量解析部9は、動作レベル記述ファイルより、各プログラムブロックに含まれる変数のサイズビット幅を特定し、使用する演算器を決定する。処理量解析部9は、使用する演算器の重み係数を、演算器重み係数定義ファイルを参照して特定する。演算器の重み係数の決定方法については、テクノロジライブラリを使った論理合成結果による電力見積りに基づいて算出する方法等が考えられる。図6cは、プログラムブロックの処理量の計算例である。処理量解析部9は、使用する演算器の種類と個数と、使用する演算器の重み係数に基づいて、各プログラムブロックの処理量を計算する。図6cにおけるthen節では、8ビット乗算が2回、16ビット加減算が2回含まれているので、8ビット乗算器が2つ、16ビット加減算器が2つ必要である。よって、それぞれの演算器の重み係数と個数をかけて、それらを加算して処理量を求めている。つまり、処理量V=Σ{演算器の重み係数×演算器の個数}である。なお、図6では、if文を例にして、分岐処理におけるプログラムブロックの処理量を計算する方法について説明したが、switch-case文におけるプログラムブロックの処理量の計算方法も同様である。制御処理が、C言語のfor文等の繰り返し処理の場合には、制御構造を考慮した処理量VをV=プログラムブロックの処理量×ループ回数で算出する。図7aは、制御処理がfor文の場合の例である。for文のループ回数が5回となるため、for文全体の処理量Vは、図7bのようになる。ステップS3回路分割部10は、処理量情報とフローグラフ情報を参照して、回路分割が必要であるかどうかを判定し、回路分割情報を作成する。回路分割部10による回路分割情報の算出方法についての詳細については後述する。ステップS4合成部11は、回路分割情報、フローグラフ情報に基づいて、回路を分割し、かつ、動作合成した回路の情報、及び分割した回路にクロックゲーティングを行うための制御回路の情報を含むRTL記述ファイルと、電源遮断パワーゲーティングを行うためのCPFやUPF等の電源情報ファイルを作成する。合成部11による動作合成方法についての詳細については後述する。次に、回路分割部10による図5のステップS3の処理回路分割、合成部11によるステップS4の処理動作合成の詳細について説明する。図8は、本発明の第1実施形態における回路設計支援方法において、回路を分割する方法、低消費電力を実現するための制御回路を挿入する方法のフローチャートである。ステップS11回路分割部10は、処理量情報を参照して、回路分割判定を行う制御ブロック分岐処理、繰り返し処理等の処理量を参照する。ステップS12回路分割部10は、条件分岐構造に従って回路分割を行うかどうかを、予め設定しておいた条件を満たすかどうかで判定する。回路分割条件を満たす場合には、ステップS13の処理に進み、回路分割条件を満たさない場合には、ステップS15に進む。回路分割条件は、回路分割を行い、その分割した回路にクロックゲーティングまたは電源遮断を行うかどうかを決定するための条件である。一般に、if文等の制御文は、プログラムの基本構造であるため、回路動作記述中に多数存在する。そのため、ゲーティングや電源遮断を、すべての制御文に施すのではなく、省電力化に効果が高いものに施す必要性がある。回路分割条件としては、例えば、処理量の値が大きいプログラムブロックから順番に、予め設定しておいた個数まで回路分割する方法や、回路分割するかどうか判定するための処理量の閾値を定めておき、処理量が閾値を超えた場合に回路分割する方法や、回路分割判定対象のプログラムブロックの処理量と、回路全体の処理量との割合に基づいて、処理量の大きいプログラムブロックから順に回路分割する方法ユーザ指定によって、全処理量の50まで、回路分割する等が考えられる。ステップS13回路分割部10は、回路分割判定対象のプログラムブロックに対して、回路分割を行うことを決定する。回路分割部10は、対象のプログラムブロックが、省電力化対象である独立モジュールの回路であることを回路分割情報に記録する。ステップS14合成部11は、回路分割と制御回路生成や電源情報生成を含めた動作合成処理を行う。合成部11は、回路分割情報を参照し、回路分割対象となっているプログラムブロックを、独立の回路モジュールに分割する。合成部11は、分割された回路モジュールに対するクロックゲーティング、又は電源遮断のための回路を付加する。ステップS15合成部11は、通常の動作合成処理を行う。本発明の第1実施形態によれば、ソフトウェアとして実装した機能ブロックのソースコード等、抽象度の高い回路動作レベル記述ファイルから、クロックゲーティングを行うための制御回路を含むRTL記述ファイル、または電源遮断パワーゲーティングを行うための情報を含む電源情報ファイルCPFやUPF等を、自動的に得ることができる。本発明の第1実施形態によれば、低消費電力化するプログラムブロックを、関数毎とせずに、分岐処理、繰り返し処理等の制御構造毎にしているため、関数の分割の仕方に依存せずに、低消費電力化された回路を設計することができる。そのため、動作記述をソフトウェア実装のソースコードから流用しても、大幅な修正をすることなく、低消費電力の回路を設計することができる。第2実施形態[構成の説明]はじめに、本実施形態における回路設計支援システム20のハードウェア構成についての説明を行う。図9は、本発明の実施形態における回路設計支援システム20のハードウェア構成図である。本実施形態における回路設計支援システム20のハードウェア構成には、第1実施形態の回路設計支援システム20に節電効果解析部13が追加されている。本発明の第2実施形態は、回路ブロックの処理量だけではなく、回路ブロックが動作する確率に基づいて、回路ブロックを分割する点が、第1実施形態とは異なる。節電効果解析部13は、処理量情報、及びフローグラフ情報を参照して、回路ブロックの処理量と、回路ブロックが動作する確率を考慮して節電効果を解析し、節電効果情報を作成する。回路分割部10は、フローグラフ情報と節電効果情報から、対象のプログラムブロックの処理に対応する回路を分割して別モジュールにするかどうかを判定し、分割する回路を示す回路分割情報を作成する。その他の機能ブロックの動作については、第1実施形態と同様であるため、説明を省略する。[動作方法の説明]次に、本実施形態における回路設計支援システム20において、回路設計支援方法の説明を行う。図10は、本発明の第2実施形態における回路設計支援方法の全体フローチャートである。ステップS21本発明の第1実施形態の図5、ステップS1と同様であるため省略する。ステップS22本発明の第1実施形態の図5、ステップS2と同様であるため省略する。ステップS23節電効果解析部13は、処理量情報とフローグラフ情報を参照して、プログラムブロックの処理量と、所定のプログラムブロックを処理する回路ブロックが動作する確率に基づいて節電効果を解析し、節電効果情報を作成する。ステップS24回路分割部10は、節電効果情報とフローグラフ情報を参照して、回路分割が必要であるかどうかを判定し、回路分割情報を作成する。ステップS25本発明の第1実施形態の図5、ステップS4と同様であるため省略する。次に、図10のステップS23の節電効果情報の算出方法の詳細について説明する。図11は、本発明の第2実施形態の回路設計支援方法において、節電効果を解析する方法のフローチャートである。ステップS31節電効果解析部13は、処理量解析部9が算出したプログラムブロックの処理量を参照する。ステップS32節電効果解析部13は、フローグラフ情報を参照して、節電効果解析対象のプログラムブロックが、分岐処理であるかどうかを確認する。分岐処理である場合には、ステップS34の処理に進み、分岐処理ではない場合には、ステップS33の処理に進む。ステップS33節電効果解析部13は、フローグラフ情報を参照して、処理量算出対象のプログラムブロックが、ループ回数が固定の繰り返し処理であるかどうかを確認する。ループ回数が固定の繰り返し処理である場合には、ステップS35に進み、ループ回数が固定の繰り返し処理ではない場合には、ステップS36の処理に進む。ステップS34節電効果解析部13は、分岐処理における分岐条件毎の確率を計算する。図12は、本発明の第2実施形態における回路設計支援方法において、if文を例にした分岐条件の確率を求める方法を説明するための動作レベル記述ファイルの例である。節電効果解析部13は、c1~c3が、0又は1をとる確率は、それぞれ0.5で等しいとして、分岐条件の確率を算出する。図12のif文において、節電効果解析部13は、then節の処理が行われる確率Ptとして、3/8を算出し、else節の処理が行われる確率Pfとして、5/8を算出し、ステップS37の処理に進む。ステップS35節電効果解析部13は、フローグラフ情報を参照して、ループ回数を算出し、ステップS37の処理に進む。ステップS36節電効果解析部13は、for文の中に、break文やcontinue文を含んでいる場合や、while文や、do-while文のように、ループ回数を静的に判定することが難しい場合には、予め設定したデフォルト値や、ユーザが指定した値を、制御文全体の処理量の算出に使用するための値として算出する。本実施形態の回路設計支援システム20では、設定調整部12を備えることで、処理量の自動算出が困難な場合に対応している。ステップS37節電効果解析部13は、プログラムブロックの処理量情報と、プログラムブロックの処理を行う回路ブロックが動作する確率から、節電効果の解析を行う。節電効果の解析の対象となるプログラムブロックが、繰り返し処理に属する場合の節電効果情報は、本発明の第1実施形態における処理量情報と同一である。すなわち、節電効果をプログラムブロックの処理量×ループ回数で算出する。節電効果の解析の対象となるプログラムブロックが、分岐処理に属する場合には、節電効果は、処理量情報とif文の分岐確率を使って、分岐先のプログラムブロック毎に計算する。then節のプログラムブロックに対して、クロックゲーティングまたは、電源遮断を行う場合は、if条件式が偽の場合にthen節の回路へのクロックまたは電源供給を止めて消費電力を下げることができるので、節電効果を、then節の節電効果Et=条件式が偽になる確率then節の処理量で計算する。同様にelse節は、else節の節電効果Ef=条件式が真になる確率else節の処理量で計算する。例えば、図12のif文において、then節の処理量が30であり、else節の処理量が15であり、then節の分岐条件が成立する場合の確率が3/8、else節の分岐条件が成立する場合の確率が5/8であるとする。この場合、then節ブロックの回路にクロックゲーティングまたは電源遮断を行うと、5/8×30=18.75である。同様に、else節ブロックの回路に対して、クロックゲーティング又は電源遮断を行うと、3/8×15=5.625である。この例では、いずれか一方のプログラムブロックに対して、省電力化を行う場合は、then節ブロックの回路に対して省電力化を行うと節電効果が大きい。分岐処理が、入れ子構造になっている場合には、上位プログラムブロックの分岐条件確率を、下位プログラムブロックの節電効果の計算に利用する。図13は、本発明の第2実施形態における回路設計支援方法において、回路分割判定対象のプログラムブロックが、入れ子構造となっている場合についての節電効果の算出方法を説明するための図である。図13のプログラムブロック32は、プログラムブロック31の入れ子構造になっている。この場合は、プログラムブロック32の制御構造を考慮した節電効果を算出する際に、処理Bに遷移する確率だけではなく、処理Aに遷移する確率も考慮する。制御文に対する回路分割は、制御文全体となる場合や、制御文の一部となる場合がある。例えば、if文においては、then節のみ、又はelse節のみになる場合と、then節及びelse節の両方になる場合がある。図14は、本発明の実施形態における回路設計支援システム20によって設計された回路例である。図14の例では、then節ブロック回路43、else節を含む残りのブロック回路44に回路が分割されている。then節ブロック回路43は、低消費電力化が行われているが、else節を含む残りのブロック回路44では、低消費電力化が行われていない。then節ブロック回路43へのクロック信号は、制御回路41からクロックゲーティング信号が出力された場合は停止するが、else節を含む残りのブロック回路44へは、常にクロック信号が入力される。図15は、本発明の実施形態における回路設計支援システム20によって、入れ子構造を含む動作レベル記述ファイルから設計された回路の例である。この例では、上位のthen節に含まれるif文のelse節も、クロックゲーティングの対象になっている。入れ子のelse節ブロック回路56に対しては、上位のthen節ブロック回路55へのクロックが停止する際も、クロックが停止する。また、分岐処理が、入れ子構造になっている場合に、上位の分岐処理のプログラムブロック毎に節電効果を計算する場合には、下位の分岐処理全体の処理量を計算することにより、上位プログラムブロックの分岐処理の各節の節電効果を求めてもよい。図16は、本発明の第2実施形態における回路設計支援方法において、回路分割判定対象のプログラムブロックが、入れ子構造となっている場合の動作レベル記述ファイルの例である。図16の例では、上位の分岐処理のthen節の節電効果の計算に使用する処理量を、上位の分岐処理のthen節に含まれる分岐処理全体の処理量を計算することにより求めてもよい。以下、分岐処理全体の処理量を計算する方法について説明する。if文構造が、if-then構造の場合は、V=条件式が真になる確率×then節の処理量で計算する。if文構造が、if-then-else構造の場合は、V=条件式が真になる確率×then節の処理量条件式が偽になる確率×else節の処理量で計算する。if文構造が、if-then-else-if....構造の場合について説明する。図17aは、if-then-else-if....構造の場合の例である。2段目以降のif文節の処理が行われる確率については、if文節の条件式に、前段までの全てのif文節の条件式の否定を、and演算により追加した条件式を用いて、2段目以降のif文節の処理量を計算する。図17bは、図17aのif-then-else-if....構造において、2段目以降のif文節の処理が行われる確率を求めるための条件式である。C2’は、2段目のif文節の処理が行われる確率を求めるための条件式に用いられる。C2’は、1段目のif文節の条件C1が成立せず、かつ、2段目のif文節の条件式C2が成立する場合の条件式である。C3’は、3段目のif文節の処理が行われる確率を求めるための条件式に用いられる。C3’は、1段目のif文節の条件C1が成立せず、かつ、2段目のif文節の条件C2が成立せず、かつ、3段目のif文節の条件式C3が成立する場合の条件式である。Ceは、4段目のif文節の処理が行われる確率を求めるための条件式に用いられる。Ceは、1段目のif文節の条件C1が成立せず、かつ、2段目のif文節の条件C2が成立せず、かつ、3段目のif文節の条件式C3が成立しない場合の条件式である。したがって、図17aのif-then-else-if....構造全体の処理量Vは、図17cのようになる。制御処理が、C言語のswitch-case文の場合には、条件変数の取り得る値の総数の逆数を、各case節への分岐確率とする。また、default節への分岐確率は、他のcase節への分岐確率の総和を、1から引いたものとする。図18aは、制御処理がswitch-case文の場合の例である。Cの取り得る値の総数が4である場合には、swich-case文全体の処理量Vは、図18bのようになる。以上が、分岐処理全体の処理量を計算する方法についての説明である。上述の方法で、下位の分岐処理全体の処理量を計算することにより、上位プログラムブロックの分岐処理の各節の節電効果を求めてもよい。次に、回路分割部10による図10のステップS24の処理回路分割、合成部11によるステップS25の処理動作合成の詳細について説明する。図19は、本発明の第2実施形態における回路設計支援方法において、回路を分割する方法、低消費電力を実現するための制御回路を挿入する方法のフローチャートである。ステップS41回路分割部10は、節電効果情報を参照して、回路分割判定を行う制御ブロック分岐処理、繰り返し処理等の節電効果を参照する。ステップS42回路分割部10は、条件分岐構造に従って回路分割を行うかどうかを、予め設定しておいた条件を満たすかどうかで判定する。回路分割条件を満たす場合には、ステップS43の処理に進み、回路分割条件を満たさない場合には、ステップS45に進む。回路分割条件は、回路分割を行い、その分割した回路にクロックゲーティングまたは電源遮断を行うかどうかを決定するための条件である。一般に、if文等の制御文は、プログラムの基本構造であるため、回路動作記述中に多数存在する。そのため、ゲーティングや電源遮断を、すべての制御文に施すのではなく、省電力化に効果が高いものに施す必要性がある。回路分割条件としては、例えば、節電効果の値が大きいブロックから順番に、予め設定しておいた個数まで回路分割する方法や、回路分割するかどうか判定するための節電効果の閾値を定めておき、節電効果が閾値を超えた場合に回路分割する方法や、回路分割判定対象のプログラムブロックの節電効果と、回路全体の処理量との割合に基づいて、節電効果の大きいプログラムブロックから順に回路分割する方法ユーザ指定によって、全処理量の50まで、回路分割する等が考えられる。ステップS43回路分割部10は、回路分割判定対象の制御ブロックに対して、回路分割を行うことを決定する。回路分割部10は、対象の制御ブロックが、省電力化対象である独立モジュールの回路であることを回路分割情報に記録する。ステップS44合成部11は、回路分割と制御回路生成や電源情報生成を含めた動作合成処理を行う。合成部11は、回路分割情報を参照し、回路分割対象となっているブロックを、独立の回路モジュールに分割する。合成部11は、分割された回路モジュールに対するクロックゲーティング、又は電源遮断のための回路を付加する。ステップS45合成部11は、通常の動作合成処理を行う。本発明の第2実施形態によれば、処理量情報ではなく、節電効果情報に基づいて、省電力化対象とする回路ブロックを決定することにより、低消費電力化の効果の精度が、より高い回路を自動的に設計することができる。以上、本発明の実施の形態が添付の図面を参照することにより説明された。但し、本発明は、上述の実施の形態に限定されず、要旨を逸脱しない範囲で当業者により適宜変更され得る。