"薄膜トランジスタおよび配線層を備え、前記薄膜トランジスタは、制御電極と、前記制御電極と対向する半導体層と、光透過性材料からなり、前記半導体層に電気的に接続された第1電極と、前記光透過性材料よりも低抵抗の金属膜を含むと共に、前記半導体層および前記配線層にそれぞれ電気的に接続された第2電極とを備え、前記金属膜の構成材料と前記配線層の少なくとも一部を構成する導電材料とのイオン化傾向の差は、前記光透過性材料と前記導電材料とのイオン化傾向の差よりも小さい表示装置。前記金属膜の構成材料は、前記導電材料と同一である請求項1記載の表示装置。前記第2電極では、前記光透過性材料からなる膜に前記金属膜が積層され、前記配線層では、前記光透過性材料からなる膜に前記導電材料からなる膜が積層されている請求項1記載の表示装置。前記光透過性材料は、ITOIndiumTinOxideであり、前記金属膜は、アルミニウムAl膜である請求項1記載の表示装置。前記半導体層は、酸化物半導体からなる請求項1記載の表示装置。薄膜トランジスタおよび配線層を形成する工程を含み、前記薄膜トランジスタを形成する工程は、制御電極および前記制御電極と対向する半導体層を設ける工程と、光透過性材料からなり、前記半導体層に電気的に接続された第1電極を設ける工程と、前記光透過性材料よりも低抵抗の金属膜を、前記半導体層および前記配線層に電気的に接続させて成膜した後、パターニングして第2電極を形成する工程とを有し、前記金属膜の構成材料と前記配線層の少なくとも一部を構成する導電材料とのイオン化傾向の差は、前記光透過性材料と前記導電材料とのイオン化傾向の差よりも小さい表示装置の製造方法。前記第2電極を形成する工程では、前記光透過性材料からなる膜および前記金属膜を連続してこの順に成膜した後、パターニングする請求項6記載の表示装置の製造方法。前記光透過性材料からなる膜および前記金属膜のパターニングでは、第1レジスト層を前記金属膜上に設けて、前記金属膜のパターニングをした後、前記第1レジスト層上に第2レジスト層を形成して前記光透過性材料からなる膜をパターニングする請求項7記載の表示装置の製造方法。表示装置を備え、前記表示装置は、薄膜トランジスタおよび配線層を備え、前記薄膜トランジスタは、制御電極と、前記制御電極と対向する半導体層と、光透過性材料からなり、前記半導体層に電気的に接続された第1電極と、前記光透過性材料よりも低抵抗の金属膜を含むと共に、前記半導体層および前記配線層にそれぞれ電気的に接続された第2電極とを備え、前記金属膜の構成材料と前記配線層の少なくとも一部を構成する導電材料とのイオン化傾向の差は、前記光透過性材料と前記導電材料とのイオン化傾向の差よりも小さい電子機器。しかしながら、このような低抵抗な金属からなる配線層とITOからなるソースドレイン電極とでは、イオン化傾向が大きく異なる。そのため、ソースドレイン電極を形成する工程において、配線層とソースドレイン電極とが電気的に接続した状態でレジスト剥離液等の薬液に浸されると、よりイオン化傾向の大きい配線Alに腐食電食が生じ、配線の抵抗が不安定になるという問題があった。本技術はかかる問題点に鑑みてなされたもので、その目的は、TFTの電極と配線層との間の電食の発生を抑えて、安定した電気特性を有する表示装置およびその製造、並びに電子機器を提供することにある。本技術による表示装置は、薄膜トランジスタおよび配線層を備え、薄膜トランジスタは、制御電極と、制御電極と対向する半導体層と、光透過性材料からなり、半導体層に電気的に接続された第1電極と、光透過性材料よりも低抵抗の金属膜を含むと共に、半導体層および配線層にそれぞれ電気的に接続された第2電極とを備え、金属膜の構成材料と配線層の少なくとも一部を構成する導電材料とのイオン化傾向の差は、光透過性材料と導電材料とのイオン化傾向の差よりも小さいものである。本技術の電子機器は、この表示装置を備えたものである。本技術による表示装置の製造方法は、薄膜トランジスタおよび配線層を形成する工程を含み、薄膜トランジスタを形成する工程は、制御電極および制御電極と対向する半導体層を設ける工程と、光透過性材料からなり、半導体層に電気的に接続された第1電極を設ける工程と、光透過性材料よりも低抵抗の金属膜を、半導体層および配線層に電気的に接続させて成膜した後、パターニングして第2電極を形成する工程とを有し、金属膜の構成材料と配線層の少なくとも一部を構成する導電材料とのイオン化傾向の差は、光透過性材料と導電材料とのイオン化傾向の差よりも小さいものである。本技術の表示装置電子機器または表示装置の製造方法では、第2電極の金属膜と配線層の導電材料とのイオン化傾向の差が、光透過性材料と導電材料とのイオン化傾向の差よりも小さいので、第2電極を第1電極と同じ構成にした場合に比べ、配線層との間で電食が生じにくくなる。本技術の表示装置およびその製造方法、並びに電子機器では、第2電極が金属膜を有するようにしたので、第2電極と配線層との間の電食の発生を防ぐことが可能となる。よって、安定した電気特性を得ることができる。以下、本技術の実施の形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。1.実施の形態第2電極が金属膜を有する例2.適用例実施の形態図1Aは本開示の一実施の形態に係る表示装置表示装置1の平面構成を表し、図1Bは図1AのB-B線に沿った断面構成の一部を表すものである。表示装置1は、基板11上に、マトリクス状に配設された複数の有機EL素子と、これらの素子を駆動するための各種駆動回路とを備えており、各種駆動回路に接続された複数の配線電源線110,信号線120,走査線130が行方向および列方向に配置されている。この表示装置1は、光透過性の高い透明ディスプレイであり、表示領域の広い部分に亘って光透過性材料からなる第1導電膜16の配線が設けられている。一方、電源線110,信号線120および走査線130は、電気的安定性を確保するため、第1導電膜16に第1導電膜16よりも低抵抗な金属からなる第2導電膜17を積層させた構成を有している。電源線110は電源電圧、信号線120は信号線駆動回路からの画像信号、走査線130は走査線駆動回からの走査信号をそれぞれ供給するためのものである。表示装置1は、薄膜トランジスタとしてトランジスタTr1,Tr2を有し、トランジスタTr1,Tr2の間の領域には保持容量Csが設けられている。トランジスタTr1のソース電極17T第2電極、ゲート電極12T制御電極は、それぞれ信号線120、走査線130に電気的に接続されている。トランンジスタTr1トランンジスタTr1は、ボトムゲート型の構造逆スタガ構造であり、例えば、基板11側からゲート電極12T,ゲート絶縁膜13T,半導体層14T,ドレイン電極16T第1電極およびソース電極17Tをこの順に有している。基板11は、ガラス基板やプラスチックフィルムなどにより構成されている。プラスチック材料としては、例えばPETポリエチレンテレフタレート、PENポリエチレンナフタレートなどが挙げられる。スパッタリング法等により、基板11を加熱することなく半導体層14Tを成膜することが可能であれば、基板11に安価なプラスチックフィルムを用いることも可能である。ゲート電極12Tは、トランジスタTr1にゲート電圧を印加し、このゲート電圧により半導体層14T中のキャリア密度を制御する役割を有するものである。ゲート電極12Tは第3導電膜12からなり、基板11上の選択的な領域に設けられている。第3導電膜12は、例えば白金Pt,チタンTi,ルテニウムRu,モリブデンMo,銅Cu,タングステンW,ニッケルNi,アルミニウムAlおよびタンタルTa等の金属単体または合金からなる。第3導電膜12は、インジウム錫酸化物、インジウム亜鉛酸化物、酸化亜鉛等の透明導電性薄膜であってもよい。ゲート絶縁膜13Tは、ゲート電極12Tと半導体層14Tとの間に、例えば、厚み50nm~1μmの範囲で設けられている。ゲート絶縁膜13Tは、例えばシリコン酸化膜,シリコン窒化膜,シリコン酸窒化膜,ハフニウム酸化膜,アルミニウム酸化膜,アルミニウム窒化膜,タンタル酸化膜,ジルコニウム酸化膜,ハフニウム酸窒化膜,ハフニウムシリコン酸窒化膜アルミニウム酸窒化膜,タンタル酸窒化膜およびジルコニウム酸窒化膜のうちの少なくとも1つを含む絶縁膜により形成される。このゲート絶縁膜13Tは単層構造としてもよく、または2種類以上の積層構造としてしてもよい。ゲート絶縁膜13Tを2種類以上の積層構造とした場合、半導体層14Tとの界面特性を改善したり、外気から半導体層14Tへの不純物の混入を抑制することが可能である。半導体層14Tはゲート絶縁膜13T上に島状に設けられ、ドレイン電極16Tとソース電極17Tとの間のゲート電極12Tに対向する位置にチャネル領域が形成されるようになっている。半導体層14Tは、例えばインジウムIn,ガリウムGa,亜鉛Zn,スズSn,アルミニウムAlおよびチタンTiのうちの少なくとも1種の元素の酸化物を主成分として含む酸化物半導体により構成されている。具体的には、酸化亜鉛を主成分とする透明な酸化物半導体、例えば酸化インジウムガリウム亜鉛IGZO,酸化亜鉛,アルミニウムドープ酸化亜鉛AZOまたはガリウムドープ酸化亜鉛GZO等である。半導体層14の厚みは、製造工程でのアニールによる酸素供給効率を考慮すると、例えば5nm~100nmであることが好ましい。半導体層14Tは非晶質状態であっても、結晶状態であってもよいが、結晶状態であればエッチング溶液に対する耐性が高くなり、デバイス構造形成への応用が容易となる。半導体層14Tは酸化物半導体材料に限らず、他の材料により形成されていてもよい。チャネル保護層15Tは、半導体層14T上に設けられ、ドレイン電極16Tおよびソース電極17Tの形成時にチャネル半導体層14Tの損傷を防止するものである。チャネル保護層15Tは、例えば、シリコン酸化膜またはシリコン窒化膜により構成されている。ドレイン電極16Tおよびソース電極17Tは、互いに離間して半導体層14Tおよびチャネル保護膜15T上に設けられ、半導体層14Tに電気的に接続されている。ドレイン電極16Tは、第1導電膜16により構成されている。第1導電膜16は、例えばインジウムInまたは亜鉛Znを主成分とした光透過性の酸化物であり、具体的には、ITO、インジウム亜鉛酸化物、酸化亜鉛等の酸化物透明導電膜である。ソース電極17Tは、透明電極層16TAに低抵抗電極層17TA金属膜が積層されたものである。透明電極層16TA、低抵抗電極層17TAは、それぞれ第1導電膜16、第2導電膜17により構成されている。第2導電膜17は、低抵抗な金属膜、例えば、アルミニウムAl膜または、その合金膜などである。透明電極層16TAおよび低抵抗電極層17TAは、互いに略同じ面積を有し、平面視で同じ位置に設けられている。即ち、透明電極層16TAは低抵抗電極層17TAに覆われ、ソース電極17Tの表面には、透明電極層16TAが露出していない。詳細は後述するが、本実施の形態では、ソース電極17Tがその表面に低抵抗電極層17TAを有しており、これにより、信号線120配線層17Wとの間の電食の発生が抑えられるようになっている。透明電極層16TAと低抵抗電極層17TAとの間には、例えば、モリブデンMoやチタンTiなどからなる界面層図示せずを設けて、これらの間の導電性を高めるようにしてもよい。また、低抵抗電極層17TAの上層にもモリブデン,チタンまたはこれらの窒化膜からなる保護層を設けると、電食の発生をより確実に防ぐことができ、更に、ソース電極17Tの表面の酸化を防止することも可能となる。ソース電極17Tは、例えば、半導体層14T側から、厚み5nm~300nmの透明電極層16、厚み100nmの界面層、厚み500nmの低抵抗電極層17TAおよび厚み50nmの保護層をこの順に有するものである。ソース電極17Tは、低抵抗電極層17TAのみにより構成されていてもよいが、低抵抗電極層17TAが、透明電極層16TAを間にして半導体層14上に設けられていることにより、安定したトランンジスタ特性を得ることができる。半導体層14Tの構成材料である酸化物半導体は、大気中の酸素,水素または水などと反応することにより、その特性が大きく変動することが知られている。例えば、図2に示したように、3日間、大気中に置くだけでも破線から実線のように、トランジスタ特性が変化する。このようなトランンジスタ特性の変化を防止するために、トランジスタの表面をシリコン酸化膜,シリコン窒化膜または酸化アルミニウムなどで覆い、保護する方法が提案されている。しかしながら、酸化物半導体半導体層は、大気とだけでなく、ドレイン電極およびソース電極とも接するため、こちらの接触面での酸化還元反応も特性に影響を与える。従って、ドレイン電極とソース電極とを互いに異なる構成にすることで、トランジスタ特性が不安定になる虞がある。本実施の形態のトランンジスタTr1では、ドレイン電極16Tおよびソース電極17Tの構成が互いに異なっているが、半導体層14Tには、共に第1導電膜16ドレイン電極16T,透明電極層16TAが接している。これにより、第1導電膜16酸化物透明導電膜から半導体層14Tに酸素が十分に供給され、安定したトランジスタ特性が得られる。図3は、半導体層14Tと低抵抗電極層17TAとを直接接続した場合破線および透明電極層16TAを介して接続した場合実線のトランジスタ特性を表すものである。透明電極層16TAを間に設けると、電流をオンした際の立ち上がりが急峻であるのに対し、低抵抗電極層17TAを半導体層14Tに直接接続すると立ち上がりが鈍くなり、スイッチング特性が低下する。即ち、ソース電極17Tが、透明電極層16TAと低抵抗電極層17TAとの積層構造を有することにより、良好なトランジスタ特性を得ることができる。配線層17W配線層17W信号線120は配線レイアウトに応じて、基板11の選択された領域に配置されており、基板11側から透明配線層16WAおよび低抵抗配線層17WAが積層された構成を有している。透明配線層16WA、低抵抗配線層17WAは、それぞれ第1導電膜16、第2導電膜17からなる。低抵抗配線層17WAにより、信号線120の抵抗が安定し、良好な電気特性が得られる。なお、本技術の配線層の少なくとも一部を構成する導電材料は、第2導電膜17の構成材料に対応するものである。保持容量Cs保持容量Csは、映像信号に対応する電荷を保持する容量素子であり、基板11側から順に、下部電極12C、容量絶縁膜13Cおよび上部電極16Cを有している。下部電極12Cおよび上部電極16Cは、それぞれ第3導電膜12、第1導電膜16からなる。下部電極12CはトランンジスタTr1ゲート電極12Tとは分離して選択的な領域に設けられている。この表示装置1は、例えば次のようにして製造することができる。図4,図5,図6および図7は、表示装置1の製造方法を工程順に表したものである。まず基板11の全面に例えばスパッタリング法やCVDChemicalVaporDeposition;化学気相成長法を用いて、上述の材料からなる第3導電膜12を成膜した後、フォトリソグラフィによるパターニングを施してトランンジスタTr1のゲート電極12Tおよび保持容量Csの下部電極12Cを形成する図4A。次いで、図4Bに示したように、基板11,ゲート電極12Tおよび下部電極12Cの全面に、例えばプラズマCVD法によりシリコン窒化膜およびシリコン酸化膜の積層膜よりなる絶縁膜13を成膜する。具体的には、例えば原料ガスとしてシラン,アンモニアNH3および窒素N2等のガスを用いてシリコン窒化膜を成膜した後、例えば原料ガスとしてシランおよび一酸化二窒素等を含むガスを用いてシリコン酸化膜を成膜することにより絶縁膜13とする。あるいは、プラズマCVD法に代え、スパッタリング法により、シリコン窒化膜,シリコン酸化膜,酸化アルミニウム膜または窒化アルミニウム膜よりなる絶縁膜13を成膜するようにしてもよい。スパッタリング法は、ターゲットとしてシリコンを用い、スパッタリングの放電雰囲気中に酸素,水蒸気,窒素等を流して反応性プラズマスパッタリングとすることでシリコン酸化膜あるいはシリコン窒化膜等を形成する方法である。絶縁膜13により、ゲート絶縁膜13Tおよび容量絶縁膜13Cが形成される。絶縁膜13を成膜した後、図4Cに示したように、例えばDCDirectCurrent直流スパッタリング法により、絶縁膜13の上に例えばIGZOよりなる半導体膜14を形成する。DCスパッタリング法では、IGZOのセラミックをターゲットとし、アルゴンArと酸素との混合ガスによるプラズマ放電を行う。アルゴンおよび酸素は、真空容器内を真空度が1×104Pa以下になるまで排気した後、導入する。また、例えば、酸化亜鉛のセラミックをターゲットとしたRFRadioFrequency;高周波スパッタリング法により酸化亜鉛からなる半導体膜14を形成することも可能である。酸化亜鉛からなる半導体膜14は、亜鉛の金属ターゲットを用いてアルゴンおよび酸素を含むガス雰囲気中でDC電源を用いたスパッタリング法によっても形成することができる。アルゴンおよび酸素の流量比を変化させることで、トランンジスタTr1における半導体層14T中のキャリア濃度を制御することができる。半導体膜14を設けた後、図5Aに示したように、シリコン酸化膜またはシリコン窒化膜からなる保護膜15を成膜する。次いで、この保護膜15をフォトリソグラフィおよびエッチングによりパターニングして図5B、チャネル保護層15Tを形成する。チャネル保護層15Tを形成した後、絶縁膜13にはゲート電極12Tとコンタクトをとるためのパターニングを行っておく。続いて、図5Cに示したように、半導体膜14をパターニングして半導体層14Tを形成する。半導体膜14のパターニングは、保護膜15と同様にフォトリソグラフィおよびエッチングにより行う。酸化物半導体膜は、酸アルカリ液に容易に溶解するため、一般的にはウェットエッチングを用いるが、ドライエッチングを行うようにしてもよい。半導体層14Tを結晶性酸化物半導体とする場合には、結晶状態の半導体膜14を成膜してもよいが、非晶質状態の半導体膜14を形成して上記のようにパターニングした後、例えばバッチ炉での熱処理等により結晶化アニール処理を施すようにしてもよい。結晶性材料としては、例えば酸化亜鉛,インジウム,ガリウム,ジルコニウムおよびスズ等からなり、このうちのインジウムまたはスズの比率を高くしたものを使用すればよい。半導体層14Tを設けた後、図6Aに示したように、例えば、スパッタリング法により、ITOからなる第1導電膜16を基板11,ゲート絶縁膜13T,容量絶縁膜13C,半導体層14Tおよびチャネル保護膜15Tの全面に成膜する。次いで、図6Bに示したように、第1導電膜16の全面に例えば、アルミニウム膜の第2導電膜17を成膜する。第2導電膜17を設けた後、この第2導電膜17上に第1レジスト層21を形成して図6C、フォトリソグラフィおよびエッチングにより、第2導電膜17からソース電極17T,配線層17Wの一部となる低抵抗電極層17TA,低抵抗配線層17WAを形成する図7A。第2導電膜17のエッチングは、例えば、リン酸、硝酸および酢酸を含む混合液によるウェットエッチングまたは、塩素系ガスやフロロカーボン系のガスを用いたドライエッチングにより行う。第2導電膜17のオーバーエッチングにより、ソース電極17Tおよび配線層17Wの表面に第1導電膜16が露出すると、エッチングが高速化する。これを防ぐため、第1導電膜16と第2導電膜17との間に例えばモリブデン膜またはチタン膜を100nm以上の膜厚で設けておくことが好ましい。あるいは、チャネル保護膜15Tの削れ量が50nm以下となるようにエッチングを行うようにしてもよい。第2導電膜17をパターニングした後、第2レジスト層22を設け図7B、第1導電膜16からドレイン電極16T、透明電極層16TAソース電極17T、透明配線層16WA配線層17Wおよび上部電極16Cを形成する図7C。第1導電膜16のパターニングをした後、第1レジスト層21および第2レジスト層22を除去して、図1に示したトランンジスタTr1、配線層17Wおよび容量素子Csが完成する。以上のようにしてトランンジスタTr1、配線層17Wおよび容量素子Csを含む駆動回路を形成した後、更に有機EL素子を形成して表示装置1を製造する。本実施の形態では、上記のように第2導電膜17により低抵抗電極層17TAおよび低抵抗配線層17WAを形成しておくことにより、ソース電極17Tと配線層17Wとの間の電食の発生が抑えられる。以下、これについて比較例を用いつつ説明する。図8は、比較例に係る表示装置表示装置100の製造方法を工程順に表すものである。この表示装置100では、図8Aに示したように、第2導電膜17からは、配線層17Wの低抵抗配線層17WAのみが形成され、ソース電極116TAには低抵抗電極層が設けられていない。第2導電膜17から低抵抗配線層17Wを形成した後、第1導電膜16のパターニングによりドレイン電極116T,ソース電極116TA,透明配線層16WAおよび上部電極16Cを形成する図8B。続いて、図8Cに示したように、第2導電膜17および第1導電膜16のパターニングに使用した、第1レジスト層121および第2レジスト層122をレジスト剥離液により除去する。このとき、表示装置100では、ソース電極116TAに低抵抗電極層が設けられていないため、電気的に接続されているソース電極116TAと配線層17Wとの間で電食が発生する虞がある。この電食は、イオンの存在するレジスト剥離液中に、電気的に接続された状態で、イオン化傾向の大きく異なるソース電極116TAと配線層17Wの表面の低抵抗配線層17WAとが存在することにより、よりイオン化傾向の大きい低抵抗配線層17WAが溶けだし、腐食するものである。図9に、各種金属のイオン化傾向を表す。第1導電膜16および第2導電膜17が、例えば、それぞれITO膜、アルミニウム膜であれば、インジウム、アルミニウムの標準酸化還元電位は、-0.3382V、-1.676Vであるから、これらのイオン化傾向は大きく異なり、よりイオン化傾向の大きなアルミニウム膜が溶けだす。この配線層17Wの腐食により、抵抗が不安定になり、表示装置100の電気特性は低下する。これに対し、本実施の形態の表示装置1では、図7Aに示したように、第2導電膜17から、低抵抗配線層17WAに加えて、ソース電極17Tの低抵抗電極層17TAを形成する。これにより、第1レジスト層21および第2レジスト層22を除去する際に、レジスト剥離液に配線層17Wとソース電極17Tとが浸かっても、低抵抗配線層17WAおよび低抵抗電極層17TAの構成材料が同一第2導電膜17であるため、イオン化傾向の差がなく、電食は発生しない。換言すれば、ソース電極17Tの表面に低抵抗電極層17TAが設けられているため、低抵抗配線層17WAとイオン化傾向の大きく異なる透明電極層16TAがレジスト剥離液にさらされることがない。よって、低抵抗電極層17TAにより、電食の発生を防ぎ、安定した電気的特性を得ることが可能となる。本実施の形態では、低抵抗配線層17WAおよび低抵抗電極層17TAが同一の導電膜第2導電膜17により構成されている例を示したが、互いにイオン化傾向が近いものであれば、別々の導電膜により構成するようにしてもよい。透明電極層16TAおよび低抵抗電極層17TAは、第1導電膜16の成膜およびパターニング、第2導電膜17の成膜およびパターニングをこの順に行って形成することも可能である。しかしながら、この方法で透明電極層16TAおよび低抵抗電極層17TAを形成すると、半導体層14Tが2度、エッチングのプラズマに曝されることになるため、トランジスタ特性が低下する虞がある。図10に示したように、半導体層14Tがエッチングのプラズマに曝された回数が多いほど、スイッチング特性は低下し、その立ち上がりが鈍くなる。図10の実線および破線は、それぞれプラズマに1度および2度曝された半導体層14Tのトランジスタ特性を表している。よって、図6Aおよび図6Bに示したように、べた膜状の第1導電膜16および第2導電膜17をこの順に成膜した後、第2導電膜17、第1導電膜16のパターニングをそれぞれ行う図7Aおよび図7Cことが好ましい。第2導電膜17のエッチングの際には、第2導電膜17により半導体層14Tが保護され、その劣化が抑えられるためである。また、第2導電膜17のパターニングに使用した第1レジスト層21図7Aを除去した後、第2レジスト層22を設けることも可能である。しかしながら、この場合には、第1レジスト層21を除去するためのレジスト剥離液に、べた膜状の第1導電膜16と低抵抗電極層17TAおよび低抵抗配線層17WAの側面とが浸るため、低抵抗配線層17WAが腐食して、電気抵抗が上昇する虞がある。このため、第1レジスト層21を除去せずに、第2レジスト層22を設けることが好ましい。この表示装置1では、各有機EL素子に対して走査線130からトランジスタTr1のゲート電極12Tを介して走査信号が供給されると共に、信号線120配線層17Wからの画像信号がトランジスタTr1のソース電極17Tを介して保持容量Csに保持される。すなわち、この保持容量Csに保持された信号に応じてトランジスタTr2がオンオフ制御され、これにより、有機EL素子に駆動電流が注入される。トランジスタTr1,Tr2では、ゲート電極にしきい値電圧以上の電圧ゲート電圧が印加されると、ソース電極とドレイン電極との間の半導体層のチャネル領域中に電流ドレイン電流が生じ、上述のように駆動を行う。ここでは、ソース電極17Tの表面に、配線層17Wの低抵抗配線層17WAと同一の導電膜第2導電膜17からなる低抵抗電極層17TAが設けられているため、製造時におけるソース電極17Tと配線層17Wとの間の電食の発生が抑えられる。よって、表示装置1の電気的特性は安定する。このように本実施の形態の表示装置1では、ソース電極17Tに低抵抗電極層17TAを設けるようにしたので、ソース電極17Tと配線層17Wとの間の電食を防いで安定した電気的特性を得ることができる。なお、低抵抗電極層17TAと低抵抗配線層17WAは、同一の導電膜により構成されていることが好ましいが、互いに異なるものであっても、これらのイオン化傾向の差が透明電極層16TAと低抵抗配線層17WAとの差よりも近いものであれば、電食の発生を抑えることが可能である。このような表示装置1は、例えば次の適用例1~5に示した電子機器に搭載することができる。<適用例1>図11は、テレビジョン装置の外観を表したものである。このテレビジョン装置は、例えば、フロントパネル310およびフィルターガラス320を含む映像表示画面部300を有している。<適用例2>図12は、デジタルスチルカメラの外観を表したものである。このデジタルスチルカメラは、例えば、フラッシュ用の発光部410、表示部420、メニュースイッチ430およびシャッターボタン440を有している。<適用例3>図13は、ノート型パーソナルコンピュータの外観を表したものである。このノート型パーソナルコンピュータは、例えば、本体510,文字等の入力操作のためのキーボード520および画像を表示する表示部530を有している。<適用例4>図14は、ビデオカメラの外観を表したものである。このビデオカメラは、例えば、本体部610,この本体部610の前方側面に設けられた被写体撮影用のレンズ620,撮影時のスタート/ストップスイッチ630および表示部640を有している。<適用例5>図15は、携帯電話機の外観を表したものである。この携帯電話機は、例えば、上側筐体710と下側筐体720とを連結部ヒンジ部730で連結したものであり、ディスプレイ740,サブディスプレイ750,ピクチャーライト760およびカメラ770を有している。以上、実施の形態を挙げて本技術を説明したが、本技術は上記実施の形態に限定されず、種々の変形が可能である。例えば、上記実施の形態において説明した各層の材料および厚み、または成膜方法および成膜条件などは限定されるものではなく、他の材料および厚みとしてもよく、または他の成膜方法および成膜条件としてもよい。また、上記実施の形態では、トランンジスタTr1のソース電極17Tが配線層17Wに接続されている場合について説明したが、ドレイン電極が接続されていてもよい。更に、トランジスタTr1が、ボトムゲート型構造である場合について説明したが、トップゲート型構造のトランジスタであっても適用可能である。加えて、上記実施の形態では、本技術の配線層およびトランンジスタが信号線120およびトランンジスタTr1である場合について説明したが、他の配線層およびトランジスタにも適用できる。また、更に、本技術は、有機EL表示装置のほか、液晶表示装置、無機エレクトロルミネッセンス表示装置、またはエレクトロデポジション型もしくはエレクトロクロミック型の表示装置などの他の表示装置にも適用可能である。なお、本技術は以下のような構成をとることも可能である。1薄膜トランジスタおよび配線層を備え、前記薄膜トランジスタは、制御電極と、前記制御電極と対向する半導体層と、光透過性材料からなり、前記半導体層に電気的に接続された第1電極と、前記光透過性材料よりも低抵抗の金属膜を含むと共に、前記半導体層および前記配線層にそれぞれ電気的に接続された第2電極とを備え、前記金属膜の構成材料と前記配線層の少なくとも一部を構成する導電材料とのイオン化傾向の差は、前記光透過性材料と前記導電材料とのイオン化傾向の差よりも小さい表示装置。2前記金属膜の構成材料は、前記導電材料と同一である前記1記載の表示装置。3前記第2電極では、前記光透過性材料からなる膜に前記金属膜が積層され、前記配線層では、前記光透過性材料からなる膜に前記導電材料からなる膜が積層されている前記1または2記載の表示装置。4前記光透過性材料は、ITOIndiumTinOxideであり、前記金属膜は、アルミニウムAl膜である前記1乃至3のうちいずれか1つに記載の表示装置。5前記半導体層は、酸化物半導体からなる前記1乃至4のうちいずれか1つに記載の表示装置。6薄膜トランジスタおよび配線層を形成する工程を含み、前記薄膜トランジスタを形成する工程は、制御電極および前記制御電極と対向する半導体膜を設ける工程と、光透過性材料からなり、前記半導体膜に電気的に接続された第1電極を設ける工程と、前記光透過性材料よりも低抵抗の金属膜を、前記半導体膜および前記配線層に電気的に接続させて成膜した後、パターニングして第2電極を形成する工程とを有し、前記金属膜の構成材料と前記配線層の少なくとも一部を構成する導電材料とのイオン化傾向の差は、前記光透過性材料と前記導電材料とのイオン化傾向の差よりも小さい表示装置の製造方法。7前記第2電極を形成する工程では、前記光透過性材料からなる膜および前記金属膜を連続してこの順に成膜した後、パターニングする前記6記載の表示装置の製造方法。8前記光透過性材料からなる膜および前記金属膜のパターニングでは、第1レジスト層を前記金属膜上に設けて、前記金属膜のパターニングをした後、前記第1レジスト層上に第2レジスト層を形成して前記光透過性材料からなる膜をパターニングする前記7記載の表示装置の製造方法。9表示装置を備え、前記表示装置は、薄膜トランジスタおよび配線層を備え、前記薄膜トランジスタは、制御電極と、前記制御電極と対向する半導体層と、光透過性材料からなり、前記半導体層に電気的に接続された第1電極と、前記光透過性材料よりも低抵抗の金属膜を有し、前記半導体層および前記配線層に電気的に接続された第2電極とを含み、前記金属膜の構成材料と前記配線層の少なくとも一部を構成する導電材料とのイオン化傾向の差は、前記光透過性材料と前記導電材料とのイオン化傾向の差よりも小さい電子機器。"