m行n列m、nは、2以上の自然数に配設された複数の画素と、前記複数の画素のうち1行目に配設されたn個の画素に電気的に接続された第1の走査線、乃至、前記複数の画素のうちm行目に配設されたn個の画素に電気的に接続された第mの走査線と、前記複数の画素のうち1列目に配設されたm個の画素に電気的に接続された第1の信号線、乃至、前記複数の画素のうちn列目に配設されたm個の画素に電気的に接続された第nの信号線と、前記第1の走査線乃至前記第mの走査線に電気的に接続された走査線駆動回路と、前記第1の信号線乃至前記第nの信号線に電気的に接続された信号線駆動回路と、を有し、前記走査線駆動回路は、スタートパルスをきっかけとしてシフト期間毎にシフトパルスを順次シフトする第1のパルス出力回路乃至第mのパルス出力回路を有し、前記第Aのパルス出力回路Aは、m/2以下の自然数は、第Aのシフト期間に渡って前記第A1のパルス出力回路に対してシフトパルスを出力する第1の出力端子と、前記第Aのシフト期間と重畳する期間を有する第Aの走査線選択期間において前記第Aの走査線に対して選択信号を出力する第2の出力端子と、を有し、前記第ABのパルス出力回路Bは、m/2以下の自然数は、前記第Aのシフト期間に渡って前記第AB1のパルス出力回路に対してシフトパルスを出力する第1の出力端子と、前記第Aのシフト期間と重畳する期間及び前記第Aの走査線選択期間と重畳しない期間を有する第ABの走査線選択期間において前記第ABの走査線に対して選択信号を出力する第2の出力端子と、を有し、前記信号線駆動回路は、前記第Aのシフト期間及び前記第Aの走査線選択期間が重畳する期間においてA行目に配設された画素用画像信号を前記第1の信号線乃至前記第nの信号線に供給し、且つ前記第ABの走査線選択期間のうち前記第Aのシフト期間及び前記第Aの走査線選択期間が重畳しない期間においてAB行目に配設された画素用画像信号を前記第1の信号線乃至前記第nの信号線に供給する液晶表示装置。m行n列m、nは、2以上の自然数に配設された複数の画素を有する画素部に対して異なる色を呈する光を発光する複数の光源が順次点灯し、且つ前記画素毎にそれぞれの色を呈する光の透過を制御することで前記画素部において画像を形成する液晶表示装置の駆動方法であって、連続して設けられた、1行目に配設された画素に対して画像信号を供給し次いでA1行目Aは、m/2以下の自然数に配設された画素に対して画像信号を供給する第1のシフト期間、乃至、A行目に配設された画素に対して画像信号を供給し次いで2A行目に配設された画素に対して画像信号を供給する第Aのシフト期間内において、前記第Bのシフト期間Bは、A未満の自然数後に1行目乃至B行目用光源及びA1行目乃至AB行目用光源を点灯させる液晶表示装置の駆動方法。汎用されている液晶表示装置では、各画素が、画像信号の入力を制御するトランジスタ、画像信号に応じた電圧が印加されることで配向が制御される液晶素子、及び液晶素子に印加される電圧を保持するための容量素子によって構成されることが多い。これに対し、特許文献1で開示される液晶表示装置では、上述した液晶表示装置の各画素の構成に加えて、電荷の移動を制御するトランジスタが必要になる。また、該トランジスタのスイッチングを制御するための信号線も別途必要になる。そのため、特許文献1で開示される液晶表示装置では、従来の液晶表示装置と比較して画素構成が煩雑化するという問題がある。そこで、本発明の一態様は、画像信号の書き込みと、フィールドシーケンシャル方式による表示とを並行して行うことが可能な液晶表示装置を、簡便な画素構成によって実現することを目的とする。上述した目的は、簡便な画素構成を有する液晶表示装置において、特定の行に配設された画素に対する画像信号の書き込みに続いて該特定の行に隣接する行に配設された画素に対して画像信号の書き込みを行うのではなく、当該特定の行に配設された画素に対する画像信号の書き込みに続いて当該特定の行から隔離された行に配設された画素に対する画像信号の書き込みを行うことによって達成することが可能である。すなわち、本発明の一態様は、m行n列m、nは、2以上の自然数に配設された複数の画素と、複数の画素のうち1行目に配設されたn個の画素に電気的に接続された第1の走査線、乃至、複数の画素のうちm行目に配設されたn個の画素に電気的に接続された第mの走査線と、複数の画素のうち1列目に配設されたm個の画素に電気的に接続された第1の信号線、乃至、複数の画素のうちn列目に配設されたm個の画素に電気的に接続された第nの信号線と、第1の走査線乃至第mの走査線に電気的に接続された走査線駆動回路と、第1の信号線乃至第nの信号線に電気的に接続された信号線駆動回路と、を有し、走査線駆動回路は、スタートパルスをきっかけとしてシフト期間毎にシフトパルスを順次シフトする第1のパルス出力回路乃至第mのパルス出力回路を有し、第Aのパルス出力回路Aは、m/2以下の自然数は、第Aのシフト期間に渡って第A1のパルス出力回路に対してシフトパルスを出力する第1の出力端子と、第Aのシフト期間と重畳する期間を有する第Aの走査線選択期間において第Aの走査線に対して選択信号を出力する第2の出力端子と、を有し、第ABのパルス出力回路Bは、m/2以下の自然数は、第Aのシフト期間に渡って第AB1のパルス出力回路に対してシフトパルスを出力する第1の出力端子と、第Aのシフト期間と重畳する期間及び第Aの走査線選択期間と重畳しない期間を有する第ABの走査線選択期間において第ABの走査線に対して選択信号を出力する第2の出力端子と、を有し、信号線駆動回路は、第Aのシフト期間及び第Aの走査線選択期間が重畳する期間においてA行目に配設された画素用画像信号を第1の信号線乃至第nの信号線に供給し、且つ第ABの走査線選択期間のうち第Aのシフト期間及び第Aの走査線選択期間が重畳しない期間においてAB行目に配設された画素用画像信号を第1の信号線乃至第nの信号線に供給する液晶表示装置である。また、本発明の一態様は、m行n列m、nは、2以上の自然数に配設された複数の画素を有する画素部に対して異なる色を呈する光を発光する複数の光源が順次点灯し、且つ画素毎にそれぞれの色を呈する光の透過を制御することで画素部において画像を形成する液晶表示装置の駆動方法であって、連続して設けられた、1行目に配設された画素に対して画像信号を供給し次いでA1行目Aは、m/2以下の自然数に配設された画素に対して画像信号を供給する第1のシフト期間、乃至、A行目に配設された画素に対して画像信号を供給し次いで2A行目に配設された画素に対して画像信号を供給する第Aのシフト期間内において、第Bのシフト期間Bは、A未満の自然数後に1行目乃至B行目用光源及びA1行目乃至AB行目用光源を点灯させる液晶表示装置の駆動方法である。本発明の一態様の液晶表示装置は、特定の行に配設された画素に対する画像信号の書き込みに続いて該特定の行から隔離された行に配設された画素に対する画像信号の書き込みを行うことが可能である。そのため、当該液晶表示装置においては、画素部全面において画像信号の書き込み及びバックライトの点灯を順次行うのではなく、画素部の特定の領域毎に画像信号の書き込み及びバックライトの点灯を順次行うことが可能である。これにより、当該液晶表示装置における画像信号の書き込み及びバックライトの点灯を並行して行うことが可能である。以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、本発明の趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下において述べる液晶表示装置は、様々な液晶モードの液晶表示装置に対して適用することが可能である。具体的には、以下に述べる液晶表示装置として、TNTwistedNematic型、VAVerticalAlignment型、OCBOpticallyCompensatedBirefringence型、IPSIn-PlaneSwitching型、MVAMulti-domainVerticalAlignment型などを適用することが可能である。また、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、カイラル剤や紫外線硬化樹脂を添加して温度範囲を改善する。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が10μsec.以上100μsec.以下と短く、光学的等方性であるため配向処理が不要であり、視野角依存性が小さいため好ましい。まず、本発明の一態様の液晶表示装置について図1~図8、図10、及び図11を参照して説明する。<液晶表示装置の構成例>図1Aは、液晶表示装置の構成例を示す図である。図1Aに示す液晶表示装置は、画素部10と、走査線駆動回路11と、信号線駆動回路12と、各々が平行又は略平行に配設され、且つ走査線駆動回路11によって電位が制御されるm本の走査線13と、各々が平行又は略平行に配設され、且つ信号線駆動回路12によって電位が制御される、n本の信号線14と、を有する。さらに、画素部10は、3つの領域領域101~領域103に分割され、領域毎にマトリクス状に配設された複数の画素を有する。なお、各走査線13は、画素部10においてm行n列に配設された複数の画素のうち、いずれかの行に配設されたn個の画素に電気的に接続される。また、各信号線14は、m行n列に配設された複数の画素のうち、いずれかの列に配設されたm個の画素に電気的に接続される。図1Bは、図1Aに示す液晶表示装置が有する画素15の回路図の一例を示す図である。図1Bに示す画素15は、ゲートが走査線13に電気的に接続され、ソース及びドレインの一方が信号線14に電気的に接続されたトランジスタ16と、一方の電極がトランジスタ16のソース及びドレインの他方に電気的に接続され、他方の電極が容量電位を供給する配線容量線ともいうに電気的に接続された容量素子17と、一方の電極画素電極ともいうがトランジスタ16のソース及びドレインの他方及び容量素子17の一方の電極に電気的に接続され、他方の電極対向電極ともいうが対向電位を供給する配線に電気的に接続された液晶素子18と、を有する。なお、トランジスタ16は、nチャネル型のトランジスタである。また、容量電位と対向電位を同一の電位とすることが可能である。<走査線駆動回路11の構成例>図2Aは、図1Aに示す液晶表示装置が有する走査線駆動回路11の構成例を示す図である。図2Aに示す走査線駆動回路11は、第1の走査線駆動回路用クロック信号GCK1を供給する配線乃至第4の走査線駆動回路用クロック信号GCK4を供給する配線と、第1のパルス幅制御信号PWC1を供給する配線乃至第6のパルス幅制御信号PWC6を供給する配線と、1行目に配設された走査線13に電気的に接続された第1のパルス出力回路20_1、乃至、m行目に配設された走査線13に電気的に接続された第mのパルス出力回路20_mと、を有する。なお、ここでは、第1のパルス出力回路20_1~第kのパルス出力回路20_kkは、m/2未満の4の倍数が、領域101に配設された走査線13に電気的に接続され、第k1のパルス出力回路20_k1~第2kのパルス出力回路20_2kが、領域102に配設された走査線13に電気的に接続され、第2k1のパルス出力回路20_2k1~第mのパルス出力回路20_mが領域103に配設された走査線13に電気的に接続されることとする。また、第1のパルス出力回路20_1乃至第mのパルス出力回路20_mは、第1のパルス出力回路20_1に入力される走査線駆動回路用スタートパルスGSPをきっかけとしてシフト期間毎にシフトパルスを順次シフトする機能を有する。さらに、第1のパルス出力回路20_1乃至第mのパルス出力回路20_mにおいて複数のシフトパルスのシフトを並行して行うことが可能である。すなわち、第1のパルス出力回路20_1乃至第mのパルス出力回路20_mにおいてシフトパルスのシフトが行われている期間内であっても、第1のパルス出力回路20_1に走査線駆動回路用スタートパルスGSPを入力することが可能である。図2Bは、上記信号の具体的な波形の一例を示す図である。図2Bに示す第1の走査線駆動回路用クロック信号GCK1は、周期的にハイレベルの電位高電源電位Vddとロウレベルの電位低電源電位Vssを繰り返す、デューティー比が1/4の信号である。また、第2の走査線駆動回路用クロック信号GCK2は、第1の走査線駆動回路用クロック信号GCK1から1/4周期位相がずれた信号であり、第3の走査線駆動回路用クロック信号GCK3は、第1の走査線駆動回路用クロック信号GCK1から1/2周期位相がずれた信号であり、第4の走査線駆動回路用クロック信号GCK4は、第1の走査線駆動回路用クロック信号GCK1から3/4周期位相がずれた信号である。第1のパルス幅制御信号PWC1は、周期的にハイレベルの電位高電源電位Vddとロウレベルの電位低電源電位Vssを繰り返す、デューティー比が1/3の信号である。また、第2のパルス幅制御信号PWC2は、第1のパルス幅制御信号PWC1から1/6周期位相がずれた信号であり、第3のパルス幅制御信号PWC3は、第1のパルス幅制御信号PWC1から1/3周期位相がずれた信号であり、第4のパルス幅制御信号PWC4は、第1のパルス幅制御信号PWC1から1/2周期位相がずれた信号であり、第5のパルス幅制御信号PWC5は、第1のパルス幅制御信号PWC1から2/3周期位相がずれた信号であり、第6のパルス幅制御信号PWC6は、第1のパルス幅制御信号PWC1から5/6周期位相がずれた信号である。なお、ここでは、第1の走査線駆動回路用クロック信号GCK1乃至第4の走査線駆動回路用クロック信号GCK4のパルス幅と第1のパルス幅制御信号PWC1乃至第6のパルス幅制御信号PWC6のパルス幅の比は、3:2とする。上述した液晶表示装置においては、第1のパルス出力回路20_1乃至第mのパルス出力回路20_mとして、同一の構成を有する回路を適用することができる。ただし、パルス出力回路が有する複数の端子の電気的な接続関係は、パルス出力回路毎に異なる。具体的な接続関係について図2A、Cを参照して説明する。第1のパルス出力回路20_1乃至第mのパルス出力回路20_mのそれぞれは、端子21~端子27を有する。なお、端子21~端子24及び端子26は入力端子であり、端子25及び端子27は出力端子である。まず、端子21について述べる。第1のパルス出力回路20_1の端子21は、走査線駆動回路用スタートパルスGSPを供給する配線に電気的に接続され、第2のパルス出力回路20_2~第mのパルス出力回路20_mの端子21は、前段のパルス出力回路の端子27に電気的に接続される。次いで、端子22について述べる。第4a-3のパルス出力回路aは、m/4以下の自然数の端子22は、第1の走査線駆動回路用クロック信号GCK1を供給する配線に電気的に接続され、第4a-2のパルス出力回路の端子22は、第2の走査線駆動回路用クロック信号GCK2を供給する配線に電気的に接続され、第4a-1のパルス出力回路の端子22は、第3の走査線駆動回路用クロック信号GCK3を供給する配線に電気的に接続され、第4aのパルス出力回路の端子22は、第4の走査線駆動回路用クロック信号GCK4を供給する配線に電気的に接続される。次いで、端子23について述べる。第4a-3のパルス出力回路の端子23は、第2の走査線駆動回路用クロック信号GCK2を供給する配線に電気的に接続され、第4a-2のパルス出力回路の端子23は、第3の走査線駆動回路用クロック信号GCK3を供給する配線に電気的に接続され、第4a-1のパルス出力回路の端子23は、第4の走査線駆動回路用クロック信号GCK4を供給する配線に電気的に接続され、第4aのパルス出力回路の端子23は、第1の走査線駆動回路用クロック信号GCK1を供給する配線に電気的に接続される。次いで、端子24について述べる。第2b-1のパルス出力回路bは、k/2以下の自然数の端子24は、第1のパルス幅制御信号PWC1を供給する配線に電気的に接続され、第2bのパルス出力回路の端子24は、第4のパルス幅制御信号PWC4を供給する配線に電気的に接続され、第2c-1のパルス出力回路cは、k/21以上k以下の自然数の端子24は、第2のパルス幅制御信号PWC2を供給する配線に電気的に接続され、第2cのパルス出力回路の端子24は、第5のパルス幅制御信号PWC5を供給する配線に電気的に接続され、第2d-1のパルス出力回路dは、k1以上m/2以下の自然数の端子24は、第3のパルス幅制御信号PWC3を供給する配線に電気的に接続され、第2dのパルス出力回路の端子24は、第6のパルス幅制御信号PWC6を供給する配線に電気的に接続される。次いで、端子25について述べる。第xのパルス出力回路xは、m以下の自然数の端子25は、x行目に配設された走査線13に電気的に接続される。次いで、端子26について述べる。第yのパルス出力回路yは、m-1以下の自然数の端子26は、第y1のパルス出力回路の端子27に電気的に接続され、第mのパルス出力回路の端子26は、第mのパルス出力回路用ストップ信号STPを供給する配線に電気的に接続される。なお、第mのパルス出力回路用ストップ信号STPは、仮に第m1のパルス出力回路が設けられていれば、当該第m1のパルス出力回路の端子27から出力される信号に相当する信号である。具体的には、これらの信号は、実際にダミー回路として第m1のパルス出力回路を設けること、又は外部から当該信号を直接入力することなどによって第mのパルス出力回路に供給することができる。各パルス出力回路の端子27の接続関係は既出である。そのため、ここでは前述の説明を援用することとする。<パルス出力回路の構成例>図3Aは、図2A、Cに示すパルス出力回路の構成例を示す図である。図3Aに示すパルス出力回路は、トランジスタ31乃至トランジスタ39を有する。トランジスタ31は、ソース及びドレインの一方が高電源電位Vddを供給する配線以下、高電源電位線ともいうに電気的に接続され、ゲートが端子21に電気的に接続される。トランジスタ32は、ソース及びドレインの一方が低電源電位Vssを供給する配線以下、低電源電位線ともいうに電気的に接続され、ソース及びドレインの他方がトランジスタ31のソース及びドレインの他方に電気的に接続される。トランジスタ33は、ソース及びドレインの一方が端子22に電気的に接続され、ソース及びドレインの他方が端子27に電気的に接続され、ゲートがトランジスタ31のソース及びドレインの他方並びにトランジスタ32のソース及びドレインの他方に電気的に接続される。トランジスタ34は、ソース及びドレインの一方が低電源電位線に電気的に接続され、ソース及びドレインの他方が端子27に電気的に接続され、ゲートがトランジスタ32のゲートに電気的に接続される。トランジスタ35は、ソース及びドレインの一方が低電源電位線に電気的に接続され、ソース及びドレインの他方がトランジスタ32のゲート及びトランジスタ34のゲートに電気的に接続され、ゲートが端子21に電気的に接続される。トランジスタ36は、ソース及びドレインの一方が高電源電位線に電気的に接続され、ソース及びドレインの他方がトランジスタ32のゲート、トランジスタ34のゲート、並びにトランジスタ35のソース及びドレインの他方に電気的に接続され、ゲートが端子26に電気的に接続される。なお、トランジスタ36のソース及びドレインの一方が、低電源電位Vssよりも高電位であり且つ高電源電位Vddよりも低電位である電源電位Vccを供給する配線に電気的に接続される構成とすることもできる。トランジスタ37は、ソース及びドレインの一方が高電源電位線に電気的に接続され、ソース及びドレインの他方がトランジスタ32のゲート、トランジスタ34のゲート、トランジスタ35のソース及びドレインの他方、並びにトランジスタ36のソース及びドレインの他方に電気的に接続され、ゲートが端子23に電気的に接続される。なお、トランジスタ37のソース及びドレインの一方が、電源電位Vccを供給する配線に電気的に接続される構成とすることもできる。トランジスタ38は、ソース及びドレインの一方が端子24に電気的に接続され、ソース及びドレインの他方が端子25に電気的に接続され、ゲートがトランジスタ31のソース及びドレインの他方、トランジスタ32のソース及びドレインの他方、並びにトランジスタ33のゲートに電気的に接続される。トランジスタ39は、ソース及びドレインの一方が低電源電位線に電気的に接続され、ソース及びドレインの他方が端子25に電気的に接続され、ゲートがトランジスタ32のゲート、トランジスタ34のゲート、トランジスタ35のソース及びドレインの他方、トランジスタ36のソース及びドレインの他方、並びにトランジスタ37のソース及びドレインの他方に電気的に接続される。なお、以下においては、トランジスタ31のソース及びドレインの他方、トランジスタ32のソース及びドレインの他方、トランジスタ33のゲート、並びにトランジスタ38のゲートが電気的に接続するノードをノードAとし、トランジスタ32のゲート、トランジスタ34のゲート、トランジスタ35のソース及びドレインの他方、トランジスタ36のソース及びドレインの他方、トランジスタ37のソース及びドレインの他方、並びにトランジスタ39のゲートが電気的に接続するノードをノードBとして説明する。<パルス出力回路の動作例>上述したパルス出力回路の動作例について図3B~Dを参照して説明する。なお、ここでは、第1のパルス出力回路20_1の端子21に入力される走査線駆動回路用スタートパルスの入力タイミングを制御することで、第1のパルス出力回路20_1、第k1のパルス出力回路20_k1、及び第2k1のパルス出力回路20_2k1の端子27から同一タイミングでシフトパルスを出力する場合の動作例について説明する。具体的には、図3Bには、走査線駆動回路用スタートパルスGSPが入力される際の第1のパルス出力回路20_1の各端子に入力される信号の電位、並びにノードA及びノードBの電位を示しており、図3Cには、第kのパルス出力回路20_kからハイレベルの電位が入力される際の第k1のパルス出力回路20_k1の各端子に入力される信号の電位、並びにノードA及びノードBの電位を示しており、図3Dには、第2kのパルス出力回路20_2kからハイレベルの電位が入力される際の第2k1のパルス出力回路20_2k1の各端子に入力される信号の電位、並びにノードA及びノードBの電位を示している。なお、図3B~Dでは、各端子に入力される信号を括弧書きで付記している。また、それぞれの後段に配設されるパルス出力回路第2のパルス出力回路20_2、第k2のパルス出力回路20_k2、第2k2のパルス出力回路20_2k2の端子25から出力される信号Gout2、Goutk2、Gout2k2及び端子27の出力信号SRout2=第1のパルス出力回路20_1の端子26の入力信号、SRoutk2=第k1のパルス出力回路20_k1の端子26の入力信号、SRout2k2=第2k1のパルス出力回路20_2k1の端子26の入力信号も付記している。なお、図中において、Goutは、パルス出力回路の走査線に対する出力信号を表し、SRoutは、当該パルス出力回路の、後段のパルス出力回路に対する出力信号を表している。まず、図3Bを参照して、第1のパルス出力回路20_1に走査線駆動回路用スタートパルスが入力される場合について説明する。期間t1において、端子21にハイレベルの電位高電源電位Vddが入力される。これにより、トランジスタ31、35がオン状態となる。そのため、ノードAの電位がハイレベルの電位高電源電位Vddからトランジスタ31のしきい値電圧分下降した電位に上昇し、且つノードBの電位が低電源電位Vssに下降する。これに付随して、トランジスタ33、38がオン状態となり、トランジスタ32、34、39がオフ状態となる。以上により、期間t1において、端子27から出力される信号は、端子22に入力される信号となり、端子25から出力される信号は、端子24に入力される信号となる。ここで、期間t1において、端子22及び端子24に入力される信号は、共にロウレベルの電位低電源電位Vssである。そのため、期間t1において、第1のパルス出力回路20_1は、第2のパルス出力回路20_2の端子21、及び画素部において1行目に配設された走査線にロウレベルの電位低電源電位Vssを出力する。期間t2において、各端子に入力される信号は期間t1から変化しない。そのため、端子25及び端子27から出力される信号も変化せず、共にロウレベルの電位低電源電位Vssを出力する。期間t3において、端子24にハイレベルの電位高電源電位Vddが入力される。なお、ノードAの電位トランジスタ31のソースの電位は、期間t1においてハイレベルの電位高電源電位Vddからトランジスタ31のしきい値電圧分下降した電位まで上昇している。そのため、トランジスタ31はオフ状態となっている。この時、端子24にハイレベルの電位高電源電位Vddが入力されることで、トランジスタ38のソースとゲートの容量結合によって、ノードAの電位トランジスタ38のゲートの電位がさらに上昇するブートストラップ動作。また、当該ブートストラップ動作を行うことによって、端子25から出力される信号が端子24に入力されるハイレベルの電位高電源電位Vddから下降することがない。そのため、期間t3において、第1のパルス出力回路20_1は、画素部において1行目に配設された走査線にハイレベルの電位高電源電位Vdd=選択信号を出力する。期間t4において、端子22にハイレベルの電位高電源電位Vddが入力される。ここで、ノードAの電位は、ブートストラップ動作によって上昇しているため、端子27から出力される信号が端子22に入力されるハイレベルの電位高電源電位Vddから下降することがない。そのため、期間t4において、端子27からは、端子22に入力されるハイレベルの電位高電源電位Vddが出力される。すなわち、第1のパルス出力回路20_1は、第2のパルス出力回路20_2の端子21にハイレベルの電位高電源電位Vdd=シフトパルスを出力する。また、期間t4において、端子24に入力される信号はハイレベルの電位高電源電位Vddを維持するため、第1のパルス出力回路20_1から画素部において1行目に配設された走査線に対して出力される信号は、ハイレベルの電位高電源電位Vdd=選択信号のままである。なお、期間t4における当該パルス出力回路の出力信号には直接関与しないが、端子21にロウレベルの電位低電源電位Vssが入力されるためトランジスタ35はオフ状態となる。期間t5において、端子24にロウレベルの電位低電源電位Vssが入力される。ここで、トランジスタ38はオン状態を維持する。そのため、期間t5において、第1のパルス出力回路20_1から画素部において1行目に配設された走査線に対して出力される信号は、ロウレベルの電位低電源電位Vssとなる。期間t6において、各端子に入力される信号は期間t5から変化しない。そのため、端子25及び端子27から出力される信号も変化せず、端子25からはロウレベルの電位低電源電位Vssが出力され、端子27からはハイレベルの電位高電源電位Vdd=シフトパルスが出力される。期間t7において、端子23にハイレベルの電位高電源電位Vddが入力される。これにより、トランジスタ37がオン状態となる。そのため、ノードBの電位がハイレベルの電位高電源電位Vddからトランジスタ37のしきい値電圧分下降した電位に上昇する。つまり、トランジスタ32、34、39がオン状態となる。また、これに付随して、ノードAの電位がロウレベルの電位低電源電位Vssへと下降する。つまり、トランジスタ33、38がオフ状態となる。以上により、期間t7において、端子25及び端子27から出力される信号は、共に低電源電位Vssとなる。すなわち、期間t7において、第1のパルス出力回路20_1は、第2のパルス出力回路20_2の端子21、及び画素部において1行目に配設された走査線に低電源電位Vssを出力する。次いで、図3Cを参照して、第k1のパルス出力回路20_k1の端子21に第kのパルス出力回路20_kからシフトパルスが入力される場合について説明する。期間t1及び期間t2において、第k1のパルス出力回路20_k1の動作は、上述した第1のパルス出力回路20_1と同様である。そのため、ここでは前述の説明を援用することとする。期間t3において、各端子に入力される信号は期間t2から変化しない。そのため、端子25及び端子27から出力される信号も変化せず、共にロウレベルの電位低電源電位Vssを出力する。期間t4において、端子22及び端子24にハイレベルの電位高電源電位Vddが入力される。なお、ノードAの電位トランジスタ31のソースの電位は、期間t1においてハイレベルの電位高電源電位Vddからトランジスタ31のしきい値電圧分下降した電位まで上昇している。そのため、トランジスタ31は、期間t1においてオフ状態となっている。ここで、端子22及び端子24にハイレベルの電位高電源電位Vddが入力されることで、トランジスタ33のソースとゲート及びトランジスタ38のソースとゲートの容量結合によって、ノードAの電位トランジスタ33、38のゲートの電位がさらに上昇するブートストラップ動作。また、当該ブートストラップ動作を行うことによって、端子25及び端子27から出力される信号が端子22及び端子24に入力されるハイレベルの電位高電源電位Vddから下降することがない。そのため、期間t4において、第k1のパルス出力回路20_k1は、画素部においてk1行目に配設された走査線及び第k2のパルス出力回路20_k2の端子21にハイレベルの電位高電源電位Vdd=選択信号、シフトパルスを出力する。期間t5において、各端子に入力される信号は期間t4から変化しない。そのため、端子25及び端子27から出力される信号も変化せず、ハイレベルの電位高電源電位Vdd=選択信号、シフトパルスを出力する。期間t6において、端子24にロウレベルの電位低電源電位Vssが入力される。ここで、トランジスタ38はオン状態を維持する。そのため、期間t6において、第k1のパルス出力回路20_k1から画素部においてk1行目に配設された走査線に対して出力される信号は、ロウレベルの電位低電源電位Vssとなる。期間t7において、端子23にハイレベルの電位高電源電位Vddが入力される。これにより、トランジスタ37がオン状態となる。そのため、ノードBの電位がハイレベルの電位高電源電位Vddからトランジスタ37のしきい値電圧分下降した電位に上昇する。つまり、トランジスタ32、34、39がオン状態となる。また、これに付随して、ノードAの電位がロウレベルの電位低電源電位Vssへと下降する。つまり、トランジスタ33、38がオフ状態となる。以上により、期間t7において、端子25及び端子27から出力される信号は、共に低電源電位Vssとなる。すなわち、期間t7において、第k1のパルス出力回路20_k1は、第k2のパルス出力回路20_k2の端子21、及び画素部においてk1行目に配設された走査線に低電源電位Vssを出力する。次いで、図3Dを参照して、第2k1のパルス出力回路20_2k1の端子21に第2kのパルス出力回路20_2kからシフトパルスが入力される場合について説明する。期間t1乃至期間t3において、第2k1のパルス出力回路20_2k1の動作は、上述した第k1のパルス出力回路20_k1と同様である。そのため、ここでは前述の説明を援用することとする。期間t4において、端子22にハイレベルの電位高電源電位Vddが入力される。なお、ノードAの電位トランジスタ31のソースの電位は、期間t1においてハイレベルの電位高電源電位Vddからトランジスタ31のしきい値電圧分下降した電位まで上昇している。そのため、トランジスタ31は、期間t1においてオフ状態となっている。ここで、端子22にハイレベルの電位高電源電位Vddが入力されることで、トランジスタ33のソースとゲートの容量結合によって、ノードAの電位トランジスタ33のゲートの電位がさらに上昇するブートストラップ動作。また、当該ブートストラップ動作を行うことによって、端子27から出力される信号が端子22に入力されるハイレベルの電位高電源電位Vddから下降することがない。そのため、期間t4において、第2k1のパルス出力回路20_2k1は、第2k2のパルス出力回路20_2k2の端子21にハイレベルの電位高電源電位Vdd=シフトパルスを出力する。なお、期間t4における当該パルス出力回路の出力信号には直接関与しないが、端子21にロウレベルの電位低電源電位Vssが入力されるためトランジスタ35はオフ状態となる。期間t5において、端子24にハイレベルの電位高電源電位Vddが入力される。ここで、ノードAの電位は、ブートストラップ動作によって上昇しているため、端子25から出力される信号が端子24に入力されるハイレベルの電位高電源電位Vddから下降することがない。そのため、期間t5において、端子25からは、端子24に入力されるハイレベルの電位高電源電位Vddが出力される。すなわち、第2k1のパルス出力回路20_2k1は、画素部において2k1行目に配設された走査線にハイレベルの電位高電源電位Vdd=選択信号を出力する。また、期間t5において、端子22に入力される信号はハイレベルの電位高電源電位Vddを維持するため、第2k1のパルス出力回路20_2k1から第2k2のパルス出力回路20_2k2の端子21に対して出力される信号は、ハイレベルの電位高電源電位Vdd=シフトパルスのままである。期間t6において、各端子に入力される信号は期間t5から変化しない。そのため、端子25及び端子27から出力される信号も変化せず、共にハイレベルの電位高電源電位Vdd=選択信号、シフトパルスを出力する。期間t7において、端子23にハイレベルの電位高電源電位Vddが入力される。これにより、トランジスタ37がオン状態となる。そのため、ノードBの電位がハイレベルの電位高電源電位Vddからトランジスタ37のしきい値電圧分下降した電位に上昇する。つまり、トランジスタ32、34、39がオン状態となる。また、これに付随して、ノードAの電位がロウレベルの電位低電源電位Vssへと下降する。つまり、トランジスタ33、38がオフ状態となる。以上により、期間t7において、端子25及び端子27から出力される信号は、共に低電源電位Vssとなる。すなわち、期間t7において、第2k1のパルス出力回路20_2k1は、第2k2のパルス出力回路20_2k2の端子21、及び画素部において2k1行目に配設された走査線に低電源電位Vssを出力する。図3B~Dに示すように、第1のパルス出力回路20_1乃至第mのパルス出力回路20_mでは、走査線駆動回路用スタートパルスGSPがハイレベルの電位となるタイミングを制御することで、複数のシフトパルスのシフトを並行して行うことが可能である。具体的には、第kのパルス出力回路20_kの端子27からシフトパルスが出力されるタイミングと同じタイミングで再度走査線駆動回路用スタートパルスGSPをハイレベルの電位とすることによって、第1のパルス出力回路20_1及び第k1のパルス出力回路20_k1から同じタイミングでシフトパルスを出力させることが可能である。また、同様に走査線駆動回路用スタートパルスGSPを入力することによって、第1のパルス出力回路20_1、第k1のパルス出力回路20_k1、及び第2k1のパルス出力回路20_2k1から同じタイミングでシフトパルスを出力させることが可能である。加えて、第1のパルス出力回路20_1、第k1のパルス出力回路20_k1、及び第2k1のパルス出力回路20_2k1は、上記の動作に並行して、それぞれ異なるタイミングで走査線に対する選択信号の供給を行うことが可能である。すなわち、上述した走査線駆動回路は、固有のシフト期間を有するシフトパルスを複数シフトし且つ同一タイミングにおいてシフトパルスが入力された複数のパルス出力回路がそれぞれ異なるタイミングで走査線に対して選択信号を供給することが可能である。<信号線駆動回路12の構成例>図4Aは、図1Aに示す液晶表示装置が有する信号線駆動回路12の構成例を示す図である。図4Aに示す信号線駆動回路12は、第1の出力端子乃至第nの出力端子を有するシフトレジスタ120と、画像信号DATAを供給する配線と、ソース及びドレインの一方が画像信号DATAを供給する配線に電気的に接続され、ソース及びドレインの他方が画素部において1列目に配設された信号線に電気的に接続され、ゲートがシフトレジスタ120の第1の出力端子に電気的に接続されたトランジスタ121_1、乃至、ソース及びドレインの一方が画像信号DATAを供給する配線に電気的に接続され、ソース及びドレインの他方が画素部においてn列目に配設された信号線に電気的に接続され、ゲートがシフトレジスタ120の第nの出力端子に電気的に接続されたトランジスタ121_nと、を有する。なお、シフトレジスタ120は、信号線駆動回路用スタートパルスSSPをきっかけとしてシフト期間毎に順次第1の出力端子乃至第nの出力端子からハイレベルの電位を出力する機能を有する。すなわち、トランジスタ121_1乃至トランジスタ121_nは、シフト期間毎に順次オン状態となる。図4Bは、画像信号DATAを供給する配線に供給される画像信号のタイミングを示す図である。図4Bに示すように、画像信号DATAを供給する配線は、期間t4において、1行目に配設された画素用画像信号data1を供給し、期間t5において、k1行目に配設された画素用画像信号datak1を供給し、期間t6において、2k1行目に配設された画素用画像信号data2k1を供給し、期間t7において、2行目に配設された画素用画像信号data2を供給する。以下、同様に画像信号DATAを供給する配線は、特定の行毎に配設された画素用画像信号を順次供給する。具体的には、s行目sは、k未満の自然数に配設された画素用画像信号→ks行目に配設された画素用画像信号→2ks行目に配設された画素用画像信号→s1行目に配設された画素用画像信号という順序で画像信号を供給する。上述した走査線駆動回路及び信号線駆動回路が当該動作を行うことにより、走査線駆動回路が有するパルス出力回路におけるシフト期間毎に画素部に配設された3行の画素に対する画像信号の書き込みを行うことが可能である。<バックライトの構成例>図5は、図1Aに示す液晶表示装置の画素部10の後方に設けられるバックライトの構成例を示す図である。図5に示すバックライトは、赤R、緑G、青Bのいずれか一を呈する光を発光する3種の光源を備えたバックライトユニット40を複数有する。なお、複数のバックライトユニット40は、マトリクス状に配設されており、且つ特定の領域毎に点灯を制御することが可能である。ここでは、m行n列に配設された複数の画素15に対するバックライトとして、少なくともt行n列毎ここでは、tは、k/4とするにバックライトユニット群が設けられ、該バックライトユニット群の点灯を独立に制御できることとする。すなわち、当該バックライトが、少なくとも1行目乃至t行目用バックライトユニット群~2k3t1行目乃至m行目用バックライトユニット群を有し、それぞれのバックライトユニット群の点灯を独立に制御できることとする。<液晶表示装置の動作例>図6は、上述した液晶表示装置において、バックライトが有する1行目乃至t行目用バックライトユニット群~2k3t1行目乃至m行目用バックライトユニット群において点灯される光のタイミング、及び画素部10において1行目に配設されたn個の画素乃至m行目に配設されたn個の画素に対する画像信号の走査が行われるタイミングを示す図である。具体的には、図6において、1乃至mは、行数を表し、実線は、該当する行において画像信号が入力されるタイミングを表している。図6に示すように当該液晶表示装置では、1行目に配設された走査線~m行目に配設された走査線に対して順次選択信号を供給するのではなく、k行分隔離されて配設された走査線に対して順次選択信号を供給する1行目に配設された走査線→k1行目に配設された走査線→2k1行目に配設された走査線→2行目に配設された走査線という順序で選択信号を供給することが可能である。そのため、期間T1において、1行目に配設されたn個の画素からt行目に配設されたn個の画素を順次選択し、且つk1行目に配設されたn個の画素からkt行目に配設されたn個の画素を順次選択し、且つ2k1行目に配設されたn個の画素から2kt行目に配設されたn個の画素15を順次選択することで、各画素に画像信号を入力することが可能である。また、当該液晶表示装置では、特定の領域において画像信号の書き込みが行われる合間の期間において、バックライトの点灯を行うことが可能である。すなわち、当該液晶表示装置では、画素部全面において、赤Rの画像信号バックライトが赤Rを点灯する際の透過率を決める画像信号の書き込み→赤Rの点灯→緑Gの画像信号の書き込み→緑Gの点灯→青Bの画像信号の書き込み→青Bの点灯という動作を順次行うのではなく、画素部の特定の領域毎に当該動作を順次行うことが可能である。なお、図6に示すようにバックライトユニット群を点灯する場合、隣接するバックライトユニット群が異なる色を呈する光を発光することがない。具体的には、期間T1において画像信号の書き込みが行われる領域に対して当該書き込み後にバックライト群を点灯する場合、隣接するバックライトユニット群が異なる色を呈する光を発光することがない。例えば、期間T1において、k1行目に配設されたn個の画素からkt行目に配設されたn個の画素に対して緑Gの画像信号の入力が終了した後にk1行目乃至kt行目用バックライトユニット群において緑Gを点灯させる際に、3t1行目乃至k行目用バックライトユニット群及びkt1行目乃至k2t行目用バックライトユニット群においては、緑Gが点灯される又は点灯自体が行われない赤R、青Bが点灯されることがない。そのため、特定の色の画像情報が入力された画素を、当該特定の色と異なる色を呈する光が透過する確率を低減することが可能である。<変形例>上述した構成を有する液晶表示装置は、本発明の一態様であり、当該液晶表示装置と異なる点を有する液晶表示装置も本発明には含まれる。例えば、上述した液晶表示装置においては、画素部10を3つの領域に分割し、該3つの領域に並行して画像信号を供給する構成について示したが、本発明の液晶表示装置は、当該構成に限定されない。すなわち、本発明の液晶表示装置では、画素部10を3以外の複数の領域に分割し、該複数の領域に並行して画像信号を供給する構成とすることが可能である。なお、当該領域数を変化させる場合、当該領域数に応じて走査線駆動回路用クロック信号及びパルス幅制御信号を設定する必要があることを付記する。また、上述した液晶表示装置においては、バックライトユニットが赤R、緑G、青Bのいずれか一を呈する光を発光する3種の光源を有する構成について示したが、本発明の液晶表示装置は、当該構成に限定されない。すなわち、本発明の液晶表示装置では、任意の色を呈する光の光源を組み合わせてバックライトユニットを構成することが可能である。例えば、赤R、緑G、青B、白Wの4種、赤R、緑G、青B、黄Yの4種、赤R、緑G、青B、シアンCの4種、若しくは赤R、緑G、青B、マゼンタMの4種の光源を組み合わせてバックライトユニットを構成すること、又はシアンC、マゼンタM、イエローYの3種の光源を組み合わせてバックライトユニットを構成することなどが可能である。さらに、4種の光源を組み合わせてバックライトユニットを構成する場合、画素部を4つの領域に分割し、該4つの領域に並行してそれぞれの色用の画像信号を供給することも可能である。また、淡色の赤R、緑G、及び青B、並びに濃色の赤R、緑G、及び青Bの6種、又は赤R、緑G、青B、シアンC、マゼンタM、イエローYの6種の光源を組み合わせてバックライトユニットを構成することなども可能である。さらに、6種の光源を組み合わせてバックライトユニットを構成する場合、画素部を6つの領域に分割し、該6つの領域に並行してそれぞれの色用の画像信号を供給することも可能である。このように、より多種の色を呈する光を組み合わせて画像を形成することで、当該液晶表示装置において表現できる色域を拡大し、画質を向上させることが可能である。また、上述した液晶表示装置においては、青Bを呈する光の光源の点灯後にバックライトユニット群が有する全ての光源が消灯する期間を設ける構成図6参照について示したが、当該期間を設けずに連続的に赤Rを呈する光の光源の点灯、緑Gを呈する光の光源の点灯、青Bを呈する光の光源の点灯を繰り返す構成図10参照とすることが可能である。また、上述した液晶表示装置においては、赤Rを呈する光の光源の点灯、緑Gを呈する光の光源の点灯、及び青Bを呈する光の光源のそれぞれが1回点灯することで、画素部において1枚の画像を形成する構成図6参照について示したが、複数の光源の少なくとも一を2回以上点灯させることで、画素部において1枚の画像を形成する構成とすることも可能である。例えば、視感度の高い緑Gを呈する光の光源を2回点灯させることで、画素部において一枚の画像を形成する構成図11参照とすることが可能である。この場合、視感度の高い緑Gを呈する光の光源の点灯周波数を向上させることができるため、フリッカーの発生を抑制することが可能である。また、上述した液晶表示装置においては、液晶素子に印加される電圧を保持するための容量素子が設けられる構成図1B参照について示したが、当該容量素子を設けない構成とすることも可能である。また、パルス出力回路として、図3Aに示したパルス出力回路に、ソース及びドレインの一方が高電源電位線に電気的に接続され、ソース及びドレインの他方がトランジスタ32のゲート、トランジスタ34のゲート、トランジスタ35のソース及びドレインの他方、トランジスタ36のソース及びドレインの他方、トランジスタ37のソース及びドレインの他方、並びにトランジスタ39のゲートに電気的に接続され、ゲートがリセット端子Resetに電気的に接続されたトランジスタ50を付加した構成図7A参照を適用することが可能である。なお、当該リセット端子には、画素部において赤Rの画像信号の書き込み~青Bのバックライトの点灯が行われた後の期間においてハイレベルの電位が入力され、その他の期間においてはロウレベルの電位が入力される。すなわち、トランジスタ50は、当該期間においてオン状態となるトランジスタである。これにより、当該期間において、各ノードの電位を初期化することができるので、誤動作を防止することが可能となる。また、パルス出力回路として、図3Aに示したパルス出力回路に、ソース及びドレインの一方がトランジスタ31のソース及びドレインの他方並びにトランジスタ32のソース及びドレインの他方に電気的に接続され、ソース及びドレインの他方がトランジスタ33のゲート及びトランジスタ38のゲートに電気的に接続され、ゲートが高電源電位線に電気的に接続されたトランジスタ51を付加した構成図7B参照を適用することも可能である。なお、トランジスタ51は、ノードAの電位がハイレベルの電位となる期間図3B~Dに示した期間t1~期間t6においてオフ状態となる。そのため、トランジスタ51を付加した構成とすることで、期間t1~t6において、トランジスタ33のゲート及びトランジスタ38のゲートと、トランジスタ31のソース及びドレインの他方並びにトランジスタ32のソース及びドレインの他方との電気的な接続を遮断することが可能となる。これにより、期間t1~期間t6に含まれる期間において、当該パルス出力回路で行われるブートストラップ動作時の負荷を低減することが可能である。また、パルス出力回路として、図7Bに示したパルス出力回路に、ソース及びドレインの一方がトランジスタ33のゲート並びにトランジスタ51のソース及びドレインの他方に電気的に接続され、ソース及びドレインの他方がトランジスタ38のゲートに電気的に接続され、ゲートが高電源電位線に電気的に接続されたトランジスタ52を付加した構成図8A参照を適用することも可能である。なお、上述したようにトランジスタ52を設けることによって、当該パルス出力回路で行われるブートストラップ動作時の負荷を低減することが可能である。特に、当該パルス出力回路がトランジスタ33のソースとゲートとの容量結合のみによってノードAの電位を上昇させる場合図3D参照、当該負荷の低減効果が大きい。また、パルス出力回路として、図8Aに示したパルス出力回路からトランジスタ51を削除し、且つソース及びドレインの一方がトランジスタ31のソース及びドレインの他方、トランジスタ32のソース及びドレインの他方、並びにトランジスタ52のソース及びドレインの一方に電気的に接続され、ソース及びドレインの他方がトランジスタ33のゲートに電気的に接続され、ゲートが高電源電位線に電気的に接続されたトランジスタ53を付加した構成図8B参照を適用することも可能である。なお、上述したようにトランジスタ53を設けることによって、当該パルス出力回路で行われるブートストラップ動作時の負荷を低減することが可能である。また、当該パルス出力回路に生じる不正パルスが、トランジスタ33、38のスイッチングに与える影響を軽減することが可能である。また、上述した液晶表示装置においては、バックライトユニットとして赤R、緑G、青Bのいずれか一を呈する光の3種の光源を横に直線的に並べる構成図5参照について示したが、バックライトユニットの構成は、当該構成に限定されない。例えば、当該3種の光源を3角配置しても良いし、当該3種の光源を縦に直線的に並べてもよいし、赤Rのバックライトユニット、緑Gのバックライトユニット、及び青Bのバックライトユニットを別途設けても良い。また、上述した液晶表示装置においては、バックライトとして直下型方式のバックライトを適用する構成図5参照について示したが、当該バックライトとしてエッジライト方式のバックライトを適用することも可能である。<液晶表示装置を搭載した各種電子機器について>以下では、本明細書で開示される液晶表示装置を搭載した電子機器の例について図9を参照して説明する。図9Aは、ノート型のパーソナルコンピュータを示す図であり、本体2201、筐体2202、表示部2203、キーボード2204などによって構成されている。図9Bは、携帯情報端末PDAを示す図であり、本体2211には表示部2213と、外部インターフェイス2215と、操作ボタン2214等が設けられている。また、操作用の付属品としてスタイラス2212がある。図9Cは、電子書籍2220を示す図である。電子書籍2220は、筐体2221および筐体2223の2つの筐体で構成されている。筐体2221および筐体2223は、軸部2237により一体とされており、該軸部2237を軸として開閉動作を行うことができる。このような構成により、電子書籍2220は、紙の書籍のように用いることが可能である。筐体2221には表示部2225が組み込まれ、筐体2223には表示部2227が組み込まれている。表示部2225および表示部2227は、続き画面を表示する構成としてもよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とすることで、例えば右側の表示部図9Cでは表示部2225に文章を表示し、左側の表示部図9Cでは表示部2227に画像を表示することができる。また、図9Cでは、筐体2221に操作部などを備えた例を示している。例えば、筐体2221は、電源2231、操作キー2233、スピーカー2235などを備えている。操作キー2233により、頁を送ることができる。なお、筐体の表示部と同一面にキーボードやポインティングデバイスなどを備える構成としてもよい。また、筐体の裏面や側面に、外部接続用端子イヤホン端子、USB端子、またはACアダプタおよびUSBケーブルなどの各種ケーブルと接続可能な端子など、記録媒体挿入部などを備える構成としてもよい。さらに、電子書籍2220は、電子辞書としての機能を持たせた構成としてもよい。また、電子書籍2220は、無線で情報を送受信できる構成としてもよい。無線により、電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすることも可能である。図9Dは、携帯電話機を示す図である。当該携帯電話機は、筐体2240および筐体2241の二つの筐体で構成されている。筐体2241は、表示パネル2242、スピーカー2243、マイクロフォン2244、ポインティングデバイス2246、カメラ用レンズ2247、外部接続端子2248などを備えている。また、筐体2240は、当該携帯電話機の充電を行う太陽電池セル2249、外部メモリスロット2250などを備えている。また、アンテナは筐体2241内部に内蔵されている。表示パネル2242はタッチパネル機能を備えており、図9Dには映像表示されている複数の操作キー2245を点線で示している。なお、当該携帯電話は、太陽電池セル2249から出力される電圧を各回路に必要な電圧に昇圧するための昇圧回路を実装している。また、上記構成に加えて、非接触ICチップ、小型記録装置などを内蔵した構成とすることもできる。表示パネル2242は、使用形態に応じて表示の方向が適宜変化する。また、表示パネル2242と同一面上にカメラ用レンズ2247を備えているため、テレビ電話が可能である。スピーカー2243およびマイクロフォン2244は音声通話に限らず、テレビ電話、録音、再生などが可能である。さらに、筐体2240と筐体2241はスライドし、図9Dのように展開している状態から重なり合った状態とすることができ、携帯に適した小型化が可能である。外部接続端子2248はACアダプタやUSBケーブルなどの各種ケーブルと接続可能であり、充電やデータ通信が可能になっている。また、外部メモリスロット2250に記録媒体を挿入し、より大量のデータの保存および移動に対応できる。また、上記機能に加えて、赤外線通信機能、テレビ受信機能などを備えたものであってもよい。図9Eは、デジタルカメラを示す図である。当該デジタルカメラは、本体2261、表示部A2267、接眼部2263、操作スイッチ2264、表示部B2265、バッテリー2266などによって構成されている。図9Fは、テレビジョン装置を示す図である。テレビジョン装置2270では、筐体2271に表示部2273が組み込まれている。表示部2273により、映像を表示することが可能である。なお、ここでは、スタンド2275により筐体2271を支持した構成を示している。テレビジョン装置2270の操作は、筐体2271が備える操作スイッチや、別体のリモコン操作機2280により行うことができる。リモコン操作機2280が備える操作キー2279により、チャンネルや音量の操作を行うことができ、表示部2273に表示される映像を操作することができる。また、リモコン操作機2280に、当該リモコン操作機2280から出力する情報を表示する表示部2277を設ける構成としてもよい。なお、テレビジョン装置2270は、受信機やモデムなどを備えた構成とするのが好適である。受信機により、一般のテレビ放送の受信を行うことができる。また、モデムを介して有線または無線による通信ネットワークに接続することにより、一方向送信者から受信者または双方向送信者と受信者間、あるいは受信者間同士などの情報通信を行うことが可能である。