"第1導電型の半導体層と、前記半導体層の上面部に形成された第2導電型の電界緩和層とを備え、前記電界緩和層は、第2導電型不純物が第1面密度で注入された第1領域と、第2導電型不純物が前記第1面密度よりも小さい第2面密度で注入された第2領域と、第2導電型不純物が前記第2面密度よりも小さい第3面密度で注入された第3領域とを含み、前記第2領域は、前記第1領域と前記第3領域の間に配設され、前記第1領域および前記第3領域は、前記半導体層の上面に形成されたリセスの下に形成されていることを特徴とする半導体装置。前記第1領域と前記第2領域との間に、第2導電型不純物が前記第1面密度の領域と前記第2面密度の領域とが交互に配設された第1境界領域が介在し、前記第1境界領域において、前記第1面密度の領域は、前記半導体層の上面に形成されたリセスの下に形成されている請求項1記載の半導体装置。前記第2領域と前記第3領域との間に、第2導電型不純物が前記第2面密度の領域と前記第3面密度の領域とが交互に配設された第2境界領域が介在し、前記第2境界領域において、前記第3面密度の領域は、前記半導体層の上面に形成されたリセスの下に形成されている請求項1または請求項2記載の半導体装置。前記第3領域は、前記電界緩和層の最外部に配設されており、前記第3領域の外縁部に、第2導電型不純物が前記第3面密度の領域と第1導電型の領域とが交互に配設された第3境界領域が配設され、前記第3境界領域において、前記第3面密度の領域は、前記半導体層の上面に形成されたリセスの下に形成されている請求項1から請求項3のいずれか一項記載の半導体装置。前記電界緩和層上に形成された絶縁膜と、前記電界緩和層の少なくとも片方の端部に前記絶縁膜を介して配設されたフィールドプレートをさらに備える請求項1から請求項4のいずれか一項記載の半導体装置。前記絶縁膜は、前記リセス上の領域を含めて上面が平坦である請求項5記載の半導体装置。前記電界緩和層は、前記半導体層に形成された半導体素子の外周部に形成されており、前記半導体素子の外周部から外側へ向けて、前記第1領域、前記第2領域、前記第3領域の順に配設されている請求項1から請求項6のいずれか一項記載の半導体装置。前記半導体素子の活性領域の外周部に第2導電型の領域をさらに備え、前記電界緩和層は、前記活性領域の外端に接続するように形成されている請求項7記載の半導体装置。前記活性領域の外周部は、第2導電型不純物の面密度が前記第1面密度よりも大きく、前記電界緩和層は、前記活性領域の外周部に備えられた前記第2導電型の領域の外端の底部を含むように形成されている請求項8記載の半導体装置。前記半導体素子は、第2導電型のウェルに形成されたトランジスタであり、前記活性領域の外周部に備えられた前記第2導電型の領域は、前記ウェルの一部である請求項8または請求項9記載の半導体装置。前記半導体素子は、前記半導体層にショットキー接合したショットキー電極を有するショットキーバリアダイオードであり、前記活性領域の外周部に備えられた前記第2導電型の領域は、前記半導体層における前記ショットキー電極との接合部の端に形成されている請求項8または請求項9記載の半導体装置。前記半導体層には横型のLDMOSFETが形成されており、前記LDMOSFETは、前記半導体層の上面部に形成された第1導電型のウェルと、前記ウェル内に形成された第2導電型のソース領域と、前記半導体層の上面部において前記ウェルから離間して形成された第2導電型のドレイン領域とを備え、前記電界緩和層は、前記ウェルと前記ドレイン領域との間に形成されており、前記ドレイン領域から前記ウェルへ向けて、前記第1領域、前記第2領域、前記第3領域の順に配設されている請求項1から請求項6のいずれか一項記載の半導体装置。第1導電型の半導体層の上面部に、それぞれ異なる面密度で第2導電型不純物が注入された第1領域、第2領域および第3領域を含む電界緩和層を備える半導体装置の製造方法であって、a前記第2領域上を覆い、前記第1領域および前記第3領域上が開口された第1マスクを形成する工程と、b前記第1マスクを用いたエッチングにより、前記第1領域および前記第3領域における半導体層の上面にリセスを形成する工程と、c前記工程bの後、前記第1マスクを用いたイオン注入により、前記第1および第3領域に、第2導電型不純物を第1面密度で注入する工程と、d前記工程cの後、前記第3領域上を覆うと共に前記第1領域および前記第2領域上が開口された第2マスクを形成する工程と、e前記第2マスクを用いたイオン注入により、前記第1および第2領域に、第2導電型不純物を前記第1面密度よりも大きい第2面密度で注入する工程とを備える半導体装置の製造方法。前記第2領域は、前記第1領域と前記第3領域の間に位置している請求項13記載の半導体装置の製造方法。特許文献1のようにリサーフ層をリセスの下部に形成する技術と、特許文献2,3のように不純物の注入量が異なる複数の領域を備えるリサーフ層注入量の小さい領域が外側に配設されるとを組み合わせれば、リサーフ構造リサーフ層を備える終端構造の耐圧性能の更なる向上が期待できる。しかし、高耐圧向けの半導体装置ではリサーフ層の幅を広くする必要があるため、リサーフ層を一つのリセスの下部に形成しようとすると、リセスの幅も広くする必要がある。リセスの幅が広くなると、その上に形成した絶縁膜の平坦化工程でディッシング窪みが発生し、高平坦性を実現できないという問題が生じる。また、リセスの下部に、注入量が異なる複数の領域を備えるリサーフ層を形成する場合、リセスを形成するためのエッチングマスクと別に、リサーフ層の各領域に不純物を注入するための注入マスクが、注入量の段階の数だけ必要となる。よって、写真製版工程とイオン注入工程がその数だけ必要となり、製造工程数の増加およびコストの増大の問題が生じる。本発明は、以上のような課題を解決するためになされたものであり、リセスの下部に形成され不純物の注入量が異なる複数の領域を備える電界緩和層リサーフ層を備える半導体装置およびその製造方法において、製造工程数の増加を抑えつつ、ディッシングの発生を防止することを目的とする。本発明に係る半導体装置は、第1導電型の半導体層と、前記半導体層の上面部に形成された第2導電型の電界緩和層とを備え、前記電界緩和層は、第2導電型不純物が第1面密度で注入された第1領域と、第2導電型不純物が前記第1面密度よりも小さい第2面密度で注入された第2領域と、第2導電型不純物が前記第2面密度よりも小さい第3面密度で注入された第3領域とを含み、前記第2領域は、前記第1領域と前記第3領域の間に配設され、前記第1領域および前記第3領域は、前記半導体層の上面に形成されたリセスの下に形成されているものである。電界緩和層は、第2導電型不純物の注入量面密度が段階的に変化する構成であり、またリセスの下に形成する電界緩和層の部分第1および第3領域は深く形成できるので、電界集中の発生を効果的に抑制することができる。また、電界緩和層の上面全体にリセスが形成されないため、個々のリセスの幅を狭くでき、電界緩和層の上面に絶縁膜を形成して平坦化処理を施してもディッシングが発生しにくい。また、本発明に係る電界緩和層の構造は、1回のエッチング工程と2回のイオン注入工程で形成でき、しかもエッチング工程で用いたマスクを、1回目のイオン注入工程のマスクに流用できるため、少ない工程数で形成可能である。<実施の形態1>以下、本発明の実施の形態1に係る半導体装置の構成および製造方法について説明する。[装置構成]図1は、実施の形態1に係る半導体装置の終端構造の断面図である。ここではその一例として、縦型MOSFETの終端構造を示している。図1の半導体装置は、ドリフト層となる低濃度N型の半導体基板1半導体層に形成されている。半導体基板1の上面部には、活性領域のMOSFETセル不図示が形成される高濃度のP型注入層であるPウェル2が形成される。図1には、活性領域の最も外側に位置するPウェル2の外周部が示されている。縦型MOSFETの場合、Pウェル2の電位は、MOSFETセルのソース領域と同電位に設定される。また、半導体基板1の下面部には高濃度のN型注入層であるドレイン領域7が形成され、その表面にドレイン電極8が形成される。本実施の形態の縦型MOSFETでは、図1のように、終端領域のPウェル2の外周部に接続するように、比較的低濃度のP型注入層であるリサーフ層10が配設される。リサーフ層10は、最も内側に配設された第1リサーフ領域11と、第1リサーフ領域11の外側に配設された第2リサーフ領域12と、第2リサーフ領域12の外側に配設された第3リサーフ領域13とから成っている。第1リサーフ領域11、第2リサーフ領域12および第3リサーフ領域13は、いずれもP型の領域であるが、それぞれP型不純物の注入量面密度が異なっている。第1リサーフ領域11、第2リサーフ領域12および第3リサーフ領域13のP型不純物の面密度を、それぞれ第1面密度、第2面密度および第3面密度と定義すると、第1面密度が最も高く、その次に第2面密度が高く、第3面密度が最も低い。つまり、リサーフ層10は、P型不純物の面密度が外側ほど低くなるように段階的な面密度分布を有している。リサーフ層10の上部には、リセス11r,13rが離間して形成されており、第1リサーフ領域11はリセス11rの下部に形成され、第3リサーフ領域13はリセス13rの下部に形成されている。リセス11r,13rの端部は30°~60°の比較的緩やかな傾斜面となっている。後述するように、第1リサーフ領域11および第3リサーフ領域13は、それぞれリセス11r,13rを形成した後のイオン注入により形成されるため、第1リサーフ領域11が作るPN接合第1リサーフ領域11の底面の形状はリセス11rの底面形状に似た形となり、第3リサーフ領域13が作るPN接合の形状はリセス13rの底面形状と似た形となる。またリセス11rとリセス13rの間の平坦部に形成された第2リサーフ領域12が作るPN接合の形状はフラットである。よって、第1リサーフ領域11および第3リサーフ領域13は、第2リサーフ領域12よりも半導体基板1の上面から深く形成される。Pウェル2は、その一部がリセス11rとオーバーラップしているが、Pウェル2が作るPN接合の形状はリセス11rの底面形状に影響されずフラットである。ここではPウェル2を第1リサーフ領域11とほぼ同じ注入深さで形成しているため、結果的に、Pウェル2の底端部は、図1の如く第1リサーフ領域11内に含まれることになる。また、リサーフ層10の外側には、第3リサーフ領域13から離間して高濃度のN型注入層であるチャネルストッパ3が形成されている。チャネルストッパ3は、半導体基板1のN型領域ドレイン領域を通してドレイン領域7に電気的に接続しているため、チャネルストッパ3の電位はドレイン領域7およびドレイン電極8と同電位になる。リセス11r,13rを含むリサーフ層10の上面は、半導体基板1上に形成された絶縁膜4により覆われている。絶縁膜4は、リセス11r,13rを完全に埋めており、その上面はリセス11r,13r上の領域を含めて平坦化されている。リサーフ層10の内周部第1リサーフ領域11の内周部の上方には、絶縁膜4を介してフィールドプレート5がオーバーラップして形成され、リサーフ層10の外周部第3リサーフ領域13の外周部の上方には、絶縁膜4を介してフィールドプレート6がオーバーラップして形成されている。フィールドプレート5は、Pウェル2に接続した金属配線であり、フィールドプレート6はチャネルストッパ3に接続した金属配線である。リサーフ層10およびフィールドプレート5は、Pウェル2の外縁部における空乏層の伸びを促進してその部分の電界集中を緩和するように働き、フィールドプレート6はリサーフ層10の外側への空乏層の過剰な伸びを抑えるように働く。[製造方法]図2~図13は、図1に示した半導体装置の製造工程図である。以下、これらの図を参照しつつ、本実施の形態に係る半導体装置の製造方法を説明する。まず、半導体基板1の表面に、例えばレジスト材をパターニングして第1マスク101を形成する図2。第1マスク101は、第1リサーフ領域11および第3リサーフ領域13の形成領域上が開口されたパターンを有する。以下の工程は、第1マスク101の材料がレジスト材であると仮定して説明する。次に、第1マスク101を変形させてその側面を緩やかな傾斜面にする図3。レジスト材の第1マスク101は、例えば加熱によって変形させることができる。そして、側面が傾斜した第1マスク101をエッチングマスクに用いて、例えば反応性イオンエッチングRIE:ReactiveIonEtchingにより半導体基板1をエッチングし、リセス11r,13rを形成する図4。このとき半導体基板1の材料と第1マスク101のレジスト材とのエッチング選択比に応じて、第1マスク101の表面も同時にエッチングされる。例えば、エッチング条件を調節してエッチング選択比を1程度に設定すると、第1マスク101の側面と同程度の傾斜がリセス11r,13rの内壁に形成される。リセス11r,13rの形成後、今度は第1マスク101を注入マスクに用いて、例えばホウ素BやアルミニウムAlなどのP型不純物アクセプタイオンをイオン注入する。それにより、リセス11r,13rの下部に、P型の第1リサーフ領域11および第3リサーフ領域13がそれぞれ形成される図5。但し、この時点では第1リサーフ領域11と第3リサーフ領域13のP型不純物の注入量面密度は同じである。この第1マスク101を用いたP型不純物のイオン注入工程以下第1のイオン注入工程と称すにおけるP型不純物の注入量は、第3リサーフ領域13の最終的なP型不純物の面密度第3面密度に相当し、半導体材料のリサーフ条件の0.5倍程度が適当である。第1マスク101を除去し図6、続いて、第1リサーフ領域11および第2リサーフ領域12の形成領域上が開口されたパターンを有する第2マスク102を形成する。そして当該第2マスク102を注入マスクに用いて、例えばBやAlなどのP型不純物を第1のイオン注入工程よりも高い注入量でイオン注入する。これにより、リセス11r,13rの間にP型の第2リサーフ領域12が形成されると共に、それと同じ注入量のP型不純物が第1リサーフ領域11に追加して注入される図7。この第2マスク102を用いたイオン注入工程以下第2のイオン注入工程におけるP型不純物の注入量は、第2リサーフ領域12の最終的なP型不純物の面密度第2面密度に相当し、半導体材料のリサーフ条件と同程度が適当である。また第1リサーフ領域11のP型不純物の面密度第1面密度は、第1のイオン注入工程での注入量と第2のイオン注入工程での注入量との総和に相当することになる。従って、第2のイオン注入工程におけるP型不純物の注入量を、第1のイオン注入工程のそれよりも大きくすることにより、第1リサーフ領域11、第2リサーフ領域12、第3リサーフ領域13の順にP型不純物の面密度が低くなるすなわち外側の領域ほど面密度が低い構造を有するリサーフ層10が得られる。その後、第2マスク102を除去し図8、半導体基板1の活性領域MOSFETとなる箇所に、B、AlなどのP型不純物の選択的なイオン注入によりPウェル2が形成される図9。Pウェル2は、リサーフ層10の内端第1リサーフ領域11の内端に隣接して形成される。そして、ドライブ処理を施すことにより、Pウェル2およびリサーフ層10のP型不純物が活性化すると共に熱拡散する。その結果、Pウェル2の底端部の曲面が第1リサーフ領域11に含まれるようになる。さらにリンP、ヒ素AsなどのN型不純物ドナーイオンをイオン注入し、ドライブ処理を施すことにより、チャネルストッパ3を形成する図10。チャネルストッパ3は、MOSFETセルのソース領域と同時に形成できる。次に、シリコン酸化膜などの絶縁膜4を、リセス11r,13rの深さよりも厚く堆積する図11。そして絶縁膜4の上面を化学機械研磨CMP:ChemicalMechanicalPolishingなどにより平坦化する図12。このとき絶縁膜4の下のリサーフ層10の表面に幅の広いリセスが存在すると、リサーフ層10上で絶縁膜4のディッシングが生じ易いが、本実施の形態ではリサーフ層10のリセス11r,13rは、第1リサーフ領域11と第3リサーフ領域13の上部に離間して存在する。よって、リサーフ層10の上部全体にリセスを形成した場合に比べて、リセス11r,13rのそれぞれの幅は1/3程度である。よって、絶縁膜4におけるディッシングの発生を抑制し、絶縁膜4の上面の平坦度を高くすることができる。なお、絶縁膜4の平坦化は、半導体基板1の表面上が絶縁膜4から露出しない程度で終了させる。つまり、絶縁膜4の平坦化処理の直後は、半導体基板1の全面が平坦な絶縁膜4で覆われた状態となる。この状態から、MOSFETセルのゲートの形成など、最も微細なプロセスを必要とする工程を行う。なお、MOSFETセルの形成方法は、従来の方法と同じでよいため、本明細書ではその説明は省略する。また、図12には示していないが、MOSFETセルのゲート電極を覆う層間絶縁膜が形成されるため、絶縁膜4は平坦化処理の直後よりも厚くなる。そして、絶縁膜4にPウェル2の上面およびチャネルストッパ3の上面に達するコンタクトホールを形成し、例えばAl合金などの金属層を成膜してパターニングすることによって、フィールドプレート5,6を形成する図13。フィールドプレート5,6は、MOSFETセルのソース電極と同時に形成できる。また、説明は省略したが、MOSFETの製造過程で、半導体基板1の下面側にはドレイン領域7およびドレイン電極8が形成される。その結果、図1に示した縦型MOSFETの終端構造が得られる。以上の製造方法によれば、P型不純物の面濃度がそれぞれ異なる3つの領域から成り、上面にリセスを有するリサーフ層10を、2回の写真製版工程第1および第2マスク101,102の形成と、1回のエッチング工程と、2回のイオン注入工程第1および第2のイオン注入工程とによって形成できる。特に、第1マスク101が、リセス11r,13rを形成するためのエッチングマスクの役割と、第1のイオン注入工程の注入マスクの役割とを兼ねており、また、第3リサーフ領域13を形成するための第1のイオン注入工程と、第2リサーフ領域12を形成するための第2のイオン注入工程とが、第1リサーフ領域11を形成する役割をも兼ねていることにより、リサーフ層10を少ない工程数で形成することができる。また、リサーフ層10の第1リサーフ領域11をリセス11rの下部に形成することにより、第1リサーフ領域11を容易に高温もしくは長時間のドライブ処理を行わずに深く形成することができ、リサーフ層10の内側に隣接するPウェル2の底端部を、第1リサーフ領域11内に含ませることができる。よって、Pウェル2の底端部での電界集中を緩和でき、半導体装置の高耐圧化に寄与できる。しかも、リサーフ層10の上面全体にリセスを形成するのではなく、第1リサーフ領域11と第3リサーフ領域13の上部にのみリセス11r,13rを形成するので、絶縁膜4の表面にディッシングが生じることを防止でき、素子表面の平坦度を高くすることできる。このように、素子表面の平坦度を高く維持するプロセスと低温プロセスを両立できるため、トランジスタセルの微細化およびウェハの大口径化が容易になる。[第1の変更例]図1においては、Pウェル2の不純物が拡散してPウェル2の底端部が第1リサーフ領域11内に入り込んだ構造を示した。この構造によれば、Pウェル2の底端部における電界集中を効率的に緩和することができる。Pウェル2を形成するためのP型不純物として拡散長の短いものを用いた場合や、SiCのように不純物の拡散長が非常に短い半導体材料を半導体基板1として用いた場合には、そのような構成を実現することが困難であるが、少なくとも図14のようにPウェル2の底端部が第1リサーフ領域11に接していれば、電界緩和の効果は若干弱まるものの、図1と同様の効果が得られる。[第2の変更例]例えばPウェル2を形成する際の注入マスクの位置ずれなどにより、Pウェル2と第1リサーフ領域11との間が離間し、その間に半導体基板1のN型領域が残った場合には、Pウェル2とリサーフ層10との電気的接続が切断されるため、Pウェル2の外縁部の電界緩和の効果は大きく低下する。ここではその対策を図ったリサーフ層10の変更例を示す。本変更例では、リサーフ層10の一部として、図15のように第1リサーフ領域11リセス11rのさらに内側にP型領域14を延在させる。その場合、Pウェル2と第1リサーフ領域11とが離間した場合でも、その間の電気的接続はP型領域14によって維持される。P型領域14は、第2マスク102を用いる第2のイオン注入工程において、図16のように第2マスク102の開口をリセス11rよりも内側活性領域側まで広げることで形成可能である。つまり、P型領域14は第2マスク102のパターンを変更するだけで形成できるので、P型領域14を設けることによる製造工程数の増加は生じない。但し、P型領域14におけるP型不純物の面密度は、第2リサーフ領域12と同じ面密度第2面密度となる。そのため、Pウェル2と第1リサーフ領域11との間に、P型不純物の面密度が第1リサーフ領域11よりも小さいP型領域14が介在することになり、Pウェル2の外縁部におけるP型不純物の濃度勾配がやや大きくなるため、電界集中を緩和する効果は若干低下する点に留意すべきである。[第3の変更例]ここではPウェル2と第1リサーフ領域11との離間を防止する変更例を示す。すなわち、本変更例では、図17のように底面PN接合の形状がフラットなPウェル2を、リセス11rの下部にまで延在させて形成する。底面形状がフラットなPウェル2に、底面がリセス11rに似た形状となる第1リサーフ領域11が重ねて形成されるため、Pウェル2の底端部は第1リサーフ領域11内に位置させることも容易に可能である。この構成は、図18に示すように、リセス11r,13rの形成工程よりも前に、Pウェル2をリセス11rの形成領域にまで広げて形成しておけばよい図18は、図2の工程図に対応しており、第1マスク101の開口部がリセス11r,13rの形成領域に相当する。つまり、図17の構成をとるためには、Pウェル2の形成に用いる注入マスクのパターンを変更し、且つ、Pウェル2の形成工程をリセス11r,13rの形成工程よりも先に行うだけでよいため製造工程数の増加は伴わない。[第4の変更例]実施の形態1では、実際には、第2リサーフ領域12と第3リサーフ領域13とが、それぞれのP型不純物の横方向拡散によりオーバーラップするため、その境界部分に不純物濃度の高い領域が形成される可能性があるが、次の理由により大きな問題とならない。すなわち、リサーフ層の不純物濃度はもともと低く設定されるため、極端に広く拡散することはなく、また、横方向拡散する不純物イオンの量は拡散距離に対して急激に減少するため、横方向拡散による局所的な濃度変化は小さい。また、高電圧印加時には、第1リサーフ領域11の大部分が空乏化するが、第2リサーフ領域12、第3リサーフ領域13およびそれらがオーバーラップした領域は第1リサーフ領域11よりもP型不純物の注入量が低いためほぼ完全に空乏化し、リサーフ層として機能する第2リサーフ領域12と第3リサーフ領域13とのオーバーラップ領域に、キャリアが空乏層に囲まれて取り残される状態も考えられるが、キャリアの拡散や空乏層内の再結合電流によってキャリアが外部に吐き出されれば完全に空乏化される。つまり、第2リサーフ領域12および第3リサーフ領域13に横方向拡散が生じても、リサーフ層10による電界集中緩和の効果は大きく変化することはない。逆に、第2マスク102を形成するためのマスクのアライメントずれにより、図19のようにリサーフ層10内にP型不純物がイオン注入されない領域が生じ、結果として、図20のように第2リサーフ領域12と第3リサーフ領域13の間に、半導体基板1のN型領域16が残る可能性もある。図20の構成では、高電圧印加時に、N型領域16が第3リサーフ領域13より先に完全空乏化するが、キャリアの拡散や空乏層内の再結合電流により第3リサーフ領域13のキャリアが外部に吐き出されるため、第3リサーフ領域13も完全空乏化される。つまり、マスクのアライメントずれにより生じたリサーフ層10内の間隙N型領域16は、通常は殆ど問題となることはない。このことは以下の他の実施の形態でも同様である。本変更例では、第2リサーフ領域12と第3リサーフ領域13の間に、積極的にN型領域16を設ける。すなわち、本変更例のリサーフ層10は、第2リサーフ領域12と第3リサーフ領域13リセス13rとが、離間した構成を有している。この構成によれば、図1の場合よりも、第3リサーフ領域13の電位がドレイン領域7の電位に近くなるため、フィールドプレート6端直下の電界集中が若干緩和される効果が得られる。但し、第3リサーフ領域13はフローティング電位となるため、第2リサーフ領域12との間のN型領域16の幅が広すぎると、第3リサーフ領域13のPN接合から空乏層が十分に拡がらなくなる。そうなると、第2リサーフ領域12の外縁部に大きな電界集中が発生し、半導体装置の耐圧は大きく低下する。よって、N型領域16の幅を広げすぎないようにする必要がある。<実施の形態2>図21は、実施の形態2に係る半導体装置の終端構造を示す断面図である。同図において、図1に示したものと同様の機能を有する要素には同一符号を付してある。また、ここでも、第1リサーフ領域11のP型不純物の面密度を第1面密度、第2リサーフ領域12のP型不純物の面密度を第2面密度、第3リサーフ領域13のP型不純物の面密度を第3面密度と定義する。図21の如く、本実施の形態のリサーフ層20は、図1に示したリサーフ層10の構成に対し、第1リサーフ領域11と第2リサーフ領域12との間に第1境界領域201を介在させ、第2リサーフ領域12と第3リサーフ領域13との間に第2境界領域202を介在させ、第3リサーフ領域13の外縁部第3リサーフ領域13とその外側のN型領域との間に第3境界領域203を配設したものである。第1境界領域201は、第2面密度のP型領域21と第1面密度のP型領域22とから成り、第1リサーフ領域11と第2リサーフ領域12との間は、第1面密度の領域と第2面濃度の領域とが交互に並ぶ構造となっている。このうち第1面密度のP型領域22は、半導体基板1上面のリセス22rの下部に形成される。第1境界領域201は、第2面密度のP型領域21および第1面密度のP型領域22が交互に2回以上繰り返される構成でもよい。第2境界領域202は、第3面密度のP型領域23と第2面密度のP型領域24とから成り、第2リサーフ領域12と第3リサーフ領域13との間は、第2面密度の領域と第3面濃度の領域とが交互に並ぶ構造となっている。このうち第3面密度のP型領域23は、半導体基板1上面のリセス23rの下部に形成される。第2境界領域202は、第3面密度のP型領域23および第2面密度のP型領域24が交互に2回以上繰り返される構成でもよい。第3境界領域203は、N型領域25と第3面密度のP型領域26とから成っている。N型領域25は、半導体基板1と同じ不純物濃度である。第3リサーフ領域13の外縁部は、第3面密度の領域と半導体基板1と同じN型領域とが交互に並ぶ構造となっている。このうち第3面密度のP型領域26は、半導体基板1上面のリセス26rの下部に形成される。第3境界領域203は、N型領域25および第3面密度のP型領域26が交互に2回以上繰り返される構成でもよい。図21のリサーフ層20の形成方法は、実施の形態1で図2~図7を用いて説明したリサーフ層10の形成方法と基本的に同じであり、第1マスク101および第2マスク102のパターン形状が異なるだけである。すなわち、本実施の形態では、図2~図4の工程でリセス11r,13r,22r,23r,26rが形成されるように、第1マスク101のパターンを変更する。それにより図5の工程第1のイオン注入工程では、図22のようにリセス11r,13r,22r,23r,26rの下部にP型不純物が第3面密度でイオン注入される。さらに、第2マスク102のパターンを、第1面密度のP型領域にする領域11,22と、第2面密度のP型領域にする領域12,21,24とが開口されたパターンに変更する。それにより、図7の工程第2のイオン注入工程では、図23のように、領域11,12,21,22,24にP型不純物が第2面密度でイオン注入される。このとき、第1のイオン注入工程と重ねてP型不純物が注入される領域11,22は第1面密度となる。その結果、図21に示したリサーフ層20の構成が得られる。理想的には、リサーフ層におけるP型不純物の面密度の分布は、終端領域から外側へ向けて連続的に低くなること望ましい。しかし、本発明では、終端領域から外側へ向けてP型不純物の面濃度が段階的に低くなるリサーフ層でそれを模擬している。図24は、実施の形態1の終端構造Pウェル2およびリサーフ層10におけるP型不純物の面密度の分布を示している。縦軸はP型不純物の注入量面密度、横軸は水平方向距離である。図24の破線は、リサーフ層10が模擬している注入量の連続的な変化である。一方、実施の形態2の終端構造Pウェル2およびリサーフ層20におけるP型不純物の面密度の分布を図25に示す。同図では、第1境界領域201は、第2面密度のP型領域21と第1面密度のP型領域22とが同じ幅で交互に2回繰り返された構造であり、第2境界領域202は、第3面密度のP型領域23と第2面密度のP型領域24とが同じ幅で交互に2回繰り返された構造であり、第3境界領域203は、N型領域25と第3面密度のP型領域26とが同じ幅で交互に2回繰り返された構造である場合を示している。図25の破線は、リサーフ層20が模擬している注入量の連続的な変化を示している。第1境界領域201におけるP型不純物の面密度を平均すると、第1リサーフ領域11の面密度と第2リサーフ領域12の面密度との間の値になる。同様に、第2境界領域202におけるP型不純物の面密度を平均すると、第2リサーフ領域12の面密度と第3リサーフ領域13の面密度との間の値になる。また第3境界領域203におけるP型不純物の面密度を平均すると、第3リサーフ領域13の面密度の半分程度となる。従って、実施の形態2では、実施の形態1よりも理想的な分布に近いものとなり、より高い耐圧が期待できる。また、本実施の形態のリサーフ層20では、離間して形成されるリセスの数が多い分、個々のリセスの幅は実施の形態1よりも狭くなる。よって実施の形態1よりも、絶縁膜4のディッシングの発生を抑える効果は高い。なお、第1リサーフ領域11、第2リサーフ領域12および第3リサーフ領域13の幅と、第1境界領域201、第2境界領域202および第3境界領域203の幅とは、全て同等程度であることが好ましい。そうすることで、リサーフ層20内を一定幅で部分平均した注入量が、外側に向かって線形に近い形で漸減するようになるため、P型不純物の面密度の分布がより理想に近いものとなる。[変更例]実施の形態2において、第2リサーフ領域12と第3リサーフ領域13との間の第2境界領域202は省略してもよい。第2境界領域202を省略した場合のリサーフ層20の構成を図26に示す。図26のリサーフ層20の形成方法も、実施の形態1で図2~図13を用いて説明した方法と基本的に同じであり、第1マスク101および第2マスク102のパターン形状が異なるだけである。本変更例では、図2~図4の工程でリセス11r,13r,22r,26rが形成されるように、第1マスク101のパターンを変更する。それにより、図5の工程第1のイオン注入工程では、図27のようにリセス11r,13r,22r,26rの下部にP型不純物が第3面密度でイオン注入される。さらに、第2マスク102のパターンを、第1面密度のP型領域にする領域11,22と、第2面密度のP型領域にする領域12,21とが開口されたパターンに変更する。それにより図7の工程第2のイオン注入工程では、図28のように、領域11,12,21,22にP型不純物が第2面密度でイオン注入される。その結果、図26に示したリサーフ層20の構成が得られる。第2マスク102は、リセスを形成した後の半導体基板1の表面上に形成する必要があるため、リセスの凹凸の影響により、第2マスク102を形成するための写真製版工程に問題が生じる可能性がある。図7、図23および図28を比較して分かるように、本変更例図28では、第2のイオン注入工程でP型不純物をイオン注入する範囲は実施の形態1図7と同じであり、図21のリサーフ層20を形成する場合図23に比較して、第2マスク102のパターン形状が単純化される。よって、リセス形成後の半導体基板1上に第2マスク102を形成する際に、リセスの凹凸に起因する問題が生じることを防止できる。なお、本変更例のリサーフ層20においては、第2リサーフ領域12の幅は、第1リサーフ領域11、第2リサーフ領域12、第1境界領域201、第3境界領域203の幅の1~2倍程度であることが望ましい。<実施の形態3>実施の形態1,2のように3段階の面濃度を有するリサーフ層は、1回のエッチング工程リセス形成工程と、2回のイオン注入工程により形成できる。本実施の形態3では、この技術を応用し、1回のリセス形成工程と3回のイオン注入工程を用いて、図29のように、外周領域Pウェル2から外側へ向けて低減する7段階の面密度を有するリサーフ層30を形成する。図29のリサーフ層30は、それぞれP型不純物の面密度が異なる第1~第7リサーフ領域31~37から構成される。P型不純物の面密度は、最も内側の半導体基板1が最も高く、最も外側の第7リサーフ領域37が最も低い。それらのうち、第1リサーフ領域31、第3リサーフ領域33、第5リサーフ領域35、第7リサーフ領域37は、それぞれリセス31r,33r,35r,37rの下部に形成されている。このように、リサーフ層30内でP型不純物の面密度の段階数が多くなるほど、その分布を理想的な形例えば図24や図25の破線に近づけることができる。図29のリサーフ層30の形成方法は、実施の形態1で示した図2~図7の工程の応用である。すなわち、まず図2~図4の工程で、半導体基板1の上面にリセス31r,33r,35r,37rを形成する。そして、図5の工程第1のイオン注入工程で、図30のようにリセス31r,33r,35r,37rの下部にP型不純物を半導体基板1のリサーフ条件の0.25倍程度の注入量でイオン注入する。そして、図5の工程第2のイオン注入工程で、図31のように、第1および第2リサーフ領域31,32および第5および第6リサーフ領域35,36に、P型不純物をリサーフ条件の0.5倍程度の注入量でイオン注入する。図31に示すように、この段階では、図1のリサーフ層10と類似の構成が2箇所に形成される図31の段階での注入量は図1の半分である。そして、図32のように、内側の第1~第4リサーフ領域31~34にP型不純物をリサーフ条件と同程度の注入量第2のイオン注入工程よりもさらに高い注入量でイオン注入する。その結果、図29のリサーフ層30の構成が得られる。[変更例]例えば、図30、図31および図32の工程で、実施の形態3のリサーフ層30と類似の構成を2箇所形成しただし、それぞれの注入量は半分にする、さらに、リサーフ層の内側半分に対して、リサーフ条件と同程度の注入量でイオン注入すると、図29の構成からリサーフ層内のリセスをさらに4個、P型領域をさらに8個増やすことができる。つまり、1回のリセス形成工程と、4回のイオン注入工程で、8個のリセスと15段階の注入量の階調を持つリサーフ層が形成される。このように実施の形態3のリサーフ層30の形成方法を応用することにより、1回のリセス形成工程と、n回n≧2のイオン注入工程によって、2n1個のリセスと、2n-1段階の注入量の階調をもつリサーフ層を形成することができる。その場合、リセスの形成に用いたマスクをそのまま注入マスクに用いる1回目のイオン注入工程では、半導体材料のリサーフ条件の1/2n1倍程度のP型不純物をイオン注入し、以降のm回目のイオン注入工程ではその注入量をリサーフ条件の2m1/2n1倍程度にして行うとよい。なお、図30および図31に示した工程では、実施の形態1図1のリサーフ層10の構成を複数個形成したが、それに代えて、実施の形態2のリサーフ層20の構成を複数個形成してもよい。<実施の形態4>実施の形態4では、実施の形態1のような縦型MOSFETの終端構造における、フィールドプレート5,6の構成例を示す。以下に示す図33~図38の左端には、活性領域のMOSFETセルが示されている。図33~図38に示すように、MOSFETセルは、ソース領域41に形成されたソース領域41と、半導体基板1上にゲート酸化膜42を介して配設されたゲート電極43とを備えている。ゲート電極43上は絶縁膜4で覆われるが、絶縁膜4にはソース領域41およびPウェル2に達するコンタクトホールが形成されており、絶縁膜4上に延在するソース電極44は、当該コンタクトホールを通してソース領域41およびPウェル2に接続される。上記の実施の形態1~3では、図33のように、リサーフ層10の内端側のフィールドプレート5がソース電極44に接続した言い換えれば、フィールドプレート5はソース電極44の一部である構成を示していた。図33のフィールドプレート5に代えて、図34のように、ゲート電極43と同電位のドープドポリシリコン配線45を、フィールドプレートとして用いてもよい。ドープドポリシリコン配線45は、ゲート電極43と同じ配線層を用いて形成されており、不図示の部分でゲート電極43に接続している。また、図35のように、絶縁膜4上のフィールドプレート5を、ドープドポリシリコン配線45に接続させ、ゲート電極43と同電位にしてもよい。この場合、フィールドプレート5はソース電極44とは接続しない。さらに、図33と図34とを組み合わせ、図36のように、ゲート電極43と同電位のドープドポリシリコン配線45から成るフィールドプレートと、ソース電極44と同電位のフィールドプレート5の両方を用いてもよい。また、フィールドプレートとしてのドープドポリシリコン配線45をゲート電極43には接続させず、図37のようにソース電極44と同電位のフィールドプレート5に接続させて使用してもよい。ゲート電極43とソース電極44は同電位ではないが、ソース電極44がグランド電位であるとすると、ゲート電極43の電位は高々、数Vボルト~十数Vであり、kVキロボルトオーダの電位となるドレイン電極8と比較すれば遥かに低電位である。そのため、上記の例のように、リサーフ層10の内端側のフィールドプレートをソース電極44に接続させた場合でも、ソース電極44に接続させた場合とほぼ同等に機能する。但し、フィールドプレートをどのように構成するにせよ、ソース電極44とゲート電極43との間の容量結合が大きくなり過ぎないように注意する必要がある。なお、図38のように、フィールドプレートを設置しない構成にしても、リサーフ層10をPウェル2よりも深く形成することによるPウェル2の外縁部の電界緩和の効果や、絶縁膜4上面におけるディッシング抑制効果を得ることができるのは明らかである。<実施の形態5>実施の形態1~4では、本発明に係るリサーフ層を、MOSFETのPウェルの外縁部に設けた例を示した。本発明に係るリサーフ層は、それ以外にも、PN接合ダイオードの高濃度P型注入層アノード層の外縁部に設けることができるのはもちろんのこと、ショットキーバリアダイオードの終端構造にも適用することができる。図39にその例を示す。ショットキーバリアダイオードでは、N型の活性領域上にショットキー電極51が延在する構成となっている。この構成では、半導体基板1とショットキー電極51との接続部分の端部に電界集中が生じるため、その部分にP型の終端構造が設けられる。なお、図39の例では、ショットキー電極51の一部がフィールドプレート5として用いられている。ショットキーバリアダイオードでは、半導体基板1の活性領域に高濃度P型注入層が形成されないため、ショットキー電極51が半導体基板1と接する部分の端部下に、終端領域としての高濃度P型領域52を形成するためには、写真製版工程とイオン注入工程を1回増やす必要がある。本発明に係るリサーフ層10は、その高濃度P型領域52の外端に接続するように配設される。あるいは、製造工程数の削減を図るために、図39の高濃度P型領域52に代えて、図40のように、P型不純物の面密度が第2リサーフ領域12と同じP型領域53を終端領域として設けてもよい。P型領域53は、図16実施の形態1の第2の変更例と同じ要領で、第2のイオン注入工程に用いる第2マスク102の開口をリセス11rよりも内側活性領域側まで広げ、ショットキー電極51と半導体基板1との接続部分の端部となる領域までP型不純物をイオン注入することで形成可能である。図39のように高濃度P型領域52を設ける場合は、フィールドプレート5を省略してもよいが、図40のようにP型領域53を使用する場合は、それが完全に空乏化して充分に電界集中を緩和できない可能性があるため、フィールドプレート5を設けることが好ましい。本実施の形態では、ショットキーバリアダイオードに実施の形態1のリサーフ層10を適用した例を示したが、実施の形態2,3のリサーフ層20,30も適用可能である。<実施の形態6>実施の形態1~5では、N型半導体基板に形成した半導体素子の終端部にP型のリサーフ層を設ける構成を示したが、これらの導電型が全て逆であっても、同様の効果を得ることできる。また、実施の形態1~5では、縦型デバイスの終端領域への適用例を示したが、本発明に係るリサーフ構造は横型デバイスの終端領域に対しても適用可能である。さらに、本発明は、半導体装置の終端領域に限らず、活性領域内部で電界集中の緩和が必要な半導体装置に適用することもできる。例えば、図41に示すように、横型のLDMOSFETLaterallyDiffusedMOSFETのゲートドレイン間に、本発明に係るリサーフ層10を適用することができる。図41のLDMOSFETは、P型不純物を高濃度に含む半導体基板60上に成膜されたP型不純物を比較的低濃度に含むエピタキシャル層61半導体層に形成されている。このLDMOSFETは、エピタキシャル層61の上面部に形成された比較的高濃度なP型不純物領域であるPウェル62と、エピタキシャル層61上にゲート酸化膜63を介して設けられたゲート電極64と、Pウェル62の上面部に形成された比較的高濃度なN型領域であるソース領域65と、エピタキシャル層61の上面部にPウェル62から離隔して形成された比較的高濃度のN型領域であるドレイン領域67とを備えている。ソース領域65には、ソース電極66が接続し、ドレイン領域67上にはドレイン電極68が接続される。このLDMOSFETに設けられるリサーフ層10は、比較的低濃度なN型領域であり、Pウェル62とドレイン領域67との間を接続するように設けられる。実施の形態1~5とは導電型が逆であるが、この場合、N型不純物の面密度は、第1リサーフ領域11が最も高く、次に第2リサーフ領域12が高く、第3リサーフ領域13が最も低く設定される。図41のように、LDMOSFETに設けられたリサーフ層10では、ドレイン領域67側が第1リサーフ領域11となり、第3リサーフ領域13の端部はPウェル62に接する。ゲート電極64は、絶縁膜63を介して第3リサーフ領域13リセス13rの一部を覆い、フィールドプレートとして機能している。またドレイン電極68の一部は、絶縁膜4を介して第1リサーフ領域11リセス11rの一部を覆っており、これもフィールドプレートとして機能している。LDMOSFETのPウェル62とドレイン領域67との間の領域は、終端領域とは電極の配置が異なるが、リサーフ層およびフィールドプレートを設ける目的はほぼ共通している。すなわちその目的は、半導体基板60とほぼ同電位の領域活性領域ではソース領域65、終端領域ではチャネルストッパと、半導体基板60とは導電型が逆の高濃度注入層ドレイン領域67との間に高電圧が印加されたとき、高濃度注入層の外縁部における電界集中を緩和することである。ただし、終端構造では第3リサーフ領域13の外縁部に設けられるフィールドプレートは低濃度半導体基板ドリフト層に拡がる空乏層の伸びを抑える目的のものであるが、LDMOSFETの活性領域では第3リサーフ領域13の一部に設けられるフィールドプレートゲート電極64は、ゲート電極64の直下に位置する第3リサーフ領域13の端部における電界集中を緩和するように働く。なお、LDMOSFETでは、ドレイン領域67の底端部に電界集中が生じ易いため、第1リサーフ領域11を、ドレイン領域67の底端部を含むように形成することが重要である。第3リサーフ領域13は、Pウェル62の底端部を含む必要はない。またゲート電極64およびソース電極66に対しては、実施の形態5で図35および図36に示したフィールドプレートの構成例を適用してもよい。また、通常のLDMOSFETでは、半導体装置端にPウェル62が配設されるLDMOSFETの外周部をPウェルにする。Pウェル62と半導体基板60は同電位であるため、Pウェルの底端部には電界は集中せず、終端領域を設ける必要はない。しかし、上記のような構成にせず、LDMOSFETに終端領域を設ける必要がある場合は、LDMOSFETの外側にリサーフ層10を設けてもよい。また、リサーフ層10に代えて、実施の形態2のリサーフ層20や実施の形態3のリサーフ層30但し導電型はN型とするを用いることも可能である。ただし、実施の形態2のリサーフ層20のように、リサーフ層の中に導電型が異なる領域25が存在すると、ゲートをオン状態にしてもLDMOSFETのソース-ドレイン間が導通しなくなる。したがって、実施の形態2を用いる場合は第3境界領域203を省く必要がある。[変更例]なお、ゲート電極64が第3リサーフ領域13の端部を少しでも覆っていれば、第3リサーフ領域13とPウェル62の間に注入されない領域つまり、エピタキシャル層61と同じ不純物濃度のP型領域があっても良い。このような構成でも、Pウェル62表面のチャネルが開通しないとLDMOSFETのソース-ドレイン間が導通しないため、ゲート閾値電圧は変わらない。<実施の形態7>以上の説明では、本発明のリサーフ層を、MOSFET、PN接合ダイオード、ショットキーバリアダイオードおよびLDMOSFETに適用することについて言及したが、その他にもIGBT、BJTBipolarJunctionTransistorなどのトランジスタや、JBSJunctionBarrierSchottkydiode、MPSMergedPNSchottkydiodeなどのダイオード、およびサイリスタ等に適用してもよく、同様の効果が得られる。また、半導体基板はSiに限定されず、例えば、SiCや、窒化ガリウム系材料、ダイヤモンド等のワイドバンドギャップ半導体を用いた半導体基板を使用しても良い。最適なリサーフ層の注入量は、主に使用する半導体材料の誘電率と絶縁破壊電界によって決まり、最適なリサーフ層の幅は、主に半導体材料の絶縁破壊電界と必要とされる耐圧により決まる。このようなワイドバンドギャップ半導体によって構成されるスイッチング素子やダイオード素子は、耐電圧性が高く、許容電流密度も高いため、Si半導体に比べて小型化が可能であり、これら小型化されたスイッチング素子やダイオード素子を用いることにより、これらの素子を組み込んだ半導体装置モジュールの小型化が可能となる。また耐熱性も高いため、ヒートシンクの放熱フィンの小型化や、水冷ではなく空冷による冷却も可能となり、半導体装置モジュールの一層の小型化が可能となる。なお、リサーフ層10を形成するイオン注入に用いる不純物としては、Bホウ素、N窒素、Alアルミニウム、Pリン、Asヒ素、Inインジウムなど、半導体材料の原子と置換して活性化するものであれば、どのようなものであっても良い。ただし、拡散長が大きい不純物の方が、注入量の異なる領域の界面において、注入量あるいは濃度の変化がなだらかになり、電界集中が緩和される。そのため、N型半導体基板であれば、Bホウ素やAlアルミニウムを注入してP型注入層を形成することにより、より良い効果が期待できる。実施の形態1~6およびそれらに対応する図面では、Pウェルおよびリサーフ層の注入深さを全て同一とした。これは、Pウェルおよびリサーフ層を形成するためのイオン注入工程において、利用できる上限の注入エネルギーでイオン注入することを想定したからである。ここで言う上限は、装置の限界性能を指す場合もあるし、スループットを考慮して1価イオンで実現できる範囲を指す場合もある。しかし、本発明の効果は第1リサーフ層がPウェルよりも深く形成されていれば得られるため、そのような構造になるのであれば、Pウェルおよびリサーフ層の注入深さはそれぞれ任意でよい。また、リサーフ層上を覆う絶縁膜の材料としては、SiO2酸化シリコン、Si3N4窒化シリコン、TEOS正珪酸四エチルや低誘電率材料であるSiOFフッ素添加酸化シリコン、SiOC炭素添加酸化シリコンなどのセラミック材料でも良いし、ポリイミドなどの樹脂、有機ポリマーなど、絶縁性を得られるものであれば、どのようなものでも良い。ただし、誘電率が低い方が、フィールドプレート端直下の半導体表面での降伏が生じにくく、フィールドプレートを伸ばすことが可能である。"