"基板と、前記基板の上方に形成された機能素子と、前記基板の上方に形成され、前記機能素子が配置された空洞部を画成する包囲壁と、前記基板の上方に形成され、前記機能素子に接続された第1配線層および第2配線層と、を含み、前記包囲壁は、平面視において、第1方向に延在している第1壁部および第2壁部と、前記第1方向と交差する第2方向に延在し、前記第1壁部および前記第2壁部に接続された第3壁部および第4壁部と、を有し、前記第1壁部には、第1開口部が形成され、前記第2壁部には、第2開口部が形成され、前記第1配線層は、前記第1開口部を通って、前記包囲壁の内側から外側まで延出し、前記第2配線層は、前記第2開口部を通って、前記包囲壁の内側から外側まで延出し、前記第1壁部の幅および前記第2壁部の幅は、前記第3壁部の幅および前記第4壁部の幅よりも大きい、電子装置。請求項1において、前記機能素子は、複数設けられ、複数の前記機能素子は、前記第1方向に並んで配置されている、電子装置。請求項1または2に記載の電子装置と、前記電子装置の前記第1配線層および前記第2配線層と電気的に接続された回路部と、を含む、発振器。機能素子の周囲に形成された包囲壁には、機能素子に接続された配線を通すための開口部が形成される。この開口部によって包囲壁の剛性が低下し、例えば、包囲壁に加えられる外力により包囲壁が変形することがある。本発明のいくつかの態様に係る目的の1つは、小型化を図ることができ、かつ高い剛性を有する包囲壁を備えた電子装置を提供することにある。また、本発明のいくつかの態様に係る目的の1つは、上記の電子装置を有する発振器を提供することにある。本発明に係る電子装置は、基板と、前記基板の上方に形成された機能素子と、前記基板の上方に形成され、前記機能素子が配置された空洞部を画成する包囲壁と、前記基板の上方に形成され、前記機能素子に接続された第1配線層および第2配線層と、を含み、前記包囲壁は、平面視において、第1方向に延在している第1壁部および第2壁部と、前記第1方向と交差する第2方向に延在し、前記第1壁部および前記第2壁部に接続された第3壁部および第4壁部と、を有し、前記第1壁部には、第1開口部が形成され、前記第2壁部には、第2開口部が形成され、前記第1配線層は、前記第1開口部を通って、前記包囲壁の内側から外側まで延出し、前記第2配線層は、前記第2開口部を通って、前記包囲壁の内側から外側まで延出し、前記第1壁部の幅および前記第2壁部の幅は、前記第3壁部の幅および前記第4壁部の幅よりも大きい。このような電子装置によれば、第1開口部が形成された第1壁部の幅は、第3壁部の幅および第4壁部の幅よりも大きく、第2開口部が形成された第2壁部の幅は、第3壁部の幅および第4壁部の幅よりも大きい。例えば、包囲壁の幅が同じ場合では、開口部が形成された壁部は、開口部が形成されていない壁部に比べて、剛性が低く、包囲壁に加えられた外力例えば、空洞部内との圧力差によって加えられる外力によって、変形することがある。しかしながら、このような電子装置では、第1壁部および第2壁部の幅は第3壁部および第4壁部の幅よりも大きいので、第1壁部および第2壁部の剛性を高くすることができ、第1壁部および第2壁部が変形することを抑制することができる。さらに、このような電子装置では、第3壁部および第4壁部の幅が第1壁部および第2壁部の幅と同じ場合に比べて、小型化を図ることができる。以上のように、このような電子装置では、小型化を図ることができ、かつ高い剛性を有する包囲壁を備えることができる。なお、本発明に係る記載では、上方という文言を、例えば、特定のもの以下、Aというの上方に他の特定のもの以下、Bというを形成するなどと用いる場合に、A上に直接Bを形成するような場合と、A上に他のものを介してBを形成するような場合とが含まれるものとして、上方という文言を用いている。本発明に係る電子装置において、前記機能素子は、複数設けられ、複数の前記機能素子は、前記第1方向に並んで配置されていてもよい。このような電子装置によれば、小型化を図ることができ、かつ高い剛性を有する包囲壁を備えることができる。本発明に係る発振器は、本発明に係る電子装置と、前記電子装置の前記第1配線層および前記第2配線層と電気的に接続された回路部と、を含む。このような発振器によれば、本発明に係る電子装置を含んでいるので、小型化を図ることができ、かつ高い信頼性を有することができる。以下、本発明の好適な実施形態について、図面を用いて詳細に説明する。なお、以下に説明する実施形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではない。また、以下で説明される構成の全てが本発明の必須構成要件であるとは限らない。1.電子装置まず、本実施形態に係る電子装置について、図面を参照しながら説明する。図1は、本実施形態に係る電子装置100を模式的に示す平面図である。図2は、本実施形態に係る電子装置100を模式的に示す図1のII-II線断面図である。図3は、本実施形態に係る電子装置100を模式的に示す図1のIII-III線断面図である。図4は、本実施形態に係る電子装置100を模式的に示す図1のIV-IV線断面図である。図5は、本実施形態に係る電子装置100を模式的に示す図1のV-V線断面図である。なお、便宜上、図1~図5では、互いに直交する3つの軸として、X軸、Y軸、Z軸を図示している。電子装置100は、図1~図5に示すように、基板10と、機能素子20と、第1配線層26と、第2配線層28と、包囲壁30と、を含む。さらに、電子装置100は、第1被覆層50と、第2被覆層54と、層間絶縁層60,62,64と、パッシベーション層70と、を含むことができる。なお、便宜上、図1では、被覆層50,54およびパッシベーション層70の図示を省略している。また、図5では、機能素子20の図示を省略している。基板10は、支持基板12と、第1絶縁層14と、第2絶縁層16と、を有することができる。支持基板12としては、例えば、シリコン基板等の半導体基板を用いる。支持基板12として、セラミックス基板、ガラス基板、サファイア基板、ダイヤモンド基板、合成樹脂基板などの各種の基板を用いてもよい。第1絶縁層14は、支持基板12上に形成されている。第1絶縁層14としては、例えば、LOCOSlocaloxidationofsilicon絶縁層、セミリセスLOCOS絶縁層、トレンチ絶縁層を用いる。第1絶縁層14は、機能素子20と、他の素子例えばトランジスター、図示せずと、を電気的に分離することができる。第2絶縁層16は、第1絶縁層14上に形成されている。第2絶縁層16としては、例えば、窒化シリコン層を用いる。第2絶縁層16は、空洞部1を形成するリリース工程において、エッチングストッパー層として機能することができる。機能素子20は、基板10上に形成され、空洞部1に収容されている。機能素子20は、例えば、片持ち梁型のMEMS振動子である。図示の例では、機能素子20は、基板10上に形成された第1電極22と、第1電極22と間隔を空けて形成された第2電極24と、を有している。第1電極22および第2電極24の平面形状は、特に限定されないが、図1に示す例では、長方形である。第2電極24は、基板10上に形成された支持部24aと、支持部24aから延出し第1電極22に対向して配置された梁部24bと、を有することできる。第1電極22および第2電極24の材質としては、例えば、所定の不純物例えばボロンをドーピングすることにより導電性が付与された多結晶シリコンが挙げられる。機能素子20では、第1電極22および第2電極24の間に電圧交番電圧が印加されると、梁部24bは、電極22,24間に発生する静電力により、基板10の厚み方向Z軸方向に振動することができる。これにより、例えば、第1電極22から所定の周波数梁部24bの固有振動数に応じた周波数の信号出力信号を出力することができる。なお、機能素子20は、図示の例に限定されず、例えば、梁部の両端部が固定された両持ち梁型の振動子でもよい。また、機能素子20は、第2電極が、支持部と、支持部から互い反対方向に延出する第1梁部および第2梁部と、を有し、第1梁部および第2梁部の各々に対向して、第1電極が形成された振動子であってもよい。また、機能素子20は、例えば、振動子以外の、水晶振動子、SAW弾性表面波素子、加速度センサー、ジャイロスコープ、マイクロアクチュエーターなどの各種の機能素子であってもよい。このように、電子装置100は、空洞部1に収容されうる任意の機能素子を備えることができる。第1配線層26は、基板10上に形成され、第1電極22に接続されている。第1配線層26は、例えば、第1電極22と一体的に形成されている。第1配線層26は、第1包囲壁30の第1壁部31に形成された第1開口部35を通って、包囲壁30の内側から外側まで延出している。第2配線層28は、基板10上に形成され、第2電極24の支持部24aに接続されている。第2配線層28は、例えば、第2電極24と一体的に形成されている。第2配線層28は、第1包囲壁30の第2壁部32に形成された第2開口部36を通って、包囲壁30の内側から外側まで延出している。第1配線層26および第2配線層28の材質としては、例えば、所定の不純物例えばボロンをドーピングすることにより導電性が付与された多結晶シリコンが挙げられる。配線層26,28は、電源部図示せずと電気的に接続され、配線層26,28を介して、電極22,24間に電圧を印加することができる。包囲壁30は、機能素子20が配置された空洞部1を画成している。包囲壁30は、基板10上であって、空洞部1の周囲に形成されている。包囲壁30は、図1に示すように、基板10の厚み方向からの平面視において以下、単に平面視においてともいう、機能素子20を囲む平面形状を有している。図示の例では、包囲壁30は、導電層40と、導電層40上および層間絶縁層60上に形成された第1金属層41と、第1金属層41上に形成された第2金属層42と、第2金属層42上に形成された第3金属層43と、を含んで構成されている。導電層40の材質としては、例えば、所定の不純物例えばボロンをドーピングすることにより導電性が付与された多結晶シリコンが挙げられる。金属層41,42,43としては、例えば、アルミニウム層、チタン層、または、アルミニウム層およびチタン層の積層体を用いることができる。包囲壁30は、導電層40および金属層41,42,43により構成された、第1壁部31、第2壁部32、第3壁部33、および第4壁部34を有することができる。第1壁部31は、図1に示すように平面視において、第1方向図示の例ではY軸方向に延在している。図示の例では、第1壁部31は、一定の幅X軸方向の長さを有して、Y軸方向に延在している。第1壁部31には、図1~図3に示すように、第1開口部35が形成されている。第1開口部35は、第1壁部31を、例えばX軸方向に貫通している。第1開口部35は、平面視において、第1配線層26と重なる位置に形成されている。第2壁部32は、平面視において、第1方向図示の例ではY軸方向に延在している。図示の例では、第2壁部32は、一定の幅X軸方向の長さを有して、Y軸方向に延在している。第2壁部32は、第1壁部31と対向配置され、第1壁部31と第2壁部32との間に機能素子20が配置されている。第2壁部32には、第2開口部36が形成されている。第2開口部36は、第2壁部32を、例えばX軸方向に貫通している。第2開口部36は、平面視において、第2配線層28と重なる位置に形成されている。図示の例では、開口部35,36は、導電層40および第1金属層41に形成されている。開口部35,36によって、例えば、導電層40は2つ分離され、第1金属層41には凹部が設けられる。開口部35,36内には、例えば、層間絶縁層60が形成されている。すなわち、第1金属層41と配線層26,28との間には、層間絶縁層60が形成されている。第3壁部33は、平面視において、第1方向と交差する第2方向図示の例ではX軸方向に延在している。図示の例では、第3壁部33は、一定の幅Y軸方向の長さを有して、X軸方向に延在している。第3壁部33は、第1壁部31および第2壁部32に接続されている。第4壁部34は、平面視において、第2方向図示の例ではX軸方向に延在している。図示の例では、第4壁部34は、一定の幅Y軸方向の長さを有して、X軸方向に延在している。第4壁部34は、第1壁部31および第2壁部32に接続されている。第4壁部34は、第3壁部33と対向配置され、第3壁部33と第4壁部34との間に機能素子20が配置されている。図示の例では、第1壁部31のY軸方向の長さは、第3壁部33のX軸方向の長さ、および第4壁部34のX軸方向の長さよりも大きい。同様に、第2壁部32のY軸方向の長さは、第3壁部33のX軸方向の長さ、および第4壁部34のX軸方向の長さよりも大きい。すなわち、空洞部1は、Y軸方向の長さがX軸方向の長さよりも大きい。図4および図5に示すように、第1壁部31の幅L1は、第3壁部33の幅L3、および第4壁部34の幅L4よりも大きい。さらに、第2壁部32の幅L2は、第3壁部33の幅L3、および第4壁部34の幅L4よりも大きい。ここで、壁部31,32の幅L1,L2とは、壁部31,32の第1方向の長さ図示の例ではX軸方向の長さのことであり、壁部31,32の、第1方向の長さが最小となる部分の長さ第1方向の長さのことである。図4に示す例では、幅L1,L2とは、層間絶縁層60と空洞部1との間の第1金属層41の長さX軸方向の長さである。図4に示す例では、幅L1,L2とは、第1金属層41と導電層40との接触面の長さX軸方向の長さともいえる。幅L1,L2は、例えば、同じ長さであり、32μm程度である。また、壁部33,34の幅L3,L4とは、壁部33,34の第2方向の長さ図示の例ではY軸方向の長さのことであり、壁部33,34の、第2方向の長さが最小となる部分の長さ第2方向の長さのことである。図5に示す例では、幅L3,L4とは、層間絶縁層60と空洞部1との間の第1金属層41の長さである。図5に示す例では、幅L3,L4とは、第1金属層41と導電層40との接触面の長さY軸方向の長さともいえる。幅L3,L4は、例えば、同じ長さであり、12μm程度である。図示の例では、壁部31,32を構成する第1金属層41と第2金属層42との接触面の長さX軸方向の長さは、壁部33,34を構成する第1金属層41と第2金属層42との接触面の長さY軸方向の長さよりも大きい。また、壁部31,32を構成する第2金属層42と第3金属層43との接触面の長さX軸方向の長さは、壁部33,34を構成する第2金属層42と第3金属層43との接触面の長さY軸方向の長さよりも大きい。なお、図示の例では、包囲壁30は、3つの金属層40,41,42を有しているが、金属層の数は、特に限定されない。また、包囲壁30は、導電層40を有していなくてもよい。層間絶縁層60,62,64は、基板10の上方であって、包囲壁30の周囲に形成されている。層間絶縁層60,62,64としては、例えば、酸化シリコン層を用いる。図示の例では、電子装置100は、3層の層間絶縁層60,62,64を有しているが、層間絶縁層の数は、特に限定されず、例えば包囲壁30の金属層の数に応じて、適宜変更することができる。第1被覆層50は、空洞部1を上方から覆って形成されている。第1被覆層50は、例えば、第3金属層43と一体的に形成され、第3金属層43と同じ材質から構成されている。第1被覆層50には、空洞部1に連通する貫通孔52が形成されている。貫通孔52は、第1被覆層50をZ軸方向に貫通している。貫通孔52の数は、特に限定されない。第2被覆層54は、第1被覆層50上に形成されている。第2被覆層54は、貫通孔52を塞いでいる。第2被覆層54としては、例えば、アルミニウム層、チタン層、または、アルミニウム層およびチタン層の積層体を用いることができる。第1被覆層50および第2被覆層54は、空洞部1を上方から覆って、空洞部1を封止する封止部材として機能することができる。空洞部1は、例えば、基板10、包囲壁30、層間絶縁層60、および被覆層50,54によって画成されている。空洞部1内は、減圧状態に保たれ、これにより機能素子20の動作精度の向上を図ることができる。なお、包囲壁30および被覆層50,54には、一定の電位例えば接地電位が与えられることが望ましい。これにより、包囲壁30および被覆層50,54を、電磁シールドとして機能させることができる。そのため、機能素子20を、外部と電気的に遮蔽することができる。これにより、機能素子20は、より安定した特性を有することができる。パッシベーション層70は、第2被覆層54が形成されている領域を避けて、層間絶縁層64上および第3金属層43上に形成されている。パッシベーション層70としては、例えば、窒化シリコン層を用いる。なお、図2および図3に示すように、第1配線層26と層間絶縁層60との間に、犠牲層80が形成されていてもよい。本実施形態に係る電子装置100は、例えば、以下の特徴を有する。電子装置100によれば、第1開口部35が形成された第1壁部31の幅L1は、第3壁部33の幅L3および第4壁部34の幅L4よりも大きく、第2開口部36が形成された第2壁部32の幅L2は、第3壁部33の幅L3および第4壁部34の幅L4よりも大きい。例えば、包囲壁の幅が同じ場合では、開口部が形成された壁部は、開口部が形成されていない壁部に比べて、剛性が低く、包囲壁に加えられた外力例えば、空洞部内との圧力差によって加えられる外力によって、変形することがある。これにより、例えば信頼性が低下することがある。しかしながら、電子装置100では、壁部31,32の幅L1,L2は壁部33,34の幅L3,L4よりも大きいので、開口部35,36が形成された壁部31,32の剛性を高くすることができ、壁部31,32が変形することを抑制することができる。さらに、電子装置100では、第3壁部および第4壁部の幅が第1壁部および第2壁部の幅と同じ場合に比べて、小型化を図ることができる。以上のように、電子装置100では、小型化を図ることができ、かつ高い剛性を有する包囲壁30を備えることができる。2.電子装置の製造方法次に、本実施形態に係る電子装置の製造方法について、図面を参照しながら説明する。図6~図11は、本実施形態に係る電子装置100の製造工程を模式的に示す断面図である。なお、図6,7,10,11は、図2に対応する断面図を示している。また、図8および図9では、図中のaに図2に対応する断面図を示し、図中のbに図3に対応する断面図を示し、図中のcに図4に対応する断面図を示している。図6に示すように、支持基板12上に、第1絶縁層14および第2絶縁層16をこの順で形成して、基板10を得る。第1絶縁層14は、例えば、LOCOS法、STIshallowtrenchisolation法により形成される。第2絶縁層16は、例えば、CVDchemicalvapordeposition法、スパッタ法により形成される。図7に示すように、基板10上に、第1電極22、および第1電極22に接続された第1配線層26を形成する。第1電極22および第1配線層26は、一体的に形成されることができる。より具体的には、第1電極22および第1配線層26は、CVD法やスパッタ法などによって成膜された後、フォトリソグラフィー技術およびエッチング技術によってパターニングされることにより形成される。第1電極22および第1配線層30が多結晶シリコンからなる場合は、導電性を付与するために所定の不純物をドーピングする。次に、例えば熱酸化処理を行うことにより、第1電極22および第1配線層26を覆うように犠牲層80を形成する。次に、犠牲層80上および基板10上に第2電極24を形成し、さらに、基板10上に、第2電極24に接続された第2配線層28を形成する。第2電極24および第2配線層28は、一体的に形成されることができる。第2電極24および第2配線層28は、例えば、第1電極22および第1配線層26と同様の成膜処理およびパターニング処理により形成される。第2電極24および第2配線層28が多結晶シリコンからなる場合、導電性を付与するために所定の不純物をドーピングする。以上の工程により、機能素子20を形成することができる。第2電極24および第2配線層28を形成する工程において、導電層40を形成することができる。なお、導電層40は、第1電極22および第1配線層26を形成する工程において、形成されてもよい。図8に示すように、第2電極24、第2配線28、導電層40、および犠牲層80を覆うように、基板10の上方に層間絶縁層60を成膜する。層間絶縁層60は、例えば、CVD法や塗布スピンコート法によって形成される。次に、導電層40が露出するように層間絶縁層60をパターニングして、コンタクトホール61を形成する。パターニングは、配線層26,28を露出しないように行われる。パターニングは、例えば、フォトリソグラフィー技術およびエッチング技術によって行われる。図9に示すように、コンタクトホール61内および層間絶縁層60上に、第1金属層41を形成する。上述のように、配線層26,28上にはコンタクトホールが形成されていないため、配線層26,28直上には第1金属層41が形成されない。これにより、第1金属層41は、凹部が形成された形状となり、開口部35,36が形成される。第1金属層41は、例えば、スパッタ法、めっき法などによって成膜された後、フォトリソグラフィー技術およびエッチング技術によってパターニングされることにより形成される。図10に示すように、第1金属層41を覆うように、層間絶縁層60の上方に層間絶縁層62を成膜する。次に、第1金属層41が露出するように層間絶縁層62をパターニングして、コンタクトホール63を形成する。次に、コンタクトホール63内に、第2金属層42を形成する。次に、第2金属層42を覆うように、層間絶縁層62の上方に層間絶縁層64を成膜する。次に、第2金属層42が露出するように層間絶縁層64をパターニングして、コンタクトホール65を形成する。次に、コンタクトホール65内に、第3金属層43を形成する。以上の工程により、包囲壁30を形成することができる。さらに、層間絶縁層64上に、貫通孔52が形成された第1被覆層50を形成する。第1被覆層50は、第3金属層43と一体的に形成される。層間絶縁層62,64は、例えば、CVD法や塗布スピンコート法などで成膜される。金属層42,43および第1被覆層50は、例えば、スパッタ法、めっき法などによって成膜された後、フォトリソグラフィー技術およびエッチング技術によってパターニングされることにより形成される。貫通孔52は、第3金属層43および第1被覆層50を形成するためのパターニングにおいて、同時に形成されることができる。図11に示すように、層間絶縁層64および第3被覆層43上に、パッシベーション層70を形成する。パッシベーション層70は、例えば、CVD法やスパッタ法などによって成膜された後、フォトリソグラフィー技術およびエッチング技術によってパターニングされることにより形成される。次に、貫通孔52に例えばエッチング液を通して、包囲壁30に囲まれた層間絶縁層60,62,64および犠牲層80をエッチングして、空洞部1を形成するリリース工程。エッチングは、例えば、フッ化水素酸や緩衝フッ酸フッ化水素酸とフッ化アンモニウムとの混合液などを用いたウェットエッチングによって行われる。図1に示すように、第1被覆層50上に第2被覆層54を形成する。これにより、貫通孔52を閉鎖することができ、空洞部1を封止することができる。第2被覆層54は、例えば、CVD法やスパッタ法などによって成膜された後、フォトリソグラフィー技術およびエッチング技術によってパターニングされることにより形成される。以上の工程により、本実施形態に係る電子装置100を製造することができる。電子装置100の製造方法によれば、第1開口部35が形成された第1壁部31の幅L1を、第3壁部33の幅L3および第4壁部34の幅L4よりも大きくすることができ、さらに、第2開口部36が形成された第2壁部32の幅L2を、第3壁部33の幅L3および第4壁部34の幅L4よりも大きく形成することができる。そのため、上述のとおり、小型化を図ることができ、かつ高い剛性を有する包囲壁30を備えた電子装置100を形成することができる。3.電子装置の変形例次に、本実施形態の変形例に係る電子装置について、図面を参照しながら説明する。図12は、本実施形態の変形例に係る電子装置200を模式的に示す平面図である。なお、便宜上、図12では、互いに直交する3つの軸として、X軸、Y軸、Z軸を図示している。また、図12では、被覆層50,54およびパッシベーション層70の図示を省略している。以下、電子装置200において、上述した電子装置100の構成部材と同様の機能を有する部材については同一の符号を付し、その詳細な説明を省略する。電子装置100は、図1に示すように、1つの機能素子20を有していた。これに対し、電子装置200は、図12に示すように、複数の機能素子20を有している。図示の例では、電子装置200は、5つの機能素子20を有しているが、その数は、特に限定されない。複数の機能素子20は、第1方向図示の例ではY軸方向に並んで配置されている。複数の機能素子20に応じて、配線層26,28は複数設けられ、複数の配線層26,28に応じて、開口部35,36は複数設けられている。なお、図示はしないが、複数の第1配線層26は、例えば、互いに電気的に接続されている。また、複数の第2配線層28は、例えば、互いに電気的に接続されている。電子装置200によれば、電子装置100に比べて、包囲壁30に形成される開口部35,36の数が多い。そのため、例えば包囲壁の幅が同じ場合は、開口部が形成された壁部は、開口部が形成されない壁部に比べて、よりいっそう剛性が低下する。しかしながら、電子装置200では、第1壁部31の幅L1および第2壁部32の幅L2は、第3壁部33の幅L3および第4壁部34の幅L4よりも大きいので、開口部35,36の各々が複数形成されても、壁部31,32は、高い剛性を有することができる。さらに、電子装置200では、複数の機能素子20がY軸方向に並んで配置されている。そのため、電子装置100に比べて、Y軸方向の長さが大きくなる。ここで、例えば、開口部が形成されていない第3壁部および第4壁部の幅Y軸方向の長さが、開口部が形成された第1壁部および第2壁部の幅X軸方向の長さと同じ場合には、よりいっそうY軸方向の長さが大きくなってしまう。しかしながら、電子装置200では、壁部33,34の幅L3,L4は、壁部31,32の幅L1,L2よりも小さいので、その分、小型化を図ることができる。4.発振器次に、本実施形態に係る発振器について、図面を参照しながら説明する。図13は、本実施形態に係る発振器600を示す回路図である。発振器600は、図13に示すように、例えば、本発明に係る電子装置例えば電子装置100と、反転増幅回路回路部610と、を含む。電子装置100は、第1配線層26と電気的に接続された第1端子100aと、第2配線層28と電気的に接続された第2端子100bと、を有している。電子装置100の第1端子100aは、反転増幅回路610の入力端子610aと少なくとも交流的に接続する。電子装置100の第2端子100bは、反転増幅回路610の出力端子610bと少なくとも交流的に接続する。図示の例では、反転増幅回路610は、1つのインバーターから構成されているが、所望の発振条件が満たされるように、複数のインバーター反転回路や増幅回路を組み合わせて構成されていてもよい。発振器600は、反転増幅回路610に対する帰還抵抗を含んで構成されていてもよい。図13に示す例では、反転増幅回路610の入力端子と出力端子とが抵抗620を介して接続されている。発振器600は、反転増幅回路610の入力端子610aと基準電位接地電位との間に接続された第1キャパシター630と、反転増幅回路610の出力端子610bと基準電位接地電位との間に接続された第2キャパシター632と、を含んで構成されている。これにより、MEMS振動子100とキャパシター630,632とで共振回路を構成する発振回路とすることができる。発振器600は、この発振回路で得られた発振信号fを出力する。発振器600を構成するトランジスターやキャパシター等の素子図示せずは、例えば、基板10上に図2参照形成されていてもよい。これにより、電子装置100と反増幅回路610をモノリシックに形成することができる。発振器600を構成するトランジスター等の素子を基板10上に形成する場合、発振器600を構成するトランジスター等の素子を、上述した電子装置100を形成する工程と同一の工程で形成してもよい。具体的には、犠牲層80を形成する工程において図7参照、トランジスターのゲート絶縁層を形成してもよい。さらに、第2電極24を形成する工程において図7参照、トランジスターのゲート電極を形成してもよい。このように、電子装置100の製造工程と発振器600を構成するトランジスター等の素子の製造工程を共通化することで、製造工程の簡略化を図ることができる。発振器600によれば、小型化を図ることができ、かつ高い剛性を有する包囲壁30を備えた電子装置100を含む。そのため、発振器600は、小型化を図ることができ、かつ高い信頼性を有することができる。なお、発振器600は、図14に示すように、さらに、分周回路640を有していてもよい。分周回路640は、発振回路の出力信号Voutを分周し、発振信号fを出力する。これにより、発振器600は、例えば、出力信号Voutの周波数よりも低い周波数の出力信号を得ることができる。本発明は、実施の形態で説明した構成と実質的に同一の構成例えば、機能、方法及び結果が同一の構成、あるいは目的及び効果が同一の構成を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。"