周波数信号の信号路に設けられ、制御電圧により前記周波数信号の減衰量が調整される可変減衰器と、この可変減衰器の出力側の周波数信号の信号レベルを検出する検波器と、この検波器にて検出された信号レベルに基づいて前記制御電圧に対応するディジタル信号である指令値を出力する制御部と、前記指令値をアナログ電圧に変換して前記制御電圧として出力するディジタル/アナログ変換器と、このディジタル/アナログ変換器の出力側と可変減衰器との間に設けられたローパスフィルタと、を備え、制御部が制御電圧を出力してから検波器で検出された信号レベルを読み込むまでの時間は、前記ローパスフィルタのカットオフ周波数で決まる当該ローパスフィルタの時定数よりも長い時間に設定されていることを特徴とする信号レベル調整装置。前記制御部は、1回前に検出した信号レベルに基づいて設定された制御電圧に対して、検出された信号レベルと目標の信号レベルとの差分に相当する差電圧を加算して新たな制御電圧とする機能と、前記差電圧が予め設定された制限値から外れているときには当該制限値に制限する機能と、を備えたことを特徴とする請求項1記載の周波数シンセサイザ。周波数信号の信号路に設けられ、制御電圧により前記周波数信号の減衰量が調整される可変減衰器と、この可変減衰器の出力側の周波数信号の信号レベルを検出するための検波器と、この検波器にて検出された検出電圧と目標の信号レベルに対応する目標電圧とが入力されて比較され、前記検出電圧を前記目標電圧に近づけるためのコンパレータと、このコンパレータの出力を積分してその積分出力を前記制御電圧とする積分回路部と、前記コンパレータと積分回路部との間に設けられたローパスフィルタと、を備えたことを特徴とする信号レベル調整装置。電圧制御発振器の発振出力である周波数信号を増幅器を介して出力する周波数シンセサイザにおいて、前記周波数信号の信号路に設けられた可変減衰器を含む請求項1ないし3のいずれか一項に記載の信号レベル調整装置を備えたことを特徴とする周波数シンセサイザ。本発明は、このような背景の下になされたものであり、その目的は、周波数信号の信号路に設けた可変減衰器の出力側の信号レベルを検波し、検波電圧に応じて可変減衰器の減衰量調整用の制御電圧を出力する信号レベル調整装置において、可変減衰器の出力におけるスプリアスを抑制できる信号レベル調整装置を提供することにある。本発明の他の目的は、この信号レベル調整装置を用いて高周波機器を構成することにより高周波機器の出力のスプリアスを抑制することにある。本発明は、周波数信号の信号路に設けられ、制御電圧により前記周波数信号の減衰量が調整される可変減衰器と、この可変減衰器の出力側の周波数信号の信号レベルを検出する検波器と、この検波器にて検出された信号レベルに基づいて前記制御電圧に対応するディジタル信号である指令値を出力する制御部と、前記指令値をアナログ電圧に変換して前記制御電圧として出力するディジタル/アナログ変換器と、このディジタル/アナログ変換器の出力側と可変減衰器との間に設けられたローパスフィルタと、を備え、制御部が制御電圧を出力してから検波器で検出された信号レベルを読み込むまでの時間は、前記ローパスフィルタのカットオフ周波数で決まる当該ローパスフィルタの時定数よりも長い時間に設定されていることを特徴とする信号レベル調整装置である。前記制御部は、1回前に検出した信号レベルに基づいて設定された制御電圧に対して、検出された信号レベルと目標の信号レベルとの差分に相当する差電圧を加算して新たな制御電圧とする機能と、前記差電圧が予め設定された制限値から外れているときには当該制限値に制限する機能と、を備えた構成とすることができる。他の発明は、周波数信号の信号路に設けられ、制御電圧により前記周波数信号の減衰量が調整される可変減衰器と、この可変減衰器の出力側の周波数信号の信号レベルを検出するための検波器と、この検波器にて検出された検出電圧と目標の信号レベルに対応する目標電圧とが入力されて比較され、前記検出電圧を前記目標電圧に近づけるためのコンパレータと、このコンパレータの出力を積分してその積分出力を前記制御電圧とする積分回路部と、前記コンパレータと積分回路部との間に設けられたローパスフィルタと、を備えたことを特徴とする信号レベル調整装置である。更に他の発明は、電圧制御発振器の発振出力である周波数信号を増幅器を介して出力する周波数シンセサイザにおいて、前記周波数信号の信号路に設けられた可変減衰器を含む本発明の信号レベル調整装置を備えたことを特徴とする。本発明は、周波数信号の信号路に設けた可変減衰器の出力側の信号レベルを検波し、検波電圧に応じて制御部からディジタル/アナログ変換器を介して可変減衰器の減衰量調整用の制御電圧を出力し、可変減衰器の出力の信号レベルを一定化する信号レベル調整装置において、ディジタル/アナログ変換器の出力側と可変減衰器との間にローパスフィルタを設けて、ディジタル/アナログ変換器の出力の変化時に発生するオーバーシュートに対応する周波数成分をカットしている。そしてローパスフィルタのカットオフ周波数で決まる当該ローパスフィルタの時定数よりも長い時間間隔で制御部から前記制御電圧を出力するようにして、制御動作に影響がないようにしている。このためディジタル/アナログ変換器の出力変化に基づくスプリアスを抑制できる。他の発明は、周波数信号の信号路に設けた可変減衰器の出力側の信号レベルを検波し、検波電圧に応じて可変減衰器の減衰量調整用の制御電圧を出力する信号レベル調整装置において、D/A変換器を用いずにコンパレータを用いると共にコンパレータの出力側にローパスフィルタを設けて制御電圧を生成しているため、可変減衰器の出力におけるスプリアスを抑制できる効果がある。またこのような信号レベル調整装置を例えば周波数シンセサイザなどの高周波機器に適用すれば、スプリアスに基づく悪影響を避けることができる。第1の実施形態図1は、本発明に係る周波数シンセサイザの第1の実施の形態を示すブロック図である。この実施形態が従来の周波数シンセサイザとして示した図10と異なるところは、1ディジタル/アナログ変換器の出力側と可変減衰器4との間にローパスフィルタ7を設けたこと、2制御部3の機能が異なること、にある。まず図10における説明では触れていなかったPLL集積回路部1の一例について述べると、PLL集積回路部1は例えば電圧制御発振器2の出力を分周する分周部と、この分周部の後段に設けたA/D変換部と、A/D変換部の出力を基準クロックにより直交検波して両周波数差の周波数で回転する回転ベクトルKを取り出す部分と、設定された周波数シンセサイザの出力周波数に応じた設定周波数で回転する回転ベクトルK0と、回転ベクトルKとK0との速度差に対応する信号をループフィルタ2に出力する部分と、を備えている。この場合には、回転ベクトルKがK0の速度と一致したときにPLLループがロックすることになるが、PLL集積回路部1の構成はこのようなものに限らず、電圧制御発振器2の出力信号を分周する分周部と、分周された出力信号の位相と基準クロックの位相との位相差に応じた信号を取り出してループフィルタに出力する構成であってもよい。次にPINダイオードをπ型接続した、公知の可変減衰器4の構成例について図2に記載しておく。実線Aの経路で示すように定電圧回路400から電流が抵抗R10、PINダイオードD2、PINダイオードD3、抵抗R20及び接地の経路で流れると共に、実線Bの経路で示すように制御電圧制御部3からディジタル/アナログ変換器6を介して出力された制御電圧がインダクタンスL10、PINダイオードD1、抵抗R20及び接地の経路で流れる。C1~C7はコンデンサである。この回路においては、制御電圧を小さくすることにより減衰量が大きくなる。即ち、制御電圧を小さくすることでPINダイオードD1の順電流が小さくなり当該PINダイオードD1の順抵抗値が大きくなる。これにより抵抗R20の電圧降下量が小さくなるので、実線Bで示す経路に流れる電流が多くなる。従ってPINダイオードD2、D3の順電流が大きくなり、PINダイオードD2、D3の順抵抗値が小さくなる。また逆に電圧制御回路2の制御電圧を大きくすることにより減衰量が小さくなる。即ち、制御電圧を大きくすることでPINダイオードD1の順電流が大きくなり当該PINダイオードD1の順抵抗値が小さくなる。これにより抵抗R20の電圧降下量が大きくなるので、実線Bで示す経路に流れる電流が小さくなる。従ってPINダイオードD2、D3の順電流が小さくなり、PINダイオードD2、D3の順抵抗値が大きくなる。図3は可変減衰器の減衰特性の一例である。地上波ディジタル放送向けのOFD方式の64QAM変調で使用する周波数シンセサイザでは、キャリア近傍の10Hz離調以下においては、復調回路に対する影響が少なく、10Hzを越える雑音スプリアスを含むは固定劣化になるので、ローパスフィルタ7のカットオフ周波数は10Hz以下とする必要がある。また図1に示したローパスフィルタ7のカットオフ周波数は、1/2π抵抗値容量値であらわされる。なお、前記抵抗値は、ローパスフィルタ7の抵抗Rの抵抗値、容量値はコンデンサCの容量値である。例えばCを2.2μF、Rを8.2kΩとすれば、カットオフ周波数は8.82Hzとなる。カットオフ周波数が低くなると、時定数が無視できなくなり、APCの応答時間を考慮する必要がある。カットオフ周波数が8.82Hzの場合、時定数は18.04msecであるから、APC応答時間を18.04msecよりも長い時間に設定する必要がある。即ち制御部3が制御電圧を出力してから検波器5で検出された信号レベルを読み込むまでの時間は、前記ローパスフィルタ7のカットオフ周波数で決まる当該ローパスフィルタ7の時定数よりも長い時間に設定されている必要がある。この例ではマージンをもたせて例えば30msecに設定している。制御部3は、検波器5からの検波電圧電圧検出値と目標電圧値とに基づいて可変減衰器4の制御電圧を設定する処理を実行するものであることから、目標電圧値、ディジタル/アナログ変換器6の制御電圧のディジタル値の上限値及び下限値などのパラメータを記憶し、APCに必要な所定の演算、判定処理などを行うプログラムを備えている。これらパラメータやプログラムについては、次のフローチャートを含めた動作説明においてあわせて記載する。図4は上述実施形態においてAPC動作を示すフローチャートである。この例では、検波器5として、図11aに示した単調増加の特性のものを使用している。検波器5は増幅器41から出力される周波数信号を検波し、制御部3は検波した電圧の値V2を読み込むステップS1。更に制御部3はこの時点においてのディジタル/アナログ変換器6の設定値であるディジタル値を読み込むステップS2。以下このディジタル値をDAC値と呼ぶ。DAC値は可変減衰器4の制御電圧に対応する値である。制御部3は既述のように検波電圧に基づいてDAC値を出力し、DAC値を出力してから、次のDAC値を演算するために検波電圧を読み込むまでの時間APC応答時間は、ローパスフィルタ7の時定数よりも長い例えば30msecである。このため結果としてDAC値の出力間隔応答時間は30msecであり、上記のこの時点においてのDAC値とは、ステップS1にて得られた検波電圧を取り込むサイクルの一つ前のサイクルにて出力されたDAC値である。制御部3内のメモリには、予めDAC値の上限値と下限値とが設定されており、制御部3はステップS2にて読み取ったDAC値が上限値と下限値との間にあるか否かを判定しステップS3、この間から外れていれば、APCを実行することができず、APCエラーとして例えばアラームを出して周波数シンセサイザの出力を停止する。DAC値が上限値と下限値との間に収まっていれば、検波電圧V2と目標電圧V1との差分の絶対値を求め、差分値が許容値差分しきい値ΔV0よりも大きいか否かを判定するステップS4。目標電圧V1とは、周波数シンセサイザの出力レベル出力された周波数信号の信号レベルのいわば理想値に対応する電圧値であり、例えば仕様を満足する出力レベルの許容範囲の中心値に対応する電圧値に設定される。また許容値ΔV0は、信号レベルが目標値から外れていても許容範囲内に収まる値に設定される。目標電圧V1及び許容値ΔV0は、予めオペレータが制御部3にて設定し、メモリ内に格納される。検波電圧V2と目標電圧V1との差分の絶対値が許容値ΔV0の中に収まっているとき、つまり判断ステップS4の結果がNOであるときには、このままAPC制御を続行しても問題ない。しかし信号レベルをより理想値に近づけるため、つまり検波電圧V2をより目標電圧V1に近づけるために、検波器5として図11aに示した単調増加の特性のものを使用している場合には、検波電圧V2が目標電圧V1よりも大きれば、周波数シンセサイザの出力レベルを僅かに下げるために、現在のサイクルで出力されているDAC値からディジタル値で1だけ小さい値を新たなDAC値として設定するステップS5。また逆に検波電圧V2が目標電圧V1よりも小さければ、現在のサイクルで出力されているDAC値からディジタル値で1だけ大きい値1ビット分だけ大きな値を新たなDAC値として設定するステップS5。図5aは、DAC値を縦軸に、経過時間を横軸に夫々とった特性図であり、図5bは、検波電圧を縦軸に、経過時間を横軸に夫々とった特性図である。なお図5は、検波器5として図11bに示した単調減少の特性のものを使用している場合の特性である。この例では、検波電圧が安定しているときには、即ち検波電圧V2と目標電圧V1との差分が許容値ΔV0に収まっているときには、DAC値は1ビットの加算、除算が交互に繰り返される。この場合には、あるDAC値とこの値よりも1だけ大きいDAC値との間に、目標電圧V1に対応するDAC値が存在しており、従って検波電圧V1と目標電圧V2との差分はゼロになることはないので、最終的にはDAC値は1ビット単位で制御されることになる。一方、検波電圧V2と目標電圧V1との差分の絶対値が許容値ΔV0から外れているとき、つまり判断ステップS4の結果がYESであるときには、検波電圧V2が目標電圧V1よりも大きいときには、DAC値の最大許容変化幅ΔDACをそのときのDAC値から差し引いて新たなDAC値とするステップS6。最大許容変化幅ΔDACを設定した理由は、ディジタル/アナログ変換器6からのアナログ出力がDAC値の変化によりパルス的に変化するため、この変化によるオーバーシュートを抑えることにある。従って検波電圧V2と目標電圧V1との差分の絶対値が許容値ΔV0から外れたときに、その差分に対応するだけDAC値を変化させるということを行わず、予めオーバーシュートが抑えられるであろう変化幅の最大値として設定された最大許容変化幅ΔDACだけ変化させるようにしている。また検波電圧V2が目標電圧V1よりも小さいときには、そのときのDAC値にDAC値の最大許容変化幅ΔDACを加算して新たなDAC値とするステップS6。検波器5の検波電圧の特性が単調減少の場合には、ステップS5及びS6におけるV1、V2の大小関係は逆になる。こうしてステップS5またはS6にてDAC値が設定されるとステップS7にて、制御部3はディジタル/アナログ変換器6に対してDAC値を出力する。すなわち、制御部3からディジタル/アナログ変換器6及びローパスフィルタ7を介して制御電圧が可変減衰器4に出力される。そしてローパスフィルタ7の時定数だけ経過すると、可変減衰器4は制御部3にて設定された制御電圧に対応する減衰量となり、周波数信号はこの減衰量に応じた信号レベルとなる。一方制御部3においては、DAC値を出力した後、設定された応答時間τ、この例では30msecだけ待機しステップS8、ステップS1に戻って検波電圧V2を読み取り、次の制御ループの処理を開始する。この実施形態では、ディジタル/アナログ変換器6から出力されるアナログ電圧がディジタル値の変更によりパルス的に変化して発生したオーバーシュトの波形に対応する信号は、ローパスフィルタ7により除去される。図6はこの実施形態の周波数シンセサイザの出力のスペクトラムであり、図12にて見られたようなスプリアスが存在しないことがわかる。従って例えば地上ディジタル放送において音声や画像の乱れを抑えることができる。以下に上述の実施形態の変形例について記載する。図4に記載したフローチャートにおいて、検波電圧V2と目標電圧V1との差分の絶対値が許容値ΔV0から外れたときに、その差分だけDAC値を変化させるようにし、ただしその変化分は最大許容変化幅ΔDACに制限されるようにリミッタ機能を付与するようにしてもよい。またローパスフィルタ7としては図7に記載した構成のものであってもよい。図7中、301は演算増幅器、302、303は抵抗、304、305はコンデンサである。更にまた増幅器41と可変減衰器4とは配置が逆であっても、即ち、可変減衰器4の前段に増幅器41が設けられていてもよい。第2の実施形態図8は、本発明に係る周波数シンセサイザの第2の実施の形態を示すブロック図である。この実施形態が図1に示した第1の実施形態と異なるところは、APCの制御ループを構成するDAC6に代えてコンパレータ8を用いたところにある。コンパレータ8の正側の入力端には、検波電圧の目標値目標電圧V1が制御部3から入力され、コンパレータ8の負側の入力端には、検波器5からの検波電圧V2が入力されている。検波器5は単調増加のものが用いられている。目標電圧V1とは、周波数シンセサイザの出力レベル理想値に対応する電圧値である。コンパレータ8の出力側にはローパスフィルタ7が設けられ、このローパスフィルタ7の出力側には積分回路部である積分器9が設けられている。ローパスフィルタ7は、コンパレータ8の出力変化時に発生するオーバーシュートに対応する周波数成分をカットする役割を持っている。積分器9の出力電圧は可変減衰器4の制御電圧となる。このような構成では、検波器5が単調増加の場合には、検波電圧V2が目標電圧V1よりも大きいと、コンパレータ8の出力はLレベルとなる。このとき積分器9に充電されている電荷はコンパレータ8を介して放電され、可変減衰器4の制御電圧が小さくなるので可変減衰器4の減衰量が大きくなる。また検波電圧V2が目標電圧V1よりも小さいと、コンパレータ8の出力はHレベルとなる。このときコンパレータ8の出力電圧が積分器9により積分され、可変減衰器4の制御電圧が大きくなるので可変減衰器4の減衰量が小さくなる。従って検波電圧の時間的変化は第1の実施形態とは異なり、図11に示すように鋸波状となる。第2の実施形態では、可変減衰器4の出力側の信号レベルを検波し、検波電圧に応じて可変減衰器4の減衰量調整用の制御電圧を出力する信号レベル調整装置において、コンパレータ8を用いて制御電圧を生成しているが、コンパレータ8の出力変化時に発生するオーバーシュートに対応する周波数成分はローパスフィルタ7によりカットされるため、高周波機器例えば周波数シンセサイザの出力におけるスプリアスを抑制できる効果がある。またコンパレータ8を用いて制御電圧を生成しているため回路構成が簡単になるという利点がある。検波器5が単調減少の場合には、コンパレータ8の入力は図8の場合と逆になり、負側の入力端に、検波電圧の目標値V1が制御部3から入力され、コンパレータ8の正側の入力端に、検波器5からの検波電圧V2が入力されることになる。この場合には、検波電圧V2が目標電圧V1よりも大きいと、コンパレータ8の出力はHレベルとなり、可変減衰器4の制御電圧が大きくなるので可変減衰器4の減衰量が小さくなる。また検波電圧V2が目標電圧V1よりも小さいと、コンパレータ8の出力はLレベルとなる。このとき可変減衰器4の制御電圧が小さくなるので可変減衰器4の減衰量が大きくなる。以上の実施形態では、周波数シンセサイザに上述の構成のAPCを組み込んだシステム、言い換えるとAPCを備えた周波数シンセサイザについて記載しているが、本発明は、周波数シンセサイザから切り離された上述の構成のAPCについても成立する。このAPCの適用機器としては、周波数シンセサイザ以外に信号発生器、高周波送信機、高周波受信機などにも適用できる。