基板の上に順次形成された、第1の窒化物半導体層、第2の窒化物半導体層、第3の窒化物半導体層及び第4の窒化物半導体層を備え、前記第3の窒化物半導体層における前記第4の窒化物半導体層との界面の近傍にキャリアが蓄積されたチャネルが形成され、前記第2の窒化物半導体層は、前記第3の窒化物半導体層よりもバンドギャップが大きく、前記第1の窒化物半導体層は、そのバンドギャップが前記第2の窒化物半導体層のバンドギャップと同等かそれよりも大きく、且つ、前記第2の窒化物半導体層よりも高濃度の炭素が導入されている窒化物半導体装置。請求項1において、前記第1の窒化物半導体層及び前記第2の窒化物半導体層は、組成にアルミニウムを含む窒化物半導体装置。請求項2において、前記第4の窒化物半導体層は、前記第1の窒化物半導体層よりも高い組成比のアルミニウムを含む窒化物半導体装置。請求項1において、前記第4の窒化物半導体層の上に互いに間隔をおいて形成されたソース電極及びドレイン電極と、前記第4の窒化物半導体層の上における前記ソース電極及びドレイン電極の間の領域に形成されたゲート電極とをさらに備えている窒化物半導体装置。請求項4において、前記第4の窒化物半導体層と前記ゲート電極との間に形成されたp型の第5の窒化物半導体層をさらに備えている窒化物半導体装置。請求項4において、前記第4の窒化物半導体層と前記ゲート電極との間に形成された絶縁膜をさらに備えている窒化物半導体装置。前記の従来例は、電流コラプスをオン状態での電圧掃引による測定により定義し、チャネル層の厚さの下限値等を設定している。しかしながら、前記の従来例においては、炭素濃度が低いチャネル層を厚くすると、横方向基板の主面に平行な方向のリーク電流が増加してしまうため、消費電力が上昇し、且つ信頼性が悪化するという問題が生じる。また、横方向のリーク電流を抑えるためにチャネル層を薄くすると、特許文献1にあるように、炭素濃度が高い高抵抗バッファ層がチャネル層に近づくことになるため、電流コラプスの抑制効果が劣化するという問題が生じる。すなわち、前記従来のHFETは、リーク電流の低減と電流コラプスの低減との両立が困難である。本発明は、前記の問題に鑑み、窒化物半導体装置において、電流コラプスを抑制し、且つ横方向のリーク電流を低減できる電界効果トランジスタを実現できるようにすることを目的とする。前記の目的を達成するため、本発明は、窒化物半導体装置を、基板の上に順次形成された、第1の窒化物半導体層、第2の窒化物半導体層、第3の窒化物半導体層及び第4の窒化物半導体層を備え、第3の窒化物半導体層における第4の窒化物半導体層との界面の近傍にキャリアが蓄積されたチャネルが形成され、第2の窒化物半導体層は、第3の窒化物半導体層よりもバンドギャップが大きく、第1の窒化物半導体層は、そのバンドギャップが第2の窒化物半導体層のバンドギャップと同等かそれよりも大きく、且つ、第2の窒化物半導体層よりも高濃度の炭素が導入されている構成とする。本発明の窒化物半導体装置によると、第2の窒化物半導体層は第3の窒化物半導体層よりもバンドギャップが大きいため、第3の窒化物半導体層から第2の窒化物半導体層に向かう電子は、第3の窒化物半導体層と第2の窒化物半導体層との間のバンドギャップの差によって、第2の窒化物半導体層及び第1の窒化物半導体層に到達しにくくなる。また、第2の窒化物半導体層は、第1の窒化物半導体層と比べて炭素濃度が低いため、第3の窒化物半導体層と同様に電子がトラップされにくいので、電力コラプスが増大しにくくなる。また、第1の窒化物半導体層は、そのバンドギャップが第2の窒化物半導体層のバンドギャップと同等かそれよりも大きいため、第1の窒化物半導体層と第2の窒化物半導体層との界面での自発分極又はピエゾ分極による2次元電子ガスの発生を抑えることができる。さらに、第1の窒化物半導体層は、第2の窒化物半導体層と比べて炭素濃度が高いため、第1の窒化物半導体層の抵抗が上昇して、本発明の窒化物半導体装置における耐圧が向上する。本発明の窒化物半導体装置において、第1の窒化物半導体層及び第2の窒化物半導体層は、組成にアルミニウムを含むことが好ましい。このようにすると、第1の窒化物半導体層及び第2の窒化物半導体層のバンドギャップを第3の窒化物半導体層のバンドギャップよりも容易に大きくすることができる。この場合に、第4の窒化物半導体層は、第1の窒化物半導体層よりも高い組成比のアルミニウムを含むことが好ましい。このようにすると、第3の窒化物半導体層における第4の窒化物半導体層との界面の近傍に、2次元電子ガスを確実に生成することができる。本発明の窒化物半導体装置は、第4の窒化物半導体層の上に互いに間隔をおいて形成されたソース電極及びドレイン電極と、第4の窒化物半導体層の上におけるソース電極及びドレイン電極の間の領域に形成されたゲート電極とをさらに備えていてもよい。この場合に、本発明の窒化物半導体装置は、第4の窒化物半導体層とゲート電極との間に形成されたp型の第5の窒化物半導体層をさらに備えていてもよい。またこの場合に、本発明の窒化物半導体装置は、第4の窒化物半導体層とゲート電極との間に形成された絶縁膜をさらに備えていてもよい。本発明に係る半導体装置によると、横方向のリーク電流の低減と、電流コラプスの抑制とを両立した窒化物半導体装置を実現することができる。第1の実施形態本発明の第1の実施形態について図1及び図2を参照しながら説明する。図1に示すように、第1の実施形態に係るヘテロ接合電界効果トランジスタHFETは、基板1の主面上に順次形成された、窒化物半導体からなるバッファ層2、第1の窒化物半導体層3、第2の窒化物半導体層4、第3の窒化物半導体層5及び第4の窒化物半導体層6を有している。第4の窒化物半導体層6の上には、p型GaNからなるコントロール層12が形成され、該コントロール層12の上には、高濃度p型GaNからなるコンタクト層13が形成されている。コンタクト層13の上には、オーミック電極であるゲート電極9が形成されている。また、第4の窒化物半導体層6の上におけるコントロール層12のゲート長方向の両側には、コントロール層12から間隔をおいた領域に、それぞれ第4の窒化物半導体層6とのオーミック電極であるソース電極8及びドレイン電極10が形成されている。図2aに、第1の実施形態に係るHFETにおけるゲート領域の縦方向基板の深さ方向のエネルギーバンドを示す。図2aに示すように、第3の窒化物半導体層5と第4の窒化物半導体層6との界面において、自発分極及びピエゾ分極により生じた電荷のために、伝導帯Ecに溝窪みが形成される。しかし、ゲート領域には、コントロール層12が存在することによって、第3の窒化物半導体層5と第4の窒化物半導体層6とのエネルギーレベルが引き上げられる。このため、第3の窒化物半導体層5と第4の窒化物半導体層6との界面における伝導帯Ecの溝がフェルミレベルEfよりも高い位置となるので、ゲート電極にバイアスを印加していない状態では、ゲート領域に2次元電子ガスが発生することがない。これにより、第1の実施形態に係るHFETはノーマリオフ状態となる。一方、図2bに示すように、ゲート領域を除く領域、例えばゲート領域とソース領域との間の領域においては、コントロール層12が存在しないため、2次元電子ガス7が形成される。以上の特性により、ゲート電極9に正バイアスを印加すると、ソースドレイン間に大電流を流すことが可能となる。なお、基板1は、サファイア単結晶Al2O3、シリコンSi、炭化シリコンSiC、窒化ガリウムGaN、窒化アルミニウムAlN又はグラファイトC等の、結晶成長が可能な表面を持ち、且つ結晶品質が良好な窒化物半導体を結晶成長できる材料からなる基板であればよい。また、結晶品質を向上させるために、基板表面又はその内部に凹凸加工が施された基板であってもよい。基板1の主面上に形成されるバッファ層2は、基板1の主面に現れる材料の結晶情報を引き継ぐことができる窒化物半導体を用いればよく、例えばAlGaNからなる単層構造又は多層構造を用いることができる。また、基板1にシリコンSiを用いた場合に、バッファ層2には、緩衝層として、シリコン基板上の各窒化物半導体層に内在する応力を緩和する効果を有する層を含んでいてもよい。緩衝層は、例えば、AlGaNからなる単層構造、より好ましくは応力を緩和する多層構造である。応力を緩和する多層構造には、例えば、互いに組成が異なる複数のAlGaN層からなる超格子構造がある。超格子構造によって応力の緩和が起こり、窒化物半導体層に生じる反りを低減することができる。また、超格子構造又は多層構造の内部にバンドギャップが小さい層が含まれると、該バンドギャップが小さい層において自発分極及びピエゾ分極によって2次元電子ガス2DEGが発生しやすくなる。このように、2DEGが発生すると、バッファ層2の内部でリーク電流が発生して耐圧が著しく低下する。このため、超格子構造においては、2DEGを発生させないように、バンドギャップが小さい層の抵抗値を上げる必要がある。例えば、バンドギャップが小さい層の炭素濃度を高くすることによって、その抵抗値を上げることができる。バッファ層2の上に形成される第1の窒化物半導体層3は、AlxGa1-xN但し、0≦x<1からなる化合物によって構成される層である。ここでは、第1の窒化物半導体層3に炭素を高濃度にドープすることにより、該第1の窒化物半導体層3の抵抗が大きくなって、HFETの耐圧の向上が可能となる。第1の窒化物半導体層3の上に形成される第2の窒化物半導体層4は、InxAlyGa1-x-yN但し、0≦x<1、0≦y<1、0≦xy<1からなる化合物によって構成される。第2の窒化物半導体層4は、第3の窒化物半導体層5よりもバンドギャップが大きいことから、第3の窒化物半導体層5から基板1側へのリーク電流が低減される。また、第2の窒化物半導体層4は、ドープされる炭素濃度が低濃度であることから、電子のトラップが少なくなり、電流コラプスが低減される。なお、第1の窒化物半導体層3のバンドギャップは、第2の窒化物半導体層4のバンドギャップと同等かそれよりも大きくてもよい。第2の窒化物半導体層4の上に形成される第3の窒化物半導体層5は、InxAlyGa1-x-yN但し、0≦x<1、0≦y<1、0≦xy<1からなる。第3の窒化物半導体層5は、第2の窒化物半導体層4よりもバンドギャップが小さい。第3の窒化物半導体層5と第2の窒化物半導体層4との界面は、バンドギャップの差が存在するが、急峻に変化させてもよく、また、緩やかに変化させてもよい。また、第3の窒化物半導体層5と第2の窒化物半導体層4とのそれぞれのバンドギャップの間に相当する複数の層によって、段階的にバンドギャップを変化させてもよい。第3の窒化物半導体層5の上に形成される第4の窒化物半導体層6は、InxAlyGa1-x-yN但し、0≦x<1、0<y<1、0<xy≦1からなる。第3の窒化物半導体層5は、第4の窒化物半導体層6よりもバンドギャップが小さい半導体であり、自発分極及びピエゾ分極により、第3の窒化物半導体層5と第4の窒化物半導体層6との界面において、2次元電子ガス2DEG7が形成される。なお、第4の窒化物半導体層におけるAl組成が0.1を下回ると、2DEGが適切に発生しない。また、Al組成が大きくなるとクラックが発生し易くなるため、第4の窒化物半導体層におけるAl組成は0.1~0.5程度が望ましい。第3の窒化物半導体層5は、電子の移動度を高くするために、低ドーパントであることが望ましく、高電圧化でキャリアが存在する場合に移動度が高くなるため、第3の窒化物半導体層5は低抵抗の層となる。なお、第3の窒化物半導体層5の層厚が厚い場合は、電極に高電圧を印加すると、横方向のリーク電流が発生する。以下、前記のように構成された第1の実施形態に係る窒化物半導体からなるHFETの製造方法について図3を参照しながら説明する。まず、図3aに示すように、結晶成長装置を用いて、例えば高抵抗シリコンよりなる基板1の上に、それぞれ窒化物半導体からなる、バッファ層2、第1の窒化物半導体層3、第2の窒化物半導体層4、第3の窒化物半導体層5、第4の窒化物半導体層6、コントロール層12及びコンタクト層13を順次成長する。具体的には、例えば、シリコンよりなる基板1の主面をバッファードフッ酸により洗浄して、主面上の自然酸化膜を除去し、その後、基板1を結晶成長装置に投入する。結晶成長装置は、高品質な窒化物半導体が成長できる装置が望ましく、分子線エピタキシャル成長MBE:molecularbeamepitaxy法、有機金属気相エピタキシャル成長MOVPE:metalorganicvaporphaseepitaxy又はMOCVD:metalorganicchemicalvapordeposition法、又はハイドライド気相エピタキシャル成長HVPE:hydridevaporphaseepitaxy法等を用いることができる。ここでは、MOCVD法を例に説明する。表面が洗浄された基板1を結晶成長装置に投入した後、基板1の表面をアンモニアNH3又は有機金属を含まない水素H2若しくは窒素N2雰囲気で高温のサーマルクリーニングを行う。続いて、トリメチルアルミニウムTMA及びアンモニアガスを供給することにより、高炭素濃度の第1の窒化アルミニウム層を形成する。このとき、成長時におけるIII族原料に対するV族窒素原料の比であるV/III比の値を適切に調整することにより、炭素濃度を高くすることができる。第1の窒化アルミニウム層を所定の厚さに形成し、その後、V/III比の値を前述の場合よりも高く適切に調整することにより、低炭素濃度の第2の窒化アルミニウム層を形成する。次に、V/III比の値を適切に調節して、炭素濃度が高いAlGaN層を形成する。AlGaN層は、炭素濃度を上げることにより高抵抗化できるため、HFETの高耐圧化が可能となる。続いて、AlGaN層の上に、平均のAl組成が上記のAlGaN層よりも低いAlGaN層及びAlN層からなる超格子構造を形成する。このように、バッファ層2に超格子構造を設けることにより、上層の窒化物半導体層における応力を緩和できるため、各窒化物半導体層の反り及びクラックを低減できるという効果を奏する。続いて、バッファ層2の上に、第1の窒化物半導体層3として、V/III比の値を適切に調節して、炭素濃度が高いAlGaN層を形成する。続いて、第1の窒化物半導体層3の上に、第2の窒化物半導体層4として、V/III比の値を適切に調整して、炭素濃度が低いアンドープのAlGaN層を形成する。ここで、第1の窒化物半導体層3におけるAl組成は、超格子構造における平均Al組成よりも低く、第2の窒化物半導体層4におけるAl組成と等しいか高いことが望ましい。続いて、第2の窒化物半導体層4の上に、第3の窒化物半導体層5として、V/III比の値を適切に調整して、炭素濃度が低いアンドープのGaN層を形成する。続いて、第3の窒化物半導体層5の上に、第4の窒化物半導体層6として、V/III比の値を適切に調整して、炭素濃度が低いアンドープのAlGaN層を形成する。次に、第4の窒化物半導体層6の上に、コントロール層12として、例えばp型のドーパント源にビスシクロペンタジエニルマグネシウムCp2Mgを用いてMgのドープを行って、p型GaN層を形成する。続いて、コントロール層12の上に、コンタクト層13として、p型GaN層よりも高濃度にMgをドープしたp型GaN層を形成する。以上の各窒化物半導体層を連続して成長した後に、基板1を結晶成長装置から取り出す。各層の炭素濃度の調整の方法としては、V/III比の値を低くするか、500°C~1000°C程度の低い温度で成膜することにより、供給源である有機金属の炭素を取り込むことによって、炭素濃度を上げる方法がある。また、四臭化炭素CBr4、エタンCH4又はメタンC2H6等の炭素供給源を用いて炭素を積極的にドープする方法がある。次に、図3bに示すように、リソグラフィ法により、コンタクト層13の上に、ゲート電極形成領域をマスクする第1のレジスト膜図示せずをパターニングして形成する。続いて、ドライエッチング装置により、三塩化ホウ素BCl3又は塩素Cl2等のガスを用い、第1のレジスト膜をマスクとして、コンタクト層13、及びコントロール層12の上部を除去して、第4の窒化物半導体層6を露出する。その後、第1のレジスト膜を除去する。次に、図3cに示すように、プラズマCVD装置等を用いて、露出した第4の窒化物半導体層6を含むコンタクト層13の上に絶縁膜11を全面的に形成する。次に、図3dに示すように、リソグラフィ法により、絶縁膜11の上に、ソース電極及びドレイン電極の各形成領域の上側部分に開口部を持つ第2のレジスト膜図示せずをパターニングして形成する。その後、ドライエッチング装置により、第2のレジスト膜をマスクとして絶縁膜11を選択的に除去する。続いて、蒸着装置により、第2のレジスト膜から露出する第4の窒化物半導体層6を含め第2のレジスト膜の上にオーミック電極用金属膜を形成する。その後、リフトオフ法により、第2のレジスト膜及びその上のオーミック電極用金属膜の不要部分を除去することにより、ソース電極8及びドレイン電極10を形成する。次に、図3eに示すように、リソグラフィ法により、絶縁膜11の上に、ゲート電極形成領域の上側部分に開口部を持つ第3のレジスト膜図示せずをパターニングして形成する。その後、ドライエッチング装置により、第3のレジスト膜をマスクとして絶縁膜11を選択的に除去する。続いて、蒸着装置により、第3のレジスト膜から露出するコンタクト層13を含め第3のレジスト膜の上にp側オーミック電極用金属膜を形成する。その後、リフトオフ法により、第3のレジスト膜及びその上のp側オーミック電極用金属膜の不要部分を除去することにより、ゲート電極9を形成する。以上の製造方法により、第1の実施形態で示したヘテロ接合型電界効果トランジスタHFETが形成できる。次に、図4に示す第2の従来例に係るHFETのデバイス特性と、第1の実施形態に係るHFETのデバイス特性とを比較する。なお、図4に示すHFETは、特許文献2に記載されている。図4に示すように、第2の従来例に係るHFETは、第1の窒化物半導体層3の上に第3の窒化物半導体層5が形成されており、第2の窒化物半導体層4を有さない。まず、横方向基板の主面に平行な方向のリーク電流として、それぞれゲート電圧を0Vとし、ドレイン電圧を550Vとしたときのソースドレイン間の電流を測定する。次に、電流コラプスの影響が大きい場合には、トランジスタのスイッチング動作時のオン抵抗が悪化増大する傾向が見られることから、それぞれ電流コラプスの評価として以下の測定を行う。まず、ゲート電圧を0Vとし、ドレイン電圧を250Vに印加し、その後、4.5Vのゲート電圧を印加した直後のオン抵抗を測定して、直流動作時のオン抵抗との比の値を評価する。オン抵抗比の値が大きいほど、電流コラプスの影響が大きいと判定できる。図5にソースドレイン間のリーク電流とオン抵抗比の値との評価結果を示す。評価したHFETは、第1の実施形態に係るHFETと、第2の従来例に係るHFETと、第2の従来例に係るHFETにおける第3の窒化物半導体の膜厚を1.5倍にしたHFETとである。これによると、第1の実施形態に係るHFETは、第2の従来例に係るHFETと比べ、ソースドレイン間のリーク電流及びオン抵抗比の値が低減しており、特性が良化していることが分かる。また、第2の従来例に係るHFETにおける第3の窒化物半導体の膜厚を1.5倍にしたHFETは、第2の従来例に係るHFETと比べ、オン抵抗比の値は低下するものの、ソースドレイン間のリーク電流の値が増加しており、両者がトレードオフの関係を有していることが分かる。図6に第2の従来例に係るHFETにおけるSIMSsecondaryionmassspectrometryの測定結果を示す。図6から分かるように、GaNからなる第3の窒化物半導体層5における炭素濃度は、測定限界程度約1×1016/cm3であり、AlGaNからなる第1の窒化物半導体層3の炭素濃度は、7×1018/cm3であることが分かる。すなわち、第2の従来例に係る第1の窒化物半導体層3は、この炭素によって高抵抗化されている。図7に第1の実施形態に係るHFETにおけるSIMSの測定結果を示す。図7から分かるように、GaNからなる第3の窒化物半導体層5及びAlGaNからなる第2の窒化物半導体層4は、共に測定限界程度の炭素濃度であり、AlGaNからなる第1の窒化物半導体層3は、従来構造と同等の7×1018/cm3の炭素濃度を有している。従来構造と第1の実施形態とは、いずれも高炭素濃度層である第1の窒化物半導体層3の深さ方向の位置が等しいにも拘わらず、第1の実施形態においては、従来構造と比べて、ソースドレイン間のリーク電流が低減し、且つ電流コラプスを抑制できることが分かる。第2の実施形態以下、本発明の第2の実施形態について図8を参照しながら説明する。図8において、図1に示す構成部材と同一の構成部材には同一の符号を付すことにより説明を省略する。図8に示すように、第2の実施形態に係る窒化物半導体装置は、高電子移動度トランジスタHEMT:HighElectronMobilityTransistorであり、例えば高抵抗シリコンからなる基板1の主面上に、バッファ層2及び第1の窒化物半導体層3を介在させて第2の窒化物半導体層4と能動層とが形成されている。能動層は、第2の窒化物半導体層4の上に順次形成された第3の窒化物半導体層5及び第4の窒化物半導体層6からなる。第4の窒化物半導体層6の上には、ショットキー電極であるゲート電極9と、該ゲート電極9の両側にそれぞれ間隔をおいた、オーミック電極であるソース電極8及びドレイン電極10とが形成されている。以下、前記のように構成された第2の実施形態に係るHEMTの製造方法について図9を参照しながら説明する。まず、図9aに示すように、第1の実施形態と同様にMOCVD装置等の結晶成長装置を用いて、基板1の上に、窒化物半導体からなるバッファ層2、第1の窒化物半導体層3、第2の窒化物半導体層4、第3の窒化物半導体層5及び第4の窒化物半導体層6を順次成長する。次に、図9bに示すように、リソグラフィ法により、第4の窒化物半導体層6の上に、ソース電極及びドレイン電極の各形成領域の上側部分に開口部を持つ第1のレジスト膜図示せずをパターニングして形成する。続いて、蒸着装置により、第1のレジスト膜から露出する第4の窒化物半導体層6を含め第1のレジスト膜の上にオーミック電極用金属膜を形成する。その後、リフトオフ法により、第1のレジスト膜及びその上のオーミック電極用金属膜の不要部分を除去することにより、ソース電極8及びドレイン電極10を形成する。ここで、オーミック電極用金属膜には、例えばチタンTi及びアルミニウムAlを用いることができる。次に、図9cに示すように、リソグラフィ法により、第4の窒化物半導体層6の上に、ゲート電極形成領域の上側部分に開口部を持つ第2のレジスト膜図示せずをパターニングして形成する。続いて、蒸着装置により、第2のレジスト膜から露出する第4の窒化物半導体層6を含め第2のレジスト膜の上に、ショットキー電極用金属膜である、白金Pt膜及び金Au膜を順次形成する。その後、リフトオフ法により、第2のレジスト膜及びその上のショットキー電極用金属膜の不要部分を除去することにより、ゲート電極9を形成する。以上の製造方法により、第2の実施形態に係るHEMTが形成できる。第2の実施形態に係るHEMTにおいても、第1の窒化物半導体層3と第3の窒化物半導体層5との間に、第3の窒化物半導体層5よりもバンドギャップが大きく、且つ第1の窒化物半導体層3よりも炭素濃度が低い第2の窒化物半導体層4を形成しているため、第1の実施形態に係るHFETと同様に、電流コラプスの抑制と横方向のリーク電流の低減が可能となる。第3の実施形態以下、本発明の第3の実施形態について図10を参照しながら説明する。図10において、図1に示す構成部材と同一の構成部材には同一の符号を付すことにより説明を省略する。図10に示すように、第3の実施形態に係る窒化物半導体装置は、ゲート絶縁膜を有する金属-絶縁膜-半導体接合MIS:metalinsulatorsemiconductor型のヘテロ接合電界効果トランジスタHFETである。具体的には、例えば高抵抗シリコンからなる基板1の主面上に、バッファ層2、第1の窒化物半導体層3、第2の窒化物半導体層4、第3の窒化物半導体層5及び第4の窒化物半導体層6が順次形成されている。第4の窒化物半導体層6の上には、オーミック電極であるソース電極8及びドレイン電極10が互いに間隔をおいて形成されている。また、第4の窒化物半導体層6上であって、ソース電極8及びドレイン電極10の間の領域にゲート絶縁膜14が形成されており、該ゲート絶縁膜14の上にはゲート電極9が形成されている。ここで、ゲート絶縁膜14の形成材料には、例えば窒化シリコンSiN又は酸化シリコンSiO2を用いることができる。第2の実施形態に係るHEMTと比べ、第3の実施形態に係るMIS型HFETは、ゲート電極と第4の窒化物半導体層6との間にゲート絶縁膜14を設けているため、相互コンダクタンスが向上すると共に、高濃度のシートキャリアを誘起することができる。以下、前記のように構成された第3の実施形態に係るMIS型HFETの製造方法について図11を参照しながら説明する。まず、図11aに示すように、第2の実施形態と同様にMOCVD装置等の結晶成長装置を用いて、基板1の上に、窒化物半導体からなるバッファ層2、第1の窒化物半導体層3、第2の窒化物半導体層4、第3の窒化物半導体層5及び第4の窒化物半導体層6を順次成長する。続いて、プラズマCVD装置等を用いて、第4の窒化物半導体層6の上に、ゲート絶縁膜14を成膜する。ゲート絶縁膜14は、酸化シリコン又は窒化シリコンからなり、第4の窒化物半導体層6との界面に欠陥が少ないことが望ましい。また、ゲート絶縁膜14は、結晶成長装置内で、第4の窒化物半導体層6の上に連続して成膜してもよい。次に、図11bに示すように、リソグラフィ法により、ゲート絶縁膜14の上に、ソース電極及びドレイン電極の各形成領域の上側部分に開口部を持つ第1のレジスト膜図示せずをパターニングして形成する。その後、ドライエッチング装置により、第1のレジスト膜をマスクとしてゲート絶縁膜14を選択的に除去する。次に、図11cに示すように、蒸着装置により、第1のレジスト膜から露出する第4の窒化物半導体層6を含め第1のレジスト膜の上にオーミック電極用金属膜を形成する。その後、リフトオフ法により、第1のレジスト膜及びその上のオーミック電極用金属膜の不要部分を除去することにより、ソース電極8及びドレイン電極10を形成する。ここで、オーミック電極用金属膜には、例えばチタンTi及びアルミニウムAlを用いることができる。次に、図11dに示すように、リソグラフィ法により、ゲート絶縁膜14の上に、ゲート電極形成領域の上側部分に開口部を持つ第2のレジスト膜図示せずをパターニングして形成する。その後、蒸着装置により、第2のレジスト膜から露出するゲート絶縁膜14を含め第2のレジスト膜の上にショットキー電極用金属膜を形成する。その後、リフトオフ法により、第2のレジスト膜及びその上のショットキー電極用金属膜の不要部分を除去することにより、ゲート電極9を形成する。ショットキー電極用金属膜には、白金Pt及び金Auを用いることができる。以上の製造方法により、第3の実施形態に係るMIS型HFETが形成できる。第3の実施形態に係るMIS型HFETにおいても、第1の窒化物半導体層3と第3の窒化物半導体層5との間に、第3の窒化物半導体層5よりもバンドギャップが大きく、且つ第1の窒化物半導体層3よりも炭素濃度が低い第2の窒化物半導体層4を形成しているため、第1の実施形態に係るHFETと同様に、電流コラプスの抑制と横方向のリーク電流の低減が可能となる。