"光電変換部、前記光電変換部から転送された電荷を電圧に変換する電荷電圧変換部、前記光電変換部から前記電荷電圧変換部に電荷を転送する転送部、前記電荷電圧変換部の電圧に応じた画素信号を出力する増幅部、及び、前記電荷電圧変換部の電圧をリセットするリセット部をそれぞれが有し、2次元に配置された複数の画素と、前記複数の画素に対して当該画素を駆動させる駆動信号を供給する垂直駆動部と、前記複数の画素の各列に対応して設けられ、前記画素信号が供給される垂直信号線と、前記各垂直信号線に供給された前記画素信号をサンプリング制御信号に従ってサンプリングして保持するとともに、水平駆動信号に従って水平信号線へ供給するサンプルホールド部と、前記サンプルホールド部に前記水平駆動信号を供給する水平駆動部と、前記サンプルホールド部から前記水平信号線への前記画素信号の読み出しに関与する複数種のパルス信号を供給する水平駆動制御部と、を備え、前記垂直駆動部は、前記駆動信号を出力する駆動出力回路を含み、前記垂直駆動部の前記駆動出力回路のうち、前記リセット部を制御する駆動信号を出力する回路は、前記水平駆動部と同じ電源で作動され、前記水平駆動制御部は、各水平読み出し期間において、前記複数種のパルス信号を前記水平駆動部に供給し、前記水平駆動制御部は、各水平ブランキング期間の開始時点から、前記サンプリング制御信号により定まる信号サンプリング時点のうち当該水平ブランキング期間における最後の信号サンプリング時点までの期間中の、少なくとも一部の期間において、ダミーパルス信号を前記水平駆動部に供給する、ことを特徴とする撮像装置。前記ダミーパルス信号は、前記複数種のパルス信号のうちの1種以上のパルス信号と同じ信号であることを特徴とする請求項1記載の撮像装置。前記1種以上のパルス信号は、前記水平駆動部に供給され前記水平駆動部に前記水平駆動信号を生成させるための少なくとも1種のパルス信号を含むことを特徴とする請求項2記載の撮像装置。前記水平駆動部はシフトレジスタ部を含み、前記少なくとも1種のパルス信号は、前記シフトレジスタ部を駆動する駆動クロック信号を含むことを特徴とする請求項3記載の撮像装置。前記水平駆動制御部は、前記信号サンプリング時点において、前記ダミーパルス信号を停止させることを特徴とする請求項1乃至4のいずれかに記載の撮像装置。前記各水平ブランキング期間における前記信号サンプリング時点は、前記画素で光電変換された光情報を含む光信号をサンプリングする第2のサンプリング時点、及び、前記光信号から差し引くべきノイズ成分を含む差分用信号をサンプリングする第1のサンプリング時点とを含み、各水平ブランキング期間における前記第1のサンプリング時点の直前に前記1種以上のパルス信号及び前記ダミーパルス信号のいずれかが停止された時点から当該水平ブランキング期間における前記第1のサンプリング時点までの期間の長さと、各水平ブランキング期間における前記第2のサンプリング時点の直前に前記1種以上のパルス信号及び前記ダミーパルス信号のいずれかが停止された時点から前記第2のサンプリング時点までの期間の長さとが、同一である、ことを特徴とする請求項1乃至5のいずれかに記載の撮像装置。前記垂直駆動部は、前記各水平ブランキング期間において、当該水平ブランキング期間における最後の信号サンプリング時点から当該水平ブランキング期間の終了時点までの期間のうちの少なくとも一部の期間において、前記リセット部にリセット動作を行わせるように、前記駆動信号のうちの前記リセット部を制御する駆動信号を、前記リセット部に供給することを特徴とする請求項1乃至6のいずれかに記載の撮像装置。光電変換部、前記光電変換部から転送された電荷を電圧に変換する電荷電圧変換部、前記光電変換部から前記電荷電圧変換部に電荷を転送する転送部、前記電荷電圧変換部の電圧に応じた画素信号を出力する増幅部、及び、前記電荷電圧変換部の電圧をリセットするリセット部をそれぞれが有し、2次元に配置された複数の画素と、前記複数の画素に対して当該画素を駆動させる駆動信号を供給する垂直駆動部と、前記複数の画素の各列に対応して設けられ、前記画素信号が供給される垂直信号線と、前記各垂直信号線の信号に応じた前記画素信号をサンプリング制御信号に従ってサンプリングして保持するとともに、当該保持された信号を水平駆動信号に従って水平信号線へ供給するサンプルホールド部と、を備え、前記垂直駆動部は、前記各水平ブランキング期間において、当該水平ブランキング期間における最後の信号サンプリング時点から当該水平ブランキング期間の終了時点までの期間のうちの少なくとも一部の期間において、前記リセット部にリセット動作を行わせるように、前記駆動信号のうちの前記リセット部を制御する駆動信号を、前記リセット部に供給する、ことを特徴とする撮像装置。前記サンプルホールド部に前記水平駆動信号を供給する水平駆動部と、前記サンプルホールド部から前記水平信号線への信号の読み出しに関与する複数種のパルス信号を供給する水平駆動制御部と、を備え、前記垂直駆動部は、前記駆動信号を出力する駆動出力回路を含み、前記垂直駆動部の前記駆動出力回路のうち、前記駆動信号のうちの前記リセット部を制御する駆動信号を出力する回路は、前記水平駆動部と同じ電源で作動される、ことを特徴とする請求項8記載の撮像装置。前記複数の画素は、前記光電変換部が列方向に順次並んだ2以上の所定数の画素毎に、前記電荷電圧変換部、前記増幅部及び前記リセット部を共有したことを特徴とする請求項1乃至9のいずれかに記載の固体撮像素子。しかしながら、前述したような従来の撮像装置では、前回の撮影画像が高輝度の被写体であった場合に、次回の撮影画像に前回の被写体像が写り込んでしまう残像現象が発生することがあった。本発明は、このような事情に鑑みてなされたもので、残像現象を低減することができる撮像装置を提供することを目的とする。前記課題を解決するための手段として、以下の各態様を提示する。第1の態様による撮像装置は、光電変換部、前記光電変換部から転送された電荷を電圧に変換する電荷電圧変換部、前記光電変換部から前記電荷電圧変換部に電荷を転送する転送部、前記電荷電圧変換部の電圧に応じた画素信号を出力する増幅部、及び、前記電荷電圧変換部の電圧をリセットするリセット部をそれぞれが有し、2次元に配置された複数の画素と、前記複数の画素に対して当該画素を駆動させる駆動信号を供給する垂直駆動部と、前記複数の画素の各列に対応して設けられ、前記画素信号が供給される垂直信号線と、前記各垂直信号線に供給された前記画素信号をサンプリング制御信号に従ってサンプリングして保持するとともに、水平駆動信号に従って水平信号線へ供給するサンプルホールド部と、前記サンプルホールド部に前記水平駆動信号を供給する水平駆動部と、前記サンプルホールド部から前記水平信号線への前記画素信号の読み出しに関与する複数種のパルス信号を供給する水平駆動制御部と、を備えたものである。そして、この撮像装置では、前記垂直駆動部は、前記駆動信号を出力する駆動出力回路を含む。前記垂直駆動部の前記駆動出力回路のうち、前記リセット部を制御する駆動信号を出力する回路は、前記水平駆動部と同じ電源で作動される。前記水平駆動制御部は、各水平読み出し期間において、前記複数種のパルス信号を前記水平駆動部に供給する。前記水平駆動制御部は、各水平ブランキング期間の開始時点から、前記サンプリング制御信号により定まる信号サンプリング時点のうち当該水平ブランキング期間における最後の信号サンプリング時点までの期間中の、少なくとも一部の期間において、ダミーパルス信号を前記水平駆動部に供給する。第2の態様による撮像装置は、前記第1の態様において、前記ダミーパルス信号は、前記複数種のパルス信号のうちの1種以上のパルス信号と同じ信号であるものである。第3の態様による撮像装置は、前記第2の態様において、前記1種以上のパルス信号は、前記水平駆動部に供給され前記水平駆動部に前記水平駆動信号を生成させるための少なくとも1種のパルス信号を含むものである。第4の態様による撮像装置は、前記第3の態様において、前記水平駆動部はシフトレジスタ部を含み、前記少なくとも1種のパルス信号は、前記シフトレジスタ部を駆動する駆動クロック信号を含むものである。第5の態様による撮像装置は、前記第1乃至第4のいずれかの態様において、前記水平駆動制御部は、前記信号サンプリング時点において、前記ダミーパルス信号を停止させるものである。第6の態様による撮像装置は、前記第1乃至第5のいずれかの態様において、前記各水平ブランキング期間における前記信号サンプリング時点は、前記画素で光電変換された光情報を含む光信号をサンプリングする第2のサンプリング時点、及び、前記光信号から差し引くべきノイズ成分を含む差分用信号をサンプリングする第1のサンプリング時点とを含み、各水平ブランキング期間における前記第1のサンプリング時点の直前に前記1種以上のパルス信号及び前記ダミーパルス信号のいずれかが停止された時点から当該水平ブランキング期間における前記第1のサンプリング時点までの期間の長さと、各水平ブランキング期間における前記第2のサンプリング時点の直前に前記1種以上のパルス信号及び前記ダミーパルス信号のいずれかが停止された時点から前記第2のサンプリング時点までの期間の長さとが、同一であるものである。第7の態様による撮像装置は、前記第1乃至第6のいずれかの態様において、前記垂直駆動部は、前記各水平ブランキング期間において、当該水平ブランキング期間における最後の信号サンプリング時点から当該水平ブランキング期間の終了時点までの期間のうちの少なくとも一部の期間において、前記リセット部にリセット動作を行わせるように、前記駆動信号のうちの前記リセット部を制御する駆動信号を、前記リセット部に供給するものである。第8の態様による撮像装置は、光電変換部、前記光電変換部から転送された電荷を電圧に変換する電荷電圧変換部、前記光電変換部から前記電荷電圧変換部に電荷を転送する転送部、前記電荷電圧変換部の電圧に応じた画素信号を出力する増幅部、及び、前記電荷電圧変換部の電圧をリセットするリセット部をそれぞれが有し、2次元に配置された複数の画素と、前記複数の画素に対して当該画素を駆動させる駆動信号を供給する垂直駆動部と、前記複数の画素の各列に対応して設けられ、前記画素信号が供給される垂直信号線と、前記各垂直信号線の信号に応じた前記画素信号をサンプリング制御信号に従ってサンプリングして保持するとともに、当該保持された信号を水平駆動信号に従って水平信号線へ供給するサンプルホールド部と、を備えたものである。そして、この撮像装置では、前記垂直駆動部は、前記各水平ブランキング期間において、当該水平ブランキング期間における最後の信号サンプリング時点から当該水平ブランキング期間の終了時点までの期間のうちの少なくとも一部の期間において、前記リセット部にリセット動作を行わせるように、前記駆動信号のうちの前記リセット部を制御する駆動信号を、前記リセット部に供給する。第9の態様による撮像装置は、前記第8の態様において、前記サンプルホールド部に前記水平駆動信号を供給する水平駆動部と、前記サンプルホールド部から前記水平信号線への信号の読み出しに関与する複数種のパルス信号を供給する水平駆動制御部と、を備えたものである。そして、この撮像装置では、前記垂直駆動部は、前記駆動信号を出力する駆動出力回路を含み、前記垂直駆動部の前記駆動出力回路のうち、前記駆動信号のうちの前記リセット部を制御する駆動信号を出力する回路は、前記水平駆動部と同じ電源で作動されるものである。第10の態様による撮像装置は、前記第1乃至第9のいずれかの態様において、前記複数の画素は、前記光電変換部が列方向に順次並んだ2以上の所定数の画素毎に、前記電荷電圧変換部、前記増幅部及び前記リセット部を共有したものである。本発明によれば、残像現象を低減することができる撮像装置を提供することができる。以下、本発明による撮像装置について、図面を参照して説明する。[第1の実施の形態]図1は、本発明の第1の実施の形態による撮像装置1示す概略ブロック図である。本実施の形態による撮像装置1は、電子カメラとして構成されている。図1は、本実施の形態による撮像装置1には、撮影レンズ2が装着される。この撮影レンズ2は、レンズ制御部2aによってフォーカスや絞りが駆動される。この撮影レンズ2の像空間には、固体撮像素子3の撮像面が配置される。固体撮像素子3は、撮像制御部4から出力される制御信号によって駆動され、信号を出力する。固体撮像素子3から出力される信号は、信号処理部5、及びA/D変換部6を介して処理された後、メモリ7に一旦蓄積される。メモリ7は、バス8に接続される。バス8には、レンズ制御部2a、撮像制御部4、マイクロプロセッサ9、焦点演算部10、記録部11、画像圧縮部12及び画像処理部13なども接続される。マイクロプロセッサ9には、レリーズ釦などの操作部9aが接続される。また、上記の記録部11には記録媒体11aが着脱自在に装着される。撮像制御部4は、図面には示していないがタイミングジェネレータ等で構成され、固体撮像素子3の垂直走査回路22図2参照及び水平走査回路23図2参照等に後述する制御信号φGH,φHCLK1,φHCLK2,φHSTR,φRSTH,φVCLK1,φVCLK2,φVSTR,φTVS,φTVNなどを供給して、固体撮像素子3を制御する。図2は、図1中の固体撮像素子3の概略構成を示す回路図である。本実施の形態では、固体撮像素子3は、一般的なCMOS型固体撮像素子と同様に、2次元状に配置された複数の画素21図1では、2×2個の画素21のみを示す。と、垂直走査回路垂直駆動部22と、水平走査回路水平駆動部23と、画素21の各列に対応して設けられ対応する列の画素21の出力信号画素信号が供給される垂直信号線24と、各垂直信号線24に接続された定電流源25とを有している。なお、画素21の数が限定されるものではないことは、言うまでもない。各画素21は、一般的なCMOS型固体撮像素子と同様に、入射光に応じた電荷を生成し蓄積する光電変換部としてのフォトダイオードPDと、フォトダイオードPDから転送された電荷を電圧に変換する電荷電圧変換部としてのフローティング容量部FDと、フォトダイオードPDからフローティング容量部FDに電荷を転送する電荷転送部としての転送トランジスタTXと、フローティング容量部FDの電圧に応じた画素信号を出力する増幅部としての増幅トランジスタAMPと、フローティング容量部FDの電圧をリセットするリセット部としてのリセットトランジスタRESと、当該画素21を選択するための選択部としての選択トランジスタSELとを有し、図2に示すように接続されている。なお、本実施の形態では、画素21のトランジスタAMP,TX,RES,SELは、全てnMOSトランジスタである。各画素21は第1の電源により作動するようになっており、各増幅トランジスタAMPも前記第1の電源により作動するようになっている。図2において、AVDDは前記第1の電源の電源電位、AGNDは前記第1の電源のグランド電位である。実際には、図3に示すように、各画素21において、フローティング容量部FD増幅トランジスタAMPのゲートと駆動信号φRESの駆動信号線との間には、寄生容量CRESが存在する。図3は、図1中の1つの画素21の寄生容量CRES等を示す回路図である。再び図2を参照すると、転送トランジスタTXのゲートは、画素行毎に、垂直走査回路22からの転送駆動信号φTXを導く駆動信号線に、接続されている。リセットトランジスタRESのゲートは、画素行毎に、垂直走査回路22からの駆動信号φRESを導く駆動信号線に、接続されている。選択トランジスタSELのゲートは、画素行毎に、垂直走査回路22からの駆動信号φSELを導く駆動信号線に、接続されている。フォトダイオードPDは、入射光の光量被写体光に応じて信号電荷を生成する。転送トランジスタTXは、転送パルス駆動信号φTXのハイレベル期間にオンし、フォトダイオードPDに蓄積された信号電荷をフローティング容量部FDに転送する。リセットトランジスタRESは、リセットパルス駆動信号φRESのハイレベル期間にオンし、フローティング容量部FDをリセットする。増幅トランジスタAMPは、そのドレインが前記第1の電源の電源電位AVDDに接続され、そのゲートがフローティング容量部FDに接続され、そのソースが選択トランジスタSELのドレインに接続され、定電流源25を構成し各垂直信号線24に対応して設けられたトランジスタTDを負荷とするソースフォロア回路を構成している。各トランジスタTDのドレインは各垂直信号線24に接続され、各トランジスタTDのソースは前記第1の電源のグランド電位AGNDに接続されている。各トランジスタTDのゲートは共通に接続され、そこには、前記第1の電源の電源電位AVDDとグランド電位AGNDとの間に接続された抵抗RL及びトランジスタTSからなる定電流設定回路によって得た一定電圧が、与えられている。これにより、定電流源25は、垂直信号線24に対応する画素21の選択トランジスタSELがオンされたときに、当該垂直信号線24に電流を流す。この電流は、当該画素21の増幅トランジスタAMPのソースフォロアバイアス電流である。増幅トランジスタAMPは、フローティング容量部FDの電圧値に応じて、選択トランジスタSELを介して垂直信号線24に電圧を出力する。選択トランジスタSELは、選択パルス駆動信号φSELのハイレベル期間にオンし、増幅トランジスタAMPのソースを垂直信号線24に接続する。垂直走査回路22は、撮像制御部4からのそれぞれパルス信号からなる垂直駆動制御信号としての、2相の垂直駆動クロック信号φVCLK1,φVCLK2及び垂直スタートパルス信号φVSTRを受けて、画素21の行毎に、選択パルスφSEL、リセットパルスφRES及び転送パルスφTXをそれぞれ出力する。図2において、nは、n行目の画素の信号であることを示している。本実施の形態では、垂直走査回路22は、信号生成回路30と、バッファ回路B1~B3とから構成されている。信号生成回路30は、シフトレジスタ及びその他のデジタル回路を含んでおり、撮像制御部4からの前記垂直駆動制御信号を受けて、画素行毎に、選択パルスφSEL、リセットパルスφRES及び転送パルスφTXにそれぞれ対応する信号を生成する。したがって、信号生成回路30には、垂直走査回路22におけるバッファ回路B1~B3以外のデジタル回路が全て含まれている。バッファ回路B1~B3は、画素行毎に設けられている。各バッファ回路B1は、各画素行に対応するもの毎に、リセットパルスφRESに対応する信号生成回路30からの信号を必要な駆動能力等を持つリセットパルスφRESに変換して、これを出力する。各バッファ回路B2は、各画素行に対応するもの毎に、転送パルスφTXに対応する信号生成回路30からの信号を必要な駆動能力等を持つ転送パルスφTXに変換して、これを出力する。各バッファ回路B3は、各画素行に対応するもの毎に、選択パルスφSELに対応する信号生成回路30からの信号を必要な駆動能力等を持つ選択パルスφSELに変換して、これを出力する。本実施の形態では、バッファ回路B1~B3が、画素21を駆動する3種類の駆動信号φRES,φTX,φSELを出力する駆動出力回路を構成している。本実施の形態では、垂直走査回路22の信号生成回路30及びバッファ回路B1~B3は、前記第1の電源グランド電位AGND及び電源電位AVDDとは異なる別系統の第2の電源により作動するようになっている。図2において、DVDDは前記第2の電源の電源電位、DGNDは前記第2の電源のグランド電位である。水平走査回路23は、撮像制御部4からのそれぞれパルス信号からなる水平駆動制御信号φGH,φHCLK1,φHCLK2,φHSTRを受けて、列毎に水平走査信号水平駆動信号φHを出力する。図2において、mは、m列目の画素の信号であることを示している。本実施の形態では、水平走査回路23は、撮像制御部4から2相の水平駆動クロック信号φHCLK1,φHCLK2及び水平スタートパルス信号φHSTRを受けて駆動されるシフトレジスタ部31と、各列毎に設けられたアンドゲート32で構成され撮像制御部4からのゲート制御信号φGHに従ってシフトレジスタ部31の各段の出力信号をゲートすることで、水平走査信号φHを生成するゲート部33と、を有している。各アンドゲート32の一方の入力端子は共通に接続され、そこにゲート制御信号φGHが入力される。各アンドゲート32の他方の入力端子には、それぞれシフトレジスタ部31の各段の出力信号が入力される。ゲート制御信号φGHは、水平走査信号φHのパルス幅等を設定するためのパルス信号である。各アンドゲート32の出力端子から、各列の水平走査信号φHが出力される。以上の説明からわかるように、水平駆動制御信号φGH,φHCLK1,φHCLK2,φHSTRは、水平走査回路23に供給され水平走査回路23に水平走査信号φHを生成させるためパルス信号となっている。水平走査回路23は、垂直走査回路22と同じく、前記第2の電源グランド電位DGND及び電源電位DVDDにより作動するようになっている。また、この固体撮像素子3は、各垂直信号線24の信号に応じた信号をサンプリング制御信号φTVN,φTVSに従ってサンプリングして保持するとともに、当該保持された信号を水平走査信号φHに従って水平信号線26N,26Sへ供給するサンプルホールド部27を、備えている。本実施の形態では、サンプルホールド部27は、各垂直信号線24に対応して設けられた光信号用蓄積容量CS及び暗信号用蓄積容量CNと、画素21で光電変換された光情報を含む光信号を光信号用サンプリング制御信号φTVSに従って光信号用蓄積容量CSに蓄積させる光信号用サンプリングスイッチTVSと、前記光信号から差し引くべきノイズ成分を含む差分用信号してのいわゆる暗信号を暗信号用サンプリング制御信号φTVNに従って暗信号用蓄積容量CNに蓄積させる暗信号用サンプリングスイッチTVNと、光信号用蓄積容量CSに蓄積された光信号を水平走査信号φHに従って光信号用水平信号線26Sに供給する光信号用水平転送スイッチTHSと、暗信号用蓄積容量CNに蓄積された暗信号を水平走査信号φHに従って暗信号用水平信号線26Nに供給する暗信号用水平転送スイッチTHNとを有している。水平信号線26S,26Nには、出力アンプAPS,APNがそれぞれ接続されている。本実施の形態では、スイッチTVS,TVN,THS,THNは、全てnMOSトランジスタである。各光信号用サンプリングスイッチTVSのゲートは共通に接続され、そこには撮像制御部4から光信号用サンプリング制御信号φTVSが供給される。光信号用サンプリング制御信号φTVSに応じて光信号用サンプリングスイッチTVSがオンすると、垂直信号線24の光信号が、対応する光信号用蓄積容量CSに蓄積される。そして、光信号用サンプリングスイッチTVSがオフする時点すなわち、φTVSの立ち下がり時点での垂直信号線24の信号のレベルによって、光信号用蓄積容量CSに蓄積される光信号のレベルが決定される。すなわち、光信号用サンプリング制御信号φTVSの立ち下がり時点が光信号のサンプリング時点となる。各暗信号用サンプリングスイッチTVNのゲートは共通に接続され、そこには撮像制御部4から暗信号用サンプリング制御信号φTVNが供給される。暗信号用サンプリング制御信号φTVNに応じて暗信号用サンプリングスイッチTVNがオンすると、垂直信号線24の暗信号が、対応する暗信号用蓄積容量CNに蓄積される。そして、暗信号用サンプリングスイッチTVNがオフする時点すなわち、φTVNの立ち下がり時点での垂直信号線24の信号のレベルによって、暗信号用蓄積容量CNに蓄積される暗信号のレベルが決定される。すなわち、暗信号用サンプリング制御信号φTVNの立ち下がり時点が暗信号のサンプリング時点となる。各列毎に、光信号用水平転送スイッチTHS及び暗信号用水平転送スイッチTHNのゲートが共通に接続され、そこには水平走査回路23から対応する列の水平走査信号φHが供給される。各列の水平走査信号φHに応じて、各列の水平転送スイッチTHS,THNがオンすると、対応する列の光信号用蓄積容量CS及び暗信号用蓄積容量CNにそれぞれ蓄積されていた光信号及び暗信号が、光信号用水平信号線26S及び暗信号用水平信号線26Nにそれぞれ出力され、それぞれ出力アンプAPS,APNを介して、図1中の信号処理部5へ出力される。出力アンプAPS,APNは、前記第1の電源グランド電位AGND及び電源電位AVDDにより作動するようになっている。さらに、この固体撮像素子3は、水平信号線26S,26Nをそれぞれ水平線リセット制御信号φRSTHに従って所定電位VREFにリセットするための水平線リセットトランジスタRSTS,RSTNを、有している。本実施の形態では、水平線リセットトランジスタRSTS,RSTNは、全てnMOSトランジスタである。水平線リセットトランジスタRSTS,RSTNのゲートが共通に接続され、そこには撮像制御部4から水平線リセット制御信号φRSTHが供給される。水平線リセット制御信号φRSTHに応じて、水平線リセットトランジスタRSTS,RSTNがオンすると、水平信号線26S,26Nがそれぞれ所定電位VREFにリセットされる。水平線リセット制御信号φRSTHは、水平駆動制御信号φGH,φHCLK1,φHCLK2,φHSTRと同様に、サンプルホールド部27から水平信号線26S,26Nへの信号の読み出しに関与するパルス信号となっている。図面には示していないが、信号処理部5は、出力アンプAPS,APNの出力間の差分を、差動アンプ等によって得る。これにより相関2重サンプリングが実現され、この外部信号処理部から、画像信号として、固定パターンノイズ等が除去された光情報信号が得られる。なお、このような差分を得る差動アンプ等を固体撮像素子3に搭載してもよい。本実施の形態では、撮像制御部4における、サンプルホールド部27から水平信号線26S,26Nへの信号の読み出しに関与するパルス信号φGH,φHCLK1,φHCLK2,φHSTR,φRSTHを供給する機能をなす部分が、水平駆動制御部を構成している。本実施の形態では、この水平駆動制御部すなわち、撮像制御部4は、各水平ブランキング期間の開始時点から、サンプリング制御信号φTVN,φTVSにより定まる信号サンプリング時点のうち当該水平ブランキング期間における最後の信号サンプリング時点までの期間中の、少なくとも一部の期間において、ダミーパルス信号として、複数種のパルス信号φGH,φHCLK1,φHCLK2,φHSTR,φRSTHのうちの1種以上のパルス信号φGH,φHCLK1,φHCLK2,φRSTHと同じ信号を、水平走査回路23に供給するように、構成されている。この点は、図4を参照して後に詳述する。なお、図4及び以下の説明では、パルス信号φGH,φHCLK1,φHCLK2,φRSTHにそれぞれ対応するダミーパルス信号にも、それぞれ同じ符号φGH,φHCLK1,φHCLK2,φRSTHを付す。信号φGH,φHCLK1,φHCLK2,φRSTHのうち、水平走査期間水平読み出し期間内の部分が本来のパルス信号サンプルホールド部27から水平信号線26S,26Nへの信号の読み出しに関与するパルス信号である一方、水平ブランキング期間内の部分がダミーパルス信号である。図4は、本実施の形態による撮像装置1の読み出し動作の一例を示すタイミングチャートである。図4において、内部に×を付した四角で示す期間は、制御信号φGH,φHCLK1,φHCLK2,φRSTHが、高周波数で繰り返してパルス信号として発生している期間を示している。その期間中は、これらの制御信号φGH,φHCLK1,φHCLK2,φRSTHは、その期間の一部の期間を時間的に拡大して示すと、図6に示す波形と同一となっている。図6から理解できるように、これらの制御信号φGH,φHCLK1,φHCLK2,φRSTHは、同じ周波数を持っているが、パルス幅や位相は図6に示すように設定されている。なお、図面には示していないが、水平スタートパルス信号φHSTRは、ローレベルを定常状態とし、後述する各水平走査期間の開始時においてのみハイレベルのワンパルスとなるようになっている。図4において、内部に×を付した四角で示す期間以外の期間は、図面には明示していないが、制御信号φGH,φHCLK1,φHCLK2,φRSTHは、それぞれ停止されて、ハイレベル又はローレベルに固定されている。本実施の形態では、図4に示すように、全画素リセットが行われた後、メカニカルシャッタ図示せずが所定の露光期間だけ開かれて各画素21のフォトダイオードPDの電荷蓄積層に電荷が蓄積された後、1行ずつに対応する1水平期間が順次行われていくことで、1行ずつ順次選択され、各1行について順次同じ動作が行われていく。図4は、主として、全画素リセット期間、露光期間及び1行目の画素21に関する1水平期間が行われ、引き続いて2行目の画素21に関する1水平期間が行われる場合の動作を示している。なお、全画素リセット期間においては、全行のリセットパルスφRESが同時に一旦ハイレベルにされるとともに、全行のφTXが同時に一旦ハイレベルにされる。これらの点は、以下に説明する図5についても同様である。図5は、本実施の形態による撮像装置1と比較される比較例による撮像装置の読み出し動作を示すタイミングチャートである。図5において、図4中の信号等と同一又は対応する信号等には同一符号を付している。この比較例による撮像装置が本実施の形態による撮像装置1と異なる所は、撮像制御部4の制御及び垂直走査回路22の制御のみである。具体的は、本実施の形態では、1行目の水平期間の水平ブランキング期間中の期間t9-t12においてダミーパルス信号φGH,φHCLK1,φHCLK2,φRSTHが供給されており図4中の[5]参照、他の水平期間についても同様であるのに対し、この比較例では、図5に示すように、1行目の水平期間の水平ブランキング期間中の期間t9-t12においても、それらのパルス信号φGH,φHCLK1,φHCLK2,φRSTHが停止されたままにされ、他の水平期間についても同様である。また、本実施の形態では、1行目の水平期間の水平ブランキング期間中の期間t14-t15において、リセットパルスφRES1がハイレベルにされ図4中の[6]参照、他の水平期間についても同様であるのに対し、この比較例では、図5に示すように、1行目の水平期間の水平ブランキング期間中の期間t14-t15においても、リセットパルスφRES1がローレベルのままにされ、他の水平期間についても同様である。これらの相違に伴い、本実施の形態と比較例とでは、図4及び図5に示すように、前記第2の電源のグランド電位DGNDとリセットパルスφRESの電位が異なる。図2及び図3から理解できるように、リセットパルスφRESのローレベルは、グランド電位DGNDから供給される。本実施の形態と前記比較例との相違が以上の点のみであるので、理解を容易にするため、先に、前記比較例による撮像装置の読み出し動作について、図5を参照して説明する。期間t1-t16は、1行目の画素21に関する1水平期間である。そのうち、期間t1-t6が水平走査期間水平読み出し期間であり、期間t6-t16が水平ブランキング期間である。この比較例では、水平走査期間t1-t6において、高周波数のパルス信号φGH,φHCLK1,φHCLK2,φRSTHが供給される一方、水平ブランキング期間t6-t16において、パルス信号φGH,φHCLK1,φHCLK2,φRSTHが停止される。時点t1後の期間t3-t4において、リセットパルスφRES1はハイレベルにされてリセットトランジスタRESがオンされる。一方、水平期間t1-t16のうちの残りの期間t1-t3,t4-t16においてリセットパルスφRES1はローレベルにされて1行目のリセットトランジスタRESがオフされる。時点t1後でかつ時点t3前の時点t2から始まる期間t2-t16において、選択パルスφSEL1がハイレベルにされて1行目の選択トランジスタがオンされる。1行目の選択トランジスタSELのオンにより、1行目の増幅トランジスタAMPのソースは垂直信号線24に接続される。期間t4-t8においては、1行目の選択トランジスタSELがオンし、同時に1行目のリセットトランジスタRESがオフすることで、1行目の画素21の増幅トランジスタAMPのゲート電圧が、フローティング状態となり、1行目の画素21のリセットレベルが垂直信号線24に現れる。このとき、時点t4後の時点t5から始まり時点t8の前の時点t7で終わる期間t5-t7において、暗信号用サンプリングパルス制御信号φTVNがハイレベルに変化し、暗信号用サンプリングスイッチTVNがオンする。これにより、1行目の画素21の暗信号が、暗信号用蓄積容量CNに蓄積される。この動作は、1行目の各列の画素21に対して同時並列に実行される。そして、暗信号用サンプリングスイッチTVNがオフする時点すなわち、φTVNの立ち下がり時点t7での垂直信号線24の信号のレベルによって、暗信号用蓄積容量CNに蓄積される暗信号のレベルが決定される。すなわち、暗信号用サンプリング制御信号φTVNの立ち下がり時点t7が暗信号のサンプリング時点となる。次に、期間t8-t10において、1行目の転送パルスφTX1がハイレベルに変化し、1行目の転送トランジスタTXがオンする。1行目の転送トランジスタTXのオンにより、1行目の画素21のフォトダイオードPDで光電変換され蓄積されていた信号電荷が、対応するフローティング容量部FDに転送される。これによって、フローティング容量部FDの電圧は転送されてきた電荷量に応じた電圧となり、この電圧が増幅トランジスタAMPのゲート電極に印加される。その結果、1行目の画素21の光情報を含んだレベルが、垂直信号線24に現れる。このとき、期間t-t10の後の期間t11-t13において、光信号用サンプリングパルス制御信号φTVSがハイレベルに変化し、光信号用サンプリングスイッチTVSがオンする。これにより、1行目の画素21の光信号が、光信号用蓄積容量CSに蓄積される。この動作は、1行目の各列の画素21に対して同時並列に実行される。そして、光信号用サンプリングスイッチTVSがオフする時点t13すなわち、φTVSの立ち下がり時点での垂直信号線24の信号のレベルによって、光信号用蓄積容量CSに蓄積される光信号のレベルが決定される。すなわち、光信号用サンプリング制御信号φTVSの立ち下がり時点t13が光信号のサンプリング時点となる。このようにして、水平期間t1-t16において、1行目の画素21の出力信号のサンプリングが行われ、各列毎に、暗信号用蓄積容量CNには1行目の画素21の暗信号が蓄積され、光信号用蓄積容量CSには1行目の画素21の光信号が蓄積される。水平期間t1-t16の次の水平期間の水平走査期間において、水平走査回路23からの水平走査信号φHによる水平走査によって暗信号用水平転送スイッチTHN及び光信号用水平転送スイッチTHSが各垂直信号線24に対応するもの毎に順次オンされ、蓄積容量CN,CSにそれぞれ蓄積されていた暗信号及び光信号が各垂直信号線24に対応するもの毎に順次暗信号用水平信号線26N及び光信号用水平信号線26Sにそれぞれ読み出され、出力アンプAPN,APSをそれぞれ介して信号処理部5へ出力される。信号処理部5は、出力アンプAPS,APNの出力間の差分を、差動アンプ等によって得る。これにより、相関二重サンプリングCDSが行われ、信号処理部5から、画像信号として、固定パターンノイズ等が除去された光情報信号が得られる。そして、時点t16以降の水平期間において、1行目に関して水平走査期間t1~t16で行われたのと同様の動作が2行目について行われ、それ以降においても同様の動作を繰り返す。ところで、この比較例では、前述したように、水平走査期間t1-t6において、高周波数のパルス信号φGH,φHCLK1,φHCLK2,φRSTHが供給される一方、水平ブランキング期間t6-t16において、パルス信号φGH,φHCLK1,φHCLK2,φRSTHが停止される。高周波数のパルス信号φGH,φHCLK1,φHCLK2,φRSTHが供給されている間は、IRドロップ配線等の抵抗成分による電位降下によって、DGND電位リセットトランジスタRESのオフ電位がプラス側に変動し、リセットトランジスタRESのゲートの寄生容量CRESによるカップリングによって、1行目の画素21のフローティング容量部FD1も同様に動く図5中の[1]参照。パルス信号φGH,φHCLK1,φHCLK2,φRSTHの停止後の期間t6-t16では、DGND電位が時間を掛けて0Vに戻ろうとし、リセットトランジスタRESのゲートの寄生容量CRESによるカップリングによって、1行目の画素21のフローティング容量部FD1の電位も同様に元の電位に下がろうとする図5中の[2]参照。したがって、暗信号のサンプリング時点t7から光信号のサンプリング時点にかけて、1行目の画素21のフローティング容量部FD1も下がっていく。このため、暗信号としてサンプリングした電位時点t7の電位よりも、光信号としてサンプリングした電位時点t13の電位の方が低くなる図5中の[3]参照。よって、前述したCDSの結果、プラス出力となる。以上の点は、他の行の画素21についても同様であるので、画面全体で白浮きとなる。そして、前のフレームの照射光量に応じて、今回のフレームの読み出し時のフローティング容量部FDの電位が異なり、前のフレームで高輝度照射であった画素21の今回のフレームの読み出し時のフローティング容量部FDの電位は、前のフレームで低輝度照射であった画素21の今回のフレームの読み出し時のフローティング容量部FDの電位よりも低くなる図5中の[3]参照。これは、全画素リセットでは、フローティング容量部FDを完全にはリセットしきれないためである。したがって、前のフレームで低輝度照射であった画素21の暗信号電位t7時点のフローティング容量部FD1の電位をVDL、前のフレームで低輝度照射であった画素21の光信号電位t13時点のフローティング容量部FD1の電位をVSL、前のフレームが高輝度照射であった画素21の暗信号電位t7時点のフローティング容量部FD1の電位をVDH、前のフレームが高輝度照射であった画素21の光信号電位t13時点のフローティング容量部FD1の電位をVSHとすると、VDL>VSL、VDH>VSH、VDL>VDH、VSL>VSHの関係が成立する。フローティング容量部FDの電位は、増幅トランジスタAMPのゲート電位である。選択トランジスタSELがオンし、増幅トランジスタAMPのソースが垂直信号線24に接続されていれば、増幅トランジスタAMPの増幅特性に従った増幅作用を受けた電位が垂直信号線24に現れる。図7は、選択トランジスタSELがオンした状態におけるフローティング容量部FDの電位と垂直信号線電位との関係を模式的に示す図である。増幅トランジスタAMPが理想的な完全な線形特性を持っていないことを反映して、フローティング容量部FDの電位と垂直信号線電位との関係は、完全な線形関係ではなく非線形性を有している。図7に示すように、前述したフローティング容量部FDの電位VDL,VSL,VDH,VSHにそれぞれ対応して、垂直信号線電位のVDL’,VSL’,VDH’,VSH’が得られる。図7から、ΔVH=ΔVLであるとしても、前述した非線形性の影響を受けてΔVH’>ΔVL’となってしまうことが理解できる。ただし、VDL-VSL=ΔVL、VDH-VSH=ΔVH、VDL’-VSL’=ΔVL’、VDH’-VSH’=ΔVH’である。したがって、前のフレームで低輝度照射であった画素21の今回の前述したCDSの結果としての画像は、画面全体で白浮きの度合いが小さい一方、前のフレームが高輝度照射であった画素21の今回の前述したCDSの結果としての画像は、画面全体で白浮きの度合いが大きい。その結果、前のフレームでの高輝度照射であった画素21が周囲の画素21前のフレームでの低輝度照射であった画素21に対して白く浮いて見え、残像現象が生ずる。以上が、前記比較例における残像現象の発生原理である。このような残像現象の発生原理の究明の結果として、本発明者は、iΔVH,ΔVLを小さくすること、及び、ii前のフレームで高輝度照射であった画素21の今回のフレームの読み出し時のフローティング容量部FDの電位と、前のフレームで低輝度照射であった画素21の今回のフレームの読み出し時のフローティング容量部FDの電位との間の差以下、読み出し時のFD電位差と呼ぶ。を小さくすること、の少なくとも一方を採用することで、前記比較例に比べて残像現象を低減させることができることを見出した。前記iを採用すれば、前記iiを採用しなくても、ΔVL’とΔVH’との差が小さくなる図7参照ので、前記比較例に比べて残像現象を低減させることができる。前記iiを採用すれば、VDLとVDHとの差及びVSLとVSHとの差が小さくなり、ひいてはΔVL’とΔVH’との差が小さくなる図7参照ので、前記比較例に比べて残像現象を低減させることができる。前記i,iiを両方とも採用すれば、より残像現象を低減させることができる。本実施の形態では、前述したように、前記比較例と異なり、1行目の水平期間の水平ブランキング期間中の期間t9-t12においてダミーパルス信号φGH,φHCLK1,φHCLK2,φRSTHが供給されており図4中の[5]参照、他の水平期間についても同様である。この高周波数のパルス信号φGH,φHCLK1,φHCLK2,φRSTHが供給されている間は、IRドロップによって、DGND電位リセットトランジスタRESのオフ電位がプラス側に変動する。したがって、本実施の形態によれば、期間t9-t12においてダミーパルス信号φGH,φHCLK1,φHCLK2,φRSTHを供給することで、図4からも理解できるように、前記iが採用されることになる。したがって、本実施の形態によれば、前記比較例に比べて残像現象を低減させることができる。ダミーパルス信号φGH,φHCLK1,φHCLK2,φRSTHは、期間t9-t12に限定されるものではなく、期間t6-t13の少なくとも一部の期間であればよく、他の水平期間についても同様である。もっとも、ダミーパルス信号φGH,φHCLK1,φHCLK2,φRSTHは、本実施の形態のように、信号サンプリング時点t7,t13において停止させることが好ましい。この場合、ダミーパルス信号φGH,φHCLK1,φHCLK2,φRSTHにより引き起こされるノイズ成分が、サンプリングした信号に混入するのを防止することができ、これによりSN比を向上させることができる。また、暗信号のサンプリング時点t7第1のサンプリング時点の直前にパルス信号φGH,φHCLK1,φHCLK2,φRSTHが停止された時点t6から時点t7までの期間t6-t7の長さTAと、光信号のサンプリング時点t13第2のサンプリング時点の直前にパルス信号φGH,φHCLK1,φHCLK2,φRSTHが停止された時点t12から時点t13までの期間t12-t13の長さTBとが、同一であることが好ましい。この場合には、ΔVH,ΔVLをより小さくすることができ、残像現象をより低減することができる。なお、供給するダミーパルス信号としては、信号φGH,φHCLK1,φHCLK2,φRSTHの全てではなく、そのうちの1つ以上の任意の信号を供給するだけでもよい。また、供給するダミーパルス信号としては、複数種のパルス信号φGH,φHCLK1,φHCLK2,φHSTR,φRSTHのうちの1種以上のパルス信号φGH,φHCLK1,φHCLK2,φRSTHと同じ信号に限らず、例えば、任意の繰り返しパルス信号であってもよい。これらの場合にも、同様の残像低減効果を得ることができる。なお、前記繰り返しパルス信号は、例えば、水平走査回路23においてパルス信号φGH,φHCLK1,φHCLK2,φHSTR,φRSTHのうちの1種以上のパルス信号が供給される箇所に、供給すればよい。また、本実施の形態では、前述したように、前記比較例と異なり、1行目の水平期間の水平ブランキング期間中の期間t14-t15において、1行目のリセットパルスφRES1がハイレベルにされ図4中の[6]参照、他の水平期間についても同様である。したがって、本実施の形態によれば、1行目のフローティング容量部FD1のリセットがより完全に近づく結果、前記iiが採用されることになる図4中の[7]参照。このため、本実施の形態によれば、この点からも、前記比較例に比べて残像現象を低減させることができる。期間t14-t15において1行目のリセットパルスφRES1がハイレベルにする代わりに、期間t13-t16のうちの少なくとも一部の任意の期間においてリセットパルスφRES1がハイレベルにしてもよい。この場合にも、同様の残像低減効果を得ることができる。なお、期間t14-t15においては、1行目のリセットパルスφRES1をハイレベルにする一方で他の行のリセットパルスφRESはローレベルのままとしてもよいが、期間t14-t15及び他の各水平期間における期間t14-t15に相当する期間においては、全行のリセットパルスφRESをハイレベルにして、全行のリセットトランジスタRESをオンにすることが好ましい。この場合、読み出し時のFD電位差をより小さくして、残像現象をより低減させることができる。なお、本実施の形態では、前述したように、前記i,iiの両方を採用しているが、本発明ではいずれか一方のみを採用してもよい。すなわち、本実施の形態において、期間t9-t12においてダミーパルス信号φGH,φHCLK1,φHCLK2,φRSTHを供給せず、他の水平期間においても同様にしてもよい。また、本実施の形態において、期間t14-t15において、リセットパルスφRES1をローレベルとし、他の水平期間においても同様にしてもよい。先に図4を参照して説明した動作は、主に、静止画撮像モードで行われる読み出し動作に関するものである。連写撮像モードの場合、先に説明した読み出し動作と同様の動作が連続的に行われる。また、動画撮像モードにおいては、その動作開始時に全画素リセットが行われた後に、メカニカルシャッタを開いたまま、フレームの読み出しが繰り返して行われる。このとき、各フレームの読み出しは、基本的に図4中のt1以降の動作が全行あるいは、間引きした行に関して行われるが、いわゆるローリングシャッタ動作が行われる。[第2の実施の形態]図8は、本発明の第2の実施の形態による撮像装置の固体撮像素子53の概略構成を示す回路図であり、図2に対応している。図2では2×2個の画素21を示しているのに対し、図7では、4×2個の画素2×2個の画素ブロックBLを示している。図8において、図2中の要素と同一又は対応する要素には同一符号を付し、その重複する説明は省略する。本実施の形態による撮像装置が前記第1の実施の形態による撮像装置1と異なる所は、図2に示す固体撮像素子3に代えて、図8に示す固体撮像素子53が用いられている点である。固体撮像素子53が固体撮像素子3と異なる所は、列方向に隣り合う2つの画素21毎に、当該2つの画素21が1組のフローティング容量部FD、増幅トランジスタAMP、リセットトランジスタRES及び選択トランジスタSELを共有している点と、垂直走査回路22が、図4に示すような制御信号φSEL,φRET,φTXに代えて、後述する図10及び図11に示すような制御信号φSEL,φRET,φTXA,φTXBを出力するように構成され、それらの信号を出力するバッファ回路B1~B4を有している点のみである。バッファ回路B4は、バッファ回路B1~B3と同じく、DVDD及びDGNDにより作動するようになっている。図8では、1組のフローティング容量部FD、増幅トランジスタAMP、リセットトランジスタRES及び選択トランジスタSELを共有する2つの画素21を、画素ブロックBLとして示している。また、図8では、画素ブロックBL内の下側の画素21のフォトダイオードPD及び転送トランジスタTXをそれぞれ符号PDA,TXAで示し、画素ブロックBL内の上側の画素21のフォトダイオードPD及び転送トランジスタTXをそれぞれ符号PDB,TXBで示し、両者を区別している。また、転送トランジスタTXAのゲートに供給される制御信号をφTXAとし、転送トランジスタTXBのゲート電極に供給される制御信号をφTXBとし、両者を区別している。なお、図2ではn等は画素行を示しているが、図8ではn等は画素ブロックBLの行を示している。画素ブロックBLの1行は、画素21の2行に相当している。図9は、本発明の第2の実施の形態による撮像装置において順次行われる各動作期間を示す図である。図10は、図9中の全画素リセット期間、露光期間、及び、1行目の画素ブロックBLの下側の画素21の読み出し期間1水平期間を示すタイミングチャートである。図11は、図9中の1行目の画素ブロックBLの上側の画素21の読み出し期間1水平期間を示すタイミングチャートである。図9及び図11において、図4中の要素と同一又は対応する要素には同一符号を付し、その重複する説明は省略する。本実施の形態では、図9に示すように、全画素リセットが行われた後、メカニカルシャッタ図示せずが所定の露光期間だけ開かれて各画素21のフォトダイオードPDA,PDBの電荷蓄積層に電荷が蓄積された後、1行目の画の素ブロックBLの下側の画素21の読み出し期間1水平期間、1行目の画素ブロックBLの下側の画素21の読み出し期間1水平期間、2行目の画の素ブロックBLの下側の画素21の読み出し期間1水平期間、2行目の画素ブロックBLの下側の画素21の読み出し期間1水平期間が順次行われ、更に、3行目の画素ブロックについても同様の読み出し期間が順次行われる。なお、本実施の形態では、図10に示すように、全画素リセット期間において、前記第1の実施の形態において全画素行のφTXがハイレベルにされる代わりに、全画素ブロック行のφTXA,φTXBがハイレベルにされる。図10において、図4中の時点t1~t16にそれぞれ対応する時点には同じ符号t1~t16をそれぞれ付している。図11において、図中の時点t1~t16にそれぞれ対応する時点には符号t1’~t16’をそれぞれ付している。1行目の画の素ブロックBLの下側の画素21の読み出し期間の終了時点t16と、1行目の画の素ブロックBLの上側の画素21の読み出し期間の開始時点t1’とは、同一時点である。本実施の形態では、図10に示すように、1行目の画の素ブロックBLの下側の画素21の読み出し期間中の期間t8-t10においては、φTXA1はハイレベルにされる一方で、φTXB1はローレベルのままにされる。また、図11に示すように、1行目の画の素ブロックBLの上側の画素21の読み出し期間中の期間t8’-t10’においては、φTXA1はローレベルのままにされる一方で、φTXB1はハイレベルにされる。本実施の形態によっても、前記第1の実施の形態と同様の利点が得られる。なお、前記第1の実施の形態に関して説明した種々の変形と同様の変形を、本実施の形態に適用してもよい。また、本実施の形態では、列方向に隣り合う2つの画素21毎に、当該2つの画素21が1組のフローティング容量部FD、増幅トランジスタAMP、リセットトランジスタRES及び選択トランジスタSELを共有しているが、本発明では、例えば、列方向に隣り合う3つ以上の所定数の画素21毎に、当該所定数の画素21が1組のフローティング容量部FD、増幅トランジスタAMP、リセットトランジスタRES及び選択トランジスタSELを共有するようにしてもよい。以上、本発明の各実施の形態について説明したが、本発明はこれらの実施の形態に限定されるものではない。"