"受信機のためのACR適応クロック回復システム例えば、100であって、前記受信機におけるパケットの着信時間に対応するパケット遅延値例えば、Diを表す入力位相信号例えば、102、112から基準位相信号例えば、124を生成するACRサブシステム例えば、120と、前記入力位相信号を前記基準位相信号と比較して、前記パケット着信時間にステップ遅延が生じていることを検出し、さらに前記検出されたステップ遅延の方向および大きさを算出するステップ遅延D/M検出および測定サブシステム例えば、130と、前記検出されたステップ遅延の前記算出された方向および大きさに基づいて、前記ACRサブシステムの上流で、前記入力位相信号を調整するステップ遅延事前補償構成要素例えば、110とを備える、ACRシステム。前記ACRサブシステムは、前記入力位相信号から前記基準位相信号を生成する第1の閉ループ制御プロセッサ例えば、202と、前記入力位相信号を前記基準位相信号と比較して、前記基準位相信号を基準とした前記パケット着信時間に関する遅延フロア位相オフセットを表す遅延オフセット推定信号例えば、206を生成する遅延オフセット推定構成要素例えば、204と、前記基準位相信号および前記遅延オフセット推定信号に基づいて、遅延オフセット補償された位相信号例えば、212を生成する遅延オフセット補償構成要素例えば、210と、前記遅延オフセット補償された位相信号から、補償された位相を有する回復されたクロック信号を生成するのに使用され得る出力位相信号例えば、122を生成する第2の閉ループ制御プロセッサ例えば、214とを備える、請求項1に記載の発明。前記第2の閉ループ制御プロセッサは、前記第1の閉ループ制御プロセッサの帯域幅より大きい帯域幅を有する、請求項2に記載の発明。前記遅延オフセット推定構成要素は、各パケットに関する遅延オフセット値を算出し、さらにパケットのスライディングウインドウ内で最大の遅延オフセット値を識別することによって前記遅延オフセット推定信号を生成する、請求項2に記載の発明。前記ステップ遅延D/Mサブシステムは、タイミングウインドウ内の指定された数のパケットが、指定された遅延閾値より多く、それまでのパケット着信時間のセットに対応する遅延フロアを超えるパケット遅延例えば、Diを有していたと判定することによって、正のステップ遅延が生じていることを検出する、請求項1に記載の発明。前記ステップ遅延D/Mサブシステムは、パケットが、それまでのパケット着信時間のセットに対応する遅延フロアを下回るパケット遅延を有していたと判定することによって、負のステップ遅延が生じていることを検出する、請求項1に記載の発明。前記ステップ遅延の前記検出から、前記検出されたステップ遅延の前記方向および前記大きさの前記算出の完了までの間、前記ACRサブシステムをホールドオーバモードにするコントローラ例えば、140をさらに備える、請求項1に記載の発明。前記ステップ遅延D/Mサブシステムは、正のステップ遅延の大きさを、タイミングウインドウ内の各パケットに関して、それまでのパケット着信時間のセットに対応する前記基準位相信号を基準とした遅延シフト値をホールドオーバモードにおいて生成すること、および前記タイミングウインドウに関して、前記正のステップ遅延の前記大きさを表す最小遅延シフト値を算出することによって、算出する、請求項1に記載の発明。前記ステップ遅延D/Mサブシステムは、負のステップ遅延の大きさを、タイミングウインドウ内の各パケットに関して、それまでのパケット着信時間のセットに対応する前記基準位相信号を基準とした遅延オフセット値をホールドオーバモードにおいて生成すること、および前記タイミングウインドウに関して、前記負のステップ遅延の前記大きさを表す最大遅延オフセット値を算出することによって、算出する、請求項1に記載の発明。パケットシステムにおける受信機においてクロック信号を回復する方法であって、前記受信機におけるパケットの着信時間に対応するパケット遅延値例えば、Diを表す入力位相信号例えば、102、112から基準位相信号例えば、124を生成し、前記入力位相信号を前記基準位相信号と比較して、前記パケット着信時間にステップ遅延が生じていることを検出し、さらに前記検出されたステップ遅延の方向および大きさを算出し、そして、前記検出されたステップ遅延の前記算出された方向および大きさに基づいて、前記基準位相信号の前記生成の上流で、前記入力位相信号を調整する、ことを備える方法。一実施形態において、本発明は、受信機のためのACR適応クロック回復システムである。ACRシステムは、ACRサブシステムと、ステップ遅延D/M検出および測定サブシステムと、ステップ遅延事前補償構成要素とを備える。ACRサブシステムが、受信機におけるパケットの着信時間に対応するパケット遅延値を表す入力位相信号から、基準位相信号を生成する。ステップ遅延D/Mサブシステムが、入力位相信号を基準位相信号と比較して、パケット着信時間にステップ遅延が生じていることを検出し、さらに検出されたステップ遅延の方向および大きさを算出する。ステップ遅延事前補償構成要素が、検出されたステップ遅延の算出された方向および大きさに基づいて、ACRサブシステムの上流で、入力位相信号を調整する。本発明の他の態様、特徴、および利点は、以下の詳細な説明、添付の特許請求の範囲、ならびに同様の参照符号が同様の、または同一の要素を識別する添付の図面からより完全に明白となる。図1は、本発明の一実施形態によるACR適応クロック回復システム100の高レベルブロック図である。ACRシステム100は、パケットベースの通信ネットワークのノードにおける受信機において実施される。ACRシステム100は、デジタル入力パケット着信位相信号102を処理して、NCO数値制御発振器の出力周波数および出力位相を制御するのに使用され得るデジタル出力位相信号122を生成する。入力パケット着信位相信号102は、受信機で受信される各パケットの伝搬遅延に対応する位相値を含む。パケット伝搬遅延は、埋め込まれたタイムスタンプを用いて測定された実際の伝搬遅延であることも、実際の着信時間と予期される着信時間の差をとることによって測定された相対伝搬遅延であることも可能である。パケット遅延変化に影響を与えるネットワーク負荷およびパス再ルーティング、ならびにその他の要因などの現象のため、入力パケット着信位相信号102の位相値は変化し、したがって、パケット着信位相信号102が、回復されるクロック信号を生成するのに直接に使用されたとした場合、回復されたクロック信号が、DS1データ信号またはE1データ信号に関するMTIEなどの該当する厳しい位相安定タイミング要件を満たすことができない可能性が高い。これらの現象に対処するのに、ACRシステム100は、例えば、NCOに出力位相信号122を適用することによって生成された、回復されたクロック信号が該当するタイミング要件を満たすように、制御された位相範囲にわたって十分にゆっくりと変化する補償された位相値を有する出力位相信号122を生成するように、入力パケット着信位相信号102を処理する。図1に示されるとおり、ACRシステム100の一実施形態は、ACRサブシステム120と、ステップ遅延D/M検出および測定サブシステム130と、ステップ遅延事前補償構成要素110と、コントローラ140とを含む。適応クロック回復システムが、受信されたパケットの周期系列から回復されたクロック信号を導き出す従来の1つの仕方は、以下のとおりである。回復されたクロックの周波数が、受信機において受信されたパケットの平均着信レートによって確立される。回復されたクロック信号の位相が、一連の受信されたパケットの平均パケット遅延によって確立される。各パケット遅延は、所与のパケットに関する送信元ノードから宛先ノードまでの伝搬遅延を示す。送信元ノードから宛先ノードまでのパケットの周期系列は、パケットフローとしても知られている。例えば、ネットワーク負荷の変化のために、平均伝搬遅延が変動すると、そのようなACRシステムは、これらの遅延変動を追跡するように、回復されるクロック信号の位相を検出して、調整する。パケットネットワークの性質のために、パケット遅延は、ロングテールlongtailまたは右テールrighttailの統計分布に合う傾向がある。背景トラフィック負荷が増加するにつれ、分布の右テールが増加し、このため、平均パケット遅延が増加することも生じさせる。したがって、平均パケット遅延に位相ロックするACRシステムは、システムの回復されるクロックを、ネットワーク負荷に比例して位相変調する傾向がある。図1の実施形態によれば、パケットの系列の平均パケット遅延に位相整列する代わりに、ACRシステム100は、本明細書で遅延フロアとも呼ばれる、最も短いパケット遅延に位相整列する。ネットワークを通る所与のパスに関して、パケットが送信元ノードから宛先ノードまで伝送される可能な最小伝搬時間が存在する。この最小伝搬時間は、送信元ノードと宛先ノードの間のパスにおけるすべての中間パケットスイッチを通過する滞留時間が最小であるパケットと関係する。所与のパスに関する最小パケット伝搬時間は、一般に、遅延フロアと呼ばれる。特定の状況例えば、現在のネットワーク負荷、パケットスイッチの数およびタイプに依存して、所与のパケットは、所与のパス上を伝送されるのに遅延フロアより長くかかることが可能であり、通常、遅延フロアより長くかかる。それでも、遅延フロア近くで受信機に着信するいくつかのパケットが存在する。遅延フロア近くで着信するパケットの頻度は、ネットワーク負荷が増加すると低下するものの、それでも、遅延フロア近くで着信するいくつかのパケットが存在する。例えば、指定されたサンプルウインドウ内で着信するすべてのパケットに関して、最小の遅延を有するパケットの遅延値が、受信機によって、そのサンプルウインドウに関する遅延フロアの現在の値を定義するのに使用されることが可能である。パケット遅延特性は、変化し得るので、遅延フロア値を計算するのに使用される指定されたサンプルウインドウは、常に更新されなければならない。この更新プロセスは、例えば、最新のパケット遅延値のM個が比較されるスライディングウインドウ法を含む、いくつかの仕方で行われることが可能である。現在の遅延フロア値を定義した後、回復されたクロック信号の位相の望ましくない変動を回避するため、回復されたクロック信号の位相は、遅延フロア値と整列するように調整される。このようにして、回復されたクロックの周波数は、平均パケット着信レートに基づくが、回復されたクロックの位相は、移動サンプルウインドウの遅延フロアに基づく。或る特定のパケットフローに関するパスが変化した例えば、ネットワーク再構成のために場合、パケットが送信元ノードから宛先ノードまで伝送されるのにかかる最小の時間が、変化する可能性があり、通常、変化する。パケットに関する最小の伝搬時間が、古いパスから、より長い、新しいパスに増加した場合、遅延フロアの、この正の変化は、正のステップ遅延と呼ばれる。最小伝搬時間が、古いパスから、より短い新たなパスに減少した場合、遅延フロアの、この負の変化は、負のステップ遅延と呼ばれる。そのようなステップ遅延の中間で、ACRシステム100、および、特にACRサブシステム120が、実質的に一定の位相値を有する出力位相信号122を生成するために、受信されたパケットに関する通常は一定の遅延フロアを追跡する。ステップ遅延が生じると、ACRシステム100、および、特にステップ遅延D/Mサブシステム130とステップ遅延事前補償構成要素110の組合せが、そのステップ遅延に関連する遅延フロアのシフトを検出し、測定し、事前補償して、ACRサブシステム120が、ACRサブシステム120に比較的一定の遅延フロアと見えるものを追跡しつづけることを可能にする。一般に述べると、ステップ遅延D/Mサブシステム130によって生成されたステップ遅延推定信号132の値に基づいて、ステップ遅延事前補償構成要素110は、入力パケット着信位相信号102の中の位相値を調整して、ステップ遅延補償された位相値を有するステップ遅延補償された位相信号112を生成する。ステップ遅延D/Mサブシステム130は、ステップ遅延補償された位相信号112を処理して、位相信号112に生じているステップ遅延の存在を検出し、それらのステップ遅延の符号すなわち、正のシフト方向または負のシフト方向および大きさを測定する。D/Mサブシステム130と並行して、ACRサブシステム120が、ステップ遅延補償された位相信号112をフィルタリングして、基準位相値を有する基準位相信号124を生成する。さらに、ACRサブシステム120は、基準位相値のフィルタリングされたバージョンである出力位相値を有する出力位相信号122を生成する。より詳細には、ACRシステム100の処理が初期化された場合、最初のステップ遅延がステップ遅延D/Mサブシステム130によって検出されるまで、ステップ遅延推定信号132は、0という値を有し、ステップ遅延補償された位相信号112は、入力パケット着信位相信号102と同一である。例えば、送信元ノードから、ACRシステム100を実施する受信機を含む宛先ノードまでネットワークを通ってパケットがたどるパスの変化のために、ステップ遅延補償された位相信号112の中で最初のステップ遅延が検出される場合、ステップ遅延D/Mサブシステム130が、そのステップ遅延を検出して、測定し、ただし、ステップ遅延推定信号132の値は、その最初のステップ遅延イベントの符号および大きさを表す。新たなパスが古いパスより長い伝搬遅延の点で場合、ステップ遅延推定信号132は、ステップ遅延補償された位相信号112を生成するのに入力パケット着信位相信号102に負の位相シフトを適用するようにステップ遅延事前補償構成要素例えば、減算ノード110に命令する符号例えば、正のを有する。他方、新たなパスが古いパスより短い伝搬遅延の点で場合、ステップ遅延推定信号132は、ステップ遅延補償された位相信号112を生成するのに入力パケット着信位相信号102に正の位相シフトを適用するようにステップ遅延事前補償構成要素110に命令する符号例えば、負のを有する。ステップ遅延D/Mサブシステム130が、ステップ遅延補償されたクロック信号112の中で検出された次のステップ遅延存在する場合まで、ステップ遅延推定信号132の値を一定に保つ。ACRシステム100の目標は、該当するタイミング要件例えば、MTIEを満たすように出力NCO例えばの周波数および位相を制御する十分な安定性を有する出力位相信号122を生成することである。複数のステップ遅延にわたる十分に一定の時間領域を実現するのに、ステップ遅延D/Mサブシステム130が、それまでに検出され、測定されたすべてのステップ遅延の累積合計に基づいて、ステップ遅延推定信号132の値を生成する。このため、最初のステップ遅延が、3位相単位の大きさを有する正のステップ遅延であり、2番目のステップ遅延が、1位相単位の大きさを有する負のステップ遅延である場合、2番目のステップ遅延が検出され、測定された後、ステップ遅延推定信号132は、2位相単位という値を有する。入力パケットストリームのLOS信号の損失または他の入力障害が存在する場合、D/Mサブシステム130におけるステップ遅延アキュムレータは、0にリセットされ、ステップ遅延検出、事前補償、および蓄積のプロセスが、0位相単位のステップ遅延推定信号132から再スタートされる。コントローラ140が、ステップ遅延D/Mサブシステム130から受け取られた信号に基づいて、ACRサブシステム120の複数の動作を協調させる。詳細には、後段でさらに詳細に説明するとおり、ステップ遅延D/Mサブシステム130が、ステップ遅延補償された位相信号112の中で新たなステップ遅延を検出すると、サブシステム130は、コントローラ140に適用されるステップ遅延検出信号134をアサートする。これに応答して、コントローラ140は、制御信号142を介してACRサブシステム120の処理の少なくとも一部を一時停止するすなわち、ACRサブシステム120をホールドオーバモードにする。ステップ遅延D/Mサブシステム130が、新たなステップ遅延の測定を完了し、ステップ遅延推定信号132に関する更新された値を生成した後、サブシステム130は、ステップ遅延検出信号134をディアサートする。これに応答して、コントローラ140は、制御信号142を介してACRサブシステム120の完全な処理を再開するすなわち、ホールドオーバモードを終了する。新たなステップ遅延の検出から測定までの間の時間間隔中にACRサブシステム120の処理の少なくとも一部を、このように一時停止することは、ホールドオーバモードと呼ばれる。ホールドオーバモードの目的は、検出されたステップ遅延の影響が、ステップ遅延の大きさが測定されている間に、出力位相信号122のタイミングに大きく、悪影響を及ぼすことを回避することである。ホールドオーバモードは、出力位相信号122における出力位相を安定させ、さらに、より重要なこととして、基準位相信号124における位相基準を安定させる。基準位相信号124は、新たに検出されたステップ遅延の大きさを測定するのに使用され、測定期間が続いている間、一定のままである。その新たなステップ遅延が測定されて、ステップ遅延推定信号132に組み込まれると、この値は、合計ポイント110においてすべての着信パケット着信位相値102に関して引かれる。ステップ遅延補正が適用されると、ホールドオーバモードが終了され、ACRサブシステム120の完全な処理が、現時点で、その新たなステップ遅延を含め、それまでに検出されたステップ遅延のすべてを考慮に入れて生成される、ステップ遅延補償された位相信号112を使用して、安全に再開されることが可能である。図2は、本発明の一実施形態による、図1のACRシステム100のより詳細なブロック図を示す。図2に示されるとおり、図1のACRサブシステム120は、第1のデジタルPI比例積分プロセッサ202と、遅延オフセット推定構成要素204と、遅延-オフセット補償構成要素210と、第2のデジタルPIプロセッサ214とを含む。コントローラ140を介したステップ遅延D/Mサブシステム130からACRサブシステム120への制御信号の流れは、図2に示されるACRシステム100の表現には示されていないが、ACRサブシステム120からステップ遅延D/Mサブシステム130への信号の流れは、この図に含められていることに留意されたい。一般的に述べると、第1のPIプロセッサ202が、ステップ遅延補償された位相信号112によって表されるから位相基準信号124によって表されるを生成し、遅延オフセット推定構成要素204が、遅延フロア信号206によって表されるを探し出し、遅延オフセット補償構成要素210が、遅延フロアにおける位相信号212によって表わされるを生成し、第2のPIプロセッサ214が、その遅延フロア位相を周波数フィルタリングし、または平滑化して、出力位相信号122によって表されるを生成する。ACRサブシステム120は、遅延フロアの現在の推定と実質的に等しくなるように出力位相信号122の位相値を調整する遅延オフセット補償を実行する。このことは、1基準位相信号124の中の平均位相基準値μiによって示される平均パケット着信時間と2ステップ遅延補償された位相信号112の中のパケット位相すなわち、遅延値Diによって示される遅延フロアで、またはそのような遅延フロアに十分に近いところで着信するパケットの着信時間との間の遅延オフセットDOiを算出することによって、達せられる。この統計プロセスは、遅延オフセット推定と呼ばれる。この推定を実行するため、ステップ遅延補償された位相信号112の中のパケット遅延値Diによって示されるすべての受信パケット着信時間が、基準位相信号124の中の平均位相基準値μiによって示される、それまでに受信されたパケットの平均パケット着信時間と比較される。平均パケット着信時間より遅れて着信したパケットは、この推定プロセスによって無視され、0という遅延オフセット値DOiを割り当てられる。平均パケット着信時間より早く着信したパケットは、遅延フロアを定義するための候補と考えられ、平均パケット着信時間平均位相基準μiによって示されるとそれらのパケットの着信時間パケット遅延Diによって示されるの差と等しい遅延オフセット値DOiを割り当てられる。連続する遅延オフセット値DOiのグループまたは統計サンプリングウインドウが比較され、グループの最大値が遅延オフセット推定DOEiになり、遅延オフセット推定信号206として出力される。詳細には、第1のPIプロセッサ202が、ステップ遅延事前補償構成要素110からステップ遅延補償された位相信号112を受け取り、周波数フィルタリングして、基準位相信号124を生成する。基準位相信号124は、受信されるすべてのパケットの統計母集団の予期されるパケット着信時間と実際のパケット着信時間の平均位相差の測度である。遅延オフセット推定構成要素204が、基準位相信号124を平均位相基準μiとして使用して、受信される各パケット112の着信時間が平均パケット着信時間より早いか、遅いかを判定する。パケット着信時間が、ステップ遅延補償された位相信号112より大きい場合、そのパケットは、それまでに受信されたパケットの統計平均と比べて、ネットワークを通過するのにより長い時間を要している。同様に、パケット着信時間が、ステップ遅延補償された位相信号112より小さい場合、そのパケットは、それまでに受信されたパケットの統計平均と比べて、ネットワークを通過するのにより短い時間を要している。平均着信時間より短い着信時間を有するパケットは、遅延フロアを定義する候補である。遅延オフセット推定構成要素204は、以下の式1に従って、受信された各パケットに関する遅延オフセット値DOiを計算する。すなわち、μi>Diの場合、DOi=μi-Di1μi≦Diの場合、DOi=0このため、平均位相基準μiがパケット遅延Diより大きい場合、そのパケットに関する遅延オフセット値DOiは、それら2つの値の差である。平均位相基準μiがパケット遅延Di以下である場合、そのパケットに関する遅延オフセット値DOiは、0に設定される。第1のPIプロセッサ202は、絶えず更新される基準位相信号124の中の両方のタイプのパケットを処理して、平均位相基準μiをもたらすことに留意されたい。図3は、平均位相基準μiを基準とした図2の遅延オフセット推定構成要素204の処理をグラフで示す。図3で、各ドットは、或る特定の時刻X軸値における、或る特定のパケット着信遅延Y軸値を伴う異なるパケットの着信を表し、さらに時間につれ変化する平均位相基準μiが、受信されたパケットに関するパケット着信遅延に対してプロットされている。図3で、遅延フロアが、固定のパケット着信遅延DFを有するものとして表されている。図3に見られるとおり、パケットは、平均位相基準μiを超える遅延、および平均位相基準μi未満の遅延で着信するが、遅延フロアDF未満の遅延で着信するパケットは、全く存在しない。また、遅延フロアと等しい遅延を有するパケットのパーセンテージは、所与のパケットフローに関するネットワークを伝送されるパケットの伝搬に影響を与えるいくつかの要因に依存することにも留意されたい。一般に、共通のスイッチング要素を通過する、競合するトラフィックのネットワークトラフィック負荷が高いほど、遅延フロアパケットのパーセンテージは低い。各パケット遅延Diに関して、遅延オフセット値DOiが、式1に基づいて、平均位相基準μiを基準として計算される。指定された持続時間またはサンプルウインドウにわたる最大の遅延オフセット値DOiが、平均位相基準μiの現在の値と遅延フロアの差を示す。平均位相基準μiの時間的変動のため、同一の指定された持続時間を有する異なる期間に関する最大遅延オフセット値DOiの変動も存在するものと予期される。このため、指定された数Mの最新の遅延オフセット値DOiを調べるウインドーイング法windowingmethodが、平均位相基準μiの変化を追跡する傾向があり、したがって、以下の式2を使用して生成されるとおり、平均位相基準μiと遅延フロアの間の遅延オフセットの正確な推定DOEiをもたらすのに使用され得る。ただし、図2の遅延オフセット推定構成要素204は、現在の遅延オフセット推定DOEiを遅延オフセット推定信号206として遅延オフセット補償構成要素210に送る。MAX関数を実施するため、それまでのM個の遅延オフセット値DOiが、個々に格納される。新たなパケットが着信すると、遅延オフセット推定DOEiが、式2を使用して再計算され、最古の遅延オフセット値DOi-M1がメモリの中で、最新の遅延オフセット値DOiで置き換えられる。式2は、最大スライディング差ウインドウmaxsliding-differencewindowに対応するものの、他のタイプの重なり合うウインドウもしくは重なり合わないウインドウ、または重なり合うウインドウと重なり合わないウインドウの組合せが、使用されてもよい。最大スライディング差ウインドウは、新たな各パケット着信に関して遅延オフセット推定DOEiの異なる値をもたらすように設計されることが可能であるものの、そのような実施態様は、実施態様の複雑さを高める傾向がある。遅延オフセット補償構成要素210が、遅延オフセット推定信号206に基づいて基準位相信号124の位相を調整して、遅延オフセット補償された位相信号212を生成する。詳細には、基準位相信号124の平均位相基準μiが、常に非負の数である遅延オフセット推定DOEi分だけ低減される。この位相補償は、以下の式3に反映されるとおり、位相信号212を遅延フロアの現在の位置DFiに整列させる。すなわち、DFi=μi-DOEi3遅延オフセット推定DOEiは、M個のパケットの隣接するセットの統計分析に基づくため、M個のパケットの各セットの遅延特性のために、遅延オフセット補償された位相信号212の位相に、時間につれて不連続の変動が存在し得る。これらの位相不連続を周波数フィルタリングする、または平滑化するため、第2のPIプロセッサ214が、遅延オフセット補償された位相信号212に対して位相平滑化を実行して、完全に平均された位相を有する出力位相信号122を生成する。可能な1つの実施態様において、遅延オフセット測定安定性をもたらすために、式2のスライディングウインドウのサイズが、第1のPIプロセッサ202のカットオフ周波数にそれ自体、基づく、第1のPIプロセッサの時定数の少なくとも40分の1未満に設定される。第2のPIプロセッサ214の機能は、補償された位相信号212を位相平滑化することであるので、第2のPIプロセッサ214は、第2のPIプロセッサ214の帯域幅を第1のPIプロセッサ202の帯域幅より大きく例えば、約2倍乃至2.5倍に設定することによって、第1のPIプロセッサ202の出力周波数を追跡するように設計される。一般に、第1のPIプロセッサ202と第2のPIプロセッサ214はともに、約4という減衰係数を有する過減衰のシステム応答をもたらすように調整される。ステップ遅延補償遅延フロアにおけるステップ遅延すなわち、大幅な瞬時のシフトを扱う3つの段階は、検出、測定、および事前補償である。図1および図2のACRシステム100において、ステップ遅延D/Mサブシステム130が、基準位相信号124および出力位相信号122、ならびに遅延オフセット推定構成要素204によって生成され、信号208を介してD/Mサブシステム130に供給された他の情報に基づいて、検出段階および測定段階を実行する一方で、ステップ遅延事前補償構成要素110が、D/Mサブシステム130によって生成されたステップ遅延推定信号132に基づいて、事前補償段階を実行する。ステップ遅延検出は、遅延フロアにステップ変化が生じたことの検出を含む。後段でさらに詳細に説明するとおり、その検出を行う際、ステップ変化の符号も特定される。検出が迅速であるほど、補償されていないステップ遅延が追跡されるために、出力位相信号122を変化させるACRシステム100の望ましくない結果がよりよく防止される。ステップ遅延測定は、遅延フロアの変化の大きさの推定を含む。ステップ遅延測定プロセスは、ステップ遅延検出プロセスとは異なり、十分な精度で遅延フロアのシフトのサイズを測定するために、より長い期間を要求する可能性があることに留意されたい。このことは、主に、ステップ遅延イベントの後の受信されたパケットの統計的遅延変動のためである。一般に、所与の精度レベルに関して、ステップ遅延のサイズを測定するのにかかる時間は、所与のサンプルサイズにわたって遅延フロア近くで遅延を有する受信されたパケットが生じることに反比例する。低いネットワークトラフィック負荷条件の場合、より小さいパケット遅延変動が存在し、より多くの数のパケットが遅延フロア近くで着信する。そのような状況において、ステップ遅延測定の所与の精度レベルは、遅延フロア近くで着信するパケットがより少ない、高いトラフィック負荷条件と比べて、より短い期間において達せられることが可能である。ステップ遅延事前補償は、遅延フロアのシフトの方向および大きさに基づいて、ACRプロセスに位相補正を適用することを含む。理論上、この補正は、出力位相が遅延フロアのステップ変化にかかわらず一定のままであるように、ACR出力例えば、図1の出力位相信号122を補償する。図1のACRシステム100において、ステップ遅延事前補償は、入力パケット着信位相信号102の位相が、ACRサブシステム120のフィルタリングに先立って調整される、事前補償スキームを使用して実施される。負のステップ遅延検出図4は、負のステップ遅延が生じていることをグラフで示す。詳細には、時刻TSより前に、遅延フロアは遅延値DF1にある。時刻TSに、遅延フロアが、例えば、パケットが、ネットワークを通過する、より短いパスを介して伝送される結果、ステップ変化値DSだけ低下して、遅延値DF2になる。最大の遅延オフセット値DOiは、時刻TSにおける負のステップ遅延の後に増加することに留意されたい。図5は、本発明の一実施形態による、遅延フロアの負のシフトを検出するように図1および図2のACRシステム100によって実施される処理の流れ図を示す。最初、負のステップ遅延検出閾値DNTが、適切な値例えば、9マイクロ秒など、10マイクロ秒未満に設定されステップ502、さらに負のステップ遅延フラグDSNが、負のステップ遅延が検出されていないことを示す0に設定されるステップ504。遅延値Diを有するパケットが受信機に着信するとステップ506、パケット遅延統計が生成されるステップ508。詳細には、第1のPIプロセッサ202が、基準位相信号124の中で現在の平均位相基準値μiを生成する。さらに、現在の遅延オフセット値DOiが、式1に従って算出され、現在の遅延オフセット推定DOEiが、式2に従って更新される。さらに、遅延オフセット基準DOE1iが、M個のパケットi-3M乃至i-2M-1に対応する、前の重なり合わないウインドウに関する遅延オフセット推定DOEi-Mに設定される。重複処理を回避するため、現在の遅延オフセット推定DOEiなどの、ACRサブシステム120の遅延オフセット推定構成要素204によって既に生成された情報の一部は、信号ライン208を介してステップ遅延D/Mサブシステム130に供給されることが可能であることに留意されたい。次に、サブシステム130が、遅延オフセット基準DOE1iと現在の遅延オフセット推定DOEiの差が、以下の式5におけるとおり、負のステップ遅延検出閾値DNT以上であるかどうかを判定することによって、その新たなパケットが、遅延フロアの負のシフトに対応するかどうかを判定するステップ510。すなわち、DOE1i-DOEi≧DNT5遅延オフセット基準DOE1iと現在の遅延オフセット推定DOEiの差が、負のステップ遅延検出閾値DNT以上ではない場合、遅延フロアの負のシフトは検出されず、処理は、ステップ506に戻り、次のパケットの着信を待つ。遅延オフセット基準DOE1iと現在の遅延オフセット推定DOEiの差が、負のステップ遅延検出閾値DNT以上である場合、ステップ510の比較は真であり、サブシステム130は、負のステップ遅延フラグDSNを1に設定してステップ512、遅延フロアの負のシフトが検出されたことを示す。ステップ514で、サブシステム130が、負のステップ遅延の大きさを算出し、それに相応してステップ遅延推定信号132の値を低減し、さらに事前補償構成要素110が、その更新されたステップ遅延推定信号を使用して入力パケット着信位相信号102に適切な位相調整を適用して、ステップ遅延補償された位相信号112を生成する。ステップ514が完了した後、処理は、ステップ504に戻り、負のステップ遅延フラグDSNを0にリセットし、次のパケットの着信を待つ。正のステップ遅延検出負のステップ遅延は、前の遅延フロアを下回る閾値を超えるパケット遅延を探すことによって、比較的容易に検出され得るが、正のステップ遅延を検出することは、ステップ遅延が存在しない状況においてさえ、例えば、図3で見られる遅延フロアを超える遅延で着信するパケットが存在するため、それほど単純明快ではない。本発明のいくつかの実施形態において、正のステップ遅延は、少なくとも指定された正のステップ遅延閾値DPTだけ既存の遅延フロアDFを超える遅延値Diを有する、指定された数MCの連続するパケット着信を探すことによって、検出される。遅延フロアの現在の値は、図2のACRシステム100における異なる2つのポイントにおいて利用可能である。遅延オフセット補償された位相信号212の位相は、μi-DOEiによって与えられる。しかし、遅延オフセット推定DOEiの値は、この値を計算するのに使用される式2のウインドーイングプロセスに起因する不連続の変動を反映する。これらの位相の不連続は、出力位相値DOUTを有する、より安定した、周波数フィルタリングされた出力位相信号122をもたらす第2のPIプロセッサ214によって最小限に抑えられる、または解消されることが可能である。出力位相値DOUTは、遅延フロアDFの位置を確立するのに、より適している。図6は、本発明の一実施形態による、遅延フロアの正のシフトを検出するように図1および図2のACRシステム100によって実施される処理の流れ図を示す。最初に、正のステップ遅延検出閾値DPTが、適切な値例えば、9マイクロ秒など、10マイクロ秒未満に設定されステップ602、さらに正のステップ遅延フラグDSPが、0に設定されてステップ604、正のステップ遅延が検出されていないことを示す。ステップ604で、カウンタ値Count1が、やはり0に設定される。遅延値Diを有するパケットが受信機に着信するとステップ606、パケット遅延統計が生成されるステップ608。パケット遅延統計は、図5のステップ508における統計と同一である。さらに、出力位相信号122の出力位相DOUTiが、算出され、遅延フロアであるものと想定されるステップ610。次に、D/Mサブシステム130が、新たなパケットの遅延Diが、少なくとも正のステップ遅延検出閾値DPTだけ遅延フロアDOUTiを超えているかどうかを判定するステップ612。超えていない場合、連続するパケットの数Count1は、0に設定されるステップ614。超えている場合、Count1の値は、インクリメントされるステップ616。Count1の値がカウント閾値MCと等しくない場合ステップ618、処理は、ステップ606に戻り、次のパケットの着信を待つ。さもなければ、Count1の値はカウント閾値MCと等しくステップ618、サブシステム130が、正のステップ遅延フラグDSPを1に設定してステップ620、遅延フロアの正のシフトが検出されたことを示す。ステップ612~620の処理は、以下の擬似コードによって表されることが可能である。すなわち、IFDi-DOUTi≧DPT,THENCount1=Count11,ELSECount1=0IFCount1=MC,THENDSP=1,ELSEDSP=0カウントプロセスの任意の時点で、十分に小さい遅延でパケットが着信した場合、カウンタCount1は、ステップ614で0にリセットされ、プロセスは、ステップ606で新たに始まることに留意されたい。ステップ622で、サブシステム130が、正のステップ遅延の大きさを算出し、それに相応してステップ遅延推定信号132の値を増加し、さらに事前補償構成要素110が、その更新されたステップ遅延推定信号を使用して入力パケット着信位相信号102に適切な位相調整を適用して、ステップ遅延補償された位相信号112を生成する。ステップ622が完了した後、処理は、ステップ604に戻り、正のステップ遅延フラグDSPを0にリセットし、次のパケットの着信を待つ。遅延フロアの各シフトは、正のステップ遅延によることも、負のステップ遅延によることも可能であるので、受信される各パケットに関して、図5の負のステップ遅延検出処理と図6の正のステップ遅延検出処理がともに、順次に、または並行に実施されることに留意されたい。カウント閾値MCの最適の値は、偽陽性の正のステップ遅延検出を防止しながら、高速の正のステップ遅延検出を許さなければならない。理想的には、MCの値は、正のステップ遅延イベントが生じたことの統計的確かさを与える。図3に示されるとおり、通常の動作条件下で、一部のパケットは、比較的大きい遅延を有して着信する。前述したとおり、大きい遅延を有するパケットの数は、ネットワーク負荷が増加するにつれて増加する。カウント閾値MCの適切な値は、例えば、予期される最大負荷を用いたシミュレーションに基づいて、算出され得る。そのようなシミュレーションは、低遅延のパケットの合間の最大時間間隔を算出するのに使用され得る。慎重を期して、例えば、この最大時間間隔の1.5倍の余裕が、時間間隔にパケットレートを掛けることによって算出されるカウント閾値MCを選択するのに使用されることが可能である。ステップ遅延測定正のステップ遅延または負のステップ遅延が検出された後、ステップ遅延D/Mサブシステム130が、そのステップ遅延の大きさを測定する。図7aは、遅延フロアをDF1という遅延からDF2Nというより小さい遅延に移す負のステップ遅延が時刻TSに生じる第1のシナリオをグラフで表すのに対して、図7bは、遅延フロアをDF1という遅延からDF2Pというより大きい遅延に移す正のステップ遅延が時刻TSに生じる第2のシナリオをグラフで表す。負のステップ遅延が生じると、そのステップ遅延の大きさが測定され、新たな遅延フロアDF2Nが、そのステップ遅延の検出の後に続く指定された数のパケットにわたって最大遅延オフセット値DOiを探すことによって、特定されることが可能である。図7aの例示的な負のステップ遅延において、この最大遅延オフセット値は、遅延オフセットDOcである。正のステップ遅延が生じると、そのステップ遅延の大きさが測定され、新たな遅延フロアDF2Pが、そのステップ遅延の検出の後に続く指定された数のパケットにわたって最小遅延シフト値DSiを探すことによって、特定されることが可能である。図7bの例示的な正のステップ遅延において、この最小遅延シフト値は、遅延シフトDSaである。図8は、本発明の一実施形態による、検出されたステップ遅延の大きさを測定するように図1および図2のACRシステム100によって実施される処理の流れ図である。前述したとおり、ステップ遅延が検出されるのにかかる時間中、出力位相信号122の位相は、ACRサブシステム120が、新たな遅延フロアに対応するパケットを処理するにつれ、ドリフトしはじめる。所与のステップ遅延の大きさに関して、このドリフトは、負のステップ遅延より、正のステップ遅延を検出する方が通常、より長い時間を要するため、負のステップ遅延の場合より、正のステップ遅延の場合の方が、通常、より大きい。このドリフトのサイズを制限するため、正のステップ遅延または負のステップ遅延が検出されると、ACRサブシステム120は、ホールドオーバモードにされる図8のステップ802。前述したとおり、このことは、ステップ遅延D/Mサブシステム130がコントローラ140にステップ遅延検出信号134をアサートし、コントローラ140が、ACRサブシステム120に適切な制御信号142を適用することによって達せられる。一実施態様において、ホールドオーバモード中、図2の第1のPIプロセッサ202と第2のPIプロセッサ214の両方の処理が、一時停止される一方で、ACRサブシステム120のその他の構成要素の処理は、中断なしに続けられる。第1のPIプロセッサ202の処理が最初に一時停止されると、平均位相基準μの値が、ホールドオーバモードの続いている間の最新の値で凍結されることに留意されたい。同様に、第2のPIプロセッサ214の処理が最初に一時停止されると、出力位相信号122の位相値が、やはり、ホールドオーバモードの続いている間の最新の値で凍結される。可能な1つの実施態様において、第1のPIプロセッサの出力信号と第2のPIプロセッサの出力信号が、図2のそれぞれのPIプロセッサにおけるスケール関数の直前の加算ノードの出力値を0に設定することによって、凍結される。また、他の実施態様も可能である。次に、サブシステム130が、パケットカウンタCount2を0にリセットしステップ804、遅延Diを有する次のパケットの着信を待つステップ806。次のパケットが着信すると、遅延オフセット値DOiが算出されるステップ808。一実施態様において、遅延オフセットDOiは、式1に基づいて遅延オフセット推定構成要素204によって計算されて、信号208を介してサブシステム130に供給される。図8は、正のステップ遅延と負のステップ遅延の両方に関するステップ遅延測定処理を表すものの、この処理は、それら異なる2つのタイプのステップ遅延に関して異なる。これらの違いは、ステップ810および812が、負のステップ遅延に関して実施される図5の負のステップ遅延フラグDSNが1に設定されることによって示される一方で、ステップ814および816が、正のステップ遅延に関して実施される図6の正のステップ遅延フラグDSPが1に設定されることによって示される、図8に反映されている。負のステップ遅延に関して、サブシステム130は、ステップ遅延の検出の後に続く次のM個のパケットの着信に対応する測定ウインドウの中で最大遅延オフセットDOMAXiを探す。最大遅延オフセットDOMAXiは、負のステップ遅延の検出の後の最初のDOiサンプルに初期設定される例えば、ステップ812で。次のM-1個のパケットのそれぞれに関して、そのパケットの遅延オフセット値DOiが、最大遅延オフセットDOMAXiの現在の格納された値と比較されるステップ810。そのパケットの遅延オフセット値DOiが最大遅延オフセットDOMAXiより大きい場合、最大遅延オフセットDOMAXiは、そのパケットの遅延オフセット値DOiに等しく設定されるステップ812。そのパケットの遅延オフセット値DOiが最大遅延オフセットDOMAXi以下である場合、最大遅延オフセットDOMAXiは変更されない。いずれの場合も、処理は、ステップ818に進む。正のステップ遅延に関して、サブシステム130は、ステップ遅延の検出の後に続く次のM個のパケットの着信に対応する測定ウインドウの中で最小遅延シフトDSMINiを探す。最小遅延シフトDSMINiは、正のステップ遅延の検出の後の最初のDOiサンプルに初期設定される例えば、ステップ816で。次のM-1個のパケットのそれぞれに関して、そのパケットの遅延オフセット値DOiが、最小遅延シフトDSMINiの現在の格納された値と比較されるステップ814。そのパケットの遅延オフセット値DOiが最小遅延シフトDSMINiより小さい場合、最小遅延シフトDSMINiは、そのパケットの遅延オフセット値DOiに等しく設定されるステップ816。そのパケットの遅延オフセット値DOiが最小遅延シフトDSMINi以上である場合、最小遅延シフトDSMINiは変更されない。いずれの場合も、処理は、ステップ818に進む。ステップ818で、サブシステム130が、パケットカウンタCount2をインクリメントする。パケットカウンタCount2がMパケットウインドウの終わりに到達していない場合ステップ820、処理は、ステップ806に戻り、次のパケットの着信を待つ。そうではなく、Mパケットウインドウの終わりに到達している場合、サブシステム130が、ステップ遅延推定信号132を、i信号132の値を、負のステップ遅延に関する最大遅延オフセットDOMAXiだけ低減すること、またはii信号132の値を、正のステップ遅延に関する最小遅延シフトDSMINiだけ増加させることによって更新するステップ822。サブシステム130は、負のステップ遅延が検出される前に遅延オフセット補償構成要素204に入力された負のステップ遅延DOiの組込みを補償するために、現在の遅延オフセット推定DOEiを、格納された遅延オフセット基準DOE1iと等しくなるようにリセットする。ステップ822で計算された、ステップ遅延の現在の値が、次に、ステップ遅延事前補償構成要素110においてACRサブシステム120の入力に差として適用される。すると、ACRサブシステム120は、ACRサブシステム120の完全な動作を再開することによってホールドオーバモードを終了するステップ826。ステップ822、824、および826はすべて、次のパケットの着信より前に実施されなければならないことに留意されたい。利点図1のACRサブシステム100の利点の1つは、ACR機能が、PI比例積分処理などの比較的単純なDSPデジタル信号処理技術を使用して実施され得ることである。このため、ACRシステムの複数のインスタンスが、単一の集積回路において実施されることが可能であり、ただし、異なるそれぞれのACRシステムは、異なる通信セッションに関するACR機能を提供することが可能である。このようにして、多数の例えば、16、32、64、またはさらに多くのT1/E1回路が、関連するタイミング要件を依然として満たしながら、単一の集積回路を有するデバイスによってサポートされることが可能である。代替形態一実施態様において、図2の第1のPIプロセッサ202および第2のPIプロセッサ214は、二次のsecond-order、タイプ2PIプロセッサであるが、他の次数および/または、タイプのプロセッサが代替として使用されてもよい。ACRサブシステム120は、2つのPIプロセッサを使用して実施されているものとして説明されてきたが、ACRサブシステム120の三段アーキテクチャが、受信機におけるパケットの着信の遅延とローカル基準信号のフィルタリングされた差を反映する位相信号を生成するのに使用され得る、PID比例積分微分プロセッサなどの、他のタイプの閉ループ制御プロセッサを使用して実施されることが可能である。図1のACRサブシステム120およびステップ遅延D/Mサブシステム130は、ステップ遅延事前補償を実行するACRシステム100の脈絡で説明されてきたものの、ACRサブシステム120のフィルタリング、および/またはD/Mサブシステム130のステップ遅延検出およびステップ遅延測定は、他の形態のステップ遅延補償を実行するACRシステムの脈絡で実施されることも可能であることが当業者には理解されよう。例えば、事後補償スキームにおいて、検出され、測定されたステップ遅延の補償が、ACRサブシステムによって生成された出力位相信号に適用される。他のスキームにおいて、ステップ遅延補償が、例えば、図1の構成要素110のステップ遅延補償を図2の構成要素210の遅延オフセット補償と組み合わせる補償構成要素によって、ACRサブシステムの内部で実行される。本発明は、単一の集積回路ASICもしくはFPGAなどのとして、マルチチップモジュールとして、単一のカードとして、またはマルチカード回路パックとしての可能な実施態様を含め、アナログ、デジタル、またはアナログとデジタル両方の混成の回路ベースのプロセスとして実施されてもよい。当業者には明白なように、回路要素の様々な機能は、ソフトウェアプログラムにおける処理ブロックとして実施されることも可能である。そのようなソフトウェアは、例えば、デジタルシグナルプロセッサ、マイクロコントローラ、または汎用コンピュータにおいて使用されることが可能である。本発明は、それらの方法を実施するための方法および装置の形態で実現され得る。本発明は、磁気記録媒体、光記録媒体、ソリッドステートメモリ、フロッピーディスケット、CD-ROM、ハードドライブ、または他の任意のマシン可読記憶媒体などの、実体のある媒体として実現されたプログラムコードの形態で実現されることも可能であり、このプログラムコードが、コンピュータなどのマシンにロードされ、そのマシンによって実行されると、そのマシンが、本発明を実施するための装置となる。また、本発明は、例えば、記憶媒体の中に格納されるか、マシンにロードされるか、さらに/またはそのマシンによって実行されるかどうかにかかわらず、プログラムコードの形態で実現されることも可能であり、このプログラムコードが、コンピュータなどのマシンにロードされ、そのマシンによって実行されると、そのマシンが、本発明を実施するための装置となる。汎用プロセッサ上で実施される場合、このプログラムコードセグメントは、そのプロセッサと一緒になって、特定の論理回路と同様に動作する独特のデバイスをもたらす。特に明記しない限り、各数値および各範囲は、約またはおおよそという語がその値または範囲の値の前に付けられているかのように、近似であるものと解釈されなければならない。本発明の性質を説明するために説明され、例示されてきた部分の詳細、および材料、および構成の様々な変更が、添付の特許請求の範囲で表される本発明の範囲を逸脱することなく当業者によって行われることが可能であることが、さらに理解されよう。クレームにおける図の番号および/または図の参照ラベルの使用は、クレームの解釈を容易にするために、主張される主題の可能な1つまたは複数の実施形態を識別することを意図している。そのような使用は、それらのクレームの範囲を、必ずしも、対応する図で示される実施形態に限定するものと解釈されてはならない。本明細書で示される例示的な方法のステップは、説明される順序で実行されることを必ずしも要求しないことが理解されるべきであり、さらにそのような方法のステップの順序は、単に例示的であるものと理解されるべきである。同様に、さらなるステップが、そのような方法に含められることが可能であり、さらにいくつかのステップが、本発明の様々な実施形態と合致する方法において省略される、または組み合わされることも可能である。添付の方法クレームにおける要素は、クレームの記載が、それらの要素の一部またはすべてを実施するための特定の順序を別段、暗示しない限り、対応するラベル付けを有する特定の順序で記載されるが、それらの要素は、その特定の順序で実施されることに限定されることを必ずしも意図していない。本明細書で一実施形態または或る実施形態に言及することは、その実施形態に関連して説明される特定の特徴、構造、または特性が、本発明の少なくとも1つの実施形態に含められ得ることを意味する。本明細書の様々な箇所における一実施形態においてという句の出現は、必ずしもすべて同一の実施形態を参照しているわけではなく、別々の実施形態、または代替の実施形態が、必ずしも、他の実施形態と互いに相容れないわけでもない。同じことは、実施態様という用語にも当てはまる。本出願におけるクレームが範囲に含む実施形態は、1本明細書によって可能にされ、さらに2法律で認められる主題に対応する実施形態に限定される。可能にされていない実施形態、および法律で認められない主題に対応する実施形態は、クレームの範囲に含まれる場合でも、明確に請求権が放棄される。"