"それぞれがタイミングをずらして入力信号のA/D変換を行う複数のA/D変換部と、前記複数のA/D変換部の出力信号から入力信号の微分値を推定する微分値推定器と、前記複数のA/D変換部の出力信号を遅延させる複数の遅延器と、前記複数のA/D変換部のサンプリング時間誤差を前記複数の遅延器の出力信号から除去してデジタル出力信号を生成する誤差除去器と、前記サンプリング誤差に対応する誤差信号を生成する時間誤差推定装置と、を備え、前記時間誤差推定装置は、前記デジタル出力信号または前記複数のA/D変換部の出力信号同士の相関値を求める相関器と、前記複数のA/D変換部の出力信号の微分値により前記相関値の重みを調整した結果に基づいて、前記複数のA/D変換部のサンプリング時間誤差を推定する重み加算器と、を有することを特徴とするA/D変換器。複数のサンプリング回路のそれぞれでタイミングをずらしてサンプリングを行って得た複数のサンプリング出力信号を用いて信号処理を行う時間インターリーブ信号処理装置における、前記複数のサンプリング回路のサンプリング時間誤差を推定する時間誤差推定装置において、前記複数のサンプリング出力信号同士の類似度を表す相関値を求める相関器と、前記複数のサンプリング回路の出力信号から推定する入力信号の微分値により前記相関値の重みを調整した結果に基づいて、前記複数のA/D変換部のサンプリング時間誤差を推定する重み加算器と、を備えることを特徴とする時間誤差推定装置。前記重み加算器は、前記複数のサンプリング回路の数に応じた重みで前記相関値を重み付けする重み付け部と、前記重み付け部で重み付けされた前記相関値の利得を制御して、前記誤差を表す誤差信号を生成する利得制御部と、を有することを特徴とする請求項2に記載の時間誤差推定装置。前記重み加算器は、前記複数のサンプリング回路の数に応じた重みで前記相関値を重み付けした値を利得制御なしでそのまま用いて、前記誤差を表す誤差信号を生成する利得制御部と、を有することを特徴とする請求項2に記載の時間誤差推定装置。前記複数のサンプリング回路の出力信号または前記複数のサンプリング出力信号の直流成分を除去するハイパスフィルタ部を備え、前記相関器は、前記ハイパスフィルタ部を通過した複数の信号同士の相関値を求めることを特徴とする請求項2乃至4のいずれかに記載の時間誤差推定装置。それぞれがタイミングをずらして入力信号のサンプリングを行う複数のサンプリング回路と、前記複数のサンプリング回路の出力信号から入力信号の微分値を推定する微分値推定器と、前記複数のサンプリング回路の出力信号を遅延させる複数の遅延器と、前記複数のサンプリング回路のサンプリング時間誤差を前記複数の遅延器の出力信号から除去して被補正出力信号を生成する誤差除去器と、前記サンプリング誤差に対応する誤差信号を生成する時間誤差推定装置と、を備え、前記時間誤差推定装置は、前記被補正出力信号または前記複数のサンプリング回路の出力信号同士の相関値を求める相関器と、前記複数の被補正出力信号またはサンプリング回路の出力信号から推定した入力信号の微分値により前記相関値の重みを調整した結果に基づいて、前記複数のサンプリング回路のサンプリング時間誤差を推定する重み加算器と、を有することを特徴とする誤差補正装置。A/D変換を行う単一のA/D変換部と、前記A/D変換部の出力信号を所定の時間区分で複数のA/D変換出力信号に振り分けるデマルチプレクサと、前記複数のA/D変換出力信号から入力信号の微分値を推定する微分値推定器と、前記複数のA/D変換出力信号を遅延させる複数の遅延器と、前記A/D変換部のサンプリング時間誤差を前記複数の遅延器の出力信号から除去してデジタル出力信号を生成する誤差除去器と、前記サンプリング時間誤差に対応する誤差信号を生成する時間誤差推定装置と、を備え、前記時間誤差推定装置は、前記デジタル出力信号または前記複数のA/D変換出力信号同士の相関値を求める相関器と、前記複数のA/D変換出力信号の微分値により前記相関値の重みを調整した結果に基づいて、前記A/D変換部のサンプリング時間誤差を推定する重み加算器と、を有することを特徴とするA/D変換器。本発明の実施形態は、時間インターリーブ方式のA/D変換を行う際のA/D変換部のサンプリング時間誤差を、簡易な構成で精度よく推定可能な時間誤差推定装置およびA/D変換器を提供するものである。本発明の実施形態の一態様では、複数のサンプリング回路のそれぞれでタイミングをずらしてサンプリングを行って得た複数のサンプリング出力信号を用いて信号処理を行う時間インターリーブ信号処理装置における、前記複数のサンプリング回路のサンプリング時間誤差を推定する時間誤差推定装置において、前記複数のサンプリング出力信号同士の類似度を表す相関値を求める相関器と、前記複数のサンプリング回路の出力信号から推定する入力信号の微分値により前記相関値の重みを調整した結果に基づいて、前記複数のA/D変換部のサンプリング時間誤差を推定する重み加算器と、を備えることを特徴とする時間誤差推定装置が提供される。以下、図面を参照しながら、本発明の実施形態を説明する。第1の実施形態図1は第1の実施形態に係るA/D変換器の概略構成の一例を示すブロック図である。図1のA/D変換器1は、それぞれがタイミングをずらしてA/D変換を行う複数のA/D変換部2と、誤差補正装置3とを備えている。各A/D変換部2は、1クロックずつタイミングをずらしてA/D変換を行う。図1の例では、4つのA/D変換部2が設けられているため、各A/D変換部2は4クロックごとに1回の割合でA/D変換を行う。個々のA/D変換部2の動作速度が遅くても、A/D変換器1全体としては、個々のA/D変換部2の4倍の動作速度でA/D変換を行うことになり、高速のA/D変換器を実現できる。誤差補正装置3は、微分値推定器11と、複数の遅延器12と、複数の誤差除去器13と、複数の乗算器14と、積分器15と、時間誤差推定装置16とを有する。微分値推定器11は、複数のA/D変換部2の出力信号の微分値を推定する。複数の遅延器12は、複数のA/D変換部2の出力信号を遅延させる。各遅延器12は、微分値推定器11で微分値を推定するのに要する時間だけ、対応するA/D変換部2の出力信号を遅延させる。これにより、遅延器12の出力信号と微分値推定器11から出力される微分値とのタイミングを合わせることができる。複数の誤差除去器13は、複数の遅延器12の出力信号から複数のA/D変換部2のサンプリング時間誤差を除去してデジタル出力信号を生成する。複数の遅延器12、複数の誤差除去器13および複数の乗算器14はそれぞれ、A/D変換部2の数と同じ数ずつ設けられている。時間誤差推定装置16は、複数のA/D変換部2のサンプリング時間誤差に対応する誤差信号を生成する。積分器15は、時間誤差推定装置16が生成した誤差信号を所定の時間区分で足し合わせる積分処理を行う。複数の乗算器14は、積分器15で足し合わせた誤差信号と微分値とを乗算する。乗算器14の乗算結果は、誤差除去器13に送られる。誤差除去器13は、遅延器12の出力信号から乗算器14の乗算結果を減じることで、A/D変換部2のサンプリング時間誤差の補正を行う。図2は図1の時間誤差推定装置16の内部構成の一例を示すブロック図である。図2の時間誤差推定装置16は、複数の相関器21と、重み加算器22と、利得制御信号生成器23とを有する。複数の相関器21のそれぞれは、A/D変換器1から出力されるデジタル出力信号同士の類似度を表す相関値を求める。重み加算器22は、複数のA/D変換部2の出力信号の微分値により相関値の重みを調整した結果に基づいて、複数のA/D変換部2のサンプリング時間誤差を推定する。重み加算器22は、より詳細には、重み付け部24と、利得制御部25とを有する。重み付け部24は、相関器21に重みを乗じる処理を行う。利得制御部25は、重み付け部24の出力信号の利得を調整する。利得制御信号生成器23は、重み加算器22で誤差を推定する際に調整する利得を生成する。以下、本実施形態による時間誤差推定装置16の動作原理を説明する。複数のA/D変換部2が本来のサンプリング時間nTにサンプリングを行った場合のA/D変換出力信号をynTとし、複数のA/D変換部2が本来のサンプリング時間nTからΔtずつずれた時間にサンプリングを行った場合のA/D変換出力信号をynTΔtとすると、以下の1式の関係が成り立つ。ynTΔt≒ynTy’nTΔt...1ここで、y’nTはynTの微分値である。この1式を変形することにより、本来のA/D変換出力信号ynTは、以下の2式で表される。ynT≒ynTΔt-y’nTΔt...2y’nTは、例えば有限インパルス応答フィルタFIRフィルタを用いて推定可能である。これに対して、サンプリング時間誤差Δtを推定するのは容易ではない。そこで、本実施形態では、以下の手順でΔtを推定する。A/D変換器1が4つのA/D変換部2を備えるものとし、各A/D変換部2から出力される本来のA/D変換出力信号をそれぞれ、y4m1T、y4m2T、y4m3T、y4m4Tとする。各A/D変換部2のサンプリングタイミング誤差をそれぞれΔt1、Δt2、Δt3,Δt4とすると、各A/D変換部2による実際のA/D変換出力信号はそれぞれ、y4m1TΔt1、y4m2TΔt2、y4m3TΔt3、y4m4TΔt4となる。よって、4つのA/D変換部2のうち、1番目と2番目のA/D変換部2によるA/D変換出力信号はそれぞれ、以下の3式と4式で表される。y4m1TΔt1≒y4m1Ty’4m1TΔt1...3y4m2TΔt2≒y4m2Ty’4m2TΔt2...4これら3式と4式のA/D変換出力信号同士の類似度を表す相関値R21は、以下の5式で表される。上記5式では、本来のA/D変換出力信号の自己相関関数はA/D変換部2の種類に依存しないと仮定している。また、上記5式では、1番目と2番目のA/D変換部2のA/D変換出力信号同士の相関値と、2番目と3番目のA/D変換部2のA/D変換出力信号同士の相関値とは一致するものと仮定している。A/D変換出力信号の微分値についても、同様の扱いをしている。また、誤差Δt1、Δt2は本来の値4m1T、4m2Tよりもはるかに小さく、一次近似が成り立つものとし、誤差の二次以降の項は省略している。また、上記5式で、信号名の上のバーは、平均値を意味する。微分値y’nT、y’n1Tを、FIRフィルタにより近似すると、以下の6式が成り立つ。ただし、ciはFIRフィルタのタップ係数である。ci=-ciの関係が成り立つため、以下の7式が成り立つ。上記7式では、信号の統計的な性質の時間的変化は無視できるものとし、以下の8式が成り立つと仮定している。この8式は、上述したように、A/D変換部2同士の相関値は、どのA/D変換部2であっても同一であることを示している。上記7式を5式に適用すると、相関値R21は、以下の9式で表される。この9式を変形すると、時間差Δt2-Δt1は、以下の10式で表される。Δt1-Δt4、Δt3-Δt2、Δt4-Δt3も、上記10式と同様の式で表される。各A/D変換部2のサンプリングタイミングの時間誤差Δtiの合計がゼロ、すなわちΔt1Δt2Δt3Δr4=0とすると、時間誤差Δtiは、以下の11式で表される。上記11式の右辺の第3項に10式を代入することで、時間誤差Δtiを求めることができる。上述した例では、A/D変換器1内に4個のA/D変換部2を設ける場合の式を説明したが、A/D変換器1内のA/D変換部2の数がp個pは2以上の任意の整数の場合の時間誤差Δtiiは1~pの整数は、以下の12式と13式で表される。p=4の場合における上述した9式の右辺第1項を定数C、右辺第2項の係数をAとして簡略化して表現すると、以下の14式のようになる。Rij=AΔti-ΔtjC...14ここで、i、jはそれぞれ1~4の任意の整数である。上記14式の定数Cを除去するには、異なるi、jの14式同士の差分を取るようにして、定数Cを相殺すればよい。これにより、以下の15式が得られる。15式を、A/D変換器1内にp個のA/D変換部2が存在する場合の一般式に拡張すると、16式のようになる。A/D変換器1内に4個のA/D変換部2が存在する場合の時間誤差Δtiは、上述した11式の右辺に15式を代入することで、以下の17式で表される。同様に、A/D変換器1内にp個のA/D変換部2が存在する場合の時間誤差Δtiは、上述した13式の右辺に16式を代入することで、以下の18式で表される。17式および18式からわかるように、14式の定数Cは計算の過程で相殺されるが、係数Aは残ったままである。このため、本実施形態では、時間誤差推定装置16内に利得制御信号生成器23を設けて、係数Aの値を利得として求めて、この利得の逆数を重み加算部22で乗じることにより、係数Aを相殺する処理を行う。図3は利得制御信号生成器23の内部構成の一例を示すブロック図である。図3の利得制御信号生成器23は、マルチプレクサMUX31と、遅延器32と、微分値推定器33と、相関器34と、逆数算出器35とを有する。マルチプレクサ31は、A/D変換部2から出力される4つのA/D変換出力信号の中から一つを順に選択する。微分値推定器33は、マルチプレクサ31が選択したA/D変換出力信号の微分値を推定する。この微分値推定器33は、例えばFIRフィルタを用いて構成される。遅延器32は、マルチプレクサ31が選択したA/D変換出力信号を、微分値推定器33の処理時間分だけ遅延させる。このように、遅延器32は、マルチプレクサ31が選択したA/D変換出力信号を、微分値推定器33で推定した微分値と同期化するために設けられている。相関器34は、マルチプレクサ31が選択したA/D変換出力信号と微分値との類似度を表す相関値を求める。この相関値は、上述した17式の係数Aに相当する。逆数算出器35は、相関器34が求めた相関値の逆数を算出して、上述した係数Aを相殺するために、重み加算部22にこの逆数を供給する。次に、第1の実施形態に係るA/D変換器1の動作を説明する。このA/D変換器1は、4つのA/D変換部2を備えており、各A/D変換部2はサンプリングタイミングをずらしてA/D変換を行う。したがって、各A/D変換部2から出力されるA/D変換出力信号も、それぞれ位相がずれている。微分値推定器11は、FIRフィルタ等を用いて、これらA/D変換出力信号の微分値を推定する。複数の遅延器12は、微分値推定器11で微分値を推定するのに要する時間分だけ、各A/D変換出力信号を遅延させる。すなわち、遅延器12は、A/D変換出力信号を微分値と同期化する処理を行う。複数の誤差除去器13は、上述した2式に従って、時間誤差Δtiと微分値との乗算値を、A/D変換出力信号から減じる処理を行って、最終的なデジタル出力信号を生成する。このデジタル出力信号は、フィードバック制御のために、時間誤差推定装置16に入力される。時間誤差推定装置16は、上述した17式の演算を行って、時間誤差Δtiを計算する。このとき、17式の係数Aを、利得制御信号生成器23で事前に計算して、その逆数を乗じることで、係数Aを相殺する。時間誤差推定装置16が推定した時間誤差Δtiは、積分器15に累積保持される。より具体的には、積分器15は、各A/D変換部2の時間誤差を、個々のA/D変換部2ごとに累積保持する。したがって、各A/D変換部2ごとに、積分器15の出力と微分値とを乗じた値が、上述した2式のy’nTΔtに相当する値になる。この値を誤差除去器13でA/D変換出力信号から除去することにより、最終的なデジタル出力信号が得られる。本実施形態は、積分器15の入力がゼロになるように、サンプリング時間誤差のフィードバック制御を行うため、サンプリング時間誤差がゼロになる状態で安定化する。よって、安定状態では、時間誤差推定装置16で推定される時間誤差Δtiはゼロになり、各A/D変換部2のサンプリング時間誤差がなくなる。このように、第1の実施形態では、A/D変換器1内の複数のA/D変換部2から出力されたA/D変換出力信号同士で相関値を推定し、この相関値に重みを乗じることにより、各A/D変換部2のサンプリング時間誤差を求め、この時間誤差がゼロになるように、フィードバック制御を行うため、各A/D変換部2のサンプリング時間誤差を精度よく補正することができる。特に、本実施形態では、基準となるA/D変換出力値を出力する参照用のA/D変換器1を必要とせず、また、サンプリング時間誤差を推定するための複雑な構成のフィルタも必要としないため、比較的簡易なハードウェアあるいはソフトウェア構成で、時間誤差の高精度の補正処理を行うことができる。第2の実施形態第2の実施形態は、A/D変換器1内に、4個ではなく、2個のA/D変換部2が設けられることを特徴とする。図4は第2の実施形態に係るA/D変換器1aの概略構成を示すブロック図である。図1と比較すればわかるように、図4のA/D変換器1aは、遅延器12、誤差除去器13および乗算器14が2個ずつ設けられる点で、図1のA/D変換器1aと異なっており、その他の構成は図1と同様である。図5は第2の実施形態に係る時間誤差推定装置16aの内部構成を示すブロック図である。図5の時間誤差推定装置16aは、相関器21の前段にハイパスフィルタHPF26が接続されている点と、相関器21が2個設けられている点と、利得制御信号生成器23が存在しない点と、重み加算器22aの内部に利得制御部25が存在しない点とが、図2の時間誤差推定装置16と異なっている。ハイパスフィルタ26は、A/D変換器1aから出力される最終的なデジタル出力信号に含まれる直流成分を除去する。ハイパスフィルタ26を設ける理由は、本来的に相関値は、直流成分を除去した信号同士で推定されるべきものであるためである。したがって、図2の相関器21の前段にも、ハイパスフィルタ26を接続してもよい。また、逆に、ブロック構成の簡略化のために、図5の時間誤差推定装置16からハイパスフィルタ26を省略してもよい。図5の重み加算器22aは、入力された2信号の差信号を出力する。すなわち、重み加算器22は、以下の19式の演算を行う。上述したように、誤差の合計はゼロと仮定されるため、Δt1=-Δt2であることを利用すると、誤差は両相関器21の出力の差分として検出可能である。サンプリング時間誤差を推定するには、第1の実施形態で説明したように、係数Aの利得分を補正する必要があるが、フィードバック制御のループ利得が十分に大きい場合には利得誤差の影響を受けにくいことを考慮に入れて、係数の補正を省略することができる。第1の実施形態と同様に、第2の実施形態においても、19式の時間誤差Δt1、Δt2がゼロになるようにフィードバック制御を行う。このように、第2の実施形態は、A/D変換器1a内のA/D変換部2の数も少なく、また、利得制御も不要なため、デジタル出力信号が比較的安定した信号であれば、図5の構成でも高精度の時間誤差補正を行うことができる。A/D変換器1aを無線通信機器に用いた場合、デジタル出力信号が大きく変動し、係数Aも大きく変動するおそれがある。この場合は、第1の実施形態と同様の利得制御を行った方が、時間誤差の振幅変動が抑制されて、時間誤差のフィードバック制御を短時間で収束させることができる。第3の実施形態第1および第2の実施形態では、A/D変換器1から出力される最終的なデジタル出力信号をフィードバックさせて、各A/D変換部2のサンプリング時間誤差を補正したが、各A/D変換部2から出力されるA/D変換出力信号より推定される誤差信号をフィードフォワードさせてもよい。図6は第3の実施形態に係るA/D変換器1bの概略構成を示すブロック図である。図6のA/D変換器1bは、時間誤差推定装置16の入力信号が図1のA/D変換器1bと異なり、また、積分器15が存在しない点が異なっており、その他の構成は図1と同様である。図6の時間誤差推定装置16には、各A/D変換部2から出力された各A/D変換出力信号が入力される。時間誤差推定装置16の内部構成は、図2と同様である。したがって、図2の相関器21は、各A/D変換出力信号同士の類似度を表す相関値を推定する。重み加算器22は、推定された相関値を用いて、17式の重み付け演算を行い、かつ係数Aを相殺する利得制御処理を行って、各A/D変換部2のサンプリング時間誤差Δtiを求める。このように、第3の実施形態は、A/D変換器1bの最終的なデジタル出力信号を用いたフィードバック制御ではなく、時間誤差を補正する前のA/D変換出力信号の相関を推定して時間誤差を求めるフィードフォワード制御を行う。第1および第2の実施形態におけるフィードバック制御は、補正済みの信号に対して残留誤差の推定を行うため、全体として高精度の時間誤差補正を行うことができる。これに対して、第3の実施形態におけるフィードフォワード制御は、相関値の計算に十分な信号サンプル数が集まった時点で予測誤差が略一定に収束する。例えば、通信状況に応じて信号帯域幅を変更する通信システムに用いるA/D変換器1bでサンプルレートを変更した場合も、短時間でサンプリング時間補正値の修正を完了することができる。このような特徴により、第3の実施形態は、精度ではフィードバック制御に劣るが、より短時間で時間誤差を収束させることができる。よって、A/D変換器1bの動作を開始させてから、A/D変換器1bから最終的なデジタル出力信号が出力されるまでの時間を短縮できる。また、第3の実施形態によれば、A/D変換器1b内に積分器15を設けなくてよいため、全体構成をより簡略化できる。第4の実施形態上述した第1~第3の実施形態では、A/D変換器1内に複数のA/D変換部2を設けて時間インターリーブ方式のA/D変換を行う例を説明したが、同方式のA/D変換は、一つのA/D変換部2のみでも実現可能である。そこで、以下に説明する第4の実施形態は、一つのA/D変換部2だけで時間インターリーブ方式のA/D変換を行うものである。図7は第4の実施形態に係るA/D変換器1cの概略構成を示すブロック図である。図7のA/D変換器1cは、一つのA/D変換部2と、デマルチプレクサDEMUX4と、誤差補正装置3とを備えている。誤差補正装置3の内部構成は、図1や図6に示したものと同様である。A/D変換部2は、第1~第3の実施形態で説明した複数のA/D変換部2よりも、高速にA/D変換を行うことを特徴とする。デマルチプレクサ4は、A/D変換部2から出力されるA/D変換出力信号を所定の時間区分で複数個図7の例では4つに順に振り分ける。デマルチプレクサ4を設けることにより、高速で動作するA/D変換部2からのA/D変換出力信号を並列処理し、かつ並列処理する信号周波数を落とすことができる。これにより、消費電力の削減も図れる。ところが、高速のA/D変換出力信号をデマルチプレクサ4で低速化かつ並列化すると、並列化した信号の周波数に合わせて、A/D変換器1cの電源線の消費電流が変動することになり、これにより、電源電圧も変動してしまう。特に、電源供給端子から遠い場所にある端子の電源電圧はより変動しやすくなる。これにより、A/D変換用のクロック信号の遅延量も変動し、サンプリング時間誤差が生じる要因になる。図7の誤差補正装置3は、このようなサンプリング時間誤差を補正するために用いられることができる。図7の誤差補正装置3は、図1や図6の誤差補正装置3と同様に、最終的なデジタル出力信号またはA/D変換出力信号同士の相関値を求めた後に、その相関値の重みを調整した結果に基づいて、A/D変換部2のサンプリング時間誤差がゼロになるようなフィードバック制御またはフィードフォワード制御を行う。このように、第4の実施形態では、一つのA/D変換部2を高速動作させて、デマルチプレクサ4で複数のA/D変換出力信号に振り分ける場合も、A/D変換部2のサンプリング時間誤差を精度よく補正できる。第1~第4の実施形態では、主に2つまたは4つのデジタル出力信号を生成する、いわゆる2インターリーブまたは4インターリーブ方式のA/D変換器1cを説明したが、インターリーブするデジタル出力信号の数には特に制限はない。3インターリーブや5インターリーブのような奇数個のデジタル出力信号を生成する場合にも同様に適用可能である。また、8インターリーブや16インターリーブのようにインターリーブする数が多い場合にも同様に適用可能である。上述した各実施形態における時間誤差推定装置16は、A/D変換部2のサンプリング時間誤差を推定しているが、時間誤差推定装置の別の実施形態として、A/D変換部2のサンプリング時間誤差推定以外の用途にも適用可能である。具体例としては、入力信号をサンプリングした後にアナログ回路による時間インターリーブ信号処理を行うスイッチトキャパシタ回路や、直交復調回路に代表される複数出力を有する周波数変換回路の誤差補正にも適用可能である。また、サンプリング出力信号を複数の回路ブロックに順次割り振る時間インターリーブ処理の例としては、Nパスフィルタや高調波除去機能を持つ多相ダウンコンバータがある。本明細書では、上述した時間誤差補正処理を行う時間誤差推定装置を備えた各種の回路を、総称して時間インターリーブ信号処理装置と呼ぶ。上述した実施形態で説明したA/D変換器1の少なくとも一部は、ハードウェアで構成してもよいし、ソフトウェアで構成してもよい。ソフトウェアで構成する場合には、A/D変換器1の少なくとも一部の機能を実現するプログラムをフレキシブルディスクやCD-ROM等の記録媒体に収納し、コンピュータに読み込ませて実行させてもよい。記録媒体は、磁気ディスクや光ディスク等の着脱可能なものに限定されず、ハードディスク装置やメモリなどの固定型の記録媒体でもよい。また、A/D変換器1の少なくとも一部の機能を実現するプログラムを、インターネット等の通信回線無線通信も含むを介して頒布してもよい。さらに、同プログラムを暗号化したり、変調をかけたり、圧縮した状態で、インターネット等の有線回線や無線回線を介して、あるいは記録媒体に収納して頒布してもよい。本発明の態様は、上述した個々の実施形態に限定されるものではなく、当業者が想到しうる種々の変形も含むものであり、本発明の効果も上述した内容に限定されない。すなわち、特許請求の範囲に規定された内容およびその均等物から導き出される本発明の概念的な思想と趣旨を逸脱しない範囲で種々の追加、変更および部分的削除が可能である。"