電圧-電流変換素子としてのゲート接地型の第1のMOSトランジスタとソース接地型の第2のMOSトランジスタとを備え、前記第1のMOSトランジスタのドレイン信号と当該ドレイン信号とは逆位相となる前記第2のMOSトランジスタのドレイン信号とを一の入力信号の差動信号として出力するシングルエンド-差動変換器を備える半導体装置であって、前記入力信号を第1のボンディング部材を介して前記第1のMOSトランジスタのソースに入力するとともに前記入力信号を前記第1のボンディング部材とは別の第2のボンディング部材を介して前記第2のMOSトランジスタのゲートに入力することを特徴とする半導体装置。前記シングルエンド-差動変換器と、前記第1のMOSトランジスタのソースに電気的に接続される第1の接続部と、前記第2のMOSトランジスタのゲートに電気的に接続される第2の接続部と、が形成された半導体チップと、当該半導体チップを内包する半導体パッケージと、を有し、当該半導体パッケージは前記入力信号が入力される入力部を備え、前記第1のボンディング部材は前記第1の接続部および前記前記入力部間に接続され、前記第2のボンディング部材は前記第2の接続部および前記入力部間に接続されることを特徴とする請求項1記載の半導体装置。前記シングルエンド-差動変換器と、前記第1のMOSトランジスタのソースに電気的に接続される第1の接続部と、前記第2のMOSトランジスタのゲートに電気的に接続される第2の接続部と、が形成された半導体チップと、当該半導体チップを内包する半導体パッケージと、を有し、当該半導体パッケージは前記入力信号が個別に入力される第1の入力部および第2の入力部と、を備え、前記第1のボンディング部材は前記第1の接続部および前記第1の入力部間に接続され、前記第2のボンディング部材は前記第2の接続部および前記第2の入力部間に接続されることを特徴とする請求項1記載の半導体装置。第1のボンディング部材および前記第2のボンディング部材はボンディングワイヤであることを特徴とする請求項1から請求項3のいずれか1項に記載の半導体装置。ここで、前記ゲート接地のMOSトランジスタM1とソース接地のMOSトランジスタM2の電流信号Ids_M1、Ids_M2はそれぞれ次式1、2で表すことができる。Ids_M1=-gm×Vinm......1Ids_M2=gm×Vinm......2Ids_M1:ゲート接地のMOSトランジスタM1のドレイン電流Ids_M2:ソース接地のMOSトランジスタM2のドレイン電流gm:トランジスタのトランスコンダクタンスVinm:MOSトランジスタへの入力電圧ところで、図7の回路図において示されるボンディングワイヤWire101、Wire102は、通常インダクタンスを有しており、高周波動作の際に寄生インダクタンスとして回路特性に影響を与える。ボンディングワイヤWire101、Wire102のインダクタンスをL、パッケージ3の外部電極PIN101への入力信号を入力電圧Vinとすると、シングルエンド差動変換器1の入力端子Tin101の入力端子電圧Vin1は、次式3で表すことができる。Vin1={1/1j×ω×gm×L}×Vin......3ソース接地のMOSトランジスタM2に入力されるゲート電圧すなわちVin1と、ドレイン電流Ids_M2のトランスコンダクタンス特性gmとの関係は、次式4で表すことができる。IdsM2/Vin1={gm/1j×ω×gm×L}......4入力端子電圧Vin1に対するゲート接地のMOSトランジスタM1のトランスコンダクタンス特性を前記1式、3式より計算すると、次式5で表すことができる。同様に、入力端子電圧Vin1に対するソース接地のMOSトランジスタM2のトランスコンダクタンス特性を前記2式、3式、4式より計算すると、次式6で表すことができる。Ids_M1/Vin={-gm/1j×ω×gm×L}......5Ids_M2/Vin={gm/1j×ω×gm×L2}......6この5式および6式で表されるトランスコンダクタンス特性を図8および図9に示す。図8は、トランスコンダクタンス振幅特性を示した特性図であって、横軸は周波数Hzであり、後述のpoleの周波数fpで規格化している。縦軸は、振幅dBである。MOSトランジスタM1のトランスコンダクタンス振幅特性Ids_M1/VinとMOSトランジスタM2のトランスコンダクタンス振幅特性Ids_M2/Vinとは、比較的低周波数領域では一致するが、高周波数領域において両者に差が生じることがわかる。また、図9は、トランスコンダクタンス位相特性を示した特性図であって、横軸は周波数Hzであり、後述のpoleの周波数fpで規格化している。縦軸は、位相degである。MOSトランジスタM1のトランスコンダクタンス位相特性Ids_M1/VinとMOSトランジスタM2のトランスコンダクタンス位相特性Ids_M2/Vinとは、比較的低周波数領域ではほぼ180度の位相差を有するが、高周波数領域において位相差が小さくなっていることがわかる。前記5式および6式から、ボンディングワイヤのインダクタンスLの影響で、次式7で表される周波数にpoleを有することがわかる。poleの個数は、5式が1個、6式が2個である。fp=1/2×π×gm×L......7fp:pole周波数ここで、図10は、前記5式および6式で表されるトランスコンダクタンス特性の振幅特性差、すなわち出力差動電流の差動間振幅差を表したものである。横軸は周波数Hzであって、poleの周波数fpで規格化している。縦軸は振幅差dBである。また、図11は、前記5式および6式で表されるトランスコンダクタンス特性の位相誤差、すなわち出力差動電流の差動間位相差を表したものであって、位相差180度を理想とした場合の誤差を示している。横軸は周波数Hzであって、poleの周波数fpで規格化している。縦軸は位相誤差degである。図10に示すように振幅差は、ある周波数fp/10程度を超えた時点から増加している。また、図11に示すように位相誤差degは、ある周波数fp/10程度を超えた時点から増加している。その結果、シングルエンド-差動変換器1の差動出力電流特性は高周波数領域において理想から剥離する。つまり、図7に示す構成により、パッケージ3の外部電極からシングルエンド-差動変換器1の各端子までを接続する場合、ボンディングワイヤWire101によるインダクタンスの影響で、理想的な出力差動電流特性を得ることのできる周波数の上限が制限されることになる。本発明は、上記した点を鑑みてなされたものであり、理想的な出力差動電流特性が得られる周波数の上限を向上させることの可能なシングルエンド-差動変換器を備えた半導体装置を提供することを目的としている。本発明の請求項1にかかる半導体装置は、電圧-電流変換素子としてのゲート接地型の第1のMOSトランジスタとソース接地型の第2のMOSトランジスタとを備え、前記第1のMOSトランジスタのドレイン信号と当該ドレイン信号とは逆位相となる前記第2のMOSトランジスタのドレイン信号とを一の入力信号の差動信号として出力するシングルエンド-差動変換器を備える半導体装置であって、前記入力信号を第1のボンディング部材を介して前記第1のMOSトランジスタのソースに入力するとともに前記入力信号を前記第1のボンディング部材とは別の第2のボンディング部材を介して前記第2のMOSトランジスタのゲートに入力することを特徴としている。請求項2にかかる半導体装置は、前記シングルエンド-差動変換器と、前記第1のMOSトランジスタのソースに電気的に接続される第1の接続部と、前記第2のMOSトランジスタのゲートに電気的に接続される第2の接続部と、が形成された半導体チップと、当該半導体チップを内包する半導体パッケージと、を有し、当該半導体パッケージは前記入力信号が入力される入力部を備え、前記第1のボンディング部材は前記第1の接続部および前記前記入力部間に接続され、前記第2のボンディング部材は前記第2の接続部および前記入力部間に接続されることを特徴としている。請求項3にかかる半導体装置は、前記シングルエンド-差動変換器と、前記第1のMOSトランジスタのソースに電気的に接続される第1の接続部と、前記第2のMOSトランジスタのゲートに電気的に接続される第2の接続部と、が形成された半導体チップと、当該半導体チップを内包する半導体パッケージと、を有し、当該半導体パッケージは前記入力信号が個別に入力される第1の入力部および第2の入力部と、を備え、前記第1のボンディング部材は前記第1の接続部および前記第1の入力部間に接続され、前記第2のボンディング部材は前記第2の接続部および前記第2の入力部間に接続されることを特徴としている。請求項4にかかる半導体装置は、第1のボンディング部材および前記第2のボンディング部材はボンディングワイヤであることを特徴としている。本発明によれば、増幅対象の入力信号を第1のボンディング部材を介して前記第1のMOSトランジスタのソースに入力するとともに前記入力信号を前記第1のボンディング部材とは別の第2のボンディング部材を介して前記第2のMOSトランジスタのゲートに入力する構成としたため、第1のMOSトランジスタおよび第2のMOSトランジスタのトランスコンダクタンス特性におけるpoleの数を同一にすることができる。その結果、第1のMOSトランジスタおよび第2のMOSトランジスタにおけるトランスコンダクタンス特性を比較的高い周波数領域に至るまで近似させることができ、すなわち、より高い周波数まで良好に動作する周波数特性に秀でたシングルエンド-差動変換器を備えた半導体装置を実現することができる。以下、図面を参照して本発明の実施の形態を説明する。第1の実施の形態まず、第1の実施の形態を説明する。回路構成図1は、第1の実施の形態におけるシングルエンド-差動変換器1がパッケージ化されてなる半導体装置100の構成の一部を示す図である。この第1の実施の形態における半導体装置100は、シングルエンド-差動変換器1がチップ2上に作り込まれており、さらにチップ2はパッケージ3で保護されている。シングルエンド-差動変換器1は、前記従来のシングルエンド-差動変換器1と同一の機能構成を有するが、この第1の実施の形態におけるシングルエンド-差動変換器1は入力端子として2つの入力端子Tin1、Tin2を備えている。なお、前記従来のシングルエンド-差動変換器1と同一構成部には同一符号を付与し、その詳細な説明は省略する。シングルエンド-差動変換器1は、図1に示すように、同一の入力信号が入力される入力端子Tin1およびTin2を備えている。また、シングルエンド-差動変換器1は、図1に示すように、前記図7に示す従来のシングルエンド-差動変換器1と同様に、電圧-電流変換素子としてのゲート接地のMOSトランジスタM1とソース接地のMOSトランジスタM2とを備える。そして、MOSトランジスタM1のゲートがバイアス端子Tb1と接続され、ソースは入力端子Tin1と接続される。また、MOSトランジスタM2のゲートが抵抗R1を介してバイアス端子Tb2に接続されるとともに、コンデンサC1を介して入力端子Tin2に接続される。MOSトランジスタM2のソースは電源端子Tgndに接続される。前記バイアス端子Tb1およびTb2にはMOSトランジスタM1およびM2がそれぞれ電圧-電流変換素子として動作するために必要なバイアス電圧が供給される。そして、ゲート接地のMOSトランジスタM1のドレイン側が出力端子Tout1に接続されソース接地のMOSトランジスタM2のドレイン側が出力端子Tout2に接続され、これらが出力端子Tout1およびTout2が差動電流出力端子となる。前記シングルエンド-差動変換器1の入力端子Tin1は、内部配線などによりチップ2の入力端子PAD1に接続され、さらに入力端子PAD1はボンティングワイヤWire1を介してパッケージ3の外部電極PIN1に接続される。また、シングルエンド-差動変換器1の入力端子Tin2は、内部配線などによりチップ2の入力端子PAD2に接続され、さらに入力端子PAD2はボンディングワイヤWire2を介してパッケージ3の外部電極PIN1に接続される。また、シングルエンド-差動変換器1の電源端子Tgndは、内部配線などによりチップ2の電源端子PAD3に接続され、さらに電源端子PAD3はボンディングワイヤWire3を介して外部電極PIN2に接続される。この外部電極PIN2は通常グランドに接続される。これによって、シングルエンド-差動変換器1への入力信号は、パッケージ3の外部電極PIN1、ボンディングワイヤWire1、チップ2の入力端子PAD1、シングルエンド-差動変換器1の入力端子Tin1を経てMOSトランジスタM1のソースに伝達される。同様に、パッケージ3の外部電極PIN1、ボンディングワイヤWire2、チップ2の入力端子PAD2、シングルエンド-差動変換器1の入力端子Tin2を経てMOSトランジスタM2のゲートに伝達される。これにより、シングルエンド-差動変換器1のパッケージ3の外部電極PIN1に入力された入力信号は、ボンディングワイヤWire1、Wire2で2系統にわかれ、それぞれチップ2の入力端子PAD1、PAD2を介してゲート接地のMOSトランジスタM1とソース接地のMOSトランジスタM2とに伝達され、これらにより、それぞれ同一振幅で位相差が180度の電流信号Ids_M1、Ids_M2に変換される。この動作により、シングルエンド電圧信号である入力信号が差動電流信号に変換される。動作次に、第1の実施の形態におけるシングルエンド-差動変換器1の動作を説明する。図1に示すように、シングルエンド-差動変換器1のパッケージ3の外部電極PIN1に入力された入力電圧Vinは、外部電極PIN1から、Wire1、チップ2の入力端子PAD1を介してシングルエンド-差動変換器1の入力端子Tin1に入力される。これとともに、入力電圧Vinは外部電極PIN1から、Wire2、チップ2の入力端子PAD2を介してシングルエンド-差動変換器1の入力端子Tin2に入力される。また、シングルエンド-差動変換器1の電源端子Tgndは、チップ2の電源端子PAD3、ボンディングワイヤWire3、パッケージ3の外部電極PIN3を介してグランドに接続される。ここで、ボンディングワイヤWire1、Wire2のインダクタンスをLとすると、シングルエンド-差動変換器1の入力端子Tin1の入力端子電圧Vin1は、次式8で表すことができる。Vin1={1/1j×ω×gm×L}×Vin......8また、シングルエンド-差動変換器1の入力端子Tin2の入力端子電圧Vin2は、次式9で表すことができる。Vin2=Vin......9つまり、チップ2に、パッケージ3の外部電極PIN1と接続される入力端子PAD1およびPAD2を設け、ボンディングワイヤWire1とWire2との2系統によりパッケージ3とチップ2とを接続している。PAD2にはゲート接地のMOSトランジスタM1が接続されないためインピーダンスが十分高くなる。そのため、入力端子電圧Vin2は前記9式で表すことができる。さらに、ソース接地のMOSトランジスタM2のゲート電圧、つまり入力端子電圧Vin2と電流信号ドレイン電流Ids_M2の周波数特性は次式10で表すことができる。Ids_M2/Vin2=gm/1j×ω×gm×L......10また、入力電圧Vinに対するゲート接地のMOSトランジスタM1のトランスコンダクタンス特性を前記1式および8式から計算すると、11式で表すことができる。同様に、入力電圧Vinに対するソース接地のMOSトランジスタM2のトランスコンダクタンス特性を前記2式、9式、10式から計算すると12式で表すことができる。Ids_M1/Vin={-gm/1j×ω×gm×L}......11Ids_M2/Vin={gm/1j×ω×gm×L}......1211式、12式から、ボンディングワイヤのインダクタンスLの影響で、MOSトランジスタM1およびM2ともに、次式13で表される周波数にpoleを1個有することがわかる。fp=1/2×π×gm×L......13fp:pole周波数この11式および12式で表されるトランスコンダクタンス特性を図2および図3に示す。図2は、トランスコンダクタンス振幅特性を示したものであって、横軸は周波数Hzであり、後述のpoleの周波数fpで規格化している。縦軸は、振幅dBである。図3は、トランスコンダクタンス位相特性を示したものであって、横軸は周波数Hzであり、後述のpoleの周波数fpで規格化している。縦軸は、位相degである。図2から、ゲート接地のMOSトランジスタM1のトランスコンダクタンス振幅特性Ids_M1/Vinと、ソース接地のMOSトランジスタM2のトランスコンダクタンス振幅特性Ids_M2/Vinとは略同一であることがわかる。また、図3から、ゲート接地のMOSトランジスタM1のトランスコンダクタンス位相特性Ids_M1/Vinとソース接地のMOSトランジスタM2のトランスコンダクタンス位相特性Ids_M2/Vinとは全周波数領域において略180度の位相差を有することがわかる。図4は、11式および12式で表されるトランスコンダクタンス特性の振幅特性差、すなわち出力差動電流の差動間振幅を表したものである。横軸は周波数Hzであって、poleの周波数fpで規格化している。縦軸は振幅差dBである。また、図5は、11式および12式で表されるトランスコンダクタンス特性の位相誤差、すなわち出力差動電流の差動間位相誤差を表したものであって、位相差180度を理想としている。横軸は周波数Hzであって、poleの周波数fpで規格化している。縦軸は位相誤差degである。前述のように、前記11式および12式はともに、pole周波数および個数が等しいことから、全周波数帯において振幅特性は等しく図4、位相差も180度に保たれる図5ことがわかる。このようなシングルエンド差動変換器1によれば、全周波数帯において理想的な差動出力電流が実現される。つまり、従来に比較して理想的な出力差動電流特性が得られる周波数の上限を向上させることができる。なお、図1に示すシングルエンド-差動変換器1において、理想的な差動出力電流を得ることのできる周波数の上限は、ボンディングワイヤWire1とWire2のインダクタンスの等しさに依存する。第1の実施の形態においては、ボンディングワイヤWire1とWire2のインダクタンスをともにLとして、両者のインダクタンスが等しい場合について説明しているが、両者のインダクタンスが異なる場合であっても、poleの数は同一となりMOSトランジスタM1およびMOSトランジスタM2のトランスコンダクタンス特性はpole数が異なる場合に比較してより近似しているため、比較的高周波数まで差動間位相誤差および差動間振幅誤差を一致させることができる。そのため、図7に示す従来のように同一の入力端子Tin101にMOSトランジスタM1およびM2をともに接続する場合に比較して、理想的な差動電流を得ることのできる周波数の上限を改善することができる。第2の実施形態次に、本発明の第2の実施の形態を説明する。回路構成図6は、第2の実施の形態におけるシングルエンド-差動変換器1がパッケージ化されてなる半導体装置100の構成の一部を示す図である。この第2の実施の形態における半導体装置100は、上記第1の実施の形態における半導体装置100においてパッケージ3aが入力信号を入力する2つの外部電極PIN1aおよびPIN1bを備え、それぞれにボンディングワイヤWire1、Wire2を接続すること以外は同様であるので、同一部には同一符号を付与し、その詳細な説明は省略する。この第2の実施の形態における半導体装置100は、シングルエンド-差動変換器1がチップ2上に作り込まれており、さらにチップ2はパッケージ3aで保護されている。そして、パッケージ3aの外部電極PIN1aがボンディングワイヤWire1によってチップ2の入力端子PAD1に接続され、外部電極PIN1bがボンディングワイヤWire2によってチップ2の入力端子PAD2に接続される。これにより、半導体装置100に入力されるシングルエンド-差動変換器1への入力電圧Vinは、パッケージ3aの外部電極PIN1aとPIN1bとのそれぞれに入力され、外部電極PIN1aからボンディングワイヤWire1、チップ2の入力端子PAD1、シングルエンド-差動変換器1の入力端子Tin1を介してMOSトランジスタM1のソースに伝達されるとともに、外部電極PIN1bからボンディングワイヤWire2、チップ2の入力端子PAD2、シングルエンド-差動変換器1の入力端子Tin2を介してMOSトランジスタM2のゲートに伝達される。そして、MOSトランジスタM2のドレインは、シングルエンド-差動変換器1の電源端子Tgnd、チップ2の電源端子PAD3、ボンディングワイヤWire3、パッケージ3aの外部電極PIN2を介して接地される。このように、パッケージ3aの外部電極PIN1a、PIN1bと、チップ2の入力端子PAD1、PAD2とをボンディングワイヤWire1、Wire2により接続する構成とした場合も、上記第1の実施の形態と同等の作用効果を得ることができる。なお、上記各実施の形態においては、シングルエンド-差動変換器1として、図7に示す構成のシングルエンド-差動変換器に適用した場合について説明したが、これに限るものではなく、電圧-電流変換素子としてのゲート接地型のMOSトランジスタM1とソース接地型のMOSトランジスタM2とを備え、入力信号をMOSトランジスタM1のソースと第2のMOSトランジスタM2のゲートとに供給するようになっているシングルエンド-差動変換器であれば適用することができる。また、上記各実施の形態においては、パッケージ3とチップ2とをボンディングワイヤWire1、Wire2により接続する場合について説明したが、ボンディングワイヤに限るものではない。例えば、フリップチップボンディングFCB、或いはテープオートメーテッドボンディングTABで接続する場合であっても適用することができ、要は、パッケージ3とチップ2とをボンディング部材で接続する構成であれば適用することができる。ここで、上記実施の形態において、MOSトランジスタM1が第1のMOSトランジスタに対応し、MOSトランジスタM2が第2のMOSトランジスタに対応し、ボンディングワイヤWire1が第1のボンディング部材に対応し、ボンディングワイヤWire2が第2のボンディング部材に対応している。また、チップ2が半導体チップに対応し、半導体パッケージ3、3aが半導体パッケージに対応し、入力端子PAD1が第1の接続部に対応し、入力端子PAD2が第2の接続部に対応し、外部電極PIN1が入力部に対応している。また、第2の実施の形態において、外部電極PIN1aが第1の入力部に対応し、外部電極PIN1bが第2の入力部に対応している。