"発光素子と、前記発光素子に所定の電流を供給する定電流源としての第1のトランジスタを含む定電流駆動回路と、前記第1のトランジスタのゲートと所定の電位との間の電気的な接続を開閉する第2のトランジスタを含み、前記第1のトランジスタのゲートを前記第2のトランジスタを介して前記電位に接続することにより、前記第1のトランジスタをオフする切り換え回路とを含む画素回路。前記第2のトランジスタのゲートに、画素の輝度に対応した初期電圧から所定の傾きで増加または減少するランプ信号を入力する信号入力回路をさらに含む請求項1に記載の画素回路。前記信号入力回路は、前記第2のトランジスタの閾値電圧を基準にして前記初期電圧を設定する請求項2に記載の画素回路。前記信号入力回路は、前記第2のトランジスタのゲート電圧が閾値電圧に設定された状態のときに、前記画素の輝度に対応した電圧を前記第2のトランジスタのゲートに容量部を介して印加することにより前記初期電圧を設定する請求項3に記載の画素回路。前記定電流駆動回路は、前記第1のトランジスタの閾値電圧に所定のバイアス電圧を加算した第1の値に前記第1のトランジスタのゲート電圧を設定し、前記発光素子に電流を供給する請求項1に記載の画素回路。前記定電流駆動回路は、前記第1の値からさらに前記第1のトランジスタの移動度に応じた電圧を引いた第2の値に前記第1のトランジスタのゲート電圧を設定し、前記発光素子に電流を供給する請求項5に記載の画素回路。定電流源としての第1のトランジスタを含む定電流駆動回路から発光素子に所定の電流を供給し、前記発光素子を発光させ、前記第1のトランジスタのゲートと所定の電位との間の電気的な接続を開閉する第2のトランジスタを含み、前記第1のトランジスタのゲートを前記第2のトランジスタを介して前記電位に接続することにより、前記第1のトランジスタをオフするステップを含む画素回路の駆動方法。発光素子と、前記発光素子に所定の電流を供給する定電流源としての第1のトランジスタを含む定電流駆動回路と、前記第1のトランジスタのゲートと所定の電位との間の電気的な接続を開閉する第2のトランジスタを含み、前記第1のトランジスタのゲートを前記第2のトランジスタを介して前記電位に接続することにより、前記第1のトランジスタをオフする切り換え回路とを含む画素回路がマトリクス状に配置された画素アレイと、前記画素回路の駆動を制御する駆動制御部とを含む表示装置。発光素子と、前記発光素子に所定の電流を供給する定電流源としての第1のトランジスタを含む定電流駆動回路と、前記第1のトランジスタのゲートと所定の電位との間の電気的な接続を開閉する第2のトランジスタを含み、前記第1のトランジスタのゲートを前記第2のトランジスタを介して前記電位に接続することにより、前記第1のトランジスタをオフする切り換え回路とを含む画素回路がマトリクス状に配置された画素アレイと、前記画素回路の駆動を制御する駆動制御部とを含む電子機器。しかしながら、特許文献1に記載の定電流PWM駆動回路では、発光素子への電流の供給を停止する際に、電流が瞬時に切断されずに、ある程度の時間かけて漸減する。その結果、発光素子に供給される電流が一定にならない期間が存在し、画質の劣化の要因となっていた。そこで、本技術は、定電流PWM駆動により発光素子を駆動する表示装置の画質を向上させるようにするものである。本技術の第1の側面の画素回路は、発光素子と、前記発光素子に所定の電流を供給する定電流源としての第1のトランジスタを含む定電流駆動回路と、前記第1のトランジスタのゲートと所定の電位との間の電気的な接続を開閉する第2のトランジスタを含み、前記第1のトランジスタのゲートを前記第2のトランジスタを介して前記電位に接続することにより、前記第1のトランジスタをオフする切り換え回路とを含む。前記第2のトランジスタのゲートに、画素の輝度に対応した初期電圧から所定の傾きで増加または減少するランプ信号を入力する信号入力回路をさらに設けることができる。前記信号入力回路には、前記第2のトランジスタの閾値電圧を基準にして前記初期電圧を設定させることができる。前記信号入力回路には、前記第2のトランジスタのゲート電圧が閾値電圧に設定された状態のときに、前記画素の輝度に対応した電圧を前記第2のトランジスタのゲートに容量部を介して印加することにより前記初期電圧を設定させることができる。前記定電流駆動回路には、前記第1のトランジスタの閾値電圧に所定のバイアス電圧を加算した第1の値に前記第1のトランジスタのゲート電圧を設定し、前記発光素子に電流を供給させることができる。前記定電流駆動回路には、前記第1の値からさらに前記第1のトランジスタの移動度に応じた電圧を引いた第2の値に前記第1のトランジスタのゲート電圧を設定し、前記発光素子に電流を供給させることができる。本技術の第2の側面の画素回路の駆動方法は、定電流源としての第1のトランジスタを含む定電流駆動回路から発光素子に所定の電流を供給し、前記発光素子を発光させ、前記第1のトランジスタのゲートと所定の電位との間の電気的な接続を開閉する第2のトランジスタを含み、前記第1のトランジスタのゲートを前記第2のトランジスタを介して前記電位に接続することにより、前記第1のトランジスタをオフするステップを含む。本技術の第3の側面の表示装置は、発光素子と、前記発光素子に所定の電流を供給する定電流源としての第1のトランジスタを含む定電流駆動回路と、前記第1のトランジスタのゲートと所定の電位との間の電気的な接続を開閉する第2のトランジスタを含み、前記第1のトランジスタのゲートを前記第2のトランジスタを介して前記電位に接続することにより、前記第1のトランジスタをオフする切り換え回路とを含む画素回路がマトリクス状に配置された画素アレイと、前記画素回路の駆動を制御する駆動制御部とを含む。本技術の第4の側面の電子機器は、発光素子と、前記発光素子に所定の電流を供給する定電流源としての第1のトランジスタを含む定電流駆動回路と、前記第1のトランジスタのゲートと所定の電位との間の電気的な接続を開閉する第2のトランジスタを含み、前記第1のトランジスタのゲートを前記第2のトランジスタを介して前記電位に接続することにより、前記第1のトランジスタをオフする切り換え回路とを含む画素回路がマトリクス状に配置された画素アレイと、前記画素回路の駆動を制御する駆動制御部とを含む。本技術の第1乃至第4の側面においては、定電流源としての第1のトランジスタを含む定電流駆動回路から発光素子に所定の電流が供給され、前記発光素子が発光し、前記第1のトランジスタのゲートと所定の電位との間の電気的な接続を開閉する第2のトランジスタを介して、前記第1のトランジスタのゲートを前記電位に接続することにより、前記第1のトランジスタがオフされる。本技術の第1乃至第4の側面によれば、定電流PWM駆動により発光素子を駆動する表示装置の画質を向上させることができる。以下、本技術を実施するための形態以下、実施の形態というについて説明する。なお、説明は以下の順序で行う。1.従来の定電流PWM駆動回路2.表示装置の実施の形態3.画素回路の基本構成例4.画素回路の第1の実施の形態5.画素回路の第2の実施の形態スイッチングトランジスタの閾値電圧補正を行う例6.画素回路の第3の実施の形態駆動トランジスタの閾値電圧補正を行う例7.画素回路の第3の実施の形態の第1の変形例8.画素回路の第3の実施の形態の第2の変形例9.画素回路の第4の実施の形態駆動トランジスタとスイッチングトランジスタの閾値電圧の補正を行う例10.画素回路の第4の実施の形態の第1の変形例11.画素回路の第4の実施の形態の第2の変形例12.画素回路の第5の実施の形態駆動トランジスタの閾値電圧と移動度の補正を行う例13.画素回路の第6の実施の形態駆動トランジスタの閾値電圧と移動度およびスイッチングトランジスタの閾値電圧の補正を行う例14.本技術を適用した製品例電子機器15.変形例<1.従来の定電流PWM駆動回路>[回路構成]図1は、従来の定電流PWM駆動回路の構成例を示している。定電流PWM駆動回路1は、電流源用の駆動トランジスタDrv、スイッチング用のスイッチングトランジスタSW、信号書込み用の書込みトランジスタTws、および、容量部Csを含むように構成される。駆動トランジスタDrv、スイッチングトランジスタSWは、Pチャネル型のトランジスタにより構成され、書込みトランジスタTwsは、Nチャネル型のトランジスタにより構成される。駆動トランジスタDrvのドレインは電源VDDに接続され、固定の電圧VDDが印加される。駆動トランジスタDrvのゲートは、バイアス電源に接続され、バイアス電圧Vbが印加される。駆動トランジスタDrvのソースは、スイッチングトランジスタSWのドレインに接続されている。そして、駆動トランジスタDrvは、バイアス電圧Vbを所定の値に固定することにより、定電流源として動作する。スイッチングトランジスタSWのゲートはA点に接続され、ソースは発光素子11のアノードに接続されている。書込みトランジスタTwsのドレインには映像信号SIGが印加され、ゲートにはゲート信号WSが印加され、ソースはA点に接続されている。容量部Csの一端はA点に接続され、他の一端にはランプ信号Rampが印加される。発光素子11のアノードには、電圧Vcathが印加される。[駆動方法]次に、図2のタイミングチャートを参照して、定電流PWM駆動回路1の駆動方法について説明する。時刻t1において、映像信号SIGが、定電流PWM駆動回路1により駆動される画素の輝度に応じた信号電圧Vsigに設定される。時刻t2において、ゲート信号WSがHighレベルに設定され、書込みトランジスタTwsがオンする。これにより、A点の電位が信号電圧Vsigまで低下する。そして、スイッチングトランジスタSWのゲート-ソース間のゲート電圧Vgsの絶対値が閾値電圧Vthを超え、スイッチングトランジスタSWがオンする。これにより、発光素子11に電流Iledが流れ始め、発光素子11の発光が開始される。時刻t3において、ゲート信号WSがLowレベルに設定され、書込みトランジスタTwsがオフし、A点が高インピーダンスになった後、ランプ信号Rampの入力が開始される。ランプ信号Rampは、所定の傾きで電圧が傾斜状に増加する信号であり、ランプ信号Rampの電圧の上昇に伴い、容量部Csを介して、A点の電位が上昇する。時刻t4において、映像信号SIGが、リセットレベルに設定される。その後、ランプ信号Rampの電圧の上昇に伴いA点の電位が上昇し、時刻t6において、スイッチングトランジスタSWのゲート電圧Vgsの絶対値が閾値電圧Vthに達したとき、スイッチングトランジスタSWがオフする。これにより、発光素子11への電流Iledの供給が停止し、発光素子11の発光が停止する。しかしながら、発光停止時の定電流PWM駆動回路1の状態を厳密に見ると、A点の電位が上昇し、スイッチングトランジスタSWがカットオフする直前の時刻t5において、スイッチングトランジスタSWの動作領域が線形領域から飽和領域に遷移する。このため、時刻t5と時刻t6の間において、スイッチングトランジスタSWが、電流源として振るまう。従って、図2内の点線で囲まれる領域に示されるように、A点の電位スイッチングトランジスタSWのゲート電圧Vgsの上昇に伴い、電流Iledが時間をかけて漸減し、最終的に時刻t6において0になる。このように、定電流PWM駆動回路1では、電流Iledが瞬時に切断されずに一定にならない期間が存在し、理想的な定電流PWM駆動が実現されていない。そして、これが画質の劣化の要因となっていた。これに対して、本技術では、発光素子の電流を瞬時に切断し、理想的な定電流PWM駆動を実現する。<2.表示装置の実施の形態>図3は、本技術を適用した表示装置の一実施の形態を示すブロック図である。図3の表示装置101は、画素アレイ111、映像信号供給部112、走査制御部113、トランジスタ制御部114、および、電源制御部115を含むように構成される。画素アレイ111には、画素ユニット1211,1乃至121m,nが、m行×n列のマトリクス状に配列されている。画素ユニット121i,j1≦i≦m1≦j≦nは、R赤用の画素回路131ri,j、G緑用の画素回路131gi,j、および、B青用の画素回路131bi,jをそれぞれ含むように構成される。なお、以下、画素ユニット1211,1乃至121m,nを個々に区別する必要がない場合、単に画素ユニット121と称する。また、以下、画素回路131r1,1乃至131bmnを個々に区別する必要がない場合、単に画素回路131と称する。映像信号供給部112は、映像信号線を介して、各画素の輝度に応じた信号電圧Vsigの映像信号SIGを各画素回路131に供給する。走査制御部113は、走査線を介して、各画素回路131に所定の制御信号を供給し、画素アレイ111の各行の走査を制御する。トランジスタ制御部114は、制御線を介して、各画素回路131に所定の制御信号を供給し、各画素回路131に含まれるトランジスタの動作を制御する。電源制御部115は、電源線を介して、各画素回路131の動作に必要な電力や、動作の基準となる電圧を供給する。以上の映像信号供給部112、走査制御部113、トランジスタ制御部114、および、電源制御部115により、画素アレイ111の各画素回路131の駆動が制御される。なお、各画素回路131に対する映像信号線、走査線、制御線、電源線の数は、必ずしもそれぞれ1本ずつとは限らず、必要に応じて複数本設けられる。<3.画素回路の基本構成例>図4は、表示装置101の画素回路131の基本構成例を示している。画素回路131は、定電流駆動回路151、初期化回路152、信号入力回路153、切り換え回路154、および、発光素子155を含むように構成される。そして、定電流駆動回路151、初期化回路152、信号入力回路153、および、切り換え回路154により、発光素子155の定電流PWM駆動が行われる。定電流駆動回路151は、発光素子155に一定の電流Iledを流すための回路である。定電流駆動回路151には、電源制御部115に設けられている電源から、電圧が固定または可変の動作用の電力が供給される。また、定電流駆動回路151には、電源制御部115に設けられているバイアス電源から、電流Iledの値を規定するためのバイアス電圧Vbが印加される。なお、後述するように、定電流駆動回路151には、電流Iledを供給する定電流源として動作する駆動トランジスタの閾値電圧や移動度の補正を行うものと、行わないものがある。初期化回路152は、定電流駆動回路151の駆動トランジスタのゲート電圧を電圧Vresetに初期化するための回路である。なお、初期化回路152は、設けられる場合と設けられない場合がある。信号入力回路153は、映像信号供給部112から供給される映像信号SIG、および、走査制御部113から供給されるランプ信号Rampを切り換え回路154に入力するための回路である。切り換え回路154は、定電流駆動回路151の駆動トランジスタのゲート電圧を制御し、駆動トランジスタのオン/オフを切り替えるための回路である。なお、後述するように、切り換え回路154は、駆動トランジスタのオン/オフを切り換えるためのスイッチングトランジスタの閾値電圧の補正を行うものと、行わないものがある。発光素子155は、例えば、有機EL素子、発光ダイオード、無機EL素子等の自発光型の発光素子により構成される。<4.画素回路の第1の実施の形態>[回路構成]図5は、画素回路131の第1の実施の形態である画素回路131Aの構成例を示している。画素回路131Aは、定電流駆動回路151A、信号入力回路153A、切り換え回路154A、および、発光素子155を含むように構成される。定電流駆動回路151Aは、Nチャネル型の駆動トランジスタDrv、Nチャネル型の書込みトランジスタTws1、および、容量部Cs1により構成される。駆動トランジスタDrvのドレインは、電源制御部115に含まれる電源VDDに接続され、固定の電圧VDDが印加される。駆動トランジスタDrvのゲートは、A点に接続されている。駆動トランジスタDrvのソースは、発光素子155のアノードに接続されている。書込みトランジスタTws1のドレインは、電源制御部115に含まれるバイアス電源に接続され、固定のバイアス電圧Vbが印加される。書込みトランジスタTws1のゲートには、トランジスタ制御部114からゲート信号WS1が印加される。書込みトランジスタTws1のソースは、A点に接続されている。容量部Cs1の一端は、A点に接続されている。信号入力回路153Aは、Nチャネル型の書込みトランジスタTws2および容量部Cs2により構成される。書込みトランジスタTws2のドレインには、映像信号供給部112から映像信号SIGが印加される。書込みトランジスタTws2のゲートには、トランジスタ制御部114からゲート信号WS2が印加される。書込みトランジスタTws2のソースは、B点に接続されている。容量部Csの一端はB点に接続され、他の一端には、走査制御部113からランプ信号Rampが印加される。切り換え回路154Aは、Nチャネル型のスイッチングトランジスタSWにより構成される。スイッチングトランジスタSWのドレインはA点に接続され、ゲートはB点に接続されている。スイッチングトランジスタSWのソースは、電源制御部115に含まれる電源Vssに接続され、固定の電圧Vssが印加される。発光素子155のカソードには、電源制御部115から固定の電圧Vcathが印加される。以上により、画素回路131Aは、4つのトランジスタと1つの容量部を含むように構成される。なお、以下、駆動トランジスタDrvのゲート-ソース間のゲート電圧をVgsDrvとし、閾値電圧をVthDrvとする。また、以下、スイッチングトランジスタSWのゲートソース間のゲート電圧をVgsSWとし、閾値電圧をVthSWとする。さらに、以下、発光素子の閾値電圧をVthledとする。[駆動方法]次に、図6のタイミングチャートを参照して、画素回路131Aの駆動方法について説明する。なお、時刻ta1の直前の画素回路131Aの状態は、以下のとおりである。A点の電位は、電圧Vss以下に設定されている。なお、電圧Vssは、次式1を満たすように設定されている。Vss≦VthDrvVcath1従って、駆動トランジスタDrvはオフされており、発光素子155に電流Iledが流れないため、発光素子155は非発光状態となる。書込みトランジスタTws1,Tws2はオフされている。スイッチングトランジスタSWは、オンされていても、オフされていてもよい。時刻ta1において、ゲート信号WS2がHighレベルに設定され、書込みトランジスタTws2がオンする。このとき、映像信号SIGは画素の輝度に応じた信号電圧Vsigに設定されており、B点の電位が信号電圧Vsigに設定される。また、B点の電位の低下に伴い、スイッチングトランジスタSWが少なくともこの時点でオフする。時刻ta2において、ゲート信号WS2がLowレベルに設定され、書込みトランジスタTws2がオフする。時刻ta3において、ゲート信号WS1がHighレベルに設定され、書込みトランジスタTws1がオンする。これにより、A点の電位がバイアス電圧Vbに設定される。なお、バイアス電圧Vbは、駆動トランジスタDrvのゲート電圧VgsDrvが閾値電圧VthDrvを超え、駆動トランジスタDrvがオンするように、次式2を満たすように設定される。Vb>VthDrvVcath2これにより、駆動トランジスタDrvがオンし、駆動トランジスタDrvを定電流源として、バイアス電圧Vbにより規定される一定の電流Iledが発光素子155に流れ始め、発光素子155が発光を開始する。時刻ta4において、ゲート信号WS1がLowレベルに設定され、書込みトランジスタTws1がオフする。また、容量部Cs2へのランプ信号Rampの入力が開始される。ランプ信号Rampは、所定の傾きで電圧が傾斜状に増加する信号であり、ランプ信号Rampの電圧の上昇に伴い、容量部Csを介して、B点の電位が初期電圧信号電圧Vsigから傾斜状に上昇する。そして、時刻ta5において、B点の電位がVthSWVssを超え、スイッチングトランジスタSWのゲート電圧VgsSWが閾値電圧VthSWを超えたとき、スイッチングトランジスタSWがオンする。そして、スイッチングトランジスタSWがオンすると、A点と電圧Vssの電位線とが電気的に接続され、A点の電位が電圧Vssに設定され、駆動トランジスタDrvのゲート電圧VgsDrvがVss-Vcathになり、閾値電圧VthDrv以下になる。従って、駆動トランジスタDrvは、飽和領域でほとんど動作することなく、瞬時にカットオフする。これにより、発光素子155への電流Iledの供給が瞬時に停止され、発光素子155が発光状態から消灯状態に瞬時に移行する。従って、発光素子155が発光する時刻ta4から時刻ta5の間において、電流Iledがほぼ一定に保たれ、理想的な定電流PWM駆動を行うことができる。その結果、表示装置101の画質が向上する。なお、ランプ信号Rampの傾きが一定であるため、ランプ信号Rampの入力が開始されてから、B点の電位がVthSWVssに達するまでの期間は、ランプ信号Rampの入力開始時のB点の電位初期電圧により決定される。初期電圧は、信号電圧Vsigにより決まるため、発光素子155の発光期間は、信号電圧Vsigにより決定される。その後、時刻ta6において、ランプ信号Rampの入力が停止され、B点の電位が、ランプ信号入力前の時刻ta4とほぼ同じ電位に変化する。これにより、スイッチングトランジスタSWがオフする。<5.画素回路131の第2の実施の形態>[回路構成]図7は、画素回路131の第2の実施の形態である画素回路131Bの構成例を示している。スイッチングトランジスタSWの閾値電圧VthSWは、素子ごとにバラツキが生じる。この閾値電圧VthSWのバラツキにより、同じ信号電圧Vsigに対して、スイッチングトランジスタSWがオンするタイミングがばらつき、画素間で発光素子155の発光期間にバラツキが生じる。その結果、画素間で輝度特性がばらつき、画質の劣化の要因となる。これに対して、画素回路131Bは、スイッチングトランジスタSWの閾値電圧VthSWのバラツキを補正し、同じ信号電圧Vsigに対する画素間の発光期間のバラツキを解消するようにしたものである。画素回路131Bは、図5の画素回路131Aと比較して、定電流駆動回路151A、信号入力回路153A、および、切り換え回路154Aの代わりに、定電流駆動回路151B、信号入力回路153B、および、切り換え回路154Bが設けられている点が異なる。また、初期化回路152Bが追加されている点が異なる。そのうち、定電流駆動回路151Bは、画素回路131Aの定電流駆動回路151Aと同様の構成を有している。初期化回路152Bは、初期化トランジスタTaz1を含むように構成される。初期化トランジスタTaz1のドレインは、電源制御部115に含まれるリセット電源に接続され、電圧Vresetが印加される。初期化トランジスタTazのゲートには、トランジスタ制御部114からゲート信号AZ1が印加される。初期化トランジスタTazのソースは、A点に接続されている。信号入力回路153Bは、Nチャネル型の書込みトランジスタTws2、Nチャネル型の初期化トランジスタTaz2、および、容量部Cs2,Cs3により構成される。書込みトランジスタTws2のドレインには、映像信号供給部112から映像信号SIGが印加される。書込みトランジスタTws2のゲートには、トランジスタ制御部114からゲート信号WS2が印加される。書込みトランジスタTws2のソースは、X点に接続されている。初期化トランジスタTaz2のドレインは、電源制御部115に含まれるオフセット電源に接続され、電圧Vofsが印加される。初期化トランジスタTaz2のゲートには、トランジスタ制御部114からゲート信号AZ2が印加される。初期化トランジスタTaz2のソースは、X点に接続されている。容量部Cs2は、X点とB点の間に接続されている。容量部Cs3の一端はB点に接続され、他の一端には、走査制御部113からランプ信号Rampが印加される。切り換え回路154Bは、Nチャネル型のスイッチングトランジスタSW、および、Nチャネル型の初期化トランジスタTaz3により構成される。スイッチングトランジスタSWのドレインはA点に接続され、ゲートはB点に接続され、ソースは、電源制御部115に含まれる電源Vssに接続され、固定の電圧Vssが印加される。初期化トランジスタTaz3のドレインはA点に接続され、ソースはB点に接続されている。初期化トランジスタTaz3のゲートには、トランジスタ制御部114からゲート信号AZ2が印加される。以上により、画素回路131Bは、7つのトランジスタと3つの容量部を含むように構成される。[駆動方法]次に、図8のタイミングチャートを参照して、画素回路131Bの駆動方法について説明する。なお、時刻tb1の直前の画素回路131Bの状態は、以下のとおりである。駆動トランジスタDrvはオフされている。従って、発光素子155に電流Iledが流れないため、発光素子155は非発光状態となる。初期化トランジスタTaz1乃至Taz3、書込みトランジスタTws、および、スイッチングトランジスタSWはオフされている。時刻tb1において、ゲート信号AZ1がHighレベルに設定され、初期化トランジスタTaz1がオンする。これにより、A点の電位が、リセット電圧Vresetに設定される。なお、リセット電圧Vresetは、駆動トランジスタDrvがオンしないように、次式3を満たすように設定される。Vreset≦VthDrvVcath3また、ゲート信号AZ2がHighレベルに設定され、初期化トランジスタTaz2,Taz3がオンする。初期化トランジスタTaz2がオンすることにより、X点の電位がオフセット電圧Vofsに設定され、容量部Cs2を介して、B点の電位も上昇する。そして、スイッチングトランジスタSWがオンする。また、初期化トランジスタTaz3がオンすることにより、A点とB点の間が接続される。時刻tb2において、ゲート信号AZ1がLowレベルに設定され、初期化トランジスタTaz1がオフする。これにより、A点が浮遊状態となる。また、初期化トランジスタTaz3を介して、B点からスイッチングトランジスタSWのドレインA点に電流が流れ始める。また、スイッチングトランジスタSWがオンしていて、ドレイン電流が流れるため、A点とB点の電位が下がり始める。そして、A点とB点の電位がVthSWVssとなり、スイッチングトランジスタSWのゲート電圧VgsSWが閾値電圧VthSWになった時点で、スイッチングトランジスタSWがオフする。時刻tb3において、ゲート信号AZ2がLowレベルに設定され、初期化トランジスタTaz2,Taz3がオフする。なお、時刻tb2と時刻tb3の間の期間は、A点とB点の電位がVthSWVssに達するのに十分な時間が確保される。時刻tb4において、ゲート信号WS2がHighレベルに設定され、書込みトランジスタTws2がオンする。このとき、映像信号SIGは画素の輝度に応じた信号電圧Vsigに設定されており、X点の電位がオフセット電圧Vofsから信号電圧Vsigに低下する。そして、スイッチングトランジスタSWのゲート電圧VgsSWが閾値電圧VthSWに設定された状態で、信号電圧Vsigが容量部Cs2を介してスイッチングトランジスタSWのゲートB点に印加される。従って、発光素子155の発光期間の開始時のB点の電位初期電圧は、スイッチングトランジスタSWの閾値電圧VthSWを基準にして、信号電圧Vsigに基づく電位に設定される。より正確には、初期電圧は、VthSWVssから、信号電圧Vsigに対応した電圧を引いた値に設定される。その後、時刻tb5以降において、図6の時刻ta2以降と同様の動作が行われる。そして、図6の時刻ta4に対応する時刻tb7において、発光素子155の発光が開始され、図6の時刻ta5に対応する時刻tb8において、B点の電位がVthSWVssに達した時点で、発光素子155の発光が終了する。従って、発光素子155の発光期間は、スイッチングトランジスタSWの閾値電圧VthSWに依存せずに、信号電圧Vsigのみにより決定される。これにより、スイッチングトランジスタSWの閾値電圧VthSWのバラツキにより、同じ信号電圧Vsigに対して画素間で発光素子155の発光期間にバラツキが生じるのが防止される。その結果、画素間の輝度特性のバラツキが抑制され、表示装置101の画質が向上する。<6.画素回路131の第3の実施の形態>[回路構成]図9は、画素回路131の第3の実施の形態である画素回路131Cの構成例を示している。発光素子155を流れる電流Iledは、駆動トランジスタDrvのドレイン電流Idsdrvとほぼ等しくなるが、ドレイン電流Idsdrvは、次式4乃至6により求められる。IdsDrv=kμDrvVgsDrv-VthDrv24k=1/2W/LCox5Cox=ゲート絶縁層の比誘電率×真空の誘電率/ゲート絶縁層の厚さ6なお、式4のμDrvは駆動トランジスタDrvの移動度を示している。また、式5のWは駆動トランジスタDrvのチャネル幅、Lは駆動トランジスタDrvのチャネル長を示している。一方、駆動トランジスタDrvの閾値電圧VthDrvは、素子ごとにバラツキが生じる。そして、式4に示されるように、駆動トランジスタDrvのドレイン電流Idsdrvは閾値電圧VthDrvに依存するため、閾値電圧VthDrvのバラツキにより、発光素子155を流れる電流Iledにバラツキが生じる。その結果、画素間の輝度特性がばらつき、画質の劣化の要因となる。これに対して、画素回路131Cは、駆動トランジスタDrvの閾値電圧VthDrvのバラツキを補正し、発光素子155を流れる電流Iledの画素間のバラツキを解消するようにしたものである。画素回路131Cは、図5の画素回路131Aと比較して、定電流駆動回路151A、信号入力回路153A、および、切り換え回路154Aの代わりに、定電流駆動回路151C、信号入力回路153C、および、切り換え回路154Cが設けられている点が異なる。また、容量部Csubが追加されている点が異なる。そのうち、信号入力回路153Cおよび切り換え回路154Cは、画素回路131Aの信号入力回路153Aおよび切り換え回路154Aと同様の構成を有している。定電流駆動回路151Cは、Nチャネル型の電源制御トランジスタTds、Nチャネル型の駆動トランジスタDrv、Nチャネル型の書込みトランジスタTws1、および、容量部Cs1を含むように構成される。電源制御トランジスタTdsのドレインは、電源制御部115に含まれる電源VDSに接続され、電圧VDDまたは電圧VSSが印加される。電源制御トランジスタTdsのゲートには、トランジスタ制御部114からゲート信号DSが印加される。電源制御トランジスタTdsのソースは、駆動トランジスタDrvのドレインに接続されている。駆動トランジスタDrvのゲートはA点に接続され、ソースはC点に接続されている。書込みトランジスタTws1のドレインは、電源制御部115に含まれるバイアス電源に接続され、バイアス電圧VbHighまたはVbLowが印加される。書込みトランジスタTws1のゲートには、トランジスタ制御部114からゲート信号WS1が印加される。書込みトランジスタTws1のソースは、A点に接続されている。容量部Cs1は、A点とC点の間に接続されている。発光素子155のアノードは、C点に接続されている。発光素子155のカソードには、電源制御部115から電圧Vcathが印加される。容量部Csubは、発光素子155のアノードとカソードの間に接続されている。以上により、画素回路131Cは、5つのトランジスタと3つの容量部を含むように構成される。[駆動方法]次に、図10のタイミングチャートを参照して、画素回路131Cの駆動方法について説明する。なお、時刻tc1の直前の画素回路131Cの状態は、以下のとおりとなる。駆動トランジスタDrv、電源制御トランジスタTdsはオンされており、電源VDSの電圧は電圧VSSに設定されている。従って、C点の電位は電圧VSSに設定されている。なお、発光素子155が発光しないように、電圧VSSは、次式7を満たすように設定される。VSS<VthledVcath7スイッチングトランジスタSW、電源制御トランジスタTds、および、書込みトランジスタTws1Tws2はオフされている。時刻tc1において、バイアス電圧がVbLowに設定されているときに、ゲート信号WS1がHighレベルに設定され、書込みトランジスタTws1がオンする。これにより、A点の電位がバイアス電圧VbLowに設定される。なお、バイアス電圧VbLowは、駆動トランジスタDrvがオフしないように、次式8を満たすように設定される。VbLow>VthDrvVSS8また、電源VDSの電圧が電圧VSSから電圧VDDに切り換わる。これにより、A点の電位がバイアス電圧VbLowに維持されたまま、C点の電位が上昇する。そして、C点の電位が、VbLow-VthDrvに達し、駆動トランジスタDrvのゲート電圧VgsDrvが閾値電圧VthDrvになった時点で、駆動トランジスタDrvがオフする。なお、このとき発光素子155が発光しないように、バイアス電圧VbLowは、次式9を満たすように設定される。VbLow-VthDrv<VthledVcath9さらに、ゲート信号WS2がHighレベルに設定され、書込みトランジスタTws2がオンする。このとき、映像信号SIGは画素の輝度に応じた信号電圧Vsigに設定されており、B点の電位が信号電圧Vsigに設定される。時刻tc2において、ゲート信号WS1WS2,DSがLowレベルに設定され、書込みトランジスタTws1Tws2、電源制御トランジスタTdsがオフする。なお、時刻tc1と時刻tc2の間の期間は、C点の電位がVbLow-VthDrvに達するのに十分な時間が確保される。時刻tc3において、バイアス電圧がVbHighに設定されているときに、ゲート信号WS1がHighレベルに設定され、書込みトランジスタTws1がオンする。これにより、A点の電位がバイアス電圧VbHighに設定される。その結果、駆動トランジスタDrvのゲート電圧VgsDrvが、次式10に示される値となる。VgsDrv=VbHigh-VbLow-VthDrv=VthDrvVbHigh-VbLow10すなわち、駆動トランジスタDrvのゲート電圧VgsDrvが、閾値電圧VthDrvに所定のバイアス電圧VbHigh-VbLowを加算した値に設定される。そして、駆動トランジスタDrvのゲート電圧VgsDrvが閾値電圧VthDrvを超え、駆動トランジスタDrvがオンする。時刻tc4において、ゲート信号WS1がLowレベルに設定され、書込みトランジスタTws1がオフする。これにより、駆動トランジスタDrvのゲートA点が浮遊状態となる。また、ゲート信号DSがHighレベルに設定され、電源制御トランジスタTdsがオンする。これにより、駆動トランジスタDrvがオン状態を維持したまま、駆動トランジスタDrvのドレインに電圧VDDが印加されるため、C点の電位が上昇し、VthledVcathを超える。また、駆動トランジスタDrvのゲートA点が浮遊状態なので、容量部Cs1を介して、所謂ブートストラップ回路と同様の現象によりA点の電位が上昇する。その結果、駆動トランジスタDrvのゲート電圧VgsDrvは、式10の値を保持する。そして、駆動トランジスタDrvを定電流源として、発光素子155に電流Iledが流れ出し、発光素子155が発光を開始する。なお、このときの駆動トランジスタDrvのドレイン電流IdsDrvの値は、上述した式4に式10のゲート電圧VgsDrvを代入することにより、次式11で表される。IdsDrv=kμDrvVbHigh-VbLow211このように、ゲート電圧VgsDrvを式10に示される値に設定することにより、式11に示されるように、ドレイン電流IdsDrvは、駆動トランジスタDrvの閾値電圧VthDrvに依存しなくなる。その結果、発光素子155を流れる電流Iledが、駆動トランジスタDrvの閾値電圧VthDrvによりばらつかなくなり、画素間の輝度特性のバラツキが抑制され、表示装置101の画質が向上する。また、このとき、容量部Cs2へのランプ信号Rampの入力が開始され、ランプ信号Rampの電圧の上昇に伴い、容量部Cs2を介して、B点の電位が傾斜状に上昇する。そして、時刻tc5において、図6の時刻ta5の場合と同様に、B点の電位がVthSWVssを超えたとき、スイッチングトランジスタSWがオンし、駆動トランジスタDrvが瞬時にオフする。これにより、発光素子155への電流Iledの供給が瞬時に停止され、発光素子155が発光状態から消灯状態に瞬時に移行する。<7.画素回路131の第3の実施の形態の第1の変形例>[回路構成]図11は、図9の画素回路131Cの第1の変形例である画素回路131Dの構成例を示している。画素回路131Dは、図9の画素回路131Cと比較して、定電流駆動回路151Cの代わりに、定電流駆動回路151Dが設けられている点が異なる。定電流駆動回路151Dは、図9の定電流駆動回路151Cに、Nチャネル型の初期化トランジスタTaz1を追加した構成を有している。初期化トランジスタTaz1のドレインは、電源制御部115に含まれる電源VSSに接続され、固定の電圧VSSが印加される。初期化トランジスタTaz1のゲートには、トランジスタ制御部114からゲート信号AZ1が印加される。初期化トランジスタTaz2のソースはC点に接続されている。以上により、画素回路131Dは、6つのトランジスタと3つの容量部を含むように構成される。[駆動方法]次に、図12のタイミングチャートを参照して、画素回路131Dの駆動方法について説明する。図12のタイミングチャートを図10のタイミングチャートと比較して異なっている点は、時刻td1乃至td3におけるC点の電位の設定動作のみである。すなわち、画素回路131Cでは、電源VDSの電圧およびゲート信号DSを制御することにより、C点の電位が設定されるのに対して、画素回路131Dでは、ゲート信号DSおよびゲート信号AZ1を制御することにより、C点の電位が設定される。具体的には、時刻td1において、ゲート信号AZ1がHighレベルに設定され、初期化トランジスタTaz1がオンする。これにより、C点の電位が電圧VSSに設定される。また、A点が浮遊状態なので、C点の電位が電圧VSSに設定されることにより、容量部Cs1を介して、A点の電位も変動する。その後、時刻td2において、ゲート信号AZ1がLowレベルに設定され、初期化トランジスタTaz1がオフする。また、時刻td3において、ゲート信号DSがHighレベルに設定され、電源制御トランジスタTdsがオンする。これにより、図10の時刻tc1の場合と同様に、A点の電位がバイアス電圧VbLowに維持されたまま、C点の電位が上昇する。そして、C点の電位がVbLow-VthDrvに達し、駆動トランジスタDrvのゲート電圧VgsDrvが閾値電圧VthDrvになった時点で、駆動トランジスタDrvがオフする。それ以外の動作は、画素回路131Cの動作と同様である。<8.画素回路131の第3の実施の形態の第2の変形例>[回路構成]図13は、画素回路131Cの第2の変形例である画素回路131Eの構成例を示している。画素回路131Eは、図11の画素回路131Dと比較して、定電流駆動回路151Dの代わりに、定電流駆動回路151Eが設けられている点が異なる。定電流駆動回路151Eは、図11の定電流駆動回路151Dに、Nチャネル型の初期化トランジスタTaz2を追加した構成を有している。初期化トランジスタTaz2のドレインは、電源制御部115に含まれるバイアス電源に接続され、固定のバイアス電圧VbLowが印加される。初期化トランジスタTaz2のゲートには、トランジスタ制御部114からゲート信号AZ2が印加される。初期化トランジスタTaz2のソースはA点に接続されている。また、書込みトランジスタTws1のドレインは、電源制御部115に含まれるバイアス電源に接続され、固定のバイアス電圧VbHighが印加される。以上により、画素回路131Eは、7つのトランジスタと3つの容量部を含むように構成される。[駆動方法]次に、図14のタイミングチャートを参照して、画素回路131Eの駆動方法について説明する。図14のタイミングチャートを図12のタイミングチャートと比較して異なっている点は、時刻te1乃至時刻te6におけるA点の電位の設定動作のみである。すなわち、画素回路131Dでは、バイアス電源の電圧およびゲート信号WS1を制御することにより、A点の電位が設定されるのに対して、画素回路131Eでは、ゲート信号WS1およびゲート信号AZ2を制御することにより、A点の電位が設定される。具体的には、時刻te1において、ゲート信号AZ2がHighレベルに設定され、初期化トランジスタTaz2がオンする。これにより、A点の電位が、バイアス電圧VbLowに設定される。その後、時刻te4において、ゲート信号AZ2がLowレベルに設定され、初期化トランジスタTaz2がオフする。また、時刻te5において、ゲート信号WS1がHighレベルに設定され、書込みトランジスタTws1がオンする。これにより、A点の電位がバイアス電圧VbHighに設定される。その後、時刻te6において、ゲート信号WS1がLowレベルに設定され、書込みトランジスタTws1がオフする。これにより、駆動トランジスタDrvのゲートA点が浮遊状態となる。それ以外の動作は、画素回路131Dの動作と同様である。<9.画素回路131の第4の実施の形態>[回路構成]図15は、画像回路131の第4の実施の形態である画素回路131Fの構成例を示している。画素回路131Fは、駆動トランジスタDrvの閾値電圧VthDrvのバラツキとスイッチングトランジスタSWの閾値電圧VthSWのバラツキの両方を補正できるようにしたものである。画素回路131Fは、図7の画素回路131Bと図9の画素回路131Cを組み合わせた構成を有している。具体的には、画素回路131Fは、定電流駆動回路151F、初期化回路152F、信号入力回路153F、切り換え回路154F、発光素子155、および、容量部Csubを含むように構成される。そのうち、定電流駆動回路151Fは、図9の画素回路131Cの定電流駆動回路151Cと同様の構成を有している。初期化回路152F、信号入力回路153F、および、切り換え回路154Fは、図7の画素回路131Bの初期化回路152B、信号入力回路153B、および、切り換え回路154Bと同様の構成を有している。以上により、画素回路131Fは、8つのトランジスタと4つの容量部を含むように構成される。[駆動方法]次に、図16のタイミングチャートを参照して、画素回路131Fの駆動方法について説明する。なお、図16のタイミングチャートは、基本的に図8のタイミングチャートと図10のタイミングチャートを組み合わせたものである。すなわち、時刻tf1からtf3までの期間において、初期化回路152F、信号入力回路153F、および、切り換え回路154Fにより、図8の時刻tb1からtb3までの期間における、図7の初期化回路152B、信号入力回路153B、および、切り換え回路154Bと同様の動作が行われる。すなわち、スイッチングトランジスタSWの閾値電圧VthSWのバラツキの補正が行われる。また、時刻tf4からtf5までの期間において、定電流駆動回路151Fにより、図10の時刻tc1からtc2までの期間における、図9の定電流駆動回路151Cと同様の動作が行われる。すなわち、駆動トランジスタDrvの閾値電圧VthDrvのバラツキの補正が行われる。そして、時刻tf6以降において、図10の時刻tc3以降と同様の動作が行われる。<10.画素回路131の第4の実施の形態の第1の変形例>[回路構成]図17は、画素回路131Fの第1の変形例である画素回路131Gの構成例を示している。画素回路131Gは、図15の画素回路131Fと比較して、定電流駆動回路151Fの代わりに、定電流駆動回路151Gが設けられている点が異なる。定電流駆動回路151Gは、図11の画素回路131Dの定電流駆動回路151Dと同様の構成を有している。ただし、定電流駆動回路151Gの各部の符号は、定電流駆動回路151Dから一部変更されている。具体的には、初期化トランジスタTaz2が初期化トランジスタTaz4に変更され、ゲート信号AZ2がゲート信号AZ3に変更されている。以上により、画素回路131Gは、9つのトランジスタと4つの容量部を含むように構成される。[駆動方法]次に、図18のタイミングチャートを参照して、画素回路131Gの駆動方法について説明する。図18のタイミングチャートを図16のタイミングチャートと比較して異なっている点は、時刻tg1乃至tg4におけるC点の電位の設定動作のみである。すなわち、画素回路131Fでは、電源VDSの電圧およびゲート信号DSを制御することにより、C点の電位が設定されるのに対して、画素回路131Gでは、ゲート信号DSおよびゲート信号AZ3を制御することにより、C点の電位が設定される。具体的には、時刻tg1において、ゲート信号AZ3がHighレベルに設定され、初期化トランジスタTaz4がオンする。これにより、C点の電位が電圧VSSに設定される。また、A点が浮遊状態なので、C点の電位が電圧VSSに設定されることにより、容量部Cs1を介して、A点の電位も変動する。その後、時刻tg2において、ゲート信号AZ3がLowレベルに設定され、初期化トランジスタTaz4がオフする。また、時刻tg4において、ゲート信号DSがHighレベルに設定され、電源制御トランジスタTdsがオンする。これにより、図10の時刻tc1の場合と同様に、A点の電位がバイアス電圧VbLowに維持されたまま、C点の電位が上昇する。そして、C点の電位が、VbLow-VthDrvに達し、駆動トランジスタDrvのゲート電圧VgsDrvが閾値電圧VthDrvになった時点で、駆動トランジスタDrvがオフする。それ以外の動作は、画素回路131Fの動作と同様である。<11.画素回路131の第4の実施の形態の第2の変形例>[回路構成]図19は、画素回路131Fの第2の変形例である画素回路131Hの構成例を示している。画素回路131Hは、図17の画素回路131Gと比較して、定電流駆動回路151Gの代わりに、定電流駆動回路151Hが設けられている点が異なる。定電流駆動回路151Hは、図13の画素回路131Eの定電流駆動回路151Eと同様の構成を有している。ただし、定電流駆動回路151Hの各部の符号は、定電流駆動回路151Eから一部変更されている。具体的には、初期化トランジスタTaz1,Taz2が初期化トランジスタTaz4,Taz5に変更され、ゲート信号AZ1,AZ2がゲート信号AZ3,AZ4に変更されている。以上により、画素回路131Fは、10のトランジスタと4つの容量部を含むように構成される。[駆動方法]次に、図20のタイミングチャートを参照して、画素回路131Hの駆動方法について説明する。図20のタイミングチャートを図18のタイミングチャートと比較して異なっている点は、時刻th1乃至時刻th7におけるA点の電位の設定動作のみである。すなわち、画素回路131Gでは、バイアス電源の電圧、ゲート信号WS1、および、ゲート信号AZ1を制御することにより、A点の電位が設定されるのに対して、画素回路131Hでは、ゲート信号WS1、ゲート信号AZ1、および、ゲート信号AZ4を制御することにより、A点の電位が設定される。具体的には、時刻th1において、ゲート信号AZ1がHighレベルに設定され、初期化トランジスタTaz1がオンする。これにより、A点の電位が、リセット電圧Vresetに設定される。その後、時刻th2において、ゲート信号AZ1がLowレベルに設定され、初期化トランジスタTaz1がオフする。また、時刻th3において、ゲート信号AZ4がHighレベルに設定され、初期化トランジスタTaz5がオンする。これにより、A点の電位が、バイアス電圧VbLowに設定される。その後、時刻th7において、ゲート信号AZ4がLowレベルに設定され、初期化トランジスタTaz5がオフする。さらに、時刻th8において、ゲート信号WS1がHighレベルに設定され、書込みトランジスタTws1がオンする。これにより、A点の電位がバイアス電圧VbHighに設定される。その後、時刻th9において、ゲート信号WS1がLowレベルに設定され、書込みトランジスタTws1がオフする。これにより、駆動トランジスタDrvのゲートA点が浮遊状態となる。それ以外の動作は、画素回路131Gの動作と同様である。<12.駆動回路の第5の実施の形態>[回路構成]図21は、画素回路131の第5の実施の形態である画素回路131Iの構成例を示している。上述した式4によれば、駆動トランジスタDrvのドレイン電流IdsDrvは、閾値電圧VthDrvだけでなく、移動度μDrvにも依存する。一方、駆動トランジスタDrvの移動度μDrvは、素子ごとにバラツキが生じる。この移動度μDrvのバラツキにより、発光素子155を流れる電流Iledにバラツキが生じる。その結果、画素間の輝度特性がばらつき、画質の劣化の要因となる。これに対して、画素回路131Iは、駆動トランジスタDrvの閾値電圧VthDrvのバラツキに加えて、移動度μDrvのバラツキも補正できるようにしたものである。画素回路131Iは、図9の画素回路131Cと比較して、定電流駆動回路151C、信号入力回路153C、および、切り換え回路154Cの代わりに、定電流駆動回路151I、信号入力回路153I、および、切り換え回路154Iが設けられている点が異なる。そのうち、信号入力回路153Iおよび切り換え回路154Iは、画素回路131Cの信号入力回路153Cおよび切り換え回路154Cと同様の構成を有している。定電流駆動回路151Iは、Nチャネル型の駆動トランジスタDrv、Nチャネル型の書込みトランジスタTws1、および、容量部Cs1を含むように構成される。駆動トランジスタDrvのドレインは、電源制御部115に含まれる電源VDSに接続され、電圧VDDまたは電圧VSSが印加される。駆動トランジスタDrvのゲートはA点に接続され、ソースはC点に接続されている。書込みトランジスタTws1のドレインは、電源制御部115に含まれるバイアス電源に接続され、バイアス電圧VbHighまたはVbLowが印加される。書込みトランジスタTws1のゲートには、トランジスタ制御部114からゲート信号WS1が印加される。書込みトランジスタTws1のソースは、A点に接続されている。容量部Cs1は、A点とC点の間に接続されている。以上により、画素回路131Iは、4つのトランジスタと3つの容量部を含むように構成される。[駆動方法]次に、図22のタイミングチャートを参照して、画素回路131Iの駆動方法について説明する。なお、時刻ti1の直前の画素回路131Iの状態は、以下のとおりである。駆動トランジスタDrvはオンされており、電源VDSの電圧は電圧VSSに設定されている。従って、C点の電位は電圧VSSに設定されている。なお、発光素子155が発光しないように、電圧VSSは、上述した式7を満たすように設定される。スイッチングトランジスタSW、および、書込みトランジスタTws1Tws2はオフされている。時刻ti1において、バイアス電圧がVbLowに設定されているときに、ゲート信号WS1がHighレベルに設定され、書込みトランジスタTws1がオンする。これにより、A点の電位が、バイアス電圧VbLowに設定される。なお、バイアス電圧VbLowは、駆動トランジスタDrvがオフしないように、上述した式8を満たすように設定される。また、電源VDSの電圧が電圧VSSから電圧VDDに切り換わる。これにより、A点の電位がバイアス電圧VbLowに維持されたまま、C点の電位が上昇する。そして、C点の電位が、VbLow-VthDrvに達し、駆動トランジスタDrvのゲート電圧VgsDrvが閾値電圧VthDrvになった時点で、駆動トランジスタDrvがオフする。なお、この時点で発光素子155が発光しないように、バイアス電圧VbLowは、上述した式9を満たすように設定される。さらに、ゲート信号WS2がHighレベルに設定され、書込みトランジスタTws2がオンする。このとき、映像信号SIGは画素の輝度に応じた信号電圧Vsigに設定されており、B点の電位が信号電圧Vsigに設定される。時刻ti2において、ゲート信号WS1WS2がLowに設定され、書込みトランジスタTws1Tws2がオフする。なお、時刻ti1と時刻ti2の間の時間は、C点の電位がVbLow-VthDrvに達するのに十分な時間が確保される。時刻ti3において、バイアス電圧がVbHighに設定されているときに、ゲート信号WS1がHighレベルに設定され、書込みトランジスタTws1がオンする。これにより、A点の電位がバイアス電圧VbHighに設定される。その結果、駆動トランジスタDrvのゲート電圧VgsDrvが、閾値電圧VthDrvを超え、駆動トランジスタDrvがオンする。そして、時刻ti3から所定の時間Δtが経過したときに、C点の電位がVbLow-VthDrvΔVまで上昇する。この電圧補正値ΔVは、駆動トランジスタDrvの移動度μDrvに依存する。すなわち、移動度μDrvが大きいほど、電圧補正値ΔVは大きくなり、移動度μDrvが小さいほど、電圧補正値ΔVは小さくなる。そして、駆動トランジスタDrvのゲート電圧VgsDrvは、次式12となる。VgsDrv=VbHigh-VbLow-VthDrvΔV=VthDrvVbHigh-VbLow-ΔV12すなわち、ゲート電圧VgsDrvは、閾値電圧VthDrvに所定のバイアス電圧VbHigh-VbLowを加算した値から、さらに電圧補正値ΔVを引いた値に設定される。なお、このとき、次式13を満たすように時間Δtを設定することにより、発光素子155は、非発光状態を維持する。VbLow-VthDrvΔV<VthledVcath13そして、時刻ti3から所定の時間Δtが経過した時刻ti4において、ゲート信号WS1がLowレベルに設定される。これにより、書込みトランジスタTws1がオフし、駆動トランジスタDrvのゲートA点が浮遊状態となる。一方、駆動トランジスタDrvはオン状態を維持し、駆動トランジスタDrvのドレインに電圧VDDが印加されているため、C点の電位が上昇し、VthledVcathを超える。また、駆動トランジスタDrvのゲートA点が浮遊状態なので、容量部Cs1を介して、所謂ブートストラップ回路と同様の現象によりA点の電位が上昇する。その結果、駆動トランジスタDrvのゲート電圧VgsDrvは、式12の値を保持する。なお、このときの駆動トランジスタDrvのドレイン電流IdsDrvの値は、上述した式4に式12のゲート電圧VgsDrvを代入することにより、次式14で表される。IdsDrv=kμDrvVbHigh-VbLow-ΔV214このように、ゲート電圧VgsDrvを式12に示される値に設定することにより、式14に示されるように、ドレイン電流IdsDrvは、駆動トランジスタDrvの閾値電圧VthDrvに依存しなくなる。また、上述したように、移動度μDrvが大きくなるほど、電圧補正値ΔVが大きくなるので、その分ドレイン電流IdsDrvが小さくなる。逆に、移動度μDrvが小さくなるほど、電圧補正値ΔVが小さくなるので、その分ドレイン電流IdsDrvが大きくなる。従って、電圧補正値ΔVにより移動度μDrvのバラツキが相殺され、ドレイン電流IdsDrvは、移動度μDrvにほぼ依存しなくなる。その結果、発光素子155を流れる電流Iledが、駆動トランジスタDrvの閾値電圧VthDrvおよび移動度μDrvによりばらつかなくなり、画素間の輝度特性のバラツキが抑制され、表示装置101の画質が向上する。また、このとき、容量部Cs2へのランプ信号Rampの入力が開始され、ランプ信号Rampの電圧の上昇に伴い、容量部Cs2を介して、B点の電位が傾斜状に上昇する。そして、時刻ti5において、図6の時刻ta5の場合と同様に、B点の電位がVthSWVssを超えたとき、スイッチングトランジスタSWがオンし、駆動トランジスタDrvが瞬時にオフする。これにより、発光素子155への電流Iledの供給が瞬時に停止され、発光素子155が発光状態から消灯状態に瞬時に移行する。<13.駆動回路の第6の実施の形態>[回路構成]図23は、画素回路131の第6の実施の形態である画素回路131Jの構成例を示している。画素回路131Jは、駆動トランジスタDrvの閾値電圧VthDrvおよび移動度μDrvのバラツキ、並びに、スイッチングトランジスタSWの閾値電圧VthSWのバラツキを補正できるようにしたものである。画素回路131Jは、図7の画素回路131Bと図21の画素回路131Iを組み合わせた構成を有している。具体的には、画素回路131Jは、定電流駆動回路151J、初期化回路152J、信号入力回路153J、切り換え回路154J、発光素子155、および、容量部Csubを含むように構成される。そのうち、定電流駆動回路151Jは、図21の画素回路131Iの定電流駆動回路151Iと同様の構成を有している。初期化回路152J、信号入力回路153J、および、切り換え回路154Jは、図7の画素回路131Bの初期化回路152B、信号入力回路153B、および、切り換え回路154Bと同様の構成を有している。以上により、画素回路131Jは、7つのトランジスタと4つの容量部を含むように構成される。[駆動方法]次に、図24のタイミングチャートを参照して、画素回路131Jの駆動方法について説明する。なお、図24のタイミングチャートは、基本的に図8のタイミングチャートと図22のタイミングチャートを組み合わせたものである。すなわち、時刻tj1からtj3までの期間において、初期化回路152J、信号入力回路153J、および、切り換え回路154Jにより、図8の時刻tb1からtb3までの期間における、図7の初期化回路152B、信号入力回路153B、および、切り換え回路154Bと同様の動作が行われる。すなわち、スイッチングトランジスタSWの閾値電圧VthSWのバラツキの補正が行われる。また、時刻tj4からtj7までの期間において、定電流駆動回路151Jにより、図22の時刻ti1からti4までの期間における、図21の定電流駆動回路151Iと同様の動作が行われる。すなわち、駆動トランジスタDrvの閾値電圧VthDrvおよび移動度μDrvのバラツキの補正が行われる。そして、時刻tj8において、図6の時刻ta5の場合と同様に、B点の電位がVthSWVssを超えたとき、スイッチングトランジスタSWがオンし、駆動トランジスタDrvが瞬時にオフする。これにより、発光素子155への電流Iledの供給が瞬時に停止され、発光素子155が発光状態から消灯状態に瞬時に移行する。<14.本技術を適用した製品例電子機器>本技術を適用した表示装置101は、各種の電子機器に実装することが可能である。図25に、電子機器201の概念構成例を示す。電子機器201は、前述した表示装置101、システム制御部211、および、操作入力部212で構成される。システム制御部211で実行される処理内容は、電子機器201の商品形態により異なる。また、操作入力部212は、システム制御部211に対する操作入力を受け付けるデバイスである。操作入力部212には、例えばスイッチ、ボタンその他の機械式インターフェース、グラフィックインターフェース等が用いられる。なお、電子機器201は、機器内で生成される又は外部から入力される画像や映像を表示する機能を搭載していれば、特定の分野の機器には限定されない。図26に、電子機器201がテレビジョン受像機の場合の外観例を示す。テレビジョン受像機221の筐体正面には、フロントパネル231およびフィルターガラス232等で構成される表示画面233が配置される。表示画面233の部分が表示装置101に対応する。また、この種の電子機器201には、例えばデジタルカメラが想定される。図27に、デジタルカメラ241の外観例を示す。図27Aが正面側被写体側の外観例であり、図27Bが背面側撮影者側の外観例である。デジタルカメラ241は、保護カバー251、撮像レンズ部252、表示画面253、コントロールスイッチ254、および、シャッターボタン255などで構成される。このうち、表示画面253の部分が表示装置101に対応する。また、この種の電子機器201には、例えばビデオカメラが想定される。図28に、ビデオカメラ261の外観例を示す。ビデオカメラ261は、本体271、本体271の前方に設けられている被写体を撮像する撮像レンズ272、撮影のスタート/ストップスイッチ273、および、表示画面274などで構成される。このうち、表示画面274の部分が表示装置101に対応する。また、この種の電子機器201には、例えば携帯端末装置が想定される。図29に、携帯端末装置としての携帯電話機281の外観例を示す。図29に示す携帯電話機281は折りたたみ式であり、図29Aが筐体を開いた状態の外観例であり、図29Bが筐体を折りたたんだ状態の外観例である。携帯電話機281は、上側筐体291、下側筐体292、連結部この例ではヒンジ部293、表示画面294、補助表示画面295、ピクチャーライト296及び撮像レンズ297などで構成される。このうち、表示画面294及び補助表示画面295の部分が表示装置101に対応する。また、この種の電子機器201には、例えばコンピュータが想定される。図30に、ノート型コンピュータ301の外観例を示す。ノート型コンピュータ301は、下側筐体311、上側筐体312、キーボード313及び表示画面314で構成される。このうち、表示画面314の部分が表示装置101に対応する。これらの他、電子機器201には、オーディオ再生装置、ゲーム機、電子ブック、電子辞書等が想定される。<15.変形例>以下、本技術の実施の形態の変形例について説明する。画素回路131を構成するトランジスタの構造Pチャネル型とNチャネル型は、上述した例に限定されるものではなく、適宜置き換えることが可能である。また、トランジスタの構造を置き換えた場合、必要に応じて、電源バイアス電圧等や制御信号ゲート信号等の極性を変更したり、ランプ信号Rampを傾斜状に減少する波形にしたりするなどの変更が加えられる。また、以上の説明では、スイッチングトランジスタSWのソースと、発光素子155のカソードの電位を異なる値に設定する例を示したが、同じ電位に設定するようにしてもよい。さらに、本技術の実施の形態は、上述した実施の形態に限定されるものではなく、本技術の要旨を逸脱しない範囲において種々の変更が可能である。例えば、本技術は以下のような構成も取ることができる。1発光素子と、前記発光素子に所定の電流を供給する定電流源としての第1のトランジスタを含む定電流駆動回路と、前記第1のトランジスタのゲートと所定の電位との間の電気的な接続を開閉する第2のトランジスタを含み、前記第1のトランジスタのゲートを前記第2のトランジスタを介して前記電位に接続することにより、前記第1のトランジスタをオフする切り換え回路とを含む画素回路。2前記第2のトランジスタのゲートに、画素の輝度に対応した初期電圧から所定の傾きで増加または減少するランプ信号を入力する信号入力回路をさらに含む前記1に記載の画素回路。3前記信号入力回路は、前記第2のトランジスタの閾値電圧を基準にして前記初期電圧を設定する前記2に記載の画素回路。4前記信号入力回路は、前記第2のトランジスタのゲート電圧が閾値電圧に設定された状態のときに、前記画素の輝度に対応した電圧を前記第2のトランジスタのゲートに容量部を介して印加することにより前記初期電圧を設定する前記3に記載の画素回路。5前記定電流駆動回路は、前記第1のトランジスタの閾値電圧に所定のバイアス電圧を加算した第1の値に前記第1のトランジスタのゲート電圧を設定し、前記発光素子に電流を供給する前記1乃至4のいずれかに記載の画素回路。6前記定電流駆動回路は、前記第1の値からさらに前記第1のトランジスタの移動度に応じた電圧を引いた第2の値に前記第1のトランジスタのゲート電圧を設定し、前記発光素子に電流を供給する前記5に記載の画素回路。7定電流源としての第1のトランジスタを含む定電流駆動回路から発光素子に所定の電流を供給し、前記発光素子を発光させ、前記第1のトランジスタのゲートと所定の電位との間の電気的な接続を開閉する第2のトランジスタを含み、前記第1のトランジスタのゲートを前記第2のトランジスタを介して前記電位に接続することにより、前記第1のトランジスタをオフするステップを含む画素回路の駆動方法。8発光素子と、前記発光素子に所定の電流を供給する定電流源としての第1のトランジスタを含む定電流駆動回路と、前記第1のトランジスタのゲートと所定の電位との間の電気的な接続を開閉する第2のトランジスタを含み、前記第1のトランジスタのゲートを前記第2のトランジスタを介して前記電位に接続することにより、前記第1のトランジスタをオフする切り換え回路とを含む画素回路がマトリクス状に配置された画素アレイと、前記画素回路の駆動を制御する駆動制御部とを含む表示装置。9発光素子と、前記発光素子に所定の電流を供給する定電流源としての第1のトランジスタを含む定電流駆動回路と、前記第1のトランジスタのゲートと所定の電位との間の電気的な接続を開閉する第2のトランジスタを含み、前記第1のトランジスタのゲートを前記第2のトランジスタを介して前記電位に接続することにより、前記第1のトランジスタをオフする切り換え回路とを含む画素回路がマトリクス状に配置された画素アレイと、前記画素回路の駆動を制御する駆動制御部とを含む電子機器。"