ゲート電極を形成し、前記ゲート電極を覆うゲート絶縁層を形成し、前記ゲート絶縁層上に半導体層を形成し、前記半導体層上に不純物半導体層を形成し、前記不純物半導体層上にマスクを形成した後、前記マスクを用いて前記半導体層及び前記不純物半導体層をエッチングして、半導体積層体を形成し、前記マスクを除去した後、前記半導体積層体を希ガス雰囲気で発生させたプラズマに曝し、前記プラズマに曝された前記半導体積層体と接する導電層を形成し、前記導電層、前記半導体積層体における前記不純物半導体層および前記半導体層の一部をエッチングすることで、配線層、ソース領域及びドレイン領域を形成することを特徴とするトランジスタの作製方法。ゲート電極を形成し、前記ゲート電極を覆うゲート絶縁層を形成し、前記ゲート絶縁層上に半導体層を形成し、前記半導体層上に不純物半導体層を形成し、前記不純物半導体層上にマスクを形成した後、前記マスクを用いて前記半導体層及び前記不純物半導体層をエッチングして、半導体積層体を形成し、前記半導体積層体を酸素ガス雰囲気で発生させたプラズマに曝し、前記マスクを除去した後、前記半導体積層体を希ガス雰囲気で発生させたプラズマに曝し、前記プラズマに曝された前記半導体積層体と接する導電層を形成し、前記導電層、前記半導体積層体における前記不純物半導体層および前記半導体層の一部をエッチングすることで、配線層、ソース領域及びドレイン領域を形成することを特徴とするトランジスタの作製方法。請求項1または2において、前記希ガス雰囲気で発生させたプラズマによる処理は、リンまたはボロンが含まれるガスとの混合ガスで行うことを特徴とするトランジスタの作製方法。請求項1乃至3のいずれか一項において、前記半導体層のチャネル形成領域となる部分に重畳して、バックゲート電極が設けられていることを特徴とするトランジスタの作製方法。請求項1乃至4のいずれか一項において、前記半導体層は、前記ゲート絶縁層と接する微結晶半導体層および前記微結晶半導体層と接する非晶質半導体層を含むことを特徴とするトランジスタの作製方法。請求項1乃至5のいずれか一項において、平面形状において、前記ゲート電極の端部の外側に前記半導体積層体の端部が位置するように、前記半導体層及び前記不純物半導体層をエッチングすることを特徴とするトランジスタの作製方法。請求項1乃至5のいずれか一項において、平面形状において、前記ゲート電極の端部の内側に前記半導体積層体の端部が位置するように、前記半導体層及び前記不純物半導体層をエッチングすることを特徴とするトランジスタの作製方法。非晶質シリコン層を用いてチャネルが形成されるトランジスタは、電界効果移動度及びオン電流が低いといった問題がある。一方、微結晶シリコン層にチャネルが形成されるトランジスタは、非晶質シリコン層でチャネルが形成されるトランジスタと比較して、電界効果移動度は向上するもののオフ電流が増加してしまい、十分なスイッチング特性が得られないといった問題がある。このオフ電流の増加は、ソース配線及びドレイン配線と、チャネルを形成する微結晶シリコン層が接する部分微結晶シリコン層の側面と、で漏れる電流が原因である。これによって、オフ電流が急激に増加してしまう。この対策として、ボトムゲート逆スタガ構造の微結晶シリコントランジスタにおいて、シリコンアイランド形成後に側面部分をドライエッチング装置による酸素O2などのプラズマ処理によって側面酸化を行う事で、大部分のオフ電流Ioffを抑える事が出来る。しかし、基板面内のうち数点のトランジスタにおいて、突発的にオフ電流が跳ね上がる現象が起こる。これは、側面酸化処理時のドライエッチング装置内において、有機物や金属のゴミがシリコンアイランド側面に付着してしまい、その部分だけが酸化されない領域となってしまうため、トランジスタを作製した場合に、当該領域においてオフ電流が流れてしまうためである。そこで、本発明の一態様は、特性のバラツキが少なく、電気特性が良好なトランジスタを作製することを課題とする。本発明の一態様は、基板上にゲート電極を形成し、ゲート電極を覆うゲート絶縁膜を形成し、ゲート絶縁膜上に微結晶半導体を含む半導体層を形成し、半導体層上に不純物半導体層を形成し、不純物半導体層上にマスクを形成した後、マスクを用いて半導体層及び不純物半導体層をエッチングして、半導体積層体を形成し、マスクを除去した後半導体積層体を希ガスを含む雰囲気で発生させたプラズマに曝して半導体積層体の側面に障壁領域を形成し、半導体積層体の不純物半導体層上に配線を形成することを要旨とするトランジスタの作製方法である。本発明の一態様は、基板上にゲート電極を形成し、ゲート電極を覆うゲート絶縁膜を形成し、ゲート絶縁膜上に微結晶半導体を含む半導体層を形成し、半導体層上に不純物半導体層を形成し、不純物半導体層上にマスクを形成した後、マスクを用いて半導体層及び不純物半導体層をエッチングして、半導体積層体を形成し、当該半導体積層体を酸素ガス雰囲気又は窒素ガス雰囲気で発生させたプラズマに曝して半導体積層体の側面に障壁領域を形成し、マスクを除去した後半導体積層体を希ガスを含む雰囲気で発生させたプラズマに曝し、半導体積層体の不純物半導体層上に配線を形成することを要旨とするトランジスタの作製方法である。本発明の一態様は、基板上に第1のゲート電極及び第2のゲート電極を形成し、第1のゲート電極及び第2のゲート電極を覆うゲート絶縁膜を形成し、ゲート絶縁膜上に微結晶半導体を含む半導体層を形成し、半導体層上に不純物半導体層を形成し、不純物半導体層上にマスクを形成した後、マスクを用いて半導体層及び不純物半導体層をエッチングして、平面形状において第1のゲート電極の端部の外側に端部が位置する第1の半導体積層体と、平面形状において第2のゲート電極の端部の内側に端部が位置する第2の半導体積層体とを形成し、第1及び第2の半導体積層体を酸素ガス又は窒素ガス雰囲気で発生させたプラズマに曝して半導体積層体の側面に障壁領域を形成し、第1の半導体積層体及び第2の半導体積層体上に形成されるマスクを除去した後、第1の半導体積層体及び第2の半導体積層体を希ガスを含む雰囲気で発生させたプラズマに曝し、第1の半導体積層体の不純物半導体層及び障壁領域に接する第1の配線、及び第2の半導体積層体の不純物半導体層及び障壁領域に接する第2の配線を形成することを特徴とするトランジスタの作製方法である。なお、ドライエッチング装置又はプラズマCVD装置などの真空処理装置において、希ガス雰囲気、酸素ガス又は窒素ガス雰囲気で発生させたプラズマに半導体積層体を曝す。マスクを用いて半導体層及び不純物半導体層をエッチングして、半導体積層体を形成し、マスクを除去することで、半導体積層体の表面及び側面に付着した有機物や金属等のパーティクルを除去できる。この後、半導体積層体を希ガスを含む雰囲気で発生させたプラズマに曝すことで、均一性高く、半導体積層体の側面に障壁領域を形成することができる。半導体積層体の側面に形成した障壁領域は、半導体層の微結晶半導体領域よりもバンドギャップの広い非晶質領域であり、代表的には非晶質シリコン、非晶質シリコンゲルマニウム等がある。半導体層及び配線の間に微結晶半導体領域よりバンドギャップの広い非晶質領域を設けることで、非晶質領域が障壁となり、配線から半導体層へのホールの注入が低減できる。また、半導体層及び配線の間に設ける障壁領域は、少なくとも非晶質領域からなり、絶縁領域を含んでいてもよい。絶縁領域は、半導体酸化物または半導体窒化物であり、半導体酸化物としては、酸化シリコン、酸化窒化シリコン等があり、半導体窒化物としては、窒化シリコン、窒化酸化シリコン等がある。半導体層及び配線の間に絶縁領域を設けることで、絶縁領域が障壁となり、配線から半導体層へのホールの注入が低減できる。なお、第1のゲート電極を有するトランジスタは、表示装置の駆動回路に形成し、第2のゲート電極を有するトランジスタは表示装置の画素部に形成する。また、希ガスを含む雰囲気には、リンまたはボロンを含むガスを含んでもよい。リンまたはボロンを含むガスの代表例としては、ホスフィン、ジボラン等がある。また、希ガスを含む雰囲気で発生させるプラズマは、高圧力下で発生させてもよい。ここでの、高圧力下とは、100Pa以上10000Pa以下、より好ましくは1000Pa以上4000Pa以下である。また、微結晶半導体を含む半導体層は、微結晶半導体層でもよい。または微結晶半導体を含む半導体層は、ゲート絶縁層に接する微結晶半導体層と、該微結晶半導体層に接する非晶質半導体層であってもよい。なお、オン電流とは、トランジスタがオン状態のときに、ソース電極とドレイン電極の間に流れる電流をいう。例えば、n型のトランジスタの場合には、ゲート電圧がトランジスタの閾値電圧よりも高いときにソース電極とドレイン電極との間に流れる電流である。また、オフ電流とは、トランジスタがオフ状態のときに、ソース電極とドレイン電極の間に流れる電流をいう。例えば、n型のトランジスタの場合には、ゲート電圧がトランジスタの閾値電圧よりも低いときにソース電極とドレイン電極との間に流れる電流である。以上のことから、特性のバラツキが少なく、電気特性が良好なトランジスタを作製することができる。本発明の実施の形態について、図面を参照して以下に説明する。ただし、本発明は以下の説明に限定されるものではない。本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解されるからである。したがって、本発明は以下に示す実施の形態及び実施例の記載内容のみに限定して解釈されるものではない。なお、図面を用いて本発明の構成を説明するにあたり、同じものを指す符号は異なる図面間でも共通して用いる。実施の形態1本実施の形態では、本発明の一形態であるトランジスタの作製方法について説明する。なお、トランジスタは、p型よりもn型の方が、キャリアの移動度が高い。また、同一の基板上に形成するトランジスタを全て同じ極性に統一すると、工程数を抑えることができ、好ましい。そのため、本実施の形態では、n型のトランジスタの作製方法について説明する。図1Aに示すように、基板101上にゲート電極103を形成する。次に、ゲート電極103を覆うゲート絶縁層105、微結晶半導体層107を形成する。基板101としては、ガラス基板、セラミック基板の他、本作製工程の処理温度に耐えうる程度の耐熱性を有するプラスチック基板等を用いることができる。また、基板に透光性を要しない場合には、ステンレス合金等の金属の基板の表面に絶縁層を設けたものを用いてもよい。ガラス基板としては、例えば、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス若しくはアルミノケイ酸ガラス等の無アルカリガラス基板を用いるとよい。また、基板101として、第3世代550mm×650mm、第3.5世代600mm×720mm、または620mm×750mm、第4世代680mm×880mm、または730mm×920mm、第5世代1100mm×1300mm、第6世代1500mm×1850mm、第7世代1870mm×2200mm、第8世代2200mm×2400mm、第9世代2400mm×2800mm、または2450mm×3050mm、第10世代2950mm×3400mm等のガラス基板を用いることができる。ゲート電極103は、基板101上に、スパッタリング法または真空蒸着法を用いて導電層を形成し、該導電層上にフォトリソグラフィ法またはインクジェット法等によりマスクを形成し、該マスクを用いて導電層をエッチングして形成することができる。また、ゲート電極103は、銀、金または銅等の導電性ナノペーストをインクジェット法により基板上に吐出し、焼成することで形成することもできる。ここでは、基板101上に導電層を形成し、フォトマスクを用いて形成したレジストマスクを用いて導電層をエッチングしてゲート電極103を形成する。ゲート電極103は、モリブデン、チタン、クロム、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウム、ニッケル等の金属材料またはこれらを主成分とする合金材料を用いて、単層または積層して形成することができる。また、リン等の不純物元素をドーピングした多結晶シリコンに代表される半導体、AgPdCu合金などを用いてもよい。例えば、ゲート電極103の二層の積層構造としては、アルミニウム層上にモリブデン層が積層した二層構造、または銅層上にモリブデン層を積層した二層構造、または銅層上に窒化チタン層若しくは窒化タンタル層を積層した二層構造、窒化チタン層とモリブデン層とを積層した二層構造、銅-マグネシウム合金層と銅層とを積層した二層構造、銅-マンガン合金層と銅層とを積層した二層構造、などとすることが好ましい。三層の積層構造としては、タングステン層または窒化タングステン層と、アルミニウムとシリコンの合金層またはアルミニウムとチタンの合金層と、窒化チタン層またはチタン層とを積層して形成することが好ましい。ゲート電極103を、このような積層構造にすると、電気抵抗が低い層上にバリア層として機能する金属層が積層されるため、電気抵抗を低く、且つ金属層から半導体層への金属元素の拡散を防止することができる。なお、ゲート電極103の側面は、テーパー形状とすることが好ましい。後の工程で、ゲート電極103上には、絶縁層、半導体層及び配線層を形成するので、これらに段差箇所において切れを生じさせづらくさせるためである。ゲート電極103の側面をテーパー形状にするためには、レジストマスクを後退させつつエッチングを行えばよい。また、ゲート電極103を形成する工程によりゲート配線走査線及び容量配線も同時に形成することができる。なお、走査線とは画素を選択する配線をいい、容量配線とは画素の保持容量の一方の電極に接続された配線をいう。ただし、これに限定されず、ゲート配線及び容量配線の一方または双方と、ゲート電極103とは別に設けてもよい。ゲート絶縁層105は、CVD法またはスパッタリング法等を用いて、酸化シリコン層、窒化シリコン層、酸化窒化シリコン層または窒化酸化シリコン層を単層または積層して形成することができる。また、ゲート絶縁層105を酸化シリコン層または酸化窒化シリコン層により形成することで、トランジスタの閾値電圧の変動を低減することができる。ゲート絶縁層105のCVD法による形成工程において、グロー放電プラズマの生成は、3MHzから30MHz、代表的には13.56MHz、27.12MHzの高周波電力、または30MHzより大きく300MHz程度までのVHF帯の高周波電力、代表的には60MHzを印加することで行われる。また、1GHz以上のマイクロ波の高周波電力を印加することで行われる。VHF帯やマイクロ波の高周波電力を用いることで、成膜速度を高めることが可能である。なお、高周波電力がパルス状に印加されるパルス発振や、連続的に印加される連続発振とすることができる。また、HF帯の高周波電力と、VHF帯の高周波電力を重畳させることで、大面積基板においてもプラズマのムラを低減し、均一性を高めることができると共に、成膜速度を高めることができる。また、高周波数が1GHz以上であるマイクロ波プラズマCVD装置を用いてゲート絶縁層105を形成すると、ゲート電極と、ドレイン電極及びソース電極との間の絶縁耐圧を向上させることができるため、信頼性の高いトランジスタを得ることができる。また、ゲート絶縁層105として、有機シランガスを用いたCVD法により酸化シリコン層を形成することで、後に形成する半導体層の結晶性を高めることが可能であるため、トランジスタのオン電流及び電界効果移動度を高めることができる。有機シランガスとしては、珪酸エチルTEOS:化学式SiOC2H54、テトラメチルシランTMS:化学式SiCH34、テトラメチルシクロテトラシロキサンTMCTS、オクタメチルシクロテトラシロキサンOMCTS、ヘキサメチルジシラザンHMDS、トリエトキシシランSiHOC2H53、トリスジメチルアミノシランSiHNCH323等のシリコン含有化合物を用いることができる。微結晶半導体層107としては、微結晶半導体層、代表的には、微結晶シリコン層、微結晶シリコンゲルマニウム層等を用いて形成する。微結晶半導体層107の厚さは、3~100nmとすることが好ましく、より好ましくは5~50nmとする。これは、微結晶半導体層107の厚さが薄すぎると、トランジスタのオン電流が低減し、また、微結晶半導体層107の厚さが厚すぎると、トランジスタが高温で動作する際に、オフ電流が上昇してしまうためである。微結晶半導体層107の厚さを厚さ3~100nm、好ましくは5~50nmとすることで、トランジスタのオン電流及びオフ電流を制御することができる。微結晶半導体層107は、プラズマCVD装置の反応室内において、シリコンを含む堆積性気体と、水素とを混合し、グロー放電プラズマにより形成する。または、シリコンを含む堆積性気体と、水素と、ヘリウム、アルゴン、ネオン、クリプトン、キセノン等の希ガスとを混合し、グロー放電プラズマにより形成する。シリコンを含む堆積性気体の流量に対して、水素の流量を10~2000倍、好ましくは10~200倍にして堆積性気体を希釈して、微結晶シリコンを形成する。なお、シリコンを含む堆積性気体と共に、ゲルマニウムを含む堆積性気体を用いることで、微結晶半導体層として、微結晶シリコンゲルマニウムを形成することができる。このときの堆積温度は、室温~300°Cとすることが好ましく、より好ましくは200~280°Cとする。シリコンを含む堆積性気体の代表例としては、シラン、ジシラン等がある。また、ゲルマニウムを含む堆積性気体の代表例としては、ゲルマン、ジゲルマン等がある。なお、ゲート絶縁層105を窒化シリコン層で形成すると、微結晶半導体層107の堆積初期において非晶質半導体領域が形成されやすくなるため、微結晶半導体層107の結晶性が低くなり、トランジスタの電気特性が悪くなってしまう。このため、ゲート絶縁層105を窒化シリコン層で形成する場合は、微結晶半導体層107を、シリコンを含む堆積性気体の希釈率の高い条件、または低温条件で堆積することが好ましい。代表的には、シリコンを含む堆積気体の流量に対して、水素の流量を200~2000倍、好ましくは250~400倍とする高希釈率条件が好ましい。また、微結晶半導体層107の堆積温度を200~250°Cとする低温条件が好ましい。高希釈率条件または低温条件により、初期核発生密度が高まり、ゲート絶縁層105上に形成される非晶質半導体領域が低減し、微結晶半導体層107の結晶性が向上する。また、窒化シリコン層で形成したゲート絶縁層105の表面を酸化処理することで、微結晶半導体層107の密着性が向上する。酸化処理としては、酸化性ガスへの暴露、酸化性ガス雰囲気でのプラズマ処理等がある。微結晶半導体層107の原料ガスとして、シリコンを含む堆積性気体に、ヘリウム、アルゴン、ネオン、クリプトン、キセノン等の希ガスを混合することで、微結晶半導体層107の成膜速度が高まる。また、成膜速度が高まることで、微結晶半導体層107に混入される不純物量が低減するため、微結晶半導体層107の結晶性を高めることができる。このため、トランジスタのオン電流及び電界効果移動度が高まると共に、スループットを高めることができる。微結晶半導体層107を形成する際の、グロー放電プラズマの生成は、3MHzから30MHz、代表的には13.56MHz、27.12MHzのHF帯の高周波電力、または30MHzより大きく300MHz程度までのVHF帯の高周波電力、代表的には、60MHzを印加することで行われる。また、1GHz以上のマイクロ波の高周波電力を印加することで行われる。なお、高周波電力がパルス状に印加されるパルス発振や、連続的に印加される連続発振とすることができる。また、HF帯の高周波電力と、VHF帯の高周波電力を重畳させることで、大面積基板においてもプラズマのムラを低減し、均一性を高めることができると共に、成膜速度を高めることができる。次に、図1Bに示すように、微結晶半導体層107上に、不純物半導体層113を形成する。次に、不純物半導体層113上にレジストマスク115を形成する。不純物半導体層113は、プラズマCVD装置の反応室内において、シリコンを含む堆積性気体と、水素と、ホスフィン水素希釈またはシラン希釈した混合ガスでもよいとを混合し、グロー放電プラズマにより形成する。シリコンを含む堆積性気体を水素で希釈して、リンが添加された非晶質シリコン、またはリンが添加された微結晶シリコンを形成する。なお、p型のトランジスタを作製する場合は、不純物半導体層113として、ホスフィンの代わりに、ジボランを用いて、グロー放電プラズマにより形成すればよい。レジストマスク115はフォトリソグラフィ工程により形成することができる。次に、レジストマスク115を用いて、微結晶半導体層107及び不純物半導体層113をエッチングする。この工程により、微結晶半導体層107及び不純物半導体層113を素子毎に分離し、半導体積層体400を形成する。なお、半導体積層体400は、微結晶半導体層117及び不純物半導体層121の積層により形成される。次に、レジストマスク115を除去した後、微結晶半導体層117の側面および不純物半導体層121の上面および側面にプラズマ124を曝すプラズマ処理を行う図2Aを参照。。ここでは、ドライエッチング装置またはプラズマCVD装置等の真空処理装置において、ヘリウム、ネオン、アルゴン、クリプトン、キセノン等の希ガス雰囲気でプラズマを発生させて、半導体積層体400をプラズマ124に曝す。希ガス雰囲気でプラズマを発生させることで、希ガスラジカルが発生する。当該ラジカルはエネルギーを有するものの反応性が小さく、微結晶半導体層117および不純物半導体層121それぞれの層中における、原子間の結合を切断するため、半導体層は低密度化する。特に、微結晶半導体層117においては、低密度化されるとともに欠陥が生じ、非晶質化する。このため半導体積層体の側面に第1の障壁領域126a、半導体積層体上面に、第2の障壁領域126bが形成される図2B参照。。このようにレジストマスク115を用いて微結晶半導体層107及び不純物半導体層113をエッチングして、半導体積層体400を形成し、レジストマスク115を除去することで、半導体積層体400の上面及び側面に付着した有機物や金属等のパーティクルを除去できる。この後、半導体積層体400を希ガスを含む雰囲気で発生させたプラズマ124に曝すことで、均一性よく、半導体積層体の上面および側面に障壁領域を形成することができる。また、希ガス雰囲気には、リンまたはボロンを含むガスを含んでもよい。リンまたはボロンを含むガスの代表例としては、ホスフィン、ジボラン等がある。また、希ガス雰囲気で発生させるプラズマ124は、高圧力下で発生させてもよい。ここでの、高圧力下とは、100Pa以上10000Pa以下、より好ましくは1000Pa以上4000Pa以下である。ここで、配線及び半導体層のエネルギー準位について、図3を用いて説明する。ここでは、配線を金属と示し、半導体をSiと示す。図3Aは、ゲート電極に電圧を印加していないVg=0状態の、金属の真空準位、金属の仕事関数qφm、及びフェルミ準位EFmの関係と、半導体の真空準位、電子親和力qχ、及びバンドギャップEgの関係を示す。図3B及び図3Cは、ゲート電極に負の電圧が印加された状態Vg<0の金属及び半導体のエネルギー準位を示し、図3Bは半導体層が微結晶シリコンであり、図3Cは半導体層が非晶質シリコンである。なお、微結晶シリコンのバンドギャップをEg_1、伝導帯下端をEc_1、フェルミ準位をEF_1、価電子帯上端をEv_1、エネルギー障壁をqφbp_1、電子親和力をqχ_1と示し、非晶質シリコンのバンドギャップをEg_2、伝導帯下端をEc_2、フェルミ準位をEF_2、価電子帯上端をEv_2、エネルギー障壁をqφbp_2、電子親和力をqχ_2と示す。ゲート電極に負の電圧が印加されたVg<0状態の金属及び半導体の障壁の高さqφbpは、金属及び半導体の接合面における価電子帯Evとフェルミ準位EFmの差である。半導体が微結晶シリコンの場合の障壁の高さqφbp_1は数式1で示すことができる。qφbp_1=Eg_1-qφm-χ_1数1また、半導体が非晶質シリコンの場合の障壁の高さqφbp_2は数式2で示すことができる。qφbp_2=Eg_2-qφm-χ_2数2非晶質シリコンのバンドギャップEg_2は微結晶シリコンのバンドギャップEg_1より大きいため、金属に接する半導体を、障壁領域、代表的には非晶質シリコンとすることで、障壁の高さを高くすることが可能であり、半導体から金属へのホールの注入が低減し、オフ電流が低減する。次に、不純物半導体層121及び微結晶半導体層117上に導電層128を形成する図4A参照。。導電層128は、アルミニウム、銅、チタン、ネオジム、スカンジウム、モリブデン、クロム、タンタル若しくはタングステン等により単層で、または積層して形成することができる。または、ヒロック防止元素が添加されたアルミニウム合金Al-Nd合金等により形成してもよい。ドナーとなる不純物元素を添加した結晶性シリコンを用いてもよい。ドナーとなる不純物元素が添加された結晶性シリコンと接する側の層を、チタン、タンタル、モリブデン、タングステンまたはこれらの元素の窒化物により形成し、その上にアルミニウムまたはアルミニウム合金を形成した積層構造としてもよい。更には、アルミニウムまたはアルミニウム合金の上面及び下面を、チタン、タンタル、モリブデン、タングステンまたはこれらの元素の窒化物で挟んだ積層構造としてもよい。導電層128は、CVD法、スパッタリング法または真空蒸着法を用いて形成する。また、導電層128は、銀、金または銅等の導電性ナノペーストを用いてスクリーン印刷法またはインクジェット法等を用いて吐出し、焼成することで形成しても良い。次に、フォトリソグラフィ工程によりレジストマスクを形成し、当該レジストマスクを用いて導電層128、不純物半導体層121及び微結晶半導体層117の一部をエッチングして、ソース電極及びドレイン電極として機能する配線129a及び配線129b、ソース領域及びドレイン領域として機能する一対の不純物半導体層131a及び不純物半導体層131bを形成する。また、微結晶半導体層133を形成する図4B参照。。また、配線129a及び配線129bの一方は、ソース電極またはドレイン電極のみならず信号線としても機能する。ただし、これに限定されず、信号線とソース電極及びドレイン電極とは別に設けてもよい。なお、ここでは、エッチングにおいてドライエッチングを用いているため、配線129a、129bの端部と、不純物半導体層131a、131bの端部とが揃っているが、導電層128をウェットエッチングし、不純物半導体層121をドライエッチングすると、配線129a、129bの端部と、不純物半導体層131a、131bの端部とがずれ、断面において、配線129a、129bの端部が、不純物半導体層131a、131bの端部より内側に位置する。次に、微結晶半導体層133の表面にプラズマ処理、代表的には水プラズマ処理、酸素プラズマ処理、アンモニアプラズマ処理及び窒素プラズマ処理並びに酸素及び水素の混合ガスのプラズマ処理等を行ってもよい。水プラズマ処理は、水蒸気H2O蒸気に代表される、水を主成分とするガスを反応室に導入し、プラズマを生成して行うことができる。この後、レジストマスクを除去する。なお、当該レジストマスクの除去はドライエッチング前に行ってもよい。上記したように、微結晶半導体層133を形成した後に水プラズマ処理を行うことで、レジストマスクの残渣を除去することができる。また、該プラズマ処理を行うことで、ソース領域とドレイン領域との間の絶縁を確実なものにすることができ、完成するトランジスタのオフ電流を低減し、電気的特性のばらつきを低減することができる。次に、絶縁層137を形成する。絶縁層137は、ゲート絶縁層105と同様に形成することができる。また、絶縁層137は、有機樹脂層を用いて形成することができる。有機樹脂層としては、例えばアクリル、エポキシ、ポリイミド、ポリアミド、ポリビニルフェノール、ベンゾシクロブテンなどを用いることができる。また、シロキサンポリマーを用いることができる。次に、フォトリソグラフィ工程により形成したレジストマスクを用いて絶縁層137に開口部図示しない。を形成する。次に、配線電極139を形成する。配線電極139は、スパッタリング法により、ゲート電極103と同様の材料を用いた薄膜を形成した後、フォトリソグラフィ工程によって形成したレジストマスクを用いて上記薄膜をエッチングすることで形成できる。また、透光性を有する導電性高分子を含む導電性組成物を塗布または印刷した後、焼成して形成することができる図4C参照。。上記配線電極139は、微結晶半導体層からなるチャネル形成領域と重畳させて形成させることにより、バックゲート電極としても用いることが可能であり、それによりデュアルゲート駆動させることができる。次に、トランジスタの平面図である図5を用いて、バックゲート電極として用いる配線電極139の形状を説明する。図5Aに示すように、バックゲート電極として用いている配線電極139は、ゲート電極103と平行に形成することができる。この場合、配線電極139に印加する電位と、ゲート電極103に印加する電位とを、それぞれ任意に制御することが可能である。このため、トランジスタのしきい値電圧を制御することができる。また、キャリアが流れる領域、即ちチャネル領域が、半導体領域のゲート絶縁膜105側及び絶縁膜137側に形成されるため、トランジスタのオン電流を高めることができる。また、図5Bに示すように、配線電極139は、ゲート電極103に接続させることができる。即ち、ゲート絶縁層105及び絶縁層137に形成した開口部149において、ゲート電極103及び配線電極139が接続する構造とすることができる。この場合、配線電極139に印加する電位と、ゲート電極103に印加する電位とは、等しい。この結果、半導体層において、キャリアが流れる領域、即ちチャネルが、半導体領域のゲート絶縁層105側及び絶縁層137側に形成されるため、トランジスタのオン電流を高めることができる。また、図5Cに示すように、配線電極139は、ゲート電極103と接続せず、フローティングでもよい。配線電極139に電圧を印加せずとも、チャネル領域が、半導体領域のゲート絶縁膜105側及び絶縁膜137側に形成されるため、トランジスタのオン電流を高めることができる。さらには、図5Dに示すように、配線電極139は、絶縁層137を介して配線129a、129bと重畳してもよい。ここでは、図5Aに示す構造の配線電極139を用いて示したが、図5B及び図5Cに示す配線電極139も同様に配線129a、129bと重畳してもよい。デュアルゲート型のトランジスタは、ゲート電極103と、配線電極139との各々に印加する電位を変えることができる。このため、トランジスタのしきい値電圧を制御することができる。または、ゲート電極103及び配線電極139に同じ電位を印加することができる。このため、微結晶半導体層133のゲート絶縁層105側の界面近傍と、絶縁層137側の界面近傍との2箇所の面にチャネルが形成される。本実施の形態に示すデュアルゲート型のトランジスタは、キャリアが流れるチャネルが微結晶半導体層133のゲート絶縁層105側の界面近傍と、絶縁層137側の界面近傍との2箇所となるため、キャリアの移動量が増加し、オン電流及び電界効果移動度を高めることができる。本実施の形態に示すトランジスタの作製方法において、レジストマスクを用いて微結晶半導体層及び不純物半導体層をエッチングして、半導体積層体を形成し、当該レジストマスクを除去した後、半導体積層体を希ガスを含む雰囲気で発生させたプラズマに曝すことで、均一性よく、半導体積層体の側面に障壁領域を形成することができる。微結晶半導体層133及び配線129a、129bの間に均一性よく第1の障壁領域126aを設けることにより、配線129a、129bから微結晶半導体層133へのホールの注入を抑制することが可能であり、オフ電流が低く、電界効果移動度及びオン電流の高いトランジスタを形成することができる。このため、トランジスタの面積を小さくすることが可能であり、半導体装置への高集積化が可能である。また、表示装置の駆動回路に本実施の形態に示すトランジスタを用いることで、駆動回路の面積を低減できるため、表示装置の狭額縁化が可能である。以上の工程により、図4Cに示すような、チャネル形成領域が微結晶半導体層で形成されるトランジスタを作製することができる。それにより、特性のバラツキが小さく、また、オン電流及び電界効果移動度が高いトランジスタを作製することができる。なお、本実施の形態は他の実施の形態に適用することが可能である。実施の形態2本実施の形態では、実施の形態1と異なる構造のトランジスタの作製方法について、図6を用いて説明する。本実施の形態では実施の形態1と比較して、障壁領域の形成方法が異なる。実施の形態1と同様に、図1A及び図1Bの工程を経て、基板101上にゲート電極103、ゲート絶縁層105、半導体積層体400を形成する。なお、半導体積層体400は、微結晶半導体層117及び不純物半導体層121の積層により形成される。図6A参照。次に、レジストマスク115を残存させたまま、半導体積層体400の側面にプラズマ123を曝すプラズマ処理を行う図6Bを参照。。ここでは、ドライエッチング装置またはプラズマCVD装置等の真空処理装置において、酸化ガスまたは窒化ガス雰囲気でプラズマを発生させて、半導体積層体400にプラズマ123を曝す。酸化ガスとしては、酸素、オゾン、一酸化二窒素及び水蒸気並びに酸素及び水素の混合気体等がある。また、窒化ガスとしては、窒素、アンモニア、フッ化窒素、塩化窒素、クロロアミン、フルオロアミン等がある。酸化ガスまたは窒化ガス雰囲気でプラズマを発生させることで、酸素ラジカルまたは窒素ラジカルが発生する。当該ラジカルは半導体積層体400と反応し、半導体積層体400の側面に、絶縁領域である障壁領域128aを形成することができる。なお、プラズマを照射する代わりに、紫外光を照射し、酸素ラジカルまたは窒素ラジカルを発生させてもよい。また、酸化ガスとして、酸素、オゾン及び水蒸気並びに酸素及び水素の混合気体を用いると、図6Cに示すように、プラズマ照射によりレジストが後退し、上面の面積が縮小したレジストマスク115aが形成される。このため、当該プラズマ処理により、半導体積層体400の側面と共に、露出された不純物半導体層121が酸化し、半導体積層体400の側面及び不純物半導体層121の上面の一部にも障壁領域128bが形成される。次に、レジストマスク115を除去した後、半導体積層体400表面にプラズマ124を曝すプラズマ処理を行う図7Aを参照。。ここでは、ヘリウム、ネオン、アルゴン、クリプトン、キセノン等の希ガス雰囲気でプラズマを発生させて、半導体積層体400にプラズマ124を曝す。希ガス雰囲気でプラズマを発生させることで、希ガスラジカルが発生する。当該ラジカルはエネルギーを有するものの反応性が少なく、半導体積層体400層中における原子間の結合が切断されることによって、半導体層は低密度化する。特に、微結晶半導体層117においては、低密度化されるとともに欠陥が生じ、非晶質化する。このように、レジストマスク115を用いて微結晶半導体層117及び不純物半導体層121をエッチングして、半導体積層体400を形成し、レジストマスクを除去する前にプラズマ123に半導体積層体400を曝し、その後レジストマスクを除去することで、半導体積層体400の表面に付着した有機物や金属等のパーティクルを除去する。この後、半導体積層体400を、希ガスを含む雰囲気で発生させたプラズマ124に曝すことによって、上記レジストマスク除去前に存在した有機物や金属等のパーティクルのためにプラズマ123に曝されなかった部分においても、プラズマ124を曝すことができる。このため、均一性よく、半導体積層体400の側面に障壁領域127aを形成することができる。このようにして、半導体積層体400の側面に第1の障壁領域127aが形成され、半導体積層体400上面に第2の障壁領域126bが形成される。このように、レジストマスクを除去する前に酸化ガス雰囲気もしくは窒化ガス雰囲気でプラズマ処理し、レジストマスクを除去後に希ガス雰囲気にてプラズマ処理することによって、不純物半導体層上面に絶縁領域を形成させず、半導体積層体の側面のみに絶縁領域を形成することが可能であるため、トランジスタのオン電流を保ちつつ、オフ電流を低減することができる。この後、実施の形態1と同様の工程により、図7Bに示すオン電流及び電界効果移動度が高く、特性バラツキの小さいトランジスタを作製することができる。なお、本実施の形態は他の実施の形態に適用することが可能である。実施の形態3本実施の形態では、実施の形態1及び2と異なる構造のトランジスタの作製方法について、図8を用いて説明する。実施の形態1と同様に、図1A及び図1Bの工程を経て、基板101上に第1のゲート電極103及び第2のゲート電極203、ゲート絶縁層105、微結晶半導体層107、及び不純物半導体層113を形成する。次に、不純物半導体層113上にレジストマスク115を形成する。次に、レジストマスク115を用いて微結晶半導体層107及び不純物半導体層113をエッチングして、平面形状において第1のゲート電極103の端部の外側に端部が位置する第1の半導体積層体141と、平面形状において第2のゲート電極203の端部の内側に端部が位置する第2の半導体積層体143とを形成する図8A参照。。この後、実施の形態2と同様の工程により、第1の半導体積層体141及び第2の半導体積層体143のそれぞれの側面に第1の障壁領域127aを形成し、第1の半導体積層体141及び第2の半導体積層体143のそれぞれの上面に第2の障壁領域126bを形成することで、図8Bに示すオン電流及び電界効果移動度が高く、オフ電流の低いトランジスタ200及びトランジスタ201を作製することができる。なお、本実施の形態は他の実施の形態に適用することが可能である。実施の形態4本実施の形態では、実施の形態1乃至3と異なる構造のトランジスタの作製方法について、図9および図10を用いて説明する。図9Aに示すように、基板101上にゲート電極103、ゲート絶縁層105、微結晶半導体層150、半導体層151、及び不純物半導体層113を形成する。次に、不純物半導体層113上にレジストマスク115を形成する。微結晶半導体層150を種結晶として、部分的に結晶成長させる条件結晶成長を低減させる条件で、微結晶半導体領域160a及び非晶質半導体領域160bを有する半導体層151を形成することができる。微結晶半導体層150は、微結晶半導体層107と同様に形成することができる。半導体層151は、プラズマCVD装置の処理室内において、シリコンを含む堆積性気体と、水素と、窒素を含む気体とを混合し、グロー放電プラズマにより形成する。窒素を含む気体としては、アンモニア、窒素、フッ化窒素、塩化窒素、クロロアミン、フルオロアミン等がある。グロー放電プラズマの生成は、微結晶半導体層107と同様にすることができる。このとき、シリコンを含む堆積性気体と、水素との流量比は、微結晶半導体層107を形成する場合と同様に、微結晶半導体層を形成する流量比を用い、さらに原料ガスに窒素を含む気体を用いる条件とすることで、微結晶半導体層107の成膜条件よりも、結晶成長を低減することができる。具体的には、半導体層151の成膜初期においては、原料ガスに窒素を含む気体が含まれるため、部分的に、結晶成長が抑制され、錐形状の微結晶半導体領域が成長すると共に、非晶質半導体領域が形成される。さらに、堆積中期または後期では、錐形状の微結晶半導体領域の結晶成長が停止し、非晶質半導体領域のみが堆積される。この結果、微結晶半導体層150、及び欠陥が少なく、価電子帯のバンド端における準位のテール裾の傾きが急峻である秩序性の高い半導体層で形成される半導体層151を形成することができる。また、微結晶半導体層150及び半導体層151の原料ガスに、シリコンを含む堆積性気体とともに、ヘリウム、ネオン、アルゴン、キセノン、またはクリプトン等の希ガスを導入することで、成膜速度を高めることができる。他の半導体層の形成方法として、微結晶半導体層150の表面に窒素を含む気体を曝して、微結晶半導体層150の表面に窒素を吸着させた後、シリコンを含む堆積性気体及び水素を原料ガスとして半導体層151を形成することで、微結晶半導体層150及び半導体層151を有する半導体層を形成することができる。次に、レジストマスク115を用いて、微結晶半導体層150、半導体層151及び不純物半導体層113をエッチングして、半導体積層体155を形成する。なお、半導体積層体155は、微結晶半導体層152、微結晶半導体領域153a、非晶質半導体領域153bおよび不純物半導体層121を積層して形成する。次に、実施の形態2と同様の工程を経て、レジストマスク115を残存させたまま、半導体積層体155の側面にプラズマ123を曝すプラズマ処理を行うことにより、半導体積層体155の側面に障壁領域128aを形成する図9B参照。。次に、レジストマスク115を除去した後、半導体積層体155表面にプラズマ124を曝すプラズマ処理を行う。ここでは、ヘリウム、ネオン、アルゴン、クリプトン、キセノン等の希ガス雰囲気でプラズマを発生させて、半導体積層体155にプラズマ124を曝す。希ガス雰囲気でプラズマを発生させることで、希ガスラジカルが発生する。当該ラジカルはエネルギーを有するものの反応性が少ないため、半導体積層体155層中における原子間の結合を切断し、半導体層を低密度化する。特に、微結晶半導体層152においては、低密度化されるとともに欠陥が生じ、非晶質化する図9Cを参照。。このように、レジストマスク115を用いて半導体積層体155を形成し、レジストマスクを除去する前にプラズマ123に半導体積層体155を曝し、その後レジストマスクを除去することで、半導体積層体155の表面に付着した有機物や金属等のパーティクルを除去する。この後、半導体積層体155を、希ガスを含む雰囲気で発生させたプラズマ124に曝すことによって、上記レジストマスク除去前に存在した有機物や金属等のパーティクルのためにプラズマ123に曝されなかった部分においてもプラズマ124を曝すことができる。このため、均一性よく、半導体積層体155の側面に第1の障壁領域127aを形成することができる。このようにして、半導体積層体155の側面に第1の障壁領域127aが形成され、半導体積層体155上面に第2の障壁領域126bが形成される。この後、実施の形態2と同様の工程により、図10に示すオン電流及び電界効果移動度が高く、オフ電流の低いトランジスタを作製することができる。なお、本実施の形態は他の実施の形態に適用することが可能である。実施の形態5トランジスタを作製し、該トランジスタを画素部、さらには駆動回路に用いて表示機能を有する半導体装置表示装置ともいうを作製することができる。また、トランジスタを駆動回路の一部または全体を、画素部と同じ基板上に一体形成し、システムオンパネルを形成することができる。本実施の形態3及び図8Bに示す第2のゲート電極203を有する第2のトランジスタ201は、第2のゲート電極203と重畳するゲート絶縁層105近傍で微結晶半導体層133と配線129a、129bが接してしまい、当該接する領域がショットキー接合となってしまう。そのため、当該領域からホールが微結晶半導体層133に注入され、オフ電流が発生してしまう。しかし、微結晶半導体層133と配線129a、129bとの間に絶縁領域である第1の障壁領域127aを設けることで、本実施の形態のトランジスタは配線129a、129bから微結晶半導体層133へのホールの注入を抑制することが可能であり、トランジスタのオフ電流を低減することができる。また当該構造は、微結晶半導体層133がゲート電極203より面積が狭く、且つ微結晶半導体層133の全ての領域がゲート電極203と重畳しており、ゲート電極203が微結晶半導体層133に照射する光の遮光部材として機能するため、外光等の基板101側からの光が微結晶半導体層133に照射されるのを低減することが可能である。このため、第2のトランジスタ201は、光によるリーク電流を低減することができ、例えば表示装置において、画素のスイッチングに用いるのに適している。また、本実施の形態3に示す第1のゲート電極103を有する第1のトランジスタ200は、微結晶半導体層133がゲート電極103より面積が広く、外光等の基板側からの光が微結晶半導体層133に照射されるため、トランジスタの光リーク電流が増加してしまう。しかし第2のゲート電極203により形成される第2のトランジスタ201とは異なり、第1のゲート電極103により形成される第1のトランジスタ200は、微結晶半導体領域と配線が第1の障壁領域127aを挟んで隣り合う領域において、ゲート電極103と重畳しておらず、当該領域からホールが微結晶半導体領域に注入されることによるオフ電流が小さいという特徴を有する。このため、第1のトランジスタ200を、例えば表示装置において駆動回路に用いるのに適している。表示装置は表示素子を含む。表示素子としては液晶素子液晶表示素子ともいう、発光素子発光表示素子ともいうを用いることができる。発光素子は、電流または電圧によって輝度が制御される素子をその範疇に含んでおり、具体的には無機ELElectroLuminescence、有機EL等が含まれる。また、電子インクなど、電気的作用によりコントラストが変化する表示媒体も適用することができる。また、表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコントローラを含むIC等を実装した状態にあるモジュールとを含む。さらに、該表示装置を作製する過程における、表示素子が完成する前の一形態に相当する素子基板に関し、該素子基板は、電流を表示素子に供給するための手段を複数の各画素に備える。素子基板は、具体的には、表示素子の画素電極のみが形成された状態であっても良いし、画素電極となる導電膜を形成した後であって、エッチングして画素電極を形成する前の状態であっても良いし、あらゆる形態があてはまる。なお、本明細書中における表示装置とは、画像表示デバイス、表示デバイス、もしくは光源照明装置含むを指す。また、コネクター、例えばFPCFlexibleprintedcircuitもしくはTABTapeAutomatedBondingテープもしくはTCPTapeCarrierPackageが取り付けられたモジュール、TABテープやTCPの先にプリント配線板が設けられたモジュール、または表示素子にCOGChipOnGlass方式によりIC集積回路が直接実装されたモジュールも全て表示装置に含むものとする。実施の形態6本明細書に開示する半導体装置は、電子ペーパーとして適用することができる。電子ペーパーは、情報を表示するものであればあらゆる分野の電子機器に用いることが可能である。例えば、電子ペーパーを用いて、電子書籍電子ブック、ポスター、デンジタルサイネージ、PIDPublicInformationDisplay、電車などの乗り物の車内広告、クレジットカード等の各種カードにおける表示等に適用することができる。電子機器の一例を図11に示す。図11は、電子書籍の一例を示している。例えば、電子書籍2700は、筐体2701および筐体2703の2つの筐体で構成されている。筐体2701および筐体2703は、軸部2711により一体とされており、該軸部2711を軸として開閉動作を行うことができる。このような構成により、紙の書籍のような動作を行うことが可能となる。筐体2701には表示部2705が組み込まれ、筐体2703には表示部2707が組み込まれている。表示部2705および表示部2707は、続き画面を表示する構成としてもよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とすることで、例えば右側の表示部図11では表示部2705に文章を表示し、左側の表示部図11では表示部2707に画像を表示することができる。また、図11では、筐体2701に操作部などを備えた例を示している。例えば、筐体2701において、電源2721、操作キー2723、スピーカ2725などを備えている。操作キー2723により、頁を送ることができる。なお、筐体の表示部と同一面にキーボードやポインティングデバイスなどを備える構成としてもよい。また、筐体の裏面や側面に、外部接続用端子イヤホン端子、USB端子、またはACアダプタおよびUSBケーブルなどの各種ケーブルと接続可能な端子など、記録媒体挿入部などを備える構成としてもよい。さらに、電子書籍2700は、電子辞書としての機能を持たせた構成としてもよい。また、電子書籍2700は、無線で情報を送受信できる構成としてもよい。無線により、電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすることも可能である。実施の形態7本明細書に開示する半導体装置は、さまざまな電子機器遊技機も含むに適用することができる。電子機器としては、例えば、テレビジョン装置テレビ、またはテレビジョン受信機ともいう、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯電話機携帯電話、携帯電話装置ともいう、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げられる。図12Aは、テレビジョン装置の一例を示している。テレビジョン装置9600は、筐体9601に表示部9603が組み込まれている。表示部9603により、映像を表示することが可能である。また、ここでは、スタンド9605により筐体9601を支持した構成を示している。テレビジョン装置9600の操作は、筐体9601が備える操作スイッチや、別体のリモコン操作機9610により行うことができる。リモコン操作機9610が備える操作キー9609により、チャンネルや音量の操作を行うことができ、表示部9603に表示される映像を操作することができる。また、リモコン操作機9610に、当該リモコン操作機9610から出力する情報を表示する表示部9607を設ける構成としてもよい。なお、テレビジョン装置9600は、受信機やモデムなどを備えた構成とする。受信機により一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線による通信ネットワークに接続することにより、一方向送信者から受信者または双方向送信者と受信者間、あるいは受信者間同士などの情報通信を行うことも可能である。図12Bは、デジタルフォトフレームの一例を示している。例えば、デジタルフォトフレーム9700は、筐体9701に表示部9703が組み込まれている。表示部9703は、各種画像を表示することが可能であり、例えばデジタルカメラなどで撮影した画像データを表示させることで、通常の写真立てと同様に機能させることができる。なお、デジタルフォトフレーム9700は、操作部、外部接続用端子USB端子、USBケーブルなどの各種ケーブルと接続可能な端子など、記録媒体挿入部などを備える構成とする。これらの構成は、表示部と同一面に組み込まれていてもよいが、側面や裏面に備えるとデザイン性が向上するため好ましい。例えば、デジタルフォトフレームの記録媒体挿入部に、デジタルカメラで撮影した画像データを記憶したメモリを挿入して画像データを取り込み、取り込んだ画像データを表示部9703に表示させることができる。また、デジタルフォトフレーム9700は、無線で情報を送受信できる構成としてもよい。無線により、所望の画像データを取り込み、表示させる構成とすることもできる。図13は携帯型のコンピュータの一例を示す斜視図である。図13の携帯型のコンピュータは、上部筐体9301と下部筐体9302とを接続するヒンジユニットを閉状態として表示部9303を有する上部筐体9301と、キーボード9304を有する下部筐体9302とを重ねた状態とすることができ、持ち運ぶことが便利であるとともに、使用者がキーボード入力する場合には、ヒンジユニットを開状態として、表示部9303を見て入力操作を行うことができる。また、下部筐体9302はキーボード9304の他に入力操作を行うポインティングデバイス9306を有する。また、表示部9303をタッチ入力パネルとすれば、表示部の一部に触れることで入力操作を行うこともできる。また、下部筐体9302はCPUやハードディスク等の演算機能部を有している。また、下部筐体9302は他の機器、例えばUSBの通信規格に準拠した通信ケーブルが差し込まれる外部接続ポート9305を有している。上部筐体9301には更に上部筐体9301内部にスライドさせて収納可能な表示部9307を有しており、広い表示画面を実現することができる。また、収納可能な表示部9307の画面の向きを使用者は調節できる。また、収納可能な表示部9307をタッチ入力パネルとすれば、収納可能な表示部の一部に触れることで入力操作を行うこともできる。表示部9303または収納可能な表示部9307は、液晶表示パネル、有機発光素子または無機発光素子などの発光表示パネルなどの映像表示装置を用いる。また、図13の携帯型のコンピュータは、受信機などを備えた構成として、テレビ放送を受信して映像を表示部に表示することができる。また、上部筐体9301と下部筐体9302とを接続するヒンジユニットを閉状態としたまま、表示部9307をスライドさせて画面全面を露出させ、画面角度を調節して使用者がテレビ放送を見ることもできる。この場合には、ヒンジユニットを開状態として表示部9303を表示させることなく、さらにテレビ放送を表示するだけの回路の起動のみを行うため、最小限の消費電力とすることができ、バッテリー容量の限られている携帯型のコンピュータにおいて有用である。本実施例では、実施の形態4に示したトランジスタの電気特性の変化について説明する。本実施例のトランジスタの具体的な作製工程を、図14乃至16を用いて説明する。基板301上に絶縁層302を形成し、絶縁層302上にゲート電極303を形成した。ここでは、基板301として、ガラス基板コーニング製EAGLEXGを用いた。チタンターゲットを流量20sccmのアルゴンイオンでスパッタリングして、厚さ50nmのチタン層を絶縁層302上に形成し、その上にアルミニウムターゲットを流量50sccmのアルゴンイオンでスパッタリングして、厚さ100nmのアルミニウム層を形成し、その上に、チタンターゲットを流量20sccmのアルゴンイオンでスパッタリングして、厚さ50nmのチタン層を形成した。次に、チタン層上にレジストを塗布した後、第1のフォトマスクを用いて露光した後、現像してレジストマスクを形成した。次に、当該レジストマスクを用いてエッチング処理を行って、ゲート電極303を形成した。ここでは、ICPInductivelyCoupledPlasma:誘導結合型プラズマ装置を用い、ICPパワー600W、バイアスパワー250W、圧力1.2Pa、エッチングガスに流量60sccmの塩化ホウ素、流量20sccmの塩素を用いて第1のエッチングを行った後、ICPパワー500W、バイアスパワー50W、圧力2.0Pa、エッチングガスに流量80sccmのフッ化炭素を用いて第2のエッチングを行った。この後、レジストマスクを除去した。次に、ゲート電極303及び絶縁層302上に、ゲート絶縁層304、微結晶半導体層305を形成した。次に、微結晶半導体層305上に、微結晶半導体層305を種結晶として、部分的に結晶成長させる条件結晶成長を低減させる条件で、微結晶半導体領域306a及び非晶質半導体領域306bを有する半導体層310を形成し、半導体層310上に不純物半導体層307を形成した。ここでは、ゲート絶縁層304として、厚さ300nmの窒化酸化シリコン層を形成し、プラズマ処理を行って表面改質を行った。窒化酸化シリコン層の成膜条件としては、シランの流量を15sccm、アンモニアの流量を500sccm、一酸化二窒素の流量を100sccm、水素の流量を200sccm、窒素の流量を180sccm、として材料ガスを導入して、処理室内の圧力を100Pa、基板の温度を280°Cとし、RF電源周波数を13.56MHz、RF電源の電力を200Wとしてプラズマ放電を行う、プラズマCVD法を用いた。プラズマ処理条件は、一酸化二窒素の流量を400sccm導入し、処理室内の圧力を60Pa、基板温度を280°Cとし、RF電源周波数を13.56MHz、RF電源の電力を300Wとしてプラズマ放電を行う、プラズマCVD法を用いた。次に、処理室内から基板を搬出した後、処理室内をクリーニングし、非晶質シリコン層を保護層として処理室内に堆積した後、処理室内に基板を搬入した後、70nmの微結晶半導体層305を形成した。微結晶半導体層305の成膜条件としては、シランの流量を2.5sccm、水素の流量を750sccm、アルゴンの流量を750sccmとして材料ガスを導入して、処理室内の圧力を1237Pa、基板の温度を280°Cとし、RF電源周波数を13.56MHz、RF電源の電力を120Wとしてプラズマ放電を行う、プラズマCVD法を用いた。半導体層310の成膜条件としては、シランの流量を25sccm、1000ppmアンモニア水素希釈の流量を100sccm、水素の流量を650sccm、アルゴンの流量を750sccmとして材料ガスを導入して、処理室内の圧力を1237Pa、基板の温度を280°Cとし、RF電源周波数を13.56MHz、RF電源の電力を150Wとしてプラズマ放電を行う、プラズマCVD法を用いた。不純物半導体層307として、リンが添加された非晶質シリコン層を、厚さ50nm形成した。このときの成膜条件は、成膜温度を280°C、シランの流量を90sccm、0.5ホスフィンシラン希釈の流量を10sccm、水素の流量を100sccm、圧力60Pa、RF電源周波数を13.56MHz、RF電源の電力を30Wとしてプラズマ放電を行う、プラズマCVD法を用いた。次に、不純物半導体層307上にレジストを塗布した後、第2のフォトマスクを用いて露光し、現像してレジストマスク315を形成した。ここまでの工程を図14Aに示す。当該レジストマスクを用いて、微結晶半導体層305、半導体層310、不純物半導体層307をエッチングして、半導体積層体317を形成した。半導体積層体317は、微結晶半導体層311a、微結晶半導体領域311b、非晶質半導体領域311c、及び不純物半導体層313の積層からなる。ここで、試料1、試料2、及び試料4は、半導体積層体317が平面形状においてゲート電極の端部の外側に端部が位置するように形成し、試料3は、半導体積層体317が平面形状においてゲート電極の端部の内側に端部が位置するように形成する。ここまでの工程を図14Bに示す。ここでは、ICP装置を用い、ICPパワー450W、バイアスパワー100W、圧力2.0Pa、エッチングガスに流量36sccmの塩化ホウ素を、流量36sccmのフッ化炭素を、流量8sccmの酸素を用いてエッチングを行った。次に、試料2、試料3及び試料4においては、レジストマスク315を残存したまま半導体積層体317の側面にプラズマ323を曝すプラズマ処理を行った。試料2、試料3及び試料4において、ICP装置を用い、ICPパワー2000W、バイアスパワー350W、圧力0.67Pa、流量100sccmの酸素雰囲気下でプラズマ処理を行い、障壁領域325を形成した図14C参照。。この後、レジストマスクを除去した。試料1、試料2及び試料3においては、プラズマCVD装置を用い、RF電源周波数を13.56MHz、RF電源の電力を150W、圧力4000Pa、流量1650sccmのアルゴン雰囲気下でプラズマ処理を行い、障壁領域326を形成した図15A参照。次に、図15Bに示すように、ゲート絶縁層304、半導体積層体317を覆う導電層327を形成した。ここでは、チタンターゲットを流量20sccmのアルゴンイオンでスパッタリングして、厚さ50nmのチタン層を形成し、その上にアルミニウムターゲットを流量50sccmのアルゴンイオンでスパッタリングして、厚さ200nmのアルミニウム層を形成し、その上に、チタンターゲットを流量20sccmのアルゴンイオンでスパッタリングして、厚さ50nmのチタン層を形成した。次に、導電層327上にレジストを塗布した後、第3のフォトマスクを用いて露光し、現像してレジストマスクを形成した。当該レジストマスクを用いて導電層327をドライエッチングして、配線329を形成し、不純物半導体層313をドライエッチングしてソース領域及びドレイン領域330を形成し、更には、非晶質半導体領域311c、微結晶半導体領域311b及び微結晶半導体層311aの一部をエッチングした。ここでは、ICPパワー450W、バイアスパワー100W、圧力1.9Pa、エッチングガスに流量60sccmの塩化ホウ素及び流量20sccmの塩素を用いたエッチング条件を用いた。また、半導体積層体317の凹部の深さを20~40nmとするエッチングを行い、半導体積層体317の配線329に覆われない領域の厚さを165~185nmとした。なお、本実施例では、ソース電極及びドレイン電極として機能する配線329の平面形状は、直線型である。この後、レジストマスクを除去した。ここまでの工程を、図15Cに示す。次に、半導体積層体317表面にフッ化炭素プラズマを照射し、半導体積層体317表面に残留する不純物を除去した。ここでは、ソースパワー1000W、バイアスパワー0W、圧力0.67Pa、エッチングガスに流量100sccmのフッ化炭素を用いたエッチング条件を用いた。次に、絶縁層337として、窒化シリコン層を形成した。このときの成膜条件は、シランの流量を20sccm、NH3の流量を220sccm、窒素の流量を450sccm、水素の流量を450sccmとして材料ガスを導入し、処理室内の圧力を160Pa、基板の温度を250°Cとし、200Wの出力によりプラズマ放電を行って、厚さ300nmの窒化シリコン層を形成した。次に、ここでは図示しないが、絶縁層337上にレジストを塗布した後、第4のフォトマスクを用いて露光し、現像してレジストマスクを形成した。当該レジストマスクを用いて絶縁層の一部をドライエッチングして、ソース電極及びドレイン電極として機能する配線329を露出した。また、絶縁層337及びゲート絶縁層304の一部をドライエッチングして、ゲート電極303を露出した。この後、レジストマスクを除去した。次に、絶縁層337上に導電膜を形成した後、該導電膜上にレジストを塗布し、第5のフォトマスクを用いて露光し、現像してレジストで形成されたマスクを形成した。シングルゲート型のトランジスタでは、当該レジストで形成されたマスクを用いて導電膜の一部をウェットエッチングして、配線329に接続する導電膜、及びゲート電極303に接続する導電膜を形成した。また、デュアルゲート型のトランジスタでは、当該レジストで形成されたマスクを用いて導電膜の一部をウェットエッチングして、配線329に接続する導電膜、及びゲート電極303に接続するバックゲート電極339を形成した。なお、上記導電膜はトランジスタの電気特性を測定する際のパッドとして機能する。ここでは、導電膜として、スパッタリング法により厚さ50nmのインジウム錫酸化物を形成した後、ウェットエッチング処理によりバックゲート電極339を形成した。なお、ここでは図示しないが、バックゲート電極339は、ゲート電極303と接続されている。その後、レジストで形成されたマスクを除去した。以上の工程により、トランジスタ341を作製した図16参照。。次に、シングルゲート駆動のトランジスタの電気特性を測定した結果を図17及び図18に示す。図17及び図18において、横軸はゲート電圧Vg、左縦軸はドレイン電流Id、右縦軸は電界効果移動度μFEを示す。また、ドレイン電圧が1V及び10Vの電流電圧特性を実線で示し、ドレイン電圧が10Vの電界効果移動度を破線で示す。なお、本実施例のトランジスタのチャネル長を3.4μm、チャネル幅を20.1μm、ゲート絶縁層の厚さを300nm、平均比誘電率を5.6として電界効果移動度を計算した。図17Aは、試料1のトランジスタの電気特性を示し、図17Bは試料2のトランジスタの電気特性を示し、図18Aは試料3のトランジスタの電気特性を示し、図18Bは試料4のトランジスタの電気特性を示す。なお、図17及び図18に示す電気特性測定結果は、作製したサンプルにおいて面内16ポイント測定した結果となっている。また、試料1乃至試料4のトランジスタにおいて、ドレイン電圧が10Vでゲート電圧が15Vのときのオン電流IonVg=15Vと示す。、最小オフ電流Ioffminと示す。、最小オフ電流のゲート電圧-10Vのときのオフ電流Ioffmin.-10Vと示す。、閾値電圧Vthと示す。、S値S-valueと示す。、ドレイン電圧が10Vのときの電界効果移動度μFEVd=10Vと示す。を表1に示す。なお、表1に示す値は、作製したサンプルにおいて面内16ポイント測定した結果の平均値となっている。表1、図17及び図18の結果より、Arプラズマ処理していない試料4は、オフ電流のバラツキが大きく、サンプル面内において不良点が多いことがわかる。それに比べて試料1及び試料2はオフ電流のバラツキが小さく、さらにArプラズマ処理のみの試料1と比べて酸素プラズマ処理、Arプラズマ処理を行った試料2は、閾値がプラスになっており、非常に良好な電気特性を示している。さらに、試料1、試料2及び試料4と構造の異なる試料3においても、酸素プラズマ処理およびArプラズマ処理を行って作製したサンプルの電気特性は、図18Aに示すように、良好な電気特性であることがわかる。以上のことから、試料1のように、半導体積層体317を形成し、レジストマスクを除去した後、半導体積層体をArプラズマに曝し、半導体積層体の上面及び側面に障壁領域を形成することで、トランジスタのオフ電流を低くしつつ、かつバラツキを低減することができる。さらに、試料2及び試料3のように、半導体積層体317の側面を酸素プラズマ及びArプラズマに曝し、半導体積層体の側面に絶縁領域及び非晶質領域を形成することで、トランジスタのオフ電流を低減させ、かつバラツキを小さくすることが可能である。このため、試料1乃至試料3のトランジスタを表示装置に用いることで、画素内の保持容量を小さく、開口率を高くすることが可能となり、表示装置の高画質及び高精細化が可能である。