"2つの磁性基体の間に静電気対策素子層及びコモンモードフィルタ層を形成する工程を備え、前記静電気対策素子層を形成する工程は、下地絶縁層を形成する工程と、前記下地絶縁層の表面においてギャップを介して相互に対向位置された電極を形成する工程と、少なくとも前記電極間に静電気吸収層を形成する工程を含み、前記静電気吸収層は、絶縁性無機材料のマトリックス中に導電性無機材料が不連続に分散したコンポジットであって、前記電極が形成された前記下地絶縁層の表面に島状に点在した前記導電性無機材料の層と、前記導電性無機材料を覆う前記絶縁性無機材料の層との積層構造であることを特徴とする複合電子部品の製造方法。前記静電気吸収層を形成する工程は、前記導電性無機材料をスパッタリングして前記下地絶縁層の表面を部分的に成膜する工程と、前記導電性無機材料をスパッタリングして前記導電性無機材料を覆う工程を含むことを特徴とする請求項1に記載の複合電子部品の製造方法。前記コモンモードフィルタ層を形成する工程は、樹脂からなる絶縁層及び導体パターンを交互に形成する工程を含み、前記絶縁層、前記導体パターン、前記下地絶縁層及び前記電極を薄膜工法によって形成することを特徴とする請求項1又は2に記載の複合電子部品の製造方法。しかしながら、特許文献2に記載されたコモンモードフィルタにおいては、静電気対策素子を構成する電圧依存性抵抗材料に樹脂が含まれているため、製造工程上の制約から静電気対策素子を最上部に設けなければならならず、設計上の制約が大きいという問題があった。また、電圧依存性抵抗材料は10μm程度の非常に微細なギャップ間に充填されるが、最上部においては、導体パターンが形成された絶縁層の多数積層する構造に起因して平面の凹凸が大きいため、非常に微細なギャップを安定的に形成することは極めて困難である。さらに、その最上層に静電気対策素子を形成する場合には、製造工程も複雑化し、製造コストも増加するという問題があった。したがって、本発明の目的は、静電容量が小さく且つ放電特性、耐熱性及び耐候性に優れた静電気対策素子とコモンモードフィルタとを組み合わせて構成された小型で高性能な複合電子部品の製造方法を提供することにある。上記課題を解決するため、本発明による複合電子部品の製造方法は、2つの磁性基体の間に静電気対策素子層及びコモンモードフィルタ層を形成する工程を備え、前記静電気対策素子層を形成する工程は、下地絶縁層を形成する工程と、前記下地絶縁層の表面においてギャップを介して相互に対向位置された電極を形成する工程と、少なくとも前記電極間に静電気吸収層を形成する工程を含み、前記静電気吸収層は、絶縁性無機材料のマトリックス中に導電性無機材料が不連続に分散したコンポジットであって、前記電極が形成された前記下地絶縁層の表面に島状に点在した前記導電性無機材料の層と、前記導電性無機材料を覆う前記絶縁性無機材料の層との積層構造であることを特徴とする。本発明による複合電子部品の製造方法において、前記静電気吸収層を形成する工程は、前記導電性無機材料をスパッタリングして前記下地絶縁層の表面を部分的に成膜する工程と、前記導電性無機材料をスパッタリングして前記導電性無機材料を覆う工程を含むことが好ましい。さらに、前記コモンモードフィルタ層を形成する工程は、樹脂からなる絶縁層及び導体パターンを交互に形成する工程を含み、前記絶縁層、前記導体パターン、前記下地絶縁層及び前記電極を薄膜工法によって形成することが好ましい。また、上記課題を解決するため、本発明による複合電子部品は、2つの磁性基体の間にインダクタ素子と静電気対策素子とを有する複合電子部品であって、インダクタ素子は、樹脂からなる絶縁層と、絶縁層上に形成された導体パターンとを備え、静電気対策素子は、下地絶縁層と、下地絶縁層上においてギャップを介して相互に対向配置された電極と、少なくとも電極間に配置された静電気吸収層とを備え、静電気吸収層は、絶縁性無機材料のマトリックス中に導電性無機材料が不連続に分散したコンポジットであって、前記電極が形成された前記下地絶縁層の表面に島状に点在した前記導電性無機材料の層と、前記導電性無機材料を覆う前記絶縁性無機材料の層との積層構造であることを特徴としている。本発明によれば、静電容量が非常に小さく、放電開始電圧が低く、且つ、放電耐性に優れた低電圧放電タイプの静電気対策素子を備えるので、静電気対策を行っていない場合の信号と同等の信号を伝送することができ、特性インピーダンスの低下を抑制することができる。しかも、静電気保護材料として絶縁性無機材料と導電性無機材料とのコンポジットを構成しているので、耐圧性が格段に高められるとともに、温度や湿度等の外部環境への耐候性が格段に高められる。また、インダクタ素子と静電気対策素子がワンチップ化されていることから、非常に小型で高機能な電子部品を提供することができる。なお、本明細書において、コンポジットとは、絶縁性無機材料のマトリックス中に導電性無機材料が分散した状態を意味し、絶縁性無機材料のマトリックス中に導電性無機材料が一様に或いはランダムに分散した状態のみならず、絶縁性無機材料のマトリックス中に導電性無機材料の集合体が分散した状態、すなわち一般に海島構造と呼ばれる状態を含む概念である。また、本明細書において絶縁性とは、0.1Ωcm以上を、導電性とは、0.1Ωcm未満を意味し、所謂半導電性は、その比抵抗が0.1Ωcm以上である限り、前者の絶縁性に含まれる。本発明において、インダクタ素子は、積層方向と垂直な平面にそれぞれ形成された第1及び第2のスパイラル導体を含み、第1及び第2のスパイラル導体は、互いに磁気結合するコモンモードフィルタを構成していることが好ましい。これによれば、静電気を防止しながらコモンモードノイズを除去することができるので、静電気対策が必要な高速デジタル信号ラインのノイズ除去に好ましく使用することができる。本発明において、静電気対策素子の静電容量の値が0.35pF以下であることが好ましい。静電気対策素子の静電容量が0.35pF以下であれば、DVIやHDMIなどの高速差動伝送ラインの差動伝送インピーダンス規格100±15Ωを満足することができる。したがって、信号品質に実質的な影響を与えることなく、静電気によるICの破壊を確実に防止することができる。本発明において、樹脂の材料はポリイミド樹脂又はエポキシ樹脂であり、絶縁性無機材料は、Al2O3、TiO2、SiO2、ZnO、In2O3、NiO、CoO、SnO2、V2O5、CuO、MgO、ZrO2、AlN、BN及びSiCよりなる群から選択される少なくとも1種であることが好ましい。これらの金属酸化物は、絶縁性、耐熱性及び耐候性に優れるので、コンポジットの絶縁性マトリックスを構成する素材として有効に機能し、その結果、放電特性、耐熱性及び耐候性に優れる高機能な静電気対策素子を実現することができる。その上さらに、これらの金属酸化物は、低コストで入手可能であり、しかも、スパッタリング法の適用が可能なので、生産性及び経済性も高められる。本発明において、導電性無機材料は、C、Ni、Cu、Au、Ti、Cr、Ag、Pd及びPtよりなる群から選択される少なくとも1種の金属又はこれらの金属化合物であることが好ましい。絶縁性無機材料のマトリックス中にこれらの金属又は金属化合物を不連続に分散した状態で配合することにより、放電特性、耐熱性及び耐候性に優れる高性能な静電気対策素子を実現することができる。本発明において、静電気吸収層は、絶縁性無機材料と導電性無機材料とを逐次スパッタリングして形成されたコンポジットであるか、これらを同時スパッタリングして形成されたコンポジットであることが好ましい。このようにすると、絶縁性無機材料のマトリックス中に導電性無機材料を不連続に分散した状態で含むコンポジットを、再現性よく簡便に得ることができ、生産性及び経済性が高められる。また、本発明による複合電子部品は、2つの磁性基体の間に設けられたコモンモードフィルタ層及び静電気対策素子層とを備え、コモンモードフィルタ層は、樹脂からなる第1及び第2の絶縁層と、第1の絶縁層上に形成された第1のスパイラル導体と、第2の絶縁層上に形成された第2のスパイラル導体とを備え、静電気対策素子層は、第1のスパイラル導体の一端に接続された第1の静電気対策素子と、第2のスパイラル導体の一端に接続された第2の静電気対策素子とを備え、第1及び第2のスパイラル導体は、積層方向と垂直な平面方向に形成され、互いに磁気結合するように配置され、第1及び第2の静電気対策素子は、下地絶縁層と、下地絶縁層上においてギャップを介して相互に対向配置された電極と、少なくとも電極間に配置された静電気吸収層とを備え、静電気吸収層は、絶縁性無機材料のマトリックス中に導電性無機材料が不連続に分散したコンポジットであって、前記電極が形成された前記下地絶縁層の表面に島状に点在した前記導電性無機材料の層と、前記導電性無機材料を覆う前記絶縁性無機材料の層との積層構造であることを特徴としている。本発明による複合電子部品は、第1のスパイラル導体の他端に接続された第3の静電気対策素子と、第2のスパイラル導体の他端に接続された第4の静電気対策素子とをさらに備え、第3及び第4の静電気対策素子は、第1及び第2の静電気対策素子と同一の構成を有することが好ましい。これによれば、複合電子部品の一対の入力端と出力端の両方に静電気対策素子が接続されているので、一対の信号ラインに対する接続の向きを意識することなく複合電子部品を実装することができ、製造時の取り扱いを容易にすることができる。さらに、本発明の上記目的は、第1のスパイラル導体の一端に第1の静電気対策素子が接続され、第2のスパイラル導体の一端に第2の静電気対策素子が接続された構成を有する複合電子部品と一対の信号ラインとの接続構造であって、第1のスパイラル導体の一端及び第2のスパイラル導体の一端が一対の信号ラインの入力側にそれぞれ接続されることを特徴とする複合電子部品の接続構造によっても達成される。信号ラインの入力側に第1及び第2のスパイラル導体の一端を接続した場合には、第1及び第2のスパイラル導体の前段に第1及び第2の静電気対策素子が設けられることになるが、第1及び第2のスパイラル導体で反射した信号が入力波形に重畳してより高い電圧となって静電気対策素子に吸収されると考えられることから、静電気の吸収を確実に行うことができる。このように、本発明によれば、静電容量が小さく且つ放電特性、耐熱性及び耐候性に優れた静電気対策素子とコモンモードフィルタとを組み合わせて構成された小型で高性能な複合電子部品の製造方法を提供することができる。特に、本発明による複合電子部品は、信号伝送量が大きく伝送速度も非常に高速なHDMI等の高速信号インターフェースに対して顕著な効果を有するものである。さらに、本発明によれば、そのような複合電子部品を効果的に機能させることが可能な信号ラインとの接続構造を提供することができる。以下、添付図面を参照しながら、本発明の好ましい実施の形態について詳細に説明する。図1は、本発明の好ましい実施形態による複合電子部品の外観構成を示す略斜視図である。図1に示すように、本実施形態による複合電子部品100は、静電気保護機能を備えた薄膜コモンモードフィルタであって、第1及び第2の磁性基体11a、11bと、第1の磁性基体11aと第2の磁性基体11bに挟まれた機能層12とを備えている。また、第1の磁性基体11a、機能層12及び第2の磁性基体11bからなる積層体の外周面には、第1~第6の端子電極13a~13fが形成されている。このうち、第1及び第2の端子電極13a,13bは第1の側面10aに形成され、第3及び第4の端子電極13c、13dは第1の側面10aと対向する第2の側面10bに形成され、第5の端子電極13eは第1及び第2の側面10a,10bと直交する第3の側面10cに形成され、第6の端子電極13fは第3の側面と対向する第4の側面10dに形成されている。第1及び第2の磁性基体11a,11bは、機能層12を物理的に保護すると共に、コモンモードフィルタの閉磁路としての役割を果たすものである。第1及び第2の磁性基体11a,11bの材料としては、焼結フェライト、複合フェライト粉状のフェライトを含有した樹脂等を用いることができる。図2は、複合電子部品100の構成を示す回路図である。図2に示すように、複合電子部品100は、コモンモードチョークコイルとして機能するインダクタ素子14a、14bと、静電気対策素子15a、15bとを備えており、インダクタ素子14a、14bの一端は第1及び第2の端子電極13a,13bにそれぞれ接続され、他端は第3及び第4の端子電極13c、13dにそれぞれ接続されている。また、静電気対策素子15a,15bの一端は第1及び第2の端子電極13a,13bにそれぞれ接続され、他端は第5及び第6の端子電極13e,13fにそれぞれ接続されている。図13に示したように、複合電子部品100は一対の信号ライン上に実装されるが、このとき第1及び第2の端子電極13a,13bは信号ラインの入力側に接続され、第3及び第4の端子電極13c,13dは信号ラインの出力側に接続される。また、第5及び第6の端子電極13e,13fはグランドラインに接続される。図3は、複合電子部品100の層構造の一例を示す略分解斜視図である。図3に示すように、複合電子部品100は、第1及び第2の磁性基体11a、11bと、第1及び第2の磁性基体11a、11bに挟まれた機能層12とを備えており、機能層12はコモンモードフィルタ層12aと静電気対策素子層12bによって構成されている。コモンモードフィルタ層12aは、絶縁層16a~16eと、磁性層16fと、接着層16gと、絶縁層16b上に形成された第1のスパイラル導体17と、絶縁層16c上に形成された第2のスパイラル導体18と、絶縁層16a上に形成された第1の引き出し導体19と、絶縁層16d上に形成された第2の引き出し導体20とを備えている。絶縁層16a~16eは、各導体パターン間、或いは導体パターンと磁性層16fとを絶縁すると共に、導体パターンが形成される下地面の平坦性を確保する役割を果たす。絶縁層16a~16eの材料としては、電気的及び磁気的な絶縁性に優れ、加工性のよい樹脂を用いることが好ましく、ポリイミド樹脂やエポキシ樹脂を用いることが好ましい。導体パターンとしては、導電性及び加工性に優れたCu、Al等を用いることが好ましい。導体パターンの形成は、フォトリソグラフィーを用いたエッチング法やアディティブ法めっきにより行うことができる。絶縁層16b~16eの中央領域であって第1及び第2のスパイラル導体17,18の内側には、絶縁層16b~16eを貫通する開口25が設けられており、開口25の内部には、第1の磁性基体11aと第2の磁性基体11bとの間に閉磁路を形成するための磁性体26が充填されている。磁性体26としては、複合フェライト等を用いることが好ましい。さらに、絶縁層16eの表面には磁性層16fが形成されている。開口25内の磁性体26は、複合フェライト磁性粉含有樹脂のペーストを硬化させて形成しているが、硬化時に樹脂の収縮が発生し、開口部分に凹凸が生じる。この凹凸をできるだけ少なくするためには、開口25の内部のみならず絶縁層16eの表面全体にもペーストを塗布することが好ましく、磁性層16fはそのような平坦性の確保を目的として形成される。接着層16gは磁性基体11bを磁性層16f上に貼り付けるために必要な層である。また、磁性基体11b及び磁性層16fの表面の凹凸を緩和し、密着性を高める役割を果たす。特に限定されるものではないが、接着層16gの材料としては、エポキシ樹脂、ポリイミド樹脂、ポリアミド樹脂等を用いることができる。第1のスパイラル導体17は、図2に示したインダクタ素子14aに対応するものである。第1のスパイラル導体17の内周端は、絶縁層16bを貫通する第1のコンタクトホール導体21及び第1の引き出し導体19を介して、第1の端子電極13aに接続されている。また、第1のスパイラル導体17の外周端は、第3の引き出し導体23を介して第3の端子電極13cに接続されている。第2のスパイラル導体18は、図2に示したインダクタ素子14bに対応するものである。第2のスパイラル導体18の内周端は、絶縁層16dを貫通する第2のコンタクトホール導体22及び第2の引き出し導体20を介して、第2の端子電極13bに接続されている。また、第2のスパイラル導体18の外周端は、第4の引き出し導体24を介して第4の端子電極13dに接続されている。第1及び第2のスパイラル導体17,18は共に同一の平面形状を有しており、しかも平面視で同じ位置に設けられている。第1及び第2のスパイラル導体17,18は完全に重なり合っていることから、両者の間には強い磁気結合が生じている。以上の構成により、コモンモードフィルタ層12a内の導体パターンはコモンモードフィルタを構成している。静電気対策素子層12bは、下地絶縁層27と、下地絶縁層27の表面に形成された第1及び第2のギャップ電極28,29と、第1及び第2のギャップ電極28,29を覆う静電気吸収層30とを備えている。第1のギャップ電極28付近の層構造は、図2に示した第1の静電気対策素子15aとして機能する部分であり、第2のギャップ電極29付近の層構造は、第2の静電気対策素子15bとして機能する部分である。第1のギャップ電極28の一端は第1の端子電極13aに接続されており、他端は第5の端子電極13eに接続されている。また、第2のギャップ電極29の一端は第2の端子電極13bに接続されており、他端は第6の端子電極13fに接続されている。図4は、ギャップ電極28,29と他の導体パターンとの位置関係を示す略平面図である。図4に示すように、ギャップ電極28,29が有するギャップ28G,29Gは、コモンモードフィルタを構成する第1及び第2のスパイラル導体17,18及び第1及び第2の引き出し導体19,20と平面的に重ならない位置に設けられている。特に限定されるものではないが、本実施形態においては、スパイラル導体17,18の内側であって、スパイラル導体17,18と開口25との間の空き領域にギャップ28G,29Gが設けられている。詳細は後述するが、静電気対策素子は静電気の吸収によって部分的に破損、変形するため、静電気対策素子と重なる位置に導体パターンが配置されている場合にはそれらも一緒に破損するおそれがある。しかし、静電気対策素子のギャップ28G,29Gが導体パターンを避けた位置に設けられていることから、静電気によって破壊されたときの上下層の影響を抑えることができ、より信頼性の高い複合電子部品を実現することができる。図5a及びbは、静電気対策素子層12bにおける第1のギャップ電極28付近の層構造の一例を示す図であって、aは略平面図、bは略断面図である。なお、第2のギャップ電極29の構成は第1のギャップ電極28と同一であるため、重複する説明を省略する。静電気対策素子層12bは、磁性基体11aの表面に形成された下地絶縁層27と、第1のギャップ電極28を構成する一対の電極28a,28bと、これらの電極28a,28bの間に配設された静電気吸収層30とを備えている。この静電気対策素子層12bにおいて、静電気吸収層30は低電圧放電タイプの静電気保護材料として機能し、静電気などの過電圧が印加された際に、この静電気吸収層30を介して電極28a,28b間で初期放電が確保されるように設計されている。下地絶縁層27は絶縁性材料からなり、本実施形態においては製造上の容易さから磁性基体11aの全面を覆っているが、少なくとも電極28a,28b及び静電気吸収層30の下地となっていればよく、必ずしも全面を覆う必要はない。下地絶縁層27の具体例としては、例えば、第1の磁性基体11aの表面に、NiZnフェライトやアルミナ、シリカ、マグネシア、窒化アルミ等の誘電率が50以下、好ましくは20以下の低誘電率材料からなる絶縁膜を形成したものも、好適に用いることができる。なお、下地絶縁層27の形成方法は、特に限定されず、真空蒸着法、反応性蒸着法、スパッタリング法、イオンプレーティング法、CVDやPVD等の気相法等の公知の手法を適用できる。また、下地絶縁層27の膜厚は、適宜設定可能である。下地絶縁層27の表面には、一対の電極28a,28bが相互に離間して配設されている。本実施形態では、一対の電極28a,28bは、下地絶縁層27上の所定の位置にギャップ距離△Gを置いて、対向配置されている。電極28a,28bを構成する素材としては、例えば、Ni、Cr、Al、Pd、Ti、Cu、Ag、Au及びPtなどから選ばれた少なくとも一種類の金属、或いはこれらの合金等が挙げられるが、これらに特に限定されない。なお、本実施形態では、電極28a,28bは、平面視で矩形状に形成されているが、その形状は特に制限されず、例えば、櫛歯状、或いは、鋸状に形成されていてもよい。電極28a,28b間のギャップ距離△Gは、所望の放電特性を考慮して適宜設定すればよく、特に限定されないが、通常、0.1~50μm程度であり、低電圧初期放電を確保するという観点から、より好ましくは0.1~20μm程度、さらに好ましくは0.1~10μm程度である。なお、電極28a,28bの厚みは、適宜設定することができ、特に限定されないが、通常、0.05~10μm程度である。上記の電極28a,28b間には、静電気吸収層30が配設されている。本実施形態では、上述した下地絶縁層27の表面及び電極28a,28b上に、静電気吸収層30が積層された構成となっている。この静電気吸収層30の寸法形状及びその配設位置は、過電圧が印加された際に自身を介して電極28a,28b間で初期放電が確保されるように設計されている限り、特に限定されない。静電気吸収層30は、絶縁性無機材料32のマトリックス中に島状の導電性無機材料33の集合体が不連続に点在した海島構造のコンポジットである。本実施形態では、静電気吸収層30は、逐次スパッタリングを行うことにより形成されている。より具体的には、下地絶縁層27の絶縁性表面上及び/又は電極28a,28b上に、導電性無機材料33をスパッタリングして部分的に不完全に成膜した後、引き続き絶縁性無機材料32をスパッタリングすることにより、謂わば、島状に点在した導電性無機材料33の層とこれを覆う絶縁性無機材料32の層との積層構造のコンポジットが形成されている。マトリックスを構成する絶縁性無機材料32の具体例としては、例えば、金属酸化物、金属窒化物等が挙げられるが、これらに特に限定されない。絶縁性やコスト面を考慮すると、Al2O3、TiO2、SiO2、ZnO、In2O3、NiO、CoO、SnO2、V2O5、CuO、MgO、ZrO2、AlN、BN及びSiCが好ましい。これらは、1種を単独で用いても、2種以上を併用してもよい。これらの中でも、絶縁性マトリックスに高度の絶縁性を付与する観点からは、Al2O3やSiO2等を用いることがより好ましい。一方、絶縁性マトリックスに半導体性を付与する観点からは、TiO2やZnOを用いることがより好ましい。絶縁性マトリックスに半導体性を付与することで、放電開始電圧及びクランプ電圧に優れる静電気対策素子を得ることができる。絶縁性マトリックスに半導体性を付与する方法は、特に限定されないが、例えば、これらTiO2やZnOを単独で用いたり、これらを他の絶縁性無機材料32と併用すればよい。特に、TiO2は、アルゴン雰囲気中でスパッタリングする際に酸素が欠損し易く、電気伝導度が高くなる傾向にあるので、絶縁性マトリックスに半導体性を付与するにはTiO2を用いることが特に好ましい。絶縁性無機材料32は、上層に位置する任意の層例えば絶縁層16aから一対の電極28a,28bや導電性無機材料33を保護する保護層としても機能するものである。導電性無機材料33の具体例としては、例えば、金属、合金、金属酸化物、金属窒化物、金属炭化物、金属ホウ化物等が挙げられるが、これらに特に限定されない。導電性を考慮すると、C、Ni、Cu、Au、Ti、Cr、Ag、Pd及びPt、或いは、これらの合金が好ましい。静電気吸収層30を構成する電極28、絶縁性無機材料32及び導電性無機材料33の組み合わせとしては、Cu、SiO2及びAuの組み合わせが特に好ましい。これらの材料で構成された静電気対策素子は電気的特性に優れるだけでなく、加工性やコスト面でも極めて有利である。特に、島状の導電性無機材料33の集合体が不連続に点在した海島構造のコンポジットを高精度且つ容易に形成することができる。静電気吸収層30の総厚みは、特に限定されるものではなく、適宜設定することができるが、より一層の薄膜化を達成する観点から、10nm~10μmであることが好ましく、15nm~1μmであることがより好ましく、15~500nmであることがより好ましい。本実施形態の如く、謂わば、不連続に点在した島状の導電性無機材料33の層と絶縁性無機材料32のマトリックスの層とを形成する場合、導電性無機材料33の層の厚みは、1~10nmであることが好ましく、絶縁性無機材料32の層の厚みは、10nm~10μmであることが好ましく、より好ましくは10nm~1μmであり、より好ましくは10~500nmである。静電気吸収層30の形成方法は、上述したスパッタリング法に限定されるものではない。下地絶縁層27の絶縁性表面上及び/又は電極28a,28b上に、公知の薄膜形成方法を適用して、上述した絶縁性無機材料32及び導電性無機材料33を付与することにより、静電気吸収層30を形成することができる。本実施形態の静電気対策素子層12bにおいては、絶縁性無機材料32のマトリックス中に不連続に点在した島状の導電性無機材料33を含む静電気吸収層30が、低電圧放電タイプの静電気保護材料として機能する。そして、かかる構成を採用することにより、静電容量が小さく、放電開始電圧が低く、且つ、放電耐性に優れる、高性能な静電気対策素子が実現される。しかも、低電圧放電タイプの静電気保護材料として機能する静電気吸収層30として、少なくとも絶縁性無機材料32と導電性無機材料33とから構成されるコンポジットが採用されている。そのため、上記従来の有機-無機複合膜のものに比して、耐熱性が高められ、また、温度や湿度等の外部環境により特性が変動し難いものとなり、その結果、信頼性が高められる。その上さらに、スパッタリング法により静電気吸収層30が形成可能であり、これにより、生産性及び経済性がより一層高められる。なお、本実施形態の静電気対策素子は、電極28a,28b間に電圧を印加することにより静電気吸収層30中へ電極28a,28bの一部が飛散した結果、静電気吸収層30が電極28a,28bを構成する素材を含む構成であってもよい。図6は、静電気対策素子の原理を説明するための模式図である。図6に示すように、一対の電極28a,28b間に静電気による放電電圧が印加されたとき、放電電流は、矢印で示すように、絶縁性無機材料32のマトリックス中に不連続に点在した島状の導電性無機材料33によって構成される任意の経路を通って電極28aから電極28bグランドに向かって流れる。このとき、電流経路中のエネルギー集中が大きかった地点の導電性無機材料33は絶縁性無機材料32と共に破壊され、静電気の放電エネルギーは吸収される。破壊された経路は非導通となるが、図示のように、不連続に点在した島状に導電性無機材料33によって多数の電流経路が形成されているため、複数回の静電気吸収が可能である。以上説明したように、本実施形態による複合電子部品100は、静電容量が小さく、放電開始電圧が低く、且つ、放電耐性、耐熱性及び耐候性に優れた低電圧タイプの静電気対策素子を内蔵しているので、高性能な静電気保護機能を備えたコモンモードフィルタとして機能する複合電子部品を実現することができる。また、本実施形態によれば、静電気対策素子層12bの材料として絶縁性無機材料32及び導電性無機材料33が使用され、静電気対策素子層12bを構成する各種材料に樹脂が含まれていないことから、磁性基体11a上に静電気対策素子層12bを形成し、さらにその上にコモンモードフィルタ層12aを形成することができる。コモンモードフィルタ層12aをいわゆる薄膜工法で形成する場合には350°C以上、導体パターンが形成されたセラミックシートを順次積層するいわゆる積層工法で形成する場合には800°Cの熱処理工程が必要となるが、静電気対策素子層の材料として絶縁性無機材料32及び導電性無機材料33を使用した場合には、熱処理工程に耐えることができ、正常に機能する静電気対策素子を確実に形成することができる。さらに、磁性基板上の十分に平坦な面に静電気対策素子を形成することができ、ギャップ電極の微小なギャップを安定的に形成することができる。また、本実施形態によれば、ギャップ電極の形成位置がコモンモードフィルタを構成する第1及び第2のスパイラル導体等と平面的に重ならず、それらの導体パターンを避けた位置に設けられていることから、静電気対策素子が静電気によって部分的に破壊されたときの上下方向の影響を抑えることができ、より信頼性の高い複合電子部品を実現することができる。さらに、本実施形態によれば、図2に示したように、複合電子部品100は一対の信号ライン上に実装され、静電気対策素子15a,15bは、コモンモードフィルタ14aよりも信号ラインの入力側に設けられていることから、静電気対策素子による過電圧の吸収効率を高めることができる。通常、静電気による過電圧は、インピーダンス整合のとれていない異常な電圧であるため、コモンモードフィルタの入力端で一回反射する。この反射信号は元の信号波形に重畳され、電圧が上昇した信号は、静電気対策素子で一気に吸収される。すなわち、静電気対策素子の後段にあるコモンモードフィルタが元波形よりも大きい波形にしてくれるので、電圧レベルが低い状態から吸収する場合よりも静電気対策素子で吸収されやすい状態を作り出すことができる。こうして、一回吸収した信号をコモンモードフィルタに入力することにより、細かいノイズを除去することができる。次に、本実施形態による複合電子部品100の製造方法について詳細に説明する。図7は、複合電子部品100の製造工程を示すフローチャートである。複合電子部品100の製造では、まず第1の磁性基体11aを用意しステップS101、第1の磁性基体11aの表面に静電気対策素子層12bを形成しステップS102~S104、静電気対策素子層12bの表面にコモンモードフィルタ層12aを形成した後ステップS105~S111、第2の磁性基体11bを積層するステップS112。その後、外周面に端子電極13a~13fを形成することによりステップS113、第1及び第2の磁性基体11a,11bに挟まれたコモンモードフィルタ層12a及び静電気対策素子層12bを有する複合電子部品100が完成する。本実施形態による複合電子部品100の製造方法は、コモンモードフィルタ層12a及び静電気対策素子層12bをいわゆる薄膜工法で一貫して形成することを特徴としている。ここで、薄膜工法とは、感光性樹脂を塗布し、これを露光及び現像して絶縁層を形成した後、絶縁層の表面に導体パターンを形成する工程を繰り返すことにより、絶縁層及び導体層が交互に形成された多層膜を形成する方法である。以下、静電気対策素子層12b及びコモンモードフィルタ層12aの形成工程について詳細に説明する。静電気対策素子層12bの形成では、まず磁性基体11aの表面に下地絶縁層27ステップS102を形成する。下地絶縁層27の形成方法は、特に限定されず、真空蒸着法、反応性蒸着法、スパッタリング法、イオンプレーティング法、CVDやPVD等の気相法等の公知の手法を適用できる。また、下地絶縁層27の層厚は、適宜設定可能である。次に、下地絶縁層27の表面にギャップ電極28,29を形成するステップS103。ギャップ電極28,29は、下地絶縁層27の全面に電極材料を成膜した後、電極材料をパターニングすることにより形成することができる。一対の電極間のギャップ距離ΔGは0.1~50μm程度と非常に微細であることから、高精度なパターニングが要求され、下地面の平坦性も要求される。ここで、下地絶縁層27は平坦性の高い磁性基体11a上に形成され、下地絶縁層27の平坦性も高いことから、微細なギャップ幅を高精度に制御することができる。次に、ギャップ電極28,29が形成された下地絶縁層27の表面に静電気吸収層30を形成するステップS104。詳細には、下地絶縁層27の絶縁性表面上及び/又は電極28a,28b上に、導電性無機材料33をスパッタリングして部分的に不完全に成膜した後、引き続き絶縁性無機材料32をスパッタリングすることにより、謂わば、島状に点在した導電性無機材料33の層とこれを覆う絶縁性無機材料32の層との積層構造のコンポジットを形成する。以上により、静電気対策素子層12bが完成する。コモンモードフィルタ層12aの形成では、絶縁層及び導体パターンを交互に形成することにより、絶縁層16a~16e、第1及び第2のスパイラル導体17,18、第1及び第2の引き出し導体19,20を形成するステップS105~S109。詳細には、静電気対策素子層12b上にまず絶縁層16aを形成した後、絶縁層16a上に第1の引き出し導体19を形成するステップS105。次に、絶縁層16a上に絶縁層16bを形成した後、絶縁層16b上に第1のスパイラル導体17を形成すると共に、絶縁層16bを貫通するコンタクトホール21を形成するステップS106。次に、絶縁層16b上に絶縁層16cを形成した後、絶縁層16c上に第2のスパイラル導体18を形成するステップS107。次に、絶縁層16c上に絶縁層16dを形成した後、絶縁層16d上に第2の引き出し導体20を形成すると共に、絶縁層16dを貫通するコンタクトホール22を形成しステップS108、さらに絶縁層16d上に絶縁層16eを形成するステップS109。ここで、各絶縁層16a~16eは、下地面に感光性樹脂をスピンコートし、これを露光及び現像することにより形成することができる。特に、絶縁層16b~16eは開口25を有する絶縁層として形成される。また、スパイラル導体等の導体パターンは、蒸着法又はスパッタリング法により導体層を形成した後、パターニングを行うことにより形成することができる。次に、開口25内に磁性体26を充填し、さらに絶縁層16eの表面にも磁性層16fを形成するステップS110。その後、接着層16gを形成しステップS111、接着層16gを介して第2の磁性基体11bを貼り合わせた後ステップS112、積層体の外周面に端子電極13a~13fを形成することによりステップS113、複合電子部品100が完成する。以上説明したように、本実施形態による複合電子部品の製造方法は、静電気対策素子層12b及びコモンモードフィルタ層12aを一貫して薄膜工法で形成するので、特別な製造工程を経由することなく複合電子部品を製造することができる。また、本実施形態による複合電子部品の製造方法は、磁性基体11a上に静電気対策素子層12bを形成し、静電気対策素子層12b上にコモンモードフィルタ層12aを形成するので、静電気対策素子を比較的平坦な磁性基体11aの表面に形成することができ、高品質な静電気対策素子とコモンモードフィルタとを組み合わせた複合電子部品を製造することができる。次に、静電気対策素子層12bの他の例について説明する。図8a及びbは、静電気対策素子層12bにおける第1のギャップ電極28付近の層構造の他の例を示す図であって、aは略平面図、bは略断面図である。図8a及びbに示すように、この静電気対策素子層12bは、静電気吸収層30に代えて静電気吸収層34を有する他は、上述した第1実施形態の静電気対策素子層と同じ構成を有する。静電気吸収層34は、絶縁性無機材料32のマトリックス中に導電性無機材料33が不連続に分散したコンポジットである。本実施形態では、静電気吸収層34は、下地絶縁層27の絶縁性表面上及び/又は電極28a,28b上に、絶縁性無機材料32を含むターゲット又は、絶縁性無機材料32及び導電性無機材料33を含むターゲットを用いてスパッタリング又は、同時スパッタリングした後、電極28a,28b間に電圧を印加して電極28a,28bの一部を絶縁性無機材料32中へランダムに飛散させることにより、形成されている。したがって、本実施形態の静電気吸収層34は、導電性無機材料33として少なくとも電極28a,28bを構成する素材を含むものとなっている。静電気吸収層34の総厚みは、特に限定されるものではなく、適宜設定することができるが、より一層の薄膜化を達成する観点から、10nm~10μmであることが好ましく、より好ましくは10nm~1μmであり、より好ましくは10~500nmである。本実施形態の静電気対策素子層12bにおいては、低電圧放電タイプの静電気保護材料として機能する静電気吸収層34として、絶縁性無機材料32のマトリックス中に粒子状の導電性無機材料33が不連続に分散したコンポジットが採用されている。このように構成しても、上記第1実施形態と同様の作用効果が奏される。図9は、本発明の第2の実施形態による複合電子部品200の層構造を示す略斜視図である。図9に示すように、この複合電子部品200の特徴は、コモンモードフィルタ層12aにおける第1及び第2の引き出し導体19,20が共通の絶縁層16a上に形成されている。そのため、第1の実施形態において第2の引き出し導体20が形成された絶縁層は省略されており、絶縁層が1層分不要となっている。したがって、コモンモードフィルタ層12aの層厚を薄くすることができ、複合電子部品200の低背化及び製造工程の簡素化を図ることができる。図10は、本発明の第3の実施形態による複合電子部品300の層構造を示す略斜視図である。図10に示すように、この複合電子部品300の特徴は、コモンモードフィルタ層12aが下層、静電気対策素子層12bが上層に設けられている点にある。コモンモードフィルタ層12aの構成や静電気対策素子層12bの構成に変更はないため、同一の構成要素に同一の符号を付して重複する説明を省略する。本実施形態によれば、第1の実施形態と同様、静電容量が小さく、放電開始電圧が低く、且つ、放電耐性、耐熱性及び耐候性に優れた低電圧タイプの静電気対策素子を内蔵しているので、高性能な静電気保護機能を備えたコモンモードフィルタとして機能する複合電子部品を実現することができる。尚、静電気対策素子層12bがコモンモードフィルタ層12aの上面に形成されることから、下地面となるコモンモードフィルタ層12aの上面が十分な平坦性を有することが必要となる。図11は、本発明の第4の実施形態による複合電子部品400の構成を示す回路図である。図11に示すように、複合電子部品400は、コモンモードチョークコイルとして機能するインダクタ素子14a、14bと、静電気対策素子15a~15dとを備えており、インダクタ素子14a、14bの一端は第1及び第2の端子電極13a,13bにそれぞれ接続され、他端は第3及び第4の端子電極13c、13dにそれぞれ接続されている。また、静電気対策素子15a,15bの一端は第1及び第2の端子電極13a,13bにそれぞれ接続され、他端は第5及び第6の端子電極13e,13fにそれぞれ接続されている。さらに、静電気対策素子15c,15dの一端は第3及び第4の端子電極13c,13dにそれぞれ接続され、他端は第5及び第6の端子電極13e,13fにそれぞれ接続されている。図13に示したように、複合電子部品400は一対の信号ライン上に実装されるが、第1の実施形態と異なり、一対の静電気対策素子が入力側と出力側の両方に設けられた対称型の回路であることから、第1及び第2の端子電極13a,13bを信号ラインの入力側に接続しても出力側に接続しても回路構成は同じになる。図12は、複合電子部品400の層構造の一例を示す略分解斜視図である。図12に示すように、複合電子部品400では、静電気対策素子層12b内の下地絶縁層27の表面に形成されたギャップ電極の形状に特徴があり、第1及び第2のギャップ電極28,29のみならず、第3及び第4のギャップ電極36,37を備えている。第1のギャップ電極28付近の層構造は、図11に示した第1の静電気対策素子15aとして機能する部分であり、第2のギャップ電極29付近の層構造は、第2の静電気対策素子15bとして機能する部分であり、第3のギャップ電極36付近の層構造は、第3の静電気対策素子15cとして機能する部分であり、第4のギャップ電極37付近の層構造は、第4の静電気対策素子15dとして機能する部分である。第1のギャップ電極28の一端は第1の端子電極13aに接続されており、他端は第5の端子電極13eに接続されている。また、第2のギャップ電極29の一端は第2の端子電極13bに接続されており、他端は第6の端子電極13fに接続されている。第3のギャップ電極36の一端は第3の端子電極13cに接続されており、他端は第5の端子電極13eに接続されている。また、第4のギャップ電極37の一端は第4の端子電極13dに接続されており、他端は第6の端子電極13fに接続されている。以上説明したように、本実施形態による複合電子部品400は、入力側と出力側の両方に一対の静電気対策素子が設けられた対称型の回路であることから、実装方向の制約がないチップ部品として提供することができる。以上、本発明の好ましい実施の形態について説明したが、本発明は上記実施形態に限定されることなく、本発明の趣旨を逸脱しない範囲で種々の変更を加えることが可能であり、それらも本発明に包含されるものであることは言うまでもない。例えば、上記実施形態においては、静電気対策素子層12bを下層、コモンモードフィルタ層12aを上層としているが、静電気対策素子層12bを上層、コモンモードフィルタ層12aを下層としてもよい。この場合、静電気対策素子層12bがコモンモードフィルタ層12aの上面に形成されることから、コモンモードフィルタ層の上面が十分な平坦性を有することが必要となる。また、上記実施形態においては、略矩形状のスパイラル導体直線によって形作られる角パターンを用いているが、略円形状のスパイラル導体曲線によって形作られる丸パターンを用いて構成してもよい。丸パターンの場合、当該パターンが形成されていない空き領域にギャップ電極を形成しやすいという利点がある。"