"パッケージされた電子デバイスであって、担体基板10と、前記担体基板10が配置されたばね装置20と、チップ30であって、該チップ30の第1の側31で前記ばね装置20に結合されたチップと、前記担体基板10に配置されたカバー部材100とを備え、前記カバー部材100が、少なくとも、前記チップ30の第1の側とは異なる第2の側で前記チップ30に接触するようにチップ30の上部に配置されている、パッケージされた電子デバイス。請求項1に記載のパッケージされた電子デバイスにおいて、前記担体基板10に配置された支持部材70を備え、前記支持部材70が、前記チップ30の第1の側31が少なくとも部分的に前記支持部材70に載置されているように構成されている、パッケージされた電子デバイス。請求項2に記載のパッケージされた電子デバイスにおいて、前記チップ30と前記ばね装置20とを接続するための接続部材60を備え、前記ばね部材20が、少なくとも1つの支持アーム21と1つのばねアーム22とを有し、前記支持アーム21が前記担体基板10に配置されており、前記ばねアーム22の端部E22aが、少なくとも1つの支持アーム21に固定されており、ばねアームの別の端部E22bが前期担体基板10の上に可動に配置されており、前記支持部材70が、担体基板の上の前記接続部材60、前記ばねアーム22および前記少なくとも1つの支持アーム21の高さの合計に相当する高さを有する、パッケージされた電子デバイス。請求項2または3に記載のパッケージされた電子デバイスにおいて、前記チップ30が、前記支持部材70に可動に載置されている、パッケージされた電子デバイス。請求項1から4までのいずれか一項に記載のパッケージされた電子デバイスにおいて、前記カバー部材100が、プラスチック材料からなる少なくとも1つの第1の層40を備え、前記第1の層40が、前記チップ30の少なくとも1つの第2の側32で前記チップ30に接触する第1の部分41を有する、パッケージされた電子デバイス。請求項5に記載のパッケージされた電子デバイスにおいて、前記カバー部材の前記第1の層40が、前記担体基板10に配置された第2の部分42を有する、パッケージされた電子デバイス。請求項6に記載のパッケージされた電子デバイスにおいて、前記カバー部材の前記第1の層40が、支持部材70に接触する第3の部分43を備える、パッケージされた電子デバイス。請求項5乃至7のいずれか一項に記載のパッケージされた電子デバイスにおいて、前記カバー部材が、金属材料からなる少なくとも1つの第2の層50を備え、前記第2の層50が、前記第1の層40全体に接触する第1の部分51を有する、パッケージされた電子デバイス。請求項8に記載のパッケージされた電子デバイスにおいて、前記カバー素子の前記第2の層50が、前記担体基板10に配置された第2の部分52を有する、パッケージされた電子デバイス。請求項8または9に記載のパッケージされた電子デバイスにおいて、前記カバー部材の前記第1の層40の前記第3の部分43が切欠き44を有し、前記カバー部材の前記第2の層50が前記支持部材70に接触している、パッケージされた電子デバイス。請求項1乃至10のいずれか一項に記載のパッケージされた電子デバイスにおいて、前記担体基板10が、導電路80,90、およびデバイス1000を接触させるための接触端子110を備え、前記ばね装置20がばね性の導電性のコンタクト素子として構成されており、該コンタクト素子が、前記担体基板10の前記導電路80,90に結合されており、前記チップ30が、前記ばね装置20、および前記担体基板10の前記導電路80,90を介して前記担体基板の接触端子110に接続されている、パッケージされた電子デバイス。パッケージされた電子デバイスを作製するための方法であって、担体基板10を準備する工程と、前記担体基板10にばね装置20を配置する工程と、チップ30を前記ばね装置20に、該チップの第1の側31が前記ばね装置20に結合されるように、配置する工程と、少なくとも1つの前記チップ30の第1の側とは異なる第2の側32で前記チップ30に接触するように、カバー部材100を前記チップ30の上部に配置する工程とを含む、パッケージされた電子デバイスを作製するための方法。請求項12に記載の方法において、以下のステップa~c:a前記担体基板10への第1の層21のスパッタリングおよび電解めっきによる析出のステップと、b前記第1の層21の端部E21aおよびフォトレジスト200への第2層22のスパッタリングおよび電解めっきによる析出のステップと、c前記第2層22の下方のフォトレジスト200を除去するステップとにより前記担体基板10に前記ばね装置20を配置する工程を含む方法。請求項12または13に記載の方法において、以下のステップaおよびb:a前記担体基板10への第3の層70のスパッタリングおよび電解めっきによる析出のステップと、b前記第3の層70が前記チップ30を載置するために適した平坦な表面を有するように、前記第3の層70を機械的に後処理するステップとにより前記担体基板10に支持部材70を配置する工程を含む方法。請求項12乃至14までのいずれか一項に記載の方法において、次のステップaおよびb:a前記チップ30および前記担体基板10に、プラスチック材料からなる薄膜40を積層するステップと、b前記薄膜40および前記薄膜40に隣接する支持層10に第4の層50をスパッタリングし、電解めっきするステップとにより前記担体基板10に前記カバー部材100を配置する工程を含む方法。パッケージされた電子デバイスにおいて、デバイスのチップに熱機械的負荷により加えられる応力が低減されたデバイスを提供することが望ましい。さらに、パッケージされた電子デバイスを製造するための、熱機械的負荷によりケーシングの内部のチップに加えられる応力が低減される方法を提供することが望ましい。パッケージされた電子デバイスは、担体基板と、この担体基板の上に配設されたばね装置と、第1の側でこのばね装置に結合されたチップと、担体基板の上に配置されたカバー部材とを含む。カバー部材は、カバー部材がチップの少なくとも第1の側とは異なる第2の側でチップに接触するようにチップの上部に配置されている。デバイスは、所要スペースがわずかであり、周囲の影響に対して高い密閉性を備える。セラミックからなる担体基板、および金属からなる層を備えるカバー部材を使用した場合に、チップの周囲に連続した金属‐もしくはセラミック被覆を継ぎ目なく実現することができる。この場合、特にセラミックと金属との間の移行部が堅固に、密閉されて結合されていることが重要である。このような結合は、例えばスパッタ処理によって実現することができる。パッケージされた電子デバイスを作製するための方法は、担体基板の準備を含む。担体基板にはばね装置が配置される。ばね装置にはチップが配置され、この場合、チップの第1の側がばね装置に結合される。チップの上部にはカバー部材が配置され、この場合、カバー部材はチップの第1の側とは異なる少なくとも第2の側でチップに接触する。パッケージされた電子デバイスおよびパッケージされた電子デバイスを作製する方法の他の実施形態が従属請求項に記載されている。図1は、担体基板10を備える、パッケージされた電子デバイス1000の実施形態を示し、この担体基板の上に、チップ30が配置されている。チップは、例えば基板を含んでよく、この基板内または基板上には、集積回路が含まれる。表面波‐または体積波‐デバイスの場合には、チップ30は、例えば担体基板を備えてよく、この担体基板の上には、音響的な表面波または体積波を励起するための金属構造体が配置されている。チップ30は、ばね装置20の上に配置されている。チップは、例えば、フリップチップ実装によってばね装置に取り付けられてよい。ばね装置は、ばね性のある導電性のコンタクト素子として形成されており、このばね装置を介して、チップのコンタクト面は、信号を印可もしくは取り出すために電子デバイスの外部接触端子110に接続されている。担体基板は、下側にチップ30を外部接触させるための接触端子110を備える多層担体として形成されてよい。図1の実施例では、担体基板10は、導電性材料、例えば金属により被覆または充填された孔80、いわゆるビアを含む。孔80は、互いにずれて配置されている。ビア80を接続するために、担体基板の内部に導体路90が配置されている。素子の内部に向いた担体基板の上面には、ばね装置20が配置されており、ばね装置20は、ばね性の保持部としての機能の他に、チップのためのばね性コンタクト素子としての機能を有する。2つのばね装置はそれぞれ、ビア80の上部に配置された層21を備える。ばね装置20の他のそれぞれの層22は、その端部E22aで層21に接続されている。層22の別の端部E22bは担体基板の上方で自由に可動に配置されている。したがって、層22は、ばね装置20のばねアームを形成しており、このばねアームは層21の上の端部E22aに配置され、層21は、ばねアームのための保持アームとしての役割を果たす。チップ30のコンタクト面は、それぞれ接続部材60を介してそれぞれのばね装置20、特にばね装置22のばねアームに接続されている。チップ30がフリップチップ実装によってバネ性のコンタクト素子20に取り付けられている場合には、接続部材60は、例えば、はんだバンプ、はんだ付けされた金属柱ピラー、金スタッドバンプ、または導電性接着剤バンプとして形成されてよい。図1に示した、パッケージされた電子デバイス1000の実施形態では、担体基板10の上に支持部材70が配置されている。支持部材70は、パッケージされた素子のフレームとして構成されてよく、チップの周りに戴置される。このフレームは、担体の一部であってよい。好ましい実施形態では、支持部材は金属からなる材料を備え、付加的なプロセスで担体基板の上に形成することができる。チップ30の上にはカバー部材100が配置されており、このカバー部材は、チップ30に少なくとも一つの面32で接触している。パッケージされた電子デバイスの図1に示した実施形態では、カバー部材は、全部で5つの主表面で、特に上面32および側面33の表面で、チップに接触している。カバー部材100は、ラミネート層Laminatschichtとして形成された層40を備えてよい。ラミネート層40は、深絞り加工によりチップの表面に密着され、続いて硬化されたポリマー薄膜、特にBステージ材料であってよい。層40は、この層40の部分41がチップ30の上面32および側面33の表面に接触するように形成されてよい。層40の部分41は、チップ30の上面32および側面33の表面に直接に密着されてよい。好ましい実施形態では、カバー部材の層40は、チップの上面32および側面33の表面全体に接触している。層40の別の部分42は担体基板に配置されている。部分41と部分42との間に、層40は、支持部材70に接触する部分43を備えている。したがって、層40は、部分42の領域で担体基板に接触し、部分43で支持部材70に密着している。カバー100は、層40の上部に配置された別の層50を備える。層50は、例えば、薄い、例えばスパッタリングされた下層シード層と、下層に電解めっきにより析出された補強層とからなる層配列として構成されてよい。シード層は、例えば、0.1μm~2μmの厚さを有してよい。シード層は、チタン、タングステン、クロムおよび/または銅を含んでよい。補強層は、10μm~100μmの層厚を有し、例えば銅および/またはニッケルを含んでよい。層50は、層40に接触する部分51を有する。図1に示した、パッケージされた電子デバイスの実施形態では、層50の部分51は、しっかりと隙間なく層40に密着する。層40は、部分43の領域に切欠き44を備え、この切欠き44には、層50の材料が入り込んでいる。これにより、層50と支持部材70との間の接続が形成される。層50が金属材料から形成されており、ラミネート層40の切欠き44により、好ましくは同様に金属のフレーム70に接続されている場合には、この点状の結合は電気接触を可能にする。支持部材70が戴置された担体基板10が適切な接地電位に接続されている場合には、カバー部材100、特にカバー100の導電性部分50によって、チップに対して良好な電磁シールド効果が得られる。支持部材70への層50の周回する線状の結合は、さらに気密な、耐拡散性の封止が可能となる。担体基板10は、好ましくは、HTCCセラミックHighTemperatureCofiredCeramicsまたはLTCCセラミックLowTemperatureCofiredCeramicsからなる構成体であり、全ての機能部材、特に底面、ビア、内部導体路、例えばSMT表面実装技術により形成されたはんだパッドおよび接触端子から、多層技術で形成され、一緒に焼結される。しかしながら、他の形成可能性も考えられる。例えば、担体基板には、回路基板の形態の有機担体が使用されてよい。担体基板10にばね装置20および支持部材70の構造体を取り付けるための可能な方法によれば、支持部材70を担体基板10に取り付けることができ、この場合、まず、下層シード層が全く平坦に支持基板10にスパッタリングされる。続いて、下層のマスキング、およびマスク開口への、例えば銅および/またはニッケルの層析出が電解めっきにより行われる。続いてマスクが除去され、下層がエッチングにより取り除かれる。チップをできるだけ平坦に平面状に支持するために、例えば、フライス加工または研磨により機械的に支持部材70の上面を後処理することができる。これにより、場合によっては後続のプロセスでの、特にアセンブリ段階における射出成形による被覆での、密閉性、および極めて高い耐圧性が既にある程度達成される。支持部材は、フレーム形状に形成されてよい。ばね性のコンタクト素子20は、フレーム70と同様の方法で、好ましくは同じ工程で直接作製することができる。この場合、それぞれのばね装置20の高さを明らかに超える高さが得られるように、2回目の層析出でフレーム70をでさらに厚くすることが可能である。ばね性のコンタクト素子20に適した材料は、例えば銅およびニッケルであり、全体の厚さは10μm~100μmの範囲である。チップへの接触方法に応じて、例えば、銀、パラジウム、金、亜鉛またはソルダレジストフィルムなどの他の層で補完してよい。図2は、担体基板10におけるばね装置20の作製を示す。ばね装置20を配置する担体基板10の部分が示されている。まず、犠牲層220が担体基板10に取り付けられ、この犠牲層が担体基板10の一部にのみ配置されているようにパターン形成される。続いて、露出している担体基板10および犠牲層220に下層シード層210が取り付けられる。下層210の取り付けは、スパッタリングにより行ってよい。これに続いて、めっきレジスト層200が取り付けられ、図2に示すように、めっきレジスト層200の2つの部分の間の領域が露出されるようにパターン形成される。この領域には、ばね部材20の電解めっきによる析出が行われる。続いて、めっきレジスト層200が除去される。この後に露出されているシード層210が除去される。フォトレジスト層220は、典型的には、1μm~50μmの厚さを有してよい。犠牲層220は、ばねアーム22のばね作用を得るために後のステップで除去することができる。犠牲層220は、ばね装置のコンタクト箇所22の下方に残ることができるように、軟らかく形成されてよい。デバイスの断面図において支持アーム21とばねアーム22とがずれているだけでなく、デバイスの平面図においても支持アームとばねアームとが、互いに側方にずれて配置されてよい。平面図では、支持アーム21およびばねアーム22は、好ましくは正確に直線状には配置されておらず、これにより、引っ張りおよび圧縮応力をばね装置によって、縦方向でより良好に緩和することができる。1つの好ましい実施形態では、支持部材70の高さは、犠牲層の厚さ、ばねアームの厚さ、および結合された状態のチップとばね装置との間の結合部材の厚さの合計にほぼ相当する。結合部材は、例えば、圧縮された金スタッドバンプまたは潰れたはんだボールであってもよい。結合部を形成した際の結合部材60の高さの縮みが少なくとも犠牲層220の厚さに相当すると、特に好ましいことが判明した。この場合、チップ30の取り付けの際に、ばね装置20は弾性的に当接するまで、すなわち担体基板表面まで、押し下げられるが、これは、結合方法によっては有用であるか、または必要不可欠である。図3は、パッケージされた電子デバイス2000の実施形態を示す。図1の実施形態と同じ構成部品には、図3においても同じ符号を付す。図3に示した、パッケージされた電子デバイスの実施形態では、支持部材70は、図1に示した実施形態と比較して小さな高さを有する。ばね装置20よりも小さな高さを備える支持部材70は、好ましくは、支持部材70が事前に担体基板10で前処理されるか、または用いられる方法は、支持部材70の厚さに関する制限を有する。これに対して、支持部材70が電解めっきによる析出によって形成される場合、ばねも形成される材料層だけで支持部材を形成する方が通常安価である。したがって、通常支持部材も、ほぼばね装置の厚さを有する。図3に示した、パッケージされたデバイスの実施形態では、チップ30は、ばね装置20のみによって保持される。チップは支持部材70に載置されないので、支持部材の表面の水平化を省略することができる。図4は、支持部材70を備えていないパッケージされた電子デバイス3000の実施形態を示す。その他の点では、同じ構成部品には図1および図3と同じ符号を付す。図4に示したデバイスの実施形態では、気密な封止が実現可能であり、この場合、層40、例えばラミネート層は、外側領域では、担体基板10、例えばセラミックを覆っておらず、層50、例えば金属被覆層めっきがラミネート層40に接続しており、支持基板の外側領域に配置されている。したがって、層50は、ラミネート層40の表面全体に接触する部分51を有する。さらに、被覆層50は、部分51に接続する部分52を有し、この部分52は、担体基板10に直接に載置されており、支持基板に接触している。担体基板10における金属被覆層50のスパッタリングおよび電解めっきによる析出により、気密な封止が実現可能である。図5は、パッケージされたデバイス4000の実施形態を示す。この実施形態では、チップの気密な、耐拡散性のカプセル化は行われない。ラミネート層およびラミネート層の上部に配置された金属被覆層からなるカバー部材を設けるかわりに、チップの上側32の表面と側面33の表面が厚いポリマー層120、例えば、グロブトップ層GlobtopSchichtに埋設されている。ポリマー層120は、例えば、ラミネート、スプレー、ディップまたはモールドによって取り付けることができ、この際に適切なプロセス管理により、ポリマー材料はチップ30と担体基板10との間の中空室にわずかにしか侵入しない。多層の構造を用いてもよい。例えば、ラミネート層には、中空室に対して保護する下層と、上部の充填層が設けられてよい。例えば平行六面体状の部品外形を得るために、このようなポリマー層を、ラミネート層40および金属被覆層50からなるカバー部材100と組み合せて使用してもよい。例えば高コントラストの刻印のために、他の機能層が追加されてよい。製造コストを低く抑えるために、好ましくは、図1、図3、図4および図5に示した実施形態のいずれかによる多数のパッケージされたデバイスからなる平面状の配列が、一緒に処理され、処理が進んだ状態、または完全に完成した状態でようやく分割される。したがって、図1、図3および図4に示したカバーの構造を備えるパッケージされたデバイスは、高度に小型化され、効率のよい有用な製造方法を可能とする。"