"電源ラインを介して被試験デバイスの電源端子に電源信号を供給する試験装置用の電源装置であって、前記被試験デバイスの前記電源端子に供給される前記電源信号に応じたアナログ観測値をフィードバックラインを介して受け、前記アナログ観測値をアナログ/デジタル変換してデジタル観測値を生成する第1A/Dコンバータと、前記第1A/Dコンバータからの前記デジタル観測値が所定の基準値と一致するように調節される制御値をデジタル演算処理によって生成するデジタル信号処理回路と、前記制御値をデジタル/アナログ変換し、その結果得られるアナログの電源信号を、前記電源ラインを介して前記被試験デバイスの電源端子に供給するD/Aコンバータと、前記被試験デバイスの電源端子が接続されるべきノードに、前記電源ラインを介して所定の周波数成分を含む試験信号を印加するとともに、前記試験信号を印加した結果前記ノードに生ずる観測信号を前記フィードバックラインを介して受け、前記試験信号および前記観測信号に応じて、前記デジタル信号処理回路の制御パラメータを生成する負荷推定部と、を備えることを特徴とする電源装置。その出力端子が前記電源ラインに接続され、その第1入力端子に前記D/Aコンバータからの前記電源信号を受け、その第2入力端子に前記試験信号が入力される第1セレクタをさらに備えることを特徴とする請求項1に記載の電源装置。前記負荷推定部は、前記試験信号を生成する信号発生器と、前記観測信号をデジタルの観測値に変換する第2A/Dコンバータと、前記第2A/Dコンバータの出力値と、前記試験信号に応じたデジタル値にもとづき、前記制御パラメータを生成する演算部と、を含むことを特徴とする請求項1または2に記載の電源装置。その入力端子が前記フィードバックラインと接続され、その第1出力端子が前記第1A/Dコンバータの入力端子に接続され、その第2出力端子が前記第2A/Dコンバータの入力端子と接続された第2セレクタをさらに備えることを特徴とする請求項3に記載の電源装置。前記負荷推定部は、前記試験信号および前記観測信号にもとづき、前記電源ラインおよび前記フィードバックラインを含む経路の伝達関数を計算し、当該伝達関数に応じて前記制御パラメータを生成することを特徴とする請求項1から4のいずれかに記載の電源装置。前記試験信号は、疑似乱数2値信号、パルス信号、周波数スイープ信号のいずれかであることを特徴とする請求項1から5のいずれかに記載の電源装置。前記負荷推定部により取得された前記伝達関数に応じた信号を、前記基準値に重畳する信号重畳部をさらに備えることを特徴とする請求項5に記載の電源装置。前記負荷推定部により取得された前記伝達関数に応じた信号を、前記デジタル観測値と前記基準値の差分値に重畳する信号重畳部をさらに備えることを特徴とする請求項5に記載の電源装置。前記負荷推定部により取得された前記伝達関数に応じた信号を、前記制御値に重畳する信号重畳部をさらに備えることを特徴とする請求項5に記載の電源装置。電源ラインを介して被試験デバイスの電源端子に電源信号を供給する試験装置用の電源装置であって、前記被試験デバイスの前記電源端子に供給される前記電源信号に応じた観測値をフィードバックラインを介して受け、前記観測値が所定の基準値と一致するように調節される前記電源信号を生成する電源ユニットと、所定の周波数成分を含む試験信号を生成し、当該試験信号を被試験デバイスの電源端子が接続されるべきノードに電源ラインを介して印加するとともに、前記試験信号を印加した結果ノードに生ずる観測信号をフィードバックラインを介して受け、前記試験信号および前記観測信号に応じて、前記電源ユニットによる信号処理を設定する負荷推定部と、を備えることを特徴とする電源装置。被試験デバイスに対して電源を供給する請求項1から10のいずれかに記載の電源装置を備えることを特徴とする試験装置。従来では、コントローラ1024はアナログ回路を用いて構成されていた。したがってその総合的な性能は、それを構成するアナログ素子の性能で固定的に決定されるという問題がある。つまり、ある制御対象1010および寄生パラメータ1030を想定して設計された電源装置1100は、制御対象1010や寄生パラメータ1030が設計時の想定値とは異なるものであるとき、設計通りの性能を発揮することができない。また従来では、制御対象1010および寄生パラメータ1030を、それらとよくフィッティングする等価回路を用いて近似していたが、こうした近似には高精度が期待できない。そこで従来では、コントローラ1024のフィードバック帯域を狭く設計し、不本意ながらも特性を悪化させ、回路動作の安定化を図る必要があった。本発明は係る課題に鑑みてなされたものであり、そのある態様の例示的な目的のひとつは、負荷や寄生インピーダンスに応じた最適な制御が可能な電源装置の提供にある。本発明のある態様は、電源ラインを介して被試験デバイスの電源端子に電源信号を供給する試験装置用の電源装置に関する。電源装置は、被試験デバイスの電源端子に供給される電源信号に応じたアナログ観測値をフィードバックラインを介して受け、アナログ観測値をアナログ/デジタル変換してデジタル観測値を生成する第1A/Dコンバータと、第1A/Dコンバータからのデジタル観測値が所定の基準値と一致するように調節される制御値をデジタル演算処理によって生成するデジタル信号処理回路と、制御値をデジタル/アナログ変換し、その結果得られるアナログの電源信号を電源ラインを介して被試験デバイスの電源端子に供給するD/Aコンバータと、所定の周波数成分を含む試験信号を生成し、当該試験信号を、被試験デバイスの電源端子が接続されるべきノードに電源ラインを介して印加するとともに、試験信号を印加した結果ノードに生ずる観測信号をフィードバックラインを介して受け、試験信号および観測信号に応じて、デジタル信号処理回路の制御パラメータを生成する負荷推定部と、を備える。試験信号は、電源ライン、被試験デバイスの周辺に設けられるバイパスコンデンサ、被試験デバイスが装着されるソケットパフォーマンスボードなどに起因する寄生インピーダンスを介して、観測信号として戻ってくる。つまり、観測信号と試験信号の関係から、寄生インピーダンスの特性を測定することができ、その特性をデジタル信号処理回路の信号処理における制御パラメータに反映させることにより、寄生インピーダンスに応じた最適な制御が可能となる。ある態様の電源装置は、その出力端子が電源ラインに接続され、その第1入力端子にD/Aコンバータからの電源信号を受け、その第2入力端子に試験信号が入力される第1セレクタをさらに備えてもよい。負荷推定部は、試験信号を生成する信号発生器と、観測信号をデジタルの観測値に変換する第2A/Dコンバータと、第2A/Dコンバータの出力値と、試験信号に応じたデジタル値にもとづき、制御パラメータを生成する演算部と、を含んでもよい。ある態様の電源装置は、その入力端子がフィードバックラインと接続され、その第1出力端子が第1A/Dコンバータの入力端子に接続され、その第2出力端子が第2A/Dコンバータの入力端子と接続された第2セレクタをさらに備えてもよい。負荷推定部は、試験信号および観測信号にもとづき、電源ラインおよびフィードバックラインを含む経路の伝達関数を計算し、当該伝達関数に応じて制御パラメータを生成してもよい。試験信号は、疑似乱数2値信号PseudoRandomBinarySequence、パルス信号、周波数スイープ信号のいずれかであってもよい。ある態様において電源装置は、負荷推定部により取得された伝達関数に応じた信号を、基準値に重畳する信号重畳部をさらに備えてもよい。ある態様において電源装置は、負荷推定部により取得された伝達関数に応じた信号を、デジタル観測値と基準値の差分値に重畳する信号重畳部をさらに備えてもよい。ある態様において電源装置は、負荷推定部により取得された前記伝達関数に応じた信号を、前記制御値に重畳する信号重畳部をさらに備えることを特徴とする請求項5に記載の電源装置。本発明の別の態様もまた、電源装置である。この電源装置は、被試験デバイスの電源端子に供給される電源信号に応じた観測値をフィードバックラインを介して受け、観測値が所定の基準値と一致するように調節される電源信号を生成する電源ユニットと、被試験デバイスの電源端子が接続されるべきノードに、電源ラインを介して所定の周波数成分を含む試験信号を印加するとともに、試験信号を印加した結果ノードに生ずる観測信号をフィードバックラインを介して受け、試験信号および観測信号に応じて、電源ユニットによる信号処理を設定する負荷推定部と、を備える。この態様によると、寄生インピーダンスに応じた最適な制御が可能となる。本発明のさらに別の態様は、試験装置である。この試験装置は、被試験デバイスに対して電源を供給する上述のいずれかの態様の電源装置を備える。この態様によると、電源の影響を抑制しつつ、被試験デバイスの良否や不良箇所を判定できる。なお、以上の構成要素の任意の組み合わせや、本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。本発明のある態様によれば、負荷や寄生インピーダンスに応じた最適な制御が可能な電源装置が提供される。以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。本明細書において、部材Aが、部材Bと接続された状態とは、部材Aと部材Bが物理的に直接的に接続される場合のほか、部材Aと部材Bが、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。同様に、部材Cが、部材Aと部材Bの間に設けられた状態とは、部材Aと部材C、あるいは部材Bと部材Cが直接的に接続される場合のほか、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。図2は、実施の形態に係る電源装置100を備える試験装置2示すブロック図である。試験装置2は、DUT1に信号を与え、DUT1からの信号を期待値と比較して、DUT1の良否や不良箇所を判定する。試験装置2は、ドライバDR、コンパレータタイミングコンパレータCP、電源装置100などを備える。ドライバDRは、DUT1に対してテストパターン信号を出力する。このテストパターン信号は図示しないタイミング発生器TG、パターン発生器PGおよび波形整形器FCFormatControllerなどによって生成され、ドライバDRに入力される。DUT1が出力する信号は、コンパレータCPに入力される。コンパレータCPは、DUT1からの信号を所定のしきい値と比較し、比較結果を適切なタイミングでラッチする。コンパレータCPの出力は、その期待値と比較される。以上が試験装置2の概要である。電源装置100は、DUT1に対する電源電圧Vddもしくは電源電流以下、電源信号S1ともいうを生成し、電源ケーブル電源ライン4などを介して、DUT1の電源端子P1へと供給する。DUT1の電源端子P1に供給される電源信号を、S1と区別してS2と記す。寄生パラメータ30は、図1で説明したのと同様、制御対象10を制御する際に考慮すべきパラメータを模式的に示す。つまり寄生パラメータ30は、実際の回路において明示的な要素として存在するわけではなく、それは電源ライン4やコネクタ不図示に起因するインピーダンス成分として把握される。試験装置2は、DUT1の状態をダイナミックに切りかえながら、DUT1を試験する。したがって、DUT1の消費電流すなわち電源装置100の負荷はダイナミックに変動する。本実施の形態では、電源信号S1は電源電圧Vddである。一般的な電源装置は負荷が急激に変動すると、フィードバックによる電源信号の制御が追従できなくなり、出力信号が目標値から逸脱する。試験装置2において電源装置の出力信号が変動すると、DUT1が出力する信号に影響を及ぼしてしまう。つまりコンパレータCPによって判定された不良Failが、DUT1そのものに起因するものなのか、電源装置に起因するものなのかを区別できなくなる。特に試験工程におけるDUT1の負荷変動は、DUT1が出荷された後にセット電子機器に搭載された状態での負荷変動よりも大きい。かかる事情から試験装置2に搭載される電源装置100には、負荷変動に対する追従性が厳しく要求される。以下では、試験装置2に好適に利用可能な電源装置100の構成を説明する。電源装置100は、第1A/Dコンバータ22、デジタル信号処理回路24、第1D/Aコンバータ26、負荷推定部40、第1セレクタ50、第2セレクタ52を備える。第1A/Dコンバータ22は、DUT1の電源端子P1に供給される電源信号S2に応じたアナログ観測値S2’をフィードバックライン6を介して受け、それをアナログ/デジタル変換して、デジタル観測値S3を生成する。アナログ観測値S2’は、DUT1に供給される電源電圧Vddそのものであってもよいし、電源電圧Vddを分圧により降圧した電圧であってもよい。デジタル信号処理回路24は、デジタル演算処理によってデジタルの制御値S4を生成する。デジタル制御値S4は、第1A/Dコンバータ22からのデジタル観測値S3が所定の基準値Refと一致するように調節される。たとえばデジタル信号処理回路24は、CPUCentralProcessingUnit、DSPDigitalSignalProcessorまたはFPGAFieldProgrammableGateArrayなどで構成することができる。デジタル信号処理回路24は、その信号処理の内容、言い換えれば制御特性が変更可能に構成される。たとえばデジタル信号処理回路24は、デジタル観測値S3と基準値Refの差分にもとづき、PID比例、積分、微分制御を行ってもよい。この場合、信号処理の内容の変更は、PID制御における各種のパラメータたとえば利得、フィルタの次数やカットオフ周波数の変更、あるいは演算式の変更であってもよい。あるいはデジタル信号処理回路24は、PID制御に代えて、P制御、PI制御、PD制御のいずれかを行ってもよい。またデジタル信号処理回路24は、信号処理の内容を変更する際に、PID、P、PI、PDなどの制御方式自体を切りかえてもよい。第1D/Aコンバータ26は、デジタル制御値S4をデジタル/アナログ変換し、その結果得られるアナログの電源信号S1を、電源ライン4を介してDUT1の電源端子P1へ供給する。電源装置100は、通常モードとキャリブレーションモードが切りかえ可能に構成される。電源装置100は、DUT1を試験する際には通常モードに設定され、DUT1に対して電源信号を供給する。電源装置100は、通常モードに先立ち、キャリブレーションモードに設定される。キャリブレーションモードにおいて、電源装置100は、寄生パラメータ30や制御対象10などの負荷特性が推定し、推定された負荷特性に応じて、デジタル信号処理回路24の制御パラメータS8を設定する。第1セレクタ50は、その出力端子が電源ライン4に接続され、その第1入力端子0に第1D/Aコンバータ26からの電源信号S1を受け、その第2入力端子1に負荷推定部40からの試験信号S7が入力される。第2セレクタ52は、その入力端子がフィードバックライン6と接続され、その第1出力端子0が第1A/Dコンバータ22の入力端子に接続され、その第2出力端子1が第2A/Dコンバータ44の入力端子と接続される。第1セレクタ50および第2セレクタ52はそれぞれ、通常モードにおいて第1入力端子0側にオンし、キャリブレーションモードにおいて第2入力端子1側にオンする。負荷推定部40は、キャリブレーションモードにおいて、負荷特性を推定し、それに応じた制御パラメータS8を生成する。負荷推定部40は、DUT1の電源端子P1が接続されるべきノードN1に、電源ライン4を介して所定の周波数成分を含む試験信号S7を印加する。そして試験信号S7を印加した結果、ノードN1に生ずる観測信号S2をフィードバックライン6を介して受け、試験信号S7および観測信号S2’に応じて、デジタル信号処理回路24の制御パラメータを生成し、デジタル信号処理回路24に設定する。具体的には負荷推定部40は、信号発生器42、第2A/Dコンバータ44、第3A/Dコンバータ46、演算部48を備える。信号発生器42は、予め定められた試験信号S7を発生する。試験信号S7は、幅広い周波数成分を含んでいることが好ましく、たとえば疑似乱数2値信号は、この条件を満たす上に、生成が容易であるため好適に利用できる。それに代えて、パルス信号、周波数スイープ信号、あるいはそれらに類するさまざまな信号を利用することができる。信号発生器42により生成された試験信号S7は、電源ライン4を介してノードN1に達し、フィードバックライン6を介してアナログ観測値S2’として負荷推定部40に入力される。電源ライン4、フィードバックライン6および制御対象10により形成される経路が、無損失、かつ周波数依存性を有しないとき、アナログ観測値S2’は試験信号S7と等しくなるであろう。ところが現実的な試験装置2では、寄生パラメータ30や制御対象10のインピーダンスの影響により、アナログ観測値S2’は試験信号S7とは異なるであろう。第2A/Dコンバータ44は、アナログ観測値S2’をデジタルの観測値に変換する。演算部48は、第2A/Dコンバータ44の出力値と、試験信号S7に応じたデジタル値にもとづき、制御パラメータS8を生成する。試験信号S7に応じたデジタル値は、第3A/Dコンバータ46によって試験信号S7をデジタル値に変換することにより生成してもよいし、信号発生器42からデジタル値を直接受け取ってもよい。負荷推定部40のハードウェアリソースは、可能な限りその他のハードウェアリソースと共有化してもよい。たとえばひとつのA/Dコンバータを、通常モードにおいて第1A/Dコンバータ22として動作させ、キャリブレーションモードにおいて第2A/Dコンバータ44として動作させてもよい。また、ハードウェアリソースは、従来の試験装置に設けられる既存ハードウェアリソースを流用してもよい。たとえば信号発生器42などは、試験装置のパターン発生器などを利用して構成してもよい。演算部48は、試験信号S7および観測信号S2’にもとづき、電源ライン4およびフィードバックライン6を含む経路の伝達関数Gzを計算し、当該伝達関数Gzに応じて制御パラメータS8を生成する。伝達関数Gzの算出には、公知の方法を利用することができ、たとえばARXAutoRegressiveeXogenousモデルを利用した最小二乗推定が利用できる。なお、この手法は無数に存在する手法のひとつに過ぎず、その他の方法、たとえばフーリエ変換法、振幅位相プロットによる手法などを用いてもよく、特に限定されるものではない。また、伝達関数Gzにもとづく、最適な制御パラメータの決定についても、さまざまな手法が提案されている。たとえばPID制御系においては、ステップ応答法であるCHRChein,HronesandReswick法を用いることができる。あるいは限界感度法やステップ応答法であるZN法ZieglerNicholsを用いることも可能である。以上が電源装置100の構成である。続いてその動作を説明する。まず電源装置100がキャリブレーションモードに設定される。そして負荷推定部40が試験信号S7を発生し、それに応じたアナログ観測値S2’を測定することで、電源ライン4およびフィードバックライン6を含む経路の周波数特性、つまり伝達関数Gzを推定する。図3a、bはそれぞれ、離散時間型のPRBS信号と、それを図2に示されるLCR型フィルタで構成される寄生パラメータ30に与えたときの観測値S2’を示すシミュレーション波形図である。シミュレーションでは、L=200nH,C=6μF、R=0.1Ωを想定している。LCR回路の離散時間伝達関数Gzは、5つのパラメータa1~a2、b0~b2を用いて式1で表すことができる。Gz=b0b1z-1b2Z-2/1a1z-1a2Z-2...11000個の入出力データと、それに対応する1000個の出力データから、ARXモデルによる最小二乗推定により各パラメータa1~a2、b0~b2を計算すると、a1=-1.5976480388938801a2=0.778804285207282b0=0.000000003744685b1=0.094373091781548b2=0.086783120071316が得られる。一方、LCR回路の連続時間伝達関数GLCRsは、式2で与えられる。GLCRs=1/LC/{s2R/Ls1/LC}...2L=200nH,C=6μF、R=0.1Ωのとき、式2の伝達関数GLCRsを2Mspsで離散化すると、a1=-1.598a2=0.7788b0=0b1=0.09438b2=0.08678が得られ、試験信号S7およびアナログ観測値S2’から推定されるパラメータと精度よく一致することがわかる。このようにして推定した伝達関数Gzにもとづき、負荷推定部40はデジタル信号処理回路24の制御パラメータS8を最適化する。この制御パラメータS8は、寄生パラメータ30および制御対象10の実際のインピーダンスを考慮して最適化されることになる。続いて通常モードに設定される。通常モードでは、キャリブレーションモードにおいて最適化された制御パラメータS8を用いて、フィードバック制御を行い、電源信号S2Vddを基準値Refと一致させる。これにより、電源端子P1に生ずる電源信号S2を従来よりも安定させることができ、電源変動が少ない環境にてDUT1を試験することができる。以上が電源装置100の動作である。寄生パラメータ30や制御対象10は、試験装置2が利用される環境ごとに大きく異なる。従来では電源装置100の設計者は、設計段階において、制御対象10および制御対象10のインピーダンスを想定し、想定したインピーダンスにもとづき電源装置の制御特性を決定していた。したがって、想定とは異なる寄生パラメータ30や制御対象10が接続されると、電源装置100の性能が劣化するという問題が生じていた。性能の劣化は、リンギングの増大やセトリング時間の長期化として現れる。これに対して実施の形態に係る電源装置100によれば、試験装置2ごとの寄生パラメータ30および制御対象10のインピーダンスに対して最適化された制御パラメータS8を用いて電源信号S2が生成されるため、従来よりも電源信号S2の安定性を高めることができる。負荷推定部40の構成要素は、試験装置2の既存のハードウェアを流用することが可能であるから、負荷推定部40が、試験装置2のコストに与えるインパクトはそれほど大きくないという利点もある。以上、本発明について、実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセス、それらの組み合わせには、さまざまな変形例が存在しうる。以下、こうした変形例について説明する。図4は、変形例に係る電源装置100aを示すブロック図である。一般的な電源装置は、DUT1の電源端子P1に与えられる電源信号S2を一定の目標値に安定化させることが求められるが、図4の電源装置100aは、電源信号S2に、ランダムノイズ、正弦波、矩形波などの任意波形nyを重畳する機能を有する。図4においてデジタル信号処理回路24aは、図2のデジタル信号処理回路24に加えて、信号重畳部25をさらに備える。信号重畳部25は、負荷推定部40により取得された伝達関数Gzに応じた信号nを基準値Refに重畳する。信号重畳部25は、伝達関数Gzに応じた信号nを生成する信号発生器62と、信号nと基準値Refを加算する加算器60を含む。図5aは、図4の電源装置100aのブロック図である。yは、電源端子P1に生ずる電源信号S2に相当し、Gcは図2のデジタル信号処理回路24の伝達関数を、Gβはフィードバックライン6や第1A/Dコンバータ22等を含むフィードバック経路の伝達関数を、Gpは寄生パラメータ30および制御対象10を含めた伝達関数を示す。図5aにおいては、式3が成り立つ。y=RefGcGp/1GβGcGpnyGnGcGp/1GβGcGp...3したがって、Gn=GβGcGp-1...4を満たすとき、y=RefGcGp/1GβGcGpny...5が成り立つ。つまり、制御量yに重畳すべき信号nyに式4で与えられる伝達関数Gnを作用させた信号n=nyGnを、基準値refに重畳すると、制御量yに信号nyをそのまま発生させることができる。ここでGc、Gp、Gβは、いずれも設計値、あるいは負荷推定部40による推定値、それらの組み合わせから算出することができ、したがって式4の伝達関数Gnは、計算することができる。たとえばGβ=GPという近似を用いてもよい。あるいはフィードバックラインの寄生パラメータは経験則上、制御特性に大きな影響を与えないことから、Gβについては、設計パラメータにもとづく計算値を用いてもよい。図5aおよび図4の信号発生器62は、電源信号S2に重畳すべき信号nyに、式4を満たす伝達関数Gnを作用させた信号nを生成すればよい。このように、負荷推定部40によって推定された伝達関数Gzを利用して信号nを生成することにより、所望の信号成分nyを電源信号S2に発生させることができる。図5bは、変形例に係る電源装置100bを示すブロック図である。図5bの電源装置100bは、信号重畳部25bがフィードバックループ内に配置される点で、図4や図5aの電源装置と異なっている。すなわちこの変形例において信号重畳部25bは、コントローラ24の後段に設けられており、負荷推定部40により取得された伝達関数Gnzに応じた信号n=Gnznyを、デジタル信号処理回路24の出力値制御値S4に重畳する。図5bの電源装置100bでは、式6が成り立つ。y=RefGcGp/1GβGcGpnyGnGp/1GβGcGp...6したがって、Gn=Gp-1GβGc...7を満たすとき、式5が成り立ち、制御量yに信号nyをそのまま発生させることができる。図5cは、別の変形例に係る電源装置100cを示すブロック図である。図5cの電源装置100cは、図5bの電源装置100bに加えて、信号重畳部25cを備える。信号重畳部25cは、負荷推定部40により取得された伝達関数Gn1zに応じた信号n1=Gn1znyを、デジタル観測値Gβyと基準値Refの差分値Gβy-Refに重畳する。信号重畳部25bは、負荷推定部40により取得された伝達関数Gn2zに応じた信号n2=Gn2nyを、デジタル信号処理回路24の出力値制御値S4に重畳する。図5cの電源装置100cでは、式8が成り立つ。y=RefGcGp/1GβGcGpnyGn2GpGn1GcGp/1GβGcGp...8図5cにおいて、Gn1=Gβ、Gn2=Gp-1を満たすとき、式5が成り立ち、制御量yに信号nyをそのまま発生させることができる。図5cにおいて、信号重畳部25bを省略した変形例も有効である。この場合、式8に、Gn2=0を代入した式9が成り立つ。y=RefGcGp/1GβGcGpnyGn1GcGp/1GβGcGp...9したがって、Gn1=1GβGcGp/GcGp...10を満たすときに、式5が成り立ち、制御量yに信号nyをそのまま発生させることができる。実施の形態では、通常モードとキャリブレーションモードを切り替える場合を説明したが本発明はそれに限定されない。たとえば通常モードにてDUT1を実動作させた状態オンラインにおいて、負荷推定部40を動作させて負荷を推定し、推定した負荷にもとづいてデジタル信号処理回路24の制御パラメータを設定してもよい。この場合、セレクタ50に代えて、制御値S1と試験信号S7を合成する回路を設け、第2セレクタ52に代えて、2つの経路に信号を分配する分配機を設けてもよい。実施の形態では、電源装置100が主としてデジタル回路で構成される場合を説明したが、これをすべてアナログ回路で構成してもよい。この場合、図2のデジタル信号処理回路24、第1D/Aコンバータ26、第1A/Dコンバータ22が構成する電源ユニットに代えて、アナログの電源ユニットが設けられる。電源ユニットは、DUT1の電源端子P1に供給される電源信号S2に応じた観測値S2’をフィードバックライン6を介して受け、観測値S2’が所定の基準値Refと一致するように調節される電源信号S1を生成する。そして負荷推定部40は、所定の周波数成分を含む試験信号S7を生成し、試験信号S7をDUT1の電源端子P1が接続されるべきノードN1に、電源ライン4を介して印加するとともに、試験信号S7を印加した結果、ノードN1に生ずる観測信号S2’をフィードバックライン6を介して受け、試験信号S7および観測信号S2’に応じて、電源ユニットによる信号処理を設定する。実施の形態にもとづき本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められる。"