"支持体に下部電極、圧電膜、及び上部電極の順に積層して形成される圧電素子を複数形成し、当該複数の圧電素子の前記下部電極及び前記上部電極を、接続配線を介してそれぞれ電気的に直列接続した素子列を形成する圧電素子形成工程と、前記素子列の両端の圧電素子において、前記上部電極及び前記下部電極のうち前記接続配線に接続されていない一方の電極、及び複数の前記接続配線のうち少なくとも1つの接続配線に分極用配線を接続する分極線接続工程と、前記分極用配線間に分極処理用電圧を印加して、前記分極用配線間に挟まれた圧電素子を分極処理する分極処理工程と、を備えることを特徴とする圧電素子の製造方法。請求項1に記載の圧電素子の製造方法において、前記分極用配線は、前記素子列に沿って順次配置される第一分極用配線、第二分極用配線、および第三分極用配線を備え、前記分極処理工程は、前記第一分極用配線および前記第二分極用配線の間の圧電素子を分極処理する第一分極処理工程と、前記第二分極用配線および前記第三分極用配線の間の圧電素子を分極処理する第二分極処理工程と、を備え、前記第一分極処理工程において前記第一分極用配線および前記第二分極用配線の間の各圧電素子に印加される分圧と、前記第二分極処理工程において前記第二分極用配線および前記第三分極用配線の間の各圧電素子に印加される分圧とが等しいことを特徴とする圧電素子の製造方法。請求項2に記載の圧電素子の製造方法において、前記第二分極処理工程は、前記第一分極処理工程の後に実施され、かつ当該第二分極処理工程において前記第一分極用配線は、前記第二分極用配線と同電位に設定されることを特徴とする圧電素子の製造方法。請求項2に記載の圧電素子の製造方法において、前記第二分極処理工程は、前記第一分極処理工程の後に実施され、かつ、当該第二分極処理工程において前記第一分極用配線は解放状態であることを特徴とする圧電素子の製造方法。請求項1から請求項4のいずれかに記載の圧電素子の製造方法において、前記素子列の両端の圧電素子において、前記上部電極及び前記下部電極のうち前記接続配線に接続されていない一方の電極に接続される前記分極用配線は、前記素子列の各圧電素子への信号入出力を行う駆動用配線であることを特徴とする圧電素子の製造方法。請求項1から請求項5のいずれかに記載の圧電素子の製造方法において、前記分極処理工程は、各分極用配線に対して接触可能な複数のプローブピンを有し、かつ各プローブピンに対してそれぞれ異なる電位を設定可能なプローブカードを用い、電源装置からの前記分極処理用電圧を前記プローブピンから前記分極用配線間に印加させて前記分極処理を実施することを特徴とする圧電素子の製造方法。請求項6に記載の圧電素子の製造方法において、前記分極線接続工程は、前記プローブピンの接触により導通可能な分極用パッドを有する前記分極用配線を接続し、前記分極処理工程の後に、前記分極用パッドを分断する分断処理工程を実施することを特徴とする圧電素子の製造方法。請求項7に記載の圧電素子の製造方法において、前記分極用配線は、前記接続配線が接続される配線本体と、前記配線本体から分岐する一対の分岐配線とを有し、前記分極用パッドは、前記一対の分岐配線にそれぞれに設けられ、前記分断処理工程は、前記プローブピンを介して、前記一対の分岐配線の前記分極用パッド間に分断用電圧を印加して、前記分極用パッドと前記配線本体とを溶断することを特徴とする圧電素子の製造方法。請求項1から請求項8のいずれかに記載の圧電素子の製造方法により製造されることを特徴とする圧電素子。しかしながら、特許文献2のように、複数の圧電素子を電気的に並列接続したセンサーを、振動等を検出する受信センサーとして用いた場合、センサーから出力される電気信号が小さくなって、検出精度が低下するおそれがある。これに対して、複数の圧電素子を電気的に直列接続した受信センサーでは、出力される電気信号が大きくなり、検出精度を高めることができる。ところが、複数の圧電素子を電気的に直列接続して、全ての圧電素子に電圧を一度に印加し、分極処理を実施しようとすると、1つの圧電素子を分極処理するために必要な電圧に対して圧電素子の個数分の出力電圧が必要となる。この場合には、電源装置の出力電圧には制限があるため、分極処理を実施できる圧電素子の数が制限されてしまう。そこで、電源装置の出力電圧を確保しようとすると、電源装置が大型化し、コストがかかるという問題がある。本発明は、低コストで分極処理を実施できる圧電素子の製造方法、及び圧電素子を提供することを目的とする。本発明の圧電素子の製造方法は、支持体に下部電極、圧電膜、及び上部電極の順に積層して形成される圧電素子を複数形成し、当該複数の圧電素子の前記下部電極及び前記上部電極を、接続配線を介してそれぞれ電気的に直列接続した素子列を形成する圧電素子形成工程と、前記素子列の両端の圧電素子において、前記上部電極及び前記下部電極のうち前記接続配線に接続されていない一方の電極、及び複数の前記接続配線のうち少なくとも1つの接続配線に分極用配線を接続する分極線接続工程と、前記分極用配線間に分極処理用電圧を印加して、前記分極用配線間に挟まれた圧電素子を分極処理する分極処理工程と、を備えることを特徴とする。なお、本発明では、圧電素子形成工程と分極線接続工程とを、別工程としているが、例えば同一工程で実施し、上部電極形成時に、同時に分極用配線を形成するものであってもよい。本発明によれば、分極線接続工程において、素子列を構成する複数の圧電素子を、複数の圧電素子群に分割するように、分極用配線を形成する。ここで、分極用配線は、少なくとも1つの圧電素子を挟むように形成されていればよい。そして、分極処理工程では、直列接続された複数の圧電素子のうち、例えば素子列に沿って並ぶ少なくとも2つの分極用配線に分極処理用電圧を印加して分極処理を実施する。このような方法を用いることで、分極用配線により挟まれた少なくとも1つの圧電素子に対して分極処理を実施するため、直列接続された全ての圧電素子に電圧を一度に印加して分極処理を実施する場合に比べて、電源装置の出力電圧を低くできる。したがって、電源装置の出力電圧を低くできるため、電源装置が大型化することなく、低コストで圧電素子の分極処理を実施できる。本発明の圧電素子の製造方法では、前記分極用配線は、前記素子列に沿って順次配置される第一分極用配線、第二分極用配線、および第三分極用配線を備え、前記分極処理工程は、前記第一分極用配線および前記第二分極用配線の間の圧電素子を分極処理する第一分極処理工程と、前記第二分極用配線および前記第三分極用配線の間の圧電素子を分極処理する第二分極処理工程と、を備え、前記第一分極処理工程において前記第一分極用配線および前記第二分極用配線の間の各圧電素子に印加される分圧と、前記第二分極処理工程において前記第二分極用配線および前記第三分極用配線の間の各圧電素子に印加される分圧とが等しいことが好ましい。ここで、前記第一分極用配線および前記第二分極用配線の間に配置される圧電素子の数と、前記第二分極用配線および前記第三分極用配線の間に配置される圧電素子の数が異なっていてもよく、第一分極処理工程と第二分極処理工程において、分極処理用電圧を印加することで、各圧電素子に印加される分圧が同じであればよい。なお、本発明で述べる、各圧電素子に印加される分圧が同一であるとは、分極処理により各圧電素子の極性が同一の極性となることを意味し、分圧値に多少のばらつきがあった場合でも、各圧電素子の極性が同一になる場合、本発明に含まれるものである。すなわち、圧電素子の分極処理では、一定以上の電圧を印加することで極性を揃えることが可能となり、各圧電素子に一定以上の分圧が加わっていれば、極性を揃えることができる。この発明では、素子列に沿って順に配置された分極配線に対して、順次第一分極処理工程および第二分極処理工程を繰り返す。これにより、素子列を構成する全圧電素子に対して効率的に分極処理を実施することができ、かつ上記のように、各第一分極処理工程、第二分極処理工程において、分極処理用電圧を小さく設定することができるため、低コストで圧電処理の分極処理を実施できる。なお、第一分極処理工程および第二分極処理工程は、同時に実施されてもよく、後述のように、例えば第一分極処理工程の後、第二分極処理工程を実施してもよい。第一分極処理工程と第二分極処理工程を同時に実施する場合、第一分極用配線を第一電位に設定し、第二分極用配線に第二電位を設定し、第三分極用配線を第三電位に設定する。この時、第一電位、第二電位、第三電位の順に電位が小さく又は大きくなるように設定して、各圧電体に印加される分圧が略同一となるにようにする。このような方法でも、第一分極処理工程により分極処理する各圧電素子と、第二分極処理工程により分極処理する各圧電素子との極性を揃えることができる。本発明の圧電素子の製造方法では、前記第二分極処理工程は、前記第一分極処理工程の後に実施され、かつ当該第二分極処理工程において前記第一分極用配線は、前記第二分極用配線と同電位に設定されることが好ましい。この発明では、第一分極処理工程と実施した後、第二分極処理工程において、第一分極用配線と第二分極用配線とを同電位に設定する。これにより、第一分極処理工程により分極処置が実施された各圧電素子は、0電位に設定されるため、極性の変化がなく、第二分極用配線と第三分極用配線とに挟まれた圧電素子にのみ分極処理用電圧が印加されて分極処理が実施される。このため、第一分極処理工程および第二分極処理工程を順次繰り返すことで、素子列を構成する全圧電素子の極性を均一な極性にすることができる。本発明の圧電素子の製造方法では、前記第二分極処理工程は、前記第一分極処理工程の後に実施され、かつ、当該第二分極処理工程において前記第一分極用配線は解放状態であることが好ましい。この発明では、第一分極処理工程の後に、第二分極処理工程を実施するが、この際、先に分極処理が行われた第一分極用配線は、解放状態オープンとされる。したがって、第2分極処理工程において、第一分極用配線および第二分極用配線により挟まれた圧電素子には、電圧が印加されず、極性が変化することがない。このため、第一分極処理工程および第二分極処理工程を順次繰り返すことで、素子列を構成する全圧電素子の極性を均一な極性にすることができる。本発明の圧電素子の製造方法では、前記素子列の両端の圧電素子において、前記上部電極及び前記下部電極のうち前記接続配線に接続されていない一方の電極に接続される前記分極用配線は、前記素子列の各圧電素子への信号入出力を行う駆動用配線であることが好ましい。この発明では、素子列の両端の圧電素子に接続される分極用配線として、素子列に信号を入力する、または素子列から出力された信号を検出するための駆動用配線である。したがって、駆動用配線と分極用配線とが兼用であるため、分極用配線の本数を少なくでき、製造工程を簡素化できる。本発明の圧電素子の製造方法では、前記分極処理工程は、各分極用配線に対して接触可能な複数のプローブピンを有し、かつ各プローブピンに対してそれぞれ異なる電位を設定可能なプローブカードを用い、電源装置からの前記分極処理用電圧を前記プローブピンから前記分極用配線間に印加させて前記分極処理を実施することが好ましい。この発明では、分極処理を行う際、プローブカードのプローブピンを、各分極用配線に接触させて、各プローブピンに対して電位を設定する。これにより、例えば分極処理工程を行う毎に、分極用配線を順次接続し直す手間を省け、より簡単に分極処理を行うことができる。また、本発明の圧電素子の製造方法では、前記分極線接続工程は、前記プローブピンの接触により導通可能な分極用パッドを有する前記分極用配線を接続し、前記分極処理工程の後に、前記分極用パッドを分断する分断処理工程を実施することが好ましい。分極用配線の線幅が小さい場合では、上述のようなプローブピンを正確に分極用配線に接触させることが困難となる。これに対して、本発明では、分極線設極工程において、分極用配線にプローブピンが接触可能な分極用パッドを形成する。これにより、分極処理工程の作業を容易に実施することができる。一方、このような分極パッドは、分極処理後に不要となるものであり、分極用パッドが分極用配線を介して接続配線に接続されたままである場合、これらの分極用パッド間で寄生容量が並列に形成されることになる。この場合、圧電素子からの出力信号がこれらの寄生容量に分散され、信号値が低下してしまう。これに対して、本発明によれば、分極処理後、分極用パッドと分極用配線とを分断する分断処理工程を備える。このため、製品完成時に不要となる分極用パッドを圧電素子から分離させることができ、寄生容量による出力信号の低下を防止できる。本発明の圧電素子の製造方法では、前記分極用配線は、前記接続配線が接続される配線本体と、前記配線本体から分岐する一対の分岐配線とを有し、前記分極用パッドは、前記一対の分岐配線にそれぞれに設けられ、前記分断処理工程は、前記プローブピンを介して、前記一対の分岐配線の前記分極用パッド間に分断用電圧を印加して、前記分極用パッドと前記配線本体とを溶断することが好ましい。分断処理工程としては、例えばウエハー基板を切断することで、分極用パッドを切り離してもよいが、この場合、分断処理工程を別途必要とし、工程数が増大する。これに対して、本発明によれば、一対の分岐配線の分極用パッド間に、分断用電圧を印加することで、配線本体と分岐配線とが分断され、分極用パッド及び分岐配線を配線本体から容易に分断できる。すなわち、第二分極処理工程の後、プローブカードの各プローブピンから出力する電圧値を変更するだけで、容易に分断処理工程を実施できる。本発明の圧電素子は、上述した圧電素子の製造方法により製造されることを特徴とする。本発明によれば、上述した製造方法により圧電素子を製造するので、圧電素子を低コストで分極処理できる。したがって、このような方法により製造された圧電素子は、圧電体の分極方向が一様に揃えられるので、圧電素子の性能を向上させることができる。[第一実施形態]以下、本発明に係る第一実施形態を図面に基づいて説明する。1.分極処理装置の概略構成図1は、本実施形態に係る分極処理装置1及び超音波トランスデューサー群2を示す模式図である。分極処理装置1は、後述する超音波トランスデューサー20を分極処理するものであり、超音波トランスデューサー群2に接続される。この分極処理装置1は、図1に示すように、電源装置11と、スイッチングマトリックス12と、プローブカード13とを備える。超音波トランスデューサー群2は、図示を省略したがウエハー上に形成されており、分極処理された後、全体がチップとして切り出される。この超音波トランスデューサー群2本発明の素子列を構成は、電気的に直列接続された8つの超音波トランスデューサー2020A~20Hを備える。本実施形態では、8つの超音波トランスデューサー20に対して分極処理を行うが、個数については、これに限定されるものではない。なお、本実施形態では、位置的に隣り合う超音波トランスデューサー20を直列に接続する構成を示したが、これに限定されるものではなく、例えば複数の超音波トランスデューサー20がランダムに直列接続される構成などとしてもよい。なお、超音波トランスデューサー群2の詳細な構成の説明は、後述する。電源装置11は、スイッチングマトリックス12に接続されており、例えば、交流電圧を直流電圧に変換して出力するものである。スイッチングマトリックス12は、電源装置11及びプローブカード13に接続されており、外部からの入力によって、電源装置11から入力された電圧の出力先を切り換える。プローブカード13は、スイッチングマトリックス12に接続されており、複数の針14本発明のプローブピンを構成を備える。この針14は、後述するプロービングパッド23に接触することで、電源装置11からの電圧を後述する超音波トランスデューサー20へ印加する。分極処理装置1は、超音波トランスデューサー20を分極処理する際、プロービングパッド23にプローブカード13の針14を接触させて、複数の超音波トランスデューサー20に対して、電源装置11から電圧を印加させることで分極処理する。なお、分極処理方法についての詳細は、後述する。2.超音波トランスデューサーの構成図2は、本実施形態の超音波トランスデューサー20の概略構成を示す断面図、及び平面図である。超音波トランスデューサー20は、図示しない検出回路からの信号に基づいて超音波を送信する素子であり、また、被検出体等で反射された超音波を受信して電気信号に変換し、検出回路に出力する素子である。超音波トランスデューサー20は、図2に示すように、開口部31Aが形成された支持体31と、支持体31上を覆い、開口部31Aを閉塞する支持膜32と、支持膜32上に形成される圧電体33とを備えている。支持体31に形成される開口部31Aは、例えば、平面視で円形状に形成されている。これにより、開口部31Aの内側の支持膜32であるダイアフラム321において、ダイアフラム321の撓みに対する応力を均一にすることができる。支持膜32は、支持体31上で、開口部31Aを閉塞する状態に成膜されている。この支持膜32は、例えばSiO2層とZrO2層との2層構造により構成されている。ここで、SiO2層は、支持体31がSi基板である場合、基板表面を熱酸化処理することで成膜することができる。また、ZrO2層は、SiO2層上に例えばスパッタリングなどの手法により成膜される。ここで、ZrO2層は、後述する圧電膜332として例えばPZTを用いる場合に、PZTを構成するPbがSiO2層に拡散することを防止するための層である。また、ZrO2層は、圧電体33の歪みに対する撓み効率が向上させるなどの効果もある。圧電体33は、支持膜32の上層に積層される下部電極331と、下部電極331上に形成される圧電膜332と、圧電膜332上に形成される上部電極333とを備える。また、下部電極331には、図2に示すように支持膜32上に沿って下部電極線334が引き出されている。また、上部電極333には、支持膜32上に沿って下部電極線334の引き出し方向とは反対側に向けて、上部電極線335が引き出されている。圧電膜332は、例えばPZTジルコン酸チタン酸鉛:leadzirconatetitanateを膜状に成膜することで形成される。なお、本実施形態では、圧電膜332としてPZTを用いるが、電圧を印加することで、面内方向に収縮することが可能な素材であれば、いかなる素材を用いてもよく、例えばチタン酸鉛PbTiO3、ジルコン酸鉛PbZrO3、チタン酸鉛ランタンPb、LaTiO3などを用いてもよい。3.超音波トランスデューサー群の概略構成超音波トランスデューサー群2は、図1に示すように、8つの超音波トランスデューサー2020A~20Hと、各超音波トランスデューサー20を電気的に直列接続する9本の電極線21と、9本の電極線21にそれぞれ接続される9本の分極用配線22と、9本の分極用配線22の一端にそれぞれ接続される9個のプロービングパッド2323a~23iと、直列接続された超音波トランスデューサー20の両端に位置する超音波トランスデューサー20A,20Hから延びる電極線21に接続される一対の検出端子24とを備える。なお、ここでは、説明の簡略化のため、8つの超音波トランスデューサー20が設けられ、9本の分極用配線22が接続される例を示すが、超音波トランスデューサー20や分極用配線22の数については限定されるものではない。電極線21は、図1及び図2に示すように、下部電極線334及び上部電極線335と、下部電極線334または上部電極線335のいずれか一方とで構成される。具体的に、電極線21は、下部電極線334及び上部電極線335が導通して各超音波トランスデューサー20間を接続する第一電極線211接続配線と、超音波トランスデューサー20A,20Hと検出端子24とを接続する第二電極線212とを備える。第二電極線212は、超音波トランスデューサー20Aと検出端子24とを接続する下部電極線334と、超音波トランスデューサー20Hと検出端子24とを接続する上部電極線335とで構成される。分極用配線22は、互いに隣り合う超音波トランスデューサー20B~20Gを接続する第一電極線211下部電極線334及び上部電極線335に接続される7本の第一分極用配線221と、超音波トランスデューサー20A,20Hの隣の超音波トランスデューサー20B,20Gとは反対側に接続される第二電極線212下部電極線334または上部電極線335に接続される2本の第二分極用配線222とで構成される。なお、各超音波トランスデューサーの分極処理時には、プロービングパッド23は、プローブカード13の針14が接触することで電源装置11に導通する。これにより、電源装置11から出力される電圧が分極用配線22を介して超音波トランスデューサー20に入力される。検出端子24は、例えば超音波受信装置などに、超音波トランスデューサー群2が実装された際に、図示しない検出回路が接続される端子である。つまり、超音波トランスデューサー20に超音波が入力されて、圧電体33から出力電圧が出力された際に、その出力電圧が検出端子24を介して検出回路に出力される。4.超音波トランスデューサーの製造方法次に、超音波トランスデューサーの製造方法について、図1及び図2を参照して、超音波トランスデューサー群2の形成工程圧電素子形成工程及び分極線接続工程を説明し、図3を参照して、分極処理工程第一分極処理工程及び第二分極処理工程を説明する。4-1.超音波トランスデューサー群の形成工程まず、平面視円形状の開口部31Aを有する支持体31Siを熱酸化処理し、支持体31の表面にSiO2層を形成する。さらに、このSiO2層上にZr層をスパッタリングにより成膜し、このZr層を酸化することでZrO2層を形成する。これにより、支持膜32が、支持体31上に、開口部31Aを閉塞するように形成される。そして、支持膜32上に下部電極331、圧電膜332、及び上部電極333の順に、例えばスパッタリングなどにより積層形成することで圧電体33が形成される。これにより、超音波トランスデューサー20が形成される。圧電体33を形成する際、上部電極333から引き出し形成された上部電極線335は、隣の圧電体33の下部電極331から引き出し形成された下部電極線334に重なるように形成される。このため、互いに隣り合う圧電体33間が下部電極線334及び上部電極線335第一電極線211により互いに導通されて、超音波トランスデューサー20が電気的に直列接続される。この際、超音波トランスデューサー20Hの下部電極331から下部電極線334を引き出し形成する際、下部電極線334に接続される1本の第二分極用配線222を同時に形成する。そして、超音波トランスデューサー20A~20Gの上部電極333から引き出し形成された上部電極線335に接続される7本の第一分極用配線221及び1本の第二分極用配線222を同時に形成する。さらに、分極用配線22の他端にプロービングパッド2323a~23iをそれぞれ接続する。また、直列接続された超音波トランスデューサー20の一端に位置する超音波トランスデューサー20Aから引き出し形成された下部電極線334第二電極線212に検出端子24を接続し、超音波トランスデューサー20Hから引き出し形成された上部電極線335第二電極線212に検出端子24を接続する。以上により、超音波トランスデューサー20A~20Hが9本の電極線21を介して電気的に直列接続され、分極用配線22にプロービングパッド23が接続された状態の超音波トランスデューサー群2が形成される。なお、本実施形態では、超音波トランスデューサー群2を本発明に係る圧電素子形成工程及び分極線接続工程の同一工程で形成したが、本発明に係る圧電素子形成工程及び分極線接続工程を別工程で形成してもよい。4-2.分極処理工程次に、図3を参照して、超音波トランスデューサー20の分極処理工程について説明する。図3は、超音波トランスデューサー20Aから超音波トランスデューサー20Hに対して、電源装置11から出力される電圧Vxをどの順序で分極処理工程を実施するかを示したものである。図3に示すように、超音波トランスデューサー20Aから順に1つずつ分極処理を実施する。まず、超音波トランスデューサー20Aを分極処理する場合、電源装置11により、プロービングパッド23aに対して電位Vxが設定され、プロービングパッド23bからプロービングパッド23iに対して、0電位が設定されるように、スイッチングマトリックス12を制御する第一分極処理工程。これにより、プロービングパッド23a,23b間に分極処理用電圧Vxが印加され、超音波トランスデューサー20Aの圧電体33における極性の方向が一方向に揃う。この場合、プロービングパッド23aが接続される分極用配線22が本発明の第一分極用配線となり、プロービングパッド23bが接続される分極用配線22が本発明の第二分極用配線となる。次に、超音波トランスデューサー20Bを分極処理する場合、プロービングパッド23aの電位Vxを維持して、プロービングパッド23bに対して電位Vxが設定される。また、プロービングパッド23cからプロービングパッド23iに対して、電源装置11により、0電位が設定されるように、スイッチングマトリックス12を制御する第二分極処理工程。これにより、超音波トランスデューサー20Aの圧電体33は、下部電極331及び上部電極333間で同電位となるため、極性の方向が一方向に揃った状態で維持される。また、超音波トランスデューサー20Bの圧電体33は、分極処理により極性の方向が一方向に揃えられる。すなわち、超音波トランスデューサー20A、20Bの圧電体33の極性が同一方向に揃えられる。この場合、プロービングパッド23cが接続される分極用配線22が本発明の第三分極用配線となる。同様にして、超音波トランスデューサー20Cを分極処理する場合、プロービングパッド23a,23bの電位Vxを維持して、プロービングパッド23cに対して電圧Vxを設定する。また、プロービングパッド23dからプロービングパッド23iに対して、電源装置11から電位0を設定するように、スイッチングマトリックス12を設定する。これにより、超音波トランスデューサー20A,20Bの圧電体33は、下部電極331及び上部電極333間で同電位となるため、極性の方向が一方向に揃った状態を維持して、超音波トランスデューサー20Cの圧電体33における極性の向きが一方向に揃えられる。この場合、プロービングパッド23a,23bが接続される分極用配線22が本発明の第一分極用配線となり、プロービングパッド23cが接続される分極用配線22が本発明の第二分極用配線となり、プロービングパッド23dが接続される分極用配線22が本発明の第三分極用配線となる。そして、以上の第二分極処理工程を繰り返して、超音波トランスデューサー20D~20Hに対して分極処理をそれぞれ行う。これにより、超音波トランスデューサー20D~20Hの各圧電体33における極性の方向が一方向に揃えられる。上述した第一実施形態によれば、以下の効果を奏する。本実施形態によれば、直列接続された8つの超音波トランスデューサー20のうち、まず、超音波トランスデューサー20Aに対してプロービングパッド23aから電圧Vxを印加し、分極処理を実施する。すなわち、1つ超音波トランスデューサー20に対して分極処理を実施するため、直列接続された全ての超音波トランスデューサー20に電圧を一度に印加して分極処理を実施する場合に比べて、電源装置11の出力電圧を低くできる。また、超音波トランスデューサー20Aの次に分極処理対象となる超音波トランスデューサー20Bを分極処理する際、超音波トランスデューサー20Aを同電位とし、超音波トランスデューサー20Bを分極処理する。この場合でも、超音波トランスデューサー20Bのみを分極処理するため、全ての超音波トランスデューサー20を一度に分極処理する場合に比べて、電源装置11の出力電圧を低くできる。この時、第一分極処理工程で分極処理が行われた超音波トランスデューサー20Aに対しては、電位差が発生しないため、超音波トランスデューサー20Aの圧電体33における分極方向が崩れることがない。そして、第二分極処理工程を順次行うことにより、複数の超音波トランスデューサー20の全てに対して、分極処理を行うことができる。以上のように、電源装置11の出力電圧を低くできるため、電源装置11が大型化することなく、低コストで超音波トランスデューサー20の分極処理を実施できる。[第二実施形態]図4は、第二実施形態に係る超音波トランスデューサー群2Aのみを示す模式図であり、分極処理装置1は、前記第一実施形態と同一であり、図示を省略する。前記第一実施形態での超音波トランスデューサー群2は、全体がウエハー上に形成され、分極処理された後、全体がチップとして切り出されるが、第二実施形態での超音波トランスデューサー群2Aは、プロービングパッド23が切り出されるチップの外部に設けられ、ウエハーから切り出される際、分極用配線22Aとプロービングパッド23とを切断する切断処理工程分断処理工程を有する点で相違する。なお、以下の説明では、前記第一実施形態と同一構成要素については、同一符号を付し、説明を省略する。また、以下では、本実施形態の分極処理工程を主に説明する。分極用配線22Aは、図4に示すように、前記第一実施形態の分極用配線22に比べて長く形成されており、チップの外部まで延び、先端にプロービングパッド23が接続されている。また、分極用配線22Aは、電極線21よりも細く形成されている。これにより、分極用配線22Aは、切断装置例えば、カッター等で切断され易くなっている。図5は、プロービングパッド23が切り離された超音波トランスデューサー群2Aを示す図である。本実施形態では、分極処理工程を前記第一実施形態と同一の工程により行う。そして、分極処理工程を行った後、切断処理工程分断処理工程を行う。具体的に、分極処理工程を終えた後、ウエハー上の超音波トランスデューサー群2Aをチップとして切り出す際に、プロービングパッド23を超音波トランスデューサー群2Aから図4に示す破線部分で切断装置を用いて切り離す。そして、図5に示すように、プロービングパッド23が切断された超音波トランスデューサー群2Aがチップとして切り出される。上述した第二実施形態によれば、前記第一実施形態の効果の他、以下の効果を奏する。本実施形態によれば、分極処理を行う際、プローブカード13の針14を、各分極用配線22Aに設けられたプロービングパッド23に接触させて、各針14に対して電位を設定する。これにより、例えば第二分極処理工程を行う毎に、分極用配線22Aを順次接続し直す手間を省け、より簡単に分極処理を行うことができる。一方、分極処理後、プロービングパッド23は不要となるものであり、プロービングパッド23が分極用配線22Aを介して電極線21に接続されたままである場合、これらのプロービングパッド23間で寄生容量が並列に形成されることになる。この場合、超音波トランスデューサー20からの出力信号がこれらの寄生容量に分散され、信号値が低下してしまう。これに対して、本実施形態によれば、分極処理後、プロービングパッド23と分極用配線22Aとを分断する分断処理工程を備える。このため、製品完成時に不要となるプロービングパッド23を超音波トランスデューサー20から分離させることができ、寄生容量による出力信号の低下を防止できる。[第三実施形態]図6は、第三実施形態に係る超音波トランスデューサー群2Bのみを示す模式図であり、分極処理装置1は、前記第一実施形態と同一であり、図示を省略する。前記第一実施形態及び前記第二実施形態では、分極用配線22,22Aに対して1つのプロービングパッド23が接続されていたが、本実施形態では、分極用配線22Bは、配線本体22B1と、配線本体22B1から2つに分岐する分岐配線22B2,22B3とを有し、分岐された2つの分岐配線22B2,22B3にそれぞれプロービングパッド23が接続される点で相違する。また、前記第二実施形態では、ウエハー上の超音波トランスデューサー群2Aをチップとして切り出す際に、プロービングパッド23を超音波トランスデューサー群2Aから切り離していたが、本実施形態では、分極処理工程の後、高電圧を印加して、配線本体22B1と分岐配線22B2,22B3とを溶断して、配線本体22B1から分岐配線22B2,22B3、及びプロービングパッド23を切り離す溶断処理工程分断処理工程を有する点で相違する。分極用配線22Bは、上述したように、配線本体22B1と、配線本体22B1から2つに分岐する一対の分岐配線22B2,22B3とを有する。この分岐した2本の分岐配線22B2,22B3は、配線本体22B1よりも細く形成されている。そして、各分岐配線22B2,22B3の先端には、プロービングパッド23がそれぞれ接続されている。例えば、超音波トランスデューサー20Aと検出端子24とを接続する第一電極線211に接続された分極用配線22Bを2つに分岐した一方の分岐配線22B2には、プロービングパッド23aが接続される。また、他方の分岐配線22B3には、プロービングパッド23a ́が接続される。このため、プロービングパッド23は、プロービングパッド23a,23a ́~23i,23i ́の18個となる。ここで、図7は、図6の破線で囲まれた部分を拡大した拡大図である。分極用配線22Bにおいて、図7に示すように、配線本体22B1、分岐配線22B2、及び分岐配線22B3の一端がそれぞれ細く形成され、導通されている。これにより、溶断処理工程において、配線本体22B1、分岐配線22B2、及び分岐配線22B3の導通部分で溶断されやすくなっている。次に、第三実施形態に係る分極処理工程、及び溶断処理工程について、図8及び図9を参照して説明する。まず、超音波トランスデューサー20Aを分極処理する場合、プロービングパッド23a,23a ́に対して電源装置11から電圧Vxが印加されるとともに、プロービングパッド23b,23b ́~23i,23i ́に対して、電源装置11から電圧0が印加されるように、スイッチングマトリックス12図1参照を設定する第一分極処理工程。これにより、超音波トランスデューサー20Aの圧電体33における極性の方向が一方向に揃う。次に、超音波トランスデューサー20Bを分極処理する場合、プロービングパッド23a,23a ́に印加される電圧Vxを維持して、プロービングパッド23b,23b ́に対して電源装置11から電圧Vxが印加されるとともに、プロービングパッド23c,23c ́~23i,23i ́に対して、電源装置11から電圧0が印加されるように、スイッチングマトリックス12を設定する第二分極処理工程。これにより、超音波トランスデューサー20Aの圧電体33は、下部電極331及び上部電極333間で同電位となるため、極性の方向が一方向に揃った状態を維持して、超音波トランスデューサー20Bの圧電体33における極性の方向が一方向に揃う。以上の第二分極処理工程を繰り返して、超音波トランスデューサー20C~20Hに対して分極処理をそれぞれ行う。これにより、超音波トランスデューサー20C~20Hの各圧電体33における極性の方向が一方向に揃う。次に、分極用配線22Bの配線本体22B1と分岐配線22B2,22B3とを溶断する溶断処理工程を説明する。分極処理工程を終えると、プローブカード13図1参照を介して、プロービングパッド23a~23iに対して電源装置11から分断用電圧V0が印加されるとともに、プロービングパッド23a ́~23i ́に対して、電源装置11から電圧0が印加されるように、スイッチングマトリックス12を設定する。ここで、分断用電圧V0は、分極処理を行う際の電圧Vxよりも高い高電圧であり、配線本体22B1と分岐配線22B2,22B3とを溶断可能な電圧値である。これにより、図9に示すように、配線本体22B1と分岐配線22B2,22B3とが溶断され、プロービングパッド23a,23a ́~23i,23i ́が配線本体22B1から分離される。上述した第三実施形態によれば、前記第一実施形態及び前記第二実施形態の効果の他、以下の効果を奏する。本実施形態によれば、一対の分岐配線22B2,22B3に接続されたプロービングパッド23a,23a ́~23i,23i ́間に、分断用電圧Vxを印加することで、配線本体22B1と分岐配線22B2,22B3とが分断され、プロービングパッド23a,23a ́~23i,23i ́及び分岐配線22B2,22B3を配線本体22B1から容易に分断できる。すなわち、第二分極処理工程の後、プローブカード13の各針14から出力する電圧値を変更するだけで、容易に溶断処理工程を実施できる。[第四実施形態]次に、本発明に係る第四実施形態について、図面に基づいて説明する。上記第一から第三実施形態では、分極処理工程において、図3に示すように、第二分極処理工程において、第一分極用配線の電位をVxに維持し、第二分極用配線の電位をVxに設定し、第三分極用配線の電位を0に設定した。これに対して、第四実施形態では、図10に示すように、分極処理工程における電圧を設定する。図10は、第四実施形態の分極処理工程において、超音波トランスデューサー20Aから超音波トランスデューサー20Hに対して、電源装置11から出力される電圧Vxをどの順序で分極処理工程を実施するかを示したものである。本実施形態においても、図10に示すように、超音波トランスデューサー20Aから順に1つずつ分極処理を実施する。まず、超音波トランスデューサー20Aを分極処理する場合、プロービングパッド23aに対して電位Vxが印加されるとともに、プロービングパッド23bからプロービングパッド23iに対して、電源装置11から0電位が印加されるように、スイッチングマトリックス12を設定する第一分極処理工程。これにより、プロービングパッド23a,23b間に分極処理用電圧Vxが印加され、超音波トランスデューサー20Aの圧電体33における極性の方向が一方向に揃う。この場合、プロービングパッド23aが接続される分極用配線22が本発明の第一分極用配線となり、プロービングパッド23bが接続される分極用配線22が本発明の第二分極用配線となる。次に、超音波トランスデューサー20Bを分極処理する場合、プロービングパッド23aをオープン解放状態にし、プロービングパッド23bに対して電圧Vxを設定する。すなわち、スイッチングマトリックス12は、例えば、図示略のスイッチ素子を制御して、プロービングパッド23aに接触する針14が切断された状態にする。また、プロービングパッド23cからプロービングパッド23iに対して、電源装置11から0電位を設定するように、スイッチングマトリックス12を設定する第二分極処理工程。これにより、超音波トランスデューサー20Aの圧電体33は、電圧が印加されないため、極性の方向が一方向に揃った状態で維持され、超音波トランスデューサー20Bの圧電体33は、分極処理用電圧Vxにより、極性の方向が一方向に揃えられる。この場合、プロービングパッド23cが接続される分極用配線22が本発明の第三分極用配線となる。同様にして、超音波トランスデューサー20Cを分極処理する場合、プロービングパッド23a,23bをオープンにし、プロービングパッド23cに対して電位Vxを設定する。また、プロービングパッド23dからプロービングパッド23iに対して、電源装置11から0電位を設定するように、スイッチングマトリックス12を設定する。これにより、超音波トランスデューサー20A,20Bの圧電体33は、電圧が印加されないため、極性の方向が一方向に揃った状態で維持され、超音波トランスデューサー20Cの圧電体33は、分極処理用電圧Vxにより、極性の方向が一方向に揃えられる。この場合、プロービングパッド23a,23bが接続される分極用配線22が本発明の第一分極用配線となり、プロービングパッド23cが接続される分極用配線22が本発明の第二分極用配線となり、プロービングパッド23dが接続される分極用配線22が本発明の第三分極用配線となる。そして、以上の第二分極処理工程を繰り返して、超音波トランスデューサー20D~20Hに対して分極処理をそれぞれ行う。これにより、超音波トランスデューサー20D~20Hの各圧電体33における極性の方向が一方向に揃えられる。上述した第四実施形態によれば、前記第一実施形態から前記第三実施形態と同様の効果が得られる。すなわち、本実施形態によれば、超音波トランスデューサー20Aの次に分極処理対象となる超音波トランスデューサー20Bを分極処理する際、超音波トランスデューサー20Aをオープンにし、超音波トランスデューサー20Bを分極処理する。この場合でも、第一から第三実施形態と同様、超音波トランスデューサー20Bのみが分極処理されるため、全ての超音波トランスデューサー20を一度に分極処理する場合に比べて、電源装置11の出力電圧を低くできる。この時、第一分極処理工程で分極処理が行われた超音波トランスデューサー20Aに対しては、電位差が発生しないため、超音波トランスデューサー20Aの圧電体33における分極方向が崩れることない。そして、第二分極処理工程を順次行うことにより、複数の超音波トランスデューサー20の全てに対して、分極処理を行うことができる。[第五実施形態]次に、本発明に係る第五実施形態について、図面に基づいて説明する。上記第一~第四実施形態では、第一分極処理工程および第二分極処理工程において、2つのプロービングパッド23間に分極処理用電圧を印加する例を示した。これに対して、第五実施形態では、分極処理工程において、複数のプロービングパッド23間に分極処理用電圧を印加する。すなわち、第五実施形態では、図11に示すように、分極処理工程における電圧を設定する。図11は、第五実施形態における分極処理工程において、超音波トランスデューサー20Aから超音波トランスデューサー20Hに対して、電源装置11から出力される電圧Vxをどの順序で分極処理工程を実施するかを示したものである。本実施形態では、図11に示すように、分極処理工程において、超音波トランスデューサー20A,20Bに対して分極処理を実施する。すなわち、超音波トランスデューサー20Aに対する分極処理である第一分極処理工程と、超音波トランスデューサー20Bに対する分極処理である第二分極処理工程とが同時に実施される。具体的には、プロービングパッド23aに対して電位2Vxを設定し、プロービングパッド23bに対して電位Vxを設定し、ブロービングパッド23cからプロービングパッド23iに対して、0電位を設定する。これにより、プロービングパッド23a,23b間、およびプロービングパッド23b,23c間に、それぞれ、分極処理用電圧Vxが印加され、超音波トランスデューサー20A,20Bの圧電体33における極性の方向が一方向に揃う。同様にして、超音波トランスデューサー20C,20Dを分極処理する。この場合、プロービングパッド23a,23bにそれぞれ電位2Vxを設定し、プロービングパッド23cに対して電圧2Vxを設定し、プロービングパッド23dに対して電圧Vxを設定する。また、プロービングパッド23eからプロービングパッド23iに対して、電源装置11から0電位を設定するように、スイッチングマトリックス12を設定する。この時、プロービングパッド23a,23bにそれぞれ電位2Vxを設定するとしたが、上記第四実施形態のように、これらのプロービングパッド23a,23bをオープンにしてもよい。これにより、超音波トランスデューサー20A,20Bの圧電体33には、電圧が印加されないため、極性の方向が一方向に揃った状態を維持でき、超音波トランスデューサー20C,20Dの圧電体33における極性の向きが一方向に揃う。そして、以上の分極処理工程を繰り返して、超音波トランスデューサー20E~20Hに対して分極処理をそれぞれ行う。これにより、超音波トランスデューサー20E~20Hの各圧電体33における極性の方向が一方向に揃う。上述した第五実施形態によれば、前記第一実施形態から前記第四実施形態と同様の効果が得られる。すなわち、全ての超音波トランスデューサー20を一度に分極処理する場合に比べて、電源装置11の出力電圧を低くできる。また、複数の圧電体33を同時に分極処理できるため、分極処理に要する時間を短縮できる。[第六実施形態]次に、本発明の第六実施形態について、図面に基づいて説明する。図12は、第六実施形態の超音波トランスデューサー群を示す模式図である。上述した第一実施形態では、分極用配線22により挟まれる超音波トランスデューサー20は1つであり、第一分極処理工程、第二分極処理工程では、超音波トランスデューサー20の圧電体33を1つずつ順次分極処理したが、本発明はこれに限られない。すなわち、分極用配線22間の超音波トランスデューサー20の数としては、複数であってもよい。第六実施形態の超音波トランスデューサー群2Cでは、図12に示すように、各分極用配線22間には、2つの超音波トランスデューサー20が配置される。このような超音波トランスデューサー群2Cにおいても、上記第一から第五実施形態と同様の方法により分極処理を実施することができる。また、第一分極処理工程、および第二分極処理工程において、2つの超音波トランスデューサー20の圧電体33を同時に分極処理することができるため、上記第一から第四実施形態に比べて、分極処理に要する時間を短縮することができる。[第七実施形態]次に、本発明の第七実施形態について、図面に基づいて説明する。図13は、第七実施形態の超音波トランスデューサー群を示す模式図である。上述した第一から第六実施形態では、超音波トランスデューサー群2,2A,2B,2Cの両端に位置する超音波トランスデューサー2020A,20Hに対し、検出端子24が設けられる側に分極用配線22を設ける構成を例示した。これに対して、第七実施形態では、図13に示すように、超音波トランスデューサー20A,20Hの検出端子24が設けられる側には、分極用配線22が設けられない。このような構成では、検出端子24は、本発明の駆動用配線を構成し、分極用配線としても用いられる。つまり、超音波トランスデューサー群22Cを分極処理する場合、第一分極処理工程では、超音波トランスデューサー20Aに接続された検出端子24と、プロービングパッド23bとの間に分極処理用電圧Vxが印加される。同様に、第二分極処理工程において、超音波トランスデューサー20Hの圧電体33を分極処理する場合、超音波トランスデューサー20Aに接続された検出端子24、およびプロービングパッド23b~23hが、電位Vxが設定され、超音波トランスデューサー20Hに接続された検出端子24に0電位が設定されることで、超音波トランスデューサー20Hに分極処理用電圧が印加される。このような構成では、例えば第一実施形態で形成されたプロービングパッド22a,22hや、これらのプロービングパッド22a,22hに接続される分極用配線22が不要となり、構成を簡単にできる。また、2つの分極用配線22が設けられない分、寄生容量による出力信号の低下をより確実に防止できる。[実施形態の変形]なお、本発明は前述の実施形態に限定されるものではなく、本発明の目的を達成できる範囲での変形、改良等は本発明に含まれるものである。例えば、前記第一から第四実施形態、および第七実施形態では、超音波トランスデューサー20を1つずつ分極処理し、第五および第六実施形態では、2つの超音波トランスデューサー20を同時に分極処理する例を示したが、さらに多くの超音波トランスデューサー20を同時に分極処理してもよい。また、各超音波トランスデューサー20の圧電体33の極性を一定の法則で異ならせたい場合などでは、例えば、分極処理用電圧を異なる電圧に設定してもよく、各分極用配線22間に配置される超音波トランスデューサー20の個数をそれぞれ異ならせて、分極処理時に各超音波トランスデューサー20に印加される分圧値を異ならせてもよい。前記各実施形態では、本発明に係る圧電素子として、超音波トランスデューサーを例示したが、これに限定されるものではなく、圧電素子を有する種々のセンサーに適用してもよく、例えば、焦電センサー等であってもよい。前記各実施形態では、本発明に係る接続配線として、各超音波トランスデューサー20間を下部電極線334及び上部電極線335を兼ねた第一電極線211で直列接続する構成を例示したが、下部電極線334及び上部電極線335とは別の接続配線で下部電極331及び上部電極333を接続してもよい。また、超音波トランスデューサー群2,2A,2B,2Cを超音波受信用のセンサーとし、本発明の駆動用配線として、超音波受信により出力された信号を検出する検出端子24を設けたが、例えば、超音波トランスデューサー群2,2A,2B,2Cを超音波送信用のセンサーとし、検出端子24から超音波駆動信号を入力する構成としてもよい。前記各実施形態では、プロービングパッド23が設けられた構成を例示したが、プロービングパッド23を用いずに、プローブカード13の針14を分極用配線22,22A,22Bに直接接触させてもよい。この場合には、プロービングパッド23を不要にでき、プロービングパッド23を分断する分断処理工程も不要にできる。前記各実施形態では、分極処理工程において、プローブカード13の針14をプロービングパッド23に対して接触させて、電圧を印加していたが、プロービングパッド23の両端のプロービングパッド23a,23a ́,23i,23i ́を用いる代わりに検出端子24に対して電圧を印加してもよい。この場合には、プロービングパッド23a,23a ́,23i,23i ́、及び第一分極用配線221を不要にできる。前記各実施形態では、開口部31Aとして平面視円形状のものを例示したが、これに限定されず、ダイアフラム321の撓みバランスや、圧電体33によるダイアフラム321の振動安定性に応じて、例えば矩形状などその他の形状に形成されてもよい。すなわち、ダイアフラム321の振動時の応力バランスなどを考慮して、超音波トランスデューサー20の形状を自由に設計することができる。その他、本発明の実施の際の具体的な構造および手順は、本発明の目的を達成できる範囲で他の構造などに適宜変更できる。"