入射光を光電変換する第1画素と前記入射光の一部を通過させる遮光部材をさらに設けた第2画素とが隣接する複合画素を、前記入射光を受光する有効画素領域内に複数有する撮像素子と、前記撮像素子を駆動することにより、記録用の本画像を取得する本画像取得部と、前記本画像を解析し、前記第1画素と前記第2画素とから出力される各々異なる出力値と、互いの画素の受光面積比とに基づいて、前記複合画素の暗電流の値を算出する暗電流算出部と、前記暗電流算出部の算出結果に基づいて、前記本画像内の前記暗電流に起因するシェーディングを補正する補正部とを備えることを特徴とする撮像装置。請求項1に記載の撮像装置において、前記撮像素子は、前記複合画素を前記有効画素領域の全体にわたって2次元状に配置し、前記暗電流算出部は、前記有効画素領域を複数のブロックに分割し、各ブロック単位で前記暗電流の平均値を算出することを特徴とする撮像装置。請求項2に記載の撮像装置において、前記暗電流算出部は、前記各ブロック単位の前記平均値に基づいて、該平均値の分布を線形補間する近似曲面を算出し、前記補正部は、前記近似曲面を用いて前記シェーディングを補正することを特徴とする撮像装置。請求項1から請求項3の何れか1項に記載の撮像装置において、前記撮像素子の欠陥画素の位置を記録するメモリをさらに備え、前記暗電流算出部は、前記メモリを参照して前記欠陥画素が存在する場合には、該欠陥画素の出力値を周辺画素の出力値で補間処理した後、前記暗電流の値又は前記平均値を算出することを特徴とする撮像装置。請求項1から請求項4の何れか1項に記載の撮像装置において、前記暗電流算出部の算出結果に基づいて、前記シェーディングの補正を行なうか否かを判定する判定部をさらに備え、前記補正部は、前記判定部の判定結果に応じて前記シェーディングの補正を行なうことを特徴とする撮像装置。しかしながら、OB領域を利用したシェーディングの補正では、OB領域周辺の回路の温度上昇の影響を受けやすくなり、クランプ処理が正常に動作しないおそれが生じる。一方、アルミニウム等の金属で所定の画素全体を覆う遮光画素を有効画素領域内に複数設け、シェーディングの補正をした場合には、その補正後に遮光画素を欠陥画素として本画像のデータに対して補間処理する必要が生じる。そこで、本発明は、上記の問題点を解決し、本画像撮影時の暗電流に起因するシェーディングの補正を精度良く行なえる撮像装置を提供することを目的とする。第1の発明に係る撮像装置は、撮像素子と、本画像取得部と、暗電流算出部と、補正部とを備える。撮像素子は、入射光を光電変換する第1画素と入射光の一部を通過させる遮光部材をさらに設けた第2画素とが隣接する複合画素を、入射光を受光する有効画素領域内に複数有する。本画像取得部は、撮像素子を駆動することにより、記録用の本画像を取得する。暗電流算出部は、本画像を解析し、第1画素と第2画素とから出力される各々異なる出力値と、互いの画素の受光面積比とに基づいて、複合画素の暗電流の値を算出する。補正部は、暗電流算出部の算出結果に基づいて、本画像内の暗電流に起因するシェーディングを補正する。第2の発明は、第1の発明において、撮像素子は、複合画素を有効画素領域の全体にわたって2次元状に配置している。暗電流算出部は、有効画素領域を複数のブロックに分割し、各ブロック単位で暗電流の平均値を算出する。第3の発明は、第2の発明において、暗電流算出部は、各ブロック単位の平均値に基づいて、その平均値の分布を線形補間する近似曲面を算出する。補正部は、近似曲面を用いてシェーディングを補正する。第4の発明は、第1から第3の何れか1の発明において、メモリをさらに備える、メモリは、欠陥画素のアドレスを記録する。暗電流算出部は、メモリを参照して欠陥画素が存在する場合には、その欠陥画素の出力値を周辺画素の出力値で補間処理した後、暗電流の値又は平均値を算出する。第5の発明は、第1から第4の何れか1の発明において、判定部をさらに備える。判定部は、暗電流算出部の算出結果に基づいて、シェーディングの補正を行なうか否かを判定する。補正部は、判定部の判定結果に応じてシェーディングの補正を行なう。本発明は、本画像撮影時の暗電流に起因するシェーディングの補正を精度良く行なえる撮像装置を提供できる。以下、図面に基づいて本発明の実施の形態を詳細に説明する。図1は、電子カメラ1の内部構成例を示す図である。なお、この電子カメラ1は、本発明の撮像装置の一実施形態である。電子カメラ1は、撮像光学系10と、撮像素子11と、タイミングジェネレータ以下、TGという12と、AFE13と、信号処理部14と、画像処理部15と、RAM16と、表示モニタ17と、フラッシュメモリ18と、記録インターフェース部以下、記録I/F部という19と、操作部20と、レリーズ釦21と、CPU22と、データバス23とを備える。このうち、AFE13、信号処理部14、画像処理部15、RAM16、表示モニタ17、フラッシュメモリ18、記録I/F部19及びCPU22は、データバス23を介して互いに接続されている。また、撮像光学系10、TG12、操作部20及びレリーズ釦21は、CPU22と接続されている。撮像光学系10は、焦点距離を調整するズームレンズと、撮像素子11の撮像面での結像位置を調整するフォーカスレンズとを含む複数のレンズ群で構成されている。これにより、撮像光学系10は、フォーカス調整や焦点距離の調整が可能である。なお、図1では、説明の便宜上1枚のレンズで撮像光学系10を図示する。撮像素子11は、入射光被写体光を撮像して画像を生成する。撮像素子11は、例えばCMOS型のカラーイメージセンサである。図2は、撮像素子11の有効画素領域11aの一例を示す図である。撮像素子11は、入射光を光電変換する有効画素領域11aを有する。なお、図2では、説明の便宜上、有効画素領域11aを複数のブロックエリアに分割して例示している。撮像素子11には、XYアドレス指定により任意のラインの信号電荷アナログの画像信号の読み出しが可能である。撮像素子11が出力するアナログの画像信号は、AFE13に入力される。図3は、図2に示す有効画素領域11aの一部拡大図である。図3aは、図2に示すブロックAの画素の配列例を示している。図3bは、図3aの画素の配列に対して、さらに遮光部材図中、斜線部分を加えて描いている。遮光部材は、例えばアルミニウム等の金属の遮光膜11bである。本実施形態では、入射光を光電変換する第1画素と入射光の一部を通過させる遮光膜11bをさらに設けた第2画素とが隣接する複合画素を備える。第1画素と第2画素とは、遮光膜11bの有無を除いて同型の画素である。つまり、光電変換するフォトダイオードのサイズは、同じである。そして、撮像素子11は、複合画素を有効画素領域11aの全体にわたって2次元状に配置している。なお、撮像素子11の有効画素領域撮像面には、R赤、G緑B青の3種類のカラーフィルタが配置されている。図3aに示す通り、G1緑色の第1画素とG2緑色の第2画素とがペアとなって複合画素が形成される。また、同様にして、R1赤色の第1画素及びR2赤色の第2画素、B1青色の第1画素及びB2青色の第2画素が、各々ペアとなって複合画素が形成される。すなわち、撮像素子11は、R、G、Bの3色の複合画素を有効画素領域11aの全体にわたって例えばベイヤー配列で2次元状に配置している。なお、第1画素と第2画素とは、配置を入れ替えても良い。再び、図1の説明に戻り、TG12は、撮像素子11の電荷蓄積時間、画像信号の読み出しを制御する。AFE13は、撮像素子11より入力されたアナログの画像信号に対してゲインコントロール、雑音除去等の処理を行なう。さらに、AFE13は、アナログの画像信号をデジタルの画像信号に変換するA/D変換処理を行なう。AFE13が出力する画像信号は、画像データとしてRAM16に一時的に記録される。信号処理部14は、RAM16に一時的に記録された画像データに対して暗電流に起因するシェーディングの補正を行なう。そして、信号処理部14は、そのシェーディングの補正を行なうため、暗電流算出部14a及び補正部14bを備える詳細は後述する。なお、信号処理部14は、内部に画像信号を一時記録する内部メモリ不図示を備えても良い。この場合、信号処理部14は、内部メモリに一時的に記録された画像データに対して補正を行なう。画像処理部15は、RAM16に記録されている画像データを読み出し、各種の画像処理階調変換処理、ホワイトバランス処理等を施す。RAM16は、揮発性のメモリである。表示モニタ17は、例えば液晶表示媒体により構成される。そして、表示モニタ17は、再生用の静止画像や電子カメラ1の操作メニュー等を表示する。フラッシュメモリ18は、書き換え可能な不揮発性の半導体メモリである。フラッシュメモリ18には、電子カメラ1の制御を行なうプログラム等が予め記録されている。CPU22は、このプログラムに従い、一例として後述の図5に示すフローの処理を実行する。また、工場出荷段階で撮像素子11の欠陥画素が検出された場合、フラッシュメモリ18には、その欠陥画素の位置を示すアドレスが記録登録される。なお、CPU22は、暗電流の信号レベルに基づいて欠陥画素の検出処理を行なう。これにより、フラッシュメモリ18には、後発的にCPU22により検出された欠陥画素の位置を示すアドレスも記録される。記録I/F部19には、着脱自在の記録媒体30を接続するためのコネクタ不図示が形成されている。そして、記録I/F部19は、CPU22からの指示により、そのコネクタに接続された記録媒体30にアクセスして静止画像の記録処理等を行なう。この記録媒体30は、例えば、不揮発性のメモリカードである。図1では、コネクタに接続された後の記録媒体30を示している。操作部20は、例えば、コマンド選択用のコマンドダイヤル、電源ボタン等不図示を有している。また、操作部20は、例えば、電子カメラ1を操作するための指示入力を受け付ける。レリーズ釦21は、半押し操作撮影前におけるオートフォーカスAFや自動露出AE等の動作開始の指示入力と全押し操作本画像を取得するための撮像動作開始との指示入力とを受け付ける。CPU22は、電子カメラ1の統括的な制御を行なうプロセッサである。CPU22は、フラッシュメモリ18に予め格納されたプログラムを実行することにより電子カメラ1の各部を制御する。また、CPU22は、本画像取得部22a、判定部22bとしても機能する。本画像取得部22aは、TG12を介して、撮像素子11を駆動することにより、記録用の本画像を取得する。ここで、暗電流算出部14aは、本画像取得部22aが取得した本画像の画像データをRAM16から読み出して解析する。具体的には、暗電流算出部14aは、第1画素と第2画素とから出力される各々異なる出力値と、互いの画素の受光面積比とに基づいて、複合画素の暗電流の値を算出する。以下、図4を用いて、暗電流算出部14aによる暗電流の算出方法について説明する。図4は、複合画素の構成の一例を示す図である。図4では、一例として、図3に示す第1画素G1と第2画素G2とが隣接するG緑の複合画素の拡大図である。ここで、第2画素G2における遮光膜11bには、開口が設けられている。従って、第2画素G2は、100遮光する遮光画素とは異なる。従来、有効画素領域内に遮光画素を配置した場合、欠陥画素扱いにして周辺画素を用いた補間処理により本画像データ用の出力値を算出する必要があった。本実施形態では、第2画素G2への入射光を100遮光しないため、欠陥画素扱いにしないで済む。ここで、第1画素G1は、入射光を遮光しないという意味で、便宜上、第1画素G1の開口率を100とする。例えば、第1画素G1と第2画素G2との開口率の比は、10対1とする。この開口率の比は、換言すると、第1画素G1と第2画素G2との受光面積比となる。そのため、第1画素G1と第2画素G2との出力を示す光電荷量の比は、10:1になる。そこで、複合画素における第1画素及び第2画素の出力値と暗電流との関係は、以下の式1と式2が成立する。式1と式2では、例えば第1画素の出力値をAとし、第2画素の出力値をBとし、第2画素の信号成分の出力値をSとし、暗電流の出力値をDとする。出力値A=10SD1出力値B=SD2この1と2式より、D=10B-A/93となり、複合画素の暗電流の出力値が得られる。ただし、出力値Aと出力値Bとは、異なることとする。従って、暗電流算出部14aは、式3により、各々の複合画素における暗電流の出力値Dを算出することができる。判定部22bは、暗電流算出部14aの算出結果に基づいて、シェーディングの補正を行なうか否かを判定する。具体的には、後述する最大オフセット補正値が予め設定した閾値より大きい場合、判定部22bは、補正部14bの補正を行なう判定をする。この閾値は、予めフラッシュメモリ18に記録されている。つまり、判定部22bは、フラッシュメモリ18に記録されている閾値を読み出して、補正部14bの補正を行なうか否かを判定する。補正部14bは、判定部22bの判定結果に応じてシェーディングの補正を行なう。すなわち、最大オフセット補正値が予め設定した閾値より大きい場合、補正部14bは、シェーディングの補正を行なう詳細は後述する。次に、電子カメラ1の動作の一例を説明する。図5は、電子カメラ1の動作の一例を示すフローチャートである。以下の動作例では、電源オンの後、先ず、CPU22は、撮像素子11を駆動させて本画像よりも解像度の低いスルー画像の撮像を開始すると共に、表示モニタ17にスルー画像をいわゆるライブビュー表示させる。ここで、本実施形態では、一例としてライブビュー表示により、撮像素子11の有効画素領域11aとその周辺を囲む回路等の温度が上昇していることを前提とする。その後、レリーズ釦21が全押し操作の指示入力を受け付けた場合、CPU22は、図5に示すフローの処理を開始する。ステップS101:CPU22の本画像取得部22aは、本画像の撮像を開始する。具体的には、先ず、本画像取得部22aは、半押し操作時の露光演算結果に基づく露出値によりシャッタ制御をTG12を介して行なう。そして、露光時間終了後、撮像素子11は、本画像の画像信号の読み出しを行なう。AFE13は、撮像素子11が読み出した本画像の画像信号をA/D変換する。AFE13が出力する本画像の画像信号は、本画像の画像データとしてRAM16に一時的に記録される。この一連の処理により、本画像取得部22aは、本画像を取得する。ステップS102:CPU22が信号処理部14の暗電流算出部14aに指示を出すことにより、暗電流算出部14aは、欠陥画素の補正を行なう。具体的には、暗電流算出部14aは、フラッシュメモリ18を参照して欠陥画素の位置を示すアドレスが登録されているか否かを参照する。欠陥画素の位置を示すアドレスが登録されている場合、暗電流算出部14aは、欠陥画素の出力値を周辺画素の出力値で補間処理を行なう。これにより、暗電流算出部14aは、上述した式3において、欠陥画素の出力値が暗電流の平均値の算出に及ぼす影響を排除することができる。ステップS103:CPU22が暗電流算出部14aに指示を出すことにより、暗電流算出部14aは、図2に示す有効画素領域11aの各ブロック単位で、第1画素の出力値Aの平均値と第2画素の出力値Bの平均値とを各々算出する。つまり、暗電流算出部14aは、図2に示す有効画素領域11aの各ブロックと対応関係にある本画像の画像データを解析して、出力値Aの平均値と出力値Bの平均値とを各々算出する。具体的には、暗電流算出部14aは、図3bを例にすると、ブロック内における第1画素の出力値Aの平均値を算出すると共に、ブロック内における第2画素の出力値Bの平均値を算出する。ただし、各ブロックのR、G、Bの複合画素の数は、同じとする。CPU22は、各々の平均値をRAM16に一時記録する。ステップS104:CPU22が暗電流算出部14aに指示を出すことにより、暗電流算出部14aは、RAM16に一時記録された各々の平均値に基づいて、各ブロック単位でオフセット値暗電流の平均値を算出する。具体的には、暗電流算出部14aは、各ブロック単位で上記の式3を用いてオフセット値を算出する。ここで、式3の出力値Aは、各ブロック単位の第1画素の平均値であり、出力値Bは、各ブロック単位の第2画素の平均値とする。なお、暗電流算出部14aは、例えば、ブロック内の各々の複合画素毎に式3を用いて暗電流の値を先に算出した後、ブロック内の各複合画素の暗電流に基づいて、オフセット値暗電流の平均値を算出しても良い。ステップS105:CPU22が暗電流算出部14aに指示を出すことにより、暗電流算出部14aは、近似曲面を算出する。具体的には、暗電流算出部14aは、各ブロック単位のオフセット値に基づいて、オフセット値の分布を線形補間する近似曲面を算出する。ここでは、暗電流算出部14aは、公知の近似曲面算出用の数学的処理例えば、特開2000-276581号公報を参照を適用することにより近似曲面を算出する。暗電流算出部14aが近似曲面を算出することにより、ステップS104で算出された各ブロック単位のオフセット値は、有効画素領域11a内の各画素複合画素単位のオフセット値に展開される。そこで、本実施形態では、近似曲面による線形補間後のオフセット値をオフセット補正値として定義する。暗電流算出部14aが近似曲面を算出することにより、例えば、有効画素領域11aとその周辺を囲む回路等の温度差に起因する暗電流の影響が取り除かれる。ステップS106:CPU22の判定部22bは、最大オフセット補正値が閾値よりも大きいか否かを判定する。ここで、最大オフセット補正値とは、近似曲面におけるオフセット補正値の最大値であって、シェーディングの大きさの指標を表している。つまり、本実施形態では、最大オフセット補正値が閾値よりも大きい場合、判定部22bは、画像に色ムラ等のノイズが発生すると判定する。一方、最大オフセット補正値が閾値以下の場合、判定部22bは、シェーディングの影響は無視できることとする。そこで、最大オフセット補正値が閾値より大きい場合ステップS106:Yes、CPU22は、ステップS107の処理に移行する。一方、最大オフセット補正値が閾値以下の場合ステップS106:No、CPU22は、ステップS108の処理に移行する。この場合、補正部14bは、不要なシェーディングの補正処理をしないで済む。ステップS107:CPU22が信号処理部14の補正部14bに指示を出すことにより、補正部14bは、暗電流に起因するシェーディングの補正を行なう。具体的には、本画像の画像データにおける各複合画素の出力値から、複合画素毎に対応する位置のオフセット補正値を本画像のデータから減算する。このシェーディングの補正により、近似曲面に基づく各オフセット補正値が減算されるので、補正部14bは、撮影画面の下側がマゼンタになる等の色ムラを抑制することができる。また、補正部14bは、シェーディングの補正により、横筋等のノイズも抑制することができる。ステップS108:CPU22が画像処理部15に指示を出すことにより、画像処理部15は、補正処理後の本画像の画像データに対して、各種の画像処理階調変換処理、ホワイトバランス処理等を施す。この場合、画像処理部15は、暗電流検出に用いた有効画素領域内の正常な画素複合画素を、欠陥画素扱いにして補間処理せずに済む。ステップS109:CPU22は、画像処理後の本画像の画像データについて、記録I/F部19を介して記録媒体30に記録する。以上より、本実施形態の電子カメラ1は、有効画素領域周辺に配置されているOB領域の各画素の出力を用いて、シェーディングの補正を行なわないで済む。また、電子カメラ1は、撮像素子11の有効画素領域11a内で画素全体をアルミニウム等で覆う遮光画素を用いずに、シェーディングの補正を行なうことができる。そのため、電子カメラ1は、暗電流検出に用いた有効画素領域内の正常な画素を、欠陥画素扱いにして本画像のデータに対して補間処理せずに済む。従って、本実施形態の電子カメラ1によれば、撮像素子11の温度が上昇した場合であっても、シェーディングの補正を精度良く行なうことができる。本実施形態の補足事項1本実施形態の電子カメラ1において、撮像素子11は、一例としてR、G、Bの3色の複合画素を有効画素領域11aの全体にわたって2次元状に配置している。なお、撮像素子11は、複合画素を有効画素領域11aの全体にわたって2次元状に配置しなくても良い。撮像素子11は、例えば、有効画素領域11aの水平方向のラインに対して間隔を空けて複合画素をライン単位で配置しても良い。2本実施形態の電子カメラ1において、R、G、Bのカラーフィルタを用いて複合画素を構成したが、これは一例であって、例えば、シアン、マゼンタ、イエローの補色フィルターを用いて複合画素を構成しても良い。3本実施形態の電子カメラ1において、第1画素のフォトダイオードと第2画素のフォトダイオードとのサイズは、同じであった。ここで、第1画素のフォトダイオードと第2画素のフォトダイオードとのサイズは、異なっても良い。ただし、この場合、フォトダイオードのサイズが異なると、式1、2において、第1画素の暗電流量と第2画素の暗電流量は異なる。従って、式2において、フォトダイオードのサイズ比を補正係数として計算すれば良い。説明をわかりやすくするため、第2画素のフォトダイオードのサイズが第1画素のフォトダイオードの半分の場合、式1、2は、以下の通りになる。出力値A=10SD1’出力値B=SαD2’ここで、αは補正係数であり、上記の事例では、0.5となる。従って、出力値B=S0.5D2’’となり、この式1’と式2’’より、D=10B-A/4が得られる。よって、第1画素のフォトダイオードと第2画素のフォトダイオードとのサイズが異なる場合には、本実施形態では、補正係数αを用いた上記の式2’を適用すれば良い。