複数の同期整流素子を含み、第1ノードおよび第2ノードに交流電圧が入力され、第3ノードから整流電圧が出力され、第4ノードが基準電位に接続される整流ブリッジと、前記第3ノードと前記第4ノード間に接続される平滑コンデンサと、を含む全波整流回路における前記複数の同期整流素子のオン/オフを制御する整流制御回路であって、正極の整流平滑電圧が出力される前記第3ノードと第1ノード間に第1の抵抗が接続され、前記第3ノードと第2ノード間に第2の抵抗が接続され、前記複数の同期整流素子のオン/オフを制御するタイミング制御回路と、前記複数の同期整流素子をオン/オフ駆動するゲートドライブ回路を含み、前記タイミング制御回路は、前記同期整流用素子に流れる電流の電圧降下を検出し、該検出値に応じて前記同期整流用素子をオンオフする制御信号を出力する電流検出回路と、前記第4ノード電位を基準にして前記交流電圧の極性を検出し極性信号を出力する極性検出回路とを備え、前記ゲートドライブ回路は、前記電流検出回路の同期整流用素子をオンオフする制御信号とともに、前記交流電圧の極性検出回路の検出信号により各ノード間に接続された前記同期整流用素子のうち1対の素子を選択してオンオフ駆動することを特徴とする同期整流回路。前記電流検出回路は電圧比較器と基準電圧を備え、前記電流検出回路は前記第4のノードの電位を接地電位とし、前記電圧比較器の反転端子には、前記基準電圧から第3の抵抗を介して接続され、かつ第4の抵抗と第1のダイオードとの直列回路を介して前記第1のノードに接続され、また、前記第4の抵抗と前記第1のダイオードとの接続点に第2のダイオードのアノードが接続され、前記第2のダイオードのカソードが前記第2のノードに接続され、非反転端子には前記基準電圧から第5の抵抗を介して接続され、かつ第6の抵抗と第3のダイオードとの直列回路を介して前記第4のノードに接続されていることを特徴とする請求項1記載の同期整流回路。前記極性検出回路は電圧比較器と前記基準電圧とを備え、前記電圧比較器は前記第4のノードを接地電位とし、前記電圧比較器の反転端子は、前記基準電圧と前記第4のノード間に接続された第7の抵抗と第8の抵抗との直列回路の抵抗間の接続点に接続され、前記電圧比較器の非反転端子は前記第1のノードから第9の抵抗を介して接続され、かつ第10の抵抗介して前記第4のノードに接続されていることを特徴とする請求項1乃至2記載の同期整流回路。しかし、特許文献1ではダイオード毎に電圧比較回路が必要である。また、AC電圧が6Vのような低電圧ではなく、比較的高い15V前後の電圧では各電圧比較回路の入力電圧保護回路等が必要となる。さらに、直流出力電圧の正極側に接続される電圧比較回路においてはフローティングとなるため、AC電圧によってはさらにフローティング電源が必要になるなど、部品点数が多くなる傾向にあった。そこで本発明では従来技術を鑑み、ダイオード毎の電圧検出を、一つの第1の電圧比較回路にまとめ、AC電圧の極性を第2の電圧比較回路にて検出し、第1の電圧比較結果と第2の電圧比較結果から各同期整流素子のオンオフを行うことで、同期整流回路の部品点数を削減することを提案する。上記課題を解決するために、本発明に係る同期整流回路は、複数の同期整流素子を含み、第1ノードおよび第2ノードに交流電圧が入力され、第3ノードから整流電圧が出力され、第4ノードが基準電位に接続される整流ブリッジと、第3ノードと第4ノード間に接続される平滑コンデンサと、を含む全波整流回路における複数の同期整流素子のオン/オフを制御する整流制御回路であって、正極の整流平滑電圧が出力される第3ノードと第1ノード間に第1の抵抗が接続され、第3ノードと第2ノード間に第2の抵抗が接続され、複数の同期整流素子のオン/オフを制御するタイミング制御回路と、複数の同期整流素子をオン/オフ駆動するゲートドライブ回路を含み、タイミング制御回路は、同期整流用素子に流れる電流の電圧降下を検出し、該検出値に応じて同期整流用素子をオンオフする制御信号を出力する電流検出回路と、第4ノード電位を基準にして交流電圧の極性を検出し極性信号を出力する極性検出回路とを備え、ゲートドライブ回路は、電流検出回路の同期整流用素子をオンオフする制御信号とともに、交流電圧の極性検出回路の検出信号により各ノード間に接続された同期整流用素子のうち1対の素子を選択してオンオフ駆動することを特徴とする。本発明によれば、ダイオード毎の電圧検出を、一つの第1の電圧比較回路にまとめられるので、部品点数を大幅に削減できる。また、一つの電圧検出回路を低圧側で構成できるため、電圧検出回路のためのフローティング電源などは不要になる。次に、本発明による実施形態を、図面を参照して具体的に説明する。図1は、本発明の実施例の同期整流回路の構成図である。図1は、交流電源ACの交流電圧Vinを全波整流部1と平滑コンデンサC1により整流平滑した直流電圧を負荷RLに供給するものである。全波整流部1は、交流電圧Vinを第1のノードN1と第2のノードN2に入力し、第3のノードと第4のノード間に接続された平滑コンデンサC1から整流電圧を出力し、かつ第4のノードが接地電位となる。また、全波整流部1の同期整流素子のオンオフ制御はタイミング制御回路2により行われ、タイミング制御回路2は、同期整流素子を駆動するゲートドライブ回路3を備える。全波整流部1は、ブリッジダイオードを構成するダイオードDi1、Di2、Di3、Di4と、各ダイオードと各々並列接続された同期整流素子M1、M2、M3、M4から構成されている。また、例えば同期整流素子M1~M4をMOSFETで構成することで、ダイオードDi1~Di4をMOSFETのボディダイオードで代用してもよい。ここで、同期整流素子はMOSFETなどのトランジスタ素子から構成されるが、限定されるものではなく、オンオフ制御端子を備えたスイッチ機能を有した素子に置き換えることが可能である。同期整流素子M1~M4のオンオフ制御端子G1~G4は、ゲートドライブ回路3の出力に各々接続されている。タイミング制御回路2は、ゲートドライブ回路3と、同期整流素子に流れる電流の電圧降下を検出する電流検出回路4と、交流電圧Vinの極性を検出する極性検出回路5とを備える。電流検出回路4は、電圧比較器CP1、抵抗R1~R6、ダイオードD1~D3及び基準電圧Vccから構成されている。基準電圧Vccの負極は第4のノードに接続され、基準電圧Vccの正極には、抵抗3の一方の端子が接続され、抵抗R3の他方の端子には抵抗4とダイオードD1との直列回路が接続され、ダイオードD1のカソードは第1のノードに接続されている。電圧比較器CP1の反転端子は、抵抗R3と抵抗R4との接続点に接続されている。また、電圧比較器CP1の非反転端子は基準電源から抵抗R5を介して接続され、かつ抵抗R6とダイオードD3との直列回路を介して第4のノードに接続されている。なお、抵抗とダイオードの各直列回路はダイオードのカソード側が、各ノードに接続されている。また、抵抗R1、R2の一方の端子が直流出力電圧の正極である第3のノードに接続され、抵抗R1の他方の端子が第1のノードに接続され、抵抗R2の他方の端子が第2のノードに接続されている。なお、抵抗R3~R6の抵抗比は、R3:R4=R5:R6の設定となっている。また、ダイオードD1、D2、D3は同一パッケージ等による温度補償されていることが好ましい。電流検出回路4は、第4のノードの電位をグランド電位として、同期整流素子M3またはM4に流れる電流の電圧降下を検出する。まず、交流電圧Vinがゼロボルトのとき、電圧比較器CP1の非反転端子電圧と反転端子電圧は、抵抗R3~R6の抵抗比がR3:R4=R5:R6の設定となっているため、同一の電圧となる。次に、交流電圧Vinが平滑コンデンサC1の充電電圧を超えた状態では、ダイオードDi3またはDi4を介して電流が流れるので、ダイオードDi3またはDi4の順方向電圧降下が生じ、ダイオードD1またはD2のカソードの電位がグランドである第4のノードの電位より下がる。これにより電圧比較器CP1の反転端子電圧は非反転端子電圧よりも下がるので、電圧比較器CP1はHレベルの出力信号をゲートドライブ回路3に送出し、ゲートドライブ回路3はダイオードDi1~Di4または同期整流素子M1~M4のいずれかに電流が流れている期間のみ、同期整流素子M1、M2、M3、M4の同期整流素子をオンするための信号を出力する。なお、同期整流素子がオン状態になっても、同期整流素子に流れる電流による電圧降下があるので、電圧比較器CP1はHレベルの出力信号を保持する。また、交流電圧Vinが平滑コンデンサC1の充電電圧未満となった時点で同期整流素子に流れる電流による電圧降下がなくなり、電圧比較器CP1はHレベルからLレベル信号を出力する。なお、交流電圧Vinが平滑コンデンサC1の充電電圧未満となった期間において、電圧比較器CP1の反転端子はハイインピーダンス状態にあるため、電流検出回路4は誤動作をおこしやすい。このため、平滑コンデンサの正極電圧に抵抗R1、R2を介してダイオードD1、D2のアノードに接続することで、平滑コンデンサ電圧VC1からバイアス電圧を得て、電圧比較器CP1の反転端子をVcc電圧にプルアップする。これにより、電圧比較器CP1の誤動作を防止することができる。極性検出回路5は、電圧比較器CP2、抵抗R7~R10、及び基準電圧Vccから構成されている。電圧比較器CP2の反転端子は、基準電圧Vccとグランドである第4のノード間に接続された抵抗R7と抵抗R8の直列回路の抵抗間の接続点に接続されている。また、電圧比較器CP2の非反転端子は、第1のノードから第9の抵抗R9を介して接続され、かつ第10の抵抗R10を介してグランドである第4のノードに接続されている。極性検出回路5は、基準電圧Vccの電圧を抵抗R7と抵抗R8の直列回路により分圧された抵抗R8の電圧降下と、交流電圧Vinの電圧を抵抗R9とR10の直列回路により分圧された抵抗R9の電圧降下とを比較して、交流電圧Vinの極性が第4のノードの電位に対して正極/負極いずれの電位かを検出する。交流電圧Vinの極性が第4のノードの電位に対して正極の場合には、電圧比較器CP2はHレベルの出力信号をゲートドライブ回路3に送出し、負極の場合はLレベルを出力する。ゲートドライブ回路3は、極性検出回路5からの信号に基づき、Hレベル信号時には同期整流素子M1、M4の対となる同期整流素子をオンするための信号を出力し、Lレベル信号時には同期整流素子M2、M3の対となる同期整流素子をオンするための信号を出力する。すなわち、極性検出回路5は、交流電圧Vinの極性により整流回路の対となる素子側をオンにするための信号を出力する。なお、ゲートドライブ回路3の構成については後述する。図2は、図1に示した実施例の各部の信号を示すタイミングチャートである。図21の交流電圧が負電圧からゼロボルトに達した時刻t1において、図22の電圧比較器CP1の反転端子電圧CP1と非反転端子電圧CP1は反転端子電圧CP1のほうが高い状態にある。このため、図23の電圧比較器CP1の出力電圧CP1outはLレベルを出力している。また、図24に示す時刻t1における電圧比較器CP2の反転端子電圧CP2と非反転端子電圧CP2は非反転端子電圧CP2のほうが高い状態にある。このため、図25の電圧比較器CP2の出力電圧CP2outはHレベルを出力している。図24に示す時刻t1から時刻t2となると、電圧比較器CP2の非反転端子電圧CP12は交流電圧Vinの上昇に伴い徐々に低下し、時刻t2にて電圧比較器CP2の反転端子電圧CP2と非反転端子電圧CP12は逆転する。このため、図25の電圧比較器CP2の出力電圧CP2outはLレベルに変化し、交流電圧Vinが低下する時刻t5まで電圧比較器CP2の出力電圧CP2outはLレベルを維持する。時刻t3になると、図21に示す交流電流IinがダイオードD1、D4を介して流れ始める。このため電圧比較器CP1の反転端子電圧CP1はダイオードD3の電圧降下により非反転端子電圧CP1よりも電圧が低下する。このため、時刻t3にて電圧比較器CP1の出力電圧CP1outはHレベルを出力し、交流電流Iinが流れる時刻t4まで保持する。なお、交流電流Iinが流れる時刻t3~t4期間における交流電圧VinとなるノードN1N2の電位及び平滑コンデンサC1の平滑電圧VC1を図26に示す。平滑コンデンサC1の平滑電圧VC1をノードN1N2の電位が超える期間は、時刻t3~t4期間及び時刻t6~t7となっていることが分かる。また、時刻t3~t4期間において図28に示すゲートドライブ回路の同期整流素子M1、M4の駆動信号G1、G4は、Hレベルの信号が出力される。これは、電圧比較器CP2の出力電圧CP2outがLレベル、かつ電圧比較器CP1の出力電圧CP1outがHレベルの条件が揃ったときにゲートドライブ回路3から駆動信号が出力される。この駆動信号G1、G4により、時刻t3~t4期間は同期整流素子M1、M4がオン状態になる。また同様に、交流電圧Vinの極性が反転して負電位となり、ダイオードD2、D3を介して交流電流Iinが流れ始める期間の時刻t6においては、電圧比較器CP2の出力電圧CP2outがHレベル、かつ電圧比較器CP1の出力電圧CP1outがHレベルの条件となり、図27に示すようにゲートドライブ回路3の駆動信号G2、G3が出力され、同期整流素子M2、M3がオン状態になり、前述の条件となる時刻t7まで保持される。上述したように、交流電流Iinを検出する電流検出回路4の電圧比較器CP1の出力電圧CP1outがHレベルの時に同期整流素子の駆動信号が出力される期間が決定され、かつ、極性検出回路5の電圧比較器CP2の出力電圧CP2outのHL状態により、全波整流回路の対となる同期整流素子を選択できる。従って、ゲートドライブ回路3によって、上記条件の組み合わせから全波整流回路の対となる同期整流素子を選択し駆動することが可能になる。図3は、本発明の実施例におけるゲートドライブ回路3の一例を示す構成図である。ゲートドライブ回路3は、論理回路AND1~AND4、インバータ回路INV1、ドライブ回路DR1~DR4からなる。また、図3においては、同期整流素子M2、M3の駆動電位と異なる同期整流素子M1、M3を駆動信号を送出するためのレベルシフト回路LS1、LS2が接続される構成を示す。なお、交流電圧の大きさによるが、例えば同期整流素子M1、M2をP型MOSFET等で構成することにより、レベルシフト回路LS1、LS2を不要にすることも可能である。論理回路AND1~AND4の一方の端子は電流検出回路4の電圧比較器CP1の出力端子に接続されている。論理回路AND2とAND3の他方の端子は接続され、極性検出回路5の電圧比較器CP2の出力端子及びインバータ回路INV1の入力端子と接続されている。論理回路AND1とAND4の他方の端子は接続され、インバータ回路INV1の出力端子に接続されている。論理回路AND1とAND2の出力端子は、各々レベルシフト回路LF1、LF2を介してドライブ回路DR1、DR2の入力端子に接続されて、論理回路AND3とAND4の出力端子はドライブ回路DR3、DR4の入力端子に接続されている。ドライブ回路DR1~DR4の出力は、各々ゲートドライブ回路3の駆動信号G1~G4を出力する。図4は、図3に示したゲートドライブ回路の各部の信号を示すタイミングチャートを示したものである。電圧比較器CP1の出力電圧CP1outがHレベル、かつ電圧比較器CP2の出力電圧CP2outがLレベルの時に論理回路AND1とAND4の入力は全てHレベルとなり、ドライブ回路DR1、DR4を介して駆動信号G1、G4を出力する。このとき、論理回路AND2とAND3の他方の入力端子はLレベルにあるため、駆動信号を出力しない。また、電圧比較器CP1の出力電圧CP1outがHレベル、かつ電圧比較器CP2の出力電圧CP2outがHレベルの時に論理回路AND2とAND3の入力は全てHレベルとなり、ドライブ回路DR2、DR3を介して駆動信号G2、G3を出力する。このとき、論理回路AND1とAND4の他方の入力端子はインバータ回路INV1を介してLレベルが入力されているので駆動信号を出力しない。以上により、ダイオードDi1~Di4毎に流れる電流による電圧降下の検出を、一つの電圧比較回路にまとめられるので、部品点数を大幅に削減できる。また、一つの電圧検出回路を低圧側で構成できるため、電圧比較回路のためのフローティング電源などは不要にすることが可能である。以上、本発明を実施形態で具体的に説明したが、本発明は上記実施形態に限定されないことは言うまでもなく、本発明の主旨を逸脱しない範囲で変形して実施できる。