基板上に形成され、且つ上面及び側面を有する第1の半導体領域と、前記第1の半導体領域の上部に形成された第1導電型の第1の不純物領域と、前記第1の半導体領域の側部に形成された第1導電型の第2の不純物領域と、前記第1の半導体領域の所定の部分における少なくとも側面及び上部コーナーを覆うように形成されたゲート絶縁膜とを備え、前記ゲート絶縁膜の外側に位置する部分の前記第1の半導体領域における上部コーナーの曲率半径r’は、前記ゲート絶縁膜の下側に位置する部分の前記第1の半導体領域における上部コーナーの曲率半径rよりも大きく且つ2r以下であることを特徴とする半導体装置。請求項1に記載の半導体装置において、前記第2の不純物領域のシート抵抗は前記第1の不純物領域のシート抵抗の1.25倍以下であることを特徴とする半導体装置。請求項1に記載の半導体装置において、前記第2の不純物領域の比抵抗は前記第1の不純物領域の比抵抗の1.25倍以下であることを特徴とする半導体装置。請求項1に記載の半導体装置において、前記第2の不純物領域の拡がり抵抗は前記第1の不純物領域の拡がり抵抗の1.25倍以下であることを特徴とする半導体装置。請求項1に記載の半導体装置において、前記第2の不純物領域の接合深さは、前記第1の不純物領域の接合深さと比べて同等以上であることを特徴とする半導体装置。請求項1に記載の半導体装置において、前記第1の半導体領域はフィン形状を有していることを特徴とする半導体装置。請求項1に記載の半導体装置において、前記第1の半導体領域は、前記基板上に形成された絶縁層上に形成されていることを特徴とする半導体装置。請求項1に記載の半導体装置において、前記ゲート絶縁膜上に形成されたゲート電極をさらに備え、前記第1の不純物領域及び前記第2の不純物領域は、前記第1の半導体領域における前記所定の部分以外の他の部分に形成されていることを特徴とする半導体装置。請求項8に記載の半導体装置において、前記ゲート絶縁膜は、前記第1の半導体領域の前記所定の部分における上面上にも形成されていることを特徴とする半導体装置。請求項8に記載の半導体装置において、前記第1の不純物領域及び前記第2の不純物領域はP型のエクステンション領域であることを特徴とする半導体装置。請求項8に記載の半導体装置において、前記ゲート電極の側面上に形成された絶縁性サイドウォールスペーサと、前記第1の半導体領域の上部に形成された第1導電型の第3の不純物領域と、前記第1の半導体領域の側部に形成された第1導電型の第4の不純物領域とをさらに備え、前記第4の不純物領域のシート抵抗は前記第3の不純物領域のシート抵抗の1.25倍以下であり、前記第3の不純物領域及び前記第4の不純物領域は、前記第1の半導体領域の前記他の部分のうちの前記絶縁性サイドウォールスペーサの外側に位置する部分に形成されていることを特徴とする半導体装置。請求項11に記載の半導体装置において、前記第3の不純物領域及び前記第4の不純物領域はP型のソースドレイン領域であることを特徴とする半導体装置。請求項8に記載の半導体装置において、前記ゲート電極の側面上に形成された絶縁性サイドウォールスペーサをさらに備え、前記第1の不純物領域及び前記第2の不純物領域は、前記第1の半導体領域の前記他の部分のうち前記絶縁性サイドウォールスペーサの外側に位置する部分に形成されていることを特徴とする半導体装置。請求項8に記載の半導体装置において、前記第1の不純物領域及び前記第2の不純物領域はP型のソースドレイン領域であることを特徴とする半導体装置。請求項8に記載の半導体装置において、前記第1の半導体領域の側面の高さは、前記第1の半導体領域の上面におけるゲート幅方向の幅と比べて大きいことを特徴とする半導体装置。基板上に形成され、且つ上面及び側面をそれぞれ有する複数の半導体領域と、前記複数の半導体領域のそれぞれの上部に形成された第1導電型の第1の不純物領域と、前記複数の半導体領域のそれぞれの側部に形成された第1導電型の第2の不純物領域と、前記複数の半導体領域の所定の部分における少なくとも側面及び上部コーナーを覆うように形成された複数のゲート絶縁膜とを備え、前記複数のゲート絶縁膜の外側に位置する部分の前記複数の半導体領域における上部コーナーの曲率半径r’は、前記複数のゲート絶縁膜の下側に位置する部分の前記複数の半導体領域における上部コーナーの曲率半径rよりも大きく且つ2r以下であることを特徴とする半導体装置。請求項16に記載の半導体装置において、前記第2の不純物領域のシート抵抗は前記第1の不純物領域のシート抵抗の1.25倍以下であることを特徴とする半導体装置。請求項16に記載の半導体装置において、前記第2の不純物領域の比抵抗は前記第1の不純物領域の比抵抗の1.25倍以下であることを特徴とする半導体装置。請求項16に記載の半導体装置において、前記第2の不純物領域の拡がり抵抗は前記第1の不純物領域の拡がり抵抗の1.25倍以下であることを特徴とする半導体装置。請求項16に記載の半導体装置において、前記複数の半導体領域のそれぞれの上に前記複数のゲート絶縁膜を介して形成されたゲート電極をさらに備え、前記ゲート電極はゲート幅方向に前記複数の半導体領域を跨いでいることを特徴とする半導体装置。請求項20に記載の半導体装置において、前記第1の不純物領域及び前記第2の不純物領域はP型のエクステンション領域であることを特徴とする半導体装置。請求項20に記載の半導体装置において、前記第1の不純物領域及び前記第2の不純物領域はP型のソースドレイン領域であることを特徴とする半導体装置。請求項16に記載の半導体装置において、前記複数の半導体領域のそれぞれにおけるゲート長方向の両端部を接続する第3の半導体領域をさらに備えていることを特徴とする半導体装置。半導体領域に第1導電型の不純物をプラズマドーピング法によって注入し、前記半導体領域に不純物領域を形成する工程を備えた半導体装置の製造方法において、前記不純物領域を形成する工程において、プラズマドーピング時の圧力を0.6Pa以下に設定することを特徴とする半導体装置の製造方法。しかしながら、前述の特許文献1又は非特許文献1等に開示されている従来の半導体装置の製造方法によると、所望のトランジスタ特性が得られないという問題点がある。前記に鑑み、本発明は、所望の特性が得られるフィン型半導体領域を有する半導体装置例えば、ドレイン電流の実質的な減少が生じない装置を実現することを目的とする。前記の目的を達成するために、本願発明者らは、従来のフィン型FETの製造方法によって所望のトランジスタ特性が得られない理由を検討した結果、次のような知見を得るに至った。図19aは、特許文献1におけるフィン型FETのエクステンション領域を形成する工程を示した断面図であり、図19bは、非特許文献1におけるフィン型FETのエクステンション領域を形成する工程を示した断面図である。尚、図19a及びbは、図17aにおけるB-B線の断面構成と対応している。また、図19a及びbにおいて、図17a~dに示す構造と同一の構成要素には同一の符号を付し、重複する説明を省略する。図19aに示すように、特許文献1に開示された方法においては、フィン型半導体領域103a~103dの上面のみならず側面にも不純物を導入するために、イオン注入によってイオン108a及び108bをそれぞれ、鉛直方向に対して互いに異なる側に傾いた注入角度でフィン型半導体領域103a~103dに注入することによって、エクステンション領域107を形成する。この場合、フィン型半導体領域103a~103dの上部には、イオン108a及びイオン108bの両方が注入されてなる第1の不純物領域107aが形成される。しかしながら、フィン型半導体領域103a~103dの各側部には、イオン108a又はイオン108bのいずれか一方のみが注入されてなる第2の不純物領域107bが形成される。すなわち、イオン108aのドーズ量とイオン108bのドーズ量とが同じである場合、第1の不純物領域107aの注入ドーズ量は、第2の不純物領域107bの注入ドーズ量の2倍の大きさになってしまう。また、図19bに示すように、非特許文献1に開示された方法においては、プラズマドーピング法を用いてフィン型半導体領域103a~103dにエクステンション領域107を形成する。プラズマドーピング法を用いて不純物注入を行った場合、フィン型半導体領域103a~103dの上部には、注入イオン109aと、吸着種ガス分子やラジカル等の中性種109bと、スパッタリングによってフィン型半導体領域103a~103dを離脱する不純物109cとのバランスによって決まる注入ドーズ量を持つ第1の不純物領域107aが形成される。しかしながら、フィン型半導体領域103a~103dの各側部の注入ドーズ量については、注入イオン109aやスパッタリングによる離脱不純物109cの影響は小さく、主として吸着種109bによって決まる注入ドーズ量を持つ第2の不純物領域107bが形成される。その結果、第1の不純物領域107aの注入ドーズ量は、第2の不純物領域107bの注入ドーズ量と比べて例えば25程度以上高くなるので、第1の不純物領域107aのシート抵抗は、第2の不純物領域107bのシート抵抗と比べて例えば25程度以上低くなる。また、フィン型半導体領域に不純物領域を形成するために特許文献2に開示されたプラズマドーピング法を適用した場合、次のような問題がある。図20aに示すように、特許文献2に開示されたプラズマドーピング法プラズマ生成ガスはB2H6/Heを平坦な半導体領域151に適用した場合、半導体領域151を構成するシリコンの削れ量は1nm/min以下である。しかしながら、図20bに示すように、特許文献2に開示されたプラズマドーピング法を用いてフィン型半導体領域に不純物領域を形成した場合、平坦な半導体領域151上のフィン型半導体領域152の上部コーナーの削れ量は10nm/minよりも大きくなってしまう。図21は、このような問題が生じたフィン型半導体領域上にゲート絶縁膜を介してゲート電極を形成した様子を表す斜視図である。図21に示すように、上部に不純物領域161a及び側部に不純物領域161bを有するフィン型半導体領域161を跨ぐようにゲート絶縁膜162を介してゲート電極163が形成されている。ここで、a、b、c、dは、鞍馬形状のゲート絶縁膜162の内壁のうちソース側のコーナーを表し、a、b、c、dは、フィン型半導体領域161のソース側端面までコーナーa、b、c、dを平行移動させたものである。すなわち、フィン型半導体領域161の上部コーナーの削れ量Gは当該上部コーナーからb又はcまでの距離であり、当該上部コーナーの曲率半径をrとすると、G=√2ー1rであるドーピング前の上部コーナーの曲率半径r’が0の場合。フィン型半導体領域161の上部コーナーの削れ量Gが大きくなると、ゲート絶縁膜162の内壁コーナーb又はcと例えばエクステンション領域となる不純物領域161a又は161bとの間に意図しない隙間が生じてしまう。以上に説明したように、従来のフィン型FETのエクステンション領域の形成方法によると図17、図18参照、フィン型半導体領域103a~103dの上部に形成される第1の不純物領域107aの注入ドーズ量が、フィン型半導体領域103a~103dの側部に形成される第2の不純物領域107bの注入ドーズ量と比べて高くなる。また、第2の不純物領域107bの接合深さは、第1の不純物領域107aの接合深さと比べて浅くなる。これにより、第1の不純物領域107aのシート抵抗、比抵抗又は拡がり抵抗は、第2の不純物領域107bのシート抵抗、比抵抗又は拡がり抵抗と比べて低くなる。尚、対象物のシート抵抗をRs、抵抗率比抵抗をρ、厚さ接合深さをt、拡がり抵抗をρwとすると、Rs=ρ/tである。また、拡がり抵抗測定において広く知られている関係式ρw=CF×k×ρ/2πrに表されているように、抵抗率比抵抗ρと拡がり抵抗ρwとは基本的には1対1の関係にあるので、Rsとρw/tとの間には比例関係が成り立つ。前記関係式において、CFは拡がり抵抗ρwの体積効果を考慮した補正項補正無しの場合にはCF=1であり、kは探針と試料との間のショットキー障壁における極性依存性を考慮した補正項例えば試料がp型シリコンの場合にはk=1、試料がn型シリコンの場合にはk=1~3であり、rは探針先端の曲率半径である。このようなエクステンション構造を有するフィン型FETを動作させた場合、エクステンション領域107を流れる電流は、第2の不純物領域107bと比べて注入ドーズ量が高い、つまりシート抵抗が低い第1の不純物領域107aに集中するため、所望のトランジスタ特性が得られないという問題が生じる。また、従来のフィン型FETでは図17、図18参照、ソースドレイン領域もエクステンション領域と同様なイオン注入法やプラズマドーピング法を用いて形成される。そのため、ソースドレイン領域117においても、フィン型半導体領域103a~103dの上部に形成される第3の不純物領域117aの注入ドーズ量が、フィン型半導体領域103a~103dの側部に形成される第4の不純物領域117bの注入ドーズ量と比べて高くなる。また、第4の不純物領域117bの接合深さは、第3の不純物領域117aの接合深さと比べて浅くなる。このようなソースドレイン構造を有するフィン型FETを動作させた場合、ソースドレイン領域117を流れる電流は、第4の不純物領域117bと比べて注入ドーズ量が高い、つまりシート抵抗が低い第2の不純物領域117aに集中するため、所望のトランジスタ特性が得られないという問題が生じる。また、従来のフィン型FETのエクステンション領域の形成方法によると図21参照、フィン型半導体領域161を跨ぐゲート絶縁膜162の内壁とフィン型半導体領域161のエクステンション領域との間に意図しない隙間が生じてしまう。このようなエクステンション構造を有するフィン型FETを動作させた場合、エクステンション領域を流れる電流が、フィン型半導体領域161の上部コーナーでは流れ難くなるため、所望のトランジスタ特性が得られないという問題が生じる。前述の知見に基づき、本願発明者らは、プラズマドーピング時の圧力を0.6Pa以下、より好ましくは0.5Pa以下に設定することによって、フィン型半導体領域の側部に、フィン型半導体領域の上部と比べて80以上の注入ドーズ量を有する不純物領域を備えた半導体装置を実現する方法を発明するに至った。特に、フィン型FETでは、エクステンション領域及びソースドレイン領域のゲート幅方向の幅においてフィン型半導体領域の側部に形成される不純物領域の幅が占める割合が70以上に達する場合もあるので、フィン型半導体領域の側部に形成される不純物領域の注入ドーズ量を、フィン型半導体領域の上部に形成される不純物領域の注入ドーズ量と比べて可能な限り同等に、或いは同等以上にすることが重要になってきている。言い換えれば、フィン型半導体領域の側部に形成される不純物領域の比抵抗、拡がり抵抗又はシート抵抗を、フィン型半導体領域の上部に形成される不純物領域の比抵抗、拡がり抵抗又はシート抵抗の1.25倍以下に設定することが重要になってきている。尚、プラズマドーピング時の圧力の下限については、スループットや装置限界等の支障がない範囲において低く設定することができるが、例えば現行のICP方式のプラズマ装置の性能等を考慮した場合には当該下限は0.1Pa程度であり、将来的に予定されているプラズマ装置の性能を考慮した場合には当該下限は0.01Pa程度である。すなわち、本発明に係る第1の半導体装置は、基板上に形成され、且つ上面及び側面を有する第1の半導体領域と、前記第1の半導体領域の上部に形成された第1導電型の第1の不純物領域と、前記第1の半導体領域の側部に形成された第1導電型の第2の不純物領域と、前記第1の半導体領域の所定の部分における少なくとも側面及び上部コーナーを覆うように形成されたゲート絶縁膜とを備え、前記ゲート絶縁膜の外側に位置する部分の前記第1の半導体領域における上部コーナーの曲率半径r’は、前記ゲート絶縁膜の下側に位置する部分の前記第1の半導体領域における上部コーナーの曲率半径rよりも大きく且つ2r以下である。本発明の第1の半導体装置において、上面及び側面を有する第1の半導体領域つまりフィン型半導体領域の側部に形成された第2の不純物領域の注入ドーズ量が、フィン型半導体領域の上部に形成された第1の不純物領域の注入ドーズ量の80より好ましくは90程度以上であれば、言い換えると、第2の不純物領域のシート抵抗、比抵抗又は拡がり抵抗が第1の不純物領域のシート抵抗、比抵抗又は拡がり抵抗の1.25倍以下より好ましくは1.1倍以下であれば、従来技術と比べてトランジスタ特性を顕著に改善することができる。また、フィン型半導体領域の側面の高さ/フィン型半導体領域の上面のゲート幅方向の幅以下、アスペクト比と称するが小さければ、第2の不純物領域の注入ドーズ量が第1の不純物領域の注入ドーズ量と比べてある程度小さくても、トランジスタ特性の劣化は少ない。一方、このアスペクト比が大きくなるに従って、第2の不純物領域の注入ドーズ量を第1の不純物領域の注入ドーズ量と比べて80以上にする必要性が増す。また、第1の半導体領域に設けられた不純物領域とゲート絶縁膜の内壁との隙間を完全にゼロにするためには、プラズマドーピングを用いた第1の半導体領域に対するエッチング量を完全にゼロにしなければならない。そのためには、イオン密度が極端に小さい条件を用いなければならないので、プラズマドーピング処理に要する時間が極端に長くなり、生産性が極端に低下する。従って、第1の半導体領域に設けられた不純物領域とゲート絶縁膜の内壁との隙間がゼロよりも大きく且つ10ナノメートル程度以下であれば、言い換えると、ゲート絶縁膜の外側に位置する部分の第1の半導体領域における上部コーナーの曲率半径r’が、ゲート絶縁膜の下側に位置する部分の第1の半導体領域における上部コーナーの曲率半径rよりも大きく且つ2r以下であれば、トランジスタ特性の劣化を少なく抑制しつつ、プラズマドーピング処理の生産性を確保することもできる。本発明の第1の半導体装置において、前記第2の不純物領域の接合深さは、前記第1の不純物領域の接合深さと比べて同等以上であってもよい。本発明の第1の半導体装置において、前記第1の半導体領域はフィン形状を有していてもよい。本発明の第1の半導体装置において、前記第1の半導体領域は、前記基板上に形成された絶縁層上に形成されていてもよい。本発明の第1の半導体装置において、前記ゲート絶縁膜上に形成されたゲート電極をさらに備え、前記第1の不純物領域及び前記第2の不純物領域は、前記第1の半導体領域における前記所定の部分以外の他の部分に形成されていると、フィン型FETを構成することができる。この場合、前記ゲート絶縁膜は、前記第1の半導体領域の前記所定の部分における上面上にも形成されていてもよい。また、前記第1の不純物領域及び前記第2の不純物領域はP型のエクステンション領域であってもよい。さらに、前記ゲート電極の側面上に形成された絶縁性サイドウォールスペーサと、前記第1の半導体領域の上部に形成された第1導電型の第3の不純物領域と、前記第1の半導体領域の側部に形成された第1導電型の第4の不純物領域とをさらに備え、前記第4の不純物領域のシート抵抗シート抵抗に代えて比抵抗又は拡がり抵抗であっても良いは前記第3の不純物領域のシート抵抗シート抵抗に代えて比抵抗又は拡がり抵抗であっても良いの1.25倍以下であり、前記第3の不純物領域及び前記第4の不純物領域は、前記第1の半導体領域の前記他の部分のうちの前記絶縁性サイドウォールスペーサの外側に位置する部分に形成されていてもよい。ここで、前記第3の不純物領域及び前記第4の不純物領域はP型のソースドレイン領域であってもよい。本発明の第1の半導体装置において、前記ゲート絶縁膜上に形成されたゲート電極をさらに備え、前記第1の不純物領域及び前記第2の不純物領域は、前記第1の半導体領域における前記所定の部分以外の他の部分に形成されている場合、前記ゲート電極の側面上に形成された絶縁性サイドウォールスペーサをさらに備え、前記第1の不純物領域及び前記第2の不純物領域は、前記第1の半導体領域の前記他の部分のうち前記絶縁性サイドウォールスペーサの外側に位置する部分に形成されていてもよい。ここで、前記第1の不純物領域及び前記第2の不純物領域はP型のソースドレイン領域であってもよい。本発明の第1の半導体装置において、前記ゲート絶縁膜上に形成されたゲート電極をさらに備え、前記第1の不純物領域及び前記第2の不純物領域は、前記第1の半導体領域における前記所定の部分以外の他の部分に形成されている場合、前記第1の半導体領域の側面の高さが、前記第1の半導体領域の上面におけるゲート幅方向の幅と比べて大きいと、本発明による効果が顕著に得られる。本発明に係る第2の半導体装置は、基板上に形成され、且つ上面及び側面をそれぞれ有する複数の半導体領域と、前記複数の半導体領域のそれぞれの上部に形成された第1導電型の第1の不純物領域と、前記複数の半導体領域のそれぞれの側部に形成された第1導電型の第2の不純物領域と、前記複数の半導体領域の所定の部分における少なくとも側面及び上部コーナーを覆うように形成された複数のゲート絶縁膜とを備え、前記複数のゲート絶縁膜の外側に位置する部分の前記複数の半導体領域における上部コーナーの曲率半径r’は、前記複数のゲート絶縁膜の下側に位置する部分の前記複数の半導体領域における上部コーナーの曲率半径rよりも大きく且つ2r以下である。本発明の第2の半導体装置において、上面及び側面を有する複数の半導体領域つまりフィン型半導体領域の側部に形成された第2の不純物領域の注入ドーズ量が、フィン型半導体領域の上部に形成された第1の不純物領域の注入ドーズ量の80より好ましくは90程度以上であれば、言い換えると、第2の不純物領域のシート抵抗、比抵抗又は拡がり抵抗が第1の不純物領域のシート抵抗、比抵抗又は拡がり抵抗の1.25倍以下より好ましくは1.1倍以下であれば、従来技術と比べてトランジスタ特性を顕著に改善することができる。本発明の第2の半導体装置において、前記複数の半導体領域のそれぞれの上にゲート絶縁膜を介して形成されたゲート電極をさらに備え、前記ゲート電極はゲート幅方向に前記複数の半導体領域を跨いでいると、フィン型FETを構成することができる。このとき、前記第1の不純物領域及び前記第2の不純物領域はP型のエクステンション領域であってもよいし、又はP型のソースドレイン領域であってもよい。本発明の第2の半導体装置において、前記複数の半導体領域のそれぞれにおけるゲート長方向の両端部を接続する第3の半導体領域をさらに備えていてもよい。本発明に係る半導体装置の製造方法は、前述の本発明の第1又は第2の半導体装置を製造するための方法であって、基板上に、上面及び側面を有する第1の半導体領域を形成する工程aと、前記第1の半導体領域に第1導電型の不純物をプラズマドーピング法によって注入し、それにより、前記第1の半導体領域の上部に第1の不純物領域を形成すると共に、前記第1の半導体領域の側部に第2の不純物領域を形成する工程bとを備え、前記工程bにおいて、プラズマドーピング時の圧力を0.6Pa以下に設定する。すなわち、本発明の半導体装置の製造方法は、プラズマドーピング法を用いた場合におけるフィン形状の半導体領域に対するエッチング量及び注入ドーズ量の制御に特徴を有しており、プラズマドーピング時における圧力を調整することによってエッチング量を抑制することが可能となると共に、ドーピング後にアニールを実施することによって、注入ドーズ量の制御を通じてシート抵抗を所望の値に制御することが可能となる。具体的には、プラズマドーピングにおいて、原料ガスをプラズマ中に供給すると、ラジカル、イオン又は原料ガスの構成分子若しくは当該分子が分解してなる分子若しくは原子がプラズマ中に存在することになるが、本発明は、1プラズマ中のイオンは基本的に基板主面に対して垂直に入射すること2プラズマ中のガス分子やラジカル等の中性種は基板主面に対してランダムな方向から入射すること3半導体中に導入された不純物はイオンとして導入されても中性種として導入されても熱処理によって活性化されて電気伝導に寄与することに着目し、これらのイオン、ガス分子及びラジカル等が有する本来的な性質1~3に加えて、本願発明者らが実験で新規に発見した、フィン形状の半導体領域にプラズマドーピングを施した場合に特有の性質4フィン形状の半導体領域の角部分上部コーナーをエッチングする要因は、基本的にプラズマ中のイオンであって、イオン密度を低下させることによって角部分のエッチング量が抑制されることをフィン型FET等の3次元デバイスに適用する方法であって、プラズマドーピング時の圧力を0.6Pa以下に設定することを主要な特徴とする。これにより、プラズマドーピング時の圧力を十分に低下させることによってイオン密度が極めて低い水準にまで低下するので、フィン形状の半導体領域の角部分のエッチング量が抑制される。また、同時に、基板主面に対して垂直に入射する不純物の量を少なくして、相対的に基板主面に対してランダムな方向から入射する不純物の量を増加させることができる。さらに、イオン密度が低下したことに起因する注入ドーズ量の低下に対しては、原料ガス中における不純物を含むガスの割合を希釈ガスに対して増加させることによって注入ドーズ量の低下を補って所望の注入ドーズ量を達成することができる。このため、半導体領域側部に、半導体領域上部と比べて80以上の注入ドーズ量を有する不純物領域を備えた半導体装置を得ることができる。従って、例えばフィン型FETにおけるエクステンション領域及びソースドレイン領域のゲート幅方向の幅においてフィン型半導体領域側部に形成される不純物領域の幅が占める割合が大きくなってきても、所望のトランジスタ特性を得ることができる。本発明の半導体装置の製造方法において、前記工程bにおいて、プラズマドーピング時の圧力を0.1Pa以上で且つ0.5Pa以下に設定すると、プラズマドーピングのスループットを低下させることなく、フィン形状の半導体領域の角部分のエッチング量を確実に抑制することができる。本発明の半導体装置の製造方法において、前記工程aと前記工程bとの間に、前記第1の半導体領域の所定の部分における少なくとも側面及び上部コーナーを覆うようにゲート絶縁膜を形成する工程をさらに備え、前記工程bの後、前記ゲート絶縁膜の外側に位置する部分の前記第1の半導体領域における上部コーナーの曲率半径r’は、前記ゲート絶縁膜の下側に位置する部分の前記第1の半導体領域における上部コーナーの曲率半径rよりも大きく且つ2r以下であってもよい。本発明の半導体装置の製造方法において、前記工程bにおいて、プラズマドーピング時のイオン電流密度を0.5mA/cm2以下に設定してもよい。本発明の半導体装置の製造方法において、前記工程bの後、第2の不純物領域の注入ドーズ量が、フィン型半導体領域の上部に形成された第1の不純物領域の注入ドーズ量の80より好ましくは90程度以上であれば、言い換えると、前記工程bの後、第2の不純物領域のシート抵抗比抵抗又は拡がり抵抗であっても良いが第1の不純物領域のシート抵抗比抵抗又は拡がり抵抗であっても良いの1.25倍以下より好ましくは1.1倍以下であれば、従来技術と比べてトランジスタ特性を顕著に改善することができる。本発明の半導体装置の製造方法において、前記工程aよりも前に、前記基板上に絶縁層を形成する工程をさらに備え、前記工程aにおいて、前記絶縁層上に前記第1の半導体領域を形成してもよい。本発明の半導体装置の製造方法において、前記第1の半導体領域の側面は、前記第1の半導体領域の上面に対して垂直な面であってもよい。本発明の半導体装置の製造方法において、前記工程bは、前記不純物を含むガスからなるプラズマを用いて行われ、前記不純物を含むガスは、ボロン原子と水素原子とからなる分子BmHnm、nは自然数を含んでいてもよい。本発明の半導体装置の製造方法において、前記工程bは、前記不純物を含むガスからなるプラズマを用いて行われ、前記不純物を含むガスは、ボロン原子を含む分子を希ガスで希釈してなるガスであってもよい。本発明の半導体装置の製造方法において、前記工程bは、前記不純物を含むガスからなるプラズマを用いて行われ、前記不純物を含むガスは、前記不純物を含む分子をヘリウムで希釈してなるガスであってもよい。本発明の半導体装置の製造方法において、前記工程bは、前記不純物を含むガスからなるプラズマを用いて行われ、前記不純物を含むガスは、B2H6とHeとの混合ガスであってもよい。この場合、前記混合ガスにおけるB2H6の質量濃度が0.01以上で且つ1以下であるとシリコン中にボロンを導入し易くなるのでより望ましい。B2H6ガス濃度が0.01以下であると十分な量のボロンが導入されにくくなり、1以上になると半導体基板表面にボロンを含む堆積物が付着してデポジションになり易くなる。本発明の半導体装置の製造方法において、前記工程bは、前記不純物を含むガスからなるプラズマを用いて行われ、前記不純物を含むガスは、BF3を含んでいてもよい。Fはシリコンと化合し易い元素ではあるが、同様にHもシリコンと化合し易い。B2H6とBF3とは、Bが1個に対してシリコンと化合し易いF又はHが3個存在する。このように、Bに対するF又はHの割合が1:3と同じであるので、BF3を用いた場合にもB2H6を用いた場合と同様の効果が期待できる。本発明の半導体装置の製造方法において、前記工程bは、前記不純物を含むガスからなるプラズマを用いて行われ、前記不純物を含むガスは、As又はPを含んでいてもよい。As及びPはシリコンと化合し難いので、同様にシリコンと化合し難いBを含むB2H6のようなガスを用いた場合と同様に、As又はPを含んだガスを用いることにより、フィン形状の半導体領域の角部分のエッチング量を特に抑制できるという効果が得られる。As又はPを含んだガスとしては、具体的にはAsH3又はPH3を含んだガスを用いることができる。また、本発明に係る他の半導体装置の製造方法は、半導体領域に第1導電型の不純物をプラズマドーピング法によって注入し、前記半導体領域に不純物領域を形成する工程を備えた半導体装置の製造方法において、前記不純物領域を形成する工程において、プラズマドーピング時の圧力を0.6Pa以下に設定する。本発明に係る他の半導体装置の製造方法によると、プラズマドーピング時における圧力を調整することによってエッチング量を抑制することが可能となると共に、ドーピング後にアニールを実施することによって、注入ドーズ量の制御を通じてシート抵抗を所望の値に制御することが可能となる。本発明によると、フィン型半導体領域の側部に、フィン型半導体領域の上部と比べて同等以上の注入ドーズ量を有する不純物領域を備えた半導体装置、言い換えると、フィン型半導体領域側部に低シート抵抗の不純物領域を備えた半導体装置を得ることができるので、フィン型FET等の3次元デバイスにおける特性劣化を防止することができる。第1の実施形態以下、本発明の第1の実施形態に係る半導体装置の構造について図面を参照しながら説明する。図1a~dは、本発明の第1の実施形態に係る半導体装置、具体的には、フィン型FETを有する半導体装置の構造を示す図であり、図1aは平面図であり、図1bは図1aにおけるA-A線の断面図であり、図1cは図1aにおけるB-B線の断面図であり、図1dは図1aにおけるC-C線の断面図である。本実施形態のフィン型FETは、図1a~dに示すように、例えばシリコンからなる支持基板11と、支持基板11上に形成された例えば酸化シリコンからなる絶縁層12と、絶縁層12上に形成されたフィン型半導体領域13a~13dと、フィン型半導体領域13a~13d上に例えばシリコン酸窒化膜からなるゲート絶縁膜14a~14dを介して形成されたゲート電極15と、ゲート電極15の側面上に形成された絶縁性サイドウォールスペーサ16と、フィン型半導体領域13a~13dにおけるゲート電極15を挟む両側方領域に形成されたエクステンション領域17と、フィン型半導体領域13a~13dにおけるゲート電極15及び絶縁性サイドウォールスペーサ16を挟む両側方領域に形成されたソースドレイン領域27とを有している。各フィン型半導体領域13a~13dは、ゲート幅方向の幅aが例えば30nm程度であり、ゲート長方向の幅bが例えば200nm程度であり、高さ厚さcが例えば50nm程度であり、絶縁層12上においてゲート幅方向にピッチd例えば60nm程度で並ぶように配置されている。尚、フィン型半導体領域13a~13dの上面と側面とは互いに垂直であってもよいし、垂直でなくてもよい。ゲート電極15は、ゲート幅方向にフィン型半導体領域13a~13dを跨ぐように形成されている。エクステンション領域17は、フィン型半導体領域13a~13dのそれぞれの上部に形成された第1の不純物領域17aと、フィン型半導体領域13a~13dのそれぞれの側部に形成された第2の不純物領域17bとから構成されている。また、ソースドレイン領域27は、フィン型半導体領域13a~13dのそれぞれの上部に形成された第3の不純物領域27aと、フィン型半導体領域13a~13dのそれぞれの側部に形成された第4の不純物領域27bとから構成されている。尚、ポケット領域の説明及び図示については省略する。本実施形態の特徴は、フィン型半導体領域側部に形成された第2の不純物領域17bの注入ドーズ量が、フィン型半導体領域上部に形成された第1の不純物領域17aの注入ドーズ量と比べて80以上に設定されていることである。これにより、エクステンション領域17を構成する第2の不純物領域17bのシート抵抗を、第1の不純物領域17aのシート抵抗の1.25倍以下に設定することができるので、エクステンション領域17のゲート幅方向の幅においてフィン型半導体領域側部に形成された第2の不純物領域17bの幅が占める割合が大きくなっても、所望のトランジスタ特性を得ることができる。同様に、フィン型半導体領域側部に形成された第4の不純物領域27bの注入ドーズ量が、フィン型半導体領域上部に形成された第3の不純物領域27aの注入ドーズ量と比べて80以上に設定されていることである。これにより、ソースドレイン領域27を構成する第4の不純物領域27bのシート抵抗を、第3の不純物領域27aのシート抵抗の1.25倍以下に設定することができるので、ソースドレイン領域27のゲート幅方向の幅においてフィン型半導体領域側部に形成された第4の不純物領域27bの幅が占める割合が大きくなっても、所望のトランジスタ特性を得ることができる。以上の説明においては、第2の不純物領域17b第4の不純物領域27bのシート抵抗を第1の不純物領域17a第3の不純物領域27aのシート抵抗の1.25倍以下に設定したが、第2の不純物領域17b第4の不純物領域27bの比抵抗又は拡がり抵抗を第1の不純物領域17a第3の不純物領域27aの比抵抗又は拡がり抵抗の1.25倍以下に設定しても、同様の効果が得られる。ここで、対象物のシート抵抗をRs、抵抗率比抵抗をρ、厚さ接合深さをt、拡がり抵抗をρwとすると、Rs=ρ/tである。また、抵抗率比抵抗ρと拡がり抵抗ρwとは基本的には1対1の関係にあるので、Rsとρw/tとの間には比例関係が成り立つ。以下の説明においては、主としてシート抵抗を用いて説明を行うが、抵抗の大小関係についてはシート抵抗を比抵抗又は拡がり抵抗と読み替えてもよい。尚、本実施形態において、フィン型半導体領域側部に形成された第2の不純物領域17bの注入ドーズ量が、フィン型半導体領域上部に形成された第1の不純物領域17aの注入ドーズ量の80より好ましくは90程度以上であれば、言い換えると、第2の不純物領域17bのシート抵抗、比抵抗又は拡がり抵抗が第1の不純物領域17aのシート抵抗、比抵抗又は拡がり抵抗の1.25倍以下より好ましくは1.1倍以下であれば、従来技術と比べてトランジスタ特性を顕著に改善することができる。同様に、フィン型半導体領域側部に形成された第4の不純物領域27bの注入ドーズ量が、フィン型半導体領域上部に形成された第3の不純物領域27aの注入ドーズ量の80より好ましくは90程度以上であれば、言い換えると、第4の不純物領域27bのシート抵抗、比抵抗又は拡がり抵抗が第3の不純物領域27aのシート抵抗、比抵抗又は拡がり抵抗の1.25倍以下より好ましくは1.1倍以下であれば、従来技術と比べてトランジスタ特性を顕著に改善することができる。また、本実施形態において、フィン型半導体領域の側面の高さ/フィン型半導体領域の上面のゲート幅方向の幅以下、アスペクト比と称するが小さければ、第2の不純物領域17bの注入ドーズ量が第1の不純物領域17aの注入ドーズ量と比べてある程度小さくても、つまり、第2の不純物領域17bのシート抵抗、比抵抗又は拡がり抵抗が第1の不純物領域17aのシート抵抗、比抵抗又は拡がり抵抗と比べてがある程度大きくても、トランジスタ特性例えばドレイン電流の劣化は少ない。一方、このアスペクト比が大きくなるに従って、第2の不純物領域17bの注入ドーズ量を第1の不純物領域17aの注入ドーズ量と比べて同等以上にする必要性、つまり、第2の不純物領域17bのシート抵抗、比抵抗又は拡がり抵抗を第1の不純物領域17aのシート抵抗、比抵抗又は拡がり抵抗と比べて同等以下にする必要性が増す。同様に、アスペクト比が小さければ、第4の不純物領域27bの注入ドーズ量が第3の不純物領域27aの注入ドーズ量と比べてある程度小さくても、つまり、第4の不純物領域27bのシート抵抗、比抵抗又は拡がり抵抗が第3の不純物領域27aのシート抵抗、比抵抗又は拡がり抵抗と比べてある程度大きくても、トランジスタ特性の劣化は少ない。一方、このアスペクト比が大きくなるに従って、第4の不純物領域27bの注入ドーズ量を第3の不純物領域27aの注入ドーズ量と比べて同等以上にする必要性、つまり第4の不純物領域27bのシート抵抗、比抵抗又は拡がり抵抗を第3の不純物領域27aのシート抵抗、比抵抗又は拡がり抵抗と比べて同等以下にする必要性が増す。尚、前述のトランジスタ特性、具体的には、ドレイン電流特性は、フィン型半導体領域の3表面上面及び両側面のドーズ量に依存するが、本実施形態によれば、上面に位置する第1の不純物領域17a第3の不純物領域27aの幅が、側面に位置する第2の不純物領域17b第4の不純物領域27bの幅と比べて小さくなった場合にも、第2の不純物領域17b第4の不純物領域27bの注入ドーズ量が比較的大きいので、ドレイン電流を大きく保つことができる。以下、本発明の第1の実施形態に係る半導体装置の製造方法について図面を参照しながら説明する。図2a~dは、第1の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。尚、図2a~dは、図1aにおけるC-C線の断面構成と対応している。また、図2a~dにおいて、図1a~dに示す構造と同一の構成要素には同一の符号を付し、重複する説明を省略する。さらに、以下の説明における厚さや幅等の数値が一例であって、本発明がこれらの値によって限定されるものではないことは言うまでもない。まず、図2aに示すように、例えばシリコンからなる厚さ800μmの支持基板11上に例えば酸化シリコンからなる厚さ150nmの絶縁層12が設けられ、且つ絶縁層12上に例えばシリコンからなる厚さ50nmの半導体層を備えたSOI基板を準備する。その後、当該半導体層をパターニングして、活性領域となるn型のフィン型半導体領域13bを形成する。ここで、フィン型半導体領域13bは、ゲート幅方向の幅aが例えば30nm程度であり、ゲート長方向の幅bが例えば200nm程度であり、高さ厚さcが例えば50nm程度であり、隣接する他のフィン型半導体領域とピッチd例えば60nm程度で並ぶように配置される。次に、図2bに示すように、フィン型半導体領域13bの表面に例えばシリコン酸窒化膜からなる厚さ3nmのゲート絶縁膜14を形成した後、支持基板11上の全面に亘って例えば厚さ60nmのポリシリコン膜15Aを形成する。次に、図2cに示すように、ポリシリコン膜15A及びゲート絶縁膜14を順次エッチングして、フィン型半導体領域13b上にゲート絶縁膜14bを介して例えばゲート長方向の幅が60nmのゲート電極15を形成する。その後、ゲート電極15をマスクとして、フィン型半導体領域13bに対して、プラズマドーピング時の圧力を0.6Pa以下に設定したプラズマドーピング条件でp型不純物をドーピングする。これにより、フィン型半導体領域13bの上部に形成されたp型の第1の不純物領域17aとフィン型半導体領域13bの側部に形成されたp型の第2の不純物領域17bとからなるp型のエクステンション領域17を形成する。このとき、第2の不純物領域17bは、第1の不純物領域17aと比べて注入ドーズ量が80以上になるように形成される。これにより、第2の不純物領域17bのシート抵抗、比抵抗又は拡がり抵抗が第1の不純物領域17aのシート抵抗、比抵抗又は拡がり抵抗の1.25倍以下になるように第2の不純物領域17bを形成することができる。ここで、プラズマドーピング条件は、例えば、原料ガスがHeヘリウムで希釈したB2H6ジボランであり、原料ガス中でのB2H6濃度が0.5質量であり、原料ガスの総流量が100cm3/分標準状態であり、チャンバー内圧力が0.35Paであり、ソースパワープラズマ生成用高周波電力が500Wであり、バイアス電圧Vppが250Vであり、基板温度が30°Cであり、プラズマドーピング時間が60秒である。その後、ゲート電極15をマスクとして、半導体領域13bに不純物をイオン注入して、n型ポケット領域図示省略を形成する。次に、支持基板11上の全面に亘って例えば厚さ60nmの絶縁膜を形成した後、異方性ドライエッチングを用いて当該絶縁膜をエッチバックすることにより、図2dに示すように、ゲート電極15の側面上に絶縁性サイドウォールスペーサ16を形成する。その後、ゲート電極15及び絶縁性サイドウォールスペーサ16をマスクとして、フィン型半導体領域13bに対して、プラズマドーピング時の圧力を0.6Pa以下に設定したプラズマドーピング条件でp型不純物を例えば60秒間ドーピングする。これにより、フィン型半導体領域13bの上部に形成されたp型の第3の不純物領域27aとフィン型半導体領域13bの側部に形成されたp型の第4の不純物領域27bとからなるp型のソースドレイン領域27を形成する。このとき、第4の不純物領域27bは、第3の不純物領域27aと比べて注入ドーズ量が80以上になるように形成される。これにより、第4の不純物領域27bのシート抵抗、比抵抗又は拡がり抵抗が第3の不純物領域27aのシート抵抗、比抵抗又は拡がり抵抗の1.25倍以下になるように第4の不純物領域27bを形成することができる。本実施形態の特徴は、フィン型FETのエクステンション領域17をプラズマドーピング法を用いて形成するに際して、プラズマドーピング時の圧力を0.6Pa以下に設定したプラズマドーピング条件を用いることである。これにより、フィン型半導体領域13bの側部に形成された第2の不純物領域17bがフィン型半導体領域13bの上部に形成された第1の不純物領域17aと比べて80以上の注入ドーズ量を有するエクステンション領域17を備えたフィン型MISFETを得ることができる。従って、第2の不純物領域17bのシート抵抗、比抵抗又は拡がり抵抗を第1の不純物領域17aのシート抵抗、比抵抗又は拡がり抵抗の1.25倍以下に設定することができるので、エクステンション領域17のゲート幅方向の幅においてフィン型半導体領域側部に形成された第2の不純物領域17bの幅が占める割合が大きくなっても、所望のトランジスタ特性を得ることができる。同様に、フィン型FETのソースドレイン領域27をプラズマドーピング法を用いて形成するに際しても、プラズマドーピング時の圧力を0.6Pa以下に設定したプラズマドーピング条件を用いることである。これにより、フィン型半導体領域13bの側部に形成された第4の不純物領域27bがフィン型半導体領域13bの上部に形成された第3の不純物領域27aと比べて80以上の注入ドーズ量を有するソースドレイン領域27を備えたフィン型MISFETを得ることができる。従って、第4の不純物領域27bのシート抵抗、比抵抗又は拡がり抵抗を第3の不純物領域27aのシート抵抗、比抵抗又は拡がり抵抗の1.25倍以下に設定することができるので、ソースドレイン領域27のゲート幅方向の幅においてフィン型半導体領域側部に形成された第4の不純物領域27bの幅が占める割合が大きくなっても、所望のトランジスタ特性を得ることができる。尚、本実施形態において、n型のフィン型半導体領域13bにp型不純物をプラズマドーピングしてp型のエクステンション領域17及びソースドレイン領域27つまりp型のMISFETを形成したが、これに代えて、p型のフィン型半導体領域にn型不純物をドーピングしてn型のエクステンション領域及びソースドレイン領域つまりn型のMISFETを形成してもよい。また、本実施形態において、図2c又は図2dに示すプラズマドーピングによる注入ドーズ量を大きくするために、ガス濃度、ソースパワー又はバイアスパワー等の他のパラメータを制御しても良いことは言うまでもない。また、本実施形態において、第2の不純物領域17bのシート抵抗を低減するためには、第2の不純物領域17bの接合深さを第1の不純物領域17aの接合深さと比べて同等以上の深さに設定することが好ましい。このような構成は、例えば、フィン型半導体領域側部に形成された第2の不純物領域17bの注入ドーズ量がフィン型半導体領域上部に形成された第1の不純物領域17aの注入ドーズ量と比べて大きくなるようにプラズマドーピングを実施した後に適切なアニールを行うことによって実現可能である。また、本実施形態において、プラズマドーピングの原料ガスとして、Heで希釈したB2H6を用いたが、原料ガスは、フィン型半導体領域に注入される不純物を含むガスであれば、特に限定されるものではない。例えば、B2H6に代えて、ボロン原子を含む他の分子例えばBF3、若しくはボロン原子と水素原子とからなる他の分子を用いてもよいし、又はAsH3若しくはPH3等を用いてもよい。また、不純物を含むガスをHe等の希ガスによって希釈してもよいし、希釈しなくてもよい。尚、本実施形態のように、プラズマドーピングの原料ガスとして、Heで希釈したB2H6を用いる場合、原料ガス中のB2H6の質量濃度は0.01以上で且つ1以下であることが好ましい。このようにすると、シリコン中にボロンを導入し易くなるのでより望ましい。具体的には、B2H6ガス濃度が0.01以下であると十分な量のボロンが導入されにくくなり、1以上になると半導体基板表面にボロンを含む堆積物が付着してデポジションになり易くなる。[本発明のメカニズム]以下、本発明のメカニズムについて、図3を参照しながら説明する。まず、図3に示すように、フィン型半導体領域13a~13dに対して、p型不純物をプラズマドーピング法を用いて注入する。これにより、フィン型半導体領域13a~13dの上部には、注入イオン18aと、吸着種ガス分子やラジカル等の中性種18bと、スパッタリングによってフィン型半導体領域13a~13dを離脱する不純物18cとのバランスによって決まる注入ドーズ量を持つ第1の不純物領域17aが形成される。また、フィン型半導体領域13a~13dの側部には、主として吸着種ガス分子やラジカル等の中性種18bによって決まる注入ドーズ量を持つ第2の不純物領域17bが形成される。このとき、フィン型半導体領域13a~13dの側面に対して斜めに入射するイオンも存在するため、注入イオン18aやスパッタリングによってフィン型半導体領域13a~13dを離脱する不純物18cも存在するが、吸着種18bと比べるとその影響は非常に小さく、吸着種18bによるドーピングが支配的になる。すなわち、フィン型半導体領域13a~13dの上部にドーピングされる注入イオン18a及びフィン型半導体領域13a~13dの上部からスパッタリングによって離脱する不純物18cの数と比べて、フィン型半導体領域13a~13dの側部にドーピングされる注入イオン18a及びフィン型半導体領域13a~13dの側部からスパッタリングによって離脱する不純物18cの数は圧倒的に少ない。以上に説明したように、フィン型半導体領域13a~13dの上部及び側部におけるドーピングの違いは、フィン型半導体領域13a~13dの上部においては、注入イオン18aの影響と、スパッタリングによってフィン型半導体領域13a~13dを離脱する不純物18cの影響とが大きいのに対して、フィン型半導体領域13a~13dの側部においてはこれらの影響が極めて小さいことに起因する。ここで、スパッタリングによってフィン型半導体領域13a~13dを離脱する不純物18cの量も、注入イオン18aの量や注入エネルギーによって影響される。すなわち、フィン型半導体領域13a~13dの上部及び側部におけるドーピングの根本的な違いは、フィン型半導体領域13a~13dの上面に照射される注入イオン18aの量と、フィン型半導体領域13a~13dの側面に照射される注入イオン18aの量とが圧倒的に違うこと、つまりフィン型半導体領域13a~13dの上面に照射される注入イオン18aの量はフィン型半導体領域13a~13dの側面と比べて圧倒的に多いことに起因する。従って、フィン型半導体領域13a~13dの上面に照射される注入イオン18aの量を極めて少なくすることによって、前述のフィン型半導体領域13a~13dの上部及び側部におけるドーピングの根本的な違いをほとんど解消することができる。すなわち、フィン型半導体領域13a~13dの上面に照射される注入イオン18aの量を極めて少なくすると、フィン型半導体領域13a~13dの上部に注入される注入イオン18aの量が極めて少なくなると同時に、当該上部から離脱する不純物18cの量も極めて少なくなる。それにより、フィン型半導体領域13a~13dの上部においては、注入ドーズ量に対する注入イオン18aの影響が注入ドーズ量に対する吸着種18bの影響と比べて相対的に小さくなるので、吸着種18bによるドーピングが注入ドーズ量に影響を与える主要因になる。一方、フィン型半導体領域13a~13dの側部においては、もともと、吸着種18bによるドーピングが支配的である。この結果、フィン型半導体領域13a~13dの上部においても側部おいても、その注入ドーズ量が吸着種18bによるドーピングの量によってほぼ決定される状況となる。吸着種18bによるドーピングの量は、電界の影響を受けないランダムな運動方向を有する中性種ガス分子やラジカル等の吸着によって決まる量であるから、フィン型半導体領域13a~13dの上部においても側部においても同程度となる。これにより、第1の不純物領域17aの注入ドーズ量と第2の不純物領域17bの注入ドーズ量とを等しくすることができる。尚、ソースドレイン領域27の形成においても、エクステンション領域17の形成と同様のメカニズムによって、第3の不純物領域半導体領域上部27aの注入ドーズ量と第4の不純物領域半導体領域側部27bの注入ドーズ量とを等しくすることができる。以下、フィン上部第1の不純物領域17aの注入ドーズ量とフィン側部第2の不純物領域17bの注入ドーズ量とを等しくする方法を、具体的な実施例を用いて説明する。第1実施例第1実施例においては、プラズマドーピング時の圧力を0.6Pa以下にしてプラズマドーピングを行うことによって、フィン形状の半導体領域の上部コーナーフィン角部の削れ量を抑制しつつ、高いコンフォーマルドーピング性を得ることができる。[フィン角部の削れ量の抑制]まず、第1実施例におけるフィン角部の削れ量の抑制について図4a及びbを参照しながら説明する。図4aは、プラズマドーピングを行う前のフィン型半導体領域正確にはフィンを有する半導体領域51の断面形状を模式的に示している。ここで、フィンの高さ及び幅は120nm及び160nmであり、フィン同士の間の距離は210nmである。すなわち、フィンの幅方向の中央と隣のフィンの幅方向の中央との距離は370nmである。また、フィン角部図中破線領域の曲率半径は8.7nmである。尚、フィン角部がプラズマドーピング前においても完全な直角形状ではなく、曲率を持つ形状となっている理由は、プラズマドーピングの前工程であるドライエッチングや洗浄の工程で僅かながらフィン角部が削れているからである。図4bはプラズマドーピングを行った後のフィン型半導体領域正確にはフィンを有する半導体領域51の断面形状を模式的に示している。プラズマドーピング条件は、例えば、原料ガスがHeで希釈したB2H6であり、原料ガス中でのB2H6濃度が0.5質量であり、チャンバー内圧力が0.35Paであり、ソースパワープラズマ生成用高周波電力が600Wであり、バイアス電圧Vppが130Vであり、基板温度が20°Cであり、プラズマドーピング時間は200秒である。プラズマの発生方式としては、例えばICP方式を用いた。尚、第1実施例では、フィン上面に照射される注入イオンの量を極めて少なくして、フィン角部の削れ量を抑制するために、チャンバー内圧力を0.35PaとICP方式としては極めて小さく設定している。以上の条件によるプラズマドーピングを実施した後におけるフィン角部図中破線領域の曲率半径は10.6nmである。すなわち、第1実施例では、プラズマドーピング前後におけるフィン角部の曲率半径の差は1.9nmであり、これが200秒間のプラズマドーピング時間において変化した量であることから、1分間当たりの削れ量曲率半径の増加量は0.6nmと非常に小さいことが分かる。[コンフォーマルドーピング性]次に、第1実施例における第1の不純物領域フィン上部の不純物領域及び第2の不純物領域フィン側部の不純物領域のシート抵抗について、図面を参照しながら説明する。プラズマドーピング条件は、例えば、原料ガスがHeで希釈したB2H6であり、原料ガス中でのB2H6濃度が0.8質量であり、チャンバー内圧力が0.35Paであり、ソースパワープラズマ生成用高周波電力が500Wであり、バイアス電圧Vppが250Vであり、基板温度が20°Cであり、プラズマドーピング時間は60秒である。プラズマの発生方式としては、例えばICP方式を用いた。また、フィン上面に照射される注入イオンの量を極めて少なくして、第1の不純物領域フィン上部の注入ドーズ量において吸着種によるドーピングの量が主要因になるように、言い換えると、もともと吸着種によるドーピングの量が主要因である第2の不純物領域フィン側部の注入ドーズ量に第1の不純物領域フィン上部の注入ドーズ量が近づくように、チャンバー内圧力を0.35PaとICP方式としては極めて小さく設定している。この場合のフィン角部の削れ量も、前述の[フィン角部の削れ量の抑制]の場合と同程度であって極めて小さい。図5a及びbはプラズマドーピングを行う前のフィン型半導体領域正確にはフィンを有する半導体領域51の断面形状を模式的に示した図及びその拡大図であり、図5c及びdは図5a及びbに示すフィン型半導体領域の斜視図及びその拡大図である。図5a~dに示すフィン型半導体領域において、フィンの高さ及び幅は128nm及び342nmであり、フィン同士の間の距離は743nmである。すなわち、フィンの幅方向の中央と隣のフィンの幅方向の中央との距離は1085nmである。図6aは、プラズマドーピングによってフィン型半導体領域正確にはフィンを有する半導体領域51を構成するシリコン中にボロンを注入した後、さらに1050°CのspikeRTArapidthermalannealingによる熱処理を施してボロンをシリコン中で電気的に活性化することによって低抵抗領域52を形成した様子を示している。図6aに示すように、第1の不純物領域フィン上部だけではなく第2の不純物領域フィン側部にも低抵抗領域52が形成されている。図6bは、図6aのA-A線上におけるSSRM2DScanningSpreadingResistanceMicroscopyを用いて測定した拡がり抵抗の変化を示したものである。尚、図6bにおいて横軸のゼロ点はフィン上面を意味する。図6bに示すように、第1の不純物領域フィン上部の拡がり抵抗は2.9×104Ωである。また、横軸の深さが大きくなるに従ってつまりフィンの内部に入るに従って、第1の不純物領域フィン上部の低抵抗領域52からの距離が大きくなる。フィン上面から約0.3μm以上離れた領域は、ボロンが注入されておらず且つ熱処理によるボロンの拡散もほとんどない領域であって、この領域では基板の拡がり抵抗約1.5×106Ωが観察される。次に、図6cは、図6aのB-B線上における拡がり抵抗の変化を示したものである。尚、図6cは、図6aに示すフィンが3本並んでいる部分をSSRM観察した結果を示しており、図6cにおいて横軸のゼロ点は左端のフィンの左側面からからB-B線左方向に所定の距離だけ離れた位置を意味する。また、図6cにおいて太破線で囲んだ領域が図6aに示すフィンを含む半導体領域の拡がり抵抗を表している。この太破線で囲んだ領域に着目すると、横軸の深さが小さい領域例えば横軸の深さが1.0μm付近の領域では、SSRM測定のためにフィン同士の間に設けられた絶縁体図6aにおいて図示省略の拡がり抵抗が観察されており、その値は極めて高い。また、横軸の深さが1.35μm付近の領域は、図6aに示すフィンの左側部に位置する第2の不純物領域に相当し、この部分の拡がり抵抗は3.0×104Ωである。また、横軸の深さが1.5μm付近の領域は、図6aに示すフィンの中央部、つまり、第1の不純物領域フィン上部と2つの第2の不純物領域フィン両側部とに囲まれた部分に相当し、この部分は、ボロンが注入されておらず且つ熱処理によるボロンの拡散もそれほど多くない領域なので、当該部分の拡がり抵抗としては基板の拡がり抵抗に近い値が観察されている。また、横軸の深さが1.7μm付近の領域は、図6aに示すフィンの右側部に位置する第2の不純物領域に相当し、この部分の拡がり抵抗は3.5×104Ωである。さらに、横軸の深さが1.7μmよりも大きい領域例えば横軸の深さが2.0μm付近の領域では、再度、SSRM測定のためにフィン同士の間に設けられた絶縁体図6aにおいて図示省略の拡がり抵抗が観察されており、その値は極めて高い。以上に説明したように、図6cに表された3本のフィンのそれぞれの両側部に位置する6箇所の第2の不純物領域の拡がり抵抗を読み取ると、左から順番に2.1×104Ω、3.0×104Ω、3.0×104Ω、3.5×104Ω、3.0×104Ω、2.9×104Ωであり、6箇所の第2の不純物領域の拡がり抵抗の平均値は2.9×104Ωである。これは、図6bに示した第1の不純物領域フィン上部の拡がり抵抗に等しい。ところで、第1の不純物領域フィン上部のシート抵抗と第2の不純物領域フィン側部のシート抵抗とを比較するためには、両者の拡がり抵抗の他に両者の接合深さを特定する必要がある。第1の不純物領域フィン上部の接合深さについては、別途ベアシリコン基板を用いて図6aに示すフィン型半導体領域と同じ条件で作成した試料に対してSIMSsecondaryionmassspectrometry測定を行うことによって評価することができる。図6dは、第1の不純物領域フィン上部のSIMS測定結果を示している。図6dに示すように、ボロン濃度が5×1018cm3になる深さを接合深さと規定した場合、第1の不純物領域フィン上部の接合深さは28.5nmであることが分かる。さらに、第1の不純物領域フィン上部のシート抵抗については、別途ベアシリコン基板を用いて図6aに示すフィン型半導体領域と同じ条件で作成した試料に対して四探針法による測定を行うことによって評価することができる。この四探針法による測定結果から、第1の不純物領域フィン上部のシート抵抗が750Ω/□であることが分かった。一方、第2の不純物領域半導体領域側部の接合深さについては、SSRM観察結果を用いて、第2の不純物領域フィン側部の色調が第1の不純物領域フィン上部の深さ28.5nmにおける色調と同じになるときの第2の不純物領域フィン側部の深さとして求めることができる。この場合、SSRM写真のドットの大きさ分だけの測定誤差が生じるものの、第2の不純物領域フィン側部の接合深さを28.5nm±10という精度で特定することができる。ここで、対象物のシート抵抗をRs、抵抗率をρ、厚さ接合深さをt、拡がり抵抗をρwとすると、Rs=ρ/tである。また、抵抗率ρと拡がり抵抗ρwとは原理的には1対1の関係にあり、前述の測定の場合にもほぼ1対1の関係にあるので、Rsとρw/tとの間には比例関係が成り立つ。実験より、第1の不純物領域フィン上部の拡がり抵抗ρwは2.9×104Ωであり、厚さ接合深さtは28.5nmである。これに対して、第2の不純物領域フィン側部の拡がり抵抗ρwは2.9×104Ωであり、厚さ接合深さtは28.5nm±10である。以上のことから、第1の不純物領域フィン上部のシート抵抗と第2の不純物領域フィン側部のシート抵抗とが1:1.1から1:0.9までの範囲にあることが分かる。すなわち、第1実施例では、第1の不純物領域フィン上部のシート抵抗と第2の不純物領域フィン側部のシート抵抗とをわずか±10の差で同程度に設定することができ、これは、従来技術では達成不可能なコンフォーマルドーピング性能である。図7は、アスペクト比が0.37、ピッチが1085nmのフィンを有する半導体領域51にプラズマドーピングによって不純物を注入した後、熱処理を施して不純物を活性化することによって低抵抗領域52を形成した様子を示している。また、図8は、アスペクト比が1.72、ピッチが196nmのフィンを有する半導体領域51にプラズマドーピングによって不純物を注入した後、熱処理を施して不純物を活性化することによって低抵抗領域52を形成した様子を示している。図7及び図8のいずれのプラズマドーピングにおいてもコンフォーマルなドーピングを達成することができた。[プラズマドーピング時の圧力の閾値のパラメータ依存性]前述のように、第1実施例では、プラズマドーピング時の圧力を0.6Pa以下にしてプラズマドーピングを行うことによってフィン角部の削れ量を抑制することができることを、原料ガスがHeで希釈したB2H6であり、原料ガス中でのB2H6濃度が0.5質量であり、チャンバー内圧力が0.35Paであり、ソースパワープラズマ生成用高周波電力が600Wであり、バイアス電圧Vppが130Vであり、基板温度が20°Cであり、プラズマドーピング時間が200秒である場合を例として説明した。また、第1実施例では、プラズマドーピング時の圧力を0.6Pa以下にしてプラズマドーピングを行うことによって高いコンフォーマルドーピング性を得ることができることを、原料ガスがHeで希釈したB2H6であり、原料ガス中でのB2H6濃度が0.8質量であり、チャンバー内圧力が0.35Paであり、ソースパワープラズマ生成用高周波電力が500Wであり、バイアス電圧Vppが250Vであり、基板温度が20°Cであり、プラズマドーピング時間が60秒である場合を例として説明した。但し、フィン角部の削れ量を抑制しつつ、高いコンフォーマルドーピング性を得るためのプラズマドーピング時の圧力の閾値は、他のパラメータの影響を受けて変化するので、以下、これについて説明する。まず、第1実施例では、半導体中で電気的に活性になる元素としてボロンを用いたが、これに代えて、例えばリン又は砒素を用いた場合について説明する。これは、原料ガスとして、Heで希釈したB2H6に代えて、例えば、Heで希釈したPH3又はAsH3を用いた場合に相当する。ボロンの原子量は10.8であり、リンの原子量は40.0であり、砒素の原子量は74.9であるから、リンはボロンと比べて約4倍重い元素であり、砒素はボロンと比べて約7倍も重い元素である。しかし、プラズマドーピングの場合には、B2H6、PH3又はAsH3等を、水素やヘリウムのような希ガスによって5質量以下に希釈して用いる。特に、本発明のようにエクステンション領域やソースドレイン領域を形成するために元素を注入するという用途においては、ボロン、リン又は砒素等をドーズ量が5×1014cm2から5×1015cm2までの範囲で注入することが望まれている。一方、B2H6、PH3又はAsH3等を2質量以上で希釈して用いた場合には、ボロン、リン又は砒素等のドーズ量が5×1015cm2以上になってしまうという不具合が発生し易いので、B2H6、PH3又はAsH3等を2質量程度以下の高い希釈度で用いることが望ましい。この場合、プラズマ中のイオン源のうち98質量以上が希釈ガス由来のイオンによって占められる。ところで、フィン角部を削るのはプラズマ中のイオンであり、その大部分はプラズマ中のイオンとして支配的な希釈ガス由来のイオンである。すなわち、ドーピング元素をボロンからリン又は砒素に変えた場合でも、プラズマ中における希釈ガス由来のイオンに対するリンイオン又は砒素イオンの割合は、プラズマ中における希釈ガス由来のイオンに対するボロンイオンの割合と比べて大きくは変わらない。従って、ドーピング元素をボロンからリン又は砒素に変えた場合でも、プラズマドーピング時の圧力の閾値を大きく変更する必要はない。但し、リン又は砒素がボロンよりも重い元素であることを考慮して、プラズマドーピング時の圧力の閾値を0.6Paよりも低く例えば0.5Pa程度に設定することが好ましい。また、第1実施例では、原料ガスがHeで希釈したB2H6であり、原料ガス中でのB2H6濃度が0.5質量又は0.8質量である場合を例として説明したが、次に、B2H6濃度を変えた場合について説明する。この場合も、B2H6を水素やヘリウムのような希ガスによって5質量以下に希釈して用いるため、B2H6濃度の変化がプラズマドーピング時の圧力の閾値に及ぼす影響はほとんどない。本発明のようにエクステンション領域やソースドレイン領域を形成するために元素を注入するという用途においては、前述のように、B2H6を2質量程度以下の高い希釈度で用いることが望ましいので、原料ガス中でのB2H6濃度がフィン角部の削れ量に及ぼす影響は小さい。その理由は、前述のように、フィン角部を削るのはプラズマ中のイオンであり、その大部分はプラズマ中のイオンとして支配的な希釈ガス由来のイオンであるから、希釈ガス中でのボロンの占める割合濃度を5質量以下の範囲望ましくは2質量以下の範囲で変えた場合でも、プラズマ中における希釈ガス由来のイオンに対するボロンイオンの割合は大きくは変わらないからであると考えられる。以上に述べたように、原料ガスがHeで希釈したB2H6であり、原料ガス中でのB2H6濃度が2質量以下の範囲である場合には、B2H6濃度の変化がフィン角部の削れ量に及ぼす影響は無視でき、プラズマドーピング時の圧力の閾値は0.6Paのままであった。すなわち、プラズマドーピングによってフィン角部がエッチングされる原因は、希釈ガス由来のイオン第1実施例ではヘリウムイオンであり、プラズマドーピング時の圧力の閾値はB2H6濃度つまりボロン濃度には依存しない。ボロンに代えて、例えばリン又は砒素等を用いた場合も同様である。また、第1実施例では、バイアス電圧Vppが130V及び250Vである場合を例として説明したが、次に、バイアス電圧Vppを変えた場合について説明する。本発明のようにエクステンション領域やソースドレイン領域を形成するために元素を注入するという用途を有する装置においては、バイアス電圧Vppは1000V以下に設定される。また、エクステンション領域を形成するためには、半導体表面から深さ5nm以上15nm以下の領域にボロン、リン又は砒素等を注入することが要望される。第1実施例で250Vのバイアス電圧Vppを用いた場合には、注入深さボロン濃度が1×1018cm3になる深さで定義するは9nmである。この注入深さをエクステンション領域に要望される最大値の15nmにするためにバイアス電圧Vppを500V程度まで高くした場合でも、プラズマドーピング時の圧力の閾値は0.6Pa程度であってほとんど変化しなかった。但し、バイアス電圧Vppを装置の最大出力である1000V程度まで高くした場合には、プラズマドーピング時の圧力の閾値を0.6Paよりも低く例えば0.5Pa程度に設定することが好ましい。さらに、第1実施例では、プラズマドーピング時間が60秒及び200秒である場合を例として説明したが、次に、プラズマドーピング時間を変えた場合について説明する。プラズマドーピング時間を短くすると、プラズマドーピング時の圧力の閾値は0.6Paよりも高くなり、逆に、プラズマドーピング時間を長くすると、プラズマドーピング時の圧力の閾値は0.6Paよりも低くなるという傾向がある。すなわち、0.6Paよりも高い圧力領域でプラズマドーピングを実施したい場合には、プラズマドーピング時間を60秒よりも短くすることが考えられるが、以下の理由により、これはプラズマドーピング時間を極めて短時間にした場合を除いて有効な方法ではない。0.6Paよりも高い圧力領域を用いて60秒未満でプラズマドーピングを実施した場合、図9に示すように、時間に対するフィン角部の削れ量は比例関係で変化せず、プラズマドーピングの初期段階での削れ量が多くなる。ここで、図9は、0.9Paの圧力でプラズマドーピングを60秒間実施した場合におけるフィン角部の削れ量の時間変化を示している。尚、図9において、フィン角部の削れ量を、ドーピング前のフィン角部上部コーナーの曲率半径に対するドーピング後のフィン角部上部コーナーの曲率半径の比で表している。当該比が大きいほど、削れ量は大きい。具体的には、図9に示すように、28秒以上ではプラズマドーピング後のフィン角部の曲率半径がプラズマドーピング前の2倍以上となり、削れ量が大きくなってしまう。従って、28秒以上の長い時間領域を用いるプラズマドーピングでは、フィン角部の削れ量を抑制するために、圧力を0.6Pa以下に設定することが望ましい。一方、プラズマドーピング時間が28秒未満の場合には、圧力が0.6Pa以上であってもフィン角部の削れ量を少なくしつつプラズマドーピングを行うことが可能であるものの、このような短い時間領域を用いたプラズマドーピングでは、ドーズ量の基板面内均一性を確保することが難しいという大きな問題がある。逆に、プラズマドーピング時間を200秒よりも長くした場合には、生産性が低下するという問題が生じる。以上のように、30秒から200秒までの時間領域を用いたプラズマドーピングでは、生産性が低下することなく、ドーズ量の基板面内均一性を確保できるという効果があるが、従来用いられてきた圧力範囲によればフィン角部の削れ量が大きくなるという問題があった。これに対して、本発明ではプラズマドーピング時の圧力を0.6Pa以下に設定することによって、エッチングの原因と考えられる希釈ガス起因のイオン第1実施例ではヘリウムイオンの量を少なくすることが可能となり、これによりフィン角部の削れ量を抑制しつつ、高いコンフォーマルドーピング性を達成できるという特別の効果が得られる。第2実施例第2実施例においては、プラズマドーピング時の圧力を0.6Pa以上10Pa以下とし、且つ、イオン電流密度IimA/cm2とプラズマドーピング時の圧力PPaとの関係がIi≦0.52LnP0.36となる条件でプラズマドーピングを行うことによって、フィン角部の削れ量を抑制しつつ、高いコンフォーマルドーピング性を得ることができる。尚、Lnは自然対数を表す。第2実施例においては、フィン角部の削れ量を検査するためのフィン型半導体領域プラズマドーピングを行う前として、図4aに示す第1実施例と同様の試料を用いた。すなわち、フィンの高さ及び幅は120nm及び160nmであり、フィン同士の間の距離は210nmである。すなわち、フィンの幅方向の中央と隣のフィンの幅方向の中央との距離は370nmである。また、フィン角部図中破線領域の曲率半径は8.7nmである。まず、プラズマドーピング時の圧力とソースパワーとを変化させて、電子温度及びイオン電流密度を測定する。ここで、測定に使用した装置はScientificSystems社製ラングミュアプローブ製品名スマートプローブである。また、測定用プローブを基板表面から25mm上方を通過させ、その直下の部分に対して測定を実施できるように測定用プローブの取り付けを行っている。測定データの検出位置として、300mm基板の中心部から半径20mmの範囲内の21箇所具体的には基板中心部から測定用プローブの取り付け側に20mmの地点までの間における1mm間隔の21点を設定し、この21点の測定値の平均を測定データとした。次に、プラズマドーピング時の圧力とソースパワーとを変化させて、フィン角部の削れ量を測定する。プラズマドーピング条件は、バイアスパワーが135Wバイアス電圧Vppは290Vであり、原料ガスがHeで希釈したB2H6であり、原料ガス中でのB2H6濃度が0.05質量であり、ガスの総流量が300cc/min標準状態であり、バイアス印加時間が60秒間である。尚、ボロンの打ち込み深さは、ボロン濃度が5×1018cm3となる深さで定義して約9nmである。図10a及びbは、以上の測定データから得られた各種特性を表している。具体的には、図10aは、プラズマドーピング時の圧力が0.6Pa以上10Pa以下の範囲において、プラズマドーピング後のフィン角部の曲率半径がプラズマドーピング前のフィン角部の曲率半径の2倍未満及び2倍以上のそれぞれとなるイオン電流密度の範囲を示している。圧力が0.6Pa以上10Pa以下の範囲において、プラズマドーピング後のフィン角部の曲率半径が確実にプラズマドーピング前のフィン角部の曲率半径の2倍未満となるイオン電流密度の範囲は、Ii≦0.52LnP0.36関係式1:図中のy=0.5202Lnx0.3600である。尚、図中のR2=0.9858は、測定データと近似曲線関係式1との相関係数を示しており、R2の数値が1に近いことから、関係式1とそれに対応する測定データとの相関関係が極めて強いことが分かる。一方、プラズマドーピング後のフィン角部の曲率半径が確実にプラズマドーピング前のフィン角部の曲率半径の2倍以上となるイオン電流密度の範囲は、Ii≧0.51LnP0.80関係式2:図中のy=0.5063Lnx0.7972である。尚、図中のR2=0.9515は、測定データと近似曲線関係式2との相関係数を示しており、R2の数値が1に近いことから、関係式2とそれに対応する測定データとの相関関係が極めて強いことが分かる。また、図中において従来のPDプレーナ用と記載したプロットは、図9で説明した0.9Paの圧力でプラズマドーピングを実施した場合におけるイオン電流密度を示している。ここで、図9に示しているように、0.9Paの圧力及びこのイオン電流密度で60秒間のプラズマドーピングを実施した場合には、プラズマドーピング後のフィン角部の曲率半径はプラズマドーピング前のフィン角部の曲率半径の2倍以上になっている。尚、プラズマドーピング後のフィン角部の曲率半径が厳密にプラズマドーピング前のフィン角部の曲率半径の2倍になるイオン電流密度と圧力との関係は、関係式1が示す領域と関係式2が示す領域との間に存在するが、これを特定することは多大な労力を要するので、第2の実施例では、プラズマドーピング後のフィン角部の曲率半径が確実にプラズマドーピング前のフィン角部の曲率半径の2倍未満となる関係式1、及び、プラズマドーピング後のフィン角部の曲率半径が確実にプラズマドーピング前のフィン角部の曲率半径の2倍以上となる関係式2のみを特定している。また、図10bは、プラズマドーピング時の圧力が0.6Pa以上10Pa以下の範囲において、関係式1及び関係式2の等式が成り立つときの圧力と電子温度との関係を示している。図10a及びbに示すように、電子温度が同じ水準であったとしても、イオン電流密度が異なることに起因してフィン角部の削れ量が異なること、具体的には、イオン電流密度が小さいほどフィン角部の削れ量を抑制できることが分かる。尚、フィン角部の曲率半径は、プラズマドーピング後の曲率半径がプラズマドーピング前の曲率半径の2倍未満であれば半導体デバイスの性能に与える影響は許容範囲であり問題にならない。その理由は次の通りである。すなわち、ゲート絶縁膜の下部を通過してソースからドレインに流れる電流のうち、第1の不純物領域フィン上部と第2の不純物領域フィン側部との境界付近に流れる電流が流れ難くなるのは、ゲート絶縁膜と不純物領域との隙間が大きくなることが原因である図21参照。従って、プラズマドーピング後のフィン角部の曲率半径がプラズマドーピング前のフィン角部の曲率半径の2倍未満であれば、ゲート絶縁膜と不純物領域との隙間の大きさが小さくなるので、半導体デバイスの性能に与える影響は許容範囲であり問題にならなくなる。ここで、フィン角部の削れ量は、そのままゲート絶縁膜と不純物領域との隙間の大きさに相当するわけではなく、プラズマドーピングによって意図せずに生じるゲート絶縁膜と不純物領域との隙間の大きさは、フィン角部の削れ量よりも小さくなる。その理由は、実際のフィン角部の曲率半径については、ゲート絶縁膜例えば図12のゲート絶縁膜62参照からの距離が遠くなるに従ってフィン角部がプラズマドーピング時に削られ易くなる結果、その曲率半径が大きくなる一方、ゲート絶縁膜同上に近づくに従ってフィン角部が削られ難くなる結果、その曲率半径が小さくなるからである。すなわち、フィン角部の曲率半径は、ゲート絶縁膜からの距離に応じて変化し、その距離が小さくなるに従って、フィン角部の曲率半径は小さくなる傾向にあり、その結果、ゲート絶縁膜と不純物領域との隙間の大きさが、フィン角部の削れ量よりも小さくなる場合が生じる。逆に、プラズマドーピング後のフィン角部の曲率半径がプラズマドーピング前のフィン角部の曲率半径の2倍以上であれば、前述のフィン角部の曲率半径がゲート絶縁膜からの距離に応じて変化することを考慮したとしても、ゲート絶縁膜と不純物領域との隙間が大きくなり、半導体デバイスの性能に与える影響が許容範囲を超えてしまうという問題が生じる。図11は、第2実施例においてプラズマドーピングを行った後のフィン型半導体領域正確にはフィンを有する半導体領域51の断面形状を模式的に示している。プラズマドーピング条件は、例えば、原料ガスがHeで希釈したB2H6であり、原料ガス中でのB2H6濃度が0.05質量であり、チャンバー内圧力が0.9Paであり、ソースパワープラズマ生成用高周波電力が1000Wであり、バイアス電圧Vppが290Vであり、基板温度が20°Cであり、プラズマドーピング時間が60秒である。プラズマの発生方式としては、例えばICP方式を用いた。尚、第2実施例では、フィン上面に照射される注入イオンの量を極めて少なくしてフィン角部の削れ量を抑制するために、チャンバー内圧力を0.9Paと小さく設定していると共に、ソースパワーを1000Wと小さく設定することにより、イオン電流密度を0.09mA/cm2とICP方式としては非常に小さく設定している。以上の条件によるプラズマドーピングを実施した後におけるフィン角部図11の曲率半径は15.2nmである。すなわち、第2実施例では、プラズマドーピング前後におけるフィン角部の曲率半径の差は6.5nmであり、1分間当たりの削れ量曲率半径の増加量は6.5nmである。また、第2実施例では、プラズマドーピング後のフィン角部の曲率半径がプラズマドーピング前のフィン角部の曲率半径の2倍未満であるので、フィン角部の削れ量は許容できる程度に小さいことが分かる。尚、図10aに示すように、プラズマドーピング時のイオン電流密度が0.5mA/cm2以下であれば、フィン角部の削れ量が半導体デバイスの性能に与える影響は許容範囲であり問題にならないことが分かる。その観点からは、第1実施例で述べたように、プラズマドーピング時の圧力を0.6Pa以下に設定することが望ましいことは言うまでもない。[第1実施例及び第2実施例で得られる半導体デバイスの構造]図12は、第1実施例及び第2実施例で得られる半導体デバイスの構造の一例を模式的に示す斜視図であり、具体的には、プラズマドーピング前においてほぼ直角の上部コーナーを持つフィン型半導体領域の上にゲート絶縁膜を介してゲート電極を形成したデバイスの構造を示している。図12に示すように、上部に不純物領域61a及び側部に不純物領域61bを有するフィン型半導体領域61を跨ぐようにゲート絶縁膜62を介してゲート電極63が形成されている。ここで、a、b、c、dは、鞍馬形状のゲート絶縁膜62の内壁のうちソース側のコーナーを表し、a、b、c、dは、フィン型半導体領域61のソース側端面までコーナーa、b、c、dを平行移動させたものである。また、フィンの高さは例えば10~500nmであり、フィンの幅は例えば10~500nmであり、フィン同士の間の距離は20~500nmである。このような微細なフィンを有する半導体デバイスに本発明を適用した場合、コーナーbと第1の不純物領域61aフィン上部との距離G、つまりコーナーcと第1の不純物領域61aフィン上部との距離Gがゼロよりも大きく且つ10nm以下であるという特徴、及び、第1の不純物領域61aフィン上部のシート抵抗で規格化した第2の不純物領域61bフィン側部のシート抵抗が1.25以下であるという特徴を有する半導体デバイスを実現できるので、本発明の効果を得ることができる。尚、コーナーbと第1の不純物領域61aフィン上部との距離G、又はコーナーcと第1の不純物領域61aフィン上部との距離Gとは、鞍馬形状のゲート絶縁膜62の内壁のうちソース側のコーナーa、b、c、d及びこれらに対応するドレイン側のコーナーa’、b’、c’、d’図示省略とすると、四角形a-a’-b’-bを含む平面、四角形b-b’-c’-cを含む平面又は四角形c-c’-d’-dを含む平面と、第1の不純物領域61aとの間の距離の最大値を意味し、これはプラズマドーピングによって削られたフィン形状の半導体領域の上部コーナーの量を反映した量である。また、コーナーbと第1の不純物領域61aフィン上部との距離G、つまりコーナーcと第1の不純物領域61aフィン上部との距離Gがゼロよりも大きく且つ10nm以下であるという特徴は、通常、ゲート絶縁膜62の外側に位置する部分の半導体領域61における上部コーナーの曲率半径つまりプラズマドーピング後の曲率半径r’が、ゲート絶縁膜62の下側に位置する部分の半導体領域61における上部コーナーの曲率半径つまりプラズマドーピング前の曲率半径rよりも大きく且つ2r以下であるという特徴と等価である。図13は、第1実施例及び第2実施例で得られる半導体デバイスの構造の他例を模式的に示す斜視図であり、具体的には、ゲート絶縁膜を形成する前にフィン角部が予めある程度の曲率半径を持つように半導体領域を形成しておき、その上にゲート絶縁膜を介してゲート電極を形成したデバイスの構造を示している。尚、図13において、図12に示す構造と同一の構成要素には同一の符号を付すことにより、重複する説明を省略する。ところで、フィン角部が直角に近い場合には、当該フィン角部を通過してソースからドレインに電流が流れ難いことが指摘されている。これは、プラズマドーピングによるフィン角部の削れの有無や大小に関わらず、ゲート絶縁膜62と第1の不純物領域61aフィン上部との接続部分に直角に近い角部が存在しているかどうかに関係して発生する問題である。そこで、この問題を解決するために、ゲート絶縁膜を形成する前に予めフィン角部に3nm程度から30nm程度までの曲率半径を持たせておくことが好ましい。このようにすると、ゲート絶縁膜62と第1の不純物領域61aフィン上部との接続部分に直角に近い角部が存在することはなく、ソースからドレインに流れる電流がゲート絶縁膜62の下で流れ難くなることはなくなる。このようなフィンを有する半導体デバイスに本発明を適用した場合にも、コーナーbと第1の不純物領域61aフィン上部との距離G、つまりコーナーcと第1の不純物領域61aフィン上部との距離Gがゼロよりも大きく且つ10nm以下であるという特徴、及び、第1の不純物領域61aフィン上部のシート抵抗で規格化した第2の不純物領域61bフィン側部のシート抵抗が1.25以下であるという特徴を有する半導体デバイスを実現できるので、本発明の効果を得ることができる。[第1実施例及び第2実施例で用いるプラズマ装置]第1実施例及び第2実施例ではICP方式のプラズマ装置を用いている。その理由は、ICP方式のプラズマが本来的に有するイオンの入射角度が大きいプラズマという性質を用いることができ、それによって本発明の効果を得易くなるからである。それに加えて、ICP方式では、プラズマ密度と注入深さとを独立に制御できるため、電子温度をECRelectroncyclotronresonanceプラズマ方式ほど高くすることなく、直径が例えば300mmのような大口径基板に対してもプラズマを均一に生成し易くなる。従って、注入深さを自由に選択しながら、ゲート絶縁膜の破壊を抑制しつつ、大口径基板の面内の複数のフィンに対して均一にプラズマドーピング処理を実施しやすくなる。すなわち、ICP方式のプラズマ装置を用いることが望ましい。以下、その他のプラズマ方式を用いて本発明を実施した場合の課題を説明する。まず、RIEreactiveionetchingプラズマ方式について説明する。RIEプラズマ方式においてはカソード電極に高周波電圧を印加する。これにより、プラズマの生成を開始すると共にプラズマ密度の調整を行い、同時にバイアス電圧の調整も行う。RIEプラズマ方式を用いた場合には、高い圧力でしかプラズマの生成が開始しないので、高い圧力でプラズマの生成を開始させてから、本発明のプロセスで用いるような低い圧力まで低下させるためには、圧力の調整に長い時間を要し、その結果、生産性が低下してしまうという問題が生じる。さらに、RIEプラズマ方式では、カソード電極に高周波電圧を印加することのみによってプラズマ生成を行うため、プラズマ密度と注入深さとが同時に変化してしまい、それぞれを独立して制御できないので、プロセスの制御性が悪いという問題がある。これに対して、前述のICP方式では、アノード電極に印加する高周波電圧を制御することによってプラズマ密度を制御すると共にカソード電極に印加する高周波電圧を制御することによって注入深さを制御するため、プラズマ密度と注入深さとを独立して制御できる。また、前述のICP方式では、プラズマ生成の開始時にアノード電極に印加する高周波電圧を高く設定しておくことによって、ドーピングプロセスで用いる圧力と比較して大幅に高い圧力を用いることなくプラズマ生成を開始することが可能である。次に、ECRプラズマ方式について説明する。ECRプラズマ方式においては励起周波数が900MHz以上である。すなわち、ECRプラズマ方式では、励起周波数が極めて高いので、電子温度が高く、それが原因でゲート絶縁膜の絶縁破壊が起き易いという問題がある。これに対して、ICP方式では励起周波数が例えば13.56MHzのようにECRプラズマ方式と比べて1桁以上小さく、ゲート絶縁膜の絶縁破壊が比較的起き難い。すなわち、ECRプラズマ方式と比較してICP方式が望ましい。次に、パルスDCプラズマ方式について説明する。パルスDCプラズマ方式においては、カソード電極にパルスDCの高周波電圧を印加する。この方式では、基本的にイオンの入射角がゼロ度に近いつまりフィン上面に対して直角に近いので、フィン側部のシート抵抗がフィン上部のシート抵抗と比べて高くなってしまうという問題がある。これに対して、ICP方式では、カソード電極に周波数が500MHz、600MHz又は13.56MHzの交流の高周波電圧を印加する。これにより、イオンの入射角が大きくなるので、フィン側部のシート抵抗がフィン上部のシート抵抗と同等になり易い。すなわち、パルスDCプラズマ方式と比較してICP方式が望ましい。次に、ヘリコンプラズマ方式について説明する。ヘリコンプラズマ方式には、プラズマに少なくとも10ガウス以上の磁界を印加するという特徴、及び、プラズマ源と基板との距離が長いという特徴がある。この方式では、プラズマ源と基板との距離が長いので、直径300mmのウェハ等の大口径基板に対するプラズマの良好な均一性が得られ難いという問題がある。これに対して、ICP方式では、プラズマに磁界を印加する必要はなく、プラズマ源と基板との距離が短いため、直径300mmのウェハ等の大口径基板に対するプラズマの良好な均一性が得られ易い。すなわち、ヘリコンプラズマ方式と比較してICP方式が望ましい。第1の実施形態の第1変形例以下、本発明の第1の実施形態第1実施例及び第2実施例を含むの第1変形例に係る半導体装置の構造について図面を参照しながら説明する。図14は、本変形例に係る半導体装置、具体的には、フィン型FETを有する半導体装置の平面図である。尚、図14において、図1a~dに示す第1の実施形態の構造と同一の構成要素には同一の符号を付し、重複する説明を省略する。図14に示すように、本変形例が図1a~dに示す第1の実施形態と異なっている点は、フィン型半導体領域13a~13dのそれぞれにおけるゲート長方向の両端部が他のフィン型半導体領域13e及び13fによって接続されていることである。本変形例によると、第1の実施形態と同様の効果が得られると共に、フィン型半導体領域13a~13fによって1つのフィン型FETを構成することができる。第1の実施形態の第2変形例以下、本発明の第1の実施形態第1実施例及び第2実施例を含むの第2変形例に係る半導体装置の構造について図面を参照しながら説明する。本変形例の半導体装置、具体的には、フィン型FETを有する半導体装置の構造を示す平面図は、第1の実施形態の平面図である図1aと同じである。また、図15a~cは本変形例の半導体装置の断面構造を示す図であり、図15aは図1aにおけるA-A線の断面図であり、図15bは図1aにおけるB-B線の断面図であり、図15cは図1aにおけるC-C線の断面図である。図15a~cに示すように、本変形例が図1a~dに示す第1の実施形態と異なっている点は次の通りである。すなわち、第1の実施形態においては、フィン型半導体領域13a~13dの上面及び側面の上に例えばシリコン酸窒化膜からなる厚さ3nmのゲート絶縁膜14a~14dが形成されていた。それに対して、本変形例においては、ゲート絶縁膜14a~14dはフィン型半導体領域13a~13dの側面上のみに形成されており、フィン型半導体領域13a~13dの上面上には例えばシリコン酸化膜からなる厚さ20nmの絶縁膜24a~24dが形成されている。すなわち、本変形例においては、フィン型半導体領域13a~13dの側部のみをチャネル領域として使用する。このような構成であっても、アスペクト比フィン型半導体領域の側面の高さ/フィン型半導体領域の上面のゲート幅方向の幅が大きければ第1の実施形態と同様の効果が得られる。第1比較例第1比較例においては、プラズマドーピング時の圧力を0.6Pa以上10Pa以下とし、且つ、イオン電流密度IimA/cm2とプラズマドーピング時の圧力PPaとの関係がIi≧0.51LnP0.80図10a参照となる条件でプラズマドーピングを行う。尚、Lnは自然対数を表す。第1比較例においては、フィン角部の削れ量を検査するためのフィン型半導体領域プラズマドーピングを行う前として、図4aに示す第1実施例と同様の試料を用いた。すなわち、プラズマドーピング前のフィンの寸法及び形状等は第2実施例と同じであり、プラズマドーピング前のフィン角部の曲率半径は8.7nmである。また、電子温度及びイオン電流密度等の測定方法及び評価方法は第2実施例と同じである。まず、プラズマドーピング時の圧力とソースパワーとを変化させて、フィン角部の削れ量を測定する。プラズマドーピング条件は、バイアスパワーが135Wバイアス電圧Vppは290Vであり、原料ガスがHeで希釈したB2H6であり、原料ガス中でのB2H6濃度が0.05質量であり、ガスの総流量が300cc/min標準状態であり、バイアス印加時間が60秒間である。尚、ボロンの打ち込み深さは、ボロン濃度が5×1018cm3となる深さで定義して約9nmである。このような条件でプラズマドーピングを行った後のフィンの角部は大きく削れていた。具体的には、フィン角部の削れ量は、1分間のプラズマドーピング処理当たりに換算して8.7nm/分以上であった。このため、プラズマドーピング後のフィン角部の曲率半径はプラズマドーピング前のフィン角部の曲率半径の2倍以上となっており、フィン角部の削れ量は許容範囲を超えていることが分かる。図16は、第1比較例においてプラズマドーピングを行った後のフィン型半導体領域正確にはフィンを有する半導体領域71の断面形状の典型例を模式的に示している。プラズマドーピング条件は、バイアスパワーが135Wバイアス電圧Vppは290Vであり、原料ガスがHeで希釈したB2H6であり、原料ガス中でのB2H6濃度が0.05質量であり、ガスの総流量が300cc/min標準状態であり、バイアス印加時間が200秒間であり、圧力が0.9Paであり、イオン電流密度が0.9mA/cm2である。以上の条件によるプラズマドーピングを実施した後におけるフィン角部図中破線領域の曲率半径は46.6nmにも達した。プラズマドーピング前のフィン角部の曲率半径が8.7nmであるので、1分間のプラズマドーピング処理当たりに換算したフィン角部の削れ量は11.4nm/分であった。これは、1分間のプラズマドーピング処理によって、プラズマドーピング後のフィン角部の曲率半径がプラズマドーピング前のフィン角部の曲率半径に対して2倍以上に達してしまうような大きな削れ量である。すなわち、第1比較例においては、ゲート絶縁膜と不純物領域との隙間が大きくなってしまうので、ゲート絶縁膜の下部を通過してソースからドレインに電流が流れる際に、第1の不純物領域フィン上部と第2の不純物領域フィン側部との境界付近を電流が流れ難くなり、その結果、本発明の効果は得られない。第2比較例第2比較例においては、プラズマドーピング時の圧力を10Pa以上としてプラズマドーピングを行う。この場合、ソースパワーを低く設定することによりイオン電流密度を極めて小さく設定したとしても、プラズマドーピング後のフィン角部の曲率半径がプラズマドーピング前のフィン角部の曲率半径に対して2倍以下になるように、フィン角部の削れ量を抑制することはできなかった。また、装置に負荷をかけることにより、イオン電流密度を無理に小さくしようとすると、プラズマが維持できなくなりプラズマドーピングの実施自体が困難になった。従って、第2比較例においても本発明の効果は得られない。