"パワートランジスタのための終端構造であって、前記終端構造は、半導体基板が、活性領域及び終端領域を有し、前記基板が第一のタイプの伝導性を有し、終端トレンチが、前記終端領域に位置し、前記活性領域の境界から前記半導体基板の端の一定距離内へと伸び、ドープされた領域が、第二のタイプの伝導性を有し、前記終端トレンチの下で前記基板に配置され、MOSゲートが、前記境界に隣接する側壁上に形成され、前記ドープされた領域は前記境界から離隔された前記MOSゲートの一部の下から前記終端トレンチの離れた側壁へ向かって伸び、終端構造酸化膜が、前記終端トレンチ上に形成され、前記MOSゲートの一部を覆い、前記基板の前記端へ向かって伸び、第一の導電層が、前記半導体基板の裏面上に形成され、第二の導電層が、前記活性領域及び前記MOSゲートの露出した部分上に形成され、前記終端構造酸化膜の少なくとも一部を覆うために伸びる、ことを含むパワートランジスタのための終端構造。前記半導体基板の前記活性領域で互いに離隔されて形成された複数のトレンチMOSデバイスをさらに含む請求項1に記載の終端構造。前記MOSゲートが、導電層、及び前記終端トレンチの底部と前記導電層との間に形成されたゲート酸化膜、を含む請求項1の終端構造。前記トレンチMOSデバイスがショットキーダイオードである請求項1に記載の終端構造。前記ショットキーダイオードが、前記基板の前記活性領域に少なくとも一つのトレンチを含むTMBSショットキーダイオードである請求項4に記載の終端構造。前記パワートランジスタが、ショットキーダイオード、DMOSs及びIGBTsから成る群から選択されるデバイスである請求項1に記載の終端構造。前記終端構造酸化膜に位置し、且つ前記第二の導電層から離隔された一以上のセグメント化された金属領域をさらに含む請求項1に記載の終端構造。前記ドープされた領域が、埋め込み又は拡散によって形成される請求項1に記載の終端構造。前記ドープされた領域が、略1×1011atoms/cm2~1×1013atoms/cm2の注入量での注入によって形成される請求項1に記載の終端構造。半導体基板が、前記半導体基板の活性領域において互いに離隔されて形成された複数のトレンチMOSデバイスを有し、前記基板が第一のタイプの伝導性を有し、終端トレンチが、終端領域に位置し、前記活性領域の境界から前記半導体基板の端の一定距離内まで伸び、ドープされた領域が、第二タイプの伝導性を有し、前記終端トレンチの下で前記基板に配置され、MOSゲートが、前記境界に隣接する側壁に形成され、前記ドープされた領域が、前記境界から離隔された前記MOSゲートの一部の下から前記終端トレンチの離れた側壁まで伸び、終端構造酸化膜が、前記終端トレンチ上に形成され、前記MOSゲートの一部を覆い、前記基板の前記端まで伸び、第一の導電層が、前記半導体基板の裏面に形成され、第二の導電層が、前記活性領域上に形成され、隣接する一以上の前記トレンチMOSデバイスの間に位置し、前記基板の一以上の部分を備える一以上のショットキーバリアを形成し、電界プレートが、前記MOSゲートの露出された一部及び前記終端構造酸化膜の少なくとも一部上に伸びる、ことを含むショットキーダイオード。前記電界プレートが、前記終端トレンチ内への又は前記終端トレンチを覆う前記第二の導電層の拡張を含む請求項10に記載のショットキーダイオード。前記半導体基板が、第一の層及びベース基板を含み、前記第一の層が低濃度にドープされた第一のタイプの導電性不純物を有し、前記ベース基板が高濃度にドープされた前記第一のタイプの導電性不純物を有する請求項10に記載のショットキーダイオード。前記トレンチMOSデバイス及び前記終端トレンチが、前記第一の層に形成され、略1μm~15μmの深さを有する請求項12に記載のショットキーダイオード。前記終端トレンチが、略10μm~200μmの幅を有する請求項13に記載のショットキーダイオード。前記終端トレンチが、前記活性領域の前記境界から形成され、前記半導体基板の端の一定距離内まで伸び、前記終端トレンチが少なくとも一つの側壁を有する請求項10に記載のショットキーダイオード。前記トレンチMOSデバイス及び前記MOSゲートが、金属、多結晶シリコン及びアモルファスシリコンから成る群から選択される材料を含む請求項10に記載のショットキーダイオード。前記終端構造酸化膜上に位置し、前記電界プレートから離隔された一以上のセグメント化された金属領域をさらに含む請求項10に記載のショットキーダイオード。互いに略0.3μm~50μmで離隔された少なくとも二つのセグメント化された金属領域をさらに含む請求項17に記載のショットキーダイオード。残念ながら、高電圧用途に関して、終端領域表面での電界分布が理想からまだ離れているので、これら従来の終端領域に関する設計は、限定的な成功だけを有してきた。同時に、ホットキャリア注入及び寄生電荷の蓄積に起因する劣化による他の問題が生じる。本発明の一側面によれば、終端構造はパワートランジスタのために提供される。終端構造は、活性領域及び終端領域を有する半導体基板を含む。基板は第一のタイプの伝導性を有する。終端トレンチは、終端領域に位置し、且つ活性領域の境界から、半導体基板の端の一定距離内まで伸びる。ドープされた領域は、終端トレンチの下で基板に配置された、第二のタイプの伝導性を有する。MOSゲートは、境界に隣接した側壁上に形成される。ドープされた領域は、ドープされた領域は、境界から離隔されたMOSゲートの一部の下から、終端トレンチの離れた側壁に向かって伸びる。終端構造酸化膜は終端トレンチに形成され、且つMOSゲートの一部を覆い、且つ基板の端に向かって伸びる。第一の導電層は、半導体基板の裏面に形成される。第二の導電層は、活性領域である、MOSゲートの露出された部分上に形成され、且つ終端構造酸化膜の内の少なくとも一部を覆うために伸びる。以下に詳細に記載されるように、前述の問題を低減する終端構造が提供される。特に、シリコン/誘電体界面での直交する電界構成要素の減少によるホットキャリアHotCarrierInjection注入劣化に対してより良い耐性を示す。なぜならこの界面が誘電体にトラップされる電荷の度合いを増加するからである。寄生電荷によって引き起こされる問題は、i電界のピークを増加させることなく、寄生電荷の存在下で電界を移動させることが可能な、電界がフレキシブルに分布できるような終端構造を設計すること、又はii導電板を浮かせることで寄生電荷を遮断することのいずれかによって低減され得る。図2は、TMBSショットキーダイオードの活性領域及び終端領域の断面図を示す。活性領域は、第一の伝導性タイプ例えば、nタイプのドーパントによって高濃度にドープされる半導体基板110Bを含む。第一の層100Aは、基板100B上に形成され、且つ第一の伝導性タイプ例えば、n-タイプのドーパントによってより低濃度にドープされる。一つだけ示されるトレンチ110は、第一の層100Aに形成される。トレンチ110は、絶縁層125によって覆われ、且つドープされた多結晶シリコンなどの導体材料140によって満たされる。金属層160は、導体材料140及び第一の層100Aの露出された表面上に形成される。ショットキー接触は、金属層160と第一の層100Aとの間の界面で形成される。アノード金属165は、金属層160上に形成される。図示されないカソード電極は、半導体基板100Bの背面上に配される。図2に示されるTMBSショットキーダイオードの終端領域は、活性領域を備える境界112から、半導体基板100Bの端から一定距離内まで、伸びる終端トレンチ120を含む。MOSゲート122は、活性領域を備える境界112に隣接する終端領域の側壁上に形成される。MOSゲート122は、絶縁材料128及び導電材料122を含む。絶縁材料128は、MOSゲート122が配される側壁、及び側壁に隣接する第一の層100Aの一部を覆う。導体材料122は、絶縁材料128を覆う。終端酸化膜150は終端トレンチに形成され、且つMOSゲート122からデバイスの端端の前に終わるかもしれないがに向かって伸びる。ドープされた領域152は、第一の層100Aに形成され、且つ第一の層100Aの伝導性タイプと反対の伝導性タイプ例えば、p-タイプのドーパントによってドープされる。ドープされた領域152は、MOSゲート122及び終端酸化膜150の一部の下に位置する。ドープされた領域152の端は、境界112へ伸びてよく、MOSゲート122及び128の角を囲む。活性領域に位置するアノード金属165は、終端領域内へ伸び、且つMOSゲート122及び終端酸化膜の一部を覆い、それによって電界プレートを画定する。ドープされた領域152が終端構造で採用されなかった場合、高い電圧の場所でさらに高い電界が生じることになる。これは、アノード電極とカソード電極との間の限定された枯渇領域内で全ての逆バイアスが維持され、nタイプドリフト層で比較的高いドーピングによって限定された枯渇領域の成長によって活性領域の端で電界が急激に生じるためである。電界が込み合う程度を軽減するために、より大きな枯渇領域を通して印加される逆バイアスを降下する必要がある。同時に、半導体/酸化物界面を通して直交する電界つまり、半導体/酸化物界面に垂直な電界構成要素が存在する。このことが、酸化物内へのHCIの、それゆえ長期間の降伏電圧劣化の原因となる。ドープされた領域152は、この問題を低減させる。なぜなら、それは逆バイアス下で十分に枯渇しており、且つ枯渇領域を押し出すことを助け、枯渇領域の幅を効果的に拡張し、それ故デバイスの活性領域付近の電界ピークを減少させるからである。ドープされた領域152を含まない終端構造と比較すると、図2で示されるデバイスは、理想的な降伏電圧つまり、活性セル単独での降伏電圧の95の降伏電圧を有する。この結果は図3に示され、ドープされた領域152を備える場合と備えない場合との両方における、逆バイアスに対するリーク電流の依存性を示す。加えて、図2に示される終端構造は、活性領域における電界特に、終端領域により近いセルにおける電界を低下させることを助ける。このことは図4に示され、ドープされた領域152を備える場合と備えない場合との両方において、デバイスに沿った異なる位置での電界を示す。この電界の低下は、ドープされた領域152が電界をバルク内のより遠くに押し出し、それによって、トレンチ表面でのその存在を低減させる役割を果たすために生じる。また、図2に示される終端構造は、HCI劣化に対するその耐性に関して、従来の構造よりもより良い信頼性を有すると見込まれる。このことは、キャリアを酸化膜中に注入するためのモーメントを提供する、ドープされた領域152を備える場合、及び備えない場合の両方で、y軸に沿った電界を示す図5から明白である。HCIを低減するために、y軸に沿った電界は、可能な限り小さくあるべきである。終端構造は、従来の構造において最もHCIの影響を受けやすい、活性領域及びMOSゲート122におけるこの電界を有意に低下させる。図2のTMBSショットキーダイオードを形成するために採用され得る方法の一実施例は、図6から図11を参照して説明されるであろう。この実施例において、ショットキーダイオード及びその終端構造は、このことは今回のように常に必要とされるわけではないが、同時に形成される。図6は、第一の伝導性タイプ例えば、n-タイプのドーパントを有する第一の層100A、及び第一の伝導性タイプ例えば、nタイプのドーパントによってより高濃度にドープされるベース基板100Bを含む半導体基板100の断面図である。酸化膜101は、化学気相堆積法CVDによって、例えば約2000Å~10000Åの厚さまで、第一の基板100A上に形成される。次に、図示されないフォトレジストが、活性領域における複数の第一のトレンチ110、及び終端領域における第二のトレンチを画定するために、酸化膜101上に被覆される。トレンチ110は、メサ115によって互いに離隔されている。一実施例では、それぞれの第一のトレンチ110は、幅が約0.2μm~2.0μmである。第二のトレンチ120は、活性領域の端からの境界を形成し、且つ半導体基板100又はダイdieの端から一定距離内まで伸び、且つ終端領域を画定する。メサ180は、活性領域から最も遠い第二のトレンチ120の端と、基板100の端との間に画定される。図7では、TEOS層112等の誘電体層が構造全体に堆積され、且つ図8では、トレンチ120の側壁それぞれに対して位置するスペーサー114を除いてトレンチ120から除去されるようにエッチバックされる。その後、ホウ素等のpタイプドーパントが、ドープされた領域152を形成するために第一の層110Aに埋め込まれる。図9を参照すると、酸化膜101及びTEOSスペーサ―114の除去後、ゲート酸化膜125を形成するために高温酸化工程が実施される。ゲート酸化膜125は、一部実施例では約150Å~3000Åの厚さを有し、第一トレンチ110及び第二トレンチ120の、側壁110A,120A及び底部110B、120B、並びにメサ115の表面上に形成される。酸化工程の代わりに、ゲート酸化膜125がHTO高温酸化物堆積層を形成するための高温堆積によって形成されてもよい。次に、第一の導電層140が、ゲート酸化物125上にCVDによって形成され、第一のトレンチ110及び第二のトレンチ120を満たす。第一の導電層140は、メサ115を覆うような厚さを有する。第一の導電層140は、金属、ドープされた多結晶シリコン又はドープされたアモルファスシリコン等の任意の適切な材料でよい。第一の導電層140は、約0.5μm~3.0μmの厚さを有してよい。第一のトレンチ110の内側の部分にボイドが形成されることを防止するために、第一の導電層140はLPCVD低圧CVD工程によって形成された多結晶シリコンであり得、良好な段差被覆性を有する。しかしながら、一部の場合で、多結晶シリコンよりもアモルファスシリコンの方がボイドを除去することが可能であり得る。アモルファスシリコンを導電性にするために、再結晶工程を採用してもよい。ここで図10を参照すると、余分な第一の導電層140を除去するために異方性エッチングが実施される。このエッチング工程の後、スペーサ―のようなMOSゲート122が、第二のトレンチ120の側壁125Aを覆う酸化膜125上に導体材料から形成される。一部実施例では、スペーサのようなMOSゲート122は、第二のトレンチ120の高さと示された断面図に沿っておよそ等しい幅を有する。次に、誘電体層150が、終端領域における第一の層100A上に、エッチング工程を用いて形成される。誘電体層150は、例えばLPTEOS若しくはPETEOS層、又はO3-TEOS若しくはHTO層等のTEOS層であり得る。一部実施形態では、誘電体層150の厚さは、約0.2μm~1.0μmであり得る。誘電体層150はMOSゲート122を部分的に覆う。次に、図11では、スパッタリング又は他の適した工程が、メサ115上にショットキー接触領域115Aを形成するように第二の導電層160を堆積するために実施される。第二の導電層160は、下部の第一の層100Aを備えるショットキーダイオードを形成可能な任意の材料から形成され得る。例えば、第二の導電層160は、金属シリサイド層であり得る。ショットキー接触の形成後、導電層160は除去される。続いて本方法は、導電層160と同一の広がりであり得るダイオードアノード電極165を形成するために、導体を堆積し、エッチングする。同様に、カソード電極170が、基板100Bの背面上に形成される。図12は、図12において一以上の追加のセグメント化された金属領域167が終端トレンチ120における誘電体層150上に位置すること以外は、図2に示される実施形態と類似である本発明の代替実施形態を示す。セグメント化された金属領域167は、逆バイアスの適応を強化するために用いられ、こうして活性領域付近での電界を低減することを助ける。セグメント化された金属領域167は、追加のエッチング段階を伴って、アノード電極165に沿って形成され得る。図13は、図2及び図12で示された本実施例の降伏電圧性能を示す。明らかに、図12の実施形態は、より高い降伏電圧理論値の97を有する。図12の実施例での優れた降伏電圧は、図14の電界プロファイルで示唆されたように、活性セル及びアノードの終端におけるわずかにより低い電界に起因し得る。実施例実例として、様々な構造の寸法及びパラメータが、本発明の一つの特定の実施形態に関して規定されることになるであろう。この実施形態では、終端トレンチ120は、10μm~200μmの範囲の幅、及び活性領域におけるトレンチ110の深さと同一の又は異なり得る深さを有する。特定の設計及び所望のデバイス特性に応じて例えば、電圧能力、速度、リーク電流、終端トレンチ120の深さは1μm~15μmの範囲であり得る。終端トレンチ120に位置する誘電体150は、必要とされるブロック電圧及び材料の組成に応じて、約1500Å~15000Åの厚さを有する二酸化ケイ素膜であり得る。終端領域内への導電層160及び165の延長によって形成された電界プレートは、終端トレンチ120において約4μm~45μmの長さを有し得る。ドープされた領域152は、イオン注入によって形成され、且つ熱工程によって層100A内部へ追い込まれる。注入量は、約1×1011atoms/cm2~1×1013atoms/cm2であり得る。ドーパントは、ホウ素、BF2又は他の一つのIII族元素であり得る。図12で示された一以上のセグメント化された金属領域167が採用される場合、それらはそれぞれ約0.3μm~50μmの間隔で、約0.4μmよりも大きい幅を有し得る留意すべきは、上述の終端構造は、TMBSショットキーダイオード以外のデバイスとの接続で用いられてよいことであり、これは例示のためにのみ提示されている。例えば、終端構造は、二重拡散金属-酸化物-半導体電界効果トランジスタDMOSFET、絶縁ゲートバイポーラトランジスタIGBT及び他のトレンチMOSデバイス等の任意のパワートランジスタに適用可能である。更なる実施形態が図15に示され、複数ここでは3つの終端トレンチ120があってもよいことを示す。終端トレンチ120それぞれのトレンチ幅tw1、tw2、tw3は、同じ又は異なり得る。同様に、メサ幅mw1、mw2は、互いに同一又は異なり得る。アノード金属は、第一のトレンチにおいて終えることもでき、又は終端領域で任意の位置を取ることができる。図12に示される実施形態と同様に、アノード金属は降伏能力を強化するためにセグメント化され得る。"