"SiC又はSiからなる基板と、前記基板上に形成され、所定のパターンが形成されたマスク層と、前記マスク層の前記パターンを通じて選択的に成長され、III族窒化物半導体からなるナノコラムと、前記マスク層上に前記ナノコラムより高く成長されたIII族窒化物半導体層と、を備えたIII族窒化物半導体デバイス。前記マスク層は、非晶質材料からなる請求項1に記載のIII族窒化物半導体デバイス。前記基板と前記マスク層の間に、Alを含むIII族窒化物半導体からなるバッファ層を備える請求項2に記載のIII族窒化物半導体デバイス。請求項1から3に記載のIII族窒化物半導体デバイスの製造方法であって、前記基板上に前記マスク層を形成するマスク層形成工程と、前記マスク層の前記パターンを通じてIII族窒化物半導体からなる前記ナノコラムを選択的に成長させるナノコラム成長工程と、前記マスク層上にIII族窒化物半導体層を成長させる半導体層成長工程と、を含むIII族窒化物半導体デバイスの製造方法。請求項3に記載のIII族窒化物半導体デバイスの製造方法であって、前記基板上にスパッタリング法により前記バッファ層を形成するバッファ層形成工程と、前記バッファ層が形成された前記基板上に前記マスク層を形成するマスク層形成工程と、前記マスク層の前記パターンを通じてIII族窒化物半導体からなる前記ナノコラムを選択的に成長させるナノコラム成長工程と、前記マスク層上にIII族窒化物半導体層を成長させる半導体層成長工程と、を含むIII族窒化物半導体デバイスの製造方法。しかしながら、特許文献2に記載の方法では、基板上に形成されるU-GaN膜は依然として転位密度が高く、これをエッチングして形成されるナノコラム自身もまた転位密度が高いものとなる。この結果、ナノコラム上に形成されるGaN系半導体層に転位が伝搬してしまい、GaN系半導体層における転位密度の低減効果は不十分である。本発明は、前記事情に鑑みてなされたものであり、その目的とするところは、半導体層における転位密度の低減を的確に図ることのできるIII族窒化物半導体デバイス及びその製造方法を提供することにある。前記目的を達成するため、本発明では、SiC又はSiからなる基板と、前記基板上に形成され、所定のパターンが形成されたマスク層と、前記マスク層の前記パターンを通じて選択的に成長され、III族窒化物半導体からなるナノコラムと、前記マスク層上に前記ナノコラムより高く成長されたIII族窒化物半導体層と、を備えたIII族窒化物半導体デバイスが提供される。このIII族窒化物半導体デバイスによれば、マスク層を通じてナノコラムが選択的に成長されるため、ナノコラム自体の転位密度の低減を図ることができる。この結果、マスク層上に形成されるIII族窒化物半導体層へのナノコラムから伝搬する転位が飛躍的に減少し、III族窒化物半導体層の転位密度も小さくなる。また、III族窒化物半導体層の成長時に、当該III族窒化物半導体層内に生じた転位は、ナノコラムとの界面にて終端を持つことになるので、上方へ伝搬することはない。上記III族窒化物半導体デバイスにおいて、前記マスク層は、非晶質材料からなることが好ましい。このIII族窒化物半導体デバイスによれば、マスク層が非晶質材料からなることから、III族窒化物半導体層とマスク層とが強固に結合することはない。これにより、III族窒化物半導体層とマスク層との間に過度の応力が生じた場合には、III族窒化物半導体層とマスク層の間のずれが許容される。この結果、III族窒化物半導体層の転位密度の低減が図られる。上記III族窒化物半導体デバイスにおいて、前記基板と前記マスク層の間に、Alを含むIII族窒化物半導体からなるバッファ層を備えることが好ましい。このIII族窒化物半導体デバイスによれば、バッファ層がAlを含んでいるので、例えばGaNをSiCまたはSiからなる基板に直接的に成長させる場合のように、III族窒化物半導体と基板が互いの界面にて激しく反応することはなく、III族窒化物半導体層を基板上に的確に成長させることができる。また、前記目的を達成するため、本発明では、上記III族窒化物半導体デバイスの製造方法であって、前記基板上に前記マスク層を形成するマスク層形成工程と、前記マスク層の前記パターンを通じてIII族窒化物半導体からなる前記ナノコラムを選択的に成長させるナノコラム成長工程と、前記マスク層上にIII族窒化物半導体層を成長させる半導体層成長工程と、を含むIII族窒化物半導体デバイスの製造方法が提供される。このIII族窒化物半導体デバイスの製造方法によれば、基板上にマスク層を形成しておき、マスク層を利用してナノコラムを成長させるとともに、マスク層上にそのままIII族窒化物半導体層を成長させることができる。従って、従来のように、マスク層を除去する工程が不要であり、製造コストの低減を図ることができる。また、前記目的を達成するため、本発明では、上記III族窒化物半導体デバイスの製造方法であって、前記基板上にスパッタリング法により前記バッファ層を形成するバッファ層形成工程と、前記バッファ層が形成された前記基板上に前記マスク層を形成するマスク層形成工程と、前記マスク層の前記パターンを通じてIII族窒化物半導体からなる前記ナノコラムを選択的に成長させるナノコラム成長工程と、前記マスク層上にIII族窒化物半導体層を成長させる半導体層成長工程と、を含むIII族窒化物半導体デバイスの製造方法が提供される。このIII族窒化物半導体デバイスの製造方法によれば、基板上にマスク層を形成しておき、そのままマスク層を利用してナノコラムを成長させるとともに、マスク層上にIII族窒化物半導体層を形成することができる。従って、従来のように、マスク層を除去する工程が不要であり、製造コストの低減を図ることができる。また、バッファ層をスパッタリング法により形成するため、低温での成長プロセスが可能となり量産性が向上する。さらに、MOCVD法等と比較して欠陥の少ない良質な結晶構造を得ることができる。本発明によれば、半導体層における転位密度の低減を的確に図ることができる。図1から図5は本発明の一実施形態を示すものであり、図1はLED素子の模式断面図である。図1に示すように、III族窒化物半導体デバイスとしてのLED素子1は、AlxGayIn1-x-yN0≦x≦1,0≦y≦1,xy≦1で表されるIII族窒化物半導体層10と、III族窒化物半導体層10よりも熱膨張率の小さな基板20と、を備えている。本実施形態においては、基板20は単結晶6H型SiCからなり、熱膨張係数が4.2×10-6/°Cである。また、半導体発光部としての窒化物半導体層は、熱膨張係数が5.6×10-6/°Cである。基板20は、ドナー性不純物及びアクセプタ性不純物を含んでおり、III族窒化物半導体層10から発せられる光により励起されると、ドナーアクセプタペア発光により所定波長の光を発する。例えば、バルク状のSiC基板を用いた場合、ドナー性不純物をNとし、アクセプタ性不純物をBとすると、紫外光の励起により、おおよそ黄色から橙色の可視光が発せられる。また、バルク状のSiC基板を用いた場合、ドナー性不純物をNとし、アクセプタ性不純物をAlとすると、紫外光の励起により、おおよそ青色の可視光が発せられる。尚、ドナー性不純物をNとしつつ、アクセプタ性不純物としてB及びAlを同時に添加することで、純白色の可視光を得ることもできるし、SiCをポーラス状とすることにより発光波長を短波長側へシフトさせることもでき、基板の発光波長は任意に変更することができる。基板20上には、III族窒化物半導体からなるバッファ層30が形成される。バッファ層30は、AlxGayIn1-xーyN0≦x≦1、0≦y≦1、xy≦1の式で表される材料からなる。本実施形態においては、バッファ層30として、AlxGa1-xN0<x≦1の式で表され、Alを含むバッファ層30が用いられる。バッファ層30上には、非晶質材料からなるマスク層40が形成される。マスク層40には、後述するナノコラム50を形成するためのパターン42が形成される。本実施形態においては、マスク層40として、SiO2が用いられる。尚、マスク層40として、SiNx0<xのような他の材料を用いてもよいことは勿論である。さらにマスク層40の材料として、Al2O3、W等のような材料を用いることも可能である。これらの材料は、多結晶であっても、非晶質であってもよい。図2に示すように、マスク層40のパターン42は、円形の孔44を正三角形格子の交点に配置した形状を呈している。孔44の直径及び間隔は任意であるが、例えば、孔44の直径を50~1000nmとし、隣接する孔44同士の間隔を100~1000nmとすることができる。基板20上には、バッファ層30を介し、マスク層40のパターン42を通じてナノコラム50が成長される。本実施形態においては、ナノコラム50として、GaNが用いられる。ナノコラム50は、パターン42に対応して成長されており、マスク層40なしで成長させる場合に比して、転位密度が小さくなっている。本実施形態においては、ナノコラム50は、円柱状に形成され、アスペクト比を1以上とすることができる。尚、ナノコラム50は、柱状に形成されるものであれば、円柱以外の形状としてもよい。マスク層40上には、III族窒化物半導体層10が形成される。III族窒化物半導体層10は、n型層12、多重量子井戸活性層14、p型クラッド層16、p型コンタクト層18を基板20側からこの順に有している。III族窒化物半導体層10の一部はエッチングにより除去されており、n型層12の一部が露出し、この露出部分にn側電極60が設けられる。また、p型コンタクト層18上にはp側電極62が形成されている。本実施形態においては、n型層12は、所定量のn型ドーパント例えば、Siをドーピングしたn-GaNから形成される。また、多重量子井戸活性層14は、InxGa1-xN0≦x≦1/AlyGa1-yN0≦y≦1から形成される多重量子井戸構造を有する。さらに、p型クラッド層16とp型コンタクト層18とは、所定量のp型ドーパント例えば、Mgをドーピングしたp-GaNからそれぞれ形成される。n型層12からp型コンタクト層18までは、III族窒化物半導体のエピタキシャル成長により形成される。尚、第1導電型層、活性層及び第2導電型層を少なくとも含み、第1導電型層及び第2導電型層に電圧が印加されると、電子及び正孔の再結合により活性層にて光が発せられるものであればよく、III族窒化物半導体層10の層構成は任意である。n側電極60は、n型層12上に形成され、例えばNi/Auからなり、真空蒸着法、スパッタリング法、CVDChemicalVaporDeposition法等により形成される。p側電極62は、p型コンタクト層18上に形成され、例えばITOIndiumTinOxideからなり、真空蒸着法、スパッタリング法、CVDChemicalVaporDeposition法等により形成される。次いで、図3から図5を参照してLED素子1の製造方法について説明する。図3及び図4はLED素子の模式断面図であり、図5はLED素子の製造方法のフローチャートである。尚、図3及び図4は、説明のために図1に対応するよう1素子単位で図示しているが、実際には素子分割前のウェハの状態であり、左右にも他の素子が連続的に形成されている。まず、昇華法によりドナー性不純物及びアクセプタ性不純物がドープされたバルク状の単結晶6H型SiCを生成する。尚、SiC結晶の不純物のドーピング濃度は、結晶成長時の雰囲気ガス中への不純物ガスの添加および原料粉末への不純物元素またはその化合物の添加により制御することができる。図3aに示すように、基板20は、昇華法のバルク成長により例えば30mm程度のバルク結晶を作製しておき、外周研削、スライス、表面研削、表面研磨等の工程を経て作製されている。ここで、基板20の厚さは任意であるが、例えば250μmである。この後、図3bに示すように、基板20にバッファ層30をエピタキシャル成長させるバッファ層形成工程S10図5。本実施形態においては、スパッタリング法によりバッファ層30を基板20上に全面的に形成する。尚、バッファ層30は、MOCVD法MetalOrganicChemicalVaporDeposition法、MBE法MolecularBeamEpitaxy、HVPE法HalideVaporPhaseEpitaxy等によって形成することもできる。さらに、バッファ層30は、レーザーアブレーション法によって形成することもできる。ここで、バッファ層30の厚さは任意であるが、例えば10~200nmである。次いで、図3cに示すように、バッファ層30が形成された基板20上にマスク層40を形成するマスク層形成工程S20図5。本実施形態においては、真空蒸着法によりマスク層40をバッファ層30上に全面的に形成する。ここで、マスク層40の厚さは任意であるが、例えば10~200nmである。この程度の厚さであれば、マスク層40が活性層から出射される光の透過の阻害作用が小さくなる。また、光の干渉作用を利用して光を取り出すのであれば、上記阻害作用を考慮する必要はないので、当該干渉作用が得られる程度にマスク層40の厚さを設定すればよい。この後、ナノインプリント技術を用いてマスク層40にパターン44を形成する。そして、図3dに示すように、マスク層40のパターン42を利用して、ナノコラム50をエピタキシャル成長させるナノコラム成長工程S30図5。本実施形態においては、MOCVD法によりマスク層40のパターン42を利用して、バッファ層30上にナノコラム50を選択的に成長させる。尚、ナノコラム50の成長には、MBE法、HVPE法等を用いてもよいことは勿論である。ナノコラム50の高さは任意であるが、例えば500nmである。本実施形態においては、基板20上にナノコラム50を選択的に成長させることから、基板20に全面的に半導体層を成長させる場合に比べて、ナノコラム50中の転位密度が極めて小さくなっている。ナノコラム50の形成が終わった後、III族窒化物半導体層10を成長させる半導体層成長工程図5。本実施形態においては、ナノコラム50とIII族窒化物半導体層10をMOCVD装置にて連続的に成長する。ここで、V/III比は、ナノコラム成長工程の方が、半導体成長工程よりも小さい方が好ましい。例えば、V/III比を、ナノコラム成長工程において900未満とすることができる。ナノコラム成長時にV/III比が大きすぎると、成長される半導体をコラム状に形成することができない。また、ガリウムの供給量は、ナノコラム成長工程の方が、半導体層成長工程よりも小さい方が好ましい。ナノコラム成長工程にて、ガリウムの供給量が多すぎると、マスク上に島状に半導体が結晶成長してナノコラムと一体化したり、ナノコラムの形状にばらつきが生じる。本実施形態においては、図4aに示すようにナノコラム50が埋まるようにn型層12を形成した後、図4bに示すように、多重量子井戸活性層14、p型クラッド層16、p型コンタクト層18をマスク層40側から順次成長させていく。このとき、マスク層40上に成長されるIII族窒化物半導体層10において、内部に生じた転位がナノコラム50の側壁との接触部分にて終端となることから、転位密度を小さくすることができる。また、ナノコラム50自体の転位密度も低いことから、ナノコラム50から伝搬する転位は極めて少ない。また、バッファ層30をスパッタ装置で形成した後、ナノコラム50及びIII族窒化物半導体層10をMOCVD装置で連続的に形成することにより、バッファ層30をMOCVD装置で成長させる場合と比べて製造工程を短縮することができる。これにより、発光素子1の製造コストを低減することができる。さらに、ナノコラム成長工程と半導体層成長工程の間に、マスク層形成工程が介在していないため、良質のIII族窒化物半導体層10を得ることができる。III族窒化物半導体からなるナノコラム50の成長後に非晶質のマスク層40を形成した場合、ナノコラム50の表面がマスク層40の成分により劣化し、劣化したナノコラム50をシードとしてIII族窒化物半導体層10を成長させることになり、良質なIII族窒化物半導体層10を得ることはできない。さらにまた、マスク層40が非晶質材料であることから、マスク層40上に形成されるIII族窒化物半導体層10とマスク層40とが強固に結合することはない。これにより、III族窒化物半導体層10とマスク層40との間に過度の応力が生じた場合には、III族窒化物半導体層10とマスク層40の相対的なずれが許容される。これによっても、III族窒化物半導体層10の転位密度の低減が図られる。尚、III族窒化物半導体層10の各層の厚さは任意であるが、例えば、n型層12の厚さを3μm、多重量子井戸活性層14の厚さを100nm、p型クラッド層16の厚さを80nm、p型コンタクト層18の厚さを10nmとすることができる。このように、III族窒化物半導体層10の厚さを3μm以上とすることができる。III族窒化物半導体層10を成長した後、フォトレジストによるマスクをp型コンタクト層18上にフォトリソグラフィー技術を用いて形成し、p型コンタクト層18からn型層12の表面までエッチングした後、マスクを除去するエッチング工程S50図5。これにより、図4cに示すように、n型層12からp型コンタクト層18までの複数の化合物半導体層から構成されるメサ部分が形成される。そして、真空蒸着法及びフォトリソグラフィー技術を用いて、n側電極60及びp側電極62を形成する電極形成工程S60図5。本実施形態においては、n側電極60の材料とp側電極62の材料が異なっているが、これらの材料を同一とすると、n側電極40とp側電極62を同時に形成することができる。尚、各電極60,62とIII族窒化物半導体層10のオーミック接触と密着性を確保すべく、所定の温度、所定の雰囲気下で、所定の時間の熱処理を施すことができる。この後、ダイシングにより複数のLED素子1に分割することにより、LED素子1が製造される。以上のように構成されたLED素子1は、p側電極62とn側電極60に電圧を印加すると、多重量子井戸活性層14から紫外光が発せられる。そして、紫外光が基板20にて可視光に変換された後、外部へ放射されるようになっている。このLED素子1によれば、マスク層40を通じてナノコラム50が選択的に成長されるため、ナノコラム50自体の転位密度の低減を図ることができる。この結果、マスク層40上に形成されるIII族窒化物半導体層10へのナノコラム50から伝搬する転位が飛躍的に減少し、III族窒化物半導体層10の転位密度も小さくなる。また、III族窒化物半導体層10の成長時に、当該III族窒化物半導体層内10に生じた転位は、ナノコラム50との界面にて終端を持つことになるので、上方へ伝搬することはない。従って、III族窒化物半導体10における転位密度の低減を的確に図ることができる。また、このLED素子1によれば、バッファ層30がAlを含んでいるので、例えばGaNをSiCまたはSiからなる基板に直接的に成長させる場合のように、III族窒化物半導体と基板が互いの界面にて激しく反応することはなく、III族窒化物半導体層10を基板20上に的確に成長させることができる。また、このLED素子1の製造方法によれば、基板20上にマスク層40を形成しておき、マスク層40を利用してナノコラム50を成長させるとともに、マスク層40上にそのままIII族窒化物半導体層10を成長させることができる。従って、従来のように、マスク層を除去する工程が不要であり、製造コストの低減を図ることができる。さらに、バッファ層30及びナノコラム50をスパッタリング法により形成するため、低温での成長プロセスが可能となり量産性が向上する。また、MOCVD法等と比較してバッファ層を欠陥の少ない良質な結晶構造とすることができる。尚、前記実施形態においては、半導体デバイスとしてLED素子1に本発明を適用した例を示したが、例えばLD素子のような他のデバイスに本発明を適用することも可能である。例えば、電界効果トランジスタや、バイポーラトランジスタ等の電子デバイス、太陽電池等にも適用可能である。また、前記実施形態においては、ナノコラム50を三角格子の交点に配置したものを示したが、ナノコラムの配置状態は任意に変更することができ、例えば図6に示すように、正方格子の交点に配置するようにしてもよい。さらに、前記実施形態においては、基板20として6H型のSiCを用いたものを示したが、4H型であっても15R型であってもよいことは勿論であるし、基板20としてSiを用いてもよい。さらにまた、基板20が蛍光機能を有しておらずともよいし、III族窒化物半導体層10の発光色も任意である。以上、本発明の実施の形態を説明したが、上記に記載した実施の形態は特許請求の範囲に係る発明を限定するものではない。また、実施の形態の中で説明した特徴の組合せの全てが発明の課題を解決するための手段に必須であるとは限らない点に留意すべきである。"