基板と、前記基板上に設けられたトランジスタ機能層を含む化合物半導体層と、前記化合物半導体層上に設けられたコンタクト層とを有するトランジスタ用エピタキシャルウェハにおいて、前記コンタクト層は、n型不純物としてTe又はSeがドーピングされたIn組成比xが0.3≦x≦0.6で一定のn型InGaAs層からなり、前記n型InGaAs層は、n型不純物濃度が1.0×1019cm3以上5.0×1019cm3以下で、且つ、炭素濃度が1.0×1016cm3以上3.0×1018cm3以下であり、前記化合物半導体層は、前記基板上に設けられたバッファ層を備え、前記バッファ層は、前記基板上に設けられたアンドープAlAs層からなる第1バッファ層と、前記第1バッファ層上に設けられたAl組成比yが0<y<1のアンドープAlGaAs層からなる第2バッファ層とからなることを特徴とするトランジスタ用エピタキシャルウェハ。前記バッファ層は、厚さが0.4μm以上0.9μm以下に形成され、前記第2バッファ層は、Te濃度又はSe濃度が2.0×1015cm3以下で、且つ、炭素濃度が1.0×1016cm3以上5.0×1017cm3以下である請求項1に記載のトランジスタ用エピタキシャルウェハ。前記第1バッファ層は、厚さが10nm以上200nm以下に形成される請求項1又は2に記載のトランジスタ用エピタキシャルウェハ。前記コンタクト層は、n型不純物濃度の面内バラツキが6.0以下であり、VanderPauw法によるホール測定を行った移動度が500cm2/Vs以上1500cm2/Vs以下である請求項1~3のいずれかに記載のトランジスタ用エピタキシャルウェハ。前記コンタクト層は、In組成比が0からxまで増加するn型InGaAs層からなるグレーデッド層上に設けられ、前記グレーデッド層は、n型不純物濃度が3.0×1018cm3以上7.0×1018cm3以下で、且つ、炭素濃度が1.0×1017cm3以上1.0×1018cm3以下である請求項1~4のいずれかに記載のトランジスタ用エピタキシャルウェハ。前記トランジスタ機能層は、前記基板側から、電界効果型トランジスタ構造層と、ヘテロバイポーラ型トランジスタ構造層とを有し、前記電界効果型トランジスタ構造層と前記ヘテロバイポーラ型トランジスタ構造層との間には、n型InGaP層からなるストッパ層が設けられる請求項1~5のいずれかに記載のトランジスタ用エピタキシャルウェハ。ところで、基板上にHEMT構造、HBT構造を順次積層したBi-FET構造においては、最上層のノンアロイ層は電極を付けた際の接触抵抗を低減させるため、高濃度にn型不純物がドーピングされている。一般的には、n型不純物としてTeやSeが用いられており、この原料としてはDETeジエチルテルルやH2Seセレン化水素が用いられている。ところが、DETeやH2Seは、所謂メモリー効果が非常に大きく、気相成長装置の反応炉にガスを送る配管系や反応炉内に付着して残留しやすい。このため、従来の気相成長法により連続して結晶成長を行う場合、残留したTeやSeをバッファ層内に閉じ込めてしまうことができず、エピタキシャル層中やエピタキシャル層の界面表面に取り込まれ、電気的特性に影響を与える。例えば、Seが電子供給層に取り込まれてn型が強くなると、HEMTの重要な特性であるシートキャリア濃度が高くなってしまう。従って、従来、DETeやH2Seを流す工程を含むエピタキシャル成長を連続で行うことができず、成長の合間に残留したTeやSeを取り除く作業が必要となっていた。残留したTeやSeを取り除く作業としては、通常、気相成長前に、水素や窒素等の不活性ガスを配管系に供給する配管パージが実施されている。また、配管パージだけでは除去が不十分として、気相成長前や気相成長中断中に、V族元素を含む原料化合物をn型不純物供給ラインに流すことによって、n型不純物供給ラインの清浄化を行うことが提案されている例えば、特許文献3参照。しかしながら、気相成長前等に、水素等の不活性ガスを配管系に流す配管パージや、V族元素を含む原料化合物をn型不純物供給ラインに流すと言う従来の作業は、時間が掛かり、生産性を上げることができなかった。そこで、本発明の目的は、配管パージ等の作業を行うことなく、電気的特性等に影響を与える残留したTeやSeのエピタキシャル層中への混入を防止できるトランジスタ用エピタキシャルウェハを提供することにある。この目的を達成するために創案された本発明は、基板と、前記基板上に設けられたトランジスタ機能層を含む化合物半導体層と、前記化合物半導体層上に設けられたコンタクト層とを有するトランジスタ用エピタキシャルウェハにおいて、前記コンタクト層は、n型不純物としてTe又はSeがドーピングされたIn組成比xが0.3≦x≦0.6で一定のn型InGaAs層からなり、前記n型InGaAs層は、n型不純物濃度が1.0×1019cm3以上5.0×1019cm3以下で、且つ、炭素濃度が1.0×1016cm3以上3.0×1018cm3以下であり、前記化合物半導体層は、前記基板上に設けられたバッファ層を備え、前記バッファ層は、前記基板上に設けられたアンドープAlAs層からなる第1バッファ層と、前記第1バッファ層上に設けられたAl組成比yが0<y<1のアンドープAlGaAs層からなる第2バッファ層とからなるトランジスタ用エピタキシャルウェハである。前記バッファ層は、厚さが0.4μm以上0.9μm以下に形成され、前記第2バッファ層は、Te濃度又はSe濃度が2.0×1015cm3以下で、且つ、炭素濃度が1.0×1016cm3以上5.0×1017cm3以下であると良い。前記第1バッファ層は、厚さが10nm以上200nm以下に形成されると良い。前記コンタクト層は、n型不純物濃度の面内バラツキが6.0以下であり、VanderPauw法によるホール測定を行った移動度が500cm2/Vs以上1500cm2/Vs以下であると良い。前記コンタクト層は、In組成比が0からxまで増加するn型InGaAs層からなるグレーデッド層上に設けられ、前記グレーデッド層は、n型不純物濃度が3.0×1018cm3以上7.0×1018cm3以下で、且つ、炭素濃度が1.0×1017cm3以上1.0×1018cm3以下であると良い。前記トランジスタ機能層は、前記基板側から、電界効果型トランジスタ構造層と、ヘテロバイポーラ型トランジスタ構造層とを有し、前記電界効果型トランジスタ構造層と前記ヘテロバイポーラ型トランジスタ構造層との間には、n型InGaP層からなるストッパ層が設けられると良い。本発明によれば、配管パージ等の作業を行うことなく、電気的特性等に影響を与える残留したTeやSeのエピタキシャル層中への混入を防止できる。以下、本発明の好適な実施の形態を添付図面にしたがって説明する。図1は、本発明の好適な実施の形態に係るトランジスタ用エピタキシャルウェハを示す構造図である。図1に示すように、本実施の形態に係るトランジスタ用エピタキシャルウェハ10は、半絶縁性GaAsからなる基板100と、基板100上に設けられた化合物半導体層200と、化合物半導体層200上に設けられたコンタクト層300とを有する。化合物半導体層200は、基板100上に設けられたバッファ層400と、バッファ層400上に設けられたトランジスタ機能層500とを備える。バッファ層400は、基板100上に設けられたアンドープAlAs層からなる第1バッファ層401と、第1バッファ層401上に設けられたAl組成比yが0<y<1のアンドープAlGaAs層からなる第2バッファ層402とを備える。バッファ層400は、厚さが0.4μm以上0.9μm以下に形成され、このうち第1バッファ層401は、厚さが10nm以上200nm以下に形成される。第2バッファ層402は、Te濃度又はSe濃度が2.0×1015cm3以下で、且つ、炭素濃度が1.0×1016cm3以上5.0×1017cm3以下である。トランジスタ機能層500は、基板100側から、電界効果型トランジスタ構造層HEMT構造層510と、ヘテロバイポーラ型トランジスタ構造層HBT構造層520とを有し、HEMT構造層510とHBT構造層520との間には、n型InGaP層からなるエッチングストッパ層ストッパ層530が設けられる。HEMT構造層510は、第2バッファ層402上に設けられたn型AlGaAs層からなる電子供給層511と、電子供給層511上に設けられたアンドープAlGaAs層からなるスペーサ層512と、スペーサ層512上に設けられたアンドープInGaAs層からなるチャネル層513と、チャネル層513上に設けられたアンドープAlGaAs層からなるスペーサ層514と、スペーサ層514上に設けられたn型AlGaAs層からなる電子供給層515と、電子供給層515上に設けられたアンドープGaAs層からなるショットキー層516とを備える。HBT構造層520は、ストッパ層530上に設けられたn型GaAs層からなるサブコレクタ層521と、サブコレクタ層521上に設けられたn型GaAs層からなるコレクタ層522と、コレクタ層522上に設けられたp型GaAs層からなるベース層523と、ベース層523上に設けられたn型InGaP層からなるエミッタ層524と、エミッタ層524上に設けられたn型GaAs層からなるバラスト層525と、バラスト層525上に設けられたn型InGaAs層からなるグレーデッドなノンアロイ層グレーデッド層526とを備える。コンタクト層300は、n型不純物としてTe又はSeがドーピングされたIn組成比xが0.3≦x≦0.6で一定のn型InGaAs層からなり、そのn型InGaAs層は、n型不純物濃度が1.0×1019cm3以上5.0×1019cm3以下で、且つ、炭素濃度が1.0×1016cm3以上3.0×1018cm3以下である。また、コンタクト層300は、n型不純物濃度の面内バラツキが6.0以下であり、VanderPauw法によるホール測定を行った移動度が500cm2/Vs以上1500cm2/Vs以下である。このコンタクト層300は、In組成比が0からxxは、上述したコンタクト層のIn組成比まで増加するn型InGaAs層からなるグレーデッド層526上に設けられ、グレーデッド層526は、n型不純物濃度が3.0×1018cm3以上7.0×1018cm3以下で、且つ、炭素濃度が1.0×1017cm3以上1.0×1018cm3以下である。さて、本実施の形態に係るトランジスタ用エピタキシャルウェハ10は、気相成長装置にてトランジスタ用エピタキシャルウェハを連続的に生産する際に、2回目以降に生産するトランジスタ用エピタキシャルウェハにおけるTeやSeのエピタキシャル層中への混入を防止するものである。そのために、トランジスタ用エピタキシャルウェハ10では、基板100上に形成するバッファ層400として、メモリー効果を抑止するためのメモリ抑止層として機能する、TeやSeを取り込みやすい第1バッファ層401を設けている。これにより、残留したTeやSeを第1バッファ層401に積極的に取り込み、その上に形成されるトランジスタ機能層500、特に、バッファ層400上に形成されるHEMT構造層510に混入するTeやSeの量を低減し、電気的特性等の特性変動を抑制することができる。この効果を確認するために、基板100上に、第1バッファ層401を50nm、Al組成比yが0.28の第2バッファ層402を500nm、Al組成比が0.3の電子供給層511を30nm、Al組成比が0.3のスペーサ層512を10nm、In組成比が0.18のチャネル層513を15nm、Al組成比が0.3のスペーサ層514を10nm、In組成比が0.48の電子供給層515を30nm、ショットキー層516を30nm、In組成比が0.48のストッパ層530を10nm、サブコレクタ層521を500nm、コレクタ層522を700nm、ベース層523を120nm、In組成比が0.48のエミッタ層524を40nm、バラスト層525を100nm、In組成比が0から0.5まで増加するグレーデッド層526及びIn組成比が0.5のコンタクト層300を共に50nm、順次積層したBi-FET構造を連続的に作製した。このBi-FET構造では、ベース抵抗220Ω/sq、電流利得120電流密度1kA/cm2と増幅し、移動度5500cm2/Vs、シートキャリア濃度2.1×1012cm2、ピンチオフ電圧-0.5Vと動作した。このように、本実施の形態に係るトランジスタ用エピタキシャルウェハ10によれば、配管パージ等の作業を行うことなく、電気的特性等に影響を与える残留したTeやSeのエピタキシャル層中への混入を防止できる。つまり、本発明では、連続的に生産性良く、高品質のBi-FET構造が得られる。第1バッファ層の厚さを10nm以上200nm以下に限定した理由を述べる。第1バッファ層の厚さを0nm、2nm、5nm、10nm、20nm、50nm、100nm、150nm、200nmと変化させてトランジスタ用エピタキシャルウェハを連続的に2回作製した結果を図2及び表1に示す。ここで、第1バッファ層の厚さの上限については、生産性を考えて200nmとした。図2及び表1から分かるように、第1バッファ層の厚さが10nm以上の場合には、シートキャリア濃度の上昇がほとんど無く、トランジスタ用エピタキシャルウェハを連続的に生産しても優れた電気的特性を維持できる。以上の理由から、本発明では、第1バッファ層の厚さを10nm以上200nm以下に限定した。