複数の記録素子と前記複数の記録素子を駆動する駆動回路とを実装した素子基板を複数、備える記録ヘッドであって、前記複数の素子基板どうしはカスケード接続されており、前記複数の素子基板それぞれは、1素子基板分の記録素子に対応する記録データ信号が転送されラッチされる毎に、前記1素子基板分の記録素子に対応する記録データ信号に転送エラーがあるかどうかを検知するエラー検知回路と、前記エラー検知回路により検知された検知結果を外部に出力するエラー出力回路とを有し、各段の前記エラー出力回路は、前段のエラー出力回路からの検知結果を入力し、前記前段のエラー出力回路からの検知結果が転送エラーを示しているなら、自らの素子基板のエラー検知回路の検知結果に係わらず、前記転送エラーを示す検知結果を次段のエラー出力回路或いは前記記録ヘッドの外部に出力し、前記前段のエラー出力回路からの検知結果が転送エラーなしを示しているなら、自らの素子基板のエラー検知回路の検知結果を次段のエラー出力回路或いは前記記録ヘッドの外部に出力することを特徴とする記録ヘッド。前記1素子基板分の記録素子に対応する記録データ信号転送毎に、パリティビットが付加され、前記エラー検知回路はパリティチェック回路であることを特徴とする請求項1に記載の記録ヘッド。複数の前記記録ヘッドをさらにカスケード接続することを特徴とする請求項1又は2に記載の記録ヘッド。前記複数の素子基板どうしを複数のグループに分割し、該各グループでカスケード接続することを特徴とする請求項1乃至3のいずれか1項に記載の記録ヘッド。最前段の素子基板は、前記1素子基板分の記録素子に対応する記録データ信号転送毎に信号レベルが反転するチェック信号をさらに入力し、各段の素子基板のエラー出力回路は、自らの素子基板で転送エラーない場合は、前記1素子基板分の記録素子に対応する記録データ信号転送毎に信号レベルが反転するチェック信号をそのまま出力し、転送エラーが発生した場合は、前記チェック信号の信号レベルを反転させて出力することを特徴とする請求項1乃至4のいずれか1項に記載の記録ヘッド。前記複数の素子基板それぞれは、自らのエラー検知回路による検知結果を格納するメモリと、前記メモリに格納された検知結果の出力を指示する信号を入力する端子とをさらに有し、前記複数の素子基板それぞれのメモリからの出力を接続する共通の配線と、前記共通の配線からの信号を外部に出力する端子とをさらに有し、前記出力を指示する信号により指示された素子基板のメモリから前記検知結果が出力されることを特徴とする請求項1乃至4のいずれか1項に記載の記録ヘッド。複数の記録素子と前記複数の記録素子をブロック単位で時分割駆動する駆動回路とを実装した記録ヘッドであって、前記複数の素子基板どうしはカスケード接続されており、前記複数の素子基板それぞれは、1ブロック分の記録素子に対応する記録データ信号が転送されラッチされる毎に、前記1ブロック分の記録素子に対応する記録データ信号に転送エラーがあるかどうかを検知するエラー検知回路と、前記エラー検知回路により検知された検知結果を外部に出力するエラー出力回路とを有し、各段の前記エラー出力回路は、前段のエラー出力回路からの検知結果を入力し、前記前段のエラー出力回路からの検知結果が転送エラーを示しているなら、自らの素子基板のエラー検知回路の検知結果に係わらず、前記転送エラーを示す検知結果を次段のエラー出力回路或いは前記記録ヘッドの外部に出力し、前記前段のエラー出力回路からの検知結果が転送エラーなしを示しているなら、自らの素子基板のエラー検知回路の検知結果を次段のエラー出力回路或いは前記記録ヘッドの外部に出力することを特徴とする記録ヘッド。前記記録ヘッドはインクジェット記録ヘッドであることを特徴とする請求項1乃至7のいずれか1項に記載の記録ヘッド。請求項1乃至8のいずれか1項に記載の記録ヘッドを用いて記録を行う記録装置であって、前記記録ヘッドから前記転送エラーの有無を受信する受信手段と、前記受信手段によって受信された前記転送エラーの有無に従って、前記記録データ信号の転送の継続、或いは、再送を制御する制御手段を有することを特徴とする記録装置。上述のように、記録装置が複数の記録ヘッド或いは複数の素子基板を備える構成を採ると、信号配線数の増加によるコスト増大や伝送線路が長くなることによる信号転送エラーの発生が懸念される。従って、記録ヘッドの配線数増加を抑えつつ、記録装置の本体部へリアルタイムにインク吐出の駆動条件に関する情報をフィードバック転送し、適切な記録制御をすることが望まれている。しかしながら、特許文献1に従う技術では、各素子基板をカスケード接続して配線数を削減しているものの、全ての素子基板からの情報をシリアルに読み出しているため、素子基板数の増加に従い、シリアルに読み出す情報も増加する。このため、全ての情報を読み出すまでに長い時間を要し、結果として記録動作に大きな遅延が生じてしまう。ゆえに信号転送エラーを検知してもその情報をリアルタイムに出力し、制御を行うことが難しい。また、特許文献2に従う技術では、各素子基板或いは記録ヘッドの信号転送エラーを検知することは可能であるが、素子基板或いは記録ヘッドの数が増えた時には、配線数の増加し回路規模が大きくなるという問題がある。本発明は上記従来例に鑑みてなされたもので、簡単な構成で記録データの転送エラーをリアルタイムに検出し、その結果に基づいて記録制御が可能な記録ヘッド及び記録装置を提供すること目的としている。上記目的を達成するために本発明の記録ヘッドは次のような構成からなる。即ち、複数の記録素子と前記複数の記録素子を駆動する駆動回路とを実装した素子基板を複数、備える記録ヘッドであって、前記複数の素子基板どうしはカスケード接続されており、前記複数の素子基板それぞれは、1素子基板分の記録素子に対応する記録データ信号が転送されラッチされる毎に、前記1素子基板分の記録素子に対応する記録データ信号に転送エラーがあるかどうかを検知するエラー検知回路と、前記エラー検知回路により検知された検知結果を外部に出力するエラー出力回路とを有し、各段の前記エラー出力回路は、前段のエラー出力回路からの検知結果を入力し、前記前段のエラー出力回路からの検知結果が転送エラーを示しているなら、自らの素子基板のエラー検知回路の検知結果に係わらず、前記転送エラーを示す検知結果を次段のエラー出力回路或いは前記記録ヘッドの外部に出力し、前記前段のエラー出力回路からの検知結果が転送エラーなしを示しているなら、自らの素子基板のエラー検知回路の検知結果を次段のエラー出力回路或いは前記記録ヘッドの外部に出力することを特徴とする。また、その記録ヘッドは、以下のような構成を備えても良い。即ち、複数の記録素子と前記複数の記録素子をブロック単位で時分割駆動する駆動回路とを実装した記録ヘッドであって、前記複数の素子基板どうしはカスケード接続されており、前記複数の素子基板それぞれは、1ブロック分の記録素子に対応する記録データ信号が転送されラッチされる毎に、前記1ブロック分の記録素子に対応する記録データ信号に転送エラーがあるかどうかを検知するエラー検知回路と、前記エラー検知回路により検知された検知結果を外部に出力するエラー出力回路とを有し、各段の前記エラー出力回路は、前段のエラー出力回路からの検知結果を入力し、前記前段のエラー出力回路からの検知結果が転送エラーを示しているなら、自らの素子基板のエラー検知回路の検知結果に係わらず、前記転送エラーを示す検知結果を次段のエラー出力回路或いは前記記録ヘッドの外部に出力し、前記前段のエラー出力回路からの検知結果が転送エラーなしを示しているなら、自らの素子基板のエラー検知回路の検知結果を次段のエラー出力回路或いは前記記録ヘッドの外部に出力することを特徴とする。また本発明を別の側面から見れば、上記構成の記録ヘッドを用いて記録を行う記録装置であって、前記記録ヘッドから前記転送エラーの有無を受信する受信手段と、前記受信手段によって受信された前記転送エラーの有無に従って、前記記録データ信号の転送の継続、或いは、再送を制御する制御手段を有することを特徴とする記録装置を備える。従って本発明によれば、記録ヘッドを構成する各素子基板相互の配線を増加させることなく、また、各素子基板の転送エラーの検知結果を反映した最終的な結果をより少ない情報として出力することができるという効果がある。これにより、その情報の読出しも短時間で行うことができ、回路規模や配線などが大きく或いは多くなることもないという利点がある。さらに、記録装置は記録ヘッドが得られた転送エラーに係わる情報をフィードバックして記録制御を行うので、記録動作の信頼性向上に繋がる。以下添付図面を参照して本発明の好適な実施例について、さらに具体的かつ詳細に説明する。ただし、この実施例に記載されている構成要素の相対配置等は、特定の記載がない限りは、この発明の範囲をそれらのみに限定する趣旨のものではない。なお、この明細書において、記録プリントという場合もあるとは、文字、図形等有意の情報を形成する場合のみならず、有意無意を問わない。さらに人間が視覚で知覚し得るように顕在化したものであるか否かも問わず、広く記録媒体上に画像、模様、パターン等を形成する、または媒体の加工を行う場合も表すものとする。また、記録媒体とは、一般的な記録装置で用いられる紙のみならず、広く、布、プラスチックフィルム、金属板、ガラス、セラミックス、木材、皮革等、インクを受容可能なものも表すものとする。さらに、インク液体と言う場合もあるとは、上記記録プリントの定義と同様広く解釈されるべきものである。従って、記録媒体上に付与されることによって、画像、模様、パターン等の形成または記録媒体の加工、或いはインクの処理例えば記録媒体に付与されるインク中の色剤の凝固または不溶化に供され得る液体を表すものとする。またさらに、記録要素とは、特にことわらない限り吐出口ないしこれに連通する液路およびインク吐出に利用されるエネルギーを発生する素子を総括して言うものとする。本発明の最も重要な特徴をなすインクジェット記録ヘッド以下、記録ヘッドは、記録ヘッドの素子基板に複数の記録素子とこれら記録素子を駆動する駆動回路とを同一基板に実装している。後述の説明から分かるように、記録ヘッドには複数の素子基板を内蔵し、これらの素子基板をカスケード接続する構造をとっている。従って、この記録ヘッドは相対的に長い記録幅を達成することができる。従って、その記録ヘッドは一般に見られるシリアルタイプの記録装置のみならず、その記録幅が記録媒体の幅に相当するようなフルライン記録ヘッドを備えた記録装置に用いられる。また、その記録ヘッドはシリアルタイプの記録装置の中でも、A0やB0などの大きなサイズの記録媒体を用いる大判プリンタに用いられる。従って、まず本発明の記録ヘッドが用いられる記録装置について説明する。<フルライン記録ヘッドを搭載した記録装置図1>図1はフルラインの記録ヘッド11K、11C、11M、11Yと常に安定したインク吐出を保証するための回復系ユニットを備えた記録装置1の構造を説明するための斜視透視図である。記録装置1において、記録用紙15は、フィーダユニット17から、これら記録ヘッドによる印刷位置に供給され、記録装置の筐体18に具備された搬送ユニット16によって搬送される。記録用紙15への画像の印刷は、記録用紙15を搬送しながら、記録用紙15の基準位置がブラックKインクを吐出する記録ヘッド11Kの下に到達したときに、記録ヘッド11Kからブラックインクを吐出する。同様に、シアンCインクを吐出する記録ヘッド11C、マゼンタMインクを吐出する記録ヘッド11M、イエロYインクを吐出する記録ヘッド11Yの順に、各基準位置に記録用紙15が到達すると各色のインクを吐出してカラー画像が形成される。こうして画像が印刷された記録用紙15はスタッカトレイ20に排出されて堆積される。記録装置1は、更に搬送ユニット16、記録ヘッド11K、11C、11M、11Yにインクを供給するための各インク毎に交換可能なインクカートリッジ不図示を有している。またさらに、記録ヘッド11K、11C、11M、11Yへのインク供給や回復動作のためのポンプユニット不図示、記録装置1全体を制御する制御基板不図示等を有している。またフロントドア19は、インクカートリッジの交換用の開閉扉である。<大判の記録媒体を用いる記録装置図2>図2はA0やB0サイズの記録媒体を用いる記録装置の外観斜視図であり、図2bは図2aに示した記録装置のアッパカバーを取り外した状態を示す斜視図である。図2aに示されるように、記録装置2の前面に手差し挿入口88が設けられ、その下部に前面へ開閉可能なロール紙カセット89が設けられており、記録紙等の記録媒体は手差し挿入口88又はロール紙カセット89から記録装置内部へと供給される。記録装置2は、2個の脚部93に支持された装置本体94、排紙された記録媒体を積載するスタッカ90、内部が透視可能な透明で開閉可能なアッパカバー91を備えている。また、装置本体94の右側には、操作パネル12、インク供給ユニット及びインクタンクが配設されている。図2bに示されているように、記録装置2はさらに、記録媒体を矢印B方向副走査方向に搬送するための搬送ローラ70と、記録媒体の幅方向矢印A方向、主走査方向に往復移動可能に案内支持されたキャリッジ4とを備えている。記録装置2はさらに、キャリッジ4を矢印A方向に往復移動させるためのキャリッジモータ不図示とキャリッジベルト以下、ベルト270と、キャリッジ4に装着された記録ヘッド11とを備えている。またさらに、インクを供給するとともに記録ヘッド11の吐出口の目詰まりなどによるインク吐出不良を解消させるための吸引式インク回復ユニット9も備えられている。この記録装置の場合、キャリッジ4には、記録媒体にカラー記録を行うために、4つのカラーインクに対応して4つのヘッドからなる記録ヘッド11が装着されている。即ち、記録ヘッド11は、例えば、Kブラックインクを吐出するKヘッド、Cシアンインクを吐出するCヘッド、Mマゼンタインクを吐出するMヘッド、Yイエロインクを吐出するYヘッドで構成されている。以上の構成で記録媒体に記録を行う場合、搬送ローラ70によって記録媒体を所定の記録開始位置まで搬送する。その後、キャリッジ4により記録ヘッド11を主走査方向に走査させる動作と、搬送ローラ70により記録媒体を副走査方向に搬送させる動作とを繰り返すことにより、記録媒体全体に対する記録が行われる。即ち、ベルト270およびキャリッジモータ不図示によってキャリッジ4が図2bに示された矢印A方向に移動することにより、記録媒体に記録が行われる。キャリッジ4が走査される前の位置ホームポジションに戻されると、搬送ローラによって記録媒体が副走査方向図2bに示された矢印B方向に搬送され、その後、再び図2中の矢印A方向にキャリッジを走査する。このようにして、記録媒体に対する画像や文字等の記録が行なわれる。さらに上記の動作を繰り返し、記録媒体の1枚分の記録が終了すると、その記録媒体はスタッカ90内に排紙され、1枚分の記録が完了する。<制御構成の説明>次に、図1~図2を用いて説明した記録装置の記録制御を実行するための制御構成について説明する。図3は記録装置の制御回路の構成を示すブロック図である。図3において、1700は記録データを入力するインタフェース、1701はMPU、1702はMPU1701が実行する制御プログラムを格納するROM、1703は記録データや記録ヘッドに供給される記録信号等のデータを保存しておくDRAMである。1704は記録ヘッドに対する記録信号の供給制御を行うゲートアレイG.A.であり、インタフェース1700、MPU1701、RAM1703間のデータ転送制御も行う。コントローラ600は、MPU1701、ROM1702、DRAM1703、ゲートアレイ1704を備えている。1710は記録ヘッド1111K、11C、11M、11Yを搬送するためのキャリッジモータ、1709は記録紙搬送のための搬送モータである。1705は記録ヘッドを駆動するヘッドドライバ、1706、1707はそれぞれ搬送モータ1709、キャリッジモータ1710を駆動するためのモータドライバである。なお、図1に示すようなフルライン記録ヘッドを用いる構成の記録装置では、キャリッジモータ1710やそのモータを駆動するモータドライバ1707は存在しない。このために、図3ではカッコ符号をつけた。上記制御構成の動作を説明すると、インタフェース1700に記録データが入るとゲートアレイ1704とMPU1701との間で記録データが記録用の記録信号に変換される。そして、モータドライバ1706、1707が駆動されると共に、ヘッドドライバ1705に送られた記録データに従って記録ヘッドが駆動され、記録が行われる。また、記録ヘッドで得られた転送エラー後述の情報はヘッドドライバ1705を介してMPU1701にフィードバックされ、記録制御に反映される。次に、以上の構成に記録装置に搭載される記録ヘッドについての幾つかの実施例について説明する。図4は実施例1に従う記録ヘッド101の回路の構成を示すブロック図である。記録ヘッド101は長い記録幅を達成するために、複数N個の素子基板102をカスケード接続して、記録ヘッド全体として記録幅を長くしている。各素子基板102は同じ構成を採用し、前段の素子基板の情報ER_INを受信する端子103と、次段の素子基板へと情報ER_OUTを出力する端子104を備えている。また、カスケード接続された素子基板の内、最前段図では最も左側の素子基板の端子105は記録ヘッド外部から供給される電源VDDを入力する入力パッド110に接続される。そして、それ以外の素子基板の端子105は接地接続される。素子基板の数に対応して、記録データ信号DATAを入力する端子107を備える。この実施例では、4つの素子基板102を備えているので、4つの端子107を備えている。端子107は、それぞれ素子基板の記録データ信号DATAを入力する端子205と接続されている。記録装置のコントローラ600から素子基板毎に、記録データ信号DATAが転送される。さらに、最終段図では最も右側の素子基板の端子104からは、全ての素子基板の情報を統合した結果としての信号ER_HEADが記録ヘッドの出力パッド106に出力される。なお、記録ヘッドにラッチ信号LTを入力する入力パッド111は全素子基板のラッチ入力端子203と共通に接続されている。図5は素子基板102の回路構成を示すブロック図である。なお、素子基板には複数の記録素子ヒータとこれに対応する複数の駆動回路が実装され、さらに、複数の駆動回路に駆動信号を供給するためにシフトレジスタやラッチやデコーダからなる論理回路が実装されている。しかしながら、これらの構成は公知のため、ここでは説明を簡略にするために図から省略し、本発明の特徴的な構成要素のみを図示している。記録データ信号DATAやクロック信号CLKは夫々、記録ヘッド101に設けられた専用の入力パッド不図示を介して供給され、全ての素子基板をシリアルに接続した信号線不図示によりシリアル転送される。これにより、全ての素子基板に設けられたシフトレジスタに対して記録データ信号が供給される。素子基板102は、記録装置の本体部から転送されるクロック信号CLKと記録データ信号DATAを端子204、205を介して入力し、その転送エラーを判定するエラー検知回路201を備える。素子基板102はさらに、エラー検知回路207の端子207から出力される判定情報ER_PARと前段の素子基板から端子103により入力される情報ER_INとを演算するエラー出力回路202とを備えている。図5において、端子105は既に説明したように、最前段の素子基板では電源入力の入力パッド110に接続され、他の段の素子基板では接地接続GND接続されている。また、エラー検出回路201にはラッチ入力端子203を介してラッチ信号LTがリセット入力端子206を介してリセット信号RESETが夫々入力される。なお、この実施例では、エラー検知回路201としてパリティチェック回路を採用している。エラー検知回路201はラッチ信号LT或いはリセット信号RESETの入力タイミングで情報を更新し、端子207から外部ここでは、エラー出力回路にエラー検知結果ER_PARを出力する。さて、1素子基板の記録素子に対応する以下、1素子基板分記録データ信号DATAにはパリティビットが付加されている。ここで、各データビットの信号レベルがHighのときにはデータビットの値を1とし、Lowのときにはデータビットの値を0とする。そして、1素子基板分の記録データ信号DATA毎にパリティビットを含めて、1のビットの数が奇数であるようにパリティビットの値が定められている。エラー検知回路201は、記録装置の本体部より受信した或いは前段の素子基板より転送された1素子基板分の記録データ信号の1であるビットの数をパリティビットを含めて調べる。ここで、1のビットの数が偶数個であるなら、その記録データ信号には転送データエラーがあると判断し、1のビットの数が奇数個であるなら、その記録データ信号には転送データエラーはないと判断する。従って、エラー検知回路の端子207からは転送エラーがないことを示す信号レベルがHighのエラー検知結果ER_PAR或いは転送エラーがあることを示す信号レベルがLowのエラー検知結果ER_PARが出力される。この出力タイミングはラッチ信号LTが端子203に入力されたタイミングである。図6に実施例1に従う回路で用いる信号のタイミングチャートである。図6によれば1素子基板分の記録データ信号を1転送周期として信号転送がなされる。図6において、この1転送周期においては、図4に示す4つの素子基板に対して、コントローラ600からそれぞれ記録データ信号が転送される。図4の最も左側の素子基板に転送された記録データ信号DATAに転送エラーがないとすると、その素子基板のエラー検知回路201からは次の転送周期のラッチ信号LTにより信号レベルがHighのエラー検知結果ER_PARが出力される。図5を参照して説明を続けると、図4に示す最も左側の素子基板の端子105には電源電圧VDDが入力されるので、その端子の信号レベルはHighとなる。一方、端子103にはどこにも接続されないので、その信号レベルは不定となる。図5に示すエラー出力回路202の構成によれば、端子105の信号レベルがHighであり、端子103の信号レベルが不定であれば、OR回路208の出力はHighとなる。これはAND回路209の一方の入力となる。一方、AND回路209のもう一方の入力はエラー検知結果ER_PARなので、エラー検知結果ER_PARの信号レベルがHighであれば、素子基板の端子104からは信号レベルがHighの情報ER_OUTが出力される。これは次段の素子基板103の端子103への情報ER_INとなる。次段の素子基板でも転送エラーが検知されないと、エラー検知回路207からのエラー検知結果ER_PARの信号レベルはHighである。一方、次段の素子基板の端子105はGND接続されているが、前段の素子基板から入力される端子103への情報ER_INの信号レベルがHighなので、次段の素子基板からの出力情報ER_OUTの信号レベルもHighとなる。同様に各段の素子基板で転送エラーが検知されないと、最終段図4の最も右側の素子基板の端子104から記録ヘッド101の出力パッド106に出力される信号ER_HEADの信号レベルはHighとなる。このようにして、図6を参照するなら、左から2番目の転送周期のラッチ信号LTのタイミングから記録ヘッドの全ての素子基板の個数分の処理遅延後に、全ての素子基板の情報を統合した結果としての信号ER_HEADが得られる。次の1素子基板分以降の記録データ信号DATAに関しても転送エラーが発生しないなら、同様の動作が実行される。次に、記録データ信号DATAの転送中に、記録ヘッドのn段目の素子基板で転送エラーが発生した場合を考える。例えば、記録ヘッド101に4つの素子基板を備える構成で説明する。1段目の素子基板で転送エラーが発生した場合について、図13を用いて説明する。タイミングT0の前にエラーを検知し、この検知に従って、タイミングT1で1段目の素子基板のER_OUT1の信号レベルが、Lowとなる。この信号は、2段目の素子基板に入力される。タイミングT2で2段目の素子基板のER_OUT2の信号レベルが、Lowとなる。以後、同様に、タイミングT3で3段目の素子基板のER_OUT3の信号レベルが、Lowとなり、タイミングT4で4段目の素子基板のER_OUT4の信号レベルが、Lowとなる。従って、タイミングT4で、出力パッド106から結果信号ER_HEADとして、信号レベルLowが出力される。タイミングT1からタイミングT2までの時間、タイミングT2からタイミングT3までの時間、タイミングT3からタイミングT4までの時間は、エラー処理回路202で信号処理に要する時間に対応する。次に、4段目の素子基板で転送エラーが発生した場合について、図14を用いて説明する。ER_OUT1~ER_OUT3の信号レベルはHighレベルであるが、タイミングT1で4段目の素子基板のER_OUT4の信号レベルが、Lowとなる。従って、タイミングT1で、出力パッド106から結果信号ER_HEADとして、信号レベルLowが出力される。以上のように、エラー転送順について上流側の素子基板の転送エラーは、順に下流側の素子基板へ伝達され、出力する。なお、素子基板で転送エラーが発生した場合、エラーが発生した素子基板を特定するために、各素子基板のER_OUT信号の出力結果をまとめ、そのまとめた情報の信号を、専用の端子から出力する構成を備えてもよい。従って、以上説明した実施例に従えば、記録ヘッドを構成するN個の素子基板のいずれかで転送エラーが検知された場合、記録ヘッド全体としては1ビットの情報出力で、その転送エラー発生を通知することができる。この実施例ではカスケード接続されているのはエラー出力回路202のみなので、素子基板の数が増加してもエラー検知回路201が動作する分の遅延は増えない。このため、ラッチ信号LTが入力されてから結果信号ER_HEADが出力パッド106から出力されるまでの遅延をより短くすることができる。また、この実施例により、信号配線の増加を抑制しつつ、素子基板の記録データ信号の転送エラーをその転送に対してリアルタイムにモニタすることができる。さて、記録ヘッド101から結果信号ER_HEADは記録装置の本体部にフィードバックされる。記録装置の本体部では、受信した結果信号ER_HEADが転送エラーなしを示しているなら、画像データ信号の転送を継続する。これに対して、結果信号ER_HEADが転送エラーありを示しているなら、該当する画像データ信号を再送して、転送エラーとなった部分を再記録するように制御しても良い。この記録ヘッドが図1に示すようなフルライン記録ヘッドであるなら記録媒体の搬送を停止して再記録を行うと良い。また、記録解像度が高解像度であり高速記録であるなら、記録はそのまま続行するように制御し、記録ヘッドからフィードバックされた転送エラーの情報を履歴情報として格納しておき、将来の記録制御に用いることもできる。以上のようにして、記録装置の記録信頼性を向上させることができる。図7は記録ヘッド101のカスケード接続した様子を示す図である。記録装置が複数の記録ヘッドを備える場合、全記録ヘッドの情報をカスケード接続することで、素子基板をカスケード接続した場合と同様に、信号配線の増加を抑制しつつ、記録ヘッド全体の記録データ信号の転送エラーをリアルタイムにモニタすることができる。図7のように記録ヘッドをカスケード接続する構成では、各記録ヘッドが備える素子基板が1つでも複数でも有効である。また、カスケード接続を複数に分割することもできる。図8はカスケード接続を2つのグループに分割した場合の接続図である。記録ヘッドの数や素子基板の数が極端に増加したり、回路が高速化したりした場合、カスケード接続が1つだけでは遅延が無視できなくなる可能性がある。そのような場合は、端子数を最小にすることはできないものの、カスケード接続を複数に分割することで遅延を小さくし、リアルタイムに転送エラーをモニタすることができる。なお、カスケード接続の配線については図示したもの以外の構成でも実施例と同様の効果を得ることができる。図9は実施例2に従うエラー出力回路202の構成を示すブロック図である。図9において、実施例1において説明した図5に示した構成と共通する部分は同じ番号で示し、それらの説明を省略する。図9によれば、エラー出力回路202にはクロック信号CLKやラッチ信号LTの受信をチェックするためのクロックチェック信号CLKCHECKを入力する。チェック信号出力回路210は、記録データ信号DATAの所定のビットに含まれるチェックデータCHKの論理レベルに基づいて、クロックチェック信号CLKCHECKを出力する。例えば、チェックデータの論理レベルがハイレベルであれば、ハイレベルのクロックチェック信号CLKCHECKを出力する。一方、チェックデータCHKの論理レベルがロウレベルであれば、ロウレベルのクロックチェック信号CLKCHECKを出力する。なお、この制御を行うために、ゲートアレイ1704は、記録データ信号DATAにチェックデータCHKの論理レベルを定める。エラー出力回路202内のスイッチ211は、端子105より入力される信号レベルがHighの時はクロックチェック信号CLKCHECKを選択し、Lowの時は端子103から入力する情報ER_INを選択する。なお、端子105に入力される信号は実施例1で説明したものと同じである。図10は実施例2に従う回路で用いる信号のタイミングチャートである。なお、この実施例でも、実施例1の図4で説明したのと同じ構成の記録ヘッドを用いる。図10によれば1素子基板分の記録データ信号を1転送周期として信号転送がなされる。まず、1素子基板分の記録データ信号DATAが図4の最も左側の素子基板に転送された場合を考える。ここで、その記録データ信号DATAに転送エラーがないとすると、その素子基板のエラー検知回路201からは次の転送周期のラッチ信号LTにより信号レベルがHighのエラー検知結果ER_PARが出力される。最前段即ち、図4では最も左側の素子基板では端子105は記録ヘッドの入力パッド110と接続され、電源電圧VDDが入力されるので、その信号レベルはHighとなり、スイッチ211はクロックチェック信号CLKCHECKを選択する。図10では、クロックチェック信号CLKCHECKは1素子基板分の記録データ信号DATAに含まれるように示されている。クロックチェック信号CLKCHECKの信号レベルがHighであり、エラー検知結果ER_PARの信号レベルがHighであるなら、最前段の素子基板の端子104からは信号レベルがHighの情報ER_OUTが出力される。このように出力が得られることは、図9に示されたエラー出力回路202のNAND回路212、213とNOR回路214の回路構成から明らかである。この情報は次段の素子基板の端子103に情報ER_INとして入力される。次段の素子基板でも転送エラーが検知されないと、エラー検知回路201からのエラー検知結果ER_PARの信号レベルはHighである。一方、次段の素子基板の端子105はGND接続されるので、スイッチ211は端子103から入力される情報ER_INを選択する。従って、前段の素子基板から入力される情報ER_INの信号レベルがHighであるなら、次段の素子基板からの出力情報ER_OUTの信号レベルもHighとなる。同様に各段の素子基板で転送エラーが検知されないと、最終段図4の最も右側の素子基板の端子104から記録ヘッド101の出力パッド106に出力される信号ER_HEADの信号レベルはHighとなる。このようにして、N個分の素子基板の処理遅延後に、全ての素子基板で転送エラーか検知されないなら、最初に入力された1素子基板分の記録データ信号に関して、信号レベルがHighの信号ER_HEADが得られる。次に、次の図10の左から2番目の1素子基板分の記録データ信号DATAが最前段の素子基板に転送された場合を考える。この場合、図10に示すように、クロックチェック信号CLKCHECKの信号レベルはLowに反転している。さて、最前段の素子基板で記録データ信号DATAの転送エラーがないとすると、エラー検知回路201からのエラー検知結果ER_PARはHighの信号レベルとなる。一方、スイッチ211はクロックチェック信号CLKCHECKを選択する。従って、図9のエラー出力回路の論理回路構成からすれば、3番目の1素子基板分の記録データ信号のラッチ信号LTの入力タイミングで端子104から信号レベルがLowの情報ER_OUTが出力される。後続する各段の素子基板でも転送エラーがない場合、N個分の素子基板の処理遅延後に、記録ヘッド101の出力パッド106からは信号レベルがLowの信号ER_HEADが出力される。以下同様にして、1素子基板分の記録データ信号DATAの転送毎にクロックチェック信号CLKCHECKの信号レベルを入れ替えて転送を行うと、出力パッド106からは転送周期毎に信号レベルが入れ替わる信号ER_HEADが得られる。ここで、次の図10の左から2番目の1素子基板分の記録データ信号DATAの転送中に、記録ヘッドのn段目の素子基板で転送エラーが発生した場合を考える。ここで、その前段、即ち、n-1段目の素子基板までは記録データ信号DATAの転送エラーはないとすると、n段目の素子基板の端子103には信号レベルがLowの情報ER_INが入力されている。一方、n段目のエラー検知回路201の端子207からは信号レベルがLowのエラー検知結果ER_PARが出力される。従って、n段目の素子基板102の端子104には、図10に示すように、信号レベルがHighの出力情報ER_OUTが出力される。よって、次段、即ち、n1段目の素子基板の端子103には信号レベルがHighの情報ER_INが入力される。従って、n1段目の素子基板そのものの転送エラーの有無に係わらず、n1段目の素子基板の端子104からは信号レベルがHighの情報ER_OUTが出力される。同様にして、記録ヘッド101の出力パッド106からは信号レベルがHighの結果信号ER_HEADが出力される。従って以上説明した実施例に従えば、実施例1で述べた効果に加え、クロックチェック信号の信号レベルを1素子基板分の記録データ信号転送毎に反転するので、クロック信号やラッチ信号の受信不良に伴う異常やエラー出力回路からの出力異常を検知できる。更に、エラー検知回路が偶数パリティチェックを用いた場合、記録データ信号の受信不良時には転送エラーがないと誤検知してしまうが、これも検知することができる。図11は実施例3に従う素子基板の構成を示すブロック図である。図11において、実施例1~2において既に説明した共通部分は同じ番号で示し、それらの説明を省略する。図11から分かるように、実施例3の特徴は、素子基板はエラー検知回路201からのエラー検知結果ER_PARの出力を保存するエラー履歴保存用1ビットメモリ以下、メモリ221を備えている点にある。メモリ901は3ステートバッファ222を介して、メモリの内容ER_MEMを端子223を介して外部に出力する。3ステートバッファ222には出力を指示する信号ER_SELが端子220より入力される。この信号は記録装置の本体部より供給される。図12はメモリ221の内容ER_MEMを記録ヘッドの外部に出力する構成を示す図である。記録ヘッド101は複数の素子基板を接続して構成されているが、図12に示すように各素子基板のメモリからの出力は共通の配線224に接続されている。ここで、エラー検知の結果を見たい素子基板の端子220にはメモリからの出力を指示する信号ER_SELが、他の素子基板の端子220にはメモリからの出力の抑止を指示する信号ER_SELを入力する。こうすることで、指定した素子基板のエラー検知履歴が端子1001から信号ER_HBとして出力される。従って以上説明した実施例によれば、実施例1で説明した信号ER_HEADを用いてはエラーが発生した素子基板を特定できなかったが、信号ER_HBをモニタすることでエラーの発生した素子基板を特定することができる。以上のような構成により、全ての素子基板で発生した転送エラーをリアルタイムに検知すると共に、どの素子基板でエラーが発生したかを少ない配線数で特定することができる。なお、メモリ221が保持するデータサイズは1ビットに限定するものではなく、素子基板のスペースなどの制約がなければ、例えば、16ビットあるいは32ビットでも構わない。上述した実施例では、記録ヘッドの全ての記録素子に1回のインク吐出機会を与える記録データ信号の転送時間を1記録周期として説明したが、この1記録周期を、時分割駆動における1ブロック分の記録データ信号DATAの転送時間であっても構わない。図15は、この実施例に従う信号転送タイミングチャートである。記録ヘッドのすべての記録素子を、時分割駆動を行うための信号の転送を示す。回路構成は、上述の実施例と同様である。相違点は、素子基板がそなえる駆動回路は、記録素子群を32のブロックに分けて駆動する点である。このために、DATAには、ブロックの識別情報も含まれている。素子基板は、更に、識別情報を判別する判定回路も備えている。図15に示すように、1カラム分の記録データ1021BLK1~BLK32が、ブロック単位で転送される。例えば、期間BLK1では、第1ブロックに含まれる記録素子の記録に使用されるデータと識別情報が転送される。同様に、期間BLK32は、第32ブロックに含まれる記録素子の記録に使用されるデータと識別情報が転送される。記録データ1022は、1021の次カラムのデータである。BLK1やBLK32は、1ブロック分の記録周期も示している。図15は、記録データ1021の期間BLK2で転送エラーが発生したために、ER_OUT信号を期間BLK3で出力する様子を示している。また、記録データ1022の期間BLK2においても、同様に転送エラーが発生したことを示す。以上のように、時分割駆動を行う記録ヘッドにおいて、ブロック単位でエラーの検知結果を出力することができる。