光ディスクに対するデータの記録のための記録クロック信号を生成するとともに、光ディスクに記録されたデータに応じた再生データを生成するための半導体装置であって、光ディスクを再生することによって得られる信号を入力し、光ディスクのウォブル形状に応じた第1アナログ信号を出力する第1アナログ信号生成部と、前記光ディスクを再生することによって得られる信号を入力し、光ディスクに記録されたデータに応じた第2アナログ信号を出力する第2アナログ信号生成部と、前記第1アナログ信号を第1ディジタル信号に変換して出力するアナログディジタル変換部と、前記第1ディジタル信号に基づいて、前記第1ディジタル信号より周波数の高い前記記録クロック信号を生成するPLL部と、前記第2アナログ信号を前記記録クロック信号に基づいて生成された再生クロック信号でサンプリングした再生データを出力するサンプリング部とを有する半導体装置。請求項1において、前記サンプリング部のサンプリング信号として理想とされる理想クロック信号と前記再生クロック信号とのずれを示す情報を算出し、算出したずれを示す情報に応じて前記再生データの値を補正する補正部を、更に有する半導体装置。請求項2において、前記ずれを示す情報は、前記再生クロック信号の前記理想クロック信号に対する位相のずれ量を含み、前記位相のずれ量は、前記理想クロック信号によって前記第2アナログ信号がサンプリングされた場合の理想再生データの理論値と、前記サンプリング部によってサンプリングされた再生データの値に基づいて算出される半導体装置。請求項3において、前記理想再生データの理論値は前記第2アナログ信号のゼロクロス点における理論値であり、前記再生データの値は前記ゼロクロス点に対応されるタイミングでの再生データの値である半導体装置。請求項3において、前記ずれを示す情報は、前記再生クロック信号の前記理想クロック信号に対する周波数のずれ量を含み、前記周波数のずれ量は、前記光ディスクに記録された特定パターンの記録マークに応じて再生された同期信号の検出タイミングに基づいて算出される半導体装置。請求項2において、前記再生データの補正は、連続してサンプリングされた少なくとも2点の再生データと前記算出したずれを示す情報に基づいて、所定の補間関数により、前記理想クロック信号によってサンプリングされた場合の再生データを補間する処理である半導体装置。請求項2において、前記補正部は、前記理想クロック信号に対する前記記録クロック信号の位相が前記理想クロック信号の周期に応じた値以上進んだら、前記再生データを1つ除外する半導体装置。請求項2において、前記補正部は更に、前記理想クロック信号に対する前記再生クロック信号の位相が前記理想クロック信号の周期に応じた値以上遅れたら、前記再生データを一つ挿入する半導体装置。請求項5において、前記補正部によって算出された前記周波数のずれ量に応じた信号を生成するループフィルタ部を更に有し、前記PLL部は、光ディスクのウォブル形状に応じた第1アナログ信号がないことを示す制御信号に応じて、前記周波数のずれ量に応じた信号に基づいて前記記録クロック信号を生成する半導体装置。請求項2において、前記補正部は、2つの連続するサンプルデータについての前記補正を並列して行う半導体装置。請求項2において、前記記録クロック信号を分周して出力する分周部を更に有し、前記再生クロック信号は前記分周された信号である半導体装置。請求項5において、補正後の再生データに基づいて復号処理を行うとともに、前記補正後の再生データが前記同期信号の理想とされる周期に対応して生成されている場合にシンクロック信号をアサートする復号部を更に有し、前記補正部は、前記シンクロック信号がアサートされたら、前記算出された周波数のずれ量に関わらず、前記周波数のずれ量が無いものとして前記補正を行う半導体装置。請求項5において、補正後の再生データに基づいて復号処理を行うとともに、前記補正後の再生データが前記同期信号の理想とされる周期に対応して生成されている場合にシンクロック信号をアサートする復号部を更に有し、前記補正部は、前記シンクロック信号がアサートされているとき、前記周波数のずれ量の算出結果が、ずれが無いことを示す値となったら、前記周波数のずれ量が無いものとして前記補正を行う半導体装置。請求項5において、前記補正部は、前記周波数のずれ量に対し前記位相のずれ量よりも小さい重みづけをして前記補正を行う半導体装置。光ディスクに対するデータの記録のための記録クロック信号を生成するとともに、光ディスクに記録されたデータに応じた再生データを生成するための半導体装置であって、光ディスクから読み出された信号に基づいて、光ディスクのウォブル形状に応じた周波数の記録クロック信号を生成するPLL部と、光ディスクから再生されたアナログ信号を前記記録クロック信号に基づいて生成された再生クロック信号でサンプリングし、サンプリングしたデータを補正して出力する再生データ生成部とを有し、前記補正は、前記サンプリングのサンプリング信号として理想とされる理想クロック信号と前記再生クロック信号とのずれを示すずれ量と、前記サンプリングされたデータとに基づいて、前記理想クロック信号によってサンプリングされた場合の再生データを補間する処理である半導体装置。ここで、上記電圧制御発振器を2つ備える光ディスク装置の一例を図19に示す。図19は、従来技術である記録用のPLL回路と再生用のPLL回路を夫々設けた光ディスク装置のブロック図である。同図に示される光ディスク装置2における信号処理部222は、記録用のPLL回路1107、再生用のPLL回路1108、波形等化回路1104、及びその他の処理部を備える。ウォブル信号に基づいたウォブルクロック信号1111は、記録用のPLL回路1107のPLLコントロール部1106及び第1発振回路1101によって生成される。一方、再生のための再生RF信号に同期したチャネルクロック信号1113は、再生用のPLL回路1108によって生成される。具体的には、再生用のPLL回路1108において、周波数誤差検出回路1105が、A/D変換器1109によってディジタル信号に変換された再生RF信号1112から検出された同期信号やウォブルクロック信号1111に基づいて周波数誤差の情報を検出し、位相誤差検出回路1110が前記再生RF信号1112に基づいて位相誤差の情報を検出する。検出された周波数誤差の情報と位相誤差の情報はループフィルタ1102へ入力され、その後D/A変換を実施して第2発振器1103に帰還されることで、再生のためのチャネルクロック信号1113が生成される。A/D変換器1109は、このチャネルクロック信号1113をサンプリング信号として動作する。なお、PLL回路1108は周波数誤差の情報を用いなくてもチャネルクロック信号1113を生成することが可能である。しかし、位相誤差検出回路1110による制御のキャプチャレンジは1程度であり、あまり広くないことから、周波数誤差情報を用いれば、キャプチャレンジを拡張することが出来、大幅に位相がずれている状態からのクロック信号生成の引き込みが可能となる。以上のように図19に示される光ディスク装置2では、記録のための基準クロックとなるウォブルクロック信号1111の生成と再生のためのチャネルクロック信号1113の生成のために独立した発振器1101と発振器1103が必要となるため、前述したように回路規模の増大と消費電力の増大を招く。特許文献1には、光ディスクの再生時と記録時で電圧制御発振器に入力される制御電圧を切り換えることにより、再生用PLL回路と記録用PLL回路の電圧制御発振器VCOを共用化するクロック信号発生装置が示されている。これによれば、VCOを1つにすることができるが、記録と再生を連続的に行う場合に処理が複雑になってしまい、処理の高速化が困難となる。また、光ディスクの再生時にウォブル信号に同期したクロックを用いてADIPAdressInPregrooveアドレス検出を行うことができず、データの再生を開始するまでに時間を要する場合がある。特許文献2には、ウォブル信号の位相誤差と再生データ信号の位相誤差を加算した誤差情報に基づいて、1つのクロック発振部VCOが1つのクロック信号を出力するクロック信号生成装置が示されている。これによれば、VCOを1つにすることができるが、ウォブル信号と再生データ信号の夫々の位相誤差を加算してVCOを制御する処理が複雑であり、特に記録と再生を連続的に行う場合には処理の高速化が困難となる。特許文献3には、光ディスクに予め形成されたクロック信号パターンを使用するサンプルサーボ方式の光磁気ディスクの記録と再生を行う光ディスク装置において、サンプルサーボのクロック信号の位相誤差と再生データ信号の位相誤差に基づいて1つの電圧制御発振器が1つのクロック信号を出力するクロック信号発生回路が示されている。これによれば、VCOを1つにすることができるが、上記特許文献2と同様に、2つの位相誤差に基づいてVCOを制御する処理が複雑となる。特許文献4には、光ディスクの再生時と記録時で1つの電圧制御発振器を切り替えて利用することにより、再生用PLL回路と記録用PLL回路の電圧制御発振器を共用化する光ディスク装置が示されている。当該光ディスク装置は、光ディスクの再生時において、ADIPアドレス検出のために、PLL回路により生成した再生クロック信号に基づいてウォブル信号の位相を補正する。これによれば、VCOを1つにすることができ、且つ光ディスクの再生時にウォブル信号を用いてADIPアドレス検出を行うことができる。しかしながら特許文献4の光ディスク装置では、再生クロック信号を生成してからウォブル信号の位相を補正するため、再生開始時には精度のよいウォブル信号を利用することができない。また、特許文献5には、外乱が入力されてもローパスフィルタの出力がキャプチャレンジの範囲内になるように制御することで安定動作が実現可能なPLL回路が示され、特許文献6には、HFMグルーブを再生するときに生じるノイズの影響を低減するための光ディスクの再生装置が示されているが、いずれの技術によっても上記の問題を解決することはできない。本発明の目的は、光ディスク装置における制御回路の小面積化と低消費電力化を図ることを目的とする。本発明の前記並びにその他の目的と新規な特徴は本明細書の記述及び添付図面から明らかになるであろう。本願において開示される発明のうち代表的なものの概要を簡単に説明すれば下記の通りである。すなわち、光ディスクに対するデータの記録のための記録クロック信号を生成するとともに、光ディスクに記録されたデータに応じた再生データを生成するための半導体装置は、光ディスクから読み出された信号に基づいて、光ディスクのウォブル形状に応じた周波数の記録クロック信号を生成するとともに、前記記録クロック信号に基づいて生成した再生クロック信号によって光ディスクから再生されたアナログ信号をサンプリングして再生データを生成する。本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。すなわち、光ディスク装置における制御回路の小面積化と低消費電力化を図ることができる。1.実施の形態の概要先ず、本願において開示される発明の代表的な実施の形態について概要を説明する。代表的な実施の形態についての概要説明で括弧を付して参照する図面中の参照符号はそれが付された構成要素の概念に含まれるものを例示するに過ぎない。1ウォブル信号を再生用サンプリング信号として利用する半導体装置本発明の代表的な実施の形態に係る半導体装置10、30、40、50は、光ディスク101に対するデータの記録のための記録クロック信号を生成するとともに、光ディスクに記録されたデータに応じた再生データを生成するための半導体装置である。前記半導体装置は、光ディスクを再生することによって得られる信号125を入力し、光ディスクのウォブル形状に応じた第1アナログ信号126を出力する第1アナログ信号生成部1041と、前記光ディスクを再生することによって得られる信号を入力し、光ディスクに記録されたデータに応じた第2アナログ信号128を出力する第2アナログ信号生成部1042とを有する。また前記半導体装置は、前記第1アナログ信号を第1ディジタル信号127に変換して出力するアナログディジタル変換部と、前記第1ディジタル信号に基づいて前記第1ディジタル信号より周波数の高い前記記録クロック信号204を生成するPLL部124と、前記第2アナログ信号を前記記録クロック信号に基づいて生成された再生クロック信号204でサンプリングした再生データを出力するサンプリング部109とを有する。光ディスクの再生時に前記第2アナログ信号例えば、再生RF信号のサンプリング信号として利用される再生クロック信号と、光ディスクへの記録時に利用される記録クロック信号は、略同じ周波数とされる。そこで項1の半導体装置では、前記PLL部によって、光ディスクのウォブル形状に基づく第1アナログ信号例えば、ウォブル周期に応じたウォブル信号に基づいて記録クロック信号を生成し、前記記録クロック信号に基づく再生クロック信号により前記第2アナログ信号をサンプリングして再生データを生成する。すなわち、項1の半導体装置によれば、前記記録クロック信号を再生RF信号のサンプリング信号として流用するから、再生RF信号に応じた再生クロック信号を生成するPLL回路が不要となり、複雑な処理を必要とすることなく小面積化及び低消費電力化を図ることができる。また、前記PLL部の電圧制御発振器VCOは、記録再生によらずウォブル信号に同期して制御されるため従来と同様の制御が可能とされるから、簡素な制御方法、且つ従来構成の流用が可能であり、回路設計や検証の負担を抑えることが出来る。一般に光ディスクのウォブルグルーブは光ディスクの製造時に形成され、同一種類の光ディスクであれば同一の形状のウォブルグルーブが形成される。一方、光ディスクを再生することによって得られる信号例えば再生RF信号は、記録されるデータや記録を行うドライブ装置に依存するので、光ディスク毎に異なる場合が多い。したがって、再生RF信号よりもウォブル信号の方が、より基準信号として好適なものと考えられる。すなわち、PLL回路を1つにするために、再生RF信号を基準として記録クロック信号と再生クロック信号を生成するよりも、ウォブル信号を基準として記録クロック信号と再生クロック信号を生成する方が、光ディスク装置の安定した動作が期待できる。例えば、前述の特許文献4の光ディスク装置のように、再生クロック信号を生成してからウォブル信号の位相を補正する方法では、光ディスクの再生開始にADIPアドレス検出を行うことができない。一方、項1の半導体装置によれば、光ディスクの記録時と再生時のいずれの場合においても、先にウォブル信号を検出してからADIPアドレス検出を行い、その後記録クロック信号及び再生クロック信号を生成することができる。これにより、データ再生時にもADIPアドレス検出を行うことができ、より短時間且つ精度良くデータ再生を開始することができる。2サンプリングされたデータの補間項1の半導体装置は、前記サンプリング部のサンプリング信号として理想とされる理想クロック信号201と前記再生クロック信号とのずれを示す情報を算出し、算出したずれを示す情報に応じて前記再生データ206の値を補正する補正部132、632を更に有する。これによれば、例えばウォブル信号が外乱の影響を受けることにより、前記記録クロック信号が前記理想クロック信号からずれた場合であっても、そのずれ量に応じて前記再生データの値を補正するから、より精度よく再生データを生成することができる。3位相のずれ量に応じて補間項2の半導体装置において、前記ずれを示す情報は、前記再生クロック信号の前記理想クロック信号に対する位相のずれ量を含み、前記位相のずれ量は、前記理想クロック信号によって前記第2アナログ信号がサンプリングされた場合の理想再生データの理論値203と、前記サンプリング部によってサンプリングされた再生データ206の値に基づいて算出される。前記再生クロック信号及び前記記録クロック信号は、例えば光ディスクの記録面に形成される記録マークのチャネルビット長に対応した基準クロック信号チャネルクロック信号であり、その1周期はTとされる。また、再生RF信号は記録マークに応じて変化する信号であり、チャネルビット長に対応される波形となるから、1T毎に再生RF信号の値を特定することができる。したがって、例えば前記理想クロック信号を周期1Tのクロック信号としたとき、前記理想クロック信号によって再生RF信号がサンプリングされた場合の理想再生データの理論値と、前記再生クロック信号によってサンプリングされた場合の再生データの値を比較することで、位相のずれ量を把握することができる。これにより、前記記録クロック信号が前記理想クロック信号からどの程度ずれているのかを容易に把握することができる。4ゼロクロス点の位相ずれ量に基づいて補間項3の半導体装置において、前記理想再生データの理論値は前記第2アナログ信号のゼロクロス点202_C、202_E、202_Gにおける理論値であり、前記再生データの値は前記ゼロクロス点に対応されるタイミング205_C、205_E、205_Gでの再生データの値である。前述したように、再生RF信号は1T毎にその値が特定されるから、例えば、再生RF信号の値がゼロとなるタイミングに着目し、そのタイミングでサンプリングされた前記再生データの値を見れば、ゼロを基準としてどの程度前記再生データの値がずれているのか容易に把握することができる。これにより、より効率よく位相のずれを推定することができる。5周波数ずれの検出項3又は4のいずれかの半導体装置において、前記ずれを示す情報は、前記再生クロック信号の前記理想クロック信号に対する周波数のずれ量を含み、前記周波数のずれ量は、前記光ディスクに記録された特定パターンの記録マークに応じて再生された同期信号の検出タイミングに基づいて算出される。前記再生クロック信号と前記記録クロック信号の周波数は略同一であるため、項4の半導体装置のように位相誤差のみを用いてループを構成することは可能であるが、項5の半導体装置のように周波数誤差を把握することで、引き込みの速度を速めることができ、大きく周波数ずれが発生した場合であっても対応が可能となる。6補間関数項2乃至5のいずれかの半導体装置において、前記再生データの補正は、連続してサンプリングされた少なくとも2点の再生データと前記算出したずれを示す情報に基づいて、所定の補間関数により、前記理想クロック信号によってサンプリングされた場合の再生データを補間する処理である。これによれば、複雑な処理を必要とすることなく、前記理想クロック信号の所定のタイミングでサンプリングされた前記理想再生データの値を推定することができる。71T以上の進みなら1データ除く処理項2乃至6のいずれかの半導体装置において、前記補正部は、前記理想クロック信号に対する前記記録クロック信号の位相が前記理想クロック信号の周期に応じた値以上進んだら、前記再生データを1つ除外する。例えば、前記理想クロック信号に対する前記記録クロック信号の位相が前記理想クロック信号の周期以上進んだ場合、前記理想クロック信号で所定期間内にサンプリングしたときのサンプリングデータの数に比べて、その数は多くなってしまう。そこで、このような場合には、取得したサンプリングデータを1つ除外することで、前記理想クロック信号でサンプリングした場合と同じ数のサンプリングデータを生成することができる。81T以上の遅れなら1データ挿入する処理項2乃至7のいずれかの半導体装置において、前記補正部は更に、前記理想クロック信号に対する前記再生クロック信号の位相が前記理想クロック信号の周期に応じた値以上遅れたら、1つの再生データを補正することにより2つの新たな再生データを生成するなどして、前記再生データを一つ挿入するする。例えば、前記理想クロック信号に対する前記記録クロック信号の位相が前記理想クロック信号の周期以上遅れた場合、前記理想クロック信号で所定期間内にサンプリングしたときのサンプリングデータの数に比べて、その数は少なくなってしまう。そこで、このような場合には、取得したサンプリングデータの1つから2つのサンプリングデータを補間することで、前記理想クロック信号でサンプリングした場合と同じ数のサンプリングデータを生成することができる。9ウォブル信号ないときは再生データから再生クロック信号を生成する項5乃至8のいずれかの半導体装置において、前記補正部によって算出された前記周波数のずれ量に応じた信号を生成するループフィルタ部119を更に有し、前記PLL部は、光ディスクのウォブル形状に応じた第1アナログ信号がないことを示す制御信号501に応じて、前記周波数のずれ量に応じた信号に基づいて前記記録クロック信号チャネルクロック信号204を生成する。これによれば、再生RF信号を基準とした再生クロック信号を生成することができるから、ウォブルがない光ディスクも再生することができる。10補間処理を並列化項2乃至9のいずれかの半導体装置30において、前記補正部は、2つの連続するサンプルデータについての前記補正を並列して行う。これによれば、一回の処理タイミングで2つのサンプルデータの補正を行うから、前記補正部における処理クロックを下げることができ、低消費電力化に資する。11ウォブルクロック信号を分周項2乃至9のいずれかの半導体装置40において、前記記録クロック信号を分周して出力する分周部1401を更に有し、前記再生クロック信号は前記分周された信号404である。これによれば、再生RF信号のサンプリング周波数を下げるから、前記補正部における処理クロックを下げることができ、低消費電力化に資する。12シンクロック信号がアサートされているときは周波数誤差をゼロとする項5乃至11のいずれかの半導体装置50において、補正後の再生データに基づいて復号処理を行うとともに、前記補正後の再生データが前記同期信号の理想とされる周期に対応して生成されている場合にシンクロック信号SYNC_LCKをアサートする復号部518を更に有する。前記補正部は、前記シンクロック信号がアサートされたら、前記算出された周波数のずれ量に関わらず、前記周波数のずれ量が無いものとして前記補正を行う。前記補正するタイミングとシンク周期が必ずしも同期していないことやノイズの影響等により、補正後の再生データの周波数は安定しているにも関わらず、算出した周波数誤差がゼロにならず、前記補正の処理が不安定になる虞がある。そこで、項12の半導体装置は、前記復号部によって前記シンクロック信号がアサートされた場合に周波数誤差が無いものとして前記補正を行う。これにより、周波数誤差の不安定性によって前記補正の処理が不安定になることを防止することができる。13シンクロック信号がアサート且つ算出された周波数誤差がゼロなら、周波数誤差をゼロとする項5乃至11のいずれかの半導体装置50において、補正後の再生データに基づいて復号処理を行うとともに、前記補正後の再生データが前記同期信号の理想とされる周期に対応して生成されている場合にシンクロック信号SYNC_LCKをアサートする復号部518を更に有する。前記補正部は、前記シンクロック信号がアサートされているとき、前記周波数のずれ量の算出結果が、ずれが無いことを示す値となったら、前記周波数のずれ量が無いものとして前記補正を行う。これによれば、項12の半導体装置と同様に、前記補正の処理が不安定になることを防止することができる。また、仮に、前記補正後の再生データが前記同期信号の理想とされる周期と略等しい周期で生成されている場合にも前記シンクロック信号がアサートされるように前記復号部を設計した場合、微小な周波数誤差があるにも関わらず、前記シンクロック信号がアサートされる可能性がある。このような場合であっても、項13の半導体装置は、例えば周波数誤差の算出値がゼロになるまで、当該算出値を考慮した前記補正の処理を行う。これにより、前記補正の処理をより安定して行うことができる。14位相誤差のゲインよりも周波数誤差のゲインを相対的に小さくする項5乃至13のいずれかの半導体装置10、30、40、50において、前記補正部は前記周波数のずれ量に対し前記位相のずれ量よりも小さい重みづけをして前記補正を行う。項14の半導体装置によれば、前記周波数のずれ量に対し前記位相のずれ量よりも小さい重みづけを行うことで、前記補正の処理における周波数誤差の割合を位相誤差の割合よりも相対的に小さくし、周波数誤差の不安定度を減らすことができるから、前記補正の処理の安定度をより高めることができる。15ウォブル信号でサンプリングし、サンプリングデータを補間する半導体装置本発明の別の代表的な実施の形態に係る半導体装置10、30、40、50は、光ディスク101に対するデータの記録のための記録クロック信号を生成するとともに、光ディスクに記録されたデータに応じた再生データを生成するための半導体装置である。前記半導体装置は、光ディスクから読み出された信号125、126に基づいて、光ディスクのウォブル形状に応じた周波数の記録クロック信号204を生成するPLL部124と、光ディスクから再生されたアナログ信号128を前記記録クロック信号に基づいて生成された再生クロック信号204でサンプリングし、サンプリングしたデータ206を補正して出力する再生データ生成部132、632を有する。また、前記補正は、前記サンプリングのサンプリング信号として理想とされる理想クロック信号201と前記再生クロック信号とのずれを示すずれ量と、前記サンプリングされたデータとに基づいて、前記理想クロック信号によってサンプリングされた場合の再生データ203を補間する処理である。これによれば、項1と同様に、前記記録クロック信号を再生RF信号のサンプリング信号として流用するから、再生RF信号に応じた再生クロック信号を生成するPLL回路が不要となり、複雑な処理を必要とすることなく小面積化及び低消費電力化を図ることができ、回路設計や検証の負担をも抑えることができる。また、光ディスクの記録時と再生時のいずれの場合においてもウォブル信号に基づいた記録クロック信号を生成することができるから、データの再生時にADIPアドレス検出を行うことができ、より短時間且つ精度良くデータの再生を開始することができる。更に、項12の半導体装置によれば、前記記録クロック信号が前記理想クロック信号からずれた場合であっても、そのずれ量に応じて前記理想クロック信号の所定のタイミングでサンプリングされた理想再生データの値を推定することができるから、より精度よく再生データを生成することができる。2.実施の形態の詳細実施の形態について更に詳述する。≪実施の形態1≫図1は、実施の形態1に係る光ディスク装置の構成の一例を示すブロック図である。同図に示される光ディスク装置1は、光ディスク101に対するデータの書き込みと読み出しを行う。光ディスク装置1によって記録再生が可能な光ディスク101は、特に制限されないが、例えば、CD、DVD、BDBlu-rayDisc登録商標等の光ディスクである。図1に示される光ディスク装置1は、着脱が可能な光ディスク1を回転駆動するスピンドルモータ103と、光ピックアップ102と、信号処理を実行するとともにスピンドルモータ103や光ピックアップ102等の他の機能部の制御を行うデータ処理制御部10とを備える。スピンドルモータ103は、データ処理制御部10からのモータ制御信号によりモータ回転制御されることによって、所定の回転数で光ディスク101を回転させる。光ピックアップ102は、データ処理制御部10からの位置制御信号により位置制御されることによって、光ディスク101の径方向に移動して所定の記録再生位置に移動する。また光ピックアップ102の半導体レーザは、データ処理制御部10からの制御信号に従って、記録または再生のためにレーザパルスを光ディスク101の表面に照射する。光ディスク101の再生時には、光ピックアップ102の半導体レーザから照射されたレーザパルスは光ディスク101の表面で反射され、光ピックアップ102の受光部が反射光を受光する。受光部は反射光を電気信号に変換してデータ処理制御部10に出力する。データ処理制御部10は、記録部123、信号処理部122、及びマイクロコントローラ121を備える。なお、図示はしないが、データ処理制御部10は、例えばモータを制御するためのモータ制御回路等の周辺回路も備える。またデータ処理制御部10は、特に制限されないが、上記機能部121~123が夫々個別の半導体基板に構成された複数の半導体チップを1つのパッケージに封入したSIPSysteminPackageとして構成されてもよいし、夫々の機能部を公知のCMOS集積回路の製造技術によって1個の単結晶シリコンのような半導体基板に形成した1チップのLSIとして構成されてもよい。マイクロコントローラ121は、信号処理部122や記録部123、及びその他の機能部を制御することにより、光ディスク装置1による光ディスク101の記録と再生を統括的に制御する。記録部123は、マイクロコントローラマイコン121からの制御により、記録のための基準クロック信号記録クロック信号に基づいて光ディスク101に対するデータの記録を行う。動作の詳細は後述する。信号処理部122は、マイクロコントローラ121からの制御により、光ディスク101から読み出した信号に基づいて記録及び再生のための基準信号を生成するとともに、光ディスク101に記録されたデータに基づく再生RF信号から再生データを生成する。信号処理部122は、例えば、アナログフロントエンドAFE:AnalogFrontEnd104、A/D変換器A/D105、PLL回路124、アドレス検出回路108、A/D変換器A/D109、周波数誤差検出回路110、第1波形等化回路111、補間回路112、位相誤差検出回路113、第1ループフィルタ114、補間係数算出回路115、第2波形等化回路116、最尤復号回路117、デコード回路118、第2ループフィルタ119、及びクロック生成回路120を備える。光ディスク101に対する記録時における記録部123と信号処理部122について詳細に説明する。光ディスク101には予めトラックグルーブが形成されており、例えば追記型又は書き換え型の光ディスクの場合にはウォブルと呼ばれる蛇行が施されている。ウォブルには記録再生位置のガイドとなるアドレス情報が埋め込まれている。光ディスク101に対するデータの記録では、ウォブルの周期に基づいて生成されたウォブルクロック信号204を基準クロック信号としてデータの記録が行われる。ウォブルクロック信号204の具体的な生成方法は以下である。例えば、先ずAFE104が、光ディスク101から光ピックアップ102を介して読み出された再生信号125を入力し、アナログ信号処理を行ってウォブル信号126を出力する。前記AFE104は、例えばフィルタ回路1041、1042等から構成され、フィルタ回路1041が再生信号125からウォブル周期に応じた周波数のアナログ信号を抽出し、ウォブル信号126としてA/D変換器105に出力する。A/D変換器105は入力されたウォブル信号126をディジタル信号127に変換して出力する。前記ディジタル信号127はPLL回路124に入力され、PLL回路124がウォブル信号126に同期したウォブルクロック信号204を生成して出力する。具体的には、PLL回路124はPLLコントロール部Wobble_PLL_CNT106と発振器107から構成され、発振器107は例えば電圧制御発振器VCOである。前記電圧制御発振器VCOは、クロック信号を制御するためのクロック制御情報に基づいてウォブルクロック信号204を生成して出力する。PLLコントロール部106は、ディジタル化されたウォブル信号127と前記ウォブルクロック信号204を分周した信号との位相誤差に応じて前記クロック制御情報を生成し、前記電圧制御発振器VCOに与える。前記電圧制御発振器VCOは、前記クロック制御情報に応じてウォブルクロック信号204の周波数を調整する。このようなPLL回路124の動作により、ウォブル信号126に同期したウォブルクロック信号204が生成される。ここで、ウォブルクロック信号204の周波数は、チャネルクロック信号の1周期1Tに対応する周波数であり、例えば、DVDの場合で26.16MHzである。また、ウォブル信号126の周波数は、例えばDVD-Rの場合で140kHz26.16MHz÷186Tとされ、DVDRの場合で817kHz26.16MHz÷32Tとされる。PLL回路124によって生成されたウォブルクロック信号204は、アドレス検出回路108、記録部123、及びクロック生成回路120に供給される。アドレス検出回路108はウォブルクロック信号204に基づいてウォブルに埋め込まれたアドレス情報を解析し、光ディスク101の位置を示すアドレスを検出する。記録部123は、ウォブルクロック信号204を記録クロック信号とし、前記記録クロック信号に同期して光ディスク101にデータを記録する。図2に記録部123の内部構成の一例を示す。同図に示されるように、記録部123はエンコード回路1301により生成されたデータ列を記録波形出力回路1302によって記録波形に変換し、LDDLaserDiodeDriver1303によって記録波形に応じたレーザパルス制御信号を生成してピックアップ102を制御することで、光ディスク101に対するデータの記録を実現する。このとき、ウォブルクロック信号204は、前述したように、記録時の記録クロック信号として用いられ、また、記録再生時のアドレス検出回路108の動作クロックとしても用いられる。次に、光ディスク101の再生時における信号処理部122について説明する。前述したように、従来方法による光ディスク101の再生では、ウォブル信号125に同期したウォブルクロック信号204とは別に、再生RF信号128に同期したチャネルクロック信号再生クロック信号を生成し、A/D変換器109が前記再生クロック信号をサンプリング信号として再生RF信号128のサンプリングを行っていた。一方、本実施の形態に係る光ディスク装置1では、ウォブル信号126に同期して生成されたチャネルクロック周期のウォブルクロック信号204が再生RF信号のサンプリングに必要なチャネルクロック周期の再生クロック信号と周波数が略同一であることに着眼し、A/D変換器109においてウォブルクロック信号204を用いて再生RF信号128をサンプリングする。更に光ディスク装置1では、クロック生成回路120によってウォブルクロック信号204を基準に動作クロック信号を生成し、補間部132や最尤復号回路117等の回路は前記動作クロック信号に基づいて処理を行う。しかしながら、ウォブルクロック信号204は、ウォブル信号126に同期して生成された信号であるため、光ディスク101へのデータ記録時の記録クロックの精度やPLL回路124における検出生成精度により、再生RF信号128のサンプリング信号として理想とされる再生クロック信号に対して若干の周波数ずれを生じる場合がある。また、ウォブルクロック信号204の位相はあくまでもウォブル信号125の位相に同期したクロック信号であるため、再生RF信号128の位相とはずれてしまう。そこで、本来の再生のためのチャネルクロック信号に同期した再生データの生成を行うために、光ディスク装置1の信号処理部122は、周波数ずれと位相ずれのずれ量に基づいて再生データを補間する補間部132を備える。図3は、信号処理部122の概略を示す説明図である。同図に示されるように信号処理部122は、光ディスク101の再生時に、記録時と同様に、光ディスク101から光ピックアップ102を介して読み出された再生信号125に基づいてウォブルクロック信号204を生成する。そして、A/D変換器109によって、再生信号125から抽出した再生RF信号128をウォブルクロック信号204でサンプリングし、A/Dサンプリングデータ206を生成する。更に信号処理部122は、前記A/Dサンプリングデータ206とウォブルクロック信号204との周波数誤差と位相誤差に基づいて、補間部132により理想とされる再生クロック信号201によるA/Dサンプリングデータとなるように値を補間して生成し、補間後のA/Dサンプリングデータ209を出力する。以下信号処理部122における各処理部について詳細に説明する。AFE104は、光ディスク101から光ピックアップ102を介して読み出された再生信号125を入力し、例えばフィルタ回路1041が前記再生信号125からウォブル信号126を抽出してA/D変換器105に出力するとともに、フィルタ回路1042が前記再生信号125から光ディスク101に記録された記録マークに応じた再生RF信号128を抽出してA/D変換器109に出力する。PLL回路124は、記録時と同様に、ウォブル信号126に同期したウォブルクロック信号204を生成する。生成されたウォブルクロック信号204は、A/D変換器109とクロック信号生成回路120に与えられる。A/D変換器109は、アナログの再生RF信号128をウォブルクロック信号204でサンプリングし、サンプリングデータをA/Dサンプリングデータ206として出力する。クロック信号生成回路120は、ウォブルクロック信号204に基づく動作クロック信号CLK1と、ウォブルクロック信号204及びオーバーフロー情報に基づく動作クロックCLK2と、アンダーフロー情報に基づくゲート信号GATEと、を生成して、各処理回路に出力する。前記クロック信号CLK1は、補間前の処理に係る処理回路に供給される動作クロック信号であり、例えば、周波数誤差検出回路110、第1波形等化回路111、補間回路112、補間係数算出回路115、第1ループフィルタ114、位相誤差検出回路113、及び第2ループフィルタ119等に与えられる。また、前記クロック信号CLK2は、補間後の処理に係る処理回路に供給される動作クロック信号であり、例えば、第2波形等化回路116、最尤復号回路117、及びデコード回路118等に与えられ、夫々の回路はクロック信号CLK2を動作クロックとして動作し、ゲート信号GATEによって適宜制御される。なお、クロック信号CLK1、クロック信号CLK2及びゲート信号GATEの詳細な生成方法等については後述する。A/D変換器109によって生成されたA/Dサンプリングデータ206は、第1波形等化回路111に入力される。前記第1波形等化回路111は、例えば数個のタップを有するFIRフィルタにより構成され、ある特定の周波数をブーストしたりカットしたりするなどの信号の周波数特性を変更する処理など、入力波形に対して等化処理を行う。またA/D変換後の処理として、上記の等化処理に加えてDC値のずれ補正や波形の振幅を自動的に調整する制御AGC:AutoGainControlを行ってもよい。前記第1波形等化回路111は、A/Dサンプリングデータ206について波形等化処理を施して補間回路112に出力する。なお、A/D変換後のA/Dサンプリングデータ206のひずみ等が許容範囲内である場合には、A/Dサンプリングデータ206を第1波形等化回路111を介さずに補間部132に入力してもよい。補間部132は、理想とされる再生クロック信号201に対するウォブルクロック信号204とのずれ量に基づいて、A/Dサンプリングデータ206の位相を、理想とされる再生クロック信号でサンプリングされた再生データの位相にシフトさせるように、A/Dサンプリングデータ206を補正する。すなわち、補間回路112は、ウォブルクロック信号204でサンプリングされたA/Dサンプリングデータ206と前記ずれ量に基づいて、理想とされる再生クロック信号201でサンプリングされたA/Dサンプリングデータになるように値を補間して生成する。補間部132は、補間回路112、補間係数算出回路115、第1ループフィルタ114、及び位相誤差検出回路113から構成される。補間部132における補間処理について、図4を用いて詳細に説明する。図4は、光ディスク装置1における再生動作時の処理の流れの一例を示すタイミングチャートである。同図において、理解を容易にするため、2T-2T波形の再生RF信号128をサンプリングする場合を一例として示している。また、理想とされる再生クロック信号目標とされるチャネルクロック信号201とウォブルクロック信号204の周波数は一致しているが、位相はずれているものとする。同図に示されるように、本来、例えば再生RF信号128に同期したチャネルクロック信号再生クロック信号201の立ち上がりのタイミングで再生RF信号128がサンプリングされ、サンプリングされたデータ203は、参照符号A~Hとして出力される。しかしながら、A/D変換器109のサンプリング信号はウォブルクロック信号204であり、理想とされる再生クロック信号201に対して位相がずれている。このため、ウォブルクロック信号204で再生RF信号128をサンプリングした場合、図4に示されるように、ウォブルクロック信号204の立ち上がりのタイミングでサンプリングされ、A/Dサンプリングデータ206は参照符号A’~H’として出力され、目標とされるA/Dサンプリングデータ203A~Hからずれたデータとなる。そこで、補間部132が補間処理を行う。具体的には、補間部132における補間係数算出回路115が、理想とされる再生クロック信号201に対するウォブルクロック信号204との周波数誤差と位相誤差とに基づいて補間位相情報を生成し、補間回路112が、前記補間位相情報とA/Dサンプリングデータ206に基づいて、理想とされる再生クロック信号201によるA/Dサンプリングデータとなるように値を補間して生成し、補間後のA/Dサンプリングデータ209として出力する。前記位相誤差の検出は、位相誤差検出回路113によって行われる。具体的な検出方法は以下である。前述したように、前記理想とされる再生クロック信号201とウォブルクロック信号204はともに、光ディスク101の記録面に形成される記録マークのチャネルビット長に対応したチャネルクロック信号であり、その1周期は1Tとされる。また、再生RF信号128は光ディクス101に形成された記録マークに応じて変化する信号であり、チャネルビット長に対応される波形となる。したがって、図4に示すように前記理想とされる再生クロック信号201と再生RF信号128の同期がとれていれば、再生クロック1T毎に再生RF信号128の値を特定することができる。例えば参照符号202_C、202_E、及び202_Gにおける再生データ203値は0ゼロとなるから、参照符号205_C、205_E、及び205_GにおけるA/Dサンプリングデータ206の値のゼロからのずれ量を把握すれば、サンプリングするタイミングがどの程度ずれているかを算出することができる。これにより、位相誤差検出回路113は、前記理想とされる再生クロック信号201とウォブルクロック信号204との位相誤差を算出する。前記周波数誤差の検出は、周波数誤差検出回路110によって行われる。周波数誤差検出回路110は、例えば再生RF信号128に含まれる同期信号SYNCパターンを検出し、同期信号の周期を計測することで周波数誤差を算出する。例えば、周波数誤差検出回路110が光ディスク101に一定周期例えば1488Tで記録されているはずの特定のマーク長例えば14Tを有する同期信号の発生タイミングをカウントすることで周期を算出し、その周期が理想とされる周期1488Tからどの程度ずれているのかを把握することで周波数誤差を算出する。周波数誤差検出回路110によって算出された周波数誤差の情報と、位相誤差検出回路113によって算出された位相誤差の情報は、第1ループフィルタ114に入力される。第1ループフィルタ114は、周波数誤差の情報と位相誤差の情報を平均化し、平均化された誤差情報を補間係数算出回路115に与える。前記第1ループフィルタ114の詳細については後述する。補間係数算出回路115は、平均化された誤差情報を累積加算することで、理想とされる再生クロック信号201とウォブルクロック信号204とのずれを示す情報である補間位相情報を生成し、補間回路112に与える。補間回路112は、第1波形等化回路111から入力される波形等化処理後のA/Dサンプリングデータと前記補間位相情報に基づいて、所定の補間関数を用いて、理想とされる再生クロック信号201によるサンプリング位置でのA/Dサンプリングデータとなるように値を補間して生成する。前記補間回路112が補間処理に用いるA/Dサンプリングデータは、例えば、第1波形等化回路111から入力される隣接した少なくとも2点のサンプルデータである。また補間関数として、例えば2点間を線形的に補間1次補間する関数や、複数のサンプルを用いて補間2次補間や3次補間等する関数を用いることができる。例えば1次補間の関数を用いる場合には、それを実現するための補間回路112の回路規模を抑えることができるが、補間の精度は低くなる。一方、2次補間や3次補間の関数を用いる場合には、それを実現するための補間回路112の回路規模が大きくなるが、補間の精度を高めることができる。上記の補間処理により、ウォブルクロック信号204でサンプリングされたA/Dサンプリングデータ206が、理想とされる再生クロック信号201のタイミングでサンプリングされたA/Dサンプリングデータ209に補正されて出力される。すなわち、図4に示されるように、参照符号A’~H’のA/Dサンプリングデータ206が補正され、補間後のA/Dサンプリングデータ209として参照符号A~Hのデータが生成される。補間部132で生成された補間後のA/Dサンプリングデータ209は、第2波形等化回路116に入力される。第2波形等化回路116は、動作クロック信号CLK2を動作クロックとして補間後のA/Dサンプリングデータ209について波形等化処理を実行し、最尤復号回路117に出力する。波形等化処理の内容は、例えば前記第1波形等化回路111と同様である。最尤復号回路117は、動作クロック信号CLK2を動作クロックとして入力されたデータを2値化し、デコード回路118に出力する。デコード回路119は、動作クロック信号CLK2を動作クロックとして入力されたデータについて復調処理や誤り訂正処理等を行う。これにより、最終的な再生データが生成される。上記の図4では、A/D変換器109のサンプリング信号であるウォブルクロック信号204が理想とされるチャネルクロック信号再生クロック信号201に対して定常的な周波数のずれが生じない場合の補間動作について説明した。しかしながら前記周波数のずれが定常的に発生する場合には、A/Dサンプリングデータのサンプル数を制御する必要がある。その場合の補間動作について図5乃至7を用いて説明する。図5は、ウォブルクロック信号204が理想とされる再生クロック信号201よりも定常的に周波数が高い場合の再生動作時の処理の流れの一例を示すタイミングチャートである。ウォブルクロック信号204が理想とされる再生クロック信号201よりも周波数が高い場合、定常的な周波数ずれが加算的に増えるため、理想とされる再生クロック信号201でサンプリングする場合に比べ、サンプルデータ数が多くなってしまう。例えば、図5に示されるように2周期の間にサンプリングされるデータは、理想とされる再生クロック信号201の場合、参照符号A~Hで示される8つのA/Dサンプリングデータ203となるが、ウォブルクロック信号204の場合、参照符号A’~I’で示される9つのA/Dサンプリングデータ206となる。そこで、補間部132の補間係数算出回路115が、周波数誤差検出回路110で検出された周波数誤差の情報や位相誤差検出回路113で検出された位相誤差の情報に基づいて、再生データのサンプル数を制御するための制御信号Clock_GateOverFlow301を出力する。具体的には、補間係数算出回路115は、前述したように周波数誤差と位相誤差を累積的に加算した誤差情報を参照し、理想とされる再生クロック信号201に対するウォブルクロック信号204の位相が前記再生クロック信号201の1周期1T以上進んだと判断したら、クロックゲート信号301をアサートする。すなわち、正方向に1クロック以上の位相シフトが必要と判断されると、オーバーフローとしてクロックゲート信号301がアサートされる。クロックゲート信号301は、例えば、ウォブルクロック信号204の1周期の期間だけアサートされる信号である。クロックゲート信号301は補間回路112に入力され、補間回路112は、例えばクロックゲート信号301がアサートされている間は補間処理を実行しない。例えば、図5に示されるように、参照符号H’のA/Dサンプリングデータ206の補間処理を実行せず、クロック信号301がネゲートされたあとの参照符号I’のA/Dサンプリングデータ206について補間処理を実行し、参照符号Hに示されるA/Dサンプリングデータ209を生成して、サンプリングデータのサンプル数を制御する。また、クロックゲート信号301はクロック生成回路120に入力され、クロック生成回路120は、クロックゲート信号301とウォブルクロック信号204に基づいて、クロック信号CLK2を生成する。図6は、クロック生成回路120の内部構成の一例を示すブロック図である。同図に示されるように、クロック生成回路120は、ウォブルクロック信号204をクロック信号CLK1として出力するとともに、後述するクロックゲート信号302をゲート信号GATEとして出力する。また、クロック生成回路120は、信号生成部1200によってクロック信号CLK2を生成して出力する。信号生成部1200は、通常ウォブルクロック信号204に同期したクロック信号CLK2を生成して出力するが、クロックゲート信号301がアサートされると、例えばクロック信号CLK2の立ち上がりを1クロック分だけ遅らせる。例えば図5に示されるように、通常であれば参照符号400のタイミングでクロック信号CLK2を立ち上げるハイHighレベルにするが、クロックゲート信号302がアサートされている場合にはタイミング400でクロック信号CLK2を立ち上げず、次の1クロック後のタイミングでクロック信号CLK2を立ち上げる。このように、クロック信号CLK2が1クロック分遅れることにより、クロック信号CLK2を動作クロックとする第2波形等化回路602以降の処理回路においてA/Dサンプリングデータ209が1クロック分引き抜かれて処理されるため、A/Dサンプリングデータ209のサンプル数を、理想とされる再生クロック信号チャネルクロック信号201によってサンプリングされた場合のA/Dサンプリングデータ203のサンプル数に合わせることが出来る。図7は、ウォブルクロック信号204が理想とされる再生クロック信号201よりも周波数が定常的に低い場合の再生動作時の処理の流れの一例を示すタイミングチャートである。ウォブルクロック信号204が理想とされる再生クロック信号201よりも周波数が低い場合、定常的な周波数ずれが加算的に増えるため、理想とされる再生クロック信号201でサンプリングする場合に比べ、サンプルデータ数が少なくなってしまう。例えば、図7に示されるように2周期の間にサンプリングされるデータは、理想とされる再生クロック信号201の場合、参照符号A~Hに示される8つのA/Dサンプリングデータ203となるが、ウォブルクロック信号204の場合、参照符号A’~G’に示される7つのA/Dサンプリングデータ206となる。そこで、補間部132の補間係数算出回路115が、周波数誤差検出回路110で検出された周波数誤差や位相誤差検出回路113で検出された位相誤差の情報の情報に基づいて、再生データのサンプル数を制御するためのクロックゲート信号Clock_GateUnderFlow302を出力する。具体的には、補間係数算出回路115は、累積加算した誤差情報を参照し、理想とされる再生クロック信号201に対するウォブルクロック信号204の位相が再生クロック信号201の1周期1T以上遅れたと判断したら、制御信号としてクロックゲート信号302をアサートする。すなわち、負方向へ1クロック以上の位相シフトが必要と判断されると、アンダーフローとして、クロックゲート信号302がアサートされる。クロックゲート信号302は、例えば、ウォブルクロック信号204の1周期の期間だけアサートされる信号である。クロックゲート信号301は補間回路112に入力され、補間回路112は、例えばクロックゲート信号302がアサートされているときは、1つのサンプルデータに基づいて2クロック分のA/Dサンプリングデータ209を補間する。例えば図7に示されるように、クロックゲート信号302がアサートされているときは、補間回路112はサンプリングされた参照符号F’のデータに基づいて、参照符号FのA/Dサンプリングデータ209と参照符号GのA/Dサンプリングデータ209を前述の補間処理によって生成する。なお、1つのサンプルデータに基づいて2クロック分のA/Dサンプリングデータ209を補間するとしているが、2つのサンプルデータや補間後の2つのA/Dサンプリングデータから1つの挿入すべきA/Dサンプリングデータを生成し、結果として2つのサンプルデータに基づいて3クロック分のA/Dサンプリングデータを補間するとしてもよく、1クロック分のデータを挿入するための補間処理であれば方法は限定されない。また、クロックゲート信号302はクロック生成回路120に入力され、ゲート信号GATEとして出力される。この場合、前述の周波数が高い場合と異なり、クロックゲート信号302に基づいてクロック信号CLK2を制御するのではなく、1クロックにおける演算処理数情報としてゲート信号GATEが出力される。ゲート信号GATEはクロック信号CLK2と共に、第2波形等化回路116、最尤復号回路117、及びデコード回路118に与えられる。第2波形等化回路116以降の回路は、ゲート信号GATEがアサートされると、1クロックで2クロック分のA/Dサンプリングデータ209を同時に処理する。これにより、補間後のA/Dサンプリングデータ209に1クロック分のデータが挿入されるように制御され、A/Dサンプリングデータ209のサンプル数を、理想とされる再生クロック信号201によってサンプリングされた場合のA/Dサンプリングデータ203のサンプル数に合わせることができる。上述した補間処理を実現するための第1ループフィルタ114の一例を図8に示す。図8は、第1ループフィルタ114の内部構成の一例を示すブロック図である。同図に示される第1ループフィルタ114は、移相量カウント回路1601、加算器1602、1603、及びループフィルタ部114を備える。前述したように、周波数誤差検出回路110は周波数誤差の情報を生成して出力するが、例えばウォブルクロック信号204の周波数が理想とされる再生クロック信号201の周波数から定常的にずれている場合、前述した補間処理によってクロックの引抜及び挿入が行われた後も、周波数誤差検出回路110は定常的な誤差量を生成する。そこで、移相量カウント回路1601によって、前述したクロックの引抜及び挿入のタイミングを示すクロックゲート信号301、302をカウントすることで、前記同期信号が検出される周期以下、シンクSYNC周期とも称する。における1T分の移相量をカウントし、そのカウント量を周波数ずれに対する補正量として算出する。そして、周波数誤差検出回路110からの周波数誤差と移相量カウント回路1601による補正量を加算器1602で加算することで、補正後の周波数誤差量1610を算出する。これにより、補間処理によるクロックの引抜及び挿入を考慮して周波数誤差を補正することができる。例えば、ウォブルクロック信号204が理想とされる再生クロック信号201よりも定常的に周波数が高い場合、周波数誤差検出回路110でカウントされるSYNC周期のカウント量はウォブルクロック信号204でカウントされるため、理想とされるSYNC周期のカウント量よりも長く計測される。すなわち、周波数誤差検出回路110は、正の値を持つ周波数誤差量を生成する。また、この場合のクロックゲート信号として、1T分のクロック引抜を意味するオーバーフローのクロックゲート信号301が生成されることから、前記移相量カウント回路1601は、クロックを引き抜いた数を負のカウント量として計測する。これにより、加算器1602では、周波数誤差検出回路110による正の値を持つ周波数の誤差量と、前記移相量カウント回路1601による負の値を持つ補正量が加算され、所望の周波数ずれが正しく補正できている場合には、補正後の周波数誤差量1610は0ゼロとして生成される。逆にウォブルクロック信号204が理想とされる再生クロック信号よりも定常的に周波数が低い場合は、周波数誤差検出回路11によって負の値を持つ周波数誤差量が生成され、アンダーフローのクロックゲート信号302によるクロック挿入数により正の値の補正量正のカウント量が生成される。これにより、上記と同様に、所望の周波数ずれが正しく補正できている場合には、補正後の周波数誤差量1610は0ゼロとして生成される。補正後の周波数誤差量1610は、加算器1603によって位相誤差と加算され、位相誤差と共にループフィルタ部1604に入力される。ループフィルタ部1604は、例えば、位相誤差と特定ゲインとを乗算する乗算器1605、前記加算された誤差量と特定ゲインとを乗算する乗算器1606、加算器1607、1609、及びクロック1周期分だけ出力を遅延するフリップフロップラッチ回路1608から構成されることで所望のフィルタ特性を実現し、平均化した誤差情報を出力する。なお、上述した補正後の周波数誤差量1610の生成方法は、クロック単位の引抜/挿入による補間後の周波数誤差の生成方法の一例であり、これに限定されない。例えば、周波数誤差回路110内で、クロック引抜/挿入を考慮してSYNC周期の計測をすることで周波数誤差の補正を行ってもよいし、周波数誤差検出回路110によって生成された周波数誤差に基づいて、ループフィルタ部1604のラッチ回路1608に初期値等として与える構成とすることで実現してもよい。また、補正後の周波数誤差量1610と位相誤差を単純に加算した誤差量をループフィルタ部1604への入力誤差量とする場合を例示したが、これに限られず、周波数誤差と位相誤差を切り替える構成や別々のゲイン配分を与える構成であってもよく、図8に示される構成に限定されない。更に、ループフィルタ部1604は、図8に示される構成に限定されず、所望のフィルタ特性を実現できるように種々に変更して構成してもよい。次に、再生専用メディア等のウォブルが形成されていない光ディスク101を再生する場合の信号処理部122の動作について説明する。光ディスク101にウォブルが形成されていない場合やウォブルが形成された光ディスク101を再生時にウォブルクロック信号204を用いてアドレス検出を行わない場合は、記録のための基準となる記録クロック信号としてのウォブルクロック信号204を生成する必要がないため、PLL回路124を再生専用として利用することができる。すなわち、PLL回路124により、再生RF信号128に同期したチャネルクロック信号204を生成することができる。図9は、周波数誤差検出回路110及びPLL回路124の内部構成と、それらと周辺回路との接続関係の一例を示すブロック図である。なお、同図では、説明に必要な周辺回路のみ図示している。同図に示されるように、周波数誤差検出回路110は、周波数の誤差を検出するための処理を行う検出部1201と、2つの選択回路1202、1203を備える。選択回路1202は、マイコン121からのウォブルの有無を示す制御信号501に基づいて、A/D変換器109からのデータと補間回路112からのデータのいずれか一方を選択して検出部1201に与える。例えば、選択回路1202は、ウォブルが有ることを示す制御信号501の場合には補間回路112からのデータを検出部1201に与え、ウォブルが無いことを示す制御信号501の場合にはA/D変換器109からのデータを検出部1201に与える。また、選択回路1203は、前記制御信号501に基づいて、第2ループフィルタ119と第1ループフィルタ114のいずれか一方を選択し、検出部1201からの周波数誤差の情報を与える。例えば、選択回路1203は、ウォブルが有ることを示す制御信号501の場合には周波数誤差の情報を第1ループフィルタ114に与え、ウォブルが無いことを示す制御信号501の場合には周波数誤差の情報を第2ループフィルタ119に与える。また図9に示されるように、PLL回路124におけるPLLコントロール部106は、誤差検出部1206、クロック制御情報生成部1204、及び選択回路1205を備える。選択回路1205は、前記制御信号501に基づいて、第2ループフィルタ119からの信号と誤差検出部1206からの信号のいずれか一方を選択してクロック制御情報生成部1204に与える。例えば、選択回路1205は、ウォブルが有ることを示す制御信号501の場合には誤差検出部1206からの信号をクロック制御情報生成部1204に与え、ウォブルが無いことを示す制御信号501の場合には第2ループフィルタ119からの信号をクロック制御情報生成部1204に与える。以上のようにウォブルが形成された光ディスク101の場合には、前記制御信号501に基づいて、周波数誤差検出回路110が周波数誤差を第1ループフィルタ114に出力することで補間処理の制御ループを形成する。またPLL回路124は、A/D変換器105による変換後のウォブル信号に基づいて位相誤差の情報を検出し、検出した位相誤差の情報に基づいてクロック制御情報生成回路1204を介して発振器107を制御することにより、ウォブルクロック信号204を生成する。一方、ウォブルが形成されていない光ディスク101の場合には、前記制御情報501に基づいて、周波数誤差検出回路110がA/D変換器109による変換後の再生RF信号に基づいて周波数誤差を検出する。またPLL回路124は、その周波数誤差に基づいて第2ループフィルタ119で平均化された誤差情報に応じて、クロック制御情報生成回路1204を介して発振器107を制御することにより、チャネルクロック信号204を生成する。チャネルクロック信号204は、再生RF信号128に同期して周波数引き込みされたクロック信号として生成され、従来のウォブルクロック出力のパスを利用した擬似的なウォブルクロック信号として出力され、ウォブルが有る場合と同様にA/D変換器109のサンプリングクロックとして用いられる。なお、前記チャネルクロック信号204は、ウォブルが形成されている光ディスク101を再生する場合にウォブル信号126に同期して生成されたウォブルクロック信号204と同様に、周波数は合っているが位相がずれているため、A/D変換器109以降の処理は、ウォブルが形成されている光ディスク101を再生する場合の処理と同様の方法で実行される。すなわち、補正部132が第1波形等化回路111による等化処理後の再生データの位相誤差を検出し、位相シフトさせて補間後のA/Dサンプリングデータ209を生成し、A/Dサンプリングデータ209に基づいて第2波形等化回路116以降の回路で信号処理を行うことで、最終的な再生データが得られる。以上のように実施の形態1に係る光ディスク装置1は、ウォブル信号126に同期して生成されたウォブルクロック信号204により再生RF信号128をサンプリングする。これにより、前述した図19の光ディスク装置のように記録用のPLL回路と再生用のPLL回路を夫々独立して設ける必要がなく、一つの発振器VCOで制御することが可能となり、回路規模の増大と消費電力の増大を防ぐことができる。また、発振器VCOは、記録再生によらずウォブル信号に同期して制御されるため、簡素な制御方法、且つ従来構成の流用が可能である。例えば、ウォブルクロック信号204はあくまでもウォブルに同期して生成されたクロック信号であって再生データの位相等に依存しないため、光ディスクに対する記録時において、記録動作に最適なクロック信号として独自に制御することが可能となる。したがって、実施の形態1に係る光ディスク装置1によれば、ウォブル信号の位相誤差と再生RF信号の位相誤差を加算した誤差情報によってPLL回路を制御する方法等の従来技術に比べて複雑な制御を必要としないから、回路設計や検証の負担を抑えることが出来る。また、光ディスク装置1は、光ディスク101を再生する際に、光ディスク101の未記録部分の判別や記録再生のスムーズな切り替えのためにウォブルアドレスを検出して制御する場合がある。光ディスク装置1によれば、光ディスクの記録時と再生時のいずれの場合においても、先にウォブル信号126を検出してからウォブルクロック信号204を生成するから、ウォブルに同期したウォブルクロック信号204を用いてADIPアドレス検出を行うことができ、精度のよい検出が可能となるとともに、より短時間でデータ再生を開始することができる。更に、光ディスク101の再生時において、周波数誤差の情報及び位相誤差の情報に基づいてウォブルクロック信号204でサンプリングされたA/Dサンプリングデータ206の位相を補間してA/Dサンプリングデータ209を生成するから、理想とされる再生クロック信号201とウォブルクロック信号204との間で周波数のずれや位相のずれが生じた場合であっても、精度よく再生データを生成することができる。また、位相誤差だけでなく、周波数誤差も含めた補間部132の帰還ループを構成することで、大きく周波数がずれた場合にもA/Dサンプリングデータの補間の精度を上げることができる。なお、再生RF信号のA/D変換のサンプリングクロック信号として固定クロック信号や固定クロック信号を分周したクロック信号を用いた場合、メディアの種類や再生倍速に応じて適切なクロック信号に切り替える必要があったり、目標とする再生クロック信号に対して周波数に極端な差が生じたりすることがある。このような場合、クロック信号の切り替えの機構の複雑化や再生データの生成の精度の悪化を招く可能性があるが、実施の形態1の光ディスク装置1のように、ウォブルクロック信号204を再生RF信号128のサンプリングクロック信号に用いることで、目標とするチャネルクロック周期にも近い信号を用いることができる。また、メディア種類や再生倍速に連動してウォブルクロック信号も変化するため、各種設定切り替えの必要がなく、単一の特性を実現することが可能となる。≪実施の形態2≫図10は、実施の形態2に係る光ディスク装置の構成の一例を示すブロック図である。同図に示される光ディスク装置3は、実施の形態1に係る光ディスク装置1と同様にウォブルクロック信号204でサンプリングされたA/Dサンプリングデータ206について補間処理を行うが、その補間処理を並列化し、補間処理以降の処理回路の動作クロックをA/D変換器109のサンプリングクロック信号ウォブルクロック信号204の1/2周期のクロック信号とすることを特徴とする。同図に示される光ディスク装置3の信号処理部322は、実施の形態1に係る信号処理部122の補間回路112、第2波形等化回路116、最尤復号回路117、デコード回路118、及びクロック生成回路120の代わりに、補間回路601、第2波形等化回路602、最尤復号回路603、デコード回路604、及びクロック生成回路620を備える。その他の機能部は、実施の形態1と同様であり、同一の符号を付してその詳細な説明を省略する。光ディスク装置3の信号処理部322について、図11を用いて詳細に説明する。図11は、光ディスク装置3における再生動作時の処理の流れの一例を示すタイミングチャートである。同図では、理解を容易にするため、2T-2T波形の再生RF信号128をサンプリングする場合を一例として示している。また、理想とされる再生クロック信号目標とされるチャネルクロック信号201とウォブルクロック信号204の周波数は一致しているが、位相はずれているものとする。同図に示されるように、補間回路601はウォブルクロック信号204の1/2周期で補間処理を並列して実行し、A/Dサンプリングデータ703を生成する。図12に補間回路601の内部構成の一例を示す。同図に示されるように、例えば2つの連続するA/Dサンプリングデータ206のうち、時間的に先の再生データを上位入力データとし、後のデータを下位入力データとする。この場合、フリップフロップ回路FF1502により遅延した1時刻前の下位入力データと当該時刻の上位入力データの連続する2点間での補間処理を処理回路1503で実行し、当該時刻の上位入力データと当該時刻の下位入力データの連続する2点間での補間処理を処理回路1504により実行する。例えば、図11の参照符号B及び参照符号Cの再生データ703が生成されるタイミング401では、処理回路1503は当該時刻の上位入力データとして参照符号B’のデータを入力するとともに、1時刻前の下位入力データとして参照符号A’のデータを入力し、補間処理を実行して参照符号Bの再生データ703を出力する。一方、処理回路1504は当該時刻の上位入力データとして参照符号B’のデータを入力するとともに、当該時刻の下位入力データとして参照符号C’のデータを入力し、補間処理を実行して参照符号Cの再生データ703を出力する。以上のように、2つの処理回路1503、1504の処理タイミングを同じにすることで、2点上位、下位データのA/Dサンプリングデータ703を同じタイミングで得ることが出来る。また、クロック信号生成回路620は、各処理回路の動作クロックとなるクロック信号CLK1とクロック信号CLK2を生成する。図13は、クロック信号生成回路620の内部構成の一例を示すブロック図である。同図に示されるように、クロック信号生成回路620は、ウォブルクロック信号204をクロック信号CLK1として出力する。クロック信号CLK1は、前記光ディスク装置1と同様に、補間前の処理に係る処理回路に供給される動作クロック信号である。また、クロック信号生成回路620は、イネーブル生成部1001と信号生成部1002によって、クロック信号CLK2を生成して出力する。前記イネーブル生成部1001は、補間係数算出回路からの制御信号301と制御信号302がネゲートされているとき、ウォブルクロック信号204の周期の1/2の周期であって、ウォブルクロック信号204に同期したクロックイネーブル信号ClockEnable701を生成する。なお、クロックゲート信号301、302がアサートされているときの動作については後述する。信号生成部1002は、ウォブルクロック信号204とクロックイネーブル信号701に基づいて、クロック信号CLK2を生成する。具体的には、クロックイネーブル信号701がアサートされているときに、ウォブルクロック信号204に同期したクロック信号CLK2を生成して出力する。例えば図11に示されるように、クロックイネーブル信号701がハイHighとなったら、次のウォブルクロック信号204が立ち上がるタイミングでクロック信号CLK2を出力する。これにより、ウォブルクロック信号204の1/2周期のクロック信号CLK2を容易に生成することができる。そして、このクロック信号CLK2を第2波形等化回路602、最尤復号回路603、及びデコード回路604の動作クロックとして与えることで、補間処理後の処理がウォブルクロック信号204の1/2周期で実行される。また、第2波形等化回路602、最尤復号回路603、及びデコード回路604は、2並列の補間後のA/Dサンプリングデータ703について並列処理を行う。例えば、第2波形等化回路602は1クロックのタイミングで2つのサンプリングデータの等化処理を実行し、最尤復号回路603は1クロックのタイミングで2つのサンプリングデータの2値化処理を実行し、デコード回路604は1クロックのタイミングで2つのサンプリングデータの復調処理等を実行する。これにより、最終的な再生データが得られる。次に、A/D変換器109のサンプリングクロックであるウォブルクロック信号204と、理想とされるチャネルクロック信号再生クロック信号201と間で周波数のずれが定常的に発生する場合の補間処理について説明する。図14は、ウォブルクロック信号204が理想とされる再生クロック信号201よりも定常的に周波数が高い場合の再生動作時の処理の流れの一例を示すタイミングチャートである。ウォブルクロック信号204が理想とされる再生クロック信号201よりも周波数が高い場合、前述したように、理想とされる再生クロック信号201でサンプリングする場合に比べ、サンプルデータ数が多くなってしまう。そこで、補間部632の補間係数算出回路115が、実施の形態1と同様に、理想とされる再生クロック信号201に対するウォブルクロック信号204の位相が再生クロック信号201の1周期1T以上進んだと判断したら、クロックゲート信号Clock_GateOverFlow301をアサートする。すなわち、正方向に1クロック以上の位相シフトが必要と判断されると、オーバーフローとして、クロックゲート信号301が出力される。クロックゲート信号301は、例えば、ウォブルクロック信号204の1周期の期間だけアサートされる。クロックゲート信号301は補間回路601に入力される。補間回路601は、例えばクロックゲート信号301がアサートされている間は、補間処理を実行しない。またクロックゲート信号301はクロック生成回路620に入力される。クロック生成回路620におけるイネーブル生成部1001は、クロックゲート信号301がアサートされると、例えばクロックイネーブル信号701の立ち上がりをウォブルクロック信号204の1クロック分だけ遅らせる。例えば図14において、通常であれば参照符号402のタイミングでクロックイネーブル信号を立ち上げるハイHighレベルにするが、クロックゲート信号301がアサートされている場合にはタイミング402でクロックイネーブル信号701を立ち上げず、次の1クロック後のタイミングでクロックイネーブル信号701を立ち上げる。これにより、図14に示されるようにクロック信号CLK2は1クロック分だけ遅れて立ち上がる。このように、クロック信号CLK2は1クロック分遅れることにより、第2波形等化回路602以降の処理回路においてA/Dサンプリングデータ209が1クロック分引き抜かれて処理されるため、A/Dサンプリングデータ703のサンプル数を、前記再生クロック信号201でサンプリングされた場合のA/Dサンプリングデータ203のサンプル数に合わせることができる。図15は、ウォブルクロック信号204が理想とされる再生クロック信号201よりも定常的に周波数が低い場合の再生動作時の処理の流れの一例を示すタイミングチャートである。ウォブルクロック信号204が理想とされる再生クロック信号201よりも周波数が低い場合、前述したように、理想とされる再生クロック信号201でサンプリングする場合に比べ、サンプルデータ数が少なくなってしまう。そこで、補間部632の補間係数算出回路115が、実施の形態1と同様に、理想とされる再生クロック信号201に対するウォブルクロック信号204の位相が再生クロック信号201の1周期1T以上遅れたと判断したら、制御信号としてクロックゲート信号Clock_GateUnderFlow302をアサートする。すなわち、負方向へ1クロック以上の位相シフトが必要と判断されると、アンダーフローとして、クロックゲート信号302がアサートされる。クロックゲート信号302は、例えば、ウォブルクロック信号204の1周期の期間だけアサートされる。クロックゲート信号302は補間回路601に入力され、補間回路601は、例えばクロックゲート信号301がアサートされている間は、連続して補間処理を実行する。また、クロックゲート信号302はクロック生成回路620に入力される。クロック生成回路620におけるイネーブル生成部1001は、クロックゲート信号302がアサートされると、例えばクロックイネーブル信号701の立ち下がりをウォブルクロック信号204の1クロック分だけ遅らせる。例えば図15において、通常であれば参照符号403のタイミングでクロックイネーブル信号701を立ち下げるローLowレベルにするが、クロックゲート信号301がアサートされている場合にはタイミング403でクロックイネーブル信号701を立ち下げずに、次の1クロック後のタイミングでクロックイネーブル信号701を立ち下げる。これにより、図15に示されるように、クロック信号CLK2は2クロック連続して出力される。このようにクロック信号CLK2が2クロック連続して出力されることにより、第2波形等化回路602以降の処理回路においてA/Dサンプリングデータ209が1クロック分挿入されて処理されるため、A/Dサンプリングデータ703のサンプル数を、前記再生クロック信号201でサンプリングされた場合のA/Dサンプリングデータ203のサンプル数に合わせることができる。なお、これまでの説明において、補間回路601において、ウォブルクロック信号204の1/2周期で補間処理を並列して実行することで説明したが、ウォブルクロック信号204の1/2周期で上位入力データのみ補間処理を実行例えば、図11の参照符号B’、参照符号D’し、1/2周期で生成された補間後のA/Dサンプリングデータ図11の参照符号B、参照符号Dを用いて、補間処理を実施しなかったサンプリングデータ図11のCを生成するとしても、同様に補間後のA/Dサンプリングデータ703の並列化を実施できる。以上のように、実施の形態2に係る光ディスク装置3によれば、実施の形態1に係る光ディスク装置1と同様に、記録用のPLL回路と再生用のPLL回路を夫々設けることなく一つの発振器で制御することが可能となり、回路規模の増大と消費電力の増大を防ぐことができる。また、光ディスク装置3によれば、通常2回に1回のイネーブルの極性を有するクロックイネーブル信号701に基づいて、ウォブルクロック信号204の半分の周期のクロック信号CLK2を生成し、その信号を第2波形等化回路602以降の処理回路の動作クロックとするから、光ディスク装置1に比べてより省電力化に資する。更に、理想とされる再生クロック信号201とウォブルクロック信号204の位相ずれが累積的に大きくなった場合であっても、オーバーフロー発生時にはクロックイネーブル信号701の生成タイミングを1クロック遅延例えば図14し、アンダーフロー発生時には生成タイミングを1クロック前倒し例えば図15することで、ウォブルクロック信号204の1クロック単位のA/Dサンプリングデータ209の引抜と挿入を実現することができ、再生データのサンプル数を制御することができる。また、実施の形態1に係る光ディスク装置1のように補間後のクロック信号CLK2をA/D変換器109のサンプリングクロック信号ウォブルクロック信号204に同期させる方法と異なるから、前述の図7のような1クロックのタイミングで2クロック分のデータを同時に処理する特殊なタイミングが存在しない。すなわち、光ディスク装置3によれば、常に1/2周期に同期したクロック信号CLK2に基づいて2並列の再生データ703を処理する制御が可能となるから、クロック信号CLK2に加えてゲート信号GATEを用いて制御する光ディスク装置1に比べて、第2波形等化回路602以降の処理回路の設計が容易となる。更にその他の構成を実施の形態1に係る光ディスク装置1と同様にすることで、光ディスク装置1と同様の作用効果を奏する。例えば、光ディスク101に対する記録処理やウォブルが形成されていない光ディスク101の再生処理も、実施の形態1と同様の方法で実現することができる。≪実施の形態3≫図16は、実施の形態3に係る光ディスク装置の構成の一例を示すブロック図である。同図に示される光ディスク装置4は、実施の形態1に係る光ディスク装置1とは異なり、再生RF信号128のサンプリング信号としてウォブルクロック信号204を分周したクロック信号を用いて処理を行う。同図において、光ディスク装置1と同様の構成要素には同一の符号を付して、その詳細な説明を省略する。光ディスク装置4の信号処理部422は分周器1401を更に備える。分周器1401は、ウォブルクロック信号204を分周した分周クロック信号404を生成してA/D変換器109に出力する。分周器1401は、例えば1/2以下の分周率でウォブルクロック信号204を分周する。A/D変換器109は、分周クロック信号404をサンプリング信号として用いて、再生RF信号128をディジタル信号に変換する。また、クロック信号生成回路120は、分周クロック信号404に基づいてクロック信号CLK1、CLK2を生成する。その他の処理は光ディスク装置1の信号処理部122と同様に行われる。以上実施の形態3に係る光ディスク装置4によれば、光ディスク装置1と同様に、記録用のPLL回路と再生用のPLL回路を夫々設けることなく一つの発振器で制御することが可能となり、回路規模の増大と消費電力の増大を防ぐことができる。また、A/D変換器109や補間処理等を行う処理回路のクロック周波数の低減することができるから、低消費電力化とアナログ部品のスペック低減による小型化に資する。更に光ディスク装置4においても、実施の形態2と同様に、ウォブルクロック信号204の分周クロックでサンプリングしたA/Dデータに対して、補間回路112によって分周クロック信号404より低い周波数に同期したクロックに基づいて補間処理を実行し、分周クロック信号404に対応した演算レートに応じて処理することでA/Dサンプリングデータ209を生成することができる。これによれば、更なる低消費電力化を図ることができる。なお、クロック信号生成回路120は、前述したように分周クロック信号404に基づいてクロック信号CLK1、CLK2を生成してもよいし、クロック信号生成回路120が更に内部に分周器を備え、その分周器によりウォブルクロック信号204を分周して、必要な周波数のクロック信号CLK1、CLK2を生成してもよい。≪実施の形態4≫図17は、実施の形態4に係る光ディスク装置の構成の一例を示すブロック図である。実施の形態1に係る光ディスク装置1と同様の構成要素には同一の符号を付して、その詳細な説明を省略する。同図に示される光ディスク装置5は、実施の形態1に係る光ディスク装置1とは異なり、第1ループフィルタ514がデコード回路518から出力されるシンクロック信号SYNC_LCKを入力する。シンクロック信号SYNC_LCKは、前記同期信号の発生タイミングの周期が理想とされる周期で測定され、かつ連続したN回Nは自然数の周期が前記理想とされる周期で測定されたときにアサートされるフラグ信号である。例えば、デコード回路518は、最尤復号回路によって2値化されたデータに含まれる前記同期信号の発生タイミングを検出し、その検出された周期が理想とされるSYNC周期と等しい場合にシンクロック信号SYNC_LCKをアサートする。なお、前記同期信号の発生タイミングの周期が理想とされるSYNC周期のプラスマイナス1Tの範囲にある等の略等しい場合でも、シンクロック信号SYNC_LCKをアサートしても良い。また、連続してN回検出さえれば場合に限らず、指定した確率例えば、5回中4回等以上で前記同期信号の発生タイミングの周期が理想とされる周期で測定された場合に、シンクロック信号SYNC_LCKをアサートする方法でもよい。図18は、第1ループフィルタ514の内部構成の一例を示すブロック図である。同図に示されるように、第1ループフィルタ514は、実施の形態1に係る第1ループフィルタ114の構成要素に加え、選択回路1612を有する。選択回路1612は、シンクロック信号SYNC_LCKに基づいて、前記補正後の周波数誤差1610と誤差が無いことを示す値1611とを切り替えて出力する回路である。例えば、選択回路1612は、シンクロック信号SYNC_LCKがアサートされたら、誤差が無いことを示す値1611を選択して出力し、シンクロック信号SYNC_LCKがネゲートされたら、補正後の周波数誤差1610を選択して出力する。実施の形態1で述べたように、補正後の周波数誤差量1610は、周波数誤差検出回路110によるSYNC周期のカウント量と、オーバーフローのクロックゲート信号301またはアンダーフローのクロックゲート信号302のカウント数による補正量とを加算することによって算出される。しかしながら、オーバーフローのクロックゲート信号301またはアンダーフローのクロックゲート信号302がアサートされるタイミングは必ずしもSYNC周期と同期していない。例えば、あるSYNC周期におけるクロックゲート信号301又は302がアサートされるタイミングと、別のSYNC周期におけるクロックゲート信号301又は302がアサートされるタイミングが同じでない場合がある。このため、補正後の再生データの周波数は安定しているにも関わらず、補正後の周波数誤差量1610がゼロにならない可能性がある。また同様に、ノイズの影響等により、補正後の周波数誤差量1610がゼロにならない可能性もある。このように、補正後の周波数誤差量1610が不安定な状態では、補間処理が不安定になる虞がある。そこで、光ディスク装置5では、上述したように、選択回路1612がシンクロック信号SYNC_LCKに応じて周波数誤差量を選択して出力することにより、周波数誤差量を安定させることで補間処理をより安定して制御することができる。以上実施の形態4に係る光ディスク装置5によれば、光ディスク装置1と同様に、記録用のPLL回路と再生用のPLL回路を夫々設けることなく一つの発振器で制御することが可能となり、回路規模の増大と消費電力の増大を防ぐことができる。また、周波数誤差を安定させることで補間処理をより安定して制御することができ、再生性能を向上させることができる。なお、前記同期信号の発生タイミングの周期が理想とされるSYNC周期のプラスマイナス1Tの範囲にある等の略等しい場合でもシンクロック信号SYNC_LCKをアサートするようにデコード回路514を設計した場合、微小な周波数誤差量があるにもかかわらずシンクロック信号SYNC_LCKがアサートされる可能性がある。このような場合、に対応するため、選択回路1612を以下のように構成すると有効である。例えば、シンクロック信号SYNC_LCKがアサートされ、且つ補正後の周波数誤差量1610が一旦ゼロになったとき周波数誤差がなくなったときに、選択回路1612で誤差が無いことを示す値1611を選択して出力するようにする。これにより、より安定した補間処理を行われ、再生性能をより向上させることができる。また、選択回路1612は、誤差が無いことを示す値1611を選択して出力する代わりに、補正後の周波数誤差量1610に1倍未満のゲインをかけた値を出力しても上記と同様の効果を奏する。以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。例えば、実施の形態1乃至3において、動作クロックを簡略的に2系統クロック信号CLK1、クロック信号CLK2として説明しているが、処理回路の動作やタイミングに応じて各クロックの分周クロック信号を生成して動作クロックとしてもよい。実施の形態1乃至4では、位相誤差と周波数誤差を用いて補間部132、632の帰還ループを構成する場合を示したが、これに限られず、ウォブルクロック信号204は理想とされる再生クロック信号201に対して大きく周波数がずれる可能性が低い場合には、位相誤差のみを用いて補間部132のループを構成することも可能である。これによれば、再生データに同期したクロックを生成するための周波数引き込みが不要となるため、引き込みシーケンス時間の短縮を図ることができる。実施の形態2では、1/2周期に同期した2並列の再生データを処理する場合を一例として示したが、これに限定されず、例えば更に分周したクロック信号と多並列の再生データを処理してもよい。また、周波数誤差の不安定度を減らすために、補間処理における周波数誤差の割合を位相誤差の割合よりも相対的に小さくすることも有効である。位相誤差が再生RF信号206の記録マーク長のタイミング毎に検出できるのに対して、周波数誤差は同期信号の発生タイミングとなるSYNC周期毎にしか検出できないことにより、ずれ量による誤差フィードバック量は相対的に大きくなるため、誤差の不安定度による影響は大きい。そこで、例えば実施の形態1乃至3に係る第1ループフィルタ114図8において、補正後の周波数誤差量1610を1倍未満のゲインで乗算してから加算器1603に入力する。これにより、周波数誤差のゲインを位相誤差のゲインよりも相対的に小さくすることできるから、補間処理の安定度をより高めることができる。また、実施の形態4に係る第1ループフィルタ514図18において、補正後の周波数誤差量1610を1倍未満のゲインで乗算してから選択回路1611に入力する。これによれば、選択回路1602による周波数誤差の安定性の向上に加え、更に周波数誤差の安定性の向上を図ることができるから、再生性能をより向上させることができる。