"磁気スタックであって、非磁気スペーサ層によって反強磁性層AFMから横方向に分離されるとともに、磁気トンネル接合によって合成反強磁性層SAFから内側に分離される磁気自由層を備え、前記AFMは、前記磁気トンネル接合を超えて横方向に伸延する前記SAFのピニング領域との接触を通じて、前記SAFの磁化を固定する、磁気スタック。トンネル磁気抵抗効果は、昇温および面内磁場の存在下における焼鈍を通して増加される、請求項1に記載の磁気スタック。前記ピニング領域は、焼鈍中に、揮発性AFM原子の拡散を抑制する、請求項1に記載の磁気スタック。前記自由層は、第1の幅を有し、前記トンネル接合は、第2の幅を有し、前記SAFは、第3の幅を有し、前記ピニング領域は、前記第2の幅と前記第3の幅との差によって定められる、請求項1に記載の磁気スタック。前記ピニング領域は、前記自由層の横方向の両側に配置される、請求項1に記載の磁気スタック。前記SAFは、単一の強磁性層である、請求項1に記載の磁気スタック。前記AFMは、前記スペーサ層によって、前記自由層および上部電極から、物理的かつ磁気的に分離される、請求項1に記載の磁気スタック。前記AFMは、マンガン化合物である、請求項1に記載の磁気スタック。前記前記マンガン化合物は、IrMnである、請求項8に記載の磁気スタック。前記磁気スタックは不揮発性であり、スピン偏極電流を用いて前記自由層に論理状態がプログラムされる、請求項1に記載の磁気スタック。方法であって、非磁気スペーサ層によって反強磁性層AFMから横方向に分離されるとともに、磁気トンネル接合によって合成反強磁性層SAFから内側に分離される磁気自由層を提供するステップと、前記AFMを用いて、前記磁気トンネル接合を超えて横方向に伸延する前記SAFのピニング領域との接触を通じて、前記SAFの磁化を固定するステップとを備える、方法。昇温および面内磁場の存在下において焼鈍して、前記自由層、前記トンネル接合および前記SAFのトンネル磁気抵抗を増加するステップをさらに備える、請求項11に記載の方法。前記ピニング領域は、磁気的に揮発性のAFM原子が、焼鈍中に前記SAFへ拡散することを抑制する、請求項12に記載の方法。前記AFMは、前記スペーサ層によって、前記自由層および上部電極から、物理的かつ磁気的に分離されるように堆積される、請求項11に記載の方法。前記AFMは、交換バイアス場を用いて前記SAFを固定する、請求項11に記載の方法。前記SAFは、第1の幅で堆積され、前記トンネル接合は、第2の幅を有し、前記自由層は、第3の幅を有し、前記ピニング領域は、前記第1の幅と前記第2の幅との間の差によって定められる、請求項11に記載の方法。前記SAFは、前記自由層の幅の少なくとも2倍の長さの幅を有する、請求項11に記載の方法。前記ピニング領域は、前記トンネル接合の側面部を除去することによって形成される、請求項11に記載の方法。メモリセルであって、第1の幅を有する磁気自由層を備え、前記磁気自由層は、前記第1の幅より大きい第2の幅を有する磁気トンネル接合に取付けられ、前記トンネル接合は、少なくとも前記第1の幅の2倍である第3の幅を有する合成反強磁性層SAFの内側部に取付けられ、前記メモリセルは、非磁気スペーサ層によって前記自由層から分離されるとともに、前記第2の幅から前記第3の幅へ横方向に伸延する前記SAFのピニング領域に接続される反強磁性層AFMをさらに備え、前記ピニング領域は、昇温および面内磁場の存在下における焼鈍中に、AFM原子の拡散を抑制する、メモリセル。前記AFM原子の拡散の抑制は、前記SAFの磁気安定性を増加し、前記焼鈍は、前記メモリセルについてのトンネル磁気抵抗を増加する、請求項19に記載のメモリセル。さまざまな実施形態に従えば、磁気自由層は、非磁気スペーサ層によって反強磁性層AFMから横方向に分離されるとともに、磁気トンネル接合によって合成反強磁性層SAFから内側に分離される。AFMは、磁気トンネル接合を超えて横方向に伸延するSAFのピニング領域との接触を通じてSAFの磁化を固定する。本発明のさまざまな実施形態を特徴付けるこれらおよび他の多くの特徴および利点は、以下の詳細な議論および添付の図面に照らして理解することができる。詳細な説明本開示は、概して、スピントルクランダムアクセスメモリSTRAMセルのような、不揮発性メモリセルに関する。ソリッドステート不揮発性メモリは、フォームファクタを低減しつつ、信頼性のあるデータ記憶および高速データ転送を提供することを狙った、開発中の技術である。しかしながら、低い全体のデータ容量をもたらす大スイッチング電流、低動作マージン、および低面積密度のような、ソリッドステートセルに関連するいくつかの問題は、実際的な用途を抑制する。最近の試みにおいては、高揮発性は、セルのトンネル磁気抵抗TMR効果を低下させることによって、ソリッドステートセルをさらに苦しめ、それはセルの読出可能性readabilityおよび書込可能性writeabilityを低減させる。したがって、磁気自由層に横方向に配置された反強磁性層AFMによって磁気的に固定される合成反強磁性SAF層を有するソリッドステート不揮発性メモリセルは、読出可能性および書込可能性を強化しながら、揮発性を低減する。AFMの自由層への横方向の配向は、AFMからの揮発性原子拡散を通して揮発性を同時に増加することなく、セルのTMRを増加するための高温焼鈍を可能にする。このようなAFMの横方向構造は、さまざまなデータ記憶装置における増加された記憶容量をもたらし得る、より小さい全体セル厚さも提供する。図1は、本発明のさまざまな実施形態に従って構築されかつ動作されるデータ記憶装置の概略機能ブロック図を提供する。データ記憶装置は、PCMCIAカードおよびUSB型外部メモリセル装置のような携帯型不揮発性メモリ記憶装置を含むものとして考えられる。しかしながら、装置100のそのような特性は、単に特定の実施形態を示すことを目的としているのであって、主張される課題を限定するものではないことが理解されるであろう。装置100の上位制御は、適切なコントローラ102で実行され、それはプログラム可能であってもよいし、またはハードウェアベースのマイクロコントローラであってもよい。コントローラ102は、コントローラインターフェースI/F回路104およびホストI/F回路106を介して、ホスト装置と通信する。必要な指令、プログラミング、操作データなどの局部記憶は、ランダムアクセスメモリRAM108および読み取り専用メモリROM110を介して提供される。バッファ112は、ホスト装置からの入力書込みデータおよびホスト装置への転送を保留中のリードバックデータを一時的に記憶するように機能する。アレイ0~Nで示される多くのメモリアレイ116を含むメモリ空間が114に示されるが、必要に応じて、単一のアレイが利用され得ることが理解されるであろう。各アレイ116は、選択された記憶容量の半導体メモリのブロックを含む。コントローラ102とメモリ空間114との間の通信は、メモリMEMI/F118を介して適合される。必要に応じて、オンザフライエラー検出および訂正EDCエンコーディング動作およびデコーディング動作が、データ転送中にEDCブロック120によって実行される。限定しないが、いくつかの実施形態においては、図1に示されるさまざまな回路は、適切な容器、筐体、および相互接続フィーチャ明確化のために、個別には図示せずを有する1つまたはより多くの半導体ダイ上に形成される、シングルチップセットとして配列される。装置を動作させる入力電力は、適切な電力管理回路122によって処理され、バッテリ、AC電源入力などのような適当なソースから供給される。電力は、たとえばUSB型インターフェースなどの使用を通して、ホストから装置100へ直接供給されてもよい。論理ブロックアドレッシングLBAのような、多くのデータ記憶プロトコルおよびデータ転送プロトコルを利用することができ、それによって、データは、512バイトのユーザデータに加えて、ECC、スペアリング、ヘッダ情報などについてのオーバヘッドバイトのような固定サイズのブロックに配置されかつ記憶される。ホスト指令は、LBAごとに発行され、装置100は、対応するLBA-PBA物理ブロックアドレス変換を実行して、データが記憶されるべき、または抽出されるべき関連した場所を識別しかつ提供する。図2は、図1のメモリ空間114の選択された局面の概略図を提供する。データは、さまざまな行ワードラインおよび列ビットラインによってアクセス可能な、メモリセル124の行および列の配列として記憶される。セルの実際の構造およびそれ上のアクセスラインは、所与の用途の要件に依存する。しかしながら、一般的に、さまざまな制御ラインが、個々のセルの値のそれぞれの書込みおよび読出しを、選択的に可能および不可能にするイネーブルラインを一般的に含むことが理解されるであろう。制御ロジック126は、マルチラインバス経路129,130,132に沿って、データ、アドレッシング情報、および制御/状態値をそれぞれ受信しかつ転送する。Xデコーダ回路134およびYデコーダ回路136は、適切なセル124にアクセスするための、適切な切換えおよび他の機能を提供する。書込回路138は、セル124へデータを書込むための書込動作を実行するように動作する回路要素を表わし、読出回路140は、セル124からのリードバックデータを取得するように対応して動作する。転送されたデータおよび他の値の局部バッファリングは、1つまたはより多くの局部レジスタ144を介して提供される。この時点において、図2の回路は、実際には単に例に過ぎず、多くの代替的な構造が、必要に応じ、所与の用途の要件に応じて容易に採用され得ることが理解されるであろう。データは、図3に概略的に示されるように、個別のメモリセル124へ書込まれる。一般的に、書込電源146は、電流、電圧、磁化などの形態の必要な入力を印加して、メモリセル124を所望の状態に構成する。図3は、ビット書込動作の代表的な図に過ぎないことが理解され得る。書込電源146、メモリセル124、および基準ノード148の構成は、適切に操作されて、各セルへの選択された論理状態の書込みを可能とする。以下に説明されるように、いくつかの実施形態においては、メモリセル124は、修正されたSTRAM構造を採用し、その場合においては、書込電源146は、メモリセル124を通って、接地のような適当な基準ノード148へ接続される電流ドライバとして特徴付けられる。書込電源146は、メモリセル124内の磁気材料を通して動かされることによってスピン偏極される電力の流れを提供する。結果として得られる偏極されたスピンの回転は、メモリセル124の磁気モーメントを変化させるトルクを生成する。磁気モーメントに応じて、セル124は、相対的に低い抵抗RLまたは相対的に高い抵抗RHのいずれかをとり得る。限定しないが、例示的なRLの値は、約100オームΩくらいの範囲内であり、一方、例示的なRHの値は、約100KΩくらいの範囲であり得る。これらの値は、後続の書込動作によって状態が変化されるときまで、個別のセルによって維持される。限定しないが、本実施例においては、高抵抗値RHはセル124によって論理1の記憶を示し、低抵抗値RLは論理0の記憶を示すことが企図される。各セル124に記憶された論理ビット値は、図4によって示されるような態様で決定することができる。読出電源150が、適切な入力たとえば、選択された読出電圧をメモリセル124に印加する。セル124を流れる読出電流IRの量は、セルの抵抗RLまたはRHのそれぞれの関数である。メモリセルにわたる電圧降下電圧VMCが、経路152を介して、比較器センスアンプ154の正側入力によって検出される。電圧基準VREFのような適当な基準が、基準源156から比較器154の負側-入力へ供給される。メモリセル124にわたる電圧降下VMCが、セルの抵抗がRLに設定されるとVREF値より低くなり、セルの抵抗がRHに設定されると電圧降下VMCがVREF値より高くなるように、電圧基準VREFがさまざまな実施形態から選択され得る。このように、比較器154の出力電圧レベルは、メモリセル124によって記憶された論理ビット値0または1を示す。図5は、本発明のさまざまな実施形態に従う不揮発性メモリスタック160を概略的に示す。スタック160は、トンネル接合164、上部電極166、および非磁気スペーサ層168のそれぞれの間に配置された磁気自由層162を有する。トンネル接合164は、幅170で配向され、接触的に隣接する下部電極176によって共有される幅174を有する合成反強磁性SAF層172の内側部に取付けられる。図示されるように、上部電極166および自由層162の各々は、トンネル接合の幅170より短い幅178を有する。このような幅の差は、X軸に沿って測定されるような、横方向に隣接する反強磁性層AFM180から自由層162を分離するスペーサ層168を収容する。AFM180は、トンネル接合幅170とSAF幅174との間の幅の差184によって定められるSAF172のピニング領域182との接触を通してSAF172の磁化を固定する磁気交換バイアスを提供する。ピニング領域182のそのような横方向の配置は、AFM層180が、Y軸に沿って測定されるように、スタック160にいかなる厚みも追加することなく、自由層162の両横側に配置されることを可能にする。動作中、自由層162は、正極または負極のような層162における磁化方向を設定する予め定められたプログラミング電流に磁気的に応答する。このような磁化方向は、磁気的に非応答のSAF層172と関連して、スタック160へ記憶されるべき0または1のような論理状態を提供するTMR効果を生成するように機能する。トンネル接合164によって、引き続いて、SAF172および自由層162の磁化方向が、プログラムされた論理状態として読み出すことができるTMR効果を生成するように相互作用する。スタック160の機能は、TMR効果を増加することによって強化することができ、それは、プログラムされた論理状態と、自由層162の磁化方向を設定および切換えるために必要なより低いプログラミング電流との間における、より大きな磁化の差に対応する。TMR効果は、焼鈍を通じて上昇された温度にさらされることによって増加するし得る。しかしながら、そのような焼鈍はAFM180の原子反強磁性移動migrationを通して、SAF172および自由層162の磁化の揮発性を増加することによってスタック160に悪影響を及ぼし得る。図5のメモリスタック160では、焼鈍は、SAF172および自由層162に対するAFM180の横方向の配置のために、揮発性を増加させることなく生じ得る。つまり、非磁気スペーサ層168によるAFM180と自由層162との分離は、AFM180の横方向取り付けをピニング領域182に沿ってSAF172に結合し、SAF172および自由層162への揮発性AFM原子の移動を低減する。結果として、スタック160は、低磁気揮発性を併用した焼鈍によって、強化されたTMR効果を通して、より大きな読出可能性および書込可能性を有し得る。図6は、さまざまな実施形態にしたがって構築された例示的な不揮発性メモリセルの等角図を示す。磁気自由層192が、MgOのトンネル接合194に取付けられ、それは、有利にも、自由層192をSAF3層196により近接させる、低減された厚さを有するTMRを生成することに寄与し得る。自由層192およびSAF3層196の各々は、上部電極198および下部電極200にそれぞれ取付けられ、それらの電極は、限定されないが、TaおよびCuのような、せる190に電流を伝達することができる、さまざまな電流導通材料であり得る。SAF3層196は、示されているように、一対の強磁性層204の間に配置された、Ruのような結合スペーサ層202を有し、それは、NiおよびCoのような金属、CoFeおよびNiFeのような合金、およびCoFeBのような高偏極比化合物には限定されない、さまざまな材料であり得る。このような強磁性層204は、AFM208からのSAF196のピニング領域206に沿って与えられる交換バイアスに磁気的に応答し、それは、PtMnおよびIrMnのような、任意の反強磁性的に順序付けられた材料であり得る。しかしながら、マンガンは特に揮発性であり、焼鈍時に原子がセルを通して容易に拡散することが観測された。したがって、AFM208からの拡散は、AFM208へのSAF196の制限された取り付けによって抑制される。言い換えれば、ピニング領域206の制限された表面積は、マンガン原子がセル190を通して拡散すること、および磁気揮発性を増加することを抑制する。拡散は、自由層192および上部電極198からAFM208を物理的および磁気的に分離する非磁気スペーサ層210によって、さらに抑制される。このように、セル190は、Mn原子の最小移動を有するTMR強化焼鈍、およびSAF196の磁化を固定する交換バイアスを生成するAFM208の能力の維持を受ける。読出電流または書込電流がセル190を通して伝達されると、薄いMgOトンネル接合194、横方向AFM208配向、および焼鈍の結合は、より薄いセルにおける高められたTMR効果を可能とし、それは、データ記憶装置において、論理状態間のより高いマージン、より低いプログラミング電流、および増加された面積密度をもたらす。図7には、図6のSAFの位置に単一の強磁性固定層212を有する他の例示的なセル210が示される。図6のセル190の動作と同様に、セル210は、横方向に堆積されたAFM層214を有する強磁性固定層212の磁化を固定する。単一の強磁性固定層212の使用によって、セル210について、焼鈍中の揮発性原子の拡散を抑止し、かつ増加されたTMR効果を通して読出可能性および書込可能性を強化しながら、セル190に対して低減された厚みを有するようにできる。セル210は、単に例示に過ぎず、図7に示される構成には限定されない。実際に、必要に応じて、セル210のサイズ、形状、材料、および動作についてのさまざまな修正が意図され得る。図示されるように、1つのこのような修正は、自由層222および上部電極224の幅220の2倍と等しいまたはより大きい幅218への、固定層212および下部電極216の拡張であり得る。このような構成は、相対的に大きなピニング領域226を与え、それは結果として、AFM層214と固定層212との間の表面積およびピニング接続を増加する。さらに、トンネル接合230の幅228は、AFM214と自由層222との間の、NiOのような非磁気スペーサ材料232の増加された量を提供して、自由層222の磁気自由度を保護するように修正され得る。さらに他の修正においては、AFM214が除去されるとともに、固定層212が、予め定められた磁化方向を個々に維持する非対称SAFに置き換えられ得る。セル210についてのさまざまな修正は、構造および動作を変化させるが、固定層212に対するAFM214の横方向配向および接続は、焼鈍中の揮発性原子拡散の抑制剤inhibitorを維持し、それは、増加されたTMRおよび改善されたセル210機能を可能とする。本発明のさまざまな実施形態に従う例示的なメモリセルを形成するセル製造ルーチン240および対応する図示的表現が、図8に概略的に示される。まず、ステップ242にて、予め定められた数の層が、少なくとも2つの幅で堆積される。さまざまな層の順序、数および厚さは限定されないが、磁気積層スタック342は、ステップ242からもたらされる例を示しており、それにおいて、下部電極、SAFおよびトンネル接合は第1の幅を有し、一方、自由層および上部電極はより小さい第2の幅を共有する。そして、ステップ244は、前に堆積された層の上にマスク層を堆積し、上部を包み込む。スタック344は、いくつかの実施形態においては、NiOのような絶縁材料である、そのようなマスク層の例を視覚的に提供する。堆積されたマスク層およびトンネル接合は、その後、スタック346に示されるように、自由層について選択された量のマスク層が維持されるような予め定められたパターンで除去される。スタック346は、自由層およびSAFの横側のピニング領域を定めるためにトンネル接合が除去されることも、さらに示している。ステップ248にて、AFM材料が、前で定められたピニング領域上にSAFが少なくとも接触するように、既存の磁気スタック上に堆積される。AFM層の形状および材料は限定されないが、サンプル構成がスタック348によって与えられ、それは、AFM材料がSAFの上面および側面を包み込むことを示している。ルーチン240が進められ、ステップ250にて、AFM材料の一部が、AFMを上部電極から分離する予め定められたパターンで除去される。ステップ250は、AFM材料を除去するための切削動作のために呼び出されるが、スタック350と同様のスタックを製造するために研磨およびエッチングのようなさまざまな処理を用いることができるので、このような動作は必要とされずまたは限定されない。形成および成形されたセルのさまざまな要素の層を用いて、ステップ252は、上昇された温度および面内磁場の存在下で、その構造の焼鈍を行なう。上述のように、AFM材料の横配置は、焼鈍中にSAFへの揮発性反強磁性原子の最小拡散を可能とする。スタック352は、焼鈍がセルの以前の構造を維持していることは示すが、焼鈍が、自由層、SAF、およびトンネル接合の間における相互作用のTMR効果を強化することは図示できない。最後に、ステップ254にて、ビットラインが上部電極上に堆積され、セルへの読出電流および書込電流を導く導電経路を提供する。ステップ254は、ビットライン材料の堆積または成長のために、上部電極の上表面を準備する複数のサブステップを有し得る。スタック354は、特定の磁化方向にプログラムすることができるとともに、再プログラムされるまでその方向を維持することができる、ステップ254からの完成したセルを概略的に図示する。製造ルーチン240は、図8に示されたステップ、および対応する例示的な磁気スタックには限定されないことに注意すべきである。必要に応じて、さまざまなステップが、修正または省略でき、一方、新しいステップを追加することができる。例として、ステップ242は、スタック342に示されるSAFに代えて単一の強磁性層の堆積を含むように修正されてもよい。また、ステップ252および対応するスタック352が、データを記憶するためのアレイ内に実装されることが可能な完成したセルであるので、ステップ254は省略してもよい。当業者によって理解されるように、本明細書に示されたさまざまな実施形態は、メモリセル効率および複雑性の双方においての利点を提供する。焼鈍を通してメモリセルのTMR効果を強化する能力は、結果として、動作マージンを増加しながら、より低いプログラミング電流を必要とする。さらに、AFM層の横方向配置は、焼鈍中のAFM原子拡散に関連する磁気揮発性によるエラーの数が低減された、より薄いメモリ装置構造を可能とする。しかしながら、本明細書で言及されたさまざまな実施形態は、多くの潜在的な用途を有し、電子媒体またはデータ記憶装置のタイプの特定の分野に限定されないことが理解されるであろう。本発明のさまざまな実施形態の多くの特徴および利点が、本発明のさまざまな実施形態の構造および機能の詳細とともに上記の説明に記載されるけれども、この詳細な説明はほんの例示的なものに過ぎず、詳細において、特に本発明の原理の範囲内で部品の構造および配列の点において、添付の特許請求の範囲に表現された語句の広く一般的な意味によって示される全範囲までの変更がなされても良いことが理解されるべきである。"