"電気的に直列接続または並列接続された複数のセンサであって、前記複数のセンサのそれぞれは個々の電気信号を生成するように動作可能である、複数のセンサと、多重化方式を生成するように動作可能な多重化方式生成器と、前記多重化方式生成器に接続され、複数のサンプルのそれぞれについて、前記多重化方式に基づいて前記複数のセンサのそれぞれの極性を選択的に反転させるように動作可能な変調システムと、前記電気的に接続された複数のセンサの複数の出力信号を逐次的に読み出すように動作可能な読出し装置であって、読み出されるサンプルの数はセンサの数以上であり、前記複数のセンサの1つまたは複数の電気信号が1つの電気信号として読み出される、読出し装置と、前記出力電気信号を受け取り、前記多重化方式に基づいて、前記複数のセンサのそれぞれの前記個々の電気信号を求めるように動作可能な多重分離器とを含む、センサアレイ。前記センサアレイが、2n1個以下のセンサをさらに含み、nは任意の正の整数であり、前記多重化方式生成器が、各レベルにおける少なくとも1つの2センサ、2変調多重化方式に基づいて多重化方式を生成し、各2センサ、2変調多重化方式は、前記2変調の一方のセンサについて異極性を含み、前記2変調の他方のセンサの同極性を含む、請求項1に記載のセンサアレイ。前記センサアレイは、2n<m<2n1が成立するm個のセンサをさらに含み、前記多重化方式が、2n1センサの多重化方式にさらに基づく、請求項2に記載のセンサアレイ。前記多重分離器が、高速フーリエ変換を実施するようにさらに動作可能である、請求項1に記載のセンサアレイ。前記複数のセンサには、複数の熱電対列がさらに含まれる、請求項1に記載のセンサアレイ。前記センサアレイが、2n1個以下のセンサをさらに含み、nは任意の正の整数であり、前記多重化方式生成器が、n次を含むnビットの2進コードで各センサを表すステップと、各センサの前記nビットの2進コードの次数ごとに、その次数における前記ビットに基づいて変調シーケンスを生成するステップと、センサごとに、そのセンサの前記nビットの2進コードの各次数の前記変調シーケンスを掛けるステップとを含む方法に基づいて多重化方式を生成する、請求項1に記載のセンサアレイ。前記多重分離器が、加算または減算および結果をn1で割ることを含む、n1xlog2n1計算を実行することにより、各センサの前記電気信号を求めるようにさらに動作可能である、請求項6に記載のセンサアレイ。前記センサアレイは、2n<m<2n1が成立するm個のセンサをさらに含み、前記多重化方式が、2n1センサの多重化方式にさらに基づく、請求項6に記載のセンサアレイ。前記複数のセンサが複数の行および複数の列に配置され、前記多重化システムが、前記複数の行のそれぞれのための行クロックであって、行の中の前記センサの前記極性を反転させるように動作可能である、行クロックと、前記複数の列のそれぞれのための列クロックであって、列の中の前記センサの前記極性を反転させるように動作可能である、列クロックと、関連する前記行クロックおよび列クロックの1つしか極性を反転させないとき、前記センサの前記極性を反転させるように動作可能な、前記複数のセンサのそれぞれにおけるXORゲートとをさらに含む、請求項1に記載のセンサアレイ。前記センサアレイが、22n個のセンサをさらに含み、nは任意の正の整数であり、前記多重化方式生成器が、列クロック多重化方式内に行クロック多重化方式をオーバレイすることにより多重化方式を生成し、前記行クロック多重化方式および前記列クロック多重化方式のそれぞれが、各レベルにおける少なくとも1つの2センサ、2変調多重化方式に基づき、各2センサ、2変調多重化方式は、前記2変調の一方のセンサについて異極性を含み、前記2変調の他方のセンサについて同極性を含む、請求項9に記載のセンサアレイ。前記多重分離器が、高速フーリエ変換を実施するようにさらに動作可能である、請求項9に記載のセンサアレイ。センサアレイ内の複数のセンサのそれぞれの個々の電気信号を求める方法であって、前記複数のセンサは電気的に直列接続または並列接続される、方法であり、多重化方式を生成するステップと、前記複数のセンサを多重化するステップであって、複数のサンプルのそれぞれについて、前記多重化方式に基づいて各センサの極性を選択的に反転させるステップを含む、多重化するステップと、前記複数の多重化センサの前記複数のサンプルを測定するステップであって、前記サンプルの数は少なくとも前記センサの数であり、前記複数のセンサの1つまたは複数の電気信号が1つの電気信号として読み出される、測定するステップと、前記複数のサンプルを多重分離するステップであって、前記出力電気信号を受け取り、前記多重化方式に基づいて、前記複数の信号のそれぞれの前記個々の電気信号を求めるステップを含む、多重分離するステップとを含む、方法。前記センサアレイが、2n1個のセンサをさらに含み、nは任意の正の整数であり、前記複数のセンサを多重化する前記ステップが、各レベルにおける少なくとも1つの2センサ、2変調多重化方式に基づいて多重化方式を生成するステップをさらに含み、各2センサ、2変調多重化方式は、前記2変調の一方のセンサについて異極性を含み、前記2変調の他方のセンサについて同極性を含む、請求項12に記載の方法。前記複数のサンプルを多重分離する前記ステップが、高速フーリエ変換を実施するステップをさらに含む、請求項12に記載の方法。前記複数のセンサには、複数の熱電対列がさらに含まれる、請求項12に記載の方法。前記複数のセンサが複数の行および複数の列に配置され、前記複数のセンサを多重化する前記ステップが、前記複数の行のそれぞれに行クロックを与えるステップであって、行クロックは行の中の前記センサの前記極性を反転させるように動作可能である、与えるステップと、前記複数の列のそれぞれに列クロックを与えるステップであって、列クロックは列の中の前記センサの前記極性を反転させるように動作可能である、与えるステップと、関連する前記行クロックおよび列クロックの1つしか極性を反転させないとき、前記センサの前記極性を反転させるように動作可能なXORゲートを前記複数のセンサのそれぞれにおいて設けるステップとをさらに含む、請求項12に記載の方法。前記センサアレイが、2n1個のセンサをさらに含み、nは任意の正の整数であり、前記多重化方式生成器が、各レベルにおける少なくとも1つの2センサ、2変調多重化方式に基づいて多重化方式を生成し、各2センサ、2変調多重化方式は、前記2変調の一方のセンサについて異極性を含み、前記2変調の他方のセンサについて同極性を含む、請求項16に記載の方法。前記複数のサンプルを多重分離する前記ステップが、前記多重化方式および前記複数のサンプルに対して高速フーリエ変換を実施するステップをさらに含む、請求項17に記載の方法。弱い電気信号を伴うセンサについて高分解能を達成し、かつ/または大きなサンプル空間に対応するために、アレイのサイズが大きくなるとき出力雑音レベルが大きくならないセンサアレイおよび多重化技法が必要とされる。本願では、改善された多重化センサアレイを開示する。さらに、センサアレイ内の個々のセンサの電気信号を求めるための改善された方法を開示する。この多重化技法は、アレイのサイズが大きくなるとき出力雑音レベルが実質的に大きくならないセンサ読出しを可能にする。概要本願の一態様によれば、周波数多重化センサアレイが開示され、このセンサアレイは、電気的に接続された複数のセンサと、多重化方式またはパターンを生成するように動作可能な多重化方式生成器と、多重化方式生成器に接続され、複数のサンプルのそれぞれについて、多重化方式またはパターンに基づいて複数のセンサのそれぞれの極性を選択的に反転させるように動作可能な変調システムと、電気的に接続された複数のセンサの複数の出力信号を逐次的に読み出すように動作可能な読出し装置と、複数のセンサのそれぞれの個々の電気信号を求めるように動作可能な多重分離器とを含む。本願の別の態様によれば、センサアレイ内の、電気的に接続された複数のセンサのそれぞれの個々の電気信号を求めるための方法が開示される。この方法は、多重化方式またはパターンを生成するステップと、その多重化方式またはパターンに基づいて各センサの極性を選択的に反転させることにより、複数のセンサを多重化するステップと、多重化した複数のセンサの複数のサンプルを測定するステップと、その複数のサンプルを多重分離するステップとを含む。図面の簡単な説明本願は、以下の説明を添付図面と併せて参照することで最もよく理解することができ、これらの添付図面では同様の部分を似た数字で参照する場合がある。詳細な説明以下の説明では、数多くの具体的な構成、パラメータ等を記載する。ただし、かかる説明は本願の範囲に対する限定であることは意図せず、むしろ例示的実施形態の説明として示すことを理解すべきである。本願によれば、アレイ内の各センサの極性を選択的に反転させることによりセンサアレイを多重化し、複数の電気的測定値、すなわち結合したセンサの電気信号のサンプルが得られる。多重化方式は、1組のサンプルを多重分離して各センサの電気信号をもたらすことができるように、各センサの極性を変える。各サンプルはフレームにわたって分散され、帯域幅をフレームレートの程度にまで制御することにより、合計雑音レベルを制限する。このようにして、本願のセンサアレイの雑音レベルをアレイのサイズと無関係にし、より優れたダイナミックレンジを有する、より大規模なセンサアレイを可能にすることができる。図1は、本願による周波数多重化センサアレイ100のブロック図を示す。周波数多重化センサアレイ100は、多重化方式生成器110と、変調システム120と、センサアレイ130と、読出し装置140と、多重分離器150とを含む。センサアレイ130は、入射物理特性を電気信号に変換するようにそれぞれ動作可能な複数のセンサを含む。例示的なセンサには、典型的には赤外電磁放射を測定する熱電対列やボロメータが含まれるが、いかなるセンサを使用してもよい。これらの複数のセンサは行と列の形で物理的に配置することができるが、単一の行、または単一の列で構成してもよい。複数のセンサは、直列にもしくは並列に、または直列と並列の組合せにより電気的に接続することができる。任意の数のセンサを直列接続することができるが、実際的な検討がその数を限定し得る。例えば、各センサ素子は、センサの出力信号上に重畳される有限のジョンソン雑音電圧を発生させる有限の直列等価抵抗に寄与し、そのため直列内のセンサの数が増えるにつれ、アレイ上の全体的な雑音は増加する。電気センサの全体的な抵抗は、センサアレイの電気的性能に悪影響を与えるほどに大きくなる場合がある。また、直列内のセンサの数が増えるにつれ、変調システム120を実装するスイッチによって生じる漏洩電流が蓄積することがある。一部の実施形態では、全抵抗および/または蓄積した漏洩電流を考慮することにより、直列接続するセンサの数を限定する。本明細書に記載する変調方法は、有限のアレイ読出し時間内に、各センサ信号の最大雑音の平均化を可能にすることにより、この雑音の影響を最小限に抑えることを目的とする。変調システム120は、センサアレイ130の個々のセンサのそれぞれによって生成される電気信号の極性を選択的に反転させるための手段を含む。例示的な変調システムは、それぞれのセンサの電気信号側に接続される2対の入力および出力スイッチに結合される変調クロックを含む。この変調システムは、開スイッチと閉スイッチとの組合せを変えることで所与のセンサの極性を反転させる。例示的な変調システムについて、図2に関して以下でより詳しく説明する。さらなる実施形態では、変調システムが、1つの行の中の全てのセンサ用の1つの変調クロックと、1つの列の中の全てのセンサ用の1つの変調クロックと、図3内の320と331や、330と321など、例示的な対スイッチとして図示する極性反転スイッチ構成を選択的に動作させ、そのセンサにおいて生成される電気信号の極性を反転させるための各センサにおけるXORゲートとを含む。XORゲートは当技術分野でよく知られており、本明細書では排他的論理和を実行する電子論理ゲートを指すと理解することができる。例示的な変調システムについて、図3に関して以下でより詳しく説明する。図1を参照して、読出し装置140は、センサアレイ130からの電気信号をサンプリングする。例示的実施形態では、読出し装置140は、センサアレイ130の電圧を測定するように動作することができる。一部の実施形態では、読出し装置は、センサアレイ130内の結合センサ群からの電気信号の特性を同時に測定するように動作することができる。他の実施形態では、読出し装置140は、例えばセンサが電気的に直列配置されるときのセンサの電圧や、センサが電気的に並列配置されるときのセンサの電流など、センサアレイ130内の全センサの結合電気信号を測定する。多重化方式生成器110は、変調システム120を介し、所与の任意の時点において、センサアレイ110のどのセンサが極性反転の対象となるのかを管理する。本明細書で使用するとき、多重化方式は多重化パターンと同義であると理解することができる。例示的な多重化方式には、読出し装置140が取ったサンプルをその後多重分離して個々のセンサの電気信号をもたらすことができるように、複数のセンサのそれぞれの極性を時間変動させることが含まれる。この多重化方式は、取られるサンプルの数が、センサアレイ130内のセンサの数以上であることを必要とする。一部の実施形態では、サンプルの数がアレイ内のセンサの数を上回ってもよい。多重化方式は、手動で選択して多重化方式生成器110内に入力することができ、またはコンピュータが計算して多重化方式生成器110に伝達してもよい。例示的な多重化方式について、図4A-図4Hおよび図5A-図5Fに関して以下でより詳しく説明する。図1を参照して、多重分離器150は、多重化方式生成器110から多重化方式を、読出し装置140から結合電気信号の特性を受け取る。多重分離器150は、サンプルおよび多重化方式にアルゴリズムを適用して、個々のセンサのそれぞれの電気信号を求める。好ましい実施形態では、高速フーリエ変換や分割統治アルゴリズムなど、計算上効率的なアルゴリズムを使用する。ただし、1組の一次方程式を解くことができるどんなアルゴリズムも使用できることを当業者なら容易に理解するであろう。例示的な多重分離アルゴリズムについて、図6に関してより詳しく説明する。一部の実施形態では、多重分離器150を、例えばユーザインターフェイス不図示やコンピュータ可読媒体不図示に接続する。周波数多重化センサアレイ100は、センサが電気的に直列接続されている場合、ダイナミックレンジの改善をもたらす。より多くのセンサを直列接続するにつれ、全抵抗が直線的に増加し、そのためこの全抵抗に関連する熱雑音が抵抗の平方根とともに増加する。電気的に直列接続されたN個のセンサでは、ダイナミックレンジは、N/√N、すなわち√Nに比例する、Vsignal/Vnoiseずつ増加し、そのため直列内のセンサの数が増加するにつれ、ダイナミックレンジは√Nずつ増加する。したがって、センサアレイにより多くのセンサを追加すると、ダイナミックレンジの増加が実現される。図2は、本願による変調システム200を示す。変調システム200は、図1に関して上述した変調システム120に対応しうる。変調システム200は、多重化システム生成器不図示に接続された通信線210および211、入力スイッチ220および221、ならびに出力スイッチ230および231を含む。複数のセンサ240および電気回路250は、図1に関して上述したセンサアレイ130に対応しうる。センサ240が生成する電気信号を選択的に反転させることができるように、入力スイッチと出力スイッチとを対にする。例えば、入力スイッチ220は出力スイッチ231と対にされ、入力スイッチ221は出力スイッチ230と対にされる。1対のスイッチが閉じているとき、他方の対は開いており、センサ240が生成した電気信号が電気回路250を流れることを可能にし、この電気回路250は閉スイッチを含め、開スイッチを除外しなければならない。開閉スイッチ構成を反転させると、電気信号電流が電気回路250を逆方向に流れる。このようにして開閉スイッチの対の構成を変えることにより、センサ240の電気信号の極性を反転させることができる。図2の実施形態は、ピクセル/センサのサイズを小さくしなければならない大面積アレイを要する応用例には、実用的でない場合がある。直列接続されるセンサの数が、1つの行または列の中のセンサの数を超える場合、複数の変調クロックを各ピクセルにルーティングする必要があり、それにより各センサのサイズが大きくなり分解能が下がる。この問題を解決するために、各センサにおいてXORゲートを追加することができる。図3に関して以下でより詳しく説明する本願のこの例示的実施形態は、各ピクセル/センサについて変調を発生させるために、1つの行変調クロックおよび1つの列変調クロックしか必要としない。この行変調クロックおよび列変調クロックはシングルエンド型とすることができるので、各ピクセルにルーティングする変調クロックの数は、ピクセル/センサを列方向または行方向に接続する場合よりも多くない。図3は、本願による変調システム300を示す。変調システム300は、図1に関して上述した変調システム120に対応しうる。変調システム300は、多重化システム生成器不図示に接続された行通信線310および列通信線311、入力スイッチ320および321、出力スイッチ330および331、XORゲート360、ならびにNOTゲート361を含む。複数のセンサ340および電気回路350は、図1に関して上述したセンサアレイ130に対応しうる。変調システム200と同様に、センサ340が生成する電気信号の極性を選択的に反転させることができるように、変調システム300の入力スイッチと出力スイッチとを対にする。しかし変調システム300では、各センサ340におけるXORゲート360およびNOTゲート361が、各センサを多重化システム生成器に個々に接続する必要性をなくす。行通信線310および列通信線311は、センサのスイッチをそれぞれ制御する。行通信線310および列通信線311が同じ場合、XORゲート360の出力は真であり、入力スイッチ320および対出力スイッチ331は閉じる。XORゲート360の出力が真なので、NOTゲート361の入力は真であり、そのためNOTゲート361の出力は偽であり、入力スイッチ321および対出力スイッチ330は開く。逆に、行通信線310と列通信線311とが反対の場合、入力スイッチ320および対出力スイッチ331は開き、入力スイッチ321および対出力スイッチ330は閉じる。このようにして、行通信線310の信号および列通信線311の信号を変えることにより、センサ340の電気信号の極性を反転させることができる。図3の例示的実施形態は、より大規模なセンサアレイの変調システムに対し、改善された空間的性能をもたらす。図2に関して上述した変調システム200は、各センサ240が多重化システム生成器に個々に接続されることを必要とする。したがって、複数の接続線を各行または列内のセンサにルーティングしなければならず、このことは大規模なセンサアレイではかなりの空間量を必要とし、これによりセンサアレイの空間密度を低減する。この実施形態の利点を解説するために、各列内の全てのセンサが1つの電気回路内で接続される8列のセンサアレイを検討されたい。各行内の各センサは、独自の変調クロックおよびその変調クロックの逆を必要とする。したがって、各行は16本の接続線を必要とする。3μm幅および3μm間隔の接続線では、図2のセンサアレイは、センサアレイの各行にルーティングされる接続線のために16x6=96μm必要である。しかし、図3のセンサアレイは、1行当たり6μmの接続線しか必要としない。図4A-図4Hは、2個のセンサおよび2つの変調を含むセンサアレイ用の例示的多重化方式を示す。各図面の1列目401、411、421、431、441、451、461、および471は、センサアレイ内のセンサ番号を明らかにする。図面の一番上に、変調番号402、412、422、432、442、452、462、および472を水平方向に表示する。極性行列403、413、423、433、443、453、463、および473は多重化方式を表し、行列の各位置における数字1の符号は、その変調における関連するセンサの極性を表す。例えば、図4Aに示す多重化方式の第2の変調におけるセンサ2の極性だけが反転されており、そのため、変調2におけるセンサ2だけを多重化極性行列の中で-1によって表す。次に図4Aに関して、本願の例示的実施形態について説明する。説明のため、図4Aは、電気的に直列接続された2個の電圧発生センサのアレイに関する多重化方式を表すと仮定されたい。センサ1およびセンサ2が発生させる電圧をxおよびyとそれぞれ呼ぶ。変調1では、どちらの極性も反転されておらず、そのためセンサ1およびセンサ2の結合電圧、すなわち読出しはxyである。変調2では、センサ2の極性が反転されており、そのためセンサ1およびセンサ2の結合電圧はx-yである。次いで、変調1および変調2の結合電圧を加算しセンサ1、または変調1の結合電圧から変調2の結合電圧を減算しセンサ2、その結果を2で割ることでセンサのそれぞれの電圧を求めることができる。上記に記載した多重化方式および例示的な多重分離アルゴリズムも、一連の一次方程式として理解することができる。方程式1および方程式2は、変調1および2のそれぞれにおける結合電圧を表す。方程式1:xy=mod1方程式2:x-y=mod2上記で述べたように、センサのそれぞれの電圧は、変調1および変調2の結合電圧を加算しセンサ1-方程式3、または変調1の結合電圧から変調2の結合電圧を減算しセンサ2-方程式4、その結果を2で割ることで求めることができる。図4A-図4Dに示すように、多重化方式は、任意の変調における任意のセンサの極性を反転させ、同じセンサのまたは別のセンサの他の任意の極性を反転させないことによって得ることができる。図4E-図4Hに示すように、多重化方式は、1つの変調における1個のセンサを除き、両方のセンサの変調の極性を反転させることによっても得ることができる。これらの全ての変調方式の重要な側面は、ただ1つの変調について、センサの極性の1つだけ他の全てのセンサの極性と異なることである。図示するために、図4A-図4H内のただ1つしかない極性を、関連する多重方式行列の陰影部によって区別する。これらの8つの行列は、2センサアレイ用の多重化方式に過ぎない。図5A、5B、5Cおよび5Dは、本願による、4個、4個、8個、および16個のセンサを含むセンサアレイ用の例示的多重化方式を示す。図4A-図4Hと同様に、1列目501、511、521、および531はセンサを識別し、1行目502、512、522、および532は変調番号を識別し、極性行列503、513、523、および533は多重化方式を表し、各位置における数字1の符号は、その変調における関連するセンサの極性を表す。2n1センサのセンサアレイの多重化方式を生成するために、2個のセンサの平凡な事例を推定することができる。ただし図5A-図5Dに示すように、nは任意の正の整数である。まず、あらゆる2n1x2n1行列を2x2行列として書くことができ、その行列内の各位置が2nx2n行列に対応することを理解すべきである。本明細書では、第1の行列レベルは、2n1x2n1行列内の、2nx2n行列の4つの象限に対応する最も大きい2x2行列を指すと理解することができる。第1レベル行列が図4A-図4H内の行列の何れかの形を取る場合、この2x2行列を解いて2つの2nx2n行列をもたらすことができる。これらの2nx2n行列はどちらも2x2行列として書き換えることができ、その行列内の各位置は2n-1x2n-1行列に対応し、第2レベルの2x2行列は、図4A-図4H内の行列の1つに相当する。このパターンは、どんな2n1センサアレイについても続けることができる。図5Aに示すように、例えば4センサアレイでは、全てのレベルにおいて図4Aの2x2行列を用いて多重化方式を生成することができる。図5A内に見られるように、図4A内の第2の変調における第2のセンサの極性と同様に全行列が反転されている2,2の位置を除き、第1レベルの2x2行列の全ての位置について図4Aのセンサアレイが繰り返されている。図5Cに示すように、図5Aの4センサ行列を図4Aの2x2の第1レベル行列に当てはめることにより、図4Aの多重化方式を用いて8センサアレイ用の多重化方式を生成することができる。図5C内に見られるように、図4A内の第2の変調における第2のセンサの極性のように全行列が反転されている2,2の位置を除き、第1レベルの2x2行列の全ての位置について図5Aのセンサアレイが繰り返されている。図5Dにあるように、この方法をさらに繰り返して16センサアレイを生成することができる。本明細書に記載の行列は、次数2nのアダマール行列に相当することを当業者なら理解することができる。ただしnは任意の正の整数である。当業者は、図4Aの行列を、多重化方式を生成するための基礎とする必要はなく、図4A-図4Hの2x2行列のどれを用いてもよいことを理解するであろう。さらに、各レベルにおける全ての2x2行列が図4A-図4H内の行列の1つに相当するという条件で、1つの多重化方式の中で、図4A-図4Hの2x2行列の任意の組合せを用いることができる。図5Bに実際に示すように、4センサアレイでは、例えば第1レベル行列に図4Bの2x2行列を用いることができ、図4Aの2x2行列を用いて第2レベル行列を生成することができる。上記の方法で生成される多重化方式のいずれにおいても、本願から逸脱することなく変調を入れ替えることができることに留意されたい。例えば、図5Cの多重化方式を作成したら、変調5および変調6、すなわち列5および列6を交換し、多重分離して個々のセンサの電気信号を求めることができる別の多重化方式を作成することができる。次に、2nセンサアレイ用の多重化方式を生成するための代替方法を示す。この代替方法は、センサ番号を2進コードに置き換えるステップと、2進列内の数字を用いて多重化方式を生成するステップとを含む。一実施形態では、従来の2進数字0および1を表すための略記としてΣ-Δコードを使用するが、どんな等価の表現も使用することができる。2nセンサアレイでは、nの2進ビットを要するΣ-Δコードでセンサ番号を書く。各次数について、変調シーケンスを生成する。ある次数におけるビットがΣに相当する場合、その次数のシーケンス内では全ての変調が正である。ビットがΔに相当する場合、そのシーケンスに関する変調は次数によって決まり、つまり、1次のΔは隣接する変調ごとに交互になる極性を示し、2次のΔは隣接する2つの変調群ごとに交互になる極性を示し、3次のΔは隣接する4つ=23-1の変調群ごとに交互になる極性を示し、その後も同様である。次いで、対応するΣ-Δコード表現の各次数の変調シーケンスを掛けることにより、各センサの変調を生成する。次に、本願によるΣ-Δコードによって生成した例示的センサ変調を8センサアレイに関して説明し、それらのセンサは0、1、2、3、4、5、6、および7で番号付けられる。表1は、ΣΔΔ=202121によりΣ-Δコードで表す、センサ3の変調シーケンスの生成を示す。表2は、ΔΔΣ=212120によりΣ-Δコードで表す、センサ6の変調シーケンスの生成を示す。さらに、m個のセンサを有するアレイ用の多重化方式を生成するために、本明細書に記載の例示的な2n1x2n1行列を使用することもでき、ただし2n<m<2n1が成立する。mセンサアレイ用の多重化方式を作成するには、2n1多重化方式のmの変調しか使う必要がない。図5Eは、本願による、6個のセンサを含むセンサアレイ用の例示的多重化方式540を示す。上記のように、1列目541は各センサを識別し、1行目542は変調番号を識別し、極性行列543は多重化方式を表し、各位置における数字1の符号は、その変調における関連するセンサの極性を表す。22<6<23が成立するので、本願による任意の8センサ多重化方式を使用することができる。図5Cと図5Eを比較すると分かるように、図5Eの多重化方式は、図5Cの8センサ多重化方式から生成される。次に、2n列x2n行のセンサアレイ用の多重化方式を生成するための方法について解説する。まず、2つの2nx2n行列列変調および行変調用にそれぞれ1つの行列が選択される。これらの2nx2n行列のそれぞれは、図4および図5に関して上述した方法を用いて生成される2n多重化方式と相関関係にある。次いで、センサアレイ全体用の多重化方式を生成するためにこれらの2つの行列がオーバレイされ、すなわち行変調行列が列変調行列の各位置に入れられ、列行列のエントリが-1の場合、行変調行列のエントリの符号が反転される。この方法を例示するために、図5Fは、本願による、4つの列および4つの行を含むセンサアレイ用の例示的多重化方式550である。1列目551はセンサを識別し、1行目552は変調番号を識別し、極性行列553は多重化方式を表し、各位置における数字1の符号は、その変調における関連するセンサの極性を表す。多重化方式550は、図3に関して上述した変調システム300など、各センサにおいてXORゲートを組み込む変調システムによって実装することができる。多重化方式550は、行変調および列変調のそれぞれについて、図5Aおよび図5Bに示した4x4行列を使って生成された。ただし、4x4行列のどんな組合せも使用することができる。図5Fに示すように、図5Aの行変調行列は、図5Bの列変調行列内の正の極性1に対応する位置のそれぞれにおいて繰り返され、図5B内の負の極性-1に対応する全ての位置において符号反転される。図5Bを列変調行列として使用することを強調表示するために、図5F内では負の極性の行変調行列は陰影表示される。さらに、センサアレイは、2n列x2n行のセンサアレイで構成される必要はない。2n-1<m<2nが成立するm列xm行のセンサアレイでは、図5Eに関して上述した方法と同様に、2つの2n行列をまず選択する。次いで、その結果生じる行列をオーバレイして、m列xm行のセンサアレイ用の多重化方式を作成する。本明細書に記載の多重化方式は例示目的で示すに過ぎず、本発明の多重化方式は、各センサの電気信号をもたらすように、多重化した電気信号を多重分離できるようにする任意の形を取ることができることを理解すべきである。本願の多重分離器は、上述の一次方程式を解くアルゴリズムを実装することができる。例えば上記の多重化方式の1つの利点は、センサiの信号であって、iは1からNの間の任意の数センサの数である、センサiの信号を計算できることであり、計算は、その信号の行の全ての値が正であるように行列をまず調節し、次いで調節した行列の全ての列を加算するものである。和は、合計でN掛けるセンサiの電気信号になり、他の全てのセンサについてはゼロ、すなわち他のセンサの行の全ての値の和はゼロになる。したがって、センサiは、結果として生じる結合信号をNで割ることで求めることができる。このようにして、この多重分離アルゴリズムはN個のセンサのそれぞれについてN回の計算を要し、したがってこのアルゴリズムの計算次数計算オーダーはON2である。別の好ましい実施形態では、表1および表2に関して上述したのと同様のΣ-Δ2進コードを用いることにより、計算次数ONlog2Nの多重分離アルゴリズムを使用する。この計算の利点は、上記に記載したON2の実施形態における計算の多くが冗長であることに注目することによって達成される。この冗長性は除去することができ、その結果、各次数は前の次数の計算を利用して、ステップまたは次数で計算を実行することにより結果的に計算速度が改善される。この実施形態では、多重分離器は、表1および表2に関して上述したΣ-Δコード変調を事実上元に戻している。この実施形態では、m次において2m個のΣ-Δ表現があるすなわち1次={ΣおよびΔ}、2次={ΣΣ、ΣΔ、ΔΣ、およびΔΔ}等。各Σ-Δ表現は、前の次数の各Σ-Δ表現の隣接成分を加算/減算することによって形成される2n-m個の成分を含むただしN=2nである。具体的には、Nの変調それぞれの隣接するサンプルの対を加算/減算することにより、2つの1次Σ-Δ表現ΣおよびΔをまず求め、2つの1次Σ-Δ表現のそれぞれは2n-1個の成分を有する。次いで、各1次Σ-Δ表現ΣおよびΔの隣接する成分の対を加算/減算することにより、4つ=22の2次Σ-Δ表現ΣΣ、ΣΔ、ΔΣ、およびΔΔを求め、4つの2次Σ-Δ表現のそれぞれは2n-2個の成分を有する。このプロセスをn次まで続ける。最後に、各センサの信号を求めるために、各n次Σ-Δ表現の成分2n-n=1成分をNで割る。このように、この多重分離アルゴリズムの計算次数はONlog2Nである。このことは、まずlog2N=n次あることに注目することで理解することができる。また、各次数において2m個のΣ-Δ表現があり、各Σ-Δ表現は次数mにおいて2n-m個の成分を含むので、各次数のΣ-Δ表現を生成するには合計N=2mx2n-m回の計算が必要である。したがって、この実施形態の多重分離アルゴリズムの計算次数は、ONlog2Nである。この方法を例示するために、図6は、8センサアレイ用の例示的多重分離アルゴリズム600である。多重分離アルゴリズム600は、8つの変調601、変調ごとの多重化サンプル602、ならびに1次604、2次605、および3次606のそれぞれについてのΣ-Δコード表現603を含む。各センサの入力値607は、多重分離アルゴリズム600の実行結果である。多重分離アルゴリズム600内の各Σ-Δ表現は、前の次数のΣ-Δ表現のそれぞれの隣接する成分の対を加算し、または減算することによって計算される。例えば、2つの1次Σ-Δ表現604ΣおよびΔは、多重化サンプルの対を減算/加算することによって計算される。次いで、4つの2次Σ-Δ表現605ΣΣ、ΣΔ、ΔΣ、およびΔΔが、1次Σ-Δ表現ΣおよびΔの隣接する成分の対を減算し、または加算することによって計算される。8つの3次Σ-Δ表現606が、2次Σ-Δ表現の隣接する成分の対を減算し、または加算することによって計算される。結果として生じる3次Σ-Δ表現のそれぞれは、各センサの入力値607を与えるために8センサの数で割らなければならない。当業者なら、上記の多重分離アルゴリズムが高速フーリエ変換および分割統治アルゴリズムに似ていることを容易に理解するであろう。しかし、本願がそうしたアルゴリズムに限定されると理解すべきではなく、本願の範囲から逸脱することなく、サンプルを多重分離するいかなる方法も使用することができる。図7は、本願による、多重化方式を実装するための例示的ロジック700を示す。ロジック700は、リップルカウンタ701、ならびに16個の変調クロック時間変更フリップフロップ711、712、721、722、731、732、733、734、741、742、743、744、745、747、747、および748を含む。リップルカウンタ701も変調クロック時間変更フリップフロップも、図1に関して上述した多重化方式生成器110を含むことができる。変調クロック711は、論理high1にハードコードされる。変調クロック2n-11から2nは、排他的NOR構成内のリップルカウンタのn番目のビットでゲートされる、変調クロック1から2n-1を使って生成される。このようにして、リップルカウンタ内の各ビットは、図4A-図4Hに関して上記に示したセンサ変調方式と同様の方法で2つの出力を変調することができる。したがって、2nの変調クロックを伴う多重化方式では、nビットのリップルカウンタが必要とされる。図5A-図5Fに関して上述したのと同様の方法で変調方式を生成するために、リップルカウンタ内の各ビットの変調は、リップルカウンタ内の前のビットの変調に基づく。ロジック700に関して、リップルカウンタ701内の第1のビットを使用して変調クロック711および712を変調し、711および712の出力と排他的NORされるリップルカウンタ701内の第2のビットが変調クロック721および722をそれぞれ生成し、711、712、721、および722の出力と排他的NORされるリップルカウンタ701内の第3のビットが、変調クロック731、732、733、および734をそれぞれ生成し、711、712、721、722、731、732、733、および734の出力と排他的NORされるリップルカウンタ701内の第4のビットが、変調クロック741、742、743、744、745、747、747、および748をそれぞれ生成する。このようにして、nビットのリップルカウンタは、2nの変調クロックを生成する、すなわち2nの変調クロックを用いて変調システムによって実装される多重化方式を生成することができる。ロジック700は例として示したものであり、本発明の趣旨から逸脱することなく、任意の数の等価の構成を使用できることを当業者なら容易に理解するであろう。図8は、本願の例示的実施形態による、周波数多重化センサアレイ800の回路を示す。周波数多重化センサアレイ800は、多重化方式生成器810と、変調システム820と、センサアレイ830と、読出し装置840と、多重分離器850とを含む。周波数多重化センサアレイ800は、図1に関して上述した周波数多重化センサアレイ100を含むことができる。多重化方式生成器810は、図7に関して上述したロジック700のリップルカウンタ701を含むことができる。変調システム820は、図1に関して上述した変調システム120を含むことができる。センサアレイ830は、32x32のセンサアレイを含む。読出し装置840は、センサアレイ830内のセンサの多重化信号のデジタル読出しを行うために、いくつかのアナログ-デジタル変換器を含む。読出し装置840として、一次のシグマデルタアナログ-デジタル変換器を表示するが、任意の次数のシグマデルタアーキテクチャ、または他の任意のアナログ-デジタル変換器アーキテクチャが使用可能である。一部の実施形態では、シグマデルタアーキテクチャは、センサ上に統合することができ、オーバーサンプリングによって抽出可能な数ビットを与える、単純なアナログフロントエンドを提供することができる。これらの実施形態では、シグマデルタアーキテクチャは、センサからの弱い信号を抽出するのに必要なダイナミックレンジを提供する。アナログ-デジタル変換器の分解能は、応用例に応じて変わり得ることに留意されたい。したがって、読出し装置840内の8ビットアナログ-デジタル変換器は専ら例として示し、一部の応用例は、例えば20-24ビットが含まれる、より高いまたはより低い分解能を必要とする場合がある。読出し装置840は、図1に関して上述した読出し装置130を含むことができる。多重分離器850は、マイクロコントローラおよび関連メモリを含む。関連メモリは、FIFOFirstinFirstoutメモリブロックを含むことができる。多重分離器850は、図1に関して上述した多重分離器150を含むことができる。FIFOは、マイクロコントローラが処理する準備ができるまでデータを記憶し、それにより、マイクロコントローラおよび読出し装置が異なる速度で動作することを可能にする。マイクロコントローラは、変調方式に基づいてサンプル信号を復調するためのアルゴリズムを使用する。多重分離器850は、図6に関して上述した多重分離アルゴリズム600を含むことができる。周波数多重化センサアレイ800は例として示したものであり、本発明の限定的な実施形態として理解すべきではない。上記で論じたマイクロコントローラでは、任意のアルゴリズムを使用できることに留意すべきである。さらに、マイクロコントローラを使用しなくてもよく、例えば書替え可能ゲートアレイや、論理関数を実施するように動作可能な他のハードウェア装置など、サンプルを多重分離するための代替的手段が考えられる。図9は、本願の例示的実施形態による、電気的に接続された、センサアレイ内の複数のセンサのそれぞれの電気信号を求めるプロセス900のブロック図である。プロセス900は、任意の数の追加のまたは代わりのタスクを含んでもよいことを理解すべきである。図9に示すタスクは図示の順序で実行する必要はなく、プロセス900は、本明細書では詳しくは説明しない追加機能を有する、より包括的な手順またはプロセスの中に組み込むことができる。プロセス900は、図1-図8に示した実施形態を用いて実施することができ、説明のため、プロセス900についての以下の説明は、図1-図8に関して上述した要素を参照する場合がある。図9に示すように、プロセス900は、センサアレイ例えば図1に関して記載したセンサアレイ130の複数のセンサを多重化するステップ901であって、各センサの極性を選択的に反転させるステップを含む、複数のセンサを多重化するステップ901を含む。ステップ901は、各変調についてどのセンサの極性を反転させるかを決定するための多重化方式生成器を設けるステップも含むことができる。ステップ901は、多重化方式を実施するための変調システムを設けるステップも含むことができる。同じく図9に示すように、プロセス900は、複数の多重化センサの複数のサンプルを例えば図1に関して説明した読出し装置140を用いて測定するステップ902を含む。本願の一実施形態によれば、多重化信号からセンサの電気信号のそれぞれを多重分離するには、サンプルの数が少なくともセンサアレイ内のセンサの数でなければならない。プロセス900は、複数のサンプルを多重分離して各センサの電気信号を求めることができるように、複数のサンプルのそれぞれについて複数のセンサの極性を変えるステップ903も含む。一実施形態では、複数のセンサの極性を変えるステップ903が多重化方式不図示によって制御され、変調システム不図示によって実施される。最後にプロセス900は、複数のサンプルを例えば図1に関して説明した多重分離器150を用いて多重分離するステップ904を含む。本発明を一部の実施形態に関連して説明してきたが、本発明を本明細書に記載した特定の形態に限定するつもりはない。むしろ本発明の範囲は、特許請求の範囲によってのみ限定される。さらに、ある特徴を特定の実施形態に関連して説明しているように思われ得るが、説明した諸実施形態の様々な特徴は、本発明に従って組み合わせてもよいことを当業者なら理解するであろう。さらに、別々に記載したが、複数の手段、要素、またはプロセスのステップを、例えば単一のユニットまたはプロセッサによって実施することができる。加えて、個々の特徴が異なる請求項の中に含まれる場合があるが、それらの特徴はことによると有利に組み合わせることができ、異なる請求項の中に含まれることは、諸特徴の組合せが実現可能でないことおよび/または有利でないことを意味するものではない。また、ある特徴をクレームの1つのカテゴリ内に含めることは、このカテゴリに限定することを意味するものではなく、むしろその特徴は、必要に応じて他のクレームカテゴリに等しく適用可能であり得る。"