"プロセッサ部と、回路状態を示す状態情報を記憶する記憶部を有する回路部と、前記状態情報を監視し、前記状態情報の所定の変化を検出すると、前記プロセッサ部に対する割り込みを発生する回路状態監視回路と、を有する半導体集積回路。前記回路状態監視回路は、前記回路部とバスとの間に接続されていることを特徴とする請求項1に記載の半導体集積回路。前記回路状態監視回路は、前記バスを経由した前記回路部に対するアクセスがあるときに、前記状態情報の監視を中断させ、前記バスと前記回路部との間の信号経路を確立する選択部を有していることを特徴とする請求項2に記載の半導体集積回路。前記回路状態監視回路は、前記状態情報を読み出す読み出し部と、前記状態情報を監視する監視部と、前記状態情報の所定の変化が前記監視部にて検出されると、前記プロセッサ部に対する割り込みを発生する割り込み発生部と、を有することを特徴とする請求項1乃至3の何れか一項に記載の半導体集積回路。外部の回路部から回路状態を示す状態情報を読み出す読み出し部と、前記状態情報を監視する監視部と、前記状態情報の所定の変化が前記監視部にて検出されると、プロセッサ部に対する割り込みを発生する割り込み発生部と、を有することを特徴とする回路状態監視回路。しかし、プロセッサによるポーリングを行う際、プロセッサがIPマクロのレジスタの内容を繰り返し読み出すので、プロセッサの負荷が増加するという問題があった。発明の一観点によれば、プロセッサ部と、回路状態を示す状態情報を記憶する記憶部を有する回路部と、前記状態情報を監視し、前記状態情報の所定の変化を検出すると、前記プロセッサ部に対する割り込みを発生する回路状態監視回路と、を備えた半導体集積回路が提供される。また、発明の一観点によれば、外部の回路部から回路状態を示す状態情報を読み出す読み出し部と、前記状態情報を監視する監視部と、前記状態情報の所定の変化が前記監視部にて検出されると、プロセッサ部に対する割り込みを発生する割り込み発生部と、を備えた回路状態監視回路が提供される。開示の半導体集積回路及び回路状態監視回路によれば、プロセッサ部の負荷を低減できる。以下、本発明の実施の形態を、図面を参照しつつ説明する。第1の実施の形態図1は、第1の実施の形態の半導体集積回路の一例を示す図である。半導体集積回路10は、プロセッサ部11、回路部12、回路状態監視回路13を有しており、これらはバス14に接続されている。プロセッサ部11は、たとえば、CPUCentralProcessingUnitやMPUMicroProcessingUnitであり、半導体集積回路10の動作を制御する。回路部12は、たとえば、ある機能インターフェース機能、A/DAnalogueDigitalコンバータ機能などを有するIPマクロである。回路部12は、自身の回路状態を示す状態情報であるステータスビットなどを格納する記憶部12aを有している。回路状態とは、たとえば、他の回路との通信状態、エラー状態などがある。回路状態監視回路13は、回路部12の記憶部12aに記憶されている状態情報を監視する。そして、回路状態監視回路13は、状態情報の所定の変化たとえば、0から1への変化またはその反対の変化を検出すると、プロセッサ部11に対する割り込みを発生し、割り込み信号線15を介して、プロセッサ部11に通知する。このような半導体集積回路10では、プロセッサ部11ではなく、回路状態監視回路13が、回路部12の状態情報を監視する。そして、回路状態監視回路13は、状態情報の所定の変化を検出すると、プロセッサ部11に対する割り込みを発生する。プロセッサ部11は、回路状態監視回路13による割り込みを検出すると、回路部12の記憶部12a内の状態情報を確認し、状態情報で示される回路部12の回路状態に応じた制御を行う。以上のような半導体集積回路10によれば、回路状態監視回路13が、回路部12の状態情報を監視し、所定の変化を検出したときに、割り込みにより、プロセッサ部11に通知するようにしたので、プロセッサ部11がポーリングを行わなくて済むようになる。これにより、プロセッサ部11の負荷を軽減できる。第2の実施の形態図2は、第2の実施の形態の半導体集積回路の一例を示す図である。半導体集積回路20は、CPU21、IPマクロ22、回路状態監視回路23を有しており、CPU21と回路状態監視回路23は、バス24に接続されている。IPマクロ22は回路状態監視回路23に接続されている。すなわち、本実施の形態では、第1の実施の形態の半導体集積回路10と異なり、回路状態監視回路23が、IPマクロ22とバス24の間に接続されている。なお、バス24には、CPU21や回路状態監視回路23の他に、種々の回路たとえば、入出力回路や記憶回路などが接続されていてもよい。CPU21は、半導体集積回路20の各部の動作を制御する。IPマクロ22は、自身の回路状態を示すステータスビットや、制御ビットなどを格納するレジスタ22aを有している。回路状態監視回路23は、IPマクロ22のレジスタ22aに記憶されているステータスビットを監視する。そして、回路状態監視回路23は、ステータスビットの所定の変化を検出すると、CPU21に対する割り込みを発生し、割り込み信号線25を介して、CPU21に通知する。図3は、回路状態監視回路の一例を示す図である。回路状態監視回路23は、アドレス情報保持部30、位置情報保持部31、読み出し部32、監視部33、割り込み発生部34、スタートビット設定部35、選択部36を有している。アドレス情報保持部30は、IPマクロ22のステータスビットを格納しているレジスタ22aのアドレス情報を保持している。位置情報保持部31は、アドレス情報で指定されたデータのどの位置ビットにステータスビットがあるかを示す位置情報を保持する。読み出し部32は、アドレス情報保持部30に格納されているアドレス情報をもとに、IPマクロ22のレジスタ22aからステータスビットを含むデータを読み出す。監視部33は、位置情報をもとに、読み出されたデータからステータスビットを特定して、所定の変化が発生したか否かを監視する。割り込み発生部34は、監視部33から所定の変化を検出した旨の通知を受けると、割り込み信号をアサートする。スタートビット設定部35には、読み出し部32と監視部33の動作を開始するためのスタートビットが設定される。スタートビット設定部35は、たとえば、レジスタであり、CPU21からバス24を介して、スタートビットがセットたとえば、1が設定された場合に、読み出し部32と監視部33の動作を開始させる。選択部36は、信号線37を介して読み出し部32に接続し、信号線38,39を介してバス24に接続している。また、選択部36は、信号線40を介してIPマクロ22に接続されている。そして、選択部36は、バス24から信号線39を介して入力される信号以下マクロアクセス信号と呼ぶに応じて、IPマクロ22と読み出し部32との間の信号経路を確立するか、IPマクロ22とバス24との間の信号経路を確立するか選択する。マクロアクセス信号は、バス24に接続された回路たとえば、CPU21からIPマクロ22へのアクセスが発生する際、アサートされ、バス24からIPマクロ22側に出力される信号である。たとえば、選択部36は、マクロアクセス信号がデアサートのときは、読み出し部32とIPマクロ22との間の信号経路を確立し、バス24とIPマクロ22との間の信号経路を切断する。選択部36は、マクロアクセス信号がアサートのときは、バス24とIPマクロ22との間の信号経路を確立し、読み出し部32とIPマクロ22との間の信号経路を切断することによって、ステータスビットの監視を中断させる。これにより、バス24に接続された回路CPU21などとIPマクロ22との間の通信が、回路状態監視回路23による監視動作によって妨げられることを抑制できる。図4は、監視部の一例を示す図である。図4では、ステータスビットが1に変化したときに1が出力され、割り込み発生部34に割り込みを発生させる監視部33の例が示されている。監視部33は、AND回路33aと、比較器33bを有している。AND回路33aは、位置情報保持部31に保持された位置情報と、読み出し部32で読み出されたレジスタ22aのデータステータスビットを含むとのAND論理を出力する。たとえば、位置情報として、8’b00010000が位置情報保持部31に格納されているとする。ここで、位置情報の8は位置情報が8ビットであることを示し、bは位置情報が2進数で表されていることを示している。また、位置情報において、1の位置がステータスビットの位置であることを示している。上記の例では、下から5ビット目がステータスビットの位置であることが示されている。読み出し部32で読み出されるデータが、たとえば、8’b01010101の場合、AND回路33aの出力は、8’b00010000となる。比較器33bは、位置情報保持部31に保持された位置情報と、AND回路33aの出力とを比較し、両者が一致している場合には1を出力し、割り込み発生部34に割り込み信号をアサートさせる。両者が一致していない場合には、比較器33bは0を出力する。上記の例では、位置情報が8’b00010000であり、AND回路33aの出力も8’b00010000となるので、比較器33bからは1が出力され、割り込み発生部34は、割り込み信号をアサートする。すなわち、監視部33は、読み出し部32で読み出されるデータの下から5ビット目であるステータスビットが1であると、割り込み発生部34にCPU21に対する割り込みを発生させる。なお、図1に示した半導体集積回路10の回路状態監視回路13も、回路状態監視回路23とほぼ同様の回路で実現できるが、選択部36は用いず、読み出し部32がバス24図1では、バス14に接続される。以下、第2の実施の形態の半導体集積回路20の動作をフローチャート及びタイミングチャートを用いて説明する。なお、以下の例では、選択部36は、マクロアクセス信号が0のときは、読み出し部32とIPマクロ22を接続して、両者の間の信号経路を確立する。そして、マクロアクセス信号が1のときは、選択部36は、バス24とIPマクロ22を接続して、両者の間の信号経路を確立するものとする。図5は、半導体集積回路の動作の一例を示すフローチャートである。また、図6は、半導体集積回路の各部の信号の動きの一例を示すタイミングチャートである。図6では、上から、スタートビット、アドレス情報、位置情報、マクロアクセス信号、信号線38,37,40の信号、監視部33の出力、割り込み信号の様子が示されている。ステップS1:CPU21は、バス24を介して、アドレス情報保持部30にステータスビットを格納しているレジスタ22aのアドレス情報を設定する。また、CPU21は、バス24を介して、位置情報保持部31に、ステータスビットの位置情報を設定する。これにより、図6の時刻t1のように、ステータスビットがあるアドレスと、そのアドレスで指定されるデータ中におけるステータスビットの位置ビット位置が確定する。ステップS2:CPU21は、スタートビット設定部35にスタートビットを設定する1を設定する。これにより、読み出し部32と監視部33は動作を開始する。ステップS3:選択部36は、マクロアクセス信号がデアサート0か否かを判定する。マクロアクセス信号がデアサートである場合、読み出し部32とIPマクロ22を接続し、ステップS4の処理が行われる。マクロアクセス信号がアサートの場合には、選択部36は、バス24とIPマクロ22を接続させる。そして、マクロアクセス信号がデアサートになるまで、ステップS3の処理が繰り返される。図6に示す例では、スタートビットが1になる時刻t2では、マクロアクセス信号が0であるため、選択部36は、読み出し部32とIPマクロ22を接続する。また、時刻t3では、マクロアクセス信号が1であるため、選択部36は、バス24とIPマクロ22を接続する。これにより、信号線38と信号線40の信号が同じものデータD1となる。また、時刻t4では、再びマクロアクセス信号が0となるため、選択部36は、読み出し部32とIPマクロ22を接続する。ステップS4:読み出し部32は、アドレス情報で指定されたIPマクロ22のレジスタ22aのステータスビットを含むデータを読み出す。図6に示す時刻t2や時刻t4では、読み出し部32とIPマクロ22が選択部36により接続されている。そのため、アドレス情報で指定されたIPマクロ22のレジスタ22aのデータD2が信号線40を介して信号線37に伝達され、読み出し部32に供給される。ステップS5:監視部33は、ステータスビットが所定の変化をするか判定する。監視部33は、図6に示したようなデータD2中のステータスビットを位置情報により特定し、その変化を検出する。ステータスビットの所定の変化が検出されない場合には、ステップS3からの処理が繰り返される。ステータスビットの所定の変化が検出された場合には、ステップS6の処理が行われる。ステップS6:監視部33で、ステータスビットの所定の変化が検出された場合、割り込み発生部34は、CPU21に対する割り込みを発生する。図6に示す例では、時刻t5において、ステータスビットの所定の変化を検出して、監視部33の出力が1となり、割り込み発生部34から出力される割り込み信号が1となりアサートされている。これにより、CPU21は、IPマクロ22のステータスビットに所定の変化が発生したことを認識でき、IPマクロ22の回路状態が変化したことを認識できる。CPU21は、割り込みが発生すると、IPマクロ22にアクセスして、レジスタ22aの内容を読み、ステータスビットが変化したことを確認する。これは、検出した割り込みが、他の要因によるものではなく、ステータスビットの変化によるものであると確認するためである。以上のような、半導体集積回路20では、回路状態監視回路23が、IPマクロ22のステータスビットを監視し、所定の変化を検出したときに、CPU21に通知するようにしたので、CPU21がポーリングを行わなくて済むようになる。これにより、CPU21の負荷を軽減できる。また、ステータスビットの変化が割り込み対象となっていないIPマクロ22でも機能の追加などの修正をせずに使用できる。また、半導体集積回路20では、回路状態監視回路23がバス24とIPマクロ22との間に接続されているので、回路状態監視回路23は、バス24を介さずにIPマクロ22のステータスビットの変化を検出する。これにより、バス効率が向上する。以上、実施の形態に基づき、本発明の半導体集積回路及び回路状態監視回路の一観点について説明してきたが、これらは一例にすぎず、上記の記載に限定されるものではない。たとえば、上記の説明では、ステータスビットが1つの場合について説明したが、これに限定されず、複数の回路状態を示す複数のステータスビットの変化を回路状態監視回路23が監視するようにしてもよい。たとえば、同じアドレスで指定されるデータ中に、監視したい複数のステータスビットがある場合には、位置情報保持部31には、各ステータスビットのビット位置を示す位置情報が格納される。たとえば、アドレスで指定される8ビットデータ中の下から4ビット目と5ビット目がステータスビットである場合には、位置情報は8’b00010000と、8’b00001000となる。そして、監視部33は、4ビット目と5ビット目のステータスビットの何れかが1になったときに、割り込み発生部34にCPU21に対する割り込みを発生させる。なお、複数のステータスビットが、異なるアドレスで指定されるデータ中にある場合は、それぞれのアドレスに対して読み出されたデータ中におけるステータスビットの位置が、位置情報として位置情報保持部31に格納され、同様の監視処理が行われる。また、上記の説明では、IPマクロ22が1つの場合について説明したが、これに限定されない。ステータスビットの変化が割り込み対象とならないIPマクロが複数ある場合には、そのようなIPマクロに対して、上述した回路状態監視回路23を接続すればよい。"