主走査方向に列状に配される発光素子からなる第1の発光素子列と、前記主走査方向に列状に配される発光素子からなり、前記第1の発光素子列の少なくとも一部において当該主走査方向と交差する副走査方向に重複するとともに、当該第1の発光素子列と重複する箇所において、当該第1の発光素子列に属する発光素子の間隔より大きい間隔で配された第2の発光素子列と、前記主走査方向に列状に配される発光素子からなり、前記第1の発光素子列の少なくとも一部において前記副走査方向に重複するとともに、当該第1の発光素子列と重複する箇所において、当該第1の発光素子列に属する発光素子の間隔より小さい間隔で配された第3の発光素子列とを備える発光部と、前記発光素子の光出力を結像させて像保持体を露光し静電潜像を形成させる光学素子と、前記第1の発光素子列に属する発光素子が前記主走査方向において予め定められた位置より負側に配列された箇所では、前記第2の発光素子列に属する発光素子が当該第2の発光素子列に重複して配された当該第1の発光素子列に属する発光素子の代わりに選択され、当該主走査方向において予め定められた位置より正側に配列された箇所では、前記第3の発光素子列に属する発光素子が当該第3の発光素子列に重複して配された当該第1の発光素子列に属する発光素子の代わりに選択されるように指定するデータを記憶する記憶部とを備える発光素子ヘッド。前記第1の発光素子列と前記第2の発光素子列とが重複する箇所の発光素子は、当該第1の発光素子列に属する発光素子と当該第2の発光素子列に属する発光素子とで予め定められた第1の整数比による個数で配され、当該第1の発光素子列と前記第3の発光素子列とが重複する箇所の発光素子は、当該第1の発光素子列に属する発光素子と当該第3の発光素子列に属する発光素子とで予め定められた第2の整数比による個数で配されることを特徴とする請求項1に記載の発光素子ヘッド。前記発光部は、発光素子が列状に連続して配され、前記第1の発光素子列の一部を構成する第1の発光素子群と、発光素子が列状に連続して配され、前記第1の発光素子群の一端部側に当該第1の発光素子群に属する発光素子の配される間隔より大きい間隔にて配され、前記第2の発光素子列の一部を構成する第2の発光素子群と、発光素子が列状に連続して配され、前記第1の発光素子群の他端部側に当該第1の発光素子群に属する発光素子の配される間隔より小さい間隔にて配され、前記第3の発光素子列の一部を構成する第3の発光素子群とを有する発光チップを複数備えることを特徴とする請求項1または2に記載の発光素子ヘッド。像保持体と、前記像保持体を帯電する帯電手段と、主走査方向に列状に配される発光素子からなる第1の発光素子列と、当該主走査方向に列状に配される発光素子からなり、当該第1の発光素子列の少なくとも一部において当該主走査方向に交差する副走査方向に重複するとともに、当該第1の発光素子列と重複する箇所において、当該第1の発光素子列に属する発光素子の間隔より大きい間隔で配された第2の発光素子列と、当該主走査方向に列状に配される発光素子からなり、当該第1の発光素子列の少なくとも一部において当該副走査方向に重複するとともに、当該第1の発光素子列と重複する箇所において、当該第1の発光素子列に属する発光素子の間隔より小さい間隔で配された第3の発光素子列とを備える発光部と、当該発光素子の光出力を結像させて前記像保持体を露光し静電潜像を形成させる光学素子と、当該第1の発光素子列に属する発光素子が当該主走査方向において予め定められた位置より負側に配列された箇所では、当該第2の発光素子列に属する発光素子が当該第2の発光素子列に重複して配された当該第1の発光素子列に属する発光素子の代わりに選択され、当該主走査方向において予め定められた位置より正側に配列された箇所では、当該第3の発光素子列に属する発光素子が当該第3の発光素子列に重複して配された当該第1の発光素子列に属する発光素子の代わりに選択されるように指定するデータを記憶する記憶部とを備えた露光手段と、前記記憶部に記憶された前記データを読み出し、前記第1の発光素子列に属する発光素子が、前記主走査方向において予め定められた位置より負側に配された箇所では、前記第2の発光素子列に属する発光素子を当該第2の発光素子列に重複して配された当該第1の発光素子列に属する発光素子の代わりに選択し、当該第1の発光素子列に属する発光素子が当該主走査方向において予め定められた位置より正側に配された箇所では、前記第3の発光素子列に属する発光素子を当該第3の発光素子列に重複して配された当該第1の発光素子列に属する発光素子の代わりに選択するように制御する制御手段と、前記露光手段により露光され前記像保持体に形成された静電潜像を現像する現像手段と、前記像保持体に現像された画像を被転写体に転写する転写手段とを備えた画像形成装置。前記転写手段は、前記主走査方向における画像の伸び縮みを検知する検知器をさらに備え、前記制御手段は、検知された前記画像が前記主走査方向において縮んでいる場合には、前記第2の発光素子列に属する発光素子を当該第2の発光素子列に属する発光素子と重複して配された前記第1の発光素子列に属する発光素子の代わりに選択し、当該主走査方向に伸びている場合には、前記第3の発光素子列に属する発光素子を当該第3の発光素子列に属する発光素子と重複して配された当該第1の発光素子列に属する発光素子の代わりに選択するようにさらに制御することを特徴とする請求項4に記載の画像形成装置。本発明の目的は、形成される画像の乱れを抑制しつつ、形成される画像の主走査方向における位置ずれを補正できる発光素子ヘッド等を提供することにある。請求項1に記載の発明は、主走査方向に列状に配される発光素子からなる第1の発光素子列と、前記主走査方向に列状に配される発光素子からなり、前記第1の発光素子列の少なくとも一部において当該主走査方向と交差する副走査方向に重複するとともに、当該第1の発光素子列と重複する箇所において、当該第1の発光素子列に属する発光素子の間隔より大きい間隔で配された第2の発光素子列と、前記主走査方向に列状に配される発光素子からなり、前記第1の発光素子列の少なくとも一部において前記副走査方向に重複するとともに、当該第1の発光素子列と重複する箇所において、当該第1の発光素子列に属する発光素子の間隔より小さい間隔で配された第3の発光素子列とを備える発光部と、前記発光素子の光出力を結像させて像保持体を露光し静電潜像を形成させる光学素子と、前記第1の発光素子列に属する発光素子が前記主走査方向において予め定められた位置より負側に配列された箇所では、前記第2の発光素子列に属する発光素子が当該第2の発光素子列に重複して配された当該第1の発光素子列に属する発光素子の代わりに選択され、当該主走査方向において予め定められた位置より正側に配列された箇所では、前記第3の発光素子列に属する発光素子が当該第3の発光素子列に重複して配された当該第1の発光素子列に属する発光素子の代わりに選択されるように指定するデータを記憶する記憶部とを備える発光素子ヘッドである。請求項2に記載の発明は、前記第1の発光素子列と前記第2の発光素子列とが重複する箇所の発光素子は、当該第1の発光素子列に属する発光素子と当該第2の発光素子列に属する発光素子とで予め定められた第1の整数比による個数で配され、当該第1の発光素子列と前記第3の発光素子列とが重複する箇所の発光素子は、当該第1の発光素子列に属する発光素子と当該第3の発光素子列に属する発光素子とで予め定められた第2の整数比による個数で配されることを特徴とする請求項1に記載の発光素子ヘッドである。請求項3に記載の発明は、前記発光部は、発光素子が列状に連続して配され、前記第1の発光素子列の一部を構成する第1の発光素子群と、発光素子が列状に連続して配され、前記第1の発光素子群の一端部側に当該第1の発光素子群に属する発光素子の配される間隔より大きい間隔にて配され、前記第2の発光素子列の一部を構成する第2の発光素子群と、発光素子が列状に連続して配され、前記第1の発光素子群の他端部側に当該第1の発光素子群に属する発光素子の配される間隔より小さい間隔にて配され、前記第3の発光素子列の一部を構成する第3の発光素子群とを有する発光チップを複数備えることを特徴とする請求項1または2に記載の発光素子ヘッドである。請求項4に記載の発明は、像保持体と、前記像保持体を帯電する帯電手段と、主走査方向に列状に配される発光素子からなる第1の発光素子列と、当該主走査方向に列状に配される発光素子からなり、当該第1の発光素子列の少なくとも一部において当該主走査方向に交差する副走査方向に重複するとともに、当該第1の発光素子列と重複する箇所において、当該第1の発光素子列に属する発光素子の間隔より大きい間隔で配された第2の発光素子列と、当該主走査方向に列状に配される発光素子からなり、当該第1の発光素子列の少なくとも一部において当該副走査方向に重複するとともに、当該第1の発光素子列と重複する箇所において、当該第1の発光素子列に属する発光素子の間隔より小さい間隔で配された第3の発光素子列とを備える発光部と、当該発光素子の光出力を結像させて前記像保持体を露光し静電潜像を形成させる光学素子と、当該第1の発光素子列に属する発光素子が当該主走査方向において予め定められた位置より負側に配列された箇所では、当該第2の発光素子列に属する発光素子が当該第2の発光素子列に重複して配された当該第1の発光素子列に属する発光素子の代わりに選択され、当該主走査方向において予め定められた位置より正側に配列された箇所では、当該第3の発光素子列に属する発光素子が当該第3の発光素子列に重複して配された当該第1の発光素子列に属する発光素子の代わりに選択されるように指定するデータを記憶する記憶部とを備えた露光手段と、前記記憶部に記憶された前記データを読み出し、前記第1の発光素子列に属する発光素子が、前記主走査方向において予め定められた位置より負側に配された箇所では、前記第2の発光素子列に属する発光素子を当該第2の発光素子列に重複して配された当該第1の発光素子列に属する発光素子の代わりに選択し、当該第1の発光素子列に属する発光素子が当該主走査方向において予め定められた位置より正側に配された箇所では、前記第3の発光素子列に属する発光素子を当該第3の発光素子列に重複して配された当該第1の発光素子列に属する発光素子の代わりに選択するように制御する制御手段と、前記露光手段により露光され前記像保持体に形成された静電潜像を現像する現像手段と、前記像保持体に現像された画像を被転写体に転写する転写手段とを備えた画像形成装置である。請求項5に記載の発明は、前記転写手段は、前記主走査方向における画像の伸び縮みを検知する検知器をさらに備え、前記制御手段は、検知された前記画像が前記主走査方向において縮んでいる場合には、前記第2の発光素子列に属する発光素子を当該第2の発光素子列に属する発光素子と重複して配された前記第1の発光素子列に属する発光素子の代わりに選択し、当該主走査方向に伸びている場合には、前記第3の発光素子列に属する発光素子を当該第3の発光素子列に属する発光素子と重複して配された当該第1の発光素子列に属する発光素子の代わりに選択するようにさらに制御することを特徴とする請求項4に記載の画像形成装置である。請求項1の発明によれば、第2の発光素子列および第3の発光素子列を用いない場合に比較して、形成される画像の乱れを抑制しつつ、形成される画像の主走査方向における位置ずれが補正できる。請求項2の発明によれば、本構成を採用しない場合に比較して、位置ずれを抑制する制御がより容易になる。請求項3の発明によれば、本構成を採用しない場合に比較して、発光部をより容易に構成できる。請求項4の発明によれば、本構成を採用しない場合に比較して、位置ずれをより抑制した画像形成ができる。請求項5の発明によれば、本構成を採用しない場合に比較して、動作中に発生する位置ずれを抑制できる。以下、添付図面を参照して、本発明の実施の形態について詳細に説明する。[第1の実施の形態]<画像形成装置1>図1は本実施の形態が適用される画像形成装置1の全体構成の一例を示した図である。図1に示す画像形成装置1は、一般にタンデム型と呼ばれる画像形成装置である。この画像形成装置1は、各色の画像データに対応して画像形成を行なう画像形成プロセス部10、画像形成プロセス部10を制御する画像出力制御部30、例えばパーソナルコンピュータPC2や画像読取装置3に接続され、これらから受信された画像データに対して予め定められた画像処理を施す画像処理部40を備えている。画像形成プロセス部10は、一定の間隔を置いて並列的に配置される複数のエンジンからなる画像形成ユニット11を備えている。この画像形成ユニット11は、4つの画像形成ユニット11Y、11M、11C、11Kから構成されている。画像形成ユニット11Y、11M、11C、11Kは、それぞれ、静電潜像を形成してトナー像を保持する像保持体の一例としての感光体ドラム12、感光体ドラム12の表面に塗布された感光体を予め定められた電位で帯電する帯電手段の一例としての帯電器13、帯電器13によって帯電された感光体を露光し静電潜像を形成する発光素子ヘッド14、発光素子ヘッド14によって形成された静電潜像を現像する現像手段の一例としての現像器15を備えている。ここで、各画像形成ユニット11Y、11M、11C、11Kは、現像器15に収納されたトナーを除いて、構成に違いはない。そして、画像形成ユニット11Y、11M、11C、11Kは、それぞれがイエローY、マゼンタM、シアンC、黒Kのトナー像を形成する。また、画像形成プロセス部10は、各画像形成ユニット11Y、11M、11C、11Kの感光体ドラム12にて形成された各色のトナー像を被転写体の一例としての記録用紙に多重転写させるために、この記録用紙を搬送する用紙搬送ベルト21と、用紙搬送ベルト21を駆動させるロールである駆動ロール22と、感光体ドラム12のトナー像を記録用紙に転写させる転写手段の一例としての転写ロール23と、記録用紙にトナー像を定着させる定着手段の一例としての定着器24とを備えている。この画像形成装置1において、画像形成プロセス部10は、画像出力制御部30から供給される各種の制御信号に基づいて画像形成動作を行う。そして、画像出力制御部30による制御の下で、パーソナルコンピュータPC2や画像読取装置3から受信された画像データは、画像処理部40によって画像処理が施され、画像形成ユニット11に供給される。そして、例えば黒K色の画像形成ユニット11Kでは、感光体ドラム12が矢印A方向に回転しながら、帯電器13により予め定められた電位に帯電され、画像処理部40から供給された画像データに基づいて発光する発光素子ヘッド14により露光される。これにより、感光体ドラム12上には、黒K色画像に関する静電潜像が形成される。そして、感光体ドラム12上に形成された静電潜像は現像器15により現像され、感光体ドラム12上には黒K色のトナー像が形成される。同様に、画像形成ユニット11Y、11M、11Cにおいても、それぞれイエローY、マゼンタM、シアンCの各色トナー像が形成される。各画像形成ユニット11で形成された感光体ドラム12上の各色トナー像は、矢印B方向に移動する用紙搬送ベルト21の移動に伴って供給された記録用紙に、転写ロール23に印加された転写電界により、順次静電転写され、記録用紙上に各色トナーが重畳された合成トナー像が形成される。その後、合成トナー像が静電転写された記録用紙は、定着器24まで搬送される。定着器24に搬送された記録用紙上の合成トナー像は、定着器24によって熱および圧力による定着処理を受けて記録用紙上に定着され、画像形成装置1から排出される。<発光素子ヘッド14>図2は、本実施の形態が適用される発光素子ヘッド14の構成を示した図である。露光手段の一例としての発光素子ヘッド14は、ハウジング61と、発光素子の一例としてのLED71後述する図4参照を複数備えた発光部63と、発光部63や信号発生回路100、補正データ記憶部111後述の図3参照等を搭載する回路基板62と、LED71から出射された光出力を結像させて感光体ドラム12を露光し静電潜像を形成させるための光学素子の一例としてのロッドレンズ径方向屈折率分布型レンズアレイ64とを備えている。なお、回路基板62が信号発生回路100および/または補正データ記憶部111を搭載していなくともよい。このときは、信号発生回路100および/または補正データ記憶部111は、回路基板62の外部に設けられ、発光部63を制御する制御信号などを、ケーブルなどを介して供給する。ここでは、回路基板62上に信号発生回路100および補正データ記憶部111が搭載されているとして説明する。ハウジング61は、例えば金属で形成され、回路基板62およびロッドレンズアレイ64を支持し、発光部63のそれぞれの発光素子において光を出射する発光面とロッドレンズアレイ64の焦点面とが一致するように設定されている。また、ロッドレンズアレイ64は、感光体ドラム12の軸方向主走査方向に沿って配置されている。<発光部63>図3は、発光素子ヘッド14における回路基板62および発光部63の上面図である。図3に示すように、発光部63は、回路基板62上に、60個の発光チップC1~C60を、主走査方向X方向に二列に向かい合わせて千鳥状に配置して構成されている。発光チップC1~C60の構成は同じであっても、異なっていてもよい。ここでは、発光チップC1~C60は同じであるとして説明する。発光チップC1~C60をそれぞれ区別しないときは、発光チップCまたは発光チップCC1~60と表記する。なお、主走査方向X方向に直交するY方向は、副走査方向である。さらに、回路基板62は、発光チップCの発光を制御する制御手段の一例としての信号発生回路100、補正データデータを保持する記憶部の一例としての補正データ記憶部111を搭載している。<発光チップC>図4は、本実施の形態が適用される発光チップCの構成を説明した図である。図4aは、発光チップCをLED71本実施の形態では発光サイリスタLの光を出射する方向から見た図である。また図4bは、図4aのIVb-IVb線での断面図である。発光チップCは、基板70上に主走査方向に列状に配される複数のLED71発光素子が直線状に等間隔で配された発光素子アレイ81を備えている。また基板70の両端部に発光素子アレイ81を駆動する信号を入出力するためのボンディングパッドである電極部Vcc端子、φ1端子、φ2端子、φS端子、φI端子を備えている。ここでは、基板70の左端部に、Vcc端子、φ1端子が設けられている。基板70の右端部に、φ2端子、φS端子、φI端子が設けられている。発光素子アレイ81は、φ1端子とφ2端子との間に配されている。そして、図4bに示すように、それぞれのLED71には光が出射する側にマイクロレンズ73が形成されている。このマイクロレンズ73により、LED71から出射した光が集光され、感光体ドラム12図2参照に対して、効率よく光を入射させる。このマイクロレンズ73は、光硬化性樹脂等の透明樹脂からなり、より効率よく光を集光するためその表面は非球面形状をとることが好ましい。また、マイクロレンズ73の大きさ、厚さ、焦点距離等は、使用されるLED71の波長、使用される光硬化性樹脂の屈折率等により決定される。なお、発光チップCの基板70の裏面にはGND端子を構成する裏面電極が設けられている。なお、列状とは、図4aに示したように複数の発光素子LED71が一直線上に配置されている場合に限らず、複数の発光素子のそれぞれの発光素子が、列方向と直交する方向に対して、互いに異なるずれ量を有して配置されている状態でもよい。例えば、発光素子の光を発生する部分である発光面を画素としたとき、それぞれの発光素子が、列方向と直交する方向に数画素分または数十画素分のずれ量をもって配置されていてもよい。また、隣接する発光素子間で交互に、または複数の発光素子毎に、ジグザグに配置されていてもよい。以上説明したように、LED71から出射した光がマイクロレンズ73で集光され、ロッドレンズアレイ64を介して、感光体ドラム12を露光し静電潜像を形成する。そして、静電潜像により、用紙搬送ベルト21上に画像が形成され、記録用紙に転写される。ここでは、1つのLED71から出射した光により、用紙搬送ベルト21上または記録用紙上に形成された画像を画素ドットと呼ぶ。本実施の形態では、発光チップCとして自己走査型発光素子アレイSLED:Self-ScanningLightEmittingDeviceを搭載したチップSLEDチップを使用するのが好ましい。SLEDチップは、LED71として、pnpn構造を持つ発光サイリスタ後述する発光サイリスタL1~L65を用い、発光サイリスタL1~L65を順次発光させる自己走査機能を有している。図5は、発光チップCとして自己走査型発光素子アレイSLEDチップを採用した場合の信号発生回路100の構成および回路基板62の配線構成を示した図である。信号発生回路100には、画像出力制御部30図1参照より、ライン同期信号Lsync、画像データVdata、クロック信号clk、およびリセット信号RST等の各種制御信号が入力されるようになっている。そして、信号発生回路100は、これらの各種制御信号に基づいて、例えば画像データVdataの並べ替えや出力値の補正等を行い、各発光チップC1~C60に対してそれぞれ発光信号φI1~φI60を出力する。ここで、発光信号φI1~φI60をそれぞれ区別しないときは、発光信号φIまたは発光信号φIφI1~φI60と表記する。本実施の形態では、各発光チップCC1~C60のφI端子に、個別に発光信号φIφI1~φI60が供給されるようになっている。また、信号発生回路100は、入力される各種制御信号に基づき、各発光チップC1~C60のφS端子にスタート転送信号φS、φ1端子に第1転送信号φ1、そしてφ2端子に第2転送信号φ2を出力する。回路基板62には、各発光チップC1~C60のVcc端子に接続される電力供給用の電源ライン101電源電圧Vcc=-5.0VおよびGND端子に接続される接地用の電源ライン102接地電圧GND=±0Vが設けられている。また、回路基板62には、信号発生回路100のスタート転送信号φS、第1転送信号φ1、第2転送信号φ2を送信するスタート転送信号ライン103、第1転送信号ライン104、第2転送信号ライン105も設けられている。さらに、回路基板62には、信号発生回路100から発光チップC1~C60に対して発光信号φI1~φI60をそれぞれ出力する60本の発光信号ライン106_1~106_60も設けられている。ここでも、発光信号ライン106_1~106_60をそれぞれ区別しないときは、発光信号ライン106または発光信号ライン160106_1~106_60と表記する。なお、回路基板62には、60本の発光信号ライン106106_1~106_60に過剰な電流が流れるのを防止するための60個の発光電流制限抵抗RIDが設けられている。また、発光信号φIφI1~φI60は、ハイレベルHおよびローレベルLの2状態を取りうる。そして、Lは電源電圧Vcc-5.0V、Hは接地電圧GND±0.0Vとなっている。図6は、発光チップCの回路構成を説明するための図である。図6では、図4aと異なって、電極部Vcc端子、φ1端子、φ2端子、φS端子、φI端子を説明の便宜上、紙面の左側に示している。発光チップCは、65個の転送サイリスタS1~S65、65個の発光サイリスタL1~L65を備えている。なお、転送サイリスタS1~S65と発光サイリスタL1~L65とは、pnpn構造を有している。発光サイリスタL1~L65はpn接合における発光を利用して、発光ダイオードLEDとして機能するようになっている。なお、転送サイリスタS1~S65もpn接合において発光しうるが、遮光などにより光が漏れないようになっている。また、発光チップCは、64個のダイオードD1~D64および65個の抵抗R1~R65を備えている。さらに、発光チップCは、第1転送信号φ1、第2転送信号φ2、そしてスタート転送信号φSが供給される信号線に、過剰な電流が流れるのを防止するための転送電流制限抵抗R1A、R2A、R3Aを有している。なお、発光素子アレイ81を構成する発光サイリスタL1~L65は、図中左側からL1、L2、...、L64、L65の順で配列され、発光素子列すなわち発光素子アレイ81を構成する。また、転送サイリスタS1~S65も、図中左側からS1、S2、...、S64、S65の順で配列され、スイッチ素子列すなわちスイッチ素子アレイ82を構成する。さらに、ダイオードD1~D64も、図中左からD1、D2、...、D63、D64の順で配列されている。さらにまた、抵抗R1~R65も、図中左からR1、R2、...R64、R65の順で配列されている。ここでも、転送サイリスタS1~S65、発光サイリスタL1~L65をそれぞれ区別しないときは、転送サイリスタS、発光サイリスタLと表記する。また、ダイオードD1~D64、抵抗R1~R65をそれぞれ区別しないときは、ダイオードD、抵抗Rと表記する。発光素子アレイ81における発光サイリスタLの数は、予め定められた個数とすればよい。発光サイリスタLの数を例えば65個とすると、転送サイリスタSの数も65個である。同様に、抵抗Rの数も65個である。しかし、ダイオードDの数は、転送サイリスタSの数より1少ない64個である。なお、転送サイリスタSの数は、発光サイリスタLの数より多くてもよい。では次に、発光チップCにおける各素子の電気的な接続について説明する。各転送サイリスタS1~S65のアノード端子は、GND端子に接続されている。このGND端子には、電源ライン102図5参照が接続され、接地接地電圧GND±0Vされる。また、奇数番目の転送サイリスタS1、S3、...、S65のカソード端子は、転送電流制限抵抗R1Aを介してφ1端子に接続されている。このφ1端子には、第1転送信号ライン104図5参照が接続され、第1転送信号φ1が供給される。一方、偶数番目の転送サイリスタS2、S4、...、S64のカソード端子は、転送電流制限抵抗R2Aを介してφ2端子に接続されている。このφ2端子には、第2転送信号ライン105図5参照が接続され、第2転送信号φ2が供給される。また、各転送サイリスタS1~S65のゲート端子G1~G65は、各転送サイリスタS1~S65に対応して設けられた抵抗R1~R65をそれぞれ介してVcc端子に接続されている。このVcc端子には、電源ライン101図5参照が接続され、電源電圧Vcc-5.0Vが供給される。さらに、各転送サイリスタS1~S65のゲート端子G1~G65は、対応する同番号の発光サイリスタL1~L65のゲート端子に、1対1でそれぞれ接続されている。また、各転送サイリスタS1~S64のゲート端子G1~G64には、ダイオードD1~D64のアノード端子が接続されており、これらダイオードD1~D64のカソード端子は、それぞれに隣接する次段の転送サイリスタS2~S65のゲート端子G2~G65に接続されている。すなわち、各ダイオードD1~D64は、転送サイリスタS1~S65のゲート端子G1~G65を挟んで直列接続されている。そして、ダイオードD1のアノード端子すなわち転送サイリスタS1のゲート端子G1は、転送電流制限抵抗R3Aを介してφS端子に接続されている。このφS端子には、スタート転送信号ライン103図5参照を介してスタート転送信号φSが供給される。次に、各発光サイリスタL1~L65のアノード端子は、各転送サイリスタS1~S65のアノード端子と同様に、GND端子に接続されている。また、各発光サイリスタL1~L65のカソード端子は、φI端子に接続されている。このφI端子には、発光信号ライン106発光チップC1の場合は発光信号ライン106_1:図5参照が接続され、発光信号φI発光チップC1の場合は発光信号φI1が供給される。なお、他の発光チップC2~C60には、それぞれ、対応する発光信号φI2~φI60が供給される。<発光サイリスタLの配列と画素の位置ずれ補正>画素ドットの主走査方向の位置ずれについて説明を行なう。図7は、主走査方向において、形成された画素ドットが位置ずれを生じる要因を説明した図である。図7では、回路基板62上の発光チップCの配列を示している。図7aは、発光チップCが理想的に配列された状態を示す図である。図7bは、実際に生じる発光チップCの配列の状態を示す図である。図7aに示すように、発光チップCの発光サイリスタLは、それぞれの発光チップCにおいても、隣接する発光チップCの間αで示す2つの発光チップCの境界部においても、主走査方向X方向において、予め定められた間隔で並んでいる。しかし、実際には、発光チップCにおける発光サイリスタLの形成精度および回路基板62への取り付け精度に限界がある。例えば、図7bに示す発光チップC1では、発光サイリスタLの形成精度に起因して、発光サイリスタLの間隔が、予め定められた間隔並べて示す発光チップCに比べて、大きい。また、図7bの発光チップC2では、発光サイリスタLの形成精度に起因して、発光サイリスタLの間隔が、予め定められた間隔並べて示す発光チップCに比べて、小さい。また、図7bの発光チップC4と発光チップC5との間のβで示す境界部において、回路基板62への取り付け精度に起因して、発光サイリスタLの間隔が予め定められた間隔より大きい。また、発光チップC5と発光チップC6との間のγで示す境界部において、回路基板62への取り付け精度に起因して、それぞれの発光チップCにおける一部の発光サイリスタLが副走査方向Y方向において、重なっている。このため、図7bに示す実際の場合における、発光チップC1~C6から構成される発光部63の主走査方向の長さW1は、図7aに示す理想的な場合の主走査方向の長さW0と異なることになる。図7では、実際の場合の発光部63の主走査方向の長さW1は、理想的な場合の主走査方向の長さW0に比べて大きく示している。なお、実際の場合の発光部63の主走査方向の長さW1が、理想的な場合の主走査方向の長さW0に比べて小さくなる場合もある。前述したように、発光素子ヘッド14が画像形成ユニット11Y、11M、11C、11K毎に設けられている画像形成装置1では、それぞれの発光素子ヘッド14の発光サイリスタLの位置のずれや、発光部63の主走査方向の長さ主走査幅に差があると、形成された画素ドットに位置ずれを生じ、色ずれを生じてしまう。さらに、前述したロッドレンズアレイ64図2参照には、焦点位置のばらつきが存在する。これによっても、形成される画素ドットは、主走査方向において、予め定められた位置からのずれ位置ずれを生じることになる。よって、形成される画素ドットの位置ずれを補正し、色ずれを抑制することが好ましい。さらに、発光チップCが配される回路基板62図2参照に温度むらが生じることにより各発光チップCに熱膨張のむらが生じることがある。このような原因により感光体ドラム12の表面の主走査方向図3のX方向に対する露光範囲主走査幅が予め定められた範囲から変化することがある。つまり主走査方向において倍率が変化して、画素ドットに位置ずれを生じる。倍率の変化が、画像形成ユニット11Y、11M、11C、11K毎に設けられた発光素子ヘッド14図1参照に異なって生じると、形成された画素ドットにおいて、色ずれが生じる。よって、形成される画素ドットの位置ずれを補正し、色ずれを抑制することが好ましい。本実施の形態では、以下に説明するように発光サイリスタLを配した発光チップCを使用する。図8は、本実施の形態で使用する発光チップCにおける発光サイリスタLの配列および隣接する発光チップCの関係の一例を説明した図である。図8aは、発光チップCにおける発光サイリスタLの配列を示している。図8bは、隣接する発光チップCの関係を示している。始めに、図8aにより、発光チップCにおける発光サイリスタLの配列について説明する。なお、発光チップC1~C60の構成は、発光チップCと同じである。発光チップCにおける発光サイリスタLは、3つの群に分けられている。すなわち、第1の発光素子群Iの発光サイリスタL3~L62は、予め定められた第1の間隔P1間隔はP1で表記する。にて連続して配されている。第2の発光素子群IIの発光サイリスタL1、L2は、第1の間隔P1とは異なる第2の間隔P2間隔はP2で表記する。にて連続して配されている。第3の発光素子群IIIの発光サイリスタL63~L65は、第1の間隔P1および第2の間隔P2と異なる第3の間隔P3間隔はP3で表記する。にて連続して配されている。そして、第1の発光素子群Iは、第2の発光素子群IIと第3の発光素子群IIIの間に設けられている。すなわち、発光チップCにおいて、第2の発光素子群IIは、第1の発光素子群Iの一端部側に引き続いて設けられ、第3の発光素子群IIIは、第1の発光素子群Iの他端部側に引き続いて設けられている。ここで、第1の発光素子群I、第2の発光素子群II、第3の発光素子群IIIをそれぞれ区別しないときは、発光素子群と表記し、第1の間隔P1、第2の間隔P2、第3の間隔P3をそれぞれ区別しないときは、間隔Pと表記する。そして、間隔Pは、それぞれの発光素子群の発光サイリスタLが、予め定められた整数比による個数で配されように設定されている。本実施の形態では、第1の間隔P1の3倍P1×3が、第2の間隔P2の2倍P2×2に対応するように、第1の整数比の一例としての3:2で設定されているP1×3=P2×2。すなわち、第1の発光素子群Iの3個の発光サイリスタLの主走査方向の長さと、第2の発光素子群IIの2個の発光サイリスタLの主走査方向の長さとが等しい。また、第1の間隔P1の2倍P1×2が、第3の間隔P3の3倍P3×3に対応するように、第2の整数比の一例としての2:3で設定されている設定されているP1×2=P3×3。すなわち、第1の発光素子群Iの2個の発光サイリスタLの主走査方向に占める長さと、第3の発光素子群IIIの3個の発光サイリスタLの主走査方向に占める長さとが等しい。つまり、第3の間隔P3が最も小さく、第2の間隔P2が最も大きいP3<P1<P2。なお、第1の発光素子群Iの発光サイリスタL、第2の発光素子群IIの発光サイリスタL、第3の発光素子群IIIの発光サイリスタLのそれぞれの発光面の面積は、同じであっても、異なっていてもよい。次に、図8bにより、隣接する発光チップCの関係を説明する。図8bでは、発光チップC1、発光チップC2および発光チップC3の部分を示している。発光チップC1と発光チップC3とは、図8aに示した発光チップCを紙面において2個左右に並べたものである。一方、発光チップC2は、図8aに示した発光チップCを紙面内において180°回転させて、発光チップC1および発光チップC3に対して千鳥状に配したものである図3参照。このとき、発光チップC1の第3の発光素子群III発光サイリスタL63~L65が、発光チップC2の第1の発光素子群Iにおける発光サイリスタL61、L62に対向するように配され、発光チップC2の第3の発光素子群III発光サイリスタL63~L65が、発光チップC1の第1の発光素子群Iにおける発光サイリスタL61、L62に対向するように配されている。また、発光チップC3の第2の発光素子群II発光サイリスタL1、L2が、発光チップC2の第1の発光素子群Iにおける発光サイリスタL3~L5に対向するように配され、発光チップC2の第1の発光素子群I発光サイリスタL1、L2が、発光チップC3の第1の発光素子群Iにおける発光サイリスタL3~L5に対向するように配されている。すなわち、発光部63において、発光チップC1~C60で構成される発光部63において、それぞれの発光チップCの第1の発光素子群Iに属する発光サイリスタLが、全体として第1の発光素子列を構成する。同様に、第2の発光素子群IIに属する発光サイリスタLが、全体として第2の発光素子列に相当する。そして、第3の発光素子群IIIに属する発光サイリスタLが、全体として第3の発光素子列に相当する。ここで、本実施の形態における位置ずれ補正を説明する。まず、画素ドットの位置ずれが生じた場合には、主走査方向X方向において、X方向正側にずれた場合伸びた場合と、-X方向負側にずれた場合縮んだ場合とがある。X方向にずれた場合は、画素ドットの位置をX方向に縮小されるようにする。また、-X方向にずれた場合は、X方向に拡大するようにする。すなわち、主走査方向の倍率を縮小または拡大して補正する。このようにすることで、画像データを損なうことなく、画素ドットの位置を補正できる。このように倍率を変更することで補正することを倍率補正と呼ぶ。図9は、倍率補正が縮小である倍率が1より小さい場合を説明した図である。なお、発光チップC1と発光チップC2との境界部を例として示している。図9aは、倍率補正を行なわない場合の発光サイリスタLが発光する順序を説明する図である。図9bは、倍率補正縮小を行なう場合の発光サイリスタLが発光する順序を説明している。なお、画像データ1~10の順に発光させるとして、画像データ1~10の符号を発光サイリスタLに付した。図9aに示すように、倍率補正縮小を行わない場合は、発光チップC1の第1の発光素子群Iの発光サイリスタL591、L602、L613、L624が順に発光し、次に発光チップC2の第1の発光素子群Iの発光サイリスタL625、L616、L607、L598、L589、L5710が順に発光する。図9bは、倍率補正縮小を説明する図であって、発光チップC1の第1の発光素子群Iの発光サイリスタL591、L602、L613、L624を順に発光させ、次に発光チップC1の第3の発光素子群IIIの発光サイリスタL635、L646、L657を発光させる。そして、発光チップC2の第1の発光素子群Iの発光サイリスタL608、L599、L5810を順に発光させる。すなわち、図9aに示す倍率補正を行わないときは、画像データ1~10において、主走査方向の長さW2の範囲で発光する。これに対して、図9bに示す倍率補正縮小を行うときは、主走査方向の長さW3の範囲で発光する。発光チップC2の発光サイリスタL57を使用しないため、主走査方向の長さW3は、倍率補正を行わないときの主走査方向の長さW2より1画素ドット分短くなるW3<W2。つまり、発光チップCにおいて、第1の発光素子群Iの発光サイリスタLの代わりに、第3の発光素子群IIIの発光サイリスタLを使用すると、発光する主走査方向の長さが縮小される。これは、第1の発光素子群Iの第1の間隔P1に比べ、第3の発光素子群IIIにおける第3の間隔P3が小さく設定されていることによる。つまり、主走査方向の長さを、1ドット縮小できる。ここでは、発光チップC1の第3の発光素子群IIIの発光サイリスタLを使用したが、発光チップC2の第3の発光素子群IIIの発光サイリスタLを使用してもよい。なお、第2の発光素子群IIおよび第3の発光素子群IIIを備えない第1の発光素子群Iのみからなる発光チップCにおいて、倍率補正縮小を行うには、図9aにおいて、画像データ1~10のいずれかを省略することになる。例えば、発光チップC1の発光サイリスタL624の次に、発光チップC2の発光サイリスタL62を画像データ6で発光させることになる。この方法では、5番目の画像データ5による画素ドットが形成されないため、画像に乱れが生じてしまう。これに対し、本実施の形態では、すべての画像データにより画素ドットが形成されるため、画像の乱れが抑制される。図10は、倍率補正が拡大である倍率が1より大きい場合を説明した図である。なお、発光チップC2と発光チップC3との境界部を例として示している。図10aは、倍率補正を行なわない場合の発光サイリスタLが発光する順序を説明する図である。図10bは、倍率補正拡大を行なう場合の発光サイリスタLが発光する順序を説明する図である。なお、画像データ1~10の順に発光させるとして、画像データ1~10の符号を発光サイリスタLに付した。図10aに示すように、倍率補正を行わない場合は、発光チップC2の第1の発光素子群Iの発光サイリスタL61、L52、L43、L34が順に発光し、次に発光チップC3の第1の発光素子群Iの発光サイリスタL35、L46、L57、L68、L79、L810が順に発光する。図10bは倍率補正拡大を説明する図であって、発光チップC2の第1の発光素子群Iの発光サイリスタL61、L52、L43、L34を順に発光させ、次に発光チップC2の発光素子群IIの発光サイリスタL25、L16を発光させる。そして、発光チップC3の第1の発光素子群Iの発光サイリスタL67、L78、L89、L910を順に発光させる。すなわち、画像データ1~10において、図10aに示す倍率補正拡大を行わないときは、主走査方向の長さW4の範囲で発光する。これに対して、図10bに示す倍率補正拡大を行うときは、主走査方向の長さW5の範囲で発光する。倍率補正拡大を行うときは、発光チップC3の発光サイリスタL10を使用するため、主走査方向の長さW5が、倍率補正を行わないときの主走査方向の長さW4より1画素ドット分長くなるW4<W5。つまり、発光チップCにおいて、第1の発光素子群Iの発光サイリスタLの代わりに、第2の発光素子群IIの発光サイリスタLを使用すると、発光する主走査方向の長さが拡大される。これは、第1の発光素子群Iの第1の間隔P1に比べ、第2の発光素子群IIにおける第2の間隔P2が大きく設定されていることによる。つまり、主走査方向の長さを1ドット拡大できる。ここでは、発光チップC2の第2の発光素子群IIの発光サイリスタLを使用したが、発光チップC3の第2の発光素子群IIの発光サイリスタLを使用してもよい。なお、第2の発光素子群IIおよび第3の発光素子群IIIを備えない第1の発光素子群Iのみからなる発光チップCでは、図10aにおいて、画像データ1~10のいずれかにおいて、発光サイリスタLを飛ばして発光させるか、2個の発光サイリスタLを連続して発光させることになる。例えば、発光チップC3の発光サイリスタL3を発光させず、発光チップC3の発光サイリスタL4を画像データ5により発光させる。または、発光チップC3の発光サイリスタL3と発光サイリスタL4とを画像データ5により発光させる。このようにすると、形成されない画素ドットが生じたり白抜け、同じ画素ドットが繰り返したり黒すじして、形成された画像に乱れが生じる。これに対し、本実施の形態では、すべての画像データが重複することなく形成されるため、画像の乱れが抑制される。以上説明したように、本実施の形態の発光チップCは、第1の間隔P1で配された第1の発光素子群Iの発光サイリスタLに加え、第1の間隔P1より大きい第2の間隔P2で配した第2の発光素子群IIの発光サイリスタLと、第1の間隔P1より小さい第3の間隔P3で配された第3の発光素子群IIIの発光サイリスタLとを備えているので、主走査方向において倍率補正縮小および拡大ができ、位置ずれ補正ができる。なお、倍率補正縮小および拡大による位置ずれ補正は、千鳥状に配された発光チップCの境界部の発光サイリスタLが重複して配された箇所重複する箇所で行われる。このような境界部を操作点と呼ぶ。次に、倍率補正を用いた位置ずれ補正を説明する。図11は、倍率補正を用いた位置ずれ補正を模式的に説明した図である。図11aは位置ずれ補正をしない場合の位置ずれ量を説明する図である。図11bは位置ずれ補正をした場合の位置ずれ量を説明する図である。図11a、bのそれぞれにおいて、上側は発光部63における発光チップCの配列を示し、下側は、横軸はX方向での位置、縦軸は主走査方向X方向の位置ずれ量を示している。なお、これらの図において、上側に示した発光部63における発光チップCの画素の位置と、下側に示した横軸のX方向での位置とは対応しない。図11aの位置ずれ補正をしない場合では、図11aの上側に示すように、それぞれの発光チップCにおける第1の発光素子群Iに属する発光サイリスタL網点を付して示す。のみを用いる。このとき、位置ずれ量が図11aの下側に示すようであったとする。すなわち、範囲aでは、画素ドットがX方向に徐々にずれていっている。これは、発光サイリスタLの形成精度に起因して、第1の発光素子群Iに属する発光サイリスタLの間隔が、予め定められた間隔第1の間隔P1より大きくなった場合に相当する。なお、範囲aにおけるX方向の位置ずれ量を1ドットとする。そして、範囲b、c、dでは、範囲aで生じた位置ずれ量をそのまま引き継ぐように発光チップCが配列されたとする。つまり、位置ずれ量は1ドットのままである。さらに、範囲eでは、範囲aと逆に、画素ドットが-X方向に徐々にずれていっている。これは、発光サイリスタLの形成精度に起因して、第1の発光素子群Iに属する発光サイリスタLの間隔が、予め定められた間隔第1の間隔P1より小さくなった場合に相当する。なお、範囲eでの-X方向の位置ずれ量を1ドットとする。すなわち、範囲eにより、画素ドットの位置ずれ量は0となったとする。さらにまた、範囲fでは、画素ドットの位置ずれがないとする。以上説明したように、図11aの位置ずれ補正をしない場合では、範囲a、b、c、d、eにおいて、画素ドットの位置ずれが生じている。一方、図11bの位置ずれ補正をする場合では、図11bの上側に示すように、それぞれの発光チップCにおける第1の発光素子群Iに属する発光サイリスタL網点を付して示す。に加え、第2の発光素子群IIに属する発光サイリスタLおよび第3の発光素子群IIIに属する発光サイリスタLを用いる。すなわち、範囲bと範囲cとの境において、2つの発光チップCが隣接する境界部操作点において、第3の発光素子群IIIに属する発光サイリスタLを用いる。前述したように、第1の発光素子群Iに属する発光サイリスタLの代わりに第3の発光素子群IIIに属する発光サイリスタLを用いると、画像データを損なうことなく画素ドットの位置を-X方向に1ドットずらすことができる倍率縮小。よって、図11bの下側に示すように、範囲cにおいて画素ドットの位置ずれ量が0になる。そして、範囲cと範囲dとの境において、2つの発光チップCが隣接する境界部操作点において、第2の発光素子群IIに属する発光サイリスタLを用いる。前述したように、第1の発光素子群Iに属する発光サイリスタLの代わりに第2の発光素子群IIに属する発光サイリスタLを用いると、画像データを損なうことなく画素ドットの位置をX方向に1ドットずらすことができる倍率拡大。これにより、範囲dでは、画素ドットの位置ずれ量が1ドットになる。しかし、範囲fにおいて、位置ずれ量が0に維持される。なお、範囲cと範囲dとの境において倍率拡大を行わないと、範囲dでは位置ずれ量が0となるが、範囲eにおいて位置ずれ量が-X方向に生じて、範囲fにおいて位置ずれ量が-1ドットとなってしまう。ここでは、倍率縮小と倍率拡大とを組み合わせて用いることにより、発光素子ヘッド14の製造時における画素ドットの位置ずれを抑制している。なお、発光部63の長さが長い場合には、倍率縮小を用いて位置ずれ補正でき、発光部63の長さが短い場合には、倍率拡大を用いて位置ずれ補正できる。本実施の形態では、回路基板62上に発光チップCC1~C60が配され発光部63が構成され、発光素子ヘッド14が製造された後、発光チップCC1~C60のそれぞれの発光サイリスタLが発光する光によって形成される画素ドットの位置が計測される。これにより、第1の発光素子群Iの発光サイリスタLによって形成される画素ドットの位置の予め定められた位置第1の間隔P1で設定された位置からのずれ量が計算される。そして、前述した第2の発光素子群IIおよび/または第3の発光素子群IIIの発光サイリスタLを用いて位置ずれ補正を行い、形成される画素ドットの位置が、予め定められたずれ量の範囲内に入るように、画像データ毎に発光させる発光サイリスタLを設定する。そして、設定された発光サイリスタLに関するデータが、補正データ記憶部111に書き込まれる。なお、画像形成装置1が複数の画像形成ユニット11画像形成ユニット11Y、11M、11C、11Kを有する場合には、それぞれの画像形成ユニット11に設けられた発光素子ヘッド14毎に補正データが格納される。なお、発光素子ヘッド14の製造後の、画素ドットの位置の計測は、専用の治具を用意して行えばよい。これにより、画素ドットの位置は予め定められた精度で計測できる。また、倍率拡大または倍率縮小を行う操作点は、隣接して配置された発光チップC間の境界部に設定される。そして、操作点は、主走査方向における位置ずれ量が予め定められた値に達したところの近傍に設定すればよい。このようにすることで、位置ずれ量を予め定められた範囲内とすることができる。<発光チップCの動作>次にこの構成で配した発光チップCの発光サイリスタLの動作の一例について説明を行なう。図12は、発光チップCの発光サイリスタLを駆動するための信号発生回路100および補正データ記憶部111を説明した図である。図12に示した信号発生回路100は、位置ずれ補正をするための補正データを格納する補正データ記憶部111から必要に応じ補正データを読み出す補正データ読み込み部112と、入力されるシリアル信号としての画像データVdataを並び替える画像データ並び替え部113と、画像データ並び替え部113からパラレル信号として送られる駆動信号を受信し、各発光チップCC1~C60の各発光サイリスタLを駆動させるための発光信号を生成する発光信号生成部114_1~114_60とを備える。図13は、発光チップの発光サイリスタの動作を説明するタイミングチャートである。図13に示すタイミングチャートを参照しながら、感光体ドラム12を露光する発光チップCの動作を詳細に説明する。なお、図13では、図9で説明したような主走査方向を縮小することにより位置ずれを補正する場合において、発光サイリスタLを発光させるためのタイミングチャートの例を示している。そして説明の便宜上、それぞれの発光サイリスタLを順に発光させる場合について説明を行なう。図中発光チップC1、C2の発光信号φIとして発光信号φI1、φI2を図示している。なお説明をわかりやすくするため発光信号φI1、φI2については並行して図示しているが、それぞれの発光信号φI1、φI2について、このように互いに時間的に同時性を有して信号が送られるとは限らない。ここで初期状態においては、スタート転送信号φSがローレベルLに、第1転送信号φ1がハイレベルHに、第2転送信号φ2がLに、そして発光信号φIφI1、φI2がHに、それぞれ設定されているものとする。動作の開始に伴い、信号発生回路100から入力されるスタート転送信号φSが、LからHに変更される。これにより、発光チップCの転送サイリスタS1のゲート端子G1にHのスタート転送信号φSが供給される。このとき、ダイオードD1~D64を介して、他の転送サイリスタS2~S65のゲート端子G2~G65にもスタート転送信号φSが供給される。ただし、各ダイオードD1~D64でそれぞれ電圧降下が生じるため、転送サイリスタS1のゲート端子G1にかかる電圧が最も高くなる。そして、スタート転送信号φSがHとなっている状態で、信号発生回路100から入力される第1転送信号φ1が、HからLに変更される。また、第1転送信号φ1がLに変更されてから第1の期間taが経過した後、第2転送信号φ2が、LからHに変更される。このように、スタート転送信号φSがHとなっている状態において、Lの第1転送信号φ1が供給されると、発光チップCでは、Lの第1転送信号φ1が供給される奇数番目の転送サイリスタS1、S3、...、S65のうち、ゲート電圧が最も高く、閾値以上となる転送サイリスタS1がターンオンする。また、このとき、第2転送信号φ2はHとなっているので、偶数番目の転送サイリスタS2、S4、...、S64のカソード電圧は高いままとなり、ターンオフの状態が維持される。このとき、発光チップCでは、奇数番目の転送サイリスタS1のみがターンオンした状態になる。これに伴い、奇数番目の転送サイリスタS1とゲート同士が接続された発光サイリスタL1がターンオンし、発光可能な状態におかれる。転送サイリスタS1がターンオンしている状態において、第2転送信号φ2がHに変更されてから第2の期間tbが経過した後、第2転送信号φ2がHからLに変更される。すると、Lの第2転送信号φ2が供給される偶数番目の転送サイリスタS2、S4、...、S64のうち、ゲート電圧が最も高く、閾値以上となる転送サイリスタS2がターンオンする。このとき、発光チップCでは、奇数番目の転送サイリスタS1とこれに隣接する偶数番目の転送サイリスタS2とが、共にターンオンした状態になる。これに伴い、既にターンオンしている発光サイリスタL1に加えて、偶数番目の転送サイリスタS2とゲート同士が接続された発光サイリスタL2がターンオンし、共に発光可能な状態におかれる。転送サイリスタS1および転送サイリスタS2が共にターンオンしている状態において、第2転送信号φ2がLに変更されてから第3の期間tcが経過した後、第1転送信号φ1がLからHに変更される。これに伴い、奇数番目の転送サイリスタS1はターンオフし、偶数番目の転送サイリスタS2のみがターンオンした状態になる。これに伴い、奇数番目の発光サイリスタL1はターンオフして発光不能な状態におかれ、偶数番目の発光サイリスタL2のみがターンオンを維持して発光可能な状態におかれる。なお、この例では、第1転送信号φ1がHに変更されるのに合わせて、スタート転送信号φSがHからLに変更されている。転送サイリスタS2がターンオンしている状態において、第1転送信号φ1がHに変更されてから第4の期間tdが経過した後、第1転送信号φ1がHからLに変更される。これに伴い、Lの第1転送信号φ1が供給される奇数番目の転送サイリスタS1、S3、...、S65のうち、ゲート電圧が最も高い転送サイリスタS3がターンオンする。このとき、発光チップCでは、偶数番目の転送サイリスタS2とこれに隣接する奇数番目の転送サイリスタS3とが、共にターンオンした状態になる。これに伴い、既にターンオンしている発光サイリスタL2に加えて、奇数番目の転送サイリスタS3とゲート同士が接続された発光サイリスタL3がターンオンし、共に発光可能な状態におかれる。転送サイリスタS2および転送サイリスタS3が共にターンオンしている状態において、第1転送信号φ1がLに変更されてから第5の期間teが経過した後、第2転送信号φ2がローレベルからHに変更される。これに伴い、偶数番目の転送サイリスタS2はターンオフし、奇数番目の転送サイリスタS3のみがターンオンした状態になる。これに伴い、偶数番目の発光サイリスタL2はターンオフして発光不能な状態におかれ、奇数番目の発光サイリスタL3のみがターンオンを維持して発光可能な状態におかれる。このように、発光チップCでは、第1転送信号φ1および第2転送信号φ2が共にLに設定される重なり期間を設けつつ、交互にH、Lが切り換えられることにより、転送サイリスタS1~S65が番号順に順次ターンオンする。また、これに伴い、発光サイリスタL1~L65も番号順に順次ターンオンする。このとき、第2の期間tbでは、奇数番目の転送サイリスタ例えば転送サイリスタS1のみがターンオンし、第3の期間tcでは、奇数番目の転送サイリスタおよび次段に設けられた偶数番目の転送サイリスタ例えば転送サイリスタS1および転送サイリスタS2がターンオンし、第4の期間tdでは、偶数番目の転送サイリスタ例えば転送サイリスタS2のみがターンオンし、第5の期間teでは、偶数番目の転送サイリスタおよび次段に設けられた奇数番目の転送サイリスタ例えば転送サイリスタS2および転送サイリスタS3がターンオンし、その後、再び第2の期間tbにおいて奇数番目の転送サイリスタ例えば転送サイリスタS3のみがターンオンする、という過程を繰り返すことになる。一方、発光信号φI1~φI2は、基本的に、奇数番目の転送サイリスタが単独でターンオンする第2の期間tbおよび偶数番目の転送サイリスタが単独でターンオンする第4の期間tdにおいて、HからLへの変更およびLからHへの変更が行われる。ただし、発光信号φI1においては、左端の2個の転送サイリスタS1~S2がターンオンする期間については、このような変更は行われない。これにより発光チップC1では、発光サイリスタL3、L4、...、L64、L65が、1個ずつ順番に発光する。つまり本実施の形態では、主走査方向に拡大することで位置ずれ補正をするための発光サイリスタL1~L2は使用しないため、この2個の発光サイリスタL1~L2を発光させない制御を行なう。一方、主走査方向で縮小することで倍率補正するための発光サイリスタL63~L65は使用するため、これについては発光させる制御を行なう。また発光信号φI2においては、左端の3個の転送サイリスタS63~S65がターンオンする期間、および右端の2個の転送サイリスタS1、S2がターンオンする期間については、対応する発光サイリスタLを発光させない制御を行なう。そして、発光チップC1の発光サイリスタL63~L65に対向する発光サイリスタL61、L62を発光させない。これにより発光チップC2では、発光サイリスタL3、L4、...、L59、L60を発光させる制御を行なう。図14は、本実施の形態が適用される発光チップCにおける発光サイリスタLの配列および隣接する発光チップCの関係の他の一例を説明した図である。図14aは、発光チップCにおける発光サイリスタLの配列を示している。図14bは、隣接する発光チップCの関係を示している。なお、図14aに示す発光チップCにおける発光サイリスタLの配列は、図8aと同様である。図14bに示す隣接する発光チップCの関係が異なっている。以下では、異なる部分を説明し、同様な部分の説明を省略する。次に、図14bにより、隣接する発光チップCの関係を説明する。図14bでは、発光チップC1、発光チップC2および発光チップC3の部分を示している。発光チップC1と発光チップC3とは、図14aに示した発光チップCを紙面において2個左右に並べたものである。そして、発光チップC2も、図14aに示した発光チップCを紙面において、ずらして並べて、発光チップC1および発光チップC3に対して千鳥状に配したものである図3参照。このとき、発光チップC1の第3の発光素子群III発光サイリスタL63~L65が、発光チップC2の第1の発光素子群Iにおける発光サイリスタL3、L4に対向するように配され、発光チップC2の第2の発光素子群II発光サイリスタL1、L2が、発光チップC1の第1の発光素子群Iにおける発光サイリスタL60~L62に対向するように配されている。また、発光チップC3の第2の発光素子群II発光サイリスタL1、L2が、発光チップC2の第1の発光素子群Iにおける発光サイリスタL60~L62に対向するように配され、発光チップC2の第3の発光素子群III発光サイリスタL63~L65が、発光チップC3の第1の発光素子群Iにおける発光サイリスタL3、L4に対向するように配されている。図14に示すように、発光チップCを回路基板62上に配列しても、位置ずれ補正ができる。倍率補正が縮小の場合図9参照は、第3の発光素子群IIIの発光サイリスタLを使用すればよく、倍率補正が拡大の場合図10参照は、第2の発光素子群IIの発光サイリスタLを使用すればよい。なお、図4aに示すように、発光サイリスタL発光素子アレイ81が、基板70の長手方向の一方の端部に近接して設けられている場合には、図14bに示すように発光チップCを配列すると、隣接する発光チップC例えば発光チップC1と発光チップC2間で発光サイリスタLの副走査方向Y方向の距離が、180°回転させる場合に比べて、大きくなる。よって、この距離が小さいことが好ましい場合には、奇数番号の発光チップCと偶数番号の発光チップとを、それぞれ別に準備することになる。さらに、本実施の形態において、発光チップCについては、上述した例に限られるものではない。例えば、1つの発光チップCに、図6に示したSLEDが2個左右反転した状態となるように設けられていてもよい。このとき、中央部には、第2の間隔P2の第2の発光素子群IIや、第3の間隔P3の第3の発光素子群IIIを設けない。すなわち、2つのSLEDの中央部では、第1の間隔P1の第1の発光素子群Iの発光サイリスタLが設けられるようにする。そして、左側のSLEDの左端に第2の発光素子群IIの発光サイリスタLを、右側のSLEDの右端に第3の発光素子群IIIの発光サイリスタLが設けられるようにすればよい。また、SLEDは、発光サイリスタLと転送サイリスタSとから構成されているが、他に制御サイリスタを含むものであってもよい。なお、副走査方向に重複して配される第1の発光素子群Iの発光サイリスタLの個数と第2の発光素子群IIの発光サイリスタLの個数との整数比は、上述した例では、3:2であったが、これに限られるものではない。同様に、副走査方向に重複して配される第1の発光素子群Iの発光サイリスタLの個数と第3の発光素子群IIIの発光サイリスタLの個数との整数比は、上述した例では、2:3であったが、これに限られるものではない。整数比として、3:4または4:3などを採ることもできる。これらの値は、発光チップCの配列において縮小または拡大する倍率によって決めればよい。以上説明したように、第1の発光素子群Iの発光サイリスタLに加えて、第2の発光素子群IIの発光サイリスタLおよび第3の発光素子群IIIの発光サイリスタLが配された発光チップCを使用することで、発光チップCの取り付け精度、発光チップCにおける発光サイリスタLの形成精度、およびロッドレンズアレイ64図2参照の焦点位置のばらつきの程度に対する要求が、より低くなる。つまり発光素子ヘッド14図2参照を製造後に検査を行ない、その結果により、上述した補正を行なうことで、主走査方向の位置ずれが抑制された発光素子ヘッド14を製造することができる。そのため発光チップCや発光素子ヘッド14の製造歩留まりをより高くすることができる。[第2の実施の形態]第1の実施の形態では、発光素子ヘッド14の製造後に、画素ドットの位置ずれ補正をするとした。しかし、発光素子ヘッド14による画素ドットの位置ずれ補正がされても、画像形成装置1では、発光素子ヘッド14が画像形成ユニット11Y、11M、11C、11K毎にそれぞれ設けられている図1参照。よって、これらの発光素子ヘッド14の取りつけ位置が相互にずれると、形成される画像に色ずれを生じる。さらに、画像形成装置1が動作すると、発光チップCが配される回路基板62図2参照に温度むらが生じることにより各発光チップCに熱膨張のむらが生じることがある。このような原因により感光体ドラム12の主走査方向X方向に対する露光範囲主走査幅が予め定められた範囲から変化することがある。つまり主走査方向において倍率が変化する。これにより、形成された画像に色ずれを生じる。このため、画像形成装置1において、主走査方向における画素ドットの位置ずれを補正する必要が生じる。図15は、画像形成装置1の感光体ドラム12、発光素子ヘッド14、用紙搬送ベルト21、駆動ロール22、転写ロール23の部分を説明した斜視図である。画像形成装置1は、用紙搬送ベルト21に近接して複数の検知器の一例としてのフォトセンサ25を備えている。図15では、駆動ロール22に添った用紙搬送ベルト21に対向して、用紙搬送ベルト21の左右端部にフォトセンサ25が設けられている。そして、フォトセンサ25は、画像を形成の間または予め定められたタイミングにて、用紙搬送ベルト21上に形成された色ずれ検出マークを検出する。色ずれ検出マークは、画像形成ユニット11Y、11M、11C、11Kのそれぞれに設けられている発光素子ヘッド14により形成される画像の主走査方向に対する伸び縮み、すなわち画素ドットの位置ずれをフォトセンサ25により検出できるように構成されている。ここで考慮する位置ずれは、発光素子ヘッド14の取りつけ位置のずれ後述する主走査方向の書き出し位置ずれ量ΔXと、主走査方向における倍率の変化である。これらは、主走査方向に配置された少なくとも2個のフォトセンサ25で検出できる。そして、画像形成ユニット11Y、11M、11C、11Kのいずれかひとつの画像形成ユニット11が形成する画素ドットを基準として、他の画像形成ユニット11が形成する画素ドットの位置ずれを補正すればよい。すなわち、画像形成装置1の動作中に生じる位置ずれは、線形的な拡大または縮小と捉え、主走査方向に対して縮小または拡大を行う操作点を設定する。ここでは、発光素子ヘッド14の製造時において、画素ドットの位置ずれがないとして説明する。図16は、位置ずれ補正の一例を説明した図である。図16aは、発光部63における発光チップCの配列を示した図である。図16b、cは、位置ずれ補正した例を示している。発光チップCの基本的な構成は、図16aに示すように、図8と同様であるが、発光サイリスタLが256個256ドットからなる第1の発光素子群Iが、主走査方向に二つ並んで設けられている。そして、一方の端に第2の発光素子群IIの2個の発光サイリスタLが、他方の端に第3の発光素子群IIIの3個の発光サイリスタLが設けられている。なお、これらの発光サイリスタLは、全てが1つの発光チップCとして構成されてもよく、第2の発光素子群IIに属する発光サイリスタLと第1の発光素子群Iに属する256個の発光サイリスタLが1つの発光チップCとして構成され、残りの第1の発光素子群Iの属する256個の発光サイリスタLと第3の発光素子群IIIに属する発光サイリスタLとが1つの発光チップCとして構成されてもよい。そして、発光チップCの配列は、図8bと同様である。よって、第3の発光素子群IIIが含まれる境界部が縮小を行う操作点となり、第2の発光素子群IIが含まれる境界部が拡大を行う操作点となる。なお、すべての境界部を操作点としなくともよい。図16b、cでは、主走査幅W=350mm、主走査方向の書き出し位置ずれ量ΔX=-0.5ドット、両端での位置ずれの差分が-1ドットとした場合を示している。横軸は、主走査方向の画素ドットの位置Xmmである。縦軸は、主走査方向X方向の位置ずれ量ドットである。図16b、cにおいて破線で示す補正なしでは、書き出し位置ずれ量ΔX=-0.5ドットによって、X=0mmの位置で-0.5ドットずれていて、X=350mmの位置では、-1.5ドットのずれになる。図16bに示す補正1では、主走査幅Wの中間のX=175mmの近傍にある操作点において、1ドット倍率拡大する補正を行っている。その後の位置ずれ量は、破線に平行に変化する。これにより、X=350mmの位置では、-0.5ドットの位置ずれになる。しかし、補正1では、位置ずれの幅絶対値は1ドットであるが、主走査幅Wの中間のX=175mmの位置において-1ドットの位置ずれがある。すなわち、位置ずれ量0を基準とすると、X方向の位置ずれ量は最大-1ドットである。一方、図16cに示す補正2では、主走査方向の書き出し位置ずれ量ΔXを加味して、Xが小さい位置例えばX=10mmの近傍における操作点において、1ドット拡大する補正を行っている。その後の位置ずれ量は、破線に平行に変化する。よって、X=350mmの位置では-0.5ドットの位置ずれとなる。すなわち、位置ずれ量0を基準とすると、X方向の位置ずれ量は±0.5ドットである。すなわち、補正2の方が、補正1に比べ、色ずれが小さい。なお、操作点の近傍は、位置ずれ量が大きいので、操作点の近傍においては画像の形成が行われないことが好ましい。よって、形成される画像の種類に対応させて、補正1と補正2とを使い分けてもよい。図17は、位置ずれ補正の他の一例を説明した図である。図17aは、発光部63における発光チップCの配列を示した図である。図17b、cは、位置ずれを補正した例を示した図である。発光チップCの基本的な構成は、図17aに示すように、図8a図14aと同様である。そして、発光チップCの配列は、図14bと同様である。よって、隣接する2個の発光チップCにおいて、第2の発光素子群IIと第3の発光素子群IIIとが含まれる境界部が倍率拡大または倍率縮小を行う操作点となる。この構成では、倍率拡大と倍率縮小とが一つの操作点で行えるので、操作点の選択がより容易にできる。なお、すべての境界部を操作点としなくともよい。この場合であっても、図17b、cに示すように、補正1と補正2を行うことができる。これらについては詳細な説明を省略する。以下では、さらに式を使用して説明する。ここで、主走査幅W、操作点の間隔D、主走査方向の書き出し位置ずれ量ΔXドット、補正すべき倍率ΔMドットとし、操作点をNとする。なお、Nは、1、2、...、W/D-1で表される整数である。例えば、主走査幅W=352mm、操作点の間隔D=22mmとすると、N=1~15となる。すると、各操作点でのずれ量ΔLは式1で示される。ここで、主走査幅Wの全領域で、画素ドットの位置ずれを±0.5ドット以内に収めるとすると、位置ずれ量が0.5、1.5、2.5、...となる操作点で、1ドットの拡大または縮小の倍率補正を行う必要がある。例えば、主走査方向の書き出し位置ずれ量ΔX=-0.4ドット、補正すべき倍率ΔM=2ドットの場合、N=7の操作点では、ΔL=0.475ドットとなる。一方、N=8の操作点では、ΔL=0.6ドットとなる。よって、N=7の操作点で1ドット縮小する補正が必要となる。同様に、N=15の操作点では、ΔL=1.475ドットとなる。一方、主走査幅Wの位置352mmでは、位置ずれ量が1.6ドットとなる。よって、N=15の操作点で1ドット縮小する補正が必要となる。すなわち、上記の例では、N=7およびN=15の操作点の2カ所で、1ドット縮小する補正が必要となる。倍率補正すべき操作点の数は、主走査方向の書き出し位置ずれ量ΔX=-0.4ドットと補正すべき倍率ΔM=2ドットとの和の小数点以下を四捨五入した数である2となる。なお、主走査幅Wの全領域で、画素ドットの位置ずれを±0.5ドット以内に収める場合において、倍率補正する操作点Nは、補正すべき倍率ΔM≧0の場合には、式2で求めることができる。また、補正すべき倍率ΔM<0の場合には、式3で求めることができる。ここで、i=0、1、2、...である。上記の例ΔX=-0.4、ΔM=2では、式2によって、i=0のときN=7.2となる。すなわち、Nは整数であるので、7.2を超えないN=7において倍率補正すればよい。同様に、i=1のときN=15.2となる。すなわち、15.2を超えないN=15において倍率補正すればよい。なお、他の場合であっても同様に計算できる。上記においては、フォトセンサ25の数を2個とした。フォトセンサ25の数を増やすことにより、より細かく位置ずれを補正できる。また、第1の実施の形態において説明した位置ずれ補正と併用してもよい。このとき、第1の実施の形態で説明した倍率補正を行った操作点を避けて、操作点を設定すればよい。第1の実施の形態で説明した倍率補正を行った操作点は、補正データ記憶部111に格納されているデータによって把握することができる。なお、第1の実施の形態における位置ずれ補正と併用しなくともよい。