"半導体スイッチング素子を過電圧から保護する過電圧保護回路と、前記スイッチング素子をオンオフさせる制御信号を前記スイッチング素子の制御端子に伝達する抵抗と、を備えた半導体装置において、前記スイッチング素子がオフするときに前記スイッチング素子の出力端子に印加される電圧に相当する信号が、前記過電圧保護回路を介して入力される第1のスイッチ手段と、前記第1のスイッチ手段の出力側に接続された第1のコンデンサの電圧により動作して前記抵抗の抵抗値を増加させる第2のスイッチ手段と、を備えたことを特徴とする半導体装置。請求項1に記載した半導体装置において、前記過電圧保護回路から出力される情報を遅延させて前記第1のスイッチ手段に伝達する遅延手段を備えたことを特徴とする半導体装置。請求項2に記載した半導体装置において、前記遅延手段が、前記過電圧保護回路と前記第1のスイッチ手段との間に接続された第2のコンデンサを含み、この第2のコンデンサの電圧によって前記第1のスイッチ手段の入力電圧の変化を遅延させることを特徴とする半導体装置。請求項1~3の何れか1項に記載した半導体装置において、前記制御信号に応じて、前記第2のスイッチ手段を動作させるタイミングを制御するタイミング制御手段を備えたことを特徴とする半導体装置。請求項4に記載した半導体装置において、前記タイミング制御手段が、前記制御信号のレベルに応じて充電または放電される前記第1のコンデンサを含み、前記第1のコンデンサの電圧に応じて、前記第2のスイッチ手段を動作させるタイミングを制御することを特徴とする半導体装置。請求項1~5の何れか1項に記載した半導体装置において、前記第2のスイッチ手段が、複数の抵抗の接続状態を変化させるように動作して前記抵抗値を増加させることを特徴とする半導体装置。請求項1~6の何れか1項に記載した半導体装置において、前記第1のスイッチ手段が、前記過電圧保護回路に接続された分圧用抵抗による分圧値によって動作する半導体スイッチング素子を有することを特徴とする半導体装置。請求項1~7の何れか1項に記載した半導体装置において、前記第2のスイッチ手段が、前記第1のコンデンサの電圧によって動作する半導体スイッチング素子を有することを特徴とする半導体装置。図4や特許文献1に記載された回路では、スイッチング素子1のコレクタ-エミッタ間に過電圧が印加されたときにスイッチング素子1を非飽和状態でオンさせることにより、コレクタ-エミッタ間電圧を低下させると共に、サージ電圧のエネルギーを自己消費して熱に変えている。これらの従来技術によれば、スイッチング素子1の過電圧破壊を防ぐことは可能であるが、ターンオフ時に自己発熱が急激に大きくなり、スイッチング素子1やゲート制御回路に大きな負荷がかかるという問題がある。そこで、本発明の目的は、半導体スイッチング素子がターンオフする際のサージ電圧が小さくなるように、半導体スイッチング素子を非飽和状態でオンさせる電流を制御し、スイッチング素子の出力端子に流れる電流を減少させて自己発熱を抑制するようにした半導体装置を提供することにある。上記の課題を解決するため、本発明は、IGBT等の半導体スイッチング素子を過電圧から保護する過電圧保護回路と、スイッチング素子をオンオフさせる制御信号をスイッチング素子の制御端子に伝達する抵抗と、を備えた半導体装置を技術的な前提としている。そして、本発明に係る半導体装置の特徴は、スイッチング素子がオフするときにスイッチング素子の出力端子に印加される電圧に相当する信号が、過電圧保護回路を介して入力される第1のスイッチ手段を有する点、及び、第1のスイッチ手段の出力側に接続された第1のコンデンサの電圧により動作して前記抵抗の抵抗値を増加させる第2のスイッチ手段を有する点、にある。これらの第1,第2のスイッチ手段は、例えばMOS-FET等の半導体スイッチング素子によって構成することができる。また、本発明は、遅延手段を備えることが望ましい。この地縁集団は、過電圧保護回路から出力される情報を遅延させて第1のスイッチ手段に伝達するものである。すなわち、遅延手段は、過電圧保護回路と第1のスイッチ手段との間に接続された第2のコンデンサを含み、この第2のコンデンサの電圧によって第1のスイッチ手段の入力電圧の変化を遅延させる。更に、本発明は、タイミング制御手段を備えることが望ましい。このタイミング制御手段は、前記制御信号に応じて、第2のスイッチ手段を動作させるタイミングを制御するものである。すなわち、タイミング制御手段は、前記制御信号のレベルに応じて充電または放電される第1のコンデンサを含み、このコンデンサの電圧に応じて、第2のスイッチ手段を動作させるタイミングを制御する。なお、第2のスイッチ手段は、複数の抵抗の接続状態を変化させるように動作して抵抗値を増加させることが望ましい。本発明においては、例えば1サイクル前の半導体スイッチング素子のコレクタ電圧及びオン時間に基づいて、スイッチング素子のゲート抵抗値が大きくなるようにゲート抵抗を切り替える。これにより、スイッチング素子がターンオフする速度を遅くしてコレクタ電流の変化率を小さくし、ターンオフ時におけるサージ電圧を低減する。従って、スイッチング素子のコレクタ-エミッタ間に印加される電圧を低下させることができ、自己発熱を抑制すると共にスイッチング素子やゲート制御回路の負荷を軽減することが可能である。以下、図に沿って本発明の実施形態を説明する。図1において、前記同様に1はIGBT等の半導体スイッチング素子、Cは正の直流電源端子Pに接続されたコレクタ、Gはゲート、Eは負の直流電源端子Nに接続されたエミッタ、2は還流ダイオードである。ここで、ゲートGは請求項における制御端子に相当し、コレクタC及びエミッタEは同じく出力端子に相当する。上記コレクタCとゲートGとの間には、定電圧ダイオード3,4とゲート電流の逆流阻止用ダイオード5との直列回路が接続され、ゲートGとエミッタEとの間には定電圧ダイオード9が接続されている。上述した定電圧ダイオード3,4及びダイオード5により、一般的な自己電圧クランプ形の過電圧保護回路24が構成されている。なお、定電圧ダイオード3,4の直列回路により、過電圧保護回路24の動作電圧が設定されている。また、定電圧ダイオード3の定電圧値は、スイッチング素子1の通常の動作電圧コレクタ電圧付近の値に設定されている。定電圧ダイオード9は、図4と同様に、ゲート信号及び過電圧保護回路24による過電圧ノイズが、スイッチング素子1のゲートGの耐電圧を超えないようにするためのものである。8は、外部から送られたゲート信号を出力するゲート信号出力回路であり、ゲート信号はHighレベルがスイッチング素子1のオン、Lowレベルが同じくオフに対応する。ここで、上記ゲート信号は、請求項における制御信号に相当する。ゲート信号出力回路8の出力側とスイッチング素子1のゲートGとの間には、ゲート抵抗切替スイッチ15内のスイッチング素子15aとゲート抵抗7とが直列に接続されている。また、スイッチング素子15aとゲート抵抗7との直列回路には、ゲート抵抗6が並列に接続されている。ゲート抵抗7は、後述するタイミングコンデンサ14の電位がゲート抵抗切替スイッチ15の入力閾値レベルを超えたときに有効になるものである。このゲート抵抗7の値は、スイッチング素子1の通常動作時のスイッチング損失を抑制するため、例えば0Ωとするか、または、ゲート抵抗6に比べて十分に小さい値に設定されている。ゲート抵抗切替スイッチ15は、前記スイッチング素子15aと、そのゲートとスイッチング素子1のエミッタEとの間に抵抗15cを介して接続されたスイッチング素子15bと、を備えている。これらのスイッチング素子15a,15bは、例えばMOS-FETにより構成されている。15d,15eは、それぞれ、スイッチング素子15a,15bのゲート-エミッタ間の抵抗である。ゲート抵抗切替スイッチ15は、請求項における第2のスイッチ手段に相当する。この実施形態では、定電圧ダイオード3,4の接続点とスイッチング素子1のエミッタEとの間に電圧検出抵抗10,11が直列に接続され、これらの抵抗10,11の接続点が、例えばMOS-FETからなる電圧検出スイッチ13のゲートに接続されている。この電圧検出スイッチ13は、請求項における第1のスイッチ手段に相当する。また、12は電圧検出スイッチ13のゲート信号の検出タイミングを遅らせるための遅延コンデンサ、21は電圧検出スイッチ13のゲートに過電圧が印加されるのを防止するための定電圧ダイオードである。これらの遅延コンデンサ12及び定電圧ダイオード21は、電圧検出抵抗11に並列に接続されている。なお、電圧検出抵抗10,11及び遅延コンデンサ12は、請求項における遅延手段に相当する。また、遅延コンデンサ12は請求項における第2のコンデンサに相当する。更に、電圧検出スイッチ13のコレクタはスイッチング素子15bのゲートに接続されていると共に、電圧検出スイッチ13のコレクタ-エミッタ間にはタイミングコンデンサ14が接続されている。このタイミングコンデンサ14は、請求項における第1のコンデンサに相当する。また、ゲート信号は、ゲート信号反転出力回路16にも入力されている。このゲート信号反転出力回路16の出力側とスイッチング素子15bのゲート電圧検出スイッチ13のコレクタとの間には、ダイオード18と抵抗17との直列回路、及び、ダイオード20と抵抗19との直列回路が、互いに並列に接続されている。ここで、タイミングコンデンサ14の充電時間は抵抗17により制御され、放電時間は抵抗19により制御される。そして、タイミングコンデンサ14の充電放電は、ゲート信号反転出力回路16の出力信号、及び、電圧検出スイッチ13の動作によって制御されるものである。これらのゲート信号反転出力回路16、ダイオード18,20、抵抗17,19、タイミングコンデンサ14等は、請求項におけるタイミング制御手段を構成している。ゲート抵抗切替スイッチ15は、タイミングコンデンサ14の電位によってオンオフが切り替えられる。すなわち、タイミングコンデンサ14の電位がゲート抵抗切替スイッチ15の入力閾値レベルを超えるとスイッチング素子15b,15aがオンしてゲート抵抗7が有効になり、スイッチング素子1のゲートGにはゲート抵抗6,7の並列回路が接続される。また、タイミングコンデンサ14の電位がゲート抵抗切替スイッチ15の入力閾値レベルを下回るとスイッチング素子15b,15aがオフしてゲート抵抗7が無効になり、スイッチング素子1のゲートGにはゲート抵抗6のみが接続されることになる。次に、この実施形態の動作を、図2に基づいて説明する。この実施形態では、スイッチング素子1がターンオフする際にゲート抵抗値を大きくしてゲート電流を制限し、スイッチング素子1のコレクタ電流変化率di/dtを小さくしてサージ電圧を低減させている。これにより、スイッチング素子1のコレクタ-エミッタ間に印加される電圧を予め耐電圧以下に低減し、過電圧保護回路24によりスイッチング素子1を非飽和状態でオンさせる保護動作を極力避けるようにしてスイッチング素子1の自己発熱を防止する。スイッチング素子1の耐電圧を超えるサージ電圧は、コレクタ-エミッタ間電圧が高く、しかもコレクタ電流が大きい場合に発生しやすいものであり、スイッチング素子1のターンオフ時の電流変化率di/dtが大きくなるほどサージ電圧も大きくなる。ここで、上記電流変化率di/dtは、ターンオフ時のゲート抵抗値ゲート電流によって制御可能である。従って、スイッチング素子1のコレクタ-エミッタ間電圧及びコレクタ電流に基づいてゲート抵抗値を制御すれば、スイッチング素子1がターンオフする際のサージ電圧を抑制することができる。なお、スイッチング素子1のコレクタ-エミッタ間電圧に関する情報はスイッチング素子1のオフ期間に得られるが、スイッチング素子1がターンオフする直前はスイッチング素子1がオンしているため、コレクタ-エミッタ間電圧に関する情報を得ることができない。従って、例えば1サイクル前のオフ期間におけるコレクタ-エミッタ間電圧を検出し、以後のターンオフ時におけるゲート抵抗値を制御する必要がある。そこで、図1の実施形態では、定電圧ダイオード3及び電圧検出抵抗10,11により分圧されて遅延コンデンサ12により緩慢に変化する電圧を、例えば1サイクル前のオフ期間におけるコレクタ-エミッタ間電圧に相当する信号とみなし、この信号によって電圧検出スイッチ13を動作させる。つまり、スイッチング素子1のコレクタ電圧が定電圧ダイオード3による設定電圧以上になると、電圧検出抵抗10,11及び遅延コンデンサ12により規定される時間経過後に電圧検出スイッチ13がオンするようにした。いま、図2の時刻t1においてゲート信号がLowレベルになり、スイッチング素子1のコレクタ電圧が定電圧ダイオード3による設定電圧以上になると、電圧検出抵抗10,11及び遅延コンデンサ12により決まる時定数を経過した時刻t2で、電圧検出スイッチ13がオンする。このときのスイッチング素子1のコレクタ-エミッタ間電圧は、図2における電圧検出点の値である。電圧検出スイッチ13がオンすると、タイミングコンデンサ14は急速放電され、その電位がゲート抵抗切替スイッチ15のスイッチング素子15bがオンする閾値ゲート抵抗切替スイッチ15の入力閾値以下になるとスイッチング素子15b,15aがオフする。なお、スイッチング素子15aのオンによりスイッチング素子15bもオンし、スイッチング素子15aのオフによりスイッチング素子15bもオフするため、スイッチング素子15b,15aのオンオフはゲート抵抗切替スイッチ15のオンオフと言い換えることができる。スイッチング素子15b,15aのオフ、つまりゲート抵抗切替スイッチ15のオフにより、ゲート信号出力回路8とスイッチング素子1のゲートGとの間にはゲート抵抗6のみが接続され、ゲート抵抗7は接続されなくなる。このとき、スイッチング素子1のターンオフ速度はゲート抵抗6のみによって制御されており、ゲート抵抗6,7の並列接続時に比べてゲート抵抗値が大きくなるので、電流変化率di/dtは小さくなる。このため、スイッチング素子1のコレクタ-エミッタ間電圧に重畳されるサージ電圧を低減することができる。その後、スイッチング素子1のコレクタ-エミッタ間電圧が電圧検出点を下回ると、時刻t3で電圧検出スイッチ13がオフする。一方、時刻t1以後、ゲート信号反転出力回路16の出力はHighレベルになっており、時刻t3で電圧検出スイッチ13がオフした後は、ダイオード18及び抵抗17を介して、タイミングコンデンサ14がゲート信号反転出力回路16の出力電圧レベルまで充電される。この場合、サージ電圧が発生する時間よりもタイミングコンデンサ14の充電時間が長くなるように、抵抗17の値充電時の時定数を決定する。そして、タイミングコンデンサ14の電位がゲート抵抗切替スイッチ15の入力閾値を超えるとゲート抵抗切替スイッチ15がオンし、スイッチング素子1のゲートGにゲート抵抗6,7が並列接続されるため、ゲート抵抗値が小さくなる。次に、時刻t4でゲート信号がHighレベルになると、ゲート電圧は直ちに上昇してスイッチング素子1がターンオンする。また、時刻t4以後はゲート信号反転出力回路16の出力がLowレベルになるため、抵抗19及びダイオード20を介してタイミングコンデンサ14が放電し始め、タイミングコンデンサ14の電圧が徐々に低下していく。この時の放電時定数は抵抗19の値により所望の値に設定可能である。その後、時刻t5でゲート信号がLowレベルになると、直後の時刻t6において時刻t2と同様に電圧検出スイッチ13がオンすると共に、ゲート抵抗切替スイッチ15がオフする。これにより、ゲート抵抗6のみがスイッチング素子1のゲートGに接続されるため、ゲート抵抗値は大きくなり、電流変化率di/dtは小さくなる。時刻t5~t6における、スイッチング素子1のコレクタ電流、ゲート電圧等の挙動は、図2~明らかなように、前述した時刻t1~t2の場合と同様である。なお、図2では、スイッチング素子1のターンオフ時において、コレクタ-エミッタ間電圧が過電圧保護動作点を超えているため、図1の過電圧保護回路24が動作してスイッチング素子1が非飽和状態でオンし、コレクタ-エミッタ間電圧を低下させることになる。しかし、この場合には電流変化率di/dtが小さく、サージ電圧が抑制されているため、コレクタ-エミッタ間に印加される電圧もそれほど大きくならず、オン状態のスイッチング素子1によって自己消費される熱エネルギーも少なくて済む。コレクタ-エミッタ間電圧が過電圧保護動作点を下回ると、その後にゲート信号がHighレベルになる時刻t7まで、電圧検出スイッチ13はオン状態、ゲート抵抗切替スイッチ15はオフ状態を保ち、スイッチング素子1のゲートGにゲート抵抗6のみが接続されていてゲート抵抗値が大きい状態が維持される。時刻t5~t7の期間は、ゲート信号がLowレベル、ゲート信号反転出力がHighレベルであるが、上記のように電圧検出スイッチ13はオン状態であるため、タイミングコンデンサ14は充電されず、その電位はゲート抵抗切替スイッチ15の入力閾値を下回り続ける。また、時刻t7~t8の期間にHighレベルであったゲート信号が時刻t8でLowレベルになると、スイッチング素子1がターンオフする。このとき、ゲート抵抗値は大きいままであり、コレクタ電流の電流変化率di/dtが小さいので、時刻t8以後、コレクタ電流は緩慢に減少する。従って、ターンオフ時のサージ電圧は低減される。なお、スイッチング素子1のコレクタ-エミッタ間電圧が電圧検出点を超える時刻t9で、電圧検出スイッチ13がオンすることになる。次に、図3は、ゲート信号が期間Δtのように長期間にわたりHighレベルになり、スイッチング素子1のオン時間が許容値を超えてスイッチング素子1にとっての過電流状態電流時間積がスイッチング素子1の許容値を超える状態になった場合の動作を示している。前述したように、この実施形態では、ゲート信号反転出力回路16の出力を用い、ダイオード20及び抵抗19を介してタイミングコンデンサ14を放電させている。この場合、抵抗19によって決定される放電時定数を、スイッチング素子1にとっての過電流状態に相当するオン時間に設定する。これにより、オン期間が長い場合は、スイッチング素子1のコレクタ電流が過電流となる時刻以前に、タイミングコンデンサ14を放電させることができる。そして、タイミングコンデンサ14の電位がゲート抵抗切替スイッチ15の入力閾値以下になった場合には、ゲート抵抗切替スイッチ15がオフし、ターンオフ速度は、ゲート抵抗6のみによる大きなゲート抵抗値によって制御されるため、通常よりも遅くなる。従って、スイッチング素子1の電流変化率di/dtを減少させてサージ電圧を低減することができる。"