電極パッドを有する半導体チップと、前記電極パッドにボンディングされたワイヤと、を有し、前記電極パッドにおいて、前記ワイヤがボンディングされている領域の少なくとも表層はルテニウム又は酸化ルテニウムにより構成され、前記表層の膜厚は20nm以上であることを特徴とする半導体装置。前記ワイヤはCuワイヤであることを特徴とする請求項1に記載の半導体装置。前記表層におけるルテニウム又は酸化ルテニウムの含有比率が90重量以上であることを特徴とする請求項1又は2に記載の半導体装置。前記電極パッドは、Al合金またはCu合金により構成された下地層と、前記下地層の上に積層された前記表層と、を有する積層膜であることを特徴とする請求項1乃至3の何れか一項に記載の半導体装置。前記下地層の表面に凹部が形成されていることを特徴とする請求項4に記載の半導体装置。前記表層は、前記下地層の側面及び上面を覆っていることを特徴とする請求項4又は5に記載の半導体装置。前記電極パッド上に形成され、前記電極パッドを露出させる開口を有する絶縁膜を更に有することを特徴とする請求項1乃至5の何れか一項に記載の半導体装置。前記下地層の上に形成され、前記下地層を露出させる開口を有する絶縁膜を更に有し、前記表層は前記開口内にのみ存在していることを特徴とする請求項4又は5に記載の半導体装置。前記絶縁膜は、無機絶縁膜と、前記無機絶縁膜上に積層された有機絶縁膜と、の積層膜であることを特徴とする請求項7又は8に記載の半導体装置。前記表層の表面に凹部が形成されていることを特徴とする請求項1乃至9の何れか一項に記載の半導体装置。電極パッドを有する半導体チップを製造する工程と、前記電極パッドにワイヤをボンディングする工程と、を有し、前記半導体チップを製造する工程では、前記電極パッドにおいて、前記ワイヤがボンディングされる領域の少なくとも表層をルテニウム又は酸化ルテニウムにより形成し、且つ、前記表層を20nm以上の膜厚に形成し、前記ワイヤをボンディングする工程では、前記表層に前記ワイヤをボンディングすることを特徴とする半導体装置の製造方法。下地絶縁膜と、前記下地絶縁膜上に形成された電極パッドと、を有し、前記電極パッドにおいて、表面に露出している領域の少なくとも表層はルテニウム又は酸化ルテニウムにより構成され、前記表層の膜厚は20nm以上であることを特徴とする半導体装置。前記電極パッド上に形成され、前記電極パッドを露出させる開口を有する絶縁膜を更に有していることを特徴とする請求項12に記載の半導体装置。前記電極パッドは、Al合金またはCu合金により構成された下地層を更に有し、前記下地層の上に前記表層が積層されていることを特徴とする請求項12又は13に記載の半導体装置。前記電極パッドは、Al合金またはCu合金により構成された下地層を更に有し、前記下地層の上に前記表層が積層され、当該半導体装置は、前記下地層の上に形成され、前記下地層を露出させる開口を有する絶縁膜を更に有し、前記表層は前記開口内にのみ存在していることを特徴とする請求項12に記載の半導体装置。前記電極パッドは、Al合金またはCu合金により構成された下地層を更に有し、前記表層が前記下地層の側面及び上面を覆っていることを特徴とする請求項12に記載の半導体装置。前記電極パッドは、その少なくとも下面が平坦であることを特徴とする請求項12乃至16の何れか一項に記載の半導体装置。前記下地層の表面に凹部が形成されていることを特徴とする請求項14乃至16の何れか一項に記載の半導体装置。前記絶縁膜は、無機絶縁膜と、前記無機絶縁膜上に積層された有機絶縁膜と、の積層膜であるであることを特徴とする請求項13又は15に記載の半導体装置。前記表層の表面に凹部が形成されていることを特徴とする請求項12乃至19の何れか一項に記載の半導体装置。上述のように、電極パッドがAlにより構成されている場合、ワイヤとして安価なCuワイヤを用いてボンディングを行うと、Alスプラッシュが生じる。図24aは、Cuワイヤ105のボンディングにより電極パッド500からAlスプラッシュ510が発生した状態を示す模式的な断面図であり、図24bは図24aの拡大図である。これらの図は、本発明者が認識した課題を説明するための図である。Alスプラッシュ510が生じると、図24に示すように、電極パッド500を構成するAlが周囲に飛び散るため、電極パッド500が狭ピッチの場合、隣り合う電極パッド500間で電気的な短絡が生じる可能性がある。また、Alスプラッシュ510に伴う電極パッド500の変形に起因して、電極パッド500の周辺の構成例えば層間絶縁膜等にクラック等のダメージが生じる可能性もある。このように、ワイヤがCuワイヤである場合にもボンディング時の衝撃による金属のスプラッシュを抑制することは困難だった。本発明は、電極パッドを有する半導体チップと、前記電極パッドにボンディングされたワイヤと、を有し、前記電極パッドにおいて、前記ワイヤがボンディングされている領域の少なくとも表層はルテニウム又は酸化ルテニウムにより構成され、前記表層の膜厚は20nm以上であることを特徴とする半導体装置を提供する。この半導体装置によれば、電極パッドにおいて、ワイヤがボンディングされている領域の少なくとも表層がRu又はRuOXにより構成されている。Ru及びRuOXは、Alと比べてビッカース硬度が6~8倍と高い。すなわち、電極パッドの少なくとも表層の硬度が電極パッドがAlなどにより構成されている場合と比べて向上する。このため、ワイヤがCuワイヤであっても、ボンディング時の衝撃による金属のスプラッシュを抑制することができるとともに、電極パッドの周辺の構成例えば層間絶縁膜にクラック等のダメージが生じる可能性も低減できる。なお、Ru及びRuOXは、反応性ドライエッチングによって、Alと同等に微細加工することができるので、容易に、設計通りの形状寸法の電極パッドを形成することができる。また、本発明は、電極パッドを有する半導体チップを製造する工程と、前記電極パッドにワイヤをボンディングする工程と、を有し、前記半導体チップを製造する工程では、前記電極パッドにおいて、前記ワイヤがボンディングされる領域の少なくとも表層をルテニウム又は酸化ルテニウムにより形成し、且つ、前記表層を20nm以上の膜厚に形成し、前記ワイヤをボンディングする工程では、前記表層に前記ワイヤをボンディングすることを特徴とする半導体装置の製造方法を提供する。また、本発明は、下地絶縁膜と、前記下地絶縁膜上に形成された電極パッドと、を有し、前記電極パッドにおいて、表面に露出している領域の少なくとも表層はルテニウム又は酸化ルテニウムにより構成され、前記表層の膜厚は20nm以上であることを特徴とする半導体装置を提供する。本発明によれば、ワイヤがCuワイヤであっても、ボンディング時の衝撃による金属のスプラッシュを抑制することができる。以下、本発明の実施形態について、図面を用いて説明する。なお、すべての図面において、同様の構成要素には同一の符号を付し、適宜に説明を省略する。第1の実施形態図1は第1の実施形態に係る半導体装置の電極パッド103の構造を示す断面図である。なお、図1、並びに、後述する図2乃至図7、図12乃至図24においては、それぞれ一部分を破断し、横方向の寸法を縮めて示している。本実施形態に係る半導体装置は、電極パッド103を有する半導体チップと、電極パッド103にボンディングされたワイヤ例えばCuワイヤ105と、を有し、電極パッド103において、ワイヤがボンディングされている領域の少なくとも表層はルテニウム又は酸化ルテニウムにより構成され、その表層の膜厚は20nm以上である。また、本実施形態に係る半導体チップは、下地絶縁膜層間絶縁膜108と、下地絶縁膜上に形成された電極パッド103と、を有し、電極パッド103において、表面に露出している領域の少なくとも表層はルテニウム又は酸化ルテニウムにより構成され、その表層の膜厚は20nm以上である。なお、電極パッド103の表層の膜厚は、100nm以上であることがより好ましい。以下、詳細に説明する。半導体チップの表層部は、下層配線101と、この下層配線101上に形成された層間絶縁膜108と、この層間絶縁膜108に埋め込み形成された複数のビア102と、を有している。そして、層間絶縁膜108上には、半導体チップの最上層配線である電極パッド103が形成されている。電極パッド103は、複数のビア102を介して下層配線101と相互に電気的に接続されている。なお、層間絶縁膜108は、例えば、SiO2膜とすることができる。また、ビア102は、例えば、タングステンにより構成することができる。更に、電極パッド103上には、カバー膜絶縁膜104が形成され、このカバー膜104には、電極パッド103を露出させる開口104aが形成されている。この開口104aの平面形状は、例えば、長方形又は正方形であるが、その他の形状であっても良い。また、開口104aが長方形又は正方形の場合、開口104aの一辺の寸法は、例えば、50μm以上70μm以下程度である。なお、カバー膜104は、例えば、SiO2膜と、このSiO2膜上に形成されたSiON膜と、の積層膜とすることができる。Cuワイヤ105は、Cuにより構成されたボンディングワイヤである。このCuワイヤ105は、開口104aを介して電極パッド103上にワイヤボンディングされている。これにより、半導体チップの内部の素子図示略と、半導体チップの外部とが、相互に電気的に接続されている。下層配線101は、例えば、複数の層構造をなしている。図1の例では、下層配線101が3層構造の例を示している。この場合、第1層101a最下層は、例えば、TiN或いはTi等のバリアメタルであり、第1層101a上に形成された第2層101bは、例えばAl合金又はCu合金により構成され、第2層101b上に形成された第3層101c最上層は、例えば、TiN或いはTi等のバリアメタルである。また、電極パッド103において、Cuワイヤ105がボンディングされている領域の少なくとも表層は、ルテニウムRu又は酸化ルテニウムにより構成されている。酸化ルテニウムは、RuOXと表すことができる。ここで、Xは、任意の正の数であるが、例えば、0<X≦2であることが好ましく、具体例としては、RuO2が挙げられる。ここで、本実施形態の場合、電極パッド103においてCuワイヤ105がボンディングされている領域とは、カバー膜104の開口104aを介して露出している領域を意味する。電極パッド103は、例えば、複数の層構造をなしている。より具体的には、電極パッド103は、例えば、第1バリアメタル層103aと、第1バリアメタル層103a上に形成された本体層103bと、本体層103b上に形成された第2バリアメタル層103cと、を有している。このうち本体層103bは、Ru又はRuOXにより構成されている。また、第1及び第2バリアメタル層103a、103cは、それぞれ、例えば、TiN或いはTi等のバリアメタルである。より具体的には、例えば、第1バリアメタル層103aは、Ti膜と、このTi膜上に形成されたTiNと、の積層膜であり、第2バリアメタル層103cは、TiN膜である。ここで、電極パッド103において、開口104a内に位置する部分には、第2バリアメタル層103cが存在せず、開口104a内において本体層103bが表面に露出している。つまり、電極パッド103の表層は、Ru又はRuOXにより構成された本体層103bであり、この本体層103bに対してCuワイヤ105が接続されている。本体層103bは、例えば、不可避的不純物を除いて、Ruにより構成されているか、又は、RuOXにより構成されていることが好ましい一例である。なお、本体層103bの硬度を適切に設定する等の目的に応じて、Ru又はRuOX以外の金属材料を本体層103bに含有させても良い。ただし、何れの場合でも、本体層103bにおけるRu又はRuOXの含有比率が90重量以上であることが好ましい。本実施形態の場合、電極パッド103は、その全体がプレート状に形成され、少なくともその下面が平坦となっている。また、電極パッド103の下面は、その全面に亘って、下地絶縁膜としての層間絶縁膜108又はビア102上に接している。なお、図1では電極パッド103を1つのみ図示しているが、半導体装置には、複数の電極パッド103が互いに同層に設けられ、それぞれ開口104aを介して露出している。ここで、各構成要素の膜厚の例を説明する。下層配線101の第2層101bの膜厚は450nm程度とすることができる。層間絶縁膜108の膜厚は400nm程度とすることができる。電極パッド103の第1バリアメタル層103aは、例えば、Ti膜が30nm程度、TiN膜が40nm程度とすることができる。電極パッド103の本体層103bの膜厚は、例えば、300nm以上2000nm以下とすることができる。電極パッド103の第2バリアメタル層103cの膜厚は、例えば、50nm程度とすることができる。カバー膜104のSiO2膜の膜厚は800nm程度とすることができ、SiON膜の膜厚は300nm程度とすることができる。なお、電極パッド103と同じ層には、必要に応じて、電極パッド103と同じ層構造例えば、第1バリアメタル層103a、本体層103b及び第2バリアメタル層103cの3層構造の配線109を設けても良い。次に、本実施形態に係る半導体装置の製造方法を説明する。図2乃至図7はこの製造方法の一連の工程を示す断面図である。この製造方法は、電極パッド103を有する半導体チップを製造する工程と、電極パッド103にワイヤ例えば、Cuワイヤ105をボンディングする工程と、を有し、半導体チップを製造する工程では、電極パッド103の少なくとも表層をルテニウム又は酸化ルテニウムにより形成し、且つ、その表層を20nm以上の膜厚に形成する。以下、詳細に説明する。先ず、半導体基板に素子分離膜を形成する。これにより、素子形成領域が分離される。素子分離膜は、例えばSTI法を用いて形成されるが、LOCOS法を用いて形成されても良い。次いで、素子形成領域に位置する半導体基板に、ゲート絶縁膜及びゲート電極を形成する。ゲート絶縁膜は酸化シリコン膜であってもよいし、酸化シリコン膜よりも誘電率が高い高誘電率膜例えばハフニウムシリケート膜であってもよい。ゲート絶縁膜が酸化シリコン膜である場合、ゲート電極はポリシリコン膜により形成される。またゲート絶縁膜が高誘電率膜である場合、ゲート電極は、金属膜例えばTiNとポリシリコン膜の積層膜により形成される。また、ゲート電極がポリシリコンにより形成される場合、ゲート電極を形成する工程において、素子分離膜上にポリシリコン抵抗を形成しても良い。次に、素子形成領域に位置する半導体基板に、ソース及びドレインのエクステンション領域を形成する。次いでゲート電極の側壁にサイドウォールを形成する。次いで、素子形成領域に位置する半導体基板に、ソース及びドレインとなる不純物領域を形成する。このようにして、半導体基板上にMOSトランジスタが形成される。次に、素子分離膜上及びMOSトランジスタ上に、多層配線層を形成する。多層配線層の下層配線101は、例えば、主に銅やアルミニウムからなり、ビア102は、例えば、タングステンからなる。また、この構造は、例えばダマシン法やドライエッチング法により形成することができる。ダマシン法とは、ドライエッチングにより絶縁膜に所望の配線パターンやビアパターンの形状で溝を形成し、バリアメタルをスパッタ法、CVDChemicalVaporDeposition法、ALDAtomicLayerDeposition法等で設けた後、電解めっき用の給電層をスパッタ法等で形成し、電解めっきにて溝トレンチを例えば銅で埋めた後にCMPChemicalMechanicalPolishing法により溝トレンチ内のみに銅を残して所望の配線を得る方法である。次に、電極パッド103及び配線109を形成する。このためには、先ず、層間絶縁膜108上に、第1バリアメタル層103aをスパッタ法、CVD法、ALD法等で成膜した後、この第1バリアメタル層103a上にRuをスパッタ法により成膜することにより本体層103bを形成する。更に、この本体層103bの上に第2バリアメタル層103cをスパッタ法、CVD法、ALD法等で成膜する。その後、第2バリアメタル層103c上に、フォトリソグラフィによって任意のパターン形状のレジストマスク図示略を形成し、このレジストマスクをマスクとしてドライエッチングを行うことによって、任意のパターン形状の電極パッド103及び配線109を形成する。このとき、RuはO2とCl2との混合ガス系において反応性リアクティブエッチングを行うことができる。その後、このレジストマスクを除去する以上、図2。次に、図3に示すように、電極パッド103及び配線109を覆うように、層間絶縁膜108上にカバー膜104を形成する。カバー膜104の下層を構成するSiO2膜は、例えば、HDPHighDensityPlasmaSiO2膜とすることができ、このSiO2膜上にSiON膜を形成する。なお、SiON膜の代わりに、プラズマCVD法によりSiN膜を形成しても良い。次に、図4に示すように、電極パッド103上の開口104a図1と対応する位置に開口110aを有するレジストマスク110をフォトリソグラフィによってカバー膜104上に形成する。次に、図5に示すように、レジストマスク110をマスクとしてカバー膜104を反応性ドライエッチングすることによって、カバー膜104に開口104aを形成する。更に、このカバー膜104をマスク代わりにして、反応性ドライエッチングを行うことによって、電極パッド103の第2バリアメタル層103cにおいて開口104a内に位置する部分を除去し、本体層103bの表面を露出させる図6。ここで、本体層103bの表層を僅かにエッチングする程度にエッチングを行うことによって、より確実に本体層103bの表面を露出させることができる。また、ここで、電極パッド103が一般的なAl合金の場合、カバー膜104のエッチング時にAl合金の表面も一部エッチングされ、そのエッチング残渣がカバー膜104の開口104aの側壁にゴミとして付着するような場合があり、エッチング後に洗浄プロセスが必要な場合があった。これに対し、本実施形態では、電極パッド103の本体層103bの材料としてRu又はRuOXを用いるため、本体層103bとカバー膜104とのエッチング選択比を十分大きくとることができ、カバー膜104への残渣の付着が抑制されるため、洗浄プロセスを省略することができて製造コストを低減することができる。次に、レジストマスク110を除去する図7。なお、この段階で得られた製造物が、半導体チップである。その後、半導体チップを例えばパッケージ基板後述の上に搭載し、図1に示すように、電極パッド103上に、すなわち開口104aを介して露出している本体層103bの表面上に、Cuワイヤ105をボンディングする。すなわち、例えばCuワイヤ105の先端にスパークなどで形成したボール状のワイヤ太径部を、本体層103b上に当接し、超音波や荷重を印可することにより、Cuワイヤ105と電極パッド103とを接合する。その後、半導体チップ及びCuワイヤ105等を封止樹脂により封止する。こうして、半導体装置を得ることができる。図8は一般的な電極パッドの材料であるAl合金この場合はAl-Cu:図8中Alと表記と、本実施形態での電極パッド103の材料この場合、Ruと、Niのそれぞれの特性を示す図である。RuはAl合金よりも抵抗率は高いものの、ビッカース硬度HvはAl合金の約6~8倍と高く、Niと同等の硬度を有している。一方、Niが反応性ドライエッチングによる微細配線パターンの形成が困難であるのに対し、RuはCl2とO2とを含有するガス種により反応性ドライエッチングが可能である。またRu表面が環境下で自然に酸化された場合も、RuOXは導電性であるため、Cuワイヤ105との良好な電気的接続が得られる。このように、RuまたはRuOXにより電極パッド103の少なくとも表層を構成することにより、電極パッド103がAl合金である場合と同等の高密度接続パッドレイアウトが可能となるだけでなく、硬度面でも性能がよくなるため、ボンディングワイヤがCuワイヤ105であっても、電極パッド103を構成する金属材料のスプラッシュの発生を抑制できる。図9は電極パッド103の層構造のバリエーションを示す図である。図9aは電極パッド103が上述の第1バリアメタル層103a、本体層103b及び第2バリアメタル層103cにより構成されている例を示す。この場合、第1及び第2バリアメタル層103a、103cが、それぞれ、その下層の層間絶縁膜108と、その上層のカバー膜104に対する密着層として働く。このため、電極パッド103と層間絶縁膜108との密着性、並びに、電極パッド103とカバー膜104との密着性がそれぞれ向上する。なお、第1バリアメタル層103aと第2バリアメタル層103cのうち、何れか一方のみを有する構造としても良い。図9bは、電極パッド103が本体層103bのみにより構成され、この本体層103bがRuの単層により構成されている例を示す。つまり、図9bは、図9aの構成から、バリアメタル第1及び第2バリアメタル層103a、103cを除いた形態である。この場合、電極パッド103の構造が最も単純であるため、製造コストを最も低減でき、且つ、最も高硬度な電極パッド103を実現できる。図9cは、電極パッド103の本体層103bが下層のRu層103dと上層のRuOX層103eとにより構成されている例を示す。ここで、RuOX層103eがRuO2の場合、RuOX層103eの方がRuよりもO2とCl2とを含有するエッチングガスを用いたドライエッチングでのエッチング速度が大きい。このため、図9cのような構造とすることにより、電極パッド103を形成するためのエッチングに必要なトータルの時間を短縮することができる。なお、下層につまりビア102上にRuOX層103eを形成すると、RuOX層103eを反応性スパッタで形成する際に、ビア102との界面に高抵抗酸化膜が形成される可能性があり、好ましくない。同様の理由により電極パッド103の全体をRuOX層103eにすることも好ましくない。ここでは、電極パッド103がRu層103dとRuOX層103eとがそれぞれ1層ずつである例を示したが、例えばRu/RuOX/Ruのような多層構造としても構わない。図9dは、図9cの構成に加えて、第1バリアメタル層103aと、第2バリアメタル層103cと、を有する例を示す。なお、この場合も、図1の構造と同様に、ワイヤボンディング前に開口104a内の第2バリアメタル層103cを除去する必要がある。更に、本体層103bは、その下層に以下の何れかの膜を有していても良い。1Au又はPdの膜2PdとAuとの積層膜これらのうちPdが下層3Ni、Pd及びAuの積層膜これらのうちNiが最下層でAuが最上層4NiとPdとの積層膜これらのうちNiが下層ここで、本体層103bの好適な膜厚を説明する。本体層103bがRuの単層である場合図9a、図9b、その膜厚は0.02μm以上であり、好ましくは、0.1μm以上3μm以下とすることができ、より好ましくは、0.2μm以上1.6μm以下とすることができ、更に好ましくは0.3μm以上1.2μm以下とすることができる。本体層103bがRu層103dとRuOX層103eとの積層構造の場合図9c、図9d、合計膜厚は、Ruの単層の場合と同じレンジが好適である。ただし、Ru層103dとRuOX層103eとの膜厚比は任意に設定することができる。ここで、ドライエッチング性を考慮すれば、RuOX層103eの厚さが大きいほど好適であり、例えば、本体層103bにおけるRuOX層103eの膜厚比を50よりも大きくすることが好ましい。一方、Ruは、RuOXと比べて微粉末になりにくいため、クリーン度を考慮すれば、Ru層103dの厚さが大きいほど好適であり、例えば、本体層103bにおけるRu層103dの膜厚比を50よりも大きくすることが好ましい。図10a及び図10bは、それぞれ、第1の実施形態に係る半導体装置の全体構造の例を示す断面図である。このうち図10aの例では、上記のようにして得られた半導体チップ200がダイパッド211上に搭載され、リード212と半導体チップ200の電極パッド103図10aでは図示略とがCuワイヤ105によりワイヤボンディングされている。更に、封止樹脂213により、リード212の基端部ダイパッド211側の部分と、ダイパッド211と、半導体チップ200と、Cuワイヤ105と、が封止されている。一方、図10bの例では、半導体チップ200がパッケージ基板202上に搭載されている。パッケージ基板202は、配線基板とも呼ばれるものであり、基材216と、基材216上に形成された配線214と、配線214を覆うソルダーレジスト217と、を有する。パッケージ基板202の表側の配線214と、半導体チップ200の電極パッド103図10bでは図示略とは、Cuワイヤ105によりワイヤボンディングされている。更に、封止樹脂213によりパッケージ基板202が片面封止され、封止樹脂213内に半導体チップ200とCuワイヤ105とが封入されている。更に、パッケージ基板202の裏側の配線214には、ソルダーレジスト217に形成された開口を介して、半田ボール215が接続されている。図11a及び図11bは、それぞれ、第1の実施形態に係る半導体装置の他の例を示す断面図である。なお、図11a及び図11bに示す例では、封止樹脂の図示を省略している。このうち図11aは逆ボンディング構造の例を示す。この構造の半導体装置を製造するには、パッケージ基板202上に、接着層201を介して半導体チップ200が搭載した後で、先ず、パッケージ基板202上の配線図示略に対して、Cuワイヤ105をボンディングファーストボンディング203し、続いて、このCuワイヤ105を半導体チップ200の上面の電極パッド103図11aでは図示略に対してボンディングセカンドボンディング204する。一方、図11bはSiPSysteminPackageの例を示す。この場合、パッケージ基板202上には、複数例えば2つの半導体チップ200が、それぞれ接着層201を介して搭載されている。そして、一方の半導体チップ200の上面の電極パッド103図11bでは図示略に対してCuワイヤ105がボンディングファーストボンディング203され、更に、このCuワイヤ105が他方の半導体チップ200の上面の電極パッド103図11bでは図示略に対してボンディングセカンドボンディング204されている。更に、他のCuワイヤ105がそれぞれの半導体チップ200の上面の他の電極パッド103図示略にボンディングファーストボンディング203され、これらCuワイヤ105がそれぞれパッケージ基板202上の配線図示略に対してボンディングセカンドボンディング204されている。以上のような第1の実施形態によれば、電極パッド103の少なくとも表層本体層103b、或いはその表層がRu又はRuOXにより構成されている。Ru及びRuOXは、Alと比べてビッカース硬度が6~8倍と高い。すなわち、電極パッド103の少なくとも表層の硬度が電極パッド103がAlなどにより構成されている場合と比べて向上する。このため、ワイヤがCuワイヤ105であっても、ボンディング時の衝撃による金属のスプラッシュを抑制することができるとともに、電極パッド103の周辺の構成例えば層間絶縁膜108等にクラック等のダメージが生じる可能性も低減できる。金属のスプラッシュを抑制できることから、複数の電極パッド103が狭ピッチで配置されていたとしても、隣り合う電極パッド103間で電気的な短絡の発生を抑制できる。また、Ru及びRuOXは、反応性ドライエッチングによって、Alと同等に微細加工することができるので、容易に、設計通りの形状寸法の電極パッド103を形成することができる。第2の実施形態図12は第2の実施形態に係る半導体チップの電極パッド103の構造を示す断面図である。本実施形態に係る半導体チップは、上記の第1の実施形態に係る半導体チップと比べて、カバー膜104と、電極パッド103の第2バリアメタル層103cと、が無い点で相違する。また、カバー膜104に開口104aを形成する必要がないことから、電極パッド103の本体層103bの表層がエッチングにより除去されない。このため、電極パッド103の下面だけでなく、例えば、電極パッド103の上面も平坦なままとなっている。これらの点の他は、本実施形態に係る半導体チップは、上記の第1の実施形態に係る半導体チップと同様に構成されている。なお、本実施形態の場合、電極パッド103においてCuワイヤ105がボンディングされている領域とは、電極パッド103の全体を意味し、その表層は、本体層103bである。また、図示は省略するが、本実施形態に係る半導体装置においても、第1の実施形態と同様に、Cuワイヤ105が電極パッド103の表層を構成する本体層103bの表面に対してボンディングされている。なお、本実施形態でも、電極パッド103と同層に配線109を形成しても良いが、図12では配線109が無い例を示している。以上のような第2の実施形態によれば、上記の第1の実施形態と同様の効果が得られる他、カバー膜104が無いため、構造がシンプルであり、半導体チップ及び半導体装置を低コストに生産することができる。また、電極パッド103の周縁部がカバー膜104により覆われないため、第1の実施形態と比べて電極パッド103の実効的な面積を拡大できるので、第1の実施形態と比べてCuワイヤ105のボール径を大きくできて、Cuワイヤ105と電極パッド103との接合信頼性を向上させることができる。第3の実施形態図13は第3の実施形態に係る半導体装置の電極パッド103の構造を示す断面図である。本実施形態に係る半導体装置は、カバー膜104の構造のみが第1の実施形態に係る半導体装置と相違し、その他の点では第1の実施形態に係る半導体装置と同様に構成されている。本実施形態の場合、カバー膜絶縁膜104は、無機絶縁膜104bと、この無機絶縁膜104b上に積層された有機絶縁膜104cと、の積層膜である。このうち無機絶縁膜104bは、例えば、上記の第1の実施形態におけるカバー膜104と同様に構成されている。或いは、無機絶縁膜104bは、単層のSiO2膜またはSiN膜により構成されていても良い。一方、有機絶縁膜104cは、例えば、エポキシ樹脂、エポキシアクリレート樹脂、ウレタンアクリレート樹脂、ポリエステル樹脂、フェノール樹脂、ポリイミド樹脂、BCBBenzocyclobutene、PBOPolybenzoxazole:ポリベンザオキサゾール及びポリノルボルネン樹脂のうちの何れかの有機材料により構成されている。特に、ポリイミド樹脂及びPBOは、膜強度、引張弾性率及び破断伸び率等の機械的特性が優れているため、有機絶縁膜104cの材料としてこれらを選択することにより、高い信頼性を得ることができる。有機絶縁膜104cの有機材料は、感光性、非感光性の何れであっても構わないが、本実施形態では、例えば、感光性樹脂を用いる例を説明する。有機絶縁膜104cの膜厚は、例えば、5μm以上10μm以下とすることができる。なお、本実施形態でも、電極パッド103と同層に配線109を形成しても良いが、図13では配線109が無い例を示している。次に、本実施形態に係る半導体装置の製造方法を説明する。図14乃至図18はこの製造方法の一連の工程を示す断面図である。先ず、図14に示すように、上記の第1の実施形態と同様に、半導体チップの上層部を作製する。すなわち、下層配線101、ビア102、電極パッド103等を形成する。次に、図15に示すように、上記の第1の実施形態にてカバー膜104を形成するのと同じ要領で、カバー膜104の下層を構成する無機絶縁膜104bを形成する。更に、図16に示すように、無機絶縁膜104b上に有機絶縁膜104cを形成する。次に、図17に示すように、カバー膜104の有機絶縁膜104cに開口104dを形成する。ここで、上記のように、本実施形態では、有機絶縁膜104cとして、感光性のものを用いる。この場合、フォトリソグラフィによって、すなわち有機絶縁膜104cを露光及び現像することによって、開口104dを形成することができる。このため、開口104dの形成用のレジストマスクを形成する必要がない。なお、有機絶縁膜104cとして、非感光性のものを用いる場合には、開口104dと対応する開口を有するレジストマスク図示略をフォトリソグラフィによって有機絶縁膜104c上に形成し、このレジストマスクをマスクとして有機絶縁膜104cをエッチングすることによって、開口104dを形成する。次に、図18に示すように、有機絶縁膜104cをマスク代わりにして無機絶縁膜104bを反応性ドライエッチングによりエッチングすることにより、開口104dを包含する開口104aを形成し、第1の実施形態と同様に電極パッド103の本体層103bを露出させる。なお、この段階で得られた製造物が、半導体チップである。その後、第1の実施形態と同様に、半導体チップを例えばパッケージ基板後述の上に搭載し、図13に示すように、電極パッド103上にCuワイヤ105をボンディングし、半導体チップ及びCuワイヤ105等を封止樹脂により封止する。こうして、半導体装置を得ることができる。以上のような第3の実施形態によれば、上記の第1の実施形態と同様の効果が得られる他に、以下の効果が得られる。先ず、カバー膜104が無機絶縁膜104bと有機絶縁膜104cとの積層構造となっているため、隣り合う電極パッド103間での電気的短絡の可能性を第1の実施形態よりも更に低減することができる。なぜなら、有機絶縁膜104cは、容易に、厚い膜厚例えば、5μm以上に形成することができるからである。また、有機絶縁膜104cをマスクにして、セルフアライメントで無機絶縁膜104bに開口を形成し、開口104aを形成することができる。このため、有機絶縁膜104cを感光性材料により構成した場合、上記の実施形態では必要とされた開口104a形成用のレジストマスクが不要となる分、半導体チップ及び半導体装置を低コストに製造することができる。また、カバー膜104が無機絶縁膜104bと有機絶縁膜104cとの積層構造となっているため、半導体チップの外部から内部への水分の侵入などをより好適に抑制することができる。第4の実施形態図19は第4の実施形態に係る半導体装置の電極パッド103の構造を示す断面図である。本実施形態に係る半導体装置は、上記の第1の実施形態と比べて、電極パッド103の構造のみが相違し、その他の点では第1の実施形態と同様に構成されている。本実施形態の場合、電極パッド103は、Ru又はRuOXにより構成された本体層103bの下層に、Al合金又はCu合金により構成された下層パッド下地層106を有している。すなわち、電極パッド103は、Al合金またはCu合金により構成された下地層を更に有し、下地層の上に、表層としての本体層103bが積層されている。図19の例では、電極パッド103は、下層から順に、第1バリアメタル層103a、下層パッド106、本体層103b、及び、第2バリアメタル層103cを有している。下層パッド106の膜厚は、例えば、450nm程度とすることができる。以上のような第4の実施形態によれば、上記の第1の実施形態と同様の効果が得られる他、Ru又はRuOXにより構成された本体層103bよりも低抵抗の下層パッド106を有するので、上記の第1の実施形態と比べて電極パッド103の全体の抵抗率を低減することができ、半導体装置の高速動作を容易に実現することができる。第5の実施形態図20は第5の実施形態に係る半導体装置の電極パッドの構造を示す断面図である。本実施形態に係る半導体装置及び半導体チップは、本体層103bの下層に、Al合金又はCu合金により構成された下層パッド106を有している点で、第4の実施形態と共通する。ただし、本実施形態の場合、本体層103bは、カバー膜104の開口104a内に位置している。すなわち、本実施形態では、電極パッド103は、Al合金またはCu合金により構成された下地層下層パッド106を更に有し、下地層の上に、表層としての本体層103bが積層され、半導体チップは、下地層の上に形成され、下地層を露出させる開口104aを有する絶縁膜カバー膜104を有し、表層は開口104a内にのみ存在している。本実施形態の場合、電極パッド103においてCuワイヤ105がボンディングされている領域とは、カバー膜104の開口104a内に存在する領域、すなわち本体層103bを意味する。この半導体装置を製造するには、層間絶縁膜108上に、例えば、第1バリアメタル層103a、下層パッド106、第2バリアメタル層103cをこの順に成膜した後、フォトリソグラフィにより形成したレジストマスクを介してエッチングを行う。これにより、第1バリアメタル層103a、下層パッド106及び第2バリアメタル層103cの積層体を電極パッド103の下部の形状に加工するとともに、必要に応じて配線109を形成する。そして、レジストマスクの除去後に、第3の実施形態と同様にカバー膜104を形成する。更に、第3の実施形態と同様にカバー膜104に開口104aを形成するとともに、開口104a内の第2バリアメタル層103cを除去し、開口104a内の下層パッド106の上面を露出させる。次に、無電解めっき或いは電解めっきによってRuを下層パッド106上に選択成長させることにより、開口104a内に本体層103bを形成する。この無電解めっきを行うためには、シードは不要である。無電解めっきの開始当初は、Al又はCuをRuに置換する反応が生じ、その後、Ruの結晶成長に移行する。このように本体層103bを形成した後は、半導体装置の組み立て工程において、本体層103b上にCuワイヤ105をボンディングする。ここで、本実施形態では、Ruを無電解めっき或いは電解めっきすることによって本体層103bを形成するため、容易に本体層103bの膜厚を厚くすることができ、Cuワイヤ105と電極パッド103との接続信頼性を向上させることができる。具体的には、本実施形態の場合、本体層103bの膜厚は、例えば、0.1μm以上5μm以下とすることができる。ただし、電極パッド103の上面本体層103bの上面は、カバー膜104の上面有機絶縁膜104cの上面よりも下に位置している。なお、図20では、電極パッド103の上面が、無機絶縁膜104bと有機絶縁膜104cとの界面特に、その界面において、開口104aに露出している部分よりも上に位置している例を示しているが、電極パッド103の上面は、その界面よりも下に位置していても良い。本実施形態の構造において、配線109を形成する場合には、第1バリアメタル層103a、下層パッド106及び第2バリアメタル層103cと同じ層に配線109を形成することが好ましい。以上のような第5の実施形態によれば、上記の第1の実施形態と同様の効果が得られる他に、以下の効果が得られる。先ず、本体層103bの膜厚を容易に厚くすることができるため、Cuワイヤ105と電極パッド103との接続信頼性を向上させることができる。加えて、通常、開口104aは上側に向けて広がるテーパー形状となっているため、図1等の構造と比べて本体層103bの上面の面積を拡大できることから、Cuワイヤ105のボール径を大きくすることができるので、接続信頼性を向上させることができる。また、本体層103b以外の構成については、電極パッドがAl合金又はCu合金により構成された半導体チップを製造するのと同一のプロセスにより製造することができる。このため、電極パッドがAl合金又はCu合金により構成された半導体チップを製造した後、本体層103bを形成するためのめっき処理を追加するだけで、容易に、本実施形態に係る半導体チップを製造することができる。このため、電極パッドがAl合金又はCu合金により構成された半導体チップを検査するための検査条件と同一の条件で、本実施形態に係る半導体チップの検査も可能となるし、本体層103bを有する電極パッド103の形成箇所を任意に変更できることから製造プロセスの自由度を高めることができる。また、電気めっきにて本体層103bを形成することにより、緻密で欠陥が少ない膜を形成できるメリットがあり、特に無電解めっきにて本体層103bを形成することにより、本体層103bの形成にリソグラフィ工程が不要で製造コストを低減できるメリットがある。第6の実施形態図21は第6の実施形態に係る半導体チップの電極パッドの構造を示す断面図である。本実施形態に係る半導体チップは、以下に説明する点でのみ、第5の実施形態に係る半導体チップと相違し、その他の点では、第5の実施形態に係る半導体チップと同様に構成されている。すなわち、本実施形態に係る半導体チップは、カバー膜104を有しておらず、電極パッド103が第2バリアメタル層103cを有していない。また、本体層103bが第1バリアメタル層103aと下層パッド106との積層体の側面及び上面を覆うように形成されている。本実施形態の場合、電極パッド103においてCuワイヤ105がボンディングされている領域とは、電極パッド103の全体を意味し、その表層は、本体層103bである。この半導体チップを製造するには、層間絶縁膜108上に、例えば、第1バリアメタル層103a及び下層パッド106をこの順に成膜した後、フォトリソグラフィにより形成したレジストマスクを介してエッチングを行う。これにより、第1バリアメタル層103aと下層パッド106との積層体を電極パッド103の下部の形状に加工するとともに、必要に応じて配線109図21では不図示を形成する。そして、レジストマスクを除去する。次に、無電解めっき或いは電解めっきにより、第1バリアメタル層103aと下層パッド106との積層体の上面及び側面を覆うようにRuを成膜することにより、本体層103bを形成する。この電解めっきを行うためには、シードは不要である。電解めっきの開始当初は、Al又はCuをRuに置換する反応が生じ、その後、Ruの結晶成長に移行する。以上のような第6の実施形態によれば、第5の実施形態と同様の効果が得られる他に、以下の効果が得られる。すなわち、本実施形態の場合、本体層103bが第1バリアメタル層103aと下層パッド106との積層体の側面及び上面を覆っている。しかも、電極パッド103がカバー膜104により覆われていない。このため、第5の実施形態と比べて本体層103bの上面の面積を大きくすることができる。よって、第5の実施形態よりもCuワイヤ105のボール径を大きくすることができるので、接続信頼性を向上させることができる。第7の実施形態図22は第7の実施形態に係る半導体装置の電極パッドの構造の一例を示す断面図であり、図23は第8の実施形態に係る半導体装置の電極パッドの構造の他の例を示す断面図である。図22及び図23に示すように、下層パッド106の上面又は本体層103bの上面に、プローブ針の痕跡である凹部103iが形成されていても良い。この凹部103iは、下層パッド106の上面又は本体層103bの上面にプローブ針を接触させて、半導体チップの検査を行うことにより形成される。図22は、図19第4の実施形態の構造の半導体チップに検査を行った場合を示し、図23は、図20第5の実施形態の構造の半導体チップに検査を行った場合を示す。なお、その他の実施形態第1乃至第3の実施形態の構造の半導体チップに検査を行った結果として、下層パッド106の上面又は本体層103bの上面に凹部103iが形成されていても良い。上記の各実施形態では、ワイヤがCuワイヤ105である例を説明したが、ワイヤの材料はCuに限定されず、他の材料であっても同様の効果を奏することができる。また、上記において、ワイヤは、Cuワイヤの表面にPdを含有する層が形成されたワイヤであっても良い。この場合、ワイヤ表面に形成されたPdにより、同じ白金族であるRuやその合金層と高い接合性を得ることが出来る。また、本明細書は、上記の半導体装置が搭載された、自動車搭載用のモジュール、及び、当該モジュールが搭載された自動車も開示する。上記の半導体装置は、電極パッド103の少なくとも表層がAlよりも高融点のRu又はRuOXにより構成されているため、例えば100°Cを超える環境下であっても長期間の信頼性を得ることが可能であり、自動車の制御モジュールのように比較的厳しい環境下で長期間の高信頼性が要求される機器に特に好適である。