"第1接続点と第2接続点との間に並列接続された主スイッチング素子と第1ダイオードとからなる並列接続体と、前記主スイッチング素子の耐圧以下のクランプレベルを有する第1スナバデバイスと、前記主スイッチング素子のドライブ回路に電力を供給する電力供給部の出力電圧以上のクランプレベルを有する第2スナバデバイスとを備え、前記第1スナバデバイスの一方端子は前記第1接続点を介して前記並列接続体の一端と接続され、前記第1スナバデバイスの他方端子は第3接続点を介して前記第2スナバデバイスの一方端子と接続され、前記第2スナバデバイスの他方端子は前記第2接続点を介して前記並列接続体の他端と接続され、前記第2及び第3接続点を介して前記電力供給部に電力を帰還する、半導体装置。請求項1に記載の半導体装置であって、前記第3接続点と前記電力供給部との間に設けられ、前記第3接続点から前記電力供給部への向きを順方向とする第2ダイオードをさらに備える、半導体装置。請求項1または請求項2に記載の半導体装置であって、前記第1スナバデバイスは、前記第1スナバデバイスの前記一方端子にドレイン端子を有するとともに、前記第1スナバデバイスの前記他方端子にソース端子を有する、ワイドバンドギャップ素材からなるMOSFETと、前記MOSFETの前記ドレイン端子及びゲート端子の間に形成されたツェナーダイオードと、前記MOSFETの前記ソース端子及び前記ゲート端子の間に形成された第1抵抗とを備え、前記第2スナバデバイスは、前記第2スナバデバイスの前記一方端子に対応するコレクタ端子と、前記第2スナバデバイスの前記他方端子に対応するエミッタ端子とを有するIGBTを備え、前記第2接続点から前記第1接続点への向きを前記第1ダイオードの順方向とする、半導体装置。請求項3に記載の半導体装置であって、前記第2ダイオードは、前記IGBTの寄生ダイオードである、半導体装置。請求項3または請求項4に記載の半導体装置であって、前記第2ダイオードと前記電力供給部との間に設けられた第2抵抗をさらに備える、半導体装置。請求項5に記載の半導体装置であって、前記MOSFET及び前記IGBTの温度監視を行い、当該監視結果に基づいて前記主スイッチング素子の制御信号を生成するCMOS回路をさらに備え、前記CMOS回路は、前記第2ダイオード及び前記第2接続点の間に設けられ、前記電力供給部に帰還する前記電力の一部が前記CMOS回路に供給される、半導体装置。請求項6に記載の半導体装置であって、前記第2抵抗は、前記第2ダイオードと前記CMOS回路との間に設けられている、半導体装置。請求項6または請求項7に記載の半導体装置であって、前記CMOS回路は、前記主スイッチング素子の電流検出端子の電流に基づいて信号を生成する、半導体装置。請求項6乃至請求項8のいずれかに記載の半導体装置であって、前記主スイッチング素子の温度を検出する温度検出素子をさらに備え、前記CMOS回路は、前記温度検出素子の検出結果に基づいて信号を生成する、半導体装置。請求項6乃至請求項9のいずれかに記載の半導体装置であって、前記CMOS回路は、前記IGBTのゲート端子の信号を監視し、当該監視結果に基づいて前記主スイッチング素子の制御信号を生成する、半導体装置。請求項6乃至請求項10のいずれかに記載の半導体装置であって、前記CMOS回路は、前記IGBTの電流検出端子の信号を監視し、当該監視結果に基づいて前記主スイッチング素子の制御信号を生成する、半導体装置。請求項6乃至請求項11のいずれかに記載の半導体装置であって、前記CMOS回路の代わりに、NMOS回路、バイポーラ回路及びBiCMOS回路のいずれか1つを備える、半導体装置。請求項1乃至請求項12のいずれかに記載の半導体装置であって、前記並列接続体の代わりにインバーターブリッジを備える、半導体装置。請求項3に記載の半導体装置であって、前記IGBT、前記ツェナーダイオード及び前記第1抵抗は、互いに個別部品である、半導体装置。請求項1に記載の半導体装置と、前記電力供給部とを備える、半導体装置。請求項15に記載の半導体装置であって、前記電力供給部は、請求項1に記載の半導体装置からから帰還された電力を、前記ドライブ回路以外の回路に供給することが可能な双方向変換器を含む、半導体装置。さて、スナバ回路を備える従来の半導体装置では、スナバ回路において、サージ電圧がジュール熱に変換されて放出されている。つまり、供給された電力エネルギーの一部を無駄にしていることから、省エネルギーの観点から好ましくないという問題があった。そこで、本発明は、上記のような問題点を鑑みてなされたものであり、サージ電圧のエネルギーを有効利用することが可能な技術を提供することを目的とする。本発明に係る半導体装置は、第1接続点と第2接続点との間に並列接続された主スイッチング素子及び第1ダイオードからなる並列接続体と、前記主スイッチング素子の耐圧以下のクランプレベルを有する第1スナバデバイスと、前記主スイッチング素子のドライブ回路に電力を供給する電力供給部の出力電圧以上のクランプレベルを有する第2スナバデバイスとを備える。前記第1スナバデバイスの一方端子は前記第1接続点を介して前記並列接続体の一端と接続され、前記第1スナバデバイスの他方端子は第3接続点を介して前記第2スナバデバイスの一方端子と接続され、前記第2スナバデバイスの他方端子は前記第2接続点を介して前記並列接続体の他端と接続される。前記第2及び第3接続点を介して前記電力供給部に電力を帰還する。本発明によれば、第2及び第3接続点を介して、電力供給部に電力を帰還する。したがって、電流供給部は、従来ではジュール熱として無駄に消費されていたサージ電圧の一部を、ドライブ回路への次回の供給電力として用いることができる。よって、サージ電圧のエネルギーを有効利用することができ、省エネルギー化を実現することができる。<実施の形態1>図1は、本発明の実施の形態1に係る半導体装置の構成を示す回路図である。図1に示すように、本実施の形態に係る半導体装置は、破線で囲まれた半導体装置51と、コントローラ52からの制御に基づいて半導体装置51を駆動制御するドライブ回路53と、ドライブ回路53に直流電圧電力を供給する電力供給部54と、半導体装置51と接続された負荷部55とを備える。図1に示される半導体装置51は、第1接続点71と第2接続点72との間に並列接続された主スイッチング素子であるIGBTInsulatedGateBipolarTransistor1aと第1ダイオードであるリカバリーダイオード1bとからなる並列接続体1と、第1及び第2スナバデバイスSD1,SD2とを備えている。なお、ここでは、主スイッチング素子をIGBT1aとしているがこれに限ったものではなく、IGBT1aの代わりに、MOSFETやパワートランジスタとしてもよい。また、この半導体装置51には、例えば銅などの導電性フレームから構成される複数の端子Q1C,Q1G,Q1SE,SDP,Q1E以下複数の端子Q1C等と略記することもあるが設けられている。図2は、本実施の形態に係る半導体装置51の構成を示す平面図である。この図2に示されるように、IGBT1a、リカバリーダイオード1b、第1及び第2スナバデバイスSD1,SD2は、結線ワイヤ61例えばアルミニウム配線などにより適宜接続されているとともに、これらと複数の端子Q1C等とは、複数の端子Q1C等を部分的に露出した状態で樹脂モールド62によりパッケージされている。このように構成された半導体装置51では、第1及び第2スナバデバイスSD1,SD2が、IGBT1aがターンオフする際に生じるターンオフサージ電圧、及び、リカバリーダイオード1bがオフする際に生じるリカバリーサージ電圧を低くすることが可能となっている。また、本実施の形態では、このサージ電圧を有効利用することが可能となっていることから、省エネルギー化を実現することが可能となっている。これらのことについては、後で詳細に説明する。図1に戻って、ドライブ回路53は、端子Q1Gを介してIGBT1aのゲート端子と接続されている。また、本実施の形態では、ドライブ回路53は、端子Q1SEを介してIGBT1aの電流検出用エミッタ端子と接続されており、当該電流検出用エミッタ端子の電流を監視する。このように接続されたドライブ回路53は、コントローラ52からの制御だけでなく、当該エミッタ端子の監視結果にも基づいてIGBT1aのゲート電圧を制御する、つまりIGBT1aのオン/オフを制御するように構成されている。具体的には、ドライブ回路53は、IGBT1aの電流検出用エミッタ端子における過電流等の異常動作を検出した場合には、IGBT1aを保護するようにIGBT1aのオン/オフを制御する。このように、ドライブ回路53は、IGBT1aを制御する制御機能だけでなく、過電流等に起因して生じる発熱によってIGBT1aが故障することを抑制する故障抑制機能を有している。電力供給部54は、フライバックコンバータ等の直流電圧変換器であって、IGBT1aのドライブ回路53に電力を供給する。本実施の形態では、この電力供給部54は、独立直流電圧源であって任意の電圧を付与可能な電源V1と、コントローラ54aと、MOSFETMetalOxideSemiconductorFieldEffectTransistor54bと、変圧器54cと、変圧器54cからの交流電圧を直流電圧に整流する整流用ダイオード54dと、整流用ダイオード54dで整流された直流電圧を平滑化する平滑コンデンサC1とを備えるフライバックコンバータである。コントローラ54aには、平滑コンデンサC1にチャージされた電圧が入力されている。コントローラ54aは、当該電圧の大きさに基づいて、電源V1から変圧器54cに入力される電力を制御する。なお、実際には、電源V1を独立電源化するために、平滑コンデンサC1からの電圧は、フォトカプラやアイソレーションアンプ等を経てコントローラ54aにフィードバックされる。しかし、図1では、半導体装置の構成を簡単に図示するために、平滑コンデンサC1の電圧をそのままコントローラ54aにフィードバックするように示されている。負荷部55は、端子Q1Cを介して半導体装置51と接続されている。なお、負荷部55は、一般的に誘導性負荷であることが多いことから、本実施の形態でも、誘導性負荷であるものとする。しかし、負荷部55は、これに限ったものではなく、容量性負荷であってもよいし、抵抗負荷であってもよい。次に、上述した半導体装置51の構成について詳細に説明する。図1に示すように、IGBT1aのコレクタ端子は、リカバリーダイオード1bのカソード端子と第1接続点71を介して接続されており、IGBT1aのエミッタ端子は、リカバリーダイオード1bのアノード端子と第2接続点72を介して接続されている。このように、本実施の形態では、第2接続点72から第1接続点71への向きをリカバリーダイオード1bの順方向としている。図1において破線で示される第1スナバデバイスSD1の一方端子は、第1接続点71を介して並列接続体1の一端と接続されている。また、第1スナバデバイスSD1の他方端子は、第3接続点73を介して図1において破線で示される第2スナバデバイスSD2の一方端子と接続されている。また、第2スナバデバイスSD2の他方端子は、第2接続点72を介して並列接続体1の他端と接続されている。なお、端子Q1C,Q1Eは、第1及び第2接続点72とそれぞれ接続されており、端子SDPは、第2スナバデバイスSD2を介して第3接続点73と接続されている。次に、第1及び第2スナバデバイスSD1,SD2の構成について詳細に説明する。第1スナバデバイスSD1は、MOSFET11と、複数のツェナーダイオード12と、第1抵抗であるポリシリコン抵抗13とを備えている。なお、第1スナバデバイスSD1の構成はこれに限ったものではなく、MOSFET11の代わりにIGBTを用いる構成であってもよい。本実施の形態では、第1スナバデバイスSD1は、SiCなどのワイドバンドギャップ素材から形成されており、MOSFET11も同じワイドバンドギャップ素材から形成されている。MOSFET11は、第1スナバデバイスSD1の第1接続点71側の一方端子にドレイン端子を有するとともに、第1スナバデバイスSD1の第3接続点73側の他方端子にソース端子を有している。そして、複数のツェナーダイオード12は、MOSFET11のドレイン端子及びゲート端子の間に形成されており、ポリシリコン抵抗13は、MOSFET11のソース端子及びゲート端子の間に形成されている。さて、以上のように構成された第1スナバデバイスSD1においては、第1接続点71の電圧が、ある一定電圧を超えると、複数のツェナーダイオード12において降伏現象が生じ、ポリシリコン抵抗13に電流が流れることになる。そして、MOSFET11のゲート端子及びソース端子間に電圧が生じ、MOSFET11がオンする。その結果、第1接続点71の電圧は、上述の一定電圧クランプレベルを超えることができず、クランプされることになる。つまり、第1スナバデバイスSD1は、第1接続点71の電圧をアクティブクランプする。なお、本実施の形態では、第1スナバデバイスSD1が、電力供給部54の出力電圧以上、IGBT1aの耐圧以下のクランプレベル例えば700Vを有するように、MOSFET11、複数のツェナーダイオード12及びポリシリコン抵抗13の電気特性値が設定されているものとする。次に、第2スナバデバイスSD2の構成について説明する。第2スナバデバイスSD2は、IGBT21と、複数のツェナーダイオード22と、ポリシリコン抵抗23と、第2ダイオードであるダイオード24とを備える。なお、第2スナバデバイスSD2の構成はこれに限ったものではなく、IGBT21の代わりにMOSFETを用いてもよい。また、この第2スナバデバイスSD2は、Siなどの通常のバンドギャップ素材から形成されもよく、SiCなどのワイドバンドギャップ素材から生成されてもよい。IGBT21は、第2スナバデバイスSD2の第3接続点73側の一方端子にコレクタ端子を有するとともに、第2スナバデバイスSD2の第2接続点72側の他方端子にエミッタ端子を有している。そして、複数のツェナーダイオード22は、IGBT21のコレクタ端子及びゲート端子の間に形成されており、ポリシリコン抵抗23は、IGBT21のエミッタ端子及びゲート端子の間に形成されている。ダイオード24は、第3接続点73と電力供給部54との間第3接続点73と端子SDPとの間に設けられ、第3接続点73から電力供給部54への向きを順方向としている。以上のように構成された第2スナバデバイスSD2は、第1スナバデバイスSD1と同様、第3接続点73の電圧を一定電圧にクランプするものとなっている。なお、本実施の形態では、第2スナバデバイスSD2が、電力供給部54の出力電圧以上のクランプレベルを有するように、IGBT21、複数のツェナーダイオード22、ポリシリコン抵抗23、及び、ダイオード24の電気特性値が設定されているものとする。ここでは、第2スナバデバイスSD2のクランプレベルは、電力供給部54の出力電圧よりも少し高くなっており、例えば、当該出力電圧が15Vである場合には、当該クランプレベルは17Vに設定されているものとする。図3は、第1及び第2スナバデバイスSD1,SD2の構成の一例を示す断面図であり、図4は、第2スナバデバイスSD2の構成の一例を示す平面図である。図3の下側に示される半導体基板以下下側半導体基板と記すには、複数のツェナーダイオード12が設けられたガードリングエリア31と、MOSFET11と、ポリシリコン抵抗13とを備える装置が、上述の第1スナバデバイスSD1として形成されている。下側半導体基板の下側には、MOSFET11のドレイン電極32が設けられており、下側半導体基板の上側には、MOSFET11のソース電極及びゲート電極等が設けられている。MOSFET11のドレイン電極32は、導電フレームからなる端子Q1Cと接続されており、MOSFET11のソース電極は、半田等の導電性接合材36を介して、第2スナバデバイスSD2と接続されている。一方、図3の上側に示される半導体基板以下上側半導体基板と記すには、図4に示されるSDP用パッドが設けられたチャネルカット部41と、複数のツェナーダイオード22が設けられたガードリングエリア42と、IGBT21と、ポリシリコン抵抗23と、分離領域43と、N型MOSFET44及びP型MOSFET45からなるCMOS回路25とを備える装置が、上述の第2スナバデバイスSD2として形成されている。なお、CMOS回路25については、後の実施の形態で説明するものとし、本実施の形態では説明を省略する。上側半導体基板の下側には、IGBT21のコレクタ電極46が設けられており、上側半導体基板の上側には、IGBT21のエミッタ電極及びゲート電極等が設けられている。IGBT21のコレクタ電極46は、導電性接合材36を介して、MOSFET11のソース電極と接続されており、IGBT21のエミッタ電極は、図2に示した結線ワイヤ61を介して、IGBT1aなどと接続されている。また、チャネルカット部41は、図4に示されるSDP用パッド、及び、図2に示される結線ワイヤ61を順に介して、端子SDPと接続されている。また、本実施の形態では、図3の二点鎖線に示されるように、IGBT21のコレクタ電極46とチャネルカット部41端子SDPとの間には、上述したダイオード24図1がIGBT21の寄生ダイオードとして形成されている。なお、図3に示される例では、第1スナバデバイスSD1の同一半導体基板に、MOSFET11、複数のツェナーダイオード12、及び、ポリシリコン抵抗13が形成されているが、これに限ったものではなく、これらは互いに個別部品個別素子であってもよい。このようにすれば、装置サイズが多少大きくなるが、安価な部品で第1スナバデバイスSD1を形成することができることから、集積回路等のカスタム品を利用するよりも装置全体のコストを低くすることができる。なお、同様に、第2スナバデバイスSD2の同一半導体基板に、IGBT21、複数のツェナーダイオード22、及び、ポリシリコン抵抗23、ダイオード24は、互いに個別部品個別素子であってもよい。次に、本実施の形態に係る半導体装置の動作について説明する。図1において、IGBT1aを駆動させると、ターンオフする際に生じる急激な電流変化によって、主回路の浮遊インダクタンスに応じて高いターンオフサージ電圧が、第1接続点71に発生しようとする。同様に、リカバリーダイオード1bをオフすると、リカバリーサージ電圧が第1接続点71に発生しようとする。しかし、上述したように、これらの場合には、第1接続点71の電圧が、第1スナバデバイスSD1のクランプレベル例えば700Vにクランプされる。なお、第1スナバデバイスSD1がクランプしたときには、第3接続点73に高い電圧が発生しようとする。しかし、上述したように、この場合には、第3接続点73の電圧が、第2スナバデバイスSD2のクランプレベル例えば17Vにクランプされる。図5は、第1及び第2スナバデバイスSD1,SD2のアクティブクランプの効果を示す図である。第1及び第2スナバデバイスSD1,SD2の上述の動作により、図5に示すように、IGBT1a等のサージ電圧二点差線を、実線に示す電圧まで低くすることができる。したがって、本実施の形態に係る半導体装置では、IGBT1a及びリカバリーダイオード1bの安全動作領域SOAを広くすることができる。ここで、従来においてもスナバデバイススナバ回路を備える半導体装置は存在するが、従来の半導体装置では、サージ電圧が、MOSFET11に対応する部分でジュール熱として消費されており、省エネルギーの観点から好ましくなかった。それに対し、本実施の形態では、第2及び第3接続点72,73を介して端子SDP及び端子Q1Eを介して、電力供給部54に電力を帰還する。具体的には、第3接続点73の電圧が、第2スナバデバイスSD2のダイオード24、端子SDPを介して、平滑コンデンサC1にてチャージされる。したがって、電力供給部54は、従来ではジュール熱として無駄に消費されていたサージ電圧の一部を、ドライブ回路53への次回の供給電力として用いることができる。よって、サージ電圧のエネルギーを有効利用することができ、省エネルギー化を実現することができる。なお、上述の構成では、第2スナバデバイスSD2のクランプレベルは、電力供給部54の出力電圧よりも少し高めに設定されている。したがって、このまま半導体装置51からの電力が平滑コンデンサC1に帰還されると、平滑コンデンサC1には、電力供給部54の出力電圧として定められた設計電圧よりも少し高い電圧がチャージされる。つまり、以上の構成では、設計電圧よりも少し高い電圧がドライブ回路53に供給されることになるが、ドライブ回路53によってはこのことが不適切となることもある。そこで、コントローラ54aが、平滑コンデンサC1にチャージされた電圧に基づいて、電源V1から変圧器54cに入力される電力を制御するようにすれば、平滑コンデンサC1の電圧を、電力供給部54の出力電圧として定められた電圧とほぼ等しい電圧例えば上述の15Vにすることができる。具体的には、コントローラ54aが、平滑コンデンサC1の電圧として、電力供給部54の出力電圧例えば15V以上の電圧を検出した場合には、MOSFET54bのスイッチ動作を停止するように制御する。そうすると、平滑コンデンサC1の電力がドライブ回路53において消費され、平滑コンデンサC1の電圧が下がる。なお、この際、平滑コンデンサC1から変圧器54cに向かおうとする電流は、整流用ダイオード54dにより抑制される。一方、コントローラ54aが、平滑コンデンサC1の電圧として、電圧供給部54の出力電圧よりも小さい電圧を検出した場合には、MOSFET54bのスイッチ動作を実行するように制御する。そうすると、半導体装置51から電力が帰還され平滑コンデンサC1の電圧が上がる。以上のような構成によれば、平滑コンデンサC1の電圧を所望の電圧に維持することができるとともに、平滑コンデンサC1に蓄えられたエネルギーを優先的に利用することができる。なお、上述のような半導体装置において、リカバリーダイオード2が通電した場合には、第1接続点71の電位は、第2接続点72の電位よりも低くなり、MOSFET11に、平滑コンデンサC1の電圧が印加される。ここで、もし、ダイオード24が設けられていなければ、MOSFET11のボディーダイオード図示せずが通電して、平滑コンデンサC1から図1の想像線二点鎖線の矢印の経路で電流が流れてしまい、平滑コンデンサC1の電荷が放出されてしまうことがある。それに対して、本実施の形態では、第3接続点73と電力供給部54との間にダイオード24が設けられていることから、矢印の経路で電流が流れることを抑制することができる。したがって、平滑コンデンサC1の電力をドライブ回路53において確実に用いることができることから、サージ電圧のエネルギーの一部を確実に有効利用することができる。なお、本実施の形態では、ダイオード24はIGBT1aの寄生ダイオードであったが、これに限ったものではなく、個別部品であっても構わない。しかしながら、本実施の形態のように、ダイオード24をIGBT1aの寄生ダイオードとすれば、半導体装置の小型化を実現することができる。なお、以上では、IGBT1aを中心とした基本構成について説明したが、上記構成を組み合わせてインバーターブリッジを構成する場合も同様の効果を得ることができる。つまり、単相ブリッジ、3相ブリッジ、3レベルインバータ用ブリッジ等のスイッチング素子とする応用機構であっても、同様の効果を得ることができる。また、以上では、図3に示したように、第1及び第2スナバデバイスSD1,SD2の半導体基板は、導電性接合材36で接続接合されているものとしたが、これに限ったものではなく、例えば、圧着方式で接合されていてもよい。また、半導体装置51が樹脂モールドで封止されている場合について説明したが、回路構成が同じであれば、各素子の接続関係やパッケージングは上述の説明に限ったものではない。<実施の形態2>図6は、本発明の実施の形態2に係る半導体装置の構成を示す回路図である。なお、以下、本実施の形態に係る半導体装置についての説明において、実施の形態1で説明した構成要素と類似するものについては同じ符号を付して説明を省略する。本実施の形態に係る半導体装置の構成は、実施の形態1に係る半導体装置の構成に、第2抵抗である抵抗26がダイオード24と電力供給部54との間ダイオード24と端子SDPとの間に追加されている。ここで、図5に示したようにサージ電圧やクランプされた電圧は急峻な波形を有していることから、実施の形態1の構成では、平滑コンデンサC1に電力が帰還される際に、リプル電流が平滑コンデンサC1に流れ、平滑コンデンサC1に負荷が多少かかったものとなっている。それに対して、本実施の形態に係る半導体装置では、上述のようにダイオード24と電力供給部54との間に抵抗26が設けられていることから、平滑コンデンサC1の時定数が実施の形態1よりも大きくなり、平滑コンデンサC1に向かうリプル電流を抑制することができる。したがって、平滑コンデンサC1の発熱を抑え寿命を長くすることができる。また、平滑コンデンサC1における電圧のノイズレベルを低くすることができることから、回路動作を安定化することができる。<実施の形態3>図7は、本発明の実施の形態3に係る半導体装置の構成を示す回路図である。図8は、本実施の形態に係る半導体装置51の構成を示す平面図である。図9は、本実施の形態に係る第2スナバデバイスSD2の構成の一例を示す平面図である。なお、以下、本実施の形態に係る半導体装置についての説明において、実施の形態2で説明した構成要素と類似するものについては同じ符号を付して説明を省略する。本実施の形態に係る半導体装置の構成は、実施の形態2に係る半導体装置の構成に、CMOS回路25が追加されている。このCMOS回路25は、実施の形態1で図3を用いて簡単に説明された回路である。このCMOS回路25は、第2スナバデバイスSD2の上側半導体基板に形成されており、IGBT21と同一基板に形成されていることから、IGBT21の温度監視を行うことが可能となっている。また、このCMOS回路25が形成された上側半導体基板は、MOSFET11が形成された下側半導体基板と導電性接合材36によって接続接合されている。したがって、CMOS回路25とMOSFET11との間における熱的結合が比較的良好となっていることから、CMOS回路25は、MOSFET11の温度監視も行うことが可能となっている。図7に戻って、本実施の形態では、CMOS回路25は、抵抗26を介さずにダイオード24及び第2接続点72の間に設けられ、電力供給部54に帰還する電力の一部がCMOS回路25に供給される。CMOS回路25は、MOSFET11及びIGBT21の温度監視や後述する信号処理など、様々な動作を行うための電源として、供給された電力を用いる。なお、図7及び図8に示すように、本実施の形態に係る半導体装置51の構成は、実施の形態1に係る半導体装置51の構成に、端子SDinfoが追加された構成を有している。CMOS回路25は、各スナバデバイスSD1,SD2の温度、つまり、MOSFET11及びIGBT21の温度監視を行い、当該監視結果に基づいてIGBT1aの制御信号を生成する。そして、CMOS回路25は、当該制御信号を、図9に示されるSDinfoパッド、及び、端子SDinfoを順に介して、コントローラ52に出力する。ここで、CMOS回路25は、例えば、MOSFET11及びIGBT21の温度が閾値を超えた場合には、異常温度が生じていると判断し、それら温度を下げるための制御信号をコントローラ52に出力する。なお、制御信号には、例えば、ブール値またはアナログまたはデジタル信号形式が用いられる。コントローラ52に、上述の制御信号が入力されると、コントローラ52は、ドライブ回路53を介してIGBT1aを駆動制御する。例えば、温度を下げるための制御信号がCMOS回路25から入力されると、コントローラ52は、スイッチング損失を抑えるようにIGBT1aを制御する例えばキャリア周波数を低くする制御モードに移行し、MOSFET11及びIGBT21の発熱を抑制する。以上のような本実施の形態に係る半導体装置によれば、CMOS回路25が、MOSFET11及びIGBT21の温度監視に基づいて、IGBT1aを制御する。したがって、半導体装置が発熱によって故障する可能性を低くすることができる。しかも、このような効果を外部から専用の電力を供給されることなく実現することができる。<実施の形態4>図10は、本発明の実施の形態4に係る半導体装置の構成を示す回路図である。なお、以下、本実施の形態に係る半導体装置についての説明において、実施の形態3で説明した構成要素と類似するものについては同じ符号を付して説明を省略する。本実施の形態に係る半導体装置では、抵抗26が、ダイオード24とCMOS回路25との間に設けられている。それ以外は、本実施の形態に係る半導体装置は、実施の形態3に係る半導体装置と同じである。このような本実施の形態に係る半導体装置によれば、実施の形態3と同様の効果を得ることができる。さらに、CMOS回路25に供給される電力に含まれる電力ノイズ電源ノイズを低くすることができるため、回路動作を安定化することができる。<実施の形態5>図11は、本発明の実施の形態5に係る半導体装置の構成を示す回路図である。なお、以下、本実施の形態に係る半導体装置についての説明において、実施の形態4で説明した構成要素と類似するものについては同じ符号を付して説明を省略する。実施の形態1においては、ドライブ回路53は、IGBT1aの電流検出用エミッタ端子と接続されており、駆動回路として機能するだけでなく、保護回路としても機能していた。しかしながら、一般には、IGBT1aの電流検出用エミッタ端子の静電破壊耐量は小さいことから、静電破壊されないように製品製造上において扱いに注意を要するものとなっている。そこで、本実施の形態では、CMOS回路25に、IGBT1aの電流検出用エミッタ端子電流検出端子が接続されている。そして、CMOS回路25は、当該電流検出用エミッタ端子の電流を監視しており、その監視結果を示す信号、例えば、過電流などの異常の発生を示す異常発生信号を、端子Q1SEを介してドライブ回路53に出力する。このような本実施の形態に係る半導体装置によれば、CMOS回路25が、電気的耐量が低い電流検出用エミッタ端子の電流に基づいて信号を生成することになる。つまり、静電破壊耐量が低い電流検出用エミッタ端子への経路に、CMOS回路25を介在させることにより、IGBT1aに対する保護性能を向上させることができる。よって、インピーダンス変換及びサージ耐量を向上させることができ、信頼性の高い半導体装置を実現することができる。なお、ドライブ回路53は、CMOS回路25からの信号に基づいて、IGBT1aの動作を制御する。これにより、IGBT1aの発熱を抑制することができるとともに、IGBT1aを高速に保護動作に移行することが可能となることから、IGBT1aが過電流によって故障する可能性を低くすることができる。なお、以上においては、過電流の判定の対象となる電流検出端子が、IGBT1aの電流検出用エミッタ端子であるものとして説明した。しかし、これに限ったものではなく、例えば、CMOS回路25が、コレクタ電流に比例したアナログ信号またはデジタル信号を生成する、つまり、IGBT1aのコレクタ端子を電流検出端子としても、上述と同様の効果を得ることができる。なお、この場合、CMOS回路25から出力される電流信号は外部回路にて処理され利用される。また、以上においては、CMOS回路25からの出力信号が、2つの端子SDinfo,Q1SEを介して、半導体装置51外部に出力されるものとして説明した。しかしこれに限ったものではなく、CMOS回路25の信号出力先が1つである場合には、情報を多重化し、1つの端子を介して制御系に情報伝達するようにしても、同様の効果を得ることができる。<実施の形態6>図12は、本発明の実施の形態6に係る半導体装置の構成を示す回路図である。なお、以下、本実施の形態に係る半導体装置についての説明において、実施の形態5で説明した構成要素と類似するものについては同じ符号を付して説明を省略する。本実施の形態に係る半導体装置の構成は、実施の形態5に係る半導体装置の構成に、IGBT1aの温度を検出する温度検出素子である温度検出用ダイオード3が追加されている。この温度検出用ダイオード3は、例えば、IGBT1a上にポリシリコンで形成される。このような温度検出用ダイオード3は、サイズの制約もあり、製品外部に直接出すと静電気破壊する可能性が高くなることが考えられる。そこで、本実施の形態では、CMOS回路25に、温度検出用ダイオード3が接続されている。そして、CMOS回路25は、温度検出用ダイオード3の検出結果に基づいて信号を生成する。このような本実施の形態に係る半導体装置によれば、静電破壊耐量が低い温度検出用ダイオード3への経路に、CMOS回路25を介在させることにより、当該温度検出用ダイオード3に対する保護性能を向上させることができる。よって、インピーダンス変換及びサージ耐量を向上させることができ、信頼性の高い半導体装置を実現することができる。また、CMOS回路25において、後続の制御系が扱いやすい信号を生成することも実現することができる。なお、以上においては、温度検出素子に温度検出用ダイオード3を用いた場合について説明したが、これに限ったものではなく、サーミスタ等の温度依存性を持つ素子を用いてもかまわない。<実施の形態7>図13は、本発明の実施の形態7に係る半導体装置の構成を示す回路図である。なお、以下、本実施の形態に係る半導体装置についての説明において、実施の形態6で説明した構成要素と類似するものについては同じ符号を付して説明を省略する。本実施の形態に係る半導体装置では、CMOS回路25は、IGBT21のゲート端子と接続されている。そして、CMOS回路25は、IGBT21のゲート端子の信号を監視し、当該監視結果に基づいてIGBT1aの制御信号を生成する。このような本実施の形態に係る半導体装置によれば、IGBT21のゲート端子の信号を監視する。つまり、第2スナバデバイスSD2がアクティブクランプしているかを監視することができることから、アクティブプランスしているか否かで変動するIGBT21の温度をモニタすることができる。したがって、スナバ損失を抑制するための制御信号を、当該温度などの状況に応じて制御回路ここではドライブ回路53に出力することができる。これにより、ドライブ回路53は、スイッチング損失を抑えるようにIGBT1aを制御する例えばキャリア周波数を低くする制御モードに移行し、MOSFET11及びIGBT21の発熱を抑制することが可能となることから、半導体装置が発熱によって故障する可能性を低くすることができる。また、第2スナバデバイスSD2がクランプしないレベルまで、IGBT1aのドライブ速度やスイッチング周波数をコントロールすることが可能になる。図14は、本実施の形態に係る半導体装置の別構成を示す回路図である。この図14に係る半導体装置では、CMOS回路25は、IGBT21の電流検出用エミッタ端子と接続されている。そして、CMOS回路25は、IGBT21の電流検出用エミッタ端子の信号を監視し、当該監視結果に基づいてIGBT1aの制御信号を生成する。このような半導体装置であっても、上述と同様に、半導体装置が発熱によって故障する可能性を低くすることができるとともに、第2スナバデバイスSD2がクランプしないレベルまで、IGBT1aのドライブ速度やスイッチング周波数をコントロールすることが可能になる。<実施の形態8>図15は、本発明の実施の形態8に係る半導体装置の構成を示す回路図である。なお、以下、本実施の形態に係る半導体装置についての説明において、実施の形態7において図14を用いて説明した構成要素と類似するものについては同じ符号を付して説明を省略する。以上の実施の形態では、電力供給部54は、逆潮流できないフライバックコンバータであった。それに対し、本実施の形態では、電力供給部54は、半導体装置51から帰還された電力を、ドライブ回路53以外の回路に供給することか可能な双方向DC-DCコンバータ双方向変換器54eを含んでいる。このような本実施の形態に係る半導体装置によれば、サージ電圧のエネルギーの一部を電源V1に電力として帰還させることで、ドライブ回路53以外の回路に、当該電力を供給することができる。したがって、エネルギーのさらなる再利用を実現することが可能となる。<実施の形態9>図16は、本発明の実施の形態9に係る半導体装置の構成を示す回路図である。なお、以下、本実施の形態に係る半導体装置についての説明において、以上の実施の形態で説明した構成要素と類似するものについては同じ符号を付して説明を省略する。本実施の形態に係る半導体装置は、以上の実施の形態で説明してきた並列接続体1IGBT1a及びリカバリーダイオード1bの代わりに、インバーターブリッジ4を備えており、一括スナバとして構成されている。このようなインバーターブリッジ4を備える構成であっても、上述と同様に、直流電源V1のサージ電圧のエネルギーを吸収回収することができる。なお、これまでの実施の形態では個別スナバ方式であるが、本実施の形態では、一括スナバ構成としていることから、半導体装置のコストを抑制することができる。なお、図16に示される第2スナバデバイスSD2には、CMOS回路25が具備されていないが、温度モニタ信号やインバーターブリッジ4の低電圧段下段のトランジスタの電流センス信号及び温度センス素子の信号を処理するCMOS回路25を具備してもかまわない。また、本実施の形態に、上述の実施の形態8のように、電力供給部54は、双方向DC-DCコンバータであってもよい。<実施の形態10>図17は、本発明の実施の形態10に係る半導体装置の構成を示す回路図である。なお、以下、本実施の形態に係る半導体装置についての説明において、実施の形態7において図13を用いて説明した構成要素と類似するものについては同じ符号を付して説明を省略する。本実施の形態に係る半導体装置は、以上の実施の形態で説明してきたCMOS回路25の代わりに、NMOS回路27を備えている。したがって、CMOS回路25を形成するためのPch工程を削減することができることから、半導体装置を安価にすることができる。なお、さらに安価なプロセス製造が可能な場合、CMOS回路25の代わりに、バイポーラ回路で構成してもかまわない。また、回路の性能を重視するために、CMOS回路25の代わりに、バイポーラ回路やBiCMOS回路で構成してもかまわない。"