"入力電圧を昇圧または降圧して出力電圧を生成するためにオン/オフされる第1スイッチング素子及び第2スイッチング素子と;前記出力電圧に応じた帰還電圧と所定の基準電圧との差に応じた誤差信号を生成する誤差信号生成回路と;前記誤差信号を所定の反転基準電圧を基準として反転させた反転誤差信号を生成する信号反転回路と;所定周波数の矩形波信号を生成する発振回路と;前記矩形波信号からスロープ信号を生成するスロープ信号生成回路と;前記誤差信号と前記スロープ信号を比較して第1比較信号を生成する第1比較回路と;前記反転誤差信号と前記スロープ信号を比較して第2比較信号を生成する第2比較回路と;前記第1比較信号、前記第2比較信号、及び、前記矩形波信号に基づいて、前記第1スイッチング素子及び前記第2スイッチング素子のオン/オフ制御を行う制御回路と;を有することを特徴とするスイッチングレギュレータ。前記制御回路は、前記矩形波電圧に基づいて前記第1スイッチング素子のオン遷移と前記第2スイッチング素子のオフ遷移を同時に行う一方、前記第1比較信号及び前記第2比較信号に基づいて前記第1スイッチング素子のオフ遷移と前記第2スイッチング素子のオン遷移を互いに独立して行うように、前記第1制御信号及び前記第2制御信号を生成することを特徴とする請求項1に記載のスイッチングレギュレータ。前記反転誤差信号が前記スロープ信号の最大値よりも大きいときには、前記第1スイッチング素子を前記第1比較信号に応じたデューティでオン/オフし、前記第2スイッチング素子を定常的にオフする降圧モードとなり、前記誤差信号と前記反転誤差信号がいずれも前記スロープ信号の最大値よりも小さいときには、前記第1スイッチング素子を前記第1比較信号に応じたデューティでオン/オフし、前記第2スイッチング素子を前記第2比較信号に応じたデューティでオン/オフする昇降圧モードとなり、前記誤差信号が前記スロープ信号の最大値よりも大きいときには、前記第1スイッチング素子を定常的にオンし、前記第2スイッチング素子を前記第2比較信号に応じたデューティでオン/オフする昇圧モードとなる、ことを特徴とする請求項2に記載のスイッチングレギュレータ。前記スロープ信号生成回路は、前記矩形波信号の第1パルスエッジをトリガとして前記スロープ信号をリセットし、前記矩形波信号の第2パルスエッジをトリガとして前記スロープ信号の傾斜生成を開始することを特徴とする請求項3に記載のスイッチングレギュレータ。前記スロープ信号生成回路は、前記矩形波信号のパルスエッジをトリガとして前記スロープ信号をリセットし、その後に所定の遅延時間が経過した時点で前記スロープ信号の傾斜生成を開始することを特徴とする請求項3に記載のスイッチングレギュレータ。前記スロープ信号は、最大値が前記反転基準電圧よりも大きく、かつ、最小値が前記反転基準電圧よりも小さく設定されていることを特徴とする請求項4または請求項5に記載のスイッチングレギュレータ。前記入力電圧の印加端と前記出力電圧の印加端との間に接続されたコイルを有することを特徴とする請求項1~請求項6のいずれか一項に記載のスイッチングレギュレータ。前記第1スイッチング素子は、前記入力電圧の印加端と前記コイルの第1端との間に接続されており、前記第2スイッチング素子は、前記コイルの第2端と接地端との間に接続されていることを特徴とする請求項7に記載のスイッチングレギュレータ。前記第1スイッチング素子及び前記第2スイッチング素子は、トランジスタであることを特徴とする請求項8に記載のスイッチングレギュレータ。前記コイルの第1端と接地端との間に接続された第1整流素子と、前記コイルの第2端と前記出力電圧の印加端との間に接続された第2整流素子と、を有することを特徴とする請求項9に記載のスイッチングレギュレータ。前記第1整流素子及び前記第2整流素子は、ダイオードであることを特徴とする請求項10に記載のスイッチングレギュレータ。前記出力電圧の印加端と接地端との間に接続されたコンデンサを有することを特徴とする請求項11に記載のスイッチングレギュレータ。しかしながら、スイッチングレギュレータ100では、入力電圧INと出力電圧OUTとの大小関係に依らず、常にスイッチング素子101とスイッチング素子102が同期してオン/オフされる。そのため、スイッチング素子101及び102を共にオンさせる第1フェイズが長いほど、スイッチング周期T毎の平均コイル電流ILコイル103に流れるコイル電流の平均が平均出力電流Io負荷107に流れる出力電流の平均に対して相対的に増加し、スイッチングレギュレータ100の発熱量損失が増大する。上記の課題について詳細に説明する。スイッチング素子101及び102が共にオンされる第1フェイズでは、図7Aの破線矢印で示すように、入力電圧INの印加端からスイッチング素子101、コイル103、及び、スイッチング素子102を介して電流が流れる。すなわち、スイッチングレギュレータ100の第1フェイズでは、コイル103にのみ電流が流れて負荷107には電流が流れない。一方、スイッチング素子101及び102が共にオフされる第2フェイズでは、図7Bの破線矢印で示すように、接地端からダイオード104、コイル103、ダイオード105、及び、負荷107を介して電流が流れる。すなわち、スイッチングレギュレータ100の第2フェイズでは、コイル103と負荷107の双方に電流が流れる。このように、スイッチング周期Tのうち、コイル103に流れる電流が負荷107に流れる期間は、図7Bの第2フェイズに限定される。従って、スイッチング周期T毎の平均コイル電流ILは、平均出力電流Ioよりも大きくなる。なお、スイッチング素子101のオン時間ton1は、次の1式で表される。ton1={OUT/INOUT}×T...1また、スイッチング素子102のオフ時間をtoff2とすると、スイッチング周期T毎の平均コイル電流ILは、次の2式で表される。IL=T/toff2×Io...2また、上記の1式、2式、ton2toff2=T、及び、ton1=ton2の関係から、次の3式が得られる。IL={1OUT/IN}×Io...3上記の3式から分かるように、入力電圧INが低電圧であるほど、平均コイル電流ILと平均出力電流Ioとの差が大きくなり、スイッチングレギュレータ100の発熱量損失が増大することが分かる。本発明は上述した問題に鑑み、発熱量損失の少ない昇降圧型のスイッチングレギュレータを提供することを目的とする。上記目的を達成するために、本発明に係るスイッチングレギュレータは、入力電圧を昇圧または降圧して出力電圧を生成するためにオン/オフされる第1スイッチング素子及び第2スイッチング素子と;前記出力電圧に応じた帰還電圧と所定の基準電圧との差に応じた誤差信号を生成する誤差信号生成回路と;前記誤差信号を所定の反転基準電圧を基準として反転させた反転誤差信号を生成する信号反転回路と;所定周波数の矩形波信号を生成する発振回路と;前記矩形波信号からスロープ信号を生成するスロープ信号生成回路と;前記誤差信号と前記スロープ信号を比較して第1比較信号を生成する第1比較回路と;前記反転誤差信号と前記スロープ信号を比較して第2比較信号を生成する第2比較回路と;前記第1比較信号、前記第2比較信号、及び、前記矩形波信号に基づいて、前記第1スイッチング素子及び前記第2スイッチング素子のオン/オフタイミングを制御する制御回路と;を有する構成第1の構成とされている。なお、上記第1の構成から成るスイッチングレギュレータにおいて、前記制御回路は、前記矩形波電圧に基づいて前記第1スイッチング素子のオン遷移と前記第2スイッチング素子のオフ遷移を同時に行う一方、前記第1比較信号及び前記第2比較信号に基づいて前記第1スイッチング素子のオフ遷移と前記第2スイッチング素子のオン遷移を互いに独立して行うように、前記第1制御信号及び前記第2制御信号を生成する構成第2の構成にするとよい。また、上記第2の構成から成るスイッチングレギュレータは、前記反転誤差信号が前記スロープ信号の最大値よりも大きいときには、前記第1スイッチング素子を前記第1比較信号に応じたデューティでオン/オフし、前記第2スイッチング素子を定常的にオフする降圧モードとなり、前記誤差信号と前記反転誤差信号がいずれも前記スロープ信号の最大値よりも小さいときには、前記第1スイッチング素子を前記第1比較信号に応じたデューティでオン/オフし、前記第2スイッチング素子を前記第2比較信号に応じたデューティでオン/オフする昇降圧モードとなり、前記誤差信号が前記スロープ信号の最大値よりも大きいときには、前記第1スイッチング素子を定常的にオンし、前記第2スイッチング素子を前記第2比較信号に応じたデューティでオン/オフする昇圧モードとなる構成第3の構成にするとよい。また、上記第3の構成から成るスイッチングレギュレータにおいて、前記スロープ信号生成回路は、前記矩形波信号の第1パルスエッジをトリガとして前記スロープ信号をリセットし、前記矩形波信号の第2パルスエッジをトリガとして前記スロープ信号の傾斜生成を開始する構成第4の構成にするとよい。また、上記第3の構成から成るスイッチングレギュレータにおいて、前記スロープ信号生成回路は、前記矩形波信号のパルスエッジをトリガとして前記スロープ信号をリセットし、その後に所定の遅延時間が経過した時点で前記スロープ信号の傾斜生成を開始する構成第5の構成にするとよい。また、上記第4または第5の構成から成るスイッチングレギュレータにおいて、前記スロープ信号は、最大値が前記反転基準電圧よりも大きく、かつ、最小値が前記反転基準電圧よりも小さく設定されている構成第6の構成にするとよい。また、上記第1~第6いずれかの構成から成るスイッチングレギュレータは、前記入力電圧の印加端と前記出力電圧の印加端との間に接続されたコイルを有する構成第7の構成にするとよい。また、上記第7の構成から成るスイッチングレギュレータにおいて、前記第1スイッチング素子は、前記入力電圧の印加端と前記コイルの第1端との間に接続されており、前記第2スイッチング素子は、前記コイルの第2端と接地端との間に接続されている構成第8の構成にするとよい。また、上記第8の構成から成るスイッチングレギュレータにおいて、前記第1スイッチング素子及び前記第2スイッチング素子は、トランジスタである構成第9の構成にするとよい。また、上記第9の構成から成るスイッチングレギュレータは、前記コイルの第1端と接地端との間に接続された第1整流素子と、前記コイルの第2端と前記出力電圧の印加端との間に接続された第2整流素子と、を有する構成第10の構成にするとよい。また、上記第10の構成から成るスイッチングレギュレータにおいて、前記第1整流素子及び前記第2整流素子は、ダイオードである構成第11の構成にするとよい。また、上記第11の構成から成るスイッチングレギュレータは、前記出力電圧の印加端と接地端との間に接続されたコンデンサを有する構成第12の構成にするとよい。本発明によれば、発熱量損失の少ない昇降圧型のスイッチングレギュレータを提供することが可能となる。<全体構成>図1は、スイッチングレギュレータの全体構成を示すブロック図である。本構成例で示される昇降圧型のスイッチングレギュレータ1は、半導体装置10と、これに外部接続される種々のディスクリート部品例えば、スイッチング素子M1及びM2、コイルインダクタL1、ダイオードD1及びD2、コンデンサC1~C5、並びに、抵抗R1及びR2を有する。スイッチング素子M1及びM2は、それぞれ、入力電圧INを昇圧または降圧して出力電圧OUTを生成するためにオン/オフされる第1スイッチング素子降圧用スイッチング素子及び第2スイッチング素子昇圧用スイッチング素子に相当する。スイッチング素子M1及びM2は、それぞれ制御電圧G1及びG2に応じてオン/オフ両端間の導通/非導通を切り替えるスイッチング動作を行う。スイッチング素子M1及びM2としてMOSFET[metaloxidesemiconductorfieldeffecttransistor]が用いられている場合、スイッチング動作は、ゲートに入力される制御電圧G1及びG2に応じて、ソースドレイン間の導通/非導通を切り替える動作となる。本構成例において、スイッチング素子M1はPチャネル型MOSFETであり、スイッチング素子M2はNチャネルMOSFETであるが、これに限定されるものではない。半導体装置レギュレータIC10は、内部電源生成回路21と、バンドギャップ電圧生成回路22と、低電圧誤動作防止回路23と、サーマルシャットダウン回路24と、発振回路31と、スロープ生成回路32と、ソフトスタート回路33と、誤差増幅器34と、オペアンプ35と、比較器36及び37と、抵抗38a及び38bと、ショート回路保護用比較器41と、過電圧保護用比較器42と、制御回路51と、過電流検出回路52と、ドライバ53と、VL電圧生成回路54と、ドライバ55と、を有する。また、半導体装置10は、外部との接続に用いられる端子T1~T14を有する。端子T1は、入力電圧印加端子である。端子T2及びT3は、スイッチ電流検出端子である。端子T4は、スイッチング素子M1の制御端子である。端子T5は、ドライバ53の下側駆動電圧印加端子である。端子T6は、ドライバ55の上側駆動電圧印加端子である。端子T7は、スイッチング素子M2の制御端子である。端子T8は、接地端子である。端子T9は、ソフトスタート調整端子である。端子T10は、帰還電圧印加端子である。端子T11は、位相補償端子である。端子T12は、発振周波数調整端子である。端子T13は、内部電源電圧印加端子である。端子T14は、イネーブル端子である。端子T1は、入力電圧IN例えば4~40Vの印加端バッテリなどの外部電源に接続されている。また、端子T1は、コンデンサC1の一端、コンデンサC2の一端、及び、抵抗R1の一端にも接続されている。コンデンサC1の他端は接地端に接続されている。コンデンサC2の他端は端子T5に接続されている。抵抗R1の他端はスイッチング素子M1のソースに接続されている。抵抗R1の両端は、それぞれ、端子T2及び端子T3に接続されている。スイッチング素子M1のドレインは、ダイオードD1のカソードとコイルL1の一端に接続されている。ダイオードD1のアノードは、接地端に接続されている。ダイオードD1は、第1整流素子に相当し、同期整流トランジスタと置換することも可能である。なお、スイッチング素子M1のドレインには、スイッチング素子M1のオン/オフに応じて矩形波状のスイッチ電圧SW1が現れる。スイッチング素子M1がオンされているときには、スイッチ電圧SW1がハイレベルほぼ入力電圧INとなり、スイッチング素子M1がオフされているときには、スイッチ電圧SW1がローレベルほぼ接地電圧GNDとなる。コイルL1の他端は、ダイオードD2のアノードとスイッチング素子M2のドレインに接続されている。スイッチング素子M2のソースは接地端に接続されている。ダイオードD2のカソードは、コンデンサC3の一端と出力電圧OUTの印加端に接続されている。コンデンサC3の他端は、接地端に接続されている。ダイオードD2は、第2整流素子に相当し、同期整流トランジスタと置換することも可能である。なお、スイッチング素子M2のドレインには、スイッチング素子M2のオン/オフに応じて矩形波状のスイッチ電圧SW2が現れる。スイッチング素子M2がオフされているときには、スイッチ電圧SW2がハイレベルほぼ出力電圧OUTとなり、スイッチング素子M2がオンされているときには、スイッチ電圧SW2がローレベルほぼ接地電圧GNDとなる。スイッチング素子M1のゲートは端子T4に接続されている。スイッチング素子M2のゲートは、端子T7に接続されている。抵抗R2は、発振回路31が生成する矩形波電圧CLKの周波数調整に用いられる抵抗であり、一端が端子T12に接続され、他端が接地端に接続されている。コンデンサC4は、主に内部電源電圧REGの位相補償に用いられるコンデンサであり、一端が端子T13に接続され、他端が接地端に接続されている。端子T10には、出力電圧OUTに応じた帰還電圧FBが入力される。端子T10と端子T11は、外付けの位相補償回路抵抗とコンデンサを介して接続されている。内部電源電圧生成回路21は、内部電源電圧REGが印加される端子T13とイネーブル信号が外部入力される端子T14に接続されており、入力電圧INから半導体装置10の内部で使用される内部電源電圧REGを生成する。内部電源電圧REGは、入力電圧INに比べて電圧値等の精度が高くなるように生成される。内部電源電圧REGは、サーマルシャットダウン回路24やドライバ55の駆動電圧等として用いられる。内部電源電圧生成回路21は、生成した内部電源電圧REGを、端子T13に接続された外部ライン半導体装置10の外部に設けられた伝送ラインを介して半導体装置10の外部に一旦送出した後、半導体装置10内に引き込む。例えば外部ラインに送出された内部電源電圧REGは、端子T6を介して半導体装置10内に戻り、ドライバ55の電源端子に入力される。この外部ラインには位相補償用のコンデンサC4が接続されている。このように、半導体装置10では、内部電源電圧REGの伝送ラインの少なくとも一部を半導体装置10の外側に設けて、位相補償用のコンデンサC4を外付けとすることにより、半導体装置10の省スペース化等が容易となっている。バンドギャップ電圧生成回路22は、内部電源電圧生成回路21から供給される内部電源電圧REGを用いてバンドギャップ電圧を生成する。バンドギャップ電圧は、半導体のバンドギャップを利用して内部電源電圧REGよりも更に安定するように生成され、半導体装置10内の各部において利用される。低電圧誤動作防止回路23は、半導体装置10においてUVLO[UnderVoltageLockOut]機能を発揮させる回路である。低電圧誤動作防止回路23は、入力電圧INが低過ぎることに起因する誤動作を防ぐため、例えば、所定値以上の入力電圧INが入力されないと半導体装置10がオンしないようにする。サーマルシャットダウン回路24は、過熱過度な温度上昇によるスイッチングレギュレータ1の熱暴走等を防止する回路である。サーマルシャットダウン回路24は、例えば、温度センサを用いて温度を継続的に検知し、検知温度が上限値を超えた場合に、スイッチング素子M1及びM2のスイッチング動作が停止されるようにする。なお、サーマルシャットダウン回路24の動作精度等の観点から、サーマルシャットダウン回路24の駆動電圧としては、入力電圧INではなく、より電圧値等の精度が高い内部電源電圧REGが用いられる。発振回路31は、所定周波数の矩形波電圧CLKを生成してスロープ生成回路32と制御回路41に出力する。矩形波電圧CLKの周波数は、抵抗R2を用いて調整することが可能である。スロープ生成回路32は、発振回路31が生成した矩形波電圧CLKに対して、立上り或いは立下りに傾斜を付ける処理を施すことにより、スロープ電圧SLOPE鋸波電圧、三角波電圧、或いは、これに準じた波形の電圧信号を生成し、これを比較器36及び37の非反転入力端子に出力する。なお、スロープ電圧SLOPEは、その最大値VMAXが反転基準電圧V2よりも大きく、かつ、その最小値VMINが反転基準電圧V2よりも小さく設定されている。ソフトスタート回路33は、出力電圧OUTのオーバーシュートや突入電流の発生等を防ぐため、ソフトスタート機能を発揮する回路である。ソフトスタート回路33は、スイッチングレギュレータ1の起動時に誤差増幅器34へ適切なソフトスタート電圧SSを供給し、出力電圧OUTが緩やかに立ち上がるようにする。ソフトスタート電圧SSは、例えば過電流検出回路52から受け取る過電流検出信号に基づいてリセットされる。ソフトスタート回路33には、ソフトスタート時間設定用のコンデンサC5が接続されている。コンデンサC5は、一端が端子T9を介してソフトスタート回路33に接続されており、他端が接地端に接続されている。誤差増幅器34は、反転入力端子に印加される帰還電圧FB出力電圧OUTの分圧電圧と、非反転入力端子に印加される所定の基準電圧V1との差分を増幅して誤差電圧VAを生成する誤差信号生成回路に相当する。なお、スイッチングレギュレータ1の起動時には、誤差増幅器34の非反転入力端子に入力される電圧として、基準電圧V1ではなくソフトスタート電圧SSが優先される。誤差増幅器34の出力端は、抵抗38aを介してオペアンプ35の反転入力端子に接続されているとともに、比較器36の反転入力端子および端子T11に接続されている。オペアンプ35の非反転入力端子には、所定の反転基準電圧V2が印加されている。オペアンプ35の出力端子は、比較器37の反転入力端子に接続されるとともに、抵抗38bを介してオペアンプ35の反転入力端子に接続されている。なお、抵抗38a、抵抗38b、及び、オペアンプ35は、所定の反転基準電圧V2を基準として、誤差電圧VAを反転させた反転誤差電圧VBを生成する信号反転回路反転増幅器に相当する。すなわち、誤差電圧VAが高くなると反転誤差電圧VBが低くなり、逆に、誤差電圧VAが低くなると反転誤差電圧VBが高くなる。比較器36は、誤差電圧VAとスロープ電圧SLOPEを比較して比較電圧CMP1を生成する第1比較回路に相当する。比較電圧CMP1は、誤差電圧VAがスロープ電圧SLOPEよりも大きいときにローレベルとなり、誤差電圧VAがスロープ電圧SLOPEよりも小さいときにハイレベルとなる。比較器37は、反転誤差電圧VBとスロープ電圧SLOPEを比較して比較電圧CMP2を生成する第2比較回路に相当する。比較電圧CMP2は、反転誤差電圧VBがスロープ電圧SLOPEよりも大きいときにローレベルとなり、反転誤差電圧VBがスロープ電圧SLOPEよりも小さいときにハイレベルとなる。ショート回路保護用比較器41は、非反転入力端子に帰還電圧FBが、反転入力端子に所定電圧V3が各々入力され、これらの電圧の比較結果をショート回路保護信号SCPとして出力する。また、過電圧保護用比較器42は、非反転入力端子に帰還電圧FBが、反転入力端子に所定電圧V4が各々入力され、これらの電圧の比較結果を過電圧保護信号OVPとして出力する。制御回路51は、比較電圧CMP1及びCMP2と矩形波電圧CLKに基づいて、スイッチング素子M1及びM2のオン/オフ制御PWM[pulsewidthmodulation]制御を行う。より具体的に述べると、制御回路51は、比較電圧CMP1と矩形波電圧CLKに基づいて、スイッチング素子M1をオン/オフするための制御電圧G1を生成する。制御電圧G1は、ドライバ53および端子T4を介してスイッチング素子M1のゲートに入力される。このように、ドライバ53は、制御回路51とスイッチング素子M1を結ぶ、制御電圧G1の伝送ライン上に設けられている。制御電圧G1がハイレベルのとき、スイッチング素子M1はオフとなり、制御電圧G1がローレベルのとき、スイッチング素子M1はオンとなる。これにより、比較電圧CMP1のデューティに応じて、スイッチング素子M1のスイッチング動作が行われる。また、制御回路51は、比較電圧CMP2と矩形波電圧CLKに基づいて、スイッチング素子M2をオン/オフするための制御電圧G2を出力する。制御電圧G2は、ドライバ55及び端子T7を介して、スイッチング素子M2のゲートに入力される。このように、ドライバ55は、制御回路51とスイッチング素子M2を結ぶ、制御電圧G2の伝送ライン上に設けられている。制御電圧G2がハイレベルのとき、スイッチング素子M2はオンとなり、制御電圧G2がローレベルのとき、スイッチング素子M2はオフとなる。これにより、比較電圧CMP2のデューティに応じて、スイッチング素子M2のスイッチング動作が行われる。過電流検出回路52は、端子T2および端子T3の電圧に基づいて抵抗R1を流れる電流の値を検出する。そして、過電流検出回路52は、当該検出値が所定の上限値を超えたときつまり抵抗R1に流れる電流が過電流状態であることを検出したときに、過電流検出信号を制御回路51に出力する。なお、制御回路51は、過電流検出信号に応じて過電流に起因する不具合を防止するための動作過電流保護動作を行う。ドライバ53の第1電源端子は、端子T1に接続されており、入力電圧INが入力される。VL電圧生成回路54は、ドライバ53の第2電源端子と端子T5との間に接続されており、入力電圧INの電圧を一定電圧Vsだけ低下させた電圧VLを生成し、ドライバ53の第2電源端子に供給する。この電圧Vsは、ドライバ53の駆動電圧第1電源端子の電圧と第2電源端子の電圧との差として適正な大きさの電圧である。図2は、VL電圧生成回路54の構成を示している。VL電圧生成回路54では、入力電圧INの入力端と接地端との間において、ツェナーダイオード54a及び54bと定電流源54cとが直列に接続された形態で設けられている。なお、ツェナーダイオード54a及び54bのツェナー電圧の和は電圧Vsに設定されており、定電流源54cは、電圧VLの生成に必要な電流Iを流すように設定されている。VL電圧生成回路54によれば、ツェナーダイオード54a及び54bと定電流源54cとの間にて電圧VL=IN-Vsが生成され、ドライバ53の第2電源端子に供給される。なお、VL電圧生成回路54の構成は上述した形態に限られることなく、他の形態となっていても構わない。VL電圧生成回路54によれば、入力電圧INの電圧変動などに関わらずドライバ53に適正な駆動電圧を供給し、ドライバ53に過剰な電圧が加わることは防止される。このように、VL電圧生成回路54は、ドライバ53の第1電源端子の電圧と第2電源端子の電圧との差を略一定に保つ、電圧調整回路としての役割を果たす。<スイッチングレギュレータの基本動作>次に、スイッチングレギュレータ1の基本動作について説明する。スイッチングレギュレータ1の動作形態は、基本的に、出力電圧OUTが目標電圧より小さいときには昇圧動作が行われる昇圧モードとなり、逆に、目標電圧より大きい場合には降圧動作が行われる降圧モードとなる。昇圧モードにおいては、誤差電圧VAがスロープ電圧SLOPEより定常的に大きくなる。従って、昇圧モードにおいては、比較電圧CMP1が定常的にローレベルになり、スイッチング素子M1は定常的にオンになる。ここで、反転誤差電圧VBがスロープ電圧SLOPEより大きいときには、比較電圧CMP2がローレベルとなり、反転誤差電圧VBがスロープ電圧SLOPEより小さいときには、比較電圧CMP2がハイレベルとなる。このように、比較電圧CMP2は、反転誤差電圧VBとスロープ電圧SLOPEとの大小関係に応じたレベル変動を生じ、スイッチング素子M2は、この比較電圧CMP2のレベル変動に応じてオン/オフが切り替わる。スイッチング素子M2がオンになると、コイルL1に磁気エネルギーが蓄積され、スイッチング素子M2がオフになると、コイルL1に蓄積されていた磁気エネルギーが放出される。昇圧モードでは、スイッチング素子M2のオン/オフの切替が繰り返されることにより、コイルL1における磁気エネルギーの蓄積と放出が繰り返される。このような昇圧動作がなされる結果、入力電圧INを昇圧した出力電圧OUTが生成される。一方、降圧モードにおいては、反転誤差電圧VBがスロープ電圧SLOPEより定常的に大きくなる。従って、降圧モードにおいては、比較電圧CMP2が定常的にローレベルになり、スイッチング素子M2は定常的にオフになる。ここで、誤差電圧VAがスロープ電圧SLOPEより大きいときには、比較電圧CMP1がローレベルとなり、誤差電圧VAがスロープ電圧SLOPEより小さいときには、比較電圧CMP1がハイレベルとなる。このように、比較電圧CMP1は、誤差電圧VAとスロープ電圧SLOPEとの大小関係に応じたレベル変動を生じ、スイッチング素子M1は、この比較電圧CMP1のレベル変動に応じてオン/オフが切り替わる。スイッチング素子M1がオンになると、コイルL1に磁気エネルギーが蓄積され、スイッチング素子M1がオフになると、コイルL1に蓄積されていた磁気エネルギーが放出される。降圧モードでは、スイッチング素子M1のオン/オフの切替が繰り返されることにより、コイルL1における磁気エネルギーの蓄積と放出が繰り返される。このような降圧動作がなされる結果、入力電圧INを降圧した出力電圧OUTが生成される。なお、スイッチングレギュレータ1は、入力電圧INと出力電圧OUTが近いときに、スイッチング素子M1及びM2が共にオン/オフを繰り返す昇降圧モードとなる。<昇降圧動作の詳細>図3は、スイッチングレギュレータ1の動作モード降圧モード、昇降圧モード、及び昇圧モードを示すテーブルである。本テーブルには、入力電圧IN及び出力電圧OUTの大小関係と、これに対応するスイッチングレギュレータ1の動作モード、並びに、スイッチング素子M1及びM2のオン/オフ状態スイッチ電圧SW1及びSW2の波形が描写されている。スイッチングレギュレータ1において、制御回路51は、比較電圧CMP1及びCMP2に基づいてスイッチング素子M1及びM2を独立制御することにより、入力電圧INと出力電圧OUTの大小関係に応じた動作モードの切替制御と、制御電圧G1及びG2のデューティ制御を同時並列的に実施する。以下、具体的に説明する。入力電圧INが出力電圧OUTよりも大きい状態IN>OUTにおいて、制御回路51は、スイッチング素子M1を比較電圧CMP1に応じたデューティでオン/オフし、スイッチング素子M2を定常的にオフするように、制御電圧G1及びG2を生成する。この状態は、スイッチングレギュレータ1の降圧モードに相当する。また、入力電圧INが出力電圧OUTと近い状態IN≒OUTにおいて、制御回路51は、スイッチング素子M1を比較電圧CMP1に応じたデューティでオン/オフし、スイッチング素子M2を比較電圧CMP2に応じたデューティでオン/オフするように、制御電圧G1及びG2を生成する。この状態は、スイッチングレギュレータ1の昇降圧モードに相当する。また、入力電圧INが出力電圧OUTよりも小さい状態IN<OUTにおいて、制御回路51は、スイッチング素子M1を定常的にオンし、スイッチング素子M2を比較電圧CMP2に応じたデューティでオン/オフするように、制御電圧G1及びG2を生成する。この状態は、スイッチングレギュレータ1の昇圧モードに相当する。ここで、スイッチングレギュレータ1の発熱量損失を低減するために重要な点は、スイッチング素子M1及びM2がいずれもオン/オフされる昇降圧モードにおいて、スイッチング素子M1のオン期間中には、スイッチング素子M2を極力長くオフし、スイッチング素子M1のオフ期間中には、スイッチング素子M2を極力長くオンすることである。上記動作を実現するために、制御回路51では、スイッチング素子M1をオンすると同時にスイッチング素子M2を必ずオフさせるためのタイミング制御が実施される。以下では、図4Aを参照しながら、上記のタイミング制御について詳細に説明する。図4Aは、昇降圧動作の一例を示すタイミングチャートであり、上から順に、矩形波電圧CLK、スロープ電圧SLOPE、制御電圧G1及びG2比較電圧CMP1及びCMP2と同等、並びに、スイッチ電圧SW1及びSW2が描写されている。図4Aでは、スイッチングレギュレータ1が昇降圧モードとなる状況の一例として、反転誤差電圧VBがスロープ電圧SLOPEの最大値VMAXよりも小さくかつ誤差電圧VAよりも大きい状況が例示されている。時刻t1において、矩形波電圧CLKがローレベルからハイレベルに立ち上がると、制御回路51は、矩形波電圧CLKの立上りエッジをトリガとして、制御電圧G1及びG2をいずれもハイレベルからローレベルに立ち下げる。その結果、時刻t1では、スイッチング素子M1がオンされると同時にスイッチング素子M2がオフされる。また、時刻t1において、スロープ信号生成回路32は、矩形波電圧CLKの立上りエッジをトリガとしてスロープ電圧SLOPEを最小値VMIN例えばGNDにリセット放電する。時刻t2において、矩形波電圧CLKがハイレベルからローレベルに立ち下がると、スロープ信号生成回路32は、矩形波電圧CLKの立下りエッジをトリガとして、スロープ電圧SLOPEの傾斜生成充電を開始する。その結果、時刻t2以降、スロープ電圧SLOPEは所定の傾斜を持って上昇する。時刻t3において、スロープ電圧SLOPEが誤差電圧VAを上回り、比較電圧CMP1がローレベルからハイレベルに立ち上がると、制御回路51は、制御電圧G1をローレベルからハイレベルに立ち上げる。その結果、時刻t3では、スイッチング素子M1がオンからオフに切り替えられる。なお、誤差電圧VAが小さいほどスイッチング素子M1のオフタイミングは早くなり、誤差電圧VAが大きいほどスイッチング素子M1のオフタイミングは遅くなる。すなわち、スイッチング素子M1のオンデューティは、誤差電圧VAの電圧値に応じて変化する。時刻t4において、スロープ電圧SLOPEが反転誤差電圧VBを上回り、比較電圧CMP2がローレベルからハイレベルに立ち上がると、制御回路51は、制御電圧G2をローレベルからハイレベルに立ち上げる。その結果、時刻t4では、スイッチング素子M2がオフからオンに切り替えられる。なお、誤差電圧VBが小さいほどスイッチング素子M2のオンタイミングは早くなり、誤差電圧VBが大きいほどスイッチング素子M2のオンタイミングは遅くなる。すなわち、スイッチング素子M2のオンデューティは、誤差電圧VBの電圧値に応じて変化する。その後も、制御回路51は、時刻t1~t4と同様の動作を繰り返すことにより、矩形波電圧CLKに基づいてスイッチング素子M1をオンすると同時にスイッチング素子M2をオフさせる一方、比較信号CMP1に基づいてスイッチング素子M1をオフし、かつ、比較信号CMP2に基づいてスイッチング素子M2のオンするように、制御信号G1及びG2を生成する。すなわち、本構成例のスイッチングレギュレータ1において、制御回路51は、矩形波電圧CLKに基づいてスイッチング素子M1のオン遷移とスイッチング素子M2のオフ遷移を同時に行う一方、比較信号CMP1及びCMP2に基づいてスイッチング素子M1のオフ遷移とスイッチング素子M2のオン遷移を互いに独立して行うように、制御信号G1及びG2を生成する。このような構成であれば、スイッチング素子M1及びM2がいずれもオン/オフされる昇降圧モードにおいて、スイッチング素子M1のオン期間中には、スイッチング素子M2を極力長くオフし、スイッチング素子M1のオフ期間中には、スイッチング素子M2を極力長くオンすることができるので、スイッチングレギュレータ1の発熱量損失を低減することが可能となる。なお、スロープ生成回路32の小型化を鑑みると、スロープ電圧SLOPEとしては、三角波電圧よりも鋸波電圧を生成することが望ましい。三角波電圧を生成する場合、スロープ生成回路32には、充電速度例えば立上りの傾斜を定める第1電流源回路だけでなく、放電速度例えば立下りの傾斜を定める第2電流源回路を設ける必要がある。一方、鋸波電圧を生成する場合には、上記の第2電流源回路が不要となるので、その分だけスロープ生成回路32の小型化を図ることが可能となる。また、パルス抜けの防止を鑑みても、スロープ電圧SLOPEとしては、三角波電圧よりも鋸波電圧を生成することが望ましい。例えば、三角波電圧と誤差電圧VAを比較する場合、三角波電圧の放電開始t1から次の充電開始t2までに、三角波電圧が誤差電圧VAを下回っていなければ、比較電圧CMP1のパルス抜けが生じてスイッチング素子M1のオン/オフ制御を正しく行うことができなくなる。一方、鋸波電圧であれば、鋸波電圧の放電開始t1とほぼ同時に放電動作が完了し、次の充電開始t2までには確実に鋸波電圧が誤差電圧VAを下回るので、比較電圧CMP1のパルス抜けが生じるおそれはなく、スイッチング素子M1のオン/オフ制御を正しく行うことができる。なお、図4Aでは、矩形波電圧CLKの立下りエッジをトリガとしてスロープ電圧SLOPEの傾斜生成を開始する構成を例に挙げて説明を行ったが、本発明の構成はこれに限定されるものではなく、例えば、図4Bで示すように、矩形波電圧CLKの立上りエッジ時刻t1から所定の遅延時間τが経過した時点時刻t2’でスロープ電圧SLOPEの傾斜生成を開始する構成としても構わない。図5は、誤差電圧VA及び反転誤差電圧VBと動作モードとの相関関係を示すテーブルである。先では、入力電圧INと出力電圧OUTとの大小関係に応じて、スイッチングレギュレータ1の動作モードが切り替わる旨の説明を行ったが、比較器36及び37の動作に着目して見ると、スイッチングレギュレータ1の動作モードは、誤差電圧VA及び反転誤差電圧VBとスロープ電圧SLOPEとの大小関係に応じて切り替わることが分かる。具体的に述べると、反転誤差電圧VBがスロープ電圧SLOPEの最大値VMAXよりも大きいときVB>VMAXには、比較電圧CMP2が定常的にローレベルとなるので、スイッチング素子M2が定常的にオフとなる。一方、スイッチング素子M1は、誤差電圧VAとスロープ電圧SLOPEとの大小関係に応じて、オン/オフが周期的に切り替わる状態となる。この状態は、スイッチングレギュレータ1の降圧モードに相当する。スイッチング周期をTとし、スイッチング素子M1のオン時間をTon1とすると、出力電圧OUTは、次のA式で算出することができる。OUT=Ton1/T×IN...Aまた、誤差電圧VAと反転誤差電圧VBの双方がスロープ電圧SLOPEの最大値VMAXよりも小さいときVMAX≧VA,VBには、誤差電圧VA及びVBとスロープ電圧SLOPEとの大小関係に応じてスイッチング素子M1及びM2が共にオン/オフを繰り返す状態となる。この状態は、スイッチングレギュレータ1の昇降圧モードに相当する。スイッチング素子M1のオン時間をTon1とし、スイッチング素子M2のオフ時間をToff2とすると、出力電圧OUTは、次のB式で算出することができる。OUT=Ton1/Toff2×IN...Bまた、誤差電圧VAがスロープ電圧SLOPEの最大値VMAXよりも大きいときVA>VMAXには、比較電圧CMP1が定常的にローレベルとなるので、スイッチング素子M1が定常的にオンとなる。一方、スイッチング素子M2は、反転誤差電圧VBとスロープ電圧SLOPEとの大小関係に応じて、オン/オフが周期的に切り替わる状態となる。この状態は、スイッチングレギュレータ1の昇圧モードに相当する。スイッチング周期をTとし、スイッチング素子M2のオフ時間をToff2とすると、出力電圧OUTは次のC式で算出することができる。OUT=T/Toff2×IN...C図6は、平均コイル電流の低減効果を示すテーブルであり、出力電圧OUT=6V、平均出力電流Io=2Aという条件の下、各動作モード降圧モードIN=12V、昇降圧モードIN=6V、及び、昇圧モードIN=3Vにおける平均コイル電流ILを算出した結果が示されている。なお、本テーブル中のX行目には、従来構成図7A及び図7Bを参照で得られる平均コイル電流ILの算出結果が示されており、本テーブル中のY行目には、本構成例図1を参照で得られる平均コイル電流ILの算出結果が示されている。本テーブルのX行目とY行目を比較すれば明らかなように、本構成例のスイッチングレギュレータ1であれば、スイッチング周期T毎の平均コイル電流ILを抑えることができるので、スイッチングレギュレータ1の発熱量損失を低減することが可能となる。<その他の変形例>なお、本発明の構成は、上記実施形態のほか、発明の主旨を逸脱しない範囲で種々の変更を加えることが可能である。すなわち、上記実施形態は、全ての点で例示であって、制限的なものではないと考えられるべきであり、本発明の技術的範囲は、上記実施形態の説明ではなく、特許請求の範囲によって示されるものであり、特許請求の範囲と均等の意味及び範囲内に属する全ての変更が含まれると理解されるべきである。"