NチャンネルMOSFETであるメイントランジスタのソースからドレインへの電流の逆流を防止する逆流防止回路であって、前記メイントランジスタのバックゲートと低電位側の固定電圧端子との間に設けられた第1スイッチと、前記メイントランジスタのバックゲートとそのソースの間に設けられた第2スイッチと、前記メイントランジスタのドレイン電圧に応じた第1電圧とそのソース電圧に応じた第2電圧を比較し、1前記第1電圧の方が高いとき、前記第1スイッチをオフ、前記第2スイッチをオンし、2前記第1電圧の方が低いとき、前記第1スイッチをオン、前記第2スイッチをオフするバックゲートコントローラと、を備えることを特徴とする逆流防止回路。前記バックゲートコントローラは、前記第1電圧と前記第2電圧を比較するコンパレータと、前記コンパレータの出力にもとづき、前記第1スイッチを制御する第1ドライバと、前記コンパレータの出力にもとづき、前記第2スイッチを制御する第2ドライバと、を含むことを特徴とする請求項1に記載の逆流防止回路。前記第1スイッチは、前記メイントランジスタのバックゲートと低電位側の固定電圧端子との間に設けられたNチャンネルMOSFETの第1トランジスタを含み、前記第2スイッチは、前記メイントランジスタのバックゲートとそのソースの間に並列に設けられたNチャンネルMOSFETの第2トランジスタとPチャンネルMOSFETの第3トランジスタを有するトランスファゲートを含み、前記第1ドライバと、前記第2ドライバのうち前記第3トランジスタを制御する回路素子には、前記メイントランジスタのソース電圧に応じた電圧が電源として供給され、前記第2ドライバのうち前記第2トランジスタを制御する回路素子には、前記メイントランジスタのドレイン電圧に応じた電圧が電源として供給されることを特徴とする請求項2に記載の逆流防止回路。前記メイントランジスタのドレイン電圧より高い電圧を生成するブートストラップ回路をさらに備え、前記第2ドライバのうち前記第2トランジスタを制御する回路素子に供給される前記ドレイン電圧に応じた電圧は、前記ブートストラップ回路の出力電圧であることを特徴とする請求項3に記載の逆流防止回路。NチャンネルMOSFETのスイッチングトランジスタを有する降圧型DC/DCコンバータの制御回路であって、前記スイッチングトランジスタのバックゲートと接地端子との間に設けられた第1スイッチと、前記スイッチングトランジスタのバックゲートとそのソースの間に設けられた第2スイッチと、前記DC/DCコンバータの入力電圧とその出力電圧を比較し、1前記入力電圧の方が高いとき、前記第1スイッチをオフ、前記第2スイッチをオンし、2前記入力電圧の方が低いとき、前記第1スイッチをオン、前記第2スイッチをオフするバックゲートコントローラと、を備えることを特徴とする制御回路。前記バックゲートコントローラは、前記入力電圧と前記出力電圧を比較するコンパレータと、前記コンパレータの出力にもとづき、前記第1スイッチを制御する第1ドライバと、前記コンパレータの出力にもとづき、前記第2スイッチを制御する第2ドライバと、を含むことを特徴とする請求項5に記載の制御回路。前記第1スイッチは、前記スイッチングトランジスタのバックゲートと低電位側の固定電圧端子との間に設けられたNチャンネルMOSFETの第1トランジスタを含み、前記第2スイッチは、前記スイッチングトランジスタのバックゲートとそのソースの間に並列に設けられたNチャンネルMOSFETの第2トランジスタとPチャンネルMOSFETの第3トランジスタを有するトランスファゲートを含み、前記第1ドライバと、前記第2ドライバのうち前記第3トランジスタを制御する回路素子には、前記出力電圧に応じた電圧が電源として供給され、前記第2ドライバのうち前記第2トランジスタを制御する回路素子には、前記入力電圧に応じた電圧が電源として供給されることを特徴とする請求項6に記載の制御回路。前記入力電圧より高い電圧を生成するブートストラップ回路をさらに備え、前記第2ドライバのうち前記第2トランジスタを制御する回路素子に供給される前記入力電圧に応じた電圧は、前記ブートストラップ回路の出力電圧であることを特徴とする請求項7に記載の制御回路。請求項5から8のいずれかに記載の制御回路を備えることを特徴とする降圧型DC/DCコンバータ。降圧型DC/DCコンバータを備え、前記降圧型DC/DCコンバータは、請求項5から8のいずれかに記載の制御回路を備えることを特徴とする充電回路。電池と、外部電源からの入力電圧を受け、前記電池を充電する充電回路と、を備え、前記充電回路は、請求項9に記載の降圧型DC/DCコンバータを備えることを特徴とする電子機器。PチャンネルMOSFETの電流供給能力は、同じサイズのNチャンネルMOSFETに比べて劣る。したがってスイッチングトランジスタM1をPチャンネルMOSFETで構成すると、それをNチャンネルMOSFETで構成した場合に比べて、スイッチングトランジスタM1のトランジスタサイズが大きくなるという問題がある。したがって、DC/DCコンバータ60rのサイズを小さくするためには、スイッチングトランジスタM1をNチャンネルMOSFETで構成することが望ましい。同様の問題は、DC/DCコンバータのみでなく、他の回路においても生ずる。図1bは、図1aスイッチングトランジスタM1を、NチャンネルMOSFETに置換したDC/DCコンバータ60r’を示す。図1bでは、スイッチングトランジスタM1のボディダイオードの向きは図1aとは逆になる。理論的には、VIN<VSYSのときにスイッチSW11をオン、スイッチSW12をオフすることで、出力端子から入力端子への逆流を防止することができる。スイッチSW11を制御するインバータ33の電源端子には、スイッチングトランジスタM1のバックゲートの電圧が供給される。入力電圧VINが低い状態では、スイッチングトランジスタM1のバックゲートの電位は、ボディダイオードD11によって、VINVF以下にクランプされる。したがって入力電圧VINが供給されない状態では、インバータ33に対する電源電圧が不足し、スイッチSW11をオンすることができない。つまり、図1bの構成は採用することが難しい。本発明はかかる課題に鑑みてなされたものであり、そのある態様の例示的な目的のひとつは、NチャンネルMOSFETの特性の劣化を抑制しつつ、ソースからドレインへの電流の逆流を防止可能な逆流防止回路の提供にある。本発明のある態様は、NチャンネルMOSFETであるメイントランジスタのソースからドレインへの電流の逆流を防止する逆流防止回路に関する。この逆流防止回路は、メイントランジスタのバックゲートと低電位側の固定電圧端子との間に設けられた第1スイッチと、メイントランジスタのバックゲートとそのソースの間に設けられた第2スイッチと、メイントランジスタのドレイン電圧に応じた第1電圧とそのソース電圧に応じた第2電圧を比較し、1第1電圧の方が高いとき、第1スイッチをオフ、第2スイッチをオンし、2第1電圧の方が低いとき、第1スイッチをオン、第2スイッチをオフするバックゲートコントローラと、を備える。この態様によると、第1電圧の方が低いときには、メイントランジスタのバックゲートを接地することにより、ソースからバックゲートを介してドレインに向かう逆流電流を防止できる。また第1電圧の方が高いときには、メイントランジスタのバックゲートを接地する代わりに、バックゲートをソースと接続することにより、基板バイアス効果の影響によるメイントランジスタの特性の劣化を抑制して、メイントランジスタを動作させることができる。バックゲートコントローラは、第1電圧と第2電圧を比較するコンパレータと、コンパレータの出力にもとづき、第1スイッチを制御する第1ドライバと、コンパレータの出力にもとづき、第2スイッチを制御する第2ドライバと、を含んでもよい。第1スイッチは、メイントランジスタのバックゲートと低電位側の固定電圧端子との間に設けられたNチャンネルMOSFETの第1トランジスタを含んでもよい。第2スイッチは、メイントランジスタのバックゲートとそのソースの間に並列に設けられたNチャンネルMOSFETの第2トランジスタとPチャンネルMOSFETの第3トランジスタを有するトランスファゲートを含んでもよい。第1ドライバと、第2ドライバのうち第3トランジスタを制御する回路素子には、メイントランジスタのソース電圧に応じた電圧が電源として供給され、第2ドライバのうち第2トランジスタを制御する回路素子には、メイントランジスタのドレイン電圧に応じた電圧が電源として供給されてもよい。第1電圧の方が第2電圧より高い状態において、メイントランジスタのソース電圧が低いと、第3トランジスタを制御する回路素子に対する電源電圧が不足するため、第3トランジスタをオンすることができない可能性がある。反対に、メイントランジスタのドレイン電圧が低いと、第2トランジスタを制御する回路素子に対する電源電圧が不足するため、第2トランジスタをオンすることができない可能性がある。この構成では、ソース電圧が低くても、ドレイン電圧がある程度高ければ第3トランジスタをオンできる。反対にドレイン電圧が低くても、ソース電圧がある程度高ければ第2トランジスタをオンできる。したがって、メイントランジスタのバックゲートとソースの間を、確実に接続できる。ある態様の逆流防止回路は、メイントランジスタのドレイン電圧より高い電圧を生成するブートストラップ回路をさらに備えてもよい。第2ドライバのうち第2トランジスタを制御する回路素子に供給されるドレイン電圧に応じた電圧は、ブートストラップ回路の出力電圧であってもよい。本発明の別の態様は、NチャンネルMOSFETのスイッチングトランジスタを有する降圧型DC/DCコンバータの制御回路に関する。この制御回路は、スイッチングトランジスタのバックゲートと接地端子との間に設けられた第1スイッチと、スイッチングトランジスタのバックゲートとそのソースの間に設けられた第2スイッチと、DC/DCコンバータの入力電圧とその出力電圧を比較し、1入力電圧の方が高いとき、第1スイッチをオフ、第2スイッチをオンし、2入力電圧の方が低いとき、第1スイッチをオン、第2スイッチをオフするバックゲートコントローラと、を備える。この態様によると、入力電圧の方が低いときには、スイッチングトランジスタのバックゲートを接地することにより、ソースからバックゲートを介してドレインに向かう逆流電流を防止できる。また入力電圧の方が高いときには、スイッチングトランジスタのバックゲートを接地する代わりに、そのソースと接続することにより、基板バイアス効果の影響によるスイッチングトランジスタの特性の劣化を抑制して、スイッチングトランジスタを動作させることができる。本発明の別の態様は、降圧型DC/DCコンバータに関する。この降圧型DC/DCコンバータは、上述の制御回路を備える。本発明の別の態様は、電池と、外部電源からの入力電圧を受け、電池を充電する充電回路と、を備える。充電回路は、上述の降圧型DC/DCコンバータを備える。本発明の別の態様は、充電回路に関する。充電回路は、降圧型DC/DCコンバータを備える。降圧型DC/DCコンバータは、上述の制御回路を備える。なお、以上の構成要素の任意の組み合わせや本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。本発明によれば、NチャンネルMOSFETのソースからドレインへの電流の逆流を防止できる。以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。本明細書において、部材Aが、部材Bと接続された状態とは、部材Aと部材Bが物理的に直接的に接続される場合や、部材Aと部材Bが、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。同様に、部材Cが、部材Aと部材Bの間に設けられた状態とは、部材Aと部材C、あるいは部材Bと部材Cが直接的に接続される場合のほか、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。図2は、実施の形態に係る充電回路100を備える電子機器1の構成を示す回路図である。電子機器1は、たとえば携帯電話端末や、PDA、ノート型PCなどの電池駆動型の情報端末機器である。電子機器1は、充電回路100および電池2を備える。電池2は、リチウムイオン電池やニッケル水素電池などの2次電池であり電池電圧VBATを出力する。電子機器1には、ACアダプタやUSBUniversalSerialBusなどの外部電源4が着脱可能なアダプタ端子3が設けられており、外部電源4からの電圧以下、外部電圧というVEXTを受ける。充電回路100の入力端子P1には、外部電圧VEXT入力電圧VINともいうが入力される。充電回路100は、入力電圧VINを降圧し、電池2を充電する。充電回路100は、スイッチングトランジスタM1、同期整流トランジスタM2、第1誤差増幅器EA1~第3誤差増幅器EA3、パルス変調器10、ドライバ11、過電圧検出コンパレータ14、逆流防止回路30を備える。充電回路100は、ひとつの半導体基板上に集積化された機能ICIntegratedCircuitであり、降圧型DC/DCコンバータの制御回路である。充電回路100は、外付けされるインダクタL1およびキャパシタC1とともに、降圧型DC/DCコンバータを構成する。キャパシタC1の第1端子は接地され、その第2端子は電池2と接続される。インダクタL1は、キャパシタC1の第1端子と充電回路100のスイッチング端子P2の間に設けられる。スイッチングトランジスタM1は、入力端子P1とスイッチング端子P2の間に設けられ、高耐圧素子で構成される。同期整流トランジスタM2は、スイッチング端子P2と接地端子P3の間に設けられる。スイッチングトランジスタM1および同期整流トランジスタM2は、いずれもNチャンネルMOSFETである。第1誤差増幅器EA1は、入力端子P1からスイッチングトランジスタM1に流れる入力電流IINに応じた第1検出電圧V1と所定の第1基準電圧VREF1の誤差に応じた第1誤差電圧VERR1を生成する。第2誤差増幅器EA2は、電池2の電圧電池電圧VBATに応じた第2検出電圧V2と所定の第2基準電圧VREF2の誤差に応じた第2誤差電圧VERR2を生成する。第3誤差増幅器EA3は、電池2に流れる充電電流ICHGに応じた第3検出電圧V3と所定の第3基準電圧VREF3の誤差に応じた第3誤差電圧VERR3を生成する。パルス変調器10は、第1誤差電圧VERR1から第3誤差電圧VERR3を合成した誤差電圧VERRを受け、誤差電圧VERRに応じたデューティ比を有するパルス信号S1を生成する。たとえば誤差増幅器EA1~EA3は、いずれもオープンコレクタ形式オープンドレインの出力段を備え、各コレクタドレインが共通に接続されることにより、3つの誤差増幅器EA1~EA3の出力電圧VERR1~VERR3が合成される。パルス変調器10は、電圧モード、あるいはピーク電流モード、平均電流モードのパルス幅変調器を備える。パルス幅変調器は公知の技術を用いて構成できるため、ここでは説明を省略する。ドライバ11は、パルス信号S1にもとづき、スイッチングトランジスタM1および同期整流トランジスタM2を相補的にスイッチングする。スイッチングトランジスタM1は、バックゲートとドレイン間にボディダイオードD11を有し、バックゲートとソース間に、ボディダイオードD12を有する。アダプタ端子3から外部電源4が外れると、スイッチングトランジスタM1のドレインDの電圧が、ソースSの電圧より低くなり、バックゲートBGおよびボディダイオードを経由して電流が逆流するおそれがある。逆流防止回路30は、NチャンネルMOSFETであるスイッチングトランジスタM1のソースからドレインへの逆流を防止するために設けられる。逆流防止回路30は、第1スイッチSW21、第2スイッチSW22、バックゲートコントローラ32を備える。第1スイッチSW21は、スイッチングトランジスタメイントランジスタM1のバックゲートと低電位側の固定電圧端子との間に設けられる。図2において、低電位側の固定電圧端子は、接地端子である。第2スイッチSW22は、スイッチングトランジスタM1のバックゲートとそのソース、すなわちスイッチング端子P2の間に、ボディダイオードD12と並列に設けられる。バックゲートコントローラ32は、スイッチングトランジスタM1のドレイン電圧、つまり入力電圧VINに応じた第1電圧Vs1と、スイッチングトランジスタM1のソース電圧に応じた第2電圧Vs2を比較する。図2において、第1電圧Vs1は、入力電圧VINであり、第2電圧Vs2は、DC/DCコンバータの出力電圧VBATである。バックゲートコントローラ32は、1第1電圧Vs1の方が高いとき、すなわちVIN>VBATのとき、第1スイッチSW21をオフ、第2スイッチSW22をオンする。反対にバックゲートコントローラ32は、2第1電圧Vs1の方が低いとき、すなわちVIN<VBATのとき、第1スイッチSW21をオン、第2スイッチSW22をオフする。図3a、bは、逆流防止回路30に関連する等価回路図である。図3aは、VIN>VBATの状態を、図3bは、VIN<VBATの状態を示す。過電圧検出コンパレータ14は、入力電圧VINを所定のしきい値電圧VOVPと比較し、入力電圧VINがしきい値電圧VOVPより高いときにアサートたとえばハイレベルされる過電圧検出信号S2を生成する。ドライバ11は、過電圧検出信号S2がアサートされると、スイッチングトランジスタM1をオフに固定する。以上が充電回路100の構成である。続いてその動作を説明する。アダプタ端子3に外部電源4が接続されると、充電回路100に入力電圧VINが供給される。入力電圧VINが5V程度の正常なレベルであるとき、VBAT<VIN<VOVPが成り立つ。バックゲートコントローラ32は、第2スイッチSW22をオン、第1スイッチSW21をオフする。電池電圧VBATが低い状態においては、第3誤差増幅器EA3を介したフィードバックが支配的となり、パルス信号S1のデューティ比は、充電電流ICHGが基準電圧VREF3に応じた一定値となるように調節される。電池電圧VBATがある程度高くなると、第2誤差増幅器EA2を介したフィードバックが支配的となり、パルス信号S1のデューティ比は、電池電圧VBATが基準電圧VREF2に応じたレベルとなるように調節される。また、入力電流IINが大きくなると第1誤差増幅器EA1を介したフィードバックが支配的となり、入力電流IINが基準電圧VREF1に応じた上限値以下となるように調節される。このようにして、入力電流を制限しつつ、定電流CC制御、定電圧CV制御が行われ、電池2が充電される。外部電源4が粗悪品である場合、入力電圧VINが30V近くまで上昇することがある。この場合にも、スイッチングトランジスタM1が高耐圧素子で構成されるため、充電回路100の信頼性は保たれる。このとき、過電圧検出コンパレータ14によってスイッチングトランジスタM1をオフすることにより、同期整流トランジスタM2には過電圧が印加されないため、同期整流トランジスタM2の耐圧は低くてよい。続いて、逆流防止回路30による逆流防止の動作を説明する。アダプタ端子3が地絡したり、入力電圧VINが極端に低い状況を考える。この場合、スイッチングトランジスタM1がオフ状態であっても、第2スイッチSW22、ボディダイオードD11を介して、電池2からアダプタ端子3に向かって大電流が流れるおそれがある。そこで、逆流防止回路30は、2つの電圧VINとVBATを比較することにより、スイッチングトランジスタM1のドレイン電圧がソース電圧より低い状態を検出する。そして、VIN<VBATを検出すると、第1スイッチSW21をオン、第2スイッチSW22をオフに切りかえる。これにより、図3bに示すように、ボディダイオードD12によって、電池2からアダプタ端子3に向かって流れる電流を阻止することができる。以上が充電回路100の動作である。この充電回路100によれば、スイッチングトランジスタM1をNチャンネルMOSFETで構成するため、PチャンネルMOSFETで構成する場合に比べて、トランジスタサイズを小さくできる。スイッチングトランジスタM1を小さくすると、ゲート容量が小さくなるため、ドライバ11の駆動能力を小さくでき、ドライバ11のサイズおよび消費電流を低減できる。実施の形態に係る逆流防止回路30の効果は、以下の比較技術との対比によって明確となる。なおこの比較技術は、本出願人が従来技術と認めるものではない。比較技術では、逆流防止回路30を設ける代わりに、スイッチングトランジスタM1のバックゲートが接地される。つまり、スイッチングトランジスタM1のドレイン電圧入力電圧VINとソース電圧電池電圧VBATの大小関係に関わらず、常時、図3bの等価回路図で動作する。この比較技術によっても、逆流を防止することができる。しかしながら、VIN>VBATの状態において、スイッチングトランジスタM1のバックゲートが接地されているため、基板バイアス効果の影響が大きくなり、スイッチングトランジスタM1のゲートソース間しきい値電圧VTHが大きくなる。したがって、スイッチングトランジスタM1のゲートに所定のハイレベル電圧を与えたときのオン抵抗が、基板バイアス効果の影響が小さい場合に比べて増大する。オン抵抗を小さくするためには、スイッチングトランジスタM1のサイズを大きくしなければならず、スイッチングトランジスタM1をNチャンネルMOSFETで構成することの利点が損なわれる。これに対して実施の形態に係る逆流防止回路30によれば、VIN>VBATの状態において、スイッチングトランジスタM1のバックゲートが、ソースと接続される。スイッチングトランジスタM1がオンの状態において、そのオン抵抗を無視すれば、そのソース電圧は、入力電圧VIN付近の電圧レベルとなる。したがって、スイッチングトランジスタM1のオン状態において、バックゲートの電圧も、入力電圧VIN付近の電圧レベルとなる。その結果、比較技術に比べて基板バイアス効果の影響を低減することができ、スイッチングトランジスタM1の特性劣化を抑制できる。実施の形態に係る逆流防止回路30を設けることで、比較技術に比べて小さいサイズのスイッチングトランジスタM1で同程度の効率を実現でき、あるいは比較技術と同程度のサイズで、より高い効率を得ることができる。図4は、逆流防止回路30の具体的な構成例を示す回路図である。バックゲートコントローラ32は、コンパレータ34、第1ドライバ36、第2ドライバ38を備える。コンパレータ34は、第1電圧Vs1である入力VINと、第2電圧Vs2である出力電圧VBATを比較する。コンパレータ34は、比較結果に応じた検出信号DETを生成する。本実施の形態において、VIN>VBATのとき検出信号DETはハイレベルをとり、VIN<VBATのときローレベルをとるものとする。コンパレータ34には、ヒステリシスを設定することが好ましい。この場合、VIN>VBATΔV1のとき、検出信号DETはハイレベルとなり、VIN<VBATΔV2のとき、検出信号DETはローレベルとなる。たとえばコンパレータ34には、ΔV1=75mV、ΔV2=15mVのヒステリシスが設定される。第1ドライバ36は、コンパレータ34から出力される検出信号DETにもとづき、第1スイッチSW21を制御する。具体的には、検出電圧DETがハイレベルのとき、第1スイッチSW21をオフ、DETがローレベルのとき、第1スイッチSW21をオンする。第2ドライバ38は、検出信号DETにもとづき、第2スイッチSW22を制御する。具体的には、検出電圧DETがハイレベルのとき、第2スイッチSW22をオン、DETがローレベルのとき、第2スイッチSW22をオフする。第1スイッチSW21は、第1トランジスタM11を含む。第1トランジスタM11は、NチャンネルMOSFETであり、スイッチングトランジスタM1のバックゲートと接地端子の間に設けられる。第1トランジスタM11のゲートと接地端子の間には、プルダウン抵抗R11が設けられる。第2スイッチSW22はいわゆるトランスファゲートで構成され、スイッチングトランジスタM1のバックゲートとそのソースの間に並列に設けられたNチャンネルMOSFETの第2トランジスタM12とPチャンネルMOSFETの第3トランジスタM13を有する。第2トランジスタM12のゲートと接地端子の間には、プルダウン抵抗R12が設けられる。第1インバータINV1、第2インバータINV2、第3インバータINV3は直列に接続されており、第1ドライバ36を形成する。コンパレータ34の出力端子と接地端子の間には、プルダウン抵抗R13が設けられる。第1インバータINV1は、オープンドレイン形式のインバータである。第2インバータINV2、第3インバータINV3は、CMOSインバータであってもよい。第1インバータINV1、第2インバータINV2、第4インバータINV4、第5インバータINV5、第6インバータINV6は、第2ドライバ38を形成する。第2ドライバ38のうち、第5インバータINV5、第6インバータINV6は、第2トランジスタM12を駆動する。第2ドライバ38のうち、第1インバータINV1、第2インバータINV2、第4インバータINV4は、第3トランジスタM13を駆動する。第1ドライバ36と、第2ドライバ38のうち第3トランジスタM13を制御する回路素子INV1、INV2、INV3、INV4には、スイッチングトランジスタM1のソース電圧に応じた出力電圧VBATが電源として供給される。ブートストラップ回路80は、ダイオードD31およびキャパシタC31を含み、スイッチングトランジスタM1および同期整流トランジスタM2のスイッチングに応じて、入力電圧VINより高いハイレベル電圧VBOOTを発生する。ドライバ11は、ハイサイドドライバ11Hとローサイドドライバ11Lを含む。ハイサイドドライバ11Hは、ハイレベル電圧VBOOTをスイッチングトランジスタM1のゲートに印加することにより、スイッチングトランジスタM1をオンする。第2ドライバ38のうち、第2トランジスタM12を制御する回路素子INV5、INV6には、スイッチングトランジスタM1のドレイン電圧、つまり入力電圧VINに応じた電圧が電源として供給される。図4では、入力電圧VINに応じた電圧として、ブートストラップ回路80が生成したハイレベル電圧VBOOTが供給される。レギュレータ82は、入力電圧VINと出力電圧VBATのうち、高い方の一方を受け、所定レベルの電圧VREFCを生成する。コンパレータ34は、電圧VREFCを電源電圧として受ける。以上が逆流防止回路30の具体的な構成例である。第1電圧VsVINの方が第2電圧Vs2VBATより高い状態において、スイッチングトランジスタM1のソース電圧VBATが低いと、第3トランジスタM13を制御する回路素子INV1、INV2、INV4に対する電源電圧が不足するため、第3トランジスタM13をオンすることができない可能性がある。図4の構成によれば、ソース電圧VBATが低い状況であっても、スイッチングトランジスタM1のドレイン電圧VINが高ければ、インバータINV5、INV6によって第2トランジスタM12をオンすることができる。また、第1電圧VsVINの方が第2電圧Vs2VBATより高い状態において、スイッチングトランジスタM1のドレイン電圧VINが低いと、十分なハイレベル電圧VBOOTが得られないため、第2トランジスタM12を制御する回路素子INV5、INV6に対する電源電圧が不足し、第2トランジスタM12をオンすることができない可能性がある。図4の構成によれば、ドレイン電圧VINが低い状況であっても、ソース電圧VBATが高ければ、インバータINV1、INV2、INV4によって第3トランジスタM13をオンすることができる。すなわち、VIN>VBATの状況において、第2トランジスタM12と第3トランジスタM13の少なくとも一方を確実にオンすることができ、スイッチングトランジスタM1のバックゲートとソースの間を、確実に接続できる。上記実施の形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。図5は、変形例に係る充電回路100aの構成例を示す回路図である。充電回路100は、主としてOVPOverVoltageProtection回路50、DC/DCコンバータ60、リニアチャージャー70を備える。外部電源4からの直流電圧VINのレベルは、電子機器1の仕様もしくは規格によって定められている。しかしながら、サードパーティ製の粗悪な外部電源4は、仕様で定められた範囲外の高い直流電圧VINを発生する場合がある。OVP回路50は、このような過電圧から充電回路100aの内部回路を保護するために設けられる。OVP回路50は、高耐圧トランジスタ52、比較器54、チャージポンプ回路56を備える。高耐圧トランジスタ52はNPN型のパワートランジスタであり、その耐圧は想定される入力電圧VINの過電圧レベルに応じて定められる。たとえば24V程度の高耐圧素子で構成される。比較器54は、入力電圧VINを過電圧しきい値電圧VTHと比較し、VIN>VTHを検出すると、過電圧保護信号SOVPをアサートする。チャージポンプ回路56は、過電圧保護信号SOVPがネゲートされる間、つまり入力電圧VINが正常な範囲である場合には、昇圧動作を行い、高耐圧トランジスタ52にハイレベルのゲート電圧を供給し、高耐圧トランジスタ52をフルオンする。これにより入力電圧VINが、次段のDC/DCコンバータ60に供給される。過電圧保護信号SOVPがアサートされると、つまり入力電圧VINの過電圧状態が検出されると、チャージポンプ回路56は昇圧動作を停止し、高耐圧トランジスタ52のゲート電圧を低下させて高耐圧トランジスタ52をオフする。これにより、過電圧がDC/DCコンバータ60に供給されるのを防止できる。DC/DCコンバータ60は、OVP回路50を経由した入力電圧VINを降圧し、直流電圧VDCを生成する。リニアチャージャー70は、直流電圧VDCを受け、2次電池2を充電する。リニアチャージャー70は、出力トランジスタ72および制御回路74を備える。出力トランジスタ72は、DC/DCコンバータ60の出力から2次電池2に至る充電経路上に設けられる。制御回路74は、2次電池2に対する充電電流ICHGに応じた電流検出信号CSと、電池電圧VBATに応じた電圧検出信号VSとにもとづき、出力トランジスタ72のチャンネルの抵抗成分ドレインソース間電圧を調節する。制御回路74は、1充電電流ICHGが一定となるようにCC:定電流モード、もしくは2電池電圧VBATが一定となるようにCV:定電圧モード、出力トランジスタ72のゲート電圧を制御する。DC/DCコンバータ60は、スイッチングトランジスタM1と同期整流トランジスタM2を有する。そして、スイッチングトランジスタM1をNチャンネルMOSFETで構成する場合、実施の形態に係る逆流防止回路30を利用できる。この場合、逆流防止回路30のバックゲートコントローラ32には、第1電圧Vs1としてOVP回路50を経由した入力電圧VINを、第2電圧Vs2として、DC/DCコンバータ60の出力電圧VDCを入力すればよい。なお、図2の充電回路100は、2個のパワートランジスタM1、M2を用いて構成される。一方、図5の充電回路100aでは、DC/DCコンバータ60のトランジスタM1、M2に加えて、高耐圧トランジスタ52、出力トランジスタ72の合計4個のパワートランジスタが必要となる。したがって、図2の充電回路100は、図5の充電回路100aに比べて、回路面積を大幅に縮小することができるという利点も有している。また、図2の充電回路100は、図5のOVP回路50を省略する代わりに、スイッチングトランジスタM1を高耐圧素子で構成することにより、スイッチングトランジスタM1を、図5の高耐圧トランジスタ52としても機能させることができる。その結果、粗悪な外部電源4が接続されて過電圧が印加された場合であっても、充電回路100の信頼性が低下するのを防止できる。また、図5の充電回路100aでは、DC/DCコンバータ60により直流電圧VDCを生成した上で、リニアチャージャー70によって電池2を充電していたため、リニアチャージャー70の制御回路74と、DC/DCコンバータ60の制御回路不図示が別々に存在するためシステムが複雑であったが、図2の充電回路100では、DC/DCコンバータによって充電制御を行うため、システムを簡素化できる。さらに、図5では、充電経路上に存在する高耐圧トランジスタ52および出力トランジスタ72により無駄な電力損失が発生していたが、図2の充電回路100では、これらのトランジスタは不要であるため、消費電力を低減し、効率を高めることができる。実施の形態では、過電圧が入力されたときには、スイッチングトランジスタM1をオフに固定し、充電を停止する場合を説明したが、過電圧が入力された状態であっても、充電動作を行ってもよい。この場合、同期整流トランジスタM2も、高耐圧素子で構成すればよい。降圧型DC/DCコンバータは、同期整流型には限定されず、ダイオード整流型でもよい。すなわち同期整流トランジスタM2を、ダイオードで置換してもよい。また実施の形態では、降圧型DC/DCコンバータの用途として充電回路を説明したが、降圧型DC/DCコンバータの用途は特に限定されない。さらに逆流防止回路30の用途は、降圧型DC/DCコンバータには限定されず、NチャンネルMOSFETを利用したさまざまな回路において、ドレインからソースへの逆流を防止する用途に広く適用可能である。この場合、逆流防止回路30に入力する第1電圧Vs1、第2電圧Vs2として、NチャンネルMOSFETのドレイン電圧、ソース電圧に応じた電圧を適宜選択すればよい。実施の形態にもとづき、具体的な用語を用いて本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められる。