部分的透過性かつ部分的反射性の層と、第1の厚さおよび第1の屈折率特性を有する第1の誘電体層と、第2の厚さおよび第2の屈折率特性を有する第2の誘電体層であって、前記第1の厚さを通る前記第1の誘電体層の光路長が、前記第2の厚さを通る前記第2の誘電体層の光路長とほぼ同じであり、前記第1の屈折率特性が、前記第2の屈折率特性より大きい、第2の誘電体層と、前記第1の誘電体層との間に前記第2の誘電体層が配置される、反射層と、前記部分的透過性かつ部分的反射性の層と前記反射層の間に画定された光共振空洞とを備えているディスプレイデバイス。前記第1の屈折率特性が2.1より大きい、請求項1に記載のデバイス。前記第1の誘電体層が0.5より小さな消衰係数特性を有している、請求項2に記載のデバイス。前記第1の誘電体層が、二酸化ジルコニウム、二酸化チタン、リン化ガリウム、シリコン、窒化ガリウム、リン化インジウムおよび酸化ハフニウムのうちの少なくとも1つを含む、請求項3に記載のデバイス。前記第2の屈折率特性が1.6より小さい、請求項1に記載のデバイス。前記第2の誘電体層が、フッ化マグネシウムおよび二酸化ケイ素のうちの少なくとも1つを含む、請求項5に記載のデバイス。前記第1の厚さが約20nmから約100nmの間である、請求項1に記載のデバイス。前記第2の厚さが約20nmから約100nmの間である、請求項1に記載のデバイス。前記第1の厚さを通る前記第1の誘電体層の前記光路長が、1/8λから3/8λの間である、請求項1に記載のデバイス。前記部分的透過性かつ部分的反射性の層と前記第1の誘電体層の間に画定されたエアギャップをさらに備えている、請求項1に記載のデバイス。ディスプレイと、前記ディスプレイと通信するように構成され、画像データを処理するように構成されたプロセッサと、前記プロセッサと通信するように構成されたメモリデバイスとをさらに備えている、請求項1に記載のデバイス。前記ディスプレイに少なくとも1つの信号を送るように構成されたドライバ回路と、前記ドライバ回路に前記画像データの少なくとも一部分を送るように構成されたコントローラとをさらに備えている、請求項11に記載のデバイス。前記ドライバ回路に前記画像データの少なくとも一部分を送るように構成されたコントローラをさらに備える、請求項12に記載のデバイス。前記プロセッサに前記画像データを送るように構成された画像ソースモジュールをさらに備えている、請求項11に記載のデバイス。前記画像ソースモジュールが、受信機、送信機、およびトランシーバのうちの少なくとも1つを含む、請求項14に記載のデバイス。入力データを受信し、前記入力データを前記プロセッサに通信するように構成された入力デバイスをさらに備えている、請求項11に記載のデバイス。光を部分的に反射し部分的に透過するための手段と、第1の厚さおよび第1の屈折率特性を有する第1の誘電体層と、第2の厚さおよび第2の屈折率特性を有する第2の誘電体層であって、前記第1の厚さを通る前記第1の誘電体層の光路長が、前記第2の厚さを通る前記第2の誘電体層の光路長とほぼ同じであり、前記第1の屈折率特性が、前記第2の屈折率特性より大きく、前記第1の誘電体層が、前記部分的に反射し部分的に透過する手段と前記第2の誘電体層の間に配置される、第2の誘電体層と、前記第1の誘電体層との間に前記第2の誘電体層が配置される、光を反射するための手段と、前記部分的に反射し部分的に透過する手段と前記反射する手段の間に画定された光共振空洞とを備えるディスプレイデバイス。前記第1の屈折率特性が2.1より大きい、請求項17に記載のデバイス。前記第2の屈折率特性が1.6より小さい、請求項17に記載のデバイス。前記第1の厚さを通る前記第1の誘電体層の前記光路長が、1/8λから3/8λの間である、請求項17に記載のデバイス。ディスプレイデバイスを製造する方法であって、基板を用意するステップと、前記基板の上に部分的反射性かつ部分的透過性の層を形成するステップと、前記部分的透過性かつ部分的反射性の層の上に犠牲層を形成するステップと、前記犠牲層の上に第1の誘電体層を形成するステップであって、前記第1の誘電体層が、第1の厚さおよび第1の屈折率特性を有する、ステップと、前記第1の誘電体層の上に第2の誘電体層を形成するステップであって、前記第2の誘電体層が、第2の厚さおよび第2の屈折率特性を有し、前記第1の厚さを通る前記第1の誘電体層の光路長が、前記第2の厚さを通る前記第2の誘電体層の光路長とほぼ同じであり、前記第1の屈折率特性が前記第2の屈折率特性より大きい、ステップと、前記第2の誘電体層の上に反射層を形成するステップと、前記犠牲層を除去するステップとを含む、方法。前記第1の屈折率特性が2.1より大きい、請求項21に記載の方法。前記第2の屈折率特性が1.6より小さい、請求項21に記載の方法。前記第1の厚さを通る前記第1の誘電体層の前記光路長が、1/8λから3/8λの間である、請求項21に記載の方法。部分的透過性かつ部分的反射性の層と、第1の屈折率特性を有する第1の誘電体層と、第2の屈折率特性を有し、前記第1の屈折率特性が前記第2の屈折率特性より大きい、第2の誘電体層と、前記第1の誘電体層との間に前記第2の誘電体層が配置される、反射層と、前記部分的透過性かつ部分的反射性の層と前記反射層の間に画定された光共振空洞とを備え、前記反射層、前記第1の誘電体層、および前記第2の誘電体層が、前記部分的透過性かつ部分的反射性の層に対して少なくとも第1の状態、第2の状態、および第3の状態の間を一緒に遷移するように構成され、前記第1の状態が、前記第3の状態よりも前記部分的透過性かつ部分的反射性の層に近く、前記第2の状態が、前記第1の状態と前記第3の状態の間に配置される、ディスプレイデバイス。前記反射層が前記第1の状態であるときに、第1の色を反射するように構成され、前記反射層が前記第2の状態であるときに、第2の色を反射するように構成され、前記反射層が前記第3の状態であるときに、第3の色を反射するように構成され、前記第1の色が前記第2の色と異なり、前記第2の色が前記第3の色と異なる、請求項25に記載のデバイス。前記第1の色が黒色である、請求項26に記載のデバイス。前記第3の色が白色でない、請求項27に記載のデバイス。前記第1の屈折率特性が2.1より大きい、請求項25に記載のデバイス。前記第1の誘電体層が0.5より小さな消衰係数特性を有する、請求項29に記載のデバイス。前記第1の誘電体層が、二酸化ジルコニウム、二酸化チタン、リン化ガリウム、シリコン、窒化ガリウム、リン化インジウムおよび酸化ハフニウムのうちの少なくとも1つを含む、請求項30に記載のデバイス。前記第2の誘電体層が、フッ化マグネシウムおよび二酸化ケイ素のうちの少なくとも1つを含む、請求項25に記載のデバイス。光を部分的に反射し部分的に透過するための手段と、第1の屈折率特性を有する第1の誘電体層と、第2の屈折率特性を有し、前記第1の屈折率特性が前記第2の屈折率特性より大きい、第2の誘電体層と、前記第1の誘電体層との間に前記第2の誘電体層が配置される、光を反射するための手段と、前記部分的に反射し部分的に透過する手段と前記反射する手段の間に画定された光共振空洞とを備え、前記反射する手段、前記第1の誘電体層、および前記第2の誘電体層が、前記部分的に反射し部分的に透過する手段に対して第1の状態、第2の状態、および第3の状態の間を一緒に遷移するように構成され、前記第1の状態が、前記第3の状態よりも前記部分的に反射し部分的に透過する手段に近く、前記第2の状態が、前記第1の状態と前記第3の状態の間に配置される、ディスプレイデバイス。前記第1の屈折率特性が2.1より大きい、請求項33に記載のデバイス。前記第2の屈折率特性が1.6より小さい、請求項33に記載のデバイス。ディスプレイデバイスを製造する方法であって、基板を用意するステップと、前記基板の上に部分的反射性かつ部分的透過性の層を形成するステップと、前記部分的透過性かつ部分的反射性の層の上に酸化抑制層を形成するステップと、前記酸化抑制層の上に犠牲層を形成するステップと、前記犠牲層の上に第1の誘電体層を形成するステップであって、前記第1の誘電体層が2.1より大きい屈折率特性を有する、ステップと、前記第1の誘電体層の上に第2の誘電体層を形成するステップであって、前記第2の誘電体層が1.6より小さい屈折率特性を有する、ステップと、前記第2の誘電体層の上に反射層を形成するステップと、前記犠牲層を除去するステップとを含む、方法。前記第1の誘電体層が0.5より小さな消衰係数特性を有する、請求項36に記載の方法。前記第2の誘電体層が、フッ化マグネシウムおよび二酸化ケイ素のうちの少なくとも1つを含む、請求項36に記載の方法。本開示のシステム、方法、およびデバイスはそれぞれ、いくつかの革新的な態様を有し、そのいずれも、本明細書で開示される望ましい属性に単独で寄与するものではない。本開示で説明する主題の革新的な一態様は、部分的透過性かつ部分的反射性の層と、第1の厚さおよび第1の屈折率特性を有する第1の誘電体層と、第2の厚さおよび第2の屈折率特性を有する第2の誘電体層と、反射層と、光共振空洞とを含むディスプレイデバイスにおいて実装されうる。第1の厚さを通る第1の誘電体層の光路長は、第2の厚さを通る第2の誘電体層の光路長とほぼ同じであり、第1の屈折率特性は、第2の屈折率特性より大きい。第2の誘電体層は、反射層と第1の誘電体層の間に配置され、光共振空洞は、部分的透過性かつ部分的反射性の層と反射層の間に画定される。一態様では、第1の屈折率特性は21より大きくすることができ、かつまたは第2の屈折率特性は16より小さくすることができる。別の態様では、第1の誘電体層は、05より小さな消衰係数特性を有することができる。一態様では、デバイスは、部分的透過性かつ部分的反射性の層と第1の誘電体層の間に画定されたエアギャップも含むことができる。本開示で説明する主題の革新的な別の態様は、光を部分的に反射し部分的に透過するための手段と、第1の厚さおよび第1の屈折率特性を有する第1の誘電体手段と、第2の厚さおよび第2の屈折率特性を有する第2の誘電体手段と、光を反射するための手段と、光共振手段とを含むディスプレイデバイスにおいて実装されうる。第1の厚さを通る第1の誘電体手段の光路長は、第2の厚さを通る第2の誘電体手段の光路長とほぼ同じである。第1の屈折率特性は、第2の屈折率特性より大きく、第1の誘電体手段は、部分的反射性かつ部分的透過性の手段と第2の誘電体手段の間に配置される。第2の誘電体手段は、反射手段と第1の誘電体手段の間に配置され、光共振手段は、部分的透過性かつ部分的反射性の手段と第1の反射手段の間に画定される。一態様では、第1の屈折率特性は21より大きくすることができ、かつまたは第2の屈折率特性は16より小さくすることができる。本開示で説明する主題の革新的な一態様は、ディスプレイデバイスを製造する方法で実施されうる。この方法は、基板を用意するステップと、この基板の上に部分的反射性かつ部分的透過性の層を形成するステップと、この部分的透過性かつ部分的反射性の層の上に犠牲層を形成するステップと、この犠牲層の上に第1の誘電体層を形成するステップであって、この第1の誘電体層は第1の厚さおよび第1の屈折率特性を有する、ステップと、この第1の誘電体層の上に第2の誘電体層を形成するステップであって、この第2の誘電体層は第2の厚さおよび第2の屈折率特性を有する、ステップと、この第2の誘電体層の上に反射層を形成するステップと、犠牲層を除去するステップとを含む。第1の厚さを通る第1の誘電体層の光路長は、第2の厚さを通る第2の誘電体層の光路長とほぼ同じであり、第1の屈折率特性は、第2の屈折率特性より大きい。一態様では、第1の屈折率特性は21より大きくすることができ、かつまたは第2の屈折率特性は16より小さくすることができる。本開示で説明する主題の革新的な別の態様は、部分的透過性かつ部分的反射性の層と、第1の屈折率特性を有する第1の誘電体層と、第2の屈折率特性を有する第2の誘電体層と、反射層と、光共振空洞とを含むディスプレイデバイスにおいて実装されうる。この第1の屈折率特性は、第2の屈折率特性より大きく、第2の誘電体層は、反射層と第1の誘電体層の間に配置され、光共振空洞は、部分的透過性かつ部分的反射性の層と反射層の間に画定される。反射層、第1の誘電体層、および第2の誘電体層は、部分的透過性かつ部分的反射性の層に対して少なくとも第1の状態、第2の状態、および第3の状態の間を一緒に遷移するように構成され、第1の状態は、第3の状態よりも部分的透過性かつ部分的反射性の層に近く、第2の状態は、第1の状態と第3の状態の間に配置される。一態様では、デバイスは、反射層が第1の状態であるときは第1の色を、反射層が第2の状態であるときは第2の色を、反射層が第3の状態であるときは第3の色を反射するように構成されうる。別の態様では、第1の色は第2の色と異なることができ、第2の色は第3の色と異なることができる。さらに、本開示で説明する主題の革新的な一態様は、光を部分的に反射し部分的に透過するための手段と、第1の屈折率特性を有する第1の誘電体手段と、第2の屈折率特性を有する第2の誘電体手段と、光を反射するための手段と、部分的透過性かつ部分的反射性の手段と反射手段の間に画定された光共振手段とを含むディスプレイデバイスにおいて実装されうる。第1の屈折率特性は、第2の屈折率特性より大きく、第2の誘電体手段は、反射手段と第1の誘電体手段の間に配置される。反射手段、第1の誘電体手段、および第2の誘電体手段は、部分的透過性かつ部分的反射性の手段に対して第1の状態、第2の状態、および第3の状態の間を一緒に遷移するように構成され、第1の状態は、第3の状態よりも部分的透過性かつ部分的反射性の手段に近く、第2の状態は、第1の状態と第3の状態の間に配置される。一態様では、第1の屈折率特性は21より大きくすることができ、かつまたは第2の屈折率特性は16より小さくすることができる。本開示で説明する主題の革新的な別の態様は、ディスプレイデバイスを製造する方法で実施されうる。この方法は、基板を用意するステップと、この基板の上に部分的反射性かつ部分的透過性の層を形成するステップと、この部分的透過性かつ部分的反射性の層の上に酸化抑制層を形成するステップと、この酸化抑制層の上に犠牲層を形成するステップと、この犠牲層の上に第1の誘電体層を形成するステップであって、この第1の誘電体層は21より大きい屈折率特性を有する、ステップと、この第1の誘電体層の上に第2の誘電体層を形成するステップであって、この第2の誘電体層は16より小さい屈折率特性を有する、ステップと、この第2の誘電体層の上に反射層を形成するステップと、犠牲層を除去するステップとを含む。一態様では、第1の誘電体層は、05より小さな消衰係数特性を有することができる。本明細書に記載されている主題の1つまたは複数の実装形態の詳細を、添付の図面および以下の説明で説明する。その他の特徴、態様、および利点は、説明、図面、および特許請求の範囲から明らかとなるであろう。以下の図の相対的寸法が縮尺通りに描かれていない場合があることに留意されたい。種々の図面における同じ参照符号および名称は、同じ要素を示す。以下の詳細な説明は、革新的な態様を説明することを目的として、ある特定の実装形態を対象とする。しかし、本明細書における教示は、多数の異なる方法で適用されうる。説明する実装形態は、動いていようと静止していようと、および文字であろうと図であろうと絵であろうと、画像を表示するように構成されたいかなるデバイスでも実施されうる。より具体的には、実装形態は、携帯電話、マルチメディアインターネットに対応したセルラー電話、携帯型テレビ受像機、無線デバイス、スマートフォン、ブルートゥースデバイス、携帯情報端末、無線電子メール受信機、ハンドヘルドコンピュータまたはポータブルコンピュータ、ネットブック、ノート型コンピュータ、スマートブック、タブレット、プリンタ、コピー機、スキャナ、ファクシミリデバイス、GPS受信機ナビゲータ、カメラ、MP3プレーヤ、カムコーダ、ゲーム機、腕時計、時計、計算機、テレビモニタ、フラットパネルディスプレイ、電子書籍端末、コンピュータ用モニタ、自動車のディスプレイ、コックピット制御装置およびまたはディスプレイ、カメラ視野のディスプレイ、電子写真、電子広告板または電光サイン、プロジェクタ、建築構造物、電子レンジ、冷蔵庫、ステレオシステム、カセットレコーダまたはカセットプレーヤ、DVDプレーヤ、CDプレーヤ、VCR、ラジオ、ポータブルメモリチップ、洗濯機、乾燥機、洗濯機乾燥機、パーキングメータ、包装、芸術的構造、および電気機械システムデバイスなどであるがこれらに限定されないさまざまな電子デバイスにおいて実施されうるか、または関連付けられうることが企図されている。本明細書における教示は、電子スイッチングデバイス、無線周波数フィルタ、センサ、加速度計、ジャイロスコープ、動き検知デバイス、磁力計、民生用電子機器の慣性構成要素、民生用電子機器製品の部品、バラクタ、液晶デバイス、電気泳動デバイス、駆動スキーム、製造プロセス、および電子検査機器などであるがこれらに限定されない、ディスプレイ以外の用途でも使用されうる。したがって、当業者には容易に明らかであるように、本教示は、図のみに示されている実装形態に限定されるのではなく、代わりに広い適用可能性を有することを意図する。干渉変調器は、可動膜が少なくとも2つの位置の間を移動できるように構成可能である。可動膜の位置によって、光が変調器から反射されるかが決定されうる。典型的には、可動膜が非可動電極の近くに配置されるとき、光は反射されないが、可動膜が非可動電極から遠くに配置されるとき、光は反射される。本明細書において説明するいくつかの干渉変調器実装形態は、可動膜と非可動電極の間に配置された誘電体スタックを含む。誘電体スタック内の層の屈折率および厚さを制御することによって、光反射の状態は逆にされ得、その結果、可動膜が非可動電極の近くに配置されるとき、光が反射される。いくつかの実装形態では、誘電体スタックは、少なくとも、第1の誘電体層が非可動電極と第2の誘電体層の間にあるように配置された、第1の誘電体層と第2の誘電体層とを含む。この第1の誘電体層は第1の屈折率特性を有することができ、第2の誘電体層は第2の屈折率特性を有することができる。この第1の屈折率特性は、第2の屈折率特性より大きくすることができる。たとえば、第1の屈折率特性は21より大きくすることができ、第2の屈折率特性は16より小さくすることができる。さらに、第1の誘電体層は第1の厚さを有することができ、第2の誘電体層は第2の厚さを有することができる。第1の厚さを通る第1の誘電体層の光路長は、第2の厚さを通る第2の誘電体層の光路長とほぼ同じとすることができる。本開示において説明する主題の特定の実装形態は、以下の潜在的な利点のうちの1つまたは複数を実現するために実施されうる。本明細書において説明するいくつかの実装形態は、可動膜と非可動電極の間に配置された誘電体スタックを有する干渉変調器を提供する。誘電体スタック内の層の屈折率および厚さを制御することによって、状態は逆にされ得、その結果、可動膜が非可動電極の近くに配置されるとき、光が反射される。以下で説明するように、この構成では、反射光の輝度を増加させ、暗状態中の周辺光の反射率を低下させ、色スペクトルを飽和させ、複数の状態をもつ干渉変調器を製造するうえでの複雑さを軽減することができる。説明する実装形態を適用可能な適切なMEMSデバイスの一例は、反射型ディスプレイデバイスである。反射型ディスプレイデバイスは、光学的干渉の原理を使用して干渉変調器に入射する光を選択的に吸収かつまたは反射するようにIMODを組み込むことができる。IMODは、吸収体と、この吸収体に対して可動な反射体と、吸収体と反射体の間に画定された光共振空洞とを含むことができる。反射体は、2つ以上の異なる位置に移動でき、これによって光共振空洞の大きさを変更でき、それにより干渉変調器の反射率に影響を及ぼす。IMODの反射スペクトルは、可視波長全体をシフトしてさまざまな色を生成可能なかなり幅広いスペクトルバンドをもたらすことができる。スペクトルバンドの位置は、光共振空洞の厚さを変更することによって、すなわち反射体の位置を変更することによって調節されうる。図1は、干渉変調器ディスプレイデバイスの一連の画素のうちの2つの隣接する画素を示す等角図の一例を示す。IMODディスプレイデバイスは、1つまたは複数の干渉MEMSディスプレイ素子を含む。これらのデバイスでは、MEMSディスプレイ素子の画素は、明状態または暗状態のどちらかとなりうる。明、開、またはオン状態では、ディスプレイ素子は、入射可視光の大部分をたとえばユーザに反射する。逆に、暗状態では、ディスプレイ素子は、入射可視光をほとんど反射しない。いくつかの実装形態では、オン状態およびオフ状態の光反射率特性は、逆にされうる。MEMS画素は、主に特定の波長で反射するように構成可能であり、黒色および白色に加えてカラー表示を可能にする。IMODディスプレイデバイスは、IMODの行列配列を含むことができる。各IMODは、エアギャップを形成するように互いから可変かつ制御可能な距離に配置された1対の反射層すなわち可動反射層と固定部分反射層とを含むことができる。可動反射層は、少なくとも2つの位置の間で移動されうる。第1の位置すなわち弛緩位置では、可動反射層は、固定部分反射層から比較的大きな距離に配置されうる。第2の位置すなわち作動位置では、可動反射層は、部分反射層により近く配置されうる。2つの層から反射する入射光は、可動反射層の位置に応じて強め合うようにまたは弱め合うように干渉し、各画素について全体反射状態または非反射状態を作り出すことができる。いくつかの実装形態では、IMODは、作動されていないときにスペクトル内の光を反射する反射状態になってもよいし、作動されていないときに、可視範囲外の光を反射する暗状態になってもよい。しかし、他のいくつかの実装形態では、IMODは、作動されていないときは暗状態になり、作動されているときは反射状態になることができる。いくつかの実装形態では、印加電圧の導入により、画素を駆動して状態を変更させることができる。他のいくつかの実装形態では、電荷の印加により、画素を駆動して状態を変更させることができる。図1の画素アレイの図示された部分は、2つの隣接する干渉変調器12を含む。左側のIMOD12では、可動反射層14は、光学スタック16から所定の距離にある弛緩位置で示されており、光学スタック16は部分反射層を含む。左側のIMOD12の両端に印加される電圧V0は、可動反射層14の作動を引き起こすのに不十分である。右側のIMOD12では、可動反射層14は、光学スタック16に近いまたは隣接する作動位置で示されている。右側のIMOD12にされる印加電圧Vbiasは、可動反射層14を作動位置に維持するのに十分である。図1では、画素12の反射特性は、画素12に入射する光を示す矢印13および左側の画素12から反射する光15により概括的に示されている。詳細に示されてはいないが、画素12に入射する光13のほとんどは透明基板20を通って光学スタック16の方へ透過することが当業者には理解されよう。光学スタック16に入射する光の一部分は、光学スタック16の部分反射層を透過し、一部分は反射して透明基板20を通る。光学スタック16を透過する光13の一部分は、可動反射層14で反射して、透明基板20の方へ進む。光学スタック16の部分反射層から反射した光と可動反射層14から反射した光の間のまたは弱め合う干渉により、画素12から反射する光15の波長が決まる。光学スタック16は、単一の層または複数の層を含むことができる。この層は、電極層、部分的反射性かつ部分的透過性の層、および透明誘電体層のうちの1つまたは複数を含むことができる。いくつかの実装形態では、光学スタック16は、導電性であると共に、部分的透過性かつ部分的反射性であり、たとえば上記の層のうちの1つまたは複数を透明基板20上に堆積させることによって製作されうる。電極層は、種々の金属たとえば酸化インジウムスズなどのさまざまな材料から形成可能である。部分反射層は、種々の金属たとえばクロム、半導体、および誘電体などの部分的に反射性であるさまざまな材料から形成可能である。部分反射層は、材料の1つまたは複数の層から形成可能であり、層のそれぞれは、単一の材料または材料の組み合わせから形成可能である。いくつかの実装形態では、光学スタック16は、光吸収体と導体の両方の役割を果たす半透明の単一厚の金属または半導体を含むことができるが、より導電性の高い異なる層または部分がIMOD画素間で信号をバスで送る役割を果たすことができる。光学スタック16は、1つまたは複数の導電層または導電吸収層を覆う1つまたは複数の絶縁層または誘電体層を含むこともできる。いくつかの実装形態では、光学スタック16の層は、平行ストリップにパターニング可能であり、以下でさらに説明するようにディスプレイデバイス内に行電極を形成することができる。当業者には理解されるように、パターニングされるという用語は、本明細書では、マスキングプロセスならびにエッチングプロセスを指すために使用される。いくつかの実装形態では、アルミニウムなどの導電性および反射性の高い材料は、可動反射層14に使用されてもよく、これらのストリップは、ディスプレイデバイス内に列電極を形成することができる。可動反射層14は、支柱18およびそれら複数の支柱18の間に堆積された介在犠牲材料に堆積された列を形成するために、堆積された1つの金属層または複数の層の一連の平行ストリップとして形成されうる。犠牲材料がエッチングされて除去されると、画定されたギャップ19すなわち光学空洞は、可動反射層14と光学スタック16の間に形成されうる。いくつかの実装形態では、支柱18間の間隔は1~1000um程度であってよく、ギャップ19は、10000オングストローム未満程度であってもよい。いくつかの実装形態では、IMODの各画素は、作動状態であろうと弛緩状態であろうと、本質的には、固定反射層および動く反射層によって形成されるコンデンサである。電圧が印加されないとき、図1の左側の画素12によって示されるように、可動反射層14は、機械的弛緩状態のままであり、可動反射層14と光学スタック16の間にはギャップ19がある。しかし、電位差たとえば電圧が、選択された行および列のうちの少なくとも1つに印加されるとき、対応する画素において行電極と列電極の交差点に形成されたコンデンサが帯電し、静電力が電極を引き合わせる。印加電圧がしきい値を超える場合、可動反射層14は、変形して光学スタック16の近くに移動するかまたは光学スタック16と逆の方向に移動することができる。図1の右側の作動画素12によって示されるように、光学スタック16内の誘電体層は、短絡を防止し、層14と16の間の分離距離を制御することができる。この挙動は、印加される電位差の極性にかかわらず同じである。アレイ内の一連の画素は、いくつかの例では行または列と呼ばれることがあるが、一方向を行と呼び、別の方向を列と呼ぶことは任意であることが、当業者には容易に理解されよう。言い換えると、いくつかの向きでは、行は列とみなされ、列は行とみなされうる。そのうえ、ディスプレイ素子は、直交する行と列に均等に構成されても、またはたとえば互いに対してある特定の位置のオフセットを有する非線形構成に構成されてもよい。配列およびモザイクという用語は、どちらも構成を指すことができる。したがって、ディスプレイは配列またはモザイクを含むと言及されるが、素子自体は、どのような場合でも、互いに直交するように構成されたり均一な分布に配置されたりする必要はないが、非対称の形状および不均一に分布された素子を有する構成を含むことができる。図2は3×3干渉変調器ディスプレイを組み込んだ電子デバイスを示すシステムブロック図の一例を示す。電子デバイスは、1つまたは複数のソフトウェアモジュールを実行するように構成されうるプロセッサ21を含む。オペレーティングシステムを実行することに加えて、プロセッサ21は、ウェブブラウザ、電話アプリケーション、電子メールプログラム、または他の任意のソフトウェアアプリケーションを含む1つまたは複数のソフトウェアアプリケーションを実行するように構成されうる。プロセッサ21は、配列ドライバ22と通信するように構成されうる。配列ドライバ22は、たとえばディスプレイ配列またはパネル30に信号を提供する行ドライバ回路24および列ドライバ回路26を含むことができる。図1に示されるIMODディスプレイデバイスの断面は、図2では線11によって示される。図2は、わかりやすくするためにIMODの3×3配列を示しているが、ディスプレイ配列30は、非常に多数のIMODを含むことができ、列と異なる数のIMODを行に有してもよいし、行と異なる数のIMODを列に有してもよい。図3は、図1の干渉変調器のための可動反射層位置対印加電圧を示すグラフの一例を示す。MEMS干渉変調器の場合、行列書き込み手順は、図3に示されるこれらのデバイスのヒステリシス特性を利用することができる。干渉変調器は、可動反射層すなわち鏡を弛緩状態から作動状態に変化させるために、たとえば約10ボルトの電位差を必要とすることがある。電圧がその値から減少するとき、電圧がたとえば10ボルト未満に降下すると、可動反射層はその状態を維持するが、可動反射層は、電圧が2ボルト未満に降下するまで完全には弛緩しない。したがって、図3に示すような約3~7ボルトの電圧の範囲が存在し、その範囲には、デバイスが弛緩状態または作動状態のどちらかで安定している印加電圧のウィンドウがある。これは、本明細書においてヒステリシスウィンドウまたは安定性ウィンドウと呼ばれる。図3のヒステリシス特性を有するディスプレイ配列30では、行列書き込み手順は、一度に1つまたは複数の行にアドレス指定するように設計可能であり、したがって、所与の行のアドレス指定中に、作動されるべきアドレス指定される行が約10ボルトの電圧差にさらされ、弛緩されるべき画素がゼロボルトに近い電圧差にさらされる。アドレス指定の後、画素は定常状態または約5ボルトのバイアス電圧差にさらされ、したがって、画素は前のストローブ状態のままである。この例では、アドレス指定された後、各画素には、約3~7ボルトの安定性ウィンドウの範囲内の電位差が生じる。このヒステリシス特性特徴により、たとえば図1に示される画素設計は、同じ印加電圧条件下で、作動状態または弛緩状態のどちらかの先在する状態で安定を保つことができる。各IMOD画素は、作動状態であろうと弛緩状態であろうと、本質的に、固定反射層および動く反射層によって形成されたコンデンサであるので、この安定状態は、電力を大幅に消費したり損失したりすることなく、ヒステリシスウィンドウの範囲内の定常電圧で保持されうる。さらに、印加電位が実質的に固定されたままである場合、IMOD画素に流れる電流は本質的にほとんどまたは全くない。いくつかの実装形態では、画像のフレームは、所与の行内の画素の状態の所望の変化に従って、セグメント電圧の形をしたデータ信号を列電極の組に沿って印加することによって生成されうる。次に、配列の各行がアドレス指定可能であり、したがって、そのフレームは一度に1行書き込まれる。所望のデータを第1の行内の画素に書き込むため、第1の行内の画素の所望の状態に対応するセグメント電圧が列電極に印加可能であり、特定のコモン電圧または信号の形をした第1の行パルスが第1の行電極に印加可能である。次に、セグメント電圧の組は、第2の行内の画素の状態の所望の変化に対応するように変更可能であり、第2のコモン電圧が第2の行電極に印加可能である。いくつかの実装形態では、第1の行内の画素は、列電極に沿って印加されたセグメント電圧の変化による影響を受けず、第1のコモン電圧行パルス中に設定された状態のままである。このプロセスは、画像フレームを生成するために一連の行あるいは列の全体について連続的に繰り返し可能である。フレームは、このプロセスを毎秒ある所望数のフレームで連続的に繰り返すことによって、新しい画像データでリフレッシュおよびまたは更新されうる。各画素の両端に印加されるセグメント信号およびコモン信号の組み合わせによって、各画素の得られる状態が決まる。図4は、種々の一般的な電圧およびセグメント電圧が印加されたときの干渉変調器の種々の状態を示す表の一例を示す。当業者には容易に理解されるように、セグメント電圧は、列電極または行電極のどちらかに印加可能であり、コモン電圧は、列電極または行電極の他方に印加可能である。図4に示されるように、解放電圧VCRELがコモンラインに沿って印加されるとき、コモンラインに沿ったすべての干渉変調器素子は、セグメントラインに沿って印加される電圧すなわち高いセグメント電圧VSHおよび低いセグメント電圧VSLに関係なく、弛緩状態に置かれ、弛緩状態は、あるいは解放状態または非作動状態と呼ばれる。具体的には、解放電圧VCRELがコモンラインに沿って印加されるとき、変調器の両端の電位は、その画素に関して対応するセグメントラインに沿って高いセグメント電圧VSHが印加されるときと低いセグメント電圧VSLが印加されるときの両方で、弛緩ウィンドウの範囲内にある。高い保持電圧VCHOLDHまたは低い保持電圧VCHOLDLなどの保持電圧がコモンラインに印加されるとき、干渉変調器の状態は一定のままである。たとえば、弛緩されたIMODは弛緩位置のままであり、作動IMODは作動位置のままである。保持電圧は、対応するセグメントラインに沿って高いセグメント電圧VSHが印加されるときと低いセグメント電圧VSLが印加されるときの両方で画素電圧が安定性ウィンドウの範囲内にあるままであるように選択されうる。したがって、セグメント電圧の振幅すなわち高いセグメント電圧VSHと低いセグメント電圧VSLの差は、正の安定性ウィンドウまたは負の安定性ウィンドウのどちらかの幅より小さい。高いアドレッシング電圧VCADDHまたは低いアドレッシング電圧VCADDLなどのアドレッシング電圧すなわち作動電圧がコモンラインに印加されるとき、データは、それぞれのセグメントラインに沿ってセグメント電圧を印加することにより、そのコモンラインに沿って変調器に選択的に書き込まれうる。セグメント電圧は、印加されるセグメント電圧に作動が依存するように選択されうる。アドレッシング電圧がコモンラインに沿って印加されるとき、一方のセグメント電圧を印加すると、画素電圧は安定性ウィンドウの範囲内にあり、画素は非作動のままである。対照的に、他方のセグメント電圧を印加すると、画素電圧は安定性ウィンドウを超え、画素が作動する。作動を引き起こす特定のセグメント電圧は、どのアドレッシング電圧が使用されるかに応じて変化することができる。いくつかの実装形態では、高いアドレッシング電圧VCADDHがコモンラインに沿って印加されるとき、高いセグメント電圧VSHの印加により、変調器をその現在の位置のままにさせることができ、低いセグメント電圧VSLの印加により、変調器の作動を引き起こすことができる。当然の結果として、低いアドレッシング電圧VCADDLが印加されるとき、セグメント電圧の影響は反対とすることが可能であり、高いセグメント電圧VSHは変調器の作動を引き起こし、低いセグメント電圧VSLは、変調器の状態への影響をもたらさない。いくつかの実装形態では、変調器の両端に同じ極性電位差を常に生成する保持電圧、アドレス電圧、およびセグメント電圧が使用可能である。いくつかの他の実装形態では、変調器の電位差の極性を交番する信号が使用されうる。変調器両端の極性の交番は、単一極性の書き込み動作を繰り返した後に発生する可能性のある電荷蓄積を減少または阻止することができる。図5Aは、図2の3×3干渉変調器ディスプレイにおけるディスプレイデータのフレームを示す図の一例を示す。図5Bは、図5Aに示されるディスプレイデータのフレームを記述するために使用されうるコモン信号およびセグメント信号のためのタイミング図の一例を示す。信号が、たとえば図2の3×3配列に印加可能であり、それにより、図5Bに示されるライン時間60eのディスプレイ構成が最終的に得られる。図5Aの作動された変調器は暗状態にあり、すなわち、反射された光のかなりの部分は、たとえばビューアに暗色の外観を与えるように可視スペクトルの範囲外にある。図5Aに示されているフレームを書き込む前、画素はどのような状態であってもよいが、図5Bのタイミング図に示される書き込み手順は、各変調器が解放されており、第1のライン時間60aの前に非作動状態にあることを仮定している。第1のライン時間60a中解放電圧70がコモンライン1に印加され、コモンライン2に印加される電圧は、高い保持電圧72で始まり、解放電圧70に移行し、低い保持電圧76がコモンライン3に沿って印加される。したがって、コモンライン1に沿った変調器、、およびは、第1のライン時間60aの持続時間の間は弛緩状態すなわち非作動状態のままであり、コモンライン2に沿った変調器、、およびは弛緩状態に移行し、コモンライン3に沿った変調器、、およびは前の状態のままである。図4を参照すると、セグメントライン1、2、および3に沿って印加されるセグメント電圧は干渉変調器の状態に影響を及ぼさない。というのは、コモンライン1、2、または3のいずれも、ライン時間60a中に作動を引き起こす電圧レベルにさらされないからである。第2のライン時間60b中、コモンライン1にかかる電圧は高い保持電圧72に移行し、コモンライン1に沿ったすべての変調器は、印加されるセグメント電圧に関係なく弛緩状態のままである。その理由は、アドレッシング電圧すなわち作動電圧がコモンライン1に印加されたからである。コモンライン2に沿った変調器は、解放電圧70の印加により弛緩状態のままであり、コモンライン3に沿った変調器、、およびは、コモンライン3に沿った電圧が解放電圧70に移行すると弛緩する。第3のライン時間60c中、コモンライン1は、コモンライン1に高いアドレス電圧74を印加することによってアドレス指定される。このアドレス電圧の印加中に低いセグメント電圧64がセグメントライン1および2に沿って印加されるので、変調器およびの両端の画素電圧は、変調器の正の安定性ウィンドウの最高値より高く、変調器およびが作動される。逆に、高いセグメント電圧62がセグメントライン3に沿って印加されるので、変調器の両端の画素電圧は変調器およびの画素電圧より低く、変調器の正の安定性ウィンドウの範囲内にあるままであり、したがって、変調器は、弛緩のままである。また、ライン時間60c中に、コモンライン2に沿った電圧は低い保持電圧76に低下し、コモンライン3に沿った電圧は解放電圧70に留まり、コモンライン2および3に沿った変調器を弛緩位置のままにしておく。第4のライン時間60d中に、コモンライン1にかかる電圧は高い保持電圧72に復帰し、コモンライン1に沿った変調器を、それぞれのアドレス指定された状態のままにしておく。コモンライン2にかかる電圧は、低いアドレス電圧78に低下する。高いセグメント電圧62がセグメントライン2に沿って印加されるので、変調器の両端の画素電圧は変調器の負の安定性ウィンドウの下端より低く、変調器を作動させる。逆に、低いセグメント電圧64がセグメントライン1および3に沿って印加されるので、変調器およびは弛緩位置のままである。コモンライン3にかかる電圧は高い保持電圧72に上昇し、コモンライン3に沿った変調器を弛緩状態のままにしておく。最後に、第5のライン時間60e中に、コモンライン1にかかる電圧は高い保持電圧72に留まり、コモンライン2にかかる電圧は低い保持電圧76に留まり、コモンライン1および2に沿った変調器をそれぞれのアドレス指定された状態のままにしておく。コモンライン3にかかる電圧は、高いアドレス電圧74に上昇し、コモンライン3に沿った変調器をアドレス指定する。低いセグメント電圧64がセグメントライン2および3に印加されるとき、変調器およびは作動するが、高いセグメント電圧62がセグメントライン1に沿って印加されることによって、変調器を弛緩位置のままにさせる。したがって、第5のライン時間60eの終了時に、3×3画素アレイは、図5Aに示される状態にあり、他のコモンラインに沿った変調器がアドレス指定されているときに発生しうるセグメント電圧の変動に関係なく、保持電圧がコモンラインに沿って印加されるかぎり、その状態のままである。図5Bのタイミング図では、所与の書き込み手順は、高い保持電圧およびアドレス電圧または低い保持電圧およびアドレス電圧の使用を含むことができる。所与のコモンラインに対して書き込み手順が完了すると、画素電圧は、所与の安定性ウィンドウの範囲内のままであり、そのコモンラインに解放電圧が印加されるまで弛緩ウィンドウを通過しない。そのうえ、変調器をアドレス指定する前に書き込み手順の一部として各変調器が解放されるので、解放時間ではなく変調器の作動時間によって、必要なライン時間が決定されうる。具体的には、変調器の解放時間が作動時間より長い実装形態では、解放電圧は、図5Bに示されるように、単一のライン時間より長い間印加されうる。いくつかの他の実装形態では、コモンラインまたはセグメントラインに沿って印加される電圧は、異なる色の変調器などの異なる変調器の作動電圧および解放電圧の変動を考慮するように変化することができる。上述した原理に従って動作する干渉変調器の構造の詳細は、広範に変化することができる。たとえば、図6A~図6Eは、可動反射層14およびその支持構造を含む干渉変調器のさまざまな実装形態の断面図の例を示す。図6Aは、金属材料のストリップすなわち可動反射層14が基板20と直交して延びる支持体18に堆積される図1の干渉変調器ディスプレイの部分断面図の一例を示す。図6Bでは、各IMODの可動反射層14は、略正方形または略長方形の形状をしており、連結部32において、隅部またはその近くで支持体に取り付けられる。図6Cでは、可動反射層14は、略正方形または略長方形の形状をしており、変形可能層34から吊設され、変形可能層34は、可撓性金属を含むことができる。変形可能層34は、可動反射層14の周辺を囲んで基板20に直接的または間接的に接続することができる。これらの接続は、本明細書において支持支柱と呼ばれる。図6Cに示される実装形態は、可動反射層14の光学的機能の、変形可能層34によって実行されるその機械的機能からの分離に由来する追加の利点を有する。この分離により、反射層14に使用される構造設計および材料ならびに変形可能層34に使用される構造設計および材料は、互いに独立して最適化可能である。図6Dは、可動反射層14が反射副層14aを含むIMODの別の例を示す。可動反射層14は、支持支柱18などの支持構造に載っている。支持支柱18は、たとえば可動反射層14が弛緩位置にあるときにギャップ19が可動反射層14と光学スタック16の間に形成されるように、下方の静止電極からの可動反射層14の分離を可能にする。可動反射層14は、電極として作用するように構成されうる導電層14cと、支持層14bとを含むこともできる。この例では、導電層14cは、基板20から遠位にある支持層14bの片側に配置され、反射副層14aは、基板20の近位にある支持層14bの他方の側に配置される。いくつかの実装形態では、反射副層14aは、導電性とすることができ、支持層14bと光学スタック16の間に配置可能である。支持層14bは、誘電材料たとえば酸窒化シリコンまたは二酸化ケイ素の1つまたは複数の層を含むことができる。いくつかの実装形態では、支持層14bは、たとえばSiO2SiONSiO2の3層スタックなどの層のスタックとすることができる。反射副層14aおよび導電層14cのどちらかまたは両方は、たとえば、約05銅を有するアルミニウム合金または別の反射性金属材料を含むことができる。誘電体支持層14bの上下に導電層14a、14cを用いることにより、応力のバランスをとり、導電性の向上をもたらすことができる。いくつかの実装形態では、反射副層14aおよび導電層14cは、特定の応力プロファイルを可動反射層14内で達成するなどのさまざまな設計目的のために、異なる材料から形成されてよい。図6Dに示されるように、いくつかの実装形態は、黒色マスク構造23も含むことができる。この黒色マスク構造23は、周辺光または迷光を吸収するために、光学的に不活性な領域に形成されうる。黒色マスク構造23はまた、光がディスプレイの不活性な部分から反射されるかまたはディスプレイの不活性な部分を透過するのを阻止することによってディスプレイデバイスの光学的特性を向上させ、それによりコントラスト比を増加させることができる。さらに、黒色マスク構造23は、導電性とすることができ、電気ブッシング層として機能するように構成可能である。いくつかの実装形態では、行電極は、接続された行電極の抵抗を減少させるために黒色マスク構造23に接続されうる。黒色マスク構造23は、堆積技法およびパターニング技法を含むさまざまな方法を使用して形成されうる。黒色マスク構造23は、1つまたは複数の層を含むことができる。たとえば、いくつかの実装形態では、黒色マスク構造23は、光吸収体の役割を果たすモリブデンクロム層と、層と、反射体およびブッシング層の役割を果たすアルミニウム合金とを含み、それぞれ約30~80Å、500~1000Å、および500~6000Åの範囲の厚さを有する。1つまたは複数の層は、たとえばMoCr層およびSiO2層のための四フッ化炭素およびまたは酸素ならびにアルミニウム合金層のための塩素およびまたは三塩化ホウ素を含む、フォトリソグラフィおよびドライエッチングを含むさまざまな技法を使用してパターニングされうる。いくつかの実装形態では、黒色マスク23は、エタロン構造であっても、または干渉スタック構造であってもよい。このような干渉スタックの黒色マスク構造23では、導電性吸収体は、各行または各列の光学スタック16内の下方の静止電極の間で信号を伝送するかまたはバスで送るために使用されうる。いくつかの実装形態では、スペーサ層35は、概して吸収体層16aを黒色マスク23内の導電層から電気的に分離する役割を果たすことができる。図6Eは、可動反射層14が自己支持性であるIMODの別の例を示す。図6Dとは対照的に、図6Eの実装形態は、支持支柱18を含まない。その代わりに、可動反射層14は、下にある光学スタック16と複数の場所で接触し、可動反射層14の湾曲は、干渉変調器の両端にかかる電圧が作動を引き起こすのに不十分なときに可動反射層14が図6Eの非作動位置に戻るのに十分な支持を提供する。光学スタック16は、複数の異なる層を含むことができ、本明細書では明確にするために、光吸収体16aと誘電体16bとを含むように示されている。いくつかの実装形態では、光吸収体16aは、固定電極と部分反射層の両方の役割を果たすことができる。図6Aから図6Eに示される実装形態などの実装形態では、IMODは、透明基板20の前側すなわち変調器が配置される側とは反対の側から画像が見られる直視型デバイスとして機能する。これらの実装形態では、反射層14がデバイスの背面部分を光学的に遮蔽するので、デバイスのそれらの部分は、ディスプレイデバイスの画像品質に影響を及ぼすことなく、または悪影響を及ぼすことなく構成および動作されうる。たとえば、いくつかの実装形態では、バス構造は、電圧アドレス指定およびこのようなアドレス指定から生じる動きなどの変調器の電気機械的特性から変調器の光学的特性を分離する機能を提供する可動反射層14の後ろに含まれうる。さらに、図6Aから図6Eの実装形態は、たとえばパターニングなどの処理を簡略化することができる。図7は、干渉変調器の製造プロセス80を示す流れ図の一例を示し、図8Aから図8Eは、このような製造プロセス80の対応する段階断面概略図の例を示す。いくつかの実装形態では、製造プロセス80は、図7に示されていない他のブロックに加えて、たとえば図1および図6に示される概略的なタイプの干渉変調器を製造するために実施されうる。図1、図6、および図7を参照すると、プロセス80はブロック82で開始し、基板20の上に光学スタック16を形成する。図8Aは、基板20の上に形成されたこのような光学スタック16を示す。基板20は、ガラスまたはプラスチックなどの透明基板とすることができ、可撓性であってもよいし、比較的剛性で屈曲しなくてもよく、光学スタック16の効率的な形成を容易にするために前の準備プロセスたとえば洗浄を受けていてもよい。上記で説明したように、光学スタック16は、導電性で、部分的に透明かつ部分的に反射性とすることができ、たとえば透明基板20上に所望の特性を有する1つまたは複数の層を堆積させることによって製作されうる。図8Aでは、光学スタック16は、副層16aおよび16bを有する多層構造を含むが、いくつかの他の実装形態では、より多くまたはより少ない副層が含まれうる。いくつかの実装形態では、副層16a、16bのうちの一方は、一体化した導体吸収体の副層16aなどの光学的吸収性特性と導電性特性の両方を有するように構成されうる。さらに、副層16a、16bのうちの1つまたは複数は、平行ストリップにパターニング可能であり、ディスプレイデバイス内に行電極を形成することができる。このようなパターニングは、マスキングプロセスおよびエッチングプロセスまたは当技術分野で知られている別の適切なプロセスによって実行されうる。いくつかの実装形態では、1つまたは複数の金属層の上に堆積された副層16bなどの、副層16a、16bのうちの一方は、絶縁層であっても、または誘電体層であってもよい。さらに、光学スタック16は、ディスプレイの行を形成する個別の平行ストリップにパターニングされうる。プロセス80は、ブロック84に進み、犠牲層25が光学スタック16の上に形成される。犠牲層25は、後で、空洞19を形成するために除去され、したがって犠牲層25は、図1に示される得られる干渉変調器12内に示されていない。図8Bは、光学スタック16の上に形成された犠牲層25を含む部分的に製作されたデバイスを示す。光学スタック16の上の犠牲層25の形成は、続く除去の後で、所望の設計寸法を有するギャップまたは空洞19を形成するように選択された厚さをした、モリブデンまたはアモルファスシリコンなどの二フッ化キセノンエッチング可能な材料の堆積を含むことができる。犠牲材料の堆積は、物理的気相成長、プラズマ化学気相成長、熱化学気相成長、またはスピンコーティングなどの堆積技法を使用して実行可能である。プロセス80は、ブロック86に進み、支持構造たとえば図1、図6、および図8Cに示される支柱18が形成される。支柱18の形成は、犠牲層25をパターニングして支持構造開口を形成するステップ、次にPVD、PECVD、熱CVD、またはスピンコーティングなどの堆積方法を使用して開口の内部に材料を堆積させて支柱18を形成するステップを含むことができる。いくつかの実装形態では、犠牲層に形成された支持構造開口は、犠牲層25と光学スタック16の両方を貫通して、下にある基板20に至ることができ、したがって図6Aに示されるように、支柱18の下端は基板20と接触する。あるいは、図8Cに示されるように、犠牲層25に形成された開口は犠牲層25を貫通することはできるが、光学スタック16を貫通することはできない。たとえば、図8Eは、支持支柱18の下端が光学スタック16の上側表面と接触することを示す。支柱18または他の支持構造は、犠牲層25の上に支持構造材料の層を堆積させ、犠牲層25内の開口から離れて位置する支持構造材料の一部分をパターニングすることによって、形成されうる。支持構造は、図8Cに示されるように開口の内部に位置されうるが、少なくとも一部は、犠牲層25の一部分の上に延びることもできる。前述のように、犠牲層25およびまたは支持支柱18のパターニングは、パターニングプロセスおよびエッチングプロセスによって実行可能であるが、代替エッチング方法によっても実行可能である。プロセス80は、ブロック88に進み、図1、図6、および図8Dに示されている可動反射層14などの可動反射層または膜の形成が行われる。可動反射層14は、1つまたは複数のパターニングステップ、マスキングステップ、およびまたはエッチングステップに加えて、1つまたは複数の堆積ステップたとえば反射層の堆積を用いることによって形成されうる。可動反射層14は、電導性とすることができ、導電層と呼ばれうる。いくつかの実装形態では、可動反射層14は、図8Dに示される複数の副層14a、14b、14cを含むことができる。いくつかの実装形態では、副層14a、14cなどの副層のうちの1つまたは複数は、光学的特性のために選択された非常に反射性の高い副層を含むことができ、別の副層14bは、その機械的特性ために選択された機械的な副層を含むことができる。犠牲層25はまだ、ブロック88で形成された部分的に製作された干渉変調器内に存在するので、可動反射層14は、典型的には、この段階では可動ではない。犠牲層25を含む部分的に製作されたIMODは、本明細書において開放されていないIMODと呼ばれることもある。図1に関連して上述したように、可動反射層14は、ディスプレイの列を形成する個別の平行ストリップにパターニングされうる。プロセス80は、ブロック90に進み、空洞たとえば図1、図6、および図8Eに示される空洞19が形成される。空洞19は、犠牲材料25をエッチング液に浸すことによって形成されうる。たとえば、MoまたはアモルファスSiなどのエッチング可能な犠牲材料は、ケミカルドライエッチングによって、たとえば、固体XeF2由来の蒸気などのガスまたは蒸気状のエッチング液に犠牲層25を、所望量の材料を除去するのに有効なある期間浸すことによって、除去可能であり、典型的には、空洞19を取り囲む構造に対して選択的に除去される。他のエッチング方法たとえばウェットエッチングおよびまたはプラズマエッチングも使用可能である。犠牲層25がブロック90で除去されるので、可動反射層14は、典型的には、この段階の後で可動である。犠牲材料25の除去後、得られる完全にまたは部分的に製作されたIMODは、本明細書において、解放IMODと呼ばれることがある。いくつかの実装形態では、干渉変調器は、誘電体スタックを含むことができる。この誘電体スタックは、2層、3層、4層、またはこれより多くの層などの複数の層を含むことができる。以下でさらに詳細に説明するように、誘電体スタックを含む干渉変調器は、可動層14が閉状態であるときは光を強め合うように干渉させ、可動層14が開状態であるときは光を弱め合うように干渉させることができる。同様に、誘電体スタック内の層の厚さおよび屈折率を制御することによって、ディスプレイの輝度を増加させ、黒色マスクの必要性を低下または排除させ、反射率を維持しながら赤色スペクトルおよび緑色スペクトルの飽和度を増加させ、かつまたは複数の状態をもつ干渉変調器の製造の複雑さを軽減することができる。図9Aは、誘電体スタックを含む干渉変調器を製造するためのプロセスの一例を示す。プロセス800は、図9Aに示されていない他のブロックと共に、たとえば図10および図12に示される概略的なタイプの干渉変調器を製造するためのプロセスに存在することができるブロックを含む。スタックの誘電体層の厚さおよび屈折率などの誘電体スタックの特性は、干渉変調器が閉状態である間に光を反射するように、以下でより詳細に説明するとおりに構成されうる。光干渉空洞の深さなどの干渉変調器の特性は、干渉変調器が開状態である間に光を実質的に反射しないように構成されうる。プロセス800は、基板100が用意されるブロック805で始まる。いくつかの実装形態では、基板100は、任意の透明材料、たとえばガラスまたはプラスチックを含むことができる。基板100は、その後で形成される層の効果的な形成を容易にするために、事前の準備ブロック、たとえば洗浄に供されていてもよい。プロセス800はブロック810に進み、基板100の上に第1の導電性層105が形成される。いくつかの実装形態では、第1の導電性層105が基板100上に直接堆積可能であり、いくつかの他の実装形態では、それらの間に、1つまたは複数の追加の層、たとえば1つまたは複数のスペーサ層が配置可能である。第1の導電性層105は、単層構造とすることもできるし、図8Aの光学スタックに関して上記で説明したように副層を含むこともできる。第1の導電性層105は、部分的透過性かつ部分的反射性であってもよい。第1の導電性層105が電極とミラーの両方として機能する単層構造では、第1の導電性層105は、導電性かつ光学的反射性の材料を基板100上に堆積することによって形成される。第1の導電性層105は、その後のパターニングおよびエッチングによって電極に形成されうる。第1の導電性層105は、所望の導電性を有するようにドープされた金属または半導体であってもよい。いくつかの実装形態では、第1の導電性層105は、透明導電体と、主ミラーまたは部分的反射性の層とを含む多層構造である。第1の導電性層105は、平行ストリップにパターニング可能であり、ディスプレイデバイス内の行電極を形成することができる。プロセス800はブロック815に進み、第1の導電性層105の少なくとも一部分の上方で絶縁層およびまたは酸化抑制層110が形成される。酸化抑制層110は、酸化シリコンおよびまたは酸化アルミニウムなどの材料を含むことができる。酸化抑制層110は、干渉変調器内で導電性可動層から第1の導電性層105を絶縁する役目を果たす。酸化抑制層110は、既知の堆積方法、たとえばCVDによって形成されうる。いくつかの実装形態では、酸化抑制層110は個別に形成されない。たとえば、第1の導電性層105と第2の導電性層130の間に形成される誘電体スタックは、酸化抑制層110を含むことができる。プロセス800はブロック820に進み、誘電体スタック125が形成される。誘電体スタック125は、酸化抑制層110の少なくとも一部分およびまたは第1の導電性層105の少なくとも一部分の上方またはその上に形成されうる。図9B~図12に関してさらに説明するように、いくつかの実装形態では、誘電体スタック125は、後で除去される犠牲層140の少なくとも一部分の上方に形成されるが、いくつかの他の実装形態では、形成されない。図10に示されるように、誘電体スタック125は、第1の層127aと第2の層127bとを含むことができる。いくつかの実装形態では、誘電体スタック125は、3つ以上の層を含む。したがって、誘電体スタック125は、たとえば、3層または4層を含むことができる。誘電体スタック125の層127a、127bのそれぞれは、λ4にほぼ等しい光路長特性を有することができ、ここで、λは光の波長であり、nは任意の整数である。いくつかの実装形態では、n0であり、層127a、127bのそれぞれの光路長特性はλ4である。本明細書では、光路長とは、光が層を通過する経路の幾何学的長さと光の波長に関して測定された光が伝わる材料の屈折率との積を指す。いくつかの実装形態では、第1の層127aは、第2の層127bの光路長にほぼ等しい光路長を有する。いくつかの実装形態では、第1の層127aおよび第2の層127bの光路長はそれぞれ、約λから約λの間、または、より具体的には、たとえば、約λから約λの間である。いくつかの実装形態では、第1の層127aの物理的厚さは約20nmから約100nmに及ぶことができ、第2の層127bの物理的厚さは約20nmから約100nmに及ぶことができる。λは、可視光の波長およびまたは約380から約740nmの間の波長とすることができる。いくつかの実装形態では、誘電体スタック125の層127a、127bのそれぞれは、誘電体スタック125の他の層と同じ厚さおよびまたは光路長であっても、または誘電体スタック125の他の層と異なる厚さおよびまたは光路長であってもよい。いくつかの実装形態では、誘電体スタック125の形成は、第1の誘電体層127aを形成すること、および第1の誘電体層127aの上方に第2の誘電体層127bを形成することを含む。いくつかの実装形態では、第1の誘電体層127aの屈折率は第2の誘電体層127bの屈折率より大きくても、またはいくつかの他の実装形態では、その逆であってもよい。たとえば、第1の誘電体層127aの屈折率は、約20よりも大きいかそれに等しくてもよい。第1の誘電体層127aの消衰係数特性は、約05よりも小さいかそれに等しくてもよい。第2の誘電体層127bの屈折率は、約20よりも小さいかそれに等しくてもよい。いくつかの実装形態では、第1の誘電体層127aの屈折率は約21より大きく、第2の誘電体層127bの屈折率は約16より小さい。第1の誘電体層127aは、たとえば、二酸化ジルコニウム、二酸化チタン、炭化ケイ素、リン化ガリウム、シリコン、二酸化ハフニウム、窒化ガリウム、またはリン化インジウム、およびまたはそれらの任意の組み合わせを含むことができる。第2の誘電体層127bは、他の誘電材料に加えて、たとえば、フッ化マグネシウムまたは二酸化ケイ素を含むことができる。誘電体スタック125は、第3の誘電体層および第4の誘電体層などの後続の層を含むことができる。後続の層は、誘電体スタック125内の各層の屈折率が交互に高い屈折率と低い屈折率になるように形成されうる。いくつかの実装形態では、第1の誘電体層と第3の誘電体層は同じ材料を含むことができるが、いくつかの他の実装形態では、同じ材料を含むことはできない。同様に、いくつかの実装形態では、第2の誘電体層と第4の誘電体層は同じ材料を含むことができるが、いくつかの他の実装形態では、同じ材料を含むことはできない。プロセス800はブロック825に進み、誘電体スタック125の上方に、可動の導電性層としても知られる第2の導電性層130が形成される。いくつかの実装形態では、第2の導電性層130の少なくとも一部は、後で除去される犠牲層140の少なくとも一部の上に形成される。いくつかの実装形態では、第2の導電性層130は、図1に示される干渉変調器の可動層14などの可動層を含む。いくつかの実装形態では、プロセス800のこの段階で犠牲層140が存在することにより、第2の導電性層130は、まだ可動でないことがある。第2の導電性層130は、金属を含むことができる。ブロック825における第2の導電性層130の形成は、1つまたは複数の堆積ブロックならびに1つまたは複数のパターニングブロックまたはマスクブロックを含むことができる。プロセス800はブロック830に進み、空洞またはエアギャップ115が形成される。図9B~図12に関してさらに説明するように、空洞の形成は、犠牲層140の除去を含むことができる。犠牲層140の除去は、たとえば、XeF2、F2、もしくはHF単独、または組み合わせなどのエッチング液への曝露によって達成されうる。いくつかの実装形態では、犠牲層140のほぼすべてがエッチングプロセスで除去される。空洞115は、酸化抑制層110と誘電体スタック125の間に形成されうる。しかし、いくつかの実装形態では、空洞115は、誘電体スタック125と第2の導電性層130の間に形成できる。いくつかの実装形態では、誘電体スタック125は、空洞115の上方に配置される。図9Bは、誘電体スタックを含む干渉変調器を製造するためのプロセスの一例を示す。プロセス900は、図9Aに示されるプロセス800を製造するために追加された追加のブロック817および819を含む。ブロック805、810、および815は、図9Aに関して説明したとおりである。次に、プロセス900はブロック817に進み、犠牲層140が形成される。犠牲層140は、酸化抑制層110の上または上方に形成されうる。犠牲層140は、モリブデンまたはシリコンなどの、XeF2によってエッチング可能な材料を含むことができる。CVD、スパッタリング、またはスピンコーティングなどの堆積方法が犠牲層140の形成で使用されうる。犠牲層140は、たとえば、1つまたは複数の支持構造開口を形成するために、パターニングおよびエッチングされうる。支持構造開口は、犠牲層140を貫通することができる。支持構造開口は、さらに、酸化抑制層110およびまたは第1の導電性層105を貫通することができる。ブロック819では、支持構造材料が開口の中に堆積されて、支持構造120を形成する。支持構造120は、二酸化ケイ素または酸窒化シリコンなどの非導電性材料を含むことができる。1つまたは複数の支持構造120は、第2の導電性層130およびまたは誘電体スタック125を支持し、それによって、エアギャップまたは空洞115を形成することができる。いくつかの実装形態では、支持構造120は、犠牲層140の形成の前に形成される。ブロック820、825、および830は、ほぼ、図9Aに関して説明したとおりである。ブロック820では、ブロック817で形成された犠牲層140の上方もしくはその上に、およびまたは支持構造120の上方またはその上に、誘電体スタック125が形成されうる。ブロック825では、誘電体スタック125の上方もしくはその上に、およびまたは支持構造120の上方またはその上に、第2の導電性層130が形成されうる。ブロック830では、ブロック817で形成された犠牲層140を除去することによって、空洞115が形成されうる。図9Cは、誘電体スタックを含む干渉変調器を製造するためのプロセスの一例を示す。プロセス910は、基板が用意されるブロック805で始まる。プロセス910はブロック911に進み、基板の上に部分的反射性かつ部分的透過性の層が形成される。この部分的反射性かつ部分的透過性の層は、単層構造とすることもできるし、上記で説明した第1の導電性層105に類似した複数の副層構造とすることもできる。プロセス910はブロック912に進み、部分的透過性かつ部分的反射性の層の上に犠牲層が形成される。この犠牲層は、図10に関して上記で説明した犠牲層140と類似したものであってもよい。ブロック914に示されるように、プロセス910はまた、犠牲層上での第1の誘電体層の形成を含むことができる。この第1の誘電体層は、第1の厚さおよび第1の屈折率特性を有することができる。プロセス910はブロック916に進み、第1の誘電体層の上に第2の誘電体層が形成される。この第2の誘電体層は、第2の厚さおよび第2の屈折率特性を有することができる。さらに、この第2の誘電体層は、第1の厚さを通る第1の誘電体層の光路長が第2の厚さを通る第2の誘電体層の光路長とほぼ同じであるように形成されうる。本明細書で使用されるほぼ同じは、所与の光路長の80から120の間の光路長を指すことができ、たとえば、2つの光路長は、それぞれ所与の光路長の90から110の間である場合に、ほぼ同じとすることができる。また、第2の誘電体層は、第1の屈折率特性が第2の屈折率特性より大きくなるように形成可能である。第1の誘電体層と第2の誘電体層は、一体となって、図10に関して説明した誘電体スタック125に類似した誘電体スタックを形成することができる。ブロック918に示されるように、プロセス910はまた、第2の誘電体層上での反射層の形成を含むことができる。いくつかの実装形態では、この反射層は、図10に関して説明した第2の導電性層130に類似したものであってもよい。プロセス910は、ブロック920に示される犠牲層の除去に進む。犠牲層は、たとえば、XeF2、F2、もしくはHF単独、または組み合わせなどのエッチング液への曝露によって除去されうる。図9Dは、誘電体スタックを含む干渉変調器を製造するためのプロセスの一例を示す。ブロック805、911、918、および920は、ほぼ、図9Cで説明したとおりである。ブロック932では、部分的透過性かつ部分的反射性の層の上に、酸化抑制層が形成されうる。この酸化抑制層は、酸化シリコンおよびまたは酸化アルミニウムなどの材料を含むことができる。ブロック934に示されるように、プロセス910は、酸化抑制層上での犠牲層の形成を含むことができる。この犠牲層は、図10に関して上記で説明した犠牲層140と類似したものであってもよい。プロセスはブロック916に進み、犠牲層の上に第1の誘電体層が形成される。この第1の誘電体層は、21より大きい屈折率特性を有することができる。ブロック938によって示されるように、プロセス910はまた、第1の誘電体層上での第2の誘電体層の形成を含むことができる。この第2の誘電体層は、16より小さい屈折率特性を有することができる。第1の誘電体層と第2の誘電体層は、一体となって、図10に関して説明した誘電体スタック125に類似した誘電体スタックを形成することができる。図10は、誘電体スタックを含む干渉変調器の一例を示す。図10に示されるように、誘電体スタック125と酸化抑制層110の間、または誘電体スタック125と第1の導電性層105の間に、空洞115が形成されうる。第2の導電性層130と第1の導電性層105の間には光共振空洞117を画定可能であり、光共振空洞117は、空洞115および誘電体スタック125の中に空気などの光共振材料を含むことができる。したがって、図10の例示的な干渉変調器は、光共振空洞117と、光共振空洞117との中に配置されたエアギャップとを含む。いくつかの実装形態では、光共振空洞117は、第2の導電性層130と第1の導電性層105の間に画定可能である。いくつかの実装形態では、光共振空洞117は、第2の導電性層130と絶縁層およびまたは酸化抑制層110の間に画定されうる。いくつかの実装形態では、誘電体スタック125は、空洞115の下方に配置される。図11は、誘電体スタックを含む干渉変調器を製造するためのプロセスの一例を示す。プロセス1100は、図9Aのプロセス800を製造するために追加された追加のブロック817および819を含む。ブロック805、810、815、および820は、図9Aに関して説明したとおりである。ブロック820では、誘電体スタック125が、酸化抑制層の上もしくは上方に形成され、かつまたは、第1の導電性層105の上または上方に形成される。次に、プロセス900はブロック817に進み、犠牲層140が形成される。犠牲層140は、誘電体スタック125の上または上方に形成されうる。犠牲層140は、XeF2によってエッチング可能な材料たとえばモリブデンを含むことができる。CVD、スパッタリング、またはスピンコーティングなどの堆積方法が犠牲層140の形成で使用されうる。犠牲層140は、たとえば、1つまたは複数の支持構造開口を形成するために、パターニングおよびエッチングされうる。支持構造開口は、犠牲層140を貫通することができる。支持構造開口は、さらに、誘電体スタック125、酸化抑制層110およびまたは第1の導電性層105を貫通することができる。ブロック819では、支持構造材料が開口の中に堆積されて、支持構造120を形成する。支持構造120は、非導電性材料を含むことができる。1つまたは複数の支持構造120は、第2の導電性層130を支持し、それによって、ギャップまたは空洞115を形成することができる。ブロック825および830は、ほぼ、図9Aに関して説明したとおりである。ブロック825では、犠牲層140の上方もしくはその上に、およびまたは支持構造120の上方またはその上に、第2の導電性層130が形成されうる。ブロック830では、ブロック817で形成された犠牲層140を除去することによって、空洞115が形成されうる。図12は、誘電体スタックを含む干渉変調器の一例を示す。図12に示される実装形態は、図10に示される実装形態の代替形態であり、酸化抑制層110上に配置された誘電体スタック125を含み、誘電体スタック125と第2の導電性層130の間にエアギャップ115が画定される。図13Cに関して後述するように、このような構成を採用することによって、第2の導電性層130が閉状態である間に光が強め合うように干渉することができる。図12に示される実装形態では、空洞115は、誘電体スタックと導電性層130の間で測定された厚さを含むことができる。いくつかの実装形態では、空洞115の厚さは約0nmから約1000nmの間である。光路長および屈折率は、干渉計が1つまたは複数の状態である間に光が強め合うようにまたは弱め合うように干渉するかを決定することができる。図13A~図13Cは、干渉変調器の層の境界面で反射される光の反射図の例を示す。以下で説明するように、これらの例では、強め合う干渉が閉状態中に起こることによって、光をデバイスによって反射させる。一方、弱め合う干渉が開状態中に起こることによって、デバイスによって反射される光を実質的になくならせることができる。図13A~図13Cの図では、第1の誘電体層127aの屈折率は、酸化抑制層110の屈折率、空洞115内の媒体の屈折率、および第2の誘電体層127bの屈折率より大きく、第2の誘電体層127bの屈折率は、第2の導電性層130の屈折率より小さく、空洞115内の媒体の屈折率より大きい。第1の誘電体層および第2の誘電体層の光路長は約λ4に等しく、空洞の厚さは、以下で説明するように適切に構成されうる。各層の屈折率間の関係が上記で説明したとおりでない場合、層の厚さおよびまたは光路長は、以下で説明する光学的性質に基づいて所望の干渉を起こすように適切に調整されうることを、当業者は容易に理解するであろう。図13Aは、変調器が閉状態である間の干渉変調器の層の境界面で反射される光の反射図の一例を示す。この状態では、第2の導電性層130は、開状態よりも基板の近くに配置される。図13Aでは、第2の導電性層130は第2の誘電体層127bの上に配置され、第2の誘電体層127bは第1の誘電体層127aの上に配置され、第1の誘電体層127aは絶縁層およびまたは酸化抑制層110の近くまたはその上に配置される。説明のために、入射光波300および反射光波305、310、および315は、波のそれぞれを区別するために、ある角度で描かれている。入射光波300が酸化抑制層110から第1の誘電体層127aの表面に進むとき、入射光波300の一部は光波305として反射され、残りは、第1の誘電体層127aに進入する光波300aとして反射される。第1の誘電体層127aの屈折率は酸化抑制層110の屈折率より大きいので、反射光波305は180°の位相変化を受ける。透過光波300aは、境界面で位相変化を受けない。しかし、第1の誘電体層の厚さは約λ4とすることができるので、層の中を進む間に位相は45°変化する。第1の誘電体層127aと第2の誘電体層127bの境界面では、第2の誘電体層127bに進入するとき、光波300aの一部は反射光波310として反射され、残りは光波300bとして屈折される。第2の誘電体層127bの屈折率は第1の誘電体層127aの屈折率より小さいので、誘電体層127aと127bの境界面における反射光波310の位相変化はない。しかし、光は再度、第1の誘電体層127aの中を進み、そのため、さらに45°の位相変化が発生する。反射光波310が、第1の誘電体層より低い屈折率の酸化抑制層110にぶつかると、90°の位相変化が発生する。同様に、透過光波300bも、誘電体層127aと127bの境界面で90°の位相変化を受ける。というのは、第2の誘電体層127bは第1の誘電体層より低い屈折率を有するからである。同じく、第1の誘電体層の厚さは約λ4であるので、第2の誘電体層127bの中を進む間に位相が45°変化する。第2の誘電体層127bの屈折率は第2の導電性層130の屈折率より小さいので、第2の誘電体層127bと第2の導電性層130の境界面において、反射光波315は180°の位相変化を受ける。反射光波315が誘電体層127aと127bの両方の中を進むとき、層の厚さのために、さらなる90°の位相変化が発生する。光波310について上記で説明したように、波315が第1の誘電体層127aと酸化抑制層110の境界面を透過するとき、さらに別の90°の位相変化が発生する。したがって、反射光波305は合計で180°の位相変化を受け、反射光波310は180°の位相変化を受け、反射光波315は520°の位相変化を受ける。したがって、反射光波305、310、および315はすべて、強め合うように干渉することができる。いくつかの実装形態では、干渉変調器が閉状態であるとき、変調器は暗色または黒色のように見える。同じ光学的原理を使用して、図13Bは、図10の干渉変調器が開構成であるときに存在する境界面で発生する位相変化の一例を示す。反射光波335、340、345、および350の全位相変化は、0°、2X270°、2X270°、2X270°に等しい。位相変化Xは、空洞115の厚さに依存する。したがって、空洞115の厚さを適切に構成することによって、反射光波340、345、および350は、反射光波335と弱め合うように干渉することができる。いくつかの実装形態では、空洞115の厚さは約150nmに等しく、干渉変調器は、ほぼ白色の色を反射する。いくつかの他の実装形態では、空洞115の厚さは約150nmより大きく、干渉変調器は、白色と異なる色、たとえば、赤色、緑色、青色、または黄色を有する光を反射する。図13Cは、図12の干渉変調器が開構成であるときに存在する境界面で発生する位相変化の一例を示す。反射光波365、370、375、および380の全位相変化は、180°、2X180°、2X360°、2X180°に等しい。したがって、空洞115の厚さを適切に構成することによって、光波365、370、375、および380は、互いに弱め合うように干渉することができる。誘電体スタック125の各層の屈折率は、交互に高い屈折率と低い屈折率とすることができる。誘電体スタック125の最下層は、高い屈折率を有することができる。図13Aに示されるように、このような構成を採用することによって、干渉変調器が閉状態である間に光が引き続き強め合うように干渉することができる。いくつかの実装形態では、複数の状態をもつ干渉変調器は、第2の導電性層130が3つ以上の状態を遷移できるように構成されうる。誘電体スタック125は、閉状態時に第1の波長の光を反射させることを可能にできる。2つの導電性層の間の空洞115の厚さは、その他の状態のうちの1つにおいて、開状態のうちの1つであるときに第2の波長の光が反射されるように構成されうる。説明したような複数の状態をもつ干渉変調器は、第1の導電性層105と酸化抑制層110の間の薄い酸化膜に依存する他の干渉変調器よりも容易に製作されうる。XeF2などのエッチング液は薄い酸化膜のピンホールを通して酸化抑制層110をエッチング可能であり、薄い酸化膜が酸化抑制層110の変化または絶縁破壊を引き起こすことがあるので、これらの他の干渉変調器は、製作が困難な場合がある。第2の導電性層130より下に誘電体スタック125が存在することによって、閉状態時の第2の導電性層130の反射率を増加させ、180度の位相変化ではなく、層130に関連する0度の位相変化を引き起こすことができる。したがって、閉状態は、白色ではなく黒色と関連することができる。コンピュータシミュレーションを使用して、ある層に関連する反射率を計算した。それぞれアルミニウムのみ、誘電体スタック、およびアルミニウムの上に誘電体スタックから構成される層に対して反射率を計算した。これらの計算では、誘電体スタックは、屈折率を交互に有する複数の層を含んでいた。層の厚さは約λ4に等しく、ここでλは550nmである。図14は、アルミニウム、誘電性が強化されたアルミニウム、および誘電体層の反射率スペクトルの一例を示す。この例は、各層の反射率スペクトル405、410、および415を含む。アルミニウム層は、特徴づけられる波長の大部分にわたって中程度に高い反射率を特徴とする。誘電体スタックは、アルミニウム層より高い反射率に関連付けられたが、それは波長のサブセットに対してのみである。残りの波長に対しては、その反射率は、アルミニウム層の反射率を大幅に下回った。誘電性の向上したアルミニウムは、波長の大半にわたってアルミニウム層より高い反射率をもたらす。コンピュータシミュレーションを使用して、暗状態と光状態の両方について干渉変調器の反射率を計算した。第1の場合では、第2の導電性層の下に配置された誘電体スタックを有する干渉変調器の反射率を計算した。誘電体スタックは、屈折率を交互に有する複数の層を含んでいた。層の厚さは約λ4に等しく、ここでλは550nmである。図15Aは、暗状態および明状態における干渉変調器の反射率スペクトルの一例を示す。この例は、干渉変調器が暗状態であるときの波長の関数としての反射率501と、干渉変調器が明状態であるときの波長の関数としての反射率503とを含む。図15Bは、暗状態および明状態における干渉変調器の反射率スペクトルの一例を示す。この例は、第2の導電性電極として吸収体上の誘電体を有する画素を有する干渉変調器の暗状態501および明状態503の反射率を含み、誘電体スタックはミラーに結合されていない。図15Aと図15Bを比較すると、550nm付近の波長に対する暗状態時の反射率は、誘電性の向上したミラーでは、吸収体上の誘電体を有する画素より低い。λ付近の波長に対する明状態時の反射率は、誘電性の向上したミラーでは、吸収体上の誘電体を有する画素より低い。したがって、誘電性の向上したミラーは、吸収体上の誘電体を有する画素と比較して、コントラストの増加をもたらすことができる。コンピュータシミュレーションを使用して、画素の白色状態、黒色状態、黄色状態、赤色状態、緑色状態、および青色状態についてRGBY干渉変調器の反射率を計算した。この画素は4つの干渉変調器を含み、これら4つの干渉変調器のそれぞれは、閉状態または開状態のどちらかで黄色光、赤色光、緑色光、または青色光を反射するように構成された。第1の場合では、干渉変調器は、第2の導電性層の下に配置された誘電体スタックを含んでいた。誘電体スタックは、屈折率を交互に有する複数の層を含んでいた。層の厚さは約λ4に等しく、ここでλは、黄色光、赤色光、緑色光、または青色光に関連する波長である。第2の場合では、干渉変調器は、第2の導電性層の下に配置された誘電体スタックを含まなかったが、それ以外は第1の場合と同じであった。図16Aおよび図16Bは、干渉変調器を含む画素の反射率スペクトルの例を示す。図16Aおよび図16Bの例は、黄色の干渉変調器のみが明状態であったときの画素に関連する結合スペクトル605を示す。同様に、図16Aおよび図16Bの例は、赤色の干渉変調器、緑色の干渉変調器、または青色の干渉変調器のそれぞれが明状態であったときの画素に関連する結合スペクトル610、615、または620を示す。この黄色の干渉変調器、赤色の干渉変調器、緑色の干渉変調器、および青色の干渉変調器は、変調器の空洞の深さが異なるが、それ以外は同一である。どの変調器も明状態でないときは、黒色スペクトル625が得られ、すべての変調器が明状態であるときは、白色スペクトル630が得られる。白色スペクトル630は、誘電体スタックが第2の導電性層の下に配置された第1の場合のほうが、第2の場合より明るかった。全範囲は、両方の場合において本質的に同じであった。図17Aおよび図17Bは、暗状態および明状態において赤色光、緑色光、または青色光を反射するように構成された干渉変調器の反射率スペクトルの例を示す。これらの例は、干渉変調器が明状態にあるときに赤色光、緑色光、または青色光を反射するように構成された個々の干渉変調器に関連するスペクトル705、710、または715を含んでいた。干渉変調器が暗状態であるとき、黒色スペクトル720が得られた。図17Aに示される第1の例では、干渉変調器は、上記で説明したように、第2の導電性層の下に配置された誘電体スタックを含んでいた。17Bに示される第2の例では、干渉変調器は、結合された誘電体スタックを含んでいなかった。赤色光、緑色光、および青色光にそれぞれ関連するスペクトル705、710、および715では、反射率は、結合された誘電体スタックを有する第1の場合のほうが第2の場合よりも明るかった。第1の場合では、干渉変調器は、空洞の深さが小さい明状態時に、黄色~白色の反射率730を発生した。第1の場合における黄色~白色の反射率730は、第2の場合よりも幅が広かった。誘電体スタック内の誘電体層の厚さを調整することによって、赤色の輝度および飽和度は、黄色~白色の輝度を犠牲にして増加することができる。図18Aおよび図18Bは、光共振空洞の厚さを変化させるときの干渉変調器の反射率スペクトルの例を示す。図18Aおよび図18Bの例は、結合された誘電体スタックを含む干渉変調器のスペクトル805aと、結合された誘電体スタックを含まない干渉変調器のスペクトル805bとを示す。これらのスペクトルは、標準的なRGB色空間スペクトル810に含まれる。D65の標識は、標準的な昼光照射点を示す。干渉変調器の2つの導電性層間のエアギャップは、0nmから500nmの間で徐々に変化する。第1の場合では、エアギャップが0nmに等しいとき、干渉変調器は白色光を反射する。エアギャップが増大するにつれて、反射光は、光が反射されなくなるまで、ますます暗くなる。エアギャップがさらに増大すると、有色光が反射され、その結果、エアギャップが増大するにつれて、青色光、緑色光、黄色光、赤色光、紫色光、次に青色光が反射される。デバイスによって反射される色は、エアギャップがさらに増大すると周期的に変化し、最終的には白色光のみが反射される。しかし、第2の場合では、エアギャップが0に等しいとき、干渉変調器は光を反射しない。エアギャップが拡大すると、干渉変調器は色のついた光を反射し、その結果、エアギャップが増大することによって、青色、緑色、黄色、赤色、紫色、次に青色の順に色が生成される。同じく、デバイスによって反射される色は、その後エアギャップがさらに増大すると周期的に変化し、最終的には白色光のみが反射される。結合された誘電体スタックを有する干渉変調器によって反射される光は、結合された誘電体スタックのない干渉変調器によって反射される光より明るかった。図19Aおよび図19Bは、複数の干渉変調器を含むディスプレイデバイスを示すシステムブロック図の例を示す。ディスプレイデバイス40は、たとえば、セルラー式電話機または携帯電話機とすることができる。しかし、ディスプレイデバイス40の同じ構成要素またはそのわずかな変形形態も、テレビ、電子書籍リーダー、および携帯型メディアプレーヤなどの種々のタイプのディスプレイデバイスを例示するものである。ディスプレイデバイス40は、筐体41と、ディスプレイ30と、アンテナ43と、スピーカ45と、入力デバイス48と、マイクロホン46とを含む。筐体41は、射出成形および真空成形を含むさまざまな製造プロセスのいずれかから形成されうる。さらに、筐体41は、プラスチック、金属、ガラス、ゴム、およびセラミック、またはこれらの組み合わせを含むがこれらに限定されないさまざまな材料のいずれかから作製されうる。筐体41は、異なる色をしたまたは異なるロゴ、画像、もしくは記号を含む他の着脱可能な一部分と交換されうる着脱可能な部分を含むことができる。ディスプレイ30は、本明細書において説明する、双安定ディスプレイまたはアナログディスプレイを含む、さまざまなディスプレイのいずれかであってよい。ディスプレイ30はまた、プラズマ、EL、OLED、STNLCD、もしくはTFTLCDなどのフラットパネルディスプレイ、またはCRTもしくは他の管デバイスなどの非フラットパネルディスプレイを含むように構成されうる。さらに、ディスプレイ30は、本明細書において説明するように、干渉変調器ディスプレイを含むことができる。ディスプレイデバイス40の構成要素は、図19Bに概略的に示されている。ディスプレイデバイス40は、筐体41を含み、その中に少なくとも部分的に納められた追加の構成要素を含むことができる。たとえば、ディスプレイデバイス40は、トランシーバ47に結合されたアンテナ43を含むネットワークインタフェース27を含む。トランシーバ47は、プロセッサ21に接続され、プロセッサ21は、調整用ハードウェア52に接続される。調整用ハードウェア52は、信号を調整するように構成されうる。調整用ハードウェア52は、スピーカ45およびマイクロホン46に接続される。プロセッサ21は、入力デバイス48およびドライバコントローラ29にも接続される。ドライバコントローラ29は、フレームバッファ28および配列ドライバ22に結合され、配列ドライバ22は、ディスプレイ配列30に結合される。電源50は、特定のディスプレイデバイス40の設計によって必要とされるすべての構成要素に電力を供給することができる。ネットワークインタフェース27は、アンテナ43とトランシーバ47とを含み、その結果、ディスプレイデバイス40は、ネットワークを介して1つまたは複数のデバイスと通信することができる。ネットワークインタフェース27は、たとえばプロセッサ21のデータ処理要件を軽減するためにいくつかの処理能力も有することができる。アンテナ43は、信号を送信および受信することができる。いくつかの実装形態では、アンテナ43は、IEEE1611、、もしくはを含むIEEE1611規格またはIEEE80211a、b、g、もしくはnを含むIEEE80211規格に従ってRF信号を送信および受信する。いくつかの他の実装形態では、アンテナ43は、ブルートゥース規格に従ってRF信号を送信および受信する。セルラー式電話の場合、アンテナ43は、符号分割多元接続、周波数分割多元接続、時分割多元接続、GlobalSystemforMobilecommunications、GSM登録商標GeneralPacketRadioService、EnhancedDataGSM登録商標Environment、TerrestrialTrunkedRadio、広帯域CDMA、EvolutionDataOptimized、1xEVDO、EVDORevA、EVDORevB、HighSpeedPacketAccess、HighSpeedDownlinkPacketAccess、HighSpeedUplinkPacketAccess、EvolvedHighSpeedPacketAccess、LongTermEvolution、AMPS、または3G技術もしくは4G技術を利用するシステムなどのワイヤレスネットワーク内で通信するために使用される他の知られている信号を受信するように設計される。トランシーバ47は、アンテナ43から受信された信号を、これらがプロセッサ21によって受信され、さらに操作可能であるように前処理することができる。トランシーバ47はまた、プロセッサ21から受信された信号を、これらがアンテナ43を介してディスプレイデバイス40から送信可能であるように処理することができる。いくつかの実装形態では、トランシーバ47は、受信機と交換されうる。さらに、ネットワークインタフェース27は、プロセッサ21に送られるべき画像データを保存または生成できる画像ソースと交換されうる。プロセッサ21は、ディスプレイデバイス40の全体的な動作を制御することができる。プロセッサ21は、ネットワークインタフェース27または画像ソースから圧縮画像データなどのデータを受信し、そのデータを処理して未加工の画像データを、または未加工の画像データに容易に処理されるフォーマットを生成する。プロセッサ21は、この処理されたデータをドライバコントローラ29に、または保存するためにフレームバッファ28に送ることができる。未加工のデータとは、典型的には、画像内の各場所における画像特性を識別する情報を指す。たとえば、このような画像特性は、色、彩度、およびグレースケールレベルを含むことができる。プロセッサ21は、ディスプレイデバイス40の動作を制御するためにマイクロコントローラ、CPU、または論理演算装置を含むことができる。調整用ハードウェア52は、信号をスピーカ45に送信するための、および信号をマイクロホン46から受信するための、増幅器とフィルタとを含んでもよい。調整用ハードウェア52は、ディスプレイデバイス40内の個別構成要素品であっても、あるいはプロセッサ21または他の構成要素内に組み込まれてもよい。ドライバコントローラ29は、プロセッサ21によって生成された未加工の画像データを、プロセッサ21から直接またはフレームバッファ28から取得でき、配列ドライバ22への高速送信のために未加工の画像データを適切に再フォーマットすることができる。いくつかの実装形態では、ドライバコントローラ29は、ディスプレイ配列30全体にわたって走査に適した時間順序を有するように、未加工の画像データをラスターのようなフォーマットを有するデータフローに再フォーマットすることができる。次に、ドライバコントローラ29は、フォーマットした情報を配列ドライバ22に送る。LCDコントローラなどのドライバコントローラ29は、独立した集積回路としてシステムプロセッサ21を関連付けられることが多いが、このようなコントローラは多数の方法で実施されうる。たとえば、コントローラは、ハードウェアとしてプロセッサ21に埋め込まれても、ソフトウェアとしてプロセッサ21に埋め込まれても、またはハードウェア内で配列ドライバ22と完全に一体化されてもよい。配列ドライバ22は、フォーマットされた情報をドライバコントローラ29から受信でき、ディスプレイの画素のxy行列から来る、数百、場合によっては数千のリード線に毎秒多数回印加される並列な1組の波形にビデオデータを再フォーマットすることができる。いくつかの実装形態では、ドライバコントローラ29、配列ドライバ22、およびディスプレイ配列30は、本明細書において説明するディスプレイのタイプのいずれかに適している。たとえば、ドライバコントローラ29は、従来のディスプレイコントローラまたは双安定ディスプレイコントローラとすることができる。さらに、配列ドライバ22は、従来のドライバまたは双安定ディスプレイドライバとすることができる。さらに、ディスプレイ配列30は、従来のディスプレイ配列または双安定ディスプレイ配列とすることができる。いくつかの実装形態では、ドライバコントローラ29は、配列ドライバ22と一体化されうる。このような実装形態は、セルラー式電話、腕時計、および他の小面積ディスプレイなどの高集積システムでは一般的である。いくつかの実装形態では、入力デバイス48は、たとえばユーザがディスプレイデバイス40の動作を制御できるように構成されうる。入力デバイス48は、QWERTYキーボードまたは電話機のキーパッドなどのキーパッド、ボタン、スイッチ、ロッカー、タッチセンシティブスクリーン、または感圧膜もしくは感熱膜を含むことができる。マイクロホン46は、ディスプレイデバイス40のための入力デバイスとして構成されうる。いくつかの実装形態では、マイクロホン46を介した音声コマンドは、ディスプレイデバイス40の動作を制御するために使用されうる。電源50は、当技術分野でよく知られているさまざまなエネルギー貯蔵デバイスを含むことができる。たとえば、電源50は、ニッケルカドミウム電池またはリチウムイオン電池などの充電式電池とすることができる。電源50はまた、再生可能なエネルギー源、コンデンサ、またはプラスチック太陽電池もしくは太陽電池塗料を含む太陽電池を含むことができる。電源50はまた、壁コンセント電力を受信するように構成されうる。いくつかの実装形態では、制御プログラマビリティは、電子ディスプレイシステム内のいくつかの場所に設置可能なドライバコントローラ29内に備わっている。いくつかの他の実装形態では、制御プログラマビリティは配列ドライバ22内に備わっている。上述した最適化は、任意の数のハードウェア構成要素およびまたはソフトウェア構成要素において、ならびに種々の構成で実施されうる。本明細書で開示される実装形態に関連して説明した種々の例示的なロジック、論理ブロック、モジュール、回路、およびアルゴリズムのステップは、電子ハードウェア、コンピュータソフトウェア、またはこの両者の組み合わせとして実施可能である。ハードウェアおよびソフトウェアの互換性について、機能に関して概略的に説明し、上述の種々の例示的な構成要素、ブロック、モジュール、回路、およびステップとして示してきた。このような機能がハードウェアで実施されるかソフトウェアで実施されるかは、特定の適用例および全体的なシステムに課せられた設計の制約によって決まる。本明細書で開示される態様に関連して説明した種々の例示的なロジック、論理ブロック、モジュール、および回路を実施するために使用されるハードウェアおよびデータ処理装置は、本明細書において説明する機能を実行するように設計された、シングルチップまたはマルチチップの汎用プロセッサ、デジタルシグナルプロセッサ、特定用途向け集積回路、フィールドプログラマブルゲートアレイもしくは他のプログラム可能な論理デバイス、ディスクリートゲートもしくはトランジスタロジック、個別のハードウェア構成要素、またはこれらの任意の組み合わせによって実施または実行されうる。汎用プロセッサは、マイクロプロセッサであってもよいし、任意の従来のプロセッサ、コントローラ、マイクロコントローラ、またはステートマシンであってもよい。プロセッサは、コンピューティングデバイスの組み合わせ、たとえば、DSPとマイクロプロセッサの組み合わせ、複数のマイクロプロセッサの組み合わせ、DSPコアと連動する1つまたは複数のマイクロプロセッサの組み合わせ、または他の任意のこのような構成としても実施されうる。いくつかの実装形態では、特定のステップおよび方法は、所与の機能に固有の回路によって実行されうる。1つまたは複数の態様では、説明した機能は、本明細書に開示されている構造およびそれらの構造的な等価物を含む、ハードウェア、デジタル電子回路、コンピュータソフトウェア、ファームウェア、またはそれらの任意の組み合わせにおいて実施されうる。本明細書において説明する主題の実装形態はまた、データ処理装置によって処理されるための、またはデータ処理装置の動作を制御するために、コンピュータ記憶媒体上で符号化された1つまたは複数のコンピュータプログラムすなわちコンピュータプログラム命令の1つまたは複数のモジュールとして実施されうる。本開示において説明する実装形態の種々の変更は、当業者には容易に明らかになり得、本明細書において定義される一般的原理は、本開示の趣旨または範囲から逸脱することなく他の実装形態に適用されうる。したがって、特許請求の範囲は、本明細書において示される実装形態に限定されることを意図したものではなく、特許請求の範囲には、本明細書で開示される本開示、原理、および新規な特徴と一致する最も広い範囲が認められるべきである。例示的という語は、本明細書ではもっぱら例、具体例、または例証として使用するという意味で用いられている。本明細書で例示的なものとして説明する実装形態は、必ずしも他の実装形態より好ましい、または有利であると解釈すべきものであるとは限らない。さらに、上のおよび下のという用語が、図を説明しやすくするために使用されることがあり、適切に配向されたページ上の図の向きに対応する相対的位置を示し、実施されるIMODの適切な向きを反映しなくてもよいことは、当業者には容易に理解されるであろう。別個の実装形態に関して本明細書において説明する特定の特徴はまた、単一の実装形態で組み合わせて実施されうる。逆に、単一の実装形態に関して説明する種々の特徴はまた、複数の実装形態でまたは任意の適切な副組み合わせで別々に実施されうる。さらに、特徴が特定の組み合わせで作用すると上述され、さらに当初はそのようなものとして請求されうるが、請求した組み合わせからの1つまたは複数の特徴は場合によってはその組み合わせから除きうること、請求した組み合わせは副組み合わせまたは副組み合わせの変形を対象としうる。同様に、動作が図面では特定の順序で示されているが、これは、望ましい結果を達成するために、このような動作が、示された特定の順序でもしくは順次に実行されること、または示された動作のすべてが実行されることを必要とすると理解されるべきではない。さらに、図面は、さらに1つの例示的なプロセスを流れ図の形で概略的に示すことができる。しかし、示されない他の動作が、概略的に示される例示的なプロセスに組み込まれてもよい。たとえば、示された動作のいずれかの前、その後、同時またはその間に、1つまたは複数の追加の動作が実行可能である。特定の状況では、マルチタスク方式および並列処理が有利な場合がある。さらに、上述の実装形態における種々のシステム構成要素の分離は、すべての実装形態でこのような分離を必要とすると理解されるべきではなく、説明したプログラム構成要素およびシステムは一般に単一のソフトウェア製品に合わせて統合されるかまたは複数のソフトウェア製品にパッケージ化されることが可能なことを理解されたい。さらに、他の実装形態は、以下の特許請求の範囲に含まれる。場合によっては、特許請求の範囲に記載された作用は、異なる順序で実行でき、依然として所望の結果を達成することが可能である。