複数の第1電極を一方の面上に有する配線基板と、前記複数の第1電極とそれぞれ対応して配置された複数の第2電極を一方の面上に有する電子部品と、を有し、前記第1電極のうちの少なくとも1つ以上は、複数の分割部分に分割された特定電極であり、前記分割部分が、各々異なる配線に接続され、前記分割部分のうちの何れか1つ以上が、対応する前記第2電極とはんだを介して接続されていることを特徴とする電子装置。前記第1電極のうちの少なくとも1つ以上は、複数分割されずにその全体が一体的に構成されている通常電極であり、前記通常電極が、対応する前記第2電極とはんだを介して接続されていることを特徴とする請求項1に記載の電子装置。前記複数の分割部分には、相対的に寸法が大きい大寸法部と、相対的に寸法が小さい小寸法部と、が含まれることを特徴とする請求項1又は2に記載の電子装置。前記分割部分の各々が対応する前記第2電極と対向していることを特徴とする請求項1乃至3の何れか一項に記載の電子装置。前記配線基板の前記一方の面上にはソルダーレジストが形成され、前記ソルダーレジストには、複数の開口が一定間隔で形成され、前記第1電極は、それぞれ対応する前記開口内に配置されていることを特徴とする請求項1乃至4の何れか一項に記載の電子装置。前記通常電極の径が、前記分割部分どうしの間隔よりも大きいことを特徴とする請求項2に記載の電子装置。前記大寸法部が前記特定電極の中央部に配置されていることを特徴とする請求項3に記載の電子装置。前記大寸法部の周囲に複数の前記小寸法部が配置されていることを特徴とする請求項7に記載の電子装置。前記電子部品と前記配線基板との間隔に樹脂が充填されていることを特徴とする請求項1乃至8の何れか一項に記載の電子装置。前記電子部品は半導体チップであることを特徴とする請求項1乃至9の何れか一項に記載の電子装置。前記電子部品は半導体パッケージであることを特徴とする請求項1乃至9の何れか一項に記載の電子装置。基板本体と、前記基板本体の一方の面上に形成された複数の第1電極と、を有し、前記第1電極のうちの少なくとも1つ以上は、複数の分割部分に分割された特定電極であり、前記分割部分が、各々異なる配線に接続され、前記第1電極のうちの他の少なくとも1つ以上は、複数分割されずにその全体が一体的に構成されている通常電極であり、前記通常電極の径が、前記分割部分どうしの間隔よりも大きいことを特徴とする配線基板。当該配線基板を、複数の第2電極が規則的に配置された電子部品と対向させたときに、前記通常電極がそれぞれ対応する前記第2電極と対向し、前記特定電極の前記分割部分の各々が対応する前記第2電極と対向することを特徴とする請求項12に記載の配線基板。フリップチップ接続用であることを特徴とする請求項12又は13に記載の配線基板。複数の第1電極を一方の面上に有する配線基板上に、前記複数の第1電極とそれぞれ対応して配置された複数の第2電極を一方の面上に有し、前記第1電極のうちの少なくとも1つ以上は複数の分割部分に分割された特定電極であり、前記分割部分が各々異なる配線に接続され、前記第2電極の各々にはんだボールが形成されている電子部品、を搭載する工程と、前記はんだボールをリフローさせて、前記第2電極の各々を前記第1電極とはんだを介して接続する工程と、を有し、前記接続する工程では、前記分割部分のうちの何れか1つ以上を、対応する前記第2電極とはんだを介して接続することを特徴とする電子装置の製造方法。前記複数の分割部分には、相対的に寸法が大きい大寸法部と、相対的に寸法が小さい小寸法部と、が含まれ、前記大寸法部が前記第1電極の中央部に配置され、前記複数の分割部分の並び方向において、前記第1電極の中心に対して前記第2電極を前記小寸法部側へオフセットさせて前記配線基板上に前記電子部品を搭載した状態で、前記はんだボールを前記リフローさせることにより、前記大寸法部と前記小寸法部とを前記第1電極と接続することを特徴とする請求項15に記載の電子装置の製造方法。前記接続する工程では、前記はんだボールをリフローさせた状態で、前記チップを保持して前記配線基板に対して相対的に移動させることにより、前記特定電極の複数の前記分割部分のうち、所望の分割部分上にはんだを濡れ広がらせることを特徴とする請求項15に記載の電子装置の製造方法。しかしながら、フリップチップ接続される半導体装置の場合、チップと配線基板とをはんだで接続する為、このはんだの直接的な接続先を簡単には変えることができない。そのため、フリップチップ接続される半導体装置の場合、用途毎にチップを変更したり、或いは、用途毎に配線基板上の配線パターンを変更することによって、回路を切り替えることが一般的である。しかし、その場合、回路の種類ごとにチップと配線基板との組み合わせを用意する必要があり、非効率である。その為、フリップチップ接続されて構成される半導体装置などのように、はんだを用いた電極どうしの電気的接続が行われる電子装置においても、チップなどの電子部品の回路、又は、配線基板の回路を変更する以外の手法で、電子部品の電極の接続先を切り替える方法が望まれている。本発明は、複数の第1電極を一方の面上に有する配線基板と、前記複数の第1電極とそれぞれ対応して配置された複数の第2電極を一方の面上に有する電子部品と、を有し、前記第1電極のうちの少なくとも1つ以上は、複数の分割部分に分割された特定電極であり、前記分割部分が、各々異なる配線に接続され、前記分割部分のうちの何れか1つ以上が、対応する前記第2電極とはんだを介して接続されていることを特徴とする電子装置を提供する。この発明によれば、特定電極の複数の分割部分のうちの何れか1つ以上が、対応する第2電極とはんだを介して接続されることによって、第2電極の接続先が選択された構造の電子装置を提供することができる。つまり、フリップチップ接続されて構成される半導体装置などのように、はんだを用いた電極どうしの電気的接続が行われる電子装置においても、チップなどの電子部品の回路、又は、配線基板の回路を変更する以外の手法で、電子部品の電極の接続先を切り替えることができる。また、本発明は、基板本体と、前記基板本体の一方の面上に形成された複数の第1電極と、を有し、前記第1電極のうちの少なくとも1つ以上は、複数の分割部分に分割された特定電極であり、前記分割部分が、各々異なる配線に接続され、前記第1電極のうちの他の少なくとも1つ以上は、複数分割されずにその全体が一体的に構成されている通常電極であり、前記通常電極の径が、前記分割部分どうしの間隔よりも大きいことを特徴とする配線基板を提供する。また、本発明は、複数の第1電極を一方の面上に有する配線基板上に、前記複数の第1電極とそれぞれ対応して配置された複数の第2電極を一方の面上に有し、前記第1電極のうちの少なくとも1つ以上は複数の分割部分に分割された特定電極であり、前記分割部分が各々異なる配線に接続され、前記第2電極の各々にはんだボールが形成されている電子部品、を搭載する工程と、前記はんだボールをリフローさせて、前記第2電極の各々を前記第1電極とはんだを介して接続する工程と、を有し、前記接続する工程では、前記分割部分のうちの何れか1つ以上を、対応する前記第2電極とはんだを介して接続することを特徴とする電子装置の製造方法を提供する。本発明によれば、フリップチップ接続されて構成される半導体装置などのように、はんだを用いた電極どうしの電気的接続が行われる電子装置においても、チップなどの電子部品の回路、又は、配線基板の回路を変更する以外の手法で、電子部品の電極の接続先を切り替えることができる。以下、本発明の実施形態について、図面を用いて説明する。なお、すべての図面において、同様の構成要素には同一の符号を付し、適宜に説明を省略する。第1の実施形態図1aは第1の実施形態に係る半導体装置100の模式的な断面図であり、図1b及びcは、図1aの破線で囲まれた領域Aを拡大した模式的な断面図である。このうちbは特定電極220の分割部分221が半導体チップ300以下、チップ300の第2電極310と接続されている例を示し、cは特定電極220の分割部分221及び222がチップ300の第2電極310と接続されている例を示す。図2は第1の実施形態に係る半導体装置100の配線基板200の特定電極220を示す平面図である。図3は半導体装置100の模式図であり、このうちaは側断面図、bは半導体装置100の一部分を示す平面図である。本実施形態に係る電子装置例えば、半導体装置100は、複数の第1電極210を一方の面上に有する配線基板200と、複数の第1電極210とそれぞれ対応して配置された複数の第2電極310を一方の面上に有する電子部品例えば、チップ300と、を有し、第1電極210のうちの少なくとも1つ以上は、複数の分割部分例えば、2つの分割部分221、222に分割された特定電極220であり、分割部分221、222が、各々異なる配線251、252に接続され、分割部分221、222のうちの何れか1つ以上が、対応する第2電極310とはんだ110を介して接続されている。本実施形態に係る半導体装置100は、例えば、半導体パッケージである。また、本実施形態に係る配線基板200は、基板本体201と、基板本体201の一方の面上に形成された複数の第1電極210と、を有し、第1電極210のうちの少なくとも1つ以上は、複数の分割部分例えば、2つの分割部分221、222に分割された特定電極220であり、分割部分221、222が、各々異なる配線251、252に接続され、第1電極210のうちの他の少なくとも1つ以上は、複数分割されずにその全体が一体的に構成されている通常電極230であり、通常電極230の径が、分割部分221、222どうしの間隔よりも大きい。以下、詳細に説明する。図1及び図3に示すように、半導体装置100は、配線基板200と、チップ300と、を有している。配線基板200の一方の面上には、複数の第1電極210が規則的に例えばマトリクス状に配置されている図4参照。チップ300の一方の面上には、複数の第2電極310が、それぞれ第1電極210と対向する配置で形成されている。配線基板200の各第1電極210とチップ300の各第2電極310とは、はんだ110を介して接続されている。すなわち、チップ300は、配線基板200上にフリップチップ接続されている。図1aに示すように、配線基板200の内部には、配線260が引き回されている。配線基板200の他方の面には電極不図示が形成されており、これら電極上図1aでは下には、はんだボール270が設けられている。はんだボール270は、配線基板200の他方の面の電極と、マザーボードなど他の電子部品の電極不図示とを接続するためのものである。配線260は、一部の配線250とはんだボール270とを相互に接続している。チップ300は、その上面または周囲に、CuやAlなどを含む金属などからなる保護部材リッド600を有していても良い。図4は配線基板200の一部分図2bの領域A内の部分を示す平面図であり、このうちaでは各第1電極210特定電極220及び通常電極230に接続された配線250も示しているが、bでは第1電極210の形状を分かりやすくするため配線250の図示を省略している。図4に示すように、配線基板200の一方の面上にはソルダーレジスト240が形成されている。ソルダーレジスト240は、ソルダーレジスト240の一部が除去されることによって形成され、配線基板200のチップ側に向けて開口した複数の開口240aを一定間隔で有している。第1電極210は、それぞれ対応する開口240a内に配置されている。複数の第1電極210には、特定電極220と通常電極230とが含まれている。通常電極230は、複数分割されずにその全体が一体的に構成されている。特定電極220は、複数の分割部分例えば、2つの分割部分221、222に分割されている。特定電極220の複数の分割部分221、222は、共通の開口240a内に配置されている。通常電極230の径は、分割部分221、222どうしの間隔つまり、後述するスリット220aの幅よりも大きい。また、本実施形態において、複数の開口240aは互いに同じ半径の円形である。本実施形態の半導体装置100における配線基板200は、内部に特定電極220を有する第1の開口240aと、当該特定電極220と配線250を介して接続された通常電極230を内部に有し第1の開口240aに隣接する第2の開口240aとを備えている。第1の開口240aの中心と、第2の開口240aの中心とを通る直線に対して、分割部分221、222はいずれも線対称である。また、第2の開口240aに隣接し前記第1の開口240aと第2の開口240aとの中心を通る直線上に開口中心が配置された第3の開口240aを更に備えており、第1の開口240aの中心と第2の開口240aの中心との間の距離は、第2の開口240aの中心と第3の開口240aの中心との間の距離と等しい。また、分割部分221を起点として配線251が延伸する方向と、分割部分222を起点として配線252が延伸する方向とは、互いに反対方向である。図4aに示すように、各第1電極210は、それぞれ配線250に接続されている。これらの配線250には、所定の信号が伝達される配線信号線251や、グランド端子図示略に接続されている配線グランド線252が含まれる。ここで、特定電極220の分割部分221、222の各々は、互いに異なる配線250に接続されている。本実施形態の場合、例えば、分割部分221は信号線251に接続され、分割部分222はグランド線252に接続されている。図2に示すように、特定電極220の複数の分割部分221、222には、相対的に寸法が大きい大寸法部である分割部分221と、相対的に寸法が小さい小寸法部である分割部分222と、が含まれる。このうち、大寸法部である分割部分221が特定電極220の中央部に配置されている。すなわち、分割部分221は、当該分割部分221を含む特定電極220と対応する開口240aの中央部に配置される。本実施形態の場合、例えば、分割部分221、222は、1つの円を、これら分割部分221、222の並び方向と直交する直線状のスリット220aにより分断することにより得られる形状となっている。ここで、大寸法部である分割部分221の平面積は、例えば、通常電極230の平面積の75以上150以下であることが挙げられる。図5は半導体装置100の半導体チップ300以下、チップ300の第2電極310と配線基板200の特定電極220及び通常電極230との配置関係及び寸法の関係を示す図である。このうち図5aは、各通常電極230の中心と、それら通常電極230と対応する第2電極310の中心と、が対向するように、配線基板200とチップ300とを対向させた状態の側断面図である。図5bは配線基板200の特定電極220及び通常電極230を実線で示し、チップ300の第2電極310を一点鎖線で示し、それらを重ねて示した平面図である。図5aに示すように配線基板200とチップ300とを対向させた状態で、図5a及び図5bに示すように、特定電極220の各分割部分221、222の各々が、対応する第2電極310と対向するように、各分割部分221、222の寸法及び配置が設定されている。なお、図1に示すように、チップ300を配線基板200上に接続した状態でも、特定電極220の各分割部分221、222の各々が、対応する第2電極310と対向している。すなわち、第2電極310を配線基板200上に投影した場合に、その投影されたエリア内に、各分割部分221、222の少なくとも一部分ずつが存在している。ただし、小寸法部である分割部分222の一部分は、その投影されたエリアの外側に位置していることが好ましい。図6は配線基板200の第1電極210特定電極220及び通常電極230の平面的な配置の例を示す平面図である。図6に示すように、配線基板200には、例えば、非常に多くの数の第1電極210が形成されている。このうち、最外周から10列以内の第1電極210のみが、特定電極220となっていることが好ましい。また、これら第1電極210のうち、多くても10以下例えば、5以下の第1電極210のみが、特定電極220となっていることが好ましい。図7は配線基板200の特定電極220と通常電極230との寸法の関係を示す平面図である。図7に示すように、特定電極220と通常電極230の中心を合わせたときに、各分割部分221、222の少なくとも一部分ずつが、通常電極230と重なる。図8は半導体装置100の特定電極220、はんだ110、第2電極310等の寸法規定の例を説明するための断面図である。特定電極220の分割部分221、222とは、下記式で規定される間隔MINGap以上の距離を開けて隣り合って配置されている。これにより、分割部分221に対して選択的にはんだ110を接合したい場合に、はんだ110が分割部分222に接触してしまうことを抑制することができる。MINGap=SKM/2S-LJ/2ここで、式中のSは、下記式で表される。S=R2-K/221/2また、式中のJ、R、K、L、Mは、それぞれ、以下の値である。J:第2電極310の中心位置と分割部分221の中心位置との平面的なずれ量R:はんだ110の半径K:はんだの高さL:第2電極310の中心位置と、分割部分221における分割部分222側の端部との水平距離M:分割部分222の厚み次に、本実施形態に係る半導体装置の製造方法を説明する。図9はこの製造方法の一例を説明するための図である。このうち図9a乃至cは一連の工程を示す断面図、図9dは図9aの段階での第2電極310と特定電極220との平面的な位置関係を示す図である。同様に、図10はこの製造方法の他の一例を説明するための図である。このうち図10a乃至cは一連の工程を示す断面図、図10dは図10aの段階での第2電極310と特定電極220との平面的な位置関係を示す図である。この製造方法は、上述の配線基板200上に、上述のチップ300電子部品を搭載する工程と、はんだボール111をリフローさせて、第2電極310の各々を第1電極210とはんだ110を介して接続する工程と、を有し、前記接続する工程では、分割部分221、222のうちの何れか1つ以上を、対応する第2電極310とはんだ110を介して接続する。この製造方法は、例えば、いわゆるC4ControlledCollapseChipConnection法により実現することができる。以下、詳細に説明する。先ず、図9を参照して、特定電極220の分割部分221、222のうち、分割部分221のみが対応する第2電極310と接続されるように、チップ300を配線基板200上にフリップチップ接続する例を説明する。チップ300の各第2電極310上図9aでは第2電極310の下には、予め、はんだボール111が固定されている。なお、各はんだボール111の寸法は、互いに等しい。次に、各はんだボール111の頂部図9aでは下部に、フラックス図示略を付着させる。次に、図9a及び図9dに示すように、各第2電極310の中心c図9dを各第1電極210の中心からオフセットさせて、チップ300を配線基板200上に搭載する。ここで、オフセットの方向は、特定電極220の複数の分割部分221、222の並び方向であり、且つ、分割部分222から分割部分221に向かう方向である。これにより、例えば、図9aに示すように、特定電極220上のはんだボール111が分割部分221上に配置され、且つ、分割部分222上には配置されない。なお、通常電極230上にもはんだボール111が配置された状態となる。ただし、はんだボール111は、通常電極230の中心から、上記の方向図9aの左側へオフセットされて配置されている。次に、図9bに示すように、はんだボール111を加熱することによってリフローさせる。図9bは、はんだボール111が溶融した直後の状態を示している。この状態では、溶融したはんだ112の上にチップ300が浮いている。なお、この加熱の段階から、フラックスは徐々に揮発する。図9bに示す状態の後は、溶融した各はんだ112の表面張力により、チップ300が配線基板200に対して相対的に移動する。具体的には、それら表面張力の水平方向成分の合算値がゼロに近づく方向図9bの矢印B方向へと、チップ300が配線基板200に対して相対的に移動する。換言すれば、上述したオフセットの方向の反対方向へと、チップ300が配線基板200に対して相対的に移動する。その結果、図9cに示すように、各通常電極230の中心がそれぞれ対応する第2電極310の中心と対向する位置でバランスが取れて、チップ300と配線基板200との相対位置が安定する。そして、その位置で溶融したはんだ112が固化し、固化したはんだ110を介してチップ300と配線基板200とが接続される。ここで、上記のように、溶融したはんだ112の表面張力により、配線基板200に対するチップ300の位置が自動的に補正される動作を、セルフアライメントという。このようなセルフアライメントが生じる理由は、上述のように、多数の第1電極210のうち僅かな例えば数以下の第1電極210のみが特定電極220である一方で、残りの大多数の第1電極210は通常電極230であり、これら通常電極230上で溶融したはんだ112の表面張力が、配線基板200に対するチップ300のセルフアライメントに際して支配的となるためである。なお、このようなセルフアライメントにより、特定電極220上のはんだ110112は、図9cに示すように、チップ300及び配線基板200の法線に対して傾斜する方向に引き伸ばされる。ここで、はんだボール111は、図9aの段階でフラックスが付着された部位にのみ濡れ広がる図9b。すなわち、特定電極220上のはんだボール111は、分割部分221、222のうち、分割部分221上にのみ濡れ広がる。そして、はんだボール111と、このように濡れ広がった箇所と、の接続が維持されたまま、セルフアライメントされる図9c。また、他方の分割部分222には、たとえ溶融したはんだ112が該分割部分222に触れたとしても、はんだ110が接合されない。このため、はんだ110は、分割部分221に対して選択的に接続され、分割部分222とは導通しない。次に、図10を参照して、特定電極220の分割部分221、222の双方が第2電極310と接続されるように、チップ300を配線基板200上にフリップチップ接続する例を説明する。この場合も、先ず、チップ300の各第2電極310上に固定されたはんだボール111の頂部図10aでは下部に、フラックス図示略を付着させる。次に、図10a及び図10dに示すように、各第2電極310の中心c図10dを各第1電極210の中心からオフセットさせて、チップ300を配線基板200上に搭載する。ここで、オフセットの方向は、特定電極220の複数の分割部分221、222の並び方向であり、且つ、分割部分221から分割部分222に向かう方向である。これにより、例えば、図10aに示すように、特定電極220上のはんだボール111が分割部分222上に配置され、且つ、分割部分221上には配置されない。なお、通常電極230上にもはんだボール111が配置された状態となる。ただし、はんだボール111は、通常電極230の中心から、上記の方向図10aの右側へオフセットされて配置されている。そのオフセット量は、図10aに示すようにはんだボール111が特定電極220の分割部分222とのみ接するようなオフセット量でも良いし、はんだボール111が特定電極の分割部分221、222の双方に接触するようなオフセット量でも良い。次に、図10bに示すように、はんだボール111を加熱することによってリフローさせる。図10bは、はんだボール111が溶融した直後の状態を示している。この状態では、溶融したはんだ112の上にチップ300が浮いている。図10bに示す状態の後は、溶融した各はんだ112の表面張力により、図9のケースと反対方向図10bの矢印D方向に、チップ300が配線基板200に対してセルフアライメントされる。その結果、図10cに示すように、各通常電極230の中心がそれぞれ対応する第2電極310の中心と対向する位置でバランスが取れて、チップ300と配線基板200との相対位置が安定する。そして、その位置で溶融したはんだ112が固化し、固化したはんだ110を介してチップ300と配線基板200とが接続される。ここで、はんだボール111は、図10aの段階でフラックスが付着された部位にのみ濡れ広がろうとするが、この場合、分割部分221よりも分割部分222の電極面積が小さいため、フラックスが全て揮発するよりも前に、はんだボール111が分割部分221にも接触する。その結果、はんだボール111は、セルフアライメントの過程で、特定電極220の中央に位置する分割部分221上にも濡れ広がる。このため、はんだ110は、分割部分221及び222の双方に対して接続される。なお、図9の方法により、はんだ110を分割部分221に対して選択的に接続することによって、チップ300の対応する第2電極310から供給される信号を、所望の供給先に供給することができる。一方、図10の方法により、はんだ110を分割部分221及び分割部分222に対して接続することによって、チップ300の対応する第2電極310から供給される信号は、分割部分222を介してグランドに伝達されるため、この信号を使わない状態とすることができる。図11は第1の実施形態に係る半導体装置の製造方法におけるはんだのリフローの仕方を説明するための図である。先ず、予めはんだボール111が設けられたチップ300を配線基板200上に搭載する図11a。この状態は、図9a又は図10aの状態に相当する。次に、配線基板200及びチップ300をリフロー装置400内に投入し、加熱する図11b。これにより、はんだボール111を溶融させて、上述のセルフアライメントを行う。この状態は、図9b又は図10bの状態に相当する。次に、配線基板200及びチップ300をリフロー装置400から搬出し、冷却する。これにより、溶融したはんだ112を硬化させ、チップ300と配線基板200とがはんだ110を介して相互に接続された状態とする。こうして、半導体装置100が得られる図11c。この状態は、図9c又は図10cの状態に相当する。以上のような第1の実施形態によれば、特定電極220の複数の分割部分221、222のうちの何れか1つ以上を、対応する第2電極310とはんだ110を介して接続することによって、第2電極310の接続先を切り替えることができる。上記のように、はんだボール111を溶融させて、セルフアライメントにより配線基板200に対するチップ300の相対位置を調節する場合、チップ300を配線基板200上に搭載する位置を変更するだけで、第2電極310の接続先を切り替えることができる。つまり、チップ300を自動搭載するマウンタの制御を変更するだけで、第2電極310の接続先を切り替えることができる。なお、セルフアライメントにより配線基板200に対するチップ300の相対位置を調節する場合、最終的なチップ300と配線基板200との相対位置関係は、通常の製品と同様であり、従って、最終的に得られる半導体装置100の形状も、通常の製品と同様であるため、半導体装置100に生じる反り等の影響も、通常の製品と同様である。本実施形態においては、特定電極220を、相対的に寸法が大きい大寸法部である分割部分221と、相対的に寸法が小さい小寸法部である分割部分222と、が含まれるように分割している。これにより、大寸法部分割部分221のみにはんだ110を接合した場合と、大寸法部と小寸法部分割部分222の双方にはんだ110を接合した場合と、のいずれの接続形態を選んだ場合であっても、高い接合歩留まりを得ることができる。以下、その理由を具体的に説明する。はんだボール111を特定電極220の一方の分割部分に対してのみ選択的に接合したい時、接合対象の分割部分の面積が通常電極230と比べて極端に小さい場合、接合対象の特定電極220よりはみだしたはんだが同じ特定電極200内の他方の分割部分に接触し、意図せずはんだ110が双方の分割部分に対して接続されてしまうことがある。これに対して、特定電極220を、互いに表面積が異なる大寸法部と小寸法部とに分割することによって、はんだ110を大寸法部に対してのみ接合したり、または、大寸法部及び小寸法部の双方に対して接合することができる。一方の分割部分に対してはんだ110を選択的に接続する必要がある場合であっても、相対的に寸法の大きな大寸法部である分割部部分221に対してはんだ110を接続することにより、一定以上のはんだ接合面積を確保することができる。また、本実施形態において、特定電極220は、その側面がソルダーレジスト240から離間して形成される所謂NSMD構造となっている。NSMD構造では電極の側面もはんだ接合が可能であるため、平面視において充分な面積の分割部分221を確保できない場合であっても、電極の側面をはんだ接合部とすることにより、電極面積の低下の影響を緩和することができる。さらに、特定電極220の大寸法部である分割部分221をNSMD構造とし、小寸法部である分割部分222をSMD構造としても良い。例えば小寸法部である分割部分222の導体パターンのうち、配線250よりも幅が広い導体部の一部をソルダーレジスト240で覆う形とする。電極側面の一部をソルダーレジスト240で覆うことで、その部分がはんだ接合しない領域となり、大寸法部に対してのみ接続する場合と、大寸法部及び小寸法部の双方に接続する場合と、のそれぞれの場合における特定電極220とはんだ110との接合面積の差をさらに小さくでき、接合歩留まりを高くすることができる。さらに、特定電極220の大寸法部である分割部分221と、小寸法部である分割部分222との双方をSMD構造としても良い。SMD構造でははんだ接合面積の確保が難しくなるが、特定電極200が互いに面積が異なる分割部分を有するため、はんだ110を大寸法部に対してのみ接合したり、または、大寸法部及び小寸法部の双方に対して接合することにより、一定以上のはんだ接合面積を確保することができる。第2の実施形態図12は第2の実施形態に係る半導体装置100を示す図であり、このうちaは側断面図、bは拡大断面図である。本実施形態に係る半導体装置100は、チップ300と配線基板200との間隔にアンダーフィル樹脂樹脂120が充填されている点でのみ、上記の第1の実施形態に係る半導体装置100と相違し、その他の点は第1の実施形態に係る半導体装置100と同様に構成されている。ここで、図12bに示す例では、図1aと同様に、特定電極220の複数の分割部分221、222のうち、分割部分221に対してのみ、はんだ110が接続され、分割部分222にははんだ110が接続されていない。この場合、アンダーフィル樹脂120は、分割部分221と分割部分222との間隔にも充填されている。すなわち、アンダーフィル樹脂120は、特定電極220の複数の分割部分221、222のうち、はんだ110を介して相互に接続されていない部分どうしの間にも充填されている。以上のような第2の実施形態によれば、チップ300と配線基板200との間隔にアンダーフィル樹脂120が充填されているので、このアンダーフィル樹脂120によって、予期しない短絡の発生を抑制することができる。特に、特定電極220の複数の分割部分221、222に、はんだ110を介して相互に接続されていない部分が存在する場合に、それらの間隔にもアンダーフィル樹脂120が充填されているので、それらの短絡の発生を抑制することができる。本実施形態に係る半導体装置100は、特にはんだボール270を備える場合に有効である。すなわち半導体装置100は、該半導体装置100をマザーボードなど他の電子部品の電極とはんだボール270を介して接続する際に、はんだボール270の融点以上に加熱されることがあるが、この加熱時にはんだ110が再溶融しても、アンダーフィル樹脂120によって分割部分221、222との接続状態が変化することを防止することができる。特にはんだ110が純スズ、もしくはスズを主成分とし、銀銅ビスマス亜鉛の何れか一つ以上を含む合金からなる、いわゆるPbフリーはんだの場合は、はんだ110とはんだボール270との融点差が小さくなるため、本実施形態に係る半導体装置100は顕著な効果を得ることができる。第3の実施形態図13は第3の実施形態に係る半導体装置100の模式的な断面図であり、このうちaは特定電極220の分割部分221がチップ300の第2電極310と接続されている例を示し、bは特定電極220の分割部分221及び222がチップ300の第2電極310と接続されている例を示す。また、図14は、第2電極310にはんだボール111が設けられたチップ300と配線基板200とを対向させた状態を示す断面図である。上記の第1の実施形態では、チップ300の第2電極310がパッド状であり半導体装置100をC4法により製造する例を説明したが、第3の実施形態では、チップ300の第2電極310がポスト状である例を説明する。図13に示すように、本実施形態の場合、チップ300の第2電極310は、はんだ110よりも高融点の金属からなる柱状の導体であり、例えば、Cuポストである。そして、図14に示すように、第2電極310上に、はんだボール111が設けられている。次に、本実施形態の場合の半導体装置の製造方法を説明する。図15はこの製造方法の一例を説明するための図である。このうち図15a乃至cは一連の工程を示す断面図、図15dは図15aの段階での第2電極310と特定電極220との平面的な位置関係を示す図である。同様に、図16はこの製造方法の他の一例を説明するための図である。このうち図16a乃至cは一連の工程を示す断面図、図16dは図16aの段階での第2電極310と特定電極220との平面的な位置関係を示す図である。先ず、図15を参照して、特定電極220の分割部分221、222のうち、分割部分221のみが対応する第2電極310と接続されるように、チップ300を配線基板200上にフリップチップ接続する例を説明する。先ず、各はんだボール111に、フラックス図示略を付着させる。次に、図15a及び図15dに示すように、各第2電極310の中心c図15dを各第1電極210の中心からオフセットさせて、チップ300を配線基板200上に搭載する。オフセットの方向は、図9aの場合と同様である。次に、図15bに示すように、はんだボール111を加熱することによってリフローさせる。図15bは、はんだボール111が溶融した直後の状態を示している。この状態では、溶融したはんだ112の上にチップ300が浮いている。その後、図9bの場合と同様に、はんだ112の表面張力によって、矢印B方向にセルフアライメントがなされる。その結果、図15cに示すように、各通常電極230の中心がそれぞれ対応する第2電極310の中心と対向する位置でバランスが取れて、チップ300と配線基板200との相対位置が安定する。そして、その位置で溶融したはんだ112が固化し、固化したはんだ110を介してチップ300と配線基板200とが接続される。ここで、はんだボール111は、図15aの段階でフラックスが付着された部位にのみ濡れ広がる。すなわち、特定電極220上のはんだボール111は、分割部分221、222のうち、分割部分221上にのみ濡れ広がる。このため、はんだ110は、分割部分221に対して選択的に接続され、分割部分222とは導通しない。次に、図16を参照して、特定電極220の分割部分221、222のうち、分割部分222のみが対応する第2電極310と接続されるように、チップ300を配線基板200上にフリップチップ接続する例を説明する。この場合も、先ず、チップ300の各第2電極310上に固定されたはんだボール111に、フラックス図示略を付着させる。次に、図16a及び図16dに示すように、各第2電極310の中心c図16dを各第1電極210の中心からオフセットさせて、チップ300を配線基板200上に搭載する。オフセットの方向は、図10aの場合と同様である。次に、図16bに示すように、はんだボール111を加熱することによってリフローさせる。図16bは、はんだボール111が溶融した直後の状態を示している。この状態では、溶融したはんだ112の上にチップ300が浮いている。その後、図10bの場合と同様に、はんだ112の表面張力によって、矢印D方向にセルフアライメントがなされる。その結果、図16cに示すように、各通常電極230の中心がそれぞれ対応する第2電極310の中心と対向する位置でバランスが取れて、チップ300と配線基板200との相対位置が安定する。そして、その位置で溶融したはんだ112が固化し、固化したはんだ110を介してチップ300と配線基板200とが接続される。ここで、はんだボール111は、図16aの段階でフラックスが付着された部位にのみ濡れ広がろうとするが、この場合、セルフアライメントの過程で、特定電極220の中央に位置する分割部分221上にも濡れ広がる。このため、はんだ110は、分割部分221及び222の双方に対して接続される。以上のような第3の実施形態によれば、上記の第1の実施形態と同様の効果が得られる。さらに、本実施形態によれば、半導体装置100は、はんだ110よりも高融点の金属からなる柱状導体を備えるため、チップ300と配線基板200の接合リフロー前のはんだボール111の基板水平方向の位置バラツキを、該柱状導体を備えない場合と比べて小さくできる。これにより高い歩留まりで特定電極220に対する所望の接続を得ることができる。なお、第3の実施形態においても、第2の実施形態と同様に、チップ300と配線基板200との間隔にアンダーフィル樹脂120を充填しても良い。特に、チップ300と配線基板200との接合リフロー前に、硬化前のアンダーフィル樹脂120を予め形成する場合であっても、はんだボール111は柱状導体に支持されているため、予め形成されたアンダーフィル樹脂120中にはんだボール111を挿入する際のはんだボール111の変形を小さくすることができる。第4の実施形態本実施形態では、図17の平面図を参照して、特定電極220の形状のバリエーションを説明する。図17aの例では、特定電極220は、3つの分割部分221、222、223を有している。このうち大寸法部である分割部分221は、8角形に形成されている。この分割部分221の両側に、それぞれ半円形の小寸法部である分割部分222、223が配置されている。分割部分221と分割部分222、223との間には、それぞれ直線状のスリット220aが形成されている。図示は省略するが、各分割部分221~223には、それぞれ異なる配線250が接続されている。この例では、はんだバンプはんだ110は、分割部分221に対してのみ接続される場合と、分割部分221及び222に対してのみ接続される場合と、分割部分221及び223に対してのみ接続される場合と、分割部分221、222、223のすべてに対して接続される場合とがある。これらの何れの場合にも、特定電極220に対するはんだ110の接続端の形状が、なるべく丸まった形状となることができるように、各分割部分221~223の形状及び配置が設定されている。図17bの例でも、特定電極220は、3つの分割部分221、222、223を有し、大寸法部である分割部分221は8角形に形成され、この分割部分221の両側に、それぞれ小寸法部である分割部分222、223が配置されている。ただし、図17bの例では、分割部分222、223は、それぞれ直線状細長い矩形状に形成されている。図示は省略するが、各分割部分221~223には、それぞれ異なる配線250が接続されている。これら分割部分222、223は、例えば、配線250図示略の延長線上に、配線250と同じ幅図17bの左右幅で形成されている。こうすることにより、分割部分222、223及び配線250の一括形成がより容易となる。なお、図17bの例でも、特定電極220とはんだ110との接続のバリエーションは、図17aの例と同様である。図17cの例では、特定電極220は、5つの分割部分221、222、223、224、225を有している。このうち小寸法部である分割部分222~225は、それぞれ楕円形に形成されている。分割部分222~225は、大寸法部である分割部分221の四方に90度間隔でそれぞれ配置されている。各分割部分222~225と分割部分221との間には、分割部分222~225の各々の長軸に沿った弧状の外周に沿う弧状のスリット220aが形成されている。このため、分割部分221の外周には、分割部分222~225の各々の長軸に沿った弧状の外周に沿う形状の凹みが形成されている。図示は省略するが、各分割部分221~225には、それぞれ異なる配線250が接続されている。図17cの例では、図17a、図17bの場合と比べて、分割部分221~225の数が多いため、特定電極220とはんだ110との接続のバリエーションを増やすことができる。図17dの例でも、特定電極220は、5つの分割部分221、222、223、224、225を有している。この例では、大寸法部である分割部分221は、円形とされている。また、小寸法部である分割部分222~225は、それぞれ矩形状に形成されている。分割部分222~225は、分割部分221の四方に90度間隔でそれぞれ配置されている。図示は省略するが、各分割部分221~225には、それぞれ異なる配線250が接続されている。分割部分222~225は、例えば、配線250図示略の延長線上に、配線250と同じ幅で形成されている。こうすることにより、分割部分222~225及び配線250の一括形成がより容易となる。図17dの例の特定電極220とはんだ110との接続のバリエーションは、図17cの例と同様である。図17eの例では、特定電極220は、3つの分割部分221、222、223を有し、大寸法部である分割部分221は楕円形又は円形に形成され、この分割部分221の両側に、それぞれ三日月型の小寸法部である分割部分222、223がそれぞれの弦を分割部分221側にして配置されている。図示は省略するが、各分割部分221~223には、それぞれ異なる配線250が接続されている。図17eの例の特定電極220とはんだ110との接続のバリエーションは、図17aの例と同様である。この何れのバリエーションの場合にも、特定電極220に対するはんだ110の接続端の形状が、なるべく丸まった形状となることができるように、各分割部分221~223の形状及び配置が設定されている。このように、図17a~eの何れの場合においても、大寸法部分割部分221の周囲に複数の小寸法部分割部分222~225が配置されている。なお、図17a~eの何れの場合においても、小寸法部である各分割部分221~225は、例えば、互いに同一形状、且つ、同一寸法に形成されている。ただし、小寸法部である各分割部分221~225のうち少なくとも2つ以上の形状又は寸法が互いに異なっていても良い。第5の実施形態第5の実施形態では、ローカルリフロー装置を用いてはんだを特定電極の所望の分割部分上に濡れ広がらせる例を説明する。図18は第5の実施形態に係る半導体装置の製造方法を説明するための平面図、図19はこの製造方法でのはんだのリフローの仕方を説明するための図である。本実施形態の場合、チップ300の構造は、上記の第3の実施形態と同様であり、第2電極310は、例えば、Cuポストである図14参照。また、配線基板200は、特定電極220の構造以外については、第3の実施形態と同様である。本実施形態の場合、特定電極220は、図18aに示す構造となっている。この構造は、上記の第4の実施形態で説明した図17dの構造である。以下、本実施形態に係る半導体装置の製造方法を説明する。先ず、予めはんだボール111が設けられたチップ300をローカルリフロー装置全体図示略の吸着ヘッド500により吸着保持する。そして、吸着ヘッド500によりチップ300を吸着保持したままで、チップ300を配線基板200上に搭載する図19a。ここで、図18bに示すように、特定電極220の所望の小寸法部及び大寸法部の上にはんだボール111が位置するように、チップ300を配線基板200上に配置する。例えば、はんだボール111は、分割部分225上及び分割部分221上に位置している。ここで、図18bの段階でのはんだボール111の径は、Cuポストである第2電極310の径と略等しい。次に、吸着ヘッド500を加熱することによって、はんだボール111を溶融させる図18b、図19b。これにより、溶融したはんだ112は、先ず、分割部分225上及び分割部分221上に濡れ広がる。吸着ヘッド500によりチップ300を吸着保持したままで、吸着ヘッド500とともにチップ300を図18cの矢印D方向に配線基板200に対して相対的に移動させる。これにより、図18cに示すように、溶融したはんだ112は、分割部分225上、分割部分221上及び分割部分224上に亘って濡れ広がる。つまり、複数の分割部分のうち、所望の分割部分上に、溶融したはんだ112を濡れ広がらせることができる。次に、溶解したはんだ112を冷却し固化させる。これにより、チップ300と配線基板200とがはんだ110を介して相互に接続された状態とする。具体的には、例えば、特定電極220の分割部分221、224及び225が、はんだ110を介して第2電極310と接続された状態となる。以上のような第5の実施形態によれば、以下の効果が得られる。すなわち、チップ300の電極がCuポストなどである場合においては、電極上のはんだの量が比較的少ないため、配線基板200の電極上に濡れ広がりにくい。このような事情に対し、本実施形態では、はんだを溶融させた状態で、チップ300を保持して配線基板200に対して相対的に移動させることにより、はんだを所望の分割部分上に濡れ広がらせることができる。つまり、例えば、Cuポストである第2電極310の径よりも広い範囲にまで、はんだを濡れ広がらせることができる。また、例えば、選別後の検査で、半導体装置の動作不良が見つかった場合に、はんだ110を再溶融させて、回路の繋ぎ替えを行うこともでき、歩留まりを向上させることもできる。第6の実施形態図23を用いて第6の実施形態を説明する。本実施形態における半導体装置においてはチップ300の搭載前に特定電極220の分割部分222が絶縁膜700で覆われている点が他の実施形態と異なる。絶縁膜700は例えばエポキシ基を含む熱硬化樹脂からなる。絶縁膜700は、分割部分222の側面及び上面をすべて覆っていることが好ましい。絶縁膜700は、分割部分222上における厚さが、ソルダーレジスト240の厚さよりも薄くなるように形成されることが好ましい。絶縁膜700を形成するには、配線基板200に例えばインクジェット法により任意の分割部分222を覆うように硬化前の絶縁性樹脂を印刷し、熱処理、UV処理などで硬化させる。その後チップ300を搭載することにより、本実施形態に係る半導体装置を得ることができる。本実施形態においては、分割部分222が絶縁膜700で覆われているので、特定電極220の分割部分222とはんだ110との意図せぬ短絡を確実に抑制できる。よって、はんだ110を特定電極220の分割部分221に対して選択的に接合することができる。また、例えばチップ300の搭載時のオフセット量を小さくすることが可能となる。さらにアンダーフィル樹脂120を形成することで特定電極220の分割部分222とはんだ110との間に2重の絶縁膜が形成されることとなり、絶縁膜700またはアンダーフィル樹脂120の一方がボイドなどを含んでいる場合でも確実な絶縁が可能となる。第7の実施形態図24を用いて第7の実施形態を説明する。本実施形態において、ソルダーレジスト240の開口240aがソルダーレジスト240の底面基板本体201に近い側から上面チップ300に近い側にかけて拡径するテーパ形状を備えている点が他の実施形態と異なる。ソルダーレジスト240の底面と、側壁開口240aの内周壁とのなす角度を75度よりも小さくすることが好適である。ソルダーレジスト240のこのようなテーパ形状は、例えばソルダーレジスト240の開口を形成する露光工程での回折を増す、あるいは現像工程でのエッチング量を増加させる、あるいはソルダーレジストを異なる開口径の2層で形成するなどにより実現できる。ソルダーレジスト240をこのようなテーパ形状とすることで、チップ300のオフセット搭載時にはんだボール111がソルダーレジストに乗り上げることによって発生する未着不良を軽減できるとともに、溶融したはんだ112が拡がることが可能な空間を大きくできるため特定電極220の分割部分221をはんだ110と接続しつつ、分割部分222とはんだ110との意図せぬ短絡を防止することができる。尚、第1電極210の断面形状を底面基板本体201に近い側から上面チップ300に近い側にかけて径が小さくなる台形状としても同様の効果を得ることができる。すなわち、溶融したはんだ112が拡がることが可能な空間を大きくできるため、特定電極220の分割部分221をはんだ110と接続しつつ、分割部分222とはんだ110との意図せぬ短絡を防止することができる。第1電極210のパターニング後にウェットエッチングを行うことにより、第1電極210の断面形状をこのような台形状とすることができる。そのウェットエッチング後、第1電極210の表面に例えばNi層やAuめっき層を形成しても台形状は維持される。上記の各実施形態では、チップ300を配線基板200上にフリップチップ接続する例を説明したが、本発明は、この例に限らず、BGABallGridArrayパッケージ半導体装置をマザーボード配線基板に実装する場合にも同様に適用することができる。また、上記の各実施形態では、電子部品がチップ300であり、電子装置が半導体装置100である例を説明したが、電子部品はチップ以外の電子部品であっても良く、電子装置は半導体装置以外の電子装置であっても良い。また、複数の第1電極210のうちの少なくとも1つ以上の第1電極210は、第2電極310と接続されていなくても良い。また、特定電極220の分割部分のうちの少なくとも何れか1つは、電源線に接続されていても良いし、或いは、他の第1電極210に接続されていても良い。また、配線基板200上に複数の特定電極220を形成する場合、それら特定電極220の向きは、図20に示すように互いに同一であっても良いし、或いは、図21に示すように、互いに異なる向きの特定電極220が含まれていても良い。すなわち、図20に示される2つの特定電極220は、複数の分割部分221、222の並び方向が互いに同一図20の左右方向である。これに対し、図21に示される2つの特定電極220のうち、一方上側の特定電極220における複数の分割部分221、222の並び方向図21の上下方向と、他方下側の特定電極220における複数の分割部分221、222の並び方向図21の左右方向とは、互いに直交している。ここで、図22を参照して、複数の特定電極220が図21に示すような向きで配置されている場合に、セルフアライメントによりチップ300を配線基板200上に接続する場合の、ボンディングオプションのバリエーションを説明する。チップ300を配線基板200に対して相対的に、図22aに示される矢印E方向左下方向にオフセットして、チップ300を配線基板200に搭載し、上述したようなセルフアライメントを行うことにより、上側の特定電極220では、双方の分割部分221、222に対してはんだ110を接続し、下側の特定電極220では、分割部分221に対してのみ選択的にはんだ110を接続することができる。また、チップ300を配線基板200に対して相対的に、図22bに示される矢印F方向右下方向にオフセットして、チップ300を配線基板200に搭載し、上述したようなセルフアライメントを行うことにより、上側の特定電極220では、双方の分割部分221、222に対してはんだ110を接続し、下側の特定電極220でも、双方の分割部分221、222に対してはんだ110を接続することができる。また、チップ300を配線基板200に対して相対的に、図22cに示される矢印G方向右上方向にオフセットして、チップ300を配線基板200に搭載し、上述したようなセルフアライメントを行うことにより、上側の特定電極220では、分割部分221に対してのみ選択的にはんだ110を接続し、下側の特定電極220では、双方の分割部分221、222に対してはんだ110を接続することができる。また、チップ300を配線基板200に対して相対的に、図22dに示される矢印H方向左上方向にオフセットして、チップ300を配線基板200に搭載し、上述したようなセルフアライメントを行うことにより、上側の特定電極220では、分割部分221に対してのみ選択的にはんだ110を接続し、下側の特定電極220でも、分割部分221に対してのみ選択的にはんだ110を接続することができる。このように、配線基板200上に、互いに異なる向きの複数の特定電極220を形成することにより、ボンディングオプションのバリエーションを増やすことができる。また、上記の各実施形態では、ソルダーレジスト240の別個の開口240a内に第1電極210の特定電極220と通常電極230とが配置されている例を説明したが、ソルダーレジスト240の同一の開口240a内に特定電極220と通常電極230とが配置されていても良い。例えば配線基板200の第1の辺に沿って延伸する開口240a内に配線基板200の第1の辺に対して垂直な方向に延伸する線状の第1電極210を形成しても良い。図25を用いて説明する。図25は変形例に係る半導体装置を示す図であり、このうちaは平面図、bは図25aのB-B線に沿った断面図、cは図25aのC-C線に沿った断面図である。図25aにおける左の実線は配線基板200の第1の辺202を示しており、配線基板200は第1の辺202に対して垂直な方向に延伸する線リード状の第1の電極210を有する。第1の電極210には特定電極220と通常電極230とが含まれる。配線基板200は表面にソルダーレジスト240を有しており、ソルダーレジスト240は開口240aを有し、同一の開口240a内に特定電極220と通常電極230とを有する。特定電極220は分割部分221、222を有する。分割部分221は、分割部分222よりも面積が大きく、例えば信号線に接続される。分割部分222は、例えばグランドなどの固定電位に接続される。図25aには、配線基板200に搭載されるチップ300の第2電極310上に形成されるはんだ110の領域を1点鎖線および2点鎖線で示す。なお、図25b、図25cには、はんだ110が2点鎖線の領域に位置する場合の断面を示している。本変形例においても、チップ300を第1の辺202側図の左側、一点鎖線上にはんだボール111が位置するように搭載しリフローすることにより、はんだ110を分割部分221に対して選択的に接続することができる。一方で、チップ300を図の右側、つまり図の2点鎖線にはんだボール111が位置するように搭載してリフローすることにより、はんだ110が分割部分221と分割部分222との双方に接続された接続状態を得ることができる。図25aの例では、図の上下方向に並ぶ複数の第1電極210が同一の開口240a内に配置されており、それらがソルダーレジスト240によって互いに区画されていない。このため、特に、図25b及び図25cに示すように、チップ300の第2電極310をポスト状とすることにより、隣接する第1電極210間での意図せぬ短絡を防止することができる。すなわち、図25の例の第2電極310は、例えば、はんだ110よりも高融点の金属からなる柱状の導体であり、例えば、Cuポストである。また、基板200が、第1の辺202に対して隣接し且つ直交する第2の辺203不図示に沿って形成された第2の開口240a不図示と、第2の開口240a内に形成された電極210不図示とを備える場合、該電極210の幅該電極210が延伸する方向に対して直交する方向における電極210の長さは、第1の開口240aにおける分割部分221と分割部分222との間の距離よりも大きいことが好ましい。これにより、チップ300搭載時の第1の辺202に対する垂直方向でのチップ300のオフセットに関わらず、第2の開口240a内の電極210とチップ300との接続状態を同一とすることができる。なお、チップ300の第2電極310が千鳥配置の場合であっても、該第2電極310の配置にあわせて、特定電極220の分割部分をずらして配置することにより、同様の効果が得られる。