積層された複数の半導体チップと、複数の前記半導体チップのいずれかの間に設けられ、一方の主面同士が互いに接合された第1の基板と第2の基板とを備えたインターポーザとを有し、前記第1の基板の前記一方の主面に形成された第1の溝と、前記第2の基板の前記一方の主面に形成された第2の溝の少なくとも一方の表面によって、冷媒が流れる流路が画定されたことを特徴とする半導体装置。前記第1の基板に複数の第1の孔が形成され、かつ、前記第2の基板に複数の第2の孔が形成され、複数の前記第1の孔の各々に埋め込まれた複数の第1の導体と、複数の前記第2の孔の各々に埋め込まれた複数の第2の導体と、複数の前記第1の導体と複数の前記第2の導体の各々とを接続する複数のはんだバンプとを更に備え、複数の前記第1の導体と複数の前記第2の導体が、複数の前記半導体チップのいずれかの間において、該半導体チップのいずれか一つと電気的に接続されたことを特徴とする請求項1に記載の半導体装置。複数の前記半導体チップの各々の主面に複数の接続端子が設けられ、隣接する前記はんだバンプの間隔が、隣接する前記接続端子の間隔よりも広いことを特徴とする請求項2に記載の半導体装置。隣接する前記はんだバンプの間において、前記第1の溝と前記第2の溝の各々が複数形成されたことを特徴とする請求項2又は請求項3に記載の半導体装置。第1の基板の一方の主面に複数の第1の溝を形成する工程と、第2の基板の一方の主面に複数の第2の溝を形成する工程と、前記第1の基板の前記一方の主面と、前記第2の基板の前記一方の主面とを接合することにより、複数の前記第1の溝と複数の前記第2の溝の少なくとも一方の表面によって冷媒が流れる複数の流路が画定されたインターポーザを形成する工程と、複数の半導体チップのうちの一つと前記インターポーザとを接続する工程と、を有することを特徴とする半導体装置の製造方法。半導体装置とその製造方法において、半導体装置を効率的に冷却することを目的とする。以下の開示の一観点によれば、積層された複数の半導体チップと、複数の前記半導体チップのいずれかの間に設けられ、一方の主面同士が互いに接合された第1の基板と第2の基板とを備えたインターポーザとを有し、前記第1の基板の前記一方の主面に形成された第1の溝と、前記第2の基板の前記一方の主面に形成された第2の溝の少なくとも一方の表面によって、冷媒が流れる流路が画定された半導体装置が提供される。また、その開示の他の観点によれば、第1の基板の一方の主面に複数の第1の溝を形成する工程と、第2の基板の一方の主面に複数の第2の溝を形成する工程と、前記第1の基板の前記一方の主面と、前記第2の基板の前記一方の主面とを接合することにより、複数の前記第1の溝と複数の前記第2の溝の少なくとも一方の表面によって冷媒が流れる複数の流路が画定されたインターポーザを形成する工程と、複数の半導体チップのうちの一つと前記インターポーザとを接続する工程とを有する半導体装置の製造方法が提供される。以下の開示によれば、第1の溝と第2の溝の少なくとも一方によって冷媒が流れる流路が画定されたインターポーザで半導体チップの積層体をその内側から冷却し、半導体装置の冷却効率を高めることができる。以下に、添付図面を参照しながら各実施形態について説明する。第1実施形態本実施形態では、三次元的に積層された半導体チップをインターポーザで冷却するタイプの半導体装置について説明する。図1は、第1実施形態に係る半導体装置の断面図である。この半導体装置1は、パッケージ基板3と、冷却用のインターポーザ4と、三次元的に積層された複数の半導体チップ5とを備える。このうち、各半導体チップ5にはスルーホール5aが形成されており、そのスルーホール5a内の銅めっき膜14によって半導体チップ5の表面側と裏面側とが電気的に接続される。そして、上下に隣接する半導体チップ5は、前述の銅めっき膜14上のはんだバンプ等の接続端子11を介して互いに電気的に接続される。接続端子11は、各半導体チップ5の表面にグリッド状に配列される。このような配列は、BGAとも呼ばれる。一方、パッケージ基板3は、セラミックや樹脂を材料とするコア基材の上に配線層を形成してなる配線基板であって、前述の接続端子11を介して最下層の半導体チップ5と接続される。また、インターポーザ4は、後述のように冷媒により複数の半導体チップ5を冷却するものであって、その内部に冷却水等の冷媒Wを供給するための一対のマニフォルド10が接続される。更に、最上層の半導体チップ5の上には放熱フィン6が接続される。その放熱フィン6は不図示のファンで生成された風に曝され、これによっても各半導体チップ5が冷却されることになる。このような半導体装置1は、パーソナルコンピュータやサーバ内のマザーボード2上に実装される。その実装にあたっては、マザーボード2の第1の電極パッド2aと、パッケージ基板3の第2の電極パッド3aとが、はんだバンプ等の外部接続端子12を介して接続される。本実施形態では、複数の半導体チップ5の積層体の任意の高さに前述のインターポーザ4を挿入し、当該積層体の内部から冷却を行うことで、各半導体チップ5を速やかに冷却することができる。なお、半導体装置1の寸法は特に限定されないが、本実施形態では一辺の長さが約30mmの正方形の平面形状を有し、かつ、厚さが約0.3mmの半導体チップ5を使用する。また、インターポーザ4は、一辺の長さが約50mm~60mm程度の正方形の平面形状を有しており、その厚さは約1mm程度である。また、図1の例では、最下層の半導体チップ5の上面にインターポーザ4を接合しているが、インターポーザ4の配置はこれに限定されず、半導体チップ5の積層体の任意の位置にインターポーザ4を挿入してもよい。更に、図1のように一つのインターポーザ4だけでなく、複数のインターポーザ4の各々を半導体チップ5の積層体の異なる位置に挿入してもよい。図2は、前述のインターポーザ4の断面図である。図2に示すように、インターポーザ4は、いずれもシリコンを材料とする第1の基板21と第2の基板31とを有する。このうち、第1の基板21の一方の主面21xには複数の第1の凹部21bが設けられると共に、隣り合う第1の凹部21bの間に複数のスリット状の第1の溝21aが設けられる。そして、前述の第1の凹部21bの下の第1の基板21には第1の貫通導体24が埋め込まれており、その第1の貫通導体24に接続された第1の上側アンダーバンプメタル25が第1の凹部21bの底面に形成される。更に、第1の基板21の他方の主面21yには第1の多層配線層28が設けられ、その第1の多層配線層28の最下面に第1の下側アンダーバンプメタル29が設けられる。一方、第2の基板31は、第1の基板21と同じ製造工程を経て作製されるものであるため、以下のように第1の基板21と同じ構造を有する。例えば、第2の基板31の一方の主面31xには、前述の第1の溝21aと第1の凹部21bの各々に対応した第2の溝31aと第2の凹部31bが形成される。更に、その第2の凹部31bの上の第2の基板31には第2の貫通導体34が埋め込まれており、その第2の貫通導体34に接続された第2の上側アンダーバンプメタル35が第2の凹部31bの底面に形成される。そして、第2の基板31の他方の主面31yには第2の多層配線層38が設けられ、その第2の多層配線層38の最下面に第2の下側アンダーバンプメタル39が設けられる。このようなインターポーザ4においては、はんだバンプ51を介して第1の貫通導体24と第2の貫通導体34同士が電気的に接続され、これにより第1の多層配線層28と第2の多層配線層38とが電気的に接続されることになる。また、第1の多層配線層28と第2の多層配線層38は、それぞれ前述の第1の下側アンダーバンプメタル29と第2の下側アンダーバンプメタル39を介して接続端子11と電気的に接続される。更に、第1の基板21と第2の基板31の各々の一方の主面21x、31xと、第1の溝21aと第2の溝31aの各々の開口端にははんだ等の接続媒体50が塗布されており、これにより第1の基板21と第2の基板31とが接合される。図3は、第1の溝21aと第2の溝31aの拡大断面図である。図3に示すように、前述の接続媒体50によって第1の溝21aの開口端21eと第2の溝31の開口端31e同士が接合される。そして、第1の溝21aの表面と第2の溝31aの各々の表面によって微細な複数の流路Cが画定され、その流路Cを流れる冷媒Wによって各半導体チップ5を冷却することができる。また、流路Cは、はんだバンプ51図2参照から隔離されているため、導電性のある冷却水を流路C内に流しても、はんだバンプ51と冷却水とが電気的にショートするのを防止できる。再び図2を参照する。このようなインターポーザ4においては、前述のようにはんだバンプ51等を介して第1の多層配線層28と第2の多層配線層38とが電気的に接続されているので、上下の半導体チップ5同士をインターポーザ4で電気的に接続することができる。また、このように第1の多層配線層28や第2の多層配線層38を介してインターポーザ4と半導体チップ5とを電気的に接続することで、接続端子11とはんだバンプ51とのグリッド変換をこれらの配線層で行うことができる。よって、微細化によって隣接する接続端子11の間隔D1が狭まっても、隣接するはんだバンプ51の間隔D2を当該間隔D1より広くすることができ、流路C図3参照の幅を十分な広さに維持できる。これにより、半導体チップ5の微細化とは無関係に十分な量の冷媒Wを流路Cに供給でき、インターポーザ4の冷却機能を維持することが可能となる。しかも、横方向に隣接するはんだバンプ51の間に第1の溝21aと第2の溝31aとを複数設けたことで、これらの溝と冷却水との接触面積が増大し、冷媒Wとインターポーザ4との熱交換効率が高められる。図4は、インターポーザ4の平面図である。図4に示すように、複数の流路Cの各々は、一方のマニフォルド10から他方のマニフォルド10に向けて延在するように、はんだバンプ51の間において直線状に形成される。また、マニフォルド10は、樹脂を成型して形成され、矢印で示すようにインターポーザ4に脱着自在となっている。図5は、インターポーザ4に接続される冷却系の模式図である。この冷却系60は、配管63によって接続されたポンプ61とラジエタ62とを有する。このうち、ポンプ61は、インターポーザ4に対して冷却水等の冷媒Wを供給するものであって、半導体チップ5図1参照との熱交換により温められた冷媒Wはラジエタ62において大気との熱交換により冷却された後、インターポーザ4を冷却するのに利用される。また、配管63は、銅やステンレス等の金属を材料とするものであって、前述のマニフォルド10と接続される。なお、金属製の配管63に代えて、ブチルゴムやフッ素ゴム等の樹脂製のチューブを使用してもよい。また、この冷却系60の設置箇所も特に限定されず、インターポーザ4と共にサーバ等の電子機器内に冷却系60を設けてもよいし、電子機器の外部に冷却系60を設けてもよい。以上説明した本実施形態によれば、図3に示したように、第1の基板21と第2の基板31の各々を接合することでこれらの間に簡単に流路Cを形成できる。更に、インターポーザ4による冷却で半導体チップ5図1参照の積層体の内部に熱がこもりにくくなるため、放熱フィン6による放熱効果が十分に発揮できるようになる。次に、本実施形態に係る半導体装置の製造方法について説明する。図6~図14は、本実施形態に係る半導体装置の製造途中の断面図である。まず、図6aに示すように、第1の基板21として厚さが約500μmのシリコン基板を用意し、その第1の基板21の上に第1のレジストパターン45を形成する。そして、第1のレジストパターン45をマスクに使用しながら第1の基板21をドライエッチングし、深さが約150μmの複数の第1の孔21cを形成する。そのドライエッチングは特に限定されないが、エッチング雰囲気中にSF6とC4F8とを交互に供給するボッシュ法でRIEを行うことにより、エッチングの異方性を高めるのが好ましい。この後に、第1のレジストパターン45は除去される。次に、図6bに示すように、第1の基板21の上側全面にフォトレジストを塗布し、それを露光、現像することにより第2のレジストパターン46を形成する。そして、前述のボッシュ法によるRIEで第1の基板21を約200μmの深さまでエッチングすることにより、第1の孔21cの各々に重なる複数の第1の凹部21bを形成する。なお、このエッチングでは、既に形成されている第1の孔21cの底面もエッチングされるので、第1の凹部21bの深さの分だけ第1の孔21cの底面が低くなる。この後に、第2のレジストパターン46は除去される。続いて、図7aに示すように、第1の凹部21bと第1の孔21cの各々の内面を熱酸化することにより厚さが約30μmの熱酸化膜を形成し、その熱酸化膜を下地絶縁膜47とする。そして、図7bに示すように、前述の下地絶縁膜47の上にシード層48としてスパッタ法でクロム膜と銅膜とをこの順に形成する。このうち、クロム膜は約30μmの厚さに形成し、銅膜は約100μmの厚さに形成する。次いで、図8aに示すように、第1の基板21の上に再びフォトレジストを塗布し、それを露光、現像することにより第3のレジストパターン55を形成する。そして、第1の孔21c以外の部分に形成されたシード層48が第3のレジストパターン55でマスクされた状態で、シード層48を給電層にしながら電解めっきにより第1の孔21c内に銅膜を成長させ、その銅膜を第1の貫通導体24とする。ここで、本実施形態では、第1の貫通導体24の形成前に予め下地絶縁膜47を形成しているので、第1の貫通導体24と第1の基板21とが電気的にショートするのを防止できる。なお、第1の貫通導体24の材料は銅に限定されず、タングステンであってもよい。この電解めっきを終了後、第3のレジストパターン55は除去される。続いて、図8bに示すように、第1の貫通導体24で覆われていない部分のシード層48をウエットエッチングにより除去する。次に、図9aに示すように、フッ酸を用いた化学研磨により第1の基板21の他方の主面21yを研磨し、その主面21yに第1の貫通導体24を露出させる。これにより、シリコンを材料とする第1の基板21に孔21cが貫通したTSV構造が得られる。次に、図9bに示す断面構造を得るまでの工程について説明する。まず、第1の基板21の他方の主面21y上に層間絶縁膜56と配線57とを複数積層して第1の多層配線層28を形成する。このうち、層間絶縁膜56の材料としては感光性ポリイミドが使用される。その感光性ポリイミドの塗膜をベークした後、その塗膜を露光、現像し、更に当該塗膜をキュアすることで、層間絶縁膜56にホールや配線溝等が形成される。なお、感光性ポリイミドに代えてエポキシ樹脂を層間絶縁膜56の材料として使用してもよい。一方、配線57は、例えば銅配線であって、スパッタ法で形成されたクロム膜と銅膜とをシード層とする電解銅めっきにより、前述のホールや配線溝内にセミアディティブ法により形成される。なお、配線57としてアルミニウム配線を形成してもよい。その後に、第1の多層配線層28の上に第1の下側アンダーバンプメタル29を形成する。第1の下側アンダーバンプメタル29の層構造は特に限定されない。本実施形態では、スパッタ法で第1の銅膜29a、チタン膜29b、第2の銅膜29c、及びニッケル膜29dを順に形成し、これらの積層膜をパターニングすることで第1の下側アンダーバンプメタル29を形成する。次に、図10aに示すように、第1の凹部21bの底面上にスパッタ法でチタン膜25a、銅膜25b、及びニッケル膜25cを順に形成し、これらの積層膜をパターニングして複数の第1の上側アンダーバンプメタル25を形成する。その後に、第1の上側アンダーバンプメタル25の各々の上にめっき法でSnAgはんだを成長させることによりはんだバンプ51を形成する。続いて、図10bに示すように、第1の基板21の上側全面にフォトレジストを塗布し、それを露光、現像して第4のレジストパターン65を形成する。そして、第4のレジストパターン65をマスクにしながら、エッチング雰囲気中にSF6とC4F8とを交互に供給するボッシュ法でRIEを行うことにより、隣接する第1の凹部21bの間に複数の第1の溝21aを形成する。その第1の溝21aの大きさは特に限定されない。本実施形態では、第1の溝21aの幅を約20μmとし、その深さを約200μmとする。この後、第4のレジストパターン65は除去される。次いで、図11に示すように、リフロー炉内ではんだバンプ51を溶融することにより、はんだバンプ51をウエットバックしてその表面を球状にする。このウエットバック時のはんだバンプ51の加熱温度は例えば約240°Cである。また、本工程で球形となったはんだバンプ51は、第1の凹部21bの底面から測った高さHが、第1の溝21aの深さよりも高い状態となる。以上により、第1の基板21に対する処理を終える。次いで、図12に示すように、第1の基板21とは別に第2の基板31を用意する。その第2の基板31に対しても図6~図11の工程が行われ、第2の基板31には第1の基板21におけるのと同じ構造が作製される。例えば、第1の基板21の第1の溝21a、第1の凹部21b、及び第1の孔21cの各々に対応して、第2の溝31a、第2の凹部31b、及び第2の孔31cが第2の基板31に形成される。そして、第1の基板21に埋め込まれた第1の貫通導体24に対応し、第2の基板31の第2の孔31cに第2の貫通導体34が埋め込まれる。更に、第2の凹部31b内に露出する貫通導体34には第1の上側アンダーバンプメタル25と同一構造の第2の上側アンダーバンプメタル35が形成される。また、第2の基板31の他方の主面31y上には、第1の多層配線層28と同一の層構造の第2の多層配線層38が形成されると共に、第1の下側アンダーバンプメタル29と同一の層構造の第2の下側アンダーバンプメタル39が形成される。本工程では、前述の第1の基板21の一方の主面21x上と第1の溝21aの開口端とに接続媒体50としてSnAgはんだペーストを塗布し、その主面21xと第2の基板31の一方の主面31xとを対向させる。次に、図13に示すように、リフロー炉内で接続媒体50とはんだバンプ51とを250°C程度に加熱することで溶融し、該はんだバンプ51を介して第1の基板21と第2の基板31とを接続する。このとき、溶融した接続媒体50やはんだバンプ51の表面張力によって第1の基板21と第2の基板31が受ける力が、これらの基板の位置ずれを解消するように作用する。そのため、第1の基板21と第2の基板31がセルフアライン的に位置合わせされるようになり、これらの基板同士を簡単に位置合わせすることができる。また、図11に示したように、はんだバンプ51の高さHは第1の溝21aの深さよりも高いため、本工程では上下のはんだバンプ51同士が確実に当接し、そのはんだバンプ51によって第1の基板21と第2の基板31とを確実に接続することができる。ここまでの工程により、本実施形態に係るインターポーザ4の基本構造が完成する。この後は、図14に示すように、パッケージ基板3の上に接続端子11を介して複数の半導体チップ5を積層すると共に、所定の半導体チップ5の上に前述のインターポーザ4を実装する。これにより、第1の貫通導体24と第1の貫通導体34の各々が各半導体チップ5と電気的に接続されることになる。以上により、本実施形態に係る半導体装置1の基本構造が完成する。上記した半導体装置1の製造工程においては、材料の熱膨張率差に起因して、第1の基板21が第1の多層配線層28側を凸にして反ったり、第2の基板31が第2の多層配線層38側を凸にして反る傾向がある。このように反りが生じていても、本実施形態では第1の基板21と第2の基板31とを互いに対向させて接合するため、その接合時に各基板に適度な押圧力を加えることで反りを解消させ、平坦性が良好なインターポーザ4を作製することができる。特に、第1の基板21や第2の基板31の中央付近に設けたはんだバンプ51や接続媒体50がこれらの基板が凸状に反るのを防止するように作用するので、インターポーザ4の平坦性を一層高めることができる。しかも、第1の基板21と第2の基板31は、各々の他方の主面21y、31yのみに第1の多層配線層28や第2の多層配線層38が形成されている。このように各基板の片面のみに多層配線層を形成することで、以下のように反りの発生を更に抑制することができる。図15a、bは、基板に反りが発生する様子を模式的に示す比較例に係る断面図である。この比較例では、図15aに示すように、シリコン等を材料とする基板70の一方の主面70x上に、ポリイミド等を材料とする層間絶縁層と銅配線とを交互に積層してなる第1の多層配線層71を形成する。第1の多層配線層71を形成する際には、ポリイミドに対するベークやキュア時に熱が印加され、そのような熱履歴が原因で基板70は第1の多層配線層71側を凸にして反る。この状態で図15bのように基板70の他方の主面70y上に第2の多層配線層72を形成すると、第1の多層配線層71が二度加熱されることになるため、基板70の反りが更に助長される。これは、第2の多層配線層72中のポリイミドをベーク等する熱工程により、前述の第1の多層配線層71や第2の多層配線72の熱履歴が異なるために起こる。このように基板の反りが顕著に発生する比較例と比べ、本実施形態では第1の基板21と第2の基板31の各々の片面のみに第1の多層配線層28や第2の多層配線層38を形成するため、第1の基板21と第2の基板31に発生する反りを抑制することができる。その結果、第1の基板21と第2の基板31とを張り合わせてなるインターポーザ4の平坦性が良好となり、当該インターポーザ4の平坦な上面や下面に半導体チップ5を簡単に実装できる。これにより、インターポーザ4による冷却機能を備え、かつ、複数の半導体チップ5が積層された高性能な半導体装置1を提供することが可能となる。第2実施形態本実施形態では、以下のように樹脂により第1の基板21と第2の基板31との接合強度を高める。図16~図18は、本実施形態に係る半導体装置の製造途中の断面図である。なお、図16~図18において第1実施形態で説明したのと同じ要素には第1実施形態におけるのと同じ符号を付し、以下ではその説明を省略する。本実施形態に係る半導体装置を製造するには、第1実施形態で説明した図6~図12の工程を行う。そして、図16に示すように、第1の基板21の一方の主面21x側と、第2の基板31の一方の主面31x側の各々に印刷法によりエポキシ樹脂等の樹脂81を塗布する。なお、第1の基板21と第2の基板31のいずれか一方にのみ樹脂81を塗布してもよい。次いで、図17に示すように、リフロー炉内で第1の基板21と第2の基板31とを250°C程度に加熱しながらこれらの基板を張り合わせる。この加熱によって溶融した接続媒体50とはんだバンプ51は樹脂81を押し退ける。そのため、上下のはんだバンプ51の間に樹脂81が介在したり、接続媒体50と第2の基板31との間に樹脂81が介在する危険性は少なく、樹脂81が原因で第1の基板21と第2の基板31との接合不良が生じるのを防止することができる。更に、前述のように第1の基板21と第2の基板31とを加熱することで樹脂81中の溶媒成分が蒸散して樹脂81が接着力を呈するようになり、その接着力によって第1の基板21と第2の基板31との接合強度が補強される。この後は、第1実施形態で説明した図14の工程を行うことで、図18に示す本実施形態に係る半導体装置80の基本構造を得る。以上説明した本実施形態によれば、第1の基板21と第2の基板31との接合強度が樹脂81によって補強されるので、インターポーザ4の信頼性を高めることが可能となる。なお、図3に示したように、第1の溝21aと第2の溝31aは流路Cを画定するが、前述の樹脂81はその流路Cの外側における第1の基板21と第2の基板31との隙間を充填するものなので、樹脂によって流路Cが塞がれることはない。第3実施形態第1実施形態では、第1の基板21と第2の基板31としてシリコン基板を使用したが、本実施形態ではシリコン基板に代えて石英基板を使用する。以下に、本実施形態に係る半導体装置について、その製造工程を追いながら説明する。図19~図20は、本実施形態に係る半導体装置の製造途中の断面図である。なお、図19~図20において、第1実施形態で説明したのと同じ要素には第1実施形態におけるのと同じ符号を付し、以下ではその説明を省略する。まず、図19aに示すように、第1の基板21として石英基板を用意し、その一方の主面21xに機械研磨により深さが約150μmの複数の第1の孔21cを形成する。第1の基板21の材料である石英は、シリコンと比較してドライエッチングによるエッチング速度が遅いため、本実施形態のように機械研磨を採用することで第1の孔21cを速やかに形成することができる。次いで、図19bに示すように、サンドブラスト法を用いて第1の基板21を加工することにより、前述の第1の孔21cの各々に重なる複数の第1の凹部21bを形成する。第1の凹部21bに求められる加工精度は緩やかであるため、第1の凹部21bの形成方法としては加工精度の粗いサンドブラスト法で十分である。第1の凹部21bの深さは特に限定されないが、本実施形態ではその深さを第1実施形態と同様に約200μmとする。また、そのサンドブラスト法においては、既に形成されている第1の孔21cにもサンドが吹き付けられるため、第1の凹部21bの深さ分だけ第1の孔21cの底面が低くなる。なお、第1実施形態では第1の基板21として導電性のあるシリコンを使用したため、図7aの工程において第1の貫通導体24図8a参照と第1の基板21とを絶縁するための下地絶縁膜47を形成した。本実施形態では、第1の基板21の材料として絶縁性の石英を使用するため、その下地絶縁膜47の形成工程が不要となり、工程の簡略化が図られる。この後は、第1実施形態で説明した図7b~図14の工程を行うことにより、図20に示す本実施形態に係る半導体装置90の基本構造を完成させる。以上説明したように、本実施形態によれば、シリコン基板だけでなく石英基板を第1の基板21や第2の基板31として使用することで、インターポーザ4に使用可能な材料の選択の幅を広げることができる。以上説明した各実施形態に関し、更に以下の付記を開示する。付記1積層された複数の半導体チップと、複数の前記半導体チップのいずれかの間に設けられ、一方の主面同士が互いに接合された第1の基板と第2の基板とを備えたインターポーザとを有し、前記第1の基板の前記一方の主面に形成された第1の溝と、前記第2の基板の前記一方の主面に形成された第2の溝の少なくとも一方の表面によって、冷媒が流れる流路が画定されたことを特徴とする半導体装置。付記2前記第1の基板に複数の第1の孔が形成され、かつ、前記第2の基板に複数の第2の孔が形成され、複数の前記第1の孔の各々に埋め込まれた複数の第1の導体と、複数の前記第2の孔の各々に埋め込まれた複数の第2の導体と、複数の前記第1の導体と複数の前記第2の導体の各々とを接続する複数のはんだバンプとを更に備え、複数の前記第1の導体と複数の前記第2の導体が、複数の前記半導体チップのいずれかの間において、該半導体チップのいずれか一つと電気的に接続されたことを特徴とする付記1に記載の半導体装置。付記3前記流路の外側における前記第1の基板と前記第2の基板との隙間を充填する樹脂を更に有することを特徴とする付記2に記載の半導体装置。付記4複数の前記半導体チップの各々の主面に複数の接続端子が設けられ、隣接する前記はんだバンプの間隔が、隣接する前記接続端子の間隔よりも広いことを特徴とする付記2又は付記3に記載の半導体装置。付記5隣接する前記はんだバンプの間において、前記第1の溝と前記第2の溝の各々が複数形成されたことを特徴とする付記2乃至付記4のいずれかに記載の半導体装置。付記6前記第1の溝と前記第2の溝の各々の前記開口端同士は、はんだによって接合されたことを特徴とする付記5に記載の半導体装置。付記7前記第1の基板の他方の主面に形成された第1の多層配線層と、前記第2の基板の他方の主面に形成された第2の多層配線層とを更に有し、複数の前記半導体チップのいずれか一と前記第1の導体とが前記第1の多層配線に接続され、かつ、複数の前記半導体チップのいずれか一つと前記第2の導体とが前記第2の多層配線に接続されたことを特徴とする付記2乃至付記6のいずれかに記載の半導体装置。付記8第1の基板の一方の主面に複数の第1の溝を形成する工程と、第2の基板の一方の主面に複数の第2の溝を形成する工程と、前記第1の基板の前記一方の主面と、前記第2の基板の前記一方の主面とを接合することにより、複数の前記第1の溝と複数の前記第2の溝の少なくとも一方の表面によって冷媒が流れる複数の流路が画定されたインターポーザを形成する工程と、複数の半導体チップのうちの一つと前記インターポーザとを接続する工程と、を有することを特徴とする半導体装置の製造方法。付記9前記第1の基板に複数の第1の孔を形成する工程と、前記第2の基板に複数の第2の孔を形成する工程と、複数の前記第1の孔の各々に複数の第1の導体を埋め込む工程と、複数の前記第2の孔の各々に複数の第2の導体を埋め込む工程と、前記第1の基板の前記一方の主面側に露出する前記第1の導体の表面と、前記第2の基板の前記一方の主面側に露出する前記第2の導体の表面とにはんだバンプを形成する工程と、複数の前記半導体チップのいずれか一つに、複数の前記第1の導体と複数の前記第2の導体を電気的に接続する工程とを有し、前記第1の基板の前記一方の主面と、前記第2の基板の前記他方の主面とを接合する工程は、加熱により前記はんだバンプを溶融し、該はんだバンプを介して前記第1の基板と前記第2の基板とを接続することにより行われることを特徴とする付記8に記載の半導体装置の製造方法。付記10前記はんだバンプを溶融する前に、前記第1の基板の前記一方の主面側と前記第2の基板の前記一方の主面側の少なくとも一方に樹脂を塗布する工程を更に有し、前記第1の基板の前記一方の主面と、前記第2の基板の前記他方の主面とを接合する工程において、前記流路の外側における前記第1の基板と前記第2の基板との隙間を前記樹脂で充填することを特徴とする付記9に記載の半導体装置の製造方法。