"第1の単相ブリッジインバータと、第2の単相ブリッジインバータと、前記第1の単相ブリッジインバータの交流側と前記第2の単相ブリッジインバータの交流側とを接続する変圧器と、前記第1の単相ブリッジインバータの直流側に入力された第1の直流電圧を、前記第2の単相ブリッジインバータの直流側から出力される第2の直流電圧に変換するために前記第1および第2の単相ブリッジインバータのスイッチングを制御する制御回路とを備え、前記制御回路は、前記第1の単相ブリッジインバータの交流側に電圧が発生する第1の期間の中心と、前記第2の単相ブリッジインバータの交流側に電圧が発生する第2の期間の中心とが一致するように、前記第1および第2の単相ブリッジインバータのスイッチングを制御する、DC-DCコンバータ。前記制御回路は、前記第2の期間の中心を前記第1の期間の中心にして、前記第2の直流電圧の目標値に応じて前記第1の期間を伸縮させる、請求項1に記載のDC-DCコンバータ。前記第1の単相ブリッジインバータは、直列接続された第1および第2のスイッチング素子と、前記第1および第2のスイッチング素子とは並列に設けられ、直列接続された第3および第4のスイッチング素子とを含み、前記第2の単相ブリッジインバータは、直列接続された第5および第6のスイッチング素子と、前記第5および第6のスイッチング素子とは並列に設けられ、直列接続された第7および第8のスイッチング素子とを含み、前記第1の期間は、前記第1および第4のスイッチング素子がともにオンする期間または前記第2および第3のスイッチング素子がともにオンする期間であり、前記第2の期間は、前記第5および第8のスイッチング素子がともにオンする期間または前記第6および第7のスイッチング素子がともにオンする期間である、請求項2に記載のDC-DCコンバータ。前記制御回路は、前記第1~第4のスイッチング素子の各々がオンおよびオフするタイミングに関する情報を予め記憶しておいて、前記第1~第4のスイッチング素子がオフするタイミングを予め記憶されたタイミングよりも所定量早める一方で、前記第1~第4のスイッチング素子がオンするタイミングを予め記憶されたタイミングよりも前記所定量の2倍の時間遅らせて、前記第1~第4のスイッチング素子のうちの任意のスイッチング素子がオフしてから次にオンすべきスイッチング素子がオンするまでの間の期間をデッドタイムとして設定する、請求項3に記載のDC-DCコンバータ。前記DC-DCコンバータは、前記第2の単相ブリッジインバータの直流側に接続されるリアクトルをさらに備え、前記制御回路は、前記第5~第8のスイッチング素子のうちの任意のスイッチング素子がオフするタイミングを、前記任意のスイッチング素子の次にオンすべきスイッチング素子がオンするタイミングよりも遅らせてオン期間の一部同士を重なり合わせる、請求項3または4に記載のDC-DCコンバータ。上記のDC-DCコンバータでは、出力の極性を維持しつつ、その出力を正弦波状に変化させた時に、出力周波数を高くしても応答性や安定性を確保することが求められる。出力周波数を高くした場合に考慮すべき事項は、DC-DCコンバータの応答性の低下である。応答性の低下を改善するための1つの方法として、直流電力の出力側に設けられたコンデンサの容量を小さくすることが考えられる。しかし、このコンデンサは出力電圧を平滑化するために設けられている。したがって当該コンデンサの容量を小さくすると、たとえば出力電圧のリプルが大きくなるといった問題が生じる可能性がある。本発明の目的は、所望の電圧を出力することができるとともに、出力周波数を高くした場合にも良好な追従性を得ることができるDC-DCコンバータを提供することである。本発明のある局面に係るDC-DCコンバータは、第1の単相ブリッジインバータと、第2の単相ブリッジインバータと、第1の単相ブリッジインバータの交流側と第2の単相ブリッジインバータの交流側とを接続する変圧器と、第1の単相ブリッジインバータの直流側に入力された第1の直流電圧を、第2の単相ブリッジインバータの直流側から出力される第2の直流電圧に変換するために第1および第2の単相ブリッジインバータのスイッチングを制御する制御回路とを備える。制御回路は、第1の単相ブリッジインバータの交流側に電圧が発生する第1の期間の中心と、第2の単相ブリッジインバータの交流側に電圧が発生する第2の期間の中心とが一致するように、第1および第2の単相ブリッジインバータのスイッチングを制御する。上記構成によれば、出力周波数を高くした場合の応答性を高めることができる。さらに、出力電圧たとえば第2の直流電圧のリプルを低減することが可能となる。さらに、出力電圧のアンダーシュートおよびオーバーシュートも発生しにくくすることができる。この結果、所望の出力電圧を安定的に出力することができる。好ましくは、制御回路は、第2の期間の中心を第1の期間の中心にして、第2の直流電圧の目標値に応じて第1の期間を伸縮させる。上記構成によれば、第1の期間の中心と第2の期間の中心とを一致させたまま第1の期間の長さを変えることができる。これによって、第1の期間の長さを変えることで出力電圧たとえば第2の直流電圧を変化させることができる。したがって所望の出力電圧を安定的に出力することができる。好ましくは、第1の単相ブリッジインバータは、直列接続された第1および第2のスイッチング素子と、第1および第2のスイッチング素子とは並列に設けられ、直列接続された第3および第4のスイッチング素子とを含む。第2の単相ブリッジインバータは、直列接続された第5および第6のスイッチング素子と、第5および第6のスイッチング素子とは並列に設けられ、直列接続された第7および第8のスイッチング素子とを含む。第1の期間は、第1および第4のスイッチング素子がともにオンする期間または第2および第3のスイッチング素子がともにオンする期間である。第2の期間は、第5および第8のスイッチング素子がともにオンする期間または第6および第7のスイッチング素子がともにオンする期間である。上記構成によれば、第1の単相ブリッジインバータの交流側および第2の単相ブリッジインバータの交流側に電圧を発生させることができる。したがって第1の単相ブリッジインバータの交流側に電圧が発生する第1の期間の中心と、第2の単相ブリッジインバータの交流側に電圧が発生する第2の期間の中心とを一致させることができる。好ましくは、制御回路は、第1~第4のスイッチング素子の各々がオンおよびオフするタイミングに関する情報を予め記憶しておいて、第1~第4のスイッチング素子がオフするタイミングを予め記憶されたタイミングよりも所定量早める一方で、第1~第4のスイッチング素子がオンするタイミングを予め記憶されたタイミングよりも所定量の2倍の時間遅らせて、第1~第4のスイッチング素子のうちの任意のスイッチング素子がオフしてから次にオンすべきスイッチング素子がオンするまでの間の期間をデッドタイムとして設定する。上記構成によれば、第1の期間の中心と第2の期間の中心とがずれることなくデッドタイムを設定できる。これにより第1の単相ブリッジインバータに過電流が流れることを防止できる。好ましくは、DC-DCコンバータは、第2の単相ブリッジインバータの直流側に接続されるリアクトルをさらに備える。制御回路は、第5~第8のスイッチング素子のうちの任意のスイッチング素子がオフするタイミングを、任意のスイッチング素子の次にオンすべきスイッチング素子がオンするタイミングよりも遅らせてオン期間の一部同士を重なり合わせる。上記構成によれば、第2の単相ブリッジインバータを構成するスイッチング素子が同時にオンする期間が設けられるので、第2の直流電圧が変動するたとえば低下する可能性を小さくすることができる。これにより所望の電圧を安定的に出力することができる。本発明によれば、所望の電圧を出力することができるとともに、出力周波数を高くした場合にも良好な追従性を得ることができる。以下において、本発明の実施の形態について図面を参照して詳しく説明する。なお、図中同一または相当部分には同一符号を付してその説明は繰返さない。[全体構成]図1は、本発明の実施の形態に係るDC-DCコンバータの主回路の構成図である。図1を参照して、DC-DCコンバータ100は、双方向DC-DCコンバータであり、単相ブリッジインバータ1,2と、それら単相ブリッジインバータ1,2の間を絶縁するトランス3とを備える。トランス3は、単相ブリッジインバータ1の交流端子間にリアクトル4を介して接続される巻線31と、単相ブリッジインバータ2の交流端子間に接続される巻線32とを備える。なお、リアクトル4はトランス3の漏れインダクタンスを利用して実現されてもよい。DC-DCコンバータ100は、さらに、単相ブリッジインバータ2の直流側に設けられたリアクトル5および平滑コンデンサ6を備える。単相ブリッジインバータ1,2は互いに同じ構成を有する。以下、単相ブリッジインバータ1,2の構成について詳細に説明する。単相ブリッジインバータ1は、直列に接続されたスイッチング素子Q11,Q12とにより構成される第1のスイッチングアームと、直列に接続されたスイッチング素子Q13,Q14により構成される第2のスイッチングアームとを有する。第2のスイッチングアームは、第1のスイッチングアームと並列に設けられる。ダイオードD11~D14は、スイッチング素子Q11~Q14にそれぞれ逆並列に接続される。単相ブリッジインバータ2は、直列に接続されたスイッチング素子Q21,Q22により構成される第3のスイッチングアームと、直列に接続されたスイッチング素子Q23,Q24により構成される第4のスイッチングアームとを有する。第4のスイッチングアームは、第3のスイッチングアームと並列に設けられる。ダイオードD21~D24は、スイッチング素子Q21~Q24にそれぞれ逆並列に接続される。スイッチング素子Q11~Q14は、制御回路10からの制御信号S11~S14にそれぞれ応じてオンおよびオフする。スイッチング素子Q21~Q24は、制御回路10からの制御信号S21~S24にそれぞれ応じてオンおよびオフする。スイッチング素子Q11~Q14,Q21~Q24には、たとえば公知の半導体スイッチング素子を利用することができる。たとえば制御回路10は、単相ブリッジインバータ1の直流電圧E1の測定値、単相ブリッジインバータ2の直流電圧E2の測定値および出力電圧の電圧指令値を受けて、これらの値に基づいて制御信号S11~S14,S21~S24を発生させる。たとえば直流電圧E1,E2の各々は、図示しないセンサによって測定される。また、入力電圧が直流電圧E1であり出力電圧が直流電圧E2である場合には、電圧指令値として、直流電圧E2の目標値が制御回路10に与えられる。逆に入力電圧が直流電圧E2であり出力電圧が直流電圧E1である場合には、電圧指令値として、直流電圧E1の目標値が制御回路10に与えられる。なお、以下の説明では、便宜上、単相ブリッジインバータ1に直流電圧E1が入力されて、単相ブリッジインバータ2から直流電圧E2が出力されるものとする。また、直流電圧E2の最大値は、トランス3の巻線比等に依存するものであるが、以下では説明を簡単にするために直流電圧E1に等しいものとする。以下、制御回路10によるDC-DCコンバータ100の制御の具体的な実施形態を説明する。[実施の形態1]図2は、図1に示したDC-DCコンバータの電圧波形を例示した図である。図1および図2を参照して、電圧V1は、単相ブリッジインバータ1の交流端子間電圧すなわちトランス3の巻線31の電圧であり、電圧V2は、単相ブリッジインバータ2の交流端子間電圧すなわちトランス3の巻線32の電圧である。直流電圧E2を所望の電圧に変化させるため、この実施の形態では、以下のように電圧V1,V2の期間が制御される。まず、電圧V2をE2と-E2との間で交互に変化させる。単相ブリッジインバータ2のスイッチング素子Q21,Q24がともにオンされることで電圧V2がE2となる。一方、単相ブリッジインバータ2のスイッチング素子Q22,Q23がともにオンされることで電圧V2が-E2となる。ここで電圧V2がE2である期間と電圧V2が-E2である期間とを互いに等しくする。すなわち図2に示すように、電圧V2の周期をTとすると、電圧V2がE2である期間と電圧V2が-E2である期間とは、ともにT/2である。次に、電圧V2がE2である期間の一部において電圧V1がE1となり、電圧V2が-E2である期間の一部において電圧V1が-E1となるように、単相ブリッジインバータ1のスイッチング素子Q11~Q14が制御される。具体的には、スイッチング素子Q11,Q14がともにオンされることで電圧V1がE1となる。一方、スイッチング素子Q12,Q13がともにオンされることで電圧V1が-E1となる。Tonは、スイッチング素子Q11,Q14のオン期間およびスイッチング素子Q12,Q13のオフ期間を示す。DC-DCコンバータ100から出力されるべき直流電圧E2に応じて、Tonの幅が決定される。電圧V2がE2である期間では、スイッチング素子Q11,Q14がともにオンしている期間Tonの中心が、電圧V2がE2である期間の中心と一致するように、Tonの開始時点および終了時点が決定される。同じく電圧V2が-E2である期間では、スイッチング素子Q12,Q13がともにオンしている期間Tonの中心が、電圧V2が-E2である期間の中心と一致するように、Tonの開始時点および終了時点が決定される。図3は、実施の形態1に係るスイッチング素子Q11~Q14,Q21~Q24の制御を説明するための制御信号の波形図である。図3を参照して、各制御信号のオン状態およびオフ状態において、対応のスイッチング素子がそれぞれオンおよびオフする。θは0°~180°までの間の任意の値を取りうる変数であり、DC-DCコンバータ100から出力すべき直流電圧E2の値に応じて決定される。なお、変数θを大きくするほど直流電圧E2が大きくなる。制御信号S11は、周期Tの開始時点から90-θ/2°遅れてオンし、周期Tの中点=T/2の時点から90-θ/2°遅れてオフする。制御信号S12は、周期Tの開始時点から90θ/2°遅れてオンし、周期Tの中点から90θ/2°遅れてオフする。制御信号S13は、制御信号S11とオンおよびオフの関係が逆になる。すなわち制御信号S13は、周期Tの開始時点から90-θ/2°遅れてオフし、周期Tの中点から90-θ/2°遅れてオンする。制御信号S14は、制御信号S12とオンおよびオフの関係が逆になる。すなわち制御信号S14は、周期Tの開始時点から90θ/2°遅れてオフし、周期Tの中点から90θ/2°遅れてオンする。周期Tの開始時点を基準とすると、位相が90-θ/2°から90θ/2°までθだけ変化する間、制御信号S11,S14の両方がオンする。同じく周期Tの中点を基準とすると、位相が90-θ/2°から90θ/2°までθだけ変化する間、制御信号S12,S13の両方がオンする。一方、制御信号S21は、周期Tの開始時点から周期Tの中点=T/2の時点までの間オンし、周期Tの残り半分の期間はオフする。制御信号S22は、周期Tの開始時点から周期Tの中点までの間オフし、周期Tの残り半分の期間はオンする。制御信号S23は、制御信号S21とオンおよびオフの関係が逆になる。すなわち制御信号S23は、周期Tの開始時点から周期Tの中点までの間オフし、周期Tの残り半分の期間はオンする。制御信号S24は、制御信号S22とオンおよびオフの関係が逆になる。すなわち制御信号S24は、周期Tの開始時点から周期Tの中点までの間オンし、周期Tの残り半分の期間はオフする。周期Tの開始時点から周期Tの中点までの間は、制御信号S21,S24の両方がオンする。一方、周期Tの残り半分の期間は、制御信号S22,S23の両方がオンする。上記のように制御信号S11~S14,S21~S24が変化することによって、電圧V1,V2は、図2および図3に示されるように変化する。なお電圧V1,V2の変化は図2、図3とで同じである。ここで、図3から分かるように、V1=E1となる期間の中心の位相は、90-θ/2°θ/2=90°である。V2=E2となる期間の中心の位相は、{90-θ/2θ90-θ/2}/2=90°となる。したがって、V1=E1となる期間の中心の位相とV2=E2となる期間の中心の位相とが互いに等しい。同様に周期Tの中点を基準とすると、V1=-E1となる期間の中心の位相およびV2=-E2となる期間の中心の位相は、ともに90°となる。すなわち電圧V1が出力される期間の中心の位相と、電圧V2が出力される期間の中心の位相とは一致する。言い換えると、電圧V2が出力される期間の中心を電圧V1が出力される期間の中心として、直流電圧E2の目標値に応じて電圧V1が出力される期間が伸縮する。図4は、図3に示したスイッチング素子Q11~Q14,Q21~Q24の制御の比較例を示した図である。図4を参照して、制御信号S11~S14のオン期間およびオフ期間は周期Tの1/2で固定される。一方、制御信号S21~S24のオン期間が変数θによって変化する。この場合の変数θはたとえば0°~90°の間の任意の値となる。この場合には、V1=E1となる期間の中心の位相は90°であるのに対してV2=E2となる期間の中心の位相は0°となる。同じく周期Tの中点を位相の基準とすると、V1=-E1となる期間の中心の位相は90°であるのに対して、V2=-E2となる期間の中心の位相は0°となる。したがって、電圧V1が出力される期間の中心の位相と電圧V2が出力される期間の中心の位相とが異なっている。図4に示した制御の場合には、電流がリアクトル5を介して平滑コンデンサ6に流れて電圧に変換されるようにDC-DCコンバータ100が動作する。このため、周期Tを短くする、すなわち単相ブリッジインバータ1,2の出力周波数を高くした場合には、応答が遅くなるといった問題が発生する。応答性を高めるために平滑コンデンサ6の容量を小さくした場合には直流電圧E2出力電圧のリプルが大きくなるといった問題が起こりやすくなる。これに対して実施の形態1では、制御回路10は、電圧V1が出力される期間の中心の位相と、電圧V2が出力される期間の中心の位相とが互いに等しくなるようにスイッチング素子Q11~Q14,Q21~Q24を制御する。これによって電流を平滑コンデンサ6によって電圧に変換せずに電圧を直接出力することができるので、応答性を高めることができる。さらに、平滑コンデンサ6の容量を小さくしなくても高い応答性が得られるので、出力電圧のリプルを低減することが可能となる。さらに、出力電圧のアンダーシュートおよびオーバーシュートも発生しにくくすることができる。この結果、変数θの調整によって、所望の出力電圧を安定的に出力することができる。したがって実施の形態1によれば所望の電圧を出力することができるとともに、出力周波数を高くした場合にも良好な追従性を得ることができる。[実施の形態2]図3に示されるように、実施の形態1では、スイッチング素子Q11,Q14のオンからオフへの切替わりとスイッチング素子Q12,Q13のオフからオンへの切り替わりとが同時に行なわれる。また、スイッチング素子Q11,Q14のオフからオンへの切替わりとスイッチング素子Q12,Q13のオフからオンへの切替わりも同時に行なわれる。したがってスイッチング素子Q11,Q12が同時にオンする場合、あるいはスイッチング素子Q13,Q14が同時にオンする場合が考えられる。このような場合には、単相ブリッジインバータ1に過電流が流れる可能性がある。実施の形態2では、直列に接続された2つのスイッチング素子が同時にオフする期間いわゆるデッドタイムと呼ばれるが生じるようにスイッチング素子Q11~Q14が制御される。これによって単相ブリッジインバータ1に過電流が流れることを防止できる。ただしデッドタイムの設定には十分な考慮が必要である。図5は、スイッチング素子Q11~Q14のオン時にデッドタイムを設定した例を示す図である。図5を参照して、実施の形態1図3を参照に対して制御信号S11~S14の各々の立上がりをDTだけ遅らせたとする。この場合、制御信号S11,S13の両方がオフになる期間はDTであり、制御信号S12,S14の両方がオフになる期間もDTである。すなわちデッドタイムの長さはDTとなる。しかしながらこの場合には、電圧V1が出力される期間の中心が、デッドタイムを設けていない場合における中心からDT/2遅れた時刻となる。一方、電圧V2が出力される期間の中心は変化しない。したがって、電圧V1が出力される期間の中心と電圧V2が出力される期間の中心とがずれることになる。実施の形態2では、電圧V1が出力される期間の中心と電圧V2が出力される期間の中心とがずれることを防ぎながら、単相ブリッジインバータ1のスイッチング制御にデッドタイムを設定することができる。図6は、実施の形態2に係るスイッチング素子Q11~Q14,Q21~Q24の制御を説明するための制御信号の波形図である。図6を参照して、実施の形態2では、制御信号S11~S14の位相を、実施の形態1での制御信号S11~S14の位相に対して予めデッドタイムDTの半分に相当する量だけ進め、さらに施の形態1での制御信号S11~S14の位相に対して制御信号S11~S14の立上がりをデッドタイムDTだけ遅らせる。たとえば、図1に示した制御回路10は、電圧V2が出力される期間の中心を基準として、以下のように制御信号S11~S14のオンおよびオフを制御する。なお、以下の説明では、基準とは電圧V2が出力される期間の中心を意味する。制御信号S13は基準-Aの時点においてオフし、制御信号S11は基準-ADTの時点においてオンする。したがって制御信号S13がオフしてから制御信号S11がオンするまでのデッドタイムの長さはDTとなる。制御信号S14は基準A-DTの時点においてオフし、制御信号S12は基準A時にオンする。したがって制御信号S14がオフしてから制御信号S12がオンするまでのデッドタイムの長さはDTとなる。電圧V1=E1である期間は、制御信号S11,S14がオンする期間であるので、基準-ADTの時点から基準A-DTの時点までの間である。したがって、電圧V1=E1である期間の中心は、電圧V2=E2である期間の中心に一致する。ここでAは、直流電圧E2の値に応じて適切に設定される変数である。電圧V1=-E1である場合には、上記の説明において、制御信号S11,S13を入れ替えるとともに、制御信号S12,S14を入れ替えるとよい。この場合にも、電圧V1=-E1である期間の中心は、電圧V2=-E2である期間の中心に一致する。以上のように実施の形態2によれば、電圧V1が出力される期間の中心と電圧V2が出力される期間の中心とがずれることなく、デッドタイムを設けることができる。また、図1に示した制御回路10は、デッドタイムを設けない場合の制御信号S11~S14のオンおよびオフのタイミングすなわち実施の形態1に示した制御信号S11~S14のオンおよびオフのタイミングであり、図3に示されるに関する情報を記憶しておいてもよい。この場合、制御回路は、記憶された制御信号S11~S14のオフのタイミングに対して位相をDTの半分だけ早めるとともに、記憶された制御信号S11~S14のオンのタイミングに対して位相をDTだけ遅らせる。このような方法でも、電圧V1が出力される期間の中心と電圧V2が出力される期間の中心とがずれることなく、デッドタイムを設けることができる。[実施の形態3]単相ブリッジインバータ2では、直列接続された2つのスイッチング素子が短絡しても、リアクトル5によって過電流が流れることを防止できる。このため実施の形態1,2では、単相ブリッジインバータ2側のスイッチング素子の制御において、デッドタイムが設定されていない。しかしながら、スイッチング素子がオンするタイミングが遅延した場合には、意図しないデッドタイムが生じる可能性がある。仮に単相ブリッジインバータ2を構成するスイッチング素子Q21~Q24がすべてオフである期間が発生したとすると、直流電圧E2が目標値から変動するといったことが起こる可能性がある。たとえば直流電圧E2が低下するといったことが考えられる。そこで実施の形態3では、単相ブリッジインバータ2を構成するスイッチング素子Q21~Q24がすべてオンする期間を設ける。図7は、実施の形態3に係るスイッチング素子Q11~Q14,Q21~Q24の制御を説明するための制御信号の波形図である。図7を参照して、制御信号S21~S24の各々の立下がり時間を所定の遅延時間DLだけ遅らせる。なお、遅延時間DLは、スイッチング素子Q21~Q24が同時オンすることを確保できる期間であれば特に限定されるものではない。また、遅延時間DLは、固定された時間でもよく、スイッチング素子Q21~Q24のスイッチング周波数に応じて可変であってもよい。なお、制御信号S11~S14のオンおよびオフのタイミングについては図6に示した制御信号S11~S14のオンおよびオフのタイミングと同様であるので以後の説明は繰り返さない。このようにスイッチング素子Q11~Q14のスイッチングに関してはデッドタイムを設けてもよい。ただし、図3に示した制御信号S11~S14のオンおよびオフのタイミングと同じタイミングで制御信号S11~S14のオンおよびオフが制御されてもよい。これらのいずれの場合にも、電圧V1が出力される期間の中心と電圧V2が出力される期間の中心とを一致させることができる。以上のように実施の形態3によれば、スイッチング素子Q21~Q24が同時オンである期間が設けられるので、直流電圧E2が目標値から変動する可能性を小さくすることができる。今回開示された実施の形態はすべての点で例示であって制限的なものでないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。"