"一次巻線、第1の二次巻線および第2の二次巻線を備えたトランスと、前記一次巻線に直列接続された主スイッチング素子と、前記第1の二次巻線の出力を整流平滑して第1出力電圧を発生する第1整流平滑回路と、前記第2の二次巻線の出力を整流平滑して第2出力電圧を発生する第2整流平滑回路と、前記第1出力電圧に応じた帰還信号を発生する第1帰還回路と、前記帰還信号に基づいて前記主スイッチング素子を制御するとともに前記第1出力電圧を安定させる第1スイッチング制御回路と、を備えたスイッチング電源回路において、前記第2整流平滑回路は第2整流回路を備え、前記第2整流回路は、整流スイッチ素子と、前記整流スイッチ素子を制御する第2スイッチング制御回路とを備え、前記第2スイッチング制御回路は、前記トランスに設けられた第2の二次巻線または前記トランスに設けられた駆動巻線に発生する交流巻線電圧で動作し、前記整流スイッチ素子の制御端子に接続されたスイッチ手段を動作させる時定数回路と、前記第2出力電圧を検出して前記時定数回路へ帰還する第2帰還回路とを備えた、スイッチング電源回路。前記第2整流回路は、自身を通って流れるパルス電流のパルス数を単位時間あたりにおいて制御することにより、前記第2出力電圧を安定させることを特徴とする請求項1に記載のスイッチング電源回路。前記時定数回路は、前記第2帰還回路の出力によってインピーダンスが変化する可変インピーダンス素子と、この可変インピーダンス素子を介して充電され、前記スイッチ手段へ制御電圧を与えるキャパシタとを含む、請求項1または2に記載のスイッチング電源回路。前記交流巻線電圧を発生する巻線は前記第2の二次巻線であり、前記交流巻線電圧が負電圧となる期間に前記第2出力電圧からの電荷の供給により充電し、前記交流巻線電圧が正電圧となる期間に放電するブートキャパシタを備えた、請求項1~3のいずれかに記載のスイッチング電源回路。前記第2スイッチング制御回路は、前記第2出力電圧を整流して前記ブートキャパシタに電荷を供給するブートダイオードを備える、請求項1~4のいずれかに記載のスイッチング電源回路。前記ブートダイオードとして、前記第2出力電圧と前記整流スイッチ素子の制御端子との間に接続されたダイオードを備える、請求項5に記載のスイッチング電源回路。前記ブートダイオードはツェナーダイオードである請求項6に記載のスイッチング電源回路。前記第2スイッチング制御回路は、前記ブートキャパシタから前記整流スイッチ素子の制御端子までの経路に、前記ブートキャパシタの電荷の放電時定数を定めて、前記整流スイッチ素子のターンオンを遅延させるターンオン遅延回路を備え、前記ターンオン遅延回路は、キャパシタと抵抗との直列回路で構成された、請求項1~7のいずれかに記載のスイッチング電源回路。前記第2スイッチング制御回路は、前記スイッチ手段の導通状態を保持するための電流を供給するキャパシタと、このキャパシタに前記ブートキャパシタから電荷を整流して供給するダイオードを備える、請求項1~8のいずれかに記載のスイッチング電源回路。前記交流巻線電圧を発生する巻線は、前記トランスに設けられた駆動巻線である、請求項1~9のいずれかに記載のスイッチング電源回路。前記第2スイッチング制御回路は、前記スイッチ手段の導通状態を保持するための電流を供給するキャパシタと、このキャパシタに前記駆動巻線から電荷を整流して供給するダイオードを備える、請求項1~10のいずれかに記載のスイッチング電源回路。前記スイッチ手段は、小信号用トランジスタで構成される、請求項1~11のいずれかに記載のスイッチング電源回路。前記小信号用トランジスタの制御端子に過大な負電圧が印加されるのを防止するために逆並列ダイオードが接続された、請求項1~12のいずれかに記載のスイッチング電源回路。前記スイッチ手段は、小信号用のトランジスタとトランジスタとの2段のトランジスタで構成される、請求項1~13のいずれかに記載のスイッチング電源回路。前記第2スイッチング制御回路は、前記第2出力電圧が印加される負荷の電流が所定値より小さい状態で、前記交流巻線電圧の正電圧の期間内で前記整流スイッチ素子をターンオフさせ、前記負荷の電流が前記所定値を超える状態で、前記交流巻線電圧の正電圧の期間に前記整流スイッチ素子をオンさせるかオフ状態を維持するかの制御を行う、請求項1~14のいずれかに記載のスイッチング電源回路。特許文献1~3に開示されているスイッチング電源回路においては、次のような解決すべき課題があった。二次側のスイッチング制御回路をロジック回路で構成した場合、ロジック回路を動作させるための直流電源電圧が必要である。コンバータの主スイッチング素子のスイッチング周波数に同期して動作させるための同期回路が必要である。デューティ比を有するパルス列信号を出力するPWM制御回路が必要である。これらにより電源装置は複雑化し小型軽量化の妨げになる。そこで本発明は、第2出力部の出力電圧の高精度化を維持しつつ二次側のスイッチ制御回路の簡素化およびそれにともなう小型軽量化を図ったスイッチング電源回路を提供することを目的としている。本発明のスイッチング電源回路の構成は特許請求の範囲に記載のとおりである。典型的には次のように構成される。請求項1に係るスイッチング電源回路は、一次巻線Np、第1の二次巻線Ns1および第2の二次巻線Ns2を備えたトランスと、前記一次巻線Npに直列接続された主スイッチング素子Q1と、前記第1の二次巻線Ns1の出力を整流平滑して第1出力電圧Vo1を発生する第1整流平滑回路と、前記第2の二次巻線Ns2の出力を整流平滑して第2出力電圧Vo2を発生する第2整流平滑回路と、前記第1出力電圧Vo1に応じた帰還信号を発生する第1帰還回路FB1と、前記帰還信号に基づいて前記主スイッチング素子Q1を制御するとともに前記第1出力電圧Vo1を安定させる第1スイッチング制御回路CNT1と、を備えたスイッチング電源回路において、前記第2整流平滑回路は第2整流回路CR2を備え、前記第2整流回路CR2は、整流スイッチ素子Qsと、前記整流スイッチ素子Qsを制御する第2スイッチング制御回路CNT2とを備え、前記第2スイッチング制御回路CNT2は、前記トランスに設けられた第2の二次巻線Ns2または前記トランスに設けられた駆動巻線Nbに発生する交流巻線電圧で動作し、前記整流スイッチ素子Qsの制御端子に接続されたスイッチ手段Trを動作させる時定数回路と、前記第2出力電圧Vo2を検出して前記時定数回路へ帰還する第2帰還回路FB2とを備える。この構成により、次の効果を奏する。第2スイッチ制御回路CNT2は、トランスに設けられた第2の二次巻線Ns2またはトランスに設けられた駆動巻線Nbに発生する交流巻線電圧を用いて、整流スイッチ素子Qsを駆動制御するので、第2スイッチ制御回路CNT2を動作させるための直流電源電圧が不要である。また、主スイッチング素子Q1のスイッチング周波数に同期して動作させるための同期回路が不要である。交流巻線電圧で動作する時定数回路を用いることで、パルス列信号を出力するPWM制御のロジック回路が不要である。整流スイッチ素子Qsの制御により第2出力電圧Vo2は高精度な電圧となり、複数の出力電圧を高精度に制御することができる。整流スイッチ素子Qsは、スイッチング周波数に同期して動作させることにより、複数の周波数が混在することによる干渉がなく、音鳴りやノイズの発生を抑制することができる。請求項4に係るスイッチング電源回路は、前記交流巻線電圧を発生する巻線が前記第2の二次巻線Ns2であり、前記交流巻線電圧が負電圧となる期間に前記第2出力電圧Vo2からの電荷の供給により充電され、前記交流巻線電圧が正電圧となる期間に放電されるブートキャパシタCbを備える。この構成により、トランスに特別な駆動巻線を設ける必要がなく、トランスを小型軽量化ができる。請求項5に係るスイッチング電源回路は、前記第2スイッチング制御回路CNT2が、前記第2出力電圧Vo2を整流して前記ブートキャパシタCbに電荷を供給するブートダイオードDbを備える。この構成により、ブートダイオードDbを介して電荷を供給してキャパシタCbを充電することで、充電経路のインピーダンスを小さくすることができ、充電スピードを速くすることができる。請求項8に係るスイッチング電源回路は、前記第2スイッチング制御回路CNT2が、前記ブートキャパシタCbから前記整流スイッチ素子Qsの制御端子までの経路に、前記ブートキャパシタCbの電荷の放電時定数を定めて前記整流スイッチ素子Qsのターンオンを遅延させるターンオン遅延回路を備え、前記ターンオン遅延回路がキャパシタCgと抵抗Rgとの直列回路で構成されている。この構成により、ターンオン遅延回路による遅延量を定めることで適切なタイミングで整流スイッチ素子Qsをターンオンさせることができ、ZCSゼロ電流スイッチ動作によりスイッチング損失を低減できる。請求項9に係るスイッチング電源回路は、前記第2スイッチング制御回路CNT2が、前記スイッチ手段Trの導通状態を保持するための電流を供給するキャパシタCeと、このキャパシタCeに前記ブートキャパシタCbから電荷を整流して供給するダイオードDpを備える。この構成により、ダイオードDpを介して電荷を供給してキャパシタCeを充電することで、充電経路のインピーダンスを小さくすることができ、充電スピードを速くできる。請求項10に係るスイッチング電源回路は、前記交流巻線電圧を発生する巻線が、前記トランスに設けられた駆動巻線Nbである。この構成により、第2スイッチング制御回路CNT2を動作させるための直流電源電圧が不要となる。請求項11に係るスイッチング電源回路は、前記第2スイッチング制御回路CNT2が、前記スイッチ手段Trの導通状態を保持するための電流を供給するキャパシタCeと、このキャパシタCeに前記駆動巻線Nbから電荷を整流して供給するダイオードDpを備える。この構成により、ダイオードDpを介して電荷を供給してキャパシタCeを充電することで、充電経路のインピーダンスを小さくすることができ、充電スピードを速くできる。請求項15に係るスイッチング電源回路は、前記第2スイッチング制御回路CNT2は、前記第2出力電圧Vo2が印加される負荷の電流が所定値より小さい軽負荷状態で、前記交流巻線電圧の正電圧の期間内で前記整流スイッチ素子Qsをターンオフさせ、前記負荷の電流が前記所定値を超える重負荷状態で、前記交流巻線電圧の正電圧の期間に前記整流スイッチ素子Qsをオンさせるかオフ状態を維持するかの制御を行う。この構成により、軽負荷では整流スイッチ素子Qsの導通時間が制御されて出力電圧Vo2の電圧上昇が抑制され、重負荷では整流スイッチ素子Qsのターンオフがゼロ電流で行われるのでZCS動作によりスイッチング損失の発生が抑制される。本発明によれば、第2出力部の出力電圧の高精度化が維持されつつ回路構成が簡素化された小型低コストなスイッチング電源回路が構成できる。《第1の実施形態》図2A、図2Bは第1の実施形態に係るスイッチング電源回路101の回路図である。図3はスイッチング電源回路101の動作を示す主要な波形図である。スイッチング電源回路101は、一次巻線Np、第1の二次巻線Ns1および第2の二次巻線Ns2を備えたトランスTと、一次巻線Npに直列接続された第1スイッチング素子特許請求の範囲に記載の主スイッチング素子Q1と、一次巻線Npとともに閉ループを構成する位置に接続された第2スイッチング素子Q2と、第1スイッチング素子Q1と第2スイッチング素子Q2とを短いデッドタイムを挟んで交互にオンオフする第1スイッチング制御回路CNT1と、第1帰還回路FB1を備えている。トランスTの一次側には、一次巻線Npに対して直列に共振インダクタLrおよび共振キャパシタCrを備えている。この共振インダクタLrと共振キャパシタCrとによって共振回路を構成している。また、スイッチング電源回路101は、第1の二次巻線Ns1の出力を整流平滑して第1出力電圧Vo1を発生する第1整流平滑回路と、第2の二次巻線Ns2の出力を整流平滑して第2出力電圧Vo2を発生する第2整流平滑回路を備えている。第1の二次巻線Ns1に接続されているダイオードDs1およびキャパシタCo1によって第1整流平滑回路が構成されている。また、第2の二次巻線Ns2に接続されている第2整流回路CR2およびキャパシタCo2によって第2整流平滑回路が構成されている。第2整流回路CR2は整流スイッチ素子Qs、この整流スイッチ素子Qsを制御する第2スイッチング制御回路CNT2および帰還回路FB2を備えている。また、前記第2整流回路CR2は、整流スイッチ素子Qsに対して直列接続され、第2の二次巻線Ns2の電圧を順方向に流すダイオードDs2を備えている。図2Aに示したスイッチング電源回路101の作用は次のとおりである。第1スイッチング素子Q1および第2スイッチング素子Q2は第1スイッチング制御回路CNT1の制御により短いデッドタイムを挟んで交互にオンオフされる。この時のスイッチング周波数は共振インダクタLrと共振キャパシタCrによる共振周波数に等しいかほぼ等しい。第1スイッチング素子Q1がターンオフすると第1の二次巻線Ns1に逆極性の電圧が発生し、ダイオードDs1がオンし、キャパシタCo1で平滑されて、第1出力電圧Vo1が供給される。第1帰還回路FB1は第1出力電圧Vo1と基準電圧との比較により生成した信号を第1スイッチング制御回路CNT1へ負帰還する。この制御により、第1出力電圧Vo1が印加される負荷に流れる負荷電流に関わらず、また入力電源Viの電圧変動に関わらず、第1出力電圧Vo1は所定電圧に保たれる。一方、第1スイッチング素子Q1がターンオフすると第2の二次巻線Ns2にも逆極性の電圧が発生する。この電圧が第2整流回路CR2で整流され、キャパシタCo2により平滑されて、第2出力電圧Vo2が供給される。このように第1スイッチング素子Q1のオフ期間において整流スイッチ素子Qsにはパルス電流が流れる。第2帰還回路FB2は第2出力電圧Vo2と基準電圧との比較により生成した信号を第2スイッチング制御回路CNT2へ負帰還する。第2帰還回路FB2および第2スイッチング制御回路CNT2による動作は次のとおりである。出力電圧Vo2が基準電圧よりも低いときは、整流スイッチ素子Qsが導通状態となっていて、第2整流回路CR2は導通し、キャパシタCo2で平滑されて出力電圧Vo2が供給される。整流スイッチ素子Qsが導通状態であるため、第1スイッチング素子Q1のオフ期間において整流スイッチ素子Qsに流れるパルス電流は制限されない。出力電圧Vo2が基準電圧よりも高いときは、整流スイッチ素子Qsが非導通状態となっていて、第2整流回路CR2は非導通となり、第1スイッチング素子Q1のオフ期間において整流スイッチ素子Qsにパルス電流は流れない。このように整流スイッチ素子Qsの導通/非導通は第2出力電圧Vo2の電圧情報に基づいて制御される。また、ダイオードDs2に流れる電流が逆方向電流となると、ダイオードDs2が逆バイアスになることによって電流が遮断された後、整流スイッチ素子Qsは非導通となる。更に、トランスTに発生する電圧で整流スイッチ素子Qsが動作するため、第1スイッチング素子Q1および第2スイッチング素子Q2のスイッチング周波数に同期して整流スイッチ素子Qsが動作する。図2Bは図2Aに示した第2整流回路CR2の具体的な回路構成を示す図である。この第2整流回路CR2内の第2帰還回路FB2、ダイオードDs2および整流スイッチ素子Qs以外の回路が、図2A中の第2スイッチング制御回路CNT2である。図2Bにおいて、第2整流回路CR2内の第2帰還回路FB2の出力部にはフォトカプラの受光素子PCフォトトランジスタと対をなす発光素子を備えている。第2整流回路CR2内にはブートキャパシタCbが備えられている。第2整流回路CR2内において受光素子PC、抵抗RtおよびキャパシタCtにより時定数回路が構成されている。受光素子PCフォトトランジスタと抵抗Rtとによって可変インピーダンス回路が構成されている。また、キャパシタCgおよび抵抗Rg,Rg2,Rgsによってターンオン遅延回路が構成されている。第2の二次巻線Ns2に発生する交流巻線電圧が負電圧となる期間に、第2出力電圧Vo2からの供給によりブートキャパシタCbに電荷が充電され、交流巻線電圧が正電圧となる期間に、ブートキャパシタCbの電荷が放電される。前記キャパシタCtの電圧は小信号トランジスタ特許請求の範囲に記載のスイッチ手段Trに印加され、このトランジスタTrによって整流スイッチ素子Qsのゲート電位が制御される。また、ダイオードDbeと受光素子PCフォトトランジスタとの直列回路に対してキャパシタCeが並列に接続されている。このキャパシタCeは小信号トランジスタTrのオン状態を保持するための保持電流を供給する直流電圧源として作用する。前記ダイオードDbeはキャパシタCtに逆電圧の充電を防止する。ツェナーダイオードDzは整流スイッチ素子Qsのゲート電位を制限して整流スイッチ素子Qsの破壊を防止する。図2Bに示したスイッチング電源回路101の動作は次のとおりである。[第1スイッチング素子Q1のオン期間]第2整流回路CR2は非導通の状態となる。第2出力電圧Vo2は、ツェナーダイオードDz、抵抗Rg、抵抗Rg2とおよびCgを介してブートキャパシタCbを充電する。[第2スイッチング素子Q2のオン期間第2出力電圧Vo2が所定電圧より低く、第2整流回路CR2が導通の場合]この期間は、時定数回路の可変インピーダンス回路の値に応じて以下の三つの場合がある。第2スイッチング素子Q2のオン期間中に整流スイッチ素子Qsがターンオフする場合軽負荷時、第1スイッチング素子Q1がターンオフすると第2の二次巻線Ns2の電圧は反転し、第2スイッチング素子Q2がターンオンする。ブートキャパシタCbの電圧分圧電圧は、抵抗Rg2、Cgおよび抵抗Rgを介して整流スイッチ素子Qsのゲートソース間に与えられ、整流スイッチ素子Qsはターンオンする。このとき、ブートキャパシタCbの電荷により受光素子PCと抵抗Rtを介してキャパシタCtは充電される。キャパシタCtの両端がトランジスタTrの閾値電圧約06Vに達するとトランジスタTrはオンする。トランジスタTrがオンすると整流スイッチ素子Qsはターンオフする。第2の二次巻線Ns2の電圧が反転し、ダイオードDs2に逆電圧が印加されると、第2整流回路CR2は非導通となって、第1スイッチング素子Q1がターンオンする。第2スイッチング素子Q2のオン期間中に整流スイッチ素子Qsがオン状態を維持する場合、第1スイッチング素子Q1がターンオフすると第2の二次巻線Ns2の電圧は反転し、第2スイッチング素子Q2がターンオンする。ブートキャパシタCbの電圧分圧電圧は、抵抗Rg2、キャパシタCgおよび抵抗Rgを介して、整流スイッチ素子Qsのゲートソース間に与えられ、整流スイッチ素子Qsはターンオンする。整流スイッチ素子Qsが導通している期間において、整流スイッチ素子Qsにはパルス電流が制限されずに流れる。このとき、ブートキャパシタCbの電荷により受光素子PCと抵抗Rtを介してキャパシタCtは充電される。キャパシタCtの両端がトランジスタTrの閾値電圧約06Vに達するまでにダイオードDs2に逆電圧が印加されると、第2整流回路CR2は非導通となる。第2の二次巻線Ns2の電圧が反転し、ダイオードDs2に逆電圧が印加されると、第2整流回路CR2は非導通となって、第1スイッチング素子Q1がターンオンする。第2スイッチング素子Q2のオン期間中に整流スイッチ素子Qsがオフ状態を維持する場合、第1スイッチング素子Q1がターンオフすると第2の二次巻線Ns2の電圧は反転し、第2スイッチング素子Q2がターンオンする。ブートキャパシタCbの電圧は、抵抗Rg2、キャパシタCgおよび抵抗Rgを介して、整流スイッチ素子Qsのゲートソース間に電圧を与えるときにトランジスタTrがオン状態となっている場合は、整流スイッチ素子Qsはオフ状態を維持する。整流スイッチ素子Qsが非導通であるため、整流スイッチ素子Qsにパルス電流は流れない。第2の二次巻線Ns2の電圧が反転し、ダイオードDs2に逆電圧が印加されると、第2整流回路CR2は非導通となって、第1スイッチング素子Q1がターンオンする。上記と{のいずれか}の動作を繰り返す。第2出力電圧Vo2が印加される負荷の電流が通常負荷電流であるときには、図3に示したように、第2の二次巻線Ns2の電圧の立ち上がりで整流スイッチ素子Qsがターンオンする状態上記とターンオンしない状態歯抜け状態上記とが発生し、この歯抜け状態の発生頻度でパルス電流のパルス数を制御して第2出力電圧Vo2が安定化される。第2出力電圧Vo2が印加される負荷の電流が小さい軽負荷の場合、キャパシタCtに対する充電時定数が小さくなって、整流スイッチ素子Qsのターンオン後、キャパシタCtの電圧は速やかに06Vに達してトランジスタTrがオンし、整流スイッチ素子Qsはターンオフする上記の状態。すなわち、軽負荷ではスイッチ素子Qsのオン時間が短縮化される。そのため、図3に示したとおり、二次巻線Ns2の電圧が発生している期間内でスイッチ素子Qsがターンオフする。このように通常負荷では、図3の通常負荷時の波形となり、軽負荷では、図3の軽負荷時の波形もしくは、図3の通常負荷時の波形と軽負荷時の波形との混在の波形となる。なお、二次巻線Ns2の電圧が発生している期間内でスイッチ素子QsがターンオフするとZCSゼロ電流スイッチ動作とはならない場合があるが、軽負荷であって整流スイッチ素子Qsで遮断される電流値が小さいことから、ターンオフ時のスイッチング損失およびノイズは問題とならない。第1の実施形態によれば、次の効果を奏する。第2スイッチング制御回路CNT2は、第2出力電圧を供給する自身の二次巻線Ns2に発生する交流巻線電圧を用いて、整流スイッチ素子Qsを駆動制御するため、第2スイッチング制御回路CNT2を動作させるための直流電源電圧が不要である。第2スイッチング制御回路CNT2は、第2出力電圧を供給する自身の二次巻線Ns2に発生する交流巻線電圧を用いて、整流スイッチ素子Qsを駆動制御するため、第2スイッチング制御回路CNT2を動作させるための駆動巻線を設ける必要がない。第2スイッチング制御回路CNT2は、第2出力電圧を供給する自身の二次巻線Ns2に発生する交流巻線電圧を用いて、整流スイッチ素子Qsを駆動制御するため、第1スイッチング素子Q1および第2スイッチング素子Q2のスイッチング周波数に同期して動作させるための同期回路が不要である。ターンオン遅延回路の作用により、整流スイッチ素子Qsのターンオンをゼロ電圧スイッチングZVSさせることができ、スイッチング損失が低減できる。デューティ比を有するパルス列信号を出力するPWM制御のロジック回路が不要である。整流スイッチ素子Qsの制御により、整流スイッチ素子Qsを通って流れるパルス電流のパルス数が単位時間あたりにおいて制御されて第2出力電圧Vo2は高精度な電圧となり、複数の出力電圧を高精度に制御できる。軽負荷時には、整流スイッチ素子Qsのオン時間を制御してパルス幅を制御し、重負荷時には、整流スイッチ素子Qsをオン状態またはオフ状態のいずれかになるように動作モードを切り替えて制御することで、軽負荷での第2出力電圧Vo2の電圧上昇を抑制し、重負荷での第2出力電圧Vo2の電圧低下を抑制することができ、出力電圧Vo2の電圧精度を高めることが可能となる。また、重負荷での動作では、整流スイッチ素子QsのターンオフはZCSゼロ電流スイッチング動作となるため、スイッチング損失が殆ど発生しない。整流スイッチ素子Qsは、第1スイッチング素子Q1および第2スイッチング素子Q2のスイッチング周波数に同期して動作するので、複数の周波数が混在することによる干渉がなく、音鳴りやノイズの発生を抑制できる。トランジスタTrを制御するための電荷をキャパシタCeに蓄えることができ、受光素子PCのインピーダンスの変化に対する応答性が高まる。これにより、整流スイッチ素子Qsの制御応答性を高めることができ、整流スイッチ素子Qsのオン時間の短縮方向の制御範囲が拡がる。その結果、より広い範囲で軽負荷に対応できる。すなわち軽負荷時の電圧上昇およびリップル電圧の増加が抑制できる。《第2の実施形態》図4は第2の実施形態に係るスイッチング電源回路102の主要部の回路図である。図4においてはトランスTの第2の二次巻線Ns2に繋がる回路についてのみ表している。トランスTの一次巻線および第1の二次巻線に繋がる回路については第1の実施形態で図2Bに示した回路と同じである。第2の実施形態では、整流スイッチ素子Qsのゲートソース間にPNPトランジスタTr2を接続し、このトランジスタTr2に小信号用のNPNトランジスタTr1を接続している。第2の実施形態によれば、整流スイッチ素子Qsを駆動する能力が高く、二段のトランジスタによる高い増幅率により、整流スイッチ素子Qsを確実にターンオフさせることができる。その他の作用は第1の実施形態と同様である。《第3の実施形態》図5は第3の実施形態に係るスイッチング電源回路103の主要部の回路図である。図5においてはトランスTの第2の二次巻線Ns2に繋がる回路についてのみ表している。トランスTの一次巻線および第1の二次巻線に繋がる回路については第1の実施形態で図2Bに示した回路と同じである。第3の実施形態では、ブートキャパシタCbを直接に充電するブートダイオードDbを備えている。第3の実施形態によれば、ブートキャパシタCbへの充電インピーダンス充電時定数が小さく、短い充電時間でブートキャパシタCbを充電できる。その他の作用は第1の実施形態と同様である。《第4の実施形態》図6は第4の実施形態に係るスイッチング電源回路104の回路図である。第1~第3の実施形態では、第2出力電圧を供給する自身の二次巻線Ns2に発生する交流巻線電圧を基に整流スイッチ素子Qsをオン/オフ制御する例を示したが、第4の実施形態は、トランスTに設けた駆動巻線Nbに発生する電圧を用いて整流スイッチ素子Qsを駆動制御する。図6において、第1スイッチング素子Q1がターンオフすると、駆動巻線Nbの電圧はキャパシタCg、抵抗Rg2,Rg,Rgsを介して、整流スイッチ素子Qsのゲートソース間に電圧が印加され、整流スイッチ素子Qsがターンオンする。駆動巻線Nbの電圧分圧電圧は、キャパシタCg、抵抗Rg2,Rt、ダイオードDpおよび受光素子PCを介してキャパシタCtに与えられる。キャパシタCtの電圧がトランジスタTrのベースエミッタ間のしきい値電圧約06Vを超えるとトランジスタTrはオンする。その他の作用は第2の実施形態と同様である。第4の実施形態によれば、駆動巻線Nbの電圧で整流スイッチ素子Qsを直接ターンオンさせることができるので、図2B等に示したブートキャパシタCbは不要である。また、整流スイッチ素子Qsを駆動制御するのに適した電圧をトランスTに設けられた駆動巻線Nbの巻数で設定できるため、最適なタイミングで整流スイッチ素子Qsを駆動でき、そのため損失をより低減できる。その他は第1第2の実施形態で述べた効果と同様の効果を奏する。"