"CPUと、センサによる検出信号をデジタル信号に変換するAD変換器と、互いに異なるデータを保持する複数のレジスタと、それぞれが、前記AD変換器の出力値と、前記複数のレジスタのうち対応するレジスタ内のデータとを比較する複数の比較器と、それぞれが、前記複数個の比較器のうちの対応する比較器での比較結果が一致した回数をカウントする複数のカウンタとを備えたマイクロコンピュータ。前記複数のカウンタの各々は、カウント値が所定値に達したときに、その旨を通知する信号を出力する、請求項1記載のマイクロコンピュータ。前記マイクロコンピュータは、さらに、前記AD変換器の出力と前記複数のレジスタの出力の所定数の下位ビットを無効にした上で、前記複数個の比較器のうちの対応の比較器へ出力するビット無効化部を備えた請求項1記載のマイクロコンピュータ。前記マイクロコンピュータは、さらに、前記複数の比較器の出力を受けて、前記複数の比較器の出力がすべて不一致か否かを検出する不一致検出部を備えた請求項1記載のマイクロコンピュータ。前記マイクロコンピュータは、さらに、前記不一致検出部で不一致が検出された回数をカウントする別のカウンタを備えた請求項4記載のマイクロコンピュータ。CPUと、センサによる検出信号をデジタル信号に変換するAD変換器と、基準値を保持するレジスタと、前記AD変換器の出力値と前記レジスタ内のデータとの差を算出する減算器と、前記減算器と接続される複数のカウンタとを備え前記減算器は、前記複数のカウンタのうち、前記算出の結果に対応するカウンタの値を増加させる、マイクロコンピュータ。前記マイクロコンピュータは、さらに、前記AD変換器の出力値を受けて、前記出力値の出力先を前記減算器および前記レジスタの間で切替えるスイッチを備え、前記スイッチは、前記AD変換器からの最初の出力値を前記減算器へ出力し、前記減算器での減算が終了後、前記最初の出力値を前記レジスタへ出力して、前記レジスタの基準値を更新させ、前記スイッチは、前記AD変換器からの2回目以降の出力値を前記減算器へのみ出力する、請求項6記載のマイクロコンピュータ。前記AD変換器が出力した回数をカウントする変換数用カウンタをさらに備え、前記変換数用カウンタは、カウント値が所定値に達したときに、その旨を通知する信号を出力する、請求項1~7のいずれか1項に記載のマイクロコンピュータ。しかしながら、特許文献1では、まず、初期の目標コードとAD変換結果とを比較し、一致した回数をカウントし、その後、目標コードを変化させて、同様の比較およびカウント処理を行なう。つまり、目標コードの全範囲について、目標コードを逐次変化させながら比較およびカウント処理を行なうので、AD変換の度数分布が得られるまでに長時間を要する。それゆえに、本発明の目的は、ソフトウエア処理によらずに、かつ短時間でAD変換結果の頻度分布を高速に得ることができるマイクロコンピュータを提供することである。本発明の一実施形態のマイクロコンピュータは、CPUと、センサによる検出信号をデジタル信号に変換するAD変換器と、互いに異なるデータを保持する複数のレジスタと、それぞれが、AD変換器の出力値と、複数のレジスタのうち対応するレジスタ内のデータとを比較する複数の比較器と、それぞれが、複数個の比較器のうちの対応する比較器での比較結果が一致した回数をカウントする複数のカウンタとを備える。本発明の一実施形態のマイクロコンピュータによれば、ソフトウエア処理によらずに、かつ短時間でAD変換結果の頻度分布を高速に得ることができる。以下、本発明の実施形態について図面を参照して説明する。[第1の実施形態]マイクロコンピュータ図1は、本発明の実施形態のマイクロコンピュータの構成を表わす図である。図1を参照して、電圧監視部102、内部温度センサ83、および外部温度センサ84は、それぞれマイクロコンピュータ81へ供給されるバッテリの電圧、マイクロコンピュータ81の内部の温度、マイクロコンピュータ81の外部の温度を検出して、検出信号をマイクロコンピュータ81へ出力する。マイクロコンピュータ81は、AD変換器1と、集計回路61と、CPUCentralProcessingUnit99と、ROMReadOnlyMemory110と、RAMRandomAccessMemory86とを備える。AD変換器1は、電圧監視部102、内部温度センサ83、および外部温度センサ84からのアナログの検出信号をデジタル信号に変換する。集計回路61は、AD変換器1の出力値を集計して、頻度分布を表わすデータを蓄積する。CPU99は、ROM110内の各種のプログラムに従って、ブロアモータ88やコンプレッサ89などの制御を実行する。CPU99は、集計回路61で作成されたAD変換器1の出力値の頻度分布に基づいて、異常原因などの分析を実行する。I/O87は、ブロアモータ88やコンプレッサ89などとの間でデータの入出力を行なう。ROM110は、各種のプログラムを記憶する。RAM86は、各種のデータを記憶する。構成図2は、第1の実施形態の集計回路の構成を表わす図である。図2を参照して、この集計回路61は、記憶部20と、比較部30と、カウント部40とを備える。記憶部20は、n個のレジスタ2_1~2_nを含む。n個のレジスタ2_1~2_nは、それぞれ別個の値を保持する。n個のレジスタ2_1~2_nには、ヒストグラムの頻度をとる対象となる値が格納される。比較部30は、n個の比較器3_1~3_nを含む。比較器3_iは、AD変換器1の出力と、レジスタ2_iの格納値とを比較して、一致した場合に、一致したことを示すパルス信号をカウンタ4_iに出力する。カウント部40は、n個のカウンタ4_1~4_nと、論理和回路5とを含む。カウンタ4_iは、比較器3_iから出力されるパルス信号を受けた回数をカウントする。カウンタ4_iは、カウント値が所定の値に達したときに、Hレベルの信号を出力する。論理和回路5は、カウンタ4_1~4_NのいずれかがHレベルの信号を出力したときに、フラグ1をHレベルにアサートして、集計の終了を通知する。動作レジスタ2_1~2_nにはヒストグラムの頻度をとる対象となる値が予め格納されている。たとえば、AD変換器1が4ビットの分解能を有する場合に、レジスタ2_1には0000b、レジスタ2_2には0001bが格納され、さらにレジスタ2_nまで単調増加させた値が格納される。ここでは、n=16として、最大値を格納するレジスタ2_16には、1111bが格納されるものとして説明するが、たとえば、AD変換器1の出力値のうち0001b~0111bの範囲の頻度を得ることが目的の場合に、n=8として、最大値を格納するレジスタ2_8に、0111bが格納されるものとしてもよい。次に、CPU99は、集計回路61にヒストグラム採取動作を開始させる。AD変換器1が0001bを出力したときには、比較器3_2は、AD変換器1の出力値がレジスタ2_2の格納値と一致するので、カウンタ4_2のカウント値をインクリメントする。AD変換器1が0000bを出力したときには、比較器3_1は、AD変換器1の出力値がレジスタ2_1の格納値と一致するので、カウンタ4_1のカウント値をインクリメントする。カウンタ4_1~4_16は、それぞれカウント値が所定の値たとえば、1111bに達したときに、Hレベルの信号を出力する。たとえば、カウンタ4_2が1111bとなった場合、論理和回路5は、フラグ1をHレベルにアサートして、集計の終了を通知する。効果以上のように、本実施の形態によれば、集計回路によって、AD変換結果のヒストグラムが採取されるので、ヒストグラムの採取の間に、CPUが他の処理を行なうようなことがあっても、ヒストグラムの採取においてAD変換結果の欠落が生じない。このことによって、カーエアコンのシステムの場合には、CPUは送風やコンプレッサ制御他に係る処理に集中させることが可能となり、従来のように、CPUの処理速度やAD変換器の変換速度を上げることなく性能向上が図れるため、システムの消費電力を低減することができる。また、最も高い頻度が所定値となるまでのヒストグラムが採取されるので、最も高い頻度を中心としたばらつきに基づいて、電圧や温度の正常または異常を分析することができる。[第2の実施形態]図3は、第2の実施形態の集計回路の構成を表わす図である。図3を参照して、この集計回路62が図2の集計回路61と相違する点は、カウント部94である。カウント部94は、第1の実施形態と同様のカウンタ4_1~4_nに加えて、カウンタ14とを備える。AD変換器1は、AD変換を実行するごとに、AD変換の実行の終了を示すパルス信号をカウンタ14へ出力する。カウンタ14は、AD変換器1から出力されるパルス信号を受けた回数をカウントする。カウンタ14は、カウント値が所定の値に達したときに、フラグ2をHレベルにアサートする。動作レジスタ2_1~2_nにはヒストグラムの頻度をとる対象となる値が予め格納されている。たとえば、AD変換器1が4ビットの分解能を有する場合に、レジスタ2_1には0000b、レジスタ2_2には0001bが格納され、さらにレジスタ2_nまで単調増加させた値が格納される。ここでは、n=16として、最大値を格納するレジスタ2_16には、1111bが格納されるものとして説明する。次に、CPU99は、集計回路62にヒストグラムの採取動作を開始させる。AD変換器1が0001bを出力したときには、比較器3_2は、AD変換器1の出力値がレジスタ2_2の格納値と一致するので、カウンタ4_2のカウント値をインクリメントする。AD変換器1が0000bを出力したときには、比較器3_1は、AD変換器1の出力値がレジスタ2_1の格納値と一致するので、カウンタ4_1のカウント値をインクリメントする。また、AD変換器1は、AD変換を実行するごとに、AD変換の実行の終了を示すパルス信号をカウンタ14へ出力する。カウンタ14は、カウント値が所定の値たとえば、11111111bに達したときに、Hレベルの信号を出力する。たとえば、カウンタ14が11111111bとなった場合、カウンタ14は、フラグ2をHレベルにアサートして、集計の終了を通知する。効果以上のように、本実施の形態によれば、第1の実施形態と同様に、集計回路によって、AD変換の結果のヒストグラムが採取されるので、ヒストグラムの採取の間に、CPUが他の処理を行なうようなことがあっても、ヒストグラムの採取においてAD変換結果の欠落が生じない。また、一定数のAD変換結果のヒストグラムが採取されるので、一定時間内に電圧や温度が正常であったか、または異常であったかの分析や、その原因を分析することができる。[第3の実施形態]図4は、第3の実施形態の集計回路の構成を表わす図である。図4を参照して、この集計回路63は、レジスタ22と、減算器7と、第1の実施形態と同様のカウント部40とを備える。レジスタ22は、基準値を格納する。減算器7は、レジスタ22の格納値からAD変換器1の出力値を減算する。減算器7は、減算結果に対応するカウンタ4_iにパルス信号を出力する。動作レジスタ22には、基準値が予め格納されている。たとえば、AD変換器1が4ビットの分解能を有する場合に、レジスタ22は、AD変換器1の出力の最大値で、ヒストグラムをとる対象の最大値1111bが格納されるものとする。次に、CPU99は、集計回路63にヒストグラム採取動作を開始させる。減算器7による減算結果がiのときには、カウンタ4_i1にパルス信号を送る。たとえば、AD変換器1が0001bを出力したときには、減算器7は、減算結果1110bに対応するカウンタ4_15のカウント値をインクリメントする。AD変換器1が1111bを出力したときには、減算器7は、減算結果0000bに対応するカウンタ4_1のカウント値をインクリメントする。カウンタ4_1~4_nは、それぞれカウント値が所定の値たとえば、1111bに達したときに、Hレベルの信号を出力する。たとえば、カウンタ4_2が1111bとなった場合、論理和回路5は、フラグ3をHレベルにアサートして、集計の終了を通知する。効果以上のように、本実施の形態によれば、第1の実施形態と同様に、集計回路によって、AD変換の結果のヒストグラムが採取されるので、ヒストグラムの採取の間に、CPUが他の処理を行なうようなことがあっても、ヒストグラムの採取においてAD変換結果の欠落が生じない。また、複数個の比較器の代りに、減算器を用いることによって、レジスタの数を第1の実施形態よりも少なくすることができる。[第4の実施形態]図5は、第4の実施形態の集計回路の構成を表わす図である。図5を参照して、この集計回路64が図5の集計回路63と相違する点は、カウント部94である。カウント部94は、第3の実施形態と同様のカウンタ4_1~4_nに加えて、カウンタ14とを備える。AD変換器1は、AD変換を実行するごとに、AD変換の実行の終了を示すパルス信号をカウンタ14へ出力する。カウンタ14は、AD変換器1から出力されるパルス信号を受けた回数をカウントする。カウンタ14は、カウント値が所定の値に達したときに、Hレベルの信号を出力する。動作レジスタ22には、基準値が予め格納されている。たとえば、AD変換器1が4ビットの分解能を有する場合に、レジスタ22は、AD変換器1の出力の最大値であり、ヒストグラムをとる対象の最大値1111bが格納されるものとする。次に、CPU99は、集計回路64にヒストグラム採取動作を開始させる。減算器7による減算結果がiのときには、カウンタ4_i1にパルス信号を送る。たとえば、AD変換器1が0001bを出力したときには、減算器7は、減算結果1110bに対応するカウンタ4_15のカウント値をインクリメントする。AD変換器1が1111bを出力したときには、減算器7は、減算結果0000bに対応するカウンタ4_1のカウント値をインクリメントする。また、AD変換器1は、AD変換を実行するごとに、AD変換の実行の終了を示すパルス信号をカウンタ14へ出力する。カウンタ14は、カウント値が所定の値たとえば、11111111bに達したときに、Hレベルの信号を出力する。たとえば、カウンタ14が11111111bとなった場合、カウンタ14は、フラグ2をHレベルにアサートして、集計の終了を通知する。効果以上のように、本実施の形態によれば、第1の実施形態と同様に、集計回路によって、AD変換の結果のヒストグラムが採取されるので、ヒストグラムの採取の間に、CPUが他の処理を行なうようなことがあっても、ヒストグラムの採取においてAD変換結果の欠落が生じない。また、一定数のAD変換結果のヒストグラムが採取されるので、一定時間内に電圧や温度が正常であったか、または異常であったかの分析や、その原因を分析することができる。[第5の実施形態]図6は、第5の実施形態の集計回路の構成を表わす図である。図6を参照して、この集計回路65は、スイッチ18と、レジスタ82と、減算器87と、第1の実施形態と同様のカウント部40とを備える。レジスタ82は、基準値の初期値を記憶し、AD変換器1の初回の出力値で基準値を更新する。スイッチ18は、AD変換器1の出力値を受けて、出力値の出力先を減算器87およびレジスタ82の間で切替える。スイッチ18は、AD変換器1からの最初の出力値を減算器87へ出力し、減算器87での減算が終了後、最初の出力値をレジスタ82へ出力して、レジスタ82の基準値を更新させる。スイッチ18は、AD変換器1からの2回目以降の出力値を減算器87へのみ出力して、レジスタ82へは出力しない。減算器87は、レジスタ82の格納値から、スイッチ18を介して送られるAD変換器1の出力値を減算する。減算器87は、減算結果に対応するカウンタ4_iにパルス信号を出力する。動作レジスタ82には、基準値の初期値が予め格納されている。たとえば、AD変換器1が4ビットの分解能を有する場合に、レジスタ82は、AD変換器1の出力の最大値であり、ヒストグラムをとる対象の最大値1111bが格納されるものとする。次に、CPU99は、集計回路65にヒストグラム採取動作を開始させる。スイッチ18は、AD変換器1の出力値を減算器87へ出力する。減算器87による減算結果が0のときには、カウンタ4_1にパルス信号を送る。減算器87による減算結果がi正の数のときには、カウンタ4_i1にパルス信号を送る。減算器87による減算結果がi1≦i≦15のときには、カウンタ4_i1にパルス信号を送る。減算器87による減算結果がi-15≦i≦-1のときには、カウンタ4_16-1にパルス信号を送る。カウンタ4_1~4_nは、それぞれカウント値が所定の値たとえば、1111bに達したときに、Hレベルの信号を出力する。たとえば、カウンタ4_2が1111bとなった場合、論理和回路5は、フラグ4をHレベルにアサートして、集計の終了を通知する。効果以上のように、本実施の形態によれば、第1の実施形態と同様に、集計回路によって、AD変換の結果のヒストグラムが採取されるので、ヒストグラムの採取の間に、CPUが他の処理を行なうようなことがあっても、ヒストグラムの採取においてAD変換結果の欠落が生じない。また、各回のAD変換結果と初回のAD変換結果の差分のヒストグラムが採取することができる。なお、本実施の形態では、レジスタ82には、初回のAD変換結果が格納されるものとしたが、AD変換を実行するごとに、最新のAD変換結果でレジスタ82内の値を更新するものとしてもよい。この場合、スイッチ18は、AD変換器1がAD変換を終了し後の一定期間、AD変換器1の出力を減算器87へ供給する。スイッチ18は、上記一定期間の経過後、AD変換器1の出力をレジスタ82へ供給して、レジスタ82の格納値を更新させる。[第6の実施形態]図7は、第6の実施形態の集計回路の構成を表わす図である。図7を参照して、この集計回路66が図6の集計回路65と相違する点は、カウント部94である。カウント部94は、第3の実施形態と同様のカウンタ4_1~4_nに加えて、カウンタ14を備える。AD変換器1は、AD変換を実行するごとに、AD変換の実行の終了を示すパルス信号を発生する。カウンタ14は、AD変換器1から出力されるパルス信号を受けた回数をカウントする。カウンタ14は、カウント値が所定の値に達したときに、フラグ2をHレベルにアサートする。動作レジスタ82には、基準値の初期値が予め格納されている。たとえば、AD変換器1が4ビットの分解能を有する場合に、レジスタ82は、AD変換器1の出力の最大値であり、ヒストグラムをとる対象の最大値1111bが格納されるものとする。次に、CPU99は、集計回路66にヒストグラム採取動作を開始させる。スイッチ18は、AD変換器1の出力値を減算器87へ出力する。減算器87による減算結果が0のときには、カウンタ4_1にパルス信号を送る。減算器87による減算結果がi正の数のときには、カウンタ4_i1にパルス信号を送る。減算器87による減算結果がi1≦i≦15のときには、カウンタ4_i1にパルス信号を送る。減算器87による減算結果がi-15≦i≦-1のときには、カウンタ4_16-1にパルス信号を送る。カウンタ14は、カウント値が所定の値たとえば、11111111bに達したときに、Hレベルの信号を出力する。たとえば、カウンタ14が11111111bとなった場合、カウンタ14は、フラグ2をHレベルにアサートして、集計の終了を通知する。効果以上のように、本実施の形態によれば、第5の実施形態と同様に、集計回路によって、各回のAD変換結果と初回のAD変換結果の差分が採取される。ヒストグラムの採取の間に、CPUが他の処理を行なうようなことがあっても、ヒストグラムの採取においてAD変換結果の欠落が生じない。また、一定数のAD変換結果のヒストグラムが採取されるので、一定時間内に電圧や温度が正常であったか、または異常であったかの分析や、その原因を分析することができる。[第7の実施形態]図8は、第7の実施形態の集計回路の構成を表わす図である。図8を参照して、この集計回路67が図2の集計回路61と相違する点は、ビット無効化部80を備える。ビット無効化部80は、AD変換器1の出力とレジスタ2_1~2_Nの出力とを受けて、これらの出力値の所定数の下位ビットを無効にした上で、比較器へ出力する。ビット無効化部80は、n個のスライサ8_1~8_nを含む。図9は、スライサ8_1の構成を表わす図である。スライサ8_1は、AD変換器1の4ビットの出力値a4a3a2a1をそのままAD変換器からの出力として比較器3_1へ出力する。スライサ8_1は、レジスタ2_1からの出力値b4b3b2b1のうち上位2ビットb4b3をレジスタ2_1からの出力として比較器3_1へ出力する。スライサ8_1は、AD変換器1の出力値の最下位ビットa1をレジスタ2_1からの出力として比較器3_1へ出力し、AD変換器1の出力値の最下位から2ビット目a2をレジスタ2_1からの出力として比較器3_1へ出力する。これによって、比較器3_1での比較対象は、AD変換器1の出力値の上位2ビットと、レジスタ2_1の出力値の上位2ビットにすることができる。効果以上のように本実施の形態によれば、比較器での比較対象を上位のビットだけにすることができるので、偏差が比較的大きく出現する場合に、標本が取り得る範囲をを広げることが可能になる。[第8の実施形態]図10は、第8の実施形態の集計回路の構成を表わす図である。図10を参照して、この集計回路68が図2の集計回路61と相違する点は、不一致検出部70を備える点である。不一致検出部70は、複数の比較器3_1~3_nの出力がすべて不一致か否かを検出する。不一致検出部70は、NOR回路9を含む。NOR回路9は、比較器3_1~3_nの出力を受ける。NOR回路9は、比較器3_1~3_nのいずれからも一致を示すHレベルのパルス信号が1つも出力されない場合に、複数の比較器3_1~3_nの出力がすべて不一致であると判断して、フラグ6をHレベルにアサートして、AD変換器1の出力値が記憶部20に記憶されていないことを通知する。動作レジスタ2_1~2_nにはヒストグラムの頻度をとる対象となる値が予め格納されている。たとえば、AD変換器1が5ビットの分解能を有する場合に、レジスタ2_1には00000b、レジスタ2_2には00001bが格納され、さらにレジスタ2_nまで単調増加させた値が格納される。ここでは、n=16として、最大値を格納するレジスタ2_16には、01111bが格納されるものとして説明する。次に、CPU99は、集計回路68にヒストグラム採取動作を開始させる。AD変換器1が00001bを出力したときには、比較器3_2は、AD変換器1の出力値がレジスタ2_2の格納値と一致するので、パルス信号を出力してカウンタ4_2のカウント値をインクリメントする。AD変換器1が00000bを出力したときには、比較器3_1は、AD変換器1の出力値がレジスタ2_1の格納値と一致するので、パルス信号を出力しカウンタ4_1のカウント値をインクリメントする。AD変換器1が10001bを出力したときには、比較器3_1~3_nは、いずれもパルス信号を出力しない。NOR回路9は、比較器3_1~3_nのいずれからも一致を示すHレベルのパルス信号が1つも出力されない場合に、フラグ6をHレベルにアサートして、AD変換器1の出力値が記憶部20に記憶されていないことを通知する。効果以上のように、本実施の形態によれば、第1の実施形態と同様に、集計回路によって、AD変換の結果のヒストグラムが採取されるので、ヒストグラムの採取の間に、CPUが他の処理を行なうようなことがあっても、ヒストグラムの採取においてAD変換結果の欠落が生じない。また、AD変換器1がレジスタ2_1~2_Nに格納されていない値を出力したかどうかが不一致検出部によって検出されるので、電圧や温度の正常値のみをレジスタ2_1~2_Nに格納しておけば、電圧や温度の正常値のヒストグラムを作成しながら、電圧や温度の異常を迅速に検出することができる。[第9の実施形態]図11は、第9の実施形態の集計回路の構成を表わす図である。図11を参照して、この集計回路69が図10の集計回路68と相違する点は、カウント部41である。カウント部41は、第8の実施形態と同様のカウンタ4_1~4_nに加えて、カウンタ104を備える。カウンタ104は、不一致検出部9から出力されるパルス信号を受けた回数をカウントする。カウンタ104は、カウント値が所定の値に達したときに、Hレベルの信号を出力する。論理和回路5は、カウンタ4_1~4_N,カウンタ104のいずれかがHレベルの信号を出力したときに、フラグ7をHレベルにアサートして、集計の終了を通知する。動作レジスタ2_1~2_nにはヒストグラムの頻度をとる対象となる値が予め格納されている。たとえば、AD変換器1が5ビットの分解能を有する場合に、レジスタ2_1には00000b、レジスタ2_2には00001bが格納され、さらにレジスタ2_nまで単調増加させた値が格納される。ここでは、n=16として、最大値を格納するレジスタ2_16には、01111bが格納されるものとして説明する。次に、CPU99は、集計回路69にヒストグラム採取動作を開始させる。AD変換器1が00001bを出力したときには、比較器3_2は、AD変換器1の出力値がレジスタ2_2の格納値と一致するので、パルス信号を出力してカウンタ4_2のカウント値をインクリメントする。AD変換器1が00000bを出力したときには、比較器3_1は、AD変換器1の出力値がレジスタ2_1の格納値と一致するので、パルス信号を出力しカウンタ4_1のカウント値をインクリメントする。AD変換器1が10001bを出力したときには、比較器3_1~3_nは、いずれもパルス信号を出力しない。NOR回路9は、比較器3_1~3_nのいずれからも一致を示すHレベルのパルス信号が1つも出力されない場合に、パルス信号を出力してカウンタ104のカウント値をインクリメントする。カウンタ4_1~4_16,カウンタ104は、それぞれカウント値が所定の値たとえば、1111bに達したときに、Hレベルの信号を出力する。たとえば、カウンタ104が1111bとなった場合、論理和回路5は、フラグ7をHレベルにアサートして、集計の終了を通知する。効果以上のように、本実施の形態によれば、第1の実施形態と同様に、集計回路によって、AD変換の結果のヒストグラムが採取されるので、ヒストグラムの採取の間に、CPUが他の処理を行なうようなことがあっても、ヒストグラムの採取においてAD変換結果の欠落が生じない。また、AD変換器1がレジスタ2_1~2_Nに格納されていない値を出力したかどうかが不一致検出部によって検出されるので、電圧や温度の正常値のみをレジスタ2_1~2_Nに格納しておけば、電圧や温度の正常値と異常値のヒストグラムを作成することができる。この場合、ヒストグラムにおいて異常値はひとまりの標本となる。今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。"