半導体基板の表面側に半導体機能領域を形成し、裏面側を研削して半導体基板を所要の厚さに減じた後、表面側に保護膜を塗布する工程、裏面側にフォトレジストを用いて所要の開口パターンを形成する工程、該パターン開口部から半導体基板をエッチングして裏面に溝を形成する工程、裏面側のフォトレジストを研磨により除去する工程、裏面側半導体機能層を形成する工程を有することを特徴とする半導体装置の製造方法。前記裏面側のフォトレジストを研磨により除去する工程が化学的機械的研磨装置を用いる研磨であることを特徴とする請求項1記載の半導体装置の製造方法。前記化学的機械的研磨装置を用い裏面側フォトレジストを研磨して除去する際の前記フォトレジストの研磨速度が、半導体基板の研磨速度の10倍乃至100倍であることを特徴とする請求項2の半導体装置の製造方法。前記半導体装置が、前記表面側の半導体機能領域がp型分離拡散領域、MOSゲート構造およびエミッタ電極を有し、前記裏面側の半導体機能領域が前記溝内の表層に形成されるp型領域と該p型領域に接続されるp型コレクタ層と該p型コレクタ層に面接触するコレクタ電極を有し、前記p型分離拡散領域と前記コレクタ層とが前記p型領域を介して接続される構造を備える逆阻止IGBTであることを特徴とする請求項3記載の半導体装置の製造方法。前記パターン開口部から半導体基板をエッチングして裏面に溝を形成する工程における溝の深さが前記p型分離拡散領域の先端に到達する深さであることを特徴とする請求項4記載の半導体装置の製造方法。しかしながら、前述の逆阻止IGBTの製造方法では、裏面側のエッチング溝を形成し、裏面側フォトレジスト剥離の後、p型コレクタ層とp型コレクタ電極の形成に際して、表面側の半導体機能領域へのダメージを避けるには、表面側のフォトレジストを残し、裏面側フォトレジストだけを剥離しなければならない。しかし、実際には、この工程が容易であるとは簡単に言えない点が問題である。すなわち、従来の製造方法のプロセスフローである図3のfに示すように、裏面側フォトレジストを剥離しようとしてフォトレジストの剥離液に半導体基板を浸漬すると、表面と裏面とでフォトレジストを変えるなどしても、裏面側のレジストだけでなく、表面側のフォトレジストも一部剥離する現象がおき易くなる。しかも、裏面側フォトレジストの剥離に使用される薬液によって、表面側フォトレジストがダメージを受けないだけでなく、フォトレジスト剥離後の裏面側のSi基板面も影響を受けない材料とする必要がある。尚、図示しないが裏面側フォトレジストの剥離をドライプロセスで行う場合も、表面へのガスの回り込みが生じるため、表面側のフォトレジストには同様の要求がなされる。その結果、表面のフォトレジスト材料、場合によっては裏面側のフォトレジスト材料またはその剥離材料は大きく限られ、高価で特殊な材料を用いなければならないことが問題となる。この問題は表面側にデバイス構造を有し、裏面側のSi基板の表面形状をパターン加工する必要のある他の半導体装置を製造する際にも共通の課題となる。本発明は、以上説明した点を考慮してなされたものであり、本発明の目的は、表面側保護膜が裏面側フォトレジストの剥離液に対する耐性を備えていなくても、表面側に保護膜を形成し裏面側Si基板にパターンエッチングして溝を形成した後、裏面側のフォトレジストだけを剥離することができるプロセス工程を有する半導体装置の製造方法を提供することである。本発明は、前述の課題を解消して発明の目的を達成するために、半導体基板の表面側に半導体機能領域を形成し、裏面側を研削して半導体基板を所要の厚さに減じた後、表面側に保護膜を塗布し、裏面側にフォトレジストを用いて所要の開口パターンを形成し、該パターン開口部から半導体基板をエッチングして裏面に溝を形成し、その後、裏面側のフォトレジストを研磨により除去し、裏面側半導体機能層を形成する半導体装置の製造方法とする。前記裏面側のフォトレジストを研磨により除去する工程が化学的機械的研磨装置を用いる研磨であることが好ましい。前記化学的機械的研磨装置を用い裏面側フォトレジストを研磨して除去する際の前記フォトレジストの研磨速度が、半導体基板の研磨速度の10倍乃至100倍であることが望ましい。また、前記半導体装置が、前記表面側の半導体機能領域がp型分離拡散領域、MOSゲート構造およびエミッタ電極を有し、前記裏面側の半導体機能領域が前記溝内の表層に形成されるp型領域と該p型領域に接続されるp型コレクタ層と該p型コレクタ層に面接触するコレクタ電極を有し、前記p型分離拡散領域と前記コレクタ層とが前記p型領域を介して接続される構造を備える逆阻止IGBTであることがより好ましい。さらに前記パターン開口部から半導体基板をエッチングして裏面に溝を形成する工程における溝の深さが前記p型分離拡散領域の先端に到達する深さであることが好適である。本発明によれば、表面側保護膜が裏面側フォトレジストの剥離液に対する耐性を備えていなくても、表面側に保護膜を形成し裏面側Si基板をパターンエッチングした後、裏面側のフォトレジストだけを剥離することができるプロセス工程を有する半導体装置の製造方法を提供することができる。以下、本発明にかかる実施例として逆阻止型IGBTの製造方法の発明について、逆阻止IGBTの端部断面図を示す図1とともに、図2に示す製造工程のフローチャートに沿って順に説明する。本発明はその要旨を超えない限り、以下に説明する実施例の記載に限定されるものではない。まず、図2aに示すように、厚さ500μm以上のFZ-n型シリコンSi半導体基板1ウエハと記すこともあるの半導体機能領域20の外周に位置する素子端部21の表面から、図1の半導体機能領域20を構成する素子活性部23と耐圧構造部22を取り巻くパターンで、深さ60~80μm程度のp型分離拡散層2を形成する。このp型分離拡散層2に囲まれた内側の基板表面に、前述の主電流の流れる素子活性部23およびこの素子活性部23を取り巻く耐圧構造部22が形成される。素子活性部23には選択的なイオン注入、熱処理、絶縁膜形成およびポリシリコン層の堆積などによってp型ベース領域3、n型エミッタ領域4、ゲート絶縁膜6、ゲート電極7からなるMOSゲート構造およびp型ベース領域3とn型エミッタ領域4の両表面に面接触するエミッタ電極9が形成される。耐圧構造部22としては、基板表層にp型ガードリング10、耐圧構造部表面を覆うフィールド絶縁膜5、p型ガードリング10表面と接続されるとともにフィールド絶縁膜5上を耐圧構造部に空乏層が伸びる際に生じる電界集中を緩和するように、リング状にフィールドプレート11が覆う構造が形成されることにより逆阻止IGBTの表面構造の形成が完了する。続いて、図2bに示すように、表面側に形成した逆阻止IGBTの表面側半導体機能領域20を、これ以降の工程で曝されるおそれのある機械的、化学的ダメージから保護するための保護膜24としてフォトレジストで被覆する。フォトレジストはデバイス構造を十分に被覆できる厚さがあればよく、好ましくは5μm~20μmである。フォトレジスト材料としては、後工程で行われるアルカリエッチング工程での耐久性を有する、公知の一般的なフォトレジストでよい。例えば、エポキシ系樹脂を主成分とするフォトレジストである。次に、図2cのように、半導体基板1を所望の厚さに減厚する。この基板の減厚工程では、減厚プロセスの前に、裏面側の研削の際の汚染、ダメージから保護するために、前記フォトレジストの上にさらに保護テープを貼付する。この保護テープは従来の裏面研削の際に用いられた保護テープと同じ物が好ましい。半導体基板1の表面側フォトレジスト面上に保護テープを貼付後、半導体基板1を化学的機械的研磨装置26CMPに取り付けて、裏面側を研削して所望の厚さ、例えば、逆阻止耐圧1200V級の耐圧クラスならば、厚さ200μmになるまで裏面研削する。さらに裏面研削面を、必要に応じて仕上げ研磨あるいは希ふっ酸処理を行い、厚さ190μmにし研削ゴミの除去および研削面の平坦化を行う。図2dのように、基板裏面側にアルカリエッチングに耐久性のあるフォトレジスト25を塗布し、所望のパターンを露光、現像する。図2eのように、裏面側に形成したフォトレジストパターンをマスクにして開口部から誘起アルカリエッチング溶液に浸漬して基板の裏面に溝16を形成する。アルカリエッチングにより形成された溝16は特有の結晶面を側壁面15とするV字状断面形状となる。さらに、エッチング溝16の深さを表面側から形成したp型分離拡散層2の先端に到達する深さとする。その後、裏面側のフォトレジスト25を、化学的機械的研磨装置26CMPを用いて研磨し除去する。この際に用いられる研磨用スラリーおよび研磨加工条件として、フォトレジスト25の研磨速度を、シリコン半導体基板1の研磨速度の10倍以上とする条件に合うスラリーとすることが望ましい。その理由は、塗布形成したフォトレジスト25膜に避けられない厚さムラにより、フォトレジスト25に研磨終了箇所と未終了箇所が発生した場合、フォトレジスト25とシリコン半導体基板1の研磨速度の差が小さいと、研磨終了箇所の溝近傍表面が研磨スラリーに曝される時間が長くなり、図5に示すような形状だれ27などが生じて不良となるためである。一方、フォトレジスト25膜の研磨速度が半導体基板1の研磨速度より所定の範囲を超えて大きくなり過ぎると、図6に示すように、半導体基板1の裏面のうねりや凹凸に対して、基板の高い箇所のみが研磨され、低い位置のフォトレジスト25が研磨されなくなり、フォトレジスト残渣28が発生する問題がある。フォトレジスト25の研磨速度が半導体基板1の研磨速度の100倍以下の場合には、前述のようなフォトレジスト残渣28が発生することはなかった。以上説明したように、半導体基板の裏面側のフォトレジストをCMPによる研磨により除去する際には、フォトレジストとシリコン半導体基板とのCMPによる研磨速度比フォトレジスト/Si半導体基板を考慮することが重要である。そこで、フォトレジストとシリコン半導体基板とのCMPによる研磨速度比と基板の裏面側の研磨不良との関係を調べたところ、図4に示す関係が得られた。この結果から、フォトレジスト25の研磨速度は、シリコン半導体基板1の研磨速度の10倍以上100倍以下とすることが望ましいことが分かった。その後、ウエハ半導体基板1の裏面側にp型コレクタ層14を、ボロンのイオン注入とアニール処理により形成する。このとき、イオン注入、アニール処理および図示しないコレクタ電極形成は裏面片側のみの処理となるため、表面側はウエハ載置ステージ台、取り付け治具等の治具と接触する。その際、表面側に保護膜24がないと、表面側に形成されている半導体機能領域20にダメージを受ける。従って、このダメージを回避するためには、表面側保護膜24としてのフォトレジストは、できるだけこれら裏面構造の形成の後に剥がすことが望ましい。形成したp型コレクタ層14の表面にコレクタ電極としてAl-Si膜、Ti膜、Ni膜、Au膜の膜厚で順にスパッタし、半田接合が可能な積層金属膜を形成する。以上説明した実施例の製造工程によれば、裏面側フォトレジストの剥離は研磨による除去によりなされるので、表面側フォトレジストが裏面側フォトレジストの剥離液に対する耐性を備える必要がなくても、裏面側だけのフォトレジストの除去が確実に行うことができる。例えば、表面側と裏面側のフォトレジスト材料を同じにしても表面側フォトレジストを表面側保護マスクとして裏面側Si基板を同じフォトレジストを用いた所要の開口部を有するフォトレジストパターンをマスクにしてアルカリエッチングしてV字溝を形成した後、裏面側のフォトレジストだけを剥離除去することができる。従って、所要のパターン形成精度とアルカリエッチングの耐久性がありさえすれば、フォトレジスト材料を選ばず使用することができる。その結果、特殊で高価な、フォトレジストまたはフォトレジスト剥離液を用いなくても、ウエハの表面側に形成されているデバイス構造に悪影響を及ぼさないプロセス工程を有する半導体装置を容易に作成することができる。なお、実施例では、逆阻止IGBTについて説明してきたが、一般に表面側にデバイス構造、裏面側にパターニングを施す素子においても本発明の半導体装置の製造方法は有効である。