"第1電極、記憶層および第2電極をこの順に有し、前記記憶層は、酸化物を含むと共に、前記第1電極側に設けられた抵抗変化層と、テルルTe,硫黄SおよびセレンSeのうちの少なくとも1種のカルコゲン元素および前記記憶層内の移動が容易な移動容易元素を含み、前記第1電極から第2電極に向かって前記移動容易元素の濃度分布を有する第1層と、前記記憶層内を移動しにくい移動困難元素を含む第2層とからなる単位イオン源層が少なくとも2層積層され、前記第2電極側に設けられたイオン源層とを備えた記憶素子。前記単位イオン源層は前記第1電極側から第1層、第2層の順に積層されている、請求項1に記載の記憶素子。前記単位イオン源層は前記第1イオン源層から第2層、第1層の順に積層されている、請求項1に記載の記憶素子。前記第1層内における前記移動容易元素の濃度は、前記第2層との接合界面における濃度が前記第1層の他の領域の納とよりも相対的に低い、請求項1に記載の記憶素子。前記移動容易元素は、陽イオン化可能な金属元素である、請求項1に記載の記憶素子。前記移動容易元素は、アルミニウムAlまたは銅Cuである、請求項1に記載の記憶素子。前記移動困難元素は、周期律表4族~6族に属する金属元素である、請求項1に記載の記憶素子。前記移動困難元素は、チタンTi,ジルコニウムZr,ハフニウムHf,バナジウムV,ニオブNb,タンタルTa,クロムCr,モリブデンMoまたはタングステンWである、請求項1に記載の記憶素子。前記第1電極および前記第2電極への電圧印加によって前記抵抗変化層内に前記金属元素を含む低抵抗部が形成されることにより抵抗値が変化する、請求項1に記載の記憶素子。前記記憶層は、前記イオン源層と抵抗変化層との間にテルルTe,硫黄SおよびセレンSeのうちの少なくとも1種のカルコゲン元素を含む中間層を有する、請求項1に記載の記憶素子。第1電極、記憶層および第2電極をこの順に有する複数の記憶素子と、前記複数の記憶素子に対して選択的に電圧または電流のパルスを印加するパルス印加手段とを備え、前記記憶層は、酸化物を含むと共に、前記第1電極側に設けられた抵抗変化層と、テルルTe,硫黄SおよびセレンSeのうちの少なくとも1種のカルコゲン元素および前記記憶層内の移動が容易な移動容易元素を含み、前記第1電極から第2電極に向かって前記移動容易元素の濃度分布を有する第1層と、前記記憶層内を移動しにくい移動困難元素を含む第2層とからなる単位イオン源層が少なくとも2層積層され、前記第2電極側に設けられたイオン源層とを備えた記憶装置。基板上に第1電極を形成する工程と、前記第1電極上に酸化物を含む抵抗変化層を形成する工程と、前記抵抗変化層上にテルルTe,硫黄SおよびセレンSeのうちの少なくとも1種のカルコゲン元素を含むカルコゲン層、電解質中での移動が容易な移動容易元素を少なくとも1種含む移動層および電解質中で移動しにくい移動困難元素を少なくとも1種含む固定層をそれぞれ1層以上積層し、少なくとも一部がカルコゲン層、移動層およびカルコゲン層の順に積層された単位イオン源層を少なくとも2層積層されたイオン源層を形成する工程と、前記イオン源層上に第2電極上を形成する工程とを含む記憶素子の製造方法。前記第2電極を形成したのちの移動容易元素の拡散により、前記カルコゲン層と移動金属層との混合層を形成する、請求項12に記載の記憶素子の製造方法。前記抵抗変化層を形成したのち、テルルTe,硫黄SおよびセレンSeのうちの少なくとも1種のカルコゲン元素を含む中間層を形成する、請求項12に記載の記憶素子の製造方法。前記イオン源層の上端が移動層で終端する場合には前記カルコゲン層を更に積層する、請求項12に記載の記憶素子の製造方法。前記カルコゲン層、移動層および固定層のうち、少なくとも前記カルコゲン層を2層以上有すると共に、少なくとも一部が前記カルコゲン層、移動層、カルコゲン層の順に積層されている、請求項12に記載の記憶素子の製造方法。しかしながら、積層によって成膜した場合には、メモリ素子の微細加工プロセスにおいて膜浮きや膜剥がれが生じるという問題があった。本開示はかかる問題点に鑑みてなされたもので、その目的は、膜浮きや膜剥がれの発生を抑制することが可能な記憶素子およびその製造方法ならびに記憶装置を提供することにある。本技術の記憶素子は、第1電極、記憶層および第2電極をこの順に有し、記憶層は、酸化物を含むと共に、第1電極側に設けられた抵抗変化層と、積層構造を有し、第2電極側に設けられたイオン源層とを備えたものであり、イオン源層は、テルルTe,硫黄SおよびセレンSeのうちの少なくとも1種のカルコゲン元素および記憶層内の移動が容易な移動容易元素を含み、第1電極から第2電極に向かって移動容易元素の濃度分布を有する第1層と、記憶層内を移動しにくい移動困難元素を含む第2層とからなる単位イオン源層が少なくとも2層積層されたものである。本技術の記憶装置は、第1電極、記憶層および第2電極をこの順に有する複数の記憶素子と、複数の記憶素子に対して選択的に電圧または電流のパルスを印加するパルス印加手段とを備え、記憶素子として本技術の記憶素子を用いたものである。本技術による記憶素子の製造方法は、以下のA~Dの工程を含むものである。A基板上に第1電極を形成する工程B第1電極上に酸化物を含む抵抗変化層を形成する工程、C抵抗変化層上にテルルTe,硫黄SおよびセレンSeのうちの少なくとも1種のカルコゲン元素を含むカルコゲン層、電解質中での移動が容易な移動容易元素を少なくとも1種含む移動層および電解質中で移動しにくい移動困難元素を少なくとも1種含む固定層をそれぞれ1層以上積層し、少なくとも一部がカルコゲン層、移動層およびカルコゲン層の順に積層された単位イオン源層を少なくとも2層積層されたイオン源層を形成する工程Dイオン源層上に第2電極を形成する工程本技術の記憶素子記憶装置では、初期状態高抵抗状態の素子に対して正方向例えば第1電極側を負電位、第2電極側を正電位の電圧または電流パルスが印加されると、イオン源層に含まれる金属元素がイオン化して抵抗変化層中に拡散し、第1電極で電子と結合して析出し、あるいは抵抗変化層中に留まり不純物準位を形成する。これにより記憶層内に金属元素を含む低抵抗部伝導パスが形成され、抵抗変化層の抵抗が低くなる記録状態。この低抵抗な状態の素子に対して負方向例えば第1電極側を正電位、第2電極側を負電位へ電圧パルスが印加されると、第1電極に析出していた金属元素がイオン化してイオン源層中へ溶解する。これにより金属元素を含む伝導パスが消滅し、抵抗変化層の抵抗が高い状態となる初期状態または消去状態。ここでは、イオン源層は、テルルTe,硫黄SおよびセレンSeのうちの少なくとも1種のカルコゲン元素を含むと共に、記憶層内の移動が容易な移動容易元素を含み、第1電極から第2電極に向かって移動容易元素の濃度分布を有する第1層と記憶層内を移動しにくい移動困難元素を含む第2層とを単位イオン源層とし、この単位イオン源層が少なくとも2層積層された構造を有することにより、各層間の密着性が向上する。本技術の記憶素子およびその製造方法ならび記憶装置によれば、イオン源層を、テルルTe,硫黄SおよびセレンSeのうちの少なくとも1種のカルコゲン元素を含むと共に、記憶層内の移動が容易な移動容易元素を含む第1層と、記憶層内を移動しにくい移動困難元素を含む第2層とからなる単位イオン源層を少なくとも2層積層させるようにした。更に、第1層が、その層内に第1電極から第2電極に向かって移動容易元素の濃度分布を有するようにしたので、記憶素子を構成する各層間の密着性が向上し、膜浮きおよび膜剥がれの発生が抑制される。即ち、歩留まりが向上すると共に、高い信頼性を有する記憶装置を製造することが可能となる。以下、本開示の実施の形態について、以下の順に図面を参照しつつ説明する。[第1の実施の形態]1記憶素子記憶層が抵抗変化層およびイオン源層からなる記憶素子2記憶素子の製造方法3記憶装置[第2の実施の形態]記憶層が抵抗変化層,中間層およびイオン源層からなる記憶素子[実施例][実施の形態]記憶素子図1および図2は、本開示の第1の実施の形態に係る記憶素子1の断面構成図である。この記憶素子1は、下部電極10第1電極、記憶層20および上部電極30第2電極をこの順に有するものである。下部電極10は、例えば、後述図4のようにCMOSComplementaryMetalOxideSemiconductor回路が形成されたシリコン基板41上に設けられ、CMOS回路部分との接続部となっている。この下部電極10は、半導体プロセスに用いられる配線材料、例えば、タングステンW,窒化タングステンWN,銅Cu,アルミニウムAl,モリブデンMo,タンタルTaおよびシリサイド等により構成されている。下部電極10が電界でイオン伝導が生じる可能性のある材料例えば、Cu等により構成されている場合には、下部電極10の表面を、W,WN,窒化チタンTiN,窒化タンタルTaN等のイオン伝導や熱拡散しにくい材料で被覆するようにしてもよい。また、後述のイオン源層22にAlが含まれている場合には、Alよりもイオン化しにくい材料、例えばクロムCr,W,コバルトCo,Si,金Au,パラジウムPd,Mo,イリジウムIr,チタンTi等の少なくとも1種を含んだ金属膜や、これらの酸化膜または窒化膜を用いることが好ましい。記憶層20は抵抗変化層21およびイオン源層22により構成されている。抵抗変化層21は下部電極10側にあり、ここでは下部電極10に接して設けられている。この抵抗変化層21は電気伝導上のバリアとしての機能を有している。また、この抵抗変化層21は、下部電極10と上部電極30との間に所定の電圧を印加した際にその抵抗値が変化する。抵抗変化層21は、後述するイオン源層22と接していても安定である絶縁体あるいは半導体であれば何れの物質でも用いることができる。具体的な材料としては、※Gdガドリニウム等の希土類元素、Al,Mgマグネシウム,Siシリコン等を少なくとも1種含む酸化物あるいは窒化物が挙げられる。抵抗変化層21の初期抵抗値は1MΩ以上であることが好ましく、低抵抗状態における抵抗値は数100kΩ以下であることが好ましい。微細化した抵抗変化型メモリの抵抗状態を高速に読み出すためには、できる限り低抵抗状態の抵抗値を低くすることが好ましい。しかし、例えば20~50μA,2Vの条件で書き込んだ場合の抵抗値は40~100kΩであるので、メモリの初期抵抗値はこの値より高いことが前提となる。更に1桁の抵抗分離幅を考慮すると、上記抵抗値が適当と考えられる。イオン源層22は、抵抗変化層21に拡散する可動イオン陽イオンおよび陰イオンとなる元素を含む層である。本実施の形態では、イオン源層22は、第1層22Aおよび第2層22Bを各1層ずつ積層した積層構造を単位イオン源層22Xとし、これを2層以上積層した構成を有する。第1層22Aは、抵抗変化層21に拡散しやすい、換言すると可動イオンになりやすい元素を含んでいる。一方、第2層22Bは、第1層22Aおよび抵抗変化層21に拡散しにくい、換言するとイオン源層22中においてイオン化しにくい元素を含むものである。第1層22Aは、陰イオン成分としてテルルTe,硫黄SおよびセレンSe等のカルコゲン元素を少なくとも1種以上含み、陽イオン成分として、電解質中ここではイオン源層22中での移動が容易な元素移動容易元素を少なくとも1種含む層である。この移動容易元素とはカルコゲン元素と混ざりやすい元素、具体的にはAlまたは銅Cuが挙げられる。この他、ゲルマニウムGeや亜鉛Zn、銀Ag等を含んでいてもよい。カルコゲン元素および移動容易元素は第1層22A内で結合し、金属カルコゲナイド層を形成している。この金属カルコゲナイド層は、主に非晶質構造を有し、イオン供給源としての役割を果たすものである。また、第1層22Aは、層内に移動容易元素の濃度分布を有するがその詳細については後述する。第2層22Bは、電解質イオン源層22中を移動しにくい元素移動困難元素を少なくとも1種含む層である。この移動困難元素とは抵抗変化層21およびイオン源層22を構成する元素、特にTe等のカルコゲン元素と反応しにくい元素であり、例えば、長周期律表にて4族~6族に属する元素が挙げられる。具体的には、Ti,ジルコニウムZr,ハフニウムHf,バナジウムV,ニオブNb,Ta,Cr,MoおよびWが挙げられる。この他、添加元素として、Cu,AgおよびZn等のカルコゲン元素と反応する元素を用いてもよく、本開示の意図を逸しない範囲で、Si,Ge,などを用いてもよい。第1層22Aおよび第2層22Bは、上述したように単位イオン源層22Xとしてそれぞれ1層ずつ積層されている。この単位イオン源層22Xは2層以上積層されイオン源層22を構成する。イオン源層22内における第1層22Aおよび第2層22Bの積層順序は交互に積層されており、イオン源層22は周期積層構造を有している。この周期積層構造の積層順序は特に問わず、図1に示したように、抵抗変化層21側から第1層22Aから順に積層してもよいし、図2に示したように、第2層22Bから順に積層してもよい。また、第1層22Aおよび第2層22Bの積層構造は2周期以上あれば特に問わないが、5周期以上とすることにより、より層間の密着性が向上し、膜剥がれの発生が低減される。第1層22Aは上述したように、その層内に移動容易元素の濃度分布を有する。具体的には、移動容易元素の濃度は第2層22Bとの接合界面においてその他の領域における濃度よりも相対的に低くなっている。換言すると、厚み方向の中間部分よりも第2層22Bと接する上面あるいは下面の界面部分の方が低く、あるいは移動容易元素が存在しないようになっている。第1層22Aに含まれるカルコゲン元素と未反応な金属状態の移動容易元素とは、第2層22Bに含まれる金属状態の移動困難元素との密着性が低い。このため、第1層22Aと第2層22Bとの界面に金属状態の移動容易元素が多く含まれると膜浮きや膜剥がれが生じやすくなる。このため、本実施の形態のように金属状態の移動困難元素を含む第2層22Bと接する第1層22Aの界面における移動容易元素の濃度を低くすることで層間における膜浮きや膜剥がれの発生が抑制される。なお、第1層22Aにおける移動容易元素の濃度分布の調整方法は、後述するイオン源層22の製造工程において説明する。なお、第1層22A内における移動容易元素の濃度は、イオン源層22と上部電極30との接面においても第2層22Bの界面と同様に移動容易元素の濃度が低いか、あるいは金属状態の移動可能元素が存在しないことが好ましい。これは、第1層22Aに含まれるAl等の移動容易元素がカルコゲン元素と比較して上部電極30を構成する元素と反応しにくいためである。第1層22A中の移動容易元素が上部電極30との接面に濃縮すると不安定なカルコゲン元素/移動容易元素の界面が形成されることになり、上部電極30の膜浮きや膜剥がれが発生する。従って、上部電極30と接する第1層22Aも、上記の第2層22Bと接する場合のように第1層22A内の移動容易元素の濃度を調整することで、イオン源層22と上部電極30との密着性が向上し、層間における膜浮きや膜剥がれの発生が抑制される。上部電極30は、下部電極10と同様に公知の半導体配線材料を用いることができるが、ポストアニールを経てもイオン源層22と反応しない安定な材料が好ましい。本実施の形態の記憶素子1では、図示しない電源回路パルス印加手段から下部電極10および上部電極30を介して電圧パルスあるいは電流パルスを印加すると、記憶層20の電気的特性抵抗値が変化するものであり、これにより情報の書き込み,消去,更に読み出しが行われる。以下、その動作を具体的に説明する。まず、上部電極30が例えば正電位、下部電極10側が負電位となるようにして記憶素子1に対して正電圧を印加する。これにより、イオン源層22に含まれる金属元素移動容易元素および遷移金属元素がイオン化して抵抗変化層21に拡散し、下部電極10側で電子と結合して析出する。その結果,下部電極10と記憶層20の界面に金属状態に還元された低抵抗な金属元素の伝導パスフィラメントが形成される。若しくは、イオン化した金属元素は、抵抗変化層21中に留まり不純物準位を形成する。これにより抵抗変化層21中にフィラメントが形成されて記憶層20の抵抗値が低くなり、初期状態の抵抗値高抵抗状態よりも低い抵抗値低抵抗状態へ変化する。その後、正電圧を除去して記憶素子1にかかる電圧をなくしても、低抵抗状態が保持される。これにより情報が書き込まれたことになる。一度だけ書き込みが可能な記憶装置、いわゆる、PROMProgrammableReadOnlyMemoryに用いる場合には、前記の記録過程のみで記録は完結する。一方、消去が可能な記憶装置、すなわち、RAMRandomAccessMemoryあるいはEEPROMElectronicallyErasableandProgrammableReadOnlyMemory等への応用には消去過程が必要であるが、消去過程においては、上部電極30が例えば負電位、下部電極10側が正電位になるように記憶素子1に対して負電圧を印加する。これにより、下部電極10上でアノード反応酸化が起こる。具体的には、隣接した記憶層20内に形成されていたフィラメントを形成している金属元素がイオン化し、シオン源層22に溶解する。または酸化しやすい移動容易元素例えばAl等が酸化されて下部電極10上に高抵抗な酸化物例えばAlOx等を形成する。即ち、記憶層20の抵抗値が高くなる。また、負電圧を除去して記憶素子1にかかる電圧をなくしても、抵抗値が高くなった状態で保持される。これにより書き込まれた情報を消去することが可能になる。このような過程を繰り返すことにより、記憶素子1に情報の書き込みと書き込まれた情報の消去を繰り返し行うことができる。例えば、抵抗値の高い状態を0の情報に、抵抗値の低い状態を1の情報に、それぞれ対応させると、正電圧の印加による情報の記録過程で0から1に変え、負電圧の印加による情報の消去過程で1から0に変えることができる。なお、ここでは記憶素子を低抵抗化する動作および高抵抗化する動作をそれぞれ書き込み動作および消去動作に対応させたが、その対応関係は逆に定義してもよい。次に、イオン源層22に含まれる各元素の作用および好ましい含有量について説明する。なお、後述する各元素の含有量は、第1層22Aおよび第2層22Bからなる周期積層構造全体を合わせたものである。イオン源層22の全体組成としては、例えば、ZrTeAl,TiTeAl,CrTeAl,WTeAlおよびTaTeAlが挙げられる。また、ZrTeAlに対して、Cuを添加したCuZrTeAl、Geを添加したCuZrTeAlGeも挙げられる。この他上記添加元素を加えたCuZrTeAlSiGeとしてもよい。イオン源層22は、上述したように陽イオン化する移動容易元素例えば、Al,Cu等および移動困難元素例えば、Zr、Ti等を含んでいる。これら容易イオン化元素は、上記低抵抗動作により移動容易元素および移動困難元素の混在したフィラメントを形成する。これらフィラメントのうち、特にZr等の移動困難元素のフィラメントは、書き込み状態のデータの保持特性の向上に寄与する。具体的には、例えばCuは書き込み動作によってフィラメントを形成するが、金属状態のCuはカルコゲン元素を含むイオン源層22中に溶解しやすい。このため、書き込み電圧パルスが印加されていない状態データ保持状態では再びイオン化してしまう。即ち、記憶層20は高抵抗状態に遷移してしまう。このため、十分なデータ保持特性が得られない。これに対して、Zrは書き込み動作時にカソード電極上で還元されることにより金属フィラメントを形成し、書き込み状態低抵抗状態となる。Zrのフィラメントは、カルコゲン元素を含むイオン源層22中に比較的溶解しづらいため、一度書き込み状態、即ち低抵抗状態になった場合には、Al,Cu等のフィラメントよりも低抵抗状態を保持しやすい。このように、イオン源層22にCu等の移動容易元素と適量のZr等の移動困難元素とを組み合わせることにより、イオン源層22の非晶質化を促進すると共に、イオン源層22の微細構造を均一に保つことが可能となる。即ち、抵抗値の保持特性データ保持特性が向上する。イオン源層22にAlが含まれている場合には、消去動作により上部電極が負の電位にバイアスされると、上述したように固体電解質的に振舞うイオン源層22とアノード極との界面において安定な酸化膜AlOxを形成する。これにより高抵抗状態消去状態が安定化する。加えて、抵抗変化層の自己再生の観点から繰り返し回数の増加にも寄与する。更に、抵抗変化層21とイオン源層22の間に後述するカルコゲン元素を多く含む中間層43図6参照を設けた場合には、上述の消去動作時のアノード極と下電極層10の界面に、より効率的に電圧バイアスを印加することができようになる。このため、アノード反応が効率化し、フィラメントが溶解されやすくなり、且つAlなどの移動容易元素の高抵抗な酸化膜が形成されやすくなる。なお、Alの他に同様の働きを示すGeなどを含んでもよい。このように、イオン源層22にZr,Cu,AlおよびGe等が含まれている場合には、これら元素を含んでいない記憶素子と比較して広範囲の抵抗値保持性能、書き込み消去の高速動作性能および低電流動作が向上すると共に繰り返し回数が増加する。更に、例えば低抵抗から高抵抗へと変化させる際の消去電圧を調整して高抵抗状態と低抵抗状態との間の中間的な状態を作り出せば、その状態を安定して保持することができる。よって、2値だけでなく多値のメモリを実現することが可能となる。なお、高抵抗から低抵抗へと変化させる際の書き込み電流を変更して析出する原子の量を調整することによっても中間的な状態を作り出すことが可能である。ところで、このような電圧を印加する書き込み消去動作特性と、抵抗値の保持特性と、繰り返し動作回数といったメモリ動作上の重要な諸特性は、Al,ZrおよびCu、更にはGeの添加量によって異なる。上述したように、例えば、Alの含有量が多過ぎると、抵抗変化層近傍でAlイオンが多く存在することにより書き込み状態のフィラメントにおけるAlイオンの還元の寄与が大きくなる。還元された金属状態に近いAlはカルコゲナイドの固体電解質中で金属状態での安定性が低いので、低抵抗な書き込み状態の保持性能が低下する。一方、Al量が少な過ぎると、消去動作時における高抵抗膜AlOxの形成が困難になるため消去動作そのものや高抵抗領域の保持特性を向上させる効果が低くなり、繰り返し回数が減少する。従って、イオン源層22中のAlの含有量は27.7原子以上であることが好ましく、更に好ましくは47.4原子以下である。また、Zrはその含有量が多過ぎると、イオン源層22の抵抗値が下がり過ぎてイオン源層22に有効な電圧が印加できない、若しくは書き込み状態のフィラメントにおけるZrの寄与が大きくなり、書き込み状態が過度に安定化する。そのため、特に消去がしづらくなり、Zr添加量に応じて消去の閾値電圧が上昇していき、更に多過ぎる場合には書き込み、つまり低抵抗化も困難となる。一方、Zr添加量が少な過ぎると、前述のような広範囲の抵抗値の保持特性を向上させる効果が少なくなる。更に、Cuは適量をイオン源層22に添加することによって、非晶質化を促進するものの、多過ぎると金属状態のCuはカルコゲン元素を含むイオン源層22中での安定性が十分でないことから書き込み保持特性が悪化したり、書き込み動作の高速性に悪影響が見られる。その一方で、CuはZrと組み合わせることにより、非晶質を形成しやすく、イオン源層22の微細構造を均一に保つという効果を有する。これにより、繰り返し動作によるイオン源層22中の材料成分の不均一化が防止され、繰り返し回数が増加すると共に保持特性も向上する。また、適当なZr量を含有している場合には、Cuのフィラメントがイオン源層22中に再溶解したとしても、抵抗変化層21内には金属ジルコニウムZrによるフィラメントが残存していると考えられるため低抵抗状態は維持される。従って、書き込み保持特性への影響はみられない。上述のようなZrとCuとの効果を得るためには、イオン源層22中のZrおよびCuの合計含有量が23.5原子以上37原子以下であることが好ましい。また、イオン源層22中のZr単独の含有量としては、9原子以上であることが好ましく、更に好ましくは18.5原子以下である。更に、Geは必ずしも含まれていなくともよいが、Ge含有量が多過ぎる場合には書き込み保持特性が劣化することからGeの含有量としては15原子以下であることが好ましい。また、記憶素子1の特性は実質的にはZrとTeカルコゲン元素の組成比に依存している。そのため、ZrとTeの組成比は、Zr組成比原子/Te組成比原子=0.3~0.84の範囲にあることが望ましい。これについては必ずしも明らかではないが、Zrに比べてCuの乖離度が低いこと、イオン源層22の抵抗値がZrとTeの組成比によって決まることから、上記の範囲にある場合に限り好適な抵抗値が得られるため、記憶素子1に印加したバイアス電圧が抵抗変化層21の部分に有効に印加されることによると考えられる。また、カルコゲン元素の単独での含有量は20.7原子以上42.7原子以下であることが好ましい。上記の範囲からずれる場合、例えば、当量比が大き過ぎる場合は、陽イオンと陰イオンの釣り合いが取れずに、存在する金属元素のうち、イオン化しない元素の量が増大する。そのために消去動作の際に書き込み動作で生じたフィラメントが効率的に除去されにくいと考えられる。同様に、当量比が小さ過ぎて陰イオン元素が過剰に存在する場合には、書き込み動作で生じた金属状態のフィラメントが金属状態で存在しづらくなるために、書き込み状態の保持性能が低下すると考えられる。なお、イオン源層22に含まれる金属元素としては上記金属元素に限定されるものではなく、例えばAlの他にMgを用いたZrTeMgとしてもよい。イオン化する金属元素としては、Zrの代わりに、TiやTaなどの他の遷移金属元素を選択した場合でも同様な添加元素を用いることは可能であり、例えばTaTeAlGeなどとすることも可能である。更に、イオン導電材料としては、Te以外に硫黄SやセレンSe、あるいはヨウ素Iを用いてもよく、具体的にはZrSAl,ZrSeAl,ZeIAl,CuGeTeAl等を用いてもよい。また、必ずしもAlを含んでいる必要はなく、CuGeTeZr等を用いてもよい。また、Siは保持特性の向上を期待できる添加元素であり、イオン源層22にZrと共に添加することが好ましい。但し、Si添加量が少な過ぎるとSi添加による膜剥がれ防止効果を期待できなくなるのに対し、多過ぎると良好なメモリ動作特性が得られない。このため、膜剥がれの防止効果および良好なメモリ動作特性を得るためには、イオン源層22中のSiの含有量は10~45原子程度の範囲内であることが好ましい。更に、抵抗変化層21とイオン源層22の間にカルコゲン元素を多く含む中間層43を形成する場合には、イオン源層22にカルコゲン元素例えばTeと上記の移動容易金属元素M例えば、Al,Cuを用いてTe/イオン源層移動容易金属元素を含むという積層構造にしておくと、成膜後の拡散により、MTe/イオン源層22という構造に安定化する。よれにより、中間層43と下部電極20との界面に金属状態の移動容易元素は濃縮されなくなるため、抵抗変化層21とイオン源層22との膜剥がれや膜浮きが防止される。以下、本実施の形態の記憶素子1の製造方法について説明する。まず、選択トランジスタ等のCMOS回路が形成された基板上に、例えばTiNよりなる下部電極10を形成する。その後、必要であれば逆スパッタ等で、下部電極10の表面上の酸化物等を除去する。続いて、スパッタリング装置内において下部電極10上に、例えばAl膜を成膜したのち、酸素雰囲気下、RFプラズマによってAlを酸化し、抵抗変化層21を形成する。次に、抵抗変化層21上に、Te,SおよびSeのうちの少なくとも1種のカルコゲン元素を含むカルコゲン層22a、上述した移動容易元素を少なくとも1種含む移動層22bおよび上述した移動困難元素を少なくとも1種含む固定層22cを成膜する。具体的には、スパッタリング装置内において、対応する組成からなる各ターゲットを交換することにより各層を連続して成膜する。カルコゲン層22aA層,移動層22bB層および固定層22cC層の成膜順序としては、移動容易元素を多く含む移動層22bと移動困難元素を多く含む固定層22cが直接接しない積層順序とする。具体的にはB層またはC層をA層で挟持するようにする。例えば、ABAC,BACA,CABAとし、これを1ユニットとして2ユニット以上、好ましくは5ユニット以上積層することが好ましい。これにより、イオン源層22は周期積層構造を有するようになる。なお、積層数の上限は特にないが、積層数が多くなりすぎるとイオン源層22の膜厚が厚くなり膜剥がれが生じやすくなる。また、書き込み消去の駆動電圧が上昇する。更に、成膜時のターゲット交換回数が増加して成膜の時間が長くなり、生産が困難となる。このため、積層数の上限は50ユニット以下とすることが好ましい。このように、イオン源層22を構成する元素を個別に積層することで、コスパッタを行うことのできない成膜装置であっても良好な動作特性を有するイオン源層22を成膜することが可能となる。また、合金ターゲットを用意する必要がないため、成膜の生産設備による制約が少なくなり、結果的にコストを抑えることが可能となる。なお、上記積層順序の他に、例えばACABを1ユニットとした場合には、移動容易元素が多く含まれるB層でイオン源層22の上端部が終端する。このような場合には、上述のように上部電極30との接面に移動容易元素が濃縮するため、結果的にA層のカルコゲン元素/金属状態の移動容易元素の界面が形成され、膜浮きや膜剥がれが生じる虞がある。その場合には、このACABユニットを複数積層したのち、その終端にA層を追加することが好ましい。これにより、上部電極30とB層とが直接接しない、即ちイオン源層22/上部電極30の界面に移動容易元素が濃縮しないので、イオン源層20と上部電極30との密着性が向上し、膜浮きや膜剥がれの発生が抑制される。続いて、イオン源層22上に、スパッタリングによって上部電極30を成膜する。上部電極30まで成膜したのち、上部電極30に接続する配線層図示せずを形成し、全ての記憶素子1と共通電位を得るためのコンタクト部を接続する。そののち、積層膜にポストアニール処理を施す。このポストアニール処理あるいは常温での熱拡散により、カルコゲン層22aA層,移動層22bB層および固定層22cC層を積層したイオン源層21は、B層を構成する移動容易元素がA層内に拡散する。これにより、上記した第1層22A中の移動容易元素の濃度分布が形成される。このような構成とすることにより、固定層22c、即ち第2層22Bを挟持する第1層22Aの第2層22Bとの界面には移動層22bに含まれる移動容易元素が濃縮されず、各層間の密着性が向上する。図3は、ABACの順に積層した積層膜を1ユニットとしてこれを2回繰り返したイオン源層22の熱拡散前および熱拡散後における各層を模式的に表したものである。ポストアニール処理により、B層を構成する移動容易元素はA層中に拡散し、これにより第1層22Aとなる。また、C層を構成する移動困難元素はほとんど拡散せず、イオン源層20内で独立した層、即ち第2層22Bを形成する。以上により図1に示した記憶素子1が完成する。なお、第1層22A内における移動容易元素の濃度分布は、B層とその上下に成膜された層A層またはC層によって変化する。例えば、図3Aに示したようにB層をA層で挟んだ場合には、移動容易元素が下部電極10側および上部電極30側両方のA層に拡散し、図3Bに示したように第1層22Aの中間部分から上下方向に徐々に濃度が低くなる。この記憶素子1では、上述のように上部電極30および下部電極10にそれぞれ正電位または負電位になるように電圧を印加することによって下部電極10と抵抗変化層21の界面にフィラメントが形成される。これにより抵抗変化層21の抵抗値が低くなり、書き込みが行われる。次に、上部電極30および下部電極10の各々に書き込み時とは逆極性の電圧を印加する。これにより抵抗変化層21内に形成されたフィラメントの金属元素が再びイオン化してイオン源層22に溶解することによって抵抗変化層21の抵抗値が上昇し、消去が行われる。本実施の形態の記憶素子1の製造方法では、イオン源層21として、カルコゲン元素を含むカルコゲン層22a、移動容易元素を含む移動層22bおよび移動困難元素を含む固定層22cをそれぞれ成膜する。これにより、本実施の形態の記憶素子1では、イオン源層21は、カルコゲン元素および移動容易元素を含み、下部電極10から上部電極30に向かって移動容易元素の濃度勾配を有する第1層22Aと、移動困難元素を含む第2層22Bとを交互に、少なくとも2層ずつ積層した周期積層構造を有することにより、記憶素子1、特に記憶層20を構成する各層間の密着性が向上する。ただし、良好な書き込み消去動作特性の観点からは第1層22Aと第2層22Bの組み合わせを5周期以上積層することが好ましい。以上のように本実施の形態の記憶素子1およびその製造方法ならびに記憶装置では、カルコゲン元素を含むカルコゲン層22a、移動容易元素を含む移動層22bおよび移動困難元素を含む固定層22cをそれぞれ2層以上成膜することにより、イオン源層20がそれぞれ異なる組成を有する第1層22Aおよび第2層22Bからなる単位イオン源層22Xを2層以上周期的に積層するようにした。この第1層22Aは、カルコゲン元素および移動容易元素を含み、更に、移動容易元素が第1層22A厚み方向の上下の層端よりも中間部分に多く分布するような濃度分布を有する。これにより、記憶素子を構成する各層間の密着性が向上し、膜浮きおよび膜剥がれの発生が抑制される。即ち、歩留まりが向上すると共に、高い信頼性を有する記憶装置を製造することが可能となる。また、イオン源層22を構成する元素を個別に積層することで、容易に良好な動作特性を有するイオン源層22を成膜することが可能となる。また、合金ターゲットを用意する必要がないため、成膜装置の制約が少なくなり、結果としてコストを抑えることが可能となる。記憶装置上記記憶素子1を多数、例えば列状やマトリクス状に配列することにより、記憶装置メモリを構成することができる。このとき、各記憶素子1に、必要に応じて、素子選択用のMOSトランジスタ、或いはダイオードを接続してメモリセルを構成し、更に、配線を介して、センスアンプ、アドレスデコーダ、書き込み消去読み出し回路等に接続すればよい。図4および図5は多数の記憶素子1をマトリクス状に配置した記憶装置メモリセルアレイの一例を表したものであり、図4は断面構成、図5は平面構成をそれぞれ表している。このメモリセルアレイでは、各記憶素子1に対して、その下部電極10側に接続される配線と、その上部電極30側に接続される配線とを交差するよう設け、例えばこれら配線の交差点付近に各記憶素子1が配置されている。各記憶素子1は、抵抗変化層21、イオン源層22および上部電極30の各層を共有している。すなわち、抵抗変化層21、イオン源層22および上部電極30それぞれは各記憶素子1に共通の層同一層により構成されている。上部電極30は、隣接セルに対して共通のプレート電極PLとなっている。一方、下部電極10は、メモリセル毎に個別に設けられることにより、隣接セル間で電気的に分離されており、各下部電極10に対応した位置に各メモリセルの記憶素子1が規定される。下部電極10は各々対応するセル選択用のMOSトランジスタTrに接続されており、各記憶素子1はこのMOSトランジスタTrの上方に設けられている。MOSトランジスタTrは、基板41内の素子分離層42により分離された領域に形成されたソース/ドレイン領域43とゲート電極44とにより構成されている。ゲート電極44の壁面にはサイドウォール絶縁層が形成されている。ゲート電極44は、記憶素子1の一方のアドレス配線であるワード線WLを兼ねている。MOSトランジスタTrのソース/ドレイン領域43の一方と、記憶素子1の下部電極10とが、プラグ層45、金属配線層46およびプラグ層47を介して電気的に接続されている。MOSトランジスタTrのソース/ドレイン領域43の他方は、プラグ層45を介して金属配線層46に接続されている。金属配線層46は、記憶素子1の他方のアドレス配線であるビット線BL図5参照に接続されている。なお、図5においては、MOSトランジスタTrのアクティブ領域48を鎖線で示しており、コンタクト部51は記憶素子1の下部電極10、コンタクト部52はビット線BLにそれぞれ接続されている。このメモリセルアレイでは、ワード線WLによりMOSトランジスタTrのゲートをオン状態として、ビット線BLに電圧を印加すると、MOSトランジスタTrのソース/ドレインを介して、選択されたメモリセルの下部電極10に電圧が印加される。ここで、下部電極10に印加された電圧の極性が、上部電極30プレート電極PLの電位に比して負電位である場合には、上述のように記憶素子1の抵抗値が低抵抗状態へと遷移する。これにより選択されたメモリセルに情報が書き込まれる。次に、下部電極10に、上部電極30プレート電極PLの電位に比して正電位の電圧を印加すると、記憶素子1の抵抗値が再び高抵抗状態へと遷移する。これにより選択されたメモリセルに書き込まれた情報が消去される。書き込まれた情報の読み出しを行うには、例えば、MOSトランジスタTrによりメモリセルを選択し、そのセルに対して所定の電圧または電流を印加する。このときの記憶素子1の抵抗状態により異なる電流または電圧を、ビット線BLあるいはプレート電極PLの先に接続されたセンスアンプ等を介して検出する。なお、選択したメモリセルに対して印加する電圧または電流は、記憶素子1の抵抗値の状態が遷移する電圧等の閾値よりも小さくする。本実施の形態の記憶装置では、上述のように各種のメモリ装置に適用することができる。例えば、一度だけ書き込みが可能なPROM、電気的に消去が可能なEEPROM、或いは、高速に書き込み消去再生が可能な、いわゆるRAM等、いずれのメモリ形態でも適用することが可能である。[第2の実施の形態]図5は本開示の第2の実施の形態に係る記憶素子2の断面構成図である。上記第1の実施の形態と同一構成部分については同一符号を付してその説明は省略する。記憶素子2は、下部電極10第1電極、記憶層40および上部電極30第2電極をこの順に有している。本実施の形態における記憶素子2では、記憶層40を構成する抵抗変化層21とイオン源層22との間に中間層43が設けられている点が第1の実施の形態と異なる。中間層43は、抵抗変化層21よりも抵抗率が低く、Te,SおよびSeのうちの少なくとも1種のカルコゲン元素を含むカルコゲン元素を多く含み、これにAl等の移動容易元素を含む化合物から構成されている。このような化合物としては、例えばAlTe,MgTeまたはZnTeなどが挙げられる。このTeを含有する化合物の組成は、例えばAlTeではAlの含有量は20原子以上60原子以下であることが好ましい。また、陰イオン成分としては、Teの他に硫黄SあるいはセレンSe等のカルコゲン元素を含んでいてもよい。なお、AlTeによって構成した際の中間層43のバンドギャップは2.5eVであり、例えばAlOxからなる抵抗変化層21のバンドギャップは8eV~9eVである。本実施の形態の中間層43はイオン源層22よりも抵抗の高い電解質層をイオン源層22と抵抗変化層21の間に挿入することにより消去時の電圧バイアスをアノード極下部電極10界面抵抗変化層21に効率的に印加して消去性能を向上させるためのものである。中間層43は、カルコゲン元素のみで形成された場合であっても、隣接するイオン源層22から移動容易元素であるAlが拡散してカルコゲン化合物を結果的に形成する。このため成膜時には必ずしもAl等の移動容易元素を含有していなくてもよい。なお、カルコゲン含有量に対するアルミニウム含有量の比アルミニウム濃度は、Al2Te3の化学量論的組成よりも多くなると、Alが金属状態で析出し、記憶層20内の密着強度に悪影響を与えるため、40よりも少ないことが望ましい。MgTeまたはZnTeなどを中間層に用いる場合であっても同様に、それぞれ、化学量論組成のMgTe、MgTeでのMg50、Zn50よりもMgやZnの含有量が少ないことが望ましい。また、本実施の形態のように記憶層20内にカルコゲン元素を多く含む中間層43を設ける場合には、Tiなどの酸化物を予め下部電極10上に形成しても良い。イオン源層22に含まれる移動容易元素特にAl,MgまたはZn等が下部電極10上に移動し、TiOxなどの比較的抵抗の低い酸化膜上に高抵抗の酸化膜を形成する。このTiOx等の酸化膜はAlOxなどの抵抗変化層の繰り返し書き換え動作による下部電極10の電極劣化を防止する機能を有する。このため、下部電極10の成膜後、抵抗変化層21の成膜工程を省略し直接中間層43を成膜するようにしてもよい。本実施の形態の記憶素子2における作用および効果は、第1の実施の形態の記憶素子1の作用および効果と同様であるが、中間層43を設けることにより消去動作時の電圧バイアスを下部電極10上抵抗変化層21に効果的に印加することができる。これにより、アノード反応が効率化され、フィラメントを溶解しやすく、且つAlなどの移動容易元素による高抵抗な酸化膜を形成しやすくなる。即ち、良好な繰り返し耐久性を保持したまま、特に消去側の安定性が向上して保持特性が向上するという効果を奏する。また、低電流での消去動作が可能となるため低電流での安定した動作が可能となると考えられる。以下に本開示の具体的な実施例について説明する。上述した実施の形態の記憶素子1,2の構成を有する各種サンプルを作製し、その特性を調べた。実験1サンプル1-1~1-24まず、表面に酸化膜が形成されたシリコンウエハ上に下部電極10としてTiN層を50nm成膜したのち、記憶層20,40に相当する積層膜を形成し、サンプル1-1~1-24を作成した。下部電極/抵抗変化層/中間層/イオン源層に相当する各サンプルの組成および膜厚は、例えばサンプル1ではTiN/AlOx2nm/[Ti1nm/Al1nm/Cu0.2nm/Te1nm/Zr0.35nm]×15としたここでは中間層はなし。続いて、実際の素子加工プロセスと同様に300°Cの熱処理を行ったのち、記録層の加工による段差を再現するために、表面にダイヤペンで十字状の引っかき傷を形成した。この引っかき傷上に粘着テープを貼り、これを剥がすことによって記憶層20,40の密着性試験を行った。表1は、サンプル1-1~1-24の抵抗変化層21,中間層43およびイオン源層22に相当する各層の組成および膜厚と、密着性試験の結果を示したものである。なお、密着性試験の結果は、膜剥がれが生じなかった場合を○、膜剥がれが生じた場合を×として示している。実験2サンプル2-1~2-6次に、サンプル2-1~2-6として、サンプル1-1~1-5と同様の構成を有する、図4および図5に示したような記憶装置を形成した。まず、半導体基板11にMOSトランジスタTrを形成した。次いで、半導体基板11の表面を覆うように絶縁層を形成し、この絶縁層にビアホールを形成した。続いて、CVDChemicalVaporDeposition法によりビアホールの内部を、TiNから成る電極材で充填し、その表面をCMPChemicalMechanicalPolishing法により平坦化した。そして、これらの工程を繰り返すことにより、プラグ層15、金属配線層16、プラグ層17および下部電極1を形成して、更に下部電極1をメモリセル毎にパターニングした。次に、TiNからなる下部電極10上にスパッタリング装置を用いて記録層20および上部電極30を形成した。電極径は50~300nmφとした。続いて、上部電極30の表面に対してエッチングを行い、中間電位Vdd/2を与えるための外部回路接続用のコンタクト部分に接続されるように厚さ200nmの配線層Al層を形成した。次に、ポストアニール処理として真空熱処理炉において、2時間、300°Cの加熱処理を施したのち、微細化加工プロセスを行ってメモリ素子とした。表2は、この微細加工中の膜剥がれの発生の有無を光学顕微鏡によって観察した結果を表したものである。なお、表2中の○は4kbitアレイ中で95以上の素子において正常な書き込みおよび消去が行われ、且つ膜剥がれが認められないものであり、×は正常動作ビットが95以下であり、アレイの端部に目視で膜剥がれの痕跡が認められたものである。また、図6はサンプル2-1における電流電圧特性を表したものである。初期状態は10MΩ程度の高抵抗状態であるが、下部電極10側をマイナスにバイアスすることにより低抵抗状態となる。次に下部電極10側をプラスにバイアスすることにより、再び高抵抗状態へ戻る。このように、サンプル2-1のような記憶層20の組成を有する記憶素子は良好な記憶動作を示すことがわかる。図7はサンプル2-1の繰り返し動作特性を示したものである。低抵抗側を書き込み状態、高抵抗側を消去状態と定義し、書き込みパルスとして記録電圧Vwを3V,記録時電流を約100μA,パルス幅10ns、消去パルスとして消去電圧Veを2V,消去電流を約110μA,パルス幅10nsとし、100万回の繰り返し書き換え動作を行った。図8からわかるように、サンプル2-1では良好な繰り返し動作特性が得られている。また、図9は膜剥がれが生じたサンプル2-5の電流電圧特性を表したものである。このように膜剥がれが生じた記憶素子では記憶動作が不良になる。評価表1および表2の結果を比較すると、粘着テープによる膜剥がれ試験および微細加工プロセスによる膜剥がれ試験の結果は一致しており、表1の結果から微細加工プロセスにおける記憶層20,40の密着性を評価することができると考えられる。サンプル1-1~1-4のイオン源層20をその成膜時における積層順A層,B層,C層で表わすと、以下のようになる。サンプル1-1ABBAC//ABBACサンプル1-2ABABC//ABABCサンプル1-3ACBB//ACBBサンプル1-4BACB//BACBサンプル1-1は、サンプル2-1と共に、膜剥がれが生じていない。これは、製造時に、電解質であるイオン源層22を構成する元素のうち、カルコゲン元素と反応しやすく、電解質中の移動が容易な、即ち可動性の高い元素ここではAlおよびCuからなる層上記B層をカルコゲン元素ここではTeからなる層上記A層で挟み込むように積層したためと考えられる。一方、サンプル1-2~1-4およびサンプル2-2~2-4では膜剥がれが生じている。これはB層がA層によって挟まれておらず、A層は、イオン源ア層22中を移動困難な、即ちカルコゲン元素と反応しにくい可動性の低い元素ここではZrからなる層上記C層と接しているためと考えられる。また、サンプル1-5~1-7についても上記と同様の表記を行うと以下のようになる。サンプル1-5CABBA/CABBA//CABBAサンプル1-6BBACA/BBACA//BBACAサンプル1-7ACABB/ACABB//ACABBサンプル1-5~1-7は、丸括弧で示したように、その丸括弧内においてサンプル1-1と同じ周期構造を有する。しかしながら、サンプル1-5,1-6では膜剥がれが生じていないが、サンプル1-7では膜剥がれが生じている。但し、サンプル1-8ではサンプル1-7と同じ積層周期を有するが、その終端に更にA層を積層することで膜剥がれの発生が抑制されている。この違いは、イオン源層30の上端面、換言すると積層周期の終端の違いによると考えられる。即ち、膜剥がれを抑制するためには、その積層周期を可動性の高い元素からなるB層で終端せず、カルコゲン元素からなるA層または可動性の低い元素からなるC層で終端し、その上部に上部電極30を形成することが好ましいことがわかる。また、サンプル1-9,1-10はそれぞれカルコゲン層にGeを添加したものであり、サンプル1-21,1-22はそれぞれ固定層にCuを添加したものである。表1の結果から、カルコゲン層A層,移動層B層および固定層C層には、本技術の効果を失わない範囲であればその他の元素を含んでいてもよいことがわかる。また、これらサンプル1-9,1-10,1-11,1-12を上記と同様の表記を行うと以下のようになる。サンプル1-9ABBAC//ABBACサンプル1-10AABBC//AABBCサンプル1-11ABAC//ABACサンプル1-12ACB//ACBこのことから、イオン源層20は、下端を除き、その層内にB層がA層によって挟持される積層構造を有し、イオン源層20の上端にB層で終端しないようにすることで膜剥がれが抑制されることがわかる。更に、サンプル1-13,1-14から抵抗変化層21はAlOxに限らず、GdOxとしてもよいことがわかる。このことから、上記実施の形態における記憶素子1,2は、抵抗変化層の材料にこだわらず、上記実施の形態で説明した構成とすることで膜剥がれの発生を抑制することができる。また、サンプル1-15,1-16から抵抗変化層21とイオン源層22との間にTeからなる中間層43を設けた場合においても、イオン源層22を上記実施の形態で説明した構成とすることで膜剥がれの発生を抑制することができる。なお、抵抗変化層21は、下部電極10上にAl層を成膜し、これを酸化することで形成してもよい。また、下部電極10をTiNで形成し、この下部電極10を自然酸化して電極劣化防止層となるTiOxを形成したのち中間層43を設けた場合には、イオン源層22内のAl等の移動容易元素が中間層43を介して下部電極10上に拡散しAlOx等の酸化膜が自己形成される。このような場合でも、本開示の周期性層構造を有するイオン源層22を用いることで、各層間の膜浮きや膜剥がれの防止効果が得られる。また、サンプル1-17~1-24から固定層C層を構成する可動性の低い元素としてZr以外に、Ti1-17,18,Hf1-19,20,Nb1-21,22,Mo1-23,24等を用いても上記実施の形態で説明した構成をとることにより膜剥がれの発生を抑制することができることがわかる。このことから、固定層、即ち第2層としては、カルコゲン元素に対する反応性がZrに近い元素、換言すると周期律表長周期律表の4族~6族に属する元素であれば本技術と同様の効果が得られると考えられる。以上、第1、第2の実施の形態および実施例を挙げて本開示を説明したが、本開示は、上記実施の形態等に限定されるものではなく、種々変形することが可能である。例えば、上記実施の形態等では、記憶素子1,2およびメモリセルアレイの構成を具体的に挙げて説明したが、全ての層を備える必要はなく、また、他の層を更に備えていてもよい。更に、例えば、上記実施の形態等において説明した各層の材料、または成膜方法および成膜条件などは限定されるものではなく、他の材料としてもよく、または他の成膜方法としてもよい。例えば、イオン源層22には、上記組成比率を崩さない範囲で、他の遷移金属元素、例えばTi,Hf,V,Nb,Ta,Cr,Mo,Wを添加してもよい。また、Cu,Agまたは亜鉛Zn以外にも、ニッケルNiなどを添加してもよい。また、上記実施の形態等では、第1層22Aおよび第2層22Bが交互に積層された周期積層構造を有するイオン源層22の製造工程において、第1層22AとなるA層およびB層と、第2層となるC層とが周期構造を有するように成膜するとしたが、必ずしも全ての積層順序が一定である必要はない。具体的には、少なくともC層とB層が直接接することなく、且つ積層の終端がB層以外であればよい。なお、本技術は以下のような構成もとることができる。1第1電極、記憶層および第2電極をこの順に有し、前記記憶層は、酸化物を含むと共に、前記第1電極側に設けられた抵抗変化層と、テルルTe,硫黄SおよびセレンSeのうちの少なくとも1種のカルコゲン元素および前記記憶層内の移動が容易な移動容易元素を含み、前記第1電極から第2電極に向かって前記移動容易元素の濃度分布を有する第1層と、前記記憶層内を移動しにくい移動困難元素を含む第2層とからなる単位イオン源層が少なくとも2層積層され、前記第2電極側に設けられたイオン源層とを備えた記憶素子。2前記単位イオン源層は前記第1電極側から第1層、第2層の順に積層されている、前記1に記載の記憶素子。3前記単位イオン源層は前記第1イオン源層から第2層、第1層の順に積層されている、前記1に記載の記憶素子。4前記第1層内における前記移動容易元素の濃度は、前記第2層との接合界面における濃度が前記第1層の他の領域の納とよりも相対的に低い、前記1乃至3のいずれか1つに記載の記憶素子。5前記移動容易元素は、陽イオン化可能な金属元素である、前記1乃至4のいずれか1つに記載の記憶素子。6前記移動容易元素は、アルミニウムAlまたは銅Cuである、前記1乃至5のいずれか1つに記載の記憶素子。7前記移動困難元素は、周期律表4族~6族に属する金属元素である、前記1乃至6のいずれか1つに記載の記憶素子。8前記移動困難元素は、チタンTi,ジルコニウムZr,ハフニウムHf,バナジウムV,ニオブNb,タンタルTa,クロムCr,モリブデンMoまたはタングステンWである、前記1乃至7のいずれか1つに記載の記憶素子。9前記第1電極および前記第2電極への電圧印加によって前記抵抗変化層内に前記金属元素を含む低抵抗部が形成されることにより抵抗値が変化する、前記1乃至8のいずれか1つに記載の記憶素子。10前記記憶層は、前記イオン源層と抵抗変化層との間にテルルTe,硫黄SおよびセレンSeのうちの少なくとも1種のカルコゲン元素を含む中間層を有する、前記1乃至9のいずれか1つに記載の記憶素子。11第1電極、記憶層および第2電極をこの順に有する複数の記憶素子と、前記複数の記憶素子に対して選択的に電圧または電流のパルスを印加するパルス印加手段とを備え、前記記憶層は、酸化物を含むと共に、前記第1電極側に設けられた抵抗変化層と、テルルTe,硫黄SおよびセレンSeのうちの少なくとも1種のカルコゲン元素および前記記憶層内の移動が容易な移動容易元素を含み、前記第1電極から第2電極に向かって前記移動容易元素の濃度分布を有する第1層と、前記記憶層内を移動しにくい移動困難元素を含む第2層とからなる単位イオン源層が少なくとも2層積層され、前記第2電極側に設けられたイオン源層とを備えた記憶装置。12基板上に第1電極を形成する工程と、前記第1電極上に酸化物を含む抵抗変化層を形成する工程と、前記抵抗変化層上にテルルTe,硫黄SおよびセレンSeのうちの少なくとも1種のカルコゲン元素を含むカルコゲン層、電解質中での移動が容易な移動容易元素を少なくとも1種含む移動層および電解質中で移動しにくい移動困難元素を少なくとも1種含む固定層をそれぞれ1層以上積層し、少なくとも一部がカルコゲン層、移動層およびカルコゲン層の順に積層された単位イオン源層を少なくとも2層積層されたイオン源層を形成する工程と、前記イオン源層上に第2電極上を形成する工程とを含む記憶素子の製造方法。13前記第2電極を形成したのちの移動容易元素の拡散により、前記カルコゲン層と移動金属層との混合層を形成する、前記12に記載の記憶素子の製造方法。14前記抵抗変化層を形成したのち、テルルTe,硫黄SおよびセレンSeのうちの少なくとも1種のカルコゲン元素を含む中間層を形成する、前記12または13に記載の記憶素子の製造方法。15前記イオン源層の上端が移動層で終端する場合には前記カルコゲン層を更に積層する、前記12乃至14のいずれか1つに記載の記憶素子の製造方法。16前記カルコゲン層、移動層および固定層のうち、少なくとも前記カルコゲン層を2層以上有すると共に、少なくとも一部が前記カルコゲン層、移動層、カルコゲン層の順に積層されている、前記12乃至15のいずれか1つに記載の記憶素子の製造方法。"