第1導電型の半導体基板と、第2導電型の第1不純物拡散領域と、第1導電型の第2不純物拡散領域と、第2導電型の第3不純物拡散領域と、第2導電型の第4不純物拡散領域と、第1コンタクトと、第1の電源と、を含み、前記第1不純物拡散領域は、前記半導体基板内に設けられ、前記第2不純物拡散領域は、前記第1不純物拡散領域内に設けられ、前記第3不純物拡散領域は、前記第2不純物拡散領域内に設けられ、前記第4不純物拡散領域の第1の部分は、前記第2不純物拡散領域内に、前記第3不純物拡散領域に離間して設けられ、前記第4不純物拡散領域の第2の部分は、前記第1不純物拡散領域の第3の部分の前記半導体基板の表面側に設けられ、前記第1の部分と前記第2の部分が連続し、前記第1コンタクトは、前記第2の部分に接するように設けられ、前記第1コンタクトと前記第3の部分とが平面視において重なり、前記第1の電源は前記第3不純物拡散領域に接続されていることを特徴とする半導体装置。前記第1コンタクトと、前記第3の部分との間で前記第2不純物拡散領域を挟むことができる前記第1不純物拡散領域の所定の領域とが、第1の配線で接続されていることを特徴とする請求項1に記載の半導体装置。第1導電型の半導体基板と、前記半導体基板内に設けられた第2導電型の第1不純物拡散領域と、前記第1不純物拡散領域内に設けられた第1導電型の第2不純物拡散領域と、前記第2不純物拡散領域内に設けられた第2導電型の第3不純物拡散領域と、第2導電型の第4不純物拡散領域と、前記第2不純物拡散領域内に設けられた第2導電型の第5不純物拡散領域と、第1コンタクトと、第1の電源と、を含み、前記第2不純物拡散領域は、平面視において、前記第1不純物拡散領域の第1の領域に囲まれると共に前記第1不純物拡散領域の第2の領域を囲むように配置され、前記第3不純物拡散領域及び前記第5不純物拡散領域は、平面視において、前記第2の領域が間に位置するように配置され、前記第4不純物拡散領域は、平面視において、前記第3不純物拡散領域と前記第5不純物拡散領域との間に配置され、前記第4不純物拡散領域は、第1部分と、第2部分と、第3部分とからなり、前記第2部分は前記第2の領域に配置され、前記第1部分は前記第2不純物拡散領域の前記第3不純物拡散領域側に前記第3不純物拡散領域に離間して配置され、前記第3部分は前記第2不純物拡散領域の前記第5不純物拡散領域側に前記第5不純物拡散領域に離間して配置され、前記第1部分と、前記第2部分と、前記第3部分が連続し、前記第1コンタクトは、前記第2部分に接するように設けられ、前記第1の電源は前記第3不純物拡散領域および前記第5不純物拡散領域に接続されていることを特徴とする半導体装置。前記第1コンタクトと前記第1の領域とが第1の配線で接続されていることを特徴とする請求項3に記載の半導体装置。サージによる注入電荷を、半導体基板に設けた複数の不純物拡散領域からなる素子を介して、GND等の所望の領域に放電させるためには、不純物拡散領域の配置および電位の制御が重要となる。特にサージによる注入電荷が、外部端子、配線、コンタクトを経由して半導体基板に到達する不純物領域においては、周辺の領域との境界における電位差が拡大し、静電破壊に至る場合がある。静電破壊は、コンタクトの直下の境界において特に発生しやすい。本発明は、上述した問題若しくは課題の少なくともひとつを解決するためになされたものであり、以下の適用例若しくは実施形態として実現することが可能である。[適用例1]本適用例にかかる半導体装置は、第1導電型の半導体基板と、第2導電型の第1不純物拡散領域と、第1導電型の第2不純物拡散領域と、第2導電型の第3不純物拡散領域と、第2導電型の第4不純物拡散領域と、第1コンタクトと、第1の電源と、を含み、前記第1不純物拡散領域は、前記半導体基板内に設けられ、前記第2不純物拡散領域は、前記第1不純物拡散領域内に設けられ、前記第3不純物拡散領域は、前記第2不純物拡散領域内に設けられ、前記第4不純物拡散領域の第1の部分は、前記第2不純物拡散領域内に、前記第3不純物拡散領域に離間して設けられ、前記第4不純物拡散領域の第2の部分は、前記第1不純物拡散領域の第3の部分の前記半導体基板の表面側に設けられ、前記第1の部分と前記第2の部分が連続し、前記第1コンタクトは、前記第2の部分に接するように設けられ、前記第1コンタクトと前記第3の部分とが平面視において重なり、前記第1の電源は前記第3不純物拡散領域に接続されていることを特徴とする。尚、本明細書において、離間というのは、接することなく適切な距離を保っていることを言う。この構成によれば、第1導電型の半導体基板と、第2導電型の第1不純物拡散領域と、第1導電型の第2不純物拡散領域と、第2導電型の第3不純物拡散領域と、第2導電型の第4不純物拡散領域と、第1コンタクトと、第1の電源と、を含み、前記第1不純物拡散領域は、前記半導体基板内に設けられ、前記第2不純物拡散領域は、前記第1不純物拡散領域内に設けられ、前記第3不純物拡散領域は、前記第2不純物拡散領域内に設けられ、前記第4不純物拡散領域の第1の部分は、前記第2不純物拡散領域内に、前記第3不純物拡散領域に離間して設けられ、前記第4不純物拡散領域の第2の部分は、第1不純物拡散領域の第3の部分の前記半導体基板の表面側に設けられ、前記第1の部分と前記第2の部分が連続し、前記第1コンタクトは、前記第2の部分に接するように設けられ、前記第1コンタクトと前記第3の部分とが平面視において重なり、前記第1の電源は前記第3不純物拡散領域に接続されていることで、第1コンタクトに進入したサージ電流による第4不純物拡散領域の破壊若しくは第4不純物拡散領域の周辺領域における破壊を低減することができる。特に、第1コンタクト直下の第4不純物拡散領域と他の領域とが接している領域における破壊を防止することができる。従来のトリプルウェル構造の半導体装置は、第1導電型の半導体基板を用いる場合には、コンタクトが接続された第2導電型の不純物拡散領域の下には第1導電型の不純物拡散領域が形成され、当該第1導電型の不純物拡散領域の下には第2導電型の不純物拡散領域が形成されている。即ち、コンタクトの下の層は、当該コンタクト側から見て第2導電型の層、第1導電型の層、第2導電型の層及び第1導電型の層基板の順に層が存在する。この場合、コンタクトにサージ電流が進入するとコンタクトが接続された第2導電型の層と、導電型の異なる当該層直下の第1導電型の層との間の界面において破壊が起こりやすい。これに対して本発明にかかる半導体装置は、第1コンタクトが接続された第2導電型の第4不純物拡散領域の下が第2導電型の第1不純物拡散領域であり、同一の導電型となることから第4不純物拡散領域との第1不純物拡散領域との境界における破壊が起こりにくくなる。また、この第1不純物拡散領域は、例えば、アナログ素子とデジタル素子との間における素子分離の機能を有する層であり、半導体装置を平面視した場合における第1不純物拡散領域の面積の広さは上述した他の不純物拡散領域の面積の広さよりも大きくなり、第1不純物拡散領域と半導体基板との間の境界におけるサージ電流の影響は第4不純物拡散領域の境界における影響より小さいと考えられる。第2導電型の第3不純物拡散領域には第1の電源が接続されている。第1の電源とは、例えばGNDでよい。また、第4不純物拡散領域の第1の部分と第3不純物拡散領域との間にゲートコントロールドダイオードGCDなどを設けることで、第4不純物拡散領域と第3不純物拡散領域との間の障壁を適切に制御することができる。[適用例2]上記適用例にかかる半導体装置において、前記第1コンタクトと、前記第3の部分との間で前記第2不純物拡散領域を挟むことができる前記第1不純物拡散領域の所定の領域とが、第1の配線で接続されていることが好ましい。この構成によれば、第1コンタクトと、第3の部分との間で第2不純物拡散領域を挟むことができる第1不純物拡散領域の所定の領域とが第1の配線で接続されることで、サージ電圧による電圧が、主に素子が形成されることになる第2不純物拡散領域を挟んで広く第1不純物拡散領域にかかることにより第1不純物拡散領域内における電位差の発生を低減できることで、第1の電源へのルート以外でのサージ電流の流れを抑制でき、サージ電流による破壊を低減することができる。[適用例3]本適用例にかかる半導体装置は、第1導電型の半導体基板と、前記半導体基板内に設けられた第2導電型の第1不純物拡散領域と、前記第1不純物拡散領域内に設けられた第1導電型の第2不純物拡散領域と、前記第2不純物拡散領域内に設けられた第2導電型の第3不純物拡散領域と、第2導電型の第4不純物拡散領域と、前記第2不純物拡散領域内に設けられた第2導電型の第5不純物拡散領域と、第1コンタクトと、第1の電源と、を含み、前記第2不純物拡散領域は、平面視において、前記第1不純物拡散領域の第1の領域に囲まれると共に前記第1不純物拡散領域の第2の領域を囲むように配置され、前記第3不純物拡散領域及び前記第5不純物拡散領域は、平面視において、前記第2の領域が間に位置するように配置され、前記第4不純物拡散領域は、平面視において、前記第3不純物拡散領域と前記第5不純物拡散領域との間に配置され、前記第4不純物拡散領域は、第1部分と、第2部分と、第3部分とからなり、前記第2部分は前記第2の領域に配置され、前記第1部分は前記第2不純物拡散領域の前記第3不純物拡散領域側に前記第3不純物拡散領域に離間して配置され、前記第3部分は前記第2不純物拡散領域の前記第5不純物拡散領域側に前記第5不純物拡散領域に離間して配置され、前記第1部分と、前記第2部分と、前記第3部分が連続し、前記第1コンタクトは、前記第2部分に接するように設けられ、前記第1の電源は前記第3不純物拡散領域および前記第5不純物拡散領域に接続されていることを特徴とする。この構成によれば、本発明にかかる半導体装置が、第1導電型の半導体基板と、前記半導体基板内に設けられた第2導電型の第1不純物拡散領域と、前記第1不純物拡散領域内に設けられた第1導電型の第2不純物拡散領域と、前記第2不純物拡散領域内に設けられた第2導電型の第3不純物拡散領域と、第2導電型の第4不純物拡散領域と、前記第2不純物拡散領域内に設けられた第2導電型の第5不純物拡散領域と、第1コンタクトと、第1の電源と、を含み、前記第2不純物拡散領域は、平面視において、前記第1不純物拡散領域の第1の領域に囲まれると共に前記第1不純物拡散領域の第2の領域を囲むように配置され、前記第3不純物拡散領域及び前記第5不純物拡散領域は、平面視において、前記第2の領域が間に位置するように配置され、前記第4不純物拡散領域は、平面視において、前記第3不純物拡散領域と前記第5不純物拡散領域との間に配置され、前記第4不純物拡散領域は、第1部分と、第2部分と、第3部分とからなり、前記第2部分は前記第2の領域に配置され、前記第1部分は前記第2不純物拡散領域の前記第3不純物拡散領域側に前記第3不純物拡散領域に離間して配置され、前記第3部分は前記第2不純物拡散領域の前記第5不純物拡散領域側に前記第5不純物拡散領域に離間して配置され、前記第1部分と、前記第2部分と、前記第3部分が連続し、前記第1コンタクトは、前記第2部分に接するように設けられ、前記第1の電源は前記第3不純物拡散領域および前記第5不純物拡散領域に接続されていることにより、第1コンタクトに進入したサージ電流による第4不純物拡散領域の破壊若しくは第4不純物拡散領域の周辺領域における破壊を低減することができる。特に、第1コンタクト直下の第4不純物拡散領域と他の領域とが接している領域における破壊を防止することができる。第1コンタクトが接続された第2導電型の第4不純物拡散領域の第2部分が第2導電型の第1不純物拡散領域の第2の領域に形成されており、第1コンタクトが接続された領域とその下の領域が同一の導電型となることから第4不純物拡散領域との第1不純物拡散領域との境界における破壊が起こりにくくなる。また、第1部分と第3不純物拡散領域との間、及び、第3部分と第5不純物拡散領域との間にGCDなどを設けることで、第4不純物拡散領域と第3不純物拡散領域との間の障壁を適切に制御することができる。[適用例4]上記適用例にかかる半導体装置において、前記第1コンタクトと前記第1の領域とが第1の配線で接続されていることが好ましい。この構成によれば、第1コンタクトと第1の領域が第1の配線で接続されることにより、第1不純物拡散領域の異なる部分に対して同電位が供給されることになり、第1不純物拡散領域内で電位差を低減することができ、第1の電源へのルート以外でのサージ電流の流れを抑制でき、サージ電流による破壊を低減することができる。以下、図を用いて本発明の実施形態について説明する。尚、模式図に描かれているものは、説明に必要な部分を記載した便宜上のものである。このため、同じものを記載していても図により異なった表記となっている場合があり、形状若しくは各部分の大きさなどを正しく示しているものではない。例えば、縦横の長さの比率などは図で示した比率と実際のものでは異なっている場合がある。まず、従来のトリプルウェルの構造における、サージ電流を原因とするドレイン領域と他の領域との境界の破壊について図を用いて説明する。図7-aに、従来のトリプルウェルの構造を有する半導体装置900の所定部分における断面図を示す。半導体装置900は、第1導電型の半導体基板910に第2導電型の第1不純物拡散領域920が形成され、第1不純物拡散領域920内に浮かぶように第1導電型の第2不純物拡散領域930が形成され、第2不純物拡散領域930内に浮かぶように第2導電型の第3不純物拡散領域940、第2導電型の第3不純物拡散領域941及び第2導電型の第4不純物拡散領域950が形成されている。第4不純物拡散領域950にはコンタクト953が形成されており、コンタクト953に第1配線901が接続されている。第1配線901は、外部端子に接続されるパッド909に繋がる配線である。また、第3不純物拡散領域940及び第3不純物拡散領域941の表面にはコンタクト948及びコンタクト949が形成されており、コンタクト948には第2配線902が接続され、コンタクト949には第3配線903が形成されている。第2配線902及び第3配線903は図示しない第1電源に接続されている。また、第3不純物拡散領域940と第4不純物拡散領域950との間には第1ゲート960が設けられ、第3不純物拡散領域941と第4不純物拡散領域950との間には第2ゲート961が設けられている。ここで、第1導電型をP型、第2導電型をN型とすると、第1不純物拡散領域920はN型ウェル、第2不純物拡散領域930はP型ウェルとなる。即ち、半導体基板910、第1不純物拡散領域920及び第2不純物拡散領域930が、トリプルウェルの構造を形成している。また、第1電源はGNDでよい。ここで、パッド909にサージ電圧がかかると、第2不純物拡散領域930と第4不純物拡散領域950との間に存在する寄生ダイオードがアバランシェブレークを起こし、その後に第2不純物拡散領域930、第3不純物拡散領域940及び第4不純物拡散領域950により構成されるバイポーラBP図7-aのBP及び図7-bがオンとなり、バイポーラBPを介して第1電源にサージ電流を流すことが可能である。しかしながら、バイポーラBPがオンになるまでには所定の時間が経過し、その間にコンタクト直下の第4不純物拡散領域950と第2不純物拡散領域930との境界付近図7の×で示した辺りが破壊されるおそれがある。尚、図示及び上記説明にないが、上記のバイポーラBPと同様な動作は、第3不純物拡散領域941側でも発生している。次に本発明の第1実施形態について説明する。第1実施形態図1に、本発明を適用した半導体装置100の所定部分における断面図を示す。半導体装置100は、第1導電型の半導体基板10に、第2導電型の第1不純物拡散領域20、第1導電型の第2不純物拡散領域30、第2導電型の第3不純物拡散領域40、第2導電型の第3不純物拡散領域41及び第2導電型の第4不純物拡散領域50が形成されたものである。また、第3不純物拡散領域40と第4不純物拡散領域50との間には第1ゲート60が設けられ、第3不純物拡散領域41と第4不純物拡散領域50との間には、第2ゲート61が設けられている。半導体基板10、第1不純物拡散領域20及び第2不純物拡散領域30による構造が、トリプルウェルの構造を構成している。尚、上述した従来例と同様に、ここで、第1導電型をP型、第2導電型をN型とする。第1不純物拡散領域20はN型ウェル、第2不純物拡散領域30はP型ウェルである。また、第4不純物拡散領域50の表面にはコンタクト53が形成されており、コンタクト53に第1配線101が接続されている。第1配線101は、外部端子に接続されるパッド109に繋がる配線である。また、コンタクト53が設けられている部分の第4不純物拡散領域50の直下の領域は、第1不純物拡散領域20が配置されている。また、第3不純物拡散領域40及び第3不純物拡散領域41の表面にはコンタクト48及びコンタクト49が形成されており、コンタクト48には第2配線102が接続され、コンタクト49には第3配線103が形成されている。第2配線102及び第3配線103は図示しない第1電源に接続されている。ここで、パッド109にサージ電圧がかかると、第2不純物拡散領域30と第4不純物拡散領域50との間に存在する寄生ダイオードがアバランシェブレークを起こし、その後に第2不純物拡散領域30、第3不純物拡散領域40及び第4不純物拡散領域50により構成されるバイポーラBPがオンとなり、バイポーラBPを介して第1電源にサージ電流を流すことが可能である。バイポーラBPがオンになるまでには所定の時間が経過するが、コンタクト53が設けられている部分の第4不純物拡散領域50の直下は、第4不純物拡散領域50と同じ導電型の第1不純物拡散領域20であることから、第4不純物拡散領域50と第1不純物拡散領域20との境界付近における破壊を防ぐことができる。また、第1電源はGNDでよい。本実施例は、第1導電型をP型、第2導電型をN型とする半導体装置200CMOSを構成する出力素子の一部に適用した例である。図2に、半導体装置200の一部における平面図と該平面図のA-Bにおける断面図とを示す。破線は平面図と断面図との対応を便宜的に示すものである。尚、本実施例の説明において、半導体装置100と同様の構成部分においては、同じ番号を付し、その説明を省略する場合がある。半導体装置200は、それぞれの領域において半導体基板の表面側に不純物の濃度がより高い領域以降、タップ領域と呼ぶが存在する。半導体基板10におけるタップ領域80、第1不純物拡散領域20におけるタップ領域21、第2不純物拡散領域30におけるタップ領域32、第3不純物拡散領域40におけるタップ領域42、第3不純物拡散領域41におけるタップ領域43及び第4不純物拡散領域50におけるタップ領域51がこれに当たる。尚、タップ領域21とタップ領域51は第1配線101を介して接続されている。また、それぞれのタップ領域を挟むようにして素子分離領域90が接続されている。第2不純物拡散領域30は第1不純物拡散領域20に浮かぶように形成されており、平面視した場合において、コンタクト53の直下の領域は、第1不純物拡散領域20の一部の領域であり、第4不純物拡散領域50が該一部の領域に蓋をするような構造となっている。第1配線101は、パッド109に接続されていると共に、対となるCMOSの一部に接続される。第1ゲート60及び第2ゲート61に繋がる第1信号配線104は、図示しない回路に接続されている。また、タップ領域32、タップ領域42及びタップ領域43は、GNDに接続されている。第1配線101がタップ領域21及びタップ領域51に接続されていることから、パッド109にサージ電圧がかかった場合でも第1不純物拡散領域20内は同電位に保たれる。この構造により、第4不純物拡散領域50と第1不純物拡散領域20との境界付近でサージ電流による破壊が起こるのを防ぐことができる。サージ電圧が正電圧の場合は、第4不純物拡散領域50と第2不純物拡散領域30の間の寄生ダイオードがアバランシェブレークとなった後、第2不純物拡散領域30、第3不純物拡散領域40及び第3不純物拡散領域41を介してGNDにサージ電流が流れることになる。また、サージ電圧が負電圧の場合には、第4不純物拡散領域50と第2不純物拡散領域30との間の寄生ダイオードにおいて順方向に電流が流れることになり、タップ領域32から第4不純物拡散領域50に対してサージ電流が流れることになる。尚、タップ領域21、タップ領域32、タップ領域42、タップ領域43及びタップ領域51、タップ領域80の表面にはシリサイド52が形成されている。シリサイド52が形成されていることにより電流路における抵抗値を低減することができる。本実施例は、第1導電型をP型、第2導電型をN型とする半導体装置300ESD素子に適用した例である。図3に、半導体装置300の一部における平面図と該平面図のA-Bにおける断面図とを示す。破線は平面図と断面図との対応を便宜的に示すものである。本実施例の説明においても、半導体装置100若しくは半導体装置200と同様の構成部分においては、同じ番号を付し、その説明を省略する場合がある。本実施例において、第1ゲート60は第2配線102に接続されている。また、第2ゲート61は第3配線103に接続されている。第1ゲート60及び第2ゲート61がGNDに接続されていることで第4不純物拡散領域50と第3不純物拡散領域40との間の障壁は適切に維持される。半導体装置300はESDのためだけの素子であり、第1配線101は、他の入出力素子に接続されることになる。他の構造は半導体装置200と同じである。この構造により、第4不純物拡散領域50と第1不純物拡散領域20との境界付近でサージ電流による破壊が起こるのを防ぐことができる。サージ電圧が正電圧の場合は、第4不純物拡散領域50と第2不純物拡散領域30の間の寄生ダイオードがアバランシェブレークとなった後、第2不純物拡散領域30、第3不純物拡散領域40及び第3不純物拡散領域41を介してGNDにサージ電流が流れることになる。また、サージ電圧が負電圧の場合には、第4不純物拡散領域50と第2不純物拡散領域30との間の寄生ダイオードにおいて順方向に電流が流れることになり、タップ領域32から第4不純物拡散領域50に対してサージ電流が流れることになる。第2実施形態本実施形態は、半導体装置200若しくは半導体装置300の製造方法について説明するものである。尚、本実施形態の説明において、第1実施形態で説明した半導体装置の構成要素と同じ若しくは同等の構成要素については同じ番号を付与し、その説明は省略する場合がある。はじめに、図4及び図5を用いて、従来及び本発明の半導体装置の製造方法について説明する。図4及び図5で示したのは、図2若しくは図3で示したのと同じ位置における断面図である。まず、第1導電型の半導体基板10の第1の面の表面に複数の素子分離領域90を形成する図4-a。ここで、複数の素子分離領域90は、第1素子分離領域91及び第2素子分離領域92を含む。次に、第1素子分離領域91に囲まれる領域にイオン注入などの処理を行い、第1不純物拡散領域20を形成する図4-b。次に、第2素子分離領域92に囲まれる領域を残してレジスト93を形成し、イオン注入を行うことで第2不純物拡散領域30を形成する図5-a。更に工程が繰り返され、第2不純物拡散領域30内に、第3不純物拡散領域40、第4不純物拡散領域50、第1ゲート60及び第2ゲート61などが形成される。また、素子分離領域90で覆われていない領域にはより濃度の高いタップ領域が形成される図5-b。続いて、本発明にかかる半導体装置の製造方法について説明する。まず、第1導電型の半導体基板10の第1の面の表面に複数の素子分離領域90を形成する図4-a。次に、第1素子分離領域91に囲まれる領域にイオン注入を行い、第1不純物拡散領域20を形成する図4-b。次に、第2素子分離領域92に囲まれる領域の中の、第1不純物拡散領域20の表面の一部の領域を残してレジスト94を形成し、イオン注入を行うことで第2不純物拡散領域30を形成する図4-c。ここで、第1不純物拡散領域20の表面の一部の領域以外の領域は、後の工程でコンタクト53が形成される領域である。更に工程が繰り返され、第2不純物拡散領域30内に、第3不純物拡散領域40、第4不純物拡散領域50、第1ゲート60及び第2ゲート61などが形成される。また、素子分離領域90で覆われていない領域にはより濃度の高いタップ領域が形成される図4-d。図6に半導体装置200若しくは半導体装置300の図4-dの工程後における平面図を示す。図6においては、半導体装置200若しくは半導体装置300の表面における第1不純物拡散領域20、第2不純物拡散領域30、第3不純物拡散領域40、第3不純物拡散領域41及び第4不純物拡散領域50の配置を破線で示している。第4不純物拡散領域50のコンタクト53が形成された部分の下は第2不純物拡散領域30が形成されておらず、第1不純物拡散領域20が形成されている。本実施形態で示すように、本発明にかかる半導体装置の製造方法と従来の半導体装置の製造方法の違いは、形成されるレジスト93とレジスト94の形の違いのみである。よって、製造設備などの大きな変更を行うことなく本発明にかかる半導体装置を製造することが可能である。以上、本発明の実施形態並びに適用例の説明を行ったが、本発明の適用は上述した記載内容に限られるものではない。本発明の趣旨を逸脱しない範囲において広く適用が可能である。たとえば、本実施形態においては第1導電型をP型、第2導電型をN型としたが、第1導電型をN型、第2導電型をP型として適用させることも可能である。