それぞれが完全ON出力モードと完全OFF出力モードとを有する複数の電力ゲートユニットと、前記複数の電力ゲートユニットに連結されて、前記複数の電力ゲートユニットに可変電圧出力モードを提供する電圧調節回路とを備える装置。前記電圧調節回路はさらに、参照電圧を受け取る第1の入力端子と、演算増幅器オペアンプの出力端子に連結されてフィードバックループを形成する第2の入力端子とを有する前記オペアンプと、前記オペアンプの前記出力端子にそれぞれ連結された複数のプレドライバユニットとを有し、前記複数のプレドライバユニットのそれぞれはさらに、複数のドライバユニットに連結されており、前記複数のドライバユニットのそれぞれはさらに、前記複数の電力ゲートユニットの1以上に連結されており、前記複数のドライバユニットおよび前記複数のプレドライバユニットは、協働して、前記複数の電力ゲートユニットの1以上に、制御信号に呼応して前記参照電圧に基づいて、出力電圧を生成させる請求項1に記載の装置。前記オペアンプは、演算相互コンダクタンス増幅器を含む請求項2に記載の装置。前記オペアンプは、電圧識別VID信号に基づいて前記参照電圧を生成するバンドギャップ参照電圧生成器から前記参照電圧を受け取る請求項2に記載の装置。前記複数のドライバユニットおよび前記複数のプレドライバユニットは、協働して、前記複数の電力ゲートユニットの1以上に、前記参照電圧に略等しい出力電圧を生成させる請求項2に記載の装置。前記フィードバックループはさらに、前記複数のプレドライバユニットおよび前記複数のドライバユニットのそれぞれレプリカである、別の複数のプレドライバユニットおよび別の複数のドライバユニットを含む請求項2に記載の装置。前記複数のプレドライバユニットのそれぞれは、N型トランジスタを含み、前記複数のドライバユニットのそれぞれは、P型トランジスタを含む請求項2に記載の装置。前記複数の電力ゲートユニットに連結されて、制御信号に基づいて前記電圧調節回路を選択的にイネーブルまたはディセーブルする選択ロジックをさらに備える請求項1に記載の装置。前記複数のプレドライバユニットのそれぞれは、少なくとも10個のドライバユニットに連結されており、前記複数のドライバユニットのそれぞれは、少なくとも10個の電力ゲートユニットに連結されている請求項2に記載の装置。前記複数のプレドライバユニットのそれぞれと、前記複数のドライバユニットのそれぞれとは、さらに、1以上のバイアス抵抗器を含む請求項2に記載の装置。前記複数のプレドライバユニットと前記複数のドライバユニットとの間に連結された1以上のフィルタをさらに備える請求項2に記載の装置。参照電圧を生成する参照電圧生成器と、それぞれが完全ON出力モードと完全OFF出力モードとを有する複数の電力ゲートユニットと、前記複数の電力ゲートユニットに連結されて、前記参照電圧に基づいて前記複数の電力ゲートユニットに可変出力モードを提供する電圧調節回路とを備えるシステム。前記電圧調節回路はさらに、前記参照電圧を受け取る第1の入力端子と、演算相互コンダクタンス増幅器OTAの出力端子に連結されてフィードバックループを形成する第2の入力端子とを有する前記OTAと、前記OTAの前記出力端子にそれぞれ連結された複数のプレドライバユニットとを有し、前記複数のプレドライバユニットのそれぞれは、さらに、複数のドライバユニットに連結されており、前記複数のドライバユニットのそれぞれは、さらに、前記複数の電力ゲートユニットの1以上に連結されている請求項12に記載のシステム。前記複数の電力ゲートユニットに連結されて、制御信号に基づいて前記複数の電力ゲートユニットを、前記完全ON出力モード、前記完全OFF出力モード、または可変電圧出力モードにおいて動作させるよう制御する選択ロジックをさらに備える請求項12に記載のシステム。前記参照電圧生成器は、バンドギャップ電圧参照生成器を有する請求項12に記載のシステム。前記複数のプレドライバユニットのそれぞれは、N型トランジスタを含み、前記複数のドライバユニットのそれぞれは、P型トランジスタを含む請求項13に記載のシステム。複数のクロック情報を生成する複数の位相ロックループPLL回路と、前記複数のPLL回路のそれぞれに連結された、それぞれが前記複数のクロック情報のそれぞれに基づいて動作する複数の電力ドメインユニットとを備え、前記複数の電力ドメインユニットのそれぞれは、さらに、前記複数の電力ドメインユニットのそれぞれへの電力を供給または停止する複数の電力ゲートユニットと、前記複数の電力ゲートユニットに連結されて、前記複数の電力ドメインユニットのそれぞれに可変電圧を供給して、前記複数の電力ドメインユニットをアクティブな動作状態に維持しつつ電力消費量を低減させる電圧調節回路とを有する、プロセッサ。前記複数の電力ドメインユニットのそれぞれの前記電圧調節回路はさらに、参照電圧を受け取る第1の入力端子、及び演算相互コンダクタンス増幅器の出力端子に連結されてフィードバックループを形成する第2の入力端子を有する前記演算相互コンダクタンス増幅器と、前記出力端子にそれぞれ連結された複数のプレドライバユニットとを有し、前記複数のプレドライバユニットのそれぞれは、さらに複数のドライバユニットに連結されており、前記複数のドライバユニットのそれぞれは、さらに、前記複数の電力ゲートユニットの1以上に連結されている請求項17に記載のプロセッサ。前記複数の電力ドメインユニットのそれぞれはさらに、前記複数の電力ゲートユニットに連結されて、制御信号に基づいて前記複数の電力ゲートユニットを、完全ON出力モード、完全OFF出力モード、または可変電圧出力モードにおいて動作させるよう制御する選択ロジックを有する請求項17に記載のプロセッサ。前記フィードバックループはさらに、前記複数のプレドライバユニットおよび前記複数のドライバユニットのそれぞれレプリカである、別の複数のプレドライバユニットおよび別の複数のドライバユニットを含む請求項18に記載のプロセッサ。以下の詳細な記載では、その一部を構成する添付図面を参照しており、本発明を実行可能な例示的な実施形態が示されている。他の実施形態も利用可能であり、構造上および論理上の変更も、本発明の範囲を逸脱せずに可能である点を理解されたい。従って以下の詳細な記載は限定的に捉えられるべきではなく、本発明の実施形態の範囲は、添付請求項およびその均等物により定義が行われる。本発明の実施形態を理解させ易くするために様々な処理が複数の離散的な処理として記載されている場合があるが、記載が一定の順序で記載されているからといって、これら処理がその順序で行われる必要がある、という意味ではない。接続連結という用語がその派生語とともに利用されている場合がある。これらの用語は互いに類似後を意図してはいないことを理解されたい。特定の実施形態では、接続は、2以上の部材が互いに直接物理的または電気的な接触状態にあることを示すのに利用されている。連結も、2以上の部材が物理的または電気的な接触状態にあることを意味してよい。しかし連結は、これに加えて、2以上の部材が互いに直接接触状態にはないが、互いと協働または相互作用する場合も含むことがある。記載においては、A/Bという言い回し、または、Aおよび/またはBという言い回しは、A、B、またはAおよびBを示す。記載においては、A、B、およびCのうち少なくとも1つは、A、B、C、AおよびB、AおよびC、BおよびC、またはA、B、およびCを示す。記載において、ABは、BまたはABを示し、つまりAがオプションの部材であることを示す。記載では、1つの実施形態ではまたは実施形態ではといった言い回しが利用されている場合があり、これらは互いに同じまたは異なる実施形態の1以上のことであってよい。さらに備える含む有する/持つといった、本発明の実施形態で利用されている用語は、互いに類似語として利用されている。記載においては、演算増幅器ゲートトランジスタ抵抗器PMOSおよびNMOS等の様々な用語が、様々な実施形態で利用される様々なコンポーネントを表すために利用されている場合がある。これらのコンポーネントは、様々な方法による実装が可能であり、および/また、同様の機能のコンポーネントで置き換えることもできる。例えば抵抗器または演算増幅器は、複数の抵抗器よび/またはトランジスタで実装することができる。従って本開示で利用されている用語は、あくまで例示を目的としており、限定は意図していない。コンピューティングデバイスのプロセッサは複数の電力ドメインを有してよい。各電力ドメインは、自身のクロック周波数を制御する固有の位相ロックループPLLを有してよく、自身の電力消費量を独立して管理することができる。電力ゲーティング、および、クロックゲーティング、クロックスケーリングにより、プロセッサの電力消費量を低減させることができる。通常、電力ゲートPGTユニットは、電力ドメインのロジックブロックと関連付けられており、1つの電力ドメインが複数のPGTユニットを含んでよい。電子設計自動化EDAツールのベンダによって、様々な標準電力ゲートPGTEDAツールのPGTセルとしても知られているの概略図が提供されている場合がある。PGTユニットは、自動化された配置およびルーティングAPR:automatedplacementandrouteと称されるプロセスによって自動的に銘々のロジックブロックにマッピングされてよい。通常のPGTユニットは、PGTユニットに関連付けられているロジックブロックが通常電圧下で動作することのできる完全ONモード、および、ロジックブロックが完全に電力停止状態であってよいつまり、PGTユニットから約0ボルトを受け取る完全OFFモードという2つの動作モードをサポートすることができる。様々な実施形態では、高速且つ中退率の低いHS-LDO電圧調節回路を、プロセッサ内の電力ドメインのPGTユニットに連結して、PGTユニットに第3の動作モードである可変電圧モードを提供することもできる。この可変電圧モードでは、PGTユニットの出力電圧が、プロセッサの実際のロードに従って変化しうる。例えばある電力ドメインが、時間的に差し迫ったデータ処理は行っていないが完全に電力停止することができない場合、プロセッサは、HS-LDO回路に対して、節電のために低電力が望ましいことを示すVID信号を出力してよい。同様に、プロセッサのロードが増加した場合には、HS-LDO回路は、該電力ドメイン内の全てのPGTユニットに、プロセッサの要求を満たすべくより高い電圧を提供させることができる。様々な実施形態では、HS-LDO回路がディセーブルされると、PGTユニットは、完全ONまたは完全OFFの動作モード下で動作して、PGTユニットに関連付けられているロジックブロックが、完全電圧の下で通常動作する、または電力停止されるPGTユニットから0ボルトを受信することができる。様々な実施形態では、HS-LDO回路がイネーブルされると、PGTユニットは、可変電圧モードで動作することができる。様々な可変電圧モードで、HS-LDO回路は、電力ドメインの全てのPGTユニットに、VID信号またはその他の電圧制御信号に基づいて出力を銘々のロジックブロックに提供させることができる。様々な実施形態では、HS-LDO回路がイネーブルされており、PGTユニットが可変電圧モードで動作している場合、このPGTユニットに関連付けられているロジックブロックは、通常の動作条件下の完全ON電圧よりも低い電圧信号を受信することができる。しかしロジックブロックは依然としてアクティブ動作状態にあり、この状態は、ロジックブロックが銘々の状態情報を単に維持してはいるものの、何の情報もアクティブに処理はしないスタンバイまたはスリープ状態とは異なる。従ってHS-LDO回路は、その他の節電方法で生じる入退出に伴う待ち時間を生じない。図1は、様々な実施形態における例示的なHS-LDO電圧調節回路のブロック図である。実施形態では、示されているように、HS-LDO回路100は、中央低速ループLSL110およびその他の様々なコンポーネントを含んでよい。様々な実施形態では、中央LSL110は演算増幅器オペアンプ105を含んでよい。オペアンプ105は、自身の入力端子のいずれかにおいて参照電圧Vref101を受信することができる。オペアンプ105は、セットポイント電圧信号Vset102をその出力端子に生成してよい。オペアンプ105の出力端子は、さらに、1以上のコンポーネントを介してオペアンプ105の第2の入力端子に連結されてよく、これにはN-ステージレプリカ103およびPステージレプリカ104を含んでよい。オペアンプ105の第2の入力端子および出力端子間の連結によってフィードバックループが形成されてよい。オペアンプ105は、単一の利得バッファ増幅器と同様に、入力Vref101に略等しい出力Vset102を生成することができる。N-ステージレプリカ103およびP-ステージレプリカ104の詳細は、本開示の後の部分で説明する。様々な実施形態では、Vref101は、外部参照電圧生成器によって、または、図1に示されていないHS-LDO回路100のコンポーネントによって、生成されてよい。参照電圧は、バンドギャップ参照生成器、抵抗ラダー、その他の公知のデバイスによって生成することができる。Vref101は、プロセッサのVID信号に基づいて、またはその他の電圧制御信号に基づいて、動的に生成することができる。様々な実施形態では、オペアンプ105は、演算相互コンダクタンス増幅器OTAを含んでよい。HS-LDO回路100のOTAを利用することにより、HS-LDO回路100ではより大きな空間が節約され、よりよい安定性が得られる。様々な実施形態では、オペアンプ105は、図1に示されていない入出力端子をさらに含んでよい。様々な実施形態では、HS-LDO回路100はさらに、Vset102を複数のPGTユニット150に供給するために、複数のN-ステージプレドライバユニット130および複数のP-ステージドライバユニット140を含んでよい。N-ステージプレドライバユニット130およびP-ステージドライバユニット140の詳細は、本開示の後の部分で説明する。図2は、様々な実施形態におけるHS-LDO回路100の様々な部材間の構造的関係を示すブロック図である。様々な実施形態では、示されているように、電圧参照生成器210がVref101を生成してよい。Vref101は、オペアンプ105に供給されてよい。オペアンプ105の出力端子は、複数のN-ステージプレドライバユニット130に連結されてよい。各N-ステージプレドライバユニット130は、複数のP-ステージドライバユニット140に連結されてよい。各P-ステージ増幅器140は、さらに複数のPGTユニット150に連結されてよい。HS-LDO回路100は、ツリー構造を有してよく、コンポーネントの各ステージがオペアンプ105から連続した扇状に広がっているようなものであってよい。この構造は、HS-LDO回路100の残りの部分からLSL110を分離および隔離させる手助けとなり、HS-LDO回路100の残りの部分の変化例えば、PGTユニット150のロード170への過渡的変更が、LSL110およびVset102を不安定にさせないようにすることができる。加えて、ツリー構造では、より多くのPGTユニット150をLSL110に連結することができるので、HS-LDO回路100のスケーラビリティが向上している。図1の参照に戻ると、様々な実施形態では、各PGTユニット150がVout160を、PGTユニットに関連付けられているロジックブロックに提供してよい。ロジックブロックは、図1ではロード170として描かれている。様々な実施形態では、各PGTユニット150およびそれに関連付けられたP-ステージドライバユニット140によって、高速ループHSL120が形成されてよい。HSL120の詳細は、本開示の後の部分で説明する。従来の中退率の低いLDO電圧調節回路も可変電圧をロード170に提供するが、LSL110からHSL120を切り離すことによって、HS-LDO回路100は、ロード170の高速な電流/電圧の過渡的ステップを所定の許容帯域内に維持することができるようになる。加えて、従来のLDO回路は、その補償要件によりオンダイキャパシタンスをより大量に必要とする場合がある。様々な実施形態では、HS-LDO回路100はさらに、N-ステージプレドライバユニット130とP-ステージドライバユニット140との間に、これらに連結された様々なフィルタ131を含んでよい。フィルタ131はさらに、LSL110を、HS-LDO回路100の残りの部分から隔離してよい。例えば様々な実施形態では、Vset102は、低周波数信号であってよい。従って、フィルタ131は、パッケージ共振周波数通常約300MHzを含む周波数のいずれかを切り捨ててパッケージ寄生ノイズを削除する際に利用されてよい。フィルタ131は、さらに、ロード170における予測不可能な変化によって出力ステージで生じうるノイズグリッチのフィードバックを回避させることができる。様々な実施形態では、フィルタ131はRCフィルタおよび/またはAC補償器を含んでよい。図3は、様々な実施形態における、PGTユニットに連結された例示的なN-ステージプレドライバユニットおよび例示的なP-ステージドライバユニットのブロック図である。示されているように、様々な実施形態では、N-ステージプレドライバユニット330は、電流源331、第1のバイアス抵抗器333、第2のバイアス抵抗器334、第1のN型トランジスタ335、および第2のN型トランジスタ336を含んでよい。N型トランジスタ335および336は、N型のMOSFETまたはNMOSであってよい。示されているように、信号Vset332は、図1のオペアンプ105により生成されるセットポイント電圧信号を表してよく、これは、Vref101に略等しくてよい。様々な実施形態では、Vset332は、N型トランジスタ335のゲート端子に連結されてよく、N-ステージプレドライバユニット330のDCバイアス設定ポイントとして機能することができる。様々な実施形態では、N型トランジスタ335は、Vset332信号がAC接地であってよいので、共通ゲート増幅器と同様に機能することができる。様々な実施形態では、安定状態で動作しているときは、N-ステージプレドライバユニット330は、Vset332からN型トランジスタ335の閾値電圧Vthを差し引いた値に略等しい出力337を生成することができる。様々な実施形態では、抵抗器333および334は、N-ステージプレドライバユニットの出力337を生成しうるようなバイアス電圧を設定することができるように選択されてよい。様々な実施形態では、PGTユニット340に連結されたP-ステージドライバユニットは、電流シンク341、第1のバイアス抵抗器343、第2のバイアス抵抗器344、第1のP型トランジスタ346、およびPGTユニット350を含んでよい。P型トランジスタ346は、P型MOSFETまたはPMOSであってよい。示されているように、対応するN-ステージプレドライバユニットの出力337は、P型トランジスタ346のゲート端子に連結されてよく、PGTユニット350のDCバイアス設定ポイントとして機能することができる。様々な実施形態では、P型トランジスタ346は、N-ステージプレドライバ330の出力337がAC接地であってよいので、共通ゲート増幅器と同様に機能することができる。PGTユニット350は、ロード370にVout360を供給することができる。様々な実施形態では、抵抗器343および344は、PGT350が動作可能でありDC電流をロード370に供給しうるようにバイアス電圧を設定することができるように選択されてよい。様々な実施形態では、安定状態で動作しているときは、PGTユニット350は、N-ステージプレドライバユニットの出力337にP型トランジスタ346の閾値電圧Vthを加えた値に略等しいVout360を生成してよい。前述したように、N-ステージプレドライバユニット330は、Vset332をN型トランジスタ335のVthだけ減少させることができ、PGTユニット340に連結されたP-ステージドライバユニットは、N-ステージプレドライバユニットの出力337をP型トランジスタ346のVthだけ増加させることができる。この結果、PGTユニット350は、N型トランジスタ335のVthがP型トランジスタ346のVthと略等しくなるように選択されている限り、Vset332に略等しく、次にVref101に略等しくなるようなVout360を生成することができる。様々な実施形態では、VthをN型トランジスタ335とP型トランジスタ346との間で整合させることにより、HS-LDO回路100の動作範囲全体を維持することができるようになる。様々な実施形態では、N型およびP型トランジスタの閾値電圧は、約350mVであってよい。様々な実施形態では、Vout360は、350mVから970mVの範囲で、または、電圧制御信号VID信号等が示す任意の電圧で動作することができる。様々な実施形態では、関連するP-ステージドライバユニットを有するPGTユニット350によりHSL120が形成されてよい。PGTユニット350のロード370が短時間フレームにおいて例えば1ns内でスパイク状に急激に変化する場合には、Vout360への急激な電圧降下を引き起こしうる。この急激な電圧変化は、AC電圧ドループと称される場合がある。P型トランジスタ346は、このドループを検知することができ、抵抗器343および344の電流を上昇させ、これによりPGTユニット350のゲートおよびソース端子の電圧を上昇させて、電圧ドループを補償するためにより高い電流を出力してよい。同様に、PGTユニット350のロード370が短時間フレームの間に急激に低下する場合には、Vout360にスパイクが生じうる。P型トランジスタ346は、このドループを検知することができ、抵抗器343および344の電流を低下させ、これによりPGTユニット350のゲートおよびソース端子の電圧を低下させて、電圧ドループを補償するために出力電流を低くしてよい。様々な実施形態では、LSL110からHSL120を切り離すことによって、HS-LDO回路100の安定性を高めることができる。図3は、PGTユニットに連結されるN-ステージプレドライバユニットおよびP-ステージドライバユニットをそれぞれ1つずつしか描いていないが、様々な実施形態では、単一のN-ステージプレドライバユニット330に数百のP-ステージドライバユニットが連結されていてもよい。同様に、単一のP-ステージプレドライバユニットに数百のPGTユニット350が連結されていてもよい。各PGTユニット350は、自身のP型トランジスタ346に連結されていてよい。しかし、同じP-ステージドライバユニットに連結されるPGTユニット350は、バイアス抵抗器343および344を共有することができる。これにより、各PGTユニット350に対して別個のバイアス回路を設ける必要がなくなるので、HS-LDO回路100の複雑性および空間要件を緩和させることができる。様々な実施形態では、電流源331および電流シンク341を、抵抗器333、334、343、および344およびHSL120の所望の帯域幅に基づいて選択することができる。抵抗器333、334、および抵抗器343、344は、同一であってもなくてもよい。様々な実施形態では、N型トランジスタ335および336は、互いに構造的に同一であってもなくてもよい。様々な実施形態では、N型トランジスタ335および336は、P型トランジスタ346と同じ物理的寸法を有しても有さなくてもよい。図1を参照すると、様々な実施形態では、PGTユニット350およびロード370を有さず、N-ステージレプリカ103が、全てのN-ステージプレドライバユニット330のレプリカであって、P-ステージレプリカ104が、全てのP-ステージドライバユニットのレプリカであってよい。LSL110のレプリカ103および104は、オペアンプ105へのフィードバックループの精度をさらに高めることができる。様々な実施形態では、ロード370が正確な電圧レベルの供給を必要としない場合には、LSL110は、さらに、N-ステージプレドライバユニットおよびP-ステージドライバユニットを介さずにロード370に連結されてもよい。図4は、様々な実施形態におけるHS-LDO回路の例示的な動作の一部を示すフロー図である。様々な実施形態では、示されているように、HS-LDO回路100は、ブロック410で制御信号を待ってよい。制御信号は、プロセッサからのVID信号であってもなくてもよい。HS-LDO回路100は、ブロック420で制御信号を受信してよい。制御信号は、HD-LDO回路100に、HS-LDO回路100に関連付けられたPGTユニット150が、ブロック430および440に示すように完全なONまたは完全なOFFモードで動作するべきであることを示してよい。これら2つの動作モードにおいて、さらなる選択ロジック不図示が、HS-LDO回路100をディセーブルして、PGTユニット150を切り替えられるモードで動作させ、PGTユニット150に関連付けられたロード170へのON/OFFスイッチとして機能してもよい。あるいは、制御信号が、HS-LDO回路100に対して、HS-LDO回路100と関連付けられたPGTユニット150を、ブロック450で示すような可変電圧モードで動作させるよう示してもよい。このモードでは、さらなる選択ロジックがHS-LDO回路100をイネーブルして、PGTユニット150に、制御信号が指定する電圧を出力させてよい。様々な実施形態では、ひとたび制御信号が処理されると、HS-LDO回路100は、ブロック410で次の制御信号を待ち続けてよい。様々な実施形態では、選択ロジックは、ブロック430、440、および450で、デイジーチェーン方式で電力ドメインの全てのPGTユニット150に対するON/OFFを順次切り替えることができる。これにより、ロード170がON/OFF切り替え中に必要とする電流の勾配を緩やかにすることができ、電力ドメインにおける数千のPGTユニット150が同時にON/OFFを切り替えられるときの供給電圧のグリッチを回避することができる。図5は、様々な実施形態における、プロセッサの電力ドメインにHS-LDO回路を統合する2つの方法を示すブロック図である。集中型電力ゲート法では、図5のaに示すように、PGTユニットが電力ドメイン510のPGT上部層511およびPGT底部層513に配置されたバンプピッチ内に配置されてよい。標準的な電力ゲートユニットは、通常、バンプピッチよりずっと小さい。従ってHS-LDO回路コンポーネントは、バンプピッチ内の占有されていない領域を利用してバンプピッチに追加することができる。図5のbに示す分配型電力ゲート法では、複数のPGTユニット521が、電力ドメイン520全体に分散されている。EDAベンダが提供するような標準的なPGTユニットは、曲線因子fillfactorが低い場合があるので、HS-LDO回路コンポーネントの様々なコンポーネント例えば、前述したPGTユニット521のイネーブル/ディセーブルに利用された選択ロジック等をPGTユニット521に挿入することができる。加えて、LSL110およびHS-LDO回路のその他のコンポーネントを含むフロントエンド522を電力ドメイン520に追加して、全てのPGTユニット521により共有させてもよい。様々な実施形態では、HS-LDO回路をPGTユニットに追加する処理は、APRプロセスによる補助を受けて行われてもよい。様々な実施形態では、集中型または分配型のいずれかでHS-LDO回路の実装に必要となるさらなる空間が極僅かである場合もある。様々な実施形態では、HS-LDO回路のチップ領域の増加率が3未満であることもある。図6は、本発明の様々な実施形態を実行する際の利用に適した例示的なコンピュータシステムを示すブロック図である。示されているように、コンピューティングシステム600は、複数のプロセッサまたはプロセッサコア602、および、システムメモリ604を含んでよい。本願では請求項を含み、プロセッサおよびプロセッサコアという用語は、文脈からそうではないことが明らかである場合を除いて、互いに同義語を意図している。プロセッサ602またはコンピューティングシステム600の他の部材は、前に示したような1以上の電力ドメイン、1以上のHS-LDO回路、および、1以上のPGTユニットを含んでもよい。加えて、コンピューティングシステム600は、大容量格納デバイス606例えばディスケット、ハードドライブ、コンパクトディスク読み取り専用メモリCDROM等、入出力デバイス608キーボード、カーソル制御等、および、通信インタフェース610ネットワークインタフェースカード、モデム等を含んでよい。これら部材は互いに、1以上のバスを表してよいシステムバス612を介して連結されていてよい。複数のバスの場合には、これらは1以上のバスブリッジ不図示によりブリッジされていてよい。これら部材の各々は、当技術分野で知られている従来の機能を行うことができる。特に、システムメモリ604および大容量格納デバイス606は、1以上のオペレーティングシステム、ドライバ、アプリケーション等ここでは622で総称するを実装するプログラミング命令のワーキングコピーおよびパーマネントコピー両方を格納するのに利用することができる。プログラミング命令のパーマネントコピーは、工場におけるパーマネントな格納デバイス606またはフィールドに、例えば、コンパクトディスクCD等の配信媒体不図示を介して、または、配信サーバ不図示等から通信インタフェース610を介して配置されてよい。つまり、エージェントプログラムの実装を有する1以上の配信媒体を利用して、エージェントを配信したり、様々なコンピューティングデバイスをプログラミングしたりすることができる。これら部材602から612の残りの構成については、公知であるので、さらなる説明は行わない。ここに特定の実施形態を例示および記載してきたが、当業者には、示し記載した特定の実施形態を、本発明の実施形態の範囲を逸脱せずに幅広い代替的および/または均等的な実装例で置き換えることができることが明白である。本願は、ここに記載する実施形態の全ての適合例または変形例をカバーすることを意図している。従って、本発明の実施形態は、請求項およびその均等物によってのみ制限されることが意図されている。