"基体の上に設けられたシリコン結晶層の上に、第1の厚さを有する窒化物半導体結晶層を形成する工程を備え、前記シリコン結晶層は、前記窒化物半導体結晶層の形成の前には、前記第1の厚さよりも薄い第2の厚さを有しており、前記窒化物半導体結晶層の形成は、前記シリコン結晶層の少なくとも一部を前記窒化物半導体結晶層に取り込ませ、前記シリコン結晶層の厚さを前記第2の厚さから減少せることを含むことを特徴とする窒化物半導体結晶層の製造方法。前記窒化物半導体結晶層の形成は、前記シリコン結晶層の全部を前記窒化物半導体結晶層に取り込ませることを特徴とする請求項1記載の窒化物半導体結晶層の製造方法。前記シリコン結晶層中に転位の導入による塑性変形を発生させることを特徴とする請求項1または2に記載の窒化物半導体結晶層の製造方法。前記シリコン結晶層中にIII族元素を拡散させることにより前記転位の導入を伴う前記塑性変形を促進させることを特徴とする請求項3記載の窒化物半導体結晶層の製造方法。前記第2の厚さは、50ナノメートル以下であることを特徴とする請求項1~4のいずれか1つに記載の窒化物半導体結晶層の製造方法。前記窒化物半導体結晶層の形成は、前記シリコン結晶層の上に、前記窒化物半導体結晶層のうちの第1の部分を第1の温度で形成し、前記第1の部分の上に、前記窒化物半導体結晶層のうちの第2の部分を前記第1の温度よりも高い第2の温度において形成することを含むことを特徴とする請求項1~5のいずれか1つに記載の窒化物半導体結晶層の製造方法。前記第1の部分の厚さは、前記第2の部分の厚さよりも薄いことを特徴とする請求項6記載の窒化物半導体結晶層の製造方法。前記第1の部分の形成の前に、前記シリコン結晶層の上に、III族元素を含む層をさらに積層することを特徴とする請求項6または7に記載の窒化物半導体結晶層の製造方法。前記基体は、シリコン酸化膜が表面に形成されたシリコン基板、または、石英ガラス基板であることを特徴とする請求項1~8のいずれか1つに記載の窒化物半導体結晶層の製造方法。前記シリコン結晶層は、シリコン結晶層の層面に対して平行な面内において、0.5ミリメートル以上、10ミリメートル以下の特性長さを持つ島状に区分され、前記窒化物半導体結晶層の前記形成は、前記区分された前記シリコン結晶層の上に前記窒化物半導体結晶層を形成することを含むことを特徴とする請求項1~9のいずれか1つに記載の窒化物半導体結晶層の製造方法。前記窒化物半導体結晶層のうちで前記基体の側の第1領域におけるシリコンの濃度は、前記窒化物半導体結晶層のうちで前記第1領域よりも前記基体から遠い第2領域におけるシリコンの濃度よりも高いことを特徴とする請求項1~10のいずれか1つに記載の窒化物半導体結晶層の製造方法。前記シリコン結晶層の結晶面方位は111面であることを特徴とする請求項1~11のいずれか1つに記載の窒化物半導体結晶層の製造方法。基体の上に設けられた結晶層の上に、第1の厚さを有する窒化物半導体結晶層を形成する工程を備え、前記結晶層は、前記窒化物半導体結晶層の形成の前には、前記第1の厚さよりも薄い第2の厚さを有しており、前記窒化物半導体結晶層の形成は、前記結晶層の少なくとも一部を前記窒化物半導体結晶層に取り込ませ、前記シリコン結晶層の厚さを前記第2の厚さから減少せることを含むことを特徴とする窒化物半導体結晶層の製造方法。前記結晶層中に転位の導入による塑性変形を発生させることを特徴とする請求項13記載の窒化物半導体結晶層の製造方法。前記結晶層中にIII族元素を拡散させることにより前記転位の導入を伴う前記塑性変形を促進させることを特徴とする請求項14記載の窒化物半導体結晶層の製造方法。前記結晶層は、前記結晶層の層面に対して平行な面内において、0.5ミリメートル以上、10ミリメートル以下の特性長さを持つ島状に区分され、前記窒化物半導体結晶層の前記形成は、前記区分された前記結晶層の上に前記窒化物半導体結晶成長を形成することを含むことを特徴とする請求項13~15のいずれか1つに記載の窒化物半導体結晶層の製造方法。前記基体は、シリコン基板であることを特徴とする請求項13~16のいずれか1つに記載の窒化物半導体結晶層の製造方法。本発明の実施形態は、より良質な窒化物半導体結晶層を製造する方法を提供する。実施形態によれば、窒化物半導体結晶層の製造方法は、基体の上に設けられたシリコン結晶層の上に、第1の厚さを有する窒化物半導体結晶層を形成する工程を備える。前記シリコン結晶層は、前記窒化物半導体結晶層の形成の前には、前記第1の厚さよりも薄い第2の厚さを有している。前記窒化物半導体結晶層の形成は、前記シリコン結晶層の少なくとも一部を前記窒化物半導体結晶層に取り込ませ、前記シリコン結晶層の厚さを前記第2の厚さから減少させることを含む。例えば、実施形態の窒化物半導体結晶層の製造方法は、基体の上にシリコン結晶層を積層した構造の上に前記シリコン結晶層の厚さより厚い窒化物半導体結晶層を積層する窒化物半導体結晶層の製造方法である。本製造方法は、前記シリコン結晶層の一部または全部が前記窒化物半導体結晶層に取り込まれることにより前記シリコン結晶層の厚さを薄くさせる。例えば、実施形態の窒化物半導体結晶層の製造方法は、基体の上に積層された中間層の上に形成された結晶層の上に、窒化物半導体結晶層を積層する窒化物半導体結晶層の製造方法である。本製造方法は、前記結晶層の一部または全部が前記窒化物半導体結晶層に取り込まれることにより前記結晶層の厚さを薄くさせる。以下、図面を参照しつつ、本実施の形態について説明する。第1の実施形態図1は、第1の実施形態に係る窒化物半導体結晶層の製造方法を例示する模式断面図である。図2は、第1の実施形態に係る窒化物半導体結晶層の製造方法を例示するフローチャート図である。本実施形態は、基体20の上に厚さ50nm以下のシリコン結晶層40を積層した構造を用意し、前記構造の上にシリコン結晶層40の厚さより厚い窒化物半導体結晶層50を積層する窒化物半導体結晶層の製造方法である。本実施形態では、窒化物半導体結晶層50を形成しステップS110、この窒化物半導体結晶層50の形成後に、シリコン結晶層40の一部または全部が窒化物半導体結晶層50と反応し、ガリウム原子とシリコン原子の相互拡散が起こり、シリコン原子が窒化物半導体結晶中に取り込まれることにより、シリコン結晶層40の厚さを薄くさせるステップS120。本実施形態では、極薄でかつその格子が面内方向に拡張されたシリコン結晶層40を挟み、基体20上に窒化物半導体結晶層50が積層された構造を提供する。基体20と、窒化物半導体結晶層50との間にIII族金属原子3族金属原子との反応性の低い中間層30が設けられていてもよい。また、本実施形態では、上記積層構造を実現するために、均質な厚さの極薄のシリコン結晶層40を基体20上に用意し、該極薄のシリコン結晶層40上に窒化物半導体結晶層50を該極薄のシリコン結晶層40より厚く積層する方法を提供する。具体的には、極薄のシリコン結晶層40の厚さを50nm以下、さらに望ましくは20nm以下とする。一方、厚さ500μm以上1000μm以下のシリコン結晶基板上に直接窒化物半導体結晶層をエピタキシャル成長する参考例の方法では、窒化物半導体結晶層の厚さが増すにつれ、該窒化物半導体結晶とシリコン結晶の間の格子不整合に起因した応力ひずみが増加し、やがてその応力を緩和するために窒化物半導体結晶側に転位を導入することにより塑性変形が起こり、蓄積された応力が緩和される。結果として、シリコン結晶基板上に形成した窒化物半導体結晶層には、1×108個cm-2程度の大量の転位が残存する。一方、本実施形態のように極薄のシリコン結晶層40を用意し、その上に極薄のシリコン結晶層40の膜厚より厚い窒化物半導体結晶層50を成長させた際には、窒化物半導体結晶層の成長厚さに伴う応力ひずみは、下地の極薄のシリコン結晶層40側に転位40tが導入されることにより緩和させることができる。すなわち、下地のシリコン結晶層40の厚さがエピタキシャル成長をする窒化物半導体結晶層50の厚さより十分厚い場合、下地側に転位導入を伴う塑性変形を発生させることは困難であるが、下地のシリコン結晶層40の膜厚が窒化物半導体結晶層50の厚さより十分薄い場合には、下地のシリコン結晶層40側に転位発生を伴う塑性変形を起こすことが容易となる。また、本実施形態においては、基体20の上に直接、あるいは基体20の結晶情報を引き継がない中間層30を挟んだ上に、膜厚が均一な極薄のシリコン結晶層40を積層した構造を用意する。該極薄のシリコン結晶層40上に窒化物半導体結晶層50をエピタキシャル成長するため、該極薄のシリコン結晶層40側に再現性よく転位40tの導入に伴う塑性変形をもたらすことが可能になる。一方、窒化物半導体結晶層50のエピタキシャル成長を行う下地のシリコン結晶層40が不均一で、部分的に厚い箇所があると、下地側に転位の発生を伴う塑性変形による応力緩和を引き起こすことができずに、上部に積層した窒化物半導体結晶層50側に転位発生を伴う塑性変形が発生してしまう。これにより、窒化物半導体結晶層50の転位密度低減の効果が十分に得られなくなる。また、本実施形態で示す極薄のシリコン結晶層40は、該極薄のシリコン結晶層40とは結晶情報が異なる基体20上に形成される。例えば、基体20としての石英ガラス基板上に極薄のシリコン結晶層40を積層した構造などが挙げられる。また、電子素子の構造形成プロセスにおいて広く使われている大面積のシリコン結晶基板シリコン基板を基体20として用いる場合は、シリコン結晶基板上に中間層30を挟み極薄のシリコン結晶層40を積層する。具体的には、中間層30として、シリコン酸化膜SiO2を用いることがひとつの例である。例えば、シリコン基板結晶上に、SiO2層を挟み、薄膜Si結晶層を積層した構造は、SOISilicononInsulator構造として知られており、工業的にも質の高いものが供給されている。また、一般に集積回路などの電子素子向けに供給されているSOI基板のSOI層の厚さは、100nm以上1μm以下程度であることが多い。ただし、その表面を熱酸化することによりSOI層の厚さを高い精度で薄膜化することは容易である。さらに、本実施形態において、極薄のシリコン結晶層40を直接支持する下地層は、必ずしも石英ガラスやSiO2層である必要はなく、また必ずしも非晶質層でなく、結晶層であってもよい。すなわち、シリコン結晶層40の下地層は、極薄のシリコン結晶層40に対して結晶情報を共有していない材料であればよい。ただし、下地層は、後述のようにガリウムGa、インジウムInなどのIII族元素に対して反応性が低いこと、また1000°C程度の熱プロセスに対して安定であることが要求される。また、本実施形態では、ガリウムGa、インジウムInなどのIII族元素に対して反応性が低い基体20、あるいは中間層30の上に極薄のシリコン結晶層40を積層して、窒化物半導体結晶層50のエピタキシャル成長を行う。このため、III族元素によるシリコン結晶層40の侵食meltbacketchingが限定的となる。すなわち、本実施形態によれば、極薄のシリコン結晶層40の厚さが50nm以下であるため、該極薄のシリコン結晶層40上に低温で窒化物半導体結晶層50を積層後、高温でのプロセスを行った場合でもIII族元素により侵食を受ける領域は最大でも極薄のシリコン結晶層40の厚さ50nm以下にとどまる。本実施形態では、基体20上に中間層30を挟み極薄のシリコン結晶層40を積層した上に窒化物半導体結晶層50をエピタキシャル成長した場合において、極薄のシリコン結晶層40を構成するシリコン原子の一部または全部が窒化物半導体結晶層50と反応し、ガリウム原子とシリコン原子の相互拡散が起こり、シリコン原子が窒化物半導体結晶中に取り込まれることにより、極薄のシリコン結晶層40の膜厚は窒化物半導体結晶層50の成長前と比べさらに薄くなるか、あるいは極薄のシリコン結晶層40は消失してしまう。しかし、窒化物半導体結晶層50に拡散するシリコン原子の総量は限定的であり、窒化物半導体結晶層50の伝導型制御に与える影響を低減することが可能になる。さらに、該窒化物半導体結晶層50の厚さが極薄のシリコン結晶層40の厚さより十分に厚い場合具体的には1μm以上の場合、実質的に出来上がった積層構造は基体20/中間層30/窒化物半導体結晶層50の3層構造とみなせる。ここで基体20をシリコン結晶基板、中間層30をSiO2層とした場合はシリコン結晶基板/SiO2層/窒化物半導体結晶層50の3層構造となり、参考例の方法でシリコン基板結晶上に窒化物半導体結晶層を積層した場合と比べて、両結晶層の間にSiO2層を挿入した構造になる。参考例においては、シリコン結晶基板上に窒化物半導体結晶層を積層した後に、両者の熱膨張係数の差に起因して、温度降下時にクラックが発生することが課題であったが、本実施形態によれば、熱膨張係数の小さいSiO2層を、比較的熱膨張係数の大きいシリコン基板層と、さらに熱膨張係数の大きい窒化物半導体窒化ガリウム層ではさむ構造となっている。また、積層構造の具体的な厚さとして本実施形態においては、シリコン結晶基板400μm以上1000μm以下、SiO2層100nm以上1000nm以下、窒化物半導体結晶層1μm以上10μm以下としている。これにより、窒化物半導体結晶層の形成後の降温過程における熱膨張係数の差に起因する収縮を、熱収縮量の小さいSiO2層を挟みバランスさせることにより、シリコン結晶基板/窒化物半導体結晶層の2層構造で生ずる反り、およびそれに伴うクラックの発生を回避することができる。次に、第1の実施形態をより具体的に説明する。図3a、図3b、図4a及び図4bは、第1の実施形態に係る窒化物半導体結晶層の製造方法を示す断面模式図である。図3aに示すように、基板としてSOISilicononInsulator構造の基板80を用意する。基体基板結晶である基体20の厚さは650μm、埋め込み酸化膜層である中間層30の厚さは200nm、上部極薄のシリコン結晶層SOI層40の厚さは10nmである。表面のSOI層の結晶面方位は111面である。基体20の結晶方位はいずれでも本質的には問題ない。本実施例では基体20の結晶方位を100面としている。基体20であるシリコン結晶は多結晶でも問題ない。さらには、基板80は石英基板に極薄のシリコン結晶層40を貼り付けた構造でもかまわない。ここで極薄のシリコン結晶層SOI層40の厚さが厚い場合には熱酸化により表面層を酸化し、シリコン結晶層SOI層40を薄層化することで10nmの厚さの極薄層を得ることができる。熱酸化後の表面酸化膜は弗酸処理により容易に除去することが可能である。また、表面に熱酸化膜がついていない場合でも、基板表面に水素終端処理を施すために、試料基板を濃度1程度の希弗酸溶液により約1分程度の処理を行う。この処理によりシリコン結晶層SOI層40は水素で終端された表面構造となり、はっ水性の表面となる。続いて、図3bに示すように、表面が水素終端処理された極薄SOI層基板上に窒化物半導体結晶層50a窒化ガリウム結晶層を薄膜結晶成長エピタキシャル成長する。試料基板である基板80をMOCVD有機金属を用いた気相成長法装置に導入し、基板温度を500°Cまで昇温し、TMGおよびNH3アンモニアを原料として20nmの窒化物半導体結晶層50aを形成する。次に、図4aに示すように、基板80の温度を1080°Cに昇温する。このとき窒化物半導体結晶層50aと極薄のシリコン結晶層40との間の格子不整合に起因する応力より極薄のシリコン結晶層40側に転位40tが導入され、塑性変形が生ずる。また、窒化物半導体結晶層50aに加えられていた応力ひずみは極薄のシリコン結晶層40の塑性変形により開放される。この段階の様子が図4aに模式的に示されている。図4bに示すように、さらに引き続き、1080°Cにおいて、TMGトリメチルガリウムおよびNH3アンモニアを原料として2μmの窒化物半導体結晶層50b窒化ガリウム結晶層を形成する。さらにこの段階で、極薄のシリコン結晶層40を構成するシリコン原子の一部または全部が窒化物半導体結晶層50と反応し、ガリウム原子とシリコン原子の相互拡散が起こり、シリコン原子が窒化物半導体結晶中に取り込まれることにより、極薄のシリコン結晶層40の膜厚は窒化物半導体結晶層50の成長前と比べさらに薄くなるか、あるいは極薄のシリコン結晶層40は消失してしまう。また先に、低温で形成した窒化物半導体結晶層50aが1080°Cへの昇温時に格子緩和することを示したが、この段階で窒化物半導体結晶層50aが完全に緩和しておらず、一部ひずみが残存していた場合でも、2μmの窒化物半導体結晶層50bを高温で成長する段階では完全に格子緩和した窒化物半導体結晶層50aが得られる。LED発光ダイオードに代表される光半導体素子を作成する場合には、該窒化物半導体結晶層50の上にInGaNなどの発光層を積層すればよい後述。また、発光層を光らせるための電流注入をするために、窒化物半導体結晶層50に、n形Siおよびp形Mgなどのドーピングをすることも可能である。通常、下地基板側にn形層を作成するために、前記の1080°Cにおける窒化ガリウム成長時にドーピングを行い、シリコン原子を1×1018atomscm-3程度添加することも可能である。ただし、本実施例のように極薄のシリコン結晶層40上に窒化物半導体結晶層50を形成した場合は窒化物半導体結晶層50中のガリウム原子とシリコン結晶が反応し、シリコン原子が窒化物半導体結晶層50中に拡散する。具体的には極薄のシリコン結晶層40に接した窒化ガリウム結晶層成長層の下部の500nmでは、1×1019atomscm-3以上、1×1020atomscm-3以下の濃度のシリコン原子が、成長中にモノシランガスを導入するドーピングをしなくとも含まれる。したがって、極薄のシリコン結晶層40の厚さは窒化物半導体結晶層50の形成後に薄くなるか、そのすべてが消失している。なお基板として極薄SOI層ではなく、通常のシリコン結晶基板を用いた場合はさらに大量のシリコン原子が窒化物半導体結晶層50中全域にまでに拡散し、成長層下部ではシリコンと窒化ガリウムの混晶近い形態となってしまう。本実施例では窒化物半導体結晶層50の薄膜結晶成長の手法として有機金属を用いた気相成長法MOCVD法をあげているが、一般に窒化物半導体結晶成長に用いられている薄膜結晶成長法である分子線エピタキシー法MBE:MolecularBeamEpitaxyやHVPE法HydrideVaporPhaseEpitaxyなどいずれの方法を用いてもかまわない。ところで、一般に化合物半導体結晶はその格子定数がシリコン結晶とは異なるため、シリコン基板結晶上に化合物半導体結晶を形成することには困難を伴う。たとえばシリコン結晶とGaAs結晶では格子定数が約4異なるため、シリコン基板上にGaAs結晶をエピタキシャル成長した場合、GaAs結晶内部で転位の発生を伴い格子緩和をするため高い品質のGaAs結晶を得ることはできない。また近年、発光素子材料として注目を浴びている窒化物半導体結晶ではシリコン結晶で通常とりうる立方晶の結晶形態とは異なる六方晶の結晶を用いることが多く、その格子定数の差はさらに大きくなる。また、窒化物半導体結晶とシリコン結晶との熱膨張率の差も大きいため、昇温/降温などの熱プロセスを経るたびにクラックが発生することが課題とされている。これらの問題を解決するために、シリコン基板上に脆弱なシリコン結晶層を挟み薄膜シリコン層を用意した上で、格子不整合のある化合物半導体結晶層を形成する手法などが提案されている。具体的には、参考例において、シリコン基板上部に多孔質シリコン層を形成した後、表面に平坦で連続な極薄層を形成した後に化合物半導体層をエピタキシャル成長する手法が開示されている。ここでは、シリコンとの格子不整合等や熱膨張係数の差異等により導入される結晶欠陥は極薄シリコン層にのみ導入されるとしている。ただしこの方法では多孔質層の多孔度が高い条件下多孔質層の中で空孔部分の占める割合が高い場合では表面に平坦な極薄層を形成することは困難であり、一方、参考例で開示されているように、多孔度が20と低い条件では、表面に平坦な極薄層を作成したとしても、その面積の80は下地にシリコン結晶部がつながっており、真の極薄部分は20にとどまる。そのため積層する化合物半導体結晶層との格子不整合に起因するひずみを吸収するための欠陥を導入するという目的に対しては再現性の点で課題が残る。また、別の参考例ではシリコン基板上部に形成した多孔質層に直接窒化物半導体結晶層をエピタキシャル成長する方法を提案しており、基板と窒化物系半導体との間の格子不整合によるひずみや熱膨張係数の差によるひずみを多孔質層に吸収させることができるとしている。しかしながらこの方法では化合物半導体結晶層を成長する下地は平坦ではなく、結晶成長は多孔質層表面に不連続に露出している各突起部より始まるため、成長開始直後は独立した結晶が形成されやがて横方向で結合される。この際、下地であるシリコン結晶と薄膜成長を行った化合物半導体結晶は格子定数だけでなく結晶形態も異なり、独立に成長を開始した各結晶の結合では不連続が生じ欠陥が発生することが問題となる。このほかに窒化物半導体結晶をシリコン結晶上に形成する際の課題として、さらに別の参考例においてはGaN結晶によるシリコン結晶部の侵食があげられる。すなわちシリコン結晶上に堆積したGaN結晶より、高温時に窒素が昇華しGa原子が析出した後シリコン結晶部を侵食してしまい、界面部分に空洞を発生させてしまうことが問題となっている。さらには侵食されたシリコン結晶部から析出したシリコン原子は上部のGaN結晶へ拡散し、高濃度のn形不純物となってしまい、伝導タイプの制御性が劣化することも問題となっている。このように、参考例においてシリコン基板上に化合物半導体結晶、とりわけ窒化物半導体結晶を積層する際にはさまざまな課題が挙げられている。これに対し、本実施形態では、下地シリコン基板結晶と格子定数の大きく異なる化合物半導体結晶層、特に窒化物半導体結晶層を形成するに当たり、格子不整合に起因する転位が該窒化物半導体結晶側に導入されることを抑制し、良質な結晶層を得るための構造を提供し、またその手法を提供している。また、本実施形態では、シリコン基板上に窒化物半導体結晶層を積層する際に、III族原子によりシリコン結晶が侵食され、また浸食を受けた部分のシリコン原子が大量に窒化物半導体層へ拡散し伝導タイプの制御が困難になる問題を抑制するための構造を提供し、さらにはその手法を提供している。さらに本実施形態では、シリコン基板上に窒化物半導体結晶層を積層する際に、両者の熱膨張係数の差に起因して、高温における薄膜成長終了後の温度降下時に発生するクラックの密度を低減するための構造を提供し、さらにはその手法を提供している。本実施形態によれば、下地の結晶情報を引き継がない均質な厚さの極薄のシリコン結晶層40上に窒化物半導体結晶層50を該極薄のシリコン結晶層40より厚く積層することにより、格子不整合に起因する転位40tを該極薄のシリコン結晶層40側に発生させ、窒化物半導体結晶層50に導入される転位40tを低減することが可能となる。また、本実施形態においては、III族元素との反応性の低い下地基体あるいは、下地基体上に挿入されたIII族元素との反応性の低い中間層30を挟み積層された極薄のシリコン結晶層40上に窒化物半導体結晶層50を該極薄のシリコン結晶層40より厚く積層する。これにより、窒化物半導体結晶層50によりシリコン結晶部が侵食を受けた場合でも、その侵食量を限定的にし、窒化物半導体結晶層50側に拡散するシリコン原子の量を抑制し、窒化物半導体結晶層50の伝導タイプ制御の問題を回避することが可能となる。本実施形態においては、シリコン結晶からなる基体20上にSiO2層からなる中間層30を挟み極薄のシリコン結晶層40を積層した上に窒化物半導体結晶層50をエピタキシャル成長した場合において、熱膨張係数の小さいSiO2層を、比較的熱膨張係数の大きいシリコン基板層と、さらに熱膨張係数の大きい窒化物半導体窒化ガリウム層で挟む3層構造を形成している。これにより、窒化物半導体結晶層50の形成後の降温過程における熱膨張係数の差に起因する収縮を、熱収縮量の小さいSiO2層を挟みバランスさせることにより、シリコン基板/窒化物半導体結晶層の2層構造で生ずる反り、およびそれに伴うクラックの発生を回避することができる。次に、第1の実施形態に係る窒化物半導体結晶層50を用いて製造される半導体装置の構成を説明する。図5a及び図5bは、第1の実施形態に係る窒化物半導体結晶層の製造方法で製造される半導体装置の構成を例示する断面模式図である。先ず、図5a及び図5bにより、本実施形態に係る窒化物半導体結晶層の製造方法で製造される半導体装置の例について説明する。ここでは、半導体装置として、窒化ガリウムGaN系HEMTHighElectronMobilityTransistorと、窒化ガリウム系LEDLightEmittingDiodeと、を例示する。図5aに表したように、半導体装置100はGaN系HEMTである。半導体装置100おいては、窒化物半導体結晶層50の上に、半導体積層体150が設けられている。すなわち、例えば、半導体装置100は、窒化物半導体結晶層50の上にバッファ層102を介して設けられた第1半導体層103と、第1半導体層103よりもバンドギャップが大きい第2半導体層104と、を備える。第1半導体層103は、チャネル層であり、第2半導体層104は、バリア層である。第1半導体層103と第2半導体層104とは、ヘテロ接合をしている。バッファ層102、第1半導体層103及び第2半導体層104は、この順で窒化物半導体結晶層50の上にエピタキシャル成長されている。第1半導体層103は、例えば不純物を含まないアンドープのAlαGa1-αN0≦α≦1を含む。第2半導体層104は、例えばアンドープまたはn形のAlβGa1-βN0≦β≦1、α<βを含む。例えば、第1半導体層103にはアンドープのGaN層が用いられ、第2半導体層104にはアンドープまたはn形のAlGaN層が用いられる。バッファ層102には、例えば、AlN層またはAlGaN層が用いられる。なお、バッファ層102については、必ずしも必要ではなく、削除することができる。第2半導体層104の上には、ソース電極105とドレイン電極106とが互いに離間して設けられている。ソース電極105及びドレイン電極106は、それぞれ第2半導体層104の表面にオーミック接触をしている。ソース電極105とドレイン電極106との間における第2半導体層104の上には、ゲート電極107が設けられている。ゲート電極107は、第2半導体層104の表面にショットキー接触をしている。第2半導体層104の格子定数は第1半導体層103の格子定数よりも小さい。これにより、第2半導体層104に歪みが生じて、ピエゾ効果により第2半導体層104内にピエゾ分極が生じる。これにより、第1半導体層103における第2半導体層104との界面付近に2次元電子ガス109が形成される。半導体装置100においては、ゲート電極107に印加するゲート電圧を制御することで、ゲート電極107下の2次元電子ガス濃度が増減し、ソース電極105とドレイン電極106との間に流れる電流が制御される。図5bに表したように、半導体装置200はGaN系LEDである。半導体装置200においては、窒化物半導体結晶層50の上に、半導体積層体250が設けられている。例えば、半導体装置200は、窒化物半導体結晶層50の上に設けられたn形GaN層210と、n形GaN層210の上に設けられたn形GaNガイド層212と、n形GaNガイド層212の上に設けられた活性層214と、活性層214の上に設けられたp形GaNガイド層216と、p形GaNガイド層216の上に設けられたp形GaN層220と、を備える。活性層214はInGaNを含み、例えば、In0.15Ga0.85N層とIn0.02Ga0.98N層とが積層されたMQWMultiQuantumWell構造を有する。半導体装置200においては、n形GaN層210の表面の一部が露出し、この露出した部分のn形GaN層210の上にn側電極230が設けられている。p形GaN層220の上には、p側電極240が設けられている。n側電極230とp側電極240との間に所定の電圧を印加すると、活性層214内において正孔と電子が再結合して、活性層214から、例えば青色光が放出される。活性層214から放出される光は、窒化物半導体結晶層50側またはp側電極240側から取り出される。このような半導体装置例えば半導体装置100及び200は、窒化物半導体結晶層を用いて製造される。以下、本実施形態に係る窒化物半導体結晶層の製造方法について説明する。第2の実施形態図6a、図6b、図7a、図7b及び図7cは、第2の実施形態に係る窒化物半導体結晶層の製造方法を示す断面模式図である。図6aに示すように、基板としてSOISilicononInsulator構造の基板80を用意する。基体基板結晶である基体20の厚さは650μm、埋め込み酸化膜層である中間層30の厚さは200nm、上部の極薄のシリコン結晶層SOI層40の厚さは10nmである。表面のSOI層の結晶面方位は111面である。基体結晶の方位はいずれでも本質的には問題ない。本実施例では100面としている。基板表面の極薄SOI層表面に水素終端処理を施すために、試料基板を濃度1程度の希弗酸溶液により約1分程度の処理を行う。この処理によりSOI層表面は水素で終端された表面構造となり、はっ水性の表面となる。続いて、表面が水素終端処理された極薄SOI層基板上に窒化物半導体結晶層50a窒化ガリウム結晶層を薄膜結晶成長エピタキシャル成長する。例えば、図6bに示すように、試料基板をMOCVD有機金属を用いた気相成長法装置に導入し、基板温度を500°Cまで昇温したのち、窒化物半導体結晶層の低温成長に先立ち、TMGのみを供給し、極薄のシリコン結晶層40の表面に3原子層相当のガリウム原子を堆積される。これにより、ガリウム原子層11が形成する。この段階で、ガリウム原子は一部が極薄のシリコン結晶層40中に拡散している。続いて、図7aに示すように、TMGおよびNH3アンモニアを原料として20nmの窒化物半導体結晶層50a窒化ガリウム結晶層を形成する。その後、図7bに示すように、基板80の温度を1080°Cに昇温する。このとき窒化物半導体結晶層50aと、極薄のシリコン結晶層40との間の格子不整合に起因する応力より極薄のシリコン結晶層40側に転位40tが導入され、塑性変形が生ずる。また、窒化物半導体結晶層50aに加えられていた応力ひずみは極薄のシリコン結晶層40の塑性変形により開放される。本実施例では先行してガリウム原子を極薄のシリコン結晶層40中に拡散せしめているため、極薄のシリコン結晶層40での転位40tの導入による塑性変形が容易に起こる。シリコン結晶中においてガリウム原子は格子位置を置換しながら拡散することがよく知られており、本実施例の条件では厚さ10nmのシリコン結晶層40の最下部シリコン結晶層40と中間層30の界面までGa原子は拡散する。そのためシリコン結晶中への転位の導入を容易にする。すなわちシリコン結晶層表面窒化物半導体結晶層の成長界面から導入される転位が、シリコン結晶層を中間層界面まで突き抜けるほうがより発生確率および塑性変形の効果が高く、したがってシリコン結晶層40の厚さはガリウム原子が容易に拡散できる厚さとすることが重要である。また、第1の実施形態においては窒化物半導体結晶の成長に先立つIII族元素の導入は行われていないが、シリコン結晶層上に窒化ガリウム結晶層を成長した場合に界面で生ずる反応により、シリコン原子とガリウム原子はそれぞれの層中を相互に拡散するために、同様にシリコン結晶層中にガリウム原子が拡散していると考えられる。次に、図7cに示すように、引き続き、1080°Cにおいて、TMGトリメチルガリウムおよびNH3アンモニアを原料として、2μmの窒化物半導体結晶層50b窒化ガリウム結晶層を形成する。さらにこの段階で、極薄のシリコン結晶層40を構成するシリコン原子の一部または全部が窒化物半導体結晶層50と反応し、ガリウム原子とシリコン原子の相互拡散が起こり、シリコン原子が窒化物半導体結晶中に取り込まれることにより、極薄のシリコン結晶層40の膜厚は窒化物半導体結晶層50の成長前と比べさらに薄くなるか、あるいは極薄のシリコン結晶層40は消失してしまう。先に、低温で形成した窒化物半導体結晶層50aが1080°Cへの昇温時に格子緩和することを示したが、この段階で窒化物半導体結晶層50aが完全に緩和しておらず、一部ひずみが残存していた場合でも、2μmの窒化物半導体結晶層50bを高温で成長する段階では完全に格子緩和した窒化物半導体結晶層50が得られる。実施例1と同様にLED発光ダイオード等に代表される光半導体素子を作成する場合には、該窒化物半導体結晶層50の上にInGaNなどの発光層の積層およびp形層の形成などをすればよい。第3の実施形態図8a~図8d、図10a~図10cは、第3の実施形態に係る窒化物半導体結晶層の製造方法を示す断面模式図である。図9a及び図9bは第3の実施形態に係る窒化物半導体結晶層の製造方法を示す模式図である。すなわち、図9aは平面模式図であり、図9bは、図9aのX-Y線断面図である。図9aに示すように、基板80としてSOISilicononInsulator構造の基板80を用意する。基体基板結晶である基体20の厚さは650μm、埋め込み酸化膜層である中間層30の厚さは1μm、上部の極薄のシリコン結晶層SOI層40の厚さは20nmである。表面のSOI層の結晶面方位は111面である。基体結晶の方位はいずれでも本質的には問題ない。本実施例では100面としている。そして、極薄のシリコン結晶層40を1辺が1mmの四角形の島状に区分する。このように、シリコン結晶層40はシリコン結晶層40の層面に対して平行な面内で区分されることができる。具体的な手順として、図8bに示すように、極薄のシリコン結晶層40上にCVD法によって酸化膜45を堆積し、その上にフォトレジストを塗布しマスクパターン46を形成する。次に、図8cに示すように、ドライエッチングにより堆積した酸化膜45をエッチングする。続いて、図8dに示すように、エッチングによってパターニングされた酸化膜45aをマスクとして、極薄のシリコン結晶層40をエッチングする。これにより、埋め込み酸化膜である中間層30上に1辺が1mmの四角形の極薄シリコン部40pが、1mmの間隔で形成された構造が作成される。図9に酸化膜45aを除去した後の基板80平面と断面を示す。図9に示すように、極薄シリコン部40pが、例えば、1mmの間隔で形成された構造が作成される。四角形の島状の極薄シリコン部40pの表面に水素終端処理を施すために、試料基板を濃度1程度の希弗酸溶液により約1分程度の処理を行う。この処理により極薄シリコン部40pの表面は水素で終端された表面構造となり、はっ水性の表面となる。続いてこのように表面が水素終端処理された極薄SOI層基板上に窒化物半導体結晶層50を薄膜結晶成長エピタキシャル成長する。例えば、図10aに示すように、試料基板をMOCVD有機金属を用いた気相成長法装置に導入し、基板温度を500°Cまで昇温し、TMGトリメチルガリウムおよびNH3アンモニアを原料として、極薄シリコン部40pの上に、30nmの窒化物半導体結晶層50a窒化ガリウム結晶層を形成する。次に、図10bに示すように、基板80の温度を1080°Cに昇温する。このとき窒化物半導体結晶層50aと極薄シリコン部40pとの間の格子不整合に起因する応力より極薄シリコン部40p側に転位40tが導入され、塑性変形が生ずる。また、窒化物半導体結晶層50aに加えられていた応力ひずみは極薄シリコン部40pの塑性変形により開放される。次に、図10cに示すように、引き続き、1080°Cにおいて、TMGトリメチルガリウムおよびNH3アンモニアを原料として2μmの窒化物半導体結晶層50b窒化ガリウム結晶層を形成する。本実施例のように埋め込み酸化膜である中間層30の上に島状の極薄シリコン部40pが配置された基板80では、窒化物半導体結晶層50の成長はシリコン層が存在する部分でのみ選択的に起こり、埋め込み酸化膜である中間層30が露出した部分では成長が起こらない。さらにこの段階で、極薄のシリコン結晶層40を構成するシリコン原子の一部または全部が窒化物半導体結晶層50と反応し、ガリウム原子とシリコン原子の相互拡散が起こり、シリコン原子が窒化物半導体結晶中に取り込まれることにより、極薄のシリコン結晶層40の膜厚は窒化物半導体結晶層50の成長前と比べさらに薄くなるか、あるいは極薄のシリコン結晶層40は消失してしまう。また、低温成長を行い昇温後に窒化物半導体結晶層50aに一部ひずみが残存していた場合でも、2μmの窒化物半導体結晶層50bを高温で成長する段階では完全に格子緩和した窒化物半導体結晶層50が得られることは、島状加工していない場合と同様である。このように、本実施形態では、SiO2層上に形成されている極薄のシリコン結晶層40を500μm以上1000μm以下程度の区画に島上に加工し、各島を0.1μm以上100μmの間隔をあけて配置することにより、その上にエピタキシャル成長する窒化物半導体結晶層50を極薄シリコン部40pの部分の上部のみに選択的に、互いに間隔をあけて島状に形成する。したがって、大きな熱膨張係数に起因して収縮する窒化物半導体結晶層により発生する応力を逃がし、クラックの発生を抑制することが可能になる。特に、本実施例のように島状に加工した極薄シリコン層上に窒化物半導体結晶層を選択成長した場合は、高温での窒化物半導体結晶層の成長後、降温時に熱膨張係数の違いに起因して発生する応力の影響を抑制することができる。すなわち、窒化ガリウム、SiO2、シリコンの三物質において熱膨張係数が異なるため、降温時に収縮量に差があるが、熱膨張係数が小さく収縮量が小さいSiO2層を、熱膨張係数が大きく比較的収縮量の大きなシリコンと、熱膨張係数がさらに大きく収縮量がもっとも大きな窒化ガリウムではさむ形になり、さらに窒化ガリウム層を島状に選択的に形成していることから、発生する応力をバランスさせることが可能になる。これにより、反りやクラックの発生を抑制することができる。一方、シリコン基板上に窒化ガリウムを直接積層した場合は、窒化ガリウムとシリコンとの熱膨張係数の違いにより収縮量が異なるため、両者間に応力が加わりクラックが発生することが知られている。このような2層構造ではシリコン表面にパターニングした酸化膜を形成し、窒化ガリウム層を選択的に形成した場合でも該窒化ガリウム層とシリコン基板層が直接接合されており、島状加工による応力の分散の効果は限定的になる。このように、本実施形態では、SiO2層上に形成されている極薄のシリコン結晶層40を500μm以上0.5mm以上10mm以下程度の特性長さをもつ区画に島状に加工する。なお、極薄シリコン部40pとして、平面が四角形の島状の形状を例示したが、極薄シリコン部40pの平面形状は、四角形に限らない。極薄シリコン部40pの平面形状には、正方形以外の多角形例えば、三角形、四角形以外の矩形や円形などが含まれる。従って、本実施形態の特性長さとは、不特定の形状の大きさを指定する指標であり、特性長さとは、平面形状が円形および円形に近い形状の場合は、それらの径であり、多角形の場合は、多角形の一辺の長さを意味する。各島を0.1μm以上100μm以下の間隔をあけて配置することにより、その上にエピタキシャル成長する窒化物半導体結晶層50を極薄のシリコン結晶部分の上部のみに選択的に、互いに間隔をあけた島状に形成する。すなわち、島状に区分されたシリコン結晶層40を窒化物半導体結晶成長の下地とする。したがって大きな熱膨張係数に起因して収縮する窒化物半導体結晶層により発生する応力を逃がし、クラックの発生を抑制することが可能になる。なお、窒化物半導体結晶層50aは、窒化物半導体結晶層50のうちの第1の部分である。窒化物半導体結晶層50bは、窒化物半導体結晶層50のうちの第2の部分である。第2の部分は、第1の部分の上に形成される部分である。既に説明したように、実施形態において、シリコン結晶層40の面方位は111面であることが望ましい。これにより、良好な結晶性を有する窒化物半導体結晶層50例えばGaN層が形成し易くなる。なお、実施形態は、シリコン結晶層40が、完全な結晶性を有する場合の他に、高い配向性で方位が111方向に揃った多結晶状態を含む場合も含む。既に説明したステップS120シリコン結晶層40の厚さを最初の厚さである第2の厚さから薄くさせるの後は、窒化物半導体結晶層50の厚さ第1の厚さは、シリコン結晶層40の厚さ第2の厚さよりも厚くなる。つまり、第2の厚さからシリコン結晶層40の厚さが薄くなるように、シリコン結晶層40の一部が窒化物半導体結晶層50に取り込まれることによりシリコン結晶層40上に、窒化物半導体結晶層50が形成される。シリコン結晶層40の全部が窒化物半導体結晶層50に取り込まれることにより、シリコン結晶層40の厚さが第2の厚さから薄くなってもよい。すなわち、第2の厚さからシリコン結晶層40の厚さが薄くなるように、シリコン結晶層40の少なくとも一部が窒化物半導体結晶層50に取り込まれることにより窒化物半導体結晶層50が形成される。以下、実施形態に係る窒化物半導体結晶層の製造方法の別の具体例を説明する。この製造方法は、図3a、図3b、図4a及び図4bに関して説明した方法の具体例の1つである。従って、以下の説明においてもこれらの図を参照する。図3aに示すように、この方法においても、基板としてSOISilicononInsulator構造の基板80が用いられる。この場合も、基体20の厚さは650μmである。一方、この例では、埋め込み酸化膜層である中間層30の厚さは460nmである。上部極薄のシリコン結晶層SOI層40の厚さは、8nmである。このように、各種の層の厚さは、適宜変更可能である。表面のSOI層の結晶面方位は111面である。この例で用いたSOI基板は、SIMOXSeparationbyImplantedOxygen法を用いて作製されている。より具体的には、111を表面結晶方位とするSi基板に、High-Doseと呼ばれる条件で酸素イオン注入を施し、さらに酸素を0.5程度含む不活性ガス雰囲気下で、1350°Cの高温でアニールする。これにより、イオン注入された酸素がSi原子と結合し、内部に酸化膜埋め込み酸化膜が形成される。その結果、Si基板内に厚さ450nm程度の酸化膜が形成された構造が完成する。この時点で、表面側のSi層SOI層の厚さは、150nm程度である。酸素イオン注入後の高温アニールに続いて、酸素濃度を20~100に増加した酸化性雰囲気下で高温アニール熱酸化を継続する。この工程により、表面に、約200nmの酸化膜が形成される。これにより、SOI層の厚さは、50nmまで薄層化される。このとき、ITOXInternalOxidation効果により、埋め込み酸化膜の厚さが若干厚くなる。この後、表面の酸化膜を弗酸溶液により除去する。ここで、極薄のシリコン結晶層SOI層の厚さは、所望のSOI層の厚さよりも厚い。このため、更なる熱酸化により表面層を93nm程度酸化し、シリコン結晶層SOI層を薄層化することで、8nmの厚さまで極薄化する。これにより、所望の厚さのシリコン結晶層SOI層40が得られる。その後、再び弗酸溶液により表面の酸化膜層をエッチングする。この処理によりシリコン結晶層SOI層40は、水素で終端された表面構造となり、はっ水性の表面となる。続いて、図3bに示すように、表面が水素終端処理された極薄SOI層基板上に窒化物半導体結晶層50a窒化ガリウム結晶層を薄膜結晶成長エピタキシャル成長する。試料基板である基板80をMOCVD有機金属を用いた気相成長法装置に導入し、基板温度を520°Cまで昇温し、TMGおよびNH3アンモニアを原料として70nmの窒化物半導体結晶層50aを形成する。図11は、第1の実施形態に係る窒化物半導体結晶層の製造方法の途中における結晶層の状態を例示する電子顕微鏡写真像である。図11は、上記の窒化物半導体結晶層50aを形成した状態の結晶層の断面を電子顕微鏡で観察した結果を示している。図11から分かるように、SiO2層中間層30と、窒化ガリウム結晶層窒化物半導体結晶層50aとの間において、SOI層シリコン結晶層40の領域が明確に観察される。このように、この段階では、SOI層とGaN層とは反応しておらず、それぞれの層の界面は明瞭に識別できる。また、図11から分かるように、GaN層窒化物半導体結晶層50aが、SOI層を覆いつくすように形成されている。そして、この低温で形成したGaN層は平坦性が悪いため、表面には凹凸が形成されている。この後、図4aに示すように、基板80の温度を1120°Cに昇温する。さらに引き続き、図4bに示すように、1120°Cにおいて、TMGトリメチルガリウムおよびNH3アンモニアを原料として5分間のエピタキシャル成長により、100nmの窒化物半導体結晶層50b窒化ガリウム結晶層を形成する。図12は、第1の実施形態に係る窒化物半導体結晶層の製造方法の途中における結晶層の状態を例示する電子顕微鏡写真像である。図12は、上記の窒化物半導体結晶層50bを形成した状態の結晶層の断面を電子顕微鏡で観察した結果を示している。図12から分かるように、520°Cの低温で形成したGaN層窒化物半導体結晶層50aとあわせて約170nmのGaN層が、SiO2層埋め込み酸化膜層、中間層30の上に平坦に形成されている。すなわち、低温成長後に凹凸のあった表面は、高温成長過程で平坦化されている。そして、図12から分かるように、SiO2層中間層30とGaN層窒化物半導体結晶層50aとの間に存在したSOI層シリコン結晶層40は、明瞭には観察できない。図13は、第1の実施形態に係る窒化物半導体結晶層の製造方法の途中における結晶層の状態を例示するグラフ図である。すなわち、図13は、図12に示した状態のSiO2層及びGaN層における、Si元素の濃度及びGa元素の濃度の測定結果の例を示している。SiO2層は、中間層30に対応する。GaN層は、窒化物半導体結晶層50窒化物半導体結晶層50a及び50bに対応する。Si元素の濃度は、二次イオン質量分析SIMS法で測定された。図13の横軸は、測定における深さDzである。深さDzは、窒化物半導体結晶層50の表面から、窒化物半導体結晶層50から中間層30に向かう方向に沿う深さである。縦軸は、Si元素の濃度CSiである。図13において、Ga元素の濃度に関しては、得られた二次イオン強度をそのまま表示している。図13に示されているように、Ga元素の濃度CGaは、GaN層中で高く、SiO2層中では低い。さらに、図13から分かるように、GaN層中のSi元素の濃度CSiは、GaN層とSiO2層との界面の近傍では1×1021atomscm-3程度である。そして、界面から離れると、GaN層中のSi元素の濃度CSiは、1×1018atomscm-3程度まで低下する。既に説明したように、実施形態に係る窒化物半導体結晶層の製造方法においては、シリコン結晶層40の一部または全部が窒化物半導体結晶層50に取り込まれることによりシリコン結晶層40の厚さを薄くさせる。この構成においては、窒化物半導体結晶層50の中間層30の側の面から、シリコン結晶層40に由来するシリコン原子が窒化物半導体結晶層50に移動する。このため、上記のように、GaN層のSiO2層中間層30の側の第1領域おいて、Si元素の濃度CSiが高い。そして、第1領域よりもSiO2層中間層30から遠いGaN層の第2領域におけるSi元素の濃度CSiは、第1領域におけるSi元素の濃度CSiよりも低い。すなわち、窒化物半導体結晶層50のうちで基体20の側の第1領域におけるシリコンの濃度は、窒化物半導体結晶層50のうちで第1領域よりも基体20から遠い第2領域におけるシリコンの濃度よりも高い。換言すれば、Si元素の濃度CSiが上記のような分布であり、かつ、GaN層とSiO2層との界面の近傍で1×1021atomscm-3程度のように非常に高い濃度である特殊な構成は、実施形態に特有の構成シリコン結晶層40の一部または全部が窒化物半導体結晶層50に取り込まれる構成によってもたらされる。実施形態においては、低温で形成された窒化物半導体層50aの上に、上記の窒化物半導体結晶層50b厚さ100nmよりも厚い窒化物半導体層を形成することができる。例えば、上記の窒化物半導体結晶層50aを形成した後、続いて、1120°Cで、エピタキシャル成長時間を60分とし、約2.4μmのGaN層を形成した。このGaN層は、例えば上記の半導体積層体150及び250などまたはそれらの一部に対応する結晶層である。図14は、第1の実施形態に係る窒化物半導体結晶層の製造方法による結晶層の状態を例示する電子顕微鏡写真像である。図14は、上記の約2.4μmのGaN層結晶層51を形成した後の状態の結晶層の断面を電子顕微鏡で観察した像を示している。図14から分かるように、結晶層51約2.4μmのGaN層の表面は平坦である。このように、実施形態に係る製造方法によれば、平坦なGaN層が得られる。この状態の試料試料S1と、参考例の試料試料S2の特性を評価した結果を説明する。参考例の試料S2は、バルクシリコン基板上に、低温520°CでGaN層を成長させ、この上に、高温1120°Cで、約2μmのGaN層を成長させた試料である。すなわち、参考例の試料S2は、実施形態に係る製造方法における中間層30及びシリコン結晶層40を用いないものに相当する。図15は、参考例の窒化物半導体結晶層の製造方法による結晶層の状態を例示する電子顕微鏡写真像である。図15は、参考例の試料S2のGaNSi界面窒化物半導体結晶層59とバルクシリコン基板29の界面付近の断面の電子顕微鏡観察像である。図15から分かるように、バルクシリコン基板29と窒化物半導体結晶層59との界面に反応した部分が観察される。実施形態に係る試料S1と参考例の試料S2について、Si元素及びGa元素の分布をEDX分析法で評価した。図16a~図16dは、窒化物半導体結晶層の特性を例示する分析結果を示す像である。図16a及び図16bは、試料S1に対応する。図16c及び図16dは、試料S2に対応する。図16a及び図16cは、Si元素の濃度を表している。これらの図において、明るい部分図の濃度が低い部分は、暗い部分図の濃度が高い部分に比べてSi元素の濃度が高いことを示す。図16b及び図16dは、Ga元素の濃度を表している。これらの図において明るい部分は、暗い部分に比べてGa元素濃度が高いことを示す。図16cに示したように、参考例の試料S2においては、GaN層窒化物半導体結晶層59中の広い領域に渡って明るい像Si元素の濃度が高い部分が観察される。そして、図16dに示したように、GaN層窒化物半導体結晶層59中において、像の明るさにむらがあり、Ga元素の濃度が不均一である。このように参考例の試料S2においては、GaN層窒化物半導体結晶層59中の広い領域に渡ってSi元素が拡散していることが分かる。GaN層中のSi元素の濃度は30であると見積もられる。具体的には、GaN結晶にSi元素が溶け込んでいるだけでなく、GaN結晶は、Si及びSiN層などと混合されていると想定される。図16a及び図16bに示したように、実施形態に係る試料S1においては、明るい像の領域は、暗い像の領域と、明確に区分されている。GaN層の中心部分におけるSi元素の濃度は、EDX分析の検出下限以下である。その濃度は、例えば、1以下と見積もられる。図17a及び図17bは、第1の実施形態に係る窒化物半導体結晶層の製造方法による結晶層の分析結果を示す図である。図17aは、試料S1のEDX分析のスペクトルを示す。図17bは、試料S1中においてEDX分析を実施した測定エリアMAを示す。図17aにおいて、ピークGaK及びピークGaLは、それぞれ、Ga元素のK殻及びL殻からの信号に対応する。図17bに示すように、この測定では、GaN層のうちで、SiO2層に比較的近い位置が評価されている。図17aから分かるように、試料S1においては、GaN層中のSi元素濃度は低く、本測定の検出限界である1以下であると見積もられる。図18a及び図18bは、参考例の結晶層の特性を例示する分析結果を示す図である。図18aは、試料S2のEDX分析のスペクトルを示す。図18bは、試料S2中においてEDX分析を実施した位置を示す。図18aから分かるように、試料S2においては、GaN層窒化物半導体結晶層59中においてもSi元素濃度は高い。このように、試料S2においては、GaN層中への拡散しているSi元素の量が非常に多い。以上のように、バルクシリコン基板29上にGaN結晶層を直接積層した場合は、界面においてGaN中のGa金属が窒素元素と乖離し、Ga-Siの反応が発生する。このため、Si結晶部が侵食され、さらには、この反応によりSi元素が大量にGaN層側に拡散する。これにより、GaN結晶の質を極度に劣化させる。一方、バルクシリコン基板上に窒化物半導体結晶層を積層する場合において、界面に窒化アルミニウムを挿入する構成が考えられる。しかしながら、この構成においては、窒化アルミニウム層から新たな転位などが発生し易い。これに対し、既に説明したように、実施形態に係る製造方法においては、極薄のシリコン結晶層40の上にGaN層を積層する。この構成においては、SiとGaN結晶との反応が限定的になる。このため、GaN層へのSi元素の拡散も限定される。これにより、良質なGaN結晶層が得られる。このように、実施形態に係る特異な構成によって得られる特性が、図11~図18a及び図18bに関して説明した実験データにより確認できる。実施形態によれば、より良質な窒化物半導体結晶層を製造する方法が提供される。本明細書において窒化物半導体とは、BxInyAlzGa1-x-y-zN0≦x≦1,0≦y≦1,0≦z≦1,xyz≦1なる化学式において組成比x,y及びzをそれぞれの範囲内で変化させた全ての組成の半導体を含むものとする。またさらに、上記化学式において、N窒素以外のV族元素もさらに含むものや、導電形などを制御するために添加される各種のドーパントのいずれかをさらに含むものも、窒化物半導体に含まれるものとする。以上、具体例を参照しつつ本発明の実施の形態について説明した。しかし、本実施の形態はこれらの具体例に限定されるものではない。すなわち、以上の具体例に、当業者が適宜設計変更を加えたものも、本発明の特徴を備えている限り、本発明の範囲に包含される。例えば、前述した各具体例が備える各要素及びその配置、材料、条件、形状、サイズなどは、例示したものに限定されるわけではなく適宜変更することができる。また、前述した各実施の形態が備える各要素は、技術的に可能な限りにおいて複合させることができ、これらを組み合わせたものも本発明の特徴を含む限り本発明の範囲に包含される。その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものも含まれる。本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。"