基板上に所定の電子素子を実装する電子素子実装方法であって、前記所定の電子素子が設けられる領域近傍に銅箔領域を形成するステップと、前記銅箔領域に複数の貫通孔を形成するステップと、前記基板の銅箔領域を加熱し前記所定の電子素子の半田を溶融させるステップと、を含む、ことを特徴とする電子素子実装方法。請求項1記載の電子素子実装方法であって、前記複数の貫通孔は、前記基板の銅箔領域に円形状で形成されている、ことを特徴とする電子素子実装方法。請求項2記載の電子素子実装方法であって、前記貫通孔の直径は略0.4mm以上である、ことを特徴とする電子素子実装方法。請求項1乃至3のうちいずれか1項記載の電子素子実装方法であって、前記複数の貫通孔は、前記電子素子近傍に密集して形成されている、ことを特徴とする電子素子実装方法。請求項1乃至3のうちいずれか1項記載の電子素子実装方法であって、前記複数の貫通孔は、前記基板の銅箔領域に略等間隔で形成されている、ことを特徴とする電子素子実装方法。請求項5記載の電子素子実装方法であって、前記複数の貫通孔は、略2.0~2.5mmの間隔で形成されている、ことを特徴とする電子素子実装方法。請求項1乃至6のうちいずれか1項記載の電子素子実装方法であって、前記基板の銅箔領域の上下側面を加熱する、ことを特徴とする電子素子実装方法。請求項1乃至7のうちいずれか1項記載の電子素子実装方法であって、前記銅箔領域は、所定の電子素子周辺に分散して複数形成されている、ことを特徴とする電子素子実装方法。請求項1乃至8のうちいずれか1項記載の電子素子実装方法であって、前記所定の電子素子は、熱容量の大きい大型素子である、ことを特徴とする電子素子実装方法。所定の電子素子が実装される電子基板であって、前記所定の電子素子が設けられる領域近傍に、銅箔が形成された銅箔領域を備え、前記銅箔領域には、該銅箔領域の両面を加熱して前記所定の電子素子の半田を溶融させるための複数の貫通孔を形成されている、ことを特徴とする電子基板。ところで、基板に実装される電子素子は、大小様々であり、また、電子素子は必ずしも基板全面に均一に配置されるわけではなく、疎密に配置されることが多々ある。このため、基板の熱容量は場所によって大きくばらついている。一方で、上記ファンから吹き付けられる熱風は、基板全面に一様に吹き付けられる。このため、例えば、大型の電子素子が実装される領域や、電子素子が高密度に実装された領域などの熱容量の大きい領域では電子素子と基板が熱の奪い合いをすることとなる。これにより、基板の温度が十分に上昇させるのに時間を要し、あるいは、基板の温度上昇が不十分となり半田が未溶融となる虞がある。なお、大型の電子素子近傍に貫通孔を形成し、その領域の熱容量を軽減することで、基板全面の熱容量を均一化した技術が知られているが特許文献1参照、本願発明のように熱容量の大きい電子素子の半田の未溶融等を防止するものではない。本発明は、このような問題点を解決するためになされたものであり、基板上に電子素子を最適に半田付けし、その信頼性を向上させることができる電子基板実装方法、及び電子基板を提供することを主たる目的とする。上記目的を達成するための本発明の一態様は、基板上に所定の電子素子を実装する電子素子実装方法であって、前記所定の電子素子が設けられる領域近傍に銅箔領域を形成するステップと、前記銅箔領域に複数の貫通孔を形成するステップと、前記基板の銅箔領域を加熱し前記所定の電子素子の半田を溶融させるステップと、を含む、ことを特徴とする電子素子実装方法である。この一態様によれば、基板上に電子素子を最適に半田付けし、その信頼性を向上させることができる。この一態様において、前記複数の貫通孔は、前記基板の銅箔領域に円形状で形成されていてもよい。これにより、銅箔領域をより効率的に加熱することができる。この一態様において、前記貫通孔の直径は略0.4mm以上であってもよい。これにより、銅箔領域をより効率的に加熱することができる。この一態様において、前記複数の貫通孔は、前記電子素子近傍に密集して形成されていてもよい。この一態様において、前記複数の貫通孔は、前記基板の銅箔領域に略等間隔で形成されていてもよい。この一態様において、前記複数の貫通孔は、略2.0~2.5mmの間隔で形成されていてもよい。これにより、銅箔領域をより効率的に加熱しつつ、基板の高密度実装化を実現できる。この一態様において、前記基板の銅箔領域の上下側面を加熱してもよい。これにより、銅箔領域をより効率的に加熱することができる。この一態様において、前記銅箔領域は、所定の電子素子周辺に分散して複数形成されていてもよい。この一態様において、前記所定の電子素子は、例えば、熱容量の大きい大型素子である。他方、上記目的を達成するための本発明の一態様は、所定の電子素子が実装される電子基板であって、前記所定の電子素子が設けられる領域近傍に、銅箔が形成された銅箔領域を備え、前記銅箔領域には、該銅箔領域の両面を加熱して前記所定の電子素子の半田を溶融させるための複数の貫通孔を形成されている、ことを特徴とする電子基板であってもよい。本発明によれば、基板上に電子素子を最適に半田付けし、その信頼性を向上させることができる電子基板実装方法、及び電子基板を提供することができる。以下、図面を参照して本発明の実施の形態について説明する。図1は、本発明の一実施の形態に係る電子基板の概略的な構成を示す上面図である。本実施の形態に係る電子基板1は、所定の電子素子2が設けられる領域近傍周辺や下部に、熱伝導性が良好な銅箔が塗布され形成された、複数の銅箔領域31を有している。なお、銅箔領域31は、例えば、ベタパターンとして形成されている。また、所定の電子素子2としては、例えば、熱容量の大きい大型素子リレー素子などが適用される。さらに、基板3の所定の電子素子2近傍には分散して複数の銅箔領域31が形成されているが、これに限らず、単数の銅箔領域31が形成される構成であってもよく、所定の電子素子2が設けられる領域近傍に任意の形状及び数で形成することができる。例えば、基板3上に所定の電子素子2が複数配置される場合、基板3上の回路スペース、所定の電子素子2の熱容量などに応じて、最適な数及び形状の銅箔領域31が形成されるのが好ましい。図1に示すように、2つのリレー素子2が近接して配置されている場合、その回路スペース及びリレー素子の熱容量などを考慮して、各リレー素子2の近傍に2つの銅箔領域31が夫々形成される。各銅箔領域31には、所定の電子素子2の下端から延びる複数のリードが半田により接続される。また、各銅箔領域31には、各銅箔領域31の上下側面を加熱して所定の電子素子2の半田21を溶融させるための複数の貫通孔32が略等間隔で形成されている。各貫通孔32は略円形状に形成されており、その直径は、例えば、略0.4mm以上であるのが好ましい。また、各貫通孔32の間隔は、例えば、略2.0~2.5mmであるのが好ましい。さらに、銅箔の厚さを、例えば、略43~60μmとした場合に、銅箔領域31の厚さを略50μmにするのが好ましい。上記のように銅箔領域31及び各貫通孔32を形成することで、銅箔領域31をより効率良く加熱することができる。図2は、本実施の形態に係る所定の電子素子が実装された電子基板の概略的構成を示す断面図である。図2に示すように、基板3の銅箔領域31の上下側面に対して略斜め方向に熱風等が吹付けられる。吹付けられた熱風は銅箔領域31の表面或いは貫通孔32に沿って流動し、このとき熱風の熱が銅箔領域31に効率的に伝達される。この伝達された熱により、銅箔領域31は十分に加熱される。このとき、銅箔領域31には、複数の貫通孔32が形成され、熱風からの熱の伝達が大きくなるため、それ以外の領域と比較して温度上昇が大きくなる。したがって、銅箔領域31と所定の電子素子2とを接続する半田21のみを、十分に溶融することができ、それ以外の領域に設けられた小型の電子素子に対しては、急峻な温度上昇を抑え、適切な温度で半田を溶融させることができる。なお、基板3の銅箔領域31の上下側面を加熱する方法として、例えば、コンベアにより搬送される基板3をヒータ及びファンを用いて生成した熱風を吹き付ける方法、遠赤外線を照射して加熱する方法、ホットプレートを用いて加熱する方法、などが想定される。これらは一例であり、基板3の銅箔領域31の上下側面を加熱できれば任意の方法が適用可能である。ところで、従来、基板上に実装された熱容量の大きい電子素子は、半田付け時において、その温度上昇が緩慢となるため、熱容量の小さい電子素子との間で温度差が生じ、温度プロファイルを成立させることが困難となる。これにより、半田付け時間が長くなる、半田未溶融などの問題が生じている。一方で、本実施の形態による電子基板1によれば、熱容量の大きい所定の電子素子2近傍に形成した銅箔領域31に複数の貫通孔32を形成し、その銅箔領域31の上下側面を加熱することで、熱容量の大きい所定の電子素子2の半田21のみを十分に加熱することができる。これにより、熱容量の大きい所定の電子素子2に対しては半田未溶融を防止でき、小型の電子素子に対しては急峻な温度上昇を抑えることができ、さらに、半田付け時間の短縮にも繋がる。次に、基板3上に所定の電子素子2を実装する電子素子実装方法について、詳細に説明する。まず、所定の電子素子2が設けられる領域近傍に銅箔を塗布した銅箔領域31が形成される。次に、形成された銅箔領域31において、直径0.4mm以上の貫通孔32が略2.0~2.5mmの間隔で複数形成される。その後、所定の電子素子2を基板3上に配置し、基板3の銅箔領域31の上下側面を加熱し所定の電子素子2の半田21を溶融させる。これにより、大型の所定の電子素子2に対しては、その大きな熱伝導に応じて加熱し、その半田21を十分に溶融させることができる。一方、小型の電子素子に対しては、急峻な温度上昇を抑え、適切な温度で半田を溶融させることができる。本実施の形態に係る電子素子実装方法を用いることで、例えば、所定の電子素子2の半田温度のみを、従来の221°Cから227°Cに略6°C上昇させることができ、半田21を十分に溶融させることができる。また、所定の電子素子2の間隔を、24mmから8mm従来比で1/3に縮めることができ高密度実装化を実現できるため、その結果、基板3の長さを6mm短縮することができる。以上、本実施の形態に係る電子素子実装方法においては、熱容量の大きい所定の電子素子2近傍に形成した銅箔領域31に複数の貫通孔32を形成し、その銅箔領域31の上下側面を加熱する。これにより、熱容量の大きい所定の電子素子2の半田21のみを十分に加熱することができる。これにより、熱容量の大きい所定の電子素子2に対しては半田未溶融を防止でき、小型の電子素子に対しては急峻な温度上昇を抑えることができる。すなわち、基板3上に電子素子を最適に半田付けし、その信頼性を向上させることができる。なお、本発明は上記実施の形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。