メモリ、及び該メモリをアクセスするために複数の制御信号を発生させるために構成されたメモリコントローラを具備し、ここにおいて、該メモリコントローラは該メモリシステムの動作に関係するパラメータの関数としてメモリアクセス速度を変更するために該複数の制御信号間のタイミングを調節するためにさらに構成される、ことを特徴とするメモリシステム。該パラメータは、該メモリについてのデマンドに関係することを特徴とする請求項1のメモリシステム。1又はそれより多くのソースから複数のメモリアクセスコマンドを受け取るために構成されたコマンドキューをさらに具備し、そしてここにおいて、該パラメータは、該コマンドキュー中のコマンドの数に関係することを特徴とする請求項1のメモリシステム。該メモリコントローラは、該コマンドキュー中の該コマンドの数が第1のしきい値を超える場合に、該メモリアクセス速度を第1のアクセス速度に変更するように、そして該コマンドキュー中の該コマンドの数が第2のしきい値を下回る場合に、該メモリアクセス速度を第2のアクセス速度に変更するように該複数の制御信号間の該タイミングを調節するためにさらに構成される、ここにおいて、該第1のアクセス速度は該第2のアクセス速度よりも速いことを特徴とする請求項3のメモリシステム。該第1のしきい値及び該第2のしきい値は、同じであることを特徴とする請求項4のメモリシステム。該第1のしきい値及び該第2のしきい値は、異なることを特徴とする請求項4のメモリシステム。該制御信号は、行アクセスストローブ及び列アクセスストローブを具備することを特徴とする請求項1のメモリシステム。該メモリコントローラは、複数の該行アクセスストローブのうちの2つの間の遅延、複数の該列アクセスストローブのうちの2つの間の遅延、又は複数の該行アクセスストローブのうちの1つと複数の該列アクセスストローブのうちの1つとの間の遅延を変えることによって複数の該制御信号間のタイミングを調節するためにさらに構成されることを特徴とする請求項7のメモリシステム。該パラメータは、該メモリシステムの温度にさらに関係することを特徴とする請求項1のメモリシステム。1又はそれより多くのソースから複数のメモリアクセスコマンドを受け取るために構成されたコマンドキューをさらに具備し、そしてここにおいて、該パラメータは、該コマンドキュー中の1又はそれより多くのコマンドの古さに関係することを特徴とする請求項1のメモリシステム。1又はそれより多くのソースから複数のメモリアクセスコマンドを受け取るために構成されたコマンドキューをさらに具備し、そしてここにおいて、該パラメータは、該コマンドキュー中のコマンドの数及び該メモリシステムの温度に関係し、そしてここにおいて、該制御信号は、行アクセスストローブ及び列アクセスストローブを備えることを特徴とする請求項1のメモリシステム。メモリをアクセスするために複数の制御信号を発生すること、及び該メモリシステムの動作に関係するパラメータの関数としてメモリアクセス速度を変更するために該複数の制御信号間のタイミングを調節すること、を具備することを特徴とする、メモリシステムにおいてメモリをアクセスする方法。該パラメータは、該メモリについてのデマンドに関係することを特徴とする請求項12の方法。1又はそれより多くのソースからコマンドキューの中へと複数のメモリアクセスコマンドを受け取ることをさらに具備し、そしてここにおいて、該パラメータは、該コマンドキュー中のコマンドの数に関係することを特徴とする請求項12の方法。該複数の制御信号間の該タイミングは、第1のしきい値を超える該コマンドキュー中の該コマンドの数に応じて第1のアクセス速度に該メモリアクセス速度を変更するように、そして第2のしきい値を下回る該コマンドキュー中の該コマンドの数に応じて第2のアクセス速度に該メモリアクセス速度を変更するように調節される、ここにおいて、該第1のアクセス速度は該第2のアクセス速度よりも速いことを特徴とする請求項14の方法。該第1のしきい値及び該第2のしきい値は、同じであることを特徴とする請求項15の方法。該第1のしきい値及び該第2のしきい値は、異なることを特徴とする請求項15の方法。該制御信号は、行アクセスストローブ及び列アクセスストローブを備えることを特徴とする請求項12の方法。該複数の制御信号間の該タイミングは、複数の該行アクセスストローブのうちの2つの間の遅延、複数の該列アクセスストローブのうちの2つの間の遅延、又は複数の該行アクセスストローブのうちの1つと複数の該列アクセスストローブのうちの1つとの間の遅延を変えることによって調節されることを特徴とする請求項18の方法。該パラメータは、該メモリシステムの温度にさらに関係することを特徴とする請求項12の方法。1又はそれより多くのソースからコマンドキューの中へと複数のメモリアクセスコマンドを受け取ることをさらに具備し、そしてここにおいて、該パラメータは、該コマンドキュー中の1又はそれより多くのコマンドの古さに関係することを特徴とする請求項12の方法。1又はそれより多くのソースからコマンドキューの中へと複数のメモリアクセスコマンドを受け取ること、及び該メモリシステムの温度をモニタすることをさらに具備し、そしてここにおいて、該パラメータは、該コマンドキュー中のコマンドの数及び該モニタされた温度に関係し、そしてここにおいて、該制御信号は、行アクセスストローブ及び列アクセスストローブを備えることを特徴とする請求項12の方法。メモリ、及び該メモリをアクセスするために複数の制御信号を発生させるための手段と、該メモリシステムの動作に関係するパラメータの関数としてメモリアクセス速度を変更するために該複数の制御信号間のタイミングを調節するための手段とを備えるメモリコントローラ、を具備することを特徴とするメモリシステム。添付された図面とともに以下に述べられる詳細な説明は、本発明の様々な実施形態の説明として意図され、そして本発明がその中で実行されることができる実施形態だけを示すように意図されていない。詳細な説明は、本発明の完全な理解を提供する目的のために具体的な詳細を含む。しかしながら、本発明がこれらの具体的な詳細なしに実行され得ることが、当業者に明白になるであろう。ある例において、周知の構造及びコンポーネントは、本発明の概念を不明確にすることを回避するためにブロック図の形式で示される。メモリシステムの1つの実施形態では、アクセス速度は、メモリについての現在のデマンドdemandのような、1又はそれより多くのパラメータに基づいてダイナミックに調節されることができる。この例では、メモリについてのデマンドが高いときにメモリへの様々な制御信号のタイミングを調節することによって、メモリコントローラは、アクセス速度を増加させることができる。これは、メモリコントローラからの行アクセスストローブ及び列アクセスストローブをできる限り早くメモリがそれらを取り扱えるように発行することによって実現されることができる。より具体的に、2つの連続する列アクセスストローブ間の遅延tCCDは、メモリ内の開かれたページをアクセスするために必要とされる最小の時間に設定されることができ、行アクセスストローブと列アクセスストローブとの間の遅延tRCDは、メモリ内の新しいページをアクセスするために必要とされる最小の時間に設定されることができ、そして2つの連続する行アクセスストローブ間の遅延tRRDは、新しいページが開かれることができるまでページが開かれたままでいる必要がある最小の時間に設定されることができる。メモリについてのデマンドが減少すると、行アクセスストローブと列アクセスストローブとの間の遅延は、電力消費を削減させるためにダイナミックに増加されることがある。図1は、メモリシステムの一例を説明する概念的なブロック図である。メモリシステム100は、メモリ102を含み、それはシンクロナスダイナミックランダムアクセスメモリSDRAM:SynchronousDynamicRandomAccessMemory、又はいずれかの別のタイプの記憶媒体であり得る。メモリコントローラ104は、各種の処理エンティティ図示されずによるメモリ102へのアクセスを管理するために使用されることができる。メモリシステム100は、同様に、様々な処理エンティティとメモリ102との間で伝送されたデータに対する2方向バッファリングを提供するためのデータキューdataqueue106、及びデータに関係するメモリアクセスコマンドをバッファするためのコマンドキューcommandqueue108を含むことができる。各コマンドは、メモリ102中の特定のアドレスへのリード動作要請又はライト動作要請を含むことができる。メモリコントローラ104は、メモリ102へ制御信号を与えることによってコマンドキュー108中のコマンドを実行するために使用されることができる。制御信号は、行アクセスストローブ及び列アクセスストローブ、同様にリード/ライトイネーブル信号を含むことができる。図2は、メモリコントローラによって発生される種々の制御信号の一例を示すタイミング図である。クロック214は、メモリへのアクセスを同期させるために使用させることができる。最初のクロックサイクル201において、メモリコントローラは、メモリの新しいページへのライト動作を要請しているコマンドをコマンドキューから検索することができる。応答で、メモリコントローラは、メモリに行アクセスストローブ216を与える。この例では、メモリは、その内部ポインタを選択された行へ移動させるために最小2クロックサイクルを必要とし、そしてそれゆえ、tRCDは、メモリコントローラによって2に設定される。3番目のクロックサイクルにおいて、メモリコントローラは、メモリに列アクセスストローブ218を与えて、選択された行の適切な列を起動させる。列アクセスストローブ218の間に、メモリは、ライト動作が要請されようとしていることを決定するためにリード/ライトイネーブル信号220をサンプリングする。ライト動作要請に応答して、メモリコントローラは、データキューからメモリへデータをリリースする。メモリコントローラは、メモリの新しいページへのリード動作を要請している別の1つのコマンドをコマンドキューから検索できる。この例では、しかしながら、メモリ中のページは、適正な動作を確実にするために最低4クロックサイクルのあいだ開かれたままである必要があり、そしてそれゆえ、tRRDは、メモリコントローラによって4に設定される。その結果、メモリコントローラは、4番目のクロックサイクル204においてメモリに行アクセスストローブ216を与える。応答で、メモリコントローラは、メモリ中の新しいページに対応する行にその内部ポインタを移動させる。メモリコントローラは、メモリに列アクセスストローブ218を与える前に、6番目のクロックサイクル206まで、さらに2クロックサイクル待機する。列アクセスストローブ218の間に、メモリは、リード動作が要請されようとしていることを決定するためにリード/ライトイネーブル信号220をサンプリングする。リード動作要請に応答して、メモリは、データ222をデータキューに転送し始めることができる。メモリコントローラは、メモリ中の同じページにリード動作を要請している別の1つのコマンドをコマンドキューから検索することができる。この例では、2つの連続する列アクセスストローブの間の最小の遅延は、2であり、そしてそれゆえ、tCCDは、メモリコントローラによって2に設定される。その結果、メモリコントローラは、8番目のクロックサイクル208においてメモリに列アクセスストローブ218を与える。列アクセスストローブ218の間に、メモリは、リード動作が要請されようとしていることを決定するためにリード/ライトイネーブル信号220をサンプリングする。リード動作要請に応答して、メモリは、データキューにデータ222を転送し始めることができる。図2に図示された例では、制御信号は、メモリへの最大アクセス速度にメモリコントローラによって設定された。これらの制御信号及び/又は他の制御信号は、ある動作条件が変わる場合に、メモリへのアクセス速度を低下させるようにメモリコントローラによって調節されることができる。一例として、メモリコントローラは、メモリに対するデマンドが低いときに、電力を節約するために行アクセスストローブと列アクセスストローブとの間の遅延を増加させることができる。メモリコントローラがメモリについてのデマンドをその中で決定する方法は、様々な形式を取ることができる。1つの実施形態では、メモリコントローラは、コマンドキュー中のコマンドの数に基づいて1又はそれより多くの制御信号を調節することができる。メモリコントローラは、コマンドキュー中のコマンドの数が第1のしきい値を超えるときに、行アクセスストローブと列アクセスストローブとの間の遅延を減少させることによって高速アクセスのためにメモリを設定することができる。メモリコントローラは、コマンドキュー中のコマンドの数が第2のしきい値を下回るときに、低速アクセスのためにメモリを設定することができる。第1のしきい値及び第2のしきい値は、同じであり得る、又は異なることがあり得る。後者のケースでは、ヒステリシスは、メモリコントローラが高アクセス速度と低アクセス速度との間でメモリを中間的に遷移させることを防止することができる。一例として、第1のしきい値は、結果としてコマンドキューが最大数の30になるコマンドの数に設定されることができ、そして第2のしきい値は、結果としてコマンドキューが最大数の20になるコマンドの数に設定されることができ、結果として20と30との間の10のヒステリシス幅になる。あるいは、ヒステリシス幅は、メモリへの中間アクセス速度に対して1又はそれより多くの制御信号を設定するために使用されることができる。いずれかの特定のアプリケーションのために使用する実際のしきい値レベルは、システム性能要請及び全体の設計制約を含む様々な要因に依存することがある。メモリシステムのある複数の実施形態では、メモリコントローラは、メモリについてのデマンド以外の考察に基づいて1又はそれより多くの制御信号のタイミングを調節するために構成されることができる。一例として、メモリコントローラは、温度に基づいて1又はそれより多くの制御信号のタイミングを調節することができる。もし温度が高すぎるのであれば、メモリについてのデマンドが高い期間の間でさえも、メモリコントローラは、メモリへの高速アクセスを禁止することができる。これは、温度が高くなるにつれて行アクセスストローブと列アクセスストローブとの間の遅延を長くすることによって実現されることができる。メモリシステムの同じ実施形態及び/又は代わりの実施形態では、メモリコントローラは、コマンドキュー中のコマンドの古さに基づいて1又はそれより多くの制御信号のタイミングを調節するために構成されることができる。このアプローチは、各バンクに対して別々のコマンドキューを有するマルチメモリバンクを採用するメモリシステムに対してよく適していることがある。この構成では、メモリコントローラが別のメモリバンクに対するコマンドを実行するので、1つのメモリバンクに対するコマンドのブロックが古くなり始めることがあることは、可能性がある。これが生じるとき、メモリについての及び/又はメモリバンクについての全体のデマンドが低い場合でさえも、メモリコントローラは、そのコマンドキュー内に古いコマンドを有するメモリバンクへの高速アクセスのためにメモリを調節することができる。図3は、メモリへの低速アクセスのためにメモリコントローラによって発生される種々の制御信号の別の一例を示すタイミング図である。この例では、行アクセスストローブと列アクセスストローブとの間の遅延tRCDは、2クロックサイクルから3クロックサイクルに増加されてきており、2つの連続する行アクセスストローブ間の遅延tRRDは、4クロックサイクルから6クロックサイクルに増加してきていて、そして2つの連続する列アクセスストローブ間の遅延tCCDは、2クロックサイクルから3クロックサイクルに増加してきている。図3を参照して、メモリコントローラは、メモリ中の新しいページにライト動作を要請しているコマンドをコマンドキューから検索することができる。応答して、メモリコントローラは、最初のクロックサイクル201においてメモリに行アクセスストローブ216を与え、そして選択された行中の適切な列を起動させるために4番目のクロックサイクル204においてメモリへ列アクセスストローブ218を与える。列アクセスストローブ218の間に、メモリは、ライト動作が要請されようとしていることを決定するためにリード/ライトイネーブル信号220をサンプリングする。ライト動作要請に応答して、メモリコントローラは、データキューからメモリへデータをリリースする。メモリコントローラは、メモリの新しいページにリード動作を要請している別の1つのコマンドをコマンドキューから検索することができる。この例では、メモリコントローラは、6番目のクロックサイクル206においてメモリへの行アクセスストローブ216を与え、そして9番目のクロックサイクル209においてメモリへの列アクセスストローブ218を与える。列アクセスストローブ218の間に、メモリは、リード動作が要請されようとしていることを決定するためにリード/ライトイネーブル信号220をサンプリングする。リード動作要請に応答して、メモリは、データキューにデータ222を転送し始めることができる。メモリコントローラは、メモリの同じページにリード動作を要請している別の1つのコマンドをコマンドキューから検索することができる。この例では、メモリコントローラは、12番目のクロックサイクル212においてメモリへの列アクセスストローブ218を与える。列アクセスストローブ218の間に、メモリは、リード動作が要請されようとしていることを決定するためにリード/ライトイネーブル信号220をサンプリングする。リード動作要請に応答して、メモリは、データキューにデータ222の新しいブロックを転送し始めることができる。複数の制御信号間のタイミングは、様々な様式でメモリコントローラによって調節されることができる。図4は、制御信号がどのように調節されることができるかの一例を説明する機能ブロック図である。タイミングパラメータレジスタ402は、メモリへの高速アクセスのためのタイミングパラメータ値を記憶するために使用されることができる。一例として、タイミングパラメータ値は、メモリの開かれているページをアクセスするために必要な最小の時間tCCD、メモリ中の新しいページをアクセスするために必要な最小の時間tRCD、又は新しいページが開かれることがあるまでページが開かれたままである必要がある最小の時間tRRDであり得る。加算器404は、現在の動作状態に基づいてタイミングパラメータ値を増加させるために使用されることができる。タイミングパラメータが増加される量は、マルチプレクサ406によって決定されることができ、それは、この例では、メモリについてのデマンド及び動作温度の両方に基づいてタイミングパラメータ値に加算する遅延値を選択する。メモリについてのデマンドは、それがどの程度満たされているかを示すコマンドキューによって発生される信号から決定されることができ、そして動作温度は、1又はそれより多くの温度センサによって発生される信号から決定されることができる。タイミングパラメータ値と遅延値との合計は、適切な時刻にカウンタ408へとロードされることができ、そして各クロックサイクルでカウントダウンされることができる。カウンタ408がゼロになるときに、制御信号は、メモリに与えられることができる。一例が、行アクセスストローブと列アクセスストローブとの間のタイミングtRCDに関係して述べられる。このケースでは、遅延値は、コマンドキュー中のコマンドの数及び動作温度に基づいてマルチプレクサ408によって選択される。一例として、コマンドキューが高いレベルまで満たされているときに、もし動作温度が低ければ0の遅延値が選択されることができ、そしてもし動作温度が高ければ1の遅延値が選択されることができる。これは、結果としてメモリアクセス速度に関して最大の性能になるが、同様に、動作温度が高くなったときに、メモリのアクセス速度が減速されるようにすることを可能にする。コマンドキュー中のコマンドが低いレベルに低下するとき、もし動作温度が低ければ2の遅延値が選択されることができ、そしてもし動作温度が高ければ3の遅延値が選択されることができる。いずれにせよ、選択された遅延値は、タイミングパラメータ値に加算されることができ、そして結果の合計は、カウンタ408の入力に与えられる。メモリコントローラによって発生された行アクセスストローブは、カウンタをロードするために使用されることができる。カウンタ408は、それから、ゼロになるまで各クロックサイクルごとにカウントダウンされる。カウンタ408からのゼロの出力は、列アクセスストローブとしてメモリに与えられることができる。本明細書中に開示された実施形態に関連して述べられた、各種の例示の論理ブロック、モジュール、回路、素子及び/又はコンポーネントは、汎用プロセッサ、ディジタル信号プロセッサDSP:digitalsignalprocessor、用途特定集積回路ASIC:applicationspecificintegratedcircuit、フィールドプログラマブルゲートアレイFPGA:fieldprogrammablegatearray若しくはその他のプログラマブル論理コンポーネント、ディスクリートゲート論理素子又はトランジスタ論理素子、ディスクリートハードウェアコンポーネント、若しくは本明細書中に説明された機能を実行するために設計されたこれらのいずれかの組み合わせを用いて、与えられる又は実行されることができる。汎用プロセッサは、マイクロプロセッサであり得るが、しかし代わりに、プロセッサは、いずれかの従来型のプロセッサ、コントローラ、マイクロコントローラ、又はステートマシンであり得る。プロセッサは、演算コンポーネントの組み合わせとして与えられることができる。例えば、DSPとマイクロプロセッサとの組み合わせ、複数のマイクロプロセッサの組み合わせ、DSPコアとともに1又はそれより多くのマイクロプロセッサの組み合わせ、若しくはいずれかの他のそのような構成の組み合わせであることができる。本明細書中に開示された実施形態に関連して説明された方法又はアルゴリズムは、ハードウェアにおいて、プロセッサにより実行されるソフトウェアモジュールにおいて、又は両者の組み合わせにおいて直接実現されることができる。ソフトウェアモジュールは、RAMメモリ、フラッシュメモリ、ROMメモリ、EPROMメモリ、EEPROMメモリ、レジスタ、ハードディスク、脱着可能なディスク、CD-ROM、若しくは、この技術において公知の他のいずれかの記憶媒体の中に存在することができる。記憶媒体は、プロセッサが記憶媒体から情報を読み出し、そしてそこに情報を書き込めるようにプロセッサに接続されることができる。あるいは、記憶媒体は、プロセッサに集積されることができる。開示された実施形態のこれまでの説明は、本技術に知識のあるいかなる者でも、本発明を作成する又は使用することを可能にするために提供される。これらの実施形態への様々な変形は、当業者に容易に明白にされるであろう。そして、ここで規定された一般的な原理は、本発明の精神又は範囲から逸脱することなく、その他の実施形態に適用されることができる。それゆえ、本発明は、本明細書中に示された実施形態に限定することを意図したものではなく、特許請求の範囲と矛盾のない範囲全体に適用され、ここにおいて、単数形のエレメントに対する引用は、具体的にそのように述べられていない限り1つ又は1つだけを意味するように意図されるのではなく、むしろ1又はそれより多くを意味するように意図される。当業者に公知の又は後で公知になる本明細書中で全体を通して記載された種々の実施形態のエレメントに構造的に及び機能的に等価な全てのものは、引用により本明細書中に広く組み込まれ、そして特許請求の範囲によって包含されるように意図されている。その上、本明細書中に開示された何ものも、そのような開示が特許請求の範囲に明示的に列挙されているかどうかに拘わらず、公共に与えられるようになると意図されたものではない。要素が、ための手段の文節を使用して広く列挙される、又は方法の請求項の場合には、要素が、ためのステップの文節を使用して列挙されていない限り、どの特許要素も、米国特許法35§112、6段落の規定のもとで解釈されるべきではない。