"被処理基板の下面側に配置されるステージと、前記被処理基板の上面側に配置されるプローブと、前記ステージ及び前記プローブの少なくとも1つを駆動する駆動ユニットと、前記プローブに接続されるモニタ/描画ユニットと、前記駆動ユニット及び前記モニタ/描画ユニットを制御する制御ユニットとを具備し、前記制御ユニットは、前記プローブと前記被処理基板との相対位置を変化させ、かつ、前記プローブにより、前記被処理基板内の下地パターンを検出した後に前記下地パターンの直上のエリア内に微細パターンを形成するパターン形成装置。前記下地パターンは、前記被処理基板に対して光学的アライメントを実行した後に前記プローブにより検出される請求項1に記載のパターン形成装置。前記下地パターンは、前記プローブと前記ステージとの間に生じる静電容量を計測することにより検出される請求項1に記載のパターン形成装置。前記微細パターンは、前記プローブにより前記被処理基板内のレジスト層を部分的に露光することにより形成される請求項1に記載のパターン形成装置。前記微細パターンは、前記プローブにより前記下地パターンの直上のエリア内に材料を堆積させることにより直接形成される請求項1に記載のパターン形成装置。被処理基板の下面側に配置されるステージと、前記被処理基板の上面側に隣接して配置される第1及び第2のプローブと、前記ステージ並びに前記第1及び第2のプローブの少なくとも1つを駆動する駆動ユニットと、前記第1のプローブに接続されるモニタユニットと、前記第2のプローブに接続される描画ユニットと、前記駆動ユニット、前記モニタユニット及び前記描画ユニットを制御する制御ユニットとを具備し、前記制御ユニットは、前記第1及び第2のプローブと前記被処理基板との相対位置を変化させ、かつ、前記第1のプローブにより前記被処理基板内の下地パターンを検出するのに並行して、前記第2のプローブにより前記下地パターンの直上のエリア内に微細パターンを形成するパターン形成装置。前記下地パターンは、前記被処理基板に対して光学的アライメントを実行した後に前記第1のプローブにより検出される請求項6に記載のパターン形成装置。前記下地パターンは、前記第1のプローブと前記ステージとの間に生じる静電容量を計測することにより検出される請求項6に記載のパターン形成装置。前記微細パターンは、前記第2のプローブにより前記被処理基板内のレジスト層を部分的に露光することにより形成される請求項6に記載のパターン形成装置。前記微細パターンは、前記第2のプローブにより前記下地パターンの直上のエリア内に材料を堆積させることにより直接形成される請求項6に記載のパターン形成装置。被処理基板の下面側に配置されるステージと、前記被処理基板の上面側に一定間隔で配置される第1及び第2のプローブと、前記ステージ並びに前記第1及び第2のプローブの少なくとも1つを駆動する駆動ユニットと、前記第1のプローブに接続されるモニタユニットと、前記第2のプローブに接続される描画ユニットと、前記駆動ユニット、前記モニタユニット及び前記描画ユニットを制御する制御ユニットとを具備し、前記制御ユニットは、前記第1及び第2のプローブと前記被処理基板との相対位置を変化させ、かつ、前記第1のプローブにより前記被処理基板内の下地パターンを検出するのに並行して、前記第2のプローブにより前記下地パターンの直上とは異なるエリア内に微細パターンを形成するパターン形成装置。前記下地パターンは、前記被処理基板に対して光学的アライメントを実行した後に前記第1のプローブにより検出される請求項11に記載のパターン形成装置。前記下地パターンは、前記第1のプローブと前記ステージとの間に生じる静電容量を計測することにより検出される請求項11に記載のパターン形成装置。前記微細パターンは、前記第2のプローブにより前記被処理基板内のレジスト層を部分的に露光することにより形成される請求項11に記載のパターン形成装置。前記微細パターンは、前記第2のプローブにより前記下地パターンの直上のエリア内に材料を堆積させることにより直接形成される請求項11に記載のパターン形成装置。前記制御ユニットは、前記微細パターンを形成した後に、前記第1のプローブにより前記微細パターンを検出する請求項11に記載のパターン形成装置。前記制御ユニットは、前記微細パターンの位置及び寸法に基づいて、前記一定間隔の値を補正する請求項16に記載のパターン形成装置。前記制御ユニットは、前記微細パターンの位置及び寸法に基づいて、前記第1のプローブにより検出される前記下地パターンと前記第2のプローブにより形成する前記微細パターンとの関係を補正する請求項16に記載のパターン形成装置。実施形態は、プローブリソグラフィ技術におけるアライメント精度を向上させる技術を提案する。実施形態によれば、パターン形成装置は、被処理基板の下面側に配置されるステージと、前記被処理基板の上面側に配置されるプローブと、前記ステージ及び前記プローブの少なくとも1つを駆動する駆動ユニットと、前記プローブに接続されるモニタ/描画ユニットと、前記駆動ユニット及び前記モニタ/描画ユニットを制御する制御ユニットとを備え、前記制御ユニットは、前記プローブと前記被処理基板との相対位置を変化させ、かつ、前記プローブにより、前記被処理基板内の下地パターンを検出した後に前記下地パターンの直上のエリア内に微細パターンを形成する。以下、図面を参照しながら実施形態を説明する。プローブリソグラフィ技術は、プローブを用いてパターンを形成する技術のことである。この技術の課題は、プローブの走査により微細パターンを形成するために、被処理基板に対するアライメントを実行してから実際に微細パターンを描画するまでに一定期間を要するということにある。即ち、この一定期間内に、プローブ又はステージを機械的に移動させる動作が伴うため、微細パターンと下地パターンとの間に十分なアライメント精度が得られないという課題が発生する。そこで、以下の実施形態では、下地パターンアライメントマークを含むを検出した後、直ちに、下地パターン上に微細パターンを形成する、という共通の特徴により、プローブリソグラフィ技術におけるアライメント精度を向上させることが可能なパターン形成装置について説明する。ここで、本明細書において、下地パターン及び微細パターンについて次のように定義する。微細パターンとは、本実施形態のパターン形成装置により形成するパターンのことであり、下地パターンとは、微細パターンの下地となるパターンのことであり、微細パターンを形成するに当たりアライメントが必要となるパターンのことである。1.第1の実施例第1の実施例は、1つのプローブにより、下地パターンを検出した後に下地パターンの直上のエリア内に微細パターンを形成することが可能なパターン形成装置に関する。図1は、パターン形成装置の第1の実施例を示している。ステージ11は、基板被処理基板12の下面側に配置される。ステージ11は、基板11を支持すると共に、基板11の下面に固定電位例えば、正電位を印加する機能を有する。基板11は、例えば、半導体ウェーハである。プローブ13は、基板12の上面側に配置される。プローブ13は、例えば、カンチレバー型を有するが、それに限定されることはない。駆動ユニット14,15は、ステージ11及びプローブ13の少なくとも1つを駆動する。ステージ11のみを駆動するときは、駆動ユニット15を省略してもよい。また、プローブ13のみを駆動するときは、駆動ユニット14を省略してもよい。当然、駆動ユニット14,15を用いて、ステージ11及びプローブ13の双方を駆動してもよい。駆動ユニット14は、ステージ11を駆動する。例えば、駆動ユニット14は、ステージ11を二次元的に駆動する。但し、ステージ11は、駆動ユニット14により、一次元的又は三次元的に駆動させることも可能である。駆動ユニット15は、プローブ13を駆動する。例えば、駆動ユニット15は、プローブ13を三次元的に駆動する。但し、プローブ13は、駆動ユニット15により、一次元的又は二次元的に駆動することも可能である。モニタ/描画ユニット16は、基板12内の下地パターンを検出するため、及び、下地パターンの直上のエリア内に微細パターンを形成するために、プローブ13に電気的に接続される。例えば、モニタ/描画ユニット16は、ステージ11とプローブ13との間の静電容量を検出することにより、基板12内の下地パターンを検出する。静電容量により下地パターンを検出するとき、モニタ/描画ユニット16は、例えば、ステージ11とプローブ13との間に交流電圧を印加し、その電流波形を検出する。また、微細パターンを形成するとき、モニタ/描画ユニット16は、例えば、ステージ11とプローブ13との間に電圧を印加する。尚、下地パターンは、静電容量以外の物理的ファクター、例えば、表面電位、磁界などにより検出することも可能である。制御ユニット17は、駆動ユニット14,15及びモニタ/描画ユニット16を制御する。制御ユニット17は、基板12とプローブ13との相対位置を変化させる。例えば、制御ユニット17は、プローブ13が基板12に対して直線的に走査するように、駆動ユニット14,15を制御する。また、制御ユニット17は、プローブ13により、基板12内の下地パターンを検出した後に、下地パターンの直上のエリア内に微細パターンを形成する。例えば、1つの下地パターンを検出した後、直ちに、その1つの下地パターンの直上のエリア内に1つの微細パターンを描画してもよいし、また、複数の下地パターンを検出した後、各々の下地パターンの直上のエリア内に微細パターンを描画してもよい。ここで重要な点は、プローブ13により検出した下地パターンの直上のエリア内に微細パターンを描画することにある。即ち、下地パターンの位置を直接検出し、その直上に微細パターンを形成することができる。これにより、基準となる下地パターンを検出してから実際に微細パターンを描画するまでに、プローブ13を長時間かつ長距離にわたって移動させることがなくなるため、プローブリソグラフィ技術におけるアライメント精度を向上させることができる。尚、下地パターンの検出に当たっては、基板12に対する光学的アライメントを従属的に使用してもよい。例えば、基板12に対する光学的アライメントを実行した後にプローブ13により下地パターンを検出すれば、さらに高精度なアライメントを実現できる。図2は、図1のパターン形成装置を用いたパターン形成プロセスを示している。まず、プローブを用いて下地パターンを検出するステップST1。この後、直ちに、プローブを用いて下地パターン上に微細パターンを形成するステップST2。例えば、下地パターンが、導電線、電極などの電気的に機能する要素であるとき、微細パターンは、下地パターンと電気的接続を確保するためのコンタクトホールなどの要素である。また、下地パターンが、アライメントマークであるとき、微細パターンは、下地パターンの直上に形成されるアライメントマークである。図3は、図2のパターン形成プロセスの変形例を示している。まず、光学的アライメントを実行し、基板内における下地パターンの大まかな位置について把握するステップST1。次に、プローブを用いて下地パターンを検出するステップST2。この後、直ちに、プローブを用いて下地パターン上に微細パターンを形成するステップST3。ここで、プローブにより微細パターンを形成する方法としては、第一に、基板内のレジスト層を部分的に露光する方法例えば、電子ビーム露光法など、下地パターンの直上のエリア内に材料を堆積させることによりパターンを直接形成する方法例えば、DipPenNanolithographymethodDPN法などがある。そこで、以下、これらについて説明する。図4乃至図6は、レジスト層に微細パターンを形成するプロセスを示している。基板被処理基板12は、半導体層20と、半導体層20上の絶縁層21と、絶縁層21上の下地パターン例えば、導電線、電極など22と、下地パターン22を覆う層間絶縁層23と、層間絶縁層23上のレジスト層24とを備える。パターン形成装置を構成する要素、例えば、ステージ11、プローブ13、駆動ユニット14,15、モニタ/描画ユニット16及び制御ユニット17については、既に説明したので、ここでの説明は省略する。本例では、図1のパターン形成装置を用いて、レジスト層24に微細パターンを形成する例を説明する。微細パターンは、例えば、コンタクトホールのパターンである。まず、図4に示すように、基板12をステージ11上に搭載する。また、駆動ユニット14,15を用いて、ステージ11及びプローブ13の少なくとも1つを駆動し、プローブ13を基板12の上面に沿って走査させる。例えば、プローブ13を、基板12の上面、ここでは、レジスト層24の上面から離した状態で、x方向に走査させる。また、プローブ13をx方向に走査させながら、ステージ11とプローブ13との間の静電容量を計測する。この場合、プローブ13が下地パターン22の直上のエリア内に配置されると、図5に示すように、ステージ11とプローブ13との間の静電容量Cが増加する。従って、ステージ11とプローブ13との間の静電容量を計測することにより、下地パターン22を検出することができる。下地パターン22のデータは、例えば、制御ユニット17内のメモリに記憶される。次に、図6に示すように、下地パターン22のデータに基づいて、再び、プローブ13を、下地パターン22の直上のエリア内に移動させる。即ち、今度は、プローブ13を、基板12の上面、ここでは、レジスト層24の上面に接触させた状態で、x方向に走査させる。この時、ステージ11とプローブ13との間に印加される電圧を制御することにより、レジスト層24を部分的に露光させ、レジスト層24に微細パターン露光エリア25を形成する。例えば、レジスト層24を露光するときは、ステージ11とプローブ13との間に電圧を印加し、プローブ13から放出される電子によりレジスト層24を露光する。それ以外のときは、ステージ11とプローブ13との間に電圧を印加しない。以上のプロセスにより、下地パターン22の直上のレジスト層24に、微細パターン露光エリア25を形成することができる。尚、この後、レジスト層24は現像される。そして、レジスト層24をマスクにして、例えば、RIEにより、層間絶縁層23をエッチングすると、下地パターン22上にコンタクトホールが形成される。図7は、微細パターンを直接形成するプロセスを示している。基板被処理基板12は、半導体層20と、半導体層20上の絶縁層21と、絶縁層21上の下地パターン例えば、導電線、電極など22と、下地パターン22を覆う層間絶縁層23とを備える。パターン形成装置を構成する要素、例えば、ステージ11、プローブ13、駆動ユニット14,15、モニタ/描画ユニット16及び制御ユニット17については、既に説明したので、ここでの説明は省略する。本例では、図1のパターン形成装置を用いて、DPN法などにより、層間絶縁層23上に材料を堆積させることにより微細パターンPを直接形成する例を説明する。微細パターンは、例えば、コンタクトホールのパターンである。まず、基板12をステージ11上に搭載する。また、駆動ユニット14,15を用いて、ステージ11及びプローブ13の少なくとも1つを駆動し、プローブ13を基板12の上面に沿って走査させる。例えば、プローブ13を、基板12の上面、ここでは、層間絶縁層23の上面から離した状態で、x方向に走査させる。また、プローブ13をx方向に走査させながら、ステージ11とプローブ13との間の静電容量を計測する。この場合、プローブ13が下地パターン22の直上のエリア内に配置されると、図5に示すように、ステージ11とプローブ13との間の静電容量Cが増加する。従って、ステージ11とプローブ13との間の静電容量を計測することにより、下地パターン22を検出することができる。下地パターン22のデータは、例えば、制御ユニット17内のメモリに記憶される。次に、下地パターン22のデータに基づいて、再び、プローブ13を、下地パターン22の直上のエリア内に移動させる。即ち、プローブ13を、基板12の上面、ここでは、層間絶縁層23の上面から離した状態で、x方向に走査させる。この時、プローブ13から層間絶縁層23上に、部分的にレジスト層24を滴下することにより、微細パターンPを有するレジスト層24を形成することができる。以上のプロセスにより、下地パターン22の直上に、レジスト層24が形成されないエリア、即ち、微細パターンPを形成することができる。尚、この後、レジスト層24をマスクにして、例えば、RIEにより、層間絶縁層23をエッチングすると、下地パターン22上にコンタクトホールが形成される。以上、第1の実施例に係わるパターン形成装置を用いれば、プローブリソグラフィ技術におけるアライメント精度OverlayaccuracyOL精度を向上させることができる。例えば、幅約10nmの下地パターンと、その直上に形成する微細パターンとのアライメント精度は、±3nm未満を実現することができる。2.第2の実施例第2の実施例は、隣接する2つのプローブのうちの1つにより下地パターンを検出するのに並行して、他の1つにより下地パターンの直上のエリア内に微細パターンを形成することが可能なパターン形成装置に関する。図8は、パターン形成装置の第2の実施例を示している。ステージ11は、基板被処理基板12の下面側に配置される。ステージ11は、基板11を支持すると共に、基板11の下面に固定電位例えば、正電位を印加する機能を有する。基板11は、例えば、半導体ウェーハである。プローブ13a,13bは、基板12の上面側に配置される。プローブ13a,13bは、互いに隣接して配置され、かつ、互いに電気的に絶縁される。プローブ13a,13bは、例えば、カンチレバー型を有するが、それに限定されることはない。駆動ユニット14,15は、ステージ11及びプローブ13a,13bの少なくとも1つを駆動する。ステージ11のみを駆動するときは、駆動ユニット15を省略してもよい。また、プローブ13a,13bのみを駆動するときは、駆動ユニット14を省略してもよい。当然、駆動ユニット14,15を用いて、ステージ11及びプローブ13a,13bの双方を駆動してもよい。プローブ13a,13bを駆動するときは、プローブ13a,13bの動きは同じになる。駆動ユニット14は、ステージ11を駆動する。例えば、駆動ユニット14は、ステージ11を二次元的に駆動する。但し、ステージ11は、駆動ユニット14により、一次元的又は三次元的に駆動させることも可能である。駆動ユニット15は、プローブ13a,13bを駆動する。例えば、駆動ユニット15は、プローブ13a,13bを三次元的に駆動する。但し、プローブ13a,13bは、駆動ユニット15により、一次元的又は二次元的に駆動することも可能である。モニタ/描画ユニット16は、基板12内の下地パターンを検出するため、及び、下地パターンの直上のエリア内に微細パターンを形成するために、プローブ13a,13bに電気的に接続される。例えば、モニタ/描画ユニット16は、ステージ11とプローブ13aとの間の静電容量を検出することにより、基板12内の下地パターンを検出する。静電容量により下地パターンを検出するとき、モニタ/描画ユニット16は、例えば、ステージ11とプローブ13aとの間に交流を印加し、その電流波形を検出する。また、微細パターンを形成するとき、モニタ/描画ユニット16は、例えば、ステージ11とプローブ13bとの間に電圧を印加する。尚、下地パターンは、静電容量以外の物理的ファクター、例えば、表面電位、磁界などにより検出することも可能である。制御ユニット17は、駆動ユニット14,15及びモニタ/描画ユニット16を制御する。制御ユニット17は、基板12とプローブ13a,13bとの相対位置を変化させる。例えば、制御ユニット17は、プローブ13a,13bが基板12に対して直線的に走査するように、駆動ユニット14,15を制御する。また、制御ユニット17は、プローブ13aにより、基板12内の下地パターンを検出するのに並行して、プローブ13bにより、下地パターンの直上のエリア内に微細パターンを形成する。ここで重要な点は、プローブ13aにより検出した下地パターンの直上のエリア内に、プローブ13bにより微細パターンを描画することにある。即ち、下地パターンの位置を直接検出し、その直上に微細パターンを形成することができる。これにより、基準となる下地パターンを検出してから実際に微細パターンを描画するまでに、プローブ13a,13bを長時間かつ長距離にわたって移動させることがなくなるため、プローブリソグラフィ技術におけるアライメント精度を向上させることができる。尚、下地パターンの検出に当たっては、基板12に対する光学的アライメントを従属的に使用してもよい。例えば、基板12に対する光学的アライメントを実行した後にプローブ13aにより下地パターンを検出すれば、さらに高精度なアライメントを実現できる。図9は、図8のパターン形成装置を用いたパターン形成プロセスを示している。このプロセスの特徴は、プローブ13aにより、下地パターンを検出するのに並行して、プローブ13bにより、下地パターン上に微細パターンを形成することにあるステップST1。即ち、下地パターンを検出するためのプローブ13aと、微細パターンを形成するためのプローブ13bとが隣接して配置されているため、下地パターンを検出するのに並行して、下地パターン上に微細パターンを形成することができる。尚、下地パターンが、導電線、電極などの電気的に機能する要素であるとき、微細パターンは、下地パターンと電気的接続を確保するためのコンタクトホールなどの要素である。また、下地パターンが、アライメントマークであるとき、微細パターンは、下地パターンの直上に形成されるアライメントマークである。図10は、図9のパターン形成プロセスの変形例を示している。まず、光学的アライメントを実行し、基板内における下地パターンの大まかな位置について把握するステップST1。この後、プローブ13aにより、下地パターンを検出するのに並行して、プローブ13bにより、下地パターン上に微細パターンを形成するステップST2。ここで、プローブにより微細パターンを形成する方法としては、第一に、基板内のレジスト層を部分的に露光する方法例えば、電子ビーム露光法など、下地パターンの直上のエリア内に直接パターンを形成する方法例えば、DPN法などがある。これらの方法の例としては、既に第1の実施例で説明したので、ここでの説明は省略する。3.第3の実施例第3の実施例は、一定間隔で配置される2つのプローブのうちの1つにより下地パターンを検出するのに並行して、他の1つにより下地パターンの直上とは異なるエリア内に微細パターンを形成することが可能なパターン形成装置に関する。図11は、パターン形成装置の第3の実施例を示している。ステージ11は、基板被処理基板12の下面側に配置される。ステージ11は、基板11を支持すると共に、基板11の下面に固定電位例えば、正電位を印加する機能を有する。基板11は、例えば、半導体ウェーハである。プローブ13a,13bは、基板12の上面側に配置される。プローブ13a,13bは、互いに一定間隔だけ離れて配置され、かつ、互いに電気的に絶縁される。プローブ13a,13bは、それぞれ、例えば、カンチレバー型を有するが、それに限定されることはない。駆動ユニット14,15は、ステージ11及びプローブ13a,13bの少なくとも1つを駆動する。ステージ11のみを駆動するときは、駆動ユニット15を省略してもよい。また、プローブ13a,13bのみを駆動するときは、駆動ユニット14を省略してもよい。当然、駆動ユニット14,15を用いて、ステージ11及びプローブ13a,13bの双方を駆動してもよい。プローブ13a,13bを駆動するときは、プローブ13a,13bの動きは同じになる。駆動ユニット14は、ステージ11を駆動する。例えば、駆動ユニット14は、ステージ11を二次元的に駆動する。但し、ステージ11は、駆動ユニット14により、一次元的又は三次元的に駆動させることも可能である。駆動ユニット15は、プローブ13a,13bを駆動する。例えば、駆動ユニット15は、プローブ13a,13bを三次元的に駆動する。但し、プローブ13a,13bは、駆動ユニット15により、一次元的又は二次元的に駆動することも可能である。モニタユニット16aは、基板12内の下地パターンを検出するために、プローブ13aに電気的に接続される。例えば、モニタユニット16aは、ステージ11とプローブ13aとの間の静電容量を検出することにより、基板12内の下地パターンを検出する。静電容量により下地パターンを検出するとき、モニタユニット16aは、例えば、ステージ11とプローブ13aとの間に交流を印加し、その電流波形を検出する。尚、下地パターンは、静電容量以外の物理的ファクター、例えば、表面電位、磁界などにより検出することも可能である。描画ユニット16bは、下地パターンの直上のエリア内に微細パターンを形成するために、プローブ13bに電気的に接続される。微細パターンを形成するとき、描画ユニット16bは、例えば、ステージ11とプローブ13bとの間に電圧を印加する。制御ユニット17は、駆動ユニット14,15、モニタユニット16a及び描画ユニット16bを制御する。制御ユニット17は、基板12とプローブ13a,13bとの相対位置を変化させる。例えば、制御ユニット17は、プローブ13a,13bが基板12に対して直線的に走査するように、駆動ユニット14,15を制御する。また、制御ユニット17は、プローブ13aにより、基板12内の下地パターンを検出するのに並行して、プローブ13bにより、下地パターンの直上とは異なるエリア内に微細パターンを形成する。ここで重要な点は、プローブ13aにより下地パターンを検出すると同時に、プローブ13bにより微細パターンを描画することにある。これにより、基準となる下地パターンを検出してから実際に微細パターンを描画するまでに、プローブ13a,13bを長時間かつ長距離にわたって移動させることがなくなるため、プローブリソグラフィ技術におけるアライメント精度を向上させることができる。尚、下地パターンの検出に当たっては、基板12に対する光学的アライメントを従属的に使用してもよい。例えば、基板12に対する光学的アライメントを実行した後にプローブ13aにより下地パターンを検出すれば、さらに高精度なアライメントを実現できる。また、図11のパターン形成装置を用いたパターン形成プロセスは、第2の実施例と同様に、図9及び図10に示すようになる。従って、パターン形成プロセスの説明については省略する。下地パターンについては、導電線、電極などの電気的に機能する要素であってもよいし、アライメントマークであってもよい。本実施例は、上述の第1及び第2の実施例と比べると、下地パターンの位置と微細パターンの位置とが異なる。従って、実際に形成された微細パターンの位置、サイズ及び形状などに基づいて、プローブ13aにより検出される下地パターンとプローブ13bにより形成する微細パターンとの関係を補正することが必要になる。例えば、微細パターンの位置、サイズ及び形状などに基づいて、プローブ13a,13bの間隔一定間隔の値や、微細パターンを形成するときのプローブ13bの位置などを調整する。そのために、本実施例では、微細パターンを形成した後に、プローブ13aにより、実際に形成された微細パターンを検出する。以下、その例について説明する。図12及び図13は、レジスト層に微細パターンを形成するプロセスを示している。基板被処理基板12は、半導体層20と、半導体層20上の絶縁層21と、絶縁層21上の下地パターン例えば、アライメントマークなど22と、下地パターン22を覆う層間絶縁層23と、層間絶縁層23上のレジスト層24とを備える。パターン形成装置を構成する要素、例えば、ステージ11、プローブ13a,13b、駆動ユニット14,15、モニタユニット16a、描画ユニット16b及び制御ユニット17については、既に説明したので、ここでの説明は省略する。本例では、図11のパターン形成装置を用いて、レジスト層24に微細パターンを形成すると共に、その微細パターンを再検出することによりプローブ13a,13bの位置や間隔を調整する例を説明する。まず、図12に示すように、基板12をステージ11上に搭載する。また、駆動ユニット14,15を用いて、ステージ11及びプローブ13a,13bの少なくとも1つを駆動し、プローブ13a,13bを基板12の上面に沿って走査させる。例えば、プローブ13aをx方向に走査させながら、ステージ11とプローブ13aとの間の静電容量を計測する。この場合、プローブ13aが下地パターン22の直上のエリア内に配置されると、図5に示すように、ステージ11とプローブ13aとの間の静電容量Cが増加する。従って、ステージ11とプローブ13aとの間の静電容量を計測することにより、下地パターン22を検出することができる。これに並行して、ステージ11とプローブ13bとの間に印加される電圧を制御することにより、レジスト層24を部分的に露光させ、レジスト層24に微細パターン露光エリア25を形成する。例えば、レジスト層24を露光するときは、ステージ11とプローブ13bとの間に電圧を印加し、プローブ13bから放出される電子によりレジスト層24を露光する。それ以外のときは、ステージ11とプローブ13bとの間に電圧を印加しない。これにより、下地パターン22の直上のレジスト層24に、微細パターン露光エリア25を形成することができる。次に、図13に示すように、プローブ13aにより、実際に形成された微細パターン25の位置、サイズ及び形状などを検出する。例えば、微細パターン25がレジスト層24の露光エリアであるときは、露光による露光エリアの僅かな表面の凹凸、露光エリアの化学的変化による容量変化、さらには、露光エリアとそれ以外のエリアとの摩擦力プローブ13aで走査したときの摩擦力などを計測することにより、微細パターン25を検出することができる。また、画像処理などの手法により、微細パターン25を直接検出してもよい。そして、目標値としての微細パターンの位置、サイズ及び形状などの要素と、実際に形成された微細パターンの位置、サイズ及び形状などの要素とを比較し、両者の関係に基づいて、プローブ13a,13bの間隔一定間隔の値や、微細パターンを形成するときのプローブ13bの位置などを調整する。本実施例によれば、プローブ13a,13bの走査中、即ち、下地パターンの検出中又は微細パターンの描画中において、微細パターンの位置、サイズ及び形状などをリアルタイムに補正することが可能である。例えば、本実施例は、ステージ11やプローブ13a,13bなどの経時劣化、また、プローブ13bから材料レジストなどを噴射するときは、材料特性及び噴射量の経時変化や、材料切れ及び材料の目詰まりによる微細パターンのサイズ及び形状の変化など、にも対応することができる。尚、微細パターンを直接形成するプロセス例えば、図7参照においても、上述と同じ効果を得ることができることは言うまでもない。4.むすび実施形態によれば、プローブリソグラフィ技術におけるアライメント精度を向上させることができる。また、アライメントマークがなくても、高精度なアライメントを実現できるため、アライメントマークを省略することも可能である。このため、TATの短縮や、製造コストの削減などを図ることもできる。但し、本実施例によるアライメントと、アライメントマークによる光学的アライメントとを組み合わせることは、当然に可能である。本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。"