"第1方向に磁化が固定された第1強磁性層と、磁化の方向が可変である第2強磁性層と、前記第1強磁性層と前記第2強磁性層との間に設けられた第1非磁性層と、を含む第1積層部と、前記第1強磁性層、前記第2強磁性層及び前記第1非磁性層が積層される積層方向に沿って前記第1積層部と積層される第2積層部であって、通電される電流によって磁化が回転して発振が生じる第3強磁性層と、前記第3強磁性層と前記積層方向に沿って積層され第2方向に磁化が固定された第4強磁性層と、前記第3強磁性層と前記第4強磁性層との間に設けられた第2非磁性層と、を含む第2積層部と、を含む積層体を含む磁気記憶素子と、前記第2強磁性層の磁化の向きに応じた前記第3強磁性層の前記発振の周波数の変化を検出することで、前記第2強磁性層の前記磁化の向きを読み出す読み出し部を含む制御部と、を備えたことを特徴とする不揮発性記憶装置。前記積層体は、前記第1積層部と前記第2積層部との間に設けられた第3非磁性層をさらに含み、前記第3非磁性層は、ルテニウムRu、タンタルTa、タングステンW、白金Pt、パラジウムPd、モリブデンMo、ニオブNb、ジルコニウムZr、チタンTi、及び、バナジウムVよりなる群から選択されたいずれかの金属、または、前記群から選択された少なくとも2つ以上を含む合金を含むことを特徴とする請求項1記載の不揮発性記憶装置。前記積層体は、前記第1積層部と前記第2積層部との間に設けられた第3非磁性層をさらに含み、前記第3非磁性層は、ルテニウムRu、オスミウムOs、及び、イリジウムIrよりなる群から選択されたいずれかの金属、または、前記群から選択された少なくとも2つ以上を含む合金を含み、前記第3非磁性層の厚さは、3ナノメートル以下であることを特徴とする請求項1記載の不揮発性記憶装置。第1方向に磁化が固定された第1強磁性層と、磁化の方向が可変である第2強磁性層と、前記第1強磁性層と前記第2強磁性層との間に設けられた第1非磁性層と、を含む第1積層部と、通電される電流によって磁化が回転して発振が生じる第3強磁性層と、前記第1強磁性層、前記第2強磁性層及び前記第1非磁性層が積層される積層方向に沿って前記第3強磁性層と積層され第2方向に磁化が固定された第4強磁性層と、前記第3強磁性層と前記第4強磁性層との間に設けられた第2非磁性層と、を含む第2積層部と、前記積層方向に対して垂直な第1面と前記第1面とは反対側の第2面とを有し、前記第1面の少なくとも一部は前記第1積層部に面し、前記第2面の少なくとも一部は前記第2積層部に面する第3非磁性層と、を含む磁気記憶素子と、前記第2強磁性層の磁化の向きに応じた前記第3強磁性層の前記発振の周波数の変化を検出することで、前記第2強磁性層の前記磁化の向きを読み出す読み出し部を含む制御部と、を備えたことを特徴とする不揮発性記憶装置。前記第3非磁性層の少なくとも一部は、前記第1積層部と前記第2積層部との間に配置されることを特徴とする請求項4記載の不揮発性記憶装置。前記磁気記憶素子は、前記第1面に面し前記第1積層部と並置された第3積層部をさらに含み、前記第3積層部は、第3方向に磁化が固定された第5強磁性層と、前記積層方向に沿って前記第5強磁性層と積層され、磁化の方向が可変である第6強磁性層と、前記第5強磁性層と前記第6強磁性層との間に設けられた第4非磁性層と、を含むことを特徴とする請求項4記載の不揮発性記憶装置。前記読み出し部は、前記第2強磁性層の磁化の向きと前記第6強磁性層の磁化の向きとに応じた前記第3強磁性層の前記発振の周波数の変化を検出することで、前記第2強磁性層の前記磁化の向きを読み出すことを特徴とする請求項6記載の不揮発性記憶装置。前記第1方向は、前記第2方向に対して逆向きであることを特徴とする請求項1~7のいずれか1つに記載の不揮発性記憶装置。前記第3強磁性層のダンピング定数α、前記第3強磁性層の磁化Msemu/cc、前記第3強磁性層の体積Vcm3、前記第3強磁性層の反磁界係数Nz、前記第3強磁性層の位置における、前記第1強磁性層、前記第2強磁性層及び前記第4強磁性層からの漏れ磁界HsOe、並びに、前記第2強磁性層の磁化を所定の方向に設定する書き込み動作において前記積層体に供給される書き込み電流IWAは、の関係eは電荷素量であり、hはプランク定数であり、θラジアンは、前記第3強磁性層の前記磁化の方向と、前記積層方向と、の間の角度であり、gθは、前記第3強磁性層のスピン偏極効率である。を満たすことを特徴とする請求項1~8のいずれか1つに記載の不揮発性記憶装置。前記第3強磁性層のダンピング定数α、前記第3強磁性層の磁化Msemu/cc、前記第3強磁性層の体積Vcm3、前記第3強磁性層の反磁界係数Nz、前記第3強磁性層の位置における、前記第1強磁性層、前記第2強磁性層及び前記第4強磁性層からの漏れ磁界HsOe、並びに、前記第2強磁性層の磁化を所定の方向に設定する書き込み動作において前記積層体に供給される書き込み電流IWAは、の関係eは電荷素量であり、hはプランク定数であり、θラジアンは、前記第3強磁性層の前記磁化の方向と、前記積層方向と、の間の角度であり、gθは、前記第3強磁性層のスピン偏極効率である。を満たすことを特徴とする請求項1~8のいずれか1つに記載の不揮発性記憶装置。前記第3強磁性層のジャイロ定数γHz/Oe、前記第3強磁性層の磁化Msemu/cc、前記第3強磁性層の反磁界係数Nz、前記第3強磁性層の位置における、前記第1強磁性層、前記第2強磁性層及び前記第4強磁性層からの漏れ磁界HsOe、前記第2強磁性層のジャイロ定数γ’Hz/Oe、前記第2強磁性層の磁化Ms’emu/cc、前記第2強磁性層の反磁界係数Nz’、前記第2強磁性層の異方性磁界HkOe、並びに、前記第2強磁性層の位置における、前記第1強磁性層、前記第3強磁性層及び前記第4強磁性層40からの漏れ磁界Hs’Oeは、のいずれかの関係を満たすことを特徴とする請求項1~10のいずれか1つに記載の不揮発性記憶装置。前記磁気記憶素子と前記読み出し部とを接続する読み出し用配線と、前記読み出し用配線に沿って設けられた導電層と、をさらに備えたことを特徴とする請求項1~11のいずれか1つに記載の不揮発性記憶装置。前記磁気記憶素子は、前記積層体の少なくとも一部の側面に対向する磁気シールドをさらに含むことを特徴とする請求項1~12のいずれか1つに記載の不揮発性記憶装置。前記磁気記憶素子の一端と前記制御部とを直接または間接に接続する第1配線と、前記磁気記憶素子の他端と前記制御部とを直接または間接に接続する第2配線と、前記第1配線と前記一端との間、前記第2配線と前記他端との間の少なくともいずれかに設けられたトランジスタをさらに備えたことを特徴とする請求項1~13のいずれか1つに記載の不揮発性記憶装置。前記磁気記憶素子は、前記第1積層部と前記第2積層部との間に設けられた第3非磁性層をさらに含み、前記磁気記憶素子の一端と前記制御部とを直接または間接に接続する第1ビット配線と、前記磁気記憶素子の他端と前記制御部とを直接または間接に接続する第2ビット配線と、前記第3非磁性層と前記制御部とを直接または間接に接続する第3ビット配線と、前記第1ビット配線と前記一端との間、及び、前記第2ビット配線と前記他端との間の少なくともいずれかに設けられた第1選択トランジスタと、前記第3ビット配線と前記第3非磁性層と間に設けられた第2選択トランジスタと、前記第1選択トランジスタのゲートと前記制御部とを直接または間接に接続する第1ワード配線と、前記第2選択トランジスタのゲートと前記制御部とを直接または間接に接続する第2ワード配線と、をさらに備えたことを特徴とする請求項1~14のいずれか1つに記載の不揮発性記憶装置。前記第1ビット配線の延在方向は、前記第2ビット配線の延在方向及び前記第3ビット配線の延在方向に対して平行であることを特徴とする請求項15記載の不揮発性記憶装置。前記第3ビット配線の延在方向は、前記第1ビット配線の延在方向及び前記第2ビット配線の延在方向と交差することを特徴とする請求項15記載の不揮発性記憶装置。複数のビットラインと、複数のワードラインと、前記複数のビットラインのそれぞれと前記複数のワードラインのそれぞれとの交差部にそれぞれ設けられた複数の記憶セルと、前記複数のビットラインに接続された読み出し部を含む制御部と、を備え、前記複数の記憶セルのそれぞれは、第1積層部と、第2積層部と、前記第1積層部と前記第2積層部との間に設けられた中間配線と、ゲートを含み、前記ゲートをオンにすることで通電可能となる選択トランジスタと、を含み、前記第1積層部は、第1方向に磁化が固定された第1強磁性層と、前記第1積層部から前記第2積層部に向かう積層方向に沿って前記第1強磁性層と積層され、磁化の方向が可変である第2強磁性層と、前記第1強磁性層と前記第2強磁性層との間に設けられた第1非磁性層と、を含み、前記第2積層部は、通電される電流によって磁化が回転して発振が生じる第3強磁性層と、前記積層方向に沿って前記第3強磁性層と積層され、第2方向に磁化が固定された第4強磁性層と、前記第3強磁性層と前記第4強磁性層との間に設けられた第2非磁性層と、を含み、前記複数のビットラインのそれぞれは、第1~第3ビット配線を有し、前記第1~第3ビット配線のそれぞれは、前記複数のビットラインのいずれかと前記複数のワードラインのいずれかとの前記交差部に設けられた前記複数の記憶セルのいずれかに接続され、前記第1ビット配線は、前記記憶セルの前記いずれかの前記第1積層部の前記中間配線とは反対側の第1端部に直接または間接に接続され、前記第2ビット配線は、前記記憶セルの前記いずれかの前記第2積層部の前記中間配線とは反対側の第2端部に直接または間接に接続され、前記第3ビット配線は、前記記憶セルの前記いずれかの前記中間配線に直接または間接に接続され、前記記憶セルの前記いずれかの前記選択トランジスタは、前記第1ビット配線と前記第1端部との間、及び、前記第2ビット配線と前記第2端部との間の少なくともいずれかに配置され、前記複数のワード配線の前記いずれかは、前記記憶セルの前記いずれかの前記選択トランジスタの前記ゲートと接続されており、前記読み出し部は、前記第2強磁性層の磁化の向きに応じた前記第3強磁性層の前記発振の周波数の変化を検出することで、前記第2強磁性層の前記磁化の向きを読み出すことを特徴とする不揮発性記憶装置。第1方向に磁化が固定された第1強磁性層と、前記第1強磁性層と積層され、磁化の方向が可変である第2強磁性層と、前記第1強磁性層と前記第2強磁性層との間に設けられた第1非磁性層と、を含む第1積層部と、前記第1強磁性層から前記第2強磁性層に向かう積層方向に沿って前記第1積層部と積層された第2積層部であって、通電される電流によって磁化が回転して発振が生じる第3強磁性層と、前記積層方向に沿って前記第3強磁性層と積層され、第2方向に磁化が固定された第4強磁性層と、前記第3強磁性層と前記第4強磁性層との間に設けられた第2非磁性層と、を含む第2積層部と、前記第1積層部と前記第2積層部との間に設けられた第1中間配線と、を含む第1磁気記憶素子と、前記積層方向に対して直交する軸に沿って前記第1磁気記憶素子と並置された第2磁気記憶素子であって、第3方向に磁化が固定された第5強磁性層と、前記第5強磁性層と前記積層方向に沿って積層され、磁化の方向が可変である第6強磁性層と、前記第5強磁性層と前記第6強磁性層との間に設けられた第3非磁性層と、を含む第3積層部と、前記積層方向に沿って前記第3積層部と積層された第4積層部であって、通電される電流によって磁化が回転して発振が生じる第7強磁性層と、前記積層方向に沿って前記第7強磁性層と積層され、第4方向に磁化が固定された第8強磁性層と、前記第7強磁性層と前記第8強磁性層との間に設けられた第4非磁性層と、を含む第4積層部と、前記第3積層部と前記第4積層部との間に設けられた第2中間配線と、を含む第2磁気記憶素子と、前記第1積層部の前記第1中間配線とは反対側の第1端部に直接または間接に接続された第1ビット配線と、前記第2積層部の前記第1中間配線とは反対側の第2端部に直接または間接に接続された第2ビット配線と、前記第1中間配線及び前記第2中間配線に直接または間接に接続された第3ビット配線と、前記第3積層部の前記第2中間配線とは反対側の第3端部に直接または間接に接続された第4ビット配線と、前記第4積層部の前記第2中間配線とは反対側の第4端部に直接または間接に接続された第5ビット配線と、前記第1ビット配線と前記第1端部との間に配置された第1選択トランジスタと、前記第1中間配線と前記第3ビット配線との間に接続された第2選択トランジスタと、前記第4ビット配線と前記第3端部との間に配置された第3選択トランジスタと、前記第2中間配線と前記第3ビット配線との間に接続された第4選択トランジスタと、前記第1選択トランジスタのゲートと、前記第3選択トランジスタのゲートと、に直接または間接に接続された第1ワード配線と、前記第2選択トランジスタのゲートと、前記第4選択トランジスタのゲートと、に直接または間接に接続された第2ワード配線と、前記第1~第5ビット配線に接続され、前記第2強磁性層の磁化の向きに応じた前記第3強磁性層の前記発振の周波数の変化を検出することで前記第2強磁性層の前記磁化の向きを読み出す、または、前記第6強磁性層の磁化の向きに応じた前記第7強磁性層の前記発振の周波数の変化を検出することで前記第6強磁性層の前記磁化の向きを読み出す読み出し部を含む制御部と、を備えたことを特徴とする不揮発性記憶装置。本発明の実施形態は、安定した動作が可能な不揮発性記憶装置を提供する。本発明の実施形態によれば、磁気記憶素子と、制御部と、を備えた不揮発性記憶装置が提供される。前記磁気記憶素子は、積層体を含む。前記積層体は、第1積層部と、第2積層部と、を含む。前記第1積層部は、第1方向に磁化が固定された第1強磁性層と、磁化の方向が可変である第2強磁性層と、前記第1強磁性層と前記第2強磁性層との間に設けられた第1非磁性層と、を含む。前記第2積層部は、前記第1強磁性層、前記第2強磁性層及び前記第1非磁性層が積層される積層方向に沿って前記第1積層部と積層される。前記第2積層部は、通電される電流によって磁化が回転して発振が生じる第3強磁性層と、前記第3強磁性層と前記積層方向に沿って積層され第2方向に磁化が固定された第4強磁性層と、前記第3強磁性層と前記第4強磁性層との間に設けられた第2非磁性層と、を含む。前記制御部は、前記第2強磁性層の磁化の向きに応じた前記第3強磁性層の前記発振の周波数の変化を検出することで、前記第2強磁性層の前記磁化の向きを読み出す読み出し部を含む。以下に、各実施形態について図面を参照しつつ説明する。なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。第1の実施形態図1は、第1の実施形態に係る不揮発性記憶装置の構成を示す模式図である。図1に表したように、実施形態に係る不揮発性記憶装置610は、磁気記憶素子110と、制御部550と、を備える。制御部550は、読み出し部510を含む。磁気記憶素子110は、積層体SB0を含む。積層体SB0は、第1積層部SB1と、第2積層部SB2と、を含む。第1積層部SB1は、第1強磁性層10と、第2強磁性層20と、第1非磁性層10nと、を含む。第1強磁性層10においては、磁化第1強磁性層10の磁化が第1方向に固定されている。例えば、第1方向は、第1強磁性層10の膜面に対して垂直な成分を有する。膜面は、層の主面に対して平行な面であり、層面に対応する。但し、実施形態はこれに限らず、第1方向は、任意である。以下では、まず、第1方向が、第1強磁性層10の膜面に対して垂直な成分を有する場合の例について説明する。すなわち、第1強磁性層10においては、膜面に対して垂直な成分を有する第1方向に磁化が固定されている。第2強磁性層20においては、磁化第2強磁性層20の磁化の方向が可変である。第2強磁性層20の磁化の向きは、可変である。第2強磁性層20の磁化の方向は、例えば、膜面第2強磁性層20の膜面に対して垂直である。但し、実施形態はこれに限らず、第2強磁性層20の磁化の方向は、任意である。以下では、第2強磁性層20の磁化の方向が、第2強磁性層20の膜面に対して垂直な成分を有する場合の例について説明する。第1非磁性層10nは、第1強磁性層10と第2強磁性層20との間に設けられる。すなわち、第1強磁性層10、第2強磁性層20及び第1非磁性層10nは、積層される。第1強磁性層10、第2強磁性層20及び第1非磁性層10nが重ねられる方向軸を積層方向SD1とする。積層方向SD1は、例えば、第1強磁性層10の膜面に対して垂直である。説明の便宜上、積層方向SD1をZ軸とする。Z軸に対して垂直な1つの軸をX軸とする。Z軸とX軸とに対して垂直な軸をY軸とする。本願明細書において、積層は、複数の層が互いに接して重ねられる場合に加え、間に別の要素が挿入されて複数の層が重ねられる場合を含む。第2積層部SB2は、積層方向SD1に沿って第1積層部SB1と積層される。第2積層部SB2は、第3強磁性層30と、第4強磁性層40と、第2非磁性層20nと、を含む。第3強磁性層30においては、通電される電流によって磁化第3強磁性層30の磁化が回転して発振が生じる。第3強磁性層30においては、磁化第3強磁性層30の磁化の方向は、可変である.第3強磁性層30の磁化の方向は、例えば、第3強磁性層30の膜面に対して平行である。但し、実施形態はこれに限らず、第3強磁性層30の磁化の方向は、任意である。以下では、第3強磁性層30の磁化の方向が、第3強磁性層30の膜面に対して平行な成分を有する場合の例について説明する。第4強磁性層40は、第3強磁性層30と積層方向SD1に沿って積層される。第4強磁性層40においては、磁化第4強磁性層40の磁化は、第2方向に固定されている。第2方向は、例えば、第4強磁性層40の膜面に対して垂直な成分を有する方向である。但し、実施形態はこれに限らず、第2方向は、任意である。以下では、まず、第2方向が、第4強磁性層40の膜面に対して垂直な成分を有する場合の例について説明する。第2非磁性層20nは、第3強磁性層30と第4強磁性層40との間に設けられる。この例では、積層体SB0は、第3非磁性層30nをさらに含む。第3非磁性層30nは、第1積層部SB1と第2積層部SB2との間に設けられる。第3非磁性層30nは、必要に応じて設けられ、場合によっては省略可能である。また、この例では、不揮発性記憶装置610は、第1配線81と第2配線82と、をさらに備えている。第1配線81は、積層体SB0の一端便宜的に第1積層部SB1の側の端とするに、直接または間接に接続される。第2配線82は、積層体SB0の他端便宜的に第2積層部SB2の側の端とするに、直接または間接に接続される。第1配線81は、磁気記憶素子110の一端と制御部550とを直接または間接に接続する。第2配線82は、磁気記憶素子110の他端と制御部550とを直接または間接に接続する。この例では、第2配線82が、読み出し部510に接続される。図2a及び図2bは、第1の実施形態に係る別の不揮発性記憶装置の構成を示す模式図である。図2a及び図2bに表したように、実施形態に係る別の不揮発性記憶装置610a及び610bは、スイッチSWをさらに含む。スイッチSWは、積層体SB0の上記の一端と、第1配線81と、の間第1位置、及び、積層体SB0の上記の他端と、第2配線82と、の間第2位置の少なくともいずれかに設けられる。スイッチSWとして、例えば選択トランジスタTRが用いられる。また、第3非磁性層30nが設けられ、第3非磁性層30nと制御部550とが電気的に接続される場合において、スイッチSWは、第3非磁性層30nと制御部550との間第3位置に設けられても良い。本願明細書において、直接に接続されるは、間に他の導電性の部材例えばビア電極や配線などが挿入されないで電気的に接続される状態を含む。間接に接続されるは、間に他の導電性の部材例えばビア電極や配線などが挿入されて電気的に接続される状態、及び、間にスイッチ例えばトランジスタなどが挿入されて、導通と非導通とが可変の状態で接続される状態を含む。以下では、説明を簡単にするために、図1に例示した磁気記憶素子110に関して説明する。読み出し部510は、第2強磁性層20の磁化の向きに応じた第3強磁性層30の発振の周波数の変化を検出することで、第2強磁性層20の磁化の向きを読み出す。読み出し部510は、第3強磁性層30の発振の周波数の変化を検出する機構である。これにより、安定した動作が可能な不揮発性記憶装置が提供できる。以下、磁気記憶素子110の動作の例について説明する。磁気記憶素子110においては、例えば、積層方向SD1に沿って積層体SB0に電流を流すことによりスピン偏極した電子を第2強磁性層20に作用させ、且つ、第3強磁性層30の磁化が電子のスピン偏極方向へそろうことにより発生する磁界を第2強磁性層20に作用させる。これにより、第2強磁性層20の磁化の方向を電流の向きに応じた方向に決定可能とする。上記の電流は、積層体SB0の各層の膜面に対して略垂直な方向に流れる。磁気記憶素子110において、第1積層部SB1は、磁気記憶部として機能する。そして、第2積層部SB2は、読み出し時において、第1積層部SB1における磁気記憶状態を読み出すセンサとして機能する。以下、第2積層部SB2を、適宜、センサ部と言い、第1積層部SB1を、適宜、磁気記憶部と言う。第1強磁性層10は、例えば、第1の磁化固定層である。第2強磁性層20においては、例えば、磁化容易軸が膜面に対して略垂直方向である。第2強磁性層20は、磁気記憶層として機能する。第1非磁性層10nは、第1のスペーサ層として機能する。第1強磁性層10と、第1非磁性層10nと、第2強磁性層20と、を含む第1積層部SB1は、例えば、MTJMagneticTunnelJunctionの構造を有する。第3強磁性層30は、例えば、磁化回転層として機能する。第4強磁性層40は、例えば、磁化が膜面に対して略垂直方向に固定された第2の磁化固定層として機能する。第2非磁性層20nは、第2のスペーサ層として機能する。例えば、Z軸に対して垂直なX-Y平面に射影したときZ軸に沿ってみたときの第1積層部SB1及び第2積層部SB2の形状は、円形扁平円を含むである。ただし、実施形態において、X-Y平面に射影したときの第1積層部SB1及び第2積層部SB2の形状は、任意である。本具体例では、第1強磁性層10、第2強磁性層20及び第4強磁性層40には、例えば、垂直磁化膜が用いられる。第3強磁性層には、例えば、面内磁化膜が用いられる。以下、垂直磁化膜及び面内磁化膜について簡単に説明する。図3a及び図3bは、磁化を示す模式図である。図3aは、垂直磁化膜における磁化を例示している。図3bは、面内磁化膜における磁化を例示している。図3a及び図3bに表したように、積層方向SD1に対して垂直な1つの軸を面内軸SD2とする。面内軸SD2は、X-Y平面内の軸である。磁化72は、膜面に対して垂直な方向の磁化斜影成分積層方向SD1に対して平行な磁化成分72aと、膜面に対して平行な方向の磁化斜影成分面内軸SD2に対して平行な磁化成分72bと、を有する。図3aに表したように、垂直磁化膜は、膜面に対して垂直な磁化成分72aが、膜面に対して平行な磁化成分72bよりも大きい磁化状態を有する。垂直磁化膜において、磁化の方向が膜面に対して略垂直であることが動作特性上望ましい。図3bに表したように、面内磁化膜は、膜面に対して平行な磁化成分72bが、膜面に対して垂直な磁化成分72aよりも大きい磁化状態を有する。面内磁化膜において、磁化の方向が膜面に対して略平行であることが動作特性上望ましい。説明の便宜上、第1積層部SB1から第2積層部SB2に向かう方向を上または上向きと言う。第2積層部SB2から第1積層部SB1に向かう方向を下または下向きと言う。図1に例示したように、本具体例では、第1方向第1強磁性層10の磁化の方向は、上向きであり、第2方向第4強磁性層40の磁化の方向は、下向きである。ただし、後述するように、第1方向及び第2方向は種々の変形が可能である。磁気記憶素子110において、例えば、積層体SB0を挟む一対の電極第1配線81に接続された電極図示しない、及び、第2配線82に接続された電極図示しないにより、積層体SB0に電子電流を流すことができる。電子電流は電子の流れである。上向きに電流が流れるときには、電子電流は下向きに流れる。第2強磁性層20は、データを記憶する役割をもつ。第2強磁性層20の磁化は、比較的容易に反転可能である。第3強磁性層30においては、書き込み時には、例えば、スピン偏極した電子の方向へ磁化の向きがそろう。第3強磁性層30においては、例えば、読み出し時には、高周波磁界が発生する。膜面に対して垂直な方向に電子電流を流すと、第3強磁性層30における磁化が歳差運動する。これにより、回転磁界高周波磁界が発生する。そして、第3強磁性層30の電位第2積層部SB2の両端に印加される電圧が、交流変動する。高周波磁界の周波数及び電圧の周波数は、例えば約1GHzギガヘルツ~60GHz程度である。磁気記憶素子110においては、電子電流を積層体SB0に流すことによって、第2強磁性層20の磁化の方向を制御することができる。具体的には、電子電流の流れる向き極性を変えることで第2強磁性層20の磁化の向きを反転させることができる。情報を記憶させる場合において、例えば、第2強磁性層20の磁化の方向に応じて、0と1とがそれぞれ割り当てられる。磁気記憶素子110における書き込み動作の例について説明する。図4a~図4dは、実施形態に係る磁気記憶素子の動作を示す模式図である。これらの図は、磁気記憶素子110における書き込み動作の際の第1積層部SB1の状態を例示している。これらの図では、第2積層部SB2及び第3非磁性層30nは省略されている。図4aは、第1強磁性層10から第2強磁性層20に向かって電子電流60を流し始めた状態を例示している。図4bは、第1強磁性層10から第2強磁性層20に向かって電子電流60を流し終えた状態磁化が反転した状態を例示している。図4cは、第2強磁性層20から第1強磁性層10に向かって電子電流60を流し始めた状態を例示している。図4dは、第2強磁性層20から第1強磁性層10に向かって電子電流60を流し終えた状態磁化が反転した状態を例示している。図4c及び図4dは、図4a及び図4bに示した場合に対して、電子電流60の向きを反転させた場合に相当する。書き込み動作においては、第1強磁性層10の膜面及び第2強磁性層20の膜面を横切るように電子電流60を流して、第2強磁性層20に対して書き込み動作が実施される。ここでは、第1非磁性層10nを介した磁気抵抗効果が、ノーマルタイプである場合について説明する。ノーマルタイプの磁気抵抗効果においては、非磁性層の両側の磁性層の磁化どうしが互いに平行である時の電気抵抗は、反平行である時の電気抵抗よりも低い。ノーマルタイプの場合、第1非磁性層10nを介した第1強磁性層10と第2強磁性層20との間の電気抵抗は、第1強磁性層10の磁化が第2強磁性層20の磁化に対して平行である時には、反平行である時よりも低い。図4aに表したように、膜面に対して略垂直方向の磁化12aを有する第1強磁性層10を通過した電子は、第1強磁性層10の磁化と同じ方向のスピンをもつようになる。この電子が、第2強磁性層20へ流れると、このスピンのもつ角運動量が第2強磁性層20へ伝達され、第2強磁性層20の磁化32に作用する。すなわち、いわゆるスピントランスファトルクが働く。これにより、図4bに表したように、第2強磁性層20の磁化32は、第1強磁性層10の磁化12aと同じ向きになる。この向きは、図4bにおいて上向きであり、例えば積層方向SD1に対して平行な1つの方向である。この向き図4bにおいて上向きの磁化32を有する第2強磁性層20の状態に、例えば0を割り当てる。図4cに表したように、第1非磁性層10nを通過した電子のうちで、第1強磁性層10の磁化12aと同じ向き図4cにおいて上向きのスピンをもった電子は、第1強磁性層10を通過する。一方、第1強磁性層10の磁化12aに対して逆向き図4cにおいて下向きのスピンをもった電子は、第1強磁性層10と第1非磁性層10nとの界面において反射される。この反射された電子のスピンの角運動量が第2強磁性層20へ伝達され、第2強磁性層20の磁化32に作用する。これにより、図4dに表したように、第2強磁性層20の磁化32は、第1強磁性層10の磁化12aに対して逆向き図4dにおいて下向きになる。すなわち、スピントランスファトルクが働く。この向き図4dおいて下向きの磁化32を有する第2強磁性層20の状態に、例えば1を割り当てる。このような作用に基づいて、第2強磁性層20の異なる状態に、0または1が適宜割り当てられる。これにより、磁気記憶素子110における書き込みが実施される。一方、磁気抵抗効果がリバースタイプの場合は、第1非磁性層10nを介した第1強磁性層10と第2強磁性層20との間の電気抵抗は、第1強磁性層10の磁化が第2強磁性層20の磁化に対して平行である時には、反平行である時よりも高い。リバースタイプにおける書き込み動作は、ノーマルタイプの場合と同様である。本実施形態における書き込み動作において、センサ部から発生する磁界が、第2強磁性層20における磁化の反転に作用し、第2強磁性層20における磁化反転をアシストする場合がある。図5a及び図5bは、第1の実施形態に係る不揮発性記憶装置の動作を示す模式図である。すなわち、これらの図は、反転磁化のアシストを例示している。図5aにおいて、センサ部から磁気記憶部に向かう方向下向きに電流書き込み電流IWを流すと、センサ部の第3強磁性層30の磁化の方向は、スピン偏極電子から受けるトルクによって下向きに傾く。その結果、第3強磁性層30から発生する漏れ磁界H1dは、下向きの磁界となる。下向きの漏れ磁界H1dが磁気記憶部の第2強磁性層20に印加され、第2強磁性層20の磁化の反転がアシストされ、効率的に磁化が反転する。図5bにおいて、上向きに電流書き込み電流IWを流すと、センサ部の第3強磁性層30の磁化の方向は、スピン偏極電子から受けるトルクによって上向きに傾く。その結果、第3強磁性層30から発生する漏れ磁界H1uは、上向きの磁界となる。上向きの漏れ磁界H1uが磁気記憶部の第2強磁性層20に印加され、第2強磁性層20の磁化の反転がアシストされ、効率的に磁化が反転する。以上のような書き込み動作は、例えば、制御部550により行われる。次に、磁気記憶素子110における読み出し動作の例について説明する。本実施形態においては、第2強磁性層20の磁化の方向の検出は、センサ部の第3強磁性層30の発振周波数を利用して行われる。図6a及び図6bは、第1の実施形態に係る不揮発性記憶装置の動作を示す模式図である。これらの図は、磁気記憶素子110の読み出し動作を例示している。これらの図は、第2強磁性層20の磁化の方向に応じて、第3強磁性層30に印加される漏洩磁界の大きさが変化する状態を例示している。この例では、第2強磁性層20の上に、第1強磁性層10、第4強磁性層40及び第3強磁性層30がこの順で積層されている。第1強磁性層10の磁化の方向は上向きで、第4強磁性層40の磁化の方向は下向きである。第3強磁性層30においては、膜面内に磁化方向が存在する。読み出し電流IRは、例えば、下向きに流される。図6aに表したように、第2強磁性層20の磁化の方向が下向きのとき、第3強磁性層30の位置において、下向きの漏れ磁界H2dが印加される。一方、図6bに表したように、第2強磁性層20の磁化の方向が上向きのとき、第3強磁性層の位置において、上向きの漏れ磁界H2uが印加される。第2強磁性層20の磁化の方向が下向きのときと、上向きのときと、で、第3強磁性層30に印加される漏れ磁界の向きが変化するため、第3強磁性層30における発振の周波数が変化する。図7は、第1の実施形態に係る不揮発性記憶装置の動作を示す模式図である。同図は、第2強磁性層20の磁化の方向と、第3強磁性層30における発振の周波数fと、の関係を模式的に示している。第2強磁性層20の磁化の方向が上向きのとき、第2強磁性層20の磁化の向きは、第1強磁性層10の磁化の向きと同じであり、平行状態Sppである。第2強磁性層20の磁化の方向が下向きのとき、第2強磁性層20の磁化の向きは、第1強磁性層10の磁化の向きと反対であり、反平行状態Sapである。図7に表したように、第2強磁性層20の磁化の方向が上向き平行状態Sppのとき、発振の周波数fは平行状態周波数fppである。第2強磁性層20の磁化の方向が下向き反平行状態Sapのとき、発振の周波数fは反平行状態周波数fapである。例えば、平行状態周波数fppは、反平行状態周波数fapよりも低く、両者の差周波数変化Δfは例えば、100MHzメガヘルツ以上900MHz以下程度である。第2強磁性層20における磁化の方向向きの変化に応じて生じる、第3強磁性層30における発振の周波数の変化周波数変化Δfは、第2積層部SB2の両端の電圧変動の周波数の変化を生じさせる。このような周波数の変化を、例えば、ローパスフィルタ、バンドパスフィルタ及び遅延検波回路などの少なくともいずれかを用いて検出することで、第2強磁性層20における磁化の方向向きが判別可能となる。図7に示した例では、例えばローパスフィルタによって反平行状態Sapの周波数帯域をカットオフする。これにより、平行状態Sppの電圧信号が選択的に検出される。すなわち、検波信号ローパスフィルタを通過した信号の有無に基づいて、磁化状態第2強磁性層20に書き込まれた情報を判別することができる。これらの周波数が互いに異なる状態に、それぞれ0と1とを対応づけることにより、2値データの記憶の読み出しが可能となる。なお、読み出し電流IRの向きは、センサ部から磁気記憶部へ向かう方向下向きに限らず、逆向き上向きでも良い。以上のような読み出し動作は、例えば、制御部550に設けられる読み出し部510により行われる。図8は、第1の実施形態に係る不揮発性記憶装置の特性を示す模式図である。同図は、本実施形態の動作において用いられる電流Ic書き込み電流IW及び読み出し電流IRを例示している。図8に表したように、読み出し電流IRは、書き込み電流IWよりも小さい。第3強磁性層30に流れる電流Icが読み出し電流IRの大きさのとき、第3強磁性層30は発振する。電流Icが書き込み電流IWの大きさのときには、第3強磁性層30は発振せず、第3強磁性層30の磁化は、スピントルクの方向へそろう。すなわち、読み出し時においては、第3強磁性層30において発振が生じ、書き込み時においては、第3強磁性層30において発振が生じない。このような条件に設定することで、上記の書き込み動作と読み出し動作とが分離して実施される。本願発明者は、第3強磁性層30の特性と、書き込み電流IWと、が所定の関係を満たすときに、上記の動作状態が実現できることを見出した。第3強磁性層30のダンピング定数をαとし、第3強磁性層30の磁化をMsemu/cc:イーエムユー/シーシー,emu/cc=emu/cm3とし、第3強磁性層30の体積をV立方センチメートルとし、第3強磁性層30の反磁界係数をNzとする。第3強磁性層30の位置における、第1強磁性層10、第2強磁性層20及び第4強磁性層40からの漏れ磁界をHsOe:エルステッドとする。第2強磁性層20の磁化を所定の方向に設定する書き込み動作において積層体SB0に供給される書き込み電流をIWA:アンペアとする。これらの値が以下の第1式の関係を満たすとき、上記の動作状態読み出し電流IRにおいて第3強磁性層30が発振し、書き込み電流IWにおいて第3強磁性層30は発振せずに磁化がスピントルクの方向へそろうが実現できる。ダンピング定数α及び反磁界係数Nzは、無次元の定数である。ここで、eは、電荷素量であり、約1.60218×10-19As:アンペア秒である。hは、プランク定数であり、約6.626×10-27ergs:エルグ秒である。なお、6.626×10-27ergsエルグ秒は、6.626×10-34Jsジュール秒に相当する。θrad:ラジアンは、第3強磁性層30の磁化の方向と、積層方向SD1Z軸と、の間の角度である。なお、単位系として、°:度からrad:ラジアンへの変換はrad=2π/360×度である。gθは、第3強磁性層30のスピン偏極効率である。本願発明者は、磁気記憶素子110の第3強磁性層30の磁化の特性についてさらに検討した。図9は、第1の実施形態に係る不揮発性記憶装置の特性を示すグラフ図である。同図は、第3強磁性層30が発振している状態における第3強磁性層30の磁化の角度θをマイクロマグネティクスで計算した結果の一例を示している。この計算では、第2積層部SB2をX-Y平面に射影したときの形状が円であり、その直径φが20nmナノメートルと50nmとの2つのモデルを採用した。そして、第3強磁性層30の磁化ベクトルのZ軸に対して平行な成分の、磁化ベクトルに対する比率膜面直方向割合を求めた。横軸は、第3強磁性層30に流れる電流IcμA:マイクロアンペアである。縦軸は、磁化の膜面直方向割合Anr第3強磁性層30が発振状態を維持しているときにおける、第3強磁性層30の磁化ベクトルのZ軸に対して平行な成分の、磁化ベクトルに対する比率である。図9から、第3強磁性層30における磁化の膜面直方向割合Anrは、0.4以下であることが分かる。このようなマイクロマグネティクス解析で明らかになった知見によると、第3強磁性層30のダンピング定数α、第3強磁性層30の磁化Ms、第3強磁性層30の体積V、第3強磁性層30の反磁界係数Nz、第3強磁性層30の位置における、第1強磁性層10、第2強磁性層20及び第4強磁性層40からの漏れ磁界Hs、並びに、書き込み電流IWが、以下の第2式の関係を満たすとき、上記の動作状態が実現できる。第2強磁性層20の共鳴周波数近傍の磁界が第2強磁性層20に印加されると、共鳴効果によって、第2強磁性層20の磁化の反転は、アシストされる。本願発明者が見出した知見によれば、第2強磁性層20の共鳴周波数に対して、±1GHz以内の帯域の外部磁界が第2強磁性層20に印加されると、第2強磁性層20において共鳴効果が生じる。読み出し時の誤書き込みを抑制するために、読み出し電流IRの大きさの電流において第2強磁性層20に書き込みが生じないようにすることに加え、第3強磁性層30における発振の周波数fが、第2強磁性層20における共鳴効果が起きない周波数帯域であることが望ましい。すなわち、センサ部の発振の周波数fの上限値fmaxは、以下の第3式で与えられる。ここでは、Msは第3強磁性層30の磁化であり、Nzは第3強磁性層30の反磁界係数であり、γは第3強磁性層30のジャイロ定数約17.6×106Hz/Oeヘルツ/エルステッドであり、Hsは、第3強磁性層30の位置における、第1強磁性層10、第2強磁性層20及び第4強磁性層40からの漏れ磁界Oe:エルステッドである。一方、第1積層部SB1の第2強磁性層20における共鳴周波数foは、以下の第4式で与えられる。ここで、Ms’emu/ccは、第2強磁性層20の磁化である。Nz’は、第2強磁性層20の反磁界係数である。γ’は、第2強磁性層20のジャイロ定数約17.6×106Hz/Oeヘルツ/エルステッドである。Hs’Oeは、第2強磁性層20の位置における、第1強磁性層10、第3強磁性層30及び第4強磁性層40からの漏れ磁界である。反磁界係数Nz’は、無次元の定数である。HkOe:エルステッドは、第2強磁性層20の異方性磁界である。読み出し時における誤書き込みを抑制するためには、fmaxとfoとの差の絶対値が、1GHz以上であることが望ましい。すなわち|fmax-fo|>109ヘルツであることが望ましい。よって、誤書き込みを抑制するために、センサ部と磁気記憶部とにおける構成材料などを含むは、以下の第5式または第6式を満たすことが望ましい。例えば、第3強磁性層30に対して漏洩磁界がキャンセルされるように、第1強磁性層10の磁化の向き第1方向を、第4強磁性層40の磁化の向き第2方向に対して逆方向にしたときには、Hs’=0となる。さらに、例えば図9に関して説明した知見本願発明者がマイクロマグネティクス解析で見出した、発振時の第3強磁性層30の磁化の角度θに関する知見によれば、上記の第5式及び第6式から以下の第7式が導出される。上記の第7式に示される2つの条件のいずれかを満たすことで、誤書き込みが抑制できる。本実施形態に係る不揮発性記憶装置610においては、書き込み動作においては、積層方向SD1に沿って積層体SB0に電流を流すことによりスピン偏極した電子を第2強磁性層20に作用させることで、第2強磁性層20の磁化の方向をその電流の向きに応じた方向に決定可能である。読み出し動作においては、第2強磁性層20の磁化の向きによって第3強磁性層30の磁化が回転する周波数が変化する。第3強磁性層30の磁化の回転の周波数fの違いを検出することで、第2強磁性層20の磁化の向きを読み出すことが可能である。磁気記憶部の第2強磁性層20の磁気記憶状態を、センサ部の第3強磁性層30の発振の周波数fの違いとして検出するため、読み出し動作におけるSN比は、磁気記憶部のMR比に依存しない。MR比に対する許容範囲が広がるため、磁気記憶部に用いる材料の選択自由度を広げることができる。書き込み時に第3強磁性層30の漏洩磁界を第2強磁性層20に作用させて磁化反転をアシストさせる場合、読み出し動作の電流では第2強磁性層20はより反転しにくいため、誤書き込みを防ぐことが可能となる。また、センサ部と磁気記憶部との間に後述する中間配線を設ける構造においては、読み出し動作の際に磁気記憶部を電流が経由しない構成が可能となるため、読み出し時の誤書き込みを防ぐことが可能となる。以下、本実施形態に係る不揮発性記憶装置610に用いられる磁気記憶素子における、積層体SB0の種々の積層構成の例について説明する。図10a及び図10bは、第1の実施形態に係る不揮発性記憶装置の一部の構成を示す模式的断面図である。図10a及び図10bに表したように、磁気記憶素子111a及び111bにおいては、第1強磁性層10は、第2強磁性層20と第4強磁性層40との間に配置され、第4強磁性層40は、第1強磁性層10と第3強磁性層30との間に配置されている。第3非磁性層30nは、第1強磁性層10と第4強磁性層40との間に配置されている。第1~第4強磁性層10~40がこのような順番で配列する構成を便宜的に第1積層構成ということにする。磁気記憶素子111aにおいては、第1強磁性層10の磁化は上向きであり、第4強磁性層40の磁化も上向きである。磁気記憶素子111bにおいては、第1強磁性層10の磁化は下向きであり、第4強磁性層40の磁化も下向きである。図11a及び図11bは、第1の実施形態に係る不揮発性記憶装置の一部の構成を示す模式的断面図である。図11a及び図11bに表したように、磁気記憶素子112a及び112bにおいても、積層体SB0は、第1積層構成を有する。なお、磁気記憶素子112bは、図1に例示した磁気記憶素子110と同じ構成を有している。磁気記憶素子112aにおいては、第1強磁性層10の磁化は上向きであり、第4強磁性層40の磁化は下向きである。磁気記憶素子112bにおいては、第1強磁性層10の磁化は下向きであり、第4強磁性層40の磁化は上向きである。図12a及び図12bは、第1の実施形態に係る不揮発性記憶装置の一部の構成を示す模式的断面図である。図12a及び図12bに表したように、磁気記憶素子112c及び112dにおいては、積層体SB0は、第1積層構成を有している。そして、これらにおいては、第1強磁性層10の磁化の向き及び第4強磁性層40の磁化の向きが膜面に対して斜めである。この場合も、第1方向に固定された磁化第1強磁性層10の磁化の垂直斜影成分の向きは、第2方向に固定された磁化第4強磁性層40の磁化の垂直斜影成分の向きに対して逆向きである。図13a及び図13bは、第1の実施形態に係る不揮発性記憶装置の一部の構成を示す模式的断面図である。図13a及び図13bに表したように、磁気記憶素子121a及び121bにおいては、第2強磁性層20は、第1強磁性層10と第3強磁性層30との間に配置され、第3強磁性層30は、第2強磁性層20と第4強磁性層40との間に配置されている。第3非磁性層30nは、第2強磁性層20と第3強磁性層30との間に配置されている。第1~第4強磁性層10~40がこのような順番で配列する構成を便宜的に第2積層構成ということにする。図14a及び図14bは、第1の実施形態に係る不揮発性記憶装置の一部の構成を示す模式的断面図である。図14a及び図14bに表したように、磁気記憶素子131a及び131bにおいては、第2強磁性層20は、第1強磁性層10と第4強磁性層40との間に配置され、第4強磁性層40は、第2強磁性層20と第3強磁性層30との間に配置されている。第3非磁性層30nは、第2強磁性層20と第4強磁性層40との間に配置されている。第1~第4強磁性層10~40がこのような順番で配列する構成を便宜的に第3積層構成ということにする。図15a及び図15bは、第1の実施形態に係る不揮発性記憶装置の一部の構成を示す模式的断面図である。図15a及び図15bに表したように、磁気記憶素子141a及び141bにおいては、第1強磁性層10は、第2強磁性層20と第3強磁性層30との間に配置され、第3強磁性層30は、第1強磁性層10と第4強磁性層40との間に配置されている。第3非磁性層30nは、第1強磁性層10と第3強磁性層30との間に配置されている。第1~第4強磁性層10~40がこのような順番で配列する構成を便宜的に第4積層構成ということにする。第2積層構成を有する磁気記憶素子121a及び121b、第3積層構成を有する磁気記憶素子131a及び131b、及び、第4積層構成を有する磁気記憶素子141a及び141bにおいては、第1方向に固定された磁化第1強磁性層10の磁化の垂直斜影成分の向きは、第2方向に固定された磁化第4強磁性層40の磁化の垂直斜影成分の向きに対して逆向きである。第2~第4積層構成において、第1強磁性層10の磁化の垂直斜影成分の向きは、第4強磁性層40の磁化の垂直斜影成分の向きと同じでも良い。また、第2~第4積層構成において、第1強磁性層10の磁化及び第4強磁性層40の磁化の向きは、膜面に対して斜めでも良い。図16a~図16dは、第1の実施形態に係る不揮発性記憶装置の一部の構成を示す模式的断面図である。これらの図は、第2積層部SB2における磁化の向きの例を示している。これらの図においては、磁気記憶素子における第1積層部SB1及び第3非磁性層30nが省略されている。図16aに表したように、磁気記憶素子151においては、第4強磁性層40として垂直磁化膜が用いられ、第3強磁性層30として面内磁化膜が用いられている。図16bに表したように、磁気記憶素子152においては、第4強磁性層40として垂直磁化膜が用いられ、第3強磁性層30として垂直磁化膜が用いられている。図16cに表したように、磁気記憶素子153においては、第4強磁性層40として面内磁化膜が用いられ、第3強磁性層30として面内磁化膜が用いられている。図16dに表したように、磁気記憶素子154においては、第2積層部SB2は、参照層41と、参照層用中間層21nと、をさらに含む。参照層41は、積層方向に沿って第3強磁性層30と積層される。参照層用中間層21nは、第3強磁性層30と参照層41との間に配置される。第4強磁性層40と参照層41との間に第3強磁性層30が配置される。参照層41の磁化は、固定されている。この例では、第4強磁性層40には、垂直磁化膜が用いられる。第3強磁性層30には、面内磁化膜が用いられる。参照層41には面内磁化膜が用いられる。参照層用中間層21nには、非磁性層が用いられる。磁気記憶素子151~154において、各層の磁化の向きは、積層方向SD1に対して傾斜していても良い。図17a及び図17bは、第1の実施形態に係る不揮発性記憶装置の一部の構成を示す模式的断面図である。これらの図は、第1積層部SB1における磁化の向きの例を示している。これらの図においては、磁気記憶素子における第2積層部SB2及び第3非磁性層30nが省略されている。図17aに表したように、磁気記憶素子161においては、第1強磁性層10として垂直磁化膜が用いられ、第2強磁性層20として面内磁化膜が用いられている。図17bに表したように、磁気記憶素子162においては、第1強磁性層10として面内磁化膜が用いられ、第2強磁性層20として面内磁化膜が用いられている。磁気記憶素子161及び162において、各層の磁化の向きは、積層方向SD1に対して傾斜していても良い。このように、実施形態において、磁気記憶素子に含まれる層の構成は種々の変形が可能である。第1強磁性層10及び第2強磁性層20には、例えば、鉄Fe、コバルトCo、ニッケルNi、マンガンMn及びクロムCrよりなる群から選択された少なくともいずれかの元素を含む金属材料を用いることが好ましい。さらに、上記の群から選択された少なくともいずれかと、白金Pt、パラジウムPd、イリジウムIr、ルテニウムRu及びロジウムRhよりなる群から選択された少なくともいずれかの元素と、の組み合わせによる合金を用いることができる。第1強磁性層10及び第2強磁性層20において、含まれる磁性材料の組成や熱処理により特性を調整することができる。また、第1強磁性層10及び第2強磁性層20には、TbFeCo及びGdFeCoなどの希土類-遷移金属のアモルファス合金を用いることができる。第1強磁性層10及び第2強磁性層20には、Co/Pt、Co/Pd及びCo/Niなどの積層構造を用いることができる。Co/Ru、Fe/Au、Ni/Cu等は、下地層との組み合わせで垂直磁化膜となる。膜の結晶配向方向を制御することで、Co/Ru、Fe/Au、Ni/Cu等を、第1強磁性層10及び第2強磁性層20に用いることができる。第1強磁性層10及び第2強磁性層20には、アルミニウムAl、ゲルマニウムGe、窒素N、リンP、砒素As、ボロンB、及び、シリコンSiのような添加物が含まれていても良い。第1非磁性層10nには、非磁性トンネルバリア層として機能する絶縁材料を用いることができる。具体的には、例えば、アルミニウムAl、チタンTi、亜鉛Zn、ジルコニウムZr、タンタルTa、コバルトCo、ニッケルNi、シリコンSi、マグネシウムMg及び鉄Feよりなる群から選択された少なくともいずれかの元素を含む、酸化物、窒化物又は弗化物を用いることができる。第1非磁性層10nには、例えば、Al2O3、SiO2、MgO、AlN、Ta-O、Al-Zr-O、Bi2O3、MgF2、CaF2、SrTiO3、AlLaO3、Al-N-O、Si-N-O等を用いることができる。第1非磁性層10nには、例えば、非磁性半導体ZnOx、InMn、GaN、GaAs、TiOx、Zn、Te、または、それらに遷移金属がドープされたものなどを用いることができる。第1非磁性層10nの厚さは、約0.2nm以上2.0nm程度の範囲の値とすることが望ましい。これにより、例えば、絶縁膜の均一性を確保しつつ、抵抗が過度に高くなることが抑制される。第2非磁性層20nには、例えば、非磁性トンネルバリア層及び非磁性金属層のうちのいずれかを用いることができる。非磁性トンネルバリア層には、例えば、絶縁材料が用いられる。具体的には、非磁性トンネルバリア層には、例えば、アルミニウムAl、チタンTi、亜鉛Zn、ジルコニウムZr、タンタルTa、コバルトCo、ニッケルNi、シリコンSi、マグネシウムMg及び鉄Feよりなる群から選択された少なくともいずれかの元素を含む、酸化物、窒化物又は弗化物を用いることができる。非磁性トンネルバリア層としては、例えば、Al2O3、SiO2、MgO、AlN、Ta-O、Al-Zr-O、Bi2O3、MgF2、CaF2、SrTiO3、AlLaO3、Al-N-O、及び、Si-N-Oなどを用いることができる。非磁性トンネルバリア層として、非磁性半導体ZnOx、InMn、GaN、GaAs、TiOx、Zn、Te、または、それらに遷移金属がドープされたものなどを用いることができる。第2非磁性層20nとして、非磁性トンネルバリア層が用いられる場合、第2非磁性層20nの厚さは、約0.2nm以上2.0nm程度の範囲の値とすることが望ましい。第2非磁性層20nに用いられる非磁性金属層には、例えば、銅Cu、銀Ag、金Au、クロムCr、亜鉛Zn、ガリウムGa、ニオブNb、モリブデンMo、ルテニウムRu、パラジウムPd、ハフニウムHf、タンタルTa、タングステンW、白金Pt及びビスマスBiよりなる群から選択されたいずれかの非磁性金属、または、上記の群から選択された少なくともいずれか2つ以上の元素を含む合金を用いることができる。第2非磁性層20nの厚さは、1.5nm以上、20nm以下とすることが望ましい。これにより、磁性層間で層間結合せず、かつ、伝導電子のスピン偏極状態が非磁性金属層を通過する際に失われることが抑制される。参照層用中間層21nには、上記で説明した第2非磁性層20nと同様の材料及び構成積層構成及び厚さなどを適用できる。第3強磁性層30には、例えば、鉄Fe、コバルトCo、ニッケルNi、マンガンMn及びクロムCrよりなる群から選択された少なくともいずれかの元素を含む磁性金属を用いることができる。さらに、上記の群から選択された少なくともいずれかと、白金Pt、パラジウムPd、イリジウムIr、ルテニウムRu及びロジウムRhよりなる群から選択された少なくともいずれかの元素と、の組み合わせによる合金を用いることができる。第3強磁性層30において、含まれる磁性材料の組成や熱処理により特性を調整することができる。また、第3強磁性層30には、アルミニウムAl、ゲルマニウムGe、窒素N、リンP、砒素As、ボロンB、及び、シリコンSiのような添加物が含まれていても良い。第3強磁性層30には、Co/Pt、Co/Pd及びCo/Niなどの積層構造を用いることができる。膜の結晶配向方向を制御することで、Co/Ru、Fe/Au、Ni/Cu等を、第3強磁性層30に用いることができる。第4強磁性層40には、鉄Fe、コバルトCo、ニッケルNi、マンガンMn及びクロムCrよりなる群から選択された少なくともいずれかの元素を含む金属材料を用いることが好ましい。さらに、これらと、白金Pt、パラジウムPd、イリジウムIr、ルテニウムRu及びロジウムRhよりなる群から選択された少なくともいずれかの元素と、の組み合わせによる合金を用いることができる。第4強磁性層40において、含まれる磁性材料の組成や熱処理により特性を調整することができる。第4強磁性層40には、TbFeCo、GdFeCoなどの希土類-遷移金属のアモルファス合金を用いることができる。第4強磁性層40には、Co/Pt、Co/Pd及びCo/Niなどの積層構造を用いることができる。Co/Ru、Fe/Au、Ni/Cu等は、下地層との組み合わせで垂直磁化膜となる。膜の結晶配向方向を制御することで、Co/Ru、Fe/Au及びNi/Cu等を第4強磁性層40に用いることができる。第4強磁性層40には、アルミニウムAl、ゲルマニウムGe、窒素N、リンP、砒素As、ボロンB、及び、シリコンSiのような添加物が含まれていても良い。第3非磁性層30nには、非磁性金属層が用いられる。第3非磁性層30nに用いられる非磁性金属層には、銅Cu、銀Ag、金Au、クロムCr、亜鉛Zn、ガリウムGa、ニオブNb、モリブデンMo、ルテニウムRu、パラジウムPd、ハフニウムHf、タンタルTa、タングステンW、白金Pt、ビスマスBi、イリジウムIr及びオスミウムOsよりなる群から選択された少なくともいずれかの非磁性金属、または、上記の群から選択された2つ以上の元素を含む合金を用いることができる。第3非磁性層30nには、銅Cuなどのスピン拡散長が長い材料、または、ルテニウムRuなどのスピン拡散長が短い材料を用いることができる。スピン偏極した電子が挿入される効果を消去したい場合には、ルテニウムRuなどのスピン拡散長が短い材料を、第3非磁性層30nに用いることが望ましい。既に説明したように、磁気記憶素子110において、積層体SB0に電子電流を流すための一対の電極が設けられる。電極には、導電性の磁性材料または導電性の非磁性材料が用いられる。導電性の磁性材料の例としては、第3強磁性層30及び第4強磁性層40に用いられる材料と同様の材料を挙げることができる。導電性の非磁性材料の具体例としては、金Au、銅Cu、クロムCr、亜鉛Zn、ガリウムGa、ニオブNb、モリブデンMo、ルテニウムRu、パラジウムPd、銀Ag、ハフニウムHf、タンタルTa、タングステンW、白金Pt、ビスマスBi及びアルミニウムAlよりなる群から選択されたいずれかの金属、または、上記の群から選択された2つ以上を含む合金を用いることができる。さらに、電極に用いられる導電性の非磁性材料として、カーボンナノチューブ、カーボンナノワイヤ及びグラフェン等の材料が挙げられる。電極に付与される導電性の保護膜には、タンタルTa、ルテニウムRu、銅Cu、金Au、銀Ag、アルミニウムAl、銅Cu、金Au、銀Ag及びアルミニウムAlよりなる群から選択された少なくともいずれかの元素を含む合金、または、グラフェンなどの材料を用いることができる。エレクトロマグレーション耐性及び低抵抗であることを考慮すると、保護膜には、銅Cu及びアルミニウムAlよりなる群から選択されたいずれかの元素、または、これらを含む合金を用いることが望ましい。既に説明したように、X-Y平面に射影したときの第1積層部SB1及び第2積層部SB2の形状は任意である。例えば、X-Y平面に射影したときの第1積層部SB1及び第2積層部SB2の形状膜面に対して平行な面で切断した形状は、円形、楕円形、扁平円、並びに、四角形及六角形などの3つ以上の角を有する多角形の形状を有することができる。Z軸に対して平行な平面で切断したときの第1積層部SB1及び第2積層部SB2の形状は任意である。Z軸に対して平行な平面で切断したときの第1積層部SB1及び第2積層部SB2の形状膜面に対して垂直な面で切断した形状は、例えば、テーパ形状または逆テーパ形状を有することができる。第1積層構成例えば、磁気記憶素子112a及び112bなどにおいて、第1強磁性層10と第4強磁性層40とは、第3非磁性層30nを介して反強磁性結合していても良い。このように、非磁性層を介して互いの磁化の方向が反強磁性結合し反平行となる構造は、シンセティックアンチフェロSAF:SyntheticAntiFerromagnet構造と呼ばれる。この例では、第1の磁性層例えば第1強磁性層10/非磁性層例えば第3非磁性層30n/第2の磁性層例えば第4強磁性層40の積層構造が、SAF構造に対応する。SAF構造を用いることにより、互いの磁化固定力が増強され、外部磁界に対する耐性、及び、熱的な安定性を向上させることができる。この構造では、磁気記憶層例えば第2強磁性層20の位置において膜面に対して垂直な方向にかかる漏洩磁界をほぼゼロにすることができる。SAF構造における非磁性層中間層には、ルテニウムRu、イリジウムIrやオスミウムOsなどの金属材料が用いられる。非磁性層の厚さは、3nm以下に設定される。これにより、非磁性層を介して十分強い反強磁性結合が得られる。すなわち、SAF構造において、第3非磁性層30nは、ルテニウムRu、オスミウムOs、及び、イリジウムIrよりなる群から選択されたいずれかの金属、または、前記群から選択された少なくとも2つ以上を含む合金を含み、第3非磁性層30nの厚さは、3nm以下であることが望ましい。なお、実施形態に係る磁気記憶素子に含まれる各層の寸法幅及び厚さなどは、例えば電子顕微鏡写真像などにより求められる。第2積層構成例えば、磁気記憶素子121a及び121bなどにおいて、第3非磁性層30nにおいてスピン情報が保たれると、第3強磁性層30は、第2強磁性層20からのスピントランスファトルクの影響を受ける。このため、第3強磁性層30の磁化回転の制御性が低下する場合がある。このとき、第3非磁性層30nとして、例えばルテニウムRuなどのようなスピン拡散長の短い膜スピン消失の機能を持つ材料、または、スピン拡散長の短い構造を有する層を用いることが望ましい。これにより、第3強磁性層30の磁化回転の制御性の低下を抑制できる。すなわち、第3強磁性層30の磁化が歳差運動をするためのスピントランスファトルクの大きさは、第4強磁性層40でのスピン偏極で決まる。この構成においては、他の電子のスピンの影響スピントランスファトルクを受けることなく、第3強磁性層30の磁化を独立に制御することが可能となる。第3非磁性層30nのための、このようなスピン消失効果が得られる材料としては、ルテニウムRu、タンタルTa、タングステンW、白金Pt、パラジウムPd、モリブデンMo、ニオブNb、ジルコニウムZr、チタンTi及びバナジウムVよりなる群から選択された金属、または、これらの群から選択された2つ以上を含む合金を挙げることができる。第2積層構成において、第3非磁性層30nの厚さは、第2強磁性層20と第3強磁性層30とが層間磁気結合しない値に設定されることが望ましい。具体的には、第3非磁性層30nの厚さは、1.4nm以上に設定することが望ましい。第2積層構成において、第3非磁性層30nの厚さが1.4nm以上であると、第2強磁性層20と第3強磁性層30とが層間結合せず、かつ、第3非磁性層30nにおいて、伝導電子が第3非磁性層30nの内部及び界面を通過する際にスピン偏極度を消失させることができる。さらに、第2強磁性層20の磁化の向きにより第3強磁性層30の歳差運動が変化することを、第3非磁性層30nにより防ぐことができる。一方、第3非磁性層30nの厚さが20nmを超えると、多層膜のピラー形成が困難となる。さらに、第2強磁性層20から発生する磁界の強度が、第3強磁性層30の位置で減衰する。そのため、第3非磁性層30nの厚さは、20nm以下に設定されることが望ましい。第2積層構成において、第3非磁性層30nとして、前述した単層膜の他に、積層膜を用いることができる。この積層膜は、例えば、ルテニウムRu、タンタルTa、タングステンW、白金Pt、パラジウムPd、モリブデンMo、ニオブNb、ジルコニウムZr、チタンTi及びバナジウムVよりなる群から選択された金属、または、その群から選択された2つ以上を含む合金を含む層と、その層の少なくとも片側に積層された銅Cu層と、の積層構成を有することができる。さらに、第2積層構成において、第3非磁性層30nに用いられる積層膜は、例えば、ルテニウムRu、タンタルTa、タングステンW、白金Pt、パラジウムPd、モリブデンMo、ニオブNb、ジルコニウムZr、チタンTi及びバナジウムVよりなる群から選択された金属、または、その群から選択された2つ以上を含む合金を含む第1層と、第1層の少なくとも片側に積層され、アルミニウムAl、マグネシウムMg、チタンTi、鉄Fe、コバルトCo、ニッケルNi、バナジウムV、クロムCr、タンタルTa、タングステンW及びルテニウムRuよりなる群から選択された少なくともいずれかの元素を含む酸化物を含む第2層と、を含む積層構成を有することができる。図18は、第1の実施形態に係る不揮発性記憶装置の一部の構成を示す模式的断面図である。図18に表したように、磁気記憶素子112bsは、積層体SB0の側面の少なくとも一部に対向する磁気シールド51をさらに含む。この例でおいては、磁気シールド51は、さらに、第2積層部SB2の側面、及び、第3非磁性層30nの側面に対向している。磁気シールド51は、積層体SB0の側面の上記の少なくとも一部を覆う。さらに、磁気記憶素子112bsは、積層体SB0の側面の上記の少なくとも一部と、磁気シールド51との間に設けられた保護層52をさらに含む。例えば、第1積層部SB1の側面及び第2積層部SB2の側面は、例えばSiNやAl2O3などの保護層52を介して、パーマロイPyなどの磁気シールド51により覆われる。これにより、複数の磁気記憶素子が並べられた場合において、隣の磁気記憶素子からの漏洩磁界が、第1積層部SB1及び第2積層部SB2の動作に影響を与えることが抑制される。例えば、各セルにおいて、第1積層部SB1に作用する有効磁界が実質的に同じであるため、ビット間の反転電流のばらつきが抑制される。第2積層部SB2についても発振電流のばらつきが同様に抑えられる。また、第1積層部SB1及び第2積層部SB2からの漏洩磁界が、隣の磁気記憶素子に作用することを抑制することができる。その結果、複数の磁気記憶素子どうしを近接して配置することができ、集積度を向上することができる。保護層52には、アルミニウムAl、チタンTi、亜鉛Zn、ジルコニウムZr、タンタルTa、コバルトCo、ニッケルNi、シリコンSi、マグネシウムMg及び鉄Feよりなる群から選択された少なくともいずれかの元素を含む、酸化物、窒化物または弗化物を用いることができる。磁気シールド51には、鉄Fe、コバルトCo、ニッケルNi、マンガンMn及びクロムCrよりなる群から選択されたいずれかの元素、または、この群から選択された2つ以上を含む合金を用いることができる。磁気シールド51には、鉄Fe、コバルトCo、ニッケルNi、マンガンMn及びクロムCrよりなる群から選択された少なくともいずれかの元素と、白金Pt、パラジウムPd、イリジウムIr、ルテニウムRu及びロジウムRhよりなる群から選択された少なくともいずれかの元素と、の組み合わせによる合金を用いることができる。磁気シールド51に含まれる磁性材料の組成や熱処理により、磁気シールド51の特性を調整することができる。また、磁気シールド51には、TbFeCo及びGdFeCoなどの希土類-遷移金属のアモルファス合金を用いることができる。また、磁気シールド51には、Co/Pt、Co/Pd及びCo/Niなどの積層構造を用いることができる。上記の磁気シールド51及び保護層52は、実施形態に係る不揮発性記憶装置に用いられる任意の磁気記憶素子においても設けることができる。第2の実施形態図19は、第2の実施形態に係る不揮発性記憶装置の構成を示す模式図である。図19に表したように、本実施形態に係る不揮発性記憶装置620においては、磁気記憶素子210の積層体SB0は、第1積層部SB1、第2積層部SB2及び第3非磁性層30nを含む。そして、不揮発性記憶装置620は、磁気記憶素子210、制御部550に加え、第3非磁性層30nに直接または間接に接続された配線中間配線83を備える。なお、不揮発性記憶装置620は、第1配線81及び第2配線82をさらに備えている。図19では図示していないが、不揮発性記憶装置620は、第3非磁性層30nと中間配線83との間に設けられたスイッチSW例えば選択トランジスタTRをさらに備えても良い。すなわち、不揮発性記憶装置620は、積層体SB0の一端と第1配線81との間第1位置、積層体SB0の他端と第2配線82との間第2位置、及び、第3非磁性層30nと中間配線83との間第3位置の少なくともいずれかに設けられたスイッチSWを含むことができる。不揮発性記憶装置620における磁気記憶素子210には、第1の実施形態に関して説明した磁気記憶素子のいずれかの構成を用いることができる。磁気記憶素子210の構成に関して、第1の実施形態と同様とすることができる部分についての説明は省略する。また、磁気記憶素子210においても、磁気シールド51及び保護層52をさらに設けても良い。以下では、磁気記憶素子210が、磁気記憶素子110と同様の構成を有している場合に関して説明する。不揮発性記憶装置620においては、書き込み動作で流れる電流の経路は、読み出し動作で流れる電流の経路とは異なることができる。図20a及び図20bは、第2の実施形態に係る不揮発性記憶装置の動作を示す模式図である。図20aは書き込み動作WOを例示しており、図20bは、読み出し動作ROを例示している。図20aに表したように、書き込み動作WOにおいては、書き込み電流IWは中間配線83第3非磁性層30nと、第2積層部SB2と、を通る経路により供給される。書き込み動作WOにおいて、第1積層部SB1センサ部には電流は流れない。図20bに表したように、読み出し動作ROにおいて、読み出し電流IRは、中間配線83第3非磁性層30nと、第2積層部SB2と、を通る経路により供給される。読み出し動作ROにおいて、第2強磁性層20の磁化の向きが異なると、第3強磁性層30の位置における漏洩磁界が異なる。第3強磁性層30における発振周波数の違いを読み出し部510で検出することで、第2強磁性層20の記憶状態を読み出すことができる。また、読み出し動作ROにおいては、第1積層部SB1に読み出し電流IRが流れないため、読み出し動作ROによる誤書き込みが抑制される。図21a及び図21bは、第2の実施形態に係る不揮発性記憶装置の別の動作を示す模式図である。図21aは書き込み動作WOを例示しており、図21bは、読み出し動作ROを例示している。図21aに表したように、この例では、書き込み動作WOでは、書き込み電流IWは、第1積層部SB1と第2積層部SB2とを通る経路で供給される。第1強磁性層10の磁化の向きが、第4強磁性層40の磁化の向きと逆向きの場合は、スピントルクの向きに沿って第3強磁性層30の磁化がそろうため、第2強磁性層20の磁化の反転は、アシストされる。図21bに表したように、読み出し動作ROでは、読み出し電流IRは、中間配線83第3非磁性層30nと第2積層部SB2とを通る経路で供給される。これにより、第3強磁性層30における発振周波数の違いとして、第2強磁性層20の記憶状態が読み出される。また、読み出し動作ROによる誤書き込みが抑制される。このように、本実施形態に係る不揮発性記憶装置620によれば、誤書き込みが抑制され、安定した動作が可能になる。図22a~図22eは、第2の実施形態に係る不揮発性記憶装置の一部の構成を示す模式的断面図である。図22a及び図22bに表したように、本実施形態に係る不揮発性記憶装置620に用いられる磁気記憶素子211及び212は、第1積層構成を有することができる。図22c~図22eに表したように、本実施形態に係る不揮発性記憶装置620に用いられる磁気記憶素子221、231及び241は、第2~第4積層構成を有することができる。磁気記憶素子211においては、第1強磁性層10の磁化の向きは、第4強磁性層40の磁化の向きと同じである。磁気記憶素子212、221、231及び241においては、第1強磁性層10の磁化の向きは、第4強磁性層40の磁化の向きに対して逆向きである。第2~第4積層構成において、第1強磁性層10の磁化の向きは、第4強磁性層40の磁化の向きに対して逆向きでも良い。また、第1~第4積層構成において、各層の磁化の向きは、積層方向に対して傾斜していても良い。これらの例では、第1強磁性層10、第2強磁性層20及び第4強磁性層40には、垂直磁化膜が用いられ、第3強磁性層30には面内磁化膜が用いられている。ただし、実施形態はこれに限らない。例えば、第2積層部SB2は、図16に関して説明したように種々の変形が可能である。例えば、第1積層部SB1は、図17に関して説明したように種々の変形が可能である。図19に例示したように、本実施形態に係る不揮発性記憶装置620に用いられる磁気記憶素子は、第1積層部SB1と第2積層部SB2と第3非磁性層30nとを含む。第3非磁性層30nは、第1面31fと、第2面32fと、を有する。第1面31f及び第2面32fは、積層方向SD1に対して垂直である。第2面32fは、第1面31fとは反対側の面である。第1面31fの少なくとも一部は、第1積層部SB1に面している。第2面32fの少なくとも一部は、第2積層部SB2に面している。この例では、第3非磁性層30nの少なくとも一部は、第1積層部SB1と第2積層部SB2との間に配置される。第3の実施形態図23は、第3の実施形態に係る不揮発性記憶装置の構成を示す模式図である。図23に表したように、本実施形態に係る不揮発性記憶装置630は、磁気記憶素子250と、制御部550と、中間配線83と、を備える。磁気記憶素子250は、第1積層部SB1、第2積層部SB2及び第3非磁性層30nを含む。第1積層部SB1、第2積層部SB2及び第3非磁性層30nを、便宜的に積層体SB0と呼ぶ。中間配線83は、第3非磁性層30nに直接または間接に接続されている。なお、不揮発性記憶装置630は、第1配線81及び第2配線82をさらに備えている。制御部550は、読み出し部510を含む。第3非磁性層30nは、第1面31fと、第2面32f第1面31fとは反対側の面と、を含む。第1面31fの少なくとも一部は、第1積層部SB1に面している。第2面32fの少なくとも一部は、第2積層部SB2に面している。この例では、X-Y平面に射影したときに、第1積層部SB1は、第2積層部SB2と重なる部分を有していない。第3非磁性層30nは、第1積層部SB1と第2積層部SB2との間の部分を有していない。これ以外の構成は、第2の実施形態に関して説明した構成と同様とすることができるので説明を省略する。このような不揮発性記憶装置630においても、第1積層部SB1からの漏れ磁界が第3強磁性層30に作用する。このため、読み出し部510により、第2強磁性層20の磁化の向きに応じた第3強磁性層30の発振の周波数fの変化を検出することで、第2強磁性層20の磁化の向きを読み出すことができる。これにより、読み出し動作ROにおける誤書き込みが抑制され、安定した動作が可能になる。本実施形態においても、磁気記憶素子における積層構成第1~第4強磁性層10~40の順番は任意である。また、各層の磁化の向きは、第1実施形態に関して説明したのと同様に種々の変形が可能である。このように、実施形態において、X-Y平面に射影したときに、第1積層部SB1が、第2積層部SB2と重ならなくても良い。また、X-Y平面に射影したときに、第1積層部SB1の少なくとも一部が、第2積層部SB2と重なっても良い。第1~第3の実施形態においては、第1積層部SB1を含む層Z軸に対して垂直な層のZ軸に沿った位置は、第2積層部SB2を含む層Z軸に対して垂直な層のZ軸に沿った位置とは異なる。すなわち、第1積層部SB1は、第2積層部SB2と、X-Y平面内で並置されない。第1積層部SB1磁気記憶部のZ軸に沿った位置は、第2積層部SB2センサ部のZ軸に沿った位置とは異なる。これにより、同一のX-Y平面内にセンサ部と磁気記憶部が配置されないため、同一のX-Y平面内にセンサ部と磁気記憶部とが配置された場合よりも記憶密度を向上できる。第4の実施形態図24は、第4の実施形態に係る不揮発性記憶装置の構成を示す模式図である。図24に表したように、本実施形態に係る不揮発性記憶装置640は、磁気記憶素子260と、制御部550と、中間配線83と、を備える。磁気記憶素子260は、第1積層部SB1、第2積層部SB2及び第3非磁性層30nに加え、並置積層部SBt第3積層部をさらに含む。この場合も、第3非磁性層30nは、第1面31fと、第2面32f第1面31fとは反対側の面と、を含む。第1面31f一部は、第1積層部SB1に面している。第2面32f一部は、第2積層部SB2に面している。並置積層部SBtは、第1面31fに面する。並置積層部SBtは、第1積層部SB1と並置される。具体的には、並置積層部SBtは、積層方向SD1に対して垂直な同一平面内X-Y平面内において、第1積層部SB1と並ぶ。並置積層部SBtは、並置第1強磁性層10t第5強磁性層と、並置第2強磁性層20t第6強磁性層と、並置第1非磁性層10nt第4非磁性層と、を含む。並置第1強磁性層10tにおいては、一定の方向例えば第3方向に磁化並置第1強磁性層10tの磁化が固定されている。並置第2強磁性層20tは、積層方向SD1に沿って並置第1強磁性層10tと積層されている。並置第2強磁性層20tにおいては、磁化並置第2強磁性層20tの磁化の方向が可変である。並置第2強磁性層20tは、磁気記憶層として機能する。並置第1非磁性層10ntは、並置第1強磁性層10tと並置第2強磁性層20tとの間に設けられる。この例では、第1強磁性層10、第2強磁性層20、並置第1強磁性層10t及び並置第2強磁性層20tには、垂直磁化膜が用いられる。第3強磁性層30及び第4強磁性層40には、面内磁化膜が用いられている。ただし、実施形態はこれに限らず、それぞれの磁化の向きは任意である。不揮発性記憶装置640は、第1配線81第1積層部SB1の端に接続された配線、第2配線82第2積層部SB2の端に接続された配線、中間配線83第3非磁性層30nに接続された配線に加え、並置積層部用配線84をさらに備える。並置積層部用配線84は、並置積層部SBtの一端第3非磁性層30nに対向する端とは反対側の端に直接または間接に接続される。図25a及び図25bは、第4の実施形態に係る不揮発性記憶装置の動作を示す模式図である。図25aに表したように、書き込み動作WOでは、書き込み電流IWは、2つのMTJ第1積層部SB1及び並置積層部SBtと、第3非磁性層30n中間配線83と、を通る経路で供給される。2つの磁気記憶層の一方例えば第2強磁性層20の磁化の向きは、2つの磁気記憶層の他方例えば並置第2強磁性層20tの磁化の向きと、逆である。例えば、第3強磁性層30の位置における第2強磁性層20からの漏洩磁界の向きは、第3強磁性層30の位置における並置第2強磁性層20tからの漏洩磁界の向きと同じ同図において右向きである。第3強磁性層30には、第2強磁性層20の磁化状態の差異によって、異なる有効磁界が作用する。図25bに表したように、読み出し動作ROにおいては、第2積層部SB2センサ部と中間配線83第3非磁性層30nとを通る経路に読み出し電流IRが供給される。これにより、読み出し部510により、第3強磁性層30の発振の周波数を読み出し、これに基づいて、第2強磁性層20の記憶状態が読み出される。例えば、読み出し部510は、第2強磁性層20の磁化の向きと並置第2強磁性層20tの磁化の向きとに応じた第3強磁性層30の発振の周波数fの変化を検出することで、第2強磁性層20の磁化の向きを読み出す。さらに、読み出し部510は、第2強磁性層20の磁化の向きと並置第2強磁性層20tの磁化の向きとに応じた第3強磁性層30の発振の周波数fの変化を検出することで、並置第2強磁性層20tの磁化の向きを読み出しても良い。図26a及び図26bは、第4の実施形態に係る別の不揮発性記憶装置の構成を例示する模式図である。図26aに表したように、不揮発性記憶装置631においては、図23に関して説明した不揮発性記憶装置630の構成において、磁気シールド51がさらに設けられている。また、図26bに表したように、不揮発性記憶装置642においては、図24に関して説明した不揮発性記憶装置640の構成において、磁気シールド51がさらに設けられている。磁気シールド51と磁気記憶素子との間は、例えば絶縁膜で埋め込まれている。例えば、磁気シールド51と磁気記憶素子の間には保護層52が設けられても良い。不揮発性記憶装置631及び不揮発性記憶装置642のように、個々の積層体SB0に磁気シールド51を設けた場合、X-Y平面内に複数の磁気記憶素子を設けても、意図しない磁気記憶部とセンサ部の組み合わせにおける干渉が抑制される、これにより、安定した動作が確保でき、また、記憶密度を向上できる。第5の実施の形態図27a~図27cは、第5の実施形態に係る不揮発性記憶装置の構成を示す模式的斜視図である。図27aに表したように、本実施形態に係る不揮発性記憶装置651は、磁気記憶素子例えば磁気記憶素子110及び制御部550に加え、読み出し用配線読み出しビット配線であり、この例では第2配線82と、導電層85と、をさらに備える。読み出し用配線第2配線82は、第1~第4の実施形態に係る任意の磁気記憶素子例えば磁気記憶素子110などと、読み出し部510と、を接続する。導電層85は、読み出し用配線第2配線82に沿って設けられる。例えば、第1配線81はX軸に沿って延び、第2配線82は、Y軸に沿って延びる。導電層85は、例えばY軸に沿って延びる。この例では、導電層85は、X-Y平面内において、第2配線82と並置されている。図27bに表したように、本実施形態に係る不揮発性記憶装置652は、読み出し用配線第2配線82と、導電層85第1導電層及び導電層86第2導電層と、を含む。導電層85と導電層86との間に、読み出し用配線第2配線82が配置されている。この場合も、導電層85及び導電層86は、読み出し用配線第2配線82に沿って延びる。この例では、導電層85及び導電層86は、X-Y平面内において、第2配線82と並置されている。図27cに表したように、本実施形態に係る不揮発性記憶装置653は、読み出し用配線第2配線82と、導電層87と、を含む。導電層87は、読み出し用配線第2配線82に沿っている。この例では、X-Y平面に射影したときに、導電層87は、第2配線82と重なる部分を有する。すなわち、導電層87のZ軸に沿った位置は、第2配線82のZ軸に沿った位置とは異なる。導電層87は、例えば、線状でも良く、面状でも良い。このように、第2配線82に沿って設けられる導電層においては、種々の変形が可能である。本実施形態においては、読み出し用配線の近傍に導電層が設けられる。この導電層は、読み出し用配線を高周波信号が伝わる際に発生する電気力線が十分に収束する位置に設けられる。この高周波信号は、第3強磁性層30の発振に基づく信号である。導電層を設けることで、第3強磁性層30で発生した高周波信号が読み出し部510例えば周波数検波回路へ伝搬する際の減衰が低減される。これにより、読み出し動作RO時のSN比が改善される。この導電層は、例えば、読み出し用配線と同一平面上に設けられる。また、読み出し用配線と同一平面上において、複数の導電層の間に読み出し用配線が配置される。読み出し用配線の両側に導電層が設けられる場合、読み出し用配線と導電層は、コプレナー構造を有することができる。また、導電層は、読み出し用配線の上の位置、または、読み出し用配線から見て斜めの配置に配置される。導電層が読み出し用配線の上に設けられる場合、導電層は、十分に大きい面を有する面状でも良い。この場合、読み出し用配線及び導電層は、マイクロストリップライン構造を有することができる。本実施形態において説明した導電層は、第1~第3の実施形態に関して説明した不揮発性記憶装置のいずれか、及び、それらの変形の不揮発性記憶装置に適用できる。第6の実施形態図28a~図28cは、第6の実施形態に係る不揮発性記憶装置の一部の構成を示す模式図である。図28aに表したように、本実施形態に係る不揮発性記憶装置661の読み出し部510においては、高周波フィルタ511と、積分回路512と、が設けられる。高周波フィルタ511は、第2配線82に接続される。高周波フィルタ511の出力が積分回路512に入力される。例えば、高周波フィルタ511として、ローパスフィルタが用いられる。この場合、図7に関して説明したように、平行状態Sppの発振周波数が選択的に通過して検波される。なお、この例では、磁気記憶素子110が用いられているが、実施形態に係る任意の磁気記憶素子を用いることができる。図28bに表したように、本実施形態に係る不揮発性記憶装置662の読み出し部510においては、信号遅延回路513と、パワーリミッタ514と、ローパスフィルタ515と、が用いられる。すなわち、読み出し部510において、遅延検波方式が用いられる。第3強磁性層30が発振することで生じた高周波信号を分岐して、その一方を信号遅延回路513に通した後で両者を掛け合わせる。信号遅延回路513には、任意に位相をシフトさせる回路、または、経路長を異ならせた線路などが用いられる。磁気記憶部の記憶状態によってセンサ部の発振周波数が変化する。信号遅延回路513を通過しない信号に、信号遅延回路513を通過した信号を乗算すると、位相のずれが生じる。この位相のずれにより、基準位相における振幅の変化や基準周波数からのずれが得られる。基準位相における振幅の変化を観察しても記憶状態を判別できる。また、基準周波数からずれた信号をフィルタで除いた結果に基づいて記憶状態を判別しても良い。パワーリミッタ514は必要に応じて設けられ、省略しても良い。図28cに表したように、本実施形態に係る不揮発性記憶装置663の読み出し部510においては、信号遅延回路513と、差動バッファ回路516と、論理回路517と、が用いられる。図29a及び図29bは、第6の実施形態に係る不揮発性記憶装置の一部の構成を示す模式図である。図29aに表したように、本実施形態に係る不揮発性記憶装置664の読み出し部510においては、ミクサ方式で周波数fが検出される。図29bに表したように、本実施形態に係る不揮発性記憶装置665の読み出し部510においては、積層型発振器SBrが用いられる。この積層型発振器SBrは、強磁性層30rと、強磁性層40rと、強磁性層30rと強磁性層40rとの間に設けられた非磁性層20nrと、を有する。強磁性層30rは、第3強磁性層30と同じ構成を有する。強磁性層40rは、第4強磁性層40と同じ構成の強磁性層40rを有する。非磁性層20nrは、第2非磁性層20nと同じ構成を有する。このように、局部発振器の替わりに、センサ部で用いているものと同じ構成を有する積層型発振器SBrを用いても良い。読み出し部510は、複数の磁気記憶素子のそれぞれに設けることができる。また、複数の磁気記憶素子に1つの読み出し部510を設けても良い。1つの読み出し部510は、複数の磁気記憶素子により共有されることができる。遅延検波方式において、読み出し部510位相遅延回路を経て乗算されるまでの時間は、例えば、1Gbpsgigabitspersecond以上9Gbps以下に相当する時間である。マイクロマグネティクスの計算によれば、センサ部における発振の周波数は、1ns未満の時間で安定する。読み出し動作ROに必要な時間は、センサ部が安定発振するまでの時間と、位相遅延回路を経て乗算されるまでの時間と、の和で概ね表される。本願発明者は、センサ部に外部磁界を印加することで、センサ部が安定発振するまでの時間を短縮できることを見出した。以下、実施形態に係る磁気記憶素子の特性についてマイクロマグネティクスの計算により調べた結果の例を説明する。この計算では、センサ部の形状は円筒状とし、センサ部をX-Y平面に射影したときの直径φは30nmとした。第4強磁性層40は、厚さ=8nm、磁化=1000emu/cc、磁気異方性Ku=8Merg/cm3メガエルグ/立方センチメートルを有する垂直磁化膜とした。第3強磁性層30は、厚さ=3nm、磁化Ms=800emu/cc、磁気異方性Ku=5000erg/cm3を有する面内磁化膜とした。第2非磁性層20nは、厚さ8nmのCu層とした。このようなセンサ部に、Z軸に対して平行な方向第3強磁性層30から第4強磁性層40に向かう方向の外部磁界Hextを印加したときの第3強磁性層30における発振の周波数fを計算した。図30は、実施形態に係る磁気記憶素子の特性を示すグラフ図である。同図の横軸は、外部磁界HextOeであり、縦軸は、第3強磁性層30における発振の周波数fである。この例では、第3強磁性層30に供給される電流Icは、-50μAである。なお、電流Icが正のとき、電流Icは、第3強磁性層30から第4強磁性層40に向かう。図30から分かるように、外部磁界Hextが大きいと、発振の周波数fが大きくなる。図31は、実施形態に係る磁気記憶素子の特性を示すグラフ図である。同図の横軸は、外部磁界Hextを印加してからの時間tps:ピコ秒であり、縦軸は、第3強磁性層30における規格化磁化Mx単位は無次元である。図31から分かるように、外部磁界Hextを印加し、外部磁界Hextの絶対値を大きくすることで、第3強磁性層30における初期応答が早まる。図32は、実施形態に係る磁気記憶素子の特性を示すグラフ図である。同図は、外部磁界Hextが-210Oe~-300Oeのときの特性を詳しく例示している。横軸は、外部磁界Hextを印加してからの時間tps:ピコ秒であり、縦軸は、第3強磁性層30における規格化磁化Mxである。図32から分かるように、外部磁界Hextにより、第3強磁性層30における立ち上がり時間が短縮される。図33は、実施形態に係る磁気記憶素子の特性を示すグラフ図である。同図は、図30と同じであり、横軸は、外部磁界Hextであり、縦軸は、第3強磁性層30における発振の周波数fである。図33に示したように、特定の大きさの外部磁界Hextの領域Hextvこの例では、外部磁界Hextが-210Oe~-300Oeの領域において、一定の周波数fが得られる。この領域Hextvにおいては、周波数fを変えずに、位相を変化させることができる。すなわち、印加する外部磁界Hextの大きさを適切な値に設定することで、第3強磁性層30における発振の周波数fを一定に保ったまま、第3強磁性層30における発振の初期応答が早まる。すなわち、発振が安定するまでの時間を短縮できる。この方法により、発振が安定するまでの時間は、0.6ns程度にできる。この場合には、読み出し動作ROの時間は、1ns未満となる。磁気記憶素子の特性の例について説明する。以下説明する磁気記憶素子においては、積層体SB0は、図1に例示した第1積層構成を有する。第3強磁性層30は、厚さが2nmのFeCoB層であり、第2非磁性層20nは、厚さが2nmのCu層であり、第4強磁性層40は、厚さが6nmのFeCoB層である。積層体SB0の形状は円筒形であり、X-Y平面に射影したときの直径φが30nmである。このようなセンサ部に外部から磁界を印加しない状態で電流Icを通電した時の発振周波数は、5.4GHzである。図34は、実施形態に係る磁気記憶素子の特性を示すグラフ図である。同図は、上記のセンサ部に外部磁界Hextを印加したときの、センサ部における発振状態を例示している。図34の横軸は、センサ部における発振の周波数fである。縦軸は、発振の強度Intである。図34に表したように、センサ部に、0.5kOe、0Oe、-0.5kOe及び-1.0kOeの異なる外部磁界Hextを印加することで、発振の周波数fは変化する。この外部磁界Hextは、第3強磁性層30の位置に印加される第2強磁性層20から漏洩磁界を含む。すなわち、第2強磁性層20の磁化の向きにより、第3強磁性層30における発振の周波数fが変化する。図35は、実施形態に係る磁気記憶素子の特性を示すグラフ図である。同図は、センサ部に外部磁界Hextを印加したときの、センサ部における発振状態を例示している。図35の横軸は、センサ部に供給される電流Isto規格化された値であり、縦軸はセンサ部における発振の周波数fである。図31に表したように、センサ部に、0.5kOe、0Oe及び-0.5kOeの異なる外部磁界Hext第2強磁性層20の磁化の状態に相当するを印加することで、発振の周波数fは変化する。例えば、外部磁界Hextが500Oeのときと、-500Oeのときと、において、それぞれ数100MHzの周波数シフトが得られている。この特性に基づいて、第3強磁性層30における発振の周波数fを検出することで、第2強磁性層20における磁化の状態を把握することができる。以下説明する磁気記憶素子の例においては、積層体SB0は、図1に例示した第1積層構成を有する。まず、センサ部の特性について説明する。第4強磁性層40は、厚さ=6nm、Ms=700emu/cc、Ku=10Merg/cm3の垂直磁化膜とした。第2非磁性層20nは、厚さ=2nmのCu層とした。第3強磁性層30は、厚さ=2nm、Ms=800emu/cc、Ku=5000erg/cm3の面内磁化膜とした。このようなセンス部について、マイクロマグネティクスにより、電流Icに対する発振周波数を解析した。図36は、実施形態に係る磁気記憶素子の特性を示すグラフ図である。同図の横軸は、電流Icであり、縦軸は、第3強磁性層30における発振の周波数fである。図36に表したように、電流Icの絶対値が4μA以上の領域において、発振が生じる。そして、電流Icが-11μAのときに、非発振である図36においてプロットが表示されていない。第7式を基に、このようなセンサ部の発振周波数の上限を求めると、5GHzである。次に、磁気記憶部の特性について説明する。第2強磁性層20は、厚さ=2nm、Ms=900emu/cc、Ku=6Merg/cm3の垂直磁化膜とした。第1非磁性層10nは、厚さ1nmのMgO膜とした。第1強磁性層10は、厚さ=6nm、Ms=700emu/cc、Ku=10Merg/cm3の垂直磁化膜とした。このような磁気記憶部について、マイクロマグネティクスにより、磁化反転を解析した。この磁気記憶部における共鳴周波数foは、10GHzである。磁気記憶部の共鳴周波数fo近傍の磁界が、磁気記憶部に外部から印加されると、共鳴効果によって、より磁化反転が生じ易くなる。図37は、実施形態に係る磁気記憶素子の特性を示すグラフ図である。同図は、上記の磁気記憶部に-30μAの電流を供給しつつ、外部からの磁界を印加したときの、第2強磁性層20における時間反転速度を解析した結果を示している。ここでは、外部からの磁界の強度は133Oeとし、外部からの磁界の周波数を変化させた。同図の横軸は、第2強磁性層20に外部から印加した磁化の周波数fextGHzである。縦軸は、第2強磁性層20における磁化反転時間trnsである。図37から分かるように、共鳴周波数10GHz±1GHz以内の周波数帯域の磁界が印加された時に、磁化反転がアシストされる。本願発明者が見出した知見によれば、共鳴周波数fo±1GHz以内の周波数帯域の磁界を印加すると、第2強磁性層20における磁化反転はアシストされる。図36に関して説明したセンサ部と、図37に関して説明した磁気記憶部と、を積層させた場合、センサ部が発振する電流値は、磁気記憶部における磁気反転の電流値よりも小さい。従って、磁気記憶部に格納された情報第2強磁性層20の磁化の状態を読み出す時に、センサ部は発振する。そして、その発振の周波数fの違いにより、記憶状態を判別することができる。また、磁気記憶部の共鳴周波数foこの例では10GHzと、センサ部の発振の周波数fと、の差は1GHz以上であるため、読み出し時において誤書き込みが発生しない。以下、実施形態に係る磁気記憶素子の製造方法の例について説明する。以下の製造方法は、処理工程の条件や順番などを変更することで、第1~第4の実施形態に係る磁気記憶素子及びそれらの変形の磁気記憶素子などに適用される。以下の説明において、材料A\材料Bは、材料Aの上に材料Bが積層されていることを指す。ウェーハ上に下部電極図示せずを形成した後、超高真空スパッタ装置を用いて、下部電極上に、Ta層電極とのコンタクト層、兼下地層、CoFeB層第2強磁性層20、MgO第1非磁性層10n、CoFeB\FePt層第1強磁性層10の順に積層させる。ここで、磁界中でアニールすることによって、CoFeB層とCoFeB\FePt層との膜面垂直方向の磁気異方性の強さを調節することもできる。続いて、Ta\Ru層第3非磁性層、FePt\CoFeB\Cu\Py層センス部、及び、Taコンタクト層をこの順に積層する。これにより、加工体が形成される。次に、EBElectronBeam:電子線レジストを塗布してEB露光を行い、直径20nmのレジストマスクを形成する。加工体のうちで、レジストで被覆されていない部分を、下部電極が露出するまで、イオンミリングによって削る。次に、埋め込み絶縁層となるSiO2膜を成膜する。この後、CMPChemicalMechanicalPolishing等で平坦化する。この後、RIEReactiveIonEtching等で全面をエッチングすることで、電極とのコンタクト層を露出させる。さらに全面にレジストを塗布し、レジストの開口部が上部電極の位置に対応するように、ステッパ露光装置を用いてレジストをパターニングする。上部電極に対応する開口を埋め込むようにTa/Cu膜を形成し、リフトオフ法により不要部分のTa/Cu膜及びレジストを除去することで上部電極が形成される。さらに、上部電極に電気的に接続される配線図示しないが設けられる。以下、磁気シールド51を有する磁気記憶素子例えば磁気記憶素子112bsの製造方法の例を説明する。上記で説明した製造方法と同様に、下部電極上に、Ta\Ru層電極とのコンタクト層、兼下地層、磁気記憶部、及び、第3非磁性層30n、第1強磁性層10、第1非磁性層10n、第2強磁性層20、及び、電極とのコンタクト層をこの順に積層し、直径20nmのサイズに加工する。そして、保護層52となるSiN層を形成した後、磁気シールド51となるPy層を形成する。エッチバックにより、Py層を積層体SB0の側壁に残す。さらに、埋め込み絶縁層となるSiO2膜を形成し、加工し、上部電極を形成する。これにより、磁気記憶素子112bsが作製される。上記において、保護層52となるSiN層及び磁気シールド51となるPy層の形成の順序を変えることで、磁気シールド51を含む種々の構成の磁気記憶素子が作製できる。第7の実施形態本実施形態においては、複数の磁気記憶素子がマトリクス状に配置される。図38は、第7の実施形態に係る不揮発性記憶装置の構成を示す模式図である。図38に表したように、本実施形態に係る不揮発性記憶装置671は、記憶セルアレイ部MCAを備える。記憶セルアレイ部MCAは、マトリクス状に配列された複数の記憶セルMCを有する。各記憶セルMCは、第1~第4の実施形態に係る磁気記憶素子のいずれかを記憶部として有する。この例では、磁気記憶素子110が用いられている。記憶セルアレイ部MCAには、複数のビット配線対ビット配線BL及びビット配線バー\BL及び、複数のワード配線WLが配置されている。複数のビット配線対のそれぞれは、列カラム方向に延在する。複数のワード配線WLのそれぞれは、行ロウ方向に延在する。ビット配線BLとワード配線WLとの交差部分に、記憶セルMCが配置される。各記憶セルMCは、磁気記憶素子例えば磁気記憶素子110と選択トランジスタTRとを有する。磁気記憶素子110の一端は、ビット配線BLに接続されている。磁気記憶素子110の他端は、選択トランジスタTRのドレイン端子に接続されている。選択トランジスタTRのゲート端子は、ワード配線WLに接続されている。選択トランジスタTRのソース端子は、ビット配線バー\BLに接続されている。ワード配線WLには、ロウデコーダ751が接続されている。ビット配線対のうちの一方例えばビット配線バー\BLの一端は、読み出し部510に接続されている。ビット配線対のうちの一方例えばビット配線バー\BLの他端は、スイッチ756を介して第1の電源ソース/シンク回路757に接続されている。ビット配線対のうちの他方例えばビット配線BLは、スイッチ754を介して第2の電源ソース/シンク回路755に接続されている。このような構成により、記憶セルアレイ部MCAの任意の記憶セルMC例えば磁気記憶素子110にデータを書き込み、また、磁気記憶素子110に書き込まれたデータを読み出すことができる。第8の実施形態本実施形態に係る不揮発性記憶装置における制御部550は、上記で説明した構成を有することができるので説明を省略する。以下では、記憶セルアレイ部MCAに関して説明する。以下では、磁気記憶素子を積層構造体M-Sと表記する。積層構造体M-Sは、磁気記憶部MTJと、センス部STOと、これらの間に設けられた中間配線833rd-Wire:第3非磁性層30nと、の積層構造を含む。図39a及び図39bは、第8の実施形態に係る不揮発性記憶装置の構成を示す模式的平面図である。図40a~図40eは、第8の実施形態に係る不揮発性記憶装置の構成を示す模式的断面図である。図40a~図40eは、それぞれ、図39aのA1-A2線、B1-B2線、C1-C2線、D1-D2線及びE1-E2線断面図である。これらの図においては、図を見やすくするために、配線部及び素子部を図示しており、層間絶縁膜、保護膜、配線、及び、トランジスタの活性化領域などの内部の細かい構造例えば積層構造などは、省略している。また、これらの図においては、図を見やすくために、配線の幅などは適宜変更して描かれている。これらの図には、不揮発性記憶装置681の記憶セルアレイ部MCAの例が示されている。図39bは、図39aに例示した構成のうちで、中間配線83を抜き出して描いた模式的平面図である。図39aに表したように、不揮発性記憶装置681においては、書き込み用ビット配線BLWriteと、読み出し用ビット配線BLReadと、が、交互に並んでいる。書き込み用ビット配線BLWriteの幅、読み出し用ビット配線BLReadの幅、及び、これらの間の部分の幅は、例えば、幅Fにほぼ等しい。書き込み用ビット配線BLWriteと読み出し用ビット配線BLReadとの間に、ビット配線バー\BLが、1つおきに配置されている。ビット配線バー\BLの幅は、幅Fにほぼ等しい。ビット配線バー\BLの層は、書き込み用ビット配線BLWriteの層、及び、読み出し用ビット配線BLReadの層と、は異なる。この例では、書き込み用ビット配線BLWriteは、例えば、第2ビット配線であり、読み出し用ビット配線BLReadは、例えば、第3ビット配線であり、ビット配線バー\BLは、例えば、第1ビット配線である。これらのビット配線ビットラインは、例えばX軸に沿って延在する。すなわち、第1ビット配線の延在方向は、第2ビット配線の延在方向及び第3ビット配線の延在方向に対して平行である。すなわち、1本の書き込み用ビット配線BLWrite、1本の読み出し用ビット配線BLRead、及び、それらの間の1本のビット配線バー\BLと、が1組ビットラインとなる。その組が、複数繰り返し配置されている。これらの組の間隔は、例えば、幅Fである。ここで、幅Fは、例えば、この不揮発性記憶装置681において、設計作製する際の最小線幅である。これらのビット配線ビットラインの延在方向に対して交差する方向例えば直交する方向に、ワード配線WLワードラインが並ぶ。ワード配線WLは、例えばY軸に沿って延在する。ワード配線WLの幅は、幅Fにほぼ等しい。ワード配線WLは複数設けられ、複数のワード配線WLのうちで、近接して並ぶ2本のワード配線WLどうしの間隔は、幅Fにほぼ等しい。複数のワード配線WLのうちで、互いの距離が長い2本のワード配線どうしの間隔は、幅Fの3倍3Fにほぼ等しい。このワード配線WLは、トランジスタのゲート電極となる。互いの距離が遠い2本のWLの間には、トランジスタの、ソース領域ソース及びドレイン領域ドレインが形成されている。ソース領域のY軸に沿う長さは、例えば3Fである。ドレイン領域のY軸に沿う長さは、例えば3Fである。すなわち、間隔が略3Fのゲート電極の間に、ドレイン領域が形成されている。このドレイン領域は、ビットライン方向には、略Fの幅で分離されている。トランジスタの活性化領域AAのビットライン方向の長さは約5Fで、ワード配線方向の長さは約3Fである。複数のトランジスタの活性化領域AAどうしの間隔は、ビットライン方向において約Fであり、ワード配線方向において約Fである。トランジスタの活性化領域AAに重なるように、上記の3種類のビットライン書き込み用ビット配線BLWrite、読み出し用ビット配線BLRead、及び、ビット配線バー\BLが配置されている。ドレイン領域と、BLWriteと、が重なる位置には、磁気記憶素子の積層構造体M-Sが配置されている。図39a及び図39bに表したように、読み出し用ビット配線BLReadとドレイン領域とが重なる位置に、中間配線833rd-Wireとの接続ビアVia2が配置されている。接続ビアVia2の直径は、例えば、約Fである。この接続ビアVia2と、積層構造体M-Sと、をつなぐように、中間配線833rd-Wireが配置されている。中間配線833rd-Wireの幅は、例えば約Fであり、長さY軸方向に沿う長さは例えば3Fである。ビット配線バー\BLとソースとが重なる位置には、接続ビアVia1が配置されている。接続ビアVia1の直径は、例えば約Fである。このような構成を有する記憶セルアレイ部MCAにおいては、ビットライン方向には6F周期で同じ構造が繰り返され、ビットラインと直交する方向には4F周期で同じ構造が繰り返されている。記憶セルアレイ部MCAの繰り返し単位である6F×4Fの領域の中に、2つの記憶セルMCが設けられる。従って、不揮発性記憶装置681は、12F2セル構成を有する。図40aに表したように、書き込み用ビット配線BLWriteに接続する接続ビアVia2は、下方に延び、積層構造体M-Sと接続される。書き込み用ビット配線BLWriteは、接続ビアViaMを介して、ドレイン領域と接続される。読み出し用ビット配線BLReadは、下方に延びる接続ビアを介して、積層構造体M-Sから横方向に延びる中間配線833rd-Wireに接続される。この中間配線833rd-Wireの上方には、ビット配線バー\BLが配置されている。この図に描かれた領域内においては、ビット配線バー\BLは、他の部分とは直接は接続していない。この例では、書き込み用ビット配線BLWriteは、読み出し用ビット配線BLReadと、同じ層に設けられている。そして、これらよりも下方に、ビット配線バー\BLが配置されている。ただし、実施形態はこれに限らず、これらの部材の上下関係は任意である。例えば、3つのビット配線の高さがすべて異なり、ビット配線バー\BLが最上層でも良い。図40bに表したように、ビット配線バー\BLに接続する接続ビアVia1が下方に延びており、ソースと接続している。この図に描かれた領域内では、書き込み用ビット配線BLWrite及び読み出し用ビット配線BLReadは、他の部分と直接は接続していない。図40cに表したように、書き込み用ビット配線BLWriteに接続する接続ビアVia2は下方に延び、積層構造体M-Sと接続される。書き込み用ビット配線BLWriteは、接続ビアViaMを介して、ドレイン領域と接続される。複数の積層構造体M-Sは、近い方の間隔が約Fで、遠い方の間隔が約3Fで配置されている。遠い方の間隔間隔が約3Fの領域には、2つのゲートと、それらに挟まれた1つのソース領域と、が設けられている。図40dに表したように、読み出し用ビット配線BLReadに接続する接続ビアVia2が、下方に延びており、中間配線833rd-Wireに接続している。さらに下方に、トランジスタ部分ゲート、ドレイン及びソースが配置されているが、この図に描かれた領域内においては、これらのトランジスタ部分と、読み出し用ビット配線BLRead、接続ビアVia2及び中間配線833rd-Wireとは、直接には接続していない。図40eに表したように、ビット配線バー\BLに接続する接続ビアVia1が、下方に延びており、ソース領域と接続される。ソース領域の両側にはゲートが配置され、さらに、その横にはドレイン領域が配置されている。なお、上記の書き込み用ビット配線BLWrite、読み出し用ビット配線Read、ビット配線バー\BL、及び、ワード配線WLは、制御部550図示しないに、直接または間接に接続される。この例では、1個の積層構造体M-Sに1個の中間配線833rd-Wireが直接接続している。ただし、実施形態はこれに限らない。図41a及び図41bは、第8の実施形態に係る別の不揮発性記憶装置の構成を示す模式的平面図である。図41bは、図41aに例示した構成のうちで、中間配線83を抜き出して描いたものである。なお、これらの図では、制御部550は省略されている。図41a及び図41bに表したように、本実施形態に係る別の不揮発性記憶装置681aにおいては、読み出し用ビット配線BLReadの延在方向X軸方向において、隣り合う磁気記憶素子に含まれる中間配線833rd-Wireどうしが接続される。図42は、第8の実施形態に係る別の不揮発性記憶装置の構成を示す模式的回路図である。図42に表したように、実施形態に係る不揮発性記憶装置681bにおいては、1つの選択トランジスタTRに対し、1つのMTJと、1つのSTOと、が接続され、これらが、1つの記憶セルMCに対応する。STOとMTJとが接続されている部分には、さらに、中間配線833rd-Wireが接続されている。中間配線833rd-Wireの他端は、読み出し用ビット配線BLReadに接続されている。MTJの他端は、書き込み用ビット配線BLWriteに接続されている。選択トランジスタTRの一方の端は、STOに接続されており、他方の端は、ビット配線バー\BLに接続されている。選択トランジスタTRのゲートは、ワード配線WLと接続されている。書き込み用ビット配線BLWrite、読み出し用ビット配線BLRead及びビット配線バー\BLは、いずれもこの図では横方向に、平行に配置されている。これらのビット配線のそれぞれが、複数の記憶セルMCのそれぞれと接続される。これらのビット配線のそれぞれの端例えば両端は、制御部550この図では図示しないに接続される。これらのビット配線に対して直交する方向に、複数のワード配線WLが延在する。複数のワード配線WLのそれぞれは、複数の記憶セルMCの選択トランジスタTRのゲートと接続される。複数のワード配線WLのそれぞれの端例えば両端は、制御部550に接続される。なお、図39a~図40eに関して説明した不揮発性記憶装置681の構成は、不揮発性記憶装置681bにおいて、MTJ第1積層部SB1とSTO第2積層部SB2との配置を互いに入れ替えたものに相当する。図43は、第8の実施形態に係る不揮発性記憶装置の動作を示す模式的回路図である。同図は、不揮発性記憶装置681bにおける書き込み動作WOを例示している。図43に表したように、データを書き込む記憶セルMCここでは選択ビットSBと呼ぶのゲートをオンするために、選択ビットSBに接続するワード配線WLをオンにする。さらに、選択ビットSBに接続する書き込み用ビット配線BLWriteをHigh状態にし、選択ビットSBに接続するビット配線バー\BLをLow状態にする。これにより、選択ビットSBでは、STO及びMTJに書き込み電流Iwが流れ、データの書き込みが行われる。この時、非選択ビットのMTJ部、中間配線833rd-Wire、及び、読み出しビット配線BLReadを介して回り込み電流が発生するが、中間配線833rd-Wireに比べて書き込み用ビット配線BLWriteの配線抵抗を低くすることで、回り込み電流を抑制し、書き込み動作WOには影響が出ない。これをより効果的にするために、中間配線833rd-Wireにダイオードを接続しても良い。図44は、第8の実施形態に係る不揮発性記憶装置の動作を示す模式的回路図である。同図は、不揮発性記憶装置681bにおける読み出し動作を例示している。図44に表したように、選択ビットSBのゲートをオンするために、選択ビットSBに接続するワード配線WLをオンにする。さらに、選択ビットSBに接続する読み出し用ビット配線BLReadをHigh状態にし、選択ビットSBに接続するビット配線バー\BLをLow状態にする。これにより、選択ビットSBでは、読み出し電流IrはSTOに流れ、データの読み出しが行われる。この時、非選択ビットのMTJ部、中間配線833rd-Wire、及び、書き込み用ビット配線BLWriteを介して回り込み電流が発生し、選択ビットSBのMTJにも電流が流れるが、その電流は微小なため、誤書き込みが生じることなく読み出すことができる。図45は、第8の実施形態に係る別の不揮発性記憶装置の構成を示す模式的回路図である。図45に表したように、実施形態に係る不揮発性記憶装置681cにおいては、中間配線83の一端が、MTJの一端とSTOの一端とに接続されている。MTJの他端は、第1トランジスタTRa1のソース及びドレインの一方に接続されている。第1選択トランジスタTRa1のソース及びドレインの他方は、ビット配線バー\BLに接続されている。第1選択トランジスタTRa1のゲートはワード配線WLに接続されている。STOの他端は、BLWriteに接続されている。中間配線83の他端は、第2選択トランジスタTRa2のソース及びドレインの一方に接続されている。第2選択トランジスタTRa2のソース及びドレインの他方に接続されている。第2選択トランジスタTRa2のゲートは、ワード配線バー\WLに接続されている。ワード配線バー\WLは、例えばワード配線WLの延在方向に沿って延在する。この例では、第1ビット配線ビット配線バー\BLは、磁気記憶素子の一端と制御部550とを直接または間接に接続する。第2ビット配線書き込み用ビット配線BLWriteは、磁気記憶素子の他端と制御部550とを直接または間接に接続する。第3ビット配線読み出し用ビット配線BLReadは、第3非磁性層83と制御部550とを直接または間接に接続する。第1トランジスタTRa1は、第1ビット配線と上記の一端との間、及び、第2ビット配線と上記の他端との間の少なくともいずれかに設けられるこの例では、第1ビット配線と上記の一端との間に設けられる。第2選択トランジスタTra2は、第3ビット配線と第3非磁性層83と間に設けられる。第1ワード線WLa1は、第1選択トランジスタTRa1のゲートと制御部550とを直接または間接に接続する。第2ワード配線WLa2は、第2選択トランジスタTRa2のゲートと制御部550とを直接または間接に接続する。このような構成においても、MTJの磁化の方向の際に基づいたSTOの発振の周波数fを検出する読み出し動作が行われる。第9の実施形態本実施形態においても、第1~第4の実施形態に係る磁気記憶素子のいずれかが用いられる。図46a及び図46bは、第9の実施形態に係る不揮発性記憶装置の構成を示す模式的平面図である。図47a~図47eは、第9の実施形態に係る不揮発性記憶装置の構成を示す模式的断面図である。図47a~図47eは、それぞれ、図46aのA1-A2線、B1-B2線、C1-C2線、D1-D2線及びE1-E2線断面図である。図46bは、図46aに例示した構成のうちで、中間配線83を抜き出して描いた模式的平面図である。これらの図においては、制御部550は省略されている。図46aに表したように、不揮発性記憶装置682においては、幅が約Fの複数の兼用ビット配線BLが、約Fの間隔で並んでいる。兼用ビット配線BLと交差する方向この例では直交する方向に、幅が約Fの複数のワード配線WLが、約Fの間隔で並んで配置されている。さらに、幅が約Fの読み出し用ビット配線BLReadが、兼用ビット配線BLの延在方向に対して平行に、兼用ビット配線BLどうしの間に、1つおきに配置されている。読み出し用ビット配線BLReadと重なる位置に、中間配線833rd-Wireと接続される接続ビアVia1が設けられている。接続ビアVia1の直径は、例えば約Fである。接続ビアVia1は複数設けられる。複数の接続ビアVia1の間隔は、例えば3Fである。図46a及び図46bに表したように、接続ビアVia1と重なる位置に、中間配線833rd-Wireが設けられる。中間配線833rd-Wireの幅は、約Fである。中間配線833rd-Wireの長辺は、読み出し用ビット配線BLReadと交差例えば直交する方向に延在し、約3Fの長さを有している。接続ビアVia1は、中間配線833rd-Wireのほぼ中央に配置されている。中間配線833rd-Wireの両端には、磁気記憶素子第1磁気記憶素子MR1及び第2磁気記憶素子MR2の積層構造体M-Sが配置されている。積層構造体M-Sは、兼用ビット配線BLと重なるように配置されている。兼用ビット配線BLとほぼ重なる様に、トランジスタ活性化領域AAが配置される。トランジスタ活性化領域の幅は、例えば約Fである。トランジスタ活性化領域は、ワード配線WLと交差例えば直交している。ワード配線WLは、トランジスタのゲートになっている。ゲートの隣には、ドレインとソースとがそれぞれ交互に配置される。ドレインと磁気記憶素子の積層構造体M-Sと重なって配置されている。ソースと重なる位置には、ソースと接続される接続ビアVia0と、兼用ビット配線BLと接続される接続ビアVia2と、が、配置される。接続ビアVia0及び接続ビアVia2は、兼用ビット配線BLと平行な方向、及び、兼用ビット配線BLに対して直交する方向と、において、それぞれ交互に配置されている。兼用ビット配線BLと直交する方向に配置された接続ビアVia0及び接続ビアVia2は、近接する2つを1組として、セル内局所配線UEで接続される。セル内局所配線UEの幅は、例えば約Fであり、長さは、約3Fである。セル内局所配線UEは、読み出し用ビット配線BLReadとは重ならないように配置されている。このような構成を有する記憶セルアレイ部MCAは、兼用ビット配線BL方向においては、8F周期で同じ構造が繰り返され、兼用ビット配線BLと直交する方向において、4F周期で同じ構造が繰り返されている。8F×4Fの繰り返し単位の中には、4つの記憶セルMCが設けられている。不揮発性記憶装置682は、8F2セル構成を有する。図47aに表したように、兼用ビット配線BLに接続する接続ビアVia2が下方に延びており、セル内局所配線UEの一端と接続している。セル内局所配線UEの他端からは、接続ビアVia0が延び、セル内局所配線UEは、ソースと接続される。読み出し用ビット配線BLReadは、セル内局所配線UEの上方には配置されず、セル内局所配線UEのない部分に配置されている。この図に描かれた領域内では、接続ビアVia2の下のソースは、他の部分とは直接は接続されていない。この例では、兼用ビット配線BLよりも下方に読み出し用ビット配線BLReadが配置されているが、これらの配置における上下関係は、任意である。図47bに表したように、兼用ビット配線BLに接続する接続ビアVia2が下方に延びており、積層構造体M-Sと接続される。兼用ビット配線BLは、さらに、その下方の接続ビアViaMを介して、ドレインに接続される。横方向例えばX軸方向において隣り合う2つの積層構造体M-Sが、中間配線833rd-Wireにより接続される。中間配線833rd-Wireの中央部に接続され、上方に延びた接続ビアVia1が、読み出し用ビット配線BLReadと接続される。第1磁気記憶素子MR1は、第1積層部SB1と第2積層部SB2と第1中間配線中間配線83の一部と、を含む。第2磁気記憶素子MR2は、第3積層部SB3と第4積層部SB4と第2中間配線中間配線83の別の一部と、を含む。第3積層部SB3は、第5強磁性層10a、第6強磁性層20a及び第3非磁性層10naを含む。第5強磁性層10a、第6強磁性層20a及び第3非磁性層10naのぞれぞれの構成は、第1強磁性層10、第2強磁性層20及び第1非磁性層10nのぞれぞれの構成に対応する。第4積層部SB4は、第7強磁性層30a、第8強磁性層40a及び第4非磁性層20naを含む。第7強磁性層30a、第8強磁性層40a及び第4非磁性層20naのぞれぞれの構成は、第3強磁性層30、第4強磁性層40及び第2非磁性層20nのぞれぞれの構成に対応する。図47cに表したように、兼用ビット配線BLに接続される接続ビアVia2が、下方に延びており、積層構造体M-Sまたはセル内局所配線UEと接続される。積層構造体M-Sと、セル内局所配線UEと、は、横方向例えばX軸方向において交互に配置されている。セル内局所配線UEのうちの一部は、上方に延びる接続ビアVia2を介して、兼用ビット配線BLと接続される。セル内局所配線UEのうちで別の一部は、下方に延びる接続ビアVia0を介してソースと接続される。これらの2種類のセル内局所配線UEは、交互に配置される。この例では、セル内局所配線UEよりも下方に積層構造体M-Sが配置されているが、これらの配置における上下関係は、任意である。図47dに表したように、セル内局所配線UEに接続されている接続ビアVia0及び接続ビアVia2の配置は、図47cに例示した接続ビアVia0及び接続ビアVia2の配置と、が互いに入れ替わっている。図46aのC1-C2断面の構造は、D1-D2断面の構造に対して、横方向X軸方向において4Fの距離だけ平行移動した関係を有する。図47eに表したように、読み出し用ビット配線BLReadに接続された接続ビアVia1が、下方に延びており、中間配線833rd-Wireと接続されている。中間配線833rd-Wireの下方には、ドレインが配置されている。この図に描かれた領域においては、ドレイン、ゲート及びソースは、それらの上方の配線とは直接は接続されていない。この例では、2個の積層構造体M-Sに1個の中間配線833rd-Wireが直接接続した構造を有する。ただし、実施形態はこれに限らない。図48a及び図48bは、第9の実施形態に係る別の不揮発性記憶装置の構成を示す模式的平面図である。図48bは、図48aに例示した構成のうちで、中間配線83を抜き出して描いたものである。図48a及び図48bに表したように、本実施形態に係る別の不揮発性記憶装置682aにおいては、読み出し用ビット配線BLReadの延在方向X軸方向において、隣り合う磁気記憶素子に含まれる中間配線833rd-Wireどうしが接続される。図49a及び図49bは、第9の実施形態に係る不揮発性記憶装置の構成を示す模式的回路図である。図49bは、上記の不揮発性記憶装置682の模式的回路図である。この構成においては、2種類の兼用ビット配線BL兼用ビット配線BL-A及び兼用ビット配線BL-Bが、接続される記憶セルMCごとに、書き込み用ビット配線BLWrite及びビット配線バー\BLの役目を担う。図49bに表したように、不揮発性記憶装置682bの構成は、上記の不揮発性記憶装置682において、MTJ第1積層部SB1とSTO第2積層部SB2との配置を互いに入れ替えたものに相当する。本実施形態に係る不揮発性記憶装置682bにおいても、2種類の兼用ビット配線BL兼用ビット配線BL-A及び兼用ビット配線BL-Bが、接続される記憶セルMCごとに、書き込み用ビット配線BLWrite及びビット配線バー\BLの役目を担う。すなわち、第1の記憶セルMC1に対しては、兼用ビット配線BL-Aが書き込み用ビット配線BLWriteとして機能し、兼用ビット配線BL-Bがビット配線バー\BLとして機能する。第2の記憶セルMC2に対しては、兼用ビット配線BL-Aがビット配線バー\BLとして機能し、兼用ビット配線BL-Bが書き込み用ビット配線BLWriteとして機能する。この構成においても実施形態における関して説明した上記の書き込み動作WO及び読み出し動作ROが行われる。この例では、1つの記憶セルMCMTJとSTOとの組において、読み出し用ビット配線BLReadは、例えば、第3ビット配線であり、兼用ビット配線BL-Aは、第2ビット配線であり、兼用ビット配線BL-Bは、第1ビット配線となる。別の記憶セルMCMTJとSTOとの組において、読み出し用ビット配線BLReadは、例えば、第3ビット配線であり、兼用ビット配線BL-Aは、第1ビット配線であり、兼用ビット配線BL-Bは、第2ビット配線となる。なお、この例においても、第1ビット配線の延在方向は、第2ビット配線の延在方向及び第3ビット配線の延在方向に対して平行である。図50a及び図50bは、第9の実施形態に係る別の不揮発性記憶装置の構成を示す模式的回路図である。図50aに表したように、実施形態に係る不揮発性記憶装置682cにおいては、不揮発性記憶装置682bの構成において、MTJ第1積層部SB1とSTO第2積層部SB2との配置が互いに入れ替えられ、さらにスイッチTRAが設けられている。スイッチTRAに含まれる第2トランジスタTRa2のゲートが、ワード配線バー\WLに接続される。不揮発性記憶装置682cにおいては、一部のビット配線が兼用される。すなわち、不揮発性記憶装置682cは、第1磁気記憶素子MR1、第2磁気記憶素子MR2、第1~第5ビット配線BLa1~BLa5、第1~第4選択トランジスタTRa1~TRa4、並びに、第1及び第2ワード配線WLa1及びWLa2を備える。第1磁気記憶素子MR1は、第1積層部SB1と、第2積層部SB2と、第1中間配線83a例えば中間配線83の一部と、を含む。第1積層部SB1は、第1方向に磁化が固定された第1強磁性層10と、第1強磁性層10と積層され、磁化の方向が可変である第2強磁性層20と、第1強磁性層10と第2強磁性層20との間に設けられた第1非磁性層10nと、を含む。第2積層部SB2は、第1強磁性層10から第2強磁性層20に向かう積層方向SD1に沿って第1積層部SB1と積層される。第2積層部SB2は、磁化の方向が可変である第3強磁性層30と、積層方向SD1に沿って第3強磁性層30と積層され、第2方向に磁化が固定された第4強磁性層40と、第3強磁性層30と第4強磁性層40との間に設けられた第2非磁性層20nと、を含む。第1中間配線83aは、第1積層部SB1と第2積層部SB2との間に設けられる。第2磁気記憶素子MR2は、積層方向SD1に対して直交する軸に沿って第1磁気記憶素子MR1と並置される。第2磁気記憶素子MR2の構成は、第1磁気記憶素子MR1と同様である。すなわち、第2磁気記憶素子MR2は、第3積層部SB3と、第4積層部SB4と、第2中間配線83bと、を含む。第3積層部SB3は、第3方向に磁化が固定された第5強磁性層10aと、第5強磁性層10aと積層方向SD1に沿って積層され、磁化の方向が可変である第6強磁性層20aと、第5強磁性層10aと第6強磁性層20aとの間に設けられた第3非磁性層10naと、を含む。第4積層部SB4は、積層方向SD1に沿って第3積層部SB3と積層される。第4積層部SB4は、磁化の方向が可変である第7強磁性層30aと、積層方向SD1に沿って第7強磁性層30aと積層され、第4方向に磁化が固定された第8強磁性層40aと、第7強磁性層30aと第8強磁性層40aとの間に設けられた第4非磁性層20naと、を含む。第2中間配線83bは、第3積層部SB3と第4積層部SB4との間に設けられる。第1ビット配線BLa1は、第1積層部SB1の第1中間配線83aとは反対側の第1端部に直接または間接に接続される。第2ビット配線BLa2は、第2積層部SB2の第1中間配線83aとは反対側の第2端部に直接または間接に接続される。第3ビット配線BLa3は、第1中間配線83a及び第2中間配線83bに直接または間接に接続される。第4ビット配線BLa4は、第3積層部SB3の第2中間配線83bとは反対側の第3端部に直接または間接に接続される。第5ビット配線BLa5は、第4積層部SB4の第2中間配線83bとは反対側の第4端部に直接または間接に接続される。第1選択トランジスタTRa1は、第1ビット配線BLa1と第1端部との間に配置される。第2選択トランジスタTRa2は、第1中間配線83aと第3ビット配線BLa3との間に接続される。第3選択トランジスタTRa3は、第4ビット配線BLa4と第3端部との間に配置される。第4選択トランジスタTRa4は、第2中間配線83bと第3ビット配線BLa3との間に接続される。第1ワード配線WLa1は、第1選択トランジスタTRa1のゲートと、第3選択トランジスタTRa3のゲートと、に直接または間接に接続される。第2ワード配線WLa2は、第2選択トランジスタTRa2のゲートと、第4選択トランジスタTRa4のゲートと、に直接または間接に接続される。制御部550の読み出し部510は、第1~第5ビット配線BLa1~BLa5に接続される。読み出し部510は、第2強磁性層20の磁化の向きに応じた第3強磁性層30の発振の周波数fの変化を検出することで、第2強磁性層20の磁化の向きを読み出す。また、読み出し部510は、第6強磁性層20aの磁化の向きに応じた第7強磁性層30aの発振の周波数の変化を検出することで、第6強磁性層20aの磁化の向きを読み出す。図50bに表したように、不揮発性記憶装置682dにおいては、不揮発性記憶装置682cの構成において、第3選択トランジスタTra3のゲートが第1ワード配線WLa1の隣の別のワード配線WL隣接ワード配線WLaj1に接続されている。この場合も、第2強磁性層20の磁化の向きに応じた第3強磁性層30の発振の周波数fの変化を検出することで、第2強磁性層20の磁化の向きが読み出される。第10の実施形態本実施形態においても、第1~第4の実施形態に係る磁気記憶素子のいずれかが用いられる。図51は、第10の実施形態に係る不揮発性記憶装置の構成を示す模式的回路図である。図51は、本実施形態に係る不揮発性記憶装置683の記憶セルアレイ部MCAの構成を例示している。同図においては、制御部550は省略されている。図51に表したように、不揮発性記憶装置683においては、書き込み用ビット配線Writeの延在方向は、読み出し用ビット配線BLReadの延在方向に対して平行ではない。すなわち、縦横に配列された記憶セルMCにおいて、1本の書き込み用ビット配線BLWriteは、横方向例えばX軸方向に沿って配列した記憶セルMCと接続される。1本の読み出し用ビット配線BLReadは、斜め方向に配列した記憶セルMCと接続される。不揮発性記憶装置683は、以下の構成を有する。第1ビット配線BLa1例えばビット配線バーBLは、第1積層部SB1MTJの第1中間配線83aとは反対側の第1端部に直接または間接に接続される。第2ビット配線BLa2例えば書き込み用ビット配線BLWriteは、第2積層部SB2STOの第1中間配線83aとは反対側の第2端部に直接または間接に接続される。第3ビット配線BLa3例えば読み出し用ビット配線BLReadは、第1中間配線83aと直接または間接に接続される。第1選択トランジスタTRa1は、第1ビット配線BLa1と第1端部との間に配置される。第2選択トランジスタTRa2は、第1中間配線83aと第3ビット配線BLa3との間に接続される。第1ワード配線WLa1は、第1選択トランジスタTRa1のゲートと直接または間接に接続される。第2ワード配線WLa2は、第2選択トランジスタTRa2のゲートと直接または間接に接続される。この場合も、制御部550の読み出し部510は、第1~第3ビット配線BLa1~BLa3に接続される。読み出し部510は、第2強磁性層20の磁化の向きに応じた第3強磁性層30の発振の周波数fの変化を検出することで、第2強磁性層20の磁化の向きを読み出す。図52は、第10の実施形態に係る別の不揮発性記憶装置の構成を示す模式的回路図である。図52に表したように、実施形態に係る不揮発性記憶装置683bにおいても、書き込み用ビット配線BLWriteの延在方向は、読み出し用ビット配線BLReadの延在方向に対して平行ではない。この例では、読み出し用ビット配線BLReadは、例えば、第3ビット配線BLa3であり、書き込み用ビット配線BLWriteは、例えば、第2ビット配線BLa2であり、ビット配線バー\BLは、例えば第1ビット配線BLa1である。この例では、第3ビット配線BLa3の延在方向は、第1ビット配線BLa1の延在方向及び第2ビット配線BLa2の延在方向と交差する。不揮発性記憶装置683bは、以下の構成を有する。第1ビット配線BLa1は、第2積層部SB2の第1中間配線83aとは反対側の第1端部に直接または間接に接続される。第2ビット配線BLa2は、第1積層部SB1の第1中間配線83aとは反対側の第2端部に直接または間接に接続される。第3ビット配線BLa3は、第1中間配線83aと直接または間接に接続される。第1選択トランジスタTRa1は、第1ビット配線BLa1と第1端部との間に配置される。第1ワード配線WLa1ワード配線WLは、第1選択トランジスタTRa1のゲートと直接または間接に接続される。この場合も、制御部550の読み出し部510は、第1~第3ビット配線BLa1~BLa3に接続される。読み出し部510は、第2強磁性層20の磁化の向きに応じた第3強磁性層30の発振の周波数fの変化を検出することで、第2強磁性層20の磁化の向きを読み出す。このように、第8~第10の実施形態に係る不揮発性記憶装置は、複数のビットラインと、複数のワード配線と、複数の記憶セルMCと、複数のトランジスタと、を備える。複数のワード配線の延在方向は、複数のビットラインの延在方向と交差する。複数の記憶セルMCのそれぞれは、複数のビットラインのそれぞれと複数のワード配線のそれぞれとが交差する部分に設けられる。各記憶セルMCは、第1~第4の実施形態に係るいずれかの磁気記憶素子を含む。複数のトランジスタは、複数の磁気記憶素子の第1配線81及び第2配線82の間の少なくともいずれかと、複数のビットラインのいずれか、または、複数のワード配線のいずれかと、の間に接続される。例えば、複数のビットラインのそれぞれは、磁気記憶素子のMTJの一端に直接または間接に接続される第1ビット配線と、その磁気記憶素子のSTOの一端に直接または間接に接続される第2ビット配線と、その磁気記憶素子の中間配線83に直接または間接に接続される第3ビット配線と、を含むことができる。例えば、磁気記憶素子において、MTJの一端がトランジスタと接続され、MTJの他端がSTOと接続されている。トランジスタは、第1ビット配線とMTJとの間、及び、第2ビット配線とSTOとの間、の少なくともいずれかに設けられる。ただし、実施形態はこれに限らず、MTJとSTOとの位置関係が逆でも良い。STOの一端がトランジスタと接続され、STOの他端がMTJと接続されても良い。または、MTJとSTOの双方にトランジスタが接続されていても良い。実施形態に係る不揮発性記憶装置は、複数のビットラインと、複数のワード配線と、複数の記憶セルMCと、を備える。複数の記憶セルMCのそれぞれは、複数のビットラインのそれぞれと複数のワード配線のそれぞれとの交差部に設けられる。複数の記憶セルMCのそれぞれは、第1積層部SB1と、第2積層部SB2と、中間配線83と、選択トランジスタと、を含む。中間配線83は、第1積層部SB1と第2積層部SB2との間に設けられる。選択トランジスタは、ゲートを含み、ゲートをオンにすることで通電可能となる。すなわち、選択トランジスタは、ソースとドレインとをさらに含み、ゲートをオンにすることでソースとドレインとが通電する。第1積層部SB1は、上記の第1強磁性層10、第2強磁性層20、及び、第1非磁性層10nと、を含む。第2積層部SB2は、上記の第3強磁性層30、第4強磁性層40、第2非磁性層20n、を含む。既に説明したように、これらの積層順は種々の変形が可能である。複数のビットラインのそれぞれは、第1~第3ビット配線を有する。第1~第3ビット配線のそれぞれは、複数のビットラインのいずれかと複数のワード配線のいずれかとの交差部に設けられた複数の記憶セルMCのいずれかに接続される。第1ビット配線は、記憶セルMCの前記いずれかの第1積層部SB1の中間配線83とは反対側の第1端部に直接または間接に接続される。第2ビット配線は、記憶セルMCの前記いずれかの第2積層部SB2の中間配線83とは反対側の第2端部に直接または間接に接続される。第3ビット配線は、記憶セルMCの前記いずれかの中間配線83に直接または間接に接続される。記憶セルMCの前記いずれかの選択トランジスタは、第1ビット配線と第1端部との間、及び、第2ビット配線と第2端部との間の少なくともいずれかに配置される。複数のワード配線の前記いずれかは、記憶セルMCの前記いずれかの選択トランジスタのゲートと接続される。例えば、記憶セルMCの前記いずれかの選択トランジスタは、第1ビット配線と第1端部との間に配置され、前記いずれかの選択トランジスタのソースは、その第1ビット配線及びその第1端部のいずれか一方に直接または間接に接続される。そのトランジスタのドレインは、その第1ビット配線及びその第1端部のいずれか他方に直接または間接に接続される。例えば、記憶セルMCの前記いずれかの選択トランジスタは、第2ビット配線と第2端部との間に配置され、前記いずれかの選択トランジスタのソースは、その第2ビット配線及びその第2端部のいずれか一方に直接にまたは間接に接続される。そのトランジスタのドレインは、その第2ビット配線及びその第2端部のいずれか他方に直接または間接に接続される。制御部550の読み出し部510は、複数のビットライン具体的には第1~第3ビット配線に接続される。読み出し部510は、第2強磁性層20の磁化の向きに応じた第3強磁性層30の発振の周波数fの変化を検出することで、第2強磁性層20の磁化の向きを読み出す。実施形態によれば、安定した動作が可能な不揮発性記憶装置が提供される。なお、本願明細書において、垂直及び平行は、厳密な垂直及び厳密な平行だけではなく、例えば製造工程におけるばらつきなどを含むものであり、実質的に垂直及び実質的に平行であれば良い。以上、具体例を参照しつつ、本発明の実施形態について説明した。しかし、本発明の実施形態は、これらの具体例に限定されるものではない。例えば、磁気記憶素子に含まれる強磁性層、非磁性層、電極など、並びに、不揮発性記憶装置に含まれる配線、トランジスタ、読み出し部及び制御部などの各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。また、各具体例のいずれか2つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。その他、本発明の実施形態として上述した不揮発性記憶装置を基にして、当業者が適宜設計変更して実施し得る全ての不揮発性記憶装置も、本発明の要旨を包含する限り、本発明の範囲に属する。その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。"