"絶縁層上に設けられ、単結晶半導体層をチャネル部とした電界効果トランジスタと、前記電界効果トランジスタ上に設けられ、一対の導電層と、該一対の導電層間に有機化合物層を含む記憶素子を有することを特徴とする半導体装置。基板上に集積する様々な回路として、データを記憶する記憶回路単にメモリともよぶを設けると、より高機能で、付加価値が高い半導体装置を提供することができる。記憶回路としては、DRAM、SRAM、FeRAM、マスクROM、EPROM、EEPROM、フラッシュメモリなどが挙げられる。このうち、DRAM、SRAMは揮発性の記憶回路であり、電源をオフするとデータが消去されてしまうため、電源をオンする度にデータを書き込む必要がある。FeRAMは不揮発性の記憶回路であるが、強誘電体層を含む容量素子を用いているため、作成工程が増加してしまう。マスクROMは、簡単な構造であるが、製造工程でデータを書き込む必要があり、追記することはできない。EPROM、EEPROM、フラッシュメモリは、不揮発性の記憶回路ではあるが、2つのゲート電極を含む素子を用いているため、作成工程が増加してしまう。上記の実情を鑑み、本発明は、不揮発性であって、作成が簡単であり、追記が可能な記憶回路を有する半導体装置及びその作製方法の提供を課題とする。本発明は、一対の導電層間に有機化合物層が挟まれた単純な構造の記憶素子を有する半導体装置及びその作製方法を提供することを特徴とする。上記特徴により、不揮発性であり、作製が簡単であり、追記が可能な記憶回路を有する半導体装置及びその作製方法を提供する。本発明の半導体装置は、絶縁層上に設けられた複数の電界効果トランジスタと、複数の電界効果トランジスタ上に設けられた複数の記憶素子とを有する。複数の電界効果トランジスタは、単結晶半導体層をチャネル部とした電界効果トランジスタであり、複数の記憶素子の各々は、第1の導電層と、有機化合物層と、第2の導電層が順に積層された素子である。また、本発明の半導体装置は、絶縁層上に設けられた複数の電界効果トランジスタと、複数の電界効果トランジスタ上に設けられた複数の記憶素子及びアンテナとして機能する導電層を有する。複数の電界効果トランジスタは、単結晶半導体層をチャネル部とした電界効果トランジスタであり、複数の記憶素子の各々は、第1の導電層と、有機化合物層と、第2の導電層が順に積層された素子であり、アンテナとして機能する導電層と第1の導電層は同じ層に設けられている。本発明の半導体装置は、絶縁層上に設けられた複数の電界効果トランジスタと、複数の電界効果トランジスタ上に設けられた複数の記憶素子と、アンテナとして機能する導電層が設けられた基板とを有する。複数の電界効果トランジスタは、単結晶半導体層をチャネル部とした電界効果トランジスタであり、複数の記憶素子の各々は、第1の導電層と、有機化合物層と、第2の導電層が積層された記憶素子であり、アンテナとして機能する導電層と、電界効果トランジスタのソース配線又はドレイン配線として機能する導電層は、導電性粒子を介して接続する。上記構成を有する本発明の半導体装置において、絶縁層は、酸化珪素層であることを特徴とする。また、記憶素子は、光学的作用により導電性が変化することを特徴とする。また、記憶素子は、光学的作用により抵抗値が変化することを特徴とする。また、記憶素子は、電気的作用により抵抗値が変化することを特徴とする。また、記憶素子が含む有機化合物層は、光酸発生剤がドーピングされた共役高分子材料からなることを特徴とする。また、有機化合物層は、電子輸送材料又はホール輸送材料からなることを特徴とする。本発明の半導体装置は、絶縁層上に設けられ単結晶半導体層をチャネル部とした電界効果トランジスタを1つ又は複数と、電界効果トランジスタ上に設けられ、一対の導電層と、該一対の導電層間に有機化合物層を含む記憶素子を1つ又は複数有する。上記構成の半導体装置において、複数の記憶素子の各々が含む一対の導電層の一方は、互いに電気的に接続され、かつ電界効果トランジスタのソース領域又はドレイン領域に電気的に接続されていることを特徴とする。または、複数の記憶素子の各々が含む一対の導電層の一方は、複数の電界効果トランジスタから選択された1つの電界効果トランジスタのソース領域又はドレイン領域に電気的に接続され、かつ、複数の記憶素子の各々は、互いに異なる電界効果トランジスタに電気的に接続されている。本発明の半導体装置は、絶縁層上に設けられ単結晶半導体層をチャネル部とした電界効果トランジスタを1つ又は複数と、電界効果トランジスタ上に設けられ、一対の導電層と、該一対の導電層間に有機化合物層を含む記憶素子を1つ又は複数と、アンテナとして機能する導電層と、を有し、一対の導電層の一方と、アンテナとして機能する導電層は、同じ層に設けられている。上記構成の半導体装置において、複数の記憶素子の各々が含む一対の導電層のうちの一方は、互いに電気的に接続され、かつ電界効果トランジスタのソース領域又はドレイン領域に電気的に接続されていることを特徴とする。または、複数の記憶素子の各々が含む一対の導電層の一方は、複数の電界効果トランジスタから選択された1つの電界効果トランジスタのソース領域又はドレイン領域に電気的に接続され、かつ、複数の記憶素子の各々は、互いに異なる電界効果トランジスタに電気的に接続されている。本発明の半導体装置は、絶縁層上に設けられ、単結晶半導体層をチャネル部とした電界効果トランジスタを1つ又は複数と、電界効果トランジスタ上に設けられ、一対の導電層と、該一対の導電層間に有機化合物層を含む記憶素子を1つ又は複数と、記憶素子上に設けられ、アンテナとして機能する導電層が設けられた基板と、を有し、アンテナとして機能する導電層は、電界効果トランジスタのソース領域又はドレイン領域に電気的に接続されている。上記構成の半導体装置において、複数の記憶素子の各々が含む一対の導電層のうちの一方は、互いに電気的に接続され、かつ、電界効果トランジスタのソース領域又はドレイン領域に電気的に接続されていることを特徴とする。または、複数の記憶素子の各々が含む一対の導電層の一方は、複数の電界効果トランジスタから選択された1つの電界効果トランジスタのソース領域又はドレイン領域に電気的に接続され、複数の記憶素子の各々は、互いに異なる電界効果トランジスタに電気的に接続されていることを特徴とする。なお、複数の記憶素子の各々が含む一対の導電層のうちの一方が互いに電気的に接続されているということは、複数の記憶素子の各々が含む一対の導電層のうちの一方が複数の記憶素子で共通して用いられているということに相当する。本発明の半導体装置は、第1の絶縁層上に設けられ単結晶半導体層をチャネル部とした電界効果トランジスタと、電界効果トランジスタを覆う第2の絶縁層と、第2の絶縁層に設けられた開口部を介して電界効果トランジスタのソース領域又はドレイン領域に接続された第1の導電層と、第2の絶縁層と第1の導電層上に設けられた第3の絶縁層と、第3の絶縁層に設けられた開口部を介して第1の導電層に接続された第2の導電層と、第2の導電層に接する有機化合物層と、有機化合物層に接する第3の導電層と、を有する。第2の導電層、有機化合物層及び第3の導電層の積層体は、記憶素子である。本発明の半導体装置は、第1の絶縁層上に設けられ単結晶半導体層をチャネル部とした電界効果トランジスタと、電界効果トランジスタを覆う第2の絶縁層と、第2の絶縁層に設けられた開口部を介して電界効果トランジスタのソース領域又はドレイン領域に接続された第1の導電層と、第2の絶縁層と第1の導電層上に設けられた第3の絶縁層と、第3の絶縁層に設けられた開口部を介して第1の導電層に接続された第2の導電層及び第3の導電層と、第2の導電層に接する有機化合物層と、有機化合物層に接する第4の導電層と、を有する。そして、第2の導電層、有機化合物層及び第4の導電層の積層体は、記憶素子であり、第3の導電層は、アンテナである。本発明の半導体装置は、第1の絶縁層上に設けられ単結晶半導体層をチャネル部とした電界効果トランジスタと、電界効果トランジスタを覆う第2の絶縁層と、第2の絶縁層に設けられた開口部を介して電界効果トランジスタのソース領域又はドレイン領域に接続された第1の導電層と、第2の絶縁層と第1の導電層上に設けられた第3の絶縁層と、第3の絶縁層に設けられた開口部を介して第1の導電層に接続された第2の導電層と、第2の導電層に接する有機化合物層と、有機化合物層に接する第3の導電層と、第1の導電層と電気的に接続された第4の導電層と、第4の導電層上に設けられた基板と、を有する。第2の導電層、有機化合物層及び第3の導電層の積層体は、記憶素子である。また、第4の導電層は、アンテナである。また、上記構成を有する表示装置において、記憶素子は、電気的作用により、一対の導電層の間の距離が変化する素子である。これは、電気的作用により、記憶素子にデータの書き込みを行って、記憶素子の一対の導電層を短絡させると、一対の導電層の距離が変化するためである。具体的には、一対の導電層を短絡させた後は、一対の導電層を短絡させる前よりも、一対の導電層の距離は短くなる。また、有機化合物層は、少なくとも、キャリア輸送性材料を有する。これは、電気的作用によりデータの書き込みを行う際に、キャリアを輸送して、電流を流すことが必要となるためである。また、有機化合物層は、キャリア輸送性材料を有し、その導電率は、1.0×10-15Scm以上であり、1.0×10-3Scm以下である。また、有機化合物層の厚さは5~60nm、好ましくは10~20nmである。これは、有機化合物層の厚さが5nm以下だと、厚さの制御が困難であり、厚さにバラツキが生じてしまうからである。また、有機化合物層の厚さが60nm以上だと、電気的作用によるデータの書き込みに必要な消費電力が高くなってしまうからである。また、より好ましい10~20nmの範囲は、より、有機化合物層の厚さにバラツキが生じにくく、なおかつ、より、消費電力を抑制することができる範囲である。また、基板は、フレキシブル性を有していてもよい。また、上記構成を有する本発明の半導体装置は、電源回路、クロック発生回路、データ復調/変調回路及びインターフェイス回路から選択された1つ又は複数を有することを特徴とする。また、本発明の半導体装置の作製方法は、第1の単結晶半導体層と、酸化珪素層からなる絶縁層と、第2の単結晶半導体層が順に積層された基板を用いており、基板の一表面に設けられた第1の単結晶半導体層をチャネル部として複数の電界効果トランジスタを形成するステップと、複数の電界効果トランジスタ上に、第1の導電層と、有機化合物層と、第2の導電層の積層体を含む記憶素子を複数形成するステップと、基板の一表面と反対の表面に設けられた第2の単結晶半導体層をエッチングすることを特徴とする。また、有機化合物層は、液滴吐出法により形成することを特徴とする。本発明は、単結晶半導体層をチャネル部とした電界効果トランジスタを有することを特徴とする。電界効果トランジスタは、応答速度や移動度などの特性が良好なために、高速な動作が可能な半導体装置及びその作製方法を提供することができる。また、電界効果トランジスタは、その特性のバラツキが少ないために、高い信頼性を実現した半導体装置及びその作製方法を提供することができる。また、本発明の半導体装置は、単結晶半導体層をチャネル部とした複数の電界効果トランジスタを含む層上に、複数の記憶素子を含む層を積層した構成を有することを特徴とする。上記特徴により、小型な半導体装置を提供することができる。また、本発明は、一対の導電層間に有機化合物層が挟まれた単純な構造の記憶素子を有することを特徴とする。上記特徴により、作製が簡単であるために安価な半導体装置及びその作製方法を提供することができる。また、高集積化が容易なため、大容量の記憶回路を有する半導体装置及びその作製方法を提供することができる。また、本発明の半導体装置が含む記憶回路は、光学的作用又は電気的作用によりデータの書き込みを行うものであり、不揮発性であって、データの追記が可能であることを特徴とする。上記特徴により、書き換えによる偽造を防止することができ、新たなデータを追加して書き込むことができる。つまり、本発明は、書き換え不可の記憶回路を有する半導体装置を提供することができる。従って、高機能化と高付加価値化を実現した半導体装置及びその作製方法を提供することができる。また、本発明の半導体装置の作製方法は、第1の単結晶半導体層と、絶縁層と、第2の単結晶半導体層を積層した基板を用いており、第1の単結晶半導体層をチャネル部とした複数のトランジスタを形成した後、第2の単結晶半導体層をエッチングして除去することを特徴とする。上記特徴により、小型、薄型、軽量を実現した半導体装置を提供することができる。本発明の実施の形態について図面を参照して説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は、以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同じものを指す符号は異なる図面間で共通して用いる。また、以下の記載において、電界効果トランジスタをFETと略記することがある。実施の形態1本発明の半導体装置の構成について、図面を参照して説明する。本発明の半導体装置は、複数の回路が集積された構成を有し、複数の電界効果トランジスタを含む層351と、複数の記憶素子を含む層352が順に積層して設けられた構成を有する図1A参照。複数の電界効果トランジスタを含む層351は様々な回路を構成する。また、複数の記憶素子を含む層352は、データを記憶する記憶回路を構成する。上記構成を有する本発明の半導体装置の断面構造について説明する。まず、複数の電界効果トランジスタを含む層351のみの断面構造について説明する図2A参照。絶縁層301上には単結晶半導体層302が設けられている。単結晶半導体層302は、nウエル303、305と、pウエル304、306が自己整合的に形成されたものであり、フィールド酸化層307で分離されている。ゲート絶縁層308~311は、熱酸化法により形成された層である。ゲート312~315は、CVD法により100~300nmの厚さで形成した多結晶シリコン層312a~315aと、50~300nmの厚さで形成したシリサイド層312b~315bからなる。サイドウォール324~327は、全面に絶縁層を形成後、異方性エッチングにより、ゲート312~315の側壁に絶縁層を残存させることにより形成したものである。本発明の半導体装置は、絶縁層301上に単結晶半導体層302が積層された構造を特徴とする。これは、本発明は、第1の単結晶半導体層と、絶縁層と、第2の単結晶半導体層が順に積層された基板SIMOX基板を用いており、本発明の半導体装置を作製する工程において、第1の単結晶半導体層単結晶半導体層302に相当するをチャネル部とした電界効果トランジスタを作製した後、第2の単結晶半導体層をエッチングして除去するためである。上記特徴を有する本発明は、小型、薄型、軽量を実現した半導体装置を提供することができる。pチャネル型FET316の不純物領域ソース領域又はドレイン領域ともよぶ328と、pチャネル型FET318の不純物領域330には、p型の導電型を付与する不純物元素が添加されている。nチャネル型FET317の不純物領域329と、nチャネル型FET319の不純物領域331には、n型の導電型を付与する不純物元素が添加されている。pチャネル型FET316の低濃度不純物領域LDD領域ともよぶ320と、pチャネル型FET318の低濃度不純物領域322には、p型の導電型を付与する不純物元素が添加されている。nチャネル型FET317の低濃度不純物領域321と、nチャネル型FET319の低濃度不純物領域323には、n型の導電型を付与する不純物元素が添加されている。これらの低濃度不純物領域320~323は、イオン注入法やイオンドープ法で自己整合的に形成された領域である。なお、ここでは、FET316~319が低濃度不純物領域320~323やサイドウォール324~327を有する構成を示すが、本発明はこの構成に制約されない。必要がなければ低濃度不純物領域やサイドウォールは設けなくてもよい。また、上記の構成では、FET316~319を、フィールド酸化層307により素子分離しているが、本発明はこの構成に制約されない。単結晶半導体層302をアイランド状にすることにより素子分離してもよい。つまり、単結晶半導体層302を、パターン加工して、島状に分離することにより、素子分離してもよい。また、pチャネル型FET316、318と、nチャネル型FET317、319を覆うように、絶縁層332、333が設けられており、これらの絶縁層332、333は、表面を平坦化するために設けられている。ソース配線又はドレイン配線として機能する導電層334~339は、不純物領域328~331に接し、絶縁層332、333に設けられたコンタクトホールを充填する。そして、導電層334~339を覆うように、絶縁層342、343が設けられている。これらの絶縁層342、343は、表面を平坦化する目的と、FET316~319を保護する目的で設けられている。なお、後述するが、FET316~319上に積層して設ける複数の記憶素子を含む層352は、その構造によっては、レーザ光を用いた光学的作用によりデータの書き込みを行う。その場合、レーザ光から、FET316~319を保護するために、絶縁層342、343を遮光性がある絶縁性材料により形成する。遮光性がある絶縁性材料とは、例えば、公知の絶縁性材料に、カーボン粒子、金属粒子、顔料や着色料等を添加して撹拌した後、必要に応じて濾過を行った材料、又は、カーボン粒子等が均一に混合されるように、界面活性剤や分散剤を添加した材料等である。このような絶縁性材料は、スピンコート法で形成するとよい。本発明の半導体装置は、上記構成を有する複数の電界効果トランジスタを含む層351上に、複数の記憶素子を含む層352が設けられたものであり、その断面構造について説明する図2B参照。絶縁層343上には、第1の導電層345、有機化合物層346、第2の導電層347が順に積層して設けられており、この積層体が記憶素子350に相当する。有機化合物層346の間には、絶縁層348が設けられている。複数の記憶素子350上には、絶縁層349が設けられている。第1の導電層345は、FET316のソース配線又はドレイン配線として機能する導電層334に接続する。上記構成を有する半導体装置において、記憶素子350は、一対の導電層第1の導電層345と第2の導電層347間に有機化合物層346が挟まれた単純な構造を有することを特徴とする。上記特徴により、作製が簡単であるために安価な半導体装置及びその作製方法を提供することができる。また、高集積化が容易なため、大容量の記憶回路を有する半導体装置及びその作製方法を提供することができる。次に、複数の電界効果トランジスタを含む層351上に複数の記憶素子を含む層352が設けられた半導体装置であって、上記とは異なる半導体装置の断面構造について説明する図3参照。絶縁層343上には、第1の導電層361~364が設けられており、第1の導電層361~364に接するように有機化合物層365~368が設けられている。そして、有機化合物層365~368に接するように第2の導電層369が設けられている。第1の導電層361~364の各々は、FET316~319のソース配線又はドレイン配線として機能する導電層に接続する。第1の導電層361~364のいずれか1つと、有機化合物層365~368のいずれか1つと、第2の導電層369の積層体が記憶素子371~374に相当する。有機化合物層365~368の間には、絶縁層370が設けられている。複数の記憶素子371~374上には、絶縁層375が設けられている。複数の記憶素子371~374の各々は、FET316~319のいずれかによりその動作が制御される。また、図示する構成では、FET316~319の導電型が全て同じである場合を示し、ここでは、FET316~319をnチャネル型FETとした場合を図示している。本発明は、単結晶半導体層をチャネル部とした電界効果トランジスタを有することを特徴とする。電界効果トランジスタは、応答速度や移動度などの特性が良好であるため、高速な動作が可能な半導体装置及びその作製方法を提供することができる。また、電界効果トランジスタは、その特性のバラツキが少ないために、高い信頼性を実現した半導体装置及びその作製方法を提供することができる。また、本発明の半導体装置は、単結晶半導体層をチャネル部とした複数の電界効果トランジスタを含む層上に、複数の記憶素子を含む層を積層した構成を有することを特徴とし、上記特徴により、小型な半導体装置を提供することができる。また、本発明の半導体装置が含む記憶回路は、光学的作用又は電気的作用によりデータの書き込みを行うものであり、不揮発性であって、データの追記が可能であることを特徴とする。上記特徴により、書き換えによる偽造を防止することができ、新たなデータを追加して書き込むことができる。従って、高機能化と高付加価値化を実現した半導体装置及びその作製方法を提供することができる。実施の形態2非接触でデータを送受信する機能を有する本発明の半導体装置の構成について、図1、4、5を参照して説明する。本発明の半導体装置は、複数の回路が集積された構成を有し、複数の電界効果トランジスタを含む層401と、複数の記憶素子を含む層402が順に積層されており、複数の記憶素子を含む層402の周囲に、アンテナとして機能する導電層403が設けられた構成を有する図1B参照。次に、上記構成を有する半導体装置の断面構造について説明する図4A。複数の電界効果トランジスタを含む層401は、pチャネル型FET316、nチャネル型FET317、pチャネル型FET318、nチャネル型FET319を有する。これらのFETの構造は上述した通りであるので、ここでは説明を省略する。そして、pチャネル型FET316、nチャネル型FET317、pチャネル型FET318、nチャネル型FET319を覆うように絶縁層342、343が設けられ、絶縁層343上に複数の記憶素子を含む層402が設けられている。また、複数の記憶素子を含む層402の周囲には、アンテナとして機能する導電層403が設けられている。そして、絶縁層343上に、第1の導電層445、有機化合物層446、第2の導電層447が順に積層されており、この積層体が記憶素子450に相当する。有機化合物層446の間には、絶縁層448が設けられている。第1の導電層445は、FET317のソース配線又はドレイン配線として機能する導電層と接続する。また、アンテナとして機能する導電層403は、第1の導電層445と同じ層に設けられている。導電層403上には、絶縁層448、449が設けられている。導電層403は、pチャネル型FET316のソース配線又はドレイン配線として機能する導電層334と、pチャネル型FET319のソース配線又はドレイン配線として機能する導電層341に接続する。上記構成を有する半導体装置において、記憶素子450は、一対の導電層第1の導電層445と第2の導電層447間に有機化合物層446が挟まれた単純な構造を有することを特徴とする。上記特徴により、作製が簡単であるために安価な半導体装置及びその作製方法を提供することができる。また、高集積化が容易なため、大容量の記憶回路を有する半導体装置及びその作製方法を提供することができる。次に、上記とは異なる半導体装置の断面構造について説明する図4B参照。より詳しくは、図4Aに示した半導体装置と比較すると、複数の記憶素子を含む層402のみの構造が異なる半導体装置の断面構造について説明する。絶縁層343上に、FET317、318のソース配線又はドレイン配線として機能する導電層に接続するように、第1の導電層462、463が設けられ、第1の導電層462、463に接するように有機化合物層466、467が設けられ、有機化合物層466、467に接するように第2の導電層469が設けられている。第1の導電層462、463のどちらかと、有機化合物層466、467のどちらかと、第2の導電層469の積層体が記憶素子472、473に相当する。有機化合物層466、467の間には、絶縁層470が設けられている。複数の記憶素子472、473上には、絶縁層475が設けられている。続いて、上記構成とは異なる本発明の半導体装置の構成について、図面を参照して説明する。本発明の半導体装置は、複数の回路が集積された構成を有し、複数の電界効果トランジスタを含む層501と、複数の記憶素子を含む層502が順に積層して設けられた基板と、アンテナとして機能する導電層503が設けられた基板504とが貼り合わされた構成を有する図1C参照。そこで、上記の図1Cに示す構成を有する本発明の半導体装置の断面構造について説明する図5参照。複数の電界効果トランジスタを含む層501は、FET316~FET319を有し、これらのFETの構造は上述した通りであり、また、複数の記憶素子を含む層502は、図4Aに示す複数の記憶素子を含む層402と同じ構造である。そのため、ここでは、複数の記憶素子を含む層502の断面構造の説明を省略する。複数の電界効果トランジスタを含む層501と複数の記憶素子を含む層502とを含む基板と、導電層503が設けられた基板504は、導電性粒子506を含む樹脂505により貼り合わされている。そして、FET316のソース配線又はドレイン配線として機能する導電層334及びFET319のソース配線又はドレイン配線として機能する導電層341と、導電層503とは、導電性粒子506を介して電気的に接続されている。続いて、上記構成とは異なる本発明の半導体装置の断面構造について説明する図6参照。より詳しくは、図5に示した半導体装置と比較すると、複数の記憶素子を含む層502のみの構造が異なる半導体装置の断面構造について説明する。複数の電界効果トランジスタを含む層501は、FET316~FET319を有し、これらのFETの構造は上述した通りであり、また、複数の記憶素子を含む層502は、図4Bに示す複数の記憶素子を含む層402と同じ構造である。そして、上記の図5に示す構成と同様、複数の電界効果トランジスタを含む層501と複数の記憶素子を含む層502とを含む基板と、導電層503が設けられた基板504は、導電性粒子506を含む樹脂505により貼りあわされている。そして、FET316のソース配線又はドレイン配線として機能する導電層334及びFET319のソース配線又はドレイン配線として機能する導電層341と、導電層503とは、導電性粒子506を介して電気的に接続されている。なお、記憶素子の構成によっては、複数の記憶素子を含む層502に対して、レーザ光を用いた光学的作用によりデータの書き込みを行う場合がある。そのような場合、複数の記憶素子を含む層502と、基板504上の導電層503とが重ならないようして貼り合わせることが必要である。上記の図5、6に示す構成では、FET316、319のソース配線又はドレイン配線として機能する導電層と、基板504上の導電層503とが導電性粒子506を介して接続しているが、本発明はこの構成に制約されない。FET316~319のソース配線又はドレイン配線として機能する導電層を形成する際に、ソース領域又はドレイン領域に接続し、なおかつ、裏面に露出する導電層を形成しておき、当該導電層と、基板504上の導電層503とを接続させてもよい。つまり、FET316~319のソース配線又はドレイン配線として機能する導電層として、第1の開口部を介して、FET316~319のソース領域又はドレイン領域に接続し、なおかつ第2の開口部を介して、裏面に露出された導電層を形成してもよい。第1の開口部とは、絶縁層332、333に設けられた開口部である。第2の開口部とは、絶縁層302、単結晶半導体層302、絶縁層332、333に設けられた開口部である。そして、絶縁層302の一表面側に、基板504を設けて、基板504上の導電層503と、上記の露出された導電層とを電気的に接続させるとよい。本発明は、単結晶半導体層をチャネル部とした電界効果トランジスタを有することを特徴とする。電界効果トランジスタは、応答速度や移動度などの特性が良好であるため、高速な動作が可能な半導体装置及びその作製方法を提供することができる。また、電界効果トランジスタは、その特性のバラツキが少ないために、高い信頼性を実現した半導体装置及びその作製方法を提供することができる。また、本発明の半導体装置は、単結晶半導体層をチャネル部とした複数の電界効果トランジスタを含む層上に、複数の記憶素子を含む層を積層した構成を有することを特徴とし、上記特徴により、小型な半導体装置を提供することができる。また、本発明の半導体装置が含む記憶回路は、光学的作用又は電気的作用によりデータの書き込みを行うものであり、不揮発性であって、データの追記が可能であることを特徴とする。上記特徴により、書き換えによる偽造を防止することができ、新たなデータを追加して書き込むことができる。従って、高機能化と高付加価値化を実現した半導体装置及びその作製方法を提供することができる。実施の形態3本発明の半導体装置の作製方法について図面を参照して説明する。本発明は、絶縁層と単結晶半導体層とが積層されたSOIsilicononinsulator基板を用いることを特徴とする。SOI基板としては、例えば、SIMOXseparationbyimplantedoxygen基板が挙げられる。SIMOX基板510は、単結晶半導体層の表面からわずかに深い部分に酸素分子又は酸素を埋め込み、それを高熱で酸化させることにより、絶縁層とその絶縁層上に単結晶半導体層を作製した基板であり、第1の単結晶半導体層511と、絶縁層512と、第2の単結晶半導体層513とが積層された基板である図7A参照。そこで、SIMOX基板510を用いた本発明の半導体装置の作製方法について説明する。まず、SIMOX基板510の一表面の第1の単結晶半導体層511を活性層とした電界効果トランジスタを複数形成する。続いて、第1の単結晶半導体層511上に、複数の記憶素子を含む層514を形成する図7B参照。次に、SIMOX基板510の一表面とは反対の表面の第2の単結晶半導体層513をエッチングして除去する図7C参照。そうすると、絶縁層512と、第1の単結晶半導体層511と、複数の記憶素子を含む層514とが順に積層された半導体装置516が完成する図7D参照。なお、第2の単結晶半導体層513の除去は、砥石等の研削研磨装置515を用いて行ってもよいし、エッチング剤を用いて行ってもよいし、研削研磨装置515とエッチング剤を併用して行ってもよい。好ましくは、第2の単結晶半導体層513がある程度の薄さになるまでは研削研磨し、その後、絶縁層512が露出するまで、エッチング剤により第2の単結晶半導体層513を除去するとよい。エッチング剤は、ウエットエッチングであれば、フッ酸を水やフッ化アンモニウムで希釈した混液、フッ酸と硝酸の混液、フッ酸と硝酸と酢酸の混液、過酸化水素と硫酸の混液、過酸化水素とアンモニア水と水の混液、過酸化水素と塩酸の混液等を用いる。また、ドライエッチングであれば、フッ素等のハロゲン系の原子や分子を含む気体、又は酸素を含む気体を用いる。好ましくは、フッ化ハロゲン又はハロゲン間化合物を含む気体又は液体を使用する。例えば、フッ化ハロゲンを含む気体として三フッ化塩素ClF3を用いるとよい。また、複数の記憶素子を含む層514は、一対の導電層間に有機化合物層が挟まれた記憶素子を複数有する。この有機化合物層は、インクジェットに代表される液滴吐出法により形成してもよい。液滴吐出法を用いることにより、材料の利用効率を向上させて、作製工程を簡略化した半導体装置の作製方法を提供することができる。また、作製時間の短縮及び作製費用の低減を実現した半導体装置の作製方法を提供することができる。SIMOX基板510が含む第2の単結晶半導体層513の厚さは、数十~数百μmの厚さであるのに対し、第1の単結晶半導体層511の厚さは0.3μm以下と、大変薄い。従って、第1の単結晶半導体層511を用いて電界効果トランジスタを複数形成した後に、第2の単結晶半導体層513を除去すれば、小型、薄型、軽量を実現した半導体装置を提供することができる。また、小型、薄型、軽量であるために、落下しても割れにくい半導体装置を提供することができる。また、上記の作製方法により完成する本発明の半導体装置は、大変薄く、フレキシブル性を有する。そのため、例えば、アンテナとして機能する導電層517が設けられたカード状基板518に本発明の半導体装置516を貼り付けた後図8A参照、変形することができる図8B参照。また、本発明の半導体装置516は、カード状基板518に貼り付ける形態に制約されず、曲面や異形の形状の物品520に貼り付けることもできる図8C参照。このように、本発明の半導体装置516は、小型、薄型、軽量であり、フレキシブル性を有するために、多種多様の用途に用いることが実現し、物品に貼り付けても、その物品のデザイン性を損なうことがない。実施の形態4本発明の半導体装置が有する記憶回路の構成とその動作について図面を参照して説明する。本発明の記憶回路は、メモリセル21がマトリクス状に設けられたメモリセルアレイ22と、デコーダ23、24と、セレクタ25と、読み出し/書き込み回路26とを有する。メモリセル21は、記憶素子30を有する図9A参照。記憶素子30は、ビット線Bx1≦x≦mを構成する第1の導電層27と、ワード線Wy1≦y≦nを構成する第2の導電層28と、第1の導電層27と第2の導電層28の間に設けられた有機化合物層29を有する図10A参照。第1の導電層27と、有機化合物層29と、第2の導電層28の積層体が記憶素子30に相当する。隣接する有機化合物層29の間には、絶縁層33が設けられる。また、複数の記憶素子30上に、絶縁層34が設けられる。ビット線Bxを構成する第1の導電層27は、第1の方向に延在して設けられ、ワード線Wyを構成する第2の導電層28は、第1の方向と垂直な第2の方向に延在して設けられる。つまり、第1の導電層27と第2の導電層28はストライプ状に、互いに交差するように設けられる。なお、後述するが、有機化合物層29の構成によっては、記憶素子30に対するデータの書き込みを光学的作用により行う場合がある。その場合、第1の導電層27と第2の導電層28のうち、一方又は両方は透光性を有することが必要である。透光性を有する導電層は、インジウム錫酸化物ITO等の透明な導電性材料を用いて形成するか、又は、透明な導電性材料でなくても、光を透過する厚さで形成する。また、図9Aに示す等価回路図は、パッシブ型の場合であるが、メモリセル21に電界効果トランジスタ31を設けたアクティブ型を採用してもよい図11参照。その場合、電界効果トランジスタ31のゲート電極はワード線Wy1≦y≦nに接続され、ソース電極及びドレイン電極の一方はビット線Bx1≦x≦mに接続され、ソース電極及びドレイン電極の他方は、記憶素子30の一方の電極に接続する。有機化合物層29は、有機化合物材料からなり、例えば、4、4’-ビス[N-1-ナフチル-N-フェニル-アミノ]-ビフェニル略称:α-NPDやN,N’-ビス3-メチルフェニル-N,N’-ジフェニルベンジジン略称:TPDや4,4’,4’’-トリスN,N-ジフェニル-アミノ-トリフェニルアミン略称:TDATA、4,4’,4’’-トリス[N-3-メチルフェニル-N-フェニル-アミノ]-トリフェニルアミン略称:MTDATAや4,4’-ビスN-4-N,N-ジ-m-トリルアミノフェニル-N-フェニルアミノビフェニル略称:DNTPDなどの芳香族アミン系即ち、ベンゼン環-窒素の結合を有するの化合物やフタロシアニン略称:H2Pc、銅フタロシアニン略称:CuPc、バナジルフタロシアニン略称:VOPc等のフタロシアニン化合物等の正孔輸送性の高い物質を用いることができる。また、他にも有機化合物材料として、電子輸送性が高い材料を用いることができ、例えばトリス8-キノリノラトアルミニウム略称:Alq3、トリス4-メチル-8-キノリノラトアルミニウム略称:Almq3、ビス10-ヒドロキシベンゾ[h]-キノリナトベリリウム略称:BeBq2、ビス2-メチル-8-キノリノラト-4-フェニルフェノラト-アルミニウム略称:BAlq等キノリン骨格またはベンゾキノリン骨格を有する金属錯体等からなる材料や、ビス[2-2-ヒドロキシフェニルベンゾオキサゾラト]亜鉛略称:ZnBOX2、ビス[2-2-ヒドロキシフェニルベンゾチアゾラト]亜鉛略称:ZnBTZ2などのオキサゾール系、チアゾール系配位子を有する金属錯体などの材料も用いることができる。さらに、金属錯体以外にも、2-4-ビフェニリル-5-4-tert-ブチルフェニル-1,3,4-オキサジアゾール略称:PBD、1,3-ビス[5-p-tert-ブチルフェニル-1,3,4-オキサジアゾール-2-イル]ベンゼン略称:OXD-7、3-4-ビフェニリル-4-フェニル-5-4-tert-ブチルフェニル-1,2,4-トリアゾール略称:TAZ、3-4-ビフェニリル-4-4-エチルフェニル-5-4-tert-ブチルフェニル-1,2,4-トリアゾール略称:p-EtTAZ、バソフェナントロリン略称:BPhen、バソキュプロイン略称:BCP等の化合物等を用いることができる。また、他にも有機化合物材料として、4-ジシアノメチレン-2-メチル-6-[2-1,1,7,7-テトラメチルジュロリジン-9-イルエテニル]-4H-ピラン略称:DCJT、4-ジシアノメチレン-2-t-ブチル-6-1,1,7,7-テトラメチルジュロリジル-9-エニル-4H-ピラン、ペリフランテン、2,5-ジシアノ-1,4-ビス10-メトキシ-1,1,7,7-テトラメチルジュロリジル-9-エニルベンゼン、N,N’-ジメチルキナクリドン略称:DMQd、クマリン6、クマリン545T、トリス8-キノリノラトアルミニウム略称:Alq3、9,9’-ビアントリル、9,10-ジ2-ナフチルアントラセン略称:DPAや9,10-ビス2-ナフチルアントラセン略称:DNA、2,5,8,11-テトラ-t-ブチルペリレン略称:TBP等が挙げられる。また、上記発光材料を分散してなる層を形成する場合に母体となる材料としては、9,10-ジ2-ナフチル-2-tert-ブチルアントラセン略称:t-BuDNA等のアントラセン誘導体、4,4’-ビスN-カルバゾリルビフェニル略称:CBP等のカルバゾール誘導体、ビス[2-2-ヒドロキシフェニルピリジナト]亜鉛略称:Znpp2、ビス[2-2’-ヒドロキシフェニルベンズオキサゾラト]亜鉛略称:ZnBOXなどの金属錯体等を用いることができる。また、トリス8-キノリノラトアルミニウム略称:Alq3、9,10-ビス2-ナフチルアントラセン略称:DNA、ビス2-メチル-8-キノリノラト4-フェニルフェノラトアルミニウム略称:BAlq等を用いることができる。また、有機化合物層29には、光学的作用により、電気抵抗が変化する材料を用いることができる。例えば、光を吸収することによって酸を発生する化合物光酸発生剤をドープした共役高分子を用いることができる。共役高分子として、ポリアセチレン類、ポリフェニレンビニレン類、ポリチオフェン類、ポリアニリン類、ポリフェニレンエチニレン類等を用いることができる。また、光酸発生剤としては、アリールスルホニウム塩、アリールヨードニウム塩、o-ニトロベンジルトシレート、アリールスルホン酸p-ニトロベンジルエステル、スルホニルアセトフェノン類、Fe-アレン錯体PF6塩等を用いることができる。次に、上記構成を有する記憶回路にデータの書き込みを行う際の動作について説明する。データの書き込みは、光学的作用又は電気的作用により行う。まず、電気的作用によりデータの書き込みを行う場合について説明する図9A参照。この場合、最初に、デコーダ23、24、セレクタ25により、1つのメモリセル21を選択する。その後、読み出し/書き込み回路26により、メモリセル21にデータを書き込む。より具体的には、選択されたメモリセル21が含む記憶素子30に所定の電圧を印加して、大電流を流し、記憶素子30の一対の導電層間を短絡させる。短絡した記憶素子30は、他の記憶素子30と比較すると抵抗値が大幅に小さくなる。このように、電気的作用を加えることにより、記憶素子30の抵抗値が変化することを利用してデータの書き込みを行う。例えば、電気的作用を加えていない記憶素子30を0のデータとする場合、1のデータを書き込む際は、選択された記憶素子30に電圧を印加して大電流を流すことによって、短絡させる。なお、本発明は、記憶素子30に所定の電圧を印加して、記憶素子30を短絡させることによりデータを書き込む形態に制約されず、記憶素子30の素子構造や印加する電圧を調整することにより、記憶素子30に所定の電圧を印加して、一対の導電層間の有機化合物層29を絶縁化させることによりデータを書き込んでもよい。この場合、絶縁化した有機化合物層29を含む記憶素子30は、他の記憶素子30と比較すると、抵抗値が大幅に高くなる。このように、電気的作用を加えることにより、記憶素子30の抵抗値が変化することを利用してデータの書き込みを行う。例えば、電気的作用を加えていない記憶素子30を0のデータとする場合、1のデータを書き込む際は、選択された記憶素子30に電圧を印加して一対の導電層間の有機化合物層29を絶縁化させる。上記の通り、記憶素子30の抵抗値の変化は、記憶素子30の一対の導電層間を短絡させて低抵抗化させる場合と、記憶素子30の一対の導電層間の有機化合物層29を高抵抗化させる場合とがあり、本発明は、どちらの場合を用いてもよい。また、記憶素子30の一対の導電層間の有機化合物層29を高抵抗化させる場合において、有機化合物層29が絶縁化される場合がある。次に、光学的作用によりデータの書き込みを行う場合について説明する図10BC参照。この場合、透光性を有する導電層側ここでは第2の導電層28とするから、レーザ照射装置32により、有機化合物層29にレーザ光を照射することにより、データの書き込みを行う。より詳しくは、選択された記憶素子30が含む有機化合物層29にレーザ光を照射して有機化合物層29を破壊する。破壊された有機化合物層29は、絶縁化し、他の記憶素子30と比較すると抵抗値が大幅に大きくなる。このように、レーザ光の照射により、記憶素子30の電気抵抗が変化することを利用してデータの書き込みを行う。例えば、レーザ光を照射していない記憶素子30を0のデータとする場合、1のデータを書き込む際は、記憶素子30にレーザ光を照射して破壊することによって電気抵抗を大きくする。なお、本発明は、記憶素子30にレーザ光を照射して、有機化合物層29を絶縁化することによりデータを書き込む形態に制約されず、記憶素子30の素子構造やレーザ光の強度を調整することにより、記憶素子30にレーザ光を照射して、有機化合物層29を絶縁破壊して、一対の導電層を短絡させることによりデータを書き込んでもよい。この場合、一対の導電層を短絡させた記憶素子30は、他の記憶素子30と比較すると、抵抗値が大幅に低くなる。このように、光学的作用を加えることにより、記憶素子30の抵抗値が変化することを利用してデータの書き込みを行ってもよい。また、有機化合物層29として、光を吸収することによって酸を発生する化合物光酸発生剤をドープした共役高分子を用いた場合、レーザ光を照射すると、照射された部分の導電性が増加し、未照射の部分は導電性を有しない。この場合も、選択された有機化合物層29にレーザ光を照射することにより、記憶素子30の抵抗値が変化することを利用してデータの書き込みを行う。例えば、レーザ光を照射していない記憶素子30を0のデータとする場合、1のデータを書き込む際は、選択された記憶素子30にレーザ光を照射して導電性を増加させる。続いて、データの読み出しを行う際の動作について説明する図9AB参照。ここでは、読み出し/書き込み回路26は、抵抗素子46とセンスアンプ47を含む構成とする。但し、読み出し/書き込み回路26の構成は上記構成に制約されず、どのような構成を有していてもよい。データの読み出しは、第1の導電層27と第2の導電層28の間に電圧を印加して、記憶素子30の抵抗値を読み取ることにより行う。例えば、上述したように、電気的作用の印加によりデータの書き込みを行った場合、電気的作用を加えていない記憶素子30の抵抗値と、電気的作用を加えた記憶素子30の抵抗値は異なる値となる。このような抵抗値の相違を電気的に読み取ることにより、データの読み出しを行う。また、有機化合物層29にレーザ光を照射することによりデータの書き込みを行った場合も同様であり、光学的作用を加えていない記憶素子30の抵抗値と、光学的作用を加えた記憶素子30の抵抗値の相違を電気的に読み取ることにより、データの読み出しを行う。また、有機化合物層29に、光を吸収することによって酸を発生する化合物光酸発生剤をドープした共役高分子を用いた場合も同様であり、光学的作用を加えていない記憶素子30の抵抗値と、光学的作用を加えた記憶素子の抵抗値の相違を電気的に読み取ることにより、データの読み出しを行う。例えば、メモリセルアレイ22が含む複数のメモリセル21のうち、x列目y行目に配置されたメモリセル21のデータの読み出しを行う場合、まず、デコーダ23、24、セレクタ25により、x列目のビット線Bxと、y行目のワード線Wyを選択する。そうすると、メモリセル21が含む記憶素子30と、抵抗素子46とは、直列に接続された状態となる。ここで、記憶素子30を抵抗素子と見なすと、直列に接続された2つの抵抗素子の両端に電圧が印加されると、ノードαの電位は、記憶素子30の抵抗値に従って、抵抗分割された電位となる。ノードαの電位は、センスアンプ47に供給される。当該センスアンプ47において、0と1のどちらの情報を有しているかを判別される。その後、センスアンプ47において判別された0と1の情報を含む信号は、外部に供給される。上記の方法によると、記憶素子30の情報は、抵抗値の相違と抵抗分割を利用して、電圧値で読み取っている。しかしながら、電流値を比較する方法でもよい。これは、例えば、電気的作用を加えていない記憶素子30と、電気的作用を加えた記憶素子30の抵抗値の相違に起因した電流値の相違を利用するものである。このように電流値の相違を電気的に読み取ることにより、データの読み出しを行ってもよい。また、上記構成とは異なる構成として、第1の導電層27と有機化合物層29の間に、整流性を有する素子を設けてもよい図10D参照。整流性を有する素子とは、ゲート電極とドレイン電極を接続したトランジスタ、又はダイオードである。ここでは、半導体層44、45を含むPN接合ダイオードを設けた場合を示す。半導体層44、45のうち、一方はN型半導体であり、他方はP型半導体である。このように、整流性があるダイオードを設けることにより、1つの方向にしか電流が流れないために、誤差が減少し、読み出しの正確さが向上する。なお、ダイオードを設ける場合、PN接合を有するダイオードではなく、PIN接合を有するダイオードやアバランシェダイオード等の、他の構成のダイオードを用いてもよい。上記の通り、本発明の半導体装置が含む記憶回路は、一対の導電層間に有機化合物層が挟まれた単純な構造の記憶素子を有することを特徴とし、上記特徴により、作製が簡単であるために安価な半導体装置及びその作製方法を提供することができる。また、高集積化が容易なため、大容量の記憶回路を有する半導体装置及びその作製方法を提供することができる。また、本発明の半導体装置が含む記憶回路は、光学的作用又は電気的作用によりデータの書き込みを行うものであり、不揮発性であって、データの追記が可能であることを特徴とする。上記特徴により、書き換えによる偽造を防止してセキュリティを確保しつつ、新たなデータを追加して書き込むことができる。従って、高機能化と高付加価値化を実現した半導体装置及びその作製方法を提供することができる。実施の形態5非接触でデータを送受信する本発明の半導体装置の構成について図面を参照して説明する。本発明の半導体装置20は、非接触でデータを交信する機能を有し、電源回路11、クロック発生回路12、データ復調/変調回路13、他の回路を制御する制御回路14、インターフェイス回路15、記憶回路16、データバス17、アンテナアンテナコイル18を有する図12参照。電源回路11は、アンテナ18から入力された交流信号を基に、半導体装置20の内部の各回路に供給する各種電源を生成する回路である。クロック発生回路12は、アンテナ18から入力された交流信号を基に、半導体装置20の内部の各回路に供給する各種クロック信号を生成する回路である。データ復調/変調回路13は、リーダライタ19と交信するデータを復調/変調する機能を有する。制御回路14は、記憶回路16を制御する機能を有する。アンテナ18は、電磁波の送受信を行う機能を有する。リーダライタ19は、半導体装置との交信、制御及びそのデータに関する処理を制御する。なお、半導体装置は上記構成に制約されず、例えば、電源電圧のリミッタ回路や暗号処理専用ハードウエアといった他の要素を追加した構成であってもよい。記憶回路16は、一対の導電層間に有機化合物層が挟まれた記憶素子を有することを特徴とする。なお、記憶回路16は、一対の導電層間に有機化合物層が挟まれた記憶素子のみを有していてもよいし、他の構成の記憶回路を有していてもよい。他の構成の記憶回路とは、例えば、DRAMDynamicRandomAccessMemory、SRAMStaticRandomAccessMemory、FeRAMFerroelectricRandomAccessMemory、マスクROMReadOnlyMemory、PROMProgrammableReadOnlyMemory、EPROMElectricallyProgrammableReadOnlyMemory、EEPROMElectricallyErasableReadOnlyMemory及びフラッシュメモリから選択される1つ又は複数に相当する。本実施例では、基板上に記憶素子を作製し、その記憶素子に電気的作用によりデータの書き込みを行ったときの電流電圧特性を調べた実験の結果について説明する。記憶素子は、基板上に、第1の導電層、第1の有機化合物層、第2の有機化合物層、第2の導電層の順に積層した素子であり、第1の導電層は酸化珪素とインジウム錫酸化物の化合物NITOと略称されることがある、第1の有機化合物層は4,4-ビス[N-3-メチルフェニル-N-フェニル-アミノ]-ビフェニルTPDと略称されることがある、第2の有機化合物層は、4,4-ビス[N-1-ナフチル-N-フェニル-アミノ]-ビフェニルα-NPDと略称されることがある、第2の導電層はアルミニウム、により形成した。また、第1の有機化合物層は10nm、第2の有機化合物層は50nmの膜厚で形成した。まず、電気的作用によりデータの書き込みを行う前と、電気的作用によりデータを書き込んだ後の、記憶素子の電流電圧特性の測定結果について、図13を用いて説明する。図13は、横軸が電圧値、縦軸が電流値、プロット261は電気的作用によりデータを書き込み前の記憶素子の電流電圧特性、プロット262は電気的作用によりデータを書き込んだ後の記憶素子の電流電圧特性を示す。図13から、データの書き込み前と、データの書き込み後とで、記憶素子の電流電圧特性には大きな変化がみられる。例えば、印加電圧1Vでは、データ書き込み前の電流値は4.8×10-5mAであるのに対し、データ書き込み後の電流値は1.1×102mAであり、データの書き込み前と、データの書き込み後では、電流値に7桁の変化107倍の変化が生じている。このように、データの書き込み前と、データの書き込み後では、記憶素子の抵抗値に変化が生じており、この記憶素子の抵抗値の変化を、電圧値又は電流値により読み取れば、記憶回路として機能させることができる。なお、上記のような記憶素子を記憶回路として用いる場合、データの読み出し動作の度に、記憶素子には所定の電圧値短絡しない程度の電圧値が印加され、その抵抗値の読み取りが行われる。従って、上記の記憶素子の電流電圧特性には、読み出し動作を繰り返し行っても、つまり、所定の電圧値を繰り返し印加しても、変化しないような特性が必要となる。そこで、データの読み出し動作を行った後の記憶素子の電流電圧特性の測定結果について、図14を用いて説明する。なお、この実験では、データの読み出し動作を1回行う度に、記憶素子の電流電圧特性を測定した。データの読み出し動作は合計5回行ったので、記憶素子の電流電圧特性の測定は合計5回行った。また、この電流電圧特性の測定は、電気的作用によりデータの書き込みが行われて抵抗値が変化した記憶素子と、抵抗値が変化していない記憶素子の、2つの記憶素子に対して行った。図14は、横軸が電圧値、縦軸が電流値、プロット271は電気的作用によりデータの書き込みが行われて抵抗値が変化した記憶素子の電流電圧特性、プロット272は抵抗値が変化していない記憶素子の電流電圧特性を示す。プロット271から分かるように、抵抗値が変化していない記憶素子の電流電圧特性は、電圧値が1V以上のときに特に良好な再現性を示す。同様に、プロット272から分かるように、抵抗値が変化した記憶素子の電流電圧特性も、電圧値が1V以上のときに特に良好な再現性を示す。上記の結果から、データの読み出し動作を複数回繰り返し行っても、その電流電圧特性は大きく変化せず、再現性は良好である。上記の記憶素子を記憶回路として用いることができる。本実施例では、光学的作用により、記憶回路にデータの書き込みを行う際に用いるレーザ照射装置について図面を参照して説明する。レーザ照射装置1001は、レーザ光を照射する際の各種制御を実行するコンピュータ1002と、レーザ光を出力するレーザ発振器1003と、電源1004と、レーザ光を減衰させるための光学系1005と、レーザ光の強度を変調するための音響光学変調器1006と、レーザ光の断面を縮小するためのレンズや光路を変更するためのミラー等で構成される光学系1007と、X軸ステージ及びY軸ステージを有する移動機構1009と、コンピュータ1002から出力される制御データを変換するD/A変換部1010と、D/A変換部から出力されるアナログ電圧に応じて、音響光学変調器1006を制御するドライバ1011と、移動機構1009を駆動するための信号を出力するドライバ1012と、被照射物上にレーザ光の焦点を合わせるためのオートフォーカス機構1013とを有する図15参照。レーザ発振器1003には、紫外光、可視光、又は赤外光を発振することが可能なレーザ発振器を用いることができ、具体的には、KrF、ArF、XeCl、Xe等のエキシマレーザ発振器、He、He-Cd、Ar、He-Ne、HF等の気体レーザ発振器、YAG、GdVO4、YVO4、YLF、YAlO3などの結晶にCr、Nd、Er、Ho、Ce、Co、Ti又はTmをドープした結晶を使った固体レーザ発振器、GaN、GaAs、GaAlAs、InGaAsP等の半導体レーザ発振器を用いることができる。次に、上記構成を有するレーザ照射装置1001の動作について説明する。まず、基板1014が移動機構1009に装着されると、コンピュータ1002は図外のカメラによって、レーザ光を照射する記憶素子の位置を検出する。次いで、コンピュータ1002は、検出した位置データに基づいて、移動機構1009を移動させるための移動データを生成する。続いて、コンピュータ1002が、ドライバ1011を介して音響光学変調器1006の出力光量を制御することにより、レーザ発振器1003から出力されたレーザ光は、光学系1005によって減衰された後、音響光学変調器1006によって所定の光量になるように光量が制御される。一方、音響光学変調器1006から出力されたレーザ光は、光学系1007で光路及びビームスポット形状を変化させ、レンズで集光した後、基板1014上に該レーザ光を照射する。このとき、コンピュータ1002が生成した移動データに従い、移動機構1009をX方向及びY方向に移動制御する。この結果、所定の場所にレーザ光が照射され、レーザ光の光エネルギー密度が熱エネルギーに変換され、基板1014上に設けられた記憶素子に選択的にレーザ光が照射される。なお、上記の記載によると、移動機構1009を移動させてレーザ光の照射を行う例を示しているが、光学系1007を調整することによってレーザ光をX方向およびY方向に移動させてもよい。上記のようなレーザ照射装置を用いて、レーザ光を照射することによりデータの書き込みを行う本発明は、データの書き込みを簡単に行うことができる。従って、大量のデータの書き込みを短時間で行うことができる。本発明の半導体装置の用途は広範にわたるものであるが、以下にはその用途の具体例について説明する。本発明の半導体装置20は、例えば、紙幣、硬貨、有価証券類、無記名債券類、証書類運転免許証や住民票等、図16A参照、包装用容器類包装紙やボトル等、図16B参照、記録媒体DVDソフトやビデオテープ等、図16C参照、乗物類自転車等、図16D参照、身の回り品鞄や眼鏡等、図16E参照、食品類、衣類、生活用品類、電子機器等の物品に設けて活用することができる。電子機器とは、液晶表示装置、EL表示装置、テレビジョン装置単にテレビと呼んだり、テレビ受像機やテレビジョン受像機とも呼んだりする、携帯電話等を指す。本発明の半導体装置20は、プリント基板に実装したり、表面に貼ったり、埋め込んだりして、物品に固定される。例えば、本なら紙に埋め込んだり、有機樹脂からなるパッケージなら当該有機樹脂に埋め込んだりして、各物品に固定される。本発明の半導体装置20は、小型薄型軽量を実現するため、物品に固定した後も、その物品自体のデザイン性を損なうことがない。また、紙幣、硬貨、有価証券類、無記名債券類、証書類等に本発明の半導体装置20を設けることにより、認証機能を設けることができ、この認証機能を活用すれば、偽造を防止することができる。また、包装用容器類、記録媒体、身の回り品、食品類、衣類、生活用品類、電子機器等に本発明の半導体装置を設けることにより、検品システム等のシステムの効率化を図ることができる。次に、本発明の半導体装置を実装した電子機器の一態様について図面を参照して説明する。ここで例示する電子機器は携帯電話機であり、筐体2700、2706、パネル2701、ハウジング2702、プリント配線基板2703、操作ボタン2704、バッテリ2705とを有する図17参照。パネル2701はハウジング2702に脱着自在に組み込まれ、ハウジング2702はプリント配線基板2703に嵌着される。ハウジング2702はパネル2701が組み込まれる電子機器に合わせて、形状や寸法が適宜変更される。プリント配線基板2703には、パッケージングされた複数の半導体装置が実装されており、このうちの1つとして、本発明の半導体装置を用いることができる。プリント配線基板2703に実装される複数の半導体装置は、コントローラ、中央処理ユニットCPU、CentralProcessingUnit、メモリ、電源回路、音声処理回路、送受信回路等のいずれかの機能を有する。パネル2701は、接続フィルム2708を介して、プリント配線基板2703と一体化される。上記のパネル2701、ハウジング2702、プリント配線基板2703は、操作ボタン2704やバッテリ2705と共に、筐体2700、2706の内部に収納される。パネル2701が含む画素領域2709は、筐体2700に設けられた開口窓から視認できるように配置されている。上記の通り、本発明の半導体装置は、小型、薄型、軽量であることを特徴としており、上記特徴により、電子機器の筐体2700、2706内部の限られた空間を有効に利用することができる。また、本発明の半導体装置は、単結晶半導体層をチャネル部とした電界効果トランジスタを有するため、高速な動作が可能な半導体装置を用いた電子機器を提供することができる。また、電界効果トランジスタの特性バラツキは少ないため、高い信頼性を実現した半導体装置を用いた電子機器を提供することができる。また、本発明の半導体装置は、単結晶半導体層をチャネル部とした複数の電界効果トランジスタを含む層上に、複数の記憶素子を含む層を積層した構成を有するため、小型な半導体装置を用いた電子機器を提供することができる。また、本発明の半導体装置は、一対の導電層間に有機化合物層が挟まれた単純な構造の記憶素子を有するため、安価な半導体装置を用いた電子機器を提供することができる。また、本発明の半導体装置は高集積化が容易なため、大容量の記憶回路を有する半導体装置を用いた電子機器を提供することができる。また、本発明の半導体装置が含む記憶回路は、光学的作用又は電気的作用によりデータの書き込みを行うものであり、不揮発性であって、データの追記が可能であることを特徴とする。上記特徴により、書き換えによる偽造を防止することができ、新たなデータを追加して書き込むことができる。従って、高機能化と高付加価値化を実現した半導体装置を用いた電子機器を提供することができる。また、本発明の半導体装置の作製方法は、第1の単結晶半導体層と、絶縁層と、第2の単結晶半導体層を積層した基板を用いており、第1の単結晶半導体層をチャネル部とした複数のトランジスタを形成した後、第2の単結晶半導体層をエッチングして除去することを特徴とする。上記特徴により、小型、薄型、軽量を実現した半導体装置を用いた電子機器を提供することができる。なお、筐体2700、2706は、携帯電話機の外観形状を一例として示したものであり、本実施例に係る電子機器は、その機能や用途に応じて様々な態様に変容しうる。従って、以下に、電子機器の態様の一例について図18を参照して説明する。図18Aは炊飯器であり、筐体2001、表示部2002、操作ボタン2003等を含む。本発明の半導体装置を炊飯器に設けることによって、様々なデータを記憶させることができ、またそのデータを表示部2002により表示することができる。例えば、白米、おかゆ、山菜ごはん等を作る際のレシピ水分量やお米の量等を予め記憶させておけば、ユーザーが操作ボタン2003を操作することによって、知りたい情報を簡単に検索することができる。また、例えば、ごはんのやわらかさやかたさ等に関して、ユーザー自身が自分の好みに合わせてデータを追記することができ、その書き込んだ情報を基に、動作させることもできる。図18Bは電子レンジであり、筐体2101、表示部2102、操作ボタン2103等を含む。本発明の半導体装置を電子レンジに設けることによって、様々なデータを記憶させることができ、また、記憶させたデータを表示部2102により表示することができる。例えば、様々な料理のレシピとその材料の加熱解凍時間等をあらかじめ記憶させておき、ユーザーが操作ボタン2103を操作することによって、知りたい情報を簡単に検索することができる。また、データとして記憶されていないユーザーのオリジナル料理のレシピ等を追記することができる。図18Cは洗濯機であり、筐体2201、表示部2202、操作ボタン2203等を含む。本発明の半導体装置を洗濯機に設けることによって、様々なデータを記憶させ、そのデータを表示部2202により表示することができる。例えば、洗濯の方法や衣類の量に対する水量や洗剤の分量等をあらかじめ記憶させておき、ユーザーが操作ボタン2203を操作することによって、知りたい情報を簡単に検索することができる。また、ユーザーの好みに合わせた洗濯の方法を追記することができる。続いて、本発明の半導体装置を活用したシステムの一例について説明する。まず、表示部294を含む携帯端末の側面にリーダライタ295を設けて、物品297の側面に本発明の半導体装置20を設けておく図19A参照。また、あらかじめ、半導体装置20に物品297の原材料や原産地、流通過程の履歴等の情報を記憶させておく。そして、半導体装置20をリーダライタ295にかざすと同時に、半導体装置20が含む情報が表示部294に表示されるようにすれば、利便性が優れたシステムを提供することができるまた、別の例として、ベルトコンベアの脇にリーダライタ295を設けておく図19B参照。そうすれば、物品297の検品を極めて簡単に行うことが可能なシステムを提供することができる。このように、本発明の半導体装置を物品の管理や流通のシステムに活用することで、システムの高機能化を図り、利便性を向上させることができる。本実施例では、基板上に記憶素子を作成し、その記憶素子に電気的作用によりデータの書き込みを行ったときの電流電圧特性の測定結果について、図20~22を参照して説明する。図20~22は、それぞれ、横軸が電圧、縦軸が電流密度値、丸印のプロットはデータの書き込み前の記憶素子の電流電圧特性の測定結果、四角印のプロットはデータの書き込み後の記憶素子の電流電圧特性の測定結果を示す。なお、記憶素子に電気的作用によりデータの書き込みを行うとは、記憶素子に電圧を印加して、記憶素子を短絡させることである。電圧電流特性の測定には、6つの試料試料1~試料6を用いた。6つの試料の水平面における大きさは、2mm×2mmである。以下には、6つの試料の積層構造について説明する。試料1は、第1の導電層、有機化合物層、第2の導電層の順に積層した素子である。試料1は、第1の導電層として酸化珪素を含むITOで形成し、有機化合物層をTPDで形成し、第2の導電層をアルミニウムで形成した。また、有機化合物層を厚さ50nmで形成した。試料1の電流電圧特性の測定結果を図20Aに示す。試料2は、第1の導電層、有機化合物層、第2の導電層の順に積層した素子である。試料2は、第1の導電層として酸化珪素を含むITOで形成し、有機化合物層を、2,3,5,6-テトラフルオロ-7,7,8,8,-テトラシアノキノジメンタンF4-TCNQと略称されることがあるを添加したTPDで形成し、第2の導電層をアルミニウムで形成した。また、有機化合物層を厚さ50nmで、F4-TCNQを0.01wt添加して形成した。試料2の電流電圧特性の測定結果を図20Bに示す。試料3は、第1の導電層、第1の有機化合物層、第2の有機化合物層、第2の導電層の順に積層した素子である。試料3は、第1の導電層として酸化珪素を含むITOで形成し、第1の有機化合物層をTPDで形成し、第2の有機化合物層をF4-TCNQで形成し、第2の導電層をアルミニウムで形成した。また、第1の有機化合物層を厚さ50nmで形成し、第2の有機化合物層を厚さ1nmで形成した。試料3の電流電圧特性の測定結果を図21Aに示す。試料4は、第1の導電層、第1の有機化合物層、第2の有機化合物層、第2の導電層の順に積層した素子である。試料4は、第1の導電層として酸化珪素を含むITOで形成し、第1の有機化合物層をF4-TCNQで形成し、第2の有機化合物層をTPDで形成し、第2の導電層をアルミニウムで形成した。また、第1の有機化合物層を厚さ1nmで形成し、第2の有機化合物層を厚さ50nmで形成した。試料4の電流電圧特性の測定結果を図21Bに示す。試料5は、第1の導電層、第1の有機化合物層、第2の有機化合物層、第2の導電層の順に積層した素子である。試料5は、第1の導電層として酸化珪素を含むITOで形成し、第1の有機化合物層を、F4-TCNQを添加したTPDで形成し、第2の有機化合物層をTPDで形成し、第2の導電層をアルミニウムで形成した。また、第1の有機化合物層を厚さ40nmで、F4-TCNQを0.01wt添加して形成した。また、第2の有機化合物層を厚さ40nmで形成した。試料5の電流電圧特性の測定結果を図22Aに示す。試料6は、第1の導電層、第1の有機化合物層、第2の有機化合物層、第2の導電層の順に積層した素子である。試料6は、第1の導電層として酸化珪素を含むITOで形成し、第1の有機化合物層をTPDで形成し、第2の有機化合物層をF4-TCNQを添加したTPDで形成し、第2の導電層をアルミニウムで形成した。また、第1の有機化合物層を厚さ40nmで形成した。また、第2の有機化合物層を厚さ10nmで、F4-TCNQを0.01wt添加して形成した。試料6の電流電圧特性の測定結果を図22Bに示す。図20~22に示す測定結果から、試料1~試料6において、データの書き込み前記憶素子の短絡前と、データの書き込み後記憶素子の短絡後で、記憶素子の電流電圧特性に大きな変化がみられた。また、試料1の書き込み電圧Vは8.4であった。試料2の書き込み電圧Vは4.4であった。試料3の書き込み電圧Vは3.2であった。試料4の書き込み電圧Vは5.0であった。試料5の書き込み電圧Vは6.1であった。試料6の書き込み電圧Vは7.8であった。試料1~試料6の書き込み電圧には、再現性があり、誤差は0.1V以内であった。次に、試料1~6のデータの書き込み前とデータの書き込み後の電流密度の変化について説明する。電流密度の変化を示す値R1は、書き込み後の記憶素子に電圧を1V印加したときの電流密度Aを、書き込み前の記憶素子に電圧を1V印加したときの電流密度Bで割った値R1=A÷Bである。電流密度の変化を示す値R2は、書き込み後の記憶素子に電圧を3V印加したときの電流密度Cを、書き込み前の記憶素子に電圧を3V印加したときの電流密度Dで割った値R2=C÷Dである。試料1のR1は1.9×107であり、R2は8.4×103であった。試料2のR1は8.0×108であり、R2は2.1×102であった。試料3のR1は8.7×104であり、R2は2.0×102であった。試料4のR1は3.7×104であり、R2は1.0×101であった。試料5のR1は2.0×105であり、R2は5.9×101であった。試料6のR1は2.0×104であり、R2は2.5×102であった。上記の結果より、試料1~6において、印加電圧が3Vのときの電流値の変化と、印加電圧が1Vのときの電流値の変化は、103倍以上であることが分かる。"