"複数の走査配線と複数の変調配線との各交点に、表示素子を駆動する画素回路が配置されている画像表示装置であって、前記画素回路は、ゲートに印加される電圧に応じて前記表示素子の駆動を行うトランジスタと、前記変調配線に印加される変調電圧を昇圧して前記トランジスタのゲートに印加する昇圧回路と、を有することを特徴とする画像表示装置。前記昇圧回路はチャージポンプ回路であることを特徴とする請求項1に記載の画像表示装置。前記表示素子は前記トランジスタのソースに接続されており、前記トランジスタは、前記昇圧回路から印加されるゲート電圧に応じたソース電圧により前記表示素子を駆動することを特徴とする請求項2に記載の画像表示装置。前記表示素子は前記トランジスタのドレインに接続されており、前記トランジスタは、前記昇圧回路から印加されるゲート電圧に応じたドレイン電流により前記表示素子を駆動することを特徴とする請求項2に記載の画像表示装置。前記チャージポンプ回路は、前記変調配線に印加される変調電圧を保持するための複数のコンデンサを有しており、前記複数のコンデンサのそれぞれに保持された電圧が加算された電圧を前記トランジスタのゲートに印加する回路であることを特徴とする請求項2~4のうちいずれか1項に記載の画像表示装置。前記チャージポンプ回路は、前記複数のコンデンサを前記変調配線に対して並列に接続して、前記変調配線に印加されている変調電圧で前記複数のコンデンサを同時に充電するためのスイッチと、前記複数のコンデンサが前記変調電圧を保持した後に、前記複数のコンデンサを前記トランジスタのゲートに対して直列に接続して、前記複数のコンデンサのそれぞれに保持された電圧が加算された電圧を前記トランジスタのゲートに印加するためのスイッチと、を有することを特徴とする請求項5に記載の画像表示装置。前記チャージポンプ回路は、前記複数のコンデンサを1つずつ順番に前記変調配線に接続して、前記変調配線に印加されている変調電圧で前記複数のコンデンサを時分割で充電するためのスイッチを有することを特徴とする請求項5に記載の画像表示装置。前記表示素子は、電子放出素子であることを特徴とする請求項1~7のうちいずれか1項に記載の画像表示装置。複数の走査配線と複数の変調配線との各交点に、表示素子を駆動する画素回路が配置されている画像表示装置の制御方法であって、前記画素回路に設けられた昇圧回路によって、前記変調配線に印加される変調電圧を昇圧するステップと、前記昇圧回路によって昇圧された変調電圧がゲートに印加されるトランジスタによって、前記表示素子の駆動を行うステップと、を有することを特徴とする画像表示装置の制御方法。本発明は上記実情に鑑みてなされたものであり、その目的は、アクティブマトリクス駆動の画像表示装置において、変調配線に印加する電圧を小さくでき、変調配線の静電容量に起因する充放電電力を低減することのできる技術を提供することである。本発明の第1態様は、複数の走査配線と複数の変調配線との各交点に、表示素子を駆動する画素回路が配置されている画像表示装置であって、前記画素回路は、ゲートに印加される電圧に応じて前記表示素子の駆動を行うトランジスタと、前記変調配線に印加される変調電圧を昇圧して前記トランジスタのゲートに印加する昇圧回路と、を有する画像表示装置を提供する。本発明の第2態様は、複数の走査配線と複数の変調配線との各交点に、表示素子を駆動する画素回路が配置されている画像表示装置の制御方法であって、前記画素回路に設けられた昇圧回路によって、前記変調配線に印加される変調電圧を昇圧するステップと、前記昇圧回路によって昇圧された変調電圧がゲートに印加されるトランジスタによって、前記表示素子の駆動を行うステップと、を有する画像表示装置の制御方法を提供する。本発明によれば、アクティブマトリクス駆動の画像表示装置において、変調配線に印加する電圧を小さくでき、変調配線の静電容量に起因する充放電電力を低減することができる。また、変調ドライバの消費電力および製造コストの低下、並びに、EMIの低減も可能である。以下、図面を参照して本発明の好適な実施形態を説明する。本発明は、複数の走査配線と複数の変調配線の各交点に画素回路がそれぞれ配置された表示パネルを有する、アクティブマトリクス駆動方式の画像表示装置に関し、表示素子として電子放出素子またはEL素子を用いた画像表示装置に好適に適用される。尚、電子放出素子として、FE型電子放出素子、MIM型電子放出素子、表面伝導型電子放出素子SurfaceConductionElectronemitterなどの冷陰極素子が好適に用いられる。表示素子の特性はじめに、本発明に好適である表面伝導型電子放出素子以下、SCE素子と称するの特性について説明する。図7はSCE素子の特性の一例を示す図である。図7のグラフにおいて横軸はSCE素子に印加する素子電圧Vf、縦軸はSCE素子から放出される放出電流Ieを示す。SCE素子の特性がアクティブ素子によるホールド駆動に適した特性になるよう、素子サイズ等の設計パラメータが調整されている。ただし、図7に示した特性の電圧値、電流値については一例であり、設計パラメータの変更により他の特性を得ることも可能である。図7に示したSCE素子は、素子電圧18[V]において100輝度に相当する放出電流10[nA]を放出する。そして、素子電圧8[V]印加時には放出電流がほぼ0[nA]になりほとんど電子を放出しないので黒表示が行える。このようなSCE素子の特性を利用して、後述するようにアクティブマトリクス駆動を行うことができる。他のタイプの電子放出素子、EL素子についても同様の特性を持っており、後述するアクティブマトリクス駆動に好適である。表示パネルの駆動回路図8に表示パネルと駆動回路の構成図を示す。図8において、101は、表示パネルを構成するアクティブマトリクスパネルを示している。アクティブマトリクスパネル101では、ガラス基板上に複数の変調配線102と複数の走査配線103がほぼ直交して配置され、変調配線102と走査配線103の交点付近にそれぞれ画素回路104が配置されている。尚、変調配線102と走査配線103の間は絶縁されている。不図示であるが、RGBの蛍光体やメタルバックなどが配置されたフェイスプレートがアクティブマトリクスパネル101に対向配置され、フェイスプレートとアクティブマトリクスパネル101の間は真空に維持されている。変調配線102には、画像データに応じて変調された変調電圧を出力する変調ドライバ105が接続される。また走査配線103には、選択信号を出力する走査ドライバ106が接続される。図8において、走査ドライバ106により1つの走査配線103に選択電圧が供給され、選択電圧が供給された1行分の表示素子の画像データに対応する変調電圧が変調ドライバ105により各変調配線102に供給される。画素回路104は変調電圧を保持し表示素子SCE素子を駆動する。駆動された表示素子から放出された電子は、メタルバックに印加された高圧により加速され、蛍光体に衝突して蛍光体を発光させる。そして走査ドライバ106が走査配線103を順次選択し、全走査配線103を選択することにより、1画面の画像を形成することができる。従来の画素回路従来の画素回路の具体的な回路図を図9に示す。画素回路104は、FET等で作成されたスイッチ111、コンデンサ112、FET電界効果トランジスタ113、SCE素子114を有している。115は共通ドレイン配線Vdd、116は共通ソース配線Vssである。図9を用い回路動作の説明を行う。走査ドライバ106が走査配線103に選択電圧を印加すると、スイッチ111が導通し、変調配線102の変調電圧がコンデンサ112に充電される。SCE素子114を駆動しているときのFET113のゲートソース間電圧をVgsとする。変調電圧で充電されたコンデンサ112はFET113のゲートに接続されているので、FET113のソースに接続されているSCE素子114にゲート電圧-Vgsなる電圧が印加される。SCE素子114のもう一方の電極は共通ソース配線Vss116に接続されているので、対応する電圧でSCE素子114は電子を放出し、不図示の対向する蛍光体が発光する。選択電圧の印加が終わると、スイッチ111は絶縁状態になり、コンデンサ112に充電された電圧は、例えば、次のフレームで走査配線103に選択電圧が印加されるまで充電された電圧を保持し、SCE素子114に電圧を印加し続ける。すなわち、1フレームの期間、変調電圧に従ってSCE素子114を駆動する振幅変調を行っている。更に具体的に回路の動作を説明する。SCE素子114の特性を図7に示した特性、共通ドレイン配線115の電圧Vddを10[V]、共通ソース配線116の電圧Vssを-10[V]、FET113のVgsを2[V]、選択電圧を12[V]、非選択電圧を-2[V]とする。図7に示したSCE素子の特性から、SCE素子114に印加する電圧は画像データに対応して8[V]から18[V]の電圧を印加すると良い。すなわち、黒表示の場合、変調ドライバ105は0[V]の変調電圧を出力する。変調電圧0[V]でコンデンサ112は充電され、FET113のゲート電圧は0[V]となる。FET113のVgsは2[V]であるので、FET113のソース電圧は-2[V]となる。Vssは-10[V]であるので、SCE素子に8[V]が印加され、黒の表示が行える。一方、最大輝度の表示の場合、変調ドライバ105は10[V]の変調電圧を出力する。変調電圧10[V]でコンデンサ112は充電され、FET113のゲート電圧は10[V]となる。FET113のVgsは2[V]であるので、FET113のソース電圧は8[V]となる。Vssは-10[V]であるので、SCE素子に18[V]が印加され、最大輝度の表示が行える。このようにして、画像データに対応した変調電圧を印加することによって、黒から最大輝度まで、SCE素子を駆動でき、画像を表示パネルに形成できる。配線容量次に、変調配線102の静電容量を図10を用いて説明する。図10において117は1画素回路あたりの容量を示している。1画素回路あたりの容量117は、前述した画素回路自体の容量、および変調配線102と走査配線103の交差容量等の和である。また、本実施形態で用いた表示パネルではごく小さい容量であったが、変調配線102と表示パネルを保持するシャーシとの間の静電容量も存在する。この静電容量が大きい場合は考慮する必要がある。本実施形態で用いた表示パネルでは、1画素回路あたりの容量117は、交差容量が支配的であり約0.5[pF]程度の小さな値であった。充放電電力本実施形態の表示パネルでは、走査配線に順次選択電圧を印加し、選択されたSCE素子に対応する変調電圧を変調配線に印加し表示パネルに画像を形成する。走査配線に印加する選択電圧を切り換える際、変調電圧を一旦0[V]に戻してから、次の走査配線のSCE素子に対応する変調電圧を変調配線に印加する。このシーケンスによって変調配線を駆動する際に生じる変調配線の静電容量に起因する充放電電力について説明する。例えば、表示パネルの全画素回路に変調電圧Vx[V]を印加する場合について具体的に計算する。変調電圧の値は走査配線の選択毎に0[V]とVx[V]を交互に変化し、この変化が走査配線の数だけ繰り返される。前述した様に、1画素回路あたりの容量117は、約0.5[pF]の小さな値である。しかしながら、フルHDの表示パネルでは、変調ドライバ105から見た容量は、1変調配線あたり走査配線数倍されるので、1080×0.5[pF]=540[pF]式1程度になる。変調ドライバ105が駆動するすべての変調配線102の容量の合計は、変調配線数倍されるので、フルHDの表示パネルでは、1920×3×540[pF]≒3.1[uF]式2と、とても大きな容量になる。このフルHDの表示パネルをFv[Hz]のリフレッシュレートで駆動した場合、変調電圧をVx[V]とすれば、充放電電力は、3.1[uF]×Vx[V]×Vx[V]×1080×Fv[Hz]≒0.34×Vx2×Fv[W]式3になる。この容量の充放電電力は、SCE素子114の発光には直接関係の無い無駄な電力であり、この充放電電力の大部分は、変調ドライバ105、変調配線102の抵抗分で消費され発熱する。前述した様に、変調電圧Vx[V]により充放電電力も変化する。最大の充放電電力を見積もる場合は、変調電圧が最大100輝度相当の電圧になった時を充放電電力の最大値として計算することができる。例えば、リフレッシュレートが60[Hz]、前述した様に全面を最大発光輝度である画像で表示するために変調電圧が10[V]の場合は、式3より、最大の充放電電力は20[W]となる。もちろん、表示リフレッシュレートが120Hzの場合は、充放電回数が倍になるので、2倍の充放電電力となり、この電力40[W]は無駄な電力となる。前述した変調配線の静電容量に起因する充放電電力の計算では、所望の変調電圧を印加し、次に選択される走査配線に選択電圧を切り換える際、変調電圧を一旦0[V]に戻してから、SCE素子に必要な変調電圧を設定するシーケンスとした。もちろん、変調電圧を一旦0[V]に戻さず、連続的に変調電圧を印加する方法をとることによって、充放電電力を小さくすることができる。例えば、前述した条件である全面が最大発光輝度の画像については、全ての走査配線が選択される期間、変調電圧は最大輝度に必要な電圧10[V]のまま変化しないため、充放電電力は0[W]となる。このシーケンスでは、充放電電力が最大になる画像は最大輝度のラインと黒ラインの縞模様のパターンである。この場合、最大輝度に必要な電圧10[V]と黒表示の電圧0[V]の遷移が半分の回数になるので、充放電電力は、式3で示した充放電電力の半分になる。しかしながら、いずれの駆動方法であっても、発光に寄与しない無駄な電力が発生する。特に近年の表示パネルの大型化による変調配線の静電容量の増加、表示リフレッシュレートの上昇によって、変調配線の配線容量に起因する充放電電力は無視できない値となってきている。<第1の実施形態>画素回路の構成本発明の第1の実施形態に係る画素回路を図1に示す。本実施形態の画素回路104は、FET等で作成されたスイッチ111a、111b、111c、111dと、コンデンサ112a、112bと、FET113と、SCE素子114を有している。図1において、102は変調配線、103は走査配線、115は共通ドレイン配線Vdd、116は共通ソース配線Vssである。FET113は、表示素子であるSCE素子114を駆動するための駆動トランジスタであり、SCE素子114に対し直列に接続される。具体的には、FET113のドレインがドレイン側電源である共通ドレイン配線115、ソースがSCE素子114のプラス電極にそれぞれ接続され、そしてSCE素子D1のマイナス電極がソース側電源である共通ソース配線116に接続される。FET113のゲートには、コンデンサ112bのプラス電極が接続されている。FET113は、薄膜トランジスタTFTにより実現されると好適である。スイッチ111aは、コンデンサ112aに変調電圧を充電するためのスイッチであり、変調配線102とコンデンサ112aのプラス電極の間に設けられる。コンデンサ112aのマイナス電極は接地配線Vgndに接続されている。スイッチ111bと111cは、コンデンサ112bに変調電圧を充電するためのスイッチである。スイッチ111bは変調配線102とコンデンサ112bのプラス電極の間に設けられ、スイッチ111cはコンデンサ112bのマイナス電極と接地配線Vgndの間に設けられる。スイッチ111dは、2つのコンデンサ112aと112bを直列に接続するためのスイッチであり、コンデンサ112aのプラス電極とコンデンサ112bのマイナス電極の間に設けられている。スイッチ111a~111dは選択電圧によりオン/オフが制御される。ただし、スイッチ111dは他のスイッチ111a~111cと逆の動作、すなわち選択時に開き、非選択時に閉じる特性を持つ。これらのスイッチ111a~111dも薄膜トランジスタにより実現されると好適である。画素回路の動作次に、図5を参照して、第1の実施形態に係る画素回路の動作タイミングを説明する。図5において、横軸は時間を示す。各波形は、変調配線102の電圧、走査配線103の電圧、サイクル、FET113のゲート電圧、FET113のソース電圧、コンデンサ112aの電圧、コンデンサ112bの電圧を示している。第1の実施形態では1走査期間を2サイクルとして駆動タイミングを設計している。サイクル1は変調電圧を設定するサイクルであり、変調配線102の電圧は所望の電圧に安定していない。サイクル2は変調配線102の電圧が所望の電圧に安定している期間であり、走査配線103に選択電圧を印加する期間である。サイクル2において、走査ドライバ106は走査配線103に選択電圧を印加し、スイッチ111a、111b、111cが導通し、スイッチ111dが開く。これにより2つのコンデンサ112a、112bが変調配線102に対し並列に接続される。変調配線102の変調電圧Vsigは、コンデンサ112a、112bをそれぞれ充電する。ここで、スイッチ111aのON抵抗とコンデンサ112aの時定数、スイッチ111b、111cのON抵抗の直列抵抗とコンデンサ112bで決まる時定数は選択電圧を印加する時間選択時間より十分に短く設計する。すなわち選択時間内でコンデンサ112a、112bに充電された電圧はほぼ変調配線の電圧Vsigと等しくなる。続いて、次のサイクル1で走査配線103の電圧が非選択電圧になり、スイッチ111a、111b、111cが開き、スイッチ111dが閉じる。そして、コンデンサ112aとコンデンサ112bは直列接続される。これによりコンデンサ112aとコンデンサ112bにそれぞれ保持された変調電圧Vsigが加算され、変調電圧の2倍の電圧2×VsigがFET113のゲート電圧になる。そして次のフレームで走査配線103に選択電圧が印加されるまで、このゲート電圧が保持される。ここで、FET113のゲート容量に比べ、コンデンサ112a、112bの容量を大きく選ぶことは言うまでもない。FET113のソースに接続されているSCE素子114にはゲート電圧-Vgsなる電圧が印加される。そして、SCE素子114のもう一方の電極は共通ソース配線Vss116に接続されているので、所望の駆動電圧をSCE素子114に印加することができる。そして、次のフレームの走査配線103に選択電圧が印加されるまで、対応する電圧でSCE素子114は電子を放出し、不図示の対向する蛍光体が発光する。更に、具体的に説明する。SCE素子114の特性を図7に示した特性、共通ドレイン配線115の電圧Vddを10[V]、共通ソース配線116の電圧Vssを-10[V]、接地配線の電圧Vgndを0[V]とする。また、FET113のVgsを2[V]、選択電圧を12[V]、非選択電圧を-2[V]とする。SCE素子114の特性から、SCE素子114に印加する電圧は画像データに対応して8[V]から18[V]の電圧を印加すると良い。黒表示非発光の場合の動作を初めに説明する。サイクル1において、変調ドライバ105は0[V]の変調電圧を変調配線102に出力する。次に、サイクル2において、走査ドライバ106が走査配線103に選択電圧12[V]を印加すると、スイッチ111a、111b、111cが閉じ、スイッチ111dが開き、変調電圧0[V]でコンデンサ112a、112bが充電される。次のサイクル1において、走査ドライバ106が走査配線103に非選択電圧-2[V]を印加すると、スイッチ111a、111b、111cが開き、スイッチ111dが閉じる。そして、コンデンサ112a、コンデンサ112bは直列接続され、FET113のゲート電圧は0[V]となる。FET113のVgsは2[V]であるので、FET113のソース電圧は-2[V]となる。共通ソース配線116の電圧Vssは-10[V]であるから、SCE素子114に8[V]が印加され、黒の表示が行える。一方、最大輝度の表示の場合、サイクル1において、変調ドライバ105は5[V]の変調電圧を出力する。サイクル2において、走査ドライバ106が走査配線103に選択電圧12[V]を印加すると、スイッチ111a、111b、111cが閉じ、スイッチ111dが開き、変調電圧5[V]でコンデンサ112a、112bは充電される。次のサイクル1において、走査ドライバ106が走査配線103に非選択電圧-2[V]を印加すると、スイッチ111a、111b、111cが開き、スイッチ111dが閉じる。そして、コンデンサ112a、コンデンサ112bは直列接続され、FET113のゲート電圧は10[V]となる。FET113のVgsは2[V]であるので、FET113のソース電圧は8[V]となる。共通ソース配線116の電圧Vssは-10[V]であるので、SCE素子114に18[V]が印加され、最大輝度の表示が行える。このようにして、変調ドライバ105が画像データに対応した変調電圧を変調配線102に印加することによって、黒から最大輝度までSCE素子114を駆動でき、画像を表示パネルに形成できる。この時、スイッチ111a~111dとコンデンサ112a、112bでチャージポンプ回路を形成し、変調配線102の変調電圧を2倍にしてFET113のゲートに印加するので、所望の駆動電圧に対して1/2倍に変調電圧を小さくすることができる。ところで、本実施形態の画素回路104では、スイッチ111a、111b、111cを介してコンデンサ102a、コンデンサ102bが並列に接続されているため、画素回路の容量が大きくなることが懸念される。しかしながらこの容量の増加は、走査配線103に選択電圧が印加された画素回路104のみで発生し、他の選択されていない画素回路104ではスイッチ111a、111bが開いているため、容量の増加はない。例えば走査配線103が1080本の表示パネルにおいては、1本の変調配線に接続された1080個の画素回路のうち1079個の画素回路の容量が変化なく、選択された1個の画素回路104の容量が増加するだけである。この大きさはとても小さくはほとんど無視できる。そのため、本実施形態の画素回路の場合でも、図9に示した従来の画素回路に比べて、変調配線の静電容量はほとんど増加しない。以上述べた本実施形態の構成によれば、従来の画像表示装置に比べて、変調ドライバ105から変調配線102に出力する変調電圧の値を1/2倍にすることができる。式3で示したように、変調配線102の静電容量に起因する充放電電力は変調電圧の2乗に比例するから、本実施形態によれば、充放電電力を1/4倍に小さくすることができる。さらに、本実施形態によれば、変調電圧を小さくできるため変調ドライバ105をIC化する場合、耐圧の低い微細化プロセスの使用が可能となる。従って、IC化した場合のダイサイズを小さくできる。それによりドライバICのコストを下げることができる。また、変調配線102の変調電圧を小さくできるので、EMI電磁妨害を減少することができる。特に変調配線102が長い大面積表示パネルでは効果が大きい。また、本実施形態ではチャージポンプ回路により昇圧回路を構成しているので、プロセス変動を受けにくい。すなわち、前述したように選択時間に対して十分短く時定数を定めておけば、昇圧後の電圧が、コンデンサ112a、112bの容量のばらつきやスイッチ111a~111dのON抵抗のばらつきに影響を受けることはない。したがって、TFT113のゲート電圧を安定化することができる。<第2の実施形態>次に本発明の第2の実施形態について図2、図6a、図6bを基に説明する。画素回路の構成図2は、本発明の第2の実施形態に係る画素回路を示す。第1の実施形態では2つのコンデンサを同時に充電したのに対し、第2の実施形態は、2つのコンデンサを1つずつ順番に変調配線に接続することで2つのコンデンサを時分割で充電する構成である。これにより画素回路のトランジスタの数を減らしている。本実施形態の画素回路104は、FET等で作成されたスイッチ111e、111f、111gと、コンデンサ112c、112dと、FET113と、SCE素子114を有している。図2において、102は変調配線、103aは走査配線A、103bは走査配線B、115は共通ドレイン配線Vdd、116は共通ソース配線Vssである。スイッチ111e、111f、111g、FET113は薄膜トランジスタTFTで実現されると好適である。第2の実施形態では画素回路のトランジスタの数を少なくする目的のため、走査配線の数を画素回路に対して2本にしている。コンデンサ112cと112dは直列に接続され、コンデンサ112cのプラス電極がFET113のゲートに、コンデンサ112dのマイナス電極が接地配線Vgndに接続されている。スイッチ111e、111fは、コンデンサ112cに変調電圧を充電するためのスイッチである。スイッチ111eは変調配線102とコンデンサ112cのプラス電極の間に設けられ、スイッチ111fはコンデンサ112cのマイナス電極と接地配線Vgndの間に設けられる。スイッチ111e、111fは走査配線A103aの電圧によりオン/オフが制御される。スイッチ111gは、コンデンサ112dに変調電圧を充電するためのスイッチであり、変調配線102とコンデンサ112dのプラス電極の間に設けられる。スイッチ111gは、走査配線B103bの電圧により、スイッチ111e、111fとは独立に、オン/オフが制御される。第1の実施形態同様に、スイッチ111eとスイッチ111fのON抵抗とコンデンサ112cの時定数、および、スイッチ111gのON抵抗とコンデンサ112dの時定数は、選択時間より十分短い時間となるように設計する。画素回路の第1の動作本発明の第2の実施形態においては、タイミングの変更により動作を変えることができる。初めに、第1の動作を、図6aで示したタイミング図を基に説明する。図6aにおいて横軸は時間を示す。各波形は、変調配線102の電圧、走査配線A103aの電圧、走査配線B103bの電圧、サイクル、FET113のゲート電圧、FET113のソース電圧、コンデンサ112cの電圧、コンデンサ112dの電圧を示している。第2の実施形態の第1の動作では1走査期間を3サイクルとして駆動タイミングを設計している。サイクル1は変調電圧を設定するサイクルであり、変調配線102の電圧は所望の電圧に安定していない。サイクル2およびCは変調配線102の電圧が所望の電圧に安定している期間である。サイクル2は走査配線Aに選択電圧を印加する期間であり、サイクル3は走査配線Bに選択電圧を印加する期間である。初めに、サイクル1において変調ドライバ105は変調配線102に変調電圧を出力する。サイクル2において、走査ドライバ106が走査配線A103aに選択電圧を印加し、スイッチ111e、111fが導通する走査配線B103bは選択電圧を印加していないので、スイッチ111gは開いたままである。そして、サイクル2では、変調配線102の変調電圧Vsigが、コンデンサ112cに充電される。サイクル2の終了時には、コンデンサ112cの電圧は、ほぼ変調電圧と等しくなる。次に、サイクル3において、走査ドライバ106が走査配線B103bに選択電圧を印加し、スイッチ111gが導通するこのとき、スイッチ111e、111fは開く。そして、変調配線102の変調電圧Vsigが、コンデンサ112dに充電される。サイクル3の終了時には、コンデンサ112dの電圧は、ほぼ変調電圧と等しくなる。このとき、FET113のゲート容量は小さく電流が流れ込まないため、コンデンサ112cに保持された変調電圧が維持されたまま、コンデンサ112cの各電極の電位が変調電圧分だけ上昇する。すなわち、両コンデンサに保持された電圧の合計値は変調電圧の2倍2×Vsigとなる。続いて、次のサイクル1で走査配線A、走査配線Bの電圧は非選択電圧になり、スイッチ111e、111f、111gは開き、コンデンサ112cとコンデンサ112dの直列接続された電圧2倍の変調電圧は保持される。そして次のフレームで走査配線A103a、走査配線B103bに選択電圧が印加されるまで、充電された電圧が保持される。コンデンサ112cとコンデンサ112dの直列接続された電圧は、FET113のゲートに印加される。つまり、2倍の変調電圧がFET113のゲート電圧となる。FET113のソースに接続されているSCE素子114にはゲート電圧-Vgsなる電圧が印加される。そして、SCE素子114のもう一方の電極は共通ソース配線Vss116に接続されているので、次のフレームの走査配線A103a、走査配線B103bに選択電圧が印加されるまで、対応する電圧でSCE素子114は電子を放出し、不図示の対向する蛍光体が発光する。画素回路の第2の動作本発明の第2の実施形態における第2の動作を、図6bで示したタイミングを基に説明する。図6bの横軸、各波形は、図6aのものと同じである。第2の実施形態の第2の動作では1走査期間を4サイクルとして駆動タイミングを設計している。サイクル1は第1の変調電圧を設定するサイクルであり、変調電圧は所望の電圧に安定していない。サイクル2は第1の変調電圧が所望の電圧に安定している期間である。さらに、サイクル3は第2の変調電圧を設定するサイクルであり、変調電圧は所望の電圧に安定していない。サイクル4は第2の変調電圧が所望の電圧に安定している期間である。初めに、サイクル1において変調ドライバ105は変調配線102に第1の変調電圧を出力する。サイクル2において、走査ドライバ106が走査配線A103aに選択電圧を印加し、スイッチ111e、111fが導通する走査配線B103bには選択電圧が印加されていないので、スイッチ111gは開いたままである。そして、変調配線102の第1の変調電圧が、コンデンサ112cに充電される。そして、サイクル2の終了時には、コンデンサ112cの電圧は、ほぼ第1の変調電圧と等しくなる。次に、サイクル3では、スイッチ111e、111f、111gが開き、コンデンサ112c、112dは電圧を保持する。一方、変調ドライバ105は第2の変調電圧を変調配線102に出力する。サイクル4において、走査ドライバ106が走査配線B103bに選択電圧を印加し、スイッチ111gが導通する走査配線A103aには選択電圧が印加されていないので、スイッチ111e、111fは開いたままである。そして、変調配線102の第2の変調電圧が、コンデンサ112dに充電される。そして、サイクル4の終了時には、コンデンサ112dの電圧は、ほぼ第2の変調電圧と等しくなり、コンデンサ112c、112dが直列接続された電圧は第1の変調電圧第2の変調電圧となる。続いて、次のサイクル1で走査配線A103a、選択配線B103bの電圧は非選択電圧になり、スイッチ111e、111f、111gは開き、コンデンサ112cとコンデンサ112dの直列接続された電圧第1の変調電圧第2の変調電圧は保持される。そして次のフレームで走査配線A103a、選択配線B103bに選択電圧が印加されるまで、充電された電圧が保持される。コンデンサ112cとコンデンサ112dの直列接続された電圧は、FET113のゲートに印加される。つまり、第1の変調電圧第2の変調電圧がFET113のゲート電圧となる。以降の動作は第1の動作と同様である。また、サイクル1,3の時間に対して、スイッチ111eと111fの直列抵抗とコンデンサ112cの時定数、およびスイッチ111gとコンデンサ112dの時定数を十分短く定めておけば、昇圧後の電圧が、コンデンサ112c、112dの容量のばらつきやスイッチ111e~111gのON抵抗のばらつきに影響を受けることはない。したがって、TFT113のゲート電圧を安定化することができる。以上述べた本実施形態の第1および第2の動作によれば、変調配線102に出力する変調電圧の値を小さくすることができるため、充放電電力の低減、EMIの低減、ドライバICのコスト削減など第1の実施形態と同様の効果を得ることができる。加えて、本実施形態の構成によれば、画素回路を構成するスイッチトランジスタの数を第1の実施形態よりも少なくできるという利点もある。さらに、第2の動作の場合は、変調ドライバ105から2回に分けて変調電圧を出力するため、第1の変調電圧と第2の変調電圧の値を異ならせることもできる。例えばこれを利用し、第1の変調電圧と第2の変調電圧それぞれで階調を刻むようにすれば、階調数を増やすことも可能である。<第3の実施形態>上述した第1および第2の実施形態で、変調電圧を画素回路内で昇圧し、昇圧された電圧にしたがって表示素子を駆動することによって、変調配線の静電容量に起因する充放電電力を小さくできることを示した。第3の実施形態では、画素回路内に設けたチャージポンプ回路により変調電圧を3倍にする例について説明する。第3の実施形態に係る画素回路を図3に示す。本実施形態の画素回路104では、第1の実施形態の画素回路図1にスイッチ111h、111i、111j、コンデンサ112eを追加して、3倍に昇圧できるチャージポンプ回路が形成されている。スイッチ111jはスイッチ111dと同様に、選択電圧が印加された場合に開き、非選択時に閉じる特性を持つ。スイッチ111h、111iのON抵抗の直列抵抗とコンデンサ112eで決まる時定数は、選択電圧を印加する時間選択時間より十分に短く設計される。図3を用い回路動作の説明を行う。走査ドライバ106が走査配線103に選択電圧を印加すると、スイッチ111a、111b、111c、111h、111iが導通し、スイッチ111d、111jが開く。これにより、コンデンサ112a、112b、112eそれぞれに、変調配線102の変調電圧が充電される。続いて、走査配線103に非選択電圧が印加されると、スイッチ111a、111b、111c、111h、111iが開き、スイッチ111d、111jが閉じる。そしてコンデンサ112aとコンデンサ112bとコンデンサ112eは直列接続される。そして次のフレームで走査配線103に選択電圧が印加されるまで、充電された電圧を保持する。これにより変調電圧の3倍の電圧がFET113のゲートに印加される。以降の動作は前述した実施形態と同じである。本発明の第3の実施形態では、変調配線102に出力する変調電圧を従来の回路に比べて1/3倍にすることができるため、充放電電力を1/9倍に小さくすることができる。また、第1および第2の実施形態よりも変調電圧をさらに小さくできるので、ドライバICのコストをさらに下げることができるとともに、EMIをさらに低減することができる。<第4の実施形態>前述した実施形態では、チャージポンプ回路で昇圧した電圧をFET113のゲートに印加し、FET113でソースフォロア回路を構成し、SCE素子114を電圧で駆動する回路を示した。本発明の第4の実施形態では、表示素子を電流源で駆動する例を示す。図4は、本発明の第4の実施形態に係る画素回路である。図4において、113aはゲート電圧に従った電流で表示素子を電流駆動するFET、114aはFET113aにより構成される電流源で駆動されるEL素子を代表とする表示素子である。他の構成要素、チャージポンプ等の回路の動作は第1の実施形態と同じであるので説明は省略する。図4において、FET113aはソースが共通ソース配線116に接続され、ドレインに表示素子114aが接続されている。そして、ゲート電圧に従ってドレイン電流の制御を行う回路電流駆動が構成されている。すなわち、FET113aのゲート電圧に従った電流値によって、表示素子114aは駆動される。このような構成において、表示素子114aに流す電流ドレイン電流とFET113aの相互コンダクタンスgmにより、必要なゲート電圧が決定する。一般的にこのような回路の場合、必要なドレイン電流に対して、FET113aの相互コンダクタンスgmを大きくできるので、ゲート電圧は第1から第3の実施形態に比べ小さな値となる。しかし、第4の実施形態も第1の実施形態同様、チャージポンプ回路を用い変調電圧を昇圧しFET113aのゲート電圧とすることで、変調配線の静電容量に起因する充放電電力を小さくすることが可能である。第4の実施形態では第1の実施形態同様、チャージポンプにより2倍の昇圧を行いゲート電圧としているので、所望の駆動電流に必要な変調電圧を1/2倍に小さくすることができる。特に、FET113aの相互コンダクタンスが小さくなるプロセスを使用する場合や、電流源の特性を良くするためにFET113aのソースと共通ソース配線116の間に抵抗を追加する場合は、ゲート電圧が大きくなるので、電力削減の効果が大きくなる。以上述べたように、電流駆動する画素回路の場合も、変調電圧の低下、充放電電力の低減、EMIの低減、ドライバICのコスト削減など第1の実施形態と同様の効果を得ることができる。なお、第2の実施形態や第3の実施形態のチャージポンプ回路を電流駆動の画素回路に適用することも可能である。<その他の実施形態>上述した実施形態は本発明の一具体例にすぎない。本発明は上述した実施形態の構成に限られず、その技術思想の範囲内でさまざまな構成を取り得る。たとえば、上述した実施形態では昇圧回路としてチャージポンプ回路を用いる例を示したが、他の昇圧回路で画素回路を実現してもかまわない。例えば、オペレーションアンプ等の増幅器を用いても良い。通常これらの増幅器は、増幅器自体の動作のために電力が必要である。消費電力低減のためには、選択電圧を印加する期間のみ増幅器の電源を投入し昇圧増幅し、昇圧増幅された電圧をコンデンサで1フレーム期間保持し、選択電圧を印加する期間以外は増幅器に電力を供給しない工夫を行うと良い。上述した実施形態では、表示素子を駆動するトランジスタとしてFETを用いたが、バイポーラトランジスタであってもかまわない、この場合エミッタフォロア回路を構成し、ベース電流によるコンデンサの電圧減少が無視しうるように、コンデンサの容量を設計する。また第4の実施形態で説明したような電流駆動を行う場合、バイポーラトランジスタにエミッタ抵抗を追加して、コレクタ出力で表示素子を駆動しても良い。上述した実施形態では、表示素子としてSCE素子を用い説明したが、もちろん他の電子放出素子、EL素子等を使用してもかまわない。もちろんLCDの変調電圧についても本発明を適応可能である。また、本発明は他の機能素子の駆動に応用することもできる。例えば、光導電性の膜に電子を放出して画像を撮像するビジコン等の撮像管の電子放出素子の駆動にも適応できる。撮像管では、真空容器内に設けられた光導電膜の撮像面に光学系により被写体の光学像を投影し、撮像面の画像を抵抗値の変化として出力する。光の強弱によるこの光導電膜の抵抗変化を、マトリクス配置された電子源により順次走査し読み出すときに、本発明の回路を電子源の走査に適応できる。"