積層された複数のセラミック層と前記セラミック層間に位置する複数の内部電極とを含む積層体を備え、前記積層体は、前記セラミック層の延びる方向に延びかつ互いに対向する1対の主面、ならびに、前記主面に対して直交する方向にそれぞれ延びる、互いに対向する1対の側面および互いに対向する1対の端面を有し、前記内部電極は、1対の前記端面のいずれか一方にまで引き出され、1対の前記側面の各々に対して幅方向ギャップを介して位置する領域に分布しており、かつ1対の前記主面の各々に対して外層厚みを介して位置する領域に分布している、積層セラミック電子部品であって、前記内部電極の厚みが0.4μm以下である、という第1の条件と、前記幅方向ギャップが30μm以下である、または前記外層厚みが35μm以下である、という第2の条件とを満たす、積層セラミック電子部品。積層された複数のセラミック層と前記セラミック層間に位置する内部電極とを含む積層体を備え、前記積層体は、前記セラミック層の延びる方向に延びかつ互いに対向する1対の主面、ならびに、前記主面に対して直交する方向にそれぞれ延びる、互いに対向する1対の側面および互いに対向する1対の端面を有し、前記内部電極は、1対の前記端面のいずれか一方にまで引き出され、1対の前記側面の各々に対して幅方向ギャップを介して位置する領域に分布しており、かつ1対の前記主面の各々に対して外層厚みを介して位置する領域に分布している、積層セラミック電子部品であって、前記内部電極の厚みが0.4μm以下である、という第1の条件と、前記幅方向ギャップが30μm以下である、および前記外層厚みが35μm以下である、という第2の条件とを満たす、積層セラミック電子部品。さらに、前記内部電極のカバレッジが75以上である、という第3の条件を満たす、請求項1または2に記載の積層セラミック電子部品。そこで、この発明の目的は、より高水準な耐熱衝撃性を実現し得る積層セラミック電子部品を提供しようとすることである。この発明は、積層された複数のセラミック層とセラミック層間に位置する複数の内部電極とを含む積層体を備え、積層体は、セラミック層の延びる方向に延びかつ互いに対向する1対の主面、ならびに、主面に対して直交する方向にそれぞれ延びる、互いに対向する1対の側面および互いに対向する1対の端面を有し、内部電極は、1対の端面のいずれか一方にまで引き出され、1対の側面の各々に対して幅方向ギャップを介して位置する領域に分布しており、かつ1対の主面の各々に対して外層厚みを介して位置する領域に分布している、積層セラミック電子部品に向けられる。上記のような積層セラミック電子部品において、この発明は、前述した技術的課題を解決するため、第1の局面では、内部電極の厚みが0.4μm以下である、という第1の条件と、幅方向ギャップが30μm以下である、または外層厚みが35μm以下である、という第2の条件とを満たすことを特徴としている。この発明は、第2の局面では、上記第1の局面の場合よりも厳しい条件が要求される。すなわち、内部電極の厚みが0.4μm以下である、という第1の条件については、第1の局面の場合と同様であるが、第2の条件は、幅方向ギャップが30μm以下であることと、外層厚みが35μm以下であることとの双方とされる。この発明は、第3の局面では、上記第1または第2の局面における第1および第2の条件に加えて、さらに、内部電極のカバレッジが75以上である、という第3の条件を満たすようにされる。この発明によれば、後述する実験例から明らかになるように、たとえば500°Cといった高負荷の熱衝撃に耐えることが可能となる。したがって、この発明に係る積層セラミック電子部品は、たとえば、自動車のエンジンルーム付近において使用される場合や、これを実装した後の基板を、さらに溶接等で何らかの基材と接合するような場合などにおいても、十分に耐えることができる。前述した第2の局面による条件を満たす場合には、第1の局面による条件を満たす場合に比べて、より高負荷の熱衝撃に耐えるようにすることができ、さらに、前述した第3の局面による条件を満たす場合には、第2の局面による条件を満たす場合に比べて、より高負荷の熱衝撃に耐えるようにすることができる。一般的に、積層セラミック電子部品に対して熱衝撃が加わると、セラミック部分と内部電極の金属部分との熱膨張係数の違いによって応力が生じ、クラック等の構造欠陥が生じ得る。そして、構造欠陥が特定の起点から伸展して、内部電極が存在する内層部にまで達すると、ショート不良や耐湿性悪化を引き起こす。前述した特許文献1に記載の技術には、概略的に言えば、上下マージン部外層部の寸法および左右マージン部幅方向ギャップ部の寸法を50μm以上というように、より大きくすることによって、熱ストレスによるクラックが発生しても、容量形成部に到達しないようにする思想が現れている。これに対して、この発明では、内部電極の厚みを0.4μm以下と薄くすることによって、前述した熱膨張係数の違いによる応力の発生を抑制しながら、幅方向ギャップおよび/または外層厚みを、特許文献1の場合とは逆に小さくすることによって、熱衝撃時のクラック等の構造欠陥の発生を抑制している。すなわち、熱ストレスに起因して発生する応力自体を減少させ、クラックの発生をできる限り抑える、という思想である。図1および図2を参照して、この発明が適用される積層セラミック電子部品の一例としての積層セラミックコンデンサ1の構造について説明する。積層セラミックコンデンサ1は、部品本体としての積層体2を備えている。積層体2は、積層された複数のセラミック層3とセラミック層3間に位置する複数の内部電極4および5とを備えている。内部電極4と内部電極5とは積層方向に交互に配置されている。積層体2は、セラミック層3の延びる方向に延びかつ互いに対向する1対の主面6および7、ならびに、主面6および7に対して直交する方向にそれぞれ延びる、互いに対向する1対の側面8および9および互いに対向する1対の端面10および11を有する、直方体状またはほぼ直方体状をなしている。積層体2の端面10および11には、それぞれ、複数の内部電極4および5が引き出され、各々の端部が露出していて、これら内部電極4の各端部および内部電極5の各端部を、それぞれ、互いに電気的に接続するように、外部電極12および13が形成されている。内部電極4および5は、図2に示すように、1対の側面8および9の各々に対して所定の幅方向ギャップAを介して位置する領域に分布しており、かつ1対の主面6および7の各々に対して所定の外層厚みBを介して位置する領域に分布している。このような積層セラミックコンデンサ1において、この発明では、内部電極4および5の各々の厚みCが0.4μm以下である、という第1の条件と、幅方向ギャップAが30μm以下である、または外層厚みBが35μm以下である、という第2の条件とが満たされる。より好ましくは、上記第2の条件に関して、幅方向ギャップAが30μm以下であることと、外層厚みBが35μm以下であることとの双方を満たすようにされる。この好ましい実施態様において、さらに好ましくは、内部電極4および5のカバレッジが75以上である、という第3の条件を満たすようにされる。なお、現実の製造上の問題から、内部電極4および5の各厚みCは0.05μm程度が下限であり、外層厚みBは5μm程度が下限であり、幅方向ギャップAは5μm程度が下限であると見込むことができる。このような積層セラミックコンデンサ1を製造するにあたっては、まず、セラミック層3となるべきセラミックグリーンシートが用意され、セラミックグリーンシート上に、内部電極4および5となるべき導電性ペースト膜が印刷により形成される。次に、複数のセラミックグリーンシートが積層されることによって、複数の未焼成セラミック層と未焼成セラミック層間に位置する導電性ペースト膜とを備える、積層体2となるべき未焼成積層体が作製される。次いで、未焼成積層体を焼結させるための焼成工程が実施される。次いで、焼結した積層体2の端面10および11上に、それぞれ、外部電極12および13が形成され、積層セラミックコンデンサ1が完成される。前述した第1の条件を満たすようにするため、内部電極4および5の厚みCを0.4μm以下と薄くすると、カバレッジを75以上に保つという第3の条件を満たすことが容易ではない。たとえば焼成温度を低くすれば、カバレッジを75以上に保ちやすいが、一方でセラミックの焼結が不足気味になる。この問題を解決するには、焼成工程において、最高温度までの平均昇温速度を40°C/秒以上、好ましくは100°C/秒以上とする温度プロファイルが適用された熱処理工程が実施され、さらに望ましくは、熱量を少なくするために、最高温度到達後、温度保持することなく冷却することが有効である。このような条件で焼成工程を実施すると、セラミックを十分に焼結させつつ、内部電極4および5のカバレッジを高く保つことができる。また、焼成工程において、上述の熱処理工程の前に、未焼成積層体は脱脂処理されることが好ましい。内部電極4および5が導電成分としてNiのような卑金属を含むとき、熱処理工程は、卑金属の平衡酸素分圧に対して酸化側の雰囲気ガスを供給した雰囲気中で実施されてもよい。この発明が、上述したように、図1に示した積層セラミックコンデンサ1に向けられるとき、セラミック層3は、誘電体セラミックから構成される。しかしながら、この発明が適用されるのは、積層セラミックコンデンサに限らず、その他、インダクタ、サーミスタ、圧電部品などであってもよい。したがって、積層セラミック電子部品の機能に応じて、セラミック層は、誘電体セラミックのほか、磁性体セラミック、半導体セラミック、圧電体セラミックなどから構成されてもよい。また、図1に示した積層セラミックコンデンサ1は、2個の外部端子12および13を備える2端子型のものであったが、多端子型の積層セラミック電子部品にもこの発明を適用することができる。以下に、この発明による効果を確認するために実施した実験例について説明する。[実験例1]1試料の作製チタン酸バリウムを主成分とするセラミック粉末と有機バインダとを含むセラミックグリーンシートを、焼成後の厚みが1μmとなるようにベースフィルム上に成形した。次いで、上記セラミックグリーンシート上に、表1および表2の内部電極の厚みの欄に示す厚みが焼成後に得られるように、内部電極となるべき導電性ペースト膜をスクリーン印刷によって形成した。ここで、導電性ペースト膜の印刷パターンについては、後のカット工程および焼成工程を経て得られた積層体において、内部電極が表1および表2の幅方向ギャップの欄に示すような幅方向ギャップを介して位置する領域に分布するように、その寸法を調整した。次に、導電性ペースト膜が形成されたグリーンシートを、導電性ペースト膜の引き出されている側が互い違いになるように所定の枚数積層し、さらにこれらを挟み込むように、導電性ペースト膜が形成されていない外層部用グリーンシートを所定の枚数積み重ね、加熱加圧することによって、積層体ブロックを作製した。ここで、外層部用グリーンシートの積層枚数については、表1および表2の外層厚みが焼成後において得られるように調整した。次に、積層体ブロックをダイシングソーにてカットし、未焼成積層体を得た。次に、得られた未焼成積層体を、N2気流中において、最高温度240°Cで熱処理することによって脱脂した。引き続き、N2-H2O-H2気流中、酸素分圧1095MPaの雰囲気下において、最高温度1180°Cにて焼成した。このようにして得られた焼結後の積層体に対し、内部電極が引き出された端面部に外部電極を形成した。より詳細には、銅を主成分とする導電性ペーストを塗布して、800°Cで焼き付けることで下地層を形成し、その上に、湿式めっきによって、Niめっき膜およびSnめっき膜を形成した。以上のようにして、各試料に係る積層セラミックコンデンサを得た。得られた積層セラミックコンデンサの外部電極を含む外形寸法は、表1および表2の長さ方向寸法、幅方向寸法および厚み方向寸法に示すとおりとなった。次に、得られた積層セラミックコンデンサについて、表1および表2に示した内部電極の厚み、外層厚み、幅方向ギャップの値となることを以下のようにして確認した。1内部電極の厚み各試料において、3つの積層セラミックコンデンサを用意した。これら積層セラミックコンデンサの端面が立つように樹脂固めを行ない、端面を積層セラミックコンデンサの長さ方向に沿って研磨し、長さ方向の1/2の時点における研磨断面を得た。次に、この研磨断面に対しイオンミリングを行ない、研磨によるダレを除去した。このようにして、観察用の断面を得た。次に、内部電極の群を、試料の厚み方向に対して3等分し、上領域、中領域および下領域の3領域に分類した。また、断面において、内部電極に直交しかつ内部電極を幅方向に2分割する垂線を引いた。そして、上記3領域のそれぞれ中央部から25層の内部電極を選択し、これら内部電極の、上記垂線上における厚みを測定した。以上より、1つの試料について75箇所で内部電極の厚みを測定し、計3つの試料の合計225箇所で内部電極の厚みを求め、これらの平均値を求めた。ただし、内部電極が欠損している箇所についてはカウントしなかった。結果として、各試料の内部電極の厚みの平均値は、ほぼ狙いどおりの表1および表2の内部電極の厚みの欄に示すような値となることを確認した。2幅方向ギャップ幅方向ギャップを求めるため、上記1で得た観察用の断面を用いた。内部電極の存在する領域を試料の厚み方向に対して6等分に分割する位置にある7層の内部電極を特定した。これら7層の内部電極のうち、最上層の内部電極と最下層の内部電極とを除いた5層の内部電極が位置する箇所において、幅方向ギャップを、右側および左側の両方において、計10箇所測定した。そして、計3つの試料の合計30箇所の幅方向ギャップの値を求め、これらの平均値を求めた。結果として、各試料の幅方向ギャップの平均値は、ほぼ狙いどおりの表1および表2の幅方向ギャップの欄に示すような値となることを確認した。3外層厚み外層厚みを求めるため、第1に、上記1で得た観察用の断面を用いた。内部電極に直交しかつ内部電極を幅方向に6等分する7本の垂線を引いた。これら7本の垂線のうち、両側2本の垂線を除いた5本の垂線上において、外層厚みを上側と下側の両側において、計10箇所測定した。そして、計3つの試料の合計30箇所の外層厚みをまず求めた。第2に、各試料において、さらに3つの積層セラミックコンデンサを用意した。これらの積層セラミックコンデンサについては、側面が立つように樹脂固めを行ない、側面を積層セラミックコンデンサの幅方向に沿って研磨し、幅方向の1/2の時点における研磨断面を得た。次に、この研磨断面に対しイオンミリングを行ない、研磨によるダレを除去した。このようにして、観察用の第2の断面を得た。この第2の断面において、内部電極に直交しかつ内部電極の重なり領域長さ方向ギャップを除いた領域を長さ方向に6等分する垂線を引いた。この7本の垂線のうち、両側2本の垂線を除いた5本の垂線上において、外層厚みを上側と下側の両側において、計10箇所測定した。そして、計3つの試料の合計30か所の外層厚みをさらに求めた。以上、合計6つの試料の計60か所の外層厚みの平均値を求めた。結果として、各試料の外層厚みは、ほぼ狙いどおりの表1および表2の外層厚みの欄に示すような値となることを確認した。なお、表1および表2に示した試料1~74では、すべて、内部電極のカバレッジは約80であった。カバレッジは、積層体を剥離した後、剥離面における内部電極パターンの中央付近の表面を光学顕微鏡で観察し、内部電極の存在している面積率を求め、これをカバレッジとした。2評価各試料に係る積層セラミックコンデンサに対して、以下のように熱衝撃試験を実施した。温度500°Cのはんだ槽に、各試料に係る積層セラミックコンデンサを2秒間浸漬する熱衝撃試験を実施し、光学顕微鏡観察により、構造欠陥発生の有無を評価した。この評価を100個の試料について実施し、構造欠陥が発生した試料数の比率を求めた。その結果が、表1および表2の欠陥発生率の欄に示されている。図3および図4には、特定の試料について、幅方向ギャップおよび外層厚みの分布状態が示され、併せて、欠陥発生の評価結果が●および○の記号で表わされている。ここで、図3は、表2に示された、内部電極の厚みが0.4μmの試料37~55について示したものである。図4は、表2に示された、内部電極の厚みが0.2μmの試料56~65について示したものである。図3および図4では、欠陥発生率が0でないとき特に図3では、欠陥発生率が100であるとき、●で表示され、0であるとき、○で表示されている。図3と図4とを対比すれば、内部電極の厚みが0.4μmの場合も、内部電極の厚みが0.2μmの場合と同様の傾向が現れていることがわかる。表1ならびに図3および図4から、内部電極の厚みが0.4μm以下であり、かつ、外層厚みが35μm以下であるか、幅方向ギャップが30μm以下であるかの条件を満たせば、欠陥発生率を0にできることがわかる。[実験例2]実験例2では、内部電極のカバレッジと熱衝撃試験による欠陥発生率との関係を評価した。実験例1の場合と基本的に同様の工程を経て、表3の長さ方向寸法、幅方向寸法および厚み方向寸法に示す外形寸法を有する、各試料に係る積層セラミックコンデンサを得た。各試料に係る積層セラミックコンデンサは、すべて、内部電極の厚みを0.4μm、幅方向ギャップを30μm、外層厚みを35μmとした。そして、焼成工程における最高温度を、1100°C~1300°Cの間で制御することにより、内部電極のカバレッジを、表3のカバレッジの欄に示すように変化させた。得られた各試料において、実験例1と同様の方法にて、内部電極の厚み、幅方向ギャップ、外層厚みを測定したところ、上述のように、ほぼ狙いどおりの値となることを確認した。また、内部電極のカバレッジも、ほぼ狙いどおりの値となった。得られた各試料について、はんだ槽の温度を、表3のはんだ槽温度の欄に示すように設定したことを除いて、実験例1の場合と同様の要領で、熱衝撃試験を実施し、構造欠陥が発生した試料数の比率を求めた。その結果が表3の欠陥発生率の欄に示されている。表3から、内部電極のカバレッジが75以上である条件を満たす方が欠陥発生率の低減により効果があることが確認できる。すなわち、表3において、欠陥発生率が0となった試料について、カバレッジに注目すると、はんだ槽温度が400°Cのとき、カバレッジが75以上で、欠陥発生率が0となっている。このことから、まず、少なくとも400°Cの熱衝撃に対しては、カバレッジが75以上であることが好ましいことがわかる。より高温の熱衝撃に対しては、カバレッジがより高いことが好ましく、より具体的には、はんだ槽温度が450°Cのとき、カバレッジが76以上で、欠陥発生率が0となり、はんだ槽温度が500°Cのとき、カバレッジが79以上で、欠陥発生率が0となっている。