"インターレース方式の画像データが入力され、該画像データに対して時系列的または空間的なデータ比較を含む画像処理を施す画像処理回路において、入力されたインターレース方式の画像データを、プログレッシブ方式の画像データに変換するI/P変換手段と、上記I/P変換手段によってプログレッシブ方式に変換された画像データに対して、画像処理を施す画像処理手段とを備えており、上記I/P変換手段は、インターレース方式の画像データの各フィールドで新たなデータを作成して補間することで、インターレース方式の画像データからプログレッシブ方式の画像データへの変換時に全画像データのフィールド数を変化させないものであると共に、I/P変換処理によってデータが補間されるラインは、時系列的に連続する複数のフィールドのデータを用いた演算によってデータが与えられるものであり、上記画像処理手段で施される画像処理は、現フィールドのプログレッシブ方式の画像データに対応する第1階調電圧を、現フィールドのプログレッシブ方式の画像データおよび前フィールドのプログレッシブ方式の画像データに基づいて、上記第1階調電圧とは異なる階調電圧に変換する処理を含むことを特徴とする画像処理回路。インターレース方式で入力される画像データに対して時系列的または空間的なデータ比較を含む画像処理を施す画像処理方法において、インターレース方式の画像データを、プログレッシブ方式の画像データに変換するI/P変換処理ステップと、上記I/P変換処理によってプログレッシブ方式に変換された画像データに対して、画像処理を施す画像処理ステップとを含んでおり、上記I/P変換処理ステップは、インターレース方式の画像データの各フィールドで新たなデータを作成して補間することで、インターレース方式の画像データからプログレッシブ方式の画像データへの変換時に全画像データのフィールド数を変化させないものであると共に、I/P変換処理によってデータが補間されるラインは、時系列的に連続する複数のフィールドのデータを用いた演算によってデータが与えられるものであり、上記画像処理ステップは、現フィールドのプログレッシブ方式の画像データに対応する第1階調電圧を、現フィールドのプログレッシブ方式の画像データおよび前フィールドのプログレッシブ方式の画像データに基づいて、上記第1階調電圧とは異なる階調電圧に変換する処理を含むことを特徴とする画像処理方法。ところが、インターレース信号が入力される画像処理回路において、上述のような時系列的なデータ比較を必要とする画像処理を行なおうとする場合には、図17に示すように、連続する2フィールド前フィールドおよび現フィールドの画像データにおける比較ラインの不一致が生じる。すなわち、現フィールドにおけるNライン目の信号を、前フィールドの信号と比較しようとする場合、本来は、前フィールドにおいてもNライン目の信号を用いなければならないはずである。しかしながら、インターレース信号では、連続する2フィールドの画像データでは、データの存在するラインが垂直方向に1ラインずつずれているため、現フィールドにおいてNライン目のデータが存在する場合、前フィールドにおいてはNライン目のデータが存在しない。したがって、インターレース信号が入力される画像処理回路では、同一ラインでのデータ比較は不可能であり、垂直方向に1ライン分ずれたライン同士でデータ比較が実施されることとなり、表示品位の著しい劣化や、場合によっては表示における誤動作を引き起こす要因となる。また、画像処理回路が空間的なデータ比較を行なう場合であっても、近年の画像処理装置では、高精細で鮮やかな表示が求められており、画像表示装置の表示能力を限界まで引きだす画像処理が要求されている。ここで、CRTCathodeRayTubeのようなコントラストが高く、階調による色変化を伴わないデバイスでは信号精度を上げる例えば、8bitことによって精細感を高めることができるが、LCDLiquidCrystalDisplayのような色再現性が比較的乏しいデバイスでは、単なる1画素の色を周辺との関わり無しに補正すると、画像全体中でのバランスを崩すことがある。このため、このような問題を回避するためには、ホワイトバランス補正処理や色補正処理など、空間的なデータ比較を含む画像処理において、隣接する画素間隣接する走査ライン上に存在するものを含むでの色比較を行い画像のバランスを考慮した補正を行なう必要がある。しかしながら、この場合、画像処理回路に入力される画像データがインターレース信号である場合には、隣接するライン同士でデータ比較しようとする時に、比較されるべき画像データの一部が同一フィールド内に存在しない場合がある。このため、画像処理の精度が低くなるといった問題がある。本発明は、上記の問題点を解決するためになされたもので、その目的は、インターレース方式で入力される画像データに対して、時系列的若しくは空間的な比較を含む画像処理を行なうにあたって、処理精度の向上を図ることができる画像処理回路、画像表示装置、並びに画像処理方法を提供することにある。本発明の画像処理回路は、上記の課題を解決するために、インターレース方式の画像データが入力され、該画像データに対して時系列的または空間的なデータ比較を含む画像処理を施す画像処理回路において、入力されたインターレース方式の画像データを、プログレッシブ方式の画像データに変換するI/P変換手段と、上記I/P変換手段によってプログレッシブ方式に変換された画像データに対して、画像処理を施す画像処理手段とを備えており、上記I/P変換手段は、インターレース方式の画像データの各フィールドで新たなデータを作成して補間することで、インターレース方式の画像データからプログレッシブ方式の画像データへの変換時に全画像データのフィールド数を変化させないものであると共に、I/P変換処理によってデータが補間されるラインは、時系列的に連続する複数のフィールドのデータを用いた演算によってデータが与えられるものであり、上記画像処理手段で施される画像処理は、現フィールドのプログレッシブ方式の画像データに対応する第1階調電圧を、現フィールドのプログレッシブ方式の画像データおよび前フィールドのプログレッシブ方式の画像データに基づいて、上記第1階調電圧とは異なる階調電圧に変換する処理を含むことを特徴としている。上記の構成によれば、インターレース方式で入力される画像データに対して画像処理を行なうにあたって、画像処理手段による画像処理の前に、I/P変換手段によってインターレース方式の画像データがプログレッシブ方式の画像データに変換される。すなわち、画像処理手段では、プログレッシブ方式の画像データに対して画像処理が施される。ここで、上記画像処理手段における画像処理が時系列的なデータ比較を含むものである場合、インターレース信号を用いて画像処理を行なう場合のように、連続する2フィールドの画像データの異なるラインのデータを比較するといった不具合が生じず、異なるラインのデータを比較することによって生じる画像劣化を回避できる。また、上記画像処理手段における画像処理が空間的なデータ比較を含むものである場合、入力される画像データがインターレース信号であれば、隣接するライン同士でデータ比較しようとする時に、比較されるべき画像データの一部が同一フィールド内に存在しない場合があり、この場合には画像処理の精度が低くなる。これに対し、本発明の構成によれば、空間的なデータ比較を含む画像処理においても、画像処理手段の前段にI/P変換手段を置くことで、全てのラインでデータの抜けの無いプログレッシブ信号を用いて画像処理を行なうことができ、画像処理の精度を向上させることができる。また、上記I/P変換において最も簡単な方法は、連続する2フィールドのインターレース信号を重ね合わせ1フィールドのプログレッシブ信号とする方法や、あるいは、インターレース信号においてデータの存在しないラインの前ラインもしくは後ラインの隣接ラインのデータをそのままコピーして補間する方法である。しかしながら、これらの方法では、最初に入力されるインターレース信号において既に存在しているデータがそのまま用いられており、I/P変換処理によって新たなデータが作成されているものではないため、画像処理の精度向上といった目的は達成できない、若しくは効果が小さい。したがって、上記I/P変換手段では、インターレース方式の画像データの各フィールドで新たなデータを作成して補間することで、インターレース方式の画像データからプログレッシブ方式の画像データへの変換時に全画像データのフィールド数を変化させないようにすると共に、I/P変換処理によってデータが補間されるラインが、その副走査方向の前後の1または複数のラインのデータを用いた演算によってデータが与えられる構成とすることで、画像処理の精度向上といった効果を確実に得ることができる。本発明の画像処理回路は、以上のように、インターレース方式の画像データが入力され、該画像データに対して時系列的または空間的なデータ比較を含む画像処理を施す画像処理回路において、入力されたインターレース方式の画像データを、プログレッシブ方式の画像データに変換するI/P変換手段と、上記I/P変換手段によってプログレッシブ方式に変換された画像データに対して、画像処理を施す画像処理手段とを備えており、上記I/P変換手段は、インターレース方式の画像データの各フィールドで新たなデータを作成して補間することで、インターレース方式の画像データからプログレッシブ方式の画像データへの変換時に全画像データのフィールド数を変化させないものであると共に、I/P変換処理によってデータが補間されるラインは、時系列的に連続する複数のフィールドのデータを用いた演算によってデータが与えられるものであり、上記画像処理手段で施される画像処理は、現フィールドのプログレッシブ方式の画像データに対応する第1階調電圧を、現フィールドのプログレッシブ方式の画像データおよび前フィールドのプログレッシブ方式の画像データに基づいて、上記第1階調電圧とは異なる階調電圧に変換する処理を含む構成である。それゆえ、画像処理手段では、プログレッシブ方式の画像データに対して画像処理が施される。ここで、上記画像処理手段における画像処理が時系列的なデータ比較を含むものである場合、異なるラインのデータを比較することによって生じる画像劣化を回避できるという効果を奏する。また、上記画像処理手段における画像処理が空間的なデータ比較を含むものである場合、全てのラインでデータの抜けの無いプログレッシブ信号を用いて画像処理を行なうことで、画像処理の精度を向上させることができるという効果を奏する。また、上記I/P変換手段では、インターレース方式の画像データの各フィールド内で新たなデータを作成して補間することで、インターレース方式の画像データからプログレッシブ方式の画像データへの変換時に全画像データのフィールド数を変化させないようにすると共に、I/P変換処理によってデータが補間されるラインが、その前後のラインのデータを用いた演算によってデータが与えられる構成とすることで、画像処理の精度向上といった効果を確実に得ることができるという効果を奏する。本発明の実施の一形態について図1ないし図15、図18ないし図21に基づいて説明すれば、以下の通りである。本実施の形態では、TFTThinFilmTransister液晶パネルを備えた液晶表示装置において、オーバーシュート駆動を行なう場合を例示して説明を行なう。図2に示すように、TFT液晶パネル1は、画面縦方向に平行に並んだ複数のソースバスライン2...と、上記ソースバスライン2...と直交するように画面横方向に平行に並んだ複数の走査ライン3...とを備えており、各ソースバスラインと走査ラインとの交点に対応してスイッチング素子であるTFT6図3参照を介して画素7図3参照が配置されている。ソースバスライン2...はパネル端にてソースドライバ4に接続され、走査ライン3...はパネル端にてゲートドライバ5に接続されている。上記TFT液晶パネル1の表示においては、ゲートドライバ5から走査信号を1ラインずつ順次出力することにより、各走査ライン3に接続されるTFT6...を走査ライン3毎に順次ONさせ、ソースドライバ4で階調データに応じた階調電圧を各走査ライン3に対応する各画素7に書き込んでいく。各画素7の簡単な構造は、図3のような構成になっており、TFT6がONゲートONの時、TFT6のソース電極に印加されるデータ階調電圧がTFT6のドレイン電極を介して画素7を構成する一方の電極画素電極に印加される。また、画素7を構成する他方の電極は全画素に共通の共通電極8となっている。画素7に印加された電圧により液晶が応答して表示させたい輝度となる。各画素7の液晶分子は、その誘電異方性により、電圧印加時に液晶分子長軸方向ダイレクターの向きを変化させ、その光学異方性により液晶を透過する光の偏光方向を変化させる。これにより、液晶を透過する光の光量を制御し、光の階調表現を行っている。この時、各画素に印加される電圧値が各階調毎に設定されており、液晶パネル1の1画素毎に、表示させたい階調の電圧がTFT6を介して1フレーム毎に印加されることで画像表示が行なわれる。各画素7に印加された電荷はTFT6がOFFした後も保持される。すなわち、次のフレームに再び階調電圧が印加されるまで、階調電圧印加時の電荷が保持される。しかしながら、階調輝度変化時の電圧印加では、各画素7において電荷は保持されるが、液晶誘電率の変化により電圧は変化してしまう。すなわち、階調輝度変化を行う場合、液晶分子ダイレクターの方向は前フレームの階調輝度を表示する方向を向いている。ここに、新たな階調データに対応する電圧が印加されると、それに伴い誘電異方性により液晶分子の向きが変化し、それに伴う光学特性の変化により階調輝度が変わる。ネマチック液晶の場合、液晶分子の応答速度は表示モードによって異なるが、およそ数ms~数十msのオーダーであり、TFT6がOFFした後も応答することになる。ここで、液晶分子はその誘電異方性によりその向きを変化させるので、必然的に液晶の誘電率が変化し電極間の容量が変化することになる。液晶分子の方向の変化により、電極間液晶分子の誘電率が変化すると、蓄えられた電荷による電圧値も1フレーム内で変わることになる。つまり、液晶分子自身が1フレーム内で応答する特性を有していても、階調の変化時に通常の階調電圧を印加していたのでは、1フレーム内でその電圧が変わってしまい、表示させたい階調輝度を得ることができず、3フレーム程度の周期が必要となってしまう。この誘電率の変化に伴う電圧の変化は、液晶の誘電率の変化分を加味した電圧を印加する駆動、すなわちオーバーシュート駆動によって補正することが可能である。階調変化時に印加する適切な電圧値は、その階調間での容量比倍だけ電圧を付加して印加すれば、液晶が応答したあとに表示したい階調電圧となる実際は液晶の応答速度などによりその電圧値は変化する。以下に、説明を簡単にするため、ゲートON時に液晶分子がほとんど応答せず、フレームの期間内には液晶分子の応答が完了すると仮定した場合のオーバーシュート駆動の例を説明する。階調が256の場合、0,1,2,...,n,...,m,...,255階調のときの階調電圧をそれぞれ、V0,V1,V2,...,Vn,...,Vm,...,V255とし、それぞれの諧調における画素7の電極間の容量をC0,C1,C2,...,Cn,...,Cm,...,C255とする。ある画素にn階調が表示されているとすると、この時には電極間電圧はVnであり、電極間の容量はCnである。この時、次のフレームでm階調の表示をする場合、蓄えなければならない電荷QはQ=Cm×Vm...1である。しかしながら、この場合、容量がCnからCmへ変化する前にTFT6がOFFになるため、電圧Vmを印加した場合に実際に電極間に蓄えられる電荷Q’は、Q’=Cn×Vm...2となってしまうゲートON時に液晶分子がほとんど応答しないと仮定した場合。つまり、n階調の表示後、m階調の表示に必要な電荷Qを蓄えるために、画素7に印加しなければならない電圧V’は、Q=Cn×V’=Cn×Cm/Cn×Vm...3が成り立つことより、V’=Cm/Cn×Vm...4となる。この電圧V’を印加することにより、あらゆる階調変化においても所望の階調に1フレーム内に到達させることができる。したがって、オーバーシュート駆動は液晶の高速動画性能の向上に非常に有効である。また、上記式4より、この電圧V’を得るためには、現フィールドの階調データと前フィールドの階調データとを比較する必要があることが分かる。上記比較を行なう比較回路はルックアップテーブルを用いる構成、演算処理回路による構成、あるいは、上記2つを混在させた回路構成が考えられる。また、比較回路にて比較される画像データは、Rレッド,Gグリーン,Bブルー表色系で表された信号であってもよく、あるいは、Y輝度,C色度で表された信号での比較も考えられる。次に、本実施の形態に係る画像処理回路の構成を図1に示す。上記画像処理回路は、インターレース信号による画像データを受けて、該画像データに画像処理を施すものであり、I/Pインターレース/プログレッシブ変換処理部I/P変換手段11、画像処理部画像処理手段12を備えている。また、必要に応じてP/Iプログレッシブ/インターレース変換処理部13を備えていても良い。上記画像処理回路では、入力されるインターレース信号に対して、画像処理部12での画像処理を施す前に、I/P変換処理部11にてインターレース信号からプログレッシブ信号への変換が行なわれる。ここで行なわれるI/P変換は、図4に示すように、インターレース信号においてデータの存在しないラインにデータを補間し、全てのラインにおいてデータの抜けがないプログレッシブ信号に変換する処理である。上記プログレッシブ信号が入力された画像処理部12では、時系列的なデータ比較を含む画像処理を行なう場合、インターレース信号を用いて画像処理を行なう場合のような連続する2フィールドの画像データの異なるラインのデータを比較することによって生じる画像劣化を回避できる。これを図5を参照して説明すると以下の通りである。すなわち、インターレース信号では、連続する2つのフィールド現フィールドおよび前フィールドにおいて、例えば、現フィールドのN,N2,N4ラインにデータが存在する場合にはN1,N3ラインにデータが存在しないことになる。そして、前フィールドでは、逆に、N1,N3ラインにデータが存在し、N,N2,N4ラインにデータが存在しない。このため、インターレース信号の現フィールドと前フィールドとでは、同一ラインについてのデータ比較は行なえないが、プログレッシブ信号では、図5に示すように、データ補間によって現フィールドおよび前フィールドの全てのラインにデータが存在しているため、同一ラインについてのデータ比較が可能である。また、画像処理部12において、空間的なデータ比較を含む画像処理が行なわれる場合であっても、上記I/P変換処理によって補間されたデータにより、より多くのデータを用いて画像処理を行なうことができるため、画像処理の精度が向上する。但し、I/P変換処理としては種々の方法が存在するものであり、上記I/P変換処理部11にて行なわれるI/P変換処理では、その全ての方法が有効といえるわけではない。例えば、上記I/P変換において最も簡単な方法は、図6に示すように、連続する2フィールドのインターレース信号2m-1フィールドおよび2mフィールドを重ね合わせ1フィールドのプログレッシブ信号mフィールドとする方法や、あるいは、図7に示すように、インターレース信号においてデータの存在しないラインの前ラインもしくは後ラインの隣接ラインのデータをそのままコピーして補間する方法である。しかしながら、これらの方法では、最初に入力されるインターレース信号において既に存在しているデータがそのまま用いられており、I/P変換処理によって新たなデータが作成されているものではない。上記I/P変換処理部11にて実施される画像処理として、上記図6および図7に示す方法を用いた場合は、画像処理の精度向上といった目的は達成できない、若しくは効果が小さい。これを以下に説明する。I/P変換処理部11において図6の方法が適用される場合、画像処理部12で比較される連続した2フィールドのプログレッシブ信号は、同一ラインでのデータ比較を行なうことが可能である。しかしながら、ここで比較されるデータは、変換前のインターレース信号で考えた場合、実質的には2フィールド離れたデータでの比較が行なわれていることとなる。すなわち、この場合には、時間軸上の距離が離れたデータでの比較が行なわれることになり、画質劣化の要因となる。また、I/P変換処理部11において図7の方法が適用される場合、画像処理部12で比較される連続した2フィールドのプログレッシブ信号は、見かけ上は同一ラインでのデータ比較が行なわれている。しかしながら、実際には、画像処理部12で比較される一方のデータは、インターレース信号上でデータの存在しないラインに対し、その前後何れかの隣接ラインのデータがコピーされた補間データである。このため、実質的には、図17に示した場合と同様、現フィールドおよび前フィールドでは1ラインずれたデータが比較されることとなり、画質劣化の要因となる。したがって、本実施の形態に係るI/P変換処理部11では、適用されるI/P変換処理は、インターレース信号の各フィールドで新たなデータを作成して補間することで、インターレース信号からプログレッシブ信号への変換においてフィールド数を変化させないようになっている。さらに、空間的には、I/P変換処理によってデータが補間されるラインは、その副走査方向の前後のライン前後とも複数ラインにわたってもよいのデータを用いた演算によってデータが与えられるものとなっている。尚、インターレース信号にて表されているフィールドのデータにおいて、データの存在する各ラインまたはデータの存在しない各ラインは、主走査方向に沿ったライン、すなわち走査線であるため、空間的なI/P変換処理によってデータが補間されるラインは、副走査方向の前後のラインのデータを用いて補間データが演算されることとなる。図18に示す例では、現フィールドのNラインにおいてデータを補間するために、I/P変換前のインターレース信号の画像データにおける前後2ライン分のデータすなわち、N-3,N-1,N1,およびN3ラインのデータを用いた演算によって補間データを求めている。しかしながら、本願発明はこれに限定されるものではなく、データが補間されるラインの前後方向のそれぞれにおいて1ライン以上のラインのデータを用いて演算するものであれば、データの補間演算に用いられるラインの数は限定されない。また、データの補間演算に用いられるラインの数は、データが補間されるラインの前後方向で必ずしも一致しなくてもよい。また、上記I/P変換処理部11では、現フィールドより前のフィールドのデータをメモリに格納し方法によっては数フィールド前までのデータを格納する、時系列的に連続する複数のフィールドのデータを比較して、動き補償を行なったより精度の高いI/P変換処理を行なうことも可能である。もちろん、メモリを用いずに空間的な比較同一フィールド内でのデータ比較のみで、I/P変換処理を行なっても良い。I/P変換処理部11において、図18にて説明したような空間的なデータ比較に加えて、時系列的に連続する複数のフィールドのデータ比較をも行って、動き補償を行なったより精度の高いI/P変換処理を行う場合の具体例を、図19および図20に示す。図19に示す例では、現フィールドのNラインにおけるデータを補間するために、同じく現フィールドのI/P変換前のインターレース信号の画像データにおけるN-3,N-1,N1,およびN3ラインのデータと、前フィールドのN-2,N,およびN2ラインのデータとを用いた演算によって補間データを求めている。上記図19の例では、I/P変換処理時のデータ補間において、空間的なデータ比較のために現フィールドのデータを用いると共に、時系列的なデータ比較のために前フィールドのデータをも用いているが、図20に示すように、時系列的なデータ比較のために、さらに後フィールドのデータを用いてもよい。図20に示す例では、現フィールドのNラインにおけるデータを補間するために、同じく現フィールドのI/P変換前のインターレース信号の画像データにおけるN-3,N-1,N1,およびN3ラインのデータと、前フィールドのN-2,N,およびN2ラインのデータと、後フィールドのN-2,およびN2ラインのデータとを用いた演算によって補間データを求めている。このように、時系列的に連続する複数のフィールドのデータ比較を行って、動き補償を含んだI/P変換処理を行う場合には、データ補間される現フィールドに対して必ずしも前フィールドおよび後フィールドのデータの両方を用いなくともよい。すなわち、図19の例のように、前フィールドと現フィールドとのデータ比較のみで時系列的なI/P変換を行ってもよい。また、図19および図20の例では、データ補間される現フィールドに対して、該現フィールドの時間軸方向の前後において1フィールド分のデータを用いた例を示している。しかしながら、本発明はこれに限定されるものではなく、時間軸方向の前後のそれぞれにおける複数フィールドのデータを用いてもよい。さらに、補間データの演算においては、データが補間されるラインの副走査方向の前後のラインのデータ、および時間軸方向の前後のフィールドのデータが用いられるが、実際の演算にあたってはこれらのデータを間引いて用いることも可能である。例えば、図20に示すように、現フィールドのNラインのデータの補間演算においては、後フィールドのN-2,N2のラインのデータは補間演算に用いられているが、後フィールドのNラインのデータを間引かれている。上記画像処理部12によって画像処理されたデータは、映像表示装置がプログレッシブ信号に対応して表示可能なものであれば、画像処理部12から出力されるプログレッシブ信号をそのまま映像表示装置へ送出してよい。しかしながら、現在の映像表示装置のコントローラはインターレース信号のみに対応している場合が多く、この場合は、画像処理部12から出力されるプログレッシブ信号をP/I変換処理部13にて再度インターレース信号に変換して映像表示装置へ送出する。次に、上記画像処理回路の具体例について、図8を参照して以下に説明する。図8に示す画像処理回路は、第1のI/P変換処理部現フィールドI/P変換部21、第2のI/P変換処理部前フィールドI/P変換部22、画像処理部12を備えている。また、必要に応じて、P/I変換処理部13を備えていてもよい。上記第1のI/P変換処理部21および第2のI/P変換処理部22は、画像データとして入力されるインターレース信号にI/P変換処理を施し、プログレッシブ信号に変換して出力する。第1のI/P変換処理部21は現フィールドのインターレース信号にI/P変換処理を施し、第2のI/P変換処理部22は前フィールドのインターレース信号にI/P変換処理を施す。ここで、第2のI/P変換処理部22に前フィールドのインターレース信号を入力するために、第2のI/P変換処理部22の前段にはフィールドメモリ図示せずが配置されている。画像処理回路に入力された画像データは、最初に2つに分岐され、一つは直接第1のI/P変換処理部21へ入力されることで現フィールドの画像データとなるが、もう一方は、第2のI/P変換処理部22の前段で一旦メモリに保存された後、1フィールド遅延させられることにより前フィールドの画像データとされる。また、図8に示す画像処理回路において、第1および第2のI/P変換処理部21,22は、現フィールドおよび前フィールドの画像データに対し、それぞれ個別にI/P変換処理を施すものである。このため、第1および第2のI/P変換処理部21,22では、それぞれ異なるI/P変換処理方法を採用することが可能である。I/P変換処理方法には、前述したように、メモリを使用する方法時系列的な比較を行なう方法と、メモリを使用しない方法時系列的な比較を行なわない方法とがある。そのため、上記画像処理回路では、第1および第2のI/P変換処理部21,22のそれぞれで、メモリを使用する場合としない場合とで分けられた以下の4つの構成が考えられる。第1および第2のI/P変換処理部21,22の両方にメモリを使用しない方法を用いた構成。第1および第2のI/P変換処理部21,22の両方にメモリを使用する方法を用いた構成。第1のI/P変換処理部21にメモリを使用する方法を用い、第2のI/P変換処理部22にメモリを使用しない方法を用いた構成。第1のI/P変換処理部21にメモリを使用しない方法を用い、第2のI/P変換処理部22にメモリを使用する方法を用いた構成。上記の構成では、第1および第2のI/P変換処理部21,22の何れにもメモリを使用しないため低コストの回路化が期待できる。但し、第1および第2のI/P変換処理部21,22のそれぞれにおけるI/P変換精度は低く、画像処理部12における画像処理後の画質も最も低い。逆に、上記の構成では、第1および第2のI/P変換処理部21,22のそれぞれにおけるI/P変換精度は高くなるため、画像処理部12における画像処理後の画質も最も高くなるが、第1および第2のI/P変換処理部21,22の両方にメモリを使用することによる回路のコストアップが招来される。次に、上記またはの構成は、第1および第2のI/P変換処理部21,22の一方のみにメモリを用いる構成である。ここで、上記画像処理部12が特にオーバーシュート駆動に係る画像処理を施すものである場合、画像処理部12で行なわれるデータ比較は現フィールドの情報が主なため、現フィールドの情報が正確であればかなりの効果が得られる。そのため、オーバーシュート駆動回路においては、現フィールド用の第1のI/P変換処理部21にてメモリを用いて精度の高いI/P変換処理を行い、前フィールド用の第2のI/P変換処理部22ではメモリを省略してコストダウンの効果を図るの構成が、比較的安価な構成で高い画質向上効果が得られるため、最も好ましい構成であるといえる。一方のの構成は、オーバーシュート駆動回路においては、と同程度の回路規模である同程度のコスト効果に関わらず、その画質向上効果は小さい。また、上述したように、画質向上の効果が最も大きいのは、第1および第2のI/P変換処理部21,22の両方にメモリを用いる構成であるが、この時、メモリの数が増加することによる回路のコストアップの問題がある。そこで、第1および第2のI/P変換処理部21,22の両方にメモリを用いて画質向上の効果を最大限に発揮すると共に、第1および第2のI/P変換処理部21,22で用いられるメモリを共有させ、回路のコストダウンを図ることも可能である。このような構成の画像処理回路について図9を参照して以下に説明する。図9の構成の画像処理回路では第1のI/P変換処理部現フィールドI/P変換部21’および第2のI/P変換処理部前フィールドI/P変換部22’は、何れもメモリに格納された複数のフィールドの画像データを用いてI/P変換処理を行なうものであり、該I/P変換処理で用いられる複数のフィールドの画像データは、共有メモリI/P変換処理に用いるメモリ23において格納される。第1のI/P変換処理部21’、第2のI/P変換処理部22’、および共有メモリ23によって行なわれるI/P変換処理を図10を参照して説明すると以下の通りである。尚、図10は、第1のI/P変換処理部21’、第2のI/P変換処理部22’共に、4フィールド分の画像データを用いてI/P変換処理を行なう場合を例示している。ここで、Nフィールドの画像データが入力された時点で考えると、現フィールド用の第1のI/P変換処理部21’では、N-3~Nフィールドのデータを用いてI/P変換処理が行なわれ、前フィールド用の第2のI/P変換処理部22’では、N-4~N-1フィールドのデータを用いてI/P変換処理が行なわれる。したがって、この場合、共有メモリ23では、N-4フィールドからNフィールドまでの5フィールド分の画像データを格納する必要があり、このため該共有メモリ23は5つのフィールドメモリ23aないし23eを備えている。すなわち、図10の構成では、第1のI/P変換処理部21’、第2のI/P変換処理部22’のそれぞれでmフィールド分の画像データを用いてI/P変換処理を行なう場合に、フィールドメモリの数を2mでなく、m1とすることができ、メモリ削減によるコストダウンの効果を得ることができる。また、図10の構成では、画像データは最初に共有メモリ23に入力されているが、第1のI/P変換処理部21’または第2のI/P変換処理部22’に入力された後、共有メモリ23に書き込まれる構成であっても良い。また、次のN1フィールドが入力された時には、N-4フィールドのデータが格納されているフィールドメモリにおいてデータが書き換えられる。また、図10の構成の変形例として図11の構成も考えられる。図11の構成では、第1のI/P変換処理部21’は4フィールド分の画像データを用いてI/P変換処理を行なうものであるが、第2のI/P変換処理部22’は3フィールド分の画像データを用いてI/P変換処理を行なうものとする。ここで、Nフィールドの画像データが入力された時点で考えると、現フィールド用の第1のI/P変換処理部21’では、N-3~Nフィールドのデータを用いてI/P変換処理が行なわれ、前フィールド用の第2のI/P変換処理部22’では、N-3~N-1フィールドのデータを用いてI/P変換処理が行なわれる。但し、第1のI/P変換処理部21’および第2のI/P変換処理部22’では、この時必ずしもN-3~N-1フィールドの全てのデータを用いてI/P変換処理をする必要はない。言い換えれば、現フィールド用の第1のI/P変換処理部21’でmフィールド第1のI/P変換処理部21’の例では、m=4のデータを用いてI/P変換処理が行なわれる場合、第2のI/P変換処理部22’でのI/P変換によってはm-1フィールドのデータを用いた都合のよいI/P変換処理がない場合があることも予想される。すなわち、現状のIP変換処理部は、カスタムチップ化されており、特に、フィールド比較によるIP変換を行うものは、8フィールド前まで参照するタイプのものまである。しかしながら、必ずしも1~8フィールドのタイプまで全てがラインナップされているわけではない。例えば、8=mフィールド前まで参照してIP変換を行う変換回路があったとしても、7=m-1フィールド前まで参照してIP変換を行う変換回路が存在しない場合もありうる。そのような場合、1以上m-1未満のフィールド分のデータを用いたI/P変換を用いても同様の効果が期待できる。したがって、この場合、共有メモリ23では、N-3フィールドからNフィールドまでの4フィールド分の画像データを格納する必要があり、このため該共有メモリ23は4つのフィールドメモリ23aないし23dを備えている。すなわち、図11の構成では、第2のI/P変換処理部22’のI/P変換処理で用いるデータのフィールド数を、第1のI/P変換処理部21’よりも一つ少なくすることにより、図10の構成よりもさらに1フィールド分のメモリを減らすことができる。また、図11の構成のさらに変形例として、I/P変換処理部の共有化を図った構成も考えられる。この場合の構成を図12に示す。図12の構成では、図11の構成に比べ第2のI/P変換処理部22’が省略されており、第1のI/P変換処理部現フィールドI/P変換部、前フィールドI/P変換部21が前フィールドおよび現フィールドのプログレッシブ信号を出力する構成となっている。第1のI/P変換処理部21において、複数のフィールドの画像データを用いてI/P変換処理を行なう場合、上記複数のフィールドの画像データは、第1のI/P変換処理部21に対して同時に入力される必要があるわけではなく、古い側のデータから順次入力されるものである。すなわち、図11の構成と同様に、現フィールドにおいては4フィールド分の画像データを用いてI/P変換処理を行ない、前フィールドにおいては3フィールド分の画像データを用いてI/P変換処理を行なう場合、図12の構成では、先ずN-3フィールドからN-1フィールドまでのインターレース信号がメモリ23から第1のI/P変換処理部21に入力された時点で前フィールドのプログレッシブ信号を演算して出力し、その後、Nフィールドのインターレース信号の入力を受けて現フィールドのプログレッシブ信号を演算して出力することができる。上記図12の構成では、メモリの共有によるコスト削減効果のみでなく、I/P変換処理部の共有化による画像処理回路の回路構成の簡略化を図ることができる。但し、この場合、第1のI/P変換処理部21から出力される現フィールドおよび前フィールドの画像データにタイムラグが生じるため、これらを同期させる構成が必要となる。現フィールドおよび前フィールドの画像データにタイムラグを生じさせず、かつ、I/P変換処理部の共有化を実現できる構成としては図13のような構成が考えられる。図13の構成では、画像処理回路に入力される画像データは、最初にI/P変換処理部現フィールドI/P変換部、前フィールドI/P変換部24に入力され、インターレース信号からプログレッシブ信号に変換される。上記プログレッシブ信号はI/P変換処理部24からの出力後に分岐され、一方の信号は現フィールドのデータとして直接画像処理部12へ入力されるが、他方の信号は一旦メモリデータ遅延用メモリ25に格納され現フィールドのデータとは1フィールド遅れて画像処理部12へ入力されることで前フィールドのデータとなる。また、図13の構成において、I/P変換処理部24がmフィールド分の画像データを用いてI/P変換処理を行なうものである場合、I/P変換処理部24においてはmフィールド分のフィールドメモリ図示せずが具備される。さらに、前フィールドのデータを格納するメモリ25としては1フィールド分のフィールドメモリが用いられるため、全体のフィールドメモリの数はm1となり、メモリ削減によるコストダウンの効果は図10の構成と同じとなる。しかしながら、図12の構成では、I/P変換処理部24をも現フィールドと前フィールドとで共有できるので、画像処理回路の回路構成が図10の構成よりもさらに簡略化されるといった効果がある。また、図21に示すように、上記図12における第1のI/P変換処理部21’に代えて、現フィールドおよび前フィールドの画像データが同時に出力されるように工夫された専用のすなわち、時系列比較専用のI/P変換処理部26を用いてもよい。上記I/P変換処理部26では、図12における第1のI/P変換処理部21’とは異なり、出力される現フィールドおよび前フィールドの画像データにタイムラグが発生しない。このため、I/P変換処理部26から出力される現フィールドおよび前フィールドの画像データを同期させるための図13に示すような構成すなわち、メモリ25が必要なくなり、画像処理回路の回路構成がさらに簡略化される。以上の説明においては、画像処理部12は、時系列的なデータ比較を含むオーバーシュート駆動を例にとって説明したが、本発明の画像処理回路はこれに限定されるものではなく、空間的なデータ比較を含むホワイトバランス補正処理や、色補正処理を行なう画像処理回路に適用することも可能である。液晶パネルは、表示画素の透過率階調を変化させると波長分散のため、RGB輝度のバランスが変化してしまう。そのため透過率の変化に対して白の色度座標が図14の実線のような変化を示す。尚、図14においては、縦軸及び横軸は色度座標を示しており、透過率を10から100まで変化させる間の複数のプロットを線で結んだものを図示している。図14では、透過率を上げるに伴って色度が右上に向かって上昇していることが分かる。すなわち、明るくなるほど表示が黄色くなることを示している。しかし本来、透過率を変化させても色度座標は変化しないのが好ましい。そこで、透過率に応じてRGBの階調電圧を独立に制御することにより、RGB輝度のバランスを調整し、色度座標を変化させないようにする処理がホワイトバランス補正処理である。ホワイトバランス補正処理WB補正処理を実施する場合には、図14の破線に示すように、表示画素の透過率階調を変化させても、色度座標の変化は殆ど発生しなくなることがわかる。液晶パネルによるカラー表示では、一つのカラー画素においてR,G,B各色の副画素が配列されているため、ホワイトバランス補正処理ではこれらの副画素における階調値の比較が必要である。但し、液晶パネルでは、単なる1カラー画素の色を周辺のカラー画素との関わり無しに補正すると、画像全体中でのバランスを崩すことがあるため、より高精細で鮮やかな表示を行なうには、隣接するカラー画素間隣接する走査ライン上に存在するものを含むでの色比較を行い画像のバランスを考慮したホワイトバランス補正を行なう必要がある。このように、画像処理回路が空間的なデータ比較によるホワイトバランス補正処理を行なう場合であっても、該画像処理回路に入力される画像データがインターレース信号である場合には、隣接するライン同士でデータ比較しようとする時に、比較されるべき画像データの一部が同一フィールド内に存在しない場合があり、この場合には画像処理の精度が低くなる。これに対し、本発明の画像処理回路では、ホワイトバランス補正処理を行なう画像処理部の前にI/P変換処理を行なうことで、画像処理部ではデータの抜けの無いプログレッシブ信号を用いることができ、ホワイトバランス補正処理の精度を向上させることができる。また、通常の画像表示装置では、該画像表示の色再現範囲がデバイス特性によって、画像の送り手が想定している色再現範囲とは異なったものである場合が多い。このような画像表示装置で画像の表示を行うと送り手の想定している色とは異なった色が表示されてしまう。色補正処理は、上記問題を解決するための処理であり、色補正処理では各画素のRGB信号を参照し、ホワイトバランスを崩すこと無しにデバイス特性を補正されたRGB信号を出力することができる。もちろん、上記色補正処理を行っても画像表示装置の色再現範囲が変化するわけではないので、あくまでも、画像表示装置の色再現範囲内で補正するのみである。よって、画像表示装置の再現範囲以外の色に対して効果はないが、それ以内の色に対しては送り手の想定している色に近い色を再現することが可能である。上記色補正処理においても、R,G,B各色に対応して配列される副画素における階調値の比較が必要であり、空間的に連続する画素のデータ比較が含まれる色補正処理では、時系列的なデータ比較が含まれる場合もある。但し、上色補正処理でも、単なる1カラー画素の色を周辺のカラー画素との関わり無しに補正すると、画像全体中でのバランスを崩すことがあるため、より高精細で鮮やかな表示を行なうには、隣接するカラー画素間隣接する走査ライン上に存在するものを含むでの色比較を行い画像のバランスを考慮した色補正を行なう必要がある。このため、該画像処理回路に入力される画像データがインターレース信号である場合には、隣接するライン同士でデータ比較しようとする時に、比較されるべき画像データの一部が同一フィールド内に存在しない場合があり、この場合には画像処理の精度が低くなる。したがって、色補正処理においても本発明を適用することにより、色補正処理を行なう画像処理部の前にI/P変換処理を行なうことで、画像処理部ではデータの抜けの無いプログレッシブ信号を用いることができ、色補正処理の精度を向上させることができる。次に、市販の液晶表示装置を用い、LCDLiquidCrystalDisplayコントローラの前に本発明を適用した画像処理回路を搭載した画像処理装置の効果を調べた。上記画像処理装置の構成を図15に示す。図15の構成では、入力回路31、I/P変換回路32、ホワイトバランス処理回路33、オーバーシュート駆動回路OS駆動回路34、P/I変換回路35、LCDコントローラ36が備えられている。尚、ここでは、I/P変換回路32がI/P変換手段に相当し、ホワイトバランス処理回路33およびオーバーシュート駆動回路34が画像処理手段に相当する。上記液晶表示装置の表示性能を確認するため、上記図15の構成においてI/P変換回路32、ホワイトバランス処理回路33、オーバーシュート駆動回路34、およびP/I変換回路35を省略した画像処理装置を用いた従来構成と、上記図15の構成の画像処理装置を用いた本発明の構成との表示特性を比較したところ、表1に示すように、応答速度が速く、動画表示にすぐれ、階調による色変化の少ない液晶表示装置が得られた。"