"交流電源の入力部と、前記入力部を介して前記交流電源からの交流電圧が入力されるように配置され、入力された交流電圧を整流し、負荷に直流を出力する整流回路と、前記整流回路の出力端側に前記整流回路に対して並列に接続され、前記整流回路から前記負荷に出力される直流を平滑させる平滑コンデンサと、前記入力部を介して前記整流回路に入力される交流電圧を検出し、検出した交流電圧に対応する交流検出電圧を出力するAC電圧検出部と、前記整流回路から前記平滑コンデンサに充電される電荷に応じた直流電圧を検出し、検出した直流電圧に対応する直流検出電圧を出力するDC電圧検出部と、前記入力部と前記整流回路とを接続する経路上及び前記整流回路と前記平滑コンデンサとを接続する経路上のうち少なくとも1箇所に配置され、突入電流を抑制する突入電流抑制回路と、前記AC電圧検出部から出力された交流検出電圧と、前記DC電圧検出部から出力された直流検出電圧とに応じて、前記突入電流抑制回路の動作を制御する制御回路とを備え、前記突入電流抑制回路は、前記交流電源又は前記整流回路に対して直列に接続された突入電流抑制素子と、前記突入電流抑制素子に並列に接続された開閉素子とを有し、前記制御回路は、前記交流検出電圧と前記直流検出電圧とを比較し、その結果に応じて、前記開閉素子の開閉を制御する、電源回路。前記制御回路は、前記交流検出電圧と前記直流検出電圧とを比較して比較結果電圧を出力する第1の比較部と、前記第1の比較部から出力された前記比較結果電圧と、予め設定された開閉素子制御基準電圧とを比較し、その比較結果に基づいて、前記開閉素子の開放と短絡とを選択するための開閉素子制御信号を出力する第2の比較部とを備える、請求項1に記載の電源回路。前記比較結果電圧は、前記交流検出電圧から前記直流検出電圧を減じた値に対応し、前記第2の比較部は、前記比較結果電圧が前記開閉素子制御基準電圧を超える場合に、前記開閉素子を開放するように前記開閉素子制御信号を出力し、前記比較結果電圧が前記開閉素子制御基準電圧以下である場合に、前記開閉素子を短絡するように前記開閉素子制御信号を出力する、請求項2に記載の電源回路。前記開閉素子制御基準電圧は、所定の期間に前記平滑コンデンサに充電される電荷に対応する直流電圧に基づいて設定され、前記電源回路に設けられている記憶部に記憶されており、前記所定の期間は、前記入力部を介して前記交流電源から前記交流電圧が印加され始めてから、その直後に前記平滑コンデンサを含む前記電源回路が有する容量素子に向かって流れようとする突入電流が収束した後の所定のタイミングまでの期間である、請求項2又は3に記載の電源回路。交流電源の入力部と、前記入力部を介して前記交流電源からの交流電圧が入力されるように配置され、入力された交流電圧を整流し、負荷に直流を出力する整流回路と、前記整流回路の出力端側に前記整流回路に対して並列に接続され、前記整流回路から前記負荷に出力される直流を平滑させる平滑コンデンサと、前記入力部を介して前記整流回路に入力される交流電圧を検出し、検出した交流電圧に対応する交流検出電圧を出力するAC電圧検出部と、前記整流回路から前記平滑コンデンサに充電される電荷に応じた直流電圧を検出し、検出した直流電圧に対応する直流検出電圧を出力するDC電圧検出部と、前記入力部と前記整流回路とを接続する経路上及び前記整流回路と前記平滑コンデンサとを接続する経路上のうち少なくとも1箇所に配置され、突入電流を抑制する突入電流抑制回路とを備え、前記突入電流抑制回路は、前記交流電源又は前記整流回路に対して直列に接続された突入電流抑制素子と、前記突入電流抑制素子に並列に接続された開閉素子とを有する電源回路の制御方法であって、前記AC電圧検出部から出力された交流検出電圧を取得する第1の取得ステップと、前記DC電圧検出部から出力された直流検出電圧を取得する第2の取得ステップと、前記第1の取得ステップで取得された交流検出電圧と前記第2の取得ステップで取得された直流検出電圧とを比較する比較ステップと、前記比較ステップによる比較結果と予め設定された開閉素子制御基準電圧とに基づいて、前記開閉素子の開放と短絡とを選択するための開閉素子制御信号を出力する出力ステップとを備える、電源回路の制御方法。ところで、特許文献1に記載されている電源装置では、整流後のコンデンサの電圧のみに応じて開閉素子の開閉が行われるので、力率改善回路が動作しない場合には、整流後の電圧が開閉素子をオンさせるために必要な電圧値まで到達せず、開閉素子をオンできなくなってしまう。すなわち、この電源装置では、力率改善回路が動作しない動作待機時スタンバイ時には、出力電圧が得られないため、開閉素子の制御を行うことができない。また、電源装置の動作中に交流電源の電圧が急激に増加方向に変動した場合に、力率改善回路の制御が安定するまでの間、交流電源の電圧の変動に応じて平滑用コンデンサに流入する突入電流を抑制することが難しい。さらに、広範囲の交流電源電圧レンジに対応する必要があるワールドワイド仕様の電源回路として用いられる場合には、突入電流抑制効果の観点からは複数の検出基準交流電圧値が必要となり、あるいは検出基準交流電圧値が1つの値のみである場合には交流電源の電圧仕様によっては充分な突入電流の抑制効果が得られない。また、特許文献2に記載の電源装置では、交流電圧の状態に応じて開閉素子を開閉するので、力率改善回路や負荷回路などの状態に応じた、電源装置の出力側の状態に合わせた制御を行うことが前提となる突入電流抑制回路には適さない。特許文献3から5のそれぞれには、上記問題点に対して有効な解決策は開示されていない。この発明はそのような問題点を解決するためになされたものであり、力率改善回路や負荷回路などの状態と交流電源の状態とに応じて突入電流抑制回路を制御でき、確実な突入電流の抑制と消費電力の低減とを両立できる電源回路及び電源回路の制御方法を提供することを目的としている。上記目的を達成するためこの発明のある局面に従うと、電源回路は、交流電源の入力部と、入力部を介して交流電源からの交流電圧が入力されるように配置され、入力された交流電圧を整流し、負荷に直流を出力する整流回路と、整流回路の出力端側に整流回路に対して並列に接続され、整流回路から負荷に出力される直流を平滑させる平滑コンデンサと、入力部を介して整流回路に入力される交流電圧を検出し、検出した交流電圧に対応する交流検出電圧を出力するAC電圧検出部と、整流回路から平滑コンデンサに充電される電荷に応じた直流電圧を検出し、検出した直流電圧に対応する直流検出電圧を出力するDC電圧検出部と、入力部と整流回路とを接続する経路上及び整流回路と平滑コンデンサとを接続する経路上のうち少なくとも1箇所に配置され、突入電流を抑制する突入電流抑制回路と、AC電圧検出部から出力された交流検出電圧と、DC電圧検出部から出力された直流検出電圧とに応じて、突入電流抑制回路の動作を制御する制御回路とを備え、突入電流抑制回路は、交流電源又は整流回路に対して直列に接続された突入電流抑制素子と、突入電流抑制素子に並列に接続された開閉素子とを有し、制御回路は、交流検出電圧と直流検出電圧とを比較し、その結果に応じて、開閉素子の開閉を制御する。好ましくは制御回路は、交流検出電圧と直流検出電圧とを比較して比較結果電圧を出力する第1の比較部と、第1の比較部から出力された比較結果電圧と、予め設定された開閉素子制御基準電圧とを比較し、その比較結果に基づいて、開閉素子の開放と短絡とを選択するための開閉素子制御信号を出力する第2の比較部とを備える。好ましくは比較結果電圧は、交流検出電圧から直流検出電圧を減じた値に対応し、第2の比較部は、比較結果電圧が開閉素子制御基準電圧を超える場合に、開閉素子を開放するように開閉素子制御信号を出力し、比較結果電圧が開閉素子制御基準電圧以下である場合に、開閉素子を短絡するように開閉素子制御信号を出力する。好ましくは開閉素子制御基準電圧は、所定の期間に平滑コンデンサに充電される電荷に対応する直流電圧に基づいて設定され、電源回路に設けられている記憶部に記憶されており、所定の期間は、入力部を介して交流電源から交流電圧が印加され始めてから、その直後に平滑コンデンサを含む電源回路が有する容量素子に向かって流れようとする突入電流が収束した後の所定のタイミングまでの期間である。この発明の他の局面に従うと、交流電源の入力部と、入力部を介して交流電源からの交流電圧が入力されるように配置され、入力された交流電圧を整流し、負荷に直流を出力する整流回路と、整流回路の出力端側に整流回路に対して並列に接続され、整流回路から負荷に出力される直流を平滑させる平滑コンデンサと、入力部を介して整流回路に入力される交流電圧を検出し、検出した交流電圧に対応する交流検出電圧を出力するAC電圧検出部と、整流回路から平滑コンデンサに充電される電荷に応じた直流電圧を検出し、検出した直流電圧に対応する直流検出電圧を出力するDC電圧検出部と、入力部と整流回路とを接続する経路上及び整流回路と平滑コンデンサとを接続する経路上のうち少なくとも1箇所に配置され、突入電流を抑制する突入電流抑制回路とを備え、突入電流抑制回路は、交流電源又は整流回路に対して直列に接続された突入電流抑制素子と、突入電流抑制素子に並列に接続された開閉素子とを有する電源回路の制御方法は、AC電圧検出部から出力された交流検出電圧を取得する第1の取得ステップと、DC電圧検出部から出力された直流検出電圧を取得する第2の取得ステップと、第1の取得ステップで取得された交流検出電圧と第2の取得ステップで取得された直流検出電圧とを比較する比較ステップと、比較ステップによる比較結果と予め設定された開閉素子制御基準電圧とに基づいて、開閉素子の開放と短絡とを選択するための開閉素子制御信号を出力する出力ステップとを備える。これらの発明に従うと、整流回路に入力される交流電圧に対応する交流検出電圧と、整流回路から平滑コンデンサに充電される電荷に応じた直流電圧に対応する直流検出電圧とに応じて、突入電流抑制回路の動作が制御される。したがって、力率改善回路や負荷回路などの状態と交流電源の状態とに応じて突入電流抑制回路を制御でき、確実な突入電流の抑制と消費電力の低減とを両立できる電源回路及び電源回路の制御方法を提供することができる。以下、本発明の実施の形態における電源回路について説明する。[実施の形態]図1は、本発明の実施の形態における電源回路1の構成を示す図である。図1に示されるように、電源回路1は、交流電源Vacの2つの出力端子のそれぞれに接続された入力端子入力部の一例2a,2bと、負荷回路負荷の一例90に接続された出力端子8a,8bとを有している。電源回路1は、入力端子2a,2bを介して交流電源Vacから入力された交流電圧を直流電圧として、出力端子8a,8bから負荷回路90に出力する。負荷回路90は、例えば、DC/DCコンバータなどである。電源回路1は、突入電流抑制回路11と、整流回路12と、平滑コンデンサC1とを有している。整流回路12は、例えば、ダイオードD1などを用いて構成されている。整流回路12は、入力端子2a,2bを介して、交流電源Vacからの交流電圧が入力されるように配置されている。整流回路12は、入力された交流電圧を整流し、負荷回路90に直流を出力する。整流回路12は、後述のように、交流電源Vacに対して突入電流抑制回路11よりも離れるように配置されている。整流回路12は、力率改善の機能を有していてもよく、例えば、ブリッジレス力率改善回路などがこれに該当する。平滑コンデンサC1は、整流回路12の出力端側に、整流回路12に対して並列に接続されている。換言すると、平滑コンデンサC1は、出力端子8a,8b間に接続されている。平滑コンデンサC1は、整流回路12から出力される電荷を充電するとともに、充電した電荷を負荷回路90に放電する。すなわち、平滑コンデンサC1は、整流回路12から負荷回路90に出力される直流を平滑させる。平滑コンデンサC1は、出力端子8a,8bの電圧値に対応して有極性のコンデンサが適切に接続されてもよい。突入電流抑制回路11は、例えば、入力端子2aと整流回路12とを接続する経路上に挿入されている。換言すると、入力端子2aと整流回路12とは、突入電流抑制回路11を介して接続されている。突入電流抑制回路11は、突入電流抑制素子17と、開閉素子18とを有している。突入電流抑制素子17は、例えば、抵抗R1である。突入電流抑制素子17は、交流電源Vacに対して、直列に接続されている。開閉素子18は、例えば、スイッチSW1である。開閉素子18は、突入電流抑制素子17に並列に接続されている。すなわち、突入電流抑制回路11は、突入電流抑制素子17と開閉素子18とが並列に接続されて構成されている。開閉素子18は、後述のように、制御回路16の制御に基づいて開閉する。突入電流抑制回路11は、平滑コンデンサC1へ流れようとする突入電流を抑制することを目的として設けられている。すなわち、開閉素子18が開放状態オフ状態である場合、交流電源Vacから流れる電流は突入電流抑制素子17を通過する。したがって、突入電流が流れるときには、開閉素子18を開放させて突入電流が突入電流抑制素子17を通過するようにすることで、回路を保護することができる。他方、開閉素子18が短絡状態オン状態である場合、交流電源Vacから流れる電流の大部分は、突入電流抑制素子17を通過せず、開閉素子18を通過する。したがって、突入電流が流れないときには、開閉素子18を短絡させることで、電源回路1の消費電力を小さくすることができる。本実施の形態において、電源回路1には、さらに、AC電圧検出部14と、DC電圧検出部15と、制御回路16とが設けられている。AC電圧検出部14は、例えば、AC検出ダイオードD2,D3、AC検出抵抗R2,R3、及びAC検出コンデンサC2などで構成されている。図1に示されるように、AC検出ダイオードD2,D3は、それぞれ、入力端子2a,2bに接続されている。AC検出抵抗R2,R3は、直列に接続されており、AC検出ダイオードD2,D3はAC検出抵抗R2に接続されている。AC検出コンデンサC2及び制御回路16の入力端子の1つは、AC検出抵抗R3に並列に接続されている。AC電圧検出部14は、AC検出ダイオードD2,D3により、入力端子2a,2bを介して整流回路12に入力される交流電圧VACを取り出す。AC電圧検出部14は、交流電圧VACに対応する、AC検出抵抗R2とAC検出抵抗R3との間の電位を、交流検出電圧VAC1として制御回路16に出力する。なお、AC電圧検出部14について、入力端子2a,2bの両方から交流電圧VACを検出する構成を有しているが、入力端子2a,2bのいずれか一方から交流電圧VACを検出する構成を採用してもよい。すなわち、AC検出ダイオードD2又はAC検出ダイオードD3のいずれか一方を有するようにすればよい。DC電圧検出部15は、例えば、DC検出抵抗R4,R5及びDC検出コンデンサC3などで構成されている。DC検出抵抗R4,R5は、直列に接続されており、DC検出抵抗R4の一端が整流回路12の高圧側の出力端すなわち出力端子8a側のラインに接続されている。DC検出コンデンサC3及び制御回路16の入力端子の1つは、DC検出抵抗R5に並列に接続されている。DC電圧検出部15は、整流回路12から出力された直流電圧VDCを取り出し、DC検出抵抗R4とDC検出抵抗R5との間の、直流電圧VDCに対応する電位を、直流検出電圧VDC1として制御回路16に出力する。直流電圧VDCは、整流回路12から平滑コンデンサC1に充電される電荷に応じたものである。制御回路16は、AC電圧検出部14から出力された交流検出電圧VAC1と、DC電圧検出部15から出力された直流検出電圧VDC1とに応じて、突入電流抑制回路11の動作を制御する。すなわち、制御回路16は、整流回路12に入力される交流電圧VACと、整流回路12から出力された直流電圧VDCとに基づいて、開閉素子18を開放又は導通短絡させるように制御を行う。制御回路16は、開閉素子18の開放と短絡とを選択するための開閉素子制御信号を開閉素子18に送ることで、開閉素子18を開閉させる。図2は、制御回路16の概略構成を説明する図である。図2に示されるように、制御回路16には、第1の比較器第1の比較部の一例21と、第2の比較器第2の比較部の一例22と、記憶部16aとが設けられている。なお、制御回路16には、図2に示されたものに加えて、他の制御用の回路や素子などが設けられていてもよい。また、記憶部16aは、制御回路16とは別個に設けられていてもよい。第1の比較器21には、交流検出電圧VAC1と直流検出電圧VDC1とが入力される。第1の比較器21は、交流検出電圧VAC1と直流検出電圧VDC1とを比較して、比較結果電圧を出力する。本実施の形態において、比較結果電圧は、交流検出電圧VAC1から直流検出電圧VDC1を減じた値に対応するものである。第1の比較器21は、例えば、交流検出電圧VAC1から直流検出電圧VDC1を減じた値を比較結果電圧として出力する。第2の比較器22には、第1の比較器21から出力された比較結果電圧と、予め設定された開閉素子制御基準電圧Vrefとが入力される。第2の比較器22は、比較結果電圧と開閉素子制御基準電圧Vrefとを比較し、その比較結果に応じて、開閉素子制御信号を出力する。換言すると、第2の比較器22は、比較結果電圧と開閉素子制御基準電圧Vrefとの比較結果に基づいて、開閉素子の開放と短絡とを選択する。ここで、開閉素子制御基準電圧Vrefは、記憶部16aに記憶されている。開閉素子制御基準電圧Vrefは、例えば、電源回路1の設計仕様や用途に応じて、電源回路1ごとに定められ、予め設定されている。開閉素子制御基準電圧Vrefは、交流電圧VACが印加されてから所定の期間内に、高圧側の出力端子8aから平滑コンデンサC1に充電される電荷に応じた直流電圧に基づいて設定されている。ここで、上記所定の期間は、入力端子2a,2bを介して交流電源Vacから交流電圧VACが印加され始めてから、その直後に平滑コンデンサC1を含む電源回路が有する容量素子に向かって流れようとする突入電流が収束した後の所定のタイミングまでの期間である。すなわち、開閉素子18が短絡されている状態において交流電源Vacから交流電圧VACが印加されると、その直後に、電源回路1が有する、平滑コンデンサC1などの容量素子に向かって、突入電流が流れる。上記所定の期間とは、交流電圧VACが印加されてから、このように開閉素子18が短絡されている状態において発生しうる突入電流が収束するタイミングより後の、予め設定されたタイミングまでの期間である。具体的には、開閉素子制御基準電圧Vrefは、例えば、後述の図3に示す条件を満足するように、以下の条件式を満たすようにして設定されている。以下の式において、VAChは、交流電圧が供給されているときに交流検出電圧VAC1がとる値である。VDCrefは、突入電流が収束するタイミングで直流電圧VDC1がとる値である。Vref=VACh-VDCref図3は、電源回路1の動作を説明するタイミングチャートである。図3において、上から順に、交流電源Vacから入力される交流電圧VAC、整流回路12から出力される直流電圧VDC、AC電圧検出部14の交流検出電圧VAC1、DC電圧検出部15の直流検出電圧VDC1のそれぞれの時間の経過に伴う変化が示されている。時刻T0は、交流電源Vacから電圧供給が開始される時刻である。時刻T1は、力率改善回路などの整流回路12から電圧の出力が開始される時刻である。時刻T2は、力率改善PFC動作が開始される時刻である。図3に示されるように、時刻T0に交流電圧VACの印加が開始されると、交流検出電圧VAC1が、それに応じてVAChとなる。このとき、直流電圧VDC及び直流検出電圧VDC1は略ゼロである。時刻T0より後の時刻T1において、直流電圧VDCの出力が開始され、これ以後徐々に直流電圧VDCが上昇する。ここで、時刻T3は、時刻T0以後に流入しうる突入電流が収束する時刻以降に設定されており、電源回路1の実装部品の定数など、種々の設計仕様に応じて設定されている。時刻T0から時刻T3までの期間が、上記の開閉素子制御基準電圧Vrefに関する所定の期間である。時刻T3において、直流検出電圧VDC1がVDCrefであるとすると、時刻T0から時刻T3までの期間においては、次の関係式が成立する。VAC1-VDC1>Vref=VACh-VDCref1また、時刻T3のタイミングでは、次の関係式が成立する。VAC1-VDC1=Vref=VACh-VDCref2また、時刻T3より後の期間においては、次の関係式が成立する。VAC1-VDC1<Vref=VACh-VDCref3本実施の形態において、第2の比較器22は、比較結果電圧が開閉素子制御基準電圧Vrefを超える場合上記1式の場合に、開閉素子18を開放するように開閉素子制御信号を出力する。これにより、図3において時刻T0から時刻T3までの期間において、電流が突入電流抑制素子17を含む経路を流れるようにすることで、突入電流のピークを抑制できる。他方、第2の比較器22は、比較結果電圧が開閉素子制御基準電圧Vref以下である場合上記2、3式の場合に、開閉素子18を短絡するように開閉素子制御信号を出力する。これにより、図3において、突入電流の流入終了に応じた時刻T3より後の期間において、短絡された開閉素子18を電流が経由するようにし、効率を向上させることができる。なお、比較結果電圧が開閉素子制御基準電圧Vrefと一致する場合上記2式の場合において、第2の比較器22は、開閉素子18を開放するように開閉素子制御信号を出力するようにしてもよい。なお、制御回路16において、第1の比較器21や第2の比較器22は、それぞれ、上記とは反対の構成を有していてもよい。例えば、第1の比較器21は、直流検出電圧VDC1から交流検出電圧VAC1を減じた値を比較結果電圧として出力してもよい。第2の比較器22は、比較結果電圧が開閉素子制御基準電圧Vrefを超える場合に、開閉素子18を短絡するように開閉素子制御信号を出力し、比較結果電圧が開閉素子制御基準電圧Vref以下である場合に、開閉素子を開放するように開閉素子制御信号を出力してもよい。制御回路16は、ハードウェアのみで構成されていてもよいし、ハードウェアと、制御プログラムを実行させて行う制御とを併用して上記動作が行われるように構成されていてもよい。また、制御回路16は、マイクロコンピュータなどの演算装置や電源回路1の駆動制御用ICなどを用いて構成されていてもよい。制御プログラムを実行させる場合、その制御プログラムは、例えば記憶部16aに記憶されていればよい。図4は、制御回路16で行われる動作を説明するフローチャートである。制御回路16の動作が開始されると、制御回路16は、比較結果電圧が開閉素子制御基準電圧Vref以下になるまでは、開放素子18を開放させておく。すなわち、図4に示されるように、ステップS1において、制御回路16は、開閉素子制御信号を出力し、開閉素子18SW1をオフとする。これにより、交流電源Vacの電流は、突入電流抑制素子17を経由して整流回路12に流れる。ステップS2において、制御回路16は、交流検出電圧VAC1を検出する。ステップS3において、制御回路16は、直流検出電圧VDC1を検出する。なお、ステップS2とステップS3とは、順番が互いに前後してもよい。ステップS4において、制御回路16は、比較結果電圧と開閉素子制御基準電圧Vrefとを比較し、比較結果電圧が開閉素子制御基準電圧Vref以下であるか否かを判定する。すなわち、制御回路16は、交流検出電圧VAC1から直流検出電圧VDC1を減じた値が、開閉素子制御基準電圧Vref以下であるか否かを判定する。制御回路16は、比較結果電圧が開閉素子制御基準電圧Vref以下でなければ、ステップS1~S4の処理を繰り返し行う。ステップS4で比較結果電圧が開閉素子制御基準電圧Vref以下であれば、ステップS5において、制御回路16は、開閉素子制御信号を出力し、開閉素子18をオンとする。これにより、交流電源Vacの電流は、短絡された開閉素子18を経由して、整流回路12に流れる。ステップS5の処理が終了すれば、制御回路16の開閉素子18についての制御は終了してもよい。また、ステップS5の処理終了後には、ステップS4に戻るようにしてもよい。このように、本実施の形態では、交流検出電圧VAC1と直流検出電圧VDC1とに応じて、突入電流抑制回路11の動作が制御される。すなわち、整流回路12に入力される交流電圧VACと整流回路12から平滑コンデンサC1に充電される電荷に応じた直流電圧VDCとに応じて、突入電流抑制回路11の動作が制御される。これにより、より確実に突入電流を抑制することができ、かつ、消費電力を低減させて電源回路1の効率を高くすることができる。また、力率改善回路や負荷回路90などの状態と、交流電源Vacの状態とに応じて、突入電流抑制回路11を制御できる。交流電圧VACの印加開始から所定のタイミングで開閉素子18を開閉させるには、例えば時定数を設定することによる制御を行うことも考えられる。しかしながら、この場合には、時定数を設定するためのハードウェアの性質にばらつきがあることにより、時定数が影響を受ける場合がある。これに対して、本実施の形態では、交流検出電圧VAC1と直流検出電圧VDC1とを実際に検出し、それに基づいて、適切なタイミングで開閉素子18を開閉させることができる。また、電源回路1においては、制御回路16が開閉素子制御信号を出力することにより、電源回路1への電源供給の停止時においても、上記のような開閉素子18の開閉の制御を行うことができる。したがって、より確実に、突入電流を抑制することができる。制御回路16は、交流検出電圧VAC1と直流検出電圧VDC1とを第1の比較器21で直接比較した後、さらにその比較結果電圧を、第2の比較器22で開閉素子制御基準電圧Vrefと比較する構成を採用している。これにより、基準電圧としては、開閉素子制御基準電圧Vrefを1つだけ用意すればよく、交流検出電圧VAC1や直流検出電圧VDC1をそれぞれ個別に比較判定するための個別の基準電圧を設ける必要はなくなる。換言すると、交流検出電圧VAC1や直流検出電圧VDC1の検出に、それぞれ個別に比較器や基準電圧を用いて判定する場合と比較して、より簡素な制御を行うことができる。[突入電流抑制回路11の構成に関する変型例の説明]突入電流抑制回路11は、上述とは異なる素子を用いて構成されていてもよい。図5は、突入電流抑制回路11の一変型例を説明する図である。図5に示されるように、電源回路1は、スイッチSW1に代えてリレーRY1を用いた開閉素子18aを有する突入電流抑制回路11aを備えていてもよい。この場合、リレーRY1は、制御回路16から送られた開閉素子制御信号に応じて開閉するように構成されていればよい。なお、図5においては、制御回路16としてマイクロコンピュータで構成されたものを用いた例が示されている。図6は、突入電流抑制回路11の他の変型例を説明する図である。図6のaに示されるように、抵抗R1に代えてサーミスタを突入電流抑制素子17bとして備えた突入電流抑制回路11bを用いてもよい。図6のbに示されるように、スイッチSW1に代えてサイリスタを開閉素子18bとして備えた突入電流抑制回路11cを用いてもよい。この場合、サイリスタは、制御回路16から送られた開閉素子制御信号に応じて開閉するように構成されていればよい。図6のcに示されるように、スイッチSW1に代えてトライアックを開閉素子18cとして備えた突入電流抑制回路11dを用いてもよい。この場合、トライアックは、制御回路16から送られた開閉素子制御信号に応じて開閉するように構成されていればよい。図6のdに示されるように、スイッチSW1に代えて電界効果トランジスタFETを開閉素子18dとして備えた突入電流抑制回路11eを用いてもよい。この場合、電界効果トランジスタは、制御回路16から送られた開閉素子制御信号に応じて開閉するように構成されていればよい。突入電流抑制回路は、突入電流抑制素子17,17bや開閉素子18,18a~18dの他に、他種の素子を用いて構成されていてもよい。突入電流抑制素子17,17bと開閉素子18,18a~18dとの組合せは上述のものに限られず、いずれの組合せであってもよい。[突入電流抑制回路11の配設箇所に関する変型例の説明]突入電流抑制回路11は、入力端子2bと整流回路12との間に、突入電流抑制素子17が交流電源Vacに対して直列に接続されるように設けられていてもよい。また、突入電流抑制回路11は、入力端子2aと整流回路12との間、及び入力端子2bと整流回路12との間のそれぞれに設けられていてもよい。また、突入電流抑制回路11は、整流回路12と平滑コンデンサC1とを接続する2つの経路上のいずれか一方又は両方に、突入電流抑制素子17が整流回路12に対して直列に接続されるように設けられていてもよい。図7は、突入電流抑制回路11が整流回路12と平滑コンデンサC1との間に接続されている電源回路1aの構成を示す図である。図7に示されるように、電源回路1aにおいて、突入電流抑制回路11は、整流回路12の高圧側の出力端出力端子8a側のラインと平滑コンデンサC1との間に配置されている。すなわち、突入電流抑制回路11は、整流回路12よりも交流電源Vacに対して離れるように、整流回路12の出力端子8a側の端子と平滑コンデンサC1との間に接続されている。換言すると、突入電流抑制素子17は、整流回路12に対して、直列に接続されている。電源回路1aのその他の部分の構成は、上述の電源回路1のそれと同様である。電源回路1aは、電源回路1と同様に動作する。すなわち、AC電圧検出部14の交流検出電圧VAC1とDC電圧検出部15の直流検出電圧VDC1とに基づいて、制御回路16が開閉素子18を開閉させる。これにより、突入電流の抑制と、消費電力の低減とを両立させることができる。なお、突入電流抑制回路11は、整流回路12の低圧側出力端子8b側の端子と平滑コンデンサC1との間に配設されていても、同様の効果が得られる。整流回路12の高圧側の端子と低圧側の端子との両極に対して、突入電流抑制回路11が配設されていてもよい。また、突入電流抑制回路11は、整流回路12の出力端から出力端子8a,8bに繋がる経路上から分岐された、平滑コンデンサC1の端部に繋がる経路上に配設されていてもよく、この場合でも同様の効果が得られる。[その他]制御回路は、例えばタイマ機能による計時結果と、比較結果電圧の大小とを組み合わせたうえでヒステリシス効果を付加して、開閉素子の開閉を制御するようにしてもよい。これにより、開閉素子におけるチャタリングの発生を防止することができ、より安定的な動作を行うことが可能となる。整流回路が、力率改善機能を有するブリッジレス力率改善回路であって、交流電源と並列に整流回路の入力側に入力コンデンサが備えられていてもよい。この場合、この入力コンデンサと突入電流抑制回路とによる無効電流が発生しないように、突入電流抑制回路の配置が調整されればよい。また、この場合、例えば無効電流による損失影響度が大きくなるような、力率改善回路が動作しない場合に、開閉素子を短絡させて、無効電流が発生しないようにしてもよい。上記実施の形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内でのすべての変更が含まれることが意図される。"