基板と、前記基板上に形成されたバッファ層と、前記バッファ層上に形成された窒化物系化合物より成る電子走行層と、前記電子走行層上に形成され、前記電子走行層とはバンドギャップエネルギーが異なる電子供給層と、前記電子供給層上の対向する位置に形成された第1電極及び第2電極と、前記第1電極及び前記第2電極との間に形成された前記電子供給層を分断する第1リセス部と、前記第1リセス部内部を覆うように、前記第1リセス部から前記電子供給層の表面にわたって形成された第1ゲート絶縁膜と、前記第1ゲート絶縁膜上に形成された第1ゲート電極と、前記第1電極と前記第2電極との間の前記電子供給層に、整流性を有する接合によって接合され、かつ、前記第1電極に接続されて前記第1電極にキャリアを輸送するための第1キャリア輸送用電極と、前記第1リセス部と前記第2電極との間に形成された前記電子供給層を分断する第2リセス部と、前記第2リセス部内部を覆うように、前記第2リセス部から前記電子供給層の表面にわたって形成された第2ゲート絶縁膜と、前記第2ゲート絶縁膜上に形成された第2ゲート電極と、を備えた窒化物系半導体装置。前記電子供給層に整流性を有する接合により接続され、かつ、前記第2電極に接続されて前記第2電極へキャリアを輸送するための第2キャリア輸送用電極を備えた請求項1に記載の窒化物系半導体装置。前記第2キャリア輸送用電極における整流性を有する接合は、ヘテロ接合、pn接合、及びショットキー接合のいずれかである、請求項2に記載の窒化物系半導体装置。基板と、前記基板上に形成されたバッファ層と、前記バッファ層上に形成された窒化物系化合物より成る電子走行層と、前記電子走行層上に形成され、前記電子走行層とはバンドギャップエネルギーが異なる電子供給層と、前記電子供給層上の対向する位置に形成された第1電極及び第2電極と、前記第1電極及び前記第2電極との間に形成された前記電子供給層を分断する第1リセス部と、前記第1リセス部内部を覆うように、前記第1リセス部から前記電子供給層の表面にわたって形成された第1ゲート絶縁膜と、前記第1ゲート絶縁膜上に形成された第1ゲート電極と、前記第1電極と前記第2電極との間の前記電子供給層に、整流性を有する接合によって接合され、かつ、前記第1電極に接続されて前記第1電極にキャリアを輸送するための第1キャリア輸送用電極と、前記第1リセス部と前記第2電極との間に形成され、かつ、ショットキー接合、ヘテロ接合、及びpn接合のいずれかにより前記電子供給層と接合された第2ゲート電極と、を備えた窒化物系半導体装置。前記第1キャリア輸送用電極における整流性を有する接合は、ヘテロ接合、pn接合、及びショットキー接合のいずれかである、請求項1から請求項4のいずれか1項に記載の窒化物系半導体装置。前記電子走行層は、アンドープのGaNからなり、厚さが2nm以上、かつ、500nm以下である、請求項1から請求項5のいずれか1項に記載の窒化物系半導体装置。前記電子供給層は、アルミニウムの組成比が、0.01以上、かつ、0.99以下のAlGaNからなり、厚さが1nm以上、かつ、50nm以下である、請求項1から請求項6のいずれか1項に記載の窒化物系半導体装置。電力用半導体素子として使用するためには、高速で動作し、導通抵抗が低いということは大きな利点である。一方、上述の特許文献1に記載されたガリウム系半導体素子100図14参照において、2DEG層118を空乏化させようとすると、MOSFET部のドレイン側端部134に大きな電界が集中し、ゲート絶縁膜122が破壊されてしまうという不具合が頻発する場合があることがわかった。この原因は、高電界で発生した正孔がゲート絶縁膜122及びゲート絶縁膜122に近いAlGaN層120/GaN層116界面に集まって、ドレイン電極125に印加された電圧の殆どがゲート絶縁膜122に印加されてしまうことためであることがわかった。さらに、破壊されない場合であっても、長時間にわたってドレイン電極126に大きな電圧を印加し続けた場合、ゲート絶縁膜122に高電界が長時間印加されることになり、その特性が経時的に劣化してしまうという、信頼性上の問題が発生する場合がある。これを防止するためには、2DEGの電子濃度を2×1012cm-2程度以下の濃度にすることが考えられる。これにより2DEGが空乏化されやすくなり、耐圧が維持される効果が得られる。しかし、2DEGの濃度を下げてしまうと、2DEG層118部分の導通抵抗が大きくなってしまうため、素子全体としてのオン抵抗が上昇してしまい、本来の窒化物系半導体としての利点が失われてしまうという難点がある。また、その他の手段として、ゲート電極128のドレイン側端部にフィールドプレートとよばれる、ゲート絶縁膜122よりも厚い絶縁膜の上にゲート電極128を延長させて、薄いゲート絶縁膜122部分の電界を和らげる手段が挙げられる。しかしながら、当該手段においても、2DEGの電子濃度が3×1012cm-2以上の場合では、ゲート絶縁膜122を保護することが困難であることが判明した。またさらに、別の手段として、GaN層116をp型とすることにより、ゲート絶縁膜122周辺に集まる正孔をp型領域へと排出し、2DEG層118を空乏化させやすくするという手段が挙げられる。当該手段は、例えば、特許文献1に示されているように、そのアクセプタ濃度を制御することにより空乏層が拡がりやすくなり、高耐圧を達成できるという利点がある。しかしながら、一般に、窒化ガリウムのp型層を形成することは困難であり、さらに濃度制御を1×1017cm-3程度で行うことが非常に難しい。特に基板112がシリコンより成る場合には、p型層そのものを得ることが困難である。すなわち、非常に制限された濃度範囲、基板結晶の選択が必要となる。また、図14の構造においては、ソース側とドレイン側がゲート電極126を挟んで基本的に対照的な構造を有しているため、いわゆるフリーホイリングダイオード以下、FWDというが無い。このため、例えば、インバータ等に使用する場合には、窒化物系半導体素子外部にFWDの機能をになうダイオードを並列に接続することが必要とされる。一方、上述の特許文献2に記載の半導体素子200図15参照では、上記FWDを内蔵し、かつ逆方向耐圧を持たせることにより、双方向性を有するようにしているが、双方向デバイスにおいては、逆方向はトランジスタがオンオフ動作をするため、通常はFWDは不要である。図15の半導体素子200においては、高速スイッチングが主たる目的として提案されたものであるが、双方向デバイスにおいては、双方に設けられた両トランジスタ共にノーマリオンである場合、電源投入時に電源間が短絡してしまうために、少なくともいずれかのトランジスタがノーマリオフであることが肝要である。特許文献2においては、第1ゲート電極226及び第2ゲート電極227の直下にゲート絶縁膜が設けられている例も示されているが、通常そのような絶縁ゲートにすると、しきい電圧は負側へシフトすることが知られており、ノーマリオフ化が困難である。本発明は、上記に鑑みてなされたものであって、ゲート絶縁膜の破壊を防止すると共に、信頼性を向上させた、ノーマリオフの双方向動作が可能な窒化物系半導体装置を提供することを目的とする。請求項1に記載の窒化物系半導体装置は、基板と、前記基板上に形成されたバッファ層と、前記バッファ層上に形成された窒化物系化合物より成る電子走行層と、前記電子走行層上に形成され、前記電子走行層とはバンドギャップエネルギーが異なる電子供給層と、前記電子供給層上の対向する位置に形成された第1電極及び第2電極と、前記第1電極及び前記第2電極との間に形成された前記電子供給層を分断する第1リセス部と、前記第1リセス部内部を覆うように、前記第1リセス部から前記電子供給層の表面にわたって形成された第1ゲート絶縁膜と、前記第1ゲート絶縁膜上に形成された第1ゲート電極と、前記第1電極と前記第2電極との間の前記電子供給層に、整流性を有する接合によって接合され、かつ、前記第1電極に接続されて前記第1電極にキャリアを輸送するための第1キャリア輸送用電極と、前記第1リセス部と前記第2電極との間に形成された前記電子供給層を分断する第2リセス部と、前記第2リセス部内部を覆うように、前記第2リセス部から前記電子供給層の表面にわたって形成された第2ゲート絶縁膜と、前記第2ゲート絶縁膜上に形成された第2ゲート電極と、を備える。請求項2に記載の窒化物系半導体装置は、請求項1に記載の窒化物系半導体装置において、前記制御手段は、前記電子供給層に整流性を有する接合により接続され、かつ、前記第2電極に接続されて前記第2電極へキャリアを輸送するための第2キャリア輸送用電極、を備えた。請求項3に記載の窒化物系半導体装置は、請求項2に記載の窒化物系半導体装置において、前記第2キャリア輸送用電極における整流性を有する接合は、ヘテロ接合、pn接合、及びショットキー接合のいずれかである。請求項4に記載の窒化物系半導体装置は、基板と、前記基板上に形成されたバッファ層と、前記バッファ層上に形成された窒化物系化合物より成る電子走行層と、前記電子走行層上に形成され、前記電子走行層とはバンドギャップエネルギーが異なる電子供給層と、前記電子供給層上の対向する位置に形成された第1電極及び第2電極と、前記第1電極及び前記第2電極との間に形成された前記電子供給層を分断する第1リセス部と、前記第1リセス部内部を覆うように、前記第1リセス部から前記電子供給層の表面にわたって形成された第1ゲート絶縁膜と、前記第1ゲート絶縁膜上に形成された第1ゲート電極と、前記第1電極と前記第2電極との間の前記電子供給層に、整流性を有する接合によって接合され、かつ、前記第1電極に接続されて前記第1電極にキャリアを輸送するための第1キャリア輸送用電極と、前記第1リセス部と前記第2電極との間に形成され、かつ、ショットキー接合、ヘテロ接合、及びpn接合のいずれかにより前記電子供給層と接合された第2ゲート電極を備えた。請求項5に記載の窒化物系半導体装置は、請求項1から請求項4のいずれか1項に記載の窒化物系半導体装置において、前記第1キャリア輸送用電極における整流性を有する接合は、ヘテロ接合、pn接合、及びショットキー接合のいずれかである。請求項6に記載の窒化物系半導体装置は、請求項1から請求項5のいずれか1項に記載の窒化物系半導体装置において、前記電子走行層は、アンドープのGaNからなり、厚さが2nm以上、かつ、500nm以下である。請求項7に記載の窒化物系半導体装置は、請求項1から請求項6のいずれか1項に記載の窒化物系半導体装置において、前記電子供給層は、アルミニウムの組成比が、0.01以上、かつ、0.99以下のAlGaNからなり、厚さが1nm以上、かつ、50nm以下である。ゲート絶縁膜の破壊を防止すると共に、信頼性を向上させた、ノーマリオフの双方向動作が可能な窒化物系半導体装置を提供することができる、という効果を奏する。[第1の実施の形態]以下、図面を参照して本実施の形態の窒化物系半導体装置について詳細に説明する。なお、本実施の形態は本発明の半導体装置の一例であり、本実施の形態により本発明が限定されるものではない。本実施の形態の窒化物系半導体装置である窒化物系半導体素子の概略構成の一例を示す断面図を図1に示す。本実施の形態の窒化物系半導体素子10は、基板12、バッファ層14、GaN層16、AlGaN層20、第1ゲート絶縁膜22、第2ゲート絶縁膜23、第1電極24、第2電極25、第1ゲート電極26、第2ゲート電極27、第1SBDSchottkyBarrierDiode、ショットキーバリアダイオード金属電極28、及び第2SBD金属電極29を備えて構成されており、略左右対称な構造を有している。また、本実施の形態の窒化物系半導体素子10は、等価回路としての見方をすると第1MOSFET部30及び第2MOSFET部31により構成されている。基板12の具体的一例としては、シリコン、サファイア、SiC、ZrB2、Si、GaN、MgO等の窒化物系化合物半導体を結晶成長させることが可能な基板が挙げられる。バッファ層14は、GaN結晶を積層するための機能を有する層であり、GaN、AlN、AlGaN等を用いることができ、バッファ層14上に形成される電子走行層本実施の形態ではGaN層16を形成するGaN結晶と格子整合すればよい。基板12は、バイアス条件に応じて、第1電極24及び第2電極25の一方に短絡接続してもよいし、また、いずれとも接続しなくともよい。GaN層16は、電子走行層として機能するものであり、アンドープのGaN等からなる。また、GaN層16はN型でもP型でもよい。AlGaN層20は、電子供給層として機能するものであり、GaN層16とバンドギャップエネルギーが異なるAlGaNからなる。また、AlGaN層20は、Al濃度の異なる複数の層構成を有していてもよい。GaN層16とAlGaN層20との界面にバンドオフセットが形成されると共に、AlGaN/GaN界面にAlGaN層20及びGaN層16の自発分極及びピエゾ分極によって、正の電荷が発生することにより、GaN層16の表面には、2DEGが生成される。本実施の形態では、2DEGが生成されたGaN層16の表面層を2DEG層18という。このとき、正の電荷の量は、GaN層16及びAlGaN層20の膜厚とAl組成の調整によって、制御される。なお、本実施の形態では、GaN層16の厚さは2nm以上、500nm以下が好ましい。また、AlGaN層20の厚さは1nm以上、50nm以下であり、Al組成比が0.01以上、0.99以下であることが好ましい。電子走行層と電子供給層の組み合わせとしては、GaN/AlGaNの組み合わせに限定されず、電子供給層が電子走行層よりもバンドギャップエネルギーの大きい材料の組み合わせであればよく、例えばGaN/AlInGaN、InGaN/GaN、GaNAs/GaN、GaInNAsP/GaN、GaInNP/GaN、GaNP/GaN、GaN/AlGaInNAsP、または、AlInGaN/AlGaNの組み合わせであってもよい。これらの組み合わせの場合であっても、2DEGの濃度を最適範囲内とするため、電子供給層及び電子走行層の膜厚及び組成比を適宜調整すればよい。本実施の形態では、AlGaN層20を貫通してGaN層16に達する深さまでAlGaN層20の少なくとも一部を分断するように、第1リセス部32及び第2リセス部33が形成されている。図1に示すように第1ゲート絶縁膜22が第1リセス部32の内部及びAlGaN層20の表面第1電極24と第1ゲート電極26との間の表面、及び第1ゲート電極26と第1SBD金属電極28との間の表面を覆うように形成されている。また、第2ゲート絶縁膜23が第2リセス部33の内部及びAlGaN層20の表面第2電極25と第2ゲート電極27との間の表面、及び第2ゲート電極27と第2SBD金属電極29との間の表面を覆うように形成されている。第1ゲート電極26及び第2ゲート電極27は、SiO2やAl2O3、SiN、SiON、または、これらの複合膜を用いることができる。第1電極24及び第2電極25は、オーミック電極であり、AlGaN層20上に直接形成されている。第1電極24及び第2電極25は、第1ゲート電極26及び第2ゲート電極27に印加されるゲート信号電圧の組み合わせによって、いずれもソース電極、またはゲート電極として動作する機能を有している詳細後述。第1ゲート電極26は、第1リセス部32に形成されており、本実施の形態では、第1ゲート電極26の下部第1MOSFET部30の下部がGaN層16になっている。第1ゲート電極26に電圧を印加することにより、第1ゲート絶縁膜22を介して、ゲート電圧が印加される。また、第2ゲート電極27は、第2リセス部33に形成されており、本実施の形態では、第2ゲート電極27の下部第2MOSFET部31の下部がGaN層16になっている。第2ゲート電極27に電圧を印加することにより、第2ゲート絶縁膜23を介して、ゲート電圧が印加される。第1ゲート電極26及び第2ゲート電極27に電圧ゲート電圧が印加されることにより第1MOSFET部30及び第2MOSFET部31各々、トランジスタ動作が可能であり、本実施の形態では、いずれにおいてもAlGaN層20が分断されているため、両方共にノーマリオフであり、双方向動作する詳細後述。第1SBD金属電極28及び第2SBD金属電極29は、第1ゲート電極26と第2ゲート電極27との間のAlGaN層20上に、各々AlGaN層20とショットキー接合されて形成されている。第1SBD金属電極28は、第1電極24に電気的に接続されており、短絡されている。また、第2SBD金属電極29は、第2電極25に電気的に接続されており、短絡されている。図1に示した窒化物系半導体素子10の電流-電圧特性I-V曲線を図2に示す。また、図1に示した窒化物系半導体素子10の等価回路図を図3に示す。本実施の形態の窒化物系半導体素子10では、第1MOSFET部30及び第2MOSFET部31がノーマリオフであるため、第1ゲート電極G126及び第2ゲート電極G227共にオン信号が入力されると、双方向トランジスタとして動作する。一方、第1ゲート電極G126及び第2ゲート電極G227の少なくとも一方に、オフ信号が入力されると、他方に入力される信号がオン信号及びオフ信号のいずれであるかにかかわらず、図2に示した耐圧特性を有したダイオードとして動作する。なお、第1ゲート電極G126及び第2ゲート電極G227の両方にオフ信号が入力された場合は、電圧の両極側に耐圧を有するダイオードとして動作する。窒化物系半導体素子10では、第1ゲート電極26にオフ信号が入力されると、第1MOSFET部30はオフ状態となるため、第2電極25に正の電圧バイアス電圧が印加されると、第1電極24に短絡されている第1SBD金属電極28は、第1MOSFET部30のドレイン側端部34付近に蓄積する正孔を第1電極24へと排出する。その結果、第1ゲート絶縁膜22に過大な電圧が印加されるのを防止し、第1ゲート絶縁膜22が破壊するのを防止する。一方、第1ゲート電極26にオン信号が入力されると、第1MOSFET部30はオン状態となるため、第1MOSFET部30のドレイン側の電圧がソース側第1電極24側の電圧と近くなり、第1SBD金属電極28がオフ状態からオン状態へと移行して、デバイス全体で導通状態となる。また、双方向動作において、第2電極25に負の電圧バイアス電圧が印加されている場合においては、第1SBD金属電極28は、順方向となるため、第2MOSFET部31によって、主電流のオンオフを制御しオンオフ動作の制御が可能となっている。なお、当該動作は、上述の説明とバイアス関係が逆になっただけであり、対称的な動作となる。従って、窒化物系半導体素子10では、双方向のスイッチング動作が可能である。本実施の形態の窒化物系半導体素子10及び図14に示した従来の窒化物系半導体素子100の2DEGのキャリア濃度と耐圧との関係を図4に示す。一般に、2DEGのキャリア濃度は、2×1012cm-2以上、1×1013cm-2以下で用いられる。しかしながら図12に示したような従来の窒化物系半導体素子100では、2DEGのキャリア濃度を2×1012cm-2以上に大きくすると耐圧が極端に低下するが、本実施の形態の窒化物系半導体素子10は、上述した構造をとることにより、2DEGのキャリア濃度を一般に、好ましいとされている濃度である5×1012cm-2以上に大きくしても、耐圧を維持することができるようになった。すなわち、低いオン抵抗と高い耐圧とを同時に実現することが可能となった。また、本実施の形態の窒化物系半導体素子10と、従来の窒化物系半導体素子100とを比較すると、2DEGのキャリア濃度が1×1012cm-2付近を変曲点として、両者の特性に大きな変化が生じている。このように図4に示すように、本実施の形態の窒化物系半導体素子10では、2DEGのキャリア濃度が1×1012cm-2以上において、従来の窒化物系半導体素子100に比べて顕著な効果を有している。従って、2DEGのキャリア濃度が1×1012cm-2以上の場合に本実施の形態の窒化物系半導体素子10とすることにより、従来の窒化物系半導体素子100に比べて、低いオン抵抗とより高い耐圧とを同時に実現することが可能となるという、顕著な効果が得られる。さらに、第1MOSFET部30がオフ状態のときに、第1MOSFET部30のドレイン側端部34に大きな電圧が印加されないため、第1ゲート絶縁膜22を保護することが可能となった。また、第2MOSFET部31においても同様に、オフ状態のときに、第2MOSFET部31のドレイン側端部34に大きな電圧が印加されないため、第2ゲート絶縁膜23を保護することが可能となった。本実施の形態の窒化物系半導体素子10の図1に示した概略構成の断面図よりも詳細な断面構造の一例を図5に示す。図5に示すように、第1SBD金属電極28と第2SBD金属電極29との間のAlGaN層20の表面にはフィールド絶縁膜36が設けられており、また、第1ゲート電極26の表面及び第2ゲート電極27の表面をそれぞれ覆うように絶縁膜37が設けられている。第1SBD金属電極28と短絡するための第1電極24により、第1SBD金属電極28とフィールド絶縁膜36との間にひさし状のフィールドプレート構造24a以下、FPというを構成しており、第1SBD金属電極28端部での電界集中を防止するようにしている。また同様に、第2SBD金属電極29と短絡するための第2電極25により、第2SBD金属電極29とフィールド絶縁膜36との間にひさし状のFP25aを構成しており、第2SBD金属電極29端部での電界集中を防止するようにしている。窒化物系半導体素子10の表面第1電極24及び第2電極25等の電極が形成されている側の面、図5では上側にあたる面には、外部からのごみや影響等を最低限に抑えるための表面保護膜38が設けられている。基板12の裏面には、裏面電極35が形成されている。裏面電極35は、バイアス条件や用途、パッケージ構造等に合わせて、第1電極24及び第2電極25の一方と短絡させたり、両者と短絡させない接続しないようにしたりすることができる。なお、窒化物系半導体素子10では、第1SBD金属電極28及び第2SBD金属電極29をAlGaN層20上に設けるための面積が必要になる。これによりデバイスのサイズが大きくなってしまうことや、ソースドレイン間の距離第1電極24及び第2電極25間の距離が長くなることにより素子抵抗が増大することを軽減するために、図5に示した長さL1、L2をできる限り小さくすることが好ましいが、以下に説明するような制限が設けられているため、当該制限を考慮して長さL1、L2が定められる。なお、長さL1は、第1リセス部32の内側壁における第1ゲート絶縁膜22とAlGaN層20との接合部から第1SBD金属電極28の第1ゲート電極26側端部までの距離であり、長さL2は、第1SBD金属電極28の長さ第1ゲート電極26側端部から第2SBD金属電極29側端部までの長さである。なお、本実施の形態では、窒化物系半導体素子10を略左右対称の構造としているため、第2MOSFET部31側においても、同様に長さL1、L2が定められている。窒化物系半導体素子10がオフ状態である場合、AlGaN層20/GaN層16の界面の2DEG層18の第1SBD金属電極28及び第2SBD金属電極29直下は、2DEGが空乏化しており、図5に示すように、容量C1としてモデル化することができる。これにより第1SBD金属電極28及び第2SBD金属電極29直下の電圧値V1は、下記式1~3により得られる。V1=C2×Vds/C1C2Vds:ドレインソース間電圧式1C1∝L2/L4L4:AlGaN層20の層厚式2C2∝L3/L5L3:GaN層16の層厚、L5:第1SBD金属電極28端部から第2SBD金属電極29端部までの距離式3例えば具体的一例として、L2=1μm、L3=1μm、L4=20nm、及びL5=10μmとした場合、V1は下記式4として与えられる。V1=0.002×VdVd:ドレイン電圧式4Vd=1kVとして電圧を印加すると、V1=2Vとなる。これは簡単なモデルによる説明だが、実際には、容量C1、C2は、様々な要因により、上述の式2、3のような簡単な式では表せず、本発明者の経験等を考慮すると実際には電圧V1は、上記4式の5倍程度の電圧上昇を伴う。従って、実際のデバイス構造においては、上記式2~4と合わせて下記式5のようになる。V1=0.1×Vd/L5×L2L2、L5共にμm単位式5電圧V1が定常的にゲート電極28に印加されても問題ない程度とするためには、下記式6を満たす必要がある。V1<Emax×doxEmax:第1ゲート絶縁膜22及び第2ゲート絶縁膜23に定常的に印加しても良い最大電界値、dox:第1ゲート絶縁膜22及び第2ゲート絶縁膜23の膜厚式6上記式5、6を合わせると長さL2に対して下記式7の関係を満たす必要がある。L2>0.1×Vd/L5×Vd×Emax式7電界値Emaxは、ゲート絶縁膜22がSiO2である場合、一般に3MV/cm程度である。電圧Vdと長さL5から得られる電界値は100V/μm程度であることが一般に知られているため、上記式7は下記式8のように簡略化される。L2>10/Emax×dox8例えば、第1ゲート絶縁膜22及び第2ゲート絶縁膜23の膜厚dox=60nmである場合、長さL2=0.6μm程度以上となる。第1ゲート絶縁膜22及び第2ゲート絶縁膜23をより薄くした場合には、さらに長さL2を短くすることが困難になる。これらと、実際の窒化物系半導体素子10の製造方法を鑑みると、第1ゲート絶縁膜22及び第2ゲート絶縁膜23の膜厚を厚くして0.1μm程度とした場合には、上記式8より、L2=0.3μm程度が下限値として得られる。また、長さL1も第1MOSFET部30及び第2MOSFET部31のソースドレイン間耐圧を決める要素であることは当業者に一般的に理解されている。すなわち、第1MOSFET部30及び第2MOSFET部31のドレイン側端部の電圧値は、上述した電圧値V1とほぼ同じ電圧値となることから、長さL1を極端に短くしてしまうと、当該耐圧が低下してしまう。当該耐圧が低下してしまうと、第2電極25に大きな電圧が印加された場合、第1MOSFET部30のドレイン側端部第1電極24に大きな電圧が印加された場合は第2MOSFET部31のドレイン側端部に当該耐圧以上の大きな電圧が印加されることになり、第1ゲート絶縁膜22第2ゲート絶縁膜23が破壊されてしまう。従って、上記電圧V1が印加されても、長さL1で示した領域でのブレークダウンが発生しないような長さに長さL1を設定する必要がある。具体的には、長さL1は、GaN層16の耐圧で決められる。本発明者の経験により、GaN層16の横方向耐圧は上記のように100V/μm程度であることから、電圧V1として20V以上の耐圧を持たせるためには、L1=0.2μm以上とする必要がある。なお、上述した本実施の形態の窒化物系半導体素子10は、例えば、以下のようにして製造することができる。なお、以下に示す製造方法は一例であり、これに限定されるものではない。MOCVD法や、分子線エピタキシャル成長MolecularBeamEpitaxial、MBE法等のエピタキシャル結晶成長法により、基板12上にバッファ層14及びGaN層16を順次積層させる。さらに、GaN層16の上にAlGaN層20を同様にエピタキシャル成長法により形成する図6参照。なお、2DEGのキャリア濃度を制御するため、AlGaN層20では、Alの組成や層厚が調整される。次に、AlGaN層20の表面にフォトレジストを塗布して、フォトリソグラフィ工程により、パターニングを行って予め定められたパターンを形成する。フォトレジストをマスクとして、第1リセス部32及び第2リセス部33が形成される領域の、AlGaN層20及びGaN層16一部をエッチングにより除去する。さらに、化学気相成長ChemicalVaporDeposirion、CVD法等によりSiO2膜等の第1ゲート絶縁膜22を第1リセス部32及び電極が形成される側の素子の表面に形成すると共に、第2ゲート絶縁膜23を第2リセス部33及び電極が形成される側の素子の表面に形成する。その後、フォトリソグラフィ工程を用いてパターニングを行い、第1電極24、第2電極25、第1SBD金属電極28、及び第2SBD金属電極29が形成される領域等の第1ゲート絶縁膜22及び第2ゲート絶縁膜23をエッチング除去する図7参照。さらに、スパッタ法や真空蒸着法等により第1電極24、第2電極25、第1ゲート電極26、及び第2ゲート電極27を形成する。また、第1SBD金属電極28及び第2SBD金属電極29を形成する。さらに、第1電極24と第1SBD金属電極28とを電気的に接続し、第2電極25と第2SBD金属電極29とを電気的に接続することにより、図1に示した本実施の形態の窒化物系半導体素子10が製造される。以上説明したように、本発明者の多くの実験と破壊メカニズムの解析の結果得られた本実施の形態の窒化物系半導体素子10では、第1MOSFET部30及び第2MOSFET部31を備えており、第1ゲート電極26と第2ゲート電極27との間に設けられた第1SBD金属電極28及び第2SBD金属電極29がAlGaN層20とショットキー接合されている。また、第1SBD金属電極28と第1電極24とが接続されており、電気的に短絡していると共に、第2SBD金属電極29と第2電極25とが接続されており、電気的に短絡している。本実施の形態の窒化物系半導体素子10では、第1MOSFET部30及び第2MOSFET部31がノーマリオフであるため、第1ゲート電極26及び第2ゲート電極27共にオン信号が入力されると、双方向トランジスタとして動作する。一方、第1ゲート電極26及び第2ゲート電極27の少なくとも一方、オフ信号が入力されると、他方に入力される信号がオン信号及びオフ信号のいずれであるかにかかわらず、耐圧特性図2参照を有したダイオードとして動作する。本実施の形態の窒化物系半導体素子10では、第1MOSFET部30がオフ状態の場合に、第1SBD金属電極28は、第1MOSFET部30のドレイン側端部34付近に蓄積する正孔を第1電極24へと排出する。第1MOSFET部30のドレイン側端部34に大きな電圧が印加されないため、第1ゲート絶縁膜22が破壊されるのを防止することができる。また、第2MOSFET部31においても同様に、第2MOSFET部31がオフ状態の場合に、第2MOSFET部31のドレイン側端部34に大きな電圧が印加されないため、第2ゲート絶縁膜23が破壊されるのを防止することができる。また、双方向動作において、第2電極25に負のバイアス電圧が印加されている場合においては、第1SBD金属電極28は、順方向となるため、第2MOSFET部31は、主電流のオンオフを制御する制御回路として機能することができる。従って、第1ゲート絶縁膜22及び第2ゲート絶縁膜23の破壊を防止すると共に、信頼性を向上させた、ノーマリオフの双方向動作が可能な窒化物系半導体素子10が得られる。[第2の実施の形態]第2の実施の形態の窒化物系半導体素子は、第1の実施の形態の窒化物系半導体素子10と略同様の構成及び動作であるため、同一部分には同一符号を付して詳細な説明を省略し、異なる部分のみ詳細に説明する。第1の実施の形態では、2つ備えられたトランジスタの双方を、MOSFET構造を有するノーマリオフとして構成した窒化物系半導体素子10について説明したが、本実施の形態では、一方のトランジスタのみが、ノーマリオフであるMOSFET構造を有する窒化物系半導体素子について説明する。本実施の形態の窒化物系半導体装置である窒化物系半導体素子の概略構成の一例の断面図を図8に示す。また、図8に示した窒化物系半導体素子40の等価回路図を図9に示す。本実本実施の形態の窒化物系半導体素子40は、第1MOSFET部30及びHEMT部44を備えて構成されている。第1電極24側のスイッチである第1MOSFET部30は、第1の実施の形態において上述したように、ノーマリオフのトランジスタとなっている。一方、第2電極25側のスイッチであるトランジスタは、ショットキーゲートSBD金属ゲート電極42を有するHEMT構造HEMT部44となっている。なお、SBD金属ゲート電極42は、例えば、第1の実施の形態の第2SBD金属電極29と同様にものを用いることができる。第1MOSFET部30の移動度は、一般に、100~200cm2/Vsとされているが、これはHEMT部44のチャネル層の移動度である1500~2000cm2/Vsと比較して、著しく小さい。そのため、一方のトランジスタをHEMT構造とすることにより、両方をMOSFET構造とする場合に比べて、窒化物系半導体素子10全体の抵抗の上昇を抑制することが可能となる。双方向スイッチにおいては、ゲート制御回路の故障や、電源投入時の電極間の短絡を防止する必要があるが、本実施の形態の窒化物系半導体素子40のように一方のスイッチをMOSFET構造第1MOSFET部30、他方のスイッチをHEMT構造HEMT部44として構成することで、電極間の短絡を防止することができ、かつ抵抗の低い双方向スイッチ窒化物系半導体素子40を提供することが可能となる。なお、本実施の形態のように、一方がHMET構造である場合には、第2電極25が第1電極24に対して負バイアスとなる条件においては、第1SBD金属電極28が順方向となり、第1ゲート電極26にオフ信号が入力されていても短絡してしまうため、短絡が起きる可能性がある場合は、第2電極25側が必ず正バイアスになるような回路で窒化物系半導体素子40を使用することが必要である。[第3の実施の形態]第3の実施の形態の窒化物系半導体素子は、第1の実施の形態の窒化物系半導体素子10と略同様の構成及び動作であるため、同一部分には同一符号を付して詳細な説明を省略し、異なる部分のみ詳細に説明する。本実施の形態の窒化物系半導体装置である窒化物系半導体素子の概略構成の一例を示す断面図を図10に示す。本実施の形態の窒化物系半導体素子50では、第1の実施の形態の窒化物系半導体素子10では、AlGaN層20とショットキー接合された電極として第1SBD金属電極28と、第2SBD金属電極29とが設けられているがこれにかわり、AlGaN層20とpn接合された半導体層と、当該半導体層上にオーミック接合された電極が設けられている。本実施の形態の窒化物系半導体素子50は、AlGaN層20の上にpn接合されたp-AlGaN層52が設けられており、さらにp-AlGaN層52の上にオーミック電極54が形成されている。また、AlGaN層20の上にpn接合されたp-AlGaN層53が設けられており、さらにp-AlGaN層53の上にオーミック電極55が形成されている。本実施の形態の窒化物系半導体素子50のp-AlGaN層52及びp-AlGaN層53においても、第1の実施の形態の窒化物系半導体素子10の第1SBD金属電極28及び第2SBD金属電極29と同様に、第1MOSFET部30及び第2MOSFET部31のドレイン側端部に集まる正孔を第1電極24及び第2電極25に排出する機能を有しているため、同様の効果が得られる。なお、第1の実施の形態に示した第1SBD金属電極28と本実施の形態のp-AlGaN層52とを混載するように構成してもよい。また、第1の実施の形態に示した第2SBD金属電極29と本実施の形態のp-AlGaN層53とを混載するように構成してもよい。[第4の実施の形態]第4の実施の形態の窒化物系半導体素子は、第1の実施の形態の窒化物系半導体素子10及び第2の実施の形態の窒化物系半導体素子50と略同様の構成及び動作であるため、同一部分には同一符号を付して詳細な説明を省略し、異なる部分のみ詳細に説明する。本実施の形態の窒化物系半導体装置である窒化物系半導体素子の概略構成の一例を示す断面図を図11に、また、上第1電極24及び第2電極25が形成されている側から見た平面図を図12に示す。なお、図11は図12におけるA-A断面での構成である。本実施の形態の窒化物系半導体素子60では、第1の実施の形態の窒化物系半導体素子10ではAlGaN層20上に設けられていた第1SBD金属電極28及び第2SBD金属電極29にかわり、AlGaN層20及びGaN層16に埋込まれた第1SBD金属電極62及び第2SBD金属電極63が設けられている。本実施の形態では、AlGaN層20の表面から、AlGaN層20を貫通し、GaN層16に到るまで第1リセス部64及び第2リセス部65が形成されており、当該第1リセス部64に第1SBD金属電極62が設けられており、かつ、当該第2リセス部65に第2SBD金属電極63が設けられている。図12におけるB-B断面での構成は図1に示したような構成となる。なお、第1リセス部64及び第2リセス部65は、図12に示すように、部分的に設けられている。このように第1リセス部64に第1SBD金属電極62が設けられており、かつ、当該第2リセス部65に第2SBD金属電極63が設けられていることにより、第1MOSFET部30及び第2MOSFET部31界面に蓄積する正孔をより効率的に第1電極24及び第2電極25に排出することができる。なお、第1リセス部64及び第2リセス部65の深さは、少なくともAlGaN層20内部まででもよいが、好ましくは図11に示したようにGaN層16に到達している方がよく、特に2DEGの発生部分2DEG層18に第1SBD金属電極62及び第2SBD金属電極63が接触していることが好ましい。[第5の実施の形態]第5の実施の形態の窒化物系半導体素子は、第1の実施の形態の窒化物系半導体素子10、第3の実施の形態の窒化物系半導体素子50、及び第4の実施の形態の窒化物系半導体素子60と略同様の構成及び動作であるため、同一部分には同一符号を付して詳細な説明を省略し、異なる部分のみ詳細に説明する。本実施の形態の窒化物系半導体装置である窒化物系半導体素子の概略構成の一例を示す断面図を図13に示す。本実施の形態の窒化物系半導体素子70では、第1ゲート絶縁膜22の下部領域にn領域となる第1電極24側のnAlGan層74-1及びnGaN層72-1と、第1SBD金属電極28側のnAlGaN層74-2及びnGaN層72-2が設けられている。また同様に、第2ゲート絶縁膜23の下部領域にn領域となる第2電極25側のnAlGan層75-1及びnGaN層73-1と、第2SBD金属電極29側のnAlGaN層75-2及びnGaN層73-2が設けられている。第1電極24と第1ゲート電極26との間の第1ゲート絶縁膜22の下部領域のn領域であるnAlGaN層74-1は、第1電極24と接合されている。第1ゲート電極26と第1SBD金属電極28との間の第1ゲート絶縁膜22の下部領域のn領域であるnGaN層72-2及びnAlGaN層74-2は、第1SBD金属電極28とは接続されていない。また同様に、第2電極25と第2ゲート電極27との間の第2ゲート絶縁膜23の下部領域のn領域であるnAlGaN層75-1は、第2電極25と接合されている。第2ゲート電極27と第2SBD金属電極29との間の第2ゲート絶縁膜23の下部領域のn領域であるnGaN層73-2及びnAlGaN層75-2は、第2SBD金属電極29とは接続されていない。本実施の形態のn領域nGaN層72-1、72-2、73-1、73-2及びnAlGaN層74-1、74-2、75-1、75-2は、AlGaN層20を形成後、該当個所にSiを1015cm-2程度でイオン注入し、その後1000°C前後で熱処理することにより、AlGaN層20がnAlGaN層74-1、74-2、75-1、75-2に、GaN層16がnGaN層72-1、72-2、73-1、73-2に変化することで形成される。このように第1ゲート絶縁膜22及び第2ゲート絶縁膜23下部領域にn領域が設けられていることにより、第1ゲート絶縁膜22及び第2ゲート絶縁膜23の側壁部分第1リセス部32の側壁部分及び第2リセス部33の側壁部分がチャネル領域となっているために、当該側壁部分を伝わって流れる抵抗成分を除去することができ、窒化物系半導体素子70全体の抵抗を小さくすることができる。なお、上述の第1の実施の形態~第5の実施の形態の窒化物系半導体素子10、40、50、60、70では、電子供給層としてAlGaN層20を用いているがこれに限らず、AlGaNが主成分であればよい。また、上述の第1の実施の形態~第5の実施の形態の窒化物系半導体素子10、40、50、60、70では、基板12上に1つの窒化物系半導体素子10、40、50、60、70が形成されている構成について説明したがこれに限らず、1つの基板12上に、お互いに電気的に絶縁された複数の上述の第1の実施の形態~第5の実施の形態の窒化物系半導体素子10、40、50、60、70を配置して、お互いに配線することによってインバータ等を構成してもよい。また、上述の第1の実施の形態、第2の実施の形態、第4の実施の形態、及び第5の実施の形態の窒化物系半導体素子10、40、60、70では、AlGaN層20にショットキー接合されたショットキー電極第1SBD金属電極28、62、第2SBD金属電極29、63により構成される場合について説明したが、当該ショットキー電極をp-AlGaN電極、またはp-GaN電極に置き換えてもよい。をp-AlGaN電極、またはp-GaN電極を用いる場合は、窒化物系半導体素子10、40、60、70を製造するためにをp-AlGaN電極、またはp-GaN電極を成膜しなければならないため、製造方法がショットキー電極を設ける場合に比べてやや複雑になる反面、第1ゲート電極26及び第2ゲート電極27のリーク電流を各段に減少させることができる。