複数の端子を有する被試験デバイスとの間で通信する試験パターンを生成する試験パターン生成装置であって、基本サイクル中に前記複数の端子のそれぞれとの間で通信する信号パターンを示すサイクルプリミティブをユーザの指示に基づき生成するプリミティブ生成部と、ユーザの指示に基づき複数の前記サイクルプリミティブを配列して、複数の基本サイクル分の信号パターンを示すデバイスサイクルを生成するデバイスサイクル生成部と、ユーザの指示に基づき複数の前記デバイスサイクルを配列して、前記被試験デバイスに供給する前記試験パターンのシーケンスを生成するシーケンス生成部と、を備える試験パターン生成装置。前記プリミティブ生成部は、前記サイクルプリミティブを波形図で生成し、前記シーケンス生成部は、前記試験パターンのシーケンスを表形式で生成する請求項1に記載の試験パターン生成装置。前記シーケンス生成部は、前記試験パターンのシーケンス中にループ処理を含めて生成する請求項2に記載の試験パターン生成装置。前記シーケンス生成部は、前記試験パターンのシーケンス中にループ処理を含める場合に、ユーザがループ変数を指定することに応じて、前記表形式のシーケンスにループ変数の名前を表示する請求項3に記載の試験パターン生成装置。前記デバイスサイクル生成部は、前記デバイスサイクルを波形図で生成する請求項1から4のいずれか一項に記載の試験パターン生成装置。前記デバイスサイクル生成部は、デバイスサイクルを波形図で生成中にユーザの指示を受けると、表形式のタイミング表を編集するタイミングエディタを立ち上げ前記信号パターンのタイミング値を設定させる請求項5に記載の試験パターン生成装置。前記デバイスサイクル生成部は、デバイスサイクル中にループ処理を含めて生成する請求項6に記載の試験パターン生成装置。前記デバイスサイクル生成部は、デバイスサイクル中にループ処理を含める場合に、ユーザがループ変数を指定することに応じて、前記波形図または前記タイミング表にループ変数の名前を表示する請求項7に記載の試験パターン生成装置。複数の端子を有する前記被試験デバイスの試験プログラムを生成する試験プログラム生成装置であって、請求項1から8のいずれか一項に記載の試験パターン生成装置と、前記試験パターン生成装置が生成した前記試験パターンのシーケンスを、試験パターンファイルとして保存するシーケンス保存部と、ユーザの指示に基づいて前記試験パターンのシーケンスで用いる変数の値を入力する変数入力部と、入力した前記変数を、パラメータファイルとして保存するパラメータ保存部と、ユーザの指示に基づいて前記試験プログラムに前記試験パターンファイルおよび前記パラメータファイルを対応付けて、前記試験プログラムを生成するプログラム生成部と、を備える試験プログラム生成装置。前記プログラム生成部は、実行形式の前記試験プログラムを生成する請求項9に記載の試験プログラム生成装置。前記被試験デバイスはメモリデバイスである請求項9または10に記載の試験プログラム生成装置。前記変数入力部は、変数として、前記メモリデバイスに対するアドレス値およびデータ値の元データを入力する請求項11に記載の試験プログラム生成装置。前記変数入力部は、変数として、前記シーケンスまたは前記デバイスサイクルが含むループ処理のループ回数を指定する値を入力する請求項9から12のいずれか一項に記載の試験プログラム生成装置。複数の端子を有する被試験デバイスの試験を実行させる試験プログラムを生成する生成方法であって、基本サイクル中に前記複数の端子のそれぞれとの間で通信する信号パターンを示すサイクルプリミティブをユーザの指示に基づき生成するプリミティブ生成段階と、ユーザの指示に基づき複数の前記サイクルプリミティブを配列して、複数の基本サイクル分の信号パターンを示すデバイスサイクルを生成するデバイスサイクル生成段階と、ユーザの指示に基づき複数の前記デバイスサイクルを配列して、前記被試験デバイスに供給する試験パターンのシーケンスを生成するシーケンス生成段階と、前記試験パターンのシーケンスを、試験パターンファイルとして保存するシーケンス保存段階と、ユーザの指示に基づいて前記試験パターンのシーケンスで用いる変数の値を入力する変数入力段階と、入力した前記変数を、パラメータファイルとして保存するパラメータ保存段階と、ユーザの指示に基づいて前記試験パターンファイルおよび前記パラメータファイルを対応付けて、前記試験プログラムを生成するプログラム生成段階と、を備える生成方法。請求項14に記載の生成方法を、コンピュータにより実行させるプログラム。複数の端子を有する被試験デバイスを試験する試験装置であって、請求項9から13のいずれか一項に記載の試験プログラム生成装置と、前記試験プログラム生成装置が生成した前記試験プログラムを記憶する試験プログラム記憶部と、前記試験プログラムにおいて対応づけられた、前記試験パターンファイルに指定された前記試験パターンおよび前記パラメータファイルに指定された前記変数の値を用いて当該試験プログラムにより被試験デバイスの試験を実行させる試験実行部と、を備える試験装置。しかしながら、このような試験プログラムの、特に被試験デバイスと通信する試験パターンを作成するには、ユーザは、試験装置のハードウェア仕様および試験装置用のプログラム言語の知識およびプログラミング経験等が求められ、試験パターンを簡単に作成することが困難であった。本発明の第1の態様においては、複数の端子を有する被試験デバイスとの間で通信する試験パターンを生成する試験パターン生成装置であって、基本サイクル中に複数の端子のそれぞれとの間で通信する信号パターンを示すサイクルプリミティブをユーザの指示に基づき生成するプリミティブ生成部と、ユーザの指示に基づき複数のサイクルプリミティブを配列して、複数の基本サイクル分の信号パターンを示すデバイスサイクルを生成するデバイスサイクル生成部と、ユーザの指示に基づき複数のデバイスサイクルを配列して、被試験デバイスに供給する試験パターンのシーケンスを生成するシーケンス生成部と、を備える試験パターン生成装置、ならびに試験プログラム生成装置、生成方法、プログラム、および試験装置を提供する。なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。図1は、本実施形態に係る試験パターン生成装置100の構成例をシーケンス10と共に示す。試験パターン生成装置100は、複数の端子を有する被試験デバイスとの間で通信する試験パターンを生成する。試験パターン生成装置100は、プリミティブ生成部110と、プリミティブ記憶部120と、デバイスサイクル生成部130と、デバイスサイクル記憶部140と、シーケンス生成部150と、を備える。プリミティブ生成部110は、基本サイクル中に複数の端子のそれぞれとの間で通信する信号パターンを示すサイクルプリミティブ122をユーザの指示に基づき生成する。ここで、基本サイクルは、試験装置が被試験デバイスと送受信する信号の1サイクルであり、試験装置が発生できる信号の最小単位であってよい。また、サイクルプリミティブ122は、基本サイクル内における信号パターンの構成要素である。プリミティブ生成部110は、サイクルプリミティブ122を波形図で生成する。プリミティブ生成部110は、信号波形を形成するパラメータをユーザが入力することに応じてサイクルプリミティブ122を生成してよい。プリミティブ生成部110は、サイクルプリミティブ122を、被試験デバイスの端子毎に生成する。また、プリミティブ生成部110は、予め信号波形の雛形が記憶され、当該雛形をユーザが呼び出してパラメータを入力または変更することに応じてサイクルプリミティブ122を生成してよい。プリミティブ記憶部120は、プリミティブ生成部110が生成したサイクルプリミティブ122を記憶する。プリミティブ記憶部120は、ユーザの入力したパラメータ等をデータファイルとして記憶してよい。プリミティブ記憶部120は、データを記憶するメモリ装置でよく、外部記憶装置等であってよい。また、プリミティブ記憶部120は、サイクルプリミティブ122の雛形が記憶されてよく、プリミティブ生成部110が当該雛形を呼び出してユーザに表示してよい。デバイスサイクル生成部130は、ユーザの指示に基づき複数のサイクルプリミティブ122を配列して、複数の基本サイクル分の信号パターンを示すデバイスサイクルを生成する。ここで、デバイスサイクルは、被試験デバイスにとって命令または応答等の意味のある信号単位で生成されてよい。デバイスサイクル生成部130は、デバイスサイクルを波形図で生成する。デバイスサイクル記憶部140は、デバイスサイクル生成部130が生成するデバイスサイクルを記憶する。デバイスサイクル記憶部140は、データを記憶するメモリ装置でよく、外部記憶装置等であってよい。シーケンス生成部150は、ユーザの指示に基づき複数のデバイスサイクルを配列して、被試験デバイスに供給する試験パターンのシーケンス10を生成する。シーケンス生成部150は、試験パターンのシーケンス10を表形式で生成する。即ち、シーケンス生成部150は、ユーザの指定により、デバイスサイクルを表形式で配列し、当該デバイスサイクルの配列を記述したシーケンス10を、試験パターンとして出力する。図2は、本実施形態に係るプリミティブ生成部110がユーザに表示する設定画面200の構成例を示す。設定画面200は、端子情報表示部210と、波形情報表示部220と、ドライバ動作範囲表示部230と、ストローブ情報表示部240と、波形説明部250とを有する。端子情報表示部210は、通信すべき被試験デバイスの端子情報を表示する。端子情報表示部210は、端子の名称、正負論理、端子種類、サイクル時間等の端子情報を表示する。端子情報表示部210は、これらの端子情報を入力する端子情報入力部においてユーザが入力した結果を表示してよい。この場合、端子情報入力部は、端子情報を入力する画面を表示してユーザに端子情報を入力させてよい。また、端子情報表示部210は、表示した領域をユーザが操作することで、端子情報を入力および変更させてよい。例えば、端子情報表示部210は、端子の名称をDevicePinと示した領域に表示する。また、端子情報表示部210は、当該端子の正負論理をP/Nと示した領域に、正論理の場合はPOSITIVE、負論理の場合はNEGATIVEと表示する。また、端子情報表示部210は、端子の種類をtypeと示した領域に、当該端子が入出力端子の場合はIO、ドライバ端子の場合はIN、高電圧ドライバ端子の場合はINH、コンパレータ端子の場合はOUTと表示する。ここで、入出力端子は、パターン信号を入力および出力する端子であり、ドライバ端子は、パターン信号を入力する端子であり、コンパレータ端子は応答信号を出力する端子である。また、端子情報表示部210は、サイクルプリミティブ122の1サイクルの時間をRateと示した領域に表示してよい。本図において、ユーザが、被試験デバイスのCLE端子に、正論理で、ドライバ端子とした1サイクル300nsのサイクルプリミティブ122を生成する例を示す。波形情報表示部220は、生成するサイクルプリミティブ122の波形情報をユーザの入力に応じて表示する。波形情報表示部220は、サイクルプリミティブ122の波形モード、データ、タイミング値等の情報を表示する。波形情報表示部220は、表示した領域をユーザが操作することで、波形情報を入力および変更させてよい。例えば、波形情報表示部220は、波形モードをWaveFormと示した領域に表示する。ここで、波形情報表示部220は、波形モードとして、NRZ波形、反転NRZ波形、RZ波形、反転RZ波形、ハイ信号、ロー信号、またはオープン等を文字またはアイコン等で表示してユーザに選択させてよい。本図において、ユーザがNRZ波形を選択入力したことに応じて、波形情報表示部220は、NRZ波形を示すアイコンを表示する例を示す。また、波形情報表示部220は、波形のデータ値をDataと示した領域に、1または0と表示する。また、波形情報表示部220は、波形の第1のタイミング値をe1と示した領域に表示する。また、波形情報表示部220は、波形の第2のタイミング値をe2と示した領域に表示する。波形情報表示部220は、第1のタイミング値を波形の立ち上がりタイミング値とし、第2のタイミング値を波形の立ち下がりタイミング値としてユーザに入力させてよい。ドライバ動作範囲表示部230は、生成するパターン信号のうち、被試験デバイスに入力させるドライバ信号として動作する範囲の波形情報を、ユーザの入力に応じて表示する。ドライバ動作範囲表示部230は、サイクルプリミティブ122の波形モード、タイミング値等の波形情報を表示する。ドライバ動作範囲表示部230は、表示した領域をユーザが操作することで、波形情報を入力および変更させてよい。ドライバ動作範囲表示部230は、端子情報表示部210のtype領域がIOと表示されて、被試験デバイスの入出力端子と通信する場合にユーザ入力が有効となる。試験パターン生成装置100は、例えば、ドライバ動作範囲表示部230のDriverEnableと示した領域のチェックボックスにユーザがチェックしたことに応じて、ユーザが入力した波形をドライバ信号として生成する。ドライバ動作範囲表示部230は、波形モードをWaveFormと示した領域に表示する。ドライバ動作範囲表示部230は、波形モードとして、NRZ波形、RZ波形等を文字またはアイコン等で表示してユーザに選択させてよい。また、ドライバ動作範囲表示部230は、波形の第3のタイミング値をd1と示した領域に表示する。また、ドライバ動作範囲表示部230は、波形の第4のタイミング値をd2と示した領域に表示する。ドライバ動作範囲表示部230は、第3のタイミング値をドライバ波形の開始タイミング値とし、第2のタイミング値をドライバ波形の終了タイミング値としてユーザに入力させてよい。ストローブ情報表示部240は、被試験デバイスからの出力信号をストローブ信号のタイミングで比較判定を実行する場合のストローブ情報を、ユーザの入力に応じて表示する。ストローブ情報表示部240は、期待値、ストローブ信号種類、ストローブ位置等のストローブ情報を表示する。ストローブ情報表示部240は、表示した領域をユーザが操作することで、ストローブ情報を入力および変更させてよい。ストローブ情報表示部240は、端子情報表示部210のtype領域がIOまたはOUTと表示されて、被試験デバイスの出力端子と通信する場合にユーザ入力が有効となる。試験パターン生成装置100は、例えば、ストローブ情報表示部240のConparisonEnableと示した領域のチェックボックスにユーザがチェックしたことに応じて、ユーザが入力したストローブ位置で期待値との比較判定をするパターン信号を生成する。ストローブ情報表示部240は、期待値をExpと示した領域に表示する。ストローブ情報表示部240は、期待値として、1、0、ハイ、またはロー等を文字またはアイコン等で表示してユーザに選択させてよい。また、ストローブ情報表示部240は、ストローブ信号種類をTypeと示した領域に表示する。ストローブ情報表示部240は、1つのストローブ信号位置で比較判定するストローブ信号種類としてSingle、2つのストローブ信号位置の間の範囲で比較判定するストローブ信号種類としてWindowと表示してユーザに選択させてよい。また、ストローブ情報表示部240は、波形の第5のタイミング値をs1と示した領域に表示する。また、ストローブ情報表示部240は、波形の第6のタイミング値をs2と示した領域に表示する。ストローブ情報表示部240は、第5のタイミング値をSingleストローブのストローブ位置、またはWindowストローブの比較判定開始位置とし、第6のタイミング値をWindowストローブの比較判定終了位置としてユーザに入力させてよい。波形説明部250は、波形と、波形を形成するパラメータとの時間的な位置関係を表示する。波形説明部250は、おおよその時間的な位置関係を表示して、設定するパラメータと波形との関係をユーザに把握させる。本図において、波形説明部250は、第1から第6のタイミング値を、実線または破線による波形の概略図形と共に表示する例を示す。以上のように、本実施形態に係るプリミティブ生成部110は、被試験デバイスと送受信する信号の1サイクル分の波形の情報を表示し、ユーザの入力に応じてサイクルプリミティブ122を生成する。プリミティブ生成部110は、ラジオボタン、チェックボックス、スライダー、スピンボタン、リストボックス、ドロップダウンリスト、およびテキストボックス等のグラフィカルユーザインターフェースを用いてユーザ入力させるので、ユーザは、試験装置のハードウェア仕様および試験装置用のプログラム言語等を意識することなしに、サイクルプリミティブ122を生成することができる。図3は、本実施形態に係るデバイスサイクル生成部130がユーザに表示する設定画面300の構成例を示す。設定画面300は、番号表示部310と、名称表示部320と、端子名称表示部330と、波形表示領域340とを有する。番号表示部310は、配列したサイクルプリミティブ122の番号を表示する。番号表示部310は、サイクルプリミティブ122の信号波形をデバイスサイクルとして通信する順に番号を付して表示してよい。名称表示部320は、配列したサイクルプリミティブ122の名称を表示する。ここで、サイクルプリミティブ122の名称は、サイクルプリミティブ122に付されたファイル名であってよく、これに代えて、サイクルプリミティブ122に付されたラベルであってよい。端子名称表示部330は、被試験デバイスの端子名称を表示する。図中において、端子名称表示部330は、被試験デバイスのLOOP、ALE、CE、およびWE端子の4つの端子名称を表示する例を示す。波形表示領域340は、配列したサイクルプリミティブ122の波形図を表示する。本図において、ユーザはcp1、cp2、およびcp3の3つのサイクルプリミティブ122を順にデバイスサイクルとして配列したことに応じて、当該3つのサイクルプリミティブ122の波形図を表示した例を示す。ここで、デバイスサイクル生成部130は、デバイスサイクルを波形図で生成中にユーザの指示を受けると、表形式のタイミング表を編集するタイミングエディタを立ち上げ、信号パターンのタイミング値を設定させる。即ち、デバイスサイクル生成部130は、ユーザの指示に応じて、デバイスサイクルのタイミングの数値を表形式にして表示して編集させるタイミングエディタを立ち上げ、タイミングの数値をユーザに編集させる。これによって、デバイスサイクル生成部130は、デバイスサイクルの波形を波形図で確認しつつ、タイミングの具体的な数値を直接編集することができる。また、デバイスサイクル生成部130は、デバイスサイクル中にループ処理を含めて生成する。デバイスサイクル生成部130は、ユーザの指定に応じて、1以上のサイクルプリミティブ122を指定回数分ループする処理を含めてよい。ここで、デバイスサイクル生成部130は、番号表示部310の番号で、ループ範囲をユーザに指定させてよい。また、デバイスサイクル生成部130は、比較判定しながら指定回数分ループさせるループ処理をデバイスサイクル中に含めてよい。この場合、デバイスサイクル生成部130は、比較判定した結果、期待値と一致した場合の処理および期待値と一致しなかった場合の処理をユーザに指定させてよい。また、デバイスサイクル生成部130は、デバイスサイクル中にループ処理を含める場合に、ユーザがループ変数を指定することに応じて、波形表示領域340の波形図またはタイミング表にループ変数の名前を表示してよい。この場合、デバイスサイクル生成部130は、設定画面300にループ変数の名前を表示してよい。本図において、波形表示領域340は、ループ変数LP1を表示する例を示した。ここで、デバイスサイクル生成部130は、ループ変数LP1をユーザがクリックすることで、ループ処理の詳細を表示させてよい。このように、デバイスサイクル生成部130は、サイクルプリミティブ122の波形図を表示させつつ、ユーザにデバイスサイクルを生成させることができる。したがって、ユーザは、試験装置のハードウェア仕様および試験装置用のプログラム言語等を意識することなしに、デバイスサイクルを生成することができる。図4は、本実施形態に係るシーケンス生成部150がユーザに表示する設定画面360の構成例を示す。設定画面360は、シーケンス10に含まれるデバイスサイクルを表形式で表示する。設定画面360は、実行指定列362と、番号表示列364と、名称表示列366とを有する。実行指定列362は、同一の行に表示されたデバイスサイクルを実行するか否かを指定する。実行指定列362は、チェックボックスを含み、ユーザが当該チェックボックスにチェックを入れたことに応じて、チェックを入れた行に入力されたデバイスサイクルを実行すべきデバイスサイクルとしてよい。番号表示列364は、行番号を示す列である。番号表示列364は、表の第1行から、番号を1から順に割り当ててよい。シーケンス生成部150は、当該番号を、デバイスサイクルの信号波形をパターン信号として通信する順の番号としてよい。名称表示列366は、デバイスサイクルの名称を表示する。ここで、デバイスサイクルの名称は、デバイスサイクルに付されたファイル名であってよく、これに代えて、デバイスサイクルに付されたラベルであってよい。ここで、シーケンス生成部150は、試験パターンのシーケンス中にループ処理を含めて生成する。シーケンス生成部150は、ユーザの指定に応じて、1以上のデバイスサイクルを指定回数分ループする処理を含めてよい。ここで、シーケンス生成部150は、番号表示列364に表示された番号で、ループ範囲をユーザに指定させてよい。また、シーケンス生成部150は、比較判定しながら指定回数分ループさせるループ処理をシーケンス中に含めてよい。この場合、シーケンス生成部150は、比較判定した結果、期待値と一致した場合の処理および期待値と一致しなかった場合の処理をユーザに指定させてよい。シーケンス生成部150は、試験パターンのシーケンス中にループ処理を含める場合に、ユーザがループ変数を指定することに応じて、表形式のシーケンスにループ変数の名前を表示する。この場合、シーケンス生成部150は、設定画面360にループ情報表示列368を設け、ループ変数の名前を表示してよい。本図において、ループ情報表示列368は、ループ変数loop_w_dを表示する例を示した。ここで、シーケンス生成部150は、ループ変数loop_w_dをユーザがクリックすることで、ループ処理の詳細を表示させてよい。このように、シーケンス生成部150は、ユーザが指定したデバイスサイクルを表形式にした設定画面360を表示して、ユーザにシーケンス10を生成させる。これによって、ユーザは、試験装置のハードウェア仕様および試験装置用のプログラム言語等を意識することなしに、試験パターンであるシーケンス10を生成することができる。図5は、本実施形態に係る試験プログラム生成装置400の構成例を試験プログラム20と共に示す。試験プログラム生成装置400は、複数の端子を有する被試験デバイスの試験プログラムを生成する。試験プログラム生成装置400は、図1から図4で説明した試験パターン生成装置100と、シーケンス保存部410と、変数入力部420と、パラメータ保存部430と、プログラム生成部440とを備える。シーケンス保存部410は、試験パターン生成装置100が生成した試験パターンのシーケンス10を、試験パターンファイルとして保存する。シーケンス保存部410は、データを記憶するメモリ装置でよく、外部記憶装置等であってよい。変数入力部420は、ユーザの指示に基づいて試験パターンのシーケンス10で用いる変数の値を入力する。変数入力部420は、変数として、被試験デバイスに対するアドレス値およびデータ値の元データを入力してよい。また、変数入力部420は、変数として、シーケンス10またはデバイスサイクルが含むループ処理のループ回数を指定する値を入力してよい。変数入力部420は、デバイスサイクル生成部130またはシーケンス生成部150の設定画面において、ユーザがループ処理の設定を指示したことに応じて呼び出されてよい。変数入力部420は、ユーザの指定に応じて変数を入力する。パラメータ保存部430は、変数入力部420が入力した変数を、パラメータファイルとして保存する。パラメータ保存部430は、データを記憶するメモリ装置でよく、外部記憶装置等であってよい。プログラム生成部440は、ユーザの指示に基づいて試験プログラムに試験パターンファイルおよびパラメータファイルを対応付けて、試験プログラム20を生成する。プログラム生成部440は、実行形式の試験プログラム20を生成してよい。プログラム生成部440は、ハードウェアモジュールのアルゴリズム、試験条件、および試験フローの情報を有する試験プログラムを予め生成することで、当該試験プログラムに試験パターンを対応づけて試験プログラム20を生成する。これによって、試験プログラム生成装置400は、試験装置のハードウェア仕様および試験装置用のプログラム言語等を意識することなしにユーザが生成した試験パターンを用いて、試験プログラム20を生成することができる。図6は、本実施形態に係る試験装置500の構成例を被試験デバイス30と共に示す。試験装置500は、複数の端子を有する被試験デバイス30を試験する。試験装置500は、図5で説明した試験プログラム生成装置400と、試験プログラム記憶部510と、試験実行部520とを備える。試験プログラム記憶部510は、試験プログラム生成装置400が生成した試験プログラム20を記憶する。試験プログラム記憶部510は、データを記憶するメモリ装置でよく、外部記憶装置等であってよい。試験実行部520は、試験プログラム20において対応づけられた、試験パターンファイルに指定された試験パターンおよびパラメータファイルに指定された変数の値を用いて当該試験プログラム20により被試験デバイス30の試験を実行する。試験実行部520は、アナログ回路、デジタル回路、アナログ/デジタル混載回路、メモリ、およびシステムオンチップSOC等の少なくとも1つの被試験デバイス30を試験してよい。また、被試験デバイス30はメモリデバイスであってよい。試験実行部520は、被試験デバイス30を試験するための試験プログラム20に基づく試験信号を被試験デバイス30に入力して、試験信号に応じて被試験デバイス30が出力する出力信号に基づいて被試験デバイス30の良否を判定する。このように、試験実行部520は、試験パターン生成装置100でユーザが生成させたシーケンス10を用いた試験プログラム20に基づき、試験を実行することができる。以上の本実施例において、試験実行部520は、試験プログラム生成装置400と共に試験装置500に備わることを説明した。これに代えて、試験実行部520は、試験プログラム生成装置400の外部に設置される試験装置であってよい。この場合、図中の試験プログラム生成装置400および試験プログラム記憶部510は、個別の試験プログラム生成装置であってよく、当該試験プログラム生成装置と試験装置とは電気的に接続されてよい。ここで、試験プログラム生成装置と試験装置とは、有線および/または無線通信によるネットワークで接続されてよい。これによって、試験プログラム生成装置は、パーソナルコンピュータまたはワークステーション等の計算機装置で構築することができ、試験装置とは異なる場所で試験プログラムを生成することができる。また、計算機装置内で試験プログラムを生成できるので、当該試験プログラムをデバッグするアプリケーションを当該計算機装置内で実行することで、効率的に試験プログラムを生成することができる。また、計算機装置は、試験結果の評価解析アプリケーションを実行することで、試験装置が試験を実行中に、ユーザは試験結果の評価および解析作業をすることができる。図7は、コンピュータ1900のハードウェア構成の一例を示す。本実施形態に係るコンピュータ1900は、ホストコントローラ2082により相互に接続されるCPU2000、RAM2020、グラフィックコントローラ2075、および表示装置2080を有するCPU周辺部と、入出力コントローラ2084によりホストコントローラ2082に接続される通信インターフェイス2030、ハードディスクドライブ2040、およびDVDドライブ2060を有する入出力部と、入出力コントローラ2084に接続されるROM2010、フレキシブルディスクドライブ2050、および入出力チップ2070を有するレガシー入出力部と、を備える。ホストコントローラ2082は、RAM2020と、高い転送レートでRAM2020をアクセスするCPU2000およびグラフィックコントローラ2075とを接続する。CPU2000は、ROM2010およびRAM2020に格納されたプログラムに基づいて動作し、各部の制御を行う。グラフィックコントローラ2075は、CPU2000等がRAM2020内に設けたフレームバッファ上に生成する画像データを取得し、表示装置2080上に表示させる。これに代えて、グラフィックコントローラ2075は、CPU2000等が生成する画像データを格納するフレームバッファを、内部に含んでもよい。入出力コントローラ2084は、ホストコントローラ2082と、比較的高速な入出力装置である通信インターフェイス2030、ハードディスクドライブ2040、DVDドライブ2060を接続する。通信インターフェイス2030は、ネットワークを介して他の装置と通信する。ハードディスクドライブ2040は、コンピュータ1900内のCPU2000が使用するプログラムおよびデータを格納する。DVDドライブ2060は、DVD-ROM2095からプログラムまたはデータを読み取り、RAM2020を介してハードディスクドライブ2040に提供する。また、入出力コントローラ2084には、ROM2010と、フレキシブルディスクドライブ2050、および入出力チップ2070の比較的低速な入出力装置とが接続される。ROM2010は、コンピュータ1900が起動時に実行するブートプログラム、および/または、コンピュータ1900のハードウェアに依存するプログラム等を格納する。フレキシブルディスクドライブ2050は、フレキシブルディスク2090からプログラムまたはデータを読み取り、RAM2020を介してハードディスクドライブ2040に提供する。入出力チップ2070は、フレキシブルディスクドライブ2050を入出力コントローラ2084へと接続すると共に、例えばパラレルポート、シリアルポート、キーボードポート、マウスポート等を介して各種の入出力装置を入出力コントローラ2084へと接続する。RAM2020を介してハードディスクドライブ2040に提供されるプログラムは、フレキシブルディスク2090、DVD-ROM2095、またはICカード等の記録媒体に格納されて利用者によって提供される。プログラムは、記録媒体から読み出され、RAM2020を介してコンピュータ1900内のハードディスクドライブ2040にインストールされ、CPU2000において実行される。プログラムは、コンピュータ1900にインストールされ、コンピュータ1900を試験パターン生成装置100または試験プログラム生成装置400として機能させる。プログラムに記述された情報処理は、コンピュータ1900に読込まれることにより、ソフトウェアと上述した各種のハードウェア資源とが協働した具体的手段である試験パターン生成装置100または試験プログラム生成装置400として機能する。そして、この具体的手段によって、本実施形態におけるコンピュータ1900の使用目的に応じた情報の演算または加工を実現することにより、使用目的に応じた特有のプリミティブ生成部110、プリミティブ記憶部120、デバイスサイクル生成部130、デバイスサイクル記憶部140、シーケンス生成部150、シーケンス保存部410、変数入力部420、パラメータ保存部430、およびプログラム生成部440等が構築される。一例として、コンピュータ1900と外部の装置等との間で通信を行う場合には、CPU2000は、RAM2020上にロードされた通信プログラムを実行し、通信プログラムに記述された処理内容に基づいて、通信インターフェイス2030に対して通信処理を指示する。通信インターフェイス2030は、CPU2000の制御を受けて、RAM2020、ハードディスクドライブ2040、フレキシブルディスク2090、またはDVD-ROM2095等の記憶装置上に設けた送信バッファ領域等に記憶された送信データを読み出してネットワークへと送信し、もしくは、ネットワークから受信した受信データを記憶装置上に設けた受信バッファ領域等へと書き込む。このように、通信インターフェイス2030は、DMAダイレクトメモリアクセス方式により記憶装置との間で送受信データを転送してもよく、これに代えて、CPU2000が転送元の記憶装置または通信インターフェイス2030からデータを読み出し、転送先の通信インターフェイス2030または記憶装置へとデータを書き込むことにより送受信データを転送してもよい。また、CPU2000は、ハードディスクドライブ2040、DVDドライブ2060DVD-ROM2095、フレキシブルディスクドライブ2050フレキシブルディスク2090等の外部記憶装置に格納されたファイルまたはデータベース等の中から、全部または必要な部分をDMA転送等によりRAM2020へと読み込ませ、RAM2020上のデータに対して各種の処理を行う。そして、CPU2000は、処理を終えたデータを、DMA転送等により外部記憶装置へと書き戻す。このような処理において、RAM2020は、外部記憶装置の内容を一時的に保持するものとみなせるから、本実施形態においてはRAM2020および外部記憶装置等をメモリ、記憶部、または記憶装置等と総称する。本実施形態における各種のプログラム、データ、テーブル、データベース等の各種の情報は、このような記憶装置上に格納されて、情報処理の対象となる。なお、CPU2000は、RAM2020の一部をキャッシュメモリに保持し、キャッシュメモリ上で読み書きを行うこともできる。このような形態においても、キャッシュメモリはRAM2020の機能の一部を担うから、本実施形態においては、区別して示す場合を除き、キャッシュメモリもRAM2020、メモリ、および/または記憶装置に含まれるものとする。また、CPU2000は、RAM2020から読み出したデータに対して、プログラムの命令列により指定された、本実施形態中に記載した各種の演算、情報の加工、条件判断、情報の検索置換等を含む各種の処理を行い、RAM2020へと書き戻す。例えば、CPU2000は、条件判断を行う場合においては、本実施形態において示した各種の変数が、他の変数または定数と比較して、大きい、小さい、以上、以下、等しい等の条件を満たすかどうかを判断し、条件が成立した場合または不成立であった場合に、異なる命令列へと分岐し、またはサブルーチンを呼び出す。また、CPU2000は、記憶装置内のファイルまたはデータベース等に格納された情報を検索することができる。例えば、第1属性の属性値に対し第2属性の属性値がそれぞれ対応付けられた複数のエントリが記憶装置に格納されている場合において、CPU2000は、記憶装置に格納されている複数のエントリの中から第1属性の属性値が指定された条件と一致するエントリを検索し、そのエントリに格納されている第2属性の属性値を読み出すことにより、所定の条件を満たす第1属性に対応付けられた第2属性の属性値を得ることができる。以上に示したプログラムまたはモジュールは、外部の記録媒体に格納されてもよい。記録媒体としては、フレキシブルディスク2090、DVD-ROM2095の他に、DVDまたはCD等の光学記録媒体、MO等の光磁気記録媒体、テープ媒体、ICカード等の半導体メモリ等を用いることができる。また、専用通信ネットワークまたはインターネットに接続されたサーバシステムに設けたハードディスクまたはRAM等の記憶装置を記録媒体として使用し、ネットワークを介してプログラムをコンピュータ1900に提供してもよい。以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段より前に、先立って等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上まず、、次に、等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。