"化合物半導体積層構造と、前記化合物半導体積層構造上に形成されたゲート絶縁膜と、ゲート電極とを含み、前記ゲート電極は、前記ゲート絶縁膜上に形成されたゲート基部と、前記ゲート基部上に形成されたゲート傘部とを有しており、前記ゲート傘部の下面が前記化合物半導体積層構造とショットキー接触することを特徴とする化合物半導体装置。前記化合物半導体積層構造上に、前記ゲート電極と並んで誘電体が設けられることを特徴とする請求項1に記載の化合物半導体装置。前記ゲート基部は、前記化合物半導体積層構造に形成された第1の溝を前記ゲート絶縁膜を介して埋め込むように形成されることを特徴とする請求項1又は2に記載の化合物半導体装置。前記誘電体は、前記化合物半導体積層構造に形成された第2の溝を埋め込むように形成されることを特徴とする請求項1~3のいずれか1項に記載の化合物半導体装置。前記ゲート絶縁膜に開口が形成されており、前記開口において前記ゲート傘部の下面が前記化合物半導体積層構造とショットキー接触することを特徴とする請求項1~4のいずれか1項に記載の化合物半導体装置。化合物半導体積層構造上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜に前記化合物半導体積層構造の表面の一部を露出させる開口を形成する工程と、前記ゲート絶縁膜上に形成されたゲート基部と、前記ゲート基部上に形成されたゲート傘部とを有するゲート電極を形成する工程とを含み、前記開口において、前記ゲート傘部の下面が前記化合物半導体積層構造とショットキー接触することを特徴とする化合物半導体装置の製造方法。前記化合物半導体積層構造上に、前記ゲート電極と並んで誘電体を設ける工程を更に含むことを特徴とする請求項6に記載の化合物半導体装置の製造方法。前記開口は、前記ゲート電極の長手方向に沿って前記ゲート絶縁膜に形成されることを特徴とする請求項6又は7に記載の化合物半導体装置の製造方法。前記ゲート基部は、前記化合物半導体積層構造に形成された第1の溝を前記ゲート絶縁膜を介して埋め込むように形成されることを特徴とする請求項6~8のいずれか1項に記載の化合物半導体装置の製造方法。前記誘電体は、前記化合物半導体積層構造に形成された第2の溝を埋め込むように形成されることを特徴とする請求項6~9のいずれか1項に記載の化合物半導体装置の製造方法。窒化物半導体装置の電源用途への応用のためには、低損失高耐圧のみならず、ゲート電圧のオフ時に電流が流れない、いわゆるノーマリオフ型エンハンスメント型のデバイスの開発が重要である。例えばHEMTでは、高耐圧のノーマリオフ動作を実現すべく、ゲート電極下にゲート絶縁膜を備えたMISMetalInsulatorSemiconductor型を採用している。更に、閾値を高くするため、ゲート部分の電子供給層又は電子供給層及び電子走行層をエッチングで掘り込んで電極溝を形成してゲート電極を埋め込み形成し電子走行層内の電子を減少させる、いわゆるゲートリセス構造が検討されている。しかしながら、上記のようなMIS型HEMTでは、ゲート電極の一端部位に電界集中が生じて電流コラプス特性が劣化するという問題が発生する。ゲートリセス構造を採用することで、この電界集中が著しく増加する。これにより、電流コラプス特性の著しい劣化が惹起されるという問題がある。本発明は、上記の課題に鑑みてなされたものであり、ノーマリオフ動作に適したMIS型を採用するも、電流コラプス特性を大幅に向上させて、デバイス効率及び耐圧に優れた高い信頼性を実現する化合物半導体装置及びその製造方法を提供することを目的とする。化合物半導体装置の一態様は、化合物半導体積層構造と、前記化合物半導体積層構造上に形成されたゲート絶縁膜と、ゲート電極とを含み、前記ゲート電極は、前記ゲート絶縁膜上に形成されたゲート基部と、前記ゲート基部上に形成されたゲート傘部とを有しており、前記ゲート傘部の下面が前記化合物半導体積層構造とショットキー接触する。化合物半導体装置の製造方法の一態様は、化合物半導体積層構造上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜に前記化合物半導体積層構造の表面の一部を露出させる開口を形成する工程と、前記ゲート絶縁膜上に形成されたゲート基部と、前記ゲート基部上に形成されたゲート傘部とを有するゲート電極を形成する工程とを含み、前記開口において、前記ゲート傘部の下面が前記化合物半導体積層構造とショットキー接触する。上記の諸態様によれば、ノーマリオフ動作に適したMIS型を採用するも、電流コラプス特性を大幅に向上させて、デバイス効率及び耐圧に優れた信頼性の高い化合物半導体装置が実現する。以下、諸実施形態について図面を参照して詳細に説明する。以下の諸実施形態では、化合物半導体装置としてMIS型のAlGaN/GaNHEMTを開示し、その構成について製造方法と共に説明する。なお、以下の図面において、図示の便宜上、相対的に正確な大きさ及び厚みに示していない構成部材がある。第1の実施形態図1~図3は、第1の実施形態によるMIS型のAlGaN/GaNHEMTの製造方法を工程順に示す概略断面図である。先ず、図1aに示すように、成長用基板として例えば半絶縁性のSiC基板1上に、化合物半導体積層構造2を形成する。化合物半導体積層構造2は、バッファ層2a、電子走行層2b、中間層2c、電子供給層2d、及びキャップ層2eを有して構成される。AlGaN/GaNHEMTでは、電子走行層2bの電子供給層2d正確には中間層2cとの界面近傍に2次元電子ガス2DEGが生成される。2DEGを破線で示す。詳細には、SiC基板1上に、例えば有機金属気相成長MOVPE:MetalOrganicVaporPhaseEpitaxy法により、以下の各化合物半導体層を成長する。MOVPE法の代わりに、分子線エピタキシーMBE:MolecularBeamEpitaxy法等を用いても良い。SiC基板1上に、バッファ層2a、電子走行層2b、中間層2c、電子供給層2d、及びキャップ層2eを連続して積層形成する。バッファ層2aにはAlN、電子走行層2bにはiインテンショナリアンドープ-GaN、中間層2cにはi-AlGaN、電子供給層2dにはn-AlGaNをそれぞれ成長する。キャップ層2eとしては、ここでは3層の化合物半導体、例えばn-GaN2e1,AlN2e2,n-GaN2e3を順次成長する。バッファ層2aは膜厚0.1μm程度、電子走行層2bは膜厚3μm程度、中間層2cは膜厚5nm程度、電子供給層2dは膜厚20nm程度で例えばAl比率0.2~0.3程度にそれぞれ形成する。キャップ層2eは、n-GaN2e1を膜厚2nm~3nm程度、AlN2e2を膜厚2nm~3nm程度、n-GaN2e3を膜厚5nm程度にそれぞれ形成する。AlN、GaN、AlGaN、及びGaNの成長条件としては、原料ガスとしてトリメチルアルミニウムガス、トリメチルガリウムガス、及びアンモニアガスの混合ガスを用いる。成長する化合物半導体層に応じて、Al源であるトリメチルアルミニウムガス、Ga源であるトリメチルガリウムガスの供給の有無及び流量を適宜設定する。共通原料であるアンモニアガスの流量は、100ccm~10LM程度とする。また、成長圧力は50Torr~300Torr程度、成長温度は1000°C~1200°C程度とする。GaN、AlGaNをn型として成長する際には、n型不純物として例えばSiを含む例えばSiH4ガスを所定の流量で原料ガスに添加し、GaN及びAlGaNにSiをドーピングする。Siのドーピング濃度は、1×1018/cm3程度~1×1020/cm3程度、例えば5×1018/cm3程度とする。続いて、図1bに示すように、素子分離構造3を形成する。詳細には、化合物半導体積層構造2の素子分離領域に例えばアルゴンArを注入する。これにより、化合物半導体積層構造2及びSiC基板1の表層部分に素子分離構造3が形成される。素子分離構造3により、化合物半導体積層構造2上で活性領域素子領域が画定される。なお、素子分離は、上記の注入法の代わりに、例えばSTIShallowTrenchIsolation法を用いて行っても良い。続いて、図1cに示すように、ソース電極4及びドレイン電極5を形成する。詳細には、先ず、化合物半導体積層構造2の表面におけるソース電極及びドレイン電極の形成予定位置のキャップ層2eに電極溝2A,2Bを形成する。ここで、各電極溝は、キャップ層2eを貫通してその下層まで形成するようにしても良い。例えば、キャップ層2e、電子供給層2d、及び中間層2cを貫通して電子走行層2bの表層部分まで各電極溝を形成することが考えられる。化合物半導体積層構造2の表面におけるソース電極及びドレイン電極の形成予定位置を開口するレジストマスクを形成する。このレジストマスクを用いて、キャップ層2eを電子供給層2dの表面の一部が露出するまでドライエッチングする。これにより、電極溝2A,2Bが形成される。エッチング条件としては、Ar等の不活性ガス及びCl2等の塩素系ガスをエッチングガスとして用い、例えばCl2を流量30sccm、圧力を2Pa、RF投入電力を20Wとする。電極材料として例えばTi/Alを用いる。電極形成には、蒸着法及びリフトオフ法に適した例えば庇構造の2層レジストを用いる。このレジストを化合物半導体積層構造2上に塗布し、電極溝2A,2Bを開口するレジストマスクを形成する。このレジストマスクを用いて、Ti/Alを堆積する。Tiの厚みは20nm程度、Alの厚みは200nm程度とする。リフトオフ法により、庇構造のレジストマスク及びその上に堆積したTi/Alを除去する。その後、SiC基板1を、例えば窒素雰囲気中において例えば550°C程度で熱処理し、残存したTi/Alを電子供給層2dとオーミックコンタクトさせる。以上により、電極溝2A,2BをTi/Alの下部で埋め込むソース電極4及びドレイン電極5が形成される。続いて、図2aに示すように、化合物半導体積層構造2のゲート電極の形成予定位置に電極溝2Cを形成する。なお、図2a~図3bでは、素子分離構造3の図示を省略する。詳細には、リソグラフィー及びドライエッチングにより、キャップ層2eにおけるゲート電極の形成予定位置を加工する。エッチング条件としては、Ar等の不活性ガス及びCl2等の塩素系ガスをエッチングガスとして用い、例えばCl2を流量30sccm、圧力を2Pa、RF投入電力を20Wとする。これにより、キャップ層2eにおけるゲート電極の形成予定位置に、電子供給層2dの表面の一部を露出する電極溝2Cが形成される。電極溝2Cは、ソース電極4とドレイン電極5との間の中央位置からソース電極4側に偏倚した位置に形成される。ここで、ゲート電極の電極溝は、キャップ層2eを貫通しないようにキャップ層2eの表層に形成したり、キャップ層2eを貫通してその下層まで形成するようにしても良い。例えば、キャップ層2eを貫通して電子供給層2dの表層部分まで電極溝を形成することが考えられる。続いて、図2bに示すように、ゲート絶縁膜6を形成する。詳細には、電極溝2Cの内壁面を覆うように、化合物半導体積層構造2上に絶縁材料として例えばAl2O3を堆積し、ゲート絶縁膜6を形成する。Al2O3は、例えば原子層堆積法AtomicLayerDeposition:ALD法により膜厚5nm~100nm程度、ここでは40nm程度に堆積する。なお、Al2O3の堆積は、ALD法の代わりに、例えばCVD法等で行うようにしても良い。また、Al2O3を堆積する代わりに、Alの窒化物又は酸窒化物、シリコンSiの酸化物、窒化物又は酸窒化物、ハフニウムHfの酸化物、窒化物又は酸窒化物等、或いはこれらから適宜に選択して多層に堆積して、ゲート絶縁膜を形成しても良い。続いて、図2cに示すように、ゲート絶縁膜6上にレジストマスク11を形成する。詳細には、ゲート絶縁膜6上にレジストを塗布し、リソグラフィーによりレジストを加工する。これにより、ゲート絶縁膜6上に開口11aを有するレジストマスク11が形成される。開口11aは、ゲート絶縁膜6の表面の、電極溝2Cにおけるドレイン電極5側のエッジ部分上に相当する部分を、形成予定のゲート電極の長手方向ゲート長方向に直交する方向に沿って露出する長溝状に形成される。続いて、図3aに示すように、ゲート絶縁膜6に開口6aを形成する。詳細には、レジストマスク11を用いて、ゲート絶縁膜6をドライエッチングする。これにより、ゲート絶縁膜6のレジストマスク11の開口11aから露出する部分が除去され、ゲート絶縁膜6に開口6aが形成される。開口6aは、キャップ層2eの表面の、電極溝2Cにおけるドレイン電極5側のエッジ部分を、形成予定のゲート電極の長手方向に沿って露出する長溝状に形成される。開口11aは、電極溝2Cの長手方向に沿って、電極溝2Cと略同一の長さに形成することが望ましい。これにより、後述する空乏層の横方向への拡大をゲート電極の長手方向に沿った各部位について得ることができ、デバイス効率及び耐圧の確実な向上に寄与する。レジストマスク11は、灰化処理等により除去される。続いて、図3bに示すように、ゲート電極7を形成する。詳細には、先ず、下層レジスト例えば、商品名PMGI米国マイクロケム社製及び上層レジスト例えば、商品名PFI32A8住友化学社製をそれぞれ例えばスピンコート法によりゲート絶縁膜6上に塗布形成する。紫外線露光により例えば0.8μm径程度の開口を上層レジストに形成する。次に、上層レジストをマスクとして、下層レジストをアルカリ現像液でウェットエッチングする。次に、上層レジスト及び下層レジストをマスクとして、開口内を含む全面にゲートメタル例えば、Ni:膜厚10nm程度/Au:膜厚300nm程度を蒸着する。その後、加温した有機溶剤を用いてリフトオフを行って、下層レジスト及び上層レジストと、上層レジスト上のゲートメタルとを除去する。以上により、電極溝2C内をゲート絶縁膜6を介してゲートメタルの一部で埋め込むゲート電極7が形成される。ゲート電極7は、電極溝2C内をゲートメタルで埋め込む部分のゲート基部7aと、ゲート基部7a上に形成され、ゲート基部7aよりもゲート長方向短手方向に幅広に形成されたゲート傘部7bとを有して構成される。便宜上、ゲート基部7aとゲート傘部7bとの境界を破線で示す。ゲート電極7では、ゲート絶縁膜6の開口6aにおいて、ゲート傘部7bのドレイン電極4側の下面ドレイン側下面7Aが化合物半導体積層構造2のキャップ層2eと直接的に接触ショットキー接触している。本実施形態のAlGaN/GaNHEMTでは、MIS型構造を維持しつつも、一部にショットキー型構造を採用する。即ち、ゲート基部7a及びゲート傘部7bのソース電極4側の下面では、化合物半導体積層構造2との間でゲート絶縁膜6を介しており、MIS型構造が維持される。一方、ゲート傘部7bのドレイン電極側下面7Aでは、化合物半導体積層構造2と直接的に接触してショットキー型構造が付加されている。しかる後、保護膜の形成、ソース電極4及びドレイン電極5、ゲート電極7のコンタクト形成等の諸工程を経て、本実施形態によるMIS型のAlGaN/GaNHEMTが形成される。以下、本実施形態によるAlGaN/GaNHEMTの奏する作用効果について詳述する。先ず、本実施形態に想到するための示唆を得た実験について説明する。図4は実験例1を示しており、aが実験例1のMIS型のAlGaN/GaNHEMTの概略構造を、bがそのゲート電極とドレイン電極との間の距離μmと電流コラプス率との関係を示す特性図である。図5は実験例2を示しており、aが実験例2のショットキー型のAlGaN/GaNHEMTの概略構造を、bがそのゲート電極とドレイン電極との間の距離μmと電流コラプス率との関係を示す特性図である。図4a及び図5aでは、図示の便宜上、基板上方に存する構成のみを示し、素子分離構造の図示は省略する。化合物半導体積層構造101として、i-GaNからなる電子走行層101a、i-AlGaNからなる中間層101b、n-AlGaNからなる電子供給層101c、n-GaN,AlN,n-GaNが順次積層されたキャップ層101dを示す。ソース電極102及びドレイン電極103を示す。更に、図4aでは、キャップ層101dに形成された電極溝104をゲート絶縁膜105を介して埋め込み形成されたゲート電極106を、図5aでは、電極溝104を埋め込み電子供給層101とショットキー接触するゲート電極106を、それぞれ示す。図5aでは、キャップ層101dを覆う保護膜107が形成されている。ゲート電極106とドレイン電極103との間の距離G-D間距離は、図示のように電極溝104のエッジ部分とドレイン電極103のエッジ部分との距離dで定義する。実験1のMIS型のAlGaN/GaNHEMTでは、図4bに示すように、G-D間距離が大きいほど電流コラプス率が小さい。これは、G-D間距離が大きいほど電流コラプスの影響が大きい、即ちドレイン電流の伝達コンダクタンスgmの低下いわゆるドレイン電流の上詰りが大きいことを表している。一方、実験2のショットキー型のAlGaN/GaNHEMTでは、図5bに示すように、G-D間距離が大きいほど電流コラプス率が大きい。これは、G-D間距離が大きいほど電流コラプスの影響が小さい、即ちドレイン電流の上詰りが小さいことを表している。上記の実験結果は、以下のように説明できる。ドレイン電流の減少を来たす電流コラプスの原因としては、主にG-D間におけるゲート電極のエッジ部位の電界集中に起因して、化合物半導体積層構造の内部及び表面、ゲート絶縁膜等の絶縁体に存在するトラップ欠陥に電子が捕獲されることが考えられる。図4aのMIS型のAlGaN/GaNHEMTでは、その空乏層の形状はG-D間距離に殆ど依存せず、空乏層はゲート電極106の直下部分のみに存在する。従って、G-D間距離を大きくすることにより、G-D間に存するトラップも増加し、結果としてトラップに捕獲される電子の総数は増加してドレイン電流の上詰りが大きくなる。その一方で、MIS型のAlGaN/GaNHEMTでは、G-D間距離を小さくすれば、ゲート電極のエッジ部位の電界集中が大きくなる。これに対して、図5bのショットキー型のAlGaN/GaNHEMTでは、その空乏層の形状はG-D間距離に応じて横方向水平方向に伸縮する。G-D間距離を大きくすることにより、空乏層はG-D間で横方向に拡大する。空乏層にはトラップが内包されているが、G-D間における空乏層の拡大により、その拡大分だけ内包されるトラップ数が増加する。空乏層に内包されたトラップには、電子は捕獲されることはない。G-D間距離を大きくすることでG-D間に増加するトラップ数よりも、G-D間距離を大きくすることで拡大した空乏層に内包されるトラップ数の方が大幅に大きく、結果としてトラップに捕獲される電子の総数は減少してドレイン電流の上詰りが小さくなる。本実施形態では、上記の実験結果に鑑み、MIS型構造を維持して高い閾値を確保するも、一部にショットキー型構造を採用してドレイン電流の上詰りを抑制する。そのため、上記の図3bのように、ゲート絶縁膜6に開口6aを設けてゲート電極7を形成する。これにより、MIS型構造に、ゲート電極7のドレイン側のみにショットキー型構造が付加された、デバイス効率及び耐圧に優れた高い信頼性を有するAlGaN/GaNHEMTが実現する。本実施形態では、上記の図3bのように、ゲート電極7をソース電極4とドレイン電極5との間で、中央位置からソース電極4側に偏倚した位置ドレイン電極5から離間した位置に形成する。これにより、G-D間距離が大きく確保され、ドレイン電流の上詰りを更に抑制することができる。以上説明したように、本実施形態によれば、ノーマリオフ動作に適したMIS型を採用するも、電流コラプス特性を大幅に向上させて、デバイス効率及び耐圧に優れた信頼性の高いAlGaN/GaNHEMTが実現する。第2の実施形態本実施形態では、第1の実施形態によるMIS型のAlGaN/GaNHEMTに、更にゲート電極における電界集中を緩和する誘電体構造を付加した構成を開示する。図6~図8は、第2の実施形態によるMIS型のAlGaN/GaNHEMTの製造方法の主要工程を示す概略断面図である。なお、図6~図8では、素子分離構造3の図示を省略する。先ず、第1の実施形態と同様に、図1a,bの各工程を順次行う。続いて、図6aに示すように、化合物半導体積層構造2に誘電体溝2Dを形成する。詳細には、リソグラフィー及びドライエッチングにより、キャップ層2eにおいて、ゲート電極の形成予定位置とドレイン電極の形成予定位置との間の所定位置を加工する。エッチング条件としては、Ar等の不活性ガス及びCl2等の塩素系ガスをエッチングガスとして用い、例えばCl2を流量30sccm、圧力を2Pa、RF投入電力を20Wとする。これにより、キャップ層2eにおける上記の所定位置に、電子供給層2dの表面の一部を露出する誘電体溝2Dが形成される。ここで、当該電極溝は、キャップ層2eを貫通しないようにキャップ層2eの表層に形成したり、キャップ層2eを貫通してその下層まで形成するようにしても良い。例えば、キャップ層2eを貫通して電子供給層2dの表層部分まで当該電極溝を形成することが考えられる。続いて、図6bに示すように、誘電体構造12を形成する。詳細には、誘電材料、いわゆるHighk絶縁材料である高誘電材料を、誘電体溝2D内を埋め込むように化合物半導体積層構造2上に堆積する。高誘電材料としては、SiO2,SiN,SiON,HfSiO,HfAlON,HfO2,Y2O3等から選択された少なくとも1種を用いることが好適である。例えばHfSiOを用いる場合、CVD法等により、誘電体溝2D内を埋め込むようにHfSiOを化合物半導体積層構造2上に堆積する。堆積された高誘電材料をキャップ層2eの表面が露出するまで化学機械研磨ChemicalMechanicalPolishing:CMP法等により研磨する。以上により、誘電体溝2D内を高誘電材料で充填してなる誘電体構造12が形成される。続いて、図6cに示すように、第1の実施形態と同様に、ソース電極4及びドレイン電極5を形成する。続いて、図7aに示すように、第1の実施形態と同様に、化合物半導体積層構造2のゲート電極の形成予定位置に電極溝2Cを形成する。誘電体溝2Dは、電極溝2Cの長手方向に沿って、電極溝2Cと略同一の長さとなるように形成しておくことが望ましい。これにより、後述する電界集中の緩和分散の効果をゲート電極の長手方向に沿った各部位について得ることができ、デバイス効率及び耐圧の確実な向上に寄与する。続いて、図7bに示すように、第1の実施形態と同様に、ゲート絶縁膜6を形成する。続いて、図8aに示すように、第1の実施形態と同様に、ゲート絶縁膜6に開口6aを形成する。続いて、図8bに示すように、第1の実施形態と同様に、ゲート電極7を形成する。しかる後、保護膜の形成、ソース電極4及びドレイン電極5、ゲート電極7のコンタクト形成等の諸工程を経て、本実施形態によるMIS型のAlGaN/GaNHEMTが形成される。以下、本実施形態によるAlGaN/GaNHEMTの奏する作用効果について詳述する。図9は、本実施形態によるAlGaN/GaNHEMTを示す概略断面図である。図示の便宜上、基板上方に存する構成のみを示し、素子分離構造の図示は省略する。第1の実施形態で説明したように、電流コラプスの原因としては、主にG-D間におけるゲート電極のエッジ部位の電界集中に起因して、化合物半導体積層構造の内部、表面、ゲート絶縁膜等の絶縁体に存在するトラップに電子が捕獲されることが考えられる。本実施形態では、図9に示すように、ゲート電極7のドレイン側のみにショットキー型構造を付加すると共に、G-D間に誘電体構造12を設ける。前者の構成により、前述のようにドレイン電流5の上詰りが小さくなる。後者の構成により、ゲート電極7のドレイン側のエッジ部位における電界集中が緩和される。即ち、誘電体構造12を有しない場合には、主にゲート電極7のドレイン側のエッジ部位に大きな電界集中が発生するが、G-D間に誘電体構造12を設けることで、当該電界集中が誘電体構造12のドレイン側のエッジ部位に分散される。この分散に相当する分だけ、ゲート電極7のドレイン側のエッジ部位における電界集中が緩和されることになる。このように、ゲート電極7のドレイン側のみにショットキー型構造を付加することに加えて、G-D間に誘電体構造12を設けることにより、両者の効果が相乗して電流コラプス特性が更に向上する。本実施形態では、キャップ層2eに形成された誘電体溝2Dに高誘電材料を充填して誘電体構造12が構成される。化合物半導体積層構造2のG-D間にはドレイン電流が流れる。この電流経路に誘電体構造12を形成することにより、誘電体構造12のエッジ部位において確実に電界集中が分散され、ゲート電極7のエッジ部位における電界集中の緩和に寄与する。ところで、誘電体溝2Dがキャップ層2eに形成されるため、誘電体溝2Dを充填する材料の絶縁性が大きいと、G-D間におけるドレイン電流の流れが阻害されるものと考えられる。一方、誘電体溝2Dを充填する材料に金属等を用いると、製造プロセスで金属拡散が生じてリークパスが発生するおそれがある。本実施形態では、当該材料に上記の高誘電材料を用いることで、ドレイン電流の流れが阻害されることなく、リークパス発生の懸念も解消される。以上説明したように、本実施形態によれば、ノーマリオフ動作に適したMIS型を採用するも、電流コラプス特性を更に大幅に向上させて、デバイス効率及び耐圧に優れた信頼性の高いAlGaN/GaNHEMTが実現する。なお、本実施形態において、誘電体溝4Dを形成することなく、G-D間における誘電体溝4Dの位置と同様の所定位置に上記の高誘電材料をパターニング等で形成し、誘電体構造としても良い。この場合でも、上記した電界集中の分散により電流コラプス特性が向上し、デバイス効率及び耐圧に優れた信頼性の高いAlGaN/GaNHEMTが実現する。また、本実施形態において、第1の実施形態によるゲート電極7のドレイン側のみにショットキー型構造を付加する構成を採ることなくゲート絶縁膜6に開口6aを形成することなく、G-D間に誘電体構造12を設ける構成のみを採用しても良い。この場合、AlGaN/GaNHEMTを作製するには、図1a,b、図6a~図7bの各工程を順次行い、図8aの工程を経ることなく、図8bの工程を行ってゲート電極7を形成する。この状態を図10に示す。図10でも、素子分離構造3の図示を省略する。しかる後、保護膜の形成、ソース電極4及びドレイン電極5、ゲート電極7のコンタクト形成等の諸工程を経て、本実施形態によるMIS型のAlGaN/GaNHEMTが形成される。この場合でも、誘電体構造12を設けることにより、ゲート電極のドレイン側のエッジ部位における電界集中が緩和され、電流コラプス特性が向上する。従って、ノーマリオフ動作に適したMIS型を採用するも、電流コラプス特性を更に大幅に向上させて、デバイス効率及び耐圧に優れた信頼性の高いAlGaN/GaNHEMTが実現する。なお、第1及び第2の実施形態では、基板としてSiC基板1を用いているが、これに限定されるものではない。電界効果トランジスタの機能を持つエピタキシャル構造の部分が窒化物半導体を用いていれば、サファイア、Si、GaAs等、他の基板を用いても問題ない。また、基板の導電性は、半絶縁性、導電性を問わない。また、第1及び第2の実施形態におけるソース電極4及びドレイン電極5、ゲート電極7の各電極の層構造は一例であり、単層多層を問わず他の層構造であっても問題ない。また、各電極の形成方法についても一例であり、他の形成方法でも問題ない。また、第1及び第2の実施形態では、ソース電極4及びドレイン電極5の形成時に熱処理を行っているが、オーミック特性が得られるのであれば熱処理を行わなくとも良く、またゲート電極7の形成後に更なる熱処理を施しても良い。また、第1及び第2の実施形態では、キャップ層2eを3層で示したが、n-GaN単層のキャップ層、或いは4層以上の複数の化合物半導体層からなるキャップ層を採用しても良い。更に、第1及び第2の実施形態では、ゲート電極7を形成する電極溝2Cを形成したが、電極溝2Cを形成しない構造としても良い。第3の実施形態本実施形態では、第1及び第2の実施形態から選ばれた1種のAlGaN/GaNHEMTを備えた電源装置を開示する。図11は、第3の実施形態による電源装置の概略構成を示す結線図である。本実施形態による電源装置は、高圧の一次側回路21及び低圧の二次側回路22と、一次側回路21と二次側回路22との間に配設されるトランス23とを備えて構成される。一次側回路21は、交流電源24と、いわゆるブリッジ整流回路25と、複数ここでは4つのスイッチング素子26a,26b,26c,26dとを備えて構成される。また、ブリッジ整流回路25は、スイッチング素子26eを有している。二次側回路22は、複数ここでは3つのスイッチング素子27a,27b,27cを備えて構成される。本実施形態では、一次側回路21のスイッチング素子26a,26b,26c,26d,26eが、第1及び第2の実施形態から選ばれた1種のAlGaN/GaNHEMTとされている。一方、二次側回路22のスイッチング素子27a,27b,27cは、シリコンを用いた通常のMISFETとされている。本実施形態では、ノーマリオフ動作に適したMIS型を採用するも、電流コラプス特性を大幅に向上させて、デバイス効率及び耐圧に優れた信頼性の高いAlGaN/GaNHEMTを高圧回路に適用する。これにより、信頼性の高い大電力の電源回路が実現する。第4の実施形態本実施形態では、第1及び第2の実施形態から選ばれた1種のAlGaN/GaNHEMTを備えた高周波増幅器を開示する。図12は、第4の実施形態による高周波増幅器の概略構成を示す結線図である。本実施形態による高周波増幅器は、ディジタルプレディストーション回路31と、ミキサー32a,32bと、パワーアンプ33とを備えて構成される。ディジタルプレディストーション回路31は、入力信号の非線形歪みを補償するものである。ミキサー32aは、非線形歪みが補償された入力信号と交流信号をミキシングするものである。パワーアンプ33は、交流信号とミキシングされた入力信号を増幅するものであり、第1及び第2の実施形態から選ばれた1種のAlGaN/GaNHEMTを有している。なお図12では、例えばスイッチの切り替えにより、出力側の信号をミキサー32bで交流信号とミキシングしてディジタルプレディストーション回路31に送出できる構成とされている。本実施形態では、ノーマリオフ動作に適したMIS型を採用するも、電流コラプス特性を大幅に向上させて、デバイス効率及び耐圧に優れた信頼性の高いAlGaN/GaNHEMTを高周波増幅器に適用する。これにより、信頼性の高い高耐圧の高周波増幅器が実現する。他の実施形態第1~第4の実施形態では、化合物半導体装置としてAlGaN/GaNHEMTを例示した。化合物半導体装置としては、AlGaN/GaNHEMT以外にも、例えば以下のようなHEMTに適用できる。その他のHEMT例1本例では、化合物半導体装置として、InAlN/GaNHEMTを開示する。InAlNとGaNは、組成によって格子定数を近くすることが可能な化合物半導体である。この場合、上記した第1~第4の実施形態では、電子走行層がi-GaN、中間層がi-InAlN、電子供給層がn-InAlN、キャップ層がn-GaN,AlN,n-GaNの3層で形成される。また、この場合のピエゾ分極がほとんど発生しないため、2次元電子ガスは主にInAlNの自発分極により発生する。本例によれば、上述したAlGaN/GaNHEMTと同様に、ノーマリオフ動作に適したMIS型を採用するも、電流コラプス特性を大幅に向上させて、デバイス効率及び耐圧に優れた信頼性の高いInAlN/GaNHEMTが実現する。その他のHEMT例2本例では、化合物半導体装置として、InAlGaN/GaNHEMTを開示する。GaNとInAlGaNは、後者の方が前者よりも格子定数が小さい化合物半導体である。この場合、上記した第1~第4の実施形態では、電子走行層がi-GaN、中間層がi-InAlGaN、電子供給層がn-InAlGaN、キャップ層がn-GaN,AlN,n-GaNの3層で形成される。本例によれば、ノーマリオフ動作に適したMIS型を採用するも、電流コラプス特性を大幅に向上させて、デバイス効率及び耐圧に優れた信頼性の高いInAlGaN/GaNHEMTが実現する。InAlGaN/GaNHEMTが実現する。以下、化合物半導体装置及びその製造方法、電源回路、高周波増幅器の諸態様を付記としてまとめて記載する。付記1化合物半導体積層構造と、前記化合物半導体積層構造上に形成されたゲート絶縁膜と、ゲート電極とを含み、前記ゲート電極は、前記ゲート絶縁膜上に形成されたゲート基部と、前記ゲート基部上に形成されたゲート傘部とを有しており、前記ゲート傘部の下面が前記化合物半導体積層構造とショットキー接触することを特徴とする化合物半導体装置。付記2前記化合物半導体積層構造上に、前記ゲート電極と並んで誘電体が設けられることを特徴とする付記1に記載の化合物半導体装置。付記3前記ゲート基部は、前記化合物半導体積層構造に形成された第1の溝を前記ゲート絶縁膜を介して埋め込むように形成されることを特徴とする付記1又は2に記載の化合物半導体装置。付記4前記誘電体は、前記化合物半導体積層構造に形成された第2の溝を埋め込むように形成されることを特徴とする付記1~3のいずれか1項に記載の化合物半導体装置。付記5前記ゲート絶縁膜に開口が形成されており、前記開口において前記ゲート傘部の下面が前記化合物半導体積層構造とショットキー接触することを特徴とする付記1~4のいずれか1項に記載の化合物半導体装置。付記6前記開口は、前記ゲート電極の長手方向に沿って前記ゲート絶縁膜に形成されていることを特徴とする付記5に記載の化合物半導体装置。付記7前記化合物半導体積層構造上で、前記ゲート電極の一方の片側にソース電極4が、他方の片側にドレイン電極が形成されており、前記ゲート傘部の下面のうち、前記ドレイン電極側の部分が前記化合物半導体積層構造とショットキー接触することを特徴とする付記1~6のいずれか1項に記載の化合物半導体装置。付記8前記化合物半導体積層構造上で、前記ゲート電極の一方の片側にソース電極が、他方の片側にドレイン電極が形成されており、前記誘電体は、前記ゲート電極と前記ドレイン電極との間に設けられることを特徴とする付記1~7のいずれか1項に記載の化合物半導体装置。付記9化合物半導体積層構造上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜に前記化合物半導体積層構造の表面の一部を露出させる開口を形成する工程と、前記ゲート絶縁膜上に形成されたゲート基部と、前記ゲート基部上に形成されたゲート傘部とを有するゲート電極を形成する工程とを含み、前記開口において、前記ゲート傘部の下面が前記化合物半導体積層構造とショットキー接触することを特徴とする化合物半導体装置の製造方法。付記10前記化合物半導体積層構造上に、前記ゲート電極と並んで誘電体を設ける工程を更に含むことを特徴とする付記9に記載の化合物半導体装置の製造方法。付記11前記開口は、前記ゲート電極の長手方向に沿って前記ゲート絶縁膜に形成されることを特徴とする付記9又は10に記載の化合物半導体装置の製造方法。付記12前記ゲート基部は、前記化合物半導体積層構造に形成された第1の溝を前記ゲート絶縁膜を介して埋め込むように形成されることを特徴とする付記9~11のいずれか1項に記載の化合物半導体装置の製造方法。付記13前記誘電体は、前記化合物半導体積層構造に形成された第2の溝を埋め込むように形成されることを特徴とする付記9~12のいずれか1項に記載の化合物半導体装置の製造方法。付記14前記化合物半導体積層構造上で、前記ゲート電極の一方の片側にソース電極が、他方の片側にドレイン電極が形成されており、前記ゲート傘部の下面のうち、前記ドレイン電極側の部分が前記化合物半導体積層構造とショットキー接触することを特徴とする付記9~13のいずれか1項に記載の化合物半導体装置の製造方法。付記15前記化合物半導体積層構造上で、前記ゲート電極の一方の片側にソース電極が、他方の片側にドレイン電極が形成されており、前記誘電体は、前記ゲート電極と前記ドレイン電極との間に設けられることを特徴とする付記9~14のいずれか1項に記載の化合物半導体装置の製造方法。付記16変圧器と、前記変圧器を挟んで高圧回路及び低圧回路とを備えた電源回路であって、前記高圧回路はトランジスタを有しており、前記トランジスタは、化合物半導体積層構造と、前記化合物半導体積層構造上に形成されたゲート絶縁膜と、ゲート電極とを含み、前記ゲート電極は、前記ゲート絶縁膜上に形成されたゲート基部と、前記ゲート基部上に形成されたゲート傘部とを有しており、前記ゲート傘部の下面が前記化合物半導体積層構造とショットキー接触することを特徴とする電源回路。付記17入力した高周波電圧を増幅して出力する高周波増幅器であって、トランジスタを有しており、前記トランジスタは、化合物半導体積層構造と、前記化合物半導体積層構造上に形成されたゲート絶縁膜と、ゲート電極とを含み、前記ゲート電極は、前記ゲート絶縁膜上に形成されたゲート基部と、前記ゲート基部上に形成されたゲート傘部とを有しており、前記ゲート傘部の下面が前記化合物半導体積層構造とショットキー接触することを特徴とする高周波増幅器。"