10-6Pa以下に真空排気する手段と接続するロードロック室と、基板を加熱する第1の加熱手段が設けられた基板保持部と、少なくとも前記基板保持部周辺の壁面を加熱する第2の加熱手段と、スパッタリング用ターゲットを固定するターゲット保持部とが備えられ、それぞれが10-8Pa以下に真空排気する手段と接続する複数の成膜室と、10-8Pa以下に真空排気する手段と接続する加熱室と、前記ロードロック室、前記加熱室、及び前記成膜室のそれぞれとゲートバルブを介して連結され、10-6Pa以下に真空排気する手段と接続する搬送室とを少なくとも有し、前記ロードロック室、前記加熱室、前記成膜室及び前記搬送室のそれぞれと接続する前記真空排気する手段は、吸着型のポンプである成膜装置。請求項1において、少なくとも一つの前記成膜室が絶縁体ターゲットを固定する前記ターゲット保持部を備え、少なくとも一つの前記成膜室が金属酸化物ターゲットを固定する前記ターゲット保持部を備える成膜装置。請求項1において、少なくとも一つの前記成膜室が金属酸化物ターゲットを固定する前記ターゲット保持部を備え、少なくとも一つの前記成膜室が金属ターゲットを固定する前記ターゲット保持部を備える成膜装置。請求項1乃至請求項3のいずれか一項において、前記成膜室の大気のリーク量は、それぞれ10-11Pam3/s以下である成膜装置。請求項1乃至請求項4のいずれか一項において、前記第1の加熱手段は、基板を室温以上500°C以下で加熱する手段である成膜装置。請求項1乃至請求項5のいずれか一項において、酸素ラジカルを発生させる手段と、10-8Pa以下に真空排気する手段とを備えた処理室を有する成膜装置。請求項1乃至請求項6のいずれか一項において、前記加熱室は、室温以上700°C以下で加熱する手段を有する成膜装置。請求項1乃至請求項7のいずれか一項において、膜厚2nm以上200nm以下の酸化物半導体膜を、10分以内に成膜する成膜装置。請求項1乃至請求項8のいずれか一項において、膜厚2nm以上30nm以下の第1の酸化物半導体膜を10分以内に成膜し、膜厚20nm以上200nm以下の第2の酸化物半導体膜を10分以内に成膜する成膜装置。基板をロードロック室に搬入し、前記ロードロック室を10-6Pa以下に真空排気し、前記基板を、10-8Pa以下に真空排気された加熱室に搬送し、前記基板に加熱処理を施し、前記基板を、10-8Pa以下に真空排気された成膜室に搬送し、前記成膜室内に高純度のスパッタリング用のガスを導入し、スパッタリング法を用いて、前記基板上にゲート絶縁膜を形成し、前記成膜室内を10-8Pa以下に真空排気し、前記基板を、10-8Pa以下に真空排気された成膜室に搬送し、前記成膜室内に高純度のスパッタリング用のガスを導入し、スパッタリング法を用いて、前記ゲート絶縁膜上に酸化物半導体膜を形成する、半導体素子の作製方法。基板をロードロック室に搬入し、前記ロードロック室を10-6Pa以下に真空排気し、前記基板を、10-8Pa以下に真空排気された加熱室に搬送し、前記基板に加熱処理を施し、前記基板を、10-8Pa以下に真空排気された成膜室に搬送し、前記成膜室内に高純度のスパッタリング用のガスを導入し、スパッタリング法を用いて、前記基板上に酸化物半導体膜を形成し、前記成膜室内を10-8Pa以下に真空排気し、前記基板を、10-8Pa以下に真空排気された成膜室に搬送し、前記成膜室内に高純度のスパッタリング用のガスを導入し、スパッタリング法を用いて、前記酸化物半導体膜上に導電膜を形成する、半導体素子の作製方法。基板をロードロック室に搬入し、前記ロードロック室を10-6Pa以下に真空排気し、前記基板を、10-8Pa以下に真空排気された加熱室に搬送し、前記基板に加熱処理を施し、前記基板を、10-8Pa以下に真空排気された成膜室に搬送し、前記成膜室内に高純度のスパッタリング用のガスを導入し、スパッタリング法を用いて、前記基板上にゲート絶縁膜を形成し、前記成膜室内を10-8Pa以下に真空排気し、前記基板を、10-8Pa以下に真空排気された成膜室に搬送し、前記成膜室内に高純度のスパッタリング用のガスを導入し、スパッタリング法を用いて、前記ゲート絶縁膜上に酸化物半導体膜を形成し、前記成膜室内を10-8Pa以下に真空排気し、前記基板を、10-8Pa以下に真空排気された成膜室に搬送し、前記成膜室内に高純度のスパッタリング用のガスを導入し、スパッタリング法を用いて、前記酸化物半導体膜上に導電膜を形成する、半導体素子の作製方法。請求項10乃至請求項12のいずれか一項において、前記酸化物半導体膜を形成し、前記成膜室内を10-8Pa以下に真空排気した後に、前記基板を、10-8Pa以下に真空排気された処理室に搬送し、前記酸化物半導体膜に酸素ラジカル処理を行う、半導体素子の作製方法。基板をロードロック室に搬入し、前記ロードロック室を10-6Pa以下に真空排気し、前記基板を、10-8Pa以下に真空排気された加熱室に搬送し、前記基板に加熱処理を施し、前記基板を、10-8Pa以下に真空排気された成膜室に搬送し、前記成膜室内に高純度のスパッタリング用のガスを導入し、スパッタリング法を用いて、前記基板上に、第1の酸化物半導体膜を形成し、前記成膜室内を10-8Pa以下に真空排気し、前記基板を、10-8Pa以下に真空排気された加熱室に搬送し、前記基板に加熱処理を施し、前記基板を、10-8Pa以下に真空排気された成膜室に搬送し、前記成膜室内に高純度のスパッタリング用のガスを導入し、スパッタリング法を用いて、前記基板上に、第2の酸化物半導体膜を形成し、前記成膜室内を10-8Pa以下に真空排気し、前記基板を、10-8Pa以下に真空排気された加熱室に搬送し、前記基板に加熱処理を施し、前記基板を、10-8Pa以下に真空排気された処理室に搬送し、前記第2の酸化物半導体膜に酸素ラジカル処理を行う、半導体素子の作製方法。基板をロードロック室に搬入し、前記ロードロック室を10-6Pa以下に真空排気し、前記基板を、10-8Pa以下に真空排気された加熱室に搬送し、前記基板に加熱処理を施し、前記基板を、10-8Pa以下に真空排気された成膜室に搬送し、前記成膜室内に高純度のスパッタリング用のガスを導入し、スパッタリング法を用いて、前記基板上に、加熱処理を施しながら第1の酸化物半導体膜を形成し、前記成膜室内を10-8Pa以下に真空排気し、前記基板を、10-8Pa以下に真空排気された成膜室に搬送し、前記成膜室内に高純度のスパッタリング用のガスを導入し、スパッタリング法を用いて、前記基板上に、第2の酸化物半導体膜を形成し、前記成膜室内を10-8Pa以下に真空排気し、前記基板を、10-8Pa以下に真空排気された加熱室に搬送し、前記基板に加熱処理を施す、半導体素子の作製方法。電子キャリア濃度が1018/cm3未満であっても、酸化物半導体においては、実質的にはn型であり、上記特許文献に開示される薄膜トランジスタのオンオフ比は十分な値を得られていない。このような薄膜トランジスタのオンオフ比が低い理由は、オフ電流が高いことによるものである。低消費電力の半導体装置を実現するためには、薄膜トランジスタなどの半導体素子のオフ電流は極めて低い値が要求される。トランジスタのオフ電流を極めて低いレベルにまで低減するためには、酸化物半導体層中、及び酸化物半導体層に接する層中に水、水素、水酸基などの不純物が混入せず、水素濃度が十分に低減されている必要がある。しかし、トランジスタを作製する際に用いる成膜装置内は、排気を行っていても十分に不純物を除去できていないことがある。このような成膜装置内で、成膜した膜には不純物が混入してしまう。成膜中に混入した不純物を膜内から除去する手段の一つとして、加熱処理が挙げられるが、半導体素子の作製工程に加熱処理を加えることで、工程数が増え、素子作製にかかる所要時間が増加する、及び加熱を行うためエネルギーの消費が増える等の課題がある。また、成膜中に混入した水素を含む不純物を膜内から完全に除去することは困難である。本発明の一態様は、不純物が混入しない酸化物半導体を用いた半導体素子の作製方法を提供することを課題とする。本発明の一態様は、該半導体素子の作製方法に用いる連続成膜装置を提供することを課題とする。上記課題は、成膜時に不純物が混入してしまうことが原因である。よって、半導体素子の作製工程中に成膜装置内を極めて清浄な状態に保ち、作製工程中の半導体素子を大気に曝すことなく連続して成膜を行い、半導体素子を作製すれば良い。具体的には、成膜前後において、成膜室内の圧力を10-8Pa以下に保持することによって、成膜室内の不純物を十分に除去することができる。このような成膜室で酸化物半導体膜及び酸化物半導体膜に接する膜を連続成膜し、半導体素子を作製すれば良い。また、吸着型のポンプを用いた排気手段と、少なくとも基板保持部周辺の壁面を加熱する加熱手段を有する成膜室は、室内で10-8Pa以下の圧力を実現でき、室内の不純物を十分に除去することができる。このような成膜室を複数有する成膜装置を用いて、半導体素子を作製すれば良い。よって、本発明の一態様は、10-6Pa以下に真空排気する手段と接続するロードロック室と、基板を加熱する第1の加熱手段が設けられた基板保持部と、少なくとも基板保持部周辺の壁面を加熱する第2の加熱手段と、スパッタリング用ターゲットを固定するターゲット保持部とが備えられ、それぞれが10-8Pa以下に真空排気する手段と接続する複数の成膜室と、10-8Pa以下に真空排気する手段と接続する加熱室と、ロードロック室、加熱室、及び成膜室のそれぞれとゲートバルブを介して連結され、10-6Pa以下に真空排気する手段と接続する搬送室とを少なくとも有し、ロードロック室、加熱室、成膜室及び搬送室のそれぞれと接続する真空排気する手段は、吸着型のポンプである成膜装置である。上記本発明の一態様の成膜装置において、少なくとも一つの成膜室が絶縁体ターゲットを固定するターゲット保持部を備え、少なくとも一つの成膜室が金属酸化物ターゲットを固定するターゲット保持部を備えることが好ましい。または、少なくとも一つの成膜室が金属酸化物ターゲットを固定するターゲット保持部を備え、少なくとも一つの成膜室が金属ターゲットを固定するターゲット保持部を備えることが好ましい。または、少なくとも一つの成膜室が絶縁体ターゲットを固定するターゲット保持部を備え、少なくとも一つの成膜室が金属酸化物ターゲットを固定するターゲット保持部を備え、少なくとも一つの成膜室が金属ターゲットを固定するターゲット保持部を備えることが好ましい。また、上記本発明の一態様の成膜装置において、成膜室の大気のリーク量は10-11Pam3/s以下であることが好ましい。上記本発明の一態様の成膜装置において、第1の加熱手段は、基板を室温以上500°C以下で加熱しながら成膜する手段を有することが好ましい。上記本発明の一態様の成膜装置は、酸素ラジカルを発生させる手段と、10-8Pa以下に真空排気する手段とを備えた処理室を有することが好ましい。上記本発明の一態様の成膜装置は、加熱室に、室温以上700°C以下で加熱する手段を有していると好ましい。本発明の別の一態様は、基板をロードロック室に搬入し、ロードロック室を10-6Pa以下に真空排気し、基板を、10-8Pa以下に真空排気された加熱室に搬送し、基板に加熱処理を施し、基板を、10-8Pa以下に真空排気された成膜室に搬送し、成膜室内に高純度のスパッタリング用のガスを導入し、スパッタリング法を用いて、基板上にゲート絶縁膜を形成し、成膜室内を10-8Pa以下に真空排気し、基板を、10-8Pa以下に真空排気された成膜室に搬送し、成膜室内に高純度のスパッタリング用のガスを導入し、スパッタリング法を用いて、ゲート絶縁膜上に酸化物半導体膜を形成する、半導体素子の作製方法である。本発明の別の一態様は、基板をロードロック室に搬入し、ロードロック室を10-6Pa以下に真空排気し、基板を、10-8Pa以下に真空排気された加熱室に搬送し、基板に加熱処理を施し、基板を、10-8Pa以下に真空排気された成膜室に搬送し、成膜室内に高純度のスパッタリング用のガスを導入し、スパッタリング法を用いて、基板上に酸化物半導体膜を形成し、成膜室内を10-8Pa以下に真空排気し、基板を、10-8Pa以下に真空排気された成膜室に搬送し、成膜室内に高純度のスパッタリング用のガスを導入し、スパッタリング法を用いて、酸化物半導体膜上に導電膜を形成する、半導体素子の作製方法である。本発明の別の一態様は、基板をロードロック室に搬入し、ロードロック室を10-6Pa以下に真空排気し、基板を、10-8Pa以下に真空排気された加熱室に搬送し、基板に加熱処理を施し、基板を、10-8Pa以下に真空排気された成膜室に搬送し、成膜室内に高純度のスパッタリング用のガスを導入し、スパッタリング法を用いて、基板上にゲート絶縁膜を形成し、成膜室内を10-8Pa以下に真空排気し、基板を、10-8Pa以下に真空排気された成膜室に搬送し、成膜室内に高純度のスパッタリング用のガスを導入し、スパッタリング法を用いて、ゲート絶縁膜上に酸化物半導体膜を形成し、成膜室内を10-8Pa以下に真空排気し、基板を、10-8Pa以下に真空排気された成膜室に搬送し、成膜室内に高純度のスパッタリング用のガスを導入し、スパッタリング法を用いて、酸化物半導体膜上に導電膜を形成する、半導体素子の作製方法である。上記作製方法において、酸化物半導体膜を形成し、成膜室内を10-8Pa以下に真空排気した後に、基板を、10-8Pa以下に真空排気された処理室に搬送し、酸化物半導体膜に酸素ラジカル処理を行うことが好ましい。本発明の別の一態様は、基板をロードロック室に搬入し、ロードロック室を10-6Pa以下に真空排気し、基板を、10-8Pa以下に真空排気された加熱室に搬送し、基板に加熱処理を施し、基板を、10-8Pa以下に真空排気された成膜室に搬送し、成膜室内に高純度のスパッタリング用のガスを導入し、スパッタリング法を用いて、基板上に、第1の酸化物半導体膜を形成し、成膜室内を10-8Pa以下に真空排気し、基板を、10-8Pa以下に真空排気された加熱室に搬送し、基板に加熱処理を施し、基板を、10-8Pa以下に真空排気された成膜室に搬送し、成膜室内に高純度のスパッタリング用のガスを導入し、スパッタリング法を用いて、基板上に、第2の酸化物半導体膜を形成し、成膜室内を10-8Pa以下に真空排気し、基板を、10-8Pa以下に真空排気された加熱室に搬送し、基板に加熱処理を施し、基板を、10-8Pa以下に真空排気された処理室に搬送し、第2の酸化物半導体膜上に酸素ラジカル処理を行う、半導体素子の作製方法である。本発明の別の一態様は、基板をロードロック室に搬入し、ロードロック室を10-6Pa以下に真空排気し、基板を、10-8Pa以下に真空排気された加熱室に搬送し、基板に加熱処理を施し、基板を、10-8Pa以下に真空排気された成膜室に搬送し、成膜室内に高純度のスパッタリング用のガスを導入し、スパッタリング法を用いて、基板上に、加熱処理を施しながら第1の酸化物半導体膜を形成し、成膜室内を10-8Pa以下に真空排気し、基板を、10-8Pa以下に真空排気された成膜室に搬送し、成膜室内に高純度のスパッタリング用のガスを導入し、スパッタリング法を用いて、基板上に、第2の酸化物半導体膜を形成し、成膜室内を10-8Pa以下に真空排気し、基板を、10-8Pa以下に真空排気された加熱室に搬送し、基板に加熱処理を施す、半導体素子の作製方法である。本発明の一態様は、不純物が混入しない酸化物半導体を用いた半導体素子の作製方法を提供することができる。本発明の一態様は、該半導体素子の作製方法に用いる連続成膜装置を提供することができる。以下に、実施の態様について図面を用いて詳細に説明する。ただし、本明細書で開示する発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。従って、本明細書の実施の形態及び実施例の記載内容に限定して解釈されるものではない。なお、実施の形態を説明するための全図において、同一部分又は同様な機能を有する部分には同一の符号を付し、その繰り返しの説明は省略する。実施の形態1本実施の形態では、本発明の一態様の成膜装置について図面を参照して説明する。図1は、本実施の形態の連続成膜装置の上面概略図である。図1に示す連続成膜装置は、第1のロードロック室111、搬送室112、複数の成膜室図1では、第1の成膜室113、第2の成膜室115、第3の成膜室117、第4の成膜室121、及び第5の成膜室127、加熱室図1では、第1の加熱室119及び第2の加熱室123、処理室125、基板待機室129、第2のロードロック室131、及び基板搬送手段133を有する。なお、図示しないが、本実施の形態の連続成膜装置は、装置の内壁を300°C以上に加熱する手段を有する。第1のロードロック室111、搬送室112、成膜室、加熱室、処理室125、基板待機室129、第2のロードロック室131は、それぞれ排気手段1111~1131と接続する。第1のロードロック室111、搬送室112、第2のロードロック室131は、排気手段として、10-6Pa以下、好ましくは10-8Pa以下に真空排気する手段と接続している。これらの排気手段は、各室の使用用途に応じて適宜排気装置を選定すればよく、例えば、吸着型のポンプを備えた排気手段や、ターボポンプにコールドトラップを備えた排気手段等が挙げられる。特に、吸着型のポンプを備えることが好ましい。吸着型のポンプとしては、例えば、クライオポンプ、スパッタイオンポンプ、チタンサブリメーションポンプ等の、吸着手段を有するポンプが挙げられる。成膜室、加熱室、処理室は、排気手段として、10-12Pa以上10-8Pa以下に真空排気する手段と接続する。排気手段と、前述の装置の内壁を300°C以上に加熱する手段を用いることで、各室内の圧力を10-12Pa以上10-8Pa以下とすることができる。室内の圧力を10-12Pa以上10-8Pa以下とすることで、室内の不純物を十分に除去することができる。排気手段としては、前述の吸着型のポンプを用いる。本実施の形態では、処理前の基板を収納する基板ホルダを有する場所として、第1のロードロック室111、処理済みの基板を収納する基板ホルダを有する場所として、第2のロードロック室131を設けたが、本発明の一態様の成膜装置は、これに限らず、一室で基板の搬入出を行っても良い。搬送室112は、基板をある一室から他の一室に搬送する受け渡し室の役割を有している。加熱室第1の加熱室119及び第2の加熱室123は、基板を加熱する手段を備えている。本実施の形態の連続成膜装置は、2つの加熱室を有する構成としたが、加熱室は1つ以上の任意の数だけ設ければ良い。処理室125は、酸素ラジカル処理を行うことができる場所である。酸素ラジカルは、酸素を含むプラズマ発生装置により供給されてもよいし、オゾン発生装置により供給されてもよい。供給された酸素ラジカル又は酸素を薄膜に照射することによって膜表面を改質することができる。また、処理室で行う処理は、酸素ラジカル処理に限定されない。連続成膜装置において、処理室は必要でなければ設けなくても良いし、複数設けても良い。基板待機室129は、連続成膜の工程中の基板を待機させておくことができる場所である。基板待機室129は、冷却手段を有していても良い。冷却手段を有することで、基板待機室129において、成膜等のために熱された基板を十分に冷却することができる。冷却は、ヘリウム、ネオン、アルゴン等を基板待機室129に導入して行っても良い。なお、冷却に用いる窒素、またはヘリウム、ネオン、アルゴン等の希ガスに、水、水素などが含まれないことが好ましい。または、窒素、またはヘリウム、ネオン、アルゴン等の希ガスの純度を、6N99.9999以上、好ましくは7N99.99999以上即ち不純物濃度を1ppm以下、好ましくは0.1ppm以下とすることが好ましい。連続成膜装置において、基板待機室は必要でなければ設けなくても良い。本発明の一態様の連続成膜装置は、複数の成膜室を有する。成膜前後において、成膜室内の圧力は10-8Pa以下に保持されている。これを実現する排気手段としては、前述の吸着型のポンプを用いる。成膜室の大気のリーク量は、10-11Pam3/s以下であることが好ましい。図1の連続成膜装置は、5つの成膜室第1の成膜室113、第2の成膜室115、第3の成膜室117、第4の成膜室121、及び第5の成膜室127を有する構成としたが、成膜室の数はこれに限定されず、連続成膜する膜の数に合わせて適宜定めればよい。成膜室は、スパッタリング法、真空蒸着法、プラズマCVD法など、目的とする膜の種類に応じた方法で成膜が可能な設備を適宜設ければ良い。成膜中の成膜室の圧力は、成膜方法、及び成膜材料に応じて最適なものとすれば良いが、成膜前後の成膜室内の圧力は10-8Pa以下に保持する。図2に、具体的な成膜室の構成の一例を示す。本実施の形態では、スパッタリング法を用いて成膜を行う成膜室を例として説明する。図2において、成膜室200は、基板保持部201、基板加熱手段203、基板回転手段205、電源209、ガス導入手段210、ターゲット保持部に保持されたスパッタリング用ターゲット211、防着板212、メインバルブ213、自動圧力制御装置215、クライオポンプ217、ドライポンプ219を有する。基板搬送手段133図1参照によって、基板301は、連続成膜装置のある一室から搬送室112を通って、成膜室200の基板保持部201に搬送される。基板保持部201にある基板ホルダ図示しないは、上下駆動機構によって上下に移動し、基板を固定することが可能である。図2に示すように、フェイスダウン方式基板の被成膜面が下を向いた状態で成膜する方式を採用すると、基板301へのゴミの付着などを抑えることができるため、好ましい。基板保持部201は、基板加熱手段203を有する。基板加熱手段203としては、例えば、抵抗発熱体などの発熱体からの熱伝導または熱輻射によって、被処理物を加熱する手段を用いてもよいし、ランプから発する光電磁波の輻射により被処理物を加熱する手段を用いてもよい。基板301を基板加熱手段203で加熱しながら成膜を行うことができる。成膜時には、成膜の均一性を高めるために、基板回転手段205を用いて基板301を回転させることが好ましい。成膜室200は、少なくとも基板保持部201周辺の壁面を加熱する手段図示しないを有する。定期的に成膜室の内壁を加熱し、内壁に吸着する不純物を脱離処理することで高真空を実現することができる。本実施の形態の成膜室200では、スパッタリング法を用いた成膜を行う。スパッタリング用ターゲット211としては、例えば、酸化物絶縁層を形成するためのターゲット、窒化物絶縁層を形成するためのターゲット、酸化物半導体層を形成するためのターゲット、導電層を形成するためのターゲット等を用いることができる。具体的には、絶縁体ターゲット、金属酸化物ターゲット、金属ターゲット等を用いることができる。なお、スパッタリング用ターゲット211と基板301の間にはシャッター図示しないが設けられている。スパッタリング法は、DC直流スパッタリング法であってもRF高周波スパッタリング法のいずれを用いても良い。例えば、成膜室200において、絶縁層を成膜する場合には、RFスパッタリング法を用いれば良く、金属からなる導電層を成膜する場合には、DCスパッタリング法を用いれば良い。防着板212の材料としては、鉄、アルミニウム、ステンレス等の金属を用いることができる。成膜室200は、排気手段として、クライオポンプ217及びドライポンプ219が接続されている。また、スパッタイオンポンプを併用しても良い。これら排気手段を用いることで、成膜前後において、成膜室200内の圧力を、10-8Pa以下に保持することができる。また、成膜室200内に不純物が導入されるのを防ぐため、導入するガスとしては、高純度のガスを用いる。成膜室200内に導入されるこれらのガスは、装置内に導入される前にガス精製機により高純度化されたものを用いる。従って、ガスが高純度化された後に成膜装置に導入されるようにガス精製機を備えておく必要がある。これにより、ガス中に含まれる水等の不純物を予め除去することができるため、装置内部にこれらの不純物が導入されるのを防ぐことができる。以上のように、本実施の形態の連続成膜装置は、吸着型のポンプを用いた排気手段と接続し、少なくとも基板保持部周辺の壁面を加熱する加熱手段を備え、室内の圧力を10-8Pa以下とすることができる成膜室を有している。成膜を行う前後に、室内の圧力を10-8Pa以下とすることで、室内の不純物を十分に除去することができる。このような成膜室を備えた連続成膜装置を用いて、大気開放せずに連続成膜を行うことで、酸化物半導体層中、及び酸化物半導体層に接する層中に不純物が混入せず、水素濃度が十分に低減された高純度な酸化物半導体層を有する半導体素子を作製することができる。このような半導体素子は、オフ電流が低く、低消費電力の半導体装置を実現できる。実施の形態2本実施の形態では、実施の形態1に示した連続成膜装置を用いてボトムゲート型のトランジスタを作製する方法について図1、図3A、及び図4を用いて説明する。本実施の形態では、酸化物半導体層を用いた半導体素子を作製する方法について説明する。本実施の形態で例示する半導体素子は、高純度化された酸化物半導体層を有する。実施の形態1で例示する成膜装置を用いることにより、酸化物半導体に主成分以外の不純物が極力含まれないように酸化物半導体を高純度化し、I型真性の酸化物半導体、又はI型真性に限りなく近い酸化物半導体にできる。すなわち、不純物を添加してI型化するのでなく、水素や水等の不純物を極力取り込まないことにより、高純度化されたI型真性半導体又はそれに近づけて酸化物半導体を成膜する。従って、本実施の形態で作製するトランジスタは、高純度化及び電気的にI型真性化された酸化物半導体層を有する。高純度化された酸化物半導体中にはキャリアが極めて少なくゼロに近くすることができる。具体的には、キャリア濃度を1×1012/cm3未満、好ましくは1×1011/cm3未満まで抑制できる。また、高純度化された酸化物半導体中の水素濃度は、1×1016atoms/cm3未満である。実施の形態1に例示する成膜装置を用いることで、酸化物半導体に含まれるキャリアを極めて少なくすることができる。このような高純度化された酸化物半導体層をトランジスタのチャネル形成領域に適用することにより、トランジスタのオフ電流を少なくすることができる。なお、オフ電流は少なければ少ないほど消費電力を低減できるため好ましい。本実施の形態で例示するボトムゲート型のトランジスタ300の断面図を図3Aに示す。トランジスタ300は、ゲート電極層303、第1のゲート絶縁層305、第2のゲート絶縁層307、高純度化された酸化物半導体層312、ソース電極層311a、ドレイン電極層311b、絶縁層313、保護絶縁層315を有する。トランジスタ300を実施の形態1で例示する成膜装置を用いて作製する方法について図4を用いて説明する。まず、基板301上に導電膜を形成し、第1のフォトマスクを用いてレジストマスクを形成し、エッチングによりゲート電極層303を形成する図4A。基板301に使用することができる基板に大きな制限はないが、バリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板を用いる。ゲート電極層303を形成する導電膜の材料としては、モリブデン、チタン、クロム、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウム等の金属材料またはこれらを主成分とする合金材料を用いて、単層でまたは積層して形成することができる。次に、実施の形態1に示した連続成膜装置図1参照を用いて、ゲート絶縁層、酸化物半導体層、及び導電層を大気にさらすことなく連続成膜する。まず、ゲート電極層303が形成された基板301を連続成膜装置の第1のロードロック室111に搬入する。そして、排気手段1111を用いて第1のロードロック室111内を減圧する。このとき、第1のロードロック室111内の圧力が10-6Pa以下、好ましくは10-8Pa以下となるまで排気する。連続成膜装置において、基板301は、搬送室112を経由して、ある部屋から別の部屋まで搬送される。搬送室112内の圧力は、クライオポンプなどの排気手段1112を用いることで、10-6Pa以下、好ましくは10-8Pa以下に保持されている。また、定期的に装置の内壁を加熱し、内壁に吸着する不純物を脱離処理することで高真空を実現する。基板301を、基板搬送手段133を用いて、加熱室第1の加熱室119又は第2の加熱室123に搬送し、加熱室と搬送室112とを仕切るゲートバルブを閉じる。加熱室は、クライオポンプなどの排気手段を用いることで10-8Pa以下に保持されている。次いで、予備加熱を行う。予備加熱を行うことで、基板301に吸着した不純物を脱離し、排気することができる。不純物としては、例えば、水素原子やH2O等の水素原子を含む化合物や、炭素原子を含む化合物をその例に挙げることができる。予備加熱の温度は、室温以上600°C以下であれば良く、100°C以上400°C以下であることが特に好ましい。次に、基板301を、基板搬送手段133を用いて、第1の成膜室113に搬送する。次いで、クライオポンプなどの排気手段1113を用いて第1の成膜室113の内圧を制御しながら高純度のスパッタリング用のガスを導入し、スパッタリング法を用いて、ゲート電極層303上に第1のゲート絶縁層305となる窒化珪素膜を成膜する。成膜終了後に第1の成膜室113内の圧力は、排気手段1113を用いて、10-8Pa以下に再び排気され、第1の成膜室113内が清浄な状態に保たれる。成膜前後に10-8Pa以下に排気されて清浄に保たれる成膜室で第1のゲート絶縁層305を成膜するため、第1のゲート絶縁層305に含まれる不純物は効果的に低減される。そして、基板301を、第1の成膜室113から第2の成膜室115に搬送し、第1のゲート絶縁層305上に、スパッタリング法を用いて、第1のゲート絶縁層305の成膜方法と同様に、酸化珪素膜を成膜し、第2のゲート絶縁層307を形成する。成膜前後において、第2の成膜室115内の圧力は、クライオポンプなどの排気手段1115を用いることで、10-8Pa以下に保持されている。本実施の形態で用いるI型化又は実質的にI型化された酸化物半導体は、界面準位、界面電荷に対して極めて敏感であるため、酸化物半導体層とゲート絶縁層との界面は重要である。そのため高純度化された酸化物半導体に接する第2のゲート絶縁層307は、高品質化が要求される。第1の成膜室113及び第2の成膜室115は、クライオポンプ等により排気され、成膜室内の不純物濃度が極めて低減されている。不純物が低減された成膜室内で積層された窒化珪素膜と酸化珪素膜は、不純物濃度が抑制されたゲート絶縁層として機能する。本実施の形態では、ゲート絶縁層を、窒化珪素膜と酸化珪素膜の積層構造としたが、ゲート絶縁層はこれに限らず、窒化珪素膜、酸化珪素膜、酸化窒化珪素膜、窒化酸化珪素膜、酸化アルミニウム膜等の単層又は積層構造とすることができる。後に形成する酸化物半導体層と接する層は酸化物絶縁膜を用いることが好ましい。ゲート絶縁層の形成方法としてはプラズマCVD法又はスパッタリング法等を用いることができるが、層中に水素が多量に含まれないようにするためには、スパッタリング法で成膜することが好ましい。ゲート絶縁層の厚さは特に限定されないが、例えば、10nm以上500nm以下とすることができる。次に、基板301を、第2の成膜室115から第3の成膜室117に搬送し、第2のゲート絶縁層307上に、スパッタリング法を用いて、酸化物半導体膜309を成膜する。成膜前後において、第3の成膜室117内の圧力は、クライオポンプなどの排気手段1117を用いることで、10-8Pa以下に保持され、極めて清浄な状態に保たれる。成膜前後に清浄に保たれた成膜室で酸化物半導体膜309を成膜するため、酸化物半導体膜309に含まれる不純物は効果的に低減される。酸化物半導体膜309に用いる酸化物半導体は、四元系金属酸化物であるIn-Sn-Ga-Zn-O系酸化物半導体や、三元系金属酸化物であるIn-Ga-Zn-O系酸化物半導体、In-Sn-Zn-O系酸化物半導体、In-Al-Zn-O系酸化物半導体、Sn-Ga-Zn-O系酸化物半導体、Al-Ga-Zn-O系酸化物半導体、Sn-Al-Zn-O系酸化物半導体や、二元系金属酸化物であるIn-Zn-O系酸化物半導体、Sn-Zn-O系酸化物半導体、Al-Zn-O系酸化物半導体、Zn-Mg-O系酸化物半導体、Sn-Mg-O系酸化物半導体、In-Mg-O系酸化物半導体や、単元系金属酸化物であるIn-O系酸化物半導体、Sn-O系酸化物半導体、Zn-O系酸化物半導体などを用いることができる。また、上記酸化物半導体膜にSiO2を含んでもよい。ここで、例えば、In-Ga-Zn-O系酸化物半導体とは、少なくともInとGaとZnを含む酸化物であり、その組成比に特に制限はない。また、InとGaとZn以外の元素を含んでもよい。また、酸化物半導体膜309は、化学式InMO3ZnOmm>0、且つmは自然数でないで表記される薄膜を用いることができる。ここで、Mは、Ga、Al、MnおよびCoから選ばれた一または複数の金属元素を示す。例えばMとして、Ga、Ga及びAl、Ga及びMn、またはGa及びCoなどがある。本実施の形態では、In-Ga-Zn-O系酸化物ターゲットを用いてスパッタリング法により酸化物半導体膜309を成膜する。この段階での断面図が図4Bに相当する。酸化物半導体膜309は、希ガス代表的にはアルゴン雰囲気下、酸素雰囲気下、又は希ガスと酸素の混合雰囲気下において形成することができる。酸化物半導体膜309をスパッタリング法で作製するためのターゲットとしては、例えば、組成比として、In2O3:Ga2O3:ZnO=1:1:1[mol比]すなわち、In:Ga:Zn=1:1:0.5[atom比]を用いることができる。また、In2O3:Ga2O3:ZnO=1:1:2[mol比]In:Ga:Zn=1:1:1[atom比]、やIn2O3:Ga2O3:ZnO=1:1:4[mol比]In:Ga:Zn=1:1:2[atom比]の組成比を有するターゲットを用いてもよい。酸化物ターゲットの充填率は90.0以上100以下、好ましくは95.0以上99.9以下である。充填率の高い金属酸化物ターゲットを用いることにより、成膜した酸化物半導体膜は緻密な膜となる。酸化物半導体膜309を成膜する際に用いるスパッタリング用のガスは水素、水、水酸基又は水素化物などの不純物が除去された高純度ガスを用いる。成膜条件の一例としては、基板とターゲットの間との距離を100mm、圧力0.6Pa、直流DC電源0.5kW、酸素酸素流量比率100雰囲気下の条件が適用される。なお、パルス直流電源を用いると、成膜時に発生する粉状物質パーティクル、ごみともいうが軽減でき、膜厚分布も均一となるために好ましい。例えば、実施の形態1に示した連続成膜装置を用いることで、第3の成膜室117では、膜厚2nm以上200nm以下の酸化物半導体膜を10分以内に成膜することができる。酸化物半導体膜309を成膜した後、酸化物半導体膜309に、酸素ラジカル処理を行うことが好ましい。本実施の形態では、処理室125で酸素ラジカル処理を行う。処理前後において、処理室125内の圧力は、クライオポンプなどの排気手段1125を用いることで、10-8Pa以下に保持されている。酸素ラジカルは、酸素を含むプラズマ発生装置により供給されてもよいし、オゾン発生装置により供給されてもよい。供給された酸素ラジカル又は酸素を薄膜に照射することによって膜表面を改質することができる。酸素ラジカル処理の代わりに、アルゴンと酸素のラジカル処理を行ってもよい。アルゴンと酸素のラジカル処理とは、アルゴンガスと酸素ガスを導入してプラズマを発生させて薄膜表面の改質を行うことである。アルゴンと酸素のラジカル処理の一例について説明する。電界が印加され放電プラズマが発生している反応空間中のAr原子Arは、放電プラズマ中の電子により励起又は電離され、アルゴンラジカルArやアルゴンイオンArや電子となる。アルゴンラジカルArはエネルギーの高い準安定状態にあり、周辺にある同種又は異種の原子と反応し、それらの原子を励起又は電離させて安定状態に戻ろうとして雪崩現象的に反応が発生する。その時に周辺に酸素があると、酸素原子Oが励起又は電離され、酸素ラジカルOや酸素イオンOとなる。その酸素ラジカルOが被処理物である薄膜表面の材料と反応し、表面改質が行われ、表面にある有機物と反応して有機物を除去するプラズマ処理が行われる。なお、不活性ガスのラジカルは、反応性ガスのラジカルと比較して準安定状態が長く維持されるという特徴があり、そのためプラズマを発生させるのに不活性ガスを用いるのが一般的である。次に、基板301を、第5の成膜室127に搬送し、酸化物半導体膜309上に、スパッタリング法を用いて、導電膜310を成膜する図4C。成膜前後において、第5の成膜室127内の圧力は、クライオポンプなどの排気手段1127を用いることで、10-8Pa以下に保持されている。導電膜の材料としては、例えば、Al、Cr、Cu、Ta、Ti、Mo、Wからから選ばれた元素、または上述した元素を成分とする合金か、上述した元素を組み合わせた合金等を用いることができる。また、Al膜、Cu膜などの金属膜の下側又は上側の一方または双方にTi膜、Mo膜、W膜などの高融点金属膜を積層させた構成としても良い。また、Al膜に生ずるヒロックやウィスカーの発生を防止する元素Si、Nd、Scなどが添加されているAl材料を用いることで耐熱性を向上させることが可能となる。導電膜は、導電性の金属酸化物を用いて形成しても良い。導電性の金属酸化物としては酸化インジウムIn2O3、酸化スズSnO2、酸化亜鉛ZnO、酸化インジウム酸化スズ合金In2O3-SnO2、ITOと略記する、酸化インジウム酸化亜鉛合金In2O3-ZnOまたはこれらの金属酸化物材料に酸化珪素を含ませたものを用いることができる。そして、連続成膜が完了した基板301を第2のロードロック室131に搬送する。なお、連続成膜の工程中に、ある部屋から搬出された基板を、次の成膜や処理を行う部屋に搬入する前に別の場所で待機させる必要が生じた場合は、基板待機室129に基板を搬入すれば良い。基板待機室129内の圧力は、クライオポンプなどの排気手段1129を用いることで、10-8Pa以下に保持されている。次に、導電膜310上に第2のフォトマスクを用いてレジストマスクを形成し、エッチングにより導電膜310及び酸化物半導体膜309の不要な部分を除去する。次いで、第3のフォトマスクを用いて、酸化物半導体層のチャネル形成領域と重畳する導電膜をエッチングし、ソース電極層311a、及びドレイン電極層311bを形成する図4D。その後、再び、基板を成膜装置に搬入し、処理室にて、N2O、N2、またはArなどのガスを用いたプラズマ処理を行い、露出している酸化物半導体層の表面に付着した吸着水などを除去してもよい。プラズマ処理を行った場合、大気に触れることなく、酸化物半導体層の一部に接する保護絶縁膜となる絶縁層313を形成する。絶縁層313は、少なくとも1nm以上の膜厚とし、スパッタリング法など、絶縁層313に水、水素等の不純物を混入させない方法を適宜用いて形成することができる。絶縁層313に水素が含まれると、その水素の酸化物半導体層への侵入、又は水素による酸化物半導体層中の酸素の引き抜きが生じ酸化物半導体層のバックチャネルが低抵抗化N型化してしまい、寄生チャネルが形成されるおそれがある。よって、絶縁層313はできるだけ水素を含まない膜になるように、成膜方法に水素を用いないことが重要である。酸化物半導体膜の成膜時と同様に、絶縁層313を成膜する成膜室内の圧力は、成膜前後において、クライオポンプなどの排気手段を用いることで、10-8Pa以下に保持されている。酸化物半導体層に接して形成する絶縁層313は、水分や、水素や、水酸基などの不純物を含まず、これらが外部から侵入することをブロックする無機絶縁膜を用い、特に、酸化物絶縁膜を用いることが好ましい。代表的には酸化珪素膜、酸化窒化珪素膜、酸化アルミニウム膜、または酸化窒化アルミニウム膜などを用いる。本実施の形態では、絶縁層313として膜厚200nmの酸化珪素膜を、スパッタリング法を用いて成膜する。成膜時の基板温度は、室温以上500°C以下とすれば良い。酸化珪素膜のスパッタリング法による成膜は、希ガス代表的にはアルゴン雰囲気下、酸素雰囲気下、または希ガスと酸素の混合雰囲気下において行うことができる。絶縁層313を、成膜する際に用いるスパッタリング用のガスは水素、水、水酸基又は水素化物などの不純物が除去された高純度ガスを用いることが好ましい。スパッタリング用ターゲットとしては、酸化珪素ターゲットまたは珪素ターゲットを用いることができる。例えば、珪素ターゲットを用いて、酸素を含む雰囲気下でスパッタ法により酸化珪素膜を形成することができる。絶縁層313上にさらに保護絶縁層315を形成してもよい。例えば、RFスパッタ法を用いて窒化珪素膜を形成する。RFスパッタ法は、量産性がよいため、保護絶縁層の成膜方法として好ましい。保護絶縁層は、水分などの不純物を含まず、これらが外部から侵入することをブロックする無機絶縁膜を用い、窒化珪素膜、窒化アルミニウム膜などを用いる。本実施の形態では、保護絶縁層315を、窒化珪素膜を用いて形成する図4E。絶縁層313の成膜時と同様に、保護絶縁層315を成膜する成膜室内の圧力は、成膜前後において、クライオポンプなどの排気手段を用いることで、10-8Pa以下に保持されている。以上の工程でトランジスタ300が形成される。以上のように、実施の形態1に示した連続成膜装置を用いてトランジスタを作製することで、酸化物半導体層中、及び酸化物半導体層に接する層中に不純物が混入せず、水素濃度が十分に低減された高純度な酸化物半導体層を有する半導体素子を作製することができる。また、酸化物半導体層に接する層も不純物が低減されているため、酸化物半導体層は高純度に保たれる。このような高純度化された酸化物半導体層を用いた半導体素子は、オフ電流が低く、低消費電力の半導体装置を実現できる。実施の形態3本実施の形態では、実施の形態1に示した連続成膜装置を用いて、実施の形態2で説明したトランジスタとは異なる構成を有するトランジスタを作製する方法について図1、図3B、及び図5を用いて説明する。本実施の形態では、酸化物半導体層を用いた半導体素子を作製する方法について説明する。本実施の形態で例示するボトムゲート型のトランジスタの断面図を図3Bに示す。トランジスタ400は、ゲート電極層303、第1のゲート絶縁層305、第2のゲート絶縁層307、高純度化された酸化物半導体層308、ソース電極層314a、ドレイン電極層314b、絶縁層313、保護絶縁層315を有する。トランジスタ400を実施の形態1で例示する成膜装置を用いて作製する方法について、図5を用いて説明する。まず、実施の形態2と同様の方法で、基板301上にゲート電極層303を形成する図5A。次に、実施の形態1に示した連続成膜装置図1参照を用いて、ゲート絶縁層第1のゲート絶縁層305、第2のゲート絶縁層307及び酸化物半導体膜306を大気にさらすことなく連続成膜する図5B。ゲート絶縁層及び酸化物半導体膜306の成膜は、実施の形態2と同様の方法で行えば良い。次に、酸化物半導体膜306を、フォトリソグラフィ工程により島状の酸化物半導体層308に加工する図5C。酸化物半導体層308を形成するためのレジストマスクは、インクジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。なお、ここでの酸化物半導体膜309のエッチングは、ドライエッチングでもウェットエッチングでもよく、両方を用いてもよい。例えば、酸化物半導体膜309のウェットエッチングに用いるエッチング液としては、燐酸と酢酸と硝酸を混ぜた溶液などを用いることができる。また、ITO07N関東化学社製を用いてもよい。次に、図5Dに示すように、第2のゲート絶縁層307及び酸化物半導体層308上に、スパッタリング法を用いて、導電膜を成膜する。酸化物半導体膜306の成膜時と同様に、成膜前後において、導電膜を成膜する成膜室内の圧力は、クライオポンプなどの排気手段を用いることで、10-8Pa以下に保持されていることが好ましい。そして、フォトリソグラフィ工程により、導電膜上にレジストマスクを形成し、選択的にエッチングを行って、ソース電極層311a、及びドレイン電極層311bを形成する。その後、N2O、N2、またはArなどのガスを用いたプラズマ処理を行い、露出している酸化物半導体層の表面に付着した吸着水などを除去してもよい。そして、実施の形態2と同様の方法で、絶縁層313として酸化珪素膜、保護絶縁層315として窒化珪素膜を成膜する。以上の工程でトランジスタ400が形成される図5E。以上のように、実施の形態1に示した連続成膜装置を用いてトランジスタを作製することで、酸化物半導体層中、及び酸化物半導体層に接する層中に不純物が混入せず、水素濃度が十分に低減された高純度な酸化物半導体層を有する半導体素子を作製することができる。また、酸化物半導体層に接するゲート絶縁膜、及び導電膜も不純物が低減されているため、酸化物半導体層は高純度に保たれる。このような高純度化された酸化物半導体層を用いた半導体素子は、オフ電流が低く、低消費電力の半導体装置を実現できる。実施の形態4本実施の形態では、実施の形態1に示した連続成膜装置を用いて、実施の形態2、及び実施の形態3で説明した半導体素子とは異なる構成を有するトランジスタを作製する方法について図1、図3C、及び図6を用いて説明する。本実施の形態では、特に、結晶領域を有する酸化物半導体層を用いたトランジスタを作製する方法について説明する。本実施の形態で作製方法を説明するトランジスタの断面図を図3Cに示す。トランジスタ500は、ゲート電極層303、第1のゲート絶縁層305、第2のゲート絶縁層307、第1の酸化物半導体層406、第2の酸化物半導体層408、ソース電極層411a、ドレイン電極層411b、絶縁層313、保護絶縁層315を有する。なお、第1の酸化物半導体層406、及び第2の酸化物半導体層408は結晶化している。トランジスタ500を実施の形態1で例示する成膜装置を用いて作製する方法について、図6を用いて説明する。まず、基板301上に導電膜を形成し、第1のフォトリソグラフィ工程により、ゲート電極層303を形成する。次に、実施の形態1に示した連続成膜装置図1参照を用いて、第1のゲート絶縁層305、及び第2のゲート絶縁層307を形成する図6A。次に、基板301を、第2の成膜室115から第3の成膜室117に搬送し、第2のゲート絶縁層307上に、結晶領域を有する酸化物半導体層を形成する。酸化物半導体層を2回に分けて成膜し、2回に分けて加熱処理を行うことで、膜厚の厚い結晶領域、即ち、膜表面に垂直にc軸配向した結晶領域を有する酸化物半導体層が形成できる。なお、このような方法を用いることで、下地部材の材料が酸化物、窒化物、金属など材料を問わず、酸化物半導体に結晶領域を形成することができる。第1の酸化物半導体膜を、スパッタリング法を用いて成膜する。成膜前後において、第3の成膜室117内の圧力は、クライオポンプなどの排気手段1117を用いることで、10-8Pa以下に保持されている。第1の酸化物半導体膜に用いる酸化物半導体としては、実施の形態2に挙げた酸化物半導体を用いることができる。第1の酸化物半導体膜は、のちに形成する第2の酸化物半導体膜を結晶成長させるための種として用いるため、結晶成長する厚さとすればよく、代表的には一原子層以上30nm以下、好ましくは2nm以上5nm以下でよい。第1の酸化物半導体膜405の厚さを薄くすることで成膜処理及び加熱処理におけるスループットを高めることができる。次に、基板301を、第3の成膜室117から第1の加熱室119に搬送し、第1の加熱処理を行い、第1の酸化物半導体膜の表面を含む領域に結晶領域板状結晶を含むを形成する。第1の加熱処理によって、表面を含む領域に結晶領域板状結晶を含むを有する第1の酸化物半導体膜405が形成される図6B。第1の加熱処理は、窒素、酸素、希ガス、または乾燥空気の雰囲気下で行う。第1の加熱処理の温度は、450°C以上850°C以下、好ましくは550°C以上750°C以下とする。また、加熱時間は1分以上24時間以下とする。加熱処理前後において、第1の加熱室119内の圧力は、クライオポンプなどの排気手段1119を用いることで、10-8Pa以下に保持されている。第1の加熱室119は、室温以上850°C以下に加熱できる手段を有することが好ましい。なお、第3の成膜室117が基板加熱手段を有している場合は、第1の酸化物半導体膜を加熱しながら成膜することで、結晶成長を促すことができる。成膜中に第1の酸化物半導体層の結晶を成長させることで、第1の加熱処理を省略することができる。基板加熱条件としては、基板301を室温以上500°C以下に加熱すればよい。次に、基板を第1の加熱室119から第4の成膜室121に搬送し、第1の酸化物半導体膜よりも厚い第2の酸化物半導体膜を、スパッタリング法を用いて、第2の酸化物半導体膜を形成する。なお、成膜前後において、第4の成膜室121内の圧力は、クライオポンプなどの排気手段1121を用いることで、10-8Pa以下に保持されている。第2の酸化物半導体膜に用いる酸化物半導体としては、実施の形態2に挙げた酸化物半導体を用いることができる。第2の酸化物半導体膜の膜厚は、作製するデバイスによって最適な膜厚を実施者が決定すればよい。第4の成膜室121が基板加熱手段を有している場合は、第2の酸化物半導体膜を加熱しながら成膜しても良い。実施の形態1の連続成膜装置を用いることで、例えば、第3の成膜室117で、加熱しながら膜厚2nm以上30nm以下の第1の酸化物半導体膜を10分以内に成膜した後、第4の成膜室121で、膜厚20nm以上200nm以下の第2の酸化物半導体膜を10分以内に連続成膜することが可能である。次に、基板301を、第4の成膜室121から第2の加熱室123に搬送し、第2の加熱処理を行う。加熱処理前後において、第2の加熱室123内の圧力は、クライオポンプなどの排気手段1123を用いることで、10-8Pa以下に保持されている。次いで、450°C以上850°C以下、好ましくは600°C以上700°C以下の温度で、第2の加熱処理を行う。第1の酸化物半導体膜405を結晶成長の種として、上方に結晶成長させ、第2の酸化物半導体膜の全体を結晶化させ、結果として膜厚の厚い結晶領域を有する第2の酸化物半導体膜407を形成する図6B。なお、図6に、結晶領域を有する第1の酸化物半導体膜405、及び結晶領域を有する第2の酸化物半導体膜407の界面を点線で示したが、第1の酸化物半導体膜405及び結晶領域を有する第2の酸化物半導体膜407の境界が判別できず、同一の層とみなせることもある。また、第1の酸化物半導体膜405及び第2の酸化物半導体膜407を成膜した後に、酸化物半導体膜の表面に、酸素ラジカル処理を行う事が好ましい。本実施の形態では、処理室125で酸素ラジカル処理を行う。処理前後において、処理室125内の圧力は、クライオポンプなどの排気手段1125を用いることで、10-8Pa以下に保持されている。酸素ラジカル処理は実施の形態2と同様の方法で行うことができる。次に、基板301を、第5の成膜室127に搬送し、第2の酸化物半導体膜407上に、スパッタリング法を用いて、導電膜409を成膜する図6C。導電膜409は実施の形態2で示した導電膜310と同様の材料、方法を用いて形成することができる。よって、詳細については、実施の形態2の記載を参酌することができる。また、成膜前後において、第5の成膜室127内の圧力は、クライオポンプなどの排気手段1127を用いることで、10-8Pa以下に保持され、第5の成膜室127内は清浄な状態に保たれている。そして、連続成膜が完了した基板301を第2のロードロック室131に搬送する。次に、実施の形態2と同様の方法で、第2のフォトマスクを用いたフォトリソグラフィ工程及びエッチングにより、第1の酸化物半導体層406、第2の酸化物半導体層408、ソース電極層411a、及びドレイン電極層411bを形成する図6D。次いで、実施の形態2と同様の材料、方法で、絶縁層313として酸化硅素膜を形成し、保護絶縁層315として窒化硅素膜を成膜する。以上の工程で、結晶領域を有する酸化物半導体層を用いたトランジスタ500を作製できる図6E。なお、本実施の形態では、2層の酸化物半導体膜を形成する場合について説明したが、結晶領域を有する酸化物半導体層が、単層でも、3層以上であっても良い。単層の酸化物半導体膜を成膜する場合は、例えば、第3の成膜室117において、酸化物半導体膜を形成し、第1の加熱室119において加熱処理を行えばよい。また、基板301を加熱し結晶化を促しながら成膜しても良いし、処理室125において、成膜後の酸化物半導体膜に酸素ラジカル処理を行っても良い。なお、結晶領域を有する酸化物半導体膜を、結晶領域を有する島状の酸化物半導体層に加工してから、その上に導電膜を形成する工程を用いてトランジスタを作製する場合は、酸化物半導体膜の形成を除いて実施の形態3に示した方法を適用することができる。よって、詳細については、実施の形態3の記載を参酌することができる。以上のように、実施の形態1に示した、成膜装置内を高真空状態に保持して、大気開放せずに連続成膜可能な成膜装置を用いることにより、酸化物半導体層中、及び酸化物半導体層に接する層中に混入する水素などの不純物の混入を抑止でき、その結果、水素濃度が十分に低減された高純度な酸化物半導体層を有する半導体素子を作製することができる。このような半導体素子は、オフ電流が低く、低消費電力の半導体装置を実現できる。