第1導電層と、第2導電層と、前記第1導電層と前記第2導電層との間に設けられた中間配線と、前記第1導電層と前記中間配線との間に設けられた第1積層部であって、第1方向に磁化が固定された第1強磁性層と、前記第1導電層から前記第2導電層に向かう積層軸に沿って前記第1強磁性層と積層され、磁化の方向が可変である第2強磁性層と、前記第1強磁性層と前記第2強磁性層との間に設けられた第1非磁性層と、を含む第1積層部と、前記第2導電層と前記中間配線との間に設けられた第2積層部であって、磁化の方向が可変である第3強磁性層と、前記積層軸に沿って前記第3強磁性層と積層され、第2方向に磁化が固定された第4強磁性層と、前記第3強磁性層と前記第4強磁性層との間に設けられた第2非磁性層と、を含む第2積層部と、を備え、前記積層軸に沿って前記第1積層部及び前記第2積層部に電流を流すことによりスピン偏極した電子を前記第2強磁性層に作用させ、且つ、前記第3強磁性層の磁化を歳差運動させることにより発生する磁場を前記第2強磁性層に作用させることにより、前記第2強磁性層の磁化の方向を前記電流の向きに応じた方向に決定可能としたことを特徴とする磁気素子。前記第1方向は、前記第2方向に対して逆向きであることを特徴とする請求項1記載の磁気素子。前記中間配線は、ルテニウムRu、タンタルTa、タングステンW、白金Pt、パラジウムPd、モリブデンMo、ニオブNb、ジルコニウムZr、チタンTi、及び、バナジウムVよりなる群から選択されたいずれかの金属、または、前記群から選択された少なくとも2つ以上の金属を含む合金を含むことを特徴とする請求項1または2に記載の磁気素子。前記中間配線は、ルテニウムRu、オスミウムOs、及び、イリジウムIrよりなる群から選択されたいずれかの金属、または、前記群から選択された少なくとも2つ以上の金属を含む合金を含み、前記中間配線の厚さは、3ナノメートル以下であることを特徴とする請求項1または2に記載の磁気素子。前記第3強磁性層の前記積層軸に対して垂直な平面で切断したときの断面形状の円相当直径は、35ナノメートル以下であり、前記第3強磁性層の厚さは、0.5ナノメートル以上3.5ナノメートル以下であることを特徴とする請求項1~4のいずれか1つに記載の磁気素子。前記第1積層部の側面、及び、前記第2積層部の側面の少なくもいずれかに対向する磁気シールドをさらに備えたことを特徴とする請求項1~5のいずれか1つに記載の磁気素子。請求項1~6のいずれか1つに記載の磁気素子と、前記第1導電層、前記第2導電層及び前記中間配線に直接または間接に接続された制御回路部と、を備え、前記制御回路部は、前記磁気素子に保持されたデータを読み出す読み出し動作において、前記第1導電層と前記中間配線との間に、前記第2導電層と前記中間配線との間に流れる電流よりも大きい値を有する電流を流すことを特徴とする不揮発性記憶装置。前記制御回路部は、前記磁気素子にデータを書き込む書き込み動作において、前記第1導電層と前記中間配線との間に電流を流し、前記第2導電層と前記中間配線との間に電流を流すことを特徴とする請求項7記載の不揮発性記憶装置。前記制御回路部は、前記磁気素子にデータを書き込む書き込み動作において、前記第1導電層と前記第2導電層との間に前記中間配線を介して電流を流すことを特徴とする請求項7記載の不揮発性記憶装置。前記第1導電層と前記制御回路部との間、前記第2導電層と前記制御回路部との間、及び、前記中間配線と前記制御回路部との間の少なくともいずれかに直接または間接に接続されたトランジスタをさらに備えたことを特徴とする請求項7~9のいずれか1つに記載の不揮発性記憶装置。前記第1導電層と前記制御回路部との間、及び、前記第2導電層と前記制御回路部との間の少なくともいずれかに直接または間接に接続されたトランジスタと、前記第1導電層に直接または間接に接続された第1ビット配線と、前記第2導電層に直接または間接に接続された第2ビット配線と、前記中間配線に直接または間接に接続された第3ビット配線と、前記トランジスタのゲートに接続されたワードラインと、をさらに備えたことを特徴とする請求項7~9のいずれか1つに記載の不揮発性記憶装置。前記第1ビット配線の延在方向は、前記第2ビット配線の延在方向及び前記第3ビット配線の延在方向に対して平行であることを特徴とする請求項11記載の不揮発性記憶装置。前記第3ビット配線の延在方向は、前記第1ビット配線の延在方向及び前記第2ビット配線の延在方向と交差することを特徴とする請求項11記載の不揮発性記憶装置。複数のビットラインと、複数のワードラインと、前記複数のビットラインのそれぞれと前記複数のワードラインのそれぞれとの交差部にそれぞれ設けられた複数の記憶セルと、を備え、前記複数の記憶セルのそれぞれは、第1積層部と、第2積層部と、前記第1積層部と前記第2積層部との間に設けられた中間配線と、ゲートを含み、前記ゲートをオンにすることで通電可能となる選択トランジスタと、を含み、前記第1積層部は、第1方向に磁化が固定された第1強磁性層と、前記第1積層部から前記第2積層部に向かう積層軸に沿って前記第1強磁性層と積層され、磁化の方向が可変である第2強磁性層と、前記第1強磁性層と前記第2強磁性層との間に設けられた第1非磁性層と、を含み、前記第2積層部は、磁化の方向が可変である第3強磁性層と、前記積層軸に沿って前記第3強磁性層と積層され、第2方向に磁化が固定された第4強磁性層と、前記第3強磁性層と前記第4強磁性層との間に設けられた第2非磁性層と、を含み、前記複数の記憶セルのそれぞれは、前記第1及び第2積層部の膜面に対して略垂直な方向に電流を流すことによりスピン偏極した電子を前記第2強磁性層に作用させ、且つ前記第3強磁性層の磁化を歳差運動させることにより発生する磁場を前記第2強磁性層に作用させることにより、前記第2強磁性層の磁化の方向を前記電流の向きに応じた方向に決定することでデータを記憶する機能を有し、前記複数のビットラインのそれぞれは、第1~第3ビット配線を有し、前記第1~第3ビット配線のそれぞれは、前記複数のビットラインのいずれかと前記複数のワードラインのいずれかとの前記交差部に設けられた前記複数の記憶セルのいずれかに接続され、前記第1ビット配線は、前記記憶セルの前記いずれかの前記第1積層部の前記中間配線とは反対側の第1端部に直接または間接に接続され、前記第2ビット配線は、前記記憶セルの前記いずれかの前記第2積層部の前記中間配線とは反対側の第2端部に直接または間接に接続され、前記第3ビット配線は、前記記憶セルの前記いずれかの前記中間配線に直接または間接に接続され、前記記憶セルの前記いずれかの前記選択トランジスタは、前記第1ビット配線と前記第1端部との間、及び、前記第2ビット配線と前記第2端部との間の少なくともいずれかに配置され、前記複数のワード線の前記いずれかは、前記記憶セルの前記いずれかの前記選択トランジスタの前記ゲートと接続されていることを特徴とする不揮発性記憶装置。前記記憶セルの前記いずれかの前記選択トランジスタは、前記第1ビット配線と前記第1端部との間に配置され、前記記憶セルの前記いずれかの前記選択トランジスタは、ソース及びドレインをさらに含み、前記ソースは、前記第1ビット配線及び前記第1端部のいずれか一方に直接または間接に接続され、前記ドレインは、前記第1ビット配線及び前記第1端部のいずれか他方に直接または間接に接続されることを特徴とする請求項14記載の不揮発性記憶装置。前記記憶セルの前記いずれかの前記選択トランジスタは、前記第2ビット配線と前記第2端部との間に配置され、前記記憶セルの前記いずれかの前記選択トランジスタは、ソース及びドレインをさらに含み、前記ソースは、前記第2ビット配線及び前記第2端部のいずれか一方に直接または間接に接続され、前記ドレインは、前記第2ビット配線及び前記第2端部のいずれか他方に直接または間接に接続されることを特徴とする請求項14記載の不揮発性記憶装置。第1方向に磁化が固定された第1強磁性層と、前記第1強磁性層と積層され、磁化の方向が可変である第2強磁性層と、前記第1強磁性層と前記第2強磁性層との間に設けられた第1非磁性層と、を含む第1積層部と、前記第1強磁性層から前記第2強磁性層に向かう積層軸に沿って前記第1積層部と積層された第2積層部であって、磁化の方向が可変である第3強磁性層と、前記積層軸に沿って前記第3強磁性層と積層され、第2方向に磁化が固定された第4強磁性層と、前記第3強磁性層と前記第4強磁性層との間に設けられた第2非磁性層と、を含む第2積層部と、前記第1積層部と前記第2積層部との間に設けられた第1中間配線と、を含み、前記積層軸に沿って前記第1積層部及び前記第2積層部に電流を流すことによりスピン偏極した電子を前記第2強磁性層に作用させ、且つ、前記第3強磁性層の磁化を歳差運動させることにより発生する磁場を前記第2強磁性層に作用させることにより、前記第2強磁性層の磁化の方向を前記電流の向きに応じた方向に決定可能とする第1磁気素子と、前記積層軸に対して直交する軸に沿って前記第1磁気素子と並置された第2磁気素子であって、第3方向に磁化が固定された第5強磁性層と、前記第5強磁性層と前記積層軸に沿って積層され、磁化の方向が可変である第6強磁性層と、前記第5強磁性層と前記第6強磁性層との間に設けられた第3非磁性層と、を含む第3積層部と、前記積層軸に沿って前記第3積層部と積層された第4積層部であって、磁化の方向が可変である第7強磁性層と、前記積層軸に沿って前記第7強磁性層と積層され、第4方向に磁化が固定された第8強磁性層と、前記第7強磁性層と前記第8強磁性層との間に設けられた第4非磁性層と、を含む第4積層部と、前記第3積層部と前記第4積層部との間に設けられた第2中間配線と、を含み、前記積層軸に沿って前記第3積層部及び前記第4積層部に電流を流すことによりスピン偏極した電子を前記第6強磁性層に作用させ、且つ、前記第7強磁性層の磁化を歳差運動させることにより発生する磁場を前記第6強磁性層に作用させることにより、前記第6強磁性層の磁化の方向を前記電流の向きに応じた方向に決定可能とする第2磁気素子と、前記第1積層部の前記第1中間配線とは反対側の第1端部に直接または間接に接続された第1ビット配線と、前記第2積層部の前記第1中間配線とは反対側の第2端部に直接または間接に接続された第2ビット配線と、前記第1中間配線及び前記第2中間配線に直接または間接に接続された第3ビット配線と、前記第3積層部の前記第2中間配線とは反対側の第3端部に直接または間接に接続された第4ビット配線と、前記第4積層部の前記第2中間配線とは反対側の第4端部に直接または間接に接続された第5ビット配線と、前記第1ビット配線と前記第1端部との間、及び、前記第2ビット配線と前記第2端部との間の少なくともいずれかに配置された第1選択トランジスタと、前記第4ビット配線と前記第3端部との間、及び、前記第5ビット配線と前記第4端部との間の少なくともいずれかに配置された第2選択トランジスタと、前記第1選択トランジスタのゲートと、前記第2選択トランジスタのゲートと直接または間接に接続されたワードラインと、を備えたことを特徴とする不揮発性記憶装置。本発明の実施形態は、読み出し時の誤書き込みを抑制する磁気素子及び不揮発性記憶装置を提供する。本発明の実施形態によれば、第1導電層と、第2導電層と、中間配線と、第1積層部と、第2積層部と、を備えた磁気素子が提供される。前記中間配線は、前記第1導電層と前記第2導電層との間に設けられる。前記第1積層部は、前記第1導電層と前記中間配線との間に設けられる。前記第1積層部は、第1方向に磁化が固定された第1強磁性層と、前記第1導電層から前記第2導電層に向かう積層軸に沿って前記第1強磁性層と積層され、磁化の方向が可変である第2強磁性層と、前記第1強磁性層と前記第2強磁性層との間に設けられた第1非磁性層と、を含む。前記第2積層部は、前記第2導電層と前記中間配線との間に設けられる。前記第2積層部は、磁化の方向が可変である第3強磁性層と、前記積層軸に沿って前記第3強磁性層と積層され、第2方向に磁化が固定された第4強磁性層と、前記第3強磁性層と前記第4強磁性層との間に設けられた第2非磁性層と、を含む。前記積層軸に沿って前記第1積層部及び前記第2積層部に電流を流すことによりスピン偏極した電子を前記第2強磁性層に作用させ、且つ、前記第3強磁性層の磁化を歳差運動させることにより発生する磁場を前記第2強磁性層に作用させることにより、前記第2強磁性層の磁化の方向を前記電流の向きに応じた方向に決定可能である。以下に、各実施の形態について図面を参照しつつ説明する。なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。第1の実施形態図1a~図1dは、第1の実施形態に係る磁気素子の構成を例示する模式的断面図である。図1a~図1dは、実施形態に係る磁気素子111、111a、111b及び111cの構成をそれぞれ例示している。まず、磁気素子111に関して説明する。図1aに表したように、磁気素子111は、第1導電層81と、第2導電層82と、中間配線83と、第1積層部SB1と、第2積層部SB2と、を備える。第1導電層81は、第2導電層82に対向する部分を有する。中間配線83は、第1導電層81と第2導電層82との間に設けられる。第1導電層81及び第2導電層82は、電極として機能する。第1導電層81から第2導電層82に向かう方向をZ軸方向とする。Z軸に対して垂直な1つの軸をX軸とする。X軸とY軸とに対して垂直な軸をY軸とする。Z軸は、積層軸SD1に対応する。積層軸SD1は、例えば、第1強磁性層10の膜面に対して垂直な軸である。膜面は、層面に対応し、例えば、X-Y平面に対して平行である。第1導電層81の少なくとも一部、第2導電層82の少なくとも一部、及び、中間配線83の少なくとも一部は、例えばX-Y平面内で延在する。第1導電層81、第2導電層82及び中間配線83の延在方向は、X-Y平面内において任意である。Z軸に沿ってみたときに、第1導電層81は、第2導電層82と重なる部分を有する。Z軸に沿ってみたときに第1導電層81と第2導電層82とが重なる部分において、中間配線83の少なくとも一部が、第1導電層81と第2導電層82との間に設けられる。第1積層部SB1は、第1導電層81と中間配線83との間に設けられる。第1積層部SB1は、第1強磁性層10と、第2強磁性層20と、第1非磁性層10nと、を含む。第1強磁性層10においては、第1方向に磁化が固定される。すなわち、第1強磁性層10の磁化は、第1方向に実質的に固定される。第2強磁性層20は、積層軸SD1に沿って第1強磁性層10と積層される。第2強磁性層20においては、磁化の方向が可変である。第1非磁性層10nは、第1強磁性層10と第2強磁性層20との間に設けられる。第2積層部SB2は、第2導電層82と中間配線83との間に設けられる。第2積層部SB2は、第3強磁性層30と、第4強磁性層40と、第2非磁性層20nと、を含む。第3強磁性層30においては、磁化の方向が可変である。第4強磁性層40は、積層軸SD1に沿って第3強磁性層30と積層される。第4強磁性層40においては、第2方向に磁化が固定される。すなわち、第4強磁性層40の磁化は、第2方向に実質的に固定される。第2非磁性層20nは、第3強磁性層30と第4強磁性層40との間に設けられる。本願明細書において、積層は、複数の層が互いに接して重ねられる場合に加え、間に別の要素が挿入されて複数の層が重ねられる場合を含む。積層軸SD1は、第1強磁性層10、第1非磁性層10n及び第2強磁性層20が重ねられる軸に対して平行である。積層軸SD1は、第3強磁性層30、第2非磁性層20n及び第4強磁性層40が重ねられる軸に対して平行である。第1積層部SB1と第2積層部SB2との間に、中間配線83の少なくとも一部が設けられる。第1積層部SB1の一端が、中間配線83と接続される。第1積層部SB1の他端が、第1導電層81と接続される。第2積層部SB2の一端が、中間配線83と接続される。第2積層部SB2の他端が、第2導電層82に接続される。磁気素子111においては、積層軸SD1に沿って第1積層部SB1及び第2積層部SB2に電流を流すことによりスピン偏極した電子を第2強磁性層20に作用させ、且つ、第3強磁性層30の磁化を歳差運動させることにより発生する磁場を第2強磁性層20に作用させることにより、第2強磁性層20の磁化の方向を電流の向きに応じた方向に決定可能である。磁気素子111において、第2積層部SB2は、磁界発生源として機能する。第1積層部SB1は、磁気記憶部として機能する。以下、第2積層部SB2を、適宜、磁界発生源と言い、第1積層部SB1を、適宜、磁気記憶部と言う。第1強磁性層10は、例えば、第1の磁化固定層として機能する。第1強磁性層10においては、磁化が膜面に対して略垂直方向に固定されている。第2強磁性層20においては、例えば、磁化容易軸が膜面に対して略垂直方向である。第2強磁性層20は、磁気記憶層として機能する。第1非磁性層10nは、第1のスペーサ層として機能する。第1非磁性層10nが絶縁材料に基づくトンネルバリア層である場合に、第1強磁性層10、第1非磁性層10n及び第2強磁性層20を含む第1積層部SB1は、例えば、MTJMagneticTunnelJunctionの構造を有する。第3強磁性層30は、磁化回転層として機能する。第3強磁性層30においては、例えば、磁化容易軸が膜面に対して略平行方向である。第4強磁性層40は、例えば、第2の磁化固定層として機能する。第4強磁性層40においては、例えば、磁化が膜面に対して略垂直方向に固定されている。第2非磁性層20nは、第2のスペーサ層として機能する。第1強磁性層10、第2強磁性層20及び第4強磁性層40には、例えば、垂直磁化膜が用いられる。第3強磁性層30には、例えば、面内磁化膜が用いられる。図2a及び図2bは、磁化を例示する模式図である。図2aは、垂直磁化膜における磁化を例示している。図2bは、面内磁化膜における磁化を例示している。図2a及び図2bに表したように、積層軸SD1に対して垂直な1つの軸を面内軸SD2とする。面内軸SD2は、X-Y平面内の軸である。磁化72は、膜面に対して垂直な方向の磁化斜影成分積層軸SD1に対して平行な磁化成分72aと、膜面に対して平行な方向の磁化斜影成分面内軸SD2に対して平行な磁化成分72bと、を有する。図2aに表したように、垂直磁化膜は、膜面に対して垂直な磁化成分72aが、膜面に対して平行な磁化成分72bよりも大きい磁化状態を有する。垂直磁化膜において、磁化の方向が膜面に対して略垂直であることが動作特性上望ましい。図2bに表したように、面内磁化膜は、膜面に対して平行な磁化成分72bが、膜面に対して垂直な磁化成分72aよりも大きい磁化状態を有する。面内磁化膜において、磁化の方向が膜面に対して略平行であることが動作特性上望ましい。説明の便宜上、第1積層部SB1から第2積層部SB2に向かう方向を上または上向きと言う。第2積層部SB2から第1積層部SB1に向かう方向を下または下向きと言う。既に説明したように、第1強磁性層10の磁化は、第1方向に実質的に固定される。第4強磁性層40の磁化は、第2方向に実質的に固定されている。図1aに例示したように、磁気素子111においては、第1方向は下向きであり、第2方向も下向きである。ただし、第1方向及び第2方向は種々の変形が可能である。例えば、第1方向が上向きであり、第2方向が上向きでも良い。図1b~図1dに表したように、実施形態に係る磁気素子111a、111b及び111cにおいても、上記の第1導電層81、第2導電層82、中間配線83、第1積層部SB1及び第2積層部SB2が設けられる。磁気素子111a、111b及び111cにおいては、第1強磁性層10、第1非磁性層10n、第2強磁性層20、中間配線83、第3強磁性層30、第2非磁性層20n及び第4強磁性層40が、この順に積層される。図1bに表したように、磁気素子111aにおいては、第1方向は、下向きであり、第2方向は、積層軸SD1に対して交差しているこの例では積層軸SD1に対して垂直である。図1cに表したように、磁気素子111bにおいては、第1方向は、積層軸SD1に対して交差しているこの例では垂直、第2方向は積層軸SD1に対して交差しているこの例では積層軸SD1に対して垂直である。そして、第2強磁性層20の磁化の方向は積層軸SD1に対して交差しているこの例では垂直。図1dに表したように、磁気素子111cにおいては、第1方向は、下向きであり、第2方向も、下向きである。そして、第2強磁性層20の磁化の方向及び第3強磁性層30の磁化の方向は、積層軸SD1に沿う。このように、実施形態においては、第1、第2、第3及び第4強磁性層10、20、30及び40の構成において、種々の変形が可能である。以下では、磁気素子111に関して説明する。以下の説明は、実施形態に係る他の磁気素子にも適用できる。磁気素子111において、例えば、第1導電層81及び第2導電層82を介して、第1積層部SB1及び第2積層部SB2に電子電流を流すことができる。電子電流は電子の流れである。上向きに電流が流れるときには、電子電流は下向きに流れる。第2強磁性層20は、データを記憶する役割をもつ。第2強磁性層20の磁化は、比較的容易に反転可能である。第3強磁性層30は、書き込み時に高周波磁場を発生させる役割をもつ。膜面に対して垂直な方向に電子電流を流すと、磁界発生源の第3強磁性層30における磁化が歳差運動する。これにより、回転磁界高周波磁界が発生する。高周波磁界の周波数は、例えば約1GHz~60GHz程度である。高周波磁界は、第2強磁性層20の磁化に対して垂直方向の成分第2強磁性層20の磁化困難軸の方向の成分を有する。したがって、第3強磁性層30から発生した高周波磁界の少なくとも一部は、第2強磁性層20の磁化困難軸の方向に印加される。第3強磁性層30から発生した高周波磁界が、第2強磁性層20の磁化困難軸の方向に印加されると、第2強磁性層20の磁化は非常に反転し易くなる。磁気素子111においては、電子電流を第1積層部SB1及び第2積層部SB2に流すことによって、第2強磁性層20の磁化の方向を制御することができる。具体的には、電子電流の流れる向き極性を変えることで第2強磁性層20の磁化の向きを反転させることができる。情報を記憶させる場合において、例えば、第2強磁性層20の磁化の方向に応じて、0と1とがそれぞれ割り当てられる。磁気素子111における動作の具体例として、まず書き込み動作の概要について説明する。図3a~図3dは、実施形態に係る磁気素子の動作を例示する模式図である。これらの図は、磁気素子111における書き込み動作の際の第1積層部SB1の状態を例示している。これらの図では、第2積層部SB2、第1導電層81、第2導電層82及び中間配線83は省略されている。図3aは、第1強磁性層10から第2強磁性層20に向かって電子電流60を流し始めた状態を例示している。図3bは、第1強磁性層10から第2強磁性層20に向かって電子電流60を流し終えた状態磁化が反転した状態を例示している。図3cは、第2強磁性層20から第1強磁性層10に向かって電子電流60を流し始めた状態を例示している。図3dは、第2強磁性層20から第1強磁性層10に向かって電子電流60を流し終えた状態磁化が反転した状態を例示している。図3c及び図3dは、図3a及び図3bに示した場合に対して、電子電流60の向きを反転させた場合に相当する。書き込み動作においては、第1強磁性層10の膜面及び第2強磁性層20の膜面を横切るように電子電流60を流して、第2強磁性層20に対して書き込み動作が実施される。ここでは、第1非磁性層10nを介した磁気抵抗効果が、ノーマルタイプである場合について説明する。ノーマルタイプの磁気抵抗効果においては、非磁性層の両側の磁性層の磁化どうしが互いに平行である時の電気抵抗は、反平行である時の電気抵抗よりも低い。ノーマルタイプの場合、第1非磁性層10nを介した第1強磁性層10と第2強磁性層20との間の電気抵抗は、第1強磁性層10の磁化が第2強磁性層20の磁化に対して平行である時には、反平行である時よりも低い。図3aに表したように、膜面に対して略垂直方向の磁化12を有する第1強磁性層10を通過した電子は、第1強磁性層10の磁化12と同じ方向のスピンをもつようになる。この電子が、第2強磁性層20へ流れると、このスピンのもつ角運動量が第2強磁性層20へ伝達され、第2強磁性層20の磁化22に作用する。すなわち、いわゆるスピントランスファトルクが働く。これにより、図3bに表したように、第2強磁性層20の磁化22は、第1強磁性層10の磁化12と同じ向きになる。この向きは、図3bにおいて上向きであり、例えば積層軸SD1に対して平行な1つの方向である。この向き図3bにおいて上向きの磁化22を有する第2強磁性層20の状態に、例えば0を割り当てる。図3cに表したように、第1非磁性層10nを通過した電子のうちで、第1強磁性層10の磁化12と同じ向き図3cにおいて上向きのスピンをもった電子は、第1強磁性層10を通過する。一方、第1強磁性層10の磁化12に対して逆向き図3cにおいて下向きのスピンをもった電子は、第1強磁性層10と第1非磁性層10nとの界面において反射される。この反射された電子のスピンの角運動量が第2強磁性層20へ伝達され、第2強磁性層20の磁化22に作用する。これにより、図3dに表したように、第2強磁性層20の磁化22は、第1強磁性層10の磁化12に対して逆向き図3dにおいて下向きになる。すなわち、スピントランスファトルクが働く。この向き図3dおいて下向きの磁化22を有する第2強磁性層20の状態に、例えば1を割り当てる。このような作用に基づいて、第2強磁性層20の異なる複数の状態のそれぞれに、0または1が適宜割り当てられる。これにより、磁気素子111における書き込みが実施される。一方、磁気抵抗効果がリバースタイプの場合は、第1非磁性層10nを介した第1強磁性層10と第2強磁性層20との間の電気抵抗は、第1強磁性層10の磁化が第2強磁性層20の磁化に対して平行である時には、反平行である時よりも高い。リバースタイプにおける書き込み動作は、ノーマルタイプの場合と同様である。次に、読み出し動作の概要について説明する。磁気素子111における第2強磁性層20の磁化の方向の検出は、例えば、磁気抵抗効果を利用して実施される。磁気抵抗効果においては、各層の磁化の相対的な向きにより電気抵抗が変わる。磁気抵抗効果を利用する場合、第1強磁性層10と第2強磁性層20との間にセンス電流を流し、磁気抵抗が測定される。センス電流の電流値は、記憶時に流す電子電流60に対応する電流値よりも小さい。図4a及び図4bは、実施形態に係る磁気素子の動作を例示する模式図である。これらの図は、磁気素子111における読み出し動作の際の第1積層部SB1の状態を例示している。これらの図では、第2積層部SB2、第1導電層81、第2導電層82及び中間配線83は省略されている。図4aは、第1強磁性層10の磁化12の方向が、第2強磁性層20の磁化22の方向と同じ場合を例示している。図4bは、第1強磁性層10の磁化12の方向が、第2強磁性層20の磁化22の方と反平行逆向きである場合を例示している。図4a及び図4bに表したように、第1積層部SB1にセンス電流61を流し、電気抵抗を検出する。ノーマルタイプの磁気抵抗効果においては、図4aの状態の抵抗は、図4bの状態の抵抗よりも低い。リバースタイプの磁気抵抗効果においては、図4aの状態の抵抗は、図4bの状態の抵抗よりも高い。これらの抵抗が互いに異なる複数の状態のそれぞれに、それぞれ0と1とを対応づけることにより、2値データの記憶の読み出しが可能となる。なお、センス電流61の向きは、図4a及び図4bに例示した方向に対して逆向きでも良い。図5a及び図5bは、第1の実施形態に係る磁気素子の動作を例示する模式図である。図5a及び図5bは、磁気素子111における書き込み動作WOと読み出し動作ROとをそれぞれ例示している。図5aに表したように、第1導電層81、第2導電層82及び中間配線83のそれぞれに、第1スイッチSW1、第2スイッチSW2及び第3スイッチSW3のそれぞれが接続される。第1スイッチSW1、第2スイッチSW2及び第3スイッチSW3のそれぞれは、例えば、第1トランジスタ、第2トランジスタ及び第3トランジスタ第1~第3選択トランジスタである。図5aに表したように、書き込み動作WOにおいては、第1~第3スイッチSW1~SW3が導通状態オン状態である。これにより、3つの配線の全てに電流を流すことができる。この状態において、中間配線83と第1導電層81との間、及び、中間配線83と第2導電層82との間に、書き込み電流Iwを流す。例えば、中間配線83から第1導電層81に向かう方向に電子電流60aを流し、中間配線83から第2導電層82に向かう方向に電子電流60bを流す。これにより、磁界発生源から発生する磁界の共鳴効果によって、第2強磁性層20において、磁化反転が効果的に起こる。このとき、例えば、第3強磁性層30の回転磁界方向33は時計回り方向CWであり、第2強磁性層20の磁化の歳差運動の歳差方向23は、時計回り方向CWである。なお、上記の動作において、書き込み電流Iwの向きは任意であり、電子電流の向きは任意である。図5bに表したように、読み出し動作ROにおいては、第1スイッチSW1及び第3スイッチSW3を導通状態オン状態とし、第2スイッチSW2は非導通状態オフ状態とする。これにより、中間配線83と第2導電層82との間では電流が流れず、中間配線83と第1導電層81との間に電流を流すことができる。中間配線83と第1導電層81との間に読み出し電流Irセンス電流61に対応するを流し、磁気記憶部の記憶状態を読み取る。この時、磁界発生源には電流が流れない。これにより、磁界発生源からの磁界が磁気記憶部へ印加されて、例えば第2強磁性層20の磁化反転が誘発される現象を防ぐことができる。すなわち、読み出し時の誤書き込みが抑制される。なお、読み出し電流Irの向きは任意である。本実施形態に係る磁気素子によれば、読み出し時には磁界の共鳴効果が起こらないため、誤書き込みが抑制される。そして、本実施形態の構成は、高速動作や書き込みばらつきを低減するための構成と組み合わせても良い。実施形態は、不揮発性記憶装置を含むことができる。図5a及び図5bに表したように、不揮発性記憶装置は、本実施形態に係る一例の磁気素子と、制御回路部150と、を備える。制御回路部150は、第1導電層81、第2導電層82及び中間配線83に直接または間接に接続される。ここで、直接に接続されるは、間に他の導電性の部材例えばビア電極や配線などが挿入されないで電気的に接続される状態を含む。間接に接続されるは、間に他の導電性の部材例えばビア電極や配線などが挿入されて電気的に接続される状態、及び、間にスイッチ例えばトランジスタなどが挿入されて、導通と非導通とが可変の状態で接続される状態を含む。上記の動作は、制御回路部150によって実施される。すなわち、制御回路部150は、磁気素子に保持されたデータを読み出す読み出し動作ROにおいて、第1導電層81と中間配線83との間に、第2導電層82と中間配線83との間に流れる電流よりも大きい値を有する読み出し電流Irを流す。これにより、読み出し時の誤書き込みを抑制する不揮発性記憶装置が提供できる。制御回路部150は、例えば、読み出し動作ROにおいて、第2導電層82と中間配線83との間に流れる電流を、第3強磁性層30が発振するしきい値電流よりも小さくする。例えば、読み出し動作において、第2導電層82と中間配線83との間に流れる電流は実質的にゼロに設定される。実施形態において、読み出し動作ROにおいては、第1導電層81と中間配線83との間に、第2導電層82と中間配線83との間に流れる電流よりも大きい値を有する読み出し電流Irを流すとは、第2導電層82と中間配線83との間に電流を流さないことを含む。また、この例では、制御回路部150は、磁気素子にデータを書き込む書き込み動作WOにおいては、第1導電層81と中間配線83との間に電流を流し、及び、第2導電層82と中間配線83との間に電流を流す。このとき、第1導電層81と中間配線83との間に流れる電流は、第2導電層82と中間配線83との間に流れる電流とは異なることができる。さらに、上記のように、実施形態に係る不揮発性記憶装置は、第1導電層81と制御回路部150との間、第2導電層82と制御回路部150との間、及び、中間配線83と制御回路部150との間の少なくともいずれかに直接または間接に接続されたトランジスタ上記の第1~第3トランジスタであり、上記の第1~第3スイッチSW1~SW3をさらに備えることができる。これにより、上記の動作が実施される。以下、磁気素子111及び磁気素子111a~111cなどの各層の構成の例について説明する。第1強磁性層10及び第2強磁性層20には、例えば、鉄Fe、コバルトCo、ニッケルNi、マンガンMn及びクロムCrよりなる群から選択された少なくともいずれかの元素を含む金属材料を用いることが好ましい。さらに、上記の群から選択された少なくともいずれかと、白金Pt、パラジウムPd、イリジウムIr、ルテニウムRu及びロジウムRhよりなる群から選択された少なくともいずれかの金属を含む合金を用いることができる。第1強磁性層10及び第2強磁性層20において、含まれる磁性材料の組成や熱処理により特性を調整することができる。また、第1強磁性層10及び第2強磁性層20には、TbFeCo及びGdFeCoなどの希土類-遷移金属のアモルファス合金を用いることができる。第1強磁性層10及び第2強磁性層20には、Co/Pt、Co/Pd及びCo/Niなどの積層構造を用いることができる。Co/Ru、Fe/Au、Ni/Cu等は、下地層との組み合わせで垂直磁化膜となる。膜の結晶配向方向を制御することで、Co/Ru、Fe/Au、Ni/Cu等を、第1強磁性層10及び第2強磁性層20に用いることができる。第1非磁性層10nには、非磁性トンネルバリア層として機能する絶縁材料を用いることができる。具体的には、例えば、アルミニウムAl、チタンTi、亜鉛Zn、ジルコニウムZr、タンタルTa、コバルトCo、ニッケルNi、シリコンSi、マグネシウムMg及び鉄Feよりなる群から選択された少なくともいずれかの元素を含む、酸化物、窒化物又は弗化物を用いることができる。第1非磁性層10nには、例えば、Al2O3、SiO2、MgO、AlN、Ta-O、Al-Zr-O、Bi2O3、MgF2、CaF2、SrTiO3、AlLaO3、Al-N-O、Si-N-O等を用いることができる。第1非磁性層10nには、例えば、非磁性半導体ZnOx、InMn、GaN、GaAs、TiOx、Zn、Te、または、それらに遷移金属がドープされたものなどを用いることができる。第1非磁性層10nの厚さは、約0.2ナノメートルnm以上2.0nm程度の範囲の値とすることが望ましい。これにより、例えば、絶縁膜の均一性を確保しつつ、抵抗が過度に高くなることが抑制される。第3強磁性層30には、例えば、鉄Fe、コバルトCo、ニッケルNi、マンガンMn及びクロムCrよりなる群から選択された少なくともいずれかの元素を含む磁性金属を用いることができる。第2非磁性層20nには、例えば、非磁性トンネルバリア層及び非磁性金属層のいずれかを用いることができる。非磁性トンネルバリア層には、例えば、絶縁材料が用いられる。具体的には、非磁性トンネルバリア層には、例えば、アルミニウムAl、チタンTi、亜鉛Zn、ジルコニウムZr、タンタルTa、コバルトCo、ニッケルNi、シリコンSi、マグネシウムMg及び鉄Feよりなる群から選択された少なくともいずれかの元素を含む、酸化物、窒化物又は弗化物を用いることができる。非磁性トンネルバリア層には、例えば、Al2O3、SiO2、MgO、AlN、Ta-O、Al-Zr-O、Bi2O3、MgF2、CaF2、SrTiO3、AlLaO3、Al-N-O、及び、Si-N-Oなどを用いることができる。非磁性トンネルバリア層として、非磁性半導体ZnOx、InMn、GaN、GaAs、TiOx、Zn、Te、または、それらに遷移金属がドープされたものなどを用いることができる。非磁性トンネルバリア層を第2非磁性層20nとして用いる場合、第2非磁性層20nの厚さは、約0.2nm以上2.0nm程度の範囲の値とすることが望ましい。非磁性トンネルバリア層を第2非磁性層20nとして用いる場合において、第2非磁性層20nの厚さは、第1非磁性層10nよりも薄くすること好ましい。これにより、磁気素子へ同一電圧を印加した時の書き込み電流が、抵抗が増大することによって減少することが、抑制できる。第2非磁性層20nに用いられる非磁性金属層には、例えば、銅Cu、銀Ag、金Au、クロムCr、亜鉛Zn、ガリウムGa、ニオブNb、モリブデンMo、ルテニウムRu、パラジウムPd、ハフニウムHf、タンタルTa、タングステンW、白金Pt及びビスマスBiよりなる群から選択されたいずれかの非磁性金属、または、上記の群から選択された少なくともいずれか2つ以上の非磁性金属を含む合金を用いることができる。第2非磁性層20nの厚さは、1.5nm以上、20nm以下とすることが望ましい。これにより、磁性層間で層間結合せず、かつ、伝導電子のスピン偏極状態が非磁性金属層を通過する際に失われることが抑制される。第4強磁性層40には、鉄Fe、コバルトCo、ニッケルNi、マンガンMn及びクロムCrよりなる群から選択された少なくともいずれかの元素を含む金属材料を用いることが好ましい。さらに、これらと、白金Pt、パラジウムPd、イリジウムIr、ルテニウムRu及びロジウムRhよりなる群から選択された少なくともいずれかの元素と、を含む合金を用いることができる。第4強磁性層40において、含まれる磁性材料の組成や熱処理により特性を調整することができる。第4強磁性層40には、TbFeCo、GdFeCoなどの希土類-遷移金属のアモルファス合金を用いることができる。第4強磁性層40には、Co/Pt、Co/Pd及びCo/Niなどの積層構造を用いることができる。Co/Ru、Fe/Au、Ni/Cu等は、下地層との組み合わせで垂直磁化膜となる。膜の結晶配向方向を制御することで、Co/Ru、Fe/Au及びNi/Cu等を第4強磁性層40に用いることができる。中間配線83には、非磁性金属層が用いられる。中間配線83に用いられる非磁性金属層には、銅Cu、銀Ag、金Au、クロムCr、亜鉛Zn、ガリウムGa、ニオブNb、モリブデンMo、ルテニウムRu、パラジウムPd、ハフニウムHf、タンタルTa、チタンTi、タングステンW、白金Pt、ビスマスBi、イリジウムIr及びオスミウムOsよりなる群から選択された少なくともいずれかの非磁性金属、または、上記の群から選択された2つ以上の非磁性金属を含む合金を含むことができる。さらに、中間配線83に用いられる非磁性金属層には、上記の群から選択された少なくともいずれかの元素を含む、導電性窒化物、導電性酸化物及び導電性弗化物のいずれかを用いることができる。例えば、中間配線83には、TiN及びTaNなどを用いることができる。さらに、これらの材料の膜を積層させた積層膜を用いても良い。中間配線83には、例えば、Ti膜/Ru膜/Ti膜の積層膜などを用いることができる。中間配線83には、銅Cuなどのスピン拡散長が長い材料、または、ルテニウムRuなどのスピン拡散長が短い材料を用いることができる。スピン偏極した電子が挿入される効果を消去したい場合には、ルテニウムRuなどのスピン拡散長が短い材料を、中間配線83に用いることが望ましい。第1導電層81及び第2導電層82には、導電性の磁性材料または導電性の非磁性材料が用いられる。導電性の磁性材料の例としては、第3強磁性層30及び第4強磁性層40に用いられる材料と同様の材料を挙げることができる。第1導電層81及び第2導電層82に用いられる導電性の非磁性材料には、金Au、銅Cu、クロムCr、亜鉛Zn、ガリウムGa、ニオブNb、モリブデンMo、ルテニウムRu、パラジウムPd、銀Ag、ハフニウムHf、タンタルTa、チタンTi、タングステンW、白金Pt、ビスマスBi及びアルミニウムAlよりなる群から選択されたいずれかの金属、または、上記の群から選択された2つ以上の金属を含む合金を用いることができる。さらに、第1導電層81及び第2導電層82に用いられる導電性の非磁性材料には、上記の群から選択された少なくともいずれかの元素を含む、導電性窒化物、導電性酸化物及び導電性弗化物のいずれかを用いることができる。さらに、第1導電層81及び第2導電層82に用いられる導電性の非磁性材料には、カーボンナノチューブ、カーボンナノワイヤ及びグラフェン等の材料を用いることができる。後述するように、第1導電層81及び第2導電層82の少なくともいずれかに、トランジスタが直接または間接に接続される場合がある。このときには、第1導電層81及び第2導電層82の上記の少なくともいずれかには、例えば、そのトランジスタのソース部またはドレイン部が用いられても良い。また、このときには、第1導電層81及び第2導電層82の上記の少なくともいずれかには、例えば、そのトランジスタのソース部またはドレイン部に接続されるコンタクト部が用いられても良い。既に説明したように、Z軸に沿ってみたときの第1積層部SB1及び第2積層部SB2の形状は任意である。例えば、Z軸に沿ってみたときの第1積層部SB1及び第2積層部SB2の形状膜面に対して平行な面で切断した形状は、円形、楕円形、扁平円、四角形及六角形などの3つ以上の角を有する多角形、及び、丸い角を有する多角形のいずれかの形状を有することができる。発明者は、マイクロマグネティクスの計算により、第3強磁性層30の直径が、35nmよりも大きくなると、磁化が回転運動する際にボルテックス還流磁区を形成することを見出した。すなわち、第3強磁性層30の断面形状の円相当直径を35nm以下とし、厚さを0.5nm以上3.5nm以下とすることで、磁化が回転運動する際のボルテックス形成を抑制しつつ、均一な磁界を第2強磁性層20に作用させて磁化回転をアシストすることができる。すなわち、第2強磁性層20の位置で磁化の反転が早まる十分な磁界強度が得られる。第3強磁性層30の横断面形状積層軸SD1に対して垂直な平面で切断したときの断面形状の円相当直径をRnm、Rの半分の値をr=R/2nm、層厚をtnmとするとき、r<0.419t2-2.86t19.8の関係式を満たすサイズとすることが望ましい。本願明細書において、円相当直径とは、対象とする平面形状の面積と同じ面積を有する円を想定し、その円の直径をいうものとする。例えば、第3強磁性層30の横断面形状が円形の場合、Rは直径を意味する。第3強磁性層30の横断面形状が楕円の場合、Rは、その楕円の面積と同じ面積を有する円の直径を意味する。第3強磁性層30の横断面形状が多角形の場合、Rは、その多角形の面積と同じ面積を有する円の直径を意味する。第3の強磁性層30の横断面形状は、Rを直径とする円形であることが好ましい。これにより、第3強磁性層30の磁化が面直方向の成分をもって一斉に歳差運動をして、第2強磁性層20に対して回転磁界がかかる。以下、実施形態に係る磁気素子の構成の種々の例について、第2~第6の実施形態として説明する。以下において、説明されない構成、及び、各要素の材料などは、磁気素子111に関して説明した構造及び各要素の材料と同様である。第2の実施形態図6a及び図6bは、第2の実施形態に係る磁気素子の構成を例示する模式的断面図である。図6a及び図6bに表したように、本実施形態に係る磁気素子112a及び112bにおいては、第3強磁性層30、第2非磁性層20n、第4強磁性層40、中間配線83、第1強磁性層10、第1非磁性層10n及び第2強磁性層20が、この順に積層される。磁気素子112a及び112bにおいては、第1方向に固定された磁化第1強磁性層10の磁化の垂直斜影成分の向きは、第2方向に固定された磁化第4強磁性層40の磁化の垂直斜影成分の向きに対して逆向きである。磁気素子112aにおいては、第1方向は上向きであり、第2方向は下向きである。磁気素子112bにおいては、第1方向は下向きであり、第2方向は上向きである。図7a及び図7bは、第2の実施形態に係る磁気素子の動作を例示する模式図である。図7a及び図7bは、磁気素子112aにおける書き込み動作WOと読み出し動作ROとをそれぞれ例示している。図7aに表したように、書き込み動作WOにおいて、第3スイッチSW3をオフ状態としつつ、第1導電層81と第2導電層82との間に書き込み電流Iwを流す。書き込み電流Iwの向きは、任意である。第3強磁性層30において発生する回転磁界の向き回転磁界方向33と、第2強磁性層20の磁化が歳差運動する向き歳差方向23と、は、互いに一致する。第3強磁性層30において発生した回転磁界は、第2強磁性層20に、より効果的に作用する。これにより、第2強磁性層20の磁化反転を、より効率的にアシストすることができる。その結果、第2強磁性層20への書き込みに必要な電流を、より減少させることができる。図7bに表したように、読み出し動作ROにおいては、磁気素子111と同様に、中間配線83と第2導電層82との間に電流を流さず、中間配線83と第1導電層81との間に読み出し電流Irを流す。読み出し電流Irの向きは、任意である。すなわち、磁界発生源には電流を流さない。これにより、読み出し時の誤書き込みが抑制される。磁気素子112bにおける動作は、磁気素子112aと同様であるので説明を省略する。図8a及び図8bは、第2の実施形態に係る別の磁気素子の構成を例示する模式的断面図である。図8a及び図8bに表したように実施形態に係る別の磁気素子112c及び112dにおいては、第1強磁性層10の磁化の向き及び第4強磁性層40の磁化の向きが膜面に対して斜めである。この場合も、第1方向に固定された磁化第1強磁性層10の磁化の垂直斜影成分の向きは、第2方向に固定された磁化第4強磁性層40の磁化の垂直斜影成分の向きに対して逆向きである。磁気素子112c及び112dの書き込み動作WO及び読み出し動作ROは、磁気素子112aと同様なので説明を省略する。上記のように、磁気素子112a~112dにおいては、第1方向に固定された磁化の垂直斜影成分の向きが、第2方向に固定された磁化の垂直斜影成分の向きに対して逆向きである。この場合には、第2強磁性層20の位置において膜面に対して垂直な方向にかかる漏洩磁界を低減させることができる。すなわち、第2強磁性層20の位置において膜面に対して垂直な方向にかかる漏洩磁界を打ち消すことができる。一方、第3強磁性層30の位置において膜面に対して垂直な方向にかかる漏洩磁界を残留させ、作用させることができる。これにより、第3強磁性層30において発生する回転磁界の向き回転磁界方向33と、第2強磁性層20の磁化が歳差運動する向き歳差方向23と、は、互いに一致する。これにより、第3強磁性層30において発生した回転磁界によって、第2強磁性層20の磁化反転を効率的にアシストすることができる。その結果、第2強磁性層20への情報の記憶書き込みに必要な電流を減少させることができる。磁気素子112a~112dにおいて、第1強磁性層10と第4強磁性層40とは、中間配線83を介して反強磁性結合していても良い。このように、非磁性層を介して互いの磁化の方向が反強磁性結合し反平行となる構造は、シンセティックアンチフェロSAF:SyntheticAntiFerromagnetic構造と呼ばれる。この例では、第1の磁性層例えば第1強磁性層10/非磁性層例えば中間配線83/第2の磁性層例えば第4強磁性層40の積層構造が、SAF構造に対応する。SAF構造を用いることにより、互いの磁化固定力が増強され、外部磁界に対する耐性、及び、熱的な安定性を向上させることができる。この構造においては、磁気記憶層例えば第2強磁性層20の位置において膜面に対して垂直な方向にかかる漏洩磁界をほぼゼロにすることができる。SAF構造における非磁性層中間層には、ルテニウムRu、イリジウムIrやオスミウムOsなどの金属材料が用いられる。非磁性層の厚さは、3nm以下に設定される。これにより、非磁性層を介して十分強い反強磁性結合が得られる。すなわち、中間配線83は、ルテニウムRu、オスミウムOs、及び、イリジウムIrよりなる群から選択されたいずれかの金属、または、前記群から選択された少なくとも2つ以上の金属を含む合金を含み、中間配線83の厚さは、3nm以下であることが望ましい。なお、実施形態に係る磁気素子に含まれる各層の寸法幅及び厚さなどは、例えば電子顕微鏡写真像などにより求められる。第3の実施形態図9a及び図9bは、第3の実施形態に係る磁気素子の構成を例示する模式的断面図である。図9a及び図9bに表したように、実施形態に係る磁気素子113a及び113bにおいては、第4強磁性層40、第2非磁性層20n、第3強磁性層30、中間配線83、第2強磁性層20、第1非磁性層10n及び第1強磁性層10が、この順に積層される。これらの場合も、第1強磁性層10の磁化及び第4強磁性層40の磁化の向きは、膜面に対して斜めでも良い。磁気素子113a及び113bにおいても、第1方向に固定された磁化の垂直斜影成分の向きと、第2方向に固定された磁化の垂直斜影成分の向きと、は、互いに逆向きである。図10a及び図10bは、第3の実施形態に係る磁気素子の動作を例示する模式図である。図10a及び図10bは、磁気素子113aにおける書き込み動作WOと読み出し動作ROとをそれぞれ例示している。図10aに表したように、書き込み動作WOにおいて、第3スイッチSW3をオフ状態としつつ、第1導電層81と第2導電層82との間に書き込み電流Iwを流す。書き込み電流Iwの向きは、任意である。第3強磁性層30において発生する回転磁界の向き回転磁界方向33と、第2強磁性層20の磁化が歳差運動する向き歳差方向23と、は、互いに一致する。例えば、回転磁界方向33及び歳差方向23は、反時計回り方向CCWである。磁気素子113a及び113bにおいては、第2強磁性層20と第3強磁性層30との間の距離は、例えば磁気素子112a及び112bにおける距離よりも短い。これにより、第3強磁性層30において発生した回転磁界は、第2強磁性層20に、より大きく作用し、第2強磁性層20の磁化反転をより効率的にアシストすることができる。これにより、第2強磁性層への書き込みに必要な電流を、より減少させることができる。図10bに表したように、磁気素子113aにおける読み出し動作ROは、磁気素子111と同様である。これにより、読み出し時の誤書き込みが抑制される。磁気素子113bにおける動作は、磁気素子113aと同様であるので説明を省略する。磁気素子113a及び113bにおいて、中間配線83においてスピン情報が保たれると、第3強磁性層30は、第2強磁性層20からのスピントランスファトルクの影響を受ける。このため、第3強磁性層30の磁化回転の制御性が低下する場合がある。このとき、中間配線83として、例えばルテニウムRuなどのようなスピン拡散長の短い膜スピン消失の機能を持つ材料、または、スピン拡散長の短い構造を有する層を用いることが望ましい。これにより、第3強磁性層30の磁化回転の制御性の低下を抑制できる。すなわち、第3強磁性層30の磁化が歳差運動をするためのスピントランスファトルクの大きさは、第4強磁性層40でのスピン偏極で決まる。この構成においては、他の電子のスピンの影響スピントランスファトルクを受けることなく、第3強磁性層30の磁化を独立に制御することが可能となる。中間配線83のための、このようなスピン消失効果が得られる材料としては、ルテニウムRu、タンタルTa、タングステンW、白金Pt、パラジウムPd、モリブデンMo、ニオブNb、ジルコニウムZr、チタンTi及びバナジウムVよりなる群から選択された金属、または、これらの群から選択された2つ以上の金属を含む合金を挙げることができる。中間配線83の厚さは、第2強磁性層20と第3強磁性層30とが層間磁気結合しない値に設定されることが望ましい。具体的には、中間配線83の厚さは、1.4nm以上に設定することが望ましい。中間配線83の厚さが1.4nm以上であると、第2強磁性層20と第3強磁性層30とが層間結合せず、かつ、中間配線83において、伝導電子が中間配線83の内部及び界面を通過する際にスピン偏極度を消失させることができる。さらに、第2強磁性層20の磁化の向きにより第3強磁性層30の歳差運動が変化することを、中間配線83により防ぐことができる。一方、中間配線83の厚さが20nmを超えると、多層膜のピラー形成が困難となる。さらに、第3強磁性層30から発生する回転磁界の強度が、第2強磁性層20の位置で減衰する。そのため、中間配線83の厚さは、20nm以下に設定されることが望ましい。中間配線83として、前述した単層膜の他に、積層膜を用いることができる。この積層膜は、例えば、ルテニウムRu、タンタルTa、タングステンW、白金Pt、パラジウムPd、モリブデンMo、ニオブNb、ジルコニウムZr、チタンTi及びバナジウムVよりなる群から選択された金属、または、その群から選択された2つ以上の金属を含む合金を含む層と、その層の少なくとも片側に積層された銅Cu層と、の積層構成を有することができる。さらに、中間配線83に用いられる積層膜は、第1層と、第1層の少なくとも片側に積層された第2層と、を含む積層構成を有することができる。第1層は、例えば、ルテニウムRu、タンタルTa、タングステンW、白金Pt、パラジウムPd、モリブデンMo、ニオブNb、ジルコニウムZr、チタンTi及びバナジウムVよりなる群から選択された金属、または、その群から選択された2つ以上の金属を含む合金を含む。第2層は、アルミニウムAl、マグネシウムMg、チタンTi、鉄Fe、コバルトCo、ニッケルNi、バナジウムV、クロムCr、タンタルTa、タングステンW及びルテニウムRuよりなる群から選択された少なくともいずれかの元素を含む酸化物を含む。図7a、図7b、図10a及び図10bに表したように、実施形態は、第3の実施形態または第4の実施形態に係る一例の磁気素子112aまたは113aと、制御回路部150と、を備えた不揮発性記憶装置を含む。上記の動作は、制御回路部150によって実施される。すなわち、制御回路部150は、読み出し動作ROにおいて、第1導電層81と中間配線83との間に、第2導電層82と中間配線83との間に流れる電流よりも大きい値を有する読み出し電流Irを流す。そして、この例では、制御回路部150は書き込み動作WOにおいて、第1導電層81と第2導電層82との間に中間配線83を介して電流書き込み電流Iwを流す。このように、この例においては、書き込み動作WOにおいては、電流は主として第1導電層81と第2導電層82との間を流れ、読み出し動作ROにおいては、電流は主として中間配線83及び第1導電層81との間を流れる。第4の実施形態図11a及び図11bは、第4の実施形態に係る磁気素子の構成を例示する模式的断面図である。図11a及び図11bに表したように、実施形態に係る磁気素子114a及び114bにおいては、第4強磁性層40、第2非磁性層20n、第3強磁性層30、中間配線83、第1強磁性層10、第1非磁性層10n及び第2強磁性層20が、この順で積層される。この場合も、第1強磁性層10の磁化及び第4強磁性層40の磁化の向きは、膜面に対して斜めでも良い。磁気素子114a及び114bにおいては、第1方向に固定された磁化の垂直斜影成分の向きと、第2方向に固定された磁化の垂直斜影成分の向きと、は、互いに逆向きである。図12a及び図12bは、第4の実施形態に係る磁気素子の動作を例示する模式図である。図12a及び図12bは、磁気素子114aにおける書き込み動作WOと読み出し動作ROとをそれぞれ例示している。図12aに表したように、書き込み動作WOにおいて、第1~第3スイッチSW1~SW3をオン状態とし、中間配線83と第1導電層81との間、及び、中間配線83と第2導電層82との間に書き込み電流Iwを流す。書き込み電流Iwの向きは任意である。例えば、中間配線83から第1導電層81に向かう方向に電子電流60a、及び、中間配線83から第2導電層82に向かう方向に電子電流60bを流す。第3強磁性層30において発生する回転磁界の向きと、第2強磁性層20の磁化が歳差運動する向きと、は、互いに一致させることができる。磁気素子114a及び114bにおいては、第2強磁性層20と第3強磁性層30との間の距離は、磁気素子112a及び112bにおける距離よりも短い。これにより、第2強磁性層20への書き込みに必要な電流を、より減少させることができる。また、磁気素子114a及び114bの書き込み動作WOにおいて、第3スイッチSW3をオフ状態にしつつ、第1スイッチSW1及び第2スイッチSW2をオン状態とし、電流を流すこともできる。この場合、第3強磁性層30へ入射される電子のスピン偏極の向きは、第4強磁性層40でスピン偏極した電子の向き、及び、第1強磁性層10でスピン偏極した電子の向きと同じである。そのため、第3強磁性層30において発生する回転磁界の発生効率が向上する。さらに、第4強磁性層40の磁化の向きとは逆向きの磁界を印加することにより、第3強磁性層30において発生する回転磁界の向きと、第2強磁性層20の磁化が歳差運動する向きと、を互いに一致させることができる。中間配線83には、金属導体、または、半導体のいずれを用いても良い。第2非磁性層20nには、金属導体、絶縁体または半導体のいずれを用いても良い。中間配線83と第2非磁性層20nとにおいて、互いに異なる材料に基づく層を利用してもよい。中間配線83として半導体を用いた場合には、第2非磁性層20nとして金属導体を用いることが好ましい。これにより、抵抗値の上昇が抑制できる。この金属導体としては、銅Cu、アルミニウムAl、銀Ag及び金Auなどが好ましい。図12bに表したように、磁気素子114aにおける読み出し動作ROは、磁気素子111と同様である。これにより、読み出し時の誤書き込みが抑制される。磁気素子114bにおける動作は、磁気素子114aと同様であるので説明を省略する。第5の実施形態図13a及び図13bは、第5の実施形態に係る磁気素子の構成を例示する模式的断面図である。図13a及び図13bに表したように、実施形態に係る磁気素子115a及び115bにおいては、第3強磁性層30、第2非磁性層20n、第4強磁性層40、中間配線83、第2強磁性層20、第1非磁性層10n及び第1強磁性層10が、この順で積層される。この場合も、第1強磁性層10の磁化及び第4強磁性層40の磁化の向きは、膜面に対して斜めでも良い。磁気素子115a及び115bにおいては、第1方向に固定された磁化の垂直斜影成分の向きは、第2方向に固定された磁化の垂直斜影成分の向きに対して逆向きである。図14a及び図14bは、第5の実施形態に係る磁気素子の動作を例示する模式図である。図14a及び図14bは、磁気素子115aにおける書き込み動作WOと読み出し動作ROとをそれぞれ例示している。図14aに表したように、書き込み動作WOにおいて、第1~第3スイッチSW1~SW3をオン状態とし、中間配線83と第1導電層81との間、及び、中間配線83と第2導電層82との間に書き込み電流Iwを流す。書き込み電流Iwの向きは任意である。第3強磁性層30において発生する回転磁界の向きと、第2強磁性層20の磁化が歳差運動する向きと、は、互いに一致させることができる。磁気素子115a及び115bにおいては、第2強磁性層20と第3強磁性層30との間の距離は、磁気素子112a及び112bにおける距離よりも短い。これにより、第2強磁性層20への書き込みに必要な電流を、より減少させることができる。また、磁気素子115a及び115bの書き込み動作WOにおいて、第3スイッチSW3をオフ状態にしつつ、第1スイッチSW1及び第2スイッチSW2をオン状態とし、電流を流すこともできる。この場合も、第3強磁性層30へ入射される電子のスピン偏極の向きは、第4強磁性層40でスピン偏極した電子の向き、及び、第1強磁性層10でスピン偏極した電子の向きと同じである。そのため、第3強磁性層30において発生する回転磁界の発生効率が向上する。さらに、第4強磁性層40の磁化の向きとは逆向きの磁界を印加することにより、第3強磁性層30において発生する回転磁界の向きと、第2強磁性層20の磁化が歳差運動する向きと、を互いに一致させることができる。この動作においても、第2強磁性層20と第3強磁性層30との間の距離が磁気素子112a及び112bよりも短いため、書き込みに必要な電流を、より低減させることができる。中間配線83には、金属導体または半導体のいずれかを用いても良い。第2非磁性層20nには、金属導体、絶縁体または半導体のいずれを用いても良い。中間配線83と第2非磁性層20nとにおいて、互いに異なる材料に基づく層を利用しても良い。中間配線83として半導体を用いた場合には、第2非磁性層20nとして金属導体を用いることが好ましい。これにより、抵抗値の上昇が抑制できる。金属導体としては、銅Cu、アルミニウムAl、銀Ag及び金Auなどが好ましい。図14bに表したように、磁気素子115aにおける読み出し動作ROは、磁気素子111と同様である。これにより、読み出し時の誤書き込みが抑制される。磁気素子115bにおける動作は、磁気素子114aと同様であるので説明を省略する。図12a、図12b、図14a及び図14bに表したように、実施形態は、第5の実施形態または第6の実施形態に係る一例の磁気素子114aまたは115aと、制御回路部150と、を備えた不揮発性記憶装置を含む。上記の動作は、制御回路部150によって実施される。すなわち、制御回路部150は、読み出し動作ROにおいて、第1導電層81と中間配線83との間に、第2導電層82と中間配線83との間に流れる電流よりも大きい値を有する読み出し電流Irを流す。この例では、制御回路部150は書き込み動作WOにおいて、第1導電層81と中間配線83との間、及び、第2導電層82と中間配線83との間に電流書き込み電流Iwを流す。図15a~図15fは、実施形態に係る磁気素子の構成を例示する模式図である。図15aは、模式的平面図である。図5b~図5fは、それぞれ、図15aのB1-B2線、C1-C2線、D1-D2線、E1-E2線及びF1-F2線断面図である。これらの図は、第1~5の実施形態にかかる磁気素子の構造の例を示している。これらの図においては、図を見やすくするために、導電部分を表示し、絶縁部分及び半導体部分は省略されている。以下では、第1積層部SB1を適宜MTJと言い、第2積層部SB2を適宜STOという。図15b及び図15fに表したように、この例では、半導体層LL0例えば半導体基板の上に、第1配線層LL1、第2配線層LL2、第3配線層LL3及び第4配線層LL4が設けられる。第1配線層LL1と半導体層LL0との間に第4配線層LL4が設けられ、第1配線層LL1と第4配線層LL4との間に第3配線層LL3が設けられ、第1配線層LL1と第3配線層LL3との間に第2配線層LL2が設けられる。ただし、実施形態はこれに限らず、配線層の構成は任意である。図15a~図15fに表したように、読み出し用ビット配線BLReadと、書き込み用ビット配線BLWriteと、ビット配線バー\BLと、ワードラインWLGateと、が設けられる。この例では、読み出し用ビット配線BLReadは、例えば第3ビット配線であり、書き込み用ビット配線BLWriteは、例えば、第2ビット配線であり、ビット配線バー\BLは、例えば、第1ビット配線である。実施形態においては、1つのビットラインは、第1ビット配線、第2ビット配線及び第3ビット配線を含むものとする。そして、このようなビットラインが複数設けられる。ワードラインWLGateの延在方向は、上記のビットラインの延在方向と交差する。そして、例えば、第1ビット配線の延在方向は、第2ビット配線の延在方向及び第3ビット配線の延在方向に対して平行である。読み出し用ビット配線BLReadは、例えば、第2配線層LL2内に設けられる。書き込み用ビット配線BLWrite及びビット配線バー\BLは、例えば、第1配線層LL1内に設けられる。ワードラインWLGateは、例えば、第4配線層LL4内に設けられる。ワードラインWLの延在方向は、書き込み用ビット配線BLWriteの延在方向及びビット配線バー\BLの延在方向と、交差するこの例では、直交する。ワードラインWLは、例えばY軸に沿って延在する。書き込み用ビット配線BLWrite及びビット配線バー\BLは、例えばX軸に沿って延在する。第1スイッチSW1が、MTJに接続される。第1スイッチSW1として、FETが用いられる。第1スイッチSW1は、ソースSource、ドレインDrain、及び、ゲートGateを含む。ソース及びドレインは、Y軸に沿って延在している。ソースからドレインに向かう方向は、例えばX軸に沿う。ソースとドレインとの間の半導半導体層図示しないの上に、絶縁膜図示しないが設けられ、その絶縁膜の上にゲートが設けられる。MTJの一端下端が、ドレインに接続される。ソースは、ソース用ビアV1を介してビット配線バー\BLと接続される。MTJの他端上端は、中間配線83に接続される。STOの一端下端は、中間配線83に接続される。STOの他端上端は、書き込み用ビット配線BLWriteに接続される。中間配線83は、第3配線層LL3内に設けられる。中間配線83は、中間配線用ビアV2を介して読み出し用ビット配線BLReadと接続される。このような構成により、第1~第5の実施形態に関して説明した動作が実施できる。中間配線83は、磁気記憶部と磁界発生源との間を接続するスペーサの役割も果たしている。磁気記憶部と磁界発生源との間でスピントルクの受け渡しをさせる場合に、中間配線83には、例えば、Tiの単層膜、Taの単層膜、及び、Ti膜とTa膜の積層膜を用いることができる。一方、中間配線83に、スピントルクの受け渡しをさせないようにする場合には、中間配線83には、例えば、Ru膜を含む積層膜を用いることができる。以下、実施形態に係る磁気素子の製造方法の例について、磁気素子112aに関して説明する。ただし、以下の製造方法は、上記で説明した第1~第5の実施形態に係る磁気素子及びそれらの変形の磁気素子などに、工程の順序を適宜変更して、適用される。以下の説明において、材料A\材料Bは、材料Aの上に材料Bが積層されていることを指す。ウェーハ上に下部電極図示せずを形成した後、そのウェーハを超高真空スパッタ装置内に配置する。下部電極上に、磁気記憶部となるTa\Ru層電極とのコンタクト層、兼ストッパー層、FePd\CoFeB層第2強磁性層20、MgO層第1非磁性層10n、CoFeB\FePt層第1強磁性層10、Ruキャップ層をこの順に積層させる。これにより、加工体が形成される。ここで、磁場中でアニールすることによって、FePd\CoFeB層とCoFeB\FePt層との膜面垂直方向の磁気異方性の強さを調節することもできる。次に、EBelectronbeam:電子線レジストを塗布してEB露光を行い、直径20nmのレジストマスクを形成する。加工体のうちで、レジストで被覆されていない部分を、ストッパ層を兼ねたTa層が露出するまで、イオンミリングによって削る。次に、ウェーハを超高真空スパッタ装置内に配置して、Ta\Ru\Ta層中間配線83となる層を積層させる。全面にレジストを塗布し、中間配線83の位置がレジストで被覆されるように、ステッパ露光装置を用いてパターニングする。イオンミリングによってレジストで被覆されていない部分を削り、中間配線83を形成する。さらに、絶縁埋め込みすべく、SiO2膜を成膜した後、レジストをリフトオフする。次に、ウェーハを超高真空スパッタ装置内に配置して、FePt\CoFeB\Cu\パーマロイPy層磁界発生源、および、その上にTa層コンタクト層をこの順に積層させる。次に、EBレジストを塗布してEB露光を行い、直径20nmのレジストマスクを、すでに形成した磁気記憶部の上に配置されるように形成する。イオンミリングによってレジストで被覆されていない部分を削り、磁界発生源を形成する。次に、磁界発生源、及び、電極とのコンタクト層を絶縁埋め込みすべく、SiO2膜を成膜する。CMPChemicalMechanicalPolishing等で平坦化した後、RIEReactiveIonEtching等で全面をエッチングすることでコンタクト層を露出させる。さらに、加工体の全面にフォトレジストを塗布し、ビアの位置ソース用ビアV1の位置及び中間配線用ビアV2の位置をフォトレジストが被覆しないように、ステッパ露光装置を用いてパターニングする。RIEによってフォトレジストで被覆されていない部分を中間配線83が露出するまでエッチングしてビアを形成し、フォトレジストを除去する。次に、ウェーハを超高真空スパッタ装置内に配置して、上部電極となるTi\Al\Ti層を積層する。次に、フォトリソグラフィを用いて上部電極パターンのフォトレジストマスクを形成し、フォトレジストで被覆されていない部分のTi\Al\Ti層をRIEでエッチング除去する。この上部配線電極は、ビアを介して中間配線83と接続される配線部読み出し用ビット配線BLReadと、露出したコンタクト層と接続する配線部書き込み用ビット配線BLWriteと、を有するようにパターンレイアウトされている。以上により、図15a~図15fに例示した構造を有する磁気素子が作製される。第6の実施形態図16a~図16cは、第6の実施形態に係る磁気素子の構成を例示する模式的断面図である。図16aに表したように、本実施形態に係る磁気素子116aにおいては、第1積層部SB1の側面に対向する磁気シールド51が設けられる。図16bに表したように、本実施形態に係る磁気素子116bにおいては、第2積層部SB2の側面に対向する磁気シールド51が設けられる。図16cに表したように、本実施形態に係る磁気素子116cにおいては、第1積層部SB1の側面、及び、第2積層部SB2の側面に対向する磁気シールド51が設けられる。すなわち、磁気素子116a~116cは、第1積層部SB1の側面、及び、第2積層部SB2の側面の少なくともいずれかに対向する磁気シールド51をさらに備える。さらに、磁気素子116a~116cは、第1積層部SB1の側面、及び、第2積層部SB2の側面の上記の少なくともいずれかと、磁気シールド51との間に設けられた保護層52をさらに備える。例えば、第1積層部SB1の側面及び第2積層部SB2の側面は、例えばSiNやAl2O3などの保護層52を介してパーマロイPyなどの磁気シールド51により覆われる。これにより、複数の磁気素子が並べられた場合において、隣の磁気素子からの漏洩磁界が、第1積層部SB1及び第2積層部SB2の動作に影響を与えることが抑制される。これにより、回転磁界を発生させるために必要となる電流注入量を抑えることができる。また、第1積層部SB1及び第2積層部SB2からの漏洩磁界が、隣の磁気素子に作用することを抑制することができる。その結果、複数の磁気素子どうしを近接して配置することができ、集積度を向上することができる。保護層52には、アルミニウムAl、チタンTi、亜鉛Zn、ジルコニウムZr、タンタルTa、コバルトCo、ニッケルNi、シリコンSi、マグネシウムMg及び鉄Feよりなる群から選択された少なくともいずれかの元素を含む、酸化物、窒化物または弗化物を用いることができる。磁気シールド51には、鉄Fe、コバルトCo、ニッケルNi、マンガンMn及びクロムCrよりなる群から選択されたいずれかの金属、または、この群から選択された2つ以上の金属を含む合金を用いることができる。磁気シールド51には、鉄Fe、コバルトCo、ニッケルNi、マンガンMn及びクロムCrよりなる群から選択された少なくともいずれかの金属と、白金Pt、パラジウムPd、イリジウムIr、ルテニウムRu及びロジウムRhよりなる群から選択された少なくともいずれかの金属と、を含む合金を用いることができる。磁気シールド51に含まれる磁性材料の組成や熱処理により、磁気シールド51の特性を調整することができる。また、磁気シールド51には、TbFeCo及びGdFeCoなどの希土類-遷移金属のアモルファス合金を用いることができる。また、磁気シールド51には、Co/Pt、Co/Pd及びCo/Niなどの積層構造を用いることができる。上記の磁気シールド51及び保護層52は、第1~第5の実施形態に関して説明した磁気素子及びそれらの変形の磁気素子においても設けることができる。さらに、図16a~図16cにおいては図示していないが、磁気シールド51は、中間配線83の少なくとも一部に対向しても良い。磁気シールド51は、中間配線83の少なくとも一部を被覆しても良い。この場合において、保護層52は、磁気シールド51と中間配線83との間に設けられても良い。第6の実施形態に係る磁気素子の製作方法の例について説明する。以下では、磁気素子116aの製造方法の例について説明する。ウェーハ上に下部電極図示せずを形成した後、そのウェーハを超高真空スパッタ装置内に配置する。次に、下部電極上に、Ta\Ru層電極とのコンタクト層、兼ストッパー層、FePd\CoFeB層第2強磁性層20、MgO層第1非磁性層10n、CoFeB\FePt層第1強磁性層10、Ruキャップ層をこの順に積層させる。ここで、磁場中でアニールすることによって、FePd\CoFeB層とCoFeB\FePt層との膜面垂直方向の磁気異方性の強さを調節することもできる。次に、EBレジストを塗布してEB露光を行い、直径20nmのレジストマスクを形成する。イオンミリングによってレジストで被覆されていない部分を、ストッパ層を兼ねた下部電極上のTa層が露出するまで削る。次に、ウェーハを超高真空スパッタ装置内に配置して、Ru層中間配線83を積層させる。加工体の全面にレジストを塗布し、このレジストを中間配線83の位置にレジストが被覆される部分ができるように、ステッパ露光装置を用いてパターニングする。イオンミリングによってレジストで被覆されていない部分を削る。絶縁埋め込みすべくSiO2膜を成膜した後、レジストをリフトオフする。次に、ウェーハを超高真空スパッタ装置内に配置して、FePt\CoFeB\Cu\Py層磁界発生源、及び、その上にTa層電極とのコンタクト層をこの順に積層させる。次に、EBレジストを塗布してEB露光を行い、直径20nmのレジストマスクを形成する。イオンミリングによってレジストで被覆されていない部分を削る。続いて、保護層52としてSiN層を形成した後、磁気シールド51として機能するPy層を形成する。エッチバックにより、Py層が磁気素子の側壁に残るようにする。次に、磁気素子を絶縁埋め込みすべくSiO2膜を成膜した後、CMP等で平坦化した後、RIE等で全面をエッチングすることで電極とのコンタクト層を露出させる。さらに、加工体の全面にレジストを塗布し、このレジストをビアの位置にレジストが被覆されない部分ができるように、ステッパ露光装置を用いてパターニングする。イオンミリングによってレジストで被覆されていない部分を削り、レジストを除去する。さらに、加工体の全面にレジストを塗布し、このレジストをビアと上部電極の位置にレジストが被覆されない部分ができるように、ステッパ露光装置を用いてパターニングする。ビアと上部電極とに対応した開口をCuで埋め込み成膜し、レジストを除去する。上部電極には、図示しない配線を設けて電気的入出力ができるようにする。第7の実施形態図17a及び図17bは、第7の実施形態に係る磁気素子の構成を例示する模式図である。図17aに表したように、本実施形態に係る磁気素子117aにおいては、複数の磁気素子が設けられる。そして、この例では、複数の磁気素子において、中間配線83が共通化される。すなわち、磁気記憶部第1積層部SB1が中間配線83を介して磁界発生源第2積層部SB2と接続される構造において、隣接する磁気素子において、中間配線83が共通でも良い。すなわち、隣接する磁気素子において、中間配線83が接続される。図17bに表したように、本実施形態に係る磁気素子117bにおいては、2つ以上の磁気記憶部第1積層部SB1に対して、中間配線83を介して1つの磁界発生源が接続される。図17a及び図17bに表したように、この場合も、実施形態は、第7の実施形態に係る例の磁気素子117aまたは117bと、制御回路部150と、を備えた不揮発性記憶装置を含む。制御回路部150は、複数の磁気素子のそれぞれの第1導電層81、第2導電層82及び中間配線83に直接または間接に接続される。制御回路部150は、上記の読み出し動作RO及び書き込み動作WOを行う。図5a、図5b、図7a、図7b、図10a、図10b、図12a、図12b、図14a、図14b、図17a及び図17bに表したように、実施形態に係る不揮発性記憶装置は、第1導電層5と制御回路部150との間、第2導電層82と制御回路部150との間、及び、中間配線83と制御回路部150との間の少なくともいずれかに直接または間接に接続されたトランジスタ例えば第1~第3トランジスタであり、例えば、第1~第3スイッチSW1~SW3をさらに備えることができる。第1~第7の実施形態によれば、磁気記憶部と磁界発生源との間に中間配線83が設けられることによって、書き込み動作WOにおいては、磁界発生源に通電することで磁界発生源から回転磁界が発振して磁気記憶部への書き込みが補助される。そして、読み出し動作ROにおいては、磁界発生部には通電しないことで磁界発生源から回転磁界が発生することを防ぎ、誤書き込みを抑制することが可能となる。以下、実施形態のいくつかの具体例について、図面を参照しつつ説明する。図18a~図18cは、第1の具体例に係る磁気素子の特性を例示するグラフ図である。図18aは、磁界発生源の特性を例示し、図18bは、磁気記憶部の特性を例示している。図18aは、図1aに例示した磁気素子111における磁界発生源において、マイクロマグネティクスを用いたシミュレーションを行った結果の例を表している。この例における磁界発生源は、直径20nmのピラー型形状を有している。第4強磁性層厚さ8nmは、Ms磁化=1000emu/cc、Ku磁気異方性=8Merg/cm3の垂直磁化膜である。第2非磁性層20nは、Cu層厚さ8nmである。第3強磁性層30厚さ3nmは、面内磁化膜であり、Ms=800emu/cc、Ku=5000erg/cm3である。スピン偏極度は0.4であり、ダンピング定数は0.01である。一方、図18b及び図18cは、磁気記憶部の特性を例示している。図18aの横軸は、電流Iであり、縦軸は周波数fである。図18aに表したように、中間配線83を用いて読み出し動作ROを行わない参考例の磁気素子119における読み出し電流のマージンIm9は狭い。すなわち、読み出し電流IrのマージンIm9の上限は、磁界発生源のしきい値電流IthSTOよりも小さい。これに対して、中間配線83を用いて読み出し動作ROを行う実施形態に係る磁気素子111においては、読み出し電流のマージンImは広い。ここで、参考例の磁気素子119における読み出し動作ROについて説明する。参考例においては、第1導電層81と第2導電層82との間に電流を流して磁気記憶部の記憶状態を読み出す。図19は、磁気素子の特性を例示するグラフ図である。図19の横軸は、磁気素子に流れる電流であり、縦軸は、周波数fである。図19に示すように、磁界発生源からの回転磁界を磁気記憶部に作用させる場合、回転磁界の周波数と、磁気記憶部の共鳴周波数と、の関係は、その差が±1GHzの範囲に収まる場合に、磁化反転がアシストされる効果が現れる。磁界発生源を発振させる場合の電流範囲はI3-I3Sであるが、共鳴周波数をそろえる観点から、動作電流範囲はI2に制限される。第1導電層81と第2導電層82との間に電流を流して記憶状態を読み出す場合、磁界発生源から回転磁界が発生しないような電流が用いられる。この観点から、読み出し電流の範囲は、I1に制限される。すなわち、I1の上限は、磁界発生源のしきい値の電流よりも小さい。一方、実施形態においては、第1導電層81と中間配線83との間に電流を流すため、読み出し電流は、I1の範囲に制限されない。実際、既に図18aに示したように、実施形態においては、読み出し電流のマージンが大幅に改善されることが確認できる。この場合の素子構成は以下である。第2強磁性層20厚さ2nmは、Ms=800emu/ccで、Ku=3.6Merg/cm3の垂直磁化膜である。第1非磁性層10nは、MgO層厚さ1nmである。第1強磁性層10厚さ8nmは、Ms=1000emu/ccで、Ku=8Merg/cm3の垂直磁化膜である。実施形態によれば、動作電流範囲内で共鳴周波数が一致して、磁化が平行から反平行に変える場合もその逆の場合においても、磁化反転がアシストされる磁気素子が得られる。第2の具体例の特性のシミュレーション結果について説明する。第2の具体例は、図6aに例示した磁気素子112aの構成を有する。本具体例の磁気素子も、直径が20nmのピラー型形状を有する。第2強磁性層20厚さ2nmは、Ms=1000emu/ccで、Ku=5.2Merg/cm3の垂直磁化膜である。第1非磁性層10nは、MgO層厚さ1nmである。第1強磁性層10厚さ8nmは、Ms=1000emu/ccで、Ku=8Merg/cm3の垂直磁化膜である。この場合、共鳴周波数は、4.2GHzである。第4強磁性層40厚さ8nmは、Ms=1000emu/ccで、Ku=8Merg/cm3の垂直磁化膜である。第2非磁性層20nは、Cu層厚さ8nmである。第3強磁性層30厚さ3nmは、Ms=800emu/ccで、Ku=5000erg/cm3の面内磁化膜である。また、第3強磁性層30のMsが1000emu/ccである場合の特性もシミュレーションした。そして、中間配線83の厚さを変えて、第2強磁性層20の位置における磁界強度をシミュレーションした。図20は、第2の具体例に係る磁気素子の特性を例示するグラフ図である。横軸は、中間配線83の厚さt30である。縦軸は、第2強磁性層20の位置において得られる、第3強磁性層30から発生した回転磁界の強度磁界強度H20である。ここで、磁気記憶部の異方性磁界の0.5程度以上の回転磁界がある場合に磁化反転がアシストされる効果が現れる。図21は、磁気素子の特性を例示するグラフ図である。図21は、第2強磁性層20の磁気異方性Ku20の値を変えた時に、アシスト効果が現れるために必要な磁界強度Hを表した図である。この図においては、異方性磁界Hkの0.5~5までの磁界強度が示されている。図20及び図21から、第3強磁性層30のMsが800emu/ccの場合及び1000emu/ccの場合において、中間配線83の厚さt30を約1nmとすることで異方性磁界の1の強度を得て、磁化反転がアシストされることが分かる。第2の具体例の構成においては、図7aに例示した、回転磁界の方向回転磁界方向33と、第2強磁性層20における磁化回転の方向歳差方向23と、が互いに一致するため、第1の具体例よりも磁化反転が効率的に起こる。第3の具体例の特性のシミュレーション結果について説明する。第3の具体例は、図9aに例示した磁気素子113aの構成を有する。本具体例の磁気素子の形状、及び、含まれる層のそれぞれの構成第2強磁性層20、第1非磁性層10n、第1強磁性層10、第4強磁性層40、第2非磁性層20n、第3強磁性層30の構成及び材料は、第2の具体例と同じである。この場合も、第3強磁性層30のMsは、800emu/cc、または、1000emu/ccとされた。そして、中間配線83の厚さを変えて、第2強磁性層20の位置における磁界強度をシミュレーションした。図22は、第3の具体例に係る磁気素子の特性を例示するグラフ図である。図22に表したように、第3強磁性層30のMsが800emu/ccで、Ku=3Merg/cm3~4Merg/cm3の場合、中間配線83の厚さt30を8nm以上10nm以下程度に設定することで、異方性磁界の5の強度を得て、磁化反転がアシストされる。第2の具体例と比較すると、第3の具体例においては、回転磁界の強度がより大きくなる。これにより、磁化反転が効果的にアシストされて、反転速度の向上と、反転ばらつきの低減効果と、が得られる。また、第2の具体例と同様に、第3の具体例の構成においては、回転磁界の方向と第2強磁性層20における磁化回転の方向が一致する図10a参照ため、磁化反転が効率的に起こる。第3強磁性層30のMsが1000emu/ccでKu=5Merg/cm3~6Merg/cm3の場合、中間配線83の厚さt30を9nm以上12nm以下に設定することで、異方性磁界の5の強度を得て、磁化反転が、より効果的にアシストされる。第4の具体例の特性のシミュレーション結果について説明する。第4の具体例は、図11aに例示した磁気素子114aの構成を有する。本具体例の磁気素子の形状、サイズ、及び、含まれる層のそれぞれの構成は、第2の具体例と同じである。この場合も、第3強磁性層30のMsは、800emu/cc、または、1000emu/ccとされた。そして、中間配線83の厚さを変えて、第2強磁性層20の位置における磁界強度をシミュレーションした。図23は、第4の具体例に係る磁気素子の特性を例示するグラフ図である。図23に表したように、第3強磁性層30のMsが800emu/ccで、Ku=3Merg/cm3~4Merg/cm3の場合、中間配線83の厚さt30を6nm以上8nm以下に設定することで、異方性磁界の2の強度を得て、磁化反転がアシストされる。第2の具体例と比較すると、第3の具体例では、回転磁界の強度がより大きくなる。これにより、磁化反転が効果的にアシストされて、反転速度の向上と、反転ばらつきの低減効果と、が得られる。第3強磁性層30のMsが1000emu/ccで、Ku=5Merg/cm3~6Merg/cm3の場合、中間配線83の厚さを7nm以上8nm以下に設定することで、異方性磁界の2の強度を得て、磁化反転が、より効果的にアシストされる。第5の具体例の特性のシミュレーション結果について説明する。第5の具体例は、図113aに例示した磁気素子115aの構成を有する。本具体例の磁気素子の形状、サイズ、及び、含まれる層のそれぞれの構成は、第2の具体例と同じである。この場合も、第3強磁性層30のMsは、800emu/cc、または、1000emu/ccとされた。そして、中間配線83の厚さを変えて、第2強磁性層20の位置における磁界強度をシミュレーションした。図24は、第5の具体例に係る磁気素子の特性を例示するグラフ図である。図24に表したように、第3強磁性層30のMsが800emu/ccで、Ku=3Merg/cm3以上4Merg/cm3以下の場合、中間配線83の厚さt30を6nm以上8nm以下に設定することで、異方性磁界の1の強度を得て、磁化反転がアシストされる。第2の具体例と比較すると、第3の具体例では、回転磁界の強度がより大きくなる。これにより、磁化反転がより効果的にアシストされて、反転速度の向上と、反転ばらつきの低減効果と、が得られる。第3強磁性層30のMsが1000emu/ccで、Ku=5Merg/cm3~6Merg/cm3の場合、中間配線83の厚さを7nm以上8nm以下に設定することで、異方性磁界の1の強度を得て、磁化反転がより効果的にアシストされる。第8の実施形態本実施形態は、上記の実施形態に係る磁気素子のいずれかを用いた不揮発性記憶装置に関する。図25a及び図25bは、第8の実施形態に係る不揮発性記憶装置の構成を例示する模式的平面図である。図26a~図26eは、第8の実施形態に係る不揮発性記憶装置の構成を例示する模式的断面図である。図26a~図26eは、それぞれ、図25aのA1-A2線、B1-B2線、C1-C2線、D1-D2線及びE1-E2線断面図である。これらの図においては、図を見やすくするために、配線部及び素子部を図示しており、層間絶縁膜、保護膜、配線、及び、トランジスタの活性化領域などの内部の細かい構造例えば積層構造などは、省略している。また、これらの図においては、図を見やすくために、配線の幅などは適宜変更して描かれている。これらの図には、不揮発性記憶装置211の記憶セルアレイ部の例が示されている。図25bは、図25aに例示した構成のうちで、中間配線83を抜き出して描いた模式的平面図である。図25aに表したように、不揮発性記憶装置211においては、書き込み用ビット配線BLWriteと、読み出し用ビット配線BLReadと、が、交互に並んでいる。書き込み用ビット配線BLWriteの幅、読み出し用ビット配線BLReadの幅、及び、これらの間の部分の幅は、例えば、幅Fにほぼ等しい。書き込み用ビット配線BLWriteと読み出し用ビット配線BLReadとの間に、ビット配線バー\BLが、1つおきに配置されている。ビット配線バー\BLの幅は、幅Fにほぼ等しい。ビット配線バー\BLの層は、書き込み用ビット配線BLWriteの層、及び、読み出し用ビット配線BLReadの層と、は異なる。この例では、書き込み用ビット配線BLWriteは、例えば、第2ビット配線であり、読み出し用ビット配線BLReadは、例えば、第3ビット配線であり、ビット配線バー\BLは、例えば、第1ビット配線である。これらのビット配線ビットラインは、例えばX軸に沿って延在する。すなわち、第1ビット配線の延在方向は、第2ビット配線の延在方向及び第3ビット配線の延在方向に対して平行である。すなわち、1本の書き込み用ビット配線BLWrite、1本の読み出し用ビット配線BLRead、及び、それらの間の1本のビット配線バー\BLと、が1組ビットラインとなる。その組が、複数繰り返し配置されている。これらの組の間隔は、例えば、幅Fである。ここで、幅Fは、例えば、この不揮発性記憶装置211において、設計作製する際の最小線幅である。これらのビット配線ビットラインの延在方向に対して交差する方向例えば直交する方向に、ワードラインWLが並ぶ。ワードラインWLは、例えばY軸に沿って延在する。ワードラインWLの幅は、幅Fにほぼ等しい。ワードラインWLは複数設けられ、複数のワードラインWLのうちで、近接して並ぶ2本のワードラインWLどうしの間隔は、幅Fにほぼ等しい。複数のワードラインWLのうちで、互いの距離が長い2本のワードラインどうしの間隔は、幅Fの3倍3Fにほぼ等しい。このワードラインWLは、トランジスタのゲート電極となる。互いの距離が遠い2本のWLの間には、トランジスタの、ソース領域ソース及びドレイン領域ドレインが形成されている。ソース領域のY軸に沿う長さは、例えば3Fである。ドレイン領域のY軸に沿う長さは、例えば3Fである。すなわち、間隔が略3Fのゲート電極の間に、ドレイン領域が形成されている。このドレイン領域は、ビットライン方向には、略Fの幅で分離されている。トランジスタの活性化領域AAのビットライン方向の長さは約5Fで、ワードライン方向の長さは約3Fである。複数のトランジスタの活性化領域AAどうしの間隔は、ビットライン方向において約Fであり、ワードライン方向において約Fである。トランジスタの活性化領域AAに重なるように、上記の3種類のビットライン書き込み用ビット配線BLWrite、読み出し用ビット配線BLRead、及び、ビット配線バー\BLが配置されている。ドレイン領域と、BLWriteと、が重なる位置には、磁気素子の積層構造体M-Sが配置されている。ここで、積層構造体M-Sは、磁気記憶部MTJと、磁界発生源STOと、これらの間に設けられた中間配線833rd-Wireと、の積層構造を含む。図25a及び図25bに表したように、読み出し用ビット配線BLReadとドレイン領域とが重なる位置に、中間配線833rd-Wireとの接続ビアVia2が配置されている。接続ビアVia2の直径は、例えば、約Fである。この接続ビアVia2と、積層構造体M-Sと、をつなぐように、中間配線833rd-Wireが配置されている。中間配線833rd-Wireの幅は、例えば約Fであり、長さY軸方向に沿う長さは例えば3Fである。ビット配線バー\BLとソースとが重なる位置には、接続ビアVia1が配置されている。接続ビアVia1の直径は、例えば約Fである。このような構成を有する記憶セルアレイ部においては、ビットライン方向には6F周期で同じ構造が繰り返され、ビットラインと直交する方向には4F周期で同じ構造が繰り返されている。記憶セルアレイ部の繰り返し単位である6F×4Fの領域の中に、2つの記憶セルが設けられる。従って、不揮発性記憶装置211は、12F2セル構成を有する。図26aに表したように、書き込み用ビット配線BLWriteに接続する接続ビアVia2は、下方に延び、積層構造体M-Sと接続される。書き込み用ビット配線BLWriteは、接続ビアViaMを介して、ドレイン領域と接続される。読み出し用ビット配線BLReadは、下方に延びる接続ビアを介して、積層構造体M-Sから横方向に延びる中間配線833rd-Wireに接続される。この中間配線833rd-Wireの上方には、ビット配線バー\BLが配置されている。この図に描かれた領域内においては、ビット配線バー\BLは、他の部分とは直接は接続していない。この例では、書き込み用ビット配線BLWriteは、読み出し用ビット配線BLReadと、同じ層に設けられている。そして、これらよりも下方に、ビット配線バー\BLが配置されている。ただし、実施形態はこれに限らず、これらの部材の上下関係は任意である。例えば、3つのビット配線の高さがすべて異なり、ビット配線バー\BLが最上層でも良い。図26bに表したように、ビット配線バー\BLに接続する接続ビアVia1が下方に延びており、ソースと接続している。この図に描かれた領域内では、書き込み用ビット配線BLWrite及び読み出し用ビット配線BLReadは、他の部分と直接は接続していない。図26cに表したように、書き込み用ビット配線BLWriteに接続する接続ビアVia2は下方に延び、積層構造体M-Sと接続される。書き込み用ビット配線BLWriteは、接続ビアViaMを介して、ドレイン領域と接続される。複数の積層構造体M-Sは、近い方の間隔が約Fで、遠い方の間隔が約3Fで配置されている。遠い方の間隔間隔が約3Fの領域には、2つのゲートと、それらに挟まれた1つのソース領域と、が設けられている。図26dに表したように、読み出し用ビット配線BLReadに接続する接続ビアVia2が、下方に延びており、中間配線833rd-Wireに接続している。さらに下方に、トランジスタ部分ゲート、ドレイン及びソースが配置されているが、この図に描かれた領域内においては、これらのトランジスタ部分と、読み出し用ビット配線BLRead、接続ビアVia2及び中間配線833rd-Wireとは、直接には接続していない。図26eに表したように、ビット配線バー\BLに接続する接続ビアVia1が、下方に延びており、ソース領域と接続される。ソース領域の両側にはゲートが配置され、さらに、その横にはドレイン領域が配置されている。なお、上記の書き込み用ビット配線BLWrite、読み出し用ビット配線Read、ビット配線バー\BL、及び、ワードラインWLは、制御回路部150図示しないに、直接または間接に接続される。この例では、1個の積層構造体M-Sに1個の中間配線833rd-Wireが直接接続している。ただし、実施形態はこれに限らない。図27a及び図27bは、第8の実施形態に係る別の不揮発性記憶装置の構成を例示する模式的平面図である。図27bは、図27aに例示した構成のうちで、中間配線83を抜き出して描いたものである。なお、これらの図では、制御回路部150は省略されている。図27a及び図27bに表したように、本実施形態に係る別の不揮発性記憶装置211aにおいては、読み出し用ビット配線BLReadの延在方向X軸方向において、隣り合う磁気素子に含まれる中間配線833rd-Wireどうしが接続される。図28は、第8の実施形態に係る不揮発性記憶装置の構成を例示する模式的回路図である。図28に表したように、実施形態に係る不揮発性記憶装置211においては、1つのトランジスタTRに対し、1つのMTJと、1つのSTOと、が接続され、これらが、1つの記憶セルに対応する。STOとMTJとが接続されている部分には、さらに、中間配線833rd-Wireが接続されている。中間配線833rd-Wireの他端は、読み出し用ビット配線BLReadに接続されている。STOの他端は、書き込み用ビット配線BLWriteに接続されている。トランジスタTRの一方の端は、MTJに接続されており、他方の端は、ビット配線バー\BLに接続されている。トランジスタTRのゲートは、ワードラインWLと接続されている。書き込み用ビット配線BLWrite、読み出し用ビット配線BLRead及びビット配線バー\BLは、いずれもこの図では横方向に、平行に配置されている。これらのビット配線のそれぞれが、複数の記憶セルのそれぞれと接続される。これらのビット配線のそれぞれの端例えば両端は、制御回路部150図28では図示しないに接続される。これらのビット配線に対して直交する方向に、複数のワードラインWLが延在する。複数のワードラインWLのそれぞれは、複数の記憶セルのゲートと接続される。複数のワードラインWLのそれぞれの端例えば両端は、制御回路部150に接続される。図29は、第8の実施形態に係る不揮発性記憶装置の動作を例示する模式的回路図である。同図は、書き込み動作WOを例示している。図29に表したように、データを書き込む記憶セルここでは選択ビットSBと呼ぶのゲートをオンするために、選択ビットSBに接続するワードラインWLをオンにする。さらに、選択ビットSBに接続する書き込み用ビット配線BLWriteをHigh状態にし、選択ビットSBに接続するビット配線バー\BLをLow状態にする。これにより、選択ビットSBでは、STO及びMTJに書き込み電流Iwが流れ、データの書き込みが行われる。この時、非選択ビットのSTO部、中間配線833rd-Wire、及び、読み出しビット配線BLReadを介して回り込み電流Iwsが発生するが、中間配線833rd-Wireに比べて書き込み用ビット配線BLWriteの配線抵抗を低くすることで、回り込み電流Iwsを抑制し、書き込み動作WOには影響が出ない。これをより効果的にするために、中間配線833rd-Wireにダイオードを接続しても良い。図30は、第8の実施形態に係る不揮発性記憶装置の動作を例示する模式的回路図である。図30に表したように、選択ビットSBのゲートをオンするために、選択ビットSBに接続するワードラインWLをオンにする。さらに、選択ビットSBに接続する読み出し用ビット配線BLReadをHigh状態にし、選択ビットSBに接続するビット配線バー\BLをLow状態にする。これにより、選択ビットSBでは、読み出し電流IrはMTJに流れ、データの読み出しが行われる。このとき、読み出し電流IrはSTOには流れない。この時、非選択ビットのSTO部、中間配線833rd-Wire、及び、書き込み用ビット配線BLWriteを介して回り込み電流Irsが発生し、選択ビットSBのSTOにも電流が流れるが、STOで磁界発生を起こすほどの電流にはならないため、誤書き込みが生じることなく読み出すことができる。また、STOでの磁界発生のマージンを大きくするために、選択ビットSBに接続された書き込み用ビット配線BLWriteの電位を制御して、選択ビットSBのSTO部に流れる電流を小さくしても良い。また、不揮発性記憶装置211aように中間配線833rd-Wireどうしを接続したレイアウトにすることで、選択ビットSBのSTO部に流れる電流を少なくすることができる。第9の実施形態本実施形態においても、実施形態に係る磁気素子のいずれかが用いられる。図31a及び図31bは、第9の実施形態に係る不揮発性記憶装置の構成を例示する模式的平面図である。図32a~図32eは、第9の実施形態に係る不揮発性記憶装置の構成を例示する模式的断面図である。図32a~図32eは、それぞれ、図31aのA1-A2線、B1-B2線、C1-C2線、D1-D2線及びE1-E2線断面図である。図31bは、図31aに例示した構成のうちで、中間配線83を抜き出して描いた模式的平面図である。これらの図においては、制御回路部150は省略されている。図31aに表したように、不揮発性記憶装置212においては、幅が約Fの複数の兼用ビット配線BLが、約Fの間隔で並んでいる。兼用ビット配線BLと交差する方向この例では直交する方向に、幅が約Fの複数のワードラインWLが、約Fの間隔で並んで配置されている。さらに、幅が約Fの読み出し用ビット配線BLReadが、兼用ビット配線BLの延在方向に対して平行に、兼用ビット配線BLどうしの間に、1つおきに配置されている。読み出し用ビット配線BLReadと重なる位置に、中間配線833rd-Wireと接続される接続ビアVia1が設けられている。接続ビアVia1の直径は、例えば約Fである。接続ビアVia1は複数設けられる。複数の接続ビアVia1の間隔は、例えば3Fである。図31a及び図31bに表したように、接続ビアVia1と重なる位置に、中間配線833rd-Wireが設けられる。中間配線833rd-Wireの幅は、約Fである。中間配線833rd-Wireの長辺は、読み出し用ビット配線BLReadと交差例えば直交する方向に延在し、約3Fの長さを有している。接続ビアVia1は、中間配線833rd-Wireのほぼ中央に配置されている。中間配線833rd-Wireの両端には、磁気素子の積層構造体M-Sが配置されている。積層構造体M-Sは、兼用ビット配線BLと重なるように配置されている。兼用ビット配線BLとほぼ重なる様に、トランジスタ活性化領域AAが配置される。トランジスタ活性化領域の幅は、例えば約Fである。トランジスタ活性化領域は、ワードラインWLと交差例えば直交している。ワードラインWLは、トランジスタのゲートになっている。ゲートの隣には、ドレインとソースとがそれぞれ交互に配置される。ドレインと磁気素子の積層構造体M-Sと重なって配置されている。ソースと重なる位置には、ソースと接続される接続ビアVia0と、兼用ビット配線BLと接続される接続ビアVia2と、が、配置される。接続ビアVia0及び接続ビアVia2は、兼用ビット配線BLと平行な方向、及び、兼用ビット配線BLに対して直交する方向と、において、それぞれ交互に配置されている。兼用ビット配線BLと直交する方向に配置された接続ビアVia0及び接続ビアVia2は、近接する2つを1組として、セル内局所配線UEで接続される。セル内局所配線UEの幅は、例えば約Fであり、長さは、約3Fである。セル内局所配線UEは、読み出し用ビット配線BLReadとは重ならないように配置されている。このような構成を有する記憶セルアレイ部は、兼用ビット配線BL方向においては、8F周期で同じ構造が繰り返され、兼用ビット配線BLと直交する方向において、4F周期で同じ構造が繰り返されている。8F×4Fの繰り返し単位の中には、4つの記憶セルが設けられている。不揮発性記憶装置212は、8F2セル構成を有する。図32aに表したように、兼用ビット配線BLに接続する接続ビアVia2が下方に延びており、セル内局所配線UEの一端と接続している。セル内局所配線UEの他端からは、接続ビアVia0が延び、セル内局所配線UEは、ソースと接続される。読み出し用ビット配線BLReadは、セル内局所配線UEの上方には配置されず、セル内局所配線UEのない部分に配置されている。この図に描かれた領域内では、接続ビアVia2の下のソースは、他の部分とは直接は接続されていない。この例では、兼用ビット配線BLよりも下方に読み出し用ビット配線BLReadが配置されているが、これらの配置における上下関係は、任意である。図32bに表したように、兼用ビット配線BLに接続する接続ビアVia2が下方に延びており、積層構造体M-Sと接続される。兼用ビット配線BLは、さらに、その下方の接続ビアViaMを介して、ドレインに接続される。横方向例えばX軸方向において隣り合う2つの積層構造体M-Sが、中間配線833rd-Wireにより接続される。中間配線833rd-Wireの中央部に接続され、上方に延びた接続ビアVia1が、読み出し用ビット配線BLReadと接続される。図32cに表したように、兼用ビット配線BLに接続される接続ビアVia2が、下方に延びており、積層構造体M-Sまたはセル内局所配線UEと接続される。積層構造体M-Sと、セル内局所配線UEと、は、横方向例えばX軸方向において交互に配置されている。セル内局所配線UEのうちの一部は、上方に延びる接続ビアVia2を介して、兼用ビット配線BLと接続される。セル内局所配線UEのうちで別の一部は、下方に延びる接続ビアVia0を介してソースと接続される。これらの2種類のセル内局所配線UEは、交互に配置される。この例では、セル内局所配線UEよりも下方に積層構造体M-Sが配置されているが、これらの配置における上下関係は、任意である。図32dに表したように、セル内局所配線UEに接続されている接続ビアVia0及び接続ビアVia2の配置は、図32cに例示した接続ビアVia0及び接続ビアVia2の配置と、が互いに入れ替わっている。図31aのC1-C2断面の構造は、D1-D2断面の構造に対して、横方向X軸方向において4Fの距離だけ平行移動した関係を有する。図32eに表したように、読み出し用ビット配線BLReadに接続された接続ビアVia1が、下方に延びており、中間配線833rd-Wireと接続されている。中間配線833rd-Wireの下方には、ドレインが配置されている。この図に描かれた領域においては、ドレイン、ゲート及びソースは、それらの上方の配線とは直接は接続されていない。この例では、2個の積層構造体M-Sに1個の中間配線833rd-Wireが直接接続した構造を有する。ただし、実施形態はこれに限らない。図33a及び図33bは、第9の実施形態に係る別の不揮発性記憶装置の構成を例示する模式的平面図である。図33bは、図33aに例示した構成のうちで、中間配線83を抜き出して描いたものである。図33a及び図33bに表したように、本実施形態に係る別の不揮発性記憶装置212aにおいては、読み出し用ビット配線BLReadの延在方向X軸方向において、隣り合う磁気素子に含まれる中間配線833rd-Wireどうしが接続される。図34は、第9の実施形態に係る不揮発性記憶装置の構成を例示する模式的回路図である。本実施形態に係る不揮発性記憶装置212においては、不揮発性記憶装置211に関して説明した、書き込み用ビット配線BLWrite及びビット配線バー\BLは設けられない。本実施形態においては、2種類の兼用ビット配線BL兼用ビット配線BL-A及び兼用ビット配線BL-Bが、接続される記憶セルごとに、書き込み用ビット配線BLWrite及びビット配線バー\BLの役目を担う。すなわち、第1の記憶セルMC1に対しては、兼用ビット配線BL-Aが書き込み用ビット配線BLWriteとして機能し、兼用ビット配線BL-Bがビット配線バー\BLとして機能する。第2の記憶セルMC2に対しては、兼用ビット配線BL-Aがビット配線バー\BLとして機能し、兼用ビット配線BL-Bが書き込み用ビット配線BLWriteとして機能する。その点を考慮すれば、本実施形態におけるデータの書き込み動作WO及び読み出し動作ROは、図29及び図30に関して説明した書き込み動作WO及び読み出し動作ROと同じである。この例では、1つの記憶セルMTJとSTOとの組において、読み出し用ビット配線BLReadは、例えば、第3ビット配線であり、兼用ビット配線BL-Aは、第2ビット配線であり、兼用ビット配線BL-Bは、第1ビット配線となる。別の記憶セルMTJとSTOとの組において、読み出し用ビット配線BLReadは、例えば、第3ビット配線であり、兼用ビット配線BL-Aは、第1ビット配線であり、兼用ビット配線BL-Bは、第2ビット配線となる。なお、この例においても、第1ビット配線の延在方向は、第2ビット配線の延在方向及び第3ビット配線の延在方向に対して平行である。第10の実施形態本実施形態においても、実施形態に係る磁気素子のいずれかが用いられる。図35は、第10の実施形態に係る不揮発性記憶装置の構成を例示する模式的回路図である。図35は、本実施形態に係る不揮発性記憶装置213の記憶セルアレイ部の構成を例示している。同図においては、制御回路部150は省略されている。図35に表したように、不揮発性記憶装置213においては、書き込み用ビット配線BLWriteの延在方向は、読み出し用ビット配線BLReadの延在方向に対して平行ではない。すなわち、縦横に配列された記憶セルにおいて、1本の書き込み用ビット配線BLWriteは、横方向例えばX軸方向に沿って配列した記憶セルと接続される。1本の読み出し用ビット配線BLReadは、斜め方向に配列した記憶セルと接続される。この例では、読み出し用ビット配線BLReadは、例えば、第3ビット配線であり、書き込み用ビット配線BLWriteは、例えば、第2ビット配線であり、ビット配線バー\BLは、例えば第1ビット配線である。この例では、第3ビット配線の延在方向は、第1ビット配線の延在方向及び第2ビット配線の延在方向と交差する。この構成により、書き込み動作WO及び読み出し動作ROの際の回り込み電流を小さくすることができる。また、非選択ビットに接続するビット配線ビットラインの電位制御により、さらに回り込み電流を小さくすることができる。このように、第8~第10の実施形態に係る不揮発性記憶装置は、複数のビットラインと、複数のワードラインと、複数の記憶セルと、複数のトランジスタと、を備える。複数のワードラインの延在方向は、複数のビットラインの延在方向と交差する。複数の記憶セルのそれぞれは、複数のビットラインのそれぞれと複数のワードラインのそれぞれとが交差する部分に設けられる。各記憶セルは、第1~第7の実施形態に係るいずれかの磁気素子を含む。複数のトランジスタは、複数の磁気素子の第1導電層81及び第2導電層82の間の少なくともいずれかと、複数のビットラインのいずれか、または、複数のワードラインのいずれかと、の間に接続される。例えば、複数のビットラインのそれぞれは、磁気素子のMTJの一端に直接または間接に接続される第1ビット配線と、その磁気素子のSTOの一端に直接または間接に接続される第2ビット配線と、その磁気素子の中間配線83に直接または間接に接続される第3ビット配線と、を含むことができる。例えば、磁気素子において、MTJの一端がトランジスタと接続され、MTJの他端がSTOと接続されている。トランジスタは、第1ビット配線とMTJとの間、及び、第2ビット配線とSTOとの間、の少なくともいずれかに設けられる。ただし、実施形態はこれに限らず、MTJとSTOとの位置関係が逆でも良い。STOの一端がトランジスタと接続され、STOの他端がMTJと接続されても良い。または、MTJとSTOの双方にトランジスタが接続されていても良い。ワードラインWLは、トランジスタのゲートと直接または間接に接続される。そして、実施形態に係る不揮発性記憶装置においては、データ記憶動作書き込み動作WOと、データ読み出し動作読み出し動作ROと、で、通電する電流経路が異なる。すなわち、書き込み動作WOにおいては、第1導電層81と中間配線83との間、及び、第2導電層82と中間配線83との間に書き込み電流Iwが流れる。読み出し動作ROにおいては、第1導電層81と中間配線83との間に読み出し電流Irが流れる。これにより、読み出し時の誤書き込みが抑制される。実施形態に係る不揮発性記憶装置は、複数のビットラインと、複数のワードラインと、複数の記憶セルと、を備える。複数の記憶セルのそれぞれは、複数のビットラインのそれぞれと複数のワードラインのそれぞれとの交差部に設けられる。複数の記憶セルのそれぞれは、第1積層部SB1と、第2積層部SB2と、中間配線83と、選択トランジスタと、を含む。中間配線83は、第1積層部SB1と第2積層部SB2との間に設けられる。選択トランジスタは、ゲートを含み、ゲートをオンにすることで通電可能となる。すなわち、選択トランジスタは、ソースとドレインとをさらに含み、ゲートをオンにすることでソースとドレインとが通電する。第1積層部SB1は、上記の第1強磁性層10、第2強磁性層20、及び、第1非磁性層10nと、を含む。第2積層部SB2は、上記の第3強磁性層30、第4強磁性層40、第2非磁性層20n、を含む。既に説明したように、これらの積層順は種々の変形が可能である。複数の記憶セルのそれぞれは、第1及び第2積層部SB1及びSB2の膜面に対して略垂直な方向に電流を流すことによりスピン偏極した電子を第2強磁性層20に作用させ、且つ第3強磁性層30の磁化を歳差運動させることにより発生する磁場を第2強磁性層20に作用させることにより、第2強磁性層20の磁化の方向をその電流の向きに応じた方向に決定することでデータを記憶する機能を有する。複数のビットラインのそれぞれは、第1~第3ビット配線を有する。第1~第3ビット配線のそれぞれは、複数のビットラインのいずれかと複数のワードラインのいずれかとの交差部に設けられた複数の記憶セルのいずれかに接続される。第1ビット配線は、記憶セルの前記いずれかの第1積層部SB1の中間配線83とは反対側の第1端部に直接または間接に接続される。第2ビット配線は、記憶セルの前記いずれかの第2積層部SB2の中間配線83とは反対側の第2端部に直接または間接に接続される。第3ビット配線は、記憶セルの前記いずれかの中間配線83に直接または間接に接続される。記憶セルの前記いずれかの選択トランジスタは、第1ビット配線と第1端部との間、及び、第2ビット配線と第2端部との間の少なくともいずれかに配置される。複数のワード線の前記いずれかは、記憶セルの前記いずれかの選択トランジスタのゲートと接続される。例えば、記憶セルの前記いずれかの選択トランジスタは、第1ビット配線と第1端部との間に配置され、前記いずれかの選択トランジスタのソースは、その第1ビット配線及びその第1端部のいずれか一方に直接または間接に接続される。そのトランジスタのドレインは、その第1ビット配線及びその第1端部のいずれか他方に直接または間接に接続される。例えば、記憶セルの前記いずれかの選択トランジスタは、第2ビット配線と第2端部との間に配置され、前記いずれかの選択トランジスタのソースは、その第2ビット配線及びその第2端部のいずれか一方に直接にまたは間接に接続される。そのトランジスタのドレインは、その第2ビット配線及びその第2端部のいずれか他方に直接または間接に接続される。また、上記の不揮発性記憶装置212においては、一部のビット配線が兼用される。すなわち、不揮発性記憶装置212は、第1磁気素子、第2磁気素子、第1~第5ビット配線、第1選択トランジスタ例えば、上記の第1トランジスタ及び第2トランジスタの少なくともいずれか、第2選択トランジスタ、及び、ワードラインを備える。第1磁気素子は、第1積層部SB1と、第2積層部SB2と、第1中間配線例えば中間配線83と、を含む。第1積層部SB1は、第1方向に磁化が固定された第1強磁性層10と、第1強磁性層10と積層され、磁化の方向が可変である第2強磁性層20と、第1強磁性層10と第2強磁性層20との間に設けられた第1非磁性層10nと、を含む。第2積層部SB2は、第1強磁性層10から第2強磁性層20に向かう積層軸SD1に沿って第1積層部SB1と積層される。第2積層部SB2は、磁化の方向が可変である第3強磁性層30と、積層軸SD1に沿って第3強磁性層30と積層され、第2方向に磁化が固定された第4強磁性層40と、第3強磁性層30と第4強磁性層40との間に設けられた第2非磁性層20nと、を含む。第1中間配線は、第1積層部SB1と第2積層部SB2との間に設けられる。第1磁気素子においては、積層軸SD1に沿って第1積層部SB1及び第2積層部SB2に電流を流すことによりスピン偏極した電子を第2強磁性層20に作用させ、且つ、第3強磁性層30の磁化を歳差運動させることにより発生する磁場を第2強磁性層20に作用させることにより、第2強磁性層20の磁化の方向を電流の向きに応じた方向に決定可能である。第2磁気素子は、積層軸SD1に対して直交する軸に沿って第1磁気素子と並置される。第2磁気素子の構成は、第1磁気素子と同様である。すなわち、第2磁気素子は、第3積層部と、第4積層部と、第2中間配線と、を含む。第3積層部は、第3方向に磁化が固定された第5強磁性層と、第5強磁性層と積層軸SD1に沿って積層され、磁化の方向が可変である第6強磁性層と、第5強磁性層と第6強磁性層との間に設けられた第3非磁性層と、を含む。第4積層部は、積層軸SD1に沿って第3積層部と積層される。第4積層部は、磁化の方向が可変である第7強磁性層と、積層軸SD1に沿って第7強磁性層と積層され、第4方向に磁化が固定された第8強磁性層と、第7強磁性層と第8強磁性層との間に設けられた第4非磁性層と、を含む。第2中間配線は、第3積層部と第4積層部との間に設けられる。第2磁気素子においては、積層軸SD1に沿って第3積層部及び第4積層部に電流を流すことによりスピン偏極した電子を第6強磁性層に作用させ、且つ、第7強磁性層の磁化を歳差運動させることにより発生する磁場を第6強磁性層に作用させることにより、第6強磁性層の磁化の方向を前記電流の向きに応じた方向に決定可能である。第1ビット配線は、第1積層部SB1の第1中間配線とは反対側の第1端部に直接または間接に接続される。第2ビット配線は、第2積層部SB2の第1中間配線とは反対側の第2端部に直接または間接に接続される。第3ビット配線は、第1中間配線及び第2中間配線に直接または間接に接続される。第4ビット配線は、第3積層部の第2中間配線とは反対側の第3端部に直接または間接に接続される。第5ビット配線は、第4積層部の第2中間配線とは反対側の第4端部に直接または間接に接続される。第1選択トランジスタは、第1ビット配線と第1端部との間、及び、第2ビット配線と第2端部との間の少なくともいずれかに配置される。第2選択トランジスタは、第4ビット配線と第3端部との間、及び、第5ビット配線と第4端部との間の少なくともいずれかに配置される。ワードラインは、第1選択トランジスタのゲートと、第2選択トランジスタのゲートと直接または間接に接続される。実施形態によれば、読み出し時の誤書き込みを抑制する磁気素子及び不揮発性記憶装置が提供される。なお、本願明細書において、垂直及び平行は、厳密な垂直及び厳密な平行だけではなく、例えば製造工程におけるばらつきなどを含むものであり、実質的に垂直及び実質的に平行であれば良い。以上、具体例を参照しつつ、本発明のいくつかの実施形態について説明した。しかし、本発明の実施形態は、これらの具体例に限定されるものではない。例えば、磁気素子に含まれる強磁性層、非磁性層、電極及び配線など、並びに、不揮発性記憶装置に含まれる配線、接続ビア及びトランジスタなどの各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。また、各具体例のいずれか2つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。その他、本発明の実施の形態として上述した磁気素子及び不揮発性記憶装置を基にして、当業者が適宜設計変更して実施し得る全ての磁気素子及び不揮発性記憶装置も、本発明の要旨を包含する限り、本発明の範囲に属する。その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。