カスコード型のカレントミラー回路と、前記カレントミラー回路が第1のノードに出力する第1のミラー電流を第1の電圧に変換する第1の電流電圧変換回路と、前記カレントミラー回路が第2のノードに出力する第2のミラー電流を第2の電圧に変換する第2の電流電圧変換回路と、第1の入力端子に前記第1の電圧が入力され、第2の入力端子に前記第2の電圧が入力される差動増幅器と、前記差動増幅器が出力する第3の電圧を第3の電流に変換し第3のノードに出力し、且つ前記第3の電圧を第4の電流に変換し第4のノードを出力する電圧電流変換回路と、前記第3の電流を第4の電圧に変換し前記第3のノードに出力する第3の電流電圧変換回路と、を有し、前記第3の電流電圧変換回路は、第1のPチャネル型トランジスタを有し、前記カレントミラー回路は、第2のPチャネル型トランジスタ乃至第9のPチャネル型トランジスタを有し、前記第1のPチャネル型トランジスタ乃至前記第5のPチャネル型トランジスタのゲート及び前記第1のPチャネル型トランジスタのドレインは、前記第3のノードに電気的に接続され、前記第2のPチャネル型トランジスタのドレイン及び前記第6のPチャネル型トランジスタ乃至前記第9のPチャネル型トランジスタのゲートは、前記第4のノードに電気的に接続され、前記第3のPチャネル型トランジスタのドレインは、前記第1のノードに電気的に接続され、前記第4のPチャネル型トランジスタのドレインは、前記第2のノードに電気的に接続され、前記第6のPチャネル型トランジスタのドレインは、前記第2のPチャネル型トランジスタのソースに電気的に接続され、前記第7のPチャネル型トランジスタのドレインは、前記第3のPチャネル型トランジスタのソースに電気的に接続され、前記第8のPチャネル型トランジスタのドレインは、前記第4のPチャネル型トランジスタのソースに電気的に接続され、前記第9のPチャネル型トランジスタのドレインは、前記第5のPチャネル型トランジスタのソースに電気的に接続され、前記第1のPチャネル型トランジスタ及び前記第6のPチャネル型トランジスタ乃至前記第9のPチャネル型トランジスタのソースは、高電源電位線に電気的に接続され、前記第5のPチャネル型トランジスタのドレインから基準電流を出力する基準電流生成回路。カスコード型のカレントミラー回路と、前記カレントミラー回路が第1のノードに出力する第1のミラー電流を第1の電圧に変換する第1の電流電圧変換回路と、前記カレントミラー回路が第2のノードに出力する第2のミラー電流を第2の電圧に変換する第2の電流電圧変換回路と、第1の入力端子に前記第1の電圧が入力され、第2の入力端子に前記第2の電圧が入力される差動増幅器と、前記差動増幅器が出力する第3の電圧を第3の電流に変換し第3のノードに出力し、且つ前記第3の電圧を第4の電流に変換し第4のノードを出力する電圧電流変換回路と、前記第3の電流を第4の電圧に変換し前記第3のノードに出力する第3の電流電圧変換回路と、を有し、前記第3の電流電圧変換回路は、第1のPチャネル型トランジスタ及び第2のPチャネル型トランジスタを有し、前記カレントミラー回路は、第3のPチャネル型トランジスタ乃至第10のPチャネル型トランジスタを有し、前記第1のPチャネル型トランジスタ乃至前記第6のPチャネル型トランジスタのゲート及び前記第1のPチャネル型トランジスタのドレインは、前記第3のノードに電気的に接続され、前記第2のPチャネル型トランジスタのドレインは、前記第1のPチャネル型トランジスタのソースに電気的に接続され、前記第3のPチャネル型トランジスタのドレイン及び前記第7のPチャネル型トランジスタ乃至前記第10のPチャネル型トランジスタのゲートは、前記第4のノードに電気的に接続され、前記第4のPチャネル型トランジスタのドレインは、前記第1のノードに電気的に接続され、前記第5のPチャネル型トランジスタのドレインは、前記第2のノードに電気的に接続され、前記第7のPチャネル型トランジスタのドレインは、前記第3のPチャネル型トランジスタのソースに電気的に接続され、前記第8のPチャネル型トランジスタのドレインは、前記第4のPチャネル型トランジスタのソースに電気的に接続され、前記第9のPチャネル型トランジスタのドレインは、前記第5のPチャネル型トランジスタのソースに電気的に接続され、前記第10のPチャネル型トランジスタのドレインは、前記第6のPチャネル型トランジスタのソースに電気的に接続され、前記第2のPチャネル型トランジスタ及び前記第7のPチャネル型トランジスタ乃至前記第10のPチャネル型トランジスタのソースは、高電源電位線に電気的に接続され、前記第6のPチャネル型トランジスタのドレインから基準電流を出力する基準電流生成回路。請求項1又は請求項2に記載の基準電流生成回路と、前記基準電流を基準電圧に変換する第4の電流電圧変換回路と、を有する基準電圧生成回路。請求項1又は請求項2に記載の基準電流生成回路と、前記基準電流を用いて温度を検出する検出回路と、を有する温度検出回路。特許文献1で開示される基準電圧発生回路は、ダイオードダイオード接続されたトランジスタと抵抗素子からなる2つの電流電圧変換回路と、差動増幅器と、カレントミラー回路と、抵抗素子からなる出力回路とを有する。差動増幅器は、当該2つの電流電圧変換回路が生成する2つの電圧が等しくなるように制御するためのものであり、その出力端子がカレントミラー回路を構成するPチャネル型トランジスタのゲートに電気的に接続されていることから、互いに等しい電流がカレントミラー回路に供給される。このようにして、負の温度係数を持つダイオードの順方向電圧によって得られる電流と、正の温度係数を持つ2つのダイオードの電圧差によって得られる電流を加算することで、温度係数の小さい基準電流を生成している。当該基準電流は、カレントミラー回路を用いて出力回路に出力され、当該出力回路において基準電圧に変換することで基準電圧を生成している。なお、当該カレントミラー回路は、ゲートに差動増幅器の出力信号が入力される複数のPチャネル型トランジスタを用いて構成されている。ところで、集積回路におけるプロセスルールの微細化に伴い、当該集積回路を構成するトランジスタのチャネル長変調効果が顕在化してきている。これは、上述した基準電圧生成回路が有するカレントミラー回路の電流ミラー精度の低下に直結する。すなわち、カレントミラー回路を構成する複数のPチャネル型トランジスタのドレインの接続先がそれぞれ異なるため、各Pチャネル型トランジスタのソース-ドレイン間電圧VDSが異なることになる。したがって、当該各Pチャネル型トランジスタのソースとドレインの間に等しい電流が生じず、各Pチャネル型トランジスタにおける電流値がばらつくことになる。また、複数のPチャネル型トランジスタのソースに入力される電源電圧の変動に対して、各Pチャネル型トランジスタにおける電流が変動する電源電圧変動除去比PowerSupplyRejectionRatioの低下といった問題がある。当該問題は、当該カレントミラー回路としてカスコード型のカレントミラー回路を適用することによって解決することが可能である。ここで、代表的なカスコード型のカレントミラー回路を図7Aに示す。図7Aに示すカレントミラー回路においてはPチャネル型トランジスタM1、M2を飽和領域で動作させるために、VthM1VovM1VthM2VovM2以上の電圧が必要とされる。なお、VthM1はPチャネル型トランジスタM1のしきい値電圧であり、VovM1はPチャネル型トランジスタM1のオーバードライブ電圧であり、VthM2はPチャネル型トランジスタM2のしきい値電圧であり、VovM2はPチャネル型トランジスタM2のオーバードライブ電圧である。一般的な値としては、VthM1及びVthM2は0.6V程度、VovM1及びVovM2は0.2V程度であり、当該カレントミラー回路の動作には、1.6V程度以上の電圧が必要とされる。したがって、上述した基準電圧生成回路において図7Aに示すカレントミラー回路を適用した場合、1.25V未満の低電源電圧動作を行うことが不可能である。また、図7Aに示したカレントミラー回路よりも低電源電圧動作を行うことができるカスコード型のカレントミラー回路が知られている。当該カレントミラー回路を図7Bに示す。図7Bに示すカレントミラー回路においてはPチャネル型トランジスタM3、M4を飽和領域で動作させるために、VthM3VovM3以上の電圧が必要とされ、且つVb≧VovM3VthM4VovM4、及びVthM3≧VovM4を満たすことが必要とされる。なお、VthM3はPチャネル型トランジスタM3のしきい値電圧であり、VovM3はPチャネル型トランジスタM3のオーバードライブ電圧であり、VthM4はPチャネル型トランジスタM4のしきい値電圧であり、VovM4はPチャネル型トランジスタM4のオーバードライブ電圧であり、Vbは外部から入力される電圧である。一般的な値としては、VthM3及びVthM4は0.6V程度、VovM3及びVovM4は0.2V程度であり、当該カレントミラー回路の動作には、0.8V程度以上の電圧が印加され且つVbが1.0V以上の電圧であることが必要とされる。したがって、上述した基準電圧生成回路において図7Bに示すカレントミラー回路を適用した場合、1.25V未満の低電源電圧動作、電流ミラー精度の向上、及び電源電圧変動除去比の低下の抑制を図ることが可能である。しかしながら、上述した基準電圧生成回路において図7Bに示したカスコード型のカレントミラー回路を適用する場合、カスコード型のカレントミラー回路を構成する全てのトランジスタを飽和領域で動作させる必要があり、いかにして上述した条件を満たすVbを生成するかが問題となる。上述した問題に鑑み、本発明の一態様は、電流ミラー精度の高いカスコード型のカレントミラー回路を有する基準電流生成回路を低電源電圧動作によって提供することを目的の一とする。また、本発明の一態様は、当該基準電流生成回路を用いた基準電圧発生回路又は温度検出回路を提供することを目的の一とする。本発明の一態様は、カスコード型のカレントミラー回路と、前記カレントミラー回路が第1のノードに出力する第1のミラー電流を第1の電圧に変換する第1の電流電圧変換回路と、前記カレントミラー回路が第2のノードに出力する第2のミラー電流を第2の電圧に変換する第2の電流電圧変換回路と、第1の入力端子に前記第1の電圧が入力され、第2の入力端子に前記第2の電圧が入力される差動増幅器と、前記差動増幅器が出力する第3の電圧を第3の電流に変換し第3のノードに出力し、且つ前記第3の電圧を第4の電流に変換し第4のノードに出力する電圧電流変換回路と、前記第3の電流を第4の電圧に変換し前記第3のノードに出力する第3の電流電圧変換回路と、を有し、前記第3の電流電圧変換回路は、第1のPチャネル型トランジスタを有し、前記カレントミラー回路は、第2のPチャネル型トランジスタ乃至第9のPチャネル型トランジスタを有し、前記第1のPチャネル型トランジスタ乃至前記第5のPチャネル型トランジスタのゲート及び前記第1のPチャネル型トランジスタのドレインは、前記第3のノードに電気的に接続され、前記第2のPチャネル型トランジスタのドレイン及び前記第6のPチャネル型トランジスタ乃至前記第9のPチャネル型トランジスタのゲートは、前記第4のノードに電気的に接続され、前記第3のPチャネル型トランジスタのドレインは、前記第1のノードに電気的に接続され、前記第4のPチャネル型トランジスタのドレインは、前記第2のノードに電気的に接続され、前記第6のPチャネル型トランジスタのドレインは、前記第2のPチャネル型トランジスタのソースに電気的に接続され、前記第7のPチャネル型トランジスタのドレインは、前記第3のPチャネル型トランジスタのソースに電気的に接続され、前記第8のPチャネル型トランジスタのドレインは、前記第4のPチャネル型トランジスタのソースに電気的に接続され、前記第9のPチャネル型トランジスタのドレインは、前記第5のPチャネル型トランジスタのソースに電気的に接続され、前記第1のPチャネル型トランジスタ及び前記第6のPチャネル型トランジスタ乃至前記第9のPチャネル型トランジスタのソースは、高電源電位線に電気的に接続され、前記第5のPチャネル型トランジスタのドレインから基準電流を出力する基準電流生成回路である。また、上述した基準電流生成回路と、前記基準電流を基準電圧に変換する第4の電流電圧変換回路と、を有する基準電圧生成回路も本発明の一態様である。また、上述した基準電流生成回路と、前記基準電流を用いて温度を算出する検出回路と、を有する温度検出回路も本発明の一態様である。本発明の一態様に係る基準電流生成回路は、低電源電圧動作によって高精度の電流コピーが可能なカレントミラー回路を有する。そのため、精度が高く且つ低電源電圧動作が可能な基準電流生成回路とすることが可能である。また、本発明の一態様に係る基準電圧生成回路又は温度検出回路は、当該基準電流生成回路を用いて基準電圧を生成する。そのため、精度が高く且つ低電源電圧動作が可能な基準電圧生成回路又は温度検出回路とすることが可能である。以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、本発明の趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。<基準電流生成回路の構成例>図1Aは、本発明の一態様に係る基準電流生成回路の構成例を示す図である。図1Aに示す基準電流生成回路は、基準電流Irefを出力するカスコード型のカレントミラー回路1と、カレントミラー回路1が出力するミラー電流I1を電圧V1に変換する電流電圧変換回路2と、カレントミラー回路1が出力するミラー電流I2を電圧V2に変換する電流電圧変換回路3と、第1の入力端子に電圧V1が入力され、第2の入力端子に電圧V2が入力される差動増幅器4と、差動増幅器4が出力する電圧V3を電流I3、I4に変換して出力する電圧電流変換回路5と、電流I3を電圧V4に変換して出力する電流電圧変換回路6と、を有する。なお、電流電圧変換回路6が出力する電圧V4は、カスコード型のカレントミラー回路が有するカスコード接続を構成するトランジスタのゲートに入力される電圧である図7Bに示した電圧Vbに相当する。図1Aに示す基準電流生成回路が有するカスコード型のカレントミラー回路1及び電流電圧変換回路6の構成例を図1Bに示す。図1Bに示す電流電圧変換回路6は、Pチャネル型トランジスタ60を有し、カスコード型のカレントミラー回路1は、Pチャネル型トランジスタ10~17を有する。なお、Pチャネル型トランジスタ60、10~13のゲート及びPチャネル型トランジスタ60のドレインは、電圧電流変換回路5が電流I3を出力するノードAに電気的に接続される。また、Pチャネル型トランジスタ10のドレイン及びPチャネル型トランジスタ14~17のゲートは、電圧電流変換回路5が電流I4を出力するノードBに電気的に接続される。また、Pチャネル型トランジスタ14のドレインは、Pチャネル型トランジスタ10のソースに電気的に接続される。また、Pチャネル型トランジスタ15のドレインは、Pチャネル型トランジスタ11のソースに電気的に接続される。また、Pチャネル型トランジスタ16のドレインは、Pチャネル型トランジスタ12のソースに電気的に接続される。また、Pチャネル型トランジスタ17のドレインは、Pチャネル型トランジスタ13のソースに電気的に接続される。また、Pチャネル型トランジスタ60、14~17のソースは、高電源電位VDDを供給する配線高電源電位線ともいうに電気的に接続される。また、Pチャネル型トランジスタ11のドレインはミラー電流I1を出力する端子として、Pチャネル型トランジスタ12のドレインはミラー電流I2を出力する端子として、Pチャネル型トランジスタ13のドレインは基準電流Irefを出力する端子として機能する。具体的には、電流電圧変換回路2、3において、温度に対して正の係数を持つ電流と、負の係数を持つ電流とを加算することで、温度係数の小さい電流I1及び電流I2を生成することができる。そして、当該電流をカスコード型のカレントミラー回路によってPチャネル型トランジスタ13のドレインから基準電流Irefとして出力する。ここで、図1Bに示す基準電流生成回路においては、Pチャネル型トランジスタ10~17が飽和領域で動作されるようにノードAの電圧が制御されることが必要とされる。例えば、Pチャネル型トランジスタ60、10~17のしきい値電圧は全てVthであり、且つPチャネル型トランジスタ10~17のW/L値が等しいことを前提とすると、以下のように設計すればよい。まず、Pチャネル型トランジスタ10~17が飽和領域で動作するためには、数式1を満たすことが必要とされる。なお、VAはノードAの電圧であり、Vov10はPチャネル型トランジスタ10のオーバードライブ電圧であり、Vov14はPチャネル型トランジスタ14のオーバードライブ電圧である。また、ノードAの電圧は、数式2で表される。数式1、2から、Pチャネル型トランジスタ10、14を飽和領域で動作させるためには、数式3を満たせばよいことになる。ここで、ドレイン電流Idは、数式4で表される。そのため、オーバードライブ電圧Vovは、数式5で表される。数式5より、数式3は数式6に変換することが可能である。なお、数式6では、Pチャネル型トランジスタ10、14のW/L値が等しいことを前提としている。なお、Id60はPチャネル型トランジスタ60のドレイン電流であり、W60はPチャネル型トランジスタ60のチャネル幅であり、L60はPチャネル型トランジスタ60のチャネル長である。同様に、Id10はPチャネル型トランジスタ10のドレイン電流であり、W10はPチャネル型トランジスタ10のチャネル幅であり、L10はPチャネル型トランジスタ10のチャネル長である。したがって、図1Bに示す基準電流生成回路は、当該前提においては数式6を満たすように設計されることが必要とされる。具体的には、Pチャネル型トランジスタ60のドレイン電流Id60をPチャネル型トランジスタ10のドレイン電流Id10の4倍以上とすること、又はPチャネル型トランジスタ60のサイズW60/L60をPチャネル型トランジスタ10のサイズW10/L10の1/4倍以下とすることで、図1Bに示すノードAの電圧をPチャネル型トランジスタ10、14が飽和領域で動作するために必要な電圧以上とすることが可能となる。これにより、図1Bに示す基準電流生成回路を精度が高く且つ低電源電圧動作が可能な基準電流生成回路とすることが可能である。<基準電流生成回路の変形例>図1Bに示した基準電流生成回路は、本発明の一態様であり、図1Bと異なる構成の基準電流生成回路も本発明には含まれる。例えば、図1Bにおいては、電流電圧変換回路6を1つのPチャネル型トランジスタ60によって構成する例について示したが、電流電圧変換回路6は図2Aに示すように2つのPチャネル型トランジスタ61、62を用いて構成することが可能である。具体的には、図2Aに示すPチャネル型トランジスタ61、62のゲート及びPチャネル型トランジスタ61のドレインは、電圧電流変換回路5が電流I3を出力するノードAに電気的に接続される。また、Pチャネル型トランジスタ62のドレインは、Pチャネル型トランジスタ61のソースに電気的に接続される。また、Pチャネル型トランジスタ62のソースは、高電源電位線に電気的に接続される。図1Bに示した基準電流生成回路と同様に図2Aに示す基準電流生成回路においては、Pチャネル型トランジスタ10、14を飽和領域で動作させるようにノードAの電圧が制御されることが必要とされる。例えば、Pチャネル型トランジスタ61、62、10~17のしきい値電圧は全てVthであり、且つPチャネル型トランジスタ61、10~17のW/L値が等しいことを前提とすると、以下のように設計すればよい。まず、Pチャネル型トランジスタ10、14が飽和領域で動作するためには、上記の数式1を満たすことが必要とされる。また、ノードAの電圧は、数式7で表される。数式1、7から、Pチャネル型トランジスタ10、14を飽和領域で動作させるためには、数式8を満たせばよいことになる。上記数式5より、数式8は数式9に変換することが可能である。なお、数式9では、Pチャネル型トランジスタ61、10、14のW/L値が等しいことを前提としている。なお、Id62はPチャネル型トランジスタ62のドレイン電流であり、W62はPチャネル型トランジスタ62のチャネル幅であり、L62はPチャネル型トランジスタ62のチャネル長である。したがって、図2Aに示す基準電流生成回路は、当該前提においては数式9を満たすように設計されることが必要とされる。具体的には、Pチャネル型トランジスタ62のドレイン電流Id62をPチャネル型トランジスタ10のドレイン電流Id10よりも大きくすること、又はPチャネル型トランジスタ62のサイズW62/L62をPチャネル型トランジスタ10のサイズW10/L10よりも小さくすることで、図2Aに示すノードAの電圧をPチャネル型トランジスタ10、14が飽和領域で動作するために必要な電圧以上とすることが可能となる。また、図2Aに示す基準電流生成回路は、図1Bに示した基準電流生成回路と比較して、ノードAの電圧として必要とされる上記の条件を容易に満たすことができるため好ましい。これにより、図2Aに示す基準電流生成回路を精度が高く且つ低電源電圧動作が可能な基準電流生成回路とすることが可能である。なお、図1Bに示した基準電流生成回路は、図2Aに示した基準電流生成回路と比較すると、トランジスタ数を低減できる点が好ましい。また、図1Bにおいては、カスコード型のカレントミラー回路1が1つの基準電流Irefを出力する構成について示したが、カスコード型のカレントミラー回路1が複数の基準電流を出力する構成とすることも可能である。例えば、図2Bに示すように図1Bに示すカスコード型のカレントミラー回路1に2つのPチャネル型トランジスタ18、19を付加することで、Pチャネル型トランジスタ13、18のドレインから2つの基準電流Iref1、Iref2が出力される構成とすることが可能である。具体的には、図2Bに示すPチャネル型トランジスタ18のゲートは、電圧電流変換回路5が電流I3を出力するノードAに電気的に接続される。また、Pチャネル型トランジスタ19のゲートは、電圧電流変換回路5が電流I4を出力するノードBに電気的に接続される。また、Pチャネル型トランジスタ19のドレインは、Pチャネル型トランジスタ18のソースに電気的に接続される。また、Pチャネル型トランジスタ19のソースは、高電源電位線に電気的に接続される。なお、図2Bにおいては基準電流生成回路が2つの基準電流Iref1、Iref2を出力する構成について示したが、Pチャネル型トランジスタ18、19と同様に接続されるPチャネル型トランジスタを付加することで当該基準電流生成回路から3以上の基準電流を出力させる構成とすることも可能である。さらに、基準電流生成回路において異なる値を示す複数の基準電流を生成することも可能である。例えば、図2Bに示すカスコード型のカレントミラー回路が有するPチャネル型トランジスタ18、19のW/LをPチャネル型トランジスタ13、17のW/Lと異なる値とすることで、基準電流Iref1と基準電流Iref2を異なる値とすることが可能である。なお、当該基準電流生成回路から3以上の基準電流を出力させる構成とした場合には、当該3以上の基準電流のそれぞれを異なる値とすることも可能である。なお、基準電流生成回路の変形例として述べた内容の複数を図1Aに示す基準電流生成回路に対して適用することも可能である。<基準電圧生成回路の構成例>図3Aは、本発明の一態様に係る基準電圧生成回路の構成例を示す図である。図3Aに示す基準電圧生成回路は、図1Aに示した基準電流生成回路に、基準電流Irefを基準電圧Vrefに変換する電流電圧変換回路7を付加した回路である。なお、電流電圧変換回路7としては、図3B、Cに示す回路を適用することが可能である。図3Bに示す電流電圧変換回路7は、一端が基準電流Irefが出力されるノードに電気的に接続され、他端が低電源電位VSSを供給する配線低電源電位線ともいうに電気的に接続された抵抗素子70を有する。また、図3Cに示す電流電圧変換回路7は、一端が基準電流Irefが出力されるノードに電気的に接続された抵抗素子71と、アノードが抵抗素子71の他端に電気的に接続され、カソードが低電源電位線に電気的に接続されたダイオード72とを有する。図3Aに示す基準電圧生成回路は、上述した基準電流生成回路を用いて基準電圧を生成する。そのため、精度が高く且つ低電源電圧動作が可能な基準電圧生成回路とすることが可能である。また、本発明の一態様に係る基準電圧生成回路は、図2Bを参照して説明したように基準電流を複数生成することが可能な基準電流生成回路を有する構成とすることもできる。このような場合の基準電圧生成回路の構成例を図4に示す。図4に示す基準電圧生成回路は、図2Bに示した基準電流生成回路に、基準電流Iref1を基準電圧Vref1に変換する電流電圧変換回路8と、基準電流Iref2を基準電圧Vref2に変換する電流電圧変換回路9とを付加した回路である。なお、電流電圧変換回路8、9としては、図3B、Cに示した回路を適用することが可能である。また、図4においては基準電圧生成回路が2つの基準電圧Vref1、Vref2を出力する構成について示したが、3以上の基準電流を出力する基準電流生成回路を用いて、3以上の基準電圧を出力させる構成とすることも可能である。図4に示す基準電圧生成回路は、図3Aに示した基準電圧生成回路が奏する効果に加えてそれぞれが異なる値を示す複数の基準電圧を生成することが可能である。例えば、図4に示す電流電圧変換回路8、9のそれぞれとして図3Bに示す回路を適用し、且つそれぞれが有する抵抗素子70の負荷を異ならせることで異なる値を示す複数の基準電圧を生成することが可能である。<温度検出回路の構成例>図5は、本発明の一態様に係る温度検出回路の構成例を示す図である。図5に示す温度検出回路は、図1Aに示した基準電流生成回路に検出回路100を付加した回路である。図5に示した温度検出回路においては、当該検出回路100において温度に依存した基準電流を用いて温度を検出することが可能である。すなわち、上述の基準電流生成回路においては、正の温度係数を持つ電流と、負の温度係数を持つ電流とを加算することで温度係数の小さい電流を得ていたが、これらの電流の加算条件を適宜変更することにより温度に依存する電流いわゆる、PTATProportionalToAbsoluteTemperature電流を得ることも可能である。これにより、当該電流を利用することで温度を検出することが可能である。図5に示す基準電圧生成回路は、上述した基準電流生成回路を用いて基準電圧を生成する。そのため、精度が高く且つ低電源電圧動作が可能な温度検出回路とすることが可能である。<基準電流生成回路を構成する各種回路の具体例>本明細書で開示される基準電流生成回路が有する各種回路図1~図5に示す、電流電圧変換回路2、3、差動増幅器4、電圧電流変換回路5の構成は特定の構成に限定されない。例えば、電流電圧変換回路2としては、図6A、Bに示す回路を適用することが可能である。具体的には、図6Aに示す電流電圧変換回路2は、アノードが電流I1が出力されるノードに電気的に接続され、カソードが低電源電位線に電気的に接続されたダイオード20と、一端が当該ノードに電気的に接続され、他端が低電源電位線に電気的に接続された抵抗素子21とを有する。そして、当該ノードの電圧を電圧V1として出力する。また、図6Bに示す電流電圧変換回路2は、アノードが電流I1が出力されるノードに電気的に接続され、カソードが低電源電位線に電気的に接続されたダイオード22を有する。そして、当該ノードの電圧を電圧V1として出力する。また、電流電圧変換回路3としては、図6C、Dに示す回路を適用することが可能である。具体的には、図6Cに示す電流電圧変換回路3は、一端が電流I2が出力されるノードに電気的に接続された抵抗素子30と、一端が当該ノードに電気的に接続され、他端が低電源電位線に電気的に接続された抵抗素子31と、アノードが抵抗素子30の他端に電気的に接続され、カソードが低電源電位線に電気的に接続されたダイオード32とを有する。そして、当該ノードの電圧を電圧V2として出力する。また、図6Dに示す電流電圧変換回路3は、一端が電流I2が出力されるノードに電気的に接続された抵抗素子33と、アノードが抵抗素子33の他端に電気的に接続され、カソードが低電源電位線に電気的に接続されたダイオード34とを有する。そして、当該ノードの電圧を電圧V2として出力する。なお、図6Cに示したダイオード32又は図6Dに示したダイオード34を並列に接続されたN個Nは、2以上の自然数のダイオードに置換することも可能である。また、差動増幅器4としては、図6Eに示すオペアンプ40を適用することが可能である。この場合、オペアンプ40の非反転入力端子には電圧V1が入力され、反転入力端子には電圧V2が入力される。具体的なオペアンプ40の構成例を図6Fに示す。図6Fに示すオペアンプ40は、ソースが高電源電位線に電気的に接続されたPチャネル型トランジスタ400と、ソースがPチャネル型トランジスタ400のドレインに電気的に接続されたPチャネル型トランジスタ401及びPチャネル型トランジスタ402と、ゲート及びドレインがPチャネル型トランジスタ401のドレインに電気的に接続され、ソースが低電源電位線に電気的に接続されたNチャネル型トランジスタ403と、ゲートがPチャネル型トランジスタ401のドレインに電気的に接続され、ドレインがPチャネル型トランジスタ402のドレインに電気的に接続され、ソースが低電源電位線に電気的に接続されたNチャネル型トランジスタ404と、を有する。なお、Pチャネル型トランジスタ400のゲートには電流を流すためのバイアス電圧VInが入力され、Pチャネル型トランジスタ401のゲートには電圧V1が入力され、Pチャネル型トランジスタ402のゲートには電圧V2が入力される。また、電圧電流変換回路5としては、図6Gに示す回路を適用することが可能である。具体的には、図6Gに示す電圧電流変換回路5は、ゲートが電圧V3が出力されるノードに電気的に接続され、ソースが低電源電位線に電気的に接続されたNチャネル型トランジスタ50と、ゲートが当該ノードに電気的に接続され、ソースが低電源電位線に電気的に接続されたNチャネル型トランジスタ51とを有する。そして、図6Gに示す電圧電流変換回路5は、Nチャネル型トランジスタ50のドレインから電流I3を出力し、Nチャネル型トランジスタ51のドレインから電流I4を出力する。