"第1の主表面と、前記第1の主表面に対向する第2の主表面とを有する半導体基板と、前記半導体基板内に形成された第1のp型不純物領域と、前記半導体基板の前記第1の主表面に形成され、かつ前記第1のp型不純物領域とpn接合を構成する第1のn型不純物領域を含む注入元素子と、前記半導体基板の前記第1の主表面に前記注入元素子と間隔を隔てて形成された被注入素子と、それぞれに接地電位が印加された第2のp型不純物領域と第2のn型不純物領域とを有するバリア層とを備え、前記第2のp型不純物領域と前記第2のn型不純物領域とは、前記第1の主表面において前記注入元素子と前記被注入素子との間の領域の少なくとも一部に形成され、かつ前記注入元素子および前記被注入素子を結ぶ方向に対して交差する方向に延在し、さらに前記半導体基板内で前記第1のp型不純物領域に接するように前記第2の主表面の少なくとも前記バリア層の真下の領域に形成された第3のp型不純物領域を備え、前記第3のp型不純物領域は、前記第1のp型不純物領域よりも高いp型不純物濃度を有し、かつフローティング電位となるように構成されている、半導体装置。前記注入元素子は前記第1の主表面において矩形の平面形状を有し、前記バリア層は、前記注入元素子のなす矩形の1辺に対向する領域の全体にわたって、前記矩形の1辺に沿うように延在する、請求項1に記載の半導体装置。前記バリア層は、前記第1の主表面において前記注入元素子の平面視における周囲の全体を囲むように配置される、請求項1または2に記載の半導体装置。前記バリア層に含まれる前記第2のn型不純物領域は、前記バリア層に含まれる前記第2のp型不純物領域よりも前記注入元素子の近くに位置している、請求項1~3のいずれかに記載の半導体装置。前記注入元素子と前記バリア層との間の領域の少なくとも一部に配置された素子分離領域をさらに備える、請求項1~4のいずれかに記載の半導体装置。前記素子分離領域は、前記半導体基板内に形成され、かつ前記第1のn型不純物領域とpn接合を構成する第4のp型不純物領域を含む、請求項5に記載の半導体装置。前記素子分離領域は、前記第1の主表面に形成された分離用溝と、前記分離用溝内を充填する充填絶縁層とを含む、請求項5に記載の半導体装置。しかし特開2009-177087号公報に開示される半導体装置においても、特に半導体装置の集積化が進めば、保護したい回路の周囲の回路からの電子の注入が避けられなくなる可能性がある。また上記の非特許文献1および2に開示される構成の半導体装置においても、エミッタ側からコレクタ側への電子の移動によるコレクタ側の素子の誤動作を抑制する効果が不十分である。したがってエミッタ側の素子注入元素子とコレクタ側の素子被注入素子との間に一定の距離を保つ必要があるという問題がある。このため半導体装置を形成するチップの平面積を大きくする必要が生じ、装置のコストが高騰する可能性がある。また特に非特許文献1に開示される半導体装置のように、ガードリングをn型不純物領域とp型不純物領域とを電気的に接続してこれらをフローティングガードリングとして形成した場合、高温のもとでガードリングとしての電子の移動を抑制する効果が著しく低下する可能性がある。本発明は、以上の問題に鑑みなされたものである。その目的は、注入元素子から被注入素子への電子の移動を抑制する効果が高く、素子の誤動作を抑制できる半導体装置を提供することである。本発明の一実施例による半導体装置は、半導体基板と、注入元素子と、被注入素子と、バリア層とを備える。上記半導体基板は、第1の主表面と、第1の主表面に対向する第2の主表面とを有する。上記注入元素子は、半導体基板内に形成された第1のp型不純物領域と、半導体基板の第1の主表面に形成され、かつ第1のp型不純物領域とpn接合を構成する第1のn型不純物領域を含む。上記被注入素子は、半導体基板の第1の主表面に注入元素子と間隔を隔てて形成される。上記バリア層は、それぞれに接地電位が印加された第2のp型不純物領域と第2のn型不純物領域とを有する。上記第2のp型不純物領域と第2のn型不純物領域とは、第1の主表面において注入元素子と被注入素子との間の領域の少なくとも一部に形成され、かつ注入元素子および被注入素子を結ぶ方向に対して交差する方向に延在する。さらに上記半導体基板内で第1のp型不純物領域に接するように第2の主表面の少なくともバリア層の真下の領域に形成された第3のp型不純物領域を備える。上記第3のp型不純物領域は、第1のp型不純物領域よりも高いp型不純物濃度を有し、かつフローティング電位となるように構成されている。本発明の一実施例にしたがう半導体装置によれば、バリア層に接地電位が印加されることにより、高温のもとでも基板から被注入素子への電子の流入を抑制する効果を高めることができる。またバリア層の真下の第3のp型不純物領域がフローティング電位となるように構成されるため、電位障壁によるバリア効果が発生し、より効率的に基板から被注入素子への電子の到達を抑制することができる。以下、本発明の実施の形態について図に基づいて説明する。実施の形態1まず半導体基板の主表面における各素子形成領域の配置について図1および図2を用いて説明する。図1および図2を参照して、半導体基板SUBは、第1の主表面FSと、その第1の主表面FSに対向する第2の主表面SSとを有している。半導体基板SUB内には、p型エピタキシャル層EPP第1のp型不純物領域が形成されている。半導体基板SUBの第1の主表面FSには、注入元素子OERと、バリア層BRと、被注入素子CCRとが形成されている。注入元素子OERは、少なくともn型不純物領域NR第1のn型不純物領域を有している。この注入元素子OERのn型不純物領域NRはp型エピタキシャル層EPPとpn接合を構成している。この注入元素子OERの第1の主表面FSにおける周囲を取り囲むように、第1の主表面FSには素子分離領域SPTが形成されている。被注入素子CCRは、第1の主表面FSにおいて注入元素子OERと間隔を隔てて形成されている。被注入素子CCRの第1の主表面FSにおける周囲も、素子分離領域SPTにより取り囲まれている。この注入元素子OERを取り囲む素子分離領域SPTと被注入素子CCRを取り囲む素子分離領域SPTとの双方は、たとえばDTIDeepTrenchIsolationである。バリア層BRは、第1の主表面において注入元素子OERと被注入素子CCRとの間の領域の少なくとも一部に形成され、かつ注入元素子OERおよび被注入素子CCRを結ぶ方向に対して交差する方向に延在するように形成されている。バリア層BRは、たとえば第1の主表面FSにおいて注入元素子OERの周囲を素子分離領域SPTを介在して取り囲むように形成されている。バリア層BRは、n型領域GNN第2のn型不純物領域と、p型領域GNP第2のp型不純物領域とを有している。n型領域GNNおよびp型領域GNPの双方は接地電位を印加されるよう構成されている。n型領域GNNは、第1の主表面FSにおいてp型領域GNPよりも注入元素子OERに近い側内周側に配置されている。またn型領域GNNおよびp型領域GNPの双方はp型エピタキシャル層EPPと接するように形成されている。なお、第1の主表面FSにおいて、p型領域GNPがn型領域GNNより注入元素子OERに近い側内周側に配置されていてもよい。半導体基板SUB内であって、p型エピタキシャル層EPPの第2の主表面側に、p型裏面領域FLP第3のp型不純物領域が形成されている。このp型裏面領域FLPは、p型エピタキシャル層EPPに接するように第2の主表面SSの少なくともバリア層BRの真下の領域に位置するように形成されている。本実施の形態では、p型裏面領域FLPは第2の主表面SSの全面に形成されている。このp型裏面領域FLPは、p型エピタキシャル層EPPよりも高いp型不純物濃度を有している。またp型裏面領域FLPは、フローティング電位となるように構成されている。具体的には、p型エピタキシャル層EPPにおけるp型不純物濃度は1×1015cm3以上2×1015cm3以下であり、p型裏面領域FLPにおけるp型不純物濃度は2×1018cm3以上2×1019cm3以下である。またp型エピタキシャル層EPPにおける抵抗率は7.0Ωcm以上13.0Ωcm以下であり、p型裏面領域FLPにおける抵抗率は0.005Ωcm以上0.025Ωcm以下である。次に、上記の注入元素子OERの構成を図3を用いて説明し、かつ被注入素子CCRの構成を図4を用いて説明する。図3を参照して、注入元素子OERは、たとえばLowsideのMISトランジスタとHighsideのMISトランジスタとを含む構成を有している。半導体基板SUBの内部には、上記のp型エピタキシャル層EPPが形成されている。このp型エピタキシャル層EPPとpn接合を構成するように、埋め込みn型拡散領域NEと、n型の不純物を含むn型エピタキシャル層EPNと、n拡散領域NNRと、n型拡散領域NRとを有するn型の領域が形成されている。n型エピタキシャル層EPN上においてn拡散領域NNRと隣接するようにp拡散領域PPRが形成されており、p拡散領域PPR内の半導体基板SUBの第1の主表面FSには、n型拡散領域NRとp型拡散領域PRとが互いに隣り合って形成されている。LowsideおよびHighsideのMISトランジスタの各々は、ソース領域SOとしてのn型拡散領域NR接地端子GNDと接続と、ドレイン領域DRとしてのn型拡散領域NRHighsideと接続と、ゲート絶縁膜GIと、ゲート電極GEとを主に有している。ソース領域SOはp拡散領域PPRの内部に形成されており、ドレイン領域DRはn拡散領域NNRの内部に形成されている。またソース領域SOはp型拡散領域PRと隣り合うように形成されている。ゲート電極GEは、ソース領域SOとドレイン領域DRとに挟まれる半導体基板SUBの第1の主表面FS上に、ゲート絶縁膜GIを介在して形成されている。また半導体基板SUBの第1の主表面FS上には層間絶縁膜FIが形成されており、半導体基板SUBの内部においてMISトランジスタの周囲はトレンチ分離構造TIに囲まれている。トレンチ分離構造TIは、トレンチTR分離用溝の内部にたとえばシリコン酸化膜などの埋め込み絶縁層EI充填絶縁層が充填された構成を有する。トレンチ分離構造TIは、LowsideのMISトランジスタの形成領域とHighsideのMISトランジスタの形成領域とを電気的に分離する。図3中の最も外側のトレンチ分離構造TIは、図2における素子分離領域SPTに相当する。HighsideのMISトランジスタのドレイン領域NRにはVcc電位が印加可能に構成されており、LowsideのMISトランジスタのソース領域NRにはGND電位が印加可能に構成されている。HighsideのMISトランジスタのソース領域NRとLowsideのMISトランジスタのドレイン領域NRとは、出力端子たとえば半導体チップのボンディングパッドに電気的に接続されている。この出力端子は、外部装置の誘導性負荷と電気的に接続される場合がある。本実施の形態では、注入元素子OERおよび被注入素子CCRが半導体基板SUBの内部において素子分離領域SPTトレンチ分離構造TIに囲まれている。しかしこれらの領域は素子分離領域SPTにて囲まれていなくてもよい。図4を参照して、被注入素子CCRは、たとえばロジック回路などの制御回路であり、たとえば複数のMISトランジスタを含んでいる。図4の制御回路形成領域には、説明の簡略化のため、制御回路を構成する1つのMISトランジスタのみが示されている。被注入素子CCRに含まれるMISトランジスタは、ソース領域SOと、ドレイン領域DRと、ゲート絶縁膜GIと、ゲート電極GEとを主に有している。ソース領域SOとドレイン領域DRとは半導体基板SUBの第1の主表面FSに互いに距離を隔てて配置されている。ゲート電極GEは、ソース領域SOとドレイン領域DRとに挟まれる半導体基板SUBの第1の主表面FS上にゲート絶縁膜GIを介在して形成されている。MISトランジスタは、p型エピタキシャル層EPP上の埋め込みn型拡散領域NEの上に形成されるn型エピタキシャル層EPNの内部に形成される。ゲート電極GEには制御用電圧が印加される。なお本実施の形態では、注入元素子OERおよび被注入素子CCRが半導体基板SUBの内部において素子分離領域SPTトレンチ分離構造TIに囲まれている。しかしこれらの領域は素子分離領域SPTにて囲まれていなくてもよい。次に、本実施の形態の半導体装置の作用効果について比較例と対比して説明する。図5を参照して、注入元素子OERを構成するHighside図3参照のMISトランジスタがON状態で、Lowside図3参照のMISトランジスタがOFF状態の場合、電流はHighsideのMISトランジスタから誘導性負荷に流れ込む。この状態から、HighsideのMISトランジスタがOFF状態で、LowsideのMISトランジスタがON状態へと切り替わった場合、誘導性負荷は電流を引き続き流そうとする。これにより起電力が生じるため、LowsideのMISトランジスタのドレイン領域NRに負電位が印加される。このため、LowsideのMISトランジスタ形成領域のn型領域NR、NNR、EPN、NEとp型領域EPPとのpn接合に順バイアスが印加され、n型領域NR、NNR、EPN、NEからp型領域に電子が注入される。上記によりp型エピタキシャル層EPPに注入された電子の一部は、バリア層領域BR側へ移動する。バリア層領域BRへ移動した電子はバリア層を構成するn型領域GNNに取り込まれる。ここで、バリア層BRのn型領域GNNには接地電位が印加されているため、電子の一部はn型領域GNNに取り込まれる。またバリア層BRのp型領域GNPにも接地電位が印加されているため、p型領域GNPの電位が低下しており、これにより電子はp型領域GNPよりも被注入素子CCR側下流側に進みにくくなる。これは電位が低下したp型領域GNPが電位障壁を形成するためである。これにより、バリア層領域BRから被注入素子CCRに電子が到達しにくくなる。したがって、被注入素子CCRに形成されるロジック回路などのMISトランジスタに当該電子が進入して、MISトランジスタが誤動作する不具合の発生を抑制することができる。ここでバリア層BRのn型領域GNNは、p型領域GNPよりも出力用素子形成領域に近い側に配置されている。このため、n型領域GNNがp型領域GNPへの電子の進入を抑制する効果を高めることができる。また本実施の形態ではp型裏面領域FLPがフローティング電位とされている。これにより電位障壁によるバリア効果が発生して、p型エピタキシャル層EPPに注入された電子が被注入素子CCRの方へ移動することをより効率的に抑制することができる。以下、その効果について説明する。まず本発明者らは、比較例の構成図7~図10に比べて本実施の形態の構成図11~図12では注入元素子から被注入素子へ到達する電子の個数を少なくできるか否かを調べた。その結果を図6に示す。図7に示す比較例は、注入元素子OERと被注入素子CCRとの間にバリア層がなく、p型エピタキシャル層EPPのみが位置する構成を有している。また図8に示す比較例は、注入元素子OERと被注入素子CCRとの間に接地電位を印加されたp型領域GNPが位置する構成を有している。また図9に示す比較例は、注入元素子OERと被注入素子CCRとの間に互いにフローティング電位が印加されたn型領域FLNおよびp型領域FLPが位置する構成を有している。また図10に示す比較例は、注入元素子OERと被注入素子CCRとの間に接地電位を印加されたn型領域GNNが位置する構成を有している。また図11に示す本実施の形態例は、注入元素子OERと被注入素子CCRとの間に互いに接地電位が印加されたp型領域GNPとn型領域GNNとが位置する構成を有しており、p型領域GNPがn型領域GNNよりも注入元素子OERの近くに配置されている。また図12に示す本実施の形態例は、注入元素子OERと被注入素子CCRとの間に互いに接地電位が印加されたn型領域GNNとp型領域GNPとが位置する構成を有しており、n型領域GNNがp型領域GNPよりも注入元素子OERの近くに配置されている。すなわち図12は図2と同様の構成である。なおバリア層BR以外の領域の構成は、図7~図12の半導体装置すべて同様である。図6の結果より、図7~図10の構成では、いずれも注入元素子OERに印加される電位-VEの絶対値が大きくなったときに被注入素子CCRの方へ流れる電流Icが急激に増加していることが分かった。これに対して図11に示す本実施の形態例の構成では、電位-VEの絶対値が大きくなったときの電流Icの増加が緩やかとなることが分かった。また図12に示す本実施の形態例の構成では、電位-VEの絶対値が大きくなったときに電流Icが一旦大きくなるものの、電位-VEの絶対値が0.8~0.9V以上になると電流Icの値が急激に減少し、電位-VEの絶対値が2.0Vになると電流Icが比較例の構成図7~図10の少なくとも10分の1となることが分かった。以上より、図11および図12に示す本実施の形態の構成において、被注入素子CCR側への電子の流れによる被注入素子CCRの誤動作を抑制する効果が大きいことが分かった。また本発明者らは、半導体基板SUBの第2の主表面にフローティング電位のp型裏面領域FLPを有する構成図12と有しない構成図13とで、電位-VEと電位Icとの関係を比較した。その結果を図14に示す。なお図13の構成は、フローティング電位のp型裏面領域FLPを有しない点において図12の構成と異なっており、それ以外の構成は図12の構成とほぼ同じであるため同一の要素については同一の符号を付し、その説明を繰り返さない。図14の結果から、図13のようにフローティング電位のp型裏面領域FLPを有しない構成では、電位-VEの絶対値の増加により電流Icが急激に増加することが分かった。以上より、半導体基板SUBの第2の主表面にフローティング電位のp型裏面領域FLPを設けることで、注入元素子OERから被注入素子CCR側への電子の移動を抑制でき、それにより被注入素子CCR側への電子の流れによる被注入素子CCRの誤動作を抑制できることが分かった。また本発明者らは、半導体基板の第2の主表面のp型裏面領域FLPにフローティング電位とする構成図12と接地電位を印加する構成図15とで、電位-VEと電流Icとの関係を比較した。その結果を図16に示す。なお図15の構成は、p型裏面領域FLPに接地電位が印加されている点において図12の構成と異なっており、それ以外の構成は図12の構成とほぼ同じであるため同一の要素については同一の符号を付し、その説明を繰り返さない。図16の結果から、図15のようにp型裏面領域FLPに接地電位を印加する構成では、電位-VEの絶対値の増加により電流Icが急激に増加することが分かった。以上より、半導体基板SUBの第2の主表面のp型裏面領域FLPをフローティング電位とすることで、接地電位を印加する場合よりも、注入元素子OERから被注入素子CCR側への電子の移動を抑制でき、それにより被注入素子CCR側への電子の流れによる被注入素子CCRの誤動作を抑制できることが分かった。ここで、上記の図6、図14および図16の結果が得られた理由として考えられるものを、図17~図31を用いて説明する。一般に、不純物濃度の異なる半導体層間には、キャリアの移動により拡散電位差が発生し、電位障壁が発生する。図17A、Bを参照して、p型半導体p型不純物を含む領域とn型半導体n型不純物を含む領域とを接合してpn接合を形成すると接合部の近傍においてはn型半導体の電子とp型半導体のホールこれらはそれぞれの半導体層における多数キャリアとが互いに拡散するため、キャリアの少ない空乏層が形成される。空乏層においては電子とホールとをそれぞれ元の場所に戻そうとする内蔵電場が発生する。図17Bおよび図17Cを参照して、内蔵電位Vbiにより、pn接合においてはn型半導体の方がp型半導体よりも電位が高い。また不純物濃度の高いp領域と不純物濃度の低いp領域との接合においては、p領域の方がp領域よりも電位が高い。言い換えれば、p領域から見た場合、p領域の電位は低い。電子はより電位の高い領域へ流れ、外部から電圧を印加しない限り電位の低い領域へは流れない。すなわちたとえばp領域に存在する電子から見れば、より電位の低いp領域は、電位がそこへ進入しにくいため電位障壁となる。次に図18~図23を参照しながら、負電位が印加された際における電位障壁の発生状態の、半導体基板SUBの態様の依存性についてより詳細に説明する。図18、図19および図21~図23を参照して、注入元素子OERに1.5Vの負電位が印加された場合の、各図に示すポテンシャル状態を示す。なお図18は図10の構成に対応し、図19は図8の構成に対応し、図21は図20の構成に対応し、図22は図13の構成に対応し、図23は図12の構成に対応している。図18、図19および図21~図23の各々の図中の高さ方向の座標は電位を示し、その座標の図の上側ほど負の電位の絶対値が高く電位がより低い、図の下側ほど負の電位の絶対値が低い電位がより高い。図18、図19および図21~図23の各々のX座標およびY座標は、それぞれ位置を示しており、図10、図8、図20、図13および図12の各々の断面に対応している。つまり、図18、図19および図21~図23の各々においてOERが付された部分は注入元素子OERの形成位置を示しており、CCRが付された部分は被注入素子CCRの形成位置を示しており、BRが付された部分はバリア層BRの形成位置を示している。またGNPが付された部分は接地電位が印加されたp型領域GNPの形成位置を示しており、GNNが付された部分は接地電位が印加されたn型領域GNNの形成位置を示している。またpが付された部分はフローティング電位のp型裏面領域FLPの形成位置を示しており、pが付された部分はp型エピタキシャル層EPPの形成位置を示している。また図20は、図8の構成から第2の主表面に位置するp型裏面領域FLPを省略した構成を有している。図18を参照して、図10に示すように半導体基板SUBがフローティング電位のp型裏面領域FLPを有し、バリア層BRがn型領域GNNのみを有する場合、p型裏面領域FLPによる電位障壁で電子が移動するp型エピタキシャル層EPP内の経路が狭められる。そして注入元素子OERから被注入素子CCRに向けて、図中の矢印に示すように電子が移動する。すなわち注入元素子OERから出た電子の一部は電位の高いn型領域GNNに取り込まれ、当該電子の一部はn型領域GNNを超えて被注入素子CCRに到達する。図19を参照して、図8に示すように半導体基板SUBがフローティング電位のp型裏面領域FLPを有し、バリア層BRがp型領域GNPのみを有する場合、p型裏面領域FLPによる電位障壁で電子が移動するp型エピタキシャル層EPP内の経路が狭められる。そして注入元素子OERからの電子は電位の高いp型領域GNPに取り込まれる。しかしp型領域GNPの電位の溝ポテンシャルギャップが浅い電位が低い。このためp型領域GNPのポテンシャルギャップが電子を取り込む能力が比較的低い。図21を参照して、図20に示すように図8の構成からp型裏面領域FLPを省略した場合、p型裏面領域FLPによる電位障壁が無いため、注入元素子OERからの電子はp型領域GNPを回り込んで高い割合で被注入素子CCRに到達する。図22を参照して、図13に示すように図12の構成からp型裏面領域FLPを省略した場合にも、p型裏面領域FLPによる電位障壁が無いため、注入元素子OERからの電子はp型領域GNPおよびn型領域GNNを回り込んで高い割合で被注入素子CCRに到達する。図23を参照して、図12に示すようにフローティング電位のp型裏面領域FLPが形成されている場合、p型裏面領域FLPによる電位障壁で電子が移動するp型エピタキシャル層EPP内の経路が狭められる。このため、被注入素子CCRへの電子の移動経路の途中にあるバリア層BRn型領域GNNとp型領域GNPに電子が取り込まれやすくなる。またバリア層BRがn型領域GNNとp型領域GNPとを有しており、n型領域GNNのポテンシャルギャップが深く、かつp型領域GNPによる電位の溝が広がっているため、バリア層BRに電子を取り込む効果がさらに大きい。図18~図23より、フローティング電位のp型裏面領域FLPによる電位障壁と、n型領域GNNおよびp型領域GNPを有するバリア層BRとの組み合わせにより、被注入素子CCRへの電子の移動が顕著に抑制できたものと考えられる。次に図24~図27を参照しながら、負電位が印加された際における電位障壁の発生状態の、半導体基板SUBの依存性についてより詳細に述べる。図25~図27を参照して、注入元素子OERに0Vの負電位が印加された場合の、各図に示すポテンシャル状態Aおよび注入元素子OERに1.2Vの負電位が印加された場合の、各図に示すポテンシャル状態Bを示す。なお図25は図24の構成に対応し、図26は図15の構成に対応し、図27は図12の構成に対応している。図25~図27のモデルにおけるX座標、Y座標および高さ方向の座標は図18~図19および図21~図23のモデルと同様である。また図24は、図13の構成の第2の主表面に接地電位GNDが印加された構成を有している。図25A、Bを参照して、図24に示すように半導体基板SUBがp型裏面領域を省略した場合には、注入元素子に印加される負電位の大きさにかかわらず、p型裏面領域FLPによる電位が低い図中における高さ方向に盛り上がった電位障壁は形成されない。図26A、Bを参照して、図15に示すように半導体基板SUBが不純物濃度の高い、接地電位が印加される領域GNP2を有する場合には、p型裏面領域FLPによる電位障壁が形成される。しかし電位障壁としての領域GNP2は接地電位が印加されることにより、電位が周囲に印加される電圧などの影響を受けて多少変動するがたとえば当該電位がフローティング電位である場合に比べて一定の値を保つように固定される。このためたとえば注入元素子OERに負電位が印加された場合、注入元素子OERの電位が低下するために、注入元素子OERの、注入元素子OERより電位の低い領域GNP2との相対的な電位差が小さくなる。その結果、p型裏面領域FLPによる電位障壁が低くなる。負電位が0Vである図26Aに比べて負電位が1.2Vである図26Bにおいてp型裏面領域FLPによる電位障壁が低く約0.49Vになっている。図27A、Bを参照して、図12に示すようにフローティング電位のp型裏面領域FLPが形成されている場合、p型裏面領域FLPの電位は自在に変更可能であるため、注入元素子OERの負電位に追随して電位が変化する。このため図27においては、図26のように半導体基板SUBの裏面の電位が固定される場合に比べて、注入元素子OERに負電位が印加された状況下においても、電位障壁の低下が抑制される。すなわち図27のように半導体基板SUBの裏面の電位がフローティングである場合には、図26のように当該電位が接地固定される場合に比べて、注入元素子OERに負電位が印加された際の電位障壁が高く約0.91Vになる。その結果、被注入素子CCRへの電子の流れ込みを抑制する効果が高められる。次に図28~図32を参照しながら、負電位が印加された際における電位障壁の発生状態の、バリア層BRの態様の依存性についてより詳細に説明する。なお以下の各モデルにおけるX座標、Y座標および高さ方向の座標は図18、図19、図21~図23、図25~図27のモデルと同様である。図28は、p型裏面領域FLPに接地電位が印加されている点において図8の構成と異なっており、それ以外の構成は図8の構成とほぼ同じであるため同一の要素については同一の符号を付し、その説明を繰り返さない。図29A、Bを参照して、図28に示すようにp型領域GNP2に接地電位が印加された場合、注入元素子OERの負電位が0Vまたは0.7Vの場合は、バリア層BRp型領域GNPは電位障壁ポテンシャルの盛り上がった部分が形成されている。このため注入元素子OERからの電子は当該電位障壁バリア層BRに到達しにくい。図29Cを参照して、負電圧が0.9Vになってもバリア層BRにポテンシャルギャップは未だ形成されない。図29D、Eを参照して、負電圧が1.2~1.5Vになるとようやくバリア層BRに溝状の電位が高いポテンシャルギャップが形成される。以上がバリア層にp型領域GNPのみを有する場合のポテンシャル状態の負電位による変化である。以上のようにp型領域GNPのみをバリア層BRとして有する半導体装置は、注入元素子OERの負電位の絶対値が相当大きい場合に限り、バリア層BRが電子を取り込む効果が高まる。これはp型領域GNPはもともとp型不純物を含む電位の低い領域であるためである。このため注入元素子OERに高い負電位を印加し、p型領域GNPの注入元素子OERに対する電位を相対的に上げることにより、初めて図28および図29Eの丸点線Aで囲んだ領域の電位を高くすることができ、その結果電子を取り込むためのポテンシャルギャップを形成することができる。図30は、p型裏面領域FLPに接地電位が印加されている点において図10の構成と異なっており、それ以外の構成は図10の構成とほぼ同じであるため同一の要素については同一の符号を付し、その説明を繰り返さない。図31A、Bを参照して、図30に示すようにp型領域GNP2に接地電位が印加された場合、バリア層BRがn型不純物領域であれば、エピタキシャル層EPPとの間にpn接合を形成するため、たとえ注入元素子OERの負電位が小さくても拡散電位差を形成する。この拡散電位差によりバリア層BRは注入元素子OERからの電子を取り込む効果を有する。しかし図31C~Eを参照して、負電位が0.9Vから1.2V、1.5Vに増加しても、丸点線Bで囲んだ領域において電位がフラットな領域が存在し、負電位を増加しても被注入素子CCRへの電子の流れを抑制する効果が高まらない。これは以下の理由による。n型不純物領域GNNに接地電位を印加した状態で注入元素子OERに絶対値の高い負電位を印加するため、p型エピタキシャル層EPPも負電位となる。このためp型エピタキシャル層EPPと、接地電位が印加されたn型不純物領域GNNとの間のpn接合が逆バイアスとなる。pn接合が逆バイアスとなるために、図30中に丸点線Bで囲んだp型領域の電位が高くなりにくいため、ポテンシャルギャップが形成されない。バリア層BRにn型領域GNNとp型領域GNPとのいずれか一方のみを形成する場合には、上記の問題が生ずる場合がある。このためバリア層BRに上記n型領域GNNとp型領域GNPとの双方を配置することにより、双方の欠点を補い合うため、被注入素子CCR側への電子の流れを抑制する効果を最大限に高めることができる。図32を参照して、当該グラフの縦軸および横軸は図6のグラフと同様である。図12の構成を有する半導体装置を、室温25°Cおよび高温175°Cのそれぞれの環境下で使用した場合、特に負電位の絶対値が大きく1.0V以上になる場合には、温度条件にかかわらず、被注入素子CCRへの電子による電流が同様の値を示すことがわかる。以上より、バリア層BRに接地電位を印加すれば、バリア層BRがフローティング電位の場合に問題となり得る高温のもとでも、被注入素子CCR側への電子の移動を抑制し、コレクタ電流上記Icの増加を抑制することができる。次に、図33~図38を用いて、図2図12に示す本実施の形態の半導体装置の製造方法の概要について説明する。ただしここでは注入元素子および被注入素子は、図2図12に示すようにn型不純物領域NRを含む簡略化された素子としている。図33を参照して、エピタキシャル成長により、高濃度のp型不純物を含む基板FLPの一方の主表面上に、基板FLPより低濃度のp型不純物を含むp型エピタキシャル層EPPが形成される。図34を参照して、通常の写真製版技術およびイオン注入技術により、p型エピタキシャル層EPPの表面にn型領域NR,GNNとp型領域GNPとが互いに間隔を隔てて形成される。図35を参照して、再度エピタキシャル成長を行ない、図34のp型エピタキシャル層EPPにp型エピタキシャル層EPPが形成される。以上により、p型裏面領域FLPの上にp型エピタキシャル層EPPが積層された構成の半導体基板SUBが形成される。図36を参照して、再度図34と同様の処理を行なうことにより、図35において形成されたp型エピタキシャル層EPPを貫通し、図34で形成されたn型およびp型領域に上積みするように、n型領域NR,GNNとp型領域GNPとが形成される。図37を参照して、素子分離領域SPTが形成される。素子分離領域SPTが図3のトレンチ分離構造TIである場合には、通常の写真製版技術およびエッチング技術によりトレンチTRが形成された後、トレンチTRの内部が埋め込み絶縁層EIで埋められ、トレンチTRから食み出た埋め込み絶縁層EIが除去されることにより、素子分離領域SPTが形成される。なお素子分離領域SPTは、図36の工程の前に形成されてもよい。図38を参照して、バリア層BRとしてのn型領域GNNおよびp型領域GNPを配線で繋ぎ、これらに接地電位を接続する。実施の形態2図39および図40を参照して、本実施の形態の半導体装置は、基本的に図1および図2の実施の形態1と同様の構成を有するが、素子分離領域SPTが絶縁層EIではなく、p型拡散領域PRSPT第4のp型不純物領域とn型不純物領域NRとのpn接合により形成されている。本実施の形態の素子分離領域SPTとしてのp型拡散領域PRは、注入元素子OERとバリア層BRとの間のなかの、特に注入元素子OERおよび被注入素子CCRのそれぞれの外側面に接触するように形成されることが好ましい。このようにすれば、注入元素子OERと被注入素子CCRとに含まれるn型不純物領域NRと当該p型拡散領域PRとの間にpn接合が形成される。本実施の形態は以上の点において実施の形態1と異なっており、他の点においては実施の形態1と同様であるため、同一の要素については同一の符号を付しその説明を繰り返さない。本実施の形態のように、素子分離領域が、絶縁層からなるトレンチ分離構造TIの代わりに、p型拡散領域PRSPTとn型不純物領域NRとのpn接合領域からなる構成であってもよい。pn接合領域においては、これを構成するp型領域とn型領域との間に空乏層が発生する。このため当該pn接合領域が絶縁層として機能する。図41~図43を参照して、実施の形態1、2のいずれにおいても、バリア層BRのn型領域GNNおよび/またはp型領域GNPの、図の左右方向の幅は、n型またはp型不純物の拡散する距離以上であることが好ましく、具体的には4μm以上の幅を有することが好ましい。このようにすれば、n型領域GNNおよびp型領域GNPの、電子が被注入素子CCR側へ移動するのを抑制する効果を高めることができる。実施の形態3図44を参照して、本実施の形態の半導体装置は、基本的に図1および図2の実施の形態1と同様の構成を有するが、注入元素子OERおよび被注入素子CCRの双方の周囲にバリア層BRが形成されている。実施の形態1、2においては図の左側の素子が注入元素子OERで図の右側の素子が被注入素子CCRであるが、本実施の形態においてはこれらが逆転し、図の左側の素子が被注入素子CCRで図の右側の素子が注入元素子OERである場合も考慮されている。これらのバリア層BRは、図1と同様に、注入元素子OERおよび被注入素子CCRの双方の平面視における周囲の全体を囲むように形成されてもよい。このようにすればバリア層BRの被注入素子CCR側への電子の移動を抑制する効果が高められる。本実施の形態は以上の点において実施の形態1と異なっており、他の点においては実施の形態1と同様であるため、同一の要素については同一の符号を付しその説明を繰り返さない。参考例本参考例においては、本発明において想到し得る、バリア層BRの平面形状および、注入元素子と被注入素子との位置関係の変形例を示している。以下、図45~図62を参照しながら、本実施の形態について説明する。図45および図46を参照して、バリア層は注入元素子のなす矩形の1辺図における縦方向に延びる1辺に対向する領域の全体にわたって当該矩形の1辺に沿うように延在する構成であってもよい。図45に示すように被注入素子はバリア層の延在する方向図の縦方向の全体に対向する大きさを有していてもよいし、図46に示すように被注入素子はバリア層の延在する方向図の縦方向の一部に対向する平面形状大きさを有していてもよい。図47~図49を参照して、バリア層は注入元素子のなす矩形の、互いに交差する2辺図における右および下の辺に対向する領域の全体にわたって当該互いに交差する2辺のそれぞれに沿うように延在するよう、略直角に折れ曲がった形状を有してもよい。このときの被注入素子の配置に関して、図47~図49に示すバリエーションが考えられる。図50~図52を参照して、バリア層は注入元素子のなす矩形の、互いに交差する3辺図における右、上および下の辺のそれぞれに対向する領域の全体にわたって当該互いに交差する3辺のそれぞれに沿うように延在するよう、略直角に折れ曲がった形状を有してもよい。このとき被注入素子は、図50~図52に示すようにバリア層の延在する1つまたは複数の辺に対向する領域の少なくとも一部を含む位置に配置されてもよいが、バリア層の延在するいずれの辺とも対向しない領域のみに位置するように配置されてもよい。図53~図57を参照して、バリア層は注入元素子のなす矩形の4辺すべてに対向する領域の全体にわたって当該4辺のそれぞれに沿うように延在するように形成されてもよい。言い換えればこれは、バリア層が第1の主表面FSにおいて注入元素子の周囲の全体を取り囲むように配置される。このうち特に図53は実施の形態1の図1と同様の配置である。この場合の被注入素子は、たとえば図53~図56のようにバリア層の延在する1つまたは複数の辺に対向する領域の少なくとも一部を含む位置に配置されてもよいし、図57のようにバリア層の延在するいずれの辺とも対向しない領域のみに位置するように配置されてもよい。以上の各形状のバリア層を任意に組み合わせた例として、たとえば図58~図62に示すレイアウトが考えられる。なお図45~図62のいずれにおいても、実施の形態1~3と同様に、注入元素子は注入元素子OER、バリア層は接地電位またはフローティング電位のn型領域および/またはp型領域を有しており、n型領域の方がp型領域よりも注入元素子に近い側に形成されている。図45~図62に示すように、バリア層は注入元素子と被注入素子との間の領域の少なくとも一部に配置され、これらを結ぶ方向に対して交差する方向たとえば直角または45°の方向に延在する。少なくとも注入元素子と被注入素子との間の領域の少なくとも一部にバリア層が配置されていれば、当該バリア層は注入元素子から被注入素子へ電子が流入することを抑制する効果を奏する。今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。"