"a第1端部と、前記第1端部の反対側に位置する第2端部とを有する基板を供給する工程と、b厚膜及び/又は薄膜堆積法を用いて、前記基板上に、下部電極層を堆積して、前記電極層を前記基板の前記第1端部から前記第2端部に向かって全面に広げ、前記下部電極層を含まないトレンチを、前記堆積された下部電極層と前記基板の前記第2端部との間に隣接して提供する、工程と、d厚膜及び/又は薄膜堆積法を用いて、前記電極層上に、高誘電率誘電体セラミック層を堆積して、前記高誘電率誘電体セラミック層を、前記基板の前記第1端部及び前記第2端部へ全面に広げる、工程と、f薄膜堆積法を用いて、前記高誘電率誘電体セラミック層上に、窒化シリコン、二酸化ケイ素、及び/又は酸化アルミニウムを含む低誘電率誘電体層を堆積して、前記低誘電率誘電体層を、前記基板の前記第1端部及び前記第2端部へ全面に広げる、工程と、h厚膜及び/又は薄膜堆積法を用いて、前記低誘電率誘電体層上に、他の電極層を堆積して、前記他の電極層を、前記基板の前記第1端部及び前記第2端部へ全面に広げる、工程と、j工程f及びhにおいて堆積された、前記他の電極層と前記低誘電率誘電体層とを通るトレンチを切断するためにコンデンサをエッチングして、前記トレンチを、前記基板の前記第2端部から離間して配置する、工程と、m前記基板の延びる方向に垂直な、前記トレンチの延伸部を通る両端サイドにおいて前記コンデンサを切断する工程と、n厚膜堆積法を用いて、前記コンデンサにおける切断された両サイドをメタライズする工程と、を含む、高性能マルチレイヤセラミックコンデンサの製造方法。k工程dからhを繰り返し、その後、繰り返された工程fにおいて堆積された前記他の電極層と、繰り返された工程hにおいて堆積された前記低誘電率誘電体層とを通るトレンチを切断するために前記コンデンサをエッチングして、前記トレンチを、前記基板の前記第2端部から離間して配置する、工程、をさらに含む、請求項1に記載の高性能マルチレイヤセラミックコンデンサの製造方法。工程dからkを繰り返す工程をさらに含む、請求項2に記載の高性能マルチレイヤセラミックコンデンサの製造方法。c前記下部電極層を、好ましくは真空環境内及び/又は減圧環境内で、熱処理する工程と、e前記高誘電率誘電体セラミック層を、第1温度、好ましくは真空環境内及び/又は減圧環境内で、熱処理し、より好ましくは、その後、前記高誘電率誘電体セラミック層を、酸化雰囲気において、前記第1温度よりも低い第2温度で、熱処理する、工程と、g前記コンデンサを冷却する工程、及び/又は、i前記他の電極層を、好ましくは真空環境内及び/又は減圧環境内で、熱処理する工程と、をさらに含む、請求項1から3の何れか1項に記載の高性能マルチレイヤセラミックコンデンサの製造方法。工程d及びfにおいて堆積される前記誘電体層は、前記低誘電率誘電体層の厚みが、前記高誘電率誘電体セラミック層の厚みの5以下になるように、堆積される、請求項1から4の何れか1項に記載の高性能マルチレイヤセラミックコンデンサの製造方法。前記厚膜堆積法は、スクリーン印刷処理及び/又はテープ成形処理を含む、請求項1から5の何れか1項に記載の高性能マルチレイヤセラミックコンデンサの製造方法。前記薄膜堆積法は、ゾル-ゲル堆積、スパッタリング、蒸着、イオンプレーティング、パルスレーザ堆積法、原子層堆積法、化学気相成長、プラズマ化学気相成長、エレクトログラフティング、電気メッキ法、及び/又は、無電解メッキ法、を含む、請求項1から6の何れか1項に記載の高性能マルチレイヤセラミックコンデンサの製造方法。前記基板は、金属、セラミック、及び/又はガラス、好ましくは、アルミナ、ムライト、クォーツ、シリコン、耐熱金属箔、最も好ましくは、ニッケル又はニッケル合金、を含む、請求項1から7の何れか1項に記載の高性能マルチレイヤセラミックコンデンサの製造方法。前記電極層は、ニッケル、銅、プラチナ、イリジウム、ロジウム、パラジウム、及び/又は、パラジウム及び/又は銀の合金、を含む、請求項1から8の何れか1項に記載の高性能マルチレイヤセラミックコンデンサの製造方法。第1端部と、前記第1端部の反対側に位置する第2端部とを有する基板と、前記基板上に堆積される下部電極層であって、前記基板の前記第1端部から前記第2端部に向かって全面に広がり、該下部電極層を含まないトレンチが、前記堆積された下部電極層と前記基板の前記第2端部との間に隣接して提供される、前記下部電極と、前記電極層上に堆積される高誘電率誘電体セラミック層であって、前記基板の前記第1端部及び前記第2端部へ全面に広がる、前記高誘電率誘電体セラミック層と、前記高誘電率誘電体セラミック層上に堆積される、窒化シリコン、二酸化ケイ素、及び/又は酸化アルミニウムを含む低誘電率誘電体層であって、前記基板の前記第1端部から前記第2端部へ向かって全面に広がり、該低誘電率誘電体層を含まないトレンチが、前記堆積された低誘電率誘電体層と前記基板の前記第1端部との間に隣接して提供される、前記低誘電率誘電体層と、前記低誘電率誘電体層上に堆積される他の電極層であって、前記基板の前記第1端部から前記第2端部へ向かって全面に広がり、該他の電極層を含まないトレンチが、前記堆積された他の電極層と前記基板の前記第1端部との間に隣接して提供される、前記他の電極層と、前記基板の第1端部において前記基板の延びる方向に垂直に配置され、前記下部電極層に電気的に接続される、第1メタライズ電極と、前記基板の第2端部において前記基板の延びる方向に垂直に配置され、前記他の電極層に電気的に接続される、第2メタライズ電極と、を備える、高性能マルチレイヤセラミックコンデンサ。前記他の電極層上に堆積される第1高誘電率誘電体セラミック層であって、前記高誘電率誘電体セラミック層が、前記基板の前記第1端部及び前記第2端部へ全面に広がる、前記第1高誘電率誘電体セラミック層、前記高誘電率誘電体セラミック層上に堆積される、窒化シリコン、二酸化ケイ素、及び/又は酸化アルミニウムを含む第1低誘電率誘電体層であって、前記低誘電率誘電体層が、前記基板の前記第1端部から前記第2端部へ向かって全面に広がり、前記第1低誘電率誘電体層を含まないトレンチが、前記堆積された第1低誘電率誘電体層と前記基板の前記第2端部との間に隣接して提供される、前記第1低誘電率誘電体層、及び、前記低誘電率誘電体層上に堆積される第1電極層であって、前記他の電極層が、前記基板の前記第1端部から前記第2端部に向かって全面に広がり、前記第1電極層を含まないトレンチが、前記堆積された第1電極層と前記基板の前記第2端部との間に隣接して提供される、前記第1電極層、を組み合わせた第1層と、前記第1電極層上に堆積される第2高誘電率誘電体セラミック層であって、前記高誘電率誘電体セラミック層が、前記基板の前記第1端部及び前記第2端部へ全面に広がる、前記第2高誘電率誘電体セラミック層、前記高誘電率誘電体セラミック層上に堆積される、窒化シリコン、二酸化ケイ素、及び/又は酸化アルミニウムを含む第2低誘電率誘電体層であって、前記低誘電率誘電体層が、前記基板の前記第1端部から前記第2端部へ向かって全面に広がり、前記第2低誘電率誘電体層を含まないトレンチが、前記堆積された第2低誘電率誘電体層と前記基板の前記第1端部との間に隣接して提供される、前記第2低誘電率誘電体層、及び、前記低誘電率誘電体層上に堆積される第2電極層であって、前記他の電極層が、前記基板の前記第1端部から前記第2端部に向かって全面に広がり、前記第2電極層を含まないトレンチが、前記堆積された第2電極層と前記基板の前記第1端部との間に隣接して提供される、前記第2電極層、を組み合わせた第2層と、をさらに備え、これにより、前記第1メタライズ電極が、前記基板の前記第2端部に隣接するトレンチを含む全ての電極層に隣接して電気的に接続して配置され、前記第2メタライズ電極が、前記基板の前記第1端部に隣接するトレンチを含む全ての電極層に隣接して電気的に接続して配置される、請求項10に記載の高性能マルチレイヤセラミックコンデンサ。それぞれが互いに頂上に配置される、複数の第1及び第2層セットを含む、請求項11に記載の高性能マルチレイヤセラミックコンデンサ。前記低誘電率誘電体層の厚みが、前記高誘電率誘電体層の厚みの5以下である、請求項10から12の何れか1項に記載の高性能マルチレイヤセラミックコンデンサ。前記低誘電率誘電体層は、ゾル-ゲル堆積、スパッタリング、蒸着、イオンプレーティング、パルスレーザ堆積法、原子層堆積法、化学気相成長、プラズマ化学気相成長、エレクトログラフティング、電気メッキ法、及び/又は、無電解メッキ法により堆積される、請求項10から13の何れか1項に記載の高性能マルチレイヤセラミックコンデンサ。本発明の目的は、商業的に許容し得るコストで高性能MLCCを製造することを可能にする製造方法を提供することである。さらに、ここに示される技術により、コンデンサを、小さな大きさで、比較的多くの容量の電気エネルギーを蓄積できるように形成することである。この目的は、独立請求項により達成される。有利な実施形態は、従属請求項に詳述される。特に、上記目的は、高性能マルチレイヤセラミックコンデンサの製造方法により達成される。高性能マルチレイヤセラミックコンデンサの製造方法は、a第1端部と、前記第1端部の反対側に位置する第2端部とを有する基板を供給する工程と、b厚膜及び/又は薄膜堆積法を用いて、前記基板上に、下部電極層を堆積して、前記電極層を前記基板の前記第1端部から前記第2端部に向かって全面に広げ、前記下部電極層を含まないトレンチを、前記堆積された下部電極層と前記基板の前記第2端部との間に隣接して提供する、工程と、d厚膜及び/又は薄膜堆積法を用いて、前記電極層上に、高誘電率誘電体セラミック層を堆積して、前記高誘電率誘電体セラミック層を、前記基板の前記第1端部及び前記第2端部へ全面に広げる、工程と、f薄膜堆積法を用いて、前記高誘電率誘電体セラミック層上に、窒化シリコン、二酸化ケイ素、及び/又は酸化アルミニウムを含む低誘電率誘電体層を堆積して、前記低誘電率誘電体層を、前記基板の前記第1端部及び前記第2端部へ全面に広げる、工程と、h厚膜及び/又は薄膜堆積法を用いて、前記低誘電率誘電体層上に、他の電極層を堆積して、前記他の電極層を、前記基板の前記第1端部及び前記第2端部へ全面に広げる、工程と、j工程f及びhにおいて堆積された、前記他の電極層と前記低誘電率誘電体層とを通るトレンチを切断するためにコンデンサをエッチングして、前記トレンチを、前記基板の前記第2端部から離間して配置する、工程と、m前記基板の延びる方向に垂直な、前記トレンチの延伸部を通る両端サイドにおいて前記コンデンサを切断する工程と、n厚膜堆積法を用いて、前記コンデンサにおける切断された両サイドをメタライズする工程と、を含む。本発明の他の好ましい実施形態によれば、上記方法は、さらに、k工程dからhを繰り返し、その後、繰り返された工程fにおいて堆積された前記他の電極層と、繰り返された工程hにおいて堆積された前記低誘電率誘電体層とを通るトレンチを切断するために前記コンデンサをエッチングして、前記トレンチを、前記基板の前記第2端部から離間して配置する、工程、を含む。本発明の他の好ましい実施形態によれば、上記方法は、さらに、工程dからkを繰り返す工程を含む。本発明の他の好ましい実施形態によれば、上記方法は、さらに、c前記下部電極層を、好ましくは真空環境内及び/又は減圧環境内で、熱処理する工程と、e前記高誘電率誘電体セラミック層を、第1温度、好ましくは真空環境内及び/又は減圧環境内で、熱処理し、より好ましくは、その後、前記高誘電率誘電体セラミック層を、酸化雰囲気において、前記第1温度よりも低い第2温度で、熱処理する、工程と、g前記コンデンサを冷却する工程、及び/又は、i前記他の電極層を、好ましくは真空環境内及び/又は減圧環境内で、熱処理する工程と、を含む。本発明の他の好ましい実施形態によれば、工程d及びfにおいて堆積される前記誘電体層は、前記低誘電率誘電体層の厚みが、前記高誘電率誘電体セラミック層の厚みの5以下になるように、堆積される。本発明の他の好ましい実施形態によれば、前記厚膜堆積法は、スクリーン印刷処理及び/又はテープ成形処理を含む。本発明の他の好ましい実施形態によれば、前記薄膜堆積法は、ゾル-ゲル堆積、スパッタリング、蒸着、イオンプレーティング、パルスレーザ堆積法、原子層堆積法、化学気相成長、プラズマ化学気相成長、エレクトログラフティング、電気メッキ法、及び/又は、無電解メッキ法を含む。本発明の他の好ましい実施形態によれば、前記基板は、金属、セラミック、及び/又はガラス、好ましくは、アルミナ、ムライト、クォーツ、シリコン、耐熱金属箔、最も好ましくは、ニッケル又はニッケル合金を含む。本発明の他の好ましい実施形態によれば、前記電極層は、ニッケル、銅、プラチナ、イリジウム、ロジウム、パラジウム、及び/又は、パラジウム及び/又は銀の合金を含む。本発明の目的はさらに、高性能マルチレイヤセラミックコンデンサにより達成され、高性能マルチレイヤセラミックコンデンサは、第1端部と、前記第1端部の反対側に位置する第2端部とを有する基板と、前記基板上に堆積される下部電極層であって、前記基板の前記第1端部から前記第2端部に向かって全面に広がり、該下部電極層を含まないトレンチが、前記堆積された下部電極層と前記基板の前記第2端部との間に隣接して提供される、前記下部電極と、前記電極層上に堆積される高誘電率誘電体セラミック層であって、前記基板の前記第1端部及び前記第2端部へ全面に広がる、前記高誘電率誘電体セラミック層と、前記高誘電率誘電体セラミック層上に堆積される、窒化シリコン、二酸化ケイ素、及び/又は酸化アルミニウムを含む低誘電率誘電体層であって、前記基板の前記第1端部から前記第2端部へ向かって全面に広がり、該低誘電率誘電体層を含まないトレンチが、前記堆積された低誘電率誘電体層と前記基板の前記第1端部との間に隣接して提供される、前記低誘電率誘電体層と、前記低誘電率誘電体層上に堆積される他の電極層であって、前記基板の前記第1端部から前記第2端部へ向かって全面に広がり、該他の電極層を含まないトレンチが、前記堆積された他の電極層と前記基板の前記第1端部との間に隣接して提供される、前記他の電極層と、前記基板の第1端部において前記基板の延びる方向に垂直に配置され、前記下部電極層に電気的に接続される、第1メタライズ電極と、前記基板の第2端部において前記基板の延びる方向に垂直に配置され、前記他の電極層に電気的に接続される、第2メタライズ電極と、を備える。本発明の他の好ましい実施形態によれば、高性能マルチレイヤセラミックコンデンサはさらに、前記他の電極層上に堆積される第1高誘電率誘電体セラミック層であって、前記高誘電率誘電体セラミック層が、前記基板の前記第1端部及び前記第2端部へ全面に広がる、前記第1高誘電率誘電体セラミック層、前記高誘電率誘電体セラミック層上に堆積される、窒化シリコン、二酸化ケイ素、及び/又は酸化アルミニウムを含む第1低誘電率誘電体層であって、前記低誘電率誘電体層が、前記基板の前記第1端部から前記第2端部へ向かって全面に広がり、前記第1低誘電率誘電体層を含まないトレンチが、前記堆積された第1低誘電率誘電体層と前記基板の前記第2端部との間に隣接して提供される、前記第1低誘電率誘電体層、及び、前記低誘電率誘電体層上に堆積される第1電極層であって、前記他の電極層が、前記基板の前記第1端部から前記第2端部に向かって全面に広がり、前記第1電極層を含まないトレンチが、前記堆積された第1電極層と前記基板の前記第2端部との間に隣接して提供される、前記第1電極層、を組み合わせた第1層と、前記第1電極層上に堆積される第2高誘電率誘電体セラミック層であって、前記高誘電率誘電体セラミック層が、前記基板の前記第1端部及び前記第2端部へ全面に広がる、前記第2高誘電率誘電体セラミック層、前記高誘電率誘電体セラミック層上に堆積される、窒化シリコン、二酸化ケイ素、及び/又は酸化アルミニウムを含む第2低誘電率誘電体層であって、前記低誘電率誘電体層が、前記基板の前記第1端部から前記第2端部へ向かって全面に広がり、前記第2低誘電率誘電体層を含まないトレンチが、前記堆積された第2低誘電率誘電体層と前記基板の前記第1端部との間に隣接して提供される、前記第2低誘電率誘電体層、及び、前記低誘電率誘電体層上に堆積される第2電極層であって、前記他の電極層が、前記基板の前記第1端部から前記第2端部に向かって全面に広がり、前記第2電極層を含まないトレンチが、前記堆積された第2電極層と前記基板の前記第1端部との間に隣接して提供される、前記第2電極層、を組み合わせた第2層と、をさらに備え、これにより、前記第1メタライズ電極が、前記基板の前記第2端部に隣接するトレンチを含む全ての電極層に隣接して電気的に接続して配置され、前記第2メタライズ電極が、前記基板の前記第1端部に隣接するトレンチを含む全ての電極層に隣接して電気的に接続して配置される。本発明の他の好ましい実施形態によれば、高性能マルチレイヤセラミックコンデンサはさらに、それぞれが互いに頂上に配置される、複数の第1及び第2層セットを含む。本発明の他の好ましい実施形態によれば、前記低誘電率誘電体層の厚みが、前記高誘電率誘電体層の厚みの5以下である。本発明の他の好ましい実施形態によれば、前記低誘電率誘電体層は、ゾル-ゲル堆積、スパッタリング、蒸着、イオンプレーティング、パルスレーザ堆積法、原子層堆積法、化学気相成長、プラズマ化学気相成長、エレクトログラフティング、電気メッキ法、及び/又は、無電解メッキ法により堆積される。図面を参照することは、ここに説明される発明を理解するために有益である。図1~図4は、発明者が提案する、マルチレイヤセラミックコンデンサの基本ユニットを製造するための方法の概略図を示している。図1を参照すると、工程は基板を有することから始まり、基板は、コンデンサ構造が工程中にさらされる最大温度に耐えられる能力を有する、金属、セラミック又はガラスである。いくつかの好適な基板の例として、アルミナ、ムライト、クォーツ、シリコン、耐熱金属箔、ニッケルNi、高融点合金などがある。他の好適な基板は、この分野における通常の知識を有する者に周知である。下部電極の材料は、基板に供給される。このため、ニッケルNi及び銅Cu等のベースメタルは、コスト的に好ましいが、パラジウムPd及び銀Agの合金だけでなく、プラチナPt、イリジウムIr、ロジウムRh、パラジウムPdなどの貴金属のような他の材料も効果的であることは、この分野における通常の知識を有する者に周知である。また、コスト的な理由のために、スクリーン印刷又はテープ成形などの厚膜方法は好ましいが、電極層の厚みが最高である場所において、限定はされないが、スパッタリング、蒸着、イオンプレーティング、パルスレーザ堆積法、原子層堆積法、化学気相成長、プラズマ化学気相成長、電気メッキ法、及び、無電解メッキ法を含む薄膜技術が用いられ得る。金属電極層は連続的であり、最大薄膜技術で約5nmの厚さの下限に配置される。すなわち、薄膜技術により可能な最小厚さは、典型的には、1桁及び2桁の間分大きくなる。要求される場合、下部電極を熱処理することにより、その密度を増加させることができ、及び/又は、例えばスクリーン印刷工程において用いられるインク及び接合材binderの有機かつ揮発性成分を除去することができる。Ni及び/又はCu等のベースメタルが存在する場所では、これは真空又は他の減圧環境下reducingenvironmentで行われなければならない。代わりに、上記電極及び上記セラミック誘電層用の熱処理工程は、併用することができる。摂氏数百度のスパッタリングにより堆積される電極層は、通常、高密度かつ低抵抗であり、また典型的には、誘電体を堆積する前に成膜後熱処理apostdepositionheattreatmentは要求されない。好ましい実施形態では、下部電極は、基板の一端部まで全面に広がるように堆積されるが、反対側の端部には完全には広がらない。このパターンは、シャドーマスクを通して、スクリーン印刷又はPVDによって容易に達成される。下部電極の堆積に続いて、セラミック誘電体が堆積される。再び、これは、コスト的な理由のために好ましい、スクリーン印刷又はテープ成形などの厚膜技術によりなされ得るが、誘電層の厚みが最高である場所において、限定はされないが、ゾル-ゲル堆積、スパッタリング、蒸着、イオンプレーティング、パルスレーザ堆積法、原子層堆積法、化学気相成長、プラズマ化学気相成長、及び、エレクトログラフティングelectrograftingを含む薄膜技術が用いられ得る。ほとんどのケースでは、セラミック誘電体の成膜後熱処理は、例えばスクリーン印刷工程において利用されるインク及び接合材の有機かつ揮発性成分を除去するため、また、所望の結晶を形成し、ペロブスカイト相perovskitephaseへ転移されるドープしたチタン酸バリウムなどの高誘電率材料highkmaterials用の構造を得るために、真空又は他の減圧環境下で高温燃焼を要求されるだろう。しばしば、酸化雰囲気における低温の第2加熱処理は、高温処理中に上記誘電体で形成されるすべての酸素空孔外outanyoxygenvacanciesでアニールするように実行され、これにより、上記コンデンサにおける漏電が生じ得る。貴金属電極が用いられる場合、2つのアニール工程は実行する必要はなく、通常は、制御された酸化雰囲気における単一の高温燃焼で十分である。加えて、一定のドーパントのチタン酸バリウムなどの高誘電率材料highkmaterialsへの導入は、格子latticeにおける酸素空孔を補うことによって、上述の第2燃焼行程の要求を不要にし得る。さらに、高温、典型的には600°Cより高温の、スパッタリング及びCVD法は、通常、所望のペロブスカイト相においてドープされたチタン酸バリウムを堆積し、これにより、誘電体の最大成膜燃焼温度が低下する。原則的には、高温PVD又はCVDにより一定のドープされた誘電体を有する貴金属電極の利用は、完全に熱処理の必要性をなくす。図2へ続き、高比誘電率セラミックは、窒化シリコンSiNX、二酸化ケイ素SiO2、酸化アルミニウムAl2O3などの高品質で完全な薄膜で被覆される。これらの比誘電率がチタン酸バリウム及び関連化合物などの材料と比較して非常に低いにもかかわらず、これらの薄膜形状において、これらの膜は、優れた絶縁耐力典型的には、>5MV/cmと低い漏電とを兼ねることが知られている。これらの薄膜は連続的であり、特に、これらはおよそ5nm以上の大きい厚みを有している。しかし、これらの厚みは、実用上の要求に合っており、いっそう薄くなり得る。好ましい堆積技術は、ゾル-ゲル堆積、スパッタリング、蒸着、イオンプレーティング、パルスレーザ堆積法、原子層堆積法、プラズマ化学気相成長、エレクトログラフティング、及び、特には、大気圧あるいはそれに近い圧力で堆積する化学気相成長、を含み、それにより、高価な真空装置が不要となる。また、大気圧CVD法は、例えば、金属箔基板に対応する、リールトゥリールreeltoreelプロセスを用いる、又は、上記基板がベルト上又は類似の装置上に配置され、堆積が行われる単一又は複数ゾーン炉を通る、システムを用いることによって、連続処理に非常に適している。高誘電率誘電体highkdielectric及び破壊強度が高い誘電体の相対厚さを、注意深く調整することは重要である。なぜなら、低誘電率lowk、高強度の誘電体が非常に薄い場合、2つの誘電体コンデンサが2つのコンデンサとして連続して機能し、その容量が、以下の式に従って、低誘電率、低容量誘電体により左右するからである。CTotalは2つの層構造の総容量であり、CHi-kは高誘電率誘電体による容量であり、CLo-kは低誘電率誘電体による容量である。しかし、低誘電率誘電体の厚みが5まであるいは高誘電率誘電体の厚みよりも低い場合、分析法及び数値解析法による複合構造のモデルは、全複合が、高誘電率誘電体の体積分率が100に向かうように、急速にCHi-kに近づきながら、主に、大容量を有するコンデンサとして機能する、ことを予測する。この結果は、全誘電体量の5より小さい誘電体を備える、低誘電率マトリクスalowkmatrixにおける高誘電率材料の大容量比を含む、複合コンデンサの測定により実験的に証明されている。最適な構造を製造するために、大気圧CVDは、再度行われる。なぜなら、熱CVDは、個々の高誘電率グレインgrainのギャップ間でさえ、非常に小さいスペースに入り込むことが可能であるためである。この方法において、バリア層型の誘電体コンデンサは、大容量であるが、減少した漏電及び増加した絶縁破壊強度を有して形成される。高い絶縁破壊強度の材料において所望の厚みにより、それは、比較的速く、これにより比較的安価に堆積され得る。好ましい実施形態は、連続的に処理する、複数ゾーン炉を有する、大気圧あるいは近い大気圧CVD法の蒸着システムを使用する工程は、十分に自動製造に適合する、ことを示している。セラミックの堆積に続いて、上記基板は、複数ゾーン炉へ導入され、第1高温ゾーンが還元雰囲気areducingambientを与え、第2ゾーンが制御された酸化雰囲気を与え、第3ゾーンが堆積工程を与える。すなわち、適当なガスカーテンが、1つ前から各ゾーンを分離する。異なるゾーンは、この分野における知識により経験される、異なる温度で調整される。コンデンサスタックを堆積した後、Ni又は他の適当な金属電極材料の、冷却及び第2層が、前述の技術により堆積される。任意に、要求される場合、この層は、成膜後熱処理にさらされ得る。このとき、コンデンサ構造は、エッチングのために、適当な装置に導入される。これは、レーザ及びケミカルアシストchemicalassistで、あるいは、ケミカルアシストはなくレーザで、最も経済的に行われる。レーザ強度及びレーザ速度は、Ni又は他の金属電極層を通って、及び低誘電率誘電体の薄膜層を通って、トレンチtrenchを切断するように、調整される。このように、連続する平行トレンチは、基板全体にわたってエッチングされ得る。これにより、必要な大きさのMLCCへ、最終的なシンギュレーションsingulation;ダイシング用の構造が用意される。代わりに、上記コンデンサスタックは、反応性イオンエッチング又はプラズマエッチングにおいて、あるいは、湿式化学法により、リソグラフィパターン及びエッチングされる。しかし、これは複雑化し全体的なコスト増となる。さらに、貴金属の化学及びプラズマエッチングは困難であり、すなわち、プラズマエッチングは、Ni及びCu電極によく適しておらず、十分な揮発性のエッチング生成物は、これらの金属用に知られている。図3を参照して、上記トレンチがエッチングされた後、高誘電率セラミックの第2層が、前述した技術により、前の工程においてエッチングされたトレンチを特に注意深く満たして、第2金属電極上に堆積される。適当な熱処理後、第2の高効率、高い完全性highintegrityの薄膜が、前述のように、堆積される。これは、直後の熱処理で又は該熱処理せずに、付加的な金属堆積によって次々と続き、別のエッチング工程が、第3金属電極及びその直下の第2低誘電率誘電体を通って、トレンチを切断するように行われる。この第2エッチング工程において、上記トレンチは、図4の概略に示すように、トレンチの上記第1アレイからオフセットされる。2つのトレンチの中心線の間の距離は、シンギュレーション後のMLCCデバイスの一端の長さに対応している。その後にエッチングされたトレンチは、第1トレンチ奇数番目のエッチング工程による又は第2トレンチ偶数番目のエッチング工程による上に直接整列される。この全体の連続工程は、所望の数のコンデンサレイヤに到達するまで繰り返される。最後に、図5の概略に示す構造が得られるこの図には、7レイヤだけが示されているが、原則として、ここに示した方法は、必要に応じて、数千レイヤを有するコンデンサの製造に用いることができる。この点において、上記構造は、この技術の分野における通常の知識を有する者に周知の方法により、上記トレンチの中心線を通って、分割又は切断され、幅の広い、幅の狭いMLCCを含む、上記基板の連続したストリップstripが製造される。これらのストリップの反対側は、この技術の分野における通常の知識を有する者に周知の方法により、メタライズされている。上記方法は、限定されないが、図6に示す、スパッタリング、蒸着、イオンプレーティング、パルスレーザ堆積法、原子層堆積法、化学気相成長、プラズマ化学気相成長、エレクトログラフティング、及び、無電解メッキ法を含む。最後に、これらのストリップは、トレンチの方向に垂直に切断され、周知の方法によりパッケージされる。この段階で、上記基板は、研磨、化学機械研磨、エッチング又は同様の手段により、全体的に、薄くされ又は切り離される。従来の製造されたMLCCにおける、全体的な絶縁強度の増加及び漏電の減少に加えて、ここに示された、厚膜堆積技術と薄膜堆積技術とを組み合わせる方法は、他の方法において有利に利用され得る。例えば、MRandallDSkamserTKinardJQaziATajuddinSTrolierMcKinstryCRandallSWKoandTDechakuptinCARTS2007SymposiumProceedingsAlbuquerqueNMpp403415March2007に記載されているように、薄膜手段で製造されたMLCCは、隣り合う電極間で高誘電率誘電体における少なくとも4グレインを繰り返し必要とする。CVD及び/又はPVD等の薄膜工程は、テープ成形又はスクリーン印刷により堆積される、同等の薄い層の頂上に、高品質、高完全性、小グレインの層を堆積するために利用され、これにより、各層における誘電体の全体的な厚みを減らすことが可能となる。薄膜技術による全体の誘電体層の堆積は、非常に遅く、そのためより経済的である。ここに示された方法は、また、新しい高誘電率コンデンサ誘電体の利用を可能にし、多くの漏出性を証明する。例えば、CaCu3Ti4O12CCTOの材料は、CCHomesTVogtSMShapiroSWakimotoandAPRamirezinScience2936732001に示されているように、報告された、100,000に近い比誘電率を有する。しかし、それは、コンデンサ誘電体として、アプリケーション用に、非常に高い導電率である。上記高強度の誘電体をグレイン構造grainstructureに浸入させることを可能にする、熱CDV又は技術により理想的に堆積される、非常に薄い電気的なブロック層、例えばSiNX、SiO2、Al2O3など、を有する構造を製造することにより、ドープされた化合物又は他の極めて高い誘電率材料に関連する、CCTOを用いるMLCCが想像され得る。ここに示された方法の代わりの実施形態は、高破壊強度、電気的絶縁材料のマトリクスにより囲まれた、高誘電率誘電体材料からなる複合構造を製造するための、化学気相含浸法CVIの利用である。このCVI工程は、前述の上記高誘電率セラミック誘電体の、高温燃焼/アニール工程の一つ又は両方の前、間、あるいは後に行われる。本発明は図面及び前述の明細書において詳細に示され、また説明されている。このような図面及び説明は考察された説明または例示であり限定的ではなく、本発明は開示された実施形態に限定されない。開示された実施形態の他の形態は、図面、開示及び添付の請求項の検討から、請求された発明の実践において、これらの知識により理解され、また成し遂げることができる。請求項において、備えるcomprisingの用語は、他の要素又はステップを除外せず、不定冠詞a又はanは複数形を除外しない。明確な手段が互いに異なる従属請求項において引用されているという単なる事実は、これらの手段の組み合わせが利点になり得ないことを示すものではない。請求項における全ての参照符号は、限定的な範囲として解釈すべきではない。"