スイッチング素子と、一定周期でパルス波のドライバ信号を出力するドライバ信号出力回路と、前記ドライバ信号のパルス波の周期を複数含む一定期間内において駆動力を変化させながら、前記周期に同期して前記スイッチング素子を駆動する駆動回路とを備えることを特徴とするスイッチング回路。前記駆動回路が、前記一定期間内に互いに大きさが異なる複数の出力電流を順次生成し、前記出力電流により前記スイッチング素子を駆動することを特徴とする請求項1に記載のスイッチング回路。前記駆動回路が、前記ドライバ信号により駆動される駆動トランジスタと、前記ドライバ信号と、前記一定期間内で周期が変化するパルス波の調整信号との論理和の信号により駆動される調整トランジスタとを備え、前記駆動トランジスタの出力電流により、又は前記駆動トランジスタの出力電流と前記調整トランジスタの出力電流の和により、前記スイッチング素子が駆動されることを特徴とする請求項2に記載のスイッチング回路。前記駆動回路が、周期が互いに異なる複数の前記調整信号と前記ドライバ信号との論理和の信号がそれぞれ入力される複数の前記調整トランジスタを備え、前記駆動トランジスタの出力電流により、又は前記駆動トランジスタの出力電流と複数の前記調整トランジスタの少なくともいずれかの出力電流との和により、前記スイッチング素子が駆動されることを特徴とする請求項3に記載のスイッチング回路。前記一定期間内で周期の変動するパルス波の変調信号を出力するパルス出力装置を更に備え、前記駆動回路が前記変調信号を前記調整信号に用いて前記スイッチング素子を駆動することを特徴とする請求項3又は4のいずれか1項に記載のスイッチング回路。前記調整信号のパルス波の周期が、前記ドライバ信号の周期の定数倍であることを特徴とする請求項3乃至5のいずれか1項に記載のスイッチング回路。前記駆動回路が、前記ドライバ信号の連続するパルスにおいて、互いに異なる駆動力で前記スイッチング素子を駆動することを特徴とする請求項1乃至6のいずれか1項に記載のスイッチング回路。前記駆動力が小さく設定された周期の途中で前記駆動力を大きくすることを特徴とする請求項1乃至7のいずれか1項に記載のスイッチング回路。しかしながら、スイッチング素子を発生源とする周波数のノイズは、基本周波数よりも周波数が高いため、上記方法では分散できないノイズ成分が存在する。スイッチング素子を駆動する駆動回路は、スイッチング素子の前段に配置された駆動素子のチャージ電流や放電電流を制御することにより、スイッチング素子のスイッチング速度を調整する。このチャージ電流や放電電流は、駆動素子の能力、例えばMOSトランジスタのオン抵抗や電流制限素子抵抗の抵抗値などにより調整される。これらのオン抵抗や抵抗値を調整することで、発熱量とノイズの大きさを調整しながら、スイッチング速度が調整される。しかし、発熱量とノイズの大きさとはトレードオフの関係にあり、発熱量とノイズの大きさの両方を所望の値以下にすることが困難な場合がある。この場合には、スイッチング素子の温度を下げるための放熱フィンなどの放熱部品の追加や、ノイズ除去部品の追加などの対策が必要になる。その結果、部品点数の増加や高機能部品の使用などによって、スイッチング回路の大型化や製造コストの増大などの問題が生じる。本発明は、スイッチング素子の動作に起因するノイズの大きさが低減された、小型で製造コストの低いスイッチング回路を提供することを目的とする。本発明の一態様によれば、イスイッチング素子と、ロ一定周期でパルス波のドライバ信号を出力するドライバ信号出力回路と、ハドライバ信号のパルス波の周期を複数含む一定期間内において駆動力を変化させながら、ドライバ信号の周期に同期してスイッチング素子を駆動する駆動回路とを備えるスイッチング回路が提供される。本発明によれば、スイッチング素子の動作に起因するノイズの大きさが低減された、小型で製造コストの低いスイッチング回路を提供できる。次に、図面を参照して、本発明の第1乃至第3の実施形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであることに留意すべきである。又、以下に示す第1乃至第3の実施形態は、この発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の実施形態は、構成部品の構造、配置等を下記のものに特定するものでない。この発明の実施形態は、特許請求の範囲において、種々の変更を加えることができる。第1の実施形態本発明の第1の実施形態に係るスイッチング回路10は、図1に示すように、スイッチング素子SWと、一定周期でパルス波のドライバ信号Sdを出力するドライバ信号出力回路12と、ドライバ信号Sdが入力され、スイッチング素子SWを駆動する駆動回路11とを備える。後述するように、駆動回路11は、ドライバ信号Sdのパルス波の周期を複数含む一定期間内において駆動力を変化させながら、ドライバ信号Sdのパルス波の周期に同期してスイッチング素子SWを駆動する。スイッチング素子SWには、例えばMOSトランジスタなどの半導体素子を採用可能である。以下では、スイッチング素子SWがMOSトランジスタである場合について例示的に説明する。図1に示したスイッチング回路10に発生するノイズには、スイッチング素子SWを発生源とする、基本周波数よりも高い周波数のノイズ成分が存在する。具体的には、スイッチング素子SWがスイッチング時にノイズ発生源となる場合には、図2に示すコンデンサCの容量成分がノイズとして現れる。コンデンサCの容量成分は、スイッチング素子SW自体の容量や寄生容量、或いは外付けコンデンサの容量などを含む。例えば図3aと図3bに示すように、スイッチング素子SWのドレイン-ソース間の電圧Vdsの変化が急激であるほど、コンデンサCから放電される電流Idに生じるノイズの発生期間は短い。即ち、スイッチング素子SWのスイッチング時間が短いほど、スイッチング素子SWに発生するノイズのピーク周波数は高くなる。図1に示したスイッチング回路10では、スイッチング素子SWを発生源とする高周波のノイズ成分の大きさが低減される。ドライバ信号Sdの各パルスで駆動力が変化しない場合のスイッチング素子SWの電圧Vdsの波形を、図4に比較例として示す。図5は、図4に示した波形を拡大し、一定時間内の波形を重ねて示した図である。図5に示すように、各パルスでの波形は同一であり、スイッチング素子SWがオンすることにより電圧Vdsが減少する時間はすべてT1である。このため、図6に示すように、各パルスにおいて発生するノイズの周波数は、すべて1/T1で同一である。EMIElectromagneticInterference規格などのノイズに関する規格は、ノイズの各周波数成分のそれぞれの大きさが一定の値以下であるように定めた規格である。このため、図6に示したように各パルスにおいて発生するノイズの周波数が同一の場合には、ノイズの大きさが規格値を超える可能性が高くなる。これに対し、図1に示したスイッチング回路10では、以下に説明するようにノイズの周波数成分が分散されるため、ノイズの大きさが規格値を超えるおそれがない。図7に、スイッチング回路10における電圧Vdsの波形の例を示す。図8は、図7に示した波形を拡大し、一定時間内の波形を重ねて示した図である。スイッチング回路10では、パルス毎にスイッチング素子SWを駆動する駆動力が変化する。駆動力が大きいほど、電圧Vdsが減少する時間は短くなる。このため、各パルスでの波形は異なる。図7、図8では、3通りの駆動力によりスイッチング素子SW駆動する例を示しており、電圧Vdsが減少する時間がT1、T2、T3である場合を例示的に示している。パルス毎にスイッチング素子SWを駆動する駆動力を変化させた結果、図9に示すように、一定期間内においてスイッチング素子SWに発生するノイズの周波数成分は、1/T1、1/T2、1/T3に分散される。したがって、各周波数におけるノイズの大きさが低減される。つまり、図1に示したスイッチング回路10によれば、スイッチング素子SWのスイッチング動作に起因するノイズの大きさを低減することができる。スイッチング回路10では、駆動回路11が、一定期間内に互いに大きさが異なる複数の出力電流Igを順次生成し、生成した出力電流Igによりスイッチング素子SWを駆動する。つまり駆動回路11は、スイッチング素子SWの入力端子制御端子に入力される出力電流Igの大きさを変化させながら、スイッチング素子SWのオン/オフを制御する。例えば、駆動回路11からスイッチング素子SWに出力される出力電流Igの大きさをパルス毎に変化させることにより、スイッチング素子SWに発生するノイズの周波数が、スイッチング素子SWのスイッチング毎に分散される。より具体的には、図1に示すように、駆動回路11は、並列接続された駆動トランジスタTdと調整トランジスタTaとを備える。更に、駆動回路11は、ドライバ信号Sd及び一定期間内で周期が変化するパルス波の調整信号Saとの論理和の信号SORを出力するOR回路112を備える。駆動トランジスタTdは、ドライバ信号Sdにより駆動される。一方、調整トランジスタTaは、OR回路112から出力される信号SORにより駆動される。そして、駆動トランジスタTdの出力電流によって、又は駆動トランジスタTdの出力電流と調整トランジスタTaの出力電流の和によって、スイッチング素子SWが駆動される。駆動トランジスタTdの出力電流は、第1の入力抵抗R1を経由して、スイッチング素子SWの入力端子に入力する。調整トランジスタTaの出力電流は、第2の入力抵抗R2を経由して、スイッチング素子SWの入力端子に入力する。第1の入力抵抗R1の抵抗値は、駆動トランジスタTdのみでスイッチング素子SWを駆動する場合における、スイッチング素子SWの所望のスイッチング時間に応じて設定される。第2の入力抵抗R2の抵抗値は、駆動トランジスタTdと調整トランジスタTaとでスイッチング素子SWを駆動することにより、駆動トランジスタTdのみでスイッチング素子SWを駆動する場合よりも短いスイッチング時間になるように、設定される。例えば、第1の入力抵抗R1の抵抗値と第2の入力抵抗R2の抵抗値を、共に60Ωにする。このとき、駆動トランジスタTdのみでスイッチング素子SWを駆動する場合は、スイッチング素子SWの入力抵抗は第1の入力抵抗R1であり、抵抗値は60Ωである。一方、駆動トランジスタTdと調整トランジスタTaとでスイッチング素子SWを駆動する場合は、スイッチング素子SWの入力抵抗は第1の入力抵抗R1と第2の入力抵抗R2との並列抵抗であり、抵抗値は30Ωである。このように、駆動トランジスタTdの出力電流によってスイッチング素子SWを駆動する場合と、駆動トランジスタTdの出力電流と調整トランジスタTaの出力電流の和によってスイッチング素子SWを駆動する場合とで、スイッチング素子SWの入力端子に入力する出力電流Igの大きさが異なるように、第2の入力抵抗R2の抵抗値は設定される。したがって、スイッチング素子SWを駆動するための出力電流Igの大きさは、駆動トランジスタTdとスイッチング素子SW間に接続される第1の入力抵抗R1の抵抗値と、調整トランジスタTaとスイッチング素子SW間に接続される第2の入力抵抗R2に依存する。そして、駆動トランジスタTdと調整トランジスタTaのオン/オフを制御することにより、出力電流Igの大きさが調整される。なお、第1の入力抵抗R1と第2の入力抵抗R2との接合点は、抵抗Rs及びトランジスタTsを介して接地されている。上記のように、駆動トランジスタTdと調整トランジスタTaが同時にオン状態である場合に、出力電流Igは大きく、駆動回路11の駆動力は大きい。一方、駆動トランジスタTdがオン状態で、調整トランジスタTaがオフ状態の場合に、出力電流Igは小さく、駆動回路11の駆動力は小さい。図1に示したように、スイッチング回路10では、ドライバ信号Sdが入力されるカウンタ回路111から調整信号Saが出力される。このため、調整信号Saのパルス波の周期は、ドライバ信号Sdの周期の定数倍である。つまり、カウンタ回路111は、ドライバ信号Sdの整数倍の周期を有するパルス波として調整信号Saを出力する。以下に、図10に示すタイミングチャートを参照して、スイッチング回路10の動作を説明する。以下では、カウンタ回路111から出力される調整信号Saの周期が、ドライバ信号Sdの周期の2倍である場合について例示的に説明する。つまり、ドライバ信号Sdの周期の2倍である期間内で、互いに大きさが異なる2種類の出力電流Igが駆動回路11によって順次生成され、生成された出力電流Igによりスイッチング素子SWが駆動される。なお、スイッチング素子SWに流れる電流をIdsとして示している。時刻t11において、駆動トランジスタTdに入力されるドライバ信号SdがHレベルになる。カウンタ回路111から出力される調整信号SaがLレベルになるが、調整トランジスタTaに入力される信号AはHレベルである。このため、スイッチング素子SWの入力端子に印加される入力レベルVinはHレベルからLレベルに変化する。その結果、スイッチング素子SWはオフ状態であり、電流Idsは流れない。時刻t12において、ドライバ信号SdがLレベルになると、調整信号SaはLレベルが維持されるため、信号AはLレベルに変化する。その結果、入力レベルVinはLレベルからHレベルに変化する。これにより、徐々に電流Idsは増大し、電圧Vdsは減少する。このとき、駆動トランジスタTdと調整トランジスタTaの出力電流の和によりスイッチング素子SWが駆動されるため、スイッチング素子SWの入力端子の入力レベルVinの変化は急激である。このため、電圧Vdsの変化は急激であり、電流Idsにノイズが発生する時間は短い。つまり、ノイズの周波数が高い。時刻t13において、ドライバ信号SdがHレベルになると、調整信号SaはHレベルになる。このため、信号AはHレベルになる。その結果、入力レベルVinはHレベルからLレベルに変化する。これにより、電流Idsは流れなくなる。時刻t14において、ドライバ信号SdがLレベルになり、調整信号SaはHレベルが維持されるため、信号AはHレベルを維持する。その結果、入力レベルVinはLレベルからHレベルに変化する。これにより、徐々に電流Idsは増大し、電圧Vdsは減少する。このとき、駆動トランジスタTdの出力電流のみによりスイッチング素子SWが駆動されるため、スイッチング素子SWの入力端子の入力レベルVinの変化は穏やかである。このため、電圧Vdsの変化はゆっくりであり、電流Idsにノイズが発生する時間は長い。つまり、ノイズの周波数が低い。時刻t15において、ドライバ信号SdがHレベルになると、調整信号SaはLレベルになるが、信号AはHレベルを維持する。その結果、入力レベルVinはHレベルからLレベルに変化する。これにより、電流Idsは流れなくなる。その後は、時刻t11~時刻t15における動作が繰り返される。以上に説明したように、スイッチング回路10において、駆動トランジスタTdと調整トランジスタTaの出力電流の和によりスイッチング素子SWが駆動される期間と、駆動トランジスタTdの出力電流のみによりスイッチング素子SWが駆動される期間とが、交互に繰り返される。つまり、駆動回路11は、スイッチング素子SWを駆動する前段のトランジスタに関して、導通状態にするトランジスタの個数を変化させることにより、スイッチング素子SWに入力する出力電流Igの大きさを調整する。上記のように、駆動回路11は、ドライバ信号Sdのパルス波の周期に同期して一定期間内において駆動力を変化させながら、スイッチング素子SWを駆動する。その結果、本発明の第1の実施形態に係るスイッチング回路10では、スイッチング素子SWを発生源とする高周波のノイズの周波数がスイッチング素子SWのスイッチング動作単位で分散され、ノイズ成分の大きさを低減することができる。なお、図11に示すように、駆動回路11に含まれる調整トランジスタTaの個数を複数にしてもよい。即ち、駆動回路11が、ドライバ信号Sdと、周期が互いに異なる複数の調整信号Sa1~Sanとの論理和の信号がそれぞれ入力される複数の調整トランジスタTa1~Tanを備えるn:2以上の整数。調整トランジスタTa1~Tanの個数を増やすほど、一定周期内で生成される出力電流Igの大きさの種類が増える。その結果、分散されるノイズの周波数の数が増加する。図11に示したスイッチング回路10では、駆動トランジスタTdの出力電流によって、又は駆動トランジスタTdの出力電流と調整トランジスタTa1~Tanの少なくともいずれかの出力電流との和によって、スイッチング素子SWが駆動される。導通状態にする調整トランジスタTa1~Tanの数が多いほど、スイッチング素子SWのスイッチング時間が短くなり、ノイズのピーク周波数が高くなる。図11に示すように、周期が互いに異なる調整信号Saがそれぞれ入力されるOR回路1121~112nの各出力が、調整トランジスタTa1~Tanにそれぞれ入力される。OR回路1121~112n毎に入力される調整信号Sa1~Sanの周期が互いに異なるようにするために、直列接続されたカウンタ回路1111~111nのそれぞれの出力が調整トランジスタTa1~Tanに入力される。カウンタ回路1112~111nには、前段のカウンタ回路の出力がそれぞれ入力される。例えば図12に示すように、カウンタ回路1111の出力信号Sa1の周期はドライバ信号Sdの2倍、カウンタ回路1112の出力信号Sa2の周期はドライバ信号Sdの周期の4倍、カウンタ回路1113の出力信号Sa3の周期はドライバ信号Sdの周期の8倍に設定される。なお、調整トランジスタTa1~Tanとスイッチング素子SWとの間に配置される入力抵抗R21~R2nの抵抗値は、オン状態の駆動トランジスタTdと調整トランジスタTa1~Tanの組み合わせがどのようなものであっても、出力電流Igの大きさが組み合わせ毎に異なるように設定される。第2の実施形態スイッチング素子SWのスイッチング速度を低下させる目的などのために第1の入力抵抗R1を大きくした場合は、スイッチング素子SWに大電流を流さなければならない期間にスイッチング素子SWの入力電圧ゲート電圧が十分に上昇せずに、スイッチング素子SWに大電流を流せないという問題が発生する可能性がある。スイッチング素子SWのスイッチング動作には、スイッチング素子SWのオン/オフを切り替える期間以下において、第1の期間Tm1という。と、スイッチング素子SWに流れる電流を増大させる期間以下において、第2の期間Tm2という。とに分けられる。例えば、スイッチング素子SWがMOSトランジスタである場合、図13に示すように、スイッチング素子SWのスイッチング動作は、ゲート電圧Vgsの印加によってオン/オフが切り替わる第1の期間Tm1と、ゲート電圧Vgsの大きさに比例してスイッチング素子SWに流れる電流Idsが増大する第2の期間Tm2とに分けられる。スイッチング回路10が図14aに示す特性を有する場合を考える。第1の入力抵抗R1を更に大きくすると、図14bに示すように、駆動トランジスタTdのみでスイッチング素子SWを駆動する期間において、スイッチング素子SWの入力端子の入力レベルVinが十分に高くならず、スイッチング素子SWに大電流を流せない場合がある。図14bにおいて、大電流を流すために必要な入力レベルVinを破線で示している。一方、スイッチング素子SWのスイッチング速度に起因するノイズの低減のためには、第1の期間Tm1で駆動力を調整すればよい。したがって、スイッチング素子SWを駆動する駆動力が小さく設定された周期以下において、小駆動力サイクルという。において、第1の期間Tm1では駆動力が小さいままで、第2の期間Tm2では駆動力を大きくして、スイッチング素子SWに大電流を流すことが好ましい。その結果、図14cに示すように、小駆動力サイクルの途中で入力レベルVinの大きさを大きくすることによって、電流Idsに発生するノイズを小さくしたままで、スイッチング素子SWに大電流を流すことができる。本発明の第2の実施形態に係るスイッチング回路10は、第2の期間Tm2でスイッチング素子SWに大電流を流すために、小駆動力サイクルにおいて、その周期の始めの一定期間では駆動力を小さくし、その後は駆動力を大きくする。具体的には、小駆動力サイクルにおいて、第1の期間でのみ駆動力を小さくする調整を実行し、その小駆動力サイクルの第2の期間では駆動力を小さくする調整を停止する。このために、第2の実施形態の係るスイッチング回路10は、小駆動力サイクルの途中で駆動力を大きくするために、駆動力の調整を1つの周期の途中で停止させる停止機構を有する。図15に、停止機構としてタイマー113を用いた例を示す。OR回路112から出力される信号SORがタイマー113に入力され、タイマー113から出力される信号Bとドライバ信号Sdの論理和の信号AがOR回路114から出力される。信号Aは、調整トランジスタTaに入力される。タイマー113は、入力される信号がLowレベルになった後、一定時間Ttの間、Highレベルの信号を出力する。この一定時間Ttの長さは、スイッチング動作に起因してスイッチング素子SWにノイズが発生する期間、即ち、スイッチング素子SWのオン/オフを切り替える第1の期間Tm1程度以上であるように設定される。また、一定時間Ttの長さは、一定時間Tt後にスイッチング素子SWに大電流を流すことできる電圧まで入力レベルVinが上昇できるように設定される。図15に示したスイッチング回路10の動作を、図16に示すタイミングチャートを参照して説明する。図16は、カウンタ回路111から出力される調整信号Saの周期が、ドライバ信号Sdの周期の2倍である場合について例示的に示している。なお、例えば第1の入力抵抗R1の抵抗値を200Ω、第2の入力抵抗R2の抵抗値を36Ωに設定する。このとき、駆動トランジスタTdのみでスイッチング素子SWを駆動する場合のスイッチング素子SWの入力抵抗は200Ω、駆動トランジスタTdと調整トランジスタTaによりスイッチング素子SWを駆動する場合のスイッチング素子SWの入力抵抗は30Ωである。図16に示すように、時刻t21において、ドライバ信号SdがHレベルになる。カウンタ回路111から出力される調整信号SaはHレベルになり、タイマー113に入力される信号SORはHレベルである。このため、タイマー113から出力される信号BはLレベルを維持し、信号AはHレベルを維持する。その結果、スイッチング素子SWの入力端子に印加される入力レベルVinはHレベルからLレベルに変化する。このため、スイッチング素子SWはオフ状態であり、電流Idsは流れない。時刻t22において、ドライバ信号SdがLレベルになり、調整信号SaがHレベルを維持するため、タイマー113に入力される信号SORはHレベルを維持し、タイマー113から出力される信号BはLレベルを維持する。一方、信号AはLレベルに変化する。その結果、入力レベルVinはLレベルからHレベルに変化し、電流Idsは徐々に増大する。このとき、駆動トランジスタTdと調整トランジスタTaの出力電流の和によりスイッチング素子SWが駆動されるため、入力レベルVinの変化は急激である。このため、電流Idsにノイズが発生する時間は短い。つまり、ノイズの周波数が高い。時刻t23において、ドライバ信号SdがHレベルになり、調整信号SaはLレベルになる。このため、信号SORはHレベルを維持し、タイマー113から出力される信号BはLレベルを維持する。一方、信号AはHレベルになる。その結果、入力レベルVinはHレベルからLレベルに変化する。これにより、電流Idsは流れなくなる。時刻t24において、ドライバ信号SdがLレベルになり、調整信号SaはLレベルが維持される。このため、信号SORはLレベルに変化し、タイマー113から出力される信号BはHレベルに変化する。その結果、信号AはHレベルを維持する。これにより、入力レベルVinはLレベルからHレベルに変化し、電流Idsは徐々に増大する。このとき、駆動トランジスタTdの出力電流のみによりスイッチング素子SWが駆動されるため、入力レベルVinの変化は穏やかである。このため、電流Idsにノイズが発生する時間は長く、ノイズの周波数が低い。時刻t24から一定時間Tt後の時刻t25において、ドライバ信号SdがLレベルのままで、タイマー113から出力される信号BがLレベルに変化する。その結果、スイッチング素子SWがオン状態のままで信号AがHレベルからLレベルに変化する。これにより、ドライバ信号Sdのパルス波の1つの周期の途中で、駆動トランジスタTdと調整トランジスタTaの出力電流の和によりスイッチング素子SWが駆動されるようになる。時刻t26において、ドライバ信号SdがHレベルになり、調整信号SaがHレベルになる。信号BがLレベルを維持するが、信号AはHレベルに変化する。その結果、入力レベルVinはHレベルからLレベルに変化し、電流Idsは流れなくなる。その後は、時刻t21~時刻t26における動作が繰り返される。上記のように、図15に示したスイッチング回路10によれば、タイマー113によって、ドライバ信号Sd及びカウンタ回路111の出力する調整信号Saが共にLレベルになった後の一定時間Ttだけ、調整トランジスタTaに入力される信号AがHレベルに維持される。その後、信号AはLレベルに変化する。したがって、一定時間Ttのみ、駆動トランジスタTdのみでスイッチング素子SWを駆動し、その後は、駆動トランジスタTdと調整トランジスタTaにより、スイッチング素子SWが駆動される。以上に説明したように、図15に示したスイッチング回路10によれば、第1の期間Tm1ではスイッチング素子SWを駆動する駆動力が小さいままで、第2の期間Tm2では駆動力を大きくすることによって、各周期においてスイッチング素子SWに大電流を流すことができる。図17に、スイッチング素子SWの入力端子の電圧をモニタして、駆動力の調整を1つの周期の途中で停止させ、小駆動力サイクルの途中で駆動力を大きくする例を示す。具体的には、図17に示した駆動回路11は、スイッチング素子SWの入力端子の入力レベルVinと一定の設定電圧Vthとを比較するコンパレータ115を備える。コンパレータ115のプラス側端子に入力レベルVinが入力され、マイナス側端子に設定電圧Vthが入力される。設定電圧Vthは、スイッチング素子SWのオン/オフを切り替える第1の期間Tm1を経過後に入力レベルVinが到達する電圧値に設定される。つまり、スイッチング素子SWのスイッチング動作が第2の期間Tm2での動作になった後に、コンパレータ115が出力する信号ScmがLレベルからHレベルに変化する。例えば、設定電圧Vthを2V程度に設定する。コンパレータ115が出力する信号Scmと、カウンタ回路111の出力する調整信号SaがOR回路112に入力され、OR回路112は信号Scmと調整信号Saの論理和の信号SORを出力する。信号SORとドライバ信号Sdとの論理和の信号B1がOR回路116から出力され、信号B1はインバータ117により逆相の信号B2に変換される。信号B2とドライバ信号Sdとの論理和の信号AがOR回路118から出力され、調整トランジスタTaに信号Aが入力される。図17に示したスイッチング回路10の動作を、図18に示すタイミングチャートを参照して説明する。図18は、カウンタ回路111から出力される調整信号Saの周期が、ドライバ信号Sdの周期の2倍である場合について例示的に示している。以下では、小駆動力サイクルにおける動作を説明する。時刻t31において、ドライバ信号SdがHレベルになり、調整信号SaはLレベルになる。ドライバ信号SdがHレベルであるため、信号B1はHレベル、信号B2はLレベル、信号AはHレベルである。このため、入力レベルVinはLレベルであり、コンパレータ115が出力する信号ScmはLレベル、信号SORはLレベルである。したがって、スイッチング素子SWに電流Idsは流れない。時刻t32において、ドライバ信号SdがLレベルになり、調整信号SaはLレベルを維持する。信号B1がLレベルに変化し、信号B2がHレベルに変化するため、信号AはHレベルを維持する。その結果、駆動トランジスタTdのみによりスイッチング素子SWが駆動され、入力レベルVinはLレベルからHレベルに変化し、電流Idsは徐々に増大する。このとき、駆動トランジスタTdの出力電流のみによりスイッチング素子SWが駆動されるため、スイッチング素子SWの入力端子の入力レベルVinの変化は緩やかである。このため、電流Idsにノイズが発生する時間は長く、ノイズの周波数が低い。このとき、入力レベルVinが変化し始めであるため、入力レベルVinは設定電圧Vthよりも低く、コンパレータ115が出力する信号ScmはLレベルを維持する。その後、入力レベルVinが設定電圧Vthよりも高くなる時刻t33において、コンパレータ115が出力する信号ScmがHレベルに変化する。このため、信号SORがHレベルに変化して、信号B1がHレベルに、信号B2がLレベルに変化する。その結果、スイッチング素子SWがオン状態のままで信号AがHレベルからLレベルに変化する。これにより、ドライバ信号Sdのパルス波の1つの周期の途中で、駆動トランジスタTdと調整トランジスタTaの出力電流の和によりスイッチング素子SWが駆動されるようになる。時刻t34において、ドライバ信号SdがHレベルになり、調整信号SaがHレベルになる。信号B2はLレベルを維持するが、信号AはHレベルに変化する。その結果、入力レベルVinはHレベルからLレベルに変化し、電流Idsは流れなくなる。以上に説明したように、図17に示したスイッチング回路10によれば、小駆動力サイクルにおいて、スイッチング素子SWのスイッチング動作が第2の期間Tm2での動作になった後に、調整トランジスタTaがオンし、スイッチング素子SWが駆動トランジスタTdと調整トランジスタTaとによって駆動される。これにより、第1の期間Tm1ではスイッチング素子SWを駆動する駆動力が小さいままで、第2の期間Tm2では駆動力が大きくなり、各周期においてスイッチング素子SWに大電流を流すことができる。図19に、スイッチング素子SWのドレイン-ソース間の電圧Vdsをモニタして、小駆動力サイクルの途中で駆動力を大きくする例を示す。図19に示した駆動回路11は、コンパレータ115のプラス側端子に、入力レベルVinではなく、スイッチング素子SWの電圧Vdsが入力されることが、図17に示した駆動回路11と異なる点である。そして、コンパレータ115が出力する信号Scmはインバータ119によって反転され、反転された信号Scm2がOR回路112の一方の入力端子に入力される。他は、図17に示した駆動回路11と同様の構成である。コンパレータ115のマイナス側端子に入力される設定電圧Vthは、スイッチング素子SWのオン/オフを切り替える第1の期間Tm1を経過後に電圧Vdsが到達する電圧値に設定される。つまり、スイッチング素子SWのスイッチング動作が第2の期間Tm2での動作になった後に、コンパレータ115が出力する信号ScmがLレベルからHレベルに変化する。例えば、設定電圧Vthを2V程度に設定する。図19に示したスイッチング回路10は、電圧Vdsをモニタするため、入力レベルVinをモニタする図17に示したスイッチング回路10よりも、スイッチング素子SWのスイッチング動作が第1の期間Tm1から第2の期間Tm2に移行したことをより確実に検知することができる。図19に示したスイッチング回路10の動作を表すタイミングチャートを図20に示す。時刻t41~時刻t44は、小駆動力サイクルにおける動作を示している。図20に示したように、図19に示したスイッチング回路10の動作は、図17に示したスイッチング回路10とほぼ同様である。時刻t41において、ドライバ信号SdがHレベル、調整信号SaはLレベルであり、信号AはHレベルである。このため、スイッチング素子SWはオフ状態であり、電流Idsは流れない。電圧Vdsは設定電圧Vthよりも高いため、コンパレータ115が出力する信号ScmはHレベルであり、信号Scm2はLレベルである。時刻t42において、ドライバ信号SdがLレベルになり、調整信号SaはLレベルを維持する。信号B1がLレベルに変化し、信号B2がHレベルに変化するため、信号AはHレベルを維持する。その結果、駆動トランジスタTdのみによりスイッチング素子SWが駆動され、入力レベルVinはLレベルからHレベルに変化し、電流Idsは徐々に増大する。このとき、駆動トランジスタTdの出力電流のみによりスイッチング素子SWが駆動されるため、スイッチング素子SWの入力端子の入力レベルVinの変化は緩やかである。このため、電流Idsにノイズが発生する時間は長く、ノイズの周波数が低い。このとき、スイッチング素子SWがスイッチング動作し始めであるため、電圧Vdsは設定電圧Vthよりも高く、信号Scm2はLレベルを維持する。その後、電圧Vdsが設定電圧Vthよりも低くなる時刻t43において、コンパレータ115が出力する信号ScmがLレベルに変化し、信号Scm2がHレベルに変化する。このため、信号SORがHレベルに変化して、信号B1がHレベルに、信号B2がLレベルに変化する。その結果、スイッチング素子SWがオン状態のままで信号AがHレベルからLレベルに変化する。これにより、ドライバ信号Sdのパルス波の1つの周期の途中で、駆動トランジスタTdと調整トランジスタTaの出力電流の和によりスイッチング素子SWが駆動されるようになる。時刻t44において、ドライバ信号SdがHレベルになり、調整信号SaがHレベルになる。信号B2はLレベルを維持するが、信号AはHレベルに変化する。その結果、スイッチング素子SWはオフ状態になり、電流Idsは流れない。以上に説明したように、図19に示したスイッチング回路10によれば、小駆動力サイクルにおいて、スイッチング素子SWのスイッチング動作が第2の期間Tm2での動作になった後に、調整トランジスタTaがオンし、スイッチング素子SWは駆動トランジスタTdと調整トランジスタTaとによって駆動される。これにより、第1の期間Tm1ではスイッチング素子SWを駆動する駆動力が小さいままで、第2の期間Tm2では駆動力を大きくして、スイッチング素子SWに大電流を流すことができる。以上に説明したように、第2の実施形態に係るスイッチング回路10によれば、例えばスイッチング素子SWのスイッチング速度を低下させるために第1の入力抵抗R1を大きくした場合においても、スイッチング素子SWに大電流を流すことができる。他は、第1の実施形態と実質的に同様であり、重複した記載を省略する。第3の実施形態本発明の第3の実施形態に係るスイッチング回路10は、図21に示すように、一定期間内で周期の変動するパルス波の変調信号Smdを出力するパルス出力装置13を更に備える。図1に示したスイッチング回路10では、ドライバ信号Sdを用いて調整信号Saを生成する。このため、例えば図1に示すようにカウンタ回路111によって調整信号Saが生成され、調整信号Saのパルス波の周期は、ドライバ信号Sdの周期の定数倍である。このため、分散されたノイズの周波数は、ドライバ信号Sdの周期によって規定される一定の値に制限される。これに対し、図21に示すスイッチング回路10では、駆動回路11が、ドライバ信号Sdの周期に依存しない調整信号Saとして変調信号Smdを用いることにより、スイッチング素子SWを駆動する。具体的には、変調信号Smdとドライバ信号SdがOR回路112に入力される。そして、変調信号Smdとドライバ信号Sdとの論理和の信号SORが、信号Aとして調整トランジスタTaに入力される。図21に示したスイッチング回路10の動作を表すタイミングチャートを、図22に示す。図22に示すように、変調信号SmdがLレベルのときにドライバ信号SdがLレベルになると、信号SORがHレベルからLレベルに変化し、調整トランジスタTaがオンする。即ち、ドライバ信号SdがLレベルである周期において、変調信号SmdがHレベルのときはスイッチング素子SWが駆動トランジスタTdのみよって駆動され、変調信号SmdがLレベルのときはスイッチング素子SWが駆動トランジスタTdと調整トランジスタTaとによって駆動される。このため、変調信号SmdがLレベルのときはスイッチング素子SWで発生するノイズの周波数が高く、変調信号SmdがHレベルのときはノイズの周波数が低い。したがって、変調信号Smdの周期を適宜調整することによって、ノイズを分散させる周期を任意に設定することができる。以上に説明したように、第3の実施形態に係るスイッチング回路10によれば、ノイズの周波数を変化させる周期を、第1の実施形態に係るスイッチング回路10と比較して、更に自由に設定することができる。また、例えばカウンタ回路111などが不要になるため、駆動回路11を小型化することができる。他は、第1の実施形態と実質的に同様であり、重複した記載を省略する。なお、第3の実施形態に係るスイッチング回路10においても、第2の実施形態で説明した駆動力の調整を1つの周期の途中で停止させる停止機構を採用してもよいことはもちろんである。その他の実施形態上記のように、本発明は第1乃至第3の実施形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施形態、実施例及び運用技術が明らかとなろう。例えば、スイッチング回路10を、図23に示すように、PWM方式のDC-DCコンバータ1のスイッチング回路として採用可能である。PWM方式では、周期を一定にしたパルス波の1と0の割合デューティ比を可変することで出力電圧Voutの平均値を制御し、定電圧を出力する。DC-DCコンバータ1は、トランスTの1次側の巻線N1の交流電圧によって2次側の巻線N2に誘起される交流電圧を入力電圧として、この入力電圧から一定の出力電圧Voutを生成する電源装置である。巻線N2に誘起される交流電圧は、例えばダイオード31とコンデンサ32により構成される平滑回路30によって平滑化される。図23に示すように、スイッチング回路10は、1次側の直流電源20から出力される直流電圧を1次側交流電圧に変換するためのスイッチング回路として使用される。なお、ドライバ信号出力回路12は、出力電圧Voutをモニタする制御回路40からの制御信号Scによって制御され、ドライバ信号Sdのデューティ比は、出力電圧Voutに応じて設定される。つまり、DC-DCコンバータ1では、1次側でのPWM方式制御によって出力電圧Voutが定電圧に制御される。また、スイッチング回路10を、2次側でPWM方式制御を行うDC-DCコンバータのスイッチング回路やチョッパ回路のスイッチング回路など、種々の回路におけるスイッチング回路として使用してもよい。このように、本発明はここでは記載していない様々な実施形態等を含むことは勿論である。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。