"真空容器内に互いに対向するように配置された第1及び第2の電極のうち、前記第1の電極上に半導体基板を配置する工程と、前記第1の電極に高周波電圧と負の第1のパルス電圧とを重畳して印加する工程と、前記第1のパルス電圧のオフ期間に前記第2の電極に負の第2のパルス電圧を印加する工程と、前記第1及び第2の電極間に形成されたプラズマによって前記半導体基板又は前記半導体基板上の部材を処理する工程とを含む半導体装置の製造方法。前記第2のパルス電圧を印加する工程は、前記第1のパルス電圧のオフ期間よりも短いパルス幅の前記第2のパルス電圧を印加する請求項1に記載された半導体装置の製造方法。前記第2のパルス電圧を印加する工程は、前記第2のパルス電圧をバースト波として印加する請求項1又は2に記載された半導体装置の製造方法。前記第2のパルス電圧を印加する工程は、前記第2の電極に負の前記第2のパルス電圧を印加するとともに、前記第1の電極に正のパルス電圧を印加する請求項1~3のいずれか1項に記載された半導体装置の製造方法。真空容器と、前記真空容器内に設けられ、処理すべき半導体基板が配置される第1の電極と、前記第1の電極に対向するように前記真空容器内に設けられた第2の電極と、前記第1の電極に高周波電圧を印加する高周波電源と、前記第1の電極に前記高周波電圧と重畳するように負の第1のパルス電圧を印加し、前記第1および第2の電極間に形成されたプラズマによって前記半導体基板又は前記半導体基板上の部材を加工する第1のパルス電源と、前記第1のパルス電圧のオフ期間に、前記第2の電極に負の第2のパルス電圧を印加する第2のパルス電源とを備えた半導体製造装置。従って、本発明の目的は、イオンエネルギー分布の制御に加えて正イオンによるチャージアップの緩和を行うことで、加工形状の制御をさらに高精度に行うことができる半導体装置の製造方法及び半導体製造装置を提供することにある。本発明の一態様は、上記目的を達成するため、真空容器内に互いに対向するように配置された第1及び第2の電極のうち、前記第1の電極上に半導体基板を配置する工程と、前記第1の電極に高周波電圧と負の第1のパルス電圧とを重畳して印加する工程と、前記第1のパルス電圧のオフ期間に前記第2の電極に負の第2のパルス電圧を印加する工程と、前記第1及び第2の電極間に形成されたプラズマによって前記半導体基板又は前記半導体基板上の部材を処理する工程とを含む半導体装置の製造方法を提供する。また、本発明の他の態様は、上記目的を達成するため、真空容器と、前記真空容器内に設けられ、処理すべき半導体基板が配置される第1の電極と、前記第1の電極に対向するように前記真空容器内に設けられた第2の電極と、前記第1の電極に高周波電圧を印加する高周波電源と、前記第1の電極に前記高周波電圧と重畳するように負の第1のパルス電圧を印加し、前記第1および第2の電極間に形成されたプラズマによって前記半導体基板又は前記半導体基板上の部材を加工する第1のパルス電源と、前記第1のパルス電圧のオフ期間に、前記第2の電極に負の第2のパルス電圧を印加する第2のパルス電源とを備えた半導体製造装置を提供する。本発明によれば、イオンエネルギー分布の制御に加えて正イオンによるチャージアップの緩和を行うことで、加工形状の制御をさらに高精度に行うことができる。[第1の実施の形態]図1は、本発明の第1の実施の形態に係る半導体製造装置としてのプラズマ処理装置の概略の構成を示す図である。このプラズマ処理装置10は、内部を真空に保持可能なチャンバー真空容器11を有し、このチャンバー11内に互いに対向するようにウエハ設置電極第1の電極12及び対向電極第2の電極13を配置し、それらの電極12、13間に生成されたプラズマ110によってウエハ設置電極12上に保持された半導体ウエハ半導体基板W、又は半導体ウエハW上の絶縁膜、半導体膜等の部材を処理する、いわゆる平行平板型プラズマ処理装置である。ここで、処理には、エッチングによる加工の他、膜形成、イオン注入、表面改質等も含まれる。また、プラズマ処理装置10は、ウエハ設置電極12に整合器15及びハイパスフィルタHPF16を介して高周波電圧を印加する高周波電源14と、ウエハ設置電極12にローパスフィルタLPF18Aを介して負の第1のDCパルス電圧第1のパルス電圧V1を印加する第1のDCパルス電源17Aと、対向電極13にローパスフィルタLPF18Bを介して負の第2のDCパルス電圧第2のパルス電圧V2を印加する第2のDCパルス電源17Bと、第1及び第2のDCパルス電源17A、17Bに第1及び第2のトリガ信号S1、S2を出力する制御回路19と、チャンバー11内に半導体ウエハWの処理に必要なガスを供給するガス供給部20と、真空ポンプ等によりチャンバー11内を排気するガス排気部21とを備える。高周波電源14は、50MHz~150MHzの高周波数の電圧、例えば100MHz、40Vの高周波電圧RF電圧を生成し、ウエハ設置電極12に印加するように構成されている。ウエハ設置電極12に高周波電圧を印加することで、電極12、13間にプラズマ110が生成され、高周波電圧の周波数によってプラズマ密度が決まる。第1のDCパルス電源17Aは、500kHz~3MHzの周波数、-100~-2500Vの負の第1のDCパルス電圧V1、例えば1MHz、-500Vを生成し、この第1のDCパルス電圧V1を高周波電源14からの高周波電圧に重畳してウエハ設置電極12に印加するように構成されている。高周波電圧に第1のDCパルス電圧V1を重畳することで、プラズマ110中の正イオンが半導体ウエハWに入射するエネルギーの制御が可能になる。第2のDCパルス電源17Bは、500kHz~3MHzの周波数、-100~-1000Vの負の第2のDCパルス電圧V2、例えば1MHz、-300Vを生成し、対向電極13に印加するように構成されている。プラズマ110中の正イオンが半導体ウエハWに照射してエッチングを行うことで、パターンの底部が正にチャージアップする場合がある。第2のDCパルス電圧V2のパルス幅、電圧値等を制御することで、プラズマ110と対向電極13間のイオンシースに生じる電位差を任意に制御することができ、これにより正イオンによるパターンの底部のチャージアップを緩和することができる。チャージアップの緩和の詳細については、本実施の形態の動作で説明する。第2のDCパルス電圧V2を印加するタイミングでは、対向電極13の電位よりもウエハ設置電極12の電位が高くなる値であればよく、対向電極13に負の第2のパルス電圧V2を印加するとともに、ウエハ設置電極12に正のパルス電圧を印加してもよい。例えば、対向電極13に-200Vを印加し、ウエハ設置電極12に100Vを印加してもよい。第2のパルス電圧V2のパルス幅及び電圧値は、例えばアスペスト比に応じて定めることができ、アスペスト比が大きい程、パルス幅を大きくし、又は電圧値を小さくしてもよい。例えば、アスペクト比が7である場合、第2のパルス電圧V2のパルス幅を200nsに設定して、電圧値を-300Vに設定しても良い。また、例えば、アスペクト比が10である場合、そのパルス幅を300nsに設定して、電圧値を-500Vに設定しても良い。整合器15は、高周波電源14とプラズマ110とのインピーダンス整合を取る。ハイパスフィルタ16は、高周波電源14からの高周波電圧を通過させるとともに、第1及び第2のDCパルス電源17A、17Bからのパルス電圧が高周波電源14に流入するのを遮断する。ローパスフィルタ18A、18Bは、DCパルス電源17A、17BからのDCパルス電圧を通過させるとともに、高周波電源14からの高周波電圧がDCパルス電源17A、17Bに流入するのを遮断する。制御回路19は、CPU、CPUの制御プログラムやデータが格納されたメモリ、インタフェース回路等を有して構成されている。また、制御回路19は、第1のDCパルス電源17Aに第1のトリガ信号S1を出力して第1のDCパルス電圧V1の出力タイミングを制御するとともに、第1のDCパルス電圧V1のオフ期間に、当該オフ期間よりも短いパルス幅の第2のDCパルス電圧V2が対向電極13に印加されるように、第2のDCパルス電源17Bに第2のトリガ信号S2を出力して第2のDCパルス電圧V2の出力タイミングを制御する。ガス供給部20は、チャンバー11内に半導体ウエハWの処理に必要な、例えばCF4、C4F8、Cl2、HBr、O2、Ar、N2、H2等のガスを供給する。本実施の形態の動作次に、本実施の形態に係るプラズマ処理装置10の動作を図面を参照して説明する。以下の動作では、半導体ウエハW又は半導体ウエハW上の絶縁体を加工する場合について説明する。図2は、電圧波形を示す図である。図3aは、電極と半導体ウエハとの位置関係を示す図、図3bは、電極間の電位分布を示す図である。図4aは、微小幅の溝のチャージアップの様子を示す断面図、図4b、cは、微小幅の溝の底部の電荷を緩和する様子を示す断面図である。ガス供給部20から半導体ウエハW又は半導体ウエハW上の絶縁体の加工に必要なC4F8等のエッチングガスをチャンバー11内に供給するともに、ガス排気部21によってチャンバー11内を排気し、チャンバー11内を所定の真空度例えば、数Paに保つ。続いて、高周波電源14は、高周波電圧をウエハ設置電極12に印加する。制御回路19は、図2に示すように、第2のDCパルス電圧V2のパルス幅Bが第1のDCパルス電圧V1のオフ期間Aよりも短くなるようにトリガ信号S1、S2を出力する。第1のDCパルス電源17Aは、制御回路19からの第1のトリガ信号S1に同期して負の第1のDCパルス電圧V1、例えば1MHz、-500Vをウエハ設置電極12に印加する。第2のDCパルス電源17Bは、制御回路19からの第2のトリガ信号S2に同期して負の第2のDCパルス電圧V2、例えば1MHz、-300Vを対向電極13に印加する。ウエハ設置電極12には、高周波電圧に第1のDCパルス電圧V1が重畳した電圧が印加される。1ウエハ設置電極12への第1のDCパルス電圧V1の印加タイミングウエハ設置電極12への高周波電圧と第1のDCパルス電圧V1の印加により、ウエハ設置電極12と対向電極13との間にプラズマ110が形成され、ガスがイオン化する。また、ウエハ設置電極12及び対向電極13の表面近傍には、それぞれ正イオンが集合した状態のイオンシースionsheath:空間電荷層111a、111bが形成される。ウエハ設置電極12に第1のDCパルス電圧V1を印加するタイミングでは、図3bの実線0V、40V、-500Vを含む電位分布において、プラズマ110中の正イオン112がウエハ設置電極12側のイオンシース111bにおける電位差によって加速され、半導体ウエハW又は半導体ウエハW上の絶縁体に衝突してエッチングが行われる。そして、半導体ウエハW上の酸化膜、窒化膜等の絶縁体に溝又は穴を形成する場合、ウエハ設置電極12に第1のDCパルス電圧V1を印加するタイミングでは、図4aに示すように、微小幅の溝30の側面31が負にチャージアップし、底部32が電子不足により正にチャージアップする場合がある。このようなチャージアップが起きると、図4aの破線で示すように、溝30に入射した正イオン112に曲がりが生じたり、あるいは減速されたりして、これにより加工形状の悪化、エッチングストップ、チャージ電圧によるデバイスへのダメージ等を誘発する。2対向電極13への第2のDCパルス電圧V2の印加タイミング対向電極13に第2のDCパルス電圧V2を印加するタイミングでは、図3bの破線-300V、40V、0Vを含む電位分布において、正イオン112が対向電極13側のイオンシース111aにおける電位差によって加速され、対向電極13に衝突し、対向電極13から二次電子130が発生する。その二次電子130は、対向電極13側のイオンシース111aにおける電位差によって加速された後、電位40Vのプラズマ110を通過し、異方的に半導体ウエハWに向かって移動し、図4bに示すように、半導体ウエハW上の絶縁体表面上の溝30の底部32へと入射する。図4bに示すように、溝30の底部32に電子130が入射されることにより、図4cに示すように、溝30の側面31の負のチャージアップおよび底部32の正のチャージアップが緩和され、加工形状の悪化、エッチングストップ、チャージ電圧によるデバイスへのダメージ等が抑制される。なお、溝30全体が絶縁体の場合だけでなく、底部32が絶縁体の場合も同様に底部32の正イオンによるチャージアップを緩和することができる。ここで、正イオンによるチャージアップの緩和には、正のチャージアップが弱まるだけでなく、解消される場合も含まれる。上記のプラズマ処理装置10によって半導体ウエハWを加工する場合は、例えば素子分離溝等の凹部が形成され、半導体ウエハW上の絶縁体を加工する場合は、例えばコンタクトホール等の凹部が形成される。第1の実施の形態の効果以上説明した第1の実施の形態によれば、正イオンによるエッチングによって溝、ホール等の凹部のパターンの底部に生じる正のチャージアップを緩和させることができ、これにより加工精度の向上を図ることができる。また、第1のパルス電圧のオフ期間Aに第2のパルス電圧を印加することにより、第1のパルス電圧のオン期間に第2のパルス電圧を印加する場合と比べて、電子が減速されることが回避され、効率的にパターン底部へ電子を供給することが可能となる。なお、第2のDCパルス電圧V2のパルス幅Bが第1のDCパルス電圧V1のオフ期間Aと等しいか、長くてもよい。さらに、高周波電圧にパルス電圧を重畳してイオンエネルギー分布を狭帯化しているので、イオンエネルギーを制御することで、肩削りによる加工形状の悪化等を抑制することができる。[第2の実施の形態]図5は、本発明の第2の実施の形態に係るプラズマ処理装置の概略の構成を示す図である。第2の実施の形態は、第1の実施の形態の第1及び第2のDCパルス電源17A,17Bの代わりに単一のDCパルス電源17Cを用いたものである。第2の実施の形態に係るプラズマ処理装置1は、第1の実施の形態と同様に、チャンバー11、ウエハ設置電極12、対向電極13、高周波電源14、整合器15及びハイパスフィルタHPF16、ガス供給部20及びガス排気部21を有し、さらに、負の第1および第2のDCパルス電圧を出力するDCパルス電源17Cと、DCパルス電源17Cからの負の第1のDCパルス電圧をローパスフィルタLPF18Aを介してウエハ設置電極12に印加し、又はDCパルス電源17Cからの負の第2のDCパルス電圧をローパスフィルタLPF18Bを介して対向電極13に印加するようにスイッチング制御を行うスイッチング回路22とを有する。DCパルス電源17Cは、500kHz~3MHzの周波数、-100~-2500Vの負の第1および第2のDCパルス電圧、例えば1MHz、-500Vを生成し、スイッチング回路22によるスイッチング制御によりウエハ設置電極12又は対向電極13に印加するように構成されている。スイッチング回路22は、DCパルス電圧をウエハ設置電極12及び対向電極13に印加するタイミングが、第1の実施の形態と同様となるようにスイッチング制御を行う。但し、本実施の形態では、対向電極13に印加するDCパルス電圧は、ウエハ設置電極12に印加するDCパルス電圧と同じ値となる。本実施の形態によれば、プラズマ形成用のDCパルス電源とチャージアップ緩和用のDCパルス電源を共通化することができる。[第3の実施の形態]図6は、本発明の第3の実施の形態に係るプラズマ処理装置の電圧波形を示す図である。本実施の形態は、第1の実施の形態の第2のDCパルス電源17Bをバースト波として負のDCパルス電圧を出力するようにしたものであり、他は第1の実施の形態と同様に構成されている。この第3の実施の形態によれば、バースト波として対向電極13に印加した時間に応じて半導体ウエハW表面の正イオンによるチャージアップを緩和することができる。これにより効率的に二次電子が対向電極から放出され、半導体ウエハWのチャージアップの低減効果が向上する。また、バースト波としない第1及び第2の実施の形態と場合と比べて二次電子の発生量が減り、対向電極13の消耗を減らすことができる。本発明は、上記各実施の形態に限定されず、本発明の要旨を逸脱しない範囲内で種々な変形実施が可能である。"