以下の工程を含むことを特徴とする半導体装置の製造方法:a平面形状が四角形からなる上面と、前記上面に形成され、かつ前記上面の第1基板辺に沿って配置された複数のボンディングリードと、前記上面に形成され、かつ前記複数のボンディングリードとそれぞれ繋がり、かつ前記複数のボンディングリードから前記第1基板辺までそれぞれ到達する複数の第1配線と、前記上面とは反対側に位置し、かつ平面形状が四角形からなる下面と、前記上面または前記下面のうちの一方から他方に到達する複数の貫通孔と、前記複数の貫通孔のそれぞれの内部に形成され、かつ前記上面に形成された複数の第2配線を介して前記複数のボンディングリードとそれぞれ繋がる複数のスルーホール配線と、前記下面に配置され、かつ前記複数のスルーホール配線を介して前記複数のボンディングリードとそれぞれ電気的に接続された複数のバンプランドと、前記複数のボンディングリードおよび前記複数のバンプランドのそれぞれに形成されたメッキ層と、を有する配線基板を準備する工程;b前記工程aの後、平面形状が四角形からなる表面、前記表面の第1チップ辺に沿って配置された複数のボンディングパッド、および前記表面とは反対側の裏面を有する半導体チップを、前記裏面が前記配線基板の前記上面と対向するように、接着材を介して前記配線基板の前記上面上に搭載する工程;c前記工程bの後、前記複数のボンディングパッドと前記複数のボンディングリードとを、複数のワイヤを介してそれぞれ電気的に接続する工程;d前記工程cの後、前記配線基板の前記上面、前記半導体チップ、および前記複数のワイヤを樹脂で封止する工程;ここで、前記配線基板の前記複数の貫通孔は、平面視において、前記配線基板の前記上面の前記第1基板辺から前記上面の中央部に向かって、複数列に亘って配置されており、前記複数のボンディングリードよりも前記配線基板の前記上面の前記第1基板辺側に配置された前記複数の貫通孔の列数は、前記複数のボンディングリードよりも前記配線基板の前記上面の前記中央部側に配置された前記複数の貫通孔の列数よりも少なく、前記複数のボンディングリードは、平面視において、前記複数の貫通孔のうちの前記第1基板辺から第1列目に配置された1列目貫通孔群と、前記複数の貫通孔のうちの前記第1基板辺から第2列目に配置された2列目貫通孔群との間に配置されている。前記配線基板に形成された前記複数の貫通孔のうち、互いに隣り合う2個の貫通孔の間を通る前記第1配線の最多本数、および前記互いに隣り合う2個の貫通孔の間を通る前記第2配線の最多本数は、それぞれ2本であることを特徴とする請求項1記載の半導体装置の製造方法。前記配線基板の前記下面に配置された前記複数のバンプランドは、平面視において、前記配線基板の前記下面の第1基板辺から前記第1基板辺と対向する第2基板辺に向かって、複数列に亘って配置されており、前記複数のバンプランドの列数は、13列以上であることを特徴とする請求項1記載の半導体装置の製造方法。平面視において、前記配線基板の前記上面に搭載される前記半導体チップと、前記配線基板の前記上面に配置された前記複数のボンディングリードとの間隔は、前記複数のボンディングリードと、前記配線基板の前記第1基板辺との間隔よりも大きいことを特徴とする請求項1記載の半導体装置の製造方法。前記配線基板の前記上面に配置された前記複数のボンディングリードは、平面視において、前記配線基板の前記下面に配置された前記複数のバンプランドのうち、前記第1基板辺から第1列目に配置された1列目バンプランド群と、前記複数のバンプランドのうち、前記第1基板辺から第2列目に配置された2列目バンプランド群との間に配置されていることを特徴とする請求項1記載の半導体装置の製造方法。前記配線基板の前記下面に配置された前記複数のバンプランドのそれぞれは、平面視において、前記配線基板に形成された前記複数の貫通孔のそれぞれとずれた位置に配置されていることを特徴とする請求項1記載の半導体装置の製造方法。前記配線基板の前記下面に配置された前記複数のバンプランドのピッチは、0.5mmであることを特徴とする請求項1記載の半導体装置の製造方法。前記工程aで準備する前記配線基板の前記第1基板辺には、前記複数の第1配線とそれぞれ繋がる第3配線が配置されており、前記第3配線は、前記工程dの後、前記配線基板から除去されることを特徴とする請求項1記載の半導体装置の製造方法。前記工程dの後、前記配線基板の前記下面に配置された前記複数のバンプランドのそれぞれの表面に、前記半導体装置の外部接続端子を構成する半田材を接続する工程をさらに含むことを特徴とする請求項1記載の半導体装置の製造方法。前記複数のボンディングリードおよび前記複数のバンプランドのそれぞれに形成された前記メッキ層は、ニッケル膜と、前記ニッケル膜上に積層された金膜とからなることを特徴とする請求項1記載の半導体装置の製造方法。以下の工程を含むことを特徴とする半導体装置の製造方法:a平面形状が四角形からなる上面と、前記上面に形成され、かつ前記上面の第1基板辺に沿って配置された複数のボンディングリードと、前記上面とは反対側に位置し、かつ平面形状が四角形からなる下面と、前記上面または前記下面のうちの一方から他方に到達する複数の貫通孔と、前記複数の貫通孔のそれぞれの内部に形成され、かつ前記上面に形成された複数の配線を介して前記複数のボンディングリードとそれぞれ繋がる複数のスルーホール配線と、前記下面に配置され、かつ前記複数のスルーホール配線を介して前記複数のボンディングリードとそれぞれ電気的に接続された複数のバンプランドと、前記複数のボンディングリードおよび前記複数のバンプランドのそれぞれに形成されたメッキ層と、を有する配線基板を準備する工程;b前記工程aの後、平面形状が四角形からなる表面、前記表面の第1チップ辺に沿って配置された複数のボンディングパッド、および前記表面とは反対側の裏面を有する半導体チップを、前記裏面が前記配線基板の前記上面と対向するように、接着材を介して前記配線基板の前記上面上に搭載する工程;c前記工程bの後、前記複数のボンディングパッドと前記複数のボンディングリードとを、複数のワイヤを介してそれぞれ電気的に接続する工程;d前記工程cの後、前記配線基板の前記上面、前記半導体チップ、および前記複数のワイヤを樹脂で封止する工程;ここで、前記配線基板の前記複数の貫通孔は、平面視において、前記配線基板の前記上面の前記第1基板辺から前記上面の中央部に向かって、複数列に亘って配置されており、前記複数のボンディングリードは、平面視において、前記複数の貫通孔のうちの前記第1基板辺から第3列目に配置された3列目貫通孔群と、前記複数の貫通孔のうちの前記第1基板辺から第4列目に配置された4列目貫通孔群との間に配置され、前記配線基板の前記上面の前記第1基板辺と、前記複数の貫通孔のうちの前記第1基板辺から第1列目に配置された1列目貫通孔群との間には、配線が配置されていないことを特徴とする半導体装置の製造方法。前記配線基板に形成された前記複数の貫通孔のうち、互いに隣り合う2個の貫通孔の間を通る前記配線の最多本数は、2本であることを特徴とする請求項11記載の半導体装置の製造方法。前記配線基板の前記下面に配置された前記複数のバンプランドは、平面視において、前記配線基板の前記下面の第1基板辺から前記第1基板辺と対向する第2基板辺に向かって、複数列に亘って配置されており、前記複数のバンプランドの列数は、13列以上であることを特徴とする請求項11記載の半導体装置の製造方法。前記配線基板の前記上面に配置された前記複数のボンディングリードは、平面視において、前記配線基板の前記下面に配置された前記複数のバンプランドのうち、前記第1基板辺から第3列目に配置された3列目バンプランド群と、前記複数のバンプランドのうち、前記第1基板辺から第4列目に配置された4列目バンプランド群との間に配置されていることを特徴とする請求項11記載の半導体装置の製造方法。前記配線基板の前記下面に配置された前記複数のバンプランドのそれぞれは、平面視において、前記配線基板に形成された前記複数の貫通孔のそれぞれとずれた位置に配置されていることを特徴とする請求項11記載の半導体装置の製造方法。前記複数のボンディングリードおよび前記複数のバンプランドのそれぞれに形成された前記メッキ層は、ニッケル膜と、前記ニッケル膜上に積層されたパラジウム膜と、前記パラジウム膜上に積層された金膜とからなることを特徴とする請求項11記載の半導体装置の製造方法。本願発明者は、BGAに代表される面実装型半導体装置の多ピン化、小型化、および低コスト化を推進できる配線基板構造について検討した。その結果、これらの要求を満たすためには、前記特許文献1特に、図20に記載されているように、配線基板とこの配線基板上に搭載した半導体チップとの電気的な接続をワイヤボンディング方式で行うことが有効であると考えた。また、配線基板のボンディングリード電極パッド、ワイヤが接続される部分の表面に電解メッキ法でメッキ層を形成するための配線以下、給電線というを、各ボンディングリードから配線基板の周縁部端部まで同一の配線層同層にて個別に引き回す引き出すことが有効であると考えた。ここで、ボンディングリードと配線基板の周縁部との間に、他のボンディングリードに繋がる貫通孔貫通ビア、スルーホールが形成されている場合、メッキ用の給電線をボンディングリードと同一の配線層で引き回すためには、例えば、これらの貫通孔の間を通って給電線を配線基板の周縁部まで引き回さなければならない。しかし、BGAの多ピン化および小型化が進むにつれて、隣り合う貫通孔の間隔は、より狭くなる傾向にある。そのため、例えばボンディングリードを配線基板の中央部寄り周縁部から遠い位置に配置した場合には、各ボンディングリードから貫通孔配線基板の周縁部とボンディングリードとの間に配置された貫通孔の間を通って配線基板の周縁部まで引き回す給電線の本数が増えてしまい、この結果、全ての給電線をボンディングリードと同一の配線層で引き回すことが困難となる。他方、ボンディングリードをできるだけ配線基板の周縁部寄りに配置した場合には、ボンディングリードの内側配線基板の中央部側に配置される貫通孔の数が増えるため、ボンディングリードとその内側の貫通孔とを繋ぐ配線の引き回しが困難となる。本発明の目的は、半導体装置の製造に用いる配線基板の上面において、ボンディングリードと同一の配線層に形成される電解メッキ用の配線給電線、引き出し配線をできるだけ多く引き回す換言すると、できるだけ多くのピンを配置することが可能な配線レイアウトを提供することにある。本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。本願発明の一態様である半導体装置の製造方法は、a複数のボンディングリードと、複数の貫通孔と、を有する配線基板を準備する工程と、b前記工程aの後、複数のボンディングパッドを有する半導体チップを前記配線基板に搭載する工程と、c前記工程bの後、前記複数のボンディングパッドと前記複数のボンディングリードとを、複数のワイヤを介してそれぞれ電気的に接続する工程と、を含み、前記配線基板の前記複数の貫通孔は、平面視において、前記配線基板の上面の第1基板辺から前記上面の中央部に向かって、複数列に亘って配置されており、前記複数のボンディングリードよりも前記配線基板の前記上面の前記第1基板辺側に配置された前記複数の貫通孔の列数は、前記複数のボンディングリードよりも前記配線基板の前記上面の前記中央部側に配置された前記複数の貫通孔の列数よりも少なく、前記複数のボンディングリードは、平面視において、前記複数の貫通孔のうちの前記第1基板辺から第1列目に配置された1列目貫通孔群と、前記複数の貫通孔のうちの前記第1基板辺から第2列目に配置された2列目貫通孔群との間に配置されているものである。本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下の通りである。上記した本願発明の一態様によれば、配線基板に配置可能なピン外部接続端子の数を最大限増やすことができるので、この配線基板を用いて製造される半導体装置の多ピン化、小型化、および低コスト化を推進することができる。以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、以下の実施の形態では、特に必要なときを除き、同一または同様な部分の説明を原則として繰り返さない。さらに、実施の形態を説明する図面においては、構成を分かり易くするために、平面図であってもハッチングを付す場合や、断面図であってもハッチングを省略する場合がある。実施の形態1本願発明者は、BGAの多ピン化、小型化、および低コスト化を推進するために、BGAの製造に用いる配線基板の外形寸法を大きくすることなく、できるだけ多くのピン外部接続端子を高密度に配置する方法について検討した。通常、BGA用の配線基板を設計する場合は、搭載すべき半導体チップの端子電極パッドの数やチップサイズに合わせて配線設計を行っており、配線基板の適用範囲を意識したピン数の設定やサイズの設定を行っていなかった。そのため、顧客から要求されるBGAの外形寸法とチップ仕様とが合致しなくなる場合があり、配線基板の外形寸法が当初の設計よりも大きくなったり、外形寸法の増加を避けるために高価な配線基板を使わざるを得なくなったりするケースが発生していた。そこで、本願発明者は、搭載すべき半導体チップの端子数やチップサイズを前提とした基板設計方法ではなく、配線基板の最大効率化の観点に立って、BGAの多ピン化、小型化、および低コスト化について検討した。ここでは、BGAの低コスト化の観点から、配線基板は、ビルドアップ層を有する高価な多層配線基板ではなく、安価な汎用2層配線基板の使用を前提とする。汎用2層配線基板とは、例えばガラス繊維や炭素繊維などに樹脂を含浸させたコア層絶縁基材の両面に銅箔を貼り付け、この銅箔をエッチングして配線層を形成するサブトラクティブ方式の配線基板を意味する。このような汎用2層配線基板の場合、その上面表面、チップ搭載面、樹脂封止面の配線層と下面裏面、実装面の配線層BGAの外部接続端子である半田ボールが接続されるバンプランドは、配線基板の上下面の一方から他方に貫通する貫通孔貫通ビア、スルーホール内の導電層スルーホール配線を介して電気的に接続される。上記スルーホール配線とバンプランド電極パッドとの接続方式には、バンプランドの位置を貫通孔とずらして配置するスタッガードビア方式と、バンプランドを貫通孔の直下に配置するパッドオンビア方式とがある。これらの方式のうち、パッドオンビア方式は、バンプランドと貫通孔とを繋ぐ配線の引き回しが不要となるので、スタッガードビア方式に比べて高密度な配線レイアウトが可能となる。その反面、パッドオンビア方式は、貫通孔内をスルーホール配線で完全に埋め込む必要があるので、メッキ工程に長時間を要し、スタッガードビア方式に比べて配線基板の製造コストが増加する。従って、ここでは、より安価なスタッガードビア方式の2層配線基板を使用する場合について検討する。また、ここでは、上記2層配線基板に半導体チップを搭載する方式として、高価なバンプ電極を使用するフリップチップ方式ではなく、配線基板の上面にボンディングリード電極パッドを形成し、半導体チップの表面主面のボンディングパッド電極パッドとボンディングリードをワイヤで接続する方式を採用する。まず、スタッガードビア方式の採用に伴う配線レイアウトの制約について説明する。図1は、スタッガードビア方式を採用した2層配線基板の一部コーナー部を示す平面図であり、図中の符号10は配線基板、11は貫通孔、12はバンプランド、13はボンディングリード、14は給電線を示している。図1に示すように、貫通孔11およびバンプランド12は、配線基板10の辺基板辺と平行な方向に沿って行列状に配置される。また、バンプランド12のそれぞれは、平面視において、対応する貫通孔11とずれた位置に配置される。配線基板10の行方向に沿って配置される貫通孔11のピッチと列方向に沿って配置される貫通孔11のピッチは、互いに等しい。同様に、配線基板10の行方向に沿って配置されるバンプランド12のピッチと列方向に沿って配置されるバンプランド12のピッチは、互いに等しい。以下では、配線基板10の周縁部に最も近い位置に配置される行方向および列方向の貫通孔11を1列目貫通孔群と呼び、この1列目貫通孔群の内側配線基板10の中央部側に配置される行方向および列方向の貫通孔11を、外側周縁部側から順に2列目貫通孔群、3列目貫通孔群、...と呼ぶことにする。同様に、配線基板10の周縁部に最も近い位置に配置される行方向および列方向のバンプランド12を1列目バンプランド群と呼び、この1列目バンプランド群の内側に配置される行方向および列方向のバンプランド12を、外側から順に2列目バンプランド群、3列目バンプランド群、...と呼ぶことにする。上記のようなスタッガードビア方式を採用した配線基板10の上面に複数のボンディングリード13を形成する場合、ボンディングリード13は、上記した複数列の貫通孔群のうち、いずれか一列の貫通孔群を取り除いた領域に配置される。すなわち、ボンディングリード13は、ある任意の列の貫通孔群とそれよりも2列内側の貫通孔群との間に配置される。その結果、配線基板10に最大限配置できる貫通孔11の数は、配線基板10に最大限配置できるバンプランド12の数よりも少なくなる。すなわち、有効なバンプランド12の数貫通孔11に接続可能なバンプランド12の数は、ボンディングリード13を形成しない場合に比べて減少する。ここで、バンプランド12が配線基板10の下面においてN行、N列に配置されるとすると、配線基板10に最大限配置できるバンプランド12の数は、N×N個となる。この場合、配線基板10の周縁部に最も近い位置に配置される貫通孔111列目貫通孔群の数は、一つの基板辺あたりN1個となるので、配線基板10に最大限配置できる貫通孔11の数は、N1×N1個となる。すなわち、配線基板10に最大限配置できる貫通孔11の数は、配線基板10に最大限配置できるバンプランド12の数よりも2N1個だけ多くなる。これは、スタッガードビア方式を採用した配線基板10の場合、バンプランド12が貫通孔11とずれた位置に配置されるので、配線基板10に貫通孔11を最大限配置し、かつ、配線基板10の下面に貫通孔11と同数のバンプランド12を配置しようとすると、図1に示すように、配線基板10の周縁部に最も近い位置に配置されるバンプランド121列目バンプランド群の一部が配線基板10の外側に配置されてしまうためである。次に、配線基板10の上面にボンディングリード13を形成するために、M列目貫通孔群に属する貫通孔11を取り除くとすると、取り除かれる貫通孔11の数は、N1-2×M-1-1×4=4N-2M2となる。従って、この場合、配線基板10に最大限配置できる貫通孔11の数は、N1×N1-4N-2M22N1=N2-2N8M-7となる。次に、電解メッキ用給電線の引き回しに伴う配線レイアウトの制約について説明する。上記配線基板10の上面に形成されるボンディングリード13には、金Auからなるワイヤ以下、Auワイヤというの一端が接続される。そのため、ボンディングリード13の表面には、Auワイヤとの接着力を向上させるために金Auメッキが施される。また、配線基板10の下面に形成されるバンプランド12には、錫Snあるいは錫Sn合金からなる半田ボールが接続される。そのため、バンプランド12の表面には、半田ボールの濡れ性の向上、および半田材料Snとバンプランド材料Cuとの相互拡散の抑制を目的として金Auメッキが施される。ボンディングリード13およびバンプランド12の表面に金Auメッキを施す方法には、電解メッキ法と無電解メッキ法とがあるが、ここでは、より広く使用されている電解メッキ法を使用する場合について検討する。電解メッキ法を用いてボンディングリード13およびバンプランド12の表面に金Auメッキを施す場合は、配線基板10の周縁部の外側に、各基板辺に沿って給電線以下、主給電線と呼ぶを配置する。そして、貫通孔11のそれぞれとこの主給電線とを給電線第1配線、引き出し配線14で電気的に接続し、外部電源から主給電線および給電線14を通じて各貫通孔11およびこれと電気的に接続されるボンディングリード13およびバンプランド12に電流を流し、それらの表面に金Auメッキ層を形成する。なお、配線基板10の周縁部の外側に配置される主給電線は、BGAの製造工程の途中で除去され、完成したBGAの配線基板には残らないので、図1には示していない。このように、電解メッキ法を用いてボンディングリード13およびバンプランド12の表面に金Auメッキを施す場合は、配線基板10の周縁部の外側に配置される主給電線と各貫通孔11とを電気的に接続する給電線14を引き回す必要がある。スタッガードビア方式を採用した配線基板10の場合、配線基板10の下面には、貫通孔11が存在するだけでなく、貫通孔11とずれた位置にバンプランド12が配置される。そのため、配線基板10の下面には給電線14を引き回す領域が殆ど存在しないことから、給電線14は、原則として配線基板10の上面、すなわちボンディングリード13と同一の配線層に形成しなければならない。配線基板10の上面に給電線14を配置する場合、配線基板10の内側中央部側の貫通孔群に属する貫通孔11に接続される給電線14は、より外側周縁部側の貫通孔群に属する貫通孔11の間を通って主給電線に接続される。そのため、貫通孔11の間を通って主給電線に接続される給電線14の本数は、配線基板10の最も外側周縁部側の1列目貫通孔群に属する貫通孔11の間を通る給電線14が最多となり、配線基板10の中央部に近い列の貫通孔群ほど、貫通孔11の間を通る給電線14が少なくなる。貫通孔11の間を通る給電線14の本数は、貫通孔11の間に配置可能な給電線14の本数によって制約される。すなわち、配線基板に配置されるピンの数が少ない場合は、貫通孔同士のピッチを十分に広くすることができるので、互いに隣り合う2個の貫通孔の間に多数の給電線を通すことができる。しかし、配線基板に配置されるピンの数が増加すると、それに伴って貫通孔のピッチが狭くなるので、隣り合う2個の貫通孔の間に多数の給電線を通すことが困難となる。例えば、ピンピッチが0.5mm規格の2層配線基板の場合、貫通孔の径は一般に0.25mmであり、サブトラクティブ工法の一般ルールで給電線のラインアンドスペースL/Sを50μm/50μmとすると、隣り合う2個の貫通孔の間に通すことのできる給電線の本数は、最多でも2本となる。ここで、図1に示した配線基板10のM列目貫通孔群に属する貫通孔11を取り除き、そこにボンディングリード13を配置する場合を考えると、ボンディングリード13の外側周縁部側に位置するM-1列目貫通孔群に属する貫通孔11の数は、N1-2×M-2-1=N-2M4M≧2、但し、配線基板10のコーナー部で重複する貫通孔11の数を除くとなる。従って、M-1列目貫通孔群に属する貫通孔11の間に配置可能な給電線の本数は、一つの基板辺あたり最大でN-2M4N-2M4×2=3N-2M4となる。上述した考察に基づき、配線基板のピンピッチ=0.5mm、隣り合う2個の貫通孔の間に配置可能な給電線の最多本数=2本とした場合、この配線基板に配置可能なピン数と給電線の本数との関係を図2に纏めた。また、この図2をグラフ化したものを図3に示す。図3のグラフの横軸は、バンプランドピンの列数を示しており、例えば列数が10の場合は、配線基板の下面に10列×10行のバンプランドを配置することを意味している。図3に示すように、バンプランドの列数が12以下の場合、この配線基板に配置可能なピン数は、1列目貫通孔群に属する貫通孔の間を通る給電線の本数よりも少ない。従って、バンプランドの列数が12以下の場合は、ボンディングリードを何列目の貫通孔群に配置しようと、すべての給電線を貫通孔の間に通すことができる。これに対し、バンプランドの列数が13以上の場合は、配線基板に配置可能なピン数が1列目貫通孔群に属する貫通孔の間を通る給電線の本数よりも多くなる。すなわち、バンプランドの列数が13以上の場合、配線基板の上面に配置可能な給電線の本数は、1列目貫通孔群に属する貫通孔の間を通る給電線の本数によって決まる。言い換えると、バンプランドの列数が13以上の場合、配線基板に配置可能なピン数の最大値は、1列目貫通孔群に属する貫通孔の間に配置可能な給電線の総本数に等しい。以上の検討結果から、バンプランドの列数が13以上の多ピンで、かつ隣り合う2個の貫通孔の間に通すことのできる給電線の本数が最多でも2本となる狭ピッチの配線基板においては、1列目貫通孔群の内側配線基板の中央部側の2列目貫通孔群を取り除き、1列目貫通孔群と3列目貫通孔群との間にボンディングリードを配置したとき、配線基板に最も多くのピンを配置できることが明らかとなった。図4は、上記の検討結果に基づいて作製した配線基板の上面側平面図、図5は、この配線基板の下面側平面図、図6は、図4および図5のA-A’線断面図である。配線基板20は、ガラス繊維にエポキシ樹脂を含浸させたコア層21と、コア層21の上下両面側に形成された配線層とを有する2層配線基板であり、その平面形状は四角形正方形である。配線基板20の両面の配線層は、コア層21の両面に貼り付けた銅箔をエッチングするサブトラクティブ方式によって形成されている。配線基板20Aには、コア層21を貫通してその上下面の一方から他方に達する複数の貫通孔22が形成されている。これらの貫通孔22は、配線基板20Aの各基板辺に沿って行列状に配置されており、配線基板20Aの周縁部に最も近い位置に配置された1列目貫通孔群の場合、行方向および列方向に沿った貫通孔22の数は、それぞれ18個である。また、隣り合う貫通孔11のピッチは、行方向、列方向共に0.5mmである。上記複数の貫通孔22のそれぞれの内部には、配線基板20Aの上面の配線層と下面の配線層とを電気的に接続するためのスルーホール配線23図6が形成されている。スルーホール配線23は、無電解メッキ法および電解メッキ法によって形成された銅Cu膜からなる。なお、スルーホール配線23は、無電解メッキ法のみによって形成してもよいが、製造時間、さらには形成される配線の品質を考慮した場合は、電解メッキ法を併用することが好ましい。配線基板20Aの上面において、1列目貫通孔群とそれよりも内側配線基板20Aの中央部側の2列目貫通孔群との間には、複数のボンディングリード24が形成されている。これらのボンディングリード24は、配線基板20Aの4つの基板辺のそれぞれに沿って一列に配置されている。上記複数のボンディングリード24のそれぞれと、貫通孔22のそれぞれの内部に形成されたスルーホール配線23は、配線基板20Aの上面に形成された表面配線第2配線25を介して電気的に接続されている。配線基板20Aの上面には、上記複数のボンディングリード24のそれぞれと電気的に接続され、かつボンディングリード24のそれぞれから配線基板20Aの基板辺まで達する複数の給電線第1配線26が形成されている。上記複数の給電線26のそれぞれは、複数の貫通孔22のそれぞれの内部に形成されたスルーホール配線23と電気的に接続されている。1列目貫通孔群に属する貫通孔22内のスルーホール配線23は、給電線26に直接接続されており、ボンディングリード24よりも内側の貫通孔群に属する貫通孔22内のスルーホール配線23は、表面配線25とボンディングリード24とを介して給電線26に接続されている。上記複数の給電線26のうち、ボンディングリード24の内側配線基板20Aの中央部側に配置された貫通孔22内のスルーホール配線23に接続された給電線26は、1列目貫通孔群に属する貫通孔22の間を通って配線基板20Aの基板辺まで達している。1列目貫通孔群に属する貫通孔22の間には、これらの給電線26が2本ずつ配置されている。配線基板20Aの下面には、複数のバンプランド27が形成されている。これらのバンプランド27の表面には、BGAの製造工程の途中で半田ボールが接続される。半田ボールは、BGAの外部接続端子を構成する電極であり、BGAは、この半田ボールを介して各種電子機器のマザーボード実装基板に実装される。上記複数のバンプランド27は、配線基板20Aの各基板辺に沿って行列状に配置されており、配線基板20Aの周縁部に最も近い位置に配置された1列目バンプランド群の場合、行方向および列方向に沿った貫通孔22の数は、それぞれ17個である。また、隣り合うバンプランド27のピッチは、行方向、列方向共に0.5mmである。上記複数のバンプランド27のそれぞれは、貫通孔22とずれた位置に配置されており、配線基板20Aの下面に形成された裏面配線28を介して貫通孔22内のスルーホール配線23と電気的に接続されている。図6に示すように、配線基板20Aの上面は、ボンディングリード24の表面とその近傍の領域とを除き、絶縁材料からなるソルダレジスト29によって被覆されている。同様に、配線基板20Aの下面は、バンプランド27の表面を除き、ソルダレジスト絶縁膜29によって被覆されている。配線基板20Aの上面に露出したボンディングリード24の表面、および配線基板20Aの下面に露出したバンプランド27の表面には、前述の給電線26を利用した電解メッキ法によって、ニッケルNiと金Auの2層膜からなるメッキ層30が形成されている。なお、平面図図4および図5には、ソルダレジスト29の図示が省略されている。比較のために、バンプランド27の列数は上記配線基板20Aと同じ17個であるが、2列目貫通孔群の内側2列目貫通孔群と3列目貫通孔群との間にボンディングリード24を配置した例を図7に示す。この場合は、ボンディングリード24よりも外側に位置する2列目貫通孔群に属する貫通孔22の間に給電線26だけでなく、表面配線25ボンディングリード24よりも内側に配置された貫通孔22内のスルーホール配線23に接続される表面配線25を配置しなければならないので、図4~図6に示す配線基板20Aに比べて、配置可能な給電線26および表面配線25の本数が減少する。従って、その分、ボンディングリード24よりも内側に配置される貫通孔22の数が減少するため、配線基板に最大限配置可能なピン数も減少することが分かる。次に、上記配線基板20Aを用いたBGAの製造方法について説明する。ここでは、BGAの製造工程の簡略化すなわち低コスト化および小型化のために、図8~図10に示すような大型配線基板マップ基板100を使用する。図8は、大型配線基板100の上面を示す平面図、図9は、大型配線基板100の下面を示す平面図、図10は、大型配線基板100の短辺方向に沿った断面図である。大型配線基板100は、上記配線基板20を複数個繋ぎ合わせた構造になっており、BGAの組み立てが完了した後、大型配線基板100をダイシングしてBGAを個片化することにより、1枚の大型配線基板100から複数個のBGAが取得される。以下では、大型配線基板100のダイシング領域によって囲まれた複数の領域図8および図9の二点鎖線で示す四角形の領域のそれぞれをデバイス領域101と称する。図8および図9に示すように、大型配線基板100は、2つのデバイス領域101を有しているので、この大型配線基板100から2個のBGAを取得することができる。なお、実際の大型配線基板は、行方向および列方向にそれぞれ多数のデバイス領域101を配置したマトリクス構成になっているが、ここでは、図面を見易くするために、2つのデバイス領域101を有する大型配線基板100を使って説明する。BGAの製造に用いる配線基板として、特にその外形寸法が大きい場合には、複数のデバイス領域101を有する大型配線基板100ではなく、一つのデバイス領域101を有する個片タイプオンパックタイプの配線基板を使用することもできる。しかし、この場合は、後述する半導体チップの樹脂封止工程において、配線基板の周縁部全体4つの基板辺をモールド金型でクランプしなければならない。そのため、デバイス領域101の周縁部と1列目貫通孔群との間に金型のクランプ領域を設けた分、デバイス領域101の外形寸法が大きくなってしまう。従って、本実施の形態1のように、ボンディングリード24を配線基板20Aの周縁部に配置する場合、BGAの小型化の観点からは、多数のデバイス領域101を行列状に配置した大型配線基板を使用することが望ましい。図8に示すように、大型配線基板100の上面の各デバイス領域101内には、前述した配線層ボンディングリード24、表面配線25、給電線26が形成されている。また、各デバイス領域101の外側には、各デバイス領域101内の給電線26に電気的に接続された主給電線第3配線31が行列状に形成されている。図9に示すように、大型配線基板100の下面の各デバイス領域101内には、前述した配線層バンプランド27、裏面配線28が形成されている。これらの配線層は、大型配線基板100の上面の各デバイス領域101内に行列状に形成された貫通孔22内のスルーホール配線23を介して大型配線基板100の上面の配線層に電気的に接続されている。また、大型配線基板100の上面は、ボンディングリード24の表面とその近傍の領域とを除き、ソルダレジスト29によって被覆されており、大型配線基板100の下面は、バンプランド27の表面を除き、ソルダレジスト29によって被覆されている。上記大型配線基板100を使ってBGAを組み立てるには、まず、図11および図12に示すように、大型配線基板100の上面に接着剤32を介して半導体チップ33を搭載する。平面形状が四角形の単結晶シリコンからなる半導体チップ33は、その表面主面に、かつ、この表面の辺に沿って複数のボンディングパッド電極パッド34が形成されており、この表面と反対側の裏面を大型配線基板10の上面と対向させた状態でデバイス領域101の中央部に搭載される。ここで、本実施の形態1で使用する半導体チップ33は、デバイス領域101の外形寸法に対して比較的小さいサイズのものである。そのため、図11に示すように、平面視において、半導体チップ33の周縁部端部とボンディングリード24との間隔L1が、ボンディングリード24とデバイス領域101の周縁部端部との間隔L2よりも大きくなるL1>L2ように、大型配線基板100に搭載される。このとき、次の工程でボンディングリード24と半導体チップ33とを接続するワイヤの長さを短くすることを考慮した場合は、ボンディングリード24を半導体チップ33の近傍に配置することが考えられる。しかし、このようにすると、ボンディングリード24を1列目貫通孔群と2列目貫通孔群との間に配置することができなくなり、BGAの多ピン化、小型化、および低コスト化を推進することが困難となる。そのため、本実施の形態1では、比較的小さいサイズアの半導体チップ33を使用する場合であっても、あえて1列目貫通孔群と2列目貫通孔群との間にボンディングリード24を配置している。他方、上記の間隔L1が間隔L2よりも小さくなるL1<L2ような大きいサイズの半導体チップを使用する場合は、BGAの多ピン化、小型化、および低コスト化だけでなく、さらに、次の工程でボンディングリード24と半導体チップとを接続するワイヤの長さを短くできる利点もある。しかし、例えば2列目貫通孔群よりもデバイス領域101の周縁部側に半導体チップ33の周縁部が位置するような外形寸法の大きい半導体チップを使用した場合は、ボンディングリード24を1列目貫通孔群の内側に配置することができず、1列目貫通孔群の外側に配置しなければならないので、配線基板に配置できるピンの数が減少してしまう。次に、図13および図14に示すように、大型配線基板100の上面に形成されたボンディングリード24と、半導体チップ33の表面のボンディングパッド34とを金Auワイヤ35によって電気的に接続する。金Auワイヤ35のボンディングは、例えば熱と超音波とを併用するボールボンディング法を用いて行う。なお、図面を見易くするため、図13には、金Auワイヤ35の一部のみが図示されている。次に、単一のキャビティを備えた一括モールドタイプの金型図示せずを使用し、図15および図16に示すように、大型配線基板20の上面に搭載された2個の半導体チップ33を単一の樹脂封止体36によって一括封止する。半導体チップ33の樹脂封止方法として、複数のキャビティを備えた個片モールドタイプを金型を使用し、複数の半導体チップ33を個別に封止する方法もある。しかし、この場合は、隣り合うデバイス領域101の間に金型をクランプする領域が必要となるため、ボンディングリード24をデバイス領域101に近接して配置することが困難となる。すなわち、この場合は、金型のクランプ領域を設ける分、デバイス領域101の面積が増加する。従って、BGAの小型化を考慮した場合は、2個の半導体チップ33を単一の樹脂封止体36で一括封止することが望ましい。次に、図17に示すように、大型配線基板100の下面に形成されたバンプランド27の表面に半田ボール37を接続する。半田ボール37は、例えば錫Sn単体、または錫にビスマスBi、亜鉛Zn、銀Ag、銅Cuのうち、いずれか一種以上の元素を少量添加したSn合金などで構成される。バンプランド37の表面に半田ボール37を接続するには、例えばボール状に成形した半田材をバンプランド37の表面に搭載した後、大型配線基板100を加熱して半田材をリフローさせる。次に、上記大型配線基板100を各デバイス領域101の外縁に沿ってダイシングすることにより、図18に示すように、BGA40を個片化する。このとき、大型配線基板100のデバイス領域101の外側に形成されていた主給電線31も同時に切断されるので、個片化されたBGA40には主給電線31が残らない。その後、個片化されたBGA40の外観観検査および電気特性検査を行い、良品のBGA40を選別することにより、BGA40の製造工程が完了する。このように、本実施の形態で説明した配線レイアウトを適用することにより、配線基板に最も多くのピンを配置することができるので、この配線基板を用いて製造されるBGAの多ピン化、小型化、および低コスト化を推進することができる。実施の形態2本実施の形態2では、無電解メッキ法を用いてボンディングリード13およびバンプランド12の表面にメッキ層を形成する場合について説明する。無電解メッキ法で形成するメッキ層は、電解メッキ法で形成するメッキ層と同じくニッケルNiと金Auの2層膜で構成してもよいが、ニッケル膜と金膜との間にパラジウムPd膜を挟んだ3層膜で構成することにより、品質の安定したメッキ層を形成することができる。無電解メッキ法の場合、前記実施の形態1で説明した電解メッキ法との違いは、ボンディングリード24から配線基板の基板辺周縁部まで達する給電線26の引き回しが不要になることである。従って、電解メッキ法を用いる場合に比べて配線レイアウトの自由度が向上し、同一設計ルールの配線基板により多くのピンを配置することが可能となる。給電線26の引き回しが不要になると、配線基板の上面の配線層は、ボンディングリード24、およびボンディングリード24と貫通孔22内のスルーホール配線23とを接続する表面配線25のみとなる。一端が必ず配線基板の基板辺まで達する給電線26と異なり、表面配線25は、ボンディングリード24の内側からも外側からも引き出すことができる。従って、配線基板により多くのピンを配置するためには、ボンディングリード24の内側に向かって引き出される表面配線25と、外側に向かって引き出される表面配線25とができるだけ効率よく配置される位置にボンディングリード24を配置すればよい。電解メッキ法でAuメッキを施す前記実施の形態1と同様、配線基板に配置可能なピンの数は、バンプランド27の列数によって変わってくる。バンプランド27の列数が増加するに伴い、ピンの数は、行方向および列方向に二次元的に増加するが、ボンディングリード24から引き出される表面配線25の通路となる貫通孔22の数は、一次元的行方向または列方向にしか増加しない。そのため、バンプランド27の列数が少ない場合は、ほとんどのピンに表面配線25を接続できるが、バンプランド27の列数が増えてくると、表面配線25が引き回せないピンが増えてくる。このように、無電解メッキ法を用いる場合は、配線基板に配置可能なピンの数は、ボンディングリード24の内側の貫通孔22に向かって引き出される表面配線25の本数と、ボンディングリード24の外側の貫通孔22に向かって引き出される表面配線25の本数とによって決まることになる。以上のことから、無電解メッキ法を用いる場合は、ボンディングリード24の外側に配置される貫通孔22の数が、ボンディングリード24の内側に配置される貫通孔22の数よりも僅かに多くなるような位置にボンディングリード24を配置することにより、配線基板に配置可能なピン数を最大限に増やすことができる。図19は、上記の検討結果に基づいて作製した配線基板の上面側平面図、図20は、この配線基板の下面側平面図である。配線基板20Bは、給電線26を配置しないことを除き、前記実施の形態1の配線基板20Aと同一の設計ルールで製造されている。すなわち、バンプランド27の列数は17、隣り合う貫通孔11のピッチは行方向、列方向共に0.5mm、隣り合う2個の貫通孔の間に配置可能な表面配線25の最多本数は、2本である。この場合、ボンディングリード24を3列目貫通孔群と4列目貫通孔群との間に配置すると、ボンディングリード24の外側に配置される貫通孔22の数は、一つの基板辺あたり45個となる。また、ボンディングリード24の外側の3列目貫通孔群に属する貫通孔22の間を通過する表面配線25の本数は、3列目貫通孔群に属する貫通孔22に接続される表面配線25の本数を含めると、貫通孔1ピッチあたり3本であることから、一つの基板辺あたり39本となる。これに対し、ボンディングリード24を3列目貫通孔群よりも外側に配置した場合は、ボンディングリード24から外側に向かって引き出される表面配線25の一部が配置できなくなる。また、ボンディングリード24を4列目貫通孔群よりも内側に配置した場合は、ボンディングリード24から内側に向かって引き出される表面配線25の一部が配置できなくなる。従って、ボンディングリード24を3列目貫通孔群と4列目貫通孔群との間に配置することにより、配線基板20Bに配置可能なピンの数を最大限に増やすことができる。以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。前記実施の形態では、配線基板のバンプランドに接続する外部接続端子として半田ボールを使用するBGAについて説明したが、バンプランドに接続する外部接続端子として、平坦な半田材を使用するLGAなどに適用することもできる。なお、実施の形態1の図4~図6に示した配線基板20の下面の中央部付近に、ダミーのバンプランドあるいはGND配線に接続されるバンプランドを配置し、このダミーのバンプランドに半田ボールあるいは平坦な半田材を接続することにより、BGAの放熱性を向上させることができる。前記実施の形態では、貫通孔内の導電層スルーホール配線を介して上面の配線層と下面の配線層とを電気的に接続する2層配線基板を使用したが、配線層の数は2層に限定されるものではない。すなわち、配線基板の上下面の一方から他方に貫通する貫通孔内の導電層を介して複数の配線層同士を電気的に接続する構造の配線基板であれば、4層あるいはそれ以上の配線層を有する配線基板であっても、実施の形態で説明した配線レイアウトを適用することができる。前記実施の形態では、バンプランドの位置を貫通孔とずらして配置するスタッガードビア方式の配線基板を使用したが、バンプランドを貫通孔の直下に配置するパッドオンビア方式の配線基板を使用することもできる。この場合は、配線基板の下面において、隣り合うバンプランドの間により多くの裏面配線を配置することができ、また、給電線の一部を配線基板の下面に配置することもできる。従って、スタッガードビア方式の配線基板を使用する場合に比べて配線レイアウトの自由度が向上し、同一設計ルールの配線基板により多くのピンを配置することが可能となるが、実施の形態で説明した配線レイアウトは、パッドオンビア方式の配線基板を使用する場合にも適用することができる。すなわち、パッドオンビア方式の配線基板を使用する場合であっても、電解メッキ法を用いてボンディングリードおよびバンプランドの表面にメッキ層を形成する場合は、実施の形態1で説明した配線レイアウトを適用し、無電解メッキ法を用いてメッキ層を形成する場合は、実施の形態2で説明した配線レイアウトを適用すればよい。これにより、パッドオンビア方式の配線基板に最も多くのピンを配置することが可能となる。