"基板の上方に導電性部材を形成する工程と、前記導電性部材を覆う絶縁膜を形成する工程と、前記絶縁膜の上方にマスクを形成する工程と、前記マスクの開口部の半径を取得する工程と、前記開口部の位置ずれ量を取得する工程と、前記開口部の前記半径及び前記位置ずれ量と、前記マスクを用いたエッチングによって前記絶縁膜に形成されるホールに必要な半径の最小値と、前記ホールと前記導電性部材との間にリーク電流が発生しないために必要な限界距離とから、前記開口部の半径と前記ホールに許容される半径との半径差を算出する工程と、前記半径差から前記ホールを形成するエッチング条件を決定する工程と、決定された前記エッチング条件を用いて、前記ホールを形成する工程と、を含むことを特徴とする半導体装置の製造方法。前記開口部の半径をr、前記位置ずれ量をΔX、前記ホールに必要な半径の最小値をRx、前記限界距離をS、前記開口部と前記ホールの半径差をESとしたときに、rΔX-S<ES<r-Rxを満たすように、前記ホールのエッチング条件を決定することを特徴とする請求項1に記載の半導体装置の製造方法。前記半径差として、{rΔX-Sr-Rx}/2を演算した値を用いることを特徴とする請求項2の記載の半導体装置の製造方法。絶縁膜の上方に形成したマスクの開口部の半径と、前記開口部の位置ずれ量と、前記マスクを用いて前記絶縁膜をエッチングして形成するホールに必要な半径の最小値と、前記ホールと前記絶縁膜で覆われた導電性部材との間にリーク電流が発生しないために必要な限界距離とを用いて、前記開口部の半径と前記ホールに許容される半径との半径差を算出する半径差算出部と、前記半径差から前記ホールを形成するときのエッチング条件を決定する条件設定部と、前記エッチング条件を用いた前記ホールの形成を指令する装置制御部と、を含むことを特徴とする半導体装置の製造装置。しかしながら、マスクの開口径からエッチング条件を決定する方法では、レジスト膜の露光位置がずれていたときに、ゲート電極とコンタクトホールとの間の距離が短くなって、リーク電流が発生する可能性があった。さらに、コンタクトホールの位置ずれ量から露光位置を修正する方法では、レジスト膜の開口部が設計値より大きかった場合には、リーク電流が発生し易くなった。また、レジスト膜の開口部が設計値より小さかった場合には、コンタクト抵抗が大きくなり過ぎることがあった。ここで、リーク電流が発生したり、コンタクト抵抗が大きくなったりすると、層間絶縁膜の上からレジスト膜を剥離して、再度、レジスト膜の形成及びパターニングが行われる。このようなレジスト膜の形成及びパターニングのやり直しは、生産効率を低下させる原因になっていた。この発明は、このような事情に鑑みてなされたものであり、リーク電流の発生やコンタクト不良の発生を低減し、レジスト膜やパターニングを再度行う再生率を低減させることを目的とする。実施形態の一観点によれば、基板の上方に導電性部材を形成する工程と、前記導電性部材を覆う絶縁膜を形成する工程と、前記絶縁膜の上方にマスクを形成する工程と、前記マスクの開口部の半径を取得する工程と、前記開口部の位置ずれ量を取得する工程と、前記開口部の前記半径及び前記位置ずれ量と、前記マスクを用いたエッチングによって前記絶縁膜に形成されるホールに必要な半径の最小値と、前記ホールと前記導電性部材との間にリーク電流が発生しないために必要な限界距離とから、前記開口部の半径と前記ホールに許容される半径との半径差を算出する工程と、前記半径差から前記ホールを形成するエッチング条件を決定する工程と、決定された前記エッチング条件を用いて、前記ホールを形成する工程とを含むことを特徴とする半導体装置の製造方法が提供される。また、実施形態の別の観点によれば、絶縁膜の上方に形成したマスクの開口部の半径と、前記開口部の位置ずれ量と、前記マスクを用いて前記絶縁膜をエッチングして形成するホールに必要な半径の最小値と、前記ホールと前記絶縁膜で覆われた導電性部材との間にリーク電流が発生しないために必要な限界距離とを用いて、前記開口部の半径と前記ホールに許容される半径との半径差を算出する半径差算出部と、前記半径差から前記ホールを形成するときのエッチング条件を決定する条件設定部と、前記エッチング条件を用いた前記ホールの形成を指令する装置制御部と、を含むことを特徴とする半導体装置の製造装置が提供される。マスクの開口部の大きさ及び位置ずれ量に基づいてホールを形成するためのエッチング条件を決定するので、従来に比べてリーク電流やコンタクト不良が発生する確率を大幅に低減でき、再生率を低下させることができる。発明の目的および利点は、請求の範囲に具体的に記載された構成要素および組み合わせによって実現され達成される。前述の一般的な説明および以下の詳細な説明は、典型例および説明のためのものであって、本発明を限定するためのものではない。本発明の実施の形態について以下に図面を参照して詳細に説明する。まず、図1を参照して、半導体装置の製造装置について説明する。半導体装置の製造装置51は、中央制御装置であるホストコンピュータ52と、ホストコンピュータ52に接続されたエッチング装置53と、外観検査装置54とを含んで構成されている。ホストコンピュータ52は、制御装置61や、記憶装置62、通信制御装置63、入出力装置64などがバス接続された構成を有する。ここで、半導体装置の製造装置51は、ホストコンピュータ52に半導体装置を製造するためのその他の製造装置や検査装置を接続しても良い。また、ホストコンピュータ52の制御装置61は、その他の機能を付加しても良い。制御装置61は、CPUCentralProcessingUnitや、ROMReadOnlyMemory、RAMRandomAccessMemoryなどを備え、エッチング装置53や外観検査装置54の制御を行う装置制御部71と、エッチング装置53のエッチング条件を決定する半径差算出部72及び条件設定部73とに機能分割される。エッチング装置53は、例えば、減圧可能なチャンバ内に、高周波電源に接続されたカソード電極とアノード電極とを有し、チャンバ内にエッチングガスを導入可能に構成されたRIE反応性イオンエッチング装置である。このエッチング装置53は、通信制御装置を有し、ホストコンピュータ52との間にデータの送受信が可能になっている。外観検査装置54は、ウェハ1の外観を検査する構成を有し、例えばウェハ1の表面画像を取得する光学系や、照明装置、基板を移動可能に支持するステージなどを有する。この外観検査装置54は、通信制御装置を有し、ホストコンピュータ52との間にデータの送受信が可能になっている。次に、半導体装置の製造装置51を用いた半導体装置の製造方法について以下に説明する。最初に、図2Aに示す断面構造を得るまでの工程について説明する。図2Aに示すように、ウェハ半導体基板1のチップ領域2の表面に、トランジスタの活性領域を画定する素子分離絶縁膜11を形成する。この実施の形態では素子分離絶縁膜11として、シャロートレンチアイソレーションSTIを形成する。STIは、ウェハ1の素子分離領域に溝を形成し、その中にシリコン酸化膜等の絶縁膜を埋め込むことにより形成される。素子分離絶縁膜11は、STIに限られず、LOCOSLocalOxidationofSilicon法で形成した絶縁膜であっても良い。次いで、ウェハ1のメモリセル領域におけるトランジスタ活性領域に不純物をイオン注入してウェル12を形成する。n型のMOSトランジスタを形成する場合には、p型不純物、例えばボロンが注入される。p型のMOSトランジスタを形成する場合には、n型不純物、例えばリンが注入される。さらに、トランジスタ活性領域の表面を熱酸化させてゲート絶縁膜13を形成する。ゲート絶縁膜13は、熱酸化によるシリコン酸化膜である。また、ゲート絶縁膜13は、誘電率の高い材料から形成しても良い。続いて、ウェハ1の全面に、非晶質又は多結晶のシリコン膜を形成する。シリコン膜の膜厚は、例えば50nmとする。さらに、シリコン膜をパターニングして、ゲート電極14導電性部材を形成する。ゲート電極14は、金属材料から形成しても良い。ゲート電極14は、例えばメモリ領域ではウェル12上に間隔をおいて互いに平行に二つ形成され、その各々がワード線の一部を構成する。さらに、ゲート電極14をマスクにしたイオン注入により、ゲート電極14の両側のウェハ1の表層に不純物を導入してソース/ドレインエクステンション15を形成する。n型のMOSトランジスタを形成する場合には、n型不純物、例えばリンが注入される。p型のMOSトランジスタを形成する場合には、p型不純物、例えばボロンが注入される。この後に、ゲート電極14を含むウェハ1の上側全面に絶縁膜を形成し、その絶縁膜をエッチバックしてゲート電極14の両側部分のみを残して絶縁性サイドウォール16を形成する。絶縁膜には、例えばCVD法により形成された酸化シリコン膜が用いられる。続いて、絶縁性サイドウォール16とゲート電極14をマスクにしてウェハ1の表層に不純物を再びイオン注入し、各ゲート電極14の側方のウェハ1にソース/ドレイン領域17高濃度不純物拡散領域を形成する。さらに、ゲート電極14を含むウェハ1の上側全面に金属膜をスパッタ法により形成する。金属膜は、例えば、コバルト膜やニッケルの高融点金属が好ましいが、比較的に融点が低い金属であっても良い。さらに、この金属膜を加熱してシリコンと反応させることにより、ゲート電極14の上面と、ソース/ドレイン領域17におけるウェハ1上にそれぞれにコバルトシリサイド層やニッケルシリサイド層といった金属シリサイド層18A、18Bを形成する。この熱処理によって、各ソース/ドレイン領域17が活性化されて低抵抗化する。その後に、素子分離絶縁膜11上などで未反応となっている高融点金属膜をウエットエッチングによって除去する。ここまでの工程で、ウェハ1の活性領域ごとに、ゲート絶縁膜13,ゲート電極14、ソース/ドレイン領域17等によって構成されるMOSトランジスタT1,T2が形成される。続いて、図2Bに示す断面構造を得るまでの工程について説明する。ゲート電極14を含むウェハ1の上側全面に、SiN膜21を形成する。さらに、TEOSガスを使用するプラズマCVD法により、SiN膜21の上に第1層間絶縁膜22としてシリコン酸化膜を例えば500nm形成する。これにより、ゲート電極14が第1層間絶縁膜22に覆われる。さらに、第1層間絶縁膜22の表面を化学的機械研磨法で研磨して平坦化させ、ウェハ1の表面から第1層間絶縁膜22の表面までの膜厚を所定値に調整する。続いて、第1層間絶縁膜22の上に、第1酸化膜23と、下層樹脂膜24とを順番に形成する。下層樹脂膜24としては、例えば、クレゾールノボラック型の樹脂や、ポリヒドロキシスチレンPHS樹脂などの有機樹脂が用いられる。さらに、下層樹脂膜24の上に、第2酸化膜25を形成する。第2酸化膜25は、下層樹脂膜24をエッチングする際にマスクにして用いるもので、例えば、例えばSOGSpinOnGlass膜が用いられる。次に、第2酸化膜25の上に、反射防止膜26が形成される。反射防止膜26は、例えば、塗布法を用いて形成された有機系膜や、スパッタ法によって形成されたSi3N4膜が用いられる。続いて、反射防止膜26の上に、レジスト膜27を例えばスピンコート法により塗布する。この後、レジスト膜27に対して、露光および現像を行ってコンタクトホールのパターンに相当する開口部27Aを形成する。続いて、エッチングの第1のステップとして、レジスト膜27をマスクにして、エッチング装置53を用いて反射防止膜26と第2酸化膜25とを選択的にエッチングする。エッチング条件は、後に詳細に説明する方法を用いて決定する。エッチング条件の一例としては、例えば、エッチング装置53のチャンバ内の圧力を13Pa、40MHzの高周波電力を500W印加し、13MHzの高周波電力は、例えば500W印加する。エッチングガスは、CHF3ガス及びCF4ガスを用いる。CHF3ガスの流量は、例えば200sccmとする。CF4ガスの流量は、例えば200sccmとする。これにより、図2Cに示すように、反射防止膜26及び第2酸化膜25に、コンタクトホールのパターンに相当する開口部25A及び開口部26Aが形成される。続いて、エッチングの第2のステップとして、エッチング装置53を用いて、反射防止膜26及び第2酸化膜25をマスクにして下層樹脂膜24を選択的にエッチングする。エッチング装置53のチャンバ内の圧力は、例えば2.6Paとする。高周波電力は、例えば40MHzで1000Wとする。エッチングガスとしては、O2ガスを用いる。O2ガスの流量は、例えば500sccmとする。さらに、エッチングの第3のステップとして、エッチング装置53を用いて、第1酸化膜23、第1層間絶縁膜22及びSiN膜21を選択的にエッチングする。エッチング装置53のチャンバ内の圧力は、例えば4Pa、40MHzの高周波電力は、例えば500Wとする。13MHzの高周波電力は、例えば1000Wとする。エッチングガスとしては、C4F6ガス、O2ガス及びArガスを用いる。C4F6ガスの流量は、例えば20sccmとする。O2ガスの流量は、例えば20sccmとする。Arガスの流量は、例えば1000sccmとする。これにより、図2Dに示すように、第1層間絶縁膜22を貫通するコンタクトホール31が形成される。コンタクトホール31は、ソース/ドレイン領域17の高融点金属シリサイド層18Bに到達する深さまで形成する。次に、図2Eの断面構造を得るまでの工程について説明する。最初に、コンタクトホール31の内面に、厚さが10nmのチタンTi膜と、厚さが10nmの窒化チタン膜とを順番にスパッタ法等により形成して、2層の積層構造を有する密着膜不図示を形成する。さらに、密着膜上にタングステンW膜をCVD法により成長させる。この膜厚は、第1層間絶縁膜22上で、例えば200nmとし、W膜でコンタクトホール31の空隙を埋める。第1層間絶縁膜22の上面上に成長した余分なW膜及び密着膜はCMP法で除去する。これにより、コンタクトホール31内に、導電性プラグ32が形成される。続いて、第1層間絶縁膜22及び導電性プラグ32の上の全面に第2層間絶縁膜41を形成する。第2層間絶縁膜41は、例えば、SiOC膜が用いられる。SiOC膜は、有機系シランを原料ガスとして用いたプラズマCVD法にて、例えば200nmの膜に形成される。次に、第2層間絶縁膜41の上に不図示のレジストマスクを形成し、ドライエッチングにより配線溝42を形成する。この配線溝42の内面に、図示を省略するバリア層として、Ta,TaN,Ti,TiN又はこれらの組み合わせから選択した積層膜をPVD法により形成する。さらに、図示を省略するシード層をPVD法により形成してから、めっき法を用いて配線溝42に、Cuなどの導電性材料を埋め込む。その後、第2層間絶縁膜41の上面から余分な導電性材料をCMP法で除去する。これにより、配線溝42内にダマシン構造の配線43が形成される。この配線43は、導電性プラグ32を介してソース/ドレイン領域17に電気的に接続される。以降は、同様のプロセスを繰り返し、多層配線構造を有する半導体装置を製造する。ここで、この実施の形態は、図2Dに示すコンタクトホール31を形成するときのエッチング条件を、レジスト膜27の開口部27Aの大きさと設計上の位置からのずれ量の両方を考慮して決定することを特徴としている。以下に、この実施の形態における半導体装置の製造方法に含まれるコンタクトホールの形成方法の詳細について説明する。最初に、エッチング条件の決定方法の原理について図3を参照して説明する。図3aは、開口部を形成したレジスト膜を上から見た平面図であり、図3bはコンタクトホールを形成した後で第1の層間絶縁膜を上から見た平面図である。まず、導電性プラグ32とゲート電極14との間にリーク電流が発生しないためには、コンタクトホール31とゲート電極14との間に所定の距離を設ける必要がある。従って、コンタクトホール31を形成する領域には、コンタクトホール31が形成可能な範囲Faが存在する。コンタクトホール31の中心が設計上の中心位置にあるときに、リーク電流が発生しないコンタクトホール31の外縁までの限界距離をSとした場合、リーク電流が発生しない条件は、S>RΔX1となる。ここで、Rはコンタクトホール31の半径を示し、ΔXは、レジスト膜27の開口部27Aの中心の位置ずれ量である。位置ずれ量ΔXは、例えば、コンタクトホール31の中心位置が設計上の中心位置から位置ずれした量に等しい。したがって、数式1は、コンタクトホール31の半径Rに位置ずれ量ΔXを加算した値が、リーク電流の発生を防止できる範囲の限界を示す限界距離Sより小さければ、リーク電流の発生を防止できることを示している。さらに、エッチング前のレジスト膜27の開口部27Aの半径rと、エッチング後のコンタクトホール31の半径Rとの半径差をESとすると、ES=r-Rになるので、これを式1に代入すると、ES>rΔX-S2となる。従って、半径差ESが、レジスト膜27の開口部27Aの半径rと位置ずれ量ΔXの和から、限界距離Sを引いた値より大きければ、リーク電流の発生を防止できる。また、導電性プラグ32とソース/ドレイン領域17との間にコンタクト不良を発生させないためには、コンタクトホール31の半径が所定値以上である必要がある。導電性プラグ32がコンタクト不良を起こさないために必要とされるコンタクトホール31の半径の最小値をRxとすると、R>Rx3と表すことができる。ES=r-Rを式3に代入すると、ES<r-Rx4となる。したがって、式2及び式4から、rΔX-S<ES<r-Rx5となる。限界距離Sと、半径Rxは、予め実験により求めることができる。レジスト膜27の開口部27Aの半径rと、開口部27Aの中心位置の位置ずれ量ΔXが求められれば、エッチング前後の半径差ESの許容範囲が求められる。さらに、半径差ESの許容範囲に収まるように、エッチング条件を決定すれば、コンタクトホール31の半径がコントロールされてリーク電流の発生が防止されると共に、コンタクト不良も防止される。ここで、例えば、レジスト膜27の開口部27Aの半径rが設計通りに形成され、かつ位置ずれ量ΔXもゼロであった場合は、式5の条件は、初期設定のエッチング条件で満たすことができる。したがって、エッチングは初期条件で行われる。その結果、図1Dに示すように、コンタクトホール31は、リーク電流が発生しない位置に、かつ導電性プラグ32がコンタクト不良を生じない大きさに形成される。これに対して、レジスト膜27の開口部27Aの大きさや形成位置がずれた場合について、図4Aから図4Dを参照して説明する。ここで、図4A及び図4Bは、レジスト膜27Aの開口部27の半径rは設計通りであったが、開口部27Aの中心位置がずれた場合を示している。図4C及び図4Dは、レジスト膜27Aの開口部27の半径rが設計値からずれ、さらに開口部27Aの中心位置もずれた場合を示している。また、各図において、aは開口部を形成したレジスト膜を上から見た平面図であり、bはコンタクトホールを形成した層間絶縁膜を上から見た平面図である。cはコンタクトホールを形成したときの断面構造を示す図である。図4Aaでは、レジスト膜27の開口部27Aの半径rは設計通りであったが、開口部27Aが左側のゲート電極14Aに近づいている。このときに算出される位置ずれ量ΔX1は、リーク電流が発生しない程度、即ち式1を満たす程度のずれ量であった。この場合は、半径差ESはゼロにできるので、条件設定部73は、初期設定のエッチング条件を設定する。図4Abに示すように、コンタクトホール31は、開口部27Aと同程度の大きさになる。図4Acに示すように、コンタクトホール31は、左側のゲート電極14Aの近くに形成されてはいるが、第1層間絶縁膜22には、リーク電流の発生を防止するのに十分な膜厚が残されている。図4Baでは、レジスト膜27の開口部27Aの半径rは設計通りであったが、開口部27Aが左側のゲート電極14Aに大きく近づいている。このときに算出される位置ずれ量ΔX2は、リーク電流が発生する程度、即ち式1を満たさないずれ量であった。この場合は、式5のrΔX-Sが大きくなるので、半径差ESも大きい値になる。ここで、ES=r-Rであることから、半径差ESが大きくなるということは、コンタクトホール31に許容される半径Rが小さくなることである。従って、条件設定部73は、設計上の半径Rより小さい半径R2でコンタクトホール31を形成するようなエッチング条件が選択される。その結果、図4Bbに示すように、コンタクトホール31の半径R2は、開口部27Aの半径rより小さくなる。図4Bcに示すように、コンタクトホール31は、左側のゲート電極14Aの近くに形成されてはいるが、半径R2が小さくなることで、第1層間絶縁膜22がリーク電流の発生を防止するのに十分な厚さが残される。この半径R2は、式5を満たす値なので、R2>Rxを当然に満たす。したがって、このように径を小さくしたコンタクトホール31であっても、コンタクト不良が生じることはない。図3A及び図3Bでは、レジスト膜27の開口部27Aの半径rが同じなので、開口部27Aの位置ずれ量ΔXの有無がそれぞれのケースの違いになる。開口部27Aの半径rが同程度であれば、位置ずれ量ΔXが大きいほど、コンタクトホール31の半径Rが小さくなるようなエッチング条件が選択される。また、図4Caでは、レジスト膜27の開口部27Aの半径r3が設計より大きく、かつ左側のゲート電極14Aに近づいている。このときに算出される位置ずれ量ΔX3は、式1を満たさないずれ量であり、このままエッチングを行うとリーク電流が発生してしまう。この場合は、式5のrΔX-Sが大きくなるので、半径差ESも大きい値になる。ここで、ES=r-Rであることから、半径差ESが大きくなるということは、コンタクトホール31に許容される半径Rが小さくなることである。従って、条件設定部73は、設計上の半径Rより小さい半径R3でコンタクトホール31を形成するようなエッチング条件が選択される。その結果、図4Cbに示すように、コンタクトホール31は、開口部27Aより小さくなる。図4Ccに示すように、コンタクトホール31は、左側のゲート電極14Aの近くに形成されてはいるが、半径R3が小さくなることで、第1層間絶縁膜22がリーク電流の発生を防止するのに十分な厚さが残される。この半径R3は、式5を満たす値なので、R3>Rxをも当然に満たす。したがって、このように径を小さくしたコンタクトホール31であっても、コンタクト不良が生じることはない。さらに、図4Daでは、レジスト膜27の開口部27Aの半径r4が設計より小さく、かつ左側のゲート電極14Aに近づいている。このときに算出される位置ずれ量ΔX4は、式1を満たし、このままエッチングすればリーク電流が発生しない。さらに、この半径r4と同程度の半径R4でコンタクトホール31を形成すれば、R4>Rxを満たすことができる。この場合は、初期条件でコンタクトホール31をエッチングしたときの半径R4であっても式5を満たすことができる。従って、条件設定部73は、初期のエッチング条件を選択する。その結果、図4Dbに示すように、コンタクトホール31は、開口部27Aと同程度になる。図4Dcに示すように、コンタクトホール31は、左側のゲート電極14Aの近くに形成されてはいるが、半径R4が小さいので、第1層間絶縁膜22がリーク電流の発生を防止するのに十分な厚さが残される。図4Dにおいて、位置ずれ量ΔX4は小さいが、開口部27Aの半径r4が小さすぎると、そのままのサイズでコンタクトホール31を形成するとコンタクト抵抗が大きくなり過ぎることがある。この場合には、式5のr-Rxが小さくなるので、半径差ESも小さくなる。従って、コンタクトホール31の半径Rが大きくなるようなエッチング条件が選択される。ここで、コンタクトホール31の半径Rは、エッチングガスの流量比で制御することができるので、半径差ESの大きさに応じてエッチングガスの流量比を変えることで、リーク電流の防止と、コンタクト不良の防止を両立させることが可能になる。次に、前記した原理を利用したエッチング条件の決定方法について説明する。最初に、図2Bに示すように、ウェハ1の上方のレジスト膜27に開口部27Aを形成したら、図1に示す外観検査装置54に基板を搬入し、リソグラフィ後の開口部27Aの半径rと、位置ずれ量ΔXを測定する。ここで、位置ずれ量ΔXの測定方法の一例を説明する。まず、半径差算出部72は、リソグラフィ時にウェハ1の上方に形成された位置ずれ検出マークの画像から、画像処理によってリソグラフィ時にウェハ1の上方に形成された位置ずれ検出マークの中心位置を算出する。さらに、半径差算出部72は、ゲート電極14を形成するときにウェハ1の上方に形成された位置ずれ検出マークの中心位置を算出する。さらに、これら2つの中心位置の差ずれを算出すると、位置ずれ量ΔXが得られる。この場合には、ゲート電極14からの相対的な位置ずれに基づいてコンタクトホール31の形成位置を調整できるので、リーク電流の発生を防止し易くなる。また、半径差算出部72は、リソグラフィ時にウェハ1の上方に形成された位置ずれ検出マークの中心位置と、設計データから取得する設計上の中心位置との差から位置ずれ量ΔXを算出しても良い。ここで、位置ずれ量ΔXは、位置ずれ検出マークのゲート電極14の配列方向のずれ量として算出することが好ましい。また、位置ずれ検出マークは、通常、ウェハ1上の所定箇所に複数形成されているので、それぞれの場所における位置ずれ検出マークのずれ量を算出し、各場所における位置ずれ検出マークのずれ量の平均値を位置ずれ量ΔXにしても良い。さらに、位置ずれ検出マークの中心位置は、外観検査装置54が計算しても良い。この場合、半径差算出部72は、外観検査装置54から取得した中心位置を用いて位置ずれ量ΔXを算出する。続いて、ホストコンピュータ52の半径差算出部72は、リソグラフィ後のレジスト膜27の開口部27Aの半径r及び位置ずれ量ΔXと、予め登録されているコンタクトホール31の限界距離S及び半径の最小値Rxとを用い、式5を使って半径差ESを決定する。式5を満たす半径差ESとして複数の値が選択可能であった場合、半径差算出部72は、例えば、式5を満たす半径差ESの中間値、{rΔX-Sr-Rx}/2を算出し、この中間値をエッチングのパラメータとして採用する。中間値を採用することで、リーク電流の防止とコンタクト抵抗の低減をより確実に実現することが可能になる。また、半径差ESの中間値以外、例えば、半径差ESの下限値や上限値をエッチングのパラメータとして採用しても良い。次に、条件設定部73が半径差ESからエッチング条件を決定し、装置制御部71が決定したエッチング条件でエッチングを行うようにエッチング装置53に通信制御装置63を介して指令する。ここで、条件設定部73は、半径差ESでエッチング条件データを検索することでエッチング条件を決定する。エッチング条件データは、半径差ESとエッチング条件の関係を実験的に調べた結果に基づいて作成され、ホストコンピュータ52の記憶装置62に記憶されている。エッチング条件データは、半径差ESで流量比を検索可能な構成になっており、条件設定部73が半径差ESでエッチング条件データを検索すれば、エッチング条件を抽出できる。半径差ESに応じて変化するエッチング条件としては、図1Cの開口部25A,26Aをエッチングにより形成する第1のステップにおけるCHF3ガスとCF4ガスの流量比があげられる。例えば、半径差ESがマイナスの値であった場合、半径差ESがゼロ、即ちレジスト膜27の開口部27Aの半径rとコンタクトホール31の半径Rが等しい場合に比べて、コンタクトホール31の半径Rを大きくするエッチング条件、即ち半径差ESがゼロのときよりCF4ガスの流量比が大きくなるエッチング条件が選択される。また、半径差ESがプラスの値であった場合、半径差ESがゼロの場合に比べて、コンタクトホール31の半径Rを小さくするエッチング条件、即ち半径差ESがゼロのときよりCHF3ガスの流量比が大きくなるエッチング条件が選択される。ここで、半径差ESに基づいてエッチングの第1のステップのエッチングガスの流量比を決定するのは、第1のステップにおいて、レジスト膜27で最初に行われるエッチングをコントロールすることで、コンタクトホール31の半径Rを制御することが可能だからである。しかしながら、第2のステップや第3のステップのエッチングガスの流量比を半径差ESを用いて前記と同様にデータ検索により決定しても良い。また、位置ずれ量ΔXは、各ウェハ1について外観検査装置54で測定し、ウェハ1ごとにエッチング条件を設定しても良いし、前のロットで測定したデータを使用しても良い。同じロットの中で少なくとも1回、位置ずれ量ΔXを測定し、その結果を用いてエッチング条件を調整しても良い。位置ずれ量ΔXが大きすぎて、式5を満たすことができないウェハ1があった場合には、レジスト膜27を剥離する。この後、新たにレジスト膜27を塗布し、露光及び現像して開口部27Aを形成する。さらに、レジスト膜27を用いて前記の処理を実施する。また、品種が異なる半導体装置を複数製造する半導体装置の製造装置51の場合、ホストコンピュータ52の制御装置61には、品種ごとに限界距離Sや、コンタクトホール31に必要な最小の半径Rxが予め登録される。エッチング条件を決定するときは、半径差検出部72がウェハ1に付与された品種を特定する品種情報を取得し、品種情報に基づいて限界距離Sや半径Rxを検索し、半径差ESを決定する。さらに、条件設定部73が品種毎に形成されているエッチング条件データを半径差ESで検索してエッチング条件を決定する。以上、説明したように、この実施の形態では、リソグラフィ後のレジスト膜27の開口部27Aの大きさと位置ずれ量ΔXを測定することで、エッチング後のコンタクトホール31の大きさ及び形成位置が適切になるエッチング条件を決定するようにした。レジスト膜27の開口部27Aの大きさと、位置ずれの両方を考慮してエッチング条件を決定するので、従来に比べてリーク電流やコンタクト不良が発生する確率を大幅に低減でき、再生率を低下させることができる。また、従来のようにエッチング後のずれ量を測定する場合では、計測用の基板が必要になるが、この実施の形態では、測定用の基板が不要になるので、生産性が向上する。ここで、この実施の形態の半導体装置の製造装置は、エッチング装置53に制御装置61を設けた構成でも良いし、エッチング装置53と外観検査装置54から構成し、2つの装置のいずれか一方に制御装置61を設けても良い。また、この実施の形態の半導体装置の製造装置は、ホストコンピュータ52とエッチング装置53から構成しても良い。さらに、ホストコンピュータ52の制御装置61を、半径差算出部72及び条件設定部73として機能させる半導体装置の製造プログラムや、半導体装置の製造プログラムを記録した記憶媒体も本実施の形態に含まれる。また、外観検査装置54として、測長機能を有する光学顕微鏡を用い、測長したデータをホストコンピュータ52に入力しても良い。この実施の形態に係る半導体装置の製造方法を用いてスルーホールを形成しても良い。ここで挙げた全ての例および条件的表現は、発明者が技術促進に貢献した発明および概念を読者が理解するのを助けるためのものであり、ここで具体的に挙げたそのような例および条件に限定することなく解釈するものであり、また、明細書におけるそのような例の編成は本発明の優劣を示すこととは関係ない。本発明の実施形態を詳細に説明したが、本発明の精神および範囲から逸脱することなく、それに対して種々の変更、置換および変形を施すことができる。以下に、前記の実施の形態の特徴を付記する。付記1基板の上方に導電性部材を形成する工程と、前記導電性部材を覆う絶縁膜を形成する工程と、前記絶縁膜の上方にマスクを形成する工程と、前記マスクの開口部の半径を取得する工程と、前記開口部の位置ずれ量を取得する工程と、前記開口部の前記半径及び前記位置ずれ量と、前記マスクを用いたエッチングによって前記絶縁膜に形成されるホールに必要な半径の最小値と、前記ホールと前記導電性部材との間にリーク電流が発生しないために必要な限界距離とから、前記開口部の半径と前記ホールに許容される半径との半径差を算出する工程と、前記半径差から前記ホールを形成するエッチング条件を決定する工程と、決定された前記エッチング条件を用いて、前記ホールを形成する工程と、を含むことを特徴とする半導体装置の製造方法。付記2前記開口部の半径をr、前記位置ずれ量をΔX、前記ホールに必要な半径の最小値をRx、前記限界距離をS、前記開口部と前記ホールの半径差をESとしたときに、rΔX-S<ES<r-Rxを満たすように、前記ホールのエッチング条件を決定することを特徴とする付記1に記載の半導体装置の製造方法。付記3前記エッチング条件は、前記半径差と、前記ホールを形成するときに使用するエッチングガスの流量との関係を対応付けたデータを検索することで決定することを特徴とする請求項2に記載の半導体装置の製造方法。付記4前記半径差として、{rΔX-Sr-Rx}/2を演算した値を用いることを特徴とする付記2又は付記3の記載の半導体装置の製造方法。付記5前記エッチング条件は、前記マスクによってエッチングされる最初の膜をエッチングする条件であることを特徴とする付記1乃至付記4のいずれか一項に記載の半導体装置の製造方法。付記6前記位置ずれ量は、前記導電性部材を形成するときに前記基板の上方に形成された位置ずれ検出マークの中心位置と、前記マスクの前記開口部を形成するときに前記基板の上方に形成された位置ずれ検出マークの中心位置のずれから算出することを特徴とする付記1乃至付記5のいずれか一項に記載の半導体装置の製造方法。付記7絶縁膜の上方に形成したマスクの開口部の半径を取得する工程と、前記開口部の位置ずれ量を取得する工程と、前記半径及び前記位置ずれ量と、前記マスクを用いたエッチングによって前記絶縁膜に形成されるホールに必要な半径の最小値と、前記ホールと他の導電性部材との間にリーク電流が発生しないために必要な限界距離と、から前記開口部と前記ホールの半径差を求める工程と、前記半径差から前記ホールを形成するエッチング条件を決定する工程と、をコンピュータに実行させる半導体装置の製造プログラム。付記8絶縁膜の上方に形成したマスクの開口部の半径と、前記開口部の位置ずれ量と、前記マスクを用いて前記絶縁膜をエッチングして形成するホールに必要な半径の最小値と、前記ホールと前記絶縁膜で覆われた導電性部材との間にリーク電流が発生しないために必要な限界距離とを用いて、前記開口部の半径と前記ホールに許容される半径との半径差を算出する半径差算出部と、前記半径差から前記ホールを形成するときのエッチング条件を決定する条件設定部と、前記エッチング条件を用いた前記ホールの形成を指令する装置制御部と、を含むことを特徴とする半導体装置の製造装置。付記9前記半径差算出部は、前記開口部の半径をr、前記位置ずれ量をΔX、前記ホールの半径の最小値をRx、前記限界距離をS、前記開口部と前記ホールの半径差をESとしたときに、rΔX-S<ES<r-Rxを満たす前記半径差を算出することを特徴とする付記8に記載の半導体装置の製造装置。付記10前記半径差算出部は、前記半径差として、{rΔX-Sr-Rx}/2を演算した値を算出することを特徴とする付記9に記載の半導体装置の製造装置。"