駆動電極と、モニタ電極と、検出電極とを有するセンサ素子と、前記モニタ電極から出力されるモニタ信号をもとに所定の振幅の電圧を前記駆動電極に入力し振動駆動させるドライブ回路と、前記検出電極から出力される信号を角速度出力信号に変換するセンス回路と、前記モニタ信号に位相同期しモニタ信号周波数を任意の倍数で逓倍した方形波を出力するPLL回路とを設け、前記PLL回路出力の任意のエッジタイミングで可変可能な位相調整回路を備えることにより、前記センス回路における同期検波のタイミングを調整する構成とした角速度センサ。駆動電極と、モニタ電極と、第1の検出電極と、この第1の検出電極により検出する角速度と直交する角速度を検出する第2の検出電極とを有するセンサ素子と、前記モニタ電極から出力されるモニタ信号をもとに所定の振幅の電圧を前記駆動電極に入力し振動駆動させるドライブ回路と、前記第1の検出電極から出力される信号を角速度出力信号に変換する第1のセンス回路と、前記第2の検出電極から出力される角速度を検出する信号を角速度出力信号に変換する第2のセンス回路と、前記モニタ信号に位相同期しモニタ信号周波数を任意の倍数で逓倍した方形波を出力するPLL回路とを備え、前記PLL回路出力の任意のエッジタイミングで可変可能な第1の位相調整回路を設けることにより前記第1のセンス回路における同期検波のタイミングを調整し、さらに前記PLL回路出力の任意のエッジタイミングで可変可能な第2の位相調整回路を設けることにより前記第2のセンス回路における同期検波のタイミングを調整する構成とした角速度センサ。前記位相調整回路にROMを設け、このROMにセンサ素子における検出電極により生じる位相ずれ量を補正する補正値を格納するようにした請求項1又は請求項2記載の角速度センサ。しかしながら、上記した従来の構成においては、静電結合漏れによるオフセットをオフセット調整回路10により補正していたため、静電結合漏れを相殺することが出来る反面、オフセット調整をした分だけ出力電圧のレンジが小さくなることとなり、これにより、出力信号の感度が低下するという課題を有していた。本発明は上記従来の課題を解決するもので、静電結合漏れを相殺するとともに、出力信号の感度の低下も抑制することが可能な角速度センサを提供することを目的とするものである。上記目的を達成するために、本発明は以下の構成を有するものである。本発明の請求項1に記載の発明は、駆動電極と、モニタ電極と、検出電極とを有するセンサ素子と、前記モニタ電極から出力されるモニタ信号をもとに所定の振幅の電圧を前記駆動電極に入力し振動駆動させるドライブ回路と、前記検出電極から出力される信号を角速度出力信号に変換するセンス回路と、前記モニタ信号に位相同期しモニタ信号周波数を任意の倍数で逓倍した方形波を出力するPLL回路とを設け、前記PLL回路出力の任意のエッジタイミングで可変可能な位相調整回路を備えることにより、前記センス回路における同期検波のタイミングを調整する構成としたため、同期検波時に出力信号に静電結合漏れに起因するオフセットが発生することを防止することが出来ることとなり、これにより、オフセット調整をする必要が無くなるから、出力電圧のレンジの減少を抑制することとなり、その結果、出力信号の感度の低下を防止することができるという作用効果を有するものである。本発明の請求項2に記載の発明は、駆動電極と、モニタ電極と、第1の検出電極と、この第1の検出電極により検出する角速度と直交する角速度を検出する第2の検出電極とを有するセンサ素子と、前記モニタ電極から出力されるモニタ信号をもとに所定の振幅の電圧を前記駆動電極に入力し振動駆動させるドライブ回路と、前記第1の検出電極から出力される信号を角速度出力信号に変換する第1のセンス回路と、前記第2の検出電極から出力される角速度を検出する信号を角速度出力信号に変換する第2のセンス回路と、前記モニタ信号に位相同期しモニタ信号周波数を任意の倍数で逓倍した方形波を出力するPLL回路とを備え、前記PLL回路出力の任意のエッジタイミングで可変可能な第1の位相調整回路を設けることにより前記第1のセンス回路における同期検波のタイミングを調整し、さらに前記PLL回路出力の任意のエッジタイミングで可変可能な第2の位相調整回路を設けることにより前記第2のセンス回路における同期検波のタイミングを調整するようにしたもので、この構成によれば、第1の位相調整回路により、同期検波時に角速度出力信号に生じるオフセットの発生を抑制することが出来るとともに、第2の位相調整回路により、同期検波時に第2の検出電極から出力される角速度を検出する信号の角速度出力信号に生じるオフセットの発生を抑制することができるという作用効果を有するものである。本発明の請求項3に記載の発明は、特に、位相調整回路にROMを設け、このROMにセンサ素子における検出電極の素子容量により生じる位相ずれ量を補正する補正値を格納するようにしたもので、この構成によれば、製造工程で容易に、出力信号のオフセット発生を防止することができるという作用効果を有するものである。以上のように本発明の角速度センサは、駆動電極と、モニタ電極と、検出電極とを有するセンサ素子と、前記モニタ電極から出力されるモニタ信号をもとに所定の振幅の電圧を前記駆動電極に入力し振動駆動させるドライブ回路と、前記検出電極から出力される信号を角速度出力信号に変換するセンス回路と、前記モニタ信号に位相同期しモニタ信号周波数を任意の倍数で逓倍した方形波を出力するPLL回路とを設け、前記PLL回路出力の任意のエッジタイミングで可変可能な位相調整回路を備えることにより、前記センス回路における同期検波のタイミングを調整する構成としたため、同期検波時に出力信号に静電結合漏れに起因するオフセットが発生することを防止することが出来ることとなり、これにより、オフセット調整をする必要が無くなるから、出力電圧のレンジの減少を抑制することとなり、その結果、出力信号の感度の低下を防止する角速度センサを提供することができるという効果を有するものである。以下、本発明の一実施の形態における角速度センサについて、図面を参照しながら説明する。図1は本発明の一実施の形態における角速度センサの分解斜視図、図2は同角速度センサの側断面図、図3は同角速度センサにおけるセンサ素子の上面図、図4は同角速度センサにおけるICの下方からの斜視図、図5は同角速度センサの回路図である。図1~図5において、11はセラミックを積層して焼成することにより構成された基板で、この基板11は上面に凹部12を設けるとともに、この凹部12の内底面に、複数のセンサ素子接続用のアナログバンプ接合部13、外部とのアナログ信号出力用のアナログバンプ接合部14およびデジタルバンプ接合部15を放射線状に設けている。また、前記基板11の上面には、センサ素子電極16を設けている。そしてまた、前記基板11には、前記凹部12における内底面と同一面から上面にかけてアナログ層17を設けており、そして、このアナログ層17には、前記センサ素子接続用のアナログバンプ接合部13と電気的に接続されるセンサ素子アナログ信号配線パターン18を設けているものである。さらに、前記基板11には、前記凹部12における内底面と同一面から下面にかけてデジタル層19を設けており、そして、このデジタル層19には、前記アナログ信号出力用のアナログバンプ接合部14と電気的に接続される出力用アナログ信号配線パターン20aを設けるとともに、デジタルバンプ接合部15と電気的に接続されるデジタル信号配線パターン20bを設けているものである。また、凹部12における内底面では、デジタルバンプ接合部15を設けた側と異なる側にセンサ素子接続用のアナログバンプ接合部13およびアナログ信号出力用のアナログバンプ接合部14を設けているものである。そしてまた、図2に示すように、基板11におけるアナログ層17に設けたセンサ素子アナログ信号配線パターン18とデジタル層19に設けたデジタル信号配線パターン20bとは互いに交差しないように構成されているものである。21はSiからなるセンサ素子である。そして、このセンサ素子21の一端側には第1の固定部21aを設けており、この第1の固定部21aの上面には一対の駆動電極ランド22、1つのY方向検出電極ランド23、4つのZ方向検出電極ランド24、GND電極ランド25およびモニタ電極ランド26を設けている。27はSiからなる第1のY軸検出振動体で、この第1のY軸検出振動体27は一端を第1の固定部21aの一端と接続されるとともに、上面にPZT薄膜からなるY軸方向の角速度を検出する第1の検出電極28aを設けている。31はSiからなる第2のY軸検出振動体で、この第2のY軸検出振動体31は一端を第1の固定部21aの他端と接続されるとともに、上面にY軸方向の角速度を検出する第1の検出電極28bを設けている。32は捩れ延出部で、この捩れ延出部32は前記第1のY軸検出振動体27の他端と、第2のY軸検出振動体31の他端とを連接している。33は第1の駆動振動体で、この第1の駆動振動体33は前記捩れ延出部32から垂直な方向に延出されるとともに、上面に一対のPZT薄膜からなる駆動圧電電極33aを設けている。34は第1のZ軸検出振動体で、この第1のZ軸検出振動体34は前記第1の駆動振動体33の他端に、第1の駆動振動体33の延出方向と垂直な方向に延出されるとともに、L字形状に略中央を折り曲げられている。また、前記第1のZ軸検出振動体34の上面には、外側にPZT薄膜からなるZ軸方向の角速度を検出する第2の検出電極35aを設けるとともに、内側に第2の検出電極35bを設けている。36は重り部で、この重り部36は、前記第1のZ軸検出振動体34の他端に接続されるとともに、一対の又部37を設けており、この又部37の各々を前記第1のZ軸検出振動体34の他端の両側に配設するように設けている。38は第2の駆動振動体で、この第2の駆動振動体38は捩れ延出部32から垂直な方向に前記第1の駆動振動体33と平行に延出されるとともに、上面に一対のPZT薄膜からなる駆動圧電電極33aを設けている。39は第2のZ軸検出振動体で、この第2のZ軸検出振動体39は前記第2の駆動振動体38の他端に、第2の駆動振動体38の延出方向と垂直な方向でかつ、前記第1のZ軸検出振動体34と反対の方向に延出されるとともに、L字形状に略中央を折り曲げられている。40は重り部で、この重り部40は前記第2のZ軸検出振動体39の他端に接続されている。41はSiからなる第2の固定部で、この第2の固定部41の上面には一対の駆動電極ランド42、1つのY方向検出電極ランド43、4つのZ方向検出電極ランド44、GND電極ランド45およびモニタ電極ランド46を設けている。47はSiからなる第3のY軸検出振動体で、この第3のY軸検出振動体47は一端を第2の固定部41の一端と接続されるとともに、上面に第1の検出電極28aを設けている。51はSiからなる第4のY軸検出振動体で、この第4のY軸検出振動体51は一端を第2の固定部41の他端と接続されるとともに、上面に第1の検出電極28bを設けている。そして、第3のY軸検出振動体47の他端と、第4のY軸検出振動体51の他端とは前記捩れ延出部32に接続されている。52は第3の駆動振動体で、この第3の駆動振動体52は前記捩れ延出部32から前記第2の駆動振動体38と反対方向でかつ捩れ延出部32と垂直な方向に延出されるとともに、上面に一対のPZT薄膜からなる駆動圧電電極33aを設けている。54は第3のZ軸検出振動体で、この第3のZ軸検出振動体54は前記第3の駆動振動体52の他端に、第3の駆動振動体52の延出方向と垂直な方向に延出されるとともに、L字形状に略中央を折り曲げられている。また、前記第3のZ軸検出振動体54の上面には、外側に第2の検出電極35aを設けるとともに、内側に第2の検出電極35bを設けている。56は重り部で、この重り部56は、前記第3のZ軸検出振動体54の他端に接続されている。58は第4の駆動振動体で、この第4の駆動振動体58は捩れ延出部32から垂直な方向に前記第3の駆動振動体52と平行に延出されるとともに、上面に一対の駆動圧電電極33aを設けている。59は第4のZ軸検出振動体で、この第4のZ軸検出振動体59は前記第4の駆動振動体58の他端に、第4の駆動振動体58の延出方向と垂直な方向でかつ、前記第3のZ軸検出振動体54と反対の方向に延出されるとともに、L字形状に略中央を折り曲げられている。60は重り部で、この重り部60は前記第4のZ軸検出振動体59の他端に接続されている。そして、前記第1の駆動振動体33、第2の駆動振動体38、第3の駆動振動体52および第4の駆動振動体58と捩れ延出部32との接続箇所の近傍の上面には、各々、モニタ圧電電極61を設けている。そしてまた、前記第1の固定部21aにおける駆動電極ランド22は、第1の駆動振動体33および第2の駆動振動体38における駆動圧電電極33aと配線パターン62により電気的に接続されるとともに、Y方向検出電極ランド23は配線パターン62により、第1のY軸検出振動体27および第2のY軸検出振動体31における第1の検出電極28a、28bと電気的に接続されている。さらに、第1の固定部21aにおけるZ方向検出電極ランド24は、第1のZ軸検出振動体34および第2のZ軸検出振動体39におけるZ軸検出圧電電極35と配線パターン62により電気的に接続されるとともに、モニタ電極ランド26は、第1の駆動振動体33および第2の駆動振動体38におけるモニタ圧電電極61と配線パターン62により電気的に接続されている。さらに、前記第2の固定部41における駆動電極ランド42は、第3の駆動振動体52および第4の駆動振動体58における駆動圧電電極33aと配線パターン62により電気的に接続されるとともに、Y方向検出電極ランド43は配線パターン62により、第3のY軸検出振動体47および第4のY軸検出振動体51における第1の検出電極28a、28bと電気的に接続されている。さらに、第2の固定部41におけるZ方向検出電極ランド44は、第3のZ軸検出振動体54および第4のZ軸検出振動体59における第2の検出電極35aまたは第2の検出電極35bと配線パターン62により電気的に接続されるとともに、モニタ電極ランド46は、第3の駆動振動体52および第4の駆動振動体58におけるモニタ圧電電極61と配線パターン62により電気的に接続されている。77はICで、このIC77は前記基板11の凹部12に設けられるとともに、センサ素子21を振動駆動し、かつセンサ素子21からの出力信号を処理するセンサ素子アナログ信号処理回路部78を設けている。また、前記IC77にはデジタル信号処理回路部79を設けており、そして、このデジタル信号処理回路部79により、前記センサ素子アナログ信号処理回路部78から出力されるアナログ信号をデジタル信号に変換している。そしてまた、前記IC77の下面には、方形形状に整列するようにバンプ電極80を設けており、かつこのバンプ電極80は、基板11におけるセンサ素子接続用のアナログバンプ接合部13、アナログ信号出力用のアナログバンプ接合部14およびデジタルバンプ接合部15と電気的に接続しているものである。すなわち、IC77におけるバンプ電極80からセンサ素子接続用のアナログバンプ接合部13、センサ素子電極16およびワイヤー線29を介して前記センサ素子21における駆動圧電電極33aに駆動電圧を供給している。また、前記IC77は、前記センサ素子21における第1の検出電極28a、第1の検出電極28b、第2の検出電極35aおよび第2の検出電極35bからの出力信号を、ワイヤー線29、センサ素子電極16、センサ素子アナログ信号配線パターン18を介して入力するとともに、センサ素子アナログ信号処理回路部78およびデジタル信号処理回路部79により信号処理をしてデジタル信号配線パターン20bより外部に出力しているものである。そして、前記IC77におけるデジタル信号処理回路部79には、図5に示すように、電荷増幅器86を設けており、この電荷増幅器86には前記センサ素子21におけるモニタ圧電電極61が出力する電荷が入力され、そしてこの入力された電荷を所定の倍率で電圧に変換するものである。87はバンドパスフィルタで、このバンドパスフィルタ87には前記電荷増幅器86の出力が入力され、そしてこの入力された信号のノイズ成分を除去してモニタ信号を出力するものである。88はAGC回路で、このAGC回路88は半波整流平滑回路図示せずを有しているもので、前記バンドパスフィルタ87の出力信号を半波整流して平滑したDC信号を生成し、このDC信号をもとに前記バンドパスフィルタ87の出力するモニタ信号を増幅あるいは減衰させて出力するものである。89は駆動回路で、この駆動回路89には前記AGC回路88の出力が入力され、前記センサ素子21の駆動圧電電極33aに駆動信号を出力するものである。そして、前記電荷増幅器86、バンドパスフィルタ87、AGC回路88および駆動回路89によりドライブ回路90を構成している。91は5.12MHzのPLL回路で、このPLL回路91は前記ドライブ回路90におけるバンドパスフィルタ87が出力するモニタ信号を逓倍した方形波を出力し、位相ノイズを時間的に積分し低減して出力するものである。92は40kHzのタイミング生成回路で、このタイミング生成回路92は前記PLL回路91から出力されるモニタ信号を1/128に逓倍した信号をもとに、タイミング信号を生成して出力するものである。92aは第1の位相調整回路で、前記PLL回路出力の任意のエッジタイミングで可変可能であるこの第1の位相調整回路92aは、前記タイミング生成回路92から出力されるタイミング信号Φ1およびΦ2の位相を第1の検出電極28aおよび第1の検出電極28bの容量に相当するとともに、前記PLL回路91の周波数の1エッジ分に相当する1.4度ずらしてタイミング信号Φ3およびΦ4を出力するものである。同様に、92bは第2の位相調整回路で、前記PLL回路出力の任意のエッジタイミングで可変可能であるこの第2の位相調整回路92bは、前記タイミング生成回路92から出力されるタイミング信号Φ1およびΦ2の位相を第2の検出電極35aおよび第2の検出電極35bの容量に相当するとともに前記PLL回路91の周波数の5エッジ分に相当する7度ずらしてタイミング信号Φ5およびΦ6を出力するものである。そして、前記PLL回路91とタイミング生成回路92と第1の位相調整回路92aおよび第2の位相調整回路92bとでタイミング制御回路93を構成している。97は第1のDA切替手段で、この第1のDA切替手段97は、第1の基準電圧99および第2の基準電圧100を有し、そしてこの第1の基準電圧99と第2の基準電圧100を所定の信号により切り替えるものである。101は第1のDA出力手段で、この第1のDA出力手段101は前記第1のDA切替手段97の出力信号が入力されるコンデンサ102と、このコンデンサ102の両端に接続され、第2のタイミングΦ4で動作してコンデンサ102の電荷を放電するスイッチ103、104とにより構成されている。そして、前記第1のDA切替手段97と第1のDA出力手段101とで第1のDA変換手段98を構成し、かつこの第1のDA変換手段98は第3のタイミングΦ3で前記コンデンサ102の電荷を放電するとともに、第1のDA切替手段97が出力する基準電圧に応じた電荷を入出力するものである。105は第1のスイッチで、この第1のスイッチ105は前記第3のタイミングΦ3で第1の検出電極28aから、電流からなる出力信号を出力するものである。106は第1の積分回路で、この第1の積分回路106には前記第1のスイッチ105の出力が入力されるもので、演算増幅器107と、この演算増幅器107の帰還に並列に接続されるコンデンサ108とにより構成されている。109は第2のDA切替手段で、この第2のDA切替手段109は、第1の基準電圧110および第2の基準電圧111を有し、そしてこの第1の基準電圧110と第2の基準電圧111を所定の信号により切り替えるものである。112は第2のDA出力手段で、この第2のDA出力手段112は前記第2のDA切替手段109の出力信号が入力されるコンデンサ113と、このコンデンサ113の両端に接続され、第4のタイミングΦ4で動作してコンデンサ113の電荷を放電するスイッチ114a、114bとにより構成されている。そして、前記第2のDA切替手段109と第2のDA出力手段112とで第2のDA変換手段116を構成し、かつこの第2のDA変換手段116は第2のタイミングΦ4で前記コンデンサ113の電荷を放電するとともに、第2のDA切替手段109が出力する基準電圧に応じた電荷を入出力するものである。115は第2のスイッチで、この第2のスイッチ115は前記第3のタイミングΦ3で、第1の検出電極28bから出力信号を出力するものである。117は第2の積分回路で、この第2の積分回路117には前記第2のスイッチ115の出力が入力されるもので、演算増幅器118と、この演算増幅器118の帰還に並列に接続されるコンデンサ119とにより構成されている。120は比較手段で、この比較手段120には前記第1の積分回路106が出力する積分信号と第2の積分回路117が出力する積分信号とを比較する比較器121と、D型フリップフロップ122とにより構成されており、前記D型フリップフロップ122に、比較器121が出力する1ビットからなるデジタル信号を入力している。また、前記D型フリップフロップ122は前記第1のタイミングΦ1の開始時に前記1ビットデジタル信号をラッチしてラッチ信号を出力するものであり、このラッチ信号は、前記第1のDA変換手段98の第1のDA切替手段97に入力されて第1の基準電圧99または第2の基準電圧100を切り替えるとともに、前記第2のDA変換手段116の第2のDA切替手段109に入力されて第1の基準電圧110または第2の基準電圧111を切り替えるものである。そして、前記第1のDA変換手段98、第2のDA変換手段116、第1の積分回路106、第2の積分回路117および比較手段120によりΣΔ変調器からなる第1のAD変換器123を構成している。そして、この第1のAD変換器123は上記構成により、前記センサ素子21における第1の検出電極28aおよび第1の検出電極28bより出力される電荷をΣΔ変調し、1ビットデジタル信号に変換して出力するものである。124は第1の補正演算手段で、この第1の補正演算手段124にはフリップフロップ122が出力する1ビット差分信号が入力され、この1ビット差分信号と所定の補正情報との補正演算を置換処理により実現するものである。つまり、上記したように第1の補正演算手段124に入力される1ビット差分信号が01-1であり、例えば、補正情報が5である場合にはそれぞれ05-5と置き換えて出力する構成となっている。125はデジタルフィルタで、このデジタルフィルタ125には前記補正演算手段124より出力されるデジタル信号が入力され、ノイズ成分を除去するフィルタリング処理を行うものである。そして、補正演算手段124、およびデジタルフィルタ125により演算手段127を構成している。また、この演算手段127は、第1のタイミングΦ3で1ビットデジタル信号をラッチして、補正演算、フィルタリング処理を行い、マルチビット信号を出力している。そしてまた、前記タイミング制御回路93、第1のAD変換器123および演算手段127によりセンス回路を構成している。137は第3のDA切替手段で、この第3のDA切替手段137は、第1の基準電圧139および第2の基準電圧140を有し、そしてこの第1の基準電圧139と第2の基準電圧140を所定の信号により切り替えるものである。141は第3のDA出力手段で、この第3のDA出力手段141は前記第3のDA切替手段137の出力信号が入力されるコンデンサ142と、このコンデンサ142の両端に接続され、第6のタイミングΦ6で動作してコンデンサ142の電荷を放電するスイッチ143、144とにより構成されている。そして、前記第3のDA切替手段137と第3のDA出力手段141とで第3のDA変換手段138を構成し、かつこの第3のDA変換手段138は第5のタイミングΦ5で前記コンデンサ142の電荷を放電するとともに、第3のDA切替手段137が出力する基準電圧に応じた電荷を入出力するものである。145は第3のスイッチで、この第3のスイッチ145は前記第5のタイミングΦ5で外側第2の検出電極35aから、電流からなる出力信号を出力するものである。146は第3の積分回路で、この第3の積分回路146には前記第3のスイッチ145の出力が入力されるもので、演算増幅器147と、この演算増幅器147の帰還に並列に接続されるコンデンサ148とにより構成されている。149は第4のDA切替手段で、この第4のDA切替手段149は、第1の基準電圧150および第2の基準電圧151を有し、そしてこの第1の基準電圧150と第2の基準電圧151を所定の信号により切り替えるものである。152は第4のDA出力手段で、この第4のDA出力手段152は前記第4のDA切替手段149の出力信号が入力されるコンデンサ153と、このコンデンサ153の両端に接続され、第6のタイミングΦ6で動作してコンデンサ153の電荷を放電するスイッチ154a、154bとにより構成されている。そして、前記第4のDA切替手段149と第4のDA出力手段152とで第4のDA変換手段156を構成し、かつこの第4のDA変換手段156は第4のタイミングΦ6で前記コンデンサ153の電荷を放電するとともに、第4のDA切替手段149が出力する基準電圧に応じた電荷を入出力するものである。155は第4のスイッチで、この第4のスイッチ155は前記第5のタイミングΦ5で、内側第2の検出電極35bからの出力信号を出力するものである。157は第4の積分回路で、この第4の積分回路157には前記第4のスイッチ155の出力が入力されるもので、演算増幅器158と、この演算増幅器158の帰還に並列に接続されるコンデンサ159とにより構成されている。160は比較手段で、この比較手段160には前記第3の積分回路146が出力する積分信号と第4の積分回路157が出力する積分信号とを比較する比較器161と、D型フリップフロップ162とにより構成されており、前記D型フリップフロップ162に、比較器161が出力する1ビットからなるデジタル信号を入力している。また、前記D型フリップフロップ162は前記第5のタイミングΦ5の開始時に前記1ビットデジタル信号をラッチしてラッチ信号を出力するものであり、このラッチ信号は、前記第3のDA変換手段138の第3のDA切替手段137に入力されて第1の基準電圧139または第2の基準電圧140を切り替えるとともに、前記第4のDA変換手段156の第4のDA切替手段149に入力されて第1の基準電圧150または第2の基準電圧151を切り替えるものである。そして、前記第3のDA変換手段138、第4のDA変換手段156、第3の積分回路146、第4の積分回路157および比較手段160によりΣΔ変調器からなる第2のAD変換器163を構成している。そして、この第2のAD変換器163は上記構成により、前記センサ素子21における外側第2の検出電極35aおよび内側第2の検出電極35bより出力される電荷をΣΔ変調し、1ビットデジタル信号に変換して出力するものである。164は第2の補正演算手段で、この第2の補正演算手段164にはフリップフロップ162が出力する1ビット差分信号が入力され、この1ビット差分信号と所定の補正情報との補正演算を置換処理により実現するものである。165はデジタルフィルタで、このデジタルフィルタ165には前記補正演算手段164より出力されるデジタル信号が入力され、ノイズ成分を除去するフィルタリング処理を行うものである。そして、補正演算手段164、およびデジタルフィルタ165により演算手段167を構成している。また、この演算手段167は、第5のタイミングΦ5で1ビットデジタル信号をラッチして、補正演算、フィルタリング処理を行い、マルチビット信号を出力している。そしてまた、前記タイミング制御回路93、第2のAD変換器163および演算手段167によりZ軸周りの角速度を検出するセンス回路を構成している。168は上蓋で、この上蓋168は前記基板11の上面を覆うことによりセンサ素子21を保護しているものである。以上のように構成された本発明の一実施の形態における角速度センサについて、次にその製造方法を説明する。まず、基板11の上面に設けた凹部12に、エポキシ系の熱硬化性樹脂を塗布した後、凹部12にIC77を搭載し、さらに高温雰囲気中で熱硬化性樹脂を硬化させることにより、基板11にIC77を固着し、そしてこのIC77におけるバンプ電極80を基板11におけるセンサ素子接続用のアナログバンプ接合部13、アナログ信号出力用のアナログバンプ接合部14、デジタルバンプ接合部15に電気的に接続する。次に、基板11におけるセンサ素子21を載置する位置に、エポキシ系の熱硬化性樹脂を塗布する。次に、基板11の上面にセンサ素子21を載置した後、基板11を約150°Cの高温槽図示せずに約90分投入して、基板11の上面にセンサ素子21を固着する。次に、センサ素子21と基板11におけるセンサ素子電極16とを、ワイヤー線29のワイヤーボンディングにより電気的に接続する。次に、基板11の上面に上蓋168を取り付ける。最後に、第1の位相調整回路92aにおけるROM図示せずに、第1の検出電極28aおよび第1の検出電極28bの容量に起因する位相ズレを補正する補正値を格納した後、第2の位相調整回路92bにおけるROM図示せずに、外側第2の検出電極35aおよび内側第2の検出電極35bの容量に起因する位相ズレを補正する補正値を格納する。すなわち、第1の位相調整回路92aおよび第2の位相調整回路92bにROM図示せずを設け、このROM図示せずにセンサ素子21における第1の検出電極28a、第1の検出電極28b、外側第2の検出電極35aおよび内側第2の検出電極35bの素子容量により生じる位相ずれ量を補正する補正値を格納するようにしたもので、この構成によれば、製造工程で容易に、出力信号のオフセット発生を防止することができるという作用効果を有するものである。以上のように構成された本発明の一実施の形態における角速度センサについて、次にその動作を説明する。センサ素子21における第1の固定部21aの駆動電極ランド22および第2の固定部41の駆動電極ランド42に交流電圧を印加することにより、配線パターン62を介して、第1の駆動振動体33、第2の駆動振動体38、第3の駆動振動体52および第4の駆動振動体58における駆動圧電電極33aの分極の方向と同じ方向の場合には駆動圧電電極33aに引張応力が発生し、一方、反対の方向の場合には、圧縮応力が発生する。そうすると、交流電圧の位相に応じて、第1の駆動振動体33、第2の駆動振動体38、第3の駆動振動体52および第4の駆動振動体58がX軸方向に速度Vで駆動振動する。この駆動振動は第1のZ軸検出振動体34、第2のZ軸検出振動体39、第3のZ軸検出振動体54および第4のZ軸検出振動体59を介して重り部36、40、56、60に伝わり、重り部36、40、56、60がX軸方向に速度Vで駆動振動する。前記センサ素子21の駆動圧電電極33aに交流電圧を加えると、第1の駆動振動体33、第2の駆動振動体38、第3の駆動振動体52および第4の駆動振動体58が共振し、モニタ圧電電極61に電荷が発生する。このモニタ圧電電極61に発生した電荷をドライブ回路90における電荷増幅器86に入力し、正弦波形の出力電圧に変換する。そしてこの電荷増幅器86の出力電圧をバンドパスフィルタ87に入力し、前記第1の駆動振動体33、第2の駆動振動体38、第3の駆動振動体52および第4の駆動振動体58の共振周波数のみを抽出し、ノイズ成分を除去した図6aに示すような正弦波形を出力する。そしてまた、前記ドライブ回路90におけるバンドパスフィルタ87の出力信号をAGC回路88が有する半波整流平滑回路図示せずに入力することにより、DC信号に変換する。そしてAGC回路88はこのDC信号が大の場合には前記ドライブ回路90におけるバンドパスフィルタ87の出力信号を減衰させるような信号を、一方、前記DC信号が小の場合には前記ドライブ回路90におけるバンドパスフィルタ87の出力信号を増幅させるような信号を駆動回路89に入力し、そして第1の駆動振動体33、第2の駆動振動体38、第3の駆動振動体52および第4の駆動振動体58の振動が一定振幅となるように調整するものである。さらに、タイミング制御回路93に、図6aに示される正弦波信号が入力され、そしてこの正弦波信号を前記PLL回路91で逓倍した信号をもとにタイミング生成回路92により図6bで示される第1のタイミングΦ1および第2のタイミングΦ2を形成する。そして、このタイミング信号Φ1およびΦ2を第1の位相調整回路92aによりずらして生成したタイミング信号Φ3およびΦ4を前記ΣΔ変調器からなる第1のAD変換器123および第1の補正演算手段124に、スイッチの切替およびラッチ回路のラッチタイミングとして入力する。ここで、まず、角速度センサにY軸方向回りの角速度が発生する場合を考える。その場合には、重り部36、40、56、60がコリオリ力により、Z軸方向に振動駆動する。そうすると、第1のZ軸検出振動体34、第2のZ軸検出振動体39、第3のZ軸検出振動体54および第4のZ軸検出振動体59と、第1の駆動振動体33、第2の駆動振動体38、第3の駆動振動体52および第4の駆動振動体58を介して、捩れ延出部32に捩り力が加わり、第1のY軸検出振動体27、第2のY軸検出振動体31、第3のY軸検出振動体47および第4のY軸検出振動体51がZ方向に振動駆動する。そして、第1の検出電極28aおよび第1の検出電極28bに図6dおよび図6eに示すように電荷が発生する。そしてこの第1の検出電極28aおよび第1の検出電極28bに発生する電荷はコリオリ力により発生するため、前記モニタ圧電電極61に発生する信号より位相が90度進んでいる。前記第1の検出電極28aおよび第1の検出電極28bに発生した出力信号は図6dおよび図6eに示す通り、正極性信号と負極性信号の関係にある。この場合におけるΣΔ変調器からなる第1のAD変換器123の動作を以下に説明する。この第1のAD変換器123は図6cに示す第3のタイミングΦ3および第4のタイミングΦ4を繰り返すことによって動作するもので、第3のタイミングΦ3および第4のタイミングΦ4ではセンサ素子21における第1の検出電極28aおよび第1の検出電極28bから出力される正極性信号または負極性信号がΣΔ変調されて1ビットデジタル信号に変換される。上記した第3のタイミングΦ3および第4のタイミングΦ4での動作をひとつずつ説明する。ここでは、センサ素子21のY軸を中心に所定の角速度がセンサ素子21に付与されて、センサ素子21が回転し、第1の検出電極28aおよび第1の検出電極28bに8値に相当する電荷の出力電圧が発生する場合を考える。まず、第3のタイミングΦ3では、センサ素子21における第1の検出電極28aおよび第1の検出電極28bから発生する8値に相当する電荷からなる出力信号が第1の積分回路106におけるコンデンサ108に保持されるとともに、このコンデンサ108に保持されている出力信号が比較手段120における比較器121の反転端子に入力される。同様に、センサ素子21における第1の検出電極28bから発生する出力信号が第2の積分回路117におけるコンデンサ119に保持されるとともに、このコンデンサ119に保持されている-8値に相当する電荷からなる出力信号が比較手段120における比較器121の非反転端子に入力される。そうすると、比較器121から比較結果として、1ビットデジタル信号1がフリップフロップ122に入力され、第4のタイミングΦ4時に、フリップフロップ122にラッチされる。そして、第4のタイミングΦ4で、第1のDA出力手段101におけるスイッチ103およびスイッチ104がONになり、コンデンサ102に保持されている電荷が放電されるとともに、第2のDA出力手段112におけるスイッチ114aおよびスイッチ114bがONになり、コンデンサ113に保持されている電荷が放電される。そして、フリップフロップ122からのラッチ信号1が、次の、第3のタイミングΦ3時に第1のDA変換手段98における第1のDA切替手段97に入力され、-10値に相当する電荷を発生する第2の基準電圧100に切り替えられる。同様に、第2のDA変換手段116における第2のDA切替手段109に入力され、10値に相当する電荷を発生する第1の基準電圧110に切り替えられる。そうすると、第1のDA出力手段101におけるコンデンサ102に、第2の基準電圧100の-10値に相当する電荷に対応する電荷が蓄えられ、第1の積分回路106に入力されるとともに、第2のDA出力手段112におけるコンデンサ113に第1の基準電圧110の10値に相当する電荷に対応する電荷が蓄えられ、第2の積分回路117に入力される。それとともに、第1のスイッチ105がONになり、前記センサ素子21の第1の検出電極28aより発生する8値に相当する電荷に対応する電荷が第1の積分回路106に出力される。さらに、第2のスイッチ115がONになり、第1の検出電極28bから8値に相当する電荷に対応する電荷が第2の積分回路117に入力される。これにより第4のタイミングΦ4では、第1の積分回路106におけるコンデンサ108に、図6dの斜線部で示される電荷量と第1のDA変換手段98より出力される電荷量の総和が積分されて6値に相当する電荷からなる出力信号が第1の積分回路106に保持されることになる。同様に、第2の積分回路117におけるコンデンサ119に、図6fの斜線部で示される電荷量と第2のDA変換手段116より出力される電荷量の総和が積分されて-6値に相当する電荷からなる出力信号が第2の積分回路117に保持されることになる。そして、比較器121により比較して、フリップフロップ122に1ビットデジタル信号として出力されることになる。そして、このような前述のサイクルを繰り返すことにより、第1の積分回路106に保持される電圧は順次2値に相当する電荷ずつ低下し、一方、第2の積分回路117に保持される電圧は順次、2値に相当する電荷ずつ増加する。その結果、第1の積分回路106および第2の積分回路117に保持される電圧が0値に相当する電荷になるまでは、1の出力信号が出力される。その後、第1の積分回路106に保持される電圧が-2値に相当する電荷になるとともに、第2の積分回路117に保持される電圧が2値に相当する電荷になると、比較器121からは、-1出力信号が出力される。そうすると、フリップフロップ122からは、-1の出力信号が第1のDA切替手段97および第2のDA切替手段109に入力され、第1のDA変換手段98における第1の基準電圧99から、10値に相当する電荷の電圧が出力され、対応した電荷がコンデンサ102に保持されるとともに、第2のDA変換手段116における第2の基準電圧111からは、-10値に相当する電荷の電圧が出力され、対応する電荷がコンデンサ113に保持される。そうすると、第1の積分回路106に16値に相当する電荷の電圧が保持されるとともに、第2の積分回路117に-16値に相当する電荷の電圧が保持される。以後、第1の積分回路106および第2の積分回路117の出力電圧が順次2値に相当する電荷ずつ変化して、1の出力信号が9回出力された後、-1の出力信号が1回出力され、マルチビット化すると、0.8の出力信号が出力されて、Y軸周りの角速度の信号として検出されるものである。次に、角速度センサ素子にZ軸方向回りの角速度が発生する場合を考える。重り部36、40、56、60がコリオリ力により、Y軸方向に振動駆動する。そうすると、第1のZ軸検出振動体34、第2のZ軸検出振動体39、第3のZ軸検出振動体54および第4のZ軸検出振動体59における第1の駆動振動体33、第2の駆動振動体38、第3の駆動振動体52および第4の駆動振動体58から垂直な方向に延出された箇所がY軸方向に振動駆動する。そして、角速度に応じた電荷が外側第2の検出電極35aおよび内側第2の検出電極35bに発生する。さらに、第1のZ軸検出振動体34、第2のZ軸検出振動体39、第3のZ軸検出振動体54および第4のZ軸検出振動体59のL字形状に折り曲げられた先端側は、前述のY軸方向振動駆動に伴い、X軸方向に撓み振動する。したがって、この撓み振動により発生する電荷が、外側第2の検出電極35aおよび内側第2の検出電極35bに加算して発生し、Z軸周りの角速度を検出することが出来るものである。そして、外側第2の検出電極35aおよび内側第2の検出電極35bに図7bおよび図7cに示すように電荷が発生する。そしてこの外側第2の検出電極35aおよび内側第2の検出電極35bに発生する電荷はコリオリ力により発生するため、前記モニタ圧電電極61に発生する信号より位相が90度進んでいる。前記外側第2の検出電極35aおよび内側第2の検出電極35bに発生した出力信号は図7bおよび図7cに示す通り、正極性信号と負極性信号の関係にある。この場合におけるΣΔ変調器からなる第2のAD変換器163の動作を以下に説明する。この第2のAD変換器163は図7aに示す第5のタイミングΦ5および第6のタイミングΦ6を繰り返すことによって動作するもので、第5のタイミングΦ5および第6のタイミングΦ6ではセンサ素子21における外側第2の検出電極35aおよび内側第2の検出電極35bから出力される正極性信号または負極性信号がΣΔ変調されて1ビットデジタル信号に変換される。上記した第5のタイミングΦ5および第6のタイミングΦ6での動作をひとつずつ説明する。ここでは、センサ素子21のZ軸を中心に所定の角速度がセンサ素子21に付与されて、センサ素子21が回転し、外側第2の検出電極35aおよび内側第2の検出電極35bに8値に相当する電荷の出力電圧が発生する場合を考える。まず、第5のタイミングΦ5では、センサ素子21における外側第2の検出電極35aから発生する8値に相当する電荷からなる出力信号が第3の積分回路146におけるコンデンサ148に保持されるとともに、このコンデンサ148に保持されている出力信号が比較手段160における比較器161の反転端子に入力される。同様に、センサ素子21における内側第2の検出電極35bから発生する出力信号が第4の積分回路157におけるコンデンサ159に保持されるとともに、このコンデンサ159に保持されている-8値に相当する電荷からなる出力信号が比較手段160における比較器161の非反転端子に入力される。そうすると、比較器161から比較結果として、1ビットデジタル信号1がフリップフロップ162に入力され、第6のタイミングΦ6時に、フリップフロップ162にラッチされる。そして、第6のタイミングΦ6で、第3のDA出力手段141におけるスイッチ143およびスイッチ144がONになり、コンデンサ142に保持されている電荷が放電されるとともに、第4のDA出力手段152におけるスイッチ154aおよびスイッチ154bがONになり、コンデンサ153に保持されている電荷が放電される。そして、フリップフロップ162からのラッチ信号1が、次の、第5のタイミングΦ5時に第3のDA変換手段138における第3のDA切替手段137に入力され、-10値に相当する電荷を発生する第2の基準電圧140に切り替えられる。同様に、第4のDA変換手段156における第4のDA切替手段149に入力され、10値に相当する電荷を発生する第1の基準電圧150に切り替えられる。そうすると、第3のDA出力手段141におけるコンデンサ142に、第2の基準電圧140の-10値に相当する電荷に対応する電荷が蓄えられ、第3の積分回路146に入力されるとともに、第4のDA出力手段152におけるコンデンサ153に第1の基準電圧150の10値に相当する電荷に対応する電荷が蓄えられ、第4の積分回路157に入力される。それとともに、第3のスイッチ145がONになり、前記センサ素子21の外側第2の検出電極35aより発生する8値に相当する電荷に対応する電荷が第3の積分回路146に出力される。さらに、第4のスイッチ155がONになり、内側第2の検出電極35bから8値に相当する電荷に対応する電荷が第4の積分回路157に入力される。これにより第6のタイミングΦ6では、第3の積分回路146におけるコンデンサ148に、図7bの斜線部で示される電荷量と第3のDA変換手段138より出力される電荷量の総和が積分されて6値に相当する電荷からなる出力信号が第3の積分回路146に保持されることになる。同様に、第4の積分回路157におけるコンデンサ159に、図7cの斜線部で示される電荷量と第4のDA変換手段156より出力される電荷量の総和が積分されて-6値に相当する電荷からなる出力信号が第4の積分回路157に保持されることになる。そして、比較器161により比較して、フリップフロップ162に1ビットデジタル信号として出力されることになる。そして、このような前述のサイクルを繰り返すことにより、第3の積分回路146に保持される電圧は順次2値に相当する電荷ずつ低下し、一方、第4の積分回路157に保持される電圧は順次、2値に相当する電荷ずつ増加する。その結果、第3の積分回路146および第4の積分回路157に保持される電圧が0値に相当する電荷になるまでは、1の出力信号が出力される。その後、第3の積分回路146に保持される電圧が-2値に相当する電荷になるとともに、第4の積分回路157に保持される電圧が2値に相当する電荷になると、比較器161からは、-1の出力信号が出力される。そうすると、フリップフロップ162からは、-1の出力信号が第3のDA切替手段137および第4のDA切替手段149に入力され、第3のDA変換手段138における第1の基準電圧139から、10値に相当する電荷の電圧が出力され、対応した電荷がコンデンサ142に保持されるとともに、第4のDA変換手段156における第2の基準電圧151からは、-10値に相当する電荷の電圧が出力され、対応する電荷がコンデンサ153に保持される。そうすると、第3の積分回路146に16値に相当する電荷の電圧が保持されるとともに、第4の積分回路157に-16値に相当する電荷の電圧が保持される。以後、第3の積分回路146および第4の積分回路157の出力電圧が順次2値に相当する電荷ずつ変化して、1の出力信号が9回出力された後、-1の出力信号が1回出力され、マルチビット化すると、0.8の出力信号が出力されて、Z軸周りの角速度の信号として検出されるものである。ここで、センサ素子21の質量アンバランスにより、第1の検出電極28aに図6fに示す不要な信号が発生するとともに、第1の検出電極28bに図6gに示す不要な信号が発生する場合を考える。本発明の一実施の形態における角速度センサにおいては、タイミング制御回路93に、センサ素子21における第1の検出電極28aおよび第1の検出電極28bの容量により生じる位相ずれ量を補正する第1の位相調整回路92aを設けたため、同期検波時に出力信号に静電結合漏れに起因するオフセットが発生することを防止することが出来ることとなり、これにより、オフセット調整をする必要が無くなるから、Y軸周りの角速度出力電圧のレンジの減少を抑制することとなり、その結果、Y軸周りの角速度出力信号の感度の低下を防止することができるという作用効果を有するものである。また、同様に、タイミング制御回路93に、センサ素子21における外側第2の検出電極35aおよび内側第2の検出電極35bの容量により生じる位相ずれ量を補正する第2の位相調整回路92bを設けたため、同期検波時に出力信号に静電結合漏れに起因するオフセットが発生することを防止することが出来ることとなり、これにより、オフセット調整をする必要が無くなるから、Z軸周りの角速度出力電圧のレンジの減少を抑制することとなり、その結果、Z軸周りの角速度出力信号の感度の低下を防止することができるという作用効果を有するものである。