"段差を有する絶縁膜と、前記絶縁膜の前記段差を覆って形成された上部配線と、前記上部配線上の少なくとも前記段差の側壁に対応する部分を含む所定箇所に、部分的に形成された酸化膜と、前記上部配線及び前記酸化膜上に形成され、半田により外部導体と接合するバリア層とを備える、電力用半導体装置。段差を有する絶縁膜と、前記絶縁膜の前記段差を覆って形成された上部配線と、前記上部配線上の少なくとも前記段差の側壁に対応する部分を含む所定箇所に、前記上部配線を変質させて部分的に形成された変質膜と、前記上部配線及び前記変質膜上に形成され、半田により外部導体と接合するバリア層とを備える、電力用半導体装置。前記変質膜は前記上部配線の酸化膜または窒化膜である、請求項2に記載の電力用半導体装置。前記上部配線はアルミまたはアルミ合金であり、前記酸化膜はアルミ酸化物を含む、請求項1又は3に記載の電力用半導体装置。前記酸化膜は厚みが10~200nmである、請求項1,3,4のいずれかに記載の電力用半導体装置。a段差を有する絶縁膜を形成する工程と、b前記絶縁膜の前記段差を覆って上部配線を形成する工程と、c前記上部配線の表面に酸化膜を形成する工程と、d前記段差の上面に対応する前記上部配線の表面から前記酸化膜を除去する工程と、e前記上部配線及び前記酸化膜上にバリア層を形成する工程とを備える、電力用半導体装置の製造方法。前記工程bはアルミまたはアルミ合金で上部配線を形成する工程であり、前記工程cは、前記上部配線を温水浸漬することにより前記酸化膜を形成する工程である、請求項6に記載の電力用半導体装置の製造方法。f前記工程cと前記工程dの間に、酸素雰囲気中で前記酸化膜を熱処理する工程をさらに備える、請求項7に記載の電力用半導体装置の製造方法。前記工程bはアルミまたはアルミ合金で上部配線を形成する工程であり、前記工程cは、酸素ガス中に紫外線を導入して発生させたオゾンに前記上部配線を晒すことにより前記酸化膜を形成する工程である、請求項6に記載の電力用半導体装置の製造方法。前記工程bは、スパッタ法または蒸着法で上部配線を形成する工程である、請求項6~9のいずれかに記載の電力用半導体装置の製造方法。実際のパワーMOSFET構造では、段差状に形成されてほぼ垂直な側面を持つ絶縁膜の上に上部配線が形成される場合がある。この上部配線上に半田拡散防止のためのバリア層を形成すると、段差被覆性が不足するために、側壁部分のバリア層厚が薄くなったり、場合によっては、バリア層の段差側壁底部においてくびれが発生してしまうことがあった。このバリア層上に半田が接合されると、高温状態と低温状態を繰り返すヒートサイクル試験や高温での長時間動作等を経るうちに半田がバリア層を拡散してしまう。やがて半田は優先的にバリア層の薄い部分から上部配線に到達して反応化合物を形成し、素子特性を劣化させてしまうという問題があった。本発明は、上述の問題点に鑑みてなされたものであり、信頼性の高い外部電極との接続構造を有する電力用半導体装置及びその製造方法の提供を目的とする。本発明の第1の電力用半導体装置は、段差を有する絶縁膜と、前記絶縁膜の前記段差を覆って形成された上部配線と、前記上部配線上の少なくとも前記段差の側壁に対応する部分を含む所定箇所に、部分的に形成された酸化膜と、前記上部配線及び前記酸化膜上に形成され、半田により外部導体と接合するバリア層とを備える。本発明の第1の電力用半導体装置は、絶縁膜の段差を覆って形成された上部配線と、前記上部配線上の少なくとも段差の側壁に対応する部分を含む所定箇所に、部分的に形成された酸化膜とを備えるので、上部配線上に形成されたバリア層が段差の側壁に対応する部分で薄く、高温状態を経るにつれて拡散した半田と反応して消失する場合でも、酸化膜が半田に対する上部配線のバリア層となり、バリア性能が高まる。本明細書では半導体の導電型について、第1導電型をn型、第2導電型をp型として説明するが、その逆であっても良い。実施の形態1<構成>図1は、本発明の実施の形態1に係る電力用半導体装置である縦型MOSFETの単位構造を示す断面模式図である。本実施の形態の電力用半導体装置は、図1に示す単位構造が前後左右に繰り返して形成され、この繰り返し構造において、ゲート電極6と絶縁膜9を含むゲート構造は基板側主面に対して碁盤格子状の段差構造を形成する。この縦型MOSFETでは、4Hのポリタイプを有するn型で低抵抗のSiC基板1の第1の主面0001面上に、n型のSiCドリフト層2が形成されている。SiCドリフト層2の表面側において所定幅だけ離間した2つの領域には、第1不純物であるアルミニウムAlをp型不純物として含有するp型のベース領域3がそれぞれ形成されている。ベース領域3の表層部には、第2不純物である窒素Nをn型不純物として含有するn型のソース領域4が、ベース領域3より浅く形成されている。ベース領域3とソース領域4を含むSiCドリフト層2の表面側には、ソース領域4の表面側の一部を除いて、酸化珪素で構成されるゲート絶縁膜5が形成されている。さらに、一対のソース領域4間の領域を含む部位に対向するゲート絶縁膜5上の位置には、ゲート電極6が形成されている。そして、ゲート絶縁膜5とゲート電極6の上には絶縁膜9が形成されている。また、ゲート絶縁膜5が形成されていないソース領域4及びベース領域3の表面にはソース電極接合部7が形成されている。また、SiC基板1の第一の主面と反対側の第二の主面、すなわち裏面側には、ドレイン電極8が形成されている。ここで、ゲート絶縁膜5、ゲート電極6および絶縁膜9からなるゲート構造は、SiCドリフト層2上に碁盤格子上の段差構造を形成しており、段差幅は数~十数μm、段差の高さは1~2μm程度である。ここで、段差側壁はSiCドリフト層2表面に対して少なくとも70度以上、あるいはレイアウト設計によっては80度以上になるように形成されるので、この段差構造上に上部配線やバリア層を形成する際に段差被覆性が不足し、側壁部分の付着膜厚は他の部分に比べて極端に薄くなる。ソース電極接合部7と絶縁膜9の上には、ゲート構造の凸状段差を覆うように上部配線10が形成されるので、上部配線10にもゲート構造の凸状段差に従い凸状段差が形成される。そして、少なくとも上部配線10の凸状段差の側壁には、上部配線10を変質させた変質膜としての酸化膜16が形成される。上部配線10と酸化膜16上にはバリア層20が形成される。バリア層20は、外部電極との接合材となる半田が上部配線10に拡散することを防ぐためのものである。図1に例示するバリア層20は、第1バリア層11と第2バリア層12、さらに半田の濡れ性を確保するための金13の積層構造である。以上の構造を広く覆うように半田21が形成されており、半田21と外部導体後述の図15の外部導体22を参照が直接接合されている。図1において、ベース領域3のうちゲート絶縁膜5を介してゲート電極6と対向し、オン動作時に反転層が形成される領域をチャネル領域という。さらに、SiCドリフト層2の表層部でイオン注入されていない領域とソース領域4との間の当該チャネル領域の長さをチャネル長という。<動作>次に、図1に示す縦型MOSFETの動作を簡単に説明する。図1に示す縦型MOSFETのゲート電極6に閾値電圧以上のプラス電圧が印加されると、チャネル領域に反転チャネルが形成され、n型のソース領域4とn型のSiCドリフト層2との間にキャリアである電子が流れる経路が形成される。ソース領域4からSiCドリフト層2へ流れ込む電子は、ドレイン電極8に印加されるプラス電圧により形成される電界に従ってSiCドリフト層2およびSiC基板1を経由してドレイン電極8に到達する。したがって、ゲート電極6にプラス電圧を印加することにより、ドレイン電極8からソース電極接合部7を介して上部配線10に電流が流れる。この状態をオン状態と呼ぶ。チャネル長が短くチャネル領域の電子の移動度が高いほどチャネル領域の抵抗は低くなり、チャネル領域の抵抗が低下するほど縦型MOSFETのオン抵抗が低減する。反対に、ゲート電極6に閾値電圧以下の電圧が印加されると、チャネル領域に反転チャネルが形成されないため、ドレイン電極8からソース電極70に電流が流れない。この状態をオフ状態と呼ぶ。このとき、ドレイン電極8に印加されるプラスの電圧の影響を受け、SiCドリフト層2とベース領域3との間のpn接合から空乏層が伸びる。このpn接合からベース領域3側に向けて伸びた空乏層がソース領域4に達するとパンチスルー破壊が発生する。しかし、本実施の形態においては、ベース領域3の不純物濃度をパンチスルー破壊が発生しないよう1×1017cm3以上に、かつイオン注入による炭化珪素結晶の品質低下を招くほど高くないように1×1019cm3以下に設定する。<製造工程>次に、図2~図14を用いて図1の縦型MOSFETの製造方法を説明する。図2~図14は、図1に示す縦型MOSFETの各製造工程における断面模式図である。まず、第一の主面の面方位が0001面であり、4Hのポリタイプを有するn型で低抵抗のSiC基板1の表面上に、化学気相堆積ChemicalVaporDeposition:CVD法によりSiCドリフト層2をエピタキシャル成長する図2。n型不純物濃度は1×1015cm3~1×1017cm3、厚さは5~50μmとする。次に、SiCドリフト層2の表面に選択的に第1注入マスク30を形成し、第1注入マスク30を用いてSiCドリフト層2にp型の第1不純物であるAlをイオン注入する図3。このとき、Alをイオン注入する深さはSiCドリフト層2の厚さを超えない0.5~3μm程度とし、イオン注入するAlの不純物濃度は、1×1017cm3~1×1019cm3の範囲でSiCドリフト層2のn型不純物濃度より多いものとする。こうして、SiCドリフト層2内のAlがイオン注入された領域のうちp型を示す領域がベース領域3となる。次に、第1注入マスク30を除去してからSiCドリフト層2の表面に第2注入マスク31を選択的に形成し、第2注入マスク31を用いてSiCドリフト層2の表面に、n型の第2不純物であるNをイオン注入する図4。このとき、Nがイオン注入される深さはベース領域3の厚さより浅いものとし、イオン注入したNの不純物濃度は、1×1018cm3~1×1021cm3の範囲でベース領域3のp型不純物濃度より多いものとする。こうして、SiCドリフト層2内のNが注入された領域のうちn型を示す領域がソース領域4となる。次に、第2注入マスク31を除去してから、熱処理装置によって、アルゴンArガスなどの不活性ガス雰囲気中で1300~1900°C、30秒~1時間のアニールを行う図5。このアニールにより、ベース領域3やソース領域4に注入されているN、Alイオンを活性化させる。つづいて、ソース領域4、ベース領域3を含むSiCドリフト層2の表面を熱酸化して、所望の厚みのゲート絶縁膜5を形成する図6。次に、ゲート絶縁膜5の上に、導電性を有する多結晶珪素膜を減圧CVD法により形成し、これをパターニングすることによりゲート電極6を形成する図7。ゲート電極6は、2つのベース領域3に挟まれたSiCドリフト層2、チャネル領域となるベース領域3及びソース領域4の一部と対向する位置に形成する。その後、全体を覆うようにしてゲート絶縁膜5とゲート電極6上に絶縁膜9をCVD法により形成する図8。次いで、ゲート電極6の周辺以外の絶縁膜9とゲート絶縁膜5を連続して除去し、除去した領域にソース領域4と電気的に接続されるソース電極接合部7を形成する。ソース電極接合部7にはニッケルとシリコンの合金などが用いられ、チャネル領域にならないベース領域3とソース領域4の上に形成される。また、SiC基板1の裏面側にドレイン電極8を形成する図9。ドレイン電極8の材料には、ニッケル、シリコン、シリコンの合金層、又はチタンとニッケルの積層膜などを用いることができる。さらに、碁盤格子状の段差構造をもつ絶縁膜9を跨いでソース電極接合部7に接続する上部配線10を形成する図10。上部配線10はアルミやアルミ合金などからなり、本実施の形態ではメッキ法やCVD法以外のスパッタ法や真空蒸着などで形成する。また、アルミ合金形成前にチタンなどの層を形成した積層膜を用いることもできる。上部配線10は、材料の電気抵抗が低い方が望ましく、膜厚は1~5μm程度が適当である。その後、上部配線10の上に酸化膜16を形成する図11。アルミ製の上部配線10上に酸化膜16を形成する方法としては、温水中での湿式酸化プロセス温水浸漬が好適である。この際形成される酸化膜はベーマイトという構造を持つことが知られている。さらに、酸化膜16を緻密化するために、真空中や不活性ガス中での熱処理を行うこともできる。また、これとは別に、酸化雰囲気中酸素ガスやオゾン雰囲気で加熱することによる乾式酸化や、酸素を含むプラズマに晒すことによるプラズマ酸化によっても形成することができる。この場合は、一般に強固なアルミ酸化膜が極薄く形成される。以下に、代表的な酸化膜の形成方法を示す。処理方法1は温水浸漬であり、75°C以上95°C以下の純水中に、2分以上10分以下上部配線10を浸す。この場合、特に85°Cの条件で、上部配線10のアルミ表面に均質な酸化膜が形成され、酸化膜の膜厚は50~100nmであった。処理方法2は、温水浸漬の後に熱酸化を行うものである。処理方法1と同一条件で温水浸漬を行った後、酸素雰囲気中でランプアニールを行う。ランプアニールの条件は100°C以上400°C以下、30秒以上5分以下とした。熱酸化により、温水酸化膜中の水分が抜け、酸化膜の緻密化が認められた。処理方法3は、UVオゾン酸化である。酸素ガス中に紫外線を導入しオゾンを発生させ、オゾンに上部配線10を晒す方法である。温度条件は100°C以上200°C以下とし、晒す時間は2分以上10分以下とした。この方法によれば、1つの工程で水分がなく緻密な酸化膜が形成された。形成した酸化皮膜の膜厚は、10~20nmであった。なお、この方法では、厚いアルミ酸化膜を形成することは困難であるが、予めアルミ表面を酸などで僅かに蝕刻し粗面化しておくことで、実質の酸化膜厚を30~50nm程度にすることができる。また、酸化膜16の形成方法として、異種酸化膜を被着形成することもできるが、一般には高価な新たな成膜装置が必要となるため、コスト的には、上述の処理方法1~3のいずれかが望ましい。酸化膜16は、半田に対するバリア性の向上に効果的であり、上部配線10自体の抵抗を増加させないような手法で形成するという観点から、膜厚は10~200nm程度が好都合である。より好ましくは、50~100nm程度である。また、過剰な酸化は上部配線10自体の抵抗を増加させてしまうため、400°C以上で熱酸化しない方が良い。こうして酸化膜16を形成した後、上部配線10と後工程で接続する外部導体との導通を確保するために、上部配線10および酸化膜16の上部を切除し、上部配線10の一部を露出させる図12。この工程は機械研磨の他、スパッタリング装置や反応性イオンエッチング装置などで行うことができる。スパッタリング装置や反応性イオンエッチング装置を用いた場合は、上部配線10の段差側壁部分にのみ酸化膜16が残され、それ以外の酸化膜16は全て除去される。よって、段差底部でのバリア性をより高めるためには、機械研磨法を用いて段差上部の酸化膜16のみを除去する方が良い。この工程での代表的な研磨量は、500nmから2.0μm程度である。面内のウエハの平坦性などの条件から全面を均一に研磨するためには、約1.0μmの研磨量が好適と考えられる。なお、研磨後には、適当な洗浄剤によって表面を清浄化しても良い。その後、上部配線10と上部配線10上の酸化膜16を覆うようにバリア層20を形成する図13。バリア層は第1バリア層11、第2バリア層12、および金13の積層構造が通例である。ここで、特に、金13はバリア層の酸化防止層であり半田材料との濡れ性を確保するための層である。また、第2バリア層12は、主たる半田材料の拡散バリア材であり、主にはNiやNi合金が使われる。具体的には、第2バリア層はスパッタ法などで形成し、350~700nm程度の膜厚のNiが好適である。また、第1バリア層は、第2バリア層と上部配線10の材料の拡散反応を抑止する目的の層であり、主にTiやTi合金、TiNなどが使われる。最後に、半田21をバリア層20上に接合すると、図14図1の再掲に示す縦型MOSFET構造が完成し、半田21が外部導体22と接続した形態で実際の電力用半導体装置として用いられる図15。<バリア性の評価>以上の工程で製造した縦型MOSFETについて、バリア層20の半田21に対するバリア性の評価を行った。なお、上部配線10は純アルミニウムであり、半田21はSnAgCu系鉛フリー半田とする。また、バリア層20は、厚さ150nmのTiからなる第1バリア層11と、厚さ700nmのNiからなる第2バリア層12と、厚さ200nmの金13とする。これらの条件を共通として、上部配線10上に上述の処理方法1~3で酸化膜16を形成したそれぞれの電力用半導体装置につき、250°Cの高温状態を保持して加速劣化試験を行った。まず比較のために、図17にその断面構造を示す従来の電力用半導体装置に250°Cの加速劣化試験を行った。この電力用半導体装置は、酸化膜16を上部配線上に形成しない他は図1の電力用半導体装置と同じ構成であり、各部の材料は上述の条件を適用している。その結果、バリア層20の劣化時間は60分であった。試験後の状態は図18に示すとおり、領域14で金13や第2バリア層12に半田が拡散しており、特に上部配線10の側壁段差部分の領域15では、半田が第1バリア層11を越えて上部配線10に拡散している。次に、処理方法1により上部配線10表面に酸化膜16が形成された図1に示す構造の電力用半導体装置に同様の試験を行った。処理方法1では、純アルミニウムの上部配線10を温水に浸漬し、上部配線10の表面にアルミ酸化膜16を厚さ100nmで形成している。このような構造の電力用半導体装置に250°Cの加速劣化試験を行うと、バリア層20の劣化時間は200分であり、劣化後の状態は図16のようになった。次に、処理方法2により上部配線10表面に酸化膜16を形成した図1に示す構造の電力用半導体装置に同様の試験を行った。処理方法2では、純アルミニウムの上部配線10を温水に浸漬し、上部配線10の表面にアルミ酸化膜16を厚さ100nmで形成した後、350°Cの減圧酸素雰囲気中で5分間の加熱処理を施した。このような構造の電力用半導体装置に250°Cの加速劣化試験を行うと、バリア層20の劣化時間は400分以上であった。最後に、処理方法3により上部配線10表面に酸化膜16を形成した図1に示す構造の電力用半導体装置に同様の試験を行った。処理方法3では、純アルミニウムの上部配線10に薄酢酸の酸洗処理を施して粗面化した後、大気圧オゾンを10分、200°Cの条件で照射することにより、上部配線10の表面にアルミ酸化膜を30nm形成している。このような構造の電力用半導体装置に250°Cの加速劣化試験を行うと、バリア層20の劣化時間は400分以上であった。いずれのケースにおいても、高温状態を経るにつれて上部配線10の側壁部分でバリア層20が薄くなり、半田の拡散によってバリア層20が半田と反応して消失するような劣化挙動を示す。しかし、上部配線10の少なくとも側壁に酸化膜16を形成することによって、酸化膜16が半田に対する上部配線10のバリア層となるため、バリア性能が高まっている。以上の説明では、上部配線10の少なくとも側壁に形成する変質膜として酸化膜16を示したが、酸化膜16の代わりに窒化膜など、他の形態の変質膜を用いても良い。窒化膜は、上部配線10にプラズマ窒化処理等を施して形成することが可能である。<効果>本発明の第1の電力用半導体装置によれば、以下の効果を奏する。すなわち、本発明の第1の電力用半導体装置は、段差を有する絶縁膜9と、絶縁膜9の前記段差を覆って形成された上部配線10と、上部配線10上の少なくとも前記段差の側壁に対応する部分を含む所定箇所に、部分的に形成された酸化膜16と、上部配線10及び酸化膜16上に形成され、半田21により外部導体22と接合するバリア層20とを備えるので、上部配線10上に形成されたバリア層20が前記段差の側壁に対応する部分で薄く、高温状態を経るにつれて拡散した半田21と反応して消失する場合でも、酸化膜16が半田21に対する上部配線10のバリア層となり、バリア性能が高まる。本発明の第2の電力用半導体装置によれば、以下の効果を奏する。すなわち、本発明の第2の電力用半導体装置は、段差を有する絶縁膜9と、絶縁膜9の前記段差を覆って形成された上部配線10と、上部配線10上の少なくとも前記段差の側壁に対応する部分を含む所定箇所に、上部配線10を変質させて部分的に形成された変質膜と、上部配線10及び前記変質膜上に形成され、半田21により外部導体22と接合するバリア層20とを備えるので、上部配線10上に形成されたバリア層20が前記段差の側壁に対応する部分で薄く、高温状態を経るにつれて拡散した半田21と反応して消失する場合でも、前記変質膜が半田21に対する上部配線10のバリア層となり、バリア性能が高まる。また、本発明の第2の電力用半導体装置において、前記変質膜は上部配線10の酸化膜または窒化膜であるので、上部配線10の酸化膜が半田21に対する上部配線10のバリア層となり、バリア性能が高まる。また、上部配線10はアルミまたはアルミ合金であり、酸化膜16はアルミ酸化物を含むので、このような構成の酸化膜が半田21に対する上部配線10のバリア層となり、バリア性能が高まる。また、酸化膜16の厚みを10~200nmとすることにより、上部配線10自体の抵抗を増加させないような手法で形成しつつ、半田21に対するバリア性を向上させることが出来る。本発明の電力用半導体装置の製造方法によれば、以下の効果を奏する。すなわち、本発明の電力用半導体装置の製造方法は、a段差を有する絶縁膜9を形成する工程と、b絶縁膜9の前記段差を覆って上部配線10を形成する工程と、c上部配線10の表面に酸化膜16を形成する工程と、d前記段差の上面に対応する上部配線10の表面から酸化膜16を除去する工程と、e上部配線10及び酸化膜16上にバリア層20を形成する工程とを備えるので、上部配線10上に形成されたバリア層20が前記段差の側壁に対応する部分で薄く、高温状態を経るにつれて拡散した半田21と反応して消失する場合でも、酸化膜16が半田21に対する上部配線10のバリア層となり、バリア性能の高い電力用半導体装置となる。また、前記工程bはアルミまたはアルミ合金で上部配線10を形成する工程であり、前記工程cは、上部配線10を温水浸漬することにより酸化膜16を形成する工程であるので、上部配線10上に形成されたバリア層20が前記段差の側壁に対応する部分で薄く、高温状態を経るにつれて拡散した半田21と反応して消失する場合でも、酸化膜16が半田21に対する上部配線10のバリア層となり、バリア性能の高い電力用半導体装置となる。また、本発明の電力用半導体装置の製造方法は、f前記工程cと前記工程dの間に、酸素雰囲気中で前記酸化膜16を熱処理する工程をさらに備えるので、酸化膜を緻密化することが出来る。あるいは、前記工程bはアルミまたはアルミ合金で上部配線10を形成する工程であり、前記工程cは、酸素ガス中に紫外線を導入して発生させたオゾンに上部配線10を晒すことにより酸化膜16を形成する工程であるので、強固なアルミ酸化膜を形成することが出来る。また、前記工程bでは、スパッタ法または蒸着法で上部配線10を形成することが可能である。"