基準電圧を出力する基準電圧回路と、出力トランジスタと、前記基準電圧と前記出力トランジスタの出力する電圧を分圧した分圧電圧との差を増幅して出力し、前記出力トランジスタのゲートを制御する第一の差動増幅回路と、前記出力トランジスタの出力電流の過電流から回路を保護する過電流保護回路と、を備えたボルテージレギュレータであって、前記過電流保護回路は、前記出力電流をセンスするセンストランジスタと、ドレインが前記センストランジスタのドレインに接続された第一のトランジスタと、出力端子が前記第一のトランジスタのゲートに接続され、反転入力端子が前記第一のトランジスタのソースに接続され、非反転入力端子が前記第一の差動増幅回路の非反転入力端子に接続された第二の差動増幅回路と、前記第一のトランジスタのソースに接続された第一の抵抗と、前記センストランジスタに流れる電流に基づいて、前記出力トランジスタのゲートを制御する制御回路と、を備えたことを特徴とするボルテージレギュレータ。前記制御回路は、ゲートとドレインが前記センストランジスタのドレインに接続された第二のトランジスタと、前記第二のトランジスタとカレントミラー接続された第三のトランジスタと、ゲートとドレインが前記第三のトランジスタのドレインに接続された第四のトランジスタと、前記第四のトランジスタとカレントミラー接続され、ドレインが前記出力トランジスタのゲートに接続された第五のトランジスタと、を備えたことを特徴とする請求項1記載のボルテージレギュレータ。前記制御回路は、非反転入力端子が前記基準電圧回路に接続され、反転入力端子が前記センストランジスタのドレインに接続された第三の差動増幅回路と、前記第三の差動増幅回路の反転入力端子に接続された第二の抵抗と、ゲートが前記第三の差動増幅回路の出力端子に接続され、ドレインが前記出力トランジスタのゲートに接続された第二のトランジスタと、を備えたことを特徴とする請求項1記載のボルテージレギュレータ。しかしながら、従来の技術では、入出力電圧差が小さい時出力電圧がある程度まで降下しないと過電流保護がかからず過電流によって接続されたICが破壊されるという課題があった。また、出力電圧の降下量は制御できないためきれいなフの字の特性を得ることが困難という課題もあった。本発明は上記課題に鑑みてなされ、入出力電圧差が小さい時出力電流の多い状態で出力電圧の降下を待たずに過電流保護をかけることができ、きれいなフの字の特性を得ることができるボルテージレギュレータを提供する。本発明の過電流保護回路を備えたボルテージレギュレータは、基準電圧を出力する基準電圧回路と、出力トランジスタと、前記基準電圧と前記出力トランジスタの出力する電圧を分圧した分圧電圧との差を増幅して出力し、前記出力トランジスタのゲートを制御する第一の差動増幅回路と、前記出力トランジスタの出力電流の過電流から回路を保護する過電流保護回路と、を備えたボルテージレギュレータであって、前記過電流保護回路は、前記出力電流をセンスするセンストランジスタと、ドレインが前記センストランジスタのドレインに接続された第一のトランジスタと、出力端子が前記第一のトランジスタのゲートに接続され、反転入力端子が前記第一のトランジスタのソースに接続され、非反転入力端子が前記第一の差動増幅回路の非反転入力端子に接続された第二の差動増幅回路と、前記第一のトランジスタのソースに接続された第一の抵抗と、前記センストランジスタに流れる電流に基づいて、前記出力トランジスタのゲートを制御する制御回路と、を備えたことを特徴とする。本発明の過電流保護回路を備えたボルテージレギュレータは、過電流保護回路に差動増幅回路を用いることで、入出力電圧差が小さく出力電流の多い状態で、出力電圧が降下しなくても過電流保護をかけることができる。また、きれいなフの字の特性を得ることができる。本発明を実施するための形態について、図面を参照して説明する。図1は、第一の実施形態のボルテージレギュレータの回路図である。本実施形態のボルテージレギュレータは、基準電圧回路101と、差動増幅回路102と、過電流保護回路161と、出力トランジスタであるPMOSトランジスタ105と、抵抗107、108と、グラウンド端子100と、出力端子121と、電源端子150で構成されている。過電流保護回路161は、センストランジスタであるPMOSトランジスタ131と、差動増幅回路111と、NMOSトランジスタ112と、抵抗113と、制御回路171で構成されている。制御回路171は、PMOSトランジスタ134、135と、NMOSトランジスタ132、133で構成されている。差動増幅回路102は、反転入力端子は基準電圧回路101に接続され、非反転入力端子は抵抗107と108の接続点に接続され、出力端子はPMOSトランジスタ105のゲートに接続される。PMOSトランジスタ131は、ゲートは差動増幅回路102の出力端子に接続され、ソースは電源端子150に接続される。NMOSトランジスタ132は、ゲート及びドレインはPMOSトランジスタ131のドレインに接続され、ソースはグラウンド端子100に接続される。NMOSトランジスタ133は、ゲートはNMOSトランジスタ132のゲートに接続され、ソースはグラウンド端子100に接続される。PMOSトランジスタ134は、ドレイン及びゲートはNMOSトランジスタ133のドレインに接続され、ソースは電源端子150に接続される。PMOSトランジスタ135は、ゲートはPMOSトランジスタ134のゲートに接続され、ドレインは差動増幅回路102の出力端子に接続され、ソースは電源端子150に接続される。PMOSトランジスタ105は、ソースは電源端子150に接続され、ドレインは出力端子121に接続される。抵抗107と抵抗108は、出力端子121とグラウンド端子100の間に接続される。差動増幅回路111は、非反転入力端子は差動増幅回路102の非反転入力端子に接続され、反転入力端子はNMOSトランジスタ112のソースが接続され、出力端子はNMOSトランジスタ112のゲートに接続される。NMOSトランジスタ112は、ドレインはPMOSトランジスタ131のドレインに接続される。抵抗113は、NMOSトランジスタ112のソースとグラウンド端子100の間に接続される。次に、第一の実施形態のボルテージレギュレータの動作について説明する。抵抗107と108は、出力端子121の電圧である出力電圧Voutを分圧し、分圧電圧Vfbを出力する。差動増幅回路102は基準電圧回路101の出力電圧Vrefと分圧電圧Vfbとを比較し、出力電圧Voutが一定になるよう出力トランジスタとして動作するPMOSトランジスタ105のゲート電圧を制御する。出力電圧Voutが所定電圧よりも高いと、分圧電圧Vfbが基準電圧Vrefよりも高くなる。そして差動増幅回路102の出力信号PMOSトランジスタ105のゲート電圧が高くなり、PMOSトランジスタ105はオフしていき、出力電圧Voutは低くなる。こうして、出力電圧Voutを一定になるように制御する。また、出力電圧Voutが所定電圧よりも低いと、上記と逆の動作をして、出力電圧Voutは高くなる。こうして、出力電圧Voutが一定になるように制御する。分圧電圧Vfbから一定の電圧が出力されることで、差動増幅回路111の出力にはHiが出力され、NMOSトランジスタ112はオン状態に保たれる。出力端子121とグラウンド端子100が短絡すると出力電流Ioutが増加する。出力電流Ioutが最大出力電流Imを上回る過電流状態になると、PMOSトランジスタ105とカレントミラー接続し出力電流をセンスするPMOSトランジスタ131に流れる電流が多くなる。そして、NMOSトランジスタ132に流れる電流も多くなり、NMOSトランジスタ132とカレントミラー接続するNMOSトランジスタ133に流れる電流も多くなり、PMOSトランジスタ134に流れる電流も多くなる。すると、PMOSトランジスタ134とカレントミラー接続するPMOSトランジスタ135のオン抵抗が低くなり、PMOSトランジスタ105のゲートソース間電圧が低くなることで、PMOSトランジスタ105がオフしていく。よって、出力電流Ioutは最大出力電流Imよりも多く流れず、出力電圧Voutが低くなる。ここで、NMOSトランジスタ133に流れる電流により、PMOSトランジスタ105のゲートソース間電圧が低くなり、PMOSトランジスタ105がオフしていき、出力電流Ioutが最大出力電流Imに固定されるので、最大出力電流ImはNMOSトランジスタ133に流れる電流によって決定される。出力端子121とグラウンド端子100が短絡すると、出力電圧Voutも下降し分圧電圧Vfbが下降する。分圧電圧Vfbが下降すると差動増幅回路111の出力電圧は徐々に低くなり、NMOSトランジスタ112を徐々にオフして行く。すると、NMOSトランジスタ112に流れる電流は徐々に少なくなり、NMOSトランジスタ132に流れる電流が徐々に増えて行く。そして、カレントミラー接続されるNMOSトランジスタ133に流れる電流が徐々に増え、PMOSトランジスタ134に流れる電流も徐々に増えていく。こうして、PMOSトランジスタ135のオン抵抗を低くすることができ、PMOSトランジスタ105のゲートソース間電圧を低くしてPMOSトランジスタ105がオフしていくことができる。以上により、出力電圧が降下に伴いNMOSトランジスタ112を徐々にオフさせることで出力電流の多い状態で出力電圧の降下を待たずに過電流保護をかけることができる。そして、過電流によって接続されたICが破壊されることなくきれいなフの字特性を得ることができる。図2は、第二の実施形態のボルテージレギュレータの回路図である。第二の実施形態のボルテージレギュレータは、基準電圧回路101と、差動増幅回路102と、過電流保護回路261と、PMOSトランジスタ105と、抵抗107、108と、グラウンド端子100と、出力端子121と、電源端子150で構成されている。過電流保護回路261はPMOSトランジスタ131と、差動増幅回路211と、NMOSトランジスタ212と、抵抗213と、制御回路271で構成されている。制御回路271はPMOSトランジスタ204と、差動増幅回路206と、抵抗214で構成されている。差動増幅回路102は、反転入力端子は基準電圧回路101に接続され、非反転入力端子は抵抗107と108の接続点に接続され、出力端子はPMOSトランジスタ105のゲートに接続される。PMOSトランジスタ131は、ゲートは差動増幅回路102の出力端子に接続され、ソースは電源端子150に接続される。差動増幅回路211は、非反転入力端子は差動増幅回路102の非反転入力端子に接続され、反転入力端子はNMOSトランジスタ212のソースに接続され、出力端子はNMOSトランジスタ212のゲートに接続される。差動増幅回路206は、非反転入力端子は差動増幅回路102の反転入力端子に接続され、反転入力端子はNMOSトランジスタ212のドレインに接続され、出力端子はPMOSトランジスタ204のゲートに接続される。抵抗213は、NMOSトランジスタ212のソースとグラウンド端子100の間に接続される。抵抗214は、差動増幅回路206の反転入力端子とグラウンド端子100の間に接続される。PMOSトランジスタ204は、ドレインは差動増幅回路102の出力端子に接続され、ソースは電源端子150に接続される。PMOSトランジスタ105は、ソースは電源端子150に接続され、ドレインは出力端子121に接続される。抵抗107と抵抗108は、出力端子121とグラウンド端子100の間に接続される。次に、第二の実施形態のボルテージレギュレータの動作について説明する。抵抗107と108は、出力端子121の電圧である出力電圧Voutを分圧し、分圧電圧Vfbを出力する。差動増幅回路102は基準電圧回路101の出力電圧Vrefと分圧電圧Vfbとを比較し、出力電圧Voutが一定になるよう出力トランジスタとして動作するPMOSトランジスタ105のゲート電圧を制御する。出力電圧Voutが所定電圧よりも高いと、分圧電圧Vfbが基準電圧Vrefよりも高くなる。そして差動増幅回路102の出力信号PMOSトランジスタ105のゲート電圧が高くなり、PMOSトランジスタ105はオフしていき、出力電圧Voutは低くなる。こうして、出力電圧Voutを一定になるように制御する。また、出力電圧Voutが所定電圧よりも低いと、上記と逆の動作をして、出力電圧Voutは高くなる。こうして、出力電圧Voutが一定になるように制御する。分圧電圧Vfbから一定の電圧が出力されることで、差動増幅回路111の出力にはHiが出力され、NMOSトランジスタ112はオン状態に保たれる。出力端子121とグラウンド端子100が短絡すると出力電流Ioutが増加する。出力電流Ioutが最大出力電流Imを上回る過電流状態になると、PMOSトランジスタ105とカレントミラー接続し出力電流をセンスするPMOSトランジスタ131に流れる電流が多くなり、差動増幅回路206の反転入力端子の電圧が上昇する。差動増幅回路206の反転入力端子の電圧が基準電圧回路101の電圧を上回ると、差動増幅回路206の出力端子の電圧は徐々に低くなりPMOSトランジスタ204を徐々にオンさせる。こうして、PMOSトランジスタ105のゲートを徐々に電源端子150の電圧にし、PMOSトランジスタ105をオフさせて過電流状態に対し保護をかける。出力端子121とグラウンド端子100が短絡すると、出力電圧Voutも下降し分圧電圧Vfbが下降する。分圧電圧Vfbが下降すると差動増幅回路211の出力電圧は徐々に低くなり、NMOSトランジスタ212を徐々にオフして行く。すると、NMOSトランジスタ212に流れる電流は徐々に少なくなり、抵抗214に流れる電流が徐々に増えて行く。こうして、出力電圧の降下により差動増幅回路206の反転入力端子の電圧を大きくすることができ、差動増幅回路206によってPMOSトランジスタ204を徐々にオンさせ、PMOSトランジスタ105を徐々にオフさせることで過電流状態に対し保護をかけることができる。差動増幅回路206は基準電圧回路101の電圧と抵抗214に発生する電圧を比較しているため、抵抗214の抵抗値を調整することで過電流保護のかかるポイント自由に設定することが可能となる。なお、図示はしないが差動増幅回路206に接続される基準電圧回路に別の基準電圧回路を用い、電圧値を調整することでも過電流保護のかかるポイントを自由に設定することが可能となる。以上により、出力電圧が降下に伴いNMOSトランジスタ212を徐々にオフさせることで、出力電流の多い状態で出力電圧の降下を待たずに過電流保護をかけることができる。そして、過電流によって接続されたICが破壊されることなくきれいなフの字特性を得ることができる。さらに、過電流保護のかかるポイントを自由に設定することができる。