"絶縁基板と、前記絶縁基板上に設けられたゲート電極と、前記ゲート電極上に設けられ、焼成されたSOG材料により形成された平坦化膜と、前記ゲート電極及び前記平坦化膜を覆うように設けられたゲート絶縁層と、前記ゲート絶縁層上に設けられ、前記ゲート電極に重なるように設けられたチャネル領域を有する半導体層と、前記半導体層上に、前記ゲート電極に重なるとともに前記チャネル領域を挟んで互いに対峙するように設けられたソース電極及びドレイン電極と、前記半導体層、前記ソース電極及び前記ドレイン電極を覆う保護層と、前記保護層上に設けられた画素電極とを備えたアクティブマトリクス基板であって、前記ゲート電極は、前記絶縁基板上に設けられ、銅以外の金属により形成された第1導電膜と、該第1導電膜上に設けられ、銅により形成された第2導電膜と、該第2導電膜上に設けられ、前記銅以外の金属により形成された第3導電膜との積層膜により構成されていることを特徴とするアクティブマトリクス基板。前記銅以外の金属が、チタンTi、窒化モリブテンMoN、窒化チタンTiN、タングステンW、モリブデン-チタン合金MoTi、及びモリブテン-タングステン合金MoWからなる群より選ばれる少なくとも1種であることを特徴とする請求項1に記載のアクティブマトリクス基板。前記保護層上には、層間絶縁層が設けられ、前記画素電極は前記層間絶縁層上に設けられていることを特徴とする請求項1または請求項2に記載のアクティブマトリクス基板。前記半導体層が、酸化物半導体層であることを特徴とする請求項1~請求項3のいずれか1項に記載のアクティブマトリクス基板。前記酸化物半導体層が、インジウム、ガリウム、アルミニウムAl、銅Cu及び亜鉛からなる群より選ばれる少なくとも1種を含む金属酸化物からなることを特徴とする請求項4に記載のアクティブマトリクス基板。前記酸化物半導体層が、酸化インジウムガリウム亜鉛IGZOからなることを特徴とする請求項5に記載のアクティブマトリクス基板。前記半導体層がシリコン系半導体層であることを特徴とする請求項1~請求項3のいずれか1項に記載のアクティブマトリクス基板。請求項1~請求項7のいずれか1項に記載の前記アクティブマトリクス基板と、前記アクティブマトリクス基板に対向して配置された対向基板と、前記アクティブマトリクス基板及び前記対向基板の間に設けられた表示媒体層とを備えることを特徴とする表示パネル。絶縁基板と、該絶縁基板上に設けられたゲート電極と、該ゲート電極上に設けられた平坦化膜と、前記ゲート電極及び前記平坦化膜を覆うように設けられたゲート絶縁層と、該ゲート絶縁層上に設けられ、前記ゲート電極に重なるように設けられたチャネル領域を有する半導体層と、該半導体層上に、前記ゲート電極に重なるとともに前記チャネル領域を挟んで互いに対峙するように設けられたソース電極及びドレイン電極と、前記半導体層、前記ソース電極及び前記ドレイン電極を覆う保護層と、該保護層上に設けられた画素電極とを備えたアクティブマトリクス基板の製造方法であって、前記絶縁基板上に設けられ、銅以外の金属により形成された第1導電膜と、該第1導電膜上に設けられ、銅により形成された第2導電膜と、該第2導電膜上に設けられ、前記銅以外の金属により形成された第3導電膜との積層膜により構成された前記ゲート電極を形成するゲート電極形成工程と、前記ゲート電極が形成された前記絶縁基板上に、SOG材料を塗布して焼成することにより、絶縁基板上及びゲート電極上に前記平坦化膜を形成する平坦化膜形成工程と、前記ゲート電極及び前記平坦化膜を覆うように前記ゲート絶縁層を形成するゲート絶縁層形成工程と、前記ゲート絶縁層上に、前記半導体層を形成する半導体層形成工程と、前記半導体層上に前記ソース電極及び前記ドレイン電極を形成するソースドレイン形成工程と、前記半導体層、前記ソース電極、及び前記ドレイン電極を覆う前記保護層を形成する保護層形成工程と、前記保護層上に前記画素電極を形成する画素電極形成工程とを少なくとも備えることを特徴とするアクティブマトリクス基板の製造方法。前記平坦化膜形成工程において、前記第3導電膜を除去することを特徴とする請求項9に記載のアクティブマトリクス基板の製造方法。前記銅以外の金属として、チタンTi、窒化モリブテンMoN、窒化チタンTiN、タングステンW、モリブデン-チタン合金MoTi、及びモリブテン-タングステン合金MoWからなる群より選ばれる少なくとも1種を使用することを特徴とする請求項9または請求項10に記載のアクティブマトリクス基板の製造方法。ここで、ゲート電極が形成された基板全体に、例えば、シラノールSiOH4を主成分としたSOG材料を塗布した後に、高温例えば、350°Cで焼成することにより、平坦化膜を形成する際に、SOG材料において脱水重合反応が生じて水分が発生し、当該水分によりゲート配線を構成する銅膜が酸化される。また、上記焼成により、銅膜から銅がSOG材料中へ拡散する。その結果、銅膜とチタン膜からなる積層膜の抵抗が上昇するとともに、SOG材料の誘電率が上昇して、絶縁性が低下してしまうという問題があった。そこで、本発明は、かかる点に鑑みてなされたものであり、その目的とするところは、銅膜の表面に平坦化膜を形成する際に、銅膜の酸化を防止するとともに、銅の拡散を防止することができるアクティブマトリクス基板及びその製造方法、並びに表示パネルを提供することにある。上記目的を達成するために、本発明のアクティブマトリクス基板は、絶縁基板と、絶縁基板上に設けられたゲート電極と、ゲート電極上に設けられ、焼成されたSOG材料により形成された平坦化膜と、ゲート電極及び平坦化膜を覆うように設けられたゲート絶縁層と、ゲート絶縁層上に設けられ、ゲート電極に重なるように設けられたチャネル領域を有する半導体層と、半導体層上に、ゲート電極に重なるとともにチャネル領域を挟んで互いに対峙するように設けられたソース電極及びドレイン電極と、半導体層、ソース電極及びドレイン電極を覆う保護層と、保護層上に設けられた画素電極とを備え、ゲート電極は、絶縁基板上に設けられ、銅以外の金属により形成された第1導電膜と、第1導電膜上に設けられ、銅により形成された第2導電膜と、第2導電膜上に設けられ、銅以外の金属により形成された第3導電膜との積層膜により構成されていることを特徴とする。同構成によれば、ゲート電極が形成された基板全体に、SOG材料を塗布して焼成することにより、平坦化膜を形成する際に、SOG材料において脱水重合反応が生じて水分が発生した場合であっても、水分によりゲート電極を構成する銅が酸化されることを防止することができる。また、焼成により、第2導電膜から銅がSOG材料中へ拡散することを防止することができる。従って、ゲート電極の抵抗の上昇を抑制することができるとともに、SOG材料の誘電率の上昇を抑制して、平坦化膜の絶縁性の低下を防止することが可能になる。本発明のアクティブマトリクス基板においては、銅以外の金属が、チタンTi、窒化モリブテンMoN、窒化チタンTiN、タングステンW、モリブデン-チタン合金MoTi、及びモリブテン-タングステン合金MoWからなる群より選ばれる少なくとも1種であってもよい。同構成によれば、非拡散性に優れ、銅と同時にウエットエッチングが可能な材料により、第1及び第3導電膜を形成することが可能になる。本発明のアクティブマトリクス基板においては、保護層上には、層間絶縁層が設けられ、画素電極は層間絶縁層上に設けられていてもよい。本発明のアクティブマトリクス基板においては、半導体層が、酸化物半導体層であってもよい。本発明のアクティブマトリクス基板においては、酸化物半導体層が、インジウム、ガリウム、アルミニウムAl、銅Cu及び亜鉛からなる群より選ばれる少なくとも1種を含む金属酸化物からなる構成としてもよい。同構成によれば、これらの材料からなる酸化物半導体層は、アモルファスであっても移動度が高いため、スイッチング素子のオン抵抗を大きくすることができる。本発明のアクティブマトリクス基板においては、酸化物半導体層が、酸化インジウムガリウム亜鉛IGZOからなる構成としてもよい。同構成によれば、薄膜トランジスタにおいて、高移動度、低オフ電流という良好な特性を得ることができる。本発明のアクティブマトリクス基板においては、半導体層がシリコン系半導体層であってもよい。また、本発明のアクティブマトリクス基板は、ゲート電極の抵抗の上昇を抑制することができるとともに、SOG材料の誘電率の上昇を抑制して、平坦化膜の絶縁性の低下を防止することができるという優れた特性を備えている。従って、本発明のアクティブマトリクス基板は、アクティブマトリクス基板と、アクティブマトリクス基板に対向して配置された対向基板と、アクティブマトリクス基板及び対向基板の間に設けられた表示媒体層とを備える表示パネルに好適に使用できる。本発明のアクティブマトリクス基板の製造方法は、絶縁基板と、絶縁基板上に設けられたゲート電極と、ゲート電極上に設けられた平坦化膜と、ゲート電極及び平坦化膜を覆うように設けられたゲート絶縁層と、ゲート絶縁層上に設けられ、ゲート電極に重なるように設けられたチャネル領域を有する半導体層と、半導体層上に、ゲート電極に重なるとともにチャネル領域を挟んで互いに対峙するように設けられたソース電極及びドレイン電極と、半導体層、ソース電極及びドレイン電極を覆う保護層と、保護層上に設けられた画素電極とを備えたアクティブマトリクス基板の製造方法であって、絶縁基板上に設けられ、銅以外の金属により形成された第1導電膜と、第1導電膜上に設けられ、銅により形成された第2導電膜と、第2導電膜上に設けられ、銅以外の金属により形成された第3導電膜との積層膜により構成されたゲート電極を形成するゲート電極形成工程と、ゲート電極が形成された絶縁基板上に、SOG材料を塗布して焼成することにより、絶縁基板上及びゲート電極上に平坦化膜を形成する平坦化膜形成工程と、ゲート電極及び平坦化膜を覆うようにゲート絶縁層を形成するゲート絶縁層形成工程と、ゲート絶縁層上に、半導体層を形成する半導体層形成工程と、半導体層上にソース電極及びドレイン電極を形成するソースドレイン形成工程と、半導体層、ソース電極、及びドレイン電極を覆う保護層を形成する保護層形成工程と、保護層上に画素電極を形成する画素電極形成工程とを少なくとも備えることを特徴とする。同構成によれば、ゲート電極が形成された基板全体に、SOG材料を塗布して焼成することにより、平坦化膜を形成する際に、SOG材料において脱水重合反応が生じて水分が発生した場合であっても、水分によりゲート電極を構成する銅が酸化されることを防止することができる。また、焼成により、第2導電膜から銅がSOG材料中へ拡散することを防止することができる。従って、ゲート電極の抵抗の上昇を抑制することができるとともに、SOG材料の誘電率の上昇を抑制して、平坦化膜の絶縁性の低下を防止することが可能になる。本発明のアクティブマトリクス基板の製造方法においては、平坦化膜形成工程において、第3導電膜を除去してもよい。同構成によれば、第3導電膜を残す必要が無くなるため、第3導電膜を厚めに成膜する必要がなくなる。その結果、生産性の低下を抑制できるとともに、コストアップを防止することができる。また、上層の第3導電膜を厚めに成膜する必要がないため、SOG材料を塗布する際に、塗布不良が生じるという不都合を回避することができる。本発明のアクティブマトリクス基板の製造方法においては、銅以外の金属として、チタンTi、窒化モリブテンMoN、窒化チタンTiN、タングステンW、モリブデン-チタン合金MoTi、及びモリブテン-タングステン合金MoWからなる群より選ばれる少なくとも1種を使用してもよい。同構成によれば、非拡散性に優れ、銅と同時にウエットエッチングが可能な材料により、第1及び第3導電膜を形成することが可能になる。本発明によれば、ゲート電極の抵抗の上昇を抑制することができるとともに、SOG材料の誘電率の上昇を抑制して、平坦化膜の絶縁性の低下を防止することが可能になる。以下、本発明の実施形態を図面に基づいて詳細に説明する。なお、本発明は、以下の各実施形態に限定されるものではない。第1の実施形態図1は、本発明の第1の実施形態に係るアクティブマトリクス基板を備えた液晶表示パネルの断面図であり、図2は、本発明の第1の実施形態に係るアクティブマトリクス基板の平面図である。また、図3は、本発明の第1の実施形態に係るアクティブマトリクス基板の画素部及び端子部を拡大した平面図であり、図4は、図3のA-A断面図である。液晶表示パネル50は、図1に示すように、アクティブマトリクス基板20aと、アクティブマトリクス基板20aに対向して配置された対向基板30と、アクティブマトリクス基板20a及び対向基板30の間に設けられた液晶層40とを備えている。また、液晶表示パネル50は、アクティブマトリクス基板20a及び対向基板30を互いに接着するとともに、アクティブマトリクス基板20a及び対向基板30の間に液晶層40を封入するために枠状に設けられたシール材37とを備えている。また、液晶表示パネル50では、図1に示すように、シール材37の内側の部分に画像表示を行う表示領域Dが規定され、アクティブマトリクス基板20aの対向基板30から突出する部分に端子領域Tが規定されている。アクティブマトリクス基板20aは、図2、図3及び図4に示すように、絶縁基板10aと、表示領域Dにおいて、絶縁基板10a上に互いに平行に延びるように設けられた複数の走査配線11aと、各走査配線11aの間にそれぞれ設けられ、互いに平行に延びる複数の補助容量配線11bとを備えている。また、アクティブマトリクス基板20aは、各走査配線11aと直交する方向に互いに平行に延びるように設けられた複数の信号配線16aと、各走査配線11a及び各信号配線16aの交差部分毎、すなわち、各画素毎にそれぞれ設けられた複数のTFT5aとを備えている。また、アクティブマトリクス基板20aは、各TFT5aを覆うように設けられた保護層17と、保護層17を覆うように設けられた層間絶縁層18と、層間絶縁層18上にマトリクス状に設けられ、各TFT5aにそれぞれ接続された複数の画素電極19aと、各画素電極19aを覆うように設けられた配向膜不図示とを備えている。走査配線11aは、図2及び図3に示すように、端子領域T図1参照のゲート端子領域Tgに引き出され、そのゲート端子領域Tgにおいて、ゲート端子19bに接続されている。補助容量配線11bは、図3に示すように、補助容量幹線16c及び中継配線11dを介して補助容量端子19dに接続されている。ここで、補助容量幹線16cは、ゲート絶縁層12に形成されたコンタクトホールCcを介して補助容量配線11bに接続されているとともに、ゲート絶縁層12に形成されたコンタクトホールCdを介して中継配線11dに接続されている。信号配線16aは、図2及び図3に示すように、端子領域T図1参照のソース端子領域Tsに中継配線11cとして引き出され、そのソース端子領域Tgにおいて、ソース端子19cに接続されている。また、信号配線16aは、図3に示すように、ゲート絶縁層12に形成されたコンタクトホールCbを介して中継配線11cに接続されている。TFT5aは、図3及び図4に示すように、絶縁基板10a上に設けられたゲート電極25と、ゲート電極25上に設けられ、スピンオンガラス材料により形成された平坦化膜26と、ゲート電極25及び平坦化膜26を覆うように設けられたゲート絶縁層12と、ゲート絶縁層12上でゲート電極25に重なるように島状に設けられたチャネル領域Cを有する半導体層13と、半導体層13上にゲート電極25に重なるとともに、チャネル領域Cを挟んで互いに対峙するように設けられたソース電極16aa及びドレイン電極16bとを備えている。ここで、ゲート電極25は、図3に示すように、走査配線11aの側方へ突出した部分である。また、ソース電極16aaは、図3に示すように、信号配線16aの側方への突出した部分であり、図4に示すように、第1導電層14a及び第2導電層15aの積層膜により構成されている。さらに、ドレイン電極16bは、図3及び図4に示すように、第1導電層14b及び第2導電層15bの積層膜により構成され、保護層17及び層間絶縁層18の積層膜に形成されたコンタクトホールCaを介して画素電極19aに接続されるとともに、ゲート絶縁層12を介して補助容量配線11bと重なることにより補助容量を構成している。また、半導体層13は、シリコン層により形成されており、例えば、下層の真性アモルファスシリコン層13aと、その上層のn型不純物例えば、リンがドープされたnアモルファスシリコン層電極コンタクト層13bにより構成されている。対向基板30は、後述する図6cに示すように、絶縁基板10bと、絶縁基板10b上に格子状に設けられたブラックマトリクス21並びにブラックマトリクス21の各格子間にそれぞれ設けられた赤色層、緑色層及び青色層などの着色層22を有するカラーフィルター層とを備えている。また、対向基板30は、そのカラーフィルター層を覆うように設けられた共通電極23と、共通電極23上に設けられたフォトスペーサ24と、共通電極23を覆うように設けられた配向膜不図示とを備えている。液晶層40は、電気光学特性を有するネマチックの液晶材料などにより構成されている。上記構成の液晶表示パネル50では、各画素において、ゲートドライバ不図示からゲート信号が走査配線11aを介してゲート電極25に送られて、TFT5aがオン状態になったときに、ソースドライバ不図示からソース信号が信号配線16aを介してソース電極16aaに送られて、半導体層13及びドレイン電極16bを介して、画素電極19aに所定の電荷が書き込まれる。この際、アクティブマトリクス基板20aの各画素電極19aと対向基板30の共通電極23との間において電位差が生じ、液晶層40、即ち、各画素の液晶容量、及びその液晶容量に並列に接続された補助容量に所定の電圧が印加される。そして、液晶表示パネル50では、各画素において、液晶層40に印加する電圧の大きさによって液晶層40の配向状態を変えることにより、液晶層40の光透過率を調整して画像が表示される。ここで、本実施形態においては、図4に示すように、ゲート電極25が、絶縁基板10a上に設けられ、銅以外の金属例えば、チタン等により形成された第1導電膜27と、第1導電膜27上に設けられ、銅により形成された第2導電膜28と、第2導電膜28上に設けられ、銅以外の金属例えば、チタン等により形成された第3導電膜29との積層膜により構成されている点に特徴がある。そして、本実施形態においては、銅により形成された第2導電膜28上に、銅以外の金属により形成された第3導電膜29を設けるため、ゲート電極25が形成された基板全体に、例えば、シラノールSiOH4を主成分としたSOG材料を塗布した後に、高温例えば、350°Cで焼成することにより、平坦化膜26を形成する際に、SOG材料において脱水重合反応が生じて水分が発生した場合であっても、当該水分によりゲート電極25を構成する銅が酸化されることを防止することができる。また、上記焼成により、第2導電膜28から銅がSOG材料中へ拡散することを防止することができる。従って、ゲート電極25の抵抗の上昇を抑制することができるとともに、SOG材料の誘電率の上昇を抑制して、平坦化膜26の絶縁性の低下を防止することが可能になる。なお、第1及び第3導電膜27,29を形成する金属としては、非拡散性を有するとともに、第2導電膜28を形成する銅と同時にエッチングが可能なものが好適に使用され、例えば、チタンTi、窒化モリブテンMoN、窒化チタンTiN、タングステンW、モリブデン-チタン合金MoTi、モリブテン-タングステン合金MoW等が挙げられる。次に、本実施形態の液晶表示パネル50の製造方法の一例について図5及び図6を用いて説明する。図5は、本発明の第1の実施形態に係るアクティブマトリクス基板の製造工程を断面で示す説明図であり、図6は、本発明の第1の実施形態に係る対向基板の製造工程を断面で示す説明図である。なお、本実施形態の製造方法は、アクティブマトリクス基板作製工程、対向基板作製工程及び液晶注入工程を備える。まず、TFT及びアクティブマトリクス基板作製工程について説明する。<ゲート電極形成工程>まず、ガラス基板などの絶縁基板10aの基板全体に、スパッタリング法により、例えば、第1導電膜27用のチタン膜厚みが5~100nm、第2導電膜28用の銅膜厚みが100~500nm、及び第3導電膜29用のチタン膜5~200nmを順に成膜する。その後、これらの膜に対して、所定のパターン形状を有する第1フォトマスクを用いたフォトリソグラフィによるレジストのパターニング、ウエットエッチング及びレジストの剥離洗浄を行うことにより、図5aに示すように、第1~第3導電膜27~29の積層膜により構成されたゲート電極25を形成する。なお、この際、図3に示す走査配線11a、補助容量配線11b、並びに中継配線11c及び11dも同時に形成される。<平坦化膜形成工程>次いで、ゲート電極25、走査配線11a、補助容量配線11b、並びに中継配線11c及び11dが形成された絶縁基板10a上に、スピンコート法又はスリットコート法により、例えば、シラノールSiOH4を主成分としたSOG材料を塗布する。その後、350°Cで焼成することにより、酸化シリコンSiO2層を形成する。次いで、この酸化シリコン層に対して、所定のパターン形状を有する第2フォトマスクを用いたフォトリソグラフィによるレジストのパターニング、ドライエッチング及びレジストの剥離洗浄を行うことにより、図5bに示すように、絶縁基板10a上及びゲート電極25上に、平坦化膜26厚みが100~3000nmを形成する。なお、SOG材料としては、アルコキシシラン、有機シロキサン樹脂を主成分としたものも使用することができる。この際、上述のごとく、第2導電膜28上に第3導電膜29を設けているため、焼成に起因してSOG材料において脱水重合反応が生じて水分が発生した場合であっても、当該水分によりゲート電極25を構成する銅が酸化されることを防止することができる。また、上記焼成により、第2導電膜28から銅がSOG材料中へ拡散することを防止することができる。また、上述のゲート電極形成工程において、ウエットエッチングを行うと、チタンのエッチングレートに比し、銅のエッチングレートが大きいため、チタンにより形成された第1及び3導電膜27,29が、銅により形成された第2導電膜28より突き出た形状逆テーパ形状になることも考えられるが、平坦化膜26を形成する際に、SOG材料を塗布して平坦化するため、ゲート電極25の部分で信号配線16aの断線が生じることを防止することができる。<ゲート絶縁層形成工程>次いで、平坦化膜26が形成された基板全体に、CVD法により、例えば、窒化シリコン膜厚さ200nm~500nm程度を成膜して、ゲート電極25、補助容量配線11b、及び平坦化膜26を覆うようにゲート絶縁層12を形成する。なお、ゲート絶縁層12を2層の積層構造で形成する構成としても良い。この場合、上述の窒化シリコン膜SiNx以外に、例えば、酸化シリコン膜SiOx、酸化窒化シリコン膜SiOxNy、x>y、窒化酸化シリコン膜SiNxOy、x>y等を使用することができる。また、絶縁基板10aからの不純物等の拡散防止の観点から、下層側のゲート絶縁膜として、窒化シリコン膜、または窒化酸化シリコン膜を使用するとともに、上層側のゲート絶縁膜として、酸化シリコン膜、または酸化窒化シリコン膜を使用する構成とすることが好ましい。例えば、下層側のゲート絶縁膜として、SiH4とNH3とを反応ガスとして膜厚100nmから200nmの窒化シリコン膜を形成するとともに、上層側のゲート絶縁膜として、N2O、SiH4を反応ガスとして膜厚50nmから100nmの酸化シリコン膜を形成することができる。また、低い成膜温度により、ゲートリーク電流の少ない緻密なゲート絶縁層12を形成するとの観点から、アルゴンガス等の希ガスを反応ガス中に含有させて絶縁膜中に混入させることが好ましい。<半導体層形成工程>次いで、ゲート絶縁層12が形成された基板全体に、プラズマCVD法により、例えば、真性アモルファスシリコン膜厚み30~300nm、及びリンがドープされたnアモルファスシリコン膜厚み50~150nmを連続して成膜し、図5cに示すように、真性アモルファスシリコン層13a及びnアモルファスシリコン層13bが積層された半導体層13を形成する。そして、半導体層13に対して、所定のパターン形状を有する第3フォトマスクを用いたフォトリソグラフィによるレジストのパターニング、ドライエッチング及びレジストの剥離洗浄を行うことにより、半導体層13をパターニングする。<ソースドレイン形成工程>次いで、上記半導体層13が形成された基板全体に、スパッタリング法により、例えば、チタン膜厚み5~100nm及び銅膜100~500nmなどを順に成膜する。その後、所定のパターン形状を有する第4フォトマスクを用いたフォトリソグラフィーによるレジストのパターニング、銅膜のウエットエッチングを行うとともに、チタン膜とnアモルファスシリコン層13bに対するドライエッチングプラズマエッチング、並びにレジストの剥離と洗浄を行うことにより、図5dに示すように、信号配線16a図3参照、ソース電極16aa、ドレイン電極16b及び補助容量幹線16c図3参照を形成するとともに、半導体層13のチャネル領域Cを露出させる。なお、本実施形態では、ソース電極16aa及びドレイン電極16bを構成する金属膜として、積層構造のチタン膜及び銅膜を例示したが、例えば、アルミニウム膜、タングステン膜、タンタル膜、クロム膜等の金属膜、または、これらの合金膜や金属窒化物による膜によりソース電極16aa及びドレイン電極16bを形成する構成としても良い。また、導電性材料として、インジウム錫酸化物ITO、インジウム亜鉛酸化物IZO、酸化ケイ素を含有するインジウム錫酸化物ITSO、酸化インジウムIn2O3、酸化錫SnO2、酸化亜鉛ZnO、窒化チタンTiN等の透光性を有する材料を使用する構成としても良い。また、エッチング加工としては、上述のドライエッチングまたはウェットエッチングのどちらを使用しても良いが、大面積基板を処理する場合は、ドライエッチングを使用する方が好ましい。エッチングガスとしては、CF4、NF3、SF6、CHF3等のフッ素系ガス、Cl2、BCl3、SiCl4、CCl4等の塩素系ガス、酸素ガス等を使用することができ、ヘリウムやアルゴン等の不活性ガスを添加する構成としても良い。<保護層形成工程>次いで、ソース電極16aa及びドレイン電極16bが形成された即ち、TFT5aが形成された基板の全体に、プラズマCVD法により、例えば、窒化シリコン膜、酸化シリコン膜、窒化酸化シリコン膜などを成膜し、図5eに示すように、TFT5aを覆う即ち、半導体層13、ソース電極16aa及びドレイン電極16bを覆う保護層17を厚さ100~500nm程度に形成する。なお、保護層17は、単層構造に限定されず、2層構造や3層構造であっても良い。<層間絶縁層形成工程>次いで、保護層17が形成された基板の全体に、スピンコート法又はスリットコート法により、感光性のアクリル樹脂等からなる感光性の有機絶縁膜を厚さ1.0μm~3.0μm程度に塗布する。次いで、有機絶縁膜に対して、所定のパターン形状を有する第5フォトマスクを用いたフォトリソグラフィによるレジストのパターニング、露光及び現像、及びレジストの剥離洗浄を行うことにより、図5eに示すように、保護層17の表面上に、コンタクトホールCaの部分に対応する部分が開口された層間絶縁層18を形成する。<コンタクトホール形成工程>次いで、層間絶縁層18をマスクとして、所定のエッチングガス例えば、CF4ガスとO2ガスを使用したドライエッチングを行い、保護層17の一部を除去することにより、図5eに示すように、保護層17及び層間絶縁層18にコンタクトホールCaを形成する。<画素電極形成工程>最後に、保護層17及び層間絶縁層18が形成された基板全体に、スパッタリング法により、例えば、インジウム錫酸化物からなるITO膜厚さ50nm~200nm程度などの透明導電膜を成膜する。その後、その透明導電膜に対して、所定のパターン形状を有する第6フォトマスクを用いたフォトリソグラフィによるレジストのパターニング、露光及び現像、及びレジストの剥離洗浄を行うことにより、図4に示すように、画素電極19a、ゲート端子19b、ソース端子19c及び補助容量端子19d図3参照を形成する。なお、画素電極19aは、透過型の液晶表示パネル50を形成する場合は、酸化タングステンを含むインジウム酸化物やインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物やインジウム錫酸化物等を使用することができる。また、上述のインジウム錫酸化物ITO以外に、インジウム亜鉛酸化物IZO、酸化ケイ素を含有するインジウム錫酸化物ITSO等を使用することもできる。また、反射型の液晶表示パネル50を形成する場合は、反射性を有する金属薄膜として、チタン、タングステン、ニッケル、金、白金、銀、アルミニウム、マグネシウム、カルシウム、リチウム、及びこれらの合金からなる導電膜を使用し、この金属薄膜を画素電極19aとして使用する構成とすることができる。このように、本実施形態においては、6枚のフォトマスクを使用することにより、アクティブマトリクス基板20aを作製することができる。以上のようにして、図4に示すアクティブマトリクス基板20aを作製することができる。<対向基板作製工程>まず、ガラス基板などの絶縁基板10bの基板全体に、スピンコート法又はスリットコート法により、例えば、黒色に着色された感光性樹脂を塗布した後に、その塗布膜を露光及び現像することにより、図6aに示すように、ブラックマトリクス21を厚さ1.0μm程度に形成する。次いで、ブラックマトリクス21が形成された基板全体に、スピンコート法又はスリットコート法により、例えば、赤色、緑色又は青色に着色された感光性樹脂を塗布する。その後、その塗布膜を露光及び現像することにより、図6aに示すように、選択した色の着色層22例えば、赤色層を厚さ2.0μm程度に形成する。そして、他の2色についても同様な工程を繰り返して、他の2色の着色層22例えば、緑色層及び青色層を厚さ2.0μm程度に形成する。さらに、各色の着色層22が形成された基板上に、スパッタリング法により、例えば、ITO膜などの透明導電膜を堆積することにより、図6bに示すように、共通電極23を厚さ50nm~200nm程度に形成する。最後に、共通電極23が形成された基板全体に、スピンコート法又はスリットコート法により、感光性樹脂を塗布した後に、その塗布膜を露光及び現像することにより、図6cに示すように、フォトスペーサ24を厚さ4μm程度に形成する。以上のようにして、対向基板30を作製することができる。<液晶注入工程>まず、上記アクティブマトリクス基板作製工程で作製されたアクティブマトリクス基板20a、及び上記対向基板作製工程で作製された対向基板30の各表面に、印刷法によりポリイミドの樹脂膜を塗布した後に、その塗布膜に対して、焼成及びラビング処理を行うことにより、配向膜を形成する。次いで、例えば、上記配向膜が形成された対向基板30の表面に、UVultraviolet硬化及び熱硬化併用型樹脂などからなるシール材を枠状に印刷した後に、シール材の内側に液晶材料を滴下する。さらに、上記液晶材料が滴下された対向基板30と、上記配向膜が形成されたアクティブマトリクス基板20aとを、減圧下で貼り合わせた後に、その貼り合わせた貼合体を大気圧に開放することにより、その貼合体の表面及び裏面を加圧する。そして、上記貼合体に挟持されたシール材にUV光を照射した後に、その貼合体を加熱することによりシールを硬化させる。最後に、上記シール材を硬化させた貼合体を、例えば、ダイシングにより分断することにより、その不要な部分を除去する。以上のようにして、本実施形態の液晶表示パネル50を製造することができる。以上に説明した本実施形態によれば、以下の効果を得ることができる。1本実施形態においては、ゲート電極25上、焼成されたSOG材料により形成された平坦化膜26を設け、ゲート電極25を、銅以外の金属により形成された第1導電膜27と、第1導電膜27上に設けられ、銅により形成された第2導電膜28と、第2導電膜28上に設けられ、銅以外の金属により形成された第3導電膜29との積層膜により構成している。従って、ゲート電極25が形成された基板全体に、SOG材料を塗布した後に、高温で焼成することにより、平坦化膜26を形成する際に、SOG材料において脱水重合反応が生じて水分が発生した場合であっても、水分によりゲート電極25を構成する銅が酸化されることを防止することができる。また、焼成により、第2導電膜28から銅がSOG材料中へ拡散することを防止することができる。従って、ゲート電極25の抵抗の上昇を抑制することができるとともに、SOG材料の誘電率の上昇を抑制して、平坦化膜26の絶縁性の低下を防止することが可能になる。2本実施形態においては、第1及び第3導電膜27,29を形成する銅以外の金属として、チタンTi、窒化モリブテンMoN、窒化チタンTiN、タングステンW、モリブデン-チタン合金MoTi、及びモリブテン-タングステン合金MoWを使用する構成としている。従って、非拡散性に優れ、銅と同時にウエットエッチングが可能な材料により、第1及び第3導電膜27,29を形成することが可能になる。第2の実施形態次に、本発明の第2の実施形態について説明する。図7は、本発明の第2の実施形態に係るアクティブマトリクス基板の製造工程を断面で示す説明図である。本実施形態においては、第1~第3導電膜27~29の積層膜により構成されたゲート電極25を作製し、平坦化膜26を形成する際に、第3導電膜29を除去する点に特徴がある。より具体的には、本実施形態におけるアクティブマトリクス基板20aを製造する際には、まず、上述の第1の実施形態において説明した図5aと同様に、ゲート電極形成工程を行う。<平坦化膜形成工程>次いで、上述の第1の実施形態と同様に、ゲート電極25等が形成された基板全体に、スピンコート法又はスリットコート法により、例えば、シラノールSiOH4を主成分としたSOG材料を塗布した後に、350°Cで焼成することにより、酸化シリコンSiO2層を形成する。次いで、この酸化シリコン層に対して、所定のパターン形状を有する第2フォトマスクを用いたフォトリソグラフィによるレジストのパターニング、ドライエッチング及びレジストの剥離洗浄を行うことにより、図7aに示すように、ゲート電極25上に、平坦化膜26厚みが100~3000nmを形成する。この際、本実施形態においては、図7aに示すように、平坦化膜26を構成する酸化シリコン層に対してドライエッチングを行う際に、ゲート電極25の上層の第3導電膜29に対して同時にドライエッチングを行い、当該第3導電膜29を除去する。上述の酸化シリコン層をドライエッチングする際に、第3導電膜29がエッチングによるダメージを受けることになるが、上述の酸化シリコン層をドライエッチングする際のエッチングレートは、エッチング面において均一ではないため、比較的エッチングレートの大きな第3導電膜29を残そうとすると、この第3導電膜29をかなり厚めに成膜しておく必要がある。そうすると、生産性が低下するとともに、コストアップになるという問題があった。また、上層の第3導電膜29の厚みが大きいと、SOG材料を塗布する際に、塗布不良が生じるという不都合があった。一方、本実施形態のごとく、酸化シリコン層に対してドライエッチングを行う際に、ゲート電極25の上層の第3導電膜29に対して同時にドライエッチングを行い、当該第3導電膜29を除去する構成とすることにより、第3導電膜29を残す必要が無くなるため、第3導電膜29を厚めに成膜する必要がなくなる。従って、生産性の低下を抑制できるとともに、コストアップを防止することができる。また、上層の第3導電膜29を厚めに成膜する必要がないため、SOG材料を塗布する際に、塗布不良が生じるという不都合を回避することができる。なお、本実施形態においても、SOG材料を塗布し、焼成を行う際には、第3導電膜29は除去されておらず、第2導電膜28上に設けられているため、上述の第1の実施形態の場合と同様に、焼成に起因してSOG材料において脱水重合反応が生じて水分が発生した場合であっても、当該水分によりゲート電極25を構成する銅が酸化されることを防止することができる。また、上記焼成により、第2導電膜28から銅がSOG材料中へ拡散することを防止することができる。その後、上述の第1の実施形態において説明した図5c~eと同様に、ゲート絶縁層形成工程、半導体層形成工程、ソースドレイン形成工程、保護層形成工程、層間絶縁層形成工程、開口部形成工程、及び画素電極形成工程を行うことにより、図7bに示すアクティブマトリクス基板20aを作製することができる。そして、上述の第1の実施形態において説明した対向基板作製工程、及び液晶注入工程を行うことにより、本実施形態の液晶表示パネル50を製造することができる。以上に説明した本実施形態によれば、上述の1~2の効果に加えて、以下の効果を得ることができる。3本実施形態においては、平坦化膜形成工程において、第3導電膜29を除去する構成としている。従って、第3導電膜29を残す必要が無くなるため、第3導電膜29を厚めに成膜する必要がなくなる。その結果、生産性の低下を抑制できるとともに、コストアップを防止することができる。4また、上層の第3導電膜29を厚めに成膜する必要がないため、SOG材料を塗布する際に、塗布不良が生じるという不都合を回避することができる。第3の実施形態次に、本発明の第3の実施形態について説明する。図8は、本発明の第3の実施形態に係るアクティブマトリクス基板の製造工程を断面で示す説明図である。上述の第1の実施形態においては、6枚のフォトマスクを使用することにより、アクティブマトリクス基板20aを作製したが、本実施形態においては、5枚のフォトマスクを使用することにより、アクティブマトリクス基板20aを作製する点に特徴がある。より具体的には、本実施形態におけるアクティブマトリクス基板20aを製造する際には、まず、上述の第1の実施形態において説明した図5a、bと同様に、第1フォトマスク及び第2フォトマスクを使用して、ゲート電極形成工程、及び平坦化膜形成工程を行う。<ゲート絶縁層半導体層形成工程>次いで、平坦化膜26が形成された基板全体に、CVD法により、例えば、窒化シリコン膜厚さ200nm~500nm程度を成膜して、図8aに示すように、ゲート電極25、及び補助容量配線11bを覆うようにゲート絶縁層12を形成する。次いで、ゲート絶縁層12が形成された基板全体に、プラズマCVD法により、例えば、真性アモルファスシリコン膜厚み30~300nm、及びリンがドープされたnアモルファスシリコン膜厚み50~150nmを連続して成膜し、図8aに示すように、真性アモルファスシリコン層13a及びnアモルファスシリコン層13bが積層された半導体層13を形成する。<ソースドレイン形成工程>次いで、上記半導体層13が形成された基板全体に、スパッタリング法により、例えば、チタン膜14厚み5~100nm及び銅膜15100~500nmなどを順に成膜する。次いで、チタン膜14及び銅膜15が形成された基板全体に、フォトレジストを形成し、このフォトレジストを、第3フォトマスクを使用して、ハーフ露光を用いて所定の形状にパターニングして、図8bに示すように、フォトレジスト36を形成する。次いで、図8cに示すように、フォトレジスト36をアッシングして、フォトレジスト36のチャネル領域Cに相当する部分を除去し、このフォトレジスト36をマスクとして、銅膜15のウェットエッチングを行うとともに、チタン膜14とnアモルファスシリコン層13bに対するドライエッチングプラズマエッチング、並びにフォトレジスト36の剥離と洗浄を行うことにより、図8dに示すように、信号配線16a図3参照、ソース電極16aa、ドレイン電極16b及び補助容量幹線16c図3参照を形成するとともに、半導体層13のチャネル領域Cを露出させる。その後、上述の第1の実施形態において説明した図5eと同様に、保護層形成工程、層間絶縁層形成工程、開口部形成工程、及び画素電極形成工程を行うことにより、アクティブマトリクス基板20aが作製される。この際、上述の実施形態において説明した第5及び第6フォトマスクが、第4及び第5フォトマスクとして使用され、合計5枚のフォトマスクにより、薄膜トランジスタが形成されることになる。以上に説明した本実施形態によれば、上述の1~2の効果に加えて、以下の効果を得ることができる。5本実施形態においては、第1フォトマスク及び第2フォトマスクを使用して、ゲート電極25、及び平坦化膜26形成する工程と、第3フォトマスクを使用して、ソース電極16aa、及びドレイン電極16bを形成する工程と、第4フォトマスクを使用して、層間絶縁層18を形成する工程と、第5フォトマスクを使用して、画素電極19aを形成する工程とを備える構成としている。従って、上記第1の実施形態より少ないマスク枚数5枚により、アクティブマトリクス基板20aを製造することができるため、製造コストを低減することができ、歩留まりの低下を効果的に抑制することができる。なお、上記実施形態は以下のように変更しても良い。上記実施形態においては、保護層17上に層間絶縁層18を形成する構成としたが、製造工程の簡略化の観点から、図9に示すアクティブマトリクス基板20aのように、当該層間絶縁層18を設けず、保護層17上に画素電極19aを形成する構成としてもよい。この場合、まず、上述の図5a~dに示すゲート電極形成工程、平坦化膜形成工程、ゲート絶縁層形成工程、半導体層形成工程、及びソースドレイン形成工程を行う。その後、保護層形成工程として、ソース電極16aa及びドレイン電極16bが形成された即ち、TFT5aが形成された基板の全体に、プラズマCVD法により、例えば、酸化シリコン膜、窒化シリコン膜、窒化酸化シリコン膜などを成膜して、図10に示すように、半導体層13、ソース電極16aa、及びドレイン電極16bを覆うように保護層17を形成する。次いで、コンタクトホール形成工程として、保護層17に対して、上述の第5フォトマスクを用いたフォトリソグラフィによるパターニング、保護層17のドライエッチング、レジストの剥離、及び洗浄を行うことにより、図10に示すように、保護層17に、ドレイン電極16bに到達するコンタクトホールCaを形成する。次いで、画素電極形成工程として、保護層17上に、スパッタリング法により、例えば、インジウム錫酸化物からなるITO膜厚さ50nm~200nm程度などの透明導電膜を成膜する。その後、その透明導電膜に対して、上述の第6フォトマスクを用いたフォトリソグラフィによるパターニング、透明導電膜のウエットエッチング、レジストの剥離、及び洗浄を行うことにより、図9に示すように、画素電極19aを形成する。このような構成においても、上述の1~2と同様の効果を得ることができる。また、上記実施形態においては、半導体層としてシリコン系半導体層を使用したが、半導体層はこれに限定されず、シリコン系半導体層の代わりに、例えば、酸化インジウムガリウム亜鉛IGZOからなる酸化物半導体層をTFT5aの半導体層として使用する構成としても良い。この場合、まず、上述の図5a~cに示すゲート電極形成工程、平坦化膜形成工程、ゲート絶縁層形成工程を行う。その後、半導体層形成工程として、ゲート絶縁層12が形成された基板全体に、プラズマCVD法により、例えば、IGZO系の酸化物半導体膜厚さ30~300nm程度を成膜する。その後、上述の第3フォトマスクを用いたフォトリソグラフィによるレジストのパターニング、ドライエッチング及びレジストの剥離洗浄を行うことにより、図11aに示すように、酸化物半導体層35をパターニングする。次いで、ソースドレイン形成工程として、上記酸化物半導体層35が形成された基板全体に、スパッタリング法により、例えば、チタン膜厚み30~100nm及び銅膜100~400nmなどを順に成膜する。その後、上述の第4フォトマスクを用いたフォトリソグラフィーによるレジストのパターニング、銅膜のウエットエッチングを行うとともに、チタン膜に対するドライエッチングプラズマエッチング、並びにレジストの剥離と洗浄を行うことにより、図11bに示すように、信号配線16a図3参照、ソース電極16aa、ドレイン電極16b及び補助容量幹線16c図3参照を形成するとともに、酸化物半導体層35のチャネル領域Rを露出させる。その後、上述の第1の実施形態において説明した図5eと同様に、保護層形成工程、層間絶縁層形成工程、開口部形成工程、及び画素電極形成工程を行うことにより、図12に示すアクティブマトリクス基板20aを作製することができる。このような構成においても、上述の1~2と同様の効果を得ることができる。なお、酸化物半導体層35を構成する酸化物半導体として、IGZOInGaZnO系を例示したが、酸化物半導体は、InSiZnO系、InAlZnO系、Sn-Si-Zn-O系、Sn-Al-Zn-O系、Sn-Ga-Zn-O系、Ga-Si-Zn-O系、Ga-Al-Zn-O系、In-Cu-Zn-O系、Sn-Cu-Zn-O系、Zn-O系、In-O系などであってもよい。即ち、酸化物半導体層35は、酸化インジウムガリウム亜鉛IGZOからなる酸化物半導体層に限定されず、インジウム、ガリウム、アルミニウムAl、銅Cu、亜鉛、マグネシウムMg、カドミウムCdのうち少なくとも1種を含む金属酸化物からなる材料を用いても良い。これらの材料からなる酸化物半導体層35は、アモルファスであっても移動度が高いため、スイッチング素子のオン抵抗を大きくすることができる。従って、データ読み出し時の出力電圧の差が大きくなり、S/N比を向上させることができる。例えば、IGZOInGaZnOの他に、InGaO3ZnO5、MgxZn1-xO、CdxZn1-xO、CdO等の酸化物半導体膜を挙げることができる。また、上記第1の実施形態においては、第1及び第3導電膜27,29を形成する金属として、アルミニウム合金アルミニウムにニッケルと銅を添加したものを使用する構成としてもよい。また、上記各実施形態では、SOG膜として、感光性を有していないものを例示したが、SOG膜は、感光性を有しているものであってもよい。また、上記各実施形態では、画素電極19aに接続されるTFT5aの電極をドレイン電極16bとしたアクティブマトリクス基板20aを例示したが、本発明は、画素電極に接続されたTFTの電極をソース電極とするアクティブマトリクス基板にも適用することができる。また、上記各実施形態では、表示パネルとして、アクティブマトリクス基板を備えた液晶表示パネルを例示したが、本発明は、有機ELElectroLuminescence表示パネル、無機EL表示パネル、電気泳動表示パネルなどの他の表示パネルにも適用することができる。"