"単結晶半導体を活性層としたスイッチ用FET及び電流制御用FETと、前記スイッチ用FET及び前記電流制御用FET上に形成された第1の層間絶縁膜と、前記第1の層間絶縁膜上に形成された第1のソース配線、第1のドレイン配線、第2のソース配線及び第2のドレイン配線と、前記第1のソース配線、前記第1のドレイン配線、前記第2のソース配線及び前記第2のドレイン配線上に形成された第2の層間絶縁膜と、前記第2の層間絶縁膜上に形成された遮光層と、前記遮光層上に形成された誘電体層と、前記誘電体層上に形成された光反射性電極と、前記光反射性電極上に形成された第3の層間絶縁膜と、前記第3の層間絶縁膜上に形成された第1の電極と、前記第1の電極上に形成されたEL層と、前記EL層上に形成された第2の電極とを有し、前記スイッチ用FETは、前記第1のソース配線及び前記第1のドレイン配線を有し、前記電流制御用FETは、前記第2のソース配線及び前記第2のドレイン配線を有し、前記遮光層は、前記第1のソース配線及び前記第1のドレイン配線の一方と電気的に接続され、前記光反射性電極は、前記第2のソース配線及び前記第2のドレイン配線の一方と電気的に接続され、前記第1の電極は、前記第2のソース配線及び前記第2のドレイン配線の他方と電気的に接続され、前記遮光層、前記誘電体層、及び前記光反射性電極で保持容量が形成され、前記第2の電極は、透光性を有することを特徴とする表示装置。請求項1において、前記第1の電極は、アルミニウムを含むことを特徴とする表示装置。請求項1または2において、前記遮光層は、アルミニウム、タンタル、チタンから選ばれた元素を主成分とする材料からなり、前記誘電体層は、前記遮光層の表面を陽極酸化して形成することを特徴とする表示装置。このようなアクティブマトリクス型表示装置において、今後さらなる高精細化や画像情報の高密度化を実現するためにデジタル方式が主流となることが予想されている。そのためにD/Aコンバータやラッチ回路などデジタル信号を処理するために必要な回路を新たに設ける必要があり、従来のアナログ方式に比べ駆動回路の構成が複雑になる一方で、高速動作が可能なトランジスタによる駆動回路で表示装置を形成することが課題であった。しかしながら、ガラス基板や石英基板上に形成されるTFTは、その活性層に多結晶シリコンを用いても達成できる電子移動度は400cm2/Vsec程度であり、単結晶シリコンで作製されるFETの1/3程度であった。さらに、画素密度を向上させると一画素当たりの画素電極の面積を小さくなり、必然的に配線やトランジスタの占める割合が大きくなることにより、開口率を低下させてしまう問題点があった。また、画素電極の面積の縮小に伴い保持容量を形成できる面積も小さくなってしまうので、限られた面積で画素部の駆動に必要な容量を形成することが困難となることが問題点となった。本発明は上記課題を解決するものであり、高速動作が可能な絶縁ゲート型FETによる駆動回路で表示装置を形成し、さらに、単位画素当たりの画素電極の面積を小さくしても十分な保持容量が得られるアクティブマトリクス型表示装置を提供することを目的とする。そして、低消費電力で信頼性の高いアクティブマトリクス型液晶表示装置を提供することを目的とする。上記課題を解決するために本発明の構成は、単結晶半導体を活性層とした絶縁ゲート型電界効果トランジスタによる画素部を備えた半導体装置において、前記絶縁ゲート型電界効果トランジスタ上に有機樹脂絶縁層が形成され、該有機樹脂絶縁層上に形成された遮光層と、該遮光層に密接して形成された誘電体層と、前記絶縁ゲート型電界効果トランジスタに接続された光反射性電極とから保持容量が形成されていることを特徴としている。本発明の他の構成は、一対の基板間に液晶を挟持した半導体装置であって、一方の基板には、単結晶半導体を活性層とした絶縁ゲート型電界効果トランジスタと、該絶縁ゲート型電界効果トランジスタ上に有機樹脂絶縁層が形成され、該有機樹脂絶縁層上に形成された遮光層と、該遮光層に密接して形成された誘電体層と、前記絶縁ゲート型電界効果トランジスタに接続された光反射性電極とから保持容量が形成され、他方の基板には、少なくとも光透過性導電膜が形成されていることを特徴としている。本発明の他の構成は、単結晶半導体を活性層とした絶縁ゲート型電界効果トランジスタと有機EL素子とを具備する半導体装置において、前記絶縁ゲート型電界効果トランジスタ上に形成された有機樹脂絶縁層と、該有機樹脂絶縁層上に形成された遮光層と、該遮光層に密接して形成された誘電体層と、前記絶縁ゲート型電界効果トランジスタに接続された光反射性電極とから保持容量が形成されていることを特徴としている。本発明において、前記有機樹脂絶縁層と前記遮光層との間に、無機化合物からなる絶縁層が形成されていること、或いは、前記有機樹脂絶縁層の前記遮光層が形成される側の表面に、無機化合物からなる絶縁層が形成されている構造としても良い。本発明において、前記遮光層は、アルミニウム、タンタル、チタンから選ばれた一種または複数種を含む材料から成り、前記誘電体層は、前記材料の酸化物であることが望ましい。また、本発明の構成は、単結晶半導体を活性層とした絶縁ゲート型電界効果トランジスタによる画素部を備えた半導体装置の作製方法において、前記絶縁ゲート型電界効果トランジスタ上に有機樹脂層を形成する工程と、前記有機樹脂上に遮光層を形成する工程と、前記遮光層に密接する絶縁層を形成する工程と、前記遮光層に前記絶縁層を介して重なる領域を有する光反射性電極を形成する工程とを有することを特徴としている。本発明の他の構成は、一対の基板間に、液晶を挟持した半導体装置の作製方法において、一方の基板に、単結晶半導体を活性層とする絶縁ゲート型電界効果トランジスタを形成する工程と、前記絶縁ゲート型電界効果トランジスタ上に有機樹脂層を形成する工程と、前記有機樹脂層上に遮光層を形成する工程と、前記遮光層に密接して絶縁層を形成する工程と、前記絶縁ゲート型電界効果トランジスタに接続される光反射性電極を形成する工程と、他方の基板には光透過性導電膜を形成する工程とを有することを特徴としている。本発明の他の構成は、単結晶半導体を活性層とした絶縁ゲート型電界効果トランジスタと、有機EL素子と、を具備する半導体装置の作製方法において、前記絶縁ゲート型電界効果トランジスタ上に有機樹脂層を形成する工程と、前記有機樹脂層上に遮光層を形成する工程と、前記遮光層に密接して絶縁層を形成する工程と、前記絶縁ゲート型電界効果トランジスタに接続される光反射性電極を形成する工程とを有することを特徴としている。本発明において、前記有機樹脂絶縁層と前記遮光層との間に、無機化合物からなる絶縁層を形成すること、或いは、前記有機樹脂絶縁層の前記遮光層が形成される側の表面に、無機化合物からなる絶縁層を形成しても良い。本発明において、前記遮光膜が、アルミニウム、タンタル、チタンから選ばれた一種または複数種を含む材料から形成され、前記誘電体層は、前記材料の酸化物で形成することが望ましい。ここで、前記誘電体層を陽極酸化法で形成することが望ましい。本発明により得られる代表的な効果を簡単に説明すれば下記のとおりである。単結晶シリコンに代表される単結晶半導体を活性層としたFETで画素部と、その画素部に接続する駆動回路を同一基板上に設けたアクティブマトリクス基板において、FET上に有機樹脂絶縁層を形成し、その上に形成した遮光膜と、遮光膜に密接形成した誘電体層と、遮光膜とその一部が重なるように設けられた画素電極とで保持容量を形成することにより、低消費電力で高速動作が可能で高信頼性の表示装置を形成できる。このようなアクティブマトリクス基板で、無しきい値反強誘電性混合液晶を用いた液晶表示装置に好適に用いることができる。上記表示装置において、遮光膜に密接する誘電体層を陽極酸化法で形成することにより、ピンホールなどの欠陥のない良質な誘電体層を形成することが可能となる。また陽極酸化法で誘電率の高い誘電体層を薄く均一に形成することにより、画素ピッチを縮小させても十分な保持容量を確保することができる。有機樹脂絶縁層上に設けた遮光膜に密接する誘電体層を陽極酸化法で形成する方法において、図13Bで示した化成電圧と化成電流との制御パターンで行うことにより、端部からのしみ込みがない誘電体層を形成することができる。このように作製した誘電体層で保持容量を形成することにより信頼性の高い表示装置を実現できる。実施形態1図1~図3を参照して本発明の実施形態を説明する。ここでは、画素部と、その周辺に設ける駆動回路を同一基板上に設ける実施形態について説明する。図1において、比較的高抵抗例えば、n型、10Ωcm程度の単結晶シリコンから成る基板101に、nウエル102、pウエル103、104を1枚のマスクで自己整合的に形成した。その後、フィールド酸化膜105を形成した。このとき、ボロンBを選択的にイオン注入法により基板に導入し、チャネルストッパーを形成しても良い。そして、熱酸化法によりゲート絶縁膜となる酸化シリコン膜106の形成を行った。続いて、ゲート用の多結晶シリコン膜をCVD法により100~300nmの厚さで形成した。このゲート用の多結晶シリコン膜は、低抵抗化するために予め1021/cm3程度の濃度でリンPをドープしておいても良いし、多結晶シリコン膜を形成した後で濃いn型不純物を拡散させても良い。ここでは、さらに低抵抗化するためにこの多結晶シリコン膜上にシリサイド膜を50~300nmの厚さで形成した。シリサイド材料は、モリブデンシリサイドMoSix、タングステンシリサイドWSix、タンタルシリサイドTaSix、チタンシリサイドTiSixなどを適用することが可能であり、公知の方法に従い形成すれば良い。そして、この多結晶シリコン膜とシリサイド膜をエッチングしてゲート107~109を形成した。ゲート107~109は、多結晶シリコン膜107a~109aとシリサイド膜107b~109bの2層構造を有している。図1A次に、nチャネル型FET及びpチャネル型FETに低濃度ドレインLDD領域を形成するために、n型及びp型の導電型を付与する不純物元素を添加した。ここでは、nチャネル型FETに対してリンPをイオン注入し、pチャネル型FETに対してボロンBをイオン注入した。ドーズ量は1×1013/cm2とした。ここではゲートをマスクとしてイオン注入を行い、nチャネル型FETが形成される領域にリンPが添加された領域111、112を、pチャネル型FETが形成される領域にボロンBが添加された領域115を自己整合的に形成した。図1B、Cその後、全面にCVD法で酸化シリコン膜や窒化シリコン膜などの絶縁膜を形成し、異方性ドライエッチングでこの膜を全面にわたって均一にエッチングすると、図2Aに示すように絶縁膜がゲートの側壁に残存させ、サイドウオール116~118を形成した。このサイドウオールをマスクに用い、nチャネル型FETの領域に砒素を5×1015/cm2のドーズ量でイオン注入したn型不純物領域ソースまたはドレイン領域120、121を形成した。さらに図2Bに示すように、pチャネル型FETの領域にボロンBをイオン注入したp型不純物領域ソースまたはドレイン領域124を形成した。そして、n型不純物領域ソースまたはドレイン領域120、121およびp型不純物領域ソースまたはドレイン領域124上に残存する酸化シリコン膜をエッチング除去して、層間絶縁膜125を全面に形成した。さらにその上にリンガラスPSG、あるいはボロンガラスBSG、もしくはリンボロンガラスPBSGの平坦化膜126を形成した。その後、イオン注入した不純物元素を活性化させるため700~900°Cで熱処理を行った。この熱処理により平坦化膜126がリフローされ、表面がより平坦化された。図2Cそして、層間絶縁膜125および平坦化膜126に、n型不純物領域ソースまたはドレイン領域120、121およびp型不純物領域ソースまたはドレイン領域124に達するコンタクトホールを形成し、ソース配線127、129、131、ドレイン配線128、130、132を形成した。配線に使用する材料に限定はないが、低抵抗材料として通常良く用いられるアルミニウムAlを用いると良い。また、AlとチタンTiの積層構造としても良い。この状態で、水素を含む雰囲気中で300~500°C、好ましくは350~450°Cの熱処理を行うとFETの特性をより好ましい状態にすることができた。この上に形成するパッシベーション膜133は、プラズマCVD法で窒化シリコン膜、または酸化シリコン膜、あるいは窒化酸化シリコン膜で形成した。さらに、有機樹脂絶縁層134を1μm~2μmの厚さに形成した。有機樹脂材料として、ポリイミド、ポリアミド、アクリル、ベンゾシクロブテンBCBなどを用いることができた。有機樹脂膜を用いることの利点は、膜の形成方法が簡単である点や、比誘電率が低いので寄生容量を低減できる点、平坦化するのに適している点などがある。勿論、上述した以外の有機樹脂膜を用いても良い。ここでは、基板に塗布した後で熱重合するタイプのポリイミドを用い、クリーンオーブンで300°Cに加熱し焼成して形成した。さらにこの有機樹脂絶縁層134上に遮光膜135を形成した。遮光膜135はアルミニウムAl、チタンTi、タンタルTaから選ばれた元素を含有する膜で形成した。そして画素部に、遮光膜を一方の電極とし、画素電極139を他方の電極とした保持容量を形成するために、遮光膜135上に誘電体層136を形成した。この誘電体層には、公知の成膜法で堆積形成する酸化シリコン膜、窒化シリコン膜、窒酸化シリコン膜やDLCDiamondlikecarbon膜や、上述のポリイミド膜を用いて形成することが可能であるが、陽極酸化法を用いて遮光膜の酸化物層を形成してこれを誘電体層136としても良い。陽極酸化法は、電解溶液中例えば、3重量の酒石酸を含有するエチレングリコール溶液中で、遮光膜を陽極とし、白金を陰極として電圧を印加することにより、緻密でかっピンホールのない誘電体層を形成することができた。誘電体層の厚さは保持容量を形成する目的に対して10~100nm、好ましくは20~70nmの厚さで形成すれば良いが、誘電体層の形成に伴って遮光膜の厚さが減少するので、その分を見込んで遮光膜の厚さを確保することが重要であった。表1はAl膜の表面を陽極酸化して50nmの酸化Al膜を形成したときの膜厚の変化と波長550nmの光に対する吸光度の値を示している。吸光度は分光光度計日立社製U-4000型で測定した。例えば、Al膜の初期膜厚が65nmとして、酸化Al膜を50nm形成すると合計膜厚は80nmに増加したが、Al膜の厚さは30nmに減少した。このとき波長550nmの光に対する吸光度は2.6であった。また、表1のサンプルにおいて、各波長に対する吸光度の特性を図14に示す。図14のデータより300~600nmの波長範囲で、吸光度はAl膜厚に依存することが明らかとなった。その結果、図14の結果と目視による観察より遮光膜として必要な膜厚は60nm以上、吸光度からみて3.0以上あれば良いと判断することができた。陽極酸化法において、陽極と陰極の間に印加する電圧化成電圧と、その電極間に流れる電流化成電流の制御パターンを図13に示す。図13Aにおいて、最初化成電流をある一定値に保つように制御して定電流モード、予め調べられた誘電体層の生成膜厚に応じた電圧値まで上昇させる。そして、電圧値が所定の値に達した後、その電圧値を保持して定電圧モード、電極間に流れる電流がある設定値以下になることをもって陽極酸化の反応が終わったと判断すると、再現性良く同等の膜厚を有する誘電体層を形成することができた。しかしながら、図13Aの制御パターンで、有機樹脂絶縁膜上に形成した遮光膜の表面に誘電体層を形成した場合、有機樹脂絶縁膜に電解溶液がしみ込んで膨張し、さらに遮光膜と有機樹脂絶縁膜との界面にも電解溶液がしみ込んで、遮光膜の端部から数μmの長さに渡って誘電体層が下地となる有機樹脂絶縁膜側にも形成されてしまった。この様子の一例を図15に示す。図15Aは、有機樹脂絶縁膜上に形成したAl膜を図13Aの制御パターンで陽極酸化処理したときの断面構造を、走査電子顕微鏡SEMで観察した結果を示す。また、同図Bはその模式図を示す。同図において、端部における誘電体の厚さをXbとして、端部から誘電体層が下地となる有機樹脂絶縁膜側にも形成される長さをXaとすると、廻り込み量XはXaとXbの差として定義することができる。図15Aの結果では、廻り込み量Xは約2μmであった。その結果、遮光膜の平坦性が損なわれてしまった。一方、図13Bに示す化成電圧と化成電流の制御パターンのように、定電流モードとして、その電流密度を図13Aの条件よりも1.2倍から3倍程度高め、遮光膜の表面に生成される誘電体層の膜厚に応じた所定の電圧まで短時間に急速に上昇させた後、その電圧を保持することなく、或いはその保持時間を極短時間として、陽極酸化を終了させることにより、有機樹脂絶縁膜上で廻り込みのない誘電体層を形成することができた。図16Aはこのような方法で作製された有機樹脂絶縁膜上の遮光膜とその表面に形成された誘電体層のSEM写真であり、端部からの回り込みが殆どない良好な形状を実現することができた。図16Bはその模式図を示している。図13Bのような制御パターンで陽極酸化をしても、緻密でピンホールがなく絶縁耐圧が高い誘電体膜を形成することができた。表2は種々の陽極酸化条件で作製したときの、遮光膜端部からのしみ込み量を評価した結果を示す。端部からのしみ込み量は、電圧の上昇時間と電圧の保持時間と関連が認められ、電圧の上昇時間が短いほど、また、定電圧時間を短くして合計の陽極酸化時間を短縮させることで、しみこみ量を減らすことができた。ここでは、図13Bに示す制御パターンによる陽極酸化法で作製された誘電体層を介して、遮光膜とその一部が重なる画素電極139を形成した。この画素電極139はnチャネル型FET143のドレイン配線に接続している。画素電極は、反射型表示装置とするために、Alに代表される光反射性の材料で形成した。Alは公知の成膜法、例えば真空蒸着法やスパッタ法で容易に形成することができるが、反射型液晶表示装置とする場合、コントラストを良くするために、画素電極の表面を凹凸化して拡散反射面としても良い。以上のようにして、単結晶シリコン基板に、pチャネル型FET141とnチャネル型FET142とから成るCMOS回路を基本とする駆動回路と、nチャネル型FET143と保持容量144が形成された画素部を同一基板上に形成したアクティブマトリクス基板を作製した。CMOS回路を基本とする駆動回路は、CMOS回路を基本として例えば、シフトレジスタ回路、バッファ回路、サンプリング回路、D/Aコンバータ、ラッチ回路などを形成することができる。そしてこのような回路は、単結晶シリコンを活性層とした絶縁ゲート型FETで構成されることにより高速動作が可能であり、また、駆動電圧を3~5Vとして低消費電力化をすることもできた。また、このような画素部において、遮光膜の表面に密接形成した誘電体膜で保持容量を形成することにより、一画素当たりの画素電極の面積を小さくしても十分な容量を形成することができた。例えば、一画素の面積を400μm2としても約0.5pFの容量を形成することができた。本実施形態で説明したトランジスタの構造はあくまで一実施形態であり、図1~図3に示した作製工程及び構造に限定される必要はない。本発明で重要な点は、単結晶基板に形成されたFETと、その上に有機樹脂層を介して形成された保持容量の構成にある。実施形態2絶縁物上に単結晶シリコン層SOI:SiliconOnInsulatorsを形成したSOI基板として、実施形態1と同様にアクティブマトリクス基板を形成することができる。SOI基板にはその構造や作製方法によっていくつかの種類が知られているが、代表的には、SIMOXSeparationbyImplantedOxygen、ELTRANEpitaxialLayerTransfer:キャノン社の登録商標基板、SmartCutSOITEC社の登録商標などを使用することができる。勿論、その他のSOI基板を使用することも可能である。図4はこのようなSOI基板を用いて作製した構成を示す。その作製方法は実施形態1と同様に行えば良く、基板401上に絶縁層402を介して、pチャネル型FET438、nチャネル型FET439を有する駆動回路と、nチャネル型FET440と保持容量441を有する画素部を形成することができる。それぞれのFETはフィールド絶縁膜403で分離されている。駆動回路のpチャネル型FET438には、ゲート407、サイドウオール410、ゲート絶縁膜404、LDD領域413、ソース領域414、ドレイン領域415、ソース配線424、ドレイン配線425が設けられている。nチャネル型FET439には、ゲート408、サイドウオール411、ゲート絶縁膜405、LDD領域416、ソース領域417、ドレイン領域418、ソース配線426、ドレイン配線427が設けられている。また、画素部のnチャネル型FET440には、ゲート409、サイドウオール412、ゲート絶縁膜406、LDD領域419、ソース領域420、ドレイン領域421、ソース配線428、ドレイン配線429が設けられている。層間絶縁膜422は、酸化シリコン膜、窒化シリコン膜、窒化酸化シリコン膜などから形成され、この上にPSGあるいはBSG、もしくはBPSGによる平坦化膜423が形成される。パッシベーション膜430は窒化シリコンまたは窒酸化シリコンで、この平坦化膜423とソース配線424、426、428とドレイン配線425、427、429を覆って形成され、その上に有機樹脂絶縁膜431が形成されている。遮光膜433はアルミニウムAl、チタンTi、タンタルTaから選ばれた元素を主成分とする膜で形成した。そしてこの遮光膜433を一方の電極として保持容量を形成する目的で、遮光膜上に誘電体層433を10~100nm、好ましくは20~70nmの厚さに形成した。この誘電体層は、陽極酸化法を用いて遮光膜の表面に形成された誘電体層を用いることが望ましい。絶縁膜433を介して遮光膜432上にnチャネル型FET440のドレイン配線429に接続する画素電極436を形成した。ここでは、反射型表示装置とするために、Alに代表される光反射性の材料で形成した。以上のようにして、SOI基板に、pチャネル型トランジスタ438とnチャネル型トランジスタ439とから成るCMOS回路を基本とする駆動回路と、nチャネル型トランジスタ440と保持容量441が形成された画素部を同一基板上に形成することができた。CMOS回路を基本とする駆動回路は、CMOS回路を基本として例えば、シフトレジスタ回路、バッファ回路、サンプリング回路、D/Aコンバータ、ラッチ回路などを形成することができる。実施形態3図5に、画素部に設けられる保持容量の接続方法の他の構成例を示す。図5は実施形態1と同様にして作製された画素部の断面構造を示す。図5Aにおいて、nチャネル型FET501上には、パッシベーション膜503、有機樹脂からなる層間絶縁膜504が形成され、その上に無機材料から成る膜505が形成されている。この膜は、酸化シリコン膜、窒化シリコン膜、窒酸化シリコン膜などを用いればよく、好ましくはスパッタ法や真空蒸着法で形成すると良い。遮光膜506はこの上に形成され、下地との密着性が改善されるので、絶縁層507を陽極酸化法で形成しても、電解溶液のしみ込みがなくなり、良好な形状を形成できる。そして、パッシベーション膜503および有機樹脂絶縁膜504に設けた開孔508、509により、ドレイン電極502に接続する画素電極510を形成することにより、画素電極510が遮光膜506と重なる領域で保持容量536が形成される。図5Bにおいて、nチャネル型FET512に接続される保持容量537は、有機樹脂絶縁膜515上に形成された遮光膜516と、その上に形成された誘電体層517と、画素電極522とから形成されている。また、有機樹脂絶縁膜515の開孔が形成される領域には絶縁体のスペーサー518が設けられ、パッシベーション膜514に設けられた開孔519、有機樹脂絶縁膜515に設けられた開孔520、スペーサー518に設けられた開孔521で、画素電極522がドレイン配線513に接続されている。このようにスペーサー518を設けることにより、遮光膜と画素電極との間で発生するショートを確実に防止することができる。保持容量537は遮光膜506、誘電体層517、画素電極522が重なる領域で形成されている。図5Cはnチャネル型FET524に接続される保持容量538の他の構成について示している。有機樹脂絶縁膜527上に遮光膜528、有機樹脂で形成したスペーサー529を形成が形成される。そして、陽極酸化法で遮光膜516の表面に形成した誘電体層530が形成される。パッシベーション膜526に設けられた開孔531、有機樹脂絶縁膜527に設けられた開孔532、スペーサー529に設けられた開孔533で、画素電極534がドレイン配線525に接続されている。保持容量538は遮光膜516、誘電体層528、画素電極534が重なる部分で形成されている。このような構成とすることで、有機樹脂膜上であってもしみ込みのない陽極酸化膜を形成することができる。本実例では、実施形態1で作製されたアクティブマトリクス基板から、アクティブマトリクス型液晶表示装置を作製する工程を説明する。図6に示すように、図3の状態の基板に対し、配向膜601を形成する。通常液晶表示素子の配向膜にはポリイミド樹脂が多く用いられている。対向側の基板602には、透明導電膜603と、配向膜604とを形成した。配向膜は形成された後、ラビング処理を施して液晶分子がある一定のプレチルト角を持って平行配向するようにした。そして、画素部と、CMOS回路が形成されたアクティブマトリクス基板と対向基板とを、公知のセル組み工程によってシール材やスペーサ共に図示せずなどを介して貼りあわせる。その後、両基板の間に液晶材料605を注入し、封止剤図示せずによって完全に封止した。上記実施例によって作製された液晶表示装置には、TN液晶以外にも様々な液晶を用いることが可能である。例えば、1998SIDCharacteristicsandDrivingSchemeofPolymerStabilizedMonostableFLCDExhibitingFastResponseTimeandHighContrastRatiowithGrayScaleCapabilitybyHFurueetalや、1997SIDDIGEST841AFullColorThresholdlessAntiferroelectricLCDExhibitingWideViewingAnglewithFastResponseTimebyTYoshidaetalや、1996JMaterChem6671673ThresholdlessantiferroelectricityinliquidcrystalsanditsapplicationtodisplaysbySInuietalや、米国特許第5594569号に開示された液晶を用いることが可能である。ある温度域において反強誘電相を示す液晶を反強誘電性液晶という。反強誘電性液晶を有する混合液晶には、電場に対して透過率が連続的に変化する電気光学応答特性を示す、無しきい値反強誘電性混合液晶と呼ばれるものがある。この無しきい値反強誘電性混合液晶は、V字型の電気光学応答特性を示すものがあり、その駆動電圧が約±2.5V程度セル厚約1μm~2μmのものも見出されている。ここで、V字型の電気光学応答を示す無しきい値反強誘電性混合液晶の印加電圧に対する光透過率の特性を示す例を図12に示す。図12に示すグラフの縦軸は透過率任意単位、横軸は印加電圧である。なお、液晶表示装置の入射側の偏光板の透過軸は、液晶表示装置のラビング方向にほぼ一致する無しきい値反強誘電性混合液晶のスメクティック層の法線方向とほぼ平行に設定されている。また、出射側の偏光板の透過軸は、入射側の偏光板の透過軸に対してほぼ直角クロスニコルに設定されている。図12に示されるように、このような無しきい値反強誘電性混合液晶を用いると、低電圧駆動かつ階調表示が可能となることがわかる。このような低電圧駆動の無しきい値反強誘電性混合液晶をアナログドライバを有する液晶表示装置に用いた場合には、画像信号のサンプリング回路の電源電圧を、例えば、5V~8V程度に抑えることが可能となる。よって、ドライバの動作電源電圧を下げることができ、液晶表示装置の低消費電力化および高信頼性が実現できる。また、このような低電圧駆動の無しきい値反強誘電性混合液晶をデジタルドライバを有する液晶表示装置に用いた場合にも、D/A変換回路の出力電圧を下げることができるので、D/A変換回路の動作電源電圧を下げることができ、ドライバの動作電源電圧を低くすることができる。よって、液晶表示装置の低消費電力化および高信頼性が実現できる。よって、このような低電圧駆動の無しきい値反強誘電性混合液晶を用いることは、比較的LDD領域低濃度不純物領域の幅が小さなTFT例えば、0nm~500nmまたは0nm~200nmを用いる場合においても有効である。また、一般に、無しきい値反強誘電性混合液晶は自発分極が大きく、液晶自体の誘電率が高い。このため、無しきい値反強誘電性混合液晶を液晶表示装置に用いる場合には、画素に比較的大きな保持容量が必要となってくる。よって、自発分極が小さな無しきい値反強誘電性混合液晶を用いるのが好ましい。また、液晶表示装置の駆動方法を線順次駆動とすることにより、画素への階調電圧の書き込み期間ピクセルフィードピリオドを長くし、保持容量が小くてもそれを補うようにしてもよい。なお、このような無しきい値反強誘電性混合液晶を用いることによって低電圧駆動が実現されるので、本発明のアクティブマトリクス基板で液晶表示装置を形成すると低消費電力が実現される。なお、図12に示すような電気光学特性を有する液晶であれば、いかなるものも本発明の液晶表示装置の表示媒体として用いることができる。次にこのアクティブマトリクス型液晶表示装置の構成を、図7の斜視図および図8の上面図を用いて説明する。尚、図7と図8は、図1~図3および図6の断面構造図と対応付けるため、共通の符号を用いている。アクティブマトリクス基板は、基板101上に形成された、画素部701と、走査ゲート線駆動回路702と、信号線駆動回路703で構成される。画素部のnチャネル型トランジスタ143、周辺に設けられる駆動回路はCMOS回路を基本として構成されている。走査ゲート線駆動回路702と、信号ソース線駆動回路703はそれぞれゲート配線109とソース配線131で画素部701に接続されている。また、FPC731は外部入出力端子734に接続されている。また、基板101は樹脂層735を介してベース板736に固定され、機械的強度を保持すると共に、ベース板736を熱伝導性の良い材料で形成することで、放熱効果をもたせることもできた。図8は画素部701の一部分を示す上面図である。ゲート電極109は、図示されていないゲート絶縁膜を介して単結晶シリコン上に形成されている。図示はしていないが、単結晶シリコンには、ソース領域、ドレイン領域、が形成されている。また、この上には遮光膜135と、誘電体層図示せずと、各画素ごとに設けられる画素電極139が形成され、遮光膜135と画素電極139とが誘電体層を介して重なる領域で保持容量143が形成される。誘電体層を容量部を形成するための誘電体膜としたことで、必要な容量を形成するための面積を少なくすることが可能であり、さらに、本実施例のように画素TFT上に形成される遮光膜を保持容量の一方の電極とすることで、アクティブマトリクス型液晶表示装置の画像表示部の開口率を向上させることができた。また、図8で示すA―A’に沿った断面構造は、図3に示す画素部のA―A’断面図に対応している。このようにして作製された反射型液晶表示装置は、直視型の表示装置とした電気光学装置の他に、投影型の表示装置とした電気光学装置にも利用できる。本実施例では、本発明を表示装置として用いた電気光学装置の一例について説明する。実施例1に示した反射型の表示装置を三板式投影装置に適用した場合について図9を用いて説明する。図9において、メタルハライドランプ、ハロゲンランプなどからなる光源901から放射された光は、偏光ビームスプリッター902で反射され、クロスダイクロイックミラー903に進む。尚、偏光ビームスプリッターとは光の偏光方向によって反射したり透過したりする機能を有した光学フィルターである。この場合、光源901からの光は偏光ビームスプリッター902で反射されるような偏光を与えてある。この時、クロスダイクロイックミラー903では、赤Rに対応する液晶表示装置904の方向に赤R成分光が反射され、青Bに対応する液晶表示装置906の方向に青B成分光が反射される。また、緑G成分光はクロスダイクロイックミラー903を透過して、緑Gに対応する液晶表示装置905に入射する。各色に対応した液晶表示装置904~906は、画素がオフ状態にある時は入射光の偏光方向を変化させないで反射するように液晶分子を配向している。また、画素がオン状態にある時は液晶層の配向状態が変化し、入射光の偏光方向もそれに伴って変化するように構成されている。これらの液晶表示装置904~906で反射された光は再びクロスダイクロイックミラー903で反射緑G成分光は透過して合成され、再び偏光ビームスプリッタ902へと入射する。この時、オン状態にある画素領域で反射された光は偏光方向が変化するため偏光ビームスプリッタ902を透過する。一方、オフ状態にある画素領域で反射された光は偏光方向が変化しないため偏光ビームスプリッタ902で反射される。このように、画素部にマトリクス状に配置された画素領域を複数のトランジスタでオンオフ制御することによって特定の画素領域で反射された光のみが偏光ビームスプリッタ902を透過できるようになる。この動作は各液晶表示装置904~906で共通である。以上のようにして偏光ビームスプリッタ902を透過した画像情報を含む光は投影レンズ等で構成される光学系レンズ907でスクリーン908に映し出される。ここでは、基本的な構成について示したが、このような原理を応用して投影型の電気光学装置を実現することができる。本実施例では、本発明をアクティブマトリクス型EL表示装置に適用した例を図10と図11で説明する。図10Aはアクティブマトリクス型EL表示装置の回路図を示す。このEL表示装置は、基板上に設けられた表示領域11、X方向周辺駆動回路12、Y方向周辺駆動回路13から成る。この表示領域11は、スイッチ用トランジスタ330、保持容量332、電流制御用トランジスタ331、有機EL素子333、X方向信号線18a、18b、電源線19a、19b、Y方向信号線20a、20b、20cなどにより構成される。図10Bはほぼ一画素分の上面図を示している。同図において、B-B‘に沿った断面構造を図11に示す。図11の断面構造は単結晶シリコン基板を用いた構成例を示すが、このような構成はSOI基板を用いても同様に実現できる。基板301にnウエル302、pウエル303が形成され、隣接するFETを分離するためフィールド酸化膜304が形成される。スイッチ用FET330はpチャネル型FETで形成され、ゲート絶縁膜305、ゲート307、サイドウオール309、LDD領域311、ソース領域312、ドレイン領域313、ソース配線318、ドレイン配線319を有している。また、電流制御用トランジスタ331はnチャネル型FETで、ゲート絶縁膜306、ゲート308、サイドウオール310、LDD領域314、ソース領域315、ドレイン領域316、ソース配線320、ドレイン配線321を有している。保持容量332は、層間絶縁膜322上に形成され、スイッチ用FET330のドレイン配線319に接続する容量電極323と、電源線19aとの間に設けられた誘電体層324とから形成される。ここで、容量電極323をAl、Ta、Tiから選ばれた元素を主成分とする材料で形成し、その表面を陽極酸化して誘電体層324を形成すれば、良好な保持容量を形成できる。有機EL素子333は層間絶縁膜326を介して形成され、電流制御用FET331のドレイン配線321に接続するEL素子下部電極327、有機EL層328、EL素子上部電極329から形成される。ここでは、EL表示装置の画素領域の構成について示したが、実施例1と同様に画素領域の周辺に駆動回路を設けた周辺回路一体型のアクティブマトリクス型表示装置とすることもできる。そして、図示しないがカラーフィルターを設ければカラー表示をすることも可能であった。本実施例では、本発明のTFT回路によるアクティブマトリクス型液晶表示装置を組み込んだ半導体装置について図17、図23で説明する。図17、図23に示す半導体装置は、本発明の実施形態や実施例で示したアクティブマトリクス型表示装置を好適に用いることができる。このような半導体装置には、携帯情報端末電子手帳、モバイルコンピュータ、携帯電話等、ビデオカメラ、デジタルスチルカメラ、パーソナルコンピュータ、テレビ等が挙げられる。それらの一例を図17に示す。図17Aは携帯電話であり、本体9001、音声出力部9002、音声入力部9003、表示装置9004、操作スイッチ9005、アンテナ9006から構成されている。本願発明は音声出力部9002、音声入力部9003、及び画素部を備えた表示装置9004に適用することができる。図17Bはビデオカメラであり、本体9101、表示装置9102、音声入力部9103、操作スイッチ9104、バッテリー9105、受像部9106から成っている。本願発明は音声入力部9103、及び画素部を備えた表示装置9102、受像部9106に適用することができる。図17Cはモバイルコンピュータであり、本体9201、カメラ部9202、受像部9203、操作スイッチ9204、表示装置9205で構成されている。本願発明は受像部9203、及び画素部を備えた表示装置9205に適用することができる。図17Dはゴーグル型ディスプレイであり、本体9301、表示装置9302、アーム部9303で構成される。本願発明は表示装置9302に適用することができる。また、表示されていないが、その他の信号制御用回路に使用することもできる。図17Eはリア型プロジェクターであり、本体9401、光源9402、表示装置9403、偏光ビームスプリッタ9404、リフレクター9405、9406、スクリーン9407で構成される。本発明は表示装置9403に適用することができる。図17Fは携帯書籍であり、本体9501、表示装置9502、9503、記憶媒体9504、操作スイッチ9505、アンテナ9506から構成されており、ミニディスクMDやDVDに記憶されたデータや、アンテナで受信したデータを表示するものである。表示装置9502、9503は直視型の表示装置9502、9503であり、本発明はこの表示装置9502、9503に適用することができる。図23Aはプログラムを記録した記録媒体以下、記録媒体と呼ぶを用いるプレーヤーであり、本体9701、表示装置9702、スピーカ部9703、記録媒体9704、操作スイッチ9705で構成される。なお、この装置は記録媒体としてDVDDigtialVersatileDisc、CD等を用い、音楽鑑賞や映画鑑賞やゲームやインターネットを行うことができる。本発明を用いて作製される液晶表示装置やEL表示装置は表示装置9702に適用することができる。図23Bはデジタルカメラであり、本体9801、表示装置9802、接眼部9803、操作スイッチ9804、受像部図示しないで構成される。本発明で作製される液晶表示装置やEL表示装置は表示装置9802に適用することができる。また、ここでは図示しなかったが、本発明はその他にも、カーナビゲーションシステムやイメージセンサ、パーソナルコンピュータの表示部に適用することも可能である。このように、本願発明の適用範囲はきわめて広く、あらゆる分野の電子機器に適用することが可能である。単結晶半導体基板を用いたアクティブマトリックス型の表示装置は、LSIやVLSIなどの集積回路の製造技術をそのまま応用することができるので、小型で高精細の表示装置を作製することができる。例えば、画面サイズが1型対角2.56cm程度のものでもVGAクラス画素数640×480の表示装置を実現することができる。しかし、素子の集積度の向上と共に素子面積や配線の幅などが小さくなるので、回路の性能を維持するために、拡散層や配線に用いる多結晶シリコン膜の抵抗を下げることが必要となる。この目的を解決する方法の一つに自己整合シリサイドSelfAlignedSilicde:サリサイドと呼ばれるを用いる技術が知られている。これは、基板上にチタンTiなどの金属層を形成し、加熱処理によりシリコンが露出している領域に自己整合的にシリサイドを形成する方法である。本実施例では、サリサイド技術を用いてアクティブマトリックス型の表示装置を作製する例について図18~図20を用いて説明する。図18Aにおいて、基板201は実施形態1と同様なものを用い、nウエル202、pウエル203、204を1枚のマスクで自己整合的に形成し、さらにフィールド酸化膜205を形成する。そして、熱酸化法によりゲート絶縁膜となる酸化シリコン膜206の形成を行う。ゲート207~209は、リンに代表されるn型不純物を高濃度に添加した多結晶シリコン膜で形成する。次に図18BとCに示すように、nチャネル型FET及びpチャネル型FETに低濃度ドレインLDD領域を形成するために、n型及びp型の導電型を付与する不純物元素を添加する。これは、イオンドープ法で行っても良いし、イオン注入法で行っても良い。nチャネル型FETに対してリンPをイオン注入し、pチャネル型FETに対してボロンBをイオン注入する。ドーズ量は1×1013/cm2とする。ゲートをマスクとしてイオン注入を行い、nチャネル型FETが形成される領域にリンPが添加されるn型不純物領域211、212を、pチャネル型FETが形成される領域にボロンBが添加されるp型不純物領域215が自己整合的に形成することができる。その後、全面CVD法で酸化シリコン膜や窒化シリコン膜などの絶縁膜を形成し、異方性ドライエッチングでこの膜をエッチングして図19Aに示すようにゲート207~209の側壁にサイドウオール216~218を形成する。そして、レジストマスク219を形成し、pチャネル型FETを形成する領域にボロンBをイオン注入し、p型不純物領域220を形成する。p型不純物領域220は加速電圧を50~100keVとしてp型不純物領域215よりも深くなるように形成する。図19Bに示すように、レジストマスク219を除去した後、Ti、Mo、Crなどの金属221を全面に形成する。代表的にはTiが用いられ、スパッタ法で50~1000nmの厚さで全面に形成する。その後、600~800°C、好ましくは650~750°Cで熱処理を行いチタンシリサイドを形成する。チタンシリサイドはTi膜とシリコンとが接触する部分で自己整合的に形成され、熱処理後に残ったTi膜を選択的にエッチングすることで図19Cで示すようにチタンシリサイド層223~228は多結晶シリコン膜で形成したゲート上とp型及びn型不純物領域上に形成される。しかし、800°C以下の温度で形成されたチタンシリサイド膜は高抵抗相が形成される。これを900°C程度で5~120秒程度の熱処理を行うことにより低抵抗相が形成される。この熱処理はファーネスアニール炉で行っても良いが、フラッシュランプアニール法を用いても良い。チタンシリサイドを形成することでゲート及び、p型またはn型不純物領のシート抵抗は2~4Ω/□を得ることができる。そして、pチャネル型FETを形成する領域にレジストマスク229を形成し、サイドウオールとゲートをマスクとしてnチャネル型FETの領域に加速電圧を50~120keVとして砒素を5×1015/cm2のドーズ量で注入し、n型不純物領域230、231を形成する。この不純物領域もn型不純物領域211、212よりも深く形成する。そして図20に示すように、層間絶縁膜232、リンガラスPSG、ボロンガラスBSG、またはリンボロンガラスPBSGから成る平坦化膜233を形成する。その後、イオン注入した不純物元素を活性化させるため700~900°Cで熱処理を行う。この熱処理により平坦化膜233がリフローされ、表面の平坦性を向上させることができる。そして、層間絶縁膜232および平坦化膜233にコンタクトホールを形成し、ソースまたはドレイン配線234~239をAlやTiとAlの積層膜などで形成する。この状態で、水素を含む雰囲気中で300~500°C、好ましくは350~450°Cの熱処理を行うとFETの特性をより好ましい状態にすることができる。この上に形成するパッシベーション膜240は窒化シリコン膜、または酸化シリコン膜、あるいは窒化酸化シリコン膜などで50~200nm程度の厚さで形成し、さらに有機樹脂絶縁層241を1μm~2μmの厚さで形成する。さらにこの有機樹脂絶縁層241上に遮光膜242をAlで形成し、その表面を実施形態1と同様にして陽極酸化法を用いて酸化して誘電体層243を形成する。その上に画素電極246、247をAlに代表される光反射性の材料で形成する。以上のようにして、サリサイド技術を用いて単結晶シリコン基板に、pチャネル型FET248とnチャネル型FET249とから成る駆動回路部と、nチャネル型FE250と保持容量251が形成された画素部を同一基板上に形成したアクティブマトリクス基板を形成することができる。保持容量は遮光膜242、誘電体膜243、画素電極246が重なる領域で形成され、遮光膜として用いたAlの表面に形成された酸化膜は誘電率が高く、50~100nmの厚さで形成することで、一画素当たりの画素電極の面積を小さくしても画素部の駆動に必要な容量を形成することができる。例えば、一画素の面積を400μm2としても約0.5pFの容量を形成することができる。駆動回路部はCMOS回路を基本として形成され、シフトレジスタ回路、バッファ回路、サンプリング回路、D/Aコンバータ、ラッチ回路などを形成することができる。そしてこのような回路は、単結晶シリコンを活性層とした絶縁ゲート型FETで構成されることにより高速動作が可能であり、また、駆動電圧を3~5Vとして低消費電力化をすることもできる。また、p型不純物領域215、n型不純物領域211、212はLDD領域となり、ホットキャリア効果などによるFETの劣化を防止することができる。また、サリサイド技術を用いることにより、ゲート配線の低抵抗化をすることができ、配線遅延の問題を低減することができ、さらにソースまたはドレイン領域の低抵抗化によりFETの動作特性を向上させることができる。以上のような効果により、小型で高精細なアクティブマトリックス型の表示装置を実現することができる。本実施例で説明したトランジスタの構造はあくまで一実施形態であり、図18~図20に示した作製工程及び構造に限定される必要はない。本発明で重要な点は、単結晶基板に形成されたFETと、その上に有機樹脂層を介して形成された保持容量の構成にある。本実施例ではアクティブマトリクス型EL表示装置の他の実施例を図21と図22を用いて説明する。駆動回路部と画素部が形成されたアクティブマトリックス基板は実施形態1と同様にして作製する。基板801にはnウエル802、pウエル803~805が自己整合的に形成され、フィールド酸化膜806で分離されている。ゲート絶縁膜810、816、822、828は熱酸化法により形成したものである。ゲート811、817、823、829は多結晶シリコン膜をCVD法により100~300nmの厚さで形成した多結晶シリコン層811a、817a、823a、829aと、その上に50~300nmの厚さで形成したシリサイド層811b、817b、823b、829bから成っている。pチャネル型FET881の低濃度ドレインLDD領域807にはp型の導電型を付与する不純物元素としてボロンBがドーズ量で1×1013~1×1014/cm2添加されている。一方、nチャネル型FET882とnチャネル型FETで作製されるスイッチングFET883、電流制御FET884のLDD領域813、819、825にはn型の導電型を付与する不純物元素としてリンPまたは砒素Asがやはり同様のドーズ量で添加されている。これらのLDD領域はゲートをマスクとしてイオン注入法またはイオンドープ法で自己整合的に形成されている。サイドウオール812、818、824、830はLDD領域を形成後、全面にCVD法で酸化シリコン膜や窒化シリコン膜などの絶縁膜を形成し、異方性ドライエッチングでこの膜を全面にわたって均一にエッチングし、ゲートの側壁に絶縁膜を残存させて形成したものである。各FETのソース領域およびドレイン領域はこのサイドウオールをマスクに用い形成したものである。pチャネル型FET881には、ボロンBを5×1014~1×1016/cm2のドーズ量でイオン注入したソース領域808、ドレイン領域809が形成されている。nチャネル型FET882nチャネル型FETで作製されるスイッチングFET883、電流制御FET884には、それぞれ砒素Asを5×1014~1×1016/cm2のドーズ量でイオン注入したソース領域814、820、826とドレイン領域815、821、827が形成されている。第1の層間絶縁膜831は好適にはプラズマCVD法や減圧CVD法で作製される酸化シリコン膜や酸化窒化シリコン膜などで100~2000nmの厚さ形成する。さらにその上にリンガラスPSG、あるいはボロンガラスBSG、もしくはリンボロンガラスPBSGの第2の層間絶縁膜832が形成されている。第2の層間絶縁膜832はスピンコート法や常圧CVD法で作製されるもので、形成後実施される700~900°Cの熱処理を兼ねた熱活性化の処理により第2の層間絶縁膜832がリフローされ表面が平坦化される。ソース配線833、835、837、839及びドレイン配線834、836、838、840は、第1の層間絶縁膜831および平坦化膜832にそれぞれのFETのソース領域及びドレイン領域に達するコンタクトホールを形成した後形成されるもので、低抵抗材料として通常良く用いられるAlを用いると良い。また、AlとTiの積層構造としても良い。パッシベーション膜841は、プラズマCVD法で窒化シリコン膜、または酸化シリコン膜、あるいは窒化酸化シリコン膜で形成されている。さらに、第3の層間絶縁膜を842は有機樹脂材料で1μm~2μmの厚さに形成されている。画素電極843は電流制御FET884のドレイン配線に接続している。画素電極は、Alに代表される低抵抗の材料で形成する。画素電極843まで形成したら、全ての画素電極の上に仕事関数の低い金属を含む陰極層844が形成される。これは数nm程度と膜厚が薄いため層状に形成されているのか島状に点在しているのか不明のため、輪郭を点線で示している。上記仕事関数の低い金属を含む陰極層の材料としては、フッ化リチウムLiF、酸化リチウムLi2O、フッ化バリウムBaF2、酸化バリウムBaO、フッ化カルシウムCaF2、酸化カルシウムCaO、酸化ストロンチウムSrOまたは酸化セシウムCs2Oを用いることができる。これらは絶縁性であるため、層状に形成されたとしても画素電極間のショート短絡を招くようなことはない。勿論、MgAg電極のような公知の導電性を有する材料を陰極層として用いることも可能であるが、画素電極同士が短絡しないように、陰極自体を選択的に設けるか、パターニングを行う必要がある。仕事関数の低い金属を含む陰極層844の上に有機EL層エレクトロルミネッセンス層845が形成される。有機EL層845は公知の材料や構造を用いることができるが本願発明では白色発光の可能な材料を用いる。構造としては、再結合の場を提供する発光層だけで有機EL層としても良いし、必要に応じて電子注入層、電子輸送層、正孔輸送層、電子阻止層、正孔阻止層もしくは正孔注入層を積層しても良い。本明細書中では、キャリアの注入、輸送または再結合が行われる層をすべて含めて有機EL層と呼ぶ。また、有機EL層845として用いる有機EL材料はポリマー系の高分子系有機EL材料を用いる。有機EL層845は、PVKポリビニルカルバゾール、Bu-PBD2-4-tert-ブチルフェニル-5-4-ビフェニル-1,3,4-オキサジアゾール、クマリン6、DCM14-ジシアノメチレン-2-メチル-6-p-ジメチルアミノスチリル-4H-ピラン、TPBテトラフェニルブタジエン、ナイルレッドを1,2-ジクロロメタンまたはクロロホルムに溶解し、スピンコート法により塗布する。回転数は500~1000rpm程度とし、20~60秒間回転させ均一な塗布膜を形成する。勿論、上記有機EL材料は少なくとも3回以上、好ましくは5回以上の精製典型的には透析法を施し、含まれるナトリウム濃度を0.1ppm以下好ましくは0.01ppm以下にしてから成膜する。こうすることで図21に示す有機EL層845中に含まれるナトリウム濃度は0.1ppm以下好ましくは0.01ppm以下となり、体積抵抗値は1×1011~1×1012Ωcm好ましくは1×1012~1×1013Ωcmとなる。このようにして形成された有機EL層845の上には、陽極層846として透明導電膜が形成される。透明導電膜としては、酸化インジウムと酸化スズとの化合物ITOと呼ばれる、酸化インジウムと酸化亜鉛との化合物、酸化スズSnO2または酸化亜鉛ZnOなどを用いることが可能である。また、陽極層846の上にはパッシベーション膜847として絶縁膜が設けられる。パッシベーション膜847としては、窒化珪素膜、窒化酸化珪素膜SiOxNyで表されるを用いることが好ましい。図22Aはアクティブマトリックス型EL表示装置の画素部の上面図であり、図22Bはその回路構成である。実際には画素がマトリクス状に複数配列されて画素部画像表示部が形成される。なお、図22AをA-A’で切断した断面図が図21の画素部の断面図に相当する。従って図21及び図22で共通の符号を用いているので、適宜両図面を参照すると良い。また、図22Aの上面図では二つの画素を図示しているが、どちらも同じ構造である。図22Bに示すように、有機EL素子885には、一画素当たり2つのFETが設けられる。いずれもnチャネル型FETであり、スイッチング用FET883と電流制御用FET884として機能している。以上のようにして、単結晶シリコン基板に、pチャネル型FET881とnチャネル型FET882とから成るCMOS回路を基本とする駆動回路と、nチャネル型FETで形成されるスイッチング用FET883と電流制御用FET884とを備えた画素部が形成することができる。CMOS回路を基本とする駆動回路は、CMOS回路を基本として例えば、シフトレジスタ回路、バッファ回路、サンプリング回路、D/Aコンバータ、ラッチ回路などを形成することができる。そしてこのような回路は、単結晶シリコンを活性層とした絶縁ゲート型FETで構成されることにより高速動作が可能であり、また、駆動電圧を3~5Vとして低消費電力化をすることもできる。尚、本実施形態で説明したFETの構造はあくまで一実施形態であり、図21に示した構造に限定される必要はない。"