"第1の端子に入力される入力信号に応じて、第2の端子に出力される発振出力の発振周波数を制御する内部回路と、前記第1の端子と前記第2の端子のうち、一方の端子に入力されるクロック信号に従って、他方の端子に入力されるデータを格納する内部メモリと、電源端子に入力される電圧に応じて、前記第1の端子及び前記第2の端子の接続先を、前記内部回路と前記内部メモリのいずれかに切り替える切替手段とを備える、発振回路。前記切替手段が、前記第1の端子の接続先を、前記内部回路において前記入力信号が入力される第1の部位と、前記内部メモリにおいて前記クロック信号と前記データのいずれかが入力される第2の部位とのいずれかに切り替える第1の切替手段と、前記第2の端子の接続先を、前記内部回路において前記発振出力が出力される第3の部位と、前記内部メモリにおいて前記クロック信号と前記データのうち前記第2の部位に入力されていないものが入力される第4の部位とのいずれかに切り替える第2の切替手段とを備える、請求項1に記載の発振回路。前記内部回路が、前記発振周波数の温度補償信号を生成する温度補償回路と、前記入力信号に応じて前記発振周波数の周波数調整信号を生成する周波数調整回路と、前記温度補償信号と前記周波数調整信号に基づいて、前記発振出力を生成する発振出力生成回路とを備える、請求項2に記載の発振回路。前記第1の部位の接続先を、前記温度補償回路側と前記周波数調整回路側のいずれかに切り替える第3の切替手段を備える、請求項3に記載の発振回路。前記温度補償回路は、前記温度補償回路の内部信号を出力する内部信号出力部を備え、前記第3の切替手段は、前記第1の部位の接続先を、前記内部信号出力部側と前記周波数調整回路側のいずれかに切り替える、請求項4に記載の発振回路。前記内部信号出力部は、周囲温度の検出電圧を出力する温度検出回路と、前記電源端子に入力される電圧から生成した定電圧を出力する定電圧生成回路の少なくともいずれかである、請求項5に記載の発振回路。前記第3の部位の接続先を、前記周波数調整回路の出力部と前記発振出力生成回路の入力部の中間点側と、前記発振出力生成回路の出力部側とのいずれかに切り替える第4の切替手段を備える、請求項3から6のいずれか一項に記載の発振回路。前記中間点と前記周波数調整回路の出力部の間の導通/遮断を切り替える第5の切替手段を備える、請求項7に記載の発振回路。前記周波数調整回路の出力部と前記発振出力生成回路の入力部の中間点と、前記周波数調整回路の出力部との間の導通/遮断を切り替える第5の切替手段と、前記第1の部位の接続先を、前記中間点側と前記周波数調整回路の入力部側とのいずれかに切り替える第6の切替手段とを備える、請求項3から7のいずれか一項に記載の発振回路。請求項3から9のいずれか一項に記載の発振回路であって、前記第1の部位の接続先を、該発振回路の内部信号を出力する内部信号出力部側と前記周波数調整回路側とのいずれかに切り替える第7の切替手段を備える、発振回路。近年の発振器発振回路のチップサイズは、ワイヤボンディング用のパッド端子の大きさが無視できないほど縮小化している。更なるサイズの縮小化を実現するためには、端子を共用化することが効果的であるが、発振回路が備える上述のような複数の機能を損なわずに、端子を共用化することは難しい。そこで、本発明は、機能を損なわずに端子を共用化できる、発振回路の提供を目的とする。上記目的を達成するため、本発明に係る発振回路は、第1の端子に入力される入力信号に応じて、第2の端子に出力される発振出力の発振周波数を制御する内部回路と、前記第1の端子と前記第2の端子のうち、一方の端子に入力されるクロック信号に従って、他方の端子に入力されるデータを格納する内部メモリと、電源端子に入力される電圧に応じて、前記第1の端子及び前記第2の端子の接続先を、前記内部回路と前記内部メモリのいずれかに切り替える切替手段とを備えることを特徴とするものである。本発明によれば、機能を損なわずに端子を共用化できる。以下、図面を参照しながら、本発明を実施するための形態の説明を行う。図2は、本発明の第1の実施形態である発振回路200のブロック図である。発振回路200は半導体集積回路で構成されている。発振回路200は、内部回路70と、内部メモリ40と、スイッチSW10,11とを備えるものである。なお、上述と同様の構成については、その説明を省略する。内部回路70は、第1の端子A以下、端子Aというに入力される周波数制御信号に応じて、第2の端子B以下、端子Bというに出力される発振出力の発振周波数fを制御するものである。内部メモリ40は、端子Aに入力されるクロック信号に従って、端子Bに入力されるデータを格納するデバイスである。内部メモリ40は、端子Bに入力されるクロック信号に従って、端子Aに入力されるデータを格納するものでもよい。スイッチSW10,11は、電源端子から入力される電源電圧Vddに応じて、端子Aと端子Bの両方の接続先を、内部回路70と内部メモリ40のいずれかに切り替える切替手段である。電源端子は、VDD端子とVSS端子から構成され、VSS端子とVDD端子との間の電位差が、発振回路200の電源電圧に相当する。スイッチSW10,11は、例えばMOSFET等のトランジスタで構成される。したがって、このような構成を備える発振回路200によれば、複数の機能が損なわれることなく、端子Aと端子Bを複数の機能が割り当てられた共用端子として使用できる。この場合、端子Aは、AFC端子とCLK端子又は、DATA端子の共用端子として使用でき、端子Bは、OSCOUT端子とDATA端子又は、CLK端子の共用端子として使用でき、VDD端子は、CE端子との共用端子として使用できる。例えば、スイッチSW10,11がノードbに接続することによって端子A,Bの接続先が内部メモリ40に切り替えられている接続モード以下、b接続モードというの場合、内部回路70は端子A,Bに接続されていない。したがって、b接続モードでクロック信号を端子Aに入力しデータを端子Bに入力することによって又は、b接続モードでデータを端子Aに入力しクロック信号を端子Bに入力することによって、内部回路70に影響を与えることなく、端子B又は端子Aに入力されるデータを内部メモリ40に格納できる。一方、スイッチSW10,11がノードaに接続することによって端子A,Bの接続先が内部回路70に切り替えられている接続モード以下、a接続モードというの場合、内部メモリ40は端子A,Bに接続されていない。したがって、a接続モードで周波数制御信号を端子Aに入力することによって、内部メモリ40に影響を与えることなく、端子Bに出力される発振出力の発振周波数fを制御できる。例えば、内部回路70がa接続モードで使用するデータを、b接続モードで端子A又はBに入力することで、内部メモリ40に格納しておく。そして、内部回路70は、内部メモリ40にb接続モードで予め格納されたデータを読み出すことで、a接続モードで、その読み出されたデータと端子Aに入力される周波数制御信号とを用いて、端子Bに出力される発振出力の発振周波数fを制御できる。また、スイッチSW10,11は、例えば、電源端子に入力される電源電圧Vddが第1の電圧範囲のときに端子A,Bの接続先として内部回路70を選択するa接続モードに切り替え、電源電圧Vddが第1の電圧範囲の上限値よりも下限値が高い第2の電圧範囲のときに端子A,Bの接続先として内部メモリ40を選択するb接続モードに切り替えるとよい。これにより、発振回路200が製品として使用される実装状態では、電源電圧Vddを通常の使用電圧範囲第1の電圧範囲に設定することで、端子AをAFC端子として使用でき、端子BをOSCOUT端子として使用できる。一方、発振回路200が製品として使用される実装前状態例えば、工場での検査工程では、電源電圧Vddを通常の使用電圧範囲より高い電圧範囲第2の電圧範囲に設定することで、端子AをCLK端子又は、DATA端子として使用でき、端子BをDATA端子又は、CLK端子として使用できる。発振回路200が製品として使用される実装状態では、電源電圧Vddは零から所定の上限値まで変動しうる。そのため、そのような実装状態で端子A,Bの接続先がCLK端子とDATA端子に誤って切り替わらないように、第2の電圧範囲は第1の電圧範囲よりも高い電圧範囲であることが好ましい。例えば、第1の電圧範囲を1.6~3.3Vに設定し、第2の電圧範囲を5V以上設定する。また、スイッチSW10は、例えば、端子Aの接続先を、電源電圧Vddの値に応じて、ノード70aとノード40aのいずれかに切り替える第1の切替手段である。ノード70aは、端子Aに入力される周波数制御信号の内部回路70における入力端である。ノード40aは、端子Aに入力されるクロック信号又はデータの内部メモリ40における入力端である。一方、スイッチSW11は、例えば、端子Bの接続先を、スイッチSW10と同じ電源電圧Vddの値に応じて、ノード70bとノード40bのいずれかに切り替える第2の切替手段である。ノード70bは、端子Bに出力される発振出力の内部回路70における出力端である。ノード40bは、端子Bに入力されるデータ又はクロック信号の内部メモリ40における入力端である。図3は、本発明の第2の実施形態である発振回路300のブロック図である。上述と同様の構成については、その説明を省略する。発振回路300は、半導体集積回路で構成された温度補償型水晶発振器TCXOである。発振回路300は、内部回路70と内部メモリ40を備える。内部回路70は、温度補償回路72と、周波数調整回路71と、ATカットの水晶振動子35を共振器として用いる発振出力生成回路73とを備えている。発振出力生成回路73に接続される水晶振動子35は、XT1端子とXT2端子を介して発振回路300に外付けされている。温度補償回路72は、発振周波数fの温度補償信号として、制御電圧VCtempを生成する。温度補償回路72は、発振出力生成回路73の制御電圧Vctempを出力する関数発生回路を備える。温度補償回路72は、温度検出回路により検出された周囲温度Tに基づいて生成した制御電圧Vctempを発振出力生成回路73の可変容量素子に印加することによって、水晶振動子35の発振周波数が周囲温度Tの変化により変動することを補償している。温度補償回路72によって生成される制御電圧VCtempは、例えば、3次成分発生回路、1次成分発生回路、0次成分発生回路のそれぞれで作成された電圧が加算器によって加算されることにより得られ、下記の式1の3次関数VCtemp=αT-T03βT-T0γ1によって近似される。αは3次項の係数、βは1次項の係数、γは0次項の係数、T0は3次曲線の変曲点の温度である。周波数調整回路71は、端子Aに入力される周波数制御信号に応じて発振周波数fの周波数調整信号を生成する。周波数調整回路71は、発振周波数fの周波数調整信号として、制御電圧VCafcを生成する。制御電圧VCafcが発振出力生成回路73の可変容量素子に印加されることによって、発振周波数fを制御できる。発振出力生成回路73は、制御電圧VCtempと制御電圧VCafcに基づいて、一定周波数の発振出力を生成する電圧制御水晶発振器VCXOである。発振出力生成回路73は、例えば、水晶振動子35が入出力部間に並列接続されたCMOSインバータと、CMOSインバータの入力部とグランドとの間に接続された可変容量素子と、CMOSインバータの出力部とグランドとの間に接続された可変容量素子と、CMOSインバータの入出力部間に並列接続された抵抗とを備える。可変容量素子の具体例として、可変容量ダイオードバリキャップが挙げられる。発振出力生成回路73は、可変容量素子のそれぞれの両端に印加される制御電圧VCtemp,VCafcに応じて、一定の発振周波数fの発振出力を端子Bに出力する。内部メモリ40は、温度補償回路72が上記の式1内のα,β,γ及びT0を算出するために必要なデータを記憶する装置である。内部メモリ40内のデータは、端子Aと端子Bを介して、発振回路300の外部から書き換え可能である。内部メモリ40には、製品出荷前の個々の製品毎に調整されたデータが記憶される。そして、内部回路70は、ノード70aの接続先を、温度補償回路72側と周波数調整回路71側のいずれかに切り替える第3の切替手段として、スイッチSW21を備える。したがって、このような構成を備える発振回路300によれば、複数の機能が損なわれることなく、端子Aと端子Bを複数の機能が割り当てられた共用端子として使用できる。この場合、端子Aは、AFC端子とCLK端子又は、DATA端子とMON端子の共用端子として使用でき、端子Bは、OSCOUT端子とDATA端子又は、CLK端子の共用端子として使用できる。例えば、スイッチSW21がノードdに接続することによってノード70aの接続先が周波数調整回路71側に切り替えられている接続モード以下、d接続モードというの場合、温度補償回路72はノード70aに接続されていない。したがって、a接続モード且つd接続モードで周波数制御信号を端子Aに入力することによって、温度補償回路72に影響を与えることなく、端子Bから出力される発振出力の発振周波数fを制御できる。一方、スイッチSW21がノードcに接続することによってノード70aの接続先が温度補償回路72側に切り替えられている接続モード以下、c接続モードというの場合、周波数調整回路71はノード70aに接続されていない。したがって、a接続モード且つc接続モードにすることによって、温度補償回路72の内部信号を発振回路300の外部に出力するための端子として端子Aを使用し、且つ、温度補償回路72によって生成された制御電圧VCtempによる発振出力を発振回路300の外部に出力するための端子として端子Bを使用できる。あるいは、a接続モード且つc接続モードにすることによって、温度補償回路72側に外部から信号を入力するための端子として端子Aを使用し、且つ、温度補償回路72によって生成された制御電圧VCtempによる発振出力を発振回路300の外部に出力するための端子として端子Bを使用できる。図4は、本発明の第3の実施形態である発振回路400のブロック図である。上述と同様の構成については、その説明を省略する。発振回路400は、図3の発振回路300に対して、内部回路70内にスイッチSW22が追加されたものである。スイッチSW22は、ノード70bの接続先を、周波数調整回路71の出力部71bと発振出力生成回路73の入力部73bの中間点g側と、発振出力生成回路73の出力部73cとのいずれかに切り替える第4の切替手段である。出力部71bは、制御電圧VCafcの出力端であり、入力部73bは、制御電圧VCafcの入力端であり、出力部73cは、発振出力の出力端である。したがって、このような構成を備える発振回路400によれば、複数の機能が損なわれることなく、端子Aと端子Bを複数の機能が割り当てられた共用端子として使用できる。この場合、端子Aは、AFC端子とCLK端子又は、DATA端子とMON端子の共用端子として使用でき、端子Bは、OSCOUT端子とDATA端子又は、CLK端子とMON端子の共用端子として使用できる。例えば、スイッチSW22がノードfに接続することによってノード70bの接続先が中間点g側に切り替えられている接続モード以下、f接続モードというの場合、発振出力生成回路73の出力部73cはノード70bに接続されていない。したがって、図3の発振回路300の端子共用効果に加え、a接続モード且つd接続モード且つf接続モードで周波数制御信号を端子Aに入力することによって、その周波数制御信号に従って周波数調整回路71によって生成され発振出力生成回路73の可変容量素子に実際に印加されるVCafcを、端子Bを介して外部からモニターできる。図5は、本発明の第4の実施形態である発振回路500のブロック図である。上述と同様の構成については、その説明を省略する。発振回路500は、図4の発振回路400に対して、内部回路70内にスイッチSW23が追加されたものである。スイッチSW23は、中間点gと周波数調整回路71の出力部71bの間の導通/遮断を選択的に切り替える第5の切替手段である。したがって、このような構成を備える発振回路500によれば、図4の発振回路400の端子共用効果に加え、f接続モードにおいてスイッチSW23によって中間点gと出力部71bとを結ぶ信号経路が遮断されている場合、端子Bに入力される制御電圧VCafcの変化に応じたXT1端子とXT2端子の電圧変化をモニターできる。図6は、本発明の第5の実施形態である発振回路600のブロック図である。上述と同様の構成についてはその説明を省略する。発振回路600は、図3の発振回路300に対して、スイッチSW21をスイッチSW24に変更し、内部回路70内にスイッチSW23を追加したものである。スイッチSW24は、ノード70aの接続先を、中間点g側と周波数調整回路71側とのいずれかに切り替える第6の切替手段である。スイッチSW24がノードhに接続することによってノード70aの接続先が中間点g側に切り替えられている接続モード以下、h接続モードというの場合、周波数調整回路71の入力部71aはノード70aに接続されていない。入力部71aは、端子Aから入力される周波数制御信号の入力端である。したがって、このような構成を備える発振回路600によれば、図3の発振回路300の端子共用効果に加え、a接続モード且つh接続モードでスイッチSW23によって中間点gと出力部71bとを結ぶ信号経路が遮断されている場合、端子Aに制御電圧VCafcを入力しながら、制御電圧VCtempに基づいて生成された発振出力を端子Bに出力できる。図7は、本発明の第6の実施形態である発振回路700のブロック図である。上述と同様の構成についてはその説明を省略する。内部回路70は、周波数調整回路71と内部信号出力部74を備える。内部信号出力部74は、発振回路700の内部信号を出力する。内部信号出力部74は、例えば、内部回路70の内部電圧等の内部信号を出力する。そして、内部回路70は、ノード70aの接続先を、内部信号出力部74側と周波数調整回路71側のいずれかに切り替える第7の切替手段として、スイッチSW25を備える。したがって、このような構成を有する発振回路700によれば、複数の機能が損なわれることなく、端子Aと端子Bを複数の機能が割り当てられた共用端子として使用できる。この場合、端子Aは、AFC端子とCLK端子又は、DATA端子とMON端子の共用端子として使用でき、端子Bは、OSCOUT端子とDATA端子又は、CLK端子の共用端子として使用できる。例えば、スイッチSW25がノードkに接続することによってノード70aの接続先が周波数調整回路71側に切り替えられている接続モード以下、k接続モードというの場合、内部信号出力部74はノード70aに接続されていない。したがって、a接続モード且つk接続モードで周波数制御信号を端子Aに入力することによって、内部信号出力部74に影響を与えることなく、端子Bから出力される発振出力の発振周波数fを制御できる。一方、スイッチSW25がノードjに接続することによってノード70aの接続先が内部信号出力部74側に切り替えられている接続モード以下、j接続モードというの場合、周波数調整回路71はノード70aに接続されていない。したがって、a接続モード且つj接続モードにすることによって、内部信号出力部74からの内部信号を発振回路700の外部に出力するための端子として端子Aを使用し、且つ、発振出力を発振回路700の外部に出力するための端子として端子Bを使用できる。すなわち、内部信号を端子Aから出力しつつ、一定の発振周波数fの発振出力を端子Bから出力できる。図8は、本発明の第7の実施形態である発振回路800の構成図である。上述の構成と同様の構成についてはその説明を省略する。発振回路800は、図2~7の発振回路の構成を組み合わせたものの具体例である。温度補償回路72は、定電圧生成回路74と、T0調整回路75と、温度センサ76と、関数発生回路77を備える。定電圧生成回路74は、VSS端子のグランド電位を基準に、VDD端子から入力される直流電源電圧から定電圧を生成する。例えば、直流電源電圧をレギュレートすることによって、一定の基準電圧Vrefを生成する。T0調整回路75は、内部メモリ40に記憶されたデータに基づいて、上掲の式1内のT0を、水晶振動子35自体の温度特性によって定まる変曲点の温度に一致するように調整する。温度センサ76は、発振出力生成回路73を含む発振回路800及び/又は水晶振動子35の温度を周囲温度Tとして検出し、検出された周囲温度Tに応じた電圧を周囲温度Tの検出電圧VTsensとして1次の温度特性特に、1次の負の温度特性で出力する温度検出回路である。温度センサ76は、例えば、周囲温度Tの増加に対して単調減少する1次の負の温度特性で変化する電圧を周囲温度Tの検出電圧VTSensとして出力する。関数発生回路77は、発振出力生成回路73の制御電圧Vctempを出力する。関数発生回路77は、温度センサ76により検出された周囲温度Tに基づいて生成した制御電圧Vctempを発振出力生成回路73の可変容量素子に印加することによって、水晶振動子35の発振周波数が周囲温度Tの変化により変動することを補償している。内部メモリ40は、関数発生回路77が上記の式1内のα,β,γ及びT0を算出するために必要なデータ及びスイッチSW1~9のオン/オフを切り替えるためのデータ等を記憶する装置である。内部メモリ40内のデータは、端子Aと端子Bを介して、発振回路300の外部から書き換え可能である。内部メモリ40には、製品出荷前の個々の製品毎に調整されたデータが記憶される。表1に示されるように、スイッチSW10,11をVDD/CE端子に入力する電圧に応じて端子Aと端子Bの接続先を切り替える。発振回路800の動作モードをスイッチSW10,11によりロジックモードb接続モードにすることによって、端子AをCLK端子として使用し、端子BをDATA端子として使用する。あるいは、発振回路800の動作モードをスイッチSW10,11によりTCXOモードa接続モードにすることによって、表2に示されるように、各スイッチSWのオン/オフを内部メモリ40に格納されたデータに従って切り替えることにより、端子Aと端子Bに割り当てられる機能を制御モード毎に切り替えできる。表2には、8つの制御モードが示されている。表3は、各制御モードの詳細を示したものである。Vrefmonitorモードは、定電圧生成回路74によって生成された基準電圧Vrefを端子Aから出力させながら、制御電圧VCtempに応じた発振周波数fが制御された発振出力を端子Bから出力させられるモードである。VTsensmonitorモードは、温度センサ76の検出電圧VTsensを端子Aから出力させながら、制御電圧VCtempに応じた発振周波数fが制御された発振出力を端子Bから出力させられるモードである。AFCinputonlyモードは、周波数制御信号を端子Aから入力させながら、制御電圧VCtempとVCafcに応じた発振周波数fが制御された発振出力を端子Bから出力させられるモードである。AFCinputmonitorモードは、周波数制御信号を端子Aから入力させながら、制御電圧VCafcを端子Bから出力させられるモードである。VCtempmonitorモードは、制御電圧VCtempを端子Aから出力させながら、制御電圧VCtempに応じた発振周波数fが制御された発振出力を端子Bから出力させられるモードである。VCtempcontrolモードは、制御電圧VCtempを端子Aから入力させながら、制御電圧VCtempに応じた発振周波数fが制御された発振出力を端子Bから出力させられるモードである。VCafccontrolモードは、周波数制御信号を端子Aから入力させながら、制御電圧VCafcを端子Bから出力させられるモードである。VCafccontrolモードは、制御電圧VCafcを端子Aから入力させながら、制御電圧VCtempとVCafcに応じた発振周波数fが制御された発振出力を端子Bから出力させられるモードである。次に、発振出力生成回路73と図8のスイッチSW6の具体的構成について説明する。図9は、発振出力生成回路73の具体例である。図9には、定電圧生成回路として、定電圧源74と、デプレッション型NチャネルMOSFETであるトランジスタMdとを備えるものが例示されている。この場合、定電圧源74は、VDD端子から入力される直流の電源電圧Vddから一定の基準電圧Vrefを生成する回路である。定電圧源74として、抵抗分圧回路などが挙げられるが、基準電圧Vrefの安定化の点で、レギュレータが好適である。また、トランジスタMdのドレインには電源電圧Vddが供給され、ゲートには基準電圧Vrefが供給される。トランジスタMdにデプレッション型NチャネルMOSFETを用いることで、トランジスタMdのソース側に、基準電圧Vrefとほぼ等しい定電圧Vref’を生成できる。また、OSCOUT端子に接続される負荷60に供給する電流の変動によって、基準電圧Vrefが変動することを抑制できる。発振回路部80は、定電圧生成回路の定電圧源74によって生成された基準電圧Vrefを電源電圧として動作し、一定周波数の発振出力Vosc具体的には、発振出力電圧Vosc1を生成する。発振回路部80の具体例として、コルピッツの発振回路が挙げられる。上述のように、トランジスタMdにデプレッション型NチャネルMOSFETを用いることで、負荷60に供給する電流の変動によって基準電圧Vrefが変動することを抑制できる。そのため、基準電圧Vrefすなわち、発振回路部80の電源電圧の変動による発振出力電圧Vosc1の周波数変動も抑制でき、OSCOUT端子から負荷60に出力される発振波形の周波数変動も抑制できる。なお、MOSFET回路D1,D2,D3、並びにスイッチ回路S1~S6及びCMOSインバータD0を構成するMOSFETは、エンハンスメント型である。MOSFET回路D1,D2,D3は、それぞれ、出力点P1,P2,P3に対してハイサイドに抵抗R1,R3,R5を備えている。これにより、負荷60に対してハイサイドの抵抗の並列数が選択入力電圧V1,V2,V3に応じて増減することにより、抵抗R1,R3,R5が無い構成に比べて、OSCOUT端子における出力インピーダンスを大きく変更できる。したがって、例えば、負荷60を駆動するMOSFET回路の数が増えれば、その出力インピーダンスをハイサイド抵抗により大きく下げることができ、負荷60のドライブ能力を効果的にアップできる。なお、MOSFET回路D1,D2,D3は、ハイサイドとローサイドのインピーダンスを揃えるため、出力点P1,P2,P3に対してローサイドに抵抗R2,R4,R6も備えている。図9の場合、抵抗R1,R3,R5は、ハイサイドのNチャネルのトランジスタM1,M3,M5のソースと出力点P1,P2,P3との間に挿入され、抵抗R2,R4,R6は、ローサイドのNチャネルのトランジスタM2,M4,M6のドレインと出力点P1,P2,P3との間に挿入されている。スイッチ回路S1,S3,S5は、選択入力電圧に応じてハイサイドのトランジスタの駆動可否を決定する第1群のトランジスタ直列回路である。スイッチ回路S1は、ハイサイドのトランジスタM1のゲートに配置され、選択入力電圧V1に応じてトランジスタM1を駆動するための信号を出力する。スイッチ回路S1は、ハイサイドMOSFETとローサイドMOSFETとが直列に接続された構成を有し、それらの両FET間の接続点がトランジスタM1のゲートに接続される。スイッチ回路S3,S5についても同様である。また、スイッチ回路S2,S4,S6は、選択入力電圧に応じてローサイドのトランジスタの駆動可否を決定する第2群のトランジスタ直列回路である。スイッチ回路S2は、ローサイドのトランジスタM2のゲートに配置され、選択入力電圧V1に応じてトランジスタM2を駆動するための信号を出力する。スイッチ回路S2は、ハイサイドMOSFETとローサイドMOSFETとが直列に接続された構成を有し、それらの両FET間の接続点がトランジスタM2のゲートに接続される。スイッチ回路S4,S6についても同様である。図9の場合、スイッチ回路S1~S6を構成するトランジスタとして、ハイサイドにPチャネル型MOSFETが使用され、ローサイドにNチャネル型MOSFETが使用される。また、CMOSインバータD0は、発振回路部80から出力された発振出力電圧Vosc1に応じて駆動される。発振出力電圧Vosc1が入力されるCMOSインバータD0の発振出力電圧Vosc2すなわち、Vosc1の反転信号は、ハイサイドのスイッチ回路S1,S3,S5の信号入力として供給される。図9の場合、スイッチ回路S1,S3,S5を構成するハイサイドのPチャネルMOFFETのソースに、発振出力電圧Vosc2が供給される。一方、発振出力電圧Vosc1は、ローサイドのスイッチ回路S2,S4,S6の信号入力として供給される。図9の場合、スイッチ回路S2,S4,S6を構成するハイサイドのPチャネルMOFFETのソースに、発振出力電圧Vosc1が供給される。基準電圧Vrefは、CMOSインバータD0の電源電圧として供給される。定電圧Vref’は、MOSFET回路D1,D2,D3の電源電圧として供給される。また、スイッチ回路S1~S6を構成するハイサイドのMOSFET及びローサイドのMOSFETは、選択入力に応じてゲート駆動されるものであり、その選択入力に応じた信号が各ゲートに入力される。このように構成することで、ローレベルの選択入力電圧が入力されたスイッチ回路を介して、発振出力電圧Vosc1,Vosc2が、MOSFET回路を構成するトランジスタのゲートに、印加される。一方、ハイレベルの選択入力電圧が入力されたスイッチ回路は、発振出力電圧Vosc1,Vosc2の入力にかかわらず、ローレベルの信号を出力する。ローレベルの信号がゲートに入力されたトランジスタの出力は、ハイインピーダンスとなる。例えば、選択入力電圧V1がローレベルのとき、スイッチ回路S1のハイサイドPチャネル型MOSFETのオンによってトランジスタM1のゲートが発振出力電圧Vosc2によって駆動されるとともに、スイッチ回路S2のハイサイドPチャネル型MOSFETのオンによってトランジスタM2のゲートが発振出力電圧Vosc1によって駆動される。一方、選択入力電圧V1がハイレベルのとき、スイッチ回路S1のローサイドNチャネル型MOSFETのオンによってトランジスタM1はオフするとともに、スイッチ回路S2のローサイドNチャネル型MOSFETのオンによってトランジスタM2はオフする。選択入力電圧V2,V3についても同様である。したがって、選択入力電圧V1,V2,V3のそれぞれをローレベルかハイレベルかに切り替えることによって、負荷60の出力ドライブ能力を変更できる。また、選択入力電圧V1,V2,V3の全てをハイレベルにすると、スイッチ回路S1~S6の全てのNチャネルのトランジスタがオンすることにより、MOSFET回路を構成する全てのトランジスタM1~M6のゲートがグランドにショートする。これにより、トランジスタM1~M6は全てオフするため、MOSFET回路D1,D2,D3から構成される出力回路の出力点P1,P2,P3をハイインピーダンスにできる。すなわち、図8のスイッチSW6をオフ状態にできる。したがって、例えば、製品の検査等において発振波形の出力が不要な場合、OSCOUT端子を、上述のように、発振回路の他の機能のための入力端子又は出力端子として利用できるようになる。選択入力電圧V1,V2,V3の論理レベルハイレベル/ローレベルを決定するためのデータは、例えば図8に示した内部メモリ40に、負荷60の所望のドライブ能力に応じて記憶されている。そのデータを内部メモリ40から読み出して選択入力電圧V1,V2,V3の論理レベルを確定することで、負荷60のドライブ能力を変更できる。また、そのデータを内部メモリ40内のROMから発振回路の起動時に読み出して選択入力電圧V1,V2,V3の論理レベルを確定することで、発振回路に外付けされる負荷60のバリエーション間で、各負荷のインピーダンスが異なっていても、発振回路の出力回路を共通化できる。以上、本発明の好ましい実施例について詳説したが、本発明は、上述した実施例に制限されることはなく、本発明の範囲を逸脱することなく、上述した実施例に種々の変形、改良及び置換を加えることができる。例えば、上述のSW1等の各スイッチは、トランジスタで構成されてもよいが、中央演算処理装置CPUで処理されるプログラムによってソフトウェア上で実現されてもよい。また、発振出力生成回路は、一定周波数の発振出力を生成するものであればよい。発振出力生成回路の具体例として、周波数選択素子を使用するクリスタルオシレータXOが挙げられる。クリスタルオシレータの周波数選択素子の具体例として、水晶振動子が挙げられる。また、その他の周波数選択素子の具体例として、セラミック振動子などの機械的共振器、誘電体共振器、LC同調回路などが挙げられる。"