モノリシック3端子フォトディテクタであって、第1端子に連結されている複数のn型半導体領域と、基板の一領域に、前記複数のn型半導体領域と交互に配置され、第2端子と連結されている複数のp型半導体領域と、前記複数のn型半導体領域及び前記複数のp型半導体領域に近接して配置され、第3端子並びに前記第1端子及び前記第2端子のうちの少なくとも1つに連結されている半導体吸収領域とを備えるフォトディテクタ。前記第1端子と前記第2端子との間に、アバランシェ増倍領域を更に備える請求項1に記載のフォトディテクタ。前記アバランシェ増倍領域は、第1IV族半導体を含み、前記吸収領域は、第2IV族半導体を含む請求項2に記載のフォトディテクタ。前記第1IV族半導体は、Si、Ge又はSixGey合金のうちの1つであり、前記第2IV族半導体は、Si、Ge又はSixGey合金のうちの別の1つである請求項3に記載のフォトディテクタ。前記第1IV族半導体は、Siであり、前記第2IV族半導体は、Geであり、前記吸収領域は、p型領域を介して前記第3端子に連結されている請求項4に記載のフォトディテクタ。前記吸収領域は、0.4μmから3μmの間の厚みを有する請求項5に記載のフォトディテクタ。前記アバランシェ増倍領域及び前記吸収領域は、予めドープされた領域である請求項2から6の何れか一項に記載のフォトディテクタ。前記アバランシェ増倍領域は、30nmから150nmの幅を有する請求項2から7の何れか一項に記載のフォトディテクタ。前記吸収領域と前記アバランシェ増倍領域との間に、ドーパント拡散障壁を更に備える請求項2から8の何れか一項に記載のフォトディテクタ。前記基板の前記一領域は、4μm2から20μm2の大きさである請求項1から9の何れか一項に記載のフォトディテクタ。第1端子及び第2端子に連結されている第1p-i-n構造と、前記第1端子及び第3端子に連結されている第2p-i-n構造と、前記第1p-i-n構造及び前記第2p-i-n構造とに並列に連結されている1以上の電圧源とを備えるフォトディテクタ回路。前記第2端子及び前記第3端子は共に、基準電圧の共通ノードに連結されている請求項11に記載のフォトディテクタ回路。前記第1端子は、前記第1p-i-n構造及び前記第2p-i-n構造のn型領域に連結され、前記第2端子及び前記第3端子は、前記第1p-i-n構造及び前記第2p-i-n構造のp型領域に連結され、前記1以上の電圧源は、6V未満の電圧を供給する請求項11及び12に記載のフォトディテクタ回路。前記第1p-i-n構造に印加される逆バイアスは、前記第1p-i-n構造のi層内でキャリア増倍を誘起するのに十分であり、前記第2p-i-n構造に印加される逆バイアスは、前記第2p-i-n構造のi層内でキャリアドリフトを誘起するのに十分である請求項13に記載のフォトディテクタ回路。前記第2p-i-n構造は、導波管に光学的に連結されている請求項11から14の何れか一項に記載のフォトディテクタ回路。前記第1p-i-n構造は、複数のp型領域と交互に配置されてアレイを構成する複数のn型領域を含み、i層が前記複数のp型領域と前記複数のn型領域との間に配置され、前記複数のn型領域はそれぞれ、前記第1端子に連結され、前記複数のp型領域はそれぞれ、前記第2端子に連結されている請求項11から15の何れか一項に記載のフォトディテクタ回路。前記第2p-i-n構造は、前記第1p-i-n構造の上に配置された吸収i層と、前記第3端子に連結されたp型層とを含む請求項11から16の何れか一項に記載のフォトディテクタ回路。第1p-i-n構造の増倍i層内に、電荷キャリア増倍を誘起するべく、前記第1p-i-n構造を逆バイアスする段階と、第2p-i-n構造の吸収i層で光生成された電荷キャリアを、前記第1p-i-n構造に向かって一掃するべく、前記第1p-i-n構造とモノリシックに集積された前記第2p-i-n構造を逆バイアスする段階と、前記第1p-i-n構造における光電流を検出する段階とを備える光子検出方法。前記第1p-i-n構造を逆バイアスする段階及び前記第2p-i-n構造を逆バイアスする段階は、6V未満の同じ電圧を、前記第1p-i-n構造及び前記第2p-i-n構造に印加することを含む請求項18に記載の光子検出方法。前記第2p-i-n構造を垂直入射照明又はエッジ照明に露出させる段階を更に備える請求項18又は19に記載の光子検出方法。以下の詳細な説明では、本発明を理解するために多くの詳細事項が記される。しかしながら、これら詳細事項がなくとも本発明を実施可能であることは、当業者にとって明らかである。また、本発明を不明瞭にしない目的から、他の場合においては、特定の製造技術のような周知の特徴の詳細な説明を省略している。本明細書において、本発明の一実施形態とは、実施形態に関連する特定の特徴、構造、材料及び特性が、少なくとも本発明の実施形態の一つに含まれていることを意味する。したがって、本明細書中の様々な箇所で使用されている一実施形態においてという表現は、必ずしも発明の同一の実施形態を示していない。また、本発明の1以上の実施形態において、特定の特徴、構造又は特性を好適に組み合わせてもよい。図面に示される様々な実施形態例は、単なる代表例に過ぎず、必ずしも実寸で描かれていない。また、連結coupled及び接続connectedという言葉、並びにこれらの派生語が使用されることがある。この二つの言葉は、同義語として使用されているのではない。特定の実施例において、接続は、二つ又は二つ以上の要素が物理的に又は電気的に直接互いに接触していることを示すのに使用されている。連結は、二つ又は二つ以上の要素が、直接的又は間接的に間に要素が介在する物理的又は電気的に互いに接触している、及び/又は、2つ以上の要素が互いに協働又は相互作用している例えば、互いに因果関係を有することを指すのに使用されている。上にover、下にunder、間にbetween及びに接して上にonという言葉は、1つの物質層の他の物質層に対する相対的な位置を指すべく使用されている。したがって、例えば、1つの層が、例えば、別の層の上over又は下underに配置される場合、別の層に直接、接してもよいし、1以上の層が間に介在してもよい。更に、2つの層の間に1つの層が配置される場合、この2つの層に直接接してもよいし、1以上の層が間に介在してもよい。これとは異なり、第1層が第2層の上に接してon設けられるという場合には、第1層が第2層に接する。更に、基板の絶対的な方向を考えずに、基板に対してオペレーションが実行されることを仮定して、一の層の他の層に対する相対的な位置が設定される。3端子フォトディテクタ構造について以下に説明する。ある実施形態では、このようなフォトディテクタは、超低電圧において光生成されたキャリアの増倍を達成することが可能である。ある実施形態では、光生成されたキャリアのアバランシェ増倍は、10V未満のバイアス電圧で、フォトディテクタによって達成される。本明細書に記載する実施例では、光生成されたキャリアのアバランシェ増倍を、6V未満のバイアス電圧で、より詳細には、4.5Vから5.5Vの間のバイアス電圧で達成する。当業者であれば、低電圧でのキャリア増倍は、本明細書に記載されるフォトディテクタ構造の一つの利点に過ぎず、以下に記載する実施形態で説明される技術的側面から実質的に逸脱することなく、オペレーションのその他のモードに適用してもよい例えば、非アバランシェモードことは理解できる。実施形態では、第1p-i-n半導体接合が第2p-i-n半導体接合とモノリシックに集積されて、少なくとも3つの端子を有するモノリシックフォトディテクタを形成する。2つのp-i-n構造は、第1端子として、p型領域又はn型領域の何れかを共有する。2つのp-i-n構造の、共有する端子と反対の極性でドープされた領域は、第2端子及び第3端子を形成し、第1p-i-n構造及び第2p-i-n構造は、直列ではなく、並列に動作可能である。第1p-i-n構造の増倍領域はバイアスされて、第2p-i-n構造の吸収領域内で光生成された電荷キャリアを増倍する。したがって、増倍領域は、吸収領域に近接及び分離して配置され、共有された第1端子と、第2端子及び第3端子それぞれとの間での電圧降下は、非累積的となり、場合によっては完全に独立してもよい。動作の間、第1逆バイアスが、第1端子と第3端子との間に印加されて、第2p-i-n構造で光生成されたキャリアを、第1p-i-n構造における増倍領域に向かって押し流す。そして、増幅された光電流が、第2逆バイアスによって、第2端子と第3端子との間に生成される。以下に説明するフォトディテクタの実施形態は、増倍領域の上に配置された吸収領域を有するトップダウンデバイス、増倍領域の下に配置された吸収領域を有するボトムアップデバイス、及び、トレンチ又は吸収領域の側壁に形成された増倍領域を有するサイドウォールデバイスを含む。デバイスは様々な方向で異なる照明特性例えば、上側照明、背面照明、側方照明等、及び、異なる製造の課題を有してもよく、トップダウンデバイスの方向は通常、当業者であれば、デバイスの様々な機能領域の相対的位置が維持されるような別の構成に、容易に適用可能である。したがって、ある実施形態例では、トップダウンデバイスとして説明及び図示がなされるが複数の機能領域の互いの相対的な位置が保持される例えば、吸収領域に対する増倍領域の位置任意の方向、反転又はその他のデバイスも、本発明の範囲に含まれる。図2Aは、本発明の一実施形態に係る3端子フォトディテクタ200の断面図である。図2Bは、図2Aに示されたフォトディテクタ200の等角図である。この実施形態では、フォトディテクタの吸収領域は、少なくとも、フォトディテクタの増倍領域が占める基板の面積を覆う。別のサイドウォール型のディテクタの実施形態では、2つのp-i-n構造が、基板の別の領域を占めてもよい。図2Aに示すように、第1p-i-n構造205が、基板201に形成されている。基板201は、半導体デバイス製造に適した任意の材料で形成されていてもよく、例えば、これに限定されないが、シリコン、ゲルマニウム、シリコン-ゲルマニウム、又は、III-V化合物半導体材料例えば、InPを含む材料の単結晶で構成されたバルク基板であってもよい。別の実施形態では、基板201は、最上層にエピタキシャル層を有するバルク層を含む。より詳細な実施形態では、バルク層は、これに限定されないが、シリコン、ゲルマニウム、シリコン-ゲルマニウム、III-V化合物半導体材料を含む材料の単結晶で構成され、最上層のエピタキシャル層は、これに限定されないが、シリコン、ゲルマニウム、シリコン-ゲルマニウム又はIII-V化合物半導体材料を含む単結晶層で構成される。バルク基板又は最上層のエピタキシャル層は、吸収領域又は増倍領域を基板半導体に形成するか否かに基づいて、選択される。図2Aに図示された例では、基板201はシリコンである。第1p-i-n構造205は、n型領域206及びp型領域208を含む。図2Bに示すように、複数のn型領域206が、複数のp型領域208と交互にかみ合うように形成されて、基板201の一領域全体にわたってアレイを構成している。幾つかの実施形態では、複数のp型領域206の少なくとも一部は、第1端子209に電気的に接続される。同様に、複数のp型領域208の一部は、第2端子210に電気的に接続される。従来の製造技術を使用して、このような交互に配置された領域を形成することができる。シリコン基板の一例では、p型領域及びn型領域は、従来のマスク及び注入工程を使用して形成される、ボロン及びリン不純物がドープされた領域であってもよい。一般的に、ドーピング濃度が高いほど、寄生抵抗低減の効果が大きくなる。また、周知の技術で容易にモデル化されるように、熱的活性の間のドーパント拡散を考慮して、注入のレシピを作成する。ドーピング濃度の範囲の一例は、1e19cm-3から1e20cm-3である。フォトディテクタ200の帯域幅に影響を与える所望の抵抗と容量の積RCを達成するべく、p型領域及びn形領域の鉛直方向の寸法厚み及び横方向の寸法幅を大幅に変更してもよい。シリコン基板201の例では、ドーピングされたp型領域206及びn型領域208はそれぞれ、シリコンであり、約0.5マイクロメータの厚み、及び、約0.1マイクロメータから約0.5マイクロメータの間の幅を有してもよい。増倍領域207は、n型領域206とp型領域208の間に配置される。一実施形態では、増倍領域207は、第1のIV族半導体を含む。このような実施形態では、増倍領域207は、不純物がドーピングされたn型領域とp型領域の間に配置された基板のi領域例えば、真性シリコンであり、基板201の領域は、第1端子209及び第2端子210に連結された第1p-i-n構造205で覆われる。実施形態例では、このp-i-n構造が、横方向に向けられる。一般的に、第1端子209と第2端子210との間に電圧バイアスが印加されると、増倍領域207において、アバランシェ増倍が発生するような十分な電場を提供するような幅Wiを増倍領域207が有するように、n型領域206とp型領域208とが間隔を空けて配置される。一般的に、増倍領域207が形成される半導体材料、所望の動作電圧及び所望の利得に応じて、Wiの値は、定義可能な最小寸法例えば、フォトリソグラフィで現在可能な寸法は、約30nmから、最大150nmの間の任意の寸法であってもよい。フォトディテクタ200が、第1端子209と第2端子210との間で、5.5V未満のバイアスで、ゲインが10であるようなAPDとして動作するSiの実施形態では、約100nmのWiに対して、従来の248nm又は193nmのリソグラフィ機器でn型領域206及びp型領域208がパターニングされてもよい。ある実施形態では、第2p-i-n構造は、第1p-i-n構造に近接して形成される。図2A及び図2Bに示される実施形態例では、第2p-i-n構造215は、第1p-i-n構造205に対して相対的に物理的に位置し、吸収領域220は、増倍領域207に十分近く配置されるため、光生成されたキャリアは、第1端子209と第2端子210との間に生成される電場へと一掃される。例えば、フォトディテクタ200において、吸収領域220は、増倍領域207上に配置されるが、第1p-i-n構造205及び第2p-i-n構造215が、第1端子209を共有することから、吸収領域220で生成されたキャリアが、2つのほぼ直交する横断路に沿って移動する。例えば、吸収領域220で生成されたキャリアは、最初に、第1端子209と第3端子230との間の垂直方向に向く力線260に沿って主にドリフトし、第1端子209と第2端子210との間の高い電場領域に達するまで移動し、その後は、キャリアは水平方向の力線261に沿って主にドリフトする。ある実施形態では、キャリアは、水平方向の力線261に沿ってドリフトして、衝突イオン化が発生し例えば、アバランシェ増倍、信号が増幅される。一般的に、吸収領域220は、1以上の光の波長において、キャリアを光生成するのに適した任意の半導体材料で形成されていてもよい。ある特定の実施形態では、吸収領域220が、IV族の半導体である。このような実施形態では、近赤外の波長域例えば、1310nm及び1550nmを含むで動作可能であり、吸収領域220はGeである。Si基板を有する実施形態では、Ge吸収領域220が、Si増倍領域の上に配置される。このような実施形態では、堆積した多結晶Ge膜の結晶化により、又は、Si基板201の上にGeをテンプレートとして周知の技術を使用してエピタキシャル成長させることにより、Si基板上にGe吸収領域220を直接成長させる。これに替えて、IV族を使用する実施形態では、吸収領域220は、SixGey合金又は単にSiであり、これら両方とも、Si基板201に格子整合させるようにエピタキシャル成長させる、又は、堆積した多結晶膜から再結晶化させることにより形成されてもよい。これに替えて、III-V族を使用する実施形態では、吸収領域220は、InGaAs三元合金等のIII-V族半導体であってもよく、III-V基板201上にエピタキシャル成長される。吸収領域220は、様々なレベルの不純物ドーピングを有してもよい。ある実施形態例では、吸収領域220は、最低限の不純物を有することからすなわち、エピタキシャル成長の間に特に不純物添加を行わない、真性intrinsici層であると称される。しかしながら、吸収領域220に存在する不純物は、当技術分野で機能的に等価なディテクタの任意のレベル及び形態であってもよい。処理を行わずに最低限の不純物レベルを維持する実施形態では、拡散障壁212は、吸収領域220の成長の前に形成されて、n型領域206及び/又はp型領域208からの不純物拡散を阻害する。一実施形態では、拡散障壁212は、例えば、約100nmの厚みを有するドープされていない/元々ドープされているSiである。吸収領域220と同様、拡散障壁212を、当技術分野で周知の任意のバルク堆積/アニール工程を使用して、エピタキシャル成長させる又は形成してもよい。吸収領域220の厚みTAは、当技術分野で一般的な範囲で変化させてもよく、吸収領域220の厚みは、反応速度及び帯域幅の性能指数に基づいて選択される。Ge吸収領域220の図示の例では、約0.4マイクロメータから約3マイクロメータの間の厚みを有する。吸収領域220の上には、高濃度ドープ領域225が配置されて、第2p-i-n構造215が完成する。高濃度ドープ領域225は、第3端子230に連結される。電子衝突イオン化又はホール衝突イオン化の何れが増倍領域207で主流であるかによって、高濃度ドープ領域225がp型かn型かが決まる。増倍領域207がシリコンである一実施形態の場合、高濃度ドープ領域225は、p型である。高濃度ドープ領域225を形成するべく、吸収半導体の上面は、高濃度ドーピングされてもよい。例えば、一実施形態では、Ge層の最上表面は、pで5e19cm-3から1e20cm-3でドープされてもよい。フォトディテクタ200の複数の層が形成されると、吸収領域220の横方向の寸法幅は、周知の技術マスク及びエッチングを使用してパターニングされてもよく、当技術分野で一般的な範囲内で、フォトディテクタの面積を変更してもよい。例えば、吸収領域220は、所与のアプリケーションが必要とするスポットサイズ例えば、垂直入射照明274対エッジ照明276等に基づいて、選択された面積になるように、リソグラフィによって画定される。したがって、特定のフォトディテクタの実施形態では、吸収領域は、4μm2から20μm2の間の基板の面積を覆ってもよく、近赤外通信実装の多くは、10μm2が有用である。当技術分野で周知の技術を更に適用して、端子209、210及び230を金属化して、フォトディテクタ200をモノリシックフォトディテクタ回路に組み込んでもよい。更なる実施形態では、フォトディテクタ200は、光をフォトディテクタに連結させる導波構造277を含む半導体チップ上に集積された光素子の一部を構成する。一実施形態では、導波構造277が基板に又は被膜材料層に形成されて、エッジ照明276を採用するモノリシックアプリケーションにおける光モードを制限する。図示の実施形態では、導波構造277は、周知の製造技術を使用して例えば、シリコン基板201に形成されたリブである。エバネセント技術をフォトディテクタ200に適用して、導波構造277からのエッジ照明276を、上を覆う吸収領域220に結合させてもよい。フォトディテクタ200の上流の導波構造277の複数部分は、当技術分野で周知のパッシブな又はアクティブな格子構造、光学的デマルチプレクサ等を含んでもよい。図3は、本発明の一実施形態に係る、3端子フォトディテクタ回路300の概略図である。回路300は、第1端子209及び第2端子210に連結される第1p-i-n構造205を含む。ある実施形態では、第1p-i-n構造205は、複数のp型領域と交互に配置されてアレイを構成する複数のn型領域を含み、i層がこれらの間に配置されている。複数のn型領域はそれぞれ、第1端子209に連結され、複数のp型領域はそれぞれ、第2端子210に連結される例えば、図2A~図2B参照。第2p-i-n構造215は、第1端子209及び第3端子230に連結されている。一実施形態において、第2p-i-n構造215は、p型領域例えば、図2A~図2B参照と交互に配置されてアレイを構成する複数のn型領域のの上に配置された吸収i層を含む。第2p型層は、第3端子230に連結される。1以上の電圧源が、端子209、210及び230に連結されて、第1p-i-n構造205及び第2p-i-n構造215を逆バイアスする。第2p-i-n構造215に印加される逆バイアスは、吸収領域で生成されたキャリアを増倍領域へと一掃するのに十分なバイアスであり、第1p-i-n構造205に印加される逆バイアスは、増倍領域へと一掃されたキャリアの増倍が誘起されるのに十分なバイアスである。ある実施形態では、第1電圧源340は、第1電位で第1p-i-n構造205を逆バイアスしてもよく、別の第2電圧源図示せずは、第1電位とは異なる第2電位で、第2p-i-n構造215を逆バイアスしてもよい。この実施形態において、第2端子210及び第3端子230は、基準電圧例えば、グランドに保持されるノード330に連結される。上記のように、第1電源340は、第1p-i-n構造205及び第2p-i-n構造215に並列に接続される。回路300が動作すると、例えば、5V~5.5Vの間の逆バイアスが、第2p-i-n構造215に印加されて、第2p-i-n構造215の吸収領域において光生成された電荷キャリア電流Iphが、第2p-i-n構造215とモノリシックに集積された第1p-i-n構造205に向かって一掃される。例えば、5V~5.5Vの間の電圧で第1p-i-n構造205も逆バイアスされると、電荷キャリアは、第1p-i-n構造205の増倍層内において係数Mで増倍されるMIph。第2p-i-n構造215が、垂直入射照明又はエッジ照明で照らされると、典型的な検出回路により、第1p-i-n構造にわたって増倍した光電流MIphが検出される。したがって、従来のフォトディテクタダイオードベースの回路とは異なり、吸収領域及び増倍領域における逆バイアス電圧低下は、直列ではなく、並列に存在する。この並列の構成により、光生成されたキャリアのアバランシェ増倍に必要となる総合的な動作電圧を低減させることができる。図4には、本発明の一実施形態に係る3端子フォトディテクタのI-V曲線が示されている。図4には、第1p-i-n構造205及び第2p-i-n構造215のそれぞれに印加される逆バイアス電圧Vnの関数として、フォトディテクタ200の第1端子、第2端子及び第3端子それぞれに対する光電流及び暗電流がプロットされているここでは、第2端子210及び第3端子230は、第1端子209に対して同じ基準電位に維持されている。プロットに示すように、第1端子209における全光電流410は、Vnが増加するにつれ、第1端子209と第3端子230との間を流れる光電流405からそれ始め、第1端子209と第2端子210との間の光電流415は、関連する高い電場において増倍率が高くなり、増加する。このように、フォトディテクタ200は、2つの別個の領域で動作可能である。第1領域本実施形態では、Vnが約4V未満の領域では、フォトディテクタ200は、標準的なGep-i-nフォトダイオードとして動作する。第2領域実施形態では、Vnが約5Vを超える領域では、電流経路が変化して、フォトディテクタ200は、APDとして動作し、第2p-i-n構造215は、第1p-i-n構造205付近の位置で増倍される。更に、図3に示すように、約5.2VのVnでは、約10のAPDゲインとなる。図5A及び図5Bには、一実施形態に係る、3端子フォトディテクタデバイスパラメータの関数としての帯域幅曲線が示されている。図5Aには、RC限定の帯域幅fRC曲線が、n型領域206及びp型領域208両方の横方向の幅Wdの関数としてモデル化されているそれぞれの不純物ドーピングレベルは、9e19cm-3、100nmWi、そしてデバイス面積は10μm2である。図5Bには、Ge吸収領域220100nmの厚みの拡散障壁212の厚みの関数としてモデル化された、遷移時間限定帯域幅fTR曲線が示されている。ドーピング幅Wd及び吸収領域の厚みTa両方の関数として全帯域幅が決定される場合に、10Gbps、25Gbps及び40Gbpsオペレーションが、本明細書に記載されるフォトディテクタの実施形態で達成できる。