赤外線を受光すると出力電位が変動する赤外線検出画素と、赤外線を受光したときの出力電位の変位量が、前記赤外線検出画素が前記赤外線を受光したときの出力電位の変位量よりも小さい無感度画素と、前記赤外線検出画素及び前記無感度画素の双方に駆動電位を印加する行選択線と、一方の入力端子に前記赤外線検出画素の出力電位が入力され、他方の入力端子に前記無感度画素の出力電位が入力され、前記一方の入力端子に入力された電位と前記他方の入力端子に入力された電位との差に対応する電位を出力する差動アンプと、を備え、前記赤外線検出画素、前記無感度画素及び前記差動アンプは、同一の半導体基板に形成されていることを特徴とする固体撮像素子。前記赤外線検出画素に接続された垂直信号線と、前記無感度画素に接続された参照電位線と、前記半導体基板に設けられ、前記垂直信号線及び前記参照信号線の合計本数と同数設けられ、前記垂直信号線及び前記参照信号線にそれぞれ接続され、一定電流を流す第1の負荷トランジスタと、をさらに備え、前記赤外線検出画素及び前記無感度画素の出力電位は、それぞれ前記垂直信号線及び前記参照電位線を介して前記差動アンプの前記一方及び他方の入力端子のそれぞれに入力されることを特徴とする請求項1記載の固体撮像素子。前記行選択線は、第1方向に延び、複数本設けられており、前記垂直信号線は、前記第1方向に対して交差する第2方向に延び、複数本設けられており、前記参照電位線は、前記第2方向に延び、前記赤外線検出画素及び前記無感度画素はそれぞれ複数設けられており、前記差動アンプは、前記複数本の垂直信号線と同数個設けられ、前記複数本の垂直信号線と1対1に対応づけられ、前記複数の赤外線検出画素は、前記複数本の行選択線のそれぞれと前記複数本の垂直信号線のそれぞれとの間に接続され、前記複数の無感度画素は、前記複数本の行選択線のそれぞれと前記参照電位線との間に接続され、同一の前記行選択線に接続された前記赤外線検出画素及び前記無感度画素は、前記行選択線毎に順次に前記駆動電位が印加されることを特徴とする請求項2記載の固体撮像素子。前記半導体基板に設けられ、前記駆動電位を前記行選択線に対して印加する駆動回路と、前記半導体基板に設けられ、入力端子が前記参照電位線に接続されたボルテージフォロワ回路と、前記半導体基板に設けられ、前記ボルテージフォロワ回路の出力端子に接続された配線と、前記半導体基板に設けられ、ソースドレインの一方が前記配線に接続され、前記一定電流を流す複数の第2の負荷トランジスタと、をさらに備え、前記参照電位線は、前記駆動回路と前記垂直信号線との間に配置されており、前記配線は、前記参照電位線を基準にして前記行選択線における前記垂直信号線までの長さと同じ長さの箇所で、前記垂直信号線に対応づけられた前記差動アンプの前記他方の入力端子に接続されて、前記無感度画素の出力電位が入力され、前記配線における前記ボルテージフォロワ回路の出力端子と前記ボルテージフォロワ回路の出力端子の隣の前記差動アンプの入力端子との間及び隣り合う前記差動アンプの入力端子の間には、1つずつ前記第2の負荷トランジスタが接続されていることを特徴とする請求項3記載の固体撮像素子。前記第1の負荷トランジスタ及び前記第2の負荷トランジスタは、ゲート、ソース及びドレインを有し、前記垂直信号線及び前記参照電位線には、前記第1の負荷トランジスタの前記ドレインが接続され、前記配線には前記第2の負荷トランジスタの前記ドレインが接続され、前記第1の負荷トランジスタと前記第2の負荷トランジスタとは、形状と材料が同一であり、前記第1の負荷トランジスタに供給されるゲート電圧と前記第2の負荷トランジスタに供給されるゲート電圧とは相互に等しく、前記第1の負荷トランジスタに供給されるソース電圧と前記第2の負荷トランジスタに供給されるソース電圧とは相互に等しいことを特徴とする請求項4記載の固体撮像素子。前記配線の単位長さ当たりの抵抗値は、前記行選択線の単位長さ当たりの抵抗値と同一であることを特徴とする請求項4または5に記載の固体撮像素子。前記半導体基板に設けられ、入力された電位と同一の電位を出力するボルテージフォロワ回路と、をさらに備え、前記無感度画素の出力電位は、前記ボルテージフォロワ回路を介して前記差動アンプの他方の入力端子に入力されることを特徴とする請求項1~3のいずれか1つに記載の固体撮像素子。赤外線を受光すると出力電位が変動する赤外線検出画素と、赤外線を受光したときの出力電位の変位量が、前記赤外線検出画素が前記赤外線を受光したときの出力電位の変位量よりも小さい無感度画素と、前記無感度画素に接続され、前記無感度画素に駆動電位を印加する第1の行選択線と、前記赤外線検出画素に接続され、前記赤外線検出画素に駆動電位を印加する第2の行選択線と、前記半導体基板上に設けられ、前記第1及び第2の行選択線を順次選択して前記駆動電位を印加する駆動回路と、前記赤外線検出画素及び前記無感度画素の双方に接続された垂直信号線と、前記半導体基板に設けられ、前記垂直信号線の一端に接続され、一定電流を流す第1の負荷トランジスタと、前記垂直信号線の他端に接続され、前記第1の行選択線が選択されたときに入力される第1の電位を保持し、前記第1の電位と、前記第2の行選択線が選択されたときに入力される第2の電位との差に対応する電位を出力する相関2重サンプリング回路と、を備え、前記赤外線検出画素、前記無感度画素及び前記相関2重サンプリング回路は、同一の半導体基板に形成されていることを特徴とする固体撮像素子。前記第1の行選択線は、第1方向に延び、前記第2の行選択線は、前記第1方向に延び、複数本設けられており、前記垂直信号線は、前記第1方向に対して交差する第2方向に延び、複数本設けられており、前記赤外線検出画素及び前記無感度画素はそれぞれ複数設けられており、前記第1の負荷トランジスタは、前記垂直信号線と同数設けられ、前記垂直信号線と1対1に対応づけられて接続され、前記相関2重サンプリング回路は、前記複数本の垂直信号線と同数個設けられ、前記複数本の垂直信号線と1対1に対応づけられて、前記対応づけられた垂直信号線に接続され、前記複数の赤外線検出画素は、前記複数本の第2の行選択線のそれぞれと前記複数本の垂直信号線のそれぞれとの間に接続され、前記複数の無感度画素は、前記第1の行選択線と前記複数本の垂直信号線との間に接続さることを特徴とする請求項8記載の固体撮像素子。前記相関2重サンプリング回路は、一方及び他方の入力端子と1つの出力端子を有し、前記一方及び他方の入力端子に入力された電位の差に相当する電位を出力する差動アンプと、一端が前記垂直信号線に接続され、他端が前記差動アンプの一方の入力端子に接続された結合容量と、一端が前記差動アンプの一方の入力端子に接続され、他端が前記差動アンプの出力端子に接続されたフィードバックスイッチと、一端が前記差動アンプの一方の入力端子に接続され、他端が前記差動アンプの出力端子に接続されたフィードバック容量と、を有し、前記差動アンプの前記他方の入力端子には、一定電位が入力されていることを特徴とする請求項8または9に記載の固体撮像素子。本発明の実施形態は、感度が高い固体撮像素子を提供する。実施形態に係る固体撮像素子は、赤外線を受光すると出力電位が変動する赤外線検出画素と、赤外線を受光したときの出力電位の変位量が、前記赤外線検出画素が前記赤外線を受光したときの出力電位の変位量よりも小さい無感度画素と、前記赤外線検出画素及び前記無感度画素の双方に駆動電位を印加する行選択線と、一方の入力端子に前記赤外線検出画素の出力電位が入力され、他方の入力端子に前記無感度画素の出力電位が入力され、前記一方の入力端子に入力された電位と前記他方の入力端子に入力された電位との差に対応する電位を出力する差動アンプと、を備える。前記赤外線検出画素、前記無感度画素及び前記差動アンプは、同一の半導体基板に形成されている。また、実施形態に係る固体撮像素子は、赤外線を受光すると出力電位が変動する赤外線検出画素と、赤外線を受光したときの出力電位の変位量が、前記赤外線検出画素が前記赤外線を受光したときの出力電位の変位量よりも小さい無感度画素と、前記無感度画素に接続され、前記無感度画素に駆動電位を印加する第1の行選択線と、前記赤外線検出画素に接続され、前記赤外線検出画素に駆動電位を印加する第2の行選択線と、前記半導体基板上に設けられ、前記第1及び第2の行選択線を順次選択して前記駆動電位を印加する駆動回路と、前記赤外線検出画素及び前記無感度画素の双方に接続された垂直信号線と、前記半導体基板に設けられ、前記垂直信号線の一端に接続され、一定電流を流す第1の負荷トランジスタと、前記垂直信号線の他端に接続され、前記第1の行選択線が選択されたときに入力される第1の電位を保持し、前記第1の電位と、前記第2の行選択線が選択されたときに入力される第2の電位との差に対応する電位を出力する相関2重サンプリング回路と、を備える。前記赤外線検出画素、前記無感度画素及び前記相関2重サンプリング回路は、同一の半導体基板に形成されている。第1の実施形態以下、図面を参照しつつ、本発明の実施形態について説明する。先ず、第1の実施形態について説明する。本実施形態は、固体撮像素子の実施形態である。図1は、第1の実施形態に係る固体撮像素子を例示する回路図である。先ず、第1の実施形態に係る固体撮像装置の構成を説明する。図1に示すように、固体撮像素子1は、半導体基板11に設けられている。固体撮像素子1には、撮像領域12が設定されている。撮像領域12には、行方向第1方向に延びる複数本の行選択線14と、行方向に対して交差、例えば直交する列方向第2方向に延びる複数本の垂直信号線15とが格子状に設けられている。さらに、撮像領域12には、列方向に延びる1本の参照電位線20が設けられている。参照電位線20は、上述の複数本の垂直信号線15が設けられた領域の外側に配置されている。撮像領域12には、複数個の赤外線検出画素IRInfrared及び複数個の無感度画素TBThermalBrackが設けられている。赤外線検出画素IRは、各行選択線14と各垂直信号線15との交差部に配置されている。無感度画素TBは、各行選択線14と参照電位線20との交差部に配置されている。赤外線検出画素IR及び無感度画素TBには、熱電変換部として、pnダイオード16が設けられている。撮像領域12の外部には、行選択回路17及び駆動電位発生回路55が設けられている。行選択回路17及び駆動電位発生回路55は、行選択線14との接続を容易にするために、撮像領域12から見て行方向における一方の側に、列方向に沿って配置されている。なお、行選択回路17は行選択線14を選択するための回路であり、駆動電位発生回路55は、選択された行選択線14に駆動電位を印加する回路である。そこで、本明細書においては、以後、行選択回路17と駆動電位発生回路55とを合わせた機能を発揮する回路を指す場合には、行選択回路17と駆動電位発生回路55を合わせて駆動回路と呼ぶ。したがって、駆動回路は、行選択線14を選択して、その行選択線14に駆動電位を印加する。また、撮像領域12から見て列方向における一方の側には、垂直信号線15の本数及び参照電位線20の本数の合計本数と同数個の負荷トランジスタ18が設けられている。それぞれの負荷トランジスタ18は、各垂直信号線15及び参照電位線20と1対1に対応づけられて配置されている。更に、撮像領域12から見て負荷トランジスタ18と同じ側には、行方向に延びる1本の電源線56と、行方向に延びる1本の電源信号線57が設けられている。一方、撮像領域12から見て列方向における他方の側には、垂直信号線15の本数と同数個の差動アンプ19が設けられている。それぞれの差動アンプ19は、垂直信号線15と1対1に対応づけられて配置されている。差動アンプ19には、2つの入力端子と1つの出力端子が設けられている。また、撮像領域12から見て差動アンプ19と同じ側には、1個のボルテージフォロワ回路23が設けられている。ボルテージフォロワ回路23とは、入力電位と同じ出力電位を発生させるオペアンプをいい、出力電位は入力電位のままで、インピーダンスを下げることができる回路である。ボルテージフォロワ回路23には、2つの入力端子と1つの出力端子が設けられており、負極の入力端子は出力端子に接続されている。更に、撮像領域12から見て差動アンプ19と同じ側には、差動アンプ19と同数の水平選択トランジスタ26が設けられている。それぞれの水平選択トランジスタ26は、差動アンプ19と1対1に対応づけられて配置されている。更にまた、撮像領域12から見て差動アンプ19と同じ側には、列選択回路25が設けられている。次に、各構成部品の接続関係について説明する。各行選択線14には、その行選択線14に沿って配置された複数個の赤外線検出画素IRが接続されている。すなわち、行選択線14には、赤外線検出画素IRのpnダイオード16のアノードが接続されている。また、各行選択線14には、その行選択線14の近傍に配置された1個の無感度画素TBが接続されている。すなわち、行選択線14には、無感度画素TBのpnダイオード16のアノードが接続されている。各垂直信号線15には、その垂直信号線15に沿って配置された複数個の赤外線検出画素IRが接続されている。すなわち、垂直信号線15には、赤外線検出画素IRのpnダイオード16のカソードが接続されている。参照電位線20には、参照電位線20に沿って配置された複数個の無感度画素TBが接続されている。すなわち、参照電位線20には、無感度画素TBのpnダイオード16のカソードが接続されている。行選択回路17には、すべての行選択線14の一端が接続されている。それぞれの負荷トランジスタ18のソースドレインの一方には、対応づけられた垂直信号線15及び参照電位線20の一端が接続されている。したがって、赤外線検出画素IR及び無感度画素TBのpnダイオード16のカソードは、垂直信号線15及び参照電位線20を介して負荷トランジスタ18のソースドレインの一方に接続されている。ソースドレインの他方は、電源線56に接続されており、負荷トランジスタ18のゲートは、電源信号線57に接続されている。参照電位線20の他端は、ボルテージフォロワ回路23の正極の入力端子に接続されている。ボルテージフォロワ回路23の出力端子には、配線24が接続されている。垂直信号線15の他端は、差動アンプ19の2つの入力端子のうち、正極の入力端子に接続されている。配線24は、差動アンプ19の個数分に分岐し、分岐した配線のそれぞれが、差動アンプの2つの入力端子のうち、負極の入力端子に接続されている。すなわち、各差動アンプ19の負極の入力端子には、ボルテージフォロア回路23及び配線24を介して、参照電位線20の電位が入力され、正極の入力端子には、垂直信号線15の電位が入力される。差動アンプ19の出力端子は、それぞれの差動アンプ19に対応づけられた水平選択トランジスタ26のソースドレインの一方に接続されている。水平選択トランジスタ26のソースドレインの他方は、固体撮像素子1の出力端子60に接続されている。また、水平選択トランジスタ26のゲートは列選択回路25に接続されている。なお、図を見やすくするために、図1においては、赤外線検出画素IRは6個のみ示している。すなわち、赤外線検出画素IRは、行方向に沿って2個、列方向に沿って3個配列されている。従って、行選択線14は3本のみ示されており、無感度画素TBは3個のみ示されている。一方、垂直信号線15、差動アンプ19及び水平選択トランジスタ26はそれぞれ2つのみ示されている。但し、実際の固体撮像素子1においては、より多くの赤外線検出画素IR及び無感度画素TBが設けられている。次に、第1の実施形態に係る赤外線検出画素IR及び無感度画素TBの構造について説明する。図2は、第1の実施形態に係る赤外線検出画素IRを例示する斜視図である。図3a及びbは第1の実施形態に係る赤外線検出画素を例示する平面図及び断面図であり、aはbに示すB-B’線による平面図であり、bはaに示すA-A’線による断面図である。図3a及びbに示すように、半導体基板11として、SOI基板が用いられている。SOI基板とは、支持基板28上に絶縁性のBOX層29が設けられ、BOX層29上にシリコン層30が設けられた基板をいう。シリコン層30は、シリコン単結晶によって形成されている。半導体基板11上には、配線層41が設けられており、配線層41上には、赤外線吸収膜35が設けられている。配線層41においては、絶縁材料61内にコンタクト62及び接続配線34が埋め込まれている。支持基板28の上面には、逆四角錐形の凹部42が形成されている。凹部42の直上域においては、BOX層29、シリコン層30、配線層41及び赤外線吸収膜35が選択的に除去されており、2つの隙間43a及び43b以下、総称して隙間43ともいう。が形成されている。上方から見て、凹部42の直上域におけるBOX層29、シリコン層30、配線層41及び赤外線吸収膜35の残留部分の形状は矩形であり、凹部42の内側であって、凹部42の外縁から離隔した領域に配置されている。この残留部分により、形状が略直方体の熱電変換部32が形成されている。熱電変換部32のシリコン層30においては、相互に離隔した2つのp形領域44a及び44bが形成されており、p形領域44a及び44bのそれぞれの上層部分の一部に、n形領域45a及び45bが形成されている。p形領域44a及びn形領域45aによりpnダイオード16aが形成されており、p形領域44b及びn形領域45bによりpnダイオード16bが形成されている。pnダイオード16a及び16b総称してpnダイオード16ともいうの周囲には、素子分離絶縁膜46が設けられている。熱電変換部32の配線層41においては、絶縁材料61内に、コンタクト62a~62d及び接続配線34a~34cが設けられている。コンタクト62a~62dは、それぞれ、p形領域44a、n形領域45a、p形領域44b、n形領域45bに接続されている。接続配線34aはコンタクト62aに接続されており、接続配線34bはコンタクト62b及び62cに接続されており、接続配線34cはコンタクト62dに接続されている。以下、本明細書においては、赤外線検出画素IR及び無感度画素TBを説明するために、XYZ直交座標系を採用する。このXYZ直交座標系においては、p形領域44bからp形領域44aに向かう方向をX方向とし、その逆方向を-X方向とし、半導体基板11の上面に対して垂直な方向であって上方に向かう方向をZ方向とし、下方に向かう方向を-Z方向とし、X方向及びZ方向の双方に対して直交する方向のうち一方をY方向とし、その逆方向を-Y方向とする。X方向及びY方向は上述の行方向及び列方向と同一平面上にあるが、相互に独立して設定されている。熱電変換部32のX方向側の端部からは、配線層41からなる支持部33aがY方向に延出している。支持部33aは熱電変換部32のY方向に向いた側面のうち、X方向側の端部からY方向に延びた後、凹部42の直上域内であって熱電変換部32から見てXY方向側の位置において-X方向に屈曲し、熱電変換部32のY方向側の側方を通過し、凹部42の直上域内であって熱電変換部32から見て-XY方向側の位置に到達した後、-Y方向に向けて屈曲し、熱電変換部32の-X方向側の側方を通過し、凹部42の直上域の端縁に達し、隙間43の周囲の配線層41と一体化している。このように、支持部33aは2回屈曲して、熱電変換部32の周囲を約半周している。また、支持部33aにおいては、絶縁材料61内に、支持部33aの長手方向に沿って画素配線36aが設けられている。画素配線36aは接続配線34aと一体的に形成されている。一方、熱電変換部32の-X方向側の端部からは、配線層41からなる支持部33bが-Y方向に延出している。支持部33bは熱電変換部32の-Y方向に向いた側面のうち、-X方向側の端部から-Y方向に延びた後、凹部42の直上域内であって熱電変換部32から見て-X-Y方向側の位置においてX方向に屈曲し、熱電変換部32の-Y方向側の側方を通過し、凹部42の直上域内であって熱電変換部32から見てX-Y方向側の位置に到達した後、Y方向に向けて屈曲し、熱電変換部32のX方向側の側方を通過し、凹部42の直上域の端縁に達し、隙間43の周囲の配線層41と一体化している。このように、支持部33bは2回屈曲して、熱電変換部32の周囲を約半周している。また、支持部33bにおいては、絶縁材料61内に、支持部33bの長手方向に沿って画素配線36bが設けられている。画素配線36bは接続配線34cと一体的に形成されている。そして、支持部33aと支持部33bとは相互に接触していない。また、支持部33a及び33bにおける両端部以外の部分は、熱電変換部32及び隙間43の周囲の配線層41を含むどの部材とも接触していない。また、熱電変換部32は、支持部33a及び33bの端部以外の部材とは接触していない。これにより、熱電変換部32は、凹部42の直上域において、支持部33a及び33bのみによって支持されている。そして、支持部33a及び33bは、熱電変換部32の周囲を半周することによって、細長い構造とされている。一方、上方から見て、隙間43a及び43bはそれぞれ、熱電変換部32の周囲を渦巻き状に略一周している。このように、赤外線検出画素IRにおいては、熱電変換部32の下方及び側方に、凹部42並びに隙間43a及び43bからなる中空構造が形成されている。また、画素配線36a及び36bは、熱電変換部32のpnダイオード16aのアノードと行選択線14との間及びpnダイオード16bのカソードと垂直信号線20との間を接続している。画素配線36a及び36bの材料としては、例えば窒化チタンが挙げられる。このような構造とすることにより、赤外線検出画素IRは、入射赤外線に応じて発生した熱を蓄積し、この熱に基づいた電位を垂直信号線15に出力することができる。中空構造を形成することにより、熱電変換部32の熱が半導体基板11、配線層41及び赤外線吸収膜35の内部を伝達して周囲に放熱されることを抑制できるからである。凹部42の形成方法の一例は以下の通りである。先ず、半導体基板11の表面における熱電変換部32及び支持部33を除いた部分のシリコン層30及びBOX層29をディープドライエッチングDEEPRIEによって除去して隙間43a及び43bを形成する。その後、隙間43a及び43bからエッチング液を注入し、支持基板28の表面部分をウェットエッチングすることにより凹部42を形成する。本実施形態においては、支持基板28として表面配向が100面であるシリコン基板を用い、これをウェットエッチングすることにより、形状が下に凸の逆四角錘形の凹部42が形成される。このとき、BOX層29は支持基板28のウェットエッチングにおけるバリア層として働き、熱電変換部32が設けられたシリコン層30をウェットエッチングから守る。なお、半導体基板11は、SOI基板に限られない。凹部42上に、熱電変換部32を支持部33で架橋することができれば、SOI基板以外の半導体基板11を用いることができる。次に、無感度画素TBの構造について説明する。図4は、第1の実施形態に係る無感度画素を例示する斜視図である。図5a及びbは第1の実施形態に係る無感度画素を例示する平面図及び断面図であり、aはbに示すB-B’線による平面図であり、bはaに示すA-A’線による断面図である。図4、図5a及びbに示すように、無感度画素TBにおいては、上述の赤外線検出画素IRと比較して、隙間43が形成されておらず、2ヶ所のエッチング用溝39a及び39bが形成されている。上方から見て、エッチング用溝39aの形状は、pnダイオード16aにおけるX方向に向いた端縁及び-Y方向に向いた端縁に沿ったL字形である。また、エッチング用溝39bの形状は、pnダイオード16bにおける-X方向に向いた端縁及びY方向に向いた端縁に沿ったL字形である。また、上方Z方向から見て凹部42の外縁はエッチング用溝39a及び39bの外側の外縁と一致しており、赤外線検出画素IRの凹部42よりも小さい。無感度画素TBにおける上記以外の構成は、赤外線検出画素IRと同様である。無感度画素TBにおける凹部42の形成方法の一例は、以下の通りである。まず、エッチング用溝39を形成する。エッチング用溝39は、半導体基板11の表面からシリコン層30及びBOX層29をディープドライエッチングDEEPRIEによって除去して形成する。ただし、エッチング用溝39は、隙間43よりもpnダイオード16に近い位置に形成する。本実施形態においては、熱電変換部32の下に凹部42を効率的に除去できるように、上方から見て、熱電変換部32の相互に対向する角部に沿った2カ所にエッチング用溝39を形成する。その後、エッチング用溝39からエッチング液を注入し、BOX層29の直下であって、支持基板28の上部をウェットエッチングすることにより凹部42を形成する。赤外線検出画素IRにおいては、熱電変換部32は、支持部33a及び33bによってのみ凹部42上に支持される。一方、無感度画素TBにおいては、熱電変換部32は、凹部42の直上域に配置されたBOX層29、シリコン層30、配線層41及び赤外線吸収膜35のうち、エッチング用溝39a及び39bを除く全ての部分以下、周辺部というによって支持される。無感度画素TBにおいても凹部42を設ける理由は、pnダイオード16におけるpn接合の特性を赤外線検出画素IRと一致させるためである。凹部42を形成することにより、pnダイオード16がシリコンを材料とする支持基板28からの電界の干渉を受けずに済む。したがって、赤外線検出画素IRの熱電変換部32の熱が支持部33a及び33bを伝わって、熱電変換部以外に熱伝導する量は、無感度画素TBの熱電変換部32の熱が周辺部を伝わって、熱電変換部32以外に熱伝導する量より小さい。すなわち、赤外線検出画素の熱電変換部と赤外線検出画素の外部との間の熱伝達効率は、無感度画素の熱電変換部と無感度画素の外部との間の熱伝達効率よりも高い。ここで、熱電変換部と画素の外部との間の熱伝達効率とは、熱電変換部において発生した熱が赤外線検出画素の外部に排出される際の効率をいい、例えば、一定の熱量が熱電変換部において発生したときに、この熱量のうちの所定の割合が赤外線検出画素の外部に伝達するまでに要する時間によって評価され、この時間が短いほど、熱伝達効率が高い。したがって、赤外線検出画素IRが赤外線を受光したときの出力電位の変動量は、無感度画素TBが赤外線を受光したときの出力電位の変動量よりも大きくなる。第1の実施形態に係る固体撮像素子の動作次に、第1の実施形態に係る固体撮像素子の動作について説明する。図1に示すように、駆動回路は、駆動電位としてのバイアス電位Vdを生成する。そして赤外線検出画素IR及び無感度画素TBが接続された行選択線14を1行ずつ順番に選択して赤外線検出画素IR及び無感度画素TBにバイアス電位Vdを印加する。赤外線検出画素IR及び無感度画素TBのpnダイオード16のカソードが接続された負荷トランジスタ18は、定電流源として用いられる。すなわち、負荷トランジスタ18は、飽和領域で動作され、負荷トランジスタ18のゲート電極に供給したゲート電位に応じて、選択されている行選択線14に接続された赤外線検出画素IR及び無感度画素TBのpnダイオード16に、定電流を供給する。その時の負荷トランジスタ18のソース電位をVd0とする。駆動回路が、選択した行選択線14のpnダイオード16にバイアス電位Vdを印加すると、選択された行選択線14のpnダイオード16に直列電位Vd-Vd0が印加される。選択されていない行選択線14は、逆バイアスされる。よって、選択されていない行選択線14に接続された赤外線検出画素IR及び無感度画素TBの電位は、垂直信号線15に反映されない。即ち、pnダイオード16は、画素選択機能を担っている。赤外線検出画素IRにおいては、熱電変換部32が赤外線を受光すると、この赤外線が赤外線吸収膜35において熱に変換され、熱電変換部32の温度が上昇する。このとき、熱電変換部32は支持部33a及び33bのみによって支持されており、周囲からほぼ断熱されているため、赤外線の受光により、温度が敏感に上昇する。そして、選択された行選択線14における赤外線検出画素IRにおいて、熱電変換部32の温度上昇による電位の変化が垂直信号線15に反映される。これに対して、無感度画素TBにおいては、熱電変換部32が赤外線を受光すると、この赤外線が赤外線吸収膜35によって熱に変換されるが、熱電変換部32はその周辺部を介して周囲と熱的に接続されているため、変換された熱は速やかに熱電変換部32から排出される。このため、無感度画素TBにおいては、赤外線を受光しても、熱電変換部32の温度はほとんど上昇しない。図6は、第1の実施形態に係る熱電変換部のpnダイオードにおける電位と電流の関係を例示するグラフ図である。図6に示すように、本実施形態においては、pnダイオード16の電圧と電流の関係を順方向特性の領域、すなわち、順方向に供給する電圧を増加させると、電流が増加する特性を示す領域で使用される。そのようなpnダイオード16に一定の電流を流し、電位の変化を計測する。図6に示すように、例えば、赤外線を受光していない時に、一定電流として1アンペア[A]の電流を流した時のpnダイオード16のアノードとカソードとの間の電位が5ボルトであったとする。赤外線吸収膜に赤外線が入射すると、赤外線検出画素IRの赤外線吸収膜35は、入射赤外線によって発熱する。そしてpnダイオードの示すI-V特性が変化する。そうすると、一定電流1アンペアを流している条件において、赤外線入射後におけるpnダイオード16のアノードカソード間の電圧は、例えば、図6に示すように、4.999ボルトに変化する。このようにして、熱電変換部32におけるpnダイオード16は、赤外線吸収膜35で発生した熱を電気信号へ変換する。赤外線非受光時のpnダイオードの順方向電位をVf0、赤外線による熱電変換部32の温度上昇に基づく電位をVsigとすると、垂直信号線15における電位は、Vd-Vf0-Vsigとなる。例えば、被写体温度が1Kケルビン変化すると、赤外線検出画素の温度は約5mK変化する。熱電変換効率を10mV/Kとすると、pnダイオードのアノードカソード間の電位は、50μV低下する。したがって、垂直信号線15における電位の変化は、{Vd-Vf0-Vsig-Vd-Vf0}、すなわち、垂直信号線15の電位はVsigの約50μVだけ上昇する。そして、垂直信号線15に発生した電位の変化は、垂直信号線15を介して、差動アンプ19の一方の入力端子に入力される。参照電位線20の電位は、選択された行選択線14に接続された無感度画素TBの出力電位Vd-Vf0となる。ここで、無感度画素TBと赤外線検出画素IRの赤外線非受光時の順方向電位は等しく設計されているため、互いのVf0は同じである。無感度画素TBの参照電位線20の電位は、ボルテージフォロワ回路23によりインピーダンス変換され、同電位が出力され、差動アンプ19の他方の入力端子に接続される。差動アンプ19では、2つの端子に入力された電位の差Vsigが増幅され、出力される。出力された電位は、列選択回路25によって選択された水平選択トランジスタ26毎に、列ごとに読み出される。そして、駆動回路が行選択線14を順次選択していくことにより、上述の動作を繰り返し、全ての赤外線検出画素IRについて赤外線の受光による出力電位の変動量を読み出していく。第1の実施形態に係る固体撮像素子の効果次に、第1の実施形態に係る固体撮像素子の効果について説明する。本実施形態に係る固体撮像素子は、赤外線検出画素IRと無感度画素TBに、バイアス電位を同一の行選択線14によって印加し、差動アンプ19の2つの入力端子に赤外線検出画素IRの出力電位と無感度画素TBの出力電位を入力して、差に対応する電位を出力する。このとき、無感度画素TBから差動アンプ19までの回路を、赤外線検出画素IRと同じ半導体基板に形成しているため、単一の電源電位を使用することができる。これにより、固体撮像素子の検出感度を向上させることができる。また、回路構成を単純化することができるため、ノイズを低減できると共に、固体撮像素子を小型化できる。また、赤外線検出画素IRだけでなく無感度画素TBにも凹部42を設けている。よって、無感度画素TBにおいて、半導体基板11の電界の干渉をうけることがないため、固体撮像素子1の検出感度を向上することができる。また、赤外線検出画素IR及び無感度画素TBをSOI基板に設けることによって、凹部42の形成時に熱電変換部32をエッチングから保護することができる。よって、精度良く画素を形成することができ、感度が高い固体撮像素子1を提供することができる。さらに、pnダイオード16はシリコン単結晶に形成されているので、pnダイオード16ごとに特性のばらつきが少ない。また、シリコン単結晶に形成されたpnダイオード16は、キャリアがほぼエネルギーバンド図通りに振る舞うので、熱電変換部の特性を正確に制御することができる。これによっても、固体撮像素子の感度を高めることができる。第1の実施形態の変形例次に、第1の実施形態の変形例に係る固体撮像素子について説明する。図7は、第1の実施形態の変形例に係る固体撮像素子を例示する回路図である。第1の実施形態においては、図1に示すように、参照電位線20は、駆動回路から見て、複数の垂直信号線15よりも遠くに設けられている。図7に示すように、本変形例においては、参照電位線20は、駆動回路から見て、複数の垂直信号線15よりも近くに設けられている。本変形例における上記以外の構成は、第1の実施形態と同様であり、差動アンプの2つの入力端子のそれぞれに入力された赤外線検出画素IR及び無感度画素TBの出力電位の差に対応する電位が差動アンプの出力端子より出力される。したがって、本変形例においても、感度が高い固体撮像素子1を得ることができる。第2の実施形態次に、第2の実施形態について説明する。第1の実施形態に係る固体撮像素子1においては、無感度画素TBの出力電位を全列の差動アンプ19に等しく入力している。ところが、行選択線14にはダイオード16の順方向電流が流れるために、行選択線14の配線抵抗に応じて駆動電位としてのバイアス電位が降下する。このため、バイアス電位は駆動回路に近い列ほど高くなり、バイアス電位のシェーディングが発生する。これは結果的に、垂直信号線15のシェーディングとなり、垂直信号線15に対応づけられた差動アンプ19毎に、垂直信号線15から入力される電位が異なることを意味する。第2の実施形態においては、無感度画素TBにおける配線24の電位にも同等のシェーディングを作り出すことにより、シェーディング補正をおこなう。図8は、第2の実施形態に係る固体撮像素子を例示する回路図である。図8に示すように、本実施形態に係る固体撮像素子2は、半導体基板11に設けられている。固体撮像素子2には、撮像領域12が設定されている。また、撮像領域12には、行方向第1方向に延びる複数本の行選択線14と、行方向に対して交差、例えば直交する列方向第2方向に延びる複数本の垂直信号線15とが格子状に設けられている。さらに、撮像領域12には、列方向に延びる1本の参照電位線20が設けられている。参照電位線20は、上述の複数本の垂直信号線15が設けられた領域の外側に配置されている。本実施形態においては、駆動回路が配置される位置は重要である。駆動回路は、参照電位線20から見て、隣り合う垂直信号線15がない側に配置されている。撮像領域12の外部における差動アンプ19と同じ側には、第2の負荷トランジスタ40が設けられている。第2の負荷トランジスタ40は、垂直参照線15と同数個が設けられている。また、撮像領域12から見て差動アンプ19と同じ側には、電源線58と電源信号線59が設けられている。次に、各構成部品の接続関係について説明する。ボルテージフォロワ回路23の出力端子には、配線24が接続されている。配線24は、行選択線14における参照電位線20から垂直信号線15までの長さと同じ長さの箇所で、その垂直信号線15に対応づけられた差動アンプ19の2つの入力端子の他方に接続されている。また、配線24におけるボルテージフォロワ回路23の出力端子と差動アンプ19の入力端子との間、及び差動アンプ19の入力端子間の部分には、それぞれ1個の負荷トランジスタ40のソースドレインの一方が接続されている。負荷トランジスタ40におけるソースドレインの他方は、電源線58に接続されている。負荷トランジスタ40のゲートは、電源信号線59に接続されている。負荷トランジスタ40は、飽和領域で動作し、そのゲートの電圧に応じて、接続された配線24に定電流を供給する。即ち、負荷トランジスタ40は、定電流源として作用する。負荷トランジスタ40のソース電圧をVd0とする。負荷トランジスタ40は、前述の赤外線検出画素IRの電流源として用いている負荷トランジスタ18と同じ構造のものであり、形状及び材料も同一である。さらに、電源線58は電源線56に接続されており、電源信号線59は電源信号線57に接続されている。従って、負荷トランジスタ40に印加されるソース電圧及びゲート電圧も、負荷トランジスタ18のソース電圧及びゲート電圧とそれぞれ等しい。また、配線24は、単位長さ当たりの抵抗値が行選択線14における単位長さ当たりの抵抗値と同じになるようにされている。本実施形態における上記以外の構成は、前述の第1の実施形態と同様である。第2の実施形態に係る固体撮像素子の動作次に、第2の実施形態に係る固体撮像素子の動作について説明する。図8に示すように、駆動回路は、行選択線14を介して赤外線検出画素IRを1行ずつ順番に選択して赤外線検出画素IRにバイアス電位を印加する。これによって赤外線検出画素IRの熱電変換部32におけるpnダイオード16が順バイアスされる。そして、赤外線検出画素IRの温度上昇による電位の変化を含んだ順バイアス電流が垂直信号線15に流れる。赤外線を受光した場合の赤外線検出画素IRの電位の変化をVsigとすると、垂直信号線15の電位は{Vd-Vf0-Vsig}となる。ここで、Vf0は赤外線を全く受光していないときのpn接合順方向電位、Vsigは赤外線受光による熱電変換部32の温度上昇に基づく電位の変化である。第2の実施形態において、行選択線14にはダイオードの順方向の電流が流されるために、行選択線14の配線抵抗に応じてバイアス電位の降下が発生する。すなわち、差動アンプ19には、N-1IfR0の電位が付加されて、結局、{Vd-Vf0-VsigN-1IfR0}の電位が入力される。ここで、Nは駆動回路から赤外線検出画素IR及び無感度画素TBの列数、すなわち参照電位線20及び垂直信号線15の本数、Ifは定電流、R0は、列間の行選択線14の抵抗値である。参照電位線20及び垂直信号線15の間隔が等しいとき、IfR0が1列、すなわち、行選択線14における隣り合う垂直信号線15の間の電位の降下に相当する。そのようにして、垂直信号線15に発生した電位は、垂直信号線15を介して、差動アンプ19の一方の入力端子に入力される。無感度画素TBの参照電位線20の電位は選択時にVd-Vf0となる。ここで、無感度画素TBと赤外線検出画素IRの赤外線非受光時の順方向電位は等しく設計されているため、互いのVf0は同じである。第2の実施形態においては、参照電位線20側にも同等シェーディングを作り出すことにより、シェーディング補正をおこなう。そのため、配線24に、1列、すなわち、参照信号線20から垂直信号線15までの長さまたは隣り合う垂直信号線15の間の長さ毎に、1個の負荷トランジスタ40を接続する。負荷トランジスタ40は、定電流源として、一定の電流を配線24に供給する。したがって、配線24の抵抗がR0であり、配線24には、定電流Ifが流れるので、ボルテージフォロワ回路の出力側の電位には、Vd-Vf0に{N-1IfR0}が加わる。かかる構成により、配線24に、行選択線14と全く同等の電位勾配を作ることができ、差動アンプ19の2つの入力端子に入力される電位の差は、いずれもVsigのみとなる。第2の実施形態に係る固体撮像素子の効果次に、第2の実施形態に係る固体撮像素子の効果について説明する。第2の実施形態に係る固体撮像素子の構成により、配線24に、行選択線14と同等の電位の勾配を作ることができるため、差動アンプ19の2つの入力端子に入力される電位の差は、いずれもVsigのみとなる。よって、シェーディングを抑制し、検出感度が高い固体撮像素子を提供することができる。本実施形態における上記以外の動作及び効果は、前述の第1の実施形態と同様である。第3の実施形態次に、第3の実施形態について説明する。第1及び第2の実施形態においては、無感度画素TBが参照電位線20に沿って配置されていたのに対して、本実施形態においては、無感度画素TBは行選択線14に沿って配置される。また、無感度画素TBは赤外線検出画素IRと同列の垂直信号線15に接続される。そして、垂直信号線15に対応づけられて相関2重サンプリング回路が設けられている。図9は、第3の実施形態に係る固体撮像素子を例示する回路図である。図9に示すように、固体撮像素子3は、半導体基板11に設けられている。固体撮像素子3には、撮像領域12が設定されている。また、撮像領域12には、行方向第1方向に延びる複数本の行選択線14と、行方向に対して交差、例えば直交する列方向第2方向に延びる複数本の垂直信号線15とが格子状に設けられている。本実施形態においては、上述した第1及び第2の実施形態と異なり、参照電位線20は設けられていない。撮像領域12には、複数の赤外線検出画素IR及び複数の無感度画素TBが設けられている。無感度画素TBは、一本の行選択線14と全ての垂直信号線15との交差部に接続されている。一方、赤外線検出画素IRは、残りの行選択線14と全ての垂直信号線15との交差部に接続されている。したがって、赤外線検出画素IRと無感度画素TBは、異なる行選択線14に接続されている。また、撮像領域12の外部には、垂直信号線15の本数と同数個の負荷トランジスタ18が設けられている。それぞれの負荷トランジスタ18は、各垂直信号線15に1対1に対応づけられて配置されている。さらに、撮像領域12の外部の列方向における負荷トランジスタ18と反対側には、垂直信号線15の本数と同数個の相関2重サンプリング回路66が設けられている。相関2重サンプリング回路66には、結合容量51、差動アンプ52、一定電圧電源V2、フィードバックスイッチ53及びフィードバック容量54が設けられている。差動アンプ52は、2つの入力端子及び1つの出力端子を含み、2つの入力端子に入力される電位の差に相当する電位を出力端子から出力する。また、撮像領域12の外部の列方向における相関2重サンプリング回路66と同じ側には、相関2重サンプリング回路66の個数と同数の水平選択トランジスタ26が設けられている。それぞれの水平選択トランジスタ26は、相関2重サンプリング回路66に1対1に対応づけられて配置されている。次に、第3の実施形態に係る固体撮像素子の接続関係について説明する。相関2重サンプリング回路66における結合容量51の一端には、垂直信号線15の他端が接続されている。結合容量51の他端には、相関2重サンプリング回路66における差動アンプ52の正極が接続されている。相関2重サンプリング回路66における差動アンプ52の負極には一定電位V2が印加される。相関2重サンプリング回路66におけるフィードバックスイッチ53とフィードバック容量54は並列に接続されている。そして、並列に接続されたフィードバックスイッチ53及びフィードバック容量54の一端は共に、差動アンプ52の正極に接続され、他端は共に、差動アンプ52の出力端子に接続されている。相関2重サンプリング回路66における差動アンプ52の出力端子は、それぞれの相関2重サンプリング回路66に対応づけられた水平選択トランジスタ26のソースドレインの一方に接続されている。第3の実施形態に係る固体撮像素子の動作次に、第3の実施形態に係る固体撮像素子の動作について説明する。本実施形態においては、無感度画素TBと赤外線検出画素IRは別の行選択線14に接続されることになり、それらの行選択線14は別の時間に駆動電位が印加されるため、無感度画素TBと赤外線検出画素IRとの出力電位を同時に比較することができない。そのため、時間をずらして無感度画素TB及び赤外線検出画素IRに駆動電位を印加し、両画素の出力電位の差を増幅して出力する回路を採用する。まず第一の期間に、無感度画素TBが接続された行選択線14に、駆動電位としてバイアス電位Vdを印加する。そうすると、垂直信号線15の電位はVd-Vf0となる。この電位値を、ここでは例えば1.0Vとする。このとき、フィードバックスイッチ53をオン短絡とすると、差動アンプ52及びフィードバックスイッチ53による回路は、ボルテージフォロワ回路と同様の働きをする。したがって、差動アンプ52の入力電位と出力電位が、一定電圧電源V2と等しくなる。ここで一定電位V2は全列の差動アンプ52に与えられる一定電位であり、例えば1.5Vとする。このとき、結合容量51の垂直信号線15が接続された一端の電位は1.0V、結合容量51の差動アンプ52が接続された他端の電位は1.5Vとなる。続いて、フィードバックスイッチ52をオフ開放とすると、上記の電位関係は保たれたままとなる。次に、第二の期間に、赤外線検出画素IRが接続された行選択線14に、駆動電位としてバイアス電位Vdを印加すると、垂直信号線15の電位はVd-Vf0-Vsigとなる。この電位を、例えば1.001Vとする。そうすると、結合容量51の両端電位差は保たれているため、第一の期間よりも結合容量51の垂直信号線15が接続された一端の電位が0.001V高くなる。それにより、結合容量51の差動アンプ52が接続された他端の電位も高くなり、1.501Vとなる。そのとき、差動アンプ52のゲインが十分に高いとすると、結合容量51、差動アンプ52、フィードバック容量54で構成される相関2重サンプリング回路66は積分回路となる。結合容量51の容量値をCc、フィードバック容量54の容量値をCfbとすると、出力される電位は、Cc/CfbVsigとなる。例えば、Ccを5pF、Cfbを0.5pFとすると、出力電位は、5/0.50.001より、0.01Vとなり、赤外線検出画素IRにおける赤外線吸収による電位の変化Vsigが10倍増幅される。第3の実施形態に係る固体撮像素子の効果次に、第3の実施形態に係る固体撮像素子の効果について説明する。第2の実施形態で述べたシェーディングによりダイオードに供給される駆動電位Vdが垂直信号線毎に異なっている場合でも、本実施形態においては、差動アンプ52の出力電位にVdが全く反映されないため、シェーディングを打ち消すことができる。よって、感度の高い固体撮像素子を提供することができる。なお、本実施形態においては、熱電変換部32として、pnダイオード16を用いたが、他の部材を設けて熱電変換部32としてもよい。他の熱電変換部の材料としては、酸化バナジウム、アモルファスシリコン、アモルファスのシリコンゲルマニウムが挙げられる。これらの材料は、感度が優れている特徴を持つ。以上説明した実施形態によれば、感度の向上を図ることができる固体撮像素子を提供することができる。以上、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明及びその等価物の範囲に含まれる。また、前述の各実施形態は、相互に組み合わせて実施することができる。