入力されたPWM信号により、接続した負荷を通る電流の通電及び遮断を行うことで負荷をPWM制御するスイッチング素子と、前記スイッチング素子が短絡していることを検知する短絡検知手段と、を備え、前記短絡検知手段は、負荷を通る電流の有無を検出することで、前記スイッチング素子の短絡を検知するように構成され、前記電流の有無の検出は、前記PWM制御の実施中に、前記スイッチング素子により負荷を通る電流が通電または遮断されている時間よりも短時間の周期で繰り返し行われ、前記短絡検知手段は、前記負荷を通る電流が有ることの検出の連続回数が所定回数よりも多い場合、または、負荷を通る電流が無いことの非検出の連続回数が所定回数よりも多い場合に、前記スイッチング素子が短絡していると判断するPWM制御回路。前記短絡検知手段は、前記電流の有無の検出を一定周期で繰り返し行う請求項1に記載のPWM制御回路。前記所定回数は、PWM信号のデューティ比に基づいて負荷を通る電流が通電状態となる時間と、前記短絡検知手段における前記電流の有無の検出周期と、に基づいて定まる回数である請求項1または2に記載のPWM制御回路。ところで、PWM制御の実施中でも、スイッチング素子の短絡は発生する。しかしながら、従来、PWM制御の実施中にはスイッチング素子の短絡検知が行われていなかった。それは、PWM制御の実施中に短絡検知を行うために、前記のようなPWM制御が実施されていない状況での短絡検知と同じ考え方を適用しようとすれば、スイッチング素子が遮断状態となるタイミングに同期させて検知を行わねばならないからである。しかしながら、PWM制御の実施中では、スイッチング素子が通電状態と遮断状態とを短時間に繰り返し、かつ、デューティ比も変化するため、スイッチング素子が負荷に対して遮断状態となるタイミングに同期させて、前記異常な通電状態を検出することは、例えば、制御手段CPU等で短絡の検知を行おうとすると、タイミングを同期させた検知を行わねばならないため、当該制御手段の処理負荷が増えてしまうことにより実用的でなかった。そこで本発明は、処理負荷を増やすことなく、PWM制御の実施中でもスイッチング素子の短絡を検知できるPWM制御回路を提供することを課題とする。本発明は、入力されたPWM信号により、接続した負荷を通る電流の通電及び遮断を行うことで負荷をPWM制御するスイッチング素子と、前記スイッチング素子が短絡していることを検知する短絡検知手段と、を備え、前記短絡検知手段は、負荷を通る電流の有無を検出することで、前記スイッチング素子の短絡を検知するように構成され、前記電流の有無の検出は、前記PWM制御の実施中に、前記スイッチング素子により負荷を通る電流が通電または遮断されている時間よりも短時間の周期で繰り返し行われ、前記短絡検知手段は、前記負荷を通る電流が有ることの検出の連続回数が所定回数よりも多い場合、または、負荷を通る電流が無いことの非検出の連続回数が所定回数よりも多い場合に、前記スイッチング素子が短絡していると判断するPWM制御回路である。前記構成によると、短絡検知手段による負荷を通る電流の有無の検出は、PWM制御の実施中に、スイッチング素子により負荷を通る電流が通電または遮断されている時間よりも短時間の周期で繰り返し行われ、前記短絡検知手段は、前記負荷を通る電流が有ることの検出の連続回数が所定回数よりも多い場合、または、負荷を通る電流が無いことの非検出の連続回数が所定回数よりも多い場合に、前記スイッチング素子が短絡していると判断する。このため、電流の検出周期を、PWM周期及びデューティ比に同期させる必要がなく、検出回数だけの判断により、容易に短絡検知を行える。そして、本発明の短絡検知手段は、前記短絡検知手段は、前記電流の有無の検出を一定周期で繰り返し行うことが好ましい。更に、本発明では、前記所定回数は、PWM信号のデューティ比に基づいて負荷を通る電流が通電状態となる時間と、前記短絡検知手段における前記電流の有無の検出周期と、に基づいて定まる回数であることが好ましい。本発明は、電流の検出周期を、PWM周期及びデューティ比に同期させる必要がなく、検出回数だけの判断により、容易に短絡検知を行える。よって、処理負荷を増やすことなく、PWM制御の実施中でもスイッチング素子の短絡を検知できる。本発明につき、一実施形態を取り上げて、図面とともに以下説明を行う。本実施形態のPWM制御回路は、一例として、フォークリフト等の産業車両における制御回路に設けられ、負荷を制御するために用いられる。負荷としては、例えば、油圧バルブやブレーキに設けられたコイルが挙げられ、このコイルがPWM制御回路から入力された断続的な電流によって励磁される。このPWM制御回路は、図1概略図、図2ブロック図に示すように構成されている。このPWM制御回路1は、図示のように、制御手段としてのCPU3、スイッチング素子4、Vcc正電圧電源5を備えており、スイッチング素子4とVcc正電圧電源5との間に負荷2が接続されている。CPU3は、図2に示すように、PWM信号発信手段31と短絡検知手段32とを備える。PWM信号発信手段31は、所定のデューティ比でPWM信号をスイッチング素子4に発信する。本実施形態のデューティ比は、0~50の間で可変とされている。ただし、デューティ比0の状態とは、すなわち、通電の無い状態であるため、本実施形態でPWM制御が実施されるのは、デューティ比が0を超え、50以下の範囲である。ただし、本発明は、デューティ比が50を超える範囲でのPWM制御を排除している訳ではなく、当該範囲での実施も可能である。スイッチング素子4は、PWM信号発信手段31から発信されたPWM信号の入力により、この入力に応じたデューティ比で、当該スイッチング素子4に接続した負荷2を通る電流の通電オン及び遮断オフを交互に繰り返して行う。この動作により、スイッチング素子4と負荷2との間の配線に、デューティ比に対応した断続的な電流が流れ、負荷2がPWM制御される。図3Aに示すように、PWM信号がHレベルでは、スイッチング素子4が通電状態図示ONとなり、PWM信号がLレベルでは、スイッチング素子4が遮断状態図示OFFとなる。PWM信号の周期とスイッチング素子4のオンオフ周期とは同じ周期である。ただし、図示のように、PWM信号の変化に応じてスイッチング素子4の状態が変化するまでには若干のタイムラグが発生する。このスイッチング素子4として、本実施形態ではトランジスタが用いられる。トランジスタとしては、バイポーラトランジスタ、MOS-FET、IGBTなどが挙げられるが、その他種々のトランジスタを用いることができる。また、スイッチング素子4として、トランジスタ以外の素子を用いることもできる。本実施形態では、スイッチング素子4のトランジスタとしてバイポーラトランジスタが用いられている。図1に示すように、このトランジスタのベース図示bがCPU3に接続され、コレクタ同cが負荷2に接続され、エミッタ同eが接地されている。次に、短絡検知手段32について説明する。この短絡検知手段32は、図2に示すように、CPU3の一部として設けられており、スイッチング素子4が短絡していることを検知する。この短絡検知手段32は、電流検知手段図示しないを備え、当該電流検知手段により、スイッチング素子4に接続した負荷2を通る電流の有無を検出するもので、本実施形態では、スイッチング素子4と負荷2との間の配線を流れる電流の有無を検出している。そして、この短絡検知手段32はカウンター321を備えており、このカウンター321が前記電流の有無が検出された連続回数をカウント積算する。この回数のカウント積算は、電流検出が一定周期で連続した回数を積算するものであり、一度でも電流非検出となった場合には、カウント値積算値は0にリセットされる。なお、この短絡検知手段32は、回路のハード構成の点では、従来、PWM制御が実施されていない状況での短絡検知に用いられていた検知手段と同一である。しかし、短絡検知の手法は、後述のように全く異なる。この短絡検知手段32は、PWM制御の実施前に当該短絡検知手段32にあらかじめ設定された一定周期で、前記電流の有無を繰り返し検出する。前記検出周期は、本実施形態では、PWM制御中に変化しない一定周期で設定され、PWM周期及びデューティ比に同期する周期ではない。つまり、前記検出は、PWM信号がHレベルであるかLレベルであるかに関係なく、一定周期でなされる。この検出周期は、PWM周期PWM信号発信手段31から発信されるPWM信号の周期のうち、PWM信号がHレベルの継続時間と同Lレベルの継続時間とのうちで短い方の継続時間よりも小さい周期である。このような周期で検出周期が設定される理由は、検出周期がPWM周期及びデューティ比に同期する関係にないため周期にズレがあるため、スイッチング素子4の通電状態オンと遮断状態オフのいずれの状態でも、少なくとも1回の検知がなされるようにするためである。検出周期がこのような周期に設定されることにより、デューティ比が0を超え50以下である範囲遮断状態の継続時間の方が通電状態の継続時間よりも長いにおいては、スイッチング素子4の通電状態の継続中に、短絡検知手段32において電流有りの状態が少なくとも1回検知されるため、後述のように、電流有りの状態検知が何回連続するかにより、短絡を判断できる。なお、本実施形態の範囲外ではあるが、デューティ比が50を超え100未満である範囲通電状態の継続時間の方が遮断状態の継続時間よりも長いにおいては、スイッチング素子4の遮断状態の継続中に、短絡検知手段32において電流無しの状態が少なくとも1回検知されるため、後述のように、カウンター321のリセットが確実になされ、電流有りの状態検知が何回連続するかにより、短絡を判断できる。図3Aに、本実施形態である、デューティ比50で、PWM周期が1/n秒周波数nHzで、検出周期が1/4n秒周波数4nHzの場合を示した。この場合の短絡検知手段32の検出周期は、スイッチング素子4により負荷2を通る電流が遮断されている時間、通電されている時間のいずれよりも短時間の周期である。短絡検知手段32による前記検出の継続中、スイッチング素子4は、CPU3にて設定されたデューティ比で通電状態オンと遮断状態オフとを繰り返している。このため、短絡検知手段32においては、電流有りの状態図3A下段上の1が検出され、次に、電流無しの状態同0が検出される。本実施形態では、図3Aに示すように、PWM周期の周波数がnHzとされているスイッチング素子4のオンオフ周期の周波数も同じくnHzとなる。一方、検出周期の周波数は4nHzに設定されている。このため、通電状態オンと遮断状態オフとが2回または3回毎に検出される。前記2回または3回となるのは、前記のように、検出周期は常に一定であるから、スイッチング素子4のオンオフ周期との重なり具合または、ずれ具合により、検出回数が変わることがあるからである。なお、図3A下段に示したアスタリスク記号は、タイミング次第で検出結果が0と1のいずれかとなること不定を示している。PWM制御が正常になされている場合、短絡検知手段32では、前記検出が繰り返される。ここで、スイッチング素子4が故障して短絡状態となった場合、CPU3からスイッチング素子4へのPWM信号の入力にかかわらず、図3B中段に示すように、スイッチング素子4では通電が継続し続ける状態となる。このことから、検出継続中の短絡検知手段32では、電流有りの状態図示1が連続して検出される。スイッチング素子4の正常時において、通電状態の継続時間はデューティ比に対応した所定値となる。このため、正常時の短絡検知手段32において、電流ありの状態が検出される連続回数も所定回数となる。この所定回数とは、PWM信号のデューティ比に基づき、負荷2を通る電流が通電状態となる時間と、前記短絡検知手段32における前記電流の有無の検出周期と、に基づいて定まる回数である。つまり、前記通電状態の継続時間に、前記検出周期で繰り返されるべき検出の連続回数である。具体的には、前記通電状態の継続時間の値を、短絡検知手段32の検出周期で割り算した値のうち小数点を切り捨てた値整数に、前記検出結果が不定となること図3A下段に示したアスタリスク記号の検出結果を考慮して、更に1を加えた数である。本実施形態では、デューティ比50で、PWM周期が1/n秒、検出周期が1/4n秒に設定されているから、前記通電状態の継続時間は、1/n×0.5=1/2n秒となり、所定回数は、1/2n÷1/4n1=3回である。前記所定回数の算出は、デューティ比を変化させた当初のみに行えば良いため、PWM周期及びデューティ比に対応してスイッチング素子4が遮断状態となるタイミングに同期させた周期で短絡検知を行うことに比べると、CPU3の処理負荷が増加することを格段に抑制できる。なお、この所定回数は、都度算出ではなく、あらかじめデューティ比と回数との関係が定められたテーブルを参照することにより決定されるものでも良い。短絡検知手段32におけるカウンター321は、電流ありの状態が連続して検出される回数をカウントする。このカウンター321でカウントした回数が、前記検出の所定回数を超える回数つまり、前記検出の所定回数よりも1回多い回数となったことを条件として、短絡検知手段32に設けられた判断手段図示しないは、スイッチング素子4に短絡が発生していることを判断する。このような、所定回数を超える回数がカウントされるのは、前記検出の所定回数を超える回数分、電流ありの状態が連続しているためであり、これはすなわち、スイッチング素子4に短絡が発生して、遮断状態が現れなくなったことを意味しているからである。図3Aに示す場合を例にとると、電流ありの状態が検出される連続回数は2回または3回である。このため、4回以上連続して電流ありの状態が検出された場合、短絡検知手段32は、スイッチング素子4に短絡が発生しているということを判断できる。この4回とは、前記計算で求めた所定回数の3回よりも1多い回数である。ここまで説明してきたように、本実施形態の短絡検知手段32は、PWM周期及びデューティ比に同期する関係にない、固有の検出周期で短絡検知を行う。このため、従来行われてきた、PWM制御が実施されていない状況での短絡検知と同じ考え方を適用して、PWM周期に同期させて短絡検知を行おうとする場合のように、処理負荷を増やしたり、また、PWM周期に同期させるための手段を別に設けること等により回路構成を複雑化させたりすることがなく、PWM制御の実施中においても、スイッチング素子4の短絡検知を行うことができる。また、本実施形態の短絡検知手段32は、回路のハード構成上、従来、PWM制御が実施されていない状況での短絡検知に用いられていた検知手段と同一である。このため、制御手段CPU等のプログラムを更新することにより、既存のPWM制御回路をハードウェアの改造を行うことなく、常時短絡検知できるように改良することも可能である。なお、前記の短絡検知手段32に加え、過電流の遮断手段がPWM制御回路1上に設けられていても良い。ただ、本実施形態では、この過電流の遮断手段は必ずしも必要でないため、過電流の遮断手段を設けない場合は、その分、PWM制御回路の製造コストを低減できる。最後に、本実施形態のPWM制御回路1の処理フローを、フロー図である図4と共に説明する。なお、図4には、短絡検知に関する処理のみを記載しており、その他の処理検知前の処理等については記載を省略している。PWM制御の開始後、短絡検知手段32は、あらかじめ設定された一定の周期に従う検出タイミングにあるか確認するステップS1。検出タイミングでない場合は、ステップS1の前に戻る。ステップS1にて検出を行う場合、短絡検知手段32は、スイッチング素子4と負荷2との間の配線を流れる電流の有無を検出するステップS2。電流が検出された場合は、短絡検知手段32のカウンター321が検出の連続回数をカウント積算するステップS3。電流が検出されなかった場合は、カウンター321はカウント値積算値をリセットした上ステップS4、ステップS1の前に戻る。次に、ステップS3におけるカウンター321のカウント値積算値が、デューティ比に対応する所定回数よりも多いかを判断するステップS5。カウント値積算値が所定回数以下の場合は、ステップS1の前に戻る。カウント値積算値が所定回数よりも多い場合は、スイッチング素子4が故障して短絡状態となっている可能性が高いため、安全のため、負荷2への通電を遮断するステップS6。そして、表示手段図示していないにより異常表示を出し、短絡発生をPWM制御回路1の使用者に報知するステップS7。以上、本発明につき一実施形態を取り上げて説明してきたが、本発明は、前記実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲で種々の変更が可能である。例えば、本実施形態では制御手段3としてCPUが用いられているが、CPUの代わりにFPGAが用いられても良い。また、本実施形態では、PWM信号発信手段31はCPU3に備えられているが、図1に破線で示したPWM出力素子外付の場合のように、PWM信号発信手段31がCPUとは別に設けられていても良い。また、本実施形態では、通電状態を検出した連続回数が所定回数よりも多い場合に、短絡検知手段32が短絡発生を判断するが、これとは逆に、遮断状態を検出しない非検出連続回数が所定回数よりも多い場合に、短絡検知手段が短絡発生を判断するものでも良い。また、短絡検知手段32の、電流の有無を検知するための検出周期は、本実施形態では、PWM制御の実施中において常に一定であるが、変化させることも可能である。例えば、PWM周期、または、デューティ比の変動に応じて変化させることもできるし、これらと全く無関係に変化させることもできる。ただし、このように検出周期が一定でない場合であっても、検出周期は、スイッチング素子が遮断状態にある時間よりも短い周期とされることが必須である。