絶縁層上に上面が露出した埋め込み回路によってフリップチップ接続端子を形成する工程Aと、このフリップチップ接続端子上にシート上に保持したはんだ粒子を押し付けて加熱加圧する工程Bと、前記はんだ粒子を前記フリップチップ接続端子上に移行させてシートを除去する工程Cと、前記フリップチップ接続端子上に移行したはんだ粒子をリフローする工程Dと、を有するパッケージ基板の製造方法。請求項1において、フリップチップ接続端子上にシート上に保持したはんだ粒子を押し付けて加熱加圧する工程Bでは、加圧が2段階に行われるパッケージ基板の製造方法。請求項1または2において、絶縁層上に上面が露出した埋め込み回路によってフリップチップ接続端子を形成する工程Aでは、埋め込み回路上にソルダーレジストの開口を形成し、このソルダーレジストの開口に露出した埋め込み回路が、フリップチップ接続端子を形成するパッケージ基板の製造方法。上記の特許文献1、2の方法によると、半導体素子との接続のためのフリップチップ接続端子上の予備はんだ19の量はある程度確保できる。しかし、図9に示すように、フリップチップ接続端子26を形成する回路パターンは、パッケージ基板1の表面から凸状に形成されている回路パターン以下、凸状回路ということがある。であり、パッケージ基板1の絶縁層3の表面と密着しているのは、この凸状回路32の底面のみである。しかも、この凸状回路32は、一般に、セミアディティブ法などのエッチングを伴う方法で形成されるため、いわゆるアンダーカットが生じてしまい、その結果、回路パターンの幅がトップ表面側よりも厚み方向の途中やボトム底面側で狭くなる。このため、フリップチップ接続端子26が微細化すると、フリップチップ接続端子26とその下の絶縁層3との密着面積の減少や回路パターンの幅の減少によって密着力が低下し、フリップチップ接続等の際にわずかな外力が加わるだけで、フリップチップ接続端子26の剥れが生じる可能性がある。また、予備はんだの供給は、はんだペーストをいわゆる一文字印刷して、リフロー時にはんだの表面張力で分離することにより、個々のフリップチップ端子26上の予備はんだ19の量が決まっていたが、種々の要因によって予備はんだ19の量は変動し易い問題があった。本発明は、上記問題点に鑑みなされたものであり、微細であっても密着力を確保したフリップチップ接続端子が形成可能であり、かつ半導体素子のバンプとのフリップチップ接続に必要な予備はんだ量を高精度に供給可能とすることにより、高密度化に対応可能で信頼性にも優れた半導体素子搭載用パッケージ基板の製造方法を提供することを目的とする。本発明は、以下のものに関する。1.絶縁層上に上面が露出した埋め込み回路によってフリップチップ接続端子を形成する工程Aと、このフリップチップ接続端子上にシート上に保持したはんだ粒子を押し付けて加熱加圧する工程Bと、前記はんだ粒子を前記フリップチップ接続端子上に移行させてシートを除去する工程Cと、前記フリップチップ接続端子上に移行したはんだ粒子をリフローする工程Dと、を有するパッケージ基板の製造方法。2.項1において、フリップチップ接続端子上にシート上に保持したはんだ粒子を押し付けて加熱加圧する工程Bでは、加圧が2段階に行われるパッケージ基板の製造方法。3.項1または2において、絶縁層上に上面が露出した埋め込み回路によってフリップチップ接続端子を形成する工程Aでは、埋め込み回路上にソルダーレジストの開口を形成し、このソルダーレジストの開口に露出した埋め込み回路が、フリップチップ接続端子を形成するパッケージ基板の製造方法。本発明によれば、微細であっても密着力を確保したフリップチップ接続端子が形成可能であり、かつ半導体素子のバンプとのフリップチップ接続に必要な予備はんだ量を高精度に供給可能とすることにより、高密度化に対応可能で信頼性にも優れた半導体素子搭載用パッケージ基板の製造方法を提供することができる。本発明の半導体素子搭載用パッケージ基板以下、パッケージ基板という。の製造方法としては、図1に示すように、絶縁層上に上面が露出した埋め込み回路によってフリップチップ接続端子を形成する工程Aと、このフリップチップ接続端子上にシート上に保持したはんだ粒子を押し付けて加熱加圧する工程Bと、前記はんだ粒子を前記フリップチップ接続端子上に移行させてシートを除去する工程Cと、前記フリップチップ接続端子上に移行したはんだ粒子をリフローする工程Dと、を有するものが挙げられる。ここで、シート上に保持したはんだは、ポリエチンレンテレフタレート等の基材上に、粘着層を形成し、直径3~10μm程度のはんだ粒子を保持したものを使用することができる。このようなものとしては、PPSシート千住金属工業株式会社製、商品名等を用いることができる。フリップチップ接続端子上にシート上に保持したはんだ粒子を押し付けて加熱加圧する工程Bでは、好ましくは加圧が2段階に行われる。加熱加圧は、配線板の製造プロセスで一般に用いられる平板の熱プレスによって行うことができる。200~220°Cの温度で保持し、加圧は、8~10kNで30~60秒程度保持した後、次に15~20kN程度で30~60秒程度保持する。このように、温度を200~220°Cとすることで、Sn-Ag-Cu等の鉛フリーはんだの融点よりも低い温度で保つため、はんだ粒子が溶融してフリップチップ端子上から流れ出てしまうのを抑制でき、フリップチップ端子上に移行するはんだ粒子の量を確保し易くなる。また、加圧を2段階で行うことにより、1段階目の加圧ではんだ粒子がフリップチップ接続端子の表面に押し付けられて変形し、はんだ粒子間の隙間がある程度埋められて、はんだ粒子の密度が上がり、2段階目の加圧ではんだ粒子がフリップチップ接続端子表面に固定される。これにより、はんだ粒子が高密度に凝集した状態でフリップチップ接続端子の表面に移行し、十分な予備はんだ量を確保することができる。また、フリップチップ接続端子の面積に対応した量のはんだが移行するので、予備はんだの量を高精度に制御可能となる。本発明の製造方法で製造したパッケージ基板の例について、図2~図9を用いて以下に説明する。本発明の製造方法で製造したパッケージ基板の第1の例としては、図2に示すように、絶縁層3と、この絶縁層3の表面に上面が露出するように設けられた埋込回路2と、前記絶縁層3上及び埋込回路2上に設けられたソルダーレジスト4とを有し、このソルダーレジスト4の開口31内に配置された埋込回路2がフリップチップ接続端子26を形成し、このフリップチップ接続端子26が厚さ3μm以上の予備はんだ19によって被覆された半導体素子搭載用パッケージ基板1が挙げられる。この構成によれば、フリップチップ接続端子26が、絶縁層3の表面に上面が露出した埋込回路2によって形成される。このため、フリップチップ接続端子26の側面と底面が絶縁層3に埋め込まれて固定されるので、フリップチップ接続端子26を形成する埋込回路2が、ライン/スペースが20μm/20μm以下レベルの微細な回路パターンであっても、絶縁層3との密着力を確保したフリップチップ接続端子26が形成可能になる。フリップチップ接続端子26の長手方向の両側に延長された埋込回路2を有する方が、フリップチップ接続端子26を埋込回路2が両側からも固定することになるため、密着力の確保の観点からは望ましいが、本発明においては、図10に示すような凸状回路32に比べて、微細であっても絶縁層3との密着力を確保したフリップチップ接続端子26が形成可能になる。このため、図6に示すように、フリップチップ接続端子26の長手方向の片側だけに延長された埋込回路2を設けることも可能であり、この場合はフリップチップ接続端子26のサイズを小さくすることができるので、より高密度化を図ることができる点で望ましい。また、図7に示すように、フリップチップ接続端子26の長手方向の片側及び両側に延長された埋込回路2の両者を設けることも可能である。このように、フリップチップ接続端子26の長手方向に延長された埋込回路2は、フリップチップ接続端子26の長手方向の両側に設けても、片側だけに設けてもよいので、設計の自由度を大きくすることが可能である。また、フリップチップ接続端子26が厚さ3μm以上のはんだ19によって被覆されるので、半導体素子15のバンプ25とのフリップチップ接続に必要なはんだ量を確保可能になる。したがって、高密度化に対応可能で信頼性にも優れた半導体素子搭載用パッケージ基板1を提供することができる。本発明の絶縁層とは、有機絶縁材料を用いて形成された絶縁基板、コア基板、フィルム、層間絶縁層、ビルドアップ層などをいう。このような絶縁層として、ガラスクロスにエポキシ樹脂やポリイミド樹脂を含浸させたプリプレグを加熱、加圧して形成されるものが挙げられる。本発明の埋込回路とは、絶縁層に少なくとも底面及び側面の一部が埋め込まれ、少なくとも上面が絶縁層の表面に露出するように設けられる回路をいう。このような埋込回路は、例えば、金属箔を給電層としてその上にパターン電気めっきで所定の回路パターンを形成し、この回路パターン上に絶縁層を形成して回路パターンを絶縁層に埋め込んだ後、給電層とした金属箔をエッチング等で除去することにより、パターン絶縁層に埋め込まれた回路パターンの表面を絶縁層から露出させる、いわゆる転写法などで形成することができる。本発明のソルダーレジストとは、予備はんだがフリップチップ接続端子となる埋込回路以外の部分に付着しないようにパッケージ基板の表面を保護するものである。また、ソルダージレストに設けられる開口によって、埋込回路の中でフリップチップ接続端子となる部分が規定されることにより、この開口内の埋込回路がフリップチップ接続端子を形成するものである。ソルダーレジストとしては、フリップチップ接続端子を形成するための、縦100μm×横100μm以下レベルの微小な開口を精度よく形成できることから感光性のソルダーレジストが好ましい。本発明のフリップチップ接続端子とは、半導体素子をフリップチップ接続によってパッケージ基板に搭載するために用いる接続端子をいう。また、フリップチップ接続とは、半導体素子の能動素子面をパッケージ基板に向けて接続する方法をいい、半導体素子に電極としてのバンプを形成し、半導体素子を裏返してパッケージ基板上の搭載位置に合せた後、半導体素子のバンプとパッケージ基板に形成されたフリップチップ接続端子とを接続する方法である。本発明のフリップチップ接続端子は、実際に半導体素子のバンプと当接する接続部だけをいうのではなく、半導体素子のバンプと接続する埋込回路であって、ソルダーレジストの開口内で絶縁層の表面に露出した部分をいう。フリップチップ接続端子の表面には、表面を酸化から防ぎ、予備はんだの濡れ性を確保するために、ニッケル/金めっき、ニッケル/パラジウム/金めっき等の保護めっきが設けられてもよい。本発明の予備はんだとは、半導体素子とのフリップチップ接続のためにフリップチップ接続端子上に設けられるはんだのことをいう。予備はんだは、上述したように、フリップチップ接続端子上にシート上に保持したはんだ粒子を押し付けて加熱加圧する工程Bと、はんだ粒子を前記フリップチップ接続端子上に移行させてシートを除去する工程Cと、フリップチップ接続端子上に移行したはんだ粒子をリフローする工程Dとによって形成することができる。ここで、シート上に保持したはんだは、ポリエチンレンテレフタレート等の基材上に、粘着層を形成し、はんだ粒子を保持したものを使用することができる。このようなものとしては、PPSシート千住金属工業株式会社製、商品名等を用いることができる。リフローは、フリップチップ接続端子上に移行したはんだ粒子にフラックスを塗布した後、電子部品の実装で一般的に用いられる、赤外線リフロー、熱風リフロー、VPSベーパーフェイズソルダリングリフロー等を用いて行なうことができる。リフロー条件は、はんだの種類によっても異なるが、例えばSn-Pb系であれば、ピーク温度が240°C程度、Sn-Ag-Cu系であれば、ピーク温度が260°C程度の条件が挙げられる。本発明の製造方法で製造したパッケージ基板は、フリップチップ接続端子が、厚さ3μm以上の予備はんだによって被覆されるのが望ましい。予備はんだの厚さが3μm未満では、フリップチップ接続端子と半導体素子のバンプとの間にはんだフィレットを形成するのに十分ではなく、接続信頼性を確保することが難しい。一方、予備はんだの厚みが20μmを超えると、隣接するフリップチップ接続端子上の予備はんだとはんだブリッジを生じる可能性がある。このため、予備はんだの厚みは、3μm以上、20μm以下が望ましい。なお、一般的にフリップチップ接続端子の上面が平面視で細長い長方形であるため、はんだペースト等をリフローして形成される予備はんだは、はんだの表面張力によって略半円柱状かまぼこ状に形成される。このため、予備はんだの厚みは、フリップチップ接続端子の長手方向長さ方向と短手方向幅方向の略中央において最も厚く形成される。そこで、本発明において、予備はんだの厚みは、フリップチップ接続端子の長手方向長さ方向と短手方向幅方向の略中央について、ソルダーレジスト表面とはんだ表面との段差を非接触式段差測定機を用いて測定して求めたものとした。本発明の製造方法で製造したパッケージ基板の第2の例としては、図3に示すように、フリップチップ接続端子26を含む埋込回路2の底面にビア18が接続されるものが挙げられる。なお、予備はんだ19は省略して示している。図3では、フリップチップ接続端子26の底面及びこのフリップチップ接続端子26から長手方向に延長された埋込回路2の底面の両方に、ビア18が形成されているが、この何れか一方にビア18が形成されていてもよい。つまり、この第2の例では、絶縁層3に埋め込まれているフリップチップ接続端子26の底面、このフリップチップ接続端子26から長手方向に延長された埋込回路2の底面、または、これらの両者の底面にビア18が形成される。このように底面にビア18が接続されることで、フリップチップ接続端子26またはフリップチップ接続端子26から長手方向に延長された埋込回路2が、ビア18によって絶縁層3に固定されるので、第1の例よりもフリップチップ接続端子26と絶縁層3との密着をさらに強固にすることが可能になる。本発明において、ビアとは、パッケージ基板に多層に設けられる配線層の層間を接続するものであり、例えば、配線層の層間接続用の孔をレーザ等で形成した後、この孔内にめっき等を行うことにより形成することができる。なお、フリップチップ接続端子の底面やフリップチップ接続端子から長手方向に延長された埋込回路の底面と、ビアとの接続面積を稼ぐために、ビアはいわゆるフィルドビアめっきにより形成するのが望ましい。本発明の製造方法で製造したパッケージ基板の第3の例としては、図4に示すように、フリップチップ接続端子26の長手方向の一部に凸形状27が形成されるものが挙げられる。なお、予備はんだ19は省略して示している。この凸形状27は、例えば、めっきレジストを形成して、埋込回路のフリップチップ接続端子26となる箇所の一部にパターンめっきすることによって形成することができる。また、図示しないが、例えば、絶縁層3の表面から側面の一部と上面が突出した埋込回路を形成した後、エッチングレジストを形成し、突出した埋込回路の一部が突出したまま残り、他の部分は絶縁層3の表面と面一になるようにエッチングすることによっても形成することができる。凸形状27の高さは、3μm~8μm程度が望ましく、凸形状27を設ける範囲は、フリップチップ接続端子26の短手方向幅方向の寸法の50~100で、フリップチップ接続端子26の長手方向長さ方向の寸法の10~70程度であるのが望ましい。このようにフリップチップ接続端子26の長手方向の一部に凸形状27を形成することにより、凸形状27の段差部分にはんだが溜まるので図示しない。、表面が平坦な場合に比べて、フリップチップ接続端子26の上に配置されるはんだの量を増加させることができる。また、凸形状27は、他の部分のはんだを引き寄せるきっかけとなり、はんだは、凸形状27を中心として凝集するので、突出したはんだ溜まりをフリップチップ接続端子26の長手方向の所定の位置に形成することもできる。このため、フリップチップ接続端子26に搭載される半導体素子のバンプの位置に対応して、フリップチップ接続端子26上の突出する部分を設けることができるので、フリップチップ接続端子26と半導体素子のバンプとを確実に接続することができる。本発明の製造方法で製造したパッケージ基板の第4の例としては、図5に示すように、フリップチップ接続端子26の長手方向の一部に凹み形状28が形成されるものが挙げられる。なお、予備はんだ19は省略して示している。この凹み形状28は、図示しないが、例えば、絶縁層3の表面から上面が露出した埋込回路を形成した後、エッチングレジストを形成し、上面が露出した埋込回路の上面の一部が絶縁層3の表面よりも凹み、他の部分はそのまま残るようにエッチングすることによって形成することができる。凹み形状28の深さは、3μm~8μm程度が望ましく、凹み形状28の範囲は、フリップチップ接続端子26の短手方向幅方向の寸法の50~100で、フリップチップ接続端子26の長手方向長さ方向の寸法の10~70程度であるのが望ましい。このように凹み形状28を形成することにより、この部分に溶融したはんだが溜まるので、フリップチップ接続端子26上に配置するはんだ図示しない。の量を増加させることができる。つまり、凹み形状28は、はんだを溜める容器の役割を果たし、はんだが凹み形状28の中に溜まるので、はんだフィレットを形成するのに十分なはんだをフリップチップ接続端子26上に形成することができる。本発明の製造方法で製造したパッケージ基板の第5の例としては、図6に示すように、フリップチップ接続端子26の先端が、ソルダーレジスト4の開口31内に形成されたものが挙げられる。なお、予備はんだ19は省略して示している。従来の一般的なパッケージ基板のように、絶縁層3の表面上に接着した金属箔をエッチングすることによって回路パターンが形成される場合、この回路パターンは凸状回路32であり、形成されるフリップチップ接続端子26は、その底面のみが絶縁層3と接着している。また、エッチングによって形成されるため、凸状回路32による回路パターンは、断面から見て、回路パターンの表面側よりも底面側の方が幅が細くなる、いわゆるアンダーカットを生じる。このため、フリップチップ接続端子26のサイズが微細化すると、凸状回路32による回路パターンの底面と絶縁層3との接着面積が減少するので、絶縁層3との密着力が低下し、フリップチップ接続の際にわずかな外力が加わるだけで剥がれてしまう可能性がある。そこで、絶縁層3とフリップチップ接続端子26との密着力を確保するために、ソルダーレジスト4で被覆して上側から回路パターンを固定し、ソルダーレジスト4の開口31からフリップチップ接続端子26を露出させることで、フリップチップ接続端子26の長手方向の両側をソルダーレジスト4で固定する方法が採られる。しかし、この方法では、ソルダーレジスト4の解像度の限界によって、ソルダーレジスト4の開口31の幅が規定されるため、フリップチップ接続端子26を、ソルダーレジスト4の解像度の限界よりも長くする必要があった。また、このため、回路パターンの引き回しの自由度も制限されていた。本発明のパッケージ基板1の第5の例によれば、フリップチップ接続端子26が絶縁層3の表面に上面が露出した埋込回路によって形成されるので、微細であっても密着力を確保することが可能になる。このため、ソルダーレジスト4によって、フリップチップ接続端子26の長手方向の両側に延長された回路パターンを上から被覆して固定する必要がなく、フリップチップ接続端子26の先端をソルダーレジスト4の開口31内に形成することができる。したがって、ソルダーレジスト4の解像度に制限されることなく、フリップチップ接続端子26を微細化できるので、より高密度化を図ることが可能となり、また回路パターンの設計の自由度を向上させることができる。本発明の製造方法で製造したパッケージ基板の第6の例としては、図7に示すように、フリップチップ接続端子26の長手方向の両側または片側に延長された埋込回路2が設けられたものが挙げられる。本発明のパッケージ基板の第6の例によれば、第5の例と同様に、ソルダーレジスト4の解像度に制限されることなく、フリップチップ接続端子26を微細化できるので、より高密度化を図ることが可能となり、また回路パターンの設計の自由度を向上させることができる。本発明の製造方法で製造したパッケージ基板の第7の例としては、図8に示すように、フリップチップ接続端子26の一部が、短手方向幅方向に拡張された部分33を有するものが挙げられる。フリップチップ接続端子26の先端は、ソルダーレジスト4の開口31内に形成されてもよい。なお、予備はんだ19は省略して示している。このフリップチップ接続端子26が部分的に短手方向幅方向に拡張された部分33を有することにより、絶縁層3との密着面積が拡大するため、フリップチップ接続端子26と絶縁層3との密着力をより向上させることができるとともに、予備はんだ19の量をより多く確保することができ、また、短手方向幅方向に拡張された部分33の予備はんだ19が表面張力によってそれ以外の部分のはんだを引き寄せてはんだ溜りを形成するので、はんだ溜りを所定の位置に安定して形成することができる。本発明の製造方法で製造した半導体パッケージの一例としては、図9に示すように、上記の第1から第7の例のパッケージ基板1に半導体素子15をフリップチップ接続により搭載したものが挙げられる。半導体素子15のバンプ25形成面と、半導体素子搭載用パッケージ基板1のフリップチップ接続端子26を有する絶縁層3との間に、アンダーフィル材23が充填されるのが望ましい。これによれば、アンダーフィル材23が半導体素子15のバンプ25形成面とフリップチップ接続端子26を有する絶縁層3との間の密着力を、さらに強固にすることが可能になる。したがって、高密度化に対応可能で信頼性にも優れた半導体パッケージ24を提供することができる。以下、本発明を実施例によって具体的に説明するが、本発明はこれらの実施例に限定されない。実施例1公称厚み0.06mmのプリプレグGEA-679F日立化成工業株式会社製、商品名を2枚重ね、その両側に、極薄銅箔厚3μmにキャリア銅箔厚35μmが貼り合わされたピーラブル銅箔FD-P3/35古河サーキットフォイル株式会社製、商品名を35μmの銅箔面が上記プリプレグと接着するように構成し、温度175±2°C、圧力2.5±0.2MPa、保持時間60分の条件にて真空プレスを実施し、表面が3μm銅箔の銅張積層板MCLを作製し、第1の回路基板とした。第1の回路基板に日立ビアメカニクス株式会社製ルータ加工機にてガイド穴を形成した後、ソフトエッチング液過酸化水素と硫酸を含有。にて表面を1~2μm程度エッチングし、温度110±10°C、圧力0.50±0.02MPaにてドライフィルムレジストNIT225ニチゴーモートン株式会社製、商品名をラミネートした。回路パターンの焼付けを上記ガイド穴を基準として平行露光機にて実施した後、1質量炭酸ナトリウム水溶液にてドライフィルムレジストを現像し、硫酸銅濃度60~80g/L、硫酸濃度150~200g/Lの硫酸銅めっきラインにて厚さ15~20μmのパターン電気銅めっきを施し、アミン系のレジスト剥離液にてドライフィルムレジストを剥離除去し、第2の回路基板とした。第2の回路基板の銅パターン表面を、銅表面粗化液CZ-8100メック株式会社製、製品名を用いて粗化し、第2の回路基板の両面に対し、ガラス布にエポキシ樹脂を含浸させた公称厚み0.06mmのプリプレグGEA-679F日立化成工業株式会社製、商品名を介して、35μmのキャリア銅箔付3μm銅箔MT35S3三井金属鉱業株式会社製、商品名を真空プレスにて圧力2.5±0.2MPa、温度175±2°C、保持時間60分の条件にて積層した後35μmのキャリア銅箔を剥離し、第3の回路基板とした。第3の回路基板において、X線穴あけ機を用いて内層のガイドパターンを認識、マーク中心に穴あけを実施した後、積層時に形成されたパネル端部の不要なミミを切断した。第3の回路基板表面の整面を実施し、温度110±10°C、圧力0.50±0.02MPaにてドライフィルムレジストNIT225ニチゴーモートン株式会社製、商品名をラミネートした。その後、ネガ型マスクを張り合わせた後、平行露光機にて回路パターンを焼付け、1質量炭酸ナトリウム水溶液にてドライフィルムレジストを現像してエッチングレジストを形成し、エッチングレジストのない部分の銅を塩化第二鉄水溶液で除去した後、水酸化ナトリウム水溶液にてドライフィルムレジストを除去し、第2の回路基板との接続をとるための非貫通孔設置場所となる部分にφ0.1mmのコンフォーマルマスク及びレーザー加工時の位置認識パターンを形成し、第4の回路基板とした。第4の回路基板の両面に炭酸ガスレーザー加工機LC-1C/21日立ビアメカニクス株式会社製、商品名によりビーム照射径φ0.21mm、周波数500Hz、パルス幅10μs、照射回数7ショットの条件にて1穴ずつ加工し、第2の回路基板上に非貫通孔を形成し、第5の回路基板とした。第5の回路基板を、温度80±5°C、濃度55±10g/Lの過マンガン酸ナトリウム水溶液を用いてデスミア処理を施し、無電解銅めっきにて0.4~0.8μmの厚みのめっきを行った後、電解銅めっきにて15~20μmの厚みのめっきを実施した。これにより、第2の回路基板内層と第5の回路基板外層とが、非貫通孔によって電気的に接続されたことになる。次に、第5の回路基板表面の整面を実施し、温度110±10°C、圧力0.50±0.02MPaにてドライフィルムレジストNIT225ニチゴーモートン株式会社製、商品名をラミネートした。その後、ネガ型マスクを張り合わせた後、平行露光機にて回路パターンを焼付け、1質量炭酸ナトリウム水溶液にてドライフィルムレジストを現像してエッチングレジストを形成し、エッチングレジストのない部分の銅を塩化第二鉄水溶液で除去した後、水酸化ナトリウム水溶液にてドライフィルムレジストを除去し、回路パターンを形成し、第6の回路基板とした。ここで、第6の回路基板の回路パターンは第6の回路基板の表面から凸状で形成されている。第6の回路基板において、第1の回路基板におけるピーラブル銅箔FD-P3/35古河サーキットフォイル株式会社製、商品名において、3μm銅箔と35μmキャリア銅箔の境界部に物理的な力を加えて剥離させ、2枚の第7の回路基板を得た。ここで、第7の回路基板は、一方の面には35μmキャリア銅箔との接触面であった3μm銅箔が配置されており、他方の面には第6の回路基板の凸状の回路パターン凸状回路が配置されている。第7の回路基板において、他方の面に配置されている第6の回路基板の凸状の回路パターン凸状回路をエッチングレジストで覆った後、一方の面に配置されている、35μmキャリア銅箔との接触面であった3μm銅箔を、ソフトエッチング液過酸化水素と硫酸を含有。にて除去する。これにより、一方の面には、埋込回路が形成される。また、他方の面を覆ったエッチングレジストを除去すると、他方の面には、第6の回路基板の凸状の回路パターン凸状回路が配置されている。その後、ソルダーレジスト形成、保護めっきとしてニッケル-金めっき仕上げを行い、第8の回路基板を得た。ここで、第8の回路基板においては、一方の面第7の回路基板の一方の面のソルダーレジストには開口が設けられ、この開口内にはライン/スペースが20μm/20μm40μmピッチのフリップチップ接続端子となる埋込回路が配置されている。ソルダーレジストの開口によって規定されるフリップチップ接続端子の長手方向の寸法フリップチップ接続端子の長さは、約100μmである。第8の回路基板に対して、フリップチップ接続端子となる埋込回路上に、ポリエチンレンテレフタレートの基材上に、粘着層を形成し、はんだ粒子を保持したPPSシート千住金属工業株式会社製、商品名を用いて、予備はんだを形成し、第9の回路基板を得た。PPSシートとフリップチップ接続端子との加熱加圧は、200~220°Cの温度で保持し、加圧は、まず8~10kNで45秒程度保持した後、次に15~20kN程度で45秒程度保持した。予備はんだ用のはんだには、Sn-Ag-Cu系を用いた。フリップチップ接続端子上のはんだ粒子にフラックスを塗布した後、赤外線リフロー装置を用いて、ピーク温度260°Cの条件でリフローを行なった。第9の回路基板に対して、パッケージサイズに切断加工を施すことにより、第10の回路基板を得た。この第10の回路基板は、図2に示すように、絶縁層3と、この絶縁層3の表面に上面が露出するように設けられた埋込回路2と、絶縁層3上及び埋込回路2上に設けられたソルダーレジスト4とを有し、このソルダーレジスト4に設けられた開口31内の埋込回路2がフリップチップ接続端子26を形成する半導体素子搭載用パッケージ基板を形成している。また、このフリップチップ接続端子26を被覆する予備はんだ19の厚さは、7~10μmであった。ここで、はんだの厚さは、非接触段差測定機であるハイソメットユニオン光学株式会社製、商品名。ハイソメットは登録商標。を用い、予備はんだ19を形成する前後において、ソルダージストとフリップチップ接続端子26との段差を測定することにより測定した。この第10の回路基板は2層構造のパッケージ基板となるが、第6の回路基板形成後に、第6の回路基板の銅パターン上に第2回目の絶縁樹脂積層を形成し、非貫通孔を設けて、銅メッキと配線を形成する工程を繰り返し行い、目的の層数の回路形成が完了した後、キャリア銅箔の剥離と極薄銅箔の除去及びパッケージサイズに切断加工を施す工程を実施することにより、3層構造、4層構造、n層構造のパッケージ基板が形成可能となる。図9に示すように、第10の回路基板パッケージ基板1を作製した後、半導体素子15をフリップチップ接続により搭載した。フリップチップ接続は、第10の回路基板上のフリップチップ接続端子26と半導体素子15のバンプ25銅ピラー上にSn-3.0Ag-0.5Cuはんだを形成したもので、40μmピッチ、高さ25μm。とが対向するように位置合わせした後、超音波フリップチップボンダーSH-50MP株式会社アルテクス製、製品名を用いてフリップチップ接続を行なった。フリップチップ接続の圧着条件は、超音波を併用しつつ、230°Cに昇温し1バンプ当たり50gの加圧を行いながら、4秒間保持した。その後、半導体素子15のバンプ25形成面と、第10の回路基板パッケージ基板1のフリップチップ接続端子26を有する絶縁層3との間に、アンダーフィル材23を充填し、半導体パッケージ24を得た。比較例1第8の回路基板に対して、フリップチップ接続端子となる埋込回路上に、はんだペーストを印刷しリフローすることによって予備はんだを形成し、第9の回路基板を得た。予備はんだ用のはんだペーストには、Sn-Ag-Cu系のエコソルダーM705千住金属工業株式会社製、商品名。エコソルダーは、登録商標。を用い、リフローには赤外線リフロー装置を用いて、ピーク温度260°Cの条件で行なった。これ以外は、実施例1と同様にして、第10の回路基板及び半導体パッケージを得た。フリップチップ接続端子を被覆する予備はんだの厚さは、5~15μmであった。参考例1第8の回路基板に対して、フリップチップ接続端子となる埋込回路上に、ポリエチンレンテレフタレートの基材上に、粘着層を形成し、はんだ粒子を保持したPPSシート千住金属工業株式会社製、商品名を用いて、予備はんだを形成し、第9の回路基板を得た。PPSシートとフリップチップ接続端子との加熱加圧は、200~220°Cの温度で保持し、加圧は、15~20kN程度で90秒程度保持した。予備はんだ用のはんだには、Sn-Ag-Cu系を用いた。フリップチップ接続端子上のはんだ粒子にフラックスを塗布した後、赤外線リフロー装置を用いて、ピーク温度260°Cの条件でリフローを行なった。これ以外は、実施例1と同様にして、第10の回路基板及び半導体パッケージを得た。フリップチップ接続端子を被覆する予備はんだの厚さは、5~8μmであった。実施例2実施例1と同様にして、第8の回路基板を形成した。ここで、図3に示すように、ソルダーレジスト4には開口31が設けられ、この開口31内にはフリップチップ接続端子26となる埋込回路2が配置されている。また、フリップチップ接続端子26を含む埋込回路2の底面にビア18が接続されている。これ以降は、実施例1と同様にして、第9の回路基板、第10の回路基板パッケージ基板及び半導体パッケージを形成した。フリップチップ接続端子を被覆する予備はんだの厚さは、7~10μmであった。実施例3実施例1と同様にして、第7の回路基板を形成した。この第7の回路基板において、35μmキャリア銅箔との接触面であった3μm銅箔をソフトエッチング液過酸化水素と硫酸を含有。にて除去する前に、35μmキャリア銅箔との接触面であった3μm銅箔面上にめっきレジストを形成して、埋込回路のフリップチップ接続端子となる箇所の一部にパターン電気銅めっきすることによって、凸形状を形成した。その後、35μmキャリア銅箔との接触面であった3μm銅箔をソフトエッチング液過酸化水素と硫酸を含有。にて除去した後、ソルダーレジスト形成、保護めっきとしてのニッケル-金めっき仕上げを行い、第8の回路基板を形成した。ここで、図4に示すように、ソルダーレジスト4には開口31が設けられ、この開口31内にはフリップチップ接続端子26となる埋込回路2が配置されている。また、フリップ接続端子26の長手方向の一部には、凸形状27が形成されており、この凸形状27の高さは5μm程度である。凸形状27の範囲はフリップチップ接続端子26の短手方向の寸法の100で、フリップチップ接続端子26の長手方向の寸法の30程度である。これ以降は、実施例1と同様にして、第9の回路基板、第10の回路基板パッケージ基板及び半導体パッケージを形成した。フリップチップ接続端子を被覆する予備はんだの厚さは、9~12μmであった。実施例4実施例1と同様にして、第7の回路基板を形成した。第7の回路基板において、35μmキャリア銅箔との接触面であった3μm銅箔を、ソフトエッチング液過酸化水素と硫酸を含有。にて除去して絶縁層の表面から上面が露出した埋込回路を形成した後、エッチングレジストを形成し、上面が露出した埋込回路の上面の一部が絶縁層の表面よりも凹み、他の部分はそのまま残るようにエッチングすることによって形成した。その後、ソルダーレジスト形成、保護めっきとしてのニッケル-金めっき仕上げを行い、第8の回路基板を得た。ここで、図5に示すように、ソルダーレジスト4には開口31が設けられ、この開口31内にはフリップチップ接続端子26となる埋込回路2が配置されている。また、フリップ接続端子26の長手方向の一部には、凹み形状28が形成されており、この凹み形状28の深さは5μm程度である。凹み形状28の範囲はフリップチップ接続端子26の短手方向の寸法の100で、フリップチップ接続端子26の長手方向の寸法の30程度である。これ以降は、実施例1と同様にして、第9の回路基板、第10の回路基板パッケージ基板及び半導体パッケージを形成した。フリップチップ接続端子を被覆する予備はんだの厚さは、9~12μmであった。実施例5実施例1と同様にして、第8の回路基板を形成した。ここで、図6に示すように、ソルダーレジスト4には開口31が設けられ、この開口31内には、フリップチップ接続端子26となる埋込回路2が配置されている。また、フリップチップ接続端子26の先端は、ソルダーレジスト4の開口31内に形成されている。これ以降は、実施例1と同様にして、第9の回路基板、第10の回路基板パッケージ基板及び半導体パッケージを形成した。フリップチップ接続端子を被覆する予備はんだの厚さは、7~10μmであった。実施例6実施例1と同様にして、第8の回路基板を形成した。ここで、図7に示すように、ソルダーレジスト4には開口31が設けられ、この開口31内には、フリップチップ接続端子26となる埋込回路2が配置されている。また、フリップチップ接続端子26の長手方向の両側または片側に延長された埋込回路2が設けられている。これ以降は、実施例1と同様にして、第9の回路基板、第10の回路基板パッケージ基板及び半導体パッケージを形成した。フリップチップ接続端子を被覆する予備はんだの厚さは、7~10μmであった。実施例7実施例1と同様にして、第8の回路基板を形成した。ここで、図8に示すように、ソルダーレジスト4には開口31が設けられ、この開口31内には、フリップチップ接続端子26となる埋込回路2が配置されている。また、フリップチップ接続端子26の長手方向の一部が、短手方向幅方向に拡張された部分33を形成している。つまり、フリップチップ接続端子26が部分的に短手方向幅方向に拡張された部分33を形成している。これ以降は、実施例1と同様にして、第9の回路基板、第10の回路基板パッケージ基板及び半導体パッケージを形成した。フリップチップ接続端子を被覆する予備はんだの厚さは、7~10μmであった。比較例2実施例1と同様にして、第7の回路基板を得た。ここで、第7の回路基板は、一方の面には35μmキャリア銅箔との接触面であった3μm銅箔が配置されており、他方の面には第6の回路基板の凸状回路による回路パターンが配置されている。この第7の回路基板において、他方の面に配置されている第6の回路基板の凸状回路による回路パターンをエッチングレジストで覆った後、一方の面に配置されている、35μmキャリア銅箔との接触面であった3μm銅箔を、ソフトエッチング液過酸化水素と硫酸を含有。にて除去する。これにより、一方の面には、埋込回路が形成されている。また、他方の面を覆ったエッチングレジストを除去すると、他方の面には、第6の回路基板の凸状回路による回路パターンが配置されている。その後、ソルダーレジスト形成、保護めっきとしてのニッケル-金めっき仕上げを行い、第11の回路基板を得た。ここで、第11の回路基板においては、他方の面第7の回路基板の他方の面のソルダーレジストには開口が設けられ、この開口内にはライン/スペースが20μm/20μm40μmピッチのフリップチップ接続端子となる、凸状回路による回路パターンが配置されている。第11の回路基板に対して、フリップチップ接続端子となる、凸状回路による回路パターン上に、実施例1と同様の方法で予備はんだを形成し、第12の回路基板を得た。第12の回路基板に対して、パッケージサイズに切断加工を施すことにより、第13の回路基板を得た。この第13の回路基板は、図10に示すように、絶縁層3と、この絶縁層3の表面に設けられた凸状回路32による回路パターンと、絶縁層3上及び凸状回路32による回路パターン上に設けられたソルダーレジスト4とを有し、このソルダーレジスト4に設けられた開口31内の凸状回路32による回路パターンがフリップチップ接続端子26を形成するパッケージ基板を形成している。また、このフリップチップ接続端子26を被覆する予備はんだ19の厚さは、5~10μmであった。その後、実施例1と同様にして、半導体パッケージを得た。表1に、実施例1~7、参考例1、比較例1、2のパッケージ基板について、フリップチップ接続端子の断面形状、はんだ厚みを調べた結果を示す。フリップチップ接続端子の断面形状の観察結果から、実施例1~7、比較例1、参考例1では、フリップチップ接続端子の側面及び底面は絶縁層に埋め込まれて密着しており、断面形状はほぼ矩形でアンダーカットは認められなかった。一方、比較例2では、凸状回路であるため、フィリップチップ接続端子の底面のみが絶縁層と密着していた。また、フリップチップ接続端子の断面形状にアンダーカットが観察され、最も狭い箇所では、トップ幅表面側の幅に対して半分未満の幅となっていた。予備はんだの厚みの測定結果から、実施例1~7では、はんだ厚みは7~10μmまたは9~12μmであり、フリップチップ接続には十分なはんだ量が、高い厚み精度で得られた。参考例1では、はんだ厚みが5~8μmであり、はんだ厚みの精度は高いが、実施例1に比べるとはんだ量が少なかった。一方、比較例1では、はんだ厚みは5~15μmとばらつきが大きかった。比較例2では、はんだがフリップチップ端子の側面に回り込み、フリップチップ端子上のはんだ厚みは5~10μmと薄くなった。フリップチップ接続端子の断面形状は、マイクロセクションを作製し、金属顕微鏡で断面を観察することにより行った。フリップチップ接続端子上のはんだの厚みは、非接触段差測定機であるハイソメットユニオン光学株式会社製、商品名。ハイソメットは登録商標。を用い、予備はんだを形成する前後において、ソルダージストとフリップチップ接続端子との段差を測定することにより測定した。はんだブリッジの有無及びはんだフィレットの状態は、実体顕微鏡を用いて10倍で観察することにより確認した。