酸化物半導体層の少なくとも一部がゲート絶縁層を介してゲート電極と重畳し、前記酸化物半導体層にチャネル形成領域が形成されるように構成され、前記酸化物半導体層のチャネル形成領域は、光を照射して光源をオフ状態とした後の光応答性が二種類のモードを示すことを特徴とする半導体装置。請求項1において、前記酸化物半導体層は、1pA以上10nA以下の光電流値を有していることを特徴とする半導体装置。請求項1または請求項2において、前記酸化物半導体層は、In、Zn、Gaのいずれか一を少なくとも含むことを特徴とする半導体装置。請求項1乃至3のいずれか一において、前記酸化物半導体層は、光照射後100秒後の光電流値が400aA/μm以上0.1pA/μm以下であることを特徴とする半導体装置。光を照射して光源をオフ状態とした後の光応答性が二種類のモードを示す酸化物半導体層をチャネル形成領域とし、前記チャネル形成領域を有するトランジスタが画素部に設けられていることを特徴とする半導体装置。請求項5において、前記酸化物半導体層は、1pA以上10nA以下の光電流値を有していることを特徴とする半導体装置。請求項5または請求項6において、前記酸化物半導体層は、In、Zn、Gaのいずれか一を少なくとも含むことを特徴とする半導体装置。請求項5乃至7のいずれか一において、前記酸化物半導体層は、光照射後100秒後の光電流値が400aA/μm以上0.1pA/μm以下であることを特徴とする半導体装置。金属酸化物でなる酸化物半導体は、バンドギャップが3eV程度あり可視光においては本来透光性を有するものである。しかしながら、強い光を照射した際に膜が劣化光劣化と呼ぶする性質を有していることが知られている。このような酸化物半導体を用いたトランジスタの光による特性変化に対し、それを改善する方法は何ら示されていないため、新材料と期待されつつも実用化が遅れる原因となっている。また、液晶表示装置では、バックライトを使用するため、バックライトの光が酸化物半導体を用いたトランジスタに照射されることで、例えば、光励起によりトランジスタのオフ状態でリーク電流が生じて表示品位の低下を招く恐れや、光劣化を引き起こす恐れがある。また、金属酸化物でなる酸化物半導体の単膜は、約10μAの光電流値を有していることが知られている。本発明の一態様は、光劣化が最小限に抑えられ、電気特性が安定したトランジスタを提供することを課題とする。光電流のメカニズムについて以下に説明する。半導体中のキャリアは式1及び式2に示す連続方程式によって記述できる。なお、上記2つの式において、tは時間、xは位置、qは電荷である。ここで、n、pは電子及び正孔のキャリア密度、Jn、Jpは電子と正孔の電流値、Gn、Gpは電子と正孔の生成Generation確率、Rn、Rpは再結合Recombination確率を表す。正孔キャリア数を熱平衡状態の正孔キャリア数p0と熱平衡状態にない正孔キャリア数Δpに分ける。正孔のキャリア密度は、式3で表すことができる。バンドギャップ以上のエネルギーを持つ光を半導体中に照射すると、その吸収過程において価電子帯の電子が伝導帯へ遷移し、正孔の生成が起きる。その生成確率をG0pとすると、再結合確率は以下の式4に表される。ここでτpは生成された正孔の緩和時間を表す。光をデバイス内に均一に当てる場合には、ソース方向、またはドレイン方向の拡散項は無視出来るとすると、連続方程式は以下の式5になる。これを初期の光電流は0であるとして解くと、キャリア濃度は以下の式6で表される。また、光をオフにした時の時間をt0とすると、キャリア濃度は以下の式7になる。光電流は過剰キャリア濃度に比例する為、電流式は以下の式8になる。緩和時間τは、キャリアの再結合のモデルに依存する。この再結合の過程は、多くの場合が考えられるが、基本的には直接再結合と間接再結合SRH型再結合の2つが挙げられる。さらに、トラップでも、例えば、正孔を捉えることができるが、なかなか電子を捉えることができず、再結合が起きにくいトラップも存在する。このトラップをsafeトラップと呼ぶことにする。図6Aにsafeトラップの模式図を示し、図6Bにトラップ後の熱による遷移を示す模式図を示す。トラップの位置が真性フェルミ準位よりも価電子帯に近く、電子がトラップされづらい為、safeトラップに捉えられた正孔の一部は熱により価電子帯に遷移することで、電気伝導に寄与することができる。safeトラップが存在する半導体の光応答は、二種類のモードを示す事になる。本明細書で開示する本発明の一態様は、光応答の二種類のモードを示す酸化物半導体層を用いることによって、光劣化が最小限に抑えられ、電気特性が安定したトランジスタを実現する。なお、光応答の二種類のモードを示す酸化物半導体層は、1pA以上、好ましくは10pA以上10nA以下の光電流値を有している。また、25°Cにおける酸化物半導体層は、光照射後100秒後の光電流値が400aA/μm以上0.1pA/μm以下であり、光劣化が最小限に抑えられる。光応答の二種類のモードの存在は、キャリアがsafeトラップに捉えられるまでの平均時間τ1が十分大きい場合、光電流の時間変化の結果において、急速に立ち下がる部分とゆっくり下がる部分があることから確認できる。safeトラップを考慮に入れると、τ1殆どの過剰キャリアがsafeトラップに捉えられ終わった時刻以降の電流式は以下の式9に表される。なお、τ2はキャリアがsafeトラップに滞在する平均時間を表す。キャリアがsafeトラップに捉えられるまでの平均時間τ1及びキャリアがsafeトラップに滞在する平均時間τ2から、トラップ準位を見積もることは、欠陥を評価することにも繋がる。このτ1、τ2を用いた評価方法を光応答欠陥評価法、略してPDEMPhotoresponseDefectEvaluationMethodとも呼ぶ。酸化物半導体を用いたトランジスタを画素に配置した液晶表示装置は、光劣化に対して高い信頼性を有する。以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、その形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。実施の形態1本実施の形態では、実際に酸化物半導体を用いたTEGを作製し、そのTEGを用いて600秒間の光輝度17000cd/cm2を照射した前後の光応答性を測定した結果を元に、光応答性のグラフ光電流時間依存性グラフを作成する。評価に使用したTEGの構造はチャネル長L200μm、チャネル幅W2.09cm、In-Ga-Zn-O膜の厚い部分の膜厚は50nm、In-Ga-Zn-O膜の薄い部分の膜厚は25nmである。このTEGの断面構造を図7Bに示す。図7Bにおいて、ガラス基板101上に、In-Ga-Zn-O膜102を形成し、In-Ga-Zn-O膜102上に第1の電極103、及び第2の電極104を設けている。この第1の電極103、及び第2の電極104の上面形状を図7Aに示している。第1の電極103と第2の電極104の間隔は200μmであり、その間隔と重なるIn-Ga-Zn-O膜102の領域は、図7Bに示すように、第1の電極103または第2の電極104と重なる領域と比べて25nmと薄くなっている。また、In-Ga-Zn-O膜102が露出しないように絶縁層105が第1の電極103及び第2の電極104上に設けられている。In-Ga-Zn-O膜102に照射する光を発光する光源は白色LEDモリテックス製MDBL-CW100を使用した。この白色LEDのスペクトルを図9に示す。温度特性を見る為に、3つのサンプルを作製し、それぞれ25°C、85°C、150°Cと条件振りも行った。3つのサンプルの作製プロセスを以下に示す。組成比として、In2O3:Ga2O3:ZnO=1:1:1[mol数比]の酸化物ターゲットを用いたスパッタ法により、ガラス基板126.6mm×126.6mm上に膜厚50nmのIn-Ga-Zn-O膜を成膜する。なお、In-Ga-Zn-O膜の成膜条件は、成膜温度を室温とし、アルゴン流量を10sccm、酸素流量を5sccmとし、圧力0.4Pa、電力500Wとする。次いで、窒素雰囲気下で450°C、1時間の加熱処理を行う。この加熱処理は、窒素、またはヘリウム、ネオン、アルゴン等の希ガスに、水、水素などが含まれない雰囲気、例えば雰囲気の露点が-40°C以下、好ましくは-60°C以下であることが好ましい。または、加熱処理装置に導入する窒素、またはヘリウム、ネオン、アルゴン等の希ガスの純度を、6N99.9999以上好ましくは7N99.99999以上即ち不純物濃度を1ppm以下、好ましくは0.1ppm以下とすることが好ましい。加熱処理後にスパッタ法により膜厚50nmの窒化チタン膜、膜厚50nmのチタン膜、膜厚200nmのアルミニウム膜、膜厚50nmのチタン膜の順に積層して導電膜の積層を形成する。フォトリソグラフィ工程により導電膜の積層上にレジストマスクを形成し、選択的にエッチングを行って第1の電極103及び第2の電極104を形成した後、O2アッシングを行って露呈しているIn-Ga-Zn-O膜の膜厚を部分的に25nmと薄くし、レジストマスクを除去する。次いで、酸化シリコンターゲットを用いるスパッタ法により、第1の電極103及び第2の電極104上に膜厚300nmの酸化シリコン膜を成膜する。次いで、フォトリソグラフィ工程により酸化シリコン膜上にレジストマスクを形成し、選択的にエッチングを行って絶縁層105を形成する。その後窒素雰囲気で250°C、1時間の加熱処理を行う。最後にガラス基板を10mm×10mm毎に1つのTEGが配置されるように、それぞれ分断し、17000cd/cm2の白色光を600秒照射した後、光源をオフにした直後の時刻を0として測定を行った。図1は光照射後の酸化物半導体層の光応答性を示したグラフである。なお、図1において横軸を時刻、縦軸を電流値としている。また、時刻0において光源をオフとしている。また、図2は、図1における0~100secの領域を拡大したグラフである。また、図1に対応する数値を表にしたのが、表1である。表1では、光照射後の1μm当たりの光電流値も換算によって求めた。25°Cにおける酸化物半導体層への光照射後100秒後の1μm当たりの光電流値が59.3fA/μmとなっている。また、上記3つのサンプルとは一部異なる条件でTEGを作製した。第4のサンプルと第5のサンプルは、In-Ga-Zn-O膜の成膜条件として、成膜温度を室温とし、アルゴン流量を10.5sccm、酸素流量を4.5sccmとし、電力100Wとする。なお、その他の成膜条件や膜厚は同じとする。そして、第4のサンプルは、窒素雰囲気下で650°C、1時間の加熱を行った。また、第5のサンプルは窒素雰囲気下で650°C、1時間の加熱後に酸素および窒素を含む雰囲気下で450°C、1時間の熱処理を行った。以降の工程は3つのサンプルと同じ工程でTEGを作製した。17000cd/cm2の白色光を600秒照射した後、光源をオフにした後の光応答性の測定を行い、第4のサンプルの光応答性の結果をOS膜1と表記し、第5のサンプルの光応答性の結果をOS膜2として表記して、図3にログスケールで示した。また、17000cd/cm2の白色光を600秒照射した後、光源をオフにした直後の時刻を0として光照射後の光応答性の結果を図4にリニアースケールで示した。図3及び図4において、比較例として用いた金属酸化物でなる酸化物半導体の単膜OS膜1は、約1μA以上10μA以下の光電流値を有している。一方、本実施の形態の酸化物半導体の単膜OS膜2は、約10pA以上10nA以下の光電流値を有している。本実施の形態の酸化物半導体の単膜OS膜2は、光応答性において立ち上がりと立ち下がりが急峻であり、電流値が非常に少ない結果となっている。バンドギャップ以上のエネルギーを持つ350nmの光を照射した場合においても同様の傾向が見られている。式9に示す電流式より、τ2のフィッティングができる。対数グラフである図2の20sec~100secの領域を線形とし、フィッティングを行った。また、τ1の見積もり方法については図5に示す。測定時間分解能が1[sec]である為、白色光の照射をオフ状態とした直後の時刻0[sec]付近の急峻性を捉えきれず、真のτ1よりも長めに見積もられている可能性がある。表2に各温度における抽出したτ1とτ2を示す。測定時間分解能から考慮すると、τ1は各温度でほぼ同じとみなせるので、τ2も温度に依存しないとする。何故ならば、τ1とτ2はトラップ密度に依存している為である。一方で図2より、温度が高いほど電流の減少する割合が減ってくる。これは温度が高いほどキャリアがトラップから熱励起される確率が上がる為である。光応答性の曲線グラフが二段階となっているのは、伝導帯や価電子帯近傍にsafeトラップが存在している為である。急峻な緩和時間τ1と緩やかな緩和時間τ2をフィッティングして求めたところ、温度依存性は小さく、この二種類の緩和時間τ1とτ2はトラップ密度に依存している値であるといえる。一方で電流減少比の温度依存性から、伝導帯や価電子帯近傍に存在するsafeトラップは非常に浅いトラップであるといえる。また、チャネル長の長さを変更して、表1と同じ測定を行った。評価に使用したTEGの構造はそれぞれチャネル長L50μm、100μm、200μm、500μmとし、チャネル幅W2.09cmとして測定を行った結果を表3に示す。なお、測定温度は25°Cである。また、光照射後の1μm当たりの光電流値も換算によって求め、表3に示した。チャネル長L50μmのTEGにおいて、酸化物半導体層への光照射後100秒後のチャネル長1μm当たりの光電流値が97.7fA/μmとなっている。また、チャネル長L100μmのTEGにおいて、酸化物半導体層への光照射後100秒後のチャネル長1μm当たりの光電流値が42.5fA/μmとなっている。また、チャネル長L200μmのTEGにおいて、酸化物半導体層への光照射後100秒後のチャネル長1μm当たりの光電流値が13.7fA/μmとなっている。また、チャネル長L500μmのTEGにおいて、酸化物半導体層への光照射後100秒後のチャネル長1μm当たりの光電流値が413aA/μmとなっている。このように、25°Cにおける酸化物半導体層は、光照射後100秒後の光電流値が400aA/μm以上0.1pA/μm以下であり、光劣化が最小限に抑えられ、この酸化物半導体層を用いることによって電気特性が安定したトランジスタを実現することができる。なお、本実施の形態では、TEGを一例に示したが、特に限定されず、例えば同じ酸化物半導体を用いたトランジスタは、光劣化が最小限に抑えられ、安定した電気特性を得ることができる。また、同じ酸化物半導体を用いたトランジスタを画素に配置した液晶表示装置は、光劣化に対して高い信頼性を有する。実施の形態2本実施の形態では、本明細書に開示する液晶表示装置に適用できるトランジスタの例を示す。本明細書に開示する液晶表示装置に適用できるトランジスタの構造は特に限定されず、例えばトップゲート構造、又はボトムゲート構造のスタガ型及びプレーナ型などを用いることができる。また、トランジスタはチャネル形成領域が一つ形成されるシングルゲート構造でも、二つ形成されるダブルゲート構造もしくは三つ形成されるトリプルゲート構造であっても良い。また、チャネル領域の上下にゲート絶縁層を介して配置された2つのゲート電極層を有する、デュアルゲート型でもよい。なお、図8A乃至Dにトランジスタの断面構造の一例を以下に示す。図8A乃至Dに示すトランジスタは、半導体として酸化物半導体を用いるものである。酸化物半導体を用いることのメリットは、比較的簡単かつ低温のプロセスで高い移動度と低いオフ電流が得られることである。図8Aに示すトランジスタ410は、ボトムゲート構造の薄膜トランジスタの一つであり、逆スタガ型薄膜トランジスタともいう。トランジスタ410は、絶縁表面を有する基板400上に、ゲート電極層401、ゲート絶縁層402、酸化物半導体層403、ソース電極層405a、及びドレイン電極層405bを含む。また、トランジスタ410を覆い、酸化物半導体層403に積層する絶縁層407が設けられている。絶縁層407上にはさらに保護絶縁層409が形成されている。絶縁層407は、酸化物半導体層403と接し、その材料は、GaOXX>0や、SiOXX>0や窒化物窒化チタンを除くなどを用いることができる。特にGaOXを用いる場合、バックチャネルの帯電を防止する帯電防止膜として機能させることができる。図8Bに示すトランジスタ420は、チャネル保護型チャネルストップ型ともいうと呼ばれるボトムゲート構造の一つであり逆スタガ型薄膜トランジスタともいう。トランジスタ420は、絶縁表面を有する基板400上に、ゲート電極層401、ゲート絶縁層402、酸化物半導体層403、酸化物半導体層403のチャネル形成領域を覆うチャネル保護層として機能する絶縁層427、ソース電極層405a、及びドレイン電極層405bを含む。また、トランジスタ420を覆い、保護絶縁層409が形成されている。図8C示すトランジスタ430はボトムゲート型の薄膜トランジスタであり、絶縁表面を有する基板である基板400上に、ゲート電極層401、ゲート絶縁層402、ソース電極層405a、ドレイン電極層405b、及び酸化物半導体層403を含む。また、トランジスタ430を覆い、酸化物半導体層403に接する絶縁層407が設けられている。絶縁層407上にはさらに保護絶縁層409が形成されている。トランジスタ430においては、ゲート絶縁層402は基板400及びゲート電極層401上に接して設けられ、ゲート絶縁層402上にソース電極層405a、ドレイン電極層405bが接して設けられている。そして、ゲート絶縁層402、及びソース電極層405a、ドレイン電極層405b上に酸化物半導体層403が設けられている。図8Dに示すトランジスタ440は、トップゲート構造の薄膜トランジスタの一つである。トランジスタ440は、絶縁表面を有する基板400上に、絶縁層437、酸化物半導体層403、ソース電極層405a、及びドレイン電極層405b、ゲート絶縁層402、ゲート電極層401を含み、ソース電極層405a、ドレイン電極層405bにそれぞれ配線層436a、配線層436bが接して設けられ電気的に接続している。本実施の形態では、上述のとおり、半導体層として酸化物半導体層403を用いる。酸化物半導体層403に用いる酸化物半導体としては、少なくともIn、Ga、Sn及びZnから選ばれた一種以上の元素を含有する。例えば、四元系金属酸化物であるIn-Sn-Ga-Zn-O系酸化物半導体や、三元系金属酸化物であるIn-Ga-Zn-O系酸化物半導体、In-Sn-Zn-O系酸化物半導体、In-Al-Zn-O系酸化物半導体、Sn-Ga-Zn-O系酸化物半導体、Al-Ga-Zn-O系酸化物半導体、Sn-Al-Zn-O系酸化物半導体や、二元系金属酸化物であるIn-Zn-O系酸化物半導体、Sn-Zn-O系酸化物半導体、Al-Zn-O系酸化物半導体、Zn-Mg-O系酸化物半導体、Sn-Mg-O系酸化物半導体、In-Mg-O系酸化物半導体や、In-Ga-O系の材料、一元系金属の酸化物であるIn-O系酸化物半導体、Sn-O系酸化物半導体、Zn-O系酸化物半導体などを用いることができる。また、上記酸化物半導体にInとGaとZn以外の元素、例えばSiO2を含ませてもよい。例えば、In-Ga-Zn-O系酸化物半導体とは、インジウムIn、ガリウムGa、亜鉛Znを有する酸化物半導体、という意味であり、その組成比は問わない。また、酸化物半導体層403は、化学式InMO3ZnOmm>0で表記される薄膜を用いることができる。ここで、Mは、Ga、Al、MnおよびCoから選ばれた一または複数の金属元素を示す。例えばMとして、Ga、Ga及びAl、Ga及びMn、またはGa及びCoなどがある。また、酸化物半導体としてIn-Zn-O系の材料を用いる場合、用いるターゲットの組成比は、原子数比で、In:Zn=50:1~1:2モル数比に換算するとIn2O3:ZnO=25:1~1:4、好ましくはIn:Zn=20:1~1:1モル数比に換算するとIn2O3:ZnO=2:1~10:1、さらに好ましくはIn:Zn=1.5:1~15:1モル数比に換算するとIn2O3:ZnO=3:4~15:2とする。例えば、In-Zn-O系酸化物半導体の形成に用いるターゲットは、原子数比がIn:Zn:O=X:Y:Zのとき、Z>1.5XYとする。トランジスタ410、420、430、440の酸化物半導体層403は、水分や水素を含まない雰囲気下で450°C以上加熱することが好ましく、例えば窒素雰囲気下で650°C、1時間の後、窒素と酸素を含む雰囲気下で450°C、1時間の加熱処理を行う。なお、窒素と酸素を含む雰囲気として、超乾燥エア露点が-40°C以下、好ましくは-60°C以下を用いて加熱処理をおこなってもよい。この熱処理によって光劣化を最小限に抑えられ、電気特性が安定したトランジスタを提供することができる。また、酸化物半導体層403を用いたトランジスタ410、420、430、440は、オフ状態における電流値オフ電流値を低くすることができる。よって、液晶表示装置の画素部に酸化物半導体層403を用いたトランジスタを用いることで、画像イメージデータ等の電気信号の保持時間を長くすることができ、書き込み間隔も長く設定できる。よって、リフレッシュ動作の頻度を少なくすることができるため、消費電力を抑制する効果を奏する。また、酸化物半導体層403を用いたトランジスタ410、420、430、440は、比較的高い電界効果移動度が得られるため、高速駆動が可能である。よって、液晶表示装置の画素部に該トランジスタを用いることで、高画質な画像を提供することができる。また、酸化物半導体層403を用いたトランジスタは、同一基板上に駆動回路部または画素部に作り分けて作製することができるため、液晶表示装置の部品点数を削減することができる。絶縁表面を有する基板400に使用することができる基板に大きな制限はないが、バリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板を用いる。ボトムゲート構造のトランジスタ410、420、430において、下地膜となる絶縁膜を基板とゲート電極層の間に設けてもよい。下地膜は、基板からの不純物元素の拡散を防止する機能があり、窒化シリコン膜、酸化シリコン膜、窒化酸化シリコン膜、又は酸化窒化シリコン膜から選ばれた一又は複数の膜による積層構造により形成することができる。ゲート電極層401の材料は、モリブデン、チタン、クロム、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウム等の金属材料またはこれらを主成分とする合金材料を用いて、単層でまたは積層して形成することができる。ゲート絶縁層402は、プラズマCVD法又はスパッタリング法等を用いて、酸化シリコン層、窒化シリコン層、酸化窒化シリコン層、窒化酸化シリコン層、酸化アルミニウム層、窒化アルミニウム層、酸化窒化アルミニウム層、窒化酸化アルミニウム層、又は酸化ハフニウム層を単層で又は積層して形成することができる。例えば、第1のゲート絶縁層としてプラズマCVD法により膜厚50nm以上200nm以下の窒化シリコン層SiNyy>0を形成し、第1のゲート絶縁層上に第2のゲート絶縁層として膜厚5nm以上300nm以下の酸化シリコン層SiOxx>0を積層して、合計膜厚200nmのゲート絶縁層とする。ソース電極層405a、ドレイン電極層405bに用いる導電膜としては、例えば、Al、Cr、Cu、Ta、Ti、Mo、Wからから選ばれた元素、または上述した元素を成分とする合金か、上述した元素を組み合わせた合金膜等を用いることができる。また、Al、Cuなどの金属層の下側又は上側の一方または双方にTi、Mo、Wなどの高融点金属層を積層させた構成としても良い。また、Al膜に生ずるヒロックやウィスカーの発生を防止する元素Si、Nd、Scなどが添加されているAl材料を用いることで耐熱性を向上させることが可能となる。ソース電極層405a、ドレイン電極層405bに接続する配線層436a、配線層436bのような導電膜も、ソース電極層405a、ドレイン電極層405bと同様な材料を用いることができる。また、ソース電極層405a、ドレイン電極層405bこれと同じ層で形成される配線層を含むとなる導電膜としては導電性の金属酸化物で形成しても良い。導電性の金属酸化物としては酸化インジウムIn2O3、酸化スズSnO2、酸化亜鉛ZnO、酸化インジウム酸化スズ合金In2O3―SnO2、ITOと略記する、酸化インジウム酸化亜鉛合金In2O3―ZnOまたはこれらの金属酸化物材料に酸化シリコンを含ませたものを用いることができる。絶縁層407、427、437は、代表的には酸化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜、または酸化窒化アルミニウム膜などの無機絶縁膜を用いることができる。保護絶縁層409は、窒化シリコン膜、窒化アルミニウム膜、窒化酸化シリコン膜、窒化酸化アルミニウム膜などの無機絶縁膜を用いることができる。また、保護絶縁層409上にトランジスタ起因の表面凹凸を低減するために平坦化絶縁膜を形成してもよい。平坦化絶縁膜としては、ポリイミド、アクリル、ベンゾシクロブテン、等の有機材料を用いることができる。また上記有機材料の他に、低誘電率材料low-k材料等を用いることができる。なお、これらの材料で形成される絶縁膜を複数積層させることで、平坦化絶縁膜を形成してもよい。このように、本実施の形態において、酸化物半導体層を含むトランジスタを用いることにより、高機能な液晶表示装置を提供することができる。