"ゲート電極と、そのゲート電極から分離絶縁層を介して離間された半導体層と、その半導体層に接続されると共に互いに離間されたソース電極およびドレイン電極とを備え、前記ソース電極と前記ドレイン電極との間において前記ゲート電極と前記ソース電極および前記ドレイン電極とが重ならない第1領域における前記分離絶縁層の厚さは、前記ゲート電極と前記ソース電極および前記ドレイン電極のうちの少なくとも一方とが重なる第2領域における前記分離絶縁層の厚さよりも小さい、薄膜トランジスタ。前記半導体層は有機半導体層である、請求項1記載の薄膜トランジスタ。前記分離絶縁層はゲート絶縁層を含み、そのゲート絶縁層は有機絶縁性材料を含む、請求項1記載の薄膜トランジスタ。前記第1領域における前記分離絶縁層の厚さは、前記ゲート電極と前記ソース電極とが重なる前記第2領域における前記分離絶縁層の厚さよりも小さいと共に、前記ゲート電極と前記ドレイン電極とが重なる前記第2領域における前記分離絶縁層の厚さよりも小さい、請求項1記載の薄膜トランジスタ。前記第1領域に設けられた段差絶縁層と、前記ゲート電極と前記半導体層、前記ソース電極および前記ドレイン電極との間に設けられたゲート絶縁層と備え、前記第1領域において前記ゲート電極は、前記段差絶縁層と前記ゲート絶縁層との間に位置し、前記分離絶縁層は前記ゲート絶縁層であり、その分離絶縁層の厚さは前記ゲート絶縁層の厚さにより表される、請求項1記載の薄膜トランジスタ。前記第1領域に設けられた前記段差絶縁層と、前記第2領域と、を覆うように前記ゲート電極が形成され、前記ゲート電極の上に前記ゲート絶縁層が形成され、前記ゲート絶縁層の上に前記半導体層が形成され、前記半導体層の上に前記ソース電極および前記ドレイン電極が形成されている請求項5記載の薄膜トランジスタ。前記第1領域に設けられた前記段差絶縁層と、前記第2領域と、を覆うように前記ゲート電極が形成され、前記ゲート電極の上に前記ゲート絶縁層が形成され、前記ゲート絶縁層の上に前記ソース電極および前記ドレイン電極が形成され、前記ゲート絶縁層、前記ソース電極および前記ドレイン電極の上に前記半導体層が形成されている、請求項5記載の薄膜トランジスタ。前記第2領域に設けられた段差絶縁層と、前記半導体層、前記ソース電極および前記ドレイン電極と前記段差絶縁層との間に設けられたゲート絶縁層とを備え、前記第2領域において前記段差絶縁層は、前記ゲート絶縁層と前記ゲート電極との間に位置し、前記分離絶縁層は前記ゲート絶縁層および前記段差絶縁層であり、その分離絶縁層の厚さは前記ゲート絶縁層の厚さと前記段差絶縁層の厚さとの和により表される、請求項1記載の薄膜トランジスタ。前記半導体層の上に前記ソース電極および前記ドレイン電極が形成され、前記半導体層、前記ソース電極および前記ドレイン電極の上に前記ゲート絶縁層が形成され、前記第2領域において前記ゲート絶縁層の上に前記段差絶縁層が形成され、前記ゲート絶縁層と、前記第2領域に設けられた前記段差絶縁層と、を覆うように前記ゲート電極が形成されている、請求項8記載の薄膜トランジスタ。前記第1領域と、前記第2領域に設けられた前記ソース電極および前記ドレイン電極と、を覆うように前記半導体層が形成され、前記半導体層の上に前記ゲート絶縁層が形成され、前記第2領域において前記ゲート絶縁層の上に前記段差絶縁層が形成され、前記ゲート絶縁層と、前記第2領域に設けられた前記段差絶縁層と、を覆うように前記ゲート電極が形成されている、請求項8記載の薄膜トランジスタ。前記第1領域における前記ゲート電極の厚さは、前記第2領域における前記ゲート電極の厚さよりも大きい、請求項1記載の薄膜トランジスタ。前記ゲート電極と前記半導体層との間に設けられたゲート絶縁層を備え、前記分離絶縁層は前記ゲート絶縁層であり、その分離絶縁層の厚さは前記ゲート絶縁層の厚さにより表される、請求項11記載の薄膜トランジスタ。前記第1領域および前記第2領域に設けられた前記ゲート電極を覆うように前記ゲート絶縁層が形成され、前記ゲート絶縁層の上に前記半導体層が形成され、前記半導体層の上に前記ソース電極および前記ドレイン電極が形成されている、請求項12記載の薄膜トランジスタ。前記ソース電極および前記ドレイン電極のうちの少なくとも一方は、複数に分岐した枝部を有する櫛形形状部を含み、前記ソース電極と前記ドレイン電極とは、前記櫛形形状部において互いに噛み合うように配置されており、前記ゲート電極は、少なくとも前記ソース電極と前記ドレイン電極部とが互いに噛み合う領域にベタ膜として設けられている、請求項1記載の薄膜トランジスタ。薄膜トランジスタを備え、その薄膜トランジスタは、ゲート電極と、そのゲート電極から分離絶縁層を介して離間された半導体層と、その半導体層に接続されると共に互いに離間されたソース電極およびドレイン電極とを備え、前記ソース電極と前記ドレイン電極との間において前記ゲート電極と前記ソース電極および前記ドレイン電極とが重ならない第1領域における前記分離絶縁層の厚さは、前記ゲート電極と前記ソース電極および前記ドレイン電極のうちの少なくとも一方とが重なる第2領域における前記分離絶縁層の厚さよりも小さい、電子機器。従来より、ゲート電極とソース電極およびドレイン電極との間の絶縁性を向上させる方策が提案されているが、実現可能性の観点において未だ改善の余地がある。なぜなら、ゲート絶縁層の形成材料として新規な材料を用いると、既存の材料を用いることができないため、材料選択の範囲が狭まってしまうからである。また、ゲート絶縁層を表面改質すると、TFTの製造プロセスが煩雑化すると共に、再現性に問題を残すからである。本技術はかかる問題点に鑑みてなされたもので、その目的は、性能向上を容易に実現することが可能な薄膜トランジスタおよび電子機器を提供することにある。本技術の薄膜トランジスタは、ゲート電極と、そのゲート電極から分離絶縁層を介して離間された半導体層と、その半導体層に接続されると共に互いに離間されたソース電極およびドレイン電極とを備えたものである。ソース電極とドレイン電極との間においてゲート電極とソース電極およびドレイン電極とが重ならない第1領域における分離絶縁層の厚さは、ゲート電極とソース電極およびドレイン電極のうちの少なくとも一方とが重なる第2領域における分離絶縁層の厚さよりも小さい。また、本技術の電子機器は、上記した本技術の薄膜トランジスタを備えたものである。本技術の薄膜トランジスタまたは電子機器によれば、半導体層は分離絶縁層を介してゲート電極から離間されており、第1領域における分離絶縁層の厚さは第2領域における分離絶縁層の厚さよりも小さい。よって、薄膜トランジスタおよび電子機器の性能向上を容易に実現できる。以下、本技術の実施形態について、図面を参照して詳細に説明する。なお、説明する順序は、以下の通りである。1.薄膜トランジスタ2.変形例3.薄膜トランジスタの適用例電子機器3-1.液晶表示装置3-2.有機EL表示装置3-3.電子ペーパー表示装置<1.薄膜トランジスタ>まず、本技術の一実施形態の薄膜トランジスタの構成について説明する。図1は薄膜トランジスタの平面構成Aおよび断面構成Bを表しており、Bに示した断面はAに示したB-B線に沿った断面である。なお、Aでは、Bに示した薄膜トランジスタの構成要素のうちの一部だけを示していると共に、Bでは、薄膜トランジスタの構成の特徴を分かりやすくするためにAとは縮尺を変更している。ここで説明する薄膜トランジスタは、チャネル層として半導体層5を備えたTFTである。このTFTは、例えば、支持基体1の上に、段差絶縁層2と、ゲート電極3と、ゲート絶縁層4と、半導体層5と、ソース電極6およびドレイン電極7とを備えている。すなわち、図1に示したTFTは、ゲート電極3が半導体層5の下側に配置されると共にソース電極6およびドレイン電極7が半導体層5の上側に配置されたボトムゲートトップコンタクト型である。なお、上側とは支持基体1から遠い側であり、下側とは支持基体1に近い側である。以下では、図1Bに示したように、ソース電極6とドレイン電極7との間においてゲート電極3とソース電極6およびドレイン電極7とが重ならない領域を非重なり領域R1第1領域とする。また、ゲート電極3とソース電極6およびドレイン電極7とが重なる領域を重なり領域R2第2領域とする。ここで言う重なりの有無は、TFTを上方図1Aにおける紙面の上側から見た際に、ソース電極6およびドレイン電極7の形成領域とゲート電極3の形成領域とが重なっているか否かを意味している。支持基体1は、例えば、プラスチック材料、金属材料または無機材料などのいずれか1種類または2種類以上により形成されている。プラスチック材料は、例えば、ポリメチルメタクリレートPMMA、ポリビニルアルコールPVA、ポリビニルフェノールPVP、ポリエーテルサルフォンPES、ポリカーボネートPC、ポリイミドPI、ポリエチレンテレフタレートPET、ポリエチレンナフタレートPEN、ポリエチルエーテルケトンPEEK、ポリアクリレートPAR、ポリフェニレンスルフィドPPSまたはトリアセチルセルロースTACなどである。金属材料は、例えば、アルミニウムAl、ニッケルNiまたはステンレスなどである。無機材料は、例えば、ケイ素Si、酸化ケイ素SiOx、窒化ケイ素SiNx、酸化アルミニウムAlOxまたは他の金属酸化物などである。ただし、酸化ケイ素には、ガラス、石英またはスピンオングラスSOGなども含まれる。この支持基体1は、ウェハなどの剛性を有する基板でもよいし、可撓性を有するフィルムまたは箔などでもよい。また、支持基体1の表面の少なくとも一部に、所定の機能を有する1層または2層以上の各種層が設けられていてもよい。この層は、例えば、密着性を確保するためのバッファ層、またはガス放出を防止するためのガスバリア層などである。なお、支持基体1は、単層でもよいし、多層でもよい。多層の場合には、上記した各種材料の層が2層以上積層されている。このように単層でも多層でもよいことは、段差絶縁層2、ゲート電極3、ゲート絶縁層4、半導体層5、ソース電極6およびドレイン電極7および後述する他の構成要素についても同様である。段差絶縁層2は、支持基体1の上に選択的に形成されており、より具体的には、少なくとも非重なり領域R1に配置されている。ただし、段差絶縁層2の形成領域から、重なり領域R2は除かれる。この段差絶縁層2は、ゲート電極3と半導体層5、ソース電極6およびドレイン電極7との間の距離、すなわちゲート電極3と半導体層5等とを離間させる分離絶縁層の厚さを異ならせるものである。この分離絶縁層の詳細については、後述する。また、段差絶縁層2は、例えば、無機絶縁性材料または有機絶縁性材料などのいずれか1種類または2種類以上を含んでいる。無機絶縁性材料は、例えば、酸化ケイ素、窒化ケイ素、酸化アルミニウム、酸化チタンTiO2、酸化ハフニウムHfOxまたはチタン酸バリウムBaTiO3などである。有機絶縁性材料は、例えば、ポリビニルフェノールPVP、ポリビニルアルコールPVA、ポリイミド、ポリアミド、ポリエステル、ポリアクリレート、ポリメタクリル酸アクリレート、エポキシ樹脂、ベンゾシクロブテンBCB、フッ素樹脂、感光性ポリイミド、感光性ノボラック樹脂またはポリパラキシリレンなどである。なお、図1Bでは、段差絶縁層2の断面形状が台形または略台形である場合を示しているが、その断面形状は特に限定されず、他の形状例えば矩形などでもよい。ゲート電極3は、非重なり領域R1に設けられた段差絶縁層2と重なり領域R2支持基体1とを覆うように形成されている。このため、ゲート電極3は、非重なり領域R1において、段差絶縁層2とゲート絶縁層4との間に位置している。このゲート電極3は、例えば、金属材料、無機導電性材料、有機導電性材料または炭素材料などのいずれか1種類または2種類以上を含んでいる。金属材料は、例えば、アルミニウム、銅Cu、モリブデンMo、チタンTi、クロムCr、ニッケル、パラジウムPd、金Au、銀Ag、白金Pt、タングステンW、タンタルTaまたはそれらを含む合金などである。無機導電性材料は、例えば、酸化インジウムIn2O3、酸化インジウムスズITO、酸化インジウム亜鉛IZOまたは酸化亜鉛ZnOなどである。有機導電性材料は、例えば、ポリエチレンジオキシチオフェンPEDOT、ポリスチレンスルホン酸PSSまたはポリアニリンPANIなどである。炭素材料は、例えば、グラファイトなどである。なお、ゲート電極3は、例えば、PEDOT/PSSなどの多層でもよい。ゲート絶縁層4は、ゲート電極3の上に形成されており、そのゲート電極3と半導体層5、ソース電極6およびドレイン電極7との間に位置している。このゲート絶縁層4は、例えば、段差絶縁層2と同様の材料を含んでいる。半導体層5に近い側におけるゲート絶縁層4の表面上面は、できるだけ平坦であることが好ましい。ゲート絶縁層4の表面平坦性は、半導体層5の電気的特性に影響を与えるからである。より具体的には、ゲート絶縁層4の表面が平坦であると、そのゲート絶縁層4の上に半導体層5も平坦に形成されやすくなる。これにより、半導体層5中における半導体分子の配向性が向上するため、電気的特性が安定化する。中でも、ゲート絶縁層4は、有機絶縁性材料を含んでいることが好ましい。有機絶縁性材料が有機溶媒などに分散または溶解された溶液を用いてゲート絶縁層4を塗布形成できるため、塗布時のレベリング平坦化作用によりゲート絶縁層4の表面が平坦化しやすいからである。半導体層5は、ゲート絶縁層4の上に形成されており、無機半導体層でもよいし、有機半導体層でもよい。無機半導体層は、例えば、シリコンなどの無機半導体材料のいずれか1種類または2種類以上を含んでいる。また、無機半導体材料は、ZnOまたはIn2O3などにドーパントが添加された透明酸化物などでもよい。有機半導体層は、例えば、以下の有機半導体材料のいずれか1種類または2種類以上を含んでいる。1ポリピロール、2ポリチオフェン、3ポリイソチアナフテンなどのイソチアナフテン、4ポリチェニレンビニレンなどのチェニレンビニレン、5ポリp-フェニレンビニレンなどのポリp-フェニレンビニレン、6ポリアニリン、7ポリアセチレン、8ポリジアセチレン、9ポリアズレン、または10ポリピレンである。11ポリカルバゾール、12ポリセレノフェン、13ポリフラン、14ポリp-フェニレン、15ポリインドール、16ポリピリダジン、17ナフタセン、ペンタセン、ヘキサセン、ヘプタセン、ジベンゾペンタセン、テトラベンゾペンタセン、ピレン、ジベンゾピレン、クリセン、ペリレン、コロネン、テリレン、オバレン、クオテリレンまたはサーカムアントラセンなどのアセン、18アセン類のうちの炭素の一部が窒素N、硫黄Sまたは酸素Oなどの原子、あるいはカルボニル基などの官能基により置換された誘導体、例えば、トリフェノジオキサジン、トリフェノジチアジンまたはヘキサセン-6,15-キノンなど、19ポリビニルカルバゾール、ポリフェニレンスルフィドまたはポリビニレンスルフィドなどの高分子材料および多環縮合体、または20上記した高分子材料と同じ繰り返し単位を有するオリゴマーである。21銅フタロシアニンなどの金属フタロシアニン、22テトラチアフルバレン、23テトラチアペンタレン、24ナフタレン1,4,5,8-テトラカルボン酸ジイミド、N,N’-ビス4-トリフルオロメチルベンジルナフタレン1,4,5,8-テトラカルボン酸ジイミドと共に、N,N’-ビス1H,1H-ペルフルオロオクチル、N,N’-ビス1H,1H-ペルフルオロブチルまたはN,N’-ジオクチルナフタレン1,4,5,8-テトラカルボン酸ジイミド誘導体、25ナフタレン2,3,6,7テトラカルボン酸ジイミドなどのナフタレンテトラカルボン酸ジイミド、26アントラセン2,3,6,7-テトラカルボン酸ジイミドなどのアントラセンテトラカルボン酸ジイミド類に代表される縮合環テトラカルボン酸ジイミド、27C60、C70、C76、C78またはC84などのフラーレン、28単層ナノチューブSWNTなどのカーボンナノチューブ、29メロシアニン色素またはヘミシアニン色素などの色素、または302,9-ジナフチル-ペリキサンテノキサンテンなどのペリキサンテノキサンテン化合物である。この他、有機半導体材料は、上記した一連の材料の誘導体でもよい。誘導体とは、上記した材料に1または2以上の置換基が導入されたものであり、その置換基の種類および導入位置などは、任意である。この半導体層5のうち、非重なり領域R1に位置する部分は、実質的に電気的特性に寄与する部分いわゆるチャネル部分である。ソース電極6およびドレイン電極7は、半導体層5の上において互いに離間されるように形成されていると共に、例えば、ゲート電極3と同様の材料を含んでいる。ここで、上記したように、半導体層5は、ゲート電極3から分離絶縁層を介して離間されている。このゲート電極3は、段差絶縁層2とゲート絶縁層4との間に位置しているため、分離絶縁層とは、ここではゲート絶縁層4である。すなわち、分離絶縁層の厚さは、ゲート絶縁層4の厚さにより表される。この半導体層5をゲート電極3から離間させるゲート絶縁層4の厚さは、一定ではなく、場所によって異なっている。具体的には、図1Bに示したように、段差絶縁層2は、支持基体1の表面のうち、少なくとも非重なり領域R1に形成されており、ゲート電極3は、非重なり領域R1における段差絶縁層2と重なり領域R2支持基体1とを被覆している。これにより、ゲート電極3のうち、段差絶縁層2の上に形成されている部分は、支持基体1の上に形成されている部分よりも半導体層5に近づいている。一方、半導体層5に近い側におけるゲート絶縁層4の表面は、ほぼ平坦である。このため、段差絶縁層2の有無により生じる段差を利用して、非重なり領域R1におけるゲート絶縁層4の厚さT1は、重なり領域R2におけるゲート絶縁層4の厚さT2よりも小さくなっている。厚さT1が厚さT2よりも小さいのは、以下の理由による。非重なり領域R1では、ゲート電極3と半導体層5との間の距離が小さくなるため、それらが互いに近づく。これにより、オン電流が減少しにくくなる。一方、重なり領域R2では、ゲート電極3とソース電極6およびドレイン電極7との間の距離が大きくなるため、それらが互いに遠ざかる。これにより、ゲート電極3とソース電極6およびドレイン電極7との間にリーク電流が流れにくくなる。非重なり領域R1におけるゲート絶縁層4の厚さT1と重なり領域R2におけるゲート絶縁層4の厚さT2との大小関係については、3種類の態様が考えられる。第1に、非重なり領域R1の厚さT1は、ゲート電極3とソース電極6との重なり領域R2における厚さT2よりも小さく、かつ、ゲート電極3とドレイン電極7との重なり領域R2における厚さT2よりも小さくなっていてもよい。第2に、非重なり領域R1の厚さT1は、ゲート電極3とソース電極6との重なり領域R2における厚さT2よりも小さくなっている一方で、ゲート電極3とドレイン電極7との重なり領域R2における厚さT2とほぼ同等でもよい。第3に、非重なり領域R1の厚さT1は、ゲート電極3とソース電極6との重なり領域R2における厚さT2とほぼ同等である一方で、ゲート電極3とドレイン電極7との重なり領域R2における厚さT2よりも小さくなっていてもよい。厚さT1が厚さT2よりも小さくなっている箇所が1箇所でも存在すれば、上記した利点が得られるからである。中でも、第1の態様が好ましい。リーク電流の発生確率がより低減するため、より高い効果が得られるからである。なお、ソース電極6およびドレイン電極7の形状平面形状は、特に限定されない。ここでは、図1Aに示したように、ソース電極6は、例えば、一端部側において複数に分岐した枝部6Aを有する櫛形形状部6Bを含んでいると共に、ドレイン電極7も同様に、複数に分岐した枝部7Aを有する櫛形形状部7Bを含んでいる。これに伴い、ソース電極6とドレイン電極7とは、櫛形形状部6B,7Bにおいて互いに噛み合うように配置されている。この互いに噛み合うとは、ソース電極6の枝部6A間に設けられた各スペースにドレイン電極7の各枝部7Aが入り込んでいると共に、ドレイン電極7の枝部7A間に設けられた各スペースにソース電極6の各枝部6Aが入り込んでいる状態を意味している。この場合において、ゲート電極3は、例えば、図1Bに示したように、少なくともソース電極6とドレイン電極7とが互いに噛み合う領域にベタ膜として設けられている。すなわち、ゲート電極3は、ソース電極6とドレイン電極7との間のチャネル領域非重なり領域R1ごとに分割形成されているのではなく、複数のチャネル領域を含む領域に全面形成されている。このように複数のチャネル領域を含む領域にゲート電極3がベタ膜として形成されていれば、そのベタ膜のゲート電極3は複数に分割形成されていてもよい。この場合には、ゲート絶縁層4の厚さT1,T2を異ならせることで、ゲート電極3をベタ膜として形成しても上記した利点を得ることができる。なお、ソース電極6またはドレイン電極7のいずれか一方だけが櫛形形状を有していてもよい。より具体的には、例えば、ソース電極6が櫛形形状部6Bを有しているのに対して、ドレイン電極7が非分岐形状直線状であってもよい。この場合には、ソース電極6とドレイン電極7とが互いに噛み合うために、ソース電極6の枝部6A間に設けられたスペースにドレイン電極7の一端部が入り込んでいればよい。この場合においても、同様の効果を得ることができる。もちろん、ドレイン電極7が櫛形形状部7Bを有しているのに対して、ソース電極6が非分岐形状であってもよい。次に、図1を参照して、上記したTFTの製造方法について説明する。なお、TFTの各構成要素の形成材料については既に詳細に説明したので、以下では、その形成材料の一例を挙げることとする。TFTを製造する場合には、最初に、ポリイミドなどのプラスチックフィルムの支持基体1の上に、段差絶縁層2を選択的に形成する。この場合には、例えば、支持基体1の表面にフォトレジストを塗布してフォトレジスト膜図示せずを形成したのち、フォトリソグラフィ法などを用いてフォトレジスト膜をパターニング露光および現像する。このフォトレジストしては、例えば、東京応化工業株式会社製のTELP-P003PMなどを用いることができる。また、少なくとも非重なり領域R1に形成されると共に重なり領域R2に形成されないように、段差絶縁層2の形成位置を位置合わせする。なお、段差絶縁層2を形成する場合には、例えば、支持基体1の表面を覆うように無機絶縁性材料または有機絶縁性材料を成膜したのち、フォトリソグラフィ法以外の方法を用いてパターニングしてもよい。このパターニング方法は、例えば、ドライエッチング法などである。この他、インクジェット法、スクリーン印刷法、オフセット印刷法またはグラビア印刷法などや、ナノインプリント法などを用いて段差絶縁層2を形成してもよい。続いて、非重なり領域R1における段差絶縁層2およびその周辺の重なり領域R2における支持基体1を覆うように、ゲート電極3を形成する。この場合には、例えば、段差絶縁層2および支持基体1を覆うように金属材料層図示せずを形成したのち、その金属材料層をパターニングする。金属材料層の形成材料は、例えば、アルミニウムなどであると共に、その形成方法は、例えば、スパッタリング法、蒸着法または化学気相成長CVD法などの気相成長法である。また、金属材料層のパターニング方法は、例えば、エッチング法などである。このエッチング法は、イオンミリング法または反応性イオンエッチングRIE法などのドライエッチング法でもよいし、ウェットエッチング法でもよい。なお、金属材料層をパターニングする場合には、フォトリソグラフィ法または紫外線描画法などを併用してもよい。この場合には、例えば、金属材料層の表面にフォトレジストを塗布してフォトレジスト膜を形成してから、フォトリソグラフィ法などを用いてフォトレジスト膜をパターニングしたのち、そのフォトレジスト膜をマスクとして金属材料層をエッチングする。ただし、フォトレジスト膜に代えて金属膜などをマスクとして用いてもよい。続いて、ゲート電極3を覆うようにゲート絶縁層4を形成する。この場合には、例えば、PVPが任意の有機溶媒などに溶解された溶液を準備したのち、その溶液を塗布してから乾燥させる。この塗布方法は、例えば、スピンコート法、エアドクタコータ法、ブレードコータ法、ロッドコータ法、ナイフコータ法、スクイズコータ法、リバースロールコータ法、トランスファーロールコータ法、グラビアコータ法、キスコータ法、キャストコータ法、スプレーコータ法、スリットオリフィスコータ法、カレンダーコータ法または浸漬法などである。この場合には、必要に応じて、乾燥速度を向上させるために加熱してもよい。このゲート絶縁層4の形成工程では、流動性を有する溶液の表面が塗布時または塗布後にレベリングされるため、段差絶縁層2の存在に起因して下地の表面が凹凸を有しているにもかかわらず、ゲート絶縁層4の表面が平坦化される。これにより、ゲート絶縁層4の形成時において、非重なり領域R1におけるゲート絶縁層4の厚さT1は、重なり領域R2におけるゲート絶縁層4の厚さT2よりも小さくなる。なお、ゲート電極3を形成するために用いた金属材料層の形成方法と同様の方法を用いて、ゲート絶縁層4を形成してもよい。この場合には、上記したように厚さT1を厚さT2よりも小さくするために、必要に応じて、ゲート絶縁層4の表面を平坦化してもよい。この平坦化方法は、例えば、エッチング法または研磨法なである。続いて、ゲート絶縁層4の上に半導体層5を形成する。この半導体層5として有機半導体層を形成する場合に用いる形成材料は、例えば、ペンタセンなどである。また、半導体層5の形成方法は、例えば、1抵抗加熱蒸着法、スパッタリング、蒸着法またはCVD法などの気相成長法、2スピンコート法、エアドクタコータ法、ブレードコータ法、ロッドコータ法、ナイフコータ法、スクイズコータ法、リバースロールコータ法、トランスファーロールコータ法、グラビアコータ法、キスコータ法、キャストコータ法、スプレーコータ法、スリットオリフィスコータ法、カレンダーコータ法または浸漬法などの塗布法である。これらの形成方法は、半導体層5の形成材料などの条件に応じて適宜選択可能である。なお、半導体層5の厚さは、特に限定されないが、例えば、50nmである。この半導体層5の形成工程では、平坦なゲート絶縁層4の上に半導体層5が形成されるため、その半導体層5も平坦に形成される。最後に、半導体層5の上に、互いに離間されたソース電極6およびドレイン電極7を形成する。この場合には、例えば、少なくとも半導体層5の表面を覆うように金属材料層図示せずを形成したのち、その金属材料層をパターニングする。この金属材料層の形成材料は、例えば、金などであると共に、その形成方法は、例えば、ゲート電極3の形成方法と同様である。ただし、金属材料層のパターニング方法は、半導体層5にダメージを及ぼしにくいウェットエッチング法が好ましい。このTFTによれば、半導体層5が分離絶縁層ゲート絶縁層4を介してゲート電極3から離間されている。また、非重なり領域R1におけるゲート絶縁層4の厚さT1は重なり領域R2におけるゲート絶縁層4の厚さT2よりも小さくなっている。よって、以下の理由により、TFTの性能向上を容易に実現できる。図2および図3は、比較例のTFTの構成を表しており、いずれも図1Bに対応する断面構成を示している。この比較例のTFTは、段差絶縁層2を備えておらず、非重なり領域R1におけるゲート絶縁層4の厚さT3が重なり領域R2におけるゲート絶縁層4の厚さT4と等しいことを除き、図1に示したTFTと同様の構成を有している。ただし、図2では厚さT3,T4=T1であると共に、図3では厚さT3,T4=T2である。図2に示した比較例では、非重なり領域R1において半導体層5がゲート電極3に近づくため、オン電流が増加するが、重なり領域R2においてソース電極6およびドレイン電極7もゲート電極3に近づくため、それらの間にリーク電流が流れやすくなる。また、図3に示した比較例では、重なり領域R2においてソース電極6およびドレイン電極7がゲート電極3から遠ざかるため、それらの間にリーク電流が流れにくくなるが、非重なり領域R1において半導体層5がゲート電極3から遠ざかるため、オン電流が減少する。これに対して、図1に示した本実施形態では、上記したように、重なり領域R2においてソース電極6およびドレイン電極7がゲート電極3から遠ざかるため、それらの間にリーク電流が流れにくくなる。また、非重なり領域R1において半導体層5がゲート電極3に近づくため、オン電流が増加する。しかも、上記した利点は、ゲート絶縁層4の形成材料として既存の材料を用いることができる一方で、表面改質などの煩雑な手法を用いなくも簡単に得られる。よって、TFTの性能向上を容易に実現できるのである。特に、段差絶縁層2が非重なり領域R1だけに形成されていれば、その段差絶縁層2の有無により生じる段差を利用して、厚さT1を厚さT2よりも容易に小さくできる。この場合には、半導体層5に近い側におけるゲート絶縁層4の表面が平坦であれば、段差絶縁層2を利用して確実に厚さT1を厚さT2よりも小さくできる。しかも、半導体層5が有機半導体層である場合には、その半導体層5が平坦であれば、有機半導体分子の配向性が向上するため、TFTの性能をより向上させることができる。<2.変形例>[TFTの型]図1Bでは、TFTをボトムゲートトップコンタクト型にしたが、これに限られない。例えば、TFTは、図4に示したボトムゲートボトムコンタクト型、図5に示したトップゲートトップコンタクト型、または図6に示したトップゲートボトムコンタクト型でもよい。これらのTFTの構成および製造方法は、一連の構成要素の積層順が異なることを除き、図1に示したTFTの構成および製造方法と同様である。ボトムゲートボトムコンタクト型のTFTは、図4に示したように、支持基体1の上に、段差絶縁層2と、ゲート電極3と、ゲート絶縁層4と、ソース電極6およびドレイン電極7と、半導体層5とをこの順に備えている。このTFTにおいて厚さT1,T2に違いをもたらす分離絶縁層は、ボトムゲートトップコンタクト型と同様に、ゲート絶縁層4である。このため、分離絶縁層の厚さは、ゲート絶縁層4の厚さにより表される。トップゲートトップコンタクト型のTFTは、図5に示したように、支持基体1の上に、半導体層5と、ソース電極6およびドレイン電極7と、ゲート絶縁層4と、段差絶縁層2と、ゲート電極3とをこの順に備えている。このTFTにおいて厚さT1,T2に違いをもたらす分離絶縁層は、ボトムゲートトップコンタクト型とは異なり、ゲート絶縁層4および段差絶縁層2である。このため、分離絶縁層の厚さは、ゲート絶縁層4の厚さと段差絶縁層2の厚さとの和により表される。トップゲートボトムコンタクト型のTFTは、図6に示したように、支持基体1の上に、ソース電極6およびドレイン電極7と、半導体層5と、ゲート絶縁層4と、段差絶縁層2と、ゲート電極3とをこの順に備えている。このTFTにおいて厚さT1,T2に違いをもたらす分離絶縁層は、トップゲートトップコンタクト型と同様に、ゲート絶縁層4および段差絶縁層2である。このため、分離絶縁層の厚さは、ゲート絶縁層4の厚さと段差絶縁層2の厚さとの和により表される。これらのTFTにおいても、非重なり領域R1における分離絶縁層の厚さT1が重なり領域R2における分離絶縁層の厚さT2よりも小さくなるため、ボトムゲートトップコンタクト型図1と同様の作用および効果を得ることができる。ただし、半導体層5として有機半導体層を備えたTFTでは、上記したように、半導体層5が平坦であると有機半導体分子の配向性が向上する。よって、半導体層5が平坦に形成されやすいボトムゲートトップコンタクト型またはトップゲートトップコンタクト型が好ましい。[段差絶縁層の形成位置]図1Bでは、厚さT1,T2を異ならせるために、支持基体1の上に段差絶縁層2を形成したが、その段差絶縁層2の形成位置を変更してもよい。例えば、ボトムゲートトップコンタクト型のTFTでは、図7に示したように、ゲート絶縁層4の上の少なくとも重なり領域R2に段差絶縁層2を形成してもよい。このTFTにおいて厚さT1,T2に違いをもたらす分離絶縁層は、ゲート絶縁層4および段差絶縁層2である。このため、分離絶縁層の厚さは、ゲート絶縁層4の厚さと段差絶縁層2の厚さとの和により表される。この場合においても、非重なり領域R1における分離絶縁層の厚さT1が重なり領域R2における分離絶縁層の厚さT2よりも小さくなるため、同様の効果を得ることができる。もちろん、図4~図6に示したTFTにおいて、段差絶縁層2の形成位置を変更してもよい。ただし、半導体層5が有機半導体層である場合には、その半導体層5を平坦化して有機半導体分子の配向性を向上させるために、半導体層5の直下に段差絶縁層2を形成しないことが好ましい。すなわち、ボトムゲートトップコンタクト型では、図7の構成よりも図1Bの構成が好ましい。[厚さT1,T2を異ならせる構成]図1Bに示したボトムゲートトップコンタクト型のTFTでは、段差絶縁層2の有無による段差を利用して厚さT1,T2を異ならせるようにしたが、これに限られない。例えば、図8に示したように、段差絶縁層2を形成する代わりに、非重なり領域R1と重なり領域R2とにおいてゲート電極3の厚さを異ならせてもよい。具体的には、厚さT1を厚さT2よりも小さくするために、非重なり領域R1におけるゲート電極3の厚さT5を重なり領域R2におけるゲート電極3の厚さT6を大きくしてもよい。このTFTにおいて厚さT1,T2に違いをもたらす分離絶縁層は、ゲート絶縁層4である。このため、分離絶縁層の厚さは、ゲート絶縁層4の厚さにより表される。このゲート電極3を形成する場合には、例えば、非重なり領域R1および重なり領域R2に厚さT5を有するゲート電極3を形成したのち、重なり領域R2におけるゲート電極3をエッチングなどしてもよい。このエッチング法は、例えば、イオンミリング法またはRIE法などのドライエッチング法である。または、例えば、非重なり領域R1および重なり領域R2に厚さT6を有するゲート電極3を形成したのち、非重なり領域R1にゲート電極3を追加形成してもよい。この場合には、非重なり領域R1におけるゲート電極3が2層になる。ただし、非重なり領域R1に形成されるゲート電極3は、2層に限らず、3層以上でもよい。もちろん、非重なり領域R1におけるゲート電極3と重なり領域R2におけるゲート電極3とを別工程において形成してもよい。この場合においても、ゲート電極3の厚さT5,T6の違いを利用して、非重なり領域R1における分離絶縁層の厚さT1が重なり領域R2における分離絶縁層の厚さT2よりも小さくなるため、同様の効果を得ることができる。もちろん、図4および図7に示したボトムゲート型のTFTにおいて、段差絶縁層2を形成する代わりにゲート電極3の厚さを異ならせてもよい。ボトムゲート型であれば、図8に示した場合と同様の作用および効果が得られるからである。この他、段差絶縁層2を形成する代わりに、ゲート電極3の厚さT5,T6を異ならせた場合と同様に、ゲート絶縁層4を形成してからその一部をエッチングしたり、ゲート絶縁層4の一部を2層以上にすることで、厚さT1,T2を異ならせてもよい。なお、図1および図4~図8などを参照しながら説明した上記一連の態様の1種類または2種類以上を任意に組み合わせてもよい。<3.薄膜トランジスタの適用例電子機器>次に、上記したTFTの適用例について説明する。このTFTは、例えば、以下で説明するように、いくつかの電子機器に適用可能である。<3-1.液晶表示装置>TFTは、例えば、液晶表示装置に適用される。図9および図10は、それぞれ液晶表示装置の断面構成および回路構成を表している。なお、以下で説明する装置構成図9および回路構成図10はあくまで一例であるため、それらの構成は適宜変更可能である。ここで説明する液晶表示装置は、例えば、TFTを用いたアクティブマトリクス駆動方式の透過型液晶ディスプレイであり、そのTFTは、スイッチング画素選択用の素子として用いられる。この液晶表示装置は、図9に示したように、駆動基板20と対向基板30との間に液晶層41が封入されたものである。駆動基板20は、例えば、支持基板21の一面にTFT22、平坦化絶縁層23および画素電極24がこの順に積層されると共に、TFT22および画素電極24がマトリクス状に配置されたものである。ただし、1画素内に含まれるTFT22の数は、1つでもよいし、2つ以上でもよい。図9および図10では、例えば、1画素内に1つのTFT22が含まれる場合を示している。支持基板21は、例えば、ガラスまたはプラスチック材料などの透過性材料により形成されており、TFT22は、上記したTFTと同様の構成を有している。プラスチック材料の種類は、例えば、上記したTFTについて説明した場合と同様であり、そのことは、以降で説明するプラスチック材料に関しても同様である。平坦化絶縁層23は、例えば、ポリイミドなどの絶縁性樹脂材料を含んでおり、画素電極24は、例えば、ITOなどの透過性導電性材料を含んでいる。なお、画素電極24は、平坦化絶縁層23に設けられたコンタクトホール図示せずを通じてTFT22に接続されている。対向基板30は、例えば、支持基板31の一面に対向電極32が全面形成されたものである。支持基板31は、例えば、ガラスまたはプラスチック材料などの透過性材料により形成されており、対向電極32は、例えば、ITOなどの透過性導電性材料を含んでいる。駆動基板20および対向基板30は、液晶層41を挟んで画素電極24と対向電極32とが対向するように配置されていると共に、シール材40により貼り合わされている。液晶層41に含まれる液晶分子の種類は、任意に選択可能である。この他、液晶表示装置は、例えば、位相差板、偏光板、配向膜およびバックライトユニットなどの他の構成要素いずれも図示せずを備えていてもよい。液晶表示装置を駆動させるための回路は、例えば、図10に示したように、TFT22および液晶表示素子44画素電極24、対向電極32および液晶層41を含む素子部と共に、キャパシタ45を含んでいる。この回路では、行方向に複数の信号線42が配列されていると共に列方向に複数の走査線43が配列されており、それらが交差する位置にTFT22、液晶表示素子44およびキャパシタ45が配置されている。TFT22におけるソース電極、ゲート電極およびドレイン電極の接続先は、図10に示した態様に限らず、任意に変更可能である。信号線42および走査線43は、それぞれ図示しない信号線駆動回路データドライバおよび走査線駆動回路走査ドライバに接続されている。この液晶表示装置では、TFT22により液晶表示素子44が選択され、画素電極24と対向電極32との間に電界が印加されると、その電界強度に応じて液晶層41における液晶分子の配向状態が変化する。これにより、液晶分子の配向状態に応じて光の透過量透過率が制御されるため、画像が表示される。この液晶表示装置によれば、TFT22が上記したTFTと同様の構成を有しているので、既存の材料を用いると共に煩雑な手法を用いなくても、TFT22においてオン電流が増加すると共にリーク電流が流れにくくなる。よって、表示性能を容易に向上させることができる。なお、液晶表示装置は、透過型に限らずに反射型でもよい。<3-2.有機EL表示装置>TFTは、例えば、有機EL表示装置に適用される。図11および図12は、それぞれ有機EL表示装置の断面構成および回路構成を表している。なお、以下で説明する装置構成図11および回路構成図12はあくまで一例であるため、それらの構成は適宜変更可能である。ここで説明する有機EL表示装置は、例えば、TFTをスイッチング用の素子として用いたアクティブマトリクス駆動方式の有機ELディスプレイである。この有機EL表示装置は、駆動基板50と対向基板60とが接着層70を介して貼り合わされたものであり、例えば、対向基板60を経由して光を放出するトップエミッション型である。駆動基板50は、例えば、支持基板51の一面にTFT52、保護層53、平坦化絶縁層54、画素分離絶縁層55、画素電極56、有機層57、対向電極58および保護層59がこの順に積層されたものである。TFT52、画素電極56および有機層57は、マトリクス状に配置されている。ただし、1画素内に含まれるTFT52の数は、1つでもよいし、2つ以上でもよい。図11および図12では、例えば、1画素内に2つのTFT52選択用TFT52Aおよび駆動用TFT52Bが含まれる場合を示している。支持基板51は、例えば、ガラスまたはプラスチック材料などにより形成されている。トップエミッション型では対向基板60から光が取り出されるため、支持基板51は、透過性材料または非透過性材料のいずれにより形成されていてもよい。TFT52は、上記したTFTと同様の構成を有しており、保護層53は、例えば、PVAまたはポリパラキシリレンなどの高分子材料を含んでいる。平坦化絶縁層54および画素分離絶縁層55は、例えば、ポリイミドなどの絶縁性樹脂材料を含んでいる。この画素分離絶縁層55は、例えば、形成工程を簡略化すると共に所望の形状に形成可能にするために、光パターニングまたはリフローなどにより成形可能な感光性樹脂材料を含んでいることが好ましい。なお、保護層53により十分な平坦性が得られていれば、平坦化絶縁層54はなくてもよい。画素電極56は、例えば、アルミニウム、銀、チタンまたはクロムなどの反射性材料を含んでおり、対向電極58は、例えば、ITOまたはIZOなどの透過性導電性材料を含んでいる。ただし、カルシウムCaなどの透過性の金属材料またはその合金や、PEDOTなどの透過性の有機導電性材料を含んでいてもよい。有機層57は、赤色、緑色または青色などの光を発生させる発光層を含んでおり、必要に応じて正孔輸送層および電子輸送層などを含む積層構造を有していてもよい。発光層の形成材料は、発生させる光の色に応じて任意に選択可能である。画素電極56および有機層57は、画素分離絶縁層55により分離されながらマトリクス状に配置されているのに対して、対向電極58は、有機層57を介して画素電極56に対向しながら連続的に延在している。保護層59は、例えば、酸化ケイ素、酸化アルミニウム、窒化ケイ素、ポリパラキシリレンまたはウレタンなどの光透過性誘電材料を含んでいる。なお、画素電極56は、保護層53および平坦化絶縁層54に設けられたコンタクトホール図示せずを通じてTFT52に接続されている。対向基板60は、例えば、支持基板61の一面にカラーフィルタ62が設けられたものである。支持基板61は、例えば、ガラスまたはブラスチック材料などの透過性材料により形成されており、カラーフィルタ62は、有機層57において発生した光の色に対応する複数の色領域を有している。ただし、カラーフィルタ62はなくてもよい。接着層70は、例えば、熱硬化型樹脂などの接着剤である。有機EL表示装置を駆動させるための回路は、例えば、図12に示したように、TFT52選択用TFT52Aおよび駆動用TFT52Bおよび有機EL表示素子73画素電極56、有機層57および対向電極58を含む素子部と共に、キャパシタ74を含んでいる。この回路では、複数の信号線71および走査線72が交差する位置に、TFT52、有機EL表示素子73およびキャパシタ74が配置されている。選択用TFT52Aおよび駆動用TFT52Bにおけるソース電極、ゲート電極およびドレイン電極の接続先は、図12に示した態様に限らず、任意に変更可能である。この有機EL表示装置では、例えば、選択用TFT52Aにより有機EL表示素子73が選択されると、その有機EL表示素子73が駆動用TFT52Bにより駆動される。この場合には、画素電極56と対向電極58との間に電界が印加されると、有機層57において光が発生する。これにより、例えば、隣り合う3つの有機EL表示素子73において、それぞれ赤色、緑色または青色の光が発生する。これらの光の合成光が対向基板60を経由して外部へ放出されるため、画像が表示される。この有機EL表示装置によれば、TFT52が上記したTFTと同様の構成を有しているので、液晶表示装置と同様に表示性能を容易に向上させることができる。なお、有機EL表示装置は、トップエミッション型に限らず、駆動基板50を経由して光を放出するボトムエミッション型でもよいし、駆動基板50および対向基板60の双方を経由して光を放出するデュアルエミッション型でもよい。この場合には、画素電極56および対向電極58のうち、光が放出される側の電極が透過性材料により形成され、光が放出されない側の電極が反射性材料により形成されることになる。<3-3.電子ペーパー表示装置>TFTは、例えば、電子ペーパー表示装置に適用される。図13は、電子ペーパー表示装置の断面構成を表している。なお、以下で説明する装置構成図13および図10を参照して説明する回路構成はあくまで一例であるため、それらの構成は適宜変更可能である。ここで説明する電子ペーパー表示装置は、例えば、TFTをスイッチング用の素子として用いたアクティブマトリクス駆動方式の電子ペーパーディスプレイである。この電子ペーパー表示装置は、例えば、駆動基板80と電気泳動素子93を含む対向基板90とが接着層100を介して貼り合わされたものである。駆動基板80は、例えば、支持基板81の一面にTFT82、保護層83、平坦化絶縁層84および画素電極85がこの順に積層されると共に、TFT82および画素電極85がマトリクス状に配置されたものである。支持基板81は、例えば、ガラスまたはプラスチック材料などにより形成されており、TFT82は、上記したTFTと同様の構成を有している。保護層83および平坦化絶縁層84は、例えば、ポリイミドなどの絶縁性樹脂材料を含んでおり、画素電極85は、例えば、銀などの金属材料を含んでいる。なお、画素電極85は、保護層83および平坦化絶縁層84に設けられたコンタクトホール図示せずを通じてTFT82に接続されている。また、保護層83により十分な平坦性が得られていれば、平坦化絶縁層84はなくてもよい。対向基板90は、例えば、支持基板91の一面に、対向電極92と、複数の電気泳動素子93を含む層とがこの順に積層されると共に、その対向電極92が全面形成されたものである。支持基板91は、例えば、ガラスまたはプラスチック材料などの透過性材料により形成されており、対向電極92は、例えば、ITOなどの透過性導電性材料を含んでいる。電気泳動素子93は、電気泳動現象を利用してコントラストを生じさせるものであり、その構成は任意である。この他、電子ペーパー表示装置は、例えば、カラーフィルタなどの他の構成要素図示せずを備えていてもよい。電子ペーパー表示装置を駆動させるための回路は、例えば、図10に示した液晶表示装置の回路と同様の構成を有している。電子ペーパー表示装置の回路は、TFT22および液晶表示素子44の代わりに、それぞれTFT82および電子ペーパー表示素子画素電極85、対向電極92および電気泳動素子93を含む素子部を含んでいる。この電子ペーパー表示装置では、TFT82により電子ペーパー表示素子が選択され、画素電極85と対向電極92との間に電界が印加されると、その電界に応じて電気泳動素子93においてコントラストが生じるため、画像が表示される。この電子ペーパー表示装置によれば、TFT82が上記したTFTと同様の構成を有しているので、液晶表示装置と同様に表示性能を容易に向上させることができる。以上、実施形態を挙げて本技術を説明したが、本技術は実施形態で説明した態様に限定されず、種々の変形が可能である。例えば、本技術の薄膜トランジスタが適用される電子機器は、液晶表示装置、有機EL表示装置または電子ペーパー表示装置に限らず、他の表示装置でもよい。このような他の表示装置としては、例えば、MEMSMicroElectroMechanicalSystems表示部MEMS型ディスプレイなどが挙げられる。この場合においても、表示性能を向上させることができる。また、例えば、本技術の薄膜トランジスタは、表示装置以外の他の電子機器に適用されてもよい。このような電子機器としては、例えば、センサマトリクス、メモリセンサ、RFIDタグRadioFrequencyIdentificationまたはセンサアレイなどが挙げられる。この場合においても、性能向上を図ることができる。なお、本技術は以下のような構成を取ることも可能である。1ゲート電極と、そのゲート電極から分離絶縁層を介して離間された半導体層と、その半導体層に接続されると共に互いに離間されたソース電極およびドレイン電極とを備え、前記ソース電極と前記ドレイン電極との間において前記ゲート電極と前記ソース電極および前記ドレイン電極とが重ならない第1領域における前記分離絶縁層の厚さは、前記ゲート電極と前記ソース電極および前記ドレイン電極のうちの少なくとも一方とが重なる第2領域における前記分離絶縁層の厚さよりも小さい、薄膜トランジスタ。2前記半導体層は有機半導体層である、上記1に記載の薄膜トランジスタ。3前記分離絶縁層はゲート絶縁層を含み、そのゲート絶縁層は有機絶縁性材料を含む、上記1または2に記載の薄膜トランジスタ。4前記第1領域における前記分離絶縁層の厚さは、前記ゲート電極と前記ソース電極とが重なる前記第2領域における前記分離絶縁層の厚さよりも小さいと共に、前記ゲート電極と前記ドレイン電極とが重なる前記第2領域における前記分離絶縁層の厚さよりも小さい、上記1ないし3のいずれかに記載の薄膜トランジスタ。5前記第1領域に設けられた段差絶縁層と、前記ゲート電極と前記半導体層、前記ソース電極および前記ドレイン電極との間に設けられたゲート絶縁層と備え、前記第1領域において前記ゲート電極は、前記段差絶縁層と前記ゲート絶縁層との間に位置し、前記分離絶縁層は前記ゲート絶縁層であり、その分離絶縁層の厚さは前記ゲート絶縁層の厚さにより表される、上記1ないし4のいずれかに記載の薄膜トランジスタ。6前記第1領域に設けられた前記段差絶縁層と、前記第2領域と、を覆うように前記ゲート電極が形成され、前記ゲート電極の上に前記ゲート絶縁層が形成され、前記ゲート絶縁層の上に前記半導体層が形成され、前記半導体層の上に前記ソース電極および前記ドレイン電極が形成されている上記5に記載の薄膜トランジスタ。7前記第1領域に設けられた前記段差絶縁層と、前記第2領域と、を覆うように前記ゲート電極が形成され、前記ゲート電極の上に前記ゲート絶縁層が形成され、前記ゲート絶縁層の上に前記ソース電極および前記ドレイン電極が形成され、前記ゲート絶縁層、前記ソース電極および前記ドレイン電極の上に前記半導体層が形成されている、上記5に記載の薄膜トランジスタ。8前記第2領域に設けられた段差絶縁層と、前記半導体層、前記ソース電極および前記ドレイン電極と前記段差絶縁層との間に設けられたゲート絶縁層とを備え、前記第2領域において前記段差絶縁層は、前記ゲート絶縁層と前記ゲート電極との間に位置し、前記分離絶縁層は前記ゲート絶縁層および前記段差絶縁層であり、その分離絶縁層の厚さは前記ゲート絶縁層の厚さと前記段差絶縁層の厚さとの和により表される、上記1ないし4のいずれかに記載の薄膜トランジスタ。9前記半導体層の上に前記ソース電極および前記ドレイン電極が形成され、前記半導体層、前記ソース電極および前記ドレイン電極の上に前記ゲート絶縁層が形成され、前記第2領域において前記ゲート絶縁層の上に前記段差絶縁層が形成され、前記ゲート絶縁層と、前記第2領域に設けられた前記段差絶縁層と、を覆うように前記ゲート電極が形成されている、上記8に記載の薄膜トランジスタ。10前記第1領域と、前記第2領域に設けられた前記ソース電極および前記ドレイン電極と、を覆うように前記半導体層が形成され、前記半導体層の上に前記ゲート絶縁層が形成され、前記第2領域において前記ゲート絶縁層の上に前記段差絶縁層が形成され、前記ゲート絶縁層と、前記第2領域に設けられた前記段差絶縁層と、を覆うように前記ゲート電極が形成されている、上記8に記載の薄膜トランジスタ。11前記第1領域における前記ゲート電極の厚さは、前記第2領域における前記ゲート電極の厚さよりも大きい、上記1ないし4のいずれかに記載の薄膜トランジスタ。12前記ゲート電極と前記半導体層との間に設けられたゲート絶縁層を備え、前記分離絶縁層は前記ゲート絶縁層であり、その分離絶縁層の厚さは前記ゲート絶縁層の厚さにより表される、上記11に記載の薄膜トランジスタ。13前記第1領域および前記第2領域に設けられた前記ゲート電極を覆うように前記ゲート絶縁層が形成され、前記ゲート絶縁層の上に前記半導体層が形成され、前記半導体層の上に前記ソース電極および前記ドレイン電極が形成されている、上記12に記載の薄膜トランジスタ。14前記ソース電極および前記ドレイン電極のうちの少なくとも一方は、複数に分岐した枝部を有する櫛形形状部を含み、前記ソース電極と前記ドレイン電極とは、前記櫛形形状部において互いに噛み合うように配置されており、前記ゲート電極は、少なくとも前記ソース電極と前記ドレイン電極部とが互いに噛み合う領域にベタ膜として設けられている、上記1ないし13のいずれかに記載の薄膜トランジスタ。15薄膜トランジスタを備え、その薄膜トランジスタは、ゲート電極と、そのゲート電極から分離絶縁層を介して離間された半導体層と、その半導体層に接続されると共に互いに離間されたソース電極およびドレイン電極とを備え、前記ソース電極と前記ドレイン電極との間において前記ゲート電極と前記ソース電極および前記ドレイン電極とが重ならない第1領域における前記分離絶縁層の厚さは、前記ゲート電極と前記ソース電極および前記ドレイン電極のうちの少なくとも一方とが重なる第2領域における前記分離絶縁層の厚さよりも小さい、電子機器。"