"薄膜トランジスタの半導体層に用いられる酸化物であって、前記酸化物は、Inと;Znと;Al、Si、Ta、Ti、La、Mg、およびNbよりなる群から選択される少なくとも一種の元素X群元素と、を含むことを特徴とする薄膜トランジスタの半導体層用酸化物。半導体層用酸化物に含まれるIn、Zn、X群元素の含有量原子をそれぞれ、[In]、[Zn]、[X]としたとき、100×[X]/[In][Zn][X]で表されるX量は0.1~5原子である請求項1に記載の酸化物。半導体層用酸化物に含まれるIn、Zn、X群元素の含有量原子をそれぞれ、[In]、[Zn]、[X]としたとき、100×[In]/[In][Zn][X]で表されるIn量は15原子以上である請求項1または2に記載の酸化物。前記X群元素はAl、Ti、またはMgである請求項1~3のいずれかに記載の酸化物。請求項1~4のいずれかに記載の酸化物を薄膜トランジスタの半導体層として備えた薄膜トランジスタ。前記半導体層の密度は6.0g/cm3以上である請求項5に記載の薄膜トランジスタ。請求項5または6に記載の薄膜トランジスタを備えた表示装置。請求項5または6に記載の薄膜トランジスタを備えた有機EL表示装置。請求項1~4のいずれかに記載の酸化物を成膜するためのスパッタリングターゲットであって、Inと;Znと;Al、Si、Ta、Ti、La、Mg、およびNbよりなる群から選択される少なくとも一種の元素X群元素と、を含むことを特徴とするスパッタリングターゲット。スパッタリングターゲット中に含まれるIn、Zn、X群元素の含有量原子をそれぞれ、[In]、[Zn]、[X]としたとき、100×[X]/[In][Zn][X]で表されるX量は0.1~5原子である請求項9に記載のスパッタリングターゲット。スパッタリングターゲット中に含まれるIn、Zn、X群元素の含有量原子をそれぞれ、[In]、[Zn]、[X]としたとき、100×[In]/[In][Zn][X]で表されるIn量は15原子以上である請求項9または10に記載のスパッタリングターゲット。前記X群元素はAl、Ti、またはMgである請求項9~11のいずれかに記載のスパッタリングターゲット。本発明は上記事情に鑑みてなされたものであって、その目的は、Gaを含まないIn-Zn-Oの酸化物半導体を備えた薄膜トランジスタのスイッチング特性およびストレス耐性が良好であり、特に正バイアスストレス印加前後のしきい値電圧変化量が小さく安定性に優れており、特に有機EL表示装置への適用に適した薄膜トランジスタ半導体層用酸化物、および上記半導体層用酸化物の成膜に用いられるスパッタリングターゲット、並びに上記半導体層用酸化物を用いた薄膜トランジスタ、および表示装置を提供することにある。上記課題を解決し得た本発明に係る薄膜トランジスタの半導体層用酸化物は、Inと;Znと;Al、Si、Ta、Ti、La、Mg、およびNbよりなる群から選択される少なくとも一種の元素X群元素と、を含むところに要旨を有するものである。本発明の好ましい実施形態において、半導体層用酸化物に含まれるIn、Zn、X群元素の含有量原子をそれぞれ、[In]、[Zn]、[X]としたとき、100×[X]/[In][Zn][X]で表されるX量は0.1~5原子である。本発明の好ましい実施形態において、半導体層用酸化物に含まれるIn、Zn、X群元素の含有量原子をそれぞれ、[In]、[Zn]、[X]としたとき、100×[In]/[In][Zn][X]で表されるIn量は15原子以上である。本発明の好ましい実施形態において、上記X群元素はAl、Ti、またはMgである。本発明の好ましい実施形態において、上記半導体層用酸化物は、スパッタリング法によって成膜されるものである。本発明には、上記のいずれかに記載の半導体層酸化物を薄膜トランジスタの半導体層として備えた薄膜トランジスタも包含される。本発明の好ましい実施形態において、上記半導体層の密度は6.0g/cm3以上である。本発明には、上記の薄膜トランジスタを備えた表示装置も含まれる。本発明には、上記の薄膜トランジスタを備えた有機EL表示装置も含まれる。また上記課題を解決し得た本発明のスパッタリングターゲットは、上記のいずれかに記載の半導体層用酸化物を成膜するためのスパッタリングターゲットであって、Inと;Znと;Al、Si、Ta、Ti、La、Mg、およびNbよりなる群から選択される少なくとも一種の元素X群元素と、を含むところに要旨を有するものである。本発明の好ましい実施形態において、スパッタリングターゲット中に含まれるIn、Zn、X群元素の含有量原子をそれぞれ、[In]、[Zn]、[X]としたとき、100×[X]/[In][Zn][X]で表されるX量は0.1~5原子である。本発明の好ましい実施形態において、スパッタリングターゲット中に含まれるIn、Zn、X群元素の含有量原子をそれぞれ、[In]、[Zn]、[X]としたとき、100×[In]/[In][Zn][X]で表されるIn量は15原子以上である。本発明の好ましい実施形態において、上記X群元素はAl、Ti、またはMgである。本発明の半導体層用酸化物は、薄膜トランジスタのスイッチング特性およびストレス耐性に優れ、特に正バイアス印加後のしきい値電圧変化が小さいため、TFT特性および正バイアスのストレス耐性に優れた薄膜トランジスタを提供することができた。その結果、上記薄膜トランジスタを用いれば、信頼性の高い表示装置が得られる。本発明の半導体層用酸化物は、正バイアスのストレス耐性や電流ストレス耐性などが要求されるEL表示装置に、特に好適に用いられる。本発明者らは、InおよびZnを含み、Gaを含まないIn-Zn-Oの酸化物IZOをTFTの活性層半導体層に用いたときのTFT特性およびストレス耐性特に、正バイアス印加後のストレス耐性を向上させるため、種々検討を重ねてきた。その結果、IZO中に、Al、Si、Ta、Ti、La、Mg、およびNbよりなる群X群から選択される少なくとも一種の元素X群元素を含むIn-Zn-X-OをTFTの半導体層に用いれば、所期の目的が達成されることを見出し、本発明を完成した。後記する実施例に示すように、IZOに上記X群に属する元素X群元素を含む酸化物半導体を備えたTFTは、IGZOと比較して高い移動度を有し、且つ、正バイアス印加後のストレス耐性に優れている。これに対し、上記X群元素以外の元素例えばHf、Snを含む酸化物半導体を備えたTFTは、高い移動度を有するが、正バイアス印加後のストレス耐性が著しく低下した。すなわち、本発明に係る薄膜トランジスタTFTの半導体層用酸化物は、Inと;Znと;Al、Si、Ta、Ti、La、Mg、およびNbよりなるX群から選択される少なくとも一種のX群元素と、を含んでいる。本明細書では、本発明の酸化物をIn-Zn-X-Oで表わす場合がある。また、以下の記載では、本発明の酸化物In-Zn-X-Oを構成する全金属In、Zn、X群元素について、当該酸化物中に含まれるIn、Zn、X群元素の含有量原子をそれぞれ、[In]、[Zn]、[X]としたとき、100×[X]/[In][Zn][X]で表されるX量原子を、単にX量と略記する場合がある。ここで[X]は、1種類のX群元素を含むときはその単独量であり、2種以上のX群元素を含むときは合計量である。同様に100×[In]/[In][Zn][X]で表されるIn量原子を、単にIn量と略記する場合がある。そして本発明の特徴部分は、In-Zn-O中に上記X群元素を所定量の範囲で含有するところにある。後記する実施例に示すように、X群元素は、正バイアスのストレスに対する安定性正バイアスのストレス耐性向上作用を有しており、本発明で規定するX群元素以外の元素SnおよびHfを添加した場合に比べ、正バイアス印加後のしきい値電圧変化ΔVthを著しく低減できる図8および図9を参照。しかも本発明では、X群元素の含有量が適切に制御されているため、高い移動度を確保することができる図6を参照。また、X群元素の添加によるドレイン電流値の大きな低下はみられず、良好なTFT特性も有している図5を参照。また、X群元素の添加によるウェットエッチング時のエッチング不良などの問題も見られないことを実験により確認している。X群元素は単独で添加しても良いし、2種以上を併用しても良い。好ましいX群元素の種類はAl、Ti、またはMgであり、より好ましくはAlまたはTiであり、更に好ましくはTiである。上記X群元素の添加による特性向上の詳細なメカニズムは不明であるが、X群元素は、酸化物半導体中で余剰電子の原因となる酸素欠損の発生抑制効果があると推察される。X群元素の添加により、酸素欠損が低減され、酸化物が安定な構造を有することにより電圧や光などのストレスに対するストレス耐性などが向上するものと考えられる。ここで、上記のようにして算出されるX量は、In量などによっても相違するが、おおむね0.1~5原子であることが好ましい。このX量は、キャリア密度や半導体の安定性などを考慮して決定され、X群元素の種類によっても若干相違する。厳密には、例えば後記する図6に示すように、X群元素の種類によって、同程度の作用効果図6では電界効果移動度を発揮し得る含有量も相違するため、X群元素の種類によって、適宜、適切に制御することが好ましい。但し、X群元素添加による効果の傾向は同じであり、X量が小さいと、酸素欠損の発生抑制効果が十分に得られず、所望とする正バイアスストレス耐性効果が発揮されない。ただし、X量が多過ぎると上記効果が飽和し、半導体中のキャリア密度が低下するため、電界効果移動度やオン電流が減少してしまう後記する図6を参照。より好ましいX量は、X群の種類によっても相違するが、おおむね、0.5~3原子である。次に、本発明の酸化物を構成する母材成分である金属In、Znについて説明する。本発明において、上記のようにして算出されるIn量は15原子以上であることが好ましい。Inは、移動度向上作用を有しており、本発明の酸化物In-Zn-X-Oにおいても、In量が大きくなると移動度が高くなる傾向を示すことが本発明者らの実験により明らかになった図7を参照。後記する実施例の移動度の合格基準3.8cm2/Vs以上を満足するには、In量は15原子以上とすることが好ましく、20原子以上であることがより好ましい。但し、In量が多くなり過ぎるとTFTの安定性が低下するため、70原子以下であることが好ましい。より好ましくは50原子以下である。また、母材成分であるInとZnの金属について、各金属間の比率は、これら金属を含む酸化物がアモルファス相を有し、且つ、半導体特性を示す範囲であれば特に限定されない。In-Zn-O自体は透明導電膜としても公知であり、アモルファス相を形成し得る各金属の比率詳細には、InO、ZnOの各モル比は、例えば前述した非特許文献1に記載されている。また本発明者らの検討結果によれば、In-Zn-Oを構成する金属のうちInの比率が多すぎると、しきい値電圧が製造プロセスや時間の経過により容易に負側へシフトし、導体化しやすく、逆にZnの比率が多すぎるとウェットエッチング加工が難しく、エッチング残渣が生じ易いことが確認された。したがって、InとZnの原子比は、100×In/InZn=15~70原子の範囲であることが好ましい。以上、本発明の酸化物について説明した。上記酸化物は、スパッタリング法にてスパッタリングターゲット以下ターゲットということがある。を用いて成膜することが好ましい。塗布法などの化学的成膜法によって酸化物を形成することもできるが、スパッタリング法によれば、成分や膜厚の膜面内均一性に優れた薄膜を容易に形成することができる。スパッタリング法に用いられるターゲットとして、前述した元素を含み、所望の酸化物と同一組成のスパッタリングターゲットを用いることが好ましく、これにより、組成ズレの恐れがなく、所望の成分組成の薄膜を形成することができる。具体的にはターゲットとして、Inと;Znと;Al、Si、Ta、Ti、La、Mg、およびNbよりなるX群から選択される少なくとも一種のX群元素と、を含む酸化物ターゲットを用いることができ、このようなスパッタリングターゲットも本発明の範囲内に包含される。ここで、スパッタリングターゲット中に含まれるIn、Zn、X群元素の含有量原子をそれぞれ、[In]、[Zn]、[X]としたとき、100×[X]/[In][Zn][X]で表されるX量は、好ましくは0.1~5原子である。また、スパッタリングターゲット中に含まれるIn、Zn、X群元素の含有量原子をそれぞれ、[In]、[Zn]、[X]としたとき、100×[In]/[In][Zn][X]で表されるIn量は、好ましくは15原子以上である。上記X群元素はAl、Ti、またはMgであることが好ましく、より好ましくはAlまたはTiであり、更に好ましくはTiである。あるいは、組成の異なる二つのターゲットを同時放電するコスパッタ法Co-Sputter法を用いても成膜しても良く、これにより、同一基板面内にX元素の含有量が異なる酸化物半導体膜を成膜することができる。例えば、酸化インジウムと酸化亜鉛のターゲットと、X群元素を含むターゲットを用意し、コスパッタ法によってIn-Zn-X-Oの酸化物を成膜することができる。上記X群元素を含むターゲットとしては、X群元素のみを含む純金属ターゲット、X群元素を含む合金ターゲット、X群元素を含む酸化物ターゲットなどを用いることができる。上記ターゲットは、例えば粉末焼結法によって製造することができる。上記ターゲットを用いてスパッタリングするに当たっては、基板温度を室温とし、酸素添加量を適切に制御して行なうことが好ましい。酸素添加量は、スパッタリング装置の構成やターゲット組成などに応じて適切に制御すれば良いが、おおむね、酸化物半導体のキャリア濃度が1015~1016cm3となるように酸素量を添加することが好ましい。本実施例における酸素添加量は添加流量比でO2/ArO2=2とした。また、上記酸化物をTFTの半導体層としたときの、酸化物半導体層の好ましい密度は6.0g/cm3以上であるが、このような酸化物を成膜するためには、スパッタリング成膜時のガス圧、投入パワー、基板温度を適切に制御することが好ましい。また、酸化物の密度は、成膜後の熱処理条件によっても影響を受けるため、成膜後の熱処理条件も適切に制御することが好ましい。このような熱処理は、例えばTFTの製造過程における熱履歴において制御することも可能であり、例えば、後述するプレアニール処理酸化物半導体層をウェットエッチングした後のパターニング直後に行なわれる熱処理を行なうことによって膜密度が向上する。例えば成膜時のガス圧を低くするとスパッタ原子同士の散乱がなくなって緻密高密度な膜を成膜できると考えられるため、成膜時のガス圧は低い程良く、おおむね1~5mTorrの範囲内に制御することが推奨される。また、投入パワーも低い程良く、おおむね2.0W/cm2以上に設定することが推奨される。成膜時の基板温度は、おおむね室温~200°Cの範囲内に制御することが推奨される。成膜後の熱処理条件は、例えば、大気雰囲気下にて、おおむね、250~400°Cで10分~3時間行なうことが推奨される。上記のようにして成膜される酸化物の好ましい膜厚は30nm以上200nm以下であり、より好ましくは30nm以上80nm以下である。本発明には、上記酸化物をTFTの半導体層として備えたTFTも包含される。TFTは、基板上に、ゲート電極、ゲート絶縁膜、上記酸化物の半導体層、ソース電極、ドレイン電極を少なくとも有していれば良く、その構成は通常用いられるものであれば特に限定されない。ここで、上記酸化物半導体層の密度は6.0g/cm3以上であることが好ましい。酸化物半導体層の密度が高くなると膜中の欠陥が減少して膜質が向上するため、TFT素子の電界効果移動度が大きく増加し、電気伝導性も高くなり、安定性が向上する。上記酸化物半導体層の密度は高い程良く、6.2g/cm3以上であることがより好ましく、6.4g/cm3以上であることが更に好ましい。なお、酸化物半導体層の密度は、後記する実施例に記載の方法によって測定したものである。以下、図1、更には図2を参照しながら、上記TFTの製造方法の実施形態を説明する。図2は、図1に示すTFTにエッチストッパー層9が付加されたこと以外は図1と同じである。後記する実施例のTFTは、図1と同じ構造を有している。図1および図2、並びに以下の製造方法は、本発明の好ましい実施形態の一例を示すものであり、これに限定する趣旨ではない。例えば図1には、ボトムゲート型構造のTFTを示しているがこれに限定されず、酸化物半導体層の上にゲート絶縁膜とゲート電極を順に備えるトップゲート型のTFTであっても良い。図1に示すように、基板1上にゲート電極2およびゲート絶縁膜3が形成され、その上に酸化物半導体層4が形成されている。酸化物半導体層4上にはソースドレイン電極5が形成され、その上に保護膜絶縁膜6が形成され、コンタクトホール7を介して透明導電膜8がソースドレイン電極5に電気的に接続されている。基板1上にゲート電極2およびゲート絶縁膜3が形成する方法は特に限定されず、通常用いられる方法を採用することができる。また、ゲート電極2およびゲート絶縁膜3の種類も特に限定されず、汎用されているものを用いることができる。例えばゲート電極2として、電気抵抗率の低いAlやCuの金属や、耐熱性の高いMo、Cr、Tiなどの高融点金属や、これらの合金を好ましく用いることができる。また、ゲート絶縁膜としては、シリコン酸化膜、シリコン窒化膜、シリコン酸窒化膜などが代表的に例示される。そのほか、Al2O3やY2O3などの酸化物や、これらを積層したものを用いることもできる。次いで酸化物半導体層4を形成する。酸化物半導体層4は、上述したように、薄膜と同組成のスパッタリングターゲットを用いたDCスパッタリング法またはRFスパッタリング法により成膜することが好ましい。あるいは、コスパッタ法により成膜しても良い。酸化物半導体層4をウェットエッチングした後、パターニングする。パターニングの直後に、酸化物半導体層4の膜質改善のために熱処理プレアニールを行うことが好ましく、これにより、トランジスタ特性のオン電流および電界効果移動度が上昇し、トランジスタ性能が向上するようになる。好ましいプレアニールの条件は、例えば、温度:約250~350°C、時間:約15~120分である。プレアニールの後、ソースドレイン電極5を形成する。ソースドレイン電極の種類は特に限定されず、汎用されているものを用いることができる。例えばゲート電極と同様Al、MoやCuなどの金属または合金を用いても良いし、後記する実施例のように純Tiを用いても良い。ソースドレイン電極5の形成方法としては、例えばマグネトロンスパッタリング法によって金属薄膜を成膜した後、フォトリソグラフィによりパターニングし、ウェットエッチングを行なって電極を形成することができる。しかし、この方法ではウェットエッチングの際に酸化物半導体層4がエッチングされてダメージを受け、酸化物半導体層4の表面に欠陥が発生するため、トランジスタ特性が低下する恐れがある。このような問題を回避するため、図2に示すように、酸化物半導体層4の上にSiO2などのエッチストッパー層9を形成し、酸化物半導体層4を保護する方法が一般に採用されている。図2において、エッチストッパー層9は、ソースドレイン電極5を成膜する前に成膜およびパターニングされ、チャネル表面を保護するように構成されている。ソースドレイン電極5の他の形成方法として、例えばマグネトロンスパッタリング法によって金属薄膜を成膜した後、リフトオフ法によって形成する方法が挙げられる。この方法によれば、ウェットエッチングを行わずに電極を加工することも可能である。後記する実施例では当該方法を採用しており、金属薄膜を成膜した後、リフトオフ法を用いてパターニングを行った。次に、酸化物半導体層4の上に保護膜絶縁膜6をCVDChemicalVaporDeposition法によって成膜する。酸化物半導体膜の表面は、CVDによるプラズマダメージによって容易に導通化してしまうおそらく酸化物半導体表面に生成される酸素欠損が電子ドナーとなるためと推察される。ため、上記問題を回避するため、後記する実施例では、保護膜の成膜前にN2Oプラズマ照射を行った。N2Oプラズマの照射条件は、下記文献に記載の条件を採用した。J.Parkら、Appl.Phys.Lett.,1993,0535052008次に、常法に基づき、コンタクトホール7を介して透明導電膜8をドレイン電極5に電気的に接続する。透明導電膜およびドレイン電極の種類は特に限定されず、通常用いられるものを使用することができる。ドレイン電極としては、例えば前述したソースドレイン電極で例示したものを用いることができる。以下、実施例を挙げて本発明をより具体的に説明するが、本発明は下記実施例によって制限されず、前後記の趣旨に適合し得る範囲で変更を加えて実施することも可能であり、それらはいずれも本発明の技術的範囲に包含される。実施例1前述した方法に基づき、図1に示す薄膜トランジスタTFTを作製し、各特性を評価した。まず、ガラス基板コーニング社製イーグル2000、直径100mm×厚さ0.7mm上に、ゲート電極としてMo薄膜を100nm、およびゲート絶縁膜SiO2200nmを順次成膜した。ゲート電極は純Moのスパッタリングターゲットを使用してDCスパッタ法により形成した。スパッタリングの条件は、室温で成膜パワー密度:3.8W/cm2、ガス圧を2mTorr、Arガス流量を20sccmとした。また、ゲート絶縁膜はプラスマCVD法を用い、キャリアガス:SiH4とN2Oの混合ガス、成膜パワー:1.27W/cm3、成膜温度:320°Cにて成膜した。成膜時のガス圧は133Paとした。次に、後述する表1に記載の種々の組成の酸化物薄膜を、スパッタリングターゲット後記する。を用いてスパッタリング法によって成膜した。酸化物薄膜としては、In-Zn-O中にX群元素を含むIn-Zn-X-O本発明例のほか、比較のため、X群元素以外の元素として、Gaを含むIGZO従来例、Snを含むIn-Zn-Sn-O従来例、Hfを含むIn-Zn-Hf-O比較例も成膜した。スパッタリングに使用した装置は株アルバック製CS-200であり、スパッタリング条件は以下のとおりである。基板温度:室温ガス圧:5mTorr酸素分圧:O2/ArO2=2成膜パワー密度:2.55W/cm2膜厚:50nmIGZO従来例の成膜に当たっては、In:Ga:Znの比原子比が1:1:1であるスパッタリングターゲットを用い、DCスパッタリング法を用いて成膜した。また、酸化物薄膜In-Zn-X-OX=Al、Si、Ta、Ti、La、Mg、Nb、In-Zn-Hf-O、およびIn-Zn-Sn-Oの成膜に当たっては、組成の異なる3つのスパッタリングターゲットを同時放電するCo-Sputter法を用いて成膜した。詳細にはスパッタリングターゲットとして、酸化インジウムIn2O3、酸化亜鉛ZnOおよびX群元素の酸化物ターゲットの3種類を用いた。このようにして得られた酸化物薄膜中の金属元素の各含有量は、XPSX-rayPhotoelectronSpectroscopy法によって分析した。上記のようにして酸化物薄膜を成膜した後、フォトリソグラフィおよびウェットエッチングによりパターニングを行った。ウェットエッチャント液としては、関東科学製ITO-07Nを使用した。本実施例では、実験を行ったすべての酸化物薄膜について、ウェットエッチングによる残渣はなく、適切にエッチングできたことを確認している。酸化物半導体膜をパターニングした後、膜質を向上させるためプレアニール処理を行った。プレアニールは、大気雰囲気にて、350°Cで1時間行なった。次に、純Tiを使用し、リフトオフ法によりソースドレイン電極を形成した。具体的にはフォトレジストを用いてパターニングを行った後、Ti薄膜をDCスパッタリング法により成膜膜厚は100nmした。ソースドレイン電極用Ti薄膜の製膜条件は、前述したゲート電極の場合と同じである。次いで、アセトン液中で超音波洗浄器にかけて不要なフォトレジストを除去してリフトオフを行った。TFTのチャネル長を10μm、チャネル幅を200μmとした。このようにしてソースドレイン電極を形成した後、酸化物半導体層を保護するための保護膜を形成した。保護膜として、SiO2膜厚200nmとSiN膜厚150nmの積層膜合計膜厚150nmを用いた。上記SiO2およびSiNの形成は、サムコ製PD-220NLを用い、プラズマCVD法を用いて行なった。本実施例では、N2Oガスによってプラズマ処理を行った後、SiO2、およびSiN膜を順次形成した。SiO2膜の形成にはN2OおよびSiH4の混合ガスを用い、SiN膜の形成にはSiH4、N2、NH3の混合ガスを用いた。いずれの場合も成膜パワーを100W、成膜温度を150°Cとした。次にフォトリソグラフィ、およびドライエッチングにより、保護膜にトランジスタ特性評価用プロービングのためのコンタクトホールを形成した。次に、DCスパッタリング法を用い、キャリアガス:アルゴンおよび酸素ガスの混合ガス、成膜パワー:200W、ガス圧:5mTorrにてITO膜膜厚80nmを成膜し、図1のTFTを作製した。このようにして得られた各TFTについて、以下のようにして、1トランジスタ特性ドレイン電流-ゲート電圧特性、Id-Vg特性、2しきい値電圧、3S値、4電界効果移動度、および5正バイアスストレス印加後のストレス耐性を調べた。1トランジスタ特性の測定トランジスタ特性の測定はAgilentTechnology社製4156Cの半導体パラメータアナライザーを使用した。詳細な測定条件は以下のとおりである。ソース電圧:0Vドレイン電圧:10Vゲート電圧:-30~30V測定間隔:0.25V基板温度:室温2しきい値電圧Vthしきい値電圧とは、おおまかにいえば、トランジスタがオフ状態ドレイン電流の低い状態からオン状態ドレイン電流の高い状態に移行する際のゲート電圧の値である。本実施例では、ドレイン電流が、オン電流とオフ電流の間の1nA付近であるときの電圧をしきい値電圧と定義した。3S値S値は、Id-Vg特性においてオフ状態からオン状態に立ち上がる際のドレイン電流を一桁増加させるのに必要なゲート電圧の最小値であり、S値が低いほどドレイン電流の増加が急峻となり、デバイス特性が良好であることを示す。4電界効果移動度μFE電界効果移動度μFEは、TFT特性からVd>Vg-Vthである飽和領域にて導出した。飽和領域ではVg、Vthをそれぞれゲート電圧、しきい値電圧、Idをドレイン電流、L、WをそれぞれTFT素子のチャネル長、チャネル幅、Ciをゲート絶縁膜の静電容量、μFEを電界効果移動度とした。電界効果移動度μFEは下式から導出される。本実施例では、飽和領域を満たすゲート電圧付近におけるドレイン電流-ゲート電圧特性Id-Vg特性から電界効果移動度μFEを導出した。5ストレス耐性の評価ストレスとして正バイアスを印加本実施例では、実際のパネル駆動時の環境ストレスを模擬して、ゲート電極に正バイアスをかけながらストレス印加試験を行った。ストレス印加条件は以下のとおりである。特に有機ELディスプレイの場合、正バイアスストレスによりしきい値電圧が変動して電流値が低下するため、しきい値電圧の変化が小さいほどよい。ソース電圧:0Vドレイン電圧:0.1Vゲート電圧:20V基板温度:60°Cストレス印加時間:3時間これらの結果を図3~9、および表1に示す。まず図3~5、および表1を参照する。詳細には図3は、従来例のIGZOIn-Ga-Zn-Oを半導体層に用いたTFTにおけるId-Vg特性を示しており、IGZOの組成は原子数比モル比でIn:Ga:Zn=1:1:1である。図4は、In-Zn-Sn-Oを半導体層に用いたTFTにおけるId-Vg特性を示しており、In:Zn:Snは原子数比モル比でIn:Zn:Sn=30:60:10であるなお、In:Znのモル比は1:2である。図5Aa~dは、X群元素としてSi、Al、Ta、Tiを含む添加したIn-Ga-X-O、図5Aeは、X群元素以外の元素として、Hfを含む添加したIn-Ga-Hf-Oを、それぞれ、半導体層に用いたTFTにおけるId-Vg特性を示しており、いずれもIn量は30原子であり、aにおいてSi量は3.1原子、bにおいてAl量は1.6原子、cにおいてTa量は1.4原子、dにおいてTi量は2.4原子、eにおいてHf量は3.0原子である。In:Znのモル比は、いずれも約30:60~70である。また、図5Ba~cは、X群元素としてLa、Mg、Nbを含む添加したIn-Ga-X-Oを半導体層に用いたTFTにおけるId-Vg特性を示しており、いずれもIn量は30原子であり、aにおいてLa量は2原子、bにおいてMg量は2原子、cにおいてNb量は1原子である。In:Znのモル比は、いずれも約30:60~70である。表1は、上記の各酸化物を半導体層に用いたTFTの特性結果をまとめたものである。まず従来例のIGZO表1のNo.1について、図3を参照しながらId-Vg特性を説明する。図3に示すように、ゲート電圧Vgを負側から正側へ増加させていくとVg=0V付近でドレイン電流Idが急激に増加している様子がわかる。このようにドレイン電流の低いオフ状態からドレイン電流の高いオン状態へ移行し、スイッチング特性を示していることがわかる。またIGZOの各種特性は、表1に示すように、しきい値電圧Vth=2V、S値=0.4V/dec、オン電流Vg=30Vのときのドレイン電流Ion=650μA、電界効果移動度μFE=7.6cm2/Vsであった。また、本発明で規定しないSnを含むIn-Zn-Sn-O表1のNo.2は、図4および表1に示すように、しきい値電圧Vth=1V、S値=0.3V/dec、オン電流Vg=30Vのときのドレイン電流Ion=2.04mA、電界効果移動度μFE=17.8cm2/Vsであった。このようにいずれの例も、良好な特性を有しており、特にGaを含まないNo.2のIn-Zn-Sn-Oは、IGZOに比べて高い移動度を有していた。一方、X元素として本発明で規定する元素X群元素=Si、Al、Ta、Ti、La、Mg、Nbを含む表1のNo.3~6、8~10、および本発明で規定しない元素Hfを含む表1のNo.7は、図5Aa~e、図5Ba~cに示すように良好なスイッチング特性を示しており、表1に示す各特性も良好であった。特に電界効果移動度μFEについて、いずれの例も、従来例のIGZOの値7.6cm2/Vsを超える非常に高い移動度を有していた。図6および図7は、In-Zn-X-O、およびIn-Zn-Hf-OのTFTについて、X群元素の比X量およびIn量が電界効果移動度μFEに及ぼす影響について調べた結果を示すグラフである。このうち図6は、X群元素=Al、Si、Ta、Ti、Hf、La、Mg、Nbについて、In-Zn-X-OIn量=30原子のX量と電界効果移動度の関係を示している。図6において、■はX元素=Al、●はX元素=Si、△はX元素=Ta、□はX元素=Ti、▲はHf、○=Mg、◇=La、◆=Nbである。図6に示すように、X群元素の種類にかかわらず、X量が多くなる程、電界効果移動度が低下することが分かる。この関係は、In量が本発明の好ましい範囲15~70原子のときも同様に見られた。詳細にはX群元素の種類によっても相違するが、表1のNo.1IGZOの電界効果移動度の50以上3.8cm2/Vs以上を満足するためには、X量をおおむね、5原子以下とすることが有効であることが分かる。同様の傾向は、X群元素以外の元素として、Hfを用いたときも同様に見られた。図7は、In-Zn-Al-OAl量=1.6原子のIn量と電界効果移動度の関係を示している図7中、○を参照。図7には参考のため、In量としきい値電圧Vthの関係を●で示している。図7に示すように、しきい値電圧VthはIn量の添加によって殆ど変動しないが、電界効果移動度μFEは高いIn量依存性を有しており、In量が多くなる程、電界効果移動度は向上することが分かる。詳細には、電界効果移動度はIn量が10原子付近から急激に上昇し、In量が20原子付近で移動度の上昇は緩やかになる傾向が見られた。図7には、X群元素としてAlを添加したときの結果を示しているが、Al以外のX群元素を添加したときも、図7とほぼ同様の傾向が見られた。次に図8および図9を参照する。ここには、正バイアスストレス試験の結果を示している。図8~図9で用いた酸化物の組成は表1と同じである。まず図8Aおよび図8Bを参照する。これらの図には、In-Zn-X-OX群元素=Si、Al、Ta、Ti、La、Mg、Nb、In-Zn-Hf-O、In-Zn-Sn-Oについて、基板温度60°Cで正バイアスを0~3時間10800秒印加したときのTFT特性の経時変化を示している。参考のため、これらの図には、基板温度25°C室温のときの結果を点線で示しており図8中、asdepoとして記載、これは、対応するX群元素を有する図4~図5の結果と同じである。図8A中、まず、本発明で規定しないHfおよびSnのグラフを参照する。これらにおいて、基板温度25°C点線と基板温度60°Cストレス印加直後の結果を対比すると、基板温度の上昇により、しきい値電圧Vthは正方向へシフトしており、正バイアスのストレス印加時間が長くなるにつれ、しきい値電圧は更に正側へシフトすることが分かる図中、→を参照、矢印の方向に向って、ストレス印加時間は、0sec→10800secと長くなる。これは、TFTに正バイアスを印加し続けた結果、ゲート絶縁膜と半導体層の界面にアクセプターライクな欠陥が生じ、界面に電子がトラップされたためと推測される。これに対し、X群元素として本発明で規定するAl、Si、Ta、Ti、La、Mg、Nbのいずれかを用いたときは、基板温度25°C→60°Cの加熱によるしきい値電圧Vthの顕著な変化は見られず、正バイアスストレスを印加し続けた場合においても、Vthの変化は、SnやHfを用いた場合に比べて小さいことが分かる。図8の結果を基礎として、X群元素の種類ごとに、正バイアスストレス印加時間秒と正バイアスストレス中のしきい値電圧変化量ΔVthの関係を整理した結果を図9Aおよび図9B図9Bは図9Aの一部拡大図に示す。これらの図において、各ストレス印加時間のしきい値電圧変化量ΔVthは、当該ストレス時間におけるしきい値電圧と、ストレス印加前のしきい値電圧との差として算出したものである。これらの図には、参考のため、IGZOの結果従来例も併記している。図9Aおよび図9Bより、X群元素の種類にかかわらず、正バイアスを印加するとしきい値電圧Vthが正方向へシフトしていることが分かる。これは、正バイアスを印加することにより半導体層とゲート絶縁膜の界面にトラップされる電子が増加するためと推測される。ここで、各例における3時間後のしきい値電圧変化量ΔVthを対比すると、従来例のIGZOは11.7Vであり、本発明で規定しないSnを含む例□ではΔVthは一層高くなり、16.8Vであった。同様に、本発明で規定しないHfを含む例▲のΔVthも同様に高く、16.3Vであった。すなわち、これらの例は、正バイアスストレス耐性に極めて劣ることが分かった。これに対し、本発明で規定するX群元素のAl■、Si●、Ta△、Ti□、La◇、Mg◆、Nb○を含む例は、これらに比べてΔVthが著しく小さくなっていることがわかる。これは、本発明で規定する上記X群元素の添加により、半導体層とゲート絶縁膜の界面にトラップされる電子が低減され、界面の格子間の結合が安定化されたためと推測される。また、本発明で規定する上記X群元素を添加したものは、正バイアスストレス印加後のS値や移動度も、ストレス印加前と殆ど変わらず、良好な特性を示していることを確認している。実施例2本実施例では、表2に記載の組成を有する酸化物について、酸化物半導体膜の密度とTFT特性の関係を調べた。詳細には、以下の方法で酸化物膜膜厚100nmの密度を測定すると共に、前述した実施例1と同様にしてTFTを作製し、電解効果移動度を測定した。表2において、表2のNo.1および2の酸化物の組成In-Zn-Sn-Oは、前述した表1のNo.2と同じであり;表2のNo.3および4の酸化物の組成In-Zn-Al-Oは、前述した表1のNo.4と同じであり;表2のNo.5および6の酸化物の組成In-Zn-Ti-Oは、前述した表1のNo.6と同じであり;表2のNo.7の酸化物の組成In-Zn-La-Oは、前述した表1のNo.8と同じであり;表2のNo.8の酸化物の組成In-Zn-Mg-Oは、前述した表1のNo.9と同じであり;表2のNo.9の酸化物の組成In-Zn-Nb-Oは、前述した表1のNo.10と同じである。酸化物の密度の測定酸化物の密度は、XRRX線反射率法を用いて測定した。詳細な測定条件は以下のとおりである。分析装置:株リガク製水平型X線回折装置SmartLabターゲット:Cu線源:Kα線ターゲット出力:45kV-200mA測定試料の作製ガラス基板上に各組成の酸化物を下記スパッタリング条件で成膜した膜厚100nm後、前述した実施例1のTFT製造過程におけるプレアニール処理を模擬して、当該プレアニール処理と同じ熱処理を施したものを使用スパッタガス圧:1mTorrまたは5mTorr酸素分圧:O2/ArO2=2成膜パワー密度:2.55W/cm2熱処理:大気雰囲気にて350°Cで1時間これらの結果を表2に併記する。表2のNo.2、4、6いずれも成膜時のガス圧=5mTorrは、前述した表1のNo.2、4、6と同じサンプルであり、よって各サンプルの電界効果移動度は同じである。表2より、スパッタリング成膜時のガス圧力を、5mTorr実施例1から1mTorrに下げると、酸化物の組成にかかわらず、いずれの場合も膜密度が上昇し、これに伴って電界効果移動度も大きく増加することが分かった。このことは、酸化物膜の密度を増加させることによって膜中の欠陥が少なくなって移動度や電気伝導性が向上し、TFTの安定性が向上することを意味している。表2には、X群元素としてAlおよびTiの結果を示しているが、上述した酸化物膜の密度と電界効果移動度の関係は、他のX群元素を用いたときも同様に見られた。以上の結果より、酸化物半導体層の密度が6.0g/cm3以上であれば、十分に実用可能なレベルの高移動度を有するTFTが得られることが分かる。"