"基準クロック信号を第1の分周比で分周した周波数の制御信号を出力する分周手段と、前記制御信号に基づいて駆動パルスを出力する駆動手段と、所定の共振周波数を有し、前記駆動パルスに基づき高電圧の交流電圧を出力する圧電トランスと、前記交流電圧を整流して高電圧の第1の直流電圧を出力すると共に、前記第1の直流電圧を低電圧の第2の直流電圧に変換して出力する出力手段と、通常動作時には、前記第2の直流電圧に基づいて、前記第1の直流電圧を目標の電圧に一致させるように前記圧電トランスを制御する第2の分周比を出力し、テスト動作時には、前記制御信号の周波数を、前記所定の共振周波数より高い周波数の第1のテストモード周波数にするための固定のテストモード分周比を、出力する分周比出力手段と、前記圧電トランスの特性ばらつきに対応した複数の補正値を格納する第1の補正値格納テーブルと、前記補正値を記憶する補正値記憶手段であって、テスト動作移行時に、前記補正値を零にクリアし、テスト動作において、前記圧電トランスを前記第1のテストモード周波数の前記制御信号で駆動したときの前記第2の直流電圧に基づいて、前記第1の補正値格納テーブルに格納された前記複数の補正値から最適の補正値を選択し、選択された前記最適の補正値を次のテスト動作移行時まで記憶する前記補正値記憶手段と、前記分周比出力手段が出力する分周比と前記補正値記憶手段に記憶された前記補正値とに基づき、前記分周手段に与える前記第1の分周比を演算する演算手段と、を備えたことを特徴とする高圧電源装置。前記駆動手段は、前記制御信号に基づいてオンオフ制御されるスイッチング素子と、固有の共振周波数を有するLC共振回路と、を有することを特徴とする請求項1記載の高圧電源装置。前記出力手段は、前記交流電圧を整流して前記第1の直流電圧を出力する整流手段と、前記第1の直流電圧を分圧して、前記第2の直流電圧を出力する出力電圧変換手段と、を有することを特徴とする請求項1記載の高圧電源装置。前記分周比出力手段は、前記第1の直流電圧の前記目標の電圧を設定するために与えられるデジタルデータを第3の直流電圧に変換するデジタルアナログコンバータと、制御用比較信号生成データを生成する比較信号生成手段と、前記第3の直流電圧と前記制御用比較信号生成データとに基づいて制御用比較信号を生成する比較信号生成手段と、前記第2の直流電圧と前記第3の直流電圧とを比較して、ローレベル又はハイレベルの第1の比較信号を出力する第1の電圧比較手段と、前記第2の直流電圧と前記制御用比較信号とを比較して、ローレベル又はハイレベルの第2比較信号を出力する第2の電圧比較手段と、前記第1及び第2の比較信号に基づいて前記第2の分周比を制御する分周比制御手段と、を有することを特徴とする請求項1記載の高圧電源装置。前記補正値選択手段は、更に前記制御信号を前記第1のテストモード周波数より高い周波数の第2のテストモード周波数としたときの前記第2の直流電圧と閾値とを比較する比較手段と、前記制御信号を一定の第4の直流電圧に固定する制御信号停止手段と、を有し、前記比較手段の比較結果が前記閾値以上であった場合は、前記制御信号停止手段により、前記制御信号を前記第4の直流電圧とし、前記比較手段の比較結果が前記閾値未満であった場合は、前記制御信号を前記第1のテストモード周波数とし、そのときの前記第2の直流電圧に基づいて、前記第1の補正値格納テーブルに格納された前記複数の補正値から最適の補正値を選択することを特徴とする請求項1記載の高圧電源装置。前記補正値選択手段は、更に前記制御信号を前記第1のテストモード周波数より高い周波数の第2のテストモード周波数としたときの前記第2の直流電圧と閾値とを比較する比較手段と、前記制御信号を前記第2のテストモード周波数としたときの前記第2の直流電圧が閾値以上であった場合に選択する前記圧電トランスの特性ばらつきに対応した複数の補正値を格納する第2の補正値格納テーブルと、を有し、前記比較手段の比較結果が前記閾値未満であった場合は、前記制御信号を前記第1のテストモード周波数としたときの前記第2の直流電圧に基づき、前記第1の補正値格納テーブルの前記複数の補正値から最適の補正値を選択し、前記比較手段の比較結果が前記閾値以上であった場合は、前記制御信号を前記第1のテストモード周波数としたときの前記第2の直流電圧に基づいて、前記第2の補正値格納テーブルの前記複数の補正値から最適の補正値を選択することを特徴とする請求項1記載の高圧電源装置。前記第1のテストモード周波数は、前記圧電トランスの前記所定の共振周波数より2~3高い周波数であり、前記第2のテストモード周波数は、前記圧電トランスの前記所定の共振周波数より3~4高い周波数であることを特徴とする請求項5又は6記載の高圧電源装置。高圧電源装置を備えた画像形成装置において、前記高圧電源装置は、基準クロック信号を第1の分周比で分周した周波数の制御信号を出力する分周手段と、前記制御信号に基づいて駆動パルスを出力する駆動手段と、所定の共振周波数を有し、前記駆動パルスに基づき高電圧の交流電圧を出力する圧電トランスと、前記交流電圧を整流して高電圧の第1の直流電圧を出力すると共に、前記第1の直流電圧を低電圧の第2の直流電圧に変換して出力する出力手段と、通常動作時には、前記第2の直流電圧に基づいて、前記第1の直流電圧を目標の電圧に一致させるように前記圧電トランスを制御する第2の分周比を出力し、テスト動作時には、前記制御信号の周波数を、前記所定の共振周波数より高い周波数の第1のテストモード周波数にするための固定のテストモード分周比を、出力する分周比出力手段と、前記圧電トランスの特性ばらつきに対応した複数の補正値を格納する第1の補正値格納テーブルと、前記補正値を記憶する補正値記憶手段であって、テスト動作移行時に、前記補正値を零にクリアし、テスト動作において、前記圧電トランスを前記第1のテストモード周波数の前記制御信号で駆動したときの前記第2の直流電圧に基づいて、前記第1の補正値格納テーブルに格納された前記複数の補正値から最適の補正値を選択し、選択された前記最適の補正値を次のテスト動作移行時まで記憶する前記補正値記憶手段と、前記分周比出力手段が出力する分周比と前記補正値記憶手段に記憶された前記補正値とに基づき、前記分周手段に与える前記第1の分周比を演算する演算手段と、を有することを特徴とする画像形成装置。しかしながら、従来の圧電トランスを用いて低電圧を昇圧することにより高電圧を得る高圧電源装置では、次のa~cのような課題があった。a圧電トランスは、製造ばらつき等により個々の入出力特性が異なるため、複数の圧電トランスを同一の制御で駆動し、昇圧動作を行うことは難しい。b圧電トランスのばらつきにより、予期せぬ高電圧が出力されることによって整流回路の部品が破壊することを考慮すると、整流回路の部品に高コストの高耐圧部品を用いる必要がある。c圧電トランスを用いて低電圧を昇圧して高電圧を得る高圧電源装置を複数用いる画像形成装置では、複数の高圧電源装置内の各圧電トランスの入出力特性ばらつきにより、各高圧電源装置の制御や調整が複雑化し、整流回路の部品に高コストの高耐圧部品を用いる必要があることから、高コストになる。請求項に係る発明は、高圧電源装置として、基準クロック信号を第1の分周比で分周した周波数の制御信号を出力する分周手段と、前記制御信号に基づいて駆動パルスを出力する駆動手段と、所定の共振周波数を有し、前記駆動パルスに基づき高電圧の交流電圧を出力する圧電トランスと、前記交流電圧を整流して高電圧の第1の直流電圧を出力すると共に、前記第1の直流電圧を低電圧の第2の直流電圧に変換して出力する出力手段と、通常動作時には、前記第2の直流電圧に基づいて、前記第1の直流電圧を目標の電圧に一致させるように前記圧電トランスを制御する第2の分周比を出力し、テスト動作時には、前記制御信号の周波数を、前記所定の共振周波数より高い周波数の第1のテストモード周波数にするための固定のテストモード分周比を、出力する分周比出力手段と、前記圧電トランスの特性ばらつきに対応した複数の補正値を格納する第1の補正値格納テーブルと、前記補正値を記憶する補正値記憶手段であって、テスト動作移行時に、前記補正値を零にクリアし、テスト動作において、前記圧電トランスを前記第1のテストモード周波数の前記制御信号で駆動したときの前記第2の直流電圧に基づいて、前記第1の補正値格納テーブルに格納された前記複数の補正値から最適の補正値を選択し、選択された前記最適の補正値を次のテスト動作移行時まで記憶する前記補正値記憶手段と、前記分周比出力手段が出力する分周比と前記補正値記憶手段に記憶された前記補正値とに基づき、前記分周手段に与える前記第1の分周比を演算する演算手段とを備えたことを特徴とする。請求項に係る発明によれば、テスト動作で導出した圧電トランス補正値を適用することで、圧電トランスの製造ばらつき等による個々の入出力特性の違いによらず、オーバーシュートなく安定して且つ高速に高電圧出力立上げを行うことが可能になる。そのため、複数の圧電トランスを同一の制御で駆動し、昇圧動作を行うことが可能になる。本発明を実施するための形態は、以下の好ましい実施例の説明を添付図面と照らし合わせて読むと、明らかになるであろう。但し、図面はもっぱら解説のためのものであって、本発明の範囲を限定するものではない。画像形成装置の構成図2は、本発明の実施例1における高圧電源装置を用いた画像形成装置1を示す構成図である。この画像形成装置1は、例えば,電子写真式のカラー画像形成装置であり、ブラック現像器2K、イエロー現像器2Y、マゼンタ現像器2M、シアン現像器2Cが着脱可能に挿着されている。各現像器2K,2Y,2M,2Cは、各色の感光体ドラム9K,9Y,9M,9Cにそれぞれ接した各色の帯電ローラ5K,5,5M,5Cによってそれぞれ一様に帯電される。帯電された各色の感光体ドラム9K,9Y,9M,9Cは、ブラック発光素子以下LEDという。ヘッド3K、イエローLEDヘッド3Y、マゼンタLEDヘッド3M、シアンLEDヘッド3Cの発光によってそれぞれ潜像を形成される。各現像器2K,2Y,2M,2C内の各色の供給ローラ6K,6Y,6M,6Cが、各現像ローラ7K,7Y,7M,7Cにトナーを供給し、各色の現像ブレード8K,8Y,8M,8Cにより、各現像ローラ7K,7Y,7M,7C表面に一様にトナー層が形成され、各感光体ドラム9K,9Y,9M,9C上にトナー像が現像される。各色の現像器2K,2Y,2M,2C内の各クリーニングブレード5K,5Y,5M,5Cは、転写後の残トナーをクリーニングする。ブラックトナーカートリッジ4K、イエロートナーカートリッジ4Y、マゼンタトナーカートリッジ4M、及びシアントナーカートリッジ4Cは、各現像器2K,2Y,2M,2Cに着脱可能に取り付けられ、内部のトナーを各現像器2K,2Y,2M,2Cに供給可能な構造になっている。ブラック転写ローラ11K、イエロー転写ローラ11Y、マゼンタ転写ローラ11M、及びシアン転写ローラ11Cは、転写ベルト14の裏面から転写ニップにバイアスが印加可能に配置されている。転写ベルト駆動ローラ13、及び転写ベルト従動ローラ12は、転写ベルト14を張架しローラの駆動によって用紙19を搬送可能な構造になっている。転写ベルトクリーニングブレード15は、転写ベルト14上のトナーを掻き落とせるようになっていて、掻き落とされたトナーが転写ベルトクリーナ容器16に収容される。用紙カセット17は、画像形成装置1に着脱可能に取り付けられ、転写媒体である用紙19が積載される。ホッピングローラ18は、用紙19を用紙カセット17から搬送する。レジストローラ20及び21は、用紙19を転写ベルト14に所定のタイミングで搬送する。定着器23は、用紙19のトナー像を熱と加圧によって定着する。排出ローラ26及び27は、用紙28を排紙トレー29にフェースダウンで排出する。図3は、図2の画像形成装置1における制御回路の構成を示すブロック図である。この制御回路は、ホストインターフェース部50を有し、このホストインターフェース部50がコマンド画像処理部51に対してデータを送受信する。コマンド/画像処理部51は、LEDヘッドインクーフェース部52に対して画像データを出力する。LEDヘッドインターフェース部52は、プリンタエンジン制御部53によってヘッド駆動パルス等が制御され、LEDヘッド3K,3Y,3M,3Cを発光させる。プリンタエンジン制御部53は、高圧制御部54に帯電バイアス、現像バイアス、転写バイアス等の制御値を送り、高圧制御部54は帯電バイアス発生部55、現像供給バイアス発生部56、転写バイアス発生部57に信号を送る。帯電バイアス発生部55及び現像供給バイアス発生部56は、ブラック現像器2K、イエロー現像器2Y、マゼンタ現像器2M、シアン現像器2Cの各帯電ローラ5K,5Y,5M,5C及び各供給ローラ6K,6Y,6M,6C、各現像ローラ7K,7Y,7M,7Cにバイアスを印加する。転写バイアス発生部57は、転写ローラ11K,11Y,11M,11Cにバイアスを印加する。用紙検出センサ58は、前記転写バイアスの発生タイミング、およびLEDヘッド3K,3Y,3M,3Cの点灯タイミングを調整するために用いられる。プリンタエンジン制御部53は、モータ制御部60を介して、給紙モータ61、搬送モータ62、転写ベルト駆動モータ63、定着器駆動モータ64、感光体ドラムK駆動モータ65、感光体ドラムYMC駆動モータ66を所定のタイミングで駆動する。定着器70は、定着器ヒータ71とサーミスタ72を有し、サーミスタ72の検出値に応じてプリンタエンジン制御部53によって温度制御される。高圧電源装置の構成図4は、本発明の実施例1における高圧電源装置90の概略を示すブロック図である。この高圧電源装置90は、例えば、転写高圧電源であり、図3中の高圧制御部54及び転写バイアス発生部57により構成され、各色の転写ローラ11K,11Y,11M,11C毎に設けられている。各色の高圧電源装置90は、同一の回路構成であるので、以下、1回路のみ説明する。図4において、高圧電源装置90は、圧電トランスを制御する高圧制御部80を備えている。高圧制御部80は、例えば、ASICにより構成され、プリンタエンジン制御部53と接続されている。本実施例1では、高圧制御部80は、高圧電源装置90内にあるが、プリンタエンジン制御部53の例えば、大規模集積回路LSI内に設けても構わない。又、本実施例1では、ASICを用いているが、マイクロプロセッサ等のCPUを内蔵したものでも実現可能であるし、FPGA等でも実現可能である。高圧制御部80の出力ポートOUT1から出力される制御信号S1は、圧電トランス駆動回路93へ入力される。圧電トランス駆動回路93は、制御信号S1を入力して圧電トランス91へ供給する駆動パルスS2を出力する。圧電トランス駆動回路93には、DC電源92から電力が供給されている。圧電トランス91は、セラミック等の圧電振動子の共振現象を利用して駆動電圧の昇圧を行い、高電圧の交流以下ACという。電圧S3を出力するトランスであり、この出力側に整流手段例えば、整流回路94が接続されている。整流回路94は、高電圧のAC電圧S3を整流して、高電圧の第1の直流以下DCという。電圧S4を出力する。整流回路94の出力側には、出力電圧変換手段95及び転写手段に相当する出力負荷100が接続されている。出力電圧変換手段95は、圧電トランス91の二次側出力である第1のDC電圧S4を、低電圧例えば、0~3.3Vの第2のDC電圧S5に変換するものである。この出力電圧変換手段95の第2のDC電圧S5は、第1の電圧比較手段96a、第2の電圧比較手段96b、及びアナログデジタルコンバータ以下ADCという。97に入力される。高圧制御部80の出力ポートOUT2から、デジタル値の制御用比較信号生成データS6が出力されて、制御用比較信号生成部99へ入力される。又、高圧制御部80の出力ポートOUT3から、高電圧の出力電圧である第1のDC電圧S4の目標値を設定するデジタルデータS7が出力されて、デジタルアナログコンバータ以下DAC98へ入力される。DAC98は、デジタルデータS7をアナログ電圧の第3のDC電圧S8に変換し、この電圧を、第1の電圧比較手段96a及び制御用比較信号生成部99へ出力する。制御用比較信号生成部99は、デジタルデータS7と第3のDC電圧S8とに基づき、制御用比較信号S9を生成し、第2の電圧比較手段96bへ出力する。第1の電圧比較手段96aは、第2のDC電圧S5と第3のDC電圧S8とを比較し、比較結果に応じたハイレベル以下Hという。又はローレベル以下Lという。の信号10を出力し、高圧制御部80の入力ポートIN1へ入力する。第2の電圧比較手段96bは、第2のDC電圧S5と制御用比較信号S9とを比較し、比較結果に応じたH又はLの信号11を出力し、高圧制御部80の入力ポートIN2へ入力する。ADC97は、第2のDC電圧S5をデジタル値の信号S12に変換し、高圧制御部80の入力ポートIN3へ入力する。プリンタエンジン制御部53は、高圧制御部80に対して、RESET信号、ON信号、及びTEST信号を入力し、高圧電源装置90の動作状態を制御する機能と、DATA信号を入力して高圧電源装置90の第1の直流電圧S4の目標電圧を指定する機能とを有している。図5は、図4の高圧電源装置90における詳細な構成例を示す回路図であり、図3及び図4中の要素と共通の要素には共通の符号が付されている。高圧電源装置90は、DC24Vの電圧を供給するDC電源92と、DC3.3Vの電圧を供給するDC電源96cとを有している。DC電源92及びDC電源96cは、図示しない低圧電源装置によって商用AC電源から変圧整流することによって供給されている。高圧制御部80のCLKIN端子及びCLKOUT端子には、発振回路が接続されている。発振回路は、図示しない分周手段により分周して制御信号S1を生成する基準クロック信号例えば、25MHzを生成する回路であり、高圧制御部80のCLKIN端子とCLKOUT端子に接続された発振子例えば水晶発振子81を有している。発振子81には、発振子81を安定動作させるための抵抗82,83、及びコンデンサ84,85が接続されている。圧電トランス駆動回路93は、圧電トランス91を駆動する回路であり、スイッチング素子例えば、NチャンネルパワーMOSFET93a、抵抗93b,93c、オートトランス93d、及びコンデンサ93eにより構成される。高圧制御部80の出力端子OUT1から出力される制御信号S1は、抵抗93bと抵抗93cとで分圧され、例えば、電界効果トランジスタFETで構成されたスイッチング素子93aのゲートに入力される。オートトランス93dとコンデンサ93eとでLC共振回路が構成され、圧電トランス91の一次側91aに、正弦半波波形である駆動パルスS2を印加する。駆動パルスS2の正弦半波のピーク値は、100Vpeak程度になるように回路定数が調整されている。圧電トランス91の二次側91bには、スイッチング素子93aのスイッチング周波数、即ち、制御信号S1の周波数に応じた昇圧比の高電圧のAC電圧S3が得られる。圧電トランス91は、一次側入力端子91aに、駆動パルスS2を入力し、二次側出力端子91bから、昇圧されたAC電圧S3を整流回路94へ出力する。整流回路94は、圧電トランス91のAC電圧S3を正極性の第1のDC電圧S4に整流する回路であり、整流用ダイオード94a,94bと平滑用コンデンサ94cとから構成され、整流された第1のDC電圧S4が、出力電圧変換手段95と出力負荷100とへ出力される。出力電圧変換手段95は、第1のDC電圧S4を分圧抵抗95a,95bによって分圧し、抵抗95cとコンデンサ95dで構成される低域通過フィルタでノイズを除去した第2のDC電圧S5を、第1の電圧比較手段96a、第2の電圧比較手段96b、及びボルテージフォロワ97aを介してADC97へ出力するものである。本実施例1では、例えば、抵抗95aを100MΩ、抵抗95bを33kΩ、抵抗95cを10kΩ、コンデンサ95dを0.1μFとする。出力負荷100は、転写手段の出力負荷であり、抵抗100aを介して転写負荷100bに接続されている。転写負荷100bは、画像形成装置1が印刷動作時には転写ローラ11であるが、テストモード即ち、工場出荷時における試験動作においては、固定抵抗200MΩを接続する。以下、制御用比較信号生成部99の構成例について説明する。制御用比較信号生成部99は、制御用比較信号を生成するものである。高圧制御部80の出力ポートOUT2から、4ビットbitの制御用比較信号生成データS6が出力され、抵抗86,87,88,89を介して制御用比較信号生成部99へ入力される。制御用比較信号生成部99は、演算増幅器以下オペアンプという。99a、複数の抵抗99b,99c,99d,99e,99f,99e,99f,99g,99l,99m,99n,99o,99p,99q,99r,99s,99t、複数のNPNトランジスタ99h,99i,99j,99kにより構成されている。DAC98は、高圧制御部80の出力ポートOUT3から入力される第1のDC電圧S4の目標電圧に対応したデジタルデータS7をアナログ電圧に変換して、第3のDC電圧S8を出力し、オペアンプ99aの端子に入力する。抵抗99b,99cとオペアンプ99aとからなる増幅回路は、第3のDC電圧S8を増幅する。抵抗99l,99m,99n,99o,99p,99q,99r,99s,99oは、R2Rはしご型抵抗回路を構成し、OUT2信号の4ビット信号によってO~Fh、即ち、0~15まで16段階の値に、制御用比較信号生成部99の出力S9を制御できる。制御用比較信号生成部99の制御用比較信号S9は、最大値が第3のDC電圧S8の2倍の電圧となるように各抵抗値を決定するものとし、本実施例1では一例として、抵抗99bを10kΩ、抵抗99cを39kΩ、抵抗99d,99e,99f,99gを7.5kΩ、抵抗99l、99m,99n,99oを30kΩ、抵抗99p,99q,99r,99s,99tを15kΩとする。例えば、オペアンプで構成される第1の電圧比較手段96aは、第3のDC電圧S8及び電圧変換手段95の第2のDC電圧S5が、入力端子及び-入力端子に、それぞれ入力され、DC3.3VのDC電源96cと抵抗96dによってプルアップされた出力端子から、両入力電圧の比較結果に応じたH又はLの第1の比較信号10を出力し、高圧制御部80の入力ポートIN1へ入力する。第2の電圧比較手段96bは、制御用比較信号S9を抵抗96fとコンデンサ96gで構成された低域通過フィルタでノイズを除去した信号及び電圧変換手段95の第2のDC電圧S5が、端子及び-端子に、それぞれ入力され、DC3.3の電源V96cと抵抗96eによってプルアップされた出力端子から、両入力電圧の比較結果に応じたH又はLの第2の比較信号11を出力し、高圧制御部80の入力ポートIN2へ入力する。図1は、図5の高圧制御部80の内部回路を含む高圧電源装置90の詳細な構成例を示す回路図である。この内部回路は、論理記述言語等により記述され、例えば、ASIC化されている。ここでは、説明のため1チャンネル分しか示していないが、実際は、転写出力4チャンネル分を各チャンネル毎にシリアルデータ処理部827で処理した後、DAC98へ出力するようになっている。高圧制御部80の入力ポートIN1、IN2、及びIN3には、第1の比較信号S10、第2の比較信号S11、及びADC97の補正値参照データS12がそれぞれ入力される。高圧制御部80の出力ポートOUT1、OUT2及びOUT3から、制御信号S1、制御用比較信号生成データS6及びデジタルデータS7が出力され、圧電トランス駆動回路93、制御用比較信号生成部99及びDAC98へ与えられる。以下、制御用比較信号生成部99へ供給される制御用比較信号生成データS6を生成する構成について説明する。12ビットカウンタ803は、クロック周期毎にカウントアップするカウンタである。インバータ804は、12ビットカウンタ803のビット10~7が入力され、その値をビット反転して出力する。セレクタ805は、12ビットカウンタ803のbit10~7、bit11、及びインバータ804の出力を入力し、12ビットカウンタ803のbit11が0のときインバータ804の出力の4bitを出力し、12ビットカウンタ803bit1が1のときは、12ビットカウンタ803のbit10~7を出力する。セレクタ805の出力信号は、出力ポートOUT2から、制御用比較信号生成データS6として、制御用比較信号生成部99へ供給される。次に、第1の比較信号S10と第2の比較信号S11とに基づき、19ビットレジスタ813へ出力される分周比を制御する構成について、説明する。8ビットカウンタ801は、第1の比較信号S10を、クロック周期毎にデジタル値として判定し、カウントし、一時記憶部802へ出力する。一時記憶部802は、8ビットカウンタ801のカウント値を一時記憶する。分周器817の出力の立ち上がりエッジで、8ビットカウンタ801はクリアされ、同時に一時記憶部802にクリア直前の8ビットカウンタ801の値をセットする。12ビットカウンB806は、第2の比較信号S11を、クロック周期毎にデジタル値として判定し、カウントする。一時記憶部807は、12ビットカウン806の値を一時記憶するものである。12ビットカウンタ803のオーバーフローフラグが立った時点で、12ビットカウンタ806はクリアされ、同時に、一時記憶部807にクリア直前の12ビットカウンタ806の値をセットする。比較器808は、一時記憶部802及び演算器814の出力をもとに、3bitの値を出力する。演算器812は、比較器808の出力3bit、乗算器824の出力、及び分周比値を記憶する19bitレジスタ813の値をもとに、次の制御ステップで分周比値を演算する。演算器812の演算周期制御ステップ時間は、制御周期値820に記憶されており、制御周期値820の値がセットされたタイマカウンタ819クロック周期でカウントダウンが0になったら、演算を行う。ここでは、一例として、制御周期値820を9C4h=2500とすると、クロック周波数は25MHzであるから、100μsの周期で、演算器812は演算を行う。演算器812には、分周比値19bitの上限である分周比カウンタ上限値809、分周比値19bitの下限である分周比カウンタ下限値810、及びテストモード値811が設定できるようになっている。次に、二値化パルス生成部828について説明する。二値化パルス生成部828は、19ビットレジスタ813及び圧電トランス補正値記憶部826の出力に基づき、分周器817へ与えられる分周比で基準クロック信号S0を分周して、ON信号がHのとき、圧電トランス駆動回路へ制御信号S1を出力する。二値化パルス生成部828は、演算器814と、誤差保持レジスタ815と、加算器816と、分周器817と、出力セレクタ818とで構成されている。演算器814は、19ビットレジスタ813の値に、圧電トランス補正値記憶部826に記憶されている12bit値を加減算する。演算器814の出力信号は、下位11ビットbit10~0が誤差保持レジスタ815に出力され、上位8bitが加算器816に出力される。加算器816では、演算器814の上位8bitと誤差保持レジスタ11bitフラグ1bitのオーバーフローフラグが加算され、加算結果の8bit値が分周817に出力される。なお、誤差保持レジスタ815の値は、分周器817の立ち上りエッジで、0にクリアされる。出力セレクタ818は、ON信号がHのときは、制御信号S1として、分周器817で設定された周期で、約30デューティ分周器817の出力の1/21/321/64、即ち、1bit右シフトした値5bit右シフトした値の矩形パルスを出力する。ON信号がLのときは、出力セレクタ818は、0Vを出力する。テーブルレジスタ822は、19bitレジスタ813の上位8bit値をもとに8bit値を出力する。テーブルレジスタ823は、19bitレジスタ813の上位8bit値をもとに3bit値を出力する。テーブルレジスタ821は、テーブルレジスタ823の出力3bit、及び一時記憶部807の出力値をもとに、8bit値を出力する。乗算器824は、テーブルレジスタ821の8bit出力値とテーブルレジスタ822の8bit出力値を乗算した16bit値を出力する。圧電トランス補正値記憶部826は、圧電トランス91の特性ばらつきを補正する補正値を記憶するものであり、この出力が、二値化パルス生成部828内の演算器814へ入力される。テーブルレジスタ825は、圧電トランス91の特性ばらつきに対応した複数の補正値を格納するテーブルであり、テストモード時のDC電圧S5をもとに、最適の補正値が選択され、この最適の補正値が圧電トランス補正値記憶部826へ出力される。画像形成装置の全体の動作本実施例1における画像形成装置全体の動作の概略を説明する。図2の画像形成装置1は、図示しない外部機器から図3のホストインターフェース部50を介してPDL等で、記述された印刷データを入力する。入力されたデータは、コマンド/画像処理部51によってビットマップデータに変換される。画像形成装置11は、定着器23の熱定着ローラ24及び25を、サーミスタ72の検出値に応じて、定着器ヒータ71を制御することにより、所定温度にした後、印字動作を開始する。給紙カセット17にセットされた用紙を給紙モータ61で駆動する給紙ローラ18で給紙する。用紙ガイド19に沿って用紙を搬送し、停止状態のレジストローラ対20、21に用紙を突き当て、スキュー補正した後、以下で説明する画像形成動作に同期したタイミングで搬送モータ62を駆動開始し、レジストローラ20,21によって用紙は転写ベルト14上に搬送される。現像器2K,2Y,2M,2Cは、電子写真プロセスにより現像器内の感光体ドラム9K,9Y,9M,9Cにトナー像を形成する。このとき、前記ピットマップデータに応じてLEDヘッド3K,3Y,3M,3Cが点灯される。現像器2K,2Y,2M,2Cによって現像されたトナー像は、転写ベルト14上を搬送される用紙に転写ローラ11K,11Y,11M,11Cに印加された転写パイアスによって用紙に転写される。用紙上に4色のトナー像を転写した後、定着器23によって用紙上のトナー像を加圧定着し、排出ローラ26及び27によって用紙ガイド28に沿って用紙を搬送し、排紙する。トナーカートリッジ4K,4Y,4M,4Cは、現像器2K,2Y,2M,2Cに着脱可能で、内部のトナーを現像器に供給可能な構造となっている。高圧電源装置の動作本発明の実施例1の動作について説明する。なお、本実施例1における転写バイアスはカラー画像形成装置の4色、即ち、高電圧出力4チャンネルそれぞれ独立に制御するが、各制御の構成動作は同一のものであるので、説明は、1チャンネルについてのみとする。プリンタエンジン制御部53は、用紙検出センサ22による用紙検出を基準として、所定のタイミングでK,Y,M,Cの転写バイアスを順次オン、即ち、高圧出力ON信号以下ON信号という。をHにする。転写バイアスがオフのタイミングは、やはり用紙検出センサ22による用紙検出を基準として、用紙が各色の転写ローラ11K,11Y,11M,11C上を、通り抜けたタイミングとする。バイアス印加にあたっては、高庄制御部ASIC80へLレベルのRESET信号を出力し、高圧制御部80内の全ての設定を初期化する。次に、プリンタエンジン制御部53は、高圧出力電圧の目標電圧値に相当する8bit値DATAを高圧制御部80に出力する。図6は、出力電圧と目標値DATA8bitとの関係を示す図である。出力電圧は、整流回路94の出力する第1のDC電圧S4を示し、ADC入力電圧は、出力電圧変換手段95の出力する第2のDC電圧S5を示し、目標値DATA8bitは、プリンタエンジン制御部53から高圧制御部80へ入力されるDATA信号の値を示している。出力電圧の設定範囲1000V~7000Vに対して、目標値DATA8bitは、8bit値の19h~B2hとなる。プリンタエンジン制御部53は、目標値DATAを出力した後、転写バイアスを印加するタイミングで、ON信号をLからHとする。高圧制御部80は、ON信号の入力がHとなると、直ちに、出力ポートOUT1から、制御信号S1を圧電トランス駆動回路93へ出力する。圧電トランス駆動回路93は、24VDC電源92からから供給されるDC電圧をスイッチングし、圧電トランス91の1次側に正弦半波電圧の駆動パルスS2を印加する。図7a、bは、圧電トランス駆動回路の入出力信号波形を示す波形図である。図7aは、圧電トランス駆動回路93の入力信号である制御信号S1の波形を示し、図7bは、圧電トランス駆動回路93の出力信号である駆動パルスの波形を示している。圧電トランス駆動回路93は、例えば、振幅3.3Vの制御信号S1を入力して、波高値が約100Vの出力信号S2を出力する。圧電トランス91は、1次側に圧電トランス駆動回路93の出力信号である駆動パルスS2が入力され、2次側に駆動周波数に応じて昇圧した高電圧のAC電圧S3を出力する。整流回路94は、ダイオードとコンデンサにより構成され、正極性のバイアス電圧電圧である第1のDC電圧S4を出力する。出力電圧変換手段95は、整流回路94の出力の第1のDC電圧S4を、0~3.3Vの範囲の第2のDC電圧S5に変換し、第1の電圧比較手段96a、第2の電圧比較手段96b、及び8bitADC97を介して高圧制御部80の入力ポートIN3に出力する。DAC98は、8bitのデジタル値を0~3.3Vの電圧に変換するデジタルアナログコバータであり、ADC97は、0~3.3Vの電圧を8bitのデジタル値に変換するアナログデジタルコンバータである。次に、図5を用いて、高圧電源装置90の動作を詳細に説明する。発振子81は、高圧制御部80内の図示しない発振回路に接続され、高圧制御部80の基準クロック信号25MHzを生成する。プリンタエンジン制御部53から入力されるRESET信号が、HからLになったとき、高圧制御部80は、全ての設定を初期化する。ON信号が、LからHになると、出力ポートOUT1から圧電トランス駆動周波数初期値のパルスである制御信号S1を出力する。ここでは、一例として、圧電トランス91の駆動パルス周波数初期値は125kHzとするが、これは任意に設定することが可能である。制御信号S1は、スイッチング素子93aのゲートに印加される。スイッチング素子93aのゲートをオン/オフすることにより、圧電トランス91、オートトランス93d、コンデンサ93eで構成されるLC共振回路が駆動され、圧電トランス91の1次側91aに、図7で示すような波高値約100V程度の正弦半波電圧の駆動パルスS2が印加される。圧電トランス91の2次側91bの高電圧のAC電圧S3は、ダイオード94a,94b、及びコンデンサ94cにより正極性バイアスである第1のDC電圧S4に整流される。出力されたバイアス電圧である第1のDC電圧S4は、抵抗100aを介して転写負荷100bに出力される。転写負荷100bに対しては金属接点を介して接続される。図2において、転写負荷に相当する転写ローラ11K,11Y,11M,11cは、転写ベルト14、転写ベルト駆動ローラ12、及び転写ベル卜従動ローラ13と一体の構造となっている。転写ベルト14が画像形成装置1にセットされていない状態においては、抵抗100aの先で、負荷開放状態となるが、これでは印刷が行えないので画像形成装置1は、図示しないオペレーションパネルにエラーを表示する。出力電圧変換手段95は、100MΩの抵抗95aと33kΩの抵抗95bとによって、高圧出力を約3000分の1に分圧し、第1の電圧比較手段96a、第2の電圧比較手段96b、及びオベアンプ97aのボルテージフォロアを介してADC97に出力する。図5の94dの電圧と出力電圧変換手段95の出力の関係は、図6で示す出力電圧とADC入力電圧の関係となる。プリンタエンジン制御部53は、8bitのDATA信号を目標電圧に対応した値に設定する。DATA信号の8bitの設定値は、図6の目標値DATA8bitに示す19h~B2hで、目標電圧の設定範囲は1000~7000Vとする。高圧制御部80は、出力ポートOUT1からON信号がHとなった時点で、圧電トランス駆動パルスを出力する。圧電トランス91の駆動周波数は、高い周波数から徐々に低い周波数にシフトして行く。第1の電圧比較手段96aの端子には、目標値DATA8bitをDAC98で、デジタル-アナログ変換した第3のDC電圧S8が入力され、-端子には出力電圧変換手段95の出力である第2の直流電圧S5が入力される。第1の電圧比較手段96aの出力端子は3.3Vでプルアップされ、結果として端子入力の目標値DACが-端子入力の出力電圧変換手段95の出力より大きいときにHが、逆に、端子入力の目標値DACが-端子入力の出力電圧変換手段95の出力より小さいときに、Lが高圧制御部80の入力ポートIN1に入力される。又、第2の電圧比較手段96bの端子には、制御用比較信号S9が入力され、-端子には第2のDCS5が入力される。ここで、制御用比較信号生成部99の動作について説明する。制御用比較信号生成部99の出力する制御用比較信号S9は、高庄制御部80の出力ポートOUT2の出力する制御用比較信号生成データS6の4bit信号を抵抗99l~99tで構成されるR2Rはしご型抵抗回路の各段に入力することによって0~Fh即ち、0~15の16段階に制御される。各抵抗値は、前記したように、制御用比較信号生成部99の出力の最大値が、DAC98の出力電圧S8の2倍になるように決定する。出力ポートOUT2のbit3~0は、0000,0001,,1110,1111,1111,1110,,0001,0000,0000,0001,というように、増減を繰り返す。第2の電圧比較手段96bの出力信号である第2の比較信号S11は、DC3.3Vの直流電源96cでプルアップされ、結果として、端子に入力される制御用比較信号S9が、-端子に入力される第2のDC電圧S5よりも大きいときにHが、逆に、制御用比較信号S9が、-端子に入力される第2のDC電圧S5よりも小さいときに、Lが、高圧制御部80の入力ポートIN2に入力される。図8a、bは、圧電トランスの駆動パルス波形に対する第1の電圧比較手段及び第2の電圧比較手段のそれぞれの入出力信号の波形を示す波形図である。図8aは、目標電圧DAC98の出力する第3のDC電圧S8と出力電圧変換手段95の出力信号である第2のDC電圧S5に対する第1の比較信号S10の波形の関係を示し、図8bは、制御用比較信号S9と出力電圧変換手段95の出力信号である第2のDC電圧S5に対する第2の比較信号S11の関係を示す波形図である。実際の制御用比較信号生成部99の出力する制御用比較信号S9は、抵抗96f、及びコンデンサ96gで構成されるフィルタを介しても、若干、階段状になるが、図8bでは、簡単化のため、直線状に出力信号が上下するものとした。次に、図1を用いて高圧制御部80の動作について説明する。高圧制御部80内の回路は、25MHzの基準クロックS0に同期して動作する。ON信号がLからHになると、出力セレクタ818から制御信号S1が出力される。圧電トランス駆動パルスの周波数は、当初、分周比カウンタ下限値810にて、予め設定される初期値の駆動周波数とし、ここでは一例として125kHzとする。図9は、駆動パルス周波数に対する圧電トランス91の交流電圧出力のロットばらつきを示す特性図である。図9において、横軸は、駆動パルスS2の周波数であり、縦軸は、駆動パルスS2の周波数に対し圧電トランス91の2次側から出力される高電圧のAC電圧S3の出力電圧値である。圧電トランス91は、駆動パルスS2の周波数が、初期値の駆動周波数125kHzより低くなると、AC電圧S3の出力電圧値が上昇する特性を有している。共振周波数frAfrB、frCよりも低い周波数では、不安定領域となり、制御不能である。従って、高圧出力を開始して以降、駆動パルスの周波数を下げる方向に制御するが、周波数の下限値、即ち、分周比の上限値を分周比カウンタ上限値809により制限する。以下、演算器812の動作について、詳細に説明する。プリンタエンジン制御部53は、RESET信号をLとして入力する。演算器812は、圧電トランス91における分周比カウンタ下限値810に設定された19bit値を19bitレジスタ813にセットする。19bitレジスタ813は、整数部の上位8bit、小数部の下位11bitで構成され、駆動パルスS2の周波数の初期値を125kHzとする場合、前記分周比カウンタ下限値は、64000hとなる×64000h/211=125kHzとして計算される。誤差保持レジスタ815は、11bit全て0にクリアされる。高圧出力前においては、ON信号はLとなっており、出力セレクタ818は、Lの選択信号を入力されることにより、常にLを出力しているので、圧電トランス91は駆動されない。演算器812は、比較器808の3bitの出力値によって、以下の演算を行う。比較器808の出力=110b:演算器Aの設定値=演算器Aの設定値-乗算器824の出力比較器808の出力=111b:演算器Aの設定値=演算器Aの設定値-1比較器808の出力=000b:演算器Aの設定値=演算器Aの設定値比較器808の出力=001b:演算器Aの設定値=演算器Aの設定値1比較器808の出力=010b:演算器Aの設定値=演算器Aの設定値乗算器824の出力比較器808には、ON信号も入力され、ON信号がL入力の場合、比較器808は、常に、111bを出力する。演算器812は、比較器808の出力が111bであるので、19bitレジスタ813の値から11減算するが、減算結果は初期設定値未満となる。演算器812は、減算結果19bitと分周器カウンタ下限値810の19bitを比較し、前記下限値未満であれば、19bitレジスタ813の値を前記下限値とするので、結果的にON信号がLの間は、19bitレジスタ813の値は、分周比カウンタ下限値810のまま保持される。演算器812の演算周期は、制御周期値820に設定される値とし、制御周期値820の値をタイマカウンタ819が基準クロック信号のクロック周期でカウントダウンしていき、0となったところでカウンタを制御周期値820にリセットし、同時に演算を実行する。制御周期値820に設定される12bit値は、ここでは一例として9c4hとするクロック周波数25MHzで100μs周期となる。2値化パルス生成部828の動作を説明する。演算器814は、19bitレジスタ813の19bit値と圧電トランス補正値記憶部826に記憶されている符号付12bitの補正値とを加減算する。演算器814の出力は分周比値の整数部を表す上位8bitを加算器816に、小数部を表す下位11bitを誤差保持レジスタ815に入力する。誤差保持レジスタ815では、分周器817の出力パルス周期で演算器B814の下位11bit値を加算、更新する。誤差保持レジスタ815の11bit値がオーバーフローしたら、オーバーフローフラグ1bitを加算器816にて演算器814の出力の上位8bit値に加算する。それ以外のときは0を加算する。このようにして分周器817には、演算器814の出力の上位8bit値、例えば、これをNとすると、NとN1が入力される。従って、分周比出力パルス20482048=211、分周比小数部bit数によるパルス周期でN分周をM回、N1分周を2048-M回出力する。これにより、N×MN1×2048-M/2048=19bitレジスタ上位8bit値下位11bit値/2048となるように制御される。19bitレジスタ813の値が変化しなければ、上記の通りであるが、変化する場合には、その変化に追随して、2048パルス周期未満で値が変化していく。それでも単位時間辺りの上記式の左辺と右辺の平均値はほぼ等しくなる。次に、プリンタエンジン制御部83は、DATAに目標電圧に相当する8bit値を設定する。目標電圧と8bit値の対応表を図6に示す。本実施例1の画像形成装置1においては、転写バイアス出力は媒体の厚さや温湿度、出力チャンネルの違い等によって可変されるが、例えば、目標電圧5000Vの場合、対応する8bit値は、7Fhとなる。出力セレクタ818に選択信号Hが入力され、直ちに圧電トランス91の駆動パルス周波数初期値125kHzのパルスが出力される。又、比較器808は、ON信号がLからHになることにより、一時記憶部802の出力信号8bitと演算器814の出力信号の上位8bitとが入力される。図10は、比較器808の処理の流れを示すフローチャートである。ここでは、説明の簡単化のためフローチャートを用いているが、実際の回路は、ハードウェアにて実現される。なお、図中で一時記憶部802の出力8bit値をA、演算器814の出力上位8bit値をBとしている。ステップST1において、比較器808は処理を開始する。ステップST2において、ON信号がHかLかの判定が行われ、ON信号がHのときは、ステップST3へ進み、ON信号がLのときはステップST11へ進む。ステップST3において、TEST信号がHかLの判定が行われ、TEST信号がHならばステップST10へ進み、テストモード信号がLならばステップST4へ進む。ステップST4において、一時記憶部802の出力信号の8bit値は、演算器814の出力信号の上位8bit値と等しいか判定し、等しい場合はステップST8へ進み、等しくない場合はステップST5へ進む。ステップST5において、一時記憶部802の出力信号の8bit値が演算器814の出力信号の上位8bit値×0.4より大きいかの判定がされ、大きい場合はステップST9へ進み、一時記憶部802の出力信号の8bit値が演算器814の出力信号の上位8bit値×0.4以下の場合はステップST6へ進む。ステップST6では、一時記憶部802の出力信号の8bit値が演算器814の出力信号の上位8bit値×0.6より大きいかの判定がされ、大きい場合はステップST10へ進み、一時記憶部802の出力信号の8bit値が演算器814の出力信号の上位8bit値×0.6以下の場合はステップST7へ進む。ステップST7において、一時記憶部802の出力信号8bit値が0より大きいかの判定がされ、大きい場合はステップST11へ進み、一時記憶部802の出力信号の8bit値が0以下の場合はステップST12へ進む。ステップST8において、比較器808は、3bit値010bを出力し、ステップST13へ進む。ステップST9において、比較器808は、3bit値001bを出力し、ステップST13へ進む。ステップST10において、比較器808は、3bit値000bを出力し、ステップST13へ進む。ステップST11において、比較器808は、3bit値111bを出力し、ステップST13へ進む。ステップST12において、比較器808は、3bit値110bを出力し、ステップST13へ進む。ステップST13において、比較器808は、処理を終了する。なお、ステップST5において、演算器814の出力上位8bit値×0.4という計算を行っている。0.4は、演算器814の出力信号の上位8bit値を2bit右へシフトした値と、同3bit右へシフトした値、及び同5bit右へシフトした値を加算した値1/221/231/25=0.4である。同様に、ステップST5における演算器814の出力信号の上位8bit値×0.6の計算における0.6は、演算器814の出力信号の上位8bit値を、1bit右へシフトした値と、同4bit右へシフトした値と、同5bit右へシフトした値、及び同7bit右へシフトした値を加算した値1/211/241/251/27=0.6である。8bitカウンタ801には、第1の電圧比較手段96aの出力が入力される。第1の電圧比較手段96aからの入力値は、HかLかのデジタル値であり、8bitカウンタ801は、クロック周期毎にHをカウントする。カウントは分周器817の立ち上りエッジ、即ち、圧電トランス91の駆動パルスの立ち上りエッジで0クリアされ、同時に一時記憶部802に値を記憶する。一時記憶部802の値は比較器808へ入力される。12bitカウンタ806には、第2の電圧比較手段96bの出力信号S11が入力される。入力値は、HかLかのデジタル値であり、クロック周期毎にHをカウントする。カウントは、12bitカウンタ803のオーバーフロー時に0クリアされ、同時に一時記憶部807に値を記憶する。一時記憶部807の値はテーブルレジスタ821に入力される。12bitカウンタ803は、クロック周期でカウントアップするカウンタで、最上位bitをセレクタ805へ、bit10~7の4bitを同じくセレクタ805、及びビット反転するインバータ804へ出力する。インバータ804の出力信号4bitは、セレクタ505へ入力される。セレクタ505は、入力信号の12bitカウンタ803の最上位bitが0のときインバータ804の出力信号4bitを、1のとき12bitカウンタ803の出力信号bit10~7の4bitを出力する。その結果、セレクタ805の出力信号は、周期163.84μsで、10.24μs毎に、0000,0001,,1110,1111,1111,1110,,0001,0000,0000,0001,と増減を繰り返し、セレクタ805の出力信号4bitが、出力ポートOUT2から制御用比較信号生成部99に出力され、図8bに示すような三角波状の信号となる。ここで、前述したように、制御用比較信号は、目標電圧DAC98の出力電圧の約2倍の波高値をもつ。出力電圧変換手段95の出力電圧S5が、目標値に近いときには、カウント周期におけるHの比率は50程度となる。図11は、テーブルレジスタ822の入出力の対応を示す図である。テーブルレジスタ822には、19bitレジスタ813のbit17~10の8ビットが入力され、8ビットのデータが出力される。図12は、テーブルレジスタ823の処理の流れを示すフローチャートである。テーブルレジスタ823は、19bitレジスタ813のbit17~10の8ビットが入力され、図12のフローチャートに従った処理により決定される3ビットのデータが出力される。ここでは、説明の簡単化のためフローチャートを用いているが、実際の回路ではハードウェアにて実現される。ステップST21において、テーブルレジスタ823の処理が開始される。ステップST22において、入力8bitが、B9hより小さいかの判定がされ、入力8bitがB9hより小さい場合は、ステップST29へ進み、入力8bitがB9hより小さくない場合は、ステップST23へ進む。ステップST23において、入力8bitが、B3hより小さいかの判定がされ、入力8bitがB3hより小さい場合は、ステップST30へ進み、入力8bitがB3hより小さくない場合は、ステップST24へ進む。ステップST24において、入力8bitがB7hより小さいかの判定がされ、入力8bitがB7hより小さい場合は、ステップST31へ進み、入力8bitがB7hより小さくない場合は、ステップST25へ進む。ステップST25において、入力8bitがBBhより小さいかの判定がされ、入力8bitがBBhより小さい場合は、ステップST32へ進み、入力8bitがBBhより小さくない場合は、ステップST26へ進む。ステップST26において、入力8bitがBFhより小さいかの判定がされ、入力8bitがBFhより小さい場合は、ステップST33へ進み、入力8bitがBFhより小さくない場合は、ステップST27へ進む。ステップST27において、入力8bitがC2hより小さいかの判定がされ、入力8bitがC2hより小さい場合は、ステップST34へ進み、入力8bitがC2hより小さくない場合は、ステップST28へ進む。ステップST28において、入力8bitがC4hより小さいかの判定がされ、入力8bitがC4hより小さい場合は、ステップST35へ進み、入力8bitがC4hより小さくない場合は、ステップST36へ進む。ステップST29において、テーブルレジスタ823は、3bit値000bを出力し、ステップST37へ進む。ステップST30において、テーブルレジスタ823は、3bit値001bを出力し、ステップST37へ進む。ステップST31において、テーブルレジスタ823は、3bit値010bを出力し、ステップST37へ進む。ステップST32において、テーブルレジスタ823は、3bit値011bを出力し、ステップST37へ進む。ステップST33において、テーブルレジスタ823は、3bit値100bを出力し、ステップST37へ進む。ステップST34において、テーブルレジスタ823は、3bit値101bを出力し、ステップST37へ進む。ステップST35において、テーブルレジスタ823は、3bit値110bを出力し、ステップST37へ進む。ステップST36において、テーブルレジスタ823は、3bit値111bを出力し、ステップST37へ進む。ステップ37において、テーブルレジスタ823は、処理を終了する。図13は、テーブルレジスタ821の入出力の対応を示す図である。テーブルレジスタ821は、一時記憶部807の出力する12bit値とテーブルレジスタ823の出力する3bit値とが入力され、一時記憶部807の値に対して32段階、テーブルレジスタ823の値に対して8段階、の8bit値が格納されており、一時記憶部807の値及びテーブルレジスタ823の値により選択される256種類の8bit値を、乗算器824へ出力する。テーブルレジスタ821において、例えば、19bitレジスタ813のbit17~10の値がB0hのとき、テーブルレジスタ823の出力値は001bであり、一時記憶部807の出力値が500hであるとき、テーブルレジスタ821の出力8bit値は22hとなる。乗算器824は、テーブルレジスタ821の出力8bitとテーブルレジスタ822の出力8bitとを乗算して、出力16bitを演算器812へ出力する。ここで、前述したように、出力電圧変換手段95の出力する第2のDC電圧S5が目標値DAC98の出力する第3のDC電圧S8に近いとき、第2の比較信号S11の1周期当たりのカウントDuteyは約50となる。よって、図13に示したように、一時記憶部807の出力12bitが800h、即ち、50に近くなるに従い、テーブルレジスタ821の出力値が小さくなるようにテーブル値を設定している。又、図9に示した圧電トランス91の駆動パルス周波数に対する交流電圧出力特性図から、駆動パルス周波数の低い領域では周波数変動による出力電圧の変動が大きいことがわかる。よって、テーブルレジスタ822の出力値は、入力値である19bitレジスタ513値が大きくなれば小さくなるようにテーブル値を設定している。同様に、テーブルレジスタ823の出力値が、000b,001b,,111bとなるに従ってテーブルA-1,A-2、,A-8テーブルレジスタ821の出力値が小さくなるように、テーブル値を設定している。図14a~cは、圧電トランス91の補正値設定前の立ち上がり波形を示す波形図である。図14a~cにおいて、横軸は時間、縦軸は電圧を表している。DAC98の出力信号S8が、0Vから目標電圧に対応する第3のDC電圧になると、出力電圧S4は、0Vから5000Vに立ち上がっている。図14aは、圧電トランス91の特性が、図9に示したロットAに対応する立ち上がり波形であり、圧電トランス91の駆動パルスS2の周波数を初期値である125kHzで、制御開始し、始めは大きな制御量を、出力電圧が目標近くなるに従って小さくしていくことによって、オーバーシュートなく安定して且つ高速な出力電圧の立上がり特性になっている。圧電トランス91は、図9に示すように、製造ロット、又、個体によっても入出力特性にばらつきを有している。例えば、ロットAの圧電トランス91に対して図14aに示すような高電圧の立上げ特性を得られるようにテーブルレジスタ821,822を調整し、図9に示したロットB、ロットCの圧電トランス91に対して、同じテーブル値で、制御を行うと、ロットBの圧電トランス91では、図14bように出力電圧が大きくオーバーシュートしてしまい、逆にロットCの圧電トランス91では図14cのように出力立上げ時聞が非常に長くなってしまうという問題が生じる。そこで、このような圧電トランス91のばらつきを補正する圧電トランス補正値を設定する必要があるが、この圧電トランス補正値を設定する方法について、以下に説明する。図15は、圧電トランス91の補正値を導出し、補正値を設定する処理の流れを示すフローチャートである。図2において、転写負荷100bは、画像形成装置1の通常動作時においては転写ローラ11であるが、テストモード時においては固定抵抗とする。そのための機構を画像形成装置1内に用意してもよいし、高圧電源装置90に固定抵抗100bを繋ぎ、単体で動作可能な構成としてもよい。固定抵抗値は一例として200MΩとする。ステップST41において、圧電トランス補正値を設定するためのテストモードの処理を開始し、ステップST42へ進む。ステップST42において、プリンタエンジン制御部53から入力されるTEST信号の出力をHにし、ステップST43へ進む。ステップST43において、テーブルレジスタ825をアクティブにし、ステップST44へ進む。ステップST44において、圧電トランス補正値記憶部826に記憶されている値を0にクリアし、ステップST45へ進む。ステップST45において、比較器808の出力値を000bに固定し、ステップST46へ進む。ステップST46において、演算器812にテストモード値811を設定し、ステップST47へ進む。ステップST47において、ON信号をHにし、ステップST48へ進む。ステップST48において、第1のDC電圧S5をADC97で、アナログデジタル変換した補正値参照データS12により、テーブルレジスタ825を参照して、最適な補正値を選択し、ステップST49へ進む。ステップST49において、ON信号をLにし、ステップST50へ進む。ステップST50において、圧電トランス補正値記憶部826にステップST48で選択した最適の補正値を記憶し、ステップST51へ進む。ステップST51において、プリンタエンジン制御部53がTEST信号をLにし、ステップST52へ進む。ステップST52において、圧電トランス補正値を設定するためのテストモードの処理を終了する。ここで、図9より、テストモード値811は、標準的なf-V特性を持つ圧電トランス91における共振周波数frAに対して2~3高い周波数第1のテストモード周波数に対応する分周比値19bitとする。本実施例1においては、一例として、分周比値70800h、即ち、111.111kHzで圧電トランス91を駆動する。図16a、bは、テーブルレジスタ825の入出力の対応関係を示す図である。図16aは、テストモード時の高圧実出力電圧図5の94dの電圧、ADC97の入出力値と補正値の関係を示す。圧電トランス91の補正値は、符号付き12bit、10進数で-2048~2047の値の範囲で設定できるが、本実施例1では、図16bに示すように、圧電トランス91の補正値を、-340~400の範囲に制限している。ADC97の出力が、前記補正値の対応範囲外である場合、圧電トランス91若しくは圧電トランス駆動回路93に故障が発生したものと判断し、高電圧を出力しないようにする。図17a~cは、圧電トランス補正値設定後の高圧出力立ち上がり波形を示す波形図である。図17a~cにおいて、横軸は時間、縦軸は電圧を表し、出力電圧S4は、0Vから5000Vに立ち上がっている。圧電トランス91のロットB、ロットC共に立上げ時間及びオーバーシュート有無について、ロットAの場合と同様の出力立上げ特性となっている。以上のように、テストモードで導出した圧電トランス補正値を適用することで、圧電トランス91の製造ばらつき等による個々の入出力特性の違いによらず、オーバーシュートなく安定して且つ高速に高電圧出力立上げを行うことが可能になる。本実施例1の高圧電源装置90では、1チャンネルの出力電圧のみに対して説明しているが、複数チャンネル同時に、異なる目標電圧で高圧出力を行うことも可能である。実施例1の効果以上説明したように、本発明の実施例1によれば、テストモードにて、圧電トランス91の補正値を導出し、補正値を適用することで、圧電トランス91の製造ばらつき等による個々の入出力特性の違いによらず、オーバーシュートなく安定して且つ高速に高電圧出力立上げを行うことが可能になる。そのため、複数の圧電トランス91を同一の制御で駆動、昇圧動作を行うことが可能となる。実施例1の変形例本実施例1で用いた圧電トランス91とは異なる入出力特性の圧電トランスを用いたとしても、それに対応して各種制御テーブル値、及び周辺回路定数を変更することによって同様の動作が実現可能である。簡単のため画像形成装置1の通常動作時においても出力負荷は固定として説明しているが、感光体ドラム9K,9Y,9M,9Cの状態による負荷変動、又、他の高圧バイアス源に適用した場合の負荷変動にも対応可能である。カラー4色構成の画像形成装置として説明したが、2色あるいは3色、もしくは4色より多い構成としても良い。実施例1では、テストモードにて、1回の処理で第1の補正格納テーブル825から最適な補正値を選択しているが、補正格納テーブル825から最適な補正値を選択する処理を複数回行い、その平均値に基づき、最適な補正値を決定するようにしても良い。このようすれば、より精度の高い最適の補正値を求めることができる。又、テストモードへ移行する頻度は、工場出荷時に1度行ってもよいし、定期的に行ってもよい。テストモードへ移行する頻度を、高くすれば、圧電トランス91の特性が経時変化した場合等にも、同ーの制御で駆動、昇圧動作を行うことが可能となる。本発明の実施例2では、図2の画像形成装置1の構成と同様であり、高圧電源装置80内の高圧制御部、及び図3の制御回路の構成が実施例1と異なっている。図18は、本発明の実施例2における高圧電源装置90A例えば、転写高圧電源の概略を示すブロック図である。更に、図19は、図18の高圧電源装置における詳細な構成例を示す回路図である。この図18及び図19において、図4及び図5に示した構成と同様の部分については同符号を付し、説明を省略する。本実施例2の高圧電源装置90Aでは、実施例1の高圧電源装置90内の高圧制御部80に代えて、これとは構成あるいは機能の異なる高圧制御部80Aが設けられ、本実施例2の制御回路では、図3の制御回路内のプリンタエンジン制御部53に代えて、これとは構成あるいは機能の異なるプリンタエンジン制御部53Aが設けられている。高圧制御部80Aからプリンタエンジン制御部53Aへ2回目のテスト動作の実行を要求するReTEST信号を出力し、プリンタエンジン制御部53Aは、高圧制御部80AからからのReTEST信号をを受け付けると、高圧制御部80Aへ2回目のテスト動作の実行を命令するTEST2bit信号を出力する構成になっている。その他の点については、図4及び図5の構成と同様である。図20は、図19の高圧制御部80Aの回路ブロック図である。この図において、図1に示した構成と同様の部分については同符号を付し、説明を省略する。本実施例2の高圧制御部80Aでは、実施例1の高圧制御部80内のテストモード値811に代えてテストモード値902が設けられ、更に、OR演算器901、テーブルレジスタ903、及び出力判定部904が追加された構成になっている。テストモード値902は、19bitのテストモード値を2つ格納するものである。OR演算器901は、プリンタエンジン制御部53が出力する2bit値で構成されるTEST2bit信号の2bit値をOR演算して、その出力を比較器808と圧電トランス補正値記憶部のクリア端子へ出力するものである。テーブルレジスタ903は、テストモード時の出力電圧をもとに、圧電トランス補正値記憶部826aに記憶される補正値を出力するテーブルレジスタで、テーブルレジスタ825aとはテーブル値及びそれに対応するADC97の出力8bit値が異なる。テーブルレジスタ825aのテーブル値は、実施例1のテーブルレジスタ825のテーブル値と同じである。出力判定部904は、ADC97の出力8bitが4Ch以上だった場合にL、4Ch未満だった場合にHを出力するものである。実施例2の動作実施例2の動作は、テストモード時の動作のみ、実施例1の動作と異なる。図20を用いて動作を説明する。プリンタエンジン制御部53Aから、通常動作時は00b、テストモード時は01b,10bの3つの値のいずれかの値をとるTEST2bit信号が高圧制御部80Aへ入力される。テストモード時には、TEST2bit信号は01b,10bであるので、1と0とをOR演算したOR演算器901の出力は、Hとなり、圧電トランス補正値記憶部826aの値は0にクリアされ、比較器808の出力は、000bに固定される。始めに、プリンタエンジン制御部53Aから、TEST2bit信号が01bとして出力される。このときのテストモード値902は、6FC00hとなり、111.857kHzの周波数第2のテストモード周波数の駆動パルスS2で、圧電トランス91が駆動される。テーブルレジスタ903がアクティブとなり、ADC97の出力信号をもとに圧電トランス補正値がテーブルレジスタ903を参照して求められる。図21a、bは、テーブルレジスタ903の入出力の対応関係を示す図である。図21aは、テストモード時の第1のDC電圧S4図19の94dの電圧、ADC97の入出力値と補正値の関係を示し、図21bは、ReTEST信号がLの場合の実出力電圧第1のDC電圧S4に対する圧電トランス補正値の関係を示している。出力判定部904は、ADC97が出力する8bitの補正値参照データS12が入力されると、補正値参照データS12が4Ch以上だった場合にLを出力し、4Ch未満だった場合にHを出力する。出力判定部904の出力信号がLの場合には、テーブルレジスタ903がアクティブとなり、ADC97の出力信号をもとにテーブルレジスタ903を参照して圧電トランス91の補正値テーブルが求められる。出力判定部904の出力信号がHの場合には、出力判定部904からプリンタエンジン制御部53AへReTEST要求がされると、プリンタエンジン制御部53Aは、TEST2bit信号を10bとして、OR演算器901出力する。このとき、テストモード値902は、70800hとなり、111.111kHzの周波数第1のテストモード周波数の駆動パルスS2で圧電トランス91が駆動される。この場合、テーブルレジスタ825aがアクティブとなり、ADC97の出力をもとにテーブルレジスタ825aを参照して圧電トランスの補正値が求められる。以上の動作が、本発明の実施例2における、圧電トランスの特性ばらつきを補正する圧電トランス補正値を設定するためのテストモードである。図22は、実施例2における圧電トランス補正値を導出し、補正値を設定する処理の流れを示すフローチャートである。図19における転写負荷100bは、画像形成装置1の通常動作時においては図4の転写ローラ11であるが、テストモード時においては固定抵抗とする。そのための機構を画像形成装置1内に用意しでもよいし、高圧電源装置90Aに固定抵抗100bを繋ぎ、単体で動作可能な構成としてもよい。固定抵抗値は、一例として200MΩとする。ステップST61において、テストモードの処理を開始し、ステップST62へ進む。ステップST62において、プリンタエンジン制御部53が、TEST2bit信号01bを出力し、ステップST63へ進む。ステップST63において、テーブルレジスタ903をアクティブにし、ステップST64へ進む。ステップST64において、圧電トランス補正値記憶部826aに記憶されている値を0クリアし、ステップST65へ進む。ステップST65において、比較器808の出力値を000bに固定し、ステップST66へ進む。ステップST66において、演算器812に、テストモード値902=6FC00hを設定し、ステップST67へ進む。ステップST67において、ON信号をHにし、ステップ68へ進む。ステップST68において、8bitADC97の出力が4Ch以上であるかの判定がされ、8bitADC97の出力が4Ch以上である場合はステップST69へ進み、8bitADC97の出力値が4Ch未満であるか場合はステップST73へ進む。ステップST69において、出力判定部904がLを出力し、ReTESTをディセーブルとし、ステップST70へ進む。ステップST70において、8bitADC97の出力値からテーブルレジスタ903を参照し、最適の補正値を選択し、ステップST71へ進む。ステップST71において、ON信号をLにし、ステップST72へ進む。ステップST72において、圧電トランス補正値記憶部826aに、ステップST70で選択した最適の補正値を記憶し、ステップST84へ進む。ステップST73において、出力判定部904がHを出力し、ReTESTをイネーブルとし、ステップST74へ進む。ステップST74において、ON信号をLにし、ステップST75へ進む。ステップST75において、プリンタエンジン制御部53Aがテストモード設定信号TEST2bit通常00b10bを出力し、ステップST76へ進む。ステップST76において、テーブルレジスタをアクティブ出力可にし、ステップST77へ進む。ステップST77において、圧電トランス補正値記憶部526aに記憶されている値を0クリアし、ステップST78へ進む。ステップST78において、比較器808の出力値を000bに固定し、ステップST79へ進む。ステップST79において、演算器812に、テストモード値902=70800hを設定し、ステップST80へ進む。ステップST80において、ON信号をHにし、ステップST81へ進む。ステップST81において、8bitADC97の出力値からテーブルレジスタ825aを参照し、最適の補正値を選択し、ステップST82へ進む。ステップST82において、ON信号をLにし、ステップST83へ進む。ステップST83において、圧電トランス補正値記憶部826aにステップST81で選択した補正値を記憶し、ステップST84へ進む。ステップST84において、プリンタエンジン制御部53Aが、TEST2bit信号を00bにし、ステップST85へ進む。ステップST85において、テストモードの処理を終了する。以上のように、テストモードで選択した圧電トランス91の補正値を適用することで、圧電トランス91の製造ばらつき等による個々の入出力特性の違いによらず、オーバーシュートなく、安定して且つ高速に高電圧出力立上げを行うことが可能になる。図23は、駆動パルス周波数に対する圧電トランス91の交流電圧出力のロットばらつきを示す特性図である。図9との違いは、ロットDの特性を示したことである。ロットDの圧電トランス91では、実施例1におけるテストモード周波数111111kHzにおいて出力電圧が7kVを大きく超えている。このように非常に高い電圧を出力した場合、圧電トランス91の2次側の回路部品、すなわち図5図19に示した整流回路94内のダイオード94a,94b、コンデンサ94c、更に、出力電圧変換手段95内の抵抗95aを破壊する恐れがある。又、それに備えて高耐圧の部品を用いることも考えられるが、そういった部品は一般に高価である。そのため、実施例2では、先ず、圧電トランス91を、111857kHz、即ち、圧電トランス91の規定の共振周波数より3~4高い周波数第2のテストモード周波数で駆動し、このときの出力電圧がある出力電圧未満であった場合に111111kHz、即ち、圧電トランス91の所定の共振周波数より2~3高い周波数第1のテストモード周波数で駆動することにより、圧電トランス91の補正値を求めている。実施例2の効果以上説明したように、本発明の実施例2によれば、圧電トランス91の製造ばらつき等による個々の入出力特性の違いによらず、複数の圧電トランス91を同一の制御で駆動、昇圧動作を行うことが可能となる。これに加え、先ず、圧電トランス91の規定の共振周波数より3~4高い周波数第2のテストモード周波数で駆動し、このときの出力電圧が閾値未満であった場合に、圧電トランス91の所定の共振周波数より2~3高い周波数第1のテストモード周波数で駆動するようにしたので、予期せぬ高電圧が出力されることによって回路部品が破壊することを防止でき、また、それに備えて必要以上に高耐圧の部品を用いなくて良いので、部品コストが増大することを防止できる。実施例2の変形例実施例2では、第1のテストモード周波数を圧電トランス91の所定の共振周波数より2~3高い周波数とし、第2のテストモード周波数を圧電トランス91の規定の共振周波数より3~4高い周波数としているが、圧電トランス91を構成する圧電振動子の種類により、第1及び第2のテストモード周波数を適宜変更して、実施することができる。又、実施例2では、圧電トランスの出力が高電圧方向に大きくばらついた場合に有効であるが、逆に、圧電トランス91の出力電圧が低電圧方向に大きくばらついた場合に対応する補正値のテーブルを設け、このテーブルを参照して補正値を求めるようにすれば、出力電圧が低電圧で使用できない圧電トランスを使用できるようになる。これにより、使用できる圧電トランス91の歩留まりを上げて、使用する圧電トランス91の価格を下げることができる。実施例1、2の変形例実施例1、2では、カラータンダム方式の画像形成装置1における高圧電源装置90,90Aについて説明したが、本発明は、複数の圧電トランスを使用した高圧電源装置、及びそれを使用した電子写真方式のカラー画像形成装置、例えばカラープリンタやカラー複写機、ファクシミリ、またはそれらの機能を併せ持つカラー複合機等の他の用途にも利用可能である。"