基準電圧を出力する基準電圧回路と、出力トランジスタと、前記基準電圧と前記出力トランジスタの出力する電圧を分圧した分圧電圧との差を増幅して出力し、前記出力トランジスタのゲートを制御する第一の差動増幅回路と、ドレインが前記出力トランジスタのゲートに接続され、ゲートが制御信号端子に接続され、ソースが制限トランジスタのドレインに接続された第一スイッチングトランジスタと、突入電流防止回路と、出力電圧検出回路と、を備えたボルテージレギュレータにおいて前記出力電圧検出回路は、反転入力端子が前記第一の差動増幅回路の非反転入力端子に接続され、反転入力端子が前記基準電圧回路に接続され、電源端子が第一のトランジスタのドレインに接続され、出力端子が第二のトランジスタのゲートに接続されたアンプと、出力が容量と前記第二のトランジスタのドレインに接続された定電流回路と、を備えたボルテージレギュレータ。基準電圧を出力する基準電圧回路と、出力トランジスタと、前記基準電圧と前記出力トランジスタの出力する電圧を分圧した分圧電圧との差を増幅して出力し、前記出力トランジスタのゲートを制御する第一の差動増幅回路と、ドレインが前記出力トランジスタのゲートに接続され、ゲートが制御信号端子に接続され、ソースが制限トランジスタのドレインに接続された第一スイッチングトランジスタと、突入電流防止回路と、出力電圧検出回路と、を備えたボルテージレギュレータにおいて前記出力電圧検出回路は、出力が容量と第二のトランジスタのドレインに接続された定電流回路と、ゲートが第三のトランジスタのソースと第四のトランジスタのドレインに接続された前記第二のトランジスタと、ドレインが前記第三のトランジスタのゲートと第二の定電流回路に接続された第一のトランジスタと、ドレインが第三の定電流回路に接続された前記第三のトランジスタと、を備えたボルテージレギュレータ。しかしながら従来の技術では、出力電圧が立ち上がったあとタイミングよくソフトスタート回路を切り離さなければならないという課題があった。本発明では、上記課題に鑑みてなされ、ボルテージレギュレータが起動直後に、高速でかつタイミングよく突入電流防止回路の動作を止め消費電流を削減できるボルテージレギュレータを提供する。基準電圧を出力する基準電圧回路と、出力トランジスタと、基準電圧と出力トランジスタの出力する電圧を分圧した分圧電圧との差を増幅して出力し、出力トランジスタのゲートを制御する第一の差動増幅回路と、ドレインが出力トランジスタのゲートに接続され、ゲートが制御信号端子に接続され、ソースが制限トランジスタのドレインに接続された第一スイッチングトランジスタと、突入電流防止回路と、出力電圧検出回路とを備えたボルテージレギュレータにおいて、出力電圧検出回路は、反転入力端子が第一の差動増幅回路の非反転入力端子に接続され、反転入力端子が基準電圧回路に接続され、電源端子が第一のトランジスタのドレインに接続され、出力端子が第二のトランジスタのゲートに接続されたアンプと、出力が容量と第二のトランジスタのドレインに接続された定電流回路とを備える。本発明の出力電圧検出回路を備えたボルテージレギュレータは、ボルテージレギュレータの基準電圧とフィードバック電圧Vfbとを比較するコンパレータを使用することで、高速でかつタイミングよく突入電流防止回路を切り離すことができる。本発明を実施するための形態について、図面を参照して説明する。図1は、第一の実施形態のボルテージレギュレータの回路図である。第一の実施形態のボルテージレギュレータは、基準電圧回路101と、差動増幅回路102と、出力トランジスタ104と、分圧回路の抵抗105と106と、突入電流防止回路103と、出力電圧検出回路213で構成されている。出力電圧検出回路213はPMOSトランジスタ202、203と、定電流回路204と、オフセット付きアンプ201と、容量205で構成されている。第一の本実施形態のボルテージレギュレータの接続について説明する。差動増幅回路102は、反転入力端子は基準電圧回路101に接続され、非反転入力端子は抵抗105と106の接続点に接続され、出力端子はPMOSトランジスタ104のゲート及び突入電流防止回路103の出力に接続される。基準電圧回路101のもう一方はグラウンド端子100に接続される。オフセット付きアンプ201は、非反転入力端子は基準電圧回路101の正極に接続され、反転入力端子は抵抗105と106の接続点に接続され、出力端子はPMOSトランジスタ203のゲートに接続される。PMOSトランジスタ203は、ドレインは突入電流防止回路103の入力に接続され、ソースは電源端子150に接続される。PMOSトランジスタ202は、ゲートは突入電流防止回路103の入力に接続され、ドレインはオフセット付きアンプ201の電源端子に接続され、ソースは電源端子150に接続される。定電流回路204は、一方は突入電流防止回路103の入力および容量205に接続され、もう一方は電源端子150に接続される。容量205のもう一方はグラウンド端子100に接続される。次に、第一の本実施形態ボルテージレギュレータの動作について説明する。抵抗105と106は、出力端子180の電圧である出力電圧Voutを分圧し、分圧電圧Vfbを出力する。差動増幅回路102は、基準電圧回路101の出力電圧Vrefと分圧電圧Vfbとを比較し、出力電圧Voutが一定になるよう出力トランジスタ104のゲート電圧を制御する。出力電圧Voutが所定電圧よりも高いと、分圧電圧Vfbが基準電圧Vrefよりも高くなる。そして、差動増幅回路102の出力信号出力トランジスタ104のゲート電圧が高くなり、出力トランジスタ104はオフしていき、出力電圧Voutは低くなる。こうして、出力電圧Voutを一定になるように制御する。また、出力電圧Voutが所定電圧よりも低いと、上記と逆の動作をして、出力電圧Voutは高くなる。こうして、出力電圧Voutが一定になるように制御する。突入電流防止回路103は出力トランジスタ104に突入電流が流れた事を検出して出力トランジスタ104のゲート電圧をHiになるように制御する。電源起動後、出力電圧検出回路213の出力はグラウンドレベルのためPMOSトランジスタ202がオンしてオフセット付きアンプ201に電源を供給する。分圧電圧Vfbは出力電圧Voutが立ち上がっていないため基準電圧Vrefより低い電圧にあり、オフセット付きアンプ201にHiを出力させる。そして、PMOSトランジスタ203をオフさせ、定電流回路204の電流が容量205を充電して徐々に出力電圧検出回路213の出力を立ち上げて行く。突入電流防止回路103は出力電圧検出回路213のLoの信号を受けている間起動し、突入電流を防止するように動作する。出力電圧検出回路213の出力の立ち上げ時間は定電流回路204の電流値と容量205の容量値で決まり、ボルテージレギュレータの起動時間より長くしボルテージレギュレータの起動中に突入電流防止回路103の動作が停止しないように設定する。出力電圧検出回路213の出力がある程度立ち上がると、突入電流防止回路103は動作を止めボルテージレギュレータの起動後に電流を消費する事を止める。さらに、PMOSトランジスタ202がオフし、オフセット付きアンプ201の動作を止めボルテージレギュレータの起動後に電流を消費する事を止める。オフセット付きアンプ201は非反転入力端子にオフセットをつけて分圧電圧Vfbを基準電圧Vrefより高くなるようにする。こうして、分圧電圧Vfbが基準電圧Vref近辺まで立ち上がったときに突入電流防止回路103と出力電圧検出回路213の動作がオンオフを繰り返す事を防止できる。以上により、第一の実施形態のボルテージレギュレータは高速でかつタイミングよく突入電流防止回路を切り離すことが可能となる。また、突入電流防止回路を切り離したあと出力電圧検出回路の電源供給を止めるため低消費電力化を行うことができる。図2は、第二の実施形態のボルテージレギュレータの回路図である。図1との違いは、出力電圧検出回路513のオフセット付きアンプの構成を別構成にした点である。次に第二の実施形態のボルテージレギュレータの接続について説明する。PMOSトランジスタ203は、ドレインは突入電流防止回路103の入力に接続され、ソースは電源端子150に接続され、ゲートはNMOSトランジスタ506のソースおよびNMOSトランジスタ507のドレインに接続される。PMOSトランジスタ202は、ゲートは突入電流防止回路103の入力に接続され、ドレインはNMOSトランジスタ506のゲートおよび定電流回路508に接続され、ソースは電源端子150に接続される。定電流回路508のもう一方はグラウンド端子100に接続される。定電流回路204は、一方は突入電流防止回路103の入力および容量205に接続され、もう一方は電源端子150に接続される。容量205のもう一方はグラウンド端子100に接続される。NMOSトランジスタ506のドレインは定電流回路501に接続され、定電流回路501のもう一方は電源端子150に接続される。NMOSトランジスタ507は、ゲートは差動増幅回路102の非反転入力端子に接続され、ソースはグラウンド端子100に接続される。次に、第二の実施形態のボルテージレギュレータの動作について説明する。定電流源501とNMOSトランジスタ507でシングルエンドアンプが構成されている。このシングルエンドアンプの反転しきい値をフィードバック電圧Vfbよりも若干低く設ける。電源が投入されるとPMOSトランジスタ202のゲート電圧はグラウンドレベルとなりPMOSトランジスタ202をオンさせる。そして、NMOSトランジスタ506のゲート電圧はHiとなりNMOSトランジスタ506をオンさせる。フィードバック電圧Vfbはシングルエンドアンプの反転しきい値より低いため、シングルエンドアンプの出力がハイとなり、PMOSトランジスタ203はオフさせる。そして、定電流回路204の電流が容量205を充電して徐々に出力電圧検出回路513の出力を立ち上げて行く。突入電流防止回路103は出力電圧検出回路513のLoの信号を受けている間起動し、突入電流を防止するように動作する。出力電圧検出回路513の出力の立ち上げ時間は定電流回路204の電流値と容量205の容量値で決まり、ボルテージレギュレータの起動時間より長くしボルテージレギュレータの起動中に突入電流防止回路103の動作が停止しないように設定する。出力端子180の電圧がさらに立ち上がると、フィードバック電圧Vfbがシングルエンドアンプの反転しきい値を超えるため、シングルエンドアンプの出力が反転しLoの信号を出力する。すると、PMOSトランジスタ503がオンして容量205を充電し、出力電圧検出回路513の出力を電源電圧150にして突入電流防止回路103をオフさせる。同時にPMOSトランジスタ202もオフされ、定電流回路508によりNMOSトランジスタ506のゲートがグラウンドプルダウンされる。そして、NMOSトランジスタ506をオフさせ出力電圧検出回路513の出力にLo出力し出力電圧検出回路513の消費電流を遮断する。以上により、第二の実施形態のボルテージレギュレータは高速でかつタイミングよく突入電流防止回路を切り離すことが可能となる。また、突入電流防止回路を切り離したあと出力電圧検出回路の電源供給を止めるため低消費電力化を行うことができる。