"複数の走査線と複数のデータ線との各交差に対応して設けられ、各々は、前記走査線が選択されたときに、前記データ線に供給されたデータ信号の電圧に応じた階調となる画素を有する電気光学装置であって、1フレーム内の第1フィールドの予め定められた第1タイミングから前記複数の走査線を所定の順番で選択し、前記1フレーム内の第2フィールドの予め定められた第2タイミングから前記複数の走査線を所定の順番で選択し、前記第1タイミングより後で且つ前記第2タイミングより前、または前記第2タイミングより後で且つ次の1フレームの前記第1タイミングより前の第3タイミングから前記複数の走査線を所定の順番で選択する走査線駆動回路と、前記第1タイミングからの走査線の選択で一の走査線が選択された場合、当該一の走査線に位置する画素に対し、当該画素の階調に応じた電圧であって、所定の電位を基準として高位である正極性または低位である負極性のいずれか一方の極性の電圧を前記データ信号として当該画素に対応するデータ線に供給し、前記第2タイミングからの走査線の選択で一の走査線が選択された場合、当該一の走査線に位置する画素に対し、当該画素の階調に応じた電圧であって、前記正極性または前記負極性のいずれか他方の極性の電圧を前記データ信号として当該画素に対応するデータ線に供給し、前記第3タイミングからの走査線の選択で一の走査線が選択された場合、当該一の走査線に位置する画素に対し、所定の電圧を前記データ信号として当該画素に対応するデータ線に供給するデータ線駆動回路とを有する電気光学装置。前記第3タイミングは、前記第1タイミングより後で且つ前記第2タイミングより前であることを特徴とする請求項1に記載の電気光学装置。前記走査線駆動回路は、前記第2タイミングより後で且つ次の1フレームの前記第1タイミングより前の第4タイミングから前記複数の走査線を所定の順番で選択し、前記データ線駆動回路は、前記第4タイミングからの走査線の選択で一の走査線が選択された場合、当該一の走査線に位置する画素に対し、所定の電圧を前記データ信号として当該画素に対応するデータ線に供給し、前記第1タイミングから前記第3タイミングまでの期間と、前記第2タイミングから前記第4タイミングまでの期間が異なることを特徴とする請求項2に記載の電気光学装置。前記第1タイミングは、前記第1フィールドの開始タイミングより後であり、且つ、前記第1フィールドの開始タイミングから見て垂直帰線期間の範囲内にあることを特徴とする請求項2または請求項3に記載の電気光学装置。前記第3タイミングは、前記第2タイミングより後で且つ次の1フレームの前記第1タイミングより前であることを特徴とする請求項1に記載の電気光学装置。前記第2タイミングは、前記第2フィールドの開始タイミングより後であり、且つ、前記第2フィールドの開始タイミングから見て垂直帰線期間の範囲内にあることを特徴とする請求項3または請求項5に記載の電気光学装置。当該電気光学装置は、ノーマリーブラックモードであり、前記所定の電圧は、前記画素の階調を黒にする電圧であることを特徴とする請求項1乃至請求項6のいずれかに記載の電気光学装置。複数の走査線と複数のデータ線との各交差に対応して設けられ、各々は、前記走査線が選択されたときに、前記データ線に供給されたデータ信号の電圧に応じた階調となる画素を有する電気光学装置の制御方法であって、1フレーム内の第1フィールドの予め定められた第1タイミングから前記複数の走査線を所定の順番で選択し、前記1フレーム内の第2フィールドの予め定められた第2タイミングから前記複数の走査線を所定の順番で選択し、前記第1タイミングより後で且つ前記第2タイミングより前、または前記第2タイミングより後で且つ次の1フレームの前記第1タイミングより前の第3タイミングから前記複数の走査線を所定の順番で選択し、前記第1タイミングからの走査線の選択で一の走査線が選択された場合、当該一の走査線に位置する画素に対し、当該画素の階調に応じた電圧であって、所定の電位を基準として高位である正極性または低位である負極性のいずれか一方の極性の電圧を前記データ信号として当該画素に対応するデータ線に供給し、前記第2タイミングからの走査線の選択で一の走査線が選択された場合、当該一の走査線に位置する画素に対し、当該画素の階調に応じた電圧であって、前記正極性または前記負極性のいずれか他方の極性の電圧を前記データ信号として当該画素に対応するデータ線に供給し、前記第3タイミングからの走査線の選択で一の走査線が選択された場合、当該一の走査線に位置する画素に対し、所定の電圧を前記データ信号として当該画素に対応するデータ線に供給することを特徴とする電気光学装置の制御方法。請求項1乃至請求項7のいずれかに記載の電気光学装置を有することを特徴とする電子機器。ところで、特許文献1に開示された発明では交流駆動において共通電極の電圧を補正するため、画素電極に正極性の電圧を印加した時と負極性の電圧を印加した時とで実効電圧が異なり、フリッカーが発生してしまう。本発明は、上述した事情に鑑みてなされたものであり、その目的の1つは、階調に応じて画素に印加される電圧を補正せずに焼き付きの発生を抑えることにある。上記目的を達成するために、本発明に係る電気光学装置は、複数の走査線と複数のデータ線との各交差に対応して設けられ、各々は、前記走査線が選択されたときに、前記データ線に供給されたデータ信号の電圧に応じた階調となる画素を有する電気光学装置であって、1フレーム内の第1フィールドの予め定められた第1タイミングから前記複数の走査線を所定の順番で選択し、前記1フレーム内の第2フィールドの予め定められた第2タイミングから前記複数の走査線を所定の順番で選択し、前記第1タイミングより後で且つ前記第2タイミングより前、または前記第2タイミングより後で且つ次の1フレームの前記第1タイミングより前の第3タイミングから前記複数の走査線を所定の順番で選択する走査線駆動回路と、前記第1タイミングからの走査線の選択で一の走査線が選択された場合、当該一の走査線に位置する画素に対し、当該画素の階調に応じた電圧であって、所定の電位を基準として高位である正極性または低位である負極性のいずれか一方の極性の電圧を前記データ信号として当該画素に対応するデータ線に供給し、前記第2タイミングからの走査線の選択で一の走査線が選択された場合、当該一の走査線に位置する画素に対し、当該画素の階調に応じた電圧であって、前記正極性または前記負極性のいずれか他方の極性の電圧を前記データ信号として当該画素に対応するデータ線に供給し、前記第3タイミングからの走査線の選択で一の走査線が選択された場合、当該一の走査線に位置する画素に対し、所定の電圧を前記データ信号として当該画素に対応するデータ線に供給するデータ線駆動回路とを有する。本発明によれば、画素において正極性の電圧の保持期間と負極性の電圧の保持期間とが異なることとなり、画素へ印加される直流成分がキャンセルされるため、直流成分によって生じる焼き付きの発生を抑えることができる。本発明においては、前記第3タイミングは、前記第1タイミングより後で且つ前記第2タイミングより前としてもよい。この構成によれば、画素において正極性の電圧の保持期間と負極性の電圧の保持期間とが異なることとなり、画素へ印加される直流成分がキャンセルされるため、直流成分によって生じる焼き付きの発生を抑えることができる。また本発明においては、前記走査線駆動回路は、前記第2タイミングより後で且つ次の1フレームの前記第1タイミングより前の第4タイミングから前記複数の走査線を所定の順番で選択し、前記データ線駆動回路は、前記第4タイミングからの走査線の選択で一の走査線が選択された場合、当該一の走査線に位置する画素に対し、所定の電圧を前記データ信号として当該画素に対応するデータ線に供給し、前記第1タイミングから前記第3タイミングまでの期間と、前記第2タイミングから前記第4タイミングまでの期間が異なる構成としてもよい。この構成によれば、画素において正極性の電圧の保持期間と負極性の電圧の保持期間とが異なることとなり、画素へ印加される直流成分がキャンセルされるため、直流成分によって生じる焼き付きの発生を抑えることができる。また本発明においては、前記第1タイミングは、前記第1フィールドの開始タイミングより後であり、且つ、前記第1フィールドの開始タイミングから見て垂直帰線期間の範囲内にある構成としてもよい。この構成によれば、画素において正極性の電圧の保持期間と負極性の電圧の保持期間との差を大きくとることができる。また本発明においては、前記第3タイミングは、前記第2タイミングより後で且つ次の1フレームの前記第1タイミングより前としてもよい。この構成によれば、画素において正極性の電圧の保持期間と負極性の電圧の保持期間とが異なることとなり、画素へ印加される直流成分がキャンセルされるため、直流成分によって生じる焼き付きの発生を抑えることができる。また、本発明においては、前記第2タイミングは、前記第2フィールドの開始タイミングより後であり、且つ、前記第2フィールドの開始タイミングから見て垂直帰線期間の範囲内にある構成としてもよい。この構成によれば、画素において正極性の電圧の保持期間と負極性の電圧の保持期間との差を大きくとることができる。本発明においては、当該電気光学装置は、ノーマリーブラックモードであり、前記所定の電圧は、前記画素の階調を黒にする電圧である構成としてもよい。この構成によれば、所定の電圧の印加により直流成分が画素に印加されるのを抑えることができる。なお、本発明は、電気光学装置のみならず、電気光学装置の制御方法としても、当該電気光学装置を有する電子機器としても概念することが可能である。[第1実施形態]図1は、本発明の一実施形態に係る電気光学装置1の構成を示すブロック図である。図1に示したように、電気光学装置1は、表示パネル10と処理回路50に大別される。このうち、表示パネル10の動作等を制御する回路モジュールである処理回路50は、制御回路52、表示データ処理回路54、および、D/A変換回路56を含み、例えばFPCflexibleprintedcircuit基板によって表示パネル10に接続される。なお、電気光学装置1は、液晶を用いて画像の表示を行う液晶装置の一例である。制御回路52は、外部上位装置図示省略から供給される同期信号Vsyncに同期して表示パネル10を制御するための各種の制御信号を生成する。なお、これらの制御信号については適宜後述するものとする。また、制御回路52は、各種の制御信号を生成するとともに、表示データ処理回路54を制御する。表示データ処理回路54は、外部上位装置から供給される表示データVideoを、制御回路52による制御にしたがって、一旦内部メモリ図示省略に記憶した後、表示パネル10の駆動に同期して読み出すものである。なお、表示データVideoは、表示パネル10における画素の階調を指定するデータであり、特に波形については図示しないが、周期16.7ミリ秒周波数60Hzで1フレーム分表示パネル10の全画素分を供給する。また、D/A変換回路56は、制御回路52による制御にしたがって、読み出された表示データを、アナログのデータ信号Vidに変換するものである。次に、表示パネル10について説明する。図2は、表示パネル10の構成を示す図である。この図に示されるように、表示パネル10は、表示領域100の周辺に走査線駆動回路130およびデータ線駆動回路140を内蔵した周辺回路内蔵型となっている。表示領域100では、480行の走査線112が行X方向に延在するように設けられ、また、640列のデータ線114が列Y方向に延在するように、かつ、各走査線112と互いに電気的に絶縁を保つように設けられ、さらに、480行の走査線112と640列のデータ線114との交差に対応して、画素110がそれぞれ配列されている。したがって、本実施形態では、表示領域100において画素110が縦480行×横640列でマトリクス状に配列されることになるが、本発明をこの配列に限定する趣旨ではない。画素110の構成について図3を参照して説明する。図3は、i行及びこれと1行下で隣接するi1行と、j列及びこれと1列右で隣接するj1列との交差に対応する2×2の計4画素分の構成を示している。なお、i、i1は、画素110が配列する行を一般的に示す場合の記号であって、この説明では、1以上480以下の整数である。また、j、j1は、画素110が配列する列を一般的に示す場合の記号であって、1以上640以下の整数である。図3に示されるように、各画素110は、nチャネル型のTFT116と液晶容量120とを含む。ここで、各画素110については互いに同一構成なので、i行j列に位置する画素で代表させて説明すると、当該i行j列の画素110におけるTFT116のゲート電極はi行目の走査線112に接続される一方、そのソース電極はj列目のデータ線114に接続され、そのドレイン電極は液晶容量120の一端である画素電極118に接続されている。また、液晶容量120の他端は、対向電極108に接続されている。この対向電極108は、全ての画素110にわたって共通であって、時間的に一定の電圧LCcomが印加されている。この表示パネル10は、特に図示しないが、素子基板と対向基板との一対の基板が一定の間隙を保って貼り合わせられるとともに、この間隙に液晶が封止された構成となっている。このうち、素子基板には、走査線112や、データ線114、TFT116および画素電極118が走査線駆動回路130やデータ線駆動回路140とともに形成される一方、対向基板に対向電極108が形成されて、これらの電極形成面が互いに対向するように一定の間隙を保って貼り合わせられている。このため、本実施形態において液晶容量120は、画素電極118と対向電極108とが液晶105を挟持することによって構成されることになる。なお、本実施形態では、液晶容量120において保持される電圧実効値がゼロに近ければ、液晶容量を通過する光の透過率が最小となって黒色表示になる一方、電圧実効値が大きくなるにつれて透過する光量が増加して、ついには透過率が最大の白色表示になるノーマリーブラックモードに設定されている。この構成において、走査線112に選択電圧を印加し、TFT116をオン導通させるとともに、データ線114およびオン状態のTFT116を介して、画素電極118に階調明るさに応じた電圧のデータ信号を供給すると、選択電圧を印加した走査線112とデータ信号を供給したデータ線114との交差に対応する液晶容量120に、階調に応じた電圧実効値を保持させることができる。したがって、液晶容量120を透過する光は、画素毎に異ならせることが可能であり、これにより、表示領域100において画像が形成される。なお、形成された画像は、使用者に直視され、または、後述するプロジェクタのように拡大投射されて視認される。なお、走査線112が非選択電圧になると、TFT116がオフ非導通状態となるが、このときのオフ抵抗が理想的に無限大とはならないので、液晶容量120に蓄積された電荷が少なからずリークする。このオフリークの影響を少なくするために、蓄積容量109が画素毎に形成されている。この蓄積容量109の一端は、画素電極118TFT116のドレインに接続される一方、その他端は、全画素にわたって容量線107に共通接続されている。この容量線107は、時間的に一定の電位、例えば対向電極108と同じ電圧LCcomに保たれている。図2に戻り、走査線駆動回路130は、走査信号G1、G2、G3、、G480を、それぞれ1、2、3、、480行目の走査線112に供給するものである。ここで、走査線駆動回路130は、選択した走査線への走査信号を電圧Vddに相当するHレベルとし、それ以外の走査線への走査信号を非選択電圧接地電位Gndに相当するLレベルとする。走査線駆動回路130は、シフトレジスタ131A,131B、および複数の出力回路132を有している。シフトレジスタ131Aは、データの書き込み開始のタイミングで供給されるスタートパルスDY1,DY2がHレベルである時にクロック信号CLYが立ち上がると、1行目から480行目までの走査線に対応したパルス信号であるラッチ信号S1A、S2A、S3A、、S480Aをクロック信号CLYに従って順次排他的に出力する。シフトレジスタ131Bは、データの書き込み開始のタイミングで供給されるスタートパルスDYR1,DYR2がHレベルである時にクロック信号CLYが立ち上がると、1行目から480行目までの走査線に対応したパルス信号であるラッチ信号S1B、S2B、S3B、、S480Bをクロック信号CLYに従って順次排他的に出力する。1行目から480行目までの各々の走査線112に対応して設けられた出力回路132は、走査信号G1~G480を出力する回路である。図4は、出力回路132の構成を示した図である。なお、複数の出力回路132の各々は同じ構成であるため、図4においては代表して1行目の走査線112に接続されている出力回路132を図示している、同図に示したように、出力回路132は、AND回路1321A,1321BおよびOR回路1322で構成されている。AND回路1321Aの一方の端子にはラッチ信号S1Aが入力され、他方の端子には出力制御信号ENBが反転されて入力される。また、AND回路1321Bの一方の端子にはラッチ信号S1Bが入力され、他方の端子には出力制御信号ENBが入力される。出力回路132は、シフトレジスタ131Aから供給されるラッチ信号がHレベルである場合、供給される出力制御信号ENBがLレベルであると走査信号を走査線112へ出力する。また、出力回路132は、シフトレジスタ131Bから供給されるラッチ信号がHレベルである場合、供給される出力制御信号ENBがHレベルであると、走査信号を走査線112へ出力する。図5は、出力回路132から出力される走査信号を、スタートパルスDY1、DY2、DYR1、DYR2およびクロック信号CLYとの関係において示すタイミングチャートである。なお、図5においては、代表して1行目の走査線112に出力される走査信号G1を示している。図5に示したように、スタートパルスDY1がHレベルである時にクロック信号CLYが立ち上がると、クロック信号CLYに従ってシフトレジスタ131Aからラッチ信号S1Aが出力される。ここで、AND回路1321Aにラッチ信号S1Aが入力されると、出力制御信号ENBがHレベルである期間においては、AND回路1321Aの出力がLレベルとなる。また、ラッチ信号S1BがLレベルであるため、AND回路1321Bの出力もLレベルとなり、出力回路132の出力はLレベルとなる。一方、AND回路1321Aに入力されているラッチ信号S1AがHレベルである期間において出力制御信号ENBがLレベルとなると、AND回路1321Aの出力はHレベルとなり、出力回路132から走査信号G1が出力される。次にスタートパルスDYR1がHレベルである時にクロック信号CLYが立ち上がると、クロック信号CLYに従ってシフトレジスタ131Bからラッチ信号S1Bが出力される。ここで、AND回路1321Bにラッチ信号S1Bが入力されると、出力制御信号ENBがHレベルである期間においては、AND回路1321Bの出力がHレベルとなり、出力回路132から走査信号G1が出力される。一方、AND回路1321Bに入力されているラッチ信号S1BがHレベルである期間において出力制御信号ENBがLレベルとなると、AND回路1321Bの出力がLレベルとなり、出力回路132の出力はLレベルとなる。また図5に示したように、スタートパルスDY2がHレベルである時にクロック信号CLYが立ち上がると、クロック信号CLYに従ってシフトレジスタ131Aからラッチ信号S1Aが出力される。ここで、AND回路1321Aにラッチ信号S1Aが入力されると、出力制御信号ENBがHレベルである期間においては、AND回路1321Aの出力がLレベルとなる。また、ラッチ信号S1BがLレベルであるため、AND回路1321Bの出力もLレベルとなり、出力回路132の出力はLレベルとなる。一方、AND回路1321Aに入力されているラッチ信号S1AがHレベルである期間において出力制御信号ENBがLレベルとなると、AND回路1321Aの出力はHレベルとなり、出力回路132から走査信号G1が出力される。次にスタートパルスDYR2がHレベルである時にクロック信号CLYが立ち上がると、クロック信号CLYに従ってシフトレジスタ131Bからラッチ信号S1Bが出力される。ここで、AND回路1321Bにラッチ信号S1Bが入力されると、出力制御信号ENBがHレベルである期間においては、AND回路1321Bの出力がHレベルとなり、出力回路132から走査信号G1が出力される。一方、AND回路1321Bに入力されているラッチ信号S1BがHレベルである期間において出力制御信号ENBがLレベルとなると、AND回路1321Bの出力がLレベルとなり、出力回路132の出力はLレベルとなる。次に図6は走査線駆動回路130により出力される走査信号G1~G480を、スタートパルスDY1、DY2、DYR1、DYR2とクロック信号CLYとの関係において示すタイミングチャートである。なお、本実施形態においては、1フレームの期間のうち、1フレームの開始から1フレームの半分までの期間を第1フィールドとし、1フレームの半分から1フレームの終了までの期間を第2フィールドとしており、スタートパルスDY1が出力されてからスタートパルスDY2が出力されるまでの期間と、スタートパルスDY2が出力されてからスタートパルスDY1が出力されるまでの期間は同じである。また、スタートパルスDY1、DY2は交互に出力され、このうち、スタートパルスDY1は1フレームの開始タイミング、すなわち16.7ミリ秒毎に出力される。このため、スタートパルスDY1を特定すると必然的にスタートパルスDY2も特定できるので、図1、図2等においては、特に両者を区別することなく、スタートパルスDYとして表記している場合がある。図6に示されるように、1フレームの期間において走査線112は、それぞれ4回選択される。ここでフレームとは、1枚の画像を表示パネル10に表示させるのに要する期間をいうが、表示データVideoは、上述したように周期16.7ミリ秒で供給されるので、1フレームとは、この周期の16.7ミリ秒と一致する。制御回路52は、デューティ比が50のクロック信号CLYを、1フレームの期間にわたって出力する。なお、図6においては、クロック信号CLYの1周期分の期間をHと表記している。また、制御回路52は、クロック信号CLYの1周期分のパルス幅を有するスタートパルスDY1、DY2を、それぞれクロック信号CLYの立ち上がり時において出力する。具体的には、制御回路52は、スタートパルスDY1を1フレームの期間の最初第1タイミングに出力する一方、スタートパルスDY2を、1フレームの半分期間が経過したタイミングT第2タイミングで出力する。また、制御回路52は、クロック信号CLYの1周期分のパルス幅を有するスタートパルスDYR1、DYR2を、それぞれクロック信号CLYの立ち上がり時において出力する。具体的には、制御回路52は、スタートパルスDYR1をスタートパルスDY2が出力される前第3タイミングに出力し、スタートパルスDYR2をスタートパルスDY2が出力される前第4タイミングに出力する。なお、本実施形態においては、スタートパルスDY1が出力されてからスタートパルスDYR1が出力されるまでの期間は、スタートパルスDY2が出力されてからスタートパルスDYR2が出力されるまでの期間より短くなっている。ただし、制御回路52は、後述するように、スタートパルスDYR1の出力タイミングを、クロック信号CLYの周期を単位とした分だけ時間的に前方側または後方側にずらして出力する場合がある。走査線駆動回路130は、このようなスタートパルスDY1、DY2、DYR1、DYR2およびクロック信号CLYから、図6に示される走査信号G1~G480を出力する。具体的には、走査線駆動回路130は、スタートパルスDY1が供給されると、クロック信号CLYの論理レベルが変化する毎に出力制御信号ENBがLレベルの期間において走査線112を順次Hレベルとし、また、スタートパルスDY2が供給されると、再度クロック信号CLYの論理レベルが変化する毎に出力制御信号ENBがLレベルの期間において走査線112を順次Hレベルとする。また、走査線駆動回路130は、スタートパルスDYR1が供給されると、クロック信号CLYの論理レベルが変化する毎に出力制御信号ENBがHレベルの期間において走査線112を順次Hレベルとし、また、スタートパルスDYR2が供給されると、再度クロック信号CLYの論理レベルが変化する毎に出力制御信号ENBがHレベルの期間において走査線112を順次Hレベルとする。このため、スタートパルスDY1,DYR1の供給によって走査線は、あるフレームにおいて、1、2、3、、480行目の順番で4回選択されることとなる。なお、本実施形態においては、スタートパルスDY1を契機とした走査信号により480行目の走査線を選択してから、次のスタートパルスDY2を契機とした走査信号で1行目の走査線を選択するまでに垂直帰線期間Fb1が設けられている。同様に、スタートパルスDY2を契機とした走査信号により480行目の走査線を選択してから、次のフレームのスタートパルスDY1を契機とした走査信号により1行目の走査線を選択するまでに垂直帰線期間Fb2が設けられている。また、画素電極118に供給するデータ信号の極性について、例えば第1フィールドにおいては正極性とし、第2フィールドにおいては負極性とするものとする。ここで、垂直帰線期間Fb1、Fb2を、それぞれ表示データVideoの帰線期間の半分ずつとすると、第1および第2フィールドの期間は互いに等しくなるので第1フィールドと第2フィールドの期間が同じとなる。データ線駆動回路140は、サンプリング信号出力回路142と、各データ線114にそれぞれ対応して設けられたnチャネル型のTFT146および選択回路147とによって構成されている。サンプリング信号出力回路142は、制御回路52による制御信号Ctrlxにしたがって図7や図8に示されるように、出力制御信号ENBがLレベルで且つ走査信号がHレベルとなる期間に、順次排他的にHレベルとなるサンプリング信号S1、S2、S3、、S640を、データ線114の各々に対応するように出力するものである。なお、制御信号Ctrlxとは、実際にはスタートパルスやクロック信号であるが、本発明では直接関係しないので、説明を省略している。ところで、図1におけるD/A変換回路56は、走査線駆動回路130により選択された走査線112に位置する画素1行分の表示データVideoを、サンプリング信号出力回路142によるサンプリング信号S1~S640の出力に合わせて次のような極性のデータ信号Vidに変換する。すなわち、D/A変換回路56は、スタートパルスDY1が立ち上がると、選択された行に位置する画素のデータ信号Vidについては正極性に、スタートパルスDY2が立ち上がると、選択された行に位置する画素のデータ信号Vidについては負極性に、それぞれ変換する。なお、正極性とは、対向電極108への印加電圧LCcomよりも高位側に設定された基準電圧Vc図7参照に対して高位側の電圧をいい、負極性とは、基準電圧Vcに対して低位側の電圧をいう。また、本実施形態においてデータ信号の極性については、電圧Vcを基準とするが、電圧については、特に説明のない限り、論理レベルのLレベルに相当する接地電位Gndを、電圧ゼロの基準としている。TFT146は、サンプリング信号が供給されるとサンプリング信号が供給された時点で画像信号線171に供給されているデータ信号Vidを選択回路147に供給する。選択回路147は、画素を最低階調の黒色にする電圧、またはTFT146から供給されるデータ信号Vidをデータ線114に供給する。具体的には、出力制御信号ENBがHレベルである期間においては、画素を最低階調の黒色にする電圧をデータ線114に供給する。一方、出力制御信号ENBがLレベルである期間においては、TFT146から供給されるデータ信号Vidをデータ線114に供給する。次にスタートパルスDYR1,DYR2の出力タイミングについて説明する。制御回路52は、スタートパルスDYR1の出力タイミングを調整する第1設定値と、スタートパルスDYR2の出力タイミングを調整する第2設定値を有している。制御回路52は、外部上位装置から供給される表示データVideoを、表示データ処理回路54の内部メモリに記憶させた後、表示パネル10においてある行の走査線を選択するとき、当該行の表示データを記憶速度の倍の速度で読み出すとともに、表示データの読み出しに合わせて、サンプリング信号S1~S640が順番にHレベルとなるように、制御信号Ctrlxを介してサンプリング信号出力回路142を制御する。なお、読み出された表示データは、D/A変換回路56によって、アナログのデータ信号Vidに変換される。ここで、制御回路52は、第1設定値および第2設定値が0であると、スタートパルスDYR1およびスタートパルスDYR2を出力しない。この場合、制御回路52は、スタートパルスDY1を出力した後、タイミングTにおいてスタートパルスDY2を出力する。制御回路52がスタートパルスDY1を出力すると、第1フィールドにおいて、走査線112が1、2、3、、480行目という順番で選択される。このため、制御回路52は、はじめに1行目の走査線112が選択されるように、走査線駆動回路130を制御する。また、制御回路52は、表示データ処理回路54に対し、メモリに記憶された1行目に相当する表示データVideoを倍速で読み出させ、D/A変換回路56に対し、正極性のデータ信号Vidに変換するように制御するとともに、この読み出しに合わせて、サンプリング信号S1~S640がこの順番で排他的にHレベルとなるようにサンプリング信号出力回路142を制御する。サンプリング信号S1~S640が順番にHレベルになると、TFT146が順番にオンして画像信号線171に供給されたデータ信号Vidが1~640列目のデータ線114に順番にサンプリングされる。一方、1行目の走査線112が選択されて走査信号G1がHレベルになると、1行目に位置する画素110におけるTFT116がすべてオンする。このため、データ線114にサンプリングされたデータ信号Vidの正極性電圧がそのまま画素電極118に印加され、1行目であって1、2、3、4、...、639、640列の画素における液晶容量120には、表示データVideoで指定された階調に応じた正極性電圧が書き込まれて、保持されることになる。次に、制御回路52は、2行目の走査線112が選択されるように、走査線駆動回路130を制御する。また、制御回路52は、表示データ処理回路54に対し、メモリに記憶された2行目に相当する表示データVideoを倍速で読み出させ、D/A変換回路56に対し、正極性のデータ信号Vidに変換するように制御するとともに、この読み出しに合わせて、サンプリング信号S1~S640がこの順番で排他的にHレベルとなるようにサンプリング信号出力回路142を制御する。2行目の走査線112が選択されて走査信号G2がHレベルになると、2行目に位置する画素110におけるTFT116がすべてオンし、これにより、データ線114にサンプリングされたデータ信号Vidの電圧が画素電極118に印加される。このため、2行目であって1~640列の画素における液晶容量120には、表示データVideoで指定された階調に応じた正極性の電圧が書き込まれて、保持されることになる。以下、第1フィールドにおいては、同様な電圧書込の動作が3、、480行目という順番で実行される。これにより、1~480行目の画素に対しては階調に応じた正極性の電圧が書き込まれ、それぞれ保持されることになる。なお、タイミングTにおいてスタートパルスDY2が供給される場合、第2フィールドにおいて、走査線112が1、2、3、、480行目という順番で選択されるともに、1~480行目の画素に対しては階調に応じた負極性の電圧が書き込まれ、1~480行目の画素に対しては階調に応じた負極性の電圧が書き込まれて、それぞれ保持されることになる。図7は、第1フィールドにおけるi行目の走査線とi1行目の走査線とが選択される期間におけるデータ信号Vidの電圧波形の一例を示している。この図において、電圧Vb、Vbは、それぞれ白色に相当する正極性、負極性の電圧であり、基準電圧Vcを中心に対称の関係にある。表示データVideoで指定される階調値の十進値が0のときに最低階調の黒色を指定し、以後当該十進値が大きくなるにつれて明るい階調を指定する場合、本実施形態はノーマリーブラックモードであるから、データ信号Vidの電圧は、正極性に変換する場合であれば、階調値が小さくなるにつれて電圧Vbから低位側に振られた電圧となり、負極性に変換する場合であれば、電圧Vbから高位側に振られた電圧となる。第1フィールドでは、出力制御信号ENBがLレベルで走査信号GiがHレベルになる期間のうち、例えばサンプリング信号S1がHレベルになる期間に、データ信号Vidは、i行1列の画素の階調に応じた正極性の電圧となり、以降、サンプリング信号の変化に合わせて、2、3、4、、640列目の画素の階調に応じた正極性の電圧に変化する。続いて選択されるi1行目では、出力制御信号ENBがLレベルで走査信号Gi1がHレベルになる期間のうち、例えばサンプリング信号S1がHレベルになる期間に、データ信号Vidは、i1行1列の画素の階調に応じた正極性の電圧となり、以降、サンプリング信号の変化に合わせて、2、3、4、、640列の画素の階調に応じた正極性の電圧に変化する。なお、第2フィールドでは、データ信号の極性が第1フィールドとは反転するので、走査線が選択されるとデータ信号Vidの電圧波形は図8に示される通りとなる。また、図7および図8においてデータ信号Vidの電圧を示す縦スケールは、便宜的に他の信号における縦スケールよりも拡大してある。次に図9は、スタートパルスDYR1,DYR2が供給されない場合において、各行の書込状態を連続するフレームにわたった時間経過とともに示す図である。この図に示されるように、本実施形態では、第1フィールドにおいて1行目~480行目の画素では正極性の電圧の書き込みがなされ、第2フィールドにおいて1行目~480行目の画素で負極性の電圧の書き込みがなされる。第1設定値および第2設定値の値が0であり、スタートパルスDY2がタイミングTで供給される場合、第1および第2フィールドの期間は、1フレームの期間の半分であるから、各画素において液晶容量120に正極性の電圧が保持される期間と負極性の電圧が保持される期間は同じとなる。ところで、対向電極108に印加される電圧LCcomは、図7に示されるように、工場出荷時において、基準電圧Vcよりも低位側に設定される。これは、画素電極をTFTで駆動するアクティブマトリクス型の電気光学装置では、いわゆるブッシュダウンが発生することや、液晶容量のリークが正極性の電圧を保持する場合と負極性の電圧を保持する場合とで異なることなどによる。仮に電圧LCcomを基準電圧Vcと一致させた場合、負極性書込による液晶容量120の電圧実効値が、正極性書込による実効値よりも若干大きくなってしまうTFT116がnチャネルの場合ので、この差が相殺されるような最適値に、電圧LCcomを基準電圧Vcよりも低位側にオフセットして設定しているのである。本実施形態において、スタートパルスDY2がタイミングTで供給され、スタートパルスDYR1,DYR2が供給されない場合、各画素において液晶容量120に正極性の電圧が保持される期間と負極性の電圧が保持される期間は、互いにフレームの期間の半分ずつとなるので、液晶容量120には直流成分が印加されないはずである。しかしながら、経年変化などによりTFTのプッシュダウン量や、液晶容量におけるリーク量が工場出荷時から変化したとき、電圧LCcomは、もはや最適値ではなくなり、液晶容量120に直流成分が印加される。そこで、本実施形態では、直流成分の印加を抑えるために、第1設定値および第2設定値の値に応じてスタートパルスDYR1,DYR2を出力し、液晶容量120への直流成分の印加を制御する。第1設定値がnである場合nは整数、制御回路52は、スタートパルスDYR1の出力タイミングを、スタートパルスDY2よりもクロック信号CLYのn周期分だけ早いタイミングにして出力する。また第2設定値がmである場合mは整数、制御回路52は、スタートパルスDYR2の出力タイミングを、スタートパルスDY1よりもクロック信号CLYのm周期分だけ早いタイミングにして出力する。例えば、表示パネル10の特性が、液晶容量120に印加される直流成分が負極性側に増えていく特性である場合、本実施形態においては、第1設定値と第2設定値は、第1設定値>第2設定値となるように設定される。例えば、第1設定値を4、第2設定値を2とすると、正極性の電圧の印加期間は、負極性の電圧の印加期間より、クロック信号CLYの2周期分短くなる。図10は、スタートパルスDYR1,DYR2が供給される場合において、各行の書込状態を連続するフレームにわたった時間経過とともに示した図である。スタートパルスDY1を契機とした書き込みがされてからスタートパルスDYR1を契機とした書き込みがされるまでの期間では、画素は、階調に応じた正極性電圧を保持する。次にスタートパルスDYR1を契機として再び走査信号が出力されると、この走査信号が出力される期間においては、画素を最低階調の黒色にする電圧が選択回路147からデータ線114に供給される。これにより、スタートパルスDYR1を契機とした書き込みがされてからスタートパルスDY2を契機とした書き込みがされるまでの期間は、画素は最低階調の黒色になる。また、スタートパルスDY2を契機とした書き込みがされてからスタートパルスDYR2を契機とした書き込みがされるまでの期間では、画素は、階調に応じた負極性電圧を保持する。次にスタートパルスDYR2を契機として再び走査信号が出力されると、この走査信号が出力される期間においては、画素を最低階調の黒色にする電圧が選択回路147からデータ線114に供給される。これにより、スタートパルスDYR2を契機とした書き込みがされてから次のスタートパルスDY1を契機とした書き込みがされるまでの期間は、画素は最低階調の黒色になる。なお、スタートパルスDY1が出力されてからスタートパルスDYR1が出力されるまでの期間は、スタートパルスDY2が出力されてからスタートパルスDYR2が出力されるまでの期間より短いため、図10に示されるように、スタートパルスDY1の供給を契機とする選択により書き込まれる正極性の電圧の保持期間は、スタートパルスDY2の供給を契機とする選択により書き込まれる負極性の電圧の保持期間よりも短くなる。したがって、画素においては、負極性の電圧で保持された電圧実効値が増加し、正極性の電圧で保持された電圧実効値が減少するため、液晶容量120に印加される直流成分が変化する。そして、負極性の電圧で保持された電圧実効値が正極性の電圧で保持された電圧実効値より大きくなり、液晶容量120へ印加される直流成分がキャンセルされるため、直流成分によって生じる焼き付きの発生を抑えることができる。なお、焼き付きを防ぐ構成は上記構成に限定されるものではない。例えば、液晶容量120に印加される直流成分が正極性側に増えていく特性の表示パネル10について焼き付きを防ぐ場合、第1設定値<第2設定値とし、スタートパルスDY1を契機とした書き込みでは画素に正極性の電圧で書き込みを行い、スタートパルスDY2を契機とした書き込みでは画素に負極性の電圧で書き込みを行うようにしてもよい。この構成によれば、図13に示されるように、スタートパルスDY1の供給を契機とする選択により書き込まれる正極性の電圧の保持期間は、スタートパルスDY2の供給を契機とする選択により書き込まれる負極性の電圧の保持期間よりも長くなる。したがって、画素においては、正極性の電圧で保持された電圧実効値が増加し、負極性の電圧で保持された電圧実効値が減少するため、液晶容量120に印加される直流成分が変化する。そして、正極性の電圧で保持された電圧実効値が負極性の電圧で保持された電圧実効値より大きくなり、液晶容量120へ印加される直流成分がキャンセルされるため、直流成分によって生じる焼き付きの発生を抑えることができる。[電子機器]次に、上述した実施形態に係る電気光学装置を用いた電子機器の例について説明する。図11は、上述した電気光学装置1の表示パネル10をライトバルブとして用いた3板式プロジェクタの構成を示す平面図である。このプロジェクタ2100において、ライトバルブに入射させるための光は、内部に配置された3枚のミラー2106および2枚のダイクロイックミラー2108によってR赤、G緑、B青の3原色に分離されて、各原色に対応するライトバルブ100R、100Gおよび100Bにそれぞれ導かれる。なお、B色の光は、他のR色やG色と比較すると、光路が長いので、その損失を防ぐために、入射レンズ2122、リレーレンズ2123および出射レンズ2124からなるリレーレンズ系2121を介して導かれる。ここで、ライトバルブ100R、100Gおよび100Bの構成は、上述した実施形態における表示パネル10と同様であり、外部上位装置図示省略から供給されるR、G、Bの各色に対応する画像データでそれぞれ駆動されるものである。ライトバルブ100R、100G、100Bによってそれぞれ変調された光は、ダイクロイックプリズム2112に3方向から入射する。そして、このダイクロイックプリズム2112において、R色およびB色の光は90度に屈折する一方、G色の光は直進する。したがって、各色の画像が合成された後、レンズユニット2114によって正転拡大投影されるので、スクリーン2120には、カラー画像が表示されることとなる。なお、ライトバルブ100R、100Bの透過像は、ダイクロイックプリズム2112により反射した後に投射されるのに対し、ライトバルブ100Gの透過像はそのまま投射されるので、ライトバルブ100R、100Bにより形成される画像と、ライトバルブ100Gにより形成される画像とは左右反転の関係にある。なお、電子機器としては、図11を参照して説明した他にも、リアプロジェクション型のテレビジョンや、直視型、例えば携帯電話や、パーソナルコンピュータ、ビデオカメラのモニタ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、POS端末、ディジタルスチルカメラ、タッチパネルを備えた機器等などが挙げられる。そして、これらの各種の電子機器に対して、本発明に係る電気光学装置が適用可能なのは言うまでもない。[第2実施形態]次に、本発明の第2実施形態について説明する。本発明の第2実施形態に係る電子機器は、ハードウェア構成は第1実施形態と同じであり、正極性の電圧の保持期間と、負極性の電圧の保持期間が第1実施形態と異なる。第1実施形態と同じであるハードウェア構成については説明を省略し、以下、第1実施形態との相違点について説明する。上述した第1実施形態においては、スタートパルスDYR1,DYR2を出力して正極性の電圧の保持期間を負極性の電圧の保持期間より短くしているが、正極性の電圧の保持期間を負極性の電圧の保持期間より短くする方法は、上述した第1実施形態の構成に限定されるものではない。本実施形態においては、第1設定値をnとし、第2設定値を0とする。この構成によれば、図14に示したように1フレーム内において第1タイミングでスタートパルスDY1が出力され、第1設定値に応じて第3タイミングでスタートパルスDYR1が出力され、第2タイミングでスタートパルスDY2が出力される。スタートパルスDYR1を契機として再び走査信号が出力されると、この走査信号が出力される期間においては、画素を最低階調の黒色にする電圧が選択回路147からデータ線114に供給される。これにより、スタートパルスDYR1を契機とした書き込みがされてからスタートパルスDY2を契機とした書き込みがされるまでの期間は、画素は最低階調の黒色になる。一方、第2設定値が0であるとスタートパルスDYR2が出力されないため、負極性の電圧の印加時間は、図14に示したようにスタートパルスDY2からスタートパルスDY1までの時間となり、上述した実施形態と同様に、スタートパルスDY1の供給を契機とする選択により書き込まれる正極性の電圧の保持期間は、スタートパルスDY2の供給を契機とする選択により書き込まれる負極性の電圧の保持期間よりも短くなる。なお、第1設定値をnとし、第2設定値を0とする場合、図15に示したように、スタートパルスDY1の出力タイミング第1タイミングを垂直帰線期間の範囲内で遅らせるようにしてもよい。この構成によれば、スタートパルスDY1の供給を契機とする選択により書き込まれる正極性の電圧の保持期間は、スタートパルスDY2の供給を契機とする選択により書き込まれる負極性の電圧の保持期間よりもさらに短くなる。[第3実施形態]次に、本発明の第3実施形態について説明する。本発明の第3実施形態に係る電子機器は、ハードウェア構成は第1実施形態と同じであり、正極性の電圧の保持期間と、負極性の電圧の保持期間が第1実施形態と異なる。第1実施形態と同じであるハードウェア構成については説明を省略し、以下、第1実施形態との相違点について説明する。本実施形態においては、スタートパルスDY1を契機とした書き込みでは画素に正極性の電圧で書き込みを行い、スタートパルスDY2を契機とした書き込みでは画素に負極性の電圧で書き込みを行う。また、本実施形態においては、第1設定値を0とし、第2設定値をmとする。この構成によれば、図16に示したように1フレーム内において第1タイミングでスタートパルスDY1が出力され、第2タイミングでスタートパルスDY2が出力され、第2設定値に応じて第3タイミングでスタートパルスDYR2が出力される。第1設定値が0であるとスタートパルスDYR1が出力されないため、図16に示したように、正極性の電圧の保持時間は、スタートパルスDY1からスタートパルスDY2までの時間となる。一方、第2設定値が0以外であると、第2設定値に応じてスタートパルスDYR2が出力される。スタートパルスDYR2を契機として再び走査信号が出力されると、この走査信号が出力される期間においては、画素を最低階調の黒色にする電圧が選択回路147からデータ線114に供給される。これにより、スタートパルスDYR2を契機とした書き込みがされてからスタートパルスDY1を契機とした書き込みがされるまでの期間は、画素は最低階調の黒色になる。この構成によれば、図16に示したようにスタートパルスDY1の供給を契機とする選択により書き込まれる正極性の電圧の保持期間は、スタートパルスDY2の供給を契機とする選択により書き込まれる負極性の電圧の保持期間よりも長くなる。なお、第1設定値を0とし、第2設定値をmとする場合、図17に示したように、スタートパルスDY2の出力タイミング第2タイミングを垂直帰線期間の範囲内で遅らせるようにしてもよい。この構成によれば、スタートパルスDY2の供給を契機とする選択により書き込まれる負極性の電圧の保持期間は、スタートパルスDY1の供給を契機とする選択により書き込まれる正極性の電圧の保持期間よりもさらに短くなる。[変形例]以上、本発明の実施形態について説明したが、本発明は上述した実施形態に限定されることなく、他の様々な形態で実施可能である。例えば、上述の実施形態を以下のように変形して本発明を実施してもよい。なお、上述した実施形態及び以下の変形例は、各々を組み合わせてもよい。上述した実施形態では、表示パネル10の特性について、液晶容量120に印加される直流成分が負極性側に増えていく特性である場合を例に説明を行ったが、液晶容量120に印加される直流成分が正極性側に増えていく特性の表示パネル10もある。この特性の表示パネル10においては、上述したように第1設定値>第2設定値とし、スタートパルスDY1を契機とした書き込みでは画素に負極性の電圧で書き込みを行い、スタートパルスDY2を契機とした書き込みでは画素に正極性の電圧で書き込みを行うようにすればよい。この構成によれば、図12に示されるように、スタートパルスDY1の供給を契機とする選択により書き込まれる負極性の電圧の保持期間は、スタートパルスDY2の供給を契機とする選択により書き込まれる正極性の電圧の保持期間よりも短くなる。したがって、画素においては、正極性の電圧で保持された電圧実効値が増加し、負極性の電圧で保持された電圧実効値が減少するため、液晶容量120に印加される直流成分が変化する。そして、正極性の電圧で保持された電圧実効値が負極性の電圧で保持された電圧実効値より大きくなり、液晶容量120へ印加される直流成分がキャンセルされるため、直流成分によって生じる焼き付きの発生を抑えることができる。上述した実施形態および変形例においては、スタートパルスDYR1,DYR2の供給を契機とする書き込みでは、画素を最低階調の黒色にする電圧が画素に供給されている。しかしながら、スタートパルスDYR1,DYR2の供給を契機とする書き込みでは、画素を一定階調にする電圧であれば最低階調の黒色にする電圧ではなく他の階調にする電圧をデータ線114に供給してもよい。上述した実施形態および変形例では、液晶容量120はノーマリーブラックモードとなっているが、液晶容量120はノーマリーブラックモードに限定されるものではなく、ノーマリーホワイトモードであってもよい。上述した実施形態および変形例においては、第1設定値および第2設定値を外部上位装置から制御回路52に供給し、第1設定値および第2設定値の値を変更できるようにしてもよい。また、このように第1設定値および第2設定値を変更可能な構成にあっては、電気光学装置1を有する電子機器に設けられたキーやボタンなど、電子機器を操作するための操作部にされた操作に応じて第1設定値や第2設定値を設定するようにしてもよい。"