"第一基板の一方の面にグランド層を形成し、第二基板の一方の面に導体エレメントと、前記導体エレメントに接続された柱状導体と、前記導体エレメント及び前記柱状導体の周側面を覆う誘電体層を形成し、前記第一基板の前記グランド層と、前記第二基板の前記柱状導体と、を、半田バンプを介して接合することを特徴とするエレクトロマグネティックバンドギャップ構造体の製造方法。前記導体エレメントは、前記第二基板の一方の面に、二次元配列するように複数形成することを特徴とする請求項1に記載のエレクトロマグネティックバンドギャップ構造体の製造方法。前記第一基板の一方の面に前記グランド層を形成した後、前記第二基板の一方の面にシード層を形成し、前記シード層上に第一レジストをパターニングすることで、二次元配列された複数の第一開口を前記第一レジストに開け、前記シード層を電極として電解メッキを行うことで前記第一開口内であって前記シード層上に導体層を前記シード層よりも厚く成長させて、前記導体エレントを形成し、前記第一レジストの除去後、前記シード層及び前記導体層上に前記導体層よりも厚い第二レジストをパターニングすることで、二次元配列された複数の第二開口を前記第二レジストに開けて前記第二開口を前記導体層の中心に重ね、前記シード層及び前記導体層を電極として電解メッキを行うことで前記第二開口内であって前記導体層上に柱状導体を前記導体層よりも厚く成長させて、前記柱状導体を形成し、前記第二レジストの除去後、前記シード層のうち前記導体層及び前記柱状導体に重なってない部分をエッチングにより除去し、前記第二基板の前記一方の面に誘電体層を形成することで前記柱状導体及び前記導体層を前記誘電体層に埋め込み、前記誘電体層の表面を研削することで前記柱状導体の上面を露出させることを特徴とする請求項1または2に記載のエレクトロマグネティックバンドギャップ構造体の製造方法。一方の面にグランド層が設けられた第一基板と、第二基板と、前記第二基板の一方の面に設けられた導体エレメントと、前記導体エレメントに接続された柱状導体と、前記導体エレメント及び前記柱状導体の周側面を覆う誘電体層と、を有するチップと、を備え、前記グランド層と、前記柱状導体と、が半田バンプ介して接合されていることを特徴とするエレクトロマグネティックバンドギャップ構造体。前記第二基板が、半導体基層と、その半導体基層の前記第一基板側に積層された回路層と、前記回路層に設けられた複数の可変インダクタンスと、を有し、前記導体エレメントが前記可変インダクタンスに接続されていることを特徴とする請求項4に記載のエレクトロマグネティックバンドギャップ構造体。前記第二基板が、半導体基層と、その半導体基層の前記第一基板側に積層された回路層と、前記回路層に設けられた複数の可変キャパシタと、を有し、前記導体エレメントが前記可変キャパシタに接続されていることを特徴とする請求項4に記載のエレクトロマグネティックバンドギャップ構造体。前記第二基板が、半導体基層と、その半導体基層の前記第一基板側に積層された回路層と、前記回路層に設けられた複数の可変インダクタンスと、を有し、前記可変インダクタンスが隣り合う前記導体エレメントの間に接続されていることを特徴とする請求項4に記載のエレクトロマグネティックバンドギャップ構造体。前記第二基板が、半導体基層と、その半導体基層の前記第一基板側に積層された回路層と、前記回路層に設けられた複数の可変キャパシタと、を有し、前記可変キャパシタが隣り合う前記導体エレメントの間に接続されていることを特徴とする請求項4に記載のエレクトロマグネティックバンドギャップ構造体。前記第二基板の前記第一基板に対向した面に形成された誘電体層を更に備え、前記導体エレメントが前記誘電体層によって覆われ、前記柱状導体が前記誘電体層を貫通するように前記誘電体層に埋設されていることを特徴とする請求項4から8の何れか一項に記載のエレクトロマグネティックバンドギャップ構造体。不要放射や表面伝播の抑制効果をより高めるためには、トップ電極及びビアの数をできる限り多くする必要がある。トップ電極及びビアの数が増えると、EBG構造体が大型化してしまうという問題がある。そこで、本発明が解決しようとする課題は、EBG構造体が大型化せずとも、不要放射や表面伝播の抑制効果をより高めることである。また、プリント配線基板の一方の面に複数のアンテナが実装されている構造において、アンテナ間の相互干渉を減らすことである。以上の課題を解決するための本発明に係るエレクトロマグネティックバンドギャップ構造体の製造方法は、第一基板の一方の面にグランド層を形成し、第二基板の一方の面に導体エレメントと、前記導体エレメントに接続された柱状導体と、前記導体エレメント及び前記柱状導体の周側面を覆う誘電体層を形成し、前記第一基板の前記グランド層と、前記第二基板の前記柱状導体と、を、半田バンプを介して接合する方法である。本発明に係るエレクトロマグネティックバンドギャップ構造体は、一方の面にグランド層が設けられた第一基板と、第二基板と、前記第二基板の一方の面に設けられた導体エレメントと、前記導体エレメントに接続された柱状導体と、前記導体エレメント及び前記柱状導体の周側面を覆う誘電体層と、を有するチップと、を備え、前記グランド層と、前記柱状導体と、が半田バンプ介して接合されている。本発明によれば、導体層や導体エレメントを微細化することができる。単位面積あたりの導体層や導体エレメントの数が増やすことができ、EBG構造体が大型化せずとも、不要放射及び表面伝播の抑制効果をより高めることができる。また、プリント配線基板に複数のアンテナが実装されている構造において、EBG構造体をアンテナの間に配置することで、アンテナ間の相互干渉を減らすことができる。以下に、本発明を実施するための形態について、図面を用いて説明する。但し、以下に述べる実施形態には、本発明を実施するために技術的に好ましい種々の限定が付されているが、本発明の範囲を以下の実施形態及び図示例に限定するものではない。第1実施形態図1は、EBG構造体1の斜視図である。EBG構造体1は、チップ2、第一基板3、グランド層4及び複数の半田バンプ5図2、図3等に図示等を備える。EBG構造体1は、BGABallGridArray方式によりチップ2を第一基板3に表面実装したものである。第一基板3はプリント配線基板、絶縁基板、ガラス基板、樹脂基板、セラミック基板その他の基板である。第一基板3の一方の面3aの上には、グランド層4が形成されている。平面視した場合、グランド層4がチップ2よりも面積が大きく、チップ2がグランド層4の縁の内側に配置されている。グランド層4は導体からなる。チップ2は、チップサイズにパッケージしたものであって、いわゆるCSPChipSizePackageである。特に、チップ2は、個片化する前のマザー基板の表面を樹脂によって封止した後に、それをチップサイズに個片化したものである。つまり、チップ2は、CSPの中でも特にWLPWaferLevelPackageである。図2は、実装する前のチップ2の一部を示した断面図である。図2を用いた説明では、チップ2の上下の向きについては、第一基板3に向いた側を上側とし、その反対側を下側とする。チップ2は、第二基板10、パッシベーション膜13、絶縁膜15、誘電体層17、複数の導体エレメント20及び複数の柱状導体24を備える。第二基板10は、絶縁基板、半導体基板、シリコン基板、ガラス基板、樹脂基板、セラミック基板その他の基板である。第二基板10は金属製ではなく、絶縁性である。パッシベーション膜13が第二基板10の一方の面10a上に成膜され、第二基板10の一方の面10aがパッシベーション膜13によって被覆されている。パッシベーション膜13は、酸化シリコン又は窒化シリコンを含有する。絶縁膜15がパッシベーション膜13の上全体に成膜され、パッシベーション膜13が絶縁膜15によって被覆されている。絶縁膜15は、エポキシ系樹脂、ポリイミド系樹脂その他の樹脂を含有する。例えば、絶縁膜15には、ポリイミドPI、ポリベンゾオキサゾールPBO、エポキシ系、フェノール系、シリコン系等のプラスチック材料又はこれらの複合材料等を用いることができる。なお、パッシベーション膜13と絶縁膜15のうち片方又は両方を省略してもよい。導体エレメント20が、第二基板10の一方の面10aとの間に絶縁膜15及びパッシベーション膜13を介して、一方の面10a上に形成されている。導体エレメント20は、導体下地シード層21と導体層22の積層体である。導体下地21及び導体層22は銅、チタンその他の金属からなる。なお、導体エレメント20は導体の単層であってもよいし、更に多くの導体層を積層したものでもよい。導体エレメント20をその上から平面視して、導体エレメント20が凸多角形例えば、凸三角形、凸正四角形、凸六角形、凸五角形、凸八角形に形作られている。具体的には、導体エレメント20は、平面視して、正三角形、正四角形、正六角形、正八角形その他の正多角形に形作られている。導体エレメント20は、第二基板10の一方の面10aに沿って規則正しく周期的に配列されている図1参照。つまり、導体エレメント20は、等間隔で規則的に配列されている。例えば、導体エレメント20が正方形に形作られている場合、導体エレメント20が格子状に配列され、導体エレメント20が正六角形である場合、導体エレメント20が亀甲模様状ハニカム状に配列されている。これら導体エレメント20の配列が導体エレメントアレイである。なお、隣り合う2つの導体エレメント20の間隔とは、隣り合う2つの導体エレメント20の中心間の距離をいう。導体エレメント20の上に柱状導体24が形成され、柱状導体24と導体エレメント20が接続されている。柱状導体24は導体エレメント20の中心で導体エレメント20に対して起立している。柱状導体24は銅その他の金属からなる。誘電体層17が絶縁膜15の上絶縁膜15が無い場合にはパッシベーション膜13の上、パッシベーション膜13及び絶縁膜15が無い場合には第二基板10の上に形成され、導体エレメント20が誘電体層17によって覆われている。柱状導体24が誘電体層17を貫通するように誘電体層17に埋設されている。柱状導体24の上面が誘電体層17によって覆われていないが、柱状導体24の周側面が誘電体層17によって覆われて保護されている。誘電体層17の表面が、柱状導体24の上面と面一に設けられているか、又は、柱状導体24の上面よりも僅かに高い位置にある。なお、誘電体層17は、封止層でもある。誘電体層17は、誘電体であって絶縁体である。誘電体層17は、エポキシ系樹脂、ポリイミド系樹脂その他の絶縁性樹脂を含有し、好ましくは、絶縁性樹脂エポキシ系樹脂、ポリイミド系樹脂等にフィラー例えば、ガラスフィラーを配合した繊維強化樹脂からなる。チップ2の実装前では、半田バンプ5が柱状導体24の上面上に形成されている。図3は、チップ2の実装後のEBG構造体1の一部を示した断面図である。図4は、EBG構造体1を概略的に示した斜視図である。図1、図3、図4に示すように、チップ2が第一基板3に表面実装されて、第一基板3と第二基板10が互いに対向している。チップ2のおもて面裏面のうち誘電体層17の表面がグランド層4に対向し、半田バンプ5がグランド層4と柱状導体24との間に挟まれ、グランド層4が共通電極として半田バンプ5に接続されている。導体エレメント20がグランド層4から離間している。このように、図3に示すEBG構造体は、誘電体層17の上面側に導体エレメント20が周期的に二次元配置されている。導体エレメント20と、誘電体層17の下側のグランド層4と、を柱状導体24と半田バンプ5で電気的に接続することにより、隣接する導体エレメント20間のギャップがキャパシタンス成分Cを形成する。更に、導体エレメント20→柱状導体24→半田バンプ5→グランド層4→半田バンプ5→柱状導体24→導体エレメント20の電流経路により、インダクタンス成分Lを形成するようにしたものである。これらキャパシタンス成分Cおよびインダクタンス成分Lからなるユニットが隣接することにより、LC並列共振回路が形成される。このLC並列共振回路がグランド層4上に多数形成されたものが共振周波数において高いインピーダンス特性を有することにより、バンドギャップを形成する。なお、図4では、理解しやすいように、グランド層4、半田バンプ5、柱状導体24及び導体エレメント20以外の部分の図示が省略されている。図5は、1つの半田バンプ5、導体エレメント20及び柱状導体24を示すとともに、グランド層4のうちその導体エレメント20に対向する部分を示した斜視図である。図6は、図5に示された部分の等価回路図である。図5及び図6に示すように、柱状導体24、半田バンプ5及びグランド層4がインダクタンス成分L1となり、導体エレメント20からグランド層4までのすき間がキャパシタンス成分C1となる。導体エレメント20のうち中心から縁までの部分がインダクタンス成分L2となり、導体エレメント20からその隣の導体エレメント20までのすき間がキャパシタンス成分C2となる。導体エレメント20、柱状導体24及び半田バンプ5が等間隔で格子状に配列されているとともにグランド層4が導体エレメント20の配列範囲の全体に及ぶから、図6に示す等価回路が並列される。図7は、図4に示す等価回路とは別の観点で表したEBG構造体1の簡易モデル図である。図7に示すように、EBG構造体1のうち隣り合う2つの柱状導体24の間の領域が単位セルUとなる。単位セルUにおいて、隣り合う2つの導体エレメント20の間隔がキャパシタンス成分Cとなり、その部分キャパシタに電荷が蓄えられる。単位セルUにおいて、導体エレメント20の縁から柱状導体24、半田バンプ5、グランド層4、隣の半田バンプ5、隣の柱状導体24を順に経由して隣の導体エレメント20の縁までの経路がインダクタンス成分Lであり、その経路インダクタに電流が流れる。単位セルUは、上述のようなキャパシタ及びインダクタからなるLC並列共振回路とみなせる。そのLC並列共振回路の共振周波数ωを角周波数で表すと、式1の通りであり、その共振周波数fをヘルツで表すと、式2の通りである。半田バンプ5、導体エレメント20及び柱状導体24が第二基板10の一方の面10aに沿って規則的に二次元配列されているから、LC並列共振回路が第二基板10の一方の面10aに沿って規則的に二次元配列されているとみなせる。従って、EBG構造体1は、LC並列共振回路の共振周波数において高インピーダンス特性を有することになる。EBG構造体1のインピーダンスがLC並列共振回路の共振周波数で高くなって、バンドギャップが形成される。バンドギャップでは、電磁波の表面伝播が抑制される。そのため、EBG構造体1では、共振周波数及びその近傍の周波数成分を有する表面電流が流れず、共振周波数及びその近傍の周波数の電磁波の伝搬が抑圧される。また、共振周波数の電磁波がEBG構造体1に入射して反射すると、その入射波と反射波は位相が同相である。共振周波数は、導体エレメント20の幅W図5参照、柱状導体24の半径R図5参照、導体エレメント20からグランド層4までの間隔H図3参照及び隣り合う導体エレメント20の間のすき間G図4参照に基づき設定される。幅Wが大きくなるにつれて、キャパシタンス成分Cが高くなって、共振周波数が低くなる。すき間Gが広がるにつれて、キャパシタンス成分Cが低くなって、共振周波数が高くなる。間隔Hが広がるにつれて、インダクタンス成分Lが高くなって、共振周波数が高くなる。半径Rが大きくなるにつれて、インダクタンス成分Lが低くなって、共振周波数が高くなる。そのほか、共振周波数は、浮遊成分及び材料特性例えば、第二基板10及び誘電体層17等の誘電率及び透磁率等の影響を受ける。EBG構造体1の特性を利用すれば、複数のアンテナ間の相互干渉を減らすことができる。具体的に、図8を参照して説明する。図8は、EBG構造体1を用いたアンテナ装置40を示した斜視図である。図8に示すように、このアンテナ装置40は、EBG構造体1、回路基板41及び複数図8では、2つのアンテナ42を備える。アンテナ42が相互に間隔をおいて回路基板41の上に搭載され、EBG構造体1がこれらアンテナ42の間に位置するように回路基板41に搭載されている。EBG構造体1が共振周波数において磁気壁として作用するため、アンテナ42間の相互干渉を減らすことができる。また、EBG構造体1が共振周波数において同相反射用のリフレクタとして機能するので、アンテナ42からチップ2の反対方向への放射を強めることができる。なお、アンテナ42とEBG構造体1の一方又は両方が回路基板41の内部に埋め込まれていてもよい。図9は、EBG構造体1を用いたアンテナ装置50を示した斜視図である。EBG構造体1の第一基板3が回路基板であり、複数図9では、2つのアンテナ52がチップ2及びグランド層4の周囲において第一基板3の上に搭載されている。アンテナ52が第一基板3の内部に埋め込まれていてもよい。図9に示すような場合でも、アンテナ52の間の相互干渉を減らすことができるとともに、放射も強めることができる。なお、アンテナ装置40、50はMIMOMultipleInputMultipleOutputアンテナ装置であってもよい。図10は、EBG構造体1の応用例を示した斜視図である。図10に示すように、金属材料61がEBG構造体1の裏側に、つまり、基板3の下面の下に配置されている。裏側の金属材料61の影響を低減することができる。例えば、アンテナと金属材料61との間にEBG構造体1が配置されている場合、LC並列共振回路の共振周波数に相当する周波数の電磁波が金属材料61の影響を受けずにアンテナによって送受される。従って、EBG構造体1をチップ間通信技術等への応用することができる。図11は、EBG構造体1の別の応用例を示した斜視図である。図11に示すように、EBG構造体1が2つの無線ICチップ63の間に配置されている。EBG構造体1によって不要放射狙った方向以外に放射する電磁波が抑制できるので、不要方向への電磁波の干渉を軽減することができる。EBG構造体1の製造方法について説明する。WLP技術を利用して、チップ2を作成する。以下、具体的に説明する。まず、図12に示すように、細分割する前の大きな第二基板10を準備し、第二基板10の一方の面10aにパッシベーション膜13及び絶縁膜15をこれらの順に積層する。パッシベーション膜13の成膜は、CVD法、ALD法、スパッタリング法その他の気相成長法によって行う。絶縁膜15の成膜は、気相成長法又は塗布法によって行う。なお、パッシベーション膜13と絶縁膜15のうち一方又は両方の成膜を省略してもよい。次に、サブトラクト法及びアディティブ法等の微細配線形成技術を利用して、複数の導体エレメント20及び柱状導体24を絶縁膜15の上絶縁膜15が無い場合にはパッシベーション膜13の上、絶縁膜15及びパッシベーション膜13が無い場合には第二基板10の上に形成する図18参照。図13~図18を参照して、導体エレメント20及び柱状導体24の形成方法の一例について具体的に説明する。まず、図13に示すように、気相成長法若しくは無電解メッキ法又はそれらの組み合わせによって、シード層27を絶縁膜15の上絶縁膜15が無い場合にはパッシベーション膜13の上、絶縁膜15及びパッシベーション膜13が無い場合には第二基板10の上に成長させる。次に、図14に示すように、シード層27の上に第一レジスト28を形成する。その第一レジスト28を露光現像することによってその第一レジスト28のパターニングをする。第一レジスト28のパターニングによって、等間隔で規則的に配列された複数の第一開口29が第一レジスト28に開けられる。第一開口29の形状は、凸多角形であり、具体的には、正三角形、正四角形、正六角形、正八角形その他の正多角形である。次に、図15に示すように、シード層27を電極として電解メッキを行う。これにより、第一レジスト28の第一開口29内であってシード層27の上に導体層22を成長させる。導体層22は、シード層27よりも厚く成長させる。次に、第一レジスト28を除去する。次に、図16に示すように、導体層22よりも厚い第二レジスト30をシード層27及び導体層22の上全体に形成する。例えば、ドライフィルムレジストである第二レジスト30を第二レジスト30をシード層27及び導体層22の上全体に貼り付けるか、又は、ウェットレジストをシード層27及び導体層22の上に塗布することによって第二レジスト30を形成してもよい。その後、第二レジスト30の露光現像を行うことによって、第二レジスト30のパターニングをする。第二レジスト30のパターニングによって第二レジスト30に複数の第二開口31を開ける。第二開口31の形成位置は導体層22の中心の上である。次に、図17に示すように、シード層27及び導体層22を電極として電解メッキを行う。これにより、第二開口31内であって導体層22の中心の上に柱状導体24を成長させる。柱状導体24の厚さ高さは、導体層22の厚さよりも充分に厚くする。次に、第二レジスト30を除去する。次に、図18に示すように、シード層27のうち導体層22に重なっていない部分をエッチングにより除去することにより、シード層27を形状加工する。シード層27のうちエッチングされずに残留した部分が導体下地21である。シード層27のエッチングの際には、導体層22及び柱状導体24の表面が一部エッチングされるが、導体層22及び柱状導体24がシード層27と比較して充分に厚いため、導体層22及び柱状導体24が残留する。導体エレメント20及び柱状導体24の形成後、印刷法、液滴吐出法インクジェット法、スピンコート法、滴下法その他の塗布法によって封止樹脂を絶縁膜15の上絶縁膜15が無い場合にはパッシベーション膜13の上、パッシベーション膜13及び絶縁膜15が無い場合には第二基板10の上に塗布し、その封止樹脂によって導体層22、柱状導体24及び絶縁膜15を覆って、その封止樹脂を硬化させる。これにより、図19に示すように、誘電体層17を形成し、導体層22、導体下地21及び柱状導体24を誘電体層17に埋め込む。なお、プリプレグを絶縁膜15に絶縁膜15が無い場合にはパッシベーション膜13に、パッシベーション膜13及び絶縁膜15が無い場合には第二基板10に貼り付けて、そのプリプレグを硬化させて、そのプリプレグから誘電体層17を形成してもよい。次に、図20に示すように、誘電体層17の表面を研削し、柱状導体24の上面を露出させる。この際、柱状導体24の上面も研削される。そのため、これら柱状導体24の厚さ高さを互いに等しくすることができる。また、柱状導体24が誘電体層17によって支えられた状態で、誘電体層17の表面と一緒に柱状導体24の上面を研削したので、柱状導体24の損傷を防止することができる。その後、必要に応じて、第二基板10の裏側も研削し、柱状導体24の上面を軽くエッチングする。次に、図21に示すように、印刷法等によって半田バンプ5を柱状導体24の上面に形成する。次に、第二基板10、パッシベーション膜13、絶縁膜15及び誘電体層17の積層体をダイシングブレード等によって格子状に細分割する。これにより、複数のチップ2が完成する。なお、個片化処理はDBGDicingBeforeGrinding処理であってもよい。つまり、第二基板10の裏側の研削を行う前に、誘電体層17の表面から第二基板10の中途部までの切り込みを格子状に形成し、その後第二基板10の裏側を切り込みの底まで研削する。一方、図22に示すように、サブトラクト法、アディティブ法等によってグランド層4を第一基板3の一方の面3aの上に形成する。そして、図23に示すように、チップ2の両面のうち誘電体層17側の面をグランド層4に向けて、第二基板10の一方の面10aを第一基板3の一方の面3aに対向させる。そして、チップ2を第一基板3の一方の面3a上に載せ、半田バンプ5をグランド層4に接触させ、半田バンプ5を柱状導体24の上面とグランド層4との間に挟む。そして、半田バンプ5をリフローして、半田バンプ5により柱状導体24の上面とグランド層4を接合する。以上な工程を経て、EBG構造体1が完成する。以上のような製造方法によれば、導体エレメント20、柱状導体24及び半田バンプ5を微細化することができる。つまり、ステッパ縮小投影型露光装置を用いて第一レジスト28及び第二レジスト30を露光したため、導体エレメント20及び柱状導体24が微細である。印刷法等によって半田バンプ5を形成したため、半田バンプ5が微細である。導体エレメント20、柱状導体24及び半田バンプ5の微細化が可能となったことで、導体エレメント20、柱状導体24及び半田バンプ5が高密度に分布する。つまり、単位面積あたりの導体エレメント20、柱状導体24及び半田バンプ5の数を増やすことができる。そのため、単位セルU図7参照を無限周期的に配列することができ、EBG構造体1の特性をより効率的に得られる。つまり、EBG構造体1が大型化せずとも、不要放射及び表面伝播の抑制効果を高めることができる。単位面積あたりの導体エレメント20、柱状導体24及び半田バンプ5の数を増やせることにより、今まで対応できなかった共振周波数にも対応することができる。第2実施形態図24は、EBG構造体101の断面図である。図24に示すように、EBG構造体101は、半導体チップ102、第一基板103、グランド層104及び複数の半田バンプ105等を備える。グランド層104、第一基板103及び半田バンプ105は、第1実施形態におけるグランド層4、第一基板3及び半田バンプ5とそれぞれ同じである。半導体チップ102は、第二基板110、パッシベーション膜113、絶縁膜115、誘電体層117、複数の導体エレメント120及び複数の柱状導体124等を備える。パッシベーション膜113、絶縁膜115、誘電体層117、導体エレメント120及び柱状導体124は、第1実施形態におけるパッシベーション膜13、絶縁膜15、誘電体層17、導体エレメント20及び柱状導体24とそれぞれ同じである。なお、符号121は導体エレメント120の導体下地であり、符号122は導体エレメント120の導体層である。第二基板110は、半導体基板である。第二基板110は、集積回路が焼き付けられた半導体ウエハを個片化したものである。そのため、第二基板110の表層部分には、集積回路が形成されている。つまり、第二基板110は、例えばシリコンからなる半導体基層111と、半導体基層111に積層された回路層112と、を有し、集積回路が回路層112に設けられている。第二基板110の一方の面110a、つまり、回路層112の表面には、複数の接続パッド126が形成されている。接続パッド126は、回路層112に含まれる集積回路の配線の一部であったり、その集積回路の構成要素である各種電気素子例えば、ダイオード、トランジスタ、抵抗、コンデンサ等の電極であったりする。接続パッド126は、導体エレメント120と同様に、等間隔で規則的に配列されている。平面視すると、接続パッド126が導体エレメント120の中心に重なっている。パッシベーション膜113及び絶縁膜115のうち接続パッド126に重なる位置には、開口116が形成されている。導体エレメント120の一部が開口116内に埋められ、導体エレメント120が接続パッド126に接続されている。図25は、1つの半田バンプ105、導体エレメント120及び柱状導体124を示した斜視図である。図26は、図25に示された部分の等価回路図である。回路層112には、可変インダクタVLが設けられている。可変インダクタVLがグランドと導体エレメント120の間に接続されている。回路層112に設けられる可変インダクタVLの数が導体エレメント120の数に等しく、1つの導体エレメント120につき1つの可変インダクタVLが接続パッド126を介して接続されている。可変インダクタVLのインダクタンスが可変であるから、単位セルUにおけるLC並列共振回路と可変インダクタVLを組み合わせた系の共振周波数も可変である。つまり、EBG構造体101は、同相反射することができる電磁波の共振周波数が可変である。更に、EBG構造体101は、抑制できる不要放射の共振周波数が可変である。更に、EBG構造体101は、表面伝播を抑制できる電磁波の共振周波数が可変である。なお、可変インダクタVLの代わりに複数の可変キャパシタVCが回路層112に含まれ、可変キャパシタVCがグランドと導体エレメント120の間に接続されていてもよい。その場合でも、抑制できる不要放射の共振周波数等が可変である。EBG構造体101の製造方法は、第1の実施の形態におけるEBG構造1の製造方法とほぼ同様である。但し、EBG構造体101の製造に際しては、集積回路が焼き付けられた半導体ウエハを用いる。また、パッシベーション膜113及び絶縁膜115に開口116を形成した後に、導体エレメント120及び柱状導体124の形成を行う。そうすることで、導体エレメント120の形成時に導体エレメント120が開口116を通じて接続パッド126に接続される。第3実施形態図27は、EBG構造体201の断面図である。グランド層204、第一基板203及び半田バンプ205は、第1実施形態におけるグランド層4、第一基板3及び半田バンプ5とそれぞれ同じである。半導体チップ202のパッシベーション膜213、絶縁膜215、誘電体層217、導体エレメント220及び柱状導体224は、第1実施形態におけるチップ2のパッシベーション膜13、絶縁膜15、誘電体層17、導体エレメント20及び柱状導体24とそれぞれ同じである。なお、符号221は導体エレメント220の導体下地であり、符号222は導体エレメント220の導体層である。第二基板210の半導体基層211が例えばシリコン、GaAs等からなり、第二基板210の回路層212には集積回路が形成されている。第二基板210の一方の面210aには、複数の接続パッド226が形成されている。接続パッド226が規則的に配列されている。平面視すると、1つの導体エレメント220につき複数例えば、4つの接続パッド226が重なっており、接続パッド226が導体エレメント220の縁近傍例えば、辺近傍や角近傍に重なっている。パッシベーション膜213及び絶縁膜215のうち接続パッド226に重なる位置には、開口216が形成されている。導体エレメント220の一部が開口216内に埋められ、1つの導体エレメント220につき複数例えば、4つの接続パッド226に接続されている。図28は、隣り合う2つの半田バンプ205、導体エレメント220及び柱状導体224を示した斜視図である。図29は、1つの半田バンプ205、導体エレメント220及び柱状導体224並びにそれに対向するグランド層204の等価回路図である。回路層212には、複数の可変インダクタVLが設けられている。可変インダクタVLが隣り合う導体エレメント220の間に接続されている。そのため、キャパシタンス成分C2が可変とみなせる。そのため、単位セルUにおけるLC並列共振回路と可変インダクタVLを組み合わせた系の共振周波数も可変できる。つまり、EBG構造体201は、同相反射することができる電磁波の共振周波数が可変できる。更に、EBG構造体201は、抑制できる不要放射の共振周波数が可変できる。更に、EBG構造体201は、表面伝播を抑制できる電磁波の共振周波数が可変できる。なお、図30に示すように、可変インダクタVLの代わりに可変キャパシタVCが回路層212に含まれ、可変キャパシタVCが隣り合う導体エレメント220の間に接続されていてもよい。この場合でも、キャパシタンス成分C2が可変とみなせる。そのため、抑制できる不要放射の共振周波数等が可変である。EBG構造体201の製造方法は、第2の実施の形態におけるEBG構造体101の製造方法とほぼ同様である。但し、開口216の形成位置が異なる。応用例図31は、上述のEBG構造体1,101,201の何れかを用いた電子機器300である。図32は、この電子機器300に用いられる半導体チップ302を一部破断した状態で示した斜視図である。この電子機器300は、無線通信装置である。電子機器300は、半導体チップ302、プリント配線基板303、グランド層304、複数の半田バンプ305、コントローラチップ381、複数のアンテナ382、複数の電子部品383等を備える。プリント配線基板303の内部や表面等には、配線パターンが形成されている。コントローラチップ381、アンテナ382及び電子部品383がプリント配線基板303の一方の面に表面実装されている。アンテナ382は互いに間隔をおいて配置されている。プリント配線基板303の一方の面であってアンテナ382によって囲われる領域には、グランド層304が形成されている。半導体チップ302の一部がグランド層304に重なるようにして、半導体チップ302がプリント配線基板303の一方の面に表面実装されている。半導体チップ302のうちグランド層304に重なった部分302aは、第1の実施の形態におけるチップ2、第2の実施の形態における半導体チップ102、第3の実施の形態における半導体チップ202と同様に設けられている。その部分302aには、複数の導体エレメント320及び複数の柱状導体が第二基板310の一方の面に沿って規則的に二次元配列されている。そのため、柱状導体が半田バンプ305によってグランド層304に接合され、EBG構造体301が構成されている。EBG構造体301がアンテナ382の間に配置されているから、アンテナ382間の相互干渉を減らすことができる。このように、プリント配線基板303の一方の面に複数のアンテナ382が実装されている構造において、EBG構造体301をアンテナ382の間に配置することで、アンテナ382間の相互干渉を減らすことができる。半導体チップ302のうちグランド層304に重なっていない部分302bについて以下に説明する。第二基板310、パッシベーション膜313及び絶縁膜315は、グランド層304の外側の部分302bまで及んでいる。第二基板310は半導体基板であり、第二基板310の表層に集積回路が形成されている。第二基板310の両面のうちパッシベーション膜313によって被覆された面には、複数のインナー端子371が形成されている。インナー端子371は、第二基板310に形成された集積回路の配線の一部であったり、各種電気素子例えば、ダイオード、トランジスタ、抵抗、コンデンサ等の電極であったりする。パッシベーション膜313及び絶縁膜315のうちインナー端子371に重なる位置には、コンタクト用開口が形成されている。配線372が、絶縁膜315上絶縁膜315が無い場合には、パッシベーション膜313上に形成されている。配線372がパッシベーション膜313及び絶縁膜315に開けられたコンタクト用開口を介してインナー端子371に接続されている。配線372は、導体下地シード層と導体層の積層体である。配線372は、導体エレメント320と一緒にパターニングされたものである。なお、配線372は導体の単層であってもよいし、更に多くの導体層を積層したものでもよい。配線372の一部がランド373となっている。ランド373上には、アウター端子374が形成され、配線372がアウター端子374に接続されている。そのため、アウター端子374は、配線372によってインナー端子371に導通している。EBG構造体301の柱状導体とアウター端子374が一緒にパターニングされ、アウター端子374が柱状に設けられた柱状電極である。アウター端子374が誘電体層317を貫通するように誘電体層317に埋設されている。アウター端子374の上面が誘電体層317によって覆われていないが、アウター端子374の周面が誘電体層317によって覆われて保護されている。誘電体層317の表面が、アウター端子374の上面と面一に設けられているか、又は、アウター端子374の上面よりも僅かに高い位置にある。半田バンプ375がアウター端子374の上面上に形成されている。半導体チップ302がプリント配線基板303に表面実装されていることで、半田バンプ375がプリント配線基板303の配線に接合されている。これにより、コントローラチップ381と第二基板310の集積回路との間で信号が転送される。EBG構造体301が第2の実施の形態における半導体チップ102又は第3の実施の形態における半導体チップ202と同様に設けられている場合、コントローラチップ381がプリント配線基板303の配線、半田バンプ375、アウター端子374、配線372及びインナー端子371を介して可変インダクタ又は可変キャパシタに信号を出力することによって、可変インダクタのインダクタンス又は可変キャパシタのキャパシタンスが可変される。本発明のいくつかの実施形態を説明したが、本発明の範囲は、上述の実施の形態に限定するものではなく、特許請求の範囲に記載された発明の範囲とその均等の範囲を含む。付記以下に、この出願の願書に最初に添付した特許請求の範囲に記載した発明を付記する。付記に記載した請求項の項番は、この出願の願書に最初に添付した特許請求の範囲の通りである。<請求項1>第一基板の一方の面にグランド層を形成し、第二基板の一方の面に導体エレメントと、前記導体エレメントに接続された柱状導体と、前記導体エレメント及び前記柱状導体の周側面を覆う誘電体層を形成し、前記第一基板の前記グランド層と、前記第二基板の前記柱状導体と、を、半田バンプを介して接合することを特徴とするエレクトロマグネティックバンドギャップ構造体の製造方法。<請求項2>前記導体エレメントは、前記第二基板の一方の面に、二次元配列するように複数形成することを特徴とする請求項1に記載のエレクトロマグネティックバンドギャップ構造体の製造方法。<請求項3>前記第一基板の一方の面に前記グランド層を形成した後、前記第二基板の一方の面にシード層を形成し、前記シード層上に第一レジストをパターニングすることで、二次元配列された複数の第一開口を前記第一レジストに開け、前記シード層を電極として電解メッキを行うことで前記第一開口内であって前記シード層上に導体層を前記シード層よりも厚く成長させて、前記導体エレントを形成し、前記第一レジストの除去後、前記シード層及び前記導体層上に前記導体層よりも厚い第二レジストをパターニングすることで、二次元配列された複数の第二開口を前記第二レジストに開けて前記第二開口を前記導体層の中心に重ね、前記シード層及び前記導体層を電極として電解メッキを行うことで前記第二開口内であって前記導体層上に柱状導体を前記導体層よりも厚く成長させて、前記柱状導体を形成し、前記第二レジストの除去後、前記シード層のうち前記導体層及び前記柱状導体に重なってない部分をエッチングにより除去し、前記第二基板の前記一方の面に誘電体層を形成することで前記柱状導体及び前記導体層を前記誘電体層に埋め込み、前記誘電体層の表面を研削することで前記柱状導体の上面を露出させることを特徴とする請求項1または2に記載のエレクトロマグネティックバンドギャップ構造体の製造方法。<請求項4>一方の面にグランド層が設けられた第一基板と、第二基板と、前記第二基板の一方の面に設けられた導体エレメントと、前記導体エレメントに接続された柱状導体と、前記導体エレメント及び前記柱状導体の周側面を覆う誘電体層と、を有するチップと、を備え、前記グランド層と、前記柱状導体と、が半田バンプ介して接合されていることを特徴とするエレクトロマグネティックバンドギャップ構造体。<請求項5>前記第二基板が、半導体基層と、その半導体基層の前記第一基板側に積層された回路層と、前記回路層に設けられた複数の可変インダクタンスと、を有し、前記導体エレメントが前記可変インダクタンスに接続されていることを特徴とする請求項4に記載のエレクトロマグネティックバンドギャップ構造体。<請求項6>前記第二基板が、半導体基層と、その半導体基層の前記第一基板側に積層された回路層と、前記回路層に設けられた複数の可変キャパシタと、を有し、前記導体エレメントが前記可変キャパシタに接続されていることを特徴とする請求項4に記載のエレクトロマグネティックバンドギャップ構造体。<請求項7>前記第二基板が、半導体基層と、その半導体基層の前記第一基板側に積層された回路層と、前記回路層に設けられた複数の可変インダクタンスと、を有し、前記可変インダクタンスが隣り合う前記導体エレメントの間に接続されていることを特徴とする請求項4に記載のエレクトロマグネティックバンドギャップ構造体。<請求項8>前記第二基板が、半導体基層と、その半導体基層の前記第一基板側に積層された回路層と、前記回路層に設けられた複数の可変キャパシタと、を有し、前記可変キャパシタが隣り合う前記導体エレメントの間に接続されていることを特徴とする請求項4に記載のエレクトロマグネティックバンドギャップ構造体。<請求項9>前記第二基板の前記第一基板に対向した面に形成された誘電体層を更に備え、前記導体エレメントが前記誘電体層によって覆われ、前記柱状導体が前記誘電体層を貫通するように前記誘電体層に埋設されていることを特徴とする請求項4から8の何れか一項に記載のエレクトロマグネティックバンドギャップ構造体。"