絶縁ゲート型スイッチング素子のゲートの電位を制御する信号を出力する半導体装置であって、第1信号出力端子を有しており、第1電位と第1電位よりも高い第2電位の間で変動する基準信号の入力を受けるか、または、内部で前記基準信号を生成することが可能であり、前記基準信号が第1電位にあるときには第3電位となり、前記基準信号が第2電位にあるときには第3電位よりも高い第4電位となる信号を第1信号出力端子に出力する第1動作と、前記基準信号が第1電位にあるときには第4電位となり、前記基準信号が第2電位にあるときには第3電位となる信号を第1信号出力端子に出力する第2動作とを切り換えて実行することができることを特徴とする半導体装置。絶縁ゲート型スイッチング素子のゲートの電位を制御する回路であって、請求項1に記載の半導体装置と、半導体装置の第1信号出力端子に接続されており、第1信号出力端子に出力される信号を反転して出力する反転回路と、反転回路にゲートが接続されており、反転回路から出力される信号をゲートで受ける第1絶縁ゲート型スイッチング素子、を備えており、半導体装置は、第1信号出力端子に出力する信号を生成する第1信号生成回路を内蔵しており、半導体装置は、第1動作と第2動作の何れか一方でのみ動作するように設定されており、第1信号生成回路は、第1スイッチング素子を備えており、反転回路は、第2スイッチング素子を備えており、第2スイッチング素子の電流容量が、第1スイッチング素子の電流容量よりも大きい、ことを特徴とする回路。反転回路から出力される信号の平均電位よりも低い電位にある低電位配線と、第1絶縁ゲート型スイッチング素子のゲートと低電位配線との間に接続されている第3スイッチング素子と、第1絶縁ゲート型スイッチング素子に直列に接続されている第2絶縁ゲート型スイッチング素子と、をさらに備えており、半導体装置は、第3スイッチング素子に接続されている第2信号出力端子と、第2信号出力端子に出力する信号を生成する第2信号生成回路を備えており、第3スイッチング素子は、第2信号出力端子に出力される信号に応じてスイッチングし、第2信号生成回路は、第4スイッチング素子を備えており、少なくとも第2絶縁ゲート型スイッチング素子がオフからオンに切り換わるタイミングにおいて第3スイッチング素子がオンしているように信号を生成し、第3スイッチング素子の電流容量が、第4スイッチング素子の電流容量よりも大きい、ことを特徴とする請求項2に記載の回路。近年においては、ゲート駆動回路を集積化した半導体装置が用いられるようになっている。例えば、図13に示す半導体装置400は、ゲート駆動回路を集積化したものであり、絶縁ゲート型スイッチング素子450のゲート460の電位を制御する。半導体装置400の信号出力端子410は、絶縁ゲート型スイッチング素子450のゲート460に接続されている。半導体装置400が信号出力端子410に信号を出力し、その信号がゲート460に入力されることで絶縁ゲート型スイッチング素子450がスイッチングする。ゲート駆動回路を集積化することで、ゲート駆動回路の小型化を図ることができる。一般に、ゲートの電位を急激に変化させると、絶縁ゲート型スイッチング素子を高速でスイッチングさせることができる。但し、ゲートの電位を急激に変化させると、ゲート駆動回路に高いゲート電流が流れる。このため、絶縁ゲート型スイッチング素子を高速でスイッチングさせるゲート駆動回路は、高い電流容量を有する必要がある。しかしながら、発熱の問題等により、上述した集積化されたゲート駆動回路すなわち、半導体装置400に高い電流容量を持たせることは困難である。このため、上述した半導体装置400を用いて高速スイッチング用のゲート駆動回路を構成しようとすると、図14に示すように、半導体装置400と絶縁ゲート型スイッチング素子450の間に、二重反転回路470を設ける必要がある。二重反転回路470は、半導体装置400の出力信号404を反転して出力する反転回路472と、反転回路472の出力信号406を反転して出力する反転回路474を備えている。したがって、反転回路474が出力する信号408は、半導体装置400が出力する信号404と同じ位相となる。したがって、この回路では、半導体装置400が出力する信号404と同じ位相の信号408がゲート460に入力される。また、絶縁ゲート型スイッチング素子450を高速でスイッチングさせると、反転回路474に高いゲート電流が流れる。しかしながら、反転回路474が内蔵する各スイッチング素子に高い電流容量を持たせることができるので、問題は生じない。しかしながら、図14の二重反転回路470では、電流容量を確保するために必要な回路は反転回路474だけであるにも係わらず、半導体装置400が出力する信号と同じ位相の信号をゲート460に入力するために2つの反転回路を用いており、ゲート駆動回路全体が無駄に大きくなってしまう。このため、図14の回路は実用的ではない。以上の理由から、従来は、低速スイッチング用に構成された半導体装置400を、高速スイッチング用のゲート駆動回路に組み込むことはできなかった。このため、従来は、高速スイッチング用の信号を出力する半導体装置を別個に準備して、その半導体装置を高速スイッチング用のゲート駆動回路に組み込む必要があった。すなわち、ゲートの電位を制御するための信号を出力する半導体装置を、低速スイッチング用と高速スイッチング用とで共通化することができなかった。特に、モータの駆動回路においては、電源電圧を昇圧するDC-DCコンバータ回路と、直流を交流に変換するインバータ回路のそれぞれで、絶縁ゲート型スイッチング素子が用いられる。インバータ回路に用いられる絶縁ゲート型スイッチング素子にはそれほど高速なスイッチングは求められないが、DC-DCコンバータ回路に用いられる絶縁ゲート型スイッチング素子には高速なスイッチングが求められる。従来は、インバータ回路のゲート駆動回路と、DC-DCコンバータ回路のゲート駆動回路とで異なる半導体装置を用いており、これらの半導体装置の共通化が強く望まれていた。したがって、本明細書では、絶縁ゲート型スイッチング素子のゲートの電位を制御する半導体装置であって、低速スイッチング用と高速スイッチング用とで共通して使用可能な半導体装置を提供する。本明細書が開示する半導体装置は、絶縁ゲート型スイッチング素子のゲートの電位を制御する信号を出力する。この半導体装置は、第1信号出力端子を有している。この半導体装置は、第1電位と第1電位よりも高い第2電位の間で変動する基準信号の入力を受けるか、または、内部で前記基準信号を生成することが可能であり、前記基準信号が第1電位にあるときには第3電位となり、前記基準信号が第2電位にあるときには第3電位よりも高い第4電位となる信号を第1信号出力端子に出力する第1動作と、前記基準信号が第1電位にあるときには第4電位となり、前記基準信号が第2電位にあるときには第3電位となる信号を第1信号出力端子に出力する第2動作とを切り換えて実行することができる。なお、第3電位は、第1電位または第2電位と同じであってもよいし、これらと異なっていてもよい。また、第4電位は、第1電位または第2電位と同じであってもよいし、これらと異なっていてもよい。また、第3電位と第4電位の電位差は、第1電位と第2電位の電位差と同じであってもよいし、異なっていてもよい。また、絶縁ゲート型スイッチング素子のゲートの電位を制御する信号は、ゲートに直接入力される信号であってもよいし、ゲートに入力される信号の元になっている信号であってもよい。例えば、所定の信号を反転したり、増幅したりする等の加工を行い、加工後の信号がゲートに入力される場合には、当該所定の信号をゲートの電位を制御する信号とみなすことができる。この半導体装置は、第1動作においては、基準信号と同じ位相の信号を出力する。すなわち、基準信号が低電位第1電位にあるときに出力信号を低電位第3電位とし、基準信号が高電位第2電位にあるときに出力信号を高電位第4電位とする。また、この半導体装置は、第2動作においては、基準信号を反転した信号を出力する。すなわち、基準信号が低電位第1電位にあるときに出力信号を高電位第4電位とし、基準信号が高電位第2電位にあるときに出力信号を低電位第3電位とする。したがって、以下のように使用することができる。図9は、半導体装置300に第1動作を実行させることによって、絶縁ゲート型スイッチング素子350を低速スイッチングさせるときの回路構成の一例を示している。図9では、半導体装置300の信号出力端子310が、絶縁ゲート型スイッチング素子350のゲート360に接続されている。また、図9では、半導体装置300が第1動作を行うので、基準信号301と同じ位相の信号302が信号出力端子310に出力される。信号302がゲート360に入力されて、絶縁ゲート型スイッチング素子350がスイッチングする。また、図9では、絶縁ゲート型スイッチング素子350のゲート電流が半導体装置300に流れるが、低速スイッチングではゲート電流はそれほど高くならないので、半導体装置300の電流容量でも問題は生じない。図10は、半導体装置300に第2動作を実行させることによって、絶縁ゲート型スイッチング素子350を高速スイッチングさせるときの回路構成の一例を示している。図10では、半導体装置300の信号出力端子310が、反転回路370を介して、絶縁ゲート型スイッチング素子350のゲート360に接続されている。なお、反転回路370内の各スイッチング素子の電流容量は十分に大きい。図10では、半導体装置300が第2動作を実行するので、半導体装置300は、基準信号301を反転した信号303を出力する。反転回路370は、半導体装置300から出力された信号303を反転した信号304を出力する。したがって、反転回路370が出力する信号304は、基準信号301と同じ位相となる。反転回路370が出力した信号304がゲート360に入力されて、絶縁ゲート型スイッチング素子350がスイッチングする。このように、図10の回路でも、図9の回路と同様に、基準信号301と同じ位相の信号によって、絶縁ゲート型スイッチング素子350をスイッチングさせることができる。また、図10の回路は、絶縁ゲート型スイッチング素子350を高速スイッチングさせるので、高いゲート電流が反転回路370に流れる。しかしながら、反転回路370内の各スイッチング素子は電流容量が大きいので、高いゲート電流が流れても問題はない。このように、図10の回路によれば、好適に絶縁ゲート型スイッチング素子350を高速スイッチングさせることができる。また、図10の回路は、反転回路を1つだけ有している。上述した図14の回路にあったような余分な反転回路を無くすことができるので、図10の回路は、図14の回路よりも小型化することができる。すなわち、図10の回路は、実用的なサイズで構成することができる。このように、半導体装置300は、電流容量を確保するために必要最小限の反転回路を付加するだけで高速スイッチング用の回路にも使用することができる。すなわち、半導体装置300は、低速スイッチング用の回路と高速スイッチング用の回路とで共通して使用することができる。なお、図9、10では、基準信号301と同じ位相の信号をゲートに入力する構成について説明したが、基準信号301を反転させた信号をゲートに入力するようにして上述した半導体装置を使用することもできる。例えば、図11に示すように、低速スイッチング用の回路において半導体装置300を第2動作させると、基準信号301を反転した信号305がゲート360に入力される。また、図12に示すように、高速スイッチング用の回路において半導体装置300を第1動作させると、基準信号301を反転した信号306がゲート360に入力される。図11、12のように半導体装置300を使用しても、半導体装置300を低速スイッチング用の回路と高速スイッチング用の回路とで共通して使用することができる。なお、図9~12を用いて本明細書に開示の技術を説明したが、図9~12は本明細書に開示の技術の一例を示したに過ぎない。また、本明細書は、上述した半導体装置を用いた回路を提供する。この回路は、絶縁ゲート型スイッチング素子のゲートの電位を制御する。この回路は、上述した半導体装置と、反転回路と、第1絶縁ゲート型スイッチング素子を備えている。反転回路は、半導体装置の第1信号出力端子に接続されており、第1信号出力端子に出力される信号を反転して出力する。第1絶縁ゲート型スイッチング素子は、反転回路にゲートが接続されており、反転回路から出力される信号をゲートで受ける。半導体装置は、第1信号出力端子に出力する信号を生成する第1信号生成回路を内蔵している。半導体装置は、第1動作と第2動作の何れか一方でのみ動作するように設定されている。第1信号生成回路は、第1スイッチング素子を備えており、反転回路は、第2スイッチング素子を備えており、第2スイッチング素子の電流容量が、第1スイッチング素子の電流容量よりも大きい。このような回路によれば、第1絶縁ゲート型スイッチング素子を高速でスイッチングさせることができる。上述した回路は、反転回路から出力される信号の平均電位よりも低い電位にある低電位配線と、第1絶縁ゲート型スイッチング素子のゲートと低電位配線との間に接続されている第3スイッチング素子と、第1絶縁ゲート型スイッチング素子に直列に接続されている第2絶縁ゲート型スイッチング素子とをさらに備えていることが好ましい。半導体装置は、第3スイッチング素子に接続されている第2信号出力端子と、第2信号出力端子に出力する信号を生成する第2信号生成回路を備えていることが好ましい。第3スイッチング素子は、第2信号出力端子に出力される信号に応じてスイッチングすることが好ましい。第2信号生成回路は、第4スイッチング素子を備えており、少なくとも第2絶縁ゲート型スイッチング素子がオフからオンに切り換わるタイミングにおいて第3スイッチング素子がオンしているように信号を生成することが好ましい。第3スイッチング素子の電流容量が、第4スイッチング素子の電流容量よりも大きいことが好ましい。このような構成によれば、第2絶縁ゲート型スイッチング素子がオフからオンに切り換わるタイミングにおいて第3スイッチング素子がオンしていることで、第1絶縁ゲート型スイッチング素子のゲートが低電位配線に接続される。これによって、第2絶縁ゲート型スイッチング素子がオンすることによる電位上昇が第1絶縁ゲート型スイッチング素子のゲートに生じることが防止される。これによって、第1絶縁ゲート型スイッチング素子の誤点弧誤ってオンすることを防止することができる。また、高速スイッチング用の回路においては、誤点弧防止用の第3スイッチング素子に流れる電流が高くなるが、第3スイッチング素子は高い電流容量を有しているので、問題は生じない。図1に示す半導体装置10は、DC-DCコンバータ回路内やインバータ回路内のIGBTのゲートに接続されて使用される。半導体装置10は、IGBTのゲートの電位を制御する信号を出力する。半導体装置10は、論理回路12と、反転回路14~18と、端子20~34を備えている。端子20には、PWM信号Vp1が入力される。図4に例示されているように、PWM信号Vp1は、電位Vddと0Vとの間で変動するパルス信号である。PWM信号Vp1の波形デューティー比等は、DC-DCコンバータ回路やインバータ回路の動作状態に応じて変更される。PWM信号Vp1は、外部の回路により生成され、端子20に入力される。端子22には、半導体装置10の制御対象のIGBTとは別のIGBTに対するPWM信号Vp2が入力される。端子24は、固定電位に接続される端子である。端子24が所定電位より高い電位に接続されているか、端子22が所定電位以下の電位に接続されているかによって、論理回路12の動作が切り換えられる。端子26は、電位Vddに接続される。端子28~32は、反転回路14~18の出力端子である。端子34は、グランドに接続される。また、半導体装置10は、端子20~34の他に多数の端子を有しており、図示しない端子には、例えば、DC-DCコンバータ回路やインバータ回路の制御状態を示す種々の信号が入力される。反転回路14は、PMOS14aとNMOS14bを備えている。PMOS14aのソースは端子26すなわち、電位Vddに接続されている。PMOS14aのドレインとNMOS14bのドレインは、端子28に接続されている。NMOS14bのソースはグランドすなわち、端子34に接続されている。PMOS14aのゲートと、NMOS14bのゲートは論理回路12に接続されている。反転回路16は、PMOS16aとNMOS16bを備えている。PMOS16aのソースは端子26すなわち、電位Vddに接続されている。PMOS16aのドレインとNMOS16bのドレインは、端子30に接続されている。NMOS16bのソースはグランドすなわち、端子34に接続されている。PMOS16aのゲートと、NMOS16bのゲートは論理回路12に接続されている。反転回路18は、PMOS18aとNMOS18bを備えている。PMOS18aのソースは端子26すなわち、電位Vddに接続されている。PMOS18aのドレインとNMOS18bのドレインは、端子32に接続されている。NMOS18bのソースは端子34すなわち、グランドに接続されている。PMOS18aのゲートと、NMOS18bのゲートは論理回路12に接続されている。次に、半導体装置10の動作について説明する。以下、端子24が前記所定電位より高い電位に接続されているときの動作以下、第1動作というと、端子24が前記所定電位以下の電位に接続されているときの動作以下、第2動作というを分けて説明する。論理回路12は、端子20に入力されるPWM信号Vp1に基づいて、PMOS14a、NMOS14b、PMOS16a及びNMOS16bの各ゲートに信号Vr1を入力する。第1動作では、論理回路12は、図4に示すように、PWM信号Vp1を反転した信号を信号Vr1として出力する。信号Vr1が電位Vddにあるときには、PMOS14aがオフとなり、NMOS14bがオンとなる。したがって、端子28の電位V28は0Vとなる。一方、信号Vr1が0Vにあるときには、PMOS14aがオンとなり、NMOS14bがオフとなる。したがって、端子28の電位V28は電位Vddとなる。したがって、図4に示すように、端子28に出力される信号V28は、信号Vr1を反転した信号となる。その結果、信号V28は、PWM信号Vp1と同じ波形となる。また、反転回路16も反転回路14と同様に動作する。すなわち、端子30に出力される信号V30は、信号Vr1を反転した信号となる。その結果、端子30に出力される信号V30は、PWM信号Vp1と同じ波形となる。また、論理回路12は、端子20、22に入力されるPWM信号Vp1、Vp2や、半導体装置10が接続されている回路DC-DCコンバータ回路やインバータ回路の制御状態を示す信号図示しない端子に入力される等に基づいて、誤点弧防止信号Veを生成する。誤点弧防止信号Veは、図5に示すように、PWM信号Vp2が0Vから電位Vddに上昇するタイミングt2の直前のタイミングt1において、電位Vddから0Vに低下し、PWM信号Vp2が電位Vddから0Vに低下するタイミングt3の直後のタイミングt4において、0Vから電位Vddに上昇する信号である。論理回路12は、誤点弧防止信号Veに基づいて、PMOS18a及びNMOS18bの各ゲートに信号Vr2を入力する。第1動作では、論理回路12は、誤点弧防止信号Veを反転した信号を、信号Vr2として出力する。信号Vr2が電位Vddにあるときには、PMOS18aがオフとなり、NMOS18bがオンとなる。したがって、端子32の電位V32は0Vとなる。一方、信号Vr2が0Vにあるときには、PMOS18aがオンとなり、NMOS18bがオフとなる。したがって、端子32の電位V32は電位Vddとなる。すなわち、端子32に出力される信号V32は、信号Vr2を反転した信号となる。その結果、端子32に出力される信号V32は、誤点弧防止信号Veと同じ波形となる。一方、第2動作では、論理回路12は、PWM信号Vp1を、そのまま、PMOS14a、NMOS14b、PMOS16a及びNMOS16bの各ゲートに入力する。したがって、第2動作では、図7に示すように、信号Vr1は、PWM信号Vp1と同じ波形となる。反転回路14は、入力された信号Vr1を反転して端子28に出力するので、端子28に出力される信号V28は、PWM信号Vp1を反転した信号となる。同様に、反転回路16は、入力された信号Vr2を反転して端子30に出力するので、端子30に出力される信号V30は、PWM信号Vp1を反転した信号となる。また、第2動作では、論理回路12は、誤点弧防止信号Veを、そのまま、PMOS18a及びNMOS18bの各ゲートに入力する。したがって、第2動作では、図8に示すように、信号Vr2は、誤点弧防止信号Veと同じ波形となる。反転回路18は、入力された信号Vr2を反転して端子32に出力するので、端子32に出力される信号V32は、誤点弧防止信号Veを反転した信号となる。以上に説明したように、半導体装置10は、PWM信号Vp1と同じ波形の信号を端子28、30に出力すると共に、誤点弧防止信号Veと同じ波形の信号を端子32に出力する第1動作と、PWM信号Vp1を反転した波形の信号を端子28、30に出力すると共に、誤点弧防止信号Veを反転した信号を端子32に出力する第2動作とを切り換えて実行することができる。次に、半導体装置10を用いた低速スイッチング用のゲート駆動回路100について説明する。図2のIGBT80、90は、インバータ回路に内蔵されているスイッチング素子である。インバータ回路は、3相交流を生成する回路であり、IGBT80、90はそのうちの1相の電流を制御するためのスイッチング素子である。IGBT90のコレクタは、インバータ回路の高電位側の配線96に接続されている。IGBT80のエミッタは、インバータ回路の低電位側の配線98に接続されている。IGBT90のエミッタとIGBT80のコレクタは、モータに繋がる配線94に接続されている。IGBT90がいわゆる上アームのIGBTであり、IGBT80がいわゆる下アームのIGBTである。IGBT80、90は、スイッチングを繰り返すことで、配線94の電流すなわち、モータに流れる電流を制御する。なお、IGBT80、90が共にオンすると、配線96と配線98が短絡して、IGBT80、90に過電流が流れる。したがって、IGBT80、90は、これらが共にオンすることが無いように制御される。ゲート駆動回路100は、IGBT80のゲート82に接続されている。また、IGBT90のゲート92には、ゲート駆動回路110が接続されている。ゲート駆動回路110は、ゲート駆動回路100と同様の低速スイッチング用の回路であるので、以下ではゲート駆動回路110についての詳細な説明を省略する。低速スイッチング用のゲート駆動回路100では、半導体装置10は、以下のように接続されている。端子20は、PWM信号Vp1が印加される配線に接続されている。端子22は、PWM信号Vp2が印加される配線に接続されている。PWM信号Vp2は、上アームのIGBT90を制御するための信号であり、ゲート駆動回路110にも入力される。ゲート駆動回路110は、PWM信号Vp2に基づいて、IGBT90を制御する。端子24は、前記所定電位よりも高い電位V1に接続されている。端子26は、電位Vddが印加される配線に接続されている。端子28、30は、抵抗器40を介してIGBT80のゲート82に接続されている。抵抗器40は、比較的高い電気抵抗を有する。端子32は、直接、IGBT80のゲート82に接続されている。端子34は、グランドに接続されている。低速スイッチング用のゲート駆動回路100では、半導体装置10の端子24が前記所定電位よりも高い電位V1に接続されているので、半導体装置10は第1動作を実行する。図4を用いて上述したように、第1動作では、半導体装置10は、PWM信号Vp1と同じ波形の信号V28、V30を端子28、30に出力する。端子28、30に出力される信号V28、V30は、抵抗器40を介してIGBT80のゲート82に印加される。すなわち、図4のタイミングtaにおいて信号V28、V30が0Vから電位Vddに上昇すると、図2の矢印150、152に示す経路でゲート電流が流れてゲート82に電荷が供給される。これによって、図4に示すように、タイミングtaで、ゲート82の電位V82が0Vから電位Vddに上昇し、IGBT80がオンする。なお、抵抗器40の電気抵抗が高いので、このとき流れるゲート電流150、152は小さい。したがって、図4に示す電位V82の上昇速度は小さい。また、図2に示すように、ゲート電流150、152は、半導体装置10の内部のPMOS14a、16aを通過する。PMOS14a、16aの電流容量は小さいが、上記の通りゲート電流150、152が小さいので、特に問題は生じない。また、図4のタイミングtbにおいて、信号V28、V30が電位Vddから0Vに低下すると、図3の矢印160、162に示す経路でゲート電流が流れてゲート82から電荷が排出される。これによって、図4に示すように、タイミングtbでゲート82の電位V82が電位Vddから0Vに低下し、IGBT80がオフする。この場合も、抵抗器40の電気抵抗が高いので、ゲート電流160、162は小さい。したがって、図4に示す電位V82の低下速度は小さい。また、図3に示すように、ゲート電流160、162は、半導体装置10の内部のNMOS14b、16bを通過する。NMOS14b、16bの電流容量は小さいが、上記の通りゲート電流160、162が小さいので、特に問題は生じない。また、上述したように、半導体装置10は、誤点弧防止信号Veを生成する。最初に、誤点弧防止用の回路を用いない場合に生じるIGBT80の誤点弧について説明する。上記の通り、IGBT80とIGBT90は、これらが同時にオンした状態とならないように制御される。また、上述したように、PWM信号Vp1が電位Vddにある間は、IGBT80はオンしている。同様に、PWM信号Vp2が電位Vddにある間は、IGBT90がオンしている。したがって、PWM信号Vp1とPWM信号Vp2が共に電位Vddとなることはない。図5は、PWM信号Vp2の1パルスが出力される期間すなわち、上アームのIGBT90がオンになっている期間における各部の電位を拡大して示している。PWM信号Vp1とPWM信号Vp2が共に電位Vddとなることはないので、図5ではPWM信号Vp1が0Vとなっている。タイミングt2においてPWM信号Vp2が0Vから電位Vddに上昇すると、上アームのIGBT90がオンする。すると、図2の配線96の電位が配線94に印加され、配線94の電位が急激に上昇する。すなわち、IGBT80のコレクタの電位が急激に上昇する。すると、IGBT80のコレクタとゲート82の間の容量性結合により、ゲート82の電位V82も上昇する。図5では、この電位の上昇が、点線170で示されている。なお、IGBT80のゲート82はNMOS14b、16bによってグランドに接続されているが、ゲート82とグランドとの間に抵抗器40が介在しているので、ゲート82の電位の瞬間的な上昇は避けられない。このようにゲート82の電位V82が上昇すると、IGBT80がオンする。これが、IGBT80の誤点弧である。IGBT80が誤点弧すると、高電位の配線96と低電位の配線98が短絡し、IGBT80、90に過電流が流れる。誤点弧防止信号Veは、このような誤点弧を防止する。上述したように、誤点弧防止信号Veは、PWM信号Vp2が0Vから電位Vddに上昇するタイミングt2の直前のタイミングt1において、電位Vddから0Vに低下し、PWM信号Vp2が電位Vddから0Vに低下するタイミングt3の直後のタイミングt4において、0Vから電位Vddに上昇する信号である。また、上述したように、第1動作においては、誤点弧防止信号Veが0VにあるときにNMOS18bがオンしている。すなわち、図5のタイミングt1からタイミングt4の間の期間において、NMOS18bがオンしており、IGBT80のゲート82がグランドに直接接続される。このため、PWM信号Vp2が0Vから電位Vddに上昇するタイミングt2すなわち、上アームのIGBT90がオンするタイミングにおいて、ゲート82が直接、グランドに接続された状態となっている。これによって、ゲート82の電位V82が0Vから上昇することが抑制され、電位V82が略0Vに維持される。これにより、IGBT80の誤点弧が防止される。なお、上アームのIGBT90がオンするタイミングにおいては、図2の矢印154に示すように、NMOS18bを通って、ゲート82からグランドに電流が流れる。この電流154は、上アームのIGBT90がオンしたときの配線94すなわち、IGBT80のコレクタの電位の上昇によって誘起される電流である。図2の回路においては、上アームのIGBT90用のゲート駆動回路110も、ゲート駆動回路100と同様の低速スイッチング用の回路である。したがって、IGBT90のスイッチング速度が比較的遅く、配線94の電位の上昇速度はそれほど大きくない。したがって、この電位上昇によって誘起される電流154もそれほど大きくない。このため、電流容量が低いNMOS18bに電流154が流れても、特に問題は生じない。以上に説明したように、低速スイッチング用のゲート駆動回路100は、好適にIGBT80をスイッチングすることができると共に、IGBT80の誤点弧を防止することができる。さらに、ゲート駆動回路100は、半導体装置10とIGBT80の間にスイッチング素子を備えていない。したがって、ゲート駆動回路100を、小型に構成することができる。次に、半導体装置10を用いた高速スイッチング用のゲート駆動回路102について説明する。図6のIGBT80、90は、DC-DCコンバータ回路に内蔵されているスイッチング素子である。IGBT90のコレクタは、DC-DCコンバータ回路の高電位側の配線196に接続されている。IGBT80のエミッタは、DC-DCコンバータ回路の低電位側の配線198に接続されている。IGBT90のエミッタとIGBT80のコレクタは、配線194に接続されている。すなわち、IGBT90がいわゆる上アームのIGBTであり、IGBT80がいわゆる下アームのIGBTである。配線194と配線198の間には、電源とコイルが直列に接続されている。IGBT90は、スイッチングを繰り返すことで、配線194、198間の電圧を昇圧して配線196、198間に出力する。IGBT80は、スイッチングを繰り返すことで、配線196、198間の電圧を降圧して、配線194、198間に出力する。なお、IGBT80、90が共にオンすると、配線196と配線198が短絡して、IGBT80、90に過電流が流れる。したがって、IGBT80、90は、これらが共にオンすることが無いように制御される。ゲート駆動回路102は、IGBT80のゲート82に接続されている。また、IGBT90のゲート92には、ゲート駆動回路112が接続されている。ゲート駆動回路112は、ゲート駆動回路102と同様の高速スイッチング用の回路であるので、以下ではゲート駆動回路112についての詳細な説明を省略する。高速スイッチング用のゲート駆動回路102は、以下のように構成されている。半導体装置10の端子20は、PWM信号Vp1が印加される配線に接続されている。端子22は、PWM信号Vp2が印加される配線に接続されている。PWM信号Vp2は、上アームのIGBT90を制御するための信号であり、ゲート駆動回路112にも入力されている。ゲート駆動回路112は、PWM信号Vp2に基づいて、IGBT90を制御する。端子24は、グランド前記所定電位よりも低い電位に接続されている。端子26は、電位Vddが印加される配線に接続されている。端子34は、グランドに接続されている。ゲート駆動回路102は、半導体装置10の外部に反転回路52とNMOS50を備えている。反転回路52は、PMOS52aとNMOS52bを備えている。PMOS52aのソースは端子26すなわち、電位Vddに接続されている。NMOS52bのソースはグランドに接続されている。PMOS52aのドレインとNMOS52bのドレインは、抵抗器42を介してIGBT80のゲート82に接続されている。抵抗器42の電気抵抗は、低速スイッチング用のゲート駆動回路100の抵抗器40図2参照よりも小さい。PMOS52aのゲートは、抵抗器44を介して端子28に接続されている。NMOS52bのゲートは、抵抗器46を介して端子30に接続されている。NMOS50のドレインは、IGBT80のゲート82に直接接続されている。NMOS50のソースは、グランドに接続されている。NMOS50のゲートは、抵抗器48を介して端子32に接続されている。高速スイッチング用のゲート駆動回路102では、半導体装置10の端子24が前記所定電位よりも低い電位に接続されているので、半導体装置10は第2動作を実行する。図7を用いて上述したように、第2動作では、半導体装置10は、PWM信号Vp1を反転した信号V28、V30を端子28、30に出力する。信号V28は、抵抗器44を介してPMOS52aのゲートに入力され、信号V30は、抵抗器46を介してNMOS52bのゲートに入力される。信号V28、V30が電位Vddにあるときには、PMOS52aがオフとなり、NMOS52bがオンとなる。したがって、反転回路52の出力電位V52図6参照は、0Vとなる。一方、信号V28、V30が0Vにあるときには、PMOS52aがオンとなり、NMOS52bがオフとなる。したがって、反転回路52の出力電位V52は電位Vddとなる。したがって、反転回路52の出力信号V52は、図7に示すように、信号V28、V30を反転した信号となる。すなわち、出力信号V52は、RWM信号Vp1と同じ波形となる。信号V52は、抵抗器42を介してIGBT80のゲート82に入力される。タイミングtaにおいて信号V52が0Vから電位Vddに上昇すると、図6の矢印180に示す経路でゲート電流が流れてゲート82に電荷が供給される。これによって、図7に示すように、タイミングtaでゲート82の電位V82が0Vから電位Vddに上昇し、IGBT80がオンする。なお、抵抗器42の電気抵抗が低いので、このとき流れるゲート電流180は大きい。したがって、図7に示すゲート電位V82の上昇速度は大きい。また、図6に示すように、ゲート電流180は、反転回路52のPMOS52aを通過する。PMOS52aは、半導体装置10の外部のPMOSであるので、電流容量が大きい。したがって、大きいゲート電流180が流れても、特に問題は生じない。また、図7のタイミングtbにおいて信号V52が電位Vddから0Vに低下すると、図6の矢印182に示す経路でゲート電流が流れて、ゲート82から電荷が排出される。これによって、図7に示すように、タイミングtbでゲート82の電位V82が電位Vddから0Vに低下し、IGBT80がオフする。この場合も、抵抗器42の電気抵抗が小さいので、ゲート電流182は大きい。したがって、図7に示す電位V82の低下速度は大きい。また、図6に示すように、ゲート電流182は、反転回路52のNMOS52bを通過する。NMOS52bは、半導体装置10の外部のNMOSであるので、電流容量が大きい。したがって、大きいゲート電流182が流れても、特に問題は生じない。次に、高速スイッチング用のゲート駆動回路102における誤点弧防止について説明する。なお、DC-DCコンバータにおいて生じる誤点弧は、上述したインバータ回路において生じる誤点弧と同じ原理で生じる現象である。すなわち、IGBT90がオンして配線194の電位が上昇し、これによってゲート82の電位が上昇してIGBT80がオンする現象である。図8を用いて上述したように、第2動作では、半導体装置10は、誤点弧防止信号Veを反転した信号V32を端子32に出力する。信号V32は、NMOS50のゲートに入力される。NMOS50は、信号V32が電位Vddにある間はオンしており、信号Vddが0Vにある間はオフしている。NMOS50がオンしていると、IGBT80のゲート82が、グランドに直接接続される。すなわち、図8のタイミングt1からタイミングt4の間の期間において、NMOS50がオンしており、IGBT80のゲート82がグランドに直接接続される。これによって、図8の点線172に示されるような電位V82の上昇が抑制され、V82が略0Vに維持される。すなわち、IGBT80の誤点弧が防止される。また、上アームのIGBT90がオンするタイミングすなわち、図8のタイミングt2においては、図6の矢印184に示すように、ゲート82からグランドに向かって電流が流れる。この電流184は、NMOS50を流れる。また、IGBT90用のゲート駆動回路112は、ゲート駆動回路102と同様の高速スイッチング用の回路である。したがって、IGBT90のスイッチング速度は速い。このため、IGBT90をオンした時の配線194の電位の上昇速度は大きい。したがって、この電位上昇によって誘起される電流184は大きい。しかしながら、NMOS50は、半導体装置10の外部のNMOSであるので、大きい電流容量を確保することができる。したがって、NMOS50に大きい電流184が流れても、特に問題は生じない。以上に説明したように、高速スイッチング用のゲート駆動回路102は、電流容量の問題を生じさせることなく、好適にIGBT80をスイッチングすることができると共に、IGBT80の誤点弧を防止することができる。さらに、ゲート駆動回路102は、半導体装置10から出力された信号を一度反転させるだけでゲート82に入力する。したがって、ゲート駆動回路102では、半導体装置10とIGBT80の間に存在するスイッチング素子は、電流容量の確保のためのスイッチング素子のみである。このため、ゲート駆動回路102が大型になることがなく、現実的なサイズでゲート駆動回路102を構成することができる。以上に説明したように、半導体装置10は、第1動作と、第1動作で出力される信号を反転した信号を出力する第2動作を実行することができるので、高速スイッチング用のゲート駆動回路と低速スイッチング用のゲート駆動回路に共通して使用することができる。なお、上述した半導体装置10では、論理回路12が第1動作と第2動作とを切り換える回路を内蔵している必要がある。しかしながら、論理回路12の内部では極めて低い電流で信号を扱うため、切り換え用の回路に用いる素子の電流容量は極めて小さくて済む。このため、このような切り換え回路を作りこんでも、半導体装置10のサイズは従来の半導体装置第1動作と第2動作の切り替えができない半導体装置のサイズとほとんど変わらない。また、上述した実施形態では、半導体装置10が、2つの反転回路14、16を備えていた。これは、低速スイッチング用のゲート駆動回路100において、複数の電流経路例えば、図2の経路150、152、または、図3の経路160、162を確保することで、半導体装置10の電流容量を高めるためである。しかしながら、1つの電流経路でも半導体装置10の電流容量が十分である場合には、電流経路を複数用意しなくてもよい。また、上述した実施形態では、上アームのIGBT90がオンしている間は、誤点弧防止信号Veが0Vに維持されることで、IGBT80のゲート82がグランドに直接接続されていた。これは、IGBT90がオンしている間は、IGBT80のコレクタが高電位となるため、コレクタからの結合によってゲート82の電位が上昇することを防止するためである。しかしながら、コレクタからの結合が最も問題となるのは、IGBT90がオンするタイミングt2である。したがって、IGBT80は、少なくともIGBT90がオンするタイミングt2においてグランドに直接接続されていればよい。また、上述した実施形態では、信号Veを半導体装置10の内部で生成したが、半導体装置10の外部で生成した信号Veを半導体装置10に入力するようにしてもよい。また、上述した実施形態では、半導体装置10は、低速スイッチング用のゲート駆動回路100において第1動作を実行し、高速スイッチング用のゲート駆動回路102において第2動作を実行した。しかしながら、PWM信号Vp1や誤点弧防止信号Veとして上述したものを反転したものを用いる場合には、低速スイッチング用のゲート駆動回路100において第2動作を実行し、高速スイッチング用のゲート駆動回路102において第1動作を実行してもよい。また、上述した実施形態では、半導体装置10がPWM信号Vp1や誤点弧防止信号Veと同じ波形の信号やこれらを反転した信号を出力したが、これに加えてPWM信号Vp1や誤点弧防止信号Veの増幅を半導体装置10で行ってもよい。最後に、上述した実施形態と請求項との対応関係について説明する。実施形態におけるPWM信号Vp1は、請求項における基準信号に相当する。実施形態の第1動作における信号V28、V30は、請求項の第1動作において第1信号出力端子に出力される信号に相当する。実施形態の第2動作における信号V28、V30は、請求項の第2動作において第1信号出力端子に出力される信号に相当する。また、実施形態における誤点弧防止信号Veを、請求項における基準信号とみなすこともできる。この場合には、実施形態の第1動作における信号V32は、請求項の第1動作において第1信号出力端子に出力される信号に相当し、実施形態の第2動作における信号V32は、請求項の第2動作において第1信号出力端子に出力される信号に相当する。以上、本発明の具体例を詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独であるいは各種の組み合わせによって技術的有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。