"第1の入力ポート群および前記第1の入力ポート群と異なる第2の入力ポート群を含み、信号群が入力される入力ポート群と、特定の出力ポート群を含む出力ポート群と、前記第1の入力ポート群から入力された第1の信号群のそれぞれの信号を分岐する分岐部と、前記第2の入力ポート群から入力された第2の信号群と、前記分岐部によって分岐された前記第1の信号群からの分岐信号群と、の各信号群のうち切替出力先が前記特定の出力ポート群に含まれる信号を、前記特定の出力ポート群のうち切替出力先となる出力ポートに出力するスイッチと、を備えることを特徴とする回線切替装置。前記各信号群のうち切替出力先が前記特定の出力ポート群に含まれる信号の切替出力先を示す設定情報をメモリに書き込む書込部と、前記書込部によって前記メモリに書き込まれた設定情報を読み出す読出部と、を備え、前記スイッチは、前記読出部によって読み出された設定情報に基づいて、前記各信号群のうち切替出力先が前記特定の出力ポート群に含まれる信号を、前記特定の出力ポート群のうち切替出力先となる出力ポートに出力することを特徴とする請求項1に記載の回線切替装置。前記書込部は、前記各信号群のうち切替出力先が前記特定の出力ポート群に含まれない信号の切替出力先を示す設定情報を前記メモリに書き込まないことを特徴とする請求項2に記載の回線切替装置。周期的なタイミングを示すタイミングパルスを生成する生成部を備え、前記書込部は、前記生成部によって生成されたタイミングパルスに基づく第1のタイミングによって前記設定情報を前記メモリに書き込み、前記読出部は、前記タイミングパルスに基づく第2のタイミングによって前記設定情報を読み出すことを特徴とする請求項2または3に記載の回線切替装置。前記読出部は、前記タイミングパルスが示すタイミングが変化した場合に前記設定情報の読み出しを一時停止することを特徴とする請求項4に記載の回線切替装置。前記スイッチは、前記各信号群のうち切替出力先が前記特定の出力ポート群に含まれる信号のみを出力するセレクタと、前記セレクタによって出力された信号を、前記特定の出力ポート群のうち切替出力先となる出力ポートに出力する切替スイッチと、を備えることを特徴とする請求項1~5のいずれか一つに記載の回線切替装置。信号群が入力される入力ポート群と、第1の出力ポート群および前記第1の出力ポート群と異なる第2の出力ポート群を含む出力ポート群と、前記入力ポート群から入力された信号群のうち切替出力先が前記第1の出力ポート群に含まれる信号を、前記第1の出力ポート群のうち切替出力先となる出力ポートに出力する第1のスイッチと、前記信号群のそれぞれの信号からの分岐信号群のうち切替出力先が前記第2の出力ポート群に含まれる信号を、前記第2の出力ポート群のうち切替出力先となる出力ポートに出力する第2のスイッチと、を備えることを特徴とする回線切替装置。しかしながら、上述した従来技術では、回線切り替えを行うスイッチファブリックユニットを複数用いる構成において、各スイッチファブリックユニットの入出力が互いに独立しているために、任意の回線切り替えを行うことができないという問題がある。本発明は、上述した従来技術による問題点を解消するため、複数のスイッチファブリックユニットを用いる構成において任意の回線切り替えを行うことができる回線切替装置を提供することを目的とする。上述した課題を解決し、目的を達成するため、本発明の一側面によれば、第1の入力ポート群および前記第1の入力ポート群と異なる第2の入力ポート群を含み、信号群が入力される入力ポート群と、特定の出力ポート群を含む出力ポート群と、前記第1の入力ポート群から入力された第1の信号群のそれぞれの信号を分岐する分岐部と、前記第2の入力ポート群から入力された第2の信号群と、前記分岐部によって分岐された前記第1の信号群からの分岐信号群と、の各信号群のうち切替出力先が前記特定の出力ポート群に含まれる信号を、前記特定の出力ポート群のうち切替出力先となる出力ポートに出力するスイッチと、を備える回線切替装置が提案される。また、本発明の別の側面によれば、信号群が入力される入力ポート群と、第1の出力ポート群および前記第1の出力ポート群と異なる第2の出力ポート群を含む出力ポート群と、前記入力ポート群から入力された信号群のうち切替出力先が前記第1の出力ポート群に含まれる信号を、前記第1の出力ポート群のうち切替出力先となる出力ポートに出力する第1のスイッチと、前記信号群のそれぞれの信号からの分岐信号群のうち切替出力先が前記第2の出力ポート群に含まれる信号を、前記第2の出力ポート群のうち切替出力先となる出力ポートに出力する第2のスイッチと、を備える回線切替装置が提案される。本発明の一側面によれば、複数のスイッチファブリックユニットを用いる構成において任意の回線切り替えを行うことができるという効果を奏する。以下に添付図面を参照して、本発明にかかる回線切替装置の実施の形態を詳細に説明する。実施の形態図1-1は、実施の形態にかかる回線切替装置の構成例を示す図である。図1-1に示す回線切替装置100は、たとえばOTN/SONETなどにおける論理的な経路パスを切り替える装置である。以下の説明において、回線切替装置100が適用される通信システムがSONETである場合を例として挙げるが、回線切替装置100が適用される通信システムはOTNODUなどの他の通信システムであってもよい。図1-1に示すように、回線切替装置100は、切替装置110Aと、切替装置110Bと、を備えている。切替装置110A,110Bのそれぞれは、インターフェースユニット111と、分岐部112と、多重化部113と、多重分離部114と、スイッチファブリックユニット115と、を備えている。このように、回線切替装置100は、複数のスイッチファブリックユニット115を備えている。まず、切替装置110Aの構成について説明する。切替装置110Aのインターフェースユニット111は、OTN/SONETなどの各種ネットワークを終端するユニットである。インターフェースユニット111は、それぞれ回線を収容する複数のインターフェースポートを備えている。具体的には、インターフェースユニット111は、入力ポートin1~in24第1の入力ポート群および出力ポートout1~out24第1の出力ポート群を有する。入力ポートin1~in24には、ネットワーク側からの信号群第1の信号群が入力される。入力ポートin1~in24は、入力された信号群を分岐部112へ出力する。出力ポートout1~out24のそれぞれは、スイッチファブリックユニット115から出力された信号をネットワーク側に出力する。また、インターフェースユニット111は、入力ポートin1~in24へ入力された信号群から、伝送処理を行う主信号のアラーム情報およびコンカチ情報コンカチネーション情報を検出してもよい。インターフェースユニット111は、検出したアラーム情報およびコンカチ情報を、入力ポートin1~in24から出力される信号群の各信号主信号のオーバーヘッドに格納する。アラーム情報は、たとえば伝送路の障害の発生などを示す警告情報である。コンカチ情報は、たとえば主信号の構造コンカチネーションを示す情報である。分岐部112は、入力ポートin1~in24から出力された信号群をスイッチファブリックユニット115へ出力する。また、分岐部112は、入力ポートin1~in24から出力された信号群のそれぞれの信号を分岐し、入力ポートin1~in24から出力された信号群からの分岐信号群を多重化部113へ出力する。多重化部113は、分岐部112から出力された分岐信号群を多重化して切替装置110Bへ出力する。たとえば、多重化部113は、分岐部112から出力された分岐信号群をそれぞれ光信号に変換する。そして、多重化部113は、変換した各光信号を波長多重して切替装置110Bへ出力する。多重化部113から切替装置110Bへの波長多重光の出力は、たとえば光ファイバによって行うことができる。これにより、切替装置110Aのインターフェースユニット111へ入力された信号群を、切替装置110Aのスイッチファブリックユニット115だけでなく切替装置110Bへも出力することができる。多重分離部114は、切替装置110Bから多重化して出力された分岐信号群を多重分離してスイッチファブリックユニット115へ入力する。たとえば、多重分離部114は、切替装置110Bから出力された波長多重光を波長多重分離し、波長多重分離した各光信号を電気信号に変換してスイッチファブリックユニット115へ入力する。これにより、切替装置110Bのインターフェースユニット111へ入力された信号群を、切替装置110Bのスイッチファブリックユニット115だけでなく切替装置110Aへも入力することができる。切替装置110Aのスイッチファブリックユニット115には、分岐部112から出力された信号群と、多重分離部114から出力された分岐信号群と、の各信号群が入力される。スイッチファブリックユニット115は、入力された信号群のうち切替出力先が出力ポートout1~out24に含まれる信号を、出力ポートout1~out24のうち切替出力先となる出力ポートに出力する第1のスイッチである。具体的には、スイッチファブリックユニット115は、主信号処理部116と、回線設定生成部119と、を備えている。主信号処理部116は、セレクタ117SELと、スイッチ118SWと、を備えている。セレクタ117には、分岐部112から出力された信号群と、多重分離部114から出力された分岐信号群と、の各信号群が入力される。セレクタ117は、入力された信号群に基づく情報を回線設定生成部119へ出力する。たとえば、セレクタ117は、入力された信号群の各信号のオーバーヘッドに格納されたアラーム情報およびコンカチ情報を回線設定生成部119へ出力する。また、セレクタ117は、回線設定生成部119から出力される回線設定情報にしたがって、入力された信号群のうち切替出力先が出力ポートout1~out24に含まれる信号を選択してスイッチ118へ出力する。たとえば、セレクタ117は、48入力24出力のセレクタである。スイッチ118は、回線設定生成部119から出力される回線設定情報にしたがって、セレクタ117から出力された信号を、出力ポートout1~out24のうち切替出力先となる出力ポートに出力する切替スイッチである。たとえば、スイッチ118は、24入力24出力の切替スイッチである。つぎに、切替装置110Bの構成について説明する。切替装置110Bの構成は、たとえば切替装置110Aの構成と同様である。ただし、切替装置110Bのインターフェースユニット111は、入力ポートin25~in48第2の入力ポート群および出力ポートout25~out48第2の出力ポート群、特定の出力ポート群を有する。入力ポートin25~in48には、ネットワーク側からの信号群第2の信号群が入力される。入力ポートin25~in48は、入力された信号群を分岐部112へ出力する。出力ポートout25~out48のそれぞれは、スイッチファブリックユニット115から出力された信号をネットワーク側に出力する。また、切替装置110Bの多重化部113は、分岐部112から出力された分岐信号群を多重化して切替装置110Aへ出力する。切替装置110Bの多重分離部114は、切替装置110Aから多重化して出力された分岐信号群を多重分離してスイッチファブリックユニット115へ入力する。また、切替装置110Bのスイッチファブリックユニット115は、入力された信号群のうち切替出力先が出力ポートout25~out48に含まれる信号を、切替出力先となる出力ポートに出力する第2のスイッチである。これにより、入力ポートin1~in24へ入力された信号を、出力ポートout1~out24だけでなく、出力ポートout25~out48からも出力することができる。また、入力ポートin25~in48へ入力された信号を、出力ポートout25~out48だけでなく、出力ポートout1~out24からも出力することができる。このように、回線切替装置100は、複数のスイッチファブリックユニット115のそれぞれに全ての入力信号を入力する。そして、複数のスイッチファブリックユニット115は、全ての入力信号のうち自身に接続された出力ポートに対応する信号のみを選択して切替出力する。これにより、複数のスイッチファブリックユニット115を用いる回線切替装置においても任意の回線切り替えを行うことが可能になる。また、回線切替装置100は、切替装置110Aおよび切替装置110Bのそれぞれにスイッチファブリックユニット115を着脱可能なマルチシェルフ構造となっていてもよい。たとえば、切替装置110Aおよび切替装置110Bのそれぞれにおいて、分岐部112および多重分離部114に対してスイッチファブリックユニット115を着脱可能にするコネクタが設けられていてもよい。分岐部112および多重分離部114と、スイッチファブリックユニット115と、の間はたとえばバックボード配線BWB:BackWiringBoardによって接続することができる。また、切替装置110Aへ入力された信号群からの分岐信号群を切替装置110Bへ出力するための構成として、分岐信号群を光信号に変換して波長多重を用いる構成について説明したが、このような構成に限らない。たとえば切替装置110Aへ入力された信号群からの分岐信号群を電気信号のまま切替装置110Bへ出力してもよい。この場合は、多重化部113を省いた構成としてもよい。切替装置110Bへ入力された信号群からの分岐信号群を切替装置110Aへ出力するための構成についても同様である。図1-2は、実施の形態にかかる回線切替装置の変形例1を示す図である。図1-2において、図1-1に示した部分と同様の部分については同一の符号を付して説明を省略する。図1-2に示すように、切替装置110Aは、切替装置110Aのスイッチファブリックユニット115たとえば図1-1参照を省いた状態で用いることもできる。図1-2に示す構成においても、入力ポートin1~in24へ入力された信号を、出力ポートout1~out24だけでなく、出力ポートout25~out48からも出力することができる。また、図1-2に示す構成において、切替装置110Aにスイッチファブリックユニット115を増設することで、入力ポートin25~in48も利用可能になる。このため、入力ポートin25~in48へ入力された信号を、出力ポートout25~out48だけでなく、出力ポートout1~out24からも出力することができる。また、スイッチファブリックユニット115を取り付けたり取り外したりすることで、出力ポートの増減を容易に行うことができる。このように、実施の形態にかかる回線切替装置100によれば、複数のスイッチファブリックユニット115を使用可能な回線切替装置においても任意の回線切り替えを行うことが可能になる。図1-3は、実施の形態にかかる回線切替装置の変形例2を示す図である。図1-3において、図1-1に示した部分と同様の部分については同一の符号を付して説明を省略する。図1-3に示すように、回線切替装置100は、図1-1に示した構成に加えて同期ユニット130を備えていてもよい。同期ユニット130は、周期的なタイミングを示すタイミングパルスを、切替装置110Aおよび切替装置110Bのそれぞれのインターフェースユニット111およびスイッチファブリックユニット115へ出力する。切替装置110Aおよび切替装置110Bのインターフェースユニット111は、同期ユニット130から出力されるタイミングパルスに同期して各チャネルの伝送処理を行う。切替装置110Aおよび切替装置110Bのスイッチファブリックユニット115は、同期ユニット130から出力されるタイミングパルスに同期して回線設定処理を行う。これにより、切替装置110Aおよび切替装置110Bのスイッチファブリックユニット115のそれぞれの回線設定処理を同期させることができる。また、切替装置110Aおよび切替装置110Bのスイッチファブリックユニット115の回線設定処理と、切替装置110Aおよび切替装置110Bのインターフェースユニット111の伝送処理と、を同期させることができる。以下、主に図1-3に示した回線切替装置100について説明する。図2は、スイッチファブリックユニットの構成例を示す図である。図2において、図1-1と同様の構成については同一の符号を付して説明を省略する。切替装置110Aおよび切替装置110Bのスイッチファブリックユニット115は、回線設定情報をスイッチしてプロテクションスイッチを実現する構成を持つ方式のスイッチファブリックユニットである。主信号処理部116は、クロスコネクト機能を有するTSITimeSlotInterchangeである。主信号処理部116には、分岐部112および多重分離部114からの主信号が入力される。主信号処理部116は、入力された主信号を、回線設定生成部119から出力される回線設定情報に基づいてタイムスロットを入れ替えてインターフェースユニット111へ出力することで回線設定を行う。上記のように、インターフェースユニット111から出力される主信号のオーバーヘッドには、インターフェースユニット111において検出されたアラーム情報およびコンカチ情報が格納されている。主信号処理部116は、インターフェースユニット111からの主信号のオーバーヘッドに格納されているアラーム情報およびコンカチ情報を抽出し、抽出したアラーム情報およびコンカチ情報を回線設定生成部119へ出力する。回線設定生成部119は、主信号処理部116における回線設定を制御する回線設定情報インターフェースの選択結果を生成する。また、回線設定生成部119は、生成した回線設定情報をメモリに書き込む書込部と、メモリに書きこんだ回線設定情報を読み出す読出部と、の機能を有する。具体的には、回線設定生成部119は、フレームコントロール部221と、主信号処理インターフェース222と、スイッチ処理部223と、スイッチコントロール部224と、競合回避回路225と、を備えている。フレームコントロール部221には、同期ユニット130たとえば図1-3参照からのタイミングパルスが入力される。フレームコントロール部221は、入力されるタイミングパルスに同期して、回線設定生成部119において時分割処理すべき主信号のフレームを示すフレームナンバを生成するたとえば図3参照。そして、フレームコントロール部221は、生成したフレームナンバを、主信号処理インターフェース222、スイッチ処理部223およびスイッチコントロール部224へ出力する。主信号処理インターフェース222は、主信号処理部116から出力されたアラーム情報およびコンカチ情報を、フレームコントロール部221から出力されるフレームナンバに同期してスイッチ処理部223へ出力する。また、主信号処理インターフェース222は、競合回避回路225から出力された回線設定情報を、フレームコントロール部221から出力されるフレームナンバに同期して主信号処理部116へ出力する。スイッチ処理部223は、主信号処理インターフェース222から出力されたアラーム情報およびコンカチ情報を、フレームコントロール部221から出力されるフレームナンバに同期してスイッチコントロール部224へ出力する。また、スイッチ処理部223は、保守装置などの外部装置からの設定情報およびスイッチコントロール部224からの回線切替情報に基づいて回線設定情報を生成し、生成した回線設定情報を競合回避回路225へ出力する。スイッチコントロール部224は、BLSRBi-directionalLineSwitchedRing、クロスコネクト、サービスセレクタSS:ServiceSelectorなどのネットワークアプリケーション用の制御部である。スイッチコントロール部224は、フレームコントロール部221から出力されるフレームナンバに同期して、スイッチ処理部223から出力されたアラーム情報およびコンカチ情報に基づいてネットワークアプリケーション用の回線切替の決定を行う。そして、スイッチコントロール部224は、回線切替の決定結果を示す回線切替情報をスイッチ処理部223へ出力する。競合回避回路225は、スイッチ処理部223から出力された回線設定情報を主信号処理インターフェース222へ出力する。また、競合回避回路225は、回線設定情報のメモリ競合たとえばメモリに対する書き込み処理と読み出し処理の競合を回避するように回線設定情報を主信号処理インターフェース222へ出力するたとえば図9参照。主信号処理部116および回線設定生成部119は、たとえばASICApplicationSpecificIntegratedCircuitなどの電子回路によって実現することができる。図3は、フレームコントロール部の構成例を示す図である。図2に示したフレームコントロール部221は、たとえば、図3に示すように、WORK判断部301と、8Kフレームカウンタ302と、時分割カウンタ303と、を備えている。WORK判断部301は、自ユニット自身が属するスイッチファブリックユニットがWORK1/2のいずれであるかを判断する。たとえば、WORK判断部301は、外部端子からの入力情報やCPUCentralProcessingUnitからの設定によって自ユニットがWORK1/2のいずれであるかを判断するたとえば図4参照。WORK判断部301は、判断結果を時分割カウンタ303へ出力する。8Kフレームカウンタ302には、同期ユニットから出力されたタイミングパルスが入力される。8Kフレームカウンタ302は、入力されるタイミングパルスのパルスをカウントすることで8Kのフレームのタイミングを取得し、取得したタイミングを示す8Kフレームタイミングパルスを時分割カウンタ303へ出力する。時分割カウンタ303は、8Kフレームカウンタ302から出力される8Kフレームタイミングパルスが示すタイミングごとに、自ユニットで処理すべきフレームの番号を示すフレームナンバたとえば0~5を出力する。また、時分割カウンタ303は、WORK判断部301から出力される判断結果に基づいて、自ユニットがWORK1である場合と、自ユニットがWORK2である場合と、で出力するフレーム番号のタイミングが異なるようにする。たとえば、時分割カウンタ303は、自ユニットがWORK1である場合は、フレームナンバを0→3→1→4→2→5の順に出力する。また、時分割カウンタ303は、自ユニットがWORK2である場合は、フレームナンバを3→0→4→1→5→2の順に出力する。これにより、WORK1のスイッチユニットと、WORK2のスイッチユニットと、の場合で時分割処理のタイミングが異なるため、時分割のシリアル処理で発生するメモリ競合を回避することができる。これにより、スイッチファブリックユニットを複数設けて回線設定処理を分散させ、回線切替装置100を大容量化することが容易になる。図4は、WORK判断部の構成例を示す図である。図3に示したWORK判断部301は、たとえば、図4に示すように、入力部411~413を備えている。入力部411には、スイッチファブリックユニット115の外部端子からの設定信号として0または1が入力される。入力部411へ入力される設定信号が0である場合は、自ユニットがWORK1として動作すべきことを示している。入力部411へ入力される設定信号が1である場合は、自ユニットがWORK2として動作すべきことを示している。入力部412には、回線切替装置100のCPUからの設定情報が入力される。入力部412へ入力される設定情報が0である場合は、自ユニットがWORK1として動作すべきことを示している。入力部412へ入力される設定情報が1である場合は、自ユニットがWORK2として動作すべきことを示している。入力部413には、外部端子やCPUなどからの切替信号が入力される。入力部413へ入力される切替信号が0である場合は、入力部411へ入力される設定信号に基づいて自ユニットのWORK1/2を判断すべきことを示している。入力部413へ入力される切替信号が1である場合は、入力部412へ入力される設定信号に基づいて自ユニットのWORK1/2を判断すべきことを示している。したがって、入力部411~413への入力に対するWORK判断部301の出力は、真理値表420のようになる。真理値表420において、判断結果の0は、自ユニットがWORK1として動作すべきことを示している。判断結果の1は、自ユニットがWORK2として動作すべきことを示している。たとえば、入力部411に設定情報0が入力され、入力部413に切替信号0が入力された場合は、WORK判断部301は、自ユニットがWORK1として動作すべきことを示す判断結果0を出力する。このように、WORK判断部301は、自ユニットがWORK1/2のどちらであるかを示す識別フラグを有する。たとえば、切替装置110Aのスイッチファブリックユニット115はWORK1に設定され、切替装置110Bのスイッチファブリックユニット115はWORK2に設定される。図5は、時分割カウンタの構成例を示す図である。図3に示した時分割カウンタ303は、たとえば、図5に示すように、6進カウンタ501と、フレームナンバ生成部502と、を備えている。6進カウンタ501は、8Kフレームカウンタ302から出力される8Kフレームタイミングパルスを6進数でカウントする。6進カウンタ501は、8Kフレームタイミングパルスのカウンタ値0,1,2,3,4,5,0,1,...をフレームナンバ生成部502へ出力する。フレームナンバ生成部502は、6進カウンタ501から出力されるカウンタ値がカウントアップされるごとに、自ユニットで処理すべきフレームの番号を示すフレームナンバを出力する。フレームナンバ生成部502においては、対応表503に示すように、6進数のカウンタ値0~5に対して、WORK1のフレームナンバとしてそれぞれ0,3,1,4,2,5が対応付けて記憶されている。また、フレームナンバ生成部502においては、6進数のカウンタ値0~5に対して、WORK2のフレームナンバとしてそれぞれ3,0,4,1,5,2が対応付けて記憶されている。フレームナンバ生成部502は、WORK判断部301から出力されたWORK1/2の判断結果と、6進カウンタ501から出力されたカウンタ値と、に対応するフレーム番号を出力する。具体的には、フレームナンバ生成部502は、自ユニットがWORK1である場合は、6進カウンタ501から出力されるカウンタ値0~5に対してそれぞれ0,3,1,4,2,5を出力する。また、フレームナンバ生成部502は、自ユニットがWORK2である場合は、6進カウンタ501から出力されるカウンタ値0~5に対してそれぞれ3,0,4,1,5,2を出力する。これにより、時分割カウンタ303は、8Kフレームタイミングパルスが示すタイミングごとに、自ユニットで処理すべきフレームの番号を示すフレームナンバを、自ユニットの動作状態に応じた順序で出力することができる。図6-1は、WORK1におけるクロスコネクトまでの処理のタイミングの一例を示す図である。図6-1は、動作状態がWORK1に設定された切替装置110Aの回線設定生成部119によるクロスコネクトまでの処理のタイミングを示している。図6-1の横軸は時間を示している。タイミングパルス611は、同期ユニット130から出力されるタイミングパルスである。フレームパルス612は、4KのフレームパルスFP:FramePulseであり、WORK1に設定された切替装置110Aの回線設定生成部119による内部処理のタイミングを示している。シリアル処理613,614は、WORK1に設定された切替装置110Aの回線設定生成部119による回線設定の処理シリアル処理を示している。ここでは、たとえば、320Gの容量を1フレーム単位にして2並列の処理を行い、全体で2Tの容量とする例を示している。シリアル処理613,614に示すように、回線設定生成部119は、たとえば、シリアル処理を2並列で行う。また、回線設定生成部119におけるクロック周波数タイミングパルスは155.52[MHz]とする。切替装置110Aの回線設定生成部119は、フレームパルス612の4Kのフレームの前半の8Kの区間立ち上がり区間においてフレーム0~2の処理を行う。また、回線設定生成部119は、フレームパルス612の4Kのフレームの後半の8Kの区間立ち下がり区間においてフレーム3~5の処理を行う。また、切替装置110Aの回線設定生成部119は、クロスコネクトまでの処理については各フレーム全フレームについて行う。これにより、クロスコネクトにおいていずれのインターフェースにもスイッチすることが可能になる。図6-2は、WORK2におけるクロスコネクトまでの処理のタイミングの一例を示す図である。図6-2は、動作状態がWORK2に設定された切替装置110Bの回線設定生成部119によるクロスコネクトまでの処理のタイミングを示している。図6-2の横軸は時間を示している。タイミングパルス621は、同期ユニット130から出力されるタイミングパルスである。フレームパルス622は、4Kのフレームパルスであり、WORK1に設定された切替装置110Bの回線設定生成部119による内部処理のタイミングを示している。シリアル処理623,624は、WORK2に設定された切替装置110Bの回線設定生成部119による回線設定の処理シリアル処理を示している。ここでは、たとえば、320Gの容量を1フレーム単位にして2並列の処理を行い、全体で2Tの容量とする例を示している。シリアル処理623,624に示すように、回線設定生成部119は、たとえば、シリアル処理を2並列で行う。また、回線設定生成部119におけるクロック周波数タイミングパルスは155.52[MHz]とする。切替装置110Bの回線設定生成部119は、フレームパルス622の4Kのフレームの前半の8Kの区間立ち上がり区間においてフレーム3~5の処理を行う。また、回線設定生成部119は、フレームパルス622の4Kのフレームの後半の8Kの区間立ち下がり区間においてフレーム0~2の処理を行う。また、切替装置110Bの回線設定生成部119は、クロスコネクトまでの処理については各フレーム全フレームについて行う。これにより、クロスコネクトにおいていずれのインターフェースにもスイッチすることが可能になる。また、図6-1,図6-2に示したように、同期ユニット130により生成されたマルチフレーム時分割処理×3フレーム周期のタイミングを用いることで、回線設定生成部119の処理タイミングを合わせることができる。この場合のタイミングパルスは、たとえば、4K/3フレーム=1.33...[KHz]750[us]周期になる。図7-1は、WORK1におけるクロスコネクトの後段の処理のタイミングの一例を示す図である。図7-1において、図6-1に示した部分と同様の部分については同一の符号を付して説明を省略する。切替装置110AWORK1の回線設定生成部119は、クロスコネクトの後段の処理クロスコネクトの処理結果に基づく所定の処理について、フレーム0~5のうちのフレーム0~2を処理し、フレーム3~5については処理しない。これにより、回線設定生成部119によるフレーム3~5の処理と、主信号処理インターフェース222の出力側の処理と、のメモリの競合を回避することができる。図7-2は、WORK2におけるクロスコネクトの後段の処理のタイミングの一例を示す図である。図7-2において、図6-2に示した部分と同様の部分については同一の符号を付して説明を省略する。切替装置110BWORK2の回線設定生成部119は、クロスコネクトの後段の処理クロスコネクトの処理結果に基づく所定の処理について、フレーム0~5のうちのフレーム3~5を処理し、フレーム0~2については処理しない。これにより、回線設定生成部119によるフレーム0~2の処理と、主信号処理インターフェース222の出力側の処理と、のメモリの競合を回避することができる。図7-1,図7-2に示したように、回線切替装置100は、クロスコネクトの後段の処理について、フレーム0~2を切替装置110Aのスイッチファブリックユニット115において処理する。また、回線切替装置100は、フレーム3~5を切替装置110Bのスイッチファブリックユニット115において処理する。これにより、クロスコネクトの後段の処理を切替装置110A,110Bのそれぞれのスイッチファブリックユニット115によって分散して行うことができる。図8は、フレームコントロール部の具体的な構成例を示す図である。図8において、図3に示した部分と同様の部分については同一の符号を付して説明を省略する。図8に示すように、フレームコントロール部221の8Kフレームカウンタ302は、保護回路801と、フレームカウンタ802と、を備えている。保護回路801には、同期ユニット130から出力されたタイミングパルスが入力される。保護回路801は、マスタフレームタイミングパルスを生成してフレームカウンタ802へ出力する。また、保護回路801は、入力されたタイミングパルスに、出力するマスタフレームタイミングパルスを同期させる。また、保護回路801は、入力されるタイミングパルスが示すタイミングが擾乱により変化すると、タイミングパルスにマスタフレームタイミングパルスを再度同期させる。また、保護回路801は、マスタフレームタイミングパルスを再度同期させた場合に、マスタフレームタイミングパルスのタイミングを更新したことを示す更新信号を出力する。したがって、更新信号は、タイミングパルスの擾乱時に新しい位相に引き込んだ信号となる。保護回路801から出力された更新信号は、フレームカウンタ802、時分割カウンタ303および競合回避回路225たとえば図2参照へ出力される。フレームカウンタ802は、保護回路801から出力されるマスタフレームタイミングパルスに基づいて8Kのフレームのタイミングを検出する。フレームカウンタ802は、検出した8Kのフレームのタイミングを示す8Kフレームタイミングパルスを出力する。フレームカウンタ802から出力された8Kフレームタイミングパルスは、時分割カウンタ303および競合回避回路225たとえば図2参照へ出力される。また、フレームカウンタ802は、保護回路801から更新信号が出力されると、保護回路801から出力されるマスタフレームタイミングパルスに基づいて8Kのフレームのタイミングを再度検出し、8Kフレームタイミングパルスのタイミングを更新する。時分割カウンタ303は、保護回路801から更新信号が出力されると、フレームナンバを回線設定情報の送信終了まで更新しないようにするとともに、フレームナンバを初期化する。たとえば、時分割カウンタ303の6進カウンタ501たとえば図5参照は、保護回路801から更新信号が出力されるとカウンタ値を初期化する0にする。これにより、時分割カウンタ303から出力されるフレームナンバが初期化される。図9は、競合回避回路の構成例を示す図である。図2に示した競合回避回路225は、たとえば、図9に示すように、リード停止信号生成部901と、ライトリードタイミング制御部902と、メモリ903と、を備えている。なお、メモリ903は主信号処理インターフェース222のメモリであってもよい。リード停止信号生成部901には、フレームコントロール部221から出力される更新信号および8Kフレームタイミングパルスが入力される。リード停止信号生成部901は、更新信号が入力されると、メモリ903のリード処理を停止することを指示するリード停止信号をライトリードタイミング制御部902へ出力する。ライトリードタイミング制御部902には、フレームコントロール部221から出力された8Kフレームタイミングパルスと、リード停止信号生成部901から出力されたリード停止信号と、が入力される。ライトリードタイミング制御部902は、入力された8Kフレームタイミングパルスに基づいて、メモリ903への回線設定情報のライト処理書込処理と、メモリ903からの回線設定情報のリード処理読出処理と、のタイミングを制御する。また、ライトリードタイミング制御部902は、リード停止信号が入力されると、メモリ903からの回線設定情報のリード処理を停止させる。メモリ903は、回線設定情報を記憶する1面のメモリである。メモリ903は、ライトリードタイミング制御部902によって制御されるタイミングによって、スイッチ処理部223からシリアル入力される回線設定情報を記憶するライト処理。また、メモリ903は、ライトリードタイミング制御部902によって制御されるタイミングによって、記憶した回線設定情報を主信号処理インターフェース222へシリアル出力するリード処理。これにより、回線設定情報を保持するメモリ903を1面で構成しても、メモリ903への回線設定情報のライト処理と、メモリ903からの回線設定情報のリード処理と、の競合を回避することができる。図10は、各信号のタイムチャートの一例を示す図である。図10において、横軸は時間を示している。タイミングパルス1001は、同期ユニット130から8Kフレームカウンタ302へ入力されるタイミングパルスである。図10に示す例では、時刻t1においてタイミングパルス1001の擾乱が発生したとする。タイミングパルス1001の擾乱は、たとえば、切替装置110A,110Bに対するスイッチファブリックユニット115の挿抜などによって発生する。マスタフレームタイミングパルス1002は、保護回路801から出力されるマスタフレームタイミングパルスである。保護回路801は、マスタフレームタイミングパルス1002をタイミングパルス1001に同期させる。図10に示す例では、保護回路801は、時刻t1においてタイミングパルス1001の擾乱が発生してから4回目のタイミングパルス1001時刻t2でマスタフレームタイミングパルス1002をタイミングパルス1001に同期させたとする。更新信号1003は、保護回路801から出力される更新信号である。保護回路801は、時刻t1のタイミングパルス1001の擾乱の後にマスタフレームタイミングパルス1002をタイミングパルス1001に同期させたタイミングで、マスタフレームタイミングパルス1002の一周期分だけ更新信号1003を立ち上げる。8Kフレームタイミングパルス1004は、8Kフレームカウンタ302から出力される8Kフレームタイミングパルスである。8Kフレームカウンタ302は、保護回路801から出力されるマスタフレームタイミングパルス1002に基づいて8Kのフレームタイミングを取得し、取得したタイミングを8Kフレームタイミングパルス1004として出力する。また、8Kフレームカウンタ302は、更新信号1003が立ち上がると、マスタフレームタイミングパルス1002に基づいて8Kのフレームタイミングを再度取得し、8Kフレームタイミングパルス1004のタイミングを更新する。フレームナンバ1005は、フレームナンバ生成部502から出力されるフレームナンバである。フレームナンバ生成部502は、8Kフレームタイミングパルス1004に同期してフレームナンバ1005を出力する。また、フレームナンバ生成部502は、更新信号1003が立ち上がった後に立ち下がると、フレームナンバ1005を0に初期化して8Kフレームタイミングパルス1004に再度同期させる。リード停止信号1006は、リード停止信号生成部901から出力されるリード停止信号である。リード停止信号生成部901は、更新信号1003が立ち上がると、8Kフレームタイミングパルス1004の次のタイミング時刻t3でリード停止信号1006を立ち上げる。また、リード停止信号生成部901は、更新信号1003が立ち下がると、リード停止信号1006を立ち下げる。シリアル処理1007は、スイッチ処理部223、スイッチコントロール部224および競合回避回路225による回線設定のシリアル処理を示している。シリアル処理1007に示すように、スイッチ処理部223、スイッチコントロール部224および競合回避回路225においては、フレームナンバ1005に同期して、フレームナンバ1005が示すフレームがシリアル処理される。メモリ処理1008は、ライトリードタイミング制御部902によって制御されるメモリ903に対する処理を示している。メモリ処理1008に示すように、メモリ903には、シリアル処理1007においてフレーム0,2,4が処理されたタイミングでフレーム0,2,4の回線設定情報が書き込まれる。また、メモリ903からは、シリアル処理1007においてフレーム1,3,5が処理されたタイミングでフレーム0,2,4の回線設定情報が読み出される。これにより、メモリ903において回線設定情報のライト処理とリード処理が競合することを回避することができる。図11は、スイッチ処理部による処理の一部の一例を示す図である。図11に示すクロスコネクト1114は、主信号処理部116に含まれるクロスコネクトである。クロスコネクト1114は、入力された主信号の回線設定を行って後段へ出力する。クロスコネクト1114による回線設定には、たとえば、回線を切り替えるクロスコネクトや、アド信号およびスルー信号のいずれかを選択して出力するサービスセレクタなどが含まれる。図2に示したスイッチ処理部223は、たとえば、図11に示すように、クロスコネクト制御部1111と、サービスセレクタ制御部1112と、を備えている。クロスコネクト制御部1111は、アラーム情報に基づいて、クロスコネクト1114におけるチャネルごとの回線設定先入れ替え先を決定する。サービスセレクタ制御部1112は、クロスコネクト1114による回線設定先の決定結果に基づいて、クロスコネクト1114において実現されるサービスセレクタにおいて選択する主信号Add側信号またはThr側信号を決定する。クロスコネクト制御部1111およびサービスセレクタ制御部1112による決定結果を示す回線設定情報は、インターフェースブロック1113を介してクロスコネクト1114へ入力される。上述したクロスコネクトの後段の処理は、たとえば、サービスセレクタによる処理である。インターフェースブロック1113は、たとえば図2に示した主信号処理インターフェース222であってもよい。ここではクロスコネクト1114による回線設定としてクロスコネクトおよびサービスセレクタについて説明したが、クロスコネクト1114による回線設定はこれに限らない。たとえば、クロスコネクト1114インターフェースユニット111には、11スイッチ、1:Nスイッチ、UPSRUnidirectionalPathSwitchedRing、BLSRなどを適用することができる。BLSRには、たとえばSONETのDTPDualTransmitonProtection、NUTNon-preemptibleUnprotectedTrafficなどのリング切替や、OTNのシェアドプロテクションリングSharedProtectionRINGなどがある。図12は、実施の形態にかかる回線切替装置の変形例3を示す図である。図12において、図1-1と同様の構成については同一の符号を付して説明を省略する。図12に示すように、切替装置110A,110Bのそれぞれは、セレクタ117およびスイッチ118たとえば図1-1参照に代えてスイッチ120048×24を備えていてもよい。ここでは切替装置110Aのスイッチ1200について説明するが、切替装置110Bのスイッチ1200についても同様である。スイッチ1200は、48入力24出力の切替スイッチである。スイッチ1200は、分岐部112および多重分離部114から出力された信号群に基づく情報たとえばアラーム情報およびコンカチ情報を回線設定生成部119へ出力する。また、スイッチ1200は、回線設定生成部119から出力される回線設定情報にしたがって、入力された48の信号のうちの24の信号を、出力ポートout1~out24のうちの切替出力先出力部となる出力ポートへ出力する。図13は、主信号処理部の変形例を示す図である。図13に示すように、主信号処理部116は、セレクタ1311~13124と、メモリ1321~13224と、を備えていてもよい。ここでは切替装置110Aの主信号処理部116について説明するが、切替装置110Bの主信号処理部116についても同様である。セレクタ1311~13124のそれぞれは、48入力1出力のセレクタである。セレクタ1311~13124のそれぞれには、分岐部112および多重分離部114から出力された48の信号が入力される。セレクタ1311~13124のそれぞれは、回線設定生成部119から出力された回線設定情報にしたがって、入力された48の信号のうちのいずれかの信号を出力する。これにより、主信号処理部116へ入力された48の信号のうちの24の信号を選択することができる。メモリ1321~13224のそれぞれは、タイムスロットインターチェンジ用のメモリである。メモリ1321~13224は、それぞれセレクタ1311~13124から出力された信号を記憶する。主信号処理部116は、メモリ1321~13224によって記憶された信号を、回線設定生成部119から出力された回線設定情報に基づくタイムスロットで読み出す。そして、主信号処理部116は、読み出した各信号を、出力ポートout1~out24のうちのタイムスロットに対応する出力ポートへ出力する。このように、実施の形態にかかる回線切替装置100は、複数のスイッチファブリックユニット115のそれぞれに全ての入力信号を入力する。そして、複数のスイッチファブリックユニット115は、全ての入力信号のうち自身に接続された出力ポートに対応する信号のみを選択して切替出力する。これにより、複数のスイッチファブリックユニット115を用いる回線切替装置においても任意の回線切り替えを行うことが可能になる。また、複数のスイッチファブリックユニット115を用いて回線切替を行うことで、スイッチファブリックユニット115の単体の回路規模を増大させなくても、OTN/SONET信号の入出力を増やすことができる。このため、既存の装置に実装することが容易になる。なお、従来の回線切替装置においては、OTN/SONET信号の入出力を増やす場合は、たとえば、スイッチ部の回路の増大や、スイッチされた入力信号に対応するメモリの増大によってスイッチファブリックユニットの単体の回路規模が増大していた。たとえば、セレクタを用いたスイッチファブリックユニットによって24入力24出力の容量を実現する場合は、たとえば24個の24入力1出力のセレクタと24個のメモリが用いられる。一方、セレクタを用いたスイッチファブリックユニットによって48入力48出力の容量を実現する場合は、たとえば48個の48入力1出力のセレクタと48個のメモリが用いられ、スイッチファブリックユニットの回路規模が大きくなる。また、多段のスイッチを用いたスイッチファブリックユニットによって24入力24出力の容量を実現する場合は、たとえば144個の2×2スイッチ6段と24個のメモリが用いられる。一方、セレクタを用いたスイッチファブリックユニットによって48入力48出力の容量を実現する場合は、たとえば336個の2×2スイッチ7段と48個のメモリが用いられ、スイッチファブリックユニットの回路規模が大きくなる。これに対して、回線切替装置100において48入力48出力の容量を実現する場合は、たとえば24個の48入力1出力のセレクタと24個のメモリを備えるスイッチファブリックユニット115を2個用いればよい。このため、スイッチファブリックユニット115の単体の回路規模を増大させなくても大容量を実現することができる。また、実施の形態にかかる複数のスイッチファブリックユニット115は、入力された各信号群のうち切替出力先が自身に接続されていない信号の切替出力先を示す回線設定情報をメモリ903に書き込まないようにすることができる。これにより、複数のスイッチファブリックユニット115のそれぞれにおいて読み書きする回線設定情報の量を低減し、メモリ903における書き込み処理と読み出し処理の競合を回避することができる。また、複数のスイッチファブリックユニット115のそれぞれは、同期ユニット130によって出力されたタイミングパルスに基づくタイミングによって回線設定処理を行う。これにより、複数のスイッチファブリックユニット115による回線設定処理のタイミングを同期させ、インターフェースユニット111における伝送処理を安定して行うことができる。また、複数のスイッチファブリックユニット115は、タイミングパルスが示すタイミングの変化を検出し、タイミングパルスが示すタイミングの変化を検出した場合に、回線設定情報を読み出す処理を一時停止する。これにより、たとえばスイッチファブリックユニット115の挿抜などのイリーガル動作によってタイミングパルスの擾乱が発生しても、回線設定情報が異常になることを回避し、回線設定処理を安定して行うことができる。以上説明したように、回線切替装置によれば、複数のスイッチファブリックユニットを用いる構成において任意の回線切り替えを行うことができる。上述した実施の形態に関し、さらに以下の付記を開示する。付記1第1の入力ポート群および前記第1の入力ポート群と異なる第2の入力ポート群を含み、信号群が入力される入力ポート群と、特定の出力ポート群を含む出力ポート群と、前記第1の入力ポート群から入力された第1の信号群のそれぞれの信号を分岐する分岐部と、前記第2の入力ポート群から入力された第2の信号群と、前記分岐部によって分岐された前記第1の信号群からの分岐信号群と、の各信号群のうち切替出力先が前記特定の出力ポート群に含まれる信号を、前記特定の出力ポート群のうち切替出力先となる出力ポートに出力するスイッチと、を備えることを特徴とする回線切替装置。付記2前記各信号群のうち切替出力先が前記特定の出力ポート群に含まれる信号の切替出力先を示す設定情報をメモリに書き込む書込部と、前記書込部によって前記メモリに書き込まれた設定情報を読み出す読出部と、を備え、前記スイッチは、前記読出部によって読み出された設定情報に基づいて、前記各信号群のうち切替出力先が前記特定の出力ポート群に含まれる信号を、前記特定の出力ポート群のうち切替出力先となる出力ポートに出力することを特徴とする付記1に記載の回線切替装置。付記3前記書込部は、前記各信号群のうち切替出力先が前記特定の出力ポート群に含まれない信号の切替出力先を示す設定情報を前記メモリに書き込まないことを特徴とする付記2に記載の回線切替装置。付記4周期的なタイミングを示すタイミングパルスを生成する生成部を備え、前記書込部は、前記生成部によって生成されたタイミングパルスに基づく第1のタイミングによって前記設定情報を前記メモリに書き込み、前記読出部は、前記タイミングパルスに基づく第2のタイミングによって前記設定情報を読み出すことを特徴とする付記2または3に記載の回線切替装置。付記5前記読出部は、前記タイミングパルスが示すタイミングが変化した場合に前記設定情報の読み出しを一時停止することを特徴とする付記4に記載の回線切替装置。付記6前記スイッチは、前記各信号群のうち切替出力先が前記特定の出力ポート群に含まれる信号のみを出力するセレクタと、前記セレクタによって出力された信号を、前記特定の出力ポート群のうち切替出力先となる出力ポートに出力する切替スイッチと、を備えることを特徴とする付記1~5のいずれか一つに記載の回線切替装置。付記7前記第2の入力ポート群から入力された第1の信号群のそれぞれの信号を分岐する第2の分岐部と、前記第1の入力ポート群から入力された第1の信号群と、前記第2の分岐部によって分岐された前記第1の信号群からの分岐信号群と、の各信号群のうち切替出力先が前記特定の出力ポート群とは異なる第2の出力ポート群に含まれる信号を、前記第2の出力ポート群のうち切替出力先となる出力ポートに出力するスイッチと、を備えることを特徴とする付記1~6のいずれか一つに記載の回線切替装置。付記8信号群が入力される入力ポート群と、第1の出力ポート群および前記第1の出力ポート群と異なる第2の出力ポート群を含む出力ポート群と、前記入力ポート群から入力された信号群のうち切替出力先が前記第1の出力ポート群に含まれる信号を、前記第1の出力ポート群のうち切替出力先となる出力ポートに出力する第1のスイッチと、前記信号群のそれぞれの信号からの分岐信号群のうち切替出力先が前記第2の出力ポート群に含まれる信号を、前記第2の出力ポート群のうち切替出力先となる出力ポートに出力する第2のスイッチと、を備えることを特徴とする回線切替装置。"