入力電圧に基づいた出力電圧の電力を被試験体に供給する出力回路と、前記出力回路の動作電源から、前記出力回路に電流が流れたことを検出する検出回路と、前記検出回路における前記検出の結果に基づいて、前記電流が流れない場合には、前記動作電源の電圧値を所定値に設定し、前記電流が流れた場合には、前記動作電源の電圧値を前記入力電圧より予め定められた値だけ大きく設定する設定回路とを含むことを特徴とする電子装置。前記検出回路は、さらに、前記出力電圧と前記動作電源の電圧値との間における電圧差を検出する電圧差検出回路を有し、前記電圧差が予め定められた閾値より大きくない場合には、前記出力回路に電流が流れた場合であっても、前記動作電源の電圧値を所定値に設定することを特徴とする請求項1に記載の電子装置。前記検出回路は、更に、前記動作電源と前記出力回路との間に挿入された抵抗と、前記抵抗の両端における電圧差を基に、前記出力回路に流れる電流値を検出する電流検出回路と、前記電流検出回路の出力と、前記電圧差検出回路の出力とを乗算する乗算器とを含むことを特徴とする請求項2に記載の電子装置。前記電子装置が、更に、前記動作電源を含むことを特徴とする請求項1に記載の電子装置。前記出力回路はパワーアンプであり、前記動作電源は、スイッチング電源であることを特徴とする請求項4に記載の電子装置。LSIテスタのような電子装置において、被試験体用電源DPSを増設する場合には、被試験体用電源DPSの回路における電力損失を最小限にして、電力損失による発熱を抑えることが必要である。本発明は、電力損失を最小限にすることが可能な複数の電源を含む電子装置を提供することを目的とする。開示される電子装置は、入力電圧に基づいた出力電圧の電力を被試験体に供給する出力回路と、出力回路の動作電源から、出力回路に電流が流れたことを検出する検出回路と、検出回路における検出の結果に基づいて、電流が流れない場合には、動作電源の電圧値を所定値に設定し、電流が流れた場合には、動作電源の電圧値を入力電圧より予め定められた値だけ大きく設定する設定回路とを含む。開示される電子装置によれば、被試験体に供給される電源の回路における電力損失を最小限にして、電力損失による発熱を抑えることができる。図6及び図7は、本発明者が検討したテスタの増設ユニットの構成を示す図である。図8は、本発明者が検討したテスタの増設ユニットの出力を示す図である。LSIテスタにおいて、被試験体用電源DPSを増設する場合には、例えば、LSIテスタが備える複数の被試験体用電源DPSの各々の出力を、複数の出力回路に分配することが考えられる。これにより、例えば、LSIテスタがm個の被試験体用電源DPSを含み、被試験体用電源DPSの各々の出力がn個の出力回路に分配される。この場合、増設後のLSIテスタは、被試験体DUTであるLSIから見ると、m×n個の被試験体用電源DPSと考えることができる。本発明者は、個々の出力回路を、図6Bに示すように、パワーアンプ電力用増幅器140により構成することを検討した。この場合、LSIテスタの被試験体用電源DPS111の出力する電圧Viは、パワーアンプ140から電圧Voとして出力される。この時、被試験体用電源111を増設したのであるから、Vi=Voであることが求められる。Vi=Voとするためには、パワーアンプ140の動作電源の電圧Vpが、電圧Voよりも予め定められた電圧αだけ大きいことが求められる。αの値はパワーアンプ140を構成するトランジスタの特性に依存し、α=0.6V~2.0Vである。従って、パワーアンプ140の動作電源の電圧Vpは、Voにα以上の値を加えた電圧値を持つことが求められる。そこで、被試験体用電源111の増設のためには、被試験体用電源111とは別の、換言すれば、出力電圧Vpの電圧の固定電源が必要となる。しかし、被試験体用電源111とは別の固定電源が設けられる場合には、図6Aに示すように、電力損失が発生してしまう。例えば、パワーアンプ140の出力電圧Voが最大値である場合には、パワーアンプ140の動作電源の電圧Vpとパワーアンプ140の出力電圧Voとの電圧差はαであるから、電力損失α×Io=Vp-Vo×Ioは比較的小さい。Ioは、パワーアンプ140の出力電流である。ところが、LSIテスタの被試験体DUT103であるLSIにおいては、テスト中において、大きな電流変動が生じる結果として、大きな電圧変動が生じる。従って、パワーアンプ140の出力電圧Voも大きく変動する。このため、パワーアンプ140の出力電圧Voが最小値である場合には、パワーアンプ140の動作電源の電圧Vpは固定であるので、電力損失αβ×Io=Vp-Vo×Ioは、図6Aに示すように、極めて大きくなってしまう。この電力損失の中のβ×Io分は無駄な電力損失であり、また、この大きな電力損失は発熱の原因となるので無視できない。そこで、本発明者は、個々の出力回路を、図7Aに示すように、スイッチング電源122により構成することを検討した。この場合、スイッチング電源122は、被試験体103の大きな電圧変動に追従して出力電圧を変動させることができるので、電力効率は良い。しかし、スイッチング電源122の電圧変動に対する応答性能は、例えば10マイクロ秒と遅い。一方、被試験体103であるLSIにおける電圧変動の速度は、例えば1μ秒よりも小さい。このため、実際には、スイッチング電源122の応答性能では、被試験体103における電圧変動に追随できない。また、スイッチング電源122の出力は、大きなリップルノイズを含むので、被試験体103であるLSIの電源としては、品質の点で好ましくない。そこで、本発明者は、個々の出力回路を、図7Bに示すように、パワーアンプ140とスイッチング電源122とにより構成することを検討した。この場合、パワーアンプ140の電力効率の悪さは、前段に設けられた電力効率の良いスイッチング電源122により補償することができる。また、スイッチング電源122の応答性能の悪さは、後段に設けられた高速のパワーアンプ140により補償することができる。また、スイッチング電源122の出力に含まれるリップルノイズは、ノイズフィルターの役目を果たす後段のパワーアンプ140により除去することができる。このように、図7Bに示す出力回路によれば、出力回路における電力損失は小さくすることができる。換言すれば、出力電圧Voが一定である場合には、スイッチング電源122の出力する電圧Vpは、Voα以上の値を維持することができる。しかし、スイッチング電源122の出力電圧Vpは、理想的には図8Aに示す波形であることが求められるが、実際には、図8Bに示す波形となってしまう。図8Aに示す波形は、出力電圧Voが変化している期間中でも、電圧VpがVoα以上の値を維持する波形である。この結果、出力電圧Voが変化しても、電圧Vpは、常に、Voα以上の値を維持し、理想的な波形となる。これに対して、図8Bに示す波形においては、出力電圧Voが変化している期間中において、電圧Vpは、出力電圧Voの変化、換言すれば、電圧Viの変化に追従できない。これは、スイッチング電源122の応答速度が出力電圧Voの変化よりも遅いためである。具体的には、図8Bに示すように、出力電圧Voの立ち上がり、換言すれば、電圧Viの立ち上がりから時間Aだけ遅れて、電圧Vpが立ち上がる。このため、電圧Vpの波形の立ち上がりは、本来の波形である図8Aに示す波形にはならず、図8Bに示す波形となる。換言すれば、電圧Vpの波形の立ち上がりは、図8Aに示す波形よりも緩やかな立ち上がりBとなる。この結果、出力電圧Voは、被試験体103であるLSIにおける電圧変動に追従して、図8Bに示す波形となることが求められるにも拘わらず、点線で示す波形Cとなる。換言すれば、電圧Vpの波形の立ち上がりが緩やかであるため、電圧Vpに制限されて、電圧Voの波形も本来の波形より緩やかな波形Cとなる。ここで、被試験体用電源111は、被試験体103であるLSIの電源として用いられる。従って、被試験体用電源111には、種々のLSIのテストに対応できるものであることが求められる。LSIのテストには、電流が流れるテストであるファンクションテストの他に、電流が流れていない電源投入テスト電源Tr試験及び電源切断テスト電源Tf試験がある。電源投入テスト及び電源切断テストは、高速での電源の投入及び切断を伴う。従って、被試験体用電源111の増設において、出力電圧Voの変化に追従して電圧Vpを変化させることにより電力損失を少なくしても、電圧Vpの応答が遅いため、正確な電源投入テスト及び電源切断テストが実行できなくなる。従って、出力電圧Voの変化に追従して電圧Vpを変化させることにより電力損失を少なくすると共に、電源投入テスト及び電源切断テストが実行できるようにすることが求められる。図1は、テスタの構成の一例を示す図である。電子装置は、その本体であるLSIテスタ1と、本体であるLSIテスタ1に対して増設された、1又は複数の増設ユニット2とを含む。各々の増設ユニット2は、複数のブースター回路21と、スイッチング電源22とを含む。LSIテスタ1は、複数のm個の被試験体用電源DPS11を含む。被試験体用電源11は、第1の電源部であって、LSIテスタ1が本来備える電源である。mの値は、例えば8である。複数の被試験体用電源11を相互に区別する場合には、被試験体用電源DPS1~nのように表す。例えば、被試験体用電源nは、LSIのような被試験体DUT3に、出力電圧Viの電力を供給する。電圧Viは、例えば0V~8Vである。電流Ioは、例えば0A~2Aである。LSIテスタ1は、複数の被試験体用電源11の他に、テスト回路を含む。テスト回路は、ブースター回路21に接続されたLSIのような被試験体3にテスト信号を出力して、被試験体3について、電源Tr試験、ファンクション試験、マージン試験、電源Tf試験を行う。増設ユニット2は、被試験体用電源11に対応して設けられる。図1においては、被試験体用電源DPS1に対応して設けられた増設ユニット2が示される。増設ユニット2は、被試験体用電源DPS1以外の被試験体用電源DPS2~nに対応して設けるようにしても良い。増設ユニット2は1又は複数設けられる。増設ユニット2において、複数のn個のブースター回路21は、1個の被試験体用電源11から出力された電力を、複数のn個の被試験体3に分配する。1個のブースター回路21は、1個の被試験体3に接続され、被試験体3の複数の電源の中の1個として用いられる。nの値は、例えば8である。この場合、例えば1個の被試験体用電源DPS1が、被試験体用電源DPS1-A~DPS1-Hの8個の電源に増設されたことになる。各々のブースター回路21は、被試験体用電源11から入力された電圧Viを電圧Voとして出力する。換言すれば、Vi=Voである。従って、電圧Voは、例えば0V~8Vであり、電流Ioは、例えば0A~2Aである。例えば、8個の被試験体用電源11の各々について、8個のブースター回路21を含む増設ユニット2を接続したとすると、8×8=64個の被試験体3に対して電力を供給することができる。この場合、電力の合計は、例えば2400Wである。スイッチング電源22は、1個の増設ユニット2において、例えば1個設けられる。スイッチング電源22は、第2の電源部であって、第1の電源部である被試験体用電源11とは独立に、LSIテスタ1に増設された電源である。スイッチング電源22は、同一の増設ユニット2に含まれる複数のブースター回路21の各々に対して、個別に電圧Vpの動作電力を供給する。また、スイッチング電源22は、複数のブースター回路21の各々から調整信号を受信して、対応する出力の電圧Vpを調整する。なお、スイッチング電源22を各々のブースター回路21に対応して設けるようにしても良い。また、スイッチング電源22を複数のブースター回路21に共通して1個設けるようにしても良い。図2は、ブースター回路の構成の一例を示す図である。なお、図2においては、ブースター回路21に加えて、被試験体用電源11及びスイッチング電源22も図示している。ブースター回路21は、パワーアンプ40と、ブースター制御回路41とを含む。ブースター制御回路41は、抵抗42と、検出回路43と、閾値レジスタ47と、比較処理回路48と、VpMax回路50と、Viα回路49と、選択回路51とを含む。検出回路43は、電圧差検出回路44と、電流検出回路45と、乗算器46とを含む。閾値レジスタ47と比較処理回路48とが、比較回路を構成する。VpMax回路50とViα回路49と選択回路51とが、設定回路を構成する。パワーアンプ40は、電力用のアンプ、例えば演算増幅器を含む。パワーアンプ40は、被試験体用電源11から第1の電圧Viで供給される第1の電力を、被試験体3に供給する出力回路である。パワーアンプ40の一方の入力端子には、対応する1個の被試験体用電源11から出力された第1の電力が入力される。第1の電力の電圧は、Viである。パワーアンプ40の他方の入力端子には、当該パワーアンプ40の出力が帰還入力される。パワーアンプ40の出力の電圧はVoである。電圧Viは電圧Voと等しい。従って、図2のパワーアンプ40は、電圧ホロワ回路である。パワーアンプ40の出力する電力は、対応する被試験体3、例えば被試験体DUT1Aに供給される。パワーアンプ40から被試験体3へは、電流Ioが流れる。これにより、後述するように、スイッチング電源22からパワーアンプ40に、抵抗42を介して、電流Ioが流れる。被試験体3であるLSIにおいては、テスト中において、大きな電流変動が生じ、その結果、大きな電圧変動が生じる。従って、パワーアンプ40の出力電圧Voも大きく変動する。パワーアンプ40に対しては、その動作電源である第2の電力が、第2の電圧Vpで、スイッチング電源22から供給される。第2の電圧Vpは、第1の電圧Viよりも高い。これにより、パワーアンプ40は、入力された電圧Viと等しい電圧Voを出力することができる。以上のように、被試験体用電源11は、第1の電圧Viで、第1の電力を、後述するパワーアンプ40に供給する。また、スイッチング電源22は、第2の電圧Vpで、第2の電力を、後述するパワーアンプ40に供給する。これにより、被試験体用電源11から複数のパワーアンプ40に第1の電力が供給され、複数のパワーアンプ40の各々が対応する被試験体3に第1の電力を供給することができる。検出回路43は、被試験体用電源11から入力される第1の電力と、スイッチング電源22から入力される第2の電力との間における電圧差を検出する。検出回路43は、検出した電圧差を比較回路へ出力する。検出回路43において、電圧差検出回路44は、例えば演算増幅器を含み、第1の電力の第1の電圧Viと、第2の電力の第2の電圧Vpとの間の電圧差を検出する。電圧差検出回路44の一方の入力端子には、パワーアンプ40の出力が入力される。パワーアンプ40の出力の電圧はVoであり、第1の電力の第1の電圧Viに等しい。電圧差検出回路44の一方の入力端子には、スイッチング電源22の出力が入力される。スイッチング電源22の出力の電圧はVpである。電圧差検出回路44において検出された電圧差Vp-Voは、乗算器46に入力される。なお、実際には、以上に述べたように、第1の電圧Viに代えて、パワーアンプ40の出力電圧と、スイッチング電源22の出力電圧の電圧差Vp-Voが検出される。しかし、パワーアンプ40の出力の電圧はVoであり、第1の電力の第1の電圧Viに等しい。電流検出回路45は、例えば演算増幅器を含み、抵抗42の両端における電圧差を検出して、予め定められた演算により抵抗42の両端における電圧差を電流値Ioに変換する。抵抗42は、スイッチング電源22とパワーアンプ40との間に挿入される。電流検出回路45の一方及び他方の入力端子には、抵抗42の両端における電圧が入力される。電流検出回路45において検出された電流値Ioは、乗算器46に入力される。乗算器46は、電圧差検出回路44の出力である電圧差Vp-Voと、電流検出回路45の出力である電流値Ioとを乗算する。電流値Ioは、パワーアンプ40の出力電流とほぼ等しいため、電力差Vp-Vo×Ioは、パワーアンプ40の現在の電力損失PLに相当する。乗算器46における乗算の結果は、比較回路に入力される。比較回路は、前述したように、閾値レジスタ47と、比較処理回路48とを含む。比較回路は、閾値と、検出回路43において検出された電力差Vp-Vo×Io、換言すれば、現在の電力損失PLとを比較する。比較回路の比較処理回路48は、閾値と電力差との比較の結果に基づいて、第1の電圧制御信号を選択することを指示する信号、又は、第2の電圧制御信号を選択することを指示する信号を、設定回路に出力する。第1の電圧制御信号は、スイッチング電源22から供給される第2の電力の電圧Vpを、被試験体用電源11から供給される第1の電力の電圧Viより値αだけ大きい値に設定することを指示する信号である。換言すれば、第1の電圧制御信号は、電圧Vpを電圧Viに追従させる信号である。第2の電圧制御信号は、スイッチング電源22から供給される第2の電力の電圧Vpを、最大値VpMaxに設定することを指示する信号である。換言すれば、第1の電圧制御信号は、電圧Vpを電圧VpMaxに固定させる信号である。第1の電圧制御信号及び第2の電圧制御信号については後述する。比較処理回路48は、例えばコンパレータである。比較処理回路48の一方の入力端子には、乗算器46における乗算の結果である電力差Vp-Vo×Ioが入力される。比較処理回路48の他方の入力端子には、閾値レジスタ47に保持された閾値が入力される。閾値レジスタ47は、閾値を保持する保持回路である。比較処理回路48は、閾値レジスタ47に保持された閾値と、検出回路43において検出された電力差とを比較する。閾値は、LSIテスタ1の運用の開始に先立って、予め閾値レジスタ47に保持される。閾値としては、例えば基準電力損失PLrefが用いられる。基準電力損失PLrefは、最大電流値×最小電圧差により予め定められる。最大電流値は、被試験体用電源11の性能出力電流をどのように設計するかにより定まる。最小電圧差は、使用するパワーアンプ40の性能により定まる。従って、被試験体用電源11の出力電流の使用が定まり、使用するパワーアンプ40が定まれば、基準電力損失が定まる。図3は、電力損失の説明図である。乗算器46における乗算の結果である電力差Vp-Vo×Ioは、図6に示すように、大きく変動する。これは、前述したように、被試験体3であるLSIにおいては、テスト中において、大きな電流変動が生じ、大きな電圧変動が生じるためである。選択回路51は、電力差Vp-Vo×Io、換言すれば、現在の電力損失PLの大きな変動に追従して、スイッチング電源22から出力される第2の電力の電圧を、電圧Vpと電圧Viαとの間で切り替える。なお、例えば、図3における点1、点2、点3を経由する変動、及び、点5及び点6を経由する変動は比較的小さい。このような小さい変動に追従して、第2の電力の電圧を、電圧Vpと電圧Viαとの間で頻繁に切り替えると、被試験体3であるLSIから見ると、スイッチング電源22の出力が細かく振動しているようにみえる。従って、スイッチング電源22の出力のチャタリングを防止することが求められる。そこで、比較処理回路48は、閾値と電力差Vp-Vo×Ioとの比較の結果に基づいて、第1の電圧制御信号を選択することを指示する信号、又は、第2の電圧制御信号を選択することを指示する信号を出力する。具体的には、比較処理回路48は、例えば第1及び第2のシュミットトリガ回路を含む。第1のシュミットトリガ回路の閾値は、例えば、基準電力損失より予め定められた値Hだけ小さい値PLref-Hと、基準電力損失PLrefである。第2のシュミットトリガ回路の閾値は、例えば、基準電力損失PLrefと、基準電力損失より予め定められた値Hだけ大きい値PLrefHである。比較処理回路48のエッジ検出回路は、第2のシュミットトリガ回路の出力の立下りのエッジを検出する。比較処理回路48の出力回路は、第1のシュミットトリガ回路の検出出力を取り込んで出力すると共に、第2のシュミットトリガ回路の出力の立下りのエッジに応じて第1のシュミットトリガ回路の検出出力の出力を停止する。これにより、比較処理回路48は、電力差が閾値を最初に超えた場合には、第1の電圧制御信号を選択することを指示する信号を出力する。これにより、選択回路51は、後述するように、Viα回路49が出力する第1の電圧制御信号を選択して出力する。また、比較処理回路48は、電力差が閾値を超えた後において電力差が閾値を下回った場合には、その後に、再度、電力差が閾値を超えた後に閾値を下回った場合に、第2の電圧制御信号を選択することを指示する信号を出力する。これにより、選択回路51は、後述するように、VpMax回路50が出力する第2の電圧制御信号を選択して出力する。以上により、例えば、図3において、電力差、換言すれば、現在の電力損失PLが点1で基準電力損失PLrefを超えると、比較処理回路48は、第1の電圧制御信号を選択することを指示する信号を出力する。この後、比較処理回路48の出力は、現在の電力損失PLが点2を通過しても第2の電圧制御信号を選択することを指示する信号に切り替わらず、第1の電圧制御信号を選択することを指示する信号を出力する。これにより、Viα回路49が出力する第1の電圧制御信号が選択され、スイッチング電源22の出力の電圧がViαとされる。この後、現在の電力損失PLが点4で基準電力損失PLrefを下回ると、比較処理回路48は、第2の電圧制御信号を選択することを指示する信号を出力する。これにより、VpMax回路50が出力する第2の電圧制御信号が選択され、スイッチング電源22の出力の電圧がVpMaxとされる。この後、現在の電力損失PLが点5で基準電力損失PLrefを超えると、比較処理回路48は、再度、第1の電圧制御信号を選択することを指示する信号を出力する。この後、比較処理回路48の出力は、現在の電力損失PLが点6を通過しても第2の電圧制御信号を選択することを指示する信号に切り替わらず、第1の電圧制御信号を選択することを指示する信号を出力する。以上のように、図3において、スイッチング電源22の出力の電圧の切替えにおいて、有効なトリガは点1、点4、点5であり、一方、点2、点3、点6は無効なトリガである。これにより、スイッチング電源22の出力の電圧を、現在の電力損失PL、換言すれば、パワーアンプ40の出力の電圧Voに追従させることができ、また、スイッチング電源22の出力の電圧のチャタリングを防止することができる。なお、比較処理回路48は、以上の構成に限られず、種々の構成を採ることができる。例えば、比較処理回路48は、値PLref-Hと、基準電力損失PLrefの2個の閾値を持つ第1のシュミットトリガ回路のみにより構成するようにしても良い。また、比較処理回路48は、値PLref-Hと、値PLrefHの2個の閾値を持つシュミットトリガ回路により構成するようにしても良い。設定回路は、前述したように、VpMax回路50とViα回路49と選択回路51とを含む。比較処理回路48の出力は、選択回路51に入力される。Viα回路49は、第1の電圧設定回路であり、第1の電圧制御信号を出力する。第1の電圧制御信号は、第1の調整信号であり、第2の電力の第2の電圧Vpを第1の電力の第1の電圧Viより予め定められた値だけ大きい値に設定する信号である。Viα回路49は、例えば、試験体用電源11から供給される第1の電力の第1の電圧Viに基づいて、第1の電圧制御信号を形成する。例えば、第1の電圧制御信号は、電圧Viを電圧Viαに昇圧することにより生成される電圧信号である。第1の電圧制御信号は、選択回路51を介して、スイッチング電源22に入力される。スイッチング電源22は、第1の電圧制御信号が入力されると、出力する第2の電力の電圧の値をViαに設定する。これにより、第2の電力が電圧Viαで出力される。VpMax回路50は、第2の電圧設定回路であり、第2の電圧制御信号を出力する。第2の電圧制御信号は、第2の調整信号であり、第2の電力の第2の電圧Vpを最大値に設定する信号である。VpMax回路50は、例えば、第2の電圧Vpに基づいて、第2の電圧制御信号を形成する。例えば、第2の電圧制御信号は、電圧値Vpの電圧信号である。第2の電圧制御信号は、選択回路51を介して、スイッチング電源22に入力される。スイッチング電源22は、第2の電圧制御信号が入力されると、出力する第2の電力の電圧の値をVpに設定する。これにより、第2の電力が電圧Vpで出力される。選択回路51は、比較処理回路48からの出力に基づいて、第1の電圧制御信号又は第2の電圧制御信号のいずれかを選択して出力する。選択回路51は、スイッチ回路であり、例えば電力用FETFieldEffectTransistorを含む。以上により、検出回路43が第1の電力と第2の電力との間における電力差を検出すると、設定回路の選択回路51は、検出された電力差に基づいて、スイッチング電源22に調整信号を送信する。具体的には、選択回路51は、検出回路43において検出された電力差が予め定められた閾値より大きい場合には、スイッチング電源22から供給される第2の電力の第2の電圧Vpを第1の電力の第1の電圧Viより予め定められた値だけ大きい値に設定する。また、選択回路51は、電力差が予め定められた閾値より大きくない場合には、パワーアンプ40に電流が流れた場合であっても、スイッチング電源22から供給される第2の電力の第2の電圧Vpを最大値に設定する。これにより、現在の電力損失PLである電力差Vp-Vo×Ioが閾値を超えた場合には、電圧Vpを電圧Viαとして、電圧Viに追従させることができる。この結果、電力損失を最小限に抑えることができる。また、現在の電力損失PLである電力差Vp-Vo×Ioが閾値を下回る場合には、電圧Vpを電圧VpMaxに固定することができる。この結果、電圧波形の変化時における遅延を無くすことができる。ここで、電力損失は、パワーアンプ40へ電圧Vpを印加することが必要であるために生じる。しかし、電力損失PLである電力差Vp-Vo×Ioにおいて、電流Ioが無ければ、電力損失も生じない。そこで、現在の電力損失PLが閾値を超えるか否かを検出する代わりに、スイッチング電源22からパワーアンプ40に電流Ioが流れたことを検出するようにしても良い。この場合、検出回路43は、電流検出回路45により構成される。例えば、電流検出回路45が、抵抗42の両端に生じた電位差に基づいて、抵抗42を流れる電流Ioの値、換言すれば、電圧Vpと電圧Voとの間に流れる電流Ioの値を検出する。電流検出回路45の出力は、選択回路51に入力される。選択回路51は、検出回路43の電流検出回路45における検出の結果に基づいて、電流が流れた場合には、スイッチング電源22から供給される第2の電力の第2の電圧Vpを、第1の電力の第1の電圧Viより予め定められた値だけ大きい値に設定する。また、選択回路51は、電流が流れない場合には、スイッチング電源22から供給される第2の電力の第2の電圧Vpを、電圧Vpの最大値VpMaxに設定する。これにより、電力損失を生じさせる電流Ioが流れる場合には、電圧Vpを電圧Viαとして、電圧Viに追従させることができる。この結果、電力損失を最小限に抑えることができる。また、電力損失を生じさせる電流Ioが流れない場合には、電圧Vpを電圧VpMaxに固定することができる。この結果、電圧波形の変化時における遅延を無くすことができる。なお、電圧Vpと電圧Viは予め知ることができるので、基準電力損失PLrefに相当する電流の値を求めることができる。この求めた電流の値を電流閾値として用いるようにしても良い。この場合、電流Ioが電流閾値より大きい場合には、電圧Vpを電圧Viαとし、電流Ioが電流閾値以下である場合には、電圧Vpを電圧VpMaxに固定することができる。また、検出回路43において、電流検出回路45が出力のチャタリングを防止する機能を含むようにしても良い。図4は、テスタの増設ユニットの出力の説明図である。LSIテスタ1は、被試験体3であるLSIについて、種々のテストを実行する。例えば、LSIテスタ1は、電源Tr試験、ファンクション試験、マージン試験、ファンクション試験、マージン試験、ファンクション試験、電源Tf試験を実行する。電源Tr試験においては、被試験体3であるLSIに電流は流れないが、高速で電源の投入を行うので、スイッチング電源22の応答速度が問題となる。電源Tf試験においても、同様に、被試験体3であるLSIに電流は流れないが、高速で電源の切断を行うので、スイッチング電源22の応答速度が問題となる。ファンクション試験においては、LSIテスタ1から被試験体3であるLSIへテスト用のデータが送信されるので、電流が流れる。マージン試験においては、被試験体3であるLSIに電流は流れないが、被試験体3であるLSIに印加される電圧が問題となる。電源Tr試験が開始されると、パワーアンプ40から被試験体3であるLSIに電圧が印加され、電圧Voに到達する。この時、被試験体3であるLSIに電流は流れないので、電圧Vpは電圧VpMaxに固定され、スイッチング電源22の応答速度は無視することができる。これにより、変化点c1でも、Vp>Viα、換言すれば、Vp>Voαが維持される。次に、ファンクション試験が開始されると、被試験体3であるLSIに電流が流れる。この結果、電力損失PL=Vp-Vo×Ioが発生し、更に、基準電力損失PLrefを超える。これに応じて、電圧Vpが、電圧Viαに切替えられる。これにより、電力損失PL=Vp-Vo×Ioを、最小限に抑えることができる。換言すれば、電力損失PL=Vp-Vo×Ioが、ほぼ基準電力損失PLref以下とされる。次に、マージン試験が開始されると、被試験体3であるLSIに電流は流れないが、被試験体3であるLSIにより高い電圧が印加される。この時、被試験体3であるLSIに電流は流れないので、電圧Vpは電圧VpMaxに固定される。これにより、変化点c2でも、Vp>Viα、換言すれば、Vp>Voαが維持される。次に、被試験体3であるLSIにより高い電圧が印加された状態で2回目のファンクション試験が開始されると、1回目のファンクション試験と同様に、電力損失PL=Vp-Vo×Ioが基準電力損失PLrefを超えるので、電圧Vpが、電圧Viαに切替えられる。なお、2回目のファンクション試験において、被試験体3であるLSIに印加される高い電圧と、LSIテスタ1から被試験体3であるLSIへ送信されるテスト用のデータとに依存して、被試験体3であるLSIに流れる電流の値が大きくなるが、これにより発生する電力損失は、ほぼ基準電力損失PLref以下とされる。次に、マージン試験が開始されると、被試験体3であるLSIに電流は流れないが、被試験体3であるLSIにより低い電圧が印加される。この時、被試験体3であるLSIに電流は流れないので、電圧Vpは電圧VpMaxに固定される。これにより、変化点c3でも、Vp>Viα、換言すれば、Vp>Voαが維持される。次に、被試験体3であるLSIに低い電圧が印加された状態で3回目のファンクション試験が開始されると、電力損失PL=Vp-Vo×Ioが発生するが、LSIテスタ1から被試験体3であるLSIへ送信されるテスト用のデータとに依存して、基準電力損失PLrefを超えない。これにより、この時、被試験体3であるLSIに電流は流れるにも拘わらず、電圧Vpは電圧VpMaxに固定される。次に、電源Tf試験が開始されると、パワーアンプ40から被試験体3であるLSIへの電力の供給が遮断され、電圧が0になる。この時、被試験体3であるLSIに電流は流れないので、電圧Vpは電圧VpMaxに固定され、スイッチング電源22の応答速度は無視することができる。これにより、変化点c4でも、Vp>Viα、換言すれば、Vp>Voαが維持される。図5は、電源電圧制御シーケンスを示す図である。LSIテスタ1の運用の開始に先立って、オペレータが基準電力損失PLrefを決定して、決定した基準電力損失PLrefを閾値レジスタ47に設定するステップS21。なお、基準電力損失PLrefに代えて、基準電力損失PLrefに基づいて求めた複数の閾値を閾値レジスタ47に設定するようにしても良い。この後、LSIテスタ1の運用が開始されると、スイッチング電源22が電源電圧Vpの最大値で第2の電力を出力すると共にステップS2、LSIテスタ1の被試験体用電源11が電圧Viで第1の電力を出力する。これにより、電圧Vpがパワーアンプ40に印加され、パワーアンプ40が、電圧Vi=電圧Voで第1の電力に等しい電力を出力する。パワーアンプ40が出力する電圧Voの電力は、例えば端子DPS1-Aを介して、被試験体DUT3に供給される。電圧Vp及び電圧Voの印加に応じて、検出回路43が、電圧Vp及び電圧Voの電位差Vp-Vo間の電位差と電流Ioを計測して、現在の電力損失PLを計算するステップS3。具体的には、電圧差検出回路44が、電圧Vpと電圧Voとの間の電位差Vp-Voを検出して、乗算器46に入力する。また、電流検出回路45が、抵抗42の両端に生じた電位差に基づいて、抵抗42を流れる電流Ioの値、換言すれば、電圧Vpと電圧Voとの間に流れる電流Ioの値を検出して、乗算器46に入力する。これにより、乗算器46は、現在の電力損失PLである電力差Vp-Vo×Ioを出力する。現在の電力損失PLは比較処理回路48に入力される。比較処理回路48が、乗算器46から出力された現在の電力損失PLと、閾値レジスタ47に格納された閾値、例えば基準電力損失PLrefとを比較するステップS4。なお、基準電力損失PLrefに代えて、閾値レジスタ47に格納された複数の閾値を、現在の電力損失PLと比較するようにしても良い。現在の電力損失PLが基準電力損失PLrefより大きい場合には、比較処理回路48は、電源電圧VpをViα、換言すれば、Voαとするための制御信号を出力する。これに応じて、選択回路51は、比較処理回路48から入力された制御信号に従って、Viα回路49の出力を選択的に出力する。選択回路51からのViα回路49の出力に応じて、スイッチング電源22は、第2の電力の電圧をViα、換言すれば、Voαに設定してステップS5、当該設定された電圧Voαで第2の電力を出力しステップS6、ステップS3を繰り返す。ステップS4において現在の電力損失PLが基準電力損失PLref以下である場合には、比較処理回路48は、第2の電力の電圧を最大値VpMaxとするための制御信号を出力する。これに応じて、選択回路51は、比較処理回路48から入力された制御信号に従って、VpMax回路50の出力を選択的に出力する。選択回路51からのVpMax回路50の出力に応じて、スイッチング電源22は、第2の電力の電圧を最大値VpMaxに設定して、当該設定された最大値VpMaxで第2の電力を出力しステップS7、ステップS3を繰り返す。