第1導電型の第1半導体層と、該第1半導体層の一方の表面に形成された第2導電型の第2半導体層と、前記第1半導体層の前記第2半導体層とは逆側の表面に形成されたトレンチと、前記第1半導体層の残りの表面において側面を前記トレンチに挟まれた半導体凸部と、該半導体凸部の表面に選択的に形成された第2導電型の第3半導体層と、該第3半導体層の表面に選択的に形成され、前記第1半導体層に比べて不純物濃度の高い第1導電型の第4半導体層と、前記トレンチの内壁の一部に沿って設けられたゲート絶縁層と、前記トレンチの内壁の残りの領域に沿って設けられた第1層間絶縁層と、少なくとも一部が前記ゲート絶縁層を介して前記第4半導体層に対向する第1導電層と、前記第1層間絶縁層の表面に形成された第2導電層と、少なくとも一部が前記第2導電層の少なくとも一部の表面を覆う第2層間絶縁層と、少なくとも一部が前記第3半導体層と第4半導体層の表面に形成され、前記第4半導体層に電気的に接続される第3導電層と、前記第3導電層と前記第3半導体層を電気的に接続するコンタクト部と、前記第2半導体層の表面に形成された第4導電層と、を備え、前記半導体凸部の表面の一部が前記第1半導体層であることを特徴とする半導体装置。第1導電型の第1半導体層と、該第1半導体層の一方の表面に形成された第2導電型の第2半導体層と、前記第1半導体層の前記第2半導体層とは逆側の表面に形成されたトレンチと、前記第1半導体層の残りの表面において側面を前記トレンチに挟まれた半導体凸部と、該半導体凸部の表面に選択的に形成された第2導電型の第3半導体層と、該第3半導体層の表面に選択的に形成され、前記第1半導体層に比べて不純物濃度の高い第1導電型の第4半導体層と、前記トレンチの内壁の一部に沿って設けられたゲート絶縁層と、前記トレンチの内壁の残りの領域に沿って設けられた第1層間絶縁層と、少なくとも一部が前記ゲート絶縁層を介して前記第4半導体層に対向する第1導電層と、前記第1層間絶縁層の表面に形成された第2導電層と、少なくとも一部が前記第2導電層の少なくとも一部の表面を覆う第2層間絶縁層と、少なくとも一部が前記第1導電層の少なくとも一部の表面を覆う第3層間絶縁層と、少なくとも一部が前記第3半導体層と前記第4半導体層の表面に形成された第3導電層と、前記第3導電層と前記第3半導体層を電気的に接続するコンタクト部と、前記第2半導体層の表面に形成された第4導電層と、を備え、前記第1導電層は少なくとも一部が前記第2層間絶縁層の少なくとも一部の表面を覆い、前記第3導電層は少なくとも一部が前記第3層間絶縁層の少なくとも一部の表面を覆い、前記半導体凸部の表面の一部が前記第1半導体層であることを特徴とする半導体装置。前記第3導電層の一部と前記第2導電層の一部とが接し、電気的に接続されることを特徴とする請求項2に記載の半導体装置。前記トレンチと前記第4半導体層とが隣接する方向において、前記トレンチの幅が前記半導体凸部の幅よりも大きいことを特徴とする請求項1乃至請求項3のいずれか一項に記載の半導体装置。前記第3半導体層が前記第1導電層の壁部の周囲を覆うことを特徴とする請求項1乃至請求項4のいずれか一項に記載の半導体装置。前記コンタクト部が前記第1導電層の壁部を覆うことを特徴とする請求項5に記載の半導体装置。前記トレンチが、当該の隣り合うトレンチが連結して、平面配置においてループ状に形成されることを特徴とする請求項1乃至請求項4のいずれか一項に記載の半導体装置。前記ループ状に形成された前記トレンチが、当該の複数のループが連結して、平面配置において梯子状に形成されることを特徴とする請求項7に記載の半導体装置。前記トレンチが、当該の隣り合うトレンチが連結して、平面配置において蛇腹状に形成されることを特徴とする請求項1乃至請求項4のいずれか一項に記載の半導体装置。請求項1乃至請求項9のいずれか一項に記載の半導体装置を備えることを特徴とする電力変換装置。しかしながら、特許文献1に記載されている従来のIGBTは、IGBTのターンオン時に、IGBTの出力電圧の時間変化率dV/dtや、IGBTを電力変換装置として用いたときに対アームのダイオードにおける電圧の時間変化率dV/dtの制御性が低下する問題が発生する場合がある。また、幅の広いトレンチを形成することによって高い段差が発生し、高い段差によって製造と設計が困難となる問題がある。また、特許文献2に記載されている製造方法を用いた場合には、絶縁膜を被うエピタキシャル成長によって結晶欠陥が発生し、結晶欠陥によって高いリーク電流が発生する場合がある。さらに、基板形成工程が増えるため、基板コストが増大するという問題がある。そこで、本発明はこのような問題点を解決するもので、その目的とするところは、低損失、高耐圧、出力電圧の時間変化率dV/dtの制御の容易さを兼ね備え、更に、製造が容易なIGBTを提供することである。前記の課題を解決するために、本発明を以下のように構成した。すなわち、本発明の半導体装置は、第1導電型の第1半導体層と、該第1半導体層の一方の表面に形成された第2導電型の第2半導体層と、前記第1半導体層の前記第2半導体層とは逆側の表面に形成されたトレンチと、前記第1半導体層の残りの表面において側面を前記トレンチに挟まれた半導体凸部と、該半導体凸部の表面に選択的に形成された第2導電型の第3半導体層と、該第3半導体層の表面に選択的に形成された前記第1半導体層に比べて不純物濃度の高い第1導電型の第4半導体層と、前記トレンチの内壁の一部に沿って設けられたゲート絶縁層と、前記トレンチの内壁の残りの領域に沿って設けられた第1層間絶縁層と、少なくとも一部が前記ゲート絶縁層を介して前記第4半導体層に対向する第1導電層と、前記第1層間絶縁層の表面に形成された第2導電層と、少なくとも一部が前記第2導電層の少なくとも一部の表面を覆う第2層間絶縁層と、少なくとも一部が前記第3半導体層と第4半導体層の表面に形成され、前記第4半導体層に電気的に接続される第3導電層と、前記第3導電層と前記第3半導体層を電気的に接続するコンタクト部と、前記第2半導体層の表面に形成された第4導電層と、を備え、前記半導体凸部の表面の一部が前記第1半導体層であることを特徴とする。また、本発明の電力変換装置は、前記半導体装置を備えることを特徴とする。以上、本発明によれば、低損失、高耐圧、出力電圧の時間変化率dV/dtの制御の容易さを兼ね備え、更に、製造が容易なIGBTを提供することができる。以下、本発明の実施形態について説明する。第1実施形態IGBT1本発明の第1実施形態である半導体装置のIGBT1を、図1~図4を参照して説明する。図1は、第1実施形態であるIGBT1の図2~4のAA’面における平面配置を示す図である。図2は、図1におけるBB’面の断面図を示す。図3は、図1におけるCC’面の断面図を示す。図4は、図1におけるDD’面の断面図を示す。≪半導体装置IGBT1の構成≫図1~4において、第1実施形態のIGBT1は、n-ドリフト層第1半導体層100、pベース層第3半導体層101、nソース第4半導体層102、トレンチ103、半導体凸部104、ゲート絶縁層105、ゲート電極第1導電層106、第1層間絶縁層107、フィールドプレート第2導電層108、第2層間絶縁層109、コンタクト部110、エミッタ電極第3導電層111、nバッファ層112、pコレクタ層第2半導体層113、コレクタ電極第4導電層114を有する。また、エミッタ端子115、ゲート端子116、コレクタ端子117は、電気的な接続を表すための仮想的な端子である。図2の断面図において、第2導電p型の第2半導体層であるpコレクタ層113は、第1導電n型の第1半導体層であるn-ドリフト層100の一方の表面に形成されている。第4導電層であるコレクタ電極114は、pコレクタ層113の表面上に形成されている。第1導電型の第5半導体層であるnバッファ層112が、n-ドリフト層100とpコレクタ層113の間に形成されている。なお、nバッファ層112は、あれば好ましいが、必須要素ではない。また、トレンチ103と半導体凸部104は、pコレクタ層113とは反対側のn-ドリフト層100の表面に形成されている。半導体凸部104の側面は、トレンチ103によって挟まれている。第2導電型の第3半導体層であるpベース層101は、半導体凸部104の表面の一部に選択的に形成されている。nソース102は、pベース層101の表面の一部に選択的に形成されている。nソース102はトレンチ103の側面に接触している。なお、半導体凸部104は、複数の半導体層を含んでいても良い。すなわち、半導体凸部104はn-ドリフト層100、pベース層101、nソース102などの組み合わせによって構成され得る。ゲート絶縁層105は、トレンチ103の内壁の一部に沿って形成されている。第1導電層であるゲート電極106は、ゲート絶縁層105の表面上に形成されている。ゲート絶縁層105の少なくとも一部は、ゲート電極106とnソース102によって挟まれている。第1層間絶縁層107は、トレンチ103の内壁の残りの領域に沿って形成されている。第2導電層であるフィールドプレート108は、第1層間絶縁層107の表面上に形成されている。第2層間絶縁層109は、ゲート電極106の残りの表面と、フィールドプレート108の残りの表面を覆っている。なお、図2ではp型の導電層であるポリシリコンを用いる例を示しているが、n型の導電層のポリシリコンを用いてもよい。コンタクト部110は、pベース層101とエミッタ電極111を電気的に接続するための領域であり、pベース層101の表面上に形成されている。第3導電層であるエミッタ電極111は、コンタクト部110とnソース102と第2層間絶縁層109の表面上に形成されている。エミッタ電極111は、nソース102の表面に接触することにより、nソース102と電気的に接続される。また、エミッタ電極111は、コンタクト部110においてもnソース102に接触して電気的に接続される。なお、第1実施形態のIGBT1において、コンタクト部110は、エミッタ電極111と同種の導電性材料を用いて図示されているが、エミッタ電極111とは別の導電性材料、あるいは半導体、あるいはそれらの組み合わせで構成されていてもよい。また、図1に示されるように、第1実施形態の平面配置において、nソース102は、コンタクト部110によって分割されているが、nソース102の一部はコンタクト部を貫通してつながっていてもよい。この構成により、絶縁ゲート型バイポーラトランジスタとしての動作をする。つまり、ゲート電極106をゲート端子116によって制御することにより、pベース層101が導通する状態となり、nソース102に接続されたエミッタ端子115と、pコレクタ層113に接続されたコレクタ端子117との間に制御された電流が流れる。なお、詳細な作用は後に追記する。また、図1~4におけるその他の要素は、IGBT1をデバイスとして具現化するための構成要素である。<第1実施形態IGBT1の各種の効果について>第1実施形態を前記の構成をとったことによって生ずる各種の効果について以下に述べる。≪第1実施形態IGBT1の第一の効果≫第1実施形態のIGBT1の第一の効果は、低損失である。図1に示されるように、IGBT1の平面配置において、トレンチ103はストライプ状に配置されている。トレンチ103と半導体凸部104は、トレンチ103の長軸方向の延長線上に交互に配置され、その半導体凸部104の一部にnソース102が配置されている。トレンチ103の長軸方向において、半導体凸部104の幅L1とトレンチ103の幅L2の関係は、L1<L2である。その目的は、IGBT1のオン電圧を低減することである。その詳細は以下に記される。図2に示される断面図において、ゲート電極106に印加されるゲート電圧が上昇すると、IGBT1が導通状態になる。このとき、pベース層101のゲート絶縁層105付近に、電子のチャネルが形成され、nソース102からコレクタ電極114に向かって電子電流が流れる。同時にpコレクタ層113からエミッタ電極111に向かって正孔電流が流れる。正孔電流の一部はトレンチ103の下を流れ、電子のチャネル付近を通過し、エミッタ電極111に流れ込む。トレンチ103の下を通過する、この正孔電流は、チャネルから流れ出る電子電流を増加させる効果を持つ。これによりIGBT1のオン電圧は低減される。したがって、図1における、L2をL1より長くすることによって、トレンチ103の下を通過する正孔電流は増大するので、IGBT1のオン電圧を低減する効果は大きくなる。なお、L1とL2の典型的な比は1:2~1:10である。≪第1実施形態IGBT1の第二の効果その1≫第1実施形態のIGBT1の第二の効果は、作りやすいことである。図1のCC’とDD’のそれぞれの断面である図3と図4に示すように、トレンチ103の短軸方向において、トレンチ103と半導体凸部104は交互に配置されている。その目的は、IGBTの構造上の段差を無くすことによって、製造と設計を容易にすることである。その詳細は以下に記される。図5は、第1実施形態のIGBT1の製造工程の一例の概要を示す図である。第1実施形態のIGBT1は、図5aに示されるように、シリコンのn-基板が用いられる。なお、図1~図4におけるn-ドリフト層100は、図5aにおけるn-基板100に相当する。図5bに示す工程において、レジストがパターニングされ、トレンチ103と半導体凸部104がシリコンのエッチングによって形成される。図5cに示す工程において、ゲート絶縁層105と第1層間絶縁層107が、熱酸化によって形成される。図5dに示す工程において、ポリシリコンが堆積される。図5eに示す工程において、ポリシリコンがエッチングによって分割され、ゲート電極106とフィールドプレート108が形成される。図5fに示す工程において、第2層間絶縁層109が、酸化膜の堆積によって形成される。図5gに示す工程において、第2層間絶縁層109の一部とゲート電極106の一部がエッチングされ、pベース層101とnソース102が、それぞれ別のイオン注入とアニールによって形成される。図5hに示す工程において、酸化膜が堆積される。このとき第2層間絶縁層109が、図5gにおいてエッチングされた一部の領域に再び形成される。図5iに示す工程において、コンタクト部110が、第2層間絶縁層109の一部と半導体凸部104の一部のエッチングによって形成される。図5jに示す工程において、エミッタ電極111が堆積され、裏面にnバッファ層112とpコレクタ層113が、それぞれ別のイオン注入とアニールによって形成され、コレクタ電極114が堆積され、IGBT1が完成する。図3に示されるように、第1実施形態のIGBT1を示す図1のCC’断面において、細い幅のトレンチ103と半導体凸部104が交互に配置されている。トレンチ103の短軸方向の幅W2はポリシリコンの堆積厚さの2倍以下になるように配置される。これにより、図5dの工程において、トレンチ103は、酸化膜とポリシリコンによってほほ完全に充填されるため、1μm以上の高い段差が発生しない。したがって、前述の段差に起因する問題が発生しないため、製造と設計が容易になるという効果がある。限定はしないが、典型的なポリシリコンの堆積厚さは1~2μmであるから、トレンチ103の幅W2は4μm以下であることが望ましい。以上のような構成を用いることによって、次に記されるような、参考比較としての第2例としてIGBT12における段差から派生するいくつかの問題は発生しなくなる。参考比較としてのIGBTその1図22~図25は、参考比較としての第2例のIGBT12の構造を示す図である。なお、参考比較としての第1例については後記する。図22はIGBT12の図23~図25のAA’面における平面配置を示す図である。図22において、符号151によって示した領域は段差によって発生する空間領域である。また、符号152に示すのはトレンチの領域である。また、図24は図22におけるCC’面の断面図である。図25は図22におけるDD’面の断面図である。また、図23は、参考比較としての第2例としてIGBT12の、図22におけるBB’面の断面図である。例えば、図23に示されるように、IGBT12において、幅の広いトレンチ152を配置した場合、トレンチ152の段差によって、エミッタ電極111の表面に段差153が生じる。エミッタ電極111の段差は、ワイヤボンディングなどによる外部端子との配線工程において、不良を発生させることがある。したがって、エミッタ電極111は平坦化されることが望ましい。段差から派生する別の問題は、IGBTの製造工程において、フォトリソグラフィに用いるレジストの加工に関する。図26は、参考比較としての第2例のIGBT12図22~図25において、想定される製造工程を示す図である。例えば、図26eに示されるゲート電極106とフィールドプレート108の形成工程おいて、段差が高くなるほどトレンチ152上のレジストは厚くなり、半導体凸部104上のレジストは薄くなりやすい。したがって、図22~図25に示されるIGBTにおいて、トレンチ152と半導体凸部104の間でレジストが断絶する場合がある。あるいは、トレンチ152上の厚いレジストの露光が不充分になり、レジストの残渣による不良が発生する場合がある。このような不良を防ぐためにレジストを厚くし、露光条件を強めると、加工寸法の精度が低下し、微細な設計が困難になる。以上より、IGBTの製造工程において、段差が低いことが望ましい。典型的な許容される段差は1~3μmである。≪第1実施形態IGBT1の第二の効果その2≫以上のような参考比較としての第2例のIGBT12における段差によって生ずる、外部端子との配線工程においての不良や、製造工程におけるレジストの断絶やレジストの残渣による不良が、第1実施形態のIGBT1においては、軽減される。≪第1実施形態IGBT1の第三の効果その1≫第1実施形態のIGBT1の第三の効果は、ターンオン動作中に、出力電圧の時間変化率dV/dtを容易に制御できることである。図2に示されるように、ゲート電極106の側面のうち、pベース層101とは反対側の面は、第2層間絶縁層109とフィールドプレート108に対向している。このような構成にすることによって、例えば参考比較としての第1例のIGBT11図19に比べて、ゲート絶縁層105の寄生容量が低減される。それにより、ゲート-コレクタ間の帰還容量が低減される。更に、図19に示される参考比較としての第1例のIGBT11図19に用いられているフローティングp層180が無いため、ターンオン動作中のゲート電位の上昇が低減される。したがって、前述の第一の課題である電圧の時間変化率dV/dtの制御が容易になる。なお、参考比較としての第1例のIGBT11図19の、より詳しい説明は、後述する。更に、図3に示されるように、第1実施形態のIGBT1のCC’面の断面構造において、フィールドプレート108の間に挟まれている半導体凸部104は、n-ドリフト層100で構成されている。したがって、フローティングp層を用いないため、IGBT1のターンオン動作中において、ゲート電位の過渡的な上昇を低減することができ、IGBT1とダイオード503、図28の出力電圧の時間変化率dV/dtの制御は容易になる。図21は第1実施形態である半導体装置のIGBT1のターンオン動作中における、コレクタ-エミッタ間電圧Vceの計算波形の例を示す。図21に示されるように、ゲート抵抗を変えることによって、コレクタ-エミッタ間電圧Vceの時間変化率dVce/dtが制御されている。参考比較としてのIGBTその2図20は、参考比較としての第1例のIGBT11図19におけるターンオン時のコレクタ-エミッタ間電圧Vceの計算波形を示す図である。図20に示されるようにゲート抵抗を変えてもdVce/dtが変わらず制御できない期間がある。なお、この現象についての詳細は、後述する。≪第1実施形態IGBT1の第三の効果その2≫以上のように、第1実施形態のIGBT1には、参考比較としての第1例のIGBT11図19におけるフローティングp層180図19が存在していないために、ゲート抵抗を変えることによって、IGBT1とダイオード503、図28の電圧の時間変化率dV/dtの制御は容易になり、電力変換装置としての信頼性を確保するという効果がある。≪第1実施形態IGBT1の第四の効果≫第1実施形態のIGBT1の第四の効果は、高耐圧を有することである。図6は、本発明の第1実施形態である半導体装置のIGBT1の、オフ状態におけるコレクタ-エミッタ間の耐圧の計算結果を示す特性図であり、図3に示したCC’面の半導体凸部104の幅W1に対する耐圧の計算結果の例を示している。なお、図6において、横軸は半導体凸部104に相当するトレンチ間隔W1であり、単位はμmである。また、縦軸は、トレンチ間隔が35μmを超えて耐圧が一定となったときの耐圧を基準の1として、規格化された耐圧を示しており、単位はa.uArbitraryUnit、任意単位である。図6に示すように、定格電圧600V~3300VのIGBTにおいて、耐圧はW1>35μmのときほとんど一定となる。W1≦35μmのとき、W1が小さいほど耐圧は高くなる。したがって、高耐圧を確保するために、W1は35μm以下であることが望ましい。以上より、第1実施形態のIGBT1は、トレンチ間隔W1を35μm以下に容易に設定できるため、高耐圧を確保できる。なお、半導体凸部104に相当するトレンチ間隔W1が大きくなると耐圧が低下するのは、トレンチの下の角において等電位線が集中し、電界強度が高まるためである。以上により、第1実施形態のIGBT1は、低損失、高耐圧、出力電圧の時間変化率dV/dtの制御の容易さを兼ね備え、更に、製造を容易にする効果を有する。第2実施形態IGBT2次に、本発明の第2実施形態である半導体装置のIGBT2を、図7を参照して説明する。≪半導体装置IGBT2の構成≫図7は、第2実施形態における半導体装置のIGBT2の構成を示す断面図であり、図1のBB’面に対応する断面構造の例を示している。図7において、図2と異なるのは、ゲート電極200第1導電層、第2層間絶縁層109、第3層間絶縁層201である。他の符号を付された要素は、図1~図4と同一の符号を付された要素と、同一の構成、作用、機能を有するので、説明は省略する。IGBT2において、ゲート電極200の一部は、第2層間絶縁層109の少なくとも一部の表面を覆っている。ゲート電極200の表面は第3層間絶縁層201によって覆われ、第3層間絶縁層201の表面はエミッタ電極111によって覆われている。第2実施形態のIGBT2の目的は、ターンオン、ターンオフ動作中の電圧、電流の発振を抑制することである。以下に詳細に説明する。第2実施形態のIGBT2は、ゲート電極200が第2層間絶縁層109の上に形成されることによって、面積を広くすることができ、ゲート電極200の配線抵抗を小さくすることができる。ゲート電極200の配線抵抗を小さくすることによって、ゲート電圧信号が、IGBTの面内における全てのゲート電極200に到達するまでの遅延時間を低減することができる。また、ゲート電圧の遅延時間の面内のばらつきは、IGBTのターンオン、ターンオフ動作時に、電圧や電流の発振を発生させることがある。したがって、第2実施形態のIGBT2は、ゲート電極200の配線抵抗を小さくすることによって、発振を抑制することができる。≪第2実施形態の変形例である半導体装置IGBT2Bの構成≫図8は、本発明の第2実施形態である半導体装置の変形例であるIGBT2Bの構成を示す断面図である。変形例における半導体装置IGBT2B図8がIGBT2図7と異なるのは、図8に示されるように、エミッタ電極111の一部がフィールドプレート108と接し、電気的に接続されていることである。この結果、フィールドプレート108は、エミッタ電極111と同電位となるので、特性が安定する。なお、図8において、図7と異なるのは、前記したように、エミッタ電極111とフィールドプレート108とに係る構造である。他の符号を付された要素は、図7と同一の符号を付された要素と、同一の構成、作用、機能を有するので、説明は省略する。第3実施形態IGBT3本発明の第3実施形態である半導体装置のIGBT3を、図9、図10を参照して説明する。図9は、本発明の第3実施形態である半導体装置のIGBT3の図10のAA’面における平面配置を示す図である。また、図10は、図9におけるDD’面の断面図である。なお、図9におけるBB’、CC’面の断面図は、それぞれ図2、図3の断面図と同様である。図9において、pベース層301は、ゲート電極106の周囲を、ゲート絶縁層105を挟んで覆っている。その目的は、IGBT3のオン状態において、トレンチ103の短軸方向に面するゲート側壁部300に、複数の異なる閾値を持つチャネルが形成されることを防止し、破壊耐量を向上することである。その詳細は以下に記される。IGBTの閾値電圧は、pベース層の不純物濃度によって変化する。pベース層の不純物濃度は、深さ方向にすなわち、図1、または、図9の紙面に対して垂直な方向に一定でない分布を持つ場合がある。したがって、図1に示される第1実施形態のIGBT1のように、ゲート電極106とゲート絶縁層105の一部が、pベース層101によって覆われない場合、ゲート側壁部300に、深さ方向に向かって、異なる閾値を持つ複数の横方向チャネルすなわち、図1の紙面に対して平行な方向のチャネルが形成されることがある。複数の閾値を有するIGBTは、ターンオフ時に電流が集中し、破壊耐量が低下することがある。第3実施形態のIGBT3は、pベース層301がゲート側壁部300を覆うことによって、ゲート側壁部301に横方向のチャネルが形成されることを防止する効果を有する。したがって、IGBT3は、複数の閾値電圧を持たないため、ターンオフ時の破壊耐量を向上する効果を有する。なお、図9、図10において、図1、図4と異なるのは、pベース層301とゲート側壁部300とに係る構造である。他の符号を付された要素は、図1、図4と同一の符号を付された要素と、同一の構成、作用、機能を有するので、説明は省略する。≪第3実施形態の変形例である半導体装置IGBT3Bの構成≫第3実施形態の変形例における半導体装置のIGBT3Bを、図11~13を参照して説明する。図11は、第3実施形態であるIGBT3Bの図12、図13のAA’面における平面配置を示す図である。また、図12は、図11におけるCC’面の断面図である。また、図13は、図11におけるDD’面の断面図である。なお、図11におけるBB’面の断面図は、図7の断面図と同様である。IGBT3Bは、コンタクト部302がゲート側壁部300を覆うことによって、横方向チャネルが形成されることを防止し、ターンオフ時の破壊耐量を向上する効果を有している。なお、この際、各トレンチ間のゲート電極200が、BB’断面において分断される。そのため、各トレンチ間のゲート電極200は、図12に示されるように、フィールドプレート108の上部において接続される。また、BB’断面のゲート電極200は、図10におけるゲート電極106と形状を変えている。なお、図13において、コンタクト部302にはエミッタ電極111が埋め込まれている。なお、図11、図12、図13において、それぞれ図9、図3、図10と異なるのは、コンタクト部302とゲート電極200とに係る構造である。他の符号を付された要素は、図9、図3、図10と同一の符号を付された要素と、同一の構成、作用、機能を有するので、説明は省略する。第4実施形態IGBT4本発明の第4実施形態である半導体装置のIGBT4を、図14~図16を参照して説明する。図14は、第4実施形態である半導体装置のIGBT4の図15、図16のAA’面における平面配置を示す図である。また、図15は、図14におけるDD’面の断面図である。また、図16は、図14におけるEE’面の断面図である。なお、図14におけるBB’、CC’面の断面図は、それぞれ図2、図3の断面図と同様である。第4実施形態のIGBT4は、図14に示されるように、平面配置において、トレンチ400がループ状に形成されている。その目的は、高い定格電流の実現と、オン電圧の低減である。IGBT4は、図1に示される第1実施形態のIGBT1の平面配置において、隣り合う2つのトレンチ103の両端がつながれた構成と等価である。したがって、IGBT4は、ゲート絶縁層105を挟んでゲート電極106と対向するnソース102を、第1実施形態のIGBT1に比べて長くすることができる。飽和電流は、図14に示されるnソース102の長さWSの総長に比例するため、第4実施形態のIGBT4は、トレンチの配置以外の構造が同等に設計された第1実施形態のIGBT1に比べて、飽和電流を高くすることができる。したがって、IGBT4の電流の上限が増加するため、高い定格電流を実現することができる。さらに、チャネルからの電子の注入が増加するため、オン電圧も低減される。なお、図14~図16において、図1~図4、図9~図13と異なるのは、トレンチ400に係る構造である。他の符号を付された要素は、図1~図4、図9~図13と同一の符号を付された要素と、同一の構成、作用、機能を有するので、説明は省略する。≪第4実施形態の第1の変形例である半導体装置IGBT4Bの構成≫図17は、第4実施形態である半導体装置の変形例1であるIGBT4Bの平面配置を示す図である。図17に示されるIGBT4Bは、図14に示したIGBT4におけるループ状のトレンチ400が更に連結されたことと等価となるトレンチ401が、梯子状に配置された構成となっている。なお、図17において、図1~図4、図9~図16と異なるのは、トレンチ401に係る構造である。他の符号を付された要素は、図1~図4、図9~図16と同一の符号を付された要素と、同一の構成、作用、機能を有するので、説明は省略する。≪第4実施形態の第2の変形例である半導体装置IGBT4Cの構成≫図18は、第4実施形態である半導体装置の変形例2であるIGBT4Cの平面配置を示す図である。図18に示されるIGBT4Cは、トレンチ402が、蛇腹状に配置された構成となっている。なお、図18において、図1~図4、図9~図17と異なるのは、トレンチ402に係る構造である。他の符号を付された要素は、図1~図4、図9~図17と同一の符号を付された要素と、同一の構成、作用、機能を有するので、説明は省略する。第5実施形態電力変換装置図28は、本発明の第5実施形態である電力変換装置の構成を示す回路図であり、前述した各実施形態で説明したIGBTを採用した電力変換装置である。図28において、IGBT502は2個が直列接続され、直流電力を供給する入力端子504、505間に接続されている。この2個のIGBT502が直列接続された対が3対、備えられている。各3対の前記2個が直列接続されて構成されているIGBT502の接続点から、それぞれ出力線が取り出され、それぞれ出力端子506、507、508に接続されている。3対で各対は2個で構成された計6個のIGBT502のゲート電極は、それぞれゲート駆動回路501に接続されている。また、前記6個のIGBT502には、還流ダイオード503がそれぞれ接続されている。前記6個のゲート駆動回路501によって統括的にパルス幅制御された前記6個のIGBT502によって、入力端子504、505間の直流電力は、可変電圧、可変周波数の3相交流電力に変換されて出力端子506、507、508に出力される。したがって、図28の回路は直流電力を、可変電圧、可変周波数の3相交流電力に変換するインバータ回路、つまり電力変換装置を構成している。図28におけるIGBT502には、第1~第4実施形態の半導体装置であるIGBTが適用されている。それによって、電力変換装置の低損失化と高信頼化が実現できる。なお、図28に示した第5実施形態の電力変換装置は、インバータ回路について説明したが、コンバータやチョッパ等のその他の電力変換装置についても第1~第4実施形態の半導体装置であるIGBTが適用できて、それに基づく同様の効果が得られる。その他の実施形態なお、本発明は上記した実施形態に限定されるものではなく、様々な変形例が含まれる。前記した実施形態は本発明を分かりやすく説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。例えば、第1実施形態において、前述した各要素の形状における寸法などは一例であり、これに限定されるものではない。また、前記した各実施形態では、第1導電型をn型とし、第2導電型をp型としたが、本発明は、第1導電型をp型とし、第2導電型をn型としても同様に成り立つ。また、前述した各実施形態では、ゲート電極とフィールドプレートの材料をポリシリコンとしたが、別の導電性材料であっても良い。また、本発明は、IGBTに限らず、トレンチゲート構造を有する半導体装置に適用することができる。また、ある実施形態の構成の一部を他の実施形態の構成に置き換えることが可能であり、また、ある実施形態の構成に他の実施形態の構成を加えることも可能である。また、各実施形態の構成の一部について、他の構成の追加削除置換をすることが可能である。また、電気配線は説明上必要と考えられるものを示しており、製品上、必ずしも全ての電気配線を示しているとは限らない。参考比較としてのIGBTその3前述した参考比較としてのIGBTその2における説明を以下に補足する。図19は、参考比較としての第1例のIGBT11の構造を示す断面の斜視図である。図19においては、フローティングp層180がある。この場合には、IGBTのターンオンが開始すると、正孔電流がフローティングp層180に過渡的に流れ込み、フローティングp層180の電位が上昇する。このとき、変位電流が、ゲート絶縁層105の寄生容量を介してゲート電極106に流れるため、ゲート電位も上昇する。ゲート電位の上昇によって、コレクタ電流の時間変化率dIc/dtが増加し、IGBTと、対アームのダイオードのスイッチング速度が加速する。フローティングp層180に過渡的に流れ込む正孔の量は、主として半導体内部の構造で決定され、外部のゲート抵抗で制御することは難しい。その結果、前記した図20に示すように、IGBTの出力電圧の時間変化率dV/dtと、対アームのダイオードの出力電圧の時間変化率dV/dtがゲート抵抗で制御できない期間が発生する。図22~図25は、参考比較としての第2例のIGBT12の構造を示すものである。この構造と問題点は、参考比較としてのIGBTその1で前述したとおりである。図27は、参考比較としての第3例のIGBT13の構造を示す断面図である。図27においては、絶縁領域264があり、この絶縁領域は、あらかじめ厚い絶縁膜が埋め込まれている半導体基板を用いることによって形成している。そして、絶縁領域264の表面を被うまでエピタキシャル成長させる工程がある。この場合には、絶縁膜を被うエピタキシャル成長によって結晶欠陥が発生し、結晶欠陥によって高いリーク電流が発生する可能性がある。さらに、あらかじめ厚い絶縁膜が埋め込まれている半導体基板を形成するための新たな工程が増えるため、基板コストが増大する。