第1導電型の炭化ケイ素半導体基板の一主面に、第1の絶縁膜を介して第1の導電体層が埋め込まれた第1のトレンチが形成され、前記第1のトレンチの両側に、前記第1のトレンチより深さが深い第2のトレンチが形成され、前記第2のトレンチの底部に高濃度の第2導電型の半導体領域が形成されるとともに、前記第2のトレンチの内壁に第2の絶縁膜が形成され、前記第2の絶縁膜が形成された前記第2のトレンチ内に前記半導体領域と非整流性接触する第2の導電体層が埋め込まれていることを特徴とする半導体装置。前記炭化ケイ素半導体基板の一主面上かつ前記第1のトレンチの両側に第1導電型の高濃度領域が形成され、前記第1導電型の高濃度領域の外側に第2導電型の高濃度領域が形成され、前記第2導電型の高濃度領域は、前記第1導電型の高濃度領域より下方に位置していることを特徴とする請求項1記載の半導体装置。前記一主面の法線方向から見た場合の前記第1導電型の高濃度領域と前記第2導電型の高濃度領域との境界は、前記第2のトレンチが前記一主面に沿って延在する方向に対して傾斜していることを特徴とする請求項1または2記載の半導体装置。第1導電型の炭化ケイ素半導体基板の一主面に、第1の絶縁膜を介して第1の導電体層が埋め込まれた第1のトレンチが形成され、前記第1のトレンチの両側に、前記第1のトレンチより深さが深い第2のトレンチが形成され、前記第2のトレンチの底部に高濃度の第2導電型の半導体領域が形成されるとともに、前記第2のトレンチの内壁に第2の絶縁膜が形成され、前記第2の絶縁膜が形成された前記第2のトレンチ内に前記半導体領域と非整流性接触する第2の導電体層が埋め込まれている半導体装置の製造方法であって、前記炭化ケイ素半導体基板の一主面に第1のマスクにより高濃度の第2導電型の半導体領域を形成する工程と、前記第1のマスクの両側に第2のマスクを形成し、前記第1のマスク及び前記第2のマスクをマスクとして前記一主面上の前記第1のトレンチを形成すべき領域の両側に前記第2のトレンチを形成する工程と、を有することを特徴とする半導体装置の製造方法。ところで、特許文献1に記載された構造では、第2のトレンチの内面全体をp型のイオン注入領域で覆わなければならず、そのため、特殊なイオン注入が必要になり、一般的ではない。また、特許文献2に記載された構造では、p型のイオン注入領域の上に、さらにエピタキシャル再成長層を形成しなければならず、特殊なイオン注入に加えてエピタキシャル再成長が必要になる。また、特許文献3、4に記載された構造では、SiC半導体基板を用いていることから、オーム性接触を得るためには高温のコンタクトアニール処理が必要であるが、第2のトレンチの内壁面に形成されたショットキー障壁は、一般に、高温のコンタクトアニール処理を経ると整流性を失うという問題点がある。このような問題を避けるには、第2のトレンチを形成して高温のコンタクトアニール処理を施した後に、第2のトレンチ内にコンタクトメタルを成膜するという手順をとることが考えられる。具体的には、特許文献3、4の構造を実現するプロセスとして、ボディ領域、ソースコンタクト領域及びボディーコンタクト領域を形成したSiC基板上に、第1及び第2のトレンチを形成し、この第1のトレンチ内壁面にゲート酸化膜を成膜し、このゲート酸化膜の上にゲート電極を埋め込み、このゲート電極上に層間絶縁膜を成膜し、さらに、コンタクトメタルを成膜しパターニングして、第2のトレンチの内壁面からコンタクトメタルを除去してコンタクトアニールを施し、その後、第2のトレンチの内壁面にショットキーメタルを成膜し、コンタクトメタルとショットキーメタルの上にAl等の金属を成膜する、というプロセスを採用可能とも考えられる。しかしながら、上記のようなプロセスを採用した場合、第2のトレンチの内壁面からコンタクトメタルを除去する際に内壁面にコンタクトメタルが残ってしまうと、次のコンタクトアニールを施す工程において、コンタクトメタルが第2のトレンチの内壁面に接触している部分で意図せず障壁高さの低いショットキー接触が形成されてしまうこととなり、この障壁高さの低いショットキー接触が原因でリーク電流が増大し、実効的な耐圧が低下する虞がある。本発明は、上記の課題を解決するためになされたものであって、ゲート絶縁膜に過剰な電界が印加されないようにするために、特殊なイオン注入やエピタキシャル再成長を用いることなく、障壁高さが低いショットキー障壁が形成される虞もない半導体装置及びその製造方法を提供することを目的とする。本発明者は、上記の課題を解決するために鋭意検討を重ねた結果、第1導電型の炭化ケイ素半導体基板の一主面に、絶縁膜を介して導電体層が埋め込まれた第1のトレンチを形成し、前記第1のトレンチの両側に、前記第1のトレンチより深さが深い第2のトレンチを形成し、前記第2のトレンチの底部に高濃度の第2導電型の半導体領域を形成するとともに、前記第2のトレンチの内壁に絶縁膜を形成し、前記絶縁膜が形成された前記第2のトレンチ内に前記半導体領域と非整流性接触する導電体層を埋め込む構成とすれば、第2のトレンチの底部の半導体領域と第2のトレンチの側面のMOS構造により第2のトレンチの間隙がピンチオフされ、よって、第1のトレンチに形成された第1の絶縁膜に過剰な電界が印加される虞が無くなり、さらに、第2のトレンチの内壁に形成された第2の絶縁膜により、ショットキー障壁の高さが低下する虞が無くなり、第2のトレンチの間隙の半導体領域との間のリーク電流が抑制され、実効的な耐圧が低下することもないことを見出し、本発明を完成するに至った。すなわち、本発明の請求項1記載の半導体装置は、第1導電型の炭化ケイ素半導体基板の一主面に、第1の絶縁膜を介して第1の導電体層が埋め込まれた第1のトレンチが形成され、前記第1のトレンチの両側に、前記第1のトレンチより深さが深い第2のトレンチが形成され、前記第2のトレンチの底部に高濃度の第2導電型の半導体領域が形成されるとともに、前記第2のトレンチの内壁に第2の絶縁膜が形成され、前記第2の絶縁膜が形成された前記第2のトレンチ内に前記半導体領域と非整流性接触する第2の導電体層が埋め込まれていることを特徴とする。この半導体装置では、第1のトレンチの両側に、この第1のトレンチより深さが深い第2のトレンチを形成し、この第2のトレンチの底部に高濃度の第2導電型の半導体領域を形成し、さらに、この第2のトレンチの内壁に第2の絶縁膜を形成し、この第2の絶縁膜が形成された第2のトレンチ内に第2の導電体層を埋め込む。これにより、第2のトレンチの底部の半導体領域と第2のトレンチの側面のMOS構造により第2のトレンチの間隙がピンチオフされ、よって、第1のトレンチに形成された第1の絶縁膜に過剰な電界が印加される虞が無くなる。また、第2のトレンチの内壁に第2の絶縁膜を形成したことにより、この第2の絶縁膜が第2のトレンチの間隙の半導体領域との間のリーク電流を抑制する。これにより、ショットキー障壁を設けた場合のようにショットキー障壁の高さが低くなる虞がなく、リーク電流が増大して実効的な耐圧が低下する虞もない。請求項2記載の半導体装置は、請求項1記載の半導体装置において、前記炭化ケイ素半導体基板の一主面上かつ前記第1のトレンチの両側に第1導電型の高濃度領域が形成され、前記第1導電型の高濃度領域の外側に第2導電型の高濃度領域が形成され、前記第2導電型の高濃度領域は、前記第1導電型の高濃度領域より下方に位置していることを特徴とする。この半導体装置では、第2導電型の高濃度領域を、第1導電型の高濃度領域より下方に位置したことにより、第2導電型の高濃度領域と第2のトレンチとをセルフアラインで形成することが可能になり、工程を簡略化することが可能になる。請求項3記載の半導体装置は、請求項1または2記載の半導体装置において、前記一主面の法線方向から見た場合の前記第1導電型の高濃度領域と前記第2導電型の高濃度領域との境界は、前記第2のトレンチが前記一主面に沿って延在する方向に対して傾斜していることを特徴とする。この半導体装置では、一主面の法線方向から見た場合の第1導電型の高濃度領域と第2導電型の高濃度領域との境界を、第2のトレンチが前記一主面に沿って延在する方向に対して傾斜したことにより、第2導電型の高濃度領域の面積を十分に確保した状態で、この第2導電型の高濃度領域を前記一主面に収めることが可能になる。請求項4記載の半導体装置の製造方法は、第1導電型の炭化ケイ素半導体基板の一主面に、第1の絶縁膜を介して第1の導電体層が埋め込まれた第1のトレンチが形成され、前記第1のトレンチの両側に、前記第1のトレンチより深さが深い第2のトレンチが形成され、前記第2のトレンチの底部に高濃度の第2導電型の半導体領域が形成されるとともに、前記第2のトレンチの内壁に第2の絶縁膜が形成され、前記第2の絶縁膜が形成された前記第2のトレンチ内に前記半導体領域と非整流性接触する第2の導電体層が埋め込まれている半導体装置の製造方法であって、前記炭化ケイ素半導体基板の一主面に第1のマスクにより高濃度の第2導電型の半導体領域を形成する工程と、前記第1のマスクの両側に第2のマスクを形成し、前記第1のマスク及び前記第2のマスクをマスクとして前記一主面上の前記第1のトレンチを形成すべき領域の両側に前記第2のトレンチを形成する工程と、を有することを特徴とする。この半導体装置の製造方法では、炭化ケイ素半導体基板の一主面に第1のマスクにより高濃度の第2導電型の半導体領域を形成する工程と、第1のマスクの両側に第2のマスクを形成し、第1のマスク及び第2のマスクをマスクとして一主面上の第1のトレンチを形成すべき領域の両側に第2のトレンチを形成する工程と、を有することにより、高濃度の第1導電型の半導体領域と、第2のトレンチとを、セルフアラインで形成することが可能になる。また、これらの工程では、特殊なイオン注入やエピタキシャル再成長の工程が不要になる。これにより、工程の短縮、製造設備の簡単化及び製造コストの削減が可能になる。本発明の請求項1記載の半導体装置によれば、第1のトレンチの両側に、この第1のトレンチより深さが深い第2のトレンチを形成し、この第2のトレンチの底部に高濃度の第2導電型の半導体領域を形成し、さらに、この第2のトレンチの内壁に第2の絶縁膜を形成し、この第2の絶縁膜が形成された第2のトレンチ内に第2の導電体層を埋め込んだので、第2のトレンチの底部の半導体領域と第2のトレンチの側面のMOS構造により第2のトレンチの間隙がピンチオフされ、第1のトレンチに形成された第1の絶縁膜に過剰な電界が印加されるのを防止することができる。また、第2のトレンチの内壁に第2の絶縁膜を形成したので、この第2の絶縁膜により第2のトレンチの間隙の半導体領域との間のリーク電流を抑制することができる。したがって、ショットキー障壁を設けた場合のようにショットキー障壁の高さが低くなる虞がなくなり、リーク電流が増大して実効的な耐圧が低下する虞もなくなる。請求項2記載の半導体装置によれば、炭化ケイ素半導体基板の一主面上かつ第1のトレンチの両側に第1導電型の高濃度領域を形成し、この第1導電型の高濃度領域の外側に第2導電型の高濃度領域を形成し、この第2導電型の高濃度領域を第1導電型の高濃度領域より下方に位置したので、第2導電型の高濃度領域と第2のトレンチとをセルフアラインで形成することができる。したがって、工程を簡略化することができる。請求項3記載の半導体装置によれば、一主面の法線方向から見た場合の第1導電型の高濃度領域と第2導電型の高濃度領域との境界を、第2のトレンチが一主面に沿って延在する方向に対して傾斜したので、第2導電型の高濃度領域の面積を十分に確保した状態で、この第2導電型の高濃度領域を一主面に収めることができる。請求項4記載の半導体装置の製造方法によれば、炭化ケイ素半導体基板の一主面に第1のマスクにより高濃度の第2導電型の半導体領域を形成する工程と、第1のマスクの両側に第2のマスクを形成し、第1のマスク及び第2のマスクをマスクとして一主面上の第1のトレンチを形成すべき領域の両側に第2のトレンチを形成する工程と、を有するので、高濃度の第2導電型の半導体領域と、第2のトレンチとを、セルフアラインで形成することができる。また、これらの工程では、特殊なイオン注入やエピタキシャル再成長の工程が不要になるので、工程の短縮、製造設備の簡単化及び製造コストの削減を図ることができる。本発明の半導体装置及びその製造方法を実施するための形態について説明する。なお、この形態は、発明の趣旨をより良く理解させるために具体的に説明するものであり、特に指定のない限り、本発明を限定するものではない。[第1の実施形態]図1は、本発明の第1の実施形態のトレンチ構造型のMOSFETを示す平面図、図2は、図1のA-A線に沿う断面図である。図において、符号21は本実施形態のMOSFETであり、n型第1導電型の高濃度のドレイン領域であるSiC基板22上に、例えば不純物濃度が7×1015cm-3のn型の低濃度のドリフト層23、例えば不純物濃度が2×1017cm-3のp型第2導電型のボディ層24が順次積層された構成である。このSiC半導体基板22の表面一主面側には、第1のトレンチ26が形成され、このトレンチ26内には、ゲート絶縁膜第1の絶縁膜27を介してゲート電極第1の導電体層28が埋め込まれ、ゲート絶縁膜27及びゲート電極28を覆うように層間絶縁膜29が形成されている。このトレンチ26の両側には、このトレンチ26より深さが深い第2のトレンチ30が形成されている。このボディ層24上の第1のトレンチ26の上端部の両側の平面視帯状の領域31には、例えば不純物濃度が2×1020cm-3のn型の高濃度のソースコンタクト領域第1導電型の高濃度領域32が略帯状に形成され、この平面視帯状の領域31内かつソースコンタクト領域32の外側には、平面視直角二等辺三角形の例えば不純物濃度が5×1019cm-3のp型の高濃度のボディーコンタクト領域第2導電型の高濃度領域33が形成されている。このSiC半導体基板22の表面の法線方向図1中、紙面に垂直な方向から見た場合のソースコンタクト領域32とボディーコンタクト領域33との境界34は、トレンチ30がSiC半導体基板22の表面に沿って延在する方向図1中、矢印方向に対して45°に傾斜している。一方、トレンチ30の底部には、例えば不純物濃度が5×1019cm-3の高濃度のp型の半導体層半導体領域41が形成されるとともに、このトレンチ30の内壁に側壁絶縁膜第2の絶縁膜42が形成され、さらに、このトレンチ30内には半導体層41と非整流性接触する金属性導電体層第2の導電体層43が埋め込まれている。この金属性導電体層43は、チタン、アルミニウム等の導電性金属により構成されている。そして、層間絶縁膜29、ソースコンタクト領域32、ボディーコンタクト領域33及び金属性導電体層43を覆うようにソース電極44が形成され、さらに、SiC半導体基板22の裏面にはドレイン電極45が形成されている。このMOSFET21では、トレンチ26の両側に、このトレンチ26より深さが深いトレンチ30を形成し、このトレンチ30の底部に高濃度のp型の半導体層41を形成し、さらに、このトレンチ30の内壁に側壁絶縁膜42を形成し、この側壁絶縁膜42が形成されたトレンチ30内に半導体層41と非整流性接触する金属性導電体層43を埋め込んだので、半導体層41とトレンチ30の側面のMOS構造によりトレンチ30の間隙がピンチオフされ、よって、トレンチ30に形成されたゲート絶縁膜27に過剰な電界が印加される虞が無くなる。また、トレンチ30の内壁に側壁絶縁膜42を形成したことにより、この側壁絶縁膜42がトレンチ30の間隙の半導体層41との間のリーク電流を抑制する。これにより、ショットキー障壁を設けた場合のようにショットキー障壁の高さが低くなる虞がなく、リーク電流が増大して実効的な耐圧が低下する虞もない。また、ソースコンタクト領域32とボディーコンタクト領域33との境界34を、トレンチ30がSiC半導体基板22の表面に沿って延在する方向図1中、矢印方向に対して45°に傾斜したことにより、ボディーコンタクト領域33の面積を十分に確保した状態で、このボディーコンタクト領域33をSiC半導体基板22の表面の平面視帯状の領域31に収めることが可能になる。次に、本実施形態のMOSFET21の製造方法について、図3乃至図5に基づき説明する。まず、図3aに示すように、SiC基板22上に、エピタキシャル成長によりn型の低濃度のドリフト層23、エピタキシャル成長またはイオン注入によりp型のボディ層24を順次形成した後、リンのイオン注入によりソースコンタクト領域51を形成し、アルミニウムのイオン注入によりボディーコンタクト領域52を形成する。ここで、後述するトレンチエッチングの際にイオン注入領域が酸化やサイドエッチング等により変形する虞がある場合には、ここで、一旦、活性化アニール処理を施してもよい。次いで、図3bに示すように、ソースコンタクト領域51及びボディーコンタクト領域52を覆うようにプロテクション層53を成膜し、このプロテクション層53をパターニングしてボディーコンタクト領域52上の所定位置にトレンチ30形成用の開口を形成し、これをマスクとして、ボディーコンタクト領域52の所定位置に、ボディーコンタクト領域52及びボディ層24を貫通してドリフト層23に達するトレンチ30を形成する。次いで、図3cに示すように、トレンチ30内及びプロテクション層53を覆うように側壁保護膜54を形成する。次いで、側壁保護膜54のうちトレンチ30の底部のみを除去し、残った側壁保護膜54及びプロテクション層53をマスクとして、トレンチ30の底部にアルミニウムのイオン注入により高濃度のp型の半導体層41を形成する。その後、側壁保護膜54及びプロテクション層53を除去する。次いで、図4aに示すように、ソースコンタクト領域51のトレンチ26を形成すべき位置に開口を有するマスクを用いて、ソースコンタクト領域51及びボディ層24を貫通してドリフト層23に達する深さが浅いトレンチ26を形成する。これにより、ソースコンタクト領域51はソースコンタクト領域32となり、ボディーコンタクト領域52はボディーコンタクト領域33となる。このトレンチ26を形成した後、必要に応じてトレンチ形状改善アニールを施してもよい。次いで、活性化アニール処理を施す。活性化アニール処理は、Arガス単独の雰囲気、またはArガスにSiH4等を微量添加した雰囲気中、1650°C~1800°Cにて行う。この活性化アニール処理は、上記のトレンチ形状改善アニールと兼用してもよい。また、トレンチ26の形状と干渉する場合には、側壁保護膜54を除去した後に活性化アニール処理を行ってもよい。次いで、図4bに示すように、熱処理により、トレンチ26、30内及びソースコンタクト領域32及びボディーコンタクト領域33を覆うように酸化膜61を形成し、この酸化膜61上にポリシリコン62を成膜する。この成膜後、必要に応じて熱処理を施してもよい。この場合、トレンチ30の開口の面積は、トレンチ26の開口の面積より広いので、トレンチ26内はポリシリコン62で完全に埋められているものの、トレンチ30内は完全に埋められていない。そこで、等方性エッチングによりエッチバックを行うと、トレンチ30内のポリシリコン62はエッチバックにより消滅する。よって、図4cに示すように、トレンチ26内には、ゲート絶縁膜27を介してポリシリコン62からなるゲート電極28が埋め込まれることとなる。次いで、図5aに示すように、トレンチ30内、ゲート絶縁膜27、ゲート電極28、ソースコンタクト領域32及びボディーコンタクト領域33を覆うように、プラズマCVD等を用いて酸化ケイ素SiO2からなる絶縁膜64を形成する。このとき、トレンチ30内には、所定の厚み、例えば0.5μmの絶縁膜が形成され、ゲート電極28上には、それより厚みのある絶縁膜が形成されることとなる。ゲート電極28上の絶縁膜は層間絶縁膜29として利用される。次いで、絶縁膜64上にポリシリコン65を成膜させ、次いで、このポリシリコン65にエッチバックを施し、トレンチ30内にポリシリコン65を埋め込む。次いで、絶縁膜64及びポリシリコン65上に、フォトレジストによりコンタクトホール用マスク66を形成する図5a。次いで、コンタクトホール用マスク66を用いてポリシリコン65をエッチングにより除去し、次いで、ドライエッチングを用いたSiO2の異方性エッチングにより絶縁膜64やマスク66に対して選択的にエッチングし、トレンチ30の底部、ソースコンタクト領域32の一部及びボディーコンタクト領域33上の絶縁膜を除去し、図5bに示すように、半導体層41を露出させる。これにより、ゲート絶縁膜27及びゲート電極28を覆う絶縁膜は層間絶縁膜29となり、トレンチ30内の絶縁膜は側壁絶縁膜42となる。次いで、層間絶縁膜29上、ソースコンタクト領域32の一部上、及びボディーコンタクト領域33上、並びにトレンチ30内にチタン、ニッケル等の導電性金属を成膜した後、例えば、1000°Cといった高温で熱処理することにより、ソースコンタクト領域32、ボディーコンタクト領域33、及び半導体層41に非整流性接触するソース電極44と金属性導電体層43の最下部とを形成する。裏面にも同様にして、ドレイン電極45の一部を成膜する。このドレイン電極45における熱処理は、上記の導電性金属の熱処理と同時におこなってもよい。次いで、表面にさらにチタン、アルミニウム等の導電性金属を成膜することにより、ソース電極44及びトレンチ30内の金属性導電体層43を形成する。裏面にさらに導電性金属を成膜することにより、ドレイン電極45の残りを形成する。以上により、本実施形態のMOSFET21を作製することができる。本実施形態のトレンチ構造型のMOSFET21によれば、SiC半導体基板22にトレンチ26を形成し、このトレンチ26内にゲート絶縁膜27を介してゲート電極28を埋め込み、このトレンチ26の両側に、このトレンチ26より深さが深いトレンチ30を形成し、このトレンチ30の底部に高濃度のp型の半導体層41を形成し、このトレンチ30の内壁に側壁絶縁膜42を形成し、さらに、このトレンチ30内に半導体層41と非整流性接触する金属性導電体層43を埋め込んだので、トレンチ30の底部の半導体層41と側面のMOS構造によりトレンチ30の間隙がピンチオフされることとなり、よって、トレンチ26に形成されたゲート絶縁膜27に過剰な電界が印加されるのを防止することができる。トレンチ30の内壁に側壁絶縁膜42を形成したので、この側壁絶縁膜42によりトレンチ30の間隙の半導体層41との間のリーク電流を抑制することができる。したがって、ショットキー障壁を設けた場合のようにショットキー障壁の高さが低くなる虞がなく、リーク電流が増大して実効的な耐圧が低下する虞もない。ソースコンタクト領域32とボディーコンタクト領域33との境界34を、トレンチ30がSiC半導体基板22の表面に沿って延在する方向図1中、矢印方向に対して45°となるように傾斜させたので、ボディーコンタクト領域33の面積を十分に確保した状態で、このボディーコンタクト領域33をSiC半導体基板22の表面の平面視帯状の領域31に収めることができる。本実施形態のトレンチ構造型のMOSFET21の製造方法によれば、トレンチ26内にゲート電極28を埋め込む前に、トレンチ30を、その底部がトレンチ26の底部より下方に位置するように形成して、その底部にp型の半導体領域41を形成することができる。[第2の実施形態]図6は、本発明の第2の実施形態のトレンチ構造型のMOSFETを示す平面図、図7は、図6のB-B線に沿う断面図である。本実施形態のトレンチ構造型のMOSFET71の構成が第1の実施形態のMOSFET21と異なる点は、第1の実施形態のMOSFET21では、ソースコンタクト領域32とボディーコンタクト領域33とを同一平面上に形成し、かつ、ソースコンタクト領域32とボディーコンタクト領域33との境界34を、トレンチ30がSiC半導体基板22の表面に沿って延在する方向図1中、矢印方向に対して45°に傾斜させたのに対し、本実施形態のMOSFET71では、トレンチ26の上端部の両側の平面視帯状の領域31に、n型の高濃度のソースコンタクト領域第1導電型の高濃度領域72及びp型の高濃度のボディーコンタクト領域第2導電型の高濃度領域73を、その延在方向図6中、矢印方向に互いに平行となるように、かつ、その延在方向の断面が段差となるように形成した点であり、その他の構成については第1の実施形態のMOSFET21と全く同様である。次に、本実施形態のMOSFET71の製造方法について、図8及び図9に基づき説明する。まず、図8aに示すように、SiC基板22上に、n型の低濃度のドリフト層23、エピタキシャル成長またはイオン注入によりp型のボディ層24を順次形成した後、リンのイオン注入によりソースコンタクト領域51を形成する。ここで、後述するSiCエッチングの際にイオン注入領域が酸化やサイドエッチング等により変質変形する虞がある場合には、ここで、一旦、活性化アニール処理を施してもよい。次いで、ソースコンタクト領域51上に、SiO2からなる第1のマスク81、SiNからなるエッチストップ膜82、SiO2からなる第2のマスク83を順次成膜する。次いで、これら第1のマスク81、エッチストップ膜82及び第2のマスク83を、ソースコンタクト領域51のうちボディーコンタクト領域73に対応する位置を含む外側の領域の表面が露出するようにパターニングし、マスク84とする。次いで、図8bに示すように、ソースコンタクト領域51の露出した部分をエッチングし、ボディ層24のうちボディーコンタクト領域73となる領域の表面を露出させる。次いで、SiO2からなる膜を成膜し、その後エッチバックして第3のマスク85とする。この場合、開口86は、第3のマスク85を形成したときに、マスク84の開口部のうち、上記のSiO2の開口部の側面での厚みに相当する部分を除いた部分に自動的に形成されることとなる。それゆえに、ボディーコンタクト領域73とトレンチ30は、セルフアラインすることとなる。次いで、図8cに示すように、第3のマスク85を用いて、ボディ層24の所定位置に、このボディ層24を貫通してドリフト層23に達するトレンチ30を形成する。次いで、図9aに示すように、側壁保護膜を成膜後、エッチバックし、トレンチ30の側壁に側壁保護膜54を形成するとともに、トレンチ30の底部及びボディ層24のうちボディーコンタクト領域73となる領域の表面を露出させる。次いで、図9bに示すように、第1のマスク81及びエッチストップ膜82をマスクとして、ボディ層24の露出した部分及びトレンチ30の底部にイオン注入を行い、ボディ層24の露出した部分にボディーコンタクト領域73を、トレンチ30の底部に半導体層41を、それぞれ形成する。次いで、熱リン酸を用いてエッチストップ膜82を除去し、BHFを用いて側壁保護膜54及び第1のマスク81を除去する。以降の工程を、図4a以降に示される第1の実施形態の製造方法に準じて行うことにより、本実施形態のMOSFET71を得ることができる。ただし、SiO2の異方性エッチングによりコンタクトホールを開口する際に、ソースコンタクト領域72の表面のみではなく、ソースコンタクト領域72より下方に位置するボディーコンタクト領域73の表面をも露出させる必要があるので、エッチバックの量は増加する。本実施形態のトレンチ構造型のMOSFET71においても、第1の実施形態のMOSFET21と同様の作用効果を奏することができる。さらに、第3のマスク85を用いて、ボディ層24の所定位置にトレンチ30を形成し、次いで、このトレンチ30の側壁に側壁保護膜54を形成し、マスク84及び側壁保護膜54をマスクとしてイオン注入を行い、ボディーコンタクト領域73及び半導体層41をそれぞれ形成するので、ボディーコンタクト領域73及び半導体層41を同時に形成することができる。したがって、工程を簡略化することができる。また、上記のようにボディーコンタクト領域73とトレンチ30がセルフアラインになるので、ボディーコンタクト領域73の面積を十分に確保した状態で、このボディーコンタクト領域73をSiC半導体基板22の表面の平面視帯状の領域31に収めることができる。なお、本発明のMOSFET21、71では、トレンチ30内に金属性導電体層43を埋め込んだ構成としたが、金属性導電体層43の替わりに導電性のポリシリコンを埋め込んだ構成としてもよい。また、金属性導電体層43に加えて、ソース電極44をも導電性のポリシリコンとしてもよい。