III族窒化物半導体電子デバイスであって、AlXGa1-XN0<X≦1からなる半導体表面の上に設けられ、第1のIII族窒化物半導体材料からなる第1の半導体層と、前記第1の半導体層の上に設けられ、第2のIII族窒化物半導体材料からなる第2の半導体層と、前記第2の半導体層の上に設けられたゲート電極と、を備え、前記第2の半導体層は、前記第1のIII族窒化物半導体材料のバンドギャップより大きいバンドギャップを有し、前記第1のIII族窒化物半導体材料は前記AlXGa1-XNと異なり、前記第1の半導体層は歪みを内包する、III族窒化物半導体電子デバイス。III族窒化物半導体電子デバイスであって、AlXGa1-XN0<X≦1からなる半導体表面の上に設けられ、第1のIII族窒化物半導体材料からなる第1の半導体層と、前記第1のIII族窒化物半導体材料のバンドギャップより大きいバンドギャップを有する第2のIII族窒化物半導体材料からなる第2の半導体層と、前記第2の半導体層の上に設けられたゲート電極と、を備え、前記第2の半導体層は前記第1の半導体層の上に設けられ、前記第1のIII族窒化物半導体材料は前記AlXGa1-XNと異なり、前記第1の半導体層は、歪みを内包すると共に、前記半導体表面のAlXGa1-XNの上において格子緩和している、III族窒化物半導体電子デバイス。前記第2の半導体層の厚さは、無歪みの第1のIII族窒化物半導体材料の組成と、第2のIII族窒化物半導体材料の組成により規定される臨界膜厚より大きい、請求項1又は請求項2に記載されたIII族窒化物半導体電子デバイス。前記第1の半導体層はAlYGa1-YN0≦Y<1、Y<Z、Y<Xからなり、前記第2の半導体層はAlZGa1-ZN0<Z≦1、Z≦Xからなり、前記AlZGa1-ZNのアルミニウム組成は前記AlYGa1-YNのアルミニウム組成より大きく、前記AlYGa1-YNのアルミニウム組成は前記AlXGa1-XNのアルミニウム組成より小さい、請求項1~請求項3のいずれか一項に記載されたIII族窒化物半導体電子デバイス。前記III族窒化物半導体電子デバイスのチャネル層は前記第1の半導体層を含み、前記III族窒化物半導体電子デバイスのバリア層は前記第2の半導体層を含み、前記第1の半導体層は三元AlGaNからなり、前記第2の半導体層は三元AlGaNからなり、前記第1の半導体層のAlGaNは前記半導体主面のAlXGa1-XNに接合を成す、請求項1~請求項4のいずれか一項に記載されたIII族窒化物半導体電子デバイス。前記III族窒化物半導体電子デバイスのチャネル層は前記第1の半導体層を含み、前記III族窒化物半導体電子デバイスのバリア層は前記第2の半導体層を含み、前記第1の半導体層は二元GaNからなり、前記第2の半導体層は三元AlGaNからなり、前記第1の半導体層のGaNは前記半導体主面のAlXGa1-XNに接合を成す、請求項1~請求項5のいずれか一項に記載されたIII族窒化物半導体電子デバイス。前記第1の半導体層は前記第2の半導体層とヘテロ接合を成し、前記第2の半導体層は前記第1の半導体層の上にコヒーレントに設けられている、請求項1~請求項6のいずれか一項に記載されたIII族窒化物半導体電子デバイス。前記第1の半導体層はAlYGa1-YN0≦Y<1、Y<Z、Y<Xからなり、前記第1の半導体層は格子緩和率Rを有しており、前記格子緩和率RはdAlYGa1-YN-dAlXGa1-XN/d0AlYGa1-YN-d0AlXGa1-XNで規定され、ここで、前記d0AlYGa1-YNは無歪みのAlYGa1-YNの格子定数を示し、前記d0AlXGa1-XNは無歪みのAlXGa1-XNの格子定数を示し、前記dAlYGa1-YNは、当該III族窒化物半導体電子デバイスにおけるAlYGa1-YNの格子定数を示し、前記dAlXGa1-XNは当該III族窒化物半導体電子デバイスにおける格子定数を示し、前記格子緩和率Rはゼロより大きく、0.9以下である、請求項1~請求項7のいずれか一項に記載されたIII族窒化物半導体電子デバイス。前記第1の半導体層はAlYGa1-YN0≦Y<1、Y<Z、Y<Xからなり、前記第1の半導体層は格子緩和率Rを有しており、前記格子緩和率RはdAlYGa1-YN-dAlXGa1-XN/d0AlYGa1-YN-d0AlXGa1-XNで規定され、ここで、前記d0AlYGa1-YNは無歪みのAlYGa1-YNの格子定数を示し、前記d0AlXGa1-XNは無歪みのAlXGa1-XNの格子定数を示し、前記dAlYGa1-YNは、当該III族窒化物半導体電子デバイスにおけるAlYGa1-YNの格子定数を示し、前記dAlXGa1-XNは当該III族窒化物半導体電子デバイスにおける格子定数を示し、前記格子緩和率Rはゼロより大きく、0.8以下である、請求項1~請求項8のいずれか一項に記載されたIII族窒化物半導体電子デバイス。前記第1及び第2の半導体層を搭載する支持基体を更に備え、前記支持基体は前記半導体表面を有し、前記支持基体は前記AlXGa1-XNから構成された基板からなる、請求項1~請求項9のいずれか一項に記載されたIII族窒化物半導体電子デバイス。前記第1及び第2の半導体層を搭載する支持基体を更に備え、前記支持基体は、前記半導体表面を提供するIII族窒化物層と、前記AlXGa1-XNと異なる材料からなる支持体とを含み、前記III族窒化物層は前記支持体の上に搭載される、請求項1~請求項9のいずれか一項に記載されたIII族窒化物半導体電子デバイス。前記AlXGa1-XNはAlNである、請求項1~請求項11のいずれか一項に記載されたIII族窒化物半導体電子デバイス。前記AlXGa1-XNの前記半導体表面はc面を有する、請求項1~請求項12のいずれか一項に記載されたIII族窒化物半導体電子デバイス。前記第1の半導体層はAlYGa1-YN0≦Y<1、Y<Z、Y<Xからなり、前記第2の半導体層はAlZGa1-ZN0<Z≦1、Z≦Xからなり、前記第2の半導体層と前記第1の半導体層のアルミニウム組成の差が、0.17以上であり、前記第2の半導体層の厚さが140nmより大きい、請求項1~請求項13のいずれか一項に記載されたIII族窒化物半導体電子デバイス。前記第1の半導体層はAlYGa1-YN0≦Y<1、Y<Z、Y<Xからなり、前記第2の半導体層はAlZGa1-ZN0<Z≦1、Z≦Xからなり、前記第2の半導体層と前記第1の半導体層のアルミニウム組成の差が、0.22以上であり、前記第2の半導体層の厚さが92nmより大きい、請求項1~請求項13のいずれか一項に記載されたIII族窒化物半導体電子デバイス。前記第1の半導体層はAlYGa1-YN0≦Y<1、Y<Z、Y<Xからなり、前記第2の半導体層はAlZGa1-ZN0<Z≦1、Z≦Xからなり、前記第2の半導体層と前記第1の半導体層のアルミニウム組成の差が、0.37以上であり、前記第2の半導体層の厚さが30nmより大きい、請求項1~請求項13のいずれか一項に記載されたIII族窒化物半導体電子デバイス。III族窒化物半導体電子デバイスのためのエピタキシャル基板であって、AlXGa1-XN0<X≦1からなる半導体表面を有する基板と、前記半導体表面の上に設けられ、第1のIII族窒化物半導体材料からなり、チャネル層のための第1の半導体層と、前記第1の半導体層の上に設けられ、バリア層のための第2の半導体層と、を備え、前記第2の半導体層は前記第1のIII族窒化物半導体材料のバンドギャップより大きいバンドギャップを有する第2のIII族窒化物半導体材料からなり、前記第1のIII族窒化物半導体材料は前記AlXGa1-XNと異なり、前記第1の半導体層は歪みを内包する、エピタキシャル基板。III族窒化物半導体電子デバイスのためのエピタキシャル基板であって、AlXGa1-XN0<X≦1からなる半導体表面を有する基板と、前記半導体表面の上に設けられ、第1のIII族窒化物半導体材料からなり、チャネル層のための第1の半導体層と、前記第1の半導体層の上に設けられ、バリア層のための第2の半導体層と、を備え、前記第2の半導体層は前記第1のIII族窒化物半導体材料のバンドギャップより大きいバンドギャップを有する第2のIII族窒化物半導体材料からなり、前記第1のIII族窒化物半導体材料は前記AlXGa1-XNと異なり、前記第1の半導体層は、歪みを内包すると共に、前記半導体表面のAlXGa1-XNの上において格子緩和している、エピタキシャル基板。前記第2の半導体層の厚さは、無歪みの第1のIII族窒化物半導体材料の組成と、第2のIII族窒化物半導体材料の組成により規定される臨界膜厚より大きい、請求項17又は請求項18に記載されたエピタキシャル基板。前記基板は前記AlXGa1-XNからなる、請求項17~請求項19のいずれか一項に記載されたエピタキシャル基板。前記基板は、前記半導体表面を提供するIII族窒化物層と、前記AlXGa1-XNと異なる材料からなる支持体とを含み、前記III族窒化物層は前記支持体の上に搭載される、請求項17~請求項19のいずれか一項に記載されたエピタキシャル基板。前記AlXGa1-XNはAlNである、請求項17~請求項21のいずれか一項に記載されたエピタキシャル基板。前記第1の半導体層はAlYGa1-YN0≦Y<1、Y<Z、Y<Xからなり、前記第1の半導体層は格子緩和率Rを有しており、前記格子緩和率RはdAlYGa1-YN-dAlXGa1-XN/d0AlYGa1-YN-d0AlXGa1-XNで規定され、前記格子緩和率Rはゼロより大きく、0.9以下である、請求項17~請求項22のいずれか一項に記載されたエピタキシャル基板。前記第1の半導体層はAlYGa1-YN0≦Y<1、Y<Z、Y<Xからなり、前記第1の半導体層は格子緩和率Rを有しており、前記格子緩和率RはdAlYGa1-YN-dAlXGa1-XN/d0AlYGa1-YN-d0AlXGa1-XNで規定され、前記格子緩和率Rはゼロより大きく、0.8以下である、請求項17~請求項23のいずれか一項に記載されたエピタキシャル基板。前記第1の半導体層はAlYGa1-YN0≦Y<1、Y<Z、Y<Xからなり、前記第2の半導体層はAlZGa1-ZN0<Z≦1、Z≦Xからなり、前記第2の半導体層と前記第1の半導体層のアルミニウム組成の差が、0.17以上であり、前記第2の半導体層の厚さが140nmより大きい、請求項17~請求項24のいずれか一項に記載されたエピタキシャル基板。前記第1の半導体層はAlYGa1-YN0≦Y<1、Y<Z、Y<Xからなり、前記第2の半導体層はAlZGa1-ZN0<Z≦1、Z≦Xからなり、前記第2の半導体層と前記第1の半導体層のアルミニウム組成の差が、0.22以上であり、前記第2の半導体層の厚さが92nmより大きい、請求項17~請求項24のいずれか一項に記載されたエピタキシャル基板。前記第1の半導体層はAlYGa1-YN0≦Y<1、Y<Z、Y<Xからなり、前記第2の半導体層はAlZGa1-ZN0<Z≦1、Z≦Xからなり、前記第2の半導体層と前記第1の半導体層のアルミニウム組成の差が、0.37以上であり、前記第2の半導体層の厚さが30nmより大きい、請求項17~請求項24のいずれか一項に記載されたエピタキシャル基板。III族窒化物半導体電子デバイスを作製する方法であって、AlXGa1-XN0<X≦1からなる半導体表面の上に、第1のIII族窒化物半導体材料からなる第1の半導体層を成長する工程と、前記第1の半導体層の上に第2の半導体層を成長する工程と、前記第2の半導体層を成長した後にゲート電極を形成する工程と、を備え、前記第1のIII族窒化物半導体材料は前記AlXGa1-XNと異なり、前記第2の半導体層は前記第1のIII族窒化物半導体材料のバンドギャップより大きいバンドギャップを有する第2のIII族窒化物半導体材料からなり、前記第1の半導体層は歪みを内包し、前記第1の半導体層の厚さは、無歪みの第1のIII族窒化物半導体材料の組成により規定される臨界膜厚より大きい、III族窒化物半導体電子デバイスを作製する方法。前記第1の半導体層はAlYGa1-YN0≦Y<1、Y<Z、Y<Xからなり、前記第2の半導体層はAlZGa1-ZN0<Z≦1、Z≦Xからなり、前記AlZGa1-ZNのアルミニウム組成は前記AlYGa1-YNのアルミニウム組成より大きく、前記AlYGa1-YNのアルミニウム組成は前記AlXGa1-XNのアルミニウム組成より小さい、請求項28に記載されたIII族窒化物半導体電子デバイスを作製する方法。非特許文献5に示されるように、GaN上に成長されるAlGaN膜の膜厚には、臨界膜厚とよばれる限界がある。その臨界膜厚を越えるAlGaN膜を成長するときには、AlGaN膜にクラックや欠陥が導入される。これ故に、AlGaNが例えば高電子移動度トランジスタのバリア層に用いられるとき、バリア層に可能な厚さの最大値も臨界膜厚によって規定される。非特許文献1~3のトランジスタにおいても、臨界膜厚の支配から逃れることはできず、これらの文献におけるトランジスタに適用されたバリア層のAl組成及び厚さは以下のものとなる。非特許文献1におけるAlGaNバリア層の厚さ及びAl組成は、それぞれ、20nm及び0.4である。非特許文献2におけるAlGaNキャップ層の厚さ及びAl組成は、それぞれ、25nm及び0.31である。非特許文献3におけるAlGaNチャネル層の厚さ及びAl組成は、それぞれ、25nm及び0.49である。発明者らの知見によれば、トランジスタのチャネル層とゲート電極との間に設けられる半導体層の厚さはその動作特性に影響する。それは、非特許文献4にも示されるように、窒化物半導体を用いたトランジスタを動作させる際、AlGaN表面の電荷層バーチャルゲートが、2次元電子の動きを妨げるため、両者の距離を離すことによって、2次元電子の動きを良好にすることが可能となる。よって、AlGaN表面の電荷層と、2次元電子の間を隔てる、この半導体層を、より厚くすることが望まれる。例えば、高電子移動度トランジスタでは、この厚い半導体層は電流コラプスに対する耐性を向上させる。また、ゲートリセス構造を有するトランジスタでは、厚い半導体層は、電流コラプスだけでなく、デバイス耐圧も向上させる。これらは、チャネル層からゲート電極を隔てる厚い半導体層の技術的寄与の一例である。本発明は、このような事情を鑑みて為されたものであり、半導体積層内の電流経路からゲート電極を隔てる半導体層を厚くできるIII族窒化物半導体電子デバイスを提供することを目的とする。また、本発明は、III族窒化物半導体電子デバイスのためのエピタキシャル基板を提供することを目的とする。さらに、本発明は、III族窒化物半導体電子デバイスを作製する方法を提供することを目的とする。本発明に係るIII族窒化物半導体電子デバイスは、aAlXGa1-XN0<X≦1からなる半導体表面の上に設けられ、第1のIII族窒化物半導体材料からなる第1の半導体層と、b前記第1のIII族窒化物半導体材料のバンドギャップより大きいバンドギャップを有する第2のIII族窒化物半導体材料からなる第2の半導体層と、c前記第2の半導体層の上に設けられたゲート電極とを備える。前記第2の半導体層は前記第1の半導体層の上に設けられ、前記第1のIII族窒化物半導体材料は前記AlXGa1-XNと異なり、前記第1の半導体層は歪みを内包する。また、前記第2の半導体層の厚さは、無歪みの第1のIII族窒化物半導体材料の組成と、第2のIII族窒化物半導体材料の組成により規定される臨界膜厚より大きくすることも可能である。上記のIII族窒化物半導体電子デバイスによれば、第1の半導体層は歪みを内包している。また、無歪みの第1のIII族窒化物半導体材料の組成と、第2のIII族窒化物半導体材料の組成により規定される臨界膜厚より大きい厚さを第2の半導体層が有することを可能とする。このとき、第1の半導体層は、下地のAlXGa1-XN半導体に対して格子整合しておらず、III族窒化物半導体電子デバイスにおける第1の半導体層の実際の格子定数例えばa軸方向の格子定数は、下地AlXGa1-XN半導体の格子定数例えばa軸方向の格子定数と異なる。また、第1の半導体層は歪みを内包するので、III族窒化物半導体電子デバイスにおける第1の半導体層の実際の格子定数例えばa軸方向の格子定数は、無歪みの第1のIII族窒化物半導体材料に固有の格子定数例えばa軸方向の格子定数、a0と異なる。つまり、III族窒化物半導体電子デバイスにおける第1の半導体層の実際の格子定数は、これらの格子定数の間の値を有する。このように歪みを内包した第1の半導体層上に第2の半導体層が設けられるので、第2の半導体の厚みは、従来の無歪みの場合の第1の半導体層上に第2の半導体層が設けられた場合の臨界厚みを越えた厚さとすることが可能となる。また、第2の半導体層が従来の臨界厚みを越えない場合であっても、従来のものと比較して第2の半導体層にかかる歪みが小さくなり、良好な結晶品質を得ることができる。本発明に係るIII族窒化物半導体電子デバイスは、aAlXGa1-XN0<X≦1からなる半導体表面の上に設けられ、第1のIII族窒化物半導体材料からなる第1の半導体層と、b前記第1のIII族窒化物半導体材料のバンドギャップより大きいバンドギャップを有する第2のIII族窒化物半導体材料からなる第2の半導体層と、c前記第2の半導体層の上に設けられたゲート電極とを備える。前記第2の半導体層は前記第1の半導体層の上に設けられ、前記第1のIII族窒化物半導体材料は前記AlXGa1-XNと異なり、前記第1の半導体層は、歪みを内包すると共に、前記半導体表面のAlXGa1-XNの上において格子緩和している。上記のIII族窒化物半導体電子デバイスによれば、第1の半導体層は、半導体表面のAlXGa1-XNの上において格子緩和している。したがって、第1の半導体層は、下地のAlXGa1-XN半導体に対して格子整合しておらず、III族窒化物半導体電子デバイスにおける第1の半導体層の実際の格子定数例えばa軸方向の格子定数は、下地AlXGa1-XN半導体の格子定数例えばa軸方向の格子定数と異なる。また、第1の半導体層は歪みを内包するので、完全に格子緩和しておらず、III族窒化物半導体電子デバイスにおける第1の半導体層の実際の格子定数例えばa軸方向の格子定数は、無歪みの第1のIII族窒化物半導体材料に固有の格子定数例えばa軸方向の格子定数、a0と異なる。つまり、III族窒化物半導体電子デバイスにおける第1の半導体層の実際の格子定数は、これらの格子定数の間の値を有する。この第1の半導体層上に、第2の半導体層が設けられるので、第2の半導体層の臨界膜厚は、第1の半導体層の格子定数と第2の半導体層の格子定数によって規定される。第2の半導体層の臨界膜厚は、下地のAlXGa1-XN半導体の格子定数から独立している。本発明に係るIII族窒化物半導体電子デバイスは、前記第1及び第2の半導体層を搭載する支持基体を更に備えることができる。前記支持基体は前記半導体表面を有し、前記支持基体は前記AlXGa1-XNからなることができる。このIII族窒化物半導体電子デバイスによれば、AlXGa1-XN支持基体上にIII族窒化物半導体電子デバイスのための半導体積層を設けることができる。本発明に係るIII族窒化物半導体電子デバイスは、前記第1及び第2の半導体層を搭載する支持基体を更に備えることができる。前記支持基体は、前記半導体表面を提供するIII族窒化物層と、前記AlXGa1-XNと異なる材料からなる支持体とを含み、前記III族窒化物層は前記支持体の上に搭載されることができる。このIII族窒化物半導体電子デバイスによれば、Si基板、サファイア基板、SiC基板、その他の基板上に設けられたAlXGa1-XNテンプレート上にIII族窒化物半導体電子デバイスのための半導体積層を設けることができる。本発明に係るIII族窒化物半導体電子デバイスのためのエピタキシャル基板は、aAlXGa1-XN0<X≦1からなる半導体表面を有する基板と、b前記半導体表面の上に設けられ、第1のIII族窒化物半導体材料からなり、チャネル層のための第1の半導体層と、c前記第1のIII族窒化物半導体材料のバンドギャップより大きいバンドギャップを有する第2のIII族窒化物半導体材料からなり、バリア層のための第2の半導体層とを備える。前記第2の半導体層は前記第1の半導体層の上に設けられ、前記第1のIII族窒化物半導体材料は前記AlXGa1-XNと異なり、前記第1の半導体層は歪みを内包する。また、前記第2の半導体層の厚さは、第2のIII族窒化物半導体材料の組成と、無歪みの第1のIII族窒化物半導体材料の組成とにより規定される臨界膜厚より大きくすることも可能である。このエピタキシャル基板は、基板上に設けられた半導体積層を備え、その半導体積層は、上記の第1及び第2の半導体層を含む。半導体積層は、ゲート電極を搭載可能なように設けられた主面を有する。この半導体積層において、第1の半導体層は歪みを内包する一方で、無歪みの第1のIII族窒化物半導体材料の組成と、第2のIII族窒化物半導体材料の組成とにより規定される臨界膜厚より大きい厚さを第2の半導体層は有することが可能である。この半導体積層では、第1の半導体層は、下地のAlXGa1-XN半導体に対して格子整合しておらず、エピタキシャル基板における第1の半導体層の実際の格子定数例えばa軸方向の格子定数は、下地AlXGa1-XN半導体の格子定数例えばa軸方向の格子定数と異なる。また、第1の半導体層は歪みを内包するので、エピタキシャル基板における第1の半導体層の実際の格子定数例えばa軸方向の格子定数は、無歪みの第1のIII族窒化物半導体材料に固有の格子定数例えばa軸方向の格子定数、a0と異なる。つまり、III族窒化物半導体電子デバイスにおける第1の半導体層の実際の格子定数は、これらの格子定数の間の値を有する。この第1の半導体層上に、第2の半導体層が設けられるので、第2の半導体層の臨界膜厚を規定する格子定数は、下地のAlXGa1-XN半導体の格子定数ではなく、第1の半導体層の実際の格子定数と第2の半導体層の格子定数によってのみ決定される。第2の半導体層の臨界膜厚は、下地のAlXGa1-XN半導体の格子定数から独立している。本発明に係るIII族窒化物半導体電子デバイスのためのエピタキシャル基板は、aAlXGa1-XN0<X≦1からなる半導体表面を有する基板と、bAlXGa1-XN0<X≦1からなる半導体表面の上に設けられ、第1のIII族窒化物半導体材料からなり、チャネル層のための第1の半導体層と、c前記第1のIII族窒化物半導体材料のバンドギャップより大きいバンドギャップを有する第2のIII族窒化物半導体材料からなり、バリア層のための第2の半導体層とを備える。前記第2の半導体層は前記第1の半導体層の上に設けられ、前記第1のIII族窒化物半導体材料は前記AlXGa1-XNと異なり、前記第1の半導体層は、歪みを内包すると共に、前記半導体表面のAlXGa1-XNの上において格子緩和している。このエピタキシャル基板は、基板上に設けられた半導体積層を備え、その半導体積層は、上記の第1及び第2の半導体層を含む。半導体積層は、ゲート電極を搭載可能なように設けられた主面を有する。この半導体積層において、第1の半導体層は、半導体表面のAlXGa1-XNの上において格子緩和している。したがって、第1の半導体層は、下地のAlXGa1-XN半導体に対して格子整合しておらず、エピタキシャル基板における第1の半導体層の実際の格子定数例えばa軸方向の格子定数は、下地AlXGa1-XN半導体の格子定数例えばa軸方向の格子定数と異なる。また、第1の半導体層は歪みを内包するので、完全に格子緩和しておらず、格子緩和した状態となっており、エピタキシャル基板における第1の半導体層の実際の格子定数例えばa軸方向の格子定数は、無歪みの第1のIII族窒化物半導体材料に固有の格子定数例えばa軸方向の格子定数、a0と異なる。つまり、III族窒化物半導体電子デバイスにおける第1の半導体層の実際の格子定数は、これらの格子定数の間の値を有する。この第1の半導体層上に、第2の半導体層が設けられるので、第2の半導体層の臨界膜厚を規定する格子定数は、下地のAlXGa1-XN半導体の格子定数ではなく、第1の半導体層の格子定数となる。第2の半導体層の臨界膜厚は、下地のAlXGa1-XN半導体の格子定数から独立している。本発明は、III族窒化物半導体電子デバイスを作製する方法に関する。この方法は、aAlXGa1-XN0<X≦1からなる半導体表面の上に、第1のIII族窒化物半導体材料からなる第1の半導体層を成長する工程と、b前記第1の半導体層の上に第2の半導体層を成長する工程と、c前記第2の半導体層を成長した後にゲート電極を形成する工程とを備える。前記第1のIII族窒化物半導体材料は前記AlXGa1-XNと異なり、前記第2の半導体層は前記第1のIII族窒化物半導体材料のバンドギャップより大きいバンドギャップを有する第2のIII族窒化物半導体材料からなり、前記第1の半導体層は歪みを内包している。前記第2の半導体層の厚さは、無歪みの第1のIII族窒化物半導体材料の組成と、第2のIII族窒化物半導体材料の組成により規定される臨界膜厚より大きくすることが可能である。上記の製造方法によれば、無歪みの第1のIII族窒化物半導体材料の組成と、第2のIII族窒化物半導材料の組成により規定される臨界膜厚より大きい膜厚の第2の層を有すると共に、歪みを内包する第1の半導体層を成長する。したがって、第1の半導体層は、下地のAlXGa1-XN半導体に対して格子整合しておらず、III族窒化物半導体電子デバイスにおける第1の半導体層の実際の格子定数例えばa軸方向の格子定数は、下地AlXGa1-XN半導体の格子定数例えばa軸方向の格子定数と異なる。また、第1の半導体層は歪みを内包するので、III族窒化物半導体電子デバイスにおける第1の半導体層の実際の格子定数例えばa軸方向の格子定数は、無歪みの第1のIII族窒化物半導体材料に固有の格子定数例えばa軸方向の格子定数、a0と異なる。つまり、III族窒化物半導体電子デバイスにおける第1の半導体層の実際の格子定数は、これらの格子定数の間の値を有する。次いで、この第1の半導体層上に、第2の半導体層を成長する。これ故に、第2の半導体層の臨界膜厚を規定する格子定数は、下地のAlXGa1-XN半導体の格子定数ではなく、第1の半導体層の格子定数となる。第2の半導体層の臨界膜厚は、下地のAlXGa1-XN半導体の格子定数から独立している。本発明に係る上記の形態では、前記第1の半導体層は歪みを内包する。前記第2の半導体層はAlZGa1-ZN0<Z≦1、Z≦Xからなり、前記第1の半導体層はAlYGa1-YN0≦Y<1、Y<Z、Y<Xからなり、前記第2の半導体層のAlZGa1-ZNの厚さは、無歪みの場合の前記AlYGa1-YNにより規定される臨界厚みより、大きくすることができる。この発明では、バリア層のための第2の半導体層に厚いAlZGa1-ZNを提供できる。本発明に係る上記の形態III族窒化物半導体電子デバイス、エピタキシャル基板、及びIII族窒化物半導体電子デバイスを作製する方法では、前記第1の半導体層はAlYGa1-YN0≦Y<1、Y<Z、Y<Xからなり、前記第2の半導体層はAlZGa1-ZN0<Z≦1、Z≦Xからなり、前記AlZGa1-ZNのアルミニウム組成は前記AlYGa1-YNのアルミニウム組成より大きく、前記AlYGa1-YNのアルミニウム組成は前記AlXGa1-XNのアルミニウム組成より小さい。この発明では、第1の半導体層がGaN又はAlGaNからなり、第2の半導体層は第1の半導体層のAl組成より大きいAlGaNからなる。第1の半導体層における実際の格子定数歪みを受けた状態の格子定数は、下地のAlXGa1-XNの格子定数と無歪みのAlYGa1-YNの格子定数との間の値を有し、この中間の格子定数を有する第1の半導体層上に第2の半導体層が設けられるので、中間の格子定数を基準に第2の半導体層の臨界膜厚が規定される。この第2の半導体層のAlZGa1-ZNの臨界膜厚は、AlYGa1-YNに固有の格子定数無歪みの場合の格子定数を基準にする臨界膜厚より大きくなる。本発明に係る上記の形態では、前記III族窒化物半導体電子デバイスのチャネル層は前記第1の半導体層を含み、前記III族窒化物半導体電子デバイスのバリア層は前記第2の半導体層を含み前記第1の半導体層は三元AlGaNからなり、前記第2の半導体層は三元AlGaNからなり、前記第1の半導体層のAlGaNは前記半導体主面のAlXGa1-XNに接合を成すことができる。この発明では、AlGaN/AlGaN系のヘテロ接合がIII族窒化物半導体電子デバイスに提供される。このヘテロ接合に二次元電子ガス層が形成される。この電子ガスは、AlGaNバリア層を介してゲート電極からの電界によって制御される。III族窒化物半導体電子デバイスは、厚いAlGaNバリア層により技術的寄与を受けることができる。本発明に係る上記の形態では、前記III族窒化物半導体電子デバイスのチャネル層は前記第1の半導体層を含み、前記III族窒化物半導体電子デバイスのバリア層は前記第2の半導体層を含み、前記第1の半導体層は二元GaNからなり、前記第2の半導体層は三元AlGaNからなり、前記第1の半導体層のGaNは前記半導体主面のAlXGa1-XNに接合を成すことができる。この発明では、AlGaN/GaN系のヘテロ接合がIII族窒化物半導体電子デバイスに提供される。このヘテロ接合に二次元電子ガス層が形成される。この電子ガスは、AlGaNバリア層を介してゲート電極からの電界によって制御される。III族窒化物半導体電子デバイスは、厚いAlGaNバリア層による技術的寄与を受けることができる。本発明に係る上記の形態では、前記第1の半導体層は前記第2の半導体層とヘテロ接合を成し、前記第2の半導体層は前記第1の半導体層の上にコヒーレントに設けられていることが好適である。この発明によれば、第2の半導体層は第1の半導体層の上にコヒーレントに設けられるので、第2の半導体層は第1の半導体層に対して緩和していない。第2の半導体層の格子定数例えばa軸方向の格子定数は第1の半導体層の格子定数例えばa軸方向の格子定数に実質的に等しい。上記のヘテロ接合に転位は導入されない。本発明に係る上記の形態では、前記第1の半導体層はAlYGa1-YN0≦Y<1、Y<Z、Y<Xからなり、前記第1の半導体層は格子緩和率Rを有しており、前記格子緩和率RはdAlYGa1-YN-dAlXGa1-XN/d0AlYGa1-YN-d0AlXGa1-XNで規定される。前記格子緩和率Rはゼロより大きく、0.9以下であることが好ましい。また、前記第1の半導体層はAlYGa1-YN0≦Y<1、Y<Z、Y<Xからなり、前記格子緩和率Rはゼロより大きく、0.8以下であることが好ましい。なお、ここで、d0AlYGa1-YNは無歪みの場合のAlYGa1-YNのa軸の格子定数であり、d0AlXGa1-XNは無歪みの場合のAlXGa1-XNのa軸の格子定数である。dAlYGa1-YNは、実際の歪み等を有している場合のAlYGa1-YNの格子定数である。なお、dAlXGa1-XNは実際のAlXGa1-XNのa軸の格子定数であるが、通常、これは、下地の層に用いているため、d0AlXGa1-XNとほぼ同じ値となる。本発明に係る上記の形態では、前記AlXGa1-XNはAlNであることが好適である。この発明は、低転位のAlNを支持基体として用いることができる。例えば貫通転位密度を低くできるAlNを下地半導体領域として利用できる。本発明に係る上記の形態では、前記AlXGa1-XNの前記半導体表面はc面を有することが好ましい。この発明は、第1の半導体層において、内部歪みの解放にc面方向のスベリを利用する。c面をスベリ面とする場合、格子不整合に基づく欠陥は、第1の半導体層の表面の方向には伝播しない。したがって、第1の半導体層と第2の半導体層とのヘテロ接合は、内部歪みの解放による欠陥の影響を直接に受けない。本発明に係る上記の形態では、前記第1の半導体層はAlYGa1-YN0≦Y<1、Y<Z、Y<Xからなり、前記第2の半導体層はAlZGa1-ZN0<Z≦1、Z≦Xからなり、前記第2の半導体層と前記第1の半導体層のアルミニウム組成の差が、0.17以上であり、前記第2の半導体層の厚さが140nmより大きいことが好ましい。また、本発明に係る上記の形態では、前記第1の半導体層はAlYGa1-YN0≦Y<1、Y<Z、Y<Xからなり、前記第2の半導体層はAlZGa1-ZN0<Z≦1、Z≦Xからなり、前記第2の半導体層と前記第1の半導体層のアルミニウム組成の差が、0.22以上であり、前記第2の半導体層の厚さが92nmより大きいことが好ましい。さらに、本発明に係る上記の形態では、前記第1の半導体層はAlYGa1-YN0≦Y<1、Y<Z、Y<Xからなり、前記第2の半導体層はAlZGa1-ZN0<Z≦1、Z≦Xからなり、前記第2の半導体層と前記第1の半導体層のアルミニウム組成の差が、0.37以上であり、前記第2の半導体層の厚さが30nmより大きいことが好ましい。本発明に係る作製方法では、前記第1のIII族窒化物半導体材料は前記AlXGa1-XNと異なり、前記第2の半導体層は前記第1のIII族窒化物半導体材料のバンドギャップより大きいバンドギャップを有する第2のIII族窒化物半導体材料からなり、前記第1の半導体層は歪みを内包する。前記第2の半導体層の厚さは、無歪みの第1のIII族窒化物半導体材料の組成と、第2のIII族窒化物半導体材料の組成とにより規定される臨界膜厚より大きくすることが可能である。本発明に係る作製方法では、前記第1の半導体層はAlYGa1-YN0≦Y<1、Y<Z、Y<Xからなり、前記第2の半導体層はAlZGa1-ZN0<Z≦1、Z≦Xからなり、前記AlZGa1-ZNのアルミニウム組成は前記AlYGa1-YNのアルミニウム組成より大きく、前記AlYGa1-YNのアルミニウム組成は前記AlXGa1-XNのアルミニウム組成より小さい。この作製方法によれば、第1の半導体層がGaN又はAlGaNからなり、第2の半導体層は第1の半導体層のAl組成より大きいAlGaNからなる。第1の半導体層における実際の格子定数歪みを受けた状態の格子定数は、下地のAlXGa1-XNの格子定数と無歪みのAlYGa1-YNの格子定数との間の値を有し、この中間の格子定数を有する第1の半導体層上に第2の半導体層が設けられるので、中間格子定数を基準に第2の半導体層の臨界膜厚が規定される。この第2の半導体層のAlZGa1-ZNの臨界膜厚は、AlYGa1-YNに固有の格子定数を基準にする臨界膜厚より大きくなる。以上説明したように、本発明によれば、半導体積層内の電流経路からゲート電極を隔てる半導体層を厚くできるIII族窒化物半導体電子デバイスが提供される。また、本発明によれば、III族窒化物半導体電子デバイスのためのエピタキシャル基板が提供される。さらに、本発明によれば、III族窒化物半導体電子デバイスを作製する方法が提供される。引き続いて、添付図面を参照しながら、本発明のIII族窒化物半導体電子デバイス、エピタキシャル基板、並びにエピタキシャル基板及びIII族窒化物半導体電子デバイスを作製する方法に係る実施の形態を説明する。可能な場合には、同一の部分には同一の符号を付する。図1は、本実施の形態に係るIII族窒化物半導体電子デバイス及びエピタキシャル基板を概略的に示す図面である。III族窒化物半導体電子デバイス11は、第1の半導体層13と、第2の半導体層15と、ゲート電極17とを備える。半導体積層19は第1の半導体層13及び第2の半導体層15を含む。半導体積層19は、ゲート電極17が接合可能なように設けられた主面19aを有することができる。第2の半導体層15は第1の半導体層13上に設けられる。ゲート電極17は第2の半導体層15の上に設けられている。第1の半導体層13は、第1のIII族窒化物半導体材料からなり、第1のIII族窒化物半導体材料は例えばAlGaN、GaN等であることができる。第1の半導体層13は、AlXGa1-XN0<X≦1からなる半導体表面21a上に設けられる。第2の半導体層15は第2のIII族窒化物半導体材料からなり、第2のIII族窒化物半導体材料は例えばAlGaN等であることができる。図1のb部に示されるように、第2のIII族窒化物半導体材料のバンドギャップE15は第1のIII族窒化物半導体材料のバンドギャップE13より大きい。第1の半導体層13の第1のIII族窒化物半導体材料はAlXGa1-XNと異なり、第1の半導体層13は歪みを内包する。また、第2の半導体層15の厚さT15は、無歪みの第1のIII族窒化物半導体材料の組成により規定される臨界膜厚より大きくすることも可能である。このIII族窒化物半導体電子デバイス11では、第1の半導体層13が歪みを内包するので、III族窒化物半導体電子デバイス11における第1の半導体層13の歪んだ第1のIII族窒化物半導体材料の格子定数d13例えばa軸方向の格子定数は、無歪みの第1のIII族窒化物半導体材料の格子定数d013例えばa軸方向の格子定数と異なる。また、第2の半導体層15は、無歪みの第1のIII族窒化物半導体材料の組成により規定される臨界膜厚より大きい厚さを有する。これ故に、第1の半導体層13は下地のAlXGa1-XN半導体に対して格子整合しておらず、第1の半導体層13の歪んだ第1のIII族窒化物半導体材料の格子定数d13例えばa軸方向の格子定数は、下地AlXGa1-XN半導体の格子定数d21例えばa軸方向の格子定数と異なる。つまり、III族窒化物半導体電子デバイス11における第1の半導体層13の歪んだ第1のIII族窒化物半導体材料の格子定数d13は、格子定数d21と格子定数d013との間の値を有する。この第1の半導体層13上に、第2の半導体層15が設けられるので、第2の半導体層15の臨界膜厚を規定する格子定数は、AlXGa1-XN半導体の格子定数ではなく、第1の半導体層13の格子定数d13となる。第2の半導体層15の臨界膜厚は、下地のAlXGa1-XN半導体の格子定数から独立している。また、III族窒化物半導体電子デバイス11では、第1の半導体層13は、歪みを内包すると共に、半導体表面21aのAlXGa1-XNの上において格子緩和している。III族窒化物半導体電子デバイス11では、第1の半導体層13は、半導体表面21aのAlXGa1-XNの上において格子緩和しているとき、第1の半導体層13は、下地のAlXGa1-XN半導体に対して格子整合しておらず、III族窒化物半導体電子デバイス11における第1の半導体層13の歪んだ第1のIII族窒化物半導体材料の格子定数d13例えばa軸方向の格子定数は、下地AlXGa1-XN半導体の格子定数d21例えばa軸方向の格子定数と異なる。また、第1の半導体層13は歪みを内包するので、完全に格子緩和しておらず、格子緩和した状態となっており、III族窒化物半導体電子デバイス11における第1の半導体層13の歪んだ第1のIII族窒化物半導体材料の格子定数d13例えばa軸方向の格子定数は、無歪みの第1のIII族窒化物半導体材料に固有の格子定数d013例えばa軸方向の格子定数と異なる。つまり、格子定数d13は、格子定数d21と格子定数d013との間の値を有する。格子緩和した第1の半導体層13上に、第2の半導体層15が設けられるので、第2の半導体層15の臨界膜厚を規定する格子定数は、第1の半導体層13の格子定数d13となる。第2の半導体層15の臨界膜厚は、下地のAlXGa1-XN半導体の格子定数から独立している。III族窒化物半導体電子デバイス11は、以下のように2つの場合に、半導体積層19内の電流経路からゲート電極17を隔てる半導体層15を厚くできる:第1の半導体層13は歪みを内包すると共に、無歪みの第1のIII族窒化物半導体材料の組成により規定される臨界膜厚より大きい厚さT15を第2の半導体層15は有する;第1の半導体層13は、歪みを内包すると共に、半導体表面21aのAlXGa1-XNに対して格子緩和している。第2の半導体層15は第1の半導体層13上にコヒーレントに設けられている。これ故に、第2の半導体層15は緩和していない。第2の半導体層15の格子定数d15例えばa軸方向の格子定数は第1の半導体層13の格子定数d13例えばa軸方向の格子定数に実質的に等しい。第1の半導体層13は第2の半導体層15とヘテロ接合27aを成しており、ヘテロ接合27aに転位が導入されない。III族窒化物半導体電子デバイス11は、第1及び第2の半導体層13、15を搭載する支持基体21を更に備えることができる。支持基体21は半導体表面21aを有し、半導体表面21aは座標系SのX軸方向及びY軸方向に延在する。第1及び第2の半導体層13、15は、支持基体21の半導体表面21aの法線方向Z軸方向に配置されている。本実施例では、第1の半導体層13は、半導体表面21aのAlXGa1-XNに接合27bを成す。支持基体21は、図1のc部に示されるように、AlXGa1-XNからなることができる。AlXGa1-XN支持基体上に、III族窒化物半導体電子デバイス11のための半導体積層19を設けることができる。或いは、図1のd部に示されるように、支持基体21は、半導体表面21aを提供するIII族窒化物層31aと、AlXGa1-XNと異なる異種材料からなる支持体31bとを含むことができる。III族窒化物層31aは支持体31b上に搭載される。このAlXGa1-XNテンプレート上に、III族窒化物半導体電子デバイス11のための半導体積層19を設けることができる。III族窒化物層31aはAlXGa1-XNからなる。支持体31bとして、例えばサファイア基板、SiC基板、Si基板等を用いることができる。また、当然のことながら、支持基体21として、AlN基板、AlGaN基板等の窒化物半導体基板を用いることも可能である。必要な場合には、支持基体21と第1及び第2の半導体層13、15との間に、III族窒化物半導体からなるバッファ層を設けることができ、このバッファ層は、AlXGa1-XNからなることが好ましい。このバッファ層は、半導体積層19内に設けることができる。III族窒化物半導体電子デバイス11のチャネル層及びバリア層は、それぞれ、第1の半導体層13及び第2の半導体層15を含む。第1の半導体層13は第2の半導体層15とヘテロ接合27aを形成する。ヘテロ接合27aには二次元電子ガス29が生成される。この二次元電子ガス29は、ゲート電極17からの電界によって制御される。また、ソース電極23及びドレイン電極25に電圧が印加されるとき、二次元電子ガス29によるチャネルに電流がドレイン電極25からソース電極23の方向に流れる。ソース電極23及びドレイン電極25はチャネル層に電気的に接続され、ソース電極23及びドレイン電極25は半導体積層19にオーミック接触J1、J2を成す。また、ゲート電極17は半導体積層19にショットキ接合JSを成す。図1のa部に示されるように、ゲート電極17、ソース電極23及びドレイン電極25は、半導体積層19の主面19a上において所定方向座標系SのY軸の方向に延在しており、ソース電極23、ゲート電極17及びドレイン電極25は上記の所定方向に直交する方向座標系SのX軸の方向に半導体積層19の主面19aにそって配置されている。図1のe部を参照すると、エピタキシャル基板EPが示されている。エピタキシャル基板EPは、エピタキシャ積層体20及び基板22を含む。エピタキシャル積層体20は基板22の主面22a上に設けられる。エピタキシャル積層体20は、半導体層13、15を含む半導体積層19と実質的に同じ構造を提供できる複数のIII族窒化物半導体層を含む。基板22は、支持基体21と実質的に同じ構造及び材料からなる。典型的な実施例では、エピタキシャル基板EPのエピタキシャ積層体20は、チャネル層のための第1の半導体層14第1の半導体層13に対応する、及びバリア層のための第2の半導体層16第2の半導体層15に対応するを備える。以下のような2つの場合に、III族窒化物半導体電子デバイス11のためのエピタキシャル基板EPに、半導体積層内の電流経路からゲート電極を隔てる厚い半導体層16を提供できる:第1の半導体層14は歪みを内包すると共に無歪みの第1のIII族窒化物半導体材料の組成と、第2のIII族窒化物半導体材料の組成により規定される臨界膜厚より大きい厚さを、第2のIII族窒化物半導体は有する;第1の半導体層14は、歪みを内包すると共に、半導体表面22aのAlXGa1-XNに対して格子緩和している。好適な実施例では、第1の半導体層13は歪みを内包するAlYGa1-YN0≦Y<1、Y<Z、Y<Xからなると共に、第2の半導体層15はAlZGa1-ZN0<Z≦1、Z≦Xからなる。第2の半導体層15のAlZGa1-ZNの厚さは、無歪みのAlYGa1-YNにより規定される臨界膜厚より大きくできる。バリアのための第2の半導体層15に厚いAlZGa1-ZNを提供できる。AlZGa1-ZNのアルミニウム組成はAlYGa1-YNのアルミニウム組成より大きく、AlYGa1-YNのアルミニウム組成はAlXGa1-XNのアルミニウム組成よりも小さい。この実施例では、第1の半導体層13がGaN又はAlGaNからなり、第2の半導体層15は第1の半導体層13のアルミニウム組成より大きいAlGaNからなる。第1の半導体層13の歪んだAlYGa1-YNの格子定数歪みを受けた格子定数は、下地のAlXGa1-XNの格子定数と無歪みのAlYGa1-YNの格子定数との間にある。この中間の格子定数を有する第1の半導体層13上に第2の半導体層15が設けられるので、中間格子定数を基準に第2の半導体層15の臨界膜厚が規定される。この第2の半導体層15のAlZGa1-ZNの臨界膜厚は、AlYGa1-YNに固有な無歪みの格子定数によって規定される臨界膜厚より大きくなる。実用的に重要な実施例では、AlXGa1-XNがAlNであることが好適である。このとき、低転位のAlNを支持基体として用いることができる。例えばAlNは1×108cm-2以下の貫通転位密度を有することができる。図2を参照しながら、第1の半導体層13、第2の半導体層15及び支持基体21の格子定数の関係を説明する。図2のa部及びb部において、横軸はGaNからAlNに向かうAl組成の増加と伴って変化する六方晶系III族窒化物のa軸の格子定数を示す。縦軸は、図1のa部に示された座標系のZ軸を示す。横軸には、AlXGa1-XNに固有の格子定数d0X、AlYGa1-YNに固有の格子定数d0Y、及びAlZGa1-ZNに固有の格子定数d0Zが示されている。これら固有の格子定数は、それぞれの材料に歪みがないことを意味する。図2のa部及びb部を参照すると、固有の格子定数d0X、d0Y及びd0Zを表す一点鎖線が縦軸に沿って描かれている。図2のa部は、III族窒化物半導体電子デバイス11のためのエピタキシャル構造ES1を示す。エピタキシャル構造ES1においては、第1の半導体層13は、歪みを内包すると共に、半導体表面21aのAlXGa1-XNの上において格子緩和している。第2の半導体層15は第1の半導体層13上にコヒーレントに設けられている。図2のb部は、III族窒化物半導体電子デバイス11とは別のIII族窒化物半導体電子デバイスのためのエピタキシャル構造ESCを示す。エピタキシャル構造ESCは、チャネル層のための第3の半導体層33第1の半導体層13に関連づけられる及びバリア層のための第4の半導体層35第1の半導体層15に関連づけられるを備える。第3の半導体層33はAlYGa1-YN0≦Y<1、Y<Z、Y<Xからなり、歪みを内包することの無いAlXGa1-XNの半導体表面21a上において完全に格子緩和している。第2の半導体層35はAlZGa1-ZN0<Z≦1、Z≦Xからなり、また第1の半導体層33上にコヒーレントに設けられている。図2のa部を参照すると、第1の半導体層13の格子定数d13は、固有の格子定数d0Yと固有の格子定数d0Xとの間の値を有する。これは、第1の半導体層13がAlXGa1-XNに格子整合せず、且つ完全に格子緩和もしていない、いわゆる中間緩和あるいは部分緩和の状態を有することを示す。なお、第1の半導体層13は圧縮歪みを受けた状態である。第2の半導体層15は、第1の半導体層13上にコヒーレントに設けられ、矢印ST1で示されるようにわずかな歪み引張り歪みを内包し、また第1の半導体層13の格子定数d13に等しい格子定数d15を有する。図2のb部を参照すると、半導体積層39は第3の半導体層33及び第4の半導体層35を含む。第3の半導体層33の格子定数d33は、固有の格子定数d0Yに等しい値を有する。これは、第3の半導体層33がAlXGa1-XNに格子整合せず、且つ完全に格子緩和していることを示す。第4の半導体層35は、第3の半導体層33上にコヒーレントに設けられ、また第1の半導体層33の格子定数d33に等しい格子定数d35を有し、第4の半導体層35は歪みを内包する。第2の半導体層15は矢印ST1で示されるように小さい歪みを内包する一方、第4の半導体層35は矢印ST2で示されるように大きな歪みを内包する。したがって、第2の半導体層15及び第4の半導体層35は共にAlZGa1-ZNからなるけれども、上記の歪みの違いに起因して、第2の半導体層15の臨界膜厚は第4の半導体層35の臨界膜厚より大きい。なお、図2のa部に示された第1の半導体層13の緩和の程度は一例であり、本実施の形態の電子デバイス及びエピタキシャル基板は、図2のa部に示された特定の例示に限定されない。AlXGa1-XNの半導体表面はc面を有することが好ましい。このとき、第1の半導体層13において、内部歪みの解放にc面方向のスベリを利用する。c面スベリ面とする場合、格子不整合に基づく欠陥は、第1の半導体層13の表面13aの方向には伝播しない。したがって、第1の半導体層13と第2の半導体層15とのヘテロ接合27aは、内部歪みの解放による欠陥の影響を直接に受けない。また、ヘテロ接合27aは、c面に平行な面に沿って延在し、また接合27bは、c面に平行な面に沿って延在する。一実施例では、第1の半導体層13は三元AlGaNからなり、第2の半導体層15は三元AlGaNからなる。第1の半導体層13の三元AlGaNは半導体主面21aのAlXGa1-XNに接合を成す。III族窒化物半導体電子デバイス11には、AlGaN/AlGaN系のヘテロ接合27aが提供される。このヘテロ接合27aに二次元電子ガス29が形成される。この電子ガスは、第2の半導体層15本実施例のAlGaNバリアを介してゲート電極17からの電界によって制御される。この厚いAlGaNバリアは、後ほど説明される技術的寄与をIII族窒化物半導体電子デバイス11に与えることができる。AlGaNバリアの厚さは、例えば20nm以上であることができ、好ましくは30nm以上である。また、AlGaNバリアの厚さは、例えば300nm以下であることができる。なお、AlGaNバリア層の厚みが相当厚い場合、例えば40nm以上である場合オーミック電極を形成する際、そのオーミック抵抗を小さくするために、リセスを電極直下に形成することが好ましい。別の実施例では、第1の半導体層13は二元GaNからなり、第2の半導体層15は三元AlGaNからなる。第1の半導体層13の二元GaNは半導体主面21aのAlXGa1-XNに接合を成す。III族窒化物半導体電子デバイス11には、AlGaN/GaN系のヘテロ接合27aが提供される。このヘテロ接合27aに二次元電子ガスが形成される。この電子ガスは、第2の半導体層15本実施例のAlGaNバリアを介してゲート電極17からの電界によって制御される。この厚いAlGaNバリアは、後ほど説明される技術的寄与をIII族窒化物半導体電子デバイス11に与えることができる。AlGaNバリアの厚さは、例えば20nmであることができ、好ましくは30nm以上である。また、AlGaNバリアの厚さは、例えば300nm以下であることができる。なお、AlGaNバリア層の厚みが相当厚い場合、例えば40nm以上である場合オーミック電極を形成する際、そのオーミック抵抗を小さくするために、リセスを電極直下に形成することが好ましい。第1の半導体層13がAlYGa1-YNからなるとき、第1の半導体層13の格子緩和率Rは例えばdAlYGa1-YN-dAlXGa1-XN/d0AlYGa1-YN-d0AlXGa1-XNで規定される。格子緩和率Rはゼロより大きく、0.9以下であることが好ましい。さらに、好ましくは、格子緩和率Rはゼロより大きく、0.8以下であることである。ここで、d0AlYGa1-YNは無歪みのAlYGa1-YNの格子定数を示し、前記d0AlXGa1-XNは無歪みのAlXGa1-XNの格子定数を示す、また、dAlYGa1-YNは、当該III族窒化物半導体電子デバイス11におけるAlYGa1-YNの格子定数を示し、前記dAlXGa1-XNは当該III族窒化物半導体電子デバイス11における格子定数を示す。この実施例によって、第2の半導体層15の厚みを、従来の臨界厚みよりも厚くすることが可能となる。また、それにより、エピ表面と2次元電子ガスとの距離を離すことにより、バーチャルゲートによる電流コラプス等の影響を小さくすることが可能となる。第1の半導体層13及び第2の半導体層15が、それぞれ、AlYGa1-YN及びAlZGa1-ZNからなるとき、第2の半導体層15と第1の半導体層13のアルミニウム組成の差が0.17以上であり、第2の半導体層15の厚さが140nmより大きいことが好ましい。この厚みは、従来のAlGaNバリア層AlZGa1-ZNの臨界厚みよりも厚く、それにより、従来よりも電流コラプス等の影響を小さくすることが可能となる。また、第2の半導体層15と第1の半導体層13のアルミニウム組成の差が0.22以上であり、第2の半導体層15の厚さが92nmより大きいことが好ましい。この厚みは、従来のAlGaNバリア層AlZGa1-ZNの臨界厚みよりも厚く、それにより、従来よりも電流コラプス等の影響を小さくすることが可能となる。さらに、第2の半導体層15と第1の半導体層13のアルミニウム組成の差が0.37以上であり、第2の半導体層15の厚さが30nmより大きいことが好ましい。この厚みは、従来のAlGaNバリア層AlZGa1-ZNの臨界厚みよりも厚く、それにより、従来よりも電流コラプス等の影響を小さくすることが可能となる。チャネル層の格子緩和率の調整によって、バリアのための半導体層の臨界膜厚を増加できることを説明する。発明者らの実験では、例えばGaN又はAlGaNからなるチャネル層の格子緩和率を変化させる。つまり、完全に緩和した状態ではなく、例えば90以下例えば90緩和や80緩和という中間の格子緩和をチャネル層に作り込むことによって、チャネル層上に成長されるAlGaNバリア層の臨界膜厚を数倍大きくできる。引き続き、格子緩和率を調整可能であることを示す実験について説明する。それらの実験において、その結果としてのAlGaNバリア層における臨界膜厚の増加についても説明する。発明者らの知る限りにおいて、AlGaNチャネルHEMTやGaNチャネルHEMTにおいて、バリア層の厚みは、そのAl組成にも依存するが、例えば15nm~30nm程度が一般的である。実験1-1AlGaN/GaNのHEMTにおいて、GaNチャネル層が100の格子緩和率で緩和しているエピタキシャル基板。0001面のサファイア基板を用意する。成長炉にサファイア基板をセットした後、摂氏1100度で水素H2雰囲気においてサファイア基板の熱処理を行う。この後に、有機金属気相成長法で、サファイア基板上に、厚さ100nmのAlN膜を摂氏1100度の温度で成長する。AlN膜上に、厚さ3μmのGaNチャネル膜を摂氏1050度の温度で成長する。GaN膜上に、AlGaNバリア膜を摂氏1050度の温度で成長する。Al組成0.17、0.22、0.37のAlGaNバリア膜を成長して、これらのAlGaN膜の臨界膜厚を調べる。GaNチャネル膜のX線逆格子マッピングを測定すると、その測定結果は、このGaNチャネル膜が下地のAlNに対して100の格子緩和率で緩和していることを示す。上記のような成膜及び測定結果から、AlGaNバリア層のAl組成と、その臨界膜厚との関係を得ることができる。実験1-2AlGaN/GaNのHEMTにおいて、GaNチャネル層が90の格子緩和率で緩和しているエピタキシャル基板。実験1-1と同様にサファイア基板を用意する。成長炉にサファイア基板をセットした後、摂氏1200度で水素H2雰囲気においてサファイア基板の熱処理を行う。この後に、有機金属気相成長法で、サファイア基板上に、厚さ1000nmのAlN膜を摂氏1200度の温度で成長する。AlN膜上に、厚さ0.5μmのGaNチャネル膜を摂氏1050度の温度で成長する。GaN膜上に、AlGaNバリア膜を摂氏1050度の温度で成長する。Al組成0.17、0.22、0.37のAlGaNバリア膜を成長して、これらのAlGaN膜の臨界膜厚を調べる。GaNチャネル膜のX線逆格子マッピングを測定すると、その測定結果は、このGaNチャネル膜が下地のAlNに対して90の格子緩和率で緩和していることを示す。上記のような成膜及び測定から、AlGaNバリア層のAl組成と、その臨界膜厚との関係を得ることができる。実験2-1AlGaN/AlGaNAl組成0.20のHEMTにおいて、AlGaNチャネル層が100の格子緩和率で緩和しているエピタキシャル基板。実験1と同様にサファイア基板を用意する。成長炉にサファイア基板をセットした後、摂氏1100度で水素H2雰囲気においてサファイア基板の熱処理を行う。この後に、有機金属気相成長法で、サファイア基板上に、厚さ100nmのAlN膜を摂氏1100度の温度で成長する。AlN膜上に、厚さ3μmのAlGaNチャネル膜Al組成=0.20を摂氏1050度の温度で成長する。AlGaN膜上に、AlGaNバリア膜を摂氏1050度の温度で成長する。Al組成0.37、0.42、0.57のAlGaNバリア膜を成長して、チャネル層とバリア層の組成差が0.17、0.22、0.37であるヘテロ接合におけるAlGaN膜の臨界膜厚を調べる。AlGaNチャネル膜のX線逆格子マッピングを測定すると、その測定結果は、このAlGaNチャネル膜が下地のAlNに対して100の格子緩和率で緩和していることを示す。上記のような成膜及び測定から、AlGaNバリア層のAl組成と、その臨界膜厚との関係を得ることができる。実験2-2AlGaN/AlGaNAl組成0.20のHEMTにおいて、AlGaNチャネル層が90の格子緩和率で緩和しているエピタキシャル基板。実験1-1と同様にサファイア基板を用意する。成長炉にサファイア基板をセットした後、摂氏1200度で水素H2雰囲気においてサファイア基板の熱処理を行う。この後に、有機金属気相成長法で、サファイア基板上に、厚さ1000nmのAlN膜を摂氏1200度の温度で成長する。AlN膜上に、厚さ1μmのAlGaNチャネル膜Al組成=0.20を摂氏1050度の温度で成長する。このAlGaN膜上に、AlGaNバリア膜を摂氏1050度の温度で成長する。Al組成0.37、0.42、0.57のAlGaNバリア膜を成長して、チャネル層とバリア層の組成差が0.17、0.22、0.37であるヘテロ接合におけるAlGaN膜の臨界膜厚を調べる。AlGaNチャネル膜のX線逆格子マッピングを測定すると、その測定結果は、このAlGaNチャネル膜が下地のAlNに対して90の格子緩和率で緩和していることを示す。上記のような成膜及び測定から、AlGaNバリア層のAl組成と、その臨界膜厚との関係を得ることができる。実験2-3AlGaN/AlGaNAl組成0.20のHEMTにおいて、AlGaNチャネル層が80の格子緩和率で緩和しているエピタキシャル基板。実験1-1と同様にサファイア基板を用意する。成長炉にサファイア基板をセットした後、摂氏1250度で水素H2雰囲気においてサファイア基板の熱処理を行う。この後に、有機金属気相成長法で、サファイア基板上に、厚さ1500nmのAlN膜を摂氏1250度の温度で成長する。AlN膜上に、厚さ0.5μmのAlGaNチャネル膜Al組成=0.20を摂氏1050度の温度で成長する。このAlGaN膜上に、AlGaNバリア膜を摂氏1050度の温度で成長する。Al組成0.37、0.42、0.57のAlGaNバリア膜を成長して、チャネル層とバリア層の組成差が0.17、0.22、0.37であるヘテロ接合におけるAlGaN膜の臨界膜厚を調べる。AlGaNチャネル膜のX線逆格子マッピングを測定すると、その測定結果は、このAlGaNチャネル膜が下地のAlNに対して80の格子緩和率で緩和していることを示す。上記のような成膜及び測定から、AlGaNバリア層のAl組成と、その臨界膜厚との関係を得ることができる。なお、AlNの結晶性は、AlNの成長温度が高いほど、AlNの厚みが厚いほど、優れているから、AlNの上のチャネル層の緩和は、結晶性の優れているものほど、緩和しにくい100緩和よりも小さくなる傾向があることが分かる。例えば、AlNの結晶性は、10-12面の半値幅で、実施例2-1で約1500arcsec、実施例2-2で約800arcsec、2-3で約600arcsecであった。実験3-1AlGaN/AlGaNAl組成0.50のHEMTにおいて、AlGaNチャネル層が100の格子緩和率で緩和しているエピタキシャル基板。実験1-1と同様にサファイア基板を用意する。成長炉にサファイア基板をセットした後、摂氏1100度で水素H2雰囲気においてサファイア基板の熱処理を行う。この後に、有機金属気相成長法で、サファイア基板上に、厚さ100nmのAlN膜を摂氏1100度の温度で成長する。AlN膜上に、厚さ3μmのAlGaNチャネル膜Al組成=0.50を摂氏1100度の温度で成長する。このAlGaN膜上に、AlGaNバリア膜を摂氏1100度の温度で成長する。Al組成0.67、0.72、0.87のAlGaNバリア膜を成長して、チャネル層とバリア層の組成差が0.17、0.22、0.37であるヘテロ接合におけるAlGaN膜の臨界膜厚を調べる。AlGaNチャネル膜のX線逆格子マッピングを測定すると、その測定結果は、このAlGaNチャネル膜が下地のAlNに対して100の格子緩和率で緩和していることを示す。上記のような成膜及び測定から、AlGaNバリア層のAl組成と、その臨界膜厚との関係を得ることができる。実験3-2AlGaN/AlGaNAl組成0.50のHEMTにおいて、AlGaNチャネル層が90の格子緩和率で緩和しているエピタキシャル基板。実験1-1と同様にサファイア基板を用意する。成長炉にサファイア基板をセットした後、摂氏1200度で水素H2雰囲気においてサファイア基板の熱処理を行う。この後に、有機金属気相成長法で、サファイア基板上に、厚さ1000nmのAlN膜を摂氏1200度の温度で成長する。AlN膜上に、厚さ2μmのAlGaNチャネル膜Al組成=0.50を摂氏1100度の温度で成長する。このAlGaN膜上に、AlGaNバリア膜を摂氏1100度の温度で成長する。Al組成0.67、0.72、0.87のAlGaNバリア膜を成長して、チャネル層とバリア層の組成差が0.17、0.22、0.37であるヘテロ接合におけるAlGaN膜の臨界膜厚を調べる。AlGaNチャネル膜のX線逆格子マッピングを測定すると、その測定結果は、このAlGaNチャネル膜が下地のAlNに対して90の格子緩和率で緩和していることを示す。上記のような成膜及び測定から、AlGaNバリア層のAl組成と、その臨界膜厚との関係を得ることができる。実験3-3AlGaN/AlGaNAl組成0.50のHEMTにおいて、AlGaNチャネル層が80の格子緩和率で緩和しているエピタキシャル基板。実験1-1と同様にサファイア基板を用意する。成長炉にサファイア基板をセットした後、摂氏1250度で水素H2雰囲気においてサファイア基板の熱処理を行う。この後に、有機金属気相成長法で、サファイア基板上に、厚さ1500nmのAlN膜を摂氏1200度の温度で成長する。AlN膜上に、厚さ1μmのAlGaNチャネル膜Al組成=0.50を摂氏1100度の温度で成長する。このAlGaN膜上に、AlGaNバリア膜を摂氏1100度の温度で成長する。Al組成0.67、0.72、0.87のAlGaNバリア膜を成長して、チャネル層とバリア層の組成差が0.17、0.22、0.37であるヘテロ接合におけるAlGaN膜の臨界膜厚を調べる。AlGaNチャネル膜のX線逆格子マッピングを測定すると、その測定結果は、このAlGaNチャネル膜が下地のAlNに対して80の格子緩和率で緩和していることを示す。上記のような成膜及び測定から、AlGaNバリア層のAl組成と、その臨界膜厚との関係を得ることができる。これらの実験及びその結果は例示であり、ここに示されていない実験の結果と共に、チャネル層の格子緩和率は、チャネル層のGaNの膜厚、成長温度等、チャネル層のAlGaNの膜厚、組成、成長温度等だけでなく、下地AlNの成長温度や膜厚等によっても制御できる。上記の実験では、AlNテンプレートを用いたけれども、バルクAlN基板を用いた実験は、サファイア基板上に厚さ1.0μm厚のAlN膜を厚積みしたエピタキシャル基板における結果とほぼ同様のAlGaNエピタキシャル層格子緩和率80のAlGaN層が得られる。なお、実験例では、サファイア基板を用いているが、SiC基板、Si基板等の異種基板の使用でも同様の結果である。発明者らの実験によれば、格子緩和は下地半導体層とチャネル半導体層との関係において、下地半導体層としてAlN層を用い、チャネル層としてAlGaNを用いるとき、以下の事項が示される。1下地半導体層とチャネル半導体層とのAl組成の差が大きい程、大きく緩和しやすい。2チャネル層の膜厚が厚いほど、大きく緩和しやすい。3下地半導体層の膜厚が薄い程、その上に成長されるチャネル層は薄い膜厚で緩和する。4下地半導体層の結晶品質が良好でないとき、その上に成長されるチャネル層は薄い膜厚で緩和する。高品質な下地半導体層上に成長されるチャネル層は、100未満の中途半端な値の格子緩和を得やすい。なお、十分な厚みのAlN層は、その下地となるサファイア基板に対してほぼ完全に緩和している。また、AlN基板はAlNに固有の格子定数を有しているという点で、ほぼ完全に緩和していると看做すことができる。図3は、実験において作成したエピタキシャル基板の逆格子マッピング像の一例を示す。AlNに対してその上のAlGaNが完全にコヒーレントにになるように成膜が行なわれるとき、成長されたAlGaNの信号のピークは、縦軸と平行に引かれた破線上にある。AlNに対してその上のAlGaNが完全にここでは、つまりチャネル層が無歪のAlGaNのa軸格子定数と同じ値緩和して成長したとき、成長されたAlGaNの信号のピークは、縦軸に対して傾斜して引かれた実線上に位置する。成長されたAlGaNの信号のピークが実線と破線の間に位置するとき、中間緩和のAlGaNが得られている。格子緩和率がゼロであるとは、AlGaNが下地に対してコヒーレントに成長されていることを示す。格子緩和率が100又は1であるとき、完全に緩和されて、格子定数差に起因する歪み無しであることを示す。中間の格子緩和率は、完全に緩和した場合のa軸の格子定数と、完全にコヒーレントな場合のa軸の格子定数の比を使い、百分率で表している。なお、図3に示されたAlGaNは、ほぼ80緩和に相当する。図4は上記の実験の結果の一覧を示す。図5は、チャネル層及びバリア層のAl組成差とバリア層の臨界膜厚との関係を示す図面である。図4の結果が示すように、チャネル層の格子緩和率を通常の100ではなく、90に等しい又は未満のものを用いることによって、チャネル層上に成長されるバリア層例えばAlGaN層の臨界膜厚を増加させることができる。また、格子緩和率80に等しい又は未満のチャネル層を用いることで、チャネル層上に成長されるバリア層例えばAlGaN層の臨界膜厚をさらも増加させることができる。この理由を説明する。Al組成0.2及び格子緩和80のAlGaNチャネル層AをAl組成0.2及び格子緩和100のAlGaNチャネル層Bと比較するとき、AlGaNチャネル層Aの格子定数は、AlGaNチャネル層Bの格子定数より無歪みAlNの格子定数に近い。AlGaNチャネル層Aの歪み有りの格子定数は、AlGaNチャネル層Bの無歪み格子定数より小さい。発明者らの見積もりによれば、AlGaNチャネル層Aの歪み有りの格子定数は、Al組成0.36及び格子緩和率100のAlGaNの格子定数と等しい。このため、このAlGaNチャネル層A上にAl組成0.57のAlGaNバリア層をコヒーレントに成長したとき、これらAlGaN層のAl組成差が0.37であるけれども、これらAlGaN層の格子定数差は、実質的には0.21である。したがって、厚いバリア層を成長しても、格子緩和やクラック欠陥の発生等が起こりにくく、そのため、臨界膜厚が大きくなる。なお、Al組成0.37のAlGaNチャネル層に比べて、Al組成0.20といった低いアルミニウム組成のAlGaNチャネル層は、合金散乱の影響を低減できるので、チャネル層の電子の移動度が高くでき、また、そのエピタキシャル成長もより高いAl組成のAlGaNの成膜と比較して容易である。図4に示されるように、チャネル層及びバリア層が、それぞれ、AlYGa1-YN及びAlZGa1-ZNからなるとき、チャネル層とバリア層とのアルミニウム組成の差が0.17以上であるとき、バリア層のAlZGa1-ZNの厚さが140nmより大きくできる。チャネル層とバリア層とのアルミニウム組成の差が0.22以上であるとき、バリア層の厚さを92nmより大きくできる。チャネル層とバリア層とのアルミニウム組成の差が0.37以上であるとき、バリア層の厚さを30nmより大きくできる。バリア層の臨界膜厚を本来の値よりも厚くできることの技術的寄与を説明する。図6は、本実施の形態によれば、III族窒化物半導体電子デバイスを作製する方法における主要な工程フロー100を示す図面である。III族窒化物半導体電子デバイスの一例である高電子移動度トランジスタを以下のように工程フロー100に従って作製する。工程S101では、基板を準備する。この基板は、例えばサファイア基板と、このサファイア基板上に作製されたAlNテンプレートとを含む。あるいは、AlN基板やAlGaN基板の窒化物基板を用いてもよい。工程S102では、この基板上に、チャネル層及びバリア層を成長して、HEMT構造のためのエピタキシャル基板を作製する。ここで、工程S103では、AlXGa1-XN0<X≦1からなる半導体表面上に、AlXGa1-XNと異なるIII族窒化物半導体材料からなりチャネル層のための第1の半導体層を成長する。次いで、工程S104では、バリア層のための第2の半導体層を第1の半導体層上に成長する。チャネル層のための第1の半導体層は歪みを内包し、第2の半導体層の厚さは、無歪みの第1のIII族窒化物半導体材料の組成により規定される臨界膜厚より大きい。一例を説明すると、このエピタキシャル基板は、例えばAl組成0.2及び格子緩和80のAlGaNチャネル層とAl組成0.57のAlGaNバリア層からなるAlGaN/AlGaN系のHEMT構造を含む。これらのHEMT構造では、AlGaNバリア層の厚さは、15nm、30nm、60nm及び120nmである。いずれのHEMT構造も、バリア層とチャネル層の組成差が0.37である。工程S105では、このエピタキシャル基板上に電極を形成して、HEMTデバイスを作製する。具体的には、工程S106では、チャネル層を成長した後に、ゲート電極例えばNi/Auを形成する。工程S107では、エピタキシャル基板上に、ソース/ドレイン電極例えばZr/Al電極を形成する。必要な場合には、エピタキシャル基板上に素子分離領域を形成することができ、エピタキシャル基板上のトランジスタは、素子分離のためのメサ構造を有し、このメサ構造は誘導結合プラズマ法を用いたエッチングにより加工される。なお、ソース/ドレイン電極の作製時に、エピタキシャル基板の表面にリセスを形成し、ソース/ドレイン電極を作製するエリアにおいて深さ方向に一部又は全部のバリア層を取り除いて、オーミック接触がとりやすくなるようにしている。HEMTデバイスのゲート長は1μmであり、ゲート-ドレイン間距離は5μmであり、ソース-ドレイン間の距離1μmである。これらのHEMTデバイスの電流コラプスを評価する。その評価方法として以下の手順を用いる:1まず、1ボルト時のゲート電圧において最大ドレイン電流Id-1を測定する;次に、ゲート電極に5ボルトの電圧、ゲート-ドレイン間に-200ボルトの電圧を印加する。この電圧印加の開始時かた1ミリ秒の後に、1ボルト時のゲート電圧において最大ドレイン電流Id-2を測定する;ドレイン電流比Id-1/Id-2を求める。このドレイン電流比が1に近いほど、電流コラプスの影響が大きい。バリア層厚み、電流比Id-1/Id-2。15nm、0.13。30nm、0.43。60nm、0.68。120nm、0.81。このように、厚いバリア層を用いることで、電流コラプスの抑制に効果がある。この理由として考えられるものとして、エピタキシャルAlGaNバリア層の表面の影響例えば、バーチャルゲートvirtualgate等の影響が、厚いAlGaNをバリア層に提供することにより、AlGaNバリア層の主面と2次元電子ガスとの距離が長くなったため、エピ表面におけるキャリアトラップの影響が小さくできた、と考えられる。また、同様に、HEMT構造にゲートリセスを形成し、またゲートフィールドプレートを形成する。このHEMTデバイスの電流コラプスの抑制効果、及び絶縁耐圧を測定する。測定結果を下記に示す。バリア層厚み、絶縁耐圧、電流比Id-1/Id-2。15nm、820V、0.13。30nm、1120V、0.43。60nm、1420V、0.68。120nm、1620V、0.81。これらの測定は、ゲートフィールドプレートを作製したとき、電流コラプスだけでなく、耐圧の向上にも効果があることを示す。以上示したように、上記の2つの技術的寄与だけでなく、厚いバリア層を成長することにより、各種効果が得られる。なお、これらの効果は、歪んだチャネル層を用いることにより、より厚いバリア層が電子デバイスに提供可能である。本発明は、本実施の形態に開示された特定の構成に限定されるものではない。