"情報処理装置のメモリの試験を行うために当該情報処理装置に備えられたメモリ試験装置であって、当該情報処理装置の運用中に前記メモリに訂正可能障害が発生したことを検知した際に、該訂正可能障害が発生したメモリアドレスが含まれているメモリエリアアドレス空間を障害発生ページとして登録する障害登録手段と、しかる後の当該情報処理装置の立ち上げ動作時に、前記障害登録手段により登録された前記障害発生ページに該当する前記メモリエリアアドレス空間に対して、あらかじめ定めたテストパターンからなる特別なメモリ試験を実施するメモリ試験実施手段と、該メモリ試験実施手段によって実施した前記特別なメモリ試験の実施結果として、前記障害発生ページに該当する前記メモリエリアアドレス空間に障害が検知されなかった場合には、前記障害発生ページに該当する前記メモリエリアアドレス空間を正常なメモリエリアアドレス空間としてシステムに組み込んで立ち上げ後のOSOperatingSystemが使用することが可能な状態に復帰させる正常復帰手段と、を少なくとも備えていることを特徴とするメモリ試験装置。前記メモリ試験実施手段によって実施した前記特別なメモリ試験の実施結果として、前記障害発生ページに該当する前記メモリエリアアドレス空間に障害が検知された場合、当該障害発生ページに該当する前記メモリエリアアドレス空間を立ち上げ後のOSが使用することができないページ閉塞状態に設定するページ閉塞手段と、前記特別なメモリ試験において障害が発生したテストパターンとメモリアドレスとを障害解析用の情報として保持する障害情報保持手段とを備えていることを特徴とする請求項1に記載のメモリ試験装置。前記メモリ試験実施手段は、前記特別なメモリ試験の実施結果として、障害が検知された場合、障害が検知された前記障害発生ページに該当する前記メモリエリアアドレス空間に関する情報をメモリ試験結果登録テーブルに登録し、前記ページ閉塞手段は、前記メモリ試験結果登録テーブルに登録された前記障害発生ページに該当する前記メモリエリアアドレス空間に関する情報に基づいて、ページ閉塞状態に設定することを特徴とする請求項2に記載のメモリ試験装置。前記障害情報保持手段は、前記特別なメモリ試験において障害が発生したテストパターンとメモリアドレスとを、障害診断用に用いられる不揮発性メモリまたはSRAMStaticRandomAccessMemoryに保持し、あるいは、前記メモリがDIMMDualInlineMemoryModuleからなっている場合には該DIMMのスペックを格納するROM領域であるSPDSpecialPresenceDetectに保持することを特徴とする請求項2または3に記載のメモリ試験装置。前記障害登録手段は、当該情報処理装置の運用中に前記メモリに訂正可能障害が発生したことを検知した際に、該訂正可能障害が発生したメモリアドレスが含まれているメモリエリアアドレス空間を前記障害発生ページとして当該メモリエリアアドレス空間における訂正可能障害の発生回数とともに障害発生回数登録テーブルに登録し、該障害発生回数登録テーブルに登録された訂正可能障害の発生回数が、あらかじめ定めた閾値を超えたメモリエリアアドレス空間を、以降、当該情報処理装置の再立ち上げが実施されるまでOSが使用することができないページ閉塞状態に設定することを特徴とする請求項1ないし4のいずれかに記載のメモリ試験装置。情報処理装置のメモリの試験を行うために当該情報処理装置に備えられたメモリ試験装置におけるメモリ試験方法であって、当該情報処理装置の運用中に前記メモリに訂正可能障害が発生したことを検知した際に、該訂正可能障害が発生したメモリアドレスが含まれているメモリエリアアドレス空間を障害発生ページとして登録する障害登録ステップと、しかる後の当該情報処理装置の立ち上げ動作時に、前記障害登録手段により登録された前記障害発生ページに該当する前記メモリエリアアドレス空間に対して、あらかじめ定めたテストパターンからなる特別なメモリ試験を実施するメモリ試験実施ステップと、該メモリ試験実施ステップにおいて実施した前記特別なメモリ試験の実施結果として、前記障害発生ページに該当する前記メモリエリアアドレス空間に障害が検知されなかった場合には、前記障害発生ページに該当する前記メモリエリアアドレス空間を正常なメモリエリアアドレス空間としてシステムに組み込んで立ち上げ後のOSOperatingSystemが使用することが可能な状態に復帰させる正常復帰ステップと、を少なくとも有していることを特徴とするメモリ試験方法。前記メモリ試験実施ステップにおいて実施した前記特別なメモリ試験の実施結果として、前記障害発生ページに該当する前記メモリエリアアドレス空間に障害が検知された場合、当該障害発生ページに該当する前記メモリエリアアドレス空間を立ち上げ後のOSが使用することができないページ閉塞状態に設定するページ閉塞ステップと、前記特別なメモリ試験において障害が発生したテストパターンとメモリアドレスとを障害解析用の情報として保持する障害情報保持ステップとを有していることを特徴とする請求項6に記載のメモリ試験方法。前記メモリ試験実施ステップにおいては、前記特別なメモリ試験の実施結果として、障害が検知された場合、障害が検知された前記障害発生ページに該当する前記メモリエリアアドレス空間に関する情報をメモリ試験結果登録テーブルに登録し、前記ページ閉塞ステップにおいては、前記メモリ試験結果登録テーブルに登録された前記障害発生ページに該当する前記メモリエリアアドレス空間に関する情報に基づいて、ページ閉塞状態に設定することを特徴とする請求項7に記載のメモリ試験方法。前記障害情報保持ステップにおいては、前記特別なメモリ試験において障害が発生したテストパターンとメモリアドレスとを、障害診断用に用いられる不揮発性メモリまたはSRAMStaticRandomAccessMemoryに保持し、あるいは、前記メモリがDIMMDualInlineMemoryModuleからなっている場合には該DIMMのスペックを格納するROM領域であるSPDSpecialPresenceDetectに保持することを特徴とする請求項7または8に記載のメモリ試験方法。請求項6ないし9のいずれかに記載のメモリ試験方法の各ステップを、コンピュータによって実行可能なプログラムとして実施していることを特徴とするメモリ試験プログラム。しかしながら、前記特許文献1や前記特許文献2のような従来のメモリ試験方式においては、大容量のメモリを有する情報処理装置の場合は、情報処理装置の立ち上げ時間を短縮しようとする観点から、十分なメモリ試験を実施しない場合があり、情報処理装置立ち上げ時にメモリ障害を効果的に検出することができないという問題があり、また、小容量のメモリを有する情報処理装置の場合は、故障を検知した或るメモリエリアアドレス空間の閉塞ページ閉塞を実施した場合に、使用可能なメモリ領域の大幅な減少を招いて、システム動作が不安定になり兼ねないという問題も生じる。また、情報処理装置の運用中にメモリ障害を検知しても、当該メモリ障害を診断するために実施する再現試験において当該メモリ障害を再現することができず、当該メモリ障害の効果的な解析を行うことができないという場合も多く発生している。より詳しくは、次の第1ないし第4のような課題が従来のメモリ試験方式には存在している。なお、ここで、使用する用語のメモリエリアアドレス空間とは、DIMMDualInlineMemoryModuleや主記憶装置だけではなく、不揮発性メモリやSRAMStaticRandomAccessMemoryなどのOS上で使用することが可能なメモリ空間の総称を示している。また、或る特定のメモリエリアアドレス空間ページと称するで短期間に訂正可能障害が大量に発生した場合、当該特定のメモリエリアアドレス空間にアクセスし続けると、訂正不可能障害が発生するかもしれないので、一般に、訂正可能障害の発生回数があらかじめ定めた閾値を超えた場合に、OSなどがソフトウエア的に本メモリエリアアドレス空間Page:ページにアクセスしないように制御している。この処理をページ閉塞処理と称している。第1に、訂正可能障害が大量に発生しているメモリエリアアドレス空間ページでは、初期に書き込みが1回のみ行われ、以降、読み出し動作のみであった場合、訂正可能障害状態となった当該メモリエリアアドレス空間に対して、そのままページ閉塞を実施することは必ずしも相応しいとは限らない。例えば、或るメモリアドレスに対して、1回書き込みが行われ、それ以降書き込みは一切行われなかったとする。このような場合においては、当該メモリアドレスに対する再書き込みを行うことなく、短期的に読み出し動作が数百回に亘って行われてしまい、訂正可能障害があらかじめ定めた閾値を超えたと判断されてしまう場合がある。また、第2に、メモリ上の或るセルが或る値にスタックしていた場合であっても、スタックした状態と同じ値のデータが書き込まれた場合であれば、書き込まれたデータを読み出してもエラーを検出することができない。しかし、スタックした値と反対の値のデータが書き込まれた場合には、スタックしたメモリエリアに書き込まれたデータを読み出した場合には、必ず、エラーが発生することになる。したがって、訂正可能障害の発生頻度があらかじめ定めた閾値よりも少ないにも関わらず、メモリ中には障害が潜んでいることになり、現状では、ページ閉塞状態に設定されないものの、将来、ページ閉塞される可能性が高いメモリエリアが存在していることになる。また、第3に、DIMM/メモリなどの障害被疑部品のみを交換して、メモリ試験機に装着して再現試験を実施しても、障害が再現しないことがある。例えば、DIMM/メモリとボードとの相性などで障害が再現しなくなることがあり、障害が発生している環境下で、再現試験を実施することが重要であるケースがある。つまり、いわゆる相性問題と称される現象が発生した場合には、障害が発生している環境下で再現試験を実施すれば、障害被疑部品が、DIMM/メモリではなく、ボードであることを解析することも容易になる。また、障害が発生している環境下で再現試験を実施した際に、DIMM/メモリを交換しても、毎回同じメモリ試験結果が得られる場合には、障害被疑部品はボードであると判別することができる。さらに、第4に、近年はメモリ容量の増大に伴い、情報処理装置の立ち上げ時に全てのメモリエリアアドレス空間に対して入念なメモリ試験を実施すると、立ち上げ時間も増大するという問題があり、立ち上げ時においてすべてのメモリエリアアドレス空間に対してはメモリ試験を実施しないこともある。そのため、立ち上げ時において、OSが稼動する前に、メモリのエラーアドレス、エラーデータパターンを見つけ出すことができない場合もある。本発明の目的本発明は、上述の事情に鑑みてなされたものであり、ページ閉塞されたメモリエリアアドレス空間の再使用を可能にするとともに、障害の潜在化を防止することが可能なメモリ試験装置、メモリ試験方法およびメモリ試験プログラムを提供することを、その目的としている。前述の課題を解決するため、本発明によるメモリ試験装置、メモリ試験方法およびメモリ試験プログラムは、主に、次のような特徴的な構成を採用している。1本発明によるメモリ試験装置は、情報処理装置のメモリの試験を行うために当該情報処理装置に備えられたメモリ試験装置であって、当該情報処理装置の運用中に前記メモリに訂正可能障害が発生したことを検知した際に、該訂正可能障害が発生したメモリアドレスが含まれているメモリエリアアドレス空間を障害発生ページとして登録する障害登録手段と、しかる後の当該情報処理装置の立ち上げ動作時に、前記障害登録手段により登録された前記障害発生ページに該当する前記メモリエリアアドレス空間に対して、あらかじめ定めたテストパターンからなる特別なメモリ試験を実施するメモリ試験実施手段と、該メモリ試験実施手段によって実施した前記特別なメモリ試験の実施結果として、前記障害発生ページに該当する前記メモリエリアアドレス空間に障害が検知されなかった場合には、前記障害発生ページに該当する前記メモリエリアアドレス空間を正常なメモリエリアアドレス空間としてシステムに組み込んで立ち上げ後のOSOperatingSystemが使用することが可能な状態に復帰させる正常復帰手段と、を少なくとも備えていることを特徴とする。2本発明によるメモリ試験方法は、情報処理装置のメモリの試験を行うために当該情報処理装置に備えられたメモリ試験装置におけるメモリ試験方法であって、当該情報処理装置の運用中に前記メモリに訂正可能障害が発生したことを検知した際に、該訂正可能障害が発生したメモリアドレスが含まれているメモリエリアアドレス空間を障害発生ページとして登録する障害登録ステップと、しかる後の当該情報処理装置の立ち上げ動作時に、前記障害登録手段により登録された前記障害発生ページに該当する前記メモリエリアアドレス空間に対して、あらかじめ定めたテストパターンからなる特別なメモリ試験を実施するメモリ試験実施ステップと、該メモリ試験実施ステップにおいて実施した前記特別なメモリ試験の実施結果として、前記障害発生ページに該当する前記メモリエリアアドレス空間に障害が検知されなかった場合には、前記障害発生ページに該当する前記メモリエリアアドレス空間を正常なメモリエリアアドレス空間としてシステムに組み込んで立ち上げ後のOSOperatingSystemが使用することが可能な状態に復帰させる正常復帰ステップと、を少なくとも有していることを特徴とする。3本発明によるメモリ試験プログラムは、少なくとも前記2に記載のメモリ試験方法の各ステップを、コンピュータによって実行可能なプログラムとして実施していることを特徴とする。本発明のメモリ試験装置、メモリ試験方法およびメモリ試験プログラムによれば、以下のような効果を奏することができる。第1の効果は、特に、間歇的にメモリ上のデータが或る値にスタック/固定化した場合等において、一時的にページ閉塞したメモリエリアアドレス空間を自動的に再利用することが可能になることである。第2の効果は、次の点にある。近年の組み込み系情報処理装置にもページ閉塞機能が既に備えられているかまたは今後組み込まれていく状況にあるが、しかし、組み込み系情報処理装置のメモリは大容量ではなく、小容量の場合がほとんどである。また、SRAMなどの小容量RAMに対してもページ閉塞機能を実施する状況にある。かくのごとき小容量のメモリに対してページ閉塞が実施されると、使用可能なメモリ容量が大幅に減少してしまうことになって、システム動作が不安定になってしまう場合も生じる。本発明においては、システムの立ち上げの都度、可能な限りページ閉塞を実施しないように設定することができるので、システム動作の安定化を図ることができる、という効果が得られる。第3の効果は、立ち上げ時に実施する特別なメモリ試験においてエラー故障を検知した時のメモリアドレス、データパターンをメモリのDIMMDualInlineMemoryModuleのSPDSpecialPresenceDetect、診断機能部の不揮発性メモリやSRAMStaticRandomAccessMemory等に保持するので、故障診断用に以降に実施する再現試験において、故障が再現しなくとも、保持されている詳細な障害状態に基づいて、障害解析を行うことが容易になることである。さらには、例えば、障害の解析結果を必要とするカスタマサポート者や、お客様への障害報告者にとっては、詳細なデータが必要な場合があり、このような場面においても有効な情報を提供することができる。以下、本発明によるメモリ試験装置、メモリ試験方法およびメモリ試験プログラムの好適な実施形態について添付図を参照して説明する。なお、以下の説明においては、本発明によるメモリ試験装置およびメモリ試験方法について説明するが、このメモリ試験方法をコンピュータにより実行可能なメモリ試験プログラムとして実施するようにしても良いし、あるいは、そのメモリ試験プログラムをコンピュータにより読み取り可能な記録媒体に記録するようにしても良いことは言うまでもない。本発明の特徴本発明の実施形態の説明に先立って、本発明の特徴についてその概要をまず説明する。本発明は、組み込み型基盤を含む各種の情報処理装置に備えられているメモリDIMMDualInlineMemoryModuleを用いたメモリやSRAMStaticRandomAccessMemory等において、或るメモリエリアアドレス空間ページに短期的に訂正可能障害があらかじめ定めた閾値を超えて発生したために、OSが当該メモリエリアアドレス空間を使用しないような処置いわゆるページ閉塞を実施したような場合であっても、ページ閉塞した当該メモリエリアアドレス空間に対して、再立ち上げ時に、特別なメモリ試験を実施して、訂正可能障害などが発生しなければ、再度システムに組み込むことを可能にし、使用可能なメモリの総容量の減少を防止することと、特別なメモリ試験の実施時に訂正可能障害が再現した場合には、詳細なデータを保持して、故障解析情報として保持することとを、主要な特徴としている。つまり、本発明においては、運用中にページ閉塞されたメモリエリアアドレス空間、訂正可能障害が検出されたメモリエリアアドレス空間に関する情報を登録しておき、システムの再立ち上げ時に、登録しておいた該メモリエリアドレス空間に対してあらかじめ用意したテストパターンからなる特別なメモリ試験を実施することによって、訂正可能障害などが検出されない場合には、ページ閉塞されたメモリエリアアドレス空間を使用可能な状態に復帰させて、再度、OSの資産OSが使用することが可能なメモリエリアアドレス空間とするとともに、特別なメモリ試験において再度障害が発生する場合には、その障害パターンを障害解析用として保持することを主要な特徴としている。ここで、特別なメモリ試験とは、具体的には、オール0書き込みや、オール1書き込みの場合だけではなく、0書き込み/読み出し→1書き込み/読み出し→0書き込み/読み出し→1書き込み/読み出しのような0、1反転書き込み/読み出しシーケンスや、0x5555書き込み/読み出し→0xAAAA書き込み/読み出し→0x5555書き込み/読み出しのような01パターン、10パターン反転書き込み/読み出しシーケンスなども含むメモリ試験であり、訂正可能障害が発生する可能性があるテストパターンを用いたメモリ試験を実施するものである。本発明においては、情報処理装置の再立ち上げ前に、前回の運用中にページ閉塞されたメモリエリアアドレス空間、訂正可能障害が発生したメモリエリアアドレス空間、に関する情報をテーブルに登録しておく。しかる後、情報処理装置の再立ち上げを実施した際に、再立ち上げのメモリ初期化時に、前記テーブルを参照して、ページ閉塞されたメモリエリアアドレス空間、訂正可能障害が発生したメモリエリアアドレス空間に対して、前述のような特別なメモリ試験を実施する。特別なメモリ試験の実施結果として、障害が検出されることなく、当該特別なメモリ試験に合格すると、試験対象となった当該メモリエリアアドレス空間ページ閉塞されたメモリエリアアドレス空間、訂正可能障害が発生したメモリエリアアドレス空間は、そのままシステムに組み込まれて、OSによって使用することが可能なメモリエリアになる。一方、障害が再度検出されて、当該特別なメモリ試験に不合格となると、試験対象となった当該メモリエリアアドレス空間ページ閉塞されたメモリエリアアドレス空間、訂正可能障害が発生したメモリエリアアドレス空間をシステムに組み込むことなく、隔離した状態にするとともに、当該特別なメモリ試験において再度エラーになった時のメモリアドレス、データパターンを、例えば、メモリがDIMMの場合には当該DIMMの各種のスペックを格納しているROM領域であるSPDSpecialPresenceDetect、あるいは、診断機能部の不揮発性メモリやSRAM等に保持する。保持したメモリアドレス、データパターンは、障害解析時に使用される。かくのごとき特別なメモリ試験を情報処理装置の再立ち上げ時に実施することによって、特別なメモリ試験の実施結果として、正常であれば、ページ閉塞されていたメモリエリアアドレス空間、訂正可能障害を検出していたメモリエリアアドレス空間をシステムに再度組み込んで、OSが使用可能なメモリの総容量が低下することを防止し、一方、訂正可能障害が再現した場合には、詳細なデータを保持しておいて、障害解析時に使用することを可能にしている。実施形態の構成例次に、本発明に係るメモリ試験装置の具体的な実施形態について、その一例を説明する。図1は、本発明に係るメモリ試験装置の装置構成の一例を説明するためブロック構成図であり、メモリ試験装置としては一般的な情報処理装置からなっており、かつ、当該情報処理装置が運用中に使用するメモリを、本メモリ試験装置の試験対象としている場合を示している。本実施形態のメモリ試験装置を構成する図1の情報処理装置は、中央処理装置CPU:CentralProcessingUnit10、メモリ11、不揮発性メモリ12、チップセット20、ベースボード管理コントローラBMC:BaseboardManagementController30、メモリ31、SRAMStaticRandomAccessMemory32を少なくとも備えている。中央処理装置CPU10は、当該情報処理装置の全体の動作を制御するための処理装置である。また、メモリ11は、中央処理装置10で使用される各種のデータを記憶するための主記憶装置であり、DIMMDualInlineMemoryModule等を用いたメモリであって、本メモリ試験装置が試験対象とするメモリの一つである。また、不揮発性メモリ12は、電源がオフになってもデータを保持するメモリであって、診断機能部として中央処理装置10で使用される各種のデータやファームウェアを格納するためのメモリであり、本メモリ試験装置において必要とするデータやテーブルも記憶している。また、チップセット20は、中央処理装置10や各種IOInput/Output装置等との間のインタフェースを司る集積回路群であり、図1においては、中央処理装置10とベースボード管理コントローラ30との間のインタフェースを司る場合を図示している。ベースボード管理コントローラBMC30は、中央処理装置10上のOSとは独立に動作する処理装置であり、メモリ31やSRAM32等の障害処理を実施したり、障害からの復旧処理を実施したりする。図1においては、少なくともメモリ31に障害が発生したことを外部に対して通知することができる機能と障害が発生したときの症状を示す情報を採取して保持することができる機能とを備えている。また、メモリ31は、ベースボード管理コントローラ30で使用される各種のデータを記憶するための記憶装置であり、DIMMDualInlineMemoryModule等を用いたメモリであって、本メモリ試験装置が試験対象とするもう一つメモリである。また、SRAM32は、電源がオフ状態になってもベースボード管理コントローラ30において必要となるデータを保持するための記憶装置であって、診断機能部としてベースボード管理コントローラ30で使用される各種のデータやファームウェアを格納するためのメモリであり、本メモリ試験装置において必要とするデータやテーブルも記憶している。なお、SRAM32は、不揮発性メモリ12と同様の不揮発性メモリであっても構わない。また、中央処理装置10には、ハードウェアとの間で最も低いレベルで入出力を行うファームウェアとして、BIOSBasicInputOutputSystem40が備えられており、立ち上げ時に、本メモリ試験装置の重要な機能の一つである特別なメモリ試験をメモリ11等に対して実施する機能も有している。一方、ベースボード管理コントローラ30には、ハードウェアとの間で最も低いレベルで入出力を行うファームウェアとして、BMCFWBMCFirmware41が備えられており、BIOS40と同様、立ち上げ時に、本メモリ試験装置の重要な機能の一つである特別なメモリ試験をメモリ31等に対して実施する機能も有している。なお、ベースボード管理コントローラ30、ベースボード管理コントローラ30用のメモリ31、ベースボード管理コントローラ30のデータ保持用のSRAM32は、本実施形態においては、実装する場合について説明するが、メモリ試験の実施対象が中央処理装置10にて使用されるメモリ11のみであった場合には、場合によっては、実装しないようにしても良い。実施形態の動作の説明次に、図1に示したメモリ試験装置の動作の一例について、図2、図3のフローチャートを用いて詳細に説明する。図2は、情報処理装置として中央処理装置10がメモリ11を使用している際、または、ベースボード管理コントローラ30がメモリ31を使用している際に、当該メモリ11またはメモリ31に訂正可能障害が発生したときの動作の一例を示すフローチャートであり、訂正可能障害が発生したメモリエリアアドレス空間を登録したり、メモリエリアアドレス空間に対するページ閉塞を実施したりする動作例を示している。また、図3は、図2において発生した訂正可能障害のメモリエリアアドレス空間に対して情報処理装置の再立ち上げ時に特別なメモリ試験を実施して、該メモリ試験の実施結果に基づいてメモリエリアアドレス空間のページ閉塞を解除したり、逆に、ページ閉塞を行うとともに障害情報を採取して保管したりする動作の一例を示すフローチャートである。図3のフローチャートにおいては、情報処理装置に立ち上げ時に、前回の運用中におけるメモリの障害状況があらかじめ登録されている障害発生回数登録テーブルを利用して特別なメモリ試験を実施して、中央処理装置10上で動作するOSが、ページ閉塞を解除すべきか、または、ページ閉塞を実施すべきか、というメモリ試験実施結果をOSに対して通知する動作例を示している。なお、以下で用いているメモリエリアのアドレスとは、次のような意味である。すなわち、メモリエリアのアドレスとは、中央処理装置10がメモリ11にアクセスする際のアドレスメモリアクセスアドレス、または、ベースボード管理コントローラ30がメモリ31にアクセスする際のアドレスメモリアクセスアドレスをページ閉塞単位に区切ったものを示している。ここで、ページ閉塞単位は、中央処理装置10やベースボード管理コントローラ30上で動作するOSの種類によって容量が異なる。例えば、或るOSの場合には、1,024Byte単位であり、また、異なる別のOSの場合には、4,096Byte単位である。ページ閉塞単位が、4,096Byte単位であった場合には、メモリエリアのアドレス1000の次のメモリエリアのアドレスは、2000になる。したがって、ページ閉塞単位が4,096Byte単位の場合、メモリアクセスアドレスのアドレス範囲が1000~1FFFまでのメモリエリアのアドレスは、1000であり、また、メモリアクセスアドレスのアドレス範囲が2000~2FFFまでのメモリエリアのアドレスは、2000であり、また、メモリアクセスアドレスのアドレス範囲がF000~FFFFまでのメモリエリアのアドレスは、F000である。次に、図2のフローチャートを用いて、情報処理装置として運用中につまり中央処理装置10がメモリ11を使用している際に訂正可能障害が発生した場合の動作の一例について説明する。図2のフローチャートにおいて、情報処理装置として中央処理装置10が例えばDIMM/メモリからなるメモリ11を使用している運用中においては、メモリ11に訂正可能障害が発生したか否かを障害検出用のハードウェアによって常時監視しているステップA101。中央処理装置10がアクセスしたメモリ11に訂正可能障害が発生したことをハードウェアによって検出しない限りステップA201のNo、ステップA201の動作を繰り返して、メモリ11のアクセス状態をハードウェアによって監視し続けることになる。一方、中央処理装置10がアクセスしたメモリ11に訂正可能障害が発生したことをハードウェアによって検出した場合にはステップA201のYes、障害を検出した当該ハードウェアは、訂正可能障害が発生したメモリエリアのアドレス例えばメモリエリアのアドレスA1を、訂正可能障害の発生回数に関する情報を管理するテーブルすなわち図4に示す障害発生回数登録テーブル100に登録する処理を制御するステップA202。障害登録手段障害登録主テップを形成するステップA202において、訂正可能障害が発生したメモリエリアのアドレス例えばメモリエリアのアドレスA1の図4に示す障害発生回数登録テーブル100への登録処理をBIOS40またはBMCFW41にて制御することにより、メモリエリアのアドレスごとの訂正可能障害の発生回数を記録している障害発生回数登録テーブル100のメモリエリアのアドレス例えばメモリエリアのアドレスA1に関する訂正可能障害の発生回数が更新される。図4は、障害発生回数登録テーブル100のテーブル構成の一例を示すテーブルであり、登録レコードが有効か否かを示す有効表示101、訂正可能障害が発生したメモリエリアアドレスを登録するメモリエリアアドレス102、訂正可能障害の発生回数を登録する発生回数103を少なくとも含んで構成されている。ここで、図4に示す障害発生回数登録テーブル100は、中央処理装置10上で動作するBIOS40によって読み書き動作を制御する場合には、中央処理装置10にて使用される不揮発性メモリ12内に配置されており、一方、ベースボード管理コントローラ30上で動作するBMCFW41によって読み書き動作を制御する場合には、ベースボード管理コントローラ30にて使用されるSRAM32内に配置される。なお、図4に示す障害発生回数登録テーブル100は、訂正可能障害が発生したメモリエリアアドレスの登録レコード数が9個までの例を示しているが、本発明は、登録レコード数をこの例の9個に限るものではなく、訂正可能障害を検出するハードウェア上の制約がない限り、任意の登録レコード数を有する構成とすることができる。初期状態においては、障害発生回数登録テーブル100の有効表示101に示す有効bit-mm=1~9のすべてについて、それぞれの登録レコードについて無効を示す0が設定されている。つまり、有効表示101に示す有効bit-mの値が無効を示す0の場合は、当該登録レコードに該当するメモリエリアアドレス102のメモリエリアアドレス-mおよび発生回数103のカウンタ-mは無効の情報であることを示している。一方、有効表示101の有効bit-mm=1~9のいずれかが、当該登録レコードについて有効であることを示す1に設定されている場合、当該登録レコードに該当するメモリエリアアドレス102のメモリエリアアドレス-mおよび発生回数103のカウンタ-mは有意な情報として設定されていることを示している。ステップA202において、訂正可能障害が発生したメモリエリアのアドレス例えばメモリエリアのアドレスA1に関して図4の障害発生回数登録テーブル100への登録処理を行う場合、初期状態では、前述の通り、有効表示101のすべての有効bit-mm=1~9は、登録レコードが無効であることを示す0に設定されているので、有効表示101のいずれか任意の有効bit-m例えば有効bit-1が有効であることを示す1に書き換えられる。さらに、当該有効bit-1欄の登録レコードとして、メモリエリアアドレス102のメモリエリアアドレス-1は、訂正可能障害が発生したメモリエリアのアドレス例えばメモリエリアのアドレスA1に更新され、発生回数103のカウンタ-1は0から1インクリメントされて1に更新される。しかる後、訂正可能障害が発生したメモリエリアのアドレス例えばメモリエリアのアドレスA1の障害発生回数が、あらかじめ定めた閾値を超えたか否かを確認するステップA203。該メモリエリアのアドレス例えばメモリエリアのアドレスA1の障害発生回数が閾値を超えていない場合はステップA203のNo、ステップA201に復帰して、該メモリエリアのアドレス例えばメモリエリアのアドレスA1について次の訂正可能障害の発生を監視する状態を継続する。一方、該メモリエリアのアドレス例えばメモリエリアのアドレスA1の障害発生回数が閾値を超えた場合にはステップA203のYes、ステップA102に移行して、中央処理装置10上で動作するOSに対して、該メモリエリアのアドレス例えばメモリエリアのアドレスA1のページメモリエリアアドレス空間は許容された障害発生回数を超えてしまっている旨を通知する。該通知を受け取った中央処理装置10上のOSは、閾値を超えた回数の訂正可能障害が発生した該メモリエリアのアドレス例えばメモリエリアのアドレスA1のページメモリエリアアドレス空間に関するページ閉塞処理を実施し、当該ページを運用系から切り離して隔離するステップA102。次に、ステップA202における障害発生回数登録テーブル100の更新処理について、さらに詳細に説明する。障害発生回数登録テーブル100に登録レコードが全くない初期状態で、ステップA201にて訂正可能障害が検出されたメモリエリアのアドレスA1が転送されてくると、前述したように、有効表示101のいずれかの有効bit-m例えば有効bit-1が有効を示す1に書き換えられ、該当するメモリエリアアドレス102のメモリエリアアドレス-1には、転送されてきたメモリエリアのアドレスA1を格納し、発生回数103のカウンタ-1には1インクリメントされて1を設定する。しかる後、ステップA201にて訂正可能障害を検出したメモリエリアのアドレスとしてメモリエリアのアドレスA1が再度転送されてくると、まず、障害発生回数登録テーブル100の有効表示101の中から有効を示す1が設定されている有効bit-mを探索する。本実施例においては、例えば有効bit-1が1に設定されているので、該有効bit-1を抽出し、次に、該有効bit-1の登録レコードを確認する動作に移行する。すなわち、有効bit-1に登録されているメモリエリアアドレス102のメモリエリアアドレス-1が、今回転送されてきたメモリエリアのアドレスA1と一致しているか否かを確認する。本実施例においては、メモリエリアアドレス102のメモリエリアアドレス-1は、今回転送されてきたメモリエリアのアドレスA1と一致しているので、今回転送されてきたメモリエリアのアドレスA1が障害発生回数登録テーブル100に登録済みであることが判別される。したがって、当該メモリエリアのアドレスA1において第2回目の訂正可能障害が発生したことを障害発生回数登録テーブル100に登録するために、発生回数103のカウンタ-1を1インクリメントして1から2に更新する。つまり、同一メモリエリアのアドレスA1において複数回の訂正可能障害が発生した場合、障害発生回数登録テーブル100への登録内容は、第1回目の障害発生時には、有効表示101の有効bit-m例えば有効bit-1を有効な状態1に設定する動作と、該当するメモリエリアアドレス102のメモリエリアアドレス-1にメモリエリアのアドレスA1を登録する動作と、該当する発生回数103のカウンタ-1を1に設定する動作とを実施することになる。一方、同一メモリエリアのアドレスA1の第2回目以降の障害発生時には、該当する発生回数103のカウンタ-1を1インクリメントにする動作のみを実施することになる。なお、ステップA201にて次に訂正可能障害を検出したメモリエリアのアドレスとして、最初に検出したメモリエリアのアドレスA1とは異なるメモリエリアのアドレスA2が転送されてきた場合には、障害発生回数登録テーブル100の有効表示101の中から有効を示す1が設定されている有効bit-mm=1~9を探索して、1に設定されていた有効bit-mのいずれも、それぞれに該当するメモリエリアアドレス102のメモリエリアアドレス-mが、今回転送されてきたメモリエリアのアドレスA2と一致していない場合として、新規の登録動作になる。したがって、有効表示101の有効bit-mm=1~9のうち、無効を示す0が設定されている有効bit-iを探索して、探索した有効bit-iを、前述のように、有効を示す1に書き換えるとともに、該当するメモリエリアアドレス102のメモリエリアアドレス-iには、今回転送されてきたメモリエリアのアドレスA2を格納し、発生回数103のカウンタ-iには1インクリメントされて1を設定する。なお、障害発生回数登録テーブル100には登録されていない新たなメモリエリアのアドレスA3において訂正可能障害が発生したために、障害発生回数登録テーブル100への新規登録を行おうとして、有効表示101の有効bit-mm=1~9のうち、無効を示す0が設定されている有効bit-iを探索した際に、有効bit-mm=1~9のすべてが有効を示す1に設定されてしまっていて、満杯の状態になっていた場合には、有効な登録レコードの中から、置換することが最も可能な登録レコードを抽出して、登録済みの該登録レコードと差し替えることによって、新規登録を実施するようにしても良い。例えば、登録済みの各登録レコードの発生回数103のカウンタ-mm=1~9の中から、カウント値が最も少ないカウンタ-jを検出して、発生回数が最も少ないメモリエリアアドレスとして検出したメモリエリアアドレス102のメモリエリアアドレス-jを、今回転送されてきた新規登録のメモリエリアのアドレスA3に書き換えるとともに、発生回数103のカウンタ-jを第1回目であることを示す1に書き換えるようにしても良い。また、発生回数が最も少ないメモリエリアアドレスが複数存在していた場合には、最若番側から発生回数が最も少ないメモリエリアアドレスを置換候補として選択するようにしても良いし、または、最老番側から発生回数が最も少ないメモリエリアアドレスを置換候補として選択するようにしても良い。あるいは、他の置換候補として、図4の障害発生回数登録テーブル100には記載していないが、各登録レコードについて、最新に発生した訂正可能障害の発生日時を障害発生回数登録テーブル100に登録することにし、最新に発生した訂正可能障害の発生日時が最も古いメモリエリアアドレスを、新規登録のメモリエリアアドレスに対する置換候補として選択するようにしても良い。次に、図3のフローチャートを用いて、あらかじめ定めたテストパターンからなる特別なメモリ試験により、情報処理装置の立ち上げ動作中に実施するメモリ確認動作例について説明する。情報処理装置の立ち上げ動作が指示されるとステップB100、中央処理装置10上で動作するBIOS40およびベースボード管理コントローラ30上で動作するBMCFW41は、不揮発性メモリ12およびSRAM32それぞれに備えている図4の障害発生回数登録テーブル100を参照して登録内容を確認するステップB101。登録内容の確認動作として、まず、障害発生回数登録テーブル100のすべての登録レコードを確認したか否かをチェックするステップB102。すべての登録レコードのチェックがまだ完了していない場合はステップB102のNo、次にチェックすべき登録レコードの有効表示101の有効bit-mm=1~9のいずれかが、有効を示す1に設定されているか否かを確認するステップB103。有効を示す1に設定されていない場合はステップB103のNo、無効なデータであるので、次の登録レコードをチェックするために、ステップB102に復帰する。一方、登録レコードの有効表示101の有効bit-mm=1~9のいずれかが、有効を示す1に設定されていた場合はステップB103のYes、当該有効bit-mm=1~9のいずれかを無効を示す0に初期化するとともに、当該登録レコードに該当するメモリエリアアドレス102のメモリエリアアドレス-mを取り出してステップB104、該メモリエリアアドレス-mが示すメモリエリアのアドレスに対して、前述したような特別なメモリ試験を実施するステップB105。ここで、該メモリエリアアドレス-mが示すメモリエリアのアドレスは、前述したように、ページ閉塞単位となる或る範囲のメモリエリアアドレス空間であり、特別なメモリ試験は、当該範囲のメモリエリアアドレス空間に対して網羅的に実施されることになる。また、メモリ試験実施手段メモリ試験実施ステップを形成するステップB105において実施する特別なメモリ試験は、訂正可能障害が発生する可能性があるテストパターンを用いた試験であり、具体的には、前述したように、オール0書き込みや、オール1書き込みの場合だけではなく、0書き込み/読み出し→1書き込み/読み出し→0書き込み/読み出し→1書き込み/読み出しのような0、1反転書き込み/読み出しシーケンスや、0x5555書き込み/読み出し→0xAAAA書き込み/読み出し→0x5555書き込み/読み出しのような01パターン、10パターン反転書き込み/読み出しシーケンスなども含むメモリ試験である。なお、本実施例においては、特別なメモリ試験は、登録レコードの有効表示101の有効bit-mm=1~9のいずれかが、有効を示す1に設定されているすべてのメモリエリアのアドレス空間つまり、訂正可能障害が検知されたメモリエリアのアドレス空間に対して実施する場合について説明しているが、本発明は、この場合に限るものではない。例えば、ページ閉塞された状態にあるメモリエリアのアドレス空間のみに対して、言い換えれば、有効表示101の有効bit-mm=1~9のいずれかが有効を示す1に設定されているメモリエリアのアドレス空間のうち、発生回数103のカウンタ-mm=1~9のカウント値が、あらかじめ定めた閾値を超えているメモリエリアのアドレス空間のみに対して実施するようにしても良い。また、特別なメモリ試験を実施すべき対象となるメモリエリアのアドレス空間が複数存在している場合には、特別なメモリ試験の実施順序として、最若番側から、順次、有効を示す1が設定されているメモリエリアのアドレス空間つまり、訂正可能障害が検知されたメモリエリアのアドレス空間またはページ閉塞されたメモリエリアのアドレス空間に対して実施していくように順序付けを行うようにしても良い。図3のフローチャートに戻って、次に、ステップB104において障害発生回数登録テーブル100から取り出した或るメモリエリアアドレス-mが示すメモリエリアのアドレス空間に対して、ステップB105において実施した特別なメモリ試験の実施結果の良否判定を行うステップB106。特別なメモリ試験の実施結果として故障を検知しなかった場合にはステップB106のNo、当該メモリエリアのアドレス空間は正常な状態にあるものとして、特別なメモリ試験の試験結果として、障害が検知されたメモリエリアアドレスを登録する図5のメモリ試験結果登録テーブル200への登録動作を行うことなく、障害発生回数登録テーブル100の次の登録レコードをチェックするために、ステップB102に復帰する。この結果、たとえ、先の運用中にページ閉塞状態に設定されたとしても、情報処理装置の再立ち上げ後においては、ページ閉塞状態から開放されて、OSが使用可能な状態に復帰することになる。一方、特別なメモリ試験の実施結果として故障を検知した場合にはステップB106のYes、当該メモリエリアのアドレス空間は、故障が発生しているものとして、今回の立ち上げ時においてはOSがシステムに組み込むことができないページ閉塞候補として、BIOS40またはBMCFW41は、不揮発性メモリ12またはSRAM32に備えている図5のメモリ試験結果登録テーブル200の登録内容を更新するステップB107。図5は、メモリ試験結果登録テーブル200のテーブル構成の一例を示すテーブルであり、登録レコードが有効か否かを示す有効表示201、故障を検知したメモリエリアアドレスを登録するメモリエリアアドレス202を少なくとも含んで構成されている。ここで、図5に示すメモリ試験結果登録テーブル200は、中央処理装置10上で動作するBIOS40によって読み書き動作を制御する場合には、中央処理装置10にて使用される診断機能部の不揮発性メモリ12内に配置されており、一方、ベースボード管理コントローラ30上で動作するBMCFW41によって読み書き動作を制御する場合には、ベースボード管理コントローラ30にて使用される診断機能部のSRAM32内に配置されている。なお、図5に示すメモリ試験結果登録テーブル200は、特別なメモリ試験において故障を検知したメモリエリアアドレスの登録レコード数が、n個で示すように、図4の障害発生回数登録テーブル100の場合とは異なり、9個までではなく、任意の登録レコード数を有する構成としている。一般には、図5のメモリ試験結果登録テーブル200の登録可能レコード数は、図4の障害発生回数登録テーブル100の場合よりも多くなるように構成することが望ましい。情報処理装置を新規に設置した初期状態においては、メモリ試験結果登録テーブル200の有効表示201に示す有効bit-mm=1~nのすべてについて、それぞれの登録レコードについて無効を示す0が設定されている。つまり、有効表示201に示す有効bit-mの値が無効を示す0の場合は、当該登録レコードに該当するメモリエリアアドレス202のメモリエリアアドレス-mは無効の情報であることを示している。一方、有効表示201の有効bit-mm=1~nのいずれかが、当該登録レコードについて有効であることを示す1に設定されている場合、当該登録レコードに該当するメモリエリアアドレス102のメモリエリアアドレス-mは有意な情報として設定されていることを示している。なお、メモリ試験結果登録テーブル200の有効表示201に示す有効bit-mm=1~nは、オペレータによる消去操作等の特別の操作を実施した場合に限って、無効を示す0に設定することができるものであって、情報処理装置の立ち上げの都度、無効を示す0に設定されるものでもないし、また、ハードウェア、BIOS40またはBMCFW41の判定によって自動的に消去されることもなく、情報処理装置の立ち上げ時に実施される特別なメモリ試験結果として故障を検知すれば、システムとして使用可能なメモリ容量が不足しない量としてあらかじめ定めた或る一定量に達するまでは順次蓄積されていくことになる。つまり、図5のメモリ試験結果登録テーブル200は、図4の障害発生回数登録テーブル100とほとんど同じであるが、主に以下の点が異なっている。1メモリ試験結果登録テーブル200の登録可能レコード数は、一般に、図4の障害発生回数登録テーブル100の場合よりも多い。2特定の操作を実施しない限り、図5のメモリ試験結果登録テーブル200の登録内容は消去されない。つまり、図5のメモリ試験結果登録テーブル200の有効表示201に示す有効bit-mm=1~nは、特定の操作を実施しない限り、無効を示す0にはならない。3図4の障害発生回数登録テーブル100の有効表示201に示す有効bit-mm=1~nは、情報処理装置を立ち上げる都度、図3のステップB104において、無効を示す0に設定されることによって、有効bit-mm=1~nのすべてが、無効を示す0に設定されるが、一方、図5のメモリ試験結果登録テーブル200の有効表示201に示す有効bit-mm=1~nは、ハードウェア、BIOS40またはBMCFW41の判定によって自動的に無効を示す0に設定されることはない。ステップB107において、故障が検知されたメモリエリアのアドレス例えばメモリエリアのアドレスA1に関して図5のメモリ試験結果登録テーブル200への登録処理を行う場合、初期状態では、前述の通り、有効表示201のすべての有効bit-mm=1~nは、登録レコードが無効であることを示す0に設定されているので、有効表示201のいずれかの有効bit-m例えば有効bit-1が有効であることを示す1に書き換えられる。さらに、当該有効bit-1欄の登録レコードとして、メモリエリアアドレス202のメモリエリアアドレス-1は、今回立ち上がるOSがシステムに組み込むことを抑止するページ閉塞候補として、特別なメモリ試験において故障が検知されたメモリエリアのアドレス例えばメモリエリアのアドレスA1に更新される。さらに、故障が検知された当該メモリエリアアドレス空間つまり、図2のフローチャートにおいてページ閉塞されたメモリエリアアドレス空間、訂正可能障害が発生したメモリエリアアドレス空間のうち、特別なメモリ試験にて障害が検知されたメモリエリアアドレス空間を、システムに組み込むことなく、隔離したままの状態にするためのページ閉塞候補とするのみならず、障害情報保持手段障害情報保持ステップとして、当該メモリエリアアドレス空間の障害診断を効果的に実施することができるように、当該特別なメモリ試験においてエラーになった時のメモリアドレス、データパターンを、障害解析用の情報として、例えば、メモリ11またはメモリ31がDIMMの場合には当該DIMMの各種のスペックを格納しているROM領域であるSPDSpecialPresenceDetect、あるいは、当該特別なメモリ試験のファームウェアが格納されている診断機能部の不揮発性メモリ12またはSRAM32等に保持するステップB108。なお、特別なメモリ試験の試験結果の保持は、DIMMのSPDだけでも良いし、診断機能部の不揮発性メモリ12またはSRAM32だけでも良いし、DIMMのSPD、不揮発性メモリ12またはSRAM32の両方であっても良い。また、DIMMのSPDや不揮発性メモリ12、SRAM32には、複数の試験結果メモリアドレス、データパターンを保持することができる。保持したメモリアドレス、データパターンは、障害解析時に使用されることになる。しかる後、障害発生回数登録テーブル100の次の登録レコードをチェックするために、ステップB102に復帰する。ステップB102において、すべての登録レコードのチェックが完了したことを判別した場合はステップB102のYes、特別なメモリ試験の実施結果を登録しているメモリ試験結果登録テーブル200の登録内容を確認して、有効表示201の有効bit-mm=1~nが有効であることを示す1に設定されている登録レコードが存在しているか否かをチェックするステップB109。有効表示201の有効bit-mm=1~nが1に設定されている登録レコードが存在していた場合にはステップB109のYes、立ち上げ動作中のOSは、ページ閉塞手段ページ閉塞ステップとして、該当するメモリエリアアドレス202のメモリエリアアドレス-mに設定されているメモリエリアアドレス空間を、ページ閉塞状態に設定することによって、今回の立ち上げにおいて、OSがシステムに組み込むことを抑止して、当該メモリエリアアドレス空間を立ち上げ後の運用中に使用することができない状態に隔離するステップB110。一方、有効表示201の有効bit-mm=1~nが1に設定されているメモリエリアアドレス202のメモリエリアアドレス-mに設定されているメモリエリアアドレス空間を除く他のメモリエリアアドレス空間については、正常復帰手段正常復帰ステップとして、今回の立ち上げにおいて、OSがシステムに組み込むことにより、当該メモリエリアアドレス空間を立ち上げ後の運用時に使用することを可能な状態にする。すなわち、メモリ試験結果登録テーブル200に登録されていないメモリエリアアドレス空間については、たとえ、図2のフローチャートにおいて前回の運用時にページ閉塞状態に設定されていたとしても、今回の立ち上げ時に実施した特別なメモリ試験結果として、故障が検知されることがなかったので、正常な状態に復帰したものと看做して、今回の立ち上げにおいて、OSがシステムに組み込み、使用可能な状態に設定する。以上のごとき特別なメモリ試験を実施することによって、情報処理装置の立ち上げ時に、前回までの運用時にはページ閉塞されていたメモリエリアアドレス空間あるいは訂正可能障害を検出していたメモリエリアアドレス空間についても、システムに再度組み込むことを可能にするとともに、特別なメモリ試験において訂正可能障害が再現した場合には、当該メモリエリアアドレス空間をページ閉塞し、かつ、特別なメモリ試験時の詳細なデータメモリアドレスやテストパターンを保持して、障害解析に有効に使用することを可能にしている。実施形態の効果の説明以上に詳細に説明したように、本実施形態においては、次のような効果が得られる。第1の効果は、特に、間歇的にメモリ上のデータが或る値にスタック/固定化した場合等において、一時的にページ閉塞したメモリエリアアドレス空間を自動的に再利用することが可能になることである。第2の効果は、次の点にある。近年の組み込み系情報処理装置にもページ閉塞機能が既に備えられているかまたは今後組み込まれていく状況にあるが、しかし、組み込み系情報処理装置のメモリは大容量ではなく、小容量の場合がほとんどである。また、SRAMなどの小容量RAMに対してもページ閉塞機能を実施する状況にある。かくのごとき小容量のメモリに対してページ閉塞が実施されると、使用可能なメモリ容量が大幅に減少してしまうことになって、システム動作が不安定になってしまう場合も生じる。本発明においては、システムの立ち上げの都度、可能な限りページ閉塞を実施しないように設定することができるので、システム動作の安定化を図ることができる、という効果が得られる。第3の効果は、立ち上げ時に実施する特別なメモリ試験においてエラー故障を検知した時のメモリアドレス、データパターンをメモリ11やメモリ31のDIMMDualInlineMemoryModuleのSPDSpecialPresenceDetect、診断機能部の不揮発性メモリ12やSRAMStaticRandomAccessMemory32等に保持するので、故障診断用に以降に実施する再現試験において、故障が再現しなくとも、保持されている詳細な障害状態に基づいて、障害解析を行うことが容易になることである。以上、本発明の好適な実施形態の構成を説明した。しかし、上に説明した実施形態は、本発明の単なる例示に過ぎず、何ら本発明を限定するものではないことに留意されたい。本発明の要旨を逸脱することなく、特定用途に応じて種々の変形変更が可能であることが、当業者には容易に理解できよう。"