"外部機器から転送されるラスターイメージデータを受信して、受信したラスターイメージデータに基づいて画像を形成する画像形成装置であって、前記外部機器からの前記ラスターイメージデータの転送を制御するプロセッサと、第1のバスを介して前記プロセッサと接続され、前記プロセッサの作業領域として使用される第1のメモリと、前記ラスターイメージデータが格納される第2のメモリと、第2のバスを介して前記第2のメモリと接続され、前記第2のメモリに対する前記ラスターイメージデータの書き込みおよび読み出しを制御するメモリ制御部と、前記ラスターイメージデータに基づいて画像を形成するプリンタエンジンと、前記第2のメモリから前記メモリ制御部を介して前記ラスターイメージデータを読み出して前記プリンタエンジンに供給するエンジン制御部と、を備えることを特徴とする画像形成装置。前記外部機器に対してケーブルを介して接続され、前記外部機器から前記ケーブルを介して転送された前記ラスターイメージデータが入力されるブリッジと、前記ブリッジと、前記メモリ制御部と、前記エンジン制御部とに接続され、前記ブリッジから前記メモリ制御部への前記ラスターイメージデータの転送、および、前記メモリ制御部から前記エンジン制御部への前記ラスターイメージデータの転送を中継するスイッチと、をさらに備えることを特徴とする請求項1に記載の画像形成装置。前記ケーブル、前記ブリッジおよび前記スイッチは、PCIExpressの規格に準拠していることを特徴とする請求項2に記載の画像形成装置。前記メモリ制御部が前記スイッチに内蔵されていることを特徴とする請求項2または3に記載の画像形成装置。前記第2のメモリおよび前記メモリ制御部を、前記ラスターイメージデータの色成分を分類した組の数に対応して複数組備えることを特徴とする請求項1~4のいずれか一項に記載の画像形成装置。画像を読み取るスキャナエンジンと、前記スキャナエンジンが読み取った画像のデータを前記メモリ制御部を介して前記第2のメモリに書き込むスキャナ制御部と、をさらに備えることを特徴とする請求項1~5のいずれか一項に記載の画像形成装置。ラスターイメージデータを生成する第1の機器と、前記第1の機器から転送された前記ラスターイメージデータに基づいて画像を形成する第2の機器と、を備える画像形成システムであって、前記第1の機器は、印刷ジョブに基づいて前記ラスターイメージデータを生成する生成部と、前記生成部が生成した前記ラスターイメージデータに対して画像編集のための画像処理を行う画像処理部と、前記画像処理が行われた後の前記ラスターイメージデータを前記第2の機器に転送する転送部と、を備え、前記第2の機器は、前記第1の機器からの前記ラスターイメージデータの転送を制御するプロセッサと、第1のバスを介して前記プロセッサと接続され、前記プロセッサの作業領域として使用される第1のメモリと、前記ラスターイメージデータが格納される第2のメモリと、第2のバスを介して前記第2のメモリと接続され、前記第2のメモリに対する前記ラスターイメージデータの書き込みおよび読み出しを制御するメモリ制御部と、前記ラスターイメージデータに基づいて画像を形成するプリンタエンジンと、前記第2のメモリから前記メモリ制御部を介して前記ラスターイメージデータを読み出して前記プリンタエンジンに供給するエンジン制御部と、を備えることを特徴とする画像形成システム。前記第1の機器と前記第2の機器とがケーブルを介して接続され、前記第1の機器は、前記ケーブルを介して前記第2の機器に転送する前記ラスターイメージデータが入力される第1のブリッジをさらに備え、前記第2の機器は、前記第1の機器から前記ケーブルを介して転送された前記ラスターイメージデータが入力される第2のブリッジと、前記第2のブリッジと、前記メモリ制御部と、前記エンジン制御部とに接続され、前記第2のブリッジから前記メモリ制御部への前記ラスターイメージデータの転送、および、前記メモリ制御部から前記エンジン制御部への前記ラスターイメージデータの転送を中継するスイッチと、をさらに備えることを特徴とする請求項7に記載の画像形成システム。前記ケーブル、前記第1のブリッジ、前記第2のブリッジおよびスイッチは、PCIExpressの規格に準拠していることを特徴とする請求項8に記載の画像形成システム。前記ラスターイメージデータは、非圧縮の状態で前記第1の機器から前記第2の機器に転送されることを特徴とする請求項7~9のいずれか一項に記載の画像形成システム。前記第1の機器は、クライアント端末からネットワークを介して送信された印刷ジョブを受信する受信部をさらに備え、前記生成部は、前記受信部が受信した印刷ジョブに含まれる印刷データを解析して前記ラスターイメージデータを生成することを特徴とする請求項7~10のいずれか一項に記載の画像形成システム。上記のような画像形成システムにおける従来の画像形成装置では、印刷制御用にプロセッサが作業領域としてアクセスするメモリと、DFE装置から転送されたラスターイメージデータを格納するメモリが同一のバス上で共用されている。このため、プロセッサ上で動作するソフトウェアの挙動によっては、プロセッサがメモリアクセスを優先的に処理し続ける場合があり、その結果、メモリに対するラスターイメージデータの書き込みや読み出しが滞って印刷性能が低下するという問題があった。本発明は、上記に鑑みてなされたものであって、メモリに対するラスターイメージデータの書き込みや読み出しを高速に行って、高い印刷性能を得ることができる画像形成装置および画像形成システムを提供することを目的としている。上述した課題を解決し、目的を達成するために、本発明に係る画像形成装置は、外部機器から転送されるラスターイメージデータを受信して、受信したラスターイメージデータに基づいて画像を形成する画像形成装置であって、前記外部機器からの前記ラスターイメージデータの転送を制御するプロセッサと、第1のバスを介して前記プロセッサと接続され、前記プロセッサの作業領域として使用される第1のメモリと、前記ラスターイメージデータが格納される第2のメモリと、第2のバスを介して前記第2のメモリと接続され、前記第2のメモリに対する前記ラスターイメージデータの書き込みおよび読み出しを制御するメモリ制御部と、前記ラスターイメージデータに基づいて画像を形成するプリンタエンジンと、前記第2のメモリから前記メモリ制御部を介して前記ラスターイメージデータを読み出して前記プリンタエンジンに供給するエンジン制御部と、を備えることを特徴とする。また、本発明に係る画像形成システムは、ラスターイメージデータを生成する第1の機器と、前記第1の機器から転送された前記ラスターイメージデータに基づいて画像を形成する第2の機器と、を備える画像形成システムであって、前記第1の機器は、印刷ジョブに基づいて前記ラスターイメージデータを生成する生成部と、前記生成部が生成した前記ラスターイメージデータに対して画像編集のための画像処理を行う画像処理部と、前記画像処理が行われた後の前記ラスターイメージデータを前記第2の機器に転送する転送部と、を備え、前記第2の機器は、前記第1の機器からの前記ラスターイメージデータの転送を制御するプロセッサと、第1のバスを介して前記プロセッサと接続され、前記プロセッサの作業領域として使用される第1のメモリと、前記ラスターイメージデータが格納される第2のメモリと、第2のバスを介して前記第2のメモリと接続され、前記第2のメモリに対する前記ラスターイメージデータの書き込みおよび読み出しを制御するメモリ制御部と、前記ラスターイメージデータに基づいて画像を形成するプリンタエンジンと、前記第2のメモリから前記メモリ制御部を介して前記ラスターイメージデータを読み出して前記プリンタエンジンに供給するエンジン制御部と、を備えることを特徴とする。本発明によれば、メモリに対するラスターイメージデータの書き込みや読み出しを高速に行って、高い印刷性能を得ることができるという効果を奏する。以下に添付図面を参照して、この発明に係る画像形成装置および画像形成システムの最良な実施の形態を詳細に説明する。以下では、第1の機器としてのDFE装置および第2の機器としての画像形成装置を備える画像形成システムを例に説明する。なお、適用可能な装置システムはこれらに限られるものではない。図1は、本実施の形態の画像形成システム100の概略構成図である。この画像形成システム100は、DFE装置200と、通信ケーブル300によってDFE装置200と接続された画像形成装置400とを備える。DFE装置200は、いわゆるプリントサーバとして機能するものであり、ネットワーク500を介して、ユーザが使用するPCなどの複数の端末クライアント端末600にも接続されている。DFE装置200は、図2に示すように、そのマザーボード210にPCIExpressの規格に準拠したスロット以下、PCIExpressスロットという。220が搭載されている。そして、このPCIExpressスロット220には、カードアダプタ700が装着されている。画像形成装置400は、図2に示すように、そのマザーボード410にPCIExpressスロット420が搭載されている。そして、このPCIExpressスロット420には、カードアダプタ700が装着されている。DFE装置200側のカードアダプタ700と画像形成装置400側のカードアダプタ700とは、通信ケーブル300によって相互に接続されている。これにより、DFE装置200と画像形成装置400とが、お互いのカードアダプタ700および通信ケーブル300を介して通信可能に接続され、DFE装置200と画像形成装置400との間で高速の情報通信が行われる。本実施の形態の画像形成システム100では、画像情報ブラックの画像情報、シアンの画像情報、マゼンタの画像情報、およびイエローの画像情報が、ラスターイメージデータの形で、DFE装置200から画像形成装置400に転送される。そして、画像形成装置400は、DFE装置200から転送されたラスターイメージデータに基づいて、カラーの画像を形成する。なお、通信ケーブル300としては、PCIExpress規格に準拠した銅線ケーブルや光アクティブケーブル、その他の高速差動信号を伝送可能なケーブルなど、様々な通信ケーブルを用いることができる。図3は、カードアダプタ700の概要を示す模式図である。カードアダプタ700は、DFE装置200側と画像形成装置400側とで共通の構成であり、図3に示すように、ケーブルコネクタ710と、カードエッジコネクタ720と、PCIExpressブリッジ730とを備えている。ケーブルコネクタ710は、通信ケーブル300が装着されるコネクタである。また、カードエッジコネクタ720は、カードアダプタ700がPCIExpressスロット220またはPCIExpressスロット420に装着されたときに、PCIExpressスロット220またはPCIExpressスロット420の端子に接続されるコネクタである。これらケーブルコネクタ710およびカードエッジコネクタ720としては、PCIExpress規格に準拠したものが用いられる。PCIExpressブリッジ730は、ケーブルコネクタ710とカードエッジコネクタ720との間でデータを中継する、PCIExpress規格に準拠したブリッジである。このPCIExpressブリッジ730としては、ノントランスペアレントタイプのブリッジが用いられる。ノントランスペアレントタイプのPCIExpressブリッジ730を用いてDFE装置200と画像形成装置400とを接続することにより、DFE装置200と画像形成装置400が、互いに邪魔されることなく個別に初期化などを行うことが可能となり、また、各装置のプロセッサは、別々に動作しながら互いのリソースにアクセス可能となる。また、PCIExpressブリッジ730としては、クロックアイソレーション機能を持つスイッチを用いることが望ましい。クロックアイソレーション機能とは、ブリッジを境界としてクロックドメインを分割する機能である。このクロックアイソレーション機能により、DFE装置200側のPCIExpressブリッジ730と画像形成装置400側のPCIExpressブリッジ730との間通信ケーブル300を用いてラスターイメージデータを転送する領域を、それ以外の領域から独立したクロックドメインとすることができる。そして、DFE装置200側のPCIExpressブリッジ730と画像形成装置400側のPCIExpressブリッジ730との間のクロックドメインでは、クロックとして非スペクトラム拡散クロックを用い、それ以外のクロックドメインでは、クロックとしてスペクトラム拡散クロックを用いることにより、不要輻射EMIの低減を図りつつ、DFE装置200と画像形成装置400との間で同期を取りながら適切な通信を行うことが可能となる。すなわち、EMIの低減を図るためには、DFE装置200や画像形成装置400の動作の基準となるクロックとしてスペクトラム拡散クロックを用いることが有効であるが、画像形成システム100全体のクロックとしてスペクトラム拡散クロックを用いると、DFE装置200と画像形成装置400との間で同期が取れず、通信ケーブル300を用いた通信を適切に行うことができない。これに対して、PCIExpressブリッジ730のクロックアイソレーション機能を用いて、PCIExpressブリッジ730間のクロックドメインを分離し、この部分のみクロックとして非スペクトラム拡散クロックを用いるようにすれば、画像形成システム100全体としてのEMIの低減を図りつつ、DFE装置200と画像形成装置400との間での通信ケーブル300を用いた通信を適切に行うことができる。次に、本実施の形態の画像形成システム100におけるDFE装置200と画像形成装置400のより具体的な構成例実施例について、本発明が適用されない構成例比較例と対比しながら詳しく説明する。[比較例]まず、比較例について、図4~図9を参照して説明する。なお、以下では、比較例と実施例との対応関係を明確にするため、比較例の画像形成システムを構成する各構成要素について、実施例の構成要素に対応するもの一部の機能が異なるものも含むに対して、実施例と共通の符号を付して説明する。図4は、比較例の画像形成システム以下、画像形成システム110と表記する。の概略構成を示す図であり、図5は、比較例の画像形成システム110におけるデータフローを示す図である。比較例の画像形成システム110において、DFE装置200と画像形成装置400は、PCIExpressの規格に準拠した通信ケーブル300により接続されている。また、DFE装置200には、LANなどのネットワーク500を介して、ユーザが使用するPCなどのクライアント端末600が接続されている。DFE装置200は、DFE処理部10を備える。このDFE処理部10は、図示しないプロセッサやメモリを用いて実現されるDFE装置200側のデータ処理部であり、主な機能構成として、RIP処理部11と、データ転送処理部12とを有する。RIP処理部11は、クライアント端末600からネットワーク500経由で送られた印刷ジョブを受信し、印刷ジョブに含まれるPDL形式のデータを、印刷用のラスターイメージデータに展開する。RIP処理部11により生成されたラスターイメージデータは、図示しないメモリに格納される。データ転送処理部12は、RIP処理部11により生成されたラスターイメージデータをページ単位で上記メモリから取り出し、ライト要求後述する画像形成装置400のメインメモリ22へのデータ書き込み要求に応じてデータを転送する処理であるメモリライト転送により、上記メモリから取り出したラスターイメージデータを、通信ケーブル300を介して画像形成装置400に転送する。通信ケーブル300との接続には、図示しないカードアダプタ上述したカードアダプタ700に相当が用いられる。カードアダプタには、通信ケーブル300を介して画像形成装置400に転送するラスターイメージデータが入力されるPCIExpressブリッジ13上述したPCIExpressブリッジ730に相当が実装されており、ラスターイメージデータは、このPCIExpressブリッジ13を経由し、PCIExpressのプロトコルに則って通信ケーブル300を介して画像形成装置400に転送される。なお、ラスターイメージデータの転送に用いるPCIExpressのレーン数は、転送するラスターイメージデータのサイズと要求される印刷処理速度に応じて十分な転送帯域が得られるレーン数とする。ここでは、一例として、4レーンx4でラスターイメージを転送するものとする。画像形成装置400は、メモリコントローラ統合型プロセッサ21と、メインメモリ22と、PCHPlatformControllerHub23と、PCIExpressの規格に準拠したスイッチ以下、PCIExpressスイッチという。24と、2つのプロッタASICApplicationSpecificIntegratedCircuit25a,25bと、プリンタエンジン26とを備える。また、画像形成装置400には、DFE装置200と同様、通信ケーブル300との接続用に図示しないカードアダプタ上述したカードアダプタ700に相当が設けられている。そして、このカードアダプタに実装されたPCIExpressブリッジ27上述したPCIExpressブリッジ730に相当を経由して、DFE装置200からPCIExpressのプロトコルに則って通信ケーブル300を介して転送されたラスターイメージデータが入力される。メモリコントローラ統合型プロセッサ21は、DFE装置200からのラスターイメージデータの転送を制御するための転送制御処理や、圧縮データとして転送されたラスターイメージデータを復元する伸張処理、ラスターイメージデータに対する画像編集回転、拡大、縮小などのための画像処理などを実行する。メモリコントローラ統合型プロセッサ21は、これら転送制御処理、伸張処理および画像処理を含む各種の処理ソフトウェアを実行するための作業領域として、メインメモリ22を用いる。メモリコントローラ統合型プロセッサ21は、PCH23およびこれに接続されたGigaEthernetEthernetは登録商標ケーブルなどの制御信号伝送用ケーブル28を介して、DFE装置200のDFE処理部10と接続されている。DFE装置200から画像形成装置400へのラスターイメージデータの転送は、メモリコントローラ統合型プロセッサ21から制御信号伝送用ケーブル28経由でDFE処理部10へと伝送される制御信号に従って実行され、ページ単位でのラスターイメージデータの転送開始タイミングなどが制御される。メインメモリ22は、第1のメモリバス29を介してメモリコントローラ統合型プロセッサ21と接続されている。このメインメモリ22は、メモリコントローラ統合型プロセッサ21の作業領域として用いられるだけでなく、DFE装置200から転送されたラスターイメージデータを格納するメモリとしても用いられる。PCIExpressスイッチ24は、PCIExpressブリッジ27と、メモリコントローラ統合型プロセッサ21と、プロッタASIC25aと、プロッタASIC25bとに接続され、これらの間のパケットルーティングを行う。プロッタASIC25a,25bは、メインメモリ22に格納されたラスターイメージデータを、プリンタエンジン26の印刷速度紙送り速度に同期して、主走査方向1ライン分ずつメインメモリ22から読み出し、リード要求メインメモリ22からのデータ読み出し要求に応じてデータを転送する処理であるメモリリード転送により、メインメモリ22から取り出したラインごとのラスターイメージデータを、プリンタエンジン26に転送する。なお、プロッタASIC25a,25bは、それぞれ4色分のメモリリード転送処理が可能な構成であり、プロッタASIC25aがCMYKの4色に対応し、プロッタASIC25bがクリアトナーや特色2色に対応している。プリンタエンジン26は、プロッタASIC25a,25bによりライン周期で転送されるラスターイメージデータに基づいて、記録媒体である紙に画像を形成する。次に、以上のような比較例の画像形成システム110におけるラスターイメージデータのデータフローについて説明する。DFE装置200のRIP処理部11により生成されたラスターイメージデータは、データ転送処理部12によるメモリライト転送によって、ページ単位で画像形成装置400へと転送され、画像形成装置400のメインメモリ22に格納される図5の破線矢印1で示す経路。このとき、画像形成装置400のPCIExpressスイッチ24は、PCIExpressブリッジ27とメモリコントローラ統合型プロセッサ21との間でのラスターイメージデータの転送を中継する。メモリコントローラ統合型プロセッサ21は、通信ケーブル300、PCIExpressブリッジ27およびPCIExpressスイッチ24を経由してDFE装置200から転送されたラスターイメージデータを、第1のメモリバス29を介してメインメモリ22に格納する。なお、DFE装置200から画像形成装置400へのラスターイメージデータの転送は、通常、ラスターイメージデータを可逆圧縮データに圧縮した状態で行われる。この場合、圧縮されたラスターイメージデータは、メモリコントローラ統合型プロセッサ21が実行する伸張処理によって元のラスターイメージデータに復元されて、メインメモリ22に格納される。ラスターイメージデータが1ページ分メインメモリ22に格納された後、画像形成装置400のプロッタASIC25a,25bが、メモリリード転送によって、プリンタエンジン26の印刷速度紙送り速度に同期してラスターイメージデータを1ライン分ずつメインメモリ22から読み出し、プリンタエンジン26に転送する図5の破線矢印2および破線矢印3で示す経路。このとき、PCIExpressスイッチ24は、メモリコントローラ統合型プロセッサ21とプロッタASIC25a,25bとの間でのラスターイメージデータの転送を中継する。プロッタASIC25a,25bは、メモリコントローラ統合型プロセッサ21を介してメインメモリ22から読み出したラスターイメージデータを、PCIExpressスイッチ24経由で取得し、プリンタエンジン26に供給する。比較例の画像形成システム110では、以上のように、ラスターイメージデータをページ単位でメインメモリ22に書き込む処理と、メインメモリ22からラスターイメージデータをライン単位で読み出してプリンタエンジン26に供給する処理とを同時並行で処理することで、印刷処理が実行される。図6は、ラスターイメージデータの構成を説明する図である。ラスターイメージデータは、図6に示すように、主走査方向および副走査方向の2次元配列によって構成されている。上述した比較例の画像形成システム110では、DFE装置200のRIP処理部11によって図6のようなラスターイメージデータが生成され、画像形成装置400のメインメモリ22に転送されることになる。プロッタASIC25a,25bによるメインメモリ22からプリンタエンジン26へのデータ転送は、主走査方向の画素データを決められた時間周期に転送する処理を副走査方向に繰り返す、同期転送によって実行される。図7は、画像形成装置400のデータ転送におけるトランザクションについての説明図である。画像形成装置400のデータ転送は、図7に示すように、主走査方向の1ラインごとに、複数の画素データを1つのパケットデータとして、1ラインずつ複数図7の例ではn個のパケット群から構成されるトランザクションとして、副走査方向に画像が走査される速度に同期させて転送する必要がある。1トランザクションあたりの許容時間を、1ライン周期と呼ぶ。1ライン周期は、下記のように、プリンタエンジン26の紙送り速度と印刷画像解像度によって決まる。1ライン周期s=1/{[紙送り速度mm/s]×[1mmあたりの画素数]}なお、画像形成装置400がスキャナエンジンを備える場合には、スキャナエンジンで読み取った画素データを同様の同期転送によりメインメモリ22に転送する必要があり、この場合の1ライン周期は、下記のように、スキャナエンジンが備えるヘッドの移動速度と読み取り解像度によって決まる。1ライン周期s=1/{[ヘッド移動速度mm/s]×[1mmあたりの画素数]}図8は、画像形成装置400の1ライン周期に同期したデータ転送の一例を示すタイミングチャートである。以下では、説明を簡単にするために、1ライン分のデータ量を4つのパケットで転送できるものとして説明する。プロッタASIC25a,25bによるメインメモリ22からプリンタエンジン26へのデータ転送は、上記のように1ライン周期に同期させた同期転送となる。このデータ転送は、プロッタASIC25a,25bからメインメモリ22へのリード要求パケット読み出し転送要求に応じて実行される。ラスターイメージデータの1ライン分の全てのパケットデータ図中D1~D4が、1ライン周期内でメインメモリ22からプリンタエンジン26へ転送されれば、ライン同期制約が守られていることになる。図8の例では、パケットデータD1~D4の転送が1ライン周期内で完了しており、ライン同期制約が満たされている。パケットデータD1~D4の転送が完了してから次のライン周期が始まるまでの間は、余裕時間となる。図8の例では、プロッタASIC25a,25bからのリード要求に対するメインメモリ22からの応答遅延時間レイテンシが短いため、ライン同期制約を満たしたデータ転送が可能となっている。しかしながら、応答遅延時間が長くなると、ラスターイメージデータの1ライン分の全てのパケットデータ図中D1~D4の転送を1ライン周期内で完了させることができなくなり、プリンタエンジン26でエラーが発生するとともに、紙には異常画像が印刷されてしまうことになる。以上のようなライン同期制約は、高速で移動する紙にプリンタエンジン26で画像を形成する画像形成装置400でのデータ転送に固有のものであり、例えば、図5の破線矢印1で示したように、DFE装置200から画像形成装置400に対してラスターイメージデータをページ単位で転送する場合には、このような制約は存在しない。つまり、ページ単位でのデータ転送が遅れると、時間あたりの印刷枚数が減ることがあるが、印刷する紙のページ間では、プリンタエンジン26を一時停止して、ページ単位でのデータ転送完了を待つことができ、エラー発生や異常画像の印刷にはつながらないためである。これに対して、高速な紙の移動は、ライン単位でのデータ転送が遅れた場合に急停止することはできないため、ライン同期制約は必ず守られていなければならない。特に、大量印刷業種向けなど、高速かつ高解像度の印刷処理が求められる画像形成システムでは、1ライン周期が数十μsレベルと非常に短く、この短い期間内に数十kbyteにもなる1ライン分のデータ量を転送しなければならなくなってきており、このような状況であってもライン同期制約を確実に守れるようにする対策が求められている。ライン同期制約を守るためには、上述したように、リード要求に対するメインメモリ22からの応答遅延時間をできるだけ短くすることが重要となる。しかしながら、比較例の画像形成システム110では、DFE装置200から画像形成装置400へと転送されたラスターイメージデータが、メモリコントローラ統合型プロセッサ21の作業領域として使用されるメインメモリ22に格納する構成となっていたため、リード要求に対するメインメモリ22からの応答遅延時間が長くなる傾向にあった。すなわち、メモリコントローラ統合型プロセッサ21は、メインメモリ22を作業領域として使用して、上述した転送制御処理や伸張処理、画像処理などを実行するため、第1のメモリバス29を介してメインメモリ22に頻繁にアクセスする。また、メモリコントローラ統合型プロセッサ21は、BIOSやOS、印刷制御アプリケーション、表示制御用アプリケーションなど、画像形成装置400全体の動作を制御するためのソフトウェアを、メインメモリ22を使用して実行する。このため、これらメモリコントローラ統合型プロセッサ21上で動作するソフトウェアの挙動によっては、メモリコントローラ統合型プロセッサ21がメインメモリ22に対するメモリアクセスを優先的に処理し続け、その影響により、リード要求に対するメインメモリ22からの応答遅延時間が長くなる場合があった。図9は、図4に示した構成の画像形成装置400において、リード要求に対するメインメモリ22からの応答遅延時間と、1ライン分のデータ転送に要した時間とを計測した結果を示す図である。図9aのグラフは、リード要求に対するメインメモリ22からの応答遅延時間の分布であり、プロットの塊が1ライン分のデータを転送するパケット群を示している。初めの4ライン程度は、一定の応答遅延時間で推移しており、メモリコントローラ統合型プロセッサ21によるメモリアクセスの影響が出ていないラインに相当する。これに対して、5~8ライン目のプロットの塊は、メモリコントローラ統合型プロセッサ21によるメモリアクセスの影響により、メモリ応答遅延時間が増大していることが分かる。このようなメモリ応答遅延時間の増大は、アプリケーションソフトウェアの影響のみならず、メモリコントローラ統合型プロセッサ21が実行するキャッシュメモリ操作や省エネモード遷移処理など、多様な要因に依存しており、データ転送中に発生を抑制することが非常に困難であり、またいつ発生するかを予測することも不可能である。図9bのグラフは、メインメモリ22からプリンタエンジン26に対して1ページ分のラスターイメージデータを転送した際の、1ライン分のデータ転送時間の最小値、平均値、最大値を対比して示したものである。応答遅延時間が増大したラインではデータ転送時間が増大する。図9bの例では、1ライン分のデータ転送時間の平均値が最小値に近い値となっており、応答遅延時間が増大する頻度は低いことが分かる。しかしながら、応答遅延時間の増大が稀に発生するとしても、1ライン分のデータ転送時間の最大値が1ライン周期よりも長くなると、プリンタエンジン26でエラーが発生することになる。言い換えると、プリンタエンジン26でエラーを発生させないためには、1ライン周期が1ライン分のデータ転送時間の最大値よりも短くなるような速度には高速化できないことになる。また、ソフトウェアの変更やチップセットの変更によって応答遅延時間の挙動が一変する可能性もあるため、実測された最大値よりもライン周期を長く設計したとしても、完全にライン同期制約を満たすことが保証できない。このため、性能に十分な余裕を持たせるために、非常に高い性能のチップセットを使ったり、PCIExpressの接続帯域を必要以上に広げたりする必要があり、高速化と低コスト化の妨げになる問題がある。なお、本例の計測では平均的な応答遅延時間に対して30程度余裕を持たせて1ライン周期を設定してデータ転送を行ったが、数千ラインを転送した後に応答遅延時間が増大し、ライン同期転送エラーが発生した。図9aのグラフは、そのエラー発生時のラインを数ライン分抜粋したものである。[第1実施例]次に、第1実施例について、図10~図12を参照して説明する。第1実施例の画像形成システム以下、画像形成システム101と表記する。は、DFE装置200で展開されたラスターイメージデータをプリンタエンジン26に転送する際のラスターイメージデータ格納用のメモリおよびデータフローを、画像形成装置400のメモリコントローラ統合型プロセッサ21がアクセスするメインメモリ22およびデータフローと分離し、相互のデータ転送の影響をなくすようにしている。図10は、第1実施例の画像形成システム101の概略構成を示す図であり、図11は、第1実施例の画像形成システム101におけるデータフローを示す図である。第1実施例の画像形成システム101において、DFE装置200と画像形成装置400は、比較例と同様に、PCIExpressの規格に準拠した通信ケーブル300により接続されている。また、DFE装置200には、LANなどのネットワーク500を介して、ユーザが使用するPCなどのクライアント端末600が接続されている。DFE装置200は、DFE処理部10を備える。このDFE処理部10は、図示しないプロセッサやメモリを用いて実現されるDFE装置200側のデータ処理部であり、主な機能構成として、比較例と同様のRIP処理部11およびデータ転送処理部12のほか、RIP処理部11が生成したラスターイメージデータに対して画像編集のための画像処理を行う画像処理部14を有する。RIP処理部11は、比較例と同様に、クライアント端末600からネットワーク500経由で送られた印刷ジョブを受信し、印刷ジョブに含まれるPDL形式のデータを、印刷用のラスターイメージデータに展開する。画像処理部14は、RIP処理部11により生成されたラスターイメージデータに対して、画像回転や拡大または縮小など、画像編集のための画像処理を行う。画像処理部14により画像処理が行われた後のラスターイメージデータは、図示しないメモリに格納される。データ転送処理部12は、上述したメモリライト転送により、画像処理部14により画像処理が行われた後のラスターイメージデータをページ単位で上記メモリから取り出して、通信ケーブル300を介して画像形成装置400に転送する。通信ケーブル300との接続には、比較例と同様に、図示しないカードアダプタ上述したカードアダプタ700に相当が用いられる。カードアダプタには、通信ケーブル300を介して画像形成装置400に転送するラスターイメージデータが入力されるPCIExpressブリッジ13上述したPCIExpressブリッジ730に相当が実装されており、ラスターイメージデータは、このPCIExpressブリッジ13を経由し、PCIExpressのプロトコルに則って通信ケーブル300を介して画像形成装置400に転送される。なお、ラスターイメージデータの転送に用いるPCIExpressのレーン数は、転送するラスターイメージデータのサイズと要求される印刷処理速度に応じて十分な転送帯域が得られるレーン数とする。ここでは、一例として、4レーンx4でラスターイメージを転送するものとする。また、第1実施例の画像形成システム101では、ラスターイメージデータは、非圧縮の状態で、DFE装置200から画像形成装置400へと転送される。画像形成装置400は、比較例と同様に、メモリコントローラ統合型プロセッサ21、メインメモリ22、PCH23、PCIExpressスイッチ24、2つのプロッタASIC25a,25bおよびプリンタエンジン26を備える。また、第1実施例の画像形成装置400は、上記の構成要素のほか、DFE装置200から転送されたラスターイメージデータが格納されるフレームメモリ31と、フレームメモリ31に対するラスターイメージデータの書き込みおよび読み出しを制御するメモリコントローラ32とをさらに備える。また、画像形成装置400には、比較例と同様に、通信ケーブル300との接続用に図示しないカードアダプタ上述したカードアダプタ700に相当が設けられている。そして、このカードアダプタに実装されたPCIExpressブリッジ27上述したPCIExpressブリッジ730に相当を経由して、DFE装置200からPCIExpressのプロトコルに則って通信ケーブル300を介して転送されたラスターイメージデータが入力される。第1実施例では、上述したDFE装置200側のPCIExpressブリッジ13と、画像形成装置400側のPCIExpressブリッジ27との双方に、それぞれノントランスペアレントタイプのブリッジが用いられている。つまり、第1実施例の画像形成システム101では、ノントランスペアレントタイプのブリッジ同士を通信ケーブル300によって接続することで、DFE装置200と画像形成装置400との間のホスト間通信が可能とされている。この場合、DFE装置200側から見て画像形成装置400側のPCIExpressブリッジ27が非透過の状態となるとともに、画像形成装置400側から見てDFE装置200側のPCIExpressブリッジ27が非透過の状態となるため、画像形成システム101の起動時に、DFE装置200側から立ち上げても画像形成装置400側から立ち上げても画像形成システム101は正常に起動し、起動時の立ち上げ順に制約が加わらない。また、システム起動後の稼働時において通信ケーブル300が抜けたとしても、システムがハングアップすることがない。さらに、DFE装置200と画像形成装置400との間の通信の際に、DFE装置200と画像形成装置400との間でアドレス変換を行う必要があるが、DFE装置200のアドレス空間と、画像形成装置400のアドレス空間のほかに、ノントランスペアレントタイプのブリッジPCIExpressブリッジ13,27に共通のアドレス空間NT空間を設定することができ、しかもそのNT空間を固定することが可能であるので、DFE装置200側と画像形成装置400側の双方でNT空間とのアドレス変換を行えばよく、アドレス変換が容易となる。また、第1実施例では、上述したDFE装置200側のPCIExpressブリッジ13と、画像形成装置400側のPCIExpressブリッジ27との双方に、それぞれクロックアイソレーション機能を有するブリッジが用いられ、PCIExpressブリッジ13とPCIExpressブリッジ27との間のクロックドメインが、独立したクロックドメインとされている。そして、PCIExpressブリッジ13とPCIExpressブリッジ27との間を除く他のクロックドメインでは、クロックとしてスペクトラム拡散クロックが用いられ、PCIExpressブリッジ13とPCIExpressブリッジ27との間のクロックドメインでは、クロックとして非スペクトラム拡散クロックが用いられている。これにより、不要輻射EMIの低減を図りつつ、DFE装置200と画像形成装置400との間で同期を取りながら適切な通信を行えるようにしている。メモリコントローラ統合型プロセッサ21は、DFE装置200からのラスターイメージデータの転送を制御するための転送制御処理などを実行する。メモリコントローラ統合型プロセッサ21は、この転送制御処理を含む各種の処理ソフトウェアを実行するための作業領域として、メインメモリ22を用いる。なお、第1実施例では、DFE装置200から画像形成装置400へ非圧縮の状態でラスターイメージデータが転送され、また、ラスターイメージデータに対する画像編集のための画像処理は、DFE装置200側で行われている。したがって、メモリコントローラ統合型プロセッサ21は、ラスターイメージデータの伸張処理や画像編集のための画像処理を行わない。メモリコントローラ統合型プロセッサ21は、PCH23およびこれに接続された制御信号伝送用ケーブル28を介して、DFE装置200のDFE処理部10と接続されている。DFE装置200から画像形成装置400へのラスターイメージデータの転送は、メモリコントローラ統合型プロセッサ21から制御信号伝送用ケーブル28経由でDFE処理部10へと伝送される制御信号に従って実行され、ページ単位でのラスターイメージデータの転送開始タイミングなどが制御される。メインメモリ22は、比較例と同様に、第1のメモリバス29を介してメモリコントローラ統合型プロセッサ21と接続されている。このメインメモリ22は、メモリコントローラ統合型プロセッサ21の作業領域として用いられる。第1実施例では、DFE装置200から転送されたラスターイメージデータは、このメインメモリ22に格納されず、メモリコントローラ32に接続されたフレームメモリ31に格納される。PCIExpressスイッチ24は、PCIExpressブリッジ27と、メモリコントローラ32と、プロッタASIC25aと、プロッタASIC25bと、メモリコントローラ統合型プロセッサ21とに接続され、これらの間のパケットルーティングを行う。なお、第1実施例では、メモリコントローラ統合型プロセッサ21とPCIExpressスイッチ24との間の接続レーン数は、最小の1レーン接続×1としている。これは、第1実施例の場合、メモリコントローラ統合型プロセッサ21とPCIExpressスイッチ24との間でラスターイメージデータの転送は行われず、これらの間では、メモリコントローラ統合型プロセッサ21がプロッタASIC25a,25bに1ラインのサイズやディスクリプタのアドレスを設定するためのレジスタ設定用のパケット程度しか転送されないためである。プロッタASIC25a,25bは、メモリリード転送により、フレームメモリ31に格納されたラスターイメージデータを、プリンタエンジン26の印刷速度紙送り速度に同期して、主走査方向1ライン分ずつメインメモリ22から読み出してプリンタエンジン26に転送する。なお、プロッタASIC25a,25bは、それぞれ4色分のメモリリード転送処理が可能な構成であり、プロッタASIC25aがCMYKの4色に対応し、プロッタASIC25bがクリアトナーや特色2色に対応している。プリンタエンジン26は、プロッタASIC25a,25bによりライン周期で転送されるラスターイメージデータに基づいて、記録媒体である紙に画像を形成する。フレームメモリ31は、例えばDDRSRAMDouble-Date-RateSynchronousDynamicRandomAccessMemoryなどからなり、DFE装置200から転送されたラスターイメージデータをページ単位で格納する。このフレームメモリ31は、第2のメモリバス33を介してメモリコントローラ32に接続されている。メモリコントローラ32は、フレームメモリ31に対するラスターイメージデータの書き込みおよび読み出しを制御するものであり、第2のバス33を介してフレームメモリ31と接続されているとともに、PCIExpressスイッチ24と接続されている。このメモリコントローラ32としては、例えば、PCIExpress接続ポートとDDRメモリバス第2のバス33を有するASICや、PCIExpressとDDRメモリバスとに対応した高速IOを搭載した汎用の高速FPGAFieldProgrammableGateArrayなどが用いられる。メモリコントローラ32とPCIExpressスイッチ24との間の接続レーン数は、2つのプロッタASIC25a,25bで必要とされる帯域よりも広い帯域が確保できる接続レーン数とされる。第1実施例では、プロッタASIC25a,25bがそれぞれ4レーン接続×4とされているため、メモリコントローラ32とPCIExpressスイッチ24との間の接続レーン数を、8レーン接続×8としている。次に、以上のような第1実施例の画像形成システム101におけるラスターイメージデータのデータフローについて説明する。DFE装置200のRIP処理部11により生成されたラスターイメージデータは、画像処理部14による画像処理が行われた後、データ転送処理部12によるメモリライト転送によって、非圧縮の状態でPCIExpressブリッジ13および通信ケーブル300を経由して、ページ単位で画像形成装置400へと転送される。DFE装置200から画像形成装置400へと転送されたラスターイメージデータは、PCIExpressブリッジ27、PCIExpressスイッチ24を経由してメモリコントローラ32に入力され、メモリコントローラ32によってフレームメモリ31に書き込まれる図11の破線矢印1で示す経路。このとき、画像形成装置400のPCIExpressスイッチ24は、PCIExpressブリッジ27とメモリコントローラ32との間でのラスターイメージデータの転送を中継する。メモリコントローラ32は、通信ケーブル300、PCIExpressブリッジ27およびPCIExpressスイッチ24を経由してDFE装置200から転送されたラスターイメージデータを、第2のメモリバス33を介してフレームメモリ31に格納する。ラスターイメージデータが1ページ分フレームメモリ31に格納された後、画像形成装置400のプロッタASIC25a,25bが、メモリリード転送によって、プリンタエンジン26の印刷速度紙送り速度に同期してラスターイメージデータを1ライン分ずつフレームメモリ31から読み出し、プリンタエンジン26に転送する図11の破線矢印2および破線矢印3で示す経路。このとき、PCIExpressスイッチ24は、メモリコントローラ32とプロッタASIC25a,25bとの間でのラスターイメージデータの転送を中継する。プロッタASIC25a,25bは、メモリコントローラ32を介してフレームメモリ31から読み出したラスターイメージデータを、PCIExpressスイッチ24経由で取得し、プリンタエンジン26に供給する。第1実施例の画像形成システム101では、以上のように、ラスターイメージデータをページ単位でフレームメモリ31に書き込む処理と、フレームメモリ31からラスターイメージデータをライン単位で読み出してプリンタエンジン26に供給する処理とを同時並行で処理することで、印刷処理が実行される。このとき、第1実施例の画像形成システム101では、メモリコントローラ統合型プロセッサ21が各種のソフトウェアによる処理を実行する際に、ラスターイメージデータが転送される経路やメモリフレームメモリ31を使用しない。このため、メモリコントローラ統合型プロセッサ21により実行されるソフトウェアの挙動によってプリンタエンジン26のライン同期転送性能が影響を受けることがなく、プロッタASIC25a,25bやプリンタエンジン26の設計限界性能を保証することが可能となる。したがって、第1実施例の画像形成システム101によれば、フレームメモリ31に対するラスターイメージデータの書き込みや読み出しを高速に行って、高い印刷性能を得ることができる。図12は、図10に示した構成の第1実施例の画像形成装置400において、リード要求に対するメインメモリ22からの応答遅延時間と、1ライン分のデータ転送に要した時間とを計測した結果を示す図である。図12aのグラフは、リード要求に対するフレームメモリ31からの応答遅延時間の分布であり、プロットパターンの1周期が1ライン分のデータを転送するパケット群を示している。図12aのグラフでは2ライン分を拡大して表示している図9aで示したグラフとは横軸の時間のスケールが異なっているが、何ページ分のデータを転送しても全ラインで同一のプロットパターンとなることが確認されている。そして、各ラインごとの応答遅延時間を図9aに示した比較例の場合と比較すると、応答遅延時間の増大が有効に抑制されていることが分かる。なお、ラインの先頭部分で、プロットパターンが一時的に立ち上がっている部分があるが、これはリード要求パケットがメモリコントローラ32内部バッファにキューイングされるためであり、応答遅延時間が見かけ上、増大しているように見えている。このようなライン先頭の応答遅延時間の増大は必然的に発生するものであり、ライン転送時間の増大には影響しない。図12bのグラフは、フレームメモリ31からプリンタエンジン26に対して1ページ分のラスターイメージデータを転送した際の、1ライン分のデータ転送時間の最小値、平均値、最大値を対比して示したものである。なお、図12bでは、比較対象として図9bに示した比較例のグラフも合わせて示している。図12bのグラフから分かるように、比較例では、最小値、平均値に対して、最大値が大きくなっており、プリンタエンジン26でエラーを発生させないために、1ライン周期が最大値よりも短くなる速度には高速化ができなかった。これに対して、第1実施例では、平均値、最大値ともに最小値とほぼ同一となっており、ハードウェアの限界性能でライン転送周期を設計することが可能となる。ライン転送時間は、プリンタエンジン26の1分あたりの印刷枚数に相当する。比較例のライン転送時間の最大値で1ライン周期を設計したプリンタの性能が100ページ/分の性能であると仮定すると、図12bに示したグラフから、第1実施例では約135ページ/分の性能を実現することが可能であり、比較例と比較すると35程度速度を向上させることができる。また、第1実施例の構成では、ソフトウェアの変更やチップセットの変更によって応答遅延時間の挙動が一変する可能性もないので、性能に余裕を持たせるために、高い性能のチップセットを使ったり、PCIExpressの接続帯域を必要以上に広げたりする必要がなく、高速化と低コスト化を両立できるという効果を有する。なお、図10に示した構成例では、転送制御処理などを実行するプロセッサとして高速なメモリコントローラ統合型プロセッサ21を用いたチップセットを例示したが、転送制御処理を実行するプロセッサとしては、より安価な組み込み向けプロセッサ用いることも可能である。このように、転送制御処理用に安価な組み込み向けプロセッサを用いれば、メモリコントローラ32をPCIExpressスイッチ24に別途接続した構成であっても、システム全体として低コスト化が可能となる。また、第1実施例の画像形成システム101では、ラスターイメージデータに対する画像編集回転や拡大、縮小などのための画像処理を行う画像処理部14をDFE装置200側に設け、画像編集のための画像処理が行われた後のラスターイメージデータをDFE装置200から画像形成装置400へと転送するようにしているので、画像形成装置400側で画像編集のための画像処理を行うタイミングをプリンタエンジン26に合わせて調整するといった、画像処理とエンジンとの対応付けが不要となり、また、このような対応付けを搭載するエンジンに合わせて画像形成装置400ごとに行う必要もないため、開発工数の削減を図ることが可能となる。また、第1実施例の画像形成システム101では、ノントランスペアレントタイプのブリッジPCIExpressブリッジ13,27同士を通信ケーブル300によって接続し、DFE装置200と画像形成装置400との間のホスト間通信を可能にする構成としているので、システム起動時の機器の立ち上げ順に制約が加わるといった問題や、通信ケーブル300が抜けるとシステムがハングアップするといった問題を有効に回避することができ、また、DFE装置200と画像形成装置400との間の通信の際のアドレス変換を容易に行うことができるといった効果が得られる。また、第1実施例の画像形成システム101では、PCIExpressブリッジ13,27のクロックアイソレーション機能により、これらPCIExpressブリッジ13,27の間のクロックドメインを分離し、これらPCIExpressブリッジ13,27の間のクロックドメインではクロックとして非スペクトラム拡散クロックを用い、他のクロックドメインではクロックとしてスペクトラム拡散クロックを用いるようにしているので、EMIの低減を図りつつ、DFE装置200と画像形成装置400との間で適切な同期通信を行うことができる。[第2実施例]次に、第2実施例について、図13を参照して説明する。第2実施例の画像形成システム以下、画像形成システム102と表記する。は、画像形成装置400に、DEF装置200から転送されたラスターイメージデータを格納するためのフレームメモリ31およびメモリコントローラ32を、ラスターイメージデータの色成分を分類した組の数に対応して複数組設けるようにしたものである。なお、その他の構成は第1実施例と同様であるため、以下、第1実施例と同様の構成については共通の符号を付して、重複した説明を省略する。図13は、第2実施例の画像形成システム102の概略構成を示す図である。第2実施例の画像形成システム102では、画像形成装置400に、2組のフレームメモリおよびメモリコントローラフレームメモリ31a,31bおよびメモリコントローラ32a,32bが設けられている。また、第2実施例の画像形成システム102では、プロッタASIC25bが特色4色に対応しており、プロッタASIC25aのCMYKと合わせて、合計8色のカラー印刷が可能な構成となっている。なお、ここでは、ラスターイメージデータの合計8色の色成分を4色ずつの2組に分類して、それぞれの色成分の組に対応する2組のフレームメモリ31およびメモリコントローラ32フレームメモリ31a,31bおよびメモリコントローラ32a,32bを設けた場合を例に説明するが、ラスターイメージデータの色成分を3つ以上の組に分類し、それぞれに対応する3組以上のフレームメモリ31およびメモリコントローラ32を設けるようにしてもよい。フレームメモリ31aは、DFE装置200から転送されたラスターイメージデータのうち、プロッタASIC25aが扱うCMYKの色成分に対応するデータをページ単位で格納する。また、フレームメモリ31bは、DFE装置200から転送されたラスターイメージデータのうち、プロッタASIC25bが扱う特色4色の色成分に対応するデータをページ単位で格納する。これらフレームメモリ31a,31bは、それぞれ第2のメモリバス33a,33bを介してメモリコントローラ32a,32bに接続されている。メモリコントローラ32aは、フレームメモリ31aに対するラスターイメージデータの書き込みおよび読み出しを制御するものであり、第2のメモリバス33aを介してフレームメモリ31aと接続されているとともに、PCIExpressスイッチ24と接続されている。また、メモリコントローラ32bは、フレームメモリ31bに対するラスターイメージデータの書き込みおよび読み出しを制御するものであり、第2のメモリバス33bを介してフレームメモリ31bと接続されているとともに、PCIExpressスイッチ24と接続されている。メモリコントローラ32a,32bとPCIExpressスイッチ24との間の接続レーン数は、それぞれ1つのプロッタASIC25a,25bで必要とされる帯域と同じ帯域が確保できる接続レーン数とされる。第2実施例では、プロッタASIC25a,25bがそれぞれ4レーン接続×4とされているため、メモリコントローラ32a,32bとPCIExpressスイッチ24との間の接続レーン数も、それぞれ4レーン接続×4としている。次に、以上のような第2実施例の画像形成システム102におけるラスターイメージデータのデータフローについて説明する。DFE装置200のRIP処理部11により生成されたラスターイメージデータは、画像処理部14による画像処理が行われた後、データ転送処理部12によるメモリライト転送によって、非圧縮の状態でPCIExpressブリッジ13および通信ケーブル300を経由して、ページ単位で画像形成装置400へと転送される。DFE装置200から画像形成装置400へと転送されたラスターイメージデータのうち、CMYK4色分のデータは、PCIExpressブリッジ27、PCIExpressスイッチ24を経由してメモリコントローラ32aに入力され、メモリコントローラ32aによってフレームメモリ31aに書き込まれる。また、DFE装置200から画像形成装置400へと転送されたラスターイメージデータのうち、特色4色分のデータは、PCIExpressブリッジ27、PCIExpressスイッチ24を経由してメモリコントローラ32bに入力され、メモリコントローラ32bによってフレームメモリ31bに書き込まれる。このとき、画像形成装置400のPCIExpressスイッチ24は、PCIExpressブリッジ27とメモリコントローラ32aとの間でのCMYK4色分のデータの転送を中継する。メモリコントローラ32aは、通信ケーブル300、PCIExpressブリッジ27およびPCIExpressスイッチ24を経由してDFE装置200から転送されたCMYK4色分のデータを、第2のメモリバス33aを介してフレームメモリ31aに格納する。また、画像形成装置400のPCIExpressスイッチ24は、PCIExpressブリッジ27とメモリコントローラ32bとの間での特色4色分のデータの転送を中継する。メモリコントローラ32bは、通信ケーブル300、PCIExpressブリッジ27およびPCIExpressスイッチ24を経由してDFE装置200から転送された特色4色分のデータを、第2のメモリバス33bを介してフレームメモリ31bに格納する。CMYK4色分のデータと特色4色分のデータとがそれぞれ1ページ分フレームメモリ31a,31bに格納された後、画像形成装置400のプロッタASIC25aは、メモリリード転送によって、プリンタエンジン26の印刷速度紙送り速度に同期してCMYK4色分のデータを1ライン分ずつフレームメモリ31aから読み出し、プリンタエンジン26に転送する。また、画像形成装置400のプロッタASIC25bは、メモリリード転送によって、プリンタエンジン26の印刷速度紙送り速度に同期して特色4色分のデータを1ライン分ずつフレームメモリ31bから読み出し、プリンタエンジン26に転送する。このとき、PCIExpressスイッチ24は、メモリコントローラ32aとプロッタASIC25aとの間でのCMYK4色分のデータの転送を中継するとともに、メモリコントローラ32bとプロッタASIC25bとの間での特色4色分のデータの転送を中継する。プロッタASIC25aは、メモリコントローラ32aを介してフレームメモリ31aから読み出したCMYK4色分のデータを、PCIExpressスイッチ24経由で取得し、プリンタエンジン26に供給する。また、プロッタASIC25bは、メモリコントローラ32bを介してフレームメモリ31bから読み出した特色4色分のデータを、PCIExpressスイッチ24経由で取得し、プリンタエンジン26に供給する。第2実施例の画像形成システム102では、以上のように、ラスターイメージデータのうちのCMYK4色分のデータと特色4色分のデータとをページ単位でフレームメモリ31a,31bにそれぞれ書き込む処理と、フレームメモリ31a,31bからCMYK4色分のデータと特色4色分のデータをライン単位で読み出してプリンタエンジン26に供給する処理とを同時並行で処理することで、印刷処理が実行される。第2実施例の画像形成システム102においても、第1実施例と同様に、メモリコントローラ統合型プロセッサ21が各種のソフトウェアによる処理を実行する際に、ラスターイメージデータが転送される経路やメモリフレームメモリ31a,31bを使用しない。このため、メモリコントローラ統合型プロセッサ21により実行されるソフトウェアの挙動によってプリンタエンジン26のライン同期転送性能が影響を受けることがなく、プロッタASIC25a,25bやプリンタエンジン26の設計限界性能を保証することが可能となる。したがって、第2実施例の画像形成システム102によれば、フレームメモリ31a,31bに対するラスターイメージデータの書き込みや読み出しを高速に行って、高い印刷性能を得ることができる。また、第2実施例の画像形成システム102では、ラスターイメージデータの色成分を分類した組の数に対応して、複数組のフレームメモリおよびメモリコントローラを画像形成装置400に設ける構成としているので、プリンタエンジン26の印刷色数を増加させる場合などにおいては、PCIExpressスイッチ24に接続するプロッタASIC、メモリコントローラおよびフレームメモリを追加していけばよく、高い性能拡張性が得られるという効果も有する。[第3実施例]次に、第3実施例について、図14を参照して説明する。第3実施例の画像形成システム以下、画像形成システム103と表記する。は、画像形成装置400にスキャナ機能を持たせたものである。なお、その他の構成は第1実施例と同様であるため、以下、第1実施例と同様の構成については共通の符号を付して、重複した説明を省略する。図14は、第3実施例の画像形成システム103の概略構成を示す図である。第3実施例の画像形成システム103では、画像形成装置400に、スキャナエンジン34とスキャナASIC35とが追加されている。スキャナエンジン34は、画像形成装置400にセットされた原稿の画像を光学的に読み取って、原稿の画像に対応するRGBデータを生成する。スキャナエンジン34が生成したRGBデータは、1ラインごとにスキャナASIC35に供給される。スキャナASIC35は、PCIExpressスイッチ24に接続されている。スキャナASIC35は、スキャナエンジン34の読み取りライン周期に同期して、スキャナエンジン34により生成されるRGBデータを、PCIExpressスイッチ24を経由してメモリコントローラ32に1ラインずつ転送する。メモリコントローラ32に転送されたRGBデータは、第2のメモリバス33を介してフレームメモリ31に随時書き込まれる。スキャナエンジン34による1ページ分の読み取りが終了すると、フレームメモリ31には、原稿の画像に対応するラスターイメージデータが形成される。第3実施例の画像形成システム103では、第1実施例と同様に、DFE装置200で生成されたラスターイメージデータが画像形成装置400に転送されてフレームメモリ31に格納されるほか、画像形成装置400のスキャナエンジン34で読み取った画像のラスターイメージデータが、フレームメモリ31に格納される。スキャナエンジン34で読み取った画像のラスターイメージデータは、フレームメモリ31から読み出されて、DFE装置200から画像形成装置400へのラスターイメージデータの転送とは逆の経路でDFE装置200へと転送される。ここで、第3実施例の画像形成システム103において、画像形成装置400のスキャナエンジン34で読み取った画像のラスターイメージデータをDFE装置200へ転送する際のデータフローについて説明する。なお、DFE装置200で生成されたラスターイメージデータを画像形成装置400に転送する際のデータフローについては、上述した第1実施例と同様である。スキャナエンジン34により生成されたラインごとのRGBデータは、スキャナASIC35によりPCIExpressスイッチ24を経由してメモリコントローラ32に転送され、第2のメモリバス33を介してフレームメモリ31に随時書き込まれる。このとき、PCIExpressスイッチ24は、スキャナASIC35とメモリコントローラ32との間でのRGBデータの転送を中継する。スキャナエンジン34による1ページ分の読み取りが終了し、1ページを構成する全ラインのRGBデータがフレームメモリ31に格納されると、フレームメモリ31には、原稿の画像に対応するラスターイメージデータが形成される。DFE装置200は、スキャナエンジン34が読み取った原稿の画像に対応する1ページ分のラスターイメージデータがフレームメモリ31に格納された後、メモリリード転送によって、フレームメモリ31から原稿の画像に対応するラスターイメージデータを読み出す。フレームメモリ31から読み出されたラスターイメージデータは、PCIExpressスイッチ24、PCIExpressブリッジ27および通信ケーブル300を経由して、ページ単位でDFE装置200へと転送される。このとき、画像形成装置400のPCIExpressスイッチ24は、メモリコントローラ32とPCIExpressブリッジ27との間でのラスターイメージデータの転送を中継する。画像形成装置400からDFE装置200へと転送されたラスターイメージデータは、PCIExpressブリッジ13経由でDFE処理部10に入力され、必要に応じて画像処理部14による画像処理が行われた後、ネットワーク500経由でクライアント端末600に配信される。なお、ここでは、画像形成装置400のスキャナエンジン34で読み取った画像のデータをクライアント端末600に配信する例について説明したが、コピー機能を実行するアプリケーションを搭載すれば、スキャナエンジン34で読み取った画像をプリンタエンジン26で印刷することもできる。この場合、画像形成装置400からDFE装置200に転送されたラスターイメージデータRGBデータを、DFE処理部10においてCMYK形式に変換し、必要に応じて画像処理部14による画像処理を行った後に、上述した経路で画像形成装置400へと転送してフレームメモリ31に書き戻し、ライン単位でプリンタエンジン26へと供給すればよい。第3実施例の画像形成システム103においても、第1実施例や第2実施例と同様に、メモリコントローラ統合型プロセッサ21が各種のソフトウェアによる処理を実行する際に、ラスターイメージデータが転送される経路やメモリフレームメモリ31を使用しない。このため、メモリコントローラ統合型プロセッサ21により実行されるソフトウェアの挙動によってプリンタエンジン26のライン同期転送性能が影響を受けることがなく、プロッタASIC25a,25bやプリンタエンジン26の設計限界性能を保証することが可能となる。したがって、第3実施例の画像形成システム103によれば、フレームメモリ31に対するラスターイメージデータの書き込みや読み出しを高速に行って、高い印刷性能を得ることができる。また、第3実施例の画像形成システム103では、以上のように、画像形成装置400にスキャナ機能が追加されているので、利便性の向上が実現されるのは勿論のこと、スキャナエンジン34で読み取った画像のデータ転送が、メモリコントローラ統合型プロセッサ21の処理による影響を受けないため、高い性能でスキャナ処理とプリント処理とを並行して実行することができるといった効果を有する。[第4実施例]次に、第4実施例について、図15を参照して説明する。第4実施例の画像形成システム以下、画像形成システム104と表記する。は、メモリコントローラ32をPCIExpressスイッチ24に内蔵したものである。なお、その他の構成は第1実施例と同様であるため、以下、第1実施例と同様の構成については共通の符号を付して、重複した説明を省略する。図15は、第4実施例の画像形成システム104の概略構成を示す図である。第4実施例の画像形成システム104では、フレームメモリ31に対するラスターイメージデータの書き込みおよび読み出しを制御するメモリコントローラ32が、PCIExpressスイッチ24の内部機能として搭載されている。このようなメモリコントローラ32を一機能として内蔵するPCIExpressスイッチ24は、例えば、複数のPCIExpress接続ポートとDDRメモリバス第2のメモリバス33を有するASICや、複数のPCIExpress接続ポートとDDRメモリバスとに対応した高速IOを搭載した汎用の高速FPGAなどを用いて実現することができる。第4実施例の画像形成システム104におけるデータフローは、基本的には上述した第1実施例と同様である。ただし、第4実施例の画像形成システム104では、メモリコントローラ32がPCIExpressスイッチ24に内蔵されている分、ラスターイメージデータのパケットが通過するPCIExpressのリンクの数が、第1実施例よりも1段少なくなっている。このため、第4実施例の画像形成システム104では、ラスターイメージデータのパケットをPCIExpressのプロトコルで変換する回数が第1実施例よりも削減され、その分、上述した応答遅延時間をさらに短くして、プリンタエンジン26のライン転送時間をさらに短縮することができる。したがって、第4実施例の画像形成システム104によれば、プリンタエンジン26の印刷性能をさらに向上させることができる。また、第4実施例の画像形成システム104では、プロッタASICの個数を増やす場合や、第3実施例のようにスキャナASICを追加する場合など、性能を向上させたい場合には、第2実施例のようにフレームメモリの個数を増して、それに対応するメモリコントローラをPCIExpressスイッチ24に内蔵させることも可能であり、高い性能拡張性が得られるという効果も有する。以上、本発明の具体的な実施例として、第1実施例、第2実施例、第3実施例および第4実施例を説明したが、本発明は、上述した各実施例そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化することができる。例えば、上記の各実施例では、PCIExpress規格のプロトコルに則ってラスターイメージデータの転送を行う場合について説明したが、データ転送の方式はこれに限定されるものではない。また、上述した各実施例に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成することができる。例えば、実施例に示される全構成要素からいくつかの構成要素を削除してもよい。さらに、異なる実施例にわたる構成要素を適宜組み合わせてもよい。"