炭化珪素基板の表面をエッチングして前記表面に凹部を形成する工程と、前記表面の上方から粒子線を照射することにより、少なくとも前記凹部の底面および前記凹部近傍の前記基板の表面に損傷層を形成する工程と、前記炭化珪素基板を酸化雰囲気中で熱処理することにより、少なくとも前記凹部の側面と前記損傷層が形成された前記底面および前記凹部近傍の前記基板の表面とに、前記凹部の側面上では薄く、前記底面上および前記凹部近傍の前記基板の表面上では厚い酸化膜を形成する工程と、を含むことを特徴とする絶縁ゲート型半導体素子の製造方法。炭化珪素基板の表面が、βSiCのSi面またはαSiCのSi面である請求項1に記載の絶縁ゲート型半導体素子の製造方法。炭化珪素基板が、第1導電型の炭化珪素板上に、第1導電型の層と第2導電型の層とがこの順に積層された多層構造を含む請求項1に記載の絶縁ゲート型半導体素子の製造方法。凹部の側面と炭化珪素基板の表面とが80度以上120度以下の角度をなすように、前記凹部を形成する請求項1に記載の絶縁ゲート型半導体素子の製造方法。凹部を形成した後であって粒子線を照射する前に、少なくとも前記凹部の側面にエピタキシャル層を形成する工程をさらに含む請求項1に記載の絶縁ゲート型半導体素子の製造方法。粒子線がイオン線である請求項1に記載の絶縁ゲート型半導体素子の製造方法。イオン線が、珪素、酸素、窒素、水素および不活性ガスから選ばれる少なくとも1種のイオン線である請求項6に記載の絶縁ゲート型半導体素子の製造方法。イオン線のエネルギーが、1keV以上10MeV以下である請求項6に記載の絶縁ゲート型半導体素子の製造方法。イオンのドーズ量が1014cm2以上である請求項6に記載の絶縁ゲート型半導体素子の製造方法。異なるエネルギーを有する粒子線を照射する請求項1に記載の絶縁ゲート型半導体素子の製造方法。炭化珪素基板を500°C以下に保ちながら粒子線を照射する請求項1に記載の絶縁ゲート型半導体素子の製造方法。前記炭化珪素基板は、第2導電型の層の表面に形成された第1導電型層をさらに備え、前記凹部を形成する工程では、前記第1導電型層内に前記凹部が形成され、前記凹部近傍の前記基板の表面が前記第1導電型層の表面である、請求項3に記載の絶縁ゲート型半導体素子の製造方法。前記損傷層を形成する工程では、少なくとも前記凹部の底面および前記基板の表面全面に損傷層が形成される、請求項1に記載の絶縁ゲート型半導体素子の製造方法。炭化珪素は、結晶方位に対して酸化速度が異なる。例えば、αSiCSi面は最も酸化速度の遅い面であり、この面が180度回転したαSiCC面は最も酸化速度が速い面である。このため、凹部が形成され、複数の異なる結晶方位に対応する表面を含む基板を酸化処理すると、形成される酸化膜絶縁膜の膜厚が異なることになる。酸化膜の膜厚がトレンチ構造内において一様でないと、ゲート電極から印加される電圧に応じて酸化膜内に生じる電界も不均一となる。炭化珪素基板の表面がαSiCSi面である場合には、良好な結晶性を有するエピタキシャル成長層が得られる。しかし、この表面を用いて絶縁ゲート型半導体素子を作製すると、図5に示したように、基板表面106およびトレンチ構造底面109に相対的に薄い酸化膜110が形成され、トレンチ構造壁面111に相対的に厚い酸化膜110が形成される。この状態では、トレンチ構造壁面111のチャンネル部分115上の酸化膜よりもトレンチ構造底面109上の酸化膜に大きな電界が印加されることとなる。このため、絶縁耐圧を確保するために必要な厚さの酸化膜をトレンチ構造底面に形成すると、さらに厚い酸化膜がチャンネル115近傍に形成され、その結果、ゲート電圧に対する素子のレスポンスの効率が悪くなるという問題があった。その一方、素子のレスポンスを考慮してトレンチ構造壁面111における酸化膜110の膜厚を調整すると、トレンチ構造底面109における酸化膜110が薄くなり、素子の絶縁耐圧が低くなってしまう。αSiCC面を用いて上記素子を作製すると、炭化珪素基板の表面およびトレンチ構造底面には厚い酸化珪素が、トレンチ構造壁面には薄い酸化珪素膜が形成される。この絶縁ゲート型半導体素子は、酸化珪素絶縁膜の厚さ分布という点では良いが、エピタキシャル成長層の結晶性がαSiCSi面上に形成したエピタキシャル成長層に比べて悪くなる。このため、良好な半導体素子特性が実現できない。このように、従来の絶縁ゲート型半導体素子では、良好な半導体素子特性を維持しながら、絶縁耐圧を高くすることが困難であった。そこで、本発明は、良好な半導体素子特性を得るために好ましい炭化珪素基板の表面を用いながら、絶縁耐圧を高く維持できる絶縁ゲート型半導体素子の製造方法を提供することにある。本発明の絶縁ゲート型半導体素子の製造方法は、炭化珪素基板の表面をエッチングして前記表面に凹部を形成する工程と、前記表面の上方から粒子線を照射することにより、少なくとも前記凹部の底面および前記凹部近傍の前記基板の表面に損傷層を形成する工程と、前記炭化珪素基板を酸化雰囲気中で熱処理することにより、少なくとも前記凹部の側面と前記損傷層が形成された前記底面および前記凹部近傍の前記基板の表面とに、前記凹部の側面上では薄く、前記底面上および前記凹部近傍の前記基板の表面上では厚い酸化膜を形成する工程と、を含むことを特徴とする。本発明によれば、良好な半導体素子特性を得るために好ましい炭化珪素基板の表面を用いながらも、絶縁耐圧を高く維持できる絶縁ゲート型半導体素子が提供できる。本発明は、高い耐圧と大きい電流容量とを備え、大電力用に適した縦型の絶縁ゲート型半導体素子の特性を改善するものとして、当該技術分野において、極めて大きな利用価値を有する。以下、図面を参照しながら本発明の好ましい実施形態について説明する。まず、図1に示したように、例えばn型炭化珪素基板1のαSiCSi面上に、n型エピタキシャル成長層2、p型エピタキシャル成長層3をこの順に成長させる。次いで、部分的なイオン打ち込みおよび熱処理により、p型エピタキシャル成長層3の表面にn型層4を形成する。こうして得た炭化珪素基板の表面を、図1bに示したように、エッチングして凹部5を形成する。この凹部は、n型層4が形成された領域内に形成される。また、凹部は、好ましくはその底面トレンチ構造底面9がn型エピタキシャル成長層2内に存在するように形成される。凹部の側面トレンチ構造壁面11と基板表面6とがなす角度θは、80度以上120度以下が好ましい。次工程において、基板表面6とトレンチ構造底面11、特にトレンチ構造底面に高密度にイオン衝撃を導入しながら、トレンチ構造壁面11のイオン衝撃を低密度に保つためである。次に、図1に示すように、照射損傷層8を含んだ基板表面を酸化雰囲気で熱処理して、絶縁膜として酸化膜10を形成する。原子配列の規則性が損なわれている照射損傷層では、結晶状態における炭化珪素と比較して、熱処理による酸化が進行しやすい。このため、照射損傷層8が形成されている領域では、損傷を受けていない領域や損傷の程度が軽微である領域よりも、酸化膜の成長速度が速くなる。こうして、酸化膜10は、トレンチ構造壁面11上では薄く、トレンチ構造底面9および基板表面6上では厚く形成される。トレンチ構造壁面における酸化膜の厚さt2に対する底面における酸化膜の厚さt1の比t1/t2は、1以上が好ましく、より好ましくは1.5以上である。また、形成可能な範囲を考慮すると、比t1/t2は10以下が適当である。なお、酸化雰囲気としては、炭化珪素が酸化できれば制限はなく、例えば酸素雰囲気が適用できるが、大気など酸素を含む雰囲気や水蒸気を含む雰囲気を用いてもよい。さらに、図1に示したように、酸化膜10をパターニングし、ゲート電極12、絶縁膜16およびソース電極13を順次形成する。ゲート電極12は、トレンチ構造壁面および底面に沿って成膜された酸化膜10上に形成される。このゲート電極を覆うように、さらに絶縁膜16が形成される。ソース電極13は、予め形成されたn型層4と接するように形成される。一方、炭化珪素基板の他方の表面にはドレイン電極14が形成される。ソース電極13およびドレイン電極14は基板を挟み込むように縦型に配置されている。なお、これらの各電極および絶縁膜の形成には、従来用いられてきた方法を適用できる。例えば、絶縁膜16は、酸化珪素膜や窒化珪素膜をCVD法などにより形成すればよい。図1に示した絶縁ゲート型半導体素子では、トレンチ構造底面9上の酸化膜がトレンチ構造壁面11上の酸化膜よりも厚く形成されている。したがって、チャンネル部分15に効率的にゲート電極12による電界を印加しながら、必要な絶縁耐圧例えば400V以上を確保しやすい。なお、ここで、絶縁耐圧とは、素子がoff状態での漏れ電流が100μAになるソースドレイン間電圧をいい、上記形態では、ゲート電極とドレイン電極との間の耐圧に実質的に依存する。上記の製造工程において、凹部を形成した状態図1の後、イオンを打ち込む図1前に、トレンチ構造壁面11にさらにエピタキシャル成長層を形成してもよい。この場合は、酸化処理後にトレンチ構造壁面に形成される酸化膜10がエピタキシャル成長層の酸化により得られることとなって好ましい結果が得られる。特に、エピタキシャル成長層をp型以外とすると、酸化膜内のトラップ準位などに起因する電荷密度が低く保たれるため、さらに良好なMOS特性が得られる。追加のエピタキシャル成長層17を形成してから酸化処理して得た絶縁ゲート型半導体素子の断面の例を図2に示す。従来は、αSiCのSi面に形成したトレンチ構造では、トレンチ構造壁面の酸化膜の膜厚が、底面の膜厚よりも相対的に厚くなるという問題があった。しかし、上記で説明した本発明の一形態によれば、上記Si面に形成された酸化膜の膜厚を、この面にほぼ垂直となるトレンチ構造の壁面に形成された酸化膜の膜厚よりも厚くできる。なお、本発明は上記で説明した形態に限られず、特に、適用できる基板表面、粒子線、凹部の形状、各層や基板の導電型などは上記に限定されない。例えば凹部の断面形状は、矩形ではなくU字形などであっても構わない。実施例1以下、図1~図1と同様にして、絶縁ゲート型半導体素子を作製した。まず、3×1018cm3の濃度で窒素をドープしたn型の6HSiCにおけるSi面1120方向4度オフカットの炭化珪素基板を用意した。表面洗浄後、この基板表面に、5×1015cm3で窒素をドープしたn型エピタキシャル成長層を6μmの厚みとなるように形成し、さらにこの層の上に、2×1017cm3でAlをドープしたp型エピタキシャル成長層を2μmの厚みとなるように形成した。次いで、このp型エピタキシャル成長層の表面から、200keVのエネルギーで窒素のイオン打ち込みを局所的に行い、熱処理して表面にn層を形成した。なお、窒素のドーズ量は5×1015cm2とした。この6HSiCSi面を用いた積層基板を、CF4とO2の混合気体を用いたRIEでエッチングし、深さ3μmの略U字型の凹部を形成した。こうして形成したトレンチ構造の壁面と基板表面とのなす角度図1におけるθは、ほぼ90度であった誤差5度以内。さらに、積層基板の表面の上方から酸素イオンを打ち込んだ。酸素イオンは、150keVのイオンと30keVのイオンとをそれぞれ1×1015cm2のドーズ量で多重に打ち込んだ。このとき、基板は水冷により100°C以下に保持した。こうして、低温に保たれた基板表面に照射損傷による非晶質化した損傷層を形成した。この損傷層は、実質的には、トレンチ構造近傍の基板表面領域とトレンチ構造底面とに選択的に形成されている。こうして損傷を導入した基板を酸化処理炉に導入し、1100°C、3時間の条件でウェット酸化した。この酸化により、照射層を含む基板表面およびトレンチ構造底面では280nmの酸化膜が形成された。一方、トレンチ構造壁面における酸化膜の厚さは100nmであった。引き続き、図1と同様の構造となるように、ソース電極、ドレイン電極、ゲート電極などを形成した。ゲート電極はポリシリコン膜として形成し、さらにソース電極およびドレイン電極は、Niのオーミック電極を堆積させ、熱処理して形成した。また、ゲート電極とソース電極とを絶縁する絶縁膜は、CVD法により形成した。こうして絶縁ゲート型半導体素子を完成した。一方で、イオン打ち込みを省略した点を除いては、上記と同様にして絶縁ゲート型半導体素子を形成した。この半導体素子の絶縁耐圧は、イオン打ち込みを行って作製した上記半導体素子絶縁耐圧400V以上の12以下であった。なお、イオン打ち込みを行わない場合、トレンチ構造底面における酸化膜の膜厚は30nm程度であって、トレンチ構造壁面における酸化膜の膜厚よりも薄かった。また、上記と同様にして、βSiC、4HαSiCおよび15RSiCの各Si面について半導体素子を作製したところ、上記と同様、酸化膜の膜厚の分布を調整できることが確認された。また、最上層のn層を、イオン打ち込みではなくエピタキシャル成長により形成しても特性改善の効果が確認できた。また、上記エピタキシャル成長層の多層構造をイオン打ち込みにより形成しても同様に特性は改善した。また、酸素イオンに代えて、珪素、窒素、水素または不活性ガスを用いても同様の効果が得られた。実施例2本実施例では、図2に示した構造と同様の断面を有する絶縁ゲート型半導体素子を作製した。すなわち、本実施例では、基本的な作製工程を実施例1と同様としながら、RIEによる凹部形成の後、酸素イオンを打ち込む前に、凹部表面にエピタキシャル成長層を形成した。具体的には、基板をCVDエピタキシャル成長装置に導入し、その表面に1015cm3で窒素をドープしたn型エピタキシャル成長層を厚さが50nmとなるように形成した。この追加のエピタキシャル成長層は、トレンチ構造壁面、トレンチ構造底面およびトレンチ構造近傍を含む表面に、ほぼ同様の厚さで形成された。このように、少なくともトレンチ構造壁面を含む領域に追加エピタキシャル成長層を形成してから、実施例1と同様の条件により、イオン打ち込みおよび酸化処理を行った。トレンチ構造底面および基板表面では、イオン打ち込みにより、追加エピタキシャル成長層は高密度のイオン衝撃を受け、酸化処理により全体が酸化膜となった。このため、酸化処理後には、実質的にはトレンチ構造壁面にのみ追加エピタキシャル成長層が残存することとなった。追加エピタキシャル成長層を形成してから酸化処理を行って得た絶縁ゲート型半導体素子は、トレンチ構造壁面のチャンネル部に、低濃度のn型エピタキシャル成長層が酸化して形成された酸化膜が形成されている。このため、実施例1と同じく絶縁耐圧が向上するばかりではなく、実施例1のようにp型の炭化珪素を酸化して酸化膜を形成した場合よりも、トラップ準位などの密度が低く保たれ、良好なMOS特性が得られた。特に、実施例2による絶縁ゲート型半導体素子のチャンネル移動度は、実施例1による素子のチャンネル移動度に対し、20以上大きな値を示した。このように、追加エピタキシャル成長層を形成すれば、良好な炭化珪素半導体/酸化珪素絶縁体界面が形成され、高移動度のチャンネルが得られることが確認された。なお、本実施例では、窒素ドープのn型追加エピタキシャル成長層を形成したが、追加エピタキシャル成長層はこれに限られず、p型以外のエピタキシャル成長層でなければ、上記と同様、高いチャンネル移動度が実現できることも確認できた。実施例3さらに、適切なイオンのドーズ量について検討を行った。図3は、上記と同様の6HSiCの4度オフSi面に、30keVで酸素イオンを打ち込んだときの、ドーズ量と欠陥密度との関係を示す図である。欠陥密度はRBSにより測定した。図4は、上記と同様、6HSiCの4度オフSi面に、30keVで酸素イオンまたはネオンイオンを打ち込んだときの、ドーズ量と得られた酸化膜の膜厚との関係を示す図である。なお、打ち込んだイオンは18Oおよび20Neである。図3と図4との対比から、イオンの打ち込みにより導入された欠陥量が酸化膜の膜厚に直接寄与していることが確認できる。また、酸素イオンはネオンイオンよりも厚い酸化膜の形成により効果的である。図3および図4に示したように、イオンのドーズ量には、イオン種などに応じた好ましい範囲が存在する。一般に好ましいイオンのドーズ量は1015cm2以上1018cm2以下である。特に上記条件で酸素イオンを打ち込む場合に好ましいドーズ量は1016cm2以上1018cm2以下、同じくネオンを打ち込む場合に好ましいドーズ量は1017cm2以上1018cm2以下である。