1.5原子以上5.0原子以下のMnと、Mgの原子/Mnの原子で示される比率が0.3以上2.1以下となるMgと、10wtppm以下のCと、2wtppm以下のO2と、を含むCu合金を用いて形成されたスパッタリングターゲット。請求項1に記載のスパッタリングターゲットを用いた半導体装置の製造方法。基板上にゲート電極膜を形成する工程と、前記ゲート電極膜上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上に半導体膜を形成する工程と、前記スパッタリングターゲットを用いたスパッタリング法により、前記半導体膜上にCu合金膜を形成する工程と、前記Cu合金膜上にソース電極およびドレイン電極を形成する工程と、を含む請求項2に記載の半導体装置の製造方法。前記半導体膜が、アモルファスシリコン膜であり、前記半導体膜を形成する工程が、前記アモルファスシリコン膜の表面にシリコン酸化膜を形成する工程を含む請求項3に記載の半導体装置の製造方法。前記シリコン酸化膜の膜厚が、1nm以上2nm以下であり、前記Mgの原子/Mnの原子で示される比率が、0.3以上0.7以下である請求項4に記載の半導体装置の製造方法。前記シリコン酸化膜の膜厚が、2nmを超えて3nm以下であり、前記Mgの原子/Mnの原子で示される比率が、0.7を超えて1.5以下である請求項4に記載の半導体装置の製造方法。前記シリコン酸化膜の膜厚が、3nmを超えて4nm以下であり、前記Mgの原子/Mnの原子で示される比率が、1.5を超えて2.1以下である請求項4に記載の半導体装置の製造方法。加熱処理を行うことにより、前記Cu合金膜と前記酸化膜との境界に拡散バリア層を形成する工程を含む請求項5乃至7のいずれか1項に記載の半導体装置の製造方法。基板と、前記基板上に形成されたゲート電極膜と、前記ゲート電極膜上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたアモルファスシリコン膜と、前記アモルファスシリコン膜上に形成されたシリコン酸化膜と、前記シリコン酸化膜上に形成され、1.5原子以上5.0原子以下のMnと、Mgの原子/Mnの原子で示される比率が0.3以上2.1以下となるMgと、を含むCu合金膜と、前記Cu合金膜上に形成されたソース電極およびドレイン電極と、を備えた半導体装置。しかし、特許文献1のスパッタリングターゲット材は、記載された銅合金膜の評価は、ガラス基板上に銅合金が形成された試料でのみ、比抵抗分布、密着性、ヒロック発生の有無の評価がなされている。つまり、ガラス基板上にSi半導体層を形成した状態での特性評価が行われておらず、ソース電極およびドレイン電極を形成した状態での使用可能性は不明である。したがって、本発明の目的は、Cu配線層に含まれるCuの周囲への拡散を抑制すると共に密着性および動作特性に優れた半導体装置およびその製造方法、並びに、その半導体装置の製造に用いるスパッタリングターゲットを提供することにある。本発明は、上記目的を達成するため、1.5原子以上5.0原子以下のMnと、Mgの原子/Mnの原子で示される比率が0.3以上2.1以下となるMgと、10wtppm以下のCと、2wtppm以下のO2と、を含むCu合金を用いて形成されたスパッタリングターゲットを提供する。本発明は、上記目的を達成するため、上記のスパッタリングターゲットを用いた半導体装置の製造方法を提供する。本発明は、上記目的を達成するため、基板上にゲート電極膜を形成する工程と、ゲート電極膜上にゲート絶縁膜を形成する工程と、ゲート絶縁膜上に半導体膜を形成する工程と、上記のスパッタリングターゲットを用いたスパッタリング法により、半導体膜上にCu合金膜を形成する工程と、Cu合金膜上にソース電極およびドレイン電極を形成する工程と、を含む半導体装置の製造方法を提供する。上記の半導体装置の製造方法は、半導体膜が、アモルファスシリコン膜であり、半導体膜を形成する工程が、アモルファスシリコン膜の表面にシリコン酸化膜を形成する工程を含むことが好ましい。上記の半導体装置の製造方法は、シリコン酸化膜の膜厚が、1nm以上2nm以下であり、Mgの原子/Mnの原子で示される比率が、0.3以上0.7以下であることが好ましい。上記の半導体装置の製造方法は、シリコン酸化膜の膜厚が、2nmを超えて3nm以下であり、Mgの原子/Mnの原子で示される比率が、0.7を超えて1.5以下であることが好ましい。上記の半導体装置の製造方法は、シリコン酸化膜の膜厚が、3nmを超えて4nm以下であり、Mgの原子/Mnの原子で示される比率が、1.5を超えて2.1以下であることが好ましい。上記の半導体装置の製造方法は、加熱処理を行うことにより、Cu合金膜と酸化膜との境界に拡散バリア層を形成する工程を含むことが好ましい。本発明は、上記目的を達成するため、基板と、基板上に形成されたゲート電極膜と、ゲート電極膜上に形成されたゲート絶縁膜と、ゲート絶縁膜上に形成されたアモルファスシリコン膜と、アモルファスシリコン膜上に形成されたシリコン酸化膜と、シリコン酸化膜上に形成され、1.5原子以上5.0原子以下のMnと、Mgの原子/Mnの原子で示される比率が0.3以上2.1以下となるMgと、を含むCu合金膜と、Cu合金膜上に形成されたソース電極およびドレイン電極と、を備えた半導体装置を提供する。本発明によれば、Cu配線層に含まれるCuの周囲への拡散を抑制すると共に密着性および動作特性に優れた半導体装置およびその製造方法、並びに、その半導体装置の製造に用いるスパッタリングターゲットを提供することができる。[実施の形態の要約]実施の形態に係るスパッタリングターゲットは、1.5原子以上5.0原子以下のMnと、Mgの原子/Mnの原子で示される比率が0.3以上2.1以下となるMgと、10wtppm以下のCと、2wtppm以下のO2と、を含むCu合金を用いて形成される。また、実施の形態に係る半導体装置の製造方法は、上記のスパッタリングターゲットを用いて行われる。また、実施の形態に係る半導体装置は、基板と、基板上に形成されたゲート電極膜と、ゲート電極膜上に形成されたゲート絶縁膜と、ゲート絶縁膜上に形成されたアモルファスシリコン膜と、アモルファスシリコン膜上に形成されたシリコン酸化膜と、シリコン酸化膜上に形成され、1.5原子以上5.0原子以下のMnと、Mgの原子/Mnの原子で示される比率が0.3以上2.1以下となるMgと、を含むCu合金膜と、Cu合金膜上に形成されたソース電極およびドレイン電極と、を備える。実施の形態の効果本実施の形態によれば、Cu配線層に含まれるCuの周囲への拡散を抑制すると共に密着性および動作特性に優れた半導体装置およびその製造方法、並びに、その半導体装置の製造に用いるスパッタリングターゲットを提供することができる。以下に、本実施の形態の実施例について説明する。スパッタリングターゲットの製造方法図1は、密着性評価を行うために作製した試料の要部断面図である。まず、組成が異なる複数のスパッタリングターゲットを作製した。作製したスパッタリングターゲットの組成は、以下の表1の通りである。なお、実施例1~実施例12は、スパッタリングターゲットが、1.5原子以上5.0原子以下のMnと、Mgの原子/Mnの原子で示される比率が0.3以上2.1以下となるMgと、10wtppm以下のCと、2wtppm以下のO2と、を含むCu合金を用いて作製されることを条件としている。比較例1~比較例6は、スパッタリングターゲットが、上記の条件と異なる条件で作製されている。スパッタリングターゲットの製造方法は、まず、所定の配合となるように、純度99.99質量の無酸素銅純Cuと、MnおよびMgと、を配合してCu-Mn-Mg母合金を作製する母合金作製工程。次に、Arガス雰囲気中において、この母合金をアルミナルツボ内で溶解して溶湯にする溶湯作製工程。次に、この溶湯を鋳型に流し込んでスパッタリングターゲットの母材インゴットを作製する鋳造工程。次に、この母材に、圧延ロールを用いた熱間圧延加工を施す熱間圧延工程。次に、熱間圧延加工が施された母材に、圧延ロールを用いた冷間圧延加工を施す冷間圧延工程。次に、冷間圧延加工が施された母材に、熱処理を施す熱処理工程。次に、熱処理が行われた母材が所望のサイズとなるように切削加工を施す切削工程。上記の製造工程により、φ100mm×5mmの円盤状のスパッタリングターゲットを作製した。続いて、上記のスパッタリングターゲットを用いて形成されたCu合金膜を有する複数の試料1を作製した。以下に、試料1の構成について説明する。試料1の構成の概要試料1は、図1に示すように、ガラス基板10と、ガラス基板10上に形成されたゲート絶縁膜11と、ゲート絶縁膜11上に形成されたアモルファスシリコン以下a-Siと記載する膜12と、a-Si膜12上に形成されたna-Si膜13と、na-Si膜13上に形成されたSi酸化膜14と、Si酸化膜14上に形成されたCu合金膜15と、Cu合金膜15上に形成された純Cu膜16と、を備えている。このCu合金膜15および純Cu膜16は、Cu配線層を形成している。ガラス基板10は、例えば、液晶ディスプレイ、プラズマディスプレイ、有機ELElectroLuminescenceディスプレイ、無機ELディスプレイ等のフラットディスプレイに用いられるガラス基板である。このガラス基板10の厚みは、700μmである。ゲート絶縁膜11は、CVDChemicalVaporDeposition法により形成されたSiN窒化シリコン膜である。このゲート絶縁膜11の膜厚は、350nmである。a-Si膜12は、CVD法により形成される。このa-Si膜12の膜厚は、180nmである。na-Si膜13は、プラズマCVD法により形成される。具体的には、例えば、シランガスSiH4、Pのドーピング元素を含むPH3ガス、およびH2のバランスガスをチャンバー内に流し、プラズマCVD法によるプラズマを発生させてガラス基板10上にPドープa-Si:Hアモルファス水素化シリコンを形成させることで、na-Si膜13が形成される。Si酸化膜14は、酸素プラズマをna-Si膜13に照射することにより形成される。酸素プラズマの照射時間は、60秒である。このSi酸化膜14の膜厚は、1nmである。Cu合金膜15は、表1に示したスパッタリングターゲットを用いたスパッタリング法により形成される。このCu合金膜15の膜厚は、50nmである。具体的には、以下の条件によってスパッタリング法を行った。DC電力:600W放電ガス種:Arガス圧:0.5Paガラス基板の加熱温度:室温加熱無し純Cu膜16は、純度が99.99質量の純Cuから作製されたスパッタリングターゲットを用いたスパッタリング法により形成される。この純Cu膜16の膜厚は、300nmである。なお、スパッタリング法は、以下に示す各Cu合金膜が、スパッタリング法に用いたスパッタリングターゲットと同じ組成となるように行われるものとする。具体的には、以下の条件によってスパッタリング法を行った。DC電力:600W放電ガス種:Arガス圧:0.5Paガラス基板の加熱温度:室温加熱無し[試料1の密着性評価]上記のスパッタリングターゲットを用いて作製された複数の試料1の密着性評価を行った。密着性評価の結果は、以下の表2の通りである。なお、試料1の密着性評価は、酸素プラズマの照射時間を変えて形成された、膜厚の異なるSi酸化膜14を有する試料1ごとに行った。このSi酸化膜14の膜厚は、1nm照射時間60秒、1.5nm照射時間90秒、2nm照射時間120秒、2.5nm照射時間200秒、3nm照射時間300秒、3.5nm照射時間500秒および4nm照射時間900秒の7種類である。また、以下に示すSi酸化膜14および後述するSi酸化膜25の膜厚の測定は、分光エリプソメトリー法を用いて行った。密着性評価の方法は、JIS-K5600に準じて行った。まず、試料1の純Cu膜16に、カッターで2mm角のマス目を5×5の25個切り込む。続いて、粘着テープスリーエム社製♯3305を純Cu膜16に貼り付けて引き剥がし、Cu配線層とa-Si膜23との密着性を評価した。つまり、Cu配線層は、純Cu膜16およびCu合金膜15から構成され、また、Si酸化膜14は、a-Si膜12の一部から形成されているので、密着性評価としては、Cu配線層とa-Si膜23との密着性の評価と等価である。密着性評価の基準は、全く剥がれなかった場合を◎、1マス未満の剥がれの場合を○、1マス以上5マス未満の剥がれの場合を△、5マス以上の剥がれの場合を×とした。続いて、表1の組成を有するスパッタリングターゲットを用いて半導体素子としてのTFTThinFilmTransistor素子を形成し、そのTFT素子の動作特性評価について説明する。TFT素子の構成の概要図2aは、動作特性評価を行うために作製したTFT素子の要部断面図であり、bは、比較例7に係るTFT素子の要部断面図である。まず、動作特性評価を行うために作製したTFT素子2の構成について説明する。以下では、試料1と異なる部分について主に説明するものとする。TFT素子2は、図2aに示すように、ガラス基板20と、ゲート電極膜21と、ゲート絶縁膜22と、半導体膜としてのa-Si膜23と、na-Si膜24と、Si酸化膜25と、拡散バリア層26と、Cu合金膜27と、ソース電極膜28と、ドレイン電極膜29と、保護膜30と、を備えて構成されている。このTFT素子2のCu合金膜27の形成に用いるスパッタリングターゲットの組成を変えて表2に示す実施例1~実施例12および比較例1~比較例6のTFT素子2を作製した。比較例7に係るTFT素子4は、図2bに示すように、ガラス基板40と、ゲート電極膜41と、ゲート絶縁膜42と、a-Si膜43と、na-Si膜44と、Moバリア膜45と、ソース電極膜46と、ドレイン電極膜47と、保護膜48と、を備えて構成されている。このTFT素子4は、Si酸化膜25、拡散バリア層26およびCu合金膜27の代わりにMoバリア膜45を有している。以下に、TFT素子2およびTFT素子4の製造方法について説明する。TFT素子2の製造方法まず、スパッタリング法により、ガラス基板20上にゲート電極膜21を形成する。このガラス基板20は、試料1のガラス基板10と同じガラス基板である。また、ゲート電極膜21は、クロムCr膜である。このゲート電極膜21の膜厚は、300nmである。なお、実施例および比較例に係るTFT素子の製造を簡略化するために、ゲート電極膜、ゲート絶縁膜、a-Si膜およびna-Si膜のパターニングは省略している。また、TFT素子2は、表2に示すように、スパッタリングターゲットの組成、およびSi酸化膜の膜厚の種類に応じて複数のTFT素子2が作製される。次に、CVD法により、ゲート電極膜21上にゲート絶縁膜22を形成する。このゲート絶縁膜22は、試料1のゲート絶縁膜11と同じ組成および膜厚となるように形成される。次に、CVD法により、ゲート絶縁膜22上にa-Si膜23を形成する。このa-Si膜23は、試料1のa-Si膜12と同じ組成および膜厚となるように形成される。na-Si膜24は、試料1におけるna-Si膜13の形成の際と同じ条件によるプラズマCVD法により形成される。このna-Si膜24は、試料1のna-Si膜13と同じ組成および膜厚となるように形成される。次に、na-Si膜24の表面に酸素プラズマを照射し、Si酸化膜25を形成する。Si酸化膜25は、酸素プラズマの照射時間に応じて表2に示す7種類の膜厚となるように形成される。次に、表1に示す組成を有するスパッタリングターゲットを用いたスパッタリング法により、Cu合金膜27を形成する。Cu合金膜27は、試料1のCu合金膜15と同じ膜厚となるように形成される。具体的には、以下の条件によってスパッタリング法を行った。DC電力:600W放電ガス種:Arガス圧:0.5Paガラス基板の加熱温度:室温加熱無し次に、純Cuから作製されたスパッタリングターゲットを用いたスパッタリング法により、Cu合金膜27上に純Cu膜を形成する。この純Cu膜は、試料1の純Cu膜16と同じ組成および膜厚となるように形成される。具体的には、以下の条件によってスパッタリング法を行った。DC電力:600W放電ガス種:Arガス圧:0.5Paガラス基板の加熱温度:室温加熱無し次に、フォトリソグラフィ法により、ソース電極膜およびドレイン電極膜を形成するためのレジストパターンを純Cu膜上に形成し、ウエットエッチング法により、このレジストパターンをマスクとして純Cu膜、Cu合金膜27をパターニングする。続いて、ドライエッチングにより、Si酸化膜25およびna-Si膜24、並びにa-Si膜23の一部をパターニングする。パターニングされた純Cu膜は、一方がソース電極膜28、他方がドレイン電極膜29となる。次に、CVD法により、a-Si膜23、ソース電極膜28およびドレイン電極膜29上に保護膜30を形成し、続いて、真空中において300°Cで30分間の加熱処理を行う。この加熱処理により、Cu合金膜27とSi酸化膜25の境界に拡散バリア層26が形成され、TFT素子2を得る。この保護膜30は、Si酸化膜である。また、保護膜30の膜厚は、500nmである。なお、拡散バリア層26は、加熱処理により、MnがCu合金膜27とSi酸化膜25の境界に集積して形成される。このMnの集積により、Cu合金膜27に含まれるMgのSi酸化膜25への拡散が抑制される。従って、拡散バリア層26は、MgのSi酸化膜25への拡散を抑制するので、Cuの拡散を抑制すると共にSi酸化膜25の消失を抑制する。また、TFT素子2のチャネル領域31は、図2aに示すように、ソース電極膜28とドレイン電極膜29との間のa-Si膜23に形成される。このチャネル領域31は、チャネル長Lが10μmであり、チャネル長と略直交するチャネル幅が100μmである。比較例7のTFT素子4の製造方法まず、スパッタリング法により、ガラス基板40上にゲート電極膜41を形成する。このガラス基板40は、TFT素子2のガラス基板20と同じガラス基板である。また、ゲート電極膜41は、実施例のゲート電極膜21と同じ組成および膜厚となるように形成される。次に、CVD法により、ゲート電極膜41上にゲート絶縁膜42を形成する。このゲート絶縁膜42は、TFT素子2のゲート絶縁膜22と同じ組成および膜厚となるように形成される。次に、CVD法により、ゲート絶縁膜42上にa-Si膜43を形成する。このa-Si膜43は、TFT素子2のa-Si膜23と同じ組成および膜厚となるように形成される。na-Si膜44は、TFT素子2のna-Si膜24の形成の際と同じ条件によるプラズマCVD法により形成される。このna-Si膜44は、TFT素子2のna-Si膜24と同じ組成および膜厚となるように形成される。次に、スパッタリング法により、na-Si膜44上にMoモリブデンを堆積させ、Moバリア膜45を形成する。このMoバリア膜45は、膜厚が30nmである。具体的には、以下の条件によってスパッタリング法を行った。DC電力:600W放電ガス種:Arガス圧:0.5Paガラス基板の加熱温度:室温加熱無し次に、純Cuから作製されたスパッタリングターゲットを用いたスパッタリング法により、Moバリア膜45上に純Cu膜を形成する。この純Cu膜は、TFT素子2の純Cu膜ソース電極膜28およびドレイン電極膜29と同じ組成および膜厚となるように形成される。次に、フォトリソグラフィ法により、ソース電極膜およびドレイン電極膜を形成するためのレジストパターンを純Cu膜上に形成し、ウエットエッチング法により、このレジストパターンをマスクとして純Cu膜をパターニングする。続いて、ドライエッチングにより、na-Si膜44、およびa-Si膜43の一部をパターニングする。パターニングされた純Cu膜は、一方がソース電極膜46、他方がドレイン電極膜47となる。次に、CVD法により、a-Si膜43、ソース電極膜46およびドレイン電極膜47上に保護膜48を形成し、続いて、真空中において300°Cで30分間の加熱処理を行い、比較例7のTFT素子4を得る。この保護膜48は、TFT素子2の保護膜30の組成および膜厚となるように形成される。また、TFT素子4のチャネル領域49は、図2bに示すように、ソース電極膜46とドレイン電極膜47との間のa-Si膜43に形成される。このチャネル領域49は、チャネル長Lが10μmであり、チャネル長と略直交するチャネル幅が100μmである。なお、TFT素子2およびTFT素子4のゲート電極膜、ソース電極膜並びにドレイン電極膜は、測定プローブを接触させる電極パッド図示せずが設けられている。[動作特性評価]図3は、TFT素子の動作特性の測定方法を示す概略図である。以下では、動作特性として後述するキャリアの移動度を測定するものである。TFT素子2の動作特性を測定するため、図3に示すように、電流計51、電流計53および電流計54と、電源52および電源55と、が接続されている。具体的には、TFT素子2のソース電極膜28は、接地されている。また、このソース電極膜28には、ソース電極膜28に入力する電流を測定する電流計51が接続されている。ドレイン電極膜29は、電圧VDSを供給する電源55が接続されている。この電源55は、ドレイン電極膜29側の端子には、ドレイン電極膜29にも接続する電流計54が接続され、ドレイン電極膜29側と反対側の端子は接地されている。また、ゲート電極膜21には、一方が、ゲート電圧VGを供給する電源52に接続され、他方がゲート電極膜21に接続される電流計53が接続されている。動作特性の測定方法は、まず、ソース電極膜28およびドレイン電極膜29間に、電源55から一定電圧VDSを供給し、さらに、電源52からゲート電極膜21にゲート電圧VGを供給する。このゲート電圧VGの供給により、TFT素子2の構造から決まる閾値電圧Vth以上の電圧となった時点で、a-Si膜23にチャネル領域31が形成され、ソース電極膜28からドレイン電極膜29へと電流50Idが流れる。この動作特性の測定では、ゲート電極膜21のパターニングを省略した簡易構造であるが、ソース電極膜28とドレイン電極膜29間の電流50は、一部ゲート絶縁膜22を通りゲート電極膜21に、リーク電流として流れるため、このリーク電流が、無視できるほど小さくなる程度に大きな電圧VDSを供給してリーク電流分の誤差が小さい領域で測定した。また、この電圧VDSを供給した場合の飽和領域では、下記に示す式1式が成立し、また、これから導かれる式2で飽和移動度μを求めた。W:ソース電極膜28およびドレイン電極膜29の電極幅L:チャネル長C:単位面積当たりの絶縁膜容量この絶縁膜容量Cは、ゲート絶縁膜22の絶縁膜容量である。ここで、飽和移動度移動度:μΩcmは、式2から得られたVG-IdのプロットをVG-√Idとしてプロットし直し、このVG-√Idの直線部分の傾きから求めた。この飽和移動度μとは、ソース電極からドレイン電極への電流の流れ易さを示し、液晶を駆動させる透明電極への充放電の速度に関係し、μが大きいほど高速動作が可能になる。図4は、図4は、測定したVG-Idを示すグラフである。図4は、縦軸が電流IdAであり、横軸がゲート電圧VGVである。図4に示すように、実施例および比較例のいずれのTFT素子2においても、典型的なTFT素子の動作特性を得られた。この動作特性評価の結果を表2に示す。評価基準は、図2bに示す、比較例7のTFT素子4の移動度特性0.7μΩcmに対して、90未満である0.63μΩcm未満の場合は×、90以上100未満の0.63μΩcm以上0.7μΩcm未満の場合は△、100以上110未満の0.7μΩcm以上0.77μΩcm未満の場合は○、110以上の0.77μΩcm以上の場合は◎とした。表2から密着性および移動度のいずれの評価も良好であるCu合金膜27の組成は、Si酸化膜25の膜厚で区分すると、Si酸化膜25の膜厚が1nm以上2nm以下の場合は、実施例1、2、5、6、9、10で、比率Mg原子/Mn原子が0.3以上0.7以下となる。また、Si酸化膜25の膜厚が2nmを超えて3nm以下の場合は、実施例3、7、11で、比率Mg原子/Mn原子が0.7を超えて1.5以下となる。さらに、Si酸化膜25の膜厚が3nmを超えて4nm以下の場合は、実施例4、8、12で、比率Mg原子/Mn原子が1.5を超えて2.1以下となっている。一方、比率Mg原子/Mn原子が、0.3より低い比較例1、3、5では、Mg量が、Mn量に対して少なく、Si酸化膜25の残存量が多いため、密着性は良好であるが、移動度は、Si酸化膜25の寄生抵抗成分が高いため、評価基準である0.7μΩcmよりも低い値となったと考えられる。また、比率Mg原子/Mn原子が、0.3より高い比較例2、4、6では、Mg量が、Mn量に対して多く、MgがSi酸化膜25を消失させることで、密着性が不良となり、また、Cuの拡散の抑制が困難となり、移動度が低い値となったと考えられる。[異常放電回数の検証]以下に示す表3は、実施例13および実施例14に係るスパッタリングターゲットと、比較例7および比較例8に係るスパッタリングターゲットと、を用いたスパッタリングにより発生した異常放電の回数を測定した結果を示すものである。なお、作製したスパッタリングターゲットは、φ100mm×5mmの円盤形状を有する。実施例13に係るスパッタリングターゲットは、実施例1の組成Mn:1.5原子、Mg:0.5原子をベースに、Cを3.0wtppm、O2を1.2wtppm、含むように作製されている。この実施例13における比率Mg原子/Mn原子は、0.33である。実施例14に係るスパッタリングターゲットは、実施例12の組成Mn:5原子、Mg:10原子をベースに、Cを9.5wtppm、O2を1.8wtppm、含むように作製されている。この実施例14における比率Mg原子/Mn原子は、2.00である。比較例7に係るスパッタリングターゲットは、実施例12の組成Mn:5原子、Mg:10原子をベースに、Cを11wtppm、O2を2.5wtppm、含むように作製されている。この比較例7における比率Mg原子/Mn原子は、2.00である。比較例8に係るスパッタリングターゲットは、実施例12の組成Mn:5原子、Mg:10原子をベースに、Cを20wtppm、O2を4wtppm、含むように作製されている。この比較例7における比率Mg原子/Mn原子は、2.00である。なお、比較例7および比較例8では、スパッタリングターゲットの母合金を製造する際、脱酸処理を行っていないMn原料Mnフレーク材を、他の原料と共にカーボンルツボに入れ、このカーボンルツボ内で溶解して溶湯とした。この製造工程により作製された母合金は、実施例の製造工程により作製された母合金と比べて、炭素濃度および酸素濃度が増加する。CとO2を含有するスパッタリングターゲットに対して電子顕微鏡観察とEDXエネルギー分散型X線分析装置:EnergyDispersiveXraymicroanalyzer分析を行ったところ、Cは、スパッタリングターゲット内でMnとの化合物相を形成し、O2は、スパッタリングターゲット内でMgと結合してMgOの異物相を形成することが分かった。ここで、スパッタリングにおける正常放電時には、電流と電圧とが定常状態となるグロー放電状態が生じる。また、スパッタリングターゲットが異物相を含むとき、スパッタリング中の異常放電によりアークが生じ、電流と電圧とが変動する。この発生したアークが、膜を形成する基板上にパーティクル等の放電異物を生じさせる原因となる。そこで、実施例13、実施例14、比較例7および比較例8の異常放電回数をスパッタリング装置の検出装置システムアークモニタにより測定した。測定の方法は、スパッタリング時の基板電極とカソード電極スパッタリングターゲット側間に印加する電流と電圧とを測定し、アークの発生を判定してカウントする方法とした。なお、測定の条件は、以下の通りである。DC電力:600W放電ガス種:Arガス圧:0.5Pa基板の加熱温度:室温加熱無し時間:2h表3に示すように、実施例13および実施例14では、異常放電回数は0回であり、比較例7では2回、比較例8では7回であった。この測定に用いたスパッタリングターゲットの直径は、100mmであり、実際にスパッタリング法に用いられる数mオーダーのスパッタリングターゲットでは、上記の回数よりも増えると予想される。従って、スパッタリングターゲットは、10wtppm以下のCと、2wtppm以下のO2と、を含んでいることが好ましい。実施例の効果以上の結果から、本実施例によると、1.5原子以上5.0原子以下のMnと、Mgの原子/Mnの原子で示される比率が0.3以上2.1以下となるMgと、10wtppm以下のCと、2wtppm以下のO2と、を含むCu合金を用いて形成されたスパッタリングターゲットを用いて形成したCu合金膜27の組成と、Si酸化膜25の膜厚と、を選択することによって、密着性と移動度特性を両立させた配線層を有する半導体装置を形成することができる。また、本実施例に係るTFT素子2によると、従来の液晶パネル用TFT素子で使用されているMoやTiを用いたバリア層の形成の代わりに、a-Si膜23の表面の酸化処理によるSi酸化膜25の形成と、加熱処理による拡散バリア層26の形成と、を行うので、液晶パネルの製造コストの大幅な低減が得られる。さらに、本実施例によると、従来の液晶パネル用TFT素子で用いられるAl配線層よりも低抵抗なCu配線層を形成するので、液晶パネルの大型化と高画質化のための設計コストの低減も可能となる。さらにまた、本実施例によると、ソース電極膜28およびドレイン電極膜29のパターニング工程において、純Cu膜およびCu合金膜27といった同種金属の積層膜のエッチングを行うので、一種類のエッチング液によるエッチングが可能で、純Cu膜およびMo膜をエッチングする比較例7の場合と比べて、エッチングコストが低減できる。また、本実施例に係るスパッタリングターゲットによれば、10wtppm以下のCと、2wtppm以下のO2と、を含むので、10wtppmを超えるC、および2wtppmを超えるO2を含む場合と比べて、アークの発生を抑えることができ、アークに起因するパーティクル等の放電異物の発生を抑制することができる。従って、本実施例のスパッタリングターゲットを用いることで、半導体装置の歩留まりを向上させることができる。なお、上記のスパッタリングターゲットは、少量のPを含有していても良い。このPは、TFT素子の移動度特性、配線膜の密着性と比抵抗を損なわせることなく、また、ヒロック、ボイド等の膜欠陥発生の要因にもならず、スパッタリングターゲットの母材の加工を容易にする。また、Pは、例えば、0.1原子以上1原子以下であることが好ましい。また、なお、上記のSi酸化膜の形成は、酸素プラズマを用いたが、これに限定されず、オゾンや水分などの酸素を含む雰囲気中での加熱処理等の方法でも良い。以上、本発明の実施の形態およびその実施例を説明したが、上記に記載した実施の形態および実施例は特許請求の範囲に係る発明を限定するものではない。また、実施の形態および実施例の中で説明した特徴の組合せの全てが発明の課題を解決するための手段に必須であるとは限らない点に留意すべきである。