"第1の電圧線及び第2の電圧線の間に接続された第1インバータと、一端が前記第1インバータの出力ノードに接続された第1水晶振動子と、入力ノードが前記第1水晶振動子の他端に接続された第2インバータと、一端が前記第2インバータの出力ノードに接続され、他端が前記第1インバータの入力ノードに接続された第2水晶振動子と、を備えることを特徴とする水晶発振回路。前記各インバータが、ゲートが入力ノードに接続され、ソースが前記第1電圧線に接続され、ドレインが出力ノードに接続された第1トランジスタと、ゲートが入力ノードに接続され、ソースが前記第2電圧線に接続され、ドレインが出力ノードに接続された第2トランジスタと、一端が入力ノードに接続され、他端が出力ノードに接続されたフィードバック用の抵抗と、を備えることを特徴とする請求項1に記載の水晶発振回路。しかしながら、上述した従来の一般的な水晶発振器では、必須の構成要素となる各キャパシタに余分な電荷が蓄積されることにより、消費電力が増加するという問題がある。そこで、本発明は、従来の一般的な水晶発振器よりも消費電力を低減することのできる水晶発振回路を提供することを目的とするものである。1本発明の水晶発振回路は、第1の電圧線及び第2の電圧線の間に接続された第1インバータと、一端が前記第1インバータの出力ノードに接続された第1水晶振動子と、入力ノードが前記第1水晶振動子の他端に接続された第2インバータと、一端が前記第2インバータの出力ノードに接続され、他端が前記第1インバータの入力ノードに接続された第2水晶振動子と、を備えるものである。上記1の構成によれば、第1インバータ、第1水晶振動子、第2インバータ、及び、第2水晶振動子を直列に接続することで、従来の一般的な水晶発振器で必須の構成要素となる各キャパシタを用いることなく、水晶発振回路を構成することができる。従って、従来の一般的な水晶発振器のように各キャパシタで余分な電荷が蓄積されることはない。その結果、従来の一般的な水晶発振器よりも消費電力を低減することができる。2上記1の水晶発振回路においては、前記各インバータが、ゲートが入力ノードに接続され、ソースが前記第1電圧線に接続され、ドレインが出力ノードに接続された第1トランジスタと、ゲートが入力ノードに接続され、ソースが前記第2電圧線に接続され、ドレインが出力ノードに接続された第2トランジスタと、一端が入力ノードに接続され、他端が出力ノードに接続されたフィードバック用の抵抗と、を備えることが好ましい。上記2の構成によれば、前記各インバータを、第1トランジスタ、第2トランジスタ、及び、抵抗で構成することにより、従来の一般的な水晶発振器よりも消費電力を低減可能な水晶発振回路を容易に構成することができる。以下、図1~図3を参照しながら、本発明の一実施形態に係る水晶発振回路について説明する。水晶発振回路の全体構成図1に示すように、本実施形態の水晶発振回路100は、第1インバータ1と、第1水晶振動子2と、第2インバータ3と、第2水晶振動子4と、を備えているものである。水晶発振回路100は、第1インバータ1と、クロック発生用の第1水晶振動子2と、第2インバータ3と、クロック発生用の第2水晶振動子4とが直列に接続された回路構成を有しているものである。水晶発振回路の一例図2は、図1に示す水晶発振回路100の一例として、水晶発振回路200のインバータ21,23内部の回路構成を示したブロック図である。なお、図2に示すように、各インバータ21,23は、同じ回路構成であるため、各構成要素に同じ符号を付すものとする。図2に示すように、第1水晶振動子22は、一端が第1インバータ21の出力ノード18に接続され、他端が第2インバータ23の入力ノード17に接続されているものである。同様に、第2水晶振動子24は、一端が第2インバータ23の出力ノード18に接続され、他端が第1インバータ21の入力ノード17に接続されているものである。なお、以下では、第1インバータ21及び第2インバータ23を各インバータと略記することがある。同様に、第1水晶振動子22及び第2水晶振動子24を各水晶振動子と略記することがある。各インバータの構成図2に示すように、第1インバータ21及び第2インバータ23は、第1トランジスタ10と、第2トランジスタ11と、第1ダイオード12と、第2ダイオード13と、第3ダイオード14と、第4ダイオード15と、フィードバック帰還用の抵抗16と、を備えているものである。なお、以下では、第1ダイオード12、第2ダイオード13、第3ダイオード14、及び、第4ダイオード15を各ダイオードと略記することがある。第1トランジスタ10及び第2トランジスタ11は、それぞれ、オン/オフが互いに逆の関係になっているPチャネル型MOSトランジスタ及びNチャネル型MOSトランジスタとして機能するものであって、第1トランジスタ10及び第2トランジスタ11の組み合わせによって、CMOSComplementaryMetalOxideSemiconductor回路が構成されている。第1トランジスタ10のゲートは、各インバータの入力ノード17に接続されており、各水晶振動子から入力信号INを受けるものである。第1トランジスタ10のソースは、1Vの電圧が印加されたソース電圧線Vss第1電圧線に接続されているものである。第1トランジスタ10のドレインは、第1トランジスタ10の出力ノード18に接続されており、各水晶振動子に出力信号OUTを出力するものである。第2トランジスタ11のゲートは、各インバータの入力ノード17に接続されており、第2水晶振動子4から入力信号INを受けるものである。第2トランジスタ11のソースは、接地線GND第2電圧線に接続されているものである。第2トランジスタ11のドレインは、各インバータの出力ノード18に接続されており、各水晶振動子に出力信号OUTを出力するものである。各ダイオード12~15は、第1トランジスタ10及び第2トランジスタ11が静電気により破壊されることから保護するために設けられているものである。第1ダイオード12は、一端が各インバータの入力ノード17第1トランジスタ10及び第2トランジスタ11の各ゲートに接続されており、他端がソース電圧線Vss第1トランジスタ10のソースに接続されているものである。これにより、電流は、入力ノード17からソース電圧線Vssに向かう方向のみに流れるものである。第2ダイオード13は、一端が各インバータの入力ノード17第1トランジスタ10及び第2トランジスタ11の各ゲートに接続されており、他端が接地線GND第2トランジスタ11のソースに接続されているものである。これにより、電流は、接地線GNDから入力ノード17に向かう方向のみに流れるものである。第3ダイオード14は、一端が各インバータの出力ノード18第1トランジスタ10及び第2トランジスタ11の各ドレインに接続されており、他端がソース電圧線Vss第1トランジスタ10のソースに接続されているものである。これにより、電流は、出力ノード18からソース電圧線Vssに向かう方向のみに流れるものである。第4ダイオード15は、一端が各インバータの出力ノード18第1トランジスタ10及び第2トランジスタ11の各ドレインに接続されており、他端が接地線GND第2トランジスタ11のソースに接続されているものである。これにより、電流は、接地線GNDから出力ノード18に向かう方向のみに流れるものである。なお、上記各ダイオードの容量は、上記静電気による破壊を保護するための性能を維持するために、少なくとも0.8pF以下であることが好ましい。これにより、従来の一般的な水晶発振器で必須の構成要素となるキャパシタの容量より具体的には、6pF~100pFよりも小さい容量のダイオードを用いて回路を構成できるため、従来の一般的な水晶発振器よりも消費電力を低減することができる。抵抗16は、各インバータの出力信号OUTの一部を入力ノード17にフィードバック帰還させることにより、規則的な電圧の変動を生じさせるために設けられているものである。抵抗16は、一端が各インバータの入力ノード17第1トランジスタ10及び第2トランジスタ11の各ゲートに接続されており、他端が各インバータの出力ノード18第1トランジスタ10及び第2トランジスタ11の各ドレインに接続されているものである。次に、実施例により本発明を具体的に説明する。本発明者は、上記図2に示した回路構成について、水晶発振回路200の発振動作のシミュレーションを行った。なお、本発明は、本実施例に限定されるものではない。図3は、ソース電圧線Vssに0.9Vの電圧を印加した場合における発振動作のシミュレーション結果を示すものである。図3aは、第1インバータ21の出力ノード18から出力される出力信号OUTの電圧レベルVOUTVを示している。図3bは、第1インバータ21の入力ノード17に入力される入力信号INの電圧レベルVINVを示している。本実施形態では、図3bに示すように、入力信号INの信号波形を正弦波信号よりも矩形波信号に近づけることができることが判明した。その結果、従来の一般的な水晶発振器よりも、スイッチング速度を低下させる要因となるクローバ電流CrowbarCurrentを低減できるとともに、余分な電流を減らすことなく、高い電力供給電圧で水晶発振回路100を発振動作できることが判明した。また、図3a中の矢印に示すように、最大の増幅利得が得られる時点45.75ms付近、及び、45.77ms付近において、正弦波信号よりも立ち上がりが速くなることが判明した。シミュレーション結果を検証するための実験結果以下に示す表1は、上記シミュレーション結果の正しさを検証するための実験結果の一例を示しているものである。本発明者は、本実施形態に係る水晶発振回路200の試作品におけるソース電圧線Vssに1.4V~3.4Vの電圧を印加した場合について発振動作の検証を行った。表1は、ソース電圧線Vssに1.5Vの電圧を印加した場合における実験結果を示すものである。表1中のパラメータの各項目のうち、振動周波数,STD標準回路における振動周波数,長期間における動作特性の変化100時間,1.5VでのHCハイスピードCMOSタイプインバータにおける消費電力,水晶振動子のウォーミングアップに要する立ち上がり時間及びオフ状態からの立ち上がり時間については従来の一般的な水晶発振器と同程度であった。しかしながら、表1中のパラメータの各項目のうち、インバータの入出力信号における単位電圧当たりの周波数変化率Frequencyvoltagecoefficientについては、-10ppm/Vの値を示した。これにより、従来の単段式ピアース発振器300図4参照における周波数変化率よりも小さな値に維持できることが判明し、インバータの入出力信号における信号レベルを安定させることができることが判明した。以下に示す表2は、上記シミュレーション結果の正しさを検証するための実験結果の別の一例を示しているものである。本発明者は、独ファンドリ企業LFoundryの構成を用いて、極端に低い消費電力型のRTCRealTimeClockにおけるソース電圧線Vssに1.0Vの電圧を印加した場合について発振動作の検証を行った。パラメータの各項目のうち、1.0Vでの消費電力については、0.2~0.5μWの値が得られ、大量生産品の値>1.35μWよりも小さい値に抑制できることが判明した。また、他の研究者の報告書で報告されている数値0.5~1.0μWよりも小さい値に抑制できることが判明した。より具体的には、従来の一般的な水晶発振器で消費される電力1.5μWの1/5程度の消費電力0.3μW程度に抑制することができることが判明した。水晶発振回路の実用上のメリット以下に示す表3,4は、ASICApplicationSpecificIntegratedCircuitとして実装された本実施形態に係る水晶発振回路200の実用上のメリットを示しているものである。なお、表3,4中の構成要素中に示すクラス6とは、プリント回路板PCBのうち、最も一般的に使用される0.13mmピッチのプリント回路板PCBの設計クラスを示している。表3,4中の構成要素の各項目について、本実施形態に係る水晶発振回路200と、従来の二段式ピアース発振器400図5参照とを比較した場合、各項目のうち、集積回路におけるアクティブ領域の面積cm2が0.018cm2、集積回路のパッド数/ユニット完成品が8個であり、従来の二段式ピアース発振器400と同じであった。しかしながら、各項目のうち、ロードキャパシタの個数及びDCブロックキャパシタの個数においては、従来の二段式ピアース発振器400では、いずれも1であり、ロードキャパシタ及びDCブロックキャパシタが必須の構成要素であるのに対して、本実施形態に係る水晶発振回路200では、ロードキャパシタの個数及びDCブロックキャパシタの個数が、いずれも0であり、ロードキャパシタ及びDCブロックキャパシタは必須の構成要素ではない。従って、ロードキャパシタ及びDCブロックキャパシタの原価を0ドルに節約できることが判明した。また、各項目のうち、バッテリー容量10年使用、リチウムイオンバッテリーにおいては、本実施形態に係る水晶発振回路200における容量エネルギー量が50mWhであり、従来の単段式ピアース発振器300図4参照における容量エネルギー量=0.5Whの1/10に低減できるとともに、従来の二段式ピアース発振器400図5参照における容量エネルギー量=0.15Whの1/3に低減できることが判明した。さらに、各項目のうち、プリント回路板PCB及び組立部品が占める面積cm2、、クラス6においては、本実施形態に係る水晶発振回路200における面積が0.4cm2であり、単段式ピアース発振器300及び二段式ピアース発振器400における面積5cm2の1/10以下に低減できることで、本実施形態に係る水晶発振回路200におけるプリント回路板PCB及び組立部品の原価0.08ドルを、単段式ピアース発振器300及び二段式ピアース発振器400におけるプリント回路板PCB及び組立部品の原価1.00ドルと比べて0.92ドルだけ節約できることが判明した。加えて、各項目のうち、トータル価格ドルに示されるように、本実施形態に係る水晶発振回路200におけるトータル価格1.606ドルは、単段式ピアース発振器300におけるトータル価格1.896ドルと比べて0.29ドルだけ低額となり、二段式ピアース発振器400におけるトータル価格2.111ドルと比べて0.505ドルだけ低額となった。この結果、本実施形態に係る水晶発振回路200は、バッテリー電源型あるいはエネルギー蓄積型のシステムに適していることが判明した。特に、より長期間の耐久性、安価なLSILargeScaleIntegration技術、及び、高価なPCBprintedcircuitboard技術の組み合わせによって、本実施形態に係る水晶発振回路200の価格を低額に抑えることができることが判明した。また、本実施形態に係る水晶発振回路200は、低消費電力型の発振回路であるため、従来の一般的な水晶発振器と比べてバッテリー寿命を3倍~6倍に増加できることが判明した。本実施形態に係る水晶発振回路の特徴上記構成によれば、第1インバータ1、第1水晶振動子2、第2インバータ3、及び、第2水晶振動子4を直列に接続することで、従来の一般的な水晶発振器で必須の構成要素となる各キャパシタを用いることなく、水晶発振回路100を構成することができる。従って、従来の一般的な水晶発振器300,400図4,5参照のように各キャパシタで余分な電荷が蓄積されることはない。その結果、従来の一般的な水晶発振器300,400よりも消費電力を低減することができる。また、上記構成によれば、各インバータ21,23を、第1トランジスタ10、第2トランジスタ11、ダイオード12~15、及び、抵抗16で構成することにより、従来の一般的な水晶発振器よりも消費電力を低減可能な水晶発振回路200を容易に構成することができる。更に、上記構成によれば、水晶発振回路200の試作品を用いたシミュレーション結果において、インバータの入出力信号における単位電圧当たりの周波数変化率Frequencyvoltagecoefficientが-10ppm/Vの値を示したことにより、従来の単段式ピアース発振器300図4参照における周波数変化率よりも小さな値に維持できる。従って、各インバータ21,23の入出力信号における信号レベルを従来の単段式ピアース発振器300よりも安定させることができる。加えて、上記構成によれば、前記各インバータ21,23が、従来の一般的な水晶発振器300,400で必須の構成要素となるキャパシタの容量より具体的には、6pF~100pFよりも小さい容量より具体的には、<1.6pFのダイオード12~15を用いて構成されているため、水晶発振回路200において従来の一般的な水晶発振器300,400よりも消費電力を低減することができる。以上、本発明の実施形態について図面に基づいて説明したが、具体的な構成は、これらの実施形態に限定されるものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。例えば、図1に示した水晶発振回路100の一例として図2に示した水晶発振回路200を示したが、これに限られず、本発明は、水晶発振回路100と同様の作用効果を奏するように、水晶発振回路100の構成を適宜変更した水晶発振回路であってもよい。"