"駆動電圧に応じて静電容量が変化する可変容量素子と、該可変容量素子の静電容量を検出する容量検出回路と、該容量検出回路による静電容量の検出値に基づいて前記駆動電圧を制御する駆動電圧制御回路とを備えた可変容量装置において、前記可変容量素子の一端側には前記駆動電圧を供給し、前記容量検出回路は、前記駆動電圧よりも低圧の電源電圧によって駆動する検出用電流回路と、前記可変容量素子の他端側を該検出用電流回路およびグランドのいずれかに選択的に接続する検出用スイッチとを備え、前記容量検出回路は、前記検出用スイッチによって前記可変容量素子と前記検出用電流回路とを接続したときに、前記可変容量素子の他端側に印加される電圧に応じて前記検出値を出力する構成としたことを特徴とする可変容量装置。前記駆動電圧に一端側が接続された基準容量を設け、前記容量検出回路は、前記電源電圧によって駆動する基準用電流回路と、前記基準容量の他端側を該基準用電流回路およびグランドのいずれかに選択的に接続する基準用スイッチとを備え、前記容量検出回路は、前記基準用スイッチによって前記基準容量と前記基準用電流回路とを接続したときに、前記基準容量の他端側に印加される電圧に応じて基準値を出力する構成としてなる請求項1に記載の可変容量装置。前記検出用電流回路と前記基準用電流回路は、互いに共通した単一の共通電流源に流れる電流をコピーするカレントミラー回路を用いて構成してなる請求項2に記載の可変容量装置。前記駆動電圧制御回路は、前記静電容量の検出値と基準値とを比較する比較器を備え、該比較器の比較結果に応じて前記駆動電圧を昇圧または降圧する構成としてなる請求項2または3に記載の可変容量装置。ところで、特許文献1に記載された可変容量装置では、可変容量素子の他端側に印加される電圧を検出し、この検出電圧が所望の電圧値となるように、駆動電圧を制御する。このとき、駆動電圧は、数十V程度の高電圧となる。このため、可変容量素子に印加される駆動電圧を直接検出した場合には、容量検出回路やその出力を比較する比較器等を高耐圧な構成にする必要があり、回路が大型化するという問題がある。これに加え、可変容量素子の静電容量を検出するために、可変容量素子への充電と放電を繰り返すから、電流源からの電流と駆動電圧との積に応じた電力が消費されることになり、電力消費量が大きいという問題もある。本発明は上述の問題に鑑みなされたものであり、本発明の目的は、回路の小型化と消費電力の低減が可能な可変容量装置を提供することにある。上記課題を解決するために、請求項1の発明は、駆動電圧に応じて静電容量が変化する可変容量素子と、該可変容量素子の静電容量を検出する容量検出回路と、該容量検出回路による静電容量の検出値に基づいて前記駆動電圧を制御する駆動電圧制御回路とを備えた可変容量装置において、前記可変容量素子の一端側には前記駆動電圧を供給し、前記容量検出回路は、前記駆動電圧よりも低圧の電源電圧によって駆動する検出用電流回路と、前記可変容量素子の他端側を該検出用電流回路およびグランドのいずれかに選択的に接続する検出用スイッチとを備え、前記容量検出回路は、前記検出用スイッチによって前記可変容量素子と前記検出用電流回路とを接続したときに、前記可変容量素子の他端側に印加される電圧に応じて前記検出値を出力する構成としたことを特徴としている。請求項2の発明では、前記駆動電圧に一端側が接続された基準容量を設け、前記容量検出回路は、前記電源電圧によって駆動する基準用電流回路と、前記基準容量の他端側を該基準用電流回路およびグランドのいずれかに選択的に接続する基準用スイッチとを備え、前記容量検出回路は、前記基準用スイッチによって前記基準容量と前記基準用電流回路とを接続したときに、前記基準容量の他端側に印加される電圧に応じて基準値を出力する構成としている。請求項3の発明では、前記検出用電流回路と前記基準用電流回路は、互いに共通した単一の共通電流源に流れる電流をコピーするカレントミラー回路を用いて構成している。請求項4の発明では、前記駆動電圧制御回路は、前記静電容量の検出値と基準値とを比較する比較器を備え、該比較器の比較結果に応じて前記駆動電圧を昇圧または降圧する構成としている。請求項1の発明では、検出用スイッチによって可変容量素子と検出用電流回路とを接続したときには、検出用電流回路から可変容量素子に向けて電流が流れる。このとき、可変容量素子の他端側の電圧は、可変容量素子の静電容量に応じて昇圧される。このため、容量検出回路は、検出用スイッチによって可変容量素子と検出用電流回路とを接続したときに、可変容量素子の他端側に印加される電圧に応じて検出値を出力することができる。また、可変容量素子の一端側に駆動電圧が供給され、可変容量素子の他端側に検出用電流回路が接続される。このため、可変容量素子の他端側に印加される電圧は、最大でも検出用電流回路に供給される電源電圧となる。従って、容量検出回路から出力される検出値に応じた電圧を駆動電圧に比べて低くすることができ、容量検出回路等を小型化することができる。これに加えて、可変容量素子の静電容量を検出するために、可変容量素子と検出用電流回路との接続と遮断を繰り返したときには、検出用電流回路からの電流と電源電圧との積に応じた電力が消費される。このため、従来技術のように、駆動電圧に応じた電力が消費される場合に比べて、消費電力を低減することができる。請求項2の発明では、基準用スイッチによって基準容量と基準用電流回路とを接続したときには、基準用電流回路から基準容量に向けて電流が流れる。このとき、基準容量の他端側の電圧は、基準容量の静電容量に応じて昇圧される。このため、容量検出回路は、基準用スイッチによって基準容量と基準用電流回路とを接続したときに、基準容量の他端側に印加される電圧に応じて、可変容量素子の静電容量の基準となる基準値を出力することができる。請求項3の発明では、検出用電流回路と基準用電流回路は、共通電流源に流れる電流をコピーするカレントミラー回路を用いて構成した。このため、単一の共通電流源を用いるから、別個の電流源や電圧源を用いた場合に比べて、静電容量の検出値および基準値のばらつきを抑制することができる。請求項4の発明では、駆動電圧制御回路は静電容量の検出値と基準値とを比較する比較器を備える。このとき、容量検出回路は静電容量の検出値として電源電圧以下の電圧を出力するから、比較器の入力電圧を駆動電圧よりも低圧な電源電圧以下にすることができ、比較器に低耐圧の回路デバイスを使用することができる。以下、本発明の実施の形態による可変容量装置について添付図面を参照しつつ詳細に説明する。図1は実施の形態による可変容量装置1を示している。この可変容量装置1は、可変容量素子2、駆動電圧制御回路21および容量検出回路31を備える。まず、図2および図3を用いて、可変容量素子2について説明する。可変容量素子2は、静電力による駆動するMEMSMicroElectroMechanicalSystemsによって構成される。この可変容量素子2は、基板3、下駆動電極4A,4B,5、誘電体膜6、梁部7、パッド電極8,9A,9B,10A,10B、および抵抗パターン10C,10Dを備える。基板3は例えば矩形ガラス基板からなる。梁部7は、平面視して矩形平板状で、側面視してL字状に形成される。この梁部7は、図2中の右側の端部が基板3に接合される支持部となって、要部を基板3から離間した状態で支持する片持梁構造バネ構造の可動構造部である。また、梁部7は、導電性基板として例えば抵抗率0.01Ωcm以下の低抵抗Si基板シリコン基板からなり、ドーパントとして例えばPリン、Asヒ素、Bホウ素等を用いている。下駆動電極4A,4Bは、それぞれL字状で基板3の上面に形成され、梁部7の軸方向図2中の左,右方向に沿って長尺な線路状の端部を有する。下駆動電極5は、コ字状で基板3の上面に形成し、梁部7の軸方向に沿って長尺な線路状の両端部で下駆動電極4A,4Bの両脇を挟み込むように配置する。誘電体膜6は、例えば矩形状で厚み200nm程度の五酸化タンタルによって形成され、下駆動電極4A,4Bの端部と下駆動電極5の両端部とを覆うように基板3に積層される。下駆動電極4Aは、RF信号高周波信号の入力端子または出力端子にパッド電極9Aを介して接続され、下駆動電極4Bは、RF信号の出力端子または入力端子にパッド電極9Bを介して接続される。下駆動電極5は、パッド電極10Aおよび抵抗パターン10Cを介して駆動電圧VcontとなるDC電圧直流電圧の入力端に接続される。梁部7は、パッド電極8,10B、および抵抗パターン10Dを介してグランドに接続される。抵抗パターン10C,10Dは、例えば厚み5nm程度の酸化チタン薄膜を用いて形成され、200kΩ程度の抵抗を有する。下駆動電極5の両端部は、梁部7に誘電体膜6を介して対向して配置され、これらの下駆動電極5および梁部7は駆動容量部11を構成する。駆動容量部11は、駆動電圧制御回路21から駆動電圧Vcontが印加されると、下駆動電極5の両端部と梁部7との間に駆動容量C1静電容量を生じる。駆動容量C1は、静電引力によって梁部7を変形させ、梁部7を先端から誘電体膜6に接触させる。駆動電圧Vcontが高い電圧であるほど、梁部7と誘電体膜6との接触面積は大きくなる。下駆動電極4A,4Bは、梁部7に誘電体膜6を介して対向して配置され、これらの下駆動電極4A,4Bおよび梁部7は可変容量部12を構成する。可変容量部12は、例えば数百MHz~数GHzの無線周波数を扱う回路の中で使用され、梁部7と誘電体膜6との接触面積に応じて変化する可変容量C2静電容量を生じる。可変容量部12からは、梁部7を介して駆動電圧制御回路21やグランドに高周波信号が漏洩する虞れがあるため、ここでは漏洩高周波信号を遮断する目的で抵抗パターン10C,10Dを形成している。図2に示す駆動容量部11の構造は、下駆動電極5と梁部7からなる電極対の間に信号電圧が直接印加される構造である以下、この構造をMIM構造という。また、可変容量部12の構造は、下駆動電極4Aと梁部7、下駆動電極4Bと梁部7からなる2組の電極対を直列に接続して、信号電圧が直接印加される構造である以下、この構造をMIMIM構造という。MIMIM構造は、MIM構造に比べて面積当りの静電引力が約1/4と小さく、セルフアクチュエーションによる梁部7の変形を抑制するのに有利である。一方、MIM構造は、MIMIM構造に比べて面積当りの静電引力が大きく、電極面積の低減に有利である。従って、大きな静電引力が必要となる駆動容量部11にはMIM構造を採用し、静電引力を抑制する必要がある可変容量部12にはMIMIM構造を採用するのが好ましい。なお、駆動容量部11および可変容量部12は、それぞれMIM構造、MIMIM構造のいずれの構造を採用してもよい。また、図9に示すように、駆動容量部11の駆動容量C1と可変容量部12の可変容量C2は、駆動容量C1の端子間電圧両端間の電圧に従って一緒に変化し、これらの容量比は任意の係数で比例関係にある。このため、駆動容量C1のキャパシタンス値は可変容量C2のキャパシタンス値と対応した値になる。次に、図1を用いて、駆動電圧制御回路21について説明する。駆動電圧制御回路21は、比較器22、サンプルホールド回路23、および駆動電圧発生回路24を備える。比較器22には、後述する容量検出回路31から駆動容量C1の検出値を示す検出信号Sxと駆動容量C1の基準となる基準信号Syが入力される。この比較器22は、検出信号Sxの電圧レベルと基準信号Syの電圧レベルとを比較して、これらの比較結果に応じた比較結果信号Seを出力する。このため、比較結果信号Seは、駆動容量C1の検出値と基準値との比較結果に応じて、LowレベルまたはHighレベルに切り換わる。例えば検出信号Sxが基準信号Syよりも小さな電圧レベルである場合、即ち、駆動容量C1が目標値よりも大きな場合には、比較結果信号SeはHighレベルとなる。逆に、検出信号Sxが基準信号Syよりも大きな電圧レベルである場合、即ち、駆動容量C1が目標値よりも小さな場合、比較結果信号SeはLowレベルとなる。比較器22の出力端は、比較結果信号Seを一定時間保持するサンプルホールド回路23を介して駆動電圧発生回路24に入力される。サンプルホールド回路23は、発振器26に接続され、発振器26からの第2のクロック信号CLK2に基づいて比較結果信号Seをサンプリングし、サンプリング信号Sshを出力する。なお、発振器26は、例えば数kHzから数十MHz程度の第1,第2のクロック信号CLK1,CLK2を出力する。また、比較結果信号Seの誤りを低減するために、サンプルホールド回路23は、検出信号Sxおよび基準信号Syが十分に大きな値になったときに比較結果信号Seをサンプリングするのが好ましい。このため、第2のクロック信号CLK2は、検出信号Sxおよび基準信号Syが昇圧される時間、即ち第1のクロック信号CLK1がLowレベルとなる時間のうちできるだけ遅い時点に立ち上がるパルス信号となっている。駆動電圧発生回路24は、比較器22の比較結果信号Seをサンプリングしたサンプリング信号Sshに応じて駆動電圧Vcontを増加または減少させる。サンプリング信号SshがHighレベルであれば、駆動電圧Vcontを低下させて駆動容量C1を減少させる方向に調整する。逆に、サンプリング信号SshがLowレベルであれば、駆動電圧Vcontを上昇させて駆動容量C1を増加させる方向に調整する。この駆動電圧発生回路24は、比較器22の比較結果に応じて出力信号Vpを調整するレベル変換回路24Aと、このレベル変換回路24Aから出力された出力信号Vpを平滑化して直流の駆動電圧Vcontを出力する平滑化フィルタ24Bとによって構成されている。ここで、レベル変換回路24Aは、高電圧生成回路25に接続され、この高電圧生成回路25から駆動電圧Vcontの最大値よりも高い高電圧Vhが供給される。そして、レベル変換回路24Aは、比較器22の比較結果信号Seに応じて、出力信号Vpを高電圧Vhまたは0Vに設定する。具体的には、比較器22の比較結果信号SeがHighレベルであれば、レベル変換回路24Aは出力信号Vpを0Vに設定し、比較器22の比較結果信号SeがLowレベルであれば、レベル変換回路24Aは出力信号Vpを高電圧Vhに設定する。これにより、出力信号Vpは、比較結果信号Seに応じて高電圧Vhに設定される時間が増加または減少する。また、平滑化フィルタ24Bは、例えば抵抗および容量からなる低域通過フィルタによって構成されている。そして、平滑化フィルタ24Bは、時定数に応じて出力信号Vpを平滑化し、出力信号Vpが高電圧Vhに設定される時間に応じた直流の駆動電圧Vcontを出力する。このため、駆動電圧Vcontは、出力信号Vpが高電圧Vhに設定される時間が長くなると高くなり、短くなると低くなる。一方、高電圧生成回路25は、電源電圧Vddを昇圧する昇圧回路によって構成され、例えば数V程度の電源電圧Vddを昇圧し、例えば数十V程度のように電源電圧Vddよりも高い高電圧Vhを出力する。なお、駆動電圧発生回路24は、出力信号Vpを高電圧Vhに設定する時間を増加または減少させることによって駆動電圧Vcontを調整する構成とした。しかし、本発明はこれに限らず、駆動電圧Vcontを出力する平滑化容量を設けると共に、この平滑化容量にソース電流またはシンク電流を流すことによって駆動電圧Vcontを増加または減少させる構成としてもよい。次に、図1、図4および図5を用いて、容量検出回路31について説明する。容量検出回路31は、可変容量素子2の駆動容量C1に接続され検出信号Sxを出力する検出信号出力回路32と、基準容量Crefに接続され基準信号Syを出力する基準信号出力回路35とを備えている。ここで、駆動容量C1および基準容量Crefの一端側には駆動電圧Vcontが供給される。検出信号出力回路32は、検出用電流源33Aを有する検出用電流回路33と、可変容量素子2の駆動容量C1の他端側を検出用電流回路33およびグランドのいずれかに選択的に接続する検出用スイッチ34とによって構成されている。検出用電流回路33は、電源電圧Vddによって駆動する検出用電流源33Aと、2個のMOSスイッチMP1,MP2からなるカレントミラー回路33Bとによって構成される。検出用電流源33Aは、例えば可変電流源によって構成され、駆動容量C1の目標値と基準容量Crefとの比率に応じた検出用電流Icontを出力する。このとき、検出用電流Icontの電流値は、駆動容量C1の目標値を決めるための外部入力信号Sc1~ScNによって設定される。また、カレントミラー回路33BのMOSスイッチMP1,MP2は、pチャネルMOSFETからなり、ソース同士が互いに接続されると共に、ゲート同士が互いに接続される。このとき、MOSスイッチMP1,MP2のソースには、高電圧Vhよりも低い電源電圧Vddが印加される。また、MOSスイッチMP1のドレインは、検出用電流源33Aに接続されると共に、MOSスイッチMP1,MP2のゲートに接続される。これにより、検出用電流源33Aから出力された検出用電流Icontは、MOSスイッチMP1を通じてMOSスイッチMP2にコピーされる。検出用スイッチ34は、pチャネルMOSFETからなるMOSスイッチMP3とnチャネルMOSFETからなるMOSスイッチMN1とによって構成される。MOSスイッチMP3のソースはMOSスイッチMP2のドレインに接続され、MOSスイッチMN1のソースはグランドに接続される。また、MOSスイッチMP3とMOSスイッチMN1は、ドレイン同士が互いに接続されると共に、これらのドレインは駆動容量C1の他端側と比較器22の入力端に接続される。また、MOSスイッチMP3とMOSスイッチMN1は、ゲート同士が互いに接続されると共に、発振器26から第1のクロック信号CLK1が入力される。これにより、MOSスイッチMP3とMOSスイッチMN1は、互いにインバータ動作を行い、一方がONになるときに、他方がOFFになる。具体的には、第1のクロック信号CLK1がHighレベルになると、MOSスイッチMP3がOFFになると共に、MOSスイッチMN1がONになる。これにより、駆動容量C1の他端側はグランドに接続され、検出信号Sxは0Vになる。これに対し、第1のクロック信号CLK1がLowレベルになると、MOSスイッチMP3がONになると共に、MOSスイッチMN1がOFFになる。これにより、駆動容量C1の他端側には検出用電流源33Aからの検出用電流Icontがカレントミラー回路33Bを通じて供給され、検出信号Sxは検出用電流Icontと駆動容量C1に応じて徐々に上昇する。このとき、検出信号Sxの大きさは、数1の式に示すように、検出用電流Icontとその供給時間tに比例し、駆動容量C1に反比例する。基準信号出力回路35は、基準用電流源36Aを有する基準用電流回路36と、基準容量Crefの他端側を検出用電流回路36およびグランドのいずれかに選択的に接続する基準用スイッチ37とによって構成されている。基準用電流回路36は、電源電圧Vddによって駆動する基準用電流源36Aと、2個のMOSスイッチMP4,MP5からなるカレントミラー回路36Bとによって構成される。基準用電流源36Aは、例えば一定の基準用電流Irefを出力する電流源によって構成される。また、カレントミラー回路36Bは、検出用電流回路33のカレントミラー回路33Bとほぼ同様に構成される。このため、カレントミラー回路36BのMOSスイッチMP4,MP5は、pチャネルMOSFETからなり、ソース同士が互いに接続されて電源電圧Vddが印加されると共に、ゲート同士が互いに接続される。また、MOSスイッチMP4のドレインは、基準用電流源36Aに接続されると共に、MOSスイッチMP4,MP5のゲートに接続される。これにより、基準用電流源36Aから出力された基準用電流Irefは、MOSスイッチMP4を通じてMOSスイッチMP5にコピーされる。基準用スイッチ37は、検出用電流回路33の検出用スイッチ34とほぼ同様に構成され、検出用スイッチ34と同期してONとOFFが切り換わる。このため、基準用スイッチ37は、pチャネルMOSFETからなるMOSスイッチMP6とnチャネルMOSFETからなるMOSスイッチMN2とによって構成される。MOSスイッチMP6のソースはMOSスイッチMP5のドレインに接続され、MOSスイッチMN2のソースはグランドに接続される。また、MOSスイッチMP6とMOSスイッチMN2は、ドレイン同士が互いに接続されると共に、これらのドレインは基準容量Crefの他端側と比較器22の入力端に接続される。また、MOSスイッチMP6とMOSスイッチMN2は、ゲート同士が互いに接続されると共に、発振器26から第1のクロック信号CLK1が入力される。これにより、MOSスイッチMP6とMOSスイッチMN2は、互いにインバータ動作を行い、一方がONになるときに、他方がOFFになる。具体的には、第1のクロック信号CLK1がHighレベルになると、MOSスイッチMP6がOFFになると共に、MOSスイッチMN2がONになる。これにより、基準容量Crefの他端側はグランドに接続され、基準信号Syは0Vになる。これに対し、第1のクロック信号CLK1がLowレベルになると、MOSスイッチMP6がONになると共に、MOSスイッチMN2がOFFになる。これにより、基準容量Crefの他端側には基準用電流源36Aからの基準用電流Irefがカレントミラー回路36Bを通じて供給され、基準信号Syは基準用電流Irefと基準容量Crefに応じて徐々に上昇する。このとき、基準信号Syの大きさは、数2の式に示すように、基準用電流Irefとその供給時間tに比例し、基準容量Crefに反比例する。ここで、駆動電圧制御回路21は、検出信号Sxと基準信号Syの電圧レベルが一致するように、駆動電圧Vcontを制御する。このとき、検出信号Sxと基準信号Syは、第1のクロック信号CLK1がLowレベルとなったときに一緒に増加するから、数1および数2の式において、供給時間tは同じ値になる。このため、検出信号Sxと基準信号Syの電圧レベルが一致するときには、検出用電流Icontと駆動容量C1との比率Icont/C1が基準用電流Irefと基準容量Crefとの比率Iref/Crefが一致するようになる。従って、検出用電流Icontが基準用電流Irefに比べて大きくなると、これらの電流の比率Icont/Irefに応じて駆動容量C1も基準容量Crefに比べて大きくなる。本発明の実施の形態による可変容量装置1は以上のような構成を有するものであり、次に容量検出回路31による検出信号Sxおよび基準信号Syの出力動作について説明する。図6および図7は、検出信号Sxと基準信号Syの時間変化を例示したものである。容量検出回路31は、発振器26から入力される第1のクロック信号CLK1に同期して、検出用スイッチ34と基準用スイッチ37の切り換え動作を繰り返す。第1のクロック信号CLK1がHighレベルになった時点t0では、検出用スイッチ34は駆動容量C1をグランドに接続し、基準用スイッチ37は基準容量Crefをグランドに接続する。このとき、検出信号Sxと基準信号Syは、いずれもグランド電位0Vになる。第1のクロック信号CLK1がHighレベルからLowレベルに切り換わる時点t1では、検出用スイッチ34は駆動容量C1を検出用電流回路33に接続し、基準用スイッチ37は基準容量Crefを基準用電流回路36に接続する。このとき、駆動容量C1に検出用電流Icontが供給されて、検出信号Sxは上昇する。同様に、基準容量Crefに基準用電流Irefが供給されて、基準信号Syも上昇する。そして、比較器22は、検出信号Sxと基準信号Syを比較し、これらの比較結果に応じた比較結果信号Seを出力する。第1のクロック信号CLK1がLowレベルからHighレベルに切り換わる時点t2では、スイッチ34,37はグランド側に切り換わり、検出信号Sxと基準信号Syは、再びグランド電位になる。時点t3以降については、時点t0から時点t2までと同様な動作を繰り返す。ここで、検出用電流回路33と基準用電流回路36は、いずれも電源電圧Vddによって駆動する。このため、検出信号Sxと基準信号Syの最大電圧は、電源電圧Vddとなる。従って、容量検出回路31および比較器22は、数V程度の電源電圧Vddに応じた低耐圧の回路デバイスを使用することができる。また、第1のクロック信号CLK1は検出信号Sx等を繰り返し出力させるための周期的な信号である。このクロック信号CLK1のデューティ比をD1とすると、検出信号Sxの最大値は電源電圧Vddであるから、検出信号Sxの最大値の時間平均値Sxaveは、以下の数3の式に示すように、電源電圧Vddとデューティ比D1との積で表される。従って、駆動容量C1に印加される端子間電圧は駆動電圧Vcontと時間平均値Sxaveとの差ΔVΔV=Vd-Sxaveとなる。この差ΔVが電源電圧Vddよりも大きい場合には、可変容量素子2を電源電圧Vddよりも高い電圧例えば数十Vで駆動し、その他の回路ブロックは低圧な電源電圧Vddで駆動することができる。次に、容量検出回路31および駆動電圧制御回路21による駆動容量C1の容量制御動作について説明する。図6は、駆動容量C1のキャパシタンス値が目標値に比べて小さく、検出信号Sxが基準信号Syよりも大きい場合を示している。例えば時点t1と時点t2との間のように、検出用スイッチ34と基準用スイッチ37がONになり、駆動容量C1が検出用電流回路33に接続され、基準容量Crefが基準用電流回路36に接続されているときには、容量検出回路31は容量検出動作を行っている。このとき、検出信号Sxが基準信号Syよりも大きいSx>Syから、比較器22の比較結果信号SeはLowレベル例えばSe=0Vとなる。また、例えば時点t2と時点t3との間のように、検出用スイッチ34と基準用スイッチ37がOFFになり、駆動容量C1と基準容量Crefがいずれもグランドに接続されているときには、検出信号Sxおよび基準信号Syはグランド電位となり、比較結果信号SeはLowレベル例えばSe=0Vとなる。従って、比較器22の後段に接続されたサンプルホールド回路23は、発振器26からの第2のクロック信号CLK2に基づいて比較結果信号Seをサンプリングし、Lowレベルに安定したサンプリング信号Sshを出力する。このとき、レベル変換回路24Aは、高電圧生成回路25から入力される高電圧Vhを電源として動作する反転回路であり、入力閾値電圧は例えば電源電圧Vddの半分Vdd/2に設定する。このため、サンプリング信号SshがLowレベルのときには、レベル変換回路24Aの出力信号Vpは高電圧Vhとなる。レベル変換回路24Aの後段には平滑化フィルタ24Bが接続されているから、平滑化フィルタ24Bの時定数によって、駆動電圧Vcontの電位は高電圧Vhに向けて上昇する。この結果、可変容量素子2の駆動容量C1に印加される端子間電圧が増加し、駆動容量C1が増加すると共に、可変容量C2が増加する。図7は、駆動容量C1のキャパシタンス値が目標値に比べて大きく、検出信号Sxが基準信号Syよりも小さい場合を示している。例えば時点t1と時点t2との間のように、検出用スイッチ34と基準用スイッチ37がONになっているときには、容量検出回路31は容量検出動作を行っている。このとき、検出信号Sxが基準信号Syよりも小さいSx<Syから、比較器22の比較結果信号SeはHighレベル例えばSe=Vddとなる。また、例えば時点t2と時点t3との間のように、検出用スイッチ34と基準用スイッチ37がOFFになっているときには、検出信号Sxおよび基準信号Syはグランド電位となり、比較結果信号SeはLowレベル例えばSe=0Vとなる。比較器22の後段に接続されたサンプルホールド回路23は、発振器26からの第2のクロック信号CLK2に基づいて比較結果信号Seをサンプリングする。このとき、サンプルホールド回路23は、容量検出回路31が容量検出動作を行っている区間、即ち駆動容量C1が検出用電流回路33に接続され、基準容量Crefが基準用電流回路36に接続されている区間でのみサンプリングを行うための第2のクロック信号CLK2が入力されている。このため、サンプルホールド回路23は、Highレベルとして電源電圧Vddに安定したサンプリング信号SshSsh=Vddを出力する。このとき、レベル変換回路24Aは、高電圧生成回路25から入力される高電圧Vhを電源として動作する反転回路であるから、サンプリング信号SshがHighレベルのときには、レベル変換回路24Aの出力信号Vpはグランド電位Vp=0Vとなる。これにより、平滑化フィルタ24Bの時定数によって、駆動電圧Vcontの電位はグランド電位に向けて低下する。この結果、可変容量素子2の駆動容量C1に印加される端子間電圧が減少し、駆動容量C1が減少すると共に、可変容量C2が減少する。上述した容量制御のフィードバック動作を繰り返し、図8に示すように、駆動電圧Vcontは目標電圧値に収束する。これにより、駆動容量C1のキャパシタンス値は目標値に収束し、可変容量C2も駆動容量C1の目標値に応じた値に収束する。このように駆動容量C1が目標値に収束した状態では、可変容量素子2の駆動容量C1と駆動電圧発生回路24との間での電流消費は極めて少なくなる。一方、駆動容量C1の容量検出で必要になる時間平均電流Icontaveは、検出信号Sxに伴う電流消費であるから、以下の数4の式に示すように、検出用電流Icontと第1のクロック信号CLK1のデューティ比D1との積で表される。このとき、容量検出に伴う消費電力Wは、数5の式に示すように、時間平均電流Icontaveと電源電圧Vddとの積で表される。数5の式に示すように、駆動容量C1の容量検出に伴う消費電力Wは、検出用電流回路33に接続される電源電圧Vddに比例していることが分かる。本実施の形態では、検出用電流回路33に低圧の電源電圧Vddを接続できるため、低消費電力化を図ることができる。以上説明した通り、本実施の形態による可変容量装置1によれば、検出用スイッチ34によって可変容量素子2の駆動容量C1と検出用電流回路33とを接続したときには、検出用電流回路33から駆動容量C1に向けて検出用電流Icontが流れる。このとき、駆動容量C1の両端側のうち検出用電流回路33と接続された他端側の電圧は、駆動容量C1のキャパシタンス値に応じて昇圧される。このため、容量検出回路31は、検出用スイッチ34によって駆動容量C1と検出用電流回路33とを接続したときに、駆動容量C1の他端側に印加される電圧に応じて検出信号Sxを出力することができる。また、駆動容量C1の一端側に駆動電圧Vcontが供給され、駆動容量C1の他端側に検出用電流回路33が接続される。このため、駆動容量C1の他端側に印加される電圧は、最大でも検出用電流回路33に供給される電源電圧Vddとなる。従って、容量検出回路31から出力される検出信号Sxの電圧レベルを駆動電圧Vcontに比べて低くすることができ、容量検出回路31等を小型化することができる。さらに、駆動電圧制御回路21は駆動容量C1の検出信号Sxと基準信号Syとを比較する比較器22を備える。このとき、容量検出回路31は検出信号Sxおよび基準信号Syとして電源電圧Vdd以下の電圧を出力するから、比較器22の入力電圧を駆動電圧Vcontよりも低圧な電源電圧Vdd以下にすることができ、比較器22に低耐圧の回路デバイスを使用することができる。これに加えて、駆動容量C1のキャパシタンス値を検出するために、駆動容量C1と検出用電流回路33との接続と遮断を繰り返したときには、検出用電流回路33からの検出用電流Icontと電源電圧Vddとの積に応じた電力が消費される。このため、従来技術のように、駆動電圧Vcontに応じた電力が消費される場合に比べて、消費電力を低減することができる。また、基準用スイッチ37によって基準容量Crefと基準用電流回路36とを接続したときには、基準用電流回路36から基準容量Crefに向けて基準用電流Irefが流れる。このとき、基準容量Crefの両端側のうち基準用電流回路36と接続された他端側の電圧は、基準容量Crefのキャパシタンス値に応じて昇圧される。このため、容量検出回路31は、基準用スイッチ37によって基準容量Crefと基準用電流回路36とを接続したときに、基準容量Crefの他端側に印加される電圧に応じて、駆動容量C1のキャパシタンス値の基準となる基準信号Syを出力することができる。次に、図10は第2の実施の形態による容量検出回路を示し、本実施の形態の特徴は、検出用電流回路と基準用電流回路は、互いに共通した単一の共通電流源に流れる電流をコピーするカレントミラー回路を用いて構成したことにある。なお、第2の実施の形態では第1の実施の形態と同一の構成要素には同一の符号を付し、その説明を省略するものとする。第2の実施の形態による容量検出回路41は、第1の実施の形態による容量検出回路31と同様に、可変容量素子2の駆動容量C1に接続され検出信号Sxを出力し検出用電流回路47および検出用スイッチ34からなる検出信号出力回路32と、基準容量Crefに接続され基準信号Syを出力し基準用電流回路49および基準用スイッチ37からなる基準信号出力回路35とを備えている。但し、検出用電流回路47および基準用電流回路49は、単一の共通電流源42に流れる電流をコピーするカレントミラー回路43を用いて構成されている。ここで、共通電流源42は、予め決められた一定の電流i0を流す。また、カレントミラー回路43は、例えば4個のMOSスイッチMP7~MP10を用いて構成され、共通電流源42に流れる電流i0をコピーする。これらのMOSスイッチMP7~MP10は、pチャネルMOSFETからなり、ソース同士が互いに接続されると共に、ゲート同士が互いに接続される。また、MOSスイッチMP7のドレインは、共通電流源42に接続されると共に、MOSスイッチMP7~MP10のゲートに接続される。これにより、MOSスイッチMP7に共通電流源42の電流i0が流れたときには、MOSスイッチMP8~MP10のドレイン-ソース間にも、共通電流源42の電流i0と同じ大きさの電流が流れる。MOSスイッチMP8,MP9は、電流調整回路44のMOSスイッチMN3,MN4を介してカレントミラー回路46に接続される。具体的には、MOSスイッチMP8,MP9のドレインは、nチャネルMOSFETからなるMOSスイッチMN3,MN4のドレインにそれぞれ接続されると共に、MOSスイッチMN3,MN4のソース同士は互いに接続される。そして、MOSスイッチMN3,MN4のソースは、カレントミラー回路46のMOSスイッチMP1のソースに接続され、カレントミラー回路46に向けて検出用電流Icontを流す。また、MOSスイッチMN3,MN4のゲートにはスイッチ制御回路45からHighレベルまたはLowレベルの信号が入力され、この信号に応じてMOSスイッチMN3,MN4は導通状態ONと遮断状態OFFとが切り換わる。このとき、スイッチ制御回路45は、外部入力信号Sc1,Sc2に応じてMOSスイッチMN3,MN4の両方または一方のON/OFFを切り換える。具体的には、外部入力信号Sc1が入力されたときには、スイッチ制御回路45は、MOSスイッチMN3をONにし、MOSスイッチMN4をOFFにする。このとき、検出用電流Icontは、共通電流源42の電流i0と同じ大きさになる。一方、外部入力信号Sc2が入力されたときには、スイッチ制御回路45は、MOSスイッチMN3,MN4を両方ともONにする。このとき、検出用電流Icontは、共通電流源42の電流i0の2倍の大きさになる。このように、スイッチ制御回路45は、外部入力信号Sc1,Sc2に応じて、検出用電流Icontの大きさを制御する。カレントミラー回路46は、第1の実施の形態によるカレントミラー回路33Bと同様に、MOSスイッチMP1,MP2を用いて構成される。カレントミラー回路46のMOSスイッチMP2のソースには電源電圧Vddが印加される。また、MOSスイッチMP1のドレインは、グランドに接続されると共に、MOSスイッチMP1,MP2のゲートに接続される。このため、電流調整回路44から出力された検出用電流Icontは、MOSスイッチMP1を通じてMOSスイッチMP2にコピーされる。そして、MOSスイッチMP2のドレインは、検出用スイッチ34のMOSスイッチMP3のソースに接続され、検出用電流Icontを検出用スイッチ34に向けて出力する。従って、共通電流源42、カレントミラー回路43のMOSスイッチMP7~MP9、電流調整回路44およびカレントミラー回路46は、検出用スイッチ34に向けて検出用電流Icontを出力する検出用電流回路47を構成している。一方、MOSスイッチMP10は、カレントミラー回路48に接続されている。このとき、MOSスイッチMP10のドレイン-ソース間には、共通電流源42の電流i0と同じ大きさの基準用電流Irefが流れる。そして、MOSスイッチMP10のドレインは、カレントミラー回路48のMOSスイッチMP4のソースに接続され、カレントミラー回路48に向けて基準用電流Irefを流す。また、カレントミラー回路48は、第1の実施の形態によるカレントミラー回路36Bと同様に、MOSスイッチMP4,MP5を用いて構成される。カレントミラー回路48のMOSスイッチMP5のソースには電源電圧Vddが印加される。また、MOSスイッチMP4のドレインは、グランドに接続されると共に、MOSスイッチMP4,MP5のゲートに接続される。このため、MOSスイッチMP10から出力された基準用電流Irefは、MOSスイッチMP4を通じてMOSスイッチMP5にコピーされる。そして、MOSスイッチMP5のドレインは、基準用スイッチ37のMOSスイッチMP6のソースに接続され、基準用電流Irefを基準用スイッチ37に向けて出力する。従って、共通電流源42、カレントミラー回路43のMOSスイッチMP7,MP10およびカレントミラー回路48は、基準用スイッチ37に向けて基準用電流Irefを出力する基準用電流回路49を構成している。かくして、第2の実施の形態でも第1の実施の形態と同様の作用効果を得ることができる。また、第2の実施の形態では、検出用電流回路47と基準用電流回路49は、共通電流源42に流れる電流i0をコピーするカレントミラー回路43を用いて構成した。このため、単一の共通電流源42を用いるから、別個の電流源や電圧源を用いた場合に比べて、駆動容量C1の検出信号Sxおよび基準信号Syのばらつきを抑制することができる。この効果について具体的に説明する。一般的に、集積回路内で基準電源を生成すると、電流値の絶対値のばらつきが10~30程度発生する。従来技術では、容量検出用の電流と基準電圧とを用いているため、これらの絶対値ばらつきが容量検出精度に影響し、検出精度が低下する傾向がある。これに対して、本実施の形態では、検出用電流Icontおよび基準用電流Irefの相対ばらつきが影響する。これに加え、カレントミラー回路43を用いたから、共通電流源42に流れる電流i0をコピーしたコピー電流MOSスイッチMP8~MP10に流れる電流のばらつきは、別個の電源を生成した場合の絶対値ばらつきに比べて小さい。駆動容量C1の容量検出精度はコピー電流に基づく検出用電流Icontおよび基準用電流Irefの影響を受けるため、本実施の形態では、検出用電流Icontおよび基準用電流Irefのばらつき抑制が容易であり、容量検出の精度を高めることができる。なお、前記第2の実施の形態では、カレントミラー回路43の2個のMOSスイッチMP7,MP8および電流調整回路44等を用いて2種類の検出用電流Icontを出力する構成としたが、カレントミラー回路に任意のn個のMOSスイッチを設けることによって、n種類の検出用電流Icontを出力する構成としてもよい。また、前記第1,第2の実施の形態では、検出用電流Icontを変化させることによって、駆動容量C1の目標値を変更する構成としたが、基準用電流Irefや基準用容量Crefを変化させることによって、駆動容量C1の目標値を変更する構成としてもよい。また、前記第1,第2の実施の形態による容量検出回路31,41では、検出用電流回路33,47に加えて、基準容量Crefを用いて基準信号Syを出力するための基準用電流回路36,49を備える構成とした。しかし、本発明はこれに限らず、例えば図11に示す変形例による容量検出回路51のように、基準用電流回路を省いて、検出用電流回路33および検出用スイッチ34によって構成してもよい。この場合、基準信号Syは、予め決められた基準電圧Vrefを出力する基準電圧源52を用いて比較器22に入力すればよい。なお、基準電圧Vrefは、駆動容量C1の目標値に応じて可変に設定する構成としてもよい。また、前記第1,第2の実施の形態では、容量検出回路31,41はMOSFETを用いて構成したが、例えばバイポーラトランジスタジス等の他のスイッチ素子を用いて構成してもよい。また、前記第1,第2の実施の形態では、可変容量素子2の駆動容量C1を検出して駆動容量C1を変化させる構成としたが、可変容量C2を検出して駆動容量C1を変化させる構成としてもよい。さらに、駆動容量C1と可変容量C2を共通化した単一の可変容量を設け、この可変容量を検出し、変化させる構成としてもよい。"