"内部配線層及び層間接続体を有する基板本体と、前記基板本体の少なくとも主面上において複数のDUT部が画定されるとともに、各DUT部内に格子状または千鳥状に配設された複数の表面電極パッドと、前記基板本体内に配設され、前記複数の表面電極パッドと前記層間接続体を介して電気的に接続された複数の内部電極パッドと、前記基板本体の裏面上に配設され、前記複数の表面電極パッドと前記層間接続体と前記内部電極パッドとを介して電気的に接続された複数の裏面電極パッドとを備え、各DUT部内に配設された前記複数の表面電極パッドは、同一種の信号が負荷される複数の特定表面電極パッドを含み、前記内部配線層は、隣接するDUT部間における前記特定表面電極パッド間を電気的に接続する特定内部配線層を含み、前記内部電極パッドは前記特定表面電極パッドとビアを介して接続される特定内部電極パッドを含み、各DUT部を構成する前記複数の表面電極パッドのそれぞれのピッチは、前記特定内部配線層の幅、前記特定内部電極パッドの径、並びに前記特定内部電極パッド及び前記特定内部配線層間の間隔の2倍で画定され、前記特定内部配線層の層数をA、各DUT部内に配設された前記複数の表面電極パッドの列数をN、及び各DUT部内に配設すべき前記特定表面電極パッドの個数をBとした場合において、前記特定表面電極パッドの個数Bは、B<X1×AXは、1からNまでの自然数なる関係式を満足していることを特徴とする、配線基板。前記基板本体は、セラミック多層配線基板であることを特徴とする、請求項1に記載の配線基板。前記配線基板は、プローブカードに用いられる配線基板であることを特徴とする、請求項1ないし2に記載の配線基板。内部配線層及び層間接続体を有する基板本体と、前記基板本体の少なくとも主面上において複数のDUT部が画定されるとともに、各DUT部内に格子状または千鳥状に配設された複数の表面電極パッドと、前記基板本体内に配設され、前記複数の表面電極パッドと前記層間接続体を介して電気的に接続された複数の内部電極パッドと、前記基板本体の裏面上に配設され、前記複数の表面電極パッドと前記層間接続体と前記内部電極パッドとを介して電気的に接続された複数の裏面電極パッドとを備え、前記内部電極パッドは前記特定表面電極パッドとビアを介して接続される特定内部電極パッドを含み、各DUT部を構成する前記複数の表面電極パッドそれぞれのピッチは、前記特定内部配線層の幅、前記特定内部電極パッドの径、並びに前記特定内部電極パッド及び前記特定内部配線層間の間隔の2倍で画定され、各DUT部内に配設された前記複数の表面電極パッドは、同一の信号が負荷される複数の特定表面電極パッドを含み、前記内部配線層は、隣接するDUT部間における前記特定表面電極パッド間を電気的に接続する特定内部配線層を含む配線基板の製造方法であって、特定内部配線層の層数をA、各DUT部内に配設された前記複数の表面電極パッドの列数をN、及び各DUT部内に配設すべき前記特定表面電極パッドの数をBとした場合において、前記特定表面電極パッドの数Bは、B<X1×AXは、1からNまでの自然数なる関係式を満足し、Aが最も小さくなるようにDUT部内のおける特定表面電極パッドの配置を決定する工程を含むことを特徴とする、配線基板の製造方法。前記配線基板は、セラミック多層配線基板であることを特徴とする、請求項4に記載の配線基板の製造方法。本発明は、配線基板内におけるDUT部の配置が決められており、配線基板の内部配線層の数を一定とした場合において、DUT部内に配設することが可能な特定電極パッドの数を導出することが可能な配線基板の製造技術を得、これによって、配線基板内の内部配線層の層数を最低数とするようなDUT部内の特定電極パッドの配置を導出することができ、配線基板を薄型化及び簡略化することを目的とする。上記目的を達成すべく、本発明は、内部配線層及び層間接続体を有する基板本体と、前記基板本体の少なくとも主面上において複数のDUT部が画定されるとともに、各DUT部内に格子状または千鳥状に配設された複数の表面電極パッドと、前記基板本体内に配設され、前記複数の表面電極パッドと前記層間接続体を介して電気的に接続された複数の内部電極パッドと、前記基板本体の裏面上に配設され、前記複数の表面電極パッドと前記層間接続体と前記内部電極パッドとを介して電気的に接続された複数の裏面電極パッドとを備え、各DUT部内に配設された前記複数の表面電極パッドは、同一種の信号が負荷される複数の特定表面電極パッドを含み、前記内部配線層は、隣接するDUT部間における前記特定表面電極パッド間を電気的に接続する特定内部配線層を含み、前記内部電極パッドは前記特定表面電極パッドとビアを介して接続される特定内部電極パッドを含み、各DUT部を構成する前記複数の表面電極パッドのそれぞれのピッチは、前記特定内部配線層の幅、前記特定内部電極パッドの径、並びに前記特定内部電極パッド及び前記特定内部配線層間の間隔の2倍で画定され、前記特定内部配線層の層数をA、各DUT部内に配設された前記複数の表面電極パッドの列数をN、及び各DUT部内に配設すべき前記特定表面電極パッドの個数をBとした場合において、前記特定表面電極パッドの個数Bは、B<X1×AXは、1からNまでの自然数なる関係式を満足していることを特徴とする、配線基板に関する。また、本発明は、内部配線層及び層間接続体を有する基板本体と、前記基板本体の少なくとも主面上において複数のDUT部が画定されるとともに、各DUT部内に格子状または千鳥状に配設された複数の表面電極パッドと、前記基板本体内に配設され、前記複数の表面電極パッドと前記層間接続体を介して電気的に接続された複数の内部電極パッドと、前記基板本体の裏面上に配設され、前記複数の表面電極パッドと前記層間接続体と前記内部電極パッドとを介して電気的に接続された複数の裏面電極パッドとを備え、前記内部電極パッドは前記特定表面電極パッドとビアを介して接続される特定内部電極パッドを含み、各DUT部を構成する前記複数の表面電極パッドそれぞれのピッチは、前記特定内部配線層の幅、前記特定内部電極パッドの径、並びに前記特定内部電極パッド及び前記特定内部配線層間の間隔の2倍で画定され、各DUT部内に配設された前記複数の表面電極パッドは、同一の信号が負荷される複数の特定表面電極パッドを含み、前記内部配線層は、隣接するDUT部間における前記特定表面電極パッド間を電気的に接続する特定内部配線層を含む配線基板の製造方法であって、特定内部配線層の層数をA、各DUT部内に配設された前記複数の表面電極パッドの列数をN、及び各DUT部内に配設すべき前記特定表面電極パッドの数をBとした場合において、前記特定表面電極パッドの数Bは、B<X1×AXは、1からNまでの自然数なる関係式を満足し、Aが最も小さくなるようにDUT部内のおける特定表面電極パッドの配置を決定する工程を含むことを特徴とする、配線基板の製造方法に関する。本発明によれば、配線基板内部の一主面のおけるDUT部の配置が決まっており、配線基板の内部配線層の数を一定とした場合において、DUT部内に配設することが可能な特定電極パッドの数を導出することが可能な配線基板の製造技術を得、これによって、配線基板内の内部配線層の層数が最低層数とするような前記DUT部内の特定電極パッドの配置を導出することができ、配線基板を薄型化及び簡略化することできる。以下、図面を参照しながら本発明の実施形態について説明する。図1は、本実施形態における配線基板の概略構成を示す断面図であり、図2は、図1に示す配線基板の主面上に形成されたDUT部内の表面電極パッドの配列状態を示す図である。なお、図1に示す配線基板におけるDUT部内の表面電極パッドについては簡略化して描いている。また、本実施形態においては、上記配線基板が、半導体ウエハに形成されたIC回路等の電気特性を測定するプローブカードに用いられるとして構成され、機能する場合について説明する。図1に示す配線基板10は、複数の絶縁層と内部配線層とが交互に積層されて構成され、主面11A及び裏面11Bと略平行に形成された内部配線層41,42,43,44,45、46及び52、特定内部配線層51を含み、前記絶縁層に形成された層間接続体であるビア61、62、63、64、65、66、67、68、71、72及び73を含む、例えばセラミック多層配線基板等の基板本体11を有する。なお、特に図示していないが、ビア61等の少なくとも上端若しくは下端には内部電極パッドが配設されている。なお、基板本体11を構成する絶縁層を樹脂ではなくセラミックで構成することによって、検査対象である半導体ウエハに対して、基板本体11、すなわち配線基板10を繰り返し接触して使用した場合においても、このような繰り返し測定に耐えうるような高強度の配線基板10を得ることができる。基板本体11の主面11Aは、検査対象であるIC回路等が形成された半導体ウエハ側に位置し、基板本体11の主面11A上には、複数のDUT部20,20’図では簡略化して2つとしているが画定され、各DUT内には表面電極パッド21,22,23及び26、並びに21’,22’,23’及び26’が配設されている。なお、表面電極パッド26及び26’は、基板本体11の主面11A上で互いに隣接するDUT部20,20’内において、同一種の測定信号が負荷された特定表面電極パッドを構成する。また、表面電極パッド21及び22は、外部電源から取り込んだ電力を測定対象であるIC回路等が形成された半導体ウエハに対して供給するための電極パッドを構成する。この場合、例えば表面電極パッド22をグランド電位とし、表面電極パッド21を所定の電圧が負荷されるようにして構成することができる。さらに、表面電極パッド23は、測定対象である半導体ウエハのIC回路等からの測定信号を外部検査装置に供給するための電極パッドとして構成することができる。但し、表面電極パッド23は、特定表面電極パッドとして構成されるものではないので、基板本体11の主面11A上で互いに隣接するDUT部20内において、同一種の測定信号が負荷されず、異種の測定信号が負荷される。基板本体11の裏面11Bは、上述した半導体ウエハの電気検査する外部検査装置に接続される側に位置し、基板本体11の裏面11B上には、複数の裏面電極パッド31,32,33,34及び36が配設されている。裏面電極パッド36は、基板本体11の主面11A上に形成された隣接するDUT部20,20’内の特定表面電極パッド26及び26’同士が以下に説明する特定内部配線層を介して電気的に結合される電極パッドを構成し、裏面電極パッド32及び33は、測定対象であるIC回路等が形成された半導体ウエハに対して外部電源から電力を供給するための電極パッドを構成する。この場合、例えば裏面電極パッド33をグランド電位とし、裏面電極パッド32を所定の電圧が負荷されるようにして構成することができる。また、裏面電極パッド31及び34は、測定対象である半導体ウエハのIC回路等からの測定信号を外部検査装置に供給するための電極パッドとして構成することができる。但し、裏面電極パッド31及び34は、特定表面電極パッド26及び26’と電気的に接続されるものではないので、同一種の測定信号が負荷されず、異種の測定信号が負荷される。なお、本願における特定とは、同一種の測定信号が負荷される内部配線層等を、異種の測定信号が負荷される内部配線層等と区別するために用いたものである。基板本体11の内部には、上述のように、内部配線層41、42、43、44、45、46、51及び52が主面11A及び裏面11Bと略平行に内蔵されている。DUT部20,20’内の電極パッド21,21’と内部配線層41とは層間接続体としてのビア61を介して電気的に接続され、内部配線層41は層間接続体としてのビア67を介して内部配線層46と電気的に接続され、内部配線層46は層間接続体としてのビア68を介して裏面電極パッド32と電気的に接続されている。したがって、内部配線層41及び46はいわゆる電源層を構成する。なお、層間接続導体としてのビアの少なくとも上端若しくは下端の少なくとも一方には内部電極パッドがある。また、DUT部20,20’内の電極パッド22,22’と内部配線層42とは層間接続体としてのビア62を介して電気的に接続されている。内部配線層42は層間接続体としてのビア63を介して内部配線層43及び45と電気的に接続されている。内部配線層45は層間接続体としてのビア64を介して裏面電極パッド33と電気的に接続されている。したがって、内部配線層42、43及び45はいわゆるグランド層を構成する。なお、層間接続導体としてのビアの少なくとも上端若しくは下端の少なくとも一方には内部電極パッドがある。さらに、DUT部20,20’内の電極パッド23,23’と内部配線層44とは層間接続体としてのビア65を介して電気的に接続されており、内部配線層44は、層間接続体としてのビア66を介して裏面電極パッド31及び34と電気的に接続されている。したがって、内部配線層44はいわゆる信号層を構成する。なお、層間接続導体としてのビアの少なくとも上端若しくは下端の少なくとも一方には内部電極パッドがある。また、DUT部20,20’内の特定表面電極パッド26,26’は、層間接続体としてのビア71及び特定内部電極パッド86,86を介して特定内部配線層51と電気的に接続され、裏面側にむかってビア72、内部配線層52及び図示しない内部電極パッド、並びにビア73及び図示しない内部電極パッドを順次に介して共通の裏面電極パッド36と電気的に接続される。図1に示す配線基板10においては、その概略構成を示すべく、DUT部数は2個で、各DUT部20,20’内における特定表面電極パッド26の数が1個の場合について記載しているので、特に問題とならないが、一般には、主面に設けられるDUT部数は非常に多いため、DUT部数を構成するパッドの数に対応して裏面電極パッド数も増加し、図2に示すように、DUT部20内には同一種の信号が負荷される電極である特定表面電極26が複数個含まれるので、該DUT部20と隣接する別のDUT部20’との間においては、これら特定電極パッド26同士を配線基板10の特定内部配線層及び特定内部電極パッドを介して互いに電気的に接続し、多層配線基板の裏面に形成すべき裏面電極パッドの数を削減するとともに、これら裏面電極パッドと検査装置とを電気的に接続するための配線数を削減し、配線基板10、すなわちプローブカードとしての構成を簡略化している。しかしながら、図2に示すように、DUT部20内において表面電極パッドを格子状に配設した場合においては、図3に示すように、表層電極パッドとはビアを介して接続されている内部電極パッドも格子状に配設され、特定表面電極パッドも特定内部電極パッドとビアを介して接続されている。なお、表面電極パッドの径と内部電極パッドの径とは異なっている場合がある。この場合、図3に示すように基板本体11の内部に形成され、ビアによって表面電極パッドと接続されている内部電極パッドも内部電極パッドのパッド間隔が、特定内部配線層の幅、内部電極パッドの径、並びに内部電極パッド及び特定内部配線層間の間隔の2倍で画定されることになる。このため、DUT部内の特定電極パッド同士を接続するための特定内部配線層は、内部電極パッド間に1本しか配置できるスペースがない。したがって、同一面上にて全ての特定内部配線層を形成できない場合は、別の層の面上にて、特定内部電極パッドと特定内部配線層とを形成し、特定電極パッド同士を電気的に接続する必要がある。なお、図3において、符号81、82及び83は、DUT部20内に配置された表面電極パッド21,22,23直下に位置する内部電極パッドを表し、符号81’、82’及び83’は、DUT部20’内に配置された表面電極パッド21’,22’,23’直下に位置する内部電極パッドを表す。また、符号86及び86’は、DUT部20及び20’における特定表面電極パッド26及び26’直下に位置する特定内部電極パッドを表す。図2及び図3中tはパッドピッチを示す。また、lは特定内部配線層51の配線幅を示す。さらにkは、内部電極パッド82と特定内部配線層51の間隔クリアランスを示す。DUT部内の特定電極パッドの配置と数によっては、特定内部電極パッドと特定内部配線層を設けるための絶縁層を新たに設ける必要が生じるため、配線基板10の内部配線層数が増大して、配線基板10が厚くなって大型化してしまう。したがって、本実施形態においては、配線基板10における特定内部配線層の層数をA、各DUT部20内に配設された複数の表面電極パッドの列数をN、及び各DUT部20内に配設すべき特定表面電極パッド26の数をBとした場合において、特定表面電極パッド26の数Bが、B<X1×AXは、1からNまでの自然数なる関係式を満足し、Aが最も小さくなるように各DUT部20内における特定表面電極パッド26の配置を決定する。例えば、図1に示す配線基板10のように、特定内部配線層の層数が1特定内部配線層51個の場合であって、図2に示すように、DUT部20内に配設された表面電極パッドの列数が12であるとすると、DUT部20の各列に配置すべき特定表面電極パッドは以下のようにして計算する。DUT部20の第1列目に配置する特定表面電極パッド数を導出する場合は、X=1及びA=1であるのでB<2となり、第1列目に配置できる特定表面電極パッド数は最大で1個となる。次に、第2列目までに配置する特定表面電極パッド数を導出する場合は、X=2及びA=1であるのでB<3となり、第2列目までに配置できる特定表面電極パッド数は最大で2個となる。このような計算を順次続けていくと、第12列目までに配置する特定表面電極パッドパッド数を導出する場合は、X=12及びA=1であるのでB<13となり、第12列目までに配置できる特定表面電極パッド数は最大で12個となる。しかしながら、上記関係式はDUT部20の総ての列で成立しなければならないので、この場合、第2列目以降においても、当該列に配置できる特定表面電極パッドの数は1個ということになる。したがって、配線基板10における特定内部配線層の数が1個の場合、DUT部20内に配設できる特定表面電極パッドの数は、各例で最大1個であるので、12列の場合は、最大で1×12=12個となる。同様に、特定内部配線層の層数が2個の場合であって、図2に示すように、DUT部20内に配設された表面電極パッドの列数が12であるとすると、DUT部20の各列に配置すべき特定表面電極パッドは以下のようにして計算する。DUT部20の第1列目に配置する特定表面電極パッド数を導出する場合は、X=1及びA=2であるのでB<4となり、第1列目に配置できる特定表面電極パッド数は最大で3個となる。次に、第2列目までに配置する特定表面電極パッド数を導出する場合は、X=2及びA=2であるのでB<6となり、第2列目までに配置できる特定表面電極パッド数は最大で5個となる。このような計算を順次続けていくと、第12列目までに配置する特定表面電極パッド数を導出する場合は、X=12及びA=2であるのでB<26となり、第12列目までに配置できる特定表面電極パッド数は最大で25個となる。上述した結果を逆に考えると、DUT部20内に配置すべき特定表面電極パッド数が12個までの場合は、特定表面電極パッドを各列に最大で1個づつ配設すれば、これら特定表面電極パッドを電気的に接続するために必要な特定内部配線層の数は1個とすることができる。同様に、DUT部20内に配置すべき特定表面電極パッド数が25個までの場合は、特定表面電極パッドを各列に最大で2個づつ配設すれば、これら特定表面電極パッドを電気的に接続するために必要な特定内部配線層の層数は2個とすることができる。但し、特定表面電極パッド数が12個の場合でも、各列に配列すべき電極の数を2以上とすれば、これら特定表面電極パッドを電気的に接続するために必要な特定内部配線層の数は2以上となり、特定表面電極パッド数が25個の場合でも、各列に配列すべき電極の数を4以上とすれば、これら特定表面電極パッドを電気的に接続するために必要な特定内部配線層の数は3以上となる。したがって、特定表面電極パッドの数が公知の場合は、その配置を上述のような関係を満足するように行うことによって、これら特定表面電極パッドを電気的に接続するために必要な特定内部配線層の層数を最小とすることができる。したがって、特定表面電極パッドの配置を決定することによって、配線基板10、すなわちプローブカードを薄型化及び簡略化することできるなお、上述した関係式は理論的に導出したものではなく、本発明者らの膨大な実験データに基づく解析の結果、経験的に得られたものである。また、図1に示す配線基板10は、常法によって作製することができる。例えば、配線基板10の内部配線層に応じたグリーンシートを準備し、これらを順次に積層してグリーンシート多層体を作製するとともに、各グリーンシートの主面上に内部配線層41~46、52及び特定内部配線層51を配置する。また、グリーンシートに対して孔あけ加工を実施し、所定の導体を充填することによって、ビア61~68及び71~73を形成する。その後、グリーンシート多層体を焼成し、表面研磨を行い、焼成体の各主面上に内部電極パッド、電極パッド21~23,26及び裏面電極パッド31~34,36をメッキ法等により形成して、配線基板10を得る。以上、本発明を具体例を挙げながら詳細に説明してきたが、本発明は上記内容に限定されるものではなく、本発明の範疇を逸脱しない限りにおいてあらゆる変形や変更が可能である。例えば、上記実施形態では、DUT部20内に表面電極パッドを格子状に配置する場合について説明したが、千鳥状に形成する場合においても各列に配置すべき表面電極パッドが間引かれること点を除き、上記実施形態と同様にして、特定内部配線層の数を最小限にするようにして内部DUT部20内に表面電極パッドを配置し、配線基板を作製することができる。また、本実施形態では、配線基板10をプローブカードとして用いた場合について記載したが、配線基板10はプローブカードのみではなく、その他の、例えばIC搭載用パッケージについても用いることができる。"