第1キャパシタユニット及び第2キャパシタユニットを有し、前記第1キャパシタユニットの第1容量及び前記第2キャパシタユニットの第2容量に基づく周波数を有する発振信号を生成する電圧制御発振器VCOと、前記発振信号の前記周波数を安定化させるべく前記第1キャパシタユニットを制御するのに使用される電圧信号を、前記発振信号及び基準信号の関数として生成する検出器モジュールと、前記電圧信号を所定の範囲に維持するべく、前記第2容量を第1の値から第2の値へと変化させるべく前記第2キャパシタユニットを制御するのに使用されるランプ信号を、前記電圧信号に基づいて生成するランプモジュールとを備える装置。前記ランプモジュールは、前記電圧信号が前記所定の範囲から外れた場合に、前記ランプ信号を生成する請求項1に記載の装置。前記ランプモジュールは、前記電圧信号が前記所定の範囲の上限を上回った場合に前記第2容量を漸次減少させ、前記電圧信号が前記所定の範囲の下限を下回った場合に前記第2容量を漸次増加させる前記ランプ信号を生成する請求項2に記載の装置。前記ランプモジュールは更に、前記電圧信号を監視し、前記電圧信号が前記所定の範囲を外れた場合にトリガ信号を生成する監視部と、前記トリガ信号に応答して前記ランプ信号を生成するランプ制御部とを有する請求項2に記載の装置。前記ランプ制御部は更に、前記トリガ信号に応答してカウントを行うことによりデジタルランプ信号を生成するカウンタと、前記デジタルランプ信号を前記ランプ信号へと変換するデジタル/アナログコンバータDACとを含む請求項4に記載の装置。前記ランプ制御部は更に、前記トリガ信号に応答してカウントを行うことによりデジタルランプ信号を生成するカウンタと、前記デジタルランプ信号に基づいて変調されるパルスストリームを生成するシグマ-デルタ変調器とを含む請求項4に記載の装置。前記第2キャパシタユニットは、少なくとも1つのキャパシタを含み、前記ランプ信号は、前記キャパシタの制御電圧を第1電圧から第2電圧へと変化させるのに使用される請求項1に記載の装置。安定状態とランプ状態との間で前記制御電圧を切り替えるスイッチを更に備える請求項7に記載の装置。前記キャパシタは、接合型ダイオードキャパシタ及び金属酸化膜半導体MOSキャパシタのうちの少なくとも1つである請求項7に記載の装置。前記検出器モジュールは更に、前記発振信号を分周する分周器と、分周された前記発振信号と前記基準信号との間の位相誤差を検出する位相検出器と、前記位相誤差に基づいて前記電圧信号を生成するループフィルタとを有する請求項1に記載の装置。ドリフト補償を行う方法であって、第1キャパシタユニットの第1容量及び第2キャパシタユニットの第2容量に基づいて発振信号を生成する段階と、前記発振信号及び基準信号の関数として電圧信号を生成する段階と、前記発振信号の周波数を安定化させるべく、前記電圧信号に基づいて前記第1キャパシタユニットの前記第1容量を制御する段階と、前記電圧信号が所定の範囲を外れた場合に、前記電圧信号を前記所定の範囲内に収めるべく、前記第2キャパシタユニットの前記第2容量を第1の値から第2の値へと変化させる段階とを備える方法。前記電圧信号が前記所定の範囲を外れた場合に、前記第2キャパシタユニットの前記第2容量を前記第1の値から前記第2の値へと変化させる段階は、前記電圧信号が前記所定の範囲の上限を上回る場合には、前記第2容量を漸次減少させる段階と、前記電圧信号が前記所定の範囲の下限を下回る場合には、前記第2容量を漸次増加させる段階とを含む請求項11に記載の方法。前記電圧信号が前記所定の範囲を外れた場合に、前記第2キャパシタユニットの前記第2容量を前記第1の値から前記第2の値へと変化させる段階は、前記第2キャパシタユニットにおけるキャパシタの制御電圧を、第1電圧から第2電圧へと、又は、前記第2電圧から前記第1電圧へと変化させる段階を含む請求項11に記載の方法。前記キャパシタの前記制御電圧を、安定状態からランプ状態へと切り替える段階を更に備え、前記ランプ状態では、前記第1電圧から前記第2電圧へと、又は、前記第2電圧から前記第1電圧へと前記制御電圧を変化させる請求項13に記載の方法。接合型ダイオードキャパシタ及び金属酸化膜半導体MOSキャパシタのうちの少なくとも1つの前記制御電圧を変化させる段階を更に備える請求項13に記載の方法。前記電圧信号を監視する段階と、前記電圧信号が前記所定の範囲を外れた場合に、トリガ信号を生成する段階と、前記トリガ信号に応答して、ランプ信号を生成する段階とを更に備える請求項11に記載の方法。前記トリガ信号に応答して、前記ランプ信号を生成する段階は更に、前記トリガ信号に応答してカウントを行うことにより、デジタルランプ信号を生成する段階と、前記デジタルランプ信号をランプ信号にデジタル-アナログ変換する段階とを含む請求項16に記載の方法。前記トリガ信号に応答して、前記ランプ信号を生成する段階は更に、前記トリガ信号に応答してカウントを行うことにより、デジタルランプ信号を生成する段階と、前記デジタルランプ信号に基づいて変調されるパルスストリームを生成する段階とを含む請求項16に記載の方法。前記発振信号及び前記基準信号の関数として前記電圧信号を生成する段階は更に、前記発振信号を分周する段階と、分周された前記発振信号と前記基準信号との間の位相誤差を検出する段階と、前記位相誤差に基づいて前記電圧信号を生成する段階とを有する請求項11に記載の方法。発振信号を生成するための位相同期回路PLLを備える電子システムであって、前記PLLは、第1キャパシタユニット及び第2キャパシタユニットを有し、前記第1キャパシタユニットの第1容量及び前記第2キャパシタユニットの第2容量に基づく周波数を有する発振信号を生成する電圧制御発振器VCOと、前記発振信号の前記周波数を安定化させるべく前記第1キャパシタユニットを制御するのに使用される電圧信号を、前記発振信号及び基準信号の関数として生成する検出器モジュールと、前記電圧信号を所定の範囲に維持するべく、前記第2容量を第1の値から第2の値へと変化させるべく前記第2キャパシタユニットを制御するのに使用されるランプ信号を、前記電圧信号に基づいて生成するランプモジュールと、前記発振信号に基づいて動作する送受信機とを有する電子システム。図1は、本開示の一実施形態に係る電子システム100の例を示したブロック図である。電子システム100は、発振信号を生成する位相同期回路PLL101を備える。発振信号は、送受信機109等の電子システム100内のその他の構成要素によって使用される。PLL101は、ランプに基づくドリフト補償を行う電圧制御発振器VCOモジュール102を有する。PLL101は更に、図1に示すように、VCOモジュール102と接続される検出器モジュール103を有する。VCOモジュール102は、検出器モジュール103からチューニング電圧VTUNEを受けとり、チューニング電圧VTUNEに基づいて周波数が調整された発振信号を生成する。検出器モジュール103は、発振信号と基準クロック信号とを比較して、基準クロック信号との比較による発振信号の周波数誤差、位相誤差等の誤差を検出し、検出された誤差に基づいてチューニング電圧VTUNEを生成する。一実施形態において、検出器モジュール103は、位相検出器PD104、ループフィルタ105、及び、分周器106を含む。これらの要素は、図1に示すように、共に接続される。一例において、基準クロック信号は、水晶発振器に基づいて生成され、相対的に安定した基準クロック周波数を有する。発振信号は、基準クロック周波数のM倍Mは正の整数のように、高い周波数を有する必要がある。分周器106は、発振信号をMで周波数分割し、周波数分割された発振信号を位相検出器104に供給する。位相検出器104は、周波数分割された発振信号と基準クロック信号とを比較して、基準クロック信号と比較した周波数分割された発振信号の瞬時位相誤差についての情報を生成する。ループフィルタ105は、平均位相誤差情報のような低い周波数要素を通過させるローパスフィルタとして構成されており、平均値の関数としてチューニング電圧VTUNEを生成する。VCOモジュール102は、ランプ電圧信号等のランプ信号を生成するランプモジュール110と、ランプ制御される属性を有するVCO130とを有する。一例として、ランプモジュール110は、監視部115及びランプ制御部120を含む。監視部115は、チューニング電圧VTUNEを監視する。チューニング電圧VTUNEが所定の範囲外になった場合には、監視部115は、トリガ信号を生成する。例えば、チューニング電圧VTUNEが所定の範囲の上限よりも大きい場合には、トリガ信号はランプアップトリガ信号であり、チューニング電圧VTUNEが所定の範囲の下限よりも小さい場合には、トリガ信号はランプダウントリガ信号である。ランプ制御部120は、トリガ信号に応答してランプ信号を生成する。ランプ信号は、ランプ電圧、ランプ電流、ランプ周波数等のランプ属性を有する。一例において、トリガ信号がランプアップトリガ信号である場合には、ランプ制御部120は、相対的に低い値を有する第1電圧から、相対的に高い値を有する第2電圧へと漸次増加させる電圧信号を生成する。トリガ信号がランプダウントリガ信号である場合には、ランプ制御部120は、相対的に高い値を有する第2電圧から、相対的に低い値を有する第1電圧へと漸次減少させる電圧信号を生成する。VCO130は、ランプ信号によって制御される容量、インダクタンス、抵抗等の属性を有する。一例として、VCO130は、第1キャパシタユニット図示せず及び第2キャパシタユニット図示せずを含む。第1キャパシタユニットは、チューニング電圧VTUNEによって制御される第1容量を有する。第2キャパシタユニットは、ランプ信号によって制御される第2容量を有し、第2容量はランプ信号に応じて増減する。VCO130は、発振周波数を有する発振信号を生成する。発振周波数は、第1容量及び第2容量の組み合わせの関数である。ここで、発振周波数は、例えば、インダクタンス、抵抗等のVCO130のその他の属性に依存してもよい。一実施形態において、動作時には、チューニング電圧VTUNEは、所定の範囲に維持されることが望ましい。チューニング電圧VTUNEが上限よりも大きい場合には、ランプアップ信号が生成されて、第2容量を相対的に高い値から相対的に低い値へと漸次減少させるように、第2キャパシタユニットを制御する制御電圧を増加させるのにランプアップ信号が使用される。一例として、ランプ信号は、相対的に遅いランプレートを有し、PLL101は、第2容量の減少に応じてチューニング電圧VTUNEを調整することができ、チューニング電圧VTUNEが所定の範囲内で引き下げられる。チューニング電圧VTUNEを所定の範囲で引き下げると同時に、発振信号の発振周波数を実質的に安定した状態に維持するようにランプレートを好適に決定することができる。そして、送受信の間のようなオペレーションがアクティブな状態の間に、送受信機109で発振信号が好適に使用される。チューニング電圧VTUNEが下限よりも小さい場合には、ランプダウン信号が生成されて、第2容量を相対的に低い値から相対的に高い値へと漸次増加させるように、第2キャパシタユニットを制御する制御電圧を減少させるのにランプダウン信号が使用される。一例として、ランプ信号は、相対的に遅いランプレートを有し、PLL101は、第2容量の増加に応じてチューニング電圧VTUNEを調整することができ、チューニング電圧VTUNEが所定の範囲内で引き上げられる。チューニング電圧VTUNEを所定の範囲で引き上げると同時に、発振信号の発振周波数を実質的に安定した状態に維持するように、ランプレートを好適に決定することができる。そして、送受信の間のようなオペレーションがアクティブな状態の間に、送受信機109で発振信号が好適に使用される。電子システムの比較例図示せずにおいて、VCOに対するチューニング電圧が所定の範囲を外れた場合には、VCOの容量が、第1の値から第2の値へと比較的短い時間で切り替え制御される。この場合、VCOの発振信号は、容量が高速で変化することによって、不安定な発振周波数を有する。最終的には発振周波数は安定するが、例えば、このような不安定な発振信号は、送受信オペレーションを行っている送受信機109には適していない。図2は、本開示の一実施形態に係る電圧制御発振器VCOの例230を示したブロック図である。VCO230を、電子システム100で使用することができる。VCO230は、インダクタ-キャパシタLC型の発振器である。VCO230は、インダクタユニット231、第1キャパシタユニット232、第2キャパシタユニット240、2つのトランジスタ233及び234、及び、電流源235を含む。第1キャパシタユニット232は、チューニング電圧信号VTUNEによって制御され、第2キャパシタユニット240は、一定期間の間に第1値から第2値へと増減させる信号によって制御される。これらの要素は共に、図2に示すように接続される。一実施形態において、VCO230は、正の出力ノードVCO_P及び負の出力ノードVCO_Nを有する差分形式で構成される。具体的には、トランジスタ233及び234は交差接続され、トランジスタ233及び234のソースにおいて電流源235を共有する。トランジスタ233及び234のドレインはそれぞれ、VTUNE正出力ノードVCO_P及び負出力ノードVCO_Nを駆動する。インダクタユニット231は、正出力ノードVCO_P及び負出力ノードVCO_Nに対称的に接続されて、正出力ノードVCO_P及び負出力ノードVCO_Nの両方にインダクタンスを提供する。第1キャパシタユニット232及び第2キャパシタユニット240も正出力ノードVCO_P及び負出力ノードVCO_Nに対称的に接続されて、正出力ノードVCO_P及び負出力ノードVCO_Nに、これらキャパシタを合わせた容量を提供する。VCO230は、正出力ノードVCO_Pにおいて正の発振信号を生成し、負出力ノードVCO_Nにおいて負の発振信号を生成する。正の発振信号及び負の発振信号は、インダクタンス及び統合容量の関数である同じ発振周波数を有する。第1キャパシタユニット232は、正出力ノードVCO_P及び負出力ノードVCO_Nに、第1容量を供給する。第1容量は、チューニング電圧信号VTUNEによって制御される。一実施形態において、第1キャパシタユニット232は、電圧制御容量を有する一対の整合バラクタ236及び237を含む。整合バラクタ236及び237の組の陽極はそれぞれ、図2に示すように、正出力ノードVCO_P及び負出力ノードVCO_Nに接続される。一対の整合バラクタ236及び237の陰極は、チューニング電圧信号VTUNEによって制御され、バラクタ236及び237の容量は、チューニング電圧信号VTUNEに伴って変化する。バラクタ236及び237は、接合ダイオードキャパシタ、MOS金属酸化膜半導体キャパシタ等の好適なデバイスによって実装可能である。一実施形態において、チューニング電圧信号VTUNEが増大すると、第1容量が減少し、チューニング電圧信号VTUNEが減少すると、第1容量が増加する。第2キャパシタユニット240は、正出力ノードVCO_P及び負出力ノードVCO_Nに第2容量を提供する。第2容量は、一定期間の間に、第1の値から第2の値へと漸次変化可能である。一実施形態において、第2キャパシタユニット240は、複数の電圧制御信号VC-1~VC-Nによってそれぞれ制御される複数のキャパシタユニットCS-1からCS-Nを有するキャパシタバンクを有する。複数のキャパシタユニットSC-1からCS-Nはそれぞれ、一対の整合バラクタを含む。一対の整合バラクタの陽極はそれぞれ、正出力ノードVCO_P及び負出力ノードVCO_Nに接続される。一対の整合バラクタの陰極はそれぞれ、複数の電圧制御信号VC-1~VC-Nのうちの1つによって制御される。ここで、バラクタは、接合ダイオードキャパシタ、MOS金属酸化膜半導体キャパシタ等の好適なデバイスによって実装可能である。一実施形態において、VC-1等の電圧制御信号が相対的に低い場合には、キャパシタユニットCS-1は相対的に高い容量を有し、VC-1等の電圧制御信号が相対的に高い場合には、キャパシタユニットCS-1は相対的に低い容量を有する。電圧制御信号VC-1~VC-Nはそれぞれ、安定状態及びランプ状態を有する。電圧制御信号が安定状態である場合、当該電圧制御信号によって制御される一対の整合バラクタは、相対的に安定した容量を有する。電圧制御信号がランプ状態である場合、当該電圧制御信号によって制御される一対の整合バラクタは、容量が増減する。一例として、安定状態は、相対的に低い電圧LO状態及び相対的に高い電圧HI状態を有し、ランプ状態は、ランプアップ状態及びランプダウン状態を有する。LO状態では、電圧制御信号は相対的に低い電圧に維持され、この電圧制御信号によって制御される一対の整合バラクタは、相対的に高い容量を有する。HI状態では、電圧制御信号は相対的に高い電圧に維持され、この電圧制御信号によって制御される一対の整合バラクタは、相対的に低い容量を有する。ランプアップ状態では、電圧制御信号が、相対的に低い電圧から相対的に高い電圧へと一定期間の間に、例えば、直線的に増加する。そして、一対の整合バラクタの容量が漸次減少する。ランプダウン状態では、電圧制御信号が、相対的に高い電圧から相対的に低い電圧へと一定期間の間に、例えば、直線的に減少する。そして、一対の整合バラクタの容量が漸次増加する。動作の間、チューニング電圧信号VTUNEが所定の範囲にとどまる場合、電圧制御信号VC-1~VC-Nは、安定状態、すなわち、LO状態かHI状態の何れかにある。第2キャパシタユニット240の第2容量は安定状態である。VCO230の発振周波数は、第1容量及び第2容量との組み合わせに依存する。第1容量は、チューニング電圧信号VTUNEの関数である。チューニング電圧信号VTUNEは、発振周波数が安定状態を保つように調整される。チューニング電圧信号VTUNEが所定の範囲の上限を上回る場合には、LO状態である電圧制御信号のうちの1つ、例えば、VC-Nが、ランプアップ状態へと切り替えられる。VC-Nが漸次増加すると、キャパシタユニットCS-Nの容量が漸次減少する。そして、第2容量が漸次減少すると、発振周波数が増加する傾向がある。発振周波数を安定に保つべく、チューニング電圧VTUNEが低減され、第1容量を増加させる。そして、チューニング電圧VTUNEが所定の範囲内へと引き下げられる。VCO230がPLL101のようなPLL内で使用される場合、PLL101が十分な応答時間を有するようにVC-Nのランプレートが好適に決定される。VC-Nの増加に応答して、PLL101はチューニング電圧VTUNEを所定の範囲に引き下げ、発振周波数を相対的に安定な状態に維持する。チューニング電圧信号VTUNEが所定の範囲の加減を下回る場合には、HI状態である電圧制御信号のうちの1つ、例えば、VC-1が、ランプダウン状態へと切り替えられる。VC-1が漸次減少すると、キャパシタユニットCS-1の容量が漸次増加する。そして、第2容量が漸次増加すると、発振周波数が減少する傾向がある。発振周波数を安定に保つべく、チューニング電圧VTUNEが増加され、第1容量を減少させる。そして、チューニング電圧VTUNEが所定の範囲内へと引き上げられる。VCO230がPLL101のようなPLL内で使用される場合、PLL101が十分な応答時間を有するようにVC-1のランプレートが好適に決定される。VC-Nの減少に応答して、PLL101はチューニング電圧VTUNEを所定の範囲に引き下げ、発振周波数を相対的に安定な状態に維持する。図3は、本開示の一実施形態に係るPLL101内のVCO230を使用した波形の例を示したプロット300である。プロット300には、チューニング電圧信号VTUNEの第1波形310と、電圧制御信号VC-Nの第2波形320が示されている。一例として、まず、電圧制御信号VC-NがLO状態にある。温度ドリフト等、環境状態が変化すると、VCO230の発振周波数が変化する傾向がある。発振周波数を安定に保つべく、チューニング電圧信号VTUNEを調整して、環境状態の変化を補償する。チューニング電圧VTUNEが、312で示すように上限VTUNE_MAXと下限VTUNE_MINの間の所定の範囲にとどまる場合には、322で示すように、電圧制御信号はLO状態にとどまる。しかしながら、一例として、低ノイズアプリケーションにVCO230が使用される場合、ノイズ感度を低減させるべく、VCO230のゲインが相対的に小さくなっている。したがって、環境状態の変化が相対的に大きい場合、チューニング電圧VTUNEが所定の範囲を外れることがある。例えば、温度が非常に高くなると、チューニング電圧信号VTUNEが、311に示すように、上限VTUNE_MAXよりも大きくなり、例えば、VC-Nのような電圧制御信号のうちの1つがトリガされ、321に示すようにランプアップ状態へと切り替わる。ランプアップ状態では、電圧制御信号VC-Nが、323で示されるように、相対的に低い電圧から相対的に高い電圧へと一定期間に増加する。電圧制御信号VC-Nが増大すると、第2容量が減少する。第2容量が減少すると、VCO230の発振周波数が増加する傾向がある。発振周波数を安定な状態に保つべく、313に示すように、PLL101はチューニング電圧VTUNEを引き下げる。一例として、電圧制御信号VC-Nが相対的に高い電圧に達する場合には、チューニング電圧VTUNEを、図3のVTUNE_MIDで示されるように、所定の範囲内におけるほぼ中間の位置まで引き下げるように、PLL101が好適に設計される。電圧制御信号VC-Nが相対的に高い電圧に達すると、電圧制御信号VC-NがHI状態になる。温度が上昇を続ける場合には、314に示すように、チューニング電圧信号VTUNEも上昇する。電圧制御信号VC-Nは、324に示すように、HI状態を維持する。チューニング電圧信号VTUNEが再び上限VTUNE_MAXを超えると、LO状態にある別の電圧制御信号、例えば、VC-N-1がランプアップ状態へと切り替えられる。図4は、本開示の一実施形態に係るランプ制御部の例420のブロック図である。ランプ制御部420を使用して、VCO230を制御する電圧制御信号VC-1~VC-Nを生成することができる。ランプ制御部420は、制御信号C-1~C-N、スイッチ信号S-1~S-N、及び、ランプ信号を生成する。スイッチ信号S-1~S-Nはそれぞれ、スイッチSW-1~SW-Nを制御するのに使用される。SW-1のようなスイッチはそれぞれ、ランプ信号を電圧制御信号VC-1として向かわせる、又は、対応する制御信号C-1を電圧制御信号VC-1として向かわせるべく制御される。ランプ制御部420は、制御ロジック421及びランプ生成器450を含む。図4に示すように、これらの要素は共に接続される。制御ロジック421は、電圧制御信号VC-1~VC-Nの安定状態を制御するべく、制御信号C-1~C-Nを生成する。一例として、制御信号C-1~C-Nは、バイナリ信号である。ランプ制御部420は、バイナリ信号C-1~C-Nに基づいて、電圧制御信号VC-1~VC-NをLO状態又はHI状態へと駆動する、インバータINV-1からINV-Nのような好適な駆動回路を有する。更に、制御ロジック421は、トリガ信号の受信に応じてデジタルランプ信号を生成し、ランプ生成器450にデジタルランプ信号を供給する。一実施形態において、制御ロジック421は、ランプアップトリガ信号に応答してゼロからデジタル数字の最大値までカウントアップし、ランプダウントリガ信号に応答してデジタル数字の最大値からゼロからまでカウントダウンするカウンタ図示せずを含む。ランプ生成器450は、デジタルランプ信号を受信し、アナログランプ信号を生成して、アナログランプ信号をスイッチSW-1~SW-Nに供給する。そして、制御ロジック421は、スイッチSW-1~SW-Nをそれぞれ制御するべく、スイッチ信号S-1~S-Nを生成する。スイッチ信号S-1~S-Nに基づいて、スイッチSW-1~SW-Nはそれぞれ、電圧制御信号VC-1~VC-Nを安定信号又はランプ信号とするべく制御する。一例として、チューニング電圧VTUNEが所定の範囲にある場合、トリガ信号は生成されない。制御ロジック421は、制御信号C-1~C-Nを生成する。制御信号C-1~C-Nは、安定状態を生成するべく、インバータINV-1~INV-10を制御する。制御ロジック421は更に、安定状態を電圧制御信号VC-1~VC-Nに向かわせるようにスイッチSW-1~SW-Nを制御するべく、スイッチ信号S-1~S-Nを出力する。トリガ信号がランプアップトリガ信号である場合、例えば、制御ロジック421は、デジタルランプアップ信号を生成し、デジタルランプアップ信号をランプ生成器450に供給する。ランプ生成器450は、アナログランプアップ信号を生成する。更に、制御ロジック421は、スイッチ信号、例えば、S-Nを調整して、対応するスイッチSW-Nを切り替えて、アナログランプアップ信号が、LO状態の対応する電圧制御信号へと向かうようにする。制御ロジック421は、例えば、S-1~S-N-1である残りのスイッチ信号を保持してもよい。また、一例として、制御ロジック421は、例えば、C-Nの制御信号を1から0へと対応する切り替えに更新してもよい。出力VC-NがHI状態に達すると、制御ロジック421はスイッチ信号S-Nを調整して、対応するスイッチSW-Nを切り替えて戻して、安定制御信号を出力に向かわせる。制御ロジック421は、任意の好適な技術により実装可能である。一実施形態において、制御ロジック421は、ステートマシーンによって実装される。図5は、本開示の一実施形態に係るランプ生成器550を示した図である。ランプ生成器550は、デジタル/アナログコンバータDAC551、抵抗器552、及び、キャパシタ553を含む。図5に示すように、これらの要素は、共に接続される。DAC551はデジタルランプ信号を受信し、デジタルランプ信号をアナログ信号に変換する。抵抗器552及びキャパシタ553は、高周波数要素を取り除くローパスフィルタを形成し、アナログランプ信号を出力する。図6は、本開示の一実施形態に係る別のランプ生成器の例650を示した図である。ランプ生成器650は、シグマ-デルタ変調器651及びインバータ652を有する。シグマ-デルタ変調器651は、デジタルランプ信号を受信し、デジタルランプ信号に基づいて変調されたパルスストリームを生成する。インバータ652は、変調されたパルスストリームのHI状態及びLO状態を好適に形成する。変調されたパルスストリームは、相対的に高いパルス周波数を有する。パルスストリームは、高周波数におけるランプ状態における容量を変調して、VCOにFM変調を導入する。典型的には、FM変調に対するVCO感度は、FM変調周波数が増加すると減少するので、パルスストリームによる信号劣化は、パルスの周波数を上げることにより低減可能である。図7は、本開示の一実施形態に係るランプ信号を生成するためのランプモジュール110のようなランプモジュールのプロセスの例700の概略を示したフローチャートである。ランプモジュール110は、ランプ制御部120及び監視部115を有する。プロセスはS701で開始し、S710へと進む。S710において、ランプモジュール110は、コールドスタート常温起動から開始する。一例において、ランプ制御部120は、図4に示したランプ制御部420として実装される。ランプ制御部420は、電圧制御信号VC-1~VC-Nの半分をHI状態へと制御する制御信号C-1~C-Nを初期化し、電圧制御信号VC-1からVC-Nの残りの半分をLO状態へと制御する。S720において、ランプモジュール110は、アイドル状態となり、一定期間、信号を安定な状態に保つ。S730において、監視部115は、チューニング電圧VTUNEを監視し、チューニング電圧VTUNEが所定の範囲に維持されているか否かを判断する。チューニング電圧VTUNEが所定の範囲に保持されている場合には、プロセスはS720に戻り、そうでない場合には、プロセスはS740に進む。S740において、監視部115は、チューニング電圧VTUNEが上限を超えているか否かを判断する。チューニング電圧VTUNEが上限を超えている場合には、プロセスはS750に進み、そうでない場合には、プロセスはS760に進む。S750において、ランプモジュール110は、正のランプ信号を生成する。一例において、正のランプ信号は、ランプアップ電圧信号である。ランプアップ電圧信号は、VCO230の第2キャパシタユニット240におけるバラクタのようなVCOにおける構成要素を制御するのに使用される。バラクタは、LO状態の制御電圧によって制御されている。制御電圧が増大すると、バラクタの容量が変化する。そして、この容量の変化により、VCO230の発振周波数が変化する傾向がある。VCO230がPLL101のようなPLLで使用される場合、PLL101は、容量変化に好適に応答する。ランプレートが相対的にゆっくりである場合、PLL101はチューニング電圧VTUNEを徐々に低減させて、発振周波数をほぼ安定な状態に保つ。そして、プロセスはS720へと戻る。S760において、ランプモジュール110は、正のランプ信号を生成する。一例において、負のランプ信号は、ランプダウン電圧信号である。ランプダウン電圧信号は、VCO230の第2キャパシタユニット240におけるバラクタのようなVCOにおける構成要素を制御するのに使用される。バラクタは、HI状態の制御電圧によって制御されている。制御電圧が減少すると、バラクタの容量が変化する。そして、この容量の変化により、VCO230の発振周波数が変化する傾向がある。VCO230がPLL101のようなPLLで使用される場合、PLL101は、容量変化に好適に応答する。ランプレートが相対的にゆっくりである場合、PLL101はチューニング電圧VTUNEを徐々に低減させて、発振周波数をほぼ安定な状態に保つ。そして、プロセスはS720へと戻る。本発明が、例示された特定の実施形態に関連付けて説明されたが、数多くの改良、変更、変形が当業者にとって明らかである。したがって、本明細書に記載された本発明の実施形態は例示に過ぎず、限定することを意図していない。本発明の範囲から逸脱することなく、変更が可能である。