画像信号線と、第1の走査信号線と、第2の走査信号線と、第1のソース、第1のドレイン、及び第1のゲートを有し、前記第1のソース及び前記第1のドレインの一方に前記画像信号線を介して画像信号が入力され、前記第1のゲートに前記第1の走査信号線を介して第1の走査信号が入力される第1のトランジスタと、第2のソース、第2のドレイン、及び第2のゲートを有し、前記第2のソース及び前記第2のドレインの一方が前記第1のトランジスタの前記第1のソース及び前記第1のドレインの他方に電気的に接続され、前記第2のゲートに第2の走査信号線を介して第2の走査信号が入力される第2のトランジスタと、第1の電極、第2の電極、並びに前記第1の電極及び前記第2の電極の間によって電圧が印加される液晶層を有し、前記第1の電極が前記第2のトランジスタの前記第2のソース及び前記第2のドレインの他方に電気的に接続される液晶素子と、を備え、前記画像信号線としての機能を有する第1の導電層と、前記第2の走査信号線としての機能を有し、前記第1の導電層と離間し、且つ並置された第2の導電層と、を含むフィールドシーケンシャル駆動型表示装置。請求項1において、前記第1のトランジスタ及び前記第2のトランジスタは、チャネル形成層としての機能を有し、キャリア濃度が1×1014/cm3未満である酸化物半導体層を含むことを特徴とするフィールドシーケンシャル駆動型表示装置。画像信号線と、第1の走査信号線と、第2の走査信号線と、第3の走査信号線と、第1のソース、第1のドレイン、及び第1のゲートを有し、前記第1のソース及び前記第1のドレインの一方に前記画像信号線を介して画像信号が入力され、前記第1のゲートに前記第1の走査信号線を介して第1の走査信号が入力される第1のトランジスタと、第2のソース、第2のドレイン、及び第2のゲートを有し、前記第2のソース及び前記第2のドレインの一方が前記第1のトランジスタの前記第1のソース及び前記第1のドレインの他方に電気的に接続され、前記第2のゲートに第2の走査信号が入力される第2のトランジスタと、第1の電極、第2の電極、並びに前記第1の電極及び前記第2の電極によって電圧が印加される液晶層を有し、前記第1の電極が前記第2のトランジスタの前記第2のソース及び前記第2のドレインの他方に電気的に接続される液晶素子と、第3のソース、第3のドレイン、及び第3のゲートを有し、前記第3のソース及び前記第3のドレインの一方にリセット電圧が入力され、前記第3のソース及び前記第3のドレインの他方が前記液晶素子の前記第1の電極に電気的に接続され、前記第3のゲートに前記第3の走査信号線を介して第3の走査信号が入力される第3のトランジスタと、を備え、前記画像信号線としての機能を有する第1の導電層と、前記第2の走査信号線としての機能を有し、前記第1の導電層と離間し、且つ並置された第2の導電層と、前記第3の走査信号線としての機能を有し、前記第1の導電層と離間し、且つ並置された第3の導電層と、を含むフィールドシーケンシャル駆動型表示装置。請求項3において、前記第1のトランジスタ乃至前記第3のトランジスタは、チャネル形成層としての機能を有し、キャリア濃度が1×1014/cm3未満である酸化物半導体層を含むことを特徴とするフィールドシーケンシャル駆動型表示装置。請求項3又は請求項4において、前記第1の導電層は、前記リセット電圧が入力される配線としての機能を有することを特徴とするフィールドシーケンシャル駆動型表示装置。請求項1乃至請求項5のいずれか一項において、第3の電極、第4の電極、及び誘電体層を有し、前記第3の電極が前記第1のトランジスタの前記第1のソース及び前記第1のドレインの他方に電気的に接続され、前記第3の電極及び前記第4の電極の間に電圧が印加されることにより電荷が蓄積される容量素子を備えるフィールドシーケンシャル駆動型表示装置。上記フィールドシーケンシャル駆動型表示装置では、1フレーム期間の間に画像データの書き込み動作及び画像の表示動作を複数回行う必要があるため、高速動作が必要になる。しかしながら、従来のフィールドシーケンシャル駆動型表示装置は、走査信号が入力される走査信号線としての機能を有する導電層のそれぞれが、画像信号が入力される画像信号線としての機能を有する導電層に重畳する構造である。このため、走査信号線としての機能を有する導電層と画像信号線としての機能を有する導電層との重畳部において寄生容量が生じ、該寄生容量により信号遅延が起こり、動作速度を低下させる可能性がある。本発明の一態様では、フィールドシーケンシャル駆動型表示装置の動作速度を向上させることを課題の一つとする。本発明の一態様は、画像信号が入力される画像信号線としての機能を有する導電層と、走査信号が入力される走査信号線としての機能を有する導電層との重畳部を少なくするものである。これにより重畳部による寄生容量を減らし、信号遅延の低減を図る。本発明の一態様は、画像信号が入力される画像信号線と、第1の走査信号線と、第2の走査信号線と、第1のソース、第1のドレイン、及び第1のゲートを有し、第1のソース及び第1のドレインの一方に画像信号線を介して画像信号が入力され、第1のゲートに第1の走査信号線を介して第1の走査信号が入力される第1のトランジスタと、第2のソース、第2のドレイン、及び第2のゲートを有し、第2のソース及び第2のドレインの一方が第1のトランジスタの第1のソース及び第1のドレインの他方に電気的に接続され、第2のゲートに第2の走査信号線を介して第2の走査信号が入力される第2のトランジスタと、第1の電極、第2の電極、並びに第1の電極及び第2の電極によって電圧が印加される液晶層を有し、第1の電極が第2のトランジスタの第2のソース及び第2のドレインの他方に電気的に接続される液晶素子と、を備え、画像信号線としての機能を有する第1の導電層と、第2の走査信号線としての機能を有し、第1の導電層と離間し、且つ並置された第2の導電層と、を含むフィールドシーケンシャル駆動型表示装置である。本発明の一態様は、画像信号が入力される画像信号線と、第1の走査信号線と、第2の走査信号線と、第3の走査信号線と、第1のソース、第1のドレイン、及び第1のゲートを有し、第1のソース及び第1のドレインの一方に画像信号線を介して画像信号が入力され、第1のゲートに第1の走査信号線を介して第1の走査信号が入力される第1のトランジスタと、第2のソース、第2のドレイン、及び第2のゲートを有し、第2のソース及び第2のドレインの一方が第1のトランジスタの第1のソース及び第1のドレインの他方に電気的に接続され、第2のゲートに第2の走査信号線を介して第2の走査信号が入力される第2のトランジスタと、第1の電極、第2の電極、並びに第1の電極及び第2の電極によって電圧が印加される液晶層を有し、第1の電極が第2のトランジスタの第2のソース及び第2のドレインの他方に電気的に接続される液晶素子と、第3のソース、第3のドレイン、及び第3のゲートを有し、第3のソース及び第3のドレインの一方にリセット電圧が入力され、第3のソース及び第3のドレインの他方が液晶素子の第1の電極に電気的に接続され、第3のゲートに第3の走査信号線を介して第3の走査信号が入力される第3のトランジスタと、を備え、画像信号線としての機能を有する第1の導電層と、第2の走査信号線としての機能を有し、第1の導電層と離間し、且つ並置された第2の導電層と、第3の走査信号線としての機能を有し、第1の導電層と離間し、且つ並置された第3の導電層と、を含むフィールドシーケンシャル駆動型表示装置である。本発明の一態様であるフィールドシーケンシャル駆動型表示装置において、画像信号線は、リセット電圧が入力される配線としての機能を有してもよい。本発明の一態様により、フィールドシーケンシャル駆動型表示装置の動作速度を向上させることができる。本発明の実施の形態の一例について、図面を用いて以下に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではないとする。また、各実施の形態に示す内容は、互いに適宜組み合わせ、又は置き換えを行うことができる。実施の形態1本実施の形態では、フィールドシーケンシャル駆動型表示装置について説明する。本実施の形態の表示装置は、画素を具備する。さらに画素には、1フレーム期間中のサブフレーム期間毎に異なる色の光が入射する。光は、例えば光源LSともいうなどから画素に入射する。さらに、本実施の形態の表示装置における画素について、図1を用いて説明する。図1は、本実施の形態の表示装置における画素を説明するための図である。まず、本実施の形態の表示装置における画素の回路構成例について、図1Aを用いて説明する。図1Aに示す画素は、トランジスタ101と、容量素子102と、トランジスタ103と、液晶素子104と、を備える。なお、画素において、トランジスタは、電界効果トランジスタであり、特に指定する場合を除き、ソース、ドレイン、及びゲートを少なくとも有する。該トランジスタは、例えばゲートとしての機能を有する導電層と、ソースとしての機能を有する導電層と、ドレインとしての機能を有する導電層と、ゲートとしての機能を有する導電層及びソース又はドレインとしての機能を有する導電層の間に設けられたゲート絶縁層と、ソース又はドレインとしての機能を有する導電層に電気的に接続された半導体層と、により構成される。ソースとは、ソース電極の一部若しくは全部、又はソース配線の一部若しくは全部のことをいう。また、ソース電極とソース配線とを区別せずにソース電極及びソース配線の両方の機能を有する導電層をソースという場合がある。ドレインとは、ドレイン電極の一部若しくは全部、又はドレイン配線の一部若しくは全部のことをいう。また、ドレイン電極とドレイン配線とを区別せずにドレイン電極及びドレイン配線の両方の機能を有する導電層をドレインという場合がある。ゲートとは、ゲート電極の一部若しくは全部、又はゲート配線の一部若しくは全部のことをいう。また、ゲート電極とゲート配線とを区別せずにゲート電極及びゲート配線の両方の機能を有する導電層をゲートという場合がある。また、トランジスタの構造や動作条件などによって、トランジスタのソースとドレインは、互いに入れ替わる場合がある。トランジスタ101のソース及びドレインの一方には、画像信号IMGが入力され、トランジスタ101のゲートには、走査信号SCN11が入力される。なお、走査信号とは、トランジスタの動作を制御するための信号のことをいう。容量素子102は、2つの電極を有し、容量素子102の2つの電極のうちの一方の電極は、トランジスタ101のソース及びドレインの他方に電気的に接続され、容量素子102の2つの電極のうちの他方の電極には、電圧Vaが入力される。電圧Vaは所定の値の電圧である。容量素子102は、画像信号IMGに基づく電荷を一時的に保持しておく保持容量としての機能を有する。容量素子102の容量は、液晶素子104の容量に応じて設定すればよい。なお、画素において、容量素子は、2つの電極のうちの一方の電極としての機能を有する導電層と、2つの電極のうちの他方の電極としての機能を有する導電層と、2つの電極に重畳する誘電体層と、を用いて構成される。なお、一般的に電圧とは、ある二点間における電位の差電位差ともいうのことをいう。しかし、電圧及び電位の値は、回路図などにおいていずれもボルトVで表されることがあるため、区別が困難である。そこで、本明細書では、特に指定する場合を除き、ある一点の電位と基準となる電位基準電位ともいうとの電位差を、該一点の電圧として用いる場合がある。トランジスタ103のソース及びドレインの一方は、トランジスタ101のソース及びドレインの他方に電気的に接続され、トランジスタ103のゲートには、走査信号SCN12が入力される。トランジスタ101及びトランジスタ103としては、例えば元素周期表における第14族の半導体シリコンなどを用いた半導体層又は酸化物半導体層を含むトランジスタを用いることができる。該半導体層及び該酸化物半導体層は、トランジスタのチャネル形成層としての機能を有する。また、上記酸化物半導体層は、高純度化することにより、真性I型ともいう、又は実質的に真性にさせた半導体層である。なお、高純度化とは、酸化物半導体層中の水素を極力排除すること、及び酸化物半導体層に酸素を供給して酸化物半導体層中の酸素欠乏に起因する欠陥を低減することの少なくとも一方を含む概念である。さらに、上記酸化物半導体層のバンドギャップは、2eV以上、好ましくは2.5eV以上、より好ましくは3eV以上である。よって、熱励起によって生じるキャリアの数は無視できる。さらに、上記酸化物半導体層は、ドナーとなりうる水素などの不純物が一定量以下になるまで低減されており、上記酸化物半導体層のキャリア濃度は、1×1014/cm3未満、好ましくは1×1012/cm3以下である。即ち、上記酸化物半導体層のキャリア濃度は、限りなくゼロ又はゼロと実質的に同等の値である。さらに、上記酸化物半導体層を含むトランジスタを用いることにより、チャネル幅1μmあたりのオフ状態時のトランジスタのリーク電流オフ電流ともいうを10aA1×10-17A以下、さらにはチャネル幅1μmあたりのオフ電流を1aA1×10-18A以下、さらにはチャネル幅1μmあたりのオフ電流を10zA1×10-20A以下にすることができる。これにより、トランジスタのオフ電流の影響を低減することができる。また、上記酸化物半導体層を含むトランジスタは、光による劣化例えば閾値電圧の変動などが少ない。よって、上記酸化物半導体層を含むトランジスタを用いることにより、複数の色の光による劣化を低減することができる。よって、上記酸化物半導体層を含むトランジスタを用いることにより、トランジスタのオフ電流による影響を低減することができるため、例えばトランジスタのオフ電流による容量素子及び液晶素子に印加される電圧の変動を低減することができる。液晶素子104は、第1の電極及び第2の電極を有し、液晶素子104の第1の電極は、トランジスタ103のソース及びドレインの他方に電気的に接続され、液晶素子104の第2の電極には、電圧Vbが入力される。電圧Vbは、所定の値の電圧である。なお、電圧Vbは、電圧Vaと同じ電圧でもよい。また、このとき、容量素子における2つの電極のうちの一方の電極を第3の電極ともいい、2つの電極のうちの他方の電極を第4の電極ともいう。なお、画素において、液晶素子は、例えば第1の電極としての機能を有する導電層と、第2の電極としての機能を有する導電層と、第1の電極及び第2の電極の間によって電圧が印加される液晶層と、を用いて構成される。また、液晶素子の表示方法としては、例えばTNTwistedNematicモード、IPSIn-Plane-Switchingモード、VAVerticalAlignmentモード、ASMAxiallySymmetricalignedMicro-cellモード、OCBOpticalCompensatedBirefringenceモード、FLCFerroelectricLiquidCrystalモード、又はAFLCAntiFerroelectricLiquidCrystalモード、MVAMulti-DomainVerticalAlignmentモード、PVAPatternedVerticalAlignmentモード、又はASVモードなどを用いることができる。また、これに限定されず、FFSFringeFieldSwitchingモードなどを用いてもよい。また、液晶素子としては、例えば配向膜を用いないブルー相を示す液晶層を含む液晶素子を用いてもよい。ブルー相を示す液晶層は、例えばブルー相を示す液晶とカイラル剤とを含む液晶組成物により構成される。ブルー相を示す液晶層は、応答時間が1msec以下と短く、光学的等方性であるため配向処理が不要であり、視野角依存性が小さい。よって、ブルー相を示す液晶層を含む液晶素子を用いることにより、動作速度を向上させることができる。例えば、上記実施の形態におけるフィールドシーケンシャル方式の表示装置では、カラーフィルタを用いた表示装置に比べて速い動作速度が要求されるため、上記実施の形態におけるフィールドシーケンシャル方式の表示装置における液晶素子に上記ブルー相を示す液晶を用いることが好ましい。さらに、画素は、画像信号IMGが入力される画像信号線と、走査信号SCN12が入力される走査信号線を有し、画像信号線及び走査信号線は、平面視の画素において、互いに間隔を空けて設けられる。即ち、画像信号線及び走査信号線は、同一の絶縁表面を有する層上に設けられた導電層であって、平面視の画素において、互いに離間し、且つ並置される。例えば画像信号線及び走査信号線は、平面視の画素において、互いに離間し、且つ平行又は略平行に並置されてもよい。なお、画素を、画像信号IMGが入力される画像信号線としての機能を有する導電層と、走査信号SCN12が入力される走査信号線としての機能を有し、平面視の画素において、該画像信号線としての機能を有する導電層と平行又は略平行に設けられた導電層と、を含む構成にしてもよい。略平行とは、実質的に平行と同じであるということである。また、本実施の形態の表示装置の画素を、画像信号線としての機能を有する導電層がトランジスタ101のソース及びドレインの一方としての機能を有する構成にしてもよい。また、本実施の形態の表示装置の画素を、画像信号線としての機能を有する導電層が、別途設けられた画像信号線としての機能を有し且つトランジスタ101のソース及びドレインの一方としての機能を有する導電層に電気的に接続される構成にしてもよい。また、本実施の形態の表示装置の画素を、走査信号SCN12が入力される走査信号線としての機能を有する導電層がトランジスタ103のゲートとしての機能を有する構成にしてもよい。また、本実施の形態の表示装置の画素を、走査信号SCN12が入力される走査信号線としての機能を有する導電層が、別途設けられた走査信号SCN12が入力される走査信号線としての機能を有し且つトランジスタ103のゲートとしての機能を有する導電層に電気的に接続された構成にしてもよい。また、本実施の形態の表示装置の画素を、液晶素子104に並列接続で電気的に接続された保持容量を備える構成にしてもよい。保持容量を設けることにより、トランジスタ101及びトランジスタ103のオフ電流による影響をさらに低減することができる。また、本実施の形態の表示装置の画素を、保持容量を設けない構成にすることもできる。保持容量を設けない構成にすることにより、画素の開口率を向上させることができる。次に本実施の形態の表示装置における画素の駆動方法例として、図1Aに示す画素の駆動方法例について、図1Bを用いて説明する。なお、ここでは、一例として1フレーム期間における動作について説明する。図1Bに示すように、まず期間T11では、走査信号SCN11のパルスPLSともいうがトランジスタ101のゲートに入力される。このとき、トランジスタ101がオン状態ONともいうになり、容量素子102の第3の電極に第1の色C1の画像データD_C1を表す画像信号IMGが入力され、容量素子102に画像データD_C1に基づいた電圧が印加される。次に、期間T12において、走査信号SCN12のパルスがトランジスタ103のゲートに入力される。このとき、トランジスタ103がオン状態になる。また、このときトランジスタ101は、オフ状態OFFともいうになる。よって、容量素子102の第3の電極に蓄積された電荷が液晶素子104の第1の電極に移動し、液晶素子104に画像データD_C1に基づいた電圧が印加される。次に、期間T13において、トランジスタ103がオフ状態になり、さらに第1の色C1の光が液晶素子104に入射し、液晶素子104が画像データD_C1に基づく透過率で第1の色C1の光を透過することにより、画素の表示状態が設定される。画素に光を入射する期間を表示期間ともいう。なお、第1の色C1の光が入射している状態をL_C1ともいう。また、期間T13において、走査信号SCN11のパルスがトランジスタ101のゲートに入力される。これにより、トランジスタ101がオン状態になり、容量素子102の第3の電極に第2の色C2の画像データD_C2を表す画像信号IMGが入力され、容量素子102に画像データD_C2に基づいた電圧が印加される。次に、期間T14において、液晶素子104への光の入射が停止し、走査信号SCN12のパルスがトランジスタ103のゲートに入力される。なお、光の入射が停止している状態を非点灯状態NLともいうともいう。このとき、トランジスタ103がオン状態になる。また、トランジスタ101は、オフ状態になる。よって、容量素子102の第3の電極に蓄積された電荷が液晶素子104の第1の電極に移動し、液晶素子104に画像データD_C2に基づいた電圧が印加される。次に、期間T15において、トランジスタ103がオフ状態になり、第2の色C2の光が液晶素子104に入射し、液晶素子104が画像データD_C2に基づく透過率で第2の色C2の光を透過することにより、画素の表示状態が設定される。また、期間T15において、走査信号SCN11のパルスがトランジスタ101のゲートに入力される。このとき、トランジスタ101がオン状態になり、容量素子102の第3の電極に第3の色C3の画像データD_C3を表す画像信号IMGが入力され、容量素子102に画像データD_C3に基づいた電圧が印加される。次に、期間T16において、液晶素子104への光の入射が停止し、走査信号SCN12のパルスがトランジスタ103のゲートに入力される。このとき、トランジスタ103がオン状態になる。また、トランジスタ101がオフ状態になる。よって、容量素子102の第3の電極に蓄積された電荷が液晶素子104の第1の電極に移動し、液晶素子104に画像データD_C3に基づいた電圧が印加される。次に、期間T17において、トランジスタ103がオフ状態になり、第3の色C3の光が液晶素子104に入射し、液晶素子104が画像データD_C3に基づく透過率で第3の色C3の光を透過することにより、画素の表示状態が設定される。また、期間T17において、走査信号SCN11のパルスがトランジスタ101のゲートに入力される。このとき、トランジスタ101がオン状態になり、容量素子102の第3の電極に次の色の画像データD_NXを表す画像信号IMGが入力され、容量素子102に画像データD_NXに基づいた電圧が印加される。画像データD_NXは、例えば第1の色C1の画像データD_C1又は他の色の画像データである。以上により、1フレーム期間においてフルカラーの画像を表示させる。以上が図1Aに示す画素の駆動方法例である。なお、第1の色C1乃至第3の色C3としては、例えばRGBのそれぞれを用いることができる。また、これに限定されず、シアン、マゼンタ、及びイエローのそれぞれを第1の色C1乃至第3の色C3として用いることもできる。また3色に限定されず他にも白などの色を合わせるなど、4色以上の色を用いることができる。また、本実施の形態の表示装置がマトリクス状に配列された複数の画素を備える場合、行毎に画素における容量素子102への画像データの書き込み動作図1Bの期間T11、期間T13、期間T15、及び期間T17における動作を行い、全ての画素において一括で画素における液晶素子104への電荷の移動動作図1Bの期間T12、期間T14、及び期間T16における動作を行うことが好ましい。これにより、画素における液晶素子104への電荷の移動動作に必要な時間を短くすることができる。図1A及び図1Bを用いて説明したように、本実施の形態の表示装置は、画素に第1のトランジスタと、第2のトランジスタと、液晶素子と、画像信号IMGのデータを一時的に保持する機能を有する容量素子と、を備え、第1のトランジスタがオン状態になることにより、容量素子に画像信号IMGのデータ電圧が印加され、第2のトランジスタがオン状態になることにより、容量素子に蓄積された電荷が液晶素子に移動し、液晶素子に画像信号IMGのデータ電圧が印加される構成である。該構成にすることにより、画素により表示を行っている間に、画素に次の画像データを書き込むことができる。これにより、表示期間を短くすることなく、一画像を表示させるために必要な時間を短くすることができるため、表示装置の動作速度を向上させることができる。また、本実施の形態の表示装置は、画素に画像信号IMGが入力される画像信号線としての機能を有する第1の導電層と、走査信号SCN12が入力される走査信号線としての機能を有し、平面視の画素において、第1の導電層と間隔を空けて、即ち離間し、且つ並置して設けられた第2の導電層と、を含む構造である。該構造にすることにより、画素において、画像信号線と走査信号線との重畳部の数を少なくすることができるため、画像信号線の寄生容量を低減することができ、画像信号の遅延を低減することができ、表示装置の動作速度を向上させることができる。実施の形態2本実施の形態では、上記実施の形態1に示す表示装置における画素の構造例について説明する。上記実施の形態1に示す表示装置における画素は、例えばトランジスタなどの半導体素子が設けられた第1の基板アクティブマトリクス基板ともいうと、第2の基板対向基板ともいうと、アクティブマトリクス基板と対向基板との間に設けられた液晶層と、を含む。さらに、上記実施の形態1に示す表示装置における、アクティブマトリクス基板の構造例について、図2を用いて説明する。図2は、上記実施の形態1に示す表示装置におけるアクティブマトリクス基板の構造例を説明するための模式図であり、図2Aは平面模式図であり、図2Bは、図2Aにおける線分A1-B1の断面模式図であり、図2Cは、図2Aにおける線分C1-D1の断面模式図である。図2A乃至図2Cに示すアクティブマトリクス基板は、基板201と、導電層211と、導電層212と、導電層213と、絶縁層221と、半導体層231と、半導体層232と、導電層241と、導電層242と、導電層243と、導電層244と、導電層245と、酸化物絶縁層251と、保護絶縁層261と、平坦化絶縁層271と、導電層281と、を備える。導電層211乃至導電層213は、基板201の一表面に設けられる。導電層211は、走査信号SCN11が入力される走査信号線としての機能を有し、且つ図1Aに示すトランジスタ101のゲートとしての機能を有する。また、導電層212は、図1Aに示す容量素子102の第4の電極としての機能を有し、且つ、電圧Vaが入力される配線としての機能を有する。また、導電層213は、走査信号SCN12が入力される走査信号線としての機能を有し、且つ図1Aに示すトランジスタ103のゲートとしての機能を有する。絶縁層221は、導電層211乃至導電層213を介して基板201の一表面に設けられる。絶縁層221は、図1Aに示すトランジスタ101のゲート絶縁層としての機能を有し、図1Aに示す容量素子102の誘電体層としての機能を有し、図1Aに示すトランジスタ103のゲート絶縁層としての機能を有する。半導体層231は、絶縁層221を介して導電層211の上に設けられる。半導体層231は、図1Aに示すトランジスタ101のチャネル形成層としての機能を有する。半導体層232は、絶縁層221を介して導電層213の上に設けられる。半導体層232は、図1Aに示すトランジスタ103のチャネル形成層としての機能を有する。導電層241は、半導体層231に電気的に接続される。導電層241は、画像信号IMGが入力される画像信号線としての機能を有し、且つ図1Aに示すトランジスタ101のソース及びドレインの一方としての機能を有する。導電層242は、半導体層231及び半導体層232に電気的に接続される。また、導電層242は、絶縁層221を介して導電層212の上に設けられる。導電層242は、図1Aに示すトランジスタ101のソース及びドレインの他方としての機能を有し、図1Aに示す容量素子102の第3の電極としての機能を有し、図1Aに示すトランジスタ103のソース及びドレインの一方としての機能を有する。導電層243は、半導体層232に電気的に接続される。導電層243は、図1Aに示すトランジスタ103のソース及びドレインの他方としての機能を有する。導電層244は、絶縁層221を介して導電層212の上に設けられ、絶縁層221に設けられた開口部を介して導電層212に電気的に接続される。導電層244は、電圧Vaが入力される配線としての機能を有する。導電層245は、絶縁層221を介して導電層213の上に設けられ、絶縁層221に設けられた開口部を介して導電層213に電気的に接続される。導電層245は、走査信号SCN12が入力される走査信号線としての機能を有する。酸化物絶縁層251は、半導体層231、半導体層232、及び導電層241乃至導電層245を介して絶縁層221の上に設けられる。保護絶縁層261は、酸化物絶縁層251の上に設けられる。平坦化絶縁層271は、保護絶縁層261の上に設けられる。導電層281は、平坦化絶縁層271の上に設けられ、且つ酸化物絶縁層251、保護絶縁層261、及び平坦化絶縁層271を貫通して設けられた開口部を介して導電層243に電気的に接続される。導電層281は、図1Aに示す液晶素子104の第1の電極としての機能を有する。さらに、図2A乃至図2Cに示すアクティブマトリクス基板は、平面視において、導電層213及び導電層245の全てが、導電層241と間隔を空けて設けられた構造、即ち、導電層213及び導電層245が、導電層241と離間し且つ並置された構造、又は導電層213及び導電層245が、導電層241と重畳しない構造である。また、図2A乃至図2Cに示すアクティブマトリクス基板は、平面視において、導電層212及び導電層244の全てが、導電層241と間隔を空けて設けられた構造、即ち、導電層212及び導電層244が、導電層241と離間し且つ並置された構造、又は導電層212及び導電層244が、導電層241と重畳しない構造である。さらに、本実施の形態の表示装置における画素の構造例について、図3を用いて説明する。図3は、本実施の形態の表示装置の画素の構造例を示す断面模式図である。図3に示す表示装置は、図2A乃至図2Cに示すアクティブマトリクス基板に加え、基板301と、導電層311と、絶縁層321と、液晶層331と、を備える。図3に示す表示装置は、導電層281を介して平坦化絶縁層271の上に絶縁層291を備える。導電層311は、基板301の一表面に設けられる。導電層311は、図1Aに示す液晶素子104の第2の電極としての機能を有する。絶縁層321は、導電層311の一表面に設けられる。液晶層331は、絶縁層291及び絶縁層321を介して導電層281及び導電層311の間に設けられる。液晶層331は、図1Aに示す液晶素子104の液晶層としての機能を有する。基板201及び基板301としては、例えば、バリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板を用いることができる。また、基板201及び基板301として、セラミック基板、石英基板、又はサファイア基板などの基板を用いることもできる。また、基板201及び基板301として、結晶化ガラス基板を用いることもできる。また、基板201及び基板301として、プラスチック基板を用いることもできる。また、基板201及び基板301として、シリコンなどの半導体基板を用いることもできる。導電層211乃至導電層213としては、例えばモリブデン、チタン、クロム、タンタル、タングステン、アルミニウム、銅、ネオジム、若しくはスカンジウムなどの金属材料、又はこれらを主成分とする合金材料の層を用いることができる。また、導電層211乃至導電層213に適用可能な材料の層の積層により、導電層211乃至導電層213を構成することもできる。絶縁層221としては、例えば酸化シリコン層、窒化シリコン層、酸化窒化シリコン層、窒化酸化シリコン層、酸化アルミニウム層、窒化アルミニウム層、酸化窒化アルミニウム層、窒化酸化アルミニウム層、又は酸化ハフニウム層を用いることができる。また、絶縁層221に適用可能な材料の層の積層により絶縁層221を構成することもできる。絶縁層221に適用可能な材料の層は、例えばプラズマCVD法又はスパッタリング法などを用いて形成される。例えば、プラズマCVD法により窒化シリコン層を形成し、プラズマCVD法により窒化シリコン層の上に酸化シリコン層を形成することにより絶縁層221を構成することができる。半導体層231及び半導体層232としては、元素周期表における第14族の半導体シリコンなどを用いた半導体層又は酸化物半導体層を用いることができる。図2A乃至図2Cでは、一例として半導体層231及び半導体層232として酸化物半導体層を用いた場合について示している。酸化物半導体としては、例えば四元系金属酸化物、三元系金属酸化物、又は二元系金属酸化物などが挙げられる。四元系金属酸化物としては、例えばIn-Sn-Ga-Zn-O系金属酸化物などが挙げられる。三元系金属酸化物としては、例えばIn-Ga-Zn-O系金属酸化物、In-Sn-Zn-O系金属酸化物、In-Al-Zn-O系金属酸化物、Sn-Ga-Zn-O系金属酸化物、Al-Ga-Zn-O系金属酸化物、又はSn-Al-Zn-O系金属酸化物などが挙げられる。二元系金属酸化物としては、In-Ga-O系金属酸化物、In-Zn-O系金属酸化物、Sn-Zn-O系金属酸化物、Al-Zn-O系金属酸化物、Zn-Mg-O系金属酸化物、Sn-Mg-O系金属酸化物、In-Mg-O系金属酸化物、又はIn-Sn-O系金属酸化物などが挙げられる。また、酸化物半導体としては、In-O系金属酸化物、Sn-O系金属酸化物、又はZn-O系金属酸化物などが挙げられる。また、上記酸化物半導体としては、上記酸化物半導体として適用可能な金属酸化物にSiO2を含む酸化物を用いることもできる。また、例えばIn-Ga-Zn-O系金属酸化物とは、少なくともInとGaとZnを含む酸化物であり、その組成比に特に制限はない。また、In-Ga-Zn-O系金属酸化物にInとGaとZn以外の元素が含まれていてもよい。また、該酸化物半導体としては、化学式InMO3ZnOmmは0より大きい数で表記される金属酸化物も挙げられる。ここで、Mは、Ga、Al、Mn及びCoから選ばれた一つ又は複数の金属元素を示す。Mとしては、例えばGa、Ga及びAl、Ga及びMn、又はGa及びCoなどがある。なお、半導体層231及び半導体層232として、元素周期表における第14族の半導体シリコンなどを用いた半導体層を用いてもよい。導電層241乃至導電層245としては、例えば、アルミニウム、クロム、銅、タンタル、チタン、モリブデン、若しくはタングステンなどの金属材料、又はこれらの金属材料を主成分とする合金材料の層を用いることができる。また、導電層241乃至導電層245に適用可能な材料の層の積層により導電層241乃至導電層245のそれぞれを構成することもできる。例えば、アルミニウム又は銅の金属層と、チタン、モリブデン、又はタングステンなどの高融点金属層との積層により導電層241乃至導電層245を構成することができる。また、複数の高融点金属層の間にアルミニウム又は銅の金属層が設けられた積層により導電層241乃至導電層245を構成することもできる。また、ヒロックやウィスカーの発生を防止する元素Si、Nd、Scなどが添加されているアルミニウム層を用いて導電層241乃至導電層245を構成することにより、耐熱性を向上させることができる。また、導電層241乃至導電層245として、導電性の金属酸化物を含む層を用いることもできる。導電性の金属酸化物としては、例えば酸化インジウムIn2O3、酸化スズSnO2、酸化亜鉛ZnO、酸化インジウム酸化スズ合金In2O3―SnO2、ITOと略記する、若しくは酸化インジウム酸化亜鉛合金In2O3―ZnO、又はこれらの金属酸化物に酸化シリコンを含むものを用いることができる。酸化物絶縁層251としては、例えば酸化シリコン層などを用いることができる。また、酸化物絶縁層251に適用可能な材料の層の積層により酸化物絶縁層251を構成することもできる。保護絶縁層261としては、例えば無機絶縁層を用いることができ、例えば窒化シリコン層、窒化アルミニウム層、窒化酸化シリコン層、又は窒化酸化アルミニウム層などを用いることができる。また、保護絶縁層261に適用可能な材料の層の積層により保護絶縁層261を構成することもできる。平坦化絶縁層271としては、ポリイミド、アクリル、ベンゾシクロブテン、などの有機材料の層を用いることができる。また、平坦化絶縁層271としては、低誘電率材料low-k材料ともいうの層を用いることもできる。また、平坦化絶縁層271に適用可能な材料の層の積層により平坦化絶縁層271を構成することもできる。導電層281及び導電層311としては、例えば透光性を有する導電材料の層を用いることができ、透光性を有する導電材料としては、例えばインジウム錫酸化物、酸化インジウムに酸化亜鉛を混合した金属酸化物IZO:indiumzincoxideともいう、酸化インジウムに酸化珪素SiO2を混合した導電材料、有機インジウム、有機スズ、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、又は酸化チタンを含むインジウム錫酸化物などを用いることができる。また、導電層281及び導電層311に適用可能な材料の層を積層して導電層281又は導電層311を構成してもよい。また、導電性高分子導電性ポリマーともいうを含む導電性組成物を用いて導電層281及び導電層311を形成することもできる。導電性組成物を用いて形成した導電層は、シート抵抗が10000Ω/□以下、波長550nmにおける透光率が70以上であることが好ましい。また、導電性組成物に含まれる導電性高分子の抵抗率は、0.1Ωcm以下であることが好ましい。導電性高分子としては、いわゆるπ電子共役系導電性高分子が用いることができる。π電子共役系導電性高分子としては、例えばポリアニリン若しくはその誘導体、ポリピロール若しくはその誘導体、ポリチオフェン若しくはその誘導体、又は、アニリン、ピロール及びチオフェンの2種以上の共重合体若しくはその誘導体などがあげられる。絶縁層291及び絶縁層321としては、絶縁層221に適用可能な材料の層を用いることができる。また、絶縁層221に適用可能な材料の層を積層して絶縁層291及び絶縁層321を構成してもよい。液晶層331としては、例えば、TN液晶、OCB液晶、STN液晶、VA液晶、ECB型液晶、GH液晶、高分子分散型液晶、又はディスコチック液晶などを用いることができる。図2及び図3を用いて説明したように、上記実施の形態の表示装置における画素は、第1のトランジスタ及び第2のトランジスタがボトムゲート型のトランジスタであり、画像信号が入力される画像信号線例えば図2A乃至図2Cに示す導電層241と、走査信号走査信号SCN12が入力される走査信号線例えば図2A乃至図2Cに示す導電層213、又は導電層213及び導電層245が、平面視の画素において、互いに間隔を空けて設けられた離間し且つ並置されて設けられた構造である。該構造にすることにより、画素において、第1の導電層と第2の導電層との重畳部をなくすことができるため、画像信号線の寄生容量を低減することができ、画像信号の遅延を低減することができ、表示装置の動作速度を向上させることができる。実施の形態3本実施の形態では、上記実施の形態2と異なるアクティブマトリクス基板の構造例について説明する。本実施の形態のアクティブマトリクス基板の構造例について、図4を用いて説明する。図4は、上記実施の形態1に示す表示装置におけるアクティブマトリクス基板の構造例を説明するための模式図であり、図4Aは平面模式図であり、図4Bは、図4Aにおける線分A2-B2の断面模式図であり、図4Cは、図4Aにおける線分C2-D2の断面模式図である。図4A乃至図4Cに示すアクティブマトリクス基板は、半導体層411と、半導体層412と、導電層421と、導電層422と、導電層423と、絶縁層431と、導電層441と、導電層442と、導電層443と、平坦化絶縁層451と、導電層461と、を備える。半導体層411及び半導体層412は、基板401の一表面に設けられる。半導体層411は、図1Aに示すトランジスタ101のチャネル形成層としての機能を有する。導電層421は、半導体層411に電気的に接続される。導電層421は、画像信号IMGが入力される画像信号線としての機能を有し、且つ図1Aに示すトランジスタ101のソース及びドレインの一方としての機能を有する。導電層422は、半導体層411及び半導体層412に電気的に接続される。導電層422は、図1Aに示すトランジスタ101のソース及びドレインの他方としての機能を有し、且つ図1Aに示す容量素子102の第3の電極としての機能を有する。導電層423は、半導体層412に電気的に接続される。導電層423は、図1Aに示すトランジスタ103のソース及びドレインの他方としての機能を有する。導電層424は、基板401の上に設けられる。導電層424は、電圧Vaが入力される配線としての機能を有する。導電層425は、基板401の上に設けられる。導電層425は、走査信号SCN12が入力される走査信号線としての機能を有する。絶縁層431は、半導体層411、半導体層412、及び導電層421乃至導電層425を介して基板401の上に設けられる。絶縁層431は、図1Aに示すトランジスタ101のゲート絶縁層としての機能を有し、図1Aに示す容量素子102の誘電体層としての機能を有し、図1Aに示すトランジスタ103のゲート絶縁層としての機能を有する。導電層441は、絶縁層431を介して半導体層411の上に設けられる。導電層441は、走査信号SCN11が入力される走査信号線としての機能を有し、且つ図1Aに示すトランジスタ101のゲートとしての機能を有する。導電層442は、絶縁層431を介して導電層422及び導電層424の上に設けられ、絶縁層431に設けられた開口部を介して導電層424に電気的に接続される。導電層442は、図1Aに示す容量素子102の第4の電極としての機能を有する。導電層443は、絶縁層431を介して、半導体層412、導電層424、及び導電層425の上に設けられ、絶縁層431に設けられた開口部を介して導電層425に電気的に接続される。導電層443は、走査信号SCN12が入力される走査信号線としての機能を有し、且つ図1Aに示すトランジスタ103のゲートとしての機能を有する。平坦化絶縁層451は、導電層441乃至導電層443を介して絶縁層431の上に設けられる。導電層461は、平坦化絶縁層451の上に設けられ、絶縁層431及び平坦化絶縁層451を貫通して設けられた開口部を介して導電層423に電気的に接続される。導電層461は、図1Aに示す液晶素子104の第1の電極としての機能を有する。さらに、図4A乃至図4Cに示すアクティブマトリクス基板は、平面視において、導電層425及び導電層443の全てが、導電層421と間隔を空けて設けられた構造、即ち、導電層425及び導電層443が、導電層421と重畳しない構造である。また、図4A乃至図4Cに示すアクティブマトリクス基板は、平面視において、導電層424及び導電層442の全てが、導電層421と間隔を空けて設けられた構造、即ち、導電層424及び導電層442が導電層421と重畳しない構造である。基板401としては、例えば基板201及び基板301に適用可能な基板を用いることができる。半導体層411及び半導体層412としては、例えば半導体層231及び半導体層232に適用可能な半導体層を用いることができる。導電層421乃至導電層425としては、例えば導電層241乃至導電層245に適用可能な導電層を用いることができる。導電層441乃至導電層443としては、例えば導電層211乃至導電層213に適用可能な導電層を用いることができる。平坦化絶縁層451としては、例えば平坦化絶縁層271に適用可能な層を用いることができる。導電層461としては、例えば導電層281及び導電層311に適用可能な導電材料の層を用いることができる。図4を用いて説明したように、上記実施の形態の表示装置におけるアクティブマトリクス基板の構造例は、第1のトランジスタ及び第2のトランジスタがトップゲート型のトランジスタであり、画像信号IMGが入力される画像信号線例えば図4A乃至図4Cに示す導電層421と、走査信号SCN12が入力される走査信号線例えば図4A乃至図4Cに示す導電層443、又は導電層424及び導電層443が、平面視の画素において、互いに間隔を空けて設けられた離間し且つ並置して設けられた構造である。該構造にすることにより、画素において、第1の導電層と第2の導電層との重畳部をなくすことができるため、画像信号線の寄生容量を低減することができる。よって、画像信号の遅延を低減することができ、表示装置の動作速度を向上させることができる。実施の形態4本実施の形態では、上記実施の形態とは異なるフィールドシーケンシャル駆動型表示装置について説明する。本実施の形態の表示装置は、画素を具備する。さらに画素には、1フレーム期間中のサブフレーム期間毎に異なる色の光が入射する。さらに、本実施の形態の表示装置における画素の回路構成例について、図5を用いて説明する。図5は、本実施の形態の表示装置における画素を説明するための図である。まず、本実施の形態の表示装置における画素の回路構成例について、図5Aを用いて説明する。図5Aに示す画素は、トランジスタ501と、容量素子502と、トランジスタ503と、液晶素子504と、トランジスタ505と、を備える。トランジスタ501のソース及びドレインの一方には、画像信号IMGが入力され、トランジスタ501のゲートには、走査信号SCN11が入力される。容量素子502は、2つの電極を有し、容量素子502の2つの電極のうちの一方の電極は、トランジスタ501のソース及びドレインの他方に電気的に接続され、容量素子502の2つの電極のうちの他方の電極には、電圧Vaが入力される。容量素子502は、画像信号IMGに基づく電荷を一時的に保持しておく保持容量としての機能を有する。容量素子502の容量は、液晶素子504の容量に応じて設定すればよい。トランジスタ503のソース及びドレインの一方は、トランジスタ501のソース及びドレインの他方に電気的に接続され、トランジスタ503のゲートには、走査信号SCN12が入力される。液晶素子504は、第1の電極及び第2の電極を有し、液晶素子504の第1の電極は、トランジスタ503のソース及びドレインの他方に電気的に接続され、液晶素子504の第2の電極には、電圧Vbが入力される。トランジスタ505のソース及びドレインの一方には、電圧Vcが入力され、トランジスタ505のソース及びドレインの他方は、液晶素子504の第1の電極に電気的に接続され、トランジスタ505のゲートには、走査信号SCN13が入力される。トランジスタ505は、液晶素子504の電圧をリセットするためのリセット用トランジスタとしての機能を有し、電圧Vcは、所定の値の電圧であり、リセット電圧ともいう。トランジスタ501、トランジスタ503、及びトランジスタ505としては、上記実施の形態1に示す画素のトランジスタと同様に、例えば元素周期表における第14族の半導体シリコンなどを用いた半導体層又は酸化物半導体層を含むトランジスタを用いることができる。該半導体層及び該酸化物半導体層は、トランジスタのチャネル形成層としての機能を有する。該半導体層及び該酸化物半導体層は、高純度化することにより、真性I型ともいう、又は実質的に真性にさせた半導体層である。さらに、画素は、画像信号IMGが入力される画像信号線と、走査信号SCN12が入力される走査信号線と、走査信号SCN13が入力される走査信号線を有し、画像信号線及び走査信号SCN12が入力される走査信号線は、平面視の画素において、互いに間隔を空けて設けられる。即ち、画像信号線及び走査信号SCN12が入力される走査信号線は、同一の絶縁表面を有する層上に設けられた導電層であって、平面視の画素において、互いに離間し、且つ並置される。例えば画像信号線及び走査信号SCN12が入力される走査信号線は、平面視の画素において、互いに離間し、且つ平行又は略平行に並置されてもよい。また、画像信号線及び走査信号SCN13が入力される走査信号線は、平面視の画素において、互いに間隔を空けて設けられる。即ち、画像信号線及び走査信号SCN13が入力される走査信号線は、同一の絶縁表面を有する層上に設けられた導電層であって、平面視の画素において、互いに離間し、且つ並置される。例えば画像信号線及び走査信号SCN13が入力される走査信号線は、平面視の画素において、互いに離間し、且つ平行又は略平行に並置されてもよい。なお、本実施の形態の表示装置の画素を、画像信号線としての機能を有する導電層がトランジスタ501のソース及びドレインの一方としての機能を有する構成にしてもよい。また、本実施の形態の表示装置の画素を、画像信号線としての機能を有する導電層が、別途設けられた画像信号線としての機能を有し且つトランジスタ501のソース及びドレインの一方としての機能を有する導電層に電気的に接続される構成にしてもよい。また、本実施の形態の表示装置の画素を、走査信号SCN12が入力される走査信号線としての機能を有する導電層がトランジスタ503のゲートとしての機能を有する構成にしてもよい。また、本実施の形態の表示装置の画素を、走査信号SCN12が入力される走査信号線としての機能を有する導電層が、別途設けられた走査信号SCN12が入力される走査信号線としての機能を有し且つトランジスタ503のゲートとしての機能を有する導電層に電気的に接続された構成にしてもよい。また、本実施の形態の表示装置の画素を、走査信号SCN13が入力される走査信号線としての機能を有する導電層がトランジスタ505のゲートとしての機能を有する構成にしてもよい。また、本実施の形態の表示装置の画素を、走査信号SCN13が入力される走査信号線としての機能を有する導電層が、別途設けられた走査信号SCN13が入力される走査信号線としての機能を有し且つトランジスタ505のゲートとしての機能を有する導電層に電気的に接続された構成にしてもよい。なお、本実施の形態の表示装置の画素を、液晶素子504に並列接続で電気的に接続された保持容量を備える構成にしてもよい。次に、本実施の形態の表示装置における画素の駆動方法例として、図5Aに示す画素の駆動方法例について、図5Bを用いて説明する。なお、ここでは、一例として1フレーム期間における動作について説明する。図5Bに示すように、まず期間T21では、走査信号SCN11のパルスがトランジスタ501のゲートに入力される。このとき、トランジスタ501がオン状態になり、容量素子502の第3の電極に第1の色C1の画像データD_C1を表す画像信号IMGが入力され、容量素子502に画像データD_C1に基づいた電圧が印加される。また、トランジスタ503及びトランジスタ505はオフ状態である。次に、期間T22において、走査信号SCN13のパルスがトランジスタ505のゲートに入力される。このときトランジスタ505はオン状態になり、液晶素子504の第1の電極の電圧がリセットされる。また、トランジスタ501は、オフ状態になる。また、トランジスタ503はオフ状態である。次に、期間T23において、走査信号SCN12のパルスがトランジスタ503のゲートに入力される。このとき、トランジスタ503がオン状態になる。また、トランジスタ501及びトランジスタ505がオフ状態になる。よって、容量素子502の第3の電極に蓄積された電荷が液晶素子504の第1の電極に移動し、液晶素子504に画像データD_C1に基づいた電圧が印加される。次に、期間T24において、トランジスタ503がオフ状態になり、液晶素子504が画像データD_C1に基づく透過率で第1の色C1の光を透過することにより、画素の表示状態が設定される。また、期間T24において、走査信号SCN11のパルスがトランジスタ501のゲートに入力される。これにより、トランジスタ501がオン状態になり、容量素子502の第3の電極に第2の色C2の画像データD_C2を表す画像信号IMGが入力され、容量素子502に画像データD_C2に基づいた電圧が印加される。また、トランジスタ503及びトランジスタ505は、オフ状態である。次に、期間T25において、液晶素子504への光の入射が停止し、走査信号SCN13のパルスがトランジスタ505のゲートに入力される。このとき、トランジスタ505はオン状態になり、液晶素子504の第1の電極の電圧がリセットされる。また、トランジスタ501は、オフ状態になり、トランジスタ503は、オフ状態のままである。次に、期間T26において、走査信号SCN12のパルスがトランジスタ503のゲートに入力される。このとき、トランジスタ503がオン状態になる。また、トランジスタ505はオフ状態になる。また、トランジスタ501は、オフ状態のままである。よって、容量素子502の第3の電極に蓄積された電荷が液晶素子504の第1の電極に移動し、液晶素子504に画像データD_C2に基づいた電圧が印加される。また、液晶素子504への光の入射は停止状態のままである。次に、期間T27において、トランジスタ503がオフ状態になり、第2の色C2の光が液晶素子504に入射し、液晶素子504が画像データD_C2に基づく透過率で第2の色C2の光を透過することにより、画素の表示状態が設定される。また、トランジスタ505は、オフ状態のままである。また、期間T27において、走査信号SCN11のパルスがトランジスタ501のゲートに入力される。このとき、トランジスタ501がオン状態になり、容量素子502の第3の電極に第3の色C3の画像データD_C3を表す画像信号IMGが入力され、容量素子502に画像データD_C3に基づいた電圧が印加される。次に、期間T28において、液晶素子504への光の入射が停止し、走査信号SCN13のパルスがトランジスタ505のゲートに入力される。このとき、トランジスタ505はオン状態になり、液晶素子504の第1の電極の電圧がリセットされる。また、トランジスタ501は、オフ状態になる。また、トランジスタ503は、オフ状態のままである。次に、期間T29において、走査信号SCN12のパルスがトランジスタ503のゲートに入力される。このとき、トランジスタ503がオン状態になる。よって、容量素子502の第3の電極に蓄積された電荷が液晶素子504の第1の電極に移動し、液晶素子504に画像データD_C3に基づいた電圧が印加される。また、トランジスタ501は、オフ状態のままである。また、トランジスタ505がオフ状態になる。次に、期間T30において、トランジスタ503がオフ状態になり、第3の色C3の光が液晶素子504に入射し、液晶素子504が画像データD_C3に基づく透過率で第3の色C3の光を透過することにより、画素の表示状態が設定される。また、トランジスタ505は、オフ状態のままである。また、期間T30において、走査信号SCN11のパルスがトランジスタ501のゲートに入力される。このとき、トランジスタ501がオン状態になり、容量素子502の第3の電極に次の色の画像データD_NXを表す画像信号IMGが入力され、容量素子502に画像データD_NXに基づいた電圧が印加される。以上により、1フレーム期間においてフルカラー画像を表示させる。以上が図5Aに示す画素の駆動方法例である。また、本実施の形態の表示装置がマトリクス状に配列された複数の画素を有する場合、行毎に画素における容量素子502への画像データの書き込み動作図5Bの期間T21、期間T24、期間T27、及び期間T30における動作を行い、全ての画素において一括で画素における液晶素子504に印加される電圧のリセット動作図5Bの期間T22、期間T25、及び期間T28における動作及び液晶素子504への電荷の移動動作図5Bの期間T23、期間T26、及び期間T29における動作を行うことが好ましい。これにより、画素における液晶素子504への電荷の移動動作に必要な時間を短くすることができる。図5A及び図5Bを用いて説明したように、本実施の形態の表示装置は、画素に第1のトランジスタと、第2のトランジスタと、液晶素子と、画像信号IMGのデータを一時的に保持する機能を有する容量素子と、液晶素子に印加される電圧をリセットするための第3のトランジスタと、を備え、第1のトランジスタがオン状態になることにより、容量素子に画像信号IMGのデータ電圧が印加され、第3のトランジスタがオン状態になることにより、液晶素子に印加される電圧を基準の値にリセットし、その後第2のトランジスタがオン状態になることにより、容量素子に蓄積された電荷が液晶素子に移動し、液晶素子に画像信号IMGのデータ電圧が印加される構成である。該構成にすることにより、画素により表示を行っている間に、画素に次の画像データを書き込むことができる。これにより、表示期間を短くすることなく、一画像を表示させるために必要な時間を短くすることができるため、表示装置の動作速度を向上させることができる。さらに、液晶素子に印加される電圧をリセットするための第3のトランジスタを備えることにより、画像信号IMGの電圧を設定する際の制約を低減することができる。例えば、液晶素子に印加される電圧がリセットされない場合、当該液晶素子に印加される電圧は、容量素子に保持される電荷のみならず液晶素子自身が保持している電圧に応じて決まる。即ち、新たに液晶素子に所望のデータ電圧を印加するためには、その前の期間において印加されたデータ電圧に鑑みて画像信号IMGの電圧を設定する必要がある。例えば、液晶素子に5Vを印加する場合に、前の期間において液晶素子に印加された電圧が0Vであるか又は10Vであるかによって画像信号IMGの電圧を別途制御する必要がある。これに対し、液晶素子に印加される電圧がリセットされる場合、該液晶素子に印加される電圧を、前の期間において印加されたデータ電圧とは、独立に設定することができる。そのため、画像信号IMGの電圧を設定する際の制約を低減することができる。実施の形態5本実施の形態では、上記実施の形態4に示す表示装置の画素の構造例について説明する。上記実施の形態4に示す表示装置における画素は、例えばアクティブマトリクス基板と、対向基板と、アクティブマトリクス基板と対向基板との間に設けられた液晶層と、を含む。さらに、上記実施の形態4に示す表示装置における、アクティブマトリクス基板の構造例について、図6を用いて説明する。図6は、上記実施の形態4に示す表示装置におけるアクティブマトリクス基板の構造例を説明するための模式図であり、図6Aは、平面模式図であり、図6Bは、図6Aにおける線分A3-B3の断面模式図であり、図6Cは、図6Aにおける線分C3-D3の断面模式図である。図6A乃至図6Cに示すアクティブマトリクス基板は、導電層611と、導電層612と、導電層613と、導電層614と、絶縁層621と、半導体層631と、半導体層632と、半導体層633と、導電層641と、導電層642と、導電層643と、導電層644と、導電層645と、導電層646と、導電層647と、酸化物絶縁層651と、保護絶縁層661と、平坦化絶縁層671と、導電層681と、を備える。導電層611乃至導電層614は、基板601の一表面に設けられる。導電層611は、走査信号SCN11が入力される走査信号線としての機能を有し、且つ図5Aに示すトランジスタ501のゲートとしての機能を有する。また、導電層612は、図5Aに示す容量素子502の第4の電極としての機能を有し、且つ電圧Vaが入力される配線としての機能を有する。また、導電層613は、走査信号SCN12が入力される走査信号線としての機能を有し、且つ図5Aに示すトランジスタ503のゲートとしての機能を有する。また、導電層614は、走査信号SCN13が入力される走査信号線としての機能を有し、且つ図5Aに示すトランジスタ505のゲートとしての機能を有する。絶縁層621は、導電層611乃至導電層614を介して基板601の一表面に設けられる。絶縁層621は、図5Aに示すトランジスタ501のゲート絶縁層としての機能を有し、図5Aに示す容量素子502の誘電体層としての機能を有し、図5Aに示すトランジスタ503のゲート絶縁層としての機能を有し、図5Aに示すトランジスタ505のゲート絶縁層としての機能を有する。半導体層631は、絶縁層621を介して導電層611の上に設けられる。半導体層631は、図5Aに示すトランジスタ501のチャネル形成層としての機能を有する。半導体層632は、絶縁層621を介して導電層613の上に設けられる。半導体層632は、図5Aに示すトランジスタ503のチャネル形成層としての機能を有する。半導体層633は、絶縁層621を介して導電層614の上に設けられる。半導体層633は、図5Aに示すトランジスタ505のチャネル形成層としての機能を有する。導電層641は、半導体層631に電気的に接続される。導電層641は、画像信号IMGが入力される画像信号線としての機能を有し、且つ図5Aに示すトランジスタ501のソース及びドレインの一方としての機能を有する。また、図6A乃至図6Cに示すように、本実施の形態の表示装置は、導電層641が、半導体層633に電気的に接続され、さらに導電層641が、リセット電圧電圧Vcが入力される配線としての機能を有し、且つ図5Aに示すトランジスタ505のソース及びドレインの一方としての機能を有する構成にすることもできる。導電層642は、半導体層631及び半導体層632に電気的に接続される。また、導電層642は、絶縁層621を介して導電層612の上に設けられる。導電層642は、図5Aに示すトランジスタ501のソース及びドレインの他方としての機能を有し、図5Aに示す容量素子502の第3の電極としての機能を有し、図5Aに示すトランジスタ503のソース及びドレインの一方としての機能を有する。導電層643は、半導体層632に電気的に接続される。導電層643は、図5Aに示すトランジスタ503のソース及びドレインの他方としての機能を有する。導電層644は、絶縁層621を介して導電層612の上に設けられ、絶縁層621に設けられた開口部を介して導電層612に電気的に接続される。導電層644は、電圧Vaが入力される配線としての機能を有する。導電層645は、絶縁層621を介して導電層613の上に設けられ、絶縁層621に設けられた開口部を介して導電層613に電気的に接続される。導電層645は、走査信号SCN12が入力される走査信号線としての機能を有する。導電層646は、半導体層633に電気的に接続される。導電層646は、図5Aに示すトランジスタ505のソース及びドレインの他方としての機能を有する。導電層647は、絶縁層621を介して導電層614の上に設けられ、絶縁層621に設けられた開口部を介して導電層614に電気的に接続される。酸化物絶縁層651は、半導体層631乃至半導体層633及び導電層641乃至導電層647を介して絶縁層621の上に設けられる。保護絶縁層661は、酸化物絶縁層651の上に設けられる。平坦化絶縁層671は、保護絶縁層661の上に設けられる。導電層681は、平坦化絶縁層671の上に設けられ、酸化物絶縁層651、保護絶縁層661、及び平坦化絶縁層671を貫通して設けられた第1の開口部を介して導電層643に電気的に接続され、酸化物絶縁層651、保護絶縁層661、及び平坦化絶縁層671を貫通して設けられた第2の開口部を介して導電層646に電気的に接続される。導電層681は、図5Aに示す液晶素子504の第1の電極としての機能を有する。さらに、図6A乃至図6Cに示すアクティブマトリクス基板は、平面視において、導電層613及び導電層645の全てが、導電層641と間隔を空けて設けられた構造、即ち、導電層613及び導電層645が、導電層641と離間し且つ並置された構造、又は導電層613及び導電層645が、導電層641と重畳しない構造である。また、図6A乃至図6Cに示すアクティブマトリクス基板は、平面視において、導電層614及び導電層647の全てが、導電層641と間隔を空けて設けられた構造、即ち、導電層614及び導電層647が導電層641と離間し且つ並置された構造、又は導電層614及び導電層647が、導電層641と重畳しない構造である。また、図6A乃至図6Cに示すアクティブマトリクス基板は、平面視において、導電層612及び導電層644の全てが、導電層641と間隔を空けて設けられた構造、即ち、導電層612及び導電層644が導電層641と離間し且つ並置された構造、又は導電層612及び導電層644が導電層641と重畳しない構造である。さらに、本実施の形態の表示装置における画素の構造例について、図7を用いて説明する。図7は、本実施の形態の表示装置の画素の構造例を示す断面模式図である。図7に示す表示装置は、図6A乃至図6Cに示すアクティブマトリクス基板と、基板701と、導電層711と、絶縁層721と、液晶層731と、を備える。図7に示す表示装置は、導電層681を介して平坦化絶縁層671の上に絶縁層691を備える。導電層711は、基板701の一表面に設けられる。絶縁層721は、導電層711の一表面に設けられる。液晶層731は、絶縁層691及び絶縁層721を介して導電層681及び導電層711の間に設けられる。なお、図5Aに示す液晶素子504は、導電層681、導電層711、及び液晶層731により構成される。基板601及び基板701としては、図2A乃至図2Cに示す基板201及び基板301に適用可能な基板を用いることができる。導電層611乃至導電層614としては、図2A乃至図2Cに示す導電層211乃至導電層213に適用可能な導電層を用いることができる。絶縁層621としては、図2A乃至図2Cに示す絶縁層221に適用可能な層を用いることができる。半導体層631乃至半導体層633としては、図2A乃至図2Cに示す半導体層231及び半導体層232に適用可能な半導体層を用いることができる。図6A乃至図6Cでは、一例として、半導体層631乃至半導体層633に酸化物半導体層を用いた場合について示している。導電層641乃至導電層647としては、図2A乃至図2Cに示す導電層241乃至導電層245に適用可能な導電層を用いることができる。酸化物絶縁層651としては、図2A乃至図2Cに示す酸化物絶縁層251に適用可能な層を用いることができる。保護絶縁層661としては、図2A乃至図2Cに示す保護絶縁層261に適用可能な層を用いることができる。平坦化絶縁層671としては、図2A乃至図2Cに示す平坦化絶縁層271に適用可能な層を用いることができる。導電層681及び導電層711としては、例えば図2A乃至図2Cに示す導電層281に適用可能な導電材料の層を用いることができる。絶縁層691及び絶縁層721としては、図2A乃至図2Cに示す絶縁層221に適用可能な材料の層を用いることができる。液晶層731としては、図3に示す液晶層331に適用可能な材料の層を用いることができる。図6を用いて説明したように、上記実施の形態の表示装置における画素は、第1のトランジスタ乃至第3のトランジスタがボトムゲート型のトランジスタであり、画像信号IMGが入力される画像信号線例えば図6A乃至図6Cに示す導電層641と、走査信号SCN12が入力される走査信号線例えば図6A乃至図6Cに示す導電層613、又は導電層613及び導電層645とが、平面視の画素において、互いに間隔を空けて設けられた離間し且つ並置されて設けられた構造である。また、上記実施の形態の表示装置における画素は、画像信号IMGが入力される画像信号線と走査信号SCN13が入力される走査信号線例えば図6A乃至図6Cに示す導電層614、又は導電層614及び導電層647とが、互いに間隔を空けて設けられた離間し且つ並置されて設けられた構造である。該構造にすることにより、画素において、画像信号線と走査信号線との重畳部を少なくすることができるため、画像信号線の寄生容量を低減することができる。よって、画像信号の遅延を低減することができ、表示装置の動作速度を向上させることができる。上記実施の形態の表示装置における画素は、画像信号線としての機能を有する導電層とリセット信号が入力される配線としての機能を有する導電層を共通の導電層とする構造である。該構造にすることにより、画像信号IMGによりデータが入力されない期間例えば図5Bにおける期間T22、期間T25、及び期間T28において、該導電層に入力される電圧をリセット電圧として用いることができるため、配線数を低減することができる。なお、本実施の形態の表示装置の画素において、第1のトランジスタ乃至第3のトランジスタをトップゲート型構造にすることもできる。実施の形態6本実施の形態では、上記実施の形態の表示装置の画素におけるトランジスタの作製方法例について説明する。本実施の形態のトランジスタの作製方法例として、図2A乃至図2Cに示すトランジスタ図1Aに示すトランジスタ101に対応するトランジスタの作製方法例について、図8及び図9を用いて説明する。図8及び図9は、図2A乃至図2Cに示すトランジスタの作製方法例を示す断面模式図である。まず、基板201を準備し、基板201の上に第1の導電膜を形成する。なお、基板201の一例としてガラス基板を用いる。また、第1の導電膜としては、例えばモリブデン、チタン、クロム、タンタル、タングステン、アルミニウム、銅、ネオジム、若しくはスカンジウムなどの金属材料、又はこれらを主成分とする合金材料の膜を用いることができる。また、第1の導電膜に適用可能な材料の膜の積層膜により、第1の導電膜を構成することもできる。次に、第1のフォトリソグラフィ工程により第1の導電膜の上に第1のレジストマスクを形成し、第1のレジストマスクを用いて選択的に第1の導電膜のエッチングを行うことにより導電層211を形成し、第1のレジストマスクを除去する。なお、本実施の形態において、インクジェット法を用いてレジストマスクを形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。また、フォトリソグラフィ工程で用いるフォトマスク数及び工程数を削減するために、多階調マスクによって形成されたレジストマスクを用いてエッチングを行ってもよい。多階調マスクは、透過した光が複数の強度となる露光マスクである。多階調マスクを用いて形成したレジストマスクは、複数の膜厚を有する形状となり、エッチングを行うことでさらに形状を変形させることができるため、異なるパターンに加工する複数のエッチング工程に用いることができる。よって、一枚の多階調マスクによって、少なくとも二種類以上の異なるパターンに対応するレジストマスクを形成することができる。よって、露光マスク数を削減することができ、対応するフォトリソグラフィ工程も削減できるため、製造工程を簡略にすることができる。次に、導電層211の上に絶縁層221を形成する。例えば、高密度プラズマCVD法を用いて絶縁層221を形成することができる。例えばμ波例えば、周波数2.45GHzのμ波を用いた高密度プラズマCVDは、緻密で絶縁耐圧の高い高品質な絶縁層を形成できるため、絶縁層221の形成方法として好ましい。高密度プラズマCVD法を用いて形成した高品質な絶縁層と酸化物半導体層が接することにより、界面準位が低減し、界面特性を良好にすることができる。また、スパッタリング法やプラズマCVD法など、他の方法を用いて絶縁層221を形成することもできる。また、絶縁層221の形成後に熱処理を行ってもよい。絶縁層221の形成後に熱処理を行うことにより絶縁層221の質、酸化物半導体との界面特性を改質させることができる。次に、絶縁層221の上に膜厚2nm以上200nm以下、好ましくは5nm以上30nm以下の酸化物半導体膜230を形成する。例えば、スパッタリング法を用いて酸化物半導体膜230を形成することができる。なお、酸化物半導体膜230を形成する前に、アルゴンガスを導入してプラズマを発生させる逆スパッタを行い、絶縁層221の表面に付着している粉状物質パーティクル、ごみともいうを除去することが好ましい。逆スパッタとは、ターゲット側に電圧を印加せずに、アルゴン雰囲気下で基板側にRF電源を用いて電圧を印加し、基板にプラズマを形成して表面を改質する方法である。なお、アルゴン雰囲気に代えて窒素、ヘリウム、酸素などを用いてもよい。例えば、半導体層231に適用可能な酸化物半導体材料を用いて酸化物半導体膜230を形成することができる。本実施の形態では、一例としてIn-Ga-Zn-O系酸化物ターゲットを用いてスパッタリング法により酸化物半導体膜230を形成する。この段階での断面模式図が図8Aに相当する。また、希ガス代表的にはアルゴン雰囲気下、酸素雰囲気下、又は希ガスと酸素の混合雰囲気下において、スパッタリング法により酸化物半導体膜230を形成することもできる。スパッタリング法を用いて酸化物半導体膜230を作製するためのターゲットとしては、例えば、In2O3:Ga2O3:ZnO=1:1:1[mol数比]の組成比である酸化物ターゲットを用いることができる。また、上記に示すターゲットに限定されず、例えば、In2O3:Ga2O3:ZnO=1:1:2[mol数比]の組成比である酸化物ターゲットを用いてもよい。また、作製される酸化物ターゲットの全体の体積に対して全体の体積から空隙などが占める空間を除いた部分の体積の割合充填率ともいうは、90以上100以下、好ましくは95以上99.9以下である。充填率の高い金属酸化物ターゲットを用いることにより形成した酸化物半導体膜は、緻密な膜となる。なお、酸化物半導体膜230を形成する際に用いるスパッタリングガスとしては、例えば水素、水、水酸基、又は水素化物などの不純物が除去された高純度ガスを用いることが好ましい。また、酸化物半導体膜230を形成する前に、スパッタリング装置の予備加熱室で導電層211が形成された基板201、又は導電層211及び絶縁層221が形成された基板201を加熱し、基板201に吸着した水素、水分などの不純物を脱離し排気することが好ましい。上記予備加熱室での加熱により、絶縁層221及び酸化物半導体膜230への水素、水酸基、及び水分の侵入を抑制することができる。また、予備加熱室には、例えばクライオポンプなどの排気手段を設けることが好ましい。また、この上記予備加熱室での加熱を省略することもできる。また、酸化物絶縁層251の成膜前に、導電層241及び導電層242まで形成した基板201にも同様に上記予備加熱室での加熱を行ってもよい。また、スパッタリング法を用いて酸化物半導体膜230を形成する場合、減圧状態に保持された成膜室内に基板201を保持し、基板201の温度を100°C以上600°C以下、好ましくは200°C以上400°C以下とする。基板201の温度を高くすることにより、形成する酸化物半導体膜230に含まれる不純物濃度を低減することができる。また、スパッタリングによる酸化物半導体膜230の損傷が軽減する。そして、成膜室内の残留水分を除去しつつ水素及び水分が除去されたスパッタリングガスを導入し、上記ターゲットを用いて絶縁層221の上に酸化物半導体膜230を成膜する。なお、本実施の形態において、スパッタリングを行う際の成膜室内の残留水分を除去する手段としては、例えば吸着型の真空ポンプなどを用いることができる。吸着型の真空ポンプとしては、例えばクライオポンプ、イオンポンプ、又はチタンサブリメーションポンプなどを用いることができる。例えばクライオポンプを用いることにより、例えば水素原子及び炭素原子の一つ又は複数を含む化合物などを排気することができ、成膜室で形成される膜に含まれる不純物の濃度を低減することができる。また、本実施の形態において、スパッタリングを行う際の成膜室内の残留水分を除去する手段として、コールドトラップを設けたターボポンプを用いることもできる。成膜条件の一例としては、基板とターゲットの間との距離を100mm、圧力0.6Pa、直流DC電源0.5kW、酸素酸素流量比率100雰囲気下の条件が適用される。なお、パルス直流電源を用いると、成膜時に発生する粉状物質が軽減でき、膜厚分布も均一となる。次に、第2のフォトリソグラフィ工程により酸化物半導体膜230の上に第2のレジストマスクを形成し、第2のレジストマスクを用いて選択的に酸化物半導体膜230のエッチングを行うことにより、酸化物半導体膜230を島状の酸化物半導体層に加工し、第2のレジストマスクを除去する。なお、絶縁層221にコンタクトホールを形成する場合、酸化物半導体膜230を島状の酸化物半導体層に加工する際に該コンタクトホールを形成することもできる。例えば、ドライエッチング、ウェットエッチング、又はドライエッチング及びウェットエッチングの両方を用いて酸化物半導体膜230のエッチングを行うことができる。ウェットエッチングに用いるエッチング液としては、例えば燐酸と酢酸と硝酸を混ぜた溶液などを用いることができる。また、エッチング液としてITO07N関東化学社製を用いてもよい。次に、酸化物半導体層に加熱処理を行う。上記加熱処理によって酸化物半導体層の脱水化又は脱水素化を行うことができる。上記加熱処理の温度は、400°C以上750°C以下、又は400°C以上基板の歪み点未満とする。ここでは、加熱処理装置の一つである電気炉に基板を導入し、島状の酸化物半導体層に対して窒素雰囲気下450°Cにおいて1時間の加熱処理を行った後、大気に触れることなく、島状の酸化物半導体層への水や水素の再混入を防ぎ、半導体層231を得る図8B参照。なお、加熱処理装置としては、電気炉に限られず、抵抗発熱体などの発熱体からの熱伝導又は熱輻射により被処理物を加熱する装置を用いてもよい。加熱処理装置としては、例えばGRTAGasRapidThermalAnneal装置又はLRTALampRapidThermalAnneal装置などのRTARapidThermalAnneal装置を用いることができる。LRTA装置は、例えばハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、又は高圧水銀ランプなどのランプから発する光電磁波の輻射により、被処理物を加熱する装置である。また、GRTA装置は、高温のガスを用いて加熱処理を行う装置である。高温のガスとしては、例えばアルゴンなどの希ガス、又は窒素のような、加熱処理によって被処理物と反応しない不活性気体を用いることができる。例えば、上記加熱処理として、GRTA装置を用いて650°C~700°Cに加熱した不活性ガス中に、島状の半導体層まで形成された基板201を移動させて入れ、数分間加熱した後、該基板201を移動させて加熱した不活性ガス中から出す方式のGRTAを行ってもよい。なお、上記加熱処理において、窒素、又はヘリウム、ネオン、アルゴンなどの希ガスに、水、水素などが含まれないことが好ましい。また、加熱処理装置に導入する窒素、又はヘリウム、ネオン、若しくはアルゴンなどの希ガスの純度を、6N99.9999以上、好ましくは7N99.99999以上、即ち不純物濃度を1ppm以下、好ましくは0.1ppm以下とすることが好ましい。また、上記加熱処理で島状の酸化物半導体層を加熱した後、該加熱処理を行った炉と同じ炉に高純度の酸素ガス、高純度のN2Oガス、又は超乾燥エア露点が-40°C以下、好ましくは-60°C以下の雰囲気を導入してもよい。このとき、酸素ガス又はN2Oガスは、水、水素などを含まないことが好ましい。また、上記加熱処理装置に導入する酸素ガス又はN2Oガスの純度を、6N以上、好ましくは7N以上、即ち、酸素ガス又はN2Oガス中の不純物濃度を1ppm以下、好ましくは0.1ppm以下とすることが好ましい。酸素ガス又はN2Oガスの作用により、脱水化又は脱水素化処理による不純物の排除工程によって同時に減少した酸素を供給することによって、半導体層231を高純度化させる。また、島状の酸化物半導体層に加工する前の酸化物半導体膜230に上記加熱処理装置により加熱処理を行うこともできる。この場合には、上記加熱処理後に、酸化物半導体膜230まで形成された基板201を上記加熱処理装置から取り出し、島状の酸化物半導体層に加工する。また、上記以外にも、酸化物半導体膜230の形成後であれば、上記加熱処理を行ってもよい。例えば、半導体層231の上に導電層241及び導電層242を形成した後、又は導電層241及び導電層242の上に酸化物絶縁層251を形成した後に上記加熱処理を行ってもよい。また、絶縁層221にコンタクトホールを形成する場合、上記加熱処理を行う前にコンタクトホールを形成してもよい。また、酸化物半導体膜を2回に分けて成膜し、2回に分けて加熱処理を行うことで、下地部材の材料が、酸化物、窒化物、金属など材料を問わず、膜厚の厚い結晶領域単結晶領域、即ち、膜表面に対して垂直にc軸配向した結晶領域を有する膜を用いて半導体層を形成してもよい。例えば、膜厚が3nm以上15nm以下の第1の酸化物半導体膜を成膜し、さらに第1の加熱処理として、窒素、酸素、希ガス、又は乾燥エアの雰囲気下で450°C以上850°C以下、好ましくは550°C以上750°C以下の加熱処理を行い、表面を含む領域に結晶領域板状結晶を含むを有する第1の酸化物半導体膜を形成する。そして、第1の酸化物半導体膜よりも厚い第2の酸化物半導体膜を形成する。さらに第2の加熱処理として、450°C以上850°C以下、好ましくは600°C以上700°C以下の加熱処理を行い、第1の酸化物半導体膜を結晶成長の種として、第1の酸化物半導体膜から第2の酸化物半導体膜にかけて上方に向かって結晶成長させ、第2の酸化物半導体膜の全体を結晶化させる。その結果、膜厚の厚い結晶領域を有する酸化物半導体膜を用いて半導体層231を形成することができる。次に、絶縁層221及び半導体層231の上に第2の導電膜を形成する。第2の導電膜としては、例えばアルミニウム、クロム、銅、タンタル、チタン、モリブデン、若しくはタングステンなどの金属材料、又はこれらの金属材料を主成分とする合金材料の膜を用いることができる。また、第2の導電膜に適用可能な膜の積層膜により第2の導電膜を形成することができる。次に、第3のフォトリソグラフィ工程により第2の導電膜の上に第3のレジストマスクを形成し、第3のレジストマスクを用いて選択的にエッチングを行って導電層241及び導電層242を形成した後、第3のレジストマスクを除去する図8C参照。なお、導電層241及び導電層242を形成する際に、第2の導電膜を用いて他の配線を形成することもできる。また、第3のレジストマスク形成時の露光として、紫外線やKrFレーザ光やArFレーザ光を用いることが好ましい。半導体層231の上で隣り合う導電層241の下端部と導電層242の下端部との間隔幅により、後に形成されるトランジスタのチャネル長Lが決定される。なお、第3のレジストマスクの形成の際にチャネル長L=25nm未満の露光を行う場合には、数nm~数10nmと極めて波長が短い超紫外線ExtremeUltravioletを用いて露光を行うとよい。超紫外線による露光は、解像度が高く焦点深度も大きい。従って、後に形成されるトランジスタのチャネル長Lを10nm以上1000nm以下とすることも可能であり、該露光を用いて形成されたトランジスタを用いることにより、上記実施の形態のフィールドシーケンシャル駆動型表示装置の動作速度を向上させることができる。なお、第2の導電膜のエッチングを行う場合、該エッチングによる半導体層231の分断を抑制するために、エッチング条件を最適化することが好ましい。しかしながら、第2の導電膜のみエッチングが行われ、半導体層231は、全くエッチングが行われないという条件を得ることは難しく、第2の導電膜のエッチングの際に半導体層231は一部のみエッチングが行われ、溝部凹部を有する半導体層231となることもある。本実施の形態では、第2の導電膜の一例としてチタン膜を用い、半導体層231の一例としてIn-Ga-Zn-O系酸化物半導体を用いるため、エッチャントとしてアンモニア過水アンモニア、水、過酸化水素水の混合液を用いる。次に、半導体層231、導電層241、及び導電層242の上に酸化物絶縁層251を形成する。このとき酸化物絶縁層251は、半導体層231の上面の一部に接する。酸化物絶縁層251は、少なくとも1nm以上の膜厚とし、スパッタリング法など、酸化物絶縁層251に水又は水素などの不純物が混入しない方法を適宜用いて形成することができる。酸化物絶縁層251に水素が混入すると、該水素の酸化物半導体層への侵入又は該水素による酸化物半導体層中の酸素の引き抜きにより、酸化物半導体層のバックチャネルが低抵抗化N型化し、寄生チャネルが形成されるおそれがある。よって、酸化物絶縁層251ができるだけ水素を含まない層になるように、酸化物絶縁層251の作製方法として水素を用いない方法を用いることが望ましい。本実施の形態では、酸化物絶縁層251の一例として、スパッタリング法を用いて膜厚200nmの酸化シリコン膜を形成する。成膜時の基板201の温度は、室温以上300°C以下とすればよく、本実施の形態では一例として100°Cとする。酸化シリコン膜のスパッタリング法による成膜は、希ガス代表的にはアルゴン雰囲気下、酸素雰囲気下、又は希ガスと酸素の混合雰囲気下において行うことができる。また、酸化物絶縁層251を形成するためのターゲットとしては、例えば酸化シリコンターゲット又はシリコンターゲットなどを用いることができる。例えば、シリコンターゲットを用いて、酸素を含む雰囲気下でスパッタリング法により酸化シリコン膜を形成することができる。また、酸化物絶縁層251を形成する際に用いるスパッタリングガスは、例えば水素、水、水酸基、又は水素化物などの不純物が除去された高純度ガスを用いることが好ましい。また、酸化物絶縁層251を形成する前にN2O、N2、又はArなどのガスを用いたプラズマ処理を行い、露出している半導体層231の表面に付着した吸着水などを除去してもよい。プラズマ処理を行った場合、大気に触れることなく、半導体層231の上面の一部に接する酸化物絶縁層251を形成することが好ましい。さらに、不活性ガス雰囲気下又は酸素ガス雰囲気下で加熱処理好ましくは200°C以上400°C以下、例えば250°C以上350°C以下を行うこともできる。例えば、上記不活性ガス雰囲気下又は酸素ガス雰囲気下での加熱処理として、窒素雰囲気下で250°C、1時間の加熱処理を行う。上記不活性ガス雰囲気下又は酸素ガス雰囲気下での加熱処理を行うと、半導体層231の上面の一部が酸化物絶縁層251と接した状態で加熱される。以上の工程を経ることによって、水素、水分、水酸基、又は水素化物水素化合物ともいうなどの不純物を酸化物半導体層から意図的に排除し、且つ酸素を酸化物半導体層に供給することができる。よって、酸化物半導体層は高純度化する。以上の工程でトランジスタが形成される図9A参照。また、酸化物絶縁層251として欠陥を多く含む酸化シリコン層を用いると、酸化シリコン層形成後の加熱処理によって半導体層231中に含まれる水素、水分、水酸基、又は水素化物などの不純物を酸化物絶縁層251に拡散させ、半導体層231中に含まれる該不純物をより低減させることができる。また、酸化物絶縁層251の上にさらに保護絶縁層261を形成してもよい。例えば、RFスパッタリング法を用いて窒化シリコン膜を形成することにより保護絶縁層261を形成することができる。RFスパッタリング法は、量産性がよいため、保護絶縁層261の形成に用いられる絶縁膜の成膜方法として好ましい。本実施の形態では、一例として窒化シリコン膜を形成することにより保護絶縁層261を形成する図9B参照。本実施の形態では、酸化物絶縁層251まで形成された基板201を100°C~400°Cの温度に加熱し、水素及び水分が除去された高純度窒素を含むスパッタリングガスを導入し、シリコン半導体のターゲットを用いて窒化シリコン膜を形成することで保護絶縁層261を形成する。この場合においても、酸化物絶縁層251と同様に、処理室内の残留水分を除去しつつ保護絶縁層261を成膜することが好ましい。保護絶縁層261の形成後、さらに大気中、100°C以上200°C以下、1時間以上30時間以下での加熱処理を行ってもよい。この加熱処理は一定の加熱温度を保持して加熱してもよいし、室温から、100°C以上200°C以下の加熱温度への昇温と、加熱温度から室温までの降温を複数回くりかえして行ってもよい。以上がトランジスタの作製方法の一例である。図8及び図9を用いて説明したように、熱処理により高純度化させることによりI型又は実質的にI型となった酸化物半導体層を作製し、該酸化物半導体層を用いてトランジスタを作製することができる。また、高純度化された酸化物半導体層は、水素等の不純物ドナー又はアクセプタに由来するキャリアの数が極めて少なくゼロに近い、キャリア濃度は1×1014/cm3未満、好ましくは1×1012/cm3未満、さらに好ましくは1×1011/cm3未満である。よって、チャネル幅1μmあたりのオフ電流を10aA1×10-17A以下にすること、さらには、チャネル幅1μmあたりのオフ電流を1aA1×10-18A以下、さらにはチャネル幅1μmあたりのオフ電流を10zA1×10-20A以下にすることができる。例えば、チャネル形成層としての機能を有する酸化物半導体層を含むトランジスタを画素に用いることにより、トランジスタのオフ電流による、保持容量となる容量素子例えば図1Aに示す容量素子102、図5Aに示す容量素子502、及び液晶素子に並列接続で電気的に接続される容量素子及び液晶素子に印加される電圧の変動を抑制することができる。実施の形態7本実施の形態では、チャネル形成層としての機能を有する高純度化された酸化物半導体層を含むトランジスタの一例について説明する。高純度化された酸化物半導体層を用いたトランジスタのオフ電流は、上述したように測定器の検出限界である1×10-13A以下である。そこで、特性評価用素子を作製し、正確なオフ電流の値上記測定における測定器の検出限界以下の値を求めた結果について、以下に説明する。電流測定方法に用いた特性評価用回路について、図10を用いて説明する。図10は、電流測定方法に用いた特性評価用回路の構成を示す回路図である。図10に示す特性評価用素子は、3つの測定系801を備える。3つ測定系801は、互いに並列接続で電気的に接続される。測定系801は、トランジスタ811と、トランジスタ812と、容量素子813と、トランジスタ814と、トランジスタ815と、を備える。なお、トランジスタ811及びトランジスタ812には、一例として実施の形態6に従って作製したトランジスタを使用した。トランジスタ811のソース及びドレインの一方には、電圧V11が入力され、トランジスタ811のゲートには、電圧Vext_b1が入力される。電圧Vext_b1は、トランジスタ811のオン状態又はオフ状態を制御する電圧である。トランジスタ812のソース及びドレインの一方は、トランジスタ811のソース及びドレインの他方に電気的に接続され、トランジスタ812のソース及びドレインの他方には、電圧V12が入力され、トランジスタ812のゲートには、電圧Vext_b2が入力される。電圧Vext_b2は、トランジスタ812のオン状態又はオフ状態を制御する電圧である。容量素子813は、2つの電極を有し、容量素子813の2つの電極のうちの一方の電極は、トランジスタ811のソース及びドレインの他方に電気的に接続され、容量素子813の2つの電極のうちの他方の電極は、トランジスタ812のソース及びドレインの他方に電気的に接続される。トランジスタ814のソース及びドレインの一方には、電圧V11が入力され、トランジスタ814のゲートは、トランジスタ814のソース及びドレインの一方に電気的に接続される。トランジスタ815のソース及びドレインの一方は、トランジスタ814のソース及びドレインの他方に電気的に接続され、トランジスタ815のソース及びドレインの他方には、電圧V12が入力される。なお、容量素子813の第3の電極と、トランジスタ811のソース及びドレインの他方、トランジスタ812のソース及びドレインの一方、及びトランジスタ815のゲートとの接続箇所をノードAともいう。なお、測定系801は、トランジスタ814のソース及びドレインの他方とトランジスタ815のソース及びドレインの一方との接続箇所の電圧を出力電圧Voutとして出力する。次に、図10に示す測定系を用いた電流測定方法について説明する。まず、トランジスタのオフ電流を測定するために電位差を付与する初期化期間の概略について説明する。初期化期間においては、電圧Vext_b1の値をトランジスタ811がオン状態になる値にし、トランジスタ811をオン状態にし、ノードAに電圧V11を与える。ここで、電圧V11は、例えば高電源電圧Vddとする。また、トランジスタ812をオフ状態にしておく。その後、電圧Vext_b1をトランジスタ811がオフ状態になる値にし、トランジスタ811をオフ状態にする。さらにトランジスタ811をオフ状態にした後に、電圧V11を低電源電圧Vssとする。ここでも、トランジスタ812はオフ状態にしておく。また、電圧V12は電圧V11と同じ電圧とする。以上により、初期化期間が終了する。初期化期間が終了した状態では、ノードAとトランジスタ811のソース及びドレインの一方との間に電位差が生じ、また、ノードAとトランジスタ812のソース及びドレインの他方との間に電位差が生じることになるため、トランジスタ811及びトランジスタ812には僅かに電荷が流れる。つまり、オフ電流が発生する。なお、高電源電圧Vddは、相対的に低電源電圧Vssより高い値の電圧であり、低電源電圧Vssは、相対的に高電源電圧Vddより低い値の電圧である。次に、オフ電流の測定期間の概略について説明する。測定期間においては、トランジスタ811のソース及びドレインの一方とトランジスタ812のソース及びドレインの他方との電位差は低電源電圧Vssに固定しておく。一方で、測定期間中は、上記ノードAの電圧は固定しない浮遊状態とする。これにより、トランジスタ812のソース及びドレインの間に電流が流れ、時間の経過と共にノードAに蓄積する電荷量が変動する。そして、ノードAに蓄積される電荷量の変動に伴って、ノードAの電圧が変動する。つまり、出力電圧Voutも変動する。さらに、初期化期間及びその後の測定期間における各電圧の関係について、図11を用いて説明する。図11は、初期化期間及びその後の測定期間における各電圧の関係を説明するためのタイミングチャートである。図11に示すように、初期化期間において、まず、電圧Vext_b2の値を、トランジスタ812がオン状態になる値にする。これにより、ノードAの電圧は、電圧V12と同等の値になる。その後、電圧Vext_b2の値を、トランジスタ812がオフ状態になる値にして、トランジスタ812をオフ状態とする。さらに、電圧Vext_b1の値を、トランジスタ811がオン状態となる値にする。これによって、ノードAの電圧は電圧V11と同等の値になる。その後、電圧Vext_b1の値を、トランジスタ811がオフ状態となる値にする。これによって、ノードAが浮遊状態となり、初期化期間が終了する。その後の測定期間においては、電圧V11及び電圧V12の値を、ノードAに電荷が流れ込む値、又はノードAから電荷が流れ出す値とする。ここでは、電圧V11及び電圧V12の電位差を低電源電圧Vssにする。ただし、出力電圧Voutを測定するタイミングにおいては、出力回路を動作させる必要が生じるため、一時的に電圧V11を高電源電圧Vddとすることがある。なお、電圧V11を高電源電圧Vddとする期間は、測定に影響を与えない程度の短期間とする。上述のようにして電位差を与え、測定期間が開始されると、時間の経過と共にノードAに蓄積する電荷量が変動し、これに従ってノードAの電圧が変動する。これは、トランジスタ815のゲートの電圧が変動することを意味するから、時間の経過と共に、出力電圧Voutも変化する。得られた出力電圧Voutからトランジスタのオフ電流を算出する方法について、以下に説明する。トランジスタのオフ電流の算出の前に、ノードAの電圧VAと、出力電圧Voutとの関係を求めておく。これにより、出力電圧VoutからノードAの電圧VAを求めることができる。上述の関係から、ノードAの電圧VAは、出力電圧Voutの関数として次式のように表すことができる。また、ノードAの電荷QAは、ノードAの電圧VA、ノードAに接続される容量CA、定数constを用いて、次式のように表される。ここで、ノードAに接続される容量CAは、容量素子813の容量とそれ以外の容量の和である。ノードAに流れる電流IAは、ノードAに流れ込む電荷又はノードAから流れ出る電荷の時間微分であるから、ノードAの電流IAは次式のように表される。このように、ノードAに電気的に接続される容量CAと、出力電圧Voutから、ノードAに流れる電流IAを求めることができる。以上に示す方法により、オフ状態においてトランジスタのオフ電流を測定することができる。本実施の形態では、高純度化した酸化物半導体層を用いてトランジスタ811及びトランジスタ812を作製した。各トランジスタのチャネル長Lとチャネル幅Wの比は、L/W=1/5とした。また、並列された各測定系801において、容量素子813の容量値をそれぞれ、100fF、1pF、3pFとした。なお、本実施の形態に係る測定では、高電源電圧Vdd=5V、低電源電圧Vss=0Vとした。また、測定期間においては、電圧V11を原則として低電源電圧Vssとし、10~300secごとに、100msecの期間だけ電圧V11を高電源電圧Vddとして、出力電圧Voutを測定した。また、素子に流れる電流Iの算出に用いられるΔtは、約30000secとした。図12に、上記電流測定に係る経過時間Timeと、出力電圧Voutとの関係を示す。90時間程度までの電圧変化の様子が確認できる。図13には、上記電流測定によって算出されたトランジスタのオフ電流を示す。なお、図13は、ソース及びドレインの間の電圧Vと、トランジスタのオフ電流Iとの関係を表すものである。図13から、ソース及びドレインの間の電圧が4Vの条件において、トランジスタのオフ電流は、約40zA/μmであることが分かる。また、ソース-ドレイン電圧が3.1Vの条件において、オフ電流は10zA/μm以下であることが分かる。なお、1zAは10-21Aを表す。さらに、上記トランジスタの温度が85°Cのときの上記電流測定によって算出されたオフ電流について図14に示す。図14は、85°Cのときのソース及びドレインの間の電圧Vと、トランジスタのオフ電流Iとの関係を示す図である。図14から、ソース及びドレインの間の電圧が3.1Vの条件において、トランジスタのオフ電流は、100zA/μm以下であることが分かる。以上、高純度化された酸化物半導体を用いたトランジスタでは、オフ電流が十分に小さくなることがわかる。実施の形態8本実施の形態では、フィールドシーケンシャル駆動型表示装置の構成例についてさらに説明する。本実施の形態の表示装置の構成例について、図15を用いて説明する。図15は、本実施の形態の表示装置の構成例を示すブロック図である。図15に示す表示装置は、第1の走査信号出力回路SCN1OUTともいう901aと、第2の走査信号出力回路SCN2OUTともいう901bと、画像信号出力回路IMGOUTともいう902と、光源部903と、画素904kと、を具備する。第1の走査信号出力回路901aは、走査信号SCN11を出力する機能を有する。第2の走査信号出力回路901bは、走査信号SCN12を出力する機能を有する。なお、図2の走査信号出力回路901bの配置は、図15に示す配置に限定されない。なお、第1の走査信号出力回路901a及び第2の走査信号出力回路901bは、画素と同一工程により作製することができる。これにより製造工程を簡略にすることができる。画像信号出力回路902は、画像信号IMGを出力する機能を有する。画像信号出力回路902は、第1の走査信号出力回路901aにより選択された画素904kに画像信号IMGを出力する。画像信号出力回路902としては、例えばシフトレジスタ及びアナログスイッチを用いて構成される。光源部903は、画素部904に光を入射する機能を有する。光源部903としては、例えばバックライト、サイドライト、又はフロントライトなどを用いることができる。光源部903は、例えば光源及び光源の動作を制御する光源制御回路により構成される。光源としては、例えばRGBにより表される色の光源、又はシアン、マゼンタ、イエローにより表される色の光源を用いることができる。該光源としては、例えば発光素子例えば発光ダイオードなどを用いることができる。光源部としては、光源の色を時間毎に切り替えることができるものが好ましい。また光源として上記色の光源に加え、白色の発光素子例えばLEDを用いることもできる。画素904kとしては、例えば上記実施の形態の表示装置に示す構造の画素を適用することができる。画素904kは、走査信号線を介して走査信号SCN11及び走査信号SCN12が入力され、入力された走査信号SCN11に従って、画像信号線を介して画像信号IMGが入力され、入力された走査信号SCN12に従って、画像信号IMGに応じた表示状態になる機能を有する。図15を用いて説明したように、本実施の形態の表示装置は、第1の走査信号出力回路、第2の走査信号出力回路、画像信号出力回路、光源部、及び画素を具備する構成である。該構成とすることにより、光源部によりサブフレーム期間毎に異なる色の光を画素部に入射してフィールドシーケンシャル駆動を行うことができる。なお、上記実施の形態4に示すように、画素がリセット用トランジスタを備える場合には、該リセット用トランジスタのゲートに走査信号SCN13を出力する第3の走査信号出力回路を設けてもよい。実施の形態9本実施の形態では、上記実施の形態におけるフィールドシーケンシャル駆動型表示装置を備えた電子機器について説明する。本実施の形態の電子機器の構成例について、図16A、図16B、図16C、図16D、図16E、及び図16Fを用いて説明する。図16A乃至図16Fは、本実施の形態の電子機器の構成例を示す図である。図16Aに示す電子機器は、携帯型情報通信端末である。図16Aに示す携帯型情報通信端末は、少なくとも表示部1001を備える。上記実施の形態のフィールドシーケンシャル駆動型表示装置を表示部1001に用いることにより、携帯型情報通信端末の動作速度を向上させることができる。図16Bに示す電子機器は、例えばカーナビゲーションを含む情報案内端末である。図16Bに示す情報案内端末は、少なくとも表示部1101を有し、さらに図16Bに示す情報案内端末を操作ボタン1102及び外部入力端子1103を備える構成にすることもできる。上記実施の形態のフィールドシーケンシャル駆動型表示装置を表示部1101に用いることにより、情報案内端末の動作速度を向上させることができる。図16Cに示す電子機器は、ノート型パーソナルコンピュータである。図16Cに示すノート型パーソナルコンピュータは、筐体1201と、表示部1202と、スピーカ1203と、LEDランプ1204と、ポインティングデバイス1205と、接続端子1206と、キーボード1207と、を備える。上記実施の形態のフィールドシーケンシャル駆動型表示装置を表示部1202に用いることにより、ノート型パーソナルコンピュータの動作速度を向上させることができる。図16Dに示す電子機器は、携帯型遊技機である。図16Dに示す携帯型遊技機は、表示部1301と、表示部1302と、スピーカ1303と、接続端子1304と、LEDランプ1305と、マイクロフォン1306と、記録媒体読込部1307と、操作ボタン1308と、センサ1309と、を備える。上記実施の形態のフィールドシーケンシャル駆動型表示装置を表示部1301に用いることにより、携帯型遊技機の動作速度を向上させることができる。図16Eに示す電子機器は、電子書籍である。図16Eに示す電子書籍は、少なくとも筐体1401と、筐体1403と、表示部1405と、表示部1407と、軸部1411と、を備える。筐体1401及び筐体1403は、軸部1411により接続され、図16Eに示す電子書籍は、該軸部1411を軸として開閉動作を行うことができる。このような構成により、紙の書籍のような動作を行うことができる。また、表示部1405は、筐体1401に組み込まれ、表示部1407は、筐体1403に組み込まれる。また、表示部1405及び表示部1407の構成を互いに異なる画像を表示する構成としてもよく、例えば両方の表示部で一続きの画像を表示する構成としてもよい。表示部1405及び表示部1407を異なる画像を表示する構成にすることにより、例えば右側の表示部図16Eでは表示部1405に文章画像を表示し、左側の表示部図16Eでは表示部1407に画像を表示することができる。また、図16Eに示す電子書籍は、筐体1401又は筐体1403に操作部などを備えてもよい。例えば、図16Eに示す電子書籍の構成を電源ボタン1421と、操作キー1423と、スピーカ1425と、を備える構成にすることもできる。図16Eに示す電子書籍は、操作キー1423を用いることにより、複数の頁がある画像の頁を送ることができる。また、図16Eに示す電子書籍の表示部1405及び表示部1407、又は表示部1405又は表示部1407にキーボードやポインティングデバイスなどを設けた構成としてもよい。また、図16Eに示す電子書籍の筐体1401及び筐体1403の裏面や側面に、外部接続用端子イヤホン端子、USB端子、又はACアダプタ又はUSBケーブルなどの各種ケーブルと接続可能な端子など、記録媒体挿入部などを設けてもよい。さらに、図16Eに示す電子書籍に電子辞書としての機能を持たせてもよい。また、上記実施の形態のフィールドシーケンシャル駆動型表示装置を、表示部1405及び表示部1407、又は表示部1405若しくは表示部1407に搭載することができる。上記実施の形態のフィールドシーケンシャル駆動型表示装置を表示部1405及び表示部1407、又は表示部1405若しくは表示部1407に用いることにより、電子書籍の動作速度を向上させることができる。また、図16Eに示す電子書籍を無線通信でデータを送受信できる構成としてもよい。これにより、電子書籍サーバから所望の書籍データなどを購入し、ダウンロードする機能を付加させることができる。図16Fに示す電子機器は、ディスプレイである。図16Fに示すディスプレイは、筐体1501と、表示部1502と、スピーカ1503と、LEDランプ1504と、操作ボタン1505と、接続端子1506と、センサ1507と、マイクロフォン1508と、支持台1509と、を備える。上記実施の形態のフィールドシーケンシャル駆動型表示装置を表示部1502に用いることにより、ディスプレイの動作速度を向上させることができる。図17に示す電子機器は、テレビジョン装置である。図17に示すテレビジョン装置は、筐体1601と、表示部1603と、を備える。表示部1603は、筐体1601に組み込まれている。図17に示すテレビジョン装置は、表示部1603により、映像を表示することができる。また、図17に示すテレビジョン装置は、一例としてスタンド1605により筐体1601が支持された構成である。上記実施の形態のフィールドシーケンシャル駆動型表示装置を表示部1603に用いることにより、テレビジョン装置の動作速度を向上させることができる。なお、図17に示すように、筐体1601に備えられた操作スイッチや、別体のリモコン操作機1610により図17に示すテレビジョン装置を操作することができる。リモコン操作機1610に備えられた操作キー1609により、図17に示すテレビジョン装置のチャンネルや音量の操作を行うことができ、表示部1603に表示させる画像を操作することができる。また、当該リモコン操作機1610が出力する情報を表示する表示部1607をリモコン操作機1610に設けてもよい。なお、図17に示すテレビジョン装置は、受信機やモデムなどを備えた構成とする。受信機を備えることにより一般のテレビ放送の受信を行うことができる。また、モデムを介してテレビジョン装置を有線又は無線による通信ネットワークに接続することにより、一方向送信者から受信者又は双方向送信者と受信者間、あるいは受信者間同士などの情報通信を行うこともできる。また、本実施の形態の電子機器は、太陽電池セルと、太陽電池セルから出力される電圧を充電する蓄電装置と、該蓄電装置に充電された電圧を各回路に必要な電圧に変換する直流変換回路と、を用いて構成される電源回路を備える構成にしてもよい。これにより外部電源が不要となるため、外部電源が無い場所であっても、該電子機器を長時間使用することができるため、利便性を向上させることができる。また、本実施の形態の電子機器は、表示部にタッチパネル機能を付加させてもよい。タッチパネル機能は、例えば表示部にタッチパネルユニットを搭載する又は画素に光検出回路を設けることにより付加させることができる。上記実施の形態に示す表示装置を電子機器の表示部に搭載することにより、電子機器の動作速度を向上させることができる。