"第1主面と第2主面との間を貫通する貫通孔を有し、前記貫通孔内に貫通電極が形成されるシリコン基板を有し、前記シリコン基板は、前記第1主面及び前記貫通孔の内壁面を覆う絶縁膜上に、第1電極と、誘電体層と、第2電極とが順に積層されて形成されたキャパシタ部を有するキャパシタが形成されていることを特徴とする配線基板。前記キャパシタは、前記第1電極の一部及び前記第2電極の一部を露出するように形成される第1絶縁層と、前記第1絶縁層から露出した前記第1電極及び前記第2電極を覆う導電層と、を有することを特徴とする請求項1に記載の配線基板。前記キャパシタは、前記第1絶縁層全体を被覆し、前記キャパシタ部を保護する第2絶縁層を有することを特徴とする請求項2に記載の配線基板。前記貫通孔の内壁面は、少なくとも前記貫通電極と接する金属層で覆われていることを特徴とする請求項1~3のいずれか1つに記載の配線基板。請求項1~4のいずれか1つに記載の配線基板と、前記配線基板に実装される半導体素子と、を有することを特徴とする半導体装置。シリコン基板の第1主面と第2主面との間を貫通する貫通孔内に形成される貫通電極と、誘電体層を挟むように第1電極と第2電極とが対向して形成されたキャパシタ部を有するキャパシタと、を備える配線基板の製造方法であって、前記第1主面及び前記貫通孔の内壁面を覆う絶縁膜上に、前記第1電極と、前記誘電体層と、前記第2電極とを順に積層して前記キャパシタ部を形成する第1工程と、少なくとも前記絶縁膜と、前記第1電極と、前記誘電体層と、前記第2電極とで順に覆われた前記貫通孔内に前記貫通電極を形成する第2工程と、を有することを特徴とする配線基板の製造方法。前記第1工程は、前記キャパシタ部上に、前記第1電極の一部及び前記第2電極の一部を露出するように第1絶縁層を積層する工程と、前記第1絶縁層上に、前記第1絶縁層を被覆する第2絶縁層を積層する工程と、を更に有し、前記第2工程の後に、前記第1絶縁層から露出した前記第1電極及び前記第2電極を覆うように導電層を形成する第3工程を更に有することを特徴とする請求項6に記載の配線基板の製造方法。前記第2工程は、前記第1工程で形成された構造体の全面を覆うように金属層を形成する工程と、前記金属層を給電層とする電解めっき法により、前記貫通孔内に前記貫通電極を形成する工程と、を有することを特徴とする請求項6又は7に記載の配線基板の製造方法。近年、上述した薄膜キャパシタの静電容量の大容量化が求められている。ここで、薄膜キャパシタの容量を大きくする方法としては、誘電体層114を挟み込んでいる各電極113,115の対向面積を広くする、誘電体層114の厚さを薄くする、又は誘電体層114の比誘電率を更に高くする、といった方法がある。しかし、誘電体層114の薄膜化は耐圧を低下させるという問題があり、また誘電体層114の比誘電率増加は材料による限界があり実用化はあまり進んでいない。一方、誘電体層114を挟み込んでいる各電極113,115の対向面積の大面積化は、電子機器の小型化に伴う配線基板の小型化に反するため、その実現が困難である。すなわち、電子機器の小型化に伴って配線基板も小型化されており、そのような配線基板において大容量の静電容量を得るためのキャパシタ形成領域各電極113,115の対向面積を確保することが困難になっている。このように、配線基板内に所要の大容量を有した薄膜キャパシタを容易に内蔵させることができないという問題があった。本発明は上記問題点を解決するためになされたものであって、その目的は、配線基板に内蔵されるキャパシタの大容量化を容易に実現することのできる配線基板、半導体装置及び配線基板の製造方法を提供することにある。本発明の一観点によれば、第1主面と第2主面との間を貫通する貫通孔を有し、前記貫通孔内に貫通電極が形成されるシリコン基板を有し、前記シリコン基板は、前記第1主面及び前記貫通孔の内壁面を覆う絶縁膜上に、第1電極と、誘電体層と、第2電極とが順に積層されて形成されたキャパシタ部を有するキャパシタが形成されている。この構成によれば、シリコン基板の第1主面に加えて、貫通孔の内壁面にもキャパシタ部が形成される。このため、誘電体層を挟み込んでいる第1電極及び第2電極の対向面積を、シリコン基板の第1主面のみにキャパシタ部を形成する場合のそれよりも広く確保することができる。このように、第1電極及び第2電極の対向面積を容易に広く確保することができるため、キャパシタの大容量化を容易に実現することができる。本発明の一観点によれば、配線基板に内蔵されるキャパシタの大容量化を容易に実現することができるという効果を奏する。以下、添付図面を参照して各実施形態を説明する。尚、添付図面は、構造の概略を説明するためのものであり、実際の大きさを表していない。また、また、断面図では、各部材の断面構造を分かりやすくするために、絶縁層のハッチングを省略している。第1実施形態以下、第1実施形態を図1~図8に従って説明する。第1実施形態に係る配線基板の構造まず、配線基板1の構造について説明する。配線基板1は、基板本体10と、その基板本体10の第1主面R1と第2主面R2との間を貫通する貫通電極12と、薄膜キャパシタ20とを有している。すなわち、配線基板1は、薄膜キャパシタ20が内蔵されるキャパシタ内蔵基板である。基板本体10は、略矩形形状のシリコン基板である。基板本体10には、所要の箇所図1では2箇所に、当該基板本体10を厚み方向に貫通する貫通孔10Xが形成されている。この基板本体10の両面第1主面R1と第2主面R2及び貫通孔10Xの内壁面を覆うように絶縁膜11が形成されている。この絶縁膜11としては、例えばシリコン酸化膜や窒化シリコン膜を用いることができる。キャパシタ20は、基板本体10の第1主面R1及び貫通孔10Xの内壁面を覆う絶縁膜11上に形成されている。以下に、キャパシタ20の構造について説明する。キャパシタ部21は、基板本体10の第1主面R1及び貫通孔10Xの内壁面を覆う絶縁膜11上に、第1電極22と、誘電体層23と、第2電極24とが順に積層されて形成されている。具体的には、第1電極22と第2電極24とが誘電体層23を挟んで対向するように積層されている。より具体的には、第1電極22は、基板本体10の第1主面R1を覆う絶縁膜11上に形成されるとともに、貫通孔10Xの内壁面を覆う絶縁膜11上にも形成されている。また、誘電体層23は、第1電極22の一部を除いて第1電極22外面上面及び内壁面の略全面に積層されている。すなわち、誘電体層23には、第1電極22の上面の一部を露出させるための開口部が形成されている。そして、第2電極24は、誘電体層23の一部を除いて該誘電体層23の外面の略全面に積層されている。すなわち、第2電極24には、第1電極22の一部及び誘電体層23の一部を露出させる開口部が形成されている。このように、キャパシタ部21は、基板本体10の第1主面R1側に形成されるとともに、貫通孔10Xの内壁面にも形成されている。すなわち、貫通孔10Xの内壁面もキャパシタ20として利用されている。第1電極22及び第2電極24の材料としては、例えば白金Pt、イリジウムIr、ルテニウムRuなどの貴金属や、LaNiO3、SrRuO3、IrO2等の導電性酸化物を用いることができる。これら第1電極22及び第2電極24の厚さは、例えば100nm~500nmが好ましく、本実施形態では250nmである。誘電体層23の材料としては、例えばチタン酸バリウムBaTiO3:BT、チタン酸バリウムストロンチウムBaSrTiO3:BST、チタン酸ジルコン酸鉛PbZr,TiO3:PZT、その他のペロブスカイト構造酸化物などを用いることができる。この誘電体層23の厚さは、例えば50nm~500nmが好ましく、本実施形態では150nmである。このような構造のキャパシタ部21上には、第1電極22の一部及び第2電極24の一部を除くキャパシタ部21全体を被覆するように、第1絶縁層25が形成されている。この第1絶縁層25には、第2電極24の上面の一部を露出させるための開口部と、第1電極22の上面の一部を露出させるための開口部とが形成されている。この第1絶縁層25は、キャパシタ部21と、後述する第2絶縁層26との密着性を向上させる機能を有する。また、第1絶縁層25は、キャパシタ部21への水素の侵入を抑制する水素バリア層としての機能も有する。このような機能を実現するための第1絶縁層25の材料としては、例えばTiOx、Al2O3、Ta2O5、SiN、SrTiO3などを用いることができる。なお、第1絶縁層25は、上記材料のうちから選択される1種を単層で用いてもよく、又は、上記選択された1種もしくは複数種を積層成膜して用いてもよい。この第1絶縁層25の厚さは、例えば50nm~3000nmが好ましく、本実施形態では300nmである。第1絶縁層25上には、その第1絶縁層25を覆うように第2絶縁層26が形成されている。すなわち、第2絶縁層26は、第1電極22の一部及び第2電極24の一部を除くキャパシタ部21全体を被覆するように形成されている。この第2絶縁層26は、第1電極22、誘電体層23及び第2電極24からなるキャパシタ部21を保護している。第2絶縁層26には、第2電極24の上面の一部を露出させるための開口部と、第1電極22の上面の一部を露出させるための開口部とが形成されている。第2絶縁層26の材料としては、例えばSiO2やSiNなどの無機絶縁膜や、ポリイミド樹脂などの有機絶縁膜を用いることができる。この第2絶縁層26の厚さは、例えば500nm~5000nmが好ましく、本実施形態では500nmである。第1絶縁層25及び第2絶縁層26の開口部から露出する第2電極24を被覆するように第1の導電層27Aが形成されている。すなわち、第1の導電層27Aは、第1及び第2絶縁層25,26によって被覆されていない第2電極24の一部を被覆するように形成されている。この第1の導電層27Aは、第2電極24と電気的に接続されている。この第1の導電層27Aは、キャパシタ部21特に、第2電極24への水素の侵入を抑制する水素バリア層として機能する。また、第1絶縁層25及び第2絶縁層26の開口部から露出する第1電極22を被覆するように第2の導電層27Bが形成されている。すなわち、第2の導電層27Bは、第1及び第2絶縁層25,26によって被覆されていない第1電極22の一部を被覆するように形成されている。この第2の導電層27Bは、第1電極22と電気的に接続されている。この第2の導電層27Bは、キャパシタ部21特に、第1電極22への水素の侵入を抑制する水素バリア層として機能する。これら第1の導電層27A及び第2の導電層27Bの材料としては、例えばTiN、TaN、TiSiN、TaSiN、その他の窒化物や、SrRuO3、IrO3、その他の酸化物等、またはそれらの積層膜を用いることができる。積層膜としては、例えばTaNとTa金属との積層膜を用いることができる。これら導電層27A,27Bの厚さは、例えば10nm~100nmが好ましく、本実施形態では100nmである。以上のように、キャパシタ20を構成する第1絶縁層25及び第2絶縁層26は、キャパシタ部21と同様に、基板本体10の第1主面R1側に形成されるとともに、貫通孔10Xの内壁面にも形成されている。貫通電極12は、絶縁膜11と、第1電極22と、誘電体層23と、第2電極24と、第1絶縁層25と、第2絶縁層26とが順に積層された積層構造によって覆われた貫通孔10X内を充填している。このように、貫通電極12と貫通孔10Xの内壁面を覆う絶縁膜11との間にはキャパシタ20が形成されている。上記貫通電極12は、その上面が第2絶縁層26の上面と略面一となるように形成されている。また、貫通電極12は、その下面が基板本体10の第2主面R2を覆う絶縁膜11の下面、及び貫通孔10X内に形成された、第1電極22、誘電体層23、第2電極24、第1絶縁層25及び第2絶縁層26の下面と略面一となるように形成されている。この貫通電極12の材料としては、例えば銅CuやCu合金などを用いることができる。基板本体10の第1主面R1側には、貫通電極12の一部及びキャパシタ20の一部を覆うように絶縁層40が積層されている。この絶縁層40には、貫通電極12の上面の一部を露出させるためのビアホール41と、第1の導電層27Aの上面の一部を露出させるためのビアホール42と、第2の導電層27Bの上面の一部を露出させるためのビアホール43とが形成されている。この絶縁層40の材料としては、例えばエポキシ樹脂やポリイミド樹脂などの絶縁樹脂を用いることができる。絶縁層40上には、所定パターンの配線層50,54が形成されている。配線層50は、絶縁層40のビアホール41に形成されたビア51と、絶縁層40上に形成された配線パターン52と、絶縁層40のビアホール42に形成されたビア53とを有している。ビア51は、貫通電極12の上面と電気的に接続されている。また、ビア53は、第1の導電層27Aの上面と電気的に接続されている。配線パターン52は、ビア51とビア53との間を電気的に接続している。このため、キャパシタ20の第2電極24は、第1の導電層27A及び配線層50を介して貫通電極12と電気的に接続されている。一方、配線層54は、絶縁層40のビアホール41に形成されたビア55と、絶縁層40上に形成された配線パターン56と、絶縁層40のビアホール43に形成されたビア57とを有している。ビア55は、貫通電極12の上面と電気的に接続されている。また、ビア57は、第2の導電層27Bの上面と電気的に接続されている。配線パターン56は、ビア55とビア57との間を電気的に接続している。このため、キャパシタ20の第1電極22は、第2の導電層27B及び配線層54を介して貫通電極12と電気的に接続されている。なお、配線層50,54の材料としては、例えばCu、ニッケルNi、Cu合金やNi合金などを用いることができる。絶縁層40の上面には、その絶縁層40と配線層50,54の一部とを覆うようにソルダレジスト層60が積層されている。このソルダレジスト層60には、配線パターン52,56の一部をそれぞれパッド50P,54Pとして露出させるための開口部60Xが形成されている。このソルダレジスト層60の材料としては、例えばエポキシ樹脂などの絶縁樹脂を用いることができる。パッド50P,54Pには、図2に示すように、当該配線基板1に搭載される半導体素子100の電極端子バンプ101が接合される。このようなパッド50P,54Pには、第1表面めっき層61と第2表面めっき層62とが順に形成されている。ここで、第1表面めっき層61は例えばNiめっきであり、第2表面めっき層62は例えば金Auめっきである。第1表面めっき層61は、パッド50P,54P配線パターン52,56と第2表面めっき層62との密着性を向上させる機能と、パッド50P,54P内の金属例えば、Cuが第2表面めっき層62内へ拡散することを防止する機能とを有する。また、第2表面めっき層62は、半導体素子100のバンプ101外部接続端子を接合したときのコンタクト性を向上させる機能を有する。また、パッド50P,54P上には、半導体素子100を実装する際にそのバンプ101と接続し易いように、はんだ63を被着させている。このはんだ63としては、例えば共晶はんだや鉛PbフリーはんだSn-Ag系、Sn-Cu系、Sn-Ag-Cu系などを用いることができる。一方、図1に示すように、基板本体10の第2主面R2側には、絶縁膜11を覆うように絶縁層70が積層されている。この絶縁層70には、貫通電極12の下面の一部を露出させるためのビアホール70Xが形成されている。この絶縁層70の材料としては、例えばエポキシ樹脂やポリイミド樹脂などの絶縁樹脂を用いることができる。絶縁層70上には、所定パターンの配線層80,83が形成されている。配線層80は、絶縁層70のビアホール70Xに形成されたビア81と、絶縁層70の下面に形成されている配線パターン82とを有している。ビア81は、配線層50キャパシタ20の第2電極24と接続される貫通電極12の下面に接続され、配線パターン82と電気的に接続されている。一方、配線層83は、絶縁層70のビアホール70Xに形成されたビア84と、絶縁層70の下面に形成されている配線パターン85とを有している。ビア84は、配線層54キャパシタ20の第1電極22と接続される貫通電極12の下面に接続され、配線パターン85と電気的に接続されている。なお、配線層80,83の材料としては、例えばCu、Ni、Cu合金やNi合金などを用いることができる。絶縁層70の下面には、その絶縁層70と配線層80,83の一部とを覆うようにソルダレジスト層90が積層されている。このソルダレジスト層90には、配線パターン82,85の一部をそれぞれ外部接続用パッド80P,83Pとして露出させるための開口部90Xが形成されている。このソルダレジスト層90の材料としては、例えばエポキシ樹脂などの絶縁樹脂を用いることができる。外部接続用パッド80P,83Pには、当該配線基板1をマザーボード等の実装用基板に実装する際に使用されるはんだボールやリードピン等の外部接続端子が接合されるようになっている。このような外部接続用パッド80P,83Pには、上記パッド50P,54Pと同様に、第1表面めっき層91と第2表面めっき層92とが順に形成されている。ここで、第1表面めっき層91は例えばNiめっきであり、第2表面めっき層92は例えばAuめっきである。このようにキャパシタ20が埋め込み実装内蔵された配線基板1では、そのキャパシタ20の第2電極24と第1電極22がそれぞれ、最外層の配線層50,54に画定された異なるパッド50P,54Pと、最外層の配線層80,83に画定された異なる外部接続用パッド80P,83Pとに電気的に接続されている。すなわち、第2電極24は、第1の導電層27A及びビア53を介してパッド50P配線パターン52に接続されるとともに、この配線パターン52からビア51、貫通電極12及びビア81を介して外部接続用パッド80P配線パターン82に接続されている。これらパッド50P,80Pは、例えば電源用の端子として用いられる。一方、第1電極22は、第2の導電層27B及びビア57を介してパッド54P配線パターン56に接続されるとともに、この配線パターン56からビア55、貫通電極12、ビア84を介して外部接続用パッド83P配線パターン85に接続されている。これらパッド54P,83Pは、例えばグランド用の端子として用いられる。第1実施形態に係る半導体装置の構造次に、半導体装置2の構造について説明する。図2に示すように、半導体装置2は、上記配線基板1と、その配線基板1に実装される半導体素子100とを有している。半導体素子100は、配線基板1にフリップチップ接続されている。すなわち、半導体素子100は、その回路形成面図2では下面に配設されたバンプ101を介して、配線基板1のパッド50P,54P上のはんだ63と電気的に接続されている。なお、半導体素子100は、例えばICチップやLSIチップなどである。次に、上述した構造を採用した配線基板1及び半導体装置2の作用について説明する。本実施形態の配線基板1では、基板本体10の第1主面R1に加えて、貫通孔10Xの内壁面にもキャパシタ20キャパシタ部21が形成される。このため、誘電体層23を挟み込んでいる第1電極22及び第2電極24の対向面積を、基板本体10の第1主面R1側のみにキャパシタを形成する場合のそれよりも広く確保することができる。このように、第1電極22及び第2電極24の対向面積を容易に広く確保することができるため、キャパシタ20の大容量化を容易に実現することができる。また、基板本体10の貫通孔10X内において、貫通電極12と基板本体10との間に、絶縁膜11、誘電体層23、第1絶縁層25及び第2絶縁層26という4種の絶縁層が形成されている。これにより、貫通電極12と基板本体10との間における絶縁層の厚みが、貫通電極12と基板本体10との間に絶縁膜11のみが存在する場合よりも厚くなる。したがって、貫通電極12と基板本体10との間に絶縁膜11のみが存在する場合よりも、貫通孔10X内の絶縁信頼性を向上させることができる。第1実施形態に係る配線基板の製造方法次に、上記配線基板1の製造方法について説明する。まず、図3aに示すように、基板本体10の母材となるシリコン基板10Aを用意する。シリコン基板10Aの厚さは、例えば600μm~800μmである。続いて、図3bに示すように、シリコン基板10Aの所要の箇所図3bでは2箇所に、シリコン基板10Aの上面から下面まで貫通する貫通孔10Xを形成して基板本体10を形成する。この貫通孔10Xは、例えば開口部が設けられたマスク図示略を用い、この開口部を通してシリコン基板10Aをエッチングすることにより形成する例えば、深堀RIE:DeepReactiveIonEtching。続いて、図3cに示すように、基板本体10の第1主面R1及び第2主面R2と貫通孔10Xの内壁面とに絶縁膜11を形成する。この絶縁膜11は、例えば基板本体10を熱酸化することにより形成することができる。なお、基板本体10の全面に化学気相成長法CVD法などによってシリコン酸化膜を成膜して絶縁膜11を形成するようにしてもよい。次に、図3dに示すように、基板本体10の第1主面R1及び貫通孔10Xの内壁面に形成された絶縁膜11上に、第1電極22となる金属層22Aを形成する。この金属層22Aは、例えば当該金属層22Aの材料がPt、Ir、Ruなどの貴金属である場合には真空蒸着、スパッタリングなどにより形成することができ、SrRuO3などの導電性酸化物の場合にはスパッタリング、ゾルゲル、有機金属気相成長法MOCVD法などにより形成することができる。続いて、図4aに示すように、金属層22A上に、誘電体層23となる誘電体層23Aを形成する。この誘電体層23Aは、例えばスパッタリング、ゾルゲル法、CVD法などによって形成することができる。次いで、図4bに示すように、誘電体層23A上に、第2電極24となる金属層24Aを形成する。この金属層24Aは、上記金属層22Aと同様の方法により形成することができる。次に、金属層24A上にレジスト膜図示略を形成し、例えばフォトリソグラフィ法などにより所定形状のレジストパターン図示略を形成する。続いて、このレジストパターンをエッチングマスクとするドライエッチングにより金属層24Aを所定形状にパターニングし、そのパターニング終了後に、レジストパターンをアッシングにより除去する。そして、このようなレジスト膜の形成→レジストパターンの形成→ドライエッチング→アッシングという一連の処理を繰り返し実行することにより、誘電体層23Aと金属層22Aとを順に所定形状にパターニングする。このようなパターニングによって、図4cに示す構造体を得ることができる。具体的には、ここでは金属層22Aはパターニングされず、そのまま第1電極22となる。一方、誘電体層23Aは、第1電極22の上面の一部を露出させるための開口部23Xを有する誘電体層23にパターニングされる。また、金属層24Aは、第1電極22の上面の一部及び誘電体層23の上面の一部を露出させるための開口部24Xを有する第2電極24にパターニングされる。これにより、基板本体10の第1主面R1及び貫通孔10Xの内壁面を覆う絶縁膜11上に、第1電極22と、誘電体層23と、第2電極24とが順に積層されてなるキャパシタ部21が形成される。換言すると、このようなキャパシタ部21が形成されるように上記レジストパターンが形成され、そのレジストパターンを用いてドライエッチングによるパターニングが行われる。なお、これら金属層22A、誘電体層23A及び金属層24Aのパターニングは、例えばウェットエッチングにより行うこともできる。次に、図4cに示す構造体を高温下でアニールする。このアニール処理は、誘電体層23の結晶化の促進を目的として、例えば酸素を含む雰囲気中において450°C~1000°Cの温度下で30分~60分程度行われる。なお、この際の上限温度は、第1電極22及び第2電極24の耐熱温度に依存して決定される。次に、キャパシタ部21を覆うように、第1絶縁層25となる絶縁層図示略を成膜し、上記誘電体層23A等と同様に、レジスト膜の形成→レジストパターンの形成→ドライエッチング→アッシングという処理を実行することにより、上記絶縁層を図4dに示すようにパターニングする。このパターニングによって、第2電極24の上面の一部を露出させる開口部25Xと、第1電極22の上面の一部を露出させる開口部25Yとを有してキャパシタ部21を覆う第1絶縁層25が形成される。なお、第1絶縁層25となる上記絶縁層は、例えばスパッタリング、ゾルゲル、CVD法などにより成膜することができ、例えばウェットエッチングによってもパターニングすることができる。続いて、キャパシタ部21及び第1絶縁層25を覆うように、第2絶縁層26となる絶縁層を成膜し、上記誘電体層23A等と同様に、レジスト膜の形成→レジストパターンの形成→ドライエッチング→アッシングという処理を実行することにより、上記絶縁層を図5aに示すようにパターニングする。このパターニングによって、第2電極24の上面の一部を露出させる開口部26Xと、第1電極22の上面の一部を露出させる開口部26Yとを有してキャパシタ部21を覆う第2絶縁層26が形成される。なお、第2絶縁層26となる上記絶縁層は、例えばスパッタリング、ゾルゲル、CVD法などにより成膜することができ、例えばウェットエッチングによってもパターニングすることができる。次に、絶縁膜11と、第1電極22と、誘電体層23と、第2電極24と、第1絶縁層25と、第2絶縁層26とで順に覆われた貫通孔10X内に貫通電極12を形成する第2工程。この貫通電極12は、例えば電解めっきやペースト充填などの方法により形成することができる。ここでは、電解めっき法により貫通電極12を形成する方法について説明する。まず、図5bに示すように、基板本体10の第2主面R2側に接着フィルム95を介して金属箔96を接着する。次に、図5cに示すように、貫通孔10Xに対向する部分の接着フィルム95に、金属箔96を露出させる開口部95Xを形成する。この開口部95Xは、例えばドライエッチングなどによって形成することができる。続いて、図5cに示した構造体をめっき液中に浸漬させ、金属箔96を給電層とした電解めっき法により、図5dに示すように、絶縁膜11、第1電極22、誘電体層23、第2電極24、第1絶縁層25及び第2絶縁層26によって覆われた貫通孔10X内にめっき膜12Aを析出成長させる。これにより、貫通孔10Xがめっき膜12Aで充填される。その後、接着フィルム95及び金属箔96が除去される。次に、第2絶縁層26の上面から突出しためっき膜12Aと、基板本体10の第2主面R2側の絶縁膜11の下面から突出しためっき膜12Aとを研磨することで、図6aに示すように、貫通電極12が形成される。すなわち、上面が第2絶縁層26の上面と同一面となって平坦化され、下面が基板本体10の第2主面R2側の絶縁膜11の下面と同一面となって平坦化された貫通電極12が形成される。なお、上記研磨は、例えば化学機械研磨ChemicalMechanicalPolishing:CMPなどによって行うことができる。続いて、基板本体10の第1主面R1側の全面を覆うように、導電層27A,27Bとなる導電層を成膜し、上記誘電体層23A等と同様に、レジスト膜の形成→レジストパターンの形成→ドライエッチング→アッシングという一連の処理を実行することにより、上記導電層を図6bに示すようにパターニングする。このパターニングによって、第1及び第2絶縁層25,26の開口部25X,26Xから露出される第2電極24の上面を覆う第1の導電層27Aと、第1及び第2絶縁層25,26の開口部25Y,26Yから露出される第1電極22の上面を覆う第2の導電層27Bとが形成される第3工程。なお、これら第1及び第2の導電層27A,27Bとなる上記導電層は、スパッタリング、MOCVD法などにより成膜することができ、例えばウェットエッチングによってもパターニングすることができる。次に、図6cに示すように、貫通電極12及び第2絶縁層26上に、貫通電極12及びキャパシタ20を覆うように絶縁層40を形成する。この絶縁層40の形成方法の一例としては、基板本体10の第1主面R1側の全面を覆うようにエポキシ系樹脂等の樹脂フィルムをラミネートした後に、樹脂フィルムをプレス押圧し、その後、例えば190°C程度の温度で熱処理して硬化させることにより絶縁層40を形成することができる。また、基板本体10の第1主面R1側の全面を覆うようにエポキシ系樹脂等の液状の樹脂を塗布した後に、例えば190°C程度で熱処理して硬化させることによっても絶縁層40を形成することができる。あるいは、フォトリソグラフィ法やスクリーン印刷法などにより絶縁層40を形成することもできる。また、基板本体10の第2主面R2側の絶縁膜11上に、その絶縁膜11及び貫通電極12等を覆うように絶縁層70を形成する。この絶縁層70は、上記絶縁層40と同様の方法により形成することができる。続いて、図6dに示すように、貫通電極12の上面の一部、第1の導電層27Aの一部及び第2の導電層27Bの一部がそれぞれ露出されるように、絶縁層40の所要箇所にビアホール41,42,43を形成する。また、貫通電極12の下面の一部が露出されるように、絶縁層70の所要箇所にビアホール70Xを形成する。これらビアホール41,42,43,70Xは、例えば炭酸ガスレーザやエキシマレーザ等によるレーザ加工法によって形成することができる。なお、絶縁層40,70が感光性樹脂を用いて形成されている場合には、例えばフォトリソグラフィ法により所要のビアホールを形成するようにしてもよい。次いで、図7aに示すように、ビア51、配線パターン52及びビア53からなる配線層50と、ビア55、配線パターン56及びビア57からなる配線層54とを形成する。これら配線層50,54は、例えばセミアディティブ法やサブトラクティブ法などの各種の配線形成方法によって形成することができる。また、ビア81及び配線パターン82からなる配線層80と、ビア84及び配線パターン85からなる配線層83とを形成する。これら配線層80,83は、上記配線層50,54と同様の方法により形成することができる。続いて、図7bに示すように、絶縁層40上に、配線パターン52,56の一部を露出させる開口部60Xを有するソルダレジスト層60を形成する。また、絶縁層70の下面に、配線パターン82,85の一部を露出させる開口部90Xを有するソルダレジスト層90を形成する。例えば配線層50,54及び絶縁層40を覆うようにソルダレジスト層90を形成後、フォトリソグラフィ法によりソルダレジスト層90を露光現像して配線パターン52,56の一部を露出させる開口部60Xを形成する。この工程により、ソルダレジスト層60の開口部60Xから配線層50の一部がパッド50Pとして露出されるとともに、上記開口部60Xから配線層54の一部がパッド54Pとして露出される。また、ソルダレジスト層90の開口部90Xから配線層80の一部がパッド80Pとして露出されるとともに、上記開口部90Xから配線層83の一部がパッド83Pとして露出される。そして、図7cに示されるように、これらパッド50P,54P,80P,83P上に、Niからなる第1表面めっき層61,91と、Auからなる第2表面めっき層62,92とが順に積層される。これらの表面めっき層は、例えば無電解めっきにより形成することができる。なお、本実施形態では、第1表面めっき層と第2表面めっき層の構成を2層構造としているが、これに限定されず、適宜変更することができる。次いで、図8aに示すように、パッド50P,54P上にはんだ63を形成する。このはんだ63は、例えばはんだペーストの塗布やはんだボールの搭載に形成することができる。以上の製造工程により、本実施形態の配線基板1を製造することができる。第1実施形態に係る半導体装置の製造方法次に、上述のように製造された配線基板1を用いた半導体装置2の製造方法を説明する。まず、図8bに示すように、端子にバンプ101を形成した半導体素子100を、パッド50P,54P上に位置決めし、はんだ63とバンプ101を溶融させ、半導体素子100とパッド50P,54Pとを電気的に接続するフリップチップ接合。その後、必要に応じて、半導体素子100と配線基板1のソルダレジスト層60との間に、液状のアンダーフィル樹脂図示略を充填し、硬化する。以上の製造工程により、本実施形態の半導体装置2を製造することができる。なお、本実施形態において、図3d~図5aに示す製造工程は第1工程の一例である。以上説明した本実施形態によれば、以下の効果を奏することができる。1基板本体10の第1主面R1に加えて、貫通孔10Xの内壁面にもキャパシタ20キャパシタ部21を形成するようにした。これにより、誘電体層23を挟み込んでいる第1電極22及び第2電極24の対向面積を容易に広く確保することができるため、キャパシタ20の大容量化を容易に実現することができる。2基板本体10の貫通孔10X内において、貫通電極12と基板本体10との間に、絶縁膜11、誘電体層23、第1絶縁層25及び第2絶縁層26という4種の絶縁層を形成するようにした。これにより、貫通電極12と基板本体10との間に絶縁膜11のみが存在する場合よりも、貫通孔10X内の絶縁信頼性を向上させることができる。3貫通電極12と貫通孔10Xの内壁面を覆う絶縁膜11との間に、キャパシタ部21を構成する第1電極22と誘電体層23と第2電極24とを形成するようにした。これにより、キャパシタ部21を形成し、そのキャパシタ部21に対するアニール処理を行った後に、貫通孔10X内に貫通電極12を形成するという製造方法を採用することができる。4キャパシタ部21に対する高温処理アニール処理を行った後に貫通電極12を形成するようにした。このため、酸素雰囲気下で行われる高温処理に貫通電極12が晒されない。ここで、酸素雰囲気下で行われる高温処理に貫通電極12が晒されると、以下のような問題が発生することが考えられる。すなわち、貫通電極12が高温処理に晒されると、貫通電極12内の金属例えば、Cuが隣接する第2絶縁層26などに熱拡散され、貫通孔10X内の絶縁信頼性が低下するおそれがある。また、貫通電極12が高温処理に晒されると、貫通電極12が体積膨張し、その後、常温に戻る際に貫通電極12が貫通孔10Xから抜けるおそれがある。さらに、貫通電極12が酸素雰囲気下で行われる高温処理に晒されると、貫通電極12表面が酸化され、貫通電極12の導電性が低下するおそれがある。これに対し、本実施形態の製造方法によれば、貫通電極12が高温処理に晒されないため、このような問題の発生を好適に抑制することができる。第2実施形態以下、第2実施形態について、図9及び図10に従って説明する。この実施形態の配線基板3及び半導体装置4は、配線基板3の貫通孔10Xの内壁面における層構成が上記第1実施形態と異なっている。以下、第1実施形態との相違点を中心に説明する。第2実施形態に係る配線基板の構造図9に示すように、貫通孔10Xの内壁面を覆う絶縁膜11の内壁面上には、第1電極22と、誘電体層23と、第2電極24と、第1絶縁層25と、第2絶縁層26とが順に積層されている。さらに、第2絶縁層26の内壁面上には、金属層30が積層されている。この金属層30は、貫通電極12と接し、その貫通電極12と基板本体10との密着性を向上させる機能を有する。また、金属層30は、貫通電極12を形成する際のめっき給電層として機能する。このような機能を実現するための金属層30の材料としては、例えばクロムCr、チタンTi、Ni、タンタルTa、及びそれらの化合物などを用いることができる。この金属層30の厚さは、100nm~2000nmが好ましく、本実施形態では200nmである。そして、貫通電極12は、このような絶縁膜11と、第1電極22と、誘電体層23と、第2電極24と、第1絶縁層25と、第2絶縁層26と、金属層30とで順に覆われた貫通孔10X内に形成されている。第2実施形態に係る配線基板の製造方法次に、上記配線基板3の製造方法について説明する。ここでは、貫通電極12を形成する工程が上記第1実施形態と異なるため、その貫通電極12を形成する工程を中心に説明し、その他の工程の説明を割愛する。先の図3~図5aで説明したように、基板本体10の第1主面R1及び貫通孔10Xの内壁面を覆う絶縁膜11上に、第1電極22と、誘電体層23と、第2電極24と、第1絶縁層25と、第2絶縁層26とを順に形成する。そして、図10aに示すように、このように形成された構造体の全面を覆うように金属層30Aを形成する。具体的には、絶縁膜11、第1電極22、誘電体層23、第2電極24、第1絶縁層25及び第2絶縁層26の全面を覆うように金属層30Aを形成する。これにより、第2絶縁層26の内壁面も金属層30Aによって覆われる。この金属層30Aは、例えば基板本体10の両面第1主面R1と第2主面R2からスパッタリングやCVD法などを施すことによって形成することができる。続いて、図10aに示した構造体をめっき液中に浸漬させ、金属層30Aを給電層とした電解めっき法により、図10bに示すように、少なくとも貫通孔10X内にめっき膜12Bを析出成長させる。これにより、貫通孔10Xがめっき膜12Bで充填される。なお、ここでは、めっき膜12Bは、図10aに示した構造体全体を覆うように形成される。次に、第2絶縁層26の上面から突出しためっき膜12Bと、基板本体10の第2主面R2側の絶縁膜11の下面から突出しためっき膜12Bとを除去することで、図10cに示すように、貫通電極12が形成される。上記めっき膜12Bの除去は、例えばCMPやエッチングなどによって行うことができる。なお、本工程では、金属層30Aに対してめっき膜12Bが選択的に除去されるようにエッチング液等の条件が設定されている。続いて、図10dに示すように、基板本体10の第1主面R1側及び第2主面R2側に形成された金属層30Aを除去する。これにより、第2絶縁層26の内壁面上のみに金属層30Aが残り、第2絶縁層26の内壁面を覆う金属層30が形成される。上記金属層30Aの除去は、例えばウェットエッチングやドライエッチングなどによって行うことができる。なお、本工程では、貫通電極12に対して金属層30Aが選択的に除去されるようにエッチング液等の条件が設定されている。以上の製造工程により、絶縁膜11と、第1電極22と、誘電体層23と、第2電極24と、第1絶縁層25と、第2絶縁層26と、金属層30とで順に覆われた貫通孔10X内に、貫通電極12が形成される。なお、その後の製造工程は、図6b~図8で説明した製造工程と略同様であるため、その説明を省略する。以上説明した実施形態によれば、第1実施形態の1~4の効果に加えて以下の効果を奏する。5貫通電極12と接し、その貫通電極12と基板本体10具体的には、基板本体10に積層された第2絶縁層26との密着性を向上させる金属層30を形成するようにした。これにより、絶縁膜11と、第1電極22と、誘電体層23と、第2電極24と、第1絶縁層25と、第2絶縁層26とで順に覆われた貫通孔10Xから貫通電極12が抜けることを抑制することができる。他の実施形態なお、上記各実施形態は、これを適宜変更した以下の態様にて実施することもできる。上記各実施形態におけるキャパシタ20は、第1電極22と誘電体層23と第2電極24とが積層されたキャパシタ部21と、第2電極24の側壁面を覆う絶縁層とを少なくとも含む構成であれば、その構成は特に限定されない。第1実施形態の第1変形例例えば図11に示す配線基板1Aのように、キャパシタ20における第2絶縁層26を省略した構成のキャパシタ20Aを採用するようにしてもよい。第1実施形態の第2変形例また、例えば図12に示す配線基板1Bのように、キャパシタ20における第1絶縁層25を省略した構成のキャパシタ20Bを採用するようにしてもよい。上記第2実施形態でも同様に、キャパシタ20における第1絶縁層25及び第2絶縁層26の何れか一方を省略するようにしてもよい。第2実施形態の第1変形例例えば図13に示す配線基板3Aのように、キャパシタ20における第2絶縁層26を省略した構成のキャパシタ20Aを採用し、そのキャパシタ20Aの第1絶縁層25の側壁面を覆うように金属層30を形成するようにしてもよい。第2実施形態の第2変形例また、例えば図14に示す配線基板3Bのように、キャパシタ20における第1絶縁層25を省略した構成のキャパシタ20Bを採用し、そのキャパシタ20Bの第2絶縁層26の側壁面を覆うように金属層30を形成するようにしてもよい。上記実施形態では、第1電極22となる金属層22Aと、誘電体層23となる誘電体層23Aと、第2電極24となる金属層24Aとを積層した後に、それら金属層22A、誘電体層23A及び金属層24Aをそれぞれパターニングするようにした。これに限らず、例えば基板本体10の第1主面R1側の絶縁膜11上に金属層22Aを形成し、その金属層22Aをパターニングして第1電極22を形成した後に、その第1電極22上に誘電体層23Aを形成するようにしてもよい。同様に、誘電体層23Aをパターニングして開口部23Xを有する誘電体層23を形成した後に、第2電極24となる金属層24Aを形成するようにしてもよい。なお、この場合、誘電体層23に対するアニール処理を、金属層24Aを形成する前に行ってもよい。上記実施形態における基板本体10上に形成される配線層とそれを覆う絶縁層の層数は特に限定されない。"