"誘電体を主材料とする略直方体状でありブロック正面とブロック背面との間に貫通する第1第2の貫通孔を備えるブロック本体と、前記第1第2の貫通孔の内面に形成される第1第2の内導体と、少なくとも前記ブロック正面を除きブロック外面に形成される外導体と、を備える誘電体同軸共振器ブロック、上面に前記誘電体同軸共振器ブロックを搭載する基板本体と、前記基板本体の上面に形成され前記外導体が接続される接地電極と、前記基板本体の上面に形成され前記第1の内導体に直列共振容量を介して接続される第1の信号伝送路と、前記基板本体の上面に形成され前記第2の内導体に直列共振容量を介して接続される第2の信号伝送路と、を備える基板、前記第1の信号伝送路と前記第2の信号伝送路との間に挿入される第1のインダクタ素子、前記第1の信号伝送路と前記接地電極との間に挿入される第2のインダクタ素子、および、前記第2の信号伝送路と前記接地電極との間に挿入される第3のインダクタ素子、を備える帯域除去フィルタ。前記直列共振容量として、前記第1第2の内導体と前記第1第2の信号伝送路との間に挿入される第1第2のキャパシタ素子を備える、請求項1に記載の帯域除去フィルタ。前記誘電体同軸共振器ブロックは、前記外導体から分離し、前記内導体の開放端近傍に対向し、少なくとも一部がブロック正面に形成される端子電極を備え、前記直列共振容量は前記端子電極と前記内導体との間に形成される、請求項1に記載の帯域除去フィルタ。前記信号伝送路は単層基板の上面に設けたコプレーナ型線路である、請求項1~3のいずれかに記載の帯域除去フィルタ。前記第1乃至第3のインダクタ素子は、チップインダクタまたはプリントインダクタである、請求項1~4のいずれかに記載の帯域除去フィルタ。従来構成では、誘電体同軸共振器R1,R2とキャパシタンスCe1,Ce2との値は誘電体同軸共振器ブロック102の構造によって定まり、また、キャパシタンスC3,C4の値は多層基板103の構造によって定まる。このため、フィルタ特性の調整のためには、インダクタ素子104を交換するか、誘電体同軸共振器ブロック102や多層基板103の構造を変更する必要があり、フィルタ特性の細緻な設定が難しかった。特に、信号除去帯域よりも低域側の通過帯域での特性を改善することが難しく、低域側通過帯域で反射や通過損失が大きくなり易い問題があった。そこで本発明は、フィルタ特性の細緻な設定が容易な帯域除去フィルタの提供を目的とする。この発明の帯域除去フィルタは、誘電体同軸共振器ブロック、基板、および第1乃至第3のインダクタ素子を備える。誘電体同軸共振器ブロックは、ブロック本体、第1第2の内導体、および外導体を備える。ブロック本体は誘電体を主材料とする略直方体状であり、ブロック正面とブロック背面との間に貫通する第1第2の貫通孔を備える。第1第2の内導体は、前記第1第2の貫通孔の内面に形成される。外導体は、前記ブロック正面を除くブロック外面に形成される。基板は、基板本体、接地電極、第1の信号伝送路、および第2の信号伝送路を備える。基板本体は上面に誘電体同軸共振器ブロックを搭載する。接地電極は、基板本体の上面に形成され、誘電体同軸共振器ブロックの外導体が接続される。第1の信号伝送路は基板本体の上面に形成され、第1の内導体に直列共振容量を介して接続される。第2の信号伝送路は基板本体の上面に形成され、第2の内導体に直列共振容量を介して接続される。第1のインダクタ素子は第1の信号伝送路と第2の信号伝送路との間に挿入される。第2のインダクタ素子は第1の信号伝送路と接地電極との間に挿入される。第3のインダクタ素子は第2の信号伝送路と接地電極との間に挿入される。この回路構成では、第1の内導体と外導体が第1の共振器を構成し、第2の内導体と外導体が第2の共振器を構成する。また、第1第2の信号伝送路等が接地電極とストレー容量を構成し、第1乃至第3のインダクタ素子とともに移相回路を構成する。そして、移相回路と第1第2の直列共振回路と直列共振容量とが帯域除去フィルタを構成する。このため、第1乃至第3のインダクタ素子のインダクタンス値を変更することにより、帯域除去フィルタのフィルタ特性を調整できる。特に、第2のインダクタ素子および第3のインダクタ素子を設けることにより、信号除去帯域よりも低域側での特性が改善でき、低域側通過帯域での反射や通過損失を小さくすることができる。上述の帯域除去フィルタにおいて、前記直列共振容量として、前記第1第2の内導体と前記第1第2の信号伝送路との間に挿入される第1第2のキャパシタ素子を備えると好適である。または、上述の誘電体同軸共振器ブロックは、外導体から分離し、内導体の開放端近傍に対向し、少なくとも一部がブロック正面に形成される端子電極を備え、前記直列共振容量は前記端子電極と前記内導体との間に形成されると好適である。これらの構成では、キャパシタ素子の交換や端子電極のブロック正面でのトリミングなどによって直列共振容量の調整を行える。したがって、信号除去帯域の周波数設定や特性調整が容易となる。上述の帯域除去フィルタにおいて、信号伝送路は単層基板の上面に設けたコプレーナ型線路であると好適である。この構成では、従来構成のような多層基板よりも回路面積や実装高さを抑制できる。上述の帯域除去フィルタにおいて、前記第1乃至第3のインダクタ素子は、チップインダクタまたはプリントインダクタであると好適である。これらの構成では、チップインダクタの交換やプリントインダクタのトリミングによってフィルタ特性の調整を容易に行える。この発明によれば、第1乃至第3のインダクタ素子のインダクタンス値を変更することにより、帯域除去フィルタのフィルタ特性を調整できる。特に、第2のインダクタ素子および第3のインダクタ素子を設けることにより、信号除去帯域よりも低域側での特性が改善でき、低域側通過帯域での反射や通過損失を小さくすることができる。《第1の実施形態》以下、第1の実施形態に係る帯域除去フィルタBEFとして、GPSに対応する1500MHz付近に減衰域、携帯通信網に対応する800MHz1900MHz帯に通過域を持ったBEFを例に説明する。図2Aは第1の実施形態に係るBEF1のモジュール構成を示す分解斜視図である。BEF1は誘電体同軸共振器ブロック2と基板3とインダクタ素子4、5,6とを備える。誘電体同軸共振器ブロック2は、ブロック本体2A、内導体2B、外導体2C、端子電極2D、および開放面電極2Eを備え、2つの1/4波長誘電体同軸共振器R1,R2を構成する。ブロック本体2Aは略直方体例えば、7×4×15mmに成形した誘電体材料からなり、ブロック正面とブロック背面との間を貫通する2つの貫通孔が形成されている。内導体2Bは貫通孔の内面に形成されている。外導体2Cは、ブロック正面を除くブロック外面に形成されている。端子電極2Dは、ブロック底面、ブロック側面、およびブロック正面に掛けて外導体2Cから分離して形成され、内導体2Bの開放端近傍に対向する。開放面電極2Eは、内導体2Bと接続してブロック正面に矩形状に形成されている。基板3は基板本体3A、接地電極3B、共振器接続電極3C、および、信号伝送路3D,3Eを備える。基板本体3Aは誘電体同軸共振器ブロック2を搭載する。接地電極3Bは、基板本体3Aの上面に形成され、誘電体同軸共振器ブロック2の外導体2Cと接続される。共振器接続電極3Cは、基板本体3Aの上面に形成され、誘電体同軸共振器ブロック2の端子電極2Dと接続される。信号伝送路3D,3Eは、基板本体3Aの上面に形成されるコプレーナ型線路であり、互いの先端部が間隔を隔てて配置されるとともに、それぞれ共振器接続電極3Cに接続される。インダクタ素子4は、信号伝送路3D,3Eの先端部の間に挿入される。インダクタ素子5は、信号伝送路3Dと接地電極3Bとの間に挿入される。インダクタ素子6は、信号伝送路3Eと接地電極3Bとの間に挿入される。なお、ここではインダクタ素子4,5,6としてチップインダクタを例示するが、インダクタ素子4,5,6としては空芯コイルやプリントコイルを採用してもよい。このようにBEF1は構成されていて、インダクタ素子4,5,6の交換により、それらのインダクタンス値を変更可能である。また、開放面電極2Eまたは端子電極2Dにおけるブロック正面に形成された領域のトリミングにより、それらの間のキャパシタンス値を変更可能である。図2Bは、BEF1の等価回路図である。BEF1は、入力端子INと出力端子OUTとの間に直列に接続されるインダクタンスL1を備える。入力端子INは前述の信号伝送路3Dの基端側に設けられ、出力端子OUTは信号伝送路3Eの基端側に設けられる。インダクタンスL1は前述のインダクタ素子4で構成される。入力端子INとインダクタンスL1との接続点は、キャパシタンスC3を介してグランドに接続されるとともに、キャパシタンスCe1直列共振容量と共振器R1との直列回路を介してグランドに接続される。また、出力端子OUTとインダクタンスL1との接続点は、キャパシタンスC4を介してグランドに接続されるとともに、キャパシタンスCe2直列共振容量と共振器R2との直列回路を介してグランドに接続される。なお、キャパシタンスCe1,Ce2は、前述の内導体2Bおよび開放面電極2Eと端子電極2Dとの間に構成される。キャパシタンスC3,C4は、信号伝送路3D,3E等のストレー容量で構成される。キャパシタンスC3,C4とインダクタンスL1,L2,L3は移相回路として機能し、共振器R1,R2とキャパシタンスCe1,Ce2とは直列共振回路として機能する。この回路構成では、インダクタンスL1,L2,L3やキャパシタンスCe1,Ce2を変更することが容易であり、BEF1のフィルタ特性の調整も容易である。《比較試験1》ここで、BEF1のフィルタ特性に対してのインダクタンスL2,L3の有無の影響について説明する。図3Aは、BEF1の反射特性についてL2,L3の有無による変化を説明する図であり、図3Bは、BEF1の通過特性についてL2,L3の有無による変化を説明する図である。各図中、L2,L3を有する本願構成を実線で示し、L2,L3を省いた比較構成を破線で示している。図3Aに示す反射特性において、本願構成は、信号除去帯域1500MHz付近、低域側の信号通過帯域800MHz付近、高域側の信号通過帯域1900MHz付近、それぞれにS21が極小化する極を設定できた。一方、比較構成は、S21が極小化する極を信号除去帯域に設定できても、低域側の信号通過帯域から極が大きく低域側に外れ、高域側の信号通過帯域における極も低域側にずれたものにしか設定できなかった。また図3Bに示す通過特性において、信号除去帯域1500MHz付近では本願構成および比較構成はいずれもS11が極小化する極を持った。また、高域側の信号通過帯域1900MHz付近では、本願構成と比較構成とはいずれも同程度の通過特性を実現できた。しかしながら、低域側の信号通過帯域800MHz付近では、本願構成のほうが比較構成よりも減衰量が小さく、より良好な通過特性を実現できた。これらのことから、本願構成のようにL2,L3を設けることにより、反射特性および通過特性において、信号除去帯域よりも低域側の信号通過帯域での特性改善が可能になることが確認できる。《比較試験2》次に、BEF1のフィルタ特性に対してのインダクタンスL2,L3のインダクタンス値の増減による影響について説明する。図4Aは、BEF1の反射特性についてL2,L3のインダクタンス値の増減による変化を説明する図であり、図4Bは、BEF1の通過特性についてL2,L3のインダクタンス値の増減による変化を説明する図である。各図中、前述の本願構成と同じインダクタンス値の実施例1を実線で示し、インダクタンス値を10増加させた実施例2を破線で示し、インダクタンス値を10減少させた実施例3を一点鎖線で示している。図4Aに示す反射特性において、いずれの実施例も信号除去帯域1500MHz付近、低域側の信号通過帯域800MHz付近、高域側の信号通過帯域1900MHz付近、それぞれにS21が極小化する極を設定できた。そして、信号除去帯域の極はインダクタンス値の増減によっても周波数変化が生じなかったが、低域側の極および高域側の極はインダクタンス値を増加させることで低域側への周波数変化が生じ、インダクタンス値を減少させることで高域側への周波数変化が生じた。このため、インダクタンスL2,L3を設け、それらのインダクタンス値の調整によって、BEF1の高域側および低域側の信号通過帯域での反射特性を調整可能なことが確認できる。図4Bに示す反射特性において、いずれの実施例も信号除去帯域1500MHz付近にS11が極小化する極を設定できた。そして、低域側の信号通過帯域800MHz付近および高域側の信号通過帯域1900MHz付近では、減衰量の変化が殆どない良好な通過特性を実現できた。このため、インダクタンスL2,L3を設け、それらのインダクタンス値の調整を行っても、BEF1の通過特性を良好に維持可能なことが確認できる。《比較試験3》次に、BEF1のフィルタ特性に対してのキャパシタンスCe1,Ce2のキャパシタンス値の増減による影響について説明する。図5Aは、BEF1の反射特性についてCe1,Ce2のキャパシタンス値の増減による変化を説明する図であり、図4Bは、BEF1の通過特性についてCe1,Ce2のキャパシタンス値の増減による変化を説明する図である。各図中、比較試験1の本願構成と同じキャパシタンス値の実施例4を実線で示し、キャパシタンス値を10増加させた実施例5を破線で示し、キャパシタンス値を10減少させた実施例6を一点鎖線で示している。図5Aに示す反射特性において、いずれの実施例も信号除去帯域1500MHz付近、低域側の信号通過帯域800MHz付近、高域側の信号通過帯域1900MHz付近、それぞれにS21が極小化する極を設定できた。高域側の極は、キャパシタンス値の増減によってもあまり周波数が変化しなかった。一方、低域側の極および信号除去帯域の極は、キャパシタンス値を増加させる実施例5では実施例4よりも低域側にずれ、キャパシタンス値を減少させる実施例6では実施例4よりも高域側にずれた。このことから、開放面電極や端子電極をトリミング可能に構成することによって、BEF1の低域側の信号通過帯域および信号除去帯域の反射特性を調整可能なことが確認できる。図5Bに示す反射特性において、いずれの実施例も低域側の信号通過帯域800MHz付近および高域側の信号通過帯域1900MHz付近では、減衰量の変化が殆どない良好な通過特性を実現できた。そして信号除去帯域1500MHz付近における極は、キャパシタンス値を増加させる実施例5では実施例4よりも低域側にずれ、キャパシタンス値を減少させる実施例6では実施例4よりも高域側にずれた。このため、開放面電極や端子電極をトリミング可能に構成することによって、BEF1の低域側や高域側の信号通過帯域の通過特性を良好に維持したまま、信号除去帯域の周波数を調整可能なことが確認できる。以上に説明した各比較試験からわかるように、インダクタンスL2,L3やキャパシタンスCe1,Ce2を調整可能な本願構成では、BEF1の反射特性や通過特性を高い自由度で設定することが可能であるといえる。《第2の実施形態》次に、第2の実施形態に係る帯域除去フィルタを説明する。図6は第2の実施形態に係るBEF11のモジュール構成を示す分解斜視図である。BEF11は誘電体同軸共振器ブロック12と基板13とインダクタ素子4、5,6と、キャパシタ素子17,18とを備える。誘電体同軸共振器ブロック12は、ブロック本体2A、内導体2B、外導体2C、端子電極12D、および開放面電極12Eを備え、2つの1/4波長誘電体同軸共振器R1,R2を構成する。端子電極12Dは、ブロック底面に外導体2Cから分離して形成される。開放面電極12Eは、内導体2Bと接続するとともに端子電極12Dと接続してブロック正面に形成されている。基板13は基板本体3A、接地電極3B、共振器接続電極3C、および、信号伝送路13D,13Eを備える。信号伝送路13D,13Eは、基板本体3Aの上面に形成され、互いの先端部が間隔を隔てて配置されるとともに、共振器接続電極3Cからも間隔を隔てるように分離して形成される。キャパシタ素子17,18は、信号伝送路13D,13Eと共振器接続電極3Cとの間に挿入される。この実施形態のBEF11では、キャパシタンスCe1,Ce2をチップ型のキャパシタ素子で構成するため、インダクタ素子4,5,6と同様にチップ交換によって、それらのキャパシタンス値を変更可能である。以上の実施形態で示したように本発明は実施できるが、本発明はその他にも多様な構成で実施することができる。例えば2段の直列共振回路を構成する他、3段や4段などさらに多くの段数の直列共振回路を構成するようにすることもできる。"