"光入射に応じて電荷を発生し且つ平面形状が二つの長辺と二つの短辺とによって形作られる略矩形状を成す光感応領域と、前記光感応領域に対して前記光感応領域の平面形状を成す長辺に平行な所定の方向に沿って高くされた電位勾配を形成する電位勾配形成領域と、をそれぞれ有すると共に、前記所定の方向に交差する方向に沿うように併置された複数の光電変換部と、前記光電変換部にそれぞれ対応し且つ前記光感応領域の平面形状を成す他方の短辺側に配置され、対応する光電変換部の光感応領域で発生した電荷を蓄積する複数の電荷蓄積部と、前記複数の電荷蓄積部からそれぞれ転送された電荷を取得し、前記所定の方向に交差する前記方向に転送して出力する電荷出力部と、を備え、前記電荷蓄積部は、前記所定の方向に沿って配置されると共に前記所定の方向に向かってポテンシャルを高くするように所定の電位がそれぞれ与えられる少なくとも二つのゲート電極を有することを特徴とする固体撮像装置。光入射に応じて電荷を発生し且つ平面形状が二つの長辺と二つの短辺とによって形作られる略矩形状を成す光感応領域と、前記光感応領域に対して前記光感応領域の平面形状を成す長辺に平行な所定の方向に沿って高くされた電位勾配を形成する電位勾配形成領域と、をそれぞれ有すると共に、前記所定の方向に交差する方向に沿うように併置された複数の光電変換部と、前記光電変換部にそれぞれ対応し且つ前記光感応領域の平面形状を成す他方の短辺側に配置され、対応する光電変換部の光感応領域で発生した電荷を蓄積する複数の電荷蓄積部と、前記複数の電荷蓄積部からそれぞれ転送された電荷を取得し、前記所定の方向に交差する前記方向に転送して出力する電荷出力部と、を備え、前記電荷蓄積部は、前記所定の方向に沿って配置されると共に前記所定の方向に高くされる所定の電位がそれぞれ与えられる少なくとも二つのゲート電極を有することを特徴とする固体撮像装置。ところで、近年、特にSD-OCT光断層撮像装置などの医療用途に向けた固体撮像装置に対し、ダイナミックレンジの向上と検診時間の低減の両立が求められている。ダイナミックレンジは、各電荷蓄積部の飽和電荷量を増大することにより、大きくすることができる。検診時間は、ラインレートを高速化することにより、低減することができる。しかしながら、飽和電荷量の増大とラインレートの高速化は、いわゆるトレードオフの関係にある。すなわち、飽和電荷量を増大するために、光感応領域を広くして発生する電荷を増やそうとすると、光感応領域から排出された電荷を蓄積する電荷蓄積部の面積も広くする必要がある。電荷蓄積部の面積を広くする場合、所定の方向に交差する方向の長さは画素ピッチで制約されるため、所定の方向の長さを長くしなければならない。電荷蓄積部を所定の方向に長くすると、電荷蓄積部内での電荷の転送に時間がかかり、ラインレートが低くなってしまう。本発明は上述の点に鑑みてなされたもので、ラインレートを犠牲にすることなく、飽和電荷量を高めることが可能な固体撮像装置を提供することを目的とする。本発明に係る固体撮像装置は、光入射に応じて電荷を発生し且つ平面形状が二つの長辺と二つの短辺とによって形作られる略矩形状を成す光感応領域と、光感応領域に対して光感応領域の平面形状を成す長辺に平行な所定の方向に沿って高くされた電位勾配を形成する電位勾配形成領域と、をそれぞれ有すると共に、所定の方向に交差する方向に沿うように併置された複数の光電変換部と、光電変換部にそれぞれ対応し且つ光感応領域の平面形状を成す他方の短辺側に配置され、対応する光電変換部の光感応領域で発生した電荷を蓄積する複数の電荷蓄積部と、複数の電荷蓄積部からそれぞれ転送された電荷を取得し、所定の方向に交差する方向に転送して出力する電荷出力部と、を備え、電荷蓄積部は、所定の方向に沿って配置されると共に所定の方向に向かってポテンシャルを高くするように所定の電位がそれぞれ与えられる少なくとも二つのゲート電極を有することを特徴とする。本発明に係る固体撮像装置では、各電荷蓄積部において、所定の方向に向かって高くされたポテンシャルの高低差が生じることとなる。このため、電荷は、このポテンシャルの高低差に支配されて移動することになり、電荷蓄積部における電荷の転送速度が高速化する。よって、飽和電荷量を高めるために電荷蓄積部の所定の方向での長さを長く設定したとしても、電荷蓄積部内での電荷の転送時間が長くなるのが抑制され、ラインレートが低くなることを防ぐことができる。本発明に係る固体撮像装置は、光入射に応じて電荷を発生し且つ平面形状が二つの長辺と二つの短辺とによって形作られる略矩形状を成す光感応領域と、光感応領域に対して光感応領域の平面形状を成す長辺に平行な所定の方向に沿って高くされた電位勾配を形成する電位勾配形成領域と、をそれぞれ有すると共に、所定の方向に交差する方向に沿うように併置された複数の光電変換部と、光電変換部にそれぞれ対応し且つ光感応領域の平面形状を成す他方の短辺側に配置され、対応する光電変換部の光感応領域で発生した電荷を蓄積する複数の電荷蓄積部と、複数の電荷蓄積部からそれぞれ転送された電荷を取得し、所定の方向に交差する方向に転送して出力する電荷出力部と、を備え、電荷蓄積部は、所定の方向に沿って配置されると共に所定の方向に高くされる所定の電位がそれぞれ与えられる少なくとも二つのゲート電極を有することを特徴とする。本発明に係る固体撮像装置では、電荷蓄積部の少なくとも二つのゲート電極に所定の方向に向かって高くされる所定の電位がそれぞれ与えられるため、各電荷蓄積部において、所定の方向に向かって高くされたポテンシャルの高低差が生じることとなる。このため、電荷は、このポテンシャルの高低差に支配されて移動することになり、電荷蓄積部における電荷の転送速度が高速化する。よって、飽和電荷量を高めるために電荷蓄積部の所定の方向での長さを長く設定したとしても、電荷蓄積部内での電荷の転送時間が長くなるのが抑制され、ラインレートが低くなることを防ぐことができる。本発明によれば、ラインレートを犠牲にすることなく、飽和電荷量を高めることが可能な固体撮像装置を提供することができる。以下、添付図面を参照して、本発明の好適な実施形態について詳細に説明する。なお、説明において、同一要素又は同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。図1は、本実施形態に係る固体撮像装置の構成を示す図である。図2は、図1におけるII―II線に沿った断面構成を説明するための図である。本実施形態に係る固体撮像装置1は、図1に示されるように、複数の光電変換部3と、複数のバッファゲート部5と、複数の転送部7と、電荷出力部としてのシフトレジスタ9と、を備えている。各光電変換部3は、光感応領域15と、電位勾配形成領域17と、を有している。光感応領域15は、光の入射に感応して、入射光強度に応じた電荷を発生する。電位勾配形成領域17は、光感応領域15に対して、光感応領域15の平面形状を成す一方の短辺側から他方の短辺側に向かう第1の方向光感応領域15の長辺方向に沿う方向に沿って高くされた電位勾配を形成する。電位勾配形成領域17により、光感応領域15に発生した電荷は、光感応領域15の他方の短辺側から排出される。光感応領域15の平面形状は、二つの長辺と二つの短辺とによって形作られる略矩形状を成している。複数の光電変換部3は、上記第1の方向に交差例えば、直交する方向に沿うように併置されて、一次元方向にアレイ状に配置されている。複数の光電変換部3は、光感応領域15の短辺方向に沿う方向に併置されている。本実施形態では、光感応領域15の長辺方向での長さは、例えば1mm程度に設定され、光感応領域15の短辺方向での長さは例えば24μm程度に設定されている。各バッファゲート部5は、光電変換部3にそれぞれ対応し且つ光感応領域15の平面形状を成す他方の短辺側に配置されている。すなわち、複数のバッファゲート部5は、光感応領域15の平面形状を成す他方の短辺側に、上記第1の方向に交差する方向光感応領域15の短辺方向に沿う方向に併置されている。バッファゲート部5は、光電変換部3光感応領域15と転送部7とを仕切る。本実施形態では、バッファゲート部5には、電位勾配形成領域17によって光感応領域15から排出された電荷が蓄積される。隣り合うバッファゲート部5の間には、アイソレーション領域18が配置されており、バッファゲート部5の間における電気的な分離を実現している。本実施形態における各バッファゲート部5は、第1のバッファゲート部5aと第2のバッファゲート部5bから構成される。バッファゲート部5内では、第1のバッファゲート部5aが光感応領域15と第1の方向に隣接して配置され、さらに当該第1のバッファゲート部5aと第1の方向に隣接して第2のバッファゲート部5bが配置される。第1のバッファゲート部5aと第2のバッファゲート部を合わせたバッファゲート部5の第1の方向での長さは例えば、32μm程度に設定されている。第1のバッファゲート部5aと第2のバッファゲート部5bは、それぞれ異なる電圧が印加されるゲート電極後述する電極53及び電極54と、その下方に形成された半導体領域後述するn型半導体層33及びn型半導体層34とによって構成され、電荷転送時には、第1のバッファゲート部5aのゲート電極に印加される電圧が第2のバッファゲート部5bのゲート電極に印加される電圧よりも低くなるように電圧が印加される。本実施形態では、第1のバッファゲート部5aと第2のバッファゲート部5bの半導体領域の不純物濃度が同一であって、第1のバッファゲート部5aのゲート電極に印加される電圧が第2のバッファゲート部5bのゲート電極に印加される電圧より、例えば1V程度低く印加されている。この結果、ゲート電極下に形成される電位ポテンシャルが第1のバッファゲート部5aから第2のバッファゲート部5bになる境界面で階段状に高くなる。各転送部7は、バッファゲート部5にそれぞれ対応し且つバッファゲート部5とシフトレジスタ9との間に配置されている。すなわち、複数の転送部7は、光感応領域15の平面形状を成す他方の短辺側に、上記第1の方向に交差する方向に併置されている。転送部7は、バッファゲート部5に蓄積されている電荷を取得し、取得した電荷をシフトレジスタ9に向けて転送する。隣り合う転送部7の間には、アイソレーション領域18が配置されており、転送部7の間における電気的な分離を実現している。シフトレジスタ9は、光感応領域15の平面形状を成す他方の短辺側に配置されている。シフトレジスタ9は、転送部7からそれぞれ転送された電荷を受け取り、第1の方向に交差する上記方向に転送して、アンプ部23に順次出力する。シフトレジスタ9から出力された電荷は、アンプ部23によって電圧に変換され、第1の方向に交差する上記方向に併置された光電変換部3光感応領域15毎の電圧として固体撮像装置1の外部に出力される。複数の光電変換部3、複数の第1のバッファゲート部5a、複数の第2のバッファゲート部5b、複数の転送部7、シフトレジスタ9、図2に示されるように、半導体基板30上に形成される。半導体基板30は、半導体基板30の基体となるp型半導体層31と、p型半導体層31の一方面側に形成されたn型半導体層32,33,34,36,38、n-型半導体層35,37及びp型半導体層40と、を含んでいる。なお、本実施形態では、半導体としてSiを用いており、高不純物濃度とは例えば不純物濃度が1×1017cm-3程度以上のことであって、を導電型に付けて示し、低不純物濃度とは不純物濃度が1×1015cm-3程度以下であって-を導電型に付けて示すものとする。n型不純物としては砒素やリンなどがあり、p型不純物としては硼素などがある。p型半導体層31とn型半導体層32とはpn接合を形成しており、n型半導体層32により、光の入射により電荷を発生する光感応領域15が構成されることとなる。n型半導体層32は、平面視で、二つの長辺と二つの短辺とによって形作られる略矩形状を成している。n型半導体層32は、上記第1の方向すなわち、n型半導体層32の平面形状を成す一方の短辺側から他方の短辺側に向かう、n型半導体層32の長辺方向に沿う方向に交差する方向に沿うように併置されて、一次元方向にアレイ状に配置されている。各n型半導体層32は、n型半導体層32の短辺方向に沿う方向に併置されている。上記アイソレーション領域は、p型半導体層により構成できる。n型半導体層32に対して、電極51が配置されている。電極51は、光を透過する材料、例えば、ポリシリコン膜からなり、絶縁層図示せずを介してn型半導体層32上に形成されている。電極51により、電位勾配形成領域17が構成されることとなる。電極51は、上記第1の方向に交差する方向に沿うように併置されている複数のn型半導体層32にわたるように、上記第1の方向に交差する方向に連続して伸びて形成されていてもよい。もちろん、電極51は、n型半導体層32ごとに形成されていてもよい。電極51は、いわゆる抵抗性ゲートを構成しており、n型半導体層32の平面形状を成す一方の短辺側から他方の短辺側に向かう方向上記第1の方向に伸びて形成されている。電極51は、両端に定電位差を与えることにより、当該電極51の第1の方向での電気抵抗成分に応じた電位勾配、すなわち上記第1の方向に沿って高くされた電位勾配を形成する。電極51の一端には制御回路図示せずから信号MGLが与えられ、電極51の他端には制御回路図示せずから信号MGHが与えられる。信号MGLがLレベルであると共にMGHがHレベルであると、n型半導体層32において上記第1の方向に沿って高くされる電位勾配が形成されるようになっている。電極51と第1の方向に隣接して、電極53、更に電極53と第1の方向に隣接して電極54が配置されている。電極53及び電極54は、絶縁層図示せずを介して、n型半導体層33、34にそれぞれ形成されている。n型半導体層33は、n型半導体層32の平面形状を成す他方の短辺側に配置されており、n型半導体層34は、n型半導体層33の平面形状を成す他方の短辺側に配置されている。電極53及び54は、例えば、ポリシリコン膜からなる。電極53及び電極54には、制御回路図示せずから信号BG1、BG2がそれぞれ与えられる。電極53及び電極53下のn型半導体層33によって、第1のバッファゲート部5aが構成され、電極54及び電極54下のn型半導体層34によって、第2のバッファゲート部5bが構成されることとなる。電極54と第1の方向に隣接して、転送電極55,56が配置されている。転送電極55,56は、絶縁層図示せずを介して、n-型半導体層35及びn型半導体層36上にそれぞれ形成されている。n-型半導体層35及びn型半導体層36は、n型半導体層34と第1の方向に隣接して配置されている。転送電極55,56は、例えば、ポリシリコン膜からなる。転送電極55,56には、制御回路図示せずから信号TGが与えられる。転送電極55,56及び転送電極55,56下のn-型半導体層35及びn型半導体層36によって、転送部7が構成されることとなる。転送電極56と第1の方向に隣接して、転送電極57が配置されている。転送電極57は、絶縁層図示せずを介して、n-型半導体層37及びn型半導体層38上にそれぞれ形成されている。n-型半導体層37及びn型半導体層38は、n型半導体層36と第1の方向に隣接して配置されている。転送電極57は、例えば、ポリシリコン膜からなる。転送電極57には、制御回路図示せずから信号P1Hが与えられる。転送電極57及び転送電極57下のn-型半導体層37及びn型半導体層38によって、シフトレジスタ9が構成されることとなる。p型半導体層40は、n型半導体層32,33,36,38、及びn-型半導体層35,37を、半導体基板30の他の部分から電気的に分離している。上述した各絶縁層は、光を透過する材料、例えば、シリコン酸化膜からなる。n型半導体層32を除く、n型半導体層33,36,38、n-型半導体層35,37第1のバッファゲート部5a、第2のバッファゲート部5b、転送部7、シフトレジスタ9は、不要な電荷が生じるのを防ぐために、遮光部材を配置するなどして、遮光されていることが好ましい。図3にバッファゲート部5の構成を示す模式図を示す。各バッファゲート部5は、各光感応領域15の平面形状を成す他方の短辺側に配置されている。各光感応領域15で発生した電荷は、図3内のAの方向に転送され、バッファゲート部5に蓄積される。上述したようにバッファゲート部5は、第1のバッファゲート部5aと当該第1のバッファゲート部5aの第1の方向に隣接した第2のバッファゲート部5bからなる。当該バッファゲート部5と第1の方向に交差する方向に隣接してオーバーフローゲートOFG19が配置されている。オーバーフローゲート19の第1の方向に交差する方向に隣接して、ゲートトランジスタにより構成されるオーバーフロードレインOFD20が配置されている。このような構成により、バッファゲート部5にて当該バッファゲート部5の蓄積容量を超える電荷が発生した際に、蓄積容量を超えた分の電荷を図3内のBの方向に排出できる。これにより、蓄積容量を超えたバッファゲート部5から溢れた電荷が他のバッファゲート部5へ漏れ出すブルーミング等の不都合が防止される。続いて、図4及び図5に基づいて、固体撮像装置1における動作を説明する。図4は、本実施形態に係る固体撮像装置1において、電極51~60に入力される各信号MGL,MGH,BG1,BG2,TG,P1Hのタイミングチャートである。図5a~cは、図4における各時刻t1~t3での電荷の蓄積及び排出動作を説明するためのポテンシャル図である。ところで、n型の半導体では正にイオン化したドナーが存在し、p型の半導体では負にイオン化したアクセプターが存在する。半導体におけるポテンシャルは、p型よりもn型の方が高くなる。換言すれば、エネルギーバンド図におけるポテンシャルは、下向きがポテンシャルの正方向となるため、n型の半導体におけるポテンシャルは、エネルギーバンド図においてはp型の半導体のポテンシャルよりも深くなり高くなり、エネルギー準位は低くなる。また、各電極に正電位を印加すると、電極直下の半導体領域のポテンシャルが深くなる正方向に大きくなる。各電極に印加される正電位の大きさを小さくすると、対応する電極直下の半導体領域のポテンシャルが浅くなる正方向に小さくなる。図4に示されるように、時刻t1にて、信号MGHがHレベルであると、n型半導体層32において上記第1の方向に沿って高くされる電位勾配が形成されている。ポテンシャルφ32は、n型半導体層33側に向けて深くなるように傾斜し、ポテンシャルφ32に勾配が形成されている図5a参照。信号MGL,BG1,TG,P1HがLレベルであり、信号MGH,BG2がHレベルであると、n型半導体層33のポテンシャルφ33及びn型半導体層34のポテンシャルφ34は、n-型半導体層35のポテンシャルφ35より深いことから、ポテンシャルφ33,φ34の井戸が形成されている図5a参照。この状態で、n型半導体層32に光が入射して電荷が発生していると、発生した電荷は、ポテンシャルφ33,φ34の井戸内に蓄積される。ポテンシャルφ33,φ34には、電荷量QLが蓄積されている。なお、φ33及びφ34は、図6にも示されるように、φ34がφ33より深くなるように、BG1,BG2が与えられる。時刻t2にて、信号TGがHレベルであると、n-型半導体層35及びn型半導体層36の各ポテンシャルφ35,φ36が深くなり、ポテンシャルφ36の井戸が形成されている。ポテンシャルφ33,φ34の井戸に蓄積されていた電荷は、ポテンシャルφ36の井戸内に転送される。ポテンシャルφ36には、電荷量QLが蓄積されている。時刻t3にて、信号TGがLレベルであると、ポテンシャルφ35,φ36は浅くなる。これにより、ポテンシャルφ33,φ34の井戸が形成される。また、時刻t3にて、信号P1HがHレベルであると、n-型半導体層37のポテンシャルφ37は深くなり、ポテンシャルφ37の井戸が形成されている。ポテンシャルφ36の井戸内に蓄積されていた電荷はポテンシャルφ38の井戸内に転送される。ポテンシャルφ38には、電荷量QLが蓄積されている。この後、電荷量QLの電荷は、電荷転送期間TPの間において、上記第1の方向に交差する方向に順次転送されて、アンプ部23に出力されることとなる。図3での図示は省略するが、電荷転送期間TPでは、電荷量QLを上記第1の方向に交差する方向に転送するための信号が信号P1Hとして与えられる。以上のように、本実施形態では、バッファゲート部5の電極53と電極54とに、電荷の転送方向上記第1の方向に向かって高くされる所定の電位がそれぞれ与えられるため、電極53と電極54との下に形成されるポテンシャルは、電荷の転送方向上記第1の方向に向かって階段状に高くなる高低差が形成される。このため、電荷は、このポテンシャルの高低差に支配されて移動することになり、バッファゲート部5における電荷の転送速度が高速化する。よって、飽和電荷量を高めるためにバッファゲート部5の上記第1の方向での長さを長く設定したとしても、バッファゲート部5内での電荷の転送時間が長くなるのが抑制されて、ラインレートが低くなることを防ぐことができる。続いて、図7及び図8に基づきバッファゲート部5における電荷の読出し速度高速化の検証結果について説明する。ここでは、バッファゲート部5の電荷の転送方向上記第1の方向での長さが32μmに設定されている。図7は、バッファゲート部5内で電位差を設けない、すなわち一つの電極でバッファゲート部5を構成した場合の固体撮像装置1の電気的特性のシミュレーション結果を示す線図である。aは、横軸をバッファゲート部5の光電変換部側の端面からの第1の方向への距離、左の縦軸を電位ポテンシャル、右の縦軸を電場とした、第1の方向に沿った電場C1、電位D1の変化を示している。bは、横軸をバッファゲート部5の光電変換部側の端面からの第1の方向への距離、縦軸を転送時間とした、バッファゲート部5における第1の方向への電荷の転送時間T1を示し、電荷がバッファゲート部5内を転送するのに費やされた時間を遷移時間F1とした。図7aに示すように、一つの電極でバッファゲート部5を構成した場合電位差を設けない場合、の第1の方向における電場C1はバッファゲート部5の中央部で最も弱くなる。その理由は、バッファゲート部5に隣接する光電変換部3及び転送部7以下、隣接部の近傍ではバッファゲート部5が隣接部の電極からのフリンジング電界を受けて第1の方向における電場C1が十分得られるが、隣接部の電極から最も離れた中央部ではこのフリンジング電界が弱くなるためである。また電位D1は、隣接部の電極の近傍では急激に変化しているが、バッファゲート部5の中央部での電位D1の変化はほとんど見られない。すなわち、ポテンシャルの高低差が生じない。この場合の遷移時間F1は、図7bに示すように、約0.8μsとなった。一方、図8は、バッファゲート部5内で電位差を設けた場合の固体撮像装置1の電気的特性のシミュレーション結果を示す線図である。図7と同様にaには、第1の方向に沿った電場C2、電位D2の変化を示している。bには、バッファゲート部5における第1の方向への電荷の転送時間T2を示し、電荷がバッファゲート部5を転送するのに費やされた時間を遷移時間F2とした。図8aに示すように、二つの電極でバッファゲート部5を構成した場合、バッファゲート部5の中央部において電位D2が階段状に深くなるように電位差が設けられバッファゲート部5が2分割される。この場合の遷移時間F2は、bに示すように約0.025μsと、遷移時間F1に比べて、約1/40高速化した。本実施形態では、バッファゲート部5に蓄積された電荷は、転送部7に取得されて、第1の方向に転送される。そして各転送部7から転送された電荷は、シフトレジスタ9により、上記第1の方向に交差する方向に転送されて出力される。複数の光電変換部3から転送された電荷は、シフトレジスタ9により取得されて上記第1の方向に交差する方向に転送される。この結果、固体撮像装置1においては、一次元画像を得るための信号処理をあらためて実行する必要はなく、画像処理の煩雑化を防ぐことができる。以上、本発明の好適な実施形態について説明してきたが、本発明は必ずしも上述した実施形態に限定されるものではなく、その要旨を逸脱しない範囲で様々な変更が可能である。例えば、本実施形態では、さらにオールリセットゲートARG21及びオールリセットドレインAGD22を併置してもよい。この場合、オールリセットゲート21及びオールリセットドレイン22は、図9に示すように、光感応領域15の平面形状を成す他方の長辺側にそれぞれ併置されていることが好ましい。すなわち、光感応領域15と第1の方向に交差する方向に隣接してオールリセットゲート21が併置され、オールリセットゲート21と第1の方向に交差する方向に隣接してオールリセットドレイン22が併置されていることが好ましい。このような構成によれば、光感応領域15の電荷をリセットする場合、光感応領域15で発生した電荷は図9内のGの方向に移動するため、僅かな移動距離一般に画素ピッチの10~24μm程度でオールリセットゲート21、オールリセットドレイン22に到達できるので、リセットに要する時間が短縮化できる。なお、オーバーフローゲート19、オーバーフロードレイン20を用いて光感応領域15の電荷をリセットすることも可能であるが、光感応領域15で発生した電荷がバッファゲート5を経由して移動図9内のA及びBする必要があるため、リセットに要する時間が長くなる。本実施形態では、バッファゲート部5は、第1のバッファゲート部5aと第2のバッファゲート部5bの2段で構成されているが、バッファゲート部5を3段以上の電位が異なる段で構成しても良い。バッファゲート部5を3段以上で構成した場合にも、第1の方向に沿って電位が階段上に高くなるようにすればよい。この場合も、各バッファゲート部5において、電荷の転送方向上記第1の方向に向かって階段状に高くなるポテンシャルの高低差が生じる。このため、電荷は、ポテンシャルの高低差電位差に支配されて移動することになり、バッファゲート部5における電荷の転送速度が高速化する。さらに、バッファゲート部5は、光電変換部3の電位勾配形成領域17のようにいわゆる抵抗性ゲートで構成してもよい。この構成では、電極両端に定電位差を与えることにより、当該電極の第1の方向での電気抵抗成分に応じた電位勾配、すなわち上記第1の方向に沿って高くされた電位勾配が形成される。この場合、各バッファゲート部5において、電荷の転送方向上記第1の方向に向かって徐々に高くなるポテンシャルの高低差が生じる。このため、電荷は、ポテンシャルの高低差電位差に支配されて移動することになり、バッファゲート部5における電荷の転送速度が高速化する。"