"共通端子に対して複数の個別端子を切り替えて接続するスイッチ素子と、一つの通信帯域における送信信号と受信信号とを分波するデュプレクサと、前記スイッチ素子および前記デュプレクサが天面に実装され、底面に外部接続ポート用の電極が形成され、内層に高周波モジュールを構成する所定の電極パターンが形成された積層体と、を備える高周波モジュールであって、前記積層体の天面に実装される表面実装型の回路素子をさらに備え、前記送信信号の伝送経路とは異なる箇所に接続される前記表面実装型の回路素子を、前記スイッチ素子と前記デュプレクサとの間に実装した、高周波モジュール。請求項1に記載の高周波モジュールであって、前記デュプレクサは、積層方向に沿って見た形状が略四角形であり、各側辺の近傍に送信信号入力端子と共通端子と受信信号出力端子がそれぞれ形成されており、前記送信信号入力端子および前記共通端子が近接する側辺と異なる側辺が前記スイッチ素子側になるように、実装されている、高周波モジュール。請求項2に記載の高周波モジュールであって、前記デュプレクサは、前記送信信号入力端子が近接する側辺が前記スイッチ素子側と反対側になるように、実装されている、高周波モジュール。請求項1乃至請求項3のいずれか一項に記載の高周波モジュールであって、前記外部接続ポート用の電極は、前記送信信号を外部から入力する送信信号入力ポート用の電極を含み、前記送信信号入力端子と前記送信信号入力ポート用の電極とは、前記積層体を平面視した状態で、少なくとも一部が重なるように、前記デュプレクサが実装されている、高周波モジュール。請求項4に記載の高周波モジュールであって、前記送信信号入力端子が実装される電極と前記送信信号入力ポート用の電極とは、前記積層体の積層方向に沿って形成されたビア電極のみによって接続されている、高周波モジュール。請求項1乃至請求項5のいずれか一項に記載の高周波モジュールであって、前記スイッチ素子は、駆動電圧および制御電圧が印加される複数の電源系端子を備え、前記外部接続ポート用の電極は、前記駆動電圧、前記制御電圧をそれぞれ入力する複数の電源系入力ポート用の電極を備え、前記スイッチ素子と前記デュプレクサとの間に実装される回路素子は、前記複数の電源系端子と前記複数の電源系入力ポート用電極との間に接続される抵抗素子もしくはコイル部品である、高周波モジュール。請求項6に記載の高周波モジュールであって、前記抵抗素子もしくは前記コイル部品は、前記電源系入力ポート用電極と接続する側の端部が前記デュプレクサ側となるように、実装されている、高周波モジュール。請求項1乃至請求項7のいずれか一項に記載の高周波モジュールであって、前記スイッチ素子と前記デュプレクサとの間に実装される回路素子は、前記デュプレクサを含む受信信号伝送経路とは、異なる受信信号伝送経路に接続された整合用素子である、高周波モジュール。請求項8に記載の高周波モジュールであって、前記整合用素子は、一方端がグランドに接続し、該一方端が前記デュプレクサ側となるように、実装されている、高周波モジュール。請求項1乃至請求項9のいずれか一項に記載の高周波モジュールであって、前記デュプレクサは、前記スイッチ素子に対して、前記電源系端子が配設された側と反対側に実装されている、高周波モジュール。現在、通信機器の小型化に伴い、高周波モジュールも小型化が要求されている。このため、特許文献1に示すように、デュプレクサとスイッチ素子とを近接させて実装しなければならない場合が生じる。しかしながら、デュプレクサには、ハイパワーの送信信号が入力されるので、デュプレクサからスイッチ素子側に送信信号の一部が漏洩するという問題が生じることがある。特に、スイッチ素子に駆動電圧および制御電圧を印加するための電源系端子に送信信号が漏洩し、駆動電圧や制御電圧に重畳した場合、スイッチ特性が劣化し、高周波モジュールとしての各特性が劣化してしまうことがある。したがって、本発明の目的は、ハイパワーの送信信号がスイッチ素子に影響することなく、比較的小型に形成された高周波モジュールを実現することにある。この発明は、共通端子に対して複数の個別端子を切り替えて接続するスイッチ素子と、一つの通信帯域における送信信号と受信信号とを分波するデュプレクサと、スイッチ素子およびデュプレクサが天面に実装され、底面に外部接続ポート用の電極が形成され、内層に高周波モジュールを構成する所定の電極パターンが形成された積層体と、を備える高周波モジュールに関する。この発明の高周波モジュールは、積層体の天面に実装される表面実装型の回路素子をさらに備える。この発明の高周波モジュールは、送信信号の伝送経路とは異なる箇所に接続される表面実装型の回路素子を、スイッチ素子とデュプレクサとの間に実装している。この構成では、デュプレクサに入力されたハイパワーの送信信号が漏洩しても、デュプレクサとスイッチ素子との間に表面実装型の回路素子が介在することで、漏洩した送信信号がスイッチ素子に影響を与えることを抑制できる。また、この発明の高周波モジュールでは、デュプレクサは、積層方向に沿って見た形状が略四角形である。デュプレクサは、各側辺の近傍に送信信号入力端子と共通端子と受信信号出力端子がそれぞれ形成されている。そして、デュプレクサは、送信信号入力端子および共通端子が近接する側辺と異なる側辺がスイッチ素子側になるように、実装されている。この構成では、送信信号が伝搬する送信信号入力端子および共通端子が、スイッチ素子から、より離間される。これにより、スイッチ素子への送信信号の漏洩を、さらに抑制することができる。また、この発明の高周波モジュールでは、デュプレクサは、送信信号入力端子が近接する側辺がスイッチ素子側と反対側になるように、実装されている。この構成では、デュプレクサの送信信号入力端子とスイッチICのとの位置関係を、より具体的に示している。そして、デュプレクサにおいて、最も電力の大きい信号が入力される送信信号入力端子が、スイッチ素子と反対側に配置されることで、スイッチ素子への送信信号の漏洩を、さらに抑制することができる。また、この発明の高周波モジュールでは、外部接続ポート用の電極は、送信信号を外部から入力する送信信号入力ポート用の電極を含む。送信信号入力端子と送信信号入力ポート用の電極とは、積層体を平面視した状態で、少なくとも一部が重なるように、デュプレクサが実装されている。この構成では、積層体の天面に形成されたデュプレクサの送信信号入力端子が実装される電極と、積層体の底面に形成された送信信号入力ポート用の電極とが、積層体を平面視した状態で略同じ位置となる。したがって、通常の積層方向に沿った引き回しを行えば、デュプレクサの送信信号入力端子が実装される電極と送信信号入力ポート用の電極とを接続する内層の送信系の電極パターンを短くすることができる。したがって、送信系の電極パターンが、他の電極パターン、例えばスイッチ素子に接続する電極パターンに対する不要な電磁結合および静電結合を抑制できる。これにより、スイッチ素子への送信信号の漏洩を、さらに抑制することができる。また、この発明の高周波モジュールでは、送信信号入力端子が実装される電極と送信信号入力ポート用の電極とは、積層体の積層方向に沿って形成されたビア電極のみによって接続されている。この構成では、デュプレクサの送信信号入力端子が実装される電極と送信信号入力ポート用の電極とが、積層方向に沿った最短距離で接続される。これにより、送信系の電極パターンが、他の電極パターン、例えばスイッチ素子に接続する電極パターンに対して不要に電磁結合および静電結合することを、さらに抑制できる。これにより、スイッチ素子への送信信号の漏洩を、さらに抑制することができる。また、この発明の高周波モジュールでは、スイッチ素子は、駆動電圧および制御電圧が印加される複数の電源系端子を備える。外部接続ポート用の電極は、駆動電圧、制御電圧をそれぞれ入力する複数の電源系入力ポート用の電極を備える。スイッチ素子とデュプレクサとの間に実装される回路素子は、複数の電源系端子と複数の電源系入力ポート用電極との間に接続される抵抗素子もしくはコイル部品である。この構成では、スイッチ素子とデュプレクサとの間に実装する回路素子の具体的な例を示している。このような抵抗素子およびコイル部品を用いることで、送信信号が漏洩しても、これらの部品で減衰されて、スイッチ素子への漏洩を抑制できる。また、この発明の高周波モジュールでは、抵抗素子もしくはコイル部品は、電源系入力ポート用電極と接続する側の端部がデュプレクサ側となるように、実装されている。この構成では、抵抗素子もしくはコイル部品の具体的な実装態様を示している。この実装態様では、抵抗素子もしくはコイル部品のスイッチ素子と接続される側の端部がデュプレクサ側に向かず近接しないので、抵抗素子もしくはコイル電極を介さずにスイッチ素子へ漏洩する送信信号をより抑制できる。また、この発明の高周波モジュールでは、スイッチ素子とデュプレクサとの間に実装される回路素子は、デュプレクサを含む受信信号伝送経路とは異なる受信信号伝送経路に接続された整合用素子である。スイッチ素子とデュプレクサとの間に実装する回路素子の別の具体的な例を示している。このような整合用素子を用いることで、送信信号が漏洩しても、整合用素子で減衰されて、スイッチ素子への漏洩を抑制できる。また、この発明の高周波モジュールでは、整合用素子は一方端がグランドに接続している。整合用素子は、この一方端がデュプレクサ側となるように実装されている。この構成では、整合用素子の具体的な実装態様を示している。この実装態様では、整合用素子のグランド側がデュプレクサ側となるので、漏洩した送信信号はグランドへ流れやすくなり、スイッチ素子へ漏洩する送信信号をより抑制できる。また、この発明の高周波モジュールでは、デュプレクサは、スイッチ素子に対して、電源系端子が配設された側と反対側に実装されている。この構成では、スイッチ素子の電源系端子とデュプレクサとが、より離間される。したがって、漏洩した送信信号の駆動電圧および制御電圧への重畳をより抑制できる。この発明によれば、スイッチ素子へハイパワーの送信信号の漏洩を大幅に抑制でき、スイッチ特性等の各種特性に優れ、比較的小型の形状からなる高周波モジュールを実現することができる。本発明の第1の実施形態に係る高周波モジュールについて、図を参照して説明する。本実施形態では、GSMGlobalSystemforMobileCommunications850の通信帯域を利用する信号送信信号及び受信信号、GSM900の通信帯域を利用する信号、GSM1800の通信帯域を利用する信号送信信号及び受信信号、GSM1900の通信帯域を利用する信号送信信号及び受信信号の送受信とともに、CDMA通信システムの通信帯域を利用する信号送信信号及び受信信号の送受信を行う高周波モジュールについて説明する。ここで、GSM850通信の信号、GSM900通信の信号、GSM1800通信の信号、GSM1900通信の信号の送受信回路は、適宜省略することができる。また、これらのGSM通信システムとは別の通信システムもCDMA通信システムに限らず、またその数も一つに限るものではない。また、以下の説明では、スイッチ素子の一例として、スイッチICを用いた場合を示すが、他の構造からなるスイッチ素子にも適用することができる。まず、本実施形態の高周波モジュール10の回路構成について説明する。図1は本実施形態に係る高周波モジュール10の回路構成を示すブロック図である。スイッチ素子SWICは、単一の共通端子PIC0と、六個の個別端子PIC11-PIC16を備える。スイッチ素子SWICは、グランドGNDに接続するためのグランド用端子PGNDを備える。グランド用端子PGNDは、高周波モジュール10の外部接続用のグランドポート電極PMGNDに接続している。スイッチ素子SWICは、表面実装型回路素子であり、積層体の天面に実装される。スイッチ素子SWICは、駆動電圧印加用端子PICVdd、および複数の制御電圧印加用端子PICVc1,PICVc2,PICVc3を備える。駆動電圧印加用端子PICVddは、高周波モジュール10の外部接続用の電源系ポート電極PMVddに接続している。制御電圧印加用端子PICVc1,PICVc2,PICVc3は、高周波モジュール10の外部接続用の電源系ポート電極PMVc1,PMVc2,PMVc3にそれぞれ接続している。スイッチ素子SWICの駆動電圧印加用端子PICVddと高周波モジュール10の外部接続用の電源系ポート電極PMVddとの間には、インダクタLmが接続されている。スイッチ素子SWICの制御電圧印加用端子PICVc1と高周波モジュール10の外部接続用の電源系ポート電極PMVc1との間には、抵抗器R1が接続されている。スイッチ素子SWICの制御電圧印加用端子PICVc2と高周波モジュール10の外部接続用の電源系ポート電極PMVc2との間には、抵抗器R2が接続されている。スイッチ素子SWICの制御電圧印加用端子PICVc3と高周波モジュール10の外部接続用の電源系ポート電極PMVc3との間には、抵抗器R3が接続されている。インダクタLmは表面実装型のコイル部品からなり、抵抗器R1,R2,R3は表面実装型の抵抗素子からなり、それぞれが積層体の天面に実装される。スイッチ素子SWICは、駆動電圧印加用端子PICVddから印加される駆動電圧Vddで駆動する。スイッチ素子SWICは、複数の制御電圧印加用端子PICVc1,PICVc2,PICVc3にそれぞれ印加される制御電圧Vc1,Vc2,Vc3の組み合わせにより、単一の共通端子PIC0を、六個の個別端子PIC11-PIC16のいずれか一つに接続する。共通端子PIC0は、ESDElectrostaticDischarge回路を兼ねるアンテナ側整合回路11を介して高周波モジュール10の外部接続用のポート電極PManに接続している。ポート電極PManは、外部のアンテナANTに接続している。第1個別端子PIC11は、送信側フィルタ12Aを介して、高周波モジュール10の外部接続用のポート電極PMtLに接続している。ポート電極PMtLは、GSM850の送信信号またはGSM900の送信信号が外部から入力されるポートである。送信側フィルタ12Aは、GSM850の送信信号およびGSM900の送信信号の2倍高調波および3倍高調波を減衰させ、GSM850の送信信号およびGSM900の送信信号の使用周波数帯域を通過帯域とするフィルタ回路である。送信側フィルタ12Aは、積層体の内層電極パターンを含み、必要に応じて表面実装型の回路素子を用いて実現される。第2個別端子PIC12は、送信側フィルタ12Bを介して、高周波モジュール10の外部接続用のポート電極PMtHに接続している。ポート電極PMtHは、GSM1800の送信信号またはGSM1900の送信信号が外部から入力されるポートである。送信側フィルタ12Bは、GSM1800の送信信号およびGSM1900の送信信号の2倍高調波および3倍高調波を減衰させ、GSM1800の送信信号およびGSM1900の送信信号の使用周波数帯域を通過帯域とするフィルタ回路である。送信側フィルタ12Bは、積層体の内層電極パターンを含み、必要に応じて表面実装型の回路素子を用いて実現される。第3個別端子PIC13は、ダイプレクサDIPの共通端子に接続している。第3個別端子PIC13とダイプレクサDIPの共通端子とを接続する伝送線路とグランド電位との間には、整合用のインダクタL2が接続されている。インダクタL2は積層体の天面に実装される表面実装型の回路素子である。ダイプレクサDIPは、SAWフィルタSAW1とSAWフィルタ2とが一つの筐体に一体形成された表面実装型の回路素子であり、積層体の天面に実装されている。SAWフィルタSAW1は、GSM850の受信信号の使用周波数帯域を通過帯域とするフィルタであり、平衡-不平衡変換機能を有する。SAWフィルタSAW1の他方端は平衡端子であり、高周波モジュール10の外部接続用のポート電極PMrL1に接続している。SAWフィルタSAW2は、GSM900の受信信号の使用周波数帯域を通過帯域とするフィルタであり、平衡-不平衡変換機能を有する。SAWフィルタSAW2の他方端は平衡端子であり、高周波モジュール10の外部接続用のポート電極PMrL2に接続している。第4個別端子PIC14は、集合型SAWフィルタSAWuを構成するSAWフィルタSAW3の一方端に接続している。第4個別端子PIC14とSAWフィルタSAW3の一方端との間には、整合用のインダクタL3が直列接続されている。インダクタL3は積層体の天面に実装される表面実装型の回路素子である。SAWフィルタSAW3は、GSM1800の受信信号の使用周波数帯域を通過帯域とするフィルタであり、平衡-不平衡変換機能を有する。SAWフィルタSAW3の他方端は平衡端子であり、高周波モジュール10の外部接続用のポート電極PMrH1に接続している。第5個別端子PIC15は、集合型SAWフィルタSAWuを構成するSAWフィルタSAW4の一方端に接続している。第5個別端子PIC15とSAWフィルタSAW4の一方端との間には、整合用のインダクタL4が直列接続されている。インダクタL4は積層体の天面に実装される表面実装型の回路素子である。SAWフィルタSAW4は、GSM1900の受信信号の使用周波数帯域を通過帯域とするフィルタであり、平衡-不平衡変換機能を有する。SAWフィルタSAW4の他方端は平衡端子であり、高周波モジュール10の外部接続用のポート電極PMrH2に接続している。第6個別端子PIC16は、デュプレクサDUPに接続している。第6個別端子PIC16とデュプレクサDUPの共通端子との間には、第6個別端子PIC16とデュプレクサDUPの共通端子とを接続する伝送線路とグランド電位との間には、整合用のインダクタL5が接続されている。インダクタL5は積層体の天面に実装される表面実装型の回路素子である。デュプレクサDUPは、SAWフィルタSAWut1とSAWフィルタSAWur1とから構成され、これらが一つの筐体に一体形成された形状からなる。デュプレクサDUPは、表面実装型の回路素子であり、積層体の天面に実装されている。SAWフィルタSAWut1は、CDMA通信システムの送信信号の使用周波数帯域を通過帯域とし、その受信信号の使用周波数帯域が減衰帯域内に設定されている。SAWフィルタSAWut1の送信信号入力端子は、高周波モジュール10の外部接続用のポート電極PMct1に接続している。ポート電極PMct1は、CDMA通信システムの送信信号が外部から入力されるポートである。SAWフィルタSAWur1は、CDMA通信システムの受信信号の使用周波数帯域を通過帯域とし、その送信信号の使用周波数帯域が減衰帯域内に設定されている。SAWフィルタSAWur1の受信信号出力端子は、高周波モジュール10の外部接続用のポート電極PMcr1に接続している。ポート電極PMcr1は、CDMA通信システムの受信信号を外部へ出力するポートである。次に、上述の回路構成からなる高周波モジュール10の構造について説明する。図2は本実施形態の高周波モジュール10の積み図である。図3Aは本実施形態の高周波モジュール10の積層体の最上層の実装態様図であり、図3Bは積層体の最下層の外部接続用のポート電極の配列パターン図である。なお、図2、図3の各図において、図中に記載した小径の丸は、複数の誘電体層を積層方向に導通するビア電極を有するビアホールを意味している。図2、図3Aに示すように、高周波モジュール10は、積層体と、該積層体の天面に実装された、次に示す各回路素子からなる。積層体は、誘電体層を所定数積層し、内層電極が形成されており、以下の回路素子を除く高周波モジュール10を形成する電極パターンを実現している。なお、本実施形態の高周波モジュール10では積層数が17であるが、積層数は仕様に応じて適宜設定すればよい。積層体の天面に実装される回路素子は、上述のスイッチ素子SWIC、ダイプレクサDIP、デュプレクサDUP、集合型SAWフィルタSAWu、インダクタL2,L3,L4,L5,Lm、抵抗器R1,R2,R3、および、送信フィルタ12A,12Bとアンテナ側整合回路11を構成するための回路素子からなる。なお、送信フィルタ12A,12Bとアンテナ側整合回路11を構成するための回路素子については、符号を省略し、以下の構造説明では、詳細な説明を省略する。積層体の最上層である第1層の天面には、上述の各回路素子を実装するための実装用電極が形成されている。デュプレクサDUP、スイッチ素子SWIC、ダイプレクサDIP、および集合型SAWフィルタSAWuは、互いに所定距離離間して、図3Aに示すような位置関係で第1層の天面へ実装されている。デュプレクサDUPとスイッチ素子SWICとの間には、インダクタLm、抵抗器R1,R2,R3とが実装されている。このように、デュプレクサDUPとスイッチ素子SWICとの間に、送信信号とは異なる電源系信号の伝送経路に接続されている回路素子が配置されることで、デュプレクサDUPから漏洩したハイパワーの送信信号が、これら回路素子で減衰される。これより、デュプレクサDUPから漏洩した送信信号がスイッチ素子SWICへ伝搬することを抑制できる。この結果、スイッチ素子SWICのスイッチ特性の劣化を防止できる。さらに、インダクタLm、抵抗器R1,R2,R3は、矩形状筐体を有し、長手方向の両端を外部接続端子としている。インダクタLm、抵抗器R1,R2,R3は、それぞれの長手方向が平行になるように、短手方向に沿って配列して実装される。ここで、この配列方向は、スイッチ素子SWICとデュプレクサDUPとが互いに対向する側面に平行になっている。このため、インダクタLm、抵抗器R1,R2,R3は、スイッチ素子SWICとデュプレクサDUPとの間で、対向する側面に沿った比較的長い領域に存在する。したがって、デュプレクサDUPから漏洩した送信信号を、より確実にスイッチ素子への漏洩を抑制できる。また、インダクタLm、抵抗器R1,R2,R3は、それぞれ高周波モジュール10の外部接続用の電源系ポート電極PMVdd,PMVc1,PMVc2,PMVc3に接続する外部接続端子SBがデュプレクサDUP側となるように、実装されている。この構成により、インダクタLm、抵抗器R1,R2,R3のスイッチ素子に接続する側の外部接続端子SAが、デュプレクサDUP側に向かず、近接もしない。これにより、インダクタLm、抵抗器R1,R2,R3を介さずにスイッチ素子SWIC側へ漏洩する送信信号を、さらに大幅に抑制できる。この結果、スイッチ素子SWICへの送信信号の漏洩を、より大幅に抑制できる。また、デュプレクサDUPは、矩形状からなり、送信信号入力端子、共通端子、受信信号出力端子がそれぞれ異なる側辺の近傍に配設されている。具体的には、デュプレクサDUPを、実装された状態の積層方向から見て平面視して、長方形の長手方向の一方端の側面付近に送信信号入力端子が配設され、他方端の側面付近に受信信号出力端子が配設されている。また、短手方向に送信信号入力端子および受信信号出力端子と反対側の側面付近に共通端子が配設されている。そして、デュプレクサDUPは、受信信号出力端子が配設された側面がスイッチ素子SWIC側となるように、実装されている。このような実装態様とすることで、送信信号入力端子および共通端子が、スイッチ素子SWICから、より離間することになる。これにより、送信信号のスイッチ素子SWICへの漏洩をさらに抑制できる。また、さらに、送信信号入力端子がスイッチ素子SWIC側と反対側になるように、デュプレクサDUPを実装することで、送信信号入力端子とスイッチ素子SWICとの距離を、さらに離間できる。これにより、送信信号のスイッチ素子SWICへの漏洩を、より一層抑制できる。積層体の積層構造に説明を戻し、積層体の第2層から第5層には引き回しパターン電極が形成されている。第6層には所定位置に内層グランド電極GNDiが形成されている。第7層には引き回しパターン電極が形成されている。第8層には、略全面に内層グランド電極GNDiが形成されている。第9層から第15層には、アンテナ側整合回路11、送信フィルタ12A,12Bを構成するインダクタやキャパシタを形作る内層電極パターンが形成されている。第16層には、略全面に内層グランド電極GNDiが形成されている。積層体の最下層である第17層の底面には、外部接続用のポート電極が配列形成されている。図3Bに示すように、デュプレクサDUPが実装される側面に対応する第17層の一端辺には、送信信号入力用となる外部接続用のポート電極PMct1が配設されている。この際、ポート電極PMct1は、積層体を平面視して、デュプレクサDUPの送信信号入力端子が実装される実装用電極Pstxと、少なくとも一部が重なり合う位置に配設されている。そして、ポート電極PMct1と実装用電極Pstxとは、積層方向に沿って積層体を貫通するビア電極VHt1のみを介して接続されている。この構成により、ポート電極PMct1と実装用電極Pstxとは、積層方向に沿って最短距離で接続され、他の回路要素に対して、不要な電磁結合および静電結合が起こりにくい。この構成によっても、送信信号がスイッチ素子SWIC側へ漏洩することを抑制できる。以上のように、本実施形態の構成を用いることで、共に積層体の天面に実装されたスイッチ素子SWICとデュプレクサDUPとの間での不要な電磁結合および静電結合を抑制でき、高いアイソレーションを確保することができる。これにより、デュプレクサDUPに入力されるハイパワーの送信信号がスイッチ素子SWICに漏洩することを、大幅に抑制できる。そして、上述のように、スイッチ素子SWICとデュプレクサDUPとの間に実装する回路素子は、元々、高周波モジュール10を構成する回路素子であるので、高周波モジュール10を大型化することなく、高いアイソレーションを確保することができる。次に、第2の実施形態に係る高周波モジュールについて、図を参照して説明する。図4は本実施形態に係る高周波モジュール10Aの回路構成を示すブロック図である。図5は本実施形態の高周波モジュール10Aの積み図である。図6Aは本実施形態の高周波モジュール10Aの積層体900Aの最上層の実装態様図であり、図6Bは積層体900Aの最下層の外部接続用のポート電極の配列パターン図である。なお、図5、図6の各図においても、図中に記載した小径の丸は、複数の誘電体層を積層方向に導通するビア電極を有するビアホールを意味している。本実施形態の高周波モジュール10Aは、回路構成の点では、第1の実施形態に示した高周波モジュール10に対して、インダクタLm、抵抗器R1,R2,R3を省略したものであり、他の構成は同じである。したがって、異なる箇所のみを説明し、他の回路構成については説明を省略する。スイッチ素子SWICの駆動電圧印加用端子PICVddは高周波モジュール10Aの外部接続用の電源系ポート電極PMVddに直接接続されている。スイッチ素子SWICの制御電圧印加用端子PICVc1は高周波モジュール10Aの外部接続用の電源系ポート電極PMVc1に直接接続されている。スイッチ素子SWICの制御電圧印加用端子PICVc2は高周波モジュール10Aの外部接続用の電源系ポート電極PMVc2に直接接続されている。スイッチ素子SWICの制御電圧印加用端子PICVc3は高周波モジュール10Aの外部接続用の電源系ポート電極PMVc3に直接接続されている。このような回路構成の高周波モジュール10Aは、図5、図6に示すような積層構造および実装態様からなる。なお、積層構造および実装態様についても、第1の実施形態と異なる点のみを、具体的に説明する。積層体の第1層の天面には、デュプレクサDUPとスイッチ素子SWICとの間に、受信回路系の整合用素子であるインダクタL2が実装されている。このように、受信回路系のインダクタL2を、デュプレクサDUPとスイッチ素子SWICとの間に配設することで、第1の実施形態に示したインダクタLm、抵抗器R1,R2,R3と同様に、デュプレクサDUPから漏洩した送信信号が減衰され、スイッチ素子SWICへ伝搬することを抑制できる。また、インダクタL2は、グランド電位側の外部接続端子SGがデュプレクサDUP側となるように、実装されている。この構成により、インダクタL2のスイッチ素子SWICに接続する側の外部接続端子SLが、デュプレクサDUP側に向かず、近接もしない。これにより、漏洩した送信信号のほとんどは、グランドへ流れ、スイッチ素子SWIC側へ漏洩する送信信号を、さらに大幅に抑制できる。さらに、グランドへ流れなかった送信信号の漏洩分も、インダクタL2によって減衰される。この結果、スイッチ素子SWICへの送信信号の漏洩を、より大幅に抑制できる。積層体の第2層および第3層には引き回しパターン電極が形成されている。また、第3層には部分的に内層グランド電極GNDiが形成されている。この内層グランド電極GNDiは、ビア電極VHGを介して、インダクタL2のグランド電位側の外部接続端子SGが実装される実装用電極に導通している。このように、インダクタL2のグランド電位側の外部接続端子SGが、ビア電極VHGのみを介して近距離で内層グランド電極GNDiへ導通されていることにより、漏洩した送信信号は、よりグランド電位へ流れやすくなる。これにより、スイッチ素子SWICへの送信信号の漏洩を、さらに大幅に抑制できる。第4層には略全面に内層グランド電極GNDiが形成されている。第5層には引き回しパターン電極が形成されている。第6層には部分的に内層グランド電極GNDiが形成されている。第7層には引き回しパターン電極が形成されている。第8層には略全面に内層グランド電極GNDiが形成されている。第9層から第15層には、アンテナ側整合回路11、送信フィルタ12A,12Bを構成するインダクタやキャパシタを形作る内層電極パターンが形成されている。第16層には、略全面に内層グランド電極GNDiが形成されている。積層体の最下層である第17層の底面には、外部接続用のポート電極が配列形成されている。図3Bに示すように、デュプレクサDUPが実装される側面に対応する第17層の一端辺には、送信信号入力用となる外部接続用のポート電極PMct1が配設されている。この際、ポート電極PMct1は、積層体を平面視して、デュプレクサDUPの送信信号入力端子が実装される実装用電極Pstxと、少なくとも一部が重なり合う位置に配設されている。そして、ポート電極PMct1と実装用電極Pstxとは、積層方向に沿って積層体を貫通するビア電極VHt1のみを介して接続されている。この構成により、ポート電極PMct1と実装用電極Pstxとは、積層方向に沿って最短距離で接続され、他の回路要素に対して、不要な電磁結合および静電結合が起こりにくい。この構成によっても、送信信号がスイッチ素子SWIC側へ漏洩することを抑制できる。このように、本実施形態の構成であっても、第1の実施形態と同様に、高周波モジュールを小型に形成しながら、デュプレクサDUPに入力されるハイパワーの送信信号がスイッチ素子に漏洩することを、大幅に抑制できる。次に、第3の実施形態に係る高周波モジュール10Bについて、図を参照して説明する。図7は、本実施形態の高周波モジュール10Bの積層体の最上層の実装態様を示す図である。本実施形態の高周波モジュール10Bは、回路構成が第2の実施形態の高周波モジュール10Aと同じであり、スイッチ素子SWICの積層体への実装態様が異なる。具体的には、スイッチ素子SWICは、上述のように、駆動電圧印加用端子PICVdd、および、複数の制御電圧印加用端子PICVc1,PICVc2,PICVc3を備えており、スイッチ素子SWICを平面視した一側辺の近傍に、当該一側辺に沿って配列形成されている。スイッチ素子SWICは、これら駆動電圧印加用端子PICVdd、および、複数の制御電圧印加用端子PICVc1,PICVc2,PICVc3が形成された側面がデュプレクサDUPと反対側になるように、積層体に実装されている。このような構成では、駆動電圧印加用端子PICVdd、および、複数の制御電圧印加用端子PICVc1,PICVc2,PICVc3が、デュプレクサDUPから遠くなるので、漏洩した送信信号がこれらの端子へ入力されにくくなる。これにより、制御電圧や駆動電圧に送信信号が重畳して、スイッチ素子SWICに入力されることを抑制できる。この結果、スイッチ素子SWICのスイッチ特性の劣化を抑制することができる。なお、上述の実施形態では、接続すべきポート電極と実装電極とをビア電極のみで接続する例を示したが、例えば平面視したSAWフィルタの実装領域に対応する程度の範囲内で、所定の内層電極により引き回しを行ってもよい。この構成でも、同じ通信信号の送信系回路と受信系回路との間のアイソレーションを高く確保することができる。"