検査対象となる複数の端子を備えるコネクタの端子間を、前記コネクタが接続された状態において直列に接続する直列接続手段と、前記接続手段により接続された前記端子に電圧を印加する電圧印加手段と、前記接続手段により接続された前記端子からの電圧を検知する電圧検知手段と、前記電圧検知手段により検知した電圧が正常か否かを判定する判定手段と、前記判定手段により正常でないと判定された場合に、異常を報知する報知手段と、を備えることを特徴とする電子回路。請求項1に記載の電子回路であって、前記直列接続手段は、前記コネクタの端子間を直列接続するかしないかを切り替えるスイッチを含む、ことを特徴とする電子回路。請求項1または2に記載の電子回路であって、前記直列接続手段は、前記コネクタの端子間を直列接続するかしないかを切り替えるために、外部からの電気信号を受け付け、受け付けた前記電気信号に応じて切り替えを行うトランジスタを含む、ことを特徴とする電子回路。請求項1~3のいずれか一項に記載の電子回路であって、前記判定手段は、前記電圧検知手段により検知した電圧が、所定の電圧よりも低い場合に、正常でないと判定する、ことを特徴とする電子回路。請求項1~3のいずれか一項に記載の電子回路であって、前記判定手段は、前記電圧検知手段により検知した電圧が、前記電圧印加手段により前記端子に印加された電圧に応じた所定の電圧よりも低い場合に、正常でないと判定する、ことを特徴とする電子回路。請求項1~3のいずれか一項に記載の電子回路であって、さらに、前記電圧印加手段と前記端子の間には、所定の抵抗値を備える出力抵抗手段が設けられ、前記端子と前記電圧検知手段との間には、所定の抵抗値を備える負荷抵抗手段が設けられ、前記判定手段は、前記電圧検知手段により検知した電圧が、前記電圧印加手段により前記端子に印加された電圧と、前記出力抵抗手段による抵抗値と、前記負荷抵抗手段による抵抗値と、を用いて定められた所定の電圧よりも低い場合に、正常でないと判定する、ことを特徴とする電子回路。請求項1~6のいずれか一項に記載の電子回路であって、前記直列接続手段は、複数の基板に設けられた前記端子を接続する、ことを特徴とする電子回路。請求項1~6のいずれか一項に記載の電子回路であって、前記検査対象となる複数の端子は、異なる二つの基板を接続するために複数対設けられており、前記直列接続手段は、前記二つの基板をまたがって、前記複数の端子を直列接続する、ことを特徴とする電子回路。請求項8に記載の電子回路であって、前記直列接続手段は、前記検査対象となる端子の偶数の対を、前記コネクタが接続された状態において直列に接続する、ことを特徴とする電子回路。電子回路の検査方法であって、前記電子回路は、検査対象となる複数の端子を備えるコネクタの端子間を、前記コネクタが接続された状態において直列に接続する直列接続ステップと、前記接続ステップにより接続された前記端子に電圧を印加する電圧印加ステップと、前記接続ステップにより接続された前記端子からの電圧を検知する電圧検知ステップと、前記電圧検知ステップにより検知した電圧が正常か否かを判定する判定ステップと、前記判定ステップにより正常でないと判定された場合に、異常を報知する報知ステップと、を実施することを特徴とする検査方法。検査対象となる複数の端子を備える電子回路であって、外部から与えられる電気信号に応じて、前記複数の端子間を電気的に接続するか否かを切り替える一つ又は複数のスイッチ手段を備え、前記複数の端子の少なくとも一つは、前記スイッチ手段に対して、前記電気信号を与える、ことを特徴とする電子回路。しかし、上記のような検査技術では、検査対象のコネクタが製品に組み上げられた状態で端子の検査を行うことは難しい。本発明の目的は、組み立てられた製品の状態でコネクタの検査を容易に行うことができる回路の技術を提供することにある。上記課題を解決すべく、本発明に係る電子回路は、検査対象となる複数の端子を備えるコネクタの端子間を、前記コネクタが接続された状態において直列に接続する直列接続手段と、前記接続手段により接続された前記端子に電圧を印加する電圧印加手段と、前記接続手段により接続された前記端子からの電圧を検知する電圧検知手段と、前記電圧検知手段により検知した電圧が正常か否かを判定する判定手段と、前記判定手段により正常でないと判定された場合に、異常を報知する報知手段と、を備えることを特徴とする。また、本発明に係る電子回路の検査方法では、電子回路は、検査対象となる複数の端子を備えるコネクタの端子間を、前記コネクタが接続された状態において直列に接続する直列接続ステップと、前記接続ステップにより接続された前記端子に電圧を印加する電圧印加ステップと、前記接続ステップにより接続された前記端子からの電圧を検知する電圧検知ステップと、前記電圧検知ステップにより検知した電圧が正常か否かを判定する判定ステップと、前記判定ステップにより正常でないと判定された場合に、異常を報知する報知ステップと、を実施することを特徴とする。本願発明によれば、組み立てられた製品の状態でコネクタの検査を容易に行うことができる回路の技術を提供することが可能となる。以下に、本発明の第一の実施形態を適用した接続端子検査回路について、図面を参照して説明する。図1に、接続端子検査回路1の回路図を示す。接続端子検査回路1は、例えば、ナビゲーション装置やオーディオヴィジュアル装置等を含む電子機器類全般に組み込まれる回路である。接続端子検査回路1は、電子機器を構成する第一の電子基板以降、A基板100と称呼と、第二の電子基板以降、B基板200と称呼とを電気的に接続する夫々の基板のコネクタ端子101~107およびコネクタ端子201~207の間の電気的接続状態を検査する回路である。接続端子検査回路1が組み込まれる電子機器では、機器またはその部品が組み立てられた状態において、所定の機能を実現するためのA基板100上に設けられたコネクタ端子101は、B基板200上に設けられたコネクタ端子201と電気的に接続される。同様に、A基板100上に設けられたコネクタ端子102は、B基板200上に設けられたコネクタ端子202と電気的に接続される。A基板100上に設けられたコネクタ端子103は、B基板200上に設けられたコネクタ端子203と、A基板100上に設けられたコネクタ端子104は、B基板200上に設けられたコネクタ端子204と、A基板100上に設けられたコネクタ端子105は、B基板200上に設けられたコネクタ端子205と、A基板100上に設けられたコネクタ端子106は、B基板200上に設けられたコネクタ端子206と、A基板100上に設けられたコネクタ端子107は、B基板200上に設けられたコネクタ端子207と、電気的に接続される。なお、本実施形態においては、コネクタ端子107およびコネクタ端子207は、通常の機器の使用状態では信号伝達を行わず、接続端子検査における制御用の信号の伝達を行うものであるとする。すなわち、コネクタ端子同士が電気的に接続されることにより、A基板100とB基板200との間の電気的情報の交換がなされることとなり、基板間の情報伝達が可能となるといえる。なお、コネクタ端子のそれぞれには、コネクタ端子と電気的に接触するリード部101T~107T、201T~207Tが設けられている。各リード部は、接触するコネクタ端子に対して電気信号の伝達を行う。上記したとおり、A基板100とB基板200との情報伝達は、コネクタ端子101~107およびコネクタ端子201~207により実現される。接続端子検査回路1では、これに加えて、当該コネクタ端子間の電気的接触が正常であるか否かを検査する検査用の構成が各基板に設けられている。図1では、A基板100上に、演算処理ユニット300が設けられている。演算処理ユニット300は、少なくとも、D/A出力ポート301と、A/D入力ポート302と、汎用出力ポート303と、各ポートを制御する検査演算部310と、を備える。演算処理ユニット300のD/A出力ポート301から出る信号線は、出力抵抗400を介してリード部101Tへ接続される。また、A/D入力ポート302へ入る信号線は、リード部106Tから分岐している。当該信号線は、途中でアースされており、当該アース接続の手前において、負荷抵抗500が設けられている。汎用出力ポート303から出る信号線は、リード部107に接続されている。なお、演算装置ユニット300は、CPUCentralProcessingUnit等の汎用演算装置であってもよいし、各種のマイコンにより実装されていてもよい。また、図1には、リード部201Tとリード部202Tの間に、通電を外部からの信号により制御されるスイッチ211が設けられている。同様に、リード部102Tとリード部103Tとの間、リード部203Tとリード部204Tとの間、リード部104Tとリード部105Tとの間、リード部205Tとリード部206Tとの間にも、通電を外部からの信号により制御されるスイッチ111、スイッチ212、スイッチ112、スイッチ213がそれぞれ設けられている。なお、スイッチ211、111、212、112、213は、例えば、トランジスタやCMOSComplementaryMetalOxideSemiconductor相補型金属酸化膜半導体等により構成されていてもよい。A基板100上に設けられたスイッチ111、112に対して、通電を制御するリード部が、リード部107Tと接続されている。また、B基板200上に設けられたスイッチ211、212、213に対して、通電を制御するリード部が、リード部207Tと接続されている。したがって、汎用出力ポート303から送出された通電制御用の電気信号により、リード部107Tを介してスイッチ111およびスイッチ112の通電が制御される。すなわち、リード部102Tとリード部103T、リード部104Tとリード部105Tの間の通電が、演算装置ユニット300により制御されるといえる。同様に、汎用出力ポート303から送出された通電制御用の電気信号により、リード部107T、コネクタ端子107、コネクタ端子207およびリード部207Tを介してスイッチ211、スイッチ212およびスイッチ213の通電が制御される。すなわち、リード部201Tとリード部202T、リード部203Tとリード部204Tおよびリード部205Tとリード部206Tの間の通電が、演算装置ユニット300により制御されるといえる。接続端子検査回路1は、このように構成されている。汎用出力ポート303から送出される通電制御用の電気信号により、各スイッチが一斉に通電を制御され、スイッチにより接続されているリード部が接続される回路が構成される。回路が構成された状態で、D/A出力ポート301に電圧が印加されると、当該回路を経てA/D入力ポート302にて所定の電圧が検出されることとなる。このとき、いずれかのコネクタに通電不良があれば、A/D入力ポート301にて電圧が検出されないか、検出される電圧が微量となる。したがって、接続端子検査回路1は、いずれかのコネクタに接続不良があるか否かを検出できるといえる。なお、接続端子検査回路1は、上記したように、制御用のコネクタ端子107、207を除いて、偶数の対であることが望ましい。マイコンあるいはCPUで構成される演算処理ユニット300がA基板100、B基板200のいずれかに配置される場合に、D/A出力ポート301から接続されるリード部101TおよびA/D入力ポート302に接続されるリード部106Tは、同一の基板上に設けられるようにするためである。しかし、これに限られるものではなく、検査対象のコネクタ端子を奇数対省略することで、偶数対のコネクタ端子の接続検査を行うものとしてもよい。本実施形態における接続端子検査回路1においては、D/A出力ポート301から印加された電圧VIと、A/D入力ポート302で検出される電圧VOには、以下の式1の関係が見られる。なお、コネクタ端子の接触抵抗値は0Ωオーム、スイッチの降下電圧は0Vであるものとしている。VO=Rx/RoRx×VI式1上記式1のRoは、出力抵抗400の抵抗値であり、Rxは、負荷抵抗500の抵抗値である。また、コネクタ端子のいずれかの接触が不良である場合には、正常時よりも接触抵抗値が高くなるといえる。当該不良により上昇する抵抗値をRfとすると、D/A出力ポート301から印加された電圧VIと、A/D入力ポート302で検出される電圧VOとは、以下の式2の関係となる。VO=Rx/RoRxRf×VI式2すなわち、A/D入力ポート302で検出される電圧VOは、上記式1よりも小さい値となる。また、コネクタ端子のいずれかの接触がない場合には、A/D入力ポート302においては、電圧が検出されない電圧は0Vとして検出されることとなる。また、制御用のコネクタ端子107とコネクタ端子207との間の接続が不良であれば、汎用出力ポート303から送出される通電制御用の電気信号がスイッチに届かず、スイッチにより接続されているリード部が接続されない。そのため、A/D入力ポート302においては、電圧が検出されない電圧は0Vとして検出されることとなる。上記に示したとおり、制御用のコネクタ端子を含むコネクタ端子のいずれかに接触の不良が存在する場合には、A/D入力ポート302で検出される電圧VOは、式1で示される右辺よりも小さい値となるといえる。上記した実施形態においては、演算処理ユニット300の検査演算部310は、演算処理ユニット300を構成するCPUが所定のプログラムを読み込み実行することにより構築されることを想定している。そのため、図示しないRAM等には、検査演算部310の処理を実現するためのプログラムが記憶されている。なお、上記した各構成要素は、接続端子検査回路1の構成を、理解を容易にするために、基本的な要素に応じて分類したものである。そのため、構成要素の分類の仕方やその名称によって、本願発明が制限されることはない。検査演算部310の構成は、処理内容に応じて、さらに多くの構成要素に分類することもできる。また、1つの構成要素がさらに多くの処理を実行するように分類することもできる。また、検査演算部310は、ハードウェアASIC、GPUなどにより構築されてもよい。また、検査処理が一つのハードウェアで実行されてもよいし、複数のハードウェアで実行されてもよい。また、製品に搭載されずに、外部装置により実現されるようにしてもよい。その場合には、D/A出力ポート301、A/D入力ポート302、汎用出力ポート303として、リード部と接続可能なコネクタを用いてA基板100と接続するようにしてもよい。[動作の説明]次に、演算処理ユニット300が実施するコネクタ検査処理の動作について説明する。図2は、演算処理ユニット300が実施するコネクタ検査処理を示すフロー図である。このフローは、例えば、接続端子検査回路1に電源供給がなされている状態で、所定の検査開始指示等を受け付けると、開始される。まず、検査演算部310は、汎用出力ポート303から検査モード開始信号を送出するステップS001。具体的には、検査演算部310は、汎用出力ポート303から、所定の検査モード開始信号、すなわちスイッチ111、112、211、212、213に対して、リード部間の通電を可能に切り替えさせる信号を送出する。例えば、汎用出力ポート303から、アクティブ信号Lo電圧を出力する。これにより、スイッチを構成するトランジスタまたはCMOSがON状態となり、コネクタの全端子がシリーズに接続された状態となる。次に、検査演算部310は、D/A出力ポート301から、所定の電圧VIを印加するステップS002。具体的には、検査演算部310は、D/A出力ポート301から、例えば3.0Vの電圧を印加する。そして、検査演算部310は、A/D入力ポート302にかかる電圧VOを検出するステップS003。次に、検査演算部310は、検出した電圧VOがRx/RoRx×VIよりも小さい値であるか否かを判定するステップS004。具体的には、誤差等も考慮して、検査演算部310は、検出した電圧VOがRx/RoRx×VI×ααは、0.0以上1.0以下の実数。例えば、α=0.8よりも小さい値であるか否かを判定するVOがRx/RoRx×VIよりも小さい値である場合ステップS004にてYesの場合には、検査演算部310は、コネクタ接続が不良である旨の出力を行うステップS005。具体的には、検査演算部310は、例えば、図示しない音波発生装置ブザー等により報知音を発生させる。また、検査演算部310は、不良が発生しているコネクタを特定する情報例えば、検査演算部310に予め設定された位置情報を、当該回路が組み込まれた機器の表示装置等に出力するようにしてもよい。もちろん、不良が発生しているコネクタに応じて、音波発生装置によって異なるパターンの音波を出力するようにしてもよい。より具体的に例を挙げると、例えばRxが0.5kΩキロオーム、Roが1.0kΩキロオームである場合に、VOが0.5/1.00.5×3.0×0.8=0.8V以下であれば、検査演算部310は、不良である旨の出力を行うようにしてもよい。VOがRx/RoRx×VIよりも小さい値でない場合ステップS004にてNoの場合には、検査演算部310は、コネクタ接続が良好である旨の出力を行うステップS006。具体的には、検査演算部310は、例えば、図示しないブザー等により正常であることを報知する音を発生させる。また、検査演算部310は、コネクタを特定する情報予め設定された位置情報を、正常である旨の情報と共に、当該回路が組み込まれた機器の表示装置等に出力するようにしてもよい。以上が、コネクタ検査処理の処理内容である。上記のコネクタ検査処理を行う事によって、接続端子検査回路1を組み込んだ機器は、組み立てられた製品の状態でコネクタの検査を容易に行うことができる。以上、本発明の第一の実施形態について説明した。本発明の第一の実施形態によると、接続端子検査回路1を組み込んだ機器は、組み立てられた製品の状態でコネクタの検査を容易に行うことができる。本発明は、上記第一の実施形態に制限されない。上記第一の実施形態は、本発明の技術的思想の範囲内で様々な変形が可能である。例えば、上記第一の実施形態においては、接続の良/不良の判定のみを行っているが、これに限られず、VOが0Vであれば、導通していないと判定するようにして、導通していない/接続不良/接続良の判定を行うようにしてもよい。また、例えば、上記第一の実施形態においては、コネクタ端子と接続されるリード部は、基板上にプリント転写等により設けられた信号線を想定しているが、これに限らず、リード線等であってもよい。以上、本発明について、実施形態を中心に説明した。なお、上記の実施形態では、本発明を電子機器に適用した例について説明したが、本発明は電子機器に限らず、電気的な回路を用いる装置全般に適用することができる。