"R赤ドット、G緑ドット、B青ドットからなるピクセルを備えるドットマトリクスカラー液晶の表示部に表示するための描画データを生成する液晶制御装置であって、前記R赤ドット、G緑ドット、B青ドットのそれぞれの階調を表すNビットの表示データをピクセル単位で記憶する第1記憶部と、前記第1記憶部にピクセル単位で記憶される前記R赤ドット、G緑ドット、B青ドットの表示データをビット毎に対応した配線により出力する第1出力部と、ピクセル単位の表示データごとに対応して設定された1ビットの表示補助データを記憶する第2記憶部と、前記第2記憶部に記憶された表示補助データを配線により出力する第2出力部と、R赤ドット、G緑ドット、B青ドットのそれぞれの階調を調整する表示調整データを記憶する第3記憶部と、前記第3記憶部に記憶された表示調整データを配線により出力する第3出力部と、前記第1出力部と配線で接続することで、前記第1出力部から入力される前記R赤ドット、G緑ドット、B青ドットの表示データを前記表示部に表示するための描画データに変換する階調変換部とを備え、前記第1出力部のドット毎に対応したNビットの配線のうちいずれかの配線は、前記第2出力部の配線とワイヤードOR配線して接続し、かつ、前記第2出力部と接続する配線とは異なる配線において、前記第3出力部の配線とワイヤードOR配線して接続することを特徴とする液晶制御装置。前記第3出力部による配線は、R赤、G緑、B青の各ドットにおいて少なくとも2本である、請求項1記載の液晶制御装置。前記第3記憶部が記憶する表示調整データは、少なくとも各ドットを階調表示させるデータと、各ドットを最小階調出力にする為のデータである、請求項2記載の液晶制御装置。前記第2出力部の配線は分岐するようにしてR赤、G緑、B青の各ドットの1ビットに接続し、分岐後の配線上にはバッファ回路を設ける、請求項1~3のいずれか1項に記載の液晶制御装置。前記第3出力部から表示調整データを出力するか否かの判定を行う出力判定手段を設け、前記出力判定手段で階調出力させるピクセルと判定すると、前記第3出力部から表示調整データを出力する、請求項1~4のいずれか1項に記載の液晶制御装置。しかしながら、前記従来の構成では、1ピクセル1ドット1ビットの画像データをROMに記憶し、NビットのAND回路で構成されたデータ拡張部により、2のN乗階調にデータ拡張することで、ROMに記憶するデータ容量を小型化し、ROM容量の低減を行い、コスト低減をすることは可能となるが、Nビット幅に拡張した画像データを記憶するDRAMの容量は削減できない為、大きな容量のDRAMを設ける必要があり、コストが増加してしまう問題があった。また前記のような液晶コントローラを使用し、RGB5:6:5のフォーマットでカラー液晶に対してカラー表示する場合、RAM内蔵の1チップ構成のマイクロコンピュータにおいて、前記RAMに1フレームの画像データを格納するフレームバッファRAMを構成すると、必要なフレームバッファサイズは、フレームサイズ:縦ドット×横ドット×16ビットRGB5:6:5/8[BYTE]となり、例えば、QVGA320×240ドットの場合、150KBのRAMが必要となり、大きな内蔵RAMを備える必要がある為、コストが高くなるという課題があった。特に、白物家電などを制御するマイクロコンピュータの多くは8ビット、16ビットの汎用マイコンであることが多く、RAMが少ないだけでなく処理能力も低いため、液晶サイズが大きくなりカラー液晶へRGB5:6:565536色カラーのデータフォーマットをそのまま処理するのは困難であった。本発明は、1チップのマイクロコンピュータの内蔵RAMでフレームバッファRAMを構成する場合において、液晶コントーラの表示RAMのデータフォーマット色数に影響されずに、カラー表示を実現すると共に、ROM容量とフレームバッファRAM容量を小さくし、8ビットマイコンなどの低コストかつ低処理能力のマイクロコンピュータで、カラー液晶制御装置を実現することを目的とする。R赤ドット、G緑ドット、B青ドットからなるピクセルを備えるドットマトリクスカラー液晶の表示部に表示するための描画データを生成する液晶制御装置であって、前記R赤ドット、G緑ドット、B青ドットのそれぞれの階調を表すNビットの表示データをピクセル単位で記憶する第1記憶部と、前記第1記憶部にピクセル単位で記憶される前記R赤ドット、G緑ドット、B青ドットの表示データをビット毎に対応した配線により出力する第1出力部と、ピクセル単位の表示データごとに対応して設定された1ビットの表示補助データを記憶する第2記憶部と、前記第2記憶部に記憶された表示補助データを配線により出力する第2出力部と、R赤ドット、G緑ドット、B青ドットのそれぞれの階調を調整する表示調整データを記憶する第3記憶部と、前記第3記憶部に記憶された表示調整データを配線により出力する第3出力部と、前記第1出力部と配線で接続することで、前記第1出力部から入力される前記R赤ドット、G緑ドット、B青ドットの表示データを前記表示部に表示するための描画データに変換する階調変換部とを備え、前記第1出力部のドット毎に対応したNビットの配線のうちいずれかの配線は、前記第2出力部の配線とワイヤードOR配線して接続し、かつ、前記第2出力部と接続する配線とは異なる配線において、前記第3出力部の配線とワイヤードOR配線して接続する、ように液晶制御装置を構成している。このように液晶制御装置を構成することで、第1記憶部に表示データを送る第1出力部のR赤ドット、G緑ドット、B青ドットに対応したNビットの配線のいずれかに、第2記憶部に記憶された1ピクセル1ビットの表示補助データを、ワイヤードOR配線により、所定配線に送信出来る為、1ピクセル1ビットの表示補助データが、R赤ドット、G緑ドット、B青ドットのデータフォーマットで構成された第1記憶部の形に変換して送信することができ、また、R赤ドット、G緑ドット、B青ドットの各ドットに対する各階調を示す表示調整データを、第3出力部よりワイヤードOR配線して、第2出力部と接続する配線とは異なるNビットのいずれかに入力することで、R赤ドット、G緑ドット、B青ドットに各ドットの階調データを送信出来る為、表示データと表示補助データと表示調整データを合成したビットパターンによる階調コードにより、各ドットで予め設定された階調に階調変換できるようになり、特別な回路を設けることなく、またROM、RAM容量を小さく抑えながら、低処理能力のマイコンでカラー液晶を制御できるようになる。本発明の液晶制御装置を用いることにより、フレームバッファRAMやROMに格納する表示データを2値0と1で表現しても、カラー表示ができるようになり、ROM、フレームバッファRAM容量を抑え、安価なマイコンとシステム構成でカラー表示を実現するという効果がある。第1の発明は、R赤ドット、G緑ドット、B青ドットからなるピクセルを備えるドットマトリクスカラー液晶の表示部に表示するための描画データを生成する液晶制御装置であって、前記R赤ドット、G緑ドット、B青ドットのそれぞれの階調を表すNビットの表示データをピクセル単位で記憶する第1記憶部と、前記第1記憶部にピクセル単位で記憶される前記R赤ドット、G緑ドット、B青ドットの表示データをビット毎に対応した配線により出力する第1出力部と、ピクセル単位の表示データごとに対応して設定された1ビットの表示補助データを記憶する第2記憶部と、前記第2記憶部に記憶された表示補助データを配線により出力する第2出力部と、R赤ドット、G緑ドット、B青ドットのそれぞれの階調を調整する表示調整データを記憶する第3記憶部と、前記第3記憶部に記憶された表示調整データを配線により出力する第3出力部と、前記第1出力部と配線で接続することで、前記第1出力部から入力される前記R赤ドット、G緑ドット、B青ドットの表示データを前記表示部に表示するための描画データに変換する階調変換部とを備え、前記第1出力部のドット毎に対応したNビットの配線のうちいずれかの配線は、前記第2出力部の配線とワイヤードOR配線して接続し、かつ、前記第2出力部と接続する配線とは異なる配線において、前記第3出力部の配線とワイヤードOR配線して接続する、ことを特徴とする液晶制御装置を構成したものである。そして、第1記憶部に表示データを送る第1出力部のR赤ドット、G緑ドット、B青ドットに対応したNビットの配線のいずれかに、第2記憶部に記憶された1ピクセル1ビットの表示補助データを、ワイヤードOR配線により、所定配線に送信出来る為、1ピクセル1ビットの2値表示データである表示補助データが、R赤ドット、G緑ドット、B青ドットのデータフォーマットで構成された第1記憶部の形に変換して送信することができ、また、R赤ドット、G緑ドット、B青ドットの各ドットに対する各階調を示す階調データである表示調整データを、第3出力部よりワイヤードOR配線して、第2出力部と接続する配線とは異なるNビットのいずれかに入力することで、R赤ドット、G緑ドット、B青ドットに、各ドットの階調データを送信出来る為、表示データと表示補助データと表示調整データを合成したビットパターンによる階調コードにより、各ドットで予め設定された階調に階調変換できるようになり、特別な回路を設けることなく、またROM、RAM容量を小さく抑えながら、白物家電で利用されるような8ビットマイコンなどの低処理能力のマイコンでもカラー液晶を制御できるようになる。第2の発明は、前記第3出力部による配線は、R赤、G緑、B青の各ドットにおいて少なくとも2本である、請求項1記載の液晶制御装置を構成したものである。そして、各ドットに少なくとも2本の第3出力部の配線を設けることにより、各ドットにおいて2ビット階調以下の階調データを示す表示調整データを入力できるようになり、R赤、G緑、B青を組み合わせると、64色のカラー表示表現ができるようになり、階調データである表示補助データを削減し、処理するデータ量を抑制し、カラー表示を行う為、8ビットマイコンなどの低処理能力のマイコンでもカラー液晶を制御できるようになる。第3の発明は、前記第3記憶部が記憶する表示調整データは、少なくとも各ドットを階調表示させるデータと、各ドットを最小階調出力にする為のデータとするものである。そして各ドットに少なくとも2本の階調データを示す表示調整データを入力できるようし、1本の配線を、各ドットを階調表示させる為の入力情報フラグ情報とし、もう1本の配線を、同ドットの階調表示を最小階調出力消灯状態に制御する入力情報フラグ情報とするので、第3出力部をビットフラグ出力として使用することができ、階調データを示す表示調整データのデータ量を削減しカラー表示を制御する為、低処理能力のマイコンでカラー表示制御がし易くなる。第4の発明は、前記第2出力部の配線は分岐するようにしてR赤、G緑、B青の各ドットの1ビットに接続し、分岐後の配線上にはバッファ回路を設けるものである。そして、第2出力部の配線をR赤、G緑、B青の各ドットの1ビットに接続する為に分岐し、同配線上にバッファ回路を設けて接続することにより、第2出力部の1本の配線でR赤、G緑、B青の各ドットを同時に階調制御できるようになり、表示補助データのデータ量を削減できる。第5の発明は、前記第3出力部から表示調整データを出力するか否かの判定を行う出力判定手段を設け、前記出力判定手段で階調出力させるピクセルと判定すると、前記第3出力部から表示調整データを出力するものである。そして、出力判定手段を設け、第3出力部から階調データである表示調整データを出力するピクセルかどうかを判定し、階調出力するピクセルと判定すると、表示調整データを出力するようにすることで、階調出力するエリアを限定して出力できるようになり、第3記憶部に保持する表示調整データの容量を圧縮、削減できるようになる。以下、本発明の実施の形態について、図面を参照しながら説明する。なお、この実施の形態によって本発明が限定されるものではない。実施の形態1図1は本発明の実施の形態1における液晶制御装置のシステム構成図である。図2は液晶制御装置のブロック構成図である。図3はマイコン-LCDコントローラIC間の配線構成図である。図1、図2、図3を用いて本実施の形態1の構成を説明する。図1において、液晶制御装置は、マイコン1、LCDコントローラIC2、LCD3の3つの部品で構成される。本実施の形態の液晶制御装置は、8ビットマイコンなどの低処理能力のマイコンで、主に2値白黒表示を行いながら、画像中に一部カラー表示を行うシステムに関して説明を行う。マイコン1はROM、RAM、CPUを内蔵する1チップマイコンである。内蔵するRAMの一部に、表示データを一時的に格納するフレームバッファRAMを構成する。マイコン1は、LCDコントローラIC2のLCDコントローラ4に対し制御信号、制御命令、表示データを送信し、送信された表示データは、LCD3に表示するデータを表示用RAM5に格納する。表示用RAM5は、LCD3のフレームサイズ画面サイズ×R赤、G緑、B青×Nビット以上の容量を備える。LCDコントローラ4は、表示用RAM5に格納された表示データに応じて、LCDドライバ6にデータを送り、LCDドライバ6は、LCD3のドットマトリクスで構成された液晶素子1つ1つに対して順次駆動する電圧を供給し、LCD3に所望の表示データを表示する。LCD3は、フレームサイズ画面サイズ分、例えば横320×縦240の場合、320×240=76800ピクセル画素の液晶素子で構成される。またカラー液晶の為、各ピクセル画素は、R赤、G緑、B青の3つのドットで構成され、それぞれが階調表示することでカラー色を表現する。LCDドライバ6は、表示用RAM5の表示データに基づき継続的にLCD3に駆動電圧を供給することで、LCD3に表示データが表示される。LCDドライバ6は、横方向を制御するXドライバと、縦方向を制御するYドライバで構成される。なお本実施の形態では、LCDコントローラ機能とLCDドライバを別に設けた構成で説明するが、LCDコントローラとLCDドライバは一体であってもよい。次に図2を用いて、本実施の形態1の液晶制御装置の内部構成を説明する。図2は、図1のシステム構成図におけるマイコン1、LCDコントローラ2の内部構成をより詳細にブロック化したブロック構成図である。マイコン1には、CPU201、ROM202、RAM203、RAM203の一部にフレームバッファRAM204、I/Oコントローラ205を備え、これらを協働させマイコン1を機能させている。CPU201は、中央演算処理装置である。後述のROM202やRAM203からプログラムの命令やデータを読み出し、LCD3に表示する表示データを加工、演算し、RAM203のフレームバッファRAM204に格納する。具体的には、ROM202の画像データ、ビットマップフォントデータをCPU201で読み出し加工し、後述のフレームバッファRAM204の所望のアドレスにデータを書き込む。これを複数回繰り返し、フレームバッファRAM204上にフレームデータ1画面データを作成する。ROM202は、プログラムの命令、データ及び画像データを格納する。また画像データの階調データも記憶する。必要に応じて、後述のRAM203へ展開する。ROM202は、1度しか書き込みが不可なROMでも書換え可能なFLASHROMのいずれであっても構わない。RAM203は、プログラムで使用する設定データや表示データなどを格納する。またRAM203には、1ピクセル1ビットモノクロ2値で構成したフレームバッファRAM204を備える。例えば、320×240ドットの場合、9600バイトのフレームバッファRAM204を確保する。RAM203は、SRAMでもDRAMでも構わない。フレームバッファRAM204は、マイコン1がLCD3で表示するフレームデータを一時的に格納する為のバッファRAMである。CPU201は、ROM202に格納された画像部品データを必要数取得し加工演算し、表示させたいフレームデータ1画面データをフレームバッファRAM上に作成し格納する。CPU201は、LCD3に表示させるフレームデータ1画面データを継続して作成し、LCD3へ表示させることでLCD3に絶えず表示データを表示させる。I/Oコントローラ205は、マイコン1のIOポートを制御する制御装置である。I/Oコントローラ205には、LCDコントローラIC2を制御するRS:レジスタセレクト、CS:チップセレクト、WE:ライトイネーブル、RE:リードイネーブル、RST:リセットの5本の制御信号出力と、16本の表示データ出力であるポート1、フレームバッファRAMの2値モノクロの2値表示データを出力する1本の表示補助データ出力のポート2、階調データ出力である6本の表示調整データ出力のポート3が接続されている。前記3つの出力ポートの出力データを協働させ、LCDコントローラIC2に表示データを送信し、LCD3へ表示データを表示させる。RS:レジスタセレクトは、送信データが、LCDコントローラIC2への制御命令か制御データかを切り替える。CS:チップセレクトは、LCDコントローラIC2へのチップ選択信号である。Lアクティブ場合、Lに設定しLCDコントローラIC2へ制御命令、制御データ送信を行う。WE:ライトイネーブルは、送信する制御命令または制御データをラッチする為のイネーブル信号である。立ち下がりまたは立上がりのエッジ信号により、送信する制御命令または制御データをLCDコントローラIC2へ書き込む。RE:リードイネーブルは、マイコン1に受信する制御データをラッチする為のイネーブル信号である。立ち下がりまたは立ち上がりのエッジ信号により、受信する制御データをマイコン1へ読み込む。RST:リセットは、LCDコントローラIC2へのリセット信号である。Lアクティブ場合、Lに設定しLCDコントローラIC2のレジスタ設定をクリアし、リセットを行う。ポート1206は、図3に示すようにP100~P115の16本の信号線で形成される。16本の信号線は、LCDコントローラIC2のR4~R0:5、G5~G0:6、B4~B0:5の計16本のポートに接続され、R赤、G緑、B青のそれぞれに5ビット、6ビット、5ビットの階調コードを送信し、各ドットを階調表示させる。ポート2207は、P27の1本の信号線で形成される図3。ポート2207は、マイコン1の出力ポートの最上位ビット側から1本のポートを使用し、フレームバッファRAM204に格納するフレームデータ1画面データ:1ピクセル1ビットのモノクロ2値を順次取得し、ビットシフト処理を行いながら、LCDコントローラIC2へデータ出力し送信する。またポート2207の信号線は、3本の信号線に分岐し、バッファ回路図3301を介して、R赤、G緑、B青に割り当てられたポートの1本にそれぞれワイヤードOR配線で接続される。なお、ポート2207が出力するタイミングにおいて、ポート1206のOR配線されている出力端子は、入力設定等に切替えることで出力値の衝突を回避する。またポート1206の接続ポート側から出力する場合は、その逆に切り替える。ポート3208は、P37~P32の6本の信号線で形成される図3。R赤、G緑、B青のそれぞれのドットに対して、2本ずつポート2の接続されているポートとは異なるポートにそれぞれワイヤードOR配線して接続する。ポート3208は、LCD3にカラー表示を行う時に、LCDコントローラIC2のR赤、G緑、B青の各ドットのそれぞれに、階調コードを示す階調データを入力する。この階調データにより、当該ドットの表示データが階調出力であるかが決定される。ポート3の階調データが入力されない場合は、後述する階調変換テーブルにより、最大階調出力または最小階調出力に制御する。なおポート3208が出力するタイミングにおいては、ポート1206のOR配線されている出力端子は、入力設定に切替えるHI-Z:ハイインピーダンスに設定することで出力値の衝突を回避する。209は、LCDコントローラIC2のI/Fバスコントローラである。I/FバスコントローラIC209は、マイコン1のから入力される制御信号や、制御バスポートの制御命令、制御データやフレームバッファRAM204から転送される2値表示データを取得する。各制御信号に応じて、2値表示データを順次取得し、表示用RAM5に格納する。210は、階調変換テーブルである。階調変換テーブル210は、表示用RAM5に格納されたR赤、G緑、B青のドットごとの階調データを、それぞれ5ビット、6ビット、5ビットの設定された階調出力値に変換する。階調変換テーブルは、入力された階調データに応じて、LCD3に対して、任意の階調出力値が出力できるように、所望値が設定される。R赤ドットの場合、0X00~0X1F5ビット階調までの階調データに対して所望の階調出力値を設定する。同様に、G緑ドットは、0X00~0X3F6ビット階調、B青ドットは、0X00~0X1F5ビット階調に対して所望の階調出力値を設定する。そして、前記階調出力値で、LCDドライバ6が液晶駆動する駆動電圧レベルに変換する。図1のLCDコントローラ4は、マイコン1からの受信データ、制御信号の制御を行うI/Fバスコントローラ209と、受信されたドットごとの階調データを予め設定された任意の階調出力値でLCDドライバ6を制御する階調変換テーブル210を備えて構成される。また図4に液晶制御装置の機能ブロック構成図を示す。図4において、液晶制御装置は、表示エリア設定手段401、記憶手段402、表示データ制御手段403、表示エリア判定手段404、アドレス演算手段405、ポート1出力手段406、ポート2出力手段407、ポート3出力手段408、LCDコントローラ手段409、LCDドライバ手段410、LCD表示手段411で構成される。これらの手段を協働させ、液晶制御装置を機能させる。図4の各機能ブロックは、図2における回路ブロックと、マイコン1に搭載されるソフトウェアを協働して機能させている。表示エリア設定手段401は、ピクセルR赤、G緑、B青に階調出力させる表示エリアを記憶手段402に設定する。表示エリアは、後述するLCDコントローラ手段409に備える表示用RAMのアドレス範囲を指定する。記憶手段402は、表示エリア設定手段401で指定されたピクセルR赤、G緑、B青のアドレス範囲を、開始垂直アドレス、開始水平アドレス、終了垂直アドレス、終了水平アドレスとして記憶する。LCD表示手段411に表示させる2値表示データも記憶する。表示データ制御手段403は、記憶手段402より、前述の階調出力を行うアドレス範囲開始垂直アドレス、開始水平アドレス、終了垂直アドレス、終了水平アドレスと、表示データを取得する。2値表示データは、格納されている記憶手段402の先頭アドレスからデータ取得し、送信し、アドレスをインクリメントしながら、所定バイト数分1フレーム分の表示データを、各ポートを介してLCDコントローラ手段409へ送信する。記憶手段402に格納された2値表示データを送信する場合、表示データ制御手段403は、1ピクセル1ビットの2値表示データをポート2出力手段407より出力し、R赤、G緑、B青の各ドットの階調データをポート3出力手段408より出力する。ポート2出力手段407とポート3出力手段408がワイヤードOR配線されていないポート1出力手段406のポートからはL出力を行う。表示エリア判定手段404は、表示データ制御手段403が送信する2値表示データの送信先の表示用RAMアドレスが、表示エリア設定手段401で指定されたアドレス範囲であるかを判定する。判定情報は表示データ制御手段403で取得され、指定範囲であった場合は、ポート3出力手段408より、R赤、G緑、B青の各ドットの階調データ出力を行う。アドレス演算手段405は、表示データを送信するLCDコントローラ手段409の表示用RAMアドレスを演算する。具体的には、表示データを所定バイト数送信する度にインクリメントし、送信先RAMアドレスを演算する。演算された送信先RAMアドレスは、表示データ制御手段403により取得され、R赤、G緑、B青の各ドットの階調データ出力を行うアドレス範囲と比較される。ポート2出力手段407は、2値表示データ出力を行う。表示データ制御手段403により1回で送信する2値表示データを、ポート2にセットし、ポート2出力手段407によりLCDコントローラ手段409へ送信する。ポート3出力手段408は、R赤、G緑、B青の各ドットの階調データ出力を行う。階調出力する表示エリアであった場合、階調データが出力されそうでない場合は、L出力される。LCDコントローラ手段409は、LCDコントローラICである。表示データの送信タイミング制御やデータ変換等を行う。LCDドライバ手段410は、LCDドライバ6で構成される。LCD3のマトリクス状に配置された液晶素子を駆動制御する。LCD表示手段411は、LCD3で構成される。表示データ制御手段403から送信される表示データを表示する。次に本実施の形態1のフレームバッファRAM204に1ピクセル1ドット2値モノクロで格納した2値表示データを、RGB5:6:5のフォーマット16ビットカラー表示に表示データを変換し、一部の表示データ範囲に階調データを送信し、階調変換テーブル210により、カラー表示を行う動作、作用について図5を用いて説明する。図5は、本実施の形態1のカラードットマトリクス液晶において、R赤、G緑、B青の各ドットの階調制御を示すフローチャートである。図5において、CPU201は、ROM202により画像データを取得し、データを加工してフレームバッファRAM204の所定位置アドレスを指定して画像データをセットする。前記処理を複数回行い、1ピクセル1ドット2値モノクロの1フレーム分1画面分の表示データを作成するS501。次にCPU201は、R赤、G緑、B青の各ドットの階調制御を行う表示用RAM5のアドレス範囲開始垂直アドレス、開始水平アドレス、終了垂直アドレス、終了水平アドレスをRAM203にピクセル単位で設定する。また1フレーム分の表示データを送信する表示用RAM5の先頭アドレスをRAM203に設定するS502。CPU201は、RAM203より2値表示データの送信先の表示用RAM5の先頭アドレスを読み出す。またフレームバッファRAM204より、当該アドレスに送信する2値表示データを読み出し取得するS503。この時、バイト単位で表示データを取得する。1回の表示データ送信で1ピクセル分送信するので、ビットシフト処理と送信を所定回数行い、2値表示データを送信する。次に、送信先表示用RAMアドレスが、表示エリア設定手段401で設定したアドレス範囲であるかを判定するS504。具体的には、CPU201において、RAM203より取得した送信先表示用RAMアドレスが、階調制御行う表示用RAM5のアドレス範囲内であるかどうかを表示エリア判定手段404で比較、判定する。LCDコントローラIC2の表示用RAMのアドレスマップを図6に示す。水平方向にはXドライバが接続され、1、2、3、、319、320の順に並んでいる。Xアドレス範囲は、0X0000~0X0140である。1アドレスは16ビットRGB5:6:5フォーマットで構成される。また垂直方向には、Yライバが接続され、1、2、3、、239、240の順に並んでいる。Yアドレス範囲は、0X0000~0X00F0である。また図6において、X,Yが、1,1の場合、アドレスは0X0000、0X0000となり、2,2の場合、0X0001、0X0001となる。同アドレスの範囲を設定、判定し階調表示を行う。表示エリア判定手段404の判定が指定範囲外であった場合、取得された1フレーム1画面データの表示データの先頭1バイトの最上位1ビットからポート2出力手段407より送信され、同時に階調データ出力のポート3出力手段408はOFF出力L出力されるS505。階調データは出力されない。具体的には、図3において、ポート2P2207の最上位1ビットP27で、1ピクセル分をセットし、バッファ601を介して、ワイヤードOR配線されるR赤、G緑、B青の各ドットの最上位ビットのR4、G5、B4のポートに表示データが入力される。そしてマイコン1からLCDコントローラIC2へ表示データを送信する。この時、ポート2P2207とOR配線されているP115、P110、P104はマイコン1の設定で、入力設定に切り替えている為、HI-Zハイインピーダンス状態になっており、同一配線上に接続されている出力ポートの衝突を回避している。同時にPポート1P1206のデータがセットされない出力端子はL出力される。ポート2P2207の出力端子P26-P20は未接続端子である。そして取得した1バイトの最上位1ビット送信した後、1ビット左シフト処理を行い、次の1ビットを送信、1ビット左シフトを繰り返して、1バイト=8ビット分送信する。またワイヤードOR配線構成により、1ピクセル1ビットの2値表示データが、1ピクセル16ビットのRGB5:6:5フォーマットの表示データに変換され、I/Fバスコントローラ209を介して、表示用RAM5にセットされる。次に階調コードについて説明する。ポート2P2207の出力が0の場合、図3の配線構成により、LCD3のピクセルのR赤、G緑、B青の各ドットの階調コードは、最上位ビットに0がセットされ、図7に示す階調変換テーブル210の階調出力値701となり、各ドットを最小階調出力で制御する。またポート2P2207の出力が1の場合、階調出力値702となり、最大階調出力で制御される。そしてR赤、G緑、B青の各ドットを同時に、最小階調出力または最大階調出力することにより、白または黒の色表現を行う。次に、表示エリア判定手段404の判定が指定範囲内であった場合、指定エリアに対して、R赤、G緑、B青の各ドットに対してそれぞれ階調制御を行う為、取得された1フレーム1画面データの2値表示データの先頭1バイトの最上位1ビットからポート2出力手段407を用いて送信すると同時に、階調データ出力のポート3出力手段408よりR赤、G緑、B青の各ドットに対して階調データ出力を行うS506。この時、R赤、G緑、B青の各ドットにおいて、セットされた階調コードに対して、ポート2P2207で1が設定された時にのみ、ポート3P3208で階調データを設定する。各ドットに対して、2ビットの階調データを設定し、最下位ビットは、同ドットの階調表示をOFF、すなわち最小階調出力するビットフラグとしている。また最下位ビットから2ビット目を、同ドットの階調データとしている図7の703。そして、階調データ用ビットを1にした階調コードを、階調変換テーブル210に設定し、本実施の形態の場合、図7のように、R赤、G緑、B青の各ドットを個別に最大階調出力に設定している。このように設定することで、ポート3P3208の出力により、R赤、G緑、B青の各ドットを、最大階調出力、または最小階調出力で個別に点灯させ、カラー色表現を行うS507。なお、ビットフラグ的に制御せずに、R赤、G緑、B青の各ドットを2ビット階調とすると64色のカラー色表現が可能となる。なお階調変換テーブル210の設定により、各ドットを中間階調レベルで出力することも可能である。そして、ポート1出力手段406、ポート2出力手段407、ポート3出力手段408の出力によって、LCDコントローラ手段409に、階調コードが入力され、階調変換テーブル210の設定値の階調出力レベルにより、LCDドライバ手段410を駆動し、LCD表示手段411のピクセルを、白、黒、カラー色ポート3の出力で制御を表示させるS508フレームバッファRAM204の先頭1バイト=8ビット=8ピクセル分の2値表示データをLCDコントローラIC2へ送信すると、CPU201は、送信する2値表示データがまだあるかどうかを確認する為、フレームバッファRAM204のアドレス値がフレームバッファRAM204の最終アドレスと比較するS509。最終アドレスではない場合、CPU201は、次に取得する2値表示データの格納先であるフレームバッファRAM204のアドレス値を1カウントアップし、RAM203に記憶する。同時に、送信先である表示用RAMアドレスのアドレス値も1カウントアップするS510。そして、フレームバッファRAM204の先頭アドレスから2バイト目の表示データを取得し、前述動作と同様に、2バイト目の表示データをLCDコントローラIC2へ送信する。これを、フレームバッファRAM204の最終アドレスまで繰り返し処理し、1フレームの表示データを送信し、LCD3に所望の表示画像を表示させる。このように本実施の形態によれば、表示用RAM5に表示データを送るポート1P1206のR赤ドット、G緑ドット、B青ドットに対応したNビットの配線のいずれかに、ポート2P2207に記憶された1ピクセル1ビットの2値表示データを、ワイヤードOR配線により、所定配線に送信する為、1ピクセル1ビットの2値表示データが、R赤ドット、G緑ドット、B青ドットのRGB5:6:5フォーマットで構成された表示用RAM5に変換して送信することができ、またR赤ドット、G緑ドット、B青ドットの各ドットに対する階調出力を示す階調データを、ポート3P3208よりワイヤードOR配線して、第2出力部と接続する配線とは異なるNビットのいずれかに入力することで、R赤ドット、G緑ドット、B青ドットに、各ドットの階調データを送信する為、1ピクセル1ビットの2値表示データと階調データを合成したビットパターンによる階調コードにより、前記各ドットで予め設定された階調出力値に階調変換できるようになり、特別な回路を設けることなく、またROM、RAM容量が小さい8ビットマイコンなどの低処理能力のマイコンでもカラー液晶を制御できるようになる。また、R赤ドット、G緑ドット、B青ドットの各ドットに、少なくとも2本のポート3P3208の配線を設けることにより、各ドットにおいて2ビット階調の階調データを入力できるようになり、R赤、G緑、B青を組み合わせると、64色のカラー表示表現ができるようになり、階調データを削減すると共に、処理するデータ量を抑制することができるようになる。また、R赤ドット、G緑ドット、B青ドットの各ドットに少なくとも2本の階調データを入力できるようし、1本の配線を、各ドットを階調表示させる為の入力情報フラグ情報とし、もう1本の配線を、同ドットの階調表示を最小階調出力消灯状態に制御する入力情報フラグ情報とすることで、ポート3P3208をビットフラグ出力として使用することができ、階調データのデータ量を削減しつつカラー表示を制御できる。また処理情報が少ないので、8ビットマイコンなどの低処理能力のマイコンでカラー表示制御がし易くなる。また、ポート2P2207の配線をR赤、G緑、B青の各ドットの1ビットに接続する為に分岐し、同配線上にバッファ回路301を設けて接続することにより、ポート2P2207の1本の配線でR赤、G緑、B青の各ドットを同時に階調制御できるようになり、フレームバッファRAM204のデータ量を削減できる。また、表示エリア判定手段404を設け、ポート3P3208から階調データを出力するピクセルかどうかを判定し、階調出力するピクセルと判定すると、階調データを出力するようにすることで、階調出力するエリアを限定して出力できるようになり、エリアごとに階調データが持てばいい為、RAM203に保持する階調データの容量を圧縮、削減できるようになる。なお、R赤、G緑、B青の各ドットの階調出力の制御レベルは限定されるものではなく、LCDドライバ6で設定可能な最小階調と最大階調の間のレベルであればどの設定値でも構わない。そして表示用RAM5に設定されたRGBごとの階調コードより、階調変換テーブル210で変換された制御レベルに応じて、LCD3の各ピクセルの液晶素子を駆動することにより、白、黒、加えカラー色の液晶制御を行う。なお、本実施の形態では、RGB5:6:5フォーマット16ビットカラー表示の表示用RAM5を備えるLCDコントローラIC2で説明したがこれに限定されるものではない。またポート1P1206の出力本数を16本として説明したが8本等でもよくこれに限定されず構成可能である。またポート3P3208は6本で構成しRGBの各ドットを2本ずつ配線する構成で説明したがこれに限定されない。また接続するビット位置も限定されない。また本実施の形態では、RGBの各ドットを単独で最大階調出力させ、カラー表示制御を行うように説明したが、ポート3P3208の階調データ本数を増やすことで、階調変換テーブルに設定する階調コードを増やし、RGBの組み合わせにより、多数の色表現が可能となる。また表示用RAM5、液晶画面サイズとして320×240ドットで説明したがこれに限定されない。マイコン1は主として8ビットマイコンや16ビットマイコンなどの処理能力が低いマイコンを想定するが、32ビット以上の高処理能力のマイコンであっても同様に構成できる。階調変換テーブルの階調コードは、R赤、G緑、B青の各ドットに4個の設定を示したがこれに限定されない。"