"プリントヘッドを制御するプリントヘッド制御回路であって、画素の階調を示すデジタルデータとして第1クロックに同期した印字データと、インク吐出のための駆動波形を示すデジタルデータとして第2クロックに同期した駆動データとを、第3クロックに乗り換えさせるクロック乗り換え部と、前記第3クロックに乗り換えさせられた印字データと駆動データとを、前記第3クロックを重畳しつつシリアライズすることによって、シリアルデータを生成するシリアライザーと、前記シリアルデータをデシリアライズすることによって、前記第3クロックを分離しつつ前記印字データと前記駆動データとを復元して、該復元した印字データを前記プリントヘッドに入力するデシリアライザーと、前記復元された駆動データをアナログ信号に変換すると共に前記プリントヘッドに入力する変換部とを備えるプリントヘッド制御回路。複数の前記プリントヘッドを制御対象とする請求項1に記載のプリントヘッド制御回路であって、前記クロック乗り換え部は、前記複数のプリントヘッドそれぞれについて生成された前記印字データと前記駆動データとを前記第3クロックに乗り換えさせ、前記シリアライザーは、前記第3クロックに乗り換えさせられた複数の印字データと駆動データとをシリアライズすることによってシリアルデータを生成し、前記デシリアライザーは、前記シリアルデータをデシリアライズすることによって前記複数の印字データと駆動データとを復元して、該復元した複数の印字データを前記複数のプリントヘッドに入力し、前記変換部は、前記復元された複数の駆動データをアナログ信号に変換すると共に前記複数のプリントヘッドに入力するプリントヘッド制御回路。請求項1又は請求項2に記載のプリントヘッド制御回路であって、前記変換部は、前記プリントヘッドを収容する収容部に収容されているプリントヘッド制御回路。請求項3に記載のプリントヘッド制御回路であって、前記デシリアライザーは、前記収容部に収容されているプリントヘッド制御回路。印刷装置であって、画素の階調を示すデジタルデータとして第1クロックに同期した印字データと、インク吐出のための駆動波形を示すデジタルデータとして第2クロックに同期した駆動データとを、第3クロックに乗り換えさせるクロック乗り換え部と、前記第3クロックに乗り換えさせられた印字データと駆動データとを、前記第3クロックを重畳しつつシリアライズすることによって、シリアルデータを生成するシリアライザーと、前記シリアルデータをデシリアライズすることによって、前記第3クロックを分離しつつ前記印字データと前記駆動データとを復元するデシリアライザーと、前記復元された駆動データをアナログ信号に変換する変換部と、前記復元された印字データと、前記変換されたアナログ信号とによって、印刷をするプリントヘッドとを備える印刷装置。請求項5に記載の印刷装置であって、前記プリントヘッドは、複数設けられており、前記クロック乗り換え部は、前記複数のプリントヘッドそれぞれについて生成された前記印字データと前記駆動データとを前記第3クロックに乗り換えさせ、前記シリアライザーは、前記第3クロックに乗り換えさせられた複数の印字データと駆動データとをシリアライズすることによってシリアルデータを生成し、前記デシリアライザーは、前記シリアルデータをデシリアライズすることによって前記複数の印字データと駆動データとを復元し、前記変換部は、前記復元された複数の駆動データをアナログ信号に変換し、前記複数のプリントヘッドそれぞれは、自身についての前記復元された印字データと、前記変換されたアナログ信号とによって印刷をする印刷装置。請求項5又は請求項6に記載の印刷装置であって、前記プリントヘッド及び前記変換部を収容する収容部を備える印刷装置。請求項7に記載の印刷装置であって、前記デシリアライザーは、前記収容部に収容されている印刷装置。プリントヘッド制御方法であって、画素の階調を示すデジタルデータとして第1クロックに同期した印字データと、インク吐出のための駆動波形を示すデジタルデータとして第2クロックに同期した駆動データとを、第3クロックに乗り換えさせるクロック乗り換え手順と、前記第3クロックに乗り換えさせられた印字データと駆動データとを、前記第3クロックを重畳しつつシリアライズすることによって、シリアルデータを生成するシリアライズ手順と、前記シリアルデータをデシリアライズすることによって、前記第3クロックを分離しつつ前記印字データと前記駆動データとを復元するデシリアライズ手順と、前記復元された駆動データをアナログ信号に変換する変換手順と、前記復元された印字データと前記変換されたアナログ信号とを、前記プリントヘッドに入力する入力手順とを備えるプリントヘッド制御方法。複数の前記プリントヘッドを制御対象とする請求項9に記載のプリントヘッド制御方法であって、前記クロック乗り換え手順において、前記複数のプリントヘッドそれぞれについて生成された前記印字データと前記駆動データとを前記第3クロックに乗り換えさせ、前記シリアライズ手順において、前記第3クロックに乗り換えさせられた複数の印字データと駆動データとをシリアライズすることによってシリアルデータを生成し、前記デシリアライズ手順において、前記シリアルデータをデシリアライズすることによって、前記複数の印字データと駆動データとを復元し、前記変換手順において、前記復元された複数の駆動データをアナログ信号に変換し、前記入力手順において、前記復元された複数の印字データと前記変換された複数のアナログ信号とを前記複数のプリントヘッドに入力するプリントヘッド制御方法。プリントヘッドを用いた印刷物生産方法であって、画素の階調を示すデジタルデータとして第1クロックに同期した印字データと、インク吐出のための駆動波形を示すデジタルデータとして第2クロックに同期した駆動データとを、第3クロックに乗り換えさせるクロック乗り換え手順と、前記第3クロックに乗り換えさせられた印字データと駆動データとを、前記第3クロックを重畳しつつシリアライズすることによって、シリアルデータを生成するシリアライズ手順と、前記シリアルデータをデシリアライズすることによって、前記第3クロックを分離しつつ前記印字データと前記駆動データとを復元するデシリアライズ手順と、前記復元された駆動データをアナログ信号に変換する変換手順と、前記復元された印字データと、前記変換されたアナログ信号とにより前記プリントヘッドを制御することによって、印刷をする印刷手順とを備える印刷物生産方法。請求項11に記載の印刷物生産方法であって、前記印刷手順において、複数の前記プリントヘッドによって印刷し、前記クロック乗り換え手順において、前記複数のプリントヘッドそれぞれについて生成された前記印字データと前記駆動データとを前記第3クロックに乗り換えさせ、前記シリアライズ手順において、前記第3クロックに乗り換えさせられた複数の印字データと駆動データとをシリアライズすることによってシリアルデータを生成し、前記デシリアライズ手順において、前記シリアルデータをデシリアライズすることによって前記複数の印字データと駆動データとを復元し、前記変換手順において、前記復元された複数の駆動データをアナログ信号に変換し、前記印刷手順において、前記復元された複数の印字データと、前記変換された複数のアナログ信号とにより前記複数のプリントヘッドを制御することによって、印刷をする印刷物生産方法。複数種類のデータがシリアライズされたシリアルデータをデシリアライズすることによって、前記複数種類のデータそれぞれを復元し、該復元された複数種類のデータによって印刷を行うプリントヘッドを制御するプリントヘッド制御用信号生成送信回路であって、画素の階調を示すデジタルデータとして第1クロックに同期した印字データと、インク吐出のための駆動波形を示すデジタルデータとして第2クロックに同期した駆動データとを、第3クロックに乗り換えさせるクロック乗り換え部と、前記第3クロックに乗り換えさせられた印字データと駆動データとを、前記第3クロックを重畳しつつシリアライズすることによって、シリアルデータを生成すると共に前記プリントヘッドに入力するシリアライザーとを備えるプリントヘッド制御用信号生成送信回路。画素の階調を示すデジタルデータとして第1クロックに同期した印字データと、インク吐出のための駆動波形を示すデジタルデータとして第2クロックに同期した駆動データとを、第3クロックに乗り換えさせ、該第3クロックに乗り換えさせられた印字データと駆動データとを、前記第3クロックを重畳しつつシリアライズすることによって生成されるシリアルデータの入力を受けるプリントヘッドユニットであって、前記シリアルデータをデシリアライズすることによって、前記第3クロックを分離しつつ前記印字データと前記駆動データとを復元するデシリアライザーと、前記復元された駆動データをアナログ信号に変換する変換部と、前記復元された印字データと、前記変換されたアナログ信号とによって、印刷をするプリントヘッドとを備えるプリントヘッドユニット。もともと、ヘッドコントローラーとプリントヘッドとを結ぶ配線の長さは、アナログ信号である駆動信号の劣化を防ぐために、できるだけ短くしたいという要求がある。一方、上記従来技術のヘッドコントローラーは、メインコントローラーから入力された信号の転送と、駆動信号の生成とを実行するので、サイズが大きくなりがちである。このように、サイズが大きい部品についての配置に制約があると、設計の自由度が低下することになる。そうかと言って、ヘッドコントローラーを、信号転送用の回路と駆動信号生成用の回路とに分けることによって設計の自由度を向上させようとすると、配線の繁雑化を引き起こすので望ましくない。このように上記従来技術には、設計の自由度の向上と、配線の簡易化との両立が困難であるという課題がある。本発明は、上記課題の少なくとも一部を解決するためにされたものであり、以下の形態または適用例として実現することが可能である。適用例1:プリントヘッドを制御するプリントヘッド制御回路であって、画素の階調を示すデジタルデータとして第1クロックに同期した印字データと、インク吐出のための駆動波形を示すデジタルデータとして第2クロックに同期した駆動データとを、第3クロックに乗り換えさせるクロック乗り換え部と、前記第3クロックに乗り換えさせられた印字データと駆動データとを、前記第3クロックを重畳しつつシリアライズすることによって、シリアルデータを生成するシリアライザーと、前記シリアルデータをデシリアライズすることによって、前記第3クロックを分離しつつ前記印字データと前記駆動データとを復元して、該復元した印字データを前記プリントヘッドに入力するデシリアライザーと、前記復元された駆動データをアナログ信号に変換すると共に前記プリントヘッドに入力する変換部とを備えるプリントヘッド制御回路。この適用例によれば、設計の自由度の向上と、配線の簡易化との両立ができる。すなわち、変換部は、駆動データをアナログ信号に変換するものなので、駆動データの生成も行う回路に比べてサイズを小さくできる。よって、プリントヘッドの近くに配置しやすくなり、設計の自由度が向上する。また、印字データと駆動データとをシリアルデータとして送受信するので、印字データと駆動データとで別々の配線を用意しなくてもよく、配線が簡易になる。適用例2:複数の前記プリントヘッドを制御対象とする適用例1に記載のプリントヘッド制御回路であって、前記クロック乗り換え部は、前記複数のプリントヘッドそれぞれについて生成された前記印字データと前記駆動データとを前記第3クロックに乗り換えさせ、前記シリアライザーは、前記第3クロックに乗り換えさせられた複数の印字データと駆動データとをシリアライズすることによってシリアルデータを生成し、前記デシリアライザーは、前記シリアルデータをデシリアライズすることによって前記複数の印字データと駆動データとを復元して、該復元した複数の印字データを前記複数のプリントヘッドに入力し、前記変換部は、前記復元された複数の駆動データをアナログ信号に変換すると共に前記複数のプリントヘッドに入力するプリントヘッド制御回路。この適用例によれば、複数のプリントヘッドを用いる場合であっても、シリアライザーとデシリアライザーとをつなぐ配線は、シリアルデータを送受信するためのものでよいので、配線が簡易になる。適用例3:適用例1又は適用例2に記載のプリントヘッド制御回路であって、前記変換部は、前記プリントヘッドを収容する収容部に収容されているプリントヘッド制御回路。この適用例によれば、変換部とプリントヘッドとをつなぐ配線を収容部に収容できるので、配線が簡易になる。適用例4:適用例3に記載のプリントヘッド制御回路であって、前記デシリアライザーは、前記収容部に収容されているプリントヘッド制御回路。この適用例によれば、シリアルデータの送受信用の配線を収容部内につなげばよいので、配線が簡易になる。適用例5:印刷装置であって、画素の階調を示すデジタルデータとして第1クロックに同期した印字データと、インク吐出のための駆動波形を示すデジタルデータとして第2クロックに同期した駆動データとを、第3クロックに乗り換えさせるクロック乗り換え部と、前記第3クロックに乗り換えさせられた印字データと駆動データとを、前記第3クロックを重畳しつつシリアライズすることによって、シリアルデータを生成するシリアライザーと、前記シリアルデータをデシリアライズすることによって、前記第3クロックを分離しつつ前記印字データと前記駆動データとを復元するデシリアライザーと、前記復元された駆動データをアナログ信号に変換する変換部と、前記復元された印字データと、前記変換されたアナログ信号とによって、印刷をするプリントヘッドとを備える印刷装置。この適用例によれば、適用例1と同等の効果を得ることができる。適用例6:適用例5に記載の印刷装置であって、前記プリントヘッドは、複数設けられており、前記クロック乗り換え部は、前記複数のプリントヘッドそれぞれについて生成された前記印字データと前記駆動データとを前記第3クロックに乗り換えさせ、前記シリアライザーは、前記第3クロックに乗り換えさせられた複数の印字データと駆動データとをシリアライズすることによってシリアルデータを生成し、前記デシリアライザーは、前記シリアルデータをデシリアライズすることによって前記複数の印字データと駆動データとを復元し、前記変換部は、前記復元された複数の駆動データをアナログ信号に変換し、前記複数のプリントヘッドそれぞれは、自身についての前記復元された印字データと、前記変換されたアナログ信号とによって印刷をする印刷装置。この適用例によれば、適用例2と同等の効果を得ることができる。適用例7:適用例5又は適用例6に記載の印刷装置であって、前記プリントヘッド及び前記変換部を収容する収容部を備える印刷装置。この適用例によれば、適用例3と同等の効果を得ることができる。適用例8:適用例7に記載の印刷装置であって、前記デシリアライザーは、前記収容部に収容されている印刷装置。この適用例によれば、適用例4と同等の効果を得ることができる。適用例9:プリントヘッド制御方法であって、画素の階調を示すデジタルデータとして第1クロックに同期した印字データと、インク吐出のための駆動波形を示すデジタルデータとして第2クロックに同期した駆動データとを、第3クロックに乗り換えさせるクロック乗り換え手順と、前記第3クロックに乗り換えさせられた印字データと駆動データとを、前記第3クロックを重畳しつつシリアライズすることによって、シリアルデータを生成するシリアライズ手順と、前記シリアルデータをデシリアライズすることによって、前記第3クロックを分離しつつ前記印字データと前記駆動データとを復元するデシリアライズ手順と、前記復元された駆動データをアナログ信号に変換する変換手順と、前記復元された印字データと前記変換されたアナログ信号とを、前記プリントヘッドに入力する入力手順とを備えるプリントヘッド制御方法。この適用例によれば、適用例1と同等の効果を得ることができる。適用例10:複数の前記プリントヘッドを制御対象とする適用例9に記載のプリントヘッド制御方法であって、前記クロック乗り換え手順において、前記複数のプリントヘッドそれぞれについて生成された前記印字データと前記駆動データとを前記第3クロックに乗り換えさせ、前記シリアライズ手順において、前記第3クロックに乗り換えさせられた複数の印字データと駆動データとをシリアライズすることによってシリアルデータを生成し、前記デシリアライズ手順において、前記シリアルデータをデシリアライズすることによって、前記複数の印字データと駆動データとを復元し、前記変換手順において、前記復元された複数の駆動データをアナログ信号に変換し、前記入力手順において、前記復元された複数の印字データと前記変換された複数のアナログ信号とを前記複数のプリントヘッドに入力するプリントヘッド制御方法。この適用例によれば、適用例2と同等の効果を得ることができる。適用例11:プリントヘッドを用いた印刷方法であって、画素の階調を示すデジタルデータとして第1クロックに同期した印字データと、インク吐出のための駆動波形を示すデジタルデータとして第2クロックに同期した駆動データとを、第3クロックに乗り換えさせるクロック乗り換え手順と、前記第3クロックに乗り換えさせられた印字データと駆動データとを、前記第3クロックを重畳しつつシリアライズすることによって、シリアルデータを生成するシリアライズ手順と、前記シリアルデータをデシリアライズすることによって、前記第3クロックを分離しつつ前記印字データと前記駆動データとを復元するデシリアライズ手順と、前記復元された駆動データをアナログ信号に変換する変換手順と、前記復元された印字データと、前記変換されたアナログ信号とにより前記プリントヘッドを制御することによって、印刷をする印刷手順とを備える印刷方法。この適用例によれば、適用例1と同等の効果を得ることができる。適用例12:適用例11に記載の印刷方法であって、前記印刷手順において、複数の前記プリントヘッドによって印刷し、前記クロック乗り換え手順において、前記複数のプリントヘッドそれぞれについて生成された前記印字データと前記駆動データとを前記第3クロックに乗り換えさせ、前記シリアライズ手順において、前記第3クロックに乗り換えさせられた複数の印字データと駆動データとをシリアライズすることによってシリアルデータを生成し、前記デシリアライズ手順において、前記シリアルデータをデシリアライズすることによって前記複数の印字データと駆動データとを復元し、前記変換手順において、前記復元された複数の駆動データをアナログ信号に変換し、前記印刷手順において、前記復元された複数の印字データと、前記変換された複数のアナログ信号とにより前記複数のプリントヘッドを制御することによって、印刷をする印刷方法。この適用例によれば、適用例2と同等の効果を得ることができる。適用例13:複数種類のデータがシリアライズされたシリアルデータをデシリアライズすることによって、前記複数種類のデータそれぞれを復元し、該復元された複数種類のデータによって印刷を行うプリントヘッドを制御するプリントヘッド制御用信号生成送信回路であって、画素の階調を示すデジタルデータとして第1クロックに同期した印字データと、インク吐出のための駆動波形を示すデジタルデータとして第2クロックに同期した駆動データとを、第3クロックに乗り換えさせるクロック乗り換え部と、前記第3クロックに乗り換えさせられた印字データと駆動データとを、前記第3クロックを重畳しつつシリアライズすることによって、シリアルデータを生成すると共に前記プリントヘッドに入力するシリアライザーとを備えるプリントヘッド制御用信号生成送信回路。適用例14:画素の階調を示すデジタルデータとして第1クロックに同期した印字データと、インク吐出のための駆動波形を示すデジタルデータとして第2クロックに同期した駆動データとを、第3クロックに乗り換えさせ、該第3クロックに乗り換えさせられた印字データと駆動データとを、前記第3クロックを重畳しつつシリアライズすることによって生成されるシリアルデータの入力を受けるプリントヘッドユニットであって、前記シリアルデータをデシリアライズすることによって、前記第3クロックを分離しつつ前記印字データと前記駆動データとを復元するデシリアライザーと、前記復元された駆動データをアナログ信号に変換する変換部と、前記復元された印字データと、前記変換されたアナログ信号とによって、印刷をするプリントヘッドとを備えるプリントヘッドユニット。1.ハードウェア構成の概要:図1は、印刷装置1の一部上面図である。印刷装置1は、PC400に接続されており、PC400から入力される印刷指示に基づき、インク滴の吐出によってドットを用紙上に形成し、印刷をする。印刷装置1は、図1に示すように、インクカートリッジ群と、ラインヘッドユニット30と、制御ユニット50と、用紙搬送機構60とを備える。インクカートリッジ群は、CMYKのインクをそれぞれ収容した複数のインクカートリッジから構成される。各インクカートリッジは、ラインヘッドユニット30に対して、CMYKのインクを供給する。ラインヘッドユニット30は、図1に示すように、8個のプリントヘッド以下ヘッドとも言う。33A~33Hを備える。ただし、ヘッド33E,33Fの図示は省いた。ヘッド33A~33Hは、インクを吐出する複数個のノズルを備える。ヘッド33A~33Hは、隣接するノズル同士の間隔が最大印刷幅にわたって一定となるように、図1に示すようにジグザグに配置される。ヘッド33A~33Hは、ノズル列を備える。このノズル列は、CMYKシアン、マゼンタ、イエロー、ブラックのインクを吐出する複数のノズルからなる。ヘッド33A~33Hは、ノズルに至る内部のインク通路に、ピエゾ素子を備える。ピエゾ素子は、印加される電圧に応じて、各ノズルから吐出するインク滴の量を制御する。用紙搬送機構60は、モーター不図示と、ベルト12とを備える。モーターは、ベルト12を駆動させる。ベルト12は、その駆動によって、ラインヘッドユニット30の最大印刷幅内において上流側から下流側へ用紙を搬送する。制御ユニット50は、エンコーダー10と、紙検出センサー11と、信号生成送信回路20とを備える。エンコーダー10は、用紙の搬送量を示すパルスを生成すると共に、生成したパルスを信号生成送信回路20に入力する。紙検出センサー11は、ベルト12上における用紙の有無を示す信号を生成すると共に、生成した信号を信号生成送信回路20に入力する。信号生成送信回路20は、用紙幅方向Yに沿って並んだ全画素について、ドットの大きさ大中小なしを示すデータをPC400から受け取る。信号生成送信回路20は、このデータに基づき生成したデジタルデータを、用紙ありを示す信号が紙検出センサー11から入力されていれば、エンコーダー10からのパルスに基づくタイミングにおいてラインヘッドユニット30にライン40を介して送信する。ライン40は、シリアルデータを送信するためのものである。印刷装置1は、信号生成送信回路20とラインヘッドユニット30とを、ライン40によって接続する構成となっている。この構成の特徴については、効果と共に後で詳述する。2.デジタルデータ図2:図2と共に、上記の信号生成送信回路20によって生成されるデジタルデータを説明する。このデジタルデータには、ラインヘッドユニット30がインク吐出のために必要となるものA~Fと、その必要となるデジタルデータをシリアルデータとして送信するためのものGHとが含まれる。図2A~Hは、上記デジタルデータを示す。図2に示されたデジタルデータを次に列挙する。A印字データSISP:各画素のドットの大きさ大中小なしを示す信号である。B印字データ用クロックSCLK:印字データSISP用のクロック信号である。本実施形態においては周波数が6MHzである。C駆動波形データDAC_DATA:ピエゾ素子の駆動波形の元となるデータである。DラッチデータLAT:SISPをヘッドにラッチさせつつ、1ドットの印刷周期を規定する信号である。EチャンネルデータCH:1ドットの印刷周期内で駆動パルスの切り替えタイミングを規定する信号である。F駆動波形データ用クロックDAC_CLK:駆動波形データDAC_DATA、ラッチデータLAT及びチャンネルデータCH用のクロック信号である。本実施形態においては周波数が12MHzである。Gシリアルデータ:上記A~Fの6種類のデジタルデータ以下デジタルデータ群と言う。がシリアライズされることによって生成されるデータである。H乗り換え用クロック3rdCLK:シリアライズを行うためのリファレンスクロックである。本クロックは、シリアライズを行うために逓倍される。本実施形態においては周波数が120MHzである。上記A~Hの中で、デジタルデータ群A~Fが、印刷のために本来、必要なデータである。一方、シリアルデータG及び乗り換え用クロック3rdCLKHは、デジタルデータ群をシリアルデータの形式によって、ラインヘッドユニット30に送信するためのものである。以下、上記A~Hのデータと、信号生成送信回路20の構成要素との関係を簡単に説明し、その後、信号生成送信回路20の各構成要素の詳細を説明する。3.信号生成送信回路20図3~図7:図3は、印刷装置1の回路構成を示すブロック構成図である。信号生成送信回路20は、デジタル回路を有するASICである。図3に示すように、信号生成送信回路20は、IF21と、第3発振器22と、8個の信号生成回路23A~23Hと、8個のクロック乗り換え回路26A~26Hと、シリアライザー28と、IF29とを備える。なお、図3においては、符号にD~Hが付く構成要素の図示を省いた。信号生成送信回路20が備える信号生成回路23A~23Hそれぞれ、及びクロック乗り換え回路26A~26Hそれぞれは、ヘッド33A~33Hの中で符号のアルファベットが同一のものに対応する。両回路は、符号AからHまで、同一の構成を備えるので、以下、信号生成回路23Aとクロック乗り換え回路26Aとを代表例として説明することによって、符号BからHまでの回路の説明を省いた場合がある。先述したデジタルデータ群は、信号生成回路23Aによって生成されると共に、クロック乗り換え回路26Aに入力される。図3において信号生成送信回路23Aからクロック乗り換え回路26Aに向かう6本の矢印は、その入力を示している。続いてデジタルデータ群は、クロック乗り換え回路26Aによって乗り換え用クロック3rdCLKに乗り換えさせられることによって、クロックが統一される。クロックが統一されたデジタルデータ群は、シリアライザー28に入力される。図3においてクロック乗り換え回路26Aからシリアライザー28に向かう6本の矢印は、その入力を示している。クロック乗り換え回路26A~26Hからシリアライザー28に入力された8つのデジタルデータ群は、1つのシリアルデータに変換される。このシリアルデータは、IF29とライン40とを介して、ラインヘッドユニット30に送信される。3-1.信号生成回路23A図4:図4は、信号生成送信回路20の内部構成を示すブロック構成図である。信号生成回路23Aは、SISPデータ生成器230と、駆動波形デジタルデータ生成器240と、周期生成器250とを備える。周期生成器250は、エンコーダー10から入力されるパルスを逓倍し、この逓倍したパルスをヘッド33Aの配置に応じた位相に調整することによって、印刷周期を示すPTSタイミングパルスを生成する。このような位相にするのは、先述したようにヘッド33A~33H同士は、用紙搬送方向Xについて同じ配置になっている訳ではないからである。生成したPTSはSISPデータ生成器230と、駆動波形デジタルデータ生成器240とに入力する。SISPデータ生成器230は、第1発振器231と、第1メモリーリードコントローラー233と、第1RAM235と、パラレルシリアル変換器237とを備える。第1発振器231は、周期生成器250からのPTSに基づき、印字データ用クロックSCLKを生成する。第1発振器231は、生成した印字データ用クロックSCLKを、クロック乗り換え回路26Aと、第1メモリーリードコントローラー233と、パラレルシリアル変換器237とに入力する。第1メモリーリードコントローラー233は、第1発振器231からの印字データ用クロックSCLKと、周期生成器250からのPTSとに基づきアドレスデータAddrとイネーブルデータEnとを生成すると共に、生成したアドレスデータとイネーブルデータとを第1RAM235に入力する。第1RAM235は、第1メモリーリードコントローラー233からのアドレスデータとイネーブルデータとに基づき、画素の階調形成されるドットの大きさを2bit大ドット[1,1]、中ドット[1,0]、小ドット[0,1]、ドットなし[0,0]によって示す印字データSIと、パターンデータSPとを生成すると共に、生成した印字データSIとパターンデータSPとをパラレルシリアル変換器237に入力する。パラレルシリアル変換器237は、第1発振器231からの印字データ用クロックSLCKに基づき、第1RAM235からの印字データSIとパターンデータSPとを、シリアルデータとしての印字データSISPに変換する。さらに、パラレルシリアル変換器237は、この印字データSISPをクロック乗り換え回路26Aに入力する。駆動波形デジタルデータ生成器240は、第2発振器241と、第2メモリーリードコントローラー243と、第2RAM245と、第1ラッチ247と、加算器248と、第2ラッチ249とを備える。第2発振器241は、先述した駆動波形データ用クロックDAC_CLKを生成すると共に、生成した駆動波形データ用クロックDAC_CLKをクロック乗り換え回路26Aと、第2メモリーリードコントローラー243とに入力する。第2メモリーリードコントローラー243は、周期生成器250からのPTSと第2発振器241からの駆動波形データ用クロックDAC_CLKとに基づきアドレスデータAddrとイネーブルデータEnとを生成すると共に、生成したアドレスデータとイネーブルデータとを第2RAM245に入力する。第2RAM245は、第2メモリーリードコントローラー243からのアドレスデータとイネーブルデータとに基づき、ヘッド33Aが備えるピエゾ素子の駆動波形を示す駆動波形データを生成すると共に、生成した駆動波形データを第1ラッチ247に入力する。第1ラッチ247は、第2メモリーリードコントローラー243からの駆動波形データを一時的に保持する。加算器248は、第1ラッチ247によって保持されたデータと、第2ラッチ249からの出力とを加算し、この加算結果を第2ラッチ249に入力する。第2ラッチ249は、加算器248からの入力に基づきnbit例えば10bitの駆動波形データDAC_DATAを生成すると共に、生成した駆動波形データDAC_DATAをクロック乗り換え回路26Aに入力する。第2RAM245は、第2メモリーリードコントローラー243からのアドレスデータとイネーブルデータとに基づき、ラッチデータLATとチャンネルデータCHとを生成すると共に、生成したラッチデータLATとチャンネルデータCHとをクロック乗り換え回路26Aに入力する。3-2.クロック乗り換え回路26A図5、図6、図7:図5は、クロック乗り換え回路26Aの内部構成を示すブロック構成図である。図5に示すように、クロック乗り換え回路26Aは、第1単ビット用回路261と、第2単ビット用回路262と、第3単ビット用回路263と、第4単ビット用回路264と、第5単ビット用回路265と、多ビット用回路270とを備える。3-2-1.第1~第5単ビット用回路261~265図5、図6:第1~第5単ビット用回路261~265を説明する。第1~第5単ビット用回路261~265は何れも、SRC_DATAを、DST_CLKとして入力される乗り換え用クロック3rdCLKに乗り換えさせる動作をする。図5に示すように、第1~第5単ビット用回路261~265それぞれのSRC_DATAは、互いに異なる。具体的には、第1単ビット用回路261は印字データ用クロックSCLKを、第2単ビット用回路262は印字データSISPを、第3単ビット用回路263は駆動波形データ用クロックDAC_CLKを、第4単ビット用回路264はラッチデータLATを、第5単ビット用回路265はチャンネルデータCHをそれぞれSRC_DATAとしている。この内容は、SRC_DATAをDST_DATAに読み替えても成り立つ。一方、第1~第5単ビット用回路261~265のDST_CLKの内部構成は、互いに同一である。よって、内部構成は、第1単ビット用回路261についてのみ説明し、第2~第5単ビット用回路262~265についての説明は省いた。図6は、第1単ビット用回路261の内部構成を示すブロック構成図である。図6に示すように、第1単ビット用回路261は、第1D型フリップフロップ611と、第2D型フリップフロップ612とを備える。第1単ビット用回路261に入力されるSRC_DATA具体的には印字データ用クロックSCLKは、第1D型フリップフロップ611に入力Dとして入力される。第1単ビット用回路261に入力されるDST_CLK具体的には乗り換え用クロック3rdCLKは、第1D型フリップフロップ611と第2D型フリップフロップ612とにクロックとして入力される。フリップフロップ611の出力Qは、SRC_DATAがDST_CLKに乗り換えたものになると共に、フリップフロップ612に入力Dとして入力される。ただし、この出力Qは、メタステーブルになる場合がある。一方、フリップフロップ612の出力Qは、メタステーブルが防止された状態で、SRC_DATAがDST_CLKに乗り換えたDST_DATA具体的には印字データ用クロックSCLKになって出力される。3-2-2.多ビット用回路270図7:図7は、多ビット用回路270の内部構成を示すブロック構成図である。図7に示すように、多ビット用回路270は、nbitを持つ駆動波形データDAC_DATAをSRC_DATAとしているので、第1単ビット用回路261とは異なる構成を採用している。具体的には、多ビット用回路270は、第3D型フリップフロップ271と、第4D型フリップフロップ272と、第5D型フリップフロップ273と、ANDゲート275と、第1多ビット用D型フリップフロップ277と、第2多ビット用D型フリップフロップ279とを備える。第1多ビット用D型フリップフロップ277及び第2多ビット用D型フリップフロップ279は、多ビットの入力Dを扱うことができるフリップフロップである。第1多ビット用D型フリップフロップ277には、SRC_DATAとしての駆動波形データDAC_DATAが入力Dとして、SRC_CLKとしての駆動波形データ用クロックDAC_CLKがクロックとして入力される。第1多ビット用D型フリップフロップ277の出力Qは、第2多ビット用D型フリップフロップ279の入力Dとして入力される。第2多ビット用D型フリップフロップ279のクロックには、DST_CLKとしての乗り換え用クロック3rdCLKがクロックとして入力される。第2多ビット用D型フリップフロップ279は、nbitデータのクロック乗り換えを正しく行うためにクロックイネーブル端子CEを備え、クロックイネーブル端子に入力されるクロックイネーブル信号がハイを示す時にのみ入力Dの変化を受け付ける。第3D型フリップフロップ271,272,273及びANDゲート275は、上記クロックイネーブル信号を生成するために設けられている。第3D型フリップフロップ271,272,273にクロックとして入力されるのは何れも、乗り換え用クロック3rdCLKである。第3D型フリップフロップ271の入力Dとして入力されるのは、SRC_CLKとしてのDAC_CLKであり、出力される出力Qは第4D型フリップフロップ272の入力Dとして入力される。第4D型フリップフロップ272の出力Qは、第5D型フリップフロップ273の入力Dとして入力されると共に、ANDゲート275に入力される。また、第5D型フリップフロップ273の出力Qは、負論理としてANDゲート275に入力される。ANDゲート275の出力は、先述したクロックイネーブル信号として、第2多ビット用D型フリップフロップ279のクロックイネーブル端子に入力される。上記ANDゲート275の出力は、第3D型フリップフロップ271,272,273によって、多ビット用フリップフロップ277に同時刻のものとして入力されたnbitのデータが、多ビット用フリップフロップ277から同時刻のものとして出力されている時にハイになる。このような構成によって、多ビット用回路270は、nbitを持つ駆動波形データDAC_DATAのクロック乗り換えを正しく行うことができる。3-3.シリアライザー28図3:シリアライザー28は、乗り換え用クロック3rdCLKを逓倍することによってシリアルデータ用クロックを生成し、この生成したシリアルデータ用クロックをクロック乗り換え回路26A~26Hから入力されたデジタルデータ群に重畳する。シリアライザー28は、このシリアルデータ用クロックが重畳されたデジタルデータ群をシリアルデータに変換し、この変換したシリアルデータをIF29及びライン40経由でラインヘッドユニット30に入力する。4.ラインヘッドユニット30図3:図3と共にラインヘッドユニット30を説明する。図3に示すように、ラインヘッドユニット30は、ヘッド駆動回路31と、ヘッド33A~33H先述したように、符号にD~Hが付くものは不図示と、これらを収容する筐体不図示とを備える。ヘッド駆動回路31は、信号生成送信回路20から入力されたシリアルデータを、パラレルデータに変換すると共に、ヘッド33A~33Hそれぞれについて、対応する信号を入力する。ヘッド33Aは、ヘッド駆動回路31から入力された信号に基づきインクを吐出する先述したように、符号にAが付くものについてのみ説明した場合は、符号にB~Hが付くものについても同様とする。。4-1.ヘッド駆動回路31図3:ヘッド駆動回路31を説明する。ヘッド駆動回路31は、デジタル回路とアナログ回路とを有するASICとして実装される。図3に示すように、ヘッド駆動回路31は、IF311と、デシリアライザー312と、DAC313Aと、電流増幅回路315Aと、IF317Aとを備える。シリアルデータが信号生成送信回路20からライン40を介してラインヘッドユニット30に入力されると、デシリアライザー312は、そのシリアルデータをIF311経由で受信する。デシリアライザー312は、クロックデータリカバリーCDR機能によって、受信したシリアルデータからシリアルデータ用クロックと乗り換え用クロック3rdCLKとを復元する。デシリアライザー312は、復元したシリアルデータ用クロックを用いてシリアルデータを取り込み、この取り込んだシリアルデータを乗り換え用クロック3rdCLKに基づいてパラレルデータに復元する。デシリアライザー312は、上記パラレルデータとして生成した印字データSISPと、チャンネルデータCHと、ラッチデータLATと、印字データ用クロックSCLKとを、IF317A経由でヘッド33Aに入力する。これら入力されるデータは、図2と共に既に説明したものである。さらに、デシリアライザー312は、上記パラレルデータとして生成した駆動波形データDAC_DATAとDAC_CLKとを、DAC313Aに入力する。DAC313Aは、D/Aコンバーターであり、駆動波形データDAC_DATAとDAC_CLKとに基づきアナログ信号としての駆動信号COMを生成する。DAC313Aは、その駆動信号COMを電流増幅回路315Aに入力する。電流増幅回路315Aは、DAC313Aから入力された駆動信号COMの電流値を増幅し、IF317A経由でヘッド33Aに入力する。この入力される駆動信号COMを図8Aに示す。図8Aは、駆動信号COMの時間的な区切りを示すラッチデータLAT及びチャンネルデータCHも合わせて示す。4-2.ヘッド33A~33H図3:ヘッド33Aは、上記の信号入力を受けると、先述した通り4色のインクを吐出して、用紙に印刷をする。具体的には、図8Bに示すように、ヘッド33Aは、階調値[0,0]ドットなしの場合はVP1を、階調値[0,1]小ドットの場合はPS2を、階調値[1,0]中ドットの場合はPS1を、階調値[1,1]大ドットの場合はPS3を、ピエゾ素子に印加し、インクを吐出する。5.効果:印刷装置1が奏する効果を述べる。信号生成送信回路20とラインヘッドユニット30とをつなぐ配線がシリアルデータを送信するライン40で足りる。この結果、複数のヘッドを備えるラインヘッドを採用していながら、配線が簡易になる。上記シリアルデータはデジタルデータであるので、このシリアルデータを送信するための配線が長くなっても信号品質の低下があまり生じない。さらには、信号生成送信回路20の配置の制約が小さくなり、設計の自由度が向上する。ヘッド33A~33Hを駆動させるためのアナログ信号駆動信号COMを、ヘッド33A~33Hそれぞれの近く具体的にはラインヘッドユニット30の内部で生成するので、アナログ信号の品質低下が抑制される。駆動信号COMの元になるデジタルデータを、ラインヘッドユニット30内部ではなくラインヘッドユニット30の外部具体的には信号生成送信回路20内で生成するので、ラインヘッドユニット30がコンパクトになる。信号生成送信回路20は、デジタル回路のみのASICなので、製作コストが安価である。6.実施形態と適用例との対応:信号生成送信回路20及びヘッド駆動回路31がプリントヘッド制御回路に、クロック乗り換え回路26A~26Hより詳しくは、各クロック乗り換え回路が備える第2単ビット用回路262及び多ビット用回路270がクロック乗り換え部に、ラインヘッドユニット30の筐体が収容部に、DAC313A~313Hが変換部に、印字データ用クロックSCLKが第1クロックに、駆動波形データ用クロックDAC_CLKが第2クロックに、乗り換え用クロック3rdCLKが第3クロックに、各々対応する。クロック乗り換え回路26A~26Hより詳しくは、各クロック乗り換え回路が備える第2単ビット用回路262及び多ビット用回路270の動作がクロック乗り換え手順に、シリアライザー28によるシリアライズがシリアライズ手順に、デシリアライザー312によるデシリアライズがデシリアライズ手順に、DAC313A~313HによるD/A変換が変換手順に、デシリアライザー312と電流増幅回路315A~315Hとによるヘッド33A~33Hへのデータ入力が入力手順に、ヘッド33A~33Hによるインク吐出が印刷手順に、各々対応する。7.他の実施形態:本発明は、先述した実施形態になんら限定されるものではなく、発明の技術的範囲内における種々の形態により実施できる。例えば、実施形態の構成要素の中で付加的なものは、実施形態から省略できる。ここで言う付加的な構成要素とは、実質的に独立している適用例においては特定されていない事項に対応する要素のことである。また、例えば、以下のような実施形態でもよい。ラインヘッドユニットが複数あってもよい。この場合、例えば、ラインヘッドユニットを搬送方向に沿って配置してもよい。このような構成によって、解像度と用紙の搬送速度とを上げやすくなる。ラインヘッドユニットが横方向に動くようにしてもよい。この場合、ヘッドの数を減らしてもよい。この構成の場合、ラインヘッドユニットが停止した状態において、用紙の印刷範囲の全幅にわたり、インク吐出ができなくてもよい。ラインヘッド方式を採用しなくてもよく、ヘッドは1つでもよい。この場合、信号生成回路、クロック乗り換え回路、DAC、電流増幅回路は少なくとも1つあればよい。また、ヘッドユニットが横方向に動くようにするのが好ましい。ヘッドは、サーマル方式でもよいし、他の方式でもよい。カラー印刷用でなくても、モノクロ印刷用でもよい。信号生成送信回路の構成要素は、1つのASIC上に形成されなくても、複数の回路上に分けて形成されてもよい。ヘッド駆動回路の構成要素は、1つのASIC上に形成されなくても、複数の回路上に分けて形成されてもよい。ヘッド駆動回路の構成要素の全部または一部は、ラインヘッドユニットの外部に配置してもよい。この場合、印刷装置内に中継基盤を新たに設け、この中継基盤上に上記全部または一部の構成要素を形成してもよい。RIPラスターイメージプロセッサーを用いてもよい。SISPのデータを複数の信号線に分割してもよい。シリアライザー及び/又はデシリアライザーは、EMI対策のためのデジタルデータの符号器及び復号器を備えてもよい。クロック周波数は、実施形態として記した数値でなくてもよく、変更してもよい。乗り換え用クロック3rdCLKの周波数は、印字データ用クロックSCLK及び駆動波形データ用クロックDAC_CLKの周波数の10倍~100倍であることが好ましいが、D/AコンバーターのDACデータのセットアップ時間及びホールド時間、ヘッドの印字データSIのセットアップ時間、並びにホールド時間を満たせる周波数であれば、それ以外の数値でもよい。ピエゾ素子は、各素子固有の特性を有する場合があるので、ピエゾ素子を駆動する信号を示すデータを素子ごとに異なるものとしてもよい。"