ベースと、前記ベース上に配置され、第一の電極を有する第一の半導体チップと、前記第一の電極の上部を含む前記第一の半導体チップの上部で、かつ、前記第一の半導体チップの上面から前記第一の半導体チップの厚さより短い距離に配置されており、前記第一の半導体チップの上面の全体にわたる大きさを有する第一の放熱ブロックと、前記第一の電極の上に配置されている第一の放熱ブロックを避けるように、第一の電極から前記第一の半導体チップの上部に向かって湾曲しており、前記第一の電極に接続されている第一の端部と、供給電源と接続される第二の端部とを有する端子リードと、前記第一の半導体チップを覆うように、かつ、前記第一の放熱ブロックの上面及び前記端子リードにおける前記供給電源と接続される端部を含む一部が、前記半導体チップの上部方向に露出するように形成されている、樹脂部と、を備える半導体パッケージ。前記第一の電極に接続されている、前記端子リードの第一の端部は、前記第1の電極及び前記第一の放熱ブロックにより、挟み込まれている、請求項1に記載の半導体パッケージ。前記ベース上に配置され、第二の電極を有する第二の半導体チップと、前記第一の電極の上部を含む前記第二の半導体チップの上部で、かつ、前記第二の半導体チップの上面から前記第二の半導体チップの厚さより短い距離に配置されており、前記第二の半導体チップの上面の全体にわたる大きさを有する第二の放熱ブロックと、前記第二の電極の上に配置されている第二の放熱ブロックを避けるように、第二の電極から前記第二の半導体チップの上部に向かって湾曲しており、前記第二の電極に接続されている第一の端部と、供給電源と接続される第二の端部とを有する端子リードと、前記第一の半導体チップを覆うように、かつ、前記第一の放熱ブロックの上面及び前記端子リードにおける前記供給電源と接続される端部を含む一部が、前記半導体チップの上部方向に露出するように形成されている、樹脂部と、を更に備え、前記第一の放熱ブロックと前記第二の放熱ブロックとが接続されている請求項1に記載の半導体パッケージ。前記ベースの一部に設置されている絶縁体と、前記絶縁体の上部に設置されているサブベース金属をさらに備え、前記第一または前記第二の半導体チップは、前記ベース上部の前記サブベース金属に実装されている請求項1に記載の半導体パッケージ。前記第1の半導体チップは前記ベースに実装されており、前記第二の半導体チップは前記サブベースに実装されており、前記ベースにおける前記第一の半導体チップを実装している面と、前記サブベースの前記第二の半導体チップを実装している面とは同一平面上である請求項4に記載の半導体パッケージ。前記第一の放熱ブロックの一部または前記第二の放熱ブロックの一部が、前記第一の電極または前記第二の電極に設置された前記端子リードを、絶縁材料により固定している請求項1に記載の半導体パッケージ。前記第一の半導体チップ及び前記第二の半導体チップが横型デバイスである請求項1に記載の半導体パッケージ。前記第一の半導体チップ及び前記第二の半導体チップが窒化物半導体である請求項1に記載の半導体パッケージ。両面放熱型パッケージの放熱は、材料の熱伝導特性、材料、サイズ、放熱及び伝熱する表面積によって決定される、埋め込まれた放熱ブロックも大きくしたいという要望があった。特許文献3のように放熱を良くするために放熱ブロックを埋め込もうとしても、実際は半導体チップの上部に放熱ブロックを設置する十分な領域がないという問題があった。特に、横型デバイスのパワー用半導体チップの電極パッドは、抵抗を小さくするため、大きな電極パッドが形成されており、従来構造では、大きな体積の放熱ブロックを埋め込むことができなかった。さらに、マルチチップパッケージの構造とした場合、孤立した放熱ブロックを埋め込むことは、作成上の困難があった。本開示は、フリップチップ型面実装パッケージでありながら、大きな体積の放熱ブロックが組み込まれた高放熱の半導体パッケージを実現できるようにすることを目的とする。本発明の一形態に係る半導体パッケージは、ベースと、前記ベース上に配置され、第一の電極を有する第一の半導体チップと、前記第一の電極の上部を含む前記第一の半導体チップの上部で、かつ、前記第一の半導体チップの上面から前記第一の半導体チップの厚さより短い距離に配置されており、前記第一の半導体チップの上面の全体にわたる大きさを有する第一の放熱ブロックと、前記第一の電極の上に配置されている第一の放熱ブロックを避けるように、第一の電極から前記第一の半導体チップの上部に向かって湾曲しており、前記第一の電極に接続されている第一の端部と、供給電源と接続される第二の端部とを有する端子リードと、前記第一の半導体チップを覆うように、かつ、前記第一の放熱ブロックの上面及び前記端子リードにおける前記供給電源と接続される端部を含む一部が、前記半導体チップの上部方向に露出するように形成されている、樹脂部とを備える。上記構成によれば、端子の接続での電気特性が優れ、大きな放熱ブロックがチップ上部に設置でき、両面放熱で放熱性に優れ、かつ端子強度が強く、大きな熱応力でも半導体チップが壊れない半導体パッケージが実現できる。また、前記第一の電極に接続されている、前記端子リードの第一の端部は、前記第1の電極及び前記第一の放熱ブロックにより、挟み込まれていてもよい。また、該半導体パッケージは、前記ベース上に配置され、第二の電極を有する第二の半導体チップと、前記第一の電極の上部を含む前記第二の半導体チップの上部で、かつ、前記第二の半導体チップの上面から前記第二の半導体チップの厚さより短い距離に配置されており、前記第二の半導体チップの上面の全体にわたる大きさを有する第二の放熱ブロックと、前記第二の電極の上に配置されている第二の放熱ブロックを避けるように、第二の電極から前記第二の半導体チップの上部に向かって湾曲しており、前記第二の電極に接続されている第一の端部と、供給電源と接続される第二の端部とを有する端子リードと、前記第一の半導体チップを覆うように、かつ、前記第一の放熱ブロックの上面及び前記端子リードにおける前記供給電源と接続される端部を含む一部が、前記半導体チップの上部方向に露出するように形成されている、樹脂部とを更に備えてもよい。そして、前記第一の放熱ブロックと前記第二の放熱ブロックとが接続されていてもよい。上記構成によれば、小さい面積で半導体パッケージが形成でき、半導体チップで発熱した熱を効率よく放熱することができる。また、前記ベースの一部に設置されている絶縁体と、前記絶縁体の上部に設置されているサブベース金属をさらに備えてもよい。そして、前記第一または前記第二の半導体チップは、前記ベース上部の前記サブベース金属に実装されていてもよい。これにより、半導体チップのコラップスを押さえることで半導体チップの特性を向上させることができる。また、前記第1の半導体チップは前記ベースに実装されており、前記第二の半導体チップは前記サブベースに実装されており、前記ベースにおける前記第一の半導体チップを実装している面と、前記サブベースの前記第二の半導体チップを実装している面とは同一平面上であってもよい。これにより、一括でリード端子ボンディングができ、安価でかつ容易に多チップ内蔵で特性に優れた半導体パッケージを実現できる。また、前記第一の放熱ブロックの一部または前記第二の放熱ブロックの一部が、前記第一の電極または前記第二の電極に設置された前記端子リードを、絶縁材料により固定していてもよい。これにより、端子接続強度に優れ、大きな熱応力でも半導体チップや電極が破壊しない半導体パッケージを実現できる。また、前記第一の半導体チップ及び前記第二の半導体チップが横型デバイスであってもよい。これにより、一括で複数の端子リードボンディングを実現でき、安価に作製できる。さらに、広い面積の放熱ブロックを設置することができるので、放熱性に優れた半導体パッケージを実現できる。また、前記第一の半導体チップ及び前記第二の半導体チップが窒化物半導体であってもよい。これにより、放熱ブロックからの放熱効果が大きく、放熱性に優れた半導体パッケージを実現できる。本開示の半導体パッケージによれば、フリップチップ型面実装パッケージでありながら、大きな体積の放熱ブロックが組み込まれた高放熱の半導体パッケージを実現できる。以下、本発明の実施の形態について、図面を参照しながら説明する。実施の形態1図1に、実施の形態における半導体パッケージ1を示す。半導体パッケージ1は、半導体チップ101と、パッケージベース102と、サブベース103と、ゲート端子リード104と、プラス端子リード105と、マイナス端子リード106と、出力リード107と、放熱ブロック108と、放熱ブロックフレーム109と、モールド樹脂110と、ドレイン電極パッド112と、ソース電極パッド113とを具備する。三相インバータの説明本実施の形態の半導体パッケージ1は、U相、V相、W相の出力を有する三相インバータとして用いられる。図1に示す半導体パッケージ1は、6つの半導体チップ101を具備している。半導体チップ101の材料の好適な例は、窒化物半導体である。窒化物半導体としては、窒化ガリウムGaNが好ましく用いられる。半導体チップ101は、プラス端子リード105又はマイナス端子リード106を介して、図1に図示しない供給電源3と接続されている。図3に、半導体パッケージ1を用いた三相インタバータモーターの回路を示す。供給電源3のプラス側は、プラス端子リード105を介して、半導体チップ101と接続されている。供給電源3のプラス側と接続されている半導体チップ101を、ハイサイドスイッチング素子321と呼ぶ。供給電源3のマイナス側は、マイナス端子リード106を介して、半導体チップ101と接続されている。供給電源3のマイナス側に接続されている半導体チップ101を、ローサイドスイッチング素子322と呼ぶ。三相のそれぞれの相は、ハイサイドスイッチング素子321とローサイドスイッチング素子322とを1つの組として構成されている。以下、ハイサイドスイッチング素子321及びローサイドスイッチング素子322を、スイッチング素子2と呼ぶ。図3に示すように、スイッチング素子2は、出力リード107を介して、駆動回路323と接続されている。駆動回路323は、ハイサイドスイッチング素子321及びローサイドスイッチング素子322の各ゲートに、PWMPulseWidthModulationの制御信号を送る。PWMの制御信号に基づいて、ハイサイドスイッチング素子321及びローサイドスイッチング素子322は、供給電源3とモータ320間の配線経路をON、OFFする。このスイッチング素子2の制御により、モータ320と接続される回路を切り替えて、モータ320を回転させる。さらに詳しく説明する。まず、U相のハイサイドスイッチング素子321とV相のローサイドスイッチング素子322をONして、U-V相間に電圧、及び電流を発生させる。次に、V相のハイサイドスイッチング素子321とW相のローサイドスイッチング素子322をONすることで、V-W相間に電圧、及び電流を発生させる。これを繰り返すことで、直流の供給電源3から3相交流電流波形を作り出し、モータ320を回転させることができる。このとき、各相で、ハイサイドスイッチング素子321とローサイドスイッチング素子322とが同時にONすることはない。ここで、図1に示す半導体パッケージ1の各構成要素と、駆動回路323との接続関係を説明する。ゲート電極パッド111は、ゲート端子リード104を介し、駆動回路323と接続されている。ハイサイドスイッチング素子321のドレイン電極パッド112は、プラス端子リード105を介し、供給電源3のプラスに接続されている。ローサイドスイッチング素子322のソース電極パッド113は、マイナス端子リード106、またはパッケージベース102を介して、供給電源3のマイナスに接続されている。図1及び図2を用いて、再び半導体パッケージ1を説明する。図2は、図1の半導体パッケージを示す拡大図である。図1及び図2に示すように、半導体チップ101は、その表面に、ゲート電極パッド111と、ドレイン電極パッド112と、ソース電極パッド113とを具備する。以下、ゲート電極パッド111、ドレイン電極パッド112、及びソース電極パッド113を総称して、電極パッド500と呼ぶ。図1に示す半導体パッケージ1は、半導体チップ101の数に対応する数のゲート端子リード104を具備する。図1に示す半導体パッケージ1は、2つの半導体チップ101に対して、1つの出力リード107を具備する。図1の半導体パッケージ1は、6つの半導体チップ101に対応して、3本の出力リード107を具備する。それぞれの出力リード107は、U相、V相、及びW相として用いられる。ゲート端子リード104、出力リード107、プラス端子リード105、及びマイナス端子リード106を総称して、端子リード600と呼ぶ。端子リード600の材料は、銅である。図1に示す半導体パッケージ1は、出力相の数ここでは、3相に対応する数のプラス端子リード105と、1本のマイナス端子リード106とを具備する。図1に示す半導体パッケージ1は、ローサイドスイッチング素子322のソース電極パッド113がパッケージベース102に接続されているため、マイナス端子リード106は1つとしている。ただし、全てのローサイドスイッチング素子322のソース電極パッド113に、マイナス端子リード106を接続しても良い。図2に示すように、ゲート電極パッド111は、はんだを介して、ゲート端子リード104と接続されている。はんだとは、はんだ付けに利用される鉛とスズを主成分とした合金である。ハイサイドスイッチング素子321のドレイン電極パッド112は、はんだを介して、プラス端子リード105と接続されている。ローサイドスイッチング素子322のソース電極パッド113は、はんだを介して、マイナス端子リード106と接続されている。また、ハイサイドスイッチング素子321のソース電極パッド113とローサイドスイッチング素子322のドレイン電極パッド112は、出力リード107とはんだを介して接続されている。ここで、各電極パッド500と各端子リード600との接続をはんだとしたが、銀ペーストなどその他の伝導性の接着剤であっても良い。また、ローサイドスイッチング素子322のソース電極パッド113はマイナス端子リード106と接続するとして説明したが、ソース電極パッド113とパッケージベース102とが銅クリップなどで接続されても良い。その場合は、パッケージベース102が、図3のインバータシステムの供給電源のマイナスに接続される。詳細は、図4A~図4Cを用いて、後述する。半導体チップ101は、ゲート電極パッド111を介して受信するゲート信号の有無に基づいて、ドレイン電極パッド112とソース電極パッド113と間で形成される電気的回路の開閉を制御する。半導体パッケージ1に含まれる全ての電極パッド500は、半導体チップ101の片面のみに形成されている。ここでの全ての電極パッド500は、ゲート電極パッド111と、ドレイン電極パッド112と、ソース電極パッド113とを含む。つまり、電流の流れる方向が横方向である横型の窒化物半導体の電界効果型トランジスタGaN-FETを用いている。ここで、片面のみに形成とは、半導体チップ101の上面のみに、電極パッド500が形成されていることを意味している。半導体チップ101において、パッケージベース102と接触する面を裏面とし、その裏面と対向する面を上面とする。なお、電極パッド500の面積が大きいほど、抵抗が小さくなる。そのため、電流の損失を低減するためには、電極パッド500は、一定以下の程度の抵抗を有するような大きさが好ましい。このため、電極パッド500は、半導体チップ101の表面の大きな領域を占める。放熱ブロック108放熱ブロック108は、各スイッチング素子2の上部に配置されている。放熱ブロック108の材料の好適な例は、銅である。各放熱ブロック108は、放熱ブロックフレーム109を介して接続されている。放熱ブロックフレーム109は、放熱ブロック108の上面と接続されている。図1に示す半導体パッケージ1は、各放熱ブロック108は、1つの放熱ブロックフレーム109と一体化されている。放熱ブロック108は、半導体チップ101の上面より50μm離れた位置に形成されている。半導体チップ101の上面から放熱ブロック108に、半導体チップ101の熱が伝わる。放熱ブロック108は伝導性を有するため、半導体チップ101の熱が効率的に伝わる。その結果、半導体チップ101の熱を効率良く放熱できる。この放熱の効果を得るために、以下の3つの条件を満たす必要がある。1.端子リード600が湾曲することで、電極パッド500の直上に空間を形成半導体チップ101の電極パッド500の直上に空間が形成することが必要である。端子リード600は、半導体チップ101上の電極パッド500から半導体チップ101の上部の素子例えば、実装基板と接続される。このとき、通常、電極パッド500から半導体チップ101の上部の素子まで、おおよそ直線状の端子リード600でつながれる。そのため、電極パッド500の直上に端子リード600が存在し、電極パッド500の直上に放熱ブロック108を形成する空間がない。放熱を効率的に行うために、端子リード600を湾曲することによって、電極パッド500を含む半導体チップ101の上部の空間を形成している。具体的には、半導体チップ101の直上の空間を避けるように、電極パッド500から半導体チップ101の上面方向に湾曲している。端子リード600は、例えば、以下のような複数の形状を有する。第一に、端子リード600は、半導体チップ101の電極パッド500との接続部から、半導体チップ101の上面と略平行な方向に、半導体チップ101の外方向に伸びている部分を有する。この形状により、電極パッド500の直上の空間を形成している。第2に、端子リード600は、半導体チップ101の上部方向であって、半導体チップ101を覆うモールド樹脂110における半導体チップ101の上面から露出する形状を有している。端子リード600のうち出力リード107における半導体チップ101の上面から露出する部分は、実装される際には、供給電源3と接続される。2.放熱ブロック108を半導体チップ101の上面のほぼ全体を覆うように形成放熱ブロック108は、電極パッド500の直上に空間に、半導体チップ101の上面のほぼ全体を覆うように形成する。放熱ブロック108の下面の表面積が、半導体チップ101の上面の表面積よりも大きい。また、半導体チップ101の上面におけるほぼ全ての空間には、放熱ブロック108が存在する。これにより、半導体チップ101の熱を効率的に放熱することができる。図1及び図2では、半導体チップ101の上面の表面積よりも放熱ブロック108の下面の方が小さいように記載しているが、半導体パッケージ1は、上記の条件を満たしている。図5A及び図5Bに、半導体チップ101と放熱ブロック108とを示している。図5A及び図5Bにおいて、半導体チップ101と放熱ブロック108の周辺には、モールド樹脂110が形成されている。ここでの矢印は、半導体チップ101の熱の伝わる様子を仮想的に示している。図5Aは、半導体チップ101の上面の表面積に比べて、放熱ブロック108の下面の表面積が小さい場合を示している。このとき、半導体チップ101の直上に放熱ブロック108がない部分が存在する。図5Aに示すように、半導体チップ101の直上に放熱ブロック108がない部分の熱を、半導体チップ101の端の点線の矢印で示す。図5Aに示すように、半導体チップ101の直上に放熱ブロック108がある部分の熱を、半導体チップ101の実線の矢印で示す。点線の矢印の熱は、放熱ブロック108に伝わるまでに、半導体チップ101内を伝わるか、又は半導体チップ101を覆うモールド樹脂110を伝わり、放熱ブロック108まで達する必要がある。つまり、実線の矢印の熱に比べて、放熱ブロック108に伝わるまでの距離が大きくなる。よって、半導体チップ101の直上に放熱ブロック108がない部分が存在する場合は、放熱ブロック108までに熱が伝わる距離が長くなるので、半導体チップ101の放熱効率が低下する。一方、図5Bでは、半導体チップ101の直上に放熱ブロック108が存在するため、半導体チップ101のいずれの部分からも効率的に放熱することができる。3.半導体チップ101と放熱ブロック108との距離が半導体チップの厚さ以下半導体チップ101と放熱ブロック108との距離が、半導体チップ101の厚さ以下であることが必要である。放熱ブロック108と半導体チップ101との距離が、半導体チップ101の厚さよりも大きい場合、半導体チップ101の上面から放熱ブロック108に伝搬すると同時に、半導体チップ101の裏面からも放熱する。半導体チップ101の裏面から出た熱は、モールド樹脂110からの放熱される効率が低く、半導体パッケージ1としての放熱効果は低減する。したがって、半導体チップ101と放熱ブロック108との距離を半導体チップ101の厚さ以下にすることで、半導体チップ101の上面から放熱ブロック108に伝搬を多くすることができる。その結果、半導体パッケージ1は高い放熱効果を有する。ここで、半導体チップ101の表面に絶縁層が形成されているなど、放熱ブロック108は半導体チップ101の上に直接設置してあっても良い。さらに、本願発明者らは、半導体チップ101の発熱量が大きくなると、半導体チップ101の熱により電極パッド500と端子リード600との接続強度が弱くなるという課題を見出した。特に、本実施形態の半導体パッケージ1は、電極パッド500の直上に放熱ブロック108を形成することで、電極パッド500に伝わる熱量が多くなる。半導体チップ101から放熱ブロック108の間に、電極パッド500にあるからである。従来では、半導体チップ101から放熱ブロック108の間に、電極パッド500にないため、電極パッド500への熱が比較的少ない。しかし、電極パッド500に伝わる熱の量が増えることによって、電極パッド500と端子リード600との接続強度に影響を与える。そこで、電極パッド500と放熱ブロック108との間に、端子リード600を挟みこむことで、電極パッド500と放熱ブロック108との間で端子リード600を押圧する。その結果、電極パッド500と端子リード600との接続強度を向上させることができる。例えば、図4Aに示すように、出力リード107は、半導体チップ101と放熱ブロック108とで挟み込まれる。半導体チップ101と出力リード107との間、及び出力リード107と放熱ブロック108との間に、接着材料425を介して挟みこんでも良い。つまり、電極パッド500の直上に、放熱ブロック108を形成することによって、半導体チップ101の放熱性を向上させると共に、電極パッド500と端子リード600との接続強度も向上させる効果を得ることができる。モールド樹脂110簡易かつ安価に、半導体チップ101をパッケージするために、モールド樹脂110を用いている。モールド樹脂110の好適な材料は、エポキシ樹脂である。端子リード600と放熱ブロック108とは、その一部が、半導体チップ101の上面の方向に、モールド樹脂110から露出している。例えば、図4Aに示すように、放熱ブロック108の上面と、モールド樹脂110の外表面とが同一面になるように形成する。放熱ブロック108とモールド樹脂110の外表面とが同一面で形成されることにより、この面を実装基板と接続することができる。この面を実装面と呼ぶ。図示しない実装基板の上に、半導体パッケージ1の実装面を下にして、配置する。実装基板の上面と、半導体パッケージ1の実装面とが接するように実装される。このように半導体パッケージ1と、図示しない実装基板とを接続した構成を、本明細書における面実装モジュールと呼ぶ。面実装モジュールは、半導体パッケージ1の小型化の利点がある。また、半導体パッケージ1の端子リード600が露出している面と、実装基板とを接触させているので、端子リード600の長さを短くすることができる。ここで、図4A、図4B、及び図4Cを用いて、半導体パッケージ1を詳細に説明する。図4Aは、図2の線I-IIの切断面図である。図4Aで示す半導体チップ101は、ローサイドスイッチング素子322である。図4Bは、図2の線III-IVの切断面図である。図4Bで示す半導体チップ101は、ハイサイドスイッチング素子321である。図4Cは、図2の線V-VIの切断面図である。図4Aに示すローサイドスイッチング素子322は、パッケージベース102に直接実装されている。図4Bに示すハイサイドスイッチング素子321は、パッケージベース102の上に配置されたサブベース103に実装されている。パッケージベース102とサブベース103との間には、樹脂を挟んでいる。サブベース103の材料は、銅である。例えば、GaNで構成されたスイッチング素子2は、ソース電位と、半導体チップ101の裏面電位とが同程度にしなければ、高電圧動作時にオン抵抗が高くドレイン電流が小さくなるなるというコラップス現象が起こる。ハイサイドスイッチング素子321を、サブベース103に実装することによって、半導体チップ101の裏面電位をハイサイドスイッチング素子321のソース電位である各相の出力端子と接続できる構造とできるので、オン抵抗を高くなる現象の影響を低減できる。このようにハイサイドスイッチング素子321に用いられる半導体チップ101が、樹脂を挟んで実装されているため半導体チップ101の裏面からの放熱は良くない。このようにハイサイドスイッチング素子321の半導体チップ101の裏面からの効率よく放熱できないことは避けられないが、本実施形態1のような半導体チップ101の上面から放熱できる構造は、非常に有効である。図4A、図4B、及び図4Cに示す半導体パッケージ1に用いる材料を説明する。電極パッド500と接続するマイナス端子リード106及びゲート端子リード104に肉厚の銅リードクリップを採用することで、半導体パッケージ1の出力端子リードと電極パッド500が単一材料で直接接続ワイヤ等を介さないした単純構造となっている。上記でも電極パッド500と端子リード600との接続関係を説明しているが、図4A、図4B、及び図4Cを用いて、より具体的に説明する。図4Aの半導体チップ101は、ローサイドスイッチング素子322で、図4Bの半導体チップ101はハイサイドスイッチング素子321である。図4Aに示すように、マイナス端子リード106とローサイドスイッチング素子322のソース電極パッド113とが接続されている。図4Bに示すように、出力リード107とハイサイドスイッチング素子321のソース電極パッド113とが接続されている。図4Cに示すように、出力リード107は、ローサイドスイッチング素子322のドレイン電極パッド112及びハイサイドスイッチング素子321のソース電極パッド113と接続されている。図4Aのように、ゲート端子リード104と、ローサイドスイッチング素子322のゲート電極パッド111が、図4Bのようにゲート端子リード104とハイサイドスイッチング素子321のゲート電極パッド111とが接続されている。実施の形態2本願発明者らは、出力リード107、プラス端子リード105及びマイナス端子リード106は、大きな電流が流れる場合の課題を見出した。この電流により、ゲート端子リード104を流れるスイッチング素子2のゲート制御信号に対して、ノイズになる可能性がある。半導体パッケージ1の上面から見て、その長手方向と平行な線で、半導体パッケージ1の略中心を切断した時を考える。ここで、長手方向とは、図1に示すように、半導体チップ101が並んでいる方向とする。ゲート端子リード104は、半導体パッケージ1を略中心を切断した時の片方に接続されている。出力リード107、プラス端子リード105及びマイナス端子リード106は、ゲート端子リード104が接続されている部分とは異なる片方に接続されている。また、出力リード107、プラス端子リード105及びマイナス端子リード106と、ゲート端子リード104との間に、放熱ブロック108及び放熱ブロックフレーム109とが存在する。このように、微小な大きさの電流が流れるゲート端子リード104と、大きな電流が流れる出力リード107、プラス端子リード105及びマイナス端子リード106とが、放熱ブロック108により分離されている。ゲート端子リード104に流れる制御信号は、微小の電流が流れるため、ノイズの影響を受けやすい。そのため、ノイズにより、スイッチング素子を誤動作させてしまう可能性がある。この電流ノイズは、電流が流れる端子の側面に発生する。したがって、大電流を流れる端子リードと、制御信号のように微小の電流が流れる端子リードとが近接して平行に配置されている場合は、制御信号に対して大電流のノイズを受け易くなる。以下、大電流を流れる端子リードの経路を大電流経路と呼び、制御信号のように微小の電流が流れるリードの経路を制御信号経路と呼ぶ。半導体パッケージ1は、大電流経路と制御信号経路とが、近接しかつ平行して配置されていない。図4Aを用いて、半導体パッケージ1の上面に対して垂直な面について、説明する。ここでは、大電流経路はマイナス端子リード106であり、制御信号経路はゲート端子リード104となる。マイナス端子リード106及びゲート端子リード104の形状を、それぞれの経路として考える。このとき、大電流経路における半導体チップ101と略平行な部分と、制御信号経路における半導体チップ101と略平行な部分とが、同じ面上にある。しかし、大電流経路と制御信号経路との間に、放熱ブロック108を形成されていることにより、大電流経路と制御信号経路とが近接することを避けることができる。その結果、大電流線路の流れる電流による、制御信号に影響干渉を低減できる。大電流経路における半導体チップ101と略平行な部分から先の部分は、放熱ブロック108を避けるように延びた形状をしている。また、制御信号経路における半導体チップ101と略平行な部分から先の部分は、放熱ブロック108を避けるように延びた形状をしている。よって、大電流経路と制御信号経路との間の距離は、少なくとも放熱ブロック108が形成される空間よりも大きいため、大電流経路と制御信号経路とが近接することを避けることができる。半導体チップ101として窒化物半導体を用いた場合、ゲートオン電圧は1.5V、オン電流は10mAと非常に小さくなる。そのため、ノイズに弱い。よって、半導体パッケージ1のように、端子リード600が湾曲し、かつ、放熱ブロック108を有することにより、多数の半導体チップ101の高密度に実装できる。その他の効果について半導体パッケージ1は、肉厚の銅のリードを用いているため、リードフレームの抵抗成分が小さくすることができるだけでなく、インダクタンス成分も小さくすることができる。低抵抗、低インダクタンス接続のため、これに高速動作が可能となる。さらに、熱伝導が良い銅フレームを用いているため、リードを介して半導体素子で発生した熱を放熱することができる。リードは肉厚の銅でできているため、再配線等で形成されたバンプ接続部に比べ、機械的強度が非常に強い。湾曲による熱応力緩和湾曲した端子リードを用いているため、熱応力を半導体チップ101の電極パッド500に伝達しない。そのため、電極パッド500での接続断絶等を防ぎ、強度な接続を実現できている。ゲート端子リード104とプラス端子リード105とマイナス端子リード106と、出力リード107は、湾曲している。このように各端子が湾曲していることで、熱応力を緩和することができる。つまり、パッケージとパッケージが実装されている基板との熱膨張の差から発生する応力を、リードの湾曲部が変形することで、半導体素子の電極パッドに掛かる応力を小さくすることができる。放熱ブロックを配置することの効果半導体パッケージ1の優れた放熱機能について詳しく説明する。スイッチング素子2である窒化物半導体は、シリコン基板上等にエピタキシャル成長で作製されている。シリコンの熱伝導率は、148W/mKでGaN110W/mKや銅390W/mKに比べ熱伝導率が悪い。さらにシリコン基板は、基板厚を薄くすることが困難で、100ミクロンミリ程度までしか薄くできない。このため半導体チップ101の裏面基板側から効率良く放熱できないシリコン基板が必須。一方、半導体パッケージ1は、半導体チップ101上部から熱伝導率が高い銅等の放熱ブロック108を通じて、効率良くジャンクションの熱を放熱することができているので、半導体チップ101上部から放熱する構造は、非常に有効である。半導体チップジャンクション101は、例えば、熱伝導率が高く薄い窒素絶縁酸化膜等で覆われており、半導体パッケージ1の放熱ブロック108は半導体チップ101上面の絶縁酸化膜の上または、半導体チップ101上面の絶縁酸化膜の上の薄い樹脂を介して近接して設置されているためである。インバータ装置では、ハイサイドスイッチング素子321とローサイドスイッチング素子322が、常に対になった構成で用いられる。このとき、ハイサイドスイッチング素子321とローサイドスイッチング素子322は同時にスイッチがオンすることはない。放熱材料の表面積が大きいことによる効果ハイサイドスイッチング素子321とローサイドスイッチング素子322が隣り合って設置されてかつ、ハイサイド側とローサイド側の2つの放熱ブロック108を放熱ブロックフレーム109で一体化しているため、1つのスイッチング素子に対して2つの放熱ブロック108が放熱体として機能している。放熱効果は、放熱材料の表面積と熱伝導率に依存し、放熱材料が大きければ大きいほど、放熱効果が大きい。そのたため、半導体チップ101の上の放熱ブロック108は、高熱伝導率を有し、大きな表面積の構造体が有効である。半導体パッケージ1は、ハイサイドスイッチング素子321の放熱ブロック108と、ローサイドスイッチング素子322の放熱ブロック108が個別に設置された場合に比べ、倍の放熱効果を有することとなる。つまり、片方のスイッチング素子が動作していないときも、動作していないスイッチング素子上部の1つの放熱ブロック108は、動作しているスイッチング素子の放熱体としても機能している。