パワー半導体装置が形成されており、六方晶系半導体によって構成される半導体基板を備えた半導体チップであって、前記半導体基板は主面において矩形形状を有し、前記矩形を規定する2辺の長さaおよびbが等しく、かつ、前記半導体基板の前記2辺と平行な方向における線膨張係数が互いに等しい半導体チップ。パワー半導体装置が形成されており、六方晶系半導体によって構成される半導体基板を備えた半導体チップであって、前記半導体基板は主面において矩形形状を有し、前記矩形を規定する2辺の長さaおよびbが等しく、かつ、前記2辺のうちの1辺と前記六方晶系半導体の<11-20>方向とがなす角および前記2辺のうちの他の1辺と前記六方晶系半導体の<1-100>方向とがなす角度がそれぞれ15°である半導体チップ。前記パワー半導体装置は、前記半導体基板に形成されたパワー半導体素子と、前記パワー半導体素子の少なくとも一部を覆うように前記半導体基板に設けられ、等方的な機械的物性を備える保護膜を有する請求項1または2に記載の半導体チップ。前記パワー半導体素子は、前記半導体基板の主面上に形成されており、前記半導体基板と同じ材料によって構成されたエピタキシャル層を有する請求項3に記載の半導体チップ。前記保護膜は、窒化シリコンおよび酸化シリコンの少なくとも一方を含む請求項3に記載の半導体チップ。前記パワー半導体素子は、等方的な機械的物性を有する配線電極を含む請求項3から5のいずれかに記載の半導体チップ。前記配線電極は、アルミニウム、銅またはこれらの少なくとも1つを含む合金によって構成されている請求項6に記載の半導チップ。前記半導体基板の前記主面と、前記六方晶系半導体の0001面または000-1面とがなす角θが、下記式を満たしている請求項1から7のいずれかに記載の半導体チップ。-10°≦θ≦10°前記半導体基板は炭化珪素半導体基板である請求項1から8のいずれかに記載の半導体チップ。前記半導体基板は窒化ガリウム半導体基板である請求項1から8のいずれかに記載の半導体チップ。前記パワー半導体素子は、金属-絶縁体-半導体電界効果トランジスタ、pn接合型ダイオードまたはショットキーバリアダイオードである請求項1から10のいずれかに記載の半導体チップ。前記パワー半導体素子は、スイッチング素子または整流素子である請求項1から10のいずれかに記載の半導体チップ。六方晶系半導体によって構成されたウェハと、前記ウェハに形成された複数のパワー半導体装置とを備える半導体ウェハであって、前記ウェハは、主面と平行な面において、結晶方位による機械的物性の異方性を有し、前記ウェハの周囲の少なくとも一部に前記六方晶系半導体の結晶方向を規定するマークが設けられており、前記マークが規定する方向と前記六方晶系半導体の<11-20>方向または<1-100>方向とがなす角βが、下記式1を満たしており、前記主面上において、前記複数のパワー半導体装置のそれぞれは、矩形で規定される領域を有し、前記矩形を規定する2辺のうちの一辺と、前記マークで規定される方向とがなす角γは下記式2または2’を満たす半導体ウェハ。-5°≦β≦5°110°≦γ≦20°240°≦γ≦50°2’前記マークがオリエンテーションフラットである、請求項13に記載の半導体ウェハ。前記マークがノッチである、請求項13に記載の半導体ウェハ。六方晶系半導体によって構成されたウェハと、前記ウェハに形成された複数のパワー半導体装置とを備える半導体ウェハであって、前記ウェハは、主面と平行な面において、結晶方位による機械的物性の異方性を有し、前記ウェハの周囲の少なくとも一部に前記六方晶系半導体の結晶方向を規定するマークが設けられており、前記マークが規定する方向と前記六方晶系半導体の<11-20>方向または<1-100>方向とがなす角β’が、10°≦β’≦20°の関係を満たしており、前記ウェハの主面上において、前記複数のパワー半導体装置のそれぞれは、矩形で規定される領域を有する半導体ウェハ。六方晶系半導体によって構成されたウェハと、前記ウェハに形成された複数のパワー半導体装置とを備える半導体ウェハを、前記六方晶系半導体の<11-20>方向または<1-100>方向に対して、15°の角度をなす第1の方向に距離cずつ、ウェハ分割装置の分割位置に対して相対的に移動させながら、前記第1の方向に対し90°の角度をなす第2の方向と平行に複数回分割する工程と、前記分割された半導体ウェハを前記ウェハ分割装置に対して相対的に90°回転させる工程と、前記分割された半導体ウェハを、前記第2の方向に前記距離cずつ、ウェハ分割装置の分割位置に対して相対的に移動させながら、前記第1の方向に平行に複数回分割する工程と、を包含する半導体チップの製造方法。従来よりパワー半導体装置に広く用いられているSiは立方晶系半導体であり、結晶方位による異方性のない等方的な機械的物性を示す。これに対し、SiCやGaNは六方晶系半導体であり、機械的物性等に異方性があることが知られている。例えば、非特許文献1および2には、結晶方位によりSiCの線膨張係数およびGaNの線膨張係数に異方性があることがそれぞれ開示されている。また機械的物性ではないが、特許文献7には、結晶面方位によりSiCの熱伝導率に異方性のあることが開示されている。本願発明者がSiCを用いたパワー半導体装置を作製し、信頼性を評価したところ、上述した機械的物性の異方性に起因すると考えられる信頼性の低下がパワー半導体装置に見られることがわかった。本発明は、かかる点に鑑みてなされたものであり、機械的物性に結晶方位による異方性を有する半導体を用い、信頼性の高い半導体チップ、半導体ウェハおよび半導体チップの製造方法を提供することを目的とする。本発明の半導体チップは、パワー半導体装置が形成されており、六方晶系半導体によって構成される半導体基板を備えた半導体チップであって、前記半導体基板は主面において矩形形状を有し、前記矩形を規定する2辺の長さaおよびbが等しく、かつ、前記半導体基板の前記2辺と平行な方向における線膨張係数が互いに等しい。また、本発明の他の半導体チップは、パワー半導体装置が形成されており、六方晶系半導体によって構成される半導体基板を備えた半導体チップであって、前記半導体基板は主面において矩形形状を有し、前記矩形を規定する2辺の長さaおよびbが等しく、かつ、前記2辺のうちの1辺と前記六方晶系半導体の<11-20>方向とがなす角および前記2辺のうちの他の1辺と前記六方晶系半導体の<1-100>方向とがなす角度がそれぞれ15°である。ある好ましい実施形態において、前記パワー半導体装置は、前記半導体基板に形成されたパワー半導体素子と、前記パワー半導体素子の少なくとも一部を覆うように前記半導体基板に設けられ、等方的な機械的物性を備える保護膜を有する。ある好ましい実施形態において、前記パワー半導体素子は、前記半導体基板の主面上に形成されており、前記半導体基板と同じ材料によって構成されたエピタキシャル層を有する。ある好ましい実施形態において、前記保護膜は、窒化シリコンおよび酸化シリコンの少なくとも一方を含む。ある好ましい実施形態において前記パワー半導体素子は、等方的な機械的物性を有する配線電極を含む。ある好ましい実施形態において前記配線電極は、アルミニウム、銅またはこれらの少なくとも1つを含む合金によって構成されている。ある好ましい実施形態において、前記半導体基板の前記主面と、前記六方晶系半導体の0001面または000-1面とがなす角θが、下記式を満たしている。-10°≦θ≦10°ある好ましい実施形態において、前記半導体基板は炭化珪素半導体基板である。ある好ましい実施形態において、前記半導体基板は窒化ガリウム半導体基板である。ある好ましい実施形態において、前記パワー半導体素子は、金属-絶縁体-半導体電界効果トランジスタ、pn接合型ダイオードまたはショットキーバリアダイオードである。ある好ましい実施形態において、前記パワー半導体素子は、スイッチング素子または整流素子である。本発明の半導体ウェハは、六方晶系半導体によって構成されたウェハと、前記ウェハに形成された複数のパワー半導体装置とを備える半導体ウェハであって、前記ウェハは、主面と平行な面において、結晶方位による機械的物性の異方性を有し、前記ウェハの周囲の少なくとも一部に前記六方晶系半導体の結晶方向を規定するマークが設けられており、前記マークが規定する方向と前記六方晶系半導体の<11-20>方向または<1-100>方向とがなす角βが、-5°≦β≦5°の関係を満たしており、前記主面上において、前記複数のパワー半導体装置のそれぞれは、矩形で規定される領域を有し、前記矩形を規定する2辺のうちの一辺と、前記マークで規定される方向とがなす角γが下記式1または1’を満たす。10°≦γ≦20°140°≦γ≦50°1’ある好ましい実施形態において、前記マークがオリエンテーションフラットである。ある好ましい実施形態において、前記マークがノッチである。本発明の半導体ウェハは、六方晶系半導体によって構成されたウェハと、前記ウェハに形成された複数のパワー半導体装置とを備える半導体ウェハであって、前記ウェハは、主面と平行な面において、結晶方位による機械的物性の異方性を有し、前記ウェハの周囲の少なくとも一部に前記六方晶系半導体の結晶方向を規定するマークが設けられており、前記マークが規定する方向と前記六方晶系半導体の<11-20>方向または<1-100>方向とがなす角β’が、10°≦β’≦20°の関係を満たしており、前記ウェハの主面上において、前記複数のパワー半導体装置のそれぞれは、矩形で規定される領域を有する。本発明の半導体チップの製造方法は、六方晶系半導体によって構成されたウェハと、前記ウェハに形成された複数のパワー半導体装置とを備える半導体ウェハを、前記六方晶系半導体の<11-20>方向または<1-100>方向に対して、15°の角度をなす第1の方向に距離cずつ、ウェハ分割装置の分割位置に対して相対的に移動させながら、前記第1の方向に対し90°の角度をなす第2の方向と平行に複数回分割する工程と、前記分割された半導体ウェハを前記ウェハ分割装置に対して相対的に90°回転させる工程と、前記分割された半導体ウェハを、前記第2の方向に前記距離cずつ、ウェハ分割装置の分割位置に対して相対的に移動させながら、前記第1の方向に平行に複数回分割する工程とを包含する。本発明の半導体チップによれば、半導体基板の矩形形状を規定する2辺と平行な方向における線膨張係数が等しい。このため、半導体チップ中の歪みや応力の一方向への集中が緩和される。また、半導体チップをパッケージに収納した場合にも、半導体チップが略正方形形状を有するため、半導体チップの四隅がパッケージから受ける応力が等しくなり、応力の集中が緩和される。よって、使用温度範囲の上限値と下限値の温度差が大きくても、パワー半導体素子やパワー半導体素子上の絶縁性薄膜のクラック、配線電極の変形等を抑制することができ、高信頼性を実現することができる。また、本発明の半導体ウェハによれば、ウェハの周囲の少なくとも一部に六方晶系半導体の結晶方向を規定するマークが設けられており、マークが規定する方向は六方晶系半導体の<11-20>方向または<1-100>方向とほぼ平行である。また、パワー半導体装置の矩形の領域を規定する2辺のうちの一辺と、マークで規定される方向とがなす角γは10°≦γ≦20°または40°≦γ≦50°を満たしている。このため、直交する2辺の方向における六方晶系半導体の線膨張係数やヤング率等の機械的物性値がほぼ等しくなる。したがって、上述した半導体チップを切り出すことが可能な半導体ウェハを実現することができる。また、本発明の半導体チップの製造方法によれば、上述した構造を備える半導体チップを製造することができる。本願発明者は、SiCデバイスの信頼性を評価するために、図18aで示すように、半導体ウェハ1001として、0001面から<11-20>方向に約4°オフカットした主面を有する4H-SiCのウェハを用い、3.6mm角のMISFET構造を有するパワー半導体装置1010を作製した。本願明細書において、ミラー指数の数値の前に付した-はその後の数値のバーを表わしている。例えば、<11-20>方位の3つ目の指数は、2バーを示している。パワー半導体装置の表面の一部はSiNを用いて構成される保護膜で覆われている。半導体ウェハ1001をスクライブライン1020x、1020yで切断し、パワー半導体装置1010を含む半導体チップに分離した。次に、Siを用いて構成されるMISFET構造のパワー半導体素子では信頼性が十分に保証されたパッケージ組立条件A、B、Cを用いて半導体チップをパッケージに組み立てた。パッケージ状のデバイスに対して、一般的な信頼性評価試験である、-65°Cと150°Cとの間で昇温および降温を繰り返す、温度サイクル試験を行った。比較のために、Siを用いて同様にパワー半導体装置を作製し、パッケージに組立、温度サイクル試験を行った。ここで、パッケージへの組立は、金属製のリードフレームに半田等を用いて電気的に半導体チップを接続固定し、リードフレームと半導体チップとをアルミニウムワイヤ等で結線した後、エポキシ系樹脂材料で封止する工程を含む。一般的には、パワー半導体素子を樹脂封止する前に、JCRJunctionCoatingResinと呼ばれるポリイミド系の材料を塗布することもある。本願明細書では、MISFETやダイオードなどデバイスとして所望の機能を有する構成部分をパワー半導体素子と呼び、パワー半導体素子と、その周囲に形成された周端部と、パワー半導体素子および周端部の少なくとも一部を覆う保護膜とを含む構成部分をパワー半導体装置と呼ぶ。ウェハに複数のパワー半導体装置が形成された半導体ウェハをスクライブラインに沿って分割したものを半導体チップと呼ぶ。半導体チップは、分割されたウェハである半導体基板を含む。さらに、半導体チップがパッケージに収納された状態の構造を半導体デバイスと呼ぶ。上述したようにパッケージ組立条件A、B、Cは、Si半導体デバイスにおいて信頼性が保証されている。このため、組み立てたSiのデバイスでは、300回、温度サイクル試験を繰り返しても不良となるデバイスはほとんど発生せず、デバイスの累積不良率はほぼゼロであった。また、封止樹脂を開封して素子表面を観察しても、保護膜の割れや配線電極のスライド等の形状異常は発見できなかった。4H-SiCを用いたデバイスの温度サイクル試験結果を図19に示す。図19に示すように、組立条件AおよびBにおいて、100回目から不良が発生している。組立条件Cでは、チップの累積不良率はほぼゼロであった。しかし、封止樹脂を開封して素子表面を観察したところ、半導体自体へのクラックの他、保護膜のクラックや、ソース電極に接続されたアルミニウム電極のスライドが確認された。スライドとは、電極表面が表面に平行な方向に引っ張られることにより、その一部にシワや剥離を発生することを言う。これらの結果から、Siのデバイスにおいて実績のある組立条件を用いた場合でも、SiCを用いたデバイスでは、温度サイクル試験で不良率が高くなることが分かった。つまり、従来のSiデバイスの製造方法や構造をそのままSiCデバイスに適用するだけでは、十分な信頼性を有するSiCデバイスを実現することは困難である。詳細な検討の結果、パッケージ状デバイスの温度サイクル試験における不良の発生は、SiCが六方晶系半導体であり、機械的物性に結晶方位による異方性があることが原因であると推定された。機械的物性、例えば線膨張係数に半導体基板の結晶方位による異方性がある場合、温度変化に対し、ある特定の結晶方位における半導体基板の膨張、収縮が著しくなる。半導体自体の膨張および収縮による熱変形や応力は、パワー半導体素子の周端等を保護する保護膜の割れや、パワー半導体素子内に形成された配線電極の一部がスライドする要因の1つとなり、デバイスの動作不良やデバイス特性の変化の原因となる。このため、等方的な機械的物性を有するSiデバイスでは、不良が発生しなかったパッケージ方法やパッケージ構造が、SiCやGaNデバイスでは不良を発生させる原因となると考えられる。SiCは、Siよりも耐熱性に優れたデバイスを実現することができる材料であると考えられている。このため、Siデバイスよりも高温でSiCデバイスが使用された場合、常温と使用環境とにおける温度差ΔTがSiデバイスの場合より大きくなり、Siデバイスからは予想し難い不具合が発生したり、よりいっそう、上述した不良が生じやすくなる可能性がある。また、大電力で動作する整流素子やスイッチング素子を含むパワー半導体装置は、動作電力によっても高温になりやすい。したがって、このような課題を解決することは、SiCやGaN半導体材料によって構成され、大電力で動作する整流素子やスイッチング素子などを含むパワー半導体装置において特に重要である。本願発明者は、このような知見に基づき、半導体ウェハにおけるパワー半導体装置の配置、より具体的にはウェハの結晶方位と、半導体ウェハの主面におけるパワー半導体装置の領域を規定する2辺の方向とを適切に選択することにより、半導体チップの状態における機械的物性の異方性の影響を抑制できることを見出した。本発明の半導体チップは、パワー半導体装置が形成されており、六方晶系半導体によって構成される半導体基板を備え、半導体基板は主面において矩形形状を有し、矩形を規定する2辺の長さaおよびbが等しく、かつ、半導体基板における2辺と平行な方向における線膨張係数が互いに等しい。なお、本願明細書において、2辺の長さaおよびbが等しいとは、長さaおよびbが完全に一致する場合、および0.95b≦a≦1.05bの関係を満たす場合を含むものとする。また、半導体基板の2辺と平行な方向における線膨張係数が互いに等しいとは、2辺の線膨張係数が完全に一致する場合、および2辺の線膨張係数の差が5以内である場合を含むものとする。以下、図面を参照しながら、本発明による半導体チップ、半導体ウェハ、および半導体チップの製造方法の実施形態を説明する。第1の実施形態以下、図面を参照しながら、本発明による半導体チップおよび半導体ウェハの実施形態を説明する。以下の図面においては、分かりやすさのため、実質的に同じ機能を有する構成要素を同一の参照符号で示す。なお、本発明は以下の実施形態に限定されない。図1aおよびbは、それぞれ本発明による半導体ウェハの実施形態を示す平面図であり、それぞれ半導体ウェハの主面を示している。図1aおよびbに示される半導体ウェハ2、2’は、それぞれ、六方晶系の半導体によって構成されているウェハ1、1’を備えている。より具体的には、ウェハ1、1’は、SiCまたはGaNの単結晶半導体によって構成されている。ウェハ1、1’はジャスト基板であってもよいし、オフカット基板であってもよい。具体的には、ウェハ1、1’の主面と、六方晶系半導体の0001面、または、000-1面とのなす角θが、-10°≦θ≦10°の関係を満たしていればよい。ウェハ1、1’の周囲には、ウェハ1、1’を構成する六方晶系半導体の結晶方向を規定するマークが設けられている。図1aに示すように、半導体ウェハ2は、ウェハ1の周囲に設けられたオリエンテーションフラット1aおよびセカンドオリエンテーションフラット1bを有している。セカンドオリエンテーションフラット1bはなくてもよい。オリエンテーションフラット1aおよびセカンドオリエンテーションフラット1bはウェハ1の円形の一部を円の接線と平行に切り欠くことによって形成される直線弦によって規定される。オリエンテーションフラット1aとセカンドオリエンテーションフラット1bとは互いに直交しており、セカンドオリエンテーションフラット1bは、オリエンテーションフラット1aよりも短い長さを有している。図2aに示すようにオリエンテーションフラット1aの長さはOFaで示される。オリエンテーションフラット1aの方向5は、線分OFaに平行な方向であり、図1aおよび図2aでは矢印で示される。つまり、矢印で示されるオリエンテーションフラット1aの方向5がウェハ1を構成する六方晶系半導体の結晶方向を規定している。結晶方向を規定するマークはノッチでもよい。図1bに示すように、半導体ウェハ2’は、ウェハ1’の周囲に設けられたノッチ1cを有している。ノッチ1cはウェハ1’の中心に向かってくぼんだ凹部によって規定される。図1bおよび図2bにおいて矢印で示すように、ノッチ1cの方向5’は、ウェハ1’の中心へ向かう凹部の開口から底部へ向かう方向である。つまり、矢印で示されるノッチ1cの方向5’がウェハ1’を構成する六方晶系半導体の結晶方向を規定している。図1aに示すように、オリエンテーションフラット1aの方向5とウェハ1を構成する六方晶系半導体の結晶方位である<11-20>方向とは平行であり、2つの方向のなす角度は理想的にはゼロである。ここで、<11-20>方向とは、図3に示すように、六方晶系半導体における、互いに60°の角度を有する[11-20]、[-12-10]、[-2110]、[-1-120]、[1-210]、[2-1-10]方向を集合的に表している。また、図2bに示すように、ノッチ1cの方向5’とウェハ1’を構成する六方晶系半導体の結晶方位である<1-100>方向とは平行であり、2つの方向なす角度は理想的にはゼロである。<1-100>方向とは、図3に示すように、六方晶系半導体における、[01-10]、[-1100]、[-1010]、[0-110]、[1-100]、[10-10]方向を集合的に表している。例えば、図1aでは、説明を簡単にするために[11-20]方向を<11-20>として、[-1100]方向を<1-100>として表記している。この場合、<11-20>方向と<1-100>方向とは直交していると言えるので、オリエンテーションフラット1aの方向5と<1-100>方向とは、直交しているといえる。また、ノッチ1cの方向5’と<11-20>方向とは直交していると言える。本願明細書において、<11-20>方向と<1-100>方向とは直交しているという意味は、上述のように集合表記された一方の等価な複数の方向から1つの方向を定義した後、それと直交する方向を集合表記された他の等価な複数の方向から選択するということである。実際のウェハでは、製造誤差により、オリエンテーションフラットまたはノッチの方向と上述した結晶方位とが厳密に平行とはならず、±5°程度以内の誤差が生じる場合がある。したがって、オリエンテーションフラット1aまたはノッチ1cである結晶方位を規定するマークが規定する方向と<11-20>方向または<1-100>方向とのなす角度βは-5°≦β≦5°の関係を満たしていればよい。図1aに示すように半導体ウェハ2は、上述した結晶方位を規定するマークが設けられたウェハ1と、ウェハ1に形成された複数のパワー半導体装置10とを備えている。半導体ウェハ2は、上述したウェハ1に複数のパワー半導体装置が設けられたものであるから、半導体ウェハ2においても、上述したように結晶方位を規定するマークと六方晶系半導体の結晶方位との関係が満たされている。半導体ウェハ2の主面上において、複数のパワー半導体装置10のそれぞれは、ハッチングで示されるように、矩形で規定される領域を有する。矩形を規定する2辺のうちの一辺とオリエンテーションフラット1aの方向5とがなす角度γは、10°≦γ≦20°の関係を満たしている。より好ましくは、角度γは、12°≦α≦18°の関係を満たしており、さらに好ましくは、角度γは15°である。矩形を規定する2辺が直交しており、<11-20>方向と<1-100>方向とが直交しているため、このとき、矩形を規定する2辺のうちの他の1辺と<1-100>方向とがなす角度も10°≦γ≦20°の関係を満たしている。図1bに示すように、半導体ウェハ2’も、上述した結晶方位を規定するマークが設けられたウェハ1’と、ウェハ1’に形成された複数のパワー半導体装置10とを備えている。半導体ウェハ2’は、上述したウェハ1’に複数のパワー半導体装置が設けられたものであるから、半導体ウェハ2’においても、上述したように結晶方位を規定するマークと六方晶系半導体の結晶方位との関係が満たされている。半導体ウェハ2’の主面上において、複数のパワー半導体装置10のそれぞれは、ハッチングで示されるように、矩形で規定される領域を有する。以下において詳細に説明するように、略正方形の形状を規定する2辺のうちの一辺とノッチ1cの方向5’とがなす角度γは、10°≦γ≦20°の関係を満たしている。より好ましくは、角度γは、12°≦γ≦18°の関係を満たしており、さらに好ましくは、角度γは15°である。本明細書において矩形を規定する2辺のうちの一辺と、結晶方位を規定するマークの方向とがなす角γが15°であるとは、当該角度が正確に15°に一致する場合、および、14.5°≦γ≦15.4°の関係を満たす場合を含むものとする。半導体ウェハ2、2’に形成された複数のパワー半導体装置10は、ウェハ1、1’によって半導体ウェハ2、2’上で互いにつながっている。このため、切削線20xおよび20yの位置で半導体ウェハ2または2’が分割されることによって、互いに分離される。分割には、例えば、ダイシングソーが用いられる。ダイシングソーによる切りしろとして100μmの空間を用意し、またパワー半導体装置10が3.6mm角の大きさを有する場合、切削線20x、20yはともに3.7mm間隔で等間隔なピッチで設定される。ここで実際の切りしろが50μmであれば、切りしろ残りは50μmとなり、切り出された略正方形形状のパワー半導体装置10は3.65mm角の半導体チップとなる。図4に切り出された半導体チップの概略を示す。図4aは半導体チップ18を示している。半導体チップ18はパワー半導体装置10と切りしろ残り19から構成されている。パワー半導体装置10は、以下において説明するように、分割されたウェハ1、1’である半導体基板を含む。また、切りしろ残り19も半導体ウェハ2、2’を構成していた半導体基板である。したがって、半導体チップ18は、パワー半導体装置10が形成された領域および切りしろ残り19を含む大きさの半導体基板を備えている。切りしろ残りは、半導体素子動作上、重要性はないため、パワー半導体装置10は半導体チップ18とほぼ等価である。半導体チップは例えば上記に基づくと3.7mm角の大きさを有している。半導体チップ18の主面における、直交する2辺の方向をxcおよびycと表記する。半導体チップ18における、直交する2辺の方向xcおよびycは、パワー半導体装置10の矩形領域を規定する2辺の方向でもある。このとき、xcと<11-20>方向とがなす角をαと定義すると、ycと<1-100>方向とがなす角もαである。また、半導体チップ18の略正方形の形状を規定する2辺の長さをa、bとしたとき、好ましくは、2辺の長さaおよびbは等しい。ここで2辺の長さaおよびbが等しいとは、長さaおよびbが完全に一致する場合、および、製造過程における長さに5程度以内の誤差が生じている場合を含む。具体的には、2辺の長さaおよびbが等しいとは、0.95b≦a≦1.05bの関係を満たす場合を意味する。辺の長さは室温25°Cで測定した値を用いる。また、2辺の長さとは、図5に示すように、矩形を規定する2組の対向する2辺の間隔LxおよびLyを意味している。図5に示すように、矩形の四隅が丸められていたり、辺の一部に欠けや切り込みが生じていたりする場合でも、このような角の丸みや欠けの部分は辺の長さとして考慮しない。なお、半導体チップ18の2辺の長さaおよびbは、スケールを有する顕微鏡を用い、半導体チップ18の切断されたウェハを観察することにより容易に測定が可能である。また結晶方位については、X線回折装置を用いて解析することが可能である。チップを劈開すると結晶方向に沿って劈開されるため、劈開面または劈開方向から結晶方位を知ることもできる。例えば4H-SiC0001基板における劈開方向は<11-20>である。図4aでは、xcおよびycの方向の辺の長さをそれぞれa、bとしているが、逆であってもよい。半導体チップ18の略正方形の形状を規定しているのは、具体的には、以下で説明する半導体基板である。上述したようにパワー半導体装置10は半導体チップ18とほぼ等価であるため、パワー半導体装置10の矩形領域を規定する2辺の長さをa、bとしたとき、2辺の長さaおよびbは等しい。具体的には、0.95b≦a≦1.05bの関係を満たしている。図4bおよびcは、パワー半導体装置10の平面図および断面図である。図4bおよびcに示すように、パワー半導体装置10は、パワー半導体素子12と周端部16と、パワー半導体素子12を覆う保護膜114とを含む。上述したように、パワー半導体素子12は、MISFETやショットキーバリアダイオードなどパワー半導体装置10の機能を果たす主要な部分を構成している。周端部16は、パワー半導体装置10の絶縁性を高めるためのガードリング構造などを構成している。保護膜114は、絶縁性を有する薄膜であり、パワー半導体素子および周端部16を使用環境に含まれる酸素や水分から保護する。保護膜114は、例えば、酸化シリコンSiOx、窒化シリコンSiNx、酸窒化シリコンSiOxNy、有機樹脂などの、等方的な機械的物性を有する材料から構成される。パワー半導体素子12は、下部領域199および下部領域199上の表面に形成された配線電極112を少なくとも有する。配線電極112は、アルミニウム、銅、これらの少なくとも1つ含む合金など、等方的な機械的物性を有する材料によって構成されている。下部領域199は、六方晶系半導体によって構成されるウェハ1、1’が分割された半導体基板を含む。下部領域199には、半導体基板上に形成され、半導体基板と同じ六方晶系半導体によって構成されるエピタキシャル層を含んでいてもよい。半導体基板の主面における2辺は、パワー半導体装置10の領域を規定する上述した長さa、bで表わされる2辺である。図1a、bおよび図4aに示すように、本実施形態の半導体ウェハ2、2’および、半導体チップ18の特徴の1つは、これらに含まれるパワー半導体装置10が形成された領域を規定する一辺が、<11-20>方向または<1-100>方向と平行ではなく、角度αをなしている点にある。β=0°の場合は、パワー半導体装置10が形成された領域を規定する一辺が、オリエンテーションフラット1aまたはノッチ1cである結晶方位を規定するマークが規定する方向と角度αをなす。この特徴を以下において詳細に説明する。図6は、六方晶系半導体の0001面から見た場合の結晶方位を模式的に示している。<11-20>方向と<1-100>方向とを2軸とする直交座標をとり、結晶方位の<11-20>方向に対してある回転角δを有するx軸と、これに直交するy軸とを定義する。回転角δを変化させた場合において、x軸方向およびy軸方向の六方晶系半導体材料の機械的物性線膨張係数、ヤング率を分子間の結合力を想定して算出した。基準となる物性値は、デジタル画像相関法DIC、DigitalImageCorrelationによって、高精度CCDカメラを用いて3Dステレオ測定を行い、得られた画像から求めた。六方晶系半導体である4H-SiCの場合、<11-20>方向の線膨張係数が3.06×106/°Cと算出され、それに直交する<1-100>方向の線膨張係数は4.73×106/°Cとなり、直交する2方向に対して線膨張係数の異方性が確認された。同様に、<11-20>方向と、それに垂直な<1-100>方向のヤング率を測定したところ、<11-20>方向のヤング率が454GPaと算出され、それに対し、<1-100>方向のヤング率は601GPaとなり、ヤング率においても直交する2方向で異方性が確認された。図7aおよびbは、図6に示した結晶方位を用いて、4H-SiCにおいて、回転角δを変化させた場合のx軸とy軸の線膨張係数およびヤング率を計算した結果を示している。図7aおよびbにおける計算は、回転角δ=0°を基準とした。つまり、δ=0°のときに、上述した機械的物性の異方性が見られる。図7aおよびbにおいて、横軸に回転角δをとり、回転角δに対応するx軸およびy軸の方向を合わせて示している。回転角δ=0°のとき、x軸は、<11-20>方向と一致し、y軸は<1-100>方向と一致する。回転角δ=30°のとき、x軸は、<10-10>方向と一致し、y軸は<-1100>方向と一致する。回転角δ=60°のとき、x軸およびY軸は、回転角δ=0°のときのx軸およびy軸の方向と等価な隣接する方向と一致する。図7aおよびbに示すように、4H-SiCの線膨張係数およびヤング率は、δ<15°の範囲では、x軸に比べy軸の方が大きく、δ=15°において、x軸とy軸とで等しくなる。15°<δ<45°の範囲では、逆にx軸の方がy軸に比べ大きくなる。また、線膨張係数およびヤング率は、δ=45°において、x軸とy軸とで等しくなり、45°<δ<60°の範囲では、x軸に比べy軸の方が大きくなる。以降、60°周期で同じ変化を繰り返す。また、δ=30°の場合のx軸の線膨張係数およびヤング率は、δ=0°の場合のy軸の物性値と等しくなっている。このように、4H-SiCは六方晶であり、60°ごとに等価な結晶方位が存在するため、δ=60°における機械的物性はδ=0°における機械的物性と等しくなる。また、<11-20>方向群と<1-100>方向群とは一方を30°回転させると他方と一致する。結晶方位の等価性を考慮すると、2つの方向群は、互いに30°の角度をなす等価な2結晶方位で表わすことができる。つまり、30°ごとに<11-20>方向群および<1-100>方向群の等価な結晶方位が交互に位置することになる。このため、線膨張係数およびヤング率の60°の周期中、δ=30°におけるx軸およびy軸方向の線膨張係数およびヤング率は、δ=0°におけるy軸およびx軸方向の値と等しい。つまり、30°でx軸とy軸の値が入れ替わる。他の六方晶系半導体であるSiCのポリタイプ例えば6H-SiCも同様の傾向を示すと思われる。図8aおよびbは、図7aおよびbと同様に、GaNWurtziteにおいて、回転角δを変化させた場合のx軸とy軸の線膨張係数およびヤング率を計算した結果を示している。なお、GaNの基準物性値は、非特許文献2で記載されている値を用いた。回転角のGaNの線膨張係数およびヤング率への影響は、同じ結晶系を有する六方晶系半導体の4H-SiCと同様の変化をする傾向を示している。これらの結果から、六方晶系半導体であるSiCやGaNは、<11-20>方向とそれに直交する<1-100>方向において、機械的物性の異方性を有する。しかし、<11-20>方向に対して、δ=±15°、±45°、±75°、以降30°周期でx軸をとり、x軸と直交するy軸をとれば、x軸方向とy軸方向の機械的物性値が同一となることがわかる。したがって、図1aおよびbに示すように、半導体ウェハ2および2’において、パワー半導体装置10の領域を規定する2辺のうちの一方を<11-20>方向に対して15°の角度をなすように、複数のパワー半導体装置10を配置すれば、切り出された半導体チップ18の1辺の方向xcは<11-20>方向に対してα=15°の角度をなす。このため、半導体チップ18の2辺に平行なxc、yc方向では、線膨張係数、ヤング率などの機械的物性が等しくなる。つまり、半導体チップ18の2辺で機械的物性の値が等しくなり、半導体チップ自体のx軸とy軸の熱変形量が等しくなる。その結果、半導体チップ中の歪みや応力の一方向への集中が緩和される。また、半導体チップをパッケージに収納した場合にも、半導体チップの四隅がパッケージから受ける応力が等しくなり、応力の集中が緩和される。この結果、パワー半導体素子12を保護する保護膜114の割れや、パワー半導体素子12の配線電極112の一部がスライドするという不具合が抑制される。また、温度サイクル試験での不良率も低減し、信頼性を向上させることができる。なお、SiCやGaNの線膨張係数およびヤング率には温度依存性があると考えられる。しかし、x軸およびy軸の値が等しくなる角度δはほとんど変動しないと考えられる。このため、半導体チップ18をいかなる温度領域において動作させた場合にも、半導体チップ18の2辺で機械的物性の値が等しくなり、上述した効果を得ることができると考えられる。また、SiCあるいはGaN半導体基板の矩形領域を規定する2辺の結晶方位とのなす角度は、例えば、X線回折により分析可能である。より簡便にはウェハを割った場合に生じるへき開方向より特定できる。半導体基板の主面が0001であることがわかっている場合には、へき開方向は<11-20>方向である。半導体基板の矩形領域を規定する2辺の結晶方位に対する方向がわかれば、図7および図8などから矩形領域を規定する2辺に沿った方向の線膨張係数を求めることができる。図7a、bおよび図8a、bに示すように、回転角δが厳密に15°をなしていなくても、15°に近い角度であれば、x軸およびy軸の線膨張係数およびヤング率の差は小さい。回転角δが10°≦δ≦20°を満たしていれば、x軸およびy軸の線膨張係数およびヤング率の差は概ね5以内となり、十分に上述した効果を得ることができると考えられる。また、回転角δが12°≦δ≦18°を満たしていれば、x軸およびy軸の線膨張係数およびヤング率の差は概ね2以内である。したがって、パワー半導体装置10の領域を規定する2辺のうちの一方と<11-20>方向とがなす角度αは、10°≦α≦20°の関係を満たすことが好ましく、12°≦α≦18°の関係を満たすことがより好ましいといえる。αが15°であることがさらに好ましい。このとき、パワー半導体装置10の領域を規定する2辺のうちの他の辺は、<11-20>方向と直交する<1-100>方向と同様の条件を満たしている。このように、パワー半導体装置10の領域を規定する2辺のうちの一方と六方晶系半導体の<11-20>方向または<1-100>方向とがなす角度αが15°となるように設計される。本明細書において2辺のうちの一方と六方晶系半導体の<11-20>方向または<1-100>方向とがなす角度αが15°であるとは、当該角度が正確に15°に一致する場合だけでなく、14.5°≦α≦15.4°の関係を満たす場合も含む。上述したように、六方晶系半導体は60°ごとに等価な結晶方位を有するため、パワー半導体装置10を規定する2辺と<11-20>の方向との関係は、図1aおよびbに示す場合に限られない。例えばパワー半導体装置10は、図9aおよびbに示すように配置されていてもよい。図9aにおいて、パワー半導体装置10を分離する切削線21xおよび半導体チップの2辺のうちの一方の方向xcはオリエンテーションフラット1aの方向5に対して45°の角度で配置されている。また、図9bに示すように、半導体チップの2辺のうちの一方の方向xcがノッチ1cの方向5’に対して、45°の角度をなしている。図9aおよびbに示すように半導体ウェハ2、2’にパワー半導体装置10が配置される場合でも上述したように本発明の効果を得ることができる。これらの場合には、パワー半導体装置10の矩形を規定する2辺のうちの一辺とオリエンテーションフラット1aの方向5とがなす角度γは、40°≦γ≦50°の関係を満たしている。より好ましくは、角度γは、42°≦γ≦48°の関係を満たしており、さらに好ましくは、角度γは45°である。このように、矩形を規定する2辺のうちの一辺と、オリエンテーションフラット1aの方向5、または、ノッチ1cの方向5’とがなす角度γは、45°となるように設計されてもよい。本明細書において矩形を規定する2辺のうちの一辺と、結晶方位を規定するマークの方向とがなす角γが45°であるとは、当該角度が正確に45°に一致する場合、および、44.5°≦γ≦45.4°の関係を満たす場合を含むものとする。なお、図9aおよびbに示す半導体ウェハ2では、オリエンテーションフラット1aの方向5から60°回転した方向もまた<11-20>方向であるため、xcは<11-20>方向と15°の角度をなしていると言える。図9aに示す半導体ウェハ2を切削線21x、21yで分離した場合、図4aに示すように半導体チップ18の2辺が<11-20>方向および<1-100>方向に対して15°の角度をなしているとも言える。また、図9bに示すように、半導体チップの2辺のうちの一方の方向xcがノッチ1cの方向5’に対して、45°の角度をなしている場合にも図4aに示すように、分離した半導体チップ18の2辺は<11-20>方向および<1-100>方向に対して15°の角度をなしていると言える。このように本実施形態の半導体チップによれば、パワー半導体装置の領域を規定する2辺のうちの一方とウェハを構成している六方晶系半導体の<11-20>方向または<1-100>方向とのなす角度αが10°≦α≦20°の関係を満たしているため、直交する2辺の方向における六方晶系半導体の線膨張係数やヤング率等の機械的物性値がほぼ等しくなる。このため、半導体チップ中の歪みや応力の一方向への集中が緩和される。また、半導体チップをパッケージに収納した場合にも、半導体チップが略正方形形状を有するため、半導体チップの四隅がパッケージから受ける応力が等しくなり、応力の集中が緩和される。よって、使用温度範囲の上限値と下限値の温度差が大きくても、パワー半導体素子やパワー半導体素子上の絶縁性薄膜のクラック、配線電極の変形等を抑制することができ、高信頼性を実現することができる。特に、六方晶系半導体が炭化珪素半導体である場合、耐熱性に優れるという炭化珪素半導体の特徴を生かした信頼性の高い半導体チップを実現することができる。また、本実施形態の半導体ウェハによれば、ウェハの周囲の少なくとも一部に六方晶系半導体の結晶方向を規定するマークが設けられており、マークが規定する方向は六方晶系半導体の<11-20>方向または<1-100>方向とほぼ平行である。また、パワー半導体装置の矩形の領域を規定する2辺のうちの一辺と、マークで規定される方向とがなす角γは10°≦γ≦20°または40°≦α≦50°を満たしている。このようにすると、パワー半導体装置の矩形の領域を規定する2辺のうちの一辺と、六方晶系半導体の<11-20>方向または<1-100>方向とのなす角度αが10°≦α≦20°の関係を満たすようになるため、直交する2辺の方向における六方晶系半導体の線膨張係数やヤング率等の機械的物性値がほぼ等しくなる。したがって、上述した半導体チップを切り出すことが可能な半導体ウェハを実現することができる。第2の実施形態本発明による半導体チップの製造方法の実施形態を説明する。まず半導体ウェハ2、2’の製造方法を説明する。図1a、bに示す半導体ウェハ2、2’では、ウェハ1、1’に形成される複数のパワー半導体装置10の2辺のうちの一方が、オリエンテーションフラット1aの方向5またはノッチ2cの方向5’と平行または垂直にはなっておらず、例えば、オリエンテーションフラット1aの方向5に対してγ=15°の角度をなしている。このような配置でパワー半導体装置10を半導体ウェハ2、2’に形成するためには、パワー半導体装置10を製造する各フォトリソグラフィ工程において、ウェハ1、1’を主面と垂直な中心軸周りに、従来に比べてγ=15°だけ回転させた状態で露光を行えばよい。通常の露光装置は、ウェハの位置を調整する機能を有しており、ウェハを回転させることが可能である。フォトリソグラフィ工程におけるウェハの位置方位あわせを除けば、従来のパワー半導体装置と同様の手順を用いて、半導体ウェハ2、2’を作製することができる。次に、半導体ウェハ2、2’を分割し、半導体チップ18を得る半導体チップの製造方法を説明する。半導体ウェハ2、2’に形成されたパワー半導体装置10は主面上において正方形形状を有している。図1aに示すように、例えば、<11-20>方向に対して15°の角度をなす方向を第1の方向とし、これに垂直な方向を第2の方向と呼ぶ。第1の方向および第2の方向は、それぞれ切削線20xおよび20yに平行な方向である。第1の方向および第2の方向にパワー半導体装置10はピッチcで等間隔に配置されている。ピッチcは例えば3.7mmである。ここで、第1の方向は、六方晶系半導体の<11-20>方向または<1-100>方向に対して、15°の角度をなすように設計される。本明細書において第1の方向とは、当該角度が正確に15°に一致する場合、および、14.5°以上15.4°以下の関係を満たす場合も含む。図1に示した半導体ウェハ2または2’の場合、オリエンテーションフラット1aの方向と第1の方向とがなす角度は15°であり、ノッチ1cの方向5’と第2の方向とがなす角度は15°である。これらのマークが示す方向に対して相対的に15°の方向を選択すれば、第1の方向または第2の方向を決定することができる。また、上述した第1の方向の定義と同様、第2の方向とは、当該角度が正確に15°に一致する場合、および、14.5°以上15.4°以下の関係を満たす場合も含む。第1の方向および第2の方向は、半導体ウェハ2、2’を構成する六方晶系半導体のへき開方向とは一致していない。したがって、ダイシングソー、レーザダイシングなどのウェハ分割装置を用いて半導体ウェハ2、2’を切断する。具体的には、まず半導体ウェハ2、2’を、上述したように決定した第1の方向に距離cずつ、ウェハ分割装置の分割位置に対して相対的に移動させながら、第1の方向に対し90°の角度をなす第2の方向と平行に半導体ウェハ2、2’を複数回分割する。これにより、幅cの複数のパワー半導体装置10が第2の方向に配列した半導体ウェハが切り出される。次に、分割された半導体ウェハをウェハ分割装置に対して相対的に90°回転させる。その後、分割された半導体ウェハを、第2の方向に距離cずつ、ウェハ分割装置の分割位置に対して相対的に移動させながら、第1の方向と平行に半導体ウェハを複数回分割する。これにより、一辺の長さがcである正方形の半導体チップが分離される。上述の手順ではまず切削線20yに沿って半導体ウェハ2、2’を分割していたが、まず切削線20xに沿って半導体ウェハ2、2’を分割してもよい。この場合、<1-100>方向に対して、15°の角度をなす方向を第1の方向とし、これに垂直な方向を第2の方向と呼ぶ。このように方向を定義する場合、上述と同様に第1の方向に距離cずつ、ウェハ分割装置の分割位置に対して相対的に移動させながら第2の方向と平行に複数回半導体ウェハ2、2’を分割し、その後、分割された半導体ウェハ2、2’を、第2の方向に距離cずつ、ウェハ分割装置の分割位置に対して相対的に移動させながら、第1の方向に平行に複数回分割すればよい。本実施形態の半導体チップの製造方法によれば、六方晶系半導体によって構成される半導体ウェハを、六方晶系半導体の<11-20>方向に対して、15°の角度をなす第1の方向に距離cずつ、ウェハ分割装置の分割位置に対して相対的に移動させながら、前記第1の方向に対し90°の角度をなす第2の方向と平行に複数回分割し、分割された半導体ウェハを、第2の方向に前記距離cずつ、ウェハ分割装置の分割位置に対して相対的に移動させながら、前記第1の方向に平行に複数回分割することにより、第1の実施形態で説明した構造を備える半導体チップを製造することができる。第3の実施形態本発明による半導体ウェハの他の実施形態を説明する。図10aおよびbは、それぞれ本発明による半導体ウェハの他の実施形態を示す平面図であり、それぞれ半導体ウェハの主面を示している。図10aおよびbに示される半導体ウェハ52、52’は、それぞれ、第1の実施形態と同様、六方晶系の半導体によって構成されているウェハ51、51’を備えている。図10aに示すように、半導体ウェハ52は、ウェハ51の周囲に設けられたオリエンテーションフラット51aおよびセカンドオリエンテーションフラット51bを有している。セカンドオリエンテーションフラット51bは設けられていなくてもよい。また、図10bに示すように、半導体ウェハ52’は、ウェハ51’の周囲に設けられたノッチ51cを有している。図10aに示すように、本実施形態のウェハ51では、オリエンテーションフラット51aの方向55とウェハ51を構成する六方晶系半導体の結晶方位である<11-20>方向とは平行ではなく、これら2つの方向のなす角度β’が、10°≦β’≦20°の関係を満たしている点で第1の実施形態と異なっている。より好ましくは、角度β’は、12°≦β’≦18°関係を満たしており、さらに好ましくは、角度β’は15°である。半導体ウェハ52は、上述した結晶方位を規定するマークが設けられたウェハ51と、ウェハ51に形成された複数のパワー半導体装置10とを備えている。半導体ウェハ52は、上述したウェハ51に複数のパワー半導体装置が設けられたものであるから、半導体ウェハ52においても、上述したように結晶方位を規定するマークと六方晶系半導体の結晶方位との関係が満たされている。半導体ウェハ52の主面上において、複数のパワー半導体装置10のそれぞれは、ハッチングで示されるように、矩形で規定される領域を有する。矩形を規定する2辺のうちの一辺とオリエンテーションフラット51aの方向55とがなす角度β’は、ゼロである。つまり、2辺のうちの一辺とオリエンテーションフラット51aの方向55とは平行である。図10bに示すように、半導体ウェハ52’も、上述した結晶方位を規定するマークが設けられたウェハ51’と、ウェハ51’に形成された複数のパワー半導体装置10とを備えている。同様に、半導体ウェハ52’は、上述したウェハ51’に複数のパワー半導体装置10が設けられたものであるから、半導体ウェハ52’においても、上述したように結晶方位を規定するマークと六方晶系半導体の結晶方位との関係が満たされている。半導体ウェハ52’の主面上において、複数のパワー半導体装置10のそれぞれは、ハッチングで示されるように、矩形で規定される領域を有する。矩形を規定する2辺のうちの一辺とノッチ51cの方向55’とがなす角度β’は、ゼロである。つまり、2辺のうちの一辺とノッチ51cの方向55’とは平行である。ただし、実際のウェハ51、51’において、製造誤差により、オリエンテーションフラット51aの方向55と<11-20>方向とがなす角β’、または、ノッチ51cの方向55’と<1-100>方向とがなす角β’が、設計値から±5°程度の範囲内でずれる場合がある。したがって、パワー半導体装置10の矩形領域を規定する2辺のうちの一辺とオリエンテーションフラット51aの方向55またはノッチ51cの方向55’とがなす角γ’は、-5°≦γ’≦5°の関係を満たしていればよい。このように半導体ウェハ52、52’は、オリエンテーションフラット51aの方向55または、ノッチ51cの方向55’と平行な一辺を有する矩形で規定される領域を備えている。オリエンテーションフラット51aの方向55またはノッチ51cの方向55’と、<11-20>方向とのなす角度β’は、10°≦β’≦20°を満たしている。このため、半導体ウェハ52、52’において、パワー半導体装置10の矩形領域を規定する2辺と、<11-20>方向および<1-100>方向とがなす角をαと定義すると、図4aに示すように、10°≦α≦20°の関係を満たしている。角度αは、好ましくは12°≦α≦18°の関係を満たしている。αが15°であることがさらに好ましい。したがって、第1の実施形態で詳細に説明したように、本実施形態の半導体ウェハ52、52’から分離される半導体装置10の領域を規定する2辺の方向における六方晶系半導体の線膨張係数やヤング率等の機械的物性値がほぼ等しくなり、半導体ウェハ52、52’を分割した場合に半導体チップ中の歪みや応力の一方向への集中が緩和される。また、半導体チップをパッケージに収納した場合にも、半導体チップが略正方形形状を有するため、半導体チップの四隅がパッケージから受ける応力が等しくなり、応力の集中が緩和される。よって、使用温度範囲の上限値と下限値の温度差が大きくても、パワー半導体素子やパワー半導体素子上の絶縁性薄膜のクラック、配線電極の変形等を抑制することができ、高信頼性を実現することができる。特に、六方晶系半導体が炭化珪素半導体である場合、耐熱性に優れるという炭化珪素半導体の特徴を生かした信頼性の高い半導体チップを実現することができる。また、本実施形態のウェハによれば、オリエンテーションフラットの方向またはノッチの方向が、ウェハを構成する六方晶系半導体の結晶方位である<11-20>方向または<1-100>方向に対して10°≦β’≦20°を満たすように、オリエンテーションフラットまたはノッチがウェハに設けられている。このため、オリエンテーションフラットの方向またはノッチの方向に対して、パワー半導体装置の領域を規定する2辺のうちの一方が平行になるように、パワー半導体装置をウェハに形成すれば、上述する効果を得ることのできる半導体ウェハを得ることができる。第4の実施形態以下、第3の実施形態の半導体ウェハから半導体チップを製造する方法を説明する。まず図10に示すウェハ51、51’を作製する。六方晶系半導体の結晶方位である<11-20>方向または<1-100>方向とオリエンテーションフラット51aの方向55またはノッチ51cの方向55’とのなす角β’が10°≦β’≦20°を満たすように、六方晶系半導体のインゴットにオリエンテーションフラット51aまたはノッチ51cを形成する。その後、六方晶系半導体のインゴットを所定の厚さでスライスし、薄板状の六方晶系半導体を得る。薄板状の六方晶系半導体の2つの主面を研磨し、少なくとも一方を鏡面に仕上げることによって、図10aおよびbに示すウェハ51、51’が得られる。ウェハ51、51’において、オリエンテーションフラット51aの方向55またはノッチ51cの方向55’と六方晶系半導体の<11-20>方向または<1-100>方向とのなす角β’は10°≦β’≦20°を満たしている。次に、ウェハ51、51’を用いて、半導体ウェハ52、52’を作製する。ウェハ51、51’において、オリエンテーションフラット51aの方向55またはノッチ51cの方向55’は、<11-20>方向または<1-100>方向と平行ではなく、10°≦β’≦20°を満たす角β’をなしている。したがって、オリエンテーションフラット51aの方向55またはノッチ51cの方向55’とパワー半導体装置10の領域を規定する2辺のうちの一辺とが互いに平行となるように、パワー半導体装置10をウェハ51、51’に形成すれば、第1の実施形態で説明したように、直交する2辺の方向における六方晶系半導体の線膨張係数やヤング率等の機械的物性値がほぼ等しくなる。ウェハ51、51’へのパワー半導体装置10のこのような配置は、パワー半導体装置10を規定する2辺の方向とオリエンテーションフラットの方向またはノッチの方向との関係という観点では、図18aおよびbに示す従来の半導体ウェハにおける配置と同じである。したがって、ウェハ51、51’を用い、従来と同様の半導体製造工程により、半導体ウェハ52、52’を作製することができる。次に、半導体ウェハ52、52’を分割し、半導体チップ18を得る半導体チップの製造方法を説明する。半導体ウェハ52、52’に形成されたパワー半導体装置10は主面上において正方形形状を有している。図10aに示すように、オリエンテーションフラット51aの方向55に対して-5°以上5°以下の角度γ’をなす方向を第1の方向とし、これに垂直な方向を第2の方向とする。図10bに示すようにノッチ51cが設けられた半導体ウェハ52’の場合、ノッチ51cの方向55’に対して85°以上95°以下の角度γ’をなす方向を第1の方向とし、これに垂直な方向を第2の方向とする。第1の方向および第2の方向は、それぞれ切削線20xおよび20yに平行な方向である。第1の方向および第2の方向にパワー半導体装置10はピッチcで等間隔に配置されている。ピッチcは例えば3.7mmである。第1の方向および第2の方向は、半導体ウェハ52、52’を構成する六方晶系半導体のへき開方向とは一致していない。したがって、ダイシングソー、レーザダイシングなどのウェハ分割装置を用いて半導体ウェハ52、52’を切断する。具体的には、まず半導体ウェハ52、52’を、上述したように決定した第1の方向に距離cずつ、ウェハ分割装置の分割位置に対して相対的に移動させながら、第1の方向に対し90°の角度をなす第2の方向と平行に半導体ウェハ52、52’を複数回分割する。これにより、幅cの複数のパワー半導体装置10が第2の方向に配列した半導体ウェハが切り出される。次に、分割された半導体ウェハをウェハ分割装置に対して相対的に90°回転させる。その後、分割された半導体ウェハを、第2の方向に距離cずつ、ウェハ分割装置の分割位置に対して相対的に移動させながら、第1の方向と平行に半導体ウェハを複数回分割する。これにより、一辺の長さがcである正方形の半導体チップが分離される。上述の手順ではまず切削線20yに沿って半導体ウェハ52、52’を分割していたが、まず切削線20xに沿って半導体ウェハ52、52’を分割してもよい。この場合、オリエンテーションフラット51aの方向55に対して85°以上95°以下の角度γ’をなす方向を第1の方向とし、これに垂直な方向を第2の方向とする。あるいは、ノッチ51cの方向55’に対して-5°以上5°以下の角度γ’をなす方向を第1の方向とし、これに垂直な方向を第2の方向とする。このように方向を定義する場合、上述と同様に第1の方向に距離cずつ、ウェハ分割装置の分割位置に対して相対的に移動させながら第2の方向と平行に複数回半導体ウェハ52、52’を分割し、その後、分割された半導体ウェハ52、52’を、第2の方向に距離cずつ、ウェハ分割装置の分割位置に対して相対的に移動させながら、第1の方向に平行に複数回分割すればよい。本実施形態の半導体チップの製造方法によれば、六方晶系半導体によって構成される半導体ウェハを、結晶方向を規定するマークに対して、-5°以上5°以下の角度、または、85°以上95°以下の角度をなす第1の方向に距離cずつ、ウェハ分割装置の分割位置に対して相対的に移動させながら、第1の方向に対し90°の角度をなす第2の方向と平行に複数回分割し、分割された半導体ウェハを、第2の方向に前記距離cずつ、ウェハ分割装置の分割位置に対して相対的に移動させながら、前記第1の方向に平行に複数回分割することにより、第3の実施形態で説明した構造を備える半導体チップを製造することができる。実施例以下、パワー半導体装置10の具体的な構造を示す。まずパワー半導体装置10がMISFETである場合の実施例を説明する。本実施例のパワー半導体装置10は、炭化珪素4H-SiCを用いた縦型MISFETである。本実施例のパワー半導体装置10は、炭化珪素層と、炭化珪素層に電気的に接続されたソース電極およびドレイン電極と、パワー半導体素子をオン状態とオフ状態との間でスイッチングするために用いられるゲート電極とを備えたユニットセルから構成されており、典型的には複数のユニットセルが配列された構造を有している。図11aは、本実施例におけるユニットセルの断面模式図であり、隣接する2個のユニットセルを示している。図11bは、複数のユニットセルの配列状態を説明するための平面図である。図11に示す例では、ユニットセル100は、半導体ウェハの主面と平行な面において、それぞれ、略長方形または正方形の平面形状を有しており、x方向およびそれに垂直なy方向に2次元的に配置されている。なお、各ユニットセル100は、例えば図11cに示すように一方向例えばy方向に延びるストライプ状の平面形状を有していてもよい。図11bにおいて、ユニットセルのx方向およびy方向における繰り返し単位ユニットセルのx、y方向に沿った長さをPx、Pyとし、図11cにおいて、ユニットセルのx方向およびy方向における繰り返し単位をQx、Qyとする。Px、Py、Qxは5~20μm、好適には8~15μmである。Qyは、Px、Py、Qxよりも大きく、20μm以上である。Qyは、最大で、ユニットセルが集合して形成されるパワー半導体素子のチップサイズの一辺に相当する長さ例えば5mmになる場合もある。ユニットセル100は、基板101、基板101の表面に形成された炭化珪素層102、炭化珪素層102と電気的に接続されたソース電極109、炭化珪素層102の少なくとも一部を覆うゲート電極108、および、基板101の裏面に電気的に接続されたドレイン電極110を備える。炭化珪素層102とゲート電極108との間には、チャネル層106およびゲート絶縁膜107がこの順で形成されている。基板101は六方晶系半導体ウェハである炭化珪素を用いて構成されるn型半導体基板ウェハであり、例えば4H-SiCからなり、0001Si面より数度オフ角傾けてステップ密度を増大させた表面を有するオフカット基板である。炭化珪素層102は、基板101の上に形成された炭化珪素エピタキシャル層である。炭化珪素層102は、ユニットセル毎に離間して形成されたp型ウェル領域103と、炭化珪素層102のうちp型ウェル領域103が形成されていない部分から構成されるn型のドリフト領域102dとを有している。ドリフト領域102dは、隣接するユニットセルのウェル領域103の間に位置するJFET領域102jを含んでいる。ドリフト領域102dは、例えば、基板101よりも低濃度でn型不純物を含むn型の炭化珪素層である。p型ウェル領域103の内部には、高濃度でn型不純物を含むn型ソース領域104と、p型ウェル領域103に電気的に接続され、p型ウェル領域103よりも高い濃度でp型不純物を含むp型コンタクト領域105とが形成されている。本実施では、p型ウェル領域103は、n型ソース領域104を包囲するように形成されている。ソース電極109は、n型ソース領域104およびp型コンタクト領域105に対してオーミック接触している。本実施形態では、ソース電極109の側壁はn型ソース領域104と接している。また、ソース電極109の下面下端は、p型コンタクト領域105およびn型ソース領域104と接している。チャネル層106は、例えば4H-SiCを用いて構成されるn型のエピタキシャル層であり、隣接するp型ウェル領域103を接続し、かつ、n型ソース領域104に接するように設けられている。チャネル層106の表面にゲート絶縁膜107が設けられている。ここでは例えばチャネル層106を熱酸化して形成した熱酸化膜とするが、もちろん、CVD法等により酸化膜を堆積してもよいし、窒化シリコン、酸窒化シリコンなど他の絶縁膜であってもよい。各ユニットセルにおけるソース電極109は、配線電極112によって並列接続されている。ソース電極109は、コンタクトホール111cにおいて、配線電極112と接続している。また、配線電極112とゲート電極108とは層間絶縁膜111によって電気的に分離されている。また、基板101の裏面に形成されたドレイン電極110は、基板101とオーミック接触している。ドレイン電極110上には、裏面配線電極113が設けられている。各ユニットセル100は、図11bやcに示すように2次元的に配列される。これによりパワー半導体装置10のパワー半導体素子12図4が構成される。パワー半導体素子12の表面の一部主に周辺部は、例えば、窒化シリコンを用いて構成される保護膜114で覆われている。パワー半導体装置10には、必要に応じて配線パッドや周端構造を含む。図12はより具体的な周端構造を示している。周端構造は、ユニットセル100の構成要素と同じもので形成される場合が多い。ここでは同一構成のものは同じ番号を記している。領域103fはpウェル領域103と同じ、p型の導電型を有し、領域902は複数のリング状構造で素子部901を覆うFLR構造である。また、素子部901はダイオード構造を有しており、pウェル領域103とドリフト層102がpn接合を構成している。pウェル領域103は、p型コンタクト領域105、ソース電極109を介して配線電極112と接続されている。領域903はソース電極とは接続されていないフローティング電極109sを有し、ソース領域104と同じn型の導電型領域104sを有する。n型の導電型領域104sは、フローティング電極109sを介してフローティング電極用の配線電極112sと電気的に接続されている。この領域903は本明細書では例えばチャネルストッパー領域と呼ぶ。選択されるパワー半導体素子の素子部の形状や特徴により、この周端部は適宜選択されるため、図12の形状に限定されるものではない。図12においては左端がユニットセル100と接続される。また右端側に切削線20x、20y、21x、21yが存在する。図13は、図11に示したMISFETの改変例である。図11と比較して、図13ではチャネル層106を有していない点が異なり、チャネル層を有さないユニットセル100’を複数形成することによりパワー半導体素子12が構成される。また、図14は、チャネル層106を有するトレンチ型MISFETのユニットセル100aを、図15は、チャネル層106を有さないトレンチ型MISFETのユニットセル100bを示している。半導体基板101は六方晶のSiCまたはGaNから選択され、ドリフト層102dはホモエピタキシャル成長により形成されている。図14および図15において、トレンチ102tが、ソース領域104、ウェル領域103を貫通し、ドリフト領域102dにまで到達している。このトレンチ102tの側壁を覆うように、チャネル層106、ゲート絶縁膜107、ゲート電極108を形成することで、トレンチ型MISFETが形成される。本発明のパワー半導体装置10は、MISFETに限られず、よく知られている他のデバイス、例えば絶縁ゲート型バイポーラトランジスタInsulatedGateBipolarTransistor:IGBT、MESFET、JFET等のパワー半導体装置であってもよい。また、パワー半導体装置10は、ダイオードであってもよい。例えば図16はショットキーバリアダイオード、図17はpn接合型ダイオードを示している。半導体基板101は六方晶のSiCまたはGaNから選択され、ドリフト層102dはホモエピタキシャル成長により半導体基板101上に形成されている。また、半導体基板101のドリフト層102dが設けられていない側には、オーミック電極110および裏面配線電極113が設けられている。図16に示すように、ドリフト層102dには、ガードリング領域として機能するp型領域または高抵抗領域103gが設けられている。ドリフト領域102dと接するようにショットキー電極119が設けられており、ショットキー接合を形成している。ショットキー電極119は、ガードリング領域103gと一部がオーバーラップしている。ショットキー電極119上には配線電極112が設けられている。ショットキーバリアダイオード100cは図4bのパワー半導体素子12に相当する。パワー半導体素子12は、複数のショットキーバリアダイオード100cを含んでいてもよい。また、周端部16は省略してもよい。図17に示すように、pn接合型ダイオード100dは例えばメサ型構造を有している。ドリフト層102d内であって、メサ構造の底部にp型ガードリング領域103gが設けられている。また、ドリフト層102d上にp型領域103pが形成されている。p型領域103pとn型のドリフト領域102dがpn接合を形成しており、pn接合型ダイオード100dの耐圧構造を決定している。pn接合をまたぐメサ構造の端面を保護膜117で覆っている。この保護膜117は酸化シリコンや窒化シリコン等の絶縁体で形成される。p型領域103pやドリフト領域102dがSiCであれば、SiCの一部を熱酸化した熱酸化膜を保護膜117として選択してもよい。