"溝状の凹部が形成された複数の第1の基板と、半導体素子が形成された複数の第2の基板とが交互に積層されてなり、前記第1の基板と前記第2の基板との大きさの違いによる凹凸が側面に形成され、前記溝状の凹部の内面と前記第1の基板の面とにより規定される第1の貫通孔が形成された積層構造体と、前記積層構造体の前記側面に接合され、前記積層構造体との接合面に、前記積層構造体の前記側面の凹凸に嵌合する凹凸が形成された第3の基板とを有することを特徴とする三次元実装半導体装置。請求項1記載の三次元実装半導体装置において、前記第1の基板、前記第2の基板、及び前記第3の基板は、熱膨張係数が同じ材料により形成されていることを特徴とする三次元実装半導体装置。請求項2記載の三次元実装半導体装置において、前記第1の基板、前記第2の基板、及び前記第3の基板を形成する前記材料は、シリコンであることを特徴とする三次元実装半導体装置。請求項1乃至3のいずれか1項に記載の三次元実装半導体装置において、前記積層構造体の各側面に、前記第3の基板が接合されていることを特徴とする三次元実装半導体装置。請求項1乃至4のいずれか1項に記載の三次元実装半導体装置において、前記第3の基板は、前記第1の貫通孔に対向する第2の貫通孔を有することを特徴とする三次元実装半導体装置。請求項5記載の三次元実装半導体装置において、前記第2の貫通孔は、前記第1の貫通孔に向かって幅の狭くなるテーパ形状を有することを特徴とする三次元実装半導体装置。請求項5又は6記載の三次元実装半導体装置において、前記積層構造体側の前記第2の貫通孔の大きさと前記第1の貫通孔の大きさとが略等しいことを特徴とする三次元実装半導体装置。請求項5乃至7のいずれか1項に記載の三次元実装半導体装置において、前記第3の基板は、前記積層構造体への接合面とは反対側の面に、前記第1の貫通孔に流体を導入出する導管を接続するための凹部が形成されていることを特徴とする三次元実装半導体装置。請求項1乃至8のいずれか1項に記載の三次元実装半導体装置において、前記第1の貫通孔は、マイクロチャネルであることを特徴とする三次元実装半導体装置。溝状の凹部が形成された複数の第1の基板と、半導体素子が形成された複数の第2の基板とを交互に積層し、前記溝状の凹部の内面と前記第1の基板の面とにより規定される第1の貫通孔が形成され、側面に前記第1の基板と前記第2の基板との大きさの違いによる凹凸が形成された積層構造体を形成する工程と、前記積層構造体の前記側面に、前記側面の凹凸に嵌合する凹凸を有する第3の基板を接合する工程とを有することを特徴とする三次元実装半導体装置の製造方法。請求項10記載の三次元実装半導体装置の製造方法において、前記積層構造体の各側面に、前記第3の基板を接合することを特徴とする三次元実装半導体装置の製造方法。請求項10又は11記載の三次元実装半導体装置の製造方法において、前記第3の基板は、シリコーンゴム層を介して前記積層構造体に接合することを特徴とする三次元実装半導体装置の製造方法。請求項10又11記載の三次元実装半導体装置の製造方法において、前記第3の基板は、前記積層構造体に直接接合することを特徴とする三次元実装半導体装置の製造方法。三次元実装半導体装置に設けたマイクロチャネルに冷却用の流体を流すためには、複数の半導体チップ間や他の部材との接合を確実にし、流体の圧力に耐えられるようにすることが重要である。特に、半導体素子の動作時には発熱によって熱膨張が生じることもあり、接合部分の信頼性を高めることが求められる。本発明の目的は、マイクロチャネルを有する三次元実装半導体装置に関し、半導体チップ間や他の部材との間の接合部分の信頼性を向上しうる三次元実装半導体装置及びその製造方法を提供することにある。実施形態の一観点によれば、溝状の凹部が形成された複数の第1の基板と、半導体素子が形成された複数の第2の基板とが交互に積層されてなり、前記第1の基板と前記第2の基板との大きさの違いによる凹凸が側面に形成され、前記溝状の凹部の内面と前記第1の基板の面とにより規定される第1の貫通孔が形成された積層構造体と、前記積層構造体の前記側面に接合され、前記積層構造体との接合面に、前記積層構造体の前記側面の凹凸に嵌合する凹凸が形成された第3の基板とを有する三次元実装半導体装置が提供される。また、実施形態の他の観点によれば、溝状の凹部が形成された複数の第1の基板と、半導体素子が形成された複数の第2の基板とを交互に積層し、前記溝状の凹部の内面と前記第1の基板の面とにより規定される第1の貫通孔が形成され、側面に前記第1の基板と前記第2の基板との大きさの違いによる凹凸が形成された積層構造体を形成する工程と、前記積層構造体の前記側面に、前記側面の凹凸に嵌合する凹凸を有する第3の基板を接合する工程とを有する三次元実装半導体装置の製造方法が提供される。開示の三次元実装半導体装置及びその製造方法によれば、半導体チップ間や他の部材との間の接合部分の信頼性を向上することができる。これにより、三次元実装半導体装置の信頼性及び冷却効率を高めることができる。[第1実施形態]第1実施形態による三次元実装半導体装置について図1乃至図11を用いて説明する。図1は、本実施形態による三次元実装半導体装置の構造を示す斜視図である。図2乃至図4は、本実施形態による三次元実装半導体装置の構造を示す断面図である。図5及び図6は、本実施形態による三次元実装半導体装置に用いるシリコンチップの構造を示す平面である。図7は、本実施形態による三次元実装半導体装置に配管を接合した構造を示す断面図である。図8乃至図11は、本実施形態による三次元実装半導体装置の製造方法を示す工程断面図である。はじめに、本実施形態による三次元実装半導体装置の構造について図1乃至5を用いて説明する。なお、図2は、図1のX-Z面に平行な方向の断面図であり、図4のA-A′線断面図に相当する。図3は、図1のY-Z面に平行な方向の断面図であり、図4のB-B′線断面図に相当する。図4は、図1のX-Y面に平行な方向の断面図であり、図2のC-C′線断面に相当する。本実施形態による三次元実装半導体装置は、図1に示すように、積層構造体14と、積層構造体14の各側面に接合されたシリコンチップ16a,16b,16c,16dとを有している。また、本実施形態による三次元実装半導体装置には、シリコンチップ16aが形成された側面とシリコンチップ16bが形成された側面との間を貫通する複数のマイクロチャネル22,26が形成されている。積層構造体14は、図2及び図3に示すように、半導体チップ10とマイクロチャネルチップ12とが交互に積層されたものである。図2及び図3の例では、4枚の半導体チップ10と4枚のマイクロチャネルチップ12とを交互に積層しているが、半導体チップ10及びマイクロチャネルチップ12の枚数は、これらに限定されるものではない。半導体チップ10は、シリコン基板上に所定の機能を有する半導体素子が形成されたものであり、必要に応じて図示しない貫通配線を有している。マイクロチャネルチップ12は、シリコンにより形成された板状体であり、Z方向に貫くように形成された貫通配線20と、Y方向に延在する溝マイクロチャネル22とを有している。半導体チップ10とマイクロチャネルチップ12とを積層することにより、マイクロチャネルチップ12に形成された溝が半導体チップ10によって覆われる。これにより、半導体チップ10とマイクロチャネルチップ12と間に、積層構造体14をY方向に貫通する複数のマイクロチャネル22が形成される。マイクロチャネル22は、水等の冷却用流体を流すためのチャネル溝である。マイクロチャネル22に冷却用流体を流すことにより、動作により発熱した半導体チップ10を冷却することができる。マイクロチャネル22は、例えば、幅70μm、高さ100μm程度の大きさを有している。また、マイクロチャネルチップ12を挟む上下の半導体チップ10間には、マイクロチャネルチップ12に形成された貫通配線20によって所望の接続配線が形成される。マイクロチャネルチップ12のX方向及びY方向のサイズは、半導体チップ10のX方向及びY方向のサイズよりも大きくなっている。半導体チップ10のZ方向のサイズ厚さ及びマイクロチャネルチップ12のZ方向のサイズ厚さは、特に限定されるものではない。半導体チップ10のZ方向のサイズ厚さは、例えば半導体チップ10のX方向及びY方向のサイズや半導体チップ10の形成方法に応じて50μm~1000μm程度の間から適宜選択される。マイクロチャネルチップ12のZ方向のサイズ厚さは、例えばマイクロチャネルチップ12のX方向及びY方向のサイズやマイクロチャネルチップ12の形成方法に応じて50μm~1000μm程度の間から適宜選択される。例えば、半導体チップ10のサイズは、特に限定されるものではないが、X方向のサイズが10000μmであり、Y方向のサイズが10000μmであり、Z方向のサイズ厚さが500μmである。また、マイクロチャネルチップ12のサイズは、特に限定されるものではないが、X方向のサイズが10200μmであり、Y方向のサイズが10200μmであり、Z方向のサイズ厚さが200μmである。なお、半導体チップ10のX方向及びY方向のサイズとマイクロチャネルチップ12のX方向及びY方向のサイズとは異なっていればよく、マイクロチャネルチップ12のX方向及びY方向のサイズを、半導体チップ10のX方向及びY方向のサイズよりも小さくするようにしてもよい。X方向及びY方向の一方で半導体チップ10のサイズを大きくし、X方向及びY方向の他方でマイクロチャネルチップ12のサイズを大きくするようにしてもよい。大きさの異なる半導体チップ10とマイクロチャネルチップ12とを交互に積層すると、積層構造体14の各側面には、半導体チップ10とマイクロチャネルチップ12とのサイズの差に応じた段差が形成される図2及び図3を参照。半導体チップ10とマイクロチャネルチップ12とは、熱膨張係数が同じ材料により形成されていることが望ましい。半導体チップ10を形成する材料の熱膨張係数とマイクロチャネルチップ12を形成する材料の熱膨張係数とが異なると、半導体チップ10を駆動した際の熱によって半導体チップ10とマイクロチャネルチップ12との間に亀裂が生じる虞があるからである。上記の例では半導体チップ10及びマイクロチャネルチップ12を同じ材料のシリコンにより形成しているが、熱膨張係数が近い材料であれば、必ずしも同じ材料を用いる必要はない。シリコンチップ16a,16b,16c,16cは、図1乃至図4に示すように、積層構造体14の4つの側面にそれぞれ接合されている。シリコンチップ16a及びシリコンチップ16bは、Y方向と交差する積層構造体14の2つの側面にそれぞれ形成されており、シリコンチップ16c及びシリコンチップ16dは、X方向と交差する積層構造体14の2つの側面にそれぞれ形成されている。シリコンチップ16aは、図5a及び図5bに示す構造を有している。シリコンチップ16aの、積層構造体14と接合される面には、図5aに示すように、凹凸25と貫通孔26とが形成されている。凹凸25は、積層構造体14の側面の段差に嵌合する形状となっている。貫通孔26は、マイクロチャネル22と同じ大きさを有しており、積層構造体14の側面に露出しているマイクロチャネル22の位置と合致するように形成されている。シリコンチップ16aの、積層構造体14と接合される面とは反対側の面には、図5bに示すように、凹部17と、貫通孔26とが形成されている。凹部17は、マイクロチャネル22に流す冷却用流体を導入するための配管図示せずと接続する際の便宜のために設けられたものである。凹部17の大きさは、特に限定されるものではないが、例えば、Y方向のサイズが500μmであり、Z方向のサイズが例えば2800μmである。シリコンチップ16aのその他の面は、特に限定されるものではないが、平面である。シリコンチップ16bは、シリコンチップ16aと同様の形状を有している。シリコンチップ16cは、積層構造体14と接合される面には、図6に示すように、積層構造体14の側面の段差に嵌合する形状の凹凸27が形成されている。シリコンチップ16cのその他の面は、特に限定されるものではないが、平面である。シリコンチップ16dは、シリコンチップ16cと同様の形状を有している。シリコンチップ16a,16b,16c,16dは、図2乃至図4に示すように、積層構造体14の各側面にシリコーンゴム層24を介して接合されている。シリコーンゴム層24の厚さは、特に限定されるものではないが、例えば10μm程度である。シリコンチップ16a,16b,16c,16dは、積層構造体14を形成する材料と熱膨張係数数が同じ材料により形成されていることが望ましい。シリコンチップ16a,16b,16c,16dを形成する材料の熱膨張係数と積層構造体14を形成する材料の熱膨張係数が異なると、半導体チップ10を駆動した際の熱によって積層構造体14とシリコンチップ16a,16b,16c,16dとの間に亀裂が生じる虞があるからである。上記の例では積層構造体14と同じ材料のシリコンにより形成しているが、熱膨張係数が近い材料であれば、必ずしも同じ材料を用いる必要はない。次に、本実施形態による三次元実装半導体装置に冷却用流体を流すための配管を接続する方法の一例について図7を用いて説明する。なお、図7aは、X-Y面に平行な方向の断面図であり、図7bは、Y-Z面に平行な方向の断面図である。冷却用流体を流すための配管は、図7a及び図7bに示すように、本実施形態による三次元実装半導体装置のシリコンチップ16a側の面及びシリコンチップ16b側の面に接続される。即ち、シリコンチップ16a側の面に、配管60aが接続される。また、シリコンチップ16b側の面に、配管60bが接続される。配管60a,60bは、マイクロOリング62を介してシリコチップ16a,16bの凹部17の部分に接合される。シリコンチップ16a,16bに凹部17を設けておくことにより、三次元実装半導体装置と配管60a,60bとの位置合わせが容易になるとともに、配管60a,60bを容易に固定することができる。配管60a、60bの径の大きさは、シリコンチップ16a,16bの凹部17の開口寸法に応じて、適宜選択することが望ましい。または、シリコンチップ16a,16bの凹部17のサイズは、配管60a、60bの径の大きさに応じて、適宜選択することが望ましい。凹部17の形状は、矩形形状に限定されるものではなく、配管60a,60bの形状に応じて適宜選択することができる。配管60aと配管60bとは、例えばバネ機能を有する治具64により接続することが望ましい。配管60aと配管60bとを治具64により接続し、配管60aと配管60bとの間に三次元実装半導体装置を挟持することにより、配管60aとシリコンチップ16aとの接合及び配管60bとシリコンチップ16bとの接合を確実にすることができる。これにより、配管60a,60bの位置ずれや冷却用流体の漏れ等を防止することができる。次に、本実施形態による三次元実装半導体装置の製造方法について図8乃至図11を用いて説明する。まず、積層構造体14を形成するための半導体チップ10及びマイクロチャネルチップ12を用意する。マイクロチャネルチップ12のX方向及びY方向のサイズは、半導体チップ10のX方向及びY方向のサイズと異なる大きさとする。例えば、半導体チップ10のX方向のサイズを10000μm、Y方向のサイズを10000μm、Z方向のサイズ厚さを500μmとする。また、マイクロチャネルチップ12のX方向のサイズを10200μm、Y方向のサイズを10200μm、Z方向のサイズ厚さを200μmとする。次いで、用意した半導体チップ10及びマイクロチャネルチップ12を交互に積み重ね、積層構造体14を形成する。積層構造体14を形成する方法は、特に限定されるものではないが、例えば表面活性化接合法を用いることができる。表面活性化接合法とは、接合面にイオンビームを照射して表面活性化を行った後、配線間のアライメントを行い、加圧接合する方法である。表面活性化接合法のほか、接合面のシリコン或いはシリコン酸化膜の表面を親水化処理し、水酸基によって接合する酸化膜直接接合法を用いてもよい。或いは、接合面にCu膜、Al膜等の薄膜を形成し、金属原子の拡散を用いて接合する金属接合法を用いてもよい。或いは、BCBBenzocyclobutene、ベンゾシクロブテン樹脂等を用いて接合する樹脂接合法等の他の接合方法を用いてもよい。なお、金属接合法を用いる場合には、金属薄膜が貫通配線間の電気的導通に影響しないように、金属薄膜を予めパターニングしておく。また、積層構造体14とは別に、シリコンチップ16a,16b,16c,16dを製造する。シリコンチップ16a,16bは、例えば以下のようにして製造される。まず、シリコンチップ16a,16bを形成するための基板として、例えばシリコン基板40を用意する。シリコン基板40の厚さは、特に限定されるものではないが、200μm~525μm程度、例えば500μmとする。なお、本実施形態では、基板の表面及び裏面にフォトレジスト等のパターンを形成しエッチング処理を施すので、基板としては、基板の両面が鏡面研磨されたシリコン基板40を用いることが望ましい。シリコン基板40は、不純物をドープすることにより導電性を付与されたものでもよい。次いで、シリコン基板40の表面及び裏面に、例えばプラズマCVD法により、シリコン酸化膜42a,42bを形成する。シリコン酸化膜42a,42bの膜厚は、例えば1~2μm程度とする。次いで、シリコン酸化膜42a上に、例えばスピンコート法により、フォトレジスト膜43を形成する。フォトレジスト膜43の厚さは、例えば4μm程度とする。フォトレジスト膜43の材料としては、例えばAZエレクトロニックマテリアルズ社製のフォトレジスト商品名:AZP4620を用いる。フォトレジストは、例えば回転数2000rpmでシリコン酸化膜42a上に塗布される。その後、フォトレジストは、120°Cで加熱処理される。こうして、シリコン酸化膜42a上にフォトレジスト膜43が形成される図8a。次いで、フォトリソグラフィ技術によりフォトレジスト膜43をパターニングし、フォトレジスト膜43の貫通孔26の形成領域に、開口部44を形成する。開口部44の開口寸法は、例えば70μm×100μm程度とする。次いで、フォトレジスト膜43をマスクとして、例えばバッファードフッ酸を用いたウェットエッチングにより、シリコン酸化膜42aをエッチングする。これにより、シリコン酸化膜42aの貫通孔26形成領域に、開口部45が形成される図8b。なお、エッチングを行う時間は、シリコン酸化膜42aの膜厚に応じて適宜調整する。また、シリコン酸化膜42aのエッチングの際に裏面のシリコン酸化膜42bがエッチングされないように、シリコン基板40の裏面をフォトレジスト膜等の保護膜で覆っておく。次いで、例えばアッシング等により、フォトレジスト膜43を除去する。次いで、同様の手順により、シリコン基板40の裏面に形成されたシリコン酸化膜42bをパターニングし、シリコン酸化膜42bの凹部17の形成予定領域に開口部46を形成する。開口部46の開口寸法は、例えば10000μm×2000μmとする図8c。次いで、シリコン酸化膜42a上に、例えばスピンコート法により、フォトレジスト膜48を形成する。フォトレジスト膜48の膜厚は、例えば4μm程度とする。次に、フォトリソグラフィ技術により、フォトレジスト膜48をパターニングする。これにより、フォトレジスト膜48に、凹凸25の凸部に対応する開口部50を形成する図8d。開口部50の開口寸法は、例えば10200μm×200μm程度とする。次いで、シリコン酸化膜42a及びフォトレジスト膜48をマスクとして、例えばDRIEDeepReactiveIonEtching、深堀りRIE法により、シリコン基板40を、例えば300μm程度エッチングする図9a。DRIEとは、エッチングとエッチング側壁保護とを繰り返しながら行うエッチング技術である。エッチングのステップにおいては、例えばSF6ガスを用いてエッチングを行う。側壁保護のステップにおいては、例えばC4F8ガスを用いて側壁を保護する。保護膜により横方向のエッチングが抑制される異方性エッチングとなる。これにより、アスペクト比の高い溝を形成することができる。DRIE法の第1のステップとしては、例えば、コイルパワーを600W、プロセスチャンバ内の圧力を14.5mTorrとした状態下にて、C4F8ガスを例えば130sccmの流量で導入する6.3秒の処理を適用することができる。DRIE法の第2のステップとしては、例えば、コイルパワーを600W、プロセスチャンバ内の圧力を14.5mTorr、基板へのRFパワーを380kHzで23Wとした状態下にて、SF6ガスを130sccmの流量で導入する7.5秒の処理を適用することができる。第1のステップ及び第2のステップは、交互に繰り返される。次いで、フォトレジスト膜48をマスクとして、例えばドライエッチングにより、シリコン酸化膜42aをエッチングする図9b。次いで、フォトレジスト膜48をマスクとして、例えばDRIE法により、シリコン基板40を、例えば100μm程度エッチングする図9c。エッチング条件としては、図7bを用いて上述したエッチング条件と同様の条件を適用することができる。次に、例えばアッシングによりフォトレジスト膜48を、例えばドライエッチングによりシリコン酸化膜42aを、除去する。次いで、シリコン基板40上にサポート基板52を貼り合わせる。サポート基板52としては、例えば日東電工株式会社製の熱剥離シート商品名:リバアルファ3195Mを用いる。サポート基板の厚さは、例えば525μmとする。サポート基板52は、後述するシリコン基板40を裏面からのエッチングを行うプロセスにおいて、シリコン基板40の破損を防止するために用いられる。次いで、シリコン酸化膜42bをマスクとして、例えばDRIE法により、シリコン基板40を、シリコン基板40の裏面側から例えば100μmエッチングする。これにより、シリコン基板40の裏面側に凹部17が形成される。また、シリコン基板40の裏面側に形成した凹部17とシリコン基板40の表面側に形成した開口部とが接続され、貫通孔26が形成される図9d。エッチング条件としては、図7bを用いて上述したエッチング条件と同様の条件を適用することができる。次いで、シリコン基板40に貫通孔26が形成されたことを確認した後に、サポート基板52を剥離する。次いで、例えばドライエッチングにより、シリコン酸化膜42bを除去する図9e。こうして、シリコンチップ16a、シリコンチップ16bが製造される。シリコンチップ16c,16dは、例えば以下にようにして製造される。まず、シリコンチップ16c,16dを形成するための基板として、例えばシリコン基板54を用意する。シリコン基板54の厚さは、特に限定されるものではないが、200μm~525μm程度、例えば500μmとする。なお、本実施形態では、基板の表面にフォトレジスト等のパターンを形成しエッチング処理を施すので、基板としては、基板の表面が鏡面研磨されたシリコン基板54を用いることが望ましい。シリコン基板54は、不純物をドープすることにより導電性を付与されたものでもよい。次いで、シリコン基板54上に、例えばスピンコート法により、フォトレジスト膜56を形成する。フォトレジスト膜56の厚さは、例えば4μm程度とする図10a。次いで、フォトリソグラフィ技術によりフォトレジスト膜56をパターニングし、フォトレジスト膜56に、凹凸27の凸部に対応する開口部58を形成する。開口部58の開口寸法は、例えば10200μm×200μm程度とする次いで、フォトレジスト膜56をマスクとして、例えばDRIE法により、シリコン基板56を、例えば100μm程度エッチングする図10c。これにより、シリコン基板56に凹凸27の凹部が形成される。エッチング条件としては、図7bを用いて上述したエッチング条件と同様の条件を適用することができる。次いで、例えばアッシング等により、フォトレジスト膜56を除去する。こうして、シリコンチップ16c,16dが製造される。次に、積層構造体14と、シリコンチップ16a,16b,16c,16dとを接合する。まず、シリコンチップ16a,16bの積層構造体14と接合される表面上に、例えばスピンコート法又はスプレーコート法により、PDMSpolydimethylsilioxaneを塗布し、乾燥させる。こうして、シリコンチップ16a,16bの凹凸を有する表面上に、シリコーンゴム層24を形成する図11a。シリコーンゴム層24の厚さは、例えば10μm程度とする。次いで、マイクロチャネル22が露出している積層構造体14の側面の段差とシリコンチップ16a,16bの表面の凹凸25とが合致するように、位置合わせをする。次いで、例えば、積層構造体14の側面にエキシマ光を照射する。エキシマ光とは、希ガスやハロゲン等の混合ガスを用いたレーザー光である。エキシマ光を照射することにより、積層構造体14の表面、即ち、半導体チップ10及びマイクロチャネルチップ12の形成材料であるシリコン原子が活性化する。次いで、活性化した積層構造体14の側面と、シリコーンゴム層24が形成されたシリコンチップ16a,16bの表面とを加圧接合する。これにより、シリコンチップ16a,16bと積層構造体14とがシリコーンゴム層24を介して接合される図11b。なお、接合面にシリコーンゴム層24を形成しておくことには、シリコンチップ16a,16b,16c,16dと積層構造体14とを接合する際の衝撃を吸収する効果もある。この際、シリコンチップ16a,16bの表面の凹凸25と積層構造体14の側面の段差とが嵌合したときに貫通孔26の位置とマイクロチャネル22との位置が合致するように予め凹凸25及び貫通孔26を形成しておくことにより、貫通孔26とマイクロチャネル22との位置合わせは不要となる。次いで、図11を用いて上述した接合方法と同様の方法により、積層構造体14の他の側面とシリコンチップ16c,16dとを接合する図示せず。こうして、本実施形態による三次元実装半導体装置が製造される。このように、本実施形態によれば、半導体チップ10,マイクロチャネルチップ12及びシリコンチップ16a,16b,16c,16dはシリコンを材料としている。これにより、熱膨張に対する高い信頼性を確保することができる。また、本実施形態によれば、積層構造体14の側面に段差を設け、シリコンチップ16a~16dに積層構造体14の側面の段差に対応する凹凸を形成することにより、積層構造体14とシリコンチップ16a~16dとの接合を容易に行うことができる。また、本実施形態によれば、シリコンチップ16a,16bに形成された凹部17により、シリコンチップ16a,16bと配管60a、60bとを容易に接合することができる。これにより、三次元実装半導体装置を他の基板へ実装するプロセスの順序をより柔軟に選択することができる。より具体的には、シリコンチップ16a、16bと配管60a,60bとを接合した後に、三次元実装半導体装置を他の基板へ実装してもよい。或いは、三次元実装半導体装置を他の基板へ実装した後に、シリコンチップ16a,16bと配管60a、60bとを接合してもよい。[第2実施形態]第2実施形態による三次元実装半導体装置及びその製造方法について図12乃至16を用いて説明する。図1乃至図11に示す第1実施形態による三次元実装半導体装置と同一の構成要素には同一の符号を付し説明を省略し又は簡潔にする。図12は、本実施形態による三次元実装半導体装置の斜視図である。図13は、本実施形態による三次元実装半導体装置の断面図である。図14は、本実施形態による三次元実装半導体装置に用いるシリコンチップの構造を示す平面図である。図15及び図16は、本実施形態による三次元実装半導体装置の製造方法を示す工程断面図である。はじめに、本実施形態による三次元実装半導体装置の製造について図12乃至図14を用いて説明する。なお、図13は、図12のY-Z面に平行な方向の断面図である。本実施形態による三次元実装半導体装置は、シリコンチップ16a,16bに形成された貫通孔26の形状が異なるほかは、図1に示す第1実施形態による三次元実装半導体装置と同様である。即ち、本実施形態による三次元実装半導体装置は、図12乃至図14に示すように、チップ16a,16bに形成された貫通孔26が、マイクロチャネル22側に向かうほどに幅内径が狭くなるテーパ形状を有している。貫通孔26の形状をこのようなテーパ形状とすることにより、配管60aから貫通孔26を介してマイクロチャネル22に流入する冷却用流体の抵抗、並びに、マイクロチャネル22から貫通孔26を介して配管60bに流出する冷却用流体の抵抗を低減することができる。即ち、冷却用流体と貫通穴26との間の摩擦抵抗による圧力損失を低減することができる。これにより、半導体装置の冷却効率を高めることができる。次に、本実施形態による三次元実装半導体装置の製造方法について、図15及び図16を用いて説明する。本実施形態による三次元実装半導体装置の製造方法は、シリコンチップ16a,16bの製造方法が異なるほかは、第1実施形態による三次元実装半導体装置の製造方法と同じである。本実施形態による三次元実装半導体装置のシリコンチップ16a,16bは、例えば以下のように製造することができる。まず、シリコンチップ16a,16bを形成するための基板として、例えばシリコン基板70を用意する。シリコン基板70の厚さは、特に限定されるものではないが、200μm~525μm程度、例えば500μmとする。なお、本実施形態では、基板の両面にフォトレジスト等のパターンを形成しエッチング処理を施すので、基板としては、基板の両面が鏡面研磨されたシリコン基板70を用いることが望ましい。シリコン基板70は、不純物をドープすることにより導電性を付与されたものでもよい。次いで、シリコン基板70の表面及び裏面に、例えばプラズマCVD法により、シリコン酸化膜72a,72bを形成する。シリコン酸化膜72a,72bの膜厚は、例えば1~2μm程度とする次いで、フォトリソグラフィ及びドライエッチングにより、シリコン酸化膜72aをパターニングする。これにより、シリコン酸化膜72aの凹部17の形成予定領域に開口部46を形成する。開口部46の開口寸法は、例えば10000μm×2000μmとする。次いで、フォトリソグラフィ及びドライエッチングにより、シリコン酸化膜72bをパターニングする。これにより、シリコン酸化膜72bに、凹凸25の凸部に対応する開口部76を形成する。開口部76の開口寸法は、例えば10200μm×200μmとする図15a。次いで、シリコン基板70の表面に、例えばスピンコート法により、フォトレジスト膜78を形成する。フォトレジスト膜78の膜厚は、例えば4μm程度とする。次いで、フォトリソグラフィ技術により、フォトレジスト膜78をパターニングする。これにより、フォトレジスト膜78に、テーパ状の貫通孔26の開口面に対応する開口部80を形成する図15b。開口部80の開口寸法は、例えば10000μm×2000μm程度とする。次いで、シリコン酸化膜72a及びフォトレジスト膜78をマスクとして、例えばDRIE法により、シリコン基板70を、側壁部分がテーパ形状になるようにエッチングする図15c。より具体的には、DRIE法の第1のステップとしては、例えば、コイルパワーを600W、プロセスチャンバ内の圧力を14.5mTorrとした状態下にて、C4F8ガスを例えば130sccmの流量で導入する6.3秒の処理を適用することができる。DRIE法の第2のステップとしては、例えば、コイルパワーを600W、プロセスチャンバ内の圧力を14.5mTorr、基板へのRFパワーを380kHzで23Wとした状態下にて、SF6ガスを130sccmの流量で導入する4.5秒の処理を適用することができる。第1のステップ及び第2のステップは、交互に繰り返される。これにより、横方向へのエッチングを制御することができる。即ち、側壁形状を制御しながらエッチングを行うことが可能となる。なお、シリコン基板70のエッチングには、異方性ウェットエッチングを用いてもよい。次いで、例えばアッシング等により、フォトレジスト膜78を除去する。次いで、シリコン酸化膜72aをマスクとして、例えばDRIE法により、シリコン基板70を、例えば100μm程度エッチングする。これにより、シリコン基板70に凹部17を形成する図15d。エッチング条件としては、図7bを用いて上述したエッチング条件と同様の条件を適用することができる。次いで、シリコン酸化膜72bをマスクとして、例えばDRIE法により、シリコン基板70を、シリコン基板70の裏面から例えば100μm程度エッチングする。これにより、シリコン基板70の裏面側に凹凸25が形成される。また、シリコン基板70の裏面側に形成した凹凸25とシリコン基板70の表面側に形成した開口部が接続され、テーパ状の貫通孔26が形成される図15e。エッチング条件としては、図7bを用いて上述したエッチング条件と同様の条件を適用することができる。次いで、例えばドライエッチングにより、シリコン酸化膜72a,72bを除去する図15f。こうして、本実施形態による三次元実装半導体装置のシリコンチップ16a,16bが製造される。このように製造されたシリコンチップ16a,16bは、別途製造した積層構造体14の側面部分に、第1実施形態による三次元実装半導体装置の製造方法と同様の手順により接合される図16a~c。この後、シリコンチップ16c、16dを積層構造体14に接合し、本実施形態による三次元実装半導体装置を完成する。このように、本実施形態によれば、シリコンチップ16a、16bの貫通孔26をテーパ形状とするので、冷却用流体と貫通孔26との間の摩擦抵抗による圧力損失を低減することができる。これにより、冷却効率を高めることができる。[第3実施形態]第3実施形態による三次元実装半導体装置及びその製造方法について図17及び図18を用いて説明する。図1乃至図16に示す第1及び第2実施形態による三次元実装半導体装置と同一の構成要素には同一の符号を付し説明を省略し又は簡潔にする。図17は、本実施形態による三次元実装半導体装置の構造を示す断面図である。図18は、本実施形態による三次元実装半導体装置の製造方法を示す工程断面図である。はじめに、本実施形態による三次元実装半導体装置の構造について図17を用いて説明する。なお、図17は、図1のY-Z面に平行な方向の断面図である。本実施形態による三次元実装半導体装置は、図12に示すように、第1実施形態による三次元実装半導体装置の構造と基本的に同じである。本実施形態による三次元実装半導体装置が第1実施形態による三次元実装半導体装置と異なる点は、シリコンチップ16a,16b,16c,16dとがシリコーンゴム層24を介さずに積層構造体14に直接接合されている点である図17参照。次に、本実施形態による三次元実装半導体装置の製造方法について図18を用いて説明する。まず、第1実施形態による三次元実装半導体装置の製造方法と同様の手順により、積層構造体14及びシリコンチップ16a,16b,16c,16dを用意する。次いで、シリコンチップ16a,16b,16c,16dを、積層構造体14の側面に接合する。まず、マイクロチャネル22が露出している積層構造体14の側面の段差とシリコンチップ16a,16bの表面の凹凸25とが合致するように、位置合わせをする図18a。次いで、例えば、積層構造体14の側面及びシリコンチップ16a,16bの凹凸25を有する表面に、例えばアルゴンガスを原料ガスとするイオンビームを照射する。イオンビームを照射することにより、積層構造体14の側面及びシリコンチップ16a,16bの表面が活性化する。なお、アルゴンイオンを照射する代わりに、例えば酸素を用いたプラズマを照射した後に窒素ラジカル処理を用いてもよい。次いで、活性化した積層構造体14の側面と、活性化したシリコンチップ16a,16bの表面とを加圧接合する。これにより、積層構造体14の表面の活性化したシリコン原子と、シリコンチップ16a,16bの表面の活性化したシリコン原子とが結合する。即ち、シリコンチップ16a,16bと積層構造体14とが接合される図14b。なお、本実施形態では、積層構造体14の表面及びシリコンチップ16a,16bの表面を活性化することにより積層構造体14とシリコンチップ16a,16bとを直接接合したが、接合方法は特に限定されるものではない。例えば、金属接合法により、積層構造体14とシリコンチップ16a,16bとを接合してもよい。金属接合法を用いる場合においては、シリコンチップ16a,16bの凹凸25を有する表面上に、例えば10nm~100nm程度の金属薄膜を形成する。金属薄膜の形成材料としては、例えば銅或いはアルミニウムを用いる。その後、積層構造体14とシリコンチップ16a,16bとを接触させ、例えば400°Cで、例えば1時間加熱処理する。これにより、積層構造体14とシリコンチップ16a,16bとが接合される。次いで、図14を用いて上述した接合方法と同様の方法により、積層構造体14の他の側面とシリコンチップ16c,16dとを接合する図示せず。こうして、本実施形態による三次元実装半導体装置が製造される。このように、本実施形態によれば、積層構造体14の表面及びシリコンチップ16a,16bの凹凸25を有する表面を活性化させることにより、常温で接合することができる。[変形実施形態]上記実施形態に限らず種々の変形が可能である。例えば、第1実施形態及び第2実施形態では、シリコーンゴム層24を介して、積層構造体14とシリコンチップ16a,16bとを接合したが、接合方法は、特に限定されるものではない。例えば、シリコーンゴム層24の代わりに、シリコーン系接着剤やポリイミド層を用いてもよい。シリコーン系接着剤としては、例えば東レダウコーニング株式会社製シリコン樹脂商品名:SYLGARD商標登録シリーズを挙げることができる。ポリイミド層の形成材料としては、例えば日立化成デュポンマイクロシステムズ株式会社製ポリイミド樹脂商品名:HD3000シリーズを挙げることができる。また、上記実施形態では、半導体チップ10のX方向のサイズ及びY方向のサイズと、マイクロチャネルチップ12のX方向のサイズ及びY方向のサイズとが異なるようにしたが、これに限定されるものではない。例えば、半導体チップ10のX方向のサイズ及びY方向のサイズと、マイクロチャネルチップ12のX方向のサイズ及びY方向のサイズとが同じであってもよい。その際には、半導体チップ10とマイクロチャネルチップ12とを、各側面に段差が形成されるように積層すればよい。また、上記実施形態では、シリコンチップ16a~16dのエッチング方法として、DRIE法を用いたが、これに限定されるものではない。例えば、ウェットエッチングを用いてもよい。また、第2実施形態では、シリコーンゴム層24を介して積層構造体14とシリコンチップ16a,16b,16c、16dとを接合したが、これに限定されるものではない。例えば、第3実施形態と同様に、積層構造体14とシリコンチップ16a,16b,16c、16dとを直接接合してもよい。或いは、金属接合法等の他の方法により接合してもよい。"