"基板上に、第1のゲート電極、第1のゲート絶縁膜、半導体層、第2のゲート絶縁膜および第2のゲート電極をこの順に有し、前記第1および第2のゲート絶縁膜がそれぞれ、酸素を有する1または複数のシリコン化合物膜を含み、かつそれらのシリコン化合物膜の厚みの総和が65nm以下であるトランジスタ。前記シリコン化合物膜が酸化シリコンSiO2膜である請求項1に記載のトランジスタ。前記第1のゲート絶縁膜は、前記基板側から順に窒化シリコン膜および酸化シリコン膜を積層したものであり、前記第2のゲート絶縁膜は、前記第1のゲート電極側から順に、酸化シリコン膜、窒化シリコン膜および酸化シリコン膜を積層したものである請求項2に記載のトランジスタ。前記半導体層は、多結晶シリコン、微結晶シリコン、非結晶シリコンまたは酸化物半導体からなる請求項1に記載のトランジスタ。前記半導体層は、低温多結晶シリコンからなる請求項4に記載のトランジスタ。トランジスタおよび光電変換素子を含む画素部を備え、前記トランジスタは、基板上に、第1のゲート電極、第1のゲート絶縁膜、半導体層、第2のゲート絶縁膜および第2のゲート電極をこの順に有し、前記第1および第2のゲート絶縁膜はそれぞれ、酸素を有する1または複数のシリコン化合物膜を含み、かつそれらのシリコン化合物膜の厚みの総和が65nm以下である放射線撮像装置。前記シリコン化合物膜が酸化シリコンSiO2膜である請求項6に記載の放射線撮像装置。前記第1のゲート絶縁膜は、前記基板側から順に窒化シリコン膜および酸化シリコン膜を積層したものであり、前記第2のゲート絶縁膜は、前記第1のゲート電極側から順に、酸化シリコン膜、窒化シリコン膜および酸化シリコン膜を積層したものである請求項7に記載の放射線撮像装置。前記半導体層は、多結晶シリコン、微結晶シリコン、非結晶シリコンまたは酸化物半導体からなる請求項6に記載の放射線撮像装置。前記半導体層は、低温多結晶シリコンからなる請求項9に記載の放射線撮像装置。前記画素部上に、放射線の波長を前記光電変換素子の感度域の波長に変換する波長変換層を備えた請求項6ないし請求項10のいずれか1項に記載の放射線撮像装置。前記光電変換素子が、放射線を吸収して電気信号に変換する機能を有する請求項6ないし請求項10のいずれか1項に記載の放射線撮像装置。放射線に基づく画像を取得する撮像装置と、前記撮像装置により取得された画像を表示する表示装置とを備え、前記撮像装置は、トランジスタおよび光電変換素子を含む画素部を備え、前記トランジスタは、基板上に、第1のゲート電極、第1のゲート絶縁膜、半導体層、第2のゲート絶縁膜および第2のゲート電極をこの順に有し、前記第1および第2のゲート絶縁膜はそれぞれ、酸素を有する1または複数のシリコン化合物膜を含み、かつそれらのシリコン化合物膜の厚みの総和が65nm以下である放射線撮像表示システム。ところが、上記のようなデュアルゲート構造において、ゲート絶縁膜として酸化シリコン膜を用いた場合、その酸化シリコン膜の膜厚によっては閾値電圧のシフト量が増大し、信頼性を維持することが困難となる。本発明はかかる問題点に鑑みてなされたもので、その目的は、被曝による閾値電圧のシフトを抑制することが可能なトランジスタおよび放射線撮像装置を提供することにある。本発明のトランジスタは、基板上に、第1のゲート電極、第1のゲート絶縁膜、半導体層、第2のゲート絶縁膜および第2のゲート電極をこの順に有し、第1および第2のゲート絶縁膜はそれぞれ、酸素を有する1または複数のシリコン化合物膜を含み、かつそれらのシリコン化合物膜の厚みの総和が65nm以下であるものである。本発明の放射線撮像装置は、上記本発明のトランジスタを含み、放射線に基づく電気信号を取得する画素部を備えたものである。本発明のトランジスタおよび放射線撮像装置では、基板上に、第1のゲート電極、第1のゲート絶縁膜、半導体層、第2のゲート絶縁膜および第2のゲート電極をこの順に有し、第1および第2のゲート絶縁膜がそれぞれ、酸素を有する1または複数のシリコン化合物膜を含んでいる。このような第1および第2のゲート絶縁膜では、放射線が入射すると、正孔がチャージされて閾値電圧が負側へシフトするという傾向がある。このシフト量は、酸素を含むシリコン化合物膜の厚みの総和が65nm以下では微小であるが、S値の変化等の影響により65nmを超えると急激に増大する。即ち、シリコン化合物膜の厚みの総和が65nm以下であることにより、そのような閾値電圧のシフトが軽減される。本発明の放射線撮像表示システムは、放射線に基づく画像を取得する撮像装置上記本発明の放射線撮像装置と、この撮像装置により取得された画像を表示する表示装置とを備えたものである。本発明のトランジスタおよび放射線撮像装置によれば、基板上に、第1のゲート電極、第1のゲート絶縁膜、半導体層、第2のゲート絶縁膜および第2のゲート電極をこの順に設け、第1および第2のゲート絶縁膜がそれぞれ、酸素を有する1または複数のシリコン化合物膜を含んでいる。このような構成において、上記シリコン化合物膜の厚みの総和を65nm以下とすることにより、閾値電圧のシフトを抑制することが可能となる。以下、本発明を実施するための形態について図面を参照して説明する。尚、説明は以下の順序で行う。1.実施の形態ゲート絶縁膜における酸化シリコン膜の厚みの総和が65nm以下のトランジスタを含む間接変換型の放射線撮像装置の例2.変形例1画素駆動回路をパッシブ駆動回路とした例3.変形例2直接変換型の放射線撮像装置の例4.適用例放射線撮像表示システムの例<実施の形態>[放射線撮像装置の全体構成]図1は、本発明の一実施の形態に係る放射線撮像装置放射線撮像装置1の全体構成を表すものである。放射線撮像装置1は、いわゆる間接変換型FPDFlatPanelDetectorであり、α線、β線、γ線、X線に代表される放射線を波長変換後に受光し、放射線に基づく画像情報を読み取るものである。この放射線撮像装置1は、医療用をはじめ、手荷物検査等のその他の非破壊検査用のX線撮像装置として好適に用いられるものである。放射線撮像装置1は、基板11上に画素部12を有し、この画素部12の周囲には、例えば行走査部13、水平選択部14、列走査部15およびシステム制御部16からなる周辺回路駆動回路が設けられている。画素部12は、放射線撮像装置1における撮像エリアとなるものである。この画素部12には、入射光の光量に応じた電荷量の光電荷を発生して内部に蓄積する光電変換部後述の光電変換層112を含む単位画素12a以下、単に画素と記述する場合もあるが行列状に2次元配置されている。単位画素12aには、画素駆動線17として例えば2本の配線具体的には行選択線およびリセット制御線が画素行ごとに設けられている。画素部12には更に、行列状の画素配列に対して画素行ごとに画素駆動線17が行方向画素行の画素の配列方向に沿って配線され、画素列ごとに垂直信号線18が列方向画素列の画素の配列方向に沿って配線されている。画素駆動線17は、画素からの信号読み出しのための駆動信号を伝送するものである。図1では、画素駆動線17について1本の配線として示しているが、1本に限られるものではない。画素駆動線17の一端は、行走査部13の各行に対応した出力端に接続されている。この画素部12の構成については後述する。行走査部13は、シフトレジスタやアドレスデコーダ等によって構成され、画素部12の各画素12aを、例えば行単位で駆動する画素駆動部である。行走査部13によって選択走査された画素行の各単位画素から出力される信号は、垂直信号線18の各々を通して水平選択部14に供給される。水平選択部14は、垂直信号線18ごとに設けられたアンプや水平選択スイッチ等によって構成されている。列走査部15は、シフトレジスタやアドレスデコーダ等によって構成され、水平選択部14の各水平選択スイッチを走査しつつ順番に駆動する。この列走査部15による選択走査により、垂直信号線18の各々を通して伝送される各画素の信号が順番に水平信号線19に出力され、当該水平信号線19を通して基板11の外部へ伝送される。行走査部13、水平選択部14、列走査部15および水平信号線19からなる回路部分は、基板11上に直に形成された回路であってもよいし、あるいは外部制御ICに配設されたものであってもよい。また、それらの回路部分は、ケーブル等により接続された他の基板に形成されていてもよい。システム制御部16は、基板11の外部から与えられるクロックや、動作モードを指令するデータなどを受け取り、また、放射線撮像装置1の内部情報などのデータを出力する。システム制御部16はさらに、各種のタイミング信号を生成するタイミングジェネレータを有し、当該タイミングジェネレータで生成された各種のタイミング信号を基に行走査部13、水平選択部14および列走査部15などの周辺回路の駆動制御を行う。[画素部12の詳細構成]図2は、画素部12の断面構造を表したものである。画素部12は、基板11上に、後述のフォトダイオード111Aおよびトランジスタ111Bを含む光電変換層112を有し、これらの光電変換層112上に、層間絶縁膜等よりなる絶縁膜112が形成されている。この光電変換層112上には、例えば平坦化膜113が設けられている。尚、平坦化膜113上には、図示しない保護膜が設けられていてもよいし、平坦化膜113が保護膜を兼ねていてもよい。平坦化膜113上には、シンチレータ層114波長変換層が配置され、このシンチレータ層114は、保護膜115により覆われている。以下、画素部12の要部の詳細構成について説明する。光電変換層112における画素回路構成図3は、光電変換層112における単位画素12aの回路構成の一例である。単位画素12aは、フォトダイオード111A光電変換素子と、トランジスタTr1,Tr2,Tr3後述のトランジスタ111Bに相当と、前述の垂直信号線18と、画素駆動線17としての行選択線171およびリセット制御線172とを含むものである。フォトダイオード111Aは、例えばPINフォトダイオードであり、例えばその感度域が可視域である受光波長帯域が可視域である。このフォトダイオード111Aは、カソード端子133に基準電位Vxrefが印加されることで、入射光の光量受光量に応じた電荷量の信号電荷を発生するものである。フォトダイオード111Aのアノードは蓄積ノードNに接続されている。蓄積ノードNには容量成分136が存在し、フォトダイオード111Aで発生した信号電荷は蓄積ノードNに蓄積される。尚、フォトダイオード111Aを蓄積ノードNとグランドGNDとの間に接続した構成としてもよい。このフォトダイオードの断面構造については後述する。トランジスタTr1,Tr2,Tr3はいずれも、例えばNチャネル型の電界効果トランジスタであり、チャネルを形成する半導体層後述の半導体層126が例えば非結晶シリコン、微結晶シリコン、多結晶シリコン等のシリコン系半導体、望ましくは低温多結晶シリコンにより構成されている。あるいは、酸化インジウムガリウム亜鉛InGaZnOまたは酸化亜鉛ZnO等の酸化物半導体により構成されていてもよい。トランジスタTr1は、リセットトランジスタであり、参照電位Vrefが与えられる端子137と蓄積ノードNとの間に接続されている。このトランジスタTr1は、リセット信号Vrstに応答してオンすることによって蓄積ノードNの電位を参照電位Vrefにリセットするものである。トランジスタTr2は、読出トランジスタであり、ゲートが蓄積ノードNに、端子134ドレインが電源VDDにそれぞれ接続されている。このトランジスタTr2は、フォトダイオード111Aで発生した信号電荷をゲートで受け、当該信号電荷に応じた信号電圧を出力する。トランジスタTr3は、行選択トランジスタであり、トランジスタTr2のソースと垂直信号線18との間に接続されており、行走査信号Vreadに応答してオンすることにより、トランジスタTr2から出力される信号を垂直信号線18に出力する。このトランジスタTr3については、トランジスタTr2のドレインと電源VDDとの間に接続する構成を採ることも可能である。以下、これらのトランジスタ総称してトランジスタ111Bとするの断面構造について説明する。トランジスタ111Bの断面構造図4は、トランジスタ111Bの断面構成例であり、光電変換層112の断面構造の一部に相当するものである。図5は、図4における半導体層126近傍の積層構造を模式的に表したものである。トランジスタ111Bは、半導体層126を挟むようにして2つのゲート電極を設けた、いわゆるデュアルゲート構造を有している。具体的には、トランジスタ111Bは、基板11上に、第1ゲート電極120Aと、この第1ゲート電極120Aを覆うように形成された第1ゲート絶縁膜129を有している。第1ゲート絶縁膜129上には、チャネル層126a,LDD層126bおよびN層126cを含む半導体層126が設けられている。この半導体層126を覆うように、第2ゲート絶縁膜130が形成され、この第2ゲート絶縁膜130上の第1ゲート電極120Aに対向する領域に、第2ゲート電極120Bが配設されている。第2ゲート電極120B上には、第1層間絶縁膜131が形成されており、この第1層間絶縁膜131に形成されたコンタクトホールH1を埋め込むようにソースドレイン電極128が形成されている。これらの第1層間絶縁膜131およびソースドレイン電極128上には、第2層間絶縁膜132が設けられている。以下、トランジスタ111Bにおける要部の詳細構成について説明する。第1ゲート電極120Aおよび第2ゲート電極120Bはそれぞれ、例えばTi、Al、Mo、W、Cr等のいずれかよりなる単層膜またはそれらの積層膜よりなる。これらの第1ゲート電極120Aおよび第2ゲート電極120Bは、上述のように第1ゲート絶縁膜129、半導体層126および第2ゲート絶縁膜130を挟み込むようにして、互いに対向して設けられている。第1ゲート電極120Aおよび第2ゲート電極120Bの厚みはそれぞれ例えば30nm~150nmであり、例えば第1ゲート電極120Aが65nm、第2ゲート電極120Bが90nmとなっている。第1ゲート絶縁膜129および第2ゲート絶縁膜130は、酸素を含むシリコン化合物膜、例えば酸化シリコンSiO2膜または酸窒化シリコンSiON膜等の単層膜であるか、あるいはこのような酸素を含むシリコン化合物膜と、窒化シリコンSiNX膜とを有する積層膜である。ここでは、図5に示したように、第1ゲート絶縁膜129は、基板11側から順に窒化シリコン膜129Aおよび酸化シリコン膜129Bを積層したものであり、第2ゲート絶縁膜130は、基板11側から順に、酸化シリコン膜130A、窒化シリコン膜130Bおよび酸化シリコン膜130Cを積層したものである。このように、半導体層126の近傍には、半導体層126を挟み込むようにして、酸化シリコン膜129B,130Aが設けられる。これは、半導体層126が界面準位の影響を受け、閾値電圧シフトが生じないようにするためである。このように第1ゲート絶縁膜129および第2ゲート絶縁膜130にはそれぞれ、酸化シリコン膜129B,130A,130Cが含まれるが、本実施の形態では、これらの酸化シリコン膜129B,130A,130Cの膜厚の総和が65nm以下となっている。但し、酸化シリコン膜129B,130A,130Cの各膜厚の大小関係膜厚の組み合わせは任意である詳細は後述の実施例参照。また、第1ゲート絶縁膜129および第2ゲート絶縁膜130のそれぞれに含まれる酸化シリコン膜の膜数層数は、1層であってもよいし2層以上であってもよい。更に、酸素を含むシリコン化合物膜として、例えば酸窒化シリコン膜を有する場合には、この酸窒化シリコン膜の膜厚も含めて総和が65nm以下となるように設定されればよい。また、第1ゲート絶縁膜129および第2ゲート絶縁膜130には、酸化シリコン膜129B,130A,130C以外の層窒化シリコン膜129A,130Bが存在するが、上記のような膜厚設定は、これらの窒化シリコン膜129A,130Bの膜厚や層数に依存することなくなされる。但し、第1ゲート電極120Aおよび第2ゲート電極120B間に形成される容量は、その間に積層される絶縁膜の材料や膜厚等により決まるので、所望の容量が形成されるように、酸化シリコン膜129B,130A,130Cおよび窒化シリコン膜129A,130Bの各膜厚が設定される。換言すると、酸化シリコン膜129B,130A,130Cの膜厚の総和が65nm以下となるように設定された構造において、窒化シリコン膜129A,130Bの各膜厚が、第1ゲート電極120Aおよび第2ゲート電極120B間において必要な容量を形成し得るように設定されていればよい。半導体層126は、例えば多結晶シリコン、低温多結晶シリコン、微結晶シリコンまたは非結晶シリコンにより構成され、望ましくは低温多結晶シリコンにより構成されている。あるいは、酸化インジウムガリウム亜鉛IGZO等の酸化物半導体により構成されていてもよい。この半導体層126では、チャネル層126aとN層126cとの間に、リーク電流を低減する目的でLDD層126bが形成されている。ソースドレイン電極128は、Ti、Al、Mo、W、Cr等からなる単層膜またはこれらの積層膜からなり、信号読み出しのための配線に接続されている。第1層間絶縁膜131および第2層間絶縁膜132は、例えば酸化シリコン膜、酸窒化シリコン膜および窒化シリコン膜のうちの単層膜またはこれらの積層膜により構成されている。ここでは、第1層間絶縁膜131は、基板11側から順に酸化シリコン膜131aおよび窒化シリコン膜131bを積層したものであり、第2層間絶縁膜132は、酸化シリコン膜となっている。トランジスタ111Bの作製方法上記のようなトランジスタ111Bは、例えば次のようにして作製することができる。図6~9は、トランジスタ111Bの作製方法を工程順に説明するための断面図である。まず、図6Aに示したように、基板11上に第1ゲート電極120Aを形成する。具体的には、例えばMo等の高融点金属を基板11上に例えばスパッタ法により成膜した後、例えばフォトリソグラフィ法を用いて島状アイランド状にパターニングする。この後、図6Bに示したように、第1ゲート絶縁膜129を形成する。具体的には、基板11上の第1ゲート電極120Aを覆うように、窒化シリコン膜129Aおよび酸化シリコン膜129Bをこの順に、例えばCVD法により所定の膜厚で連続成膜する。続いて、形成した第1ゲート絶縁膜129上に、半導体層126となるアモルファスシリコン層α-Si層1260を、例えばCVD法により成膜する。次いで、図6Cに示したように、形成したα-Si層1260を多結晶化することにより、半導体層126を形成する。具体的には、まずα-Si層1260を例えば400°C~450°Cの温度下において、水素含有量が1以下となるように脱水素処理アニールを行う。続いて、例えばエキシマレーザELAにより例えば波長308nmのレーザ光を照射することにより、α-Si層1260を多結晶化する。この後、例えばボロンをドープすることにより閾値電圧を調整することにより、半導体層126を形成する。続いて、図7Aに示したように、多結晶化した半導体層126の所定の領域に、イオン注入により、LDD層126bおよびN層126cをそれぞれ形成する。次いで、図7Bに示したように、第2ゲート絶縁膜130を形成する。具体的には、半導体層126を覆うように、酸化シリコン膜130A、窒化シリコン膜130Bおよび酸化シリコン膜130Cをこの順に、例えばCVD法により所定の膜厚で連続成膜する。尚、これらの酸化シリコン膜130A,130Cと、上述の第1ゲート絶縁膜129における酸化シリコン膜129Bとの合計の膜厚が、65nm以下となるように、各層の膜厚を設定する。尚、この第3ゲート絶縁膜130を形成後、図示はしないが、上記第1ゲート電極120Aと、後の工程で形成する第2ゲート電極120Bとを電気的に接続するためのコンタクトホールを形成しておく。続いて、図7Cに示したように、第2ゲート絶縁膜130上に第2ゲート電極120Bを形成する。具体的には、例えばMo等の高融点金属を、第2ゲート絶縁膜130上に例えばスパッタ法により成膜した後、例えばフォトリソグラフィ法を用いて島状にパターニングする。次いで、図8Aに示したように、酸化シリコン膜131aおよび窒化シリコン膜131bをこの順に、例えばCVD法により連続成膜することにより、第1層間絶縁膜131を形成する。続いて、図8Bに示したように、形成した第1層間絶縁膜131および第2ゲート絶縁膜130を貫通するコンタクトホールH1を、例えばドライエッチングにより形成する。この後、図9に示したように、コンタクトホールH1を埋め込むように、ソースドレイン電極128を例えばスパッタ法により成膜し、所定の形状にパターニングする。最後に、このソースドレイン電極128および第1層間絶縁膜131上に、第2層間絶縁膜132として、例えば酸化シリコン膜をCVD法により成膜することにより、図4に示したトランジスタ111Bを完成する。フォトダイオード111Aの断面構成図10は、フォトダイオード111Aの断面構成例であり、図2に示した光電変換層112の一部に相当するものである。このフォトダイオード111Aは、上記トランジスタ111Bと共に基板11上に設けられ、その積層構造の一部がトランジスタ111Bと共通し、同一の薄膜プロセスによって形成されるものである。以下、フォトダイオード111Aの詳細構成について説明する。フォトダイオード111Aは、基板11上の選択的な領域に、ゲート絶縁膜121aを介してp型半導体層122を有している。基板11上詳細にはゲート絶縁膜121a上には、そのp型半導体層122に対向してコンタクトホールH2を有する第1層間絶縁膜121bが設けられている。第1層間絶縁膜121bのコンタクトホールH2内のp型半導体層122上には、i型半導体層123が設けられており、このi型半導体層123上にn型半導体層124が形成されている。n型半導体層124には、コンタクトホールH3を有する第2層間絶縁膜121cが設けられており、そのコンタクトホールH3を介してn型半導体層124と上部電極125とが接続されている。尚、ここでは、基板側下部側にp型半導体層122、上部側にn型半導体層16をそれぞれ設けた例を挙げたが、これと逆の構造、即ち下部側基板側をn型、上部側をp型とした構造であってもよい。また、上記ゲート絶縁膜121a,第1層間絶縁膜121bおよび第2層間絶縁膜121cは、それらの一部または全部において、トランジスタ111Bにおける第1ゲート絶縁膜129、第2ゲート絶縁膜130および第1層間絶縁膜131の各層と同一の層構造を有する。このフォトダイオード111Aはトランジスタ111Bと同一の薄膜プロセスにより形成可能である。p型半導体層122は、例えば多結晶シリコンポリシリコン等に、例えばボロンBがドープされてなるp領域であり、厚みは例えば40nm~50nmである。このp型半導体層122は、例えば信号電荷を読み出すための下部電極アノードを兼ねており、前述の蓄積ノードN図3に接続されているあるいは、p型半導体層122が蓄積ノードNとなって、電荷を蓄積させるようになっている。i型半導体層123は、p型とn型の中間の導電性を示す半導体層、例えばノンドープの真性半導体層であり、例えば非結晶シリコンアモルファスシリコンにより構成されている。i型半導体層123の厚みは、例えば400nm~1000nmであるが、厚みが大きい程、光感度を高めることができる。n型半導体層124は、例えば非結晶シリコンアモルファスシリコンにより構成され、n領域を形成するものである。このn型半導体層124の厚みは例えば、10nm~50nmである。上部電極125カソードは、光電変換のための基準電位を供給するための電極であり、例えばITO等の透明導電膜により構成されている。この上部電極125には、この上部電極125に電圧を供給するための電源配線127が接続されている。電源配線127は上部電極125よりも低抵抗の材料、例えばTi、Al、Mo、W、Cr等によって構成されている。平坦化膜113上記のようなフォトダイオード111Aおよびトランジスタ111B光電変換層112が形成された基板11上を平坦化するために形成されるものであり、有機膜により構成されている。シンチレータ層114シンチレータ層114は、放射線をフォトダイオード111Aの感度域に波長変換するものである。このシンチレータ層114は、例えばX線を可視光に変換する蛍光体が用いられる。このような蛍光体としては、例えば、ヨウ化セシウムCsIにタリウムTlを添加したもの、酸化硫黄カドミウムGd2O2SにテルビウムTbを添加したもの、BaFXXはCl,Br,I等等が挙げられる。シンチレータ層114の厚みは100μm~600μmであることが望ましく、例えば600μmである。このようなシンチレータ層114は、平坦化膜113上に例えば真空蒸着法を用いて成膜することができる。保護膜115保護膜115は、例えばパリレンCよりなる有機膜である。シンチレータ層114に用いられる上記のような蛍光体材料、特にCsIは水分によって劣化し易いため、シンチレータ層114上には、水分バリア層としての保護膜115が設けられていることが望ましい。[作用効果]本実施の形態の作用、効果について、図1~図5および図10~図13を参照して説明する。放射線撮像装置1では、図示しない放射線例えばX線照射源から照射され、被写体検出体を透過した放射線を取り込み、この放射線を波長変換した後に光電変換することによって、被写体の画像を電気信号として取得する。詳細には、放射線撮像装置1に入射した放射線は、まず、画素部12上に設けられたシンチレータ層114において、フォトダイオード111Aの感度域ここでは可視域の波長に変換される。そして、この波長変換後の光は、シンチレータ層114を出射すると、平坦化層113を透過し、光電変換層112へ入射する。光電変換層112では、フォトダイオード111Aに、図示しない電源配線から上部電極125を介して所定の電位が印加されると、上部電極125の側から入射した光が、その受光量に応じた電荷量の信号電荷に変換される光電変換がなされる。この光電変換によって発生した信号電荷は、p型半導体層122の側から光電流として取り出される。詳細には、フォトダイオード111Aにおける光電変換によって発生した電荷は、蓄積層p型半導体層122,蓄積ノードNにより収集され、この蓄積層から電流として読み出され、トランジスタTr2読出トランジスタのゲートに与えられる。トランジスタTr2は当該信号電荷に応じた信号電圧を出力する。トランジスタTr2から出力される信号は、行走査信号Vreadに応答してトランジスタTr3がオンすると、垂直信号線18に出力される読み出される。読み出された信号は、垂直信号線18を介して画素列ごとに、水平選択部14へ出力される。本実施の形態では、上記のようにして、入射した放射線X線の波長変換および光電変換により電気信号撮像データが取得されるが、この一方で、シンチレータ層114において波長変換されずに、シンチレータ層114を透過してしまう光が存在する。このような放射線が、光電変換層112へ入射すると、特にトランジスタ111Bにおいて次のような不具合が生じる。即ち、トランジスタ111Bは、第1ゲート絶縁膜129および第2ゲート絶縁膜130に酸化シリコン膜を有するが、このような酸素が含む膜を有する場合、そこへ放射線が入射すると、光電効果、コンプトン散乱あるいは電子対生成等により膜中の電子が励起される。その結果、正孔が界面や欠陥にトラップされて残存しチャージされ、この正のチャージによって、閾値電圧Vthが負側にシフトしてしまう。比較例ここで、本実施の形態の比較例に係るトランジスタトランジスタ100の断面構造を、図11に示す。トランジスタ100は、基板101上に、ゲート電極102、ゲート絶縁膜103、チャネル層104aを含む半導体層104および第1層間絶縁膜105がこの順に設けられている。第1層間絶縁膜105には、コンタクトホールが設けられ、このコンタクトホールを介してソースドレイン電極106が半導体層104に接続されている。ソースドレイン電極106および第1層間絶縁膜105上には第2層間絶縁膜107が形成されている。このような構成において、ゲート絶縁膜103は、基板101側から順に窒化シリコン膜103Aおよび酸化シリコン膜103Bを積層したものである。第1層間絶縁膜105は、基板11側から順に、酸化シリコン膜105A、窒化シリコン膜105Bおよび酸化シリコン膜15Cを積層したものである。即ち、この比較例のトランジスタ100では、本実施の形態のようなデュアルゲート構造ではなく、1つのゲート電極102によりゲート電圧が印加される、いわゆるボトムゲート構造となっている。このような構成では、酸化シリコン層103B,105A,105Cの広範囲にわたって正孔がチャージされチャージ量が多く、チャネル層104aに及ぼす影響も大きなものとなる。従って、閾値電圧は大きく負側へシフトしてしまう。図12に、低温ポリシリコンを用いたトランジスタへ放射線を照射した場合の、ゲート電圧に対するドレイン電流の関係電流電圧特性について示す。このように、放射線を照射した場合、閾値電圧が負側にシフトし、照射量が、0Gy,46Gy,397Gy,639Gyと増大するに従って、閾値電圧のシフト量が大きくなることがわかる。また、照射量が増すと397Gy,639Gy、Sサブスレッショルドスウィング値が悪化していることもわかる。また、このシフト量の増加は、オフ電流およびオン電流の変化を引き起こす。例えば、オフ電流が増して電流リークが生じたり、オン電流が減少して読み出し不能になる等、トランジスタの信頼性を維持することが困難となる。これに対し、本実施の形態では、デュアルゲート構造を有し、半導体層126を挟み込む第1ゲート絶縁膜129と第2ゲート絶縁膜130とにおいて、酸化シリコン膜の膜厚の総和が65nm以下となるように設計されている。これにより、酸化シリコン膜の膜厚が最適化され、例えば図13に示したように、X線が入射した場合において、チャネル層126aに影響を及ぼす領域が、第1ゲート電極120Aと第2ゲート電極120Bとによって挟まれた狭小な範囲となる。この結果、正孔のチャージ量が軽減され、閾値電圧のシフトが抑制される。尚、膜厚65nm付近がシフト量変化の変曲点となるが、これは、膜厚の増加と共にS値が悪化増大することも大きく影響している。以上説明したように、本実施の形態では、トランジスタ111Bが、基板11上に第1ゲート電極120A、第1ゲート絶縁膜129、半導体層126、第2ゲート絶縁膜130および第2ゲート電極120Bをこの順に有し、第1ゲート絶縁膜129および第2ゲート絶縁膜130における各SiO2膜の総和合計が65nm以下となるように設計されている。このようなSiO2膜厚の最適化により、正孔のチャージ量を効果的に軽減して、被曝による閾値電圧のシフトを抑制することが可能となる。実施例ここで、実施例として、図4に示したトランジスタ構造において、第1ゲート絶縁膜129および第2ゲート絶縁膜130の各層の膜厚を変化させて閾値電圧のシフト量ΔVthについて測定した。具体的には、図14に示したように、実施例1~5として、SiO2膜の膜厚の総和SiO2合計を、10nm,40nm,55nm,65nmとした場合についてそれぞれ閾値電圧を測定した。詳細には、実施例1では、第1ゲート絶縁膜129におけるSiO2膜129Bを5nm、第2ゲート絶縁膜130におけるSiO2膜130Aを5nm、SiO2膜130Cを0nmとした。実施例2では、SiO2膜129B,130A,130Cをそれぞれ35nm,5nm,0nmとした。実施例3,4では、いずれもSiO2膜の総和は55nmとしたが、各膜の内訳を変えて測定した。実施例3では、SiO2膜129B,130A,130Cをそれぞれ5nm,30nm,20nmとし、実施例4では、SiO2膜129B,130A,130Cをそれぞれ35nm,20nm,0nmとした。実施例5では、SiO2膜129B,130A,130Cをそれぞれ5nm,40nm,20nmとした。尚、ゲート電極120Aとして膜厚65nmのMo、ゲート電極120Bとして膜厚90nmまたは120nmのMo、チャネル層126aを膜厚43nmの低温ポリシリコンp-Siをそれぞれ用いた。また、上記測定の際には、管電圧を140kVとし、X線の照射量を180Gyとした。閾値電圧のシフト量ΔVthとしては、X線照射量が0Gyの場合を基準として、ドレイン電流IdsAが1E-10Aのときのゲート電圧VgVの負側への変化量を記載した。また、上記実施例1~5の比較例比較例1~3として、SiO2膜の膜厚の総和を、70nm,85nm,95nmとした各場合についても、膜厚以外の条件は同様にして閾値電圧を測定した。比較例1では、SiO2膜129B,130A,130Cをそれぞれ35nm,20nm,15nmとした。また、比較例2では、SiO2膜129B,130A,130Cをそれぞれ35nm,30nm,20nmとし、比較例3では、SiO2膜129B,130A,130Cをそれぞれ35nm,40nm,20nmとした。その結果、閾値電圧のシフト量ΔVthは、SiO2膜厚の総和が65nm以下の実施例1~5ではそれぞれ、1.07、1.20、1.41、1.41、1.34となった。一方、比較例1~3ではそれぞれ1.49、2.74、2.88となった。これらの膜厚の総和とシフト量ΔVthの関係を図15に示す。図15に示したように、合計膜厚65nm以下では、シフト量ΔVthが比較的小さく、また合計膜厚が増えてもシフト量ΔVthはさほど変化しないことがわかる。ところが、合計膜厚が65nmを超えると、急激にシフト量ΔVthが増大する。この結果より、合計膜厚65nmを変曲点境界Pとして、閾値電圧が大きく変化することがわかる。即ち、ゲート絶縁膜における最適なSiO2膜厚合計の範囲が見出され、この膜厚範囲を満たすことで閾値電圧シフトの効果的な抑制が可能となることがわかる。尚、これらの閾値電圧のシフト抑制は、上記SiO2膜129B,130A,130Cの総和が65nm以下であれば達成され、各膜の内訳比率は特に問わない。これは、ゲート絶縁膜中に設けられた全SiO2膜のトータルの正孔チャージ量に起因して閾値電圧シフトが生じるためである。また、このことは、実施例3,4の結果合計膜厚が同一の場合55nmに、各SiO2膜の内訳を変えてもシフト量が同等1.41となることからも明らかである。また、図16には、上記実施例1~5および比較例1~3の各場合における電流電圧特性X線照射量:180Gyについて示す。尚、初期値として0GyX線照射なしの場合についても示す。図17には、上記実施例1~5および比較例1~3の各場合におけるS値ここでは、ドレイン電流1E-10Aと1E-9Aにおけるゲート電圧Vgの差分についてプロットしたものを示す。図16および図17に示したように、膜厚が65nm以下となる実施例1~5では、比較例1~3に比べ、S値の悪化が低減されていることがわかる。このような膜厚65nmの前後におけるS値の変化も、上述の閾値電圧シフトにおける変曲点Pの形成に少なからず影響している。<変形例1>上記実施の形態では画素の駆動回路をアクティブ駆動回路により構成した例について説明したが、図18に示したようなパッシブ駆動回路であってもよい。尚、上記実施の形態と同一の構成要素については同一符号を付してその説明は省略する。本変形例では、単位画素Pが、フォトダイオード111A、容量成分138およびトランジスタTr読出し用のトランジスタTr3に相当を含んで構成されている。トランジスタTrは、蓄積ノードNと垂直信号線18との間に接続されており、行走査信号Vreadに応答してオンすることにより、フォトダイオード111Aにおける受光量に基づいて蓄積ノードNに蓄積された信号電荷を垂直信号線18へ出力する。このように、画素の駆動方式は、上記実施の形態で述べたアククティブ駆動方式に限らず、本変形例のようなパッシブ駆動方式であってもよい。<変形例2>上記実施の形態では、放射線撮像装置として、画素部12上にシンチレータ層114を設けた間接変換型FPDを例に挙げたが、本発明の放射線撮像装置は、直接変換型FPDにも適用可能である。即ち、放射線から可視光への波長変換を行うシンチレータ層114および保護膜115を有さず、画素部12が、放射線を電気信号へ直接変換する機能を有していてもよい。図19にその一例ここでは、上記変形例1において説明したパッシブ駆動回路を用いた画素部の例を挙げるを示す。本変形例では、画素部12が、光電変換素子111C、容量成分141およびトランジスタTr読出し用のトランジスタTr3に相当を含み、光電変換素子111Cにおいて放射線から電気信号への変換がなされるようになっている。光電変換素子111Cは、例えば上部電極139Aと画素電極139Bとの間に、直接変換層140を有し、この直接変換層140は、例えばアモルファスセレン半導体a-Se,カドミウムテルル半導体CdTeにより構成されている。このような直接変換型FPDにおいても、上記実施の形態と同様、トランジスタにおいてデュアルゲート構造を採用し、かつゲート絶縁膜におけるSiO2膜の総和を65nm以下とすることにより、正孔のチャージ量を軽減して、閾値電圧シフトを抑制することができる。よって、上記実施の形態と同様の効果を得ることができる。特に、本変形例では、上記実施の形態と異なり、画素部12に直接放射線を入射させることとなるので、上記実施の形態よりもトランジスタが被曝し易い。従って、上述のような被曝による閾値電圧シフト抑制の効果は、本変形例のような直接変換型の放射線撮像装置において特に有効である。<適用例>上記実施の形態および変形例1,2において説明した放射線撮像装置1は、例えば図20に示したような放射線撮像表示システム2に適用可能である。放射線撮像表示システム2は、放射線撮像装置1と、画像処理部25と、表示装置28とを備えている。このような構成により、放射線撮像表示システム2では、放射線撮像装置1が、X線源26から被写体27に向けて照射された放射線に基づき、被写体27の画像データDoutを取得し、画像処理部25へ出力する。画像処理部25は、入力された画像データDoutに対して所定の画像処理を施し、その画像処理後の画像データ表示データD1を表示装置28へ出力する。表示装置28は、モニタ画面28aを有しており、そのモニタ画面28aに、画像処理部25から入力された表示データD1に基づく画像を表示する。このように、放射線撮像表示システム2では、放射線撮像装置1において、被写体27の画像を電気信号として取得可能であるため、取得した電気信号を表示装置28へ伝送することで、画像表示を行うことができる。即ち、放射線写真フィルムを用いることなく、被写体27の画像を観察可能となり、また、動画撮影および動画表示にも対応可能となる。以上、実施の形態および変形例を挙げて本発明を説明したが、本発明は上記実施の形態に限定されるものではなく、種々変形可能である。例えば、上記実施の形態等で説明したシンチレータ層114に用いられる波長変換材料は、上述のものに限定されず、他の様々な蛍光体材料を使用することができる。加えて、上記実施の形態では、フォトダイオード111Aを、基板側から、p型半導体層、i型半導体層およびn型半導体層の順に積層した構造としたが、基板側から、n型半導体層、i型半導体層およびp型半導体層の順に積層してもよい。また、本発明の放射線撮像装置は、上記実施の形態で説明した各構成要素を全て備えている必要はなく、また逆に他の層を備えていてもよい。例えば、上部電極125上に更に、SiN等からなる保護膜が形成されていてもよい。"