発振回路の発振周波数を調整するために、前記発振回路の増幅用アンプ回路の入力線又は出力線に複数のスイッチ回路それぞれを介して接続する複数の容量素子を備える電子回路であって、前記各スイッチ回路のオン又はオフの動作と反対の動作をするように接続された複数の副スイッチ回路を、前記スイッチ回路が接続された前記入力線又は前記出力線に接続して設けることより、前記スイッチ回路のオン又はオフの動作に係らず、前記スイッチ回路が接続された前記入力線又は前記出力線の寄生容量の値を一定にすることを特徴とする電子回路。前記スイッチ回路と前記副スイッチ回路とは、同一構造であることを特徴とする請求項1に記載の電子回路。近年、システムの高機能化や高精度化と共に、システムの低消電化や小型化もまた求められている。このような要求を満たすには、発振回路をできるだけICLSI化するとよい。電子回路をIC化するとき、スイッチもまた半導体スイッチとすると、低消電化できると共に小型化が可能である。特許文献1に示した従来技術に開示されている例でも、スイッチ及び容量素子もICチップ内に構成している。この場合、スイッチはMOSFETMOS型電界効果トランジスタで構成することが知られている。スイッチをこのような半導体素子で構成すると、比較的低電圧でオン又はオフさせることができ、また、オン状態のときに低いオン抵抗とすることができるという利点がある。しかしながら、スイッチをMOSFETで構成すると、構造上どうしても寄生容量が付加してしまう。そしてその寄生容量は、スイッチがオンしたときの方が、オフしたときに比べてはるかに大きいのである。MOSFETのような半導体素子は、動作を制御する制御電圧を入力することで、オン又はオフの動作を行う。MOSFETの場合、その制御電圧の入力端子であるゲート電極と半導体基板との間にはゲート容量が寄生容量として存在する。MOSFETの場合、ゲート電極と半導体基板との間にはゲート絶縁膜があり、このゲート絶縁膜がコンデンサの誘電体、これを挟むゲート電極と半導体基板とがコンデンサの両電極の役割になるからである。つまり、このMOSFETがオンしたときには、必ずゲート容量が付加してしまうのである。特許文献1に示した従来技術は、この寄生容量の影響によって周波数調整の際に、所定の周波数に調整できないという問題がある。その問題は、図4及び図5を用いて説明する。図4及び図5は、縦軸に周波数を、横軸に調整ランクを取り、調整ランクごとに変化する周波数を模式的に示したものである。特許文献1に示した従来技術を、C1からC4の4つの容量素子と、それに対応するSW1からSW4の4つのスイッチを用いる例で説明する。各容量素子の静電容量の値は、適宜設定されているものとするが、例えば、容量素子C1を1.6pf、C2を0.8pf、C3を0.4pf、C4を0.2Pfと、2のべき乗で静電容量の値が増加するようにする。こうすると、0.2pfずつ3.0pfまでの静電容量の値を得ることができる。図4に示した例は、用いるスイッチの寄生容量が極めて小さい場合である。この場合は、調整ランクごとの静電容量がC1からC4までの各容量素子の合計値そのものとなるので、発振回路の周波数は一定の増加をする特性となる。このため、調整したい所定の周波数の調整ランクを決めることが容易にできる。図4に示した例では、調整したい発振周波数をfcとすると、調整ランクは8である。図5に示した例は、用いるスイッチの寄生容量が無視できない大きさの場合である。発振回路に付加する静電容量の値は、選択された容量素子C1からC4のうちの静電容量の値と、選択されたときにオンしているスイッチの寄生容量の値との合計であるから、この場合は、SW1からSW4までのスイッチのオンの数に関係して調整ランクごとの発振回路の周波数の変化増減が一定ではなくなってしまう。図5に示した例の場合は、調整ランク間で発振周波数が逆転してしまうことが起こる。このため、図4に示した例の場合と調整したい発振周波数fcの値が同じであったとすると、図5に示したように、その周波数が、調整ランク8と9との間になってしまい、正しい周波数に調整することができなくなってしまう。この現象を詳述する。調整ランク7は、SW1がオフ、SW2からSW4がオンして、0111となり、容量素子C2、C3、C4が付加している。この場合では、スイッチ3つがオンしているから、3つ分の寄生容量も付加されていることになる。1つのスイッチあたりの寄生容量を0.15pfとすると、計0.45pfの寄生容量が付加されることになる。そうすると、発振回路に付加する静電容量の値は、次のようになる。0.8pf0.4pf0.2pf0.45pf=1.85pf調整ランク8は、SW1がオン、SW2からSW4がオフして、1000となり、容量素子C1のみが付加している。この場合は、スイッチ1つがオンしているのみであるから、1つ分の寄生容量は0.15pfしか付加されない。そうすると、発振回路に付加する静電容量の値は、次のようになる。1.6pf0.15pf=1.75pfこのように、調整ランク8の方が静電容量の値が小さくなってしまうから、調整される発振周波数も低くなってしまい、調整したい発振周波数fcにはならなくなってしまうのである。図4に示したように、スイッチの寄生容量が極めて小さいときは、調整ランクを変えても周波数の逆転は起こらない。以上の例は一例である。すでに説明したように、C1からC4の静電容量の値は適宜選択するものである。また、スイッチを構成するMOSFETの寄生容量もまた変わる。例えば、その寄生容量の値が0.1pfとしたときは、上述の調整ランク7と8との静電容量の値は、1.7pfと同一となる場合もあるが、調整したい発振周波数fcに調整できないことには変わりがない。すでに説明したように、システムの高機能化や高精度化と共に低消電化や小型化もまた求められているため、発振回路のような電子回路をIC化する流れがある。しかし、スイッチをMOSFETで構成すると、寄生容量の付加は避けられない。もちろん、MOSFETの寄生容量を小さくする技術も知られているが、そのような技術は、総じて駆動電圧が高くなる傾向があり、低消電化の流れに逆行してしまう。また、特殊なMOSFETを採用することは、製造コストの上昇も招いてしまう。本発明はそのような問題を解決するためになされたものである。スイッチのオン又はオフにより容量素子を発振回路に付加しても、発振回路の経路に付加される寄生容量の変動がない技術を提供し、システムの高機能化や高精度化と、低消電化や小型化とを両立することを目的とする。上記目的を達成するため、本発明は、以下のような構成を採用する。発振回路の発振周波数を調整するために、発振回路の増幅用アンプ回路の入力線又は出力線に複数のスイッチ回路それぞれを介して接続する複数の容量素子を備える電子回路であって、各スイッチ回路のオン又はオフの動作と反対の動作をするように接続された複数の副スイッチ回路を、スイッチ回路が接続された入力線又は出力線に接続して設けることより、スイッチ回路のオン又はオフの動作に係らず、スイッチ回路が接続された入力線又は出力線の寄生容量の値を一定にすることを特徴とする。このような構成にすれば、スイッチ回路のオン又はオフの動作に係らず、スイッチ回路が接続された発振回路の増幅用アンプ回路に付加される寄生容量が一定になるので、正しい周波数調整ができる。スイッチ回路と副スイッチ回路とは、同一構造であってもよい。このような構成にすれば、スイッチ回路と副スイッチ回路との寄生容量が同じになるので、増幅用アンプ回路に付加される寄生容量の見積もりがし易くなり、正しい周波数調整ができる。本発明の電子回路は、スイッチ回路が接続された発振回路の増幅用アンプ回路の寄生容量を一定にすることができるので、正しい周波数調整ができる。本発明の電子回路は、周波数調整用の容量素子の接続又は切断にスイッチ回路を用いるが、このスイッチ回路の動作と反対の動作をするように接続された副スイッチ回路を有している。例えば、4つの容量素子と、これらに対応する4つのスイッチ回路があったとき、このスイッチ回路と反対の動作をするように接続した4つの副スイッチ回路を備えている。この副スイッチ回路は、例えば、3つのスイッチ回路がオンし1つのスイッチ回路がオフするときに、3つの副スイッチ回路がオフし1つの副スイッチ回路がオンするように動作する。この副スイッチ回路もスイッチ回路と同様に、寄生容量がある。この寄生容量は、副スイッチ回路がオンするときの方が、オフしたときに比べてはるかに大きく、これもスイッチ回路と同様である。スイッチ回路や副スイッチ回路がオンするときに、これらの回路の寄生容量が付加されてしまうが、このようにすれば、スイッチ回路のオン又はオフの動作に係らず、発振回路の増幅用アンプ回路の入力線又は出力線に付加する寄生容量は常に一定にすることができる。つまり、スイッチ回路換言すると容量素子の数の分だけ常に寄生容量が付加していることになる。このため、それを踏まえてシステムの要求などに応じて複数の容量素子のそれぞれの静電容量を適する値に設計すれば、周波数調整のためにスイッチ回路をオン又はオフしても、付加される静電容量の逆転は発生せず、正しく発振回路の周波数調整ができる。また、スイッチ回路と副スイッチ回路とを同一の構造にすれば、寄生容量も同一にできるので、オンしたスイッチ回路とオンした副スイッチ回路とで寄生容量の値がまったく同じになるから、複数の容量素子それぞれの静電容量を見積もるときに楽である。次に、本発明の電子回路の実施形態を、図面を用いて説明する。第1の実施形態は、スイッチ回路をトランスミッションゲートで構成した例、第2の実施形態は、スイッチ回路をMOSFETで構成した例である。共に4ビットで調整する例で説明する。なお、その図面は、発明に関係の無い電源配線などは省略している模式図とする。そして、同一の構成には同一の番号を付与するものとする。[第1の実施形態の構成の説明:図1]まず、図1を用いて本発明の電子回路の第1の実施形態の構成を詳述する。図1において、180は広く一般的に使用される発振回路であり、増幅用アンプ181と、帰還抵抗182と、水晶振動子183と、発振用の容量素子186及び187と、で構成されている。そして、184は増幅用アンプ181の入力線、185は増幅用アンプ181の出力線である。図1において、190は制御回路である。191は制御回路内に設けた記憶手段である。この記憶手段191に記憶されている情報にしたがって、制御回路190から制御信号を出力する。この制御信号は、後述する容量調整部110、111、112、113の制御信号入力端子100、101、102、103のそれぞれに入力している。図1において、110、111、112、113は容量調整部である。この容量調整部は、発振回路180の入力線184に接続している。100、101、102、103は制御信号入力端子、120は接地線、130、131、132、133は容量素子、140、141、142、143はスイッチ回路であるトランスミッションゲート以下、TGと称する、150、151、152、153は、副スイッチ回路であるダミーTG、160はインバータである。インバータ160は、各制御信号入力端子から入力される制御信号を反転させるために設けている。発振回路180の入力線184に接続する容量調整部110から容量調整部113によって、4つの容量素子130、131、132、133を発振回路180に接続又は切断させるのである。各容量調整部は同一の構成であり、異なる点は容量素子の静電容量の値である。容量調整部が4つあるから、4ビットの制御を行う回路構成となっている。容量素子130、131、132、133の静電容量の値は、この電子回路が組み込まれるシステムの仕様や使用状態に応じて決められるものであるが、一例をあげると、容量素子130の静電容量を0.2pf、容量素子131を0.4pf、容量素子132を0.8pf、容量素子133を1.6pfなどのようにする。次に、容量調整部110を例にして、各構成要素の接続を説明する。容量調整部110は、接地線120に容量素子130の一方の端子が接続されており、他方の端子がTG140の一方の端子に接続されている。TG140の他方の端子とダミーTG150の一方の端子とが接続されており、発振回路180の入力線184に接続している。ダミーTG150の他方の端子は、開放端となっている。制御信号入力端子100は、インバータ160の入力端子と、TG140及びダミーTG150の正入力端子と、に接続している。インバータ160の出力端子は、TG140及びダミーTG150の負入力端子に接続している。TGの正入力端子は、正論理の信号を入力するための端子であり、負入力端子は、負論理の信号を入力するための端子である。このようにすることで、制御信号入力端子100から入力される制御信号によって、TG140とダミーTG150とは、互いにオン又はオフの動作と反対の動作をするようになっている。TG140及びダミーTG150は、MOSFETを2つ用いる、知られている構成である。2つのMOSFETのソース端子同士とドレイン端子同士とをそれぞれ接続し、一方のMOSFETはそのゲート端子に正論理の信号を入力することでオンするようにし、他方のMOSFETはそのゲート端子に負論理の信号を入力することでオンする構成が一般的であり、本発明のTGもそれを用いることができる。以上、容量調整部110を例にして説明したが、上述の通り、他の容量調整部である容量調整部111、容量調整部112、容量調整部113も同じ構成であるので、その説明は省略する。[第1実施形態の動作の説明:図1、図2]次に、図1及び図2を用いて電子回路の第1の実施の形態の動作を詳述する。図1に示す制御信号入力端子100、101、102、103には、制御回路190から制御信号が入力される。制御回路190の記憶手段191には、発振回路180の発振周波数を調整して、調整したい発振周波数fcとするために、どの容量調整部を動作させるかの情報が保持されている。記憶手段191は、例えば、不揮発性記憶装置などで構成することができる。制御回路190は、その情報を読み出して制御信号を出力する。制御回路190に設ける記憶手段191に記憶する情報は、例えば、情報ファイル電気的なデータファイルとして記憶しておくことができる。電子回路を設計するときに、その情報ファイルを構築しておくなどすることができる。その情報ファイルには、発振回路180の発振周波数、調整したい発振周波数fcなどのほか、例えば、図2に示すようなものも含まれている。すなわち、各容量調整部の容量素子130、131、132、133の静電容量の値と、どの容量調整部を動作させるかという内容つまり、調整ランクである。図2に示す例では、各容量素子ごとの静電容量の値を再び例示している。例1として容量素子130の静電容量を0.2pf、容量素子131を0.4pf、容量素子132を0.8pf、容量素子133を1.6pfとしている。そして、各容量調整部の動作させたときに付加する各容量素子の静電容量の合計値も、調整ランクに対応させて有している。ところで、各容量素子ごとの静電容量の値を上述の例とせず、次のようにする場合も、この電子回路を用いるシステムの都合などによりあるだろう。その例は、例2として容量素子130の静電容量を0.2pf、容量素子131を0.4pf、容量素子132を1.4pf、容量素子133を1.6pfとしている。例1の場合は、0pfから3.0pfまで0.2pf刻みで静電容量が増加するが、例2の場合のようにすると、調整ランク5及び8が、同一の合計値1.6pfとなり、調整ランク6及び9が、同一の合計値1.8pfとなり、調整ランク7及び10が、同一の合計値2.0pfとなる。このように、各容量素子の設定の仕方により調整ランク間で同一の静電容量値の合計値となることがある。このような場合は、例えば、発振回路180に大まかな発振周波数を切り換えて出力する、いわゆるマルチ出力機能があるとき、調整ランクをブロックに分けて、マルチ出力に対応してその発振周波数ごとにどの調整ランクのブロックを使うか、又は使わないか、などとするときに便利である。そして、そのような場合は、発振周波数に応じてどの調整ランクを用いるか用いないかといった内容も、記憶手段191に保持されている情報ファイルに記載しておく。また、調整したい発振周波数fcに発振回路180の発振周波数を調整するために、どれくらいの静電容量値を付加すればよいか知りえているときは、その内容と共に、調整ランクも情報ファイルに記載しておいてもよい。制御回路は、記憶手段191に記憶している情報である情報ファイルの内容を参照して、制御信号を出力する。例えば、図4を例にすると、発振回路180の発振周波数を、調整したい発振周波数fcにしたいとき、記憶手段191に記憶している情報ファイルを参照して、例えば、調整ランク8を選択する。調整ランク8は、容量調整部113の容量素子133を接続、容量調整部112の容量素子132を切断、容量調整部111の容量素子131を切断、容量調整部110の容量素子130を切断するような制御信号を、制御信号入力端子100、101、102、103に出力する。例えば、容量調整部の制御信号入力端子にHレベルの信号が入力されたときにTGがオン、ダミーTGがオフし、Lレベルの信号が入力されたときに、TGがオフ、ダミーTGがオンするような回路構成であったとすると、上記の例では、制御信号入力端子100、101、102に入力する制御信号がLレベル、制御信号入力端子103に入力する制御信号がHレベルとなる。上記の例では、オンしているTGはTG143のみであるが、オンしているダミーTGがTG150、151、152となっている。この場合にあっても、発振回路180の入力線184に付加される寄生容量は、TG4つ分である。上記の例ではない場合であって、つまり、どの容量調整部を動作させたとしても、TGとダミーTGとは相反してオン又はオフするから、付加される寄生容量は変わらないのである。[第2の実施形態の構成の説明:図3]次に、図3を用いて本発明の電子回路の第2の実施形態の構成を詳述する。第2の実施形態の特徴は、スイッチ回路をMOSFETとした点である。また、図3に示す例では、発振回路180に接続する各容量調整部は、発振回路180の増幅用アンプ181の出力線185に接続する例である。このように各容量調整部は、増幅用アンプ181の入力線184と出力線185のどちらに接続してもよい。図3において、410、411、412、413は容量調整部である。この容量調整部は、発振回路180の出力線185に接続している。400、401、402、403は制御信号入力端子、430、431、432、433は容量素子、440、441、442、443はスイッチ回路であるNチャネルMOSFET以下、NMOSFETと称する、450、451、452、453は、副スイッチ回路であるダミーNMOSFET、460はインバータである。インバータ460は、各制御信号入力端子から入力される制御信号を反転させるために設けている。発振回路180の出力線185に接続する容量調整部410から容量調整部413によって、4つの容量素子430、431、432、433を発振回路180に接続又は切断させるのである。各容量調整部は同一の構成であり、異なる点は容量素子の静電容量の値である。容量調整部が4つあるから、4ビットの制御を行う回路構成となっている点も第1の実施形態と同様である。次に、容量調整部410を例にして、各構成要素の接続を説明する。容量調整部410は、接地線120に容量素子430の一方の端子が接続されており、他方の端子がNMOSFET440の一方の端子に接続されている。NMOSFET440の他方の端子とダミーNMOSFET450の一方の端子とが接続されており、発振回路180の出力線185に接続している。ダミーNMOSFET450の他方の端子は、開放端となっている。制御信号入力端子400は、インバータ460の入力端子と、NMOSFET440のゲート端子とに接続している。インバータ460の出力端子は、ダミーNMOSFET450のゲート端子に接続している。スイッチ回路であるNOMOSFET440と副スイッチ回路であるダミーNMOSFET450とは、同じ構造のNMOSFETであるから、このようにすることで、制御信号入力端子400から入力される制御信号によって、NMOSFET440とダミーNMOSFET450とは、互いにオン又はオフの動作と反対の動作をするようになる。以上、容量調整部410を例にして説明したが、上述の通り、他の容量調整部である容量調整部411、容量調整部412、容量調整部413も同じ構成であるので、その説明は省略する。また、第2の実施形態の動作についても、第1の実施形態の動作と同様であるから、その説明は省略する。以上の説明では、発振回路に接続する各容量調整部は、発振回路の増幅用アンプの入力線又は出力線のどちらかに接続する例で説明した。発振回路の周波数を調整するために負荷する容量素子は、入力線と出力線との両方に接続してもかまわず、その場合でも発振回路の発振周波数を変更することができる。例えば、4つの容量調整部があるとき、2つずつ入力線と出力線とに分けて接続するようにしてもよいのである。