読み書き単位と消去単位が異なるフラッシュEEPROMメモリおよびRAMと、前記フラッシュEEPROMメモリおよびRAMを制御する制御回路を有するメモリシステムにおいて、前記フラッシュEEPROMメモリは、格納するデータの用途が異なる少なくとも第1の記憶領域および第2の記憶領域を有し、前記制御回路は、前記フラッシュEEPROMメモリにおける消去単位のうちで、前記第1の記憶領域または第2の記憶領域として使用中のブロック領域を示すデータを格納する第1のリストと、前記消去単位のうちで、未使用のブロック領域または使用済みで無効となったブロック領域を示すデータを格納する第2のリストと、前記フラッシュEEPROMメモリに対する消去間隔を確保するために用意され、前記第2の記憶領域に対応して使用済みで無効となったブロック領域を示すデータを格納する第3のリストと、前記フラッシュEEPROMメモリに対する消去間隔を確保するために用意され、前記第1の記憶領域に対応して使用済みで無効となったブロック領域を示すデータを格納する第4のリストと、を管理し、且つ前記第3のリストまたは第4のリストの格納データが一杯になった時点で、当該第3のリストまたは第4のリストに格納されたブロック領域を示すデータを前記第2のリストへ追い出す機能を有し、前記第3のリストおよび第4のリストはそれぞれの記憶可能な最大のデータエントリ数が互いに異なることを特徴とするメモリシステム。前記第1の記憶領域は、主記憶領域であり、前記第2の記憶領域は、前記第1の記憶領域に対するキャッシュ領域であり、前記第4のリストの最大データエントリ数が前記第3のリストの最大データエントリ数より少ないことを特徴とする請求項1記載のメモリシステム。前記制御回路は、前記第3のリストまたは第4のリストの格納データの中で一定期間経過したデータを優先して前記第2のリストへ登録する機能を有することを特徴とする請求項1記載のメモリシステム。前記制御回路は、前記第2のリストのデータ中に前記第1のリストへ登録する候補がない場合、前記主記憶領域として前記ブロック領域を使用する際は前記第4のリストからデータを選択して前記第1のリストへ登録し、前記キャッシュ領域として前記ブロック領域を使用する際は前記第3のリストからデータを選択して前記第1のリストへ登録する機能を有することを特徴とする請求項2記載のメモリシステム。発明が解決しようとする課題は、フラッシュメモリを用いる場合に、リラクゼーション効果を有効利用でき、信頼性の高いシステムを構築することが可能となるメモリシステムを提供することである。実施形態は、読み書き単位と消去単位が異なるフラッシュEEPROMメモリおよびRAMと、前記フラッシュEEPROMメモリおよびRAMを制御する制御回路を有するメモリシステムにおいて、前記フラッシュEEPROMメモリは、格納するデータの用途が異なる少なくとも第1の記憶領域および第2の記憶領域を有し、前記制御回路は、前記フラッシュEEPROMメモリにおける消去単位のうちで、前記第1の記憶領域または第2の記憶領域として使用中のブロック領域を示すデータを格納する第1のリストと、前記消去単位のうちで、未使用のブロック領域または使用済みで無効となったブロック領域を示すデータを格納する第2のリストと、前記フラッシュEEPROMメモリに対する消去間隔を確保するために用意され、前記第2の記憶領域に対応して使用済みで無効となったブロック領域を示すデータを格納する第3のリストと、前記フラッシュEEPROMメモリに対する消去間隔を確保するために用意され、前記第1の記憶領域に対応して使用済みで無効となったブロック領域を示すデータを格納する第4のリストと、を管理し、且つ前記第3のリストまたは第4のリストの格納データが一杯になった時点で、当該第3のリストまたは第4のリストに格納されたブロック領域を示すデータを前記第2のリストへ追い出す機能を有し、前記第3のリストおよび第4のリストはそれぞれの記憶可能な最大のデータエントリ数が互いに異なることを特徴とする。以下、図面を参照して本発明の実施形態を説明する。この説明に際して、全図にわたり共通する部分には共通する参照符号を付す。<第1の実施形態>図1は、本発明の第1の実施形態に係るメモリシステムのハードアェア構成の一例を示す。このメモリシステム10においては、フラッシュメモリ本例では、NANDメモリ11と、このNANDメモリ11を制御するコントローラNAND制御回路12と、ランダムアクセスメモリRAM13と、このRAM13を制御するコントローラRAM制御回路14とを有する。ここで、NANDメモリ11は、データ用途が異なる少なくとも第1の記憶領域および第2の記憶領域を有する。本例では、NANDメモリ11は、主に大容量のデータ大データを記憶する主記憶領域ユーザデータ領域111や、小容量のデータ小データを扱うキャッシュ領域以下、NANDキャッシュと記す112を有する。RAM13は、NANDメモリ11のデータ消去時の退避領域や、NANDメモリ11のデータ読出し書き込み用のキャッシュ領域などを有する場合を想定している。また、このメモリシステム10は、NANDメモリ11の使用中ブロック領域の管理未使用ブロック領域の管理などの処理を制御プログラムに基づいて実行するマイクロコントロールユニットMicroControlUnit;MPU15や、外部のホスト図示せず、例えばパーソナルコンピュータ;PCに接続されるインターフェース回路IF16を有する。このメモリシステムに接続されるPCからメモリシステム10に対する読み出し書き込みは、大容量データだけではなく、小容量データも多くアクセスされる。NANDメモリ11で小容量データの書き込みを繰り返すと、書き込み量に対して消去量が増大するので、NANDメモリ11の劣化を早める。そこで、RAM13を書き込みキャッシュとして用いて劣化を抑えるが、NANDメモリ11内にNANDキャッシュ112を用意することにより、劣化の低減を一層図ることができる。NANDキャッシュ112は、主に追記書き込みを行うので、管理単位は任意でよいが、管理単位が小さい方が小容量データを管理し易いので劣化を抑えることができ、また、容量が大きい方が小容量データを貯めることができるので、劣化の低減に有効である。図2及び図3は、上記メモリシステムにおいて消去管理に用いられるデータ管理リストテーブルの一例を示している。NAND制御回路12は、図2に示すように、NANDメモリ11における消去単位のうちで使用中のブロック以下、ActiveBlock;AB領域を示すデータを格納する第1のリストであるABリスト21、未使用のブロック領域または使用済済みで無効となったブロック以下、FreeBlock;FB領域を示すデータを格納する第2のリストであるFBリスト22を管理する機能を有する。さらに、NAND制御回路12は、PCが管理するアドレス以下、LadrとNANDメモリ11内の書き込み位置を示すアドレス以下、Padrの対応リスト20を管理する機能を有する。さらに、NAND制御回路12は、後述する図6及び図7に示すように、キャッシュ領域および主記憶領域にそれぞれ対応して消去の時間間隔を確保するために、前記キャッシュ領域および主記憶領域にそれぞれ対応して使用済みのブロック領域を示すデータを格納する第3のリストであるFBリスト23および第4のリストであるFBリスト24を管理する機能を有する。この場合、FBリスト23およびFBリスト24は互いにデータエントリ数が異なり、本例では、主記憶領域用のFBリスト24のエントリ数がキャッシュ領域用のFBリスト23のデータエントリ数より少ない。以下、上記メモリシステムの動作例について、図3を参照しながら説明する。メモリシステムに対してPCからデータの書込みが行われ、NANDメモリ11への書込みが生じると、以前のデータに対して上書きされる。この際、NANDメモリ11内で以前に書き込まれたデータがあるブロック領域消去単位領域を消去して書き込んでもよいが、現在は使用していないブロック領域へ書き込むことによって消去回数を減らすことができる。その際、LadrとPadrの対応リスト20を管理する必要がある。また、このようなメモリシステムでは、NANDメモリ11内の現在使用中使用済みのブロック領域を管理するABリスト21や、未使用のブロック領域または使用済みで無効となったブロック領域を管理するFBリスト22などを用いる。NANDメモリ11への書込みが生じると、現在のFB領域へ書き込みが生じるキャッシュ領域などの追記書込みの領域では、新たにFB領域を取得しなくても書込み可能である。NANDメモリ11へデータが書かれると、LadrとPadrの対応リスト20の内容を更新し、新しく書き込んだブロック領域に対してはFBリストから削除してABリスト21へ登録し、無効になったブロック領域に対してはABリスト21から削除してFBリストへ登録する。この際、上記ブロック領域は、書き込み消去エラーなどで使用不可にならない限り、ABリスト21とFBリスト22を行き来する。ところで、NANDメモリ11への書き込みが生じた際、無効になったブロック領域はFBリスト22へ登録され、次の書き込み等で直ぐに使用されることも考えられる。しかし、最近の大容量のNANDメモリ11は、図4に示すようなErase消去間隔時間とリテンション時間データ保持保障時間の関係を有し、消去間隔が短い場合にリテンション特性が悪化するので、FBリスト22へ登録されたブロック領域は暫く使用しない方がよい。このような事情に鑑み、本発明では、消去時間間隔を確保するために、図5に示すように、FBリスト22を分割し、新しく書き込むブロック領域の優先度が低いFBリストを設ける。分割した残りのFBリストを、以下、通常のFBリスト22と称する。ここで、本発明では、図6に示すように、FBリストを書込み頻度別に分け、キャッシュ領域で用いられるブロック領域のデータに対応してFBリスト23を設け、主記憶領域で用いられるブロック領域のデータに対応してFBリスト24を設けている。キャッシュ領域で用いられるブロック領域は、データ書込み頻度が一般に高く、ABリスト21に登録されてから削除されるまでの間隔が短い。これに対して、主記憶領域で用いられるブロック領域は、上記キャッシュ領域で用いられるブロック領域とは逆の傾向を示すABリスト21に登録されてから削除されるまでの間隔が長い。そこで、キャッシュ領域で用いられたブロック領域に対応するFBリスト23のデータエントリ数を多めに設定し、主記憶領域で用いられたブロック領域に対応するFBリスト24のデータエントリ数を少なめに設定してよい。換言すれば、主記憶領域で用いられたブロック領域に対応するFBリスト24のデータエントリ数を、キャッシュ領域で用いられたブロック領域に対応するFBリスト23のデータエントリ数よりも少なくしてよい。また、FBリスト23、FBリスト24から通常のFBリスト22にデータを追い出すトリガは、リストが一杯になった時でも良いし、時間管理をして一定期間放置された時でも良い。ここで、一定期間放置された場合にトリガを使用すると、特にユーザデータにより殆んど使用されてFBブロックの数が少なくなってきた際、通常のFBリスト22に登録されているブロックが存在しない場合もある。その場合、ABリスト21は、FBリスト23とFBリスト24からデータを取得することになるが、これから使用するデータの用途がキャッシュ領域の場合は、データを長期間保持する必要はないので、リテンション特性が比較的悪いキャッシュ領域用のFBリスト23の方からデータを取得する。これに対して、これから使用するデータの用途が主記憶領域の場合は、データを長期間保持する必要があるので、主記憶領域用のFBリスト24の方からデータを取得する。なお、上記実施形態のRAM13は、NANDメモリ11より高速の揮発性あるいは不揮発性のメモリ、例えばDRAM、SRAM、FeRAM、MRAM、PRAM等を用いることができる。また、上記実施形態では、NANDメモリ11内を、大データ領域と小データ領域に振り分けたが、さらに、中容量のデータを格納する中データ領域を設け、上記実施形態に準じて実施することも可能である。