基板と、前記基板上方に形成された化合物半導体積層構造と、前記化合物半導体積層構造上方に形成されたゲート電極、及び平面視で前記ゲート電極を間に挟む2個のオーミック電極と、前記ゲート電極上方に形成され、前記ゲート電極及び前記2個のオーミック電極から絶縁分離されたフィールドプレートと、を備え、前記フィールドプレートの前記2個のオーミック電極を互いに結ぶ方向における少なくとも一方の端部は、平面視で、前記2個のオーミック電極と前記ゲート電極との間に位置することを特徴とする化合物半導体装置。平面視で、前記フィールドプレートと前記ゲート電極の前記2個のオーミック電極の間の部分とが互いにずれていることを特徴とする請求項1に記載の化合物半導体装置。前記フィールドプレートは、平面視で、前記2個のオーミック電極の一方と前記ゲート電極との間に位置する第1の部分と、平面視で、前記2個のオーミック電極の他方と前記ゲート電極との間に位置する第2の部分と、を有することを特徴とする請求項1に記載の化合物半導体装置。前記第1の部分及び前記第2の部分には、互いに独立した電位が印加されることを特徴とする請求項3に記載の化合物半導体装置。前記フィールドプレートに接地電位又は負の電位が印加されることを特徴とする請求項1乃至4のいずれか1項に記載の化合物半導体装置。基板と、基板上方に形成された化合物半導体積層構造と、前記化合物半導体積層構造上方に形成されたゲート電極、ソース電極及びドレイン電極と、前記ゲート電極上方に形成され、前記ゲート電極、ソース電極及びドレイン電極に接続される電源と異なる電源に接続されたフィールドプレート電極と、を備えたことを特徴とする化合物半導体装置。基板上方に化合物半導体積層構造を形成する工程と、前記化合物半導体積層構造上方に、ゲート電極、及び平面視で前記ゲート電極を間に挟む2個のオーミック電極を形成する工程と、前記ゲート電極上方に、前記ゲート電極及び前記2個のオーミック電極から絶縁分離されたフィールドプレートを形成する工程と、を備え、前記フィールドプレートの前記2個のオーミック電極を互いに結ぶ方向における少なくとも一方の端部を、平面視で、前記2個のオーミック電極と前記ゲート電極との間に位置させることを特徴とする化合物半導体装置の製造方法。本発明の目的は、電流コラプスを十分に抑制することができる化合物半導体装置及びその製造方法を提供することにある。化合物半導体装置の一態様には、基板と、前記基板上方に形成された化合物半導体積層構造と、前記化合物半導体積層構造上方に形成されたゲート電極、及び平面視で前記ゲート電極を間に挟む2個のオーミック電極と、が設けられている。更に、前記ゲート電極上方に形成され、前記ゲート電極及び前記2個のオーミック電極から絶縁分離されたフィールドプレートが設けられている。前記フィールドプレートの前記2個のオーミック電極を互いに結ぶ方向における少なくとも一方の端部は、平面視で、前記2個のオーミック電極と前記ゲート電極との間に位置する。化合物半導体装置の製造方法の一態様では、基板上方に化合物半導体積層構造を形成し、前記化合物半導体積層構造上方に、ゲート電極、及び平面視で前記ゲート電極を間に挟む2個のオーミック電極を形成する。また、前記ゲート電極上方に、前記ゲート電極及び前記2個のオーミック電極から絶縁分離されたフィールドプレートを形成する。前記フィールドプレートの前記2個のオーミック電極を互いに結ぶ方向における少なくとも一方の端部を、平面視で、前記2個のオーミック電極と前記ゲート電極との間に位置させる。上記の化合物半導体装置等によれば、フィールドプレートが2個のオーミック電極から絶縁分離されているため、フィールドプレートに2個のオーミック電極から独立して電位を印加することができ、電流コラプスを十分に抑制することができる。HEMTがスイッチ回路に用いられた場合、ソース電極に正の電位が印加され、ドレイン電極に接地電位が印加されることがある。この場合、フィールドプレートにも正の電位が印加されることになる。このため、フィールドプレートは電界集中の緩和に寄与することができない。つまり、フィールドプレートが十分に機能せず、電流コラプスを十分に抑制できない。また、HEMTは、ノーマリーオン型HEMT及びノーマリーオフ型HEMTに大別することができる。そして、ノーマリーオフ型HEMTでは、フィールドプレートが設けられていても十分に電流コラプスを抑制することができない場合があることが判明した。これは、ノーマリーオフ型HEMTでは、ノーマリーオン型HEMTと比較してゲート電極直下の抵抗が大きく、フィールドプレートに接地電位が印加されていても、それだけでは電界集中を十分に緩和することができないためである。本願発明者は、このような知見に基づいて鋭意検討を重ねた結果、以下に示す実施形態の構成に想到した。第1の実施形態先ず、第1の実施形態について説明する。図1は、第1の実施形態に係るGaN系HEMT化合物半導体装置の構造を示す断面図である。第1の実施形態では、図1に示すように、基板1の上方に化合物半導体積層構造2が形成されている。化合物半導体積層構造2の上方に、ゲート電極3、並びに平面視でゲート電極3を間に挟むオーミック電極4a及び4bが形成されている。ゲート電極3を覆う絶縁膜5が形成されており、その上にフィールドプレート6が形成されている。つまり、フィールドプレート6はゲート電極3の上方に形成されている。フィールドプレート6は、ゲート電極3並びにオーミック電極4a及び4bから絶縁分離されている。また、本実施形態では、フィールドプレート6のオーミック電極4a及び4bを互いに結ぶ方向における端部が、平面視で、オーミック電極4a及び4bとゲート電極3との間に位置している。また、フィールドプレート6には外部の電位制御部7から所定の電位、例えば接地電位又は負の電位が印加される。このように構成されたGaN系HEMTがスイッチ回路に用いられる場合には、例えば、フィールドプレート6に電位制御部7から接地電位が印加される。スイッチ回路に用いられる場合、オーミック電極4a及び4bに印加される電圧は随時変動する。例えば、あるタイミングでは、オーミック電極4aに接地電位が印加され、オーミック電極4bに正の電位が印加される。また、他のタイミングでは、オーミック電極4aに正の電位が印加され、オーミック電極4bに接地電位が印加される。本実施形態では、いずれのタイミングにおいても、フィールドプレート6の電位は接地電位のままである。そして、フィールドプレート6の端部が、平面視で、オーミック電極4a及び4bとゲート電極3との間に位置しているため、前者のタイミングでは、ゲート電極3とオーミック電極4bとの間での電界集中が緩和され、後者のタイミングでは、ゲート電極3とオーミック電極4aとの間での電界集中が緩和される。また、化合物半導体積層構造2の構成は特に限定されないが、ノーマリーオフ型HEMTを実現する構成となっている場合には、例えば、フィールドプレート6に電位制御部7から負の電位が印加される。この結果、接地電位の印加では十分に電流コラプスを抑制できない場合であっても、電流コラプスを十分に抑制することが可能となる。なお、ノーマリーオフ型のGaN系HEMTがスイッチ回路に用いられる場合にも、フィールドプレート6に負の電位が印加されることが好ましい。なお、フィールドプレート6に印加される電位は、上記の接地電位、負の電位に限定されず、用途及び化合物半導体積層構造2の構成等に応じて選択することができる。例えば、基地局に用いられるのか、パワーデバイスに用いられるのか、スイッチ回路に用いられるのか等に応じて電位を選択することができる。第2の実施形態次に、第2の実施形態について説明する。図2aは、第2の実施形態に係るGaN系HEMT化合物半導体装置の構造を示す断面図である。第2の実施形態では、図2aに示すように、例えば半絶縁性のSiC基板等の基板11上に、バッファ層12a、電子走行層12b、電子供給層12c及び表面層12dが形成されている。バッファ層12a、電子走行層12b、電子供給層12c及び表面層12dが化合物半導体積層構造12に含まれる。バッファ層12a及び電子走行層12bは、例えば不純物がドーピングされていないGaN層i-GaN層であり、これらの総厚は3μm程度である。バッファ層12aは、基板11の表面に存在する格子欠陥の電子走行層12bへの伝播を防止している。電子供給層12cは、例えばn型のAlGaN層n-AlGaN層であり、その厚さは10nm程度である。表面層12dは、例えばn型のGaN層n-GaN層であり、その厚さは10nm以下である。電子走行層12bの電子供給層12cとの近傍に2次元電子ガス2DEGが存在する。また、活性領域を画定する素子分離領域18がバッファ層12a、電子走行層12b、電子供給層12c及び表面層12dの周囲に形成されている。表面層12dには、電子供給層12cを露出するリセス31a及び31bが形成されており、リセス31aにオーミック電極14aが形成され、リセス31bにオーミック電極14bが形成されている。更に、表面層12d、オーミック電極14a及びオーミック電極14bを覆う絶縁膜19が形成されている。絶縁膜19としては、例えばシリコン窒化膜が形成されており、その厚さは、例えば50nm程度である。絶縁膜19には、オーミック電極14a及び14bのほぼ中間の位置において、開口部32が形成されている。そして、開口部32を介して表面層12dと接するゲート電極13が絶縁膜19上に形成されている。また、ゲート電極13を覆う絶縁膜15が絶縁膜19上に形成されている。絶縁膜15及び19に、それぞれがオーミック電極14a及びオーミック電極14bを露出する2個の開口部が形成されており、これらの内部に配線20が形成されている。更に、絶縁膜19上にフィールドプレート16が形成されている。つまり、基板11の厚さ方向に関してフィールドプレート16はゲート電極13の上方に形成されている。フィールドプレート16は、ゲート電極13並びにオーミック電極14a及び14bから絶縁分離されている。また、本実施形態では、フィールドプレート16のオーミック電極14a及び14bを互いに結ぶ方向における端部が、平面視で、オーミック電極14a及び14bとゲート電極13との間に位置している。また、フィールドプレート16には外部の電位制御部17から所定の電位、例えば接地電位又は負の電位が印加される。このように構成されたGaN系HEMTがスイッチ回路に用いられる場合には、例えば、フィールドプレート16に電位制御部17から接地電位が印加される。スイッチ回路に用いられる場合、オーミック電極14a及び14bに印加される電圧が随時切り替えられるが、第1の実施形態と同様に、オーミック電極14a及び14bのどちらに正の電位が印加される場合であっても、電界集中を緩和することができる。また、電子走行層12b、電子供給層12c及び表面層12d等の構成がノーマリーオフ型HEMTを実現する構成となっている場合には、例えば、フィールドプレート16に電位制御部17から負の電位が印加される。この結果、接地電位の印加では十分に電流コラプスを抑制できない場合であっても、電流コラプスを十分に抑制することが可能となる。なお、ノーマリーオフ型のGaN系HEMTがスイッチ回路に用いられる場合にも、フィールドプレート16に負の電位が印加されることが好ましい。実際に、本願発明者が第2の実施形態と同様の構成のデプレッション型のHEMTを作製し、フィールドプレート16に接地電位を印加した上で特性を確認したところ、ソース電極に接続されたフィールドプレートが設けられているデプレッション型のHEMTと同様に電流コラプスを十分に抑制することができた。また、オーミック電極14a及び14bのどちらに正の電位を印加した場合にも、電流コラプスを十分に抑制することができた。なお、フィールドプレート16に印加される電位も、上記の接地電位、負の電位に限定されず、用途及び化合物半導体積層構造12の構成等に応じて選択することができる。例えば、基地局に用いられるのか、パワーデバイスに用いられるのか、スイッチ回路に用いられるのか等に応じて電位を選択することができる。基板11の表面側から見たレイアウトは、例えば図2bのようになる。つまり、ゲート電極3、オーミック電極14a及びオーミック電極14bの平面形状が櫛歯状となっており、オーミック電極14a及びオーミック電極14bが交互に配置されている。そして、複数のゲート電極13が互いに共通接続され、複数のオーミック電極14aが互いに共通接続され、複数のオーミック電極14bが互いに共通接続されている。このようなマルチフィンガーゲート構造を採用することにより、出力を向上させることができる。フィールドプレート16は、ゲート電極13のオーミック電極14a及びオーミック電極14b間に位置する部分を覆っており、上記のように、フィールドプレート16のオーミック電極14a及び14bを互いに結ぶ方向における端部は、平面視で、オーミック電極14a及び14bとゲート電極13との間に位置している。次に、第2の実施形態に係るGaN系HEMTを製造する方法について説明する。図3A乃至図3Cは、第2の実施形態に係るGaN系HEMTを製造する方法を工程順に示す断面図である。先ず、図3Aaに示すように、例えば半絶縁性のSiC基板等の基板11上に、例えば有機金属気相成長MOCVD:metalorganicchemicalvapordeposition法により、バッファ層12a、電子走行層12b、電子供給層12c及び表面層12dをこの順でエピタキシャル成長させる。バッファ層12a、電子走行層12b、電子供給層12c及び表面層12dが化合物半導体積層構造12に含まれる。次いで、図3Abに示すように、化合物半導体積層構造12に向けて選択的にArを注入することにより、活性領域を画定する素子分離領域18を化合物半導体積層構造12及び基板11の表層部に形成する。その後、図3Acに示すように、オーミック電極を形成する予定の2つの領域に開口部21aを有するレジストパターン21を化合物半導体積層構造12上に形成する。続いて、図3Adに示すように、レジストパターン21をマスクとして用い、不活性ガス及びCl2ガス等の塩素系ガスを用いたドライエッチングを表面層12dに対して行うことにより、表面層12dにリセス31a及び31bを形成する。なお、リセス31a及び31bの深さに関し、表面層12dの一部を残してもよく、また、電子供給層12cの一部を除去してもよい。つまり、リセス31a及び31bの深さは表面層12dの厚さと一致している必要はない。次いで、図3Aeに示すように、リセス31a内にオーミック電極14aを形成し、リセス31b内にオーミック電極14bを形成する。オーミック電極14a及び14bの形成に当たっては、例えば、先ず、蒸着法によりTi層を形成し、その上に蒸着法によりAl層を形成する。Ti層の厚さは20nm程度、Al層の厚さは200nm程度とする。そして、リセス31a及び31bの形成に用いたレジストパターン21を、その上のTi層及びAl層と共に除去する。つまり、オーミック電極14a及び14bの形成では、例えば蒸着及びリフトオフの技術を用いる。その後、550°C程度での熱処理を行うことにより、オーミック電極14a及び14bと化合物半導体積層構造12の表面電子供給層12cの表面との間をオーミックコンタクトさせる。続いて、図3Bfに示すように、化合物半導体積層構造12上の全面に、オーミック電極14a及び14bを覆う絶縁膜19を形成する。絶縁膜19としては、例えばプラズマCVD法により、窒化珪素SiN膜を形成する。次いで、図3Bgに示すように、ゲート電極用の開口部を形成する予定の領域に開口部22aを有するレジストパターン22を絶縁膜19上に形成する。レジストパターン22の材料としては、例えば住友化学株式会社製のPFI35-A8を用いる。また、開口部22aを形成する際の露光では紫外線露光を行い、現像液としては、例えば東京応化工業株式会社製のNMD-Wを用いる。そして、レジストパターン22をマスクとしたドライエッチングを行うことにより、絶縁膜19に開口部32を形成する。このドライエッチングでは、例えばSF6ガスを用いる。開口部32の幅は、例えば500nm程度とする。開口部32の形成後には、レジストパターン22を除去する。続いて、図3Bhに示すように、ゲート電極用の開口部23aを有するレジストパターン23、及び開口部23aより狭い開口部24aを有するレジストパターン24を絶縁膜19上に形成する。レジストパターン23の材料としては、例えばポリメチルグルタルイミドPMGI例えば、米国マイクロケム社製を用い、レジストパターン24の材料としては、例えば住友化学株式会社製のPFI32-A8を用いる。また、開口部23a及び24aを形成する際の露光では紫外線露光を用い、現像液としては、例えば東京応化工業株式会社製のNMD-Wを用いる。開口部24aの幅は、例えば0.9μm程度とする。これらの処理により、庇構造の多層レジストが得られる。次いで、図3Biに示すように、開口部32を介して表面層12dと接するゲート電極13を絶縁膜19上に形成する。ゲート電極13の形成に当たっては、例えば、蒸着法によりNi層を形成し、その上に蒸着法によりAu層を形成する。Ni層の厚さは10nm程度、Au層の厚さは300nm程度とする。その後、加温した有機溶剤を用いてレジストパターン23及び24を、その上のNi層及びAu層と共に除去する。つまり、ゲート電極13の形成でも、例えば蒸着及びリフトオフの技術を用いる。その後、図3Cjに示すように、絶縁膜19上にゲート電極13を覆う絶縁膜15を形成する。絶縁膜15としては、例えばプラズマCVD法により、窒化珪素SiN膜を形成する。続いて、図3Ckに示すように、絶縁膜15及び19に、それぞれがオーミック電極14a及びオーミック電極14bを露出する2個の開口部コンタクトホールを形成し、これらの内部に配線20を形成する。開口部の形成に当たっては、例えば、開口部を形成する予定の領域を露出し、他の部分を覆うレジストパターンを絶縁膜15上に形成し、このレジストパターンをマスクとしてドライエッチングを行う。このドライエッチングでは、例えばSF6ガスを用いる。また、配線20の形成に当たっては、例えばAuめっき処理を行う。なお、これら2個の配線の形成と並行して、ゲート電極13に接続される配線をも形成することが好ましい。次いで、図3Clに示すように、フィールドプレート用の開口部25aを有するレジストパターン25、及び開口部25aより狭い開口部26aを有するレジストパターン26を絶縁膜15及び配線20上に形成する。レジストパターン25の材料としては、例えばポリメチルグルタルイミドPMGI例えば、米国マイクロケム社製を用い、レジストパターン26の材料としては、例えば住友化学株式会社製のPFI32-A8を用いる。また、開口部25a及び26aを形成する際の露光では紫外線露光を用い、現像液としては、例えば東京応化工業株式会社製のNMD-Wを用いる。開口部26aの幅は、例えば2.0μm程度とする。これらの処理により、庇構造の多層レジストが得られる。その後、図3Cmに示すように、フィールドプレート16を絶縁膜15上に形成する。フィールドプレート16の形成に当たっては、例えば、蒸着法によりTi層を形成し、その上に蒸着法によりAu層を形成する。Ti層の厚さは10nm程度、Au層の厚さは100nm程度とする。その後、加温した有機溶剤を用いてレジストパターン25及び26を、その上のTi層及びAu層と共に除去する。つまり、フィールドプレート16の形成でも、例えば蒸着及びリフトオフの技術を用いる。そして、必要に応じて保護膜及び配線等を形成して、GaN系HEMT半導体装置を完成させる。なお、フィールドプレート16には、ゲート電極13並びにオーミック電極14a及び14bから独立した電位が給電される。なお、図3Acではレジストパターン21の開口部21aの縁が素子分離領域18の縁と一致しているが、必ずしもこれらが互いに一致している必要はなく、例えば、開口部21aの縁が素子分離領域18の縁よりも内側に位置していてもよい。第3の実施形態次に、第3の実施形態について説明する。図4aは、第3の実施形態に係るGaN系HEMT化合物半導体装置の構造を示す断面図である。また、図4bは、第3の実施形態に係るGaN系HEMTのレイアウトを示す図である。第3の実施形態では、第2の実施形態におけるフィールドプレート16に代えて、フィールドプレート46が設けられている。フィールドプレート16と同様に、フィールドプレート46は基板11の厚さ方向に関してゲート電極13の上方に形成され、ゲート電極13並びにオーミック電極14a及び14bから絶縁分離されている。また、フィールドプレート46のオーミック電極14a及び14bを互いに結ぶ方向における端部が、平面視で、オーミック電極14a及び14bとゲート電極13との間に位置している。但し、フィールドプレート16とは異なり、平面視では、ゲート電極13のオーミック電極14a及び14bの間に位置する部分とフィールドプレート46との間には重なりが存在せず、互いからずれている。他の構成は第2の実施形態と同様である。このような第3の実施形態によっても第2の実施形態と同様の効果が得られる。また、第3の実施形態では、ゲート電極13の直上方にフィールドプレート46が存在しないため、第2の実施形態と比較してゲート寄生容量が低減される。従って、第2の実施形態と比較して、より高速な動作を実現することができる。実際に、本願発明者が第3の実施形態と同様の構成のデプレッション型のHEMTを作製し、フィールドプレート46に接地電位を印加した上で特性を確認したところ、第2の実施形態と同様の特性が確認された。更に、ゲート寄生容量が第2の実施形態の50程度まで低減されていることも確認された。なお、フィールドプレート46に印加される電位も、用途及び化合物半導体積層構造12の構成等に応じて選択することができる。また、図4bでは、フィールドプレート46の平面形状が環状となっているが、平面視で、ゲート電極13とオーミック電極14aとの間に位置する部分、及びゲート電極13とオーミック電極14bとの間に位置する部分に同電位を印加することが可能であれば、フィールドプレート46の平面形状が環状である必要はない。次に、第3の実施形態に係るGaN系HEMTを製造する方法について説明する。図5は、第3の実施形態に係るGaN系HEMTを製造する方法を工程順に示す断面図である。先ず、第3の実施形態と同様にして、配線20の形成までの処理を行う図3Ck参照。次いで、図5aに示すように、フィールドプレート用の開口部27aを有するレジストパターン27、及び開口部27aより狭い開口部28aを有するレジストパターン28を絶縁膜15及び配線20上に形成する。レジストパターン27及び28の材料としては、それぞれ、第2の実施形態におけるレジストパターン25及び26の材料と同様のものを用いる。但し、開口部28aの幅は、例えば0.5μm程度とする。その後、図5bに示すように、フィールドプレート46を絶縁膜15上に形成する。フィールドプレート46の形成に当たっては、例えば、フィールドプレート16の形成と同様の処理を行う。そして、必要に応じて保護膜及び配線等を形成して、GaN系HEMT半導体装置を完成させる。なお、フィールドプレート46には、ゲート電極13並びにオーミック電極14a及び14bから独立した電位が給電される。第4の実施形態次に、第4の実施形態について説明する。図6aは、第4の実施形態に係るGaN系HEMT化合物半導体装置の構造を示す断面図である。また、図6bは、第4の実施形態に係るGaN系HEMTのレイアウトを示す図である。第4の実施形態では、第2の実施形態におけるフィールドプレート16に代えて、フィールドプレート56a及び56bが設けられている。フィールドプレート56a及び56bは、それぞれフィールドプレートの第1の部分及び第2の部分の一例である。フィールドプレート16と同様に、フィールドプレート56a及び56bは基板11の厚さ方向に関してゲート電極13の上方に形成され、ゲート電極13並びにオーミック電極14a及び14bから絶縁分離されている。また、平面視で、フィールドプレート56aはオーミック電極14aとゲート電極13との間に位置し、フィールドプレート56bはオーミック電極14bとゲート電極13との間に位置している。従って、フィールドプレート56a及び56bのオーミック電極14a及び14bを互いに結ぶ方向における端部が、平面視で、オーミック電極14a及び14bとゲート電極13との間に位置している。更に、本実施形態では、フィールドプレート56a及び56bが互いから絶縁分離されている。また、フィールドプレート56aには外部の電位制御部57aから所定の電位、例えば接地電位又は負の電位が印加され、フィールドプレート56bには、フィールドプレート56aから独立して、外部の電位制御部57bから所定の電位、例えば接地電位又は負の電位が印加される。他の構成は第2の実施形態と同様である。このような第4の実施形態によっても第3の実施形態と同様の効果が得られる。実際に、本願発明者が第4の実施形態と同様の構成のデプレッション型のHEMTを作製し、フィールドプレート56a及び56bに接地電位を印加した上で特性を確認したところ、第3の実施形態と同様の特性が確認された。更に、第4の実施形態では、以下に示すように、用途に応じた効果が得られる。第4の実施形態に係るGaN系HEMTがスイッチ回路に用いられる場合には、例えば、次のような電位がフィールドプレート56a及び56bに印加される。すなわち、オーミック電極14aに接地電位が印加され、オーミック電極14bに正の電位が印加されるタイミングでは、フィールドプレート56aに接地電位が印加され、フィールドプレート56bにより低い電位、つまり負の電位が印加される。また、オーミック電極14aに正の電位が印加され、オーミック電極14bに接地電位が印加されるタイミングでは、フィールドプレート56bに接地電位が印加され、フィールドプレート56aにより低い電位、つまり負の電位が印加される。これらの電位制御により、オン抵抗を低減することができる。また、第4の実施形態に係るGaN系HEMTがパワーデバイスに用いられる場合には、例えば、オーミック電極14aの電位が接地電位に固定され、オーミック電極14bの電位が正の電位に固定される。この場合、フィールドプレート56aの電位は正の電位に固定され、フィールドプレート56bの電位は負の電位に固定される。このような電位制御により、ソース電極として機能するオーミック電極14aとゲート電極13との間の抵抗を低減することができ、かつ、ドレイン電極として機能するオーミック電極14bとゲート電極13との間の電界集中を緩和して電流コラプスを抑制することができる。また、フィールドプレート56aの電位をゲート電極13の電位の変動と同位相、より好ましくは同電位で変化させてもよい。この場合には、フィールドプレート56aとゲート電極13との間のゲート寄生容量をより低減することが可能となる。なお、フィールドプレート56a及び56bに印加される電位も、上記の電位に限定されず、用途及び化合物半導体積層構造12の構成等に応じて選択することができる。例えば、基地局に用いられるのか、パワーデバイスに用いられるのか、スイッチ回路に用いられるのか等に応じて電位を選択することができる。また、第4の実施形態に係るGaN系HEMTの製造に当たっては、例えば、第3の実施形態におけるレジストパターン27及び28の開口部28a及び28bを、フィールドプレート56a及び56bの形状に合わせて変更すればよい。また、パワーデバイスに用いられる場合、ソース電極として機能させるオーミック電極14a又は14b側に位置するフィールドプレート56a又は56bを設けなくてもよい。例えば、オーミック電極14aをソース電極として機能させ、オーミック電極14bをドレイン電極として機能させる場合には、フィールドプレート56aを設けずにフィールドプレート56bのみを設けてもよい。また、いずれの実施形態においても、基板として、炭化シリコンSiC基板に代えて、GaN基板、サファイア基板又はシリコン基板等を用いてもよい。また、基板が半絶縁性でなくてもよい。以下、本発明の諸態様を付記としてまとめて記載する。付記1基板と、前記基板上方に形成された化合物半導体積層構造と、前記化合物半導体積層構造上方に形成されたゲート電極、及び平面視で前記ゲート電極を間に挟む2個のオーミック電極と、前記ゲート電極上方に形成され、前記ゲート電極及び前記2個のオーミック電極から絶縁分離されたフィールドプレートと、を備え、前記フィールドプレートの前記2個のオーミック電極を互いに結ぶ方向における少なくとも一方の端部は、平面視で、前記2個のオーミック電極と前記ゲート電極との間に位置することを特徴とする化合物半導体装置。付記2前記2個のオーミック電極に印加される電位が、接地電位及び正の電位間で交互に切り替わることを特徴とする付記1に記載の化合物半導体装置。付記3平面視で、前記フィールドプレートと前記ゲート電極の前記2個のオーミック電極の間の部分とが互いにずれていることを特徴とする付記1又は2に記載の化合物半導体装置。付記4前記フィールドプレートは、平面視で、前記2個のオーミック電極の一方と前記ゲート電極との間に位置する第1の部分と、平面視で、前記2個のオーミック電極の他方と前記ゲート電極との間に位置する第2の部分と、を有することを特徴とする付記1又は2に記載の化合物半導体装置。付記5前記第1の部分及び前記第2の部分には、互いに独立した電位が印加されることを特徴とする付記4に記載の化合物半導体装置。付記6前記第1の部分及び前記第2の部分の一方に前記ゲート電極と同位相の電位が印加され、前記第1の部分及び前記第2の部分の他方に負の電位が印加されることを特徴とする付記5に記載の化合物半導体装置。付記7前記フィールドプレートに接地電位又は負の電位が印加されることを特徴とする付記1乃至5のいずれか1項に記載の化合物半導体装置。付記8前記ゲート電極に正の電位が印加された場合に前記2個のオーミック電極間に電流が流れることを特徴とする付記1乃至7のいずれか1項に記載の化合物半導体装置。付記9前記化合物半導体積層構造は、電子走行層及び電子供給層を有することを特徴とする付記1乃至8のいずれか1項に記載の化合物半導体装置。付記10基板上方に化合物半導体積層構造を形成する工程と、前記化合物半導体積層構造上方に、ゲート電極、及び平面視で前記ゲート電極を間に挟む2個のオーミック電極を形成する工程と、前記ゲート電極上方に、前記ゲート電極及び前記2個のオーミック電極から絶縁分離されたフィールドプレートを形成する工程と、を備え、前記フィールドプレートの前記2個のオーミック電極を互いに結ぶ方向における少なくとも一方の端部を、平面視で、前記2個のオーミック電極と前記ゲート電極との間に位置させることを特徴とする化合物半導体装置の製造方法。