薄膜トランジスタを内蔵するTFTパネルと、前記TFTパネルの表面上にマトリクス状に配置され、かつ画素電極を含む画素と、を有するディスプレイパネルの製造方法であって、前記TFTパネルを準備する工程と、前記TFTパネルの表面に前記画素電極をパターニングする工程と、前記画素電極のショート欠陥部を検出する工程と、前記ショート欠陥部に電圧を印加し、前記ショート欠陥部を溶断する工程と、を有する、ディスプレイパネルの製造方法。前記ショート欠陥部を溶断する前に、前記ショート欠陥部の抵抗を測定し、所定の値以下の抵抗を有するショート欠陥部を選択する工程と、前記選択されたショート欠陥部にレーザ光照射によって複数のスポットを形成し、前記ショート欠陥部の一部を除去する工程と、を有する請求項1に記載のディスプレイパネルの製造方法。前記ショート欠陥部の抵抗が前記所定の値を超えるまで、前記ショート欠陥部の一部を除去する、請求項2に記載のディスプレイパネルの製造方法。前記スポットの直径は、5μm以下である、請求項2に記載のディスプレイパネルの製造方法。前記レーザ光の波長は、400nm以下である、請求項2に記載のディスプレイパネルの製造方法。上述したように、特許文献1に記載されたショート欠陥部をレーザ照射によって除去する方法では、ショート欠陥部の破片が、TFTパネル上に飛散してしまう。このようなショート欠陥部の破片は、ディスプレイパネルにおいて更なる欠陥を引き起こす恐れがある。また、特許文献1の方法は、このようなショート欠陥部の破片を除去する工程を有するが、ショート欠陥部の破片を完全に除去することは困難である。またこのようなショート欠陥部の破片を除去する工程は、時間を要し、TFTパネルの製造工程が長時間化する。また、特許文献1に開示されたような、レーザ光照射でスポットを形成しながらショート欠陥部を除去する方法では、配線のショートを完全に解消することが困難であった。本発明は、かかる点に鑑みてなされたものであり、ショート欠陥部の破片が発生しにくく、かつ確実に配線のショートを解消することができるディスプレイパネルの製造方法を提供することを目的とする。本発明者は、ショート欠陥部に電圧を印加することでショート欠陥部を溶断できることを見出し、さらに検討を加え発明を完成させた。すなわち、本発明は、以下に示すディスプレイパネルの製造方法に関する。[1]薄膜トランジスタを内蔵するTFTパネルと、前記TFTパネルの表面上にマトリクス状に配置され、かつ画素電極を含む画素と、を有するディスプレイパネルの製造方法であって、前記TFTパネルを準備する工程と、前記TFTパネルの表面に前記画素電極をパターニングする工程と、前記画素電極のショート欠陥部を検出する工程と、前記ショート欠陥部に電圧を印加し、前記ショート欠陥部を溶断する工程と、を有する、ディスプレイパネルの製造方法。[2]前記ショート欠陥部を溶断する前に、前記ショート欠陥部の抵抗を測定し、所定の値以下の抵抗を有するショート欠陥部を選択する工程と、前記選択されたショート欠陥部にレーザ光照射によって複数のスポットを形成し、前記ショート欠陥部の一部を除去する工程と、を有する[1]に記載のディスプレイパネルの製造方法。[3]前記ショート欠陥部の抵抗が前記所定の値を超えるまで、前記ショート欠陥部の一部を除去する、[2]に記載のディスプレイパネルの製造方法。[4]前記スポットの直径は、5μm以下である、[2]または[3]に記載のディスプレイパネルの製造方法。[5]前記レーザ光の波長は、400nm以下である、[2]~[4]のいずれか一つに記載のディスプレイパネルの製造方法。本発明によれば、ショート欠陥部の破片の発生をおさえつつ、かつ確実に配線のショートを解消することができる。このため、本発明によれば欠陥の少ないディスプレイパネルが提供されうる。本発明は、TFTパネル上に画素がマトリクス状に配置されたディスプレイパネルの製造方法に関する。本発明は、特に大画面ディスプレイパネルを製造する場合に効果を発揮する。大画面ディスプレイパネルを製造する場合、画素電極などの配線にショートが発生するおそれが高く、本発明によってショート欠陥部を絶縁化する必要が高いからである。以下、図1のフローチャートを参照しながら、本発明のディスプレイパネルの製造方法について説明する。図1のフローチャートに示されるように、本発明のディスプレイパネルの製造方法は、1薄膜トランジスタを内蔵するTFTパネルを準備する第1工程S1100と、2TFTパネルの表面上に画素電極をパターニングする第2工程S1200と、3画素電極のショート欠陥部を検出する第3工程S1300と、4ショート欠陥部に電圧を印加し、ショート欠陥部を溶断する第4工程S1400と、を有する。以下それぞれの工程について詳細に説明する。1第1工程では、薄膜トランジスタを内蔵するTFTパネルを準備する。TFTパネルの表面には、後述する画素電極、すなわち画素が配置される。TFTパネルは、基板と基板上に配列された薄膜トランジスタ以下単にTFTとも称すると、TFTを覆うように基板上に配置された平坦化膜とを有する。基板の材料の例には、シリコンカーバイトSiCやアルミナAl2O3、窒化アルミニウムAlN、ガラス、シリコン、ゲルマニウムウェーハーなどが含まれる。各TFTは、ソース電極およびドレイン電極と、ソース電極とドレイン電極とを接続する半導体層からなるチャネルと、チャネルを制御するゲート電極と、ゲート電極をソース電極およびドレイン電極とから絶縁するゲート絶縁膜と、を有する。TFTパネルを準備するには、TFTがマトリクス状に配置された基板上に平坦化膜の材料である樹脂材料を塗布し、硬化させればよい。塗布する樹脂材料の例には、例えば感光性樹脂が含まれる。2第2工程では、TFTパネルの表面上に画素電極をパターニングする。TFTパネルの表面上に画素電極をパターニングするには、画素電極の材料からなる金属膜をスパッタリングなどでTFTパネルの表面全体に成膜し、成膜された金属膜を例えばフォトリソグラフィ法を用いて所望のパターンにエッチングすればよい。画素電極の材料の例には、APC合金銀、パラジウム、銅の合金やARA銀、ルビジウム、金の合金、MoCrモリブデンとクロムの合金、NiCrニッケルとクロムの合金などが含まれる。金属膜をエッチングする際、本来エッチングされるべき箇所がエッチングされず、不必要な金属膜がTFTパネルの表面に残存してしまうことがある。TFTパネルの表面上に意図せず残存した金属膜は、画素電極のショートの原因となる。このような画素電極のショートの原因となる金属膜を、以下ショート欠陥部とも称する。画素電極にショートが生じると、ディスプレイパネルの誤作動や、異常発熱などが生じる恐れがある。画素電極のショート欠陥部には、画素電極同士を電気的に接続するショート欠陥部と、画素電極と、画素電極以外のTFTパネルの表面上の電極例えばバス電極とを電気的に接続するショート欠陥部が含まれる。以下の第3工程および第4工程では、このようなショート欠陥部を溶断し、配線のショートを解消するための措置について説明する。3第3工程では、画素電極のショート欠陥部を検出する。ショート欠陥部を検出する方法は特に限定されないが、顕微鏡を用いた外観検査による方法や画像検査方法やパターン検査方法などがある。画像検査方法やパターン検査方法には、隣接する素子同士を比較することで欠損部を検出するDietoDie検査方式や素子と設計データとを比較することで欠損部を検出するDietoDatebase検査方式が含まれる。ショート欠陥部が検出された場合は、第4工程に進み、ショート欠陥部を溶断する。一方、ショート欠陥部が検出されなかった場合は、第4工程は必要とされない。4第4工程では、ショート欠陥部に電圧を印加し、ショート欠陥部を溶断する。ここでショート欠陥部を溶断するとは、大電流によってショート欠陥部を加熱し、溶解させて、ショート欠陥部を断線することを意味する。ショート欠陥部に印加する電圧は特に限定されないが、ショート欠陥部に流れる電流が0.01~10Aとなるように電圧を印加すればよい。ショート欠陥部に流れる電流が0.01未満だと、ショート欠陥部を溶断できず、ショート欠陥部に印加する電圧が10A超であれば、ショート欠陥部だけでなく画素電極自体がダメージを受ける恐れがあるからである。ショート欠陥部に流れる電流を0.01~10Aとするには、通常ショート欠陥部に数百V~数千Vの電圧を印加すればよい。そして、ショート欠陥部が溶断するまで電圧を印加し続ければよい。このように、本発明では、レーザ光照射で、ショート欠陥部を断線するのではなく、電圧印加によってショート欠陥部を溶断するので、ショート欠陥部の破片の飛散を抑えることができる。また、電圧印加によってショート欠陥部を溶断することで、高精度で画素電極のショートを確実に解消することができる。しかしながら、検出されたショート欠陥部に抵抗値が低いショート欠陥部が含まれていた場合、単にショート欠陥部に電圧を印加するだけでは、ショート欠陥部を溶断できない場合がある。ショート欠陥部の抵抗値が低いと、電圧を印加しても充分なショート欠陥部に溶断のための充分な熱が発生しないからである。ここで、抵抗値が低いショート欠陥部には、例えば幅が広いショート欠陥部が含まれる。図2は、配線の幅と、配線の抵抗値との関係を示したグラフである。具体的には、配線の材料をアルミとし、配線の長さを20μmとし、配線の厚さを0.5μmとし、配線の幅を変動させたときの、配線の抵抗値をプロットしたグラフである。図2に示されるように、配線の幅が大きくなるほど、配線の抵抗が減少していることが示される。したがって、幅が広いショート欠陥部の抵抗値も低い。以下、検出されたショート欠陥部に抵抗値が低いショート欠陥部が含まれていた場合の本発明のTFTパネルの製造方法について説明する。検出されたショート欠陥部にこのような抵抗値が低いショート欠陥部が含まれている場合、本発明は、上述した第3工程と第4工程との間に、aショート欠陥部の抵抗を測定し、所定の値以下の抵抗を有するショート欠陥部を選択するa工程と、b選択されたショート欠陥部にレーザ光照射によって複数のスポットを形成し、ショート欠陥部の一部を除去するb工程と、をさらに有する。a工程では、ショート欠陥部の抵抗を測定し、所定の値以下の抵抗値を有するショート欠陥部を選択する。ショート欠陥部を選択する基準である所定の抵抗値とは、0.01~10Aの電流を流しても、溶断に必要な熱を発生しない程度の抵抗値を意味する。所定の抵抗値の具体的な値は、印加する電圧、画素電極の幅、画素電極の材料などによって適宜選択されるが、通常数10~数MΩの範囲内におさまる。b工程では、選択されたショート欠陥部にレーザ光照射によって複数のスポットを形成し、ショート欠陥部の一部を除去する。このようにショート欠陥部の一部を除去することで、ショート欠陥部の抵抗値を増加させることができる。これにより電圧印加によってショート欠陥部を溶断させることが可能となる。ここでスポットとは、レーザ光のシングルショットによって形成されたショート欠陥部が除去された領域を意味する。ショート欠陥部にレーザ光照射によって複数のスポットを形成するには、ショート欠陥部にレーザ光を複数回、ランダムに照射すればよい。照射するレーザ光を発するレーザ光源は、特に限定されないが、例えば、フラッシュランプ励起NdYAGレーザである。NdYAGレーザを用いた場合、レーザ光の波長を、基本波長である1064nm、第二高調波である532nm、第三高調波である355nm、第四高調波である266nmから選択することができる。TFTパネルの配置表面に照射するレーザ光の波長は、1100nm以下であることが好ましく、400nm以下であることが特に好ましい。つまりNd:YAGレーザであれば、第三高調波または第四高調波を用いればよい。波長が400nm以下である場合、TFTパネルに内蔵されたTFTに与える影響が少ないからである。照射するレーザのエネルギレーザの照射エネルギ密度は、ショート欠陥部を除去できる程度にすればよい。レーザ光のエネルギは、ショート欠陥部を構成する金属膜の材料や厚さなどによって選択される。例えば、Nd:YAGレーザを用いて、ショート欠陥部金属膜の材料:APC、金属膜の厚さ:100nmにスポットを形成する場合、レーザ光の波長を第三高調波355nmとし、レーザの照射エネルギ密度を、0.7J/cm2とすることが好ましい。ショート欠陥部の除去は、ショート欠陥部の抵抗値が上述した所定の値を超えるまで行えばよい。したがって、ショート欠陥部の除去は、ショート欠陥部の抵抗値を測定しながら行うことが好ましい。また、レーザ光によって形成されるスポットの大きさは5μm以下であることが好ましい。スポットの大きさが5μm超であると、スポットを形成する際に生じたショート欠陥部の破片が、さらなる欠陥を生じさせるおそれがある。一方、スポットの大きさが5μm未満の場合は、スポットを形成する際にショート欠陥部の破片が小さくなるので、ショート欠陥部の破片がディスプレイパネルの新たな欠陥を生じさせる恐れが少ない。レーザ光によって形成されるスポットの大きさの下限は特に限定されないが、通常1μmである。b工程後によって、ショート欠陥部の抵抗値を所定の値超とした後、第4工程に進み、ショート欠陥部に電圧を印加し、ショート欠陥部を溶断する。上述のようにb工程においてショート欠陥部の抵抗値は充分に高められているので、電圧印加によってショート欠陥部に充分な熱が発生し、ショート欠陥部を溶断することができる。また、a工程において、選択されなかったショート欠陥部はすでに高い抵抗値を有しているので、レーザ光照射で一部を除去しなくとも、電圧印加によって溶断することができる。このように、本発明では、ショート欠陥部をレーザ光照射で除去する場合であっても、除去されるのはショート欠陥部の一部だけであるので、ショート欠陥部の破片の発生量が少ない。また、b工程でショート欠陥部をレーザ光照射で除去する場合であっても、ショート欠陥部は最終的に電圧印加によって溶断されるので、高精度でショートを確実に解消することができる。第4工程で、ショート欠陥部を溶断した後、画素電極上に画素を形成すればよい。形成される画素は、有機発光画素であっても液晶画素であってもよい。以下、本発明の実施の形態について、図面を参照しながら説明する。また、以下の説明では、ショート欠陥部を検出する第2工程後のディスプレイパネルの製造方法について、説明する。[実施の形態1]実施の形態1では、ショート欠陥部にレーザ光照射することなく、ショート欠陥部を溶断する形態について説明する。図3は、第2工程ショート欠陥部を検出する工程によって検出された画素電極120とショート欠陥部121の斜視図である。図3に示されるように、TFTパネルの表面平坦化膜111上に形成された画素電極120と画素電極120との間にはショート欠陥部121が形成されている。図4は、本発明の第4工程溶断工程を示した図である。図4に示されるように、第4工程では、電源装置140で、ショート欠陥部121に高電圧を印加して、ショート欠陥部121を溶断する。このように、本実施の形態では、ショート欠陥部をレーザ照射によって除去するのではなく、高電圧を印加することによって溶断するので、ショート欠陥部の破片が飛散することはない。このため本実施の形態によれば、欠陥の少ないTFTパネルを提供することができる。[実施の形態2]実施の形態1では、ショート欠陥部にレーザ光照射することなく、ショート欠陥部を溶断する形態について説明した。実施の形態2では、ショート欠陥部の一部をレーザ光照射によって除去した後に、ショート欠陥部を溶断する形態について説明する。すなわち本実施の形態では、上述したa工程ショート欠陥部を選択する工程で選択された抵抗の低いショート欠陥部を溶断する方法について説明する。図5は、第a工程によって選択されたショート欠陥部221の斜視図である。図6Aは、図5に示されたショート欠陥部221の一点鎖線AAによる断面図である。図5および図6Aに示されるように、平坦化膜111上に形成された画素電極120と画素電極120との間にはショート欠陥部221が形成されている。また、本実施の形態におけるショート欠陥部221の幅Wは、実施の形態1におけるショート欠陥部121の幅よりも大きい。したがって、本実施の形態におけるショート欠陥部221の抵抗値は、実施の形態1のショート欠陥部の抵抗値よりも低い。また、図6Aにおける符番113は、基板を示す。図6Bは、本発明のb工程レーザ光照射工程を示す。図6Bに示されるように、b工程では、ショート欠陥部221にレーザ光130をランダムに照射し、ショート欠陥部221にスポット123を形成する。これによりショート欠陥部221の抵抗値を上昇させることができる。上述のように本発明では、レーザ光照射によって除去するのは、ショート欠陥部221の一部のみである。このため、本発明では、図6Cに示された従来の発明のようにショート欠陥部全体をレーザ光140照射によって除去する場合と比較して、ショート欠陥部の破片125の発生量が少ない。図7は、b工程後のショート欠陥部221の斜視図である。図7に示されるように、ショート欠陥部221には複数のスポット123が形成されている。一方で、この時点では、ショート欠陥部221は、画素電極120間を電気的に接続しているので、画素電極120間のショートは解消されていない。図8は、本発明の第4工程溶断工程を示した図である。図8に示されるように、第4工程では、電源装置140で、ショート欠陥部に高電圧を印加して、ショート欠陥部を溶断する。このように、本発明によれば、ショート欠陥部のレーザ光照射による除去量が少ないので、ショート欠陥部の破片の飛散を抑制することができる。