送信器から受信器へのデータ項目の送信に続いて前記受信器から前記送信器への確認応答信号が送信される非同期リンクによるデータ転送の方法であって、前記データは、送信データ項目の第1の値を表す第1のレベル0、非活性レベルを表す第2のレベルVmed、送信データ項目の第2の値を表す第3のレベルVddの少なくとも3つのレベルの電位の形式で交換導体Cech上に送信される、方法において、前記確認応答信号が前記データと同じ交換導体上に送信され、前記確認応答信号は前記受信器による前記交換導体の非活性電位レベルへの強制設定の形式で前記受信器により生成され、前記送信器はこの強制設定を検出することを特徴とする、方法。-前記交換導体を前記活性電位レベルに強制設定する形式で、前記送信器により前記交換導体上にデータ項目を送信する動作と、-前記送信器により前記強制設定を緩和し、前記受信器により前記活性レベルを検出する動作と、-前記受信器により前記交換導体を前記非活性レベルに強制設定する動作であって、前記交換導体の前記活性レベルから前記非活性レベルへの切り替えは前記確認応答信号を構成する、動作と、-前記受信器により前記強制設定を緩和し、前記送信器により前記交換導体の前記非活性レベルへの切り替えを検出する動作と、が連続的に実行されることを特徴とする、請求項1に記載の方法。前記非活性レベルへの前記交換導体の切り替えは、その後この強制設定を緩和する前記受信器自体により検出されることを特徴とする、請求項2に記載の方法。前記非活性レベルへの切り替えの前記送信器による前記検出は、新しいデータ項目の送信を目的として前記データ項目を無効にする信号を発生させることを特徴とする、請求項3に記載の方法。送信データを受信するための2つの入力Ae、Beと、確認応答信号を送信する確認応答出力AKeと、前記データを送信し、かつ受信器側の確認応答に関する情報項目を受信するように交換導体Cechに接続されるデータ出力と、第1の送信データ項目を受信すると前記データ出力を第1の活性電位レベルに強制設定する、前記第1の入力Aeに接続された第1の制御回路BD1、CA1と、第2の送信データ項目を受信すると前記データ出力を第2の活性電位レベルに強制設定する、前記第2の入力に接続された第2の制御回路BD2、CA2と、前記データ出力の前記第1の活性レベルから中間電位レベルVmedへの切り替えを検出する第1の閾値ベース検出器TH1と、前記データ出力の前記第2の活性レベルから前記中間電位レベルへの切り替えを検出する第2の閾値ベース検出器TH2と、前記第1および第2の閾値ベース検出器に接続された確認応答信号設定回路BD3、BD4であって、前記第1および第2の閾値ベース検出器の一方または他方が前記活性電位レベルから前記中間電位レベルへの切り替えを検出すると前記確認応答出力上に確認応答信号Ackeを設定する、確認応答信号設定回路BD3、BD4と、を含む非同期通信のための送信インターフェース回路。前記第1および第2の閾値ベース検出器はまた、前記データ出力の前記中間電位から前記活性電位の1つへの逆切り替えを検出することができるとともに、前記データ出力のこの活性レベルへの切り替えの検出後に前記データ出力の前記活性レベルへの前記強制設定を遮断する前記制御回路に接続された出力を有することを特徴とする、請求項5に記載の送信インターフェース回路。前記閾値ベース検出器は、前記強制設定の前記遮断後に強制設定された前記活性レベルに前記出力の電位を弱く保持するように前記活性電位レベルを保持する回路に接続されることを特徴とする、請求項6に記載の送信インターフェース回路。交換導体Cechへ接続されるようにされたデータ入力と、確認応答信号入力AKと、2つのデータ出力As、Bsと、前記データ入力の中間電位レベルから第1の活性電位レベルへの切り替えを検出するとともに第1の出力上にデータ項目を提供する第1の閾値ベース検出器TH’1と、前記データ入力の中間電位レベルから第2の活性電位レベルへの切り替えを検出するとともに、第2の出力上にデータ項目を提供する第2の閾値ベース検出器TH’2と、確認応答信号入力上の確認応答信号Acksを受信すると前記データ入力の前記中間電位レベルへの強制設定を制御する制御回路BD’3と、を含む非同期通信のための受信インターフェース回路。前記第1および第2の閾値ベース検出器は、前記活性レベルの1つから前記中間電位レベルへの前記データ入力の切り替えを検出することができ、前記データ入力の前記中間電位への切り替えの検出後、このデータ入力の前記中間レベルへの前記強制設定を遮断するように前記制御回路に接続されたその出力を有することを特徴とする、請求項8に記載の受信インターフェース回路。前記第1および第2の閾値ベース検出器は、前記データ入力の前記中間電位レベルへの前記強制設定の前記遮断後、前記データ入力の電位を前記中間レベルに弱く保持するように前記中間電位レベルを保持する回路に接続されることを特徴とする、請求項9に記載の受信インターフェース回路。本発明は、非同期通信における導体の数をさらに減らす方法を提案する。本発明によれば、送信器から受信器へのデータ項目の送信に続いて受信器から送信器への確認応答信号が送信される非同期リンクによるデータ転送の方法が提案される。本方法では、データは、送信データ項目の第1の値を表す第1の活性レベル、送信データ項目の第2の値を表す第2の活性レベル、第3の非活性レベルすなわち待機レベルの少なくとも3つのレベルの電位の形式で交換導体exchangeconductor上に送信される。本方法は、確認応答信号がデータと同じ交換導体上に送信されることを特徴とする。したがって単一導体は、非同期的なやり方でデータの送信に使用される。確認応答信号は好ましくは、受信器により交換導体を非活性電位レベルに強制設定する形式で、受信器により生成される。送信器はこのレベルを検出し、これを確認応答信号と解釈する。好ましくは、非同期伝送プロトコルは、連続的な-交換導体を活性電位レベルに強制設定する形式で、送信器により交換導体上にデータ項目を送信する動作と、-送信器により強制設定を緩和する好ましくは、交換導体上に、十分に設定された活性レベルを取得すると直ちに動作と、-受信器により活性レベルを検出する動作と、-受信器により交換導体を非活性レベルに強制設定する動作であって、交換導体の活性レベルから非活性レベルへ切り替えが確認応答信号を構成する、動作と、-受信器により強制設定を緩和する好ましくは、交換導体上に正しい非活性レベルを取得すると直ちに動作と、-交換導体の非活性レベルへの切り替えを送信器により検出する動作と、を含む。送信器は、特に新しいデータ項目の送信を準備するために、非活性レベルの検出を利用する。表現交換導体の強制設定は、送信器または受信器が交換導体上に電位を印加することを意味するものと理解される。この強制設定の緩和は、送信器または受信器が、この電位を交換導体の反対側受信器または送信器それぞれにより自由に設定されるままにすることを意味するものと理解される。緩和とは、交換導体をハイインピーダンス状態にすること、あるいはそうでなければその保持動作が交換導体の他端により例えば、より大きなトランジスタにより容易に無効にされる弱い保持回路例えば、小さなトランジスタにより交換導体をその電位に保持することにある。受信器が交換導体を非活性レベルに強制設定した後、受信器がこの交換導体の新しい状態を検出し、この検出が、受信器による強制設定の緩和をトリガする役目を果たすようにされるのが好ましい。交換導体の非活性レベルへの切り替えの送信器による検出は、新しいデータ項目の可能な送信を準備することを目的として、先に印加されたデータ項目を無効にするのにその一部は役立つ。この方法は、-2つの2進データ出力一方は1を送信するためのもの、他方は0を送信するためのものと確認応答信号を受信する入力とを通常有する送信器と、-2つの2進データ入力一方は1を受信するためのもの、他方は0を受信するためのものと確認応答信号を送信する出力とを通常有する受信器と、の間で実施されてもよい。この場合、送信インターフェース回路が送信器と交換導体との間に挿入され、同様に受信インターフェース回路が交換導体と受信器との間に挿入される。送信インターフェース回路は、送信データを受信するための2つの入力と、確認応答信号を送信する確認応答出力と、データを送信し、かつ受信器側の確認応答に関する情報項目を受信するように交換導体に接続されるデータ出力と、第1の送信データ項目を受信するとデータ出力を第1の活性電位レベルに強制設定する、第1の入力に接続された第1の制御回路と、第2の送信データ項目を受信するとデータ出力を第2の活性電位レベルに強制設定する、第2の入力に接続された第2の制御回路と、データ出力の第1の活性レベルから2つの活性電位レベル間の中間電位レベルへの切り替えを検出する第1の閾値ベース検出器と、データ出力の第2の活性レベルから中間電位レベルへの切り替えを検出する第2の閾値ベース検出器と、閾値ベース検出器に接続された確認応答信号設定回路であって、第1および第2の閾値ベース検出器の一方または他方が活性電位レベルから中間電位線への切り替えを検出すると確認応答出力上に確認応答信号を設定する確認応答信号設定回路と、を含む。第1および第2の閾値ベース検出器はまた、データ出力の中間電位から活性電位の1つへの逆切り替えを検出することができることが好ましい。第1および第2の閾値ベース検出器は、データ出力のこの活性レベルへの切り替えの検出後、データ出力の活性レベルへの強制設定を遮断する制御回路に接続された出力を有する。また、第1および第2の閾値ベース検出器は、強制設定の遮断後、強制設定された活性レベルにデータ出力の電位を弱く保持するように活性電位レベルを保持する回路に好ましくは接続される。受信インターフェース回路は、データを受信するとともに送信器宛の確認応答情報項目を送信する交換導体に接続されるようにされたデータ入力と、確認応答信号入力と、2つのデータ出力と、データ入力の中間電位レベルから第1の活性電位レベルへの切り替えを検出しかつデータ項目を第1の出力上に提供する第1の閾値ベース検出器と、データ入力の中間電位レベルから第2の活性電位レベルへの切り替えを検出しかつデータ項目を第2の出力上に提供する第2の閾値ベース検出器と、確認応答信号入力上に確認応答信号を受信するとデータ入力の中間電位レベルへの強制設定を制御する制御回路と、を含む。好ましくは、第1および第2の閾値ベース検出器は、データ入力の活性レベルの1つから中間電位レベルへの切り替えを検出することができ、この入力の中間電位への切り替えの検出後、データ入力の中間レベルへの強制設定を遮断するように制御回路に接続された出力を有する。好ましくはまた、第1および第2の閾値ベース検出器は、データ入力のこの電位への強制設定の遮断後、データ入力の電位を中間レベルに弱く保持するように中間電位レベルを保持する回路に接続される。本発明の他の特徴と利点は、添付図面を参照して与えられる以下の詳細な説明を読むことで明らかになる。図1は、送信器EMと受信器REとの間の本発明による非同期通信の一般的原理を表す。送信器EMは送信インターフェース回路IFEに関連付けられ、受信器は受信インターフェース回路IFRに関連付けられる。2つのインターフェース回路IFEとIFRは、送信器から受信器へ2進データ0または1を一つずつ送信する単一交換導体Cechであって、受信器が送信器により送信されたデータ項目を実際に受信したということを示す確認応答信号を受信器から送信器へ各データ項目の後に送信する単一交換導体Cechを介し通信を行う。説明を簡単にするために、3つの端子Ae、Be、AKeにより送信器が送信インターフェースに接続されるものと仮定し、送信器はグランド電位0ボルトと一般的電源電位Vddとの間に提供されるものと仮定する。端子Aeは、送信器から送信インターフェースへ論理レベル0を送信する役目を果たす。端子Aeは、いかなるデータ項目も送信しないときは低電圧レベルVlowを取り、論理レベル0を送信するときは高電圧レベルVhighを取る。端子Beは、論理レベル1を送信する役目を果たし、いかなるデータ項目も送信しないときは低電圧レベルVlowを取り、論理レベル1を送信するときは高電圧レベルVhighを取る。端子AKeは送信インターフェースから送信器EMへ確認応答信号Ackeを送信する。この信号は例えば高電圧レベルVhighからなる。いかなる確認応答信号も存在しない場合、端子AKeは低レベルのままである。最も単純なのは、回路の電源電圧0ボルトとVddとを低論理レベルと高論理レベルとにそれぞれ選択することであり、したがって以下ではVlow=0ボルトおよびVhigh=Vddを前提とする。同様に、受信器は3つの端子As、Bs、AKsにより受信インターフェースに接続されるとものと仮定し、受信器もまた、グランド電位0ボルトと一般的電源電位Vddとの間に提供される。端子Asは、受信インターフェースから受信器へ論理レベル0を送信する役目を果たす。端子Asは、いかなるデータ項目を送信しないときは低電圧レベルここでは0ボルトを取り、論理レベル0を送信するときは高電圧レベルここではVddを取る。端子Bsは、論理レベル1を送信する役目を果たし、いかなるデータ項目を送信しないときは低電圧レベル0ボルトを取り、論理レベル1を送信するときは高電圧レベルVddを取る。端子AKsは受信器から受信インターフェースへ確認応答信号Acksを送信する。この信号は例えば高電圧レベルVddからなる。いかなる確認応答信号も存在しない場合、端子AKsは低い0ボルトレベルのままである。送信インターフェースと受信インターフェースとの間で、単一交換導体Cechは、送信器から発生する0と1データだけでなく受信器確認応答信号も送信する。交換導体Cechは、導体上に強制設定される3つの異なる電位レベルに対応する3つの異なる状態の1つに強制設定されてもよい。これらの電位レベルは、送信インターフェース回路により導体上に強制設定されてよい2つの所謂活性レベルVlow=0とVhigh=Vccと、受信インターフェース回路により導体上に強制設定されてよい非活性レベルまたは待機レベルと呼ばれる第3のレベルVmedである。非活性レベルは、交換導体が2つの活性レベルの1つへの遷移の形式で新しいデータ項目を送信する準備ができている待機レベルである。非活性レベルVmedは電位0とVccとの間の中間レベルであることが好ましい。電位VmedはVcc/2に等しい電位であってもよいが、これを強制するものではない。電位Vmedは、0とVccとに対し容易に区別することができる閾値ベース検出器によりレベルであれば十分である。VccがVddより大きい2つの異なる電源電位VccとVdd例えば、1.8ボルトと1.2ボルトが採用される集積回路では、中間電位は電位Vccより低いVddであってもよい。2つの異なる電源電位VddとVaaVddより低いが採用される例えば1.2ボルトと0.7ボルト回路では、中間電位は電位Vaa、高い活性電位はVddであってよい。対称電源Vdd、-Vddと0ボルトのアース端子とが採用された回路では、2つの活性電位は-Vdd、Vdd、非活性電位Vmedは0ボルトとなるであろう。最後に、交換導体上に存在する活性レベルの1つを構成する電位Vccは、送信器の端子AeとBe上のあるいは受信器の端子AsとBs上の高論理レベルを定義する電位Vddとは異なってもよいということに注意されたい。これら2つの機能に対し同じ電位Vddを使用する方がしばしば容易であることが理解されるだろう。以下ではこの場合を前提とする。図2は、この単一導体上の通信を可能にする非同期交換プロトコルの一般的なタイムチャートを表す。ダイアグラムの線は、送信器EMを送信インターフェース回路IFEへ接続する端子Be、Ae、AKe上の電位、交換導体上の電位、および受信インターフェース回路IFRを受信器REへ接続する端子Bs、As、AKs上の電位の進展を表す。矢印は、因果関係を、すなわちどのレベル遷移が他のどの遷移を引き起こすかを示す。送信器は最初に論理レベル1を送信し、端子Be上の電位の0からVddへの切り替えを生じ図2の左側部分、次に、送信器は待機段階後、論理レベル0を送信し、端子Ae上の電位の0からVddへの切り替えを生じる図2の右側部分ものと考えられる。送信器によるデータ項目の送信を待つ待機状況では、交換導体は中間電位Vmedである非活性電位レベルにあり、前のデータ交換中この値に設定した受信インターフェース回路により弱いやり方でこの値に保持される。この保持は、導体がハイインピーダンス容量性保持状態にある、あるいは弱い回路小さなトランジスタにより電圧源へ接続されるという意味で弱いが、交換導体は、送信インターフェース回路例えば、より大きなトランジスタを有する制御回路を有するにより別の電位0またはVccへ容易に強制設定されてもよい。論理レベル1の送信では、送信器は端子Beを0電位レベルからレベルVddへ切り替えさせる。送信インターフェース回路IFEはこの遷移を検出し、交換導体を高電圧レベルVccである活性レベルに短期間強制設定し、次に導体が弱いやり方でVccに保持されその後受信インターフェース回路により非活性レベルへ強制設定されるようにこの制約を緩和する。受信インターフェースIFRは、この交換導体の高レベルへの切り替えを検出し、前もって0ボルトであった出力端子Bs上に高レベルVddを設定する。受信器はこの高レベルを検出してこれを使用するこのデータ通信を利用するシステムにおいて受信器が果たさなければならない機能に従って。次に、受信器は、端子AKs上に受信インターフェース回路宛ての確認応答信号Acksを送信する。信号Acksは、端子AKs上の当初の低レベルから高レベルVddへの切り替えである。この遷移を受信すると、受信インターフェース回路IFRは交換導体を中間レベルVmedに短期間強制設定し、次にこの電位に関する制約を緩和する。次に、交換導体は弱いやり方でこの電位Vmedに保持される。交換導体の活性レベルから非活性レベルVmedへの復帰が、受信インターフェース回路から送信インターフェース回路への確認応答信号を構成する。また、端子AKs上の0からVddへの遷移が信号Bsの遮断をトリガし、データ項目1が受信器内に記録され、受信器は新しいデータ項目を受信するための準備をすることができる。信号Bsの停止は、その後、信号Acksの停止をトリガし、したがって端子AKsは0へ戻る。このとき受信インターフェース回路は新しいデータ項目を受信する準備ができている。交換導体の電位Vmedへの復帰からなる確認応答信号が送信インターフェース回路IFEにより検出される。次に、送信インターフェース回路IFEは端子AKe上に送信器EM宛ての確認応答信号Ackeを設定する。信号Ackeは端子AKe上の0ボルトレベルからVddレベルへの立ち上がりエッジであってよい。信号Ackeの立ち上がりエッジは、送信器において端子Be上のデータ項目の無効化を引き起こす、すなわち送信器において端子Be上のレベルVddの印加の遮断をトリガする。これは、データ項目0が実際に送信されたことと、送信器自体が新しいデータ項目送信の準備ができることとを示す。端子Beは切り替わって0ボルトレベルに戻り、その後、信号Ackeは停止する、すなわち端子AKeは切り替わって0ボルトに戻る。このとき送信インターフェース回路は送信器から新しいデータ項目を受信する準備ができている。プロトコルは、論理レベル0の送信のもの図2の右側部分と同じである。交換導体は当初、受信インターフェース回路により強制設定されたレベルVmedにある。論理レベル0の送信のために、送信器は、端子Aeを0電位レベルからレベルVddへ切り替えさせる。送信インターフェース回路IFEはこの遷移を検出し、交換導体を高電圧レベルVccへ短期間強制設定し、次に、弱いやり方で導体をVccに保持しその後受信インターフェース回路により別のレベルへ強制設定することができるようにこの制約を緩和する。受信インターフェースIFRはこの交換導体の高レベルへの切り替えを検出し、前もって0ボルトであった出力端子As上に高レベルVddを設定する。受信器はこの高レベルを検出し、このデータ通信を利用する電子システム内の受信器に割り当てられた機能に従ってそれを使用する。次に、受信器は、受信インターフェース回路宛ての確認応答信号Acksを端子AKs上に送信する。信号Acksは、端子AKs上の当初の低レベルから高レベルVddへの切り替えである。この遷移を受信すると、受信インターフェース回路IFRは、交換導体を中間レベルVmedに短期間強制設定し、次にこの電位に関する制約を緩和する。交換導体は弱いやり方でこの電位Vmedに保持される。交換導体のレベルVmedへの復帰は、受信インターフェース回路から送信インターフェース回路への確認応答信号を構成する。また、端子AKs上の0からVddへの遷移は信号Asの遮断をトリガする、すなわち、データ項目0が受信器内に記録され、受信器は新しいデータ項目を受信する準備ができる。信号Asの停止はさらに信号Acksの停止をトリガし、したがって端子AKsは0に戻る。交換導体の電位Vmedへの復帰からなる確認応答信号が送信インターフェース回路IFEにより検出される。次に、送信インターフェース回路IFEは端子AKe上に送信器EM宛ての確認応答信号Ackeを設定する。信号Ackeは再び端子AKe上の0ボルトレベルからレベルVddへの立ち上がりエッジである。信号Ackeの立ち上がりエッジは送信器において端子Ae上のデータ項目の無効化を引き起こす、すなわち送信器において端子Ae上のレベルVddの印加の遮断をトリガする。これは、データ項目0が実際に送信されたことと、送信器が新しいデータ項目送信の準備ができることとを示す。端子Aeは切り替わって0ボルトレベルに戻り、その後、信号Ackeは停止する、すなわち端子AKeは切り替わって0ボルトに戻る。図3は、本発明を実施するために使用されてよい送信インターフェース回路の基本的なダイアグラムを表す。送信インターフェース回路は、2つのデータ入力AeとBeと、データ出力交換導体Cechへのと、確認応答信号出力AKeとを含む。入力Aeは、イネーブル入力上の立ち上がりエッジを受信するとそのD入力の論理状態をそのQ出力上にそのまま伝えるように機能するD型フリップフロップである第1のフリップフロップBD1のイネーブル入力に接続される。フリップフロップBD1のD入力はVddにある。Ae上の立ち上がりエッジで、当初低レベルにあるQ出力Qbd1は高論理レベルに切り換わる。適応回路CA1は、フリップフロップBD1の出力Qbd1を受信し、次に、交換導体Cech上への0電圧低レベルの印加を指示する。この電圧は、例えばNMOSトランジスタからなってよいブレーカを経由して印加され、回路CA1は、このトランジスタをオンするために高論理レベルを提供する。同様に、入力Beは、そのD入力が低論理レベルであるDフリップフロップである第2のフリップフロップBD2のイネーブル入力へ接続される。Be上の立ち上がりエッジ中、フリップフロップBD2はその出力Qbd2当初、高レベルである上にこの低レベルをそのまま伝える。適応回路CA2は、フリップフロップBD2の出力Qbd2を受信し、次に、交換導体上への高電圧Vccの印加を指示する。この電圧は、例えばPMOSトランジスタからなってよいブレーカを経由して印加され、回路CA2は、このトランジスタをオンするために低論理レベルを提供する。回路CA1とCA2はまた、送信器と同じ電源を有するフリップフロップと、交換導体に接続された回路との間で必要とされるレベル変換もしあればを実行する。次に、フリップフロップは、交換導体の状態変化の後で初期状態にリセットされる、すなわち、交換導体の低レベルへの切り替えが検出され、フリップフロップBD1をその初期状態0のQ出力にリセットする、同様に、交換導体の高レベルへの切り替えはフリップフロップBD2をその初期状態出力Q=1にリセットする。それらの初期状態では、フリップフロップBD1とBD2は、交換導体上の電位の強制設定を緩和する、すなわち、ハイインピーダンス状態のままにするか、あるいは強制設定された値で弱く保持する。フリップフロップのリセットは、交換導体に接続された2つの閾値ベース検出器TH1とTH2によって行なわれる。検出器TH1は交換導体の0への切り替えを検出する。その出力はフリップフロップBD1のリセット入力に接続される。同様に、検出器TH2は交換導体のVddへの切り替えを検出する。その出力はフリップフロップBD2のリセット入力に接続される。回路TH1とTH2はまた、フリップフロップと交換導体との間で必要とされるレベル変換もしあればを実行する。また、交換導体がその後受信インターフェース回路によりその非活性レベルVmedに戻るように強いられると、同じ閾値ベース検出器但し、他の検出器であってもよいであろうが、端子AKe上に確認応答信号Ackeをもたらすために使用される。これは、2つの他のDフリップフロップBD3とBD4と、これらの2つのフリップフロップの出力を合成する論理ゲートとに基づき実現される。フリップフロップBD3はそのイネーブル入力上に閾値ベース検出器TH1の出力を受信する。フリップフロップBD3は、交換導体の0からVmedへの切り替えの検出器TH1による検出に反応するように構成される。フリップフロップBD3は、VddであるD入力と出力Qbd3とを有する。フリップフロップBD3は、入力Ae上の信号を受信するとともに入力Ae上の信号の立下りエッジにしたがってデータ項目の送信の最後にQ出力を0へリセットするリセット入力をさらに有する。フリップフロップBD4は同様に構成される。そのD入力はVddにあるが、フリップフロップBD4は、そのイネーブル入力上に閾値ベース検出器TH2の出力を受信し、そのリセット入力上に入力Be上の信号を受信する。フリップフロップBD3とBD4の出力Qbd3とQbd4はORゲートにおいて合成される。入力AeまたはBe上にいかなるデータ項目も存在しない場合、フリップフロップBD3とBD4はその出力上に0レベルを提供する。論理ゲートここではORゲートは0レベルを提供する。端子Ae上にデータ項目の先頭を送信し、受信インターフェース回路により受信された後、検出器TH1により検出される交換導体の0からVmedへの復帰がフリップフロップBD3の出力をVddに切り替えさせる。このとき、OR論理ゲートは出力AKe上に信号Ackeを提供する。この信号は、端子Ae上のデータ項目を遮断するために図3の送信インターフェース回路の上流の送信器により使用される。この遮断はフリップフロップBD3を0へリセットして信号Ackeを遮断する。同様に、端子Be上にデータ項目の先頭を送信し、受信インターフェース回路により受信された後、検出器TH2により検出される交換導体のVccからVmedへの復帰がフリップフロップBD4の出力をVddに切り替えさせる。OR論理ゲートはさらに、出力AKe上に信号Ackeを提供する。この信号は端子Be上のデータ項目を遮断するために送信器により使用される。この遮断はフリップフロップBD4を0へリセットして信号Ackeを遮断する。入力RSTは、第1のデータ項目が現れる前にフリップフロップBD1とBD2が無作為状態になるのを防ぎかつ交換導体を不要な電位レベルに強制設定するのを防ぐためにフリップフロップBD1とBD2を初めの状態に初期化できるようにする。フリップフロップBD1とBD2は、簡単にするために、それぞれが2つのリセット入力を有するものとして表されるが、リセット信号を設定するように、単一リセット入力を有するフリップフロップと、信号RSTと検出器TH1またはTH2の出力とを合成する論理回路とを想定することはもちろん可能である。小さいサイズのトランジスタT1とT2による交換導体の0またはVddの弱い保持は図3では点線で表される。これらのトランジスタは、適応回路CA3とCA4をそれぞれ介し検出器TH1とTH2の出力により制御される。トランジスタT1は、検出器TH1がこの導体の0への切り替えの検出に関する信号を提供すると交換導体を0に保持する。トランジスタT1は、交換導体が受信インターフェース回路によりVmedに強制設定されると、この保持を停止する。トランジスタT2は、検出器TH2がこの導体のVccへの切り替えの検出に関する信号を提供すると、交換導体をVccに保持する。検出器TH2は、交換導体が受信インターフェース回路によりVmedに強制設定されると、この保持を停止する。トランジスタT1とT2は、受信インターフェース回路において交換導体をVmedに強制設定する役目を果たすトランジスタ図5ではブレーカによりに表されるより小さい。この大きさの差の理由は、上に述べたように、送信側のトランジスタT1とT2によるこの保持にもかかわらず受信インターフェース回路により交換導体をVmedに強制設定できるようにするためである。図4は、端子Be上のデータ項目の送信中およびその後の端子Ae上のデータ項目の送信中の図3に関連して説明されたトグリングのタイムチャートを表す。矢印は、上に示された因果関係を想起する。図5は、受信インターフェース回路IFRの例示的な実施形態を表す。受信インターフェース回路IFRは、2つのデータ出力AsとBs、データ入力交換導体Cechに由来するデータの、および確認応答信号入力AKsを含む。交換導体は、検出器TH1とTH2と類似の2つの閾値ベース検出器TH’1とTH’2の入力へ接続される。第1の閾値ベース検出器の機能は、交換導体の非活性電位レベルVmedから0ボルト低活性レベルへの一方向の切り替えと、低レベルから非活性レベルへの復帰の他の方向の切り替えとを検出することであり、したがって、送信器に由来するデータ項目0の送信をまず検出し、次に、逆方向において、この強制設定を緩和することを目的として交換導体の非活性レベルへの強制設定を検出する。第2の閾値ベース検出器の機能は、一方向において交換導体の非活性電位レベルVmedから高活性レベルVccへの切り替えを検出し、次に他の方向では非活性レベルへの復帰を検出することであり、データ項目1の送信を検出し、次にこの強制設定の緩和を許可することを目的として非活性レベルへの強制設定を検出する。回路TH’1とTH’2はまた、フリップフロップと交換導体との間で必要とされるレベル変換もしあればを実行する。検出器TH’1はDフリップフロップBD’1のイネーブル入力へ接続される。データ項目0の検出の場合、フリップフロップは、そのD入力上に恒久的に印加されたレベルVddをそのQ出力上に送信する。Q出力は端子Asへ接続される。したがって端子Asは、データ項目0が交換導体上に検出されると論理レベルVddを取る。検出器TH’2はDフリップフロップBD’2のイネーブル入力へ接続される。データ項目1の検出の場合、フリップフロップは、そのD入力上に恒久的に印加されたレベルVddをそのQ出力上に送信する。Q出力は端子Bsへ接続される。したがって端子Bsは、データ項目1が交換導体上に検出されると論理レベルVddを取る。端子As上のデータ項目0または端子Bs上のデータ項目1を受信する受信器回路は、通常は0レベルに静止する端子AKs上に確認応答信号AcksをレベルVddの形式で作成する。端子AKsは、その役割が第1に交換導体を非活性レベルへ強制設定することを指示し次にこの強制設定を緩和することであるD型フリップフロップBD’3のイネーブル入力へ接続される。フリップフロップの出力Qbd’3は当初、非活性レベルが交換導体緩和状態上に検出されたときに置かれた論理レベル0にある。端子AKsが送信器から確認応答信号すなわちレベルVddを受信すると送信データ項目が0または1であったこととは無関係に、フリップフロップはそのD入力のレベルVddをその出力Qbd’3へ送信する。その後、出力Qbd’3は、交換導体を電位Vmedへ接続するブレーカを閉じることにより交換導体の非活性レベルVmedへの強制設定を適応回路CA’1を介し指示する。このブレーカは実際はMOSトランジスタである。したがって、交換導体は活性レベル0またはVddからVmedへ切り替わり、これにより送信インターフェース回路宛ての確認応答情報項目を構成する。交換導体がレベルVmedへ戻ったので、活性レベルの存在を検出していた閾値ベース検出器TH’1またはTH’2はこの活性レベルの消失を検出する。NOR論理ゲートは、2つの検出器TH’1とTH’2の出力を受信し、そして2つの検出器の出力がこのとき両方とも0レベルへ戻っており、NORゲートの機能は2つの入力が0であるときに1レベルを与えることであるのでこの時点で低レベルから高レベルへの論理遷移をもたらす。NORゲートの出力は、交換導体のVmedへの強制設定のための制約を緩和するように、フリップフロップBD’3の出力を0へ再初期化しその結果としてブレーカを開くためにフリップフロップBD’3のリセット入力へ印加される。この強制設定の緩和は交換導体の電位を修正しない。交換導体の電位は非活性レベルVmedのままであるが、この緩和は、送信インターフェース回路による交換導体の活性レベルへのその後の強制設定を可能にする。NORゲートの出力は、次のデータ項目が到着すると2つの検出器TH’1、TH’2のうちの1つの作用の下に0へ自動的に切り替わることになる。緩和後、交換導体は好ましくは、適応回路CA’2を介しNORゲートの出力により制御されるトランジスタT’3を含む図5に点線で表される保持回路によりVmedに弱く保持される。このトランジスタは、データ項目を送信すると交換導体を0またはVddへ強制設定するトランジスタ図3ではブレーカにより表されるより小さい。受信器から発生する確認応答信号Acksはまた、受信器が受信データ項目を実際に考慮したことを確認した確認応答信号Acksにより後に端子AsとBsをゼロに再初期化するようにフリップフロップBD’1とBD’2をリセットするのに役立つ。最後に、入力RSTは、第1のデータ項目が現れる前にフリップフロップBD’1とBD’2が無作為状態になるのを防ぐようにそれらを初めの状態に初期化できるようにする。初めに交換導体を電位Vmedへ強制設定し、この強制設定に続いて、検出器TH’1とTH’2により緩和が引き起こされるようにしてもよい。図6は、交換導体上でデータ項目0を受信し、その後データ項目1を受信する場合の、図5に関連して説明されたトグリングのタイムチャートを表す。図7は、Vdd未満である電圧Vmedの場合の閾値ベース検出器TH1、TH’1とTH2、TH’2の可能な構造を表す。これらは、不安定性を回避するようにヒステリシス型検出器であり、可能な限り低い静止消費電力を発揮する。これらはそれぞれ、出力インバータINVbと直列の入力インバータINVaを含む。これらのインバータは一般的に、そのドレイン同士とゲート同士がそれぞれ接続された直列の1対のNMOSとPMOSトランジスタからなる。インバータINVaは、交換導体上に存在する電圧をゲート上で受信する。インバータINVaは、一対のトランジスタと直列のトランジスタTaを介し励起され、トランジスタTaは、インバータINVbの決められた出力状態に対しオンにされる。交換導体のVmedから0への切り替えとその後の0からVmedへの切り替えを検出しなければならないTH1とTH’1の場合、トランジスタTaは、電位Vmedへ接続されたNMOSトランジスタである。このトランジスタは、インバータINVbの出力が1であると、すなわちインバータINVaの入力が1であると、したがって交換導体がVmedにあると、オンにされる。交換導体がインバータINVaのトグル閾値電位を下回ると、インバータINVaはトグルし、インバータINVbをトグルさせ、これによりインバータINVbの出力を0へ設定し、トランジスタTaをオフにし、これによりインバータINVaを電位Vmedから分離する。PMOSトランジスタTbはインバータINVbの出力をその入力にループする。PMOSトランジスタTbは、インバータINVbの出力が0であることによりオンにされる。検出器の出力の状態は、交換導体上の電圧が閾値を越えるまで上昇しないかぎり保持される。電圧が閾値を越えると、インバータINVaをトグルさせ、次にインバータINVbをトグルさせる。同様に、交換導体のVddからVmedへの切り替えまたはVmedからVddへの切り替えを検出しなければならないTH2とTH’2の場合、トランジスタTaはアースされたPMOSトランジスタである。このトランジスタは、インバータINVbの出力が0であると、すなわちインバータINVaの入力が0であると、したがって交換導体がVmed電圧Vmedは、インバータINVaをトグルさせるのに不十分であるであると、オンにされる。交換導体がVmedとVddとの間のトグル閾値を越えて上昇すると、インバータINVaはトグルし、インバータINVbをトグルさせ、これによりインバータINVbの出力を1に設定し、トランジスタTaをオフにし、これによりインバータINVaをアースから分離する。NMOSトランジスタTbはインバータINVbの出力をその入力にループする。NMOSトランジスタTbは、インバータINVbの出力が1であることによりオンにされる。検出器の出力の状態は、交換導体上の電圧が戻って閾値を下回らない限り、保持される。データと確認応答情報項目が伝達される単独接続ワイヤにより非同期通信を可能にする送受信インターフェース回路について説明した。