"窒化物半導体結晶を含み0001面内に引張り応力を有する第1導電形の第1半導体層と、窒化物半導体結晶を含み0001面内に引張り応力を有する第2導電形の第2半導体層と、前記第1半導体層と前記第2半導体層との間に設けられ、窒化物半導体結晶を含み、平均の格子定数が前記第1半導体層の格子定数よりも大きい発光層と、前記第1半導体層の前記発光層とは反対側に設けられ、前記第1半導体層に圧縮応力を印加する第1応力印加層と、を備えた半導体発光素子。前記第2半導体層の前記発光層とは反対側の面に設けられ、前記第2半導体層に圧縮応力を印加する第2応力印加層をさらに備えた請求項1記載の半導体発光素子。前記第1応力印加層は、Alx1Ga1-x1N0≦x1<1を含む請求項1または2に記載の半導体発光素子。前記第2応力印加層は、Alx2Ga1-x2N0<x2<1を含む請求項1~3のいずれか1つに記載の半導体発光素子。前記発光層の平均のIn組成は、4.0以上であり、前記発光層の厚さは、56ナノメートル以上である請求項1~4のいずれか1つに記載の半導体発光素子。前記発光層の平均のIn組成は、4.5以上であり、前記発光層の厚さは、48ナノメートル以上である請求項1~4のいずれか1つに記載の半導体発光素子。前記第2半導体層の前記発光層とは反対側に設けられ、前記第1応力印加層、前記第1半導体層、前記発光層及び前記第2半導体層を支持する導電性の支持基板をさらに備えた請求項1~6のいずれか1つに記載の半導体発光素子。前記第1応力印加層を貫通し、前記第1半導体層に電気的に接続された第1電極をさらに備えた請求項1~7のいずれか1つに記載の半導体発光素子。前記第1応力印加層の前記第1半導体層とは反対側に設けられた光取り出し層をさらに備え、前記光取り出し層の前記第1応力印加層とは反対側の表面には、凹凸が設けられている請求項1~8のいずれか1つに記載の半導体発光素子。前記発光層から放出される光は、前記第1半導体層および前記第1応力印加層を介して外部に出射する請求項1~9のいずれか1つに記載の半導体発光素子。本発明の実施形態は、クラックの発生あるいは欠陥の導入に伴う素子特性の劣化を抑制し発光効率の高い半導体発光素子を提供する。本発明の実施形態によれば、第1導電形の第1半導体層と、第2導電形の第2半導体層と、発光層と、第1応力印加層と、を備えた半導体発光素子が提供される。前記第1半導体層は、窒化物半導体結晶を含み0001面内に引張り応力を有する。前記第2半導体層は、窒化物半導体結晶を含み0001面内に引張り応力を有する。前記発光層は、前記第1半導体層と前記第2半導体層との間に設けられ、窒化物半導体結晶を含む。前記発光層の平均の格子定数は、前記第1半導体層の格子定数よりも大きい。前記第1応力印加層は、前記第1半導体層の前記発光層とは反対側に設けられ、前記第1半導体層に圧縮応力を印加する。以下、本発明の実施の形態について図面を参照しつつ説明する。なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。図1は、実施形態にかかる半導体発光素子の構成を例示する断面模式図である。図1に表したように、実施形態にかかる半導体発光素子110は、第1導電形の第1半導体層10と、第2導形の第2半導体層20と、発光層30と、第1応力印加層16と、を備える。半導体発光素子110は、例えば、LED素子である。半導体発光素子110は、レーザダイオードでも良い。以下では、半導体発光素子110が、LEDである場合として説明する。第1半導体層10には、例えば、n形半導体層が用いられる。第2半導体層20には、例えばp形半導体層が用いられる。ただし、第1半導体層10がp形で、第2半導体層20はn形でも良い。以下では、第1半導体層10がn形で、第2半導体層20がp側である場合として説明する。第1半導体層10及び第2半導体層20は、窒化物半導体結晶を含む。後述するように、第1半導体層10及び第2半導体層20のそれぞれは、0001面内に引張り応力を有する。第1半導体層10は、例えばn形GaN層である。第2半導体層20は、例えば、p形GaN層である。第1半導体層10は、例えば、i-GaN層以下、non-dopedGaN層ともいうと、n形GaN層と、を含んでも良い。i-GaN層と第2半導体層20との間にn形GaN層が配置される。発光層30は、第1半導体層10と第2半導体層20との間に設けられる。発光層30は、窒化物半導体結晶を含む。発光層30における平均の格子定数は、第1半導体層10の格子定数よりも大きい。発光層30は、例えば、複数の障壁層34と、障壁層34どうしの間に設けられた井戸層32と、を含む。井戸層32は複数設けれても良い。例えば、発光層30は、MQWMultipleQuantumWell構造を有する。発光層30における平均の格子定数は、障壁層34の格子定数と、井戸層32の格子定数と、を厚さ配分で重みづけし平均した格子定数である。第1応力印加層16は、第1半導体層10の発光層30とは反対側の面において第1半導体層に接合される。第1応力印加層16は、第1半導体層10に圧縮応力を印加する。第1応力印加層16は、例えば、第1半導体層10に接合される。例えば、第1半導体層10が、i-GaN層と、n形GaN層と、を含む場合、第1応力印加層16は、i-GaN層を介してn形GaN層に接合されても良い。この例では、半導体発光素子110は、第2応力印加層22をさらに備える。第2応力印加層22は、第2半導体層20の発光層30とは反対側に設けられる。第2応力印加層22は、例えば、第2半導体層20と接合されている。第2応力印加層22は、第2半導体20層に圧縮応力を印加する。応力については、後述する。この例では、半導体発光素子110は、第1電極81と、第2電極82と、反射金属90と、をさらに備える。第2半導体層20と発光層30と第1半導体層10とを含むLED積層構造に対して、p形層側にNiを含む反射金属90と、AuSnを含む電極膜を介してSi基板を含む支持基板と、が接合されている。支持基板については、後述する。図1に表した矢印30Lのように、発光層30から放出される光は、第1半導体層10の側の主面光取り出し面から出射する。言い換えれば、発光層30から放出される光は、第1半導体層10および第1応力印加層16を介して半導体発光素子110の外部に出射する。このように、第1半導体層10の側の主面は、光取り出し面となっている。光取り出し面には、凹凸加工が施されている。第2半導体層20と、光取出し面と、の間において、窒化物半導体結晶のLED積層構造が形成されている。第1半導体層10は、例えば、n形窒化ガリウムGaN結晶からなる。第1半導体層10の上には、井戸層32と障壁層34との多層膜からなる発光層30が積層されている。井戸層32には、例えばInGaNが用いられる。障壁層34には、例えば、GaNが用いられる。発光層30となる窒化物半導体の量子井戸構造の上に、第2半導体層20が積層されている。第2半導体層20は、例えば、p形窒化ガリウム結晶からなる。発光層30に含まれるInGaN結晶層井戸層32の格子定数は、窒化ガリウム第1半導体層10の格子定数よりも大きい。半導体発光素子110は、第1の窒化物半導体結晶例えば、第1半導体層10及び第2半導体層20となるGaN結晶を母材とし、第1の窒化物半導体結晶の格子定数よりも大きい格子定数を有する第2の窒化物半導体結晶井戸層32となるInGaN層を母材の内部に含む構造を有する。第1の半導体結晶層の格子のa軸長a軸方向の格子長は、GaN結晶の材料固有のa軸長a軸方向の格子定数よりも長い。すなわち、第1の半導体結晶層第1半導体層10及び第2半導体層20には、引張り応力が印加されている。発光層30例えば、InGaNの井戸層32とGaNの障壁層34との積層体の格子の平均的なa軸長は、第1の半導体結晶の格子のa軸長よりも長い。GaN層に印加されている引張り応力の大きさについては、後述のようにラマン分光法により評価できる。図2aおよび図2bは、積層構造に発生する応力を示す断面模式図である。図2aは、実施形態にかかる半導体発光素子110LED積層構造に発生する応力を例示している。図2bは、参考例の半導体発光素子のLED積層構造に発生する応力を例示している。図2bに表したように、参考例にかかる半導体発光素子では、0001面を表面とするサファイア基板上に、同じく0001面を表面とする窒化ガリウム結晶層が形成され、さらにInGaN薄膜結晶層からなる発光層が組み合わされている。0001面を表面とするサファイア基板上に形成された参考例の半導体発光素子119aの各半導体結晶は、c軸方向に配向している。半導体発光素子119aのように、サファイア基板上に窒化物半導体結晶層を積層した発光ダイオードは、図示しないサファイア基板上に、n形GaN層第1半導体層10と、量子井戸型発光層発光層30と、p形GaN層第2半導体層20と、を積層した構造を有する。サファイア基板は、対象とする青色領域の波長帯に対してほぼ透明である。そのため、例えば、サファイア基板の裏面に反射膜を形成した上で、表面側のp形GaN層の上部から光を取り出す構造Face-up構造が採用される。一方、より高い光出力を目指し、電流注入を増大する動作条件下では、発熱に対する対策が行われる。そのために、例えば、窒化物半導体からなるLED構造をサファイア基板上にエピタキシャル成長した後、p形GaN層の表面側を熱伝導性の高い支持基板に貼り付け、サファイア基板を剥離した構造Thin-film構造が採用される。サファイア基板上にエピタキシャル成長をした窒化ガリウムを用いたLEDでは、窒化ガリウムの結晶層を成長するための結晶基板となるサファイアの等価的格子長さは、窒化ガリウムの格子定数より小さい。また、窒化ガリウム結晶の熱膨張係数は、下地となるサファイア結晶の熱膨張係数より小さい。そのため、高温での薄膜結晶成長が完了し室温まで温度を下げた際の窒化ガリウム結晶層には、図2bに表した矢印A1および矢印A2のように、大きな圧縮応力が印加される。また、発光層30となるInGaN結晶層の格子定数は、窒化ガリウムの格子定数より大きい。そのため、図2bに表した矢印A3および矢印A4のように、サファイア結晶からの圧縮応力が加わった窒化ガリウム結晶層には、InGaN結晶層から引っ張る方向で応力引張り応力が加えられる。一方、図2bに表した矢印A5およびA6のように、発光層30には、窒化ガリウム結晶層から圧縮応力を受ける。このような圧縮応力および引張り応力は、0001面内に、言い換えれば例えばa軸方向に発生する。このように、窒化ガリウムの格子定数よりも大きい格子定数を有するInGaN結晶層から窒化ガリウム結晶層に加えられる引張り応力は、サファイア結晶から窒化ガリウム結晶層に加えられる圧縮応力と比較的つり合う。このため、n形GaN層の端面やp形GaN層の端面などから欠陥が発生することは、比較的少ない。本発明者の知見によれば、窒化ガリウム結晶層に加えられる圧縮応力および引張り応力は、サファイア基板を除去したThin-film構造においても残留していることが分かっている。これは、図2aに関して後述するシリコン基板から剥離したThin-film構造においても同様である。また、窒化ガリウム結晶層に加えられた応力が圧縮応力であるかあるいは引張り応力であるかについては、ラマンスペクトルから判定することができる。例えば、応力が印加されていない窒化ガリウム結晶におけるラマンスペクトルのピークは、約568cm-1であるが、圧縮応力が印加された窒化ガリウム結晶においては、568cm-1よりも小さい波数、例えば約567.8~565.5cm-1であり、引張り応力が印加された窒化ガリウム結晶においては、568cm-1よりも大きい波数で、約570cm-1までの値となる。図2aに表したように、実施形態にかかる半導体発光素子110は、図示しない111面を表面とするシリコン結晶上に形成され、n形GaN層第1半導体層10と、量子井戸型発光層発光層30と、p形GaN層第2半導体層20と、を積層したLED積層構造を有する。また、111面を表面とするシリコン基板上に形成された半導体発光素子110の各半導体結晶は、c軸方向に配向している。サファイア基板よりも安価で、かつ製造工程が効率的になる比較的大きい面積の基板を利用するために、シリコン結晶上への窒化ガリウム結晶の成長が試みられる。シリコン基板上に成長した窒化物結晶を母材として半導体発光素子を作製する場合には、シリコン基板が一般的に取り扱う光の波長に対して透明でない。このため、成長層をシリコン基板から剥離するThin-film構造が用いられる。窒化ガリウムの結晶層を成長するための結晶基板となるシリコンの等価的格子長さは、窒化ガリウムの格子定数よりも大きい。また、シリコン結晶の熱膨張係数は、窒化ガリウムの熱膨張係数よりも小さい。そのため、結晶成長終了後の窒化ガリウム結晶層には、図2aに表した矢印A11および矢印A12のように、引張り応力が残存している。さらに、図2aに表した矢印A13および矢印A14のように、シリコン結晶上に形成した窒化物半導体結晶系では、InGaN発光層30からさらなる引張り応力を受ける。一方、図2aに表した矢印A15およびA16のように、発光層30には、窒化ガリウム結晶層から圧縮応力を受ける。このような圧縮応力および引張り応力は、0001面内に、言い換えれば例えばa軸方向に発生する。このように、実施形態に係る半導体発光素子110においては、窒化ガリウムの格子定数よりも大きい格子定数を有するInGaN結晶層から窒化ガリウム結晶層に加えられる引張り応力は、シリコン結晶から窒化ガリウム結晶層に加えられる引張り応力と相乗する。このため、シリコン基板上に窒化物半導体結晶をエピタキシャル成長し、半導体発光素子を形成した場合には、エピタキシャル結晶層の内部に含まれる引張り応力に起因して、クラックや欠陥などが発生し易い。そうすると、素子作製プロセスにおいて障害をもたらしたり、素子特性を劣化させる場合がある。また、発光層30のIn組成が高く、発光層30の平均的な格子定数が大きいときには、InGaN結晶層から窒化ガリウム結晶層に加えられる引張り応力が大きく、素子作製プロセスにおいて発生する障害が顕著である。また、InGaN結晶層の厚さが厚い場合においても、素子作製プロセスにおいて発生する障害が顕著である。これに対して、実施形態にかかる半導体発光素子110においては、図1に表したように、第1半導体層10の端部に設けられた第1応力印加層16と、第2半導体層20の端部に設けられた第2応力印加層22と、が設けられる。これにより、第1応力印加層16および第2応力印加層22は、第1半導体層10および第2半導体層20、すなわち母材層としての第1の半導体結晶層に圧縮応力を印加する。第1応力印加層16は、例えば、AlN層を含む。第1応力印加層16は、一層のAlN層を含むことに限定されず、複数のAlN層を含んでいてもよい。また、第1応力印加層16は、AlGaN層を含んでいてもよい。第2応力印加層22は、AlGaN層を含む。また、第2応力印加層22は、AlN層を含んでいてもよい。実施形態にかかる半導体発光素子110によれば、母材としての第1の半導体結晶に引張り応力が印加される条件下であっても、第1応力印加層16および第2応力印加層22が第1の半導体結晶層に圧縮応力を印加することができる。そのため、クラックの発生あるいは欠陥の導入を抑制し、発光効率の高い半導体発光素子を提供することができる。例えば、図2aに関して前述したように、引張り応力を含む薄膜結晶第1の半導体結晶中にさらに引張り応力を印加する発光層30が含まれる素子構造において、第1の半導体結晶層の両端面に圧縮応力を印加する第1応力印加層16および第2応力印加層22が配置されている。そのため、引張り応力に起因するプロセス途中でのクラックの発生あるいは欠陥の導入に伴う素子特性の劣化を抑制することが可能である。また、シリコン基板から剥離したThin-film構造では、第1半導体層10の主面光取り出し面は、開放端開放面となる。そのため、第1応力印加層16および第2応力印加層22が設けられていない場合には、開放面となった第1半導体層10の主面光取り出し面には、応力が加わらない。このような開放面では、エピタキシャル結晶層の内部に含まれる引張り応力に起因する障害が発生し易い。これに対して、実施形態にかかる半導体発光素子110では、第1応力印加層16および第2応力印加層22が設けられているため、第1半導体層10の主面光取り出し面が開放端となっても、第1の半導体結晶層に圧縮応力が印加される。図3は、実施形態にかかる半導体発光素子を作製する際の結晶積層構造の例を示す断面模式図である。図3に表したように、本実施形態に係る半導体発光素子120では、シリコン基板50の上に、AlN層とAlGaN層とを有するバッファ層12が配置されている。バッファ層12の上には、厚さ300ナノメートルnmのnon-doped障壁層14をはさみ、厚さ15nmのAlN層第1応力印加層16が3回繰り返して設けられている。AlN層16の上には、第1半導体層10が積層されている。第1半導体層10には、厚さ2マイクロメートルμmのn形GaN層18、及び厚さ1μmのnon-dopedGaN層17が積層されている。n形GaN層18の上には、GaNからなる厚さ3nmのGaN層と、In組成7、厚さ1nmのInGaN層と、を30回繰り返して形成した構造を有するSLSSuperlatticestructure:超格子構造層60が配置されている。SLS層60の上には、MQW発光層30が積層されている。MQW発光層30は、GaNからなる厚さ5nmの障壁層34と、In組成15、厚さ3nmのInGaN層からなる井戸層32と、が8回繰り返されて形成された構造を有する。実施形態の半導体発光素子120では、井戸層32におけるInの組成比は、例えば0.12以上0.20以下である。発光層30の上には、Al組成20のp形AlGaN層第2応力印加層22が配置されている。p形AlGaN層第2応力印加層22の上には、p形GaN層第2半導体層20が配置されている。p形GaN層第2半導体層20上には、反射金属90が配置されている。次に、半導体発光素子120のを作製プロセスの一例について、説明する。図4a~図5cは、図3に表した半導体発光素子構造を作製するプロセスを示す断面模式図である。まず、薄膜窒化物半導体の結晶成長用基板として111面を表面とするシリコン基板50を用意する。シリコン基板50の結晶の厚さは、例えば約525μm程度である。但し、シリコン基板50の結晶の厚さは、これだけに限定されず、例えば250μm~800μm程度であってもよい。一般に大気中に置かれているSi基板50の表面は、自然酸化膜で被覆されている。そのため、この自然酸化膜を除去し、基板表面に水素終端処理を施すために、酸処理洗浄を施す。その後に、薄膜成長用基板を濃度1程度の希弗酸溶液により約1分程度の処理を行う。この処理により、Si層表面は、水素で終端された表面構造となり、はっ水性の表面となる。続いて、表面が水素終端処理されたSi基板50を有機金属とアンモニアガスとを原料とする成膜装置MOCVD装置に導入し、厚さ100nmのAlN層を成膜温度1200°Cで積層する。なお、ここでは、AlN層の成膜にMOCVD装置を用いる例を説明したが、成膜方法の選択は任意である。例えば、AlN層の成膜装置として、ECRプラズマスパッタ装置や、MBE装置などを用いてもよい。Si基板50上のAlN層の成膜をMOCVD装置以外で行う場合には、AlN層の成膜後にMOCVD装置に基板を導入し引き続き以下の成膜工程を続ける。Si基板50上に100nmのAlN層を積層したのち、基板温度を1100°Cに設定しAl組成25、厚さ250nmのAlGaN層を積層する。このようにして形成されたAlN層およびAlGaN層は、図3に表したバッファ層12に相当する。その後に、TMGおよびNH3アンモニアを原料として0.3μmの窒化ガリウム層14を形成する。0.3μmの窒化ガリウム層14を積層したのち、成膜温度を700°Cに下げ、厚さ15nmのAlN層16第1応力印加層を成長する。さらに、厚さ300nmの障壁層14を成膜温度1100°Cで再び成長する。このようにして300nmの障壁層14を挟み、低温成長のAlN層16を3回挿入する。続いて、n形GaN第1半導体層10を積層する。このとき、n形GaN10にはSiが不純物として1×1019cm-2の濃度で添加されている。ここで、図3に表したように、AlN層16の上にn形GaN10を直接形成するのではなく、不純物を含まない障壁層non-doped障壁層17を厚さ1~3μm程度で成長した後、n形GaN層18を積層してもよい。つまり、第1半導体層10は、non-dopedGaN層17と、n形GaN層18と、が積層された構造を有していてもよい。n形GaN10の成長をした後、このn形窒化ガリウム結晶層10の上にInGaNとGaNの多層膜からなるSLS層60及び発光層MQW発光層30を積層する。また、発光層30を光らせるための電流注入をするために、結晶構造の上部側にはp形Mgのドーピングをする。このとき、発光層30の上には、Al組成20のAlGaN層22第2応力印加層と、Alを含まないp形GaN第1半導体層20と、が形成される。ここでは、n形GaN結晶層10、発光層30、及びp形GaN20の薄膜結晶成長の手法として有機金属を用いた気相成長法MOCVD法を挙げているが、これだけに限定されるわけではない。n形GaN結晶層10、発光層30、及びp形GaN20の薄膜結晶成長の手法としては、一般に窒化物半導体結晶成長に用いられている薄膜結晶成長法である分子線エピタキシー法MBEMolecularBeamEpitaxyやHVPE法などいずれの方法を用いてもかまわない。このようにして、図4aに表したように、LED構造の薄膜結晶層結晶成長層70をエピタキシャル成長することができる。その後、図4bに表したように、第2半導体層20の表面に反射膜兼コンタクト層としてのAgを含む金属膜反射金属90、例えば銀ニッケル層、を積層後、接合金属例えば金錫合金をはさみ、シリコンあるいは銅などの導電性の支持基板40に貼り合わせる。次に、図4cに表したように、薄膜結晶成長用基板であるSi基板50を除去する。第2半導体層20側に支持基板40を貼り付けた後、成長基板を研削することにより成長用Si基板50を除去することが可能である。このとき、Si基板50をおおむね研削により除去した後、最終的にSF6ガスをエッチャントとするドライエッチングでわずかに残ったSiを除去することにより、Si基板50上に最初に形成したAlN層バッファ層12を露出させることができる。ここで、AlN層は、抵抗成分を高くする性質を有する。そのため、例えば図3に関して前述した積層構造を有する半導体発光素子では、AlN系バッファ層例えば、AlN層を含むバッファ層12およびAlN系応力印加層例えば、AlN層を含む第1応力印加層16を除去しn形GaN層18を露出させた後に、凹凸加工図1参照を施す例がある。具体的には、AlN系バッファ層あるいはAlN系応力印加層は、電極形成を考えた場合には、高いコンタクト抵抗を有する。また、シリーズ抵抗成分が増加する。そのため、一般的なプロセスでは、AlN系バッファ層及びAlN系応力印加層を除去しn形GaN層18を露出させてから凹凸加工を施している。この場合には、第1の半導体結晶層に圧縮応力を印加することができず、引張り応力に起因する障害が発生しやすい。本発明者が実施した実験では、シリコン基板50エピタキシャル成長用基板を除去したのちに、AlN系バッファ層例えば、AlN層を含むバッファ層12及びAlN系応力印加層例えば、AlN層を含む第1応力印加層16を除去しn形GaN層18を露出させた場合、n形GaN層18に加えられる引張り応力に起因して、5~0.5ミリメートルmmの間隔で密度が2~20cm-1程度の新たなクラックが発生することが分かっている。さらに、実際にLEDを動作させている際には素子温度が上昇するため、第1応力印加層16が設けられていない構造では、素子動作時にも新たなクラックや欠陥が発生して、素子特性の劣化を引き起こすことがある。これに対して、実施形態の半導体発光素子では、AlN系応力印加層は、除去されず残っている例えば、図1に表した第1応力印加層16参照。そのため、第1の半導体結晶層に圧縮応力を印加することができ、引張り応力に起因する障害の発生を抑制することができる。この後、図5aに表したように、結晶成長層70を素子のサイズで窒化物半導体結晶層部70aに分割する。このとき、p形電極第2電極82金属よりも下の基板側については、分割しない状態で保持する。続いて、図5bに表したように、n側電極第1電極81を形成する部分をマスク89で保護した上で、KOH溶液により窒化物半導体表面第1半導体層10側に深さ約500nm程度の凹凸加工を施す。このとき、表面に露出しているAlNおよびAlGaN層バッファ層12は、エッチングにより除去される。また、例えば、結晶成長層70窒化物半導体結晶層部70aの内部に含まれる3層のAlN層16については、窒化物半導体表面の凹凸加工により最上層窒化物半導体表面の側の層が分断され、最上層の下の2層のAlN層16は、凹部よりも下側に連続膜として残される。これについては、後に詳述する。最後に、図5cに表したように、n形電極生成部を保護していたマスク89を除去し、エッチングによりn形GaNを露出させ、n形電極を形成する。次に、実施形態にかかる半導体発光素子の他の一例について、図面を参照しつつ説明する。図6aおよび図6bは、実施形態にかかる半導体発光素子の他の例を示す断面模式図および写真図である。また、図7は、実施形態にかかる半導体発光素子のさらに他の例を示す断面模式図である。なお、図6bは、図6aに表した範囲B1の拡大写真図である。図6aに表した半導体発光素子130は、図1に関して前述した半導体発光素子110と同様に、第2半導体層20と、MQW発光層30と、第1半導体層10と、第1応力印加層16と、第2応力印加層22と、第1電極81と、第2電極82と、を備える。第1半導体層10は、non-dopedGaN層17と、n形GaN層18と、が積層された構造を有する。これらは、図1および図3に関して前述した如くである。なお、図7に表した半導体発光素子140のように、MQW発光層30の上には、InGaNとGaNの多層膜からなるSLS層60が配置されていてもよい。また、第2応力印加層は、AlN系の多層膜からなるSLS層24を含んでいてもよい。図6bに表したように、第1応力印加層16の第1半導体層10とは反対側に光取り出し層が設けられている。光取り出し層の第1応力印加層16とは反対側の表面光取り出し面には凹凸が設けられている。光取り出し面に施された凹凸加工の表面には、SiO2を含む保護膜15が形成されている。また、図6aに表した半導体発光素子130では、半導体表面の凹凸加工により、結晶成長層70図4a等参照の内部に含まれる3層のAlN層16のうちの最上層光取り出し面の側の層および最上層の下の1層目のAlN層16が分断されている。一方、最上層の下の2層目のAlN層16は、凹部よりも下側に連続膜として残されている。なお、連続膜として残されるAlN層第1応力印加層16の形態は、これだけに限定されるわけではない。例えば、図1に表したように、最上層のAlN層16の位置に対する光取り出し面の凹凸加工が浅く、全てのAlN層16が連続膜として残されていてもよい。このように、複数層のAlN層16のうちのいずれかのAlN層16が連続膜として残されていることで、AlN層16は、第1の半導体結晶層に圧縮応力を印加することができる。これにより、クラックの発生あるいは欠陥の導入に伴う素子特性の劣化を抑制し発光効率の高い半導体発光素子を提供することができる。すなわち、第1応力印加層16として必要とされるAlNの厚さは、AlN層が単層の場合には15nm以上である。また、AlN層は、複数層であってもよい。複数層のAlNが隣接する場合には、その合計の厚さが15nm以上となればよい。また、図6aに表した半導体発光素子130において、第1半導体層10は、厚さ1μmのnon-dopedGaN層17と、厚さ2μmのn形GaN層18と、から構成され合計3μmの厚さを有するが、第1応力印加層16として要求されるAlNの厚さは、この第1半導体層10の厚さに依存する。すなわち、第1半導体層10の厚さが薄い場合には、第1応力印加層16の厚さは、薄くてもよい。より具体的には、第1半導体層10が厚さ2μmのn形GaN層から構成される場合には、第1応力印加層16のAlNの厚さは、10nm以上であればよい。また、第1応力印加層16は、AlGaN層で構成されてもよい。第1応力印加層16がAlGaNで構成される場合には、そのAl組成と厚さとの関係は、等価的なAlN層の厚さと同等であればよい。すなわち、第1半導体層10の厚さが3μmの場合、Al組成50のAlGaN層を第1応力印加層16とするには、AlGaNの厚さは、30nm以上であればよい。さらに、第1応力印加層16は、AlNとAlGaNの複合層あるいは互いに組成の異なる複数のAlGaNから構成されてもよい。その場合にも、要求される厚さは、等価的なAlNの厚さで見積もることができる。第1応力印加層16は、開放面である光取出し面の側に設けられるのに対して、第2応力印加層22は、反射金属90および接合金属と接する側に配置される第2半導体層20に接して形成される。すなわち、第2半導体層20は、反射金属90膜で固定されているため、第2半導体層20には第1半導体層10に比べてクラックや欠陥が発生しづらい。そのため、第2応力印加層22に要求される等価的なAlN層の厚さは、第1応力印加層16に要求される等価的なAlN層の厚さよりも薄くなる。図6aに表した半導体発光素子130の第2応力印加層22としては、厚さ5nm、Al組成20のAlGaN層を用いている。また、図7に表した半導体発光素子140の第2応力印加層としては、厚さ3nm、Al組成15のAlGaN層を厚さ3nmのGaN層で挟み込んだSLS層3周期24を用いている。第2応力印加層は、Al組成10、厚さ5nmのAlGaN層でもよい。また、第2応力印加層22は、省略することもできる。第一応力印加層16により第1半導体層10に圧縮応力を印加できない場合には、引張り応力の影響でクラックの発生あるいは欠陥の導入に伴う素子特性の劣化が生ずる。また引張り応力の影響によるこれら障害は、MQW発光層30の平均のIn組成が高く、MQW発光層30の平均的な格子定数が大きいときに顕著となる。また、引張り応力の影響による障害は、MQW発光層30の厚さが厚い場合にも顕著となる。具体的には、MQW発光層30の中で、InGaN層からなる井戸層32のIn組成が16で、井戸層32の厚さが3.5nmよりも厚い場合、かつ、GaN層からなる障壁層34の厚さが10.5nmよりも薄い場合に、引張り応力の影響による障害は顕著となる。前述の条件では、平均のIn組成は4.0である。ここで、本願明細書において、平均のIn組成とは、井戸層32の厚さをt1とし、井戸層32におけるIn組成をx1とし、障壁層34の厚さをt2とし、障壁層34におけるIn組成をx2としたとき、t1×x1t2×x2/t1t2で表される比率をいうものとする。また前述の条件で、井戸層32の数が4ペアよりも多いときに、引張り応力の影響による障害は顕著となる。これは、前述のMQW発光層30の場合には、56nm以上の厚さに相当する。また、MQW発光層30の中で、InGaN層からなる井戸層32のIn組成が12で、井戸層32の厚さが3nmよりも厚い場合、かつ、GaN層からなる障壁層34の厚さが5nmよりも薄い場合に、引張り応力の影響による障害はさらに顕著となる。前述の条件では、平均のIn組成は4.5である。また前述の条件で、井戸層32の数が6ペアよりも多いときに、引張り応力の影響による障害は顕著となる。これは、前述のMQW発光層30の場合には、48nm以上の厚さに相当する。さらに、MQW発光層30の障壁層34にInを含むInGaNを用いた場合でも、GaN層に印加される引張り応力に起因した障害はさらに顕著となる。この場合にも、等価的な平均のIn組成の大きさでクラックの発生あるいは欠陥の導入などの障害の発生の危険性を評価できる。第1電極81は、第1応力印加層16を貫通し、第1半導体層10に電気的に接続されている。第2電極82においては、図示しない引き出し部が図6aに表した断面に対して垂直方向紙面に対して垂直方向に形成されている。なお、本明細書において窒化物半導体とは、BxInyAlzGa1-x-y-zN0≦x≦1,0≦y≦1,0≦z≦1,xyz≦1なる化学式において組成比x、y及びzをそれぞれの範囲内で変化させた全ての組成の半導体を含むものとする。またさらに、上記化学式において、N窒素以外のV族元素もさらに含むもの、導電形などの各種の物性を制御するために添加される各種の元素をさらに含むもの、及び、意図せずに含まれる各種の元素をさらに含むものも、窒化物半導体に含まれるものとする。以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、半導体発光素子に含まれる発光層、半導体層などの各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。また、各具体例のいずれか2つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。その他、本発明の実施の形態として上述した半導体発光素子を基にして、当業者が適宜設計変更して実施し得る全ての半導体発光素子も、本発明の要旨を包含する限り、本発明の範囲に属する。その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。"