電荷蓄積領域を含む光電変換部と、浮遊拡散領域と、前記電荷蓄積領域に蓄積された電荷を前記浮遊拡散領域に転送するためのチャネルを形成するためのゲート電極とを含む固体撮像装置の製造方法であって、半導体基板の上にゲート絶縁層を介して前記ゲート電極を含むゲート電極構造体を形成する工程と、前記ゲート電極構造体および前記ゲート絶縁層を介して前記半導体基板の第1領域および第2領域に対して同時にイオンを注入する工程とを含み、前記第1領域は、前記電荷蓄積領域を形成すべき領域であり、前記第2領域は、前記電荷蓄積領域から前記ゲート電極の下方の部分に延びた拡張領域を形成すべき領域であり、前記イオンを注入する工程におけるイオンの平均投影飛程は、前記ゲート電極および前記ゲート絶縁層の厚さの合計よりも大きい、ことを特徴とする固体撮像装置の製造方法。前記ゲート電極構造体を形成する工程は、前記ゲート電極を形成する工程と、前記ゲート電極の側面の少なくとも一部分を覆うサイドウォールスペーサを形成する工程とを含み、前記イオンを注入する工程では、前記ゲート電極および前記サイドウォールスペーサを含む前記ゲート電極構造および前記ゲート絶縁層を介して前記半導体基板の前記第1領域および前記第2領域に対して同時にイオンを注入する、ことを特徴とする請求項1に記載の固体撮像装置の製造方法。前記イオンを注入する工程は、前記浮遊拡散領域を形成すべき領域、および、前記ゲート電極構造の表面のうち前記浮遊拡散領域を形成すべき領域の側の部分を覆うマスクを用いて実施される、ことを特徴とする請求項1又は2に記載の固体撮像装置の製造方法。前記第1領域および前記第2領域に対してイオンを注入するときよりも小さい加速エネルギーで、前記半導体基板の前記浮遊拡散領域を形成すべき領域に対してイオンを注入する工程を更に含む、ことを特徴とする請求項1乃至3のいずれか1項に記載の固体撮像装置の製造方法。前記電荷蓄積領域の上面が前記半導体基板の内部に位置する、ことを特徴とする請求項1乃至4のいずれか1項に記載の固体撮像装置の製造方法。前記第1領域および前記第2領域に対してイオンを注入するときよりも小さい加速エネルギーで、前記半導体基板の前記浮遊拡散領域を形成すべき領域に対してイオンを注入する工程と、前記ゲート電極構造体および前記ゲート絶縁層を介して前記半導体基板の第1領域および第2領域に対して同時にイオンを注入する工程と前記浮遊拡散領域を形成すべき領域にイオンを注入する工程との後に、前記半導体基板の第1領域および第2領域と、前記浮遊拡散領域を形成すべき領域とを覆う絶縁膜を形成する工程を更に含むことを特徴とする請求項1に記載の固体撮像装置の製造方法。前記第1領域の少なくとも一部に、第2導電型のイオンを注入する工程を更に含むことを特徴とする請求項6に記載の固体撮像装置の製造方法。しかし、特許文献1に記載されたような半導体基板に対して斜めからイオンを注入する方法は、画素の微細化が進むと、注入時のシャドーイングの影響が大きくなるため、画素の微細化には不向きである。一方、特許文献2に記載された方法は、注入時のレジストマスクによるシャドーイングの影響を受けない。しかしながら、特許文献2に記載された方法は、LDD構造を形成することを目的とするものであるので、必然的に、LDD部の不純物濃度とそれに隣接する拡散領域蓄積領域の不純物濃度とは異なる。よって、拡散領域電荷蓄積部からLDD部を介して浮遊拡散領域に電荷を転送する際には、この不純物濃度の差がポテンシャル障壁となり得るため、電荷が完全転送される妨げとなりうる。本発明は、上記の課題認識を契機としてなされたものであり、画素の微細化および/または電荷の完全転送に有利な技術を提供することを目的とする。本発明の1つの側面は、電荷蓄積領域を含む光電変換部と、浮遊拡散領域と、前記電荷蓄積領域に蓄積された電荷を前記浮遊拡散領域に転送するためのチャネルを形成するためのゲート電極とを含む固体撮像装置の製造方法に係り、前記製造方法は、半導体基板の上にゲート絶縁層を介して前記ゲート電極を含むゲート電極構造体を形成する工程と、前記ゲート電極構造体および前記ゲート絶縁層を介して前記半導体基板の第1領域および第2領域に対して同時にイオンを注入する工程とを含み、前記第1領域は、前記電荷蓄積領域を形成すべき領域であり、前記第2領域は、前記電荷蓄積領域から前記ゲート電極の下方の部分に延びた拡張領域を形成すべき領域であり、前記イオンを注入する工程におけるイオンの平均投影飛程は、前記ゲート電極および前記ゲート絶縁層の厚さの合計よりも大きい。本発明によれば、画素の微細化および/または電荷の完全転送に有利な技術が提供される。本発明の第1実施形態の固体撮像装置は、複数の行および複数の列を構成するように複数の画素が配列された画素アレイを含む。該固体撮像装置はまた、画素アレイにおける行を選択する行選択部と、画素アレイにおける列を選択する列選択部と、行選択部および列選択部によって選択された画素の信号を読み出す読み出し部とを含む。各画素は、電荷蓄積部を含む光電変換部と、浮遊拡散領域と、電荷蓄積領域に蓄積された電荷を浮遊拡散領域に転送するためのチャネルを形成するゲート電極転送トランジスタのゲート電極とを含みうる。浮遊拡散領域は、複数の画素によって共有されてもよい。各画素、または、浮遊拡散領域を供給する複数の画素からなる画素グループは、浮遊拡散領域の電圧に応じた信号を出力する出力部を含みうる。また、画素アレイは、複数の画素が1次元に配列された構成であってもよい。図1は、本発明の第1実施形態の製造方法によって製造されうる固体撮像装置における画素アレイの部分的な平面図であり、図1には、簡略化のために、3つの画素の光電変換部PD、浮遊拡散領域104およびゲート電極103が示されている。図2は、図1のA-A’線の断面図である。なお、図1および図2において、配線構造、マイクロレンズ、カラーフィルタなどの構成は省略されている。ここでは、便宜上、第1導電型をn型、第2導電型をp型として説明するが、第1導電型をp型、第2導電型をn型としてもよい。固体撮像装置またはその画素は、電荷蓄積領域102を含む光電変換部フォトダイードPDと、浮遊拡散領域104と、電荷蓄積領域102に蓄積された電荷を浮遊拡散領域104に転送するためのチャネルを形成するためのゲート電極103とを含む。光電変換部PDは、例えば、第1導電型の電荷蓄積領域102と、第2導電型の半導体領域ここでは、第2導電型の半導体基板100とで構成されうる。光電変換部PDを構成する第2導電型の半導体領域は、例えば、第1導電型の半導体基板にエピタキシャル成長またはイオン注入によって形成された第2導電型の半導体領域であってもよい。電荷蓄積領域102の上面は、半導体基板100の内部に位置しうる。このような電荷蓄積領域は、埋め込み型の電荷蓄積領域と呼ばれうる。埋め込み型の電荷蓄積領域を有するフォトダイオードは、埋め込み型のフォトダイオードと呼ばれうる。ゲート電極103は、電荷蓄積領域102をソースまたはドレインとし、浮遊拡散領域104をドレインまたはソースとする転送トランジスタのゲート電極である。ゲート電極103は、半導体基板100の上にゲート絶縁層106を介して配置されうる。ゲート電極103は、ゲート電極構造体GESの主要部である。ゲート電極構造体GESは、ゲート電極103の他に、ゲート電極103の側面の少なくとも一部分を覆うサイドウォールスペーサ201を含みうる。サイドウォールスペーサ201は、例えば、ゲート電極103を覆うように絶縁膜を形成した後に、ゲート電極103の側面を覆っている部分以外の該絶縁膜を除去することによって形成されうる。電荷蓄積領域102および浮遊拡散領域104は、半導体基板100の活性領域101に形成される。活性領域101の境界は、半導体基板100に形成された素子分離領域105の境界によって規定される。素子分離領域105は、STIShallowTrenchIsolation、またはLOCOS法によって形成された酸化物でありうる。また、素子分離領域105は、不純物拡散領域によるPN接合分離構造であってもよい。電荷蓄積領域102からゲート電極103の下方の部分に拡張領域210が延びている。電荷蓄積領域102および拡張領域210は、1つの連続した不純物拡散領域を構成している。電荷蓄積領域102と拡張領域210との物理的な境界は存在しないが、便宜上、平面図においてゲート電極構造GESの電荷蓄積領域102側の境界を含む面を電荷蓄積領域102と拡張領域210との境界面として考えることができる。拡張領域210は、平面図においてゲート電極103によって隠される領域である潜り込み領域202と、潜り込み領域202と電荷蓄積領域102とを接続する接続領域205とを含むものとして考えることができる。ただし、潜り込み領域202と接続領域205との間にも、物理的な境界は存在しない。潜り込み領域202は半導体基板100の表面に接していてもよい。転送効率の低下を抑制することが出来る。以下、図3を参照しながら第1実施形態の固体撮像装置の製造方法を説明する。まず、図3aに示す工程では、第2導電型の半導体基板100に素子分離領域105を形成する。半導体基板100は、典型的には、シリコン基板であり、素子分離領域105は、典型的には、シリコン酸化物である。素子分離領域105が半導体基板100に形成された状態において、半導体基板100の表面のうち素子分離領域105が存在しない領域が活性領域101である。図3bに示す工程では、半導体基板100の表面の上にゲート絶縁層106を介してゲート電極103を形成する。ゲート絶縁層106およびゲート電極103は、絶縁層およびゲート電極材料層を形成した後にそれらを連続的にパターニングすることによって形成されうる。ここで、ゲート絶縁層106は除去されているが、光電変換部を形成すべき領域に残存していてもよい。図3cに示す工程では、転送トランジスタのゲート電極103の側面の少なくとも一部分を覆うサイドウォールスペーサ201を形成する。これにより、ゲート電極103およびサイドウォールスペーサ201を含むゲート電極構造体GESが形成される。サイドウォールスペーサ201は、例えば、ゲート電極103を覆うようにシリコン酸化物等の絶縁膜を形成した後に、ゲート電極103の側面を覆っている部分以外の該絶縁膜を除去することによって形成されうる。図3dに示す工程では、ゲート電極構造体GESおよびゲート絶縁層106を介して半導体基板100の第1領域R1および第2領域R2に対して同時に第1導電型のイオンを注入する。これにより、電荷蓄積領域102および拡張領域210を含む連続的な不純物拡散領域が形成される。このイオン注入では、第1領域R1および第2領域R2に開口部を有するレジストパターン203が、半導体基板100に対してイオンを注入する領域を規定するイオン注入マスクとして使用される。第1領域R1は、電荷蓄積領域102を形成すべき領域であり、第2領域R2は、電荷蓄積領域102からゲート電極103の下方の部分に延びた拡張領域210を形成すべき領域である。拡張領域210は、前述のように、潜り込み領域202と、接続領域205とを含むものとして考えることができる。サイドウォールスペーサ201が存在することで、電荷蓄積領域102と潜り込み領域202との間の段差を滑らかにすることができる。図3dに示すイオン注入におけるイオンの加速エネルギーは、イオンの平均投影飛程が転送トランジスタのゲート電極103およびゲート絶縁層106の厚さの合計より大きくなるように決定される。例えば、ゲート電極103の厚さが2000Åで、半導体基板100に対する砒素の注入によって電荷蓄積領域102を形成する場合には、加速エネルギーは、380KeV以上にされうる。なお、加速エネルギーの上限は、形成すべき電荷蓄積領域102の深さに応じて任意に決定されうる。電荷蓄積領域102は、暗電流によるノイズを抑制するために埋め込み型の電荷蓄積領域とされることが好ましい。一方、電荷蓄積領域102から浮遊拡散領域104に電荷を転送する転送路を構成する不純物拡散領域潜り込み領域202は、電荷転送を容易にするために半導体基板100の表面近傍に濃度ピークを有することが好ましい。つまり、電荷蓄積領域102の好ましい不純物濃度の深さ方向におけるピーク位置と潜り込み領域202の好ましい不純物濃度の深さ方向におけるピーク位置とは異なる。第1実施形態によれば、深さの異なる2つの部分を含む不純物拡散領域を同一のイオン注入工程によって形成するため、アライメントずれの影響を考慮することなく、安定して、また連続的なポテンシャルを有する不純物拡散領域を形成することが可能となる。つまり、不純物濃度の深さ方向におけるピーク位置が、電荷蓄積領域102から潜り込み領域202まで連続的な曲線を描くように配置することが出来る。図3dに示す工程で使用されるマスクであるレジストパターン203は、浮遊拡散領域104を形成すべき領域、および、ゲート電極構造GESの表面のうち浮遊拡散領域104を形成すべき領域の側の部分を覆うマスクである。即ち、レジストパターン203は、第1領域R1および第2領域R2以外の領域を覆っている。したがって、潜り込み領域202と浮遊拡散領域104とを電気的に接続する不純物拡散領域が形成されることはない。図3eに示す工程は、図3dに示す工程の後または前に実施されうる。図3eに示す工程では、浮遊拡散領域104を形成すべき領域に開口部を有するレジストパターン204を用いて、半導体基板100の浮遊拡散領域104を形成すべき領域に対して第1導電型のイオンを注入する。これによって、浮遊拡散領域104が形成される。図3eに示す工程では、典型的には、図3dに示す工程即ち、第1領域Rおよび第2領域R2に対してイオンを注入する工程よりも小さい加速エネルギーで、半導体基板100の浮遊拡散領域104を形成すべき領域にイオンを注入する。これは、浮遊拡散領域104は、典型的には、半導体基板100の表面近傍に形成されるからである。イオン注入条件の一例を挙げると、イオン種はAs砒素、加速エネルギーは80KeV、ドーズ量は3×1013cm-2でありうる。図3eに示す工程の後、レジストパターン204を除去することで、図2に模式的に示す構成が得られる。転送トランジスタのゲート電極103の側面にサイドウォールスペーサ201を形成する際に、画素内の他のトランジスタのゲート電極および画素外の他の回路例えば、行選択回路、列選択回路、読み出し回路など。のトランジスタのゲート電極にも同時にサイドウォールスペーサを形成することができる。このようにして形成されるサイドウォールスペーサは、LDD構造を有するトランジスタを形成するために利用されうる。LDD構造は、トランジスタの高耐圧化のために有利な構造である。LDD構造を構成する浮遊拡散領域104における不純物濃度が低い領域は、例えば、次のようにして形成されうる。即ち、図3bでゲート電極103を形成した後に浮遊拡散領域104を形成すべき領域のみに開口部を有するレジストパターンを形成し、該開口部を通して半導体基板100にイオンを注入すればよい。この時のイオン注入は、図3eにおいて行うドーズ量よりも少ないドーズ量で実施される。第1実施形態の方法は、イオンの注入方向を半導体基板100の表面の法線に対して傾斜させることを必須の要件としないので、画素の微細化に有利である。なお、前述のとおり、特許文献1に記載されたようにイオンの注入方向を半導体基板の表面の法線に対して傾斜させる方法は、微細化にともなって注入時のシャドーイングの影響が大きくなりうる。また、第1実施形態の方法によれば、電荷蓄積領域102および拡張領域210を同一のイオン注入工程で形成することができるので、電荷蓄積領域102および拡張領域210からなる不純物拡散領域の不純物濃度を均一にすることができる。したがって、電荷蓄積領域102から拡張領域210の潜り込み領域202に至る経路にポテンシャル障壁が形成されない。これは、電荷蓄積領域102の電荷を浮遊拡散領域104に完全転送するために有利である。サイドウォールスペーサ201は、上記のようにシリコン酸化物で形成してもよいが、シリコン窒化物で形成してもよい。転送トランジスタのサイドウォールスペーサ201および他のトランジスタのサイドウォールスペーサをシリコン窒化物で形成する方法は、トランジスタのソースおよび/またはドレインをSACSelfAlignmentContactの略。技術によって形成するために有利である。SAC技術の適用は、トランジスタの微細化に有利であり、これは、高速化、チップサイズの縮小化をもたらす。したがって、例えば、高速撮影が可能で小型、安価な固体撮像装置を提供することができる。第1実施形態では、サイドウォールスペーサを利用して電荷蓄積領域および拡張領域からなる不純物拡散領域の断面構造が制御される。第2実施形態では、サイドウォールスペーサを利用することなく、電荷蓄積領域および拡張領域からなる不純物拡散領域の断面構造が制御される。即ち、第2実施形態では、サイドウォールスペーサを有しないゲート電極構造体GESおよびゲート絶縁層106を介して半導体基板100の第1領域R1および第2領域R2に対して同時に第1導電型のイオンを注入する。図4は、本発明の第2実施形態の製造方法によって製造されうる固体撮像装置における画素アレイの部分的な平面図である。第2実施形態では、電荷蓄積領域102と拡張領域210とを滑らかに連続させるために、半導体基板100に注入されるイオンの深さ方向の広がり分布が利用される。更に、イオン注入後の熱拡散により電荷蓄積領域102と拡張領域210とを滑らかに連続させることができる。半導体基板100に注入されるイオンの深さ方向の広がり分布を利用する場合、転送トランジスタのゲート電極103の厚みをd、注入されたイオンの深さ方向の広がりをΔRpとした場合、例えば、d<2ΔRpを満たすことが好ましい。熱拡散によって電荷蓄積領域102と拡張領域210とを滑らかに連続させる場合には、熱拡散量を√Dtとすると、例えば、d<2√Dtを満たすことが好ましい。ここで、Dは拡散係数であり、tは熱拡散時間である。もちろん、d<2ΔRpおよびd<2√Dtの双方を満たしてもよい。図5a~dを参照しながら第3実施形態の固体撮像装置の製造方法を説明する。図5a~dは、図3a~eと同様に図1のA-A’線の断面図である。第3実施形態の固体撮像装置の製造方法は、第1実施形態における図3A及び図3Bを用いて説明した工程に続くものである。図5aに示す工程では、ゲート電極103およびゲート絶縁層106を介して半導体基板100の第1領域R1’および第2領域R2に対して同時に第1導電型のイオンを注入する。これにより、電荷蓄積領域102および拡張領域210を含む不純物拡散領域が形成される。この工程は、第1の実施形態の図3dに示す工程と対応し、第1の実施形態の図3dに示す工程と同様な部分については詳細な説明を省略する。図5aにおいて、図3dにおけるサイドウォールスペーサ201を設けていないことで、サイドウォールスペーサ形成時のエッチングによる光電変換部PDへのダメージを低減することが出来る。また、図5aにおいて、レジストパターン203’は素子分離領域105が存在する領域からゲート電極103の方向へ延びており、第1領域R1’は図3dの第1領域R1に比べると狭い範囲を示している。次に、図5bに示す工程を行う。図5bに示す工程では、浮遊拡散領域104を形成する。この工程は、第1実施形態の図3eに示す工程と対応し、第1実施形態の図3eに示す工程と同様な部分については詳細な説明を省略する。この浮遊拡散領域104は、画素外の他の回路のトランジスタのソース、ドレインを構成する領域と同時に形成することが出来る。この浮遊拡散領域104と同時に形成される領域は、完成後のトランジスタにおけるソース、ドレインの不純物濃度が低い領域LDD領域でありうる。図5cに示す工程では、電荷蓄積領域102の上方の領域の少なくとも一部、あるいは電荷蓄積領域102内の上部の領域の少なくとも一部に、第2導電型のイオンを注入する。このイオン注入は、少なくとも図5aで形成した電荷蓄積領域102の一部を露出する開口部を有するレジストパターン301を用いて行う。つまり、図5cに示す工程では、半導体基板100の第1領域R1に対して第2導電型のイオンを注入する。この工程によって、電荷蓄積領域102の少なくとも一部を覆う第2導電型の表面領域302を形成する。表面領域302は、好ましくは電荷蓄積領域102の全面を覆うように形成される。表面領域302は、半導体基板100の表面で生じる暗電流が電荷蓄積領域102に流入することを低減することが出来る。なお、拡張領域210の一部が、ゲート電極103が配置されていない半導体基板100の表面近傍に位置する場合には、表面領域302が拡張領域210の一部を覆っていてもよい。次に、図5dに示す工程では、光電変換部PDとゲート電極構造GESと浮遊拡散領域104とを覆う絶縁膜303を画素全面に形成する。絶縁膜303は、例えば、シリコン窒化膜であってもよいし、シリコン窒化膜とシリコン酸化膜またはシリコン酸窒化膜等との積層構造であってもよい。絶縁膜303は光電変換部PDを保護する。絶縁膜303は反射防止膜としても機能しうる。絶縁膜303は複数の画素に渡って延在してもよい。この後、層間絶縁膜、コンタクト、配線等を形成し、固体撮像装置が完成する。ここで、絶縁膜303を利用して、画素外の他の回路例えば、行選択回路、列選択回路、読み出し回路など。のトランジスタのゲート電極にサイドウォールスペーサを形成することができる。絶縁膜303となる膜を形成した後に、画素を覆うレジストパターンを用いてエッチングすることで、画素外の他の回路におけるサイドウォールスペーサを形成することが出来る。第3実施形態の方法も、イオンの注入方向を半導体基板100の表面の法線に対して傾斜させることを必須の要件としないので、画素の微細化に有利である。また、第3実施形態の方法も、電荷蓄積領域102および拡張領域210からなる不純物拡散領域の不純物濃度を均一にすることができるので、電荷蓄積領域102から拡張領域210の潜り込み領域202に至る経路にポテンシャル障壁が形成されにくい。本発明の固体撮像装置は、上述の実施形態に限定されるものではない。例えば、光電変換部PDの第1導電型の電荷蓄積領域は、第1導電型のエピタキシャル層に配置されていてもよく、電荷蓄積領域の上面に更に第2導電型の半導体領域が配置されていてもよく、また、各半導体領域の導電型を反転してもよい。また、各実施形態は適宜組み合わせ可能である。