"複数の駆動電極と検出電極によって複数の交点に交点容量が形成されたタッチセンサパネルの前記駆動電極を走査駆動し、走査駆動された交点容量を介して前記検出電極から順次信号を取得する検出部と、前記検出部で取得された取得信号を格納するメモリ部と、前記メモリ部に対する書き込み及び読み出しを制御する制御部と、を有し、前記制御部は、同一の交点容量に係る複数の取得信号毎に当該取得信号を前記メモリ部から読み出す読み出し制御を行う、半導体装置。前記メモリ部は複数のメモリ領域を有し、前記制御部は、前記タッチセンサパネル全面を一巡する複数回の走査駆動毎に異なるメモリ領域に前記取得信号を格納し、前記読み出し制御では同一の交点容量に係る取得信号の読み出し毎にラップアラウンドで前記メモリ領域を選択する、請求項1記載の半導体装置。前記メモリ部は前記ラップアラウンドで選択されるメモリ領域の数よりも多いメモリ領域を有し、前記制御部は、前記検出部で取得された取得信号を前記メモリ部に書き込む書き込み制御と並列的に前記読み出し制御を行う、請求項2記載の半導体装置。前記制御部は、前記書込み制御において、前記タッチセンサパネル全面を一巡する複数回の走査駆動毎に異なるメモリ領域に前記取得信号を格納すると共に取得信号を格納するメモリ領域の選択をラップアラウンドに切り替える制御を行い、前記読み出し制御において、既に書き込み完了された複数のメモリ領域の選択を同一の交点容量に係る取得信号毎にラップアラウンドに切り替え制御を行う、請求項3記載の半導体装置。前記メモリ部から読み出された取得信号を用いてディジタルフィルタ演算を行うマイクロプロセッサユニットを更に有する、請求項1記載の半導体装置。複数の駆動電極と検出電極によって複数の交点に交点容量が形成されたタッチセンサパネルと、前記駆動電極を走査駆動して前記検出電極から順次信号を取得するタッチセンサパネルコントローラと、前記タッチセンサパネルコントローラに接続されたマイクロプロセッサユニットとを有し、前記タッチセンサパネルコントローラは、前記駆動電極を走査駆動して前記検出電極から順次取得した取得信号を格納するメモリ部と、前記メモリ部に対する書き込み及び読み出しを制御する制御部と、を有し、前記制御部は、同一の交点容量に係る複数の取得信号毎に当該取得信号を前記メモリ部から読み出す読み出し制御を行う、データ処理システム。前記メモリ部は複数のメモリ領域を有し、前記制御部は、前記タッチセンサパネル全面を一巡する複数回の走査駆動毎に異なるメモリ領域に前記取得信号を格納し、前記読み出し制御では同一の交点容量に係る取得信号の読み出し毎にラップアラウンドで前記メモリ領域を選択する、請求項6記載のデータ処理システム。前記メモリ部は前記ラップアラウンドで選択されるメモリ領域の数よりも多いメモリ領域を有し、前記制御部は、前記検出部で取得された取得信号を前記メモリ部に書き込む書き込み制御と並列的に前記読み出し制御を行う、請求項7記載のデータ処理システム。前記制御部は、前記書込み制御において、前記タッチセンサパネル全面を一巡する複数回の走査駆動毎に異なるメモリ領域に前記取得信号を格納すると共に取得信号を格納するメモリ領域の選択をラップアラウンドに切り替える制御を行い、前記読み出し制御において、既に書き込み完了された複数のメモリ領域の選択を同一の交点容量に係る取得信号毎にラップアラウンドに切り替え制御を行う、請求項8記載のデータ処理システム。前記マイクロプロセッサユニットは、前記タッチセンサパネルコントローラから受け取った取得信号を用いてディジタルフィルタ演算を行い、その演算結果に基づいて接触イベントが発生したタッチセンサパネル上の座標を演算する、請求項6記載のデータ処理システム。前記タッチセンサパネルは透過性を有し前記タッチセンサパネルの下に配置されたビットマップディスプレイと、前記ビットマップディスプレイに対する表示駆動を行うディスプレイドライバとを更に有する請求項10記載のデータ処理システム。本発明者はタッチセンサパネルの大型化に伴って信号検出のために用いるワークRAM若しくはバッファRAMの記憶容量が格段に大きくなることに着目した。検出した信号に対してはFIRFiniteImpulseResponseFilterなどのディジタルフィルタ処理によってノイズ成分を除去する操作を行うには、そのフィルタ次数に応じてタッチセンサパネルの全面を走査して検出した検出信号フレーム検出信号の分布データをRAMに時系列の複数フレーム分に亘って蓄積することが必要になるからである。しかしながら、ディジタルフィルタ演算などを行なうマイクロプロセッサがセンサICとしてのタッチセンサパネルコントローラの制御に特化したサブシステム用のマイクロプロセッサなどであるような場合に、当該マイクロプロセッサに大きなRAMを必要とすれば、それに応じて周辺機能やデータ処理能力も高くされたマイクロプロセッサを利用せざるを得なくなり、コスト増大の一因になることが本発明者によって見出された。また、タッチセンサパネルの大型化に伴ってマイクロプロセッサユニットによる上記RAMアクセス制御の負担が増えるので、タッチセンサパネルで発生する接触イベントの検出応答性を良好に維持しようとすれば、データ処理能力の高いマイクロプロセッサユニットを採用せざるを得なくなり、この点もコスト増大の一因となる。本発明の目的はタッチセンサパネル上で発生する接触イベントの検出精度をコストを抑えて向上させることができる半導体装置を提供することにある。本発明の別の目的は、タッチセンサパネルによる検出信号を処理するマイクロプロセッサユニットの負担を軽減することができるデータ処理システムを提供することにある。本発明の前記並びにその他の目的と新規な特徴は本明細書の記述及び添付図面から明らかになるであろう。本願において開示される発明のうち代表的なものの概要を簡単に説明すれば下記の通りである。すなわち、タッチセンサパネルにマトリクス状に形成された交点容量を走査電極を介して走査駆動し、走査駆動された交点容量から検出電極を介して順次信号を取得し、取得した信号をメモリ部に書き込み、また、書き込んだ信号をメモリ部から読み出すときは、同一の交点容量に係る複数の取得信号毎に所定の順番で当該取得信号を前記メモリ部から読み出す読み出し制御を行うようにする。上記より、ディジタルフィルタ演算に好適な順序で検出信号を読み出すアクセス制御機能を備えるから、ディジタルフィルタ演算を行なう回路の負担が軽減されると共に、ディジタルフィルタ演算などのデータ処理能能力が実質的に向上する。本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。すなわち、タッチセンサパネル上で発生する接触イベントの検出精度をコストを抑えて向上させることができる。タッチセンサパネルによる検出信号を処理するマイクロプロセッサユニットの負担を軽減することができる。1.実施の形態の概要先ず、本願において開示される発明の代表的な実施の形態について概要を説明する。代表的な実施の形態についての概要説明で括弧を付して参照する図面中の参照符号はそれが付された構成要素の概念に含まれるものを例示するに過ぎない。1<メモリから同一交点容量に係る検出信号を時系列に読み出し>本発明の代表的な実施の形態に係る半導体装置は、複数の駆動電極と検出電極によって複数の交点に交点容量Ccが形成されたタッチセンサパネル3の前記走査電極を走査駆動し、走査駆動された交点容量を介して前記検出電極から順次信号を取得する検出部100と、前記検出部で取得された取得信号を格納するメモリ部110と、前記メモリ部に対する書き込み及び読み出しを制御する制御部120と、を有する。前記制御部は、同一の交点容量に係る複数の取得信号毎に所定の順番で当該取得信号を前記メモリ部から読み出す読み出し制御を行う。上記より、ディジタルフィルタ演算に好適な順序で検出信号を読み出すアクセス制御機能を備えるから、ディジタルフィルタ演算を行なう回路の負担が軽減されると共に、ディジタルフィルタ演算などのデータ処理能能力が実質的に向上する。したがって、タッチセンサパネル上で発生する接触イベントの検出精度をコストを抑えて向上させることができる。また、タッチセンサパネルによる検出信号を処理するマイクロプロセッサユニットの負担を軽減することができる。2<読み出し制御における同一交点容量毎のデータをラップアラウンド選択>項1の半導体装置において、前記メモリ部は複数のメモリ領域RAM0~RAM3を有する。前記制御部は、前記タッチセンサパネル全面を一巡する複数回の走査駆動毎に異なるメモリ領域に前記取得信号を時系列に格納し、前記読み出し制御では同一の交点容量に係る取得信号毎に所定の順番でラップアラウンドに前記メモリ領域を選択する。上記により、同一の交点容量に係る取得信号毎に当該取得信号を前記メモリ部から読み出す読み出し制御をメモリ領域の選択制御によって容易に実現することができる。3<新たな検出信号の書き込みとは非同期で読み出し制御を行う>項2の半導体装置において、前記メモリ部は前記ラップアラウンドで選択されるメモリ領域の数よりも多いメモリ領域を有する。前記制御部は、前記検出部で取得された取得信号を前記メモリ部に書き込む書き込み制御と並列的に前記読み出し制御を行う。上記より、前記メモリ部に対する取得信号の書き込み制御とは取得信号の読み出し制御を並列的に行うことができるから、読み出し信号を用いたディジタルフィルタ演算などを中断することなく能率的に行うことができる。4<一のメモリ領域に現在の取得データを書き込み、書き込み済の複数のメモリ領域をラップアラウンド選択読み出しに割り当て>項3の半導体装置において、前記制御部は、前記書込み制御において、前記タッチセンサパネル全面を一巡する複数回の走査駆動毎に異なるメモリ領域に前記取得信号を時系列に格納すると共に取得信号を格納するメモリ領域の選択を時系列でラップアラウンドに切り替える制御を行い、前記読み出し制御において、既に書き込み完了された複数のメモリ領域の選択を同一の交点容量に係る取得信号毎に所定に順番でラップアラウンドに切り替え制御する。上記により、取得信号の書き込み対象とするメモリ領域を取得信号のフレーム単位でラップアラウンドに切換え制御し、同一の交点容量に係る取得信号毎に当該取得信号を読み出すメモリ領域を読み出し毎に所定の順番でラップアラウンドに切り替え制御するから、前記書き込み制御と読み出し制御におけるメモリ領域の切り替え制御を容易に実現することができる。5<オンチップのマイクロプロセッサユニットでディジタルフィルタ演算>項1の半導体装置において、前記メモリ部から読み出された取得信号を用いてディジタルフィルタ演算を行うマイクロプロセッサユニット2を更に有する。上記より、半導体装置のシステムオンチップによりシステムの小型化に資することができる。6<メモリから同一交点容量に係る検出信号を時系列に読み出し>本発明の別の実施の形態に係るデータ処理システムは、複数の駆動電極と検出電極によって複数の交点に交点容量が形成されたタッチセンサパネル3と、前記駆動電極を走査駆動して前記検出電極から順次信号を取得するタッチセンサパネルコントローラ1と、前記タッチセンサパネルコントローラに接続されたマイクロプロセッサユニット2とを有する。前記タッチセンサパネルコントローラは、前記交点容量Ccを走査駆動して順次取得した取得信号を格納するメモリ部110と、前記メモリ部に対する書き込み及び読み出しを制御する制御部110と、を有する。前記制御部は、同一の交点容量に係る複数の取得信号毎に所定の順番で当該取得信号を前記メモリ部から読み出す読み出し制御を行う。上記より、タッチセンサパネルコントローラは、ディジタルフィルタ演算に好適な順序で検出信号を読み出すアクセス制御機能を備えるから、ディジタルフィルタ演算を行なうマイクロプロセッサユニットの負担が軽減されると共に、マイクロプロセッサユニットによるディジタルフィルタ演算などのデータ処理能能力が実質的に向上する。したがって、タッチセンサパネル上で発生する接触イベントの検出精度をコストを抑えて向上させることができる。また、タッチセンサパネルによる検出信号を処理するマイクロプロセッサユニットの負担を軽減することができる。7<読み出し制御における同一交点容量毎のデータをラップアラウンド選択>項6のデータ処理システムにおいて、前記メモリ部は複数のメモリ領域RAM0~RAM3を有する。前記制御部は、前記タッチセンサパネル全面を一巡する複数回の走査駆動毎に異なるメモリ領域に前記取得信号を時系列に格納し、前記読み出し制御では同一の交点容量に係る複数の取得信号毎に所定の順番でラップアラウンドに前記メモリ領域を選択する。上記により、同一の交点容量に係る複数の取得信号毎に当該取得信号を前記メモリ部から読み出す読み出し制御をメモリ領域の選択制御によって容易に実現することができる。8<新たな検出信号の書き込みとは非同期で読み出し制御を行う>項7のデータ処理システムにおいて、前記メモリ部は前記ラップアラウンドで選択されるメモリ領域の数よりも多いメモリ領域を有する。前記制御部は、前記検出部で取得された取得信号を前記メモリ部に書き込む書き込み制御と並列的に前記読み出し制御を行う。上記より、前記メモリ部に対する取得信号の書き込み制御とは取得信号の読み出し制御を並列的に行うことができるから、読み出し信号を用いたディジタルフィルタ演算などを中断することなく能率的に行うことができる。9<一のメモリ領域に現在の取得データを書き込み、書き込み済の複数のメモリ領域をラップアラウンド選択読み出しに割り当て>項8のデータ処理システムにおいて、前記制御部は、前記書込み制御において、前記タッチセンサパネル全面を一巡する複数回の走査駆動毎に異なるメモリ領域に前記取得信号を時系列に格納すると共に取得信号を格納するメモリ領域の選択を時系列でラップアラウンドに切り替える制御を行い、前記読み出し制御において、既に書き込み完了された複数のメモリ領域の選択を同一の交点容量に係る複数の取得信号毎に所定の順番でラップアラウンドに切り替え制御する。上記により、取得信号の書き込み対象とするメモリ領域を取得信号のフレーム単位でラップアラウンドに切換え制御し、同一の交点容量に係る複数の取得信号毎に当該取得信号を読み出すメモリ領域を読み出し毎にラップアラウンドに切り替え制御するから、前記書き込み制御と読み出し制御におけるメモリ領域の切り替え制御を容易に実現することができる。10<オンチップのマイクロプロセッサユニットでディジタルフィルタ演算>項7のデータ処理システムにおいて、前記マイクロプロセッサユニットは、前記タッチセンサパネルコントローラから受け取った取得信号を用いてディジタルフィルタ演算を行い、その演算結果に基づいて接触イベントが発生したタッチセンサパネル上の座標を演算する。上記より、マイクロプロセッサユニットによるディジタルフィルタ演算と接触イベントが発生したタッチセンサパネル上の座標演算とのコプ率化に資することができる。11<DISP>項10のデータ処理システムにおいて、前記タッチセンサパネルは透過性を有する。前記タッチセンサパネルの下に配置されたビットマップディスプレイ4と、前記ビットマップディスプレイに対する表示駆動を行うディスプレイドライバ6とを更に有する。ディスプレイと一体的にタッチセンサパネルの駆動制御と接触イベントの検出を行うことができる。2.実施の形態の詳細実施の形態について更に詳述する。図1には本発明の一実施の形態に係るタッチセンサパネルコントローラTPC1を適用した携帯端末などのデータ処理システムが例示される。タッチセンサパネルコントローラ1は、サブシステム用のマイクロプロセッサMPU2の制御に基づいてタッチセンサパネルTCHPNL3を駆動して駆動電極と検出電極との交点の交点容量から順次信号を取得して蓄積し、蓄積した信号をディジタルフィルタ演算に好適な順番でマイクロプロセッサ2に返していく。特に制限されないが、タッチセンス用のサブシステムを構成するタッチパネルコントローラ1及びマイクロプロセッサ2はそれぞれ別々の単結晶シリコンのような半導体基板にCMOS集積回路製造技術によって形成される。タッチセンサパネル3は透過性透光性の電極や誘電体膜を用いて構成され、例えばビットマップ表示形態の液晶ディスプレイLCDDSP4の表示面に重ねて配置される。ホストプロセッサHST5は表示データを生成し、液晶表示ドライバLCDDRV6はホストプロセッサ5から受け取った表示データを液晶ディスプレイ4に表示するための表示制御を行う。マイクロプロセッサ2はタッチセンサパネルコントローラ1から受け取った信号に対してディジタルフィルタ演算を行い、これによってノイズが除去された信号に基づいてタッチセンサパネル1上で接触イベントが発生したときの座標を演算してホストプロセッサ5に与える。例えばホストプロセッサ5は液晶表示ドライバ6に与えて表示させた表示画面とマイクロプロセッサ2から与えられた座標データとの関係から、タッチセンサパネル1による入力を解析する。図2にはタッチセンサパネルの駆動及び検出のための原理的な構成が例示される。タッチセンサパネル3は相互キャパシタンス方式によるマルチポイントタッチに対応し、例えば駆動電極Lxと検出電極Lyが誘電体図示せずを介在して直交するように配置され、それぞれの交差部分SNcのクロス結合容量Ccが交点容量を構成する。図2では代表的に1箇所図示してある。検出電極LyにはオペアンプAMPを仮想接地アンプとして用いた積分回路が構成され、Cfbは積分容量である。交点容量Ccの近傍に指や手によるキャパシタンスが存在することになると交点容量Ccの相互キャパシタンスは指や手による合成キャパシタンスの分だけ減少する。タッチセンサパネルコントローラ1は、この相互キャパシタンスの変化がどの交点容量Ccで発生したかを検出するために、駆動電極Lxを順次交流パルス駆動してパルス単位の充電動作を行ない、充電電荷相互キャパシタンスとパルス駆動電圧との積の変化を検出電極Lyからパルス単位で順次積分容量Cfbに蓄積する動作を、交流パルス駆動される駆動電極Lxが切り替えられる毎に繰り返していく。これによって、マトリクス配置された交点容量Ccの相互キャパシタンスの変化に応ずる信号が、交流パルス駆動される駆動電極Lxが切り替えられるたびに夫々の検出電極Lyの積分回路による蓄積電荷信号として取得される。図3にはタッチセンサパネルコントローラ1とマイクロプロセッサ2の具体的な構成が例示される。タッチセンサパネルコントローラ1は検出部SNSU100、メモリ部MRY110、制御部CNTU120及びプロセッサインタフェース部MPIF130を備える。検出部100はタッチセンサパネルにマトリクス状に形成された交点容量を走査駆動するためのドライバDRV101、走査駆動された交点容量から順次検出信号を取得する検知回路SNS102及び検知回路102で検知された信号をディジタル信号に変換するAD変換回路ADC103を有する。ドライバ101は制御部120からの制御に従って図2に例示される駆動電極Lxを順番にパル電圧で駆動する。駆動パルス数は少なくとも検出電極Lyの本数以上とされる。検知回路102は駆動電極Lxのパルス駆動に同期してそのパルス単位で検出電極Lyを切り替えながらオペアンプAMPから検出信号を出力する。AD変換回路103はパルス単位で前記オペアンプAMPの出力をディジタル信号に変換してメモリ部110に出力する。メモリ部110は検出動作に同期してAD変換回路103から出力されるディジタル信号を格納する複数のランダムアクセスメモリ領域であるメモリ領域として、例えば4個のメモリ領域RAM0~RAM3を有する。メモリ領域RAM0~RAM3は周辺回路が共通化された異なるメモリマットで構成されても良いし、周辺回路が個別化された複数のメモリモジュールによって構成されても良い。例えばメモリ部110はメモリ領域RAM0~RAM3の中で異なるメモリ領域の一方には書き込みアクセスを他方には読み出しアクセスを並列化できるデュアルアクセスポートを持っていれば良い。詳細は後で説明するが、タッチセンサパネル3に対する電極Lxの駆動と電極Lyの検出によってタッチセンサパネル3の一面を全走査してえら得るディジタル信号単位でメモリ領域RAM0、...、RAM3を切り替えてメモリ領域RAM0~RAM3にディジタルデータを蓄積する。メモリ領域RAM0~RAM3を4面備えるのは、例えば2次のFIRフィルタ演算に必要なデータを蓄積できることを想定したものである。制御部120はシーケンス制御回路SQNCCNT121、リードアクセス制御回路RACCNT122及びレジスタ回路REGC123を有する。シーケンス制御回路121は検出部100に対する電極Lxの駆動タイミング制御及び電極Lyの検出タイミング制御を行うと共に、検出動作に同期してAD変換回路103から出力されるディジタル信号をメモリ部110に書き込む書き込み制御などを行う。リードアクセス制御回路122は書き込み完了された3個のメモリ領域のデータを2次のFIRフィルタ演算に好適な順番で読み出す制御を行う。レジスタ回路123はメモリ領域RAM0~RAM3の先頭アドレスなどがマイクロプロセッサ2によって設定される。プロセッサインタフェース部MPIF130はマイクロプロセッサ2との間でコマンド入力やデータの入出力を行い、入力されたコマンドやその他制御データは制御部120に与えられ、メモリ部110から読み出された検出データがマイクロプロセッサ2に与えられる。マイクロプロセッサ2は、特に制限されないが、CPU中央処理装置200がバスブリッジBBRDG203を介して接続されたフラッシュメモリFROM204のプログラムを順次フェッチして所定のデータ処理を行い、データ処理に際してRAM205をワークメモリに用い、タイマカウンタ動作が必要なときにはタイマTMR207を用いる。タッチセンサパネルコントローラ1に対するコマンド出力や検出データの入力はパラレル入出力回路GPIO206を介して行なう。パラレル入出力回路GPIOの代わりに高速なシリアル通信を用いても良い。マイクロプロセッサ2は振動子の発振周波数を用いてクロック発生回路CPG202で生成したクロック信号に同期動作される。割り込み制御は割り込みコントローラINTC201が行ない、CPU200の暴走に対してはウォッチドッグタイマWDT208によるリセット機能を用いることができる。ホストプロセッサ5とはシリアルインタフェース回路I2C209を介して接続される。CPU200によるデータ処理は例えばタッチセンサパネルコントローラ1から供給される検出データを用いたFIRフィルタ演算、そしてその演算結果データに基づく接触イベントの発生座標の演算処理などとされる。以下、タッチセンサパネルコントローラ1の制御部120によるメモリ部110に対する書き込み及び読み出し制御について詳述する。ここでは前述の通り2次のFIRフィルタ演算に対応する場合を一例とするものであり、4個のメモリ領域RAM0~RAM3のうちから順次選択される1個のメモリ領域に新たな検出データを順次蓄積する書き込み制御をシーケンス制御回路121が行い、過去3面分の検出データが既に書き込まれた3個のメモリ領域から同一の交点容量に係る検出データ毎に時系列に当該検出データを読み出す制御をリードアクセス制御回路122が行う。上記書き込み制御としてシーケンス制御回路121は、メモリ領域RAM0~RAM3のうちの1個のメモリ領域を選択するための先頭アドレスを生成すると共に、これを基点に、タッチセンサパネル3の交点容量の数に等しい数だけアドレスインクリメントを行なって書き込みアドレスを生成する。例えば図4及び図5に例示されるように選択された一つのメモリ領域RAM3にその先頭アドレスA3から順次検出データが書き込まれる。X3をロウアドレス、Y3をカラムアドレスとするとき、先頭アドレスA3をX3=0,Y3=0とすると、図5のように書き込みアドレスがX3=0Y3=0、X3=1Y3=0、X3=2Y3=0、...に変化される毎にメモリ領域RAM3が書き込みイネーブル書き込み選択にされる。先頭アドレスを基点とする書き込みアドレスのアドレスインクリメントは駆動電極Lxに対するパルス駆動によって検出電極Lyから検出信号が得られるタイミングに同期して行なわれる。先頭アドレスの更新は、タッチセンサパネル3に対する電極Lxの駆動と電極Lyの検出によってタッチセンサパネル3の一面が全走査されて検出信号が取得される毎に行なわれる。例えばメモリ領域RAM0~RAM3の先頭アドレスがA0,A1,A2,A3のとき先頭アドレスはその順にラップアラウンドで変化される。即ち、先頭アドレスがA3まで変化されたとき再び先頭アドレスはアドレスA0に変化される。上記読み出し制御としてリードアクセス制御回路122は、書き込み制御対象に選択される一つのメモリ領域の次にラップアラウンドで続く3個のメモリ領域に対して、共通のローカルメモリアドレスを生成し、生成した一つのローカルアドレスを3個のメモリ領域の先頭アドレスのそれぞれに加算することにより、同一の交点容量に係る複数の検出データを順次選択するメモリリードアドレスを生成する。例えば、図6及び図7に例示されるように3個メモリ領域RAM0~RAM2が読み出し制御の対象にされるとき、その領域に対する読み出しアドレスは、先頭アドレスA0,A1,A2を起点にA01,A11,A21、A02,A12,A22、...のように変化される。X0、X1,X2をRAM領域RAM0,RAM1,RAM2ロウアドレス、Y0、Y1,Y2をRAM領域RAM0,RAM1,RAM2のカラムアドレスとするとき、先頭アドレスA0をX0=0Y0=0、先頭アドレスA1をX1=0,Y1=0、先頭アドレスA2をX2=0,Y2=0、とすると、図7のように読み出しアドレスがX0=0,Y0=0、X1=0,Y1=0、X2=0,Y2=0、X0=1,Y0=0、...に変化される毎にメモリ領域はRAM0,RAM1,RAM3の間で順次ラップアラウンドに読み出しイネーブル読み出し選択にされる。アドレスA0の読み出しデータDA0は先頭である第1検出ノードの2次遅延データ、アドレスA1の読み出しデータDA1は先頭である第1検出ノードの1次遅延データ、アドレスA2の読み出しデータDA2は先頭である第1検出ノードの0次遅延データとして、FIRフィルタ演算に供される。同様に、アドレスA01の読み出しデータDA01は第2検出ノードの2次遅延データ、アドレA11の読み出しデータDA11は第2検出ノードの1次遅延データ、アドレスA21の読み出しデータDA21は第2検出ノードの0次遅延データとして、FIRフィルタ演算に供される。読み出しのタイミングは書き込みに検出タイミングとは非同期で行なわれればよい。即ち、FIRフィルタ演算などを行なうマイクロプロセッサユニット2のデータ処理能力に応じたタイミングで行なってよい。ただし、読み出し制御は3個のメモリ領域に検出データがそろったところで開始されなければならない。読み出しの順番は上記とは逆に0次、1次、2次の順番でもよく、FIRフィルタ演算で各次の遅延データに乗算する係数が対応すればよい。図8にはシーケンス制御回路121による書き込み制御とリードアクセス制御回路122による読み出し制御のための回路構成が例示される。前記レジスタ回路123は、メモリ領域RAM0~RAM3の先頭アドレスA0~A3が指定される先頭アドレスレジスタSAREG0~SAREG3、及びカウント幅レジスタCUNTWDTを有する。カウント幅レジスタCUNTWDTにはタッチセンサパネル3にマトリクス配置された交点容量の数に等しい数CUNTWDTが設定される。シーケンス制御回路121は上記書き込みアドレスを生成するためにセレクタWSLCT、書き込みアドレスカウンタWACUNT及びアドレス加算器WADDを備える。書き込みアドレスカウンタWACUNTはカウントクロックWCLKをカウントし、そのカウント値WACUNTにセレクタWSLCTで選択された先頭アドレスを加算器WADDで加算して書き込みアドレスWADDRSを生成する。リードアドレス制御回路122は上記読み出しアドレスを生成するためにセレクタRSLCT、読み出しアドレスカウンタRACUNT及びアドレス加算器RADDを備える。読み出しアドレスカウンタRACUNTはカウントクロックRCLKをカウントし、そのカウント値RACUNTにセレクタRSLCTで選択された先頭アドレスを加算器RADDで加算して読み出しアドレスRADDRSを生成する。シーケンスロジックSQNCLGCはアドレス生成スタート信号STRTが活性化されることによってクロックCLKに同期してアドレス生成制御を開始する。シーケンスロジックSQNCLGCにはアドレスカウント値RACUNT,WACUNT、カウント幅CUNTWDTが入力され、その入力値に応じて、セレクタRSLCTの選択信号RSTSとリードクロックRCLKを生成するとともに、セレクタWSLCTの選択信号WSTSとライトクロックWCLKを生成する。図9にはシーケンス制御回路121による書き込み制御とリードアクセス制御回路122により読み出し制御のためのシーケンスロジックSQNCLGCの制御論理が例示される。アドレス生成動作が開始されたとき、メモリ領域RAM0~RAM3の状態は図9のアクセス状態ACSTS0~ACSTS3が繰り返される。アクセス状態ACSTS0はメモリ領域RAM0~RAM2が読み出しREADでメモリ領域RAM3が書き込みWRITEの状態である。アクセス状態ACSTS1はメモリ領域RAM1~RAM3が読み出しREADでメモリ領域RAM0が書き込みWRITEの状態である。アクセス状態ACSTS2はメモリ領域RAM0、RAM2、RAM3が読み出しREADでメモリ領域RAM1が書き込みWRITEの状態である。アクセス状態ACSTS3はメモリ領域RAM0、RAM1,RAM3が読み出しREADでメモリ領域RAM2が書き込みWRITEの状態である。アクセス状態ACSTS0においてリードアクセス形態RDSTS0はスタートアドレスA0,A1,A2をラップアラウンドに選択してリードアドレスA0~A2aiを生成する状態とされる。同じくアクセス状態ACSTS0においてライトアクセス形態WTSTS0はスタートアドレスA3を先頭にA3aiまでのアドレスを生成する状態とされる。尚、aiはカウンタRACUNT,WACUNTのカウント幅CUNTWDTであり、raは先頭アドレスのラップアラウンド選択の向きである。アクセス状態ACSTS1においてリードアクセス形態RDSTS1はスタートアドレスA1,A2,A3をラップアラウンドに選択してリードアドレスA1~A3aiを生成する状態とされる。同じくアクセス状態ACSTS1においてライトアクセス形態WTSTS1はスタートアドレスA0を先頭にA0aiまでのアドレスを生成する状態とされる。アクセス状態ACSTS2においてリードアクセス形態RDSTS2はスタートアドレスA2,A3,A0をラップアラウンドに選択してリードアドレスA2~A0aiを生成する状態とされる。同じくアクセス状態ACSTS2においてライトアクセス形態WTSTS2はスタートアドレスA1を先頭にA1aiまでのアドレスを生成する状態とされる。アクセス状態ACSTS3においてリードアクセス形態RDSTS3はスタートアドレスA3,A0,A1をラップアラウンドに選択してリードアドレスA3~A1aiを生成する状態とされる。同じくアクセス状態ACSTS3においてライトアクセス形態WTSTS3はスタートアドレスA2を先頭にA2aiまでのアドレスを生成する状態とされる。最初にリードアクセス形態RDSTS0による検出データの読み出しを行なうには先ず書き込みアクセス形態WTSTS1~WTSTS3を実行して、メモリ領域RAM0~RAM2に検出データを蓄積しなければならない。その後は、アクセス状態ACSTS0、ACSTS1、ACSTS2、ACSTS3の制御をラップアラウンドに繰り返していけばよい。前記シーケンスロジックSQNCLGCはそのような制御シーケンスを実現するロジックを備える。シーケンスロジックSQNCLGCはアドレス生成スタート信号STRTが活性化されることによってセレクタWSLCTに対する選択信号WSTSをライトアクセス形態WTSTS1を実現するためにアドレスA0を選択すると共にクロックCLKに同期してライトクロックWCLKを生成し、A0にカウウント値WACUNTを加算して書き込みアドレスWADDRSを順次生成する動作を、WACOUNTがCOUNTWDTになるまで継続する。同様にしてライトアクセス形態WTSTS2、WTSTS3を実現して、メモリ領域RAM0~RAM2に検出データを蓄積する。この後、シーケンスロジックSQNCLGCはリードアクセス形態RDSTS0とライトアクセス形態WTSTS0を実現する。即ち、シーケンスロジックSQNCLGCはセレクタWSLCTに対する選択信号WSTSでアドレスA3を選択すると共にクロックVCLKに同期してライトクロックWCLKを生成し、A3にカウウント値WACUNTを加算して書き込みアドレスWADDRSを順次生成する動作を、WACOUNTがCOUNTWDTになるまで継続して、メモリ領域RAM3にタッチセンサパネル3に1フレーム分の新たな検出データを格納する動作を制御する。これに並行して、シーケンスロジックSQNCLGCはセレクタRSLCTに対する選択信号RSTSでクロックCLKに同期しならがアドレスA0、A1,A2を順次繰り返し選択すると共にアドレスA0、A1,A2が一巡する毎にリードクロックRCLKでリードアドレスカウンタRACUNTをインクリメント動作させ、セレクタRSLCTで選択されたアドレスA0、A1,A2にカウウント値RACUNTを加算して読み出しアドレスRADDRSを順次生成する。この動作を、RACOUNTがCOUNTWDTになるまで継続して、メモリ領域RAM0、RAM1,RAM2から同一の交点容量に係る複数の検出データ毎に時系列に当該データが読み出されてマイクロプロセッサ2に供給される。アクセス状態ACSTS0の動作が完了すると後続のアクセス状態ACSTS1の動作制御が同様に行われ、順次同様の処理が必要な分だけ繰り返される。上記より以下の作用効果を得る。1タッチセンサパネルコントローラ1は、ディジタルフィルタ演算に好適な順序で検出データを読み出すアクセス制御機能を備えるから、ディジタルフィルタ演算を行なうマイクロプロセッサ12の負担が軽減されると共に、マイクロプロセッサ2によるディジタルフィルタ演算などのデータ処理能能力が実質的に向上する。したがって、タッチセンサパネル3上で発生する接触イベントの検出精度をコストを抑えて向上させることができる。また、タッチセンサパネル3による検出データを処理するマイクロプロセッサユニット2の負担を軽減することができる。2メモリ部110に対する検出データの書き込み制御と検出データの読み出し制御を並列的に行うことができるから、検出データを用いたディジタルフィルタ演算などを中断することなく能率的に行うことができ、タッチセンサパネル3を用いた検出応答性を向上させることができる。3検出データの書き込み対象とするメモリ領域を検出データのフレーム単位でラップアラウンドに切換え制御し、また、同一の交点容量に係る複数の検出データ毎に時系列に当該データを読み出すメモリ領域を読み出し毎にラップアラウンドに切り替え制御するから、検出データの書き込み制御と検出データの読み出し制御におけるメモリ領域の切り替え制御を容易に実現することができる。図10には本発明の別の実施の形態に係るタッチセンサパネルコントローラTPC1を適用した携帯端末などのデータ処理システムが例示される。同図においてタッチセンサパネルコントローラTPC1はマイクロプロセッサMPU7と共に1個の半導体基板に搭載されてシステムオンチップの半導体装置SOC_1として構成された点が図1と相違され、その他の同一回路構成についてはそれと同じ参照符号を付して詳細な説明を省略する。図11には本発明の更に別の実施の形態に係るタッチセンサパネルコントローラTPC1を適用した携帯端末などのデータ処理システムが例示される。同図においてタッチセンサパネルコントローラTPC1はマイクロプロセッサMPU7及び液晶表示ドライバLCDDRV6と共に1個の半導体基板に搭載されてシステムオンチップの半導体装置SOC_2として構成された点が図1と相違され、その他の同一回路構成についてはそれと同じ参照符号を付して詳細な説明を省略する。以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。例えば、同一の交点容量に係る複数の取得信号毎に当該取得信号を前記メモリ部から読み出す順番は昇順でも降順でもよく、要はその後の演算処理で把握可能にされた順番であれば良い。前記メモリ部から読み出されたデータに対するディジタルフィルタ演算はFIRに限定されずIIRInfiniteimpulseresponseなどであってもよい。タッチセンサパネルは相互キャパシタンス方式に限定されず、また、その大きさも限定されない。また、メモリ部の記憶容量及びメモリ領域の数やサイズも適宜変更可能である。必要とされるディジタルフィルタ演算などに必要なデータ量を保持できる範囲で決定されればよい。メモリ領域のサイズ及び数は固定であってもよい。その場合には各領域の先頭アドレスをレジスタでプログラマブルに設定できる機能は廃止してよい。"