"第1のクラッド層、第1のコア層及び第2のクラッド層が順に積層された単一モードの単一導波路において、前記単一導波路のコアの一部が、周囲のコアと吸収係数が異なることを特徴とする光リミッタ回路。第1のクラッド層、コア層及び前記コア層の周囲を覆う第2のクラッド層からなる単一モードの単一導波路において、前記単一導波路のコアの一部が、周囲のコアと吸収係数が異なることを特徴とする光リミッタ回路。少なくとも前記単一導波路は半導体材料を用いて形成され、前記半導体材料の不純物濃度を変えることで吸収係数を調整されたことを特徴とする請求項1又は2に記載の光リミッタ回路。少なくとも前記単一導波路は半導体材料を用いて形成され、前記半導体材料の結晶欠陥量を変えることで吸収係数を調整されたことを特徴とする請求項1又は2に記載の光リミッタ回路。しかしながら、これらの素子は面型の構成であり、導波路で構成される各種光回路への集積が困難であるという課題があった。また、共振構造であるので、波長範囲の広い波長分割多重信号に対して、使用波長毎に個別に調整が必要であるという課題があった。本発明は、このような課題に鑑みてなされたもので、その目的とするところは、他の光機能回路との集積が容易に可能で、使用波長帯域が広い光リミッタ回路および光受信回路を提供することにある。このような目的を達成するために、請求項1に記載の発明は、光リミッタ回路であって、第1のクラッド層、第1のコア層及び第2のクラッド層が順に積層された単一モードの単一導波路において、前記単一導波路のコアの一部が、周囲のコアと吸収係数が異なることを特徴とする。請求項2に記載の発明は、光リミッタ回路であって、第1のクラッド層、コア層及び前記コア層の周囲を覆う第2のクラッド層からなる単一モードの単一導波路において、前記単一導波路のコアの一部が、周囲のコアと吸収係数が異なることを特徴とする。請求項3に記載の発明は、請求項1又は2に記載の光リミッタ回路であって、少なくとも前記単一導波路は半導体材料を用いて形成され、前記半導体材料の不純物濃度を変えることで吸収係数を調整されたことを特徴とする。請求項4に記載の発明は、請求項1又は2に記載の光リミッタ回路であって、少なくとも前記単一導波路は半導体材料を用いて形成され、前記半導体材料の結晶欠陥量を変えることで吸収係数を調整されたことを特徴とする。本発明によれば、他の光機能回路との集積が容易で、広い波長範囲に対して動作する光リミッタ機能が可能になる。また、光リミッタ機能と併せて光ヒューズ機能も備えることが可能になる。以下、図面を参照しながら本発明の実施形態について詳細に説明する。尚、実施形態を説明するための全図において、同一の機能を有するものは同一符号を付け、その繰り返しの説明は省略する。[実施形態1]図1に、本発明の実施形態1に係る光リミッタ回路の構成を示す。入力導波路101には分岐導波路102が接続され、出力導波路106には合波導波路105が接続され、それら分岐導波路102と合波導波路105との間を接続するように第1アーム導波路103、第2アーム導波路104が形成されている。このように、本光回路はマッハツェンダ型光干渉導波路を構成している。第1及び第2アーム導波路が同じ長さ、同じ吸収係数を有し、分岐導波路102の分岐比がY分岐導波路等のように等しく、分岐光がそれぞれ等位相である場合、合波導波路105では各分岐光が同相で結合して入力光のほぼ100が出力導波路106から出力される。ここで、これらの光回路を半導体導波路例えばシリコンSi、リン化インジウムInP、ヒ素化ガリウムGaAs等で構成し、第1アーム導波路103に不純物ドーピング、低温成長やイオン注入等による欠陥増大を行うことによって第1アーム導波路103における吸収係数を高める。即ち、第1アーム導波路103と第2アーム導波路104の吸収係数に差が生じるようにそれぞれの吸収係数を設定する。さらに、分岐導波路102の分岐比と、第1アーム導波路103及び第2アーム導波路104の長さを調整して、光入力が弱い場合に第1アーム導波路103と第2アーム導波路104が合波導波路105に結合する直前での光強度を等しく、かつ、同相にする。このように光回路を構成し、光入力パワを増加させていくと、光吸収によって第1アーム導波路103の温度のみが局所的に上昇する。半導体は、一般に熱光学係数が大きく104K1程度である。即ち、第1アーム導波路103が、1mm程度の長さであれば、10°C程度の温度上昇で光の位相がπ程度シフトする。本回路は干渉系を構成しているので、合波導波路105直前で第1アーム導波路103と第2アーム導波路104からの光の位相が同相でないと出力導波路106への結合効率が低下する。そのため、本回路は、図2に示すように、入射パワが低い領域では透過出力光の出射パワは入射パワに比例して増加するが、入射パワが所定の強度を超えると出射パワが相対的に抑制されるリミッタ型の光入出力特性を有する。ここで、実施形態1について、実施例を示しながら、その作製方法について説明する。各導波路は、MOVPE法により積層した、InP基板上の下部クラッド層、コア層、上部クラッド層の積層構造からなる。下部クラッド層はInP層厚:500nm、コア層はInGaAsP組成波長は1.4μm、層厚:300nm、上部クラッド層はInP層厚:500nmとする。次に、上部クラッド層上にSiO2層厚:300nmをプラズマCVDにより成膜する。フォトレジストプロセスとCF系RIEにより、SiO2をマッハツェンダ型光干渉導波路における第1アーム導波路103に相当する領域を含む領域を開口部とするマスクに加工する。即ち、入力導波路101、分岐導波路102、第2アーム導波路104、合波導波路105、出力導波路106に相当する領域をマスクするようにSiO2を加工する。次に、マスクの開口部からZn、Be、Cd、Mg等のp型不純物をイオン注入する。これにより、第1アーム導波路103に相当する領域を含むマスク開口部領域にのみp型不純物がイオン注入される。その後、通常のランプアニールによりp型不純物を活性化させる。ここで一度SiO2マスクをフッ酸処理で除去し、その後、再度上部クラッド層表面にSiO2層厚:300nmをプラズマCVDにより成膜する。この新たに成膜したSiO2膜を、フォトレジストプロセスにより形成されたレジストマスクを用いてCF系RIEReactiveIonEtchingによりマッハツェンダ型光干渉導波路形状に加工する。マッハツェンダ型光干渉導波路形状に加工したSiO2をマスクとして用いて、塩素系プラズマエッチングRIE,RIBE:ReactiveIonBeamEtchingによりInP/InGaAsP/InP層をマッハツェンダ型光干渉導波路に加工する。導波路幅は全て3μmとし、第1アーム導波路103及び第2アーム導波路104のアームの長さは1mmとする。第1アーム導波路103に相当する領域には、p型不純物をイオン注入する以外に、Si、Fe等のp型以外の不純物のイオン注入、プロトン、電子線照射などにより欠陥を導入してもよい。また、選択成長により第1アーム導波路103に相当する領域にp型InP/InGaAsP/InP層を形成することで、p型不純物のイオン注入を代替してもよい。基板にはInP、導波路にはInP/InGaAsP/InPを用いたが、基板にはGaAs、Si等を用いることもでき、導波路にはInP/InGaAs/InP、AlGaAs/GaAs/AlGaAs等の化合物半導体、Si/SiGe/Si、SiO2/Si/SiO2等を用いても同様の効果が得られる。入射光の波長を1.55μmとして計算を行ったところ、図6のような入出力特性が得られた。尚、1.55μmでなくてもInGaAsPの組成波長を調整することにより1.3μm等の他の長波長帯にも適用可能である。また、第1アーム導波路103の光非線形層に他の波長に対応する材料を用いることにより長波長帯以外の波長にも適用することができる。[実施形態2]図3に、本発明の実施形態2に係るリミッタ回路の構成を示す。また、図4に、その光入出力特性を示す。ここで、107は入力導波路、108は吸収係数を高くした半導体導波路、109は出力導波路である。本回路は、実施形態1で想定する光パワ数十mWよりもさらに入力パワが大きく、数百mW以上になる場合、後段の光回路を保護するための光ヒューズ機能を有する光リミッタである。半導体は、温度上昇によってバンドギャップ波長が長波長にシフトするので、特定の波長において、温度上昇と共に吸収係数がさらに増大する。即ち、ある程度の吸収係数を持つ半導体導波路は、それ自身で光リミッタ特性を有する。この回路では、温度上昇が100°C以上になるので、過大な入力で導波路が溶融し、光ヒューズとしても機能する。即ち、図4に示されるように、ヒステリシス特性が発現する。このように本回路は、実施形態1と同様に、入射パワが低い領域では透過出力光の出射パワは入射パワに比例して増加するが、入射パワが所定の強度を超えると出射パワが相対的に抑制されるリミッタ型の光入出力特性を有し、さらに入射パワが増すと導波路を塞いで光を遮断する光ヒューズ機能も有している。ここで、実施形態2について、実施例を示しながら、その作製方法について説明する。各導波路は、MOVPE法により積層した、InP基板上のクラッド層、コア層、クラッド層の積層構造からなる。下部クラッド層はInP層厚:500nm、コア層はInGaAsP組成波長は1.4μm、層厚:300nm、上部クラッド層はInP層厚:500nmとする。ここではコア層は、下面と上面とを下部及び上部クラッド層で挟まれているのみで、側面にはクラッド層がないが、コアの入出力面以外の側面全てがクラッドに覆われているような導波路であってもよい。次に、上部クラッド層上にSiO2層厚:300nmをプラズマCVDにより成膜する。フォトレジストプロセスとCF系RIEにより、SiO2を半導体導波路108に相当する領域を含む領域を開口部とするマスクに加工する。即ち、入力導波路107及び出力導波路109に相当する領域をマスクするようにSiO2を加工する。次に、マスクの開口部からZn、Be、Cd、Mg等のp型不純物をイオン注入する。これにより、半導体導波路108に相当する領域を含むマスク開口部領域にのみp型不純物がイオン注入される。その後、通常のランプアニールによりp型不純物を活性化させる。ここで一度SiO2マスクをフッ酸処理で除去し、その後、再度上部クラッド層表面にSiO2層厚:300nmをプラズマCVDにより成膜する。この新たに成膜したSiO2膜をフォトレジストプロセスにより形成されたレジストマスクを用いてCF系RIEにより単一導波路形状に加工する。単一導波路形状に加工したSiO2ストライプをマスクとして用いて、塩素系プラズマエッチングによりInP/InGaAsP/InP層を単一導波路に加工する。導波路幅は全て3μmとし、吸収係数を高くした半導体導波路108の長さは1mmとする。光ヒューズとしての効果を高めるためには、p型ドーピング濃度を増加する、もしくは、導波路幅の細線化1μm未満が有効である。このように、本発明に係る光リミッタ回路は、広い波長範囲に対して動作可能であり、PLC等の光導波路で構成できるので他の光機能回路との集積も容易である。[実施形態3]図5に、本発明の実施形態3に係る光受信回路の構成を示す。入力スポット変換回路110、光リミッタ回路112、出力スポット変換回路114が、単一モード導波路111、113を介して縦続接続されている。光リミッタ回路112は、本発明の実施形態1、2のいずれかの光リミッタ回路とする。また、出力スポット変換回路114の後段にはフォトダイオード115が結合されている。実施形態3は、光受信器のフロントエンドであるが、これにより光受信器の光サージに対する耐力が強化される。ここで、実施形態3について、実施例を示しながら、その作製方法について説明する。Si基板上に形成された石英導波路111、113、スポット変換回路110、114からなる平面光波回路PLC:PlanarLightwaveCircuitに通常の実装方法により、実施形態1、2のいずれかの光リミッタ回路112、1.55μm用のフォトダイオードアバランシェフォトダイオード:APD115を装着する。尚、フォトダイオード115はpinフォトダイオードでもよい。このように、本発明の光リミッタ回路は他の光機能回路と共にPLCチップ内に形成することができるため、光リミッタ機能を有する集積度の高い光受光回路を容易に作製することができる。"