導電ポストを有する第1電子回路部品と、前記導電ポストが弾性的に嵌め合わせ可能な接続穴を有する第2電子回路部品とを備えており、前記接続穴の内壁面は導電領域を有しており、前記ポストが前記接続穴に弾性的に嵌め合わされ、前記導電領域に接触する三次元構成デバイス。請求項1記載の三次元構成デバイスにおいて、前記第2電子回路部品は、回路部と、前記回路部上に設けられており且つ前記接続穴が開口された絶縁樹脂層とを有しており、前記接続穴の内壁面は、内底面と、前記導電領域が設けられた内周面とを有しており、前記内周面は、前記接続穴の内径が開口側に漸次拡大するテーパ面であり、前記接続穴の開口部の内径が前記導電ポストの外径より大きく、前記接続穴の中間部の内径が前記導電ポストの外径と略同じである三次元構成デバイス。請求項1又は2記載の三次元構成デバイスにおいて、上記第1電子回路部品は、複数の前記導電ポストを有し、上記第2電子回路部品は、複数の前記接続穴を有しており、前記導電ポストが対応する前記接続穴に弾性的に嵌め合わされる三次元構成デバイス。前記三次元構成デバイスは、基板のパッドとロジックチップの貫通電極との間、ロジックチップの貫通電極と最下層のメモリチップの貫通電極との間及び上下に位置するメモリチップの貫通電極間が導電バンプにより接合された状態で、ロジックチップ及び/又はメモリチップの電気試験が行われる。この電気試験によりロジックチップ及び/又はメモリチップに不具合が発見されたとしても、前記三次元構成デバイスは、基板のパッドとロジックチップの貫通電極との間、ロジックチップの貫通電極と最下層のメモリチップの貫通電極との間及び上下に位置するメモリチップの貫通電極間が導電バンプにより接合されているので、ロジックチップ及び/又はメモリチップを容易に交換することができない。本発明は、上記事情に鑑みて創案されたものであって、その目的とするところは、電子回路部品を容易に交換することが可能な三次元構成デバイスを提供することにある。本発明の三次元構成デバイスは、導電ポストを有する第1電子回路部品と、前記導電ポストが弾性的に嵌め合わせ可能な接続穴を有する第2電子回路部品とを備えている。前記接続穴の内壁面は導電領域を有している。前記ポストが前記接続穴に弾性的に嵌め合わされ、前記導電領域に接触するようになっている。このような発明の態様による場合、第1電子回路部品の導電ポストが第2電子回路部品の接続穴に弾性的に嵌め合わされ、当該接続穴の導電領域に接触することにより、第1電子回路部品と第2電子回路部品とが電気的且つ機械的に接続される。よって、レジン等の絶縁樹脂により第1及び/又は第2電子回路部品を封止する前に第1及び/又は第2電子回路部品の電気試験を行うことができる。この電気試験において、第1及び/又は第2電子回路部品に不具合が見つかったとしても、導電ポストを接続穴から抜くだけで、第1、第2電子回路部品間の電気的且つ機械的な接続を解除することができるので、第1及び/又は第2電子回路部品を容易に交換することができる。また、導電ポストを接続穴に嵌め合わせるだけで、第1、第2電子回路部品間が電気的且つ機械的に接続されるので、第1、第2電子回路部品間の電気的且つ機械的な接続を容易に行うことができる。よって、三次元構成デバイスの組み立て作業が容易になり、三次元構成デバイスの組み立てコストの低減を図ることができる。前記第2電子回路部品は、回路部と、前記回路部上に設けられており且つ前記接続穴が開口された絶縁樹脂層とを有した構成とすることが可能である。前記接続穴の内壁面は、内底面と、前記導電領域が設けられた内周面とを有している。前記内周面は、前記接続穴の内径が開口側に漸次拡大するテーパ面とすることが可能である。前記接続穴の開口部の内径が前記導電ポストの外径より大きく、前記接続穴の中間部の内径が前記導電ポストの外径と略同じである。このような発明の態様による場合、接続穴の内周面は、前記接続穴の内径が開口側に漸次拡大するテーパ面であり、前記接続穴の開口部の内径が前記導電ポストの外径より大きく、前記接続穴の中間部の内径が前記導電ポストの外径と略同じになっている。よって、導電ポストを接続穴に弾性的に嵌め合わせると、導電ポストが内周面の導電領域に確実に接触するので、導電ポストと導電領域との接触の確実性を向上させることができる。上記第1電子回路部品は、複数の前記導電ポストを有し、上記第2電子回路部品は、複数の前記接続穴を有する構成とすることが可能である。前記導電ポストは対応する前記接続穴に弾性的に嵌め合わされている。以下、本発明の実施例1及び2について説明する。まず、本発明の実施例1に係る三次元構成デバイスについて図1~図3Bを参照しつつ説明する。図1に示す三次元構成デバイスは、基板100と、ロジックチップ200第1電子回路部品と、複数のメモリチップ300a~300f第2電子回路部品とを備えた半導体装置である。以下、前記三次元構成デバイスの各構成要素について詳しく説明する。基板100は周知の回路基板である。この基板100は、図1に示すように、第1面101と、その裏側の第2面102と、複数の外部電極110と、複数の電極120とを有している。電極120は第2面102に間隔をあけてマトリックス状に配設されている。外部電極110は、第1面101に電極120よりも大きな間隔をあけてマトリックス状に配設されている。外部電極110と電極120との間は、第1、第2面101、102及び/又は基板100内部に設けられた図示しない導電ラインにより接続されている。基板100の第2面102上には、ロジックチップ200及びメモリチップ300a~300fが上下に積層され、図示しないレジン等の絶縁樹脂で封止されている。ロジックチップ200は、図1に示すように基板100の第2面102上に対向配置されている。ロジックチップ200は、図1~図2Bに示すように、第1面201と、第2面202と、複数の貫通電極210とを有している。第1面201は基板100の第2面102に略平行に対向している。第2面202は、第1面201の裏側面であって、メモリチップ300aに対向している。この第2面202上には、ロジックチップ200の図示しないロジック回路が形成されている。貫通電極210はロジックチップ200を貫通した剛性の高い導電金属例えば、銅製の円柱であって、電極120と同じ間隔でマトリックス状に配列されている。貫通電極210は前記ロジック回路に接続されている。貫通電極210は、第1面201から突出する第1導電ポスト211と、第2面202から突出する第2導電ポスト212とを有している。第1導電ポスト211は、はんだ等の導通バンプXにより基板100の電極120に各々接合されている。すなわち、第1導電ポスト211が導通バンプXにより基板100の電極120に電気的且つ機械的に接続されている。メモリチップ300a~300fは、図1に示すようにロジックチップ200の第2面202上に積層されている。具体的には、メモリチップ300aがロジックチップ200に、メモリチップ300bがメモリチップ300aに、メモリチップ300cがメモリチップ300bに、メモリチップ300dがメモリチップ300cに、メモリチップ300eがメモリチップ300dに、メモリチップ300fがメモリチップ300eに積層されている。メモリチップ300a~300fは、チップ本体310a~310f第2電子回路部品の回路部と、絶縁樹脂層320a~320fと、複数の導電ポスト330a~330fと、複数の接続穴340a~340fとを有している。チップ本体310a~310fは、図1、図3A及び図3Bに示すように、第1面311a~311fと、第2面312a~312fとを有している。チップ本体310a~310fの第2面312a~312fには、メモリチップ300aの図示しないメモリ回路が形成されている。導電ポスト330a~330fは、図1及び図3Aに示すように、剛性の高い導電性を有する金属例えば、銅製の円柱であって、チップ本体310a~310fの第2面312a~312f上に貫通電極210と同じ間隔でマトリックス状に配設されている。導電ポスト330a~330fは、前記メモリ回路に接続されている。絶縁樹脂層320a~320fは、図1及び図3Bに示すように、ポリイミド等であって、チップ本体310a~310fの第1面311a~311f上に設けられている。絶縁樹脂層320a~320fは第1面321a~321fを有している。第1面321aは、ロジックチップ200の第2面202に対向し、第1面321b~321fは、チップ本体310a~310eの第2面312a~312eに対向している。接続穴340a~340fは、図1及び図3Bに示すように、絶縁樹脂層320a~320fの第1面321a~321fに形成された円柱状の穴であって、導電ポスト330a~330fと同じ間隔で配置されている。接続穴340a~340fは、絶縁樹脂層320a~320fを厚み方向に貫通する円柱状の穴である。接続穴340a~340fの底はチップ本体310a~310fにより塞がれている。接続穴340a~340fの内周面及び内底面内壁面には、導電性を有する膜例えば、金である導電層341a~341f導電領域が形成されている。この導電層341a~~341fは、チップ本体310a~310f内部の図示しない接続ラインを通じてメモリチップ300a~300fの前記メモリ回路及び導電ポスト330a~330fに接続されている。なお、図1において、導電層341a~~341fの厚みは誇張して描かれている。ロジックチップ200の貫通電極210の外径と、メモリチップ300の導電ポスト330a~330fの外径と、メモリチップ300の接続穴340a~340fの内径とが略同じに設定されている。ロジックチップ200の貫通電極210の第2導電ポスト212は、メモリチップ300aの接続穴340aに弾性的に嵌合し、導電層341aに接触している。これにより、第2導電ポスト212が接続穴340aに電気的に接続され且つ絶縁樹脂層320aに弾性的に保持されている。メモリチップ300aの導電ポスト330aは、メモリチップ300bの接続穴340bに弾性的に嵌合し、導電層341bに接触している。これにより、導電ポスト330aが接続穴340bに電気的に接続され且つ絶縁樹脂層320bに弾性的に保持されている。メモリチップ300bの導電ポスト330bは、メモリチップ300cの接続穴340cに弾性的に嵌合し、導電層341cに接触している。これにより、導電ポスト330bが接続穴340cに電気的に接続され且つ絶縁樹脂層320cに弾性的に保持されている。メモリチップ300cの導電ポスト330cは、メモリチップ300dの接続穴340dに弾性的に嵌合し、導電層341dに接触している。これにより、導電ポスト330cが接続穴340dに電気的に接続され且つ絶縁樹脂層320dに弾性的に保持されている。メモリチップ300dの導電ポスト330dは、メモリチップ300eの接続穴340eに弾性的に嵌合し、導電層341eに接触している。これにより、導電ポスト330dが接続穴340eに電気的に接続され且つ絶縁樹脂層320eに弾性的に保持されている。メモリチップ300eの導電ポスト330eは、メモリチップ300fの接続穴340fに弾性的に嵌合し、導電層341fに接触している。これにより、導電ポスト330eが接続穴340fに電気的に接続され且つ絶縁樹脂層320fに弾性的に保持されている。以下、上述した三次元構成デバイスのロジックチップ200の製造方法について詳しく説明する。まず、ロジックチップ200を用意する。このロジックチップ200には貫通電極210が設けられていない。その後、ロジックチップ200の一方の面上にレジストを塗布する。その後、図示しないマスクを用いて前記レジストを露光現像し、当該レジストに貫通電極210に対応する円柱状の複数の開口を形成する。その後、前記レジストをマスクとしてロジックチップ200に対して異方性エッチングを行い、当該ロジックチップ200に複数の有底穴を形成する。その後、レジストを周知の溶剤等を用いて除去する。その後、ロジックチップ200の有底穴に導電金属を電解めっきにより充填する。その後、ロジックチップ200の一方の面第1面201上にレジストを塗布する。その後、図示しないマスクを用いて前記レジストを露光現像し、当該レジストにロジックチップ200の有底穴に充填された導電金属が露出する円柱状の複数の開口を形成する。その後、前記開口に導電金属を電解めっきにより充填する。その後、前記レジストを周知の溶剤等を用いて除去する。前記導電金属が第1導電ポスト211となる。その後、ロジックチップ200の他方の面を削り、当該ロジックチップ200を薄型化する。これにより、前記有底穴に充填された導電金属が露出する。その後、ロジックチップ200の削られた他方の面第2面202上にレジストを塗布する。その後、図示しないマスクを用いて前記レジストを露光現像し、当該レジストにロジックチップ200の貫通孔に充填された導電金属が露出する円柱状の複数の開口を形成する。その後、前記開口に導電金属を電解めっきにより充填する。その後、レジストを周知の溶剤等を用いて除去する。前記導電金属が第2導電ポスト212となる。なお、上記ロジック回路は、第1、第2導電ポスト211、212を形成する工程の前後の何れか一方に第1面201上に形成すれば良い。以下、メモリチップ300a~300fの製造方法について詳しく説明する。まず、チップ本体310a~310fを用意する。その後、チップ本体310a~310fの第2面312a~312f上にレジストを塗布する。その後、図示しないマスクを用いて前記レジストを露光現像し、当該レジストに導電ポスト330a~330fに対応する円柱状の複数の開口を形成する。その後、前記開口に導電金属を電解めっきにより充填する。その後、前記レジストを周知の溶剤等を用いて除去する。前記導電金属が導電ポスト330a~330fとなる。その一方、スピンコーティング法等を用いて感光性絶縁樹脂をチップ本体310a~310fの第1面311a~311f上に塗布し、当該感光性絶縁樹脂を加熱又は赤外線照射等により硬化させ、絶縁樹脂層320a~320fを形成する。その後、絶縁樹脂層320a~320fの第1面321a~321f上にレジストを塗布する。その後、図示しないマスクを用いて前記レジストを露光現像し、当該レジストに接続穴340a~340fに対応する円柱状の複数の開口を形成する。その後、前記レジストをマスクとして絶縁樹脂層320a~320fに対して異方性エッチングを行い、接続穴340a~340fを開設する。その後、レジストを周知の溶剤等を用いて除去する。その後、絶縁樹脂層320a~320fの第1面321a~321f上に再度レジストを塗布する。その後、図示しないマスクを用いて前記レジストを露光現像し、当該レジストに接続穴340a~340fが露出する複数の開口を形成する。その後、前記レジストをマスクとしてスパッタ法等により導電金属膜を接続穴340a~340fの内周面及び内底面に蒸着させる。前記導電金属膜が導電層341a~341fとなる。その後、レジストを周知の溶剤等を用いて除去する。なお、上記メモリ回路は、導電ポスト330a~330fを形成する工程の前後の何れか一方又は導電層341a~341fを形成する工程の前後の何れか一方に第2面312a~312fに形成すれば良い。以下、上記三次元構成デバイスの組み立て手順について詳しく説明する。まず、基板100及びロジックチップ200を用意する。その後、基板100の電極120とロジックチップ200の第1導電ポスト211と導通バンプXで接合する。これにより、ロジックチップ200が基板100に電気的且つ機械的に接続され、当該基板100上に積層される。その後、メモリチップ300aを用意する。その後、ロジックチップ200の第2導電ポスト212をメモリチップ300aの接続穴340aに弾性的に嵌合させ、導電層341aに接触させる。これにより、メモリチップ300aがロジックチップ200に電気的且つ機械的に接続され、当該ロジックチップ200上に積層される。その後、メモリチップ300bを用意する。その後、メモリチップ300aの導電ポスト330aをメモリチップ300bの接続穴340bに弾性的に嵌合させ、導電層341bに接触させる。これにより、メモリチップ300bがメモリチップ300aに電気的且つ機械的に接続され、当該メモリチップ300a上に積層される。これと同様に、メモリチップ300cをメモリチップ300bに電気的且つ機械的に接続し、当該メモリチップ300b上に積層する。メモリチップ300dをメモリチップ300cに電気的且つ機械的に接続し、当該メモリチップ300c上に積層する。メモリチップ300eをメモリチップ300dに電気的且つ機械的に接続し、当該メモリチップ300d上に積層する。メモリチップ300fをメモリチップ300eに電気的且つ機械的に接続し、当該メモリチップ300e上に積層する。この状態で、ロジックチップ200及びメモリチップ300a~300fの電気試験を行う。この電気試験において、ロジックチップ200及びメモリチップ300a~300fに不具合が発見されなかった場合、ロジックチップ200及びメモリチップ300a~300fをレジン等の絶縁樹脂により基板100上に封止する。前記電気試験において、ロジックチップ200に不具合が見つかった場合、ロジックチップ200の第2導電ポスト212をメモリチップ300aの接続穴340aから引き抜く。その後、導通バンプXを加熱して溶融させ、基板100の電極120とロジックチップ200の第1導電ポスト211との接合を解除する。その後、ロジックチップ200を交換し、上述の通り、ロジックチップ200を基板100とメモリチップ300aとに電気的且つ機械的に接続する。前記電気試験において、メモリチップ300aに不具合が見つかった場合、ロジックチップ200の第2導電ポスト212をメモリチップ300aの接続穴340aから引き抜く一方、メモリチップ300aの導電ポスト330aをメモリチップ300bの接続穴340bから引き抜く。その後、メモリチップ300aを交換し、上述の通り、メモリチップ300aをロジックチップ200とメモリチップ300bに電気的且つ機械的に接続する。前記電気試験において、メモリチップ300bに不具合が見つかった場合、メモリチップ300aの導電ポスト330aをメモリチップ300bの接続穴340bから引き抜く一方、メモリチップ300bの導電ポスト330bをメモリチップ300cの接続穴340cから引き抜く。その後、メモリチップ300bを交換し、上述の通り、メモリチップ300bをメモリチップ300aとメモリチップ300cに電気的且つ機械的に接続する。なお、メモリチップ300c~300eに不具合が見つかった場合も、メモリチップ300bと同様に、メモリチップ300c~300eを交換する。前記電気試験において、メモリチップ300fに不具合が見つかった場合、メモリチップ300eの導電ポスト330eをメモリチップ300fの接続穴340fから引き抜く。その後、メモリチップ300fを交換し、上述の通り、メモリチップ300fをメモリチップ300eに電気的且つ機械的に接続する。ロジックチップ200、メモリチップ300a、300b、300c、300d、300e及び/又は300fを交換した後、電気試験を再度行う。その結果、交換したロジックチップ及び/又はメモリチップに不具合が発見されなかったときには、ロジックチップ200及びメモリチップ300a~300fをレジン等の絶縁樹脂により基板100上に封止する。以上のような三次元構成デバイスによる場合、ロジックチップ200の第2導電ポスト212がメモリチップ300aの接続穴340aに弾性的に嵌合し、導電層341aに接触することにより、メモリチップ300aがロジックチップ200に電気的且つ機械的に接続されている。メモリチップ300a~300eの導電ポスト330a~330eがメモリチップ300b~300fの接続穴340b~330fに弾性的に嵌合し、導電層341b~341fに接触することにより、メモリチップ300a~300eがメモリチップ300b~300fに電気的且つ機械的に接続されている。よって、ロジックチップ200及びメモリチップ300a~300fをレジン等の絶縁樹脂により基板100上に封止する前に、ロジックチップ200及びメモリチップ300a~300fの電気試験を行うことができる。この電気試験により不具合が見つかった場合には、上述したように導電ポストを接続穴から引き抜くことにより、ロジックチップ200、メモリチップ300a~300bを容易に交換することができる。しかも、ロジックチップ200の第2導電ポスト212をメモリチップ300aの接続穴340aに弾性的に嵌合させ、導電層341aに接触させるだけで、ロジックチップ200をメモリチップ300aに電気的且つ機械的に容易に接続することができる。同様に、メモリチップ300a~300eの導電ポスト330a~330eをメモリチップ300b~300fの接続穴340b~330fに弾性的に嵌合させ、導電層341b~341fに接触させるだけで、メモリチップ300a~300eをメモリチップ300b~300fに電気的且つ機械的に容易に接続することができる。このため、三次元構成デバイスの組み立て作業が容易になり、三次元構成デバイスの組み立てコストの低減を図ることができる。次に、本発明の実施例2に係る三次元構成デバイスについて図4~図7を参照しつつ説明する。図4に示す三次元構成デバイスは、基板400第2電子回路部品と、ロジックチップ500第1電子回路部品と、メモリチップ600第1電子回路部品とを備えた半導体装置である。以下、前記三次元構成デバイスの各構成要素について詳しく説明する。基板400は、図4及び図5に示すように、基板本体410第2電子回路部品の回路部と、絶縁樹脂層420と、複数の外部電極430と、複数の接続穴440a、440bとを有している。基板本体410は周知の回路基板である。基板本体410は、第1面411と、その裏側の第2面412とを有している。第1面411上には、外部電極430が間隔をあけてマトリックス状に配設されている。第2面412上には、ポリイミド等で構成された絶縁樹脂層420が形成されている。絶縁樹脂層420は、ロジックチップ500及びメモリチップ600が積層される実装面421を有している。この実装面421にロジックチップ500及びメモリチップ600が積層された状態で、ロジックチップ500及びメモリチップ600が実装面421上に図示しないレジン等の絶縁樹脂で封止されている。また、実装面421には、図4及び図5に示すように、接続穴440a、440bが各々間隔をあけてマトリックス状に配設されている。接続穴440a、440bは、絶縁樹脂層420を厚み方向に貫通する円柱状の穴である。接続穴440a、440bの底は、基板本体410により塞がれている。接続穴440a、440bの内周面及び内底面内壁面には、導電性を有する膜例えば、金である導電層441a、441b導電領域が形成されている。外部電極110と導電層441a、441bとの間は、第1、第2面411、412及び/又は基板400内部に設けられた図示しない導電ラインにより接続されている。ロジックチップ500は、図4及び図6に示すように、第1面501と、第2面502と、複数の導電ポスト510とを有している。第1面501は基板400の第2面412に略平行に対向している。この第1面501上には、ロジックチップ500の図示しないロジック回路が形成されている。このロジック回路は導電ポスト510に接続されている。また、第1面501上には、導電ポスト510が基板400の接続穴440aと同間隔で配設されている。導電ポスト510は、外径が接続穴440aの内径と略同じ剛性の高い導電金属例えば、銅製の円柱であって、接続穴440aに弾性的に嵌合し、導電層441aに接触している。これにより、導電ポスト510が接続穴440aに電気的に接続され且つ絶縁樹脂層420に弾性的に保持される。メモリチップ600は、図4及び図7に示すように、第1面601と、第2面602と、複数の導電ポスト610とを有している。第1面601は基板400の第2面412に略平行に対向している。この第1面601上には、メモリチップ600の図示しないメモリ回路が形成されている。このメモリ回路は導電ポスト510に接続されている。また、第1面601上には、導電ポスト610が基板400の接続穴440bと同間隔で配設されている。導電ポスト610は、外径が接続穴440bの内径と略同じ剛性の高い導電金属例えば、銅製の円柱であって、接続穴440bに弾性的に嵌合し、導電層441bに接触している。これにより、導電ポスト610が接続穴440bに電気的に接続され且つ絶縁樹脂層420に弾性的に保持される。以下、基板400の製造方法について詳しく説明する。まず、基板本体410を用意する。その後、スピンコーティング法等を用いて感光性絶縁樹脂を基板本体410の第2面412上に塗布し、当該感光性絶縁樹脂を加熱又は赤外線照射等により硬化させ、絶縁樹脂層420を形成する。その後、絶縁樹脂層420の実装面421上にレジストを塗布する。その後、図示しないマスクを用いてレジストを露光現像し、当該レジストに接続穴440a、440bに対応する円柱状の複数の開口を形成する。その後、レジストをマスクとして絶縁樹脂層420に対して異方性エッチングを行い、接続穴440a、440bを開設する。その後、レジストを周知の溶剤等を用いて除去する。その後、絶縁樹脂層420の実装面421上に再度レジストを塗布する。その後、図示しないマスクを用いて前記レジストを露光現像し、当該レジストに接続穴440a、440bが露出する複数の開口を形成する。その後、レジストをマスクとしてスパッタ法等により導電金属膜を接続穴440a、440bの内周面及び内底面に蒸着させる。前記導電金属膜が導電層441a、441bとなる。その後、前記レジストを周知の溶剤等を用いて除去する。以下、ロジックチップ500の製造方法について詳しく説明する。まず、ロジックチップ500を用意する。このロジックチップ500には導電ポスト510が設けられていない。その後、ロジックチップ500の第1面501上にレジストを塗布する。その後、図示しないマスクを用いてレジストを露光現像し、当該レジストに導電ポスト510に対応する円柱状の複数の開口を形成する。その後、開口に導電金属を電解めっきにより充填する。その後、レジストを周知の溶剤等を用いて除去する。前記導電金属が導電ポスト510となる。なお、上記ロジック回路は、導電ポスト510を形成する工程の前後の何れか一方に第1面501上に形成すれば良い。以下、メモリチップ600の製造方法について詳しく説明する。まず、ロジックチップ600を用意する。このロジックチップ600には導電ポスト610が設けられていない。その後、メモリチップ600の第1面601上にレジストを塗布する。その後、図示しないマスクを用いてレジストを露光現像し、当該レジストに導電ポスト610に対応する円柱状の複数の開口を形成する。その後、開口に導電金属を電解めっきにより充填する。その後、レジストを周知の溶剤等を用いて除去する。前記導電金属が導電ポスト610となる。なお、上記メモリ回路は、導電ポスト610を形成する工程の前後の何れか一方に第1面601上に形成すれば良い。以下、上記三次元構成デバイスの組み立て手順について詳しく説明する。まず、基板400及びロジックチップ500を用意する。その後、ロジックチップ500の導電ポスト510を基板400の接続穴440aに弾性的に嵌合させ、導電層441aに接触させる。これにより、ロジックチップ500が基板400に電気的且つ機械的に接続され、当該基板400上に積層される。その一方で、メモリチップ600を用意する。その後、メモリチップ600の導電ポスト610を基板400の接続穴440bに弾性的に嵌合させ、導電層441bに接触させる。これにより、メモリチップ600が基板400に電気的且つ機械的に接続され、当該基板400上に積層される。この状態で、ロジックチップ500及びメモリチップ600の電気試験を行う。この電気試験において、ロジックチップ500及びメモリチップ600に不具合が発見されなかった場合、ロジックチップ500及びメモリチップ600をレジン等の絶縁樹脂により基板400上に封止する。前記電気試験において、ロジックチップ500に不具合が見つかった場合、ロジックチップ500の導電ポスト510を基板400の接続穴440aから引き抜く。その後、ロジックチップ500を交換し、上述の通り、ロジックチップ500を基板400に電気的且つ機械的に接続する。前記電気試験において、メモリチップ600に不具合が見つかった場合、メモリチップ600の導電ポスト610を基板400の接続穴440bから引き抜く。その後、メモリチップ600を交換し、上述の通り、メモリチップ600を基板400に電気的且つ機械的に接続する。ロジックチップ500及び/又はメモリチップ600を交換した後、電気試験を再度行う。その結果、交換したロジックチップ及び/又はメモリチップに不具合が発見されなかったときには、ロジックチップ500及びメモリチップ600をレジン等の絶縁樹脂により基板400上に封止する。以上のような三次元構成デバイスによる場合、ロジックチップ500の導電ポスト510が基板400の接続穴440aに弾性的に嵌合し、導電層441aに接触することにより、ロジックチップ500が基板400に電気的且つ機械的に接続されている。メモリチップ600の導電ポスト610が基板400の接続穴440bに弾性的に嵌合し、導電層441bに接触することにより、メモリチップ600が基板400に電気的且つ機械的に接続されている。よって、ロジックチップ500及びメモリチップ600をレジン等の絶縁樹脂により基板400上に封止する前に電気試験を行うことができる。この電気試験により不具合が見つかった場合には、ロジックチップ500の導電ポスト510を基板400の導電層441aから抜く及び/又はメモリチップ600の導電ポスト610を基板400の接続穴440bから抜くだけで、ロジックチップ500及び/又はメモリチップ600を容易に交換することができる。しかも、ロジックチップ500の導電ポスト510を基板400の接続穴440aに弾性的に嵌合させ、導電層441aに接触させるだけで、ロジックチップ500を基板400に電気的且つ機械的に容易に接続することができる。同様に、メモリチップ600の導電ポスト610を基板400の接続穴440bに弾性的に嵌合させ、導電層441bに接触させるだけで、メモリチップ600を基板400に電気的且つ機械的に容易に接続することができる。このため、三次元構成デバイスの組み立て作業が容易になり、三次元構成デバイスの組み立てコストの低減を図ることができる。なお、上述した三次元構成デバイスは、上記実施例1及び2に限定されるものではなく、特許請求の範囲の記載範囲において任意に設計変更することが可能である。以下、詳しく述べる。上記実施例1では、メモリチップ300a~300fが積層されているとしたが、少なくともメモリチップ300aがあれば良い。上記実施例1では、ロジックチップ200が第1電子回路部品、メモリチップ300a~300fが第2電子回路部品であるとした。しかし、第1電子回路部品を一つのメモリチップ、第2電子回路部品をロジックチップとすることが可能である。この場合、メモリチップは、ロジックチップに対向する対向面と、この対向面に設けられた導電ポストとを有する。ロジックチップは、チップ本体回路部と、チップ本体上に設けられ且つメモリチップの対向面に対向する絶縁樹脂層と、この絶縁樹脂層に設けられ且つ内壁面に導電層導電領域が形成された接続穴とを有する。メモリチップの導電ポストは、ロジックチップの絶縁樹脂層の接続穴に弾性的に嵌合し、導電層に接触する。なお、ロジックチップのチップ本体の絶縁樹脂層が設けられた面の反対面に導電ポストを設け、実施例1と同様に基板の電極に接合させる又は実施例2の如く、基板の接続穴に弾性的に嵌合させることが可能である。また、第1電子回路部品がメモリチップ、第2電子回路部品がロジックチップである場合も、実施例1と同様に、複数のメモリチップが互いに積層した態様とすることが可能である。この場合、メモリチップは、前記対向面及びこの対向面の反対面を有するチップ本体回路部と、チップ本体の反対面に設けられた絶縁樹脂層と、この絶縁樹脂層に設けられ且つ内壁面に導電層導電領域が形成された接続穴とを更に有する。メモリチップの導電ポストは、当該メモリチップの直下のメモリチップの絶縁樹脂層の接続穴に弾性的に嵌合し、導電層に接触する。上記実施例2では、ロジックチップ500及びメモリチップ600が第1電子回路部品であるとした。しかし、第2電子回路部品である基板400上に少なくとも一つの第1電子回路部品が対向配置された構成とすることが可能である。また、上記実施例2では、ロジックチップ500及びメモリチップ600が第1電子回路部品、基板400が第2電子回路部品であるとした。しかし、第1電子回路部品をロジックチップ及びメモリチップ、第2電子回路部品を基板とすることが可能である。この場合、ロジックチップ及びメモリチップは、チップ本体回路部と、前記チップ本体上に設けられた絶縁樹脂層と、この絶縁樹脂層に設けられ且つ内壁面に導電層導電領域が形成された接続穴とを有する。基板は、ロジックチップ及びメモリチップに対向する対向面と、この対向面に設けられた導電性を有する導電ポストとを有する。基板の導電ポストが、ロジックチップ及びメモリチップの絶縁樹脂層の接続穴に弾性的に嵌合し、導電層に接触する。上記実施例1及び2では、導電ポストが絶縁樹脂層の接続穴に弾性的に嵌合するとした。しかし、接続穴が開設される部材は導電ポストが弾性的に嵌め合わせ可能である限り任意に設計変更することが可能である。換言すると、接続穴の周りを構成する素材は、絶縁性を有し且つ接続穴に嵌合した導電ポストを弾性的に保持し得るものである限りどのようなものを用いても構わない。例えば、接続穴の周りの素材として、絶縁性を有するゴム等の弾性部材を用いることが可能である。この場合、導電ポストが接続穴に嵌合し、当該導電ポストが前記弾性部材に弾性的に保持される。上記実施例1及び2では、接続穴は内径が導電ポストの外径と略同じ円柱状であるとしたが、導電ポストが弾性的に嵌め合わせることが可能である限りその形状は任意に設計変更することが可能である。例えば、図8に示すように、接続穴340a’~340f’は、その内径が開口側に漸次拡大する円錐台状とすることが可能である。この場合、接続穴340a’~340f’の内周面は、接続穴340a’~340f’の内径が開口側に漸次拡大するテーパ面となっている。接続穴340a’~340f’の開口部の内径は、第2導電ポスト212、導電ポスト330a~330eの外径よりも大きい。接続穴340a’~340f’の中間部の内径は、第2導電ポスト212、導電ポスト330a~330eの外径と略同じである。接続穴340a’~340f’の内底面の内径は、第2導電ポスト212、導電ポスト330a~330eの外径よりも小さい。このような接続穴340a’~340f’に、第2導電ポスト212、導電ポスト330a~330eが弾性的に嵌合すると、第2導電ポスト212、導電ポスト330a~330eが接続穴340a’~340f’の中間部の内周面の導電層341a’~341f’に確実に接触する。よって、第2導電ポスト212、導電ポスト330a~330eと、導電層341a’~341f’との接触の確実性を向上させることができる。図8において、導電層341a’~~341f’の厚みは誇張して描かれている。なお、実施例2の接続穴440a、440bも円錐台状とすることが可能である。また、段落0058~0061で述べた接続穴の形状については、導電ポストが弾性的に嵌め合わせることが可能である限りどのような形状でも構わない。よって、前記接続穴は、実施例1、2と同様に円柱状の穴とすることが可能であるし、前記円錐台状の穴とすることも可能である。上記実施例1及び2では、導電領域導電層は、接続穴の内周面及び内底面に設けられているとしたが、接続穴の内壁面に設け、当該接続穴に嵌合した導電ポストに接触し得る限り任意に設計変更することが可能である。例えば、導電層が、接続穴の内周面及び内底面の何れか一方のみに設けられた態様とすることも可能である。内周面が前述のテーパ面である場合には、導電領域は少なくとも内周面に形成されていれば良い。上記実施例1では、ロジックチップは、第1、第2面と、貫通電極とを備えているとしたが、これに限定されるものではない。例えば、ロジックチップは、貫通電極に変えて、第1、第2面に導電ポストが設けられた態様とすることも可能である。上述したロジックチップは、導電ポストが基板の電極に接合されることにより、当該基板に電気的且つ機械的に接続されているとした。しかし、ロジックチップは、基板上に積層され且つ前記基板に接続されている限り任意に設計変更することが可能である。なお、上記実施例1及び2では、三次元構成デバイスの各部を構成する素材、形状、寸法、数及び配置等はその一例を説明したものであって、同様の機能を実現し得る限り任意に設計変更することが可能である。なお、上述した第1、第2電子回路部品は、ロジックチップ、メモリチップ及び基板に限定されるものではなく、コントローラチップ及び発光チップ等その他の電子回路部品を適応させることが可能である。