"所定の方向に順に配列された第1の部分、第2の部分及び第3の部分を有する基板と、前記第1の部分の上に設けられ、第1の導波路を有する発光素子部と、前記第2の部分の上に設けられ、第2の導波路を有する導波部と、前記第3の部分の上に設けられ、第3の導波路を有する光変調素子部と、を備え、前記第1の導波路は、III-V族化合物半導体からなり光を発生するための第1のコア層を含む第1の基部と、前記第1の基部の上に設けられ前記所定の方向に延びる第1のリッジ部とを有し、前記第2の導波路は、III-V族化合物半導体からなる第2のコア層を含む第2の基部と、前記第2の基部の上に設けられ前記所定の方向に延びる第2のリッジ部とを有し、前記第3の導波路は、III-V族化合物半導体からなり光を変調するための第3のコア層を含み前記所定の方向に延びるストライプメサを有し、前記基板の前記第1の部分は、前記所定の方向に交差する方向に順に配列された第1の領域、第2の領域、及び第3の領域を含み、前記基板の前記第2の部分は、前記所定の方向に交差する方向に順に配列された第4の領域、第5の領域、及び第6の領域を含み、前記第1の基部及び前記第1のコア層は、前記第1の領域、前記第2の領域、及び前記第3の領域の上に設けられ、前記第1のリッジ部は、前記第2の領域、及び前記第1の基部の上に設けられ、前記第2の基部及び前記第2のコア層は、前記第4の領域、前記第5の領域、及び前記第6の領域の上に設けられ、前記第2のリッジ部は、前記第5の領域、及び前記第2の基部の上に設けられ、前記第2の基部の一端及び前記第2のリッジ部の一端は、それぞれ、前記第1の基部及び前記第1のリッジ部に接続され、前記第2のリッジ部の他端は、前記ストライプメサに接続され、前記第2のコア層は、バットジョイント法により前記第1のコア層に接合されていると共に、第3のコア層と一体に形成されている、ことを特徴とする半導体集積素子。前記第1のリッジ部の幅は、前記所定の方向に沿って第1の幅で略一定であり、前記ストライプメサの幅は、前記第1の幅よりも狭い第2の幅で前記所定の方向に沿って略一定であり、前記第2のリッジ部は、前記一端を含む第1のリッジ領域と、前記他端を含む第2のリッジ領域とからなり、前記第1のリッジ領域の幅は、前記所定の方向に沿って前記第1の幅から前記第2の幅まで狭まっており、前記第2のリッジ領域の幅は、前記所定の方向に沿って前記第2の幅で略一定である、ことを特徴とする請求項1に記載の半導体集積素子。前記第1のリッジ部の幅は、前記所定の方向に沿って第1の幅で略一定であり、前記第2のリッジ部は、前記一端を含む第1のリッジ領域と、前記他端を含む第2のリッジ領域とからなり、前記第1のリッジ領域の幅は、前記所定の方向に沿って前記第1の幅で略一定であり、前記第2のリッジ領域の幅は、前記第1の幅から第2の幅まで前記所定の方向に沿って狭まっており、前記ストライプメサは、前記第2のリッジ部の前記他端に接続された第1のメサ領域と、前記第1のメサ領域から延びる第2のメサ領域とからなり、前記第1のメサ領域の幅は、前記第2の幅から第3の幅まで前記所定の方向に沿って狭まっており、前記第2のメサ領域の幅は、前記所定の方向に沿って前記第3の幅で略一定である、ことを特徴とする請求項1に記載の半導体集積素子。ところで、半導体光素子の導波路としては、メサがコア層を含むハイメサ導波路に加えて、コア層を含む基部の上にメサリッジ部を形成したリッジ導波路が知られている。本発明者の知見によれば、半導体集積素子の各半導体光素子部において、これらの導波路のいずれを用いるかは、各半導体光素子部の特性に応じて適宜選択することが望ましい。本発明者は、そのような知見に基づいて鋭意研究を重ねた結果、発光素子部と光変調素子部とを集積する際には、発光素子部の導波路としてリッジ導波路を採用すると共に、光変調素子部の導波路としてハイメサ導波路を採用すれば、発光素子部及び光変調素子部の特性を確保することが可能であることを見出した。本発明は、そのような知見に基づいて更なる研究を重ねた結果になされたものであり、発光素子部及び光変調素子部の特性を確保すると共に信頼性の低下を抑制可能な半導体集積素子を提供することを課題とする。上記課題を解決するために、本発明に係る半導体集積素子は、所定の方向に順に配列された第1の部分、第2の部分及び第3の部分を有する基板と、第1の部分の上に設けられ、第1の導波路を有する発光素子部と、第2の部分の上に設けられ、第2の導波路を有する導波部と、第3の部分の上に設けられ、第3の導波路を有する光変調素子部と、を備え、第1の導波路は、III-V族化合物半導体からなり光を発生するための第1のコア層を含む第1の基部と、第1の基部の上に設けられ所定の方向に延びる第1のリッジ部とを有し、第2の導波路は、III-V族化合物半導体からなる第2のコア層を含む第2の基部と、第2の基部の上に設けられ所定の方向に延びる第2のリッジ部とを有し、第3の導波路は、III-V族化合物半導体からなり光を変調するための第3のコア層を含み所定の方向に延びるストライプメサを有し、基板の第1の部分は、所定の方向に交差する方向に順に配列された第1の領域、第2の領域、及び第3の領域を含み、基板の第2の部分は、所定の方向に交差する方向に順に配列された第4の領域、第5の領域、及び第6の領域を含み、第1の基部及び第1のコア層は、第1の領域、第2の領域、及び第3の領域の上に設けられ、第1のリッジ部は、第2の領域、及び第1の基部の上に設けられ、第2の基部及び第2のコア層は、第4の領域、第5の領域、及び第6の領域の上に設けられ、第2のリッジ部は、第5の領域、及び第2の基部の上に設けられ、第2の基部の一端及び第2のリッジ部の一端は、それぞれ、第1の基部及び第1のリッジ部に接続され、第2のリッジ部の他端は、ストライプメサに接続され、第2のコア層は、バットジョイント法により第1のコア層に接合されていると共に、第3のコア層と一体に形成されている、ことを特徴とする。この半導体集積素子は、発光素子部と光変調素子部とを備えている。発光素子部は、第1のコア層を含む第1の基部と、その第1の基部の上に設けられた第1のリッジ部とを有する第1の導波路を備えている。第1のコア層は、基板の第1の部分における第1~3の領域の上に設けられており、第1のリッジ部は第2の領域の上に設けられている。したがって、第1のコア層は、第1のリッジ部に含まれておらず、その幅は、第1のリッジ部の幅よりも広い。つまり、この半導体集積素子においては、発光素子部の導波路として、リッジ導波路を採用している。このため、この発光素子部においては、第1のリッジ部の幅で規定される第1のコア層の発光領域が、第1のコア層の側面第1の基部の側面に露出していない。よって、この半導体集積素子によれば、当該発光領域の劣化に起因する発光特性の低下を抑制し、発光素子部の特性を確保することが可能となる。また、この半導体集積素子においては、光変調素子部は、ストライプメサを有する第3の導波路を備えている。メサストライプは、第3のコア層を含んでいる。つまり、この半導体集積素子においては、光変調素子部の導波路として、ハイメサ導波路を採用している。このため、ストライプメサのメサ幅を制御して第3のコア層の幅を調整することにより、単一モードの光を好適に導波させることが可能となる。よって、この半導体集積素子によれば、光変調素子部における特性を確保することが可能となる。ところで、上述した特許文献1に記載の半導体集積回路のように、半導体レーザのコア層と半導体光変調器のコア層とをバットジョイント接合すると、半導体レーザからのレーザ光の一部が、その接合部において反射される。その反射光が、例えば半導体レーザに戻ると、半導体レーザにおけるレーザ発振が不安定になる場合がある。その結果、特許文献1に記載の半導体集積回路にあっては、信頼性が損なわれる虞がある。これに対して、本発明に係る半導体集積素子によれば、そのような信頼性の低下を抑制することができる。すなわち、本発明に係る半導体集積素子は、発光素子部の第1の導波路と光変調素子部の第3の導波路との間に、導波部の第2の導波路が設けられている。第2の導波路は、第2のコア層を含む第2の基部と、第2の基部の上に設けられた第2のリッジ部とを有している。つまり、導波部の導波路として、リッジ導波路を採用している。また、導波部の第2のコア層が、光変調素子部の第3のコア層と一体に形成されると共に、発光素子部の第1のコア層にバットジョイント接合されている。つまり、この半導体集積素子においては、バットジョイント接合部が、ハイメサ導波路側でなく、リッジ導波路側に設けられている。したがって、バットジョイント接合部が比較的幅広となるので、発光素子部からの光が、比較的拡散した状態でバットジョイント接合部を通過することとなる。このため、バットジョイント接合部での光の反射が低減されるので、反射光が発光素子部に戻ることに起因した信頼性の低下を抑制することが可能となる。本発明に係る半導体集積素子においては、第1のリッジ部の幅は、所定の方向に沿って第1の幅で略一定であり、ストライプメサの幅は、第1の幅よりも狭い第2の幅で所定の方向に沿って略一定であり、第2のリッジ部は、一端を含む第1のリッジ領域と、他端を含む第2のリッジ領域とからなり、第1のリッジ領域の幅は、所定の方向に沿って第1の幅から第2の幅まで狭まっており、第2のリッジ領域の幅は、所定の方向に沿って第2の幅で略一定であるものとすることができる。この場合、第1のリッジ領域が、モード整合部として機能する。このため、発光素子部と光変調素子部との間におけるモードの不整合を抑制することができる。或いは、本発明に係る半導体集積素子においては、第1のリッジ部の幅は、所定の方向に沿って第1の幅で略一定であり、第2のリッジ部は、一端を含む第1のリッジ領域と、他端を含む第2のリッジ領域とからなり、第1のリッジ領域の幅は、所定の方向に沿って第1の幅で略一定であり、第2のリッジ領域の幅は、第1の幅から第2の幅まで所定の方向に沿って狭まっており、ストライプメサは、第2のリッジ部の他端に接続された第1のメサ領域と、第1のメサ領域から延びる第2のメサ領域とからなり、第1のメサ領域の幅は、第2の幅から第3の幅まで所定の方向に沿って狭まっており、第2のメサ領域の幅は、所定の方向に沿って第3の幅で略一定であるものとすることができる。この場合、第2のリッジ領域と第1のメサ領域とが、モード整合部として機能する。このため、発光素子部と光変調素子部との間におけるモードの不整合を抑制することができる。本発明によれば、発光素子部及び光変調素子部の特性を確保すると共に信頼性の低下を抑制可能な半導体集積素子を提供することができる。以下、本発明に係る半導体集積素子の一実施形態について、図面を参照して詳細に説明する。なお、図面の説明において、同一の要素には同一の符号を付し、重複する説明を省略する。図1は、本発明に係る半導体集積素子の一実施形態を示す平面図である。なお、以下の図面には、直交座標系Sが示されている。直交座標系Sにおけるx軸は、半導体レーザ素子部及び半導体導波部における光の導波方向を示している。直交座標系Sにおけるy軸は、半導体集積素子1の基板の主面に直交する方向であり、半導体集積素子1の厚さ方向を示している。直交座標系Sにおけるz軸は、x軸及びy軸に直交する方向である。図1に示されるように、半導体集積素子1は、半導体レーザ素子部発光素子部2と、半導体導波部導波部3と、半導体光変調素子部光変調素子部4とを備えている。半導体レーザ素子部2、半導体導波部3、及び半導体光変調素子部4は、所定の方向ここではx軸の方向に沿って順に配列されている。半導体レーザ素子部2は、光を発生する部分である。半導体レーザ素子部2は、例えば、分布帰還型半導体レーザを含む。半導体導波部3は、半導体レーザ素子部2からの光を半導体光変調素子部4へ導波する。半導体光変調素子部4は、半導体導波部3からの光を変調する部分である。半導体光変調素子部4は、例えば、マッハツェンダ型光変調器を含む。半導体レーザ素子部2は、第1の導波路21~23を有している。第1の導波路21~23は、x軸の方向に沿って延在している。第1の導波路21~23は、x軸の方向に交差する方向ここではz軸の方向に沿って順に配列されている。第1の導波路21~23は、互いに略平行である。第1の導波路21と第1の導波路22との間隔は、第1の導波路22と第1の導波路23との間隔よりも広い。半導体導波部3は、第2の導波路31~33を有している。第2の導波路31~33は、x軸の方向に沿って延在している。第2の導波路31~33は、z軸の方向に沿って順に配列されている。第2の導波路31~33は、互いに略平行である。第2の導波路31と第2の導波路32との間隔は、第2の導波路32と第2の導波路33との間隔よりも広い。第2の導波路31の一端は、第1の導波路21の一端に接続されている。第2の導波路32の一端は、第1の導波路22の一端に接続されている。第2の導波路33の一端は、第1の導波路23の一端に接続されている。半導体光変調素子部4は、x軸の方向に沿って順に配列された光カプラ4A,4Bを有している。光カプラ4A,4Bは、例えば、2×2MMIカプラとすることができる。半導体光変調素子部4は、第3の導波路41~43を有している。第3の導波路41~43は、z軸の方向に沿って順に配列されている。第3の導波路41の一端は、第2の導波路31の他端に接続されている。第3の導波路42の一端は、第2の導波路32の他端に接続されており、他端は、光カプラ4Aに接続されている。第3の導波路43の一端は、第2の導波路33の他端に接続されており、他端は、光カプラ4Aに接続されている。半導体光変調素子部4は、第4の導波路44,45を有している。第4の導波路44,45は、z軸の方向に沿って順に配列されている。第4の導波路44,45の一端は、それぞれ、光カプラ4Aに接続されている。第4の導波路44,45の他端は、それぞれ、光カプラ4Bに接続されている。光カプラ4A,4Bと第4の導波路44,45とは、例えばマッハツェンダ型光変調器MZを構成している。半導体光変調素子部4は、第5の導波路46,47とモニタPD4Cとを有している。第5の導波路46,47の一端は、それぞれ、光カプラ4Bに接続されている。第5の導波路46の他端は、モニタPD4Cに接続されている。モニタPD4Cには、第3の導波路41の他端が接続されている。第5の導波路47の他端は、半導体集積素子1の端面に到達している。このように構成される半導体集積素子1においては、半導体レーザ素子部2において発生したレーザ光は、第1の導波路22,23、第2の導波路32,33、及び第3の導波路42,43の順に導波されて、光カプラ4Aに入射する。光カプラ4Aから出射したレーザ光は、第4の導波路44,45を介して光カプラ4Bに入射する。光カプラ4Bから出射したレーザ光の一部は、第5の導波路47を導波して半導体集積素子1の外部に伝送される。光カプラ4Bから出射したレーザ光の残部は、第5の導波路46を導波してモニタPD4Cに入射した後に、第3の導波路41、第2の導波路31、及び第1の導波路21の順に導波して半導体集積素子1の外部に伝送される。引き続いて、半導体集積素子1の詳細について説明する。図2及び図3は、図1に示された領域ARの拡大斜視図である。図2及び図3には、半導体レーザ素子部2の第1の導波路22、半導体導波部3の第2の導波路32、及び半導体光変調素子部4の第3の導波路42が示されている。なお、図2及び図3においては、後述するテラス部を破線で示している。図2及び図3に示されるように、半導体集積素子1は、半導体基板基板10を備えている。半導体基板10は、x軸の方向に順に配列された第1の部分11、第2の部分12、及び第3の部分13を有している。第1の部分11は、x軸の方向に交差する方向ここではz軸の方向に順に配列された領域第1の領域111、領域第2の領域112、及び領域第3の領域113を含んでいる。第2の部分は、z軸の方向に順に配列された領域第4の領域124、領域第5の領域125、及び領域第6の領域126を含んでいる図4参照。領域124、領域125、及び領域126は、ぞれぞれ、領域111、領域112、及び領域113のそれぞれに対応する位置に配置されている。半導体基板10の第3の部分13には、第2の部分12の領域124及び領域126のそれぞれに対応する位置において、x軸の方向に沿って延びる一対の凹部13aが設けられている。換言すれば、第3の部分13には、第2の部分12の領域125に対応する位置において、x軸の方向に沿って延びる凸部13bが設けられている。このような半導体基板10は、第1導電型例えばn型を有する。半導体基板10は、例えば、InP等のIII-V族化合物半導体からなる。半導体基板10のドーパントとしては、例えばSnを用いることができる。半導体レーザ素子部2及びその第1の導波路22は、半導体基板10の第1の部分11の上に設けられている。第1の導波路22は、第1の部分11の領域111、領域112、及び領域113の上に設けられた基部第1の基部25と、領域112及び基部25の上に設けられたリッジ部第1のリッジ部26とを含んでいる。リッジ部26は、z軸の方向について基部25の略中央に配置されている。リッジ部26は、x軸の方向に沿って延在している。リッジ部26は、一対の溝部28により規定されており、その溝部28は、一対のテラス部29により規定されている。基部25の幅W25は、例えば10μm~15μm程度である。リッジ部26の幅W26は、例えば1μm~2μm程度である。第1の導波路22の基部25及びリッジ部26は、半導体基板10の上に設けられた半導体積層構造200を有している。半導体積層構造200は、III-V族化合物半導体からなり光を発生するための活性層第1のコア層204を含む半導体積層構造200の詳細については後述する。活性層204は、基部25に含まれており、領域111、領域112、及び領域113の上に設けられている。z軸の方向についての活性層204の幅すなわち基部25の幅W25は、リッジ部26の幅W26よりも広い。このように、半導体レーザ素子部2の第1の導波路22は、リッジ導波路となっている。半導体導波部3及びその第2の導波路32は、半導体基板10の第2の部分12の上に設けられている。第2の導波路32は、第2の部分12の領域124、領域125、及び領域126の上に設けられた基部第2の基部35と、領域125及び基部35の上に設けられたリッジ部第2のリッジ部36とを含んでいる。リッジ部36は、z軸の方向について基部35の略中央に配置されている。リッジ部36は、x軸の方向に沿って延在している。基部35の一端35a及びリッジ部36の一端36aは、それぞれ、基部25及びリッジ部26に接続されている。リッジ部36の他端36bは、後述するストライプメサ40に接続されている。リッジ部36は、一対の溝部38により規定されており、その溝部38は、一対のテラス部39により規定されている。z軸方向についての基部35の幅は、基部25の幅W25と略同一である。リッジ部36の幅W36は、リッジ部26の幅W26と略同一である。第3の導波路32の基部35及びリッジ部36は、半導体基板10の上に設けられた積層構造を有している。その半導体積層構造は、後述するストライプメサ40の半導体積層構造400と同様であるが、特に、基部35がIII-V族化合物半導体からなるコア層第2のコア層304を含む。コア層304は、第2の部分12Aの領域124、領域125及び領域126の上に設けられている。基部35及びリッジ部36の半導体積層構造の各半導体層は、半導体積層構造400の各半導体層と一体に形成されていると共に、半導体積層構造200の各半導体層に接合されている。特に、コア層304が、半導体積層構造400におけるコア層404と一体に連続して形成されていると共に、半導体積層構造200における活性層204にバットジョイント法により接合されている。このため、コア層304と活性層204との接合部バットジョイント接合部には、異常成長部分P1が生じている場合がある。z軸方向についてのコア層304の幅はすなわち基部35の幅は、リッジ部36の幅W36よりも広い。このように、半導体導波部3の第3の導波路32は、リッジ導波路となっている。なお、x軸の方向についての基部35及びリッジ部36の長さすなわち半導体導波部3、及び第2の導波路32の長さL36は、例えば、10μm程度である。半導体光変調素子部4及びその第3の導波路42は、半導体基板10の第3の部分13の上に設けられている。第3の導波路42は、ストライプメサ40を有している。ストライプメサ40は、半導体基板10の凸部13bの上に設けられている。ストライプメサ40は、x軸の方向に沿って延在している。ストライプメサ40は、一対の溝部48により規定されており、その溝部48は、一対のテラス部49により規定されている。ストライプメサ40のメサ幅W40は、リッジ部36のW36と略同一である。なお、溝部28,38,48は互いに略同一の幅でもって連続して形成されており、テラス部29,39,49は互いに略同一の幅でもって連続して形成されている。ストライプメサ40は、半導体基板10の上に設けられた半導体積層構造400を有している。半導体積層構造400は、III-V族化合物半導体からなり光を変調するためのコア層第3のコア層404を含む半導体積層構造400の詳細については後述する。したがって、ストライプメサ40は、III-V族化合物半導体からなるコア層404を含む。z軸方向についてのコア層404の幅は、ストライプメサ40のメサ幅W40と略同一である。このように、半導体光変調素子部4の第3の導波路42は、ハイメサ導波路となっている。ここで、上述したように、半導体集積素子1においては、半導体レーザ素子部2の第1の導波路21~23としてリッジ導波路を採用しており、半導体導波部3の第2の導波路31~33としてリッジ導波路を採用しており、半導体光変調素子部4の第3の導波路41~43としてハイメサ導波路を採用している。したがって、半導体基板10の第2の部分12と第3の部分13との境界半導体導波部3と半導体光変調素子部4との境界B23が、リッジ導波路とハイメサ導波路との境界を示している。また、バットジョイント接合部は、半導体基板10の第1の部分11と第2の部分12との境界半導体レーザ素子部2と半導体導波部3との境界B12の上に位置している。なお、半導体集積素子1は、パッシベーション膜不図示と、樹脂体不図示と、電極不図示とをさらに備えている。パッシベーション膜は、少なくともリッジ部26の上面に開口を有するように、リッジ部26の側面、リッジ部36の表面、ストライプメサ40の表面、溝部28,38,48の底面、及び、テラス部29,39,49の表面の上に設けられている。樹脂体は、少なくともリッジ部26の上面に開口を有するように、パッシベーション膜の上に設けられている。したがって、半導体集積素子1においては、少なくとも、リッジ部26の側面、リッジ部36の側面、及びストライプメサ40の側面は樹脂体により埋め込まれている。電極は、パッシベーション膜の開口及び樹脂体の開口を介して、リッジ部26の上面に接合されている。電極は、例えば、半導体レーザ素子部2の活性層204に電流を注入するために用いられる。なお、半導体集積素子1は、半導体光変調素子部4に電圧を印加するための別の電極をさらに備えてもよい。その場合には、ストライプメサ40の上面にもパッシベーション膜と樹脂体とに開口を設け、その開口を介して、その別の電極をストライプメサ40の上面に接合すればよい。なお、リッジ部36の上には、電極を設けない。引き続いて、基部25及びリッジ部26の半導体積層構造200の一例について詳細に説明する。半導体積層構造200は、例えば、半導体基板10の上に順に積層されたバッファ層201、回折格子層202、スペーサ層203、活性層204、クラッド層205、エッチストップ層206、クラッド層207、サイドエッチ層208、キャップ層209、クラッド層210、及びコンタクト層211を含む。特に、活性層204は、基部25に含まれており、半導体基板10の領域111、領域112、及び領域113の上に設けられている。また、電極と接合を成すリッジ部26の上面は、コンタクト層211の表面である。バッファ層201は、第1導電型を有している。バッファ層201は、例えば、InP等のIII-V族化合物半導体からなる。バッファ層201の厚さは、例えば500nm程度である。回折格子層202は、第1導電型を有している。回折格子層202は、例えば、InGaAsP等のIII-V族化合物半導体からなる。回折格子層202の厚さは、例えば80nm程度である。回折格子層202のバンドギャップ波長は、例えば1330nm程度である。スペーサ層203は、第1導電型を有している。スペーサ層203は、例えば、InP等のIII-V族化合物半導体からなる。スペーサ層203の厚さは、例えば100nm程度である。これらの各層201~203がn型の導電型を有する場合には、そのドーパントとして、例えばSi等を用いることができる。また、これらの各層201~203のキャリア濃度は、いずれも、例えば5×1017程度である。活性層204は、例えば、InGaAsP等のIII-V族化合物半導体からなる。活性層204は、例えば、一対のSHC層212の間においてバリア層213とウエル層214とを交互に繰り返し積層してなる多重量子井戸構造を有している。バリア層213及びウエル層214は、例えば、それぞれ7層ずつとすることができる。バリア層213は、例えばInGaAsPからなる。バリア層213のバンドギャップ波長は、例えば1200nm程度である。バリア層213の厚さは、例えば10nm程度である。ウエル層214は、例えばInGaAsPからなる。ウエル層214の圧縮歪みは、例えば1程度である。ウエル層214の厚さは、例えば5nm程度である。SHC層212は、例えばInGaAsPからなる。SHC層212のバンドギャップ波長は、例えば1150nm程度である。SHC層の厚さは、例えば、50nm程度である。活性層204の合計厚さは、例えば225nm程度である。このようにして構成される活性層204のPL波長は、例えば1550nm程度である。クラッド層205は、第1導電型と異なる第2導電型例えばp型を有している。クラッド層205は、例えば、InP等のIII-V族化合物半導体からなる。クラッド層205の厚さは、例えば60nm程度である。エッチストップ層206は、第2導電型を有している。エッチストップ層206は、例えば、InGaAsP等のIII-V族化合物半導体からなる。エッチストップ層206の厚さは、例えば10nm程度である。エッチストップ層206のバンドギャップ波長は、例えば1100nm程度である。クラッド層207は、第2導電型を有している。クラッド層207は、例えば、InP等のIII-V族化合物半導体からなる。クラッド層207の厚さは、例えば460nm程度である。サイドエッチ層208は、第2導電型を有している。サイドエッチ層208は、例えば、InGaAsP等のIII-V族化合物半導体からなる。サイドエッチ層208の厚さは、例えば20nm程度である。サイドエッチ層208のバンドギャップ波長は、例えば1150nm程度である。キャップ層209は、第2導電型を有している。キャップ層209は、例えばInP等のIII-V族化合物半導体からなる。キャップ層209の厚さは、例えば20nm程度である。これらの各層205~209がp型の導電型を有する場合、そのドーパントとしては、例えばZnを用いることができる。また、これらの各層205~209のキャリア濃度は、いずれも、例えば、5×1017程度である。クラッド層210は、第2導電型を有している。クラッド層210は、例えばInP等のIII-V族化合物半導体からなる。クラッド層210の厚さは、例えば1200nm程度である。クラッド層210のキャリア濃度は、例えば、1×1018程度である。コンタクト層211は、第2導電型を有している。コンタクト層211は、例えば、InGaAs等のIII-V族化合物半導体からなる。コンタクト層211の厚さは、例えば100nm程度である。コンタクト層211のキャリア濃度は、例えば、1.5×1019程度である。これらの各半導体層210,211がp型の導電型を有する場合、そのドーパントとしては、例えばZnを用いることができる。引き続いて、ストライプメサ40の半導体積層構造400の一例について詳細に説明する。半導体積層構造400は、例えば、半導体基板10の上に順に積層されたバッファ層401、コア層404、クラッド層405、エッチストップ層406、クラッド層407、クラッド層408、及びコンタクト層409を含む。バッファ層401は、第1導電型を有する。バッファ層401は、例えば、InP等のIII-V族化合物半導体からなる。バッファ層401の厚さは、例えば50nm程度である。バッファ層401がn型の導電型を有する場合、そのドーパントとしては、例えばSiを用いることができる。コア層404は、III-V族化合物半導体からなる。コア層404は、例えば、バリア層410とウエル層411とを交互に繰り返し積層してなる多重量子井戸構造を有している。バリア層410及びウエル層411は、例えば、それぞれ25層ずつとすることができる。バリア層410は、例えば、InPに格子整合するAlInAs等のIII-V族化合物半導体からなる。バリア層410の厚さは、例えば5nm程度である。ウエル層411は、例えば、InPに格子整合するAlGaInAs等のIII-V族化合物半導体からなる。ウエル層411のバンドギャップ波長は、例えば1480nm程度である。ウエル層411の厚さは、例えば10nm程度である。したがって、コア層404の厚さは、例えば380nm程度である。このように構成されるコア層404は、上述したように、半導体導波部3のコア層304と一体に形成され、光学的に結合されている。クラッド層405は、第2導電型を有する。クラッド層405は、例えば、InP等のIII-V族化合物半導体からなる。クラッド層405の厚さは、例えば35nm程度である。エッチストップ層406は、第2導電型を有する。エッチストップ層406は、例えば、InGaAsP等のIII-V族化合物半導体からなる。エッチストップ層406の厚さは、例えば10nm程度である。エッチストップ層406のバンドギャップ波長は、例えば1100nm程度である。クラッド層407は、第2導電型を有する。クラッド層407は、例えば、InP等のIII-V族化合物半導体からなる。クラッド層407の厚さは、その表面が半導体積層構造200のキャップ層209の表面と略同一面となるように制御される。これらの各半導体層405~407のキャリア濃度は、例えば、5×1017程度である。また、これらの各半導体層405~407がp型の導電型を有する場合、そのドーパントとしては、例えばZnを用いることができる。クラッド層408及びコンタクト層409のぞれぞれは、半導体積層構造200のクラッド層210及びコンタクト層211のそれぞれと一体に形成されており、同一の構成を有する。ここで、上述したように、半導体導波部3の基部35及びリッジ部36の半導体積層構造は、半導体積層構造400と一体に形成されており、同一の構成を有している。ただし、基部35及びリッジ部36の半導体積層構造は、その上面に電極を設けないことから、コンタクト層409を有していなくてもよい。引き続いて、以上のように構成される半導体集積素子1を製造する方法について、図4~図20を参照して詳細に説明する。図4~図20は、半導体集積素子1を製造する方法の主要な工程を示す図である。図4に示されるように、この方法においては、まず、半導体基板10のための半導体基板10Aを用意する工程S101。半導体基板10Aは、主面10sを有している。半導体基板10Aは、所定の方向ここではx軸の方向に沿って順に配列された第1の部分11A、第2の部分12A、及び第3の部分13Aを含む。第1の部分11Aは、所定の方向に交差する方向ここではz軸の方向に順に配列された領域111、領域112、及び領域113と、z軸の方向においてこれらの領域111~113の両側に配置された領域114とを含む。第2の部分12Aは、z軸の方向に順に配列された領域124、領域125、及び領域126と、z軸の方向においてこれらの領域124~126の両側に配置された領域127とを含む。続いて、図5に示されるように、半導体レーザ素子部2の半導体積層構造200のための半導体積層200Aを、半導体基板10Aの主面10sの上に設ける工程S102。半導体積層200Aは、クラッド層210及びコンタクト層211を含まない点以外は、半導体積層構造200と同様の積層構造を有する。したがって、半導体積層200Aは、例えば、有機金属気相成長法によって、各半導体層201~209を、この順で半導体基板10Aの主面10sの上に成長することにより設けられる。ただし、回折格子層202は、例えば、InGaAsP等のIII-V族化合物半導体からなる半導体層をバッファ層201の上に80nm程度成長した後に、例えば干渉露光を用いたリソグラフィプロセスにより、周期的な凹凸構造をその半導体層に設けることによって形成される。続いて、図6及び図7に示されるように、半導体積層200Aの上面200sの一部の上にマスク50を設ける工程S103。ここでの半導体積層200Aの上面200sは、キャップ層209の表面である。マスク50は、例えば矩形状を呈している。x軸の方向におけるマスク50の一方のエッジ50aは、第1の部分11Aのエッジ11aの上に位置している。x軸方向におけるマスク50の他方のエッジ50bは、少なくとも第2の部分12Aと第3の部分13Aとの境界B23よりも第1の部分11A側に位置している。z軸方向についてのマスク50の幅W50は、後に溝部28及びリッジ部26となる部分の幅すなわち領域111~113の幅W28よりも広い。マスク50は、例えば、シリコン酸化物例えばSiO2により構成することができる。マスク50は、例えば、化学気相成長法及びリソグラフィにより形成することができる。続いて、図8に示されるように、マスク50を用いて半導体積層200Aをエッチングし、半導体積層250を形成する工程S104。このエッチングは、半導体基板10Aの主面10sに到達するまで行われる。このエッチングの一例について、詳細に説明する。まず、塩酸酢酸系のエッチャントを用いて、キャップ層209をエッチングする。続いて、硫酸過水系のエッチャントを用いて、サイドエッチ層208をエッチングする。このとき、図9に示されるように、サイドエッチ層208にサイドエッチをいれて、ひさし部P2を設ける。なお、図9は、図10のIX-IX線に沿った模式的な断面図である。続いて、臭化水素を含むエッチャントを用いて、クラッド層207をエッチングする。これにより、例えばInPの111面が露出する。続いて、硫酸過水系のエッチャントを用いて、エッチストップ層206をエッチングする。このときにも、エッチストップ層206にサイドエッチをいれて、ひさし部P3を設ける。その後、臭化水素を含むエッチャントを用いたクラッド層205のエッチング、塩酸過水系のエッチャントを用いた活性層204のエッチング、臭化水素を含むエッチャントを用いたスペーサ層203のエッチング、及び、塩酸過水系のエッチャントを用いた回折格子層202のエッチングを順に実施する。続く工程では、図10及び図11に示されるように、上記工程S104で露出した半導体基板10Aの主面10sの上に、半導体積層構造400のための半導体積層400Aを設ける工程S105。半導体積層400Aは、クラッド層408及びコンタクト層409を有さない点以外は、半導体積層構造400と同様の積層構造を有する。したがって、半導体積層400Aは、マスク50を選択成長マスクとして用いて、例えば有機金属気相成長法により、各半導体層401,404,405,406,407を半導体基板10Aの主面10sの上に順に再成長することにより設けられる。なお、図11は、図10のXI-XI線に沿った模式的な断面図である。この工程S105により、半導体積層250の各半導体層に半導体積層400Aの各半導体層が接合される。特に、半導体積層400Aのコア層404が、半導体積層250の活性層204にバットジョイント接合される。このため、そのバットジョイント接合部において、異常成長部分P1が生じる場合がある。この異常成長部分P1は、ひさし部P3の下部に入り込むように、ひさし部P3により規定される。なお、この工程S105においては、クラッド層407の再成長厚さを調整して、クラッド層407の上面と半導体積層250のキャップ層209の上面とを略同一面となるようにする。クラッド層407の再成長厚さは、例えば、ひさし部P2により規定される。続いて、図12に示されるように、マスク50を除去する工程S106。マスク50の除去には、例えばフッ酸を用いることができる。この工程S106により、マスク50が除去されて、半導体積層250の上面250s及び半導体積層400Aの上面400sが露出する。半導体積層250の上面250sは、キャップ層209の表面である。半導体積層400Aの上面400sは、クラッド層407の表面である。続いて、図13に示されるように、半導体積層250の上面250s及び半導体積層400Aの上面400sの上に、半導体積層構造200及び半導体積層構造400のための半導体積層500を設ける工程S107。半導体積層500は、半導体積層構造200におけるクラッド層210及びコンタクト層211或いは、半導体積層構造400におけるクラッド層408及びコンタクト層409からなる。したがって、半導体積層500は、例えば、有機金属気相成長法により、半導体積層250の上面250s及び半導体積層400Aの上面400sの上に、各半導体層210,211408,409を順に成長することにより設けられる。続いて、図14及び図15に示されるように、半導体積層500の上面500sの上にマスク60を設ける工程S108。半導体積層500の上面500sは、コンタクト層211或いはコンタクト層409の表面である。マスク60は、例えば、シリコン酸化物例えばSiO2により構成することができる。マスク60は、例えば、化学気相成長法及びリソグラフィにより形成することができる。なお、図15のa部は、図14におけるy軸の方向からの平面図であり、図15のb部は、図15のa部のXV-XV線に沿った模式的な断面図である。マスク60は、第1の部分61、一対の第2の部分62、及び第3の部分63からなる。第1の部分61は、x軸の方向に沿って延在するストライプ状を呈している。第1の部分61は、半導体基板10Aの第1の部分11Aの領域112、及び第2の部分12Aの領域125の上に配置されており、リッジ部26、及びリッジ部36を規定する。第2の部分62は、x軸の方向に沿って延びるストライプ状を呈している。第2の部分62は、半導体基板10Aの第1の部分11Aの領域114のそれぞれ、及び第2の部分12Aの領域127のそれぞれの上に配置されており、一対のテラス部29のそれぞれ、及びテラス部39のそれぞれを規定する。第3の部分63は、矩形状を呈している。第3の部分63は、半導体基板10Aの第3の部分13Aの上に配置されている。第3の部分63は、第1の部分61と第2の部分62とを互いに接続している。マスク60には、一対の開口部64が設けられている。開口部64は、半導体基板10Aの第1の部分11Aの領域111及び領域113、及び第2の部分12Aの領域124領域126のそれぞれの上に配置されている。開口部64は、x軸の方向に延びるストライプ状を呈している。開口部64は、一対の溝部28のそれぞれ、及び溝部38のそれぞれを規定する。開口部64は、x軸方向におけるマスク60の一方のエッジ60aから第2の部分12Aと第3の部分13Aとの境界B23の上まで延在している。すなわち、開口部64は、バットジョイント接合部が位置する第1の部分11Aと第2の部分12Aとの境界B12を越えて延在している。したがって、半導体積層500の上面500sは、バットジョイント接合部が位置する境界B12の上においてマスク60から露出していると共に、半導体基板10Aの第3の部分13Aの上においてマスク60に覆われている。続いて、図16及び図17に示されるように、マスク60を用いて、半導体積層500、半導体積層400A、及び半導体積層250をエッチングする工程S109。このエッチングにより、半導体基板10Aの第1の部分11A及び第2の部分12Aの上に、基部25,35、リッジ部26,36、溝部28,38、及びテラス部29,39が形成されるすなわち第1の導波路22及び第2の導波路32が形成される。また、半導体基板10Aの第3の部分13Aの上に、半導体積層450,550が形成される。このエッチングは、半導体積層250のエッチストップ層206、及び半導体積層400Aのエッチストップ層406まで選択的に行われる。つまり、このエッチングにおいては、活性層204及びコア層404すなわち第2の導波路32のコア層304はエッチングされない。したがって、基部25が、半導体積層構造200のエッチストップ層206よりも下側の部分を含み、リッジ部26が、半導体積層構造200のエッチストップ層206よりも上側の部分を含む。また、基部35が、半導体積層構造400のエッチストップ層406よりも下側の部分を含み、リッジ部36が、半導体積層構造400のエッチストップ層406よりも上側の部分を含む。続いて、図18及び図19に示されるように、半導体積層550の上面550s等の上にマスク70を設ける工程S110。より具体的には、この工程S110においては、半導体積層550の上面550s、リッジ部26,36の上面、溝部28,38の内面、及びテラス部29,39の上面の上にマスク70を設ける。半導体積層550の上面550sは、コンタクト層211或いはコンタクト層409の表面である。マスク70は、例えば、シリコン酸化物例えばSiO2により構成することができる。マスク70は、例えば、化学気相成長法及びリソグラフィにより形成することができる。マスク70は、第1の部分71、一対の第2の部分72、及び第3の部分73からなる。第1の部分71は、x軸の方向に沿って延びるストライプ状を呈している。第1の部分71は、半導体基板10Aの第3の部分13Aにおける領域125に対応する部分の上に配置されている。第1の部分71は、ストライプメサ40を規定する。第2の部分72は、x軸の方向に沿って延在するストライプ状を呈している。第2の部分72は、半導体基板10Aの第3の部分13Aにおける領域127に対応する部分の上にそれぞれ配置されている。第2の部分72は、テラス部49を規定する。第3の部分73は、半導体基板10Aの第1の部分11A及び第2の部分12Aの上に設けられており、第1の部分71と第2の部分72とを互いに接続している。マスク70には、一対の開口部74が設けられている。開口部74は、半導体基板10Aの第3の部分13Aにおける領域124,126に対応する部分のそれぞれの上に配置されている。開口部74は、x軸の方向に沿って延在するストライプ状を呈している。開口部74は、一対の溝部48のそれぞれを規定する。開口部74は、半導体基板10Aの第3の部分13Aの上において、第2の部分12Aと第3の部分13Aとの境界B23まで延在している。続いて、図20に示されるように、マスク70を用いて半導体積層550,450をエッチングする工程S111。このエッチングにより、半導体積層550,450から、ストライプメサ40、溝部48、及びテラス部49が形成されるすなわち、第3の導波路42が形成される。また、半導体基板10Aの一部がエッチングされて、凹部13a及び凸部13bを含む半導体基板10が形成される。そして、マスク70を除去した後に、上述したパッシベーション膜、樹脂体、及び電極を設けることにより、図2及び図3に示された構成の半導体集積素子1を得る。以上説明したように、半導体集積素子1は、半導体レーザ素子部2と、半導体光変調素子部4とを備えている。半導体レーザ素子部2は、活性層204を含む基部25と、その基部25の上に設けられたリッジ部26とを有する第1の導波路22を備えている。半導体集積素子1においては、第1の導波路22として、リッジ導波路を採用している。このため、この半導体レーザ素子部2においては、リッジ部26の幅W26で規定される活性層204の発光領域が、活性層204の側面基部25の側面に露出しない。よって、半導体集積素子1によれば、当該発光領域の劣化に起因する発光特性の低下を抑制し、半導体レーザ素子部2の特性を確保することが可能となる。また、半導体集積素子1においては、半導体光変調素子部4は、コア層404を含むストライプメサ40を有する第3の導波路42を備えている。半導体集積素子1においては、その第4の導波路42として、ハイメサ導波路を採用している。このため、ストライプメサ40のメサ幅W40を制御してコア層404の幅を調整することにより、単一モードの光を好適に導波させることが可能となる。よって、半導体集積素子1によれば、半導体光変調素子部4における特性を確保することが可能となる。また、半導体集積素子1においては、半導体レーザ素子部2の第1の導波路22と半導体光変調素子部4の第3の導波路42との間に、半導体導波部3の第2の導波路32が設けられている。第2の導波路32は、コア層304を含む基部35と、基部35の上に設けられたリッジ部36とを有している。つまり、半導体導波部3の導波路として、リッジ導波路を採用している。また、半導体導波部3のコア層304が、半導体光変調素子部4のコア層404と一体に形成されると共に、半導体レーザ素子部2の活性層204にバットジョイント接合されている。つまり、この半導体集積素子1においては、バットジョイント接合部が、ハイメサ導波路側でなく、リッジ導波路側に設けられている。したがって、バットジョイント接合部が比較的幅広となるので、半導体レーザ素子部2からの光が、比較的拡散した状態でバットジョイント接合部を通過することとなる。このため、バットジョイント接合部での光の反射が低減されるので、反射光が半導体レーザ素子部2に戻ることに起因した信頼性の低下を抑制することが可能となる。以上の実施形態は、本発明に係る半導体集積素子の一実施形態を説明したものである。よって、本発明に係る半導体集積素子は、上述した半導体集積素子1に限定されるものではない。本発明に係る半導体集積素子は、特許請求の範囲に示された各請求項の要旨を変更しない範囲において、半導体集積素子1を任意に変形したものとすることができる。例えば、半導体集積素子1は、図21のa部に示される態様とすることができる。図21のa部に示されるように、この半導体集積素子1においては、リッジ部26の幅W26は、x軸の方向に沿って第1の幅で略一定である。また、ストライプメサ40のメサ幅W40は、第1の幅よりも狭い第2の幅でx軸の方向に沿って略一定である。これに対して、リッジ部36は、その幅が変化する領域を含む。すなわち、リッジ部36は、一端36aを含む第1のリッジ領域36cと、他端36bを含む第2のリッジ領域36dとからなる。第1のリッジ領域36cの幅W36cは、x軸の方向に沿って第1の幅で略一定である。第2のリッジ領域36dの幅W36dは、第1の幅から第2の幅までx軸の方向に沿って徐々に狭まっている。このような半導体集積素子1においては、この第2のリッジ領域36dが、モード整合部として機能する。このため、この半導体集積素子1によれば、半導体レーザ素子部2と半導体光変調素子部4との間におけるモードの不整合を抑制することができる。或いは、半導体集積素子1は、図21のb部に示される態様とすることができる。この半導体集積素子1においては、図21のb部に示されるように、リッジ部26の幅W26は、x軸の方向に沿って第1の幅で略一定である。リッジ部36は、一端36aを含む第1のリッジ領域36cと、他端36bを含む第2のリッジ領域36dとからなる。第1のリッジ領域36cの幅W36cは、x軸の方向に沿って第1の幅で略一定である。第2のリッジ領域36dの幅W36dは、第1の幅から第2の幅までx軸の方向に沿って徐々に狭まっている。また、ストライプメサ40は、リッジ部36の他端36bに接続された第1のメサ領域40cと、第1のメサ領域40cから延びる第2のメサ領域40dとからなる。第1のメサ領域40cのメサ幅W40cは、第2の幅から第3の幅までx軸の方向に沿って徐々に狭まっている。第2のメサ領域40dのメサ幅W40dは、x軸の方向に沿って第3の幅で略一定である。このような半導体集積素子1においては、第2のリッジ領域36dと第1のメサ領域40cとが、モード整合部として機能する。このため、この半導体集積素子1によっても、半導体レーザ素子部2と半導体光変調素子部4との間におけるモードの不整合を抑制することができる。"