"解像度を変換する解像度変換装置であって、入力された画像データを格納するラインバッファと、前記ラインバッファに格納された画素データを含む計3画素を参照して垂直方向の補間画素を生成する際、前記補間画素の上2画素と下1画素を参照する補間と前記補間画素の上1画素と下2画素を参照する補間とをフレーム毎に切り替える演算部と、を備えることを特徴とする解像度変換装置。前記演算部は、Lagrange補間を用いてPi2とPi3との間の補間画素Poを生成する際、Pi1,Pi2,Pi3を参照するLagrange補間を式4に基づいて行い、Pi2,Pi3,Pi4を参照するLagrange補間を式5に基づいて行うことを特徴とする請求項1記載の解像度変換装置。更に、前記演算部により生成された補間画素を用いて水平方向の補間処理を行う水平方向拡大/縮小部を備えることを特徴とする請求項1又は2記載の解像度変換装置。解像度を変換する解像度変換方法であって、入力された画像データをラインバッファに格納するステップと、前記ラインバッファに格納された画素データを含む計3画素を参照して垂直方向の補間画素を生成する際、前記補間画素の上2画素と下1画素を参照する補間と前記補間画素の上1画素と下2画素を参照する補間とをフレーム毎に切り替えるステップと、を備えることを特徴とする解像度変換方法。特許文献1では、入力画像のデータをRGBから例えばYCbCrに変換し、間引きすることで、メモリに格納するデータを削減していた。その変換式を以下の式3に示す。Yは輝度信号を表し、Cb、Crは色差信号を表す。輝度信号Yと1画素毎にB-Y信号かR-Y信号をラインメモリに格納することで、メモリに格納する色差信号を半分としている。しかしながら、この方法によると、色差信号が2画素に1度間引きされるため、間引かれた分の情報が欠落してしまう。そのため、画素間を滑らかな曲線で補間できたとしても、画質の劣化を引き起こしてしまう可能性がある。また、RGBからYCbCrに変換する回路だけではなく、出力時にYCbCrからRGBに変換する回路が必要となり、回路量が増えてしまう。本発明は前記課題を解決するためになされたものであり、その目的は、メモリ容量を削減しながら画質の劣化を抑えることのできる解像度変換装置及び解像度変換方法を提供することである。前記課題を解決するために、本発明の実施形態に係る解像度変換装置は、入力された画像データを格納するラインバッファと、前記ラインバッファに格納された画素データを含む計3画素を参照して垂直方向の補間画素を生成する際、前記補間画素の上2画素と下1画素を参照する補間上側の補間と前記補間画素の上1画素と下2画素を参照する補間下側の補間とをフレーム毎に切り替える演算部とを備えることを特徴とする。前記解像度変換装置において、前記演算部は、Lagrange補間を用いてPi2とPi3との間の補間画素Poを生成する際、Pi1,Pi2,Pi3を参照するLagrange補間上側のLagrange補間を式4に基づいて行い、Pi2,Pi3,Pi4を参照するLagrange補間下側のLagrange補間を式5に基づいて行ってもよい。前記解像度変換装置において、更に、前記演算部により生成された補間画素を用いて水平方向の補間処理を行う水平方向拡大/縮小部を備えてもよい。前記課題を解決するために、本発明の実施形態に係る解像度変換方法は、入力された画像データをラインバッファに格納するステップと、前記ラインバッファに格納された画素データを含む計3画素を参照して垂直方向の補間画素を生成する際、前記補間画素の上2画素と下1画素を参照する補間と前記補間画素の上1画素と下2画素を参照する補間とをフレーム毎に切り替えるステップとを備えることを特徴とする。本発明では、補間画素の上2画素と下1画素を参照する補間と補間画素の上1画素と下2画素を参照する補間とをフレーム毎に切り替えるようにしている。そのため、メモリ容量を削減しながら画質の劣化を抑えることのできる解像度変換装置及び解像度変換方法を提供することが可能である。以下、本発明の実施形態について図面を参照して詳細に説明する。図1は、本発明の実施形態における解像度変換回路200の構成図である。この解像度変換回路200は、解像度を変換する解像度変換装置の一例であって、図1に示すように、ラインバッファ202,203と、カウンタ204と、読み出し制御回路205と、重み係数生成回路206,207と、3画素畳み込み演算回路208と、水平方向拡大/縮小回路209とを備えている。以下、解像度変換回路200に入力される画像データを入力画像201、解像度変換回路200から出力される画像データを出力画像210という場合がある。ラインバッファ202,203は、入力画像201を格納するメモリである。カウンタ204は、入力画像201のフレームの数をカウントする。読み出し制御回路205は、カウンタ204のカウント結果に基づいて、ラインバッファ202,203から画素データを読み出すタイミングすなわち、3画素畳み込み演算回路208に画素データを供給するタイミングを制御する。重み係数生成回路206,207は、3画素畳み込み演算回路208で用いる重み係数を生成する。3画素畳み込み演算回路208は、重み係数生成回路206,207により生成された重み係数を用いて3画素畳み込み演算を行い、垂直方向の補間画素を生成する。水平方向拡大/縮小回路209は、3画素畳み込み演算回路208により生成された補間画素を用いて水平方向の補間処理を行う。本発明に至るまでの考え方について説明する。従来技術に記述した通り、滑らかな曲線で補間したい場合、画素の上下2画素ずつ参照する必要がある。この参照画素を3画素に削減した場合、図2に示すように、Pi2とPi3との間の補間画素Poを求めるには、参照画素としてPi1,Pi2,Pi3を使用する場合とPi2,Pi3,Pi4を使用する場合の2通りある。この2通りの補間についてLagrange補間を用いて説明する。Lagrange補間は、3画素を参照して補間する方法の1つである。以下、参照画素としてPi1,Pi2,Pi3を使用する場合のLagrange補間を上側のLagrange補間と呼ぶ。また、参照画素としてPi2,Pi3,Pi4を使用する場合のLagrange補間を下側のLagrange補間と呼ぶ。上側のLagrange補間と下側のLagrange補間の式を式4,式5に示す。式4、式5を用いた場合のグラフを図3~図5に示す。縦軸は画素値を示し、横軸は垂直方向の座標を示している。まず、上側のLagrange補間によると、図3に示すように、垂直方向座標2~5の間は滑らかな曲線になるが、垂直方向座標0~1の間は直線になっている。また、垂直方向座標1~2の間は滑らかな曲線になるが、垂直方向座標0~1と1~2の接続が滑らかではなく、1~2と2~3の接続が滑らかではない。次に、下側のLagrange補間によると、図4に示すように、垂直方向座標0~3の間は滑らかな曲線になるが、垂直方向座標4~5の間は直線になっている。また、垂直方向座標3~4の間は滑らかな曲線になるが、垂直方向座標2~3と3~4の接続が滑らかではなく、3~4と4~5の接続が滑らかでない。このように、3画素を参照して補間する場合は、どちらかに偏りが生じてしまうことがある。ところで、人間の目の時間分解能は50ms~100msと言われ、一般的に、モニタ上でチラつきフリッカーを感じる垂直同期周波数は60Hz以下であるとされ、70Hz~80Hz以上であるとほとんど気にならないとされているフリッカーフリー。つまり、フリッカーフリーのスピードで表示した場合、フレーム間の違いを目で追従できない。そこで、本実施形態では、入力画像201の各フレームの時間間隔が目で追従できないほど短い場合は、上側のLagrange補間と下側のLagrange補間をフレーム毎に切り替えるようにしている。これにより、図5に示すように、両者が混じり合い、滑らかにかつ両端のエッジの補間曲線が左右対称となる。以下、図6を用いて、解像度変換回路200の構成をその動作とともに説明する。まず、解像度変換回路200に入力された画像データ201はラインバッファ202に供給され、ラインバッファ202に溜められた画像データはラインバッファ203に供給されるステップS1。この時、カウンタ204はフレームの数をカウントしステップS2、そのカウント結果現フレームが奇数であるか偶数であるかを示す信号を読み出し制御回路205、重み係数生成回路206,207、3画素畳み込み演算回路208に供給する。読み出し制御回路205は、対象となる3ライン分のうち2ライン分の画素データがラインバッファに溜まったら、入力画像201とラインバッファ202,203から同時に3画素分の画素データを3画素畳み込み演算回路208に供給する。具体的には、現フレームが奇数の場合は上側の3画素Pi1,Pi2,Pi3を、現フレームが偶数の場合は下側の3画素Pi2,Pi3,Pi4を3画素畳み込み演算回路208に供給するようになっている。それと同時に、現フレームが奇数の場合は重み係数生成回路206が重み係数wodd1,wodd2,wodd3を生成して3画素畳み込み演算回路208に供給する。一方、現フレームが偶数の場合は重み係数生成回路207が重み係数weven1,weven2,weven3を生成して3画素畳み込み演算回路208に供給する。3画素畳み込み演算回路208は、上側の3画素Pi1,Pi2,Pi3が供給された場合、すなわち現フレームが奇数の場合は、式4を用いて補間画素Poを生成し、生成した補間画素Poを水平方向拡大/縮小回路209に供給するステップS3→S4。一方、下側の3画素Pi2,Pi3,Pi4が供給された場合、すなわち現フレームが偶数の場合は、式5を用いて補間画素Poを生成し、生成した補間画素Poを水平方向拡大/縮小回路209に供給するステップS3→S5。水平方向拡大/縮小回路209は、水平方向の補間処理を行うことで解像度変換を行って画像データ210を出力するステップS6。以降も、上側のLagrange補間と下側のLagrange補間とをフレーム毎に切り替える処理を繰り返す。以上のように、本発明の実施形態における解像度変換回路200によれば、メモリ容量を削減しながら画質の劣化を抑えることができる。すなわち、参照画素を4画素から3画素に削減しているため、メモリ容量を削減することが可能である。また、このように参照画素を削減しても、上側のLagrange補間と下側のLagrange補間とをフレーム毎に切り替えるようにしているため、画質の劣化を抑えることが可能である。しかも、特許文献1のように入力データの変換を行わないので、回路量が増加するという問題も生じない。その結果、コストダウンを図ることが可能である。なお、解像度変換では、入力時と出力時のクロック周波数が異なる場合、周波数差を吸収するためにラインバッファが1ライン以上必要となる。そのため、例えばバイキュービック補間では、図10のラインバッファが4ラインとなってしまう。このような場合でも、本発明によれば、図7に示すように、3ラインのラインバッファ302,303,304で対応することが可能である。また、本発明は、解像度変換回路装置200として実現することができるだけでなく、このような解像度変換回路200が備える特徴的な処理部をステップとする解像度変換方法として実現したり、それらのステップをコンピュータに実行させるプログラムとして実現したりすることもできる。このようなプログラムは、CD-ROM等の記録媒体やインターネット等の伝送媒体を介して配信することができるのはいうまでもない。"