バッテリー電力経路管理回路であって、バッテリー入力ノードと出力ノードとの間に接続される第1のスイッチ、充電器入力ノードと前記出力ノードとの間に接続される第2のスイッチ、及び前記バッテリー入力ノード上の電圧が前記充電器入力ノード上の電圧より大きいとき、前記バッテリー入力ノードを前記出力ノードに接続するように、及び前記充電器入力ノード上の前記電圧が前記バッテリー入力ノード上の前記電圧より大きいとき、前記充電器入力ノードを前記出力ノードに接続するように、前記第1及び第2のスイッチを制御するように接続される制御回路、を含み、前記制御回路が、約ゼロボルトまで達するバッテリー電圧範囲にわたって、前記バッテリー入力ノードに接続されるバッテリーの充電及び保護を可能にするように前記第1及び第2のスイッチを制御するように構成される、回路。請求項1に記載の回路であって、前記第1及び第2のスイッチが第1及び第2のMOSトランジスタである、回路。請求項2に記載の回路であって、前記第1及び第2のMOSトランジスタのそれぞれのゲートを制御するための回路要素を更に含み、前記充電器入力ノード上の電圧がない場合、前記バッテリーが前記MOSトランジスタの1つにより前記出力ノードに接続される、回路。請求項3に記載の回路であって、前記充電器入力ノード及び前記バッテリー入力ノードに印加される電圧に従って、前記第1及び第2のMOSトランジスタのそれぞれのバックゲートを制御するための回路要素を更に含む、回路。請求項4に記載の回路であって、前記それぞれのバックゲートを制御するための前記回路要素が、前記バッテリー入力ノード上の前記電圧が前記出力ノード上の電圧より大きい場合に、前記バッテリー入力ノード上の電圧を前記第1のMOSトランジスタの前記バックゲートに印加するための回路要素、及び前記充電器入力ノード上の前記電圧が前記出力ノード上の電圧より大きい場合に、前記充電器入力ノード上の電圧を前記第2のMOSトランジスタの前記バックゲートに印加するための回路要素、を含む、回路。請求項1に記載の回路であって、前記バッテリー入力ノード上の前記電圧が所定の閾値を下回り、且つ、充電器の存在が前記制御回路により検出される場合、前記制御回路が前記充電器入力ノードから前記出力ノードへの電力経路を確立する、及び前記バッテリー入力ノード上の前記電圧が前記所定の閾値を下回り、且つ、充電器の存在が検出されない場合、前記制御回路が前記バッテリー入力上の全ての負荷をディスエーブルする、回路。請求項1に記載の回路であって、前記充電器入力ノード上の電圧が前記バッテリー入力ノード上の電圧より大きいとき、前記充電器入力ノードを前記バッテリー入力ノードに接続するための回路要素を更に含む、回路。バッテリー電力経路管理回路であって、バッテリー入力ノード上の電圧が充電器入力ノード上の電圧より大きいとき、前記バッテリー入力ノードと出力ノードとの間の第1の電力経路を確立するため、及び前記充電器入力ノード上の前記電圧が前記バッテリー入力ノード上の電圧より大きいとき、前記充電器入力ノードと前記出力ノードとの間の第2の電力経路を確立するための制御回路、を含み、前記制御回路が、約ゼロボルトまで達するバッテリー電圧範囲にわたって、前記バッテリー入力ノードに接続されるバッテリーの充電及び保護を可能にするように、電力を前記出力ノードへ提供するように前記第2の電力経路を制御するように構成される、回路。請求項8に記載の回路であって、前記第1の電力経路が第1のPMOSトランジスタスイッチを含み、前記第2の電力経路が第2のPMOSトランジスタスイッチを含む、回路請求項9に記載の回路であって、前記制御回路が、前記第1及び第2のPMOSトランジスタスイッチのそれぞれのゲートを制御するための回路要素を含み、前記充電器入力ノード上の電圧がない場合、前記バッテリーが前記第1のPMOSトランジスタスイッチにより前記出力ノードに接続される、回路。請求項9に記載の回路であって、前記バッテリー入力ノード及び前記充電器入力ノードに印加される電圧に従って前記第1及び第2のPMOSトランジスタスイッチのそれぞれのバックゲートを制御するための回路要素、前記バッテリー入力ノード上の前記電圧が前記出力ノード上の電圧より大きい場合、前記バッテリー入力ノード上の電圧を前記第1のPMOSトランジスタスイッチの前記バックゲートに印加するための回路要素、及び前記充電器入力ノード上の前記電圧が前記出力ノード上の電圧より大きい場合、前記充電器入力ノード上の電圧を前記第2のPMOSトランジスタスイッチの前記バックゲートに印加するための回路要素、を含む、回路。請求項8に記載の回路であって、前記充電器入力ノード上の電圧が前記バッテリー入力ノード上の電圧より大きいとき、前記充電器入力ノードを前記バッテリー入力ノードに接続するための回路要素を更に含む、回路。請求項8に記載の回路であって、減退発生の事象において電圧を前記出力ノードに提供する電圧ストレージデバイスを更に含む、回路。バッテリー入力ノード、充電器入力ノード、及び出力ノード間の電力経路を制御するための方法であって、前記バッテリー入力ノード上の電圧が前記充電器入力ノード上の電圧より大きいとき、前記バッテリー入力ノードと前記出力ノードとの間に第1の電力経路を確立すること、及び前記充電器入力ノードに接続された充電器が、約ゼロボルトまで達するバッテリー電圧範囲にわたって、電力を前記出力ノードに提供できるように、前記充電器入力ノードと前記出力ノードとの間に第2の電力経路を確立すること、を含む、方法。請求項14に記載の方法であって、前記第1の電力経路を確立することが、前記バッテリー入力ノードと前記出力ノードとの間に第1の低抵抗スイッチを提供することを含み、前記第2の電力経路を確立することが、前記充電器入力ノードと前記出力ノードとの間に第2の低抵抗スイッチを提供することを含む、方法。請求項15に記載の方法であって、前記充電器入力ノード上の前記電圧が前記バッテリー入力ノード上の前記電圧より大きいとき、前記充電器入力ノードと前記バッテリー入力ノードとの間に第3の電力経路を確立することを更に含む、方法。ここで更に参照する図4に、電力経路管理のためのスイッチタイプのMOSFETを用いるための電力経路管理アプローチを示す。図4の電力経路管理回路100は、充電器入力ノード102と回路出力ノードVM104との間に接続される管理回路の充電器側を示す。充電器入力ノード102と回路出力ノード104の間の電流は、スイッチタイプのPチャネルMOSFETPMOSデバイス106により制御される。PMOSデバイス106のバックゲートは、充電器入力ノード102と回路出力ノード104との間に接続される回路108により制御される。回路108は、第1及び第2のPMOSデバイス110及び112を有し、それらのソースがPMOSデバイス106のバックゲートに接続され、それらのドレインがそれぞれ充電器入力ノード102及び回路出力ノード104に接続される。コンパレータ114が、充電器入力ノード102、回路出力ノード104、及びPMOSデバイス112のバックゲートに接続され、充電器入力ノード102上の、例えば充電器103からの、入力電圧PACKPが出力ノード104上の電圧を上回るとき、高出力信号をPMOSデバイス112のゲートに及び低出力信号をPMOSデバイス110のゲートに生成するように構成される。PMOSデバイス106のゲートは回路120により制御され、回路120は、レジスタ122、及び充電器入力ノード102と接地103との間に接続されるNチャネルMOSFETNMOSデバイス124を含む第1の電流経路と、ツェナーダイオード126、及び出力ノード104と接地103との間に接続されるNMOSデバイス128を含む第2の電流経路とで形成される電流ミラーを含む。PMOSデバイス130及び電流源132が、第1の電流経路を通って直列に接続され、PMOSデバイス130のゲートがレジスタ122とNMOSデバイス124のドレインとの間に接続される。キャパシタ134及びレジスタ136が、出力ノード104とPMOSデバイス130のドレインとの間に直列に接続される。PMOSデバイス106のゲートは、PMOSデバイス140のドレインに及びNMOSデバイス142のドレインに接続され、PMOSデバイス146が、NMOSデバイス142のソースとPMOSデバイス130のドレインとの間に接続される。ツェナーダイオード148が、NMOSデバイス142のソースとPMOSデバイス146のドレインとの間のノードから接地103へ接続される。NMOSデバイス142のゲートは、例えば7ボルトの参照電位に接続される。PMOSデバイス150が、PMOSデバイス106のゲートとバックゲートとの間に接続される。PMOSデバイス150のゲートは、選択ラインSELに接続され、PMOSデバイス140のゲートは、反転された選択ラインSELZに接続され、これらは、図示しない選択信号源により制御される。オペレーションにおいて、入力ノード102に接続される電源の電圧PACKPが通常であるが高すぎないとき、スイッチタイプのPMOSデバイス106はオンになる。電源の電圧が何らかの値例えば、内部回路の最大安全動作電圧より高いとき、内部電力がクランプされて、それが内部回路に過度にストレスを与えないようにする。回路100において、MOSデバイスはドレイン拡張され、それらのドレインとソースの間、及びそれらのドレインとゲートの間の高絶対電圧をサポートできるようにする。その場合でも、許容される最大ゲートソース電圧は通常のMOSデバイスと同じままである。PMOSデバイス106、110、及び112は、充電器入力ノード102上の電源電圧PACKPから出力ノード104上の内部電力信号VMまでの電力経路を形成する。PMOSデバイス150、140、及び146、及びNMOSデバイス142は、PMOSデバイス106のゲート電圧を制御するスイッチである。ツェナーダイオード148及び126は、例えば7Vの、比較的高降伏電圧を有する。電力経路がイネーブルされるとき、適切な電圧電位でSEL=1、SELZ=0、及びSEL7V=1である。その後、スイッチタイプのPMOSデバイス106及び140がオンにされ、PMOSデバイス106のゲート上の電圧VG1は、ノードn2と同じ電圧電位を有する。出力ノード104上の出力電圧VMがツェナーダイオード126の降伏電圧より低い場合、NMOSデバイス124及び128のドレインを介する電流はなく、ノードn1が充電器入力ノード102上の入力電圧PACKPまでプルアップされる。PMOSデバイス130がオフであり、n2は、電流源132により接地103までプルダウンされる。PMOSデバイス106のゲートは低にプルされて、充電器入力ノード102と出力ノード104との間の経路をオンにし、出力電圧VMは入力電圧PACKPにほぼ等しい。PMOSデバイス106がスイッチとして用いられるため、そのデバイスサイズは、上述の図3を参照して調整されたデバイスとして用いられたものより小さくし得る。まず、電力経路が選択され、且つ、入力電圧PACKPが低いとき、出力電圧VMはPACKPに従う。PACKP電圧が高くなるにつれて、出力電圧VMは、ツェナーダイオード126が降伏するまで従う。そして、ツェナーダイオード126及びNMOSデバイス128を介する電流が、NMOSデバイス124を介してミラーされて、n1をプルダウンし、n2をプルアップする。その結果、PMOSデバイス106のゲート上の電圧がプルアップされる。その後、出力ノード104上の出力電圧VMは、約Vzd126Vt2の電圧までクランプされ、ここで、Vzd126は、約7Vのツェナーダイオード126上の電圧であり、Vt128はPMOSデバイス128の閾値電圧例えば、0.5Vである。電流ミラーは、出力電圧VMが7V程度まで高くなるまでオンではないため、このアーキテクチャの電力消費は非常に低い例えば、PACKP電圧が40V程度に高いとき、2~3μAである。ツェナーダイオード148は、NMOSデバイス142をそのソースからバックゲートへの破断から保護するために、n4上の電圧をクランプするために用いられる。PMOSデバイス146は、n2上の電圧が高すぎる場合にNMOSデバイス142を保護するためのダイオードとして用いられる。一方、この電力経路が選択されないとき、PMOSデバイス150はオンであり、PMOSデバイス146及びNMOSデバイス142はオフであり、VG1=VB1であり、この経路がディスエーブルされる。そのため、図3の回路よりずっと低い電力消費を有する、図4の電力経路管理回路100は、1ボルト程度の低さからドレイン拡張されたデバイスの最大許容Vds幾つかのBiCMOSプロセスでは40V程度の高さまでの幅広いスイング電源電圧をサポートすることができる。また、電源が高すぎないときPMOSスイッチゲート電圧は0Vであるため、これは、一層小さなデバイスサイズを用いる能力を有する。ここで更に参照する図5は、図4の回路100の電力経路管理方法を用いる例示のアーキテクチャ160を示す。2つのPMOSスイッチ162及び164が、内部バンドギャップ回路ブロックBG168及び低ドロップアウトレギュレータLDO170のためのノード166上の電源VMとして、バッテリー電圧BATか又は入力電圧PACKPのいずれかを選択するために用いられる。バッテリー電圧はバッテリーセル172及び174により供給され、一対のオフチップMOSFET176及び178が、制御回路要素180及び181により制御される。バッテリー174とPACKN電圧などの参照電位177との間に、感知レジスタ182が接続される。監視及び保護回路178が低ドロップアウトレギュレータ170の電圧を監視する。幾つかの用途では、短絡回路事象が起こり、且つ、入力電圧PACKP及びバッテリー電圧BATの両方が数ミリ秒の間非常に低く下がるとき、システムが保護に干渉することなく又は保護を損なうことなく耐えることが必要とされる。短絡回路は、例えば、キーチェーン短絡又は電力減退により生じ得る。そのため、システムの存続を確保するため、電圧ストレージ能力が外部キャパシタ184及び186により含まれる。キャパシタ184は、減退状態において支援し、PACKP又はBATが7Vより高いとき、PACKPからVMへ又はBATからVMへのいずれかの電力経路の安定性を維持する。キャパシタ186は、低ドロップアウトレギュレータ170の安定性を維持するが、更に、PMOSデバイス162及び164の両方がオフであり、且つ、バッテリー電圧BAT及び入力電圧PACKPの両方が0V程度の低さまで下がるとき、出力ノード166に電力を提供するための幾らかの電荷をストアする。ここで更に参照する図6の回路190において、制御回路だけでなくPMOSスイッチが例示される。回路190は、図4を参照して上述した回路100と同様の構造の2つのセクション100及び100’を有し、電圧入力側の部品に対応するバッテリー入力側の部品がダッシュ’で示されている。電圧入力セクションは図の右側に見られることにも留意されたい。バッテリー入力セクション100’では、バッテリー良好検出器195が、バッテリー入力ノード102’上のバッテリー電圧がパワーオンリセット閾値電圧PORthより大きいかどうか判定し、電圧入力セクション100では、充電器存在検出器197が、充電器電圧が充電器入力ノード102上に存在するかどうかを判定する。バッテリー良好検出器195及び充電器存在検出器197の両方からの出力は優先順位判定及びレベルシフタ回路199に接続される。オペレーションにおいて、制御ロジックは次の通りである:1バッテリー入力ノード102’上のバッテリー電圧BATが低く、ノード102上の入力電圧PACKPが高い場合、PMOSデバイス106’がオフになり、PMOSデバイス106がオンになる。これは、ゼロボルトバッテリーをウェークアップ及びプリチャージするためによい。入力電圧PACKPは内部回路ブロックの全てに電力供給する。2バッテリー電圧BATが、全ての内部ブロックがバッテリー電圧BATにより適切に電力供給され得る何らかの特定された値Vbat1より高いとき、PMOSデバイス106’がオンであり、PMOSデバイス106がオフである。3外部FETがオンである、キーチェーン短絡又は減退事象では、短い時間期間の間、入力電圧PACKPが接地又はPACKNに短絡され、PMOSデバイス106’及びPMOSデバイス106が両方オフであり、内部回路がキャパシタ134及び134’により電力供給されるようにする。キャパシタ134及び134’は、この事象の間、低ドロップアウトレギュレータ出力電圧が、監視及び保護回路の最小動作電圧を下回らないように選択される。制御回路100及び100’は、バッテリー電圧BAT及び入力電圧PACKPを入力として用い、PMOSデバイス106及び106’上のゲート及びバックゲート電圧を生成するように機能する。異なるバッテリーモード間のスムーズな移行のため、回路190は、充電器存在検出器197及びバッテリー良好検出器195を用いる。一方、コンパレータ114’は、PMOSスイッチ110’及び112’をオン及びオフにする信号を生成して、PMOSデバイス106’のバックゲートを、ノード104上のバッテリー電圧BAT及び出力電圧VMの最大値にする。同様にコンパレータ114は、スイッチ110及び112をオン及びオフにする信号を生成して、PMOSデバイス106のバックゲート電圧を、ノード104上の入力電圧PACKP及び出力電圧VMの最大値にする。どの電力経路が用いられるかの選択は、優先度判定及びレベルシフタ199、充電器存在検出器197、及びバッテリー良好検出器195によって決定される。一実施例において、例えば、バッテリー良好検出器195が、バッテリー電圧BATがパワーオンリセット閾値PORth例えば、約2ボルトより高いと判定する場合、バッテリーは、入力電圧PACKPより高い優先度を有し、バッテリー入力ノード102’から出力ノード104への電力経路が確立される。バッテリーが低すぎる例えば、PORthより低い場合に、充電器の存在が検出される場合、充電器入力ノード102上の入力電圧PACKPから出力ノード104への電力経路が確立される。一方、充電器の存在が検出されない場合、制御回路100’は、バッテリー入力ノード102’に接続されるバッテリーが、パワーオンリセット閾値PORthまで、出力ノード104に電力を提供できるように、スイッチトランジスタの制御を継続するよう動作する。上述のデュアル電力経路管理アーキテクチャは更に、ここで更に参照する図7の回路160’に示すように、大型のキャパシタ184及び186を出力ノード166及び低ドロップアウトレギュレータ170の出力に配することにより、瞬時減退又はキーチェーン短絡事象をサポートすることもできる。電圧入力ノードを一時的に接地に接続し得るスイッチ200で示す、減退事象又はキーチェーン短絡事象の間、ノード166VMでの内部電圧がキャパシタ184により保たれるように、PMOSデバイス162及び164はいずれもオフである。低ドロップアウトレギュレータ170に接続されるキャパシタ186も、その電圧を保ち得る。減退事象が起こるとき、システムは、低ドロップアウトレギュレータ170の電圧があまりに速く下がらないようにするため、低ドロップアウトレギュレータ170上の何らかの負荷をパワーダウンさせることができる。ここで更に参照する図8は、入力電圧PACKP及びバッテリー電圧BATが、5ms減退事象により短絡されるときの例示のシミュレーションを示す。曲線250は、低ドロップアウトレギュレータ170からの電圧出力対時間のグラフを示し、曲線252は、出力ノードVM104の電圧出力対時間のグラフである。曲線254及び曲線256は、それぞれ、入力電圧PACKP及びバッテリー電圧BATの電圧対時間のグラフである。PACKP及びBAT電圧の両方は、例えば、キーチェーン短絡事象又は減退発生の間、ゼロまで下がることが分かる。それにもかかわらず、曲線250及び曲線252で示すように、減退時間の間、低ドロップアウトレギュレータ170は、約10μPのそのキャパシタで約200μAの負荷を駆動する。電気的接続、結合、及び接続を種々のデバイス又は要素に関連して説明してきた。こういった接続及び結合は直接的であってもよく又は間接的であってもよい。第1及び第2の電気的デバイス間の接続は、直接電気的接続であってもよく、又は間接的電気的接続であってもよい。間接的電気的接続は、第1の電気的デバイスから第2の電気的デバイスへの信号を処理し得る介在要素を含み得る。本発明に関連する技術に習熟した者であれば、説明した例示の実施例に変形が成され得ること、及び本発明の特許請求の範囲内で他の実施例を実装し得ることが分かるであろう。