"第1の化合物半導体層と、前記第1の化合物半導体層の下方に形成され、前記第1の化合物半導体層との界面に2次元電子ガスが生成される第2の化合物半導体層と、前記第2の化合物半導体層の下方に形成され、前記第2の化合物半導体層よりも分極の大きい材料からなる第3の化合物半導体層とを有する化合物半導体積層構造と、前記化合物半導体積層構造に形成された前記第3の化合物半導体層に達する溝内を、絶縁膜を介して埋め込む電極とを含むことを特徴とする化合物半導体装置。第3の化合物半導体層は、AlGaN,AlN,InAlN,ZnOから選ばれた少なくとも1種からなることを特徴とする請求項1に記載の化合物半導体装置。第3の化合物半導体層は、AlXGa1XNからなり、0.08≦X≦1とされていることを特徴とする請求項1に記載の化合物半導体装置。前記化合物半導体積層構造は、前記第3の化合物半導体層の下方に形成され、前記第3の化合物半導体層よりも分極の小さい材料からなる第4の化合物半導体層を更に有しており、第3の化合物半導体層は、厚みが280nm~2μmの範囲内とされていることを特徴とする請求項1~3のいずれか1項に記載の化合物半導体装置。前記化合物半導体積層構造に形成された前記溝は、前記第3の化合物半導体層の表面から13nm~17nmの範囲内の深さに形成されていることを特徴とする請求項1~4のいずれか1項に記載の化合物半導体装置。第1の化合物半導体層と、前記第1の化合物半導体層の下方に形成され、前記第1の化合物半導体層との界面に2次元電子ガスが生成される第2の化合物半導体層と、前記第2の化合物半導体層の下方に形成され、前記第2の化合物半導体層よりも分極の大きい材料からなる第3の化合物半導体層とを有する化合物半導体積層構造を形成する工程と、前記化合物半導体積層構造に、前記第3の化合物半導体層に達する溝を形成する工程と、前記溝内に絶縁膜を形成する工程と、前記溝内を前記絶縁膜を介して埋め込む電極を形成する工程とを含むことを特徴とする化合物半導体装置の製造方法。第3の化合物半導体層は、AlGaN,AlN,InAlN,ZnOから選ばれた少なくとも1種からなることを特徴とする請求項6に記載の化合物半導体装置の製造方法。第3の化合物半導体層は、AlXGa1XNからなり、0.08≦X≦1とされることを特徴とする請求項6に記載の化合物半導体装置の製造方法。前記化合物半導体積層構造は、前記第3の化合物半導体層の下方に形成され、前記第3の化合物半導体層よりも分極の小さい材料からなる第4の化合物半導体層を更に有しており、第3の化合物半導体層は、厚みが280nm~2μmの範囲内とされることを特徴とする請求項6~8のいずれか1項に記載の化合物半導体装置の製造方法。前記化合物半導体積層構造に形成された前記溝は、前記第3の化合物半導体層の表面から13nm~17nmの範囲内の深さに形成されることを特徴とする請求項6~9のいずれか1項に記載の化合物半導体装置の製造方法。窒化物半導体デバイスの電源用途への応用のためには、低損失高耐圧のみならず、ゲート電圧のオフ時に電流が流れない、いわゆるノーマリオフ型のデバイスの開発が重要である。AlGaN/GaNHEMTでは、その大きな特徴であるピエゾ効果により、電子走行層には2DEGとして多数の電子が存在する。この効果は、大電流動作の実現においては大きな役割を担っている。しかしながらその反面、単純なデバイス構造を採用した場合には、ゲート電圧のオフ時にもゲート直下の電子走行層に多数の電子が存在するため、いわゆるノーマリオン型のデバイスとなってしまう。そこで、閾値を高くするため、ゲート部分の電子供給層又は電子供給層及び電子走行層をエッチングで掘り込んで電極用リセスを形成し、電子走行層内の電子を減少させる、いわゆるゲートリセス構造が検討されている。図1は、ゲートリセス構造を採用した、いわゆるMIS型のAlGaN/GaNHEMTの従来例を示す概略断面図である。このAlGaN/GaNHEMTでは、Si基板101上に、AlGaNからなるバッファ層102、GaNからなる電子走行層103、及びAlGaNからなる電子供給層104が順次積層される。電子供給層104の表層に電極用リセス104aが形成され、この電極用リセス104aをゲート絶縁膜105を介して電極材料で埋め込むゲート電極106が形成される。電子供給層104の表面でゲート電極106の両側に、ソース電極107及びドレイン電極108が形成される。電子走行層103がチャネルとなり、電子走行層103の電子供給層104との界面に、電子供給層104のバッファ層102との界面近傍における強い正の分極電荷に起因して2DEGが生成される。この構造では、電極用リセス104aにゲート絶縁膜105を形成することにより、電子供給層104のゲート絶縁膜105との界面に生じた負の分極電荷を電子走行層103の表面に接近させてゲート電極106下のみを空乏化する。これにより、閾値電圧を上昇させ、ノーマリオフを実現しようとする。しかしながらこの場合、ゲート絶縁膜105の形成前の薬液処理や、ゲート絶縁膜105の形成時におけるゲート絶縁膜105と電極用リセス104aとの界面の化学反応により、強い正電荷が生成され易い。この強い正電荷により、負の分極電荷が打ち消されてしまい、結果としてノーマリオンとなるという問題がある。この問題に対処すべく、図2のようなMIS型のAlGaN/GaNHEMTが提案されている。このAlGaN/GaNHEMTでは、Si基板101上に、AlGaNからなるバッファ層102、p型GaNからなるチャネル層111、GaNからなる電子走行層103、及びAlGaNからなる電子供給層104が順次積層される。電子供給層104にチャネル層111まで達する電極用リセス112が形成され、この電極用リセス112をゲート絶縁膜105を介して電極材料で埋め込むゲート電極106が形成される。電子供給層104の表面でゲート電極106の両側に、ソース電極107及びドレイン電極108が形成される。この構造では、ゲート絶縁膜105下に、Mgがドープされたp型GaNからなるチャネル層111が存するため、この領域で2DEGが生成され難く、ノーマリオフに近づく。しかしながら、MgのGaN中における活性化率が低く、高濃度のp型GaNを得ることができない。そのため、ゲート絶縁膜105とチャネル層111との界面にゲート絶縁膜105の形成に起因する強い正電荷が更に形成された場合には、ノーマリオフとならない懸念がある。上述のように、ノーマリオフを実現すべく、MIS型のAlGaN/GaNHEMTでゲートリセス構造を採用した工夫がなされているが、確実なノーマリオフは得られない現況にある。本発明は、上記の課題に鑑みてなされたものであり、ゲートリセス構造を採用し、比較的簡素な構成で確実なノーマリオフを得ることができる信頼性の高いMIS型の化合物半導体装置及びその製造方法を提供することを目的とする。化合物半導体装置の一態様は、第1の化合物半導体層と、前記第1の化合物半導体層の下方に形成され、前記第1の化合物半導体層との界面に2次元電子ガスが生成される第2の化合物半導体層と、前記第2の化合物半導体層の下方に形成され、前記第2の化合物半導体層よりも分極の大きい材料からなる第3の化合物半導体層とを有する化合物半導体積層構造と、前記化合物半導体積層構造に形成された前記第3の化合物半導体層に達する溝内を、絶縁膜を介して埋め込む電極とを含む。化合物半導体装置の製造方法の一態様は、第1の化合物半導体層と、前記第1の化合物半導体層の下方に形成され、前記第1の化合物半導体層との界面に2次元電子ガスが生成される第2の化合物半導体層と、前記第2の化合物半導体層の下方に形成され、前記第2の化合物半導体層よりも分極の大きい材料からなる第3の化合物半導体層とを有する化合物半導体積層構造を形成する工程と、前記化合物半導体積層構造に、前記第3の化合物半導体層に達する溝を形成する工程と、前記溝内に絶縁膜を形成する工程と、前記溝内を前記絶縁膜を介して埋め込む電極を形成する工程とを含む。上記の諸態様によれば、ゲートリセス構造を採用し、比較的簡素な構成で確実なノーマリオフを得ることができる信頼性の高いMIS型の化合物半導体装置が実現する。第1の実施形態本実施形態では、化合物半導体装置として、MIS型のAlGaN/GaNHEMTを開示する。図3~図5は、第1の実施形態によるAlGaN/GaNHEMTの製造方法を工程順に示す概略断面図である。先ず、図3aに示すように、成長用基板として例えばSi基板1上に、化合物半導体積層構造2を形成する。成長用基板としては、Si基板の代わりに、SiC基板、サファイア基板、GaAs基板、GaN基板等を用いても良い。また、基板の導電性としては、半絶縁性、導電性を問わない。化合物半導体積層構造2は、バッファ層2a、チャネル層2b、電子走行層2c、及び電子供給層2dを有して構成される。電子走行層2cと電子供給層2dとの間に、薄いスペーサ層中間層を形成するようにしても良い。詳細には、Si基板1上に、例えば有機金属気相成長MOVPE:MetalOrganicVaporPhaseEpitaxy法により、以下の各化合物半導体を成長する。MOVPE法の代わりに、分子線エピタキシーMBE:MolecularBeamEpitaxy法等を用いても良い。Si基板1上に、バッファ層2a、チャネル層2b、電子走行層2c、及び電子供給層2dとなる各化合物半導体を順次成長する。Si基板1は、厚みが例えば645μm程度であり、ホウ素Bを例えば8×1019±8×1018/cm3程度の範囲内でドープしてp型とされた基板である。バッファ層2aは、Si基板1上に、AlGaNを、厚みが90nm程度~120nm程度、例えば100nm程度で、Al組成AlXGa1XN0<X<1と表した場合のXの値が0.4545程度~0.5555程度、例えば0.550程度に成長することで形成される。チャネル層2bは、ゲート電極下のチャネルとして機能するものである。電子走行層2cよりも分極の大きい材料、ここではAlGaNを、厚みが200nm程度~240nm程度、例えば220nm程度で、Al組成AlXGa1XN0<X<1と表した場合のXの値が0.088程度以上、ここでは0.1818程度~0.2222程度、例えば0.220程度に成長することで形成される。なお、チャネル層2bとしては、上記のAlGaNを成長する代わりに、電子走行層2cよりも分極の大きい材料であるAlNAlXGa1XNでX=1の場合、InAlN,ZnO等の化合物半導体から選ばれた少なくとも1種を用いるようにしても良い。電子供給層2cは、ゲート電極の両側のアクセス部でチャネルとして機能するものであり、iインテンショナリアンドープ-GaNを、100nm程度~140nm程度、例えば120nm程度の厚みに成長することで形成される。電子供給層2dは、AlGaNを、厚みが25nm程度~35nm程度、例えば30nm程度に、Al組成AlXGa1XN0<X<1と表した場合のXの値が0.4545程度~0.5555程度、例えば0.550程度に成長することで形成される。電子供給層2dは、n型AlGaNで形成しても良い。GaNの成長には、原料ガスとしてGa源であるトリメチルガリウムTMGaガス及びアンモニアNH3ガスの混合ガスを用いる。AlGaNの成長には、原料ガスとしてTMAlガス、TMGaガス及びNH3ガスの混合ガスを用いる。成長する化合物半導体層に応じて、TMAlガス、TMGaガスの供給の有無及び流量を適宜設定する。共通原料であるNH3ガスの流量は、100sccm~10slm程度とする。また、成長圧力は50Torr~300Torr程度、成長温度は1000°C~1200°C程度とする。AlGaNをn型として成長する際、即ち電子供給層2dn型AlGaNの形成には、n型不純物をAlGaNの原料ガスに添加する。ここでは、例えばSiを含む例えばシランSiH4ガスを所定の流量で原料ガスに添加し、AlGaNにSiをドーピングする。Siのドーピング濃度は、1×1018/cm3程度~1×1020/cm3程度、例えば2×1018/cm3程度とする。続いて、図3bに示すように、素子分離構造3を形成する。図1c以降では、素子分離構造3の図示を省略する。詳細には、化合物半導体積層構造2の素子分離領域に、例えばアルゴンArを注入する。これにより、化合物半導体積層構造2及びSi基板1の表層部分に素子分離構造3が形成される。素子分離構造3により、化合物半導体積層構造2上で活性領域が画定される。なお、素子分離は、上記の注入法の代わりに、例えばSTIShallowTrenchIsolation法を用いて行っても良い。このとき、化合物半導体積層構造2のドライエッチングには、例えば塩素系のエッチングガスを用いる。続いて、図3cに示すように、パシベーション膜11及び層間絶縁膜12を順次形成する。詳細には、化合物半導体積層構造2上を覆うように、例えばプラズマ気相成長PCVD法により、SiNを200nm程度~400nm程度、例えば300nm程度の厚みに、SiOを200nm程度以下、例えば100nm程度の厚みに、順次堆積する。これにより、化合物半導体積層構造2上に、パシベーション膜11及び層間絶縁膜12が形成される。続いて、図4aに示すように、層間絶縁膜12、パシベーション膜11、及び化合物半導体積層構造2にゲート電極の電極用リセス10Aを形成する。詳細には、先ず、層間絶縁膜12の表面にレジストを塗布する。レジストをリソグラフィーにより加工し、レジストに、ゲート電極の形成予定位置電極形成予定位置に相当する化合物半導体積層構造2の表面を露出する開口を形成する。この電極形成予定位置は、ドレイン電極の形成予定位置よりもソース電極の形成予定位置の側に偏倚した位置とされる。以上により、当該開口を有するレジストマスクが形成される。このレジストマスクを用いて、電極形成予定位置における、層間絶縁膜12、パシベーション膜11、電子供給層2d、及び電子走行層2c、更にはチャネル層2bの所定深さに達するまでドライエッチングする。これにより、幅ゲート長となるが0.5μm程度~2μm程度でチャネル層2bの一部まで掘り込まれたリセス10A1が形成される。リセス10A1の幅としては、所期の耐圧が保持される限度で、できるだけ狭い方が良い。リセス10A1の所定深さとしては、チャネル層2bの表面から13nm程度~17nm程度とすることが好ましい。所定深さが13nmより浅いと十分なノーマリオフが困難となる懸念がある。17nmより深いと電子走行距離が増加して抵抗が大きくなる懸念がある。本実施形態では、この所定深さを例えば15nm程度とする。レジストマスクは、灰化処理等により除去される。次に、リセス10A1の形成と同様にして、層間絶縁膜12及びパシベーション膜11において、リセス10A1の外側に更にリセス10A2を形成する。このリセス10A2は、ゲート耐圧を向上させるためのゲートフィールドプレートが形成されるものである。以上により、これらのリセス10A1,10A2からなる電極用リセス10Aが形成される。続いて、図4bに示すように、ゲート絶縁膜4及びゲート電極5を形成する。詳細には、先ず、電極用リセス10Aの内壁面を覆うように、層間絶縁膜12上に絶縁材料として例えばAl2O3を堆積する。Al2O3は、PCVD法により膜厚38nm~42nm程度、例えば40nm程度に堆積する。なお、Al2O3の堆積は、ALD法の代わりに、例えばプラズマCVD法等で行うようにしても良い。また、Al2O3を堆積する代わりに、Alの窒化物又は酸窒化物を用いても良い。それ以外にも、Si,Hf,Zr,Ti,Ta,Wの酸化物、窒化物又は酸窒化物、或いはこれらから適宜に選択して多層に堆積するようにしても良い。次に、電極用リセス10A内をAl2O3を介して埋め込むように、Al2O3上に導電材料として例えばTiN及びAlを堆積する。TiN及びAlは、共にスパッタ法により、前者が膜厚30nm~50nm程度、例えば40nm程度に、後者が膜厚400nm~600nm程度、例えば500nm程度に、順次堆積する。そして、堆積されたAl、TiN、及びAl2O3をリソグラフィー及びドライエッチングにより加工する。先ず、堆積されたAlの表面にレジストを塗布する。レジストをリソグラフィーにより加工し、レジストに、ゲート電極の形成予定位置電極形成予定位置に相当する化合物半導体積層構造2の表面を露出する開口を形成する。以上により、当該開口を有するレジストマスクが形成される。このレジストマスクを用いて、電極形成予定位置における、Al、TiN、及びAl2O3をドライエッチングする。以上により、電極用リセス10Aの内壁面を覆うゲート絶縁膜4と、電極用リセス10A内をゲート絶縁膜4を介してTiN層5a及びAl層5bの一部で埋め込むゲート電極5とが形成される。レジストマスクは、灰化処理等により除去される。続いて、図4cに示すように、層間絶縁膜6を形成する。詳細には、先ず、絶縁物、例えばTEOSをゲート電極5を埋め込む厚み、例えば0.8μm程度~1.8μm程度、ここでは1.3μm程度に堆積する。このTEOSを、ゲート電極5の上面が露出するまで、例えば化学機械研磨CMPにより平坦化する。以上により、表面が平坦化された層間絶縁膜6が形成される。続いて、図5aに示すように、ソース電極7及びドレイン電極8を形成する。詳細には、先ず、層間絶縁膜6の表面におけるソース電極及びドレイン電極の形成予定位置電極形成予定位置に電極用リセス10B,10Cを形成する。層間絶縁膜6の表面にレジストを塗布する。レジストをリソグラフィーにより加工し、レジストに、電極形成予定位置に相当する層間絶縁膜6の表面を露出する開口を形成する。以上により、当該開口を有するレジストマスクが形成される。このレジストマスクを用いて、例えば電子走行層2cの所定深さに達するまで、層間絶縁膜6、層間絶縁膜12、パシベーション膜11、電子供給層2d、及び電子走行層2cの電極形成予定位置をドライエッチングして除去する。これにより、電子走行層2cの電極形成予定位置を露出する電極用リセス10B,10Cが形成される。次に、電極用リセス10B,10C内を埋め込む厚みに、レジストマスク上に導電材料として例えばTiN及びAlを順次堆積する。リフトオフ法により、レジストマスク及びその上に堆積されたTiN及びAlを除去する。レジストマスクは、灰化処理等により除去される。以上により、電極用リセス10BをTiN層7a及びAl層7bで埋め込むソース電極7と、電極用リセス10CをTiN層8a及びAl層8bで埋め込むドレイン電極8とが形成される。続いて、図5bに示すように、フィールドプレート電極9を形成する。詳細には、先ず、層間絶縁膜6の表面におけるフィールドプレート電極の形成予定位置電極形成予定位置に電極用リセス10Dを形成する。この電極形成予定位置は、ゲート電極5とドレイン電極8との間の所定部位である。層間絶縁膜6の表面にレジストを塗布する。レジストをリソグラフィーにより加工し、レジストに、電極形成予定位置に相当する層間絶縁膜6の表面を露出する開口を形成する。以上により、当該開口を有するレジストマスクが形成される。このレジストマスクを用いて、層間絶縁膜12の表面が露出するまで、層間絶縁膜6の電極形成予定位置をドライエッチングして除去する。これにより、電極用リセス10Dが形成される。次に、電極用リセス10D内を埋め込む厚みに、レジストマスク上に導電材料として例えばTiN及びAlを順次堆積する。リフトオフ法により、レジストマスク及びその上に堆積されたTiN及びAlを除去する。レジストマスクは、灰化処理等により除去される。以上により、電極用リセス10DをTiN層9a及びAl層9bで埋め込むフィールドプレート電極9が形成される。しかる後、例えば、ゲート電極5、ソース電極7、ドレイン電極8と接続される配線の形成、上層の保護膜の形成、最表面に露出する接続電極の形成等の諸工程を経て、本実施形態によるAlGaN/GaNHEMTが形成される。本実施形態によるAlGaN/GaNHEMTでは、その動作時オン時において、2次元電子ガス2DEGは、アクセス部となる電子走行層2cの電子供給層2dとの界面近傍と、チャネル部となるチャネル層2bのゲート絶縁膜4の直下の部位とに発生する。一方、非動作時オフ時では、電子走行層2cの電子供給層2dとの界面近傍では2DEGが発生するが、チャネル層2bのゲート絶縁膜4の直下の部位には2DEGは生成されず、ノーマリオフが達成される。本実施形態によるAlGaN/GaNHEMTのノーマリオフについて説明する。このAlGaN/GaNHEMTでは、チャネル層2bが電子走行層2cの材料GaNよりも分極の大きい材料AlGaNからなる。そのため、チャネル層2bのゲート絶縁膜4の直下の部位の負の分極電荷が強くなり、2DEGの生成が抑制される。これにより、ノーマリオフが得られる。以下、本実施形態によるAlGaN/GaNHEMTにおけるノーマリオフを調べた諸実験の結果について説明する。実験1オフ時ゲート電圧Vg=0Vにおけるチャネル部の2DEG密度についてシミュレーションで調べた。実験結果を図6に示す。図6において、aは本実施形態によるAlGaN/GaNHEMTのシミュレーション結果を示す。bはゲート絶縁膜の直下にiGaNが存する従来のAlGaN/GaNHEMTのシミュレーション結果を示す。c,dは、ゲート絶縁膜の直下にpGaNが存する図2の従来のAlGaN/GaNHEMTのシミュレーション結果を示す。ここで、cがp型GaNのアクセプタ濃度Mg濃度が3×1017/cm3の場合に、dがp型GaNのアクセプタ濃度Mg濃度が3×1018/cm3の場合にそれぞれ対応する。Vg=0Vにおいて、図6bに示すように、従来のAlGaN/GaNHEMTでは、ゲート絶縁膜下のチャネル部には1×1017/cm3よりも高い密度の2DEGが生成される。図6cに示すように、図2の従来のAlGaN/GaNHEMTMg濃度が3×1017/cm3でも、bよりは改善されているものの、ゲート絶縁膜下のチャネル部には比較的高い密度の2DEGが生成される。図6dに示すように、p型GaNのMg濃度を3×1018/cm3まで高めても、ゲート絶縁膜下のチャネル部には1×1017/cm3程度の密度の2DEGが生成される。これらに対して、図6aに示すように、本実施形態によるAlGaN/GaNHEMTでは、Vg:0Vにおけるチャネル部チャネル層のゲート絶縁膜の直下の部位の電子密度は1×105/cm3よりも低く、十分なノーマリオフが達成されることが判る。実験2本実施形態によるAlGaN/GaNHEMT及びゲート絶縁膜の直下にiGaNが存する従来のAlGaN/GaNHEMTについて、ゲート電圧Vgとドレイン電流Idとの関係をシミュレーションで調べた。実験結果を図7に示す。図7では、ドレイン電圧Vdをパラメータとして変化させたときのVgに対するlogIdをプロットしている。従来のAlGaN/GaNHEMTでは、0.1Vの低いVdでもIdが高く、ノーマリオフにはならない。これに対して、本実施形態によるAlGaN/GaNHEMTでは、800Vの極めて高いVdまで、Vg=0V時のIdが極めて低く、十分なノーマリオフが達成されることが判る。実験3本実施形態によるAlGaN/GaNHEMTについて、チャネル層のAl組成AlXGa1XN0<X<1と表した場合のXの値と、閾値電圧Vthとの関係をシミュレーションで調べた。実験結果を図8に示す。Vthは、規定Idリーク量Id=1×105A/mm時のゲート電圧Vgに相当する。本実施形態によるAlGaN/GaNHEMTでは、チャネル層のAl組成が大きくなるほどVthが高くなり、Xが0.088以上で十分なノーマリオフが達成されることが判る。実験4本実施形態によるAlGaN/GaNHEMTについて、オン状態、ここではVg=6Vとした場合における、チャネル部の2DEG密度についてシミュレーションで調べた。実験結果を図9に示す。本実施形態によるAlGaN/GaNHEMTでは、Vg=6Vのオン状態において、ゲート絶縁膜下のチャネル部には高い密度の2DEGが生成されており、チャネルが形成されていることが判る。以上説明したように、本実施形態によれば、ゲートリセス構造を採用し、比較的簡素な構成で確実なノーマリオフを得ることができる信頼性の高いMIS型のAlGaN/GaNHEMTが実現する。第2の実施形態本実施形態では、第1の実施形態と同様にAlGaN/GaNHEMTの構成及び製造方法を開示するが、化合物半導体積層構造が一部異なる点で相違する。なお、第1の実施形態の構成部材等と同一のものについては、同符号を付して詳しい説明を省略する。図10は、第2の実施形態によるAlGaN/GaNHEMTの製造方法の主要工程を示す概略断面図である。先ず、図10aに示すように、成長用基板として例えばSi基板1上に、化合物半導体積層構造21を形成する。成長用基板としては、Si基板の代わりに、SiC基板、サファイア基板、GaAs基板、GaN基板等を用いても良い。また、基板の導電性としては、半絶縁性、導電性を問わない。化合物半導体積層構造21は、バッファ層2a、GaNバッファ層22、チャネル層2b、電子走行層2c、及び電子供給層2dを有して構成される。電子走行層2cと電子供給層2dとの間に、薄いスペーサ層中間層を形成するようにしても良い。詳細には、Si基板1上に、例えばMOVPE法により、以下の各化合物半導体を成長する。MOVPE法の代わりに、MBE法等を用いても良い。Si基板1上に、バッファ層2a、バッファ層22、チャネル層23、電子走行層2c、及び電子供給層2dとなる各化合物半導体を順次成長する。Si基板1は、厚みが例えば645μm程度であり、ホウ素Bを例えば8×1019±8×1018/cm3程度の範囲内でドープしてp型とされた基板である。バッファ層2aは、Si基板1上に、AlGaNを、厚みが90nm程度~120nm程度、例えば100nm程度で、Al組成AlXGa1XN0<X<1と表した場合のXの値が0.4545程度~0.5555程度、例えば0.550程度に成長することで形成される。バッファ層22は、その格子定数及び熱膨張係数が、Si基板1の格子定数及び熱膨張係数と、チャネル層2bの格子定数及び熱膨張係数との間の値である化合物半導体を材料とする。当該材料として、本実施形態ではGaNを、100nm程度~300nm程度、例えば220nm程度の厚みに成長することで形成される。バッファ層22を形成する理由は以下のものである。チャネル層は耐圧性能に優れており、これを厚く形成したいが、チャネル層のSi基板1との格子定数差及び熱膨張係数差に起因する応力が大きいために困難である。そのため、格子定数及び熱膨張係数がSi基板1とチャネル層との間の値である材料、ここではGaNをバッファ層22として挿入し、上記の応力を緩和する。チャネル層23は、ゲート電極下のチャネルとして機能するものである。電子走行層2cよりも分極の大きい材料、ここではAlGaNを、厚みが比較的大きい280nm程度~2μm程度、例えば300nm程度で、Al組成AlXGa1XN0<X<1と表した場合のXの値が0.088程度以上、ここでは0.1818程度~0.2222程度、例えば0.220程度に成長することで形成される。なお、チャネル層23としては、上記のAlGaNを成長する代わりに、電子走行層2cよりも分極の大きい材料であるAlNAlXGa1XNでX=1の場合、InAlN,ZnO等の化合物半導体から選ばれた少なくとも1種を用いるようにしても良い。電子走行層2cは、ゲート電極の両側のアクセス部でチャネルとして機能するものであり、iインテンショナリアンドープ-GaNを、100nm程度~140nm程度、例えば120nm程度の厚みに成長することで形成される。電子供給層2dは、AlGaNを、厚みが25nm程度~35nm程度、例えば30nm程度に、Al組成AlXGa1XN0<X<1と表した場合のXの値が0.4545程度~0.5555程度、例えば0.550程度に成長することで形成される。電子供給層2dは、n型AlGaNで形成しても良い。GaNの成長には、原料ガスとしてGa源であるトリメチルガリウムTMGaガス及びアンモニアNH3ガスの混合ガスを用いる。AlGaNの成長には、原料ガスとしてTMAlガス、TMGaガス及びNH3ガスの混合ガスを用いる。成長する化合物半導体層に応じて、TMAlガス、TMGaガスの供給の有無及び流量を適宜設定する。共通原料であるNH3ガスの流量は、100sccm~10slm程度とする。また、成長圧力は50Torr~300Torr程度、成長温度は1000°C~1200°C程度とする。AlGaNをn型として成長する際、即ち電子供給層2dn型AlGaNの形成には、n型不純物をAlGaNの原料ガスに添加する。ここでは、例えばSiを含む例えばシランSiH4ガスを所定の流量で原料ガスに添加し、AlGaNにSiをドーピングする。Siのドーピング濃度は、1×1018/cm3程度~1×1020/cm3程度、例えば2×1018/cm3程度とする。続いて、第1の実施形態と同様に、図3b~図5bの諸工程を実行し、図10bに示す構造を得る。しかる後、例えば、ゲート電極5、ソース電極7、ドレイン電極8と接続される配線の形成、上層の保護膜の形成、最表面に露出する接続電極の形成等の諸工程を経て、本実施形態によるAlGaN/GaNHEMTが形成される。本実施形態によるAlGaN/GaNHEMTでは、バッファ層2aとチャネル層23との間にバッファ層22を設けている。バッファ層22は、Si基板と化合物半導体積層構造21特にバッファ層2aとの間における応力を緩和するために形成するものである。バッファ層22はGaNからなり、その分極率はチャネル層23のAlGaNの分極率よりも小さい。このように、チャネル層23の下方にそれよりも分極率の小さい層を設けると、チャネル層23のゲート絶縁膜4の直下における負の分極電荷が強くなり、非動作時オフ時でチャネル部における2DEGの生成が助長され、ノーマリオフを阻害する懸念がある。本実施形態では、この懸念を払拭して十分なノーマリオフを実現すべく、チャネル層23を十分に厚く、具体的には280nm程度~2μm程度に形成する。ここで、2μmを越えるほど厚く形成しても、もはや更なるノーマリオフに貢献することもなく、製造コストの増加を招くことになる。チャネル層23を280nm程度~2μm程度に形成することで、例えば応力緩和のために分極率がチャネル層23よりも小さい材料ここではGaNからなるバッファ層22を設けるも、製造コストの増加を招くことなく十分なノーマリオフが実現する。実験以下、本実施形態によるAlGaN/GaNHEMTにおけるノーマリオフを調べた実験の結果について説明する。本実施形態によるAlGaN/GaNHEMTについて、バッファ層のGaNの厚みと、ゲート電圧Vg=0における規定IdId=1×105A/mmに達するドレイン電圧Vdとの関係をシミュレーションで調べた。実験結果を図11に示す。バッファ層のGaNの厚みが185nm程度以下では、耐圧を示すVdが10V程度~20V程度しかなく、ノーマリオフは得られない。これに対して、バッファ層のGaNを280nm以上の厚みに形成することにより、Vdが800V程度まで向上し、十分なノーマリオフが達成されることが判る。以上説明したように、本実施形態によれば、ゲートリセス構造を採用し、化合物半導体積層構造21として応力緩和のためのGaNからなるバッファ層を配するも、比較的簡素な構成で確実なノーマリオフを得ることができる信頼性の高いMIS型のAlGaN/GaNHEMTが実現する。第3の実施形態本実施形態では、第1又は第2の実施形態から選ばれた1種のAlGaN/GaNHEMTを適用した電源装置を開示する。図12は、第3の実施形態による電源装置の概略構成を示す結線図である。本実施形態による電源装置は、高圧の一次側回路31及び低圧の二次側回路32と、一次側回路31と二次側回路32との間に配設されるトランス33とを備えて構成される。一次側回路31は、交流電源34と、いわゆるブリッジ整流回路35と、複数ここでは4つのスイッチング素子36a,36b,36c,36dとを備えて構成される。また、ブリッジ整流回路35は、スイッチング素子36eを有している。二次側回路32は、複数ここでは3つのスイッチング素子37a,37b,37cを備えて構成される。本実施形態では、一次側回路31のスイッチング素子36a,36b,36c,36d,36eが、第1又は第2の実施形態から選ばれた1種のAlGaN/GaNHEMTとされている。一方、二次側回路32のスイッチング素子37a,37b,37cは、シリコンを用いた通常のMISFETとされている。本実施形態では、ゲートリセス構造を採用し、比較的簡素な構成で確実なノーマリオフを得ることができる信頼性の高いMIS型のAlGaN/GaNHEMTを、高圧回路に適用する。これにより、信頼性の高い大電力の電源回路が実現する。第4の実施形態本実施形態では、第1又は第2の実施形態から選ばれた1種のAlGaN/GaNHEMTを適用した高周波増幅器を開示する。図13は、第4の実施形態による高周波増幅器の概略構成を示す結線図である。本実施形態による高周波増幅器は、ディジタルプレディストーション回路41と、ミキサー42a,42bと、パワーアンプ43とを備えて構成される。ディジタルプレディストーション回路41は、入力信号の非線形歪みを補償するものである。ミキサー42aは、非線形歪みが補償された入力信号と交流信号をミキシングするものである。パワーアンプ43は、交流信号とミキシングされた入力信号を増幅するものであり、第1又は第2の実施形態から選ばれた1種のAlGaN/GaNHEMTを有している。なお図13では、例えばスイッチの切り替えにより、出力側の信号をミキサー42bで交流信号とミキシングしてディジタルプレディストーション回路41に送出できる構成とされている。本実施形態では、ゲートリセス構造を採用し、比較的簡素な構成で確実なノーマリオフを得ることができる信頼性の高いMIS型のAlGaN/GaNHEMTを、高周波増幅器に適用する。これにより、信頼性の高い高耐圧の高周波増幅器が実現する。他の実施形態第1~第4の実施形態では、化合物半導体装置としてAlGaN/GaNHEMTを例示した。化合物半導体装置としては、AlGaN/GaNHEMT以外にも、以下のようなHEMTに適用できる。その他のHEMT例1本例では、化合物半導体装置として、InAlN/GaNHEMTを開示する。InAlNとGaNは、組成によって格子定数を近くすることが可能な化合物半導体である。この場合、上記した第1~第4の実施形態では、チャネル層がAlGaN,AlN,InAlN,ZnOから選ばれた少なくとも1種、電子走行層がi-GaN、電子供給層がn-InAlNで形成される。また、この場合のピエゾ分極がほとんど発生しないため、2次元電子ガスは主にInAlNの自発分極により発生する。本例によれば、上述したAlGaN/GaNHEMTと同様に、ゲートリセス構造を採用し、比較的簡素な構成で確実なノーマリオフを得ることができる信頼性の高いMIS型のInAlN/GaNHEMTが実現する。その他のHEMT例2本例では、化合物半導体装置として、InAlGaN/GaNHEMTを開示する。GaNとInAlGaNは、後者の方が前者よりも組成によって格子定数を小さくすることができる化合物半導体である。この場合、上記した第1~第4の実施形態では、電子走行層がチャネル層がAlGaN,AlN,InAlN,ZnOから選ばれた少なくとも1種、電子走行層がi-GaN、電子供給層がn-InAlGaNで形成される。本例によれば、上述したAlGaN/GaNHEMTと同様に、ゲートリセス構造を採用し、比較的簡素な構成で確実なノーマリオフを得ることができる信頼性の高いMIS型のInAlGaN/GaNHEMTが実現する。以下、化合物半導体装置及びその製造方法、並びに電源装置及び高周波増幅器の諸態様を付記としてまとめて記載する。付記1第1の化合物半導体層と、前記第1の化合物半導体層の下方に形成され、前記第1の化合物半導体層との界面に2次元電子ガスが生成される第2の化合物半導体層と、前記第2の化合物半導体層の下方に形成され、前記第2の化合物半導体層よりも分極の大きい材料からなる第3の化合物半導体層とを有する化合物半導体積層構造と、前記化合物半導体積層構造に形成された前記第3の化合物半導体層に達する溝内を、絶縁膜を介して埋め込む電極とを含むことを特徴とする化合物半導体装置。付記2第3の化合物半導体層は、AlGaN,AlN,InAlN,ZnOから選ばれた少なくとも1種からなることを特徴とする付記1に記載の化合物半導体装置。付記3第3の化合物半導体層は、AlXGa1XNからなり、0.08≦X≦1とされていることを特徴とする付記1に記載の化合物半導体装置。付記4前記化合物半導体積層構造は、前記第3の化合物半導体層の下方に形成され、前記第3の化合物半導体層よりも分極の小さい材料からなる第4の化合物半導体層を更に有しており、第3の化合物半導体層は、厚みが280nm~2μmの範囲内とされていることを特徴とする付記1~3のいずれか1項に記載の化合物半導体装置。付記5前記化合物半導体積層構造に形成された前記溝は、前記第3の化合物半導体層の表面から13nm~17nmの範囲内の深さに形成されていることを特徴とする付記1~4のいずれか1項に記載の化合物半導体装置。付記6第1の化合物半導体層と、前記第1の化合物半導体層の下方に形成され、前記第1の化合物半導体層との界面に2次元電子ガスが生成される第2の化合物半導体層と、前記第2の化合物半導体層の下方に形成され、前記第2の化合物半導体層よりも分極の大きい材料からなる第3の化合物半導体層とを有する化合物半導体積層構造を形成する工程と、前記化合物半導体積層構造に、前記第3の化合物半導体層に達する溝を形成する工程と、前記溝内に絶縁膜を形成する工程と、前記溝内を前記絶縁膜を介して埋め込む電極を形成する工程とを含むことを特徴とする化合物半導体装置の製造方法。付記7第3の化合物半導体層は、AlGaN,AlN,InAlN,ZnOから選ばれた少なくとも1種からなることを特徴とする付記6に記載の化合物半導体装置の製造方法。付記8第3の化合物半導体層は、AlXGa1XNからなり、0.08≦X≦1とされることを特徴とする付記6に記載の化合物半導体装置の製造方法。付記9前記化合物半導体積層構造は、前記第3の化合物半導体層の下方に形成され、前記第3の化合物半導体層よりも分極の小さい材料からなる第4の化合物半導体層を更に有しており、第3の化合物半導体層は、厚みが280nm~2μmの範囲内とされることを特徴とする付記6~8のいずれか1項に記載の化合物半導体装置の製造方法。付記10前記化合物半導体積層構造に形成された前記溝は、前記第3の化合物半導体層の表面から13nm~17nmの範囲内の深さに形成されることを特徴とする付記6~9のいずれか1項に記載の化合物半導体装置の製造方法。付記11変圧器と、前記変圧器を挟んで高圧回路及び低圧回路とを備えた電源回路であって、前記高圧回路はトランジスタを有しており、前記トランジスタは、第1の化合物半導体層と、前記第1の化合物半導体層の下方に形成され、前記第1の化合物半導体層との界面に2次元電子ガスが生成される第2の化合物半導体層と、前記第2の化合物半導体層の下方に形成され、前記第2の化合物半導体層よりも分極の大きい材料からなる第3の化合物半導体層とを有する化合物半導体積層構造と、前記化合物半導体積層構造に形成された前記第3の化合物半導体層に達する溝内を、絶縁膜を介して埋め込む電極とを含むことを特徴とする電源回路。付記12入力した高周波電圧を増幅して出力する高周波増幅器であって、トランジスタを有しており、前記トランジスタは、第1の化合物半導体層と、前記第1の化合物半導体層の下方に形成され、前記第1の化合物半導体層との界面に2次元電子ガスが生成される第2の化合物半導体層と、前記第2の化合物半導体層の下方に形成され、前記第2の化合物半導体層よりも分極の大きい材料からなる第3の化合物半導体層とを有する化合物半導体積層構造と、前記化合物半導体積層構造に形成された前記第3の化合物半導体層に達する溝内を、絶縁膜を介して埋め込む電極とを含むことを特徴とする高周波増幅器。"