n型の炭化珪素から成る半導体層の上部全体にイオン注入によってp型領域を形成する工程と、前記p型領域を選択的にエッチングして前記p型領域下のn型領域を部分的に露出させることにより、前記n型領域の上面より上方へ突出したp型半導体凸部を形成する工程と、前記n型領域の露出した部分および前記p型半導体凸部を覆う金属電極を形成する工程とを備えることを特徴とする炭化珪素ジャンクションバリアショットキーダイオードの製造方法。前記p型領域を形成する工程は、前記半導体層を200°C程度に加熱した状態で行われる請求項1記載の炭化珪素ジャンクションバリアショットキーダイオードの製造方法。選択的なイオン注入により、前記p型半導体凸部の下を含む領域の前記半導体層に、前記p型領域よりも不純物濃度が低いpウェルを形成する工程をさらに備える請求項1または請求項2記載の炭化珪素ジャンクションバリアショットキーダイオードの製造方法。前記pウェルを形成する工程における前記選択的なイオン注入では、フォトレジストのパターンがマスクとして用いられる請求項3記載の炭化珪素ジャンクションバリアショットキーダイオードの製造方法。一つの前記pウェル上に、前記p型半導体凸部が複数個配設される請求項3または請求項4記載の炭化珪素ジャンクションバリアショットキーダイオードの製造方法。前記pウェルを形成する工程は、前記p型領域を形成する工程より後で且つ前記p型半導体凸部を形成する工程より前に行われる請求項3から請求項5のいずれか一項記載の炭化珪素ジャンクションバリアショットキーダイオードの製造方法。前記pウェルを形成する工程は、前記p型半導体凸部を形成する工程より後に行われる請求項3から請求項5のいずれか一項記載の炭化珪素ジャンクションバリアショットキーダイオードの製造方法。平面視で前記p型半導体凸部上の任意の点から当該p型半導体凸部の端までの最短距離の最大値は、前記選択的なイオン注入における不純物の横方向への広がり幅よりも小さい請求項7記載の炭化珪素ジャンクションバリアショットキーダイオードの製造方法。選択的なイオン注入により、前記金属電極の端部下となる領域の前記半導体層にp型の終端領域を形成する工程をさらに備える請求項1から請求項8のいずれか一項記載の炭化珪素ジャンクションバリアショットキーダイオードの製造方法。前記金属電極を形成する工程は、前記n型領域にショットキー接続する第1金属を、前記n型半導体領域の露出した部分を覆うように形成する工程と、p型の炭化珪素半導体に対するコンタクト抵抗が前記第1金属よりも低い第2金属を、前記p型半導体凸部を覆うように形成する工程とを含む請求項1から請求項9のいずれか一項記載の炭化珪素ジャンクションバリアショットキーダイオードの製造方法。n型の炭化珪素から成る半導体層と、前記半導体層の主面内に選択的に形成されたpウェルと、前記半導体層の前記pウェルが形成されていない部分であるn型領域と、前記pウェルに対応する前記半導体層の前記主面上に配設され、前記pウェルよりも不純物濃度が高いp型半導体凸部と、前記n型領域、前記pウェルおよび前記p型半導体凸部を覆う金属電極とを備えることを特徴とする炭化珪素ジャンクションバリアショットキーダイオード。一つの前記pウェル上に、前記p型半導体凸部が複数個配設されている請求項11記載の炭化珪素ジャンクションバリアショットキーダイオード。前記pウェルの底面は平坦である請求項11または請求項12記載の炭化珪素ジャンクションバリアショットキーダイオード。前記金属電極の端部下を含む領域の前記半導体層に形成されたp型の終端領域をさらに備える請求項11から請求項13のいずれか一項記載の炭化珪素ジャンクションバリアショットキーダイオード。前記金属電極は、前記n型領域にショットキー接続する第1金属部と、p型の炭化珪素半導体に対するコンタクト抵抗が前記第1金属部の材料よりも低い材料から成り、前記p型半導体凸部に接続する第2金属部とを含む請求項11から請求項14のいずれか一項記載の炭化珪素ジャンクションバリアショットキーダイオード。上記したように、炭化珪素JBSダイオードの製造では、pウェルの上部に不純物濃度が高いp型領域p領域を形成する際、選択的な高温イオン注入を行っていたため、その注入マスクとしてハードマスクが用いられていた。しかし注入マスクとしてハードマスクを用いると、レジストマスクを用いる場合より製造工程数が増加するため、工期の長期化およびコストの上昇を招く。一方、特許文献1では、イオン注入および高温での熱処理を行わずに、炭化珪素JBSダイオードを形成するため、ハードマスクは不要である。しかしその手法では、金属電極にオーミック接続するp領域の下部にpウェルを配設すること、並びに、金属電極の端部にp型の終端領域ガードリングを配設することができない。pウェルは、ショットキー接合部の電界集中を緩和するように働くものであり、終端領域は、JBSダイオードの終端部金属電極の端部下の電界を緩和するように働くものであり、これらはパワー半導体装置の高耐電圧化には非常に重要な構成要素である。本発明は以上のような課題を解決するためになされたものであり、ハードマスクを使用せずに、pウェル上に選択的にp領域を形成可能な炭化珪素JBSダイオードの製造方法を提供することを第1の目的とする。また当該製造方法により形成でき、金属電極とp領域とコンタクト抵抗が低い炭化珪素JBSダイオードを提供することを第2の目的とする。本発明に係る炭化珪素JBSダイオードの製造方法は、n型の炭化珪素から成る半導体層の上部全体にイオン注入によってp型領域を形成する工程と、前記p型領域を選択的にエッチングして前記p型領域下のn型領域を部分的に露出させることにより、前記n型領域の上面より上方へ突出したp型半導体凸部を形成する工程と、前記n型領域の露出した部分および前記p型半導体凸部を覆う金属電極を形成する工程とを備えるものである。本発明に係る炭化珪素JBSダイオードは、n型の炭化珪素から成る半導体層と、前記半導体層の主面内に選択的に形成されたpウェルと、前記半導体層の前記pウェルが形成されていない部分であるn型領域と、前記pウェルに対応する前記半導体層の前記主面上に配設され、前記pウェルよりも不純物濃度が高いp型半導体凸部と、前記n型領域、前記pウェルおよび前記p型半導体凸部を覆う金属電極とを備えるものである。本発明によれば、ハードマスクを用いずに、金属電極に接続するp領域であるp型半導体凸部を形成できるため、製造工程数を少なくでき、工期短縮およびコスト削減を図ることができる。またp型半導体凸部はn型領域の上面より上方へ突出しており、上面だけでなく側面でも金属電極と接触できる。よって金属電極とp型半導体凸部との接触面積は大きくなり、その間のコンタクト抵抗を小さくできる。またp型半導体凸部の形成前または後にイオン注入を行うことで、p型半導体凸部の下のpウェルや金属電極端部の下に終端領域を配設することもでき、炭化珪素JBSダイオードの高耐電圧化に大きく寄与できる。<実施の形態1>図1は、本発明の実施の形態1に係るJBSダイオードの構成図である。当該JBSダイオードは、n型のSiC基板1およびその上に成長したn型のエピタキシャル層2半導体層とから成るエピタキシャル基板を用いて形成された炭化珪素半導体装置である。エピタキシャル層2の主表面内には、選択的にpウェル3が形成されている。pウェル3に対応するエピタキシャル層2の主表面上にはpウェル3よりも不純物濃度が高いp型p型の半導体領域4が複数個配設されている。以下、この半導体領域4をp半導体凸部と称す。アノード電極6金属電極は、エピタキシャル層2およびp半導体凸部4の上を覆い、エピタキシャル層2のn型領域pウェル3が形成されていない部分にショットキー接続すると共に、p半導体凸部4にはオーミック接続する。カソード電極9はSiC基板1の下面に設けられる。アノード電極6の端部の下を含む領域には、終端領域として、p型の不純物領域であるガードリング5が配設される。アノード電極6の端部の下には強い電界が生じ易いが、ガードリング5はその電界を緩和するように機能する。アノード電極6の上には、配線を接続するためのパッド電極7が設けられる。またこのJBSダイオードの上面は、パッド電極7上が開口された保護膜8によって覆われている。図1のJBSダイオードは、pウェル3の上部に形成されアノード電極6とオーミック接続するp領域が、pウェル3上に立設されたp半導体凸部4である点で特徴的である。また本実施の形態では、一つのpウェル3上に、複数のp半導体凸部4を配設している。図2は、p半導体凸部4のレイアウト例を示しており、pウェル3の部分を拡大した平面図である。平面視で、p半導体凸部4は図2aのように円形でもよいし、図2bのように長方形でもよい。あるいは図2cのようにライン形でもよい。次に、図1に示したJBSダイオードの製造方法を、図3の工程図を参照しつつ説明する。まずn型のSiC基板1を用意し、その上にn型のエピタキシャル層2を成長させる図3a。そしてSiC基板1およびエピタキシャル層2を200°C程度に加熱しての高温イオン注入により、Al等のp型不純物をエピタキシャル層2の全面に注入することによって、エピタキシャル層2の上部全体に不純物濃度の高いp領域4aを形成する図3b。この高温イオン注入は、エピタキシャル層2の全面に行うため、ハードマスクの注入マスクは必要ない。上記のように高温イオン注入はSiC基板1およびエピタキシャル層2の温度を200°C程度にして行われるが、その温度は、具体的には175°C以上、300°C以下の範囲内に保持されることが望ましく、さらに175°C以上、200°C以下の範囲内の値に保持されるとより望ましい。高温イオン注入時の温度が175°Cを下回ると、形成したp領域において表面荒れが大きくなったり、結晶性の回復が不充分になったりし、300°Cを上回ると、p領域と電極とのオーミックコンタクト抵抗率が高くなるためである。次いで、p領域4aの上に、p半導体凸部4の形成領域を開口したレジストパターン不図示を形成し、それをマスクにするエッチングにより、p領域4aを部分的に除去してエピタキシャル層2のn型領域を露出させる。その結果、エピタキシャル層2のn型領域の上面より上方へ突出したp半導体凸部4が形成される図3c。その後、選択的なイオン注入によりエピタキシャル層2へAl等のp型不純物を注入することによって、p半導体凸部4の下にpウェル3を形成すると共に、この後アノード電極6の端部の下となる部分にガードリング5を形成する図3d。pウェル3およびガードリング5の不純物濃度は、p半導体凸部4p領域4aのそれよりも低いため、このイオン注入は、常温下での通常のイオン注入で行い、注入マスクとしてレジストパターンを使用する。そして、イオン注入した不純物を活性化させる熱処理活性化アニールを1600°C以上で行う。さらに、SiC基板1の下面にカソード電極9を形成し、エピタキシャル層2の上面露出したn型領域およびpウェル3の部分およびp半導体凸部4を覆うようにアノード電極6を形成する。さらにアノード電極6の上にパッド電極7を形成し、全面に保護膜8を形成してパッド電極7の上方を開口する。それにより図1に示したJBSダイオードの構造が得られる。本実施の形態では、図3に示したように、pウェル3の形成工程図3dは、p半導体凸部4の形成工程図3cよりも後に行われる。つまり図4aの如くエピタキシャル層2上にp半導体凸部4を形成した後、図4bのようにp半導体凸部4を内包する開口を有するレジストパターン11を形成し、pウェル3を形成するためのイオン注入が行われる。このイオン注入はp半導体凸部4を介して行われるため、pウェル3はp半導体凸部4の下方の部分が浅く形成されることになる。また本実施の形態では、図1および図2に示したように、一つのpウェル3の上に複数のp半導体凸部4を配設している。図5aは、pウェル3上に立設された本発明のp領域であるp半導体凸部4を示しており、図5bは、pウェル3の内部に形成された従来のp領域104を示している。p半導体凸部4は、pウェル3から突出しているため、p半導体凸部4上に形成されるアノード電極図5では不図示に、上面だけでなく側面でも接触することができる。一方、従来のp領域104は、pウェル3内に形成されているので従来のp領域104の上面はpウェル3の上面と同じ高さ、アノード電極に上面でしか接触できない。そのためp半導体凸部4は、その数と高さを適切にすれば、従来のp領域104よりもアノード電極との接触面積を大きくできる。例えば、p半導体凸部4が図2cの如く平面視でライン形であり、図5aに示すように、幅がWの中に、幅がW1で高さがHのp半導体凸部がN個、等間隔に配設されているとする。一例として、W=3.3μm、W1=0.3μm、H=0.2μm、N=6とするとp半導体凸部4同士の間隔は0.3μm、同じく幅W=3.3μmで形成された従来のp領域104図5bと比較して、アノード電極との接触面積を27.3大きくできる。また他の一例として、W=2.9μm、W1=0.5μm、H=0.2μm、N=4とするとp半導体凸部4同士の間隔は0.3μm、同じく幅W=2.9μmで形成された従来のp領域104と比較して、アノード電極との接触面積を10.3大きくできる。以上のように本実施の形態によれば、ハードマスクを用いずに、アノード電極6金属電極にオーミック接続するp領域p半導体凸部4を形成できるため、製造工程数を少なくでき、工期短縮およびコスト削減を図ることができる。またp半導体凸部4はpウェル3より突出しており、上面だけでなく側面でもアノード電極6と接触できる。よってアノード電極6とp半導体凸部4との接触面積は大きくなり、その間のコンタクト抵抗を小さくできる。またレジストパターンをマスクとする選択的なイオン注入によって、p半導体凸部4下にpウェルを配設できると共に、アノード電極6の端部の下を含む領域にガードリング5終端領域を配設することができ、炭化珪素JBSダイオードの高耐電圧化に大きく寄与できる。<実施の形態2>図6は、実施の形態2に係るJBSダイオードの構成図である。同図において、図1に示したものと同様の要素には同一符号を付している。当該JBSダイオードは、図1の構成に対し、各pウェル3の上にp半導体凸部4を一つずつ配設したものである。また本実施の形態のJBSダイオードの製造方法は、p半導体凸部4の形成パターンを除いて実施の形態1と同じである。従ってpウェル3の形成工程は、p半導体凸部4の形成工程よりも後に行われる。つまり図7aの如くエピタキシャル層2上にp半導体凸部4を形成した後、図7bのようにp半導体凸部4を内包する開口を有するレジストパターン11を形成し、pウェル3を形成するためのイオン注入が行われる。このイオン注入はp半導体凸部4を介して行われるため、pウェル3はp半導体凸部4の下方の部分が浅く形成されることになる。ここで、図7bのpウェル3の形状と、実施の形態1で図4bに示したpウェル3の形状とを比較する。本実施の形態ではpウェル3上にp半導体凸部4が一つのみ配設されるため、図7bのpウェル3の底面の凹み浅い部分は1つである。それに対し実施の形態1ではpウェル3上にp半導体凸部4が複数個配設されていたため、図4bのpウェル3の底面の凹みは複数である。通常、pウェル3の底面の角部には電界集中が生じ易いので、pウェル3の底面の凹みが多いと、JBSダイオードの耐電圧性能が低下する場合がある。本実施の形態のJBSダイオードは、実施の形態1と比較してpウェル3の底部に電界集中が生じやすい個所が少なく、耐電圧性能の低下が防止される。本実施の形態のp半導体凸部4も、上面と側面でアノード電極6に接触するため、アノード電極6との間のコンタクト抵抗は小さくなる。例えば、p半導体凸部4が平面視でライン形であり、図8aに示すように、pウェル3上に幅がWで高さがHのp半導体凸部が一つ配設されているとする。一例として、W=3.0μm、H=0.2μmとすると、同じく幅W=3.0μmで形成された従来のp領域104図8bと比較して、アノード電極との接触面積を13.3大きくできる。但し、p半導体凸部4を高く形成できる場合、その側面の面積がアノード電極6との接触面積に大きく寄与することになるので、p半導体凸部4の幅を広げるよりも、実施の形態1のようにp半導体凸部4の数を多くする方が効率よく接触面積を大きくすることができる。実施の形態1にはこのメリットがある。<実施の形態3>実施の形態3では、本発明に係るJBSダイオードの形成において、p半導体凸部4の形成工程p領域4aのパターニングよりも先にpウェル3の形成工程を行う。なお、JBSダイオードの基本的な構造は、図1と同様であるのでここでの説明は省略する。以下、実施の形態3に係るJBSダイオードの製造方法を、図9の工程図を参照しつつ説明する。まずn型のSiC基板1を用意し、その上にn型のエピタキシャル層2を成長させる図9a。そしてSiC基板1およびエピタキシャル層2を200°C程度に加熱しての高温イオン注入により、Al等のp型不純物をエピタキシャル層2の全面に注入することによって、エピタキシャル層2の上部全体に不純物濃度の高いp領域4aを形成する図9b。この高温イオン注入は、エピタキシャル層2の全面に行うため、ハードマスクの注入マスクは必要ない。次いで、選択的なイオン注入によりエピタキシャル層2へAl等のp型不純物を注入することによって、p領域4aよりも深く、pウェル3およびガードリング5を形成する図9c。pウェル3およびガードリング5の不純物濃度は、p領域4aのそれよりも低いため、このイオン注入は、常温下での通常のイオン注入で行い、注入マスクとしてレジストパターンを使用する。その後、p領域4aの上に、p半導体凸部4の形成領域を開口したレジストパターン不図示を形成し、それをマスクにするエッチングにより、p領域4aを部分的に除去してエピタキシャル層2のn型領域およびpウェル3を露出させる。その結果、エピタキシャル層2のn型領域およびpウェル3の上面より上方へ突出したp半導体凸部4が形成される図9d。ここでは1つのpウェル3に対してp半導体凸部4を複数個設ける例を示すが、1つのpウェル3に対し1つのp半導体凸部4を設けてもよい。そして、イオン注入した不純物を活性化させる熱処理活性化アニールを1600°C以上で行う。さらに、SiC基板1の下面にカソード電極9を形成し、エピタキシャル層2の上面露出したn型領域およびpウェル3の部分およびp半導体凸部4を覆うようにアノード電極6を形成する。さらにアノード電極6の上にパッド電極7を形成し、全面に保護膜8を形成してパッド電極7の上方を開口する。それにより図1に示したJBSダイオードの構造が得られる。本実施の形態では、図9に示したように、pウェル3の形成工程図9cは、p半導体凸部4の形成工程図9dよりも前に行われる。つまり図10aの如くpウェル3の形成領域が開口されたレジストパターン11を形成し、pウェル3を形成するためのイオン注入を行った後、p領域4aのパターニングを行って図10bのようにp半導体凸部4を形成する。pウェル3形成のイオン注入が、p領域4aを介して行われるため、pウェル3は全体的に浅めに形成されるが、パターニング前のp領域4aの表面は平坦なので、pウェル3の底面は凹みのない平坦な形状となる。本実施の形態によれば、電界集中が生じ易いpウェル3の底面の角部の数が最小限pウェル3の両端部のみになるので、実施の形態1と比較してJBSダイオードの耐電圧性能が向上する。但し、pウェル3形成のイオン注入を、p領域4aを介して行うため、実施の形態1に比べてpウェル3の形成深さ厚さが制限される点に留意すべきである。<実施の形態4>実施の形態4では、pウェル3の底面を平坦にでき、且つ、pウェル3の形成深さを実施の形態1と同等にできる手法を提案する。エピタキシャル層2に不純物がイオン注入されたとき、その不純物はある程度の横方向の広がりをもって注入される。そのためpウェル3は、図11のように、注入される不純物の広がりの幅D1だけレジストパターン11の下に入り込むように形成される。本実施の形態では、平面視でp半導体凸部4上の任意の点から当該p半導体凸部4の端までの最短距離D2の最大値を、pウェル3形成のイオン注入における不純物の横方向への広がり幅D1よりも小さくする。図12a~cは、図2a~cで示した構成における、p半導体凸部4上の任意の点黒いドットから当該p半導体凸部4の端までの最短距離D2の例を示している。例えば図12aのようにp半導体凸部4が円形の場合、距離D2の最大値はその円の半径に相当する。また図12bのように長方形であれば、距離D2の最大値はその長方形の短辺の長さの半分に相当し、図12cのようにライン形であれば、距離D2の最大値はそのライン幅の半分に相当する。本実施の形態に係るJBSダイオードの製造の手順は、実施の形態1図3と同様である。よってpウェル3の形成工程図3dは、p半導体凸部4の形成工程図3cよりも後に行われる。つまり図13aの如くエピタキシャル層2上にp半導体凸部4を形成した後、図13bのようにp半導体凸部4を内包する開口を有するレジストパターン11を形成し、pウェル3を形成するためのイオン注入が行われる。このイオン注入はp半導体凸部4を介して行われるが、p半導体凸部4の距離D2の最大値は、pウェル3の不純物の広がり幅D1よりも小さいため、pウェル3はp半導体凸部4の下方全体に入り込むように形成される。よってpウェル3の底面は凹みのない平坦な形状となる。本実施の形態によれば、電界集中が生じ易いpウェル3の底面の角部の数が最小限pウェル3の両端部のみになるので、実施の形態1と比較してJBSダイオードの耐電圧性能が向上する。しかも、pウェル3形成のイオン注入を、p半導体凸部4の形成p領域4aのパターニングの後に行うため、pウェル3を実施の形態1と同様の深さで形成可能である。図14は、SiC基板にAlを700keVのエネルギーでイオン注入した場合における、SiC基板内でのAlの横方向への広がりをシミュレーションした結果である。この場合、Alは横方向に約250nm拡がることが観察された。この広がりは、注入エネルギーが高いほど大きくなる。例えばp半導体凸部4の距離D2の最大値が250nmである場合、pウェル3形成のイオン注入において、700keV以上のエネルギーでのAlのイオン注入を少なくとも1回行えば、pウェル3をp半導体凸部4の下方全体に入り込むように形成でき、pウェル3の底面を平坦にできる。<実施の形態5>図15は、実施の形態5に係るJBSダイオードの構成図である。当該JBSダイオードは、図1の構成に対し、アノード電極6をそれぞれ異なる金属から成る第1金属部61と第2金属部62とから構成したものである。第1金属部61は、エピタキシャル層2のn型領域pウェル3が形成されていない部分の上に形成され、当該n型領域とショットキー接続する部分である。第2金属部62は、pウェル3とオーミック接続する部分であり、pウェル3上にp半導体凸部4を覆うように形成され、第1金属部61の材料よりもp型の炭化珪素半導体p半導体凸部4に対するコンタクト抵抗が低い材料から成っている。第1金属部61の材料としては、Ti、Ni、W等が挙げられる。また第2金属部62の材料としては、Niや、Ti-Alの積層構造等が挙げられる。上記したように、本発明に係るJBSダイオードでは、p半導体凸部4がエピタキシャル層2の上面から突出するため、p半導体凸部4とアノード電極6との接触面積が大きい。よってp半導体凸部4と接触する部分に、p半導体凸部4とのコンタクト抵抗がより低い第2金属部62を配設することにより、効率的にコンタクト抵抗を低減できる。但し、アノード電極6を形成するために、第1金属部61を、エピタキシャル層2のn型領域上に形成する工程と、第2金属部62を、pウェル3の上にp半導体凸部4を覆うように形成する工程とを分けて行う必要があるので、製造工程数は増える点に留意すべきである。また、第2金属部62とp半導体凸部4とのオーミック接続を得るために高温の熱処理が必要な場合は、それによってショットキー特性が劣化しないように、第2金属部62を形成して高温の熱処理を行った後、第1金属部61を形成するとよい。