"複数の走査線と、複数のデータ線と、前記複数の走査線に沿った複数の容量線と、前記複数の走査線及び前記複数の容量線と前記複数のデータ線との交差に対応して設けられ、1一端が前記データ線に接続されるとともに、前記走査線が選択されたときに前記一端と他端との間で導通状態になるスイッチング素子と、2一端が前記スイッチング素子に電気的に接続され、他端が前記容量線に電気的に接続される補助容量と、を含む画素とを有する電気光学装置の駆動回路であって、所定の順番に前記走査線を選択する走査信号を出力する走査線駆動回路と、前記各容量線に電気的に接続され、当該容量線に対し、対応する前記走査線が選択されたときに第1電位信号を供給し、当該走査線の選択が終了したとき以降に第2電位信号を供給する複数の容量線駆動回路とを備え、一の容量線に電気的に接続される前記容量線駆動回路は、第1ラッチ回路と、第2ラッチ回路と、前記第1ラッチ回路が保持する信号が第1論理レベルのときは前記第1電位信号を、第2論理レベルのときは前記第2電位信号を前記一の容量線に供給する信号出力回路とを有し、前記第1ラッチ回路は、一垂直走査期間で、前記画素において前記一の容量線に沿った走査線よりも後に選択される所定の走査線に対する走査信号が供給されたとき、前記第2ラッチ回路から入力された信号をラッチするとともに、前記第2ラッチ回路から入力された信号を前記第2ラッチ回路に対して出力し、前記第2ラッチ回路は、前記一垂直走査期間で、前記画素において前記一の容量線に沿った走査線よりも先に選択される所定の走査線に対する走査信号が供給されたとき、前記第1ラッチ回路から入力された信号をラッチするとともに、前記第1ラッチ回路から入力された信号を論理反転して前記第1ラッチ回路に対して出力することを特徴とする電気光学装置の駆動回路。前記走査線駆動回路により前記走査信号が出力されて選択された走査線に対応する画素へ供給するデータ信号の書込極性を、前記走査線駆動回路の垂直走査方向に対して前記走査線毎に反転するライン反転方式に従って、前記データ信号を供給するデータ線駆動回路を備え、前記一垂直走査期間において前記第1ラッチ回路がラッチする信号の論理レベルが、前記垂直走査方向に対して前記容量線毎に反転するように、前記各容量線駆動回路が構成されることを特徴とする請求項1に記載の電気光学装置の駆動回路。前記第1ラッチ回路は、前記一垂直走査期間の開始前に入力される初期化信号に応じて、前記第1論理レベルの信号を保持することを特徴とする請求項1又は2に記載の電気光学装置の駆動回路。前記第1ラッチ回路は、前記一垂直走査期間の開始前にLレベルからHレベルに遷移する前記初期化信号が一方の入力端に入力されるNANDゲートと、前記NANDゲートの出力レベルを論理反転して、当該NANDゲートの他方の入力端に帰還するインバーターとを含み、前記第2ラッチ回路は、前記NANDゲート又は前記インバーターの出力信号をラッチすることを特徴とする請求項3に記載の電気光学装置の駆動回路。前記初期化信号は、前記走査線駆動回路により前記走査線の選択が開始された後、前記画素へのデータ信号の書込極性が第1番目の垂直走査期間と共通である垂直走査期間の開始前であり、かつ、当該垂直走査期間の前の垂直走査期間で前記画素にデータ信号が供給された後に、前記第1ラッチ回路に入力されることを特徴とする請求項3又は4に記載の電気光学装置の駆動回路。前記容量線駆動回路は、前記画素を配列した表示領域を挟んで前記走査線駆動回路の反対側に設けられることを特徴とする請求項1乃至5のいずれか1項に記載の電気光学装置の駆動回路。前記走査線駆動回路は、垂直走査方向が可変であり、前記走査線駆動回路の垂直走査方向を指定する転送方向制御信号に応じて、前記垂直走査方向に関わらず、前記第1ラッチ回路が、前記後に選択される所定の走査線に出力される走査信号が供給されたとき、前記第2ラッチ回路から入力された信号をラッチするとともに、前記第2ラッチ回路に対して出力し、前記第2ラッチ回路が、前記先に選択される所定の走査線に出力される走査信号が供給されたとき、前記第1ラッチ回路から入力された信号をラッチするとともに、前記第1ラッチ回路から入力された信号を論理反転して前記第1ラッチ回路に対して出力することを特徴とする請求項1乃至6のいずれか1項に記載の電気光学装置の駆動回路。複数の走査線と、複数のデータ線と、前記複数の走査線に沿った複数の容量線と、前記複数の走査線及び前記複数の容量線と前記複数のデータ線との交差に対応して設けられ、1一端が前記データ線に接続されるとともに、前記走査線が選択されたときに前記一端と他端との間で導通状態になるスイッチング素子と、2一端が前記スイッチング素子に電気的に接続され、他端が前記容量線に電気的に接続される補助容量と、を含む画素と、所定の順番に前記走査線を選択する走査信号を出力する走査線駆動回路と、前記各容量線に電気的に接続され、当該容量線に対し、対応する前記走査線が選択されたときに第1電位信号を供給し、当該走査線の選択が終了したとき以降に第2電位信号を供給する複数の容量線駆動回路とを備え、一の容量線に電気的に接続される前記容量線駆動回路は、第1ラッチ回路と、第2ラッチ回路と、前記第1ラッチ回路が保持する信号が第1論理レベルのときは前記第1電位信号を、第2論理レベルのときは前記第2電位信号を前記一の容量線に供給する信号出力回路とを有し、前記第1ラッチ回路は、一垂直走査期間で、前記画素において前記一の容量線に沿った走査線よりも後に選択される所定の走査線に対する走査信号が供給されたとき、前記第2ラッチ回路から入力された信号をラッチするとともに、前記第2ラッチ回路から入力された信号を前記第2ラッチ回路に対して出力し、前記第2ラッチ回路は、前記一垂直走査期間で、前記画素において前記一の容量線に沿った走査線よりも先に選択される所定の走査線に対する走査信号が供給されたとき、前記第1ラッチ回路から入力された信号をラッチするとともに、前記第1ラッチ回路から入力された信号を論理反転して前記第1ラッチ回路に対して出力することを特徴とする電気光学装置。請求項8に記載の電気光学装置を備えることを特徴とする電子機器。電気光学装置での液晶素子は、画素電極およびコモン電極で液晶を挟持する構成となっている。このような構成で液晶に直流成分が印加されると、液晶が劣化して、過去に表示した画像が残像となって現れる。このため、液晶に直流成分が印加されるのを防止するべく、画素電極に印加する電圧を、コモン電極に対して高位側の正極性電圧と低位側の負極性電圧とで交互に切り替える交流駆動が行われることが多い。このような交流駆動で特許文献1に記載された容量線駆動を行う場合、従来は、容量線駆動回路に、画素への書込極性を指定する極性信号を供給して書込極性に対応した動作をさせる必要があった。しかしながら、電気光学装置の小型化などを実現する場合には、各種信号を入力するための端子の数を減らすことが望ましい。またフレーム数を増やして動画表示品位を向上さたり、フレーム数を複数のサブフレームに分割して階調表現を行う場合には、高速駆動が必要となるが、極性信号の誤サンプリングを避けることが望ましい。本発明は、このような事情に鑑みてなされたもので、その目的の一つは、画素への書込極性を指定する極性信号を用いないで、当該書込極性に対応した容量線駆動を実現するための技術を提供することである。上記目的を達成するために、本発明に係る電気光学装置の駆動回路にあっては、複数の走査線と、複数のデータ線と、前記複数の走査線に沿った複数の容量線と、前記複数の走査線及び前記複数の容量線と前記複数のデータ線との交差に対応して設けられ、1一端が前記データ線に接続されるとともに、前記走査線が選択されたときに前記一端と他端との間で導通状態になるスイッチング素子と、2一端が前記スイッチング素子に電気的に接続され、他端が前記容量線に電気的に接続される補助容量と、を含む画素とを有する電気光学装置の駆動回路であって、所定の順番に前記走査線を選択する走査信号を出力する走査線駆動回路と、前記各容量線に電気的に接続され、当該容量線に対し、対応する前記走査線が選択されたときに第1電位信号を供給し、当該走査線の選択が終了したとき以降に第2電位信号を供給する複数の容量線駆動回路とを備え、一の容量線に電気的に接続される前記容量線駆動回路は、第1ラッチ回路と、第2ラッチ回路と、前記第1ラッチ回路が保持する信号が第1論理レベルのときは前記第1電位信号を、第2論理レベルのときは前記第2電位信号を前記一の容量線に供給する信号出力回路とを有し、前記第1ラッチ回路は、一垂直走査期間で、前記画素において前記一の容量線に沿った走査線よりも後に選択される所定の走査線に対する走査信号が供給されたとき、前記第2ラッチ回路から入力された信号をラッチするとともに、前記第2ラッチ回路から入力された信号を前記第2ラッチ回路に対して出力し、前記第2ラッチ回路は、前記一垂直走査期間で、前記画素において前記一の容量線に沿った走査線よりも先に選択される所定の走査線に対する走査信号が供給されたとき、前記第1ラッチ回路から入力された信号をラッチするとともに、前記第1ラッチ回路から入力された信号を論理反転して前記第1ラッチ回路に対して出力することを特徴とする。本発明によれば、画素への書込極性を指定する極性信号を用いないで、当該書込極性に対応した容量線駆動を実現することができる。本発明において、前記走査線駆動回路により前記走査信号が出力されて選択された走査線に対応する画素へ供給するデータ信号の書込極性を、前記走査線駆動回路の垂直走査方向に対して前記走査線毎に反転するライン反転方式に従って、前記データ信号を供給するデータ線駆動回路を備え、前記一垂直走査期間において前記第1ラッチ回路がラッチする信号の論理レベルが、前記垂直走査方向に対して前記容量線毎に反転するように、前記各容量線駆動回路が構成されるようにしてもよい。本発明によれば、走査線の選択が開始される前に、容量線駆動回路を予め第1番目の垂直走査期間の書込極性に対応した状態にすることができる。本発明において、前記第1ラッチ回路は、前記一垂直走査期間の開始前に入力される初期化信号に応じて、前記一方の論理レベルに保持するようにしてもよい。本発明によれば、液晶素子をライン反転方式に従って駆動してフリッカーの発生を抑制することができる。本発明において、前記第1ラッチ回路は、前記一垂直走査期間の開始前にLレベルからHレベルに遷移する前記初期化信号が一方の入力端に入力されるNANDゲートと、前記NANDゲートの出力レベルを論理反転して、当該NANDゲートの他方の入力端に帰還するインバーターとを含み、前記第2ラッチ回路は、前記NANDゲート又は前記インバーターの出力信号をラッチするようにしてもよい。本発明によれば、第1ラッチ回路を構成する論理回路の数の増大を抑えることができる。本発明において、前記初期化信号は、前記走査線駆動回路により前記走査線の選択が開始された後、前記画素へのデータ信号の書込極性が第1番目の垂直走査期間と共通である垂直走査期間の開始前であり、かつ、当該垂直走査期間の前の垂直走査期間で前記画素にデータ信号が供給された後に、前記第1ラッチ回路に入力されるようにしてもよい。本発明によれば、走査線の選択が開始された後に、第1及び第2ラッチ回路で保持される論理レベルに誤りが生じた場合であっても、容量線駆動回路を書込極性に対応した状態に復帰させることができる。本発明において、前記容量線駆動回路は、前記画素を配列した表示領域を挟んで前記走査線駆動回路の反対側に設けられるようにしてもよい。本発明によれば、容量線駆動回路が走査線駆動回路側に配置されないので、電気光学装置の額縁領域の肥大化を抑制することができる。本発明において、前記走査線駆動回路は、垂直走査方向が可変であり、前記走査線駆動回路の垂直走査方向を指定する転送方向制御信号に応じて、前記垂直走査方向に関わらず、前記第1ラッチ回路が、前記後に選択される所定の走査線に出力される走査信号が供給されたとき、前記第2ラッチ回路から入力された信号をラッチするとともに、前記第2ラッチ回路に対して出力し、前記第2ラッチ回路が、前記先に選択される所定の走査線に出力される走査信号が供給されたとき、前記第1ラッチ回路から入力された信号をラッチするとともに、前記第1ラッチ回路から入力された信号を論理反転して前記第1ラッチ回路に対して出力するようにしてもよい。本発明によれば、走査線駆動回路の垂直走査方向が可変である場合であっても、その垂直走査方向に関わらず、画素への書込極性に対応した容量線駆動を実現することができる。ことができる。なお、本発明は、電気光学装置、電気光学装置を含む電子機器としても概念することが可能である。以下、本発明の実施の形態について図面を参照しつつ説明する。[第1実施形態]図1は、第1実施形態に係る電気光学装置の全体構成を示すブロック図である。図1に示すように、電気光学装置1は、表示領域100を有し、その周辺に、走査線駆動回路130と、データ線駆動回路140と、複数ここでは、320個の容量線駆動回路150とが配置された周辺回路内蔵型のパネル構成である。表示制御回路20は、この周辺回路内蔵型のパネルと、例えばFPCflexibleprintedcircuit基板によって接続される。表示領域100は、複数の画素110が配列される領域である。表示領域100では、第1,2,3,...,320行の320本の走査線112が、一方向図中行方向に延在するように設けられる。また、表示領域100では、第1,2,3,...,240列の240本のデータ線114が、走査線112に直交する方向図中縦方向に延在するように設けられる。各データ線114と各走査線112とは互いに電気的に絶縁を保つように設けられる。そして、1本の走査線112と、1本のデータ線114との交差交点に対応して1画素が配置されるように、320本の走査線112と240本のデータ線114との交点に対応して、画素110が設けられる。よって、表示領域100においては、画素110が縦320行×横240列でマトリクス状に配列される。さらに、第1~320行の走査線112に対応して、第1~320行の容量線132が行方向に延在して設けられる。各行の容量線132は、対応する行の走査線112に沿って設けられる。なお、第1~320行以外に第0行及び第321行の走査線112が設けられるが、この走査線112は、画素110に対応しておらず、ダミーの走査線として機能するものである。このダミー走査線は、それぞれ第1,320行の容量線132が接続される容量線駆動回路150の駆動を助けるためのものであるが、その機能については後述する。また、表示領域100では、走査線112が所定の順番で排他的に走査線駆動回路130によって選択される。第i行の走査線112が選択されて走査線駆動回路130によって供給される走査信号を、以下では走査信号Giと表す。また、第i行の走査線112に対応する容量線132に供給される容量信号を、以下では容量信号Sciと表す。図2は、画素110の等価回路、及びその周辺の構成を示す図である。図2は、具体的には、第jj=1~240列の画素110であって、第i行の画素110、これらに接続される走査線112、容量線132、及び容量線駆動回路150を示す。画素110は、画素電極118とコモン電極108とで液晶105を挟持した画素容量ここでは、液晶素子120を有している。ここでは、液晶105をVA方式として、画素容量120が電圧無印加時において黒状態となるノーマリーブラックモードであるとする。また、この等価回路では、画素容量120に対して並列に補助容量蓄積容量125が設けられる。補助容量125は、一端が画素電極118に電気的に接続され、他端が容量線132に電気的に接続される。ここで、走査線112が選択されてHレベルになると、その走査線112にゲート電極が電気的に接続されたTFT116がオンとなり、画素電極118がデータ線114に接続される。このため、走査線112がHレベルであるときに、データ線114に階調に応じた電圧レベルのデータ信号が供給されると、そのデータ信号は、オンしたTFT116を介して画素電極118に供給される。そして、走査線112が非選択とされてLレベルになると、TFT116はオフするが、画素電極に印加された電圧は、画素容量120の容量性及び補助容量125によって保持される。画素容量120では、画素電極118及びコモン電極108によって生じる電界に応じて液晶105の分子配向状態が変化する。このため、画素容量120は、反射型であれば、印加保持電圧に応じた反射率となる。表示領域100では、画素容量120毎に反射率が変化するので、画素容量120が画素110に相当する。また、第i行の画素110の補助容量125において、TFT116に電気的に接続される一端に対する他端は、第i行の容量線132に電気的に接続される。そして、第i行の容量線132は、第i行に対応した容量線駆動回路150に電気的に接続される。以上の構成の画素110を配列してなる表示領域100は、画素電極118が形成された素子基板とコモン電極108が形成された対向基板との一対の基板同士を、電極形成面が互いに対向するように一定の間隙を保って貼り合わせるとともに、この間隙に液晶105を封止した構成となっている。このため、画素容量120は、画素電極118とコモン電極108とで誘電体の一種である液晶105を挟持したものとなり、画素電極118とコモン電極108との電位差を保持する。図1に戻って説明する。表示制御回路20は、各種の制御信号を出力して電気光学装置1の各部を制御する。第1に、表示制御回路20は、スタートパルスDy及びクロック信号Clyを走査線駆動回路130に出力する。第2に、表示制御回路20は、データビットDb、クロック信号Clx、転送開始パルスXSPを、データ線駆動回路140に出力する。第3に、表示制御回路20は、初期化信号YRESを容量線駆動回路150に出力する。また、表示制御回路20は、コモン電極108にコモン電圧LCcomを印加する。図3は、表示制御回路20が出力する各信号の時系列変化を示すタイミングチャートである。以下、図3を参照しつつ電気光学装置1の各部の動作を説明する。第1に、走査線駆動回路130について説明する。走査線駆動回路130は、表示制御回路20から供給されるスタートパルスDy及びクロック信号Clyに従って、図1中の上から下に向かって、走査線112を一本ずつ順次選択する。具体的には、走査線駆動回路130は、iの値が大きくなる方向に、一本ずつ排他的に走査線112を選択する。そして、走査線駆動回路130は、選択した第i行の走査線112に対して走査信号Giを供給する。走査線駆動回路130は、選択した走査線112への走査信号をHレベルに相当する選択電圧VHとし、それ以外の走査線112への走査信号をLレベルに相当する非選択電圧VLとする。より詳細には、図3に示すように、走査線駆動回路130は、スタートパルスDyをデューティ比が50であるクロック信号Clyに従って順次シフトさせ、パルス幅をクロック信号Clyの半周期よりも狭めて、走査信号G,G,G,G,G,...,G,G,G,G,G321としてそれぞれ出力するものである。この実施形態で、フレーム期間とは、表示領域100を駆動することによって、画像の1コマ分を表示させるのに要する期間をいう。フレーム期間は、垂直走査周波数が60Hzであれば、その逆数である約16.67ミリ秒である。このようなフレーム期間は、図3に示すように、走査信号GがHレベルになってから走査信号GがLレベルになるまでの垂直有効走査期間Faのほか、それ以外の垂直帰線期間が含まれる。なお、クロック信号Clyの論理レベルが一定である半周期分の期間を、水平走査期間Hとする。この水平走査期間Hのうち、時間的に前方において走査信号がHレベルとなる期間を水平有効走査期間とすると、残りの期間が水平帰線期間になる。第2に、データ線駆動回路140に関わる内容を説明する。表示制御回路20は、画素110に指定される階調レベルに応じて、これらのオン又はオフ駆動を指定するために、図示せぬ上位装置から供給される各画素の階調レベルを指定した表示データを、データビットDbに変換してデータ線駆動回路140に出力する。データ線駆動回路140は、表示制御回路20から転送開始パルスXSPが供給されてから、クロック信号Clxに従ったタイミングで第1~240列のデータ線114に、それぞれデータビットDbに応じた電圧レベルのデータ信号を供給する。表示制御回路20からデータ線駆動回路140に供給されるデータビットDbは、それぞれ画素110の階調濃度を制御するためのデジタルデータである。電気光学装置1にあっては、画素110は、高位側電圧であるHレベル、又は低位側電圧であるLレベルのデータ信号のいずれか一方であるデータビットDbに従って階調の表示を行う。その際、表示制御回路20は、液晶105に直流成分が印加されるのを防止するべく、画素電極118に印加する電圧を、コモン電極108に対して高位側の正極性電圧と低位側の負極性電圧とで交互に切り替える交流駆動で、画素110にデータを書き込む。ただし、この実施形態では、いわゆる面反転方式に従ってデータ線駆動回路140が画素110にデータを書き込む。面反転方式では、反転周期を1垂直走査期間つまり、1フレーム期間とする。すなわち、1列のデータ線114に着目すると、当該データ線114を介してデータ信号が供給される画素1列に対して、1垂直走査期間にわたって同一極性のデータ信号が書き込まれた後、次の垂直走査期間では、当該データ線114に供給されるデータ信号の極性が反転する。書込極性については、画素容量120に対して階調に応じた電圧を保持させる際に、コモン電極108のコモン電圧LCcomよりも画素電極118の電位を高位側とする場合を正極性といい、低位側とする場合を負極性という。電圧については、特に説明のない限り、図示省略した電源の接地電位を電圧ゼロの基準とする。表示制御回路20は、書込極性が正極性である場合、画素110を液晶印加電圧>0Vにするときは、Hレベルのデータビットを出力し、画素110を液晶印加電圧=0Vにするときは、Lレベルのデータビットを出力する。一方、表示制御回路20は、書込極性が負極性である場合、画素110を液晶印加電圧<0VにするときはLレベルのデータビットを出力し、画素110を液晶印加電圧=0Vにするときは、Hレベルのデータビットを出力する。データ線駆動回路140の構成の説明は以上である。第3に、容量線駆動回路150に関わる内容について説明する。図3に示すように、容量線駆動回路150は、第1フレーム奇数フレームのように書込極性が正極性書込である場合、第i行の容量線132に出力する容量信号Sciを、第i行の走査線112が選択される以前や選択されるときに、二値電圧のうち低位側である電圧VSLの電位信号第1電位信号を供給する。そして、容量線駆動回路150は、当該走査線112の選択が終了したとき以降に、二値電圧のうち高位側である電圧VSHの電位信号第2電位信号を供給する。一方、容量線駆動回路150は、第2フレーム偶数フレームのように負極性書込である場合、第i行の容量線132に出力する容量信号Sciを、第i行の走査線112が選択される以前や走査線112が選択されるときに、二値電圧のうち高位側である電圧VSHの電位信号第1電位信号を供給する。そして、容量線駆動回路150は、当該走査線112の選択が終了したとき以降に、二値電圧のうち低位側である電圧VSLの電位信号第2電位信号を供給する。以下では、ここで、画素容量120と補助容量125との接続点の電位を、Vpixと表すことがある。続いて、電気光学装置1の表示動作について説明する。まず、第1行の走査線112に供給される走査信号G1がHレベルになると、第1行第1列~第1行第240列の画素におけるTFT116がオンし、これらの画素電極118に、それぞれ対応するデータ信号が供給される。このため、第1行第1列~第1行第240列の画素110の画素容量120には、データ信号の電圧と、コモン電極108のコモン電圧LCcomとの電位差が印加される。ここで、走査信号G1がHレベルになる水平有効走査期間Faにおいて、正極性書込である場合、第1行の容量線132の容量信号Sc1は低位側電圧VSLである。このため、第1行第1列~第1行第240列の補助容量125には、それぞれデータ信号の電圧と電圧VSLとの電位差が印加される。そして、走査信号G1がLレベルに遷移すると、第1行第1列~第1行第240列の画素110におけるTFT116がオフする。そして、走査信号G2がHレベルに遷移すると、第1行の容量線132の容量信号Sc1は、高位側の電圧VSHにシフトさせられる。一方、水平有効走査期間Faにおいて負極性書込である場合、走査信号G1がHレベルに遷移したとき、第1行の容量線132の容量信号Sc1は高位側電圧VSHである。このため、第1行第1列~第1行第240列の補助容量125には、それぞれデータ信号の電圧と電圧VSHとの電位差が印加される。そして、走査信号G1がLレベルに遷移すると、第1行第1列~第1行第240列の画素110におけるTFT116がオフする。そして、走査信号G2がHレベルに遷移すると、第1行の容量線132の容量信号Sc1は、低位側の電圧VSLにシフトさせられる。以上のような容量線132の駆動により、画素電極118の電圧は、走査信号GがHレベルになったときに正極性書込である場合、データ信号の電圧Vpとなる。この後、容量線132の容量信号Scが電圧VSLから電圧VSHにシフトしたことにより、電圧Vpは電圧ΔVpixだけ上昇し、電圧VpixはVpΔVpixとなる。一方、偶数フレームのように負極性書込が指定されていれば、画素電極118の電圧は、データ信号の電圧Vpになり、この後、容量線132の容量信号Scが電圧VSHから電圧VSLにシフトしたことにより、電圧VpはΔVpixだけ低下し、電圧VpixはVp-ΔVpixとなる。なお、補助容量をCst、液晶容量をClcとし、その他の微小な寄生容量を無視すると電圧ΔVpixは、下記式1の関係を満たす。ΔVpix=|VSHVSL|×CstCstClc1以上の容量線駆動を実現する容量線駆動回路150についてより具体的に説明する。図4は、容量線駆動回路150の構成を示す図である。容量線駆動回路150は、第1ラッチ回路151と、第2ラッチ回路152と、信号出力回路154とを有する。以下、第i行の容量線132に接続される容量線駆動回路150を代表させて説明する。第1ラッチ回路151は、所定のタイミングで第2ラッチ回路152によりサンプリングされた信号をラッチするラッチ回路である。第1ラッチ回路151は、NANDゲート1511と、インバーター1512,1514,1516,1517と、トランスファーゲート1513,1515とにより構成される。なお、本実施形態では第1ラッチ回路151の入出力端を、図示のとおり入力端IN1及び出力端OUT11,OUT12と定める。NANDゲート1511は、一方の入力端に初期化信号YRESが入力されるものである。インバーター1512は、NANDゲート1511の出力信号を論理反転して、トランスファーゲート1513を経由してNANDゲート1511の他方の入力端に帰還するものである。NANDゲート1511及びインバーター1512によって構成される帰還型の回路により実現されるスタティック型のメモリーによって、第1ラッチ回路151でHレベル又はLレベルの一方の論理レベルに保持される。トランスファーゲート1513,1515はそれぞれ、第i1行の走査線112に対する走査信号Gi1に応じてオンオフするものである。具体的には、トランスファーゲート1513には、走査信号Gi1と、インバーター1514によって論理反転された走査信号Gi1とが入力される。トランスファーゲート1515には、走査信号Gi1と、インバーター1516によって論理反転された走査信号Gi1とが入力される。なお、走査信号Gi1は、一垂直走査期間で第i行の走査線112よりも後に選択される走査線に対して供給される信号である。また、トランスファーゲート1513,1515は同時にオンすることはない。例えば、Lレベルの走査信号Gi1に応じてトランスファーゲート1513がオンしたとき、インバーター1512の出力レベルの信号が、NANDゲート1511の入力端及び出力端OUT11に供給される。一方、Hレベルの走査信号Gi1に応じてトランスファーゲート1515がオンしたとき、第1ラッチ回路151は、走査信号Gi1が供給されたときに、第2ラッチ回路152の出力信号をラッチする。このラッチによって第1ラッチ回路151で保持される信号を論理反転した信号が出力端OUT12に供給される。ところで、初期化信号YRESは、容量線駆動回路150の状態を第1フレームの書込極性に対応したものに初期化するための信号である。図3に示すように、本実施形態の初期化信号YRESは、第i-1行の走査線112が非選択状態のときに、第1フレームの開始前にLレベルからHレベルに遷移するものである。具体的には、初期化信号YRESがLレベルのときにトランスファーゲート1513がオンすると、第1ラッチ回路151ではLレベルに保持されて出力端OUT12の出力レベルはHレベルとなる。なお、初期化信号YRESがHレベルのときには、初期化信号YRESは容量線駆動回路150が実現する容量線駆動に影響を与えない。ところで、初期化信号YRESによる初期化動作は、第i-1行の走査線112が選択状態にならない限り第2ラッチ回路152には影響を与えない。ここでは、走査線112は初期化動作の開始時には非選択状態であるものとする。第2ラッチ回路152は、所定のタイミングで第1ラッチ回路151によりサンプリングされる信号をラッチするラッチ回路である。第2ラッチ回路152は、トランスファーゲート1521,1523と、インバーター1522,1524,1525,1526と、インバーター153とにより構成される。トランスファーゲート1521,1523はそれぞれ、第i-1行の走査線112に供給される走査信号Gi1に応じてオンオフする。具体的には、トランスファーゲート1521には、走査信号Gi1と、インバーター1522によって論理反転された走査信号Gi1とが入力され、トランスファーゲート1523には、走査信号Gi1と、インバーター1524によって論理反転された走査信号Gi1とが入力される。走査信号i1は、一垂直走査期間で第i行の走査線112よりも先に選択される所定の走査線に供給される信号である。トランスファーゲート1521,1523は同時にオンする期間がなく、Hレベルの走査信号Gi1に応じてトランスファーゲート1521がオンしたとき、第1ラッチ回路151の出力信号が第2ラッチ回路152に取り込まれ、第2ラッチ回路152はその信号をラッチする。換言すると、第1ラッチ回路151は、Hレベルの走査信号Gi1が第2ラッチ回路152に供給されたとき、自身が保持する信号を第2ラッチ回路152にサンプリングするつまり、書き込む。その後、Lレベルの走査信号Gi1に応じてトランスファーゲート1523がオンすると、インバーター1525,1526によって構成される帰還型の回路により実現されるスタティック型のメモリーによって、第2ラッチ回路152がラッチした信号が保持される。この信号の論理レベルは、第2ラッチ回路152がラッチした信号のそれと同じである。インバーター153は、第2ラッチ回路152で保持される信号を論理反転して、入力端IN1を介して第1ラッチ回路151に出力する反転回路である。上述したように、第1ラッチ回路151に走査信号Gi1が供給されたとき、トランスファーゲート1515がオンする。よって、第2ラッチ回路152は、第i1行の走査線に対する走査信号Gi1が供給されたとき、走査信号Gi1に応じて第2ラッチ回路152がラッチした信号を論理反転して、この第1ラッチ回路151にサンプリングするものである。信号出力回路154は、高位側電圧VSHを印加する電源ラインと、低位側電圧VSLを印加する電源ラインとの間に直列接続された、PMOSトランジスター1541と、NMOSトランジスター1542とを有している。PMOSトランジスター1541は、第1ラッチ回路151の出力端OUT12の論理レベルがLレベルのときだけオンし、高位側電圧VSHの容量信号Sciを、容量線132に出力する。NMOSトランジスター1542は、第1ラッチ回路151の出力端OUT12の論理レベルがHレベルのときだけオンし、低位側電圧VSLの容量信号Sciを、容量線132に出力する。このように、信号出力回路154は、第1ラッチ回路151で保持される論理レベルに応じた電圧を選択して、容量線132に印加する電位信号を出力するものである。上述したように、第1フレームの開始前に初期化信号YRESがLレベルからHレベルに遷移するから、第1フレームの開始時にあっては、出力端OUT12の出力レベルはHレベルである。よって、信号出力回路154は、第1フレームの開始時正極性においては、予め低位側の電圧VSLの容量信号Sciを容量線132に出力する。容量線駆動回路150の構成の説明は以上であるが、続いて、その動作について図5を参照しつつ説明する。図5は、第1行の容量線132に対応する容量線駆動回路150内の論理レベルの時系列変化を示すタイミングチャートである。具体的には、図5には、出力端OUT11,OUT12,IN1の論理レベルの時系列変化を示している。なお、以下では、第1行の容量線132に対応する容量線駆動回路150の動作を代表して説明するので、参考のために、以下の説明で用いる走査信号及び容量信号の時系列変化も併せて図5に示す。なお、この場合、第i-1行の走査線112は第0行の走査線112であり、第i1行の走査線112は第2行の走査線112である。まず、表示制御回路20が第1フレームの開始前である時刻t1において、初期化信号YRESをLレベルからHレベルに遷移させる。これにより、第1ラッチ回路151の出力端OUT11は強制的にLレベルとなり、出力端OUT12は強制的にHレベルとなる。よって、容量信号Sciは低位側電圧VSLとなる。ただし、第0行の走査線112は未だ選択されていないから、第2ラッチ回路152で保持される論理レベルは不定である。続いて、時刻t2において走査線駆動回路130により第0行の走査線112が選択され、第2ラッチ回路152に走査信号G0が供給されると、トランスファーゲート1521がオンする。これにより第2ラッチ回路152は、出力端OUT11を介してLレベルの信号をラッチする。このラッチにより、第2ラッチ回路152はLレベルの信号を保持し、その出力信号の論理レベルはHレベルに確定される。次に、第0行の走査線112がHレベルからLレベルに遷移し、時刻t3において走査線駆動回路130により第1行の走査線112が選択されると、トランスファーゲート1521がオフする。これにより第2ラッチ回路152は第1ラッチ回路151とは遮断されるが、第2ラッチ回路152は引き続きLレベルに保持する。このときも、インバーター153は、第2ラッチ回路152で保持されるLレベルの信号を、Hレベルに論理反転して第1ラッチ回路151に出力する。しかしながら、第1ラッチ回路151のトランスファーゲート1515はオフである。よって、このとき第1ラッチ回路151によるラッチは行われず、第1ラッチ回路151において出力端OUT12の出力レベルはHレベルに保持される。よって、時刻t3以降において、容量信号Sciが低位側電圧VSLである状態が継続する。なお、第i行の容量線駆動回路150には、第i行の走査線112に供給される走査信号Giが入力されないため、この走査信号が容量線駆動回路150の動作に影響を与えることはない。次に、第1行の走査線112がHレベルからLレベルに遷移して、時刻t4において走査線駆動回路130により第2行の走査線112が選択されると、走査信号G2が第1ラッチ回路151に供給され、トランスファーゲート1515がオンする。このとき、第2ラッチ回路152は、自身の保持する信号をインバーター153により論理反転したHレベルの信号を、入力端IN1を介して第1ラッチ回路151にサンプリングする。第1ラッチ回路151は、この信号をラッチしてHレベルに保持するとともに、これをインバーター1517によってLレベルに論理反転して、出力端OUT12を介して信号出力回路154に出力する。これにより、信号出力回路154ではNMOSトランジスター1542がオフして、PMOSトランジスター1541がオンする。すなわち、信号出力回路154は、第2行の走査線112が選択されたときに、低位側電圧VSLから高位側電圧VSHに切り替えて、容量線132に容量信号Sciを出力する。次に、第2行の走査線112がHレベルからLレベルに遷移して、時刻t5において走査線駆動回路130により第3行の走査線112が選択されると、走査信号G2がLレベルとなるから、第1ラッチ回路151のトランスファーゲート1515はオフする。よって、第1ラッチ回路151は、時刻t4でラッチした信号の論理レベルつまり、Hレベルに保持して、Lレベルの信号を出力端OUT12を介して出力する。これにより、信号出力回路154は、第3行の走査線112が選択される期間においても、引き続き、高位側電圧VSHである容量信号Sciを出力する。以降、第4行,第5行,第320行という順で走査線駆動回路130により走査線112が順次選択されるが、この期間にあっては、第1行の容量線駆動回路150の動作に変化は生じない。よって、信号出力回路154は、この期間では、高位側電圧VSHの容量信号Sciを継続して出力する。以上が正極性書込である第1フレームの容量線駆動回路150の動作の説明である。次に、負極性書込である第2フレームの容量線駆動回路150の動作を説明する。なお、第1フレームの終了時点では、第1ラッチ回路151はHレベルに保持し、第2ラッチ回路152はLレベルに保持する。時刻t6において走査線駆動回路130により第0行の走査線112が選択され第2ラッチ回路152に走査信号G0が供給されると、第2ラッチ回路152のトランスファーゲート1521がオンする。これにより、第1ラッチ回路151は出力端OUT11を介して、Hレベルの信号を第2ラッチ回路152にサンプリングする。第2ラッチ回路152はこの信号をラッチして、Hレベルに保持する。このように、第2フレームで第0行の走査線112が選択されたときに、第2ラッチ回路152の保持する信号の論理レベルが変化し、第1フレームの論理レベルとは逆となる。次に、第0行の走査線112がHレベルからLレベルに遷移し、時刻t7において走査線駆動回路130により第1行の走査線112が選択されると、トランスファーゲート1521がオフし、第2ラッチ回路152は引き続きHレベルに保持する。このとき、第1ラッチ回路151のトランスファーゲート1515はオフのままである。よって、第1ラッチ回路151は、出力端OUT12の論理レベルをLレベルに保持するから、容量信号Sciは高位側電圧VSHである状態が継続する。次に、第1行の走査線112がHレベルからLレベルに遷移して、時刻t8において走査線駆動回路130により第2行の走査線112が選択され、第1ラッチ回路151に走査信号G2が供給されると、第1ラッチ回路151のトランスファーゲート1515がオンする。このとき、第2ラッチ回路152は、自身で保持するHレベルの信号をインバーター153によりLレベルに論理反転して、第1ラッチ回路151にサンプリングする。第1ラッチ回路151は、このLレベルの信号をラッチすると、この論理レベルLレベルに保持するとともに、インバーター1517によってHレベルに論理反転して、出力端OUT12を介して出力する。これにより、信号出力回路154ではNMOSトランジスター1542がオンして、PMOSトランジスター1541がオフする。すなわち、信号出力回路154は、第2行の走査線112が選択されたときに、高位側電圧VSHから低位側電圧VSLに切り替えて、容量信号Sciを出力する。次に、第2行の走査線112がHレベルからLレベルに遷移して、時刻t9において走査線駆動回路130により第3行の走査線112が選択されると、走査信号G2はLレベルとなり、第1ラッチ回路151のトランスファーゲート1515はオフする。よって、第1ラッチ回路151は、時刻t9以降においてもLレベルに保持したまま、Hレベルの信号を出力端OUT12から出力する。これにより、信号出力回路154は、第3行の走査線112が選択される期間においても、引き続き低位側電圧VSLの容量信号Sciを容量線132に出力する。以降、第4行,第5行,第320行という順で走査線駆動回路130により走査線112が順次選択されるが、この選択の期間にあっては、第1行の容量線駆動回路150に変化は生じないため、信号出力回路154は、この期間においても、低位側電圧VSLの容量信号Sciを継続して出力する。以上が負極性書込である第2フレームの容量線駆動回路150の動作の説明である。以降のフレームにおいても、容量線駆動回路150は、奇数フレームでは第1フレームと同様に動作し、偶数フレームでは第2フレームと同様に動作する。また、ここでは第1行の容量線駆動回路150の動作を説明したが、各行の容量線駆動回路150はそれぞれ同じ動作をする。よって、この説明において、第1行を第i行と読み替えて、第0行を第i-1行と読み替えて、第2行を第i1行と読み替えれば、第i行の容量線駆動回路150の動作説明に一般化することができる。以上の説明した第1実施形態によれば、画素110が交流駆動される場合に、従来技術では不可欠であった画素110の書込極性を指定する極性信号がなくても、容量線駆動回路150がその書込極性に対応した容量線駆動を実現することができる。これにより、容量線駆動回路150に極性指定信号を入力するための端子が不要となり、その端子数の増大が抑制され、電気光学装置1の小型化を期待することができる。またフレーム数を増やして動画表示品位を向上さたり、フレーム数を複数のサブフレームに分割して階調表現を行う場合には、高速駆動が必要となるが、極性信号の高速駆動も不要であり、誤サンプリングの可能性を著しく低下させることが可能になる。[第2実施形態]次に、本発明の第2実施形態について説明する。この第2実施形態の電気光学装置は、走査線駆動回路130の垂直走査方向が可変であり、その垂直走査方向に関わらず、上述した第1実施形態と同等の容量線駆動を実現可能にしたものである。以下の説明において、この実施形態の電気光学装置が備える構成のうち、第1実施形態の電気光学装置1が備える構成と共通するものは同一の符号を付して表し、それらの構成の説明及び図示を適宜省略する。図6は、この実施形態に係る電気光学装置1の全体構成を示すブロック図である。走査線駆動回路130は,上述した第1実施形態と同等の制御を行うとともに、表示制御回路20の制御に応じて、垂直走査方向を可変にする機能を有する。具体的には、表示制御回路20は、垂直走査方向を指示するための転送方向制御信号YDIRとそれを論理反転した/YDIRとを、走査線駆動回路130及び容量線駆動回路150にそれぞれ出力する。転送方向制御信号YDIRは、垂直走査方向を、互いに排他的な論理レベルで指示する信号である。表示制御回路20は、上記第1実施形態のように図中上から下方向に対応する垂直走査方向つまり、iの値が大きくなる方向とする場合に、Lレベルとなり、それとは逆の垂直走査方向つまり、iの値が小さくなる方向とする場合に、Hレベルとなる転送方向制御信号YDIR/YDIRはこれとは逆の論理レベルとなる。を出力する。走査線駆動回路130は、転送方向制御信号YDIRに従った垂直走査方向で走査信号Giを順次出力する。なお、その他の各種制御信号の時系列変化は、垂直走査方向以外は上記第1実施形態と同じであるから、ここではその説明を省略する。図7は、容量線駆動回路150の構成を示す図である。容量線駆動回路150は、上述した第1実施形態と同様、第1ラッチ回路151と、第2ラッチ回路152と、信号出力回路154とを有する。更に、第1ラッチ回路151は、上述した第1実施形態の構成のほかにトランスファーゲート1518,1519を有し、第2ラッチ回路152は、上述した第1実施形態の構成のほかにトランスファーゲート1527,1528を有する。まず、垂直走査方向が上述した第1実施形態と同じである場合、転送方向制御信号YDIRはLレベルつまり、/YDIRはHレベルである。よって、容量線駆動回路150では、トランスファーゲート1519,1527がそれぞれオンするが、トランスファーゲート1518,1528はそれぞれオフする。この場合、トランスファーゲート1518は、走査信号Gi1を第1ラッチ回路151に供給せず、トランスファーゲート1528は、走査信号Gi1を第2ラッチ回路152に供給しないから、容量線駆動回路150の構成は、実質的に、上述した第1実施形態と同じである。よって、転送方向制御信号YDIRがLレベルである場合、容量線駆動回路150の動作は上述した第1実施形態と同じである。一方、垂直走査方向が上述した第1実施形態と逆である場合、転送方向制御信号YDIRはHレベルつまり、/YDIRはLレベルである。よって、容量線駆動回路150ではトランスファーゲート1518,1528がそれぞれオンするが、トランスファーゲート1519,1527はそれぞれオフする。この場合、トランスファーゲート1519は、走査信号Gi1を第1ラッチ回路151に供給せず、トランスファーゲート1527は、走査信号Gi1を第2ラッチ回路152に供給しない。すなわち、第1ラッチ回路151に入力される走査信号は、第i-1行の走査線112に供給されるものであり、第2ラッチ回路152に入力される走査信号は、第i1行の走査線112に供給されるものである。よって、第1ラッチ回路151には、第i行よりも1行前に選択される走査線112に対応する走査信号Gi1が入力され、第2ラッチ回路152には、第i行よりも1行後に選択される走査線112に対応する走査信号Gi-1が入力される。この構成であっても、第1ラッチ回路151及び第2ラッチ回路152のラッチサンプリングのタイミングを決定付ける走査信号が上述した第1実施形態とは異なるだけで、各ラッチ回路の動作は上述した第1実施形態と同じである。よって、転送方向制御信号YDIRがHレベルである場合にも、画素110への書込極性に対応した容量線駆動を実現可能である。以上説明した第2実施形態によれば、走査線駆動回路130の垂直走査方向に関わらず、容量線駆動を実現することができる。[第3実施形態]次に、本発明の第3実施形態について説明する。この第3実施形態の電気光学装置は、容量線駆動回路150の配置位置を上記第2実施形態の位置から変更するものであり、容量線駆動回路150の構成及び動作は第2実施形態と同じである。以下の説明において、この実施形態の電気光学装置が備える構成のうち、第2実施形態の電気光学装置1が備える構成と共通するものは同一の符号を付して表し、それらの構成の説明を適宜省略する。図8は、この実施形態に係る電気光学装置1の全体構成を示すブロック図である。図8に示すように、各行の走査線112に対応して設けられた容量線駆動回路150は、表示領域100を挟んで走査線駆動回路130の反対側に設けられている。これにより、走査線駆動回路130と表示領域100とをより接近させることができるので、走査線駆動回路130側に存在する、いわゆる額縁領域の狭小化を図ることができる。この実施形態では、容量線駆動回路150が設けられる側には、容量線駆動を実現するために必要な配線が設けられる構成が設けられていないので、額縁領域を左右対称な形状とすることができるし、電気光学装置のさらなる構成の簡素化を図ることができる。これにより、電気光学装置の小型化や低コスト化に寄与させることができる。なお、この実施形態では、上述した第2実施形態のように垂直走査方向によらないで容量線駆動を実現することができるが、上述した第1実施形態のようにこれを考慮しない構成であってもよい。[第4実施形態]次に、本発明の第4実施形態について説明する。この第4実施形態の電気光学装置は、この実施形態では、面反転方式とともに走査線毎に書込極性を反転するライン反転方式に従って、データ線駆動回路140が画素110にデータを書き込む。ライン反転方式では、奇数行の画素110が正極性書込である場合、偶数行の画素110が負極性書込となり、奇数行の画素110が負極性書込である場合、偶数行の画素110が正極性書込となる。図9は、この実施形態の電気光学装置1の全体構成を示すブロック図である。電気光学装置1の基本的な構成は上述した第2実施形態と同じである。走査線駆動回路130は、初期化信号YRESがLレベルからHレベルに遷移した場合には、第0行の走査線112から選択を開始する。また、この実施形態の電気光学装置1では、奇数行の容量線駆動回路150と、偶数行の容量線駆動回路150との構成が相違している。ただし、奇数行に設けられる容量線駆動回路150の構成及び動作は、上述した第1実施形態と同じであるからその説明を省略する。図10は、偶数行に設けられる容量線駆動回路150の構成を示す図である。容量線駆動回路150は、第1ラッチ回路151と、第2ラッチ回路152と、信号出力回路154とを備える。以下、偶数行である第i行の容量線132に接続される容量線駆動回路150を代表させて説明する。なお、第2ラッチ回路152と、信号出力回路154との構成は、上述した第1実施形態と同じであるからその説明を適宜省略する。第1ラッチ回路151は、上述した第1実施形態と同様、NANDゲート1511と、インバーター1512,1514,1516,1517と、トランスファーゲート1513,1515とを有するが、その接続の仕方が奇数行のものと一部相違する。具体的には、NANDゲート1511は、一方の入力端に初期化信号YRESが入力され、他方の入力端にインバーター1512の出力信号が入力されるものである。また、トランスファーゲート1513がLレベルの走査信号Gi1が供給されてオンしたとき、NANDゲート1511の出力信号を、インバーター1512の入力端及び出力端OUT11に出力する。つまり、偶数行の容量線駆動回路150では、第2ラッチ回路152は、NANDゲート1511の出力信号をラッチするので、第2ラッチ回路152で保持される論理レベルは各垂直走査期間において、第1ラッチ回路151とは逆となる。その結果、第1ラッチ回路151の出力端OUT12の論理レベルも偶数行と奇数行とでは逆になる。すなわち、この実施形態では、奇数フレームにおいて偶数行の容量線駆動回路150は、偶数フレームにおける奇数行の容量線駆動回路150と同じ動作をし、偶数フレームにおいて偶数行の容量線駆動回路150は、奇数フレームにおける奇数行の容量線駆動回路150と同じ動作をすることに等しい。このように、本実施形態では、一垂直走査期間において第1ラッチ回路151がラッチする信号の論理レベルが、走査線駆動回路130の垂直走査方向に対して容量線132毎に反転するように、各容量線駆動回路150が構成される。図11は、表示制御回路20が出力する各信号の時系列変化を示すタイミングチャートである。以下、図10を参照しつつ電気光学装置1の各部の構成及び動作を説明するが、走査信号Giの供給動作については上述した第1実施形態と同じである。また、本実施形態では、第1フレームつまり、奇数フレームでは奇数行の画素110が正極性書込であり、偶数行の画素110が負極性書込である。また、第2フレームつまり、偶数フレームでは奇数行の画素110が負極性書込であり、偶数行の画素110が正極性書込である。よって、偶数行の容量線132の各時刻の電位は、第1実施形態とは逆極性になっている。図12は、第1行及び第2行の容量線132に対応する容量線駆動回路150内の論理レベルの時系列変化を示すタイミングチャートである。具体的には、図12には、出力端OUT11,OUT12,IN1の論理レベルの時系列変化を示している。なお、以下では、第1行及び第2行容量線132に対応する容量線駆動回路150の動作を代表しているので、参考のために、第1行及び第2行の容量線132の動作に関わる走査信号及び容量信号の時系列変化も併せて図12に示す。図12を見て分かるように、第1行の容量線132の駆動は上記第1実施形態と同じであり、第2行の容量線132の駆動は、上述した実施形態とは奇数フレームと偶数フレームとを入れ替えたものに等しい。この結果、図11,12に示すように、ライン反転方式に従ってデータ線駆動回路140が画素110にデータを書き込む場合にも、容量線駆動回路150は各行の画素110の書込極性に対応した容量線駆動を実現することができる。以上説明した第4実施形態によれば、フリッカーを抑えた高品位の表示が可能となるライン反転方式に従って、データ線駆動回路140が画素110を駆動する場合にも、容量線駆動回路150は画素110の書込極性に対応した容量線駆動を実現することができる。例えば、直視型のTNTwistedNematic方式の液晶を用いた電気光学装置への適用においてこの第4実施形態の構成が好適である。[第5実施形態]次に、本発明の第5実施形態について説明する。この第5実施形態の電気光学装置は、第1実施形態では、第1フレームの開始前にLレベルからHレベルに遷移させた初期化信号YRESについて、第1フレームの開始後、すなわち、走査線駆動回路130により走査線112の選択が開始された後においても、初期化信号YRESに基づいて初期化を行う。以下の説明において、この実施形態の電気光学装置が備える構成のうち、第1実施形態の電気光学装置1が備える構成と共通するものは同一の符号を付して表し、それらの構成の説明及び図示を適宜省略する。図13は、表示制御回路20が出力する各信号の時系列変化を示すタイミングチャートである。以下、図13を参照しつつ電気光学装置1の各部の構成及び動作を説明するが、初期化信号YRES以外の信号供給動作については上述した第1実施形態と同じであるから、その説明を省略する。図13に示すように、この実施形態では、表示制御回路20は、第3フレームの開始前であって、第2フレームでいずれの走査線112も選択されていない垂直帰線期間に初期化信号YRESをLレベルからHレベルに切り替えている斜線で図示。換言すると、画素110へのデータ信号の書込極性が第1フレームと共通である垂直走査期間の開始前であり、かつ、当該垂直走査期間の前の垂直走査期間で画素110にデータ信号が供給された後に、第1ラッチ回路151にLレベルからHレベルに切り替えわる初期化信号YRESが入力される。このようにするのは、偶数フレームでは、奇数フレームでの各ラッチ回路の状態を利用して容量線駆動を実現しているから、偶数フレームの開始前に初期化をすると、初期化直後のフレームの容量線駆動が、常に、奇数フレームに対応したものになってしまい、電気光学装置1の動作の不具合となるからである。よって、表示制御回路20は、画素110への書込極性が第1フレームと同じフレームの開始前に初期化を行う限り、さらに長い周期例えば、4フレームに1回で初期化を行ってもよい。以上説明した第5実施形態によれば、表示制御回路20が走査線112の選択が開始された後にも定期的に初期化を行うので、走査線112の選択が開始されてから、第1及び第2ラッチ回路151,152で保持される論理レベルに誤りが生じた場合であっても、容量線駆動回路150を書込極性に対応した状態に復帰させることで、書込極性に対応した容量線駆動を実現する確実性が増す。[変形例]本発明は、上述した実施形態と異なる形態で実施することが可能である。本発明は、例えば、以下のような形態で実施することも可能である。また、以下に示す変形例は、各々を適宜に組み合わせてもよい。[変形例1]上述した各実施形態では、第i行の容量線駆動回路150は、第i-1行の走査線112に供給される走査信号Gi1と、第i1行の走査線112に供給される走査信号Gi1とに基づいて容量線駆動を実現していた。これに対し。第i行の容量線駆動回路150は、第i-1行の走査線112に代えて、一垂直走査期間において第i-1行よりも前に選択される所定の走査線112に供給される走査信号に基づいて動作してもよい。また、第i行の容量線駆動回路150は、第i1行の走査線112に代えて、一垂直走査期間において第i1行よりも後に選択される所定の走査線112に供給される走査信号に基づいて動作してもよい。どの走査線112の選択を契機に、容量線132の電位を変化させるかについては、予め決められていればよい。[変形例2]上述した各実施形態の容量線駆動回路150の回路構成はあくまで一例であり、各実施形態の構成に限定されない。例えば、第1ラッチ回路151のNANDゲートに代えて、これと等価な他の論理回路の組み合わせを用いてもよい。また、第1ラッチ回路151のインバーター1514,1516については、第1ラッチ回路151に走査信号Gi1の反転信号が入力されるのであれば不要である。また、第2ラッチ回路152のインバーター1522,1524については、第2ラッチ回路152に走査信号Gi1の反転信号が入力されるのであれば不要である。また、第1ラッチ回路151のインバーター1517についても、信号出力回路154の構成を変形するなどして省略することができる。また、インバーター153は、第2ラッチ回路152の一部の構成要素という概念のものではなく、第2ラッチ回路152と別に設けられていてもよい。また、容量線駆動回路150の回路構成によっては、フレーム期間の開始前にHレベルからLレベルに遷移する初期化信号YRESを用いることもあり得る。初期化信号YRESを用いないで、容量線駆動回路150の状態を、第1フレームの書込極性に対応したものにできるのであれば、初期化信号YRESに係る構成は不要である。また、全ての容量線駆動回路150を図10に示した構成にして、データ線駆動回路140が、奇数フレームを負極性書込とし、偶数フレームを正極性書込とする面反転方式に従って、データを書き込んでもよい。[変形例3]上述した実施形態の液晶105を反射型ではなく透過型としてもよいし、透過型と反射型とを組み合わせた半透過半反射型としてもよい。また、画素容量120は、ノーマリーブラックモードに限られず、ノーマリーホワイトモードでもよい。また、R赤、G緑、B青の3画素で1ドットを構成して、カラー表示を行うとしてもよいし、さらに、別の色を追加し、これらの4色以上の画素で1ドットを構成してもよい。また、本発明は、例えば、サブフィールド駆動方式や階調レベルに応じた大きさの電圧を印加する電圧変調方式を採用する電気光学装置に適用してもよい。そして、書込極性が反転する周期は、1垂直走査期間単位でなくてもよい。また、表示領域100における走査線112やデータ線114の数はあくまで一例であり、表示領域100を構成する画素110の数は、240×320画素に限定されない。また、本発明は、液晶の電気光学装置に限らず、有機ELElectroLuminescenceなどを用いた電気光学装置に適用してもよい。[変形例4]次に、上述した各実施形態に係る電気光学装置を表示装置として有する電子機器について説明する。図14は、実施形態に係る電気光学装置を用いた携帯電話1200の構成を示す図である。この図に示されるように、携帯電話1200は、複数の操作ボタン1202のほか、受話口1204、送話口1206とともに、上述した電気光学装置を備えるものである。なお、電気光学装置のうち、表示領域100に相当する部分の構成要素については外観としては現れない。また、上述した実施形態に係る電気光学装置を用いた電子機器の一例として、その表示領域100をライトバルブとして用いた投射型表示装置プロジェクターについて説明する。図15は、このプロジェクター2100の構成を示す平面図である。この図に示すように、プロジェクター2100の内部には、ハロゲンランプ等の白色光源からなるランプユニット2102が設けられている。このランプユニット2102から射出された投射光は、内部に配置された3枚のミラー2106および2枚のダイクロイックミラー2108によってR赤色、G緑色、B青色の3原色に分離されて、各原色に対応するライトバルブ100R、100Gおよび100Bにそれぞれ導かれる。なお、B色の光は、他のR色やG色と比較すると、光路が長いので、その損失を防ぐために、入射レンズ2122、リレーレンズ2123および出射レンズ2124からなるリレーレンズ系2121を介して導かれる。このプロジェクター2100では、表示領域100を含む電気光学装置が、R色、G色、B色のそれぞれに対応して3組設けられる。ライトバルブ100R、100Gおよび100Bの構成は、上述した表示領域100と同様である。R色、G色、B色のそれぞれの原色成分の階調レベルを指定するに映像信号がそれぞれ外部上位回路から供給されて、ライトバルブ100R、100Gおよび100がそれぞれ駆動される構成となっている。ライトバルブ100R、100G、100Bによってそれぞれ変調された光は、ダイクロイックプリズム2112に3方向から入射する。そして、このダイクロイックプリズム2112において、R色およびB色の光は90度に屈折する一方、G色の光は直進する。したがって、各原色の画像が合成された後、スクリーン2120には、投射レンズ2114によってカラー画像が投射されることとなる。なお、ライトバルブ100R、100Gおよび100Bには、ダイクロイックミラー2108によって、R色、G色、B色のそれぞれに対応する光が入射するので、カラーフィルターを設ける必要はない。また、ライトバルブ100R、100Bの透過像は、ダイクロイックプリズム2112により反射した後に投射されるのに対し、ライトバルブ100Gの透過像はそのまま投射されるので、ライトバルブ100R、100Bによる水平走査方向は、ライトバルブ100Gによる水平走査方向と逆向きにして、左右を反転させた像を表示する構成となっている。なお、電気光学装置が適用される電子機器としては、図14,15に示される携帯電話やプロジェクターの他にも、デジタルスチルカメラや、ノートパソコン、液晶テレビ、ビューファインダー型またはモニター直視型のビデオレコーダー、カーナビゲーション装置、ページャー、電子手帳、電卓、ワードプロセッサー、ワークステーション、テレビ電話、POS端末、タッチパネルを備えた機器等などが挙げられる。そして、これらの各種電子機器の表示装置として、上述した電気光学装置が適用可能であることは言うまでもない。"