"アクティブマトリクス基板と、対向基板と、前記アクティブマトリクス基板と前記対向基板との間に設けられた液晶層とを備える液晶表示装置であって、前記アクティブマトリクス基板は、それぞれが複数の画素のそれぞれを規定する複数の画素電極であって、第1副画素電極および第2副画素電極を有する画素電極を含む複数の画素電極と、それぞれがゲート、ソース、および、ドレインを有する複数の薄膜トランジスタであって、第1薄膜トランジスタおよび第2薄膜トランジスタを含む複数の薄膜トランジスタと、前記第1薄膜トランジスタの前記ドレインおよび前記第1副画素電極に電気的に接続された第1補助容量電極、および、前記第2薄膜トランジスタの前記ドレインおよび前記第2副画素電極に電気的に接続された第2補助容量電極を含む複数の補助容量電極と、前記第1補助容量電極と補助容量を形成する第1補助容量対向電極と電気的に接続された第1補助容量バスライン、および、前記第2補助容量電極と補助容量を形成する第2補助容量対向電極と電気的に接続された第2補助容量バスラインを含む複数の補助容量バスラインと、前記第1薄膜トランジスタの前記ソースおよび前記第2薄膜トランジスタの前記ソースに電気的に接続されたソースバスラインと、前記第1薄膜トランジスタの前記ゲートと電気的に接続された第1ゲート配線と、前記第2薄膜トランジスタの前記ゲートと電気的に接続された第2ゲート配線と、前記第1ゲート配線と前記第2ゲート配線とを電気的に接続する接続配線とを含む、ゲートバスラインとを有しており、前記第1副画素電極は前記第1ゲート配線を跨いでおり、前記第2副画素電極は前記第2ゲート配線を跨いでいる、液晶表示装置。前記液晶表示装置は、前記複数の画素の設けられた表示領域と、前記接続配線の設けられた周辺領域とを有する、請求項1に記載の液晶表示装置。前記複数の画素電極は行方向および列方向にマトリクス状に配列されており、前記第1ゲート配線および前記第2ゲート配線は前記行方向に沿って延びる、請求項1または2に記載の液晶表示装置。前記第1ゲート配線と前記第1副画素電極との重なり面積は、前記第2ゲート配線と前記第2副画素電極との重なり面積と略等しい、請求項1から3のいずれかに記載の液晶表示装置。前記第1副画素電極の中心と前記第2副画素電極の中心との距離、前記第1ゲート配線の中心線と前記第2ゲート配線の中心線との距離、および、前記第1補助容量バスラインの中心線と前記第2補助容量バスラインの中心線との距離は互いに略等しい、請求項1から4のいずれかに記載の液晶表示装置。前記第1補助容量バスラインには第1補助容量信号が供給され、前記第2補助容量バスラインには前記第1補助容量信号とは異なる第2補助容量信号が供給される、請求項1から5のいずれかに記載の液晶表示装置。前記液晶層は垂直配向型である、請求項1から6のいずれかに記載の液晶表示装置。特許文献1に開示された液晶表示装置700では、画素の列数の2倍のソースバスラインが設けられており、副画素電極ごとに異なるソース信号電圧が印加される。したがって、ソースドライバの処理量が増大し、これに伴って消費電力が増大する。また、この構成を消費電力の低減が特に要求される小型表示装置に適用することは困難である。また、特許文献3に開示された液晶表示装置900では、電位の異なる対向電極間でリークが発生すると、対向電極全体がリークすることになり、適切な表示を行うことができなくなる。これに対して、特許文献2に開示された液晶表示装置800では、ソースドライバの処理量の増大に基づく消費電力の増加が生じることなく、また、対向電極のリークの発生も抑制される。しかしながら、液晶表示装置800では、アライメントずれによってゲートバスラインが2つの副画素電極のいずれかの方向にシフトすると、副画素の寄生容量が変動してしまい、その結果、表示品位が低下することになる。本発明は、上記課題を鑑みてなされたものであり、その目的は、ゲートバスラインと副画素電極とのアライメントずれに起因する寄生容量の変動を抑制した液晶表示装置を提供することにある。本発明による液晶表示装置は、アクティブマトリクス基板と、対向基板と、前記アクティブマトリクス基板と前記対向基板との間に設けられた液晶層とを備える液晶表示装置であって、前記アクティブマトリクス基板は、それぞれが複数の画素のそれぞれを規定する複数の画素電極であって、第1副画素電極および第2副画素電極を有する画素電極を含む複数の画素電極と、それぞれがゲート、ソース、および、ドレインを有する複数の薄膜トランジスタであって、第1薄膜トランジスタおよび第2薄膜トランジスタを含む複数の薄膜トランジスタと、前記第1薄膜トランジスタの前記ドレインおよび前記第1副画素電極に電気的に接続された第1補助容量電極、および、前記第2薄膜トランジスタの前記ドレインおよび前記第2副画素電極に電気的に接続された第2補助容量電極を含む複数の補助容量電極と、前記第1補助容量電極と補助容量を形成する第1補助容量対向電極と電気的に接続された第1補助容量バスライン、および、前記第2補助容量電極と補助容量を形成する第2補助容量対向電極と電気的に接続された第2補助容量バスラインを含む複数の補助容量バスラインと、前記第1薄膜トランジスタの前記ソースおよび前記第2薄膜トランジスタの前記ソースに電気的に接続されたソースバスラインと、前記第1薄膜トランジスタの前記ゲートと電気的に接続された第1ゲート配線と、前記第2薄膜トランジスタの前記ゲートと電気的に接続された第2ゲート配線と、前記第1ゲート配線と前記第2ゲート配線とを電気的に接続する接続配線とを含む、ゲートバスラインとを有しており、前記第1副画素電極は前記第1ゲート配線を跨いでおり、前記第2副画素電極は前記第2ゲート配線を跨いでいる。ある実施形態において、前記液晶表示装置は、前記複数の画素の設けられた表示領域と、前記接続配線の設けられた周辺領域とを有する。ある実施形態において、前記複数の画素電極は行方向および列方向にマトリクス状に配列されており、前記第1ゲート配線および前記第2ゲート配線は前記行方向に沿って延びる。ある実施形態において、前記第1ゲート配線と前記第1副画素電極との重なり面積は、前記第2ゲート配線と前記第2副画素電極との重なり面積と略等しい。ある実施形態において、前記第1副画素電極の中心と前記第2副画素電極の中心との距離、前記第1ゲート配線の中心線と前記第2ゲート配線の中心線との距離、および、前記第1補助容量バスラインの中心線と前記第2補助容量バスラインの中心線との距離は互いに略等しい。ある実施形態において、前記第1補助容量バスラインには第1補助容量信号が供給され、前記第2補助容量バスラインには前記第1補助容量信号とは異なる第2補助容量信号が供給される。ある実施形態において、前記液晶層は垂直配向型である。本発明による液晶表示装置は、ゲートバスラインと副画素電極とのアライメントずれに起因する寄生容量の変動を抑制することができる。以下、図面を参照して、本発明による液晶表示装置の実施形態を説明する。ただし、本発明は、以下の実施形態に限定されるものではない。以下、本発明による液晶表示装置の実施形態を説明する。図1aに、本実施形態の液晶表示装置100の模式図を示す。液晶表示装置100は、アクティブマトリクス基板120と、対向基板140と、アクティブマトリクス基板120と対向基板140との間に設けられた液晶層160とを備える。アクティブマトリクス基板120は、絶縁基板122および画素電極124を有しており、対向基板140は、透明絶縁基板142および対向電極144を有している。なお、図1aには図示していないが、典型的には、アクティブマトリクス基板120には、ゲートバスライン、補助容量バスライン、絶縁層、ソースバスライン、薄膜トランジスタおよび配向膜等がさらに設けられており、対向基板140にはカラーフィルタ層、配向膜等がさらに設けられている。また、アクティブマトリクス基板120および対向基板140の外側には偏光板が設けられている。例えば、配向膜は垂直配向膜であり、液晶層160は垂直配向型の液晶層である。ここで、垂直配向型液晶層とは、垂直配向膜の表面に対して、液晶分子軸軸方位ともいう。が約85°以上の角度で配向した液晶層をいう。液晶層160は負の誘電異方性を有するネマチック液晶材料を含んでおり、クロスニコル配置された偏光板と組み合わせて、ノーマリーブラックモードで表示が行われる。なお、透過型または透過反射両用型の場合、液晶表示装置100はバックライトをさらに備えている。液晶表示装置100には、複数の行および複数の列のマトリクス状に配列された画素が設けられている。各画素は画素電極124によって規定される。各画素は、輝度の異なり得る2以上の副画素を有している。液晶表示装置100がカラー表示を行う場合、典型的には、赤画素、緑画素および青画素が設けられる。赤画素、緑画素および青画素は、カラーフィルタ層に赤、緑および青のカラーフィルタを配列することによって実現される。このような赤画素、緑画素および青画素から構成されたカラー表示画素は任意の色の表示単位として機能する。なお、カラー表示画素は、赤、緑および青画素以外に別の画素例えば、黄画素をさらに有してもよい。図1bに、液晶表示装置100の等価回路図を示す。上述したように、液晶表示装置100には複数の画素Pが複数の行および複数の列のマトリクス状に配列されているが、図1bには1つの画素Pの等価回路を示している。各画素Pは、互いに輝度の異なり得る副画素Spaおよび副画素Spbを有している。ここでは、副画素Spaおよび副画素Spbは互いに等しい面積を有している。少なくともある中間階調において、副画素Spaの輝度は副画素Spbの輝度とは異なる。典型的には、任意のフレームまたは任意のフィールドにおいて一方の輝度は他方の輝度以上である。アクティブマトリクス基板120は、画素電極124と、薄膜トランジスタThinFilmTransistor:TFT130と、ソースバスラインLsと、ゲートバスラインLgと、補助容量電極ECと、補助容量バスラインLcsとを有する。画素電極124は、副画素Spaに対応する副画素電極124aと、副画素Spbに対応する副画素電極124bとを有している。TFT130は、それぞれ、ゲート、ソースおよびドレインを有している。TFT130は、副画素Spa、Spbに対応して設けられる。以下の説明において、副画素Spaに対応するTFT130をTFT130aと示し、副画素Spbに対応するTFT130をTFT130bと示す。各画素Pにおいて、補助容量電極ECとして、TFT130aのドレインおよび副画素電極124aに電気的に接続された補助容量電極ECa、および、TFT130bのドレインおよび副画素電極124bに電気的に接続された補助容量電極ECbが設けられている。また、各画素Pにおいて、補助容量バスラインLcsとして、補助容量電極ECaと補助容量を形成する補助容量対向電極EOaと電気的に接続された補助容量バスラインLcsa、および、補助容量電極ECbと補助容量を形成する補助容量対向電極EObと電気的に接続された補助容量バスラインLcsbが設けられている。なお、以下の説明において、補助容量バスラインLcsをCSバスラインLcsと呼ぶことがある。ソースバスラインLsは、TFT130aのソースおよびTFT130bのソースに電気的に接続されている。ソースバスラインLsは列方向y方向に沿って延びている。ゲートバスラインLgは、TFT130aのゲートと電気的に接続されたゲート配線Lgaと、TFT130bのゲートと電気的に接続されたゲート配線Lgbと、ゲート配線Lgaとゲート配線Lgbとを電気的に接続する接続配線Lgcとを含む。ゲート配線Lga、Lgbはいずれも行方向x方向に沿って延びている。ゲート配線Lgaおよびゲート配線Lgbは接続配線Lgcを介して電気的に接続されているため、ゲート配線Lgaはゲート配線Lgbと等電位である。ゲート配線Lgaおよびゲート配線Lgbには、図示しないゲートドライバから等価なゲート信号が供給される。このように、液晶表示装置100では、1行の画素に対して2本のゲート配線Lga、Lgbが設けられているが、ゲート配線Lga、Lgbは接続配線Lgcによって電気的に接続されているため、ゲートドライバの出力端子を接続配線Lgcと電気的に接続することにより、ゲートドライバの出力端子を増加させなくてもよく、消費電力の増加を抑制することができる。また、対向基板140には対向電極144が設けられている。図1bに示した等価回路では、対向電極144は各副画素電極124a、124bに対応して示されているが、典型的には、対向電極144は表示領域に設けられた複数の画素P全体に対応する画素電極124に対応して設けられている。ただし、対向電極144は、複数のブロックに分割して設けられていてもよい。副画素Spaは、液晶容量CLaおよび補助容量CCaを有しており、副画素Spbは、液晶容量CLbおよび補助容量CCbを有している。液晶容量CLaは、副画素電極124aと、対向電極144と、これらの間に設けられた液晶層160とによって構成されている。また、液晶容量CLbは、副画素電極124bと、対向電極144と、これらの間に設けられた液晶層160とによって構成されている。補助容量CCaは、補助容量電極ECaと、補助容量対向電極EOaと、これらの間に設けられた絶縁層とによって構成されている。また、補助容量CCbは、補助容量電極ECbと、補助容量対向電極EObと、これらの間に設けられた絶縁層とによって構成されている。なお、本明細書において、副画素Spa、Spbをそれぞれ第1副画素Spa、第2副画素Spbと呼ぶことがあり、副画素電極124a、124bをそれぞれ第1副画素電極124a、第2副画素電極124bと呼ぶことがあり、TFT130a、130bを第1薄膜トランジスタ130a、第2薄膜トランジスタ130bと呼ぶことがある。また、ゲート配線Lga、Lgbをそれぞれ第1ゲート配線Lga、第2ゲート配線Lgbと呼ぶことがあり、補助容量電極ECa、ECbをそれぞれ第1補助容量電極ECa、第2補助容量電極ECbと呼ぶことがある。また、補助容量バスラインLcsa、Lcsbをそれぞれ第1補助容量バスラインLcsaまたはCSバスラインLcsa、第2補助容量バスラインLcsbまたはCSバスラインLcsbと呼ぶことがあり、CSバスラインLcsa、Lcsbに供給される補助容量信号をそれぞれ第1、第2補助容量信号と呼ぶことがある。図2に、液晶表示装置100の模式図を示す。なお、図2では、図面が過度に複雑になることを避けるために対向基板140を省略して示しており、図2はアクティブマトリクス基板120の上面図に対応している。第1副画素電極124aによって第1副画素Spaが規定され、第2副画素電極124bによって第2副画素Spbが規定される。液晶表示装置100は、表示領域RDおよび周辺領域RSを有している。表示領域RDには画素Pが設けられており、周辺領域RSには接続配線Lgcが設けられている。ゲート配線Lga、LgbおよびCSバスラインLcsa、Lcsbは行方向x方向に沿って延びており、ソースバスラインLsは列方向y方向に沿って延びている。また、液晶表示装置100では、CSバスラインLcsは、1つの画素P内の副画素Spa、Spbの間、および、列方向に隣接する画素Pの間と重なるように設けられる。上述したように、ゲートバスラインLgは、ゲート配線Lga、Lgbと、接続配線Lgcとを有している。接続配線Lgcは、ゲート配線Lga、Lgbと同一工程で同様の材料から形成される。ただし、接続配線Lgcは、ゲート配線Lgaおよびゲート配線Lgbと異なる工程で異なる材料から形成されてもよい。例えば、ゲート配線Lgaおよびゲート配線LgbはタングステンWから形成されているのに対して、接続配線LgcはアルミニウムAlから形成されてもよい。液晶表示装置100では、副画素Spaに対応して2つのTFT130a1、130a2が設けられており、TFT130a1、130a2は直列に配列されている。同様に、副画素Spbに対応して2つのTFT130b1、130b2が設けられており、TFT130b1、130b2は直列に配列されている。このように、TFT130a1、130a2およびTFT130b1、130b2がそれぞれ直列に配列されていることにより、それぞれのTFTがオフ状態であるときのソースバスラインLsと副画素電極124a、124bとの間のリーク電流が抑制される。なお、図2では、各副画素Spa、Spbにそれぞれ対応して2つのTFT130a1、130a2、130b1、130b2が設けられているが、各副画素Spa、Spbに対応して設けられるTFTは1つであってもよい。TFT130a1、130a2、130b1、130b2のソース、チャネル、ドレインは、それぞれ、半導体層Seに設けられる。半導体層SeのうちTFT130a1、130a2、130b1、130b2のチャネルとなる領域以外の領域には、不純物が導入され、そのキャリア濃度が増大されている。なお、TFT130a1、130a2のそれぞれのゲートは共通のゲート配線Lgaと電気的に接続しており、TFT130b1、130b2のそれぞれのゲートは共通のゲート配線Lgbと電気的に接続している。TFT130a1、130a2、130b1、130b2のオン/オフ状態は、ゲート配線Lga、Lgbに供給されるゲート信号電圧に応じて同様に変化する。以下の説明において、TFT130a1、130a2を総称してTFT130aと示し、TFT130b1、130b2を総称してTFT130bと示す。TFT130a、130bのソースは、絶縁層に設けられたコンタクトホールを介してソースバスラインLsと電気的に接続されている。また、TFT130a、130bのドレインは、それぞれ、絶縁層に設けられたコンタクトホールを介して副画素電極124a、124bと電気的に接続されている。半導体層SeとCSバスラインLcsの最短距離は比較的短く、半導体層SeとCSバスラインLcsとの間で補助容量が形成される。ここでは、半導体層Seのうち第1CSバスラインLcsaと補助容量を形成する部分が第1補助容量電極ECaであり、第2CSバスラインLcsbと補助容量を形成する部分が第2補助容量電極ECbである。また、CSバスラインLcsaのうち半導体層Seと補助容量を形成する部分が第1補助容量対向電極EOaであり、CSバスラインLcsbのうち半導体層Seと補助容量を形成する部分が第2補助容量対向電極EObである。なお、ここでは、補助容量対向電極EOa、EObはCSバスラインLcsa、Lcsbと一体的に設けられているが、補助容量対向電極EOa、EObはCSバスラインLcsa、Lcsbと別途設けられてもよい。また、ここでは、補助容量電極ECa、ECbが半導体層Seの一部として設けられているが、補助容量電極ECa、ECbは半導体層Seとは別途設けられてもよい。上述したように、液晶表示装置100では、ゲートバスラインLgは等価なゲート信号が供給されるゲート配線Lga、Lgbを有している。表示画面の法線方向から見て、ゲート配線Lgaの幅を規定する2つの辺は副画素電極124aの列方向y方向に沿った長さを規定する2つの辺の間に位置しており、ゲート配線Lgbの幅を規定する2つの辺は副画素電極124bの列方向に沿った長さを規定する2つの辺の間に位置している。このように、副画素電極124aはゲート配線Lgaを跨ぐように配置され、副画素電極124bはゲート配線Lgbを跨ぐように配置される。なお、ゲート配線Lgaの幅はゲート配線Lgbと略等しく、ゲート配線Lga、Lgbの幅は、例えば4μmであり、ゲート配線Lgaと副画素電極124aとの重なり面積は、ゲート配線Lgbと副画素電極124bとの重なり面積と略等しい。副画素電極124a、124bは列方向に隣接している。液晶表示装置100において副画素電極124aは副画素電極124bと同様な形状を有しており、例えば、副画素電極124a、124bの列方向に沿ったそれぞれの長さは、副画素電極124a、124bの行方向に沿ったそれぞれの長さの約1.5倍である。また、副画素Spaおよび副画素Spbは同様の構成を有している。具体的には、副画素電極124aの中心と副画素電極124bの中心との距離、ゲート配線Lgaの中心線とゲート配線Lgbの中心線との距離、および、CSバスラインLcsaの中心線とCSバスラインLcsbの中心線との距離は互いに略等しい。例えば、これらの距離は、副画素電極124a、124bの行方向に沿ったそれぞれの長さの約1.5倍である。このように副画素Spaおよび副画素Spbは互いに合同に構成される。液晶表示装置100において画素Pへの書き込みは以下のように行われる。まず、ゲートバスラインLgに供給されるゲート信号電圧がオフ電圧からオン電圧に変化する。上述したように、ゲート配線Lgaは接続配線Lgcを介してゲート配線Lgbと電気的に接続されており、ゲートバスラインLgにオン電圧が印加されて第1薄膜トランジスタ130aおよび第2薄膜トランジスタ130bがオン状態になる場合、ソースバスラインLsに印加されたソース信号がTFT130a、130bを介して副画素電極124a、124bに供給される。その後、ゲートバスラインLgに供給されるゲート信号電圧がオフ電圧に変化すると、TFT130a、130bがオフ状態に変化する。なお、厳密には、TFT130a、130bがオフ状態に変化した直後に、副画素電極124a、124bの電位は、TFT130a、130bの有する寄生容量等の影響に基づく引き込み現象のために、略同一に減少するが、副画素電極124a、124bの電位は互いに略等しい。その後、CSバスラインLcsa、Lcsbに供給される補助容量信号電圧が変化し、副画素電極124a、124bの電位は補助容量信号電圧の変化に応じて変化する。これらの補助容量信号電圧は、ゲートバスラインLgが選択されてから同一のゲートバスラインLgが次に選択されるまでの間、ハイ電圧およびロー電圧となる期間が略等しくなるように変化する。例えば、これらの補助容量信号は、等しい期間ごとにハイ電圧およびロー電圧に変化する振動波形を含む。CSバスラインLcsa、Lcsbに供給される補助容量信号電圧は異なる方向に変化し、副画素電極124a、124bの電位は補助容量信号電圧の変化に応じて異なる方向に変化する。例えば、TFT130a、130bがオフ状態に変化した後に、CSバスラインLcsaに供給される補助容量信号電圧の最初の変化が増加である場合、CSバスラインLcsbに供給される補助容量信号電圧の最初の変化は減少である。このとき、副画素電極124aの平均電位は増加し、副画素電極124bの平均電位は減少する。反対に、CSバスラインLcsaに供給される補助容量信号電圧の最初の変化が減少である場合、CSバスラインLcsbに供給される補助容量信号電圧の最初の変化は増加である。このとき、副画素電極124aの平均電位は減少し、副画素電極124bの平均電位は増加する。なお、補助容量信号電圧は、次に選択されるゲートバスラインLg典型的には先に選択されたゲートバスラインに隣接するゲートバスラインに供給されるゲート信号電圧がオフ電圧からオン電圧に変化する時刻よりも前に変化してもよく、当該時刻よりも後に変化してもよい。以上のようにして、第1、第2CSバスラインLcsa、Lcsbに異なる第1、第2補助容量信号を供給することにより、副画素Spa、Spbの実効電圧を異ならせることができ、これを利用して、γ特性の視野角依存性を改善できる。なお、特定の画素Pについて、ある垂直走査期間における副画素電極124a、124bの電位が対向電極144よりも高い場合、次の垂直走査期間次のフィールド期間または次のフレーム期間における対向電極144の電位は副画素電極124a、124bよりも高い。このように、画素Pの極性は垂直走査期間ごとに反転する。本明細書の以下の説明において、副画素電極の電位が対向電極よりも高いことをプラスと示し、対向電極の電位が副画素電極よりも高いことを-マイナスと示す。極性は、液晶層に印加される電界の向きを表している。このような極性反転により、液晶層に印加される電圧のDC成分の大部分は抑制される。ただし、これだけでDC成分を完全に除去することはできない。上述したように、TFTがオフ状態に変化した後に、副画素電極の電位は引き込み現象に起因して低下し、また、引き込み現象による電圧低下は極性にかかわらず一定の方向に生じる。このため、極性反転のみでは、引き込み現象に起因するDC成分を充分に除去することはできない。同一階調レベルの表示を行う場合に、垂直走査期間ごとに反転する副画素電極の電位の中央値ドレイン電圧のDCレベル、または、ドレイン電圧の実効レベルともいう。が対向電極の電圧と略一致するように対向電極の電圧を調整することにより、引き込み現象に起因するDC成分の除去が行われる。以下に、図8、図9、図10に示した従来の液晶表示装置700、800、900と比較した本実施形態の液晶表示装置100の利点を説明する。図8に示した液晶表示装置700では、各画素Pの副画素Spa、Spbは異なるソースバスラインLsに対応しており、1列の画素に対応してソースバスラインが2本設けられる。このため、開口率が低下するとともにソースドライバの処理量が増大し、消費電力が増大してしまう。これに対して、液晶表示装置100では、各画素Pの副画素Spa、Spbは共通のソースバスラインLsに対応している。このため、開口率の低下を抑制するとともに消費電力の増大を抑制することができる。また、図10に示した液晶表示装置900では、アクティブマトリクス基板の画素電極924が画素ごとに設けられているのに加えて、対向基板の対向電極944として、各画素の副画素Spa、Spbごとに異なる対向電圧を印加可能な対向電極944a、944bが設けられている。液晶表示装置900では、対向電極944a、944bが互いにリークすると、適切な表示を行うことができない。これに対して、液晶表示装置100では、対向電極144は、各画素Pに属する副画素Spa、Spbに対応して共通している。このため、対向電極144のリークを抑制することができる。また、図9に示した液晶表示装置800では、ゲートバスラインLgは副画素電極824aと副画素電極824bとの間に位置するように設けられる。しかしながら、ゲートバスラインLgを形成する際のフォトマスクのアライメントが列方向にずれると、副画素電極824aとゲートバスラインLgとの間の寄生容量および副画素電極824bとゲートバスラインLgとの間の寄生容量とが大きく変動することになる。例えば、アライメントのずれに応じて、副画素電極824a、824bのうちの一方の副画素電極とゲートバスラインLgとの重なり面積が増大するとともに他方の副画素電極とゲートバスラインLgとの重なり面積が減少すると、副画素電極824aとゲートバスラインLgとの間の寄生容量と、副画素電極824bとゲートバスラインLgとの間の寄生容量とが異なることになる。この場合、副画素Spaと副画素Spbとの間で引き込み電圧Vdが異なるため、たとえ、対向電極の電圧を調整しても、2つの副画素の両方の実効電圧を充分に最適化できない。例えば、副画素Spaのドレイン電圧のDCレベルを対向電圧と一致させると、副画素Spbのドレイン電圧のDCレベルは対向電圧と一致せず、副画素Spbの液晶層にDC成分が印加されることになり、表示品位が低下してしまう。これに対して、液晶表示装置100では、第1副画素電極124aが第1ゲート配線Lgaを跨いでおり、第2副画素電極124bが第2ゲート配線Lgbを跨いでいるため、副画素電極124a、124bとゲートバスラインLgのアライメントが多少ずれた場合でも、副画素電極124a、124bとゲート配線Lga、Lgbとの重なり面積の変動を抑制することができ、副画素電極124a、124bとゲート配線Lga、Lgbとの寄生容量の変動を抑制することができる。このため、対向電極144の電圧を調整することにより、2つの副画素Spa、Spbの実効電圧をいずれも最適化することができ、表示品位の低下を抑制することができる。また、表示領域RDでは1行の画素に対して2本のゲート配線Lga、Lgbが設けられているが、ゲート配線Lga、Lgbは周辺領域RSに設けられた接続配線Lgcによって電気的に接続されており、ゲートドライバ図示せずの端子を増加させなくてもよく、消費電力の増加を抑制することができる。また、上述したように、液晶表示装置100では、副画素Spa、Spbは互いに合同に構成されているため、生産時にばらつきが多少生じても、副画素Spa、Spbの寄生容量を略一定にすることができ、副画素Spa、Spbの液晶層に印加される直流成分を略同一とすることができ、その結果、直流成分を打ち消すための対向電圧の調整を最適に行うことができる。このような液晶表示装置100は、例えば、以下のように作製される。アクティブマトリクス基板120の作製は以下のように行われる。まず、絶縁基板122上にゲートバスラインLgおよびCSバスラインLcsを形成する。例えば、絶縁基板122はガラス基板である。ゲート配線Lga、Lgb、接続配線LgcおよびCSバスラインLcsは、同一工程で同様の材料から形成される。なお、上述したように、接続配線Lgcは、ゲート配線Lga、Lgbと異なる工程で異なる材料から形成されてもよい。次に、ゲートバスラインLgおよびCSバスラインLcsを覆う絶縁層の上にソースバスラインLsを形成する。この絶縁層の一部はTFT130のゲート絶縁膜として機能する。次に、この絶縁層上に半導体層Seを形成する。半導体層Seは、例えば、非晶質半導体層典型的にはアモルファスシリコン層である。あるいは、半導体層Seは、多結晶半導体層典型的にはポリシリコン層であってもよく、酸化物半導体層であってもよい。なお、上述したように、必要に応じて半導体層Seの所定の領域に不純物を導入してもよい。次に、半導体層Seを覆う層間絶縁層を形成し、さらに、この層間絶縁層の上に画素電極124を形成する。例えば、画素電極124は透明導電膜典型的には、IndiumTinOxide:ITOから形成される。その後、画素電極124を覆う配向膜が形成される。なお、ゲート配線Lga、Lgb、CSバスラインLcs、ソースバスラインLs、画素電極124は、それぞれ、導電材料を堆積させた後に、フォトマスクを利用してフォトレジストを用いて露光を行い、エッチングを行うことによって形成される。また、半導体層Seは、半導体材料を堆積させた後にフォトマスクを利用してフォトレジストを用いて露光を行い、エッチングを行うことによって形成される。以上のようにしてアクティブマトリクス基板120は作製される。また、対向基板140の作製は以下のように行われる。まず、透明絶縁基板142上に対向電極144を形成する。例えば、透明絶縁基板142はガラス基板である。また、対向基板140の表面には配向膜が設けられている。なお、対向基板140には、必要に応じて、カラーフィルタ層が設けられる。カラーフィルタ層は、赤、緑および青のカラーフィルタと、各カラーフィルタを囲むブラックマトリクスとを有している。このようにして対向基板140は作製される。その後、アクティブマトリクス基板120および対向基板140の貼り合わせを行う。例えば、アクティブマトリクス基板120および対向基板140の一方に矩形枠状にシール剤を付与し、シール剤で囲まれた領域内に液晶材料を滴下する。その後、アクティブマトリクス基板120および対向基板140を貼り合わせ、シール剤を硬化する。液晶材料の滴下により、液晶材料の付与を均一および短時間に行うことができ、また、マザーガラス基板に対して一括処理を行うことができる。さらに、液晶材料の廃棄量を減らし液晶材料の効率的な利用を行うことができる。あるいは、アクティブマトリクス基板120および対向基板140の一方に、一部開口した矩形枠状にシール剤を付与した後、アクティブマトリクス基板120と対向基板140とを貼り合わせた空セルを形成し、その後、アクティブマトリクス基板120と対向基板140との間に液晶材料を注入してもよい。その後、シール剤を硬化する。例えば、このシール剤は熱硬化性を有しており、加熱処理により、シール剤を硬化する。その後、アクティブマトリクス基板120および対向基板140のそれぞれの絶縁基板122、142には、必要に応じて位相差板を付与した後、偏光板を付与する。以上のようにして液晶表示装置100は作製される。図3に、液晶表示装置100の等価回路図を示す。図3には、複数の画素Pの等価回路を示している。図3では、第m列、第m1列の画素に対応するソースバスラインをLsm、Lsm1と示しており、第n行~第n3行の画素に対応するゲートバスラインをLgn~Lgn3と示している。なお、図3では、図面が過度に複雑になることを避けるために、CSバスラインLcsが各画素Pと重ならないように示している。図3に示した液晶表示装置100では、画素Pの行ごとに2本のCSバスラインLcsa、Lcsbが設けられており、副画素の行ごとにCSバスラインLcsが設けられている。CSバスラインLcsa、Lcsbにはそれぞれ補助容量幹線Ltcsa、Ltcsbから補助容量信号が供給される。例えば、第n行の画素に対応するCSバスラインLcsa、Lcsbには、それぞれ、補助容量幹線Ltcsa、Ltcsbから補助容量信号が供給され、第n1行の画素に対応するCSバスラインLcsa、Lcsbにも、それぞれ、補助容量幹線Ltcsa、Ltcsbから補助容量信号が供給される。このように、各行の画素Pの副画素Spaには等価な補助容量信号が供給され、副画素Spbには等価な補助容量信号が供給される。図3に示した液晶表示装置100は、例えば、以下に示すように駆動される。図4に、液晶表示装置100の電圧波形図を示す。図4では、VLsmは破線で示された対向電極144の電圧を基準としたソースバスラインLsmに供給されるソース信号の電圧波形を示しており、VLgn~VLgn3はゲートバスラインLgn~Lgn3に供給されるゲート信号の電圧波形を示しており、VLcsa、VLcsbはCSバスラインLcsa、Lcsbに供給される補助容量信号の電圧波形を示している。また、VCLam,n~VCLam,n3は、それぞれ、対向電極144の電位を基準とした第n行第m列~第n3行第m列の画素Pの副画素電極124aの電位を示し、VCLbm,n~VCLbm,n3は、それぞれ、対向電極144の電位を基準とした第n行第m列~第n3行第m列の画素Pの副画素電極124bの電位を示す。なお、説明が過度に複雑になることを避けるために、ここでは、全ての画素を同一階調レベルとする入力信号が入力される。ここでは、補助容量幹線Ltcsaに供給される補助容量信号電圧VLcsaおよび補助容量幹線Ltcsbに供給される補助容量信号電圧VLcsbはいずれもデューティ比1:1の矩形波を含む振動電圧であり、振動の周期はいずれも水平走査期間の2倍の時間2Hである。補助容量信号電圧VLcsbの位相は、補助容量信号電圧VLcsaと比べて1H時間だけ遅れている。補助容量幹線Ltcsa、Ltcsbに供給される補助容量信号電圧VLcsa、VLcsbとゲートバスラインのゲート信号電圧VLgの変化に着目すると、各補助容量幹線に対応するゲートバスラインLgのゲート信号電圧VLgがオン電圧からオフ電圧に変化する時刻と、補助容量信号電圧VLcsa、VLcsbが一定となる期間の中央の時刻とが一致しており、ゲート信号電圧VLgがオフ電圧に変化する時刻と補助容量信号電圧VLcsa、VLcsbが変化する時刻との差Tdは0.5H時間である。ただし、Tdはこれに限定されず、Tdの値は、0Hよりも大きく補助容量信号電圧VLcsa、VLcsbが反転する周期ここででは1H時間よりも短い範囲であればよい。図3および図4を参照して、液晶表示装置100における画素Pへの書き込みを説明する。まず、第n行の画素Pへの書き込みを説明する。ここでは、特に、第n行第m列、および、第n行第m1列の画素Pに着目する。ゲート配線Lga、Lgbに供給されるゲート信号電圧がオフ電圧からオン電圧に変化し、これにより、第n行第m列、第n行第m1列のTFT130a、130bがオン状態になる。このようにして第n行の画素が選択されると、ソースバスラインLsmに供給されたソース信号電圧が第n行第m列の副画素電極124a、124bに印加され、ソースバスラインLsm1に供給されたソース信号電圧が第n行第m1列の副画素電極124a、124bに印加される。ここでは、第n行第m列の副画素電極124a、124bの電位は対向電極144の電位よりも高い。図4には示していないが、このとき、第n行第m1列の副画素電極124a、124bの電位は対向電極144の電位よりも低い。このように、第n行第m列の副画素電極124a、124bの電位と対向電極144の電位との関係は、第n行第m1列の副画素電極124a、124bの電位と対向電極144の電位との関係と異なる。その後、ゲート配線Lga、Lgbに供給されるゲート信号電圧がオン電圧からオフ電圧に変化し、これにより、第n行第m列、第n行第m1列のTFT130a、130bがオフ状態に変化する。厳密には、TFT130a、130bがオフ状態になった直後に、副画素電極124a、124bの電位は、TFT130a、130bの有する寄生容量等の影響に基づく引き込み現象のために、略同一に減少する。このとき、第n行第m列の副画素電極124a、124bの電位は互いに等しく、また、第n行第m1列の副画素電極124a、124bの電位は互いに等しい。その後、CSバスラインLcsa、Lcsbに供給される補助容量信号電圧は異なる方向に変化し、これにより、副画素電極124a、124bの電位は異なる方向に変化する。ここでは、TFT130aがオフ状態に変化した後における補助容量信号電圧VLcsaの最初の変化が増加であり、副画素電極124aの平均電位は増加する。また、TFT130bがオフ状態に変化した後における補助容量信号電圧VLcsbの最初の変化は減少であり、副画素電極124bの平均電位は減少する。第n行第m列の画素Pの極性はプラスであるため、第n行第m列の画素Pにおいて副画素Spaの輝度は副画素Spbよりも高い。本明細書において、副画素Spa、Spbのうち輝度の高い副画素は明副画素とも呼ばれ、画素Spa、Spbのうち輝度の低い副画素は暗副画素とも呼ばれる。なお、ここでは、図示していないが、第n行第m1列の画素Pにおいて副画素電極124aの平均電位も補助容量信号電圧VLcsaに応じて増加し、副画素電極124bの平均電位も補助容量信号電圧VLcsbに応じて減少する。ただし、第n行第m1列の画素Pの極性はマイナスであるため、第n行第m1列の画素Pにおいて副画素Spbの輝度は副画素Spaよりも高い。このようにして、第n行の画素Pへの書き込みが行われる。上述したように、第n行第m1列の画素Pの極性は第n行第m列の画素Pの極性と反転している。なお、ここでは、詳述していないが、同様に、第n行の行方向に隣接する画素の極性は互いに反転している。また、上述したように、第n行第m列の画素Pでは副画素Spaが明副画素であるのに対して第n行第m1列の画素Pでは副画素Spbが明副画素である。ここでは、詳述していないが、同様に、第n行の行方向に隣接する画素の副画素の明暗関係は互いに反転している。次に、第n1行の画素Pへの書き込みを説明する。ここでは、特に、第n1行第m列、および、第n1行第m1列の画素Pに着目する。ゲートバスラインLgn1に供給されるゲート信号電圧がオフ電圧からオン電圧に変化し、これにより、第n1行第m列、第n1行第m1列のTFT130a、130bがオン状態になる。このようにして第n1行の画素が選択されると、ソースバスラインLsmに供給されたソース信号電圧が第n1行第m列の副画素電極124a、124bに印加され、ソースバスラインLsm1に供給されたソース信号電圧が第n1行第m1列の副画素電極124a、124bに印加される。ここでは、第n1行第m列の副画素電極124a、124bの電位は対向電極144の電位よりも低い。なお、図4には示していないが、第n1行第m1列の副画素電極124a、124bの電位は対向電極144の電位よりも高い。このように、第n1行第m列の副画素電極124a、124bの電位と対向電極144の電位との関係は、第n1行第m1列の副画素電極124a、124bの電位と対向電極144の電位との関係と異なる。その後、ゲートバスラインLgn1に供給されるゲート信号電圧がオン電圧からオフ電圧に変化し、これにより、第n1行第m列、第n1行第m1列のTFT130a、130bがオフ状態に変化する。ここでも、上述したように、引き込み現象が生じる。その後、CSバスラインLcsa、Lcsbに供給される補助容量信号電圧は異なる方向に変化し、これにより、副画素電極124a、124bの電位は異なる方向に変化する。ここでは、TFT130aがオフ状態に変化した後における補助容量信号電圧VLcsaの最初の変化が減少であり、副画素電極124aの平均電位は減少する。また、TFT130bがオフ状態に変化した後における補助容量信号電圧VLcsbの最初の変化は増加であり、副画素電極124bの平均電位は増加する。ただし、第n1行第m列の画素Pの極性はマイナスであるので第n1行第m列の画素Pにおいて副画素Spaの輝度は副画素Spbよりも高い。なお、ここでは、図示していないが、第n1行第m1列の画素Pにおいて副画素電極124aの平均電位も補助容量信号電圧VLcsaに応じて減少し、副画素電極124bの平均電位も補助容量信号電圧VLcsbに応じて増加する。ただし、第n1行第m1列の画素Pの極性はプラスであるため、第n行第m1列の画素Pにおいて副画素Spbの輝度は副画素Spaよりも高い。このようにして、第n1行の画素Pへの書き込みが行われる。上述したように、第n1行第m1列の画素Pの極性は第n1行第m列の画素Pの極性と反転している。ここでは、詳述していないが、同様に、第n1行の行方向に隣接する画素の極性は互いに反転している。また、上述したように、第n1行第m列の画素Pでは副画素Spaが明副画素であるのに対して第n1行第m1列の画素Pでは副画素Spbが明副画素である。ここでは、詳述していないが、同様に、第n1行の行方向に隣接する画素の副画素の明暗関係は互いに反転している。その後、第n2行以降の画素Pへの書き込みも同様に行われる。このように、液晶表示装置100では、行方向および列方向に隣接する画素の極性は互いに異なり、斜め方向に隣接する画素の極性は互いに等しい。例えば、第n行第m列、第n1行第m1列の画素の極性はプラスであり、第n1行第m列、第n行第m1列の画素の極性はマイナスである。このような駆動は、ドット反転駆動とも呼ばれる。また、行方向および列方向に隣接する副画素の明暗関係は互いに異なり、明副画素は斜め方向に隣接している。また、次の垂直走査期間フィールド期間またはフレーム期間において各画素の極性は反転し、これにより、表示の焼き付きが抑制される。なお、図4を参照して、補助容量幹線Ltcsa、Ltcsbに供給される補助容量信号電圧VLcsa、VLcsbの周期および位相を説明したが、補助容量信号電圧VLcsa、VLcsbはこれに限定されない。ただし、ゲートバスラインLgに供給されるゲート信号電圧VLgがオン電圧からオフ電圧に変化した後、補助容量信号電圧VLcsaの最初の変化が増加であり、補助容量信号電圧VLcsbの最初の変化が減少であることが好ましい。また、上述したように、次の垂直走査期間において、各画素の極性は反転することが好ましい。なお、上述した説明では、CSバスラインに供給される補助容量信号は、デューティ比が1:1の矩形波を含む振動電圧であったが、本発明はこれに限定されない。デューティ比が1:1以外の矩形波や、さらには正弦波や三角波などの振動電圧を用いてもよい。複数の副画素に接続されたTFTがオフ状態とされた後に、複数の副画素のそれぞれの補助容量対向電極に供給される電圧が変化し、その変化量が副画素によって異なるようにすればよい。但し、矩形波を用いると、上述したように、各副画素液晶容量および補助容量に充電される電荷量を一致させやすく、かつ、各副画素の実効電圧を一致させやすい。また、図4を参照した説明では、2つの補助容量幹線に振動周期2Hの異なる補助容量信号が供給されたが、本発明はこれに限定されない。4つの補助容量幹線に振動周期4Hの異なる補助容量信号が供給されてもよい。このように、N本Nは2以上の偶数の補助容量幹線に振動周期NHの異なる補助容量信号が供給されてもよい。なお、上述した説明では、副画素の行ごとにCSバスラインが設けられていたが、本発明はこれに限定されない。CSバスラインは、隣接する2行の画素に属する2行の副画素に共有されるように設けられてもよい。以下、図5を参照して、本発明による液晶表示装置の別の実施形態を説明する。本実施形態の液晶表示装置100Aは、CSバスラインと副画素の接続関係が異なる点を除いて上述した液晶表示装置100と同様の構成を有しており、冗長を避けるために重複する説明を省略する。本実施形態の液晶表示装置100Aでは、複数の画素Pが複数の行および複数の列のマトリクス状に配列されているが、図5aには、液晶表示装置100Aにおける列方向に隣接する2つの画素Pの等価回路図を示す。図5aにおいて、第m列のソースバスラインをLsmと示し、第n行、第n1行のゲートバスラインをLgn、Lgn1と示している。液晶表示装置100Aでは、CSバスラインLcsbは、第n行の画素Pの第2副画素Spbに対応する補助容量対向電極EObと電気的に接続されるとともに、第n1行の画素Pの第1副画素Spaに対応する補助容量対向電極EOaと電気的に接続されている。図5bは、液晶表示装置100Aの模式図を示す。なお、図5bでは、図面が過度に複雑になることを避けるために対向基板140を省略して示しており、図5bはアクティブマトリクス基板120の上面図に対応している。液晶表示装置100Aでも、副画素Spaに対応して2つのTFT130a1、130a2が設けられており、TFT130a1、130a2は直列に配列されている。同様に、副画素Spbに対応して2つのTFT130b1、130b2が設けられており、TFT130b1、130b2は直列に配列されている。ただし、TFT130a1、130a2のそれぞれのゲートは共通のゲート配線Lgaと電気的に接続しており、TFT130b1、130b2のそれぞれのゲートは共通のゲート配線Lgbと電気的に接続している。したがって、TFT130a1、130a2、130b1、130b2のオン/オフ状態は、ゲート配線Lga、Lgbに供給されるゲート信号電圧に応じて同様に変化する。以下の説明において、TFT130a1、130a2を総称してTFT130aと示し、TFT130b1、130b2を総称してTFT130bと示す。液晶表示装置100Aでは、CSバスラインLcsは、列方向に隣接する2つの画素の副画素Spa、Spbに対応している。例えば、CSバスラインLcsbは、第n行第m列の画素の第2副画素Spbに対応する補助容量対向電極EOb、および、第n1行第m列の画素の第1副画素Spaに対応する補助容量対向電極EOaの両方と電気的に接続している。以上のように、液晶表示装置100Aでは、1本のCSバスラインを2つの副画素で共有しており、図2に示した液晶表示装置100と比べて、列方向に隣接する2つの画素に属する副画素の間に対応して延びるCSバスラインを省略でき、高開口率を実現できる。液晶表示装置100Aにおける画素Pへの書き込みは以下のように行われる。まず、第n行のゲートバスラインLgnに供給されるゲート信号電圧がオン電圧に変化し、これにより、第n行第m列のTFT130a、130bがオン状態になる。このようにして第n行の画素が選択されると、ソースバスラインLsmに供給されたソース信号電圧が第n行第m列の副画素電極124a、124bに印加される。その後、供給されるゲート信号電圧がオン電圧からオフ電圧に変化し、これにより、第n行第m列のTFT130a、130bがオフ状態に変化する。なお、上述したように、引き込み現象に起因して副画素電極124a、124bの電位は互いに低下する。第n行第m列のTFT130a、130bがオフ状態に変化した後、CSバスラインLcsa、Lcsbに供給される補助容量信号電圧は異なる方向に変化し、これにより、副画素電極124a、124bの電位は異なる方向に変化する。なお、CSバスラインLcsaに供給される補助容量信号電圧は、後述する第n1行のゲートバスラインLgn1に供給されるゲート信号電圧がオフ電圧からオン電圧に変化する時刻よりも前に変化してもよく、当該時刻よりも後に変化してもよい。ただし、CSバスラインLcsbに供給される補助容量信号電圧は、後述する第n1行のゲートバスラインLgn1に供給されるゲート信号電圧がオフ電圧からオン電圧に変化した後に変化する。例えば、副画素電極124a、124bの電位が対向電極144の電位よりも高い場合、TFT130a、130bがオフ状態に変化した後、CSバスラインLcsaに供給される補助容量信号電圧の最初の変化が増加であり、CSバスラインLcsbに供給される補助容量信号電圧の最初の変化が減少であると、副画素電極124aの平均電位は増加し、副画素電極124bの平均電位は減少し、副画素Spaの輝度が副画素Spbよりも高くなる。反対に、CSバスラインLcsaに供給される補助容量信号電圧の最初の変化が減少であり、CSバスラインLcsbに供給される補助容量信号電圧の最初の変化が増加であると、副画素電極124aの平均電位は減少し、副画素電極124bの平均電位は増加し、副画素Spbの輝度が副画素Spaよりも高くなる。また、副画素電極124aの電位が対向電極144の電位よりも低い場合、TFT130a、130bがオフ状態に変化した後、CSバスラインLcsaに供給される補助容量信号電圧の最初の変化が増加であり、CSバスラインLcsbに供給される補助容量信号電圧の最初の変化が減少であると、副画素電極124aの平均電位は増加し、副画素電極124bの平均電位は減少し、副画素Spbの輝度が副画素Spaよりも高くなる。反対に、CSバスラインLcsaに供給される補助容量信号電圧の最初の変化が減少であり、CSバスラインLcsbに供給される補助容量信号電圧の最初の変化が増加であると、副画素電極124aの平均電位は減少し、副画素電極124bの平均電位は増加し、副画素Spaの輝度が副画素Spbよりも高くなる。次に、第n1行のゲートバスラインLgn1に供給されるゲート信号電圧がオン電圧に変化し、そのゲート配線Lga、Lgbに対応するTFT130a、130bがオン状態に変化する。このようにして第n1行の画素が選択されると、ソースバスラインLsmに供給されたソース信号電圧が第n1行第m列の副画素電極124a、124bに印加される。例えば、第n行第m列の副画素電極124a、124bの電位が対向電極144の電位よりも高い場合、第n1行第m列の副画素電極124a、124bには、対向電極144の電位よりも低いソース信号電圧が印加される。その後、ゲートバスラインLgn1に供給されるゲート信号電圧がオン電圧からオフ電圧に変化し、これにより、第n1行第m列のTFT130a、130bがオフ状態に変化する。その後、CSバスラインLcsb、Lcscに供給される補助容量信号電圧が変化し、副画素電極124a、124bの電位は補助容量信号電圧の変化に応じて変化する。CSバスラインLcsbに供給される補助容量信号電圧は、ここでは図示しない第n2行のゲートバスラインLgn2に供給されるゲート信号電圧がオフ電圧からオン電圧に変化する時刻よりも前に変化してもよく、当該時刻よりも後に変化してもよい。ただし、CSバスラインLcscに供給される電圧は、第n2行のゲートバスラインLgn2に供給されるゲート信号電圧がオフ電圧からオン電圧に変化する時刻よりも後に変化する。図6に、液晶表示装置100Aの等価回路図を示す。図6には、複数の画素Pの等価回路を示している。図6では、第m列~第m2列の画素に対応するソースバスラインをLsm~Lsm2と示しており、第n行~第n6行の画素に対応するゲートバスラインをLgn~Lgn6と示している。また、補助容量幹線Ltcsa~Ltcsdからそれぞれ延びるCSバスラインをCSバスラインLcsa~Lcsdと示している。図6に示した液晶表示装置100Aでは、CSバスラインLcsa~Lcsdは、それぞれ、列方向に隣接する画素Pの2つの副画素Spa、Spbに対応している。図6に示した液晶表示装置100Aは、例えば、以下に示すように駆動される。図7に、液晶表示装置100Aの電圧波形図を示す。図7において、VLsmは破線で示された対向電極144の電圧を基準としたソースバスラインLsmに供給されるソース信号の電圧波形を示しており、VLgn~VLgn6はゲートバスラインLgn~Lgn6に供給されるゲート信号の電圧波形を示しており、VLcsa~VLcsdはCSバスラインLcsa~Lcsdに供給される補助容量信号の電圧波形を示している。また、VCLam,n~VCLam,n6は、それぞれ、対向電極144の電位を基準とした第n行第m列~第n6行第m列の画素Pの副画素電極124aの電位を示し、VCLbm,n~VCLbm,n6は、それぞれ、対向電極144の電位を基準とした第n行第m列~第n6行第m列の画素Pの副画素電極124bの電位を示す。なお、説明が過度に複雑になることを避けるために、ここでは、全ての画素を同一階調レベルとする入力信号が入力される。ここでは、補助容量幹線Ltcsa~Ltcsdに供給される補助容量信号電圧VLcsa~VLcsdはいずれも、デューティ比1:1の矩形波を含む振動電圧であり、振動の周期はいずれも水平走査期間の8倍の時間8Hである。また、補助容量信号電圧VLcsa、VLcsbに着目すると、補助容量信号電圧VLcsbの位相は、補助容量信号電圧VLcsaと比べて4H時間だけ遅れている。また、補助容量信号電圧VLcsc、VLcsdに着目すると、補助容量信号電圧VLcsdの位相は、補助容量信号電圧VLcscと比べて4H時間だけ遅れている。また、補助容量信号電圧VLcsa、VLcscに着目すると、補助容量信号電圧VLcscの位相は、補助容量信号電圧VLcsaと比べて2H時間だけ遅れている。以下、図6および図7を参照して、液晶表示装置100Aにおける画素Pへの書き込みを説明する。まず、第n行の画素Pへの書き込みを説明する。ここでは、特に、第n行第m列、および、第n行第m1列の画素Pに着目する。第n行のゲート配線Lga、Lgbに供給されるゲート信号電圧がオフ電圧からオン電圧に変化し、これにより、第n行第m列、第n行第m1列のTFT130a、130bがオン状態になる。このようにして第n行の画素が選択されると、ソースバスラインLsmに供給されたソース信号電圧が第n行第m列の副画素電極124a、124bに印加され、ソースバスラインLsm1に供給されたソース信号電圧が第n行第m1列の副画素電極124a、124bに印加される。ソースバスラインLsmに供給されるソース信号電圧は対向電極144よりも高く、ここでは図示しないが、ソースバスラインLsm1に供給されるソース信号電圧は対向電極144よりも低い。このように、行方向に隣接する画素Pの極性は互いに異なる。その後、ゲート配線Lga、Lgbに供給されるゲート信号電圧がオン電圧からオフ電圧に変化し、これにより、第n行第m列、第n行第m1列のTFT130a、130bがオフ状態に変化する。厳密には、TFT130a、130bがオフ状態になった直後に、副画素電極124a、124bの電位は、TFT130a、130bの有する寄生容量等の影響に基づく引き込み現象のために、略同一に減少する。TFT130a、130bがオフ状態に変化した後、CSバスラインLcsa、Lcsbに供給される補助容量信号電圧VLcsa、VLcsbは異なる方向に変化し、これにより、副画素電極124a、124bの電位は異なる方向に変化する。なお、補助容量信号電圧VLcsa、VLcsbが変化するのは、後述するゲートバスラインLgn1のゲート信号電圧VLgn1がオン電圧からオフ電圧に変化した後である。ここでは、TFT130a、130bがオフ状態に変化した後における補助容量信号電圧VLcsaの最初の変化は増加であり、補助容量信号電圧VLcsaの最初の変化は減少である。この場合、副画素電極124aの平均電位は増加し、副画素電極124bの平均電位は減少する。第n行第m列の画素Pの極性はプラスであるため、第n行第m列の画素Pにおいて副画素Spaの輝度は副画素Spbよりも高い。なお、ここでは、図示していないが、第n行第m1列の画素Pにおいて副画素電極124aの平均電位も補助容量信号電圧VLcsaに応じて増加し、副画素電極124bの平均電位も補助容量信号電圧VLcsbに応じて減少する。ただし、第n行第m1列の画素Pの極性はマイナスであるため、第n行第m1列の画素Pにおいて副画素Spbの輝度は副画素Spaよりも高い。このようにして、第n行の画素Pへの書き込みが行われる。上述したように、第n行第m1列の画素Pの極性は第n行第m列の画素Pの極性と反転している。なお、ここでは、詳述していないが、同様に、第n行の行方向に隣接する画素の極性は互いに反転している。また、上述したように、第n行第m列の画素Pでは副画素Spaが明副画素であるのに対して第n行第m1列の画素Pでは副画素Spbが明副画素である。ここでは、詳述していないが、同様に、第n行の行方向に隣接する画素の副画素の明暗関係は互いに反転している。次に、第n1行の画素Pへの書き込みを説明する。ここでは、特に、第n1行第m列、および、第n1行第m1列の画素Pに着目する。第n1行のゲート配線Lga、Lgbに供給されるゲート信号電圧がオフ電圧からオン電圧に変化し、これにより、第n1行第m列、第n1行第m1列のTFT130a、130bはオン状態になる。このようにして第n1行の画素が選択されると、ソースバスラインLsmに供給されたソース信号電圧が第n1行第m列の副画素電極124a、124bに印加され、ソースバスラインLsm1に供給されたソース信号電圧が第n1行第m1列の副画素電極124a、124bに印加される。なお、第n1行第m列の画素Pの極性は第n1行第m1列の画素Pの極性とは異なる。また、第n1行第m列の画素Pの極性は第n行第m列の画素Pの極性とは異なり、第n1行第m1列の画素Pの極性は第n行第m1列の画素Pの極性とは異なる。その後、ゲートバスラインLgn1に供給されるゲート信号電圧がオン電圧からオフ電圧に変化し、これにより、第n1行第m列、第n1行第m1列のTFT130a、130bはオフ状態に変化する。TFT130a、130bがオフ状態に変化した後、CSバスラインLcsb、Lcscに供給される補助容量信号電圧VLcsb、VLcscは異なる方向に変化する。なお、補助容量信号電圧VLcscが変化するのは、ここでは詳述しないが、ゲートバスラインLgn3のゲート信号電圧VLgn3がオン電圧からオフ電圧に変化した後である。ここでは、TFT130a、130bがオフ状態に変化した後における補助容量信号電圧VLcsbの最初の変化は減少であり、補助容量信号電圧VLcscの最初の変化は増加である。この場合、副画素電極124aの平均電位は減少し、副画素電極124bの平均電位は増加する。第n1行第m列の画素Pの極性はマイナスであるため、第n1行第m列の画素Pにおいて副画素Spaの輝度は副画素Spbよりも高い。なお、ここでは、図示していないが、第n1行第m1列の画素Pにおいて副画素電極124aの平均電位も補助容量信号電圧VLcsbに応じて減少し、副画素電極124bの平均電位も補助容量信号電圧VLcscに応じて増加する。ただし、第n1行第m1列の画素Pの極性はプラスであるため、第n1行第m1列の画素Pにおいて副画素Spbの輝度は副画素Spaよりも高い。このようにして、第n1行の画素Pへの書き込みが行われる。上述したように、第n1行の行方向に隣接する画素の極性は互いに反転しており、また、第n1行の行方向に隣接する画素の副画素の明暗関係は互いに反転している。第n2行以降の画素Pへの書き込みも同様に行われる。このように、液晶表示装置100では、行方向および列方向に隣接する画素の極性は互いに異なり、斜め方向に隣接する画素の極性は互いに等しい。例えば、第n行第m列、第n1行第m1列の画素の極性はプラスであり、第n1行第m列、第n行第m1列の画素の極性はマイナスである。また、行方向および列方向に隣接する副画素の明暗関係は互いに異なり、明副画素は斜め方向に隣接している。また、次の垂直走査期間フィールド期間またはフレーム期間において各画素の極性は反転し、これにより、表示の焼き付きが抑制される。なお、上述した説明では、CSバスラインに供給される補助容量信号は、デューティ比が1:1の矩形波を含む振動電圧であったが、本発明はこれに限定されない。デューティ比が1:1以外の矩形波や、さらには正弦波や三角波などの振動電圧を用いてもよい。複数の副画素に接続されたTFTがオフ状態とされた後に、複数の副画素のそれぞれの補助容量対向電極に供給される電圧が変化し、その変化量が副画素によって異なるようにすればよい。また、図7を参照して上述した説明では、4つの補助容量幹線に振動周期8Hの異なる補助容量信号が供給されたが、本発明はこれに限定されない。6つの補助容量幹線に振動周期12Hの異なる補助容量信号が供給されてもよい。このように、N本Nは2以上の偶数の補助容量幹線に振動周期2×N×K×HKは正の整数の異なる補助容量信号が供給されてもよい。あるいは、2つの補助容量幹線に振動周期1Hの異なる補助容量信号が供給されてもよい。液晶表示装置100、100AはいわゆるMVAモードであってもよい。MVAモードの液晶表示装置は、電極に形成された直線状のスリットや電極の液晶層側に形成された直線状の誘電体突起リブを、液晶層を介して対向する一対の基板に、基板の法線方向から見たときに、平行且つ交互になるように配置することによって、電圧印加時に形成される液晶ドメインのディレクタの方位を規制する。液晶ドメインの方位は、直線状のスリット又は誘電体突起これらを総称して直線状構造体ということにする。の延びる方位に直交する方向になる。なお、MVAモードにおいて、ゲート配線Lga、Lgbは、異なる液晶ドメインの境界と重なるように配置されてもよい。また、液晶表示装置100、100AはPSAモードであってもよい。PolymerSustainedAlignmentTechnology以下、PSA技術というは、例えば、特開2002-357830号公報、特開2003-177418号公報、特開2006-78968号公報、K.Hanaokaetal.ANewMVA-LCDbyPolymerSustainedAlignmentTechnology、SID04DIGEST1200-12032004に開示されている。これら4つの文献の開示内容の全てを参考のために本明細書に援用する。PSA技術は、液晶材料中に少量の重合性化合物例えば光重合性モノマまたはオリゴマを混入しておき、液晶パネルを組み立てた後、液晶層に所定の電圧を印加した状態で重合性化合物に活性エネルギー線例えば紫外線を照射して重合体を生成することによって、液晶分子のプレチルト方向を制御する技術である。重合体が生成されるときの液晶分子の配向状態が、電圧を取り去った後電圧を印加しない状態においても維持記憶される。ここでは、重合体で形成された層を配向維持層ということにする。配向維持層は、配向膜の表面液晶層側に形成されるが、必ずしも配向膜の表面を覆う形状でなくてもよく、離散的に存在する重合体粒子であってもよい。PSA技術は、液晶層に形成される電界等を制御することによって、液晶分子のプレチルト方位およびプレチルト角度を調整することができる。また、配向維持層によって、液晶層に接するほぼ全ての面で配向規制力を発現するので、応答特性に優れている。PSAモードの液晶表示装置は、例えば、上述のPSA技術を適用することによって得られる。ここでは図示しないが、副画素電極124a、124bは、それぞれ、一対の偏光板の偏光軸と重なるように配置された十字形状の幹部と、十字形状の幹部から略45°方向に延びる複数の枝部とを有している。具体的には、枝部は幹部から45°、135°、225°、315°方位に延びており、垂直配向型の液晶層の液晶分子誘電異方性が負は、幹部および枝部からの斜め電界により、それぞれの枝部が延びる方位に傾斜する。これは、互いに平行に延びる枝部からの斜め電界は枝部が延びる方向と垂直な方位に液晶分子を傾斜させるように作用し、幹部からの斜め電界はそれぞれの枝部の延びる方位に液晶分子を傾斜させるように作用するからである。PSA技術を用いると、液晶層に電圧を印加した際に形成される、液晶分子の上記の配向を安定化させることができる。なお、PSAモードにおいても、ゲート配線Lga、Lgbは、異なる液晶ドメインの境界と重なるように配置されてもよい。あるいは、垂直配向型の液晶表示装置には、配向膜として光配向膜が設けられていてもよい。典型的には、副画素内に反平行に配向処理の行われた異なる領域を有する光配向膜がアクティブマトリクス基板120および対向基板140の両方に設けられ、一対の配向膜は互いに対向する各領域の配向処理方向が直交するように配置される。光配向膜近傍における液晶分子は、光配向膜の主面の法線方向に対してわずかに傾いている。なお、光配向膜は対向基板120およびアクティブマトリクス基板140のいずれか一方のみに設けられてもよい。また、光配向膜を用いた液晶表示装置でも、ゲート配線Lga、Lgbは、異なる液晶ドメインの境界と重なるように配置されてもよい。あるいは、液晶表示装置100、100AはCPAモードであってもよい。例えば、副画素電極124a、124bが対称性の高い形状を有しており、液晶層160への電圧印加により、各液晶ドメインの液晶分子が軸対称傾斜配向にしてもよい。なお、上述した説明では、液晶表示装置は垂直配向型であったが、本発明はこれに限定されない。液晶表示装置は他のモードであってもよい。また、上述した説明では、各画素は矩形状であったが、本発明はこれに限定されない。画素は別の形状であってもよい。"