"基板上に第1乃至第6の配線と、第1及び第2のトランジスタと、画素電極を有し、前記第1のトランジスタのゲート電極は、前記第1の配線に電気的に接続され、前記第1のトランジスタのソース領域又はドレイン領域の一方は、前記第2の配線を介して前記第3の配線に電気的に接続され、前記第1のトランジスタのソース領域又はドレイン領域の他方は、前記第4の配線を介して前記第2のトランジスタのゲート電極に電気的に接続され、前記第2のトランジスタのソース領域及びドレイン領域の一方は、前記第5の配線を介して前記画素電極に電気的に接続され、前記第2のトランジスタのソース領域及びドレイン領域の他方は、前記第6の配線に電気的に接続されている半導体装置の作製方法であって、前記基板上に第1の導電膜を形成し、前記第1の導電膜をパターニングすることで、前記第1のトランジスタのゲート電極、前記第2のトランジスタのゲート電極及び前記第3の配線を形成し、前記第1のトランジスタのゲート電極、前記第2のトランジスタのゲート電極及び前記第3の配線上に層間絶縁膜を形成し、前記層間絶縁膜にコンタクトホールを形成し、前記層間絶縁膜上に第2の導電膜を形成し、前記第2の導電膜をパターニングすることで、前記第1の配線、前記第2の配線、前記第4の配線、前記第5の配線及び前記第6の配線を形成することを特徴とする半導体装置の作製方法。請求項1において、前記第2の導電膜は第1のチタン層と、第2のチタン層と、前記第1のチタン層と前記第2のチタン層に挟まれたアルミニウム層と、からなることを特徴とする半導体装置の作製方法。請求項1または請求項2において、前記発光装置は、半導体装置であることを特徴とする半導体装置の作製方法。アクティブマトリクス型電子装置においては、その表示性能の面から、画素には大きな保持容量を持たせるとともに、高開口率化が求められている。各画素が高い開口率を持つことにより光の利用効率が向上し、表示装置の省電力化および小型化が達成出来る。近年、画素サイズの微細化が進み、より高精細な画像が求められている。画素サイズの微細化は1つの画素に占めるTFTおよび配線の形成面積が大きくなり画素開口率を低減させている。そこで、規定の画素サイズの中で各画素の高開口率を得るためには、画素の回路構成に必要な回路要素を効率よくレイアウトすることが不可欠である。以上のように、少ないマスク数で画素開口率の高いアクティブマトリクス型電子装置を実現するためには、従来にない新しい画素構成が求められている。本発明は、そのような要求に答えるものであり、新規の構成を有する画素を用いて、マスク数および工程数を増加させることなく、高い開口率を実現した画素を有する電子装置を提供することを課題とする。上述した従来技術の課題を解決するために、本発明においては以下の手段を講じた。本発明の電子装置は、その画素部の構成において、あるゲート信号線が、その選択期間以外の期間においては、一定の電位をとっている点に着目した。本発明の電子装置における特徴は、i行目のゲート信号線が選択されているとき、i行目の画素に電流を供給する電流供給線を、i行目のゲート信号線を含むゲート信号線のいずれか1本によって代用することにより、画素部においてある割合を占めている電流供給線を省略することが出来る、というものである。この方法により、マスク枚数や作成工程数を増加させることなく、画素部において高い開口率を実現することが出来る。また、従来の開口率と同等にするならば、信号線の幅をより大きくとることが出来るため、抵抗の低減やノイズの低減といった、画質の向上に寄与することが出来る。以下に、本発明の電子装置の構成について記載する。請求項1に記載の本発明の電子装置は、ソース信号線駆動回路と、ゲート信号線駆動回路と、画素部とを有する電子装置であって、前記ソース信号線駆動回路は、複数のソース信号線を有し、前記ゲート信号線駆動回路は、複数のゲート信号線を有し、前記画素部は、複数の画素がマトリクス状に配置された構造を有し、前記複数の画素はそれぞれ、スイッチング用トランジスタと、EL駆動用トランジスタと、EL素子とを有し、前記スイッチング用トランジスタのゲート電極は、ゲート信号線と電気的に接続され、前記スイッチング用トランジスタの不純物領域のうち、一方はソース信号線と電気的に接続され、残る一方は前記EL駆動用トランジスタのゲート電極と電気的に接続され、前記EL駆動用トランジスタの不純物領域のうち、一方は複数の前記ゲート信号線のうちいずれか1本と電気的に接続され、残る一方はEL素子の一方の電極と電気的に接続されていることを特徴としている。請求項2に記載の本発明の電子装置は、ソース信号線駆動回路と、ゲート信号線駆動回路と、画素部とを有する電子装置であって、前記ソース信号線駆動回路は、複数のソース信号線を有し、前記ゲート信号線駆動回路は、複数のゲート信号線を有し、前記画素部は、複数の画素がマトリクス状に配置された構造を有し、前記複数の画素はそれぞれ、スイッチング用トランジスタと、EL駆動用トランジスタと、EL素子とを有し、i行目の画素において、前記スイッチング用トランジスタのゲート電極は、i行目のゲート信号線と電気的に接続され、前記スイッチング用トランジスタの不純物領域のうち、一方は前記ソース信号線と電気的に接続され、残る一方は前記EL駆動用トランジスタのゲート電極と電気的に接続され、前記EL駆動用トランジスタの不純物領域のうち、一方は複数の前記ゲート信号線のうちいずれか1本と電気的に接続され、残る一方はEL素子の一方の電極と電気的に接続され、i行目の画素におけるEL素子への電流の供給は、i行目の画素におけるEL駆動用トランジスタの不純物領域のうちの一方と電気的に接続された前記ゲート信号線によって行われることを特徴としている。請求項3に記載の本発明の電子装置は、ソース信号線駆動回路と、ゲート信号線駆動回路と、画素部とを有する電子装置であって、前記ソース信号線駆動回路は、複数のソース信号線を有し、前記ゲート信号線駆動回路は、複数のゲート信号線を有し、前記画素部は、複数の画素がマトリクス状に配置された構造を有し、前記複数の画素はそれぞれ、スイッチング用トランジスタと、EL駆動用トランジスタと、EL素子とを有し、i行目の画素において、前記スイッチング用トランジスタのゲート電極は、i行目のゲート信号線と電気的に接続され、前記スイッチング用トランジスタの不純物領域のうち、一方は前記ソース信号線と電気的に接続され、残る一方は前記EL駆動用トランジスタのゲート電極と電気的に接続され、前記EL駆動用トランジスタの不純物領域のうち、一方は複数の前記ゲート信号線のうちいずれか1本と電気的に接続され、残る一方はEL素子の一方の電極と電気的に接続され、i行目に走査される前記ゲート信号線は、i行目に走査される前記ゲート信号線と電気的に接続された前記スイッチング用トランジスタを制御する機能と、i行目に走査される前記ゲート信号線と電気的に接続されたEL駆動用トランジスタを介して、EL素子への電流供給を行う機能とを有することを特徴としている。請求項4に記載の本発明の電子装置は、ソース信号線駆動回路と、ゲート信号線駆動回路と、画素部とを有する電子装置であって、前記ソース信号線駆動回路は、複数のソース信号線を有し、前記ゲート信号線駆動回路は、複数のゲート信号線を有し、前記画素部は、複数の画素がマトリクス状に配置された構造を有し、前記複数の画素はそれぞれ、スイッチング用トランジスタと、EL駆動用トランジスタと、EL素子とを有し、i行目の画素において、前記スイッチング用トランジスタのゲート電極は、i行目のゲート信号線と電気的に接続され、前記スイッチング用トランジスタの不純物領域のうち、一方は前記ソース信号線と電気的に接続され、残る一方は前記EL駆動用トランジスタのゲート電極と電気的に接続され、前記EL駆動用トランジスタの不純物領域のうち、一方は複数の前記ゲート信号線のうち、i行目に走査される前記ゲート信号線を除くいずれか1本と電気的に接続され、残る一方はEL素子の一方の電極と電気的に接続されていることを特徴としている。請求項5に記載の本発明の電子装置は、ソース信号線駆動回路と、ゲート信号線駆動回路と、画素部とを有する電子装置であって、前記ソース信号線駆動回路は、複数のソース信号線を有し、前記ゲート信号線駆動回路は、複数のゲート信号線を有し、前記画素部は、複数の画素がマトリクス状に配置された構造を有し、前記複数の画素はそれぞれ、スイッチング用トランジスタと、EL駆動用トランジスタと、EL素子とを有し、i行目の画素において、前記スイッチング用トランジスタのゲート電極は、i行目のゲート信号線と電気的に接続され、前記スイッチング用トランジスタの不純物領域のうち、一方は前記ソース信号線と電気的に接続され、残る一方は前記EL駆動用トランジスタのゲート電極と電気的に接続され、前記EL駆動用トランジスタの不純物領域のうち、一方はi-1行目に走査される前記ゲート信号線と電気的に接続され、残る一方はEL素子の一方の電極と電気的に接続されていることを特徴としている。請求項6に記載の本発明の電子装置は、ソース信号線駆動回路と、ゲート信号線駆動回路と、画素部とを有する電子装置であって、前記ソース信号線駆動回路は、複数のソース信号線を有し、前記ゲート信号線駆動回路は、複数のゲート信号線を有し、前記画素部は、複数の画素がマトリクス状に配置された構造を有し、前記複数の画素はそれぞれ、スイッチング用トランジスタと、EL駆動用トランジスタと、EL素子とを有し、ソース信号線より、スイッチング用トランジスタを介してEL駆動用トランジスタに映像信号が入力され、複数の前記ゲート信号線のうち1本より、EL駆動用トランジスタを介してEL素子への電流供給が行われることを特徴としている。請求項7に記載の本発明の電子装置は、ソース信号線駆動回路と、ゲート信号線駆動回路と、画素部とを有する電子装置であって、前記ソース信号線駆動回路は、複数のソース信号線を有し、前記ゲート信号線駆動回路は、複数のゲート信号線を有し、前記画素部は、複数の画素がマトリクス状に配置された構造を有し、前記複数の画素はそれぞれ、スイッチング用トランジスタと、EL駆動用トランジスタと、EL素子とを有し、ソース信号線より、i行目に走査される前記ゲート信号線と電気的に接続されたスイッチング用トランジスタを介してEL駆動用トランジスタに映像信号が入力され、複数の前記ゲート信号線のうち、i行目に走査される前記ゲート信号線を除く1本より、EL駆動用トランジスタを介してEL素子への電流供給が行われることを特徴としている。請求項8に記載の本発明の電子装置は、ソース信号線駆動回路と、ゲート信号線駆動回路と、画素部とを有する電子装置であって、前記ソース信号線駆動回路は、複数のソース信号線を有し、前記ゲート信号線駆動回路は、複数のゲート信号線を有し、前記画素部は、複数の画素がマトリクス状に配置された構造を有し、前記複数の画素はそれぞれ、スイッチング用トランジスタと、EL駆動用トランジスタと、EL素子とを有し、ソース信号線より、i行目に走査される前記ゲート信号線と電気的に接続されたスイッチング用トランジスタを介してEL駆動用トランジスタに映像信号が入力され、i-1行目に走査される前記ゲート信号線より、EL駆動用トランジスタを介してEL素子への電流供給が行われることを特徴としている。請求項9に記載の本発明の電子装置は、請求項1乃至請求項8のいずれか1項に記載の電子装置において、前記EL素子の発光方向が、駆動回路が形成されている基板に向かう方向であるとき、前記EL素子と電気的に接続された前記EL駆動用トランジスタの極性はPチャネル型であり、前記EL素子の発光方向が、駆動回路が形成されている基板に向かう方向に対して逆の方向であるとき、前記EL素子と電気的に接続された前記EL駆動用トランジスタの極性はNチャネル型であることを特徴としている。請求項10に記載の本発明の電子装置は、請求項1乃至請求項9のいずれか1項に記載の電子装置において、ゲート信号線は、アルミニウムあるいはそれを主たる成分とした材料を用いて形成されることを特徴としている。本発明の電子装置を用いることにより、電源供給線が必要なくなるため、従来の電子装置に比べて、パネル作成プロセスにおけるマスク枚数や工程数の増加を伴うことなく、より高い開口率を実現することが出来る。あるいは、従来通りの開口率であれば、その分、信号線を太くすることが出来るため、抵抗率が下がり、クロストーク、輝度傾斜などを低減することが出来、画質の向上を実現することが出来る。本発明の内容について述べる。図1、図2を参照する。図2は通常の構成のEL画素を、図1は本発明の構成のEL画素を示している。それぞれ、Aには画素の平面図、Bにはその回路図を示している。図2B中、201はスイッチング用TFT、202はEL駆動用TFT、203はEL画素、204は保持容量、205はソース信号線、206はゲート信号線、207は電流供給線、208は陰極電極、209はEL画素の陽極、210はEL画素の陰極である。図1B中、101はスイッチング用TFT、102はEL駆動用TFT、103はEL画素、104は保持容量、105はソース信号線、106はi行目に走査されるゲート信号線、108は陰極配線、109はEL画素の陽極、110はEL画素の陰極、111は隣り合う1行前の行のゲート信号線である。スイッチングTFT101,201は、前述したように、EL素子の構造に応じて極性を決定すれば良い。また、図1、図2におけるスイッチング用TFTは、ダブルゲート構造をとっているが、シングルゲート構造でも良いし、トリプルゲート構造やそれ以上のゲート本数を持つマルチゲート構造をとっていても良い。なお、EL駆動用TFTのソース領域とドレイン領域のうちいずれか一方に電気的に接続されているゲート信号線は、必ずしも隣り合う1行前の行のゲート信号線である必要はない。従来の画素構成では、図2に示すように、専用の電流供給線207を配置し、EL駆動用TFT202のソース電極や保持容量204の電極を電流供給線207に接続していた。対して本発明では、図1に示すように、EL駆動用TFT102のソース電極や保持容量104の電極は、別の行のゲート信号線111に接続する。この場合、配置の関係と各部の電圧の関係とにより、1行前に走査されるゲート信号線に接続するのが望ましい。図1Bに示した画素1個分の回路を、3行2列に画素を並べた場合の回路図を図3に示す。なお、図3中の画素は図1Bにて示したものと同様であるので、番号は図1Bに付したものを継承する。図3では、i行目のゲート信号線106によって制御される画素部を、Aで示される点線枠で囲っている。ただし図では2列分のみ表示しているが、列方向にはパネルの水平方向の画素数分続くものである。EL駆動用TFT102のソース領域や保持容量104の電極は、i-1行目の行のゲート信号線111に接続している。ゲート信号線は、図において向かって上の行から順に下方向に走査されていくので、1行前のゲート信号線に接続していることになる。本発明の着眼点は、現在選択している行に信号を書き込んでいるとき、既に1行前のゲート信号線は非選択状態に戻っているということである。そして、再び選択されるようになるまでの間は、電位は一定非選択状態に保たれる。そこで、1行前のゲート信号線を定電位線、つまり、電流供給線として取り扱う点に特徴がある。つまり、ゲート信号線と電流供給線とを共用するようにする。その結果、配線数を減らすことが出来、開口率を向上させることが出来る。次に、図1に示した本発明の電子装置を駆動するための基本的な信号パターンを図4に示す。ここでは、各部の電位は、スイッチング用TFT、EL駆動用TFTの極性がともにpチャネル型である場合を例として示している。図4では、同じ列の画素ある1本のソース信号線に接続されている画素におけるi-1行目からi2行目までの4行分の各配線での信号パターンを示している。そして、説明のため、時間を期間Aから期間Fまでに分割して示している。図4に示されているのは、i-1行目からi2行目までの、EL駆動用TFT102のゲート電位、ソース信号線105の電位、ゲート信号線106の電位、陰極配線108の電位、EL駆動用TFT102のゲートソース間電圧VGSである。まず、各行において、ゲート信号線が選択されて、次の行へシフトしていく。スイッチング用TFTは、pチャネル型であるので、ゲート信号線の電位がスイッチング用TFTのソース領域の電位よりも十分に低いつまりスイッチング用TFTのゲートソース間電圧の絶対値がしきい値電圧を上回るときに、スイッチング用TFTは導通状態となる。その時のゲート信号線の電位は、ソース信号線の電圧が画素に書き込まれるようにするため、ソース信号線での最も低い電位よりも十分低くしておく必要がある。まず、i-1行目では、期間Bにおいて、ゲート信号線が選択される。i行目では、期間Cにおいて選択され、i1行目では、期間Dにおいて選択され、i2行目では、期間Eにおいて選択される。このように、各行において、ゲート信号線が選択されて、次の行へシフトしていく。次に、ソース信号線の電位について述べる。ここでは、ある1列のソース信号線に、各行の画素が接続している。よって、i-1行目からi2行目までにおいて、ソース信号線の電位は同一である。ここでは、期間Aと期間Dとにおいて、期間の終了時におけるソース信号線の電位はHi信号の状態にあり、期間B、期間C、期間E、期間Fにおいて、期間の終了時におけるソース信号線の電位はLO信号の状態にあるとする。実際のソース信号線の電位は、表示パターンによって、様々な値を取る。次に、各画素のEL駆動用TFTのゲート電極での電位について述べる。まず、i行目について考える。期間A以前の期間においては、i行目の画素のEL駆動用TFTのゲート電極の電位は、高い状態にあるとする。そして期間Bにおいては、i行目の画素のEL駆動用TFTのゲート電極での電位は下がる。これは、i行目の保持容量の片方の電極がi-1行目のゲート信号線に接続されており、そのi-1行目のゲート信号線が選択され、i-1行目のゲート信号線の電圧が低くなることが原因である。つまり、保持容量には、すでに蓄積されている電荷があり、保持容量の両端には、その電荷に応じた電圧がかかっている。その状態において、保持容量の片方の電極、つまり、i-1行目のゲート信号線の電圧を下げる。すると、i行目のスイッチング用TFTが非導通状態にあるため、i行目の画素の保持容量の電荷、つまり、保持容量の両端の電圧はそのまま保持され、保持容量のもう一方の電極、つまり、i行目のEL駆動用TFTのゲート電極の電位も同程度だけ下がる。よって、保持容量の両端の電圧、つまり、i行目のEL駆動用TFTのゲートソース間電圧は、i-1行目のゲート信号線の電位が変わっても、変化しない。この場合、期間Aでは、i行目の画素のEL駆動用TFTのゲートソース間電圧の絶対値は小さいので、EL素子には、電流が流れず、非発光状態にあった。従って、期間Bにおいても、EL駆動用TFTのゲート電極の電位は下がったが、同時に、EL駆動用TFTのソース電極の電位も下がるため、EL駆動用TFTのゲートソース間電圧は、期間Aと期間Bとでは、同じである。よって、期間Bにおいては、i行目の画素のEL素子には、電流は流れない。また、たとえ、EL駆動用TFTが導通状態にあったとしても、期間Bでは、EL駆動用TFTのソース電極の電位は下がり、EL素子の陰極配線の電位よりも低くなることが想定されるため、EL素子には、順バイアスの電圧はかからなくなるため、電流は流れなくなる。そして、期間Bの最後において、i-1行目のゲート信号線の電圧が元に戻る。その結果、i行目の画素のEL駆動用TFTのゲート電極の電位も元に戻る。次に、期間Cに移る。期間Cでは、i行目のゲート信号線が選択される。よって、i行目の画素のEL駆動用TFTのゲート電極の電位は、ソース信号線の電位と同じになる。期間Cでは、ソース信号線は、LO信号の状態にあるとしている。よって、i行目の画素のEL駆動用TFTのゲート電極の電位も、ソース信号線と同電位となり、低くなる。その時、保持容量の片方の電極、つまり、i-1行目のゲート信号線の電位は、すでに高い状態に戻っている。よって、保持容量には、i-1行目のゲート信号線とi行目の画素のEL駆動用TFTのゲート電極との間の電圧が加わることになり、i行目の画素のEL駆動用TFTのゲートソース間電圧の絶対値は大きくなる。従って、i行目の画素のEL駆動用TFTは導通状態になる。また、i-1行目のゲート信号線の電位、つまり、i行目の画素のEL駆動用TFTのソース電極の電位は、すでに高い状態に戻っているので、i行目のEL素子の陽極の電位は、陰極配線の電位よりも高い。その結果、i行目のEL素子に電流が流れ、発光する。i行目のEL素子を流れる電流は、i-1行目のゲート信号線を通して供給される。よって、各行のゲート信号線の配線抵抗は、十分低くしておく必要がある。次に、期間Dへ移る。期間Dでは、i行目のゲート信号線の電圧が元に戻り、i行目のスイッチング用TFTは非導通状態になる。そして、i行目の画素のEL駆動用TFTのゲート電極の電位は、そのまま保持される。この時、i-1行目のゲート信号線の電位、つまり、i行目の画素の保持容量の電極とEL駆動用TFTのソース電極の電位もそのまま変わらない。よって、以後、i行目の画素のEL駆動用TFTは導通状態になり、i行目のEL素子に電流が流れ続ける。同様にして、i1行目について考える。期間B以前の期間においては、i1行目の画素のEL駆動用TFTのゲート電極の電位は、高い状態にあるとする。そして期間Cにおいては、i1行目の画素のEL駆動用TFTのゲート電極での電位は下がる。これは、i1行目の保持容量の片方の電極がi行目のゲート信号線に接続されており、そのi行目のゲート信号線が選択され、i行目のゲート信号線の電圧が低くなることが原因である。そして、期間Cの最後において、i行目のゲート信号線の電圧が元に戻り、i1行目の画素のEL駆動用TFTのゲート電極の電位も元に戻る。次に、期間Dに移る。期間Dでは、i1行目のゲート信号線が選択される。よって、i1行目の画素のEL駆動用TFTのゲート電極の電位は、ソース信号線の電位と同じになる。期間Dでは、ソース信号線は、H信号の状態にあるとしている。よって、i1行目の画素のEL駆動用TFTのゲート電極の電位も、ソース信号線と同電位となり、高くなる。その時、保持容量の片方の電極、つまり、i行目のゲート信号線の電位は、すでに高い状態に戻っている。よって、保持容量には、i行目のゲート信号線とi1行目の画素のEL駆動用TFTのゲート電極との間の電圧が加わることになり、EL駆動用TFTのゲートソース間電圧の絶対値は小さくなる。従って、i1行目の画素のEL駆動用TFTは非導通状態になり、i1行目のEL素子に電流が流れず、発光しない。次に、期間Eへ移る。期間Eでは、i1行目のゲート信号線の電圧が元に戻り、i1行目のスイッチング用TFTは非選択状態になる。i1行目の画素のEL駆動用TFTのゲート電極の電位はそのまま保持される。i行目のゲート信号線の電位、つまり、i1行目の画素の保持容量の電極とEL駆動用TFTのソース電極の電位もそのまま変わらない。よって、以後、i1行目の画素のEL駆動用TFTは非導通状態になり、i1行目のEL素子に電流が流れない状態が続く。同様にして、i2行目について考える。期間C以前の期間においては、i2行目の画素のEL駆動用TFTのゲート電極の電位は、低い状態にあるとする。そして期間Dにおいては、i2行目の画素のEL駆動用TFTのゲート電極での電位は下がる。これは、i2行目の保持容量の片方の電極がi1行目のゲート信号線に接続されており、そのi1行目のゲート信号線が選択され、i1行目のゲート信号線の電圧が低くなることが原因である。期間C以前の期間では、i2行目の画素のEL駆動用TFTのゲートソース間電圧の絶対値は大きいので、i2行目の画素のEL素子には、電流が流れ、発光状態にあった。期間Dにおいては、EL駆動用TFTのゲート電極の電位は下がったが、同時に、EL駆動用TFTのソース電極の電位も下がるため、EL駆動用TFTのゲートソース間電圧は、期間C以前の期間と期間Dとでは、同じである。ただし、EL駆動用TFTが導通状態にあったとしても、期間Dでは、EL駆動用TFTのソース電極の電位は下がり、EL素子の陰極配線の電位よりも低くなるため、EL素子には、電流は流れなくなる。そして、期間Dの最後において、i1行目のゲート信号線の電圧が元に戻る。その結果、i2行目の画素のEL駆動用TFTのゲート電極の電位も元に戻る。次に、期間Eに移る。期間Eでは、i2行目のゲート信号線が選択される。よって、i2行目の画素のEL駆動用TFTのゲート電極の電位は、ソース信号線の電位と同じになる。期間Eでは、ソース信号線は、L信号の状態にあるとしている。よって、i2行目の画素のEL駆動用TFTのゲート電極の電位も、ソース信号線と同電位となり、低くなる。その時、保持容量の片方の電極、つまり、i1行目のゲート信号線の電位は、すでに高い状態に戻っている。よって、保持容量には、i1行目のゲート信号線とi2行目の画素のEL駆動用TFTのゲート電極との間の電圧が加わることになり、EL駆動用TFTのゲートソース間電圧の絶対値は大きくなる。従って、i2行目の画素のEL駆動用TFTは導通状態になり、i2行目のEL素子に電流が流れ、発光する。i2行目のEL素子を流れる電流は、i1行目のゲート信号線を通して供給される。次に、期間Fへ移る。期間Fでは、i2行目のゲート信号線の電圧が元に戻り、i2行目のスイッチング用TFTは非導通状態になる。i2行目の画素のEL駆動用TFTのゲート電極の電位はそのまま保持される。i1行目のゲート信号線の電位、つまり、i2行目の画素の保持容量の電極とEL駆動用TFTのソース電極の電位もそのまま変わらない。よって、以後、i2行目の画素のEL駆動用TFTは導通状態になり、i2行目のEL素子に電流が流れ続ける。以上のような動作を繰り返していけば、EL駆動用TFT102のソース電極や保持容量104の電極を別の行のゲート信号線に接続することにより、ゲート信号線を通してEL素子に電流を供給させて、動作させることが出来る。次に、TFTの極性について述べる。EL駆動用TFTの場合は、従来通りで良い。つまり、nチャネル型でもpチャネル型でも良い。ただし、トランジスタの動作としてソース接地が良いこと、EL素子の製造上の制約などを考えると、pチャネル型の方が望ましい。スイッチング用TFTについては、ゲート信号線の電位によって、設定する必要がある。つまり、ゲート信号線とEL素子の陽極電極とをEL駆動用TFTを介して接続する場合においては、EL素子に電流を流すためには、ゲート信号線の電位は、陰極配線よりも高くする必要がある。よって、スイッチング用TFTにおいて、非導通状態においてゲート信号線を高い電位にしておくためには、pチャネル型を用いる必要がある。一方、もし仮に、ゲート信号線とEL素子の陰極電極とをEL駆動用TFTを介して接続する場合においては、スイッチング用TFTは、nチャネル型を用いる必要がある。なお、本発明は、アナログ階調方式、デジタル階調方式のどちらでも適応可能である。以下に本発明の実施例について記述する。図5Aに、電子装置全体の回路構成例を示す。中央に画素部が配置されている。1画素分の回路図は、図5Aにおいて、点線枠500で囲んだ部分である。図5Bに回路図を示す。図5B内に付した番号は図1Bのものと同一である。左側には、ゲート信号線106、111を制御するための、ゲート信号線側駆動回路が配置されている。図示していないが、ゲート信号線側駆動回路は、画素部の左右両側に対称に配置するとより効果的に駆動できる。上側には、ソース信号線105を制御するため、ソース信号線側駆動回路が配置されている。ソース信号線105に入力する信号は、デジタル量でもアナログ量でも構わない。つまり、本発明は、デジタル階調の場合であっても、アナログ階調の場合であっても、適用する事が出来る。次に、デジタル階調と時間階調を組み合わせて、kビット2kの階調を表現させた場合について述べる。簡単のため、3ビット23=8の階調を表現することにする。図6、図7に、各行のゲート信号線の電位を示したタイミングチャートを示す。画素を構成するTFTの極性には、スイッチング用TFT、EL駆動用TFTともにpチャネル型を用いる場合を例とした。タイミングチャートの構成としては、まず、1フレーム期間を3個のサブフレーム期間、SF1~SF3に分割する。各サブフレーム期間の中には、アドレス書き込み期間Ta1~Ta3やサステイン点灯期間Ts1~Ts3がある。Ts1~Ts3の長さは、2のべき乗で変わるようにする。つまり、Ts1:Ts2:Ts34:2:1とする。まず、1行づつ、画素に信号を入力していく。この場合、ゲート信号線106を選択して、ソース信号線105を通って、画素に信号を入力していく。そして、この動作を、ゲート信号線第1行目から最終行目まで行う。ここで、アドレス期間は、1行目のゲート信号線が選択されてから、最終行目のゲート信号線が選択される時までの期間である。よって、アドレス期間の長さは、どのサブフレーム期間中においても、同一である。次に、SF2に移る。ここでも同様に、ゲート信号線106を選択して、ソース信号線105を通って、画素に信号を入力していく。そして、この動作を、ゲート信号線第1行目から最終行目まで行う。この間、陰極配線108における電位は、一定である。よって、各画素のサステイン期間は、ある1つのサブフレーム期間で画素に信号が書き込まれた時から、次のサブフレーム期間で画素に信号が書き込まれる時までの期間となる。従って、あるサブフレーム期間においては、各行によって、サステイン期間のタイミングは異なるが、その長さは全て同じである。次に、SF3に移る。ここでも同様に、ゲート信号線106を選択して、ソース信号線105を通って、画素に信号を入力していく。SF3では、アドレス期間Ta3は、サステイン期間Ts3よりも長い。よって、Ts3の期間が終了して、すぐに次のフレーム期間のサブフレームSF1でのアドレス期間Ta1に入ると、異なる2行のゲート信号線を同時に選択することになるため、正常に2行分の信号を同時に入力することは出来ない。そこで、Ts3の期間が終了した後、1行目から順に、1行前のゲート信号線の電位を上げていくようにする。つまり、1行前のゲート信号線を選択状態にする。すると、1行目の画素から順に、EL素子に電圧が印加されなくなっていき、EL素子が点灯しなくなっていく。ただしこの時は、複数行のゲート信号線が同時に選択されるので、無関係な行にも信号が入力されていく。しかし実際は、無関係な行では、EL素子に電圧が印加されなくなっており、EL素子は点灯しなくなっていくので、考えなくても良い。そして、アドレス期間Ta3が終了し、次のアドレス期間Ta1が開始すると、通常の動作に戻していく。これにより、サステイン期間Ts3の長さを制御することが出来る。このように、一つ前の行のゲート信号線の電位を上げておき、非表示期間を設ける期間を、クリア期間Tcnn:サブフレーム期間に付された番号と呼ぶことにする。このように、サステイン期間がアドレス期間よりも短い場合、サステインが終了してから、アドレス期間が終了する、あるいは、次のアドレス期間が開始するまでの期間をクリア期間に設定する。これにより、サステイン期間がアドレス期間よりも短くても、サステイン期間の長さを自由に設定することが出来る。本実施例においては、実施例1で説明した電子装置の作成方法例として、画素部の周辺に設けられる駆動回路ソース信号線側駆動回路、ゲート信号線側駆動回路等のTFTと、画素部のスイッチングTFTおよびEL駆動用TFTとを同一基板上に作成する方法について工程に従って詳細に説明する。但し、説明を簡単にするために、駆動回路部としてはその基本構成回路であるCMOS回路と、画素部としてはスイッチング用TFTとEL駆動用TFTとを図示することにする。まず、図8Aに示すように、コーニング社の7059ガラスや1737ガラスなどに代表されるバリウムホウケイ酸ガラス、またはアルミノホウケイ酸ガラスなどのガラスから成る基板5001上に酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜などの絶縁膜から成る下地膜5002を形成する。例えば、プラズマCVD法でSiH4、NH3、N2Oから作製される酸化窒化シリコン膜5002aを10~200nm好ましくは50~100nm形成し、同様にSiH4、N2Oから作製される酸化窒化水素化シリコン膜5002bを50~200nm好ましくは100~150nmの厚さに積層形成する。本実施例では下地膜5002を2層構造として示したが、前記絶縁膜の単層膜または2層以上積層させた構造として形成しても良い。島状半導体層5003~5006は、非晶質構造を有する半導体膜をレーザー結晶化法や公知の熱結晶化法を用いて作製した結晶質半導体膜で形成する。この島状半導体層5003~5006の厚さは25~80nm好ましくは30~60nmの厚さで形成する。結晶質半導体膜の材料に限定はないが、好ましくはシリコンまたはシリコンゲルマニウムSiGe合金などで形成すると良い。レーザー結晶化法で結晶質半導体膜を作製するには、パルス発振型または連続発光型のエキシマレーザーやYAGレーザー、YVO4レーザーを用いる。これらのレーザーを用いる場合には、レーザー発振器から放射されたレーザー光を光学系で線状に集光し半導体膜に照射する方法を用いると良い。結晶化の条件は実施者が適宣選択するものであるが、エキシマレーザーを用いる場合はパルス発振周波数30Hzとし、レーザーエネルギー密度を100~400mJcm2とする。また、YAGレーザーを用いる場合にはその第2高調波を用いパルス発振周波数1~10kHzとし、レーザーエネルギー密度を300~600mJcm2とすると良い。そして幅100~1000μm、例えば400μmで線状に集光したレーザー光を基板全面に渡って照射し、この時の線状レーザー光の重ね合わせ率オーバーラップ率を80~98として行う。次いで、島状半導体層5003~5006を覆うゲート絶縁膜5007を形成する。ゲート絶縁膜5007はプラズマCVD法またはスパッタ法を用い、厚さを40~150nmとしてシリコンを含む絶縁膜で形成する。本実施例では、120nmの厚さで酸化窒化シリコン膜で形成する。勿論、ゲート絶縁膜はこのような酸化窒化シリコン膜に限定されるものでなく、他のシリコンを含む絶縁膜を単層または積層構造として用いても良い。例えば、酸化シリコン膜を用いる場合には、プラズマCVD法でTEOSTetraethylOrthosilicateとO2とを混合し、反応圧力40Pa、基板温度300~400°Cとし、高周波13.56MHz電力密度0.5~0.8Wcm2で放電させて形成することが出来る。このようにして作製される酸化シリコン膜は、その後400~500°Cの熱アニールによりゲート絶縁膜として良好な特性を得ることが出来る。そして、ゲート絶縁膜5007上にゲート電極を形成するための第1の導電膜5008と第2の導電膜5009とを形成する。本実施例では、第1の導電膜5008をTaで50~100nmの厚さに形成し、第2の導電膜5009をWで100~300nmの厚さに形成する。Ta膜はスパッタ法で形成し、TaのターゲットをArでスパッタする。この場合、Arに適量のXeやKrを加えると、Ta膜の内部応力を緩和して膜の剥離を防止することが出来る。また、α相のTa膜の抵抗率は20μΩcm程度でありゲート電極に使用することが出来るが、β相のTa膜の抵抗率は180μΩcm程度でありゲート電極とするには不向きである。α相のTa膜を形成するために、Taのα相に近い結晶構造をもつ窒化タンタルを10~50nm程度の厚さでTaの下地に形成しておくとα相のTa膜を容易に得ることが出来る。W膜を形成する場合には、Wをターゲットとしたスパッタ法で形成する。その他に6フッ化タングステンWF6を用いる熱CVD法で形成することも出来る。いずれにしてもゲート電極として使用するためには低抵抗化を図る必要があり、W膜の抵抗率は20μΩcm以下にすることが望ましい。W膜は結晶粒を大きくすることで低抵抗率化を図ることが出来るが、W中に酸素などの不純物元素が多い場合には結晶化が阻害され高抵抗化する。このことより、スパッタ法による場合、純度99.9999のWターゲットを用い、さらに成膜時に気相中からの不純物の混入がないように十分配慮してW膜を形成することにより、抵抗率9~20μΩcmを実現することが出来る。なお、本実施例では、第1の導電膜5008をTa、第2の導電膜5009をWとしたが、特に限定されず、いずれもTa、W、Ti、Mo、Al、Cuから選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材料で形成しても良い。また、リン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜を用いても良い。本実施例以外の他の組み合わせの一例は、第1の導電膜5008を窒化タンタルTaNで形成し、第2の導電膜5009をWとする組み合わせ、第1の導電膜5008を窒化タンタルTaNで形成し、第2の導電膜5009をAlとする組み合わせ、第1の導電膜5008を窒化タンタルTaNで形成し、第2の導電膜5009をCuとする組み合わせが挙げられるが、特に、第1の導電膜5008と第2の導電膜5009とが、エッチングにより選択比の取れる組み合わせを用いて形成することが好ましい。図8A次に、レジストによるマスク5010を形成し、電極および配線を形成するための第1のエッチング処理を行う。本実施例ではICPInductivelyCoupledPlasma:誘導結合型プラズマエッチング法を用い、エッチング用ガスにCF4とCl2を混合し、1Paの圧力でコイル型の電極に500WのRF13.56MHz電力を投入してプラズマを生成して行う。基板側試料ステージにも100WのRF13.56MHz電力を投入し、実質的に負の自己バイアス電圧を印加する。CF4とCl2を混合した場合にはW膜およびTa膜とも同程度にエッチングされる。上記のエッチング条件では、レジストによるマスクの形状を適したものとすることにより、基板側に印加するバイアス電圧の効果により第1の導電層および第2の導電層の端部がテーパー形状となる。テーパー部の角度は15~45°となる。ゲート絶縁膜上に残渣を残すことなくエッチングするためには、10~20程度の割合でエッチング時間を増加させると良い。W膜に対する酸化窒化シリコン膜の選択比は2~4代表的には3であるので、オーバーエッチング処理により、酸化窒化シリコン膜が露出した面は20~50nm程度エッチングされることになる。こうして、第1のエッチング処理により第1の導電層と第2の導電層から成る第1の形状の導電層5011~5016第1の導電層5011a~5016aと第2の導電層5011b~5016bを形成する。ゲート絶縁膜5007は、第1の形状の導電層5011~5016で覆われない領域は20~50nm程度エッチングされ、薄くなった領域が形成される。そして、第1のドーピング処理を行いn型を付与する不純物元素を添加する。ドーピングの方法はイオンドープ法若しくはイオン注入法で行えば良い。イオンドープ法の条件はドーズ量を1×1013~5×1014atomscm2とし、加速電圧を60~100keVとして行う。n型を付与する不純物元素として15族に属する元素、典型的にはリンPまたは砒素Asを用いるが、ここではリンPを用いる。この場合、導電層5011~5015がn型を付与する不純物元素に対するマスクとなり、自己整合的に第1の不純物領域5017~5025が形成される。第1の不純物領域5017~5025には1×1020~1×1021atomscm3の濃度範囲でn型を付与する不純物元素を添加する。図8B次に、第2のエッチング処理を行う。同様にICPエッチング法を用い、エッチングガスにCF4とCl2とO2を混合して、1Paの圧力でコイル型の電極に500WのRF電力を供給し、プラズマを生成して行う。基板側試料ステージには50WのRF13.56MHz電力を投入し、第1のエッチング処理に比べ低い自己バイアス電圧を印加する。このような条件によりW膜を異方性エッチングし、かつ、それより遅いエッチング速度で第1の導電層であるTaを異方性エッチングして第2の形状の導電層5026~5031第1の導電層5026a~5031aと第2の導電層5026b~5031bを形成する。ゲート絶縁膜5007は、第2の形状の導電層5026~5031で覆われない領域はさらに20~50nm程度エッチングされ、薄くなった領域が形成される。図8CW膜やTa膜のCF4とCl2の混合ガスによるエッチング反応は、生成されるラジカルまたはイオン種と反応生成物の蒸気圧から推測することが出来る。WとTaのフッ化物と塩化物の蒸気圧を比較すると、Wのフッ化物であるWF6が極端に高く、その他のWCl5、TaF5、TaCl5は同程度である。従って、CF4とCl2の混合ガスではW膜およびTa膜共にエッチングされる。しかし、この混合ガスに適量のO2を添加するとCF4とO2が反応してCOとFになり、FラジカルまたはFイオンが多量に発生する。その結果、フッ化物の蒸気圧が高いW膜のエッチング速度が増大する。一方、TaはFが増大しても相対的にエッチング速度の増加は少ない。また、TaはWに比較して酸化されやすいので、O2を添加することでTaの表面が酸化される。Taの酸化物はフッ素や塩素と反応しないためさらにTa膜のエッチング速度は低下する。従って、W膜とTa膜とのエッチング速度に差を作ることが可能となりW膜のエッチング速度をTa膜よりも大きくすることが可能となる。そして、図9Aに示すように第2のドーピング処理を行う。この場合、第1のドーピング処理よりもドーズ量を下げて高い加速電圧の条件としてn型を付与する不純物元素をドーピングする。例えば、加速電圧を70~120keVとし、1×1013atomscm2のドーズ量で行い、図8Bで島状半導体層に形成された第1の不純物領域の内側に新たな不純物領域を形成する。ドーピングは、第2の形状の導電層5026~5030を不純物元素に対するマスクとして用い、第1の導電層5026a~5030aの下側の領域にも不純物元素が添加されるようにドーピングする。こうして、第1の導電層5026a~5030aと重なる第3の不純物領域5032~5041と、第1の不純物領域と第3の不純物領域との間の第2の不純物領域5042~5051とを形成する。n型を付与する不純物元素は、第2の不純物領域で1×1017~1×1019atomscm3の濃度となるようにし、第3の不純物領域で1×1016~1×1018atomscm3の濃度となるようにする。そして、図9Bに示すように、pチャネル型TFTを形成する島状半導体層5004、5005、5006に一導電型とは逆の導電型の第4の不純物領域5052~5074を形成する。第2の導電層5012~5015を不純物元素に対するマスクとして用い、自己整合的に不純物領域を形成する。このとき、nチャネル型TFTを形成する島状半導体層5003、配線を形成する第2の導電層5031はレジストマスク5200で全面を被覆しておく。不純物領域5052~5054、5055~5057、5058~5060、5061~5065、5066~5068、5069~5071、5072~5074にはそれぞれ異なる濃度でリンが添加されているが、ジボランB2H6を用いたイオンドープ法で形成し、そのいずれの領域においても不純物濃度を2×1020~2×1021atomscm3となるようにする。以上までの工程でそれぞれの島状半導体層に不純物領域が形成される。島状半導体層と重なる第2の形状の導電層5026~5030がゲート電極として機能する。また、5031は信号線として機能する。こうして導電型の制御を目的として図9Cに示すように、それぞれの島状半導体層に添加された不純物元素を活性化する工程を行う。この工程はファーネスアニール炉を用いる熱アニール法で行う。その他に、レーザーアニール法、またはラピッドサーマルアニール法RTA法を適用することが出来る。熱アニール法では酸素濃度が1ppm以下、好ましくは0.1ppm以下の窒素雰囲気中で400~700°C、代表的には500~600°Cで行うものであり、本実施例では500°Cで4時間の熱処理を行う。ただし、5026~5031に用いた配線材料が熱に弱い場合には、配線等を保護するため層間絶縁膜シリコンを主成分とするを形成した後で活性化を行うことが好ましい。さらに、3~100の水素を含む雰囲気中で、300~450°Cで1~12時間の熱処理を行い、島状半導体層を水素化する工程を行う。この工程は熱的に励起された水素により半導体層のダングリングボンドを終端する工程である。水素化の他の手段として、プラズマ水素化プラズマにより励起された水素を用いるを行っても良い。次に、図10Aに示すように、第1層間絶縁膜5075を形成する。第1層間絶縁膜5075としては、珪素を含む絶縁膜を単層で用いるか、2種類以上の珪素を含む絶縁膜を組み合わせた積層膜を用いれば良い。また、膜厚は400nm~1.5μmとすれば良い。本実施例では、200nm厚の窒化酸化珪素膜を形成した。活性化手段としては、ファーネスアニール法、レーザーアニール法、またはランプアニール法で行うことが出来る。本実施例では電熱炉において窒素雰囲気中、550°C、4時間の熱処理を行う。このとき、第1層間絶縁膜はゲート電極の酸化を防止する役目を果たしている。さらに、3~100の水素を含む雰囲気中で、300~450°Cで1~12時間の熱処理を行い水素化処理を行う。この工程は熱的に励起された水素により半導体膜の不対結合手を水素終端する工程である。水素化の他の手段として、プラズマ水素化プラズマにより励起された水素を用いるを行っても良い。なお、第1層間絶縁膜5075に積層膜を用いる場合、一つの層を形成する工程と他の層を形成する工程との間に水素化処理を行っても良い。次に、活性化工程が終了したら図10Bに示すように、第2層間絶縁膜5076を形成した後、第1層間絶縁膜5075、第2層間絶縁膜5076、およびゲート絶縁膜5007に対してコンタクトホールを形成し、各配線接続電極を含む5077~5082、ゲート信号線5084をパターニング形成した後、接続電極5082に接する画素電極5083をパターニング形成する。第2層間絶縁膜5076としては、有機樹脂を材料とする膜を用い、その有機樹脂としてはポリイミド、ポリアミド、アクリル、BCBベンゾシクロブテン等を使用することが出来る。特に、第2層間絶縁膜5076は平坦化の意味合いが強いので、平坦性に優れたアクリルが好ましい。本実施例ではTFTによって形成される段差を十分に平坦化しうる膜厚でアクリル膜を形成する。好ましくは1~5μmさらに好ましくは2~4μmとすれば良い。コンタクトホールの形成は、ドライエッチングまたはウエットエッチングを用い、n型の不純物領域5018~5026またはp型の不純物領域5054~5065に達するコンタクトホール、配線5032に達するコンタクトホール、電流供給線5033に達するコンタクトホール、およびゲート電極5029、5030に達するコンタクトホール図示せずをそれぞれ形成する。また、配線接続電極、信号線を含む5077~5082、5084として、Ti膜を100nm、Tiを含むアルミニウム膜を300nm、Ti膜150nmをスパッタ法で連続形成した3層構造の積層膜を所望の形状にパターニングしたものを用いる。勿論、他の導電膜を用いても良い。ところで、本発明の画素構成を有する回路を構成する際には、前記3層構造の積層膜の一部を利用してゲート信号線を形成し、そのゲート信号線を電流供給線と共用するので、低抵抗の材料例えば、アルミニウム、銅などを主たる成分とする材料を用いることが望ましい。また、本実施例では、画素電極5083としてITO膜を110nmの厚さに形成し、パターニングを行った。画素電極5083を接続電極5082と接して重なるように配置することでコンタクトを取っている。また、酸化インジウムに2~20の酸化亜鉛ZnOを混合した透明導電膜を用いても良い。この画素電極5083がEL素子の陽極となる。次に、図10Bに示すように、珪素を含む絶縁膜本実施例では酸化珪素膜を500nmの厚さに形成し、画素電極5083に対応する位置に開口部を形成して第3層間絶縁膜5085を形成する。開口部を形成する際、ウエットエッチング法を用いることで容易にテーパー形状の側壁とすることが出来る。開口部の側壁が十分になだらかでないと段差に起因するEL層の劣化が顕著な問題となってしまう。次に、EL層5086および陰極MgAg電極5087を、真空蒸着法を用いて大気解放しないで連続形成する。なお、EL層5086の膜厚は80~200nm典型的には100~120nm、陰極5087の厚さは180~300nm典型的には200~250nmとすれば良い。この工程では、赤色に対応する画素、緑色に対応する画素および青色に対応する画素に対して順次、EL層および陰極を形成する。但し、EL層は溶液に対する耐性に乏しいためフォトリソグラフィ技術を用いずに各色個別に形成しなくてはならない。そこでメタルマスクを用いて所望の画素以外を隠し、必要箇所だけ選択的にEL層および陰極を形成するのが好ましい。即ち、まず赤色に対応する画素以外を全て隠すマスクをセットし、そのマスクを用いて赤色発光のEL層および陰極を選択的に形成する。次いで、緑色に対応する画素以外を全て隠すマスクをセットし、そのマスクを用いて緑色発光のEL層および陰極を選択的に形成する。次いで、同様に青色に対応する画素以外を全て隠すマスクをセットし、そのマスクを用いて青色発光のEL層および陰極を選択的に形成する。なお、ここでは全て異なるマスクを用いるように記載しているが、同じマスクを使いまわしても構わない。また、全画素にEL層および陰極を形成するまで真空を破らずに処理することが好ましい。ここではRGBに対応した三種類のEL素子を形成する方式を用いたが、白色発光のEL素子とカラーフィルタを組み合わせた方式、青色または青緑発光のEL素子と蛍光体蛍光性の色変換層:CCMとを組み合わせた方式、陰極対向電極に透明電極を利用してRGBに対応したEL素子を重ねる方式などを用いても良い。なお、EL層5086としては公知の材料を用いることが出来る。公知の材料としては、駆動電圧を考慮すると有機材料を用いるのが好ましい。例えば正孔注入層、正孔輸送層、発光層および電子注入層でなる4層構造をEL層とすれば良い。また、本実施例ではEL素子の陰極としてMgAg電極を用いた例を示すが、公知の他の材料であっても良い。次いで、EL層および陰極を覆って保護電極5088を形成する。この保護電極5088としてはアルミニウムを主成分とする導電膜を用いれば良い。保護電極5088はEL層および陰極を形成した時とは異なるマスクを用いて真空蒸着法で形成すれば良い。また、EL層および陰極を形成した後で大気解放しないで連続的に形成することが好ましい。最後に、窒化珪素膜でなるパッシベーション膜5089を300nmの厚さに形成する。実際には保護電極5088がEL層を水分等から保護する役割を果たすが、さらにパッシベーション膜5089を形成しておくことで、EL素子の信頼性をさらに高めることが出来る。こうして図10Bに示すような構造のアクティブマトリクス型電子装置が完成する。図10B中、A-A、B-Bで示される部分は、図1AにおけるA-A断面およびB-B断面に対応している。なお、本実施例におけるアクティブマトリクス型電子装置の作成工程においては、回路の構成および工程の関係上、ゲート電極を形成している材料であるTa、Wによってソース信号線を形成し、ソース、ドレイン電極を形成している配線材料であるAlによってゲート信号線を形成しているが、異なる材料を用いても良い。ところで、本実施例のアクティブマトリクス型電子装置は、画素部だけでなく駆動回路部にも最適な構造のTFTを配置することにより、非常に高い信頼性を示し、動作特性も向上しうる。また結晶化工程においてNi等の金属触媒を添加し、結晶性を高めることも可能である。それによって、ソース信号線駆動回路の駆動周波数を10MHz以上にすることが可能である。まず、極力動作速度を落とさないようにホットキャリア注入を低減させる構造を有するTFTを、駆動回路部を形成するCMOS回路のnチャネル型TFTとして用いる。なお、ここでいう駆動回路としては、シフトレジスタ、バッファ、レベルシフタ、線順次駆動におけるラッチ、点順次駆動におけるトランスミッションゲートなどが含まれる。本実施例の場合、nチャネル型TFTの活性層は、ソース領域、ドレイン領域、GOLD領域、LDD領域およびチャネル形成領域を含み、GOLD領域はゲート絶縁膜を介してゲート電極と重なっている。また、CMOS回路のpチャネル型TFTは、ホットキャリア注入による劣化が殆ど気にならないので、特にLDD領域を設けなくても良い。勿論、nチャネル型TFTと同様にLDD領域を設け、ホットキャリア対策を講じることも可能である。その他、駆動回路において、チャネル形成領域を双方向に電流が流れるようなCMOS回路、即ち、ソース領域とドレイン領域の役割が入れ替わるようなCMOS回路が用いられる場合、CMOS回路を形成するnチャネル型TFTは、チャネル形成領域の両サイドにチャネル形成領域を挟む形でLDD領域を形成することが好ましい。このような例としては、点順次駆動に用いられるトランスミッションゲートなどが挙げられる。また駆動回路において、オフ電流値を極力低く抑える必要のあるCMOS回路が用いられる場合、CMOS回路を形成するnチャネル型TFTは、LDD領域の一部がゲート絶縁膜を介してゲート電極と重なる構成を有していることが好ましい。このような例としては、やはり、点順次駆動に用いられるトランスミッションゲートなどが挙げられる。なお、実際には図10Bの状態まで完成したら、さらに外気に曝されないように、気密性が高く、脱ガスの少ない保護フィルムラミネートフィルム、紫外線硬化樹脂フィルム等や透光性のシーリング材でパッケージング封入することが好ましい。その際、シーリング材の内部を不活性雰囲気にしたり、内部に吸湿性材料例えば酸化バリウムを配置したりするとEL素子の信頼性が向上する。また、パッケージング等の処理により気密性を高めたら、基板上に形成された素子又は回路から引き回された端子と外部信号端子とを接続するためのコネクタフレキシブルプリントサーキット:FPCを取り付けて製品として完成する。このような出荷出来る状態にまでした状態を本明細書中ではELディスプレイまたはELモジュールという。本実施例では、本発明の電子装置を作製した例について説明する。図11Aは本発明を用いた電子装置の上面図であり、図11AをX-X面で切断した断面図を図11Bに示す。図11Aにおいて、4001は基板、4002は画素部、4003はソース信号線側駆動回路、4004はゲート信号線側駆動回路であり、それぞれの駆動回路は配線4005、4006、4007を経てFPC4008に至り、外部機器へと接続される。このとき、少なくとも画素部、好ましくは駆動回路および画素部を囲むようにしてカバー材4009、密封材4010、シーリング材ハウジング材ともいう4011図11Bに図示が設けられている。また、図11Bは本実施例の電子装置の断面構造であり、基板4001、下地膜4012の上に駆動回路用TFT但し、ここではnチャネル型TFTとpチャネル型TFTを組み合わせたCMOS回路を図示している4013および画素部用TFT4014但し、ここではEL素子への電流を制御するEL駆動用TFTだけ図示しているが形成されている。これらのTFTは公知の構造トップゲート構造あるいはボトムゲート構造を用いれば良い。公知の作製方法を用いて駆動回路用TFT4013、画素部用TFT4014が完成したら、樹脂材料でなる層間絶縁膜平坦化膜4015の上に画素部用TFT4014のドレインと電気的に接続する透明導電膜でなる画素電極4016を形成する。透明導電膜としては、酸化インジウムと酸化スズとの化合物ITOと呼ばれるまたは酸化インジウムと酸化亜鉛との化合物を用いることができる。そして、画素電極4016を形成したら、絶縁膜4017を形成し、画素電極4016上に開口部を形成する。次に、EL層4018を形成する。EL層4018は公知のEL材料正孔注入層、正孔輸送層、発光層、電子輸送層または電子注入層を自由に組み合わせて積層構造または単層構造とすれば良い。どのような構造とするかは公知の技術を用いれば良い。また、EL材料には低分子系材料と高分子系ポリマー系材料がある。低分子系材料を用いる場合は蒸着法を用いるが、高分子系材料を用いる場合には、スピンコート法、印刷法またはインクジェット法等の簡易な方法を用いることが可能である。本実施例では、シャドウマスクを用いて蒸着法によりEL層を形成する。シャドウマスクを用いて画素毎に波長の異なる発光が可能な発光層赤色発光層、緑色発光層および青色発光層を形成することで、カラー表示が可能となる。その他にも、色変換層CCMとカラーフィルタを組み合わせた方式、白色発光層とカラーフィルタを組み合わせた方式があるがいずれの方法を用いても良い。勿論、単色発光の電子装置とすることもできる。EL層4018を形成したら、その上に陰極4019を形成する。陰極4019とEL層4018の界面に存在する水分や酸素は極力排除しておくことが望ましい。従って、真空中でEL層4018と陰極4019を連続成膜するか、EL層4018を不活性雰囲気で形成し、大気解放しないで陰極4019を形成するといった工夫が必要である。本実施例ではマルチチャンバー方式クラスターツール方式の成膜装置を用いることで上述のような成膜を可能とする。なお、本実施例では陰極4019として、LiFフッ化リチウム膜とAlアルミニウム膜の積層構造を用いる。具体的にはEL層4018上に蒸着法で1[nm]厚のLiFフッ化リチウム膜を形成し、その上に300[nm]厚のアルミニウム膜を形成する。勿論、公知の陰極材料であるMgAg電極を用いても良い。そして陰極4019は4020で示される領域において配線4007に接続される。配線4007は陰極4019に所定の電圧を与えるための電源線であり、導電性ペースト材料4021を介してFPC4008に接続される。4020に示された領域において陰極4019と配線4007とを電気的に接続するために、層間絶縁膜4015および絶縁膜4017にコンタクトホールを形成する必要がある。これらは層間絶縁膜4015のエッチング時画素電極用コンタクトホールの形成時や絶縁膜4017のエッチング時EL層形成前の開口部の形成時に形成しておけば良い。また、絶縁膜4017をエッチングする際に、層間絶縁膜4015まで一括でエッチングしても良い。この場合、層間絶縁膜4015と絶縁膜4017が同じ樹脂材料であれば、コンタクトホールの形状を良好なものとすることができる。このようにして形成されたEL素子の表面を覆って、パッシベーション膜4022、充填材4023、カバー材4009が形成される。さらに、EL素子部を囲むようにして、カバー材4009と基板4001の内側にシーリング材4011が設けられ、さらにシーリング材4011の外側には密封材第2のシーリング材4010が形成される。このとき、この充填材4023は、カバー材4009を接着するための接着剤としても機能する。充填材4023としては、PVCポリビニルクロライド、エポキシ樹脂、シリコン樹脂、PVBポリビニルブチラルまたはEVAエチレンビニルアセテートを用いることができる。この充填材4023の内部に乾燥剤を設けておくと、吸湿効果を保持できるので好ましい。また充填材4023の内部に、酸素を捕捉する効果を有する酸化防止剤等を配置することで、EL層の劣化を抑えても良い。また、充填材4023の中にスペーサーを含有させてもよい。このとき、スペーサーをBaOなどからなる粒状物質とし、スペーサー自体に吸湿性をもたせてもよい。スペーサーを設けた場合、パッシベーション膜4022はスペーサー圧を緩和することができる。また、パッシベーション膜とは別に、スペーサー圧を緩和する樹脂膜などを設けてもよい。また、カバー材4009としては、ガラス板、アルミニウム板、ステンレス板、FRPFiberglassReinforcedPlastics板、PVFポリビニルフルオライドフィルム、マイラーフィルム、ポリエステルフィルムまたはアクリルフィルムを用いることができる。なお、充填材4023としてPVBやEVAを用いる場合、数十[μm]のアルミニウムホイルをPVFフィルムやマイラーフィルムで挟んだ構造のシートを用いることが好ましい。但し、EL素子からの発光方向光の放射方向によっては、カバー材4009が透光性を有する必要がある。また、配線4007はシーリング材4011および密封材4010と基板4001との隙間を通ってFPC4008に電気的に接続される。なお、ここでは配線4007について説明したが、他の配線4005、4006も同様にしてシーリング材4011および密封材4010の下を通ってFPC4008に電気的に接続される。なお本実施例では、充填材4023を設けてからカバー材4009を接着し、充填材4023の側面露呈面を覆うようにシーリング材4011を取り付けているが、カバー材4009およびシーリング材4011を取り付けてから、充填材4023を設けても良い。この場合、基板4001、カバー材4009およびシーリング材4011で形成されている空隙に通じる充填材の注入口を設ける。そして前記空隙を真空状態102[Torr]以下にし、充填材の入っている水槽に注入口を浸してから、空隙の外の気圧を空隙の中の気圧よりも高くして、充填材を空隙の中に充填する。本実施例では、本発明を用いて実施例3とは異なる形態の電子装置を作製した例について、図12A、Bを用いて説明する。図11A、Bと同じ番号のものは同じ部分を指しているので説明は省略する。図12Aは本実施例の電子装置の上面図であり、図12AをY-Y面で切断した断面図を図12Bに示す。実施例3に従って、EL素子の表面を覆ってパッシベーション膜4022までを形成する。さらに、EL素子を覆うようにして充填材4023を設ける。この充填材4023は、カバー材4009を接着するための接着剤としても機能する。充填材4023としては、PVCポリビニルクロライド、エポキシ樹脂、シリコン樹脂、PVBポリビニルブチラルまたはEVAエチレンビニルアセテートを用いることができる。この充填材4023の内部に乾燥剤を設けておくと、吸湿効果を保持できるので好ましい。また充填材4023の内部に、酸素を捕捉する効果を有する酸化防止剤等を配置することで、EL層の劣化を抑えても良い。また、充填材4023の中にスペーサーを含有させてもよい。このとき、スペーサーをBaOなどからなる粒状物質とし、スペーサー自体に吸湿性をもたせてもよい。スペーサーを設けた場合、パッシベーション膜4022はスペーサー圧を緩和することができる。また、パッシベーション膜とは別に、スペーサー圧を緩和する樹脂膜などを設けてもよい。また、カバー材4009としては、ガラス板、アルミニウム板、ステンレス板、FRPFiberglassReinforcedPlastics板、PVFポリビニルフルオライドフィルム、マイラーフィルム、ポリエステルフィルムまたはアクリルフィルムを用いることができる。なお、充填材4023としてPVBやEVAを用いる場合、数十[μm]のアルミニウムホイルをPVFフィルムやマイラーフィルムで挟んだ構造のシートを用いることが好ましい。但し、EL素子からの発光方向光の放射方向によっては、カバー材6000が透光性を有する必要がある。次に、充填材4023を用いてカバー材4009を接着した後、充填材4023の側面露呈面を覆うようにフレーム材4024を取り付ける。フレーム材4024はシーリング材接着剤として機能する4025によって接着される。このとき、シーリング材4025としては、光硬化性樹脂を用いるのが好ましいが、EL層の耐熱性が許せば熱硬化性樹脂を用いても良い。なお、シーリング材4025はできるだけ水分や酸素を透過しない材料であることが望ましい。また、シーリング材4025の内部に乾燥剤を添加してあっても良い。また、配線4007はシーリング材4025と基板4001との隙間を通ってFPC4008に電気的に接続される。なお、ここでは配線4007について説明したが、他の配線4005、4006も同様にしてシーリング材4025の下を通ってFPC4008に電気的に接続される。なお本実施例では、充填材4023を設けてからカバー材4009を接着し、充填材4023の側面露呈面を覆うようにフレーム材4024を取り付けているが、カバー材4009、シーリング材4025およびフレーム材4024を取り付けてから、充填材4023を設けても良い。この場合、基板4001、カバー材4009、シーリング材4025およびフレーム材4024で形成されている空隙に通じる充填材の注入口を設ける。そして前記空隙を真空状態102[Torr]以下にし、充填材の入っている水槽に注入口を浸してから、空隙の外の気圧を空隙の中の気圧よりも高くして、充填材を空隙の中に充填する。ここで本発明の電子装置における画素部のさらに詳細な断面構造を図13に示す。図13において、基板4501上に設けられたスイッチング用TFT4502は公知の方法で形成されたnチャネル型TFTを用いる。本実施例ではダブルゲート構造としているが、構造および作製プロセスに大きな違いはないので説明は省略する。但し、ダブルゲート構造とすることで実質的に2つのTFTが直列された構造となり、オフ電流値を低減することができるという利点がある。なお、本実施例ではダブルゲート構造としているが、シングルゲート構造でも構わないし、トリプルゲート構造やそれ以上のゲート本数を持つマルチゲート構造でも構わない。また、公知の方法で形成されたpチャネル型TFTを用いて形成しても構わない。また、EL駆動用TFT4503は公知の方法で形成されたnチャネル型TFTを用いる。スイッチング用TFT4502のドレイン配線4504は配線図示せずによってEL駆動用TFT4503のゲート電極4506に電気的に接続されている。EL駆動用TFT4503はEL素子4510を流れる電流量を制御するための素子であるため、多くの電流が流れ、熱による劣化やホットキャリアによる劣化の危険性が高い素子でもある。そのため、EL駆動用TFT4503のドレイン側、あるいはソース側とドレイン側の両方に、ゲート絶縁膜を介してゲート電極に重なるようにLDD領域を設ける構造は極めて有効である。図13においては、例としてEL駆動用TFT4503のソース側とドレイン側の両方にLDD領域を形成した例を示している。また、本実施例ではEL駆動用TFT4503をシングルゲート構造で図示しているが、複数のTFTを直列に接続したマルチゲート構造としても良い。さらに、複数のTFTを並列につなげて実質的にチャネル形成領域を複数に分割し、熱の放射を高い効率で行えるようにした構造としても良い。このような構造は熱による劣化対策として有効である。また、EL駆動用TFT4503のゲート電極4506を含む配線図示せずは、EL駆動用TFT4503のドレイン配線4512と絶縁膜を介して一部で重なり、その領域では保持容量が形成される。この保持容量はEL駆動用TFT4503のゲート電極4506にかかる電圧を保持する機能を有する。スイッチング用TFT4502およびEL駆動用TFT4503の上には第1の層間絶縁膜4514が設けられ、その上に樹脂絶縁膜でなる第2の層間絶縁膜4515が形成される。4517は反射性の高い導電膜でなる画素電極EL素子の陰極であり、EL駆動用TFT4503のドレイン領域に一部が覆い被さるように形成され、電気的に接続される。画素電極4517としてはアルミニウム合金膜、銅合金膜または銀合金膜など低抵抗な導電膜またはそれらの積層膜を用いることが好ましい。勿論、他の導電膜との積層構造としても良い。次に有機樹脂膜4516を画素電極4517上に形成し、画素電極4517に面する部分をパターニングした後、EL層4519が形成される。なおここでは図示していないが、R赤、G緑、B青の各色に対応した発光層を作り分けても良い。発光層とする有機EL材料としてはπ共役ポリマー系材料を用いる。代表的なポリマー系材料としては、ポリパラフェニレンビニレンPPV系、ポリビニルカルバゾールPVK系、ポリフルオレン系などが挙げられる。なお、PPV系有機EL材料としては様々な型のものがあるが、例えばHShenkHBeckerOGelsenEKlugeWKreuderandHSpreitzerPolymersforLightEmittingDiodesEuroDisplayProceedings1999p3337や特開平10-92576号公報に記載されたような材料を用いれば良い。具体的な発光層としては、赤色に発光する発光層にはシアノポリフェニレンビニレン、緑色に発光する発光層にはポリフェニレンビニレン、青色に発光する発光層にはポリフェニレンビニレン若しくはポリアルキルフェニレンを用いれば良い。膜厚は30~150[nm]好ましくは40~100[nm]とすれば良い。但し、以上の例は発光層として用いることのできる有機EL材料の一例であって、これに限定する必要はまったくない。発光層、電荷輸送層または電荷注入層を自由に組み合わせてEL層発光およびそのためのキャリアの移動を行わせるための層を形成すれば良い。例えば、本実施例ではポリマー系材料を発光層として用いる例を示したが、低分子系有機EL材料を用いても良い。また、電荷輸送層や電荷注入層として炭化珪素等の無機材料を用いることも可能である。これらの有機EL材料や無機材料は公知の材料を用いることができる。陽極4523まで形成された時点でEL素子4510が完成する。なお、ここでいうEL素子4510とは、画素電極陰極4517と、発光層4519と、正孔注入層4522および陽極4523で形成された保持容量とを指す。ところで、本実施例では、陽極4523の上にさらにパッシベーション膜4524を設けている。パッシベーション膜4524としては窒化珪素膜または窒化酸化珪素膜が好ましい。この目的は、外部とEL素子とを遮断することであり、有機EL材料の酸化による劣化を防ぐ意味と、有機EL材料からの脱ガスを抑える意味との両方を併せ持つ。これにより電子装置の信頼性が高められる。以上のように本実施例において説明してきた電子装置は図13のような構造の画素からなる画素部を有し、オフ電流値の十分に低いスイッチング用TFTと、ホットキャリア注入に強いEL駆動用TFTとを有する。従って、高い信頼性を有し、且つ、良好な画像表示が可能な電子装置が得られる。本実施例において説明した構造を有するEL素子の場合、発光層4519で発生した光は、矢印で示されるようにTFTが形成された基板の逆方向に向かって放射される。本実施例では、実施例5に示した画素部において、EL素子4510の構造を反転させた構造について説明する。説明には図14を用いる。なお、図13の構造と異なる点はEL素子の部分とTFT部分だけであるので、その他の説明は省略することとする。図12において、スイッチング用TFT4502は公知の方法で形成されたpチャネル型TFTを用いる。EL駆動用TFT4503は公知の方法で形成されたpチャネル型TFTを用いる。ここで、スイッチング用TFTとEL駆動用TFTとは、その極性の同じ物を用いることが望ましい。本実施例では、画素電極陽極4525として透明導電膜を用いる。具体的には酸化インジウムと酸化亜鉛との化合物でなる導電膜を用いる。勿論、酸化インジウムと酸化スズとの化合物でなる導電膜を用いても良い。そして、樹脂膜でなる第3の層間絶縁膜4526が形成された後、発光層4528が形成される。その上にはカリウムアセチルアセトネートacacKと表記されるでなる電子注入層4529、アルミニウム合金でなる陰極4530が形成される。その後、実施例5と同様に、有機EL材料の酸化を防止するためのパッシベーション膜4532が形成され、こうしてEL素子4531が形成される。本実施例において説明した構造を有するEL素子の場合、発光層4528で発生した光は、矢印で示されるようにTFTが形成された基板の方に向かって放射される。本実施例においては、実施例1とは異なる駆動方法を本発明の電子装置と組み合わせた場合について述べる。説明には図16、図17を参照する。ここでは、簡単のため、デジタル階調と時間階調とを組み合わせて、3ビットの階調23=8階調を表現する場合について説明する。図16A、Bにタイミングチャートを示す。1フレーム期間を3つのサブフレーム期間SF1~SF3に分割する。SF1~SF3の各長さは、2のべき乗で決定される。つまりこの場合、SF1:SF2:SF3=4:2:122:21:20となる。まず、最初のサブフレーム期間において、1段づつ画素に信号を入力していく。ただしこの場合、実際にゲート信号線が選択されるのは、前半のサブゲート信号線選択期間のみである。後半のサブゲート信号線選択期間には、ゲート信号線の選択は行われず、画素への信号の入力も行われない。この動作を、1段目から最終段まで行う。ここで、アドレス期間は、1段目のゲート信号線が選択されてから、最終段のゲート信号線が選択されるまでの期間である。よって、アドレス期間の長さは、どのサブフレーム期間においても同一である。続いて、第2のサブフレーム期間に入る。ここでも同様に、1段づつ画素に信号が入力される。この場合も、前半のサブゲート信号線選択期間においてのみ行われる。この動作を、1段目から最終段まで行う。この時、全画素の陰極配線には、一定電圧が印加されている。よって、あるサブフレーム期間における画素のサステイン点灯期間は、あるサブフレーム期間において画素に信号が書き込まれてから、次のサブフレーム期間において画素に信号が書き込まれ始めるまでの期間となる。よって、各段におけるサステイン期間は、時期が異なり、長さが等しい。続いて、第3のサブフレーム期間について説明する。まず、第1、第2のサブフレーム期間と同様に、前半のサブゲート信号線選択期間においてゲート信号線を選択し、画素に信号を書き込む場合について考えてみる。この場合、最終段付近の画素への信号の書き込みが始まる時には、すでに次のフレーム期間での1段目の画素への書き込み期間、つまりアドレス期間に入ってしまっている。その結果、第3のサブフレーム期間における最終段付近の画素への書き込みと、次のフレーム期間の第1のサブフレーム期間における前半のある画素への書き込みが重複することになるわけである。同時に異なる2段分の信号を異なる2段の画素に正常に書き込むことはできない。そこで、第3のサブフレーム期間においては、後半のサブゲート信号線選択期間にゲート信号線を選択していくことにする。すると、第1のサブフレーム期間このサブフレーム期間は次のフレーム期間に属しているではゲート信号線の選択は前半のサブゲート信号線選択期間において行われているから、同時に異なる2段の画素に信号を書き込みが行われることを回避することができる。以上のように、本発明の駆動方法においては、あるサブフレーム期間におけるアドレス期間が、別のサブフレーム期間におけるアドレス期間と重複する場合、複数のサブゲート信号線選択期間を利用して書き込み期間の割り当てを行うことにより、実際にゲート信号線の選択タイミングが重複しないようにすることができる。その結果、画素に正常に信号を書き込むことができる。図17Aは、本実施例の駆動方法を実施するための回路構成例を示している。画素部は、本発明の電子装置の構造を有している。図17Aにおいて、中央に画素部が配置され、その上方には、ソース信号線を制御するためのソース信号線側駆動回路を有している。また左右には、ゲート信号線を制御するための、1対のゲート信号線側駆動回路を有している。第1のゲート信号線側駆動回路は、前半のサブゲート信号線選択期間にゲート信号線を選択し、第2のゲート信号線側駆動回路は、後半のサブゲート信号線選択期間にゲート信号線を選択する。図17Bは、図17Aにて点線枠で示されている1画素部を拡大して示している。1701は第1のスイッチング用TFT、1702は第2のスイッチング用TFT、1703はEL駆動用TFT、1704はEL素子、1705は保持容量、1706はソース信号線、1707は第1のゲート信号線側駆動回路によって選択されるi行目の第1のゲート信号線、1708は第2のゲート信号線側駆動回路によって選択されるi行目の第2のゲート信号線、1709は陰極電極、1710はEL素子の陽極、1711はEL素子の陰極、1712はEL素子1704への電流供給線として機能する第3のゲート信号線である。第3のゲート信号線1712に関しては、前述の通り、隣り合う1行前の行のゲート信号線である必要はないが、ここでは簡単のため、隣り合う1行前の行のゲート信号線に接続されている場合を例にとって説明する。前半のサブゲート信号線選択期間にゲート信号線を選択する際には、アドレス期間において、第1のゲート信号線側駆動回路からの選択パルスが第1のゲート信号線1707から入力され、第1のスイッチング用TFT1701が導通状態となる。その後、サステイン期間でEL駆動用TFT1703が導通状態となり、第3のゲート信号線1712から供給される電流がEL素子1704に流れ、保持容量1705がEL駆動用TFT1703のゲート電極に印加される電荷を保持している期間だけ発光を続ける。後半のサブゲート信号線選択期間にゲート信号線を選択する際には、アドレス期間において、第2のゲート信号線側駆動回路からの選択パルスが第2のゲート信号線1708から入力され、第2のスイッチング用TFT1702が導通状態となる。その後、サステイン期間でEL駆動用TFT1703が導通状態となり、第3のゲート信号線1712から供給される電流がEL素子1704に流れ、保持容量1705がEL駆動用TFT1703のゲート電極に印加される電荷を保持している期間だけ発光を続ける。このように、本発明の画素は、様々な駆動方法と組み合わせて使用することが可能である。また、図17BにおけるTFT1701、1702、1703は、ここではシングルゲートTFTを示しているが、本実施例においてはダブルゲート型や、それ以上のゲート電極を有するマルチゲート型を用いても良い。また、TFTの極性については、EL素子の構造等に合わせて決定すれば良い。本実施例においては、実施例1におけるクリア期間による非表示期間を、実施例1とは異なる方法により設ける駆動方法を本発明の電子装置と組み合わせた場合について述べる。説明には図18、図19を参照する。図18Aは、本実施例の駆動方法を行う際の、ゲート信号線の電位を示すタイミングチャートである。各サブフレーム期間におけるゲート信号線選択のタイミングは、実施例1と同様であるので、ここでは説明を省略する。実施例1では、サステイン期間Ts3と、次の行のアドレス期間Ta1の重複を回避するために、電流供給線として機能しているゲート信号線の電位を上げることで、非表示期間クリア期間を設けていた。対して、本実施例においては、専用の信号線を用いてリセット信号を入力することにより、実施例1と同様の非表示期間を設ける。ここでは、この期間をリセット期間Trnn:サブフレーム期間に付された番号と呼ぶことにする。図19Aは、本実施例の駆動方法を実施するための回路構成例を示している。画素部は、本発明の電子装置の構造を有している。図19Aにおいて、中央に画素部が配置され、その上方には、ソース信号線を制御するためのソース信号線側駆動回路を有している。また左方には、ゲート信号線を制御するための、ゲート信号線側駆動回路を有している。図示していないが、ゲート信号線側駆動回路は、画素アレイの左右両側に配置するとより効果的に駆動できる。本実施例におけるゲート信号線側駆動回路は、リセット信号を出力する回路図示せずを有している。図19Bは、図19Aにて点線枠で示されている1画素部を拡大して示している。1901はスイッチング用TFT、1902はEL駆動用TFT、1903はEL素子、1904は保持容量、1905はリセット用TFT、1906はソース信号線、1907はi行目の第1のゲート信号線、1908は陰極電極、1909はEL素子の陽極、1910はEL素子の陰極、1911はEL素子1903への電流供給線として機能する第2のゲート信号線、1912はリセット信号を入力するためのリセット信号線である。第2のゲート信号線1911に関しては、前述の通り、隣り合う1行前の行のゲート信号線である必要はないが、ここでは簡単のため、隣り合う1行前の行のゲート信号線に接続されている場合を例にとって説明する。ゲート信号線側駆動回路からの選択パルスが第1のゲート信号線1907から入力され、スイッチング用TFT1901が導通状態となる。その後、サステイン期間でEL駆動用TFT1902が導通状態となり、第2のゲート信号線1911から供給される電流がEL素子1903に流れ、保持容量1904がEL駆動用TFT1902のゲート電極に印加される電荷を保持している期間だけ発光を続ける。ここで、図18Bにおいてサステイン期間Ts3とアドレス期間Ta1との重複を回避するため、リセット期間で、リセット信号線1912よりリセット信号が入力され、リセット用TFT1905が導通状態となり、保持容量1904で保持されていた電荷を逃がす。よってこの期間はEL素子への電流供給は停止し、非点灯状態となる。このような方法で非点灯期間を設けることにより、実施例1と同様、アドレス期間とサステイン期間の重複を回避し、正常に画像の表示が可能となる。本実施例で示したような回路を用いる際にも、本発明の電子装置は、容易に応用が可能である。また、図19BにおけるTFT1901、1902、1905は、ここではシングルゲートTFTを示しているが、本実施例においてはダブルゲート型や、それ以上のゲート電極を有するマルチゲート型を用いても良い。また、TFTの極性については、EL素子の構造等に合わせて決定すれば良い。本実施例においては、実施例8におけるリセット信号による非表示期間を、実施例8とは異なる方法により設ける駆動方法を本発明の電子装置と組み合わせた場合について述べる。説明には図20を参照する。図20Aは、本実施例の駆動方法を実施するための回路構成例を示している。画素部は、本発明の電子装置の構造を有している。図20Aにおいて、中央に画素部が配置され、その上方には、ソース信号線を制御するためのソース信号線側駆動回路を有している。また左方には、ゲート信号線を制御するための、ゲート信号線側駆動回路を有している。図示していないが、ゲート信号線側駆動回路は、画素アレイの左右両側に配置するとより効果的に駆動できる。本実施例におけるゲート信号線側駆動回路は、リセット信号を出力する回路図示せずを有している。図20Bは、図20Aにて点線枠で示されている1画素部を拡大して示している。2001はスイッチング用TFT、2002はEL駆動用TFT、2003はEL素子、2004は保持容量、2005はリセット用TFT、2006はソース信号線、2007はi行目の第1のゲート信号線、2008は陰極電極、2009はEL素子の陽極、2010はEL素子の陰極、2011はEL素子2003への電流供給線として機能する第2のゲート信号線、2012はリセット信号を入力するためのリセット信号線である。第2のゲート信号線2011に関しては、前述の通り、隣り合う1行前の行のゲート信号線である必要はないが、ここでは簡単のため、隣り合う1行前の行のゲート信号線に接続されている場合を例にとって説明する。本実施例にて示す回路の駆動方法は、実施例8のものと同様であるので、図18ABを参照すればよい。ここでは説明を省略する。実施例8においては、リセット信号の入力により、リセット用TFTを導通状態にして、保持容量の電荷を逃がす方法により、リセット期間を設けていた。これに対して本実施例においては、リセット用TFT2005を、電流供給線である第2のゲート信号線2011と、EL駆動用TFT2002との間に配置する。通常のサステイン期間では、リセット用TFTは導通状態にあり、第2のゲート信号線2011から供給される電流はEL駆動用TFT2002を通ってEL素子2003へと流れる。リセット期間において、リセット信号線2012にリセット信号が入力されると、リセット用TFT2005は非導通状態となり、EL素子への電流供給を遮断する。こうすることにより非表示期間を設ける。このような方法で非点灯期間を設けることにより、実施例1および実施例8と同様、アドレス期間とサステイン期間の重複を回避し、正常に画像の表示が可能となる。本実施例で示したような回路を用いる際にも、本発明の電子装置は、容易に応用が可能である。また、図20BにおけるTFT2001、2002、2005は、ここではシングルゲートTFTを示しているが、本実施例においてはダブルゲート型や、それ以上のゲート電極を有するマルチゲート型を用いても良い。また、TFTの極性については、EL素子の構造等に合わせて決定すれば良い。本実施例においては、実施例1、実施例7~実施例9とは異なる駆動方法を本発明の画素と組み合わせた場合について述べる。回路構成に関しては、実施例1で示したものと同様のもので良い。以下の説明には図5、図21を参照する。図21Aは、点灯時間の差を利用して階調を表現する時分割階調方法による駆動を示すタイミングチャートである。本図においては、一例として、フレーム周波数60Hz、VGA、4ビット階調の例を示している。1フレーム期間を4個のサブフレーム期間に分割する。各サブフレーム期間は、アドレス期間とサステイン期間とに完全に分離されている。また、サステイン期間Ts1~Ts4は、Ts1:Ts2:Ts3:Ts4=23:22:21:20=8:4:2:1となっており、4ビット=16階調を表示出来る。アドレス期間Ta1~Ta4は、それぞれが1画面分の画素への書き込みを行う期間であるから、全て長さが等しい。1つのサブフレーム期間に行われるデータの書き込みについて説明する。まずソース信号線を通って入力されるデジタルデータが順にサンプリングされる。1水平期間分本実施例の例の場合はVGAであるから、640本ダミー2本としているのサンプリングが終了した後、一斉にデータがラッチされる。これを全てのゲート信号線の分本実施例の例の場合はVGAであるから、480本ダミー2本としているだけ繰り返し、各ビットにおいて、1フレーム分の書き込みを完了する。なお、この書き込みが行われている間は、図21Bに示すように、陰極108の電位を、電流供給線本発明の画素と組み合わせる場合は、電流供給線として機能しているゲート信号線111の電位と等しくしておく。こうすることにより、その期間はEL素子103の陽極109、陰極110間には電圧が発生せず、電流は流れない。つまり、アドレス期間中は、画面内のいずれのEL素子103も発光することはない。アドレス期間内で、各ビットごとに1フレーム分の書き込みが終了した後、先程まで電流供給線と等しい電位にあった陰極108の電位を下げ、点灯させるEL素子の陽極、陰極間に電圧を生じさせることにより、EL素子103に電流が流れ、発光する。EL素子103の発光は、スイッチングTFT101がOFFした後も、保持容量104によってEL駆動用TFT102のゲートへの電圧印加が保たれ、一定期間、発光が継続する。本実施例で示した駆動方法は容易に実施が可能であり、本発明の電子装置と組み合わせる場合においても、容易に応用が可能である。また、図5BにおけるスイッチングTFT101は、ここではダブルゲートTFTを、EL駆動用TFT102は、ここではシングルゲートTFTを示しているが、本実施例においては、シングルゲート型、ダブルゲート型を問わず、3つ以上のゲート電極を有するマルチゲート型を用いても良い。また、TFTの極性については、EL素子の構造等に合わせて決定すれば良い。本発明において、三重項励起子からの燐光を発光に利用できるEL材料を用いることで、外部発光量子効率を飛躍的に向上させることができる。これにより、EL素子の低消費電力化、長寿命化、および軽量化が可能になる。ここで、三重項励起子を利用し、外部発光量子効率を向上させた報告を示す。TTsutsuiCAdachiSSaitoPhotochemicalProcessesinOrganizedMolecularSystemsedKHondaElsevierSciPubTokyo1991p437上記の論文により報告されたEL材料クマリン色素の分子式を以下に示す。MABaldoDFOBrienYYouAShoustikovSSibleyMEThompsonSRForrestNature3951998p151上記の論文により報告されたEL材料Pt錯体の分子式を以下に示す。MABaldoSLamanskyPEBurrowsMEThompsonSRForrestApplPhysLett751999p4TTsutsuiMJYangMYahiroKNakamuraTWatanabeTtsujiYFukudaTWakimotoSMayaguchiJpnApplPhys3812B1999L1502上記の論文により報告されたEL材料Ir錯体の分子式を以下に示す。以上のように三重項励起子からの燐光発光を利用できれば原理的には一重項励起子からの蛍光発光を用いる場合より3~4倍の高い外部発光量子効率の実現が可能となる。なお、本実施例の構成は、実施例1~実施例10のいずれの構成とも自由に組みあせて実施することが可能である。本発明の電子装置を用いたELディスプレイは、自発光型であるため液晶ディスプレイに比べて明るい場所での視認性に優れ、しかも視野角が広い。従って、様々な電子機器の表示部として用いることが出来る。例えば、TV放送等を大画面で鑑賞するには対角30インチ以上典型的には40インチ以上のELディスプレイの表示部として本発明の電子装置を用いると良い。なお、ELディスプレイには、パソコン用表示装置、TV放送受信用表示装置、広告表示用表示装置等の全ての情報表示用表示装置が含まれる。また、その他にも様々な電子機器の表示部として本発明のELディスプレイを用いることが出来る。その様な本発明の電子機器としては、ビデオカメラ、デジタルカメラ、ゴーグル型表示装置ヘッドマウントディスプレイ、ナビゲーションシステム、音響再生装置カーオーディオ、オーディオコンポ等、ノート型パーソナルコンピュータ、ゲーム機器、携帯情報端末モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等、記録媒体を備えた画像再生装置具体的にはデジタルビデオディスクDVD等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置などが挙げられる。特に、斜め方向から見ることの多い携帯情報端末は視野角の広さが重要視されるため、ELディスプレイを用いることが望ましい。それら電子機器の具体例を図22および図23に示す。図22AはELディスプレイであり、筐体3301、支持台3302、表示部3303等を含む。本発明の電子装置は表示部3303に用いることが出来る。ELディスプレイは自発光型であるためバックライトが必要なく、液晶ディスプレイよりも薄い表示部とすることが出来る。図22Bはビデオカメラであり、本体3311、表示部3312、音声入力部3313、操作スイッチ3314、バッテリー3315、受像部3316等を含む。本発明の電子装置は表示部3312に用いることが出来る。図22CはヘッドマウントELディスプレイの一部右片側であり、本体3321、信号ケーブル3322、頭部固定バンド3323、表示部3324、光学系3325、表示装置3326等を含む。本発明の電子装置は表示装置3326に用いることが出来る。図22Dは記録媒体を備えた画像再生装置具体的にはDVD再生装置であり、本体3331、記録媒体DVD等3332、操作スイッチ3333、表示部a3334、表示部b3335等を含む。表示部a3334は主として画像情報を表示し、表示部b3335は主として文字情報を表示するが、本発明の電子装置はこれら表示部a3334、表示部b3335に用いることが出来る。なお、記録媒体を備えた画像再生装置には家庭用ゲーム機器なども含まれる。図22Eはゴーグル型表示装置ヘッドマウントディスプレイであり、本体3341、表示部3342、アーム部3343を含む。本発明の電子装置は表示部3342に用いることが出来る。図22Fはパーソナルコンピュータであり、本体3351、筐体3352、表示部3353、キーボード3354等を含む。本発明の電子装置は表示部3353に用いることが出来る。なお、将来的にEL材料の発光輝度が高くなれば、出力した画像情報を含む光をレンズ等で拡大投影してフロント型あるいはリア型のプロジェクターに用いることも可能となる。また、上記電子機器はインターネットやCATVケーブルテレビなどの電子通信回線を通じて配信された情報を表示することが多くなり、特に動画情報を表示する機会が増してきている。EL材料の応答速度は非常に高いため、ELディスプレイは動画表示に好ましい。また、ELディスプレイは発光している部分が電力を消費するため、発光部分が極力少なくなるように情報を表示することが望ましい。従って、携帯情報端末、特に携帯電話や音響再生装置のような文字情報を主とする表示部にELディスプレイを用いる場合には、非発光部分を背景として文字情報を発光部分で形成するように駆動することが望ましい。図23Aは携帯電話であり、本体3401、音声出力部3402、音声入力部3403、表示部3404、操作スイッチ3405、アンテナ3406を含む。本発明の電子装置は表示部3404に用いることが出来る。なお、表示部3404は黒色の背景に白色の文字を表示することで携帯電話の消費電力を抑えることが出来る。図23Bは音響再生装置、具体的にはカーオーディオであり、本体3411、表示部3412、操作スイッチ3413、3414を含む。本発明の電子装置は表示部3412に用いることが出来る。また、本実施例では車載用オーディオを示すが、携帯型や家庭用の音響再生装置に用いても良い。なお、表示部3414は黒色の背景に白色の文字を表示することで消費電力を抑えられる。これは携帯型の音響再生装置において特に有効である。以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に用いることが可能である。また、本実施例の電子機器は実施例1~実施例11に示したいずれの構成の電子装置を用いても良い。"