"本体チップと、前記本体チップの表面に設けられ、第1のパッドを有する回路パターンと、表面に第1の凹部が設けられ、裏面に第2の凹部が設けられ、前記回路パターンに前記第1の凹部を対向させて前記本体チップに接合されたキャップチップと、前記キャップチップの前記第1の凹部の底面に設けられた第2のパッドと、前記キャップチップの前記第2の凹部に充填された第1の金属部材と、前記キャップチップを貫通して前記第2のパッドと前記第1の金属部材を接続する第1の貫通電極と、前記第1のパッドと前記第2のパッドを接続するバンプとを備えることを特徴とする半導体装置。前記本体チップの裏面に設けられた第3のパッドと、前記本体チップを貫通して前記第1のパッドと前記第3のパッドを接続する第2の貫通電極とを備えることを特徴とする請求項1に記載の半導体装置。前記本体チップの裏面に設けられた第3の凹部と、前記本体チップの前記第3の凹部に充填された第2の金属部材と、前記本体チップを貫通して前記第1のパッドと前記第2の金属部材を接続する第2の貫通電極とを備えることを特徴とする請求項1に記載の半導体装置。前記キャップチップを覆う金属膜を更に備えることを特徴とする請求項1~3の何れか1項に記載の半導体装置。請求項1~4の何れか1項に記載の半導体装置を2つ用意し、その2つの半導体装置の前記本体チップの裏面同士を接合したことを特徴とする半導体装置。しかし、従来の装置はバンプを介して実装するため、チップ下部からの放熱性が低い。従って、効率的に放熱できないため、デバイス特性及び信頼性を劣化させる原因となる。特に、トランジスタの発熱温度が無視できない高周波高出力デバイスで問題となる。本発明は、上述のような課題を解決するためになされたもので、その目的は、効率的に放熱することができる半導体装置を得るものである。本発明に係る半導体装置は、本体チップと、前記本体チップの表面に設けられ、第1のパッドを有する回路パターンと、表面に第1の凹部が設けられ、裏面に第2の凹部が設けられ、前記回路パターンに前記第1の凹部を対向させて前記本体チップに接合されたキャップチップと、前記キャップチップの前記第1の凹部の底面に設けられた第2のパッドと、前記キャップチップの前記第2の凹部に充填された第1の金属部材と、前記キャップチップを貫通して前記第2のパッドと前記第1の金属部材を接続する第1の貫通電極と、前記第1のパッドと前記第2のパッドを接続するバンプとを備える。本発明により、効率的に放熱することができる。本発明の実施の形態に係る半導体装置について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。実施の形態1.図1は、本発明の実施の形態1に係る半導体装置を示す上面図である。本体チップ1とキャップチップ2を接合した装置が基板3上に実装されている。本体チップ1の表面に回路パターン4が設けられている。なお、実際には回路パターン4はキャップチップ2で覆われているが、図1ではキャップチップ2を透過して回路パターン4を示している。図2は、図1の装置の本体チップの表面を示す上面図である。回路パターン4はソース接地のFETであり、ソースパッド5、ソース電極6、ゲートパッド7、ゲート電極8、ドレインパッド9、及びドレイン電極10を有する。なお、図示は省略するが、回路パターン4には、抵抗、MIMキャパシタ、スパイラルインダクタ、配線、ビアホール、増幅器、発振器なども含まれる。図3は、図1の装置の本体チップの裏面を示す下面図である。図4は、図1のI-Iに沿った断面図である。図5は、図1のII-IIに沿った断面図である。図6は、図1のIII-IIIに沿った断面図である。キャップチップ2の表面に凹部11が設けられ、裏面に凹部12が設けられている。キャップチップ2の凹部11の底面にパッド13が設けられている。キャップチップ2の凹部12に金属部材14が充填されている。貫通電極15は、キャップチップ2を貫通してパッド13と金属部材14を接続する。キャップチップ2は、回路パターン4に凹部11を対向させて本体チップ1に接合されている。放熱用のバンプ16により本体チップ1のソースパッド5とキャップチップ2のパッド13が接続されている。本体チップ1の裏面にパッド17,18,19が設けられている。貫通電極20は、本体チップ1を貫通してソースパッド5とパッド17を接続する。貫通電極21は、本体チップ1を貫通してゲートパッド7とパッド18を接続する。貫通電極22は、本体チップ1を貫通してドレインパッド9とパッド19を接続する。パッド17は、チップ裏面の周囲に設けられた接地用のバンプ23を介して基板3上の接地線路24に接続されている。パッド18は、バンプ25を介して基板3上の入力信号線路26に接続されている。パッド19は、バンプ27を介して基板3上の出力信号線路28に接続されている。入力信号は、基板3上の入力信号線路26から、バンプ25、パッド18及び貫通電極21を介してトランジスタのゲートパッド7に入力される。回路パターン4の出力信号は、ドレインパッド9から、貫通電極22、パッド19、及びバンプ27を介して、基板3上の出力信号線路28に出力される。続いて、本実施の形態の効果を説明する。本体チップ1のソースパッド5は、放熱用のバンプ16、パッド13及び貫通電極15を介してキャップチップ2の金属部材14に接続されている。この金属部材14がヒートシンクとなりトランジスタで発生した熱を放熱する。従って、チップ上部から放熱できるため、効率的に放熱することができる。また、ソースパッド5は、貫通電極20、パッド17及び接地用のバンプ23を介して基板3上の接地線路24に接続されている。接地したヒートシンクを基板3に設けることで、チップ下部からも放熱できる。従って、チップ両面から放熱することができるため、発熱量が大きい高出力トランジスタでも効率的に放熱することができる。また、コストが高いパッケージ部材が不要であり、組立コストを大幅に低減することができる。さらに、ワイヤやリード等による寄生成分を低減できるため、高周波性能の劣化を防ぐことができる。また、キャップチップ2により回路パターン4が気密封止されるため、キャップチップ2が無いベアチップと比べて耐湿性を大きく改善できる。また、ベアチップの回路パターン4上に耐湿用の絶縁膜を形成するとその寄生成分により利得が低下するが、本実施の形態では回路パターン4上が中空となるため、寄生成分による高周波領域での利得の低下を抑制できる。なお、キャップチップ2の金属部材14の上部や本体チップ1の下部に別途ヒートシンクを設けてもよい。また、本体チップ1とキャップチップ2は必ずしも同材料でなくてもよいが、同材料であれば熱膨張率の差による反りを防ぐことができる。また、本体チップ1とキャップチップ2にチップ保護膜を設ければ、実装時の機械的衝撃から保護することができる。ただし、キャップチップ2の金属部材14においてチップ保護膜に開口を設けておく。また、回路パターン4としてソース接地のFETを例に説明したが、HEMT等の他の電界効果トランジスタや、HBT等のバイポーラトランジスタでもよい。また、貫通電極15及び貫通電極20として、ビアホール側壁だけを金属膜で覆ってもよいが、金属で充填することで寄生インダクタンスや熱抵抗を低減することができる。また、貫通電極20を形成した後に基板実装が行われるため、基板接続用のバンプ23が貫通電極20の直下に配置されていると、基板実装時に貫通電極20が破壊される可能性がある。そこで、バンプ23を貫通電極20とは異なる位置に配置するのが好ましい。一方、本体チップ1とキャップチップ2を接合した後に貫通電極15や貫通電極20が形成されるため、キャップ接続用のバンプ16を貫通電極15や貫通電極20と同じ位置に配置すればよい。実施の形態2.図7は、本発明の実施の形態2に係る半導体装置を示す上面図である。図8は、図7のIV-IVに沿った断面図である。図9は、図7のV-Vに沿った断面図である。本体チップ1の裏面に凹部29が設けられている。本体チップ1の凹部29に金属部材30が充填されている。貫通電極20は、本体チップ1を貫通してソースパッド5と金属部材30を接続する。キャップチップ2の凹部11の底面にパッド31が設けられている。キャップチップ2の裏面にパッド32が設けられている。貫通電極33は、キャップチップ2を貫通してパッド31とパッド32を接続する。ゲートパッド7とパッド31はバンプ34により接続されている。ドレインパッド9側も同様である。これによりキャップチップ2側から信号を入出力する。この本体チップ1とキャップチップ2を接合した装置をCuW等の熱抵抗の低い基板3に直接実装する。本実施の形態では、本体チップ1側にも放熱用の金属部材30を設けることで、本体チップ1から基板3に直接放熱できる。また、本体チップ1上の回路パターン4の耐湿性を確保できる。実施の形態3.図10は、本発明の実施の形態3に係る半導体装置を示す上面図である。図11は、図10のVI-VIに沿った断面図である。ソース電極6の真下に貫通電極20を配置し、ソース電極6の真上にバンプ16を配置している。これにより、トランジスタの真上真下で放熱するため、実施の形態1,2と比べて放熱性が向上する。実施の形態4.図12は、本発明の実施の形態4に係る半導体装置を示す断面図である。この図は図1のIII-IIIに沿った断面図に対応する。本体チップ1及びキャップチップ2を金属膜35で覆っている。これにより、外部からの電磁ノイズを遮蔽することができる。ただし、チップを金属膜35で覆うと、導波管モードによる不要発振が発生し得る。そこで、キャップチップ2に複数の凹部12を設けている。これにより、完全な導波管にならないため、導波管モードの不要発振を抑制することができる。また、実効表面積が増えるため、放熱性も向上する。さらに、凹部12への金属充填が不要になるため、ウエハプロセス工程の時間を短縮することができる。なお、本実施の形態では、複数の凹部12をゲートドレイン方向に対して直角に設けているが、平行に設けてもよい。実施の形態5.図13は、本発明の実施の形態5に係る半導体装置を示す断面図である。この図は図1のI-Iに沿った断面図に対応する。実施の形態1に係る半導体装置を2つ用意し、その2つの半導体装置の本体チップ1の裏面同士を導電性接着剤36により接合している。金属部材14にヒートシンク37を接合している。2つの半導体装置を接合することにより、回路パターンの面積を1/2にすることができる。また、両面から放熱ができるため、放熱性も向上する。なお、実施の形態2~4の半導体装置を2つ接合してもよい。"