"第1及び第2の領域を有する半導体層と、前記第1の領域に設けられた画素部と、前記第2の領域に設けられ、かつ前記半導体層を貫通する複数の電極と、前記第2の領域に設けられ、かつ前記半導体層を貫通し、かつ前記画素部と前記複数の電極とを電気的に分離するガードリングと、を具備し、前記第2の領域の半導体層の上面は、前記第1の領域の半導体層の上面より低いことを特徴とする固体撮像装置。前記複数の電極及び前記ガードリングは、前記半導体層の上面から露出していることを特徴とする請求項1に記載の固体撮像装置。前記ガードリングの露出した部分を覆う絶縁膜と、前記複数の電極に電気的に接続された導電性パッドと、をさらに具備することを特徴とする請求項2に記載の固体撮像装置。画素部が形成された第1の領域を有する半導体層を準備する工程と、前記半導体層の第2の領域に、前記半導体層の第1の面から埋め込むようにして、複数の電極と、前記画素部と前記複数の電極とを電気的に分離するガードリングとを形成する工程と、前記複数の電極及び前記ガードリングの端部を露出するように、前記第2の領域の半導体層の第2の面を掘り下げる工程と、前記ガードリングの露出した部分を絶縁膜で覆う工程と、前記複数の電極に電気的に接続された導電性パッドを形成する工程と、を具備することを特徴とする固体撮像装置の製造方法。前記半導体層を掘り下げる工程の前に、前記第1の領域の半導体層をレジストで覆う工程をさらに具備することを特徴とする請求項4に記載の固体撮像装置。実施形態は、画素部と電極との間のリーク電流を低減することが可能な固体撮像装置及びその製造方法を提供する。実施形態に係る固体撮像装置は、第1及び第2の領域を有する半導体層と、前記第1の領域に設けられた画素部と、前記第2の領域に設けられ、かつ前記半導体層を貫通する複数の電極と、前記第2の領域に設けられ、かつ前記半導体層を貫通し、かつ前記画素部と前記複数の電極とを電気的に分離するガードリングとを具備し、前記第2の領域の半導体層の上面は、前記第1の領域の半導体層の上面より低い。実施形態に係る固体撮像装置の製造方法は、画素部が形成された第1の領域を有する半導体層を準備する工程と、前記半導体層の第2の領域に、前記半導体層の第1の面から埋め込むようにして、複数の電極と、前記画素部と前記複数の電極とを電気的に分離するガードリングとを形成する工程と、前記複数の電極及び前記ガードリングの端部を露出するように、前記第2の領域の半導体層の第2の面を掘り下げる工程と、前記ガードリングの露出した部分を絶縁膜で覆う工程と、前記複数の電極に電気的に接続された導電性パッドを形成する工程とを具備する。以下、実施形態について図面を参照して説明する。ただし、図面は模式的または概念的なものであり、各図面の寸法および比率などは必ずしも現実のものと同一とは限らないことに留意すべきである。以下に示す幾つかの実施形態は、本発明の技術思想を具体化するための装置および方法を例示したものであって、構成部品の形状、構造、配置などによって、本発明の技術思想が特定されるものではない。なお、以下の説明において、同一の機能及び構成を有する要素については、同一符号を付し、重複説明は必要な場合にのみ行う。以下に、図面を参照しながら本実施形態に係る固体撮像装置1の製造方法及び構造について説明する。本実施形態の固体撮像装置1は、裏面照射型構造を有する固体撮像装置である。図1は、本実施形態に係る固体撮像装置1の製造工程を示す断面図である。まず、SOISiliconOnInsulator基板10を準備する。SOI基板10は、基板11、絶縁層12、半導体層13が順に積層されて構成されている。基板11としては、例えばシリコンSi基板が用いられる。絶縁層12としては、例えばシリコン酸化物が用いられる。半導体層13としては、例えばシリコンSiからなるエピタキシャル層が用いられる。続いて、半導体層13に、固体撮像装置1の機能を実現するための各種素子を形成する。具体的には、半導体層13には、画素、電極、及びガードリングなどが形成される。半導体層13に形成される画素、電極、及びガードリングの構成については後述する。続いて、半導体層13上に、半導体層13に形成された素子に電気的に接続された配線構造体14を形成する。配線構造体14は、多層配線層及び層間絶縁層から構成される。続いて、半導体層13及び配線構造体14の外周が基板11の外周より小さくなるように、半導体層13及び配線構造体14の側面をトリミングする。続いて、図2に示すように、配線構造体14の最上層の層間絶縁層を平坦化した後、配線構造体14と支持基板15とを貼合する。支持基板15は、固体撮像装置1の強度を補強する機能を有する。続いて、図3に示すように、SOI基板10を裏返す。この状態では、半導体層13の裏面絶縁層12と接する面が上側、半導体層13の表面配線構造体14と接する面が下側になる。そして、例えばCMPChemicalMechanicalPolishing法を用いて、シリコン基板11を除去する。続いて、図4に示すように、絶縁層12、半導体層13及び配線構造体14を所望の形状にトリミングする。続いて、図5に示すように、例えばウェットエッチング法を用いて、絶縁層12を除去すると共に、半導体層13の裏面を掘り下げる。図6は、図5に示した半導体層13を抽出して示した断面図である。図6では、図5と同様に、半導体層13の裏面露出した面が上側、半導体層13の表面配線構造体14と接する面が下側である。半導体層13の厚さは、例えば2.8μm程度である。半導体層13は、画素部が形成される画素領域と、電極22及びガードリング20を含む電極部が形成される電極領域とを備えている。配線構造体14は、MOSトランジスタのゲート電極を含む多層配線層14Bと、多層配線層14B間を満たす層間絶縁層14Aとを備えている。図7は、電極22及びガードリング20を含む電極部のレイアウト図である。図7のA-A ́線に沿った断面図が図6の電極部に対応する。半導体層13には、複数の電極22が設けられている。なお、図7には、一例として4×4個の電極22を示している。また、半導体層13には、電極22を囲むようにガードリング20が設けられている。電極22及びガードリング20としては、例えば導電性ポリシリコンが用いられる。電極22は、絶縁膜23で覆われており、この絶縁膜23によって半導体層13と絶縁分離されている。同様に、ガードリング20は、絶縁膜21で覆われており、この絶縁膜21によって半導体層13と絶縁分離されている。絶縁膜21,23としては、例えばシリコン窒化物が用いられる。ガードリング20は、最終的には接地され、電極22と画素部とを電気的に分離する機能を有する。電極22の形成方法は、1半導体層13に表面側からトレンチを形成し、2トレンチ内に絶縁膜23を形成し、3絶縁膜23の内側にトレンチを埋め込むように電極22を形成する。ガードリング20の形成方法についても同様である。トレンチの底面と、半導体層13の裏面との距離は、例えば0.4μm程度である。ガードリング20及び電極22は、最終的には半導体層13を貫通するが、図6の製造工程段階では、半導体層13に設けられたトレンチ内に形成されている。すなわち、本実施形態の貫通電極ガードリング20及び電極22は、半導体基板半導体層13に導電体を埋め込み、その後、半導体基板を薄膜化することで形成される。半導体層13の画素領域には、複数の画素にそれぞれ含まれる複数のフォトダイオード24が形成されている。フォトダイオード24は、n型半導体領域から構成される。複数のフォトダイオード24は、素子分離領域25によって電気的に分離されている。素子分離領域25は、p型半導体領域から構成される。また、半導体層13の電極領域も、素子分離領域25と同様にp型半導体領域から構成される。続いて、図8に示すように、半導体層13の裏面領域に、高濃度のp型不純物、例えばボロンBをイオン注入する。続いて、半導体層13の裏面領域にレーザーアニールを施す。これにより、図9に示すように、半導体層13の裏面領域に、p型半導体領域30が形成される。p型半導体領域30の厚さは、例えば0.15μm程度である。p型半導体領域30は、フォトダイオード24に蓄積された電荷が放出されるのを防ぐシールド膜として機能する。続いて、図10に示すように、例えばCVDChemicalVaporDeposition法を用いて、絶縁膜31、反射防止膜32、及び保護膜33を順に堆積する。絶縁膜31は、シリコン酸化膜とハフニウム酸化膜HfO膜とが積層されて構成されている。シリコン酸化膜の厚さは、2nm程度である。ハフニウム酸化膜の厚さは、13nm程度である。ハフニウム酸化膜は、電子を蓄積することができるため、シリコン酸化膜を挟んで対向するp型半導体領域30に正孔が蓄積されるのを促す固定電荷膜として機能する。絶縁膜31に含まれるハフニウム酸化膜の存在により、p型半導体領域30のシールド効果が向上する。反射防止膜32としては、例えば、厚さ70nm程度のシリコン窒化物が用いられる。保護膜33としては、例えば、厚さ220nm程度のシリコン酸化物が用いられる。続いて、図11に示すように、リソグラフィ工程を用いて、保護膜33上に、電極部のみ露出するレジスト34を形成する。続いて、図12に示すように、例えばRIEReactiveIonEtching法を用いて、レジスト34をマスクとして、保護膜33、反射防止膜32、及び絶縁膜31を加工する。続いて、レジスト34を除去する。続いて、ウェットエッチング法を用いて、露出した半導体層13を掘り下げ、ガードリング20及び電極22の上部を露出させる。この時、画素部の半導体層13はエッチングされないので、半導体層13の裏面は、画素部と電極部との境界で段差が生じている。また、電極22は、半導体層13を貫通する貫通電極となる。ガードリング20も同様に、半導体層13を貫通する。これにより、ガードリング20は、画素部と電極22とを電気的に分離することができる。続いて、図13に示すように、例えばCVD法を用いて、装置全面に、絶縁膜35を堆積する。絶縁膜35としては、例えば、厚さ70nm程度のシリコン窒化物が用いられる。続いて、図14に示すように、リソグラフィ工程を用いて、絶縁膜35上に、画素部及びガードリング20を覆うレジスト36を形成する。続いて、図15に示すように、例えばRIE法を用いて、レジスト36をマスクとして、絶縁膜35を加工する。また、このRIE工程によって、露出した絶縁膜23もエッチングされ、電極22の上部が露出される。これにより、画素部及びガードリング20のみが絶縁膜35で被覆される。その後、レジスト36を除去する。続いて、図16に示すように、例えばスパッタ法を用いて、装置全面に、ボンディングパッドとなる金属膜37を堆積する。金属膜37としては、例えば、厚さ330nm程度のアルミニウムAlが用いられる。続いて、図17に示すように、リソグラフィ工程を用いて、金属膜37上に、画素部を露出し、かつボンディングパッドの最終形状と同じ形状を有するレジスト38を形成する。続いて、図18に示すように、例えばRIE法を用いて、レジスト38をマスクとして、金属膜37を加工する。これにより、電極22に電気的に接続されたボンディングパッド37が形成される。その後、レジスト38を除去する。続いて、図19に示すように、ボンディングパッド37を部分的に露出するようにして電極部を覆うパッシベーション膜39を形成する。パッシベーション膜39としては、例えば、シリコン酸化膜とシリコン窒化膜との積層膜が用いられる。続いて、複数のフォトダイオード24の上方にそれぞれ、複数のカラーフィルタ40及び複数のマイクロレンズ41を形成する。このような構造により、本実施形態の固体撮像装置1は、図19の上方から光を入射させ、フォトダイオード24によって光電変換を行うことで、入射光を受光検出することができる。そして、フォトダイオード24が形成された半導体層13から見て、下方にある配線構造体14の側表面側とは反対側裏面側の上方から光を入射させるので、裏面照射型構造となっている。すなわち、半導体層13の裏面が光入射面となる。効果以上詳述したように本実施形態では、固体撮像装置1は、半導体層13の第1の領域に設けられた画素部と、半導体層13の第2の領域に設けられた電極部とを備えている。電極部は、半導体層13を貫通する複数の電極22と、半導体層13を貫通しかつ画素部と複数の電極22とを電気的に分離するガードリング20とを備えている。そして、第2の領域の半導体層13の裏面は、第1の領域の半導体層13の裏面より低く設定される。また、複数の電極22及びガードリング20を半導体層13の裏面上に露出させ、露出されたガードリング20を絶縁膜35で覆うと共に、露出された複数の電極22をボンディングパッド37で覆うようにしている。また、固体撮像装置1の製造方法では、半導体層13の裏面側から複数の電極22とガードリング20とを同時に露出させた後、ガードリング20のみ絶縁膜35で覆うようにしている。従って本実施形態によれば、ガードリング20の内側と外側とで半導体層13の裏面領域を通じてリーク電流経路が生じるのを防ぐことができる。これにより、ガードリング20は、画素部と複数の電極22とを電気的に分離することができるので、画素部と複数の電極22との間でリーク電流が発生しない構造を実現できる。本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。"