炭化珪素半導体装置であって、第1導電型を有する第1層と、前記第1層上に設けられ前記第1導電型と異なる第2導電型を有する第2層とを含む炭化珪素基板を備え、前記炭化珪素基板は第1~第5不純物領域を有し、前記第1、第2、第4および第5不純物領域の各々は前記第1導電型を有し前記第3不純物領域は第2導電型を有し、前記第1~第3不純物領域の各々は前記第2層を貫通して前記第1層に達しており前記第3不純物領域は前記第1および第2不純物領域の間に配置されており前記第4および第5不純物領域の各々は前記第2層上に設けられており、前記炭化珪素半導体装置はさらに前記第1~第5不純物領域のそれぞれの上に設けられた第1~第5電極を備え、前記第1および第5電極は互いに電気的に接続されており、前記第3および前記第4電極は互いに電気的に接続されており、前記炭化珪素半導体装置はさらに前記第2層上において前記第4および第5不純物領域の間を覆うゲート絶縁膜と、前記ゲート絶縁膜上に設けられた第6電極とを備える、炭化珪素半導体装置。前記第1導電型はn型である、請求項1に記載の炭化珪素半導体装置。前記第1~第5電極の各々はオーミック電極である、請求項1または2に記載の炭化珪素半導体装置。前記炭化珪素基板は、前記第2層との間に前記第1層を挟みかつ前記第2導電型を有しかつ前記第1電極と電気的に接続された第3層を含む、請求項1~3のいずれか1項に記載の炭化珪素半導体装置。前記炭化珪素基板上において前記第1電極と前記第5電極とが一体化されている、請求項1~4のいずれか1項に記載の炭化珪素半導体装置。前記炭化珪素基板上において前記第3電極と前記第4電極とが一体化されている、請求項1~5のいずれか1項に記載の炭化珪素半導体装置。前記第2層上に設けられ第1および第2開口部を有する層間絶縁膜をさらに備え、前記第1および第2電極のそれぞれは前記第1および第2開口部内において前記炭化珪素基板上に接している、請求項1~6のいずれか1項に記載の炭化珪素半導体装置。前記ゲート絶縁膜の材料と前記層間絶縁膜の材料とは同じである、請求項7に記載の炭化珪素半導体装置。前記ゲート絶縁膜の厚さと前記層間絶縁膜の厚さとは同じである、請求項8に記載の炭化珪素半導体装置。上記の非特許文献1の装置は2つのチップ基板を用いて構成されていることから、半導体装置の大きさが大きくなったり、半導体装置の製造コストが高くなったりするという短所があった。この発明は、上記のような課題を解決するために成されたものであり、この発明の目的は、オン抵抗が低く高速動作が可能でありノーマリオフ特性を有し、かつ一の基板を用いて構成された炭化珪素半導体装置を提供することである。本発明の炭化珪素半導体装置は、炭化珪素基板と、第1~第6電極と、ゲート絶縁膜とを有する。炭化珪素基板は第1および第2層を有する。第1層は第1導電型を有する。第2層は第1層上に設けられており第1導電型と異なる第2導電型を有する。炭化珪素基板は第1~第5不純物領域を有する。第1、第2、第4および第5不純物領域の各々は第1導電型を有し、第3不純物領域は第2導電型を有する。第1~第3不純物領域の各々は第2層を貫通して第1層に達しており、第3不純物領域は第1および第2不純物領域の間に配置されている。第4および第5不純物領域の各々は第2層上に設けられている。第1~第5電極は第1~第5不純物領域のそれぞれの上に設けられている。第1および第5電極は互いに電気的に接続されており、第3および第4電極は互いに電気的に接続されている。ゲート絶縁膜は第2層上において第4および第5不純物領域の間を覆っている。第6電極はゲート絶縁膜上に設けられている。この炭化珪素半導体装置によれば、第3および第4電極から構成される端子と第2電極から構成される端子との間の導通を第6電極の電位によってスイッチングすることができる。この装置は、第1層と第3不純物領域とによるpn接合の空乏層を利用したチャネル制御と、第2層上の絶縁ゲートを利用したチャネル制御とが協調して行われることで、接合トランジスタの利点と、絶縁ゲートトランジスタの利点とを併せ持っている。具体的には、接合トランジスタと同様に、高速動作が可能でありまたオン抵抗が低い。また絶縁ゲートトランジスタと同様に、容易にノーマリオフ特性が得られる。また炭化珪素半導体装置が一の炭化珪素基板を用いて形成されるので、炭化珪素半導体装置を1チップで構成することができる。好ましくは第1導電型はn型である。これによりキャリアの移動度を高くすることができる。好ましくは第1~第5電極の各々はオーミック電極である。これにより第1~第5電極の各々と炭化珪素基板とをオーミックに接続することができる。好ましくは炭化珪素基板は、第2層との間に第1層を挟みかつ第2導電型を有しかつ第1電極と電気的に接続された第3層を含む。これにより第1層内の電界集中を緩和することができる。好ましくは炭化珪素基板上において第1電極と第5電極とが一体化されている。これにより、特に配線構造を設けることなく、第1電極と第5電極との間を電気的に接続することができる。好ましくは炭化珪素基板上において第3電極と第4電極とが一体化されている。これにより、特に配線構造を設けることなく、第3電極と第4電極との間を電気的に接続することができる。好ましくは炭化珪素半導体装置は、第2層上に設けられ第1および第2開口部を有する層間絶縁膜を有する。第1および第2電極のそれぞれは第1および第2開口部内において炭化珪素基板上に接している。これにより、第1および第2電極の各々が、炭化珪素基板上の所望の領域以外の領域に接触することを防止することができる。好ましくはゲート絶縁膜の材料と層間絶縁膜の材料とは同じである。これによりゲート絶縁膜と、層間絶縁膜とを同じ材料で形成することができる。よって製造方法をより簡素化することができる。好ましくはゲート絶縁膜の厚さと層間絶縁膜の厚さとは同じである。これにより、一の層をパターニングすることでゲート絶縁膜と層間絶縁膜とを一括して形成することができる。上述したように本発明によれば、高速動作が可能であり、オン抵抗が低く、ノーマリオフ特性を有し、1チップで構成された炭化珪素半導体装置が得られる。以下、本発明の実施の形態について図に基づいて説明する。なお図面において、同一または相当する部分には同一の参照番号を付し、その説明は繰り返さない。実施の形態1図1に示すように、本実施の形態のスイッチング素子炭化珪素半導体装置50は、エピタキシャル基板炭化珪素基板30と、第1電極S1と、第2電極D1と、第3電極G1と、第4電極S2と、第5電極D2と、第6電極G2と、層間絶縁膜I1と、ゲート酸化膜I2ゲート絶縁膜とを有する。エピタキシャル基板30はSiCから作られており、単結晶基板31と、バッファ層32と、n層第1層34と、上部p層第2層35と、下部p層第3層33とを有する。n層34はn型第1導電型を有する。下部p層33および上部p層35の各々はp型第1導電型と異なる第2導電型を有する。バッファ層32は単結晶基板31上に設けられている。下部p層33はバッファ層32上に設けられている。n層34は下部p層33上に設けられている。上部p層35はn層34上に設けられている。よって厚さ方向において上部p層35と下部p層33とがn層34を挟んでいる。エピタキシャル基板30は、第1不純物領域11、第2不純物領域12、第3不純物領域13、第4不純物領域21、および第5不純物領域22を有する。第1、第2、第4および第5不純物領域11、12、21、22の各々はn型を有し、第3不純物領域13はp型を有する。第1~第3不純物領域11~13の各々は上部p層35を貫通してn層34に達しており、第3不純物領域13は第1および第2不純物領域11、12の間に配置されている。第4および第5不純物領域21、22の各々は上部p層35上に設けられている。第1不純物領域11、第2不純物領域12、第3不純物領域13、第4不純物領域21、および第5不純物領域22の各々は、エピタキシャル基板30の上面一の面上に設けられている。第1~第5電極S1、D1、G1、S2、D2は、第1~第5不純物領域11、12、13、21、22のそれぞれの上に設けられている。第1および第5電極S1、D2は互いに電気的に接続されており、また第3および第4電極G1、S2は互いに電気的に接続されている。好ましくは第1~第5電極S1、D1、G1、S2、D2の各々はオーミック電極である。ゲート酸化膜I2は上部p層35上において第4および第5不純物領域21、22の間を覆っている。第6電極G2はゲート酸化膜I2上に設けられている。スイッチング素子50は、上部p層35上に設けられ第1および第2開口部を有する層間絶縁膜I1を有する。第1および第2電極S1、D1のそれぞれは第1および第2開口部内においてエピタキシャル基板30上に接している。好ましくはゲート酸化膜I2の材料と層間絶縁膜I1の材料とは同じである。より好ましくはゲート酸化膜I2の厚さと層間絶縁膜I1の厚さとは同じである。図2に示すように、スイッチング素子50の等価回路は、外部との接続のためのドレイン端子DT、ソース端子ST、およびゲート端子GTを有し、またその内部構造としてJFET部10およびMOSFET部20を有する。具体的には、第6電極G2がゲート端子GTに対応している。また第3電極G1と第4電極S2とが互いに電気的に接続されている部分がソース端子STに対応している。また第2電極D1がドレイン端子DTに対応している。またJFET部10のソース、ドレイン、およびゲートのそれぞれには、第1電極S1、第2電極D1、および第3電極G1が対応している。またMOSFET部20のソース、ドレイン、およびゲートのそれぞれには、第4電極S2、第5電極D2、および第6電極G2が対応している。第1および第5電極S1、D2が互いに電気的に接続されていることは、JFET部10のソースとMOSFET部20のドレインとが電気的に接続されていることに対応する。また第3および第4電極G1、S2が互いに電気的に接続されていることは、JFET部10のゲートとMOSFET部20のソースとが電気的に接続されていることに対応する。つまり、互いにカスコード接続されたJFET部10およびMOSFET部20が、ドレイン端子DT、ソース端子ST、およびゲート端子GTの3端子を有する素子を構成している。この構成によりスイッチング素子50は、ゲート端子GTへの電圧印加によってドレイン端子DTおよびソース端子ST間のスイッチングを行うことができる。具体的には、nチャネルの場合、ゲート端子GTの電位をしきい値以上の正電位とすることによってドレイン端子DTおよびソース端子ST間をオン状態とすることができ、また、たとえばゲート端子GTの電位をしきい値未満たとえば接地電位とすることによってドレイン端子DTおよびソース端子ST間をオフ状態とすることができる。次にスイッチング素子50の製造方法について説明する。図3に示すように、エピタキシャル基板30が形成される。具体的には、単結晶基板31上に、バッファ層32、下部p層33、n層34、および上部p層35がこの順にエピタキシャル成長によって形成される。エピタキシャル成長は、たとえばCVDChemicalVaporDeposition法によって行うことができる。図4に示すように、エピタキシャル基板30の上面上に、第1不純物領域11、第2不純物領域12、第3不純物領域13、第4不純物領域21、および第5不純物領域22が形成される。不純物領域の形成は、たとえばイオン注入法によって行うことができる。図5に示すように、エピタキシャル基板30の上面上に、絶縁膜I0が形成される。絶縁膜I0の形成は、たとえば熱酸化法によって行うことができる。図6に示すように、絶縁膜I0をパターニングすることによって、絶縁膜I0から、層間絶縁膜I1およびゲート酸化膜I2が形成される。このパターニングは、たとえば、フォトリソグラフィ法を用いて行うことができる。図1に示すように、オーミック電極として、第1~第5電極S1、D1、G1、S2およびD2が形成される。またゲート酸化膜I2上に第6電極G2が形成される。第3電極G1および第4電極S2を互いに電気的に接続する配線構造が設けられる。また第1電極S1および第5電極D2を互いに電気的に接続する配線構造が設けられる。以上によりスイッチング素子50が得られる。本実施の形態のスイッチング素子50によれば、第3および第4電極G1、S2から構成されるソース端子STと、第2電極D1から構成されるドレイン端子DTとの間の導通を、第6電極G2から構成されるゲート端子GTの電位によってスイッチングすることができる。この装置は、n層34と第3不純物領域13とによるpn接合の空乏層を利用したチャネル制御と、上部p層35上の第6電極G2絶縁ゲートを利用したチャネル制御とが協調して行われることで、接合トランジスタの利点と、絶縁ゲートトランジスタの利点とを併せ持っている。具体的には、接合トランジスタと同様に、高速動作が可能でありまたオン抵抗が低い。また絶縁ゲートトランジスタと同様に、容易にノーマリオフ特性が得られる。またスイッチング素子が一のエピタキシャル基板30を用いて形成されるので、スイッチング素子を1チップで構成することができる。また第1~第5電極S1、D1、G1、S2、D2の各々はオーミック電極である。これにより第1~第5電極S1、D1、G1、S2、D2の各々とエピタキシャル基板30とをオーミックに接続することができる。またスイッチング素子50は、上部p層35上に設けられ第1および第2開口部を有する層間絶縁膜I1を有する。第1および第2電極のそれぞれは第1および第2開口部内においてエピタキシャル基板30上に接している。これにより、第1および第2電極S1、D1の各々が、エピタキシャル基板30上の所望の領域以外の領域に接触することを防止することができる。またゲート酸化膜I2の材料と層間絶縁膜I1の材料とは同じである。これによりゲート酸化膜I2と、層間絶縁膜I1とを同じ材料で形成することができる。よって製造方法をより簡素化することができる。またゲート酸化膜I2の厚さと層間絶縁膜I1の厚さとは同じである。これにより、絶縁膜I0図5をパターニングすることでゲート酸化膜I2と層間絶縁膜I1とを一括して形成することができる。実施の形態2本実施の形態においては、第1~第6電極S1、D1、G1、S2、D2およびG2の平面レイアウトについて特に説明する。図7に示す平面視で、エピタキシャル基板30上において、第1電極S1と第5電極D2とが一体化されている。これにより、特に配線構造を設けることなく、第1電極S1と第5電極D2との間を電気的に接続することができる。またエピタキシャル基板30上において、第3電極G1と第4電極S2とが一体化されている。これにより、特に配線構造を設けることなく、第3電極G1と第4電極S2との間を電気的に接続することができる。なお、上記以外の構成については、上述した実施の形態1の構成とほぼ同じであるため、同一または対応する要素について同一の符号を付し、その説明を繰り返さない。実施の形態3図8に示すように、本実施の形態のスイッチング素子51炭化珪素半導体装置においては、上部p層35は、n層34の一部の上に設けられており、よってn層34の一部が露出されている。またエピタキシャル基板30は第6不純物領域14を有する。第6不純物領域14は、露出されたn層34を貫通して下部p層33に達しており、p型を有する。また第1電極S1は、第6不純物領域14に電気的に接続されており、本実施の形態においては第6不純物領域14に接している。この構成により、第1電極S1と、下部p層33とが、p型の第6不純物領域を介して電気的に接続されている。本実施の形態によれば、下部p層33が第1電極S1と同電位とされることで、n層34内の電界集中を緩和することができる。なお、上記以外の構成については、上述した実施の形態1または2の構成とほぼ同じであるため、同一または対応する要素について同一の符号を付し、その説明を繰り返さない。なお上記各実施の形態においては炭化珪素基板としてエピタキシャル基板が用いられているが、エピタキシャル基板以外の炭化珪素基板が用いられてもよい。また炭化珪素半導体装置に炭化珪素基板を支持するための部材がさらに設けられてもよく、この部材は炭化珪素以外の材料から作られていてもよい。また第1導電型は、移動度の観点でn型が望ましいが、p型が用いられてもよい。今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した実施の形態および実施例ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。