"クロックパルスを生成する発振器を有し、上記クロックパルスに基づいて日付及び時刻をカウントし、時刻情報を生成する計時回路と、上記計時回路へ電力供給する電気二重層コンデンサと、上記電気二重層コンデンサを充電する充電回路と、商用電源を利用して、上記充電回路へ直流電流を供給する電源回路とを備え、上記計時回路、上記電気二重層コンデンサ及び上記充電回路が、共通の制御基板上に実装されていることを特徴とする画像処理装置。上記充電回路は、上記電気二重層コンデンサに充電電流を供給する電流供給回路と、上記電気二重層コンデンサの蓄電電圧を第1参照電圧及び第2参照電圧と比較し、上記比較結果に基づいて、上記電流供給回路による充電電流の供給を許可するコンパレータとを含み、上記コンパレータは、上記電気二重層コンデンサの充電時において上記蓄電電圧が第1参照電圧を上回れば、上記充電電流の供給を停止させ、上記電気二重層コンデンサの放電時において上記蓄電電圧が第1参照電圧よりも小さい第2参照電圧を下回れば、上記充電電流の供給を再開させることを特徴とする請求項1に記載の画像処理装置。上記充電回路は、制御端子に供給される上記コンパレータの出力に基づいて、上記電源回路から供給される直流電流を上記電流供給回路に供給する抵抗内蔵トランジスタを含み、上記コンパレータが、プッシュプル出力のコンパレータであることを特徴とする請求項2に記載の画像処理装置。本発明は、上記事情に鑑みてなされたものであり、計時回路が実装された制御基板を廃棄する際の作業効率を向上させることができる画像処理装置を提供することを目的としている。また、本発明は、計時回路へ直流電源を供給するのに用いる電気二重層コンデンサの劣化を抑制することができる画像処理装置を提供することを目的としている。さらに、その様な画像処理装置の製造コストを低減させることを目的としている。第1の本発明による画像処理装置は、クロックパルスを生成する発振器を有し、上記クロックパルスに基づいて日付及び時刻をカウントし、時刻情報を生成する計時回路と、上記計時回路へ電力供給する電気二重層コンデンサと、上記電気二重層コンデンサを充電する充電回路と、商用電源を利用して、上記充電回路へ直流電流を供給する電源回路とを備え、上記計時回路、上記電気二重層コンデンサ及び上記充電回路が、共通の制御基板上に実装されているように構成される。この様な構成によれば、日付及び時刻をカウントして時刻情報を生成する計時回路へ直流電流を供給するのに電池ではなく電気二重層コンデンサを用いるので、電気二重層コンデンサを装着したまま制御基板を廃棄することができる。このため、計時回路が実装された制御基板を廃棄する際の作業効率を向上させることができる。第2の本発明による画像処理装置は、上記構成に加え、上記充電回路が、上記電気二重層コンデンサに充電電流を供給する電流供給回路と、上記電気二重層コンデンサの蓄電電圧を第1参照電圧及び第2参照電圧と比較し、上記比較結果に基づいて、上記電流供給回路による充電電流の供給を許可するコンパレータとを含み、上記コンパレータが、上記電気二重層コンデンサの充電時において上記蓄電電圧が第1参照電圧を上回れば、上記充電電流の供給を停止させ、上記電気二重層コンデンサの放電時において上記蓄電電圧が第1参照電圧よりも小さい第2参照電圧を下回れば、上記充電電流の供給を再開させるように構成される。この様な構成によれば、蓄電電圧と第1及び第2参照電圧との比較結果に基づいて充電電流直流の供給を許可することにより、電気二重層コンデンサの蓄電電圧に応じた充放電の切り替えが行われる。このため、電気二重層コンデンサが常時、充電状態に保持される場合に比べて、充電状態に保持される時間が短縮されるので、計時回路へ直流電源を供給するのに用いる電気二重層コンデンサの劣化を抑制することができる。さらに、蓄電電圧との比較に用いる参照電圧を充電時と放電時とで異ならせることにより、充放電の切り替えが頻繁に生じるのを抑制することができる。第3の本発明による画像処理装置は、上記構成に加え、上記充電回路が、制御端子に供給される上記コンパレータの出力に基づいて、上記電源回路から供給される直流電流を上記電流供給回路に供給する抵抗内蔵トランジスタを含み、上記コンパレータが、プッシュプル出力のコンパレータであるように構成される。この様な構成によれば、抵抗内蔵トランジスタのスイッチング動作により、電流供給回路による充電電流の供給が停止され、或いは、充電電流の供給が再開されるので、蓄電電圧に基づく充放電の切り替えを簡素な回路構成により実現することができる。また、安価な抵抗内蔵トランジスタを用いてその様な充電回路が構成されるので、画像処理装置の製造コストを低減させることができる。本発明による画像処理装置では、電気二重層コンデンサを装着したまま制御基板を廃棄することができるので、計時回路が実装された制御基板を廃棄する際の作業効率を向上させることができる。また、本発明による画像処理装置では、電気二重層コンデンサが常時、充電状態に保持される場合に比べて、充電状態に保持される時間が短縮されるので、計時回路へ直流電流を供給するのに用いる電気二重層コンデンサの劣化を抑制することができる。さらに、安価な抵抗内蔵トランジスタを用いて、蓄電電圧に基づく充放電の切り替えを行う充電回路が構成されるので、上述した画像処理装置の製造コストを低減させることができる。<制御基板1>図1は、本発明の実施の形態による画像形成装置や画像読取装置等の画像処理装置に用いられる制御基板1の一構成例を示した図である。制御基板1は、電気二重層コンデンサCEから直流電流を供給することにより、RTC16への電力供給がバックアップされるRTCユニットであり、後述する画像形成装置内に配置される。この制御基板1は、ノイズフィルタNF、充電回路10、ダイオードD1~D3、電気二重層コンデンサCE、制限抵抗14、定電圧回路15及びRTC16が形成された共通の配線基板からなり、画像形成装置内の直流電源Vccから例えば、5V程度の直流電流が供給される。RTC16は、クロックパルスに基づいて日付及び時刻をカウントし、時刻情報を生成する計時回路であり、発振器、カウンター及びメモリにより構成される。発振器は、クロックパルスを生成するクロックジェネレータである。カウンターは、クロックパルスに基づいて、年月日などの日付と時刻とを計数し、現在の日付及び時刻を示す時刻情報を生成する計数部である。上記メモリには、時刻情報が保持される。直流電源Vccは、逆流防止用のダイオードD2を介して直流電流をRTC16に供給するとともに、高調波信号を除去するためのノイズフィルタNFを介して、充電回路10に直流電流を供給する。充電回路10は、コンパレータ回路11、SWスイッチング回路12及び電流供給回路13からなる蓄電制御回路であり、直流電源Vccを利用して電気二重層コンデンサCEを充電する。この充電回路10では、コンパレータ回路11のヒステリシス特性を利用した電気二重層コンデンサCEの間欠充電が行われる。コンパレータ回路11は、電気二重層コンデンサCEの蓄電電圧Vinを参照電圧Vrefと比較し、その比較結果に基づいて、電流供給回路13による充電電流の供給を許可する。このコンパレータ回路11は、参照電圧Vrefとして、電気二重層コンデンサCEの充電時と放電時とで異なる第1参照電圧V1及び第2参照電圧V2を用いることにより、入出力間のヒステリシス特性を実現している。具体的には、コンパレータ回路11は、電気二重層コンデンサCEの充電時において、蓄電電圧Vinが第1参照電圧V1を上回れば、電流供給回路13による充電電流直流の供給を停止させる。一方、コンパレータ回路11は、電気二重層コンデンサCEの放電時において、蓄電電圧Vinが第1参照電圧V1よりも小さい第2参照電圧V2を下回れば、電流供給回路13による充電電流直流の供給を再開させる。つまり、放電状態から充電状態に切り替えられれば、蓄電電圧Vinが第1参照電圧V1を上回らない限り、充電状態が維持される。一方、蓄電電圧Vinが第1参照電圧V1を上回れば、充電状態から放電状態に切り替えられ、蓄電電圧Vinが第2参照電圧V2を下回らない限り、放電状態が維持される。この様なヒステリシス特性を持たせることにより、蓄電電圧Vinに応じた充放電の切り替えが行われるので、電気二重層コンデンサCEが常時、充電状態に保持される場合に比べて、充電状態に保持される時間を短縮することができる。また、参照電圧V1又はV2の近傍で充放電の切り替えが頻繁に生じるのを抑制することができる。参照電圧V1,V2は、直流電源Vccを利用して生成される。SW回路12は、コンパレータ回路11の出力に基づいて、直流電源Vccから供給される直流電流を電流供給回路13に供給することを決定する回路であり、電流供給回路13による充電電流の供給を停止させ、或いは、充電電流の供給を再開させるようにスイッチングする。電流供給回路13は、蓄電量に関わらず、充電速度を維持するために、電気二重層コンデンサCEに概ね一定の充電電流を供給する定電流回路であり、SW回路12を介して直流電源Vccから供給される電流に基づいて、充電電流を生成する。一定の充電速度を維持することにより、電気二重層コンデンサCEを充電するのに要する時間を短縮することができる。電気二重層コンデンサCEは、例えば、省電力モード時や主電源がオフの状態において、RTC16へ直流電流を供給するための蓄電用コンデンサキャパシタであり、分極性電極、集電用電極及び電解質により構成される。この電気二重層コンデンサCEでは、プラス側の電極が、蓄電電圧Vinの出力端子と、逆流防止用のダイオードD1のカソード端子と、制限抵抗14に接続され、マイナス側の電極は接地されている。充電電流は、ダイオードD1を介して電流供給回路13から電気二重層コンデンサCEに供給される。一方、放電電流は、制限抵抗14を介して電気二重層コンデンサCEから定電圧回路15に供給される。定電圧回路15は、電気二重層コンデンサCEの蓄電量に関わらず、概ね一定のバックアップ電圧を維持するためのレギュレータ回路であり、電気二重層コンデンサCEから供給される放電電流に基づいて、バックアップ電圧を生成する。このバックアップ電圧は、例えば、蓄電電圧Vinを昇圧することにより生成され、逆流防止用のダイオードD3を介して、RTC16に印加される。一定のバックアップ電圧を維持することにより、直流電源Vccの遮断時に、RTC16を正常に動作させることができる時間を伸長させることができる。RTC16には、上述したように、ダイオードD2を介して直流電源Vccが供給されるとともに、制限抵抗14、定電圧回路15及びダイオードD3を介して電気二重層コンデンサCEから直流電源が供給される。このため、停電、主電源のオフ等により直流電源Vccが遮断されたとしても、RTC16を継続的に動作させることができる。<コンパレータ回路11>図2は、図1のコンパレータ回路11の構成例を示した図である。このコンパレータ回路11は、分圧抵抗R1,R2、帰還抵抗R3及び制限抵抗R4と、参照電圧Vref及び蓄電電圧Vinを比較してSW回路制御信号を出力するオペアンプ111により構成される。直流電源Vccの電源電圧は、分圧抵抗R1,R2により分圧され、その分圧電圧がオペアンプ111の非反転入力端子に供給される。電気二重層コンデンサCEの蓄電電圧Vinは、制限抵抗R4を介して、オペアンプ111の反転入力端子に入力される。帰還抵抗R3は、オペアンプ111の出力端子と非反転入力端子とを接続する帰還路112上に設けられる制限抵抗である。SW回路制御信号は、SW回路12を制御するための信号であり、出力電圧Voutの電圧レベルが異なる2つの状態、すなわち、ハイ状態及びロー状態からなる。ここでは、SW回路制御信号がハイ状態である場合の出力電圧VoutをVHとし、ロー状態である場合の出力電圧VoutをVLとする。このとき、第1参照電圧V1は、出力電圧VoutがVHである場合の参照電圧Vrefであり、第2参照電圧V2は、出力電圧VoutがVLである場合の参照電圧Vrefである。コンパレータ回路11が、後述するオープンコレクタ出力又はオープンドレイン出力のコンパレータである場合、参照電圧V1,V2は、直流電源vccの電源電圧をVcとして、図3に示す数式1及び2により表される。図4及び図5は、図2のコンパレータ回路11の動作の一例を示した図である。図4には、反転入力端子に供給される入力電圧Vinと出力電圧Voutとの関係が示されている。出力電圧VoutがVHである場合、蓄電電圧Vinが第1参照電圧V1を上回らない限り、SW回路制御信号は、ハイ状態が維持される。蓄電電圧Vinが第1参照電圧V1を上回れば、SW回路制御信号は、ロー状態へ切り替えられ、出力電圧VoutはVLとなる。一方、出力電圧VoutがVLである場合には、蓄電電圧Vinが第2参照電圧V2を下回らない限り、SW回路制御信号は、ロー状態が維持される。蓄電電圧Vinが第2参照電圧V2を下回れば、SW回路制御信号は、ハイ状態へ切り替えられ、出力電圧VoutはVHとなる。図5には、主電源をオンした後の入出力電圧の変化と電気二重層コンデンサCEの状態変化とが示されている。時刻t1において主電源をオンすることにより、出力電圧VoutがVHに切り替えられれば、蓄電電圧Vinが第1参照電圧V1を上回るまで、SW回路制御信号は、ハイ状態が維持される。この間、電気二重層コンデンサCEは充電され、蓄電電圧Vinが徐々に増加する。時刻t2において蓄電電圧Vinが第1参照電圧V1を上回れば、SW回路制御信号は、ロー状態へ切り替えられ、電気二重層コンデンサCEへの充電電流の供給が遮断される。このとき、出力電圧VoutはVLに切り替えられ、蓄電電圧Vinが第2参照電圧V2を下回るまで、SW回路制御信号は、ロー状態が維持される。この間、電気二重層コンデンサCEは、自己放電等により放電し、蓄電電圧Vinが緩やかに減少する。時刻t3において蓄電電圧Vinが第2参照電圧V2を下回れば、SW回路制御信号は、ハイ状態へ切り替えられ、充電電流の供給が再開される。このとき、出力電圧VoutはVHに切り替えられ、蓄電電圧Vinが第1参照電圧V1を上回るまで、SW回路制御信号は、ハイ状態が維持され、この間、電気二重層コンデンサCEは充電される。時刻t4において蓄電電圧Vinが第1参照電圧V1を上回れば、SW回路制御信号は、ロー状態へ切り替えられ、充電電流の供給が遮断される。このとき、出力電圧VoutはVLに切り替えられ、蓄電電圧Vinが第2参照電圧V2を下回るまで、SW回路制御信号は、ロー状態が維持され、この間、電気二重層コンデンサCEは放電する。時刻t4以降は、時刻t2から時刻t4までの動作が繰り返される。この様なヒステリシス特性を持たせて充放電を切り替えることにより、電気二重層コンデンサCEが常時、充電状態に保持されるのを防止し、且つ参照電圧V1又はV2の近傍で充放電の切り替えが頻繁に生じるのを抑制することができる。一般に、蓄電量が満充電に近い状態で電気二重層コンデンサCEの充電を継続的に行う場合に比べて、上述した様に充放電を繰り返し行う方が、電気二重層コンデンサCEの劣化を抑制することができる。<SW回路12>図6は、図1のSW回路12の構成例を示した図であり、図2のコンパレータ回路11がオープンコレクタ出力又はオープンドレイン出力のコンパレータである場合のSW回路12が示されている。このSW回路12は、オペアンプ111の出力をプルアップするためのプルアップ抵抗17と、抵抗内蔵トランジスタ121,122いわゆるデジタルトランジスタにより構成される。プルアップ抵抗17は、コンパレータ回路11の出力側、すなわち、SW回路12の入力側に設けられ、コンパレータ回路11のハイ側の出力電圧VHを直流電源Vccの電源電圧に一致させている。抵抗内蔵トランジスタ121,122は、コンパレータ回路11から制御端子に供給されるSW回路制御信号に基づいて、直流電源Vccから供給される直流電流を電流供給回路13へ出力する。抵抗内蔵トランジスタ121は、制限抵抗123,124と、npn型のバイポーラトランジスタ125により構成される。SW回路制御信号は、入力電流を制限するための制限抵抗123を介して、バイポーラトランジスタ125のベース端子に入力される。制限抵抗124は、出力電圧を安定させるための抵抗素子であり、バイポーラトランジスタ125のエミッタ端子とベース端子とを接続している。バイポーラトランジスタ125のベース端子は、接地されている。抵抗内蔵トランジスタ122は、制限抵抗126,127と、pnp型のバイポーラトランジスタ128により構成される。バイポーラトランジスタ128のベース端子は、入力電流を制限するための制限抵抗126を介して、バイポーラトランジスタ125のコレクタ端子に接続されている。制限抵抗127は、出力電圧を安定させるための抵抗素子であり、バイポーラトランジスタ128のエミッタ端子とベース端子とを接続している。バイポーラトランジスタ128のエミッタ端子は、直流電源Vccに接続され、コレクタ端子から直流電流が出力される。SW回路制御信号がVLからVHへ切り替えられれば、抵抗内蔵トランジスタ121及び122は、いずれもオンし、電流供給回路13へ直流電流が供給される。一方、SW回路制御信号がVHからVLへ切り替えられれば、抵抗内蔵トランジスタ121及び122がオフし、電流供給回路13への直流電流の供給が遮断される。この様な抵抗内蔵トランジスタ121,122のスイッチング動作により、電流供給回路13による充電電流の供給が停止され、或いは、充電電流の供給が再開されるので、蓄電電圧Vinに基づく充放電の切り替えを簡素な構成により実現することができる。特に、安価な半導体スイッチング素子を用いて充電回路10が構成されるので、制御基板1の製造コストを低減させることができる。<電流供給回路13>図7は、図1の電流供給回路13の構成例を示した図である。この電流供給回路13は、バイアス抵抗R5,R6と、npn型のバイポーラトランジスタ131,132により構成される。電流供給回路13の入力端子は、バイポーラトランジスタ131のコレクタ端子と、バイアス抵抗R5を介してベース端子とに接続されている。SW回路12から入力端子に供給される直流電流は、バイアス抵抗R5を介してバイポーラトランジスタ131のベース端子に入力される。バイポーラトランジスタ131は、SW回路12を介して直流電源Vccから入力端子に印加される電源電圧Vcによりオンする。バイポーラトランジスタ132のコレクタ端子及びベース端子は、それぞれバイポーラトランジスタ131のベース端子及びエミッタ端子に接続されている。電流供給回路13の出力端子は、バイポーラトランジスタ132のエミッタ端子と、バイアス抵抗R6を介してベース端子とに接続されている。バイポーラトランジスタ131がオンすれば、当該バイポーラトランジスタ131を介してバイアス抵抗R6に直流電流が流れ、出力端子から充電電流として出力される。この充電電流が大きくなり、バイアス抵抗R6における電圧降下が一定レベルに到達すれば、バイポーラトランジスタ132がオンする。バイポーラトランジスタ132がオンすれば、当該バイポーラトランジスタ132を介して直流電流がバイアス抵抗R5に流れ、バイアス抵抗R5における電圧降下により、バイポーラトランジスタ131がオフする。バイポーラトランジスタ131がオフすれば、バイアス抵抗R6を電流が流れなくなるので、バイポーラトランジスタ132もオフする。この様な動作を繰り返すことにより、充電電流が一定レベルに維持される。この様な構成により、電気二重層コンデンサCEの蓄電量が満充電に近づいた場合であっても、充電速度が概ね一定に保たれるので、電気二重層コンデンサCEの蓄電電圧Vinが目標電圧参照電圧V1に相当に到達するまでに要する時間を短縮することができる。<MFP200>図8は、図1の制御基板1を含む画像形成装置の一構成例を示したブロック図であり、画像形成装置の一例としてMFP200が示されている。MFPMultifunctionPeripheral:複合機200は、スキャナ機能、プリンタ機能及びFAXファクシミリ機能を備えた画像形成装置であり、商用電源から電力供給される。このMFP200は、制御基板1、電源回路201、画像メモリ207、モデム208、NCUネットワークコントロールユニット209、バス210、読取部211、印刷部212、操作パネル213、ネットワーク通信部214、カートリッジ通信部215及びカートリッジメモリ216により構成される。制御基板1には、CPU202、ROM203、RAM204、CODEC205及びRTCユニット206が実装されている。電源回路201は、商用電源を利用して、制御基板1等に直流電源Vccを供給する電源装置であり、商用電源から供給される交流電圧を直流電圧に変換して出力する。この電源回路201は、主電源がオフされれば、電源供給を停止する。CPU202は、バス210上のデバイスを制御する制御部であり、ROM203に保持される制御プログラムに基づいて動作する。CODEC205は、所定の符号化方式により、データをエンコードし、或いは、デコードする符号化処理部であり、画像データの圧縮処理及び伸長処理を行う。RTCユニット206は、前述したノイズフィルタNF、充電回路10、ダイオードD1~D3、電気二重層コンデンサCE、制限抵抗14、定電圧回路15及びRTC16により構成される。画像メモリ207には、読取部211が原稿から読み取った画像データ、プリント用の画像データ、FAX受信した画像データ、FAX送信用の画像データ等が保持される。モデム208は、画像データを音声信号に変換してFAX送信し、或いは、FAX受信した音声信号を画像データに変換する。NCU209は、電話回線を利用した着発信制御を行う。操作パネル213は、ユーザ操作を受け付ける操作部と、入力情報を表示するディスプレイからなる。ネットワーク通信部214は、LANローカルエリアネットワークを利用した通信制御を行う。印刷部212は、図示しないトナーカートリッジ内のトナーを用いて、画像データを記録紙に印刷する。上記トナーカートリッジは、トナーを収容する着脱式の収容器であり、トナーの使用期限を示す期限情報を保持するためのカートリッジメモリ216を有する。トナーの使用期限とは、吸湿等の影響による経時劣化により、品質が使用限界に達する日付である。カートリッジ通信部215は、トナーカートリッジ内のカートリッジメモリ216とデータの送受信を行う。このカートリッジ通信部215は、例えば、トナーカートリッジがMFP200に装着されたことが検知されれば、カートリッジメモリ216から期限情報を取得する。CPU202は、主電源がオンされれば起動し、初期化処理を行う。この初期化処理では、RTCユニット206内のRTC16から時刻情報を取得し、現在の日付及び時刻を示す日時管理データを作成してRAM204内に格納する動作が行われる。RAM204上の日時管理データは、CPU202により更新される。また、CPU202は、トナーカートリッジがMFP200に装着されたことを検知し、カートリッジ通信部215によりカートリッジメモリ216から取得された期限情報とRAM204上の日時管理データとに基づいて、印刷部212の動作を制限する。例えば、トナーの使用期限を過ぎていれば、その旨を示す警告メッセージを操作パネル213上に表示し、印刷処理の実行を禁止する動作が行われる。図9のステップS101~S104は、図8のMFP200におけるトナーカートリッジ装着時の動作の一例を示したフローチャートである。まず、CPU202は、トナーカートリッジが装着されれば、カートリッジ通信部215に対し、カートリッジメモリ216へのアクセスを要求し、カートリッジメモリ216から期限情報を取得するステップS101,S102。このとき、CPU202は、トナーの使用期限に到達したか、或いは、使用期限を過ぎていれば、使用期限切れであると判断し、警告メッセージを操作パネル213上に表示して、印刷部212の動作を制限するステップS103,S104。図10のステップS201~S204は、図8のCPU202によるカートリッジメモリ216の制御の一例を示したフローチャートである。まず、CPU202は、カートリッジ通信部215を介して、カートリッジメモリ216から期限情報を取得し、RAM204上の日時管理データ、すなわち、現在の日付と比較するステップS201,S202。このとき、CPU202は、トナーの使用期限を示す年月日が現在の日付と一致しているか、或いは、現在の日付よりも小さければ、使用期限に達しているものと判断し、トナーの使用を制限するための使用不可フラグを能動化するステップS203,S204。この使用不可フラグは、カートリッジメモリ216内に保持され、能動化することにより、トナーカートリッジ内のトナーを用いる印刷処理の実行を制限することができる。本実施の形態によれば、日付及び時刻をカウントして時刻情報を生成するRTC16へバックアップ用の直流電流を供給するのに電池ではなく電気二重層コンデンサCEを用いるので、電気二重層コンデンサCEを装着したまま制御基板1を廃棄することができる。このため、RTC16が実装された制御基板1を廃棄する際の作業効率を向上させることができる。また、蓄電電圧Vinと参照電圧V1,V2との比較結果に基づいて充電電流の供給を許可することにより、蓄電電圧Vinに応じた充放電の切り替えが行われるので、充電状態に保持される時間を短縮することができる。さらに、蓄電電圧Vinとの比較に用いる参照電圧を充電時と放電時とで異ならせることにより、充放電の切り替えが頻繁に生じるのを抑制することができる。このため、電気二重層コンデンサCEが常時、充電状態に保持される場合に比べ、電気二重層コンデンサCEの劣化を抑制することができる。なお、本実施の形態では、コンパレータ回路11がオープンコレクタ又はオープンドレイン出力のコンパレータであり、SW回路12が抵抗内蔵トランジスタ121,122からなる場合の例について説明した。しかし、本発明はコンパレータ回路11及びSW回路12の構成をこれに限定するものではない。例えば、プルアップ抵抗17と抵抗内蔵トランジスタ121の内部抵抗との分圧により、抵抗内蔵トランジスタ121への入力電圧が低くなるような場合、抵抗内蔵トランジスタ121,122の誤動作が生じることが考えられる。この様な場合には、抵抗内蔵トランジスタ121,122に代えて、FET電界効果トランジスタを用いても良い。また、オープンコレクタ又はオープンドレイン出力のコンパレータ回路11に代えて、プッシュプル出力のコンパレータをコンパレータ回路11として用いても良い。この様なコンパレータ回路11を使用すれば、プルアップ抵抗17が不要であり、抵抗内蔵トランジスタ121,122の誤動作を抑制することができる。コンパレータ回路11が、プッシュプル出力のコンパレータである場合、参照電圧Vkk=1,2は、直流電源vccの電源電圧Vcと、飽和電圧Vokとを用いて、図11に示す数式3により表される。図11の数式3において、飽和電圧Vo1k=1の場合は、コンパレータ回路11の出力がハイ状態であるときの出力電圧Vout=VHであり、飽和電圧Vo2k=2の場合は、ロー状態であるときの出力電圧Vout=VLである。また、コンパレータ回路11が出力電流として一定レベルを越える直流電流を供給可能であれば、SW回路12を省いて、コンパレータ回路11の出力を電流供給回路13へ直接に供給するような構成であっても良い。また、本実施の形態では、コンパレータ回路11の出力を利用してSW回路12をスイッチングさせることにより、電気二重層コンデンサCEへの充電電流の供給を停止させ、或いは、充電電流の供給を再開させる場合の例について説明した。しかし、本発明は電気二重層コンデンサCEの充放電を切り替える構成をこれに限定するものではない。例えば、電流供給回路13と電気二重層コンデンサCEとの間、或いは、電流供給回路13内に充電電流を遮断する遮断器を設け、コンパレータ回路11の出力を利用して遮断器を制御するような構成のものも本発明には含まれる。"