"半導体積層体と第1電極と第2電極とゲート部と金属膜と、を備えており、前記半導体積層体は、窒化物半導体の第1半導体層と窒化物半導体の第2半導体層を有しており、前記第1半導体層と前記第2半導体層はヘテロ接合を構成しており、前記第1電極は、前記半導体積層体の表面の一部に対向して設けられており、前記へテロ接合の第1部位に電気的に接続されており、前記第2電極は、前記半導体積層体の表面の一部に対向して設けられており、前記へテロ接合の前記第1部位とは異なる第2部位に電気的に接続されており、前記ゲート部は、前記第1電極と前記第2電極の間の前記半導体積層体の表面の一部に対向して設けられており、前記金属膜は、前記ゲート部と前記第1電極及び/又は前記第2電極の間の前記半導体積層体の表面の少なくとも一部に接触して設けられており、前記金属膜は、前記半導体積層体の表面部に窒素空孔を形成することが可能な材料である半導体装置。前記金属膜の少なくとも一部は、金属窒化物である請求項1に記載の半導体装置。前記金属膜の材料は、チタン、クロム、バナジウム、タンタル、ニッケル、ジルコニウム、ニオブ、タングステン、及びモリブテンからなる群から選択される少なくとも1つを含む請求項2に記載の半導体装置。前記金属膜の材料は、前記第1主電極と前記第2主電極の少なくともいずれか一方に用いられる材料と共通である請求項1~3のいずれか一項に記載の半導体装置。ヘテロ接合を構成する窒化物半導体の第1半導体層と窒化物半導体の第2半導体層を有する半導体積層体を用いて半導体装置を製造する方法であって、前記半導体積層体の表面の非被覆領域を残して半導体積層体の表面の一部に接触するように金属膜を形成する金属膜形成工程と、前記半導体積層体の表面の一部に対向するように、前記へテロ接合の第1部位に電気的に接続される第1電極を形成する第1電極形成工程と、前記半導体積層体の表面の一部に対向するように、前記へテロ接合の前記第1部位とは異なる第2部位に電気的に接続される第2電極を形成する第2電極形成工程と、前記半導体積層体の表面の前記非被覆領域の少なくとも一部を含む範囲にゲート部を形成するゲート部形成工程と、を備えており、前記金属膜は、前記ゲート部と前記第1電極及び/又は前記第2電極の間の前記半導体積層体の表面の少なくとも一部に接触して設けられており、前記金属膜は、前記半導体積層体の表面部に窒素空孔を形成することが可能な材料である製造方法。前記金属膜形成工程と前記第1電極形成工程と前記第2電極形成工程は、前記半導体積層体の表面に第1値の厚みを有する金属層を形成し、前記非被覆領域に対応する範囲の前記金属層を除去して前記半導体積層体の表面を露出させ、前記金属層の一部を第2値の厚みにまで除去することで実施され、前記第1電極及び前記第2電極は、前記第1値の厚みを有する前記金属層を用いて形成されており、前記金属膜は、前記第2値の厚みを有する前記金属層を用いて形成されている請求項5に記載の半導体装置の製造方法。しかしながら、有機半導体膜は、安定した品質で製造することが難しく、信頼性が低いという問題がある。本発明は、信頼性の高いヘテロ接合を有するノーマリオフ型の半導体装置を提供することを目的としている。本明細書で開示される半導体装置は、半導体積層体と第1電極と第2電極とゲート部と金属膜とを備えている。半導体積層体は、窒化物半導体の第1半導体層と窒化物半導体の第2半導体層を有しており、第1半導体層と第2半導体層はヘテロ接合を構成している。第1電極は、半導体積層体の表面の一部に対向して設けられており、へテロ接合の第1部位に電気的に接続されている。第2電極は、半導体積層体の表面の一部に対向して設けられており、へテロ接合の第1部位とは異なる第2部位に電気的に接続されている。ゲート部は、第1電極と第2電極の間の半導体積層体の表面の一部に対向して設けられている。ここで、半導体積層体の表面に対向するとは、半導体積層体の表面に接触する場合の他に、他の部材を介して半導体積層体の表面に対向する場合を含む。金属膜は、ゲート部と第1電極及び/又は第2電極の間の半導体積層体の表面の少なくとも一部に接触して設けられている。金属膜は、半導体積層体の表面部に窒素空孔を形成することが可能な材料である。この態様の半導体装置によると、金属膜の下方に存在する半導体積層体の表面部に窒素空孔が選択的に形成されており、その窒素空孔が電子キャリアのドナーとして働くことから、金属膜の下方に存在する2次元電子ガス層の電子密度を選択的に濃くすることができる。金属膜は、ゲート部に対応する範囲には設けられておらず、ゲート部と第1電極の間、及び/又はゲート部と第2電極の間の少なくとも一部に設けられている。これにより、ゲート部の下方の電子密度を相対的に薄くしてノーマリオフを実現しながら、ゲート部と第1電極の間、及び/又はゲート部と第2電極の間に対応する2次元電子ガス層の電子濃度を相対的に濃くしてオン抵抗を低減することができる。さらに、金属膜は、半導体装置の材料として広く用いられているものであり、既知の製造技術を用いて安定した品質で作成することが可能である。本明細書で開示される技術によると、信頼性の高いヘテロ接合を有するノーマリオフ型の半導体装置を提供することができる。金属膜の少なくとも一部は、金属窒化物であってもよい。この金属窒化物は、半導体積層体の表面部に存在していた窒素と金属膜を構成する金属が結合して形成される。すなわち、この態様の半導体装置は、金属膜を構成する金属に窒素と結合し易い材料を用いたときの形態を示している。この態様の半導体装置によると、半導体積層体の表面部に存在していた窒素が金属膜を結合し、半導体積層体の表面部に窒素空孔が形成される。金属膜の材料は、チタン、クロム、バナジウム、タンタル、ニッケル、ジルコニウム、ニオブ、タングステン、及びモリブテンからなる群から選択される少なくとも1つを含んでいてもよい。これらの材料は、窒素と結合して窒素空孔を形成することができる。金属膜の材料は、第1主電極と第2主電極の少なくともいずれか一方の材料と共通であってもよい。この態様の半導体装置は、第1主電極と第2主電極の材料を利用して金属膜が形成されていると評価することができる。換言すれば、特別な材料を利用することなく、金属膜を形成することができる。本明細書で開示される技術は、ヘテロ接合を構成する窒化物半導体の第1半導体層と窒化物半導体の第2半導体層を有する半導体積層体を用いて半導体装置を製造する方法に具現化される。本明細書で開示される製造方法は、金属膜形成工程と第1電極形成工程と第2電極形成工程とゲート部形成工程を備えている。金属膜形成工程では、半導体積層体の表面の非被覆領域を残して半導体積層体の表面の一部に接触するように金属膜を形成する。第1電極形成工程では、半導体積層体の表面の一部に対向するように、へテロ接合の第1部位に電気的に接続される第1電極を形成する。第2電極形成工程では、半導体積層体の表面の一部に対向するように、へテロ接合の前記第1部位とは異なる第2部位に電気的に接続される第2電極を形成する。ゲート部形成工程では、半導体積層体の表面の非被覆領域の少なくとも一部を含む範囲にゲート部を形成する。ここで、金属膜は、ゲート部と第1電極及び/又は第2電極の間の半導体積層体の表面の少なくとも一部に接触して設けられている。金属膜は、半導体積層体の表面部に窒素空孔を形成することが可能な材料である。この製造方法を利用すると、信頼性の高いヘテロ接合を有するノーマリオフ型の半導体装置を製造することができる。金属膜形成工程と第1電極形成工程と第2電極形成工程は、同時に実施されてもよい。この場合、これらの工程は、半導体積層体の表面に第1値の厚みを有する金属層を形成し、非被覆領域に対応する範囲の金属層を除去して半導体積層体の表面を露出させ、金属層の一部を第2値の厚みにまで除去することで実施される。ここで、第1電極及び第2電極は、第1値の厚みを有する金属層を用いて形成されている。金属膜は、第2値の厚みを有する金属層を用いて形成されている。この製造方法を利用すると、少ない工程数で信頼性の高いヘテロ接合を有するノーマリオフ型の半導体装置を製造することができる。本明細書で開示される技術によると、信頼性の高いヘテロ接合を有するノーマリオフ型の半導体装置を提供することができる。本明細書で開示される技術を整理しておく。第1特徴第1半導体層の半導体材料は、InXaGaYaAl1-Xa-YaN0≦Xa≦1、0≦Ya≦1、0≦XaYa≦1で表される。第2半導体層の半導体材料は、InXbGaYbAl1-Xb-YbN0≦Xb≦1、0≦Yb≦1、0≦XbYb≦1で表される。ここで、1-Xa-Ya<1-Xb-Ybの関係が成立するのが望ましい。第2特徴金属膜の材料は、チタンTi、クロムCr、バナジウムV、タンタルTa、ニッケルNi、ジルコニウムZr、ニオブNb、タングステンW、及びモリブテンMoからなる群から選択される少なくとも1つを含んでいるのが望ましい。さらに、金属膜の材料には、第1主電極と第2主電極のオーミック電極の材料として用いられるものと共通のものが用いられるのが望ましい。オーミック電極としては、チタン/アルミニウムの積層電極、チタン/アルミニウム/ニッケル/金の積層電極、チタン/アルミニウム/チタン/金の積層電極、チタン/金/白金、バナジウム/アルミニウム/バナジウム/金の積層電極が用いられる。図1に示されるように、半導体装置1は、高電子移動度トランジスタであり、半導体積層体10と、金属膜22と、ドレイン電極24第1主電極の一例と、ソース電極26第2主電極の一例と、ゲート部30を備えている。ドレイン電極24とソース電極26とゲート部30はそれぞれ、平面視したときに、一方向紙面奥行き方向に沿って延びている。また、ドレイン電極24とソース電極26とゲート部30は、平面視したときに、平行に配列されている。半導体積層体10は、ノンドープの窒化ガリウムGaNの電子走行層12第1半導体層の一例とノンドープの窒化アルミニウムガリウムAlGaNの電子供給層14第2半導体層の一例とを有している。電子供給層14の厚みは約2~10nmであり、電子供給層14に含まれるアルミニウムの組成比は約25である。電子供給層14は、電子走行層12よりも広いバンドギャップを有している。電子走行層12と電子供給層14は、ヘテロ接合を構成しており、そのヘテロ接合面に2次元電子ガス層2DEGが形成されている。電子走行層12と電子供給層14は、有機金属気相成長法を利用して、図示しない下地基板上に結晶成長して形成される。金属膜22は、半導体積層体10の表面の非被覆領域22aを被覆せずに、半導体積層体10の表面の一部に接触して設けられている。具体的には、金属膜22は、ゲート部30とドレイン電極24の間の半導体積層体10の表面の全範囲、及びゲート部30とソース電極26の間の半導体積層体10の表面の全範囲に接触して設けられている。金属膜22の厚みは約0.1~3nmであり、その材料にはチタンが用いられている。金属膜22は、半導体積層体10の表面部の窒素と結合し、少なくとも半導体積層体10の接合面において金属窒化物を構成する。この結果、半導体積層体10の表面部に窒素空孔を形成する。ドレイン電極24は、半導体積層体10の表面の一部に対向して形成されている。ドレイン電極24は、チタン層24aとアルミニウム層24bが積層して構成されている。ドレイン電極24のチタン層24aは、半導体積層体10の表面と金属膜22の双方に接触している。なお、ドレイン電極24のチタン層24aと金属膜22は同一の材料であり、それらは一体の構造物として評価することもできる。ドレイン電極24は、その下方に存在するヘテロ接合面の2次元電子ガス層2DEGの一部に電気的に接続されている。なお、ドレイン電極24と2次元電子ガス層2DEGの電気的な接続を良好とするために、ドレイン電極24の下方の半導体積層体10の表面部がn型化されていてもよい。ソース電極26は、半導体積層体10の表面の一部に対向して形成されている。ソース電極26は、チタン層26aとアルミニウム層26bが積層して構成されている。ソース電極26のチタン層26aは、半導体積層体10の表面と金属膜22の双方に接触している。なお、ソース電極26のチタン層26aと金属膜22は同一の材料であり、それらは一体の構造物として評価することもできる。ソース電極26は、その下方に存在するヘテロ接合面の2次元電子ガス層2DEGの一部に電気的に接続されている。なお、ソース電極26と2次元電子ガス層2DEGの電気的な接続を良好とするために、ソース電極26の下方の半導体積層体10の表面部がn型化されていてもよい。ゲート部30は、ドレイン電極24とソース電極26の間に配置されており、半導体積層体10の表面の一部に対向して形成されている。ゲート部30は、平面視したときに、非被覆領域22aの全範囲を含むように形成されている。ゲート部は、ゲート絶縁膜32とゲート電極34を備えている。ここで、ゲート絶縁膜32は、ゲート電極34の下方に存在する絶縁体の部分をいう。ゲート絶縁膜32の厚みは約50nmであり、その材料には酸化シリコンが用いられている。ゲート電極34の材料にはニッケルと金の積層が用いられている。ゲート電極34は、ゲート絶縁膜32を介して半導体積層体10の表面のうちの非被覆領域22aに対向している。次に、半導体装置1の動作を説明する。電子供給層14の厚みが約2~10nm程度と薄く形成されているので、電子走行層12と電子供給層14のヘテロ接合に起因するピエゾ分極が弱い。このため、ゲート部30の下方では、ゲート電極34に電圧が印加されていない状態において、電子走行層12と電子供給層14のヘテロ接合面に形成される2次元電子ガス層の電子密度が薄い。この結果、ゲート電極34に電圧が印加されていない状態では、ゲート部30の下方で電子キャリアの導通が遮断され、ドレイン電極24とソース電極26の間に電流が流れない。半導体装置1は、ゲート電極34に電圧が印加されていないときにオフ状態であり、ノーマリオフ型である。ゲート電極34に正電圧が印加されると、ゲート部30の下方の2次元電子ガス層の電子濃度が濃くなり、電子キャリアが導通する。これにより、電流が2次元電子ガス層を介してドレイン電極24とソース電極26の間を流れる。半導体装置1では、半導体積層体10の表面に金属膜22が形成されている。金属膜22は、半導体積層体10の表面部の窒素と結合し、窒素空孔を形成する。窒素空孔は、ドナー準位を形成しており、2次元電子ガス層に電子を供給することができる。このため、ゲート部30とドレイン電極24の間、及びゲート部30のソース電極26の間の2次元電子ガス層の電子濃度が選択的に濃く形成されている。このため、半導体装置1では、電子供給層14の厚みが薄く形成されているにも関わらず、低いオン抵抗が得られる。半導体装置1の特徴を列記する。1半導体装置1の金属膜22は、この分野で広く用いられている材料である。このため、既知の製造技術を利用して、半導体装置1の金属膜22を安定した品質で製造することができる。特に、本実施例では、ドレイン電極24とソース電極26のオーミック電極として利用されているチタンが金属膜22の材料として用いられており、特別な製造装置を用いることなく、高品質な金属膜22を形成することができる。2半導体装置1の金属膜22の厚みは極めて薄く、面方向の抵抗値は極めて高い。このため、金属膜22がドレイン電極24又はソース電極26に接触していたとしても、金属膜22を電流が流れることはなく、2次元電子ガス層を優先して電流が流れる。このため、ゲート部30とドレイン電極24の間の全範囲、及びゲート部30とソース電極26の間の全範囲に、金属膜22を形成することができる。3半導体装置1の金属膜22は、例えば有機金属膜に比して高温下でも品質が安定している。このため、例えば高温環境が想定される車載用の複合ICでは、半導体装置1の適用が極めて有用である。4金属膜22を利用する技術は、絶縁ゲート型のゲート部30を有する半導体装置1に用いられるのが特に望ましい。半導体装置1では、ゲート部30のゲート絶縁膜32に用いられる絶縁体が、非被覆領域22aを超えて側方に延びている。このような構造であっても、金属膜22の厚みが極めて薄いので、ゲート絶縁膜32に用いられる絶縁体が、金属膜22の端部において段切れを起こすことなく、良質な状態で形成される。半導体装置1の第1製造方法図2~図10を参照して、半導体装置1の第1製造方法を説明する。まず、図2に示されるように、露光及び現像工程を経て、半導体積層体10の表面にフォトレジスト42をパターニングする。フォトレジスト42は、半導体積層体10の表面の非被覆領域22aに対応する範囲が残るようにパターニングされる。次に、図3に示されるように、蒸着法又はスパッタ法を利用して、半導体積層体10の表面に金属膜22を形成する。具体的には、電子ビーム蒸着装置を用いて、真空度が1×10-4Pa以下の高真空下でチタンを蒸着する。このとき、電子ビームのエミッション電流は、チタンが蒸発する最低の電流値であり、低い堆積レートで蒸着を行うのが望ましい。チタンの蒸着膜厚は、膜厚モニターで制御される。金属膜22の一部は、フォトレジスト42の表面にも形成される。次に、図4に示されるように、リフトオフ法を利用して、フォトレジスト42を除去し、それと同時にフォトレジスト42上に形成されていた金属膜22の一部も除去する。これにより、非被覆領域22aに対応して開口が形成された金属膜22が、半導体積層体10の表面に形成される。次に、図5に示されるように、露光及び現像工程を経て、半導体積層体10の表面にフォトレジスト44をパターニングする。フォトレジスト44は、ドレイン電極24及びソース電極26の形成範囲に開口が形成されるようにパターニングされる。次に、図6に示されるように、蒸着法又はスパッタ法を利用して、半導体積層体10の表面にチタン層24a,26aとアルミニウム層24b,26bの積層を形成する。チタン層24a,26aとアルミニウム層24b,26bの積層の一部は、フォトレジスト44の表面にも形成される。次に、図7に示されるように、リフトオフ法を利用して、フォトレジスト44を除去し、それと同時にフォトレジスト44上に形成されていたチタン層24a,26aの一部及びアルミニウム層24b,26bの一部を除去する。次に、600°C以上の窒素雰囲気下でアニール処理を実施し、ドレイン電極24とソース電極26のオーミック性を改善する。次に、図8に示されるように、CVDChemicalVaporDeposition法を利用して、非被覆領域22aを含む範囲にゲート絶縁膜32を形成する。この例では、金属膜22の表面にもゲート絶縁膜32を形成する。次に、図9に示されるように、露光及び現像工程を経て、ゲート絶縁膜32の表面にフォトレジスト46をパターニングする。フォトレジスト46は、非被覆領域22aに対応して開口が形成されるようにパターニングされる。次に、図10に示されるように、蒸着法又はスパッタ法を利用して、ゲート絶縁膜32の表面にゲート電極34を形成する。ゲート電極34の一部は、フォトレジスト46の表面にも形成される。最後に、リフトオフ法を利用して、フォトレジスト46を除去し、それと同時にフォトレジスト46の表面に形成されていたゲート電極34の一部を除去する。これにより、非被覆領域22aに対応してゲート部30が形成される。上記の工程を経て、図1に示される半導体装置1が製造される。半導体装置1の第2製造方法以下、図11~図14を参照して、半導体装置1の第2製造方法を説明する。フォトレジスト42を形成する工程図2参照までは、第1製造方法と同様である。次に、図11に示されるように、蒸着法又はスパッタ法を利用して、半導体積層体10の表面に第1値の厚みT1を有する金属層20を形成する。金属層20は、チタン層とアルミニウム層の積層である。金属層20の一部は、フォトレジスト42の表面にも被膜される。次に、図12に示されるように、リフトオフ法を利用して、フォトレジスト42を除去し、それと同時に金属層20の一部も除去する。これにより、非被覆領域22aに対応して開口が形成された金属層20が、半導体積層体10の表面に形成される。次に、図13に示されるように、露光及び現像工程を経て、金属層20の表面にフォトレジスト48をパターニングする。フォトレジスト48は、ドレイン電極24及びソース電極26の形成範囲に対応する範囲が残るようにパターニングされる。次に、図14に示されるように、ドライエッチング技術を利用して、金属層20の一部を第2値の厚みT2にまで除去する。これにより、ドレイン電極24とソース電極26は第1値の厚みT1を有する金属層20の部分に形成され、金属膜22は第2値の厚みT2を有する金属層20の部分に形成される。この後の工程は、第1製造方法の図8以降と同様である。以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。"