"基板と、前記基板上に設けられた機能層と、前記機能層に電気的に接続された複数の外部端子電極とを備え、前記機能層は、平面コイルパターンを含む平面コイル層と、ESD保護素子を含むESD保護層とを備え、前記ESD保護層は、ギャップを介して相互に対向する端子電極部及びグランド電極部を含むギャップ電極と、前記ギャップ電極上に形成された静電気吸収層と、前記静電気吸収層を介して前記ギャップ電極を覆う無機絶縁層と、前記ギャップ電極の前記端子電極部の表面に形成されためっき電極からなる端子電極コンタクトと、前記ギャップ電極の前記グランド電極部の表面に形成されためっき電極からなるグランドコンタクトとを含み、前記静電気吸収層は、絶縁性無機材料のマトリックス中に導電性無機材料が分散したコンポジットであり、前記端子電極コンタクト及び前記グランドコンタクトは、前記無機絶縁層を貫通して、前記複数の外部端子電極の中から選ばれた一つの外部端子電極にそれぞれ電気的に接続されていることを特徴とする複合電子部品。前記ESD保護層は、前記ギャップ電極の前記グランド電極部を含むループ状のグランドパターンを備えることを特徴とする請求項1に記載の複合電子部品。前記平面コイル層は、前記基板の表面に設けられ、前記ESD保護層は、前記平面コイル層の上層に設けられていることを特徴とする請求項1又は2に記載の複合電子部品。前記平面コイルパターンは、互いに磁気結合する第1及び第2のスパイラル導体を含み、前記ギャップ電極は、第1乃至第4のギャップ電極を含み、前記端子電極コンタクトは、第1乃至第4の端子電極コンタクトを含み、前記第1の端子電極コンタクトは、前記第1のスパイラル導体の内周端に電気的に接続されており、前記第2の端子電極コンタクトは、前記第1のスパイラル導体の外周端に電気的に接続されており、前記第3の端子電極コンタクトは、前記第2のスパイラル導体の内周端に電気的に接続されており、前記第4の端子電極コンタクトは、前記第2のスパイラル導体の外周端に電気的に接続されていることを特徴とする請求項1乃至3のいずれか一項に記載の複合電子部品。前記外部端子電極は、第1乃至第4の外部端子電極を含み、前記第1乃至第4の端子電極コンタクトは、前記第1乃至第4の外部端子電極にそれぞれ電気的に接続されていることを特徴とする請求項4に記載の複合電子部品。前記外部端子電極は、第5及び第6の外部端子電極をさらに含み、前記グランドコンタクトは、第1乃至第4のグランドコンタクトを含み、前記第1及び第2のグランドコンタクトは、前記第5の外部端子電極に接続されており、前記第3及び第4のグランドコンタクトは、前記第6の外部端子電極に接続されていることを特徴とする請求項5に記載の複合電子部品。前記平面コイル層は、第1及び第2のスパイラル導体の内周端にそれぞれ接続された第1及び第2の引き出し導体と、前記第1の引き出し導体を介して前記第1のスパイラル導体の内周端に接続されると共に、前記第1の外部端子電極に接続された第1の端子電極と、前記第1のスパイラル導体の外周端に接続されると共に、前記第2の外部端子電極に接続された第2の端子電極と、前記第2の引き出し導体を介して前記第2のスパイラル導体の内周端に接続されると共に、前記第3の外部端子電極に接続された第3の端子電極と、前記第2のスパイラル導体の外周端に接続されると共に、前記第4の外部端子電極に接続された第4の端子電極をさらに含み、前記第1乃至第4の端子電極コンタクトは、前記第1乃至第4の端子電極にそれぞれ接続されていることを特徴とする請求項6に記載の複合電子部品。前記平面コイル層は、第1乃至第3の絶縁層をさらに含み、前記第1乃至第4の端子電極の各々は、少なくとも前記第1乃至第3の絶縁層を含む積層体を貫通するように設けられていることを特徴とする請求項7に記載の複合電子部品。前記第1のスパイラル導体は、前記第1の絶縁層の表面に形成されており、前記第2のスパイラル導体は、前記第2の絶縁層の表面に形成されており、前記第1及び第2の引き出し導体は、前記第3の絶縁層の表面に形成されており、前記第1のスパイラル導体の内周端は、前記第2及び第3の絶縁層を貫通する第1のコンタクトホール導体を介して前記第1の引き出し導体に接続されており、前記第2のスパイラル導体の内周端は、前記第3の絶縁層を貫通する第2のコンタクトホール導体を介して前記第2の引き出し導体に接続されていることを特徴とする請求項8に記載の複合電子部品。前記平面コイル層は、前記第3の絶縁層の表面に形成された第1及び第2のグランドパターンをさらに備え、前記第1及び第2のグランドコンタクトは、前記第1のグランドパターンを介して、前記第5の外部端子電極に接続されており、前記第3及び第4のグランドコンタクトは、前記第2のグランドパターンを介して、前記第6の外部端子電極に接続されていることを特徴とする請求項9に記載の複合電子部品。前記外部端子電極は、前記機能層の表面に設けられたバンプ電極であることを特徴とする請求項1乃至10のいずれか一項に記載の複合電子部品。前記平面コイル層は、前記平面コイルパターンよりも前記外部端子電極寄りに設けられたグランドパターンをさらに含み、前記平面コイル層は、前記複数の外部端子電極と前記ESD保護層との間に設けられ、前記グランドコンタクトの少なくとも一部は、前記スパイラル導体の外側であって平面視にて重ならない位置に設けられており、前記グランド電極部は、前記グランドコンタクト及び前記グランドパターンを介して前記外部端子電極に接続されていることを特徴とする請求項1乃至10のいずれか一項に記載の複合電子部品。前記平面コイルパターンは長円形スパイラル導体であり、前記グランドコンタクトは、前記長円形スパイラル導体の円弧状の部分と平面視にて重なる部分を有することを特徴とする請求項12に記載の複合電子部品。前記外部端子電極は、前記機能層の表面に設けられたバンプ電極であり、前記バンプ電極の一部は、前記スパイラル導体と平面視にて重なっていることを特徴とする請求項12又は13に記載の複合電子部品。基板上に機能層を形成する工程と、前記機能層と電気的に接続された外部端子電極を形成する工程を含み、前記機能層を形成する工程は、平面コイルパターンを含む平面コイル層を形成する工程と、ESD保護素子を含むESD保護層を形成する工程を含み、前記ESD保護層を形成する工程は、ギャップを介して相互に対向する端子電極部及びグランド電極部を含むギャップ電極を形成する工程と、前記ギャップ電極上に静電気吸収層を形成する工程と、前記ギャップ電極の前記端子電極部及び前記グランド電極部の表面にめっき電極からなる前記端子電極コンタクト及び前記グランドコンタクトをそれぞれ形成する工程と、前記静電気吸収層を介して前記ギャップ電極を覆う無機絶縁層を形成する工程と、前記無機絶縁層の表面を研削又は研磨により平坦化し、前記端子電極コンタクトの上端及び前記グランドコンタクトの上端をそれぞれ露出させる工程とを含むことを特徴とする複合電子部品の製造方法。特許文献1に記載された従来の複合電子部品は、一対の磁性体層間にコモンモードチョークコイル部と静電気保護部とが積み重ねられた積層体からなるものである。コモンモードチョークコイル部は、非磁性体層とコイル用導体パターンを積層して内部にトランスが形成されたものである。また、静電気保護部は、絶縁樹脂層の表面にアース電極と放電電極が互いの間に間隔を有する様に形成され、アース電極と放電電極間に跨って電圧依存性抵抗材料が形成されたものである。そして、コモンモードチョークコイル部と静電気保護部との接続は、積層体の外周面にめっき形成された外部電極面を介して行われている。しかしながら、外部電極面は半田接続時の消耗や電極面の傷等によって導通不良が生じる可能性がある。また、外部電極面の表面のスズめっき層が比較的高抵抗であることから、静電気吸収性能を劣化させるという問題もある。本発明は上記課題を解決するためになされたものであり、本発明の目的は、コモンモードフィルタとESD保護素子との接続不良を防止し、静電気吸収性能を改善することが可能な複合電子部品及びその製造方法を提供することにある。上記課題を解決するため、本発明による複合電子部品は、基板と、前記基板上に設けられた機能層と、前記機能層に電気的に接続された複数の外部端子電極とを備え、前記機能層は、平面コイルパターンを含む平面コイル層と、ESD保護素子を含むESD保護層とを備え、前記ESD保護層は、ギャップを介して相互に対向する端子電極部及びグランド電極部を含むギャップ電極と、前記ギャップ電極上に形成された静電気吸収層と、前記静電気吸収層を介して前記ギャップ電極を覆う無機絶縁層と、前記ギャップ電極の前記端子電極部の表面に形成されためっき電極からなる端子電極コンタクトと、前記ギャップ電極の前記グランド電極部の表面に形成されためっき電極からなるグランドコンタクトとを含み、前記静電気吸収層は、絶縁性無機材料のマトリックス中に導電性無機材料が分散したコンポジットであり、前記端子電極コンタクト及び前記グランドコンタクトは、前記無機絶縁層を貫通して、前記複数の外部端子電極の中から選ばれた一つの外部端子電極にそれぞれ電気的に接続されていることを特徴とする。本発明によれば、ESD保護層の無機絶縁層を貫通するコンタクトを容易に形成することができる。これにより、チップの側面にめっき形成された電極面を経由してコモンモードフィルタとESD保護素子とを接続しなくてもよく、両者の電気的接続の信頼性を向上させることができる。また、上記課題を解決するため、本発明による複合電子部品の製造方法は、基板上に機能層を形成する工程と、前記機能層と電気的に接続された外部端子電極を形成する工程を含み、前記機能層を形成する工程は、平面コイルパターンを含む平面コイル層を形成する工程と、ESD保護素子を含むESD保護層を形成する工程を含み、前記ESD保護層を形成する工程は、ギャップを介して相互に対向する端子電極部及びグランド電極部を含むギャップ電極を形成する工程と、前記ギャップ電極上に静電気吸収層を形成する工程と、前記ギャップ電極の前記端子電極部及び前記グランド電極部の表面にめっき電極からなる前記端子電極コンタクト及び前記グランドコンタクトをそれぞれ形成する工程と、前記静電気吸収層を介して前記ギャップ電極を覆う無機絶縁層を形成する工程と、前記無機絶縁層の表面を研削又は研磨により平坦化し、前記端子電極コンタクトの上端及び前記グランドコンタクトの上端をそれぞれ露出させる工程とを含むことを特徴とする。本発明によれば、ESD保護層の無機絶縁層に穴あけ加工を施すことなく、無機絶縁層を貫通するコンタクトを容易に形成することができる。これにより、チップの側面にめっき形成された電極面を経由してコモンモードフィルタとESD保護素子とを接続しなくてもよく、両者の電気的接続の信頼性を向上させることができる。本発明において、前記ESD保護層は、前記ギャップ電極の前記グランド電極部を含むループ状のグランドパターンを備えることが好ましい。この構成によれば、グランドコンタクトグランド外部電極との電気的な接続経路を複数持つことができる。したがって、グランド電極部間をつなぐ経路のどこか1箇所が切断されたとしても、別の経路を通ってグランド機能を確保することが可能となる。本発明において、前記平面コイル層は、前記基板の表面に設けられ、前記ESD保護層は、前記平面コイル層の上層に設けられていることが好ましい。この構成によれば、平面コイル層とESD保護層との間に無機絶縁層が介在することから、特別な層を設けることなく、ESD保護層の静電気破壊によるコモンモードフィルタの損傷を防止することができる。そして本発明によれば、このような無機絶縁層が存在する場合であっても、チップの側面にめっき形成された電極面を経由してコモンモードフィルタとESD保護素子とを接続しなくてもよく、両者の電気的接続の信頼性を向上させることができる。本発明において、前記スパイラル導体は、互いに磁気結合する第1及び第2のスパイラル導体を含み、前記ギャップ電極は、第1乃至第4のギャップ電極を含み、前記端子電極コンタクトは、第1乃至第4の端子電極コンタクトを含み、前記第1の端子電極コンタクトは、前記第1のスパイラル導体の内周端に電気的に接続されており、前記第2の端子電極コンタクトは、前記第1のスパイラル導体の外周端に電気的に接続されており、前記第3の端子電極コンタクトは、前記第2のスパイラル導体の内周端に電気的に接続されており、前記第4の端子電極コンタクトは、前記第2のスパイラル導体の外周端に電気的に接続されていることが好ましい。本発明において、前記外部端子電極は、第1乃至第4の外部端子電極を含み、前記第1乃至第4の端子電極コンタクトは、前記第1乃至第4の外部端子電極にそれぞれ電気的に接続されていることが好ましい。この場合において、前記外部端子電極は、第5及び第6の外部端子電極をさらに含み、前記グランドコンタクトは、第1乃至第4のグランドコンタクトを含み、前記第1及び第2のグランドコンタクトは、前記第5の外部端子電極に接続されており、前記第3及び第4のグランドコンタクトは、前記第6の外部端子電極に接続されていることが好ましい。本発明において、前記平面コイル層は、第1及び第2のスパイラル導体の内周端にそれぞれ接続された第1及び第2の引き出し導体と、前記第1の引き出し導体を介して前記第1のスパイラル導体の内周端に接続されると共に、前記第1の外部端子電極に接続された第1の端子電極と、前記第1のスパイラル導体の外周端に接続されると共に、前記第2の外部端子電極に接続された第2の端子電極と、前記第2の引き出し導体を介して前記第2のスパイラル導体の内周端に接続されると共に、前記第3の外部端子電極に接続された第3の端子電極と、前記第2のスパイラル導体の外周端に接続されると共に、前記第4の外部端子電極に接続された第4の端子電極をさらに含み、前記第1乃至第4の端子電極コンタクトは、前記第1乃至第4の端子電極にそれぞれ接続されていることが好ましい。本発明において、前記平面コイル層は、第1乃至第3の絶縁層をさらに含み、前記第1乃至第4の端子電極の各々は、少なくとも前記第1乃至第3の絶縁層を含む積層体を貫通するように設けられていることが好ましい。この場合において、前記第1のスパイラル導体は、前記第1の絶縁層の表面に形成されており、前記第2のスパイラル導体は、前記第2の絶縁層の表面に形成されており、前記第1及び第2の引き出し導体は、前記第3の絶縁層の表面に形成されており、前記第1のスパイラル導体の内周端は、前記第2及び第3の絶縁層を貫通する第1のコンタクトホール導体を介して前記第1の引き出し導体に接続されており、前記第2のスパイラル導体の内周端は、前記第3の絶縁層を貫通する第2のコンタクトホール導体を介して前記第2の引き出し導体に接続されていることが好ましい。本発明において、前記平面コイル層は、前記第3の絶縁層の表面に形成された第1及び第2のグランドパターンをさらに備え、前記第1及び第2のグランドコンタクトは、前記第1のグランドパターンを介して、前記第5の外部端子電極に接続されており、前記第3及び第4のグランドコンタクトは、前記第2のグランドパターンを介して、前記第6の外部端子電極に接続されていることが好ましい。本発明において、前記外部端子電極は、前記機能層の表面に設けられたバンプ電極であることが好ましい。この場合において、前記バンプ電極の一部は、前記スパイラル導体と平面視にて重なっていることが好ましい。肉厚なめっき電極からなるバンプ電極を外部端子電極として用いることにより、チップ部品の側面や上下面に外部電極面を形成する工程を省略することができ、外部電極を容易且つ高精度に形成することができる。また、バンプ電極の一部がスパイラル導体と平面視にて重なることにより、スパイラル導体の所望のループサイズを確保しつつ、広い電極面を有するバンプ電極を設けることができ、これにより、チップ部品の小型化を図ることができる。本発明において、前記平面コイル層は、前記平面コイルパターンよりも前記外部端子電極寄りに設けられたグランドパターンをさらに含み、前記平面コイル層は、前記複数の外部端子電極と前記ESD保護層との間に設けられ、前記グランドコンタクトの少なくとも一部は、前記スパイラル導体の外側であって平面視にて重ならない位置に設けられており、前記グランド電極部は、前記グランドコンタクト及び前記グランドパターンを介して前記外部端子電極に接続されていることが好ましい。この構成によれば、ギャップ電極のグランド電極部と外部端子電極との平面方向の位置が異なる場合でも、グランド電極部からめっき電極を直接立ち上げてスパイラル導体等の平面コイルパターンの上層にて外部端子電極と接続することができる。したがって、スパイラル導体の形成領域による制約を受けることなく、グランド電極部及びめっき電極を最適な位置に配置することができる。特に、外部端子電極としてバンプ電極を用い、バンプ電極の一部がスパイラル導体と平面視にて重なる場合であっても、それらの位置関係による制約を受けることなく、グランド電極部とバンプ電極とを容易に接続することができる。本発明において、前記平面コイルパターンは円形スパイラル導体であり、前記グランドコンタクトは、前記円形スパイラル導体の円弧状のコーナー部と平面視にて重なる部分を有することが好ましい。この構成によれば、スパイラル導体の十分なループサイズを確保しつつ、グランドコンタクトを効率良くレイアウトすることができる。本発明によれば、コモンモードフィルタとESD保護素子との接続不良を防止し、静電気吸収性能を改善することが可能な複合電子部品及びその製造方法を提供することができる。以下、添付図面を参照しながら、本発明の好ましい実施の形態について詳細に説明する。図1は、本発明の第1の実施の形態による複合電子部品100の外観構成を示す略斜視図である。図1に示すように、複合電子部品100は、基板11と、基板11の一方の主面に設けられた機能層12と、機能層12の主面に設けられた6つのバンプ電極13a~13fと、バンプ電極13a~13fの形成位置を除いた機能層12の主面に設けられた磁性樹脂層14とを備えている。複合電子部品100は略直方体状の表面実装型チップ部品であり、上面10a、底面10b及び4つの側面10c~10f外周面を有している。なお、図1の複合電子部品100は底面10b実装面が上向きの状態であり、実際の実装時には上下反転し、バンプ電極13a~13f側を下向きにして使用されるものである。基板11は、複合電子部品100の機械的強度を確保すると共に、磁性体を用いた場合には、複合電子部品の閉磁路としての役割を果たすものである。基板11の材料としては焼結フェライトを用いることが好ましいが、フォルステライト等の他のセラミック材料を用いることも可能である。特に限定されるものではないが、チップサイズが0.9×0.7×0.4mmであるとき、基板11の厚さは0.25~0.3mm程度とすることができる。機能層12は、コモンモードフィルタ及びESD保護素子を含む層であり、基板11と磁性樹脂層14との間に設けられている。詳細は後述するが、コモンモードフィルタは絶縁層と導体パターンとを交互に積層して形成された多層構造を有している。このように、本実施形態による複合電子部品100はいわゆる薄膜タイプのコモンモードフィルタを含むものであって、磁性コアに導線を巻回した構造を有する巻線タイプのものとは区別されるものである。第1~第6のバンプ電極13a~13fは、コモンモードフィルタ素子の外部端子電極であり、積層体の上面10aのみならず外周面からも露出面を有するように形成されている。このうち、2つのバンプ電極13a,13cは、基板11、機能層12及び磁性樹脂層14からなる積層体の長手方向と平行な第1の側面10cから露出しており、他の2つのバンプ電極13b,13dは第1の側面10cと対向する第2の側面10dから露出している。さらに、第5のバンプ電極13eは第1及び第2の側面10c,10dと直交する第3の側面10eから露出しており、第6のバンプ電極13fは第3の側面10eと対向する第4の側面10fから露出している。なお、本明細書においてバンプ電極とは、フリップチップボンダーを用いてCu,Au等の金属ボールを熱圧着することにより形成されるものとは異なり、めっき処理により形成された厚膜めっき電極を意味する。特に限定されるものではないが、バンプ電極の材料としてはCuを用いることが好ましい。バンプ電極の厚さは、磁性樹脂層14の厚さと同等かそれ以上であり、0.08~0.1mm程度とすることができる。すなわち、バンプ電極13a~13fの厚さは機能層12内の導体パターンよりも厚く、特に、機能層12内の導体パターンの5倍以上の厚さを有している。磁性樹脂層14は、複合電子部品100の実装面底面を構成する層であり、基板11と共に機能層12を保護すると共に、コモンモードフィルタを構成するコイルの閉磁路としての役割を果たすものである。ただし、磁性樹脂層14の機械的強度は基板11よりも小さいため、強度面では補助的な役割を果たす程度である。磁性樹脂層14は、バンプ電極13a~13fの周囲を埋めるように設けられている。磁性樹脂層14としては、フェライト粉を含有するエポキシ樹脂複合フェライトを用いることができる。特に限定されるものではないが、チップサイズが0.9×0.7×0.4mmであるとき、磁性樹脂層14の厚さは0.08~0.13mm程度とすることができる。図2は、複合電子部品100の構成を示す回路図である。図2に示すように、複合電子部品100は、第1及び第2のインダクタ素子15a、15bを含むコモンモードフィルタ15と、ESD保護素子16a~16dとを備えており、インダクタ素子15a、15bの一端は第1及び第3の端子電極17a,17cにそれぞれ接続され、他端は第2及び第4の端子電極17b、17dにそれぞれ接続されている。また、ESD保護素子16a,16bの一端は第1及び第2の端子電極17a,17bにそれぞれ接続され、他端は共に第5の端子電極17eにそれぞれ接続されている。ESD保護素子16c,16dの一端は第3及び第4の端子電極17c,17dにそれぞれ接続され、他端は共に第6の端子電極17fに接続されている。つまり、第5の端子電極17eはESD保護素子16a,16bに共通の端子電極であり、第6の端子電極17fはESD保護素子16c,16dに共通の端子電極である。なお、第1~第6の端子電極17a~17fは、図1における第1~第6のバンプ電極13a~13fにそれぞれ対応している。複合電子部品100は一対の信号ライン上に実装されるが、このとき第1及び第3の端子電極17a,17cは信号ラインの入力側に接続され、第2及び第4の端子電極17b,17dは信号ラインの出力側に接続される。また、第5及び第6の端子電極17e,17fはグランドラインに接続される。本実施形態による複合電子部品100は、一対のESD保護素子が入力側と出力側の両方に設けられた対称型の回路であることから、第1及び第3の端子電極17a,17cを信号ラインの入力側に接続しても出力側に接続しても回路構成は同じになる。図3は、複合電子部品100の層構造を詳細に示す略分解斜視図である。図3に示すように、複合電子部品100は、基板11と磁性樹脂層14との間に挟まれた機能層12を備えており、機能層12はコモンモードフィルタ層12AとESD保護層12Bによって構成されている。本実施形態においては、基板11の表面にまずESD保護層12Bが形成され、その上にコモンモードフィルタ層12Aが形成されているが、後述のようにこれらが逆順で積層されていてもよい。コモンモードフィルタ層12Aは、基板11側から磁性樹脂層14側に向かって順に積層された4つの絶縁層19a~19dと、第1の絶縁層19aの表面に形成された第1のスパイラル導体20と、第2の絶縁層19bの表面に形成された第2のスパイラル導体21と、第3の絶縁層19cの表面に形成された第1及び第2の引き出し導体22、23及びグランドパターン24、25を備えている。絶縁層19a~19dは、各導体パターン間を絶縁分離すると共に、導体パターンが形成される下地面の平坦性を確保する役割を果たす。絶縁層19a~19dの材料としては、電気的及び磁気的な絶縁性に優れ、加工性のよい樹脂を用いることが好ましく、ポリイミド樹脂やエポキシ樹脂を用いることが好ましい。導体パターンとしては、導電性及び加工性に優れたCu、Al等を用いることが好ましい。導体パターンの形成は、フォトリソグラフィーを用いたエッチング法やアディティブ法めっきにより行うことができる。絶縁層19a~19dの中央領域であって第1及び第2のスパイラル導体20,21の内側には、絶縁層19a~19dを貫通する開口26が形成されており、開口26の内部には、磁路を形成するための磁性コア27が設けられている。磁性コア27の材料としては磁性粉含有樹脂複合フェライトを用いることが好ましい。磁性コア27は、同じ材料で構成される磁性樹脂層14と同時にかつ一体的に形成されることが好ましい。第1~第3の絶縁層19a~19cの外周部であって第1~第4のバンプ電極13a~13dの下方には、第1~第3の絶縁層19a~19cを貫通する4つの貫通孔がそれぞれ形成されており、各貫通孔の内部に導体パターンの一部が埋め込まれることにより、第1~第4の端子電極28a~28dがそれぞれ形成されている。第1~第4の端子電極28a~28dの端面は積層体の外周面に露出している。さらに、第4の絶縁層19dの外周部であって第1~第6のバンプ電極13a~13fの下方には、第4の絶縁層19dを貫通する6つの貫通孔がそれぞれ形成されており、各貫通孔の内部に導体パターンの一部が埋め込まれることにより、第1~第6の端子電極28a~28fがそれぞれ形成されている。第1~第6の端子電極28a~28fの端面は積層体の外周面に露出している。これらの端子電極28a~28fは、バンプ電極13a~13fの形成時にそれらと同時に形成することにより、バンプ電極13a~13fの一部とすることができる。第1~第6のバンプ電極13a~13fは、コモンモードフィルタ層12Aの対応する端子電極28a~28fにそれぞれ接続されている。そのため、各端子電極28a~28fは、対応するバンプ電極13a~13fの一部と見ることができ、これにより、バンプ電極13a~13fの側面の露出面積を拡大させることができる。第1のスパイラル導体20は、図2に示したインダクタ素子15aに対応するものである。第1のスパイラル導体20の内周端は、絶縁層19b,19cを貫通する第1のコンタクトホール導体29及び第1の引き出し導体22を介して第1の端子電極28aに接続されている。また、第1のスパイラル導体20の外周端は、リード部20aを介して第2の端子電極28bに接続されている。第2のスパイラル導体21は、図2に示したインダクタ素子15bに対応するものである。第2のスパイラル導体21の内周端は、絶縁層19cを貫通する第2のコンタクトホール導体30及び第2の引き出し導体23を介して第3の端子電極28cに接続されている。また、第2のスパイラル導体21の外周端は、リード部21aを介して第4の端子電極28dに接続されている。第1及び第2のスパイラル導体20,21は互いに同一の平面形状を有しており、しかも平面視で同じ位置に設けられている。第1及び第2のスパイラル導体20,21は重なり合っていることから、両者の間には強い磁気結合が生じている。以上の構成により、コモンモードフィルタ層12A内の導体パターンはコモンモードフィルタを構成している。第1及び第2のスパイラル導体20,21は共に長円形のスパイラルパターンである。円形や長円形のスパイラルパターンは高周波での減衰特性が少ないため、高周波用インダクタンスとして好ましく用いることができる。第1~第3の絶縁層19a~19cの各コーナー部付近であって第1及び第2のスパイラル導体20,21の外側には、第1~第3の絶縁層19a~19cを貫通する4つの貫通孔が形成されており、各貫通孔の内部に導体パターンの一部が埋め込まれることにより、4つのグランドコンタクト31a~31dがそれぞれ形成されている。これらのグランドコンタクト31a~31dは、後述するESD保護層12Bの各グランドコンタクト40の直上に位置し、それらの下端は、ESD保護層12B側のグランドコンタクト40の上端にそれぞれ接続されている。さらに、第1及び第2のグランドコンタクト31a,31bの上端は、グランドパターン24を介して第5の端子電極28eに接続されており、第3及び第4のグランドコンタクト31c,31dの上端は、グランドパターン25を介して第6の端子電極28fに接続されている。以上がコモンモードフィルタ層12Aの説明である。次にESD保護層12Bについて説明する。ESD保護層12Bは、下地絶縁層33と、下地絶縁層33の表面に形成された第1~第4のギャップ電極34A~34Dを含む電極層34と、第1~第4のギャップ電極34A~34Dのギャップ領域に形成された静電気吸収層35と、ギャップ電極34A~34Dおよび静電気吸収層35が形成された下地絶縁層33の全面を覆う無機絶縁層36とを備えている。ギャップ電極の数は4つであり、コモンモードフィルタ15の入出力端子数と一致している。すなわち、ギャップ電極は4端子回路であるコモンモードフィルタ15の各入出力端子に設けられている。2つのギャップ電極34A、34Cは基板11の長手方向と平行な二辺のうちの一方の辺に設けられており、他の2つのギャップ電極34B,34Dは他方の辺に設けられている。第1~第4のギャップ電極34A~34Dのギャップ部付近の層構造は、図2に示した第1~第4のESD保護素子16a~16dとしてそれぞれ機能する部分である。第1~第4のギャップ電極34A~34Dの各々は、外周部側に設けられた端子電極部37と、内側に設けられたグランド電極部38との組み合わせからなり、端子電極部37とグランド電極部38はギャップを介して互いに対向する平行電極を構成している。各ギャップ電極34A~34Dの端子電極部37の表面には、無機絶縁層36を貫通するめっき電極からなる端子電極コンタクト39が形成されている。各ギャップ電極34A~34Dの端子電極部37は、対応する端子電極コンタクト39を介して、コモンモードフィルタ層12A側の第1~第4の端子電極28a~28dにそれぞれ接続されており、さらに第1~第4の端子電極28a~28dを介して、第1~第4のバンプ電極13a~13dにそれぞれ電気的に接続されると共に、第1のスパイラル導体20又は第2のスパイラル導体21に電気的に接続されている。また、各ギャップ電極34A~34Dのグランド電極部38の表面には、無機絶縁層36を貫通するめっき電極からなるグランドコンタクト40が形成されている。各ギャップ電極34A~34Dのグランド電極部38は、対応するグランドコンタクト40を介して、コモンモードフィルタ層12A側のグランドコンタクト31a~31dに接続されており、さらにグランドコンタクト31a~31d及び第1及び第2のグランドパターン24,25を介して、第5又は第6のバンプ電極13e,13fに電気的に接続されている。図4は、ギャップ電極34A~34Dを含む導体パターンの構成を示す略平面図である。図4に示すように、下地絶縁層33の表面には、各ギャップ電極34A~34Dの端子電極部37及びグランド電極部38と共に配線パターン38aが形成されている。そして4つのグランド電極部38は配線パターン38aを介して互いに電気的に接続されており、これにより、グランド電極部38及び配線パターン38aは一つのループパターンを構成している。各グランド電極部38を含むグランドパターン全体をこのようなループ状に形成した場合には、グランドコンタクトグランド外部電極との電気的な接続経路を複数持つことができる。したがって、例えば、バンプ電極13eとグランドラインとの接続が絶たれた場合であっても、4つのグランド電極部38は、バンプ電極13f側の経路を通ってグランド接続を確保することが可能となる。さらに、ループパターンをなすグランド電極部38及び配線パターン38aは、磁性コア27と平面視にて重なる部分を有していない。すなわち、グランド電極部38及び配線パターン38aは磁性コア27の直下磁路の通過領域を避けた位置に設けられているので、渦電流の発生を防止することができ、ノイズに強いコモンモードフィルタを実現することができる。図5は、ESD保護層12Bの構成要素とスパイラル導体20,21との位置関係を示す略平面図である。図5に示すように、第1~第4のギャップ電極34A~34Dのグランド電極部38の大部分は、第1及び第2のスパイラル導体20,21の外側に配置されている。これにより、グランドコンタクト40もまた、第1及び第2のスパイラル導体20,21の外側であって、第1及び第2のスパイラル導体20,21と平面視にて実質的に重ならないように配置されている。したがって、第1及び第2のスパイラル導体20,21に邪魔されることなく、グランドコンタクト31a~31dを各グランドコンタクト40の位置からコモンモードフィルタ層12Aの絶縁層19cの上方まで真っ直ぐ引き上げることができ、第1及び第2のグランドパターン24,25を経由して第5又は第6のバンプ電極13e,13fに接続することができる。また、各バンプ電極13a~13fは、スパイラル導体20,21と平面視にて重なる部分を有している。この構成によれば、スパイラル導体20,21の所望のループサイズを確保しつつ、広い電極面を有するバンプ電極を設けることができ、これにより、チップ部品の小型化を図ることができる。図6は、複合電子部品100のギャップ電極34A付近の構造を部分的に示す略断面図である。なお、他のギャップ電極34B~34D付近の構造はバンプ電極13aと基本的に同じであるため、それらの説明は省略する。図6に示すように、ギャップ電極34Aの端子電極部37上には、無機絶縁層36を貫通する端子電極コンタクト39が形成されており、その上方には端子電極28aが設けられている。したがって、ESD保護層12Bの端子電極部37は、端子電極コンタクト39及び端子電極28aを介して、バンプ電極13aに接続されている。また、ギャップ電極34Aのグランド電極部38上には、無機絶縁層36を貫通するグランドコンタクト40が形成されており、その上方にはグランドコンタクト31aが設けられている。したがって、ESD保護層12Bのグランド電極部38は、グランドコンタクト40、グランドコンタクト31a及びグランドパターン24を介して、バンプ電極13eに接続されている。このように、本実施形態においては、ESD保護層12Bの無機絶縁層36を貫通するめっき電極からなる端子電極コンタクト39及びグランドコンタクト40を用いてESD保護層12Bとコモンモードフィルタ層12Aとを電気的に接続しているので、従来の外部端子電極のように導通不良や静電気吸収性能の劣化が生じることがない。したがって、コモンモードフィルタ15とESD保護素子16a~16dとの接続信頼性が高い複合電子部品を実現することができる。図7は、ESD保護層12Bにおける第1のギャップ電極34A付近の層構造の一例を示す図であって、図7aは略平面図、図7bは略断面図である。なお、第2~第4のギャップ電極34B~34Dの構成は第1のギャップ電極34Aと同一であるため、重複する説明を省略する。ESD保護層12Bは、基板11の表面に形成された下地絶縁層33と、ギャップ電極34A~34Dを構成する一対の電極41a,41bと、これらの電極41a,41bの間に配設された静電気吸収層35と、静電気吸収層35の上面に形成された無機絶縁層36とを備えている。このESD保護層12Bにおいて、静電気吸収層35は低電圧放電タイプの静電気保護材料として機能し、静電気などの過電圧が印加された際に、この静電気吸収層35を介して電極41a,41b間で初期放電が確保されるように設計されている。下地絶縁層33は絶縁性材料からなり、本実施形態においては製造上の容易さから基板11の全面を覆っているが、少なくとも電極41a,41b及び静電気吸収層35の下地となっていればよく、必ずしも全面を覆う必要はない。下地絶縁層33の具体例としては、例えば、第1の基板11の表面に、NiZnフェライトやアルミナ、シリカ、マグネシア、窒化アルミ等の誘電率が50以下、好ましくは20以下の低誘電率材料からなる絶縁膜を形成したものも、好適に用いることができる。なお、下地絶縁層33の形成方法は、特に限定されず、真空蒸着法、反応性蒸着法、スパッタリング法、イオンプレーティング法、CVDやPVD等の気相法等の公知の手法を適用できる。また、下地絶縁層33の膜厚は、適宜設定可能である。下地絶縁層33の表面には、一対の電極41a,41bが相互に離間して配設されている。一対の電極41a,41bは、図3における端子電極部37及びグランド電極部38にそれぞれ対応している。本実施形態では、一対の電極41a,41bは、下地絶縁層33上の所定の位置にギャップ距離△Gを置いて、対向配置されている。電極41a,41bを構成する素材としては、例えば、Ni、Cr、Al、Pd、Ti、Cu、Ag、Au及びPtなどから選ばれた少なくとも一種類の金属、或いはこれらの合金等が挙げられるが、これらに特に限定されない。なお、本実施形態では、電極41a,41bは、平面視で矩形状に形成されているが、その形状は特に制限されず、例えば、櫛歯状、或いは、鋸状に形成されていてもよい。電極41a,41b間のギャップ距離△Gは、所望の放電特性を考慮して適宜設定すればよく、特に限定されないが、通常、0.1~50μm程度であり、低電圧初期放電を確保するという観点から、より好ましくは0.1~20μm程度、さらに好ましくは0.1~10μm程度である。なお、電極41a,41bの厚みは、適宜設定することができ、特に限定されないが、通常、0.05~10μm程度である。上記の電極41a,41b間には、静電気吸収層35が配設されている。本実施形態では、上述した下地絶縁層33の表面及び電極41a,41b上に、静電気吸収層35が積層された構成となっている。この静電気吸収層35の寸法形状及びその配設位置は、過電圧が印加された際に自身を介して電極41a,41b間で初期放電が確保されるように設計されている限り、特に限定されない。静電気吸収層35は、絶縁性無機材料42のマトリックス中に島状の導電性無機材料43の集合体が平面的且つ不連続に分散した海島構造のコンポジットである。本実施形態では、静電気吸収層35は、逐次スパッタリングを行うことにより形成されている。より具体的には、下地絶縁層33の絶縁性表面上及び/又は電極41a,41b上に、導電性無機材料43をスパッタリングして部分的に不完全に成膜した後、引き続き絶縁性無機材料42をスパッタリングすることにより、謂わば、島状に点在した導電性無機材料43の層とこれを覆う絶縁性無機材料42の層との積層構造のコンポジットが形成されている。マトリックスを構成する絶縁性無機材料42の具体例としては、例えば、金属酸化物、金属窒化物等が挙げられるが、これらに特に限定されない。絶縁性やコスト面を考慮すると、Al2O3、TiO2、SiO2、ZnO、In2O3、NiO、CoO、SnO2、V2O5、CuO、MgO、ZrO2、AlN、BN及びSiCが好ましい。これらは、1種を単独で用いても、2種以上を併用してもよい。これらの中でも、絶縁性マトリックスに高度の絶縁性を付与する観点からは、Al2O3やSiO2等を用いることがより好ましい。一方、絶縁性マトリックスに半導体性を付与する観点からは、TiO2やZnOを用いることがより好ましい。絶縁性マトリックスに半導体性を付与することで、放電開始電圧及びクランプ電圧に優れるESD保護素子を得ることができる。絶縁性マトリックスに半導体性を付与する方法は、特に限定されないが、例えば、これらTiO2やZnOを単独で用いたり、これらを他の絶縁性無機材料42と併用すればよい。特に、TiO2は、アルゴン雰囲気中でスパッタリングする際に酸素が欠損し易く、電気伝導度が高くなる傾向にあるので、絶縁性マトリックスに半導体性を付与するにはTiO2を用いることが特に好ましい。絶縁性無機材料42は、無機絶縁層36と共に、上層に位置する任意の層例えば絶縁層19aから一対の電極41a,41bや導電性無機材料43を保護する保護層としても機能するものである。絶縁性無機材料42は、無機絶縁層36と同一材料であることが好ましく、無機絶縁層36と同時且つ一体的に形成されることが好ましい。絶縁性無機材料42を無機絶縁層36の一部として形成した場合には、製造工程を簡略化することができる。導電性無機材料43の具体例としては、例えば、金属、合金、金属酸化物、金属窒化物、金属炭化物、金属ホウ化物等が挙げられるが、これらに特に限定されない。導電性を考慮すると、C、Ni、Cu、Au、Ti、Cr、Ag、Pd及びPt、或いは、これらの合金が好ましい。電極41a,41b、絶縁性無機材料42及び導電性無機材料43の組み合わせとしては、Cu、SiO2及びAuの組み合わせが特に好ましい。これらの材料で構成されたESD保護素子は電気的特性に優れるだけでなく、加工性やコスト面でも極めて有利である。特に、島状の導電性無機材料43の集合体が不連続に点在した海島構造のコンポジットを高精度且つ容易に形成することができる。静電気吸収層35の総厚みは、特に限定されるものではなく、適宜設定することができるが、より一層の薄膜化を達成する観点から、10nm~10μmであることが好ましく、15nm~1μmであることがより好ましく、15~500nmであることがより好ましい。本実施形態の如く、謂わば、不連続に点在した島状の導電性無機材料43の層と絶縁性無機材料42のマトリックスの層とを形成する場合、導電性無機材料43の層の厚みは、1~10nmであることが好ましく、絶縁性無機材料42の層の厚みは、10nm~10μmであることが好ましく、より好ましくは10nm~1μmであり、より好ましくは10~500nmである。静電気吸収層35の形成方法は、上述したスパッタリング法に限定されるものではない。下地絶縁層33の絶縁性表面上及び/又は電極41a,41b上に、公知の薄膜形成方法を適用して、上述した絶縁性無機材料42及び導電性無機材料43を付与することにより、静電気吸収層35を形成することができる。本実施形態のESD保護層12Bにおいては、絶縁性無機材料42のマトリックス中に不連続に点在した島状の導電性無機材料43を含む静電気吸収層35が、低電圧放電タイプの静電気保護材料として機能する。そして、かかる構成を採用することにより、静電容量が小さく、放電開始電圧が低く、且つ、放電耐性に優れる、高性能なESD保護素子が実現される。しかも、低電圧放電タイプの静電気保護材料として機能する静電気吸収層35として、少なくとも絶縁性無機材料42と導電性無機材料43とから構成されるコンポジットが採用されている。そのため、上記従来の有機-無機複合膜のものに比して、耐熱性が高められ、また、温度や湿度等の外部環境により特性が変動し難いものとなり、その結果、信頼性が高められる。その上さらに、スパッタリング法により静電気吸収層35が形成可能であり、これにより、生産性及び経済性がより一層高められる。なお、本実施形態のESD保護素子は、電極41a,41b間に電圧を印加することにより静電気吸収層35中へ電極41a,41bの一部が飛散した結果、静電気吸収層35が電極41a,41bを構成する素材を含む構成であってもよい。図8は、ESD保護素子の原理を説明するための模式図である。図8に示すように、一対の電極41a,41b間に静電気による放電電圧が印加されたとき、放電電流は、矢印で示すように、絶縁性無機材料42のマトリックス中に不連続に点在した島状の導電性無機材料43によって構成される任意の経路を通って電極41aから電極41bグランドに向かって流れる。このとき、電流経路中のエネルギー集中が大きかった地点の導電性無機材料43は絶縁性無機材料42と共に破壊され、静電気の放電エネルギーは吸収される。破壊された経路は非導通となるが、図示のように、不連続に点在した島状に導電性無機材料43によって多数の電流経路が形成されているため、多数回の静電気吸収が可能である。以上説明したように、本実施形態による複合電子部品100は、静電容量が小さく、放電開始電圧が低く、且つ、放電耐性、耐熱性及び耐候性に優れた低電圧タイプのESD保護素子を内蔵しているので、静電気保護機能を備えたコモンモードフィルタとして機能する高性能な複合電子部品を実現することができる。また、本実施形態による複合電子部品100は、ESD保護層12Bの無機絶縁層36を貫通するめっき電極を用いてESD保護素子とコモンモードフィルタとの電気的接続を確保しているので、従来の外部電極面のように、半田接続時の消耗や電極面の傷等による導通不良が生じることがない。したがって、ESD保護素子とコモンモードフィルタとを確実に接続することができる。また外部電極面の表面が高抵抗なすずめっき層であることに起因する静電気吸収性能の劣化を回避することができる。また、本実施形態による複合電子部品100は、機能層12の片側にのみ基板11が設けられ、反対側の絶縁基板が省略され、その代わりに磁性樹脂層14が設けられているので、薄型なチップ部品を低コストで提供することができる。また、磁性樹脂層14と同等な肉厚を有するバンプ電極13a~13fを設けたことにより、チップ部品の側面や上下面に外部電極面を形成する工程を省略することができ、外部電極を容易且つ高精度に形成することができる。さらに、本実施形態によれば、バンプ電極13a~13fの一部がスパイラル導体20,21と平面視にて重なるように設けられていることから、スパイラル導体20,21の所望のループサイズを確保しつつ、広い電極面を有するバンプ電極を設けることができ、これにより、チップ部品の小型化を図ることができる。また、本実施形態による複合電子部品100は、各ギャップ電極34A~34Dのグランド電極部からグランドコンタクトを立ち上げて第1及び第2のスパイラル導体20スパイラル導体20,21よりも上層にてバンプ電極と接続するので、ギャップ電極のグランド電極部とグランドバンプ電極との平面位置が異なる場合でも、グランド電極部をその適切な位置に配置しつつコイル形成領域を疎外しない。次に、複合電子部品100の製造方法について説明する。複合電子部品100の製造では、一枚の大きな基板磁性ウェーハ上に多数のコモンモードフィルタ素子コイル導体パターンを形成した後、各素子を個別に切断することにより多数のチップ部品を製造する量産プロセスが実施される。図9は、複合電子部品100の製造工程の一例を示すフローチャートである。また、図10は、複合電子部品100の製造工程の一部であって、無機絶縁層36を貫通する端子電極コンタクト39及びグランドコンタクト40の形成方法の一例を示す略断面図である。複合電子部品100の製造では、まず基板11を用意しステップS11、基板11上にESD保護層12Bを形成しステップS12~S17、さらにESD保護層12B上にコモンモードフィルタ層12Aを形成するステップS18~S23。ESD保護層12Bの形成では、まず基板11の表面に下地絶縁層33を形成しステップS12、次いで下地絶縁層33の表面にギャップ電極34A~34Dを形成するステップS13。上記のように、ギャップ電極34A~34Dの各々は、端子電極部37及びグランド電極部38を含む。さらに、下地絶縁層33の表面には、ギャップ電極34A~34Dのグランド電極部38同士を連結する配線パターン38aも形成される。次に、第1~第4のギャップ電極34A~34D上に静電気吸収層35の導電性無機材料43をスパッタリングにより選択的に形成するステップS14。選択的な形成は、導電性無機材料43の形成領域を除いた下地面の全面にレジストマスクを形成し、次いで全面に導電性無機材料43をスパッタリングした後、レジストマスクを除去することにより形成することができる。次に、図10aに示すように、ギャップ電極34A~34Dの端子電極部37とグランド電極部38をめっき成長させて、めっき電極からなる端子電極コンタクト39及びグランドコンタクト40をそれぞれ形成するステップS15。次に、図10bに示すように、導電性無機材料43及びめっき電極が形成された下地絶縁層33の全面に、静電気吸収層35及び無機絶縁層36のための絶縁性無機材料を形成するステップS16。その結果、端子電極コンタクト39及びグランドコンタクト40は無機絶縁層36に覆われた状態となり、無機絶縁層36の上面は凹凸面となる。次に、図10cに示すように、無機絶縁層36の上面をCMPChemicalMechanicalPolishing:化学機械研磨により平坦化し、端子電極コンタクト39及びグランドコンタクト40の上端を露出させるステップS17。以上により、ESD保護層12Bが完成する。次に、ESD保護層12Bの上層にコモンモードフィルタ層12Aを形成するステップS18~S23。コモンモードフィルタ層12Aの形成では、まず第1の絶縁層19aを形成するステップS18。第1の絶縁層19aは、その中央部に設けられた磁性コア用開口パターン26と、端子電極28a~28d及びグランドコンタクト31a~31dを形成するための貫通孔とを有している。次に、第1の絶縁層19aの表面に第1のスパイラル導体20を含む導体パターンを形成するステップS18。このとき、各貫通孔の内部に導体パターンが埋め込まれることにより、端子電極28a~28d及びグランドコンタクト31a~31dが形成される。次に、第1のスパイラル導体20等が形成された第1の絶縁層19aの表面に第2の絶縁層19bを形成するステップS19。第2の絶縁層19bは、その中央部に設けられた磁性コア用開口パターン26と、端子電極28a~28d、第1のコンタクトホール導体29及びグランドコンタクト31a~31dを形成するための貫通孔とを有している。次に、第2の絶縁層19bの表面に第2のスパイラル導体21を含む導体パターンを形成するステップS19。このとき、各貫通孔の内部に導体パターンが埋め込まれることにより、端子電極28a~28d、第1のコンタクトホール導体29及びグランドコンタクト31a~31dが形成される。次に、第2のスパイラル導体21等の導体パターンが形成された第2の絶縁層19bの表面に第3の絶縁層19cを形成するステップS20。第3の絶縁層19cは、その中央部に設けられた磁性コア用開口パターン26と、端子電極28a~28d、第1及び第2のコンタクトホール導体29,30及びグランドコンタクト31a~31dを形成するための貫通孔とを有している。次に、第3の絶縁層19cの表面に第1及び第2の引き出し導体22,23及び第1及び第2のグランドパターン24,25を含む導体パターンを形成するステップS20。このとき、各貫通孔の内部に導体パターンが埋め込まれることにより、端子電極28a~28d、第1及び第2のコンタクトホール導体29,30及びグランドコンタクト31a~31dが形成される。次に、第1及び第2の引き出し導体22,23等の導体パターンが形成された第3の絶縁層19cの表面に第4の絶縁層19dを形成するステップS21。第4の絶縁層19dは、その中央部に設けられた磁性コア用開口パターン26と、第1乃至第6の端子電極28a~28fを形成するための貫通孔とを有している。次に、絶縁層19d上にバンプ電極13a~13fを形成するステップS22。バンプ電極13a~13fの形成方法は、まず絶縁層19dの全面にCu等の下地導電膜をスパッタリングにより形成し、その後、シートレジストを貼り付ける。下地導電膜は無電解めっきや蒸着法で形成してもよい。このとき、絶縁層19dの開口パターンの内部にも下地導電膜が入り込む。次に、シートレジストを露光及び現像することにより、バンプ電極13a~13fを形成すべき位置にあるシートレジストを選択的に除去し、絶縁層19d上のバンプ電極形成領域を露出させる。次に、バンプ電極形成領域にバンプ電極13a~13fを電気めっきにより形成する。このとき、端子電極28a~28dを形成するための絶縁層19dの貫通孔の内部でも下地導電膜がめっき成長し、バンプ電極材料が埋め込まれる。その後、シートレジストを除去し、全面をエッチングして不要な下地導電膜を除去することにより、略柱状のバンプ電極13a~13fが形成される。次に、バンプ電極13a~13fが形成されたコモンモードフィルタ層12Aに複合フェライトのペーストを充填し、硬化させて、磁性樹脂層14を形成するステップS23。このとき、各絶縁層19a~19dの各々に設けられた磁性コア用開口パターン26の内部にも複合フェライトが充填されることにより、第1及び第2のスパイラル導体20,21のループ内を貫通する磁性コア27が形成される。さらに、磁性樹脂層14を確実に形成するため多量のペーストが充填され、これによりバンプ電極13a~13fは樹脂内に埋没された状態となる。そのため、バンプ電極13a~13fの上面が露出するまで磁性樹脂層14を研磨して所定の厚さにすると共に表面を平滑化する。さらに、基板11についても所定の厚さとなるように研磨する。さらに、チップ部品のバレル研磨を行ってエッジを除去した後、電気めっきを行い、機能層12の側面に露出するバンプ電極13a~13f及び端子電極28a~28fの表面を平滑化する。このように、チップ部品の外表面をバレル研磨することによりチップ欠け等の破損が生じにくいコイル部品を製造することができる。また、チップ部品の外周面に露出するバンプ電極13a~13fの表面をめっき処理するため、バンプ電極13a~13fの表面を平滑面とすることができる。以上説明したように、本実施形態による複合電子部品100の製造方法は、各ギャップ電極34A~34Dの端子電極部37及びグランド電極部38の表面にめっき電極を形成した後、無機絶縁層36で覆い、さらにめっき電極の上面が露出するまで無機絶縁層36の表面を研磨して平坦化することにより、無機絶縁層36を貫通する端子電極コンタクト39及びグランドコンタクト40を形成している。無機絶縁層36は静電気吸収時の破壊がコモンモードフィルタ層12Aに影響を与えることがないよう、ある程度の厚さを有するため、穴あけ加工が難しい。しかし、本実施形態によれば、無機絶縁層36に穴あけ加工を施す必要はなく、無機絶縁層36を貫通するコンタクトを容易に形成することができる。これにより、チップの側面にめっき形成された電極面を経由してコモンモードフィルタとESD保護素子とを接続しなくてもよく、両者の電気的接続の信頼性を向上させることができる。図11は、無機絶縁層36を貫通する端子電極コンタクト39及びグランドコンタクト40の形成方法の他の例を示す略断面図である。まず、図11aに示すように、導電性無機材料43が形成された下地絶縁層33の全面に、静電気吸収層35及び無機絶縁層36のための絶縁性無機材料を形成するステップS16。これにより、ギャップ電極34A~34Dの端子電極部37及びグランド電極部38は無機絶縁層36に覆われた状態となる。次に、図11bに示すように、無機絶縁層36をイオンミリング法によりパターニングする。これにより、無機絶縁層36を貫通する開口が形成され、端子電極コンタクト39及びグランドコンタクト40を形成する領域において、ギャップ電極34A~34Dの端子電極部37及びグランド電極部38の電極面が露出した状態となる。その後、図11cに示すように、ギャップ電極34A~34Dの端子電極部37とグランド電極部38をめっき成長させてめっき電極からなる端子電極コンタクト39及びグランドコンタクト40をそれぞれ選択的に形成する。以上により、無機絶縁層36を貫通する端子電極コンタクト39及びグランドコンタクト40を形成することができる。図12は、本発明の第2の実施の形態による複合電子部品200の層構造を詳細に示す略分解斜視図である。また、図13は、複合電子部品200の構成を示す略断面図である。図12及び図13に示すように、複合電子部品200の特徴は、コモンモードフィルタ層12A及びESD保護層12Bの積層順を逆にしたものである。すなわち、基板11の表面にまずコモンモードフィルタ層12Aが形成され、その上層にESD保護層12Bが形成されている点が第1の実施形態による複合電子部品100と異なっている。さらに、本実施形態においては、第5及び第6のバンプ電極13e、13fの直下に無機絶縁層36を貫通するグランドコンタクト40が設けられており、グランドコンタクト40はバンプ電極13e又は13fに直接接続されている。本実施形態によれば、ESD保護層12Bとバンプ電極13a~13fとの間にコモンモードフィルタ層12Aが介在しないので、コモンモードフィルタ層12Aの絶縁層19a~19cを貫通するグランドコンタクト31a~31dや第3の絶縁層19cの表面に形成された第3及びグランドパターン24,25は不要であり、これらを経由することなく、ESD保護層12Bのグランドコンタクト40とバンプ電極13e又は13fとを直接接続することができる。以上、本発明の好ましい実施の形態について説明したが、本発明は、上記実施形態に限定されることなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能であり、それらも本発明に包含されるものであることは言うまでもない。例えば、上記実施形態においては、機能層12の主面に複合フェライトからなる磁性樹脂層14を形成しているが、磁性を有しない単なる絶縁樹脂層を形成してもよい。非磁性の樹脂層を用いた場合には寄生容量成分を減らすことができる。また、上記実施形態においては、外部端子電極としてバンプ電極13a~13fを用いているが、本発明はバンプ電極に限定されない。ただし、バンプ電極を用いた場合には、ESD保護層12Bから外部端子電極までの上下方向の電気的な接続がめっき電極により行われることになるので、ESD吸収性能を十分に向上させることができる。また、上記実施形態においては、磁性コア27を設けているが、本発明において磁性コア27は必須でない。例えば、磁性樹脂層14に代えて非磁性の樹脂層を用いる場合、磁性コア27は不要である。ただし、磁性コア27は磁性樹脂層14と同一材料で形成することができるので、開口26を形成しさえすれば、特別な工程を経由することなく、磁性コア27と磁性樹脂層14とを同時に形成することができる。また、上記実施形態においては、スパイラル導体20,21を含むコモンモードフィルタ層12Aを例に挙げたが、本発明はコモンモードフィルタ層に限定されるものではなく、平面コイルパターンを含む平面コイル層であればよい。"