スイッチング素子と、前記スイッチング素子を駆動する駆動回路と、入出力電圧をデジタル値に変換するA/Dコンバータと、前記A/Dコンバータからの出力を入力し、スイッチング動作時間を表すスイッチングパルスのパルス幅を演算する演算処理回路と、前記演算処理回路から演算されたスイッチングパルスのパルス幅を入力し、該パルス幅のデューティサイクルを可変させて前記駆動回路に付与するPWM回路と、を備え、前記演算処理回路では、入出力電圧及び所定の負荷電流の各値を使用して、前記スイッチングパルスのパルス幅を演算するDC-DCコンバータ。出力回路にインダクタとコンデンサを有し、前記所定の負荷電流は、出力電流、スイッチング周期、インダクタンス、及び定常時のスイッチングオフ時間の各値を使用して予め決定する請求項1記載のDC-DCコンバータ。負荷変動の際、2回のスイッチング動作後に定常のパルス幅に復帰するように制御され、1回目の前記スイッチング素子のスイッチングオン時間をTon1、2回目の前記スイッチング素子のスイッチングオン時間をTon2としたとき、前記演算処理回路で演算するスイッチング動作時間Ton1Ton2は、次式で表される請求項1又は請求項2に記載のDC-DCコンバータ。ここで、Iout:出力電流、Vin:入力電圧、Vout:出力電圧、L:チョークコイルのインダクタンス、Ts:スイッチング周期、Toff:定常時のスイッチングオフ時間前記スイッチング素子を複数備えるマルチフェーズである請求項1乃至請求項3のいずれか1項に記載のDC-DCコンバータ。前記スイッチング素子は、直流電源に接続されたハイサイドMOSFETと、グランド端子に接続されたローサイドMOSFETである請求項4記載のDC-DCコンバータ。降圧型コンバータである請求項1乃至請求項5のいずれか1項に記載のDC-DCコンバータ。本発明が解決しようとする課題は、負荷急変時において、DC-DCコンバータの電流のバランスがとれ、かつ、高速応答可能なDC-DCコンバータを提供することにある。実施形態のDC-DCコンバータは、スイッチング素子と、前記スイッチング素子を駆動する駆動回路と、入出力電圧をデジタル値に変換するA/Dコンバータと、前記A/Dコンバータからの出力を入力し、スイッチング動作時間を表すスイッチングパルスのパルス幅を演算する演算処理回路と、前記演算処理回路から演算されたスイッチングパルスのパルス幅を入力し、該パルス幅のデューティサイクルを可変させて前記駆動回路に付与するPWM回路と、を備え、前記演算処理回路では、入出力電圧及び所定の負荷電流の各値を使用して、前記スイッチングパルスのパルス幅を演算する。以下、本発明の一実施の形態について、図面を参照して説明する。尚、各図において同一箇所については同一の符号を付すとともに、重複した説明は省略する。図1は、本発明の実施形態に係るDC-DCコンバータの構成を示す図である。実施形態のDC-DCコンバータは、2フェーズの同期整流方式の降圧型コンバータである。図1に示すものは、パワーMOSFETスイッチを内蔵した同期整流方式PWMPulseWidthModulationコンバータで、これは、効率を上げ、外付け部品点数を削減するのに好適である。実施形態は一例であって、これに限定されるものではない。例えば、シングルフェーズであっても、2フェーズ以上のフェーズ数でもかまわない。また、実施形態では、制御方式はデシタル制御方式で行う。図1に示すDC-DCコンバータ100は、入力源1から所定の電圧が供給され、負荷2に任意の出力電圧を出力する。入力源1のプラス側と、高電圧側のハイサイドFET10a及びハイサイドFET10bのドレイン側が接続されている。ハイサイドFET10a及びハイサイドFET10bのソース側は、それぞれ低電圧側のローサイドFET11a及びローサイドFET11bのドレイン側に接続されている。さらに、ハイサイドFET10a及びハイサイドFET10bのソース側は、ダイオード12a及びダイオード12bのカソード側、チョークコイル13a及びチョークコイル13bに接続されている。ハイサイドFET10a及びハイサイドFET10bのゲート側は、それぞれFETの駆動回路である駆動回路22a及び駆動回路22bの出力に接続されている。尚、図1では、ハイサイドFET10a及びハイサイドFET10bはNチャンネルFETとして表記しているが、PチャンネルFETとしても構わない。ただし、この場合はドレインとソースの接続が逆となる。入力源1のマイナス側、ローサイドFET11a及びローサイドFET11bのソース側、及びダイオード12a及びダイオード12bのアノード側は、グランドに接続されている。ローサイドFET11a及びローサイドFET11bのゲート側は、それぞれFETの駆動回路である駆動回路23a及び駆動回路23bの出力に接続されている。尚、ダイオード12a及びダイオード12bは、それぞれローサイドFET11a及びローサイドFET11b内のボディダイオードを使用しても構わない。チョークコイル13a及びチョークコイル13bの他端側は、出力を平滑するためのコンデンサ14、規定のA/Dコンバータの入力電圧に変換するための分圧抵抗15、負荷抵抗2に接続されている。分圧抵抗15の他端側は、分圧抵抗16と出力電圧をデジタル値に変換するA/Dコンバータ17に接続されている。コンデンサ14の他端側、分圧抵抗16の他端側及び負荷抵抗2の他端側は、グランドに接続されている。入力源1のプラス側は分圧抵抗18に接続され、分圧抵抗18の他端側は分圧抵抗19及び入力電圧をデジタル値に変換するA/Dコンバータ20に接続されている。分圧抵抗19の他端側及び入力源1のマイナス側はグランドに接続されている。A/Dコンバータ17及びA/Dコンバータ20によって入力電圧及び出力電圧はデジタル変換され、それらの出力は、演算処理回路21に入力される。演算処理回路21では、所定の演算により、スイッチングパルス幅の計算を行う。演算処理回路21での演算結果は、PWM回路24a及びPWM回路24bに出力される。PWM回路24a及びPWM回路24bでは、スイッチングパルスの出力タイミングは一定で、スイッチングパルス幅を可変とする。PWM回路24a及びPWM回路24bへのスイッチングパルスの出力タイミングは、スイッチング周期をTsとすると、Ts/2ずらして出力される。本実施形態は2フェーズのDC-DCコンバータのためである。したがって、3フェーズの場合には、出力タイミングのずれはTs/3となり、4フェーズの場合には、出力タイミングのずれはTs/4となる。PWM回路24a及びPWM回路24bで所定のスイッチングパルス幅に変換された信号は、それぞれ駆動回路22a、駆動回路23a及び駆動回路22b、駆動回路23bに出力される。駆動回路22a、駆動回路23a及び駆動回路22b、駆動回路23bは、それぞれ、2つの出力トランジスタを持ち、出力信号のH、Lに応じて、2つの出力トランジスタが交互にON、OFFの動作を行うコンプリメンタリ出力となっている。また、駆動回路22a、23a駆動回路22b、23bも同様をPWM信号で正逆運転する場合に、駆動回路22a、23aの遅れ時間により短絡電流が流れるおそれがある駆動回路22b、23bも同様であるので、両導通を避けるために例えばPWM周期の5程度のデッドタイム不感時間を設定するのが好適である。DC-DCコンバータに対して負荷変動を事前に通知する割り込み信号発生器25は、演算処理回路21に入力される。作用以上のように構成したDC-DCコンバータの動作を説明する。図2は、DC-DCコンバータの主要部における波形の変化を示す。図2に示す波形は、負荷が無負荷から全負荷に変動したときの主要部の波形を示している。例えば、レーダ装置等のある種の装置に用いられるDC-DCコンバータでは、負荷変動は、無負荷か全負荷である。負荷変動が発生したとき、コンバータからの出力電圧は低下する。出力電圧の低下を抑えるために、駆動回路22a、駆動回路23a、駆動回路22b、及び駆動回路23bからの信号を受けて、ハイサイドFET10a、ローサイドFET11a、ハイサイドFET10b、及びローサイドFET11bは、それぞれ動作を開始する。図2に示すように、負荷変動により出力電圧が下がると、Ton1、Ton2のスイッチング2回動作後に、定常のスイッチングパルス幅に復帰するように制御されている。最大負荷変動の大きさが把握できているので、Ton1の大きなパルスに続くTon2の小さなパルスを付与することで、電圧降下分を収束させるものである。インダクタンスの値が小さいと、スイッチング2回動作後に定常のスイッチングパルス幅に復帰できるし、インダクタンスの値が大きいと、スイッチング数回後に定常のスイッチングパルス幅に復帰する。また、駆動回路22a、駆動回路23aと駆動回路22b、駆動回路23bのスイッチングオン幅、スイッチングオフ幅を等しくすれば、チョークコイル13a及びチョークコイル13bを流れるインダクタンス電流は同じ波形で立ち上がるため、負荷変動時もバランスが良くなる。ここで、スイッチング2回動作後と定常時の電流波形の境界点はt3となり、下の式が成立する。ここで、Ioutは出力電流、ΔIはチョークコイルを流れるインダクタンス電流の変動分、Vinは入力電圧、Voutは出力電圧、Ton1は1回目のハイサイドFETのスイッチングオン時間、Lはチョークコイルのインダクタンス、Tsはスイッチング周期、Ton2は2回目のハイサイドFETのスイッチングオン時間である。ここで、ΔIは下式により求められる。ここで、Toffは定常時のスイッチングオフ時間である。2式を1式に代入し、Ton1Ton2を求めると、が得られる。上式から明らかなように、スイッチング2回動作時間であるTon1Ton2は、いずれも既知の値である、L、Iout、Toff、Tsと、A/Dコンバータから得られる値であるVin、Voutによって演算により求めることができる。図3は、演算処理回路における処理の流れを示すフローチャートである。図3に示すように、演算処理回路21では、まず、入力電圧のデータを読み込むステップS31。次いで、出力電圧のデータを読み込むステップS32。次いで、上記した3式によって、スイッチング2回動作時間であるTon1Ton2を演算するステップS33。次いで、PWM回路24a、24bに対して、Ton1を出力するステップS34。次いで、PWM回路24a、24bに対して、Ton2を出力するステップS35。以上説明したように、本実施形態によれば、急峻な負荷変動でも電流をバランス良く、しかも、高速に電圧を安定化することが可能となる。本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。