発振器が出力するクロック信号を分周して、第1の分周クロック信号と該第1の分周クロック信号に対して逆相の第2の分周クロック信号を生成する分周回路と、同相成分信号と直交成分信号をそれぞれ前記第1の分周クロック信号でサンプルホルドし、前記同相成分信号の第1のサンプル値と前記直交成分信号の第1のサンプル値を得る第1サンプルホルド手段と、前記同相成分信号と前記直交成分信号をそれぞれ前記第2の分周クロック信号でサンプルホルドし、前記同相成分信号の第2のサンプル値と前記直交成分信号の第2のサンプル値を得る第2サンプルホルド手段と、前記同相成分信号の第1サンプル値の極性と前記直交成分信号の第1サンプル値の極性が共に変化した時に、時間的にその変化の間にある前記同相成分信号の第2サンプル値と前記直交成分信号の第2サンプル値とに基づいて誤差信号を生成する誤差信号生成手段と、前記誤差信号を基に、前記分周の分周比を制御する制御手段と、を備えることを特徴とするクロックリカバリ回路。請求項1に記載のクロックリカバリ回路であって、前記誤差信号生成手段は、前記同相成分信号の第1サンプル値の極性と前記直交成分信号の第1サンプル値の極性が共に変化した時に、時間的にその変化の間にある前記同相成分信号の第2サンプル値に前記同相成分信号の第1サンプル値の極性の変化の方向に応じた符号を乗じて得た値と、時間的にその変化の間にある前記直交成分信号の第2サンプル値に前記直交成分信号の第1サンプル値の極性の変化の方向に応じた符号を乗じて得た値とに基づいて前記誤差信号を生成することを特徴とするクロックリカバリ回路。請求項1又は2に記載のクロックリカバリ回路であって、前記制御手段は、前記誤差信号を積分して積分値を得る積分手段と、前記積分値が所定の範囲から外れた時に、外れた方向に応じて、前記分周の分周比を増加させ又は減少させる分周比設定手段と、を備えることを特徴とするクロックリカバリ回路。請求項1乃至3の何れか1に記載のクロックリカバリ回路を備えるデジタル復調回路であって、前記クロックリカバリ回路から前記同相成分信号の第1サンプル値と前記直交成分信号の第1サンプル値とを入力し、入力したこれらの値を基に、キャリア信号と位相誤差信号を生成すると共に、前記クロックリカバリ回路から前記同相成分信号の第1サンプル値と前記直交成分信号の第1サンプル値に対して前記キャリア信号により複素乗算をすることにより前記同相成分信号と前記直交成分信号を復調するキャリアリカバリ回路と、前記キャリアリカバリ回路から前記位相誤差信号を入力し、該位相誤差信号により周波数が制御された逆周波数変換キャリア信号により、周波数変換されている前記同相成分信号及び前記直交成分信号に対して逆周波数変換を行なう自動周波数制御回路と、を備え、逆周波数変換された同相成分信号と直交成分信号が前記クロックリカバリ回路に入力されることを特徴とするデジタル復調回路。請求項4に記載のデジタル復調回路であって、前記自動周波数制御回路は、ロック前にワイドバンドスイープにより前記逆周波数変換キャリア信号の周波数を調整し、ロック後に前記位相誤差信号により前記逆周波数変換キャリア信号の周波数を調整することを特徴とするデジタル復調回路。分周回路が、発振器が出力するクロック信号を分周して、第1の分周クロック信号と該第1の分周クロック信号に対して逆相の第2の分周クロック信号を生成するステップと、第1サンプルホルド手段が、同相成分信号と直交成分信号をそれぞれ前記第1の分周クロック信号でサンプルホルドし、前記同相成分信号の第1のサンプル値と前記直交成分信号の第1のサンプル値を得るステップと、第2サンプルホルド手段が、前記同相成分信号と前記直交成分信号をそれぞれ前記第2の分周クロック信号でサンプルホルドし、前記同相成分信号の第2のサンプル値と前記直交成分信号の第2のサンプル値を得るステップと、誤差信号生成手段が、前記同相成分信号の第1サンプル値の極性と前記直交成分信号の第1サンプル値の極性が共に変化した時に、時間的にその変化の間にある前記同相成分信号の第2サンプル値と前記直交成分信号の第2サンプル値とに基づいて誤差信号を生成するステップと、制御手段が、前記誤差信号を基に、前記分周の分周比を制御するステップと、を有することを特徴とするクロックリカバリ方法。請求項6に記載のクロックリカバリ方法を有するデジタル復調方法であって、キャリアリカバリ回路が、前記クロックリカバリ回路から前記同相成分信号の第1サンプル値と前記直交成分信号の第1サンプル値とを入力し、入力したこれらの値を基に、キャリア信号と位相誤差信号を生成すると共に、前記クロックリカバリ回路から前記同相成分信号の第1サンプル値と前記直交成分信号の第1サンプル値に対して前記キャリア信号により複素乗算をすることにより前記同相成分信号と前記直交成分信号を復調するステップと、自動周波数制御回路が、前記キャリアリカバリ回路から前記位相誤差信号を入力し、該位相誤差信号により周波数が制御された逆周波数変換キャリア信号により、周波数変換されている前記同相成分信号及び前記直交成分信号に対して逆周波数変換を行なうステップと、を有し、逆周波数変換された同相成分信号と直交成分信号が前記クロックリカバリ回路に入力されることを特徴とするデジタル復調方法。コンピュータを、クロックリカバリ回路として機能させるためのプログラムであって、前記コンピュータを、発振器が出力するクロック信号を分周して、第1の分周クロック信号と該第1の分周クロック信号に対して逆相の第2の分周クロック信号を生成する分周回路と、同相成分信号と直交成分信号をそれぞれ前記第1の分周クロック信号でサンプルホルドし、前記同相成分信号の第1のサンプル値と前記直交成分信号の第1のサンプル値を得る第1サンプルホルド手段と、前記同相成分信号と前記直交成分信号をそれぞれ前記第2の分周クロック信号でサンプルホルドし、前記同相成分信号の第2のサンプル値と前記直交成分信号の第2のサンプル値を得る第2サンプルホルド手段と、前記同相成分信号の第1サンプル値の極性と前記直交成分信号の第1サンプル値の極性が共に変化した時に、時間的にその変化の間にある前記同相成分信号の第2サンプル値と前記直交成分信号の第2サンプル値とに基づいて誤差信号を生成する誤差信号生成手段と、前記誤差信号を基に、前記分周の分周比を制御する制御手段と、として機能させるためのプログラム。請求項8に記載のプログラムであって、前記コンピュータを更に、前記クロックリカバリ回路を備えるデジタル復調回路として機能させるためのプログラムであって、前記コンピュータを更に、前記クロックリカバリ回路から前記同相成分信号の第1サンプル値と前記直交成分信号の第1サンプル値とを入力し、入力したこれらの値を基に、キャリア信号と位相誤差信号を生成すると共に、前記クロックリカバリ回路から前記同相成分信号の第1サンプル値と前記直交成分信号の第1サンプル値に対して前記キャリア信号により複素乗算をすることにより前記同相成分信号と前記直交成分信号を復調するキャリアリカバリ回路と、前記キャリアリカバリ回路から前記位相誤差信号を入力し、該位相誤差信号により周波数が制御された逆周波数変換キャリア信号により、周波数変換されている前記同相成分信号及び前記直交成分信号に対して逆周波数変換を行なう自動周波数制御回路と、として機能させ、逆周波数変換された同相成分信号と直交成分信号が前記クロックリカバリ回路に入力されることを特徴とするプログラム。前述の従来の一般的なデジタル復調回路では、データからクロックを再生するために、周辺回路としてDAやVCXO等が必要である。これらを削除すると入力されるデータ信号とデータから再生したクロックが非同期となり、クロックスリップが発生しデータを正常に復調できなくなる。同様にAFCについても周辺回路としてPLLSYNTHがないと、ループを組むことができないため、周波数誤差をゼロ近辺に追い込むことができず、データレートが低い場合にはBER劣化の原因となる。すなわち、無線システムにおいては、ベースバンド信号帯のデータ復調回路部の、所要電力の低減あるいは装置の小型化を図るために、大規模集積回路LSIやプログラマブルロジックデバイスFPGAを導入することが行われている。デジタル復調回路ではLSIやFPGAの周辺にVCXOやPLLなどが必要であり、また安定性の高いAFC回路にはSYNTHなどが必要であり回路規模を大きくしている。本発明は、回路規模が削減されたデジタル復調回路及びこれに用いられるクロックリカバリ回路並びにこれらに対応するデジタル復調方法及びこれに用いられるクロックリカバリ方法を提供することを目的とする。本発明によれば、発振器が出力するクロック信号を分周して、第1の分周クロック信号と該第1の分周クロック信号に対して逆相の第2の分周クロック信号を生成する分周回路と、同相成分信号と直交成分信号をそれぞれ前記第1の分周クロック信号でサンプルホルドし、前記同相成分信号の第1のサンプル値と前記直交成分信号の第1のサンプル値を得る第1サンプルホルド手段と、前記同相成分信号と前記直交成分信号をそれぞれ前記第2の分周クロック信号でサンプルホルドし、前記同相成分信号の第2のサンプル値と前記直交成分信号の第2のサンプル値を得る第2サンプルホルド手段と、前記同相成分信号の第1サンプル値の極性と前記直交成分信号の第1サンプル値の極性が共に変化した時に、時間的にその変化の間にある前記同相成分信号の第2サンプル値と前記直交成分信号の第2サンプル値とに基づいて誤差信号を生成する誤差信号生成手段と、前記誤差信号を基に、前記分周の分周比を制御する制御手段と、を備えることを特徴とするクロックリカバリ回路が提供される。また、本発明によれば、分周回路が、発振器が出力するクロック信号を分周して、第1の分周クロック信号と該第1の分周クロック信号に対して逆相の第2の分周クロック信号を生成するステップと、第1サンプルホルド手段が、同相成分信号と直交成分信号をそれぞれ前記第1の分周クロック信号でサンプルホルドし、前記同相成分信号の第1のサンプル値と前記直交成分信号の第1のサンプル値を得るステップと、第2サンプルホルド手段が、前記同相成分信号と前記直交成分信号をそれぞれ前記第2の分周クロック信号でサンプルホルドし、前記同相成分信号の第2のサンプル値と前記直交成分信号の第2のサンプル値を得るステップと、誤差信号生成手段が、前記同相成分信号の第1サンプル値の極性と前記直交成分信号の第1サンプル値の極性が共に変化した時に、時間的にその変化の間にある前記同相成分信号の第2サンプル値と前記直交成分信号の第2サンプル値とに基づいて誤差信号を生成するステップと、制御手段が、前記誤差信号を基に、前記分周の分周比を制御するステップと、を有することを特徴とするクロックリカバリ方法が提供される。更に、本発明によれば、コンピュータを、クロックリカバリ回路として機能させるためのプログラムであって、前記コンピュータを、発振器が出力するクロック信号を分周して、第1の分周クロック信号と該第1の分周クロック信号に対して逆相の第2の分周クロック信号を生成する分周回路と、同相成分信号と直交成分信号をそれぞれ前記第1の分周クロック信号でサンプルホルドし、前記同相成分信号の第1のサンプル値と前記直交成分信号の第1のサンプル値を得る第1サンプルホルド手段と、前記同相成分信号と前記直交成分信号をそれぞれ前記第2の分周クロック信号でサンプルホルドし、前記同相成分信号の第2のサンプル値と前記直交成分信号の第2のサンプル値を得る第2サンプルホルド手段と、前記同相成分信号の第1サンプル値の極性と前記直交成分信号の第1サンプル値の極性が共に変化した時に、時間的にその変化の間にある前記同相成分信号の第2サンプル値と前記直交成分信号の第2サンプル値とに基づいて誤差信号を生成する誤差信号生成手段と、前記誤差信号を基に、前記分周の分周比を制御する制御手段と、として機能させるためのプログラムが提供される。本発明によれば、デジタル復調回路の回路規模を削減することができる。以下、図面を参照して本発明を実施するための形態について詳細に説明する。1.周辺回路を削除し非同期クロックで同期回路を形成するために本実施形態では、周波数がデータのほぼn倍4倍以上の非同期クロックをデータレートと周波数がほぼ同一になるように分周1nしたクロックを生成するクロックとデータは非同期のため同一スピードにはできない。クロックの生成にはカウンタを使用する。このカウンタを制御するため、クロックリカバリ部にてゼロクロス点を検出し、その点での誤差値を積分していく。加算された値が±1を超えると積分器をリセットするとともに、カウンタの初期値を±1することでクロックの位相を±1nずらし、常にゼロクロス付近にクロックの立ち上がりがくるように制御を行うことで、同期回路を形成する。2.周辺回路を削除し、AFC回路を形成するために本実施形態では、キャリアリカバリ部にて得ることのできる、位相誤差を使用し周波数のズレ方向に対し、t時間毎に周波数ステップ値に対し±1することで、位相誤差をゼロに近づけるように制御するループ回路を挿入する。図2は本発明の一実施形態によるデジタル復調回路のブロック図を示す。本実施形態の構成では、A/D変換器101を介し入力されるデジタル信号はAFC部AutomaticFrequencyController;自動周波数制御部103に供給される。AFC部103は、ベースバンド信号を得るための信号処理を行う。AFC部103の出力信号はノイズ信号を除去するために設けたFIRフィルタ図ではFIR部105に供給される。次に、FIRフィルタ105を通過した信号からクロック成分を抽出するためにクロックリカバリ部107を設ける。クロックリカバリ部107は、入力信号のゼロクロス点における位相誤差を抽出し、ループフィルタ、積分器を介し、クロック同期を確立することにより入力信号に同期した安定したクロックを生成する。次に、信号を復調するためのキャリアリカバリ部109を設ける。キャリアリカバリ部109は、キャリアの位相誤差を検出し、この位相誤差がゼロになるようにキャリアリカバリーループを構成し信号を復調する。キャリアリカバリ部109の位相誤差信号をAFC部103に戻し、ループを構成するとともに周波数ズレを補正する。次に、図3を参照して、本実施形態によるデジタル復調回路の詳細を説明する。本実施形態の構成には、A/D変換器101を介し入力されるデジタル信号を入力するAFC部103が含まれる。AFC部103は、外部VCXOの代わりとなるNCO部111を含む。また、AFC部103は、ベースバンド信号を得るための複素乗算部113を含む。複素乗算部113は、周波数変換されている同相成分信号及び直交成分信号に対して、NCO出力信号が出力する逆周波数変換キャリア信号を用いて、逆周波数変換を行ない、これにより得たベースバンドに入った同相成分信号と直交成分信号を出力する。複素乗算部113からの出力信号はノイズ信号を除去するために設けられたFIRフィルタ105に入力される。次に、FIRフィルタ105を通過した信号からクロック成分を抽出するためにクロックリカバリ部107が設けられる。クロックリカバリ部107内には、入力信号に同期させるための基準クロックを生成するためのCLK生成部121が設けられる。このCLK生成部121を制御するために、極性確認部123、125、判定回路127、極性付与部129、131、ループフィルタ部133、積分器135が設けられる。クロックリカバリ部107では、入力信号のゼロクロス点における位相誤差を抽出し、ループフィルタ部133、積分器135を介し、クロック同期を確立することにより信号に同期した安定したクロックを生成する。なお、判定回路127による判定のタイミングと合わせるために、極性付与部129、131の前段に遅延回路例えば、フリップフロップを設けてもよい。次に、信号を復調するためのキャリアリカバリ部109が設けられる。コスタス方式を用いて、キャリアの位相誤差を検出するための位相検出部141を設け、この位相誤差がゼロになるように、ループフィルタ143、NCO145、複素乗算部147、位相検出部141を含むキャリアリカバリーループを構成し、信号を復調する。キャリアリカバリ部109の位相誤差信号をAFC部103の周波数ズレ方向検出部151に入力し、デジタル復調回路全体でPLLループを構成する。次に、図3に示す本実施形態によるデジタル復調回路の動作について、図4~図8を参照して説明する。本実施形態では、QPSK変調波を16倍サンプリング周波数でクロックリカバリする際の動作とAFC動作を示す。最初にクロックリカバリ部107の動作について説明する。クロックリカバリ部107においてはシンボルレートの約16倍クロック信号とクロックは非同期を元にリカバリークロックを生成する。入力信号の中点を抽出するクロック信号第2の分周クロック信号CLKAとゼロクロス点を抽出するクロック信号第1の分周クロック信号の2つを生成する。クロックCLKAとクロックCLKBは相互に180°位相がずれている逆相である。入力されたI信号を2分岐し、この2つのクロックでそれぞれの信号をラッチする。同様に、入力されたQ信号を2分岐し、この2つのクロックでそれぞれの信号をラッチする。すなわち、I信号は、フリップフロップ153によりクロックCLKBの立ち上がりでサンプリングされた後にホルドされ、フリップフロップ157によりクロックCLKAの立ち上がりでサンプリングされた後にホルドされる。同様に、Q信号は、フリップフロップ155によりクロックCLKBの立ち上がりでサンプリングされた後にホルドされ、フリップフロップ159によりクロックCLKAの立ち上がりでサンプリングされた後にホルドされる。フリップフロップ153にてホルドラッチされているI信号の極性を極性検出部123で検出し、検出した極性を判定回路127に取り込む。同様に、フリップフロップ155にてホルドラッチされているQ信号の極性を極性検出部125で検出し、検出した極性を判定回路127に取り込む。次に、ゼロクロス点の抽出動作を図4に示す。判定回路127は、I信号とQ信号の双方について、それぞれ、現データ302の極性が1つ前のデータ301の極性に対して変化しているかを判定する。判定回路127と極性付与部129、131は、以下のように連動する。極性付与部129は、I信号とQ信号の少なくとも一方は極性が変化しない場合には、ゼロを出力する場合Iゼロ。極性付与部129は、I信号とQ信号の双方について極性変化があり、且つ、I信号の極性変化の方向がプラスからマイナスへの方向であれば、フリップフロップ157にホルドラッチされているデータをそのまま出力する場合Iプラス。極性付与部129は、I信号とQ信号の双方について極性変化があり、且つ、I信号の極性変化の方向がマイナスからプラスへの方向であれば、フリップフロップ157にホルドラッチされているデータに-1を乗算して得たデータを出力する場合Iマイナス。同様に、極性付与部131は、I信号とQ信号の少なくとも一方は極性が変化しない場合には、ゼロを出力する場合Qゼロ。極性付与部131は、I信号とQ信号の双方について極性変化があり、且つ、Q信号の極性変化の方向がプラスからマイナスへの方向であれば、フリップフロップ159にホルドラッチされているデータをそのまま出力する場合Qプラス。極性付与部129は、I信号とQ信号の双方について極性変化があり、且つ、Q信号の極性変化の方向がマイナスからプラスへの方向であれば、フリップフロップ159にホルドラッチされているデータに-1を乗算して得たデータを出力する場合Qマイナス。図4を参照して、上記の動作の具体例を説明する。I信号の極性は、時刻t1ではプラスであり、時刻t3ではマイナスである。Q信号の極性は、時刻t1ではマイナスであり、時刻t3ではプラスである。従って、場合Iプラスと場合Qマイナスが該当する。従って、時刻t3では、極性付与部129は、時刻t3においてフリップフロップ157にホルドラッチされている-15をそのまま出力し、極性付与部131は、時刻t3においてフリップフロップ159にホルドラッチされている5に-1を乗算して得た-5を出力する。I信号の極性は、時刻t3ではマイナスであり、時刻t5ではマイナスである。Q信号の極性は、時刻t3ではプラスであり、時刻t5ではマイナスである。従って、場合Iゼロと場合Qゼロが該当する。従って、時刻t5では、極性付与部129は、0を出力し、極性付与部131は、0を出力する。I信号の極性は、時刻t5ではマイナスであり、時刻t7ではプラスである。Q信号の極性は、時刻t5ではマイナスであり、時刻t7ではプラスである。従って、場合Iマイナスと場合Qマイナスが該当する。従って、時刻t7では、極性付与部129は、時刻t7においてフリップフロップ157にホルドラッチされている15に-1を乗算して得た-15を出力し、極性付与部131は、時刻t7においてフリップフロップ159にホルドラッチされている5に-1を乗算して得た-5を出力する。I信号の極性は、時刻t7ではプラスであり、時刻t9ではマイナスである。Q信号の極性は、時刻t7ではプラスであり、時刻t9ではマイナスである。従って、場合Iプラスと場合Qプラスが該当する。従って、時刻t9では、極性付与部129は、時刻t9においてフリップフロップ157にホルドラッチされている-15をそのまま出力し、極性付与部131は、時刻t9においてフリップフロップ159にホルドラッチされている-5をそのまま出力する。加算部161は、極性付与部129の出力データと極性付与部131の出力データとを足し合わせ、1/2部半減部165は、足し合わされたデータの値を半分にする。ループフィルタ133は、1/2部半減部165の出力データを入力して、それに対してフィルタをかける。従って、ループフィルタ133は、I信号とQ信号の少なくとも一方は極性が変化しない場合には、ゼロを入力し、I信号とQ信号の双方の極性が変化する場合には、フリップフロップ157にホルドラッチされている値又はその値に-1を乗算して得た値とフリップフロップ159にホルドラッチされている値又はその値に-1を乗算して得た値との平均値を入力する。積分器135は、ループフィルタ133を通過したデータを入力する。積分器135にて積算された値が±1の範囲から外れると積分器はリセットされ積算値は0に戻る。積分器135の出力信号はクロック生成部121に入力される。積算値が±1の範囲から外れていない通常状態では、初期値設定部分周比設定手段167は、16を16_カウンタ169の初期値としてセットする。そのとき16_カウンタ169は16~32を巡回し、発振器11からの入力クロックを1/16に分周したクロックを生成する。従って、16_カウンタ169は、可変の分周回路として機能する。図5に1/16クロック生成の動作を示す。通常はカウンタの初期値を16にセットし、16~32を巡回することで1/16クロック入力クロックを1/16に分周したクロックを生成する。しかし、積分器135の積算値が1を上回ったときには初期値を16ではなく17にセットする。そのため、一周期だけ17~32を巡回し、入力クロックの1/15の周波数のクロックを生成する図5の402参照。また、積算値が-1を下回ったときには初期値を16ではなく15にセットする。そのため、一周期だけ15~32を巡回し、入力クロックの1/17のクロックを生成する図5の403参照。このように16_カウンタ169の初期値を±1ずらすことにより、CLKAの立ち上がり点がIQ信号のゼロクロス付近に近づくように制御する。図6aに示すように、IQ信号のゼロクロス点に対してCLKAの立ち上がり点が大きくずれているときには差分CLKAの立ち上がりでサンプリングしたIQ信号の値が大きくなっている。この時、積分器135の積算値は1を上回るため、16_カウンタ169は、一周期だけ17~32を巡回し、信号のラッチポイントが1CLKずれる。図6bに示すように、1CLKずれたことにより差分は小さくなったが、依然として、積分器135の積算値は1を上回るため、16_カウンタ169は、更に、一周期だけ17~32を巡回し、信号のラッチポイントが更に1CLKずれる。図6cに示すように、繰り返しこの動作を行い、図6dに示すように、差分が小さくなった時点では積分器135の積算値が±1を越えにくくなり、リカバリークロックは安定する。ただし、IQ信号とクロックは非同期のため、時間の経過と共に積分器135の積算値は±1の範囲から外れる。しかし、安定するまでは一方向にクロックはずれてきたが、安定地点に達した後は中心値の前後を±1だけいったりきたりするだけであるため、1/16クロッククロックCLKAとクロックCLKBは、IQ信号と同期しているのと同等となる。入力信号と生成した1/16クロックとの関係を図7に示す。CLKAの立ち上がりがゼロクロス点の位置にないときには、CLKBの立ち上がりのタイミングはIQ信号のアイの中心部のタイミングからずれているため、CLKBがその立ち上がりでラッチしたデータは中心部分から外れ図7の501参照、従ってC/N比が悪化する。この位置でC/N比の悪い信号を受信すると復調信号に誤りが増えBER特性等が劣化する原因となる。本実施形態では、IQ信号のゼロクロス点のタイミングとクロックCLKAの立ち上がりのタイミングが一致する関係が維持されるようにクロックCLKAがロックすることにより、CLKAの反転クロックであるCLKBの立ち上がりのタイミングと一致する、IQ信号のアイの中心部のタイミングでIQ信号をサンプリングしてラッチすることなる図7の502参照。従って、本実施形態では、正常な信号を復調することができる。次にAFC動作について図3及び図8を用い説明する。通常の構成ではキャリアリカバリで検出される周波数誤差値を外部D/Aに出力し、VCXOを制御することでキャリア信号とローカル信号の周波数誤差は0Hzとなる。本実施形態は、外部にD/AもVCXOも使用せずに同等の働きを行う機能を有することを特徴とする。AFCループ内に複素乗算部113、クロックリカバリ部107及びキャリアリカバリ部109を含むという構成は従来構成と同じである。異なる動作について説明する。本実施形態ではNCO111の1bit当りの変化量を1Hzとする。外部からのLock信号例えばユニークワード検出を受信するまでは、一定時間間隔で粗い周波数STEP図8a、ワイドバンドスイープでNCO111が出力する逆周波数変換キャリア信号正弦信号及び余弦信号の周波数が変化するように周波数設定部171はNCO111に対して周波数の設定を行なう。この際、選択回路173から出力されるデータは0とし、周波数設定部171による周波数設定値に影響を与えないようにする。Lock信号を受信するとワイドバンドスイープを停止させる。この時、NCO111が出力する逆周波数変換キャリア信号の周波数と受信キャリア周波数との間には周波数誤差が残っている図8b。この周波数誤差を0Hzに近づけるように1HzSTEPのナローバンドスイープ動作を実行する。次にナローバンドスイープ動作について説明する。キャリアリカバリ部109の位相検出部141でコスタス方式を用いて、キャリアの位相誤差を検出し、この位相誤差がゼロになるようにキャリアリカバリーループを構成する。位相検出部141が出力する信号は、LOOPFILループフィルタ143を通り、キャリアリカバリ部109から出力される。位相検出部141が出力する信号はNCO部111が生成する正弦信号と余弦信号の周波数とキャリア周波数と間の周波数誤差値を表している。位相検出部141が出力する信号を周波数ズレ方向検出部151に取り込む。ここにおいて、周波数誤差値を一定時間例えば1秒加算ずれる方向によっては減算する。その一定時間後に、その加算又は減算結果である合計値が、正方向の閾値を越えていれば、NCO部111が生成する正弦信号と余弦信号の周波数を1Hz高くし、負方向の閾値を下回っていれば、NCO部111が生成する正弦信号と余弦信号の周波数を1Hz低くし、両方の閾値の間の範囲に入っていれば、NCO部111が生成する正弦信号と余弦信号の周波数を維持する。このようにし、1Hzステップで、NCO部111が生成する正弦信号と余弦信号の周波数を制御する図8c。周波数誤差が1Hz以内になれば一定時間の加算値が上記の2つの閾値正方向の閾値と負方向の閾値の範囲から外れないような値に閾値パラメータを決めることで、±1Hz以内にAFCをロックさせることができる。その結果、外部にVCXOを持たなくても同等の機能を得ることができる。本実施形態によれば、下記の効果が奏される。第1の効果は、周辺回路として必要である、DA、VCO、PLL、SYNTH部品等を削除できるため、小型化回路簡易化することができる。第2の効果は、周辺回路が安価な発振器1つで構成できるため、コストダウンにつながる。また、消費電力を下げることができる。なお、上記のデジタル復調回路は、ハードウェア、ソフトウェア又はこれらの組合わせにより実現することができる。また、上記のデジタル復調回路その他の装置等により行なわれるデジタル復調方法も、ハードウェア、ソフトウェア又はこれらの組合わせにより実現することができる。ここで、ソフトウェアによって実現されるとは、コンピュータがプログラムを読み込んで実行することにより実現されることを意味する。プログラムは、様々なタイプの非一時的なコンピュータ可読媒体を用いて格納され、コンピュータに供給することができる。非一時的なコンピュータ可読媒体は、様々なタイプの実体のある記録媒体を含む。非一時的なコンピュータ可読媒体の例は、磁気記録媒体例えば、フレキシブルディスク、磁気テープ、ハードディスクドライブ、光磁気記録媒体例えば、光磁気ディスク、CD-ROM、CD-R、CD-R/W、半導体メモリ例えば、マスクROM、PROM、EPROM、フラッシュROM、RAMを含む。また、プログラムは、様々なタイプの一時的なコンピュータ可読媒体によってコンピュータに供給されてもよい。一時的なコンピュータ可読媒体の例は、電気信号、光信号、及び電磁波を含む。一時的なコンピュータ可読媒体は、電線及び光ファイバ等の有線通信路、又は無線通信路を介して、プログラムをコンピュータに供給できる。上記の実施形態の一部又は全部は、以下の付記のようにも記載されうるが、以下には限られない。付記1発振器が出力するクロック信号を分周して、第1の分周クロック信号と該第1の分周クロック信号に対して逆相の第2の分周クロック信号を生成する分周回路と、同相成分信号と直交成分信号をそれぞれ前記第1の分周クロック信号でサンプルホルドし、前記同相成分信号の第1のサンプル値と前記直交成分信号の第1のサンプル値を得る第1サンプルホルド手段と、前記同相成分信号と前記直交成分信号をそれぞれ前記第2の分周クロック信号でサンプルホルドし、前記同相成分信号の第2のサンプル値と前記直交成分信号の第2のサンプル値を得る第2サンプルホルド手段と、前記同相成分信号の第1サンプル値の極性と前記直交成分信号の第1サンプル値の極性が共に変化した時に、時間的にその変化の間にある前記同相成分信号の第2サンプル値と前記直交成分信号の第2サンプル値とに基づいて誤差信号を生成する誤差信号生成手段と、前記誤差信号を基に、前記分周の分周比を制御する制御手段と、を備えることを特徴とするクロックリカバリ回路。付記2付記1に記載のクロックリカバリ回路であって、前記誤差信号生成手段は、前記同相成分信号の第1サンプル値の極性と前記直交成分信号の第1サンプル値の極性が共に変化した時に、時間的にその変化の間にある前記同相成分信号の第2サンプル値に前記同相成分信号の第1サンプル値の極性の変化の方向に応じた符号を乗じて得た値と、時間的にその変化の間にある前記直交成分信号の第2サンプル値に前記直交成分信号の第1サンプル値の極性の変化の方向に応じた符号を乗じて得た値とに基づいて前記誤差信号を生成することを特徴とするクロックリカバリ回路。付記3付記1又は2に記載のクロックリカバリ回路であって、前記制御手段は、前記誤差信号を積分して積分値を得る積分手段と、前記積分値が所定の範囲から外れた時に、外れた方向に応じて、前記分周の分周比を増加させ又は減少させる分周比設定手段と、を備えることを特徴とするクロックリカバリ回路。付記4付記1乃至3の何れか1に記載のクロックリカバリ回路を備えるデジタル復調回路であって、前記クロックリカバリ回路から前記同相成分信号の第1サンプル値と前記直交成分信号の第1サンプル値とを入力し、入力したこれらの値を基に、キャリア信号と位相誤差信号を生成すると共に、前記クロックリカバリ回路から前記同相成分信号の第1サンプル値と前記直交成分信号の第1サンプル値に対して前記キャリア信号により複素乗算をすることにより前記同相成分信号と前記直交成分信号を復調するキャリアリカバリ回路と、前記キャリアリカバリ回路から前記位相誤差信号を入力し、該位相誤差信号により周波数が制御された逆周波数変換キャリア信号により、周波数変換されている前記同相成分信号及び前記直交成分信号に対して逆周波数変換を行なう自動周波数制御回路と、を備え、逆周波数変換された同相成分信号と直交成分信号が前記クロックリカバリ回路に入力されることを特徴とするデジタル復調回路。付記5付記4に記載のデジタル復調回路であって、前記自動周波数制御回路は、ロック前にワイドバンドスイープにより前記逆周波数変換キャリア信号の周波数を調整し、ロック後に前記位相誤差信号により前記逆周波数変換キャリア信号の周波数を調整することを特徴とするデジタル復調回路。付記6分周回路が、発振器が出力するクロック信号を分周して、第1の分周クロック信号と該第1の分周クロック信号に対して逆相の第2の分周クロック信号を生成するステップと、第1サンプルホルド手段が、同相成分信号と直交成分信号をそれぞれ前記第1の分周クロック信号でサンプルホルドし、前記同相成分信号の第1のサンプル値と前記直交成分信号の第1のサンプル値を得るステップと、第2サンプルホルド手段が、前記同相成分信号と前記直交成分信号をそれぞれ前記第2の分周クロック信号でサンプルホルドし、前記同相成分信号の第2のサンプル値と前記直交成分信号の第2のサンプル値を得るステップと、誤差信号生成手段が、前記同相成分信号の第1サンプル値の極性と前記直交成分信号の第1サンプル値の極性が共に変化した時に、時間的にその変化の間にある前記同相成分信号の第2サンプル値と前記直交成分信号の第2サンプル値とに基づいて誤差信号を生成するステップと、制御手段が、前記誤差信号を基に、前記分周の分周比を制御するステップと、を有することを特徴とするクロックリカバリ方法。付記7付記6に記載のクロックリカバリ方法であって、前記誤差信号生成手段は、前記同相成分信号の第1サンプル値の極性と前記直交成分信号の第1サンプル値の極性が共に変化した時に、時間的にその変化の間にある前記同相成分信号の第2サンプル値に前記同相成分信号の第1サンプル値の極性の変化の方向に応じた符号を乗じて得た値と、時間的にその変化の間にある前記直交成分信号の第2サンプル値に前記直交成分信号の第1サンプル値の極性の変化の方向に応じた符号を乗じて得た値とに基づいて前記誤差信号を生成することを特徴とするクロックリカバリ方法。付記8付記6又は7に記載のクロックリカバリ方法であって、前記制御手段は、積分手段と分周比設定手段を備え、前記積分手段が、前記誤差信号を積分して積分値を得るステップと、前記分周比設定手段が、前記積分値が所定の範囲から外れた時に、外れた方向に応じて、前記分周の分周比を増加させ又は減少させるステップと、を備えることを特徴とするクロックリカバリ方法。付記9付記6乃至8の何れか1に記載のクロックリカバリ方法を有するデジタル復調方法であって、キャリアリカバリ回路が、前記クロックリカバリ回路から前記同相成分信号の第1サンプル値と前記直交成分信号の第1サンプル値とを入力し、入力したこれらの値を基に、キャリア信号と位相誤差信号を生成すると共に、前記クロックリカバリ回路から前記同相成分信号の第1サンプル値と前記直交成分信号の第1サンプル値に対して前記キャリア信号により複素乗算をすることにより前記同相成分信号と前記直交成分信号を復調するステップと、自動周波数制御回路が、前記キャリアリカバリ回路から前記位相誤差信号を入力し、該位相誤差信号により周波数が制御された逆周波数変換キャリア信号により、周波数変換されている前記同相成分信号及び前記直交成分信号に対して逆周波数変換を行なうステップと、を有し、逆周波数変換された同相成分信号と直交成分信号が前記クロックリカバリ回路に入力されることを特徴とするデジタル復調方法。付記10付記9に記載のデジタル復調方法であって、前記自動周波数制御回路は、ロック前にワイドバンドスイープにより前記逆周波数変換キャリア信号の周波数を調整し、ロック後に前記位相誤差信号により前記逆周波数変換キャリア信号の周波数を調整することを特徴とするデジタル復調方法。付記11コンピュータを、クロックリカバリ回路として機能させるためのプログラムであって、前記コンピュータを、発振器が出力するクロック信号を分周して、第1の分周クロック信号と該第1の分周クロック信号に対して逆相の第2の分周クロック信号を生成する分周回路と、同相成分信号と直交成分信号をそれぞれ前記第1の分周クロック信号でサンプルホルドし、前記同相成分信号の第1のサンプル値と前記直交成分信号の第1のサンプル値を得る第1サンプルホルド手段と、前記同相成分信号と前記直交成分信号をそれぞれ前記第2の分周クロック信号でサンプルホルドし、前記同相成分信号の第2のサンプル値と前記直交成分信号の第2のサンプル値を得る第2サンプルホルド手段と、前記同相成分信号の第1サンプル値の極性と前記直交成分信号の第1サンプル値の極性が共に変化した時に、時間的にその変化の間にある前記同相成分信号の第2サンプル値と前記直交成分信号の第2サンプル値とに基づいて誤差信号を生成する誤差信号生成手段と、前記誤差信号を基に、前記分周の分周比を制御する制御手段と、として機能させるためのプログラム。付記12付記11に記載のプログラムであって、前記誤差信号生成手段は、前記同相成分信号の第1サンプル値の極性と前記直交成分信号の第1サンプル値の極性が共に変化した時に、時間的にその変化の間にある前記同相成分信号の第2サンプル値に前記同相成分信号の第1サンプル値の極性の変化の方向に応じた符号を乗じて得た値と、時間的にその変化の間にある前記直交成分信号の第2サンプル値に前記直交成分信号の第1サンプル値の極性の変化の方向に応じた符号を乗じて得た値とに基づいて前記誤差信号を生成することを特徴とするプログラム。付記13付記11又は12に記載のプログラムであって、前記制御手段は、前記誤差信号を積分して積分値を得る積分手段と、前記積分値が所定の範囲から外れた時に、外れた方向に応じて、前記分周の分周比を増加させ又は減少させる分周比設定手段と、を備えることを特徴とするプログラム。付記14付記11乃至13の何れか1に記載のプログラムであって、前記コンピュータを更に、前記クロックリカバリ回路を備えるデジタル復調回路として機能させるためのプログラムであって、前記コンピュータを更に、前記クロックリカバリ回路から前記同相成分信号の第1サンプル値と前記直交成分信号の第1サンプル値とを入力し、入力したこれらの値を基に、キャリア信号と位相誤差信号を生成すると共に、前記クロックリカバリ回路から前記同相成分信号の第1サンプル値と前記直交成分信号の第1サンプル値に対して前記キャリア信号により複素乗算をすることにより前記同相成分信号と前記直交成分信号を復調するキャリアリカバリ回路と、前記キャリアリカバリ回路から前記位相誤差信号を入力し、該位相誤差信号により周波数が制御された逆周波数変換キャリア信号により、周波数変換されている前記同相成分信号及び前記直交成分信号に対して逆周波数変換を行なう自動周波数制御回路と、として機能させ、逆周波数変換された同相成分信号と直交成分信号が前記クロックリカバリ回路に入力されることを特徴とするプログラム。付記15付記14に記載のプログラムであって、前記自動周波数制御回路は、ロック前にワイドバンドスイープにより前記逆周波数変換キャリア信号の周波数を調整し、ロック後に前記位相誤差信号により前記逆周波数変換キャリア信号の周波数を調整することを特徴とするプログラム。