"発光部から出力された信号が絶縁状態で受光部に伝送され、かつ、前記受光部の出力側にプルアップ抵抗が接続されたフォトカプラの出力信号を受信する出力信号受信回路であって、前記出力信号が入力される入力端子と直流電源の高電位側との間に接続されて前記受光部へ電流を吐き出す第1の定電流回路と、前記入力端子と前記直流電源の低電位側との間に接続されて前記直流電源から電流を吸い込む第2の定電流回路と、前記第1及び第2の定電流回路を相補的に動作させるスイッチング素子と、を備えた出力信号受信回路において、前記スイッチング素子を、前記フォトカプラがオンした後に前記第2の定電流回路により電流を吸い込むように動作させ、かつ、前記フォトカプラがオフした後に前記第1の定電流回路により電流を吐き出すように動作させると共に、電流吐き出し期間における吐き出し電流値を、吐き出し開始時から一定期間経過後に減少させることを特徴とする、フォトカプラの出力信号受信回路。請求項1に記載したフォトカプラの出力信号受信回路において、前記一定期間経過後の吐き出し電流値を零にすることを特徴とするフォトカプラの出力信号受信回路。請求項1または請求項2に記載したフォトカプラの出力信号受信回路において、前記第1の定電流回路がカレントミラー回路を備え、前記カレントミラー回路のバイアス電流を変化させることにより、前記吐き出し電流値を減少させることを特徴とするフォトカプラの出力信号受信回路。さて、特許文献1,2にも記載されているように、フォトカプラの特性は経年劣化するものであり、内部の発光ダイオードは、長時間使用すると発光効率が下がって電流変換効率CTR=Ic/Ifが低下する。ここで、Ifは上記発光ダイオードを流れる入力電流、Icは出力側のフォトトランジスタの出力電流コレクタ電流である。フォトカプラを実際に使用する場合には、電流変換効率CTRと負荷の設計値等からフォトカプラの推定寿命を算出してIfを決定している。フォトカプラの寿命を長くするためにはIfの大きさを抑制することが必要であるが、Ifが小さ過ぎると耐ノイズ性が低下したり、動作速度が低下したりしてしまう。図10は、フォトカプラの発光ダイオードを流れる電流IfをパラメータとしたVceフォトトランジスタのコレクタ-エミッタ間電圧-Icフォトトランジスタのコレクタ電流特性を示している。前述したように、プリドライバの耐ノイズ性を向上させるためにフォトトランジスタのコレクタ電流Icを増加させるには、発光ダイオードを流れる電流Ifを増加させることが必要である。一方、図11は、フォトカプラの電流変換効率CTRの寿命劣化特性を示しており、電流Ifが増加するほど、電流変換効率CTRは短時間で低下する傾向がある。つまり、耐ノイズ性を向上させるためにフォトトランジスタのコレクタ電流、言い換えれば発光ダイオードの電流Ifを定常的に増加させると、電流変換効率CTRは短時間のうちに低下するので、フォトカプラがオンした後にフォトカプラが電流を引き込む能力が低下する。このため、入力信号の電圧レベルが図9のしきい値VinLを下回るまでに多くの時間がかかり、その結果、スイッチング素子を駆動するためのPWM信号がプリドライバから正確に伝送されず、誤動作の原因となる。従って、特許文献1や特許文献2に係る公知技術のように、発光ダイオードの電流Ifを増加させる方法は、電流変換効率CTRの低下や誤動作を防止するために最適とは言えない。そこで本発明の解決課題は、発光ダイオードの電流を増加させることなく、耐ノイズ性を確保したままで、フォトカプラの長寿命化、回路の誤動作防止等を可能としたフォトカプラの出力信号受信回路を提供することにある。上記課題を解決するため、請求項1に係る発明は、発光部から出力された信号が絶縁状態で受光部に伝送され、かつ、前記受光部の出力側にプルアップ抵抗が接続されたフォトカプラの出力信号を受信する出力信号受信回路であって、前記出力信号が入力される入力端子と直流電源の高電位側との間に接続されて前記受光部へ電流を吐き出すための第1の定電流回路と、前記入力端子と前記直流電源の低電位側との間に接続されて前記直流電源から電流を吸い込むための第2の定電流回路と、前記第1及び第2の定電流回路を相補的に動作させるスイッチング素子と、を備えた出力信号受信回路において、前記スイッチング素子を、前記フォトカプラがオンした後に前記第2の定電流回路により電流を吸い込むように動作させ、かつ、前記フォトカプラがオフした後に前記第1の定電流回路により電流を吐き出すように動作させると共に、電流吐き出し期間における吐き出し電流値を、吐き出し開始時から一定期間経過後に減少させるものである。請求項2に係る発明は、請求項1に記載したフォトカプラの出力信号受信回路において、前記一定期間経過後の吐き出し電流値を零にするものである。請求項3に係る発明は、請求項1または請求項2に記載したフォトカプラの出力信号受信回路において、前記第1の定電流回路がカレントミラー回路を備え、前記カレントミラー回路のバイアス電流を変化させることにより、前記吐き出し電流値を減少させるものである。本発明によれば、フォトカプラの出力信号が入力され、かつ、フォトカプラに対する電流吐き出し機能及び吸い込み機能を有する受信回路において、フォトカプラからの入力信号電圧レベルをプルアップするために吐き出している電流値を電流吐き出し時点から一定期間経過後に減少させることにより、フォトカプラが引き込むべき電流値を減少させることができる。従って、経年劣化が進んだフォトカプラであって多くの電流を流せない場合でも入力信号の電圧レベルをしきい値まで低下させることができ、フォトカプラの長寿命化や回路の誤動作防止が可能となる。また、本発明によれば、回路の消費電流を減少させる効果もある。以下、図に沿って本発明の実施形態を説明する。なお、この実施形態に係る出力信号受信回路は、前述した図7におけるプリドライバ12,18等の入力回路に適用されるものであり、既に説明した回路構成部品と同一機能を有するものには同一の参証符号を付すこととする。始めに、図8の従来技術では、フォトカプラ21がオフして図9の時刻t2で入力信号電圧レベルがしきい値VinHを上回ると、スイッチSW1をオンして定電流回路121が電流IinHを外部へ吐き出しており、この状態は、時刻t1において入力信号電圧レベルがしきい値VinLを下回るまで継続される。すなわち、従来技術では、電流吐き出し期間に長期にわたって大きな電流IinHが流れるので、次にフォトカプラ21がオンしたときにフォトカプラ21が引き込むべき電流値が大きくなり、言い換えれば発光ダイオード21aに流す電流も大きくなる。これに対し、本発明の実施形態では、後述する図3に示すように、時刻t2から一定期間経過後に吐き出し電流値を減少させることにより、次にフォトカプラ21がオンした時に引き込むべき電流値を小さくしている。このため、フォトカプラ21が経年劣化して電流変換効率CTRが低下し、フォトトランジスタ21bのコレクタ電流が減少したとしても、従来のように吐き出し電流値を大きい値で維持する場合に比べて安定した動作を実現し、発光ダイオード21aに流す電流を増加させることなく回路の誤動作を防止すると共に、フォトカプラの寿命を長くすることができる。同時に、この実施形態によれば、吐き出し電流を全体的に減少させるため、消費電力の低減も可能である。まず、図1は、本発明の実施形態に係る出力信号受信回路30の構成を示している。この出力信号受信回路30は、フォトカプラ21のフォトトランジスタ21bからプリドライバに入力される入力信号Vinによって駆動される一種の定電流回路を構成しており、この定電流回路は、フォトカプラ21に対する電流吐き出し機能及び電流吸い込み機能を有している。図1において、電源電圧Vccが加えられる電源端子123は、第1のスイッチング素子MP1のソース,ドレインを介して第1,第2の電流源I1,I2に接続され、これらの電流源I1,I2の出力側は第3,第4のスイッチング素子NM1,NM2のドレイン,ソースを介して接地端子125に接続されている。また、電源端子123は、第2のスイッチング素子MP2のソース,ドレインを介してプリドライバの入力端子124と第3の電流源I3とに接続され、電流源I3の出力側は第5のスイッチング素子NM3のドレイン,ソースを介して接地端子125に接続されている。更に、第1,第2のスイッチング素子MP1,MP2のゲートは一括して第1,第2の電流源I1,I2の接続点に接続されている。ここで、第1,第2のスイッチング素子MP1,MP2は、例えばpチャンネルのエンハンスメント型MOSFETであり、これらのスイッチング素子MP1,MP2はカレントミラー回路を構成している。また、第3,第4,第5のスイッチング素子NM1,NM2,NM3はnチャンネルのエンハンスメント型MOSFETにより構成されている。プリドライバへの入力信号Vinは、遅延回路DLYを介して第3のスイッチング素子NM1のゲートに加えられると共に、第4のスイッチング素子NM2のゲートに直接加えられている。また、入力信号Vinは否定回路NOTを介して第5のスイッチング素子NM3のゲートにも加えられている。上記構成において、スイッチング素子MP1,MP2及び電流源I1,I2は、請求項1における第1の定電流回路に相当し、電流源I3は同じく第2の定電流回路に相当している。また、これらの第1,第2の定電流回路は、それぞれ、図8における定電流回路121吐き出し側,122吸い込み側にも相当する。更に、スイッチング素子NM1~NM3は、上記第1,第2の定電流回路を相補的に動作させるスイッチング素子に相当するものである。次に、図2は、図1の出力信号受信回路30をプリドライバ40に組み込んだ状態を示す回路図である。なお、プリドライバ40は、図7におけるインバータ11の駆動信号ゲート信号を生成する回路を備えているが、図2ではこれらの回路の図示を省略してある。図2において、26はフォトカプラ21の発光部としての発光ダイオード21aに接続されたPWM信号発生回路、Rpuはフォトカプラ21の受光部としてのフォトトランジスタ21bのコレクタと直流電源25の正極との間に接続されたプルアップ抵抗、ZDは図8と同様にツェナーダイオードである。また、プリドライバ40の入力側において、27,28は電源電圧Vccを分圧する抵抗であり、その分圧点がコンパレータ29の反転入力端子に入力されている。更に、フォトトランジスタ21bのコレクタがコンパレータ29の非反転入力端子に入力され、その出力が入力信号Vinとして出力信号受信回路30に送られている。次に、この実施形態の動作を、図3を参照しつつ説明する。図3は、入力信号Vinの電圧レベルと電流波形とを示している。図2のフォトカプラ21がオンからオフに切り替わると、入力信号Vinの電圧レベルが上がり、図3の時刻t2において上記電圧レベルがしきい値VinHを超えるとプルアップ抵抗Rpuにより入力信号電圧レベルがプルアップされるため、出力信号受信回路30の動作が電流吸い込みから電流吐き出しに切り替わる。図1及び図2の回路では、否定回路NOTを介して入力信号Vinがゲートに加わっているスイッチング素子NM3がオンからオフへ切り替わり、逆にスイッチング素子NM1,NM2がオフからオンへ切り替わる。なお、入力信号Vinは遅延回路DLYを介してスイッチング素子NM1のゲートに入力されているので、スイッチング素子NM1は時刻t2から一定期間遅延回路DLYの遅延時間を経過した時刻t3でオフする。ここで、スイッチング素子MP1,MP2はカレントミラー回路を構成しているため、電流吐き出し時は、スイッチング素子MP1に流れる電流Ibiasに比例したk倍kは比例定数の電流k×Ibiasがスイッチング素子MP2に流れ、この電流が吐き出し電流IinHとして入力端子124へ吐き出される。本実施形態では、図3の時刻t2において、入力信号電圧レベルがしきい値VinHを超えて電流吐き出しに切り替わった直後は、入力信号電圧レベルをより早くプルアップさせるべくより多くの電流を吐き出すように動作させるため、スイッチング素子NM1,NM2をオンさせ、電流源I1,I2の和による電流をIbiasとしてスイッチング素子MP1に流している。こうしてスイッチング素子MP1により多くの電流を流すことで、他方のスイッチング素子MP2に流れる電流、つまり吐き出し電流IinHも多くなる。その後、入力信号電圧レベルが十分にプルアップされ、かつ、PWM信号周期の2分の1より短い時間内の時刻t3において、前述した遅延回路DLYの動作によってスイッチング素子NM1がオフすることにより、スイッチング素子MP1に流れる電流を減少させ、スイッチング素子MP2の吐き出し電流を図3のIinHDまで減少させる。フォトカプラ21がオフからオンになった時は、フォトカプラ21からの入力信号電圧レベルが下がり、図3の時刻t1においてしきい値VinLを下回ると、出力信号受信回路30の動作が電流吐き出しから電流吸い込みに切り替わる。図1及び図2の回路では、入力信号Vinが遅延回路DLYを介してゲートに加わっているスイッチング素子NM1、及び、入力信号Vinがゲートに直接加わっているスイッチング素子NM2がオンからオフへ切り替わり、入力信号Vinが否定回路NOTを介してゲートに加わっているスイッチング素子NM3がオフからオンへ切り替わる。このとき、スイッチング素子NM1,NM2はオフであるため、スイッチング素子MP1,MP2には電流は流れず、他方、スイッチング素子NM3はオンであるため、図3の時刻t1~t2の期間は、入力端子124からスイッチング素子NM3側へ吸い込み電流IinLが流れることになる。ここで、フォトカプラ21がオフからオンに切り替わった直後は、入力信号電圧レベルをプルアップするための吐き出し電流IinHDとプルアップ抵抗Rpuを流れる電流IRとをフォトカプラ21のフォトトランジスタ21bが引き込んで入力信号電圧レベルを下げなければならない。この場合、経年劣化が進んでいない健全なフォトカプラであれば、入力信号電圧レベルを下げるために十分な電流を流すことが可能であるが、経年劣化が進むにつれて流せる電流値は減少していき、入力信号電圧レベルが下がるまでの時間が増えていく。そして、最終的には、PWM信号周期内で入力信号電圧レベルをVinLまで低下させることができなくなり、フォトカプラとしての寿命を迎えることになる。しかし、本実施形態では、前述したようにプルアップのために吐き出されていた電流値がIinHからIinHDに減少しているため、フォトカプラ21が引き込むべき電流値は少なくなっており、経年劣化が進んだフォトカプラであっても、入力信号電圧レベルを下げることが可能になり、結果としてフォトカプラ21の長寿命化が可能となる。次に、図4は、本発明の実施例1に係る出力信号受信回路31を示す回路図である。本実施例では、図1の電流源I1~I3としてnチャンネルのデプレッション型MOSFETND1~ND3を使用している。なお、この実施例における入力信号電圧レベル及び電流波形については、前述した図3と同様である。この実施例1において、Vcc=15[V]、プルアップ抵抗Rpu=90[kΩ]、吐き出し電流IinH=1[mA]、下記の遅延時間経過後の吐き出し電流IinHD=200[μA]、吸い込み電流IinL=50[μA]、VinL=1.5[V]、VinH=2[V]、遅延回路DLYの遅延時間=3[μsec]であるとする。図1~図3の実施形態から明らかなように、フォトカプラ21がオンからオフになると回路動作が電流吸い込みから電流吐き出しに切り替わり、IinHとして1[mA]を吐き出す。このとき、スイッチング素子NM3はオンからオフへ、スイッチング素子NM1,NM2はオフからオンへ切り替わる。その後、遅延回路DLYの動作によって3[μsec]後にスイッチング素子NM1はオフする。なお、3[μsec]はIPMで使用するPWM信号の周期に比べ十分に短い時間である。カレントミラー回路を構成するスイッチング素子MP1,MP2のゲートチャンネル長は同一であり、ゲートチャンネル幅の比が、MP1:MP2=1:5であるとすると、電流吐き出し時は、スイッチング素子MP1に流れる電流Ibias=200[μA]の5倍の電流、すなわち1[mA]がスイッチング素子MP2に流れ、この電流が吐き出し電流IinHとして入力端子124へ吐き出される。入力信号電圧レベルがしきい値VinHを超えて電流吐き出しに切り替わった直後は、スイッチング素子NM1,NM2をオンさせることにより、スイッチング素子NM1を流れる電流I1=160[μA]と同NM2を流れる電流I2=40[μA]とを加算した電流=200[μA]がIbiasとしてスイッチング素子MP1に流れる。これから3[μsec]後に、遅延回路DLYの動作によりスイッチング素子NM1をオフさせることでスイッチング素子MP1に流れる電流Ibiasはスイッチング素子NM2による40[μA]のみとなる。従って、カレントミラー回路の比に応じてスイッチング素子MP2に流れる電流は、IinHD=40[μA]×5=200[μA]となり、吐き出される電流が1/5に減少する。フォトカプラ21がオフからオンになった時は、入力信号電圧レベルが下がり、しきい値VinLを下回ると回路動作が吐き出しから吸い込みに切り替わる。図4においては、スイッチング素子NM2がオンからオフへ、同NM3がオフからオンへ切り替わる。この時、スイッチング素子NM1,NM2はオフであるため、スイッチング素子MP1,MP2には電流は流れず、同NM3がオンであるため、入力端子124からスイッチング素子NM3側へ吸い込み電流IinL=50[μA]が流れる。ここで、フォトカプラ21がオフからオンに切り替わった直後は、入力信号電圧レベルをプルアップするために吐き出されている電流IinHD=200[μA]とプルアップ抵抗Rpuを流れる電流IR=750[μA]との合計値をフォトカプラ21が引き込んで、入力信号電圧レベルを下げなければならない。経年劣化していない初期状態のフォトカプラは、3[mA]程度の電流が流れるようにPWM信号回路を設計しており、初期状態では、入力信号電圧レベルを下げるために十分な電流を流すことが可能である。しかし、経年劣化が進み、例えばCTR=50になると、フォトカプラが引き込める電流は1.5[mA]程度になる。従来技術として説明した図9の動作では、フォトカプラ21が引き込まなければならない電流は、IinH=1[mA]とIR=750[μA]とを加算した電流=1.75[mA]となり、CTR=50に劣化したフォトカプラが流せる限界の1.5[mA]では、電流を十分に引き込むことができない。このため、入力信号電圧レベルをしきい値VinLまで低下させることができず、PWM信号はプリドライバにより正確に伝送されずに誤動作してしまう。これに対し、実施例1の回路によれば、フォトカプラ21がオフからオンに切り替わった直後にフォトカプラ21が引き込まなければならない電流は、IinHD=200[μA]とIR=750[μA]との加算値である950[μA]となるので、CTR=50に劣化したフォトカプラが流せる電流が1.5[mA]であったとしても十分に対応可能であり、入力信号電圧レベルを低下させてフォトカプラをより長い寿命で使用することが可能となる。また、本実施例には消費電流を低減させる効果もある。すなわち、図4において、出力信号受信回路31が電流を吐き出している期間は、カレントミラー回路のバイアス電流としてIbias=200[μA]が流れる。しかし、回路動作が電流吐き出し側に切り替わってから3[μsec]後に吐き出し電流が1/5に減少するため、吐き出し電流を流すためのバイアス電流Ibiasも1/5となり、その後に電流吸い込み側に切り替わるまでの期間に消費するバイアス電流を減少させることができる。図5は、本発明の実施例2に係る出力信号受信回路32を示す回路図である。この実施例は、図4の実施例1におけるスイッチング素子ND2,NM2を除去したものに相当する。なお、図5の実施例2では、図4におけるスイッチング素子ND3,NM3の符号をそれぞれND2,NM2に変更してあるが、図4におけるスイッチング素子ND3,NM3の機能は、図5におけるスイッチング素子ND2,NM2の機能とそれぞれ同一である。なお、図6は実施例2の入力信号電圧レベル及び電流波形を示す図である。この実施例2において、Vcc=15[V]、プルアップ抵抗Rpu=20[kΩ]、吐き出し電流IinH=1[mA]、下記の遅延時間経過後の吐き出し電流IinHD=0[A]、吸い込み電流IinL=50[μA]、VinL=1.5[V]、VinH=2[V]、遅延回路DLYの遅延時間=5[μsec]であるとする。フォトカプラ21がオンからオフになると、回路動作が電流吸い込みから電流吐き出しに切り替わり、図6の時刻t2にIinHとして1[mA]を吐き出す。このとき、スイッチング素子NM2はオンからオフへ、同NM1はオフからオンへ切り替わる。その後、遅延回路DLYの動作によって時刻t2から5[μsec]後の時刻t3にスイッチング素子NM1はオフする。なお、5[μsec]はIPMで使用するPWM信号の周期に比べ十分に短い時間である。カレントミラー回路を構成するスイッチング素子MP1,MP2の特性は実施例1と同様であり、スイッチング素子MP1に流れる電流Ibias=200[μA]の5倍の1[mA]が同MP2に流れ、電流IinHとして入力端子124へ吐き出される。入力信号電圧レベルがしきい値VinHを超えて電流吐き出しに切り替わった直後は、スイッチング素子NM1をオンさせることにより、スイッチング素子ND1を介して電流=200[μA]がIbiasとしてスイッチング素子MP1に流れる。これから5[μsec]を経過した図6の時刻t3に、遅延回路DLYの動作によりスイッチング素子NM1をオフさせることで、スイッチング素子MP1に流れる電流Ibiasはゼロになる。このため、スイッチング素子MP2にも電流は流れず、図6に示すように吐き出し電流IinHもゼロIinHD=0となる。フォトカプラ21がオフからオンになると、入力信号電圧レベルが低下していき、図6の時刻t1でしきい値VinLを下回ると回路動作が吐き出しから吸い込みに切り替わり、スイッチング素子NM2はオンからオフへ切り替わる。この時、スイッチング素子NM1はオフであるため、スイッチング素子MP1,MP2には電流は流れず、スイッチング素子NM2がオンであるから、入力端子124からスイッチング素子NM2側へ吸い込み電流IinL=50[μA]が流れる。ここで、フォトカプラ21がオフからオンに切り替わった直後は、入力信号電圧レベルをプルアップするためにプルアップ抵抗Rpuを流れる電流IR=750[μA]をフォトカプラ21が引き込んで、入力信号電圧レベルを下げなければならない。前記同様に、初期状態ではフォトカプラに3[mA]程度の電流が流れるように設計している状態において、経年劣化が進み、例えばCTR=30になると、フォトカプラが引き込める電流の上限値は900[μA]となる。この場合、本実施例において、フォトカプラ21が引き込まなければならない電流は上述したIR=750[μA]のみであるから、フォトカプラがCTR=30に劣化していたとしても十分に電流を引き込んで入力信号電圧レベルを下げることができると共に、フォトカプラをより長い寿命で使用することが可能となる。ただし、この実施例2では、吐き出し電流をゼロにすることで外来ノイズの影響によって誤動作し易くなるため、外来ノイズを十分に抑制した回路において使用することが必要である。また、本実施例においては、電流吐き出し時にバイアス電流Ibiasとして200[μA]が流れるが、電流吐き出し側に切り替わってから5[μsec]後に吐き出し電流IinHはゼロになるため、この吐き出し電流を流すためのバイアス電流Ibiasもゼロとなり、実施例1と同様に、その後に電流吸い込み側に切り替わるまでの期間に消費するバイアス電流を低減させることができる。"