発振回路の出力信号から生成される制御信号に従ってスイッチング動作することにより電荷を転送するスイッチング用電界効果トランジスターと、前記スイッチング用電界効果トランジスターを介して転送される電荷が充電されるキャパシターと、前記キャパシターの充電電荷を放電させる放電手段と、前記キャパシターの充電電圧を2値化し、前記発振回路が発振しているか停止しているかを示す発振状態判別信号を出力する発振状態判別手段とを具備し、前記放電手段が、前記キャパシターに蓄積された電荷を放電させる放電用電界効果トランジスターと、前記放電用電界効果トランジスターとともにカレントミラーを構成するミラー用電界効果トランジスターと、前記スイッチング用電界効果トランジスターと同じ導電型を有し、ドレイン電流を前記ミラー用電界効果トランジスターのゲートおよびドレインの共通接続点に供給する電界効果トランジスターにより構成された定電流源とを具備することを特徴とする発振停止検出回路。前記定電流源がソースおよびゲートが互いに接続されたデプレッション型電界効果トランジスターにより構成されたことを特徴とする請求項1に記載の発振停止検出回路。前記デプレッション型電界効果トランジスターは、当該デプレッション型電界効果トランジスターのドレイン電流の温度係数の符号が前記スイッチング用電界効果トランジスターのOFF電流の温度係数の符号と同じになる範囲内の閾値電圧を有することを特徴とする請求項2に記載の発振停止検出回路。前記放電用電界効果トランジスターとして、直列接続された2段以上の放電用電界効果トランジスターを具備し、前記ミラー用電界効果トランジスターとして、各々のゲートおよびドレインが共通接続され、かつ、各々が互いに直列接続され、各々のゲート電圧を前記2段以上の放電用電界効果トランジスターの各ゲートに供給する2段以上のミラー用電界効果トランジスターを具備することを特徴とする請求項1乃至3のいずれか1項に記載の発振停止検出回路。前記発振状態判別手段は、前記スイッチング用電界効果トランジスターと同じ導電型を有し、前記キャパシターの充電電圧がゲートに与えられる第1の電界効果トランジスターと、前記放電用電界効果トランジスターと同じ導電型を有し、前記放電用電界効果トランジスターに対するゲート電圧がゲートに与えられる第2の電界効果トランジスターとを高電位側電源線および低電位側電源線間に直列に介挿してなり、前記第1および第2の電界効果トランジスターの共通接続点から前記発振状態判別信号を出力することを特徴とする請求項1乃至4のいずれか1項に記載の発振停止検出回路。請求項1乃至5のいずれか1項に記載の発振停止検出回路が形成されてなる半導体装置。発振回路と、電源と、請求項1乃至5のいずれか1項に記載の発振停止検出回路と、前記発振停止検出回路から前記発振回路の発振が停止した旨の判別結果が得られるのに応じて、前記発振回路の出力信号を利用する回路をリセットするとともに、前記発振回路を再起動するために前記電源から前記発振回路に与える電圧を上昇させる制御を行い、前記発振停止検出回路から前記発振回路が発振している旨の判別結果が得られるのに応じて、前記発振回路の出力信号を利用する回路のリセットを解除するとともに、前記電源から前記発振回路に与える電圧を低下させる制御を行う制御手段とを具備することを特徴とする時計。発振回路と、電源と、請求項1乃至5のいずれか1項に記載の発振停止検出回路と、前記発振停止検出回路から前記発振回路の発振が停止した旨の判別結果が得られるのに応じて、前記発振回路の出力信号を利用する回路をリセットするとともに、前記発振回路を再起動するために前記電源から前記発振回路に与える電圧を上昇させる制御を行い、前記発振停止検出回路から前記発振回路が発振している旨の判別結果が得られるのに応じて、前記発振回路の出力信号を利用する回路のリセットを解除するとともに、前記電源から前記発振回路に与える電圧を低下させる制御を行う制御手段とを具備することを特徴とする電子機器。ところで、上述した発振停止検出回路が発振回路の発振状態を正常に検出するためには、スイッチング動作していないスイッチング手段を介してキャパシターに流れ込むOFF電流と、スイッチング動作しているスイッチング手段を介してキャパシターに流れ込むON電流と、キャパシターから放電用素子を介して流出する放電電流とが適切なバランスを維持している必要がある。しかしながら、上述した特許文献1および2に開示の技術は、トランジスターや抵抗の製造ばらつきや製品の周囲温度の変化の影響により、上記各電流のバランスが崩れ易い。このため、所期の性能を持った発振停止検出回路を得るために、厳しいプロセスコントロールを行ってトランジスターや抵抗の製造ばらつきを小さく抑える必要があり、製品を安価に製造することが困難であるという問題があった。この発明は、以上説明した事情に鑑みてなされたものであり、難しいプロセスコントロールを必要とせず、所期の性能を持ったものを安価に製造することができる発振停止検出回路およびこの発振停止検出回路を備えた半導体装置、時計、電子機器を提供することを目的とする。この発明は、発振回路の出力信号から生成される制御信号に従ってスイッチング動作することにより電荷を転送するスイッチング用電界効果トランジスターと、前記スイッチング用電界効果トランジスターを介して転送される電荷が充電されるキャパシターと、前記キャパシターの充電電荷を放電させる放電手段と、前記キャパシターの充電電圧を2値化し、前記発振回路が発振しているか停止しているかを示す発振状態判別信号を出力する発振状態判別手段とを具備し、前記放電手段が、前記キャパシターに蓄積された電荷を放電させる放電用電界効果トランジスターと、前記放電用電界効果トランジスターとともにカレントミラーを構成するミラー用電界効果トランジスターと、前記スイッチング用電界効果トランジスターと同じ導電型を有し、ドレイン電流を前記ミラー用電界効果トランジスターのゲートおよびドレインの共通接続点に供給する電界効果トランジスターにより構成された定電流源とを具備することを特徴とする発振停止検出回路を提供する。この発振停止検出回路において、放電用電界効果トランジスターには、定電流源の出力電流に比例した放電電流が流れる。ここで、定電流源は、スイッチング用電界効果トランジスターと同じ導電型の電界効果トランジスターにより構成されている。従って、製造ばらつきまたは周囲温度等の使用条件の変更により、OFF状態のスイッチング用電界効果トランジスターを介してキャパシターに供給されるOFF電流やON状態のスイッチング用電界効果トランジスターを介してキャパシターに供給されるON電流が増加減少するときには、キャパシターから放電用電界効果トランジスターを介して流れる放電電流も増加減少する。このように、この発明に係る発振停止検出回路では、スイッチング用電界効果トランジスターを介して流れるOFF電流およびON電流と放電用電界効果トランジスターの放電電流とのバランスが製造ばらつきや使用条件の変更の影響を受け難い。従って、難しいプロセス条件のコントロールを必要とせず、所期の性能を持った発振停止検出回路を安価に製造することができる。好ましい態様では、前記定電流源がソースおよびゲートが互いに接続されたデプレッション型電界効果トランジスターにより構成されている。この態様は、定電流源を構成するための電界効果トランジスターに一定のゲートおよびソース間電圧を与えるための定電圧源を設ける必要がなく、デプレッション型電界効果トランジスターのみにより定電流源を構成することができる利点がある。他の好ましい態様では、前記デプレッション型電界効果トランジスターは、当該デプレッション型電界効果トランジスターのドレイン電流の温度係数の符号が前記スイッチング用電界効果トランジスターのOFF電流の温度係数の符号と同じになる範囲内の閾値電圧を有する。この態様では、デプレッション型電界効果トランジスターのドレイン電流の温度係数の符号がスイッチング用電界効果トランジスターのOFF電流の温度係数の符号と同じであるので、スイッチング用電界効果トランジスターのOFF電流と放電用電界効果トランジスターの放電電流とのバランスの周囲温度の変化に対する安定性をさらに高めることができる。他の好ましい態様において、発振停止検出回路は、前記放電用電界効果トランジスターとして、直列接続された2段以上の放電用電界効果トランジスターを具備し、前記ミラー用電界効果トランジスターとして、各々のゲートおよびドレインが共通接続され、かつ、各々が互いに直列接続され、各々のゲート電圧を前記2段以上の放電用電界効果トランジスターの各ゲートに供給する2段以上のミラー用電界効果トランジスターを具備する。発振停止検出回路の電源電圧が高くなると、放電用電界効果トランジスターのドレイン電流にチャネル長変調効果の影響が現れ、キャパシターから流出する放電電流が大きくなる場合がある。しかしながら、この態様では、直列接続された2段以上の放電用電界効果トランジスターの各々のドレインおよびソース間電圧を小さくし、チャネル長変調効果が現れ難い領域において各放電用電界効果トランジスターを動作させることができる。従って、放電用電界効果トランジスターを経由したキャパシターの放電電流が過度に大きくなるのを防止することができる。他の好ましい態様において、前記発振状態判別手段は、前記スイッチング用電界効果トランジスターと同じ導電型を有し、前記キャパシターの充電電圧がゲートに与えられる第1の電界効果トランジスターと、前記放電用電界効果トランジスターと同じ導電型を有し、前記放電用電界効果トランジスターに対するゲート電圧がゲートに与えられる第2の電界効果トランジスターとを高電位側電源線および低電位側電源線間に直列に介挿してなり、前記第1および第2の電界効果トランジスターの共通接続点から前記発振状態判別信号を出力する。この態様では、製造ばらつきまたは周囲温度等の使用条件の変更により、スイッチング用電界効果トランジスターのドレイン電流が増加減少するときには、キャパシターから放電用電界効果トランジスターを介して流れる放電電流も増加減少し、これとゲート電圧を同じくする第2の電界効果トランジスターに流れるドレイン電流も増加減少する。一方、第1の電界効果トランジスターは、スイッチング用電界効果トランジスターと同じ導電型を有するので、製造ばらつきまたは周囲温度等の使用条件の変更の影響は、スイッチング用電界効果トランジスターと第1の電界効果トランジスターの両方に等しく現れる。従って、第1の電界効果トランジスターおよび第2の電界効果トランジスターからなる発振状態判定手段の論理スレッショルドは、製造ばらつきまたは周囲温度等の使用条件の変更に対して安定した電圧値となる。この発明は、以上述べた発振停止検出回路が形成されてなる半導体装置として実施され得る。また、この発明は、発振回路と、電源と、上述した各発振停止検出回路のいずれかと、前記発振停止検出回路から前記発振回路の発振が停止した旨の判別結果が得られるのに応じて、前記発振回路の出力信号を利用する回路をリセットするとともに、前記発振回路を再起動するために前記電源から前記発振回路に与える電圧を上昇させる制御を行い、前記発振停止検出回路から前記発振回路が発振している旨の判別結果が得られるのに応じて、前記発振回路の出力信号を利用する回路のリセットを解除するとともに、前記電源から前記発振回路に与える電圧を低下させる制御を行う制御手段とを具備することを特徴とする時計またはその他の電子機器として実施され得る。これらの時計または電子機器によれば、発振停止検出回路の電気的特性が製造ばらつきや使用条件の変更の影響を受け難い。従って、動作の安定した時計または電子機器を高歩留まりで製造することができる。以下、図面を参照し、この発明の実施形態について説明する。<この発明の実施形態の適用例>図1はこの発明による発振停止検出回路の適用例である電子時計の時計回路の構成を示すブロック図である。図1において、発振回路1は、水晶等の振動子を振動させて発振し、所定周波数の信号を出力する回路である。高周波分周回路2および中低周波分周回路3は、発振回路1の出力信号を順次分周し、各種の周波数の分周信号を出力する回路である。制御信号生成回路4は、高周波分周回路2および中低周波分周回路3から得られる各種の分周信号に基づいて、時計回路内の各部を制御するための各種の制御信号を生成する回路である。モーター駆動回路5は、制御信号生成回路4から出力される所定の制御信号に従って、運針駆動等のためのモーターを駆動する回路である。定電圧発生回路6は、図示しないバッテリーから与えられる電源電圧に基づいて、発振回路1および時計回路内の他の回路に対して駆動電圧を出力する回路である。この定電圧発生回路6は、出力する駆動電圧の大きさの制御が可能な構成となっている。この発明の実施形態である発振停止検出回路7は、制御信号生成回路4が高周波分周回路2からの分周信号に基づいて生成する制御信号SAおよびSBに基づいて、発振回路1が発振しているか停止しているかを示す発振状態判別信号DETを生成する回路である。リセット信号生成回路8は、発振回路1の発振が停止していることを示す発振状態判別信号DETが出力されたとき、リセット信号RESをアクティブレベルとし、発振回路1が発振していることを示す発振状態判別信号が出力されたとき、リセット信号RESを非アクティブレベルとする回路である。以上の構成において、定電圧発生回路6は、リセット信号RESが非アクティブレベルである場合すなわち、発振回路1が発振している場合には、消費電力を抑えるために、発振回路1および高周波分周回路2に供給する駆動電圧を低下させ、リセット信号RESがアクティブレベルである場合すなわち、発振回路1の発振が停止している場合には、発振回路1の発振を再開させるために、発振回路1および高周波分周回路2に供給する駆動電圧を高い電圧に切り換える。中低周波分周回路3、制御信号生成回路4およびモーター駆動回路5は、リセット信号RESが非アクティブレベルである場合には、通常の動作を行うが、リセット信号RESがアクティブレベルである場合には、リセット状態となる。これは、発振回路1の発振が停止している旨の発振状態判別信号DETが出力され、リセット信号RESがアクティブレベルとなっている状況では、発振回路1の出力信号の周波数が不安定であるため、中低周波分周回路3、制御信号生成回路4およびモーター駆動回路5の動作を継続すると、時計回路全体としての動作が不安定になるからである。但し、制御信号生成回路4内の制御信号SA及びSBを生成する回路部は、リセット状態とならないように構成されている。このため、発振停止状態において制御信号生成回路4は、制御信号SA及びSBを生成する回路部を除いてリセット状態となるが、発振が再開した時にも当該回路部は動作しており制御信号SA及びSBを生成することができる。<第1実施形態>図2はこの発明の第1実施形態である発振停止検出回路の構成を示す回路図である。図2において、電荷転送回路10は、スイッチング用電界効果トランジスターとしてのPチャネルトランジスター11および12と、キャパシター13とにより構成されている。ここで、Pチャネルトランジスター11のソースは高電位側電源線を介して電源VDDに接続され、Pチャネルトランジスター12のソースはPチャネルトランジスター11のドレインに接続されている。そして、Pチャネルトランジスター11および12の各ゲートには、制御信号SAおよびSBが各々供給される。これらの制御信号SAおよびSBは、前掲図1の制御信号生成回路4が高周波分周回路2または中低周波分周回路3からの分周信号に基づいて生成する回路であり、一方がHレベルである期間は他方がLレベルとなり、一方がLレベルである期間は他方がHレベルとなる相補対称な信号である。キャパシター13は、Pチャネルトランジスター12のソースおよびPチャネルトランジスター11のドレインの接続点と、低電位側電源線である接地線接地電位VSSとの間に介挿されている。この電荷転送回路10において、Pチャネルトランジスター11および12は、電荷の移動/遮断を制御するためのスイッチング手段として働く。さらに詳述すると、制御信号SAがLレベル、制御信号SBがHレベルの期間は、Pチャネルトランジスター11がON状態、Pチャネルトランジスター12がOFF状態となり、電源VDDからキャパシター13へPチャネルトランジスター11を介して電荷が移動する一方、キャパシター13からPチャネルトランジスター12のドレイン側への電荷の移動は遮断される。これに対し、制御信号SAがHレベル、制御信号SBがLレベルの期間は、Pチャネルトランジスター11がOFF状態、Pチャネルトランジスター12がON状態となり、電源VDDからキャパシター13へのPチャネルトランジスター11を介した電荷の移動が遮断される一方、キャパシター13からPチャネルトランジスター12のドレイン側への電荷の移動が行われる。キャパシター20は、一方の電極が電荷転送回路10のPチャネルトランジスター12のドレインに接続され、他方の電極が接地されている。このキャパシター20には、電荷転送回路10を介して転送される電荷が充電される。インバーター30は、例えば図3に示すようなPチャネルトランジスター31およびNチャネルトランジスター32を電源VDDおよび接地VSS間に直列接続してなるCMOSComplementMOS;相補対称型MOS構成のインバーターである。このインバーター30は、キャパシター20の充電電圧VCを2値化することにより発振状態判別信号DETを出力する発振状態判別手段である。すなわち、インバーター30は、充電電圧VCが論理スレッショルドを上回っている場合に、発振回路1が発振している旨を示すLレベルの発振状態判別信号DETを出力し、充電電圧VCが論理スレッショルドを下回っている場合は、発振回路1が停止している旨を示すHレベルの発振状態判別信号DETを出力する。本実施形態において、キャパシター20の充電電荷を放電させる放電手段は、基準電圧発生回路21と、ドレインおよびソースがキャパシター20の両電極に各々接続され、放電用電界効果トランジスターとして機能するNチャネルトランジスター26とにより構成されている。基準電圧発生回路21は、Nチャネルトランジスター26のゲートに対して基準電圧Vrefを出力する回路であり、デプレッション型Pチャネルトランジスター22と、ミラー用電界効果トランジスターとしてのNチャネルトランジスター23とにより構成されている。ここで、デプレッション型Pチャネルトランジスター22は、ソースおよびゲートが電源VDDに接続されている。また、Nチャネルトランジスター23は、ドレインおよびゲートがデプレッション型Pチャネルトランジスター22のドレインに接続され、ソースが接地されている。そして、デプレッション型Pチャネルトランジスター22のドレインとNチャネルトランジスター23のドレインおよびゲートとの共通接続点に発生する電圧が基準電圧VrefとしてNチャネルトランジスター26のゲートに供給される。以上の構成において、デプレッション型Pチャネルトランジスター22には、0Vのゲートおよびソース間電圧が与えられる。従って、デプレッション型Pチャネルトランジスター22には、その閾値電圧の2乗に比例した定電流が流れ、この定電流がNチャネルトランジスター23に流れ込む。このNチャネルトランジスター23とNチャネルトランジスター26は、カレントミラーを構成している。従って、Nチャネルトランジスター26は、デプレッション型Pチャネルトランジスター22の閾値電圧の2乗に比例した電流値の定電流源として機能する。図4は、本実施形態による発振停止検出回路の各部の波形を示すタイムチャートである。この図には、発振回路1の発振が停止した状態から、発振回路1が発振している状態へと移行し、その後再び発振回路1の発振が停止した状態へと移行する場合の各部の波形が例示されている。発振回路1の発振が停止した状態では、制御信号SAおよびSBの変化がなく、図示の例では、制御信号SAがLレベル、制御信号SBがHレベルとなっている。このため、電荷転送回路10では、Pチャネルトランジスター11または12の一方図示の例ではPチャネルトランジスター11がON状態を維持し、他方図示の例ではPチャネルトランジスター12がOFF状態を維持する。この状態では、電荷転送回路10を介したキャパシター20への電荷の転送は行われないため、キャパシター20の充電電圧VCは0Vとなる。従って、インバーター30は、発振回路の発振が停止している旨を示すHレベルの発振状態判別信号DETを出力する。発振回路1の発振が開始されると、交互にLレベルとなる周期的な制御信号SAおよびSBが発生される。制御信号SAがHレベル、制御信号SBがLレベルとなる期間では、電荷転送回路10においてPチャネルトランジスター11がOFF態、Pチャネルトランジスター12がON状態となる。従って、キャパシター13に充電された電荷がPチャネルトランジスター12を介してキャパシター20に転送され、キャパシター20の充電が行われる。この期間は、電荷転送回路10を介してキャパシター20に与えられる充電電流がNチャネルトランジスター26を介して流れるキャパシター20の放電電流を上回り、キャパシター20の充電電圧VCが上昇する。また、制御信号SAがLレベル、制御信号SBがHレベルである期間、電荷転送回路10では、Pチャネルトランジスター11がON状態、Pチャネルトランジスター12がOFF状態となり、Pチャネルトランジスター12を介したキャパシター20への電荷の転送は行われない。従って、この期間は、Nチャネルトランジスター26を介したキャパシター20の充電電荷の放電が支配的となり、キャパシター20の充電電圧VCは低下する。本実施形態では、電荷転送回路10を介してキャパシター20に供給される充電電流の制御信号SAおよびSBの1周期を通じての平均値がNチャネルトランジスター26を介して流れる放電電流よりも大きくなるように、Pチャネルトランジスター11、12およびNチャネルトランジスター26のトランジスターサイズが決定されている。従って、キャパシター20の充電電圧VCは、概ね前者の充電電流の平均値と後者の放電電流との差分に比例した勾配で上昇してゆく。そして、キャパシター20の充電電圧VCがインバーター30の論理スレッショルドVth30を越えると、インバーター30は発振回路が発振している旨を示すLレベルの発振状態判別信号DETを出力する。その後、制御信号SAおよびSBがスイッチングしている期間は、Pチャネルトランジスター11および12のスイッチング動作によりNチャネルトランジスター26経由の放電電流を上回る充電電流がキャパシター20に供給される。この間、キャパシター20の充電電圧VCがインバーター30の論理スレッショルドVth30以上の電圧値を維持するため、発振状態判別信号DETはLレベルを維持する。その後、発振回路1の発振が停止し、制御信号SAおよびSBのスイッチングがなくなると、Pチャネルトランジスター11および12のスイッチング動作が停止する。この結果、僅かなPチャネルトランジスター11または12のOFF電流がキャパシター20に供給される一方、このOFF電流を上回る放電電流がキャパシター20からNチャネルトランジスター26を介して流出する。このため、キャパシター20の充電電圧VCは、Nチャネルトランジスター26を経由した放電電流とPチャネルトランジスター11または12のOFF電流との差分に比例した勾配で減衰する。そして、キャパシター20の充電電圧VCがインバーター30の論理スレッショルドVth30を下回ると、インバーター30は、発振回路1の発振が停止した旨を示すHレベルの発振状態判別信号DETを出力する。以上が本実施形態による発振停止検出回路の動作である。次に従来技術と対比しつつ本実施形態の効果を説明する。最初に、発振停止検出回路の動作を適正なものにするための条件について説明する。まず、スイッチング用電界効果トランジスターであるPチャネルトランジスター11、12のOFF電流は放電用電界効果トランジスターであるNチャネルトランジスター26の放電電流よりも小さい必要がある第1の条件。仮にスイッチング動作していない状態のPチャネルトランジスター11、12を介してキャパシター20に流れ込むOFF電流がNチャネルトランジスター26の放電電流よりも大きいと、発振回路1の発振が停止して制御信号SA、SBが止まった状態においても、放電電流を上回るOFF電流がキャパシター20に流れ込む。このため、常時、キャパシター20の充電電圧VCがインバーター30の論理スレッショルドVth30を上回った状態となり、発振回路1の発振が停止しても、発振が停止している旨の発振状態判別信号DETが出力されないという問題が発生する。このような問題を発生させないためにも、スイッチング用電界効果トランジスターのOFF電流は放電用電界効果トランジスターの放電電流よりも小さい必要がある。次に、スイッチング用電界効果トランジスターであるPチャネルトランジスター11、12のOFF電流は放電用電界効果トランジスターであるNチャネルトランジスター26の放電電流に対して極端に小さいものであってはならない第2の条件。この条件を換言すれば、放電電流はOFF電流に対して極端に大きいものであってはならない。制御信号SA、SBのスイッチングが止まると、キャパシター20の充電電圧VCは、放電用電界効果トランジスターの放電電流とスイッチング用電界効果トランジスターのOFF電流との差分に比例した勾配で低下する。従って、第2の条件が満たされないとすると、例えば時計の落下等の原因によってバッテリーの出力電圧にチャタリングが発生し、制御信号SA、SBが短時間だけ途絶えたような場合に、その短時間のうちにキャパシター20の充電電圧VCがインバーター30の論理スレッショルドを下回る。この場合、発振回路の発振が真に停止していないにも拘わらず、発振が停止した旨の発振状態判別信号DETがインバーター30から出力され、システムがリセットされるという問題が発生する。このような問題を発生させないために、スイッチング用電界効果トランジスターのOFF電流は放電用電界効果トランジスターの放電電流に対して極端に小さいものであってはならない。さらにスイッチング動作しているスイッチング用電界効果トランジスターを介してキャパシター20に供給される充電電流は放電用電界効果トランジスターの放電電流よりも十分に大きくなければならない第3の条件。制御信号SA、SBのスイッチングが開始されると、キャパシター20の充電電圧VCは、スイッチング用電界効果トランジスターのON電流の時間平均から放電用電界効果トランジスターの放電電流を差し引いた電流に比例した勾配で上昇する。従って、第3の条件が満たされないとすると、発振回路1の発振が開始されても、キャパシター20の充電電圧VCが立ち上がらず、発振回路1が発振している旨の発振状態判別信号DETが出力されない不具合、またはキャパシター20の充電電圧VCが立ち上がるのに時間が掛かり、発振回路1が発振している旨の発振状態判別信号DETが出力されるのに時間が掛かる不具合が発生する。また、第2の条件が満たされないと、発振回路1が発振している状態において、キャパシター20の充電電圧VCが発振状態判別手段であるインバーター30の論理スレッショルドVth30から十分に離れた電圧を維持しないので、発振状態判別信号DETが不安定になる。また、キャパシター20の充電電圧VCが発振状態判別手段の論理スレッショルドVth30に近いと、発振状態判別手段が図3に示すようなCMOSインバーターにより構成されている場合においてCMOSインバーターに流れる貫通電流が増え、消費電力が大きくなる。こういった問題を生じさせないために、スイッチング用電界効果トランジスターを介してキャパシター20に供給される充電電流は放電用電界効果トランジスターの放電電流よりも十分に大きくなければならない。上述した特許文献1および2に開示の技術では、これらの第1~第3の条件を満たす発振停止検出回路を得るために、厳しいプロセスコントロールを行うことが必要になる。以下、その理由を述べる。まず、特許文献1の発振停止検出回路では、キャパシター20の充電電荷を放電させるための放電用素子として、抵抗が使用されている。ここで、発振停止検出回路の消費電力を低く抑えるためには、放電用抵抗の抵抗値を充分に高くする必要がある。このような抵抗値の高い放電用抵抗を例えば拡散抵抗により実現すると、チップ内における放電用抵抗の占有面積が大きくなり、発振停止検出回路を搭載するチップが高価になるという問題がある。この場合、放電用抵抗を多結晶シリコン等の比較的抵抗の大きな真性半導体により実現することも可能であるが、真性半導体による抵抗は製造ばらつきが大きいという問題がある。また、特許文献1の発振停止検出回路において、電界効果トランジスターを形成するための製造工程と、放電用抵抗拡散抵抗または真性半導体による抵抗を形成するための製造工程は同じではない。従って、同一チップ内のものであったとしても電界効果トランジスターの電気的特性と放電用抵抗の電気的特性との間に相関はなく、スイッチング用電界効果トランジスターのOFF電流、ON電流が大きくなる方向にばらついたとしても、放電用抵抗の放電電流が同様に大きくなる方向にばらつくとは限らない。このため、製造ばらつきによって、発振停止検出回路が上記第1~第3の条件を満たさなくなる可能性がある。特許文献2の発振停止検出回路では、放電用素子として、電界効果トランジスターが用いられている。しかしながら、この特許文献2の発振停止検出回路では、スイッチング用電界効果トランジスターとしてNチャネルトランジスターが用いられ、放電用電界効果トランジスターとしてPチャネルトランジスターが用いられている特許文献2の図3のNチャネルトランジスター13、Pチャネルトランジスター15参照。ここで、Nチャネルトランジスターを形成するための製造工程とPチャネルトランジスターを形成するための製造工程は同じではないので、スイッチング用電界効果トランジスターとしてのNチャネルトランジスターのOFF電流、ON電流が増加する方向にばらついたとしても、放電用電界効果トランジスターとしてのPチャネルトランジスターを介して流れる放電電流が増加する方向にばらつくとは限らない。また、特許文献2に開示の技術では、レギュレーターが内蔵の抵抗の電圧降下に基づいて、放電用電界効果トランジスターであるPチャネルトランジスターのゲートに供給する基準電圧を生成している。このレギュレーターが内蔵している抵抗は、発振停止検出回路のNチャネルトランジスターやPチャネルトランジスターとは別個の製造工程により製造されるものである。従って、特許文献2に開示の技術では、Pチャネルトランジスターを介して流れる放電電流の大きさが、Pチャネルトランジスター自体の電気的特性の製造ばらつきのみならず、レギュレーター内の抵抗の製造ばらつきの影響をも受け、しかも、このレギュレーター内の抵抗の電気的特性とPチャネルトランジスターの電気的特性の間に相関はない。従って、特許文献2に開示の技術では、特許文献1に開示の技術に比べて、上記第1~第3の条件を満足させることがさらに難しい。また、特許文献2に開示の装置において、放電用電界効果トランジスターの放電電流は、発振回路を駆動するためにレギュレーターが出力する基準電圧に依存する。ここで、発振回路を極力低い消費電力で動作させるのに最適な基準電圧と、発振停止検出回路の放電電流を最適なものにすることが可能な基準電圧は異なることが多く、発振回路および発振停止検出回路の両方の特性を共通の基準電圧により最適化するのは困難である。これに対し、本実施形態では、基準電圧発生回路21の定電流源として、スイッチング用電界効果トランジスターであるPチャネルトランジスター11および12と、同じ導電型のデプレッション型Pチャネルトランジスター22が使用されている。そして、このデプレッション型Pチャネルトランジスター22のドレイン電流が流れ込むミラー用電界効果トランジスターであるNチャネルトランジスター23と、放電用電界効果トランジスターであるNチャネルトランジスター26がカレントミラーを構成している。従って、製造ばらつきまたは周囲温度等の使用条件の変更により、スイッチング用電界効果トランジスターを介してキャパシター20に供給されるOFF電流、ON電流が増加減少するときには、キャパシター20から放電用電界効果トランジスターを介して流れる放電電流も増加減少する。従って、理想的な製造条件および使用条件において、スイッチング用電界効果トランジスターのOFF電流およびON電流、放電用電界効果トランジスターの放電電流が上記第1~第3の条件が満たすように、発振停止検出回路を構成する各トランジスターの閾値電圧やトランジスターサイズを決定しておけば、製造ばらつきが発生し、あるいは使用条件が変化した場合でも、上記第1~第3の条件を満足させ、発振停止検出回路を正常に動作させることができる。また、本実施形態によれば、放電用電界効果トランジスターであるNチャネルトランジスター26のゲートに供給する基準電圧Vrefを、発振回路1に駆動電圧を供給する定電圧発生回路6ではなく、発振停止検出回路内の基準電圧発生回路21が発生している。従って、発振回路1の駆動電圧の最適化とは独立して放電用電界効果トランジスターの放電電流を最適化することができる。ところで、周囲温度が変化する状況において本実施形態による発振停止検出回路が使用される場合には、スイッチング用電界効果トランジスターであるPチャネルトランジスター11、12のOFF電流の温度係数の符号と、放電用電界効果トランジスターの放電電流を決定するデプレッション型Pチャネルトランジスター22のドレイン電流の温度係数の符号が同じになるようにすることが好ましい。そのためには、デプレッション型Pチャネルトランジスター22の閾値電圧Vthの目標値を適切な範囲内に選ぶことが好ましい。図5はデプレッション型Pチャネルトランジスター22の閾値電圧Vthの適正範囲を説明する図である。図5において、横軸はデプレッション型Pチャネルトランジスター22の閾値電圧Vthであり、縦軸は、図2に示すようにデプレッション型Pチャネルトランジスター22を用いて基準電圧発生回路21を構成した場合において、周囲温度が25°Cであるときのデプレッション型Pチャネルトランジスター22のドレイン電流IDに対する周囲温度が75°Cであるときのドレイン電流IDの変化率である。ここで、電界効果トランジスターは、周囲温度が上昇すると、閾値電圧が低下する一方、キャリア移動度が低下して電流増幅率βが低下する。そして、スイッチング用電界効果トランジスターであるPチャネルトランジスター11、12のOFF電流は、前者の閾値の変化が支配的であり、周囲温度が上昇するのに従って大きくなる。すなわち、Pチャネルトランジスター11、12のOFF電流の温度係数は正となる。一方、デプレッション型Pチャネルトランジスター22のドレイン電流IDに関しては、周囲温度の上昇による閾値電圧の低下と、周囲温度の上昇によるキャリア移動度の低下の両方が支配的であり、いずれの要因が強く働くかはデプレッション型Pチャネルトランジスター22の閾値電圧Vthに依存する。図5に示すように、閾値電圧Vthが高い領域では、デプレッション型Pチャネルトランジスター22において周囲温度の上昇によるキャリア移動度の低下がドレイン電流IDに強く関与し、ドレイン電流IDの温度係数は負になる。しかし、閾値電圧Vthをある閾値電圧Vth0よりも低くすると、閾値電圧Vthの低下がドレイン電流IDに強く関与するようになり、ドレイン電流IDの温度係数は負から正に転じる。そこで、本実施形態では、発振停止検出回路の製造時におけるデプレッション型Pチャネルトランジスター22の閾値電圧Vthの目標値を、このドレイン電流IDの温度係数が負から正に転じる閾値電圧Vth0よりも低い領域ドレイン電流IDの温度特性の傾きが正である領域内の閾値電圧とする。このようにすることで、システム動作保証温度範囲において、スイッチング用電界効果トランジスターであるPチャネルトランジスター11、12のOFF電流と、放電用電界効果トランジスターの放電電流を決定するデプレッション型Pチャネルトランジスター22のドレイン電流との関係を同じに保つことができ、発振停止検出回路を安定に動作させることができる。<第2実施形態>図6はこの発明の第2実施形態である発振停止検出回路の構成を示す回路図である。二次電池を電源とする電子機器等、電源電圧が変動する電子機器に発振停止検出回路が搭載される場合、以下説明するように放電用電界効果トランジスターの放電電流が電源電圧の上昇により過度に大きくなる場合がある。図7は、上記第1実施形態図2における放電用電界効果トランジスターのドレイン電流特性を例示する図である。この図において、横軸は放電用電界効果トランジスターであるNチャネルトランジスター26のドレインおよびソース間電圧VDSすなわち、キャパシター20の充電電圧VC、縦軸はNチャネルトランジスター26のドレイン電流IDである。理想的には、Nチャネルトランジスター26のドレイン電流IDは、ドレインおよびソース間電圧VDSを増加させていったとき、破線で示すように飽和する。しかし、ドレインおよびソース間電圧VDSが大きくなると、Nチャネルトランジスター26のドレインとP型半導体基板との境界に形成される空乏層が厚みを増して、Nチャネルトランジスター26の実効的なチャネル長が短くなるチャネル長変調効果が発生する。このため、飽和領域において、Nチャネルトランジスター26のドレインおよびソース間電圧VDSが電圧VDS_Aであるときのドレイン電流ID_Aと、ドレインおよびソース間電圧VDSが電圧VDS_Aより大きい電圧VDS_Bであるときのドレイン電流ID_Bとを比べると、後者のドレイン電流ID_Bの方が前者のドレイン電流ID_Aよりもある量ΔIDだけ大きくなる。ここで、発振回路1が発振しているとき、キャパシター20は、電源電圧VDDの近傍のレベルまで充電される。従って、電源電圧VDDが高い状態において発振停止検出回路が動作すると、Nチャネルトランジスター26のドレインおよびソース間電圧VDSが高くなり、Nチャネルトランジスター26に過度な電流が流れる。このようにNチャネルトランジスター26を介して流れる放電電流が大きくなると、上述した第2または第3の条件が満たされなくおそれがある。本実施形態は、電源電圧VDDが高い状況において、このような過度な放電電流が放電用電界効果トランジスターに流れないように、上記第1実施形態に改良を加えたものである。本実施形態による発振停止検出回路図6において、放電用電界効果トランジスターとして、直列接続された2段のNチャネルトランジスター26および27がキャパシター20に対して並列に接続されている。また、基準電圧発生回路21Aは、ミラー用電界効果トランジスターとして、各々のゲートおよびドレインが共通接続され、かつ、各々が互いに直列接続された2段のNチャネルトランジスター23および24を有している。そして、これらのNチャネルトランジスター23および24は、各々のゲート電圧を放電用電界効果トランジスターであるNチャネルトランジスター26および27の各ゲートに供給している。この構成によれば、Nチャネルトランジスター23のドレインおよびソース間電圧と、Nチャネルトランジスター24のドレインおよびソース間電圧の両方をチャネル長変調効果の少ない共通の電圧VDS_Aにすることができる。そして、Nチャネルトランジスター24のゲート電圧VDS_AがNチャネルトランジスター27のゲートに供給され、Nチャネルトランジスター23のゲート電圧2VDS_AがNチャネルトランジスター26のゲートに供給される。従って、例えばキャパシター20の充電電圧VCが電圧2VDS_Aであるときには、Nチャネルトランジスター26のドレインおよびソース間電圧VDS_B1およびNチャネルトランジスター27のドレインおよびソース間電圧VDS_B2の両方が電圧VDS_Aとなる。キャパシター20の充電電圧VCが電圧2VDS_A以上である領域においても、Nチャネルトランジスター26のドレインおよびソース間電圧VDS_B1およびNチャネルトランジスター27のドレインおよびソース間電圧VDS_B2はほぼ同じ電圧となる。このように放電用電界効果トランジスターであるNチャネルトランジスター26および27は、ドレインおよびソース間電圧が過度に大きくなく、チャネル長変調効果の影響の少ない領域において動作するので、過度な放電電流を流すことはない。なお、図6ではミラー用電界効果トランジスターおよび放電用電界効果トランジスターの段数を2段としたが、電源電圧VDDが高くなる場合には、電源電圧VDDの増加に応じて段数を3段以上に増やしてもよい。<第3実施形態>図8はこの発明の第3実施形態である発振停止検出回路における発振状態判別手段の構成を示す回路図である。上記第1実施形態では、発振状態判別手段をPチャネルトランジスター31およびNチャネルトランジスター32からなるCMOS構成のインバーター30とし、このインバーター30に対してキャパシター20の充電電圧VCを与えた。ここで、Pチャネルトランジスター31およびNチャネルトランジスター32は別々の製造工程において形成されるので、Pチャネルトランジスター31の特性ばらつきとNチャネルトランジスター32の特性ばらつきの間に相関はない。従って、インバーター30の論理スレッショルドがPチャネルトランジスター31の特性ばらつきとNチャネルトランジスター32の特性ばらつきの影響により変動する可能性がある。このようにインバーター30の論理スレッショルドが変動すると、その影響により、例えば発振回路が発振を開始してから発振状態判別信号が反転するまでの時間が長くなったり、あるいは制御信号SA、SBが瞬断したときに発振状態判別信号が反転し易くなるといった不具合が発生し得る。本実施形態はこの点を改善したものである。本実施形態における発振状態判別手段では、図8に示すように、Pチャネルトランジスター31のゲートのみにキャパシター20の充電電圧VCが与えられ、Nチャネルトランジスター32のゲートには、基準電圧発生回路21のNチャネルトランジスター23図2参照が発生する基準電圧Vrefが与えられる。そして、Pチャネルトランジスター31およびNチャネルトランジスター32のドレイン同士の接続点から発振状態判別信号DETが出力される。この態様において、製造ばらつきや使用条件の変更によりPチャネルトランジスター31のドレイン電流を増加減少させる要因が発生するときには、デプレッション型Pチャネルトランジスター22のドレイン電流に比例した電流となるNチャネルトランジスター32のドレイン電流も増加減少する。従って、本実施形態における発振状態判別手段の論理スレッショルドは、製造ばらつきや使用条件の変更に対して安定なものとなり、上述した不具合は発生しない。<第4実施形態>図9はこの発明の第4実施形態である発振停止検出回路の構成を示す回路図である。上記第1実施形態図2における電荷転送回路10では、Pチャネルトランジスター11および12がスイッチング用電界効果トランジスターとして使用された。これに対し、本実施形態における電荷転送回路10Bは、Nチャネルトランジスター11Bおよび12Bがスイッチング用電界効果トランジスターとして使用されている。また、上記第1実施形態では、Nチャネルトランジスター26が放電用電界効果トランジスターとして使用された。これに対し、本実施形態では、放電用電界効果トランジスターとして、Pチャネルトランジスター28がキャパシター20に並列接続されている。また、上記第1実施形態では、デプレッション型Pチャネルトランジスター22とNチャネルトランジスター23により基準電圧発生回路21が構成され、Nチャネルトランジスター23が放電用電界効果トランジスターであるNチャネルトランジスター26とともにカレントミラーを構成した。これに対し、本実施形態では、デプレッション型Nチャネルトランジスター23BとPチャネルトランジスター22Bにより基準電圧発生回路21Bが構成され、Pチャネルトランジスター22Bが放電用電界効果トランジスターであるPチャネルトランジスター28とともにカレントミラーを構成している。また、本実施形態では、発振状態判別手段として例えばCMOSインバーターを2段接続したノンインバーティングバッファー30’が使用されている。本実施形態において、放電用電界効果トランジスターであるPチャネルトランジスター28には、デプレッション型Nチャネルトランジスター23Bのドレイン電流に比例した電流が流れる。従って、スイッチング用電界効果トランジスターであるNチャネルトランジスター11Bおよび12Bのドレイン電流が増加減少するときには、Pチャネルトランジスター28に流れる放電電流も増加減少する。従って、本実施形態においても上記第1実施形態と同様な効果が得られる。<第5実施形態>図10はこの発明の第5実施形態である発振停止検出回路の構成を示す回路図である。本実施形態による発振停止検出回路は、上記第4実施形態における電荷転送回路10Bを電荷転送回路10Cに置き換えた構成となっている。この電荷転送回路10Cにおいて、インバーター14は制御信号SCをレベル反転して出力する。この制御信号SCは、上記第1実施形態における制御信号SA、SBと同様、発振回路の出力信号から生成される信号である。インバーター15は、インバーター14の出力信号をレベル反転して出力する。Nチャネルトランジスター16は、スイッチング用電界効果トランジスターとしての役割を担ったトランジスターであり、ソースがインバーター15の出力端子に接続され、ゲートにインバーター14の出力信号が与えられ、ドレインがキャパシター20の一方の電極とPチャネルトランジスター28のドレインとの共通接続点に接続されている。この構成において、制御信号SCがLレベルである場合、インバーター14の出力信号がHレベルとなるため、Nチャネルトランジスター16がON状態となり、インバーター15の出力信号がLレベルとなる。このため、Nチャネルトランジスター16のドレイン電流によりキャパシター20が充電される。そして、制御信号SCがHレベルになると、インバーター14の出力信号がLレベルとなるため、Nチャネルトランジスター16がOFF状態となる。このようにスイッチング用電界効果トランジスターであるNチャネルトランジスター16のON/OFFが制御信号SCに応じて切り換えられ、このNチャネルトランジスター16を介してキャパシター20に電荷が転送される。基準電圧発生回路21B、キャパシター20、Pチャネルトランジスター28およびノンインバーティングバッファー30’からなる部分の回路構成は上記第4実施形態と同様である。本実施形態においても上記第4実施形態と同様な効果が得られる。<他の実施形態>以上、この発明の第1~第5実施形態を説明したが、この発明には、他にも各種の実施形態が考えられる。例えば次の通りである。1第1実施形態では、発振停止検出回路を時計に適用した。しかし、この発明による発振停止検出回路の適用範囲はこれに限定されるものではなく、携帯電話、PDAPersonalDigitalAssistant等、発振回路を搭載した時計以外の多くの電子機器に適用可能である。2上記各実施形態では、ミラー用電界効果トランジスターに出力電流を供給する定電流源として、ゲートおよびソースが互いに接続されたデプレッション型トランジスターを使用した。しかし、かかる定電流源は、このような構成に限定されるものではない。例えばスイッチング用電界効果トランジスターがPチャネルトランジスターである場合には、同じ導電型のPチャネルトランジスターを使用した定電流源を設け、この定電流源の出力電流をミラー用電界効果トランジスターに供給し、このミラー用電界効果トランジスターのゲート電圧を基準電圧Vrefとして放電用電界効果トランジスターのゲートに供給すればよい。図11はそのような定電流源を含む基準電圧発生回路の構成例を示す回路図である。図11において、Pチャネルトランジスター41および43の各々のソースは、電源VDDに接続され、各々のゲートは、Pチャネルトランジスター41のドレインに接続されている。このPチャネルトランジスター41のドレインと接地線との間には抵抗42が介挿されている。一方、Pチャネルトランジスター43のドレインは、ミラー用電界効果トランジスターであるNチャネルトランジスター44のゲートおよびドレインに接続されており、このNチャネルトランジスター44のソースは接地されている。この基準電圧発生回路では、Pチャネルトランジスター41および43と抵抗42からなる回路が定電流源を構成しており、この定電流源の出力電流がミラー用電界効果トランジスターであるNチャネルトランジスター44に供給される。この態様において、放電用電界効果トランジスターには、Pチャネルトランジスター43のドレイン電流に比例した放電電流が流れる。従って、スイッチング用電界効果トランジスターであるPチャネルトランジスターのドレイン電流が増加減少するときには、放電電流も増加減少する。従って、上記各実施形態と同様な効果が得られる。また、上述した実施形態および変形例の発振停止検出回路は、ICなどの半導体装置の一部又は全部として形成されてもよい。