"第1の配線層と第2の配線層との間に少なくとも1層の配線層を有し、前記第1の配線層と前記第2の配線層とはコンタクト部を介して電気的に接続されており、前記少なくとも1層の配線層は、前記コンタクト部の側壁部に対して電気的に接続されている半導体装置。前記少なくとも1層の配線層は、所定の距離だけ離れて存在する2つの前記コンタクト部の各側壁部に対して電気的に接続されている請求項1に記載の半導体装置。電気光学素子を含む画素内において、第1の配線層と第2の配線層との間に少なくとも1層の配線層を有し、前記第1の配線層と前記第2の配線層とはコンタクト部を介して電気的に接続されており、前記少なくとも1層の配線層は、前記コンタクト部の側壁部に対して電気的に接続されている表示装置。前記電気光学素子は、電流駆動型の電気光学素子である請求項3に記載の表示装置。前記画素は、映像信号を画素内に書き込む書込みトランジスタ及び当該書込みトランジスタによって書き込まれた映像信号に応じて前記電気光学素子を駆動する駆動トランジスタを有し、前記駆動トランジスタのゲート電極は、前記第1の配線層に形成され、第1のコンタクト部を介して前記第2の配線層の配線と電気的に接続されており、前記書込みトランジスタの半導体層は、前記少なくとも1層の配線層に形成され、前記第1のコンタクト部の側壁部に対して電気的に接続されている請求項4に記載の表示装置。前記画素は、前記書込みトランジスタによって書き込まれた映像信号を保持する保持容量を有し、前記保持容量の一方の電極は、前記第1の配線層に前記駆動トランジスタのゲート電極と一体的に形成されており、前記第1のコンタクト部は、前記保持容量の一方の電極と前記第2の配線層の配線とを電気的に接続している請求項5に記載の表示装置。前記映像信号を伝送する信号線は、前記第1の配線層に形成され、第2のコンタクト部を介して前記第2の配線層の配線と電気的に接続されており、前記書込みトランジスタの半導体層は、一端部が前記第1のコンタクト部の側壁部に対して電気的に接続され、他端部が前記第2のコンタクト部の側壁部に対して電気的に接続されている請求項6に記載の表示装置。電気光学素子を含む画素内において、第1の配線層と第2の配線層との間に少なくとも1層の配線層を有し、前記第1の配線層と前記第2の配線層とはコンタクト部を介して電気的に接続されており、前記少なくとも1層の配線層は、前記コンタクト部の側壁部に対して電気的に接続されている表示装置を有する電子機器。一定の大きさの領域が配置されて成る半導体装置、例えば、画素が行列状に2次元配置されて成る表示装置において、画素内に設けるコンタクト部の数が少ない方が、当該画素内におけるコンタクト部のレイアウト面積を縮小できるため、高精細化を図る上で有利である。特に、有機EL表示装置にあっては、画素内に少なくとも2つのトランジスタを含む駆動回路が配されることから、画素内に設けられるコンタクト部の数が多くなりがちであり、その対策が望まれる。尚、ここでは、発明が解決しようとする課題について、有機EL表示装置の場合を例に挙げて説明したが、これに限られるものではない。すなわち、他の平面型の表示装置や、光電変換素子を含む画素が行列状に配置されて成る固体撮像装置、更には、表示装置や固体撮像装置に限らず、複数の配線層を含み、これら複数の配線層間でコンタクトを取る半導体装置全般に対して言える課題である。そこで、本開示は、一定の大きさの領域内に形成するコンタクト部の数をより少なくできるようにした半導体装置、当該半導体装置を用いる表示装置、及び、当該表示装置を有する電子機器を提供することを目的とする。上記の目的を達成するために、本開示では、第1の配線層と第2の配線層との間に少なくとも1層の配線層を有し、前記第1の配線層と前記第2の配線層とがコンタクト部を介して電気的に接続されて成る半導体装置において、前記少なくとも1層の配線層を、前記コンタクト部の側壁部に対して電気的に接続した構成を採っている。上記構成の半導体装置において、第1の配線層と第2の配線層とがコンタクト部を介して電気的に接続されているのに対して、少なくとも1層の配線層は、コンタクト部の側壁部に対して電気的に接続されている。これにより、第1の配線層と第2の配線層と少なくとも1層の配線層との間で電気的な接続を行う、即ち、コンタクトを取るに当たって、コンタクト部は1つで済む。従って、少なくとも1層の配線層と第1の配線層または第2の配線層との間でコンタクト部を介して電気的に接続する構成を採る場合に比べて、一定の大きさの領域内に形成するコンタクト部の数を少なくできる。本開示によれば、一定の大きさの領域内に形成するコンタクト部の数をより少なくできるために、当該領域内におけるコンタクト部のレイアウト面積の縮小化を図ることができる。以下、発明を実施するための形態以下、実施形態と記述するについて図面を用いて詳細に説明する。なお、説明は以下の順序で行う。1.本開示が適用される有機EL表示装置1-1.システム構成1-2.基本的な回路動作1-3.画素のコンタクト部の構成2.実施形態の説明2-1.実施形態に係る画素のコンタクト部の構造2-2.製造プロセス2-3.実施形態の作用、効果3.適用例4.電子機器<1.本開示が適用される有機EL表示装置>[1-1.システム構成]図1は、本開示が適用される平面型の表示装置、例えば、アクティブマトリクス型表示装置の構成の概略を示すシステム構成図である。アクティブマトリクス型表示装置は、電気光学素子に流れる電流を、当該電気光学素子と同じ画素内に設けた能動素子、例えば絶縁ゲート型電界効果トランジスタによって制御する表示装置である。絶縁ゲート型電界効果トランジスタとしては、典型的には、TFT薄膜トランジスタが用いられる。ここでは、一例として、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子、例えば有機EL素子を、画素画素回路の発光素子として用いるアクティブマトリクス型有機EL表示装置の場合を例に挙げて説明するものとする。図1に示すように、本適用例に係る有機EL表示装置10は、有機EL素子を含む複数の画素20と、当該画素20が行列状に2次元配置されてなる画素アレイ部30と、当該画素アレイ部30の周辺に配置される駆動回路部とを有する構成となっている。駆動回路部は、書込み走査回路40、電源供給走査回路50及び信号出力回路60等からなり、画素アレイ部30の各画素20を駆動する。ここで、有機EL表示装置10がカラー表示対応の場合は、カラー画像を形成する単位となる1つの画素単位画素は複数の副画素サブピクセルから構成され、この副画素の各々が図1の画素20に相当することになる。より具体的には、カラー表示対応の表示装置では、1つの画素は、例えば、赤色Red;R光を発光する副画素、緑色Green;G光を発光する副画素、青色Blue;B光を発光する副画素の3つの副画素から構成される。但し、1つの画素としては、RGBの3原色の副画素の組み合わせに限られるものではなく、3原色の副画素に更に1色あるいは複数色の副画素を加えて1つの画素を構成することも可能である。より具体的には、例えば、輝度向上のために白色White;W光を発光する副画素を加えて1つの画素を構成したり、色再現範囲を拡大するために補色光を発光する少なくとも1つの副画素を加えて1つの画素を構成したりすることも可能である。画素アレイ部30には、m行n列の画素20の配列に対して、行方向画素行の画素の配列方向に沿って走査線311~31mと電源供給線321~32mとが画素行毎に配線されている。更に、m行n列の画素20の配列に対して、列方向画素列の画素の配列方向に沿って信号線331~33nが画素列毎に配線されている。走査線311~31mは、書込み走査回路40の対応する行の出力端にそれぞれ接続されている。電源供給線321~32mは、電源供給走査回路50の対応する行の出力端にそれぞれ接続されている。信号線331~33nは、信号出力回路60の対応する列の出力端にそれぞれ接続されている。画素アレイ部30は、通常、ガラス基板などの透明絶縁基板上に形成されている。これにより、有機EL表示装置10は、平面型フラット型のパネル構造となっている。画素アレイ部30の各画素20の駆動回路は、アモルファスシリコンTFTまたは低温ポリシリコンTFTを用いて形成することができる。低温ポリシリコンTFTを用いる場合には、図1に示すように、書込み走査回路40、電源供給走査回路50、及び、信号出力回路60についても、画素アレイ部30を形成する表示パネル基板70上に実装することができる。書込み走査回路40は、クロックパルスckに同期してスタートパルスspを順にシフト転送するシフトレジスタ回路等によって構成されている。この書込み走査回路40は、画素アレイ部30の各画素20への映像信号の信号電圧書込みに際して、走査線31311~31mに対して書込み走査信号WSWS1~WSmを順次供給することによって画素アレイ部30の各画素20を行単位で順番に走査線順次走査する。電源供給走査回路50は、クロックパルスckに同期してスタートパルスspを順にシフトするシフトレジスタ回路等によって構成されている。この電源供給走査回路50は、書込み走査回路40による線順次走査に同期して、第1電源電位Vccpと当該第1電源電位Vccpよりも低い第2電源電位Viniとで切り替わることが可能な電源電位DSDS1~DSmを電源供給線32321~32mに供給する。後述するように、電源電位DSのVccp/Viniの切替えにより、画素20の発光/非発光の制御が行なわれる。信号出力回路60は、信号供給源図示せずから供給される輝度情報に応じた映像信号の信号電圧以下、単に信号電圧と記述する場合もあるVsigと基準電圧Vofsとを選択的に出力する。ここで、基準電圧Vofsは、映像信号の信号電圧Vsigの基準となる電位例えば、映像信号の黒レベルに相当する電位であり、後述する閾値補正処理の際に用いられる。信号出力回路60から出力される信号電圧Vsig/基準電圧Vofsは、信号線33331~33nを介して画素アレイ部30の各画素20に対して、書込み走査回路40による走査によって選択された画素行の単位で書き込まれる。すなわち、信号出力回路60は、信号電圧Vsigを行ライン単位で書き込む線順次書込みの駆動形態を採っている。画素回路図2は、画素画素回路20の具体的な回路構成の一例を示す回路図である。画素20の発光部は、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子である有機EL素子21から成る。図2に示すように、画素20は、有機EL素子21と、有機EL素子21に電流を流すことによって当該有機EL素子21を駆動する駆動回路とによって構成されている。有機EL素子21は、全ての画素20に対して共通に配線所謂、ベタ配線された共通電源供給線34にカソード電極が接続されている。有機EL素子21を駆動する駆動回路は、駆動トランジスタ22、書込みトランジスタ23、保持容量24、及び、補助容量25を有する構成となっている。駆動トランジスタ22及び書込みトランジスタ23としてNチャネル型のTFTを用いることができる。但し、ここで示した、駆動トランジスタ22及び書込みトランジスタ23の導電型の組み合わせは一例に過ぎず、これらの組み合わせに限られるものではない。ここで、画素20内のトランジスタ、即ち、駆動トランジスタ22及び書込みトランジスタ23の少なくとも一方、好ましくは、両方のトランジスタ22,23として、周知のLDD構造のトランジスタが用いられる。LDD構造によれば、ドレイン領域の近傍での電界集中が小さくなるため、ホットキャリアの発生を抑えることが可能になる。駆動トランジスタ22は、一方の電極ソース/ドレイン電極が有機EL素子21のアノード電極に接続され、他方の電極ソース/ドレイン電極が電源供給線32321~32mに接続されている。書込みトランジスタ23は、一方の電極ソース/ドレイン電極が信号線33331~33nに接続され、他方の電極ソース/ドレイン電極が駆動トランジスタ22のゲート電極に接続されている。また、書込みトランジスタ23のゲート電極は、走査線31311~31mに接続されている。駆動トランジスタ22及び書込みトランジスタ23において、一方の電極とは、ソース/ドレイン領域に電気的に接続された金属配線を言い、他方の電極とは、ドレイン/ソース領域に電気的に接続された金属配線を言う。また、一方の電極と他方の電極との電位関係によって一方の電極がソース電極ともなればドレイン電極ともなり、他方の電極がドレイン電極ともなればソース電極ともなる。保持容量24は、一方の電極が駆動トランジスタ22のゲート電極に接続され、他方の電極が駆動トランジスタ22の他方の電極、及び、有機EL素子21のアノード電極に接続されている。補助容量25は、一方の電極が有機EL素子21のアノード電極に、他方の電極が共通電源供給線34にそれぞれ接続されている。この補助容量25は、有機EL素子21の容量不足分を補い、保持容量24に対する映像信号の書込みゲインを高めるために、必要に応じて設けられるものである。すなわち、補助容量25は必須の構成要素ではなく、有機EL素子21の等価容量が十分に大きい場合は省略可能である。ここでは、補助容量25の他方の電極を共通電源供給線34に接続するとしているが、他方の電極の接続先としては、共通電源供給線34に限られるものではなく、固定電位のノードであればよい。補助容量25の他方の電極を固定電位のノードに接続することで、有機EL素子21の容量不足分を補い、保持容量24に対する映像信号の書込みゲインを高めるという所期の目的を達成することができる。上記構成の画素20において、書込みトランジスタ23は、書込み走査回路40から走査線31を通してゲート電極に印加されるHighアクティブの書込み走査信号WSに応答して導通状態となる。これにより、書込みトランジスタ23は、信号線33を通して信号出力回路60から供給される、輝度情報に応じた映像信号の信号電圧Vsigまたは基準電圧Vofsをサンプリングして画素20内に書き込む。この書き込まれた信号電圧Vsigまたは基準電圧Vofsは、駆動トランジスタ22のゲート電極に印加されるとともに保持容量24に保持される。駆動トランジスタ22は、電源供給線32321~32mの電源電位DSが第1電源電位Vccpにあるときには、一方の電極がドレイン電極、他方の電極がソース電極となって飽和領域で動作する。これにより、駆動トランジスタ22は、電源供給線32から電流の供給を受けて有機EL素子21を電流駆動にて発光駆動する。より具体的には、駆動トランジスタ22は、飽和領域で動作することにより、保持容量24に保持された信号電圧Vsigの電圧値に応じた電流値の駆動電流を有機EL素子21に供給し、当該有機EL素子21を電流駆動することによって発光させる。駆動トランジスタ22は更に、電源電位DSが第1電源電位Vccpから第2電源電位Viniに切り替わったときには、一方の電極がソース電極、他方の電極がドレイン電極となってスイッチングトランジスタとして動作する。これにより、駆動トランジスタ22は、有機EL素子21への駆動電流の供給を停止し、有機EL素子21を非発光状態にする。すなわち、駆動トランジスタ22は、有機EL素子21の発光/非発光を制御するトランジスタとしての機能をも併せ持っている。この駆動トランジスタ22のスイッチング動作により、有機EL素子21が非発光状態となる期間非発光期間を設け、有機EL素子21の発光期間と非発光期間の割合デューティを制御することができる。このデューティ制御により、1表示フレーム期間に亘って画素が発光することに伴う残像ボケを低減できるために、特に動画の画品位をより優れたものとすることができる。電源供給走査回路50から電源供給線32を通して選択的に供給される第1,第2電源電位Vccp,Viniのうち、第1電源電位Vccpは有機EL素子21を発光駆動する駆動電流を駆動トランジスタ22に供給するための電源電位である。また、第2電源電位Viniは、有機EL素子21に対して逆バイアスを掛けるための電源電位である。この第2電源電位Viniは、基準電圧Vofsよりも低い電位、例えば、駆動トランジスタ22の閾値電圧をVthとするときVofs-Vthよりも低い電位、好ましくは、Vofs-Vthよりも十分に低い電位に設定される。[1-2.基本的な回路動作]続いて、上記構成の有機EL表示装置10の基本的な回路動作について、図3のタイミング波形図を基に図4及び図5の動作説明図を用いて説明する。尚、図4及び図5の動作説明図では、図面の簡略化のために、書込みトランジスタ23をスイッチのシンボルで図示している。図3のタイミング波形図には、走査線31の電位書込み走査信号WS、電源供給線32の電位電源電位DS、信号線33の電位Vsig/Vofs、駆動トランジスタ22のゲート電位Vg及びソース電位Vsのそれぞれの変化を示している。前表示フレームの発光期間図3のタイミング波形図において、時刻t11以前は、前の表示フレームにおける有機EL素子21の発光期間となる。この前表示フレームの発光期間では、電源供給線32の電位DSが第1電源電位以下、高電位と記述するVccpにあり、また、書込みトランジスタ23が非導通状態にある。このとき、駆動トランジスタ22は飽和領域で動作するように設計されている。これにより、図4Aに示すように、駆動トランジスタ22のゲート-ソース間電圧Vgsに応じた駆動電流ドレイン-ソース間電流Idsが、電源供給線32から駆動トランジスタ22を通して有機EL素子21に供給される。従って、有機EL素子21が駆動電流Idsの電流値に応じた輝度で発光する。閾値補正準備期間時刻t11になると、線順次走査の新しい表示フレーム現表示フレームに入る。そして、図4Bに示すように、電源供給線32の電位DSが高電位Vccpから、信号線33の基準電圧Vofsに対してVofs-Vthよりも十分に低い第2電源電位以下、低電位と記述するViniに切り替わる。ここで、有機EL素子21の閾値電圧をVthel、共通電源供給線34の電位カソード電位をVcathとする。このとき、低電位ViniをVini<VthelVcathとすると、駆動トランジスタ22のソース電位Vsが低電位Viniにほぼ等しくなるために、有機EL素子21は逆バイアス状態となって消光する。次に、時刻t12で走査線31の電位WSが低電位側から高電位側に遷移することで、、図4Cに示すように、書込みトランジスタ23が導通状態となる。このとき信号出力回路60から信号線33に対して基準電圧Vofsが供給された状態にあるために、駆動トランジスタ22のゲート電位Vgが基準電圧Vofsになる。また、駆動トランジスタ22のソース電位Vsは、基準電圧Vofsよりも十分に低い電位、即ち、低電位Viniにある。このとき、駆動トランジスタ22のゲート-ソース間電圧VgsはVofs-Viniとなる。ここで、Vofs-Viniが駆動トランジスタ22の閾値電圧Vthよりも大きくないと、後述する閾値補正処理を行うことができないために、Vofs-Vini>Vthなる電位関係に設定する必要がある。このように、駆動トランジスタ22のゲート電位Vgを基準電圧Vofsに固定し、かつ、ソース電位Vsを低電位Viniに固定して確定させて初期化する処理が、後述する閾値補正処理閾値補正動作を行う前の準備閾値補正準備の処理である。従って、基準電圧Vofs及び低電位Viniが、駆動トランジスタ22のゲート電位Vg及びソース電位Vsの各初期化電位となる。閾値補正期間次に、時刻t13で、図4Dに示すように、電源供給線32の電位DSが低電位Viniから高電位Vccpに切り替わると、駆動トランジスタ22のゲート電位Vgが基準電圧Vofsに保たれた状態で閾値補正処理が開始される。すなわち、ゲート電位Vgから駆動トランジスタ22の閾値電圧Vthを減じた電位に向けて駆動トランジスタ22のソース電位Vsが上昇を開始する。ここでは、便宜上、駆動トランジスタ22のゲート電位Vgの初期化電位Vofsを基準とし、当該初期化電位Vofsから駆動トランジスタ22の閾値電圧Vthを減じた電位に向けてソース電位Vsを変化させる処理を閾値補正処理と呼んでいる。この閾値補正処理が進むと、やがて、駆動トランジスタ22のゲート-ソース間電圧Vgsが駆動トランジスタ22の閾値電圧Vthに収束する。この閾値電圧Vthに相当する電圧は保持容量24に保持される。尚、閾値補正処理を行う期間閾値補正期間において、電流が専ら保持容量24側に流れ、有機EL素子21側には流れないようにするために、有機EL素子21がカットオフ状態となるように共通電源供給線34の電位Vcathを設定しておくこととする。次に、時刻t14で、走査線31の電位WSが低電位側に遷移することで、図5Aに示すように、書込みトランジスタ23が非導通状態となる。このとき、駆動トランジスタ22のゲート電極が信号線33から電気的に切り離されることによってフローティング状態になる。しかし、ゲート-ソース間電圧Vgsが駆動トランジスタ22の閾値電圧Vthに等しいために、当該駆動トランジスタ22はカットオフ状態にある。従って、駆動トランジスタ22にドレイン-ソース間電流Idsは流れない。信号書込み移動度補正期間次に、時刻t15で、図5Bに示すように、信号線33の電位が基準電圧Vofsから映像信号の信号電圧Vsigに切り替わる。続いて、時刻t16で、走査線31の電位WSが高電位側に遷移することで、図5Cに示すように、書込みトランジスタ23が導通状態になって映像信号の信号電圧Vsigをサンプリングして画素20内に書き込む。この書込みトランジスタ23による信号電圧Vsigの書込みにより、駆動トランジスタ22のゲート電位Vgが信号電圧Vsigになる。そして、映像信号の信号電圧Vsigによる駆動トランジスタ22の駆動の際に、当該駆動トランジスタ22の閾値電圧Vthが保持容量24に保持された閾値電圧Vthに相当する電圧と相殺される。この閾値キャンセルの原理の詳細については後述する。このとき、有機EL素子21は、カットオフ状態ハイインピーダンス状態にある。従って、映像信号の信号電圧Vsigに応じて電源供給線32から駆動トランジスタ22に流れる電流ドレイン-ソース間電流Idsは、有機EL素子21の等価容量及び補助容量25に流れ込む。これにより、有機EL素子21の等価容量及び補助容量25の充電が開始される。有機EL素子21の等価容量及び補助容量25が充電されることにより、駆動トランジスタ22のソース電位Vsが時間の経過とともに上昇していく。このとき既に、駆動トランジスタ22の閾値電圧Vthの画素毎のばらつきがキャンセルされており、駆動トランジスタ22のドレイン-ソース間電流Idsは当該駆動トランジスタ22の移動度μに依存したものとなる。尚、駆動トランジスタ22の移動度μは、当該駆動トランジスタ22のチャネルを構成する半導体薄膜の移動度である。ここで、映像信号の信号電圧Vsigに対する保持容量24の保持電圧Vgsの比率、即ち、書込みゲインGが1理想値であると仮定する。すると、駆動トランジスタ22のソース電位VsがVofs-VthΔVの電位まで上昇することで、駆動トランジスタ22のゲート‐ソース間電圧VgsはVsig-VofsVth-ΔVとなる。すなわち、駆動トランジスタ22のソース電位Vsの上昇分ΔVは、保持容量24に保持された電圧Vsig-VofsVthから差し引かれるように、換言すれば、保持容量24の充電電荷を放電するように作用する。換言すれば、ソース電位Vsの上昇分ΔVは、保持容量24に対して負帰還がかけられたことになる。従って、ソース電位Vsの上昇分ΔVは負帰還の帰還量となる。このように、駆動トランジスタ22に流れるドレイン-ソース間電流Idsに応じた帰還量ΔVでゲート‐ソース間電圧Vgsに負帰還をかけることで、駆動トランジスタ22のドレイン-ソース間電流Idsの移動度μに対する依存性を打ち消すことができる。この打ち消す処理が、駆動トランジスタ22の移動度μの画素毎のばらつきを補正する移動度補正処理である。より具体的には、駆動トランジスタ22のゲート電極に書き込まれる映像信号の信号振幅Vin=Vsig-Vofsが高い程ドレイン-ソース間電流Idsが大きくなるため、負帰還の帰還量ΔVの絶対値も大きくなる。従って、発光輝度レベルに応じた移動度補正処理が行われる。また、映像信号の信号振幅Vinを一定とした場合、駆動トランジスタ22の移動度μが大きいほど負帰還の帰還量ΔVの絶対値も大きくなるため、画素毎の移動度μのばらつきを取り除くことができる。従って、負帰還の帰還量ΔVは、移動度補正処理の補正量とも言える。移動度補正の原理の詳細については後述する。発光期間次に、時刻t17で、走査線31の電位WSが低電位側に遷移することで、図5Dに示すように、書込みトランジスタ23が非導通状態となる。これにより、駆動トランジスタ22のゲート電極は、信号線33から電気的に切り離されるためにフローティング状態になる。ここで、駆動トランジスタ22のゲート電極がフローティング状態にあるときは、駆動トランジスタ22のゲート-ソース間に保持容量24が接続されていることにより、駆動トランジスタ22のソース電位Vsの変動に連動してゲート電位Vgも変動する。このように、駆動トランジスタ22のゲート電位Vgがソース電位Vsの変動に連動して変動する動作が、換言すれば、保持容量24に保持されたゲート-ソース間電圧Vgsを保ったまま、ゲート電位Vg及びソース電位Vsが上昇する動作がブートストラップ動作である。このブートストラップ動作の詳細については後述する。駆動トランジスタ22のゲート電極がフローティング状態になり、それと同時に、駆動トランジスタ22のドレイン-ソース間電流Idsが有機EL素子21に流れ始めることにより、当該電流Idsに応じて有機EL素子21のアノード電位が上昇する。そして、有機EL素子21のアノード電位がVthelVcathを越えると、有機EL素子21に駆動電流が流れ始めるため有機EL素子21が発光を開始する。また、有機EL素子21のアノード電位の上昇は、即ち、駆動トランジスタ22のソース電位Vsの上昇に他ならない。そして、駆動トランジスタ22のソース電位Vsが上昇すると、保持容量24のブートストラップ動作により、駆動トランジスタ22のゲート電位Vgも連動して上昇する。このとき、ブートストラップゲインが1理想値であると仮定した場合、ゲート電位Vgの上昇量はソース電位Vsの上昇量に等しくなる。故に、発光期間中、駆動トランジスタ22のゲート‐ソース間電圧Vgsは、Vsig-VofsVth-ΔVで一定に保持される。そして、時刻t18で信号線33の電位が映像信号の信号電圧Vsigから基準電圧Vofsに切り替わる。以上説明した一連の回路動作において、閾値補正準備、閾値補正、信号電圧Vsigの書込み信号書込み、及び、移動度補正の各処理動作は、1水平走査期間1Hにおいて実行される。また、信号書込み及び移動度補正の各処理動作は、時刻t16-t17の期間において並行して実行される。分割閾値補正尚、ここでは、閾値補正処理を1回だけ実行する駆動法を採る場合を例に挙げて説明したが、この駆動法は一例に過ぎず、この駆動法に限られるものではない。例えば、閾値補正処理を移動度補正及び信号書込み処理と共に行う1H期間に加えて、当該1H期間に先行する複数の水平走査期間に亘って分割して閾値補正処理を複数回実行する、所謂、分割閾値補正を行う駆動法を採ることも可能である。この分割閾値補正の駆動法によれば、高精細化に伴う多画素化によって1水平走査期間として割り当てられる時間が短くなったとしても、閾値補正期間として複数の水平走査期間に亘って十分な時間を確保することができる。従って、1水平走査期間として割り当てられる時間が短くなっても、閾値補正期間として十分な時間を確保できるため、閾値補正処理を確実に実行できることになる。閾値キャンセルの原理ここで、駆動トランジスタ22の閾値キャンセル即ち、閾値補正の原理について説明する。駆動トランジスタ22は、飽和領域で動作するように設計されているために定電流源として動作する。これにより、有機EL素子21には駆動トランジスタ22から、次式1で与えられる一定のドレイン-ソース間電流駆動電流Idsが供給される。Ids=1/2μW/LCoxVgs-Vth2......1ここで、Wは駆動トランジスタ22のチャネル幅、Lはチャネル長、Coxは単位面積当たりのゲート容量である。図6Aに、駆動トランジスタ22のドレイン-ソース間電流Ids対ゲート-ソース間電圧Vgsの特性を示す。図6Aの特性図に示すように、駆動トランジスタ22の閾値電圧Vthの画素毎のばらつきに対するキャンセル処理補正処理を行わないと、閾値電圧VthがVth1のときに、ゲート-ソース間電圧Vgsに対応するドレイン-ソース間電流IdsがIds1になる。これに対して、閾値電圧VthがVth2Vth2>Vth1のとき、同じゲート-ソース間電圧Vgsに対応するドレイン-ソース間電流IdsがIds2Ids2<Ids1になる。すなわち、駆動トランジスタ22の閾値電圧Vthが変動すると、ゲート-ソース間電圧Vgsが一定であってもドレイン-ソース間電流Idsが変動する。一方、上記構成の画素画素回路20では、先述したように、発光時の駆動トランジスタ22のゲート-ソース間電圧VgsはVsig-VofsVth-ΔVである。従って、これを式1に代入すると、ドレイン-ソース間電流Idsは、次式2で表される。Ids=1/2μW/LCoxVsig-Vofs-ΔV2......2すなわち、駆動トランジスタ22の閾値電圧Vthの項がキャンセルされており、駆動トランジスタ22から有機EL素子21に供給されるドレイン-ソース間電流Idsは、駆動トランジスタ22の閾値電圧Vthに依存しない。その結果、駆動トランジスタ22の製造プロセスのばらつきや経時変化等により、駆動トランジスタ22の閾値電圧Vthが画素毎に変動したとしても、ドレイン-ソース間電流Idsが変動しないために、有機EL素子21の発光輝度を一定に保つことができる。移動度補正の原理次に、駆動トランジスタ22の移動度補正の原理について説明する。図6Bに、駆動トランジスタ22の移動度μが相対的に大きい画素Aと、駆動トランジスタ22の移動度μが相対的に小さい画素Bとを比較した状態で特性カーブを示す。駆動トランジスタ22をポリシリコン薄膜トランジスタなどで構成した場合、画素Aや画素Bのように、画素間で移動度μがばらつくことは避けられない。画素Aと画素Bで移動度μにばらつきがある状態で、駆動トランジスタ22のゲート電極に対して、例えば両画素A,Bに同レベルの信号振幅Vin=Vsig-Vofsを書き込んだ場合を考える。この場合、何ら移動度μの補正を行わないと、移動度μの大きい画素Aに流れるドレイン-ソース間電流Ids1′と移動度μの小さい画素Bに流れるドレイン-ソース間電流Ids2′との間には大きな差が生じてしまう。このように、移動度μの画素毎のばらつきに起因してドレイン-ソース間電流Idsに画素間で大きな差が生じると、画面のユニフォーミティ一様性が損なわれる。ここで、先述した式1のトランジスタ特性式から明らかなように、移動度μが大きいとドレイン-ソース間電流Idsが大きくなる。従って、負帰還における帰還量ΔVは移動度μが大きくなるほど大きくなる。図6Bに示すように、移動度μの大きな画素Aの帰還量ΔV1は、移動度の小さな画素Bの帰還量ΔV2に比べて大きい。そこで、移動度補正処理によって駆動トランジスタ22のドレイン-ソース間電流Idsに応じた帰還量ΔVでゲート-ソース間電圧Vgsに負帰還をかけることにより、移動度μが大きいほど負帰還が大きくかかることになる。その結果、移動度μの画素毎のばらつきを抑制することができる。具体的には、移動度μの大きな画素Aで帰還量ΔV1の補正をかけると、ドレイン-ソース間電流IdsはIds1′からIds1まで大きく下降する。一方、移動度μの小さな画素Bの帰還量ΔV2は小さいために、ドレイン-ソース間電流IdsはIds2′からIds2までの下降となり、それ程大きく下降しない。結果的に、画素Aのドレイン-ソース間電流Ids1と画素Bのドレイン-ソース間電流Ids2とはほぼ等しくなるために、移動度μの画素毎のばらつきが補正される。以上をまとめると、移動度μの異なる画素Aと画素Bがあった場合、移動度μの大きい画素Aの帰還量ΔV1は移動度μの小さい画素Bの帰還量ΔV2に比べて大きくなる。つまり、移動度μが大きい画素ほど帰還量ΔVが大きく、ドレイン-ソース間電流Idsの減少量が大きくなる。従って、駆動トランジスタ22のドレイン-ソース間電流Idsに応じた帰還量ΔVで、ゲート-ソース間電圧Vgsに負帰還をかけることで、移動度μの異なる画素のドレイン-ソース間電流Idsの電流値が均一化される。その結果、移動度μの画素毎のばらつきを補正することができる。すなわち、駆動トランジスタ22に流れる電流ドレイン-ソース間電流Idsに応じた帰還量補正量ΔVで、駆動トランジスタ22のゲート-ソース間電圧Vgsに対して、即ち、保持容量24に対して負帰還をかける処理が移動度補正処理となる。上述したように、本開示が適用されるアクティブマトリクス型有機EL表示装置は、有機EL素子21の駆動回路が、駆動トランジスタ22及び書込みトランジスタ23の少なくとも2つのトランジスタを有する構成となっている。有機EL表示装置としては、有機EL素子21の駆動回路が、駆動トランジスタ22及び書込みトランジスタ23以外に、有機EL素子21の発光/非発光を制御するトランジスタや、その他のトランジスタを有する構成のものもある。但し、有機EL素子21の駆動回路が、駆動トランジスタ22及び書込みトランジスタ23の2つのトランジスタを有する構成を採ることで、画素を構成する素子数が少なくて済み、画素のレイアウト面積を縮小できるため、表示パネルの高精細化を図る上で有利である。このように、駆動トランジスタ22及び書込みトランジスタ23の少なくとも2つのトランジスタを有する有機EL表示装置21では、先述したように、駆動トランジスタ22のゲート電極と書込みトランジスタ23の半導体層とが電気的に接続される。ここで、書込みトランジスタ23の半導体層は、書込みトランジスタ23のソース/ドレイン領域である。[1-3.画素のコンタクト部の構造]ここで、画素20のコンタクト部の構造、より具体的には、駆動トランジスタ22のゲート電極と書込みトランジスタ23の半導体層とを電気的に接続するコンタクト部の構造について考察する。以下では、画素20のコンタクト部の構造について、2つの構成例を参考例として挙げて説明する。参考例1図7は、参考例1に係る画素のコンタクト部の構造を示す平面図である。また、図8には、図7のA-A′線に沿った矢視断面を示し、図9には、図7のB-B′線に沿った矢視断面を示す。図7乃至図9において、透明絶縁基板、例えば、ガラス基板71の上には、駆動トランジスタ22のゲート電極221、書込みトランジスタ23のゲート電極231、及び、信号線33331~33nの1層目の配線331が形成されている。これらの配線221,231,331は、モリブデンMo等の配線材料から成り、最下層の第1の配線層を構成している。この第1の配線層には、保持容量24の一方の電極241及び補助容量25の一方の電極251もモリブデンMo等の配線材料によって形成されている。そして、駆動トランジスタ22のゲート電極221、書込みトランジスタ23のゲート電極231、信号線33の1層目の配線331、及び、容量24,25の各一方の電極241,251の上にはゲート絶縁膜72が形成されている。書込みトランジスタ23において、ゲート電極231の上方には、ゲート絶縁膜72を介して例えばポリシリコンからなる半導体層232が形成されている。ここで、半導体層232は配線層の概念に含まれる、即ち、配線層の一種であるとする。この半導体層232を含む配線層を中間層と呼ぶこととする。半導体層232において、ゲート電極231と対向する部位の領域がチャネル形成領域233となり、当該チャネル形成領域233の両端部側の領域がソース/ドレイン領域234,235となる。半導体層232と同じ配線層には、保持容量24の他方の電極242及び補助容量25の他方の電極252も例えばポリシリコンによって形成されている。ゲート絶縁膜72及び半導体層232の上には絶縁膜73が積層されている。そして、絶縁膜73の上には、走査線31311~31m、電源供給線32321~32m、及び、信号線33331~33nの2層目の配線332が形成されている。これらの配線31,32,332は、アルミニウムAl等の配線材料から成り、最上層の第2の配線層を構成している。信号線33の2層目の配線332は、一端がコンタクト部81によって一方の1層目の配線331と電気的に接続され、他端がコンタクト部82によって他方の1層目の配線333と電気的に接続されている。駆動トランジスタ22の一方のソース/ドレイン領域222は、コンタクト部83によって電源供給線32と電気的に接続されている。補助容量25の一方の電極251は、コンタクト部84によって有機EL素子1のカソード電極と電気的に接続されている。信号線33の2層目の配線332に繋がる配線334は、コンタクト部85によって書込みトランジスタ23の半導体層232、より具体的には、一方のソース/ドレイン領域234と電気的に接続されている。走査線31は、コンタクト部85によって書込みトランジスタ23のゲート電極231と電気的に接続されている。書込みトランジスタ23の半導体層232、より具体的には、他方のソース/ドレイン領域235は、コンタクト部87によって第2の配線層の配線335の一端と電気的に接続されている。配線335の他端は、コンタクト部88によって保持容量24の一方の電極241、即ち、駆動トランジスタ22のゲート電極221と電気的に接続されている。コンタクト部81~88は、絶縁膜73に形成されたコンタクトホールと、当該コンタクトホールに配線材料を埋め込むことによって形成されたコンタクトプラグから構成されている。上述した参考例1に係る画素のコンタクト部の構造にあっては、駆動トランジスタ22のゲート電極221と書込みトランジスタ23の半導体層、即ち、他方のソース/ドレイン領域235とを電気的に接続するに当たり、図9に示すような構造を採っている。すなわち、駆動トランジスタ22のゲート電極221に繋がる保持容量24の一方の電極241を第2の配線層の配線335と電気的に接続し、当該配線335を書込みトランジスタ23の他方のソース/ドレイン領域235と電気的に接続している。このように、駆動トランジスタ22のゲート電極221と書込みトランジスタ23の半導体層232とを電気的に接続するに当たり、両者を別の配線層即ち、第2の配線層を介して電気的に接続する構成を採ることで、2箇所のコンタクト部87,88が必要となる。これにより、画素20内のコンタクト部のレイアウト面積が大きくなり、画素20の微細化の妨げになるため、表示パネルのより高精細化を図る上で不利となる。参考例2図10は、参考例2に係る画素のコンタクト部の構造を示す平面図である。また、図11には、図10のC-C′線に沿った矢視断面を示し、図12には、図10のD-D′線に沿った矢視断面を示す。図10乃至図12において、図7乃至図9と同等部位には同一符号を付して示している。参考例1の場合には、駆動トランジスタ22のゲート電極221と書込みトランジスタ23の半導体層とを電気的に接続するに当たり、2箇所のコンタクト部87,88が必要となることが問題であった。これに対して、参考例2の場合には、図10及び図12から明らかなように、駆動トランジスタ22のゲート電極221に繋がる保持容量24の一方の電極241を書込みトランジスタ23の他方のソース/ドレイン領域235の下方まで延在させる。そして、保持容量24の一方の電極241と書込みトランジスタ23の他方のソース/ドレイン領域235とをコンタクトホール部87を介して直接電気的に接続するようにする。この参考例2に係る構造によれば、参考例1の場合に比べてコンタクト部を1個減らすことができる。その反面、参考例2の場合は、保持容量24の一方の電極241と書込みトランジスタ23の他方のソース/ドレイン領域235との間のゲート絶縁膜72にコンタクトホール89を形成する工程が追加で必要になるため、製造プロセスの工程数が増えるという問題がある。<2.実施形態の説明>本開示の実施形態では、第1の配線層と第2の配線層との間に少なくとも1層の配線層を中間層として有し、第1の配線層と第2の配線層とがコンタクト部を介して電気的に接続されて成る半導体装置を前提としている。そして、当該半導体装置において、少なくとも1層の配線層、即ち、中間層を、コンタクト部の側壁部に対して電気的に接続した、所謂、サイドコンタクトの技術を用いた構成を採っている。本開示が適用される有機EL表示装置にあっては、画素構造において、モリブデンMo等の配線材料から成る配線221,231,331等の層が最下層の第1の配線層となる。また、アルミニウムAl等の配線材料から成る配線31,32,332等の層が最上層の第2の配線層となる。そして、中間層である書込みトランジスタ23の半導体層232が、少なくとも1層の配線層となる。中間層としては1層に限られるものではなく、2層以上であっても良い。第1の配線層と第2の配線層とがコンタクト部を介して電気的に接続されているのに対して、少なくとも1層の配線層、即ち、中間層がコンタクト部の側壁部に対して電気的に接続されていることで、次のような作用、効果を得ることができる。すなわち、第1の配線層と第2の配線層と少なくとも1層の配線層との間で電気的な接続を行う、即ち、コンタクトを取るに当たって、コンタクト部は1つで済む。従って、少なくとも1層の配線層と第1の配線層または第2の配線層との間でコンタクト部を介して電気的に接続する構成を採る場合に比べて、一定の大きさの領域内に形成するコンタクト部の数を少なくできる、その結果、当該領域内におけるコンタクト部のレイアウト面積の縮小化を図ることができる。[2-1.実施形態に係る画素のコンタクト部の構造]以下に、例えば有機EL表示装置に適用した場合の、実施形態に係る画素のコンタクト部の構造について具体的に説明する。図13は、実施形態に係る画素のコンタクト部の構造を示す平面図である。また、図14は、図13のE-E′線に沿った矢視断面を示す断面図である。図13及び図14において、図7乃至図9と同等部位には同一符号を付して示している。図13及び図14において、透明絶縁基板、例えば、ガラス基板71の上には、駆動トランジスタ22のゲート電極221、書込みトランジスタ23のゲート電極231、及び、信号線33331~33nの1層目の配線331が形成されている。これらの配線221,231,331は、モリブデンMo等の配線材料から成り、最下層の第1の配線層を構成している。この第1の配線層には、保持容量24の一方の電極241及び補助容量25の一方の電極251もモリブデンMo等の配線材料によって形成されている。特に、保持容量24の一方の電極241は、書込みトランジスタ23の部位まで延在して設けられている。そして、駆動トランジスタ22のゲート電極221、書込みトランジスタ23のゲート電極231、信号線33の1層目の配線331、及び、容量24,25の各一方の電極241,251の上にはゲート絶縁膜72が形成されている。書込みトランジスタ23において、ゲート電極231の上方には、ゲート絶縁膜72を介して例えばポリシリコンからなる半導体層232が形成されている。この半導体層232において、ゲート電極231と対向する部位の領域がチャネル形成領域233となり、当該チャネル形成領域233の両端部側の領域がソース/ドレイン領域234,235となる。半導体層232と同じ配線層には、保持容量24の他方の電極242及び補助容量25の他方の電極252も例えばポリシリコンによって形成されている。特に図13から明らかなように、保持容量24の他方の電極242は、一方の電極241の長さ方向のほぼ全面に亘って当該一方の電極241と対向して設けられている。ここで、一方の電極241が、書込みトランジスタ23の部位まで延在して設けられていることから、保持容量24の容量値を決める両電極の241,242の対向面積が、図7に示す参考例1の場合に比べて大きい。すなわち、保持容量24の容量値を参考例1の場合よりも大きくできる。ゲート絶縁膜72及び半導体層232の上には絶縁膜73が積層されている。そして、絶縁膜73の上には、走査線31311~31m、電源供給線32321~32m、信号線33331~33nの2層目の配線332、及び、他の配線335等が形成されている。これらの配線31,32,332,335は、アルミニウムAl等の配線材料から成り、最上層の第2の配線層を構成している。信号線33の2層目の配線332は、一端がコンタクト部81によって一方の1層目の配線331と電気的に接続され、他端がコンタクト部82によって他方の1層目の配線333と電気的に接続されている。駆動トランジスタ22の一方のソース/ドレイン領域222は、コンタクト部83によって電源供給線32と電気的に接続されている。補助容量25の一方の電極251は、コンタクト部84によって有機EL素子1のカソード電極と電気的に接続されている。保持容量24の一方の電極241は、駆動トランジスタ22のゲート電極221と一体的に形成され、電気的に接続されている。そして、駆動トランジスタ22のゲート電極221と繋がる保持容量24の一方の電極241は、コンタクト部87によって第2の配線層の配線335と電気的に接続されている。ここで、本実施形態では、書込みトランジスタ23の半導体層232をコンタクト部81とコンタクト部87との間に亘って形成し、半導体層232の両端部を両コンタクト部81,87の側壁部に対して電気的に接続する所謂、サイドコンタクト技術を用いる点を特徴としている。より具体的には、半導体層232の一方のソース/ドレイン領域234側の端部をコンタクト部81の側壁部に電気的に接続し、他方のソース/ドレイン領域235側の端部をコンタクト部87の側壁部に電気的に接続している。すなわち、書込みトランジスタ23の半導体層232は、所定距離だけ離れて存在する2つのコンタクト部81,87の各側壁部に対して電気的に接続されている。駆動トランジスタ22のゲート電極221と書込みトランジスタ23の半導体層232とを電気的に接続するに当たり、先述した参考例1の場合は、両者を別の配線層即ち、第2の配線層を介して電気的に接続していたため、2つのコンタクト部87,88を必要としていた。更に、信号線33の1層目の配線331と書込みトランジスタ23の半導体層232とを電気的に接続するに当たっても、2つのコンタクト部81,85を必要としていた。これに対して、本実施形態では、中間層である半導体層232をコンタクト部81,87の側壁部に対して電気的に接続した構成を採ることで、上記の2箇所のコンタクトを取るに当たって、当該2つのコンタクト部81,87で済むことになる。具体的には、半導体層232の一方のソース/ドレイン領域234側の端部がコンタクト部81の側壁部に電気的に接続されることで、書込みトランジスタ23の半導体層232がコンタクト部81を介して信号線33と電気的に接続される。また、他方のソース/ドレイン領域235側の端部がコンタクト部87の側壁部に電気的に接続されることで、書込みトランジスタ23の半導体層232がコンタクト部87及び保持容量24の一方の電極241を介して駆動トランジスタ22のゲート電極221と電気的に接続される。ここで、中間層である半導体層232をコンタクト部81,87の側壁部に対して電気的に接続する具体的な構造について具体例構造例1、構造例2、構造例3を挙げて説明する。ここでは、駆動トランジスタ22のゲート電極221と書込みトランジスタ23の半導体層232とを電気的に接続するコンタクト部87を例に挙げて説明する。構造例1図15は、中間層をコンタクト部の側壁部に対して電気的に接続する構造例1についての説明図であり、Aは平面図、Bは断面図である。尚、図15に示すコンタクト部87については、図14に示すコンタクト部87と若干形状を異にしているが、ポイントとなる部分について違いは無い。後述する構造例2及び構造例3の場合についても同様である。コンタクト部87は、ゲート絶縁膜72及び絶縁膜73に形成されたコンタクトホール91と、当該コンタクトホール91に配線材料を埋め込むことによって形成されたコンタクトプラグ92とから成る。ここで、コンタクトホール91の下端部において、ゲート絶縁膜72の部位の穴サイズは、絶縁膜73の部位の穴サイズの半分程度の大きさとなっている。このようなコンタクトホール91の下端部の穴サイズの大小関係により、特に図15の断面図Bから明らかなように、コンタクトプラグ92の下端部は、半分程度に切り欠かれた状態に形成されている。そして、このコンタクトプラグ92の下端部の切り欠き部分において、書込みトランジスタ23の半導体層232の端部がコンタクト部87の側壁部に対して電気的に接続されている。構造例2図16は、中間層をコンタクト部の側壁部に対して電気的に接続する構造例2についての説明図であり、Aは平面図、Bは断面図である。本構造例2の場合には、コンタクト部87の全周壁、即ち、コンタクトプラグ92の全周壁に対して、書込みトランジスタ23の半導体層232の端部が電気的に接続する構成を採っている。構造例1の場合に比べて、コンタクトホール91の形成が容易である。構造例1の構成を採るか、構造例2の構成を採るかは任意である。但し、電気的な特性を考慮すると、コンタクト部87の側壁部と書込みトランジスタ23の半導体層232との接触面積が大きい方が好ましい。構造例3図17は、中間層をコンタクト部の側壁部に対して電気的に接続する構造例2についての説明図であり、Aは平面図、Bは断面図である。構造例1及び構造例2は、書込みトランジスタ23の半導体層232の端部をコンタクト部87の側壁部に対して電気的に接続するサイドコンタクトの例である。これに対し、構造例3は、サイドコンタクトの概念からは外れるが、コンタクト部の構造の一例として挙げる。本構造例3の場合は、書込みトランジスタ23の半導体層232の端部を、コンタクト部87の底面、即ち、コンタクトプラグ92の底面と保持容量24の一方の電極241の上面との間に挟んだ、所謂、サンドイッチ構造を採っている。構造例1及び構造例2の場合に比べて、書込みトランジスタ23の半導体層232の端部を保持容量24の一方の電極241駆動トランジスタ22のゲート電極221に対して広い接触面積にて直接電気的に接続できる利点がある。[2-2.製造プロセス]次に、実施形態に係る画素のコンタクト部の構造の製造プロセスについて、従来技術に係る画素のコンタクト部の構造の製造プロセスと対比して説明する。先ず、従来技術に係る画素のコンタクト部の構造の製造プロセスについて説明する。ここでは、図7乃至図9に示した参考例1に係る画素のコンタクト部の構造の場合を例に挙げて説明するものとするが、図13及び図14に示した実施形態に係る画素のコンタクト部の構造に対しても、以下に説明する製造プロセスを同様に適用することができる。図18乃至図20は、従来技術に係る画素のコンタクト部の構造の製造プロセスを説明する工程図である。図18乃至図20において、図8と同等部位には同一符号を付して示している。また、図18乃至図20については、図8に対して左右反転させた状態で示している。先ず、図18において、ガラス基板71の上に信号線33の1層目の配線331や書込みトランジスタ23のゲート電極231等を形成するモリブデンMo等の配線材料93を積層する工程1。次いで、配線材料93を露光、エッチングして1層目の配線331や書込みトランジスタ23のゲート電極231等を最下層の第1の配線層としてパターニングする工程2。次いで、ゲート絶縁膜72を形成し、その上に、書込みトランジスタ23の半導体層233を形成するポリシリコン等の半導体材料94を積層する工程3。次いで、半導体材料94をエッチングして書込みトランジスタ23の半導体層233を、後で形成するコンタクト部85の部位とコンタクト部87の部位との間の長さになるように中間層としてパターニングする工程4。次に、図19において、絶縁膜73を形成し工程5、次いで、コンタクト部81,85,87の各コンタクトホール81A,85A,87Aをエッチングする工程6。このとき、コンタクトホール81Aについては、ゲート絶縁膜72を貫通して信号線33の1層目の配線331に達するように形成する。次いで、絶縁膜73上に信号線33の2層目の配線332や他の配線334,335等を形成するアルミニウムAl等の配線材料95を成膜するとともに、コンタクトホール81A,85A,87A内に当該配線材料95を埋め込む工程7。次に、図20において、配線材料95をエッチングして信号線33の2層目の配線332や他の配線334,335等を最上層の第2の配線層として形成する工程8。これにより、信号線33の1層目の配線331と書込みトランジスタ23の半導体層233とが、コンタクト部81,85を通して第2の配線層の配線332,334を介して電気的に接続される。そして、信号線33の2層目の配線332や他の配線334,335等を含む第2の配線層の上に平坦化膜96を成膜して画素全体の平坦化を図る工程9。続いて、実施形態に係る画素のコンタクト部の構造の製造プロセスについて、図21乃至図23を用いて説明する。図21乃至図23は、実施形態に係る画素のコンタクト部の構造の製造プロセスを説明する工程図である。図21乃至図23において、図18乃至図20と同等部位には同一符号を付して示している。また、図21乃至図23についても、図8に対して左右反転させた状態で示している。先ず、図21において、ガラス基板71の上に信号線33の1層目の配線331や書込みトランジスタ23のゲート電極231等を形成するモリブデンMo等の配線材料93を積層する工程1。次いで、配線材料93を露光、エッチングして1層目の配線331や書込みトランジスタ23のゲート電極231等を最下層の第1の配線層としてパターニングする工程2。次いで、ゲート絶縁膜72を形成し、その上に、書込みトランジスタ23の半導体層233を形成するポリシリコン等の半導体材料94を積層する工程3。次いで、半導体材料94をエッチングして書込みトランジスタ23の半導体層233を、後で形成するコンタクト部81の部位とコンタクト部87の部位との間の長さになるように中間層としてパターニングする工程4。このとき、半導体層233のコンタクト部81側の端部については、当該コンタクト部81の中心付近に位置するようにパターニングする。次に、図22において、絶縁膜73を形成し工程5、次いで、コンタクト部81,87の各コンタクトホール81A,87Aをエッチングする工程6。このとき、半導体層233のコンタクト部81側の端部がコンタクトホール87Aの中心付近に位置していることから、当該端部がエッチングストッパーとして作用する。これにより、コンタクトホール87Aとしては、半導体層233の端部が存在しない部位については、ゲート絶縁膜72を貫通して信号線33の1層目の配線331に達する。次いで、絶縁膜73上に信号線33の2層目の配線332や他の配線335等を形成するアルミニウムAl等の配線材料95を成膜するとともに、コンタクトホール81A,87A内に当該配線材料95を埋め込む工程7。これにより、コンタクトホール81A内の配線材料、即ち、コンタクトプラグは、その下端面にて信号線33の1層目の配線331と電気的に接続されるとともに、その側端部にて書込みトランジスタ23の半導体層233の端部と電気的に接続される。次に、図23において、配線材料95をエッチングして信号線33の2層目の配線332や他の配線335等を最上層の第2の配線層として形成する工程8。その結果、信号線33の1層目の配線331と信号線33の2層目の配線332とがコンタクト部81によって電気的に接続される。また、書込みトランジスタ23の半導体層233が、コンタクト部81の側端部に対して電気的に接続される。そして、信号線33の2層目の配線332や他の配線334,335等を含む第2の配線層の上に平坦化膜96を成膜して画素全体の平坦化を図る工程9。以上説明ことから明らかなように、実施形態に係る画素のコンタクト部の構造は、従来技術に係る画素のコンタクト部の構造と同じ工程数上記の例では、平坦化膜96の成膜まで9工程で製造が可能であり、従来技術に比べて工程数が増えることはない。すなわち、書込みトランジスタ23の半導体層233をコンタクト部81の側壁部に対して電気的に接続する構成を採ったとしても、当該コンタクト部81を介して信号線33と電気的に接続するコンタクト部の構造を、従来技術と同じ工程数にて実現できる。ここでは、書込みトランジスタ23の半導体層233を信号線33と電気的に接続するコンタクト部の構造の場合を例に挙げてその製造プロセスについて説明したが、これは一例に過ぎない。すなわち、書込みトランジスタ23の半導体層233を駆動トランジスタ22のゲート電極221と電気的に接続するコンタクト部の構造の場合にも同様のことが言える。[2-3.実施形態の作用、効果]以上説明したように、駆動トランジスタ22及び書込みトランジスタ23の少なくとも2つのトランジスタを含む画素20が2次元配置されて成る有機EL表示装置において、中間層をコンタクト部の側壁部に対して電気的に接続する構成を採ることで、次のような作用、効果を得ることができる。尚、本実施形態にあっては、書込みトランジスタ23の半導体層232等が中間層となっている。有機EL素子1の駆動回路が2個以上のトランジスタを有する画素構成の場合、図7に示すように、8個もの多くのコンタクト部81~88を用いて異なる配線層間で電気的な接続を行うコンタクトを取る必要がある。そして、コンタクト部の数が多くなると、画素20内一定の大きさの領域内におけるコンタクト部のレイアウト面積が大きくならざるを得ない。すると、画素20の微細化、ひいては、表示装置の高精細化の妨げとなる。これに対して、先述したように、中間層である書込みトランジスタ23の半導体層232をコンタクト部81,87の側壁部に対して電気的に接続した構成を採ることで、図7と図13との対比から明らかなように、画素20内に設けるコンタクト部の数を2個削減できる。具体的には、図7におけるコンタクト部85,88を削減できる。これにより、画素20内におけるコンタクト部のレイアウト面積を縮小できるために、画素20の微細化、ひいては、表示装置の高精細化を図ることができる。<3.適用例>上記実施形態では、有機EL素子1の駆動回路が駆動トランジスタ22及び書込みトランジスタ23の2つのトランジスタを有する回路構成の場合を例に挙げて説明したが、画素回路20としてはこの回路構成のものに限られるものではない。トランジスタの数、更には、トランジスタに限らず他の回路構成素子の数が増えれば、それだけ画素20内に設けるコンタクト数が増える。従って、回路構成素子が多い画素に上記実施形態の技術を適用すれば、コンタクト数を削減する上でより大きな作用、効果を得ることができる。また、上記実施形態では、画素20の電気光学素子として、有機EL素子を用いた有機EL表示装置に適用した場合を例に挙げて説明したが、本開示はこの適用例に限られるものではない。具体的には、本開示は、無機EL素子、LED素子、半導体レーザー素子など、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子発光素子を用いた表示装置全般に対して適用可能である。更に、本開示は、表示装置の画素構造への適用に限られるものではなく、光電変換素子を含む画素が行列状に配置されて成る固体撮像装置、更には、複数の配線層を含み、これら複数の配線層間でコンタクトを取る半導体装置全般に対して適用可能である。<4.電子機器>以上説明した本開示に係る表示装置は、電子機器に入力された映像信号、若しくは、電子機器内で生成した映像信号を、画像若しくは映像として表示するあらゆる分野の電子機器の表示部表示装置に適用できる。一例として、図24~図28に示す様々な電子機器、例えば、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置、ビデオカメラなどの表示部に適用することが可能である。このように、あらゆる分野の電子機器の表示部として本開示による表示装置を用いることにより、各種の電子機器の表示品位を高めることができる。すなわち、先述した実施形態の説明から明らかなように、本開示による表示装置は、トランジスタの寄生容量の影響による発光輝度の低下を抑制できるとともに、焼付きの低減を図ることができるため、各種の電子機器において、品位の高い、良好な表示画像をことができる。本開示に係る表示装置は、封止された構成のモジュール形状のものをも含む。一例として、画素アレイ部に透明なガラス等の対向部が貼り付けられて形成された表示モジュールが該当する。尚、表示モジュールには、外部から画素アレイ部への信号等を入出力するための回路部やFPCフレキシブルプリントサーキット等が設けられていてもよい。以下に、本開示が適用される電子機器の具体例について説明する。図24は、本開示が適用されるテレビジョンセットの外観を示す斜視図である。本適用例に係るテレビジョンセットは、フロントパネル102やフィルターガラス103等から構成される映像表示画面部101を含み、その映像表示画面部101として本開示に係る表示装置を用いることにより作製される。図25は、本開示が適用されるデジタルカメラの外観を示す斜視図であり、Aは表側から見た斜視図、Bは裏側から見た斜視図である。本適用例に係るデジタルカメラは、フラッシュ用の発光部111、表示部112、メニュースイッチ113、シャッターボタン114等を含み、その表示部112として本開示に係る表示装置を用いることにより作製される。図26は、本開示が適用されるノート型パーソナルコンピュータの外観を示す斜視図である。本適用例に係るノート型パーソナルコンピュータは、本体121に、文字等を入力するとき操作されるキーボード122、画像を表示する表示部123等を含み、その表示部123として本開示に係る表示装置を用いることにより作製される。図27は、本開示が適用されるビデオカメラの外観を示す斜視図である。本適用例に係るビデオカメラは、本体部131、前方を向いた側面に被写体撮影用のレンズ132、撮影時のスタート/ストップスイッチ133、表示部134等を含み、その表示部134として本開示に係るを用いることにより作製される。図28は、本開示が適用される携帯端末装置、例えば携帯電話機を示す外観図であり、Aは開いた状態での正面図、Bはその側面図、Cは閉じた状態での正面図、Dは左側面図、Eは右側面図、Fは上面図、Gは下面図である。本適用例に係る携帯電話機は、上側筐体141、下側筐体142、連結部ここではヒンジ部143、ディスプレイ144、サブディスプレイ145、ピクチャーライト146、カメラ147等を含んでいる。そして、ディスプレイ144やサブディスプレイ145として本開示に係る表示装置を用いることにより、本適用例に係る携帯電話機が作製される。"