"撮像素子からの画素データを処理する画素データ処理装置であって、撮像素子を構成する複数の画素の各々の画素データを設定順序に従って受け取る画素データ受取部と、撮像素子の複数の画素のうちのいずれの位置の画素が欠陥画素であるかを示す情報である欠陥画素情報を記憶する欠陥画素情報記憶部と、その欠陥画素情報に記憶された欠陥画素情報を参照して、画素データ受取部が受け取った画素データの中から欠陥画素の画素データを特定する欠陥画素データ特定部と、欠陥画素データ特定部によって特定された欠陥画素の画素データを補正する欠陥画素データ補正部とを備え、前記欠陥画素データ特定部が、それぞれが前記設定順序に従って連続する設定数の画素からなる複数の画素群の各々ごとに、順次、欠陥画素の画素データを特定するように構成され、前記欠陥画素情報記憶部が、それぞれが前記設定数の画素についての欠陥画素の情報である複数の画素群単位情報を、欠陥画素情報として記憶する画素データ処理装置。前記欠陥画素情報記憶部に記憶される前記複数の画素群単位情報の各々が、前記複数の画素群のうちの欠陥画素が含まれている画素群である含欠陥画素群を特定するための含欠陥画素群特定情報と、含欠陥画素群を構成する前記設定数の画素における欠陥画素の位置を特定するための欠陥画素群内位置特定情報とを含む請求項1に記載の画素データ処理装置。前記欠陥画素データ特定部が、前記複数の画素群の1つについて、その画素群が含欠陥画素群であるかどうかを、前記複数の画素群単位情報の1つに含まれる前記含欠陥画素群特定情報に基づき判断し、その画素群が含欠陥画素群であると判断した場合に、その画素群単位情報に含まれる前記欠陥画素群内位置特定情報に基づいて、その画素群の欠陥画素の画素データを特定するように構成された請求項2に記載の画素データ処理装置。前記欠陥画素情報記憶部が、含欠陥画素群の数の前記複数の画素群単位情報を、前記設定順序に従って配列して記憶するように構成され、前記欠陥画素データ特定部が、前記複数の画素群の1つについてその画素群が含欠陥画素群であると判断した場合に、前記複数の画素群の次の1つについて、その画素群が含欠陥画素群であるかどうかを、前記複数の画素群単位情報のうちの次に配列されている1つに含まれる前記含欠陥画素群特定情報に基づき判断するように構成された請求項3に記載の画素データ処理装置。当該画素データ処理装置が、前記撮像素子の複数の画素のうちの欠陥画素の各々の位置を示す情報が前記設定順序に従って配列された原始欠陥画素情報を、前記複数の画素群単位情報によって構成される欠陥画素情報に変換する欠陥画素情報変換部をさらに備えた請求項1ないし請求項4のいずれか1つに記載の画素データ処置装置。前記画素データ受取部が、設定された単位受取数の画素についての画素データを、撮像素子から一度に受け取るように構成され、前記欠陥画素データ特定部が、前記単位受取数の整数倍の数の画素からなる画素群を、前記設定数からなる画素群として、その画素群ごとに、欠陥画素の画素データを特定するように構成された請求項1ないし請求項5のいずれか1つに記載の画素データ処理装置。これまでの技術においては、一般に、欠陥画素に関する情報は、単に、欠陥画素の各々の位置が設定順序に従って配列された情報であり、その情報に基づいて欠陥画素の画素データを補正する場合、欠陥画素の画素データの特定のための処理に、比較的規模の大きな回路を用い、かつ、比較的長い時間を費やしていた本明細書末尾の比較例を参照。本発明はそのような実情に鑑みてさされたものであり、迅速に欠陥画素の画素データを補正することのできる画素データ処理装置を提供することを課題とする。上記課題を解決するために、本発明の画素データ処理装置は、撮像素子からの画素データを処理する画素データ処理装置であって、撮像素子を構成する複数の画素の各々の画素データを設定順序に従って受け取る画素データ受取部と、撮像素子の複数の画素のうちのいずれの位置の画素が欠陥画素であるかを示す情報である欠陥画素情報を記憶する欠陥画素情報記憶部と、その欠陥画素情報に記憶された欠陥画素情報を参照して、画素データ受取部が受け取った画素データの中から欠陥画素の画素データを特定する欠陥画素データ特定部と、欠陥画素データ特定部によって特定された欠陥画素の画素データを補正する欠陥画素データ補正部とを備え、欠陥画素データ特定部が、それぞれが上記設定順序に従って連続する設定数の画素からなる複数の画素群の各々ごとに、順次、欠陥画素の画素データを特定するように構成され、欠陥画素情報記憶部が、それぞれが上記設定数の画素についての欠陥画素の情報である複数の画素群単位情報を、欠陥画素情報として記憶するように構成される。上記本発明の画素データ処理装置では、画素群単単位情報、つまり、欠陥画素の画素データの特定処理を行う単位である画素群に応じて単位化された欠陥画素情報を用いて、欠陥画素の画素データが特定されるため、比較的規模の小さい回路で、迅速に、欠陥画素の画素データを補正するすることが可能となる。以下、請求可能発明を実施するための形態として、請求可能発明の一実施例である画素データ処理装置を、図を参照しつつ詳しく説明する。なお、請求可能発明は、下記実施例の他、前記発明の態様の項に記載された形態を始めとして、当業者の知識に基づいて種々の変更、改良を施した種々の形態で実施することができる。図1に示すように、実施例の画素データ処理装置10は、CCDカメラ12からの画素データ、詳しくは、CCDカメラが12有する撮像素子であるCCD素子14の各画素の画素データを処理する装置であり、各種機能部として、画素データを受け取る画素データ受取部16と、CCD素子14の複数の画素のうちのいずれの位置の画素が欠陥画素であるかを示す情報である欠陥画素情報を記憶する欠陥画素情報記憶部18と、その欠陥画素情報を参照して画素データ受取部16が受け取った画素データの中から欠陥画素の画素データを特定する欠陥画素データ特定部20と、特定された欠陥画素の画素データを補正する欠陥画素データ補正部22と、補正された欠陥画素の画素データを含む各画素の画素データを当該画素データ処理装置10の外部に出力する画素データ出力部24と、当該画素データ処理装置10に入力された欠陥画素についての情報以下、原始欠陥画素情報と言う場合があるを上記欠陥画素情報に変換する欠陥画素情報変換部26とを含んで構成されている。ちなみに、当該画素データ処理装置10は、ゲートアレイ等を含む電子回路によって構成されている。CCD素子14は、モノクロ画像を取得するための素子であり、図2に示すように、X行,Y列のマトリクス状に配置された複数の画素を有している。ちなみに、Xは16の倍数であり、図2に、黒い四角で示した画素が、欠陥画素である。CCDカメラ12から送られてくる画素データは、各画素が受光した光の強度を示す画素値、言い換えれば、各画素の輝度データであり、設定順序に従って、8画素単位で送られてくる。つまり、設定された単位受取数の画素として、8画素の画素の画素データを受け取るように構成されている図2参照。より詳しく言えば、1つの行yにおいて、列の先頭のにある画素から順に8画素分の画素データを受け取り、その行yの画素の画素データをすべて受け取った後に、次の行y1の画素の画素データを、列の先頭の画素から順に8画素分受取り、順次、行yをカウントアップするように構成されているのである。具体的に言えば、画素位置をx,y、その画素位置の画素の画素データを画素値Px,yと表わせば、画素データは、P0,0~P7,0,P8,0~P15,0,,P0,1~P7,1,P8,1~P15,1,という具合に、順次、送られてくる。画素データ受取部16は、図3に示すような画素値格納バッファ28を有している。画素値格納バッファ28は、buffer1,buffer2,buffer3の3つのバッファから構成され、それらは、それぞれ、16画素分の画素値Pを格納するために、16の格納セルを有している。図を参照しつつ説明すれば、画素データ受取部16が、1回に受け取った画素値Pは、buffer1のアドレス0~7のセル,アドレス8~15のセルに交互に格納され、buffer1のアドレス8~15のセルに格納された後には、次のアドレス0~7のセルへの格納に先立って、buffer2に格納されていた16画素分の画素値Pは、buffer3の同じアドレスのセルに、buffer1の各セルに格納されていた16画素分の画素値Pは、buffer2の同じアドレスのセルに、移動させられる。ちなみに、後述する欠陥画素データ特定処理は、この16画素を1単位として、つまり、設定数の画素である16画素の画素群Gごとに行われる図2参照。今回行われる欠陥画素データ特定処理において対象となる画素群Gを今回対象画素群G0と、その群G0の先頭画素の画素位置をx0,y0と、定義すれば、本画素データ処理装置10では、buffer2に格納された画素値Px0,y0~画素値Px015,y0が、今回対象画素群G0の画素値Pとして扱われ、前回対象となった画素群Gである前回対象画素群G1の画素値Px0-16,y0~画素値Px0-1,y0が、buffer3に、次回対象となる画素群Gである次回対象画素群G1の画素値Px016,y0~画素値Px031,y0は、buffer1に、それぞれ格納されていることになる。ちなみに、今回対象画素群G0が、行y0の先頭の画素群Gである場合には、buffer3には、画素値PX-15,y0-1~画素値PX,y0-1が格納され、今回対象画素群G0が、行y0の末尾の画素群Gである場合には、buffer1には、画素値P0,y01~画素値P15,y01が格納されることになる。欠陥画素情報記憶部18に記憶されている欠陥画素情報は、図4に示すように、それぞれが、1つの画素群Gに対応する情報であって、上記設定数の画素である16画素についての情報、つまり、画素群単位情報から構成されている。図4の各行のデータが、画素群単位情報である。図4に示す欠陥画素情報は、図2に示すCCD素子14に関しての情報であり、画素データ受取部16が受け取る順序に従って配列されている。画素群単位情報は、欠陥画素を含む画素群含欠陥画素群についてのみ存在しており、欠陥画素を含まない画素群Gについては存在していない。なお、欠陥画素情報は、配列された複数の画素群単位情報のうち、欠陥画素データ特定処理において参照されるべき1つの画素群単位情報参照用画素群単位情報を示すためのポインタとなるポインタ情報図における印をも含んでいる。ちなみに、ポインタは、欠陥画素データ特定処理が開始される時点では、一番先頭に配列された画素群単位情報を示すようにセットされている。各画素群単位情報は、画素群Gの先頭に位置する画素位置x’,y’を示すデータ含欠陥画素群先頭画素位置データを、含欠陥画素群を特定するための含欠陥画素群特定情報として有している図4における一番左の列のデータ。また、各画素群単位情報は、画素群G内における欠陥画素の画素位置を特定するための欠陥画素群内位置特定情報を有している図4における左から2番目以降のデータ。この欠陥画素群内位置特定情報は、16ビットのデータであり、左のビットから順に、画素群G内における先頭位置から末尾位置にかけての画素が欠陥画素であるか否かを示している。ちなみに、ビット値が1である場合にはそのビットに対応する画素が欠陥画素であることを示し、0の場合にはそのビットに対応する画素が欠陥画素ではないことを示している。具体的には、図2に示すように、画素位置0,0の画素を先頭画素とする画素群Gでは、6,0の画素が、画素位置16,0の画素を先頭画素とする画素群Gでは、27,0の画素が、画素位置0,1の画素を先頭画素とする画素群Gでは、8,1の画素が、それぞれ欠陥画素となっており、それらの画素群に対応する画素群単位情報の欠陥画素群内位置特定情報では、欠陥画素の群内の位置に対応して、先頭から7番目のビット,12番目のビット,9番目のビットのビット値が、それぞれ、1とされている。欠陥画素データ特定部20は、上記画素群Gごとに、欠陥画素の画素データを特定するための処理欠陥画素データ特定処理を行う。欠陥画素データ特定部20は、図5に示すように、カウンタ30を有している。このカウンタ30は、今回対象画素群G0の先頭画素の画素位置x0,y0が格納され、欠陥画素データ特定処理の進行に伴って、1つの画素群Gについての欠陥画素データ特定処理が終了するたびに、その格納されている画素位置x0,y0が16画素ずつカウントアップされる。ちなみに、今回対象画素群G0が、行y0の末尾の画素群Gである場合、つまり、x0=X-15である場合には、x0=0,y0=y01となるようにカウントアップされる。また、欠陥画素データ特定部20は、図5に示すように、欠陥画素データ特定用バッファ32を有している。この欠陥画素データ特定用バッファ32は、18セルのバッファであり、中央の連続した16のセルには、今回対象画素群G0の画素の各画素値P、つまり、画素値値格納バッファ28のbuffer2に格納されている各画素の画素値Pが格納される。先頭の1つのセルには、前回対象画素群G1の末尾の画素の画素値P、つまり、画素値値格納バッファ28のbuffer3の末尾のセルに格納されている各画素の画素値Pが、末尾の1つのセルには、次回対象画素群G1の先頭の画素の画素値P、つまり、画素値格納バッファ28のbuffer1の先頭のセルに格納されている各画素の画素値Pが、それぞれ格納される。さらに、欠陥画素データ特定部20は、含欠陥画素群バッファ34を有しており、この含欠陥画素群バッファ34には、欠陥画素情報記憶部18に記憶されている欠陥画素情報において上述のポインタの示す1つの画素群単位情報に含まれる含欠陥画素群特定情報、つまり、1つの欠陥画素群の先頭画素位置x’,y’が格納される。さらにまた、欠陥画素データ特定部20は、1つの画素群Gにおける欠陥画素の画素位置に関する情報を格納する欠陥画素群内位置バッファ36を有しており、このバッファ36には、16ビットのデータが格納されるようになっている。欠陥画素データ特定処理では、カウンタ30の値つまり、今回対象画素群G0の先頭画素の画素位置x0,y0と、含欠陥画素群バッファ34に格納されている欠陥画素群の先頭画素位置x’,y’とが比較される。比較の結果それらの値が一致していない場合には、今回対象画素群G0は、含欠陥画素群ではないと認定され、欠陥画素群内位置バッファ36の16ビットのすべてにビット値0が格納される。一方、今回対象画素群G0の先頭画素の画素位置x0,y0と、含欠陥画素群バッファ34に格納されている欠陥画素群の先頭画素位置x’,y’とが一致した場合には、今回対象画素群G0が含欠陥画素群であると認定され、欠陥画素群内位置バッファ36に、欠陥画素情報記憶部18に記憶されている欠陥画素情報において上述のポインタの示す画素群単位情報に含まれる欠陥画素群内位置特定情報、つまり、画素群Gのどの位置の画素が欠陥画素であるかを示す16ビット情報が格納される。そして、欠陥画素データ特定用バッファ32の中央の16セルに格納されている画素値Px0,y0~画素値Px015,y0のうち、欠陥画素群内位置バッファ36の16ビットのうちのビット値が1となっているビットに対応する画素値Pが、欠陥画素の画素値Pであると特定される。なお、今回対象画素群G0が含欠陥画素群であると認定された場合には、欠陥画素情報記憶部18に記憶されている欠陥画素情報における上記ポインタが、次の画素群単位情報を示すようにシフトさせられる図4参照。欠陥画素データ補正部32では、欠陥画素の画素データ、つまり、欠陥画素の画素値Pが、自身を挟むようにして自身に近接する2つの画素の画素値Pを補間するようにして、補正される。詳しく説明すれば、欠陥画素データ補正部32は、補正後画素値格納バッファ38を有している。このバッファ38は、欠陥画素データ特定用バッファ32の中央の16セルに対応した16セルのバッファであり、各セルに補正後の画素値Pが格納されることによって、補正処理が行われる。具体的には、欠陥画素データ特定用バッファ32の中央の16セルに格納されている画素値Px0,y0~画素値Px015,y0のうち、欠陥画素群内位置バッファ36の16ビットのうちのビット値が0となっているビットに対応する画素値Pは、そのまま、補正後画素値バッファ38の対応するセルに格納される。その一方で、欠陥画素群内位置バッファ36の16ビットのうちのビット値が1となっているビットに対応する画素値Pは、前後のセルの画素値Pの平均の画素値Pが、当該画素値Pの補正後の画素値P’として格納される。つまり、画素値P’x,y={Px-1,yPx1,y}/2が、画素位置x,yの画素の画素値Pとされるのである。なお、詳しい説明は省略するが、補正の対象となる画素が行の先頭若しくは末尾の画素である場合、つまり、画素位置0,y若しくは画素位置X,yである場合には、前後の画素の画素値Pの平均ではなく、P1,y若しくはPX-1,yの画素の画素値Pが、画素位置0,y若しくは画素位置X,yの画素の補正後の画素値P’とされる。本画素データ処理装置10では、欠陥画素情報記憶部18に記憶されている上述の欠陥画素情報図4参照は、欠陥画素情報変換部26において、図6に示す原始欠陥画素情報に基づいて作成される。原始欠陥画素情報は、図6に示すように、欠陥画素の画素位置x’,y’が、画素データ受取部16が受け取る順番、つまり、設定順序に従って配列されただけのデータである。欠陥画素情報変換部26は、この原始欠陥画素情報を、上記画素群単位情報によって構成された上述の欠陥画素情報に変換する。ここで、上記原始欠陥画素情報を直接参照して欠陥画素データ特定処理を行う処理を、比較例として紹介する。その処理では、例えば、1つの画素群Gを対象として欠陥画素データ特定処理を行う際、その画素群Gに含まれるであろう欠陥画素の最大数と同じ数の欠陥画素の画素位置x’,y’のデータが読み取られ、それらとその画素群Gの各画素の画素位置x,yとが比較されることによって、欠陥画素の画素データが特定されることとなる。この処理の場合、欠陥画素の画素位置x’,y’毎に、その画素位置x’,y’と画素群Gの各画素の画素位置x,yとを比較しなければならず、また、その画素群Gの欠陥画素データ特定処理において参照すべき欠陥画素の画素位置x’,y’のデータを、原始欠陥画素情報の中から特定しなけれならない。この特定にあたっては、前回の欠陥画素データ特定処理の対象となった画素群G-1の中に、欠陥画素が実際にいくつ含まれていたかを把握することが必要となる。つまり、今回の欠陥画素データ特定処理においていくつの画素位置x’,y’のデータが欠陥画素の画素データの特定に寄与したかを把握する必要があり、その寄与した欠陥画素の数を、シフト数として、その数に応じた原始欠陥画素情報のシフト処理を行って、次回の画素群G1の処理において用いる欠陥画素の画素位置x’,y’のデータを特定させなければならないのである。上記処理を行うための回路は、図7に示すような回路となる。ちなみに、この回路は、画素位置x0,y0~x7,y0の8つの画素から構成される画素群Gに対する処理を行う回路であり、その画素群Gに含まれるであろう欠陥画素の最大数が4つであるとして、原始欠陥画素情報において連続する4つの欠陥画素の画素位置x1’,y1’~x4’,y4’とを比較するための回路である。この図からわかるように、当該回路では、欠陥画素の画素位置x’,y’毎に、その画素位置x’,y’と画素群Gの各画素の画素位置x,yとを比較するために、4つの対欠陥画素特定処理部対第1欠陥画素特定処理部41~対第4欠陥画素特定処理部44が設けられ、また、上記シフト数を算出するために、5段にも及ぶ加算器45の群が設けられている。そのような構成の回路である故、当該回路の規模ロジック規模は比較的大きく、例えばロジック数の大きなFPGAゲートアレイを採用しなければならなず、コストアップ,発熱量の増加,回路パッケージの大型化等の問題を抱えることになる。また、数多い段数の加算処理を行ってシフト数46を算出した後に原始欠陥画素情報のシフト処理47を行わなければならないことから、回路遅延が生じ高速なクロックでの処理が困難、つまり、迅速な処理が困難となる。このことは、、撮像素子からの画像データの受取に対してタイミングが合わず、上記補正処理を適切に行い得ない事態に繋がり、その事態を避けるためには、撮像素子からの画像データの出力についてのクロック数を落とす必要に迫られることになるのである。それに対し、本実施例の画素データ処理装置10では、上記原始欠陥画素情報ではなく、上記画素群単位情報によって構成された欠陥画素情報を参照して、欠陥画素データ特定処理が行われるため、欠陥画素データ特定部20に上記比較例に関して説明した上記構成を回路を採用する必要がなく、比較的規模の小さい回路で、迅速な画素データの処理が可能となっている。"