"少なくとも2つのクロック発生回路の設定を行うクロック設定回路において、所定の第1の数の入力端子に対する設定入力値を第1のタイミングおよび第2のタイミングで読み取り、前記第1のタイミングで読み取った前記第1の数の設定入力値を第1のクロック発生回路に供給し、前記第2のタイミングで読み取った前記第1の数の設定入力値を第2のクロック発生回路に供給するキャプチャー回路と、前記第1のタイミングと前記第2のタイミングとの間において前記設定入力値の取り得る値から前記設定入力値の取り得る別の値へ値が変化する1または複数の設定信号を生成し1または複数の出力端子にそれぞれ出力する設定信号生成回路と、を備えることを特徴とするクロック設定回路。前記複数の設定信号は、値を反転させる同一になる2つの前記設定信号の両方を含むことを特徴とする請求項1記載のクロック設定回路。前記1または複数の設定信号は、値を反転させる同一になる2つの前記設定信号のうちの一方を含み、他方を含まないことを特徴とする請求項1記載のクロック設定回路。前記入力端子の数および前記出力端子の数の和は、前記クロック発生回路の数と前記入力端子の数との積より少ないことを特徴とする請求項1から請求項3のうちのいずれか1項記載のクロック設定回路。前記第1のタイミングおよび前記第2のタイミングを指定するトリガー信号を生成するトリガー回路をさらに備え、前記設定信号生成回路は、前記トリガー信号に基づいて前記設定信号の値を変化させること、を特徴とする請求項1から請求項4のうちのいずれか1項記載のクロック設定回路。前記クロック設定回路は、スペクトラム拡散クロックジェネレーターであり、前記設定入力値は、スペクトラム拡散パラメーターの値であること、を特徴とする請求項1から請求項5のうちのいずれか1項記載のクロック設定回路。請求項1から請求項6のうちのいずれか1項記載のクロック設定回路、および前記クロック発生回路を内蔵し、前記入力端子および前記出力端子を備えることを特徴とする集積回路。複数のSSCGを内蔵する集積回路では、各SSCGの動作モード拡散方向、変調周波数などを異ならせることで、EMIを低減させている。SSCGはEMI低減に大きな効果があるため、設計上、EMIを規制する規格VCCI、FCC、EN55022などによる上限値以下となっていても、動作モードを誤って設定してしまうと、上限値を超えてしまう可能性がある。動作モードの設定をASICなどの内部で実行されるプログラム上で行うと誤った設定値が与えられる可能性があり、また誤った設定値が与えられているか否かを集積回路の外部から発見しにくいため、集積回路の端子を介して外部から集積回路へ設定値を入力することが好ましい。しかしながら、集積回路内の複数のSSCGのそれぞれに対して所定数の設定値を入力する場合、SSCGの数と設定値の数との積と同数の端子を動作モードの設定のために集積回路に設ける必要があり、集積回路のコストが高くなってしまう。本発明は、上記の問題に鑑みてなされたもので、端子数を低減して集積回路のコストを低減可能とするクロック設定回路、およびそのクロック設定回路を内蔵する集積回路を得ることを目的とする。上記の課題を解決するために、本発明では以下のようにした。本発明に係るクロック設定回路は、所定の第1の数の入力端子に対する設定入力値を第1のタイミングおよび第2のタイミングで読み取り、第1のタイミングで読み取った第1の数の設定入力値を第1のクロック発生回路に供給し、第2のタイミングで読み取った第1の数の設定入力値を第2のクロック発生回路に供給するキャプチャー回路と、第1のタイミングと第2のタイミングとの間において設定入力値の取り得る値から設定入力値の取り得る別の値へ値が変化する1または複数の設定信号を生成し1または複数の出力端子にそれぞれ出力する設定信号生成回路とを備える。これにより、外部の配線などで出力端子を入力端子に接続することで複数のクロック発生回路の設定が行える。同一の入力端子から異なるタイミングで複数のクロック発生回路の設定入力値が得られるため、端子数が少なくなり、集積回路のコストが低減可能となる。また、本発明に係るクロック設定回路は、上記のクロック設定回路に加え、次のようにしてもよい。この場合、上述の複数の設定信号は、値を反転させる同一になる2つの設定信号の両方を含む。また、本発明に係るクロック設定回路は、上記のクロック設定回路のいずれかに加え、次のようにしてもよい。この場合、上述の1または複数の設定信号は、値を反転させる同一になる2つの設定信号のうちの一方を含み、他方を含まない。これにより、端子数をより少なくすることができる。なお、反転回路を外部で接続することで上述の他方の設定信号を生成できる。また、本発明に係るクロック設定回路は、上記のクロック設定回路のいずれかに加え、次のようにしてもよい。この場合、上述の入力端子の数および上述の出力端子の数の和は、クロック発生回路の数と入力端子の数との積より少ない。また、本発明に係るクロック設定回路は、上記のクロック設定回路のいずれかに加え、次のようにしてもよい。この場合、クロック設定回路は、第1のタイミングおよび第2のタイミングを指定するトリガー信号を生成するトリガー回路をさらに備える。そして、設定信号生成回路は、トリガー信号に基づいて設定信号の値を変化させる。また、本発明に係るクロック設定回路は、上記のクロック設定回路のいずれかに加え、次のようにしてもよい。この場合、クロック設定回路は、スペクトラム拡散クロックジェネレーターであり、上述の設定入力値は、スペクトラム拡散パラメーターの値である。これにより、複数のSSCGの設定に使用する端子数を少なくすることができる。本発明に係る集積回路は、上述のクロック設定回路のいずれか、および上述のクロック発生回路を内蔵し、上述の入力端子および上述の出力端子を備える。これにより、外部の配線などで出力端子を入力端子に接続することで複数のクロック発生回路の設定ができる。同一の入力端子から異なるタイミングで複数のクロック発生回路の設定入力値が得られるため、端子数が少なくなり、集積回路のコストが低減される。本発明によれば、端子数を低減して集積回路のコストを低減可能とする。以下、図に基づいて本発明の実施の形態を説明する。実施の形態1.図1は、本発明の実施の形態1に係る集積回路の構成を示すブロック図である。図1に示す集積回路IC1は、2つのクロック発生回路11,12、クロック設定回路13、入力端子14-1~14-4、および出力端子15-1,15-2を有する。クロック発生回路11,12は、それぞれ、SSCGであって、PLLPhaseLockedLoopでクロック信号を生成して出力する。クロック発生回路11,12は、クロック設定回路13から供給されるスペクトラム拡散パラメーターの値により指定される動作モードで動作する。このスペクトラム拡散パラメーターおよびその取り得る値1または0の意味は、例えば、スペクトル拡散機能オン=1、オフ=0、拡散方向センタースプレッド=1、ダウンスプレッド=0、拡散幅±0.5=1、±1.0=0、変調周波数30kHz=1、50kHz=0である。クロック設定回路13は、クロック発生回路11,12にスペクトラム拡散パラメーターの値を供給し動作モードを指定する。クロック設定回路13は、トリガー回路21、設定信号生成回路22、およびキャプチャー回路23を有する。トリガー回路21は、第1のタイミングT1および第2のタイミングT2を指定するトリガー信号を生成する。設定信号生成回路22は、2つの設定信号を生成し2つの設定信号を出力端子15-1,15-2にそれぞれ出力する。各設定信号は、第1のタイミングT1と第2のタイミングT2との間において設定入力値の取り得る値から設定入力値の取り得る別の値へ値が変化する信号である。実施の形態1では、これらの2つの設定信号は、一方の値を反転させると他方と同一になる。また、実施の形態1では、設定信号生成回路22は、トリガー信号に基づいて設定信号の値を変化させる。キャプチャー回路23は、入力端子14-1~14-4に対する設定入力値を第1のタイミングT1および第2のタイミングT2で読み取り、第1のタイミングT1で読み取った設定入力値をクロック発生回路11に供給し、第2のタイミングT2で読み取った設定入力値をクロック発生回路12に供給する。なお、トリガー回路21は、クロック設定回路13の外部にあってもよい。入力端子14-1~14-4は、スペクトラム拡散パラメーターと同数つまり設定入力値と同数の端子である。出力端子15-1,15-2は、設定信号の数と同数の端子である。入力端子14-1~14-4の数=4および出力端子15-1,15-2の数=2の和=6は、クロック発生回路11,12の数=2と入力端子14-1~14-4の数=4との積=8より少ない。次に、実施の形態1に係る集積回路1におけるクロック設定回路13の動作について説明する。図1に示す集積回路1の入力端子14-1~14-4には、それぞれ、設定入力値として1が固定的に入力されるか、設定入力値として0が固定的に入力されるか、出力端子15-1の設定信号SET0to1または出力端子15-2の設定信号SET1to0が入力される。例えば、入力端子14-iへの設定入力値を1に固定する場合、入力端子14-iを電源に接続し、入力端子14-iへの設定入力値を0に固定する場合、入力端子14-iをグランドに接続する。入力端子14-iへ設定信号SET0to1を入力する場合には、出力端子15-1が入力端子14-iに接続され、入力端子14-iへ設定信号SET1to0を入力する場合には、出力端子15-2が入力端子14-iに接続される。入力端子14-1~14-4に対する配線が完了された状態で、クロック設定回路13は、次のように動作する。図2は、図1における設定入力値SEL1~SEL4および設定信号SET0to1,SET1to0の一例を示すタイミングチャートである。まず、トリガー回路21が、タイミングT1,T2でトリガーパルスを生成し、設定信号回路22およびキャプチャー回路23に供給する。キャプチャー回路23は、最初のトリガーパルスを検出すると、そのときの入力端子14-1~14-4の設定入力値SEL1~SEL4を読み取り、クロック発生回路11に供給する。各設定入力値SELii=1,,4は、1ビットの論理値実際には論理値0,1に対応する電圧を有し、4つの設定入力値SEL1~SEL4は、4つのスペクトル拡散パラメーターに対応する。一方、設定信号生成回路22は、初期値として、出力端子15-1への設定信号SET0to1の値を0にしており、出力端子15-2への設定信号SET1to0の値を1にしている。そして、設定信号生成回路22は、最初のトリガーパルスを検出すると、所定の時間タイミングT2とタイミングT1との差より短い時間経過後にタイミングT3で、出力端子15-1への設定信号SET0to1の値を0から1へ変化させ、出力端子15-2への設定信号SET1to0の値を1から0へ変化させる。そして、キャプチャー回路23は、2番目のトリガーパルスを検出すると、そのときの入力端子14-1~14-4の設定入力値SEL1~SEL4を読み取り、クロック発生回路12に供給する。このようにして、異なるタイミングで入力端子14-1~14-4から読み取られた2組の設定入力値SEL1~SEL4が、クロック発生回路11,12にそれぞれ供給される。ここで、出力端子15-1,15-2と入力端子14-1~14-4の接続例を示す。図3は、図1に示す集積回路1における出力端子15-1,15-2と入力端子14-1~14-4との接続例を示すブロック図である。図4は、図3に示す接続状態での、設定入力値SEL1~SEL4および設定信号SET0to1,SET1to0の一例を示すタイミングチャートである。図3に示すように接続を行った場合、図4に示すように、クロック発生回路11には、設定入力値SEL1~SEL4として1,0,1,0が供給され、クロック発生回路12には、設定入力値SEL1~SEL4として1,0,0,1が供給される。例えば、設定入力値SEL1がスペクトル拡散機能オン=1、オフ=0に対応し、設定入力値SEL2が拡散方向センタースプレッド=1、ダウンスプレッド=0に対応し、設定入力値SEL3が拡散幅±0.5=1、±1.0=0に対応し、設定入力値SEL4が変調周波数30kHz=1、50kHz=0に対応する場合、クロック発生回路11とクロック発生回路12は、互いに異なる動作モードでクロック信号を生成する。以上のように、上記実施の形態1によれば、キャプチャー回路23は、入力端子14-1~14-4に対する設定入力値SEL1~SEL4をタイミングT1およびタイミングT2で読み取り、タイミングT1で読み取った設定入力値SEL1~SEL4をクロック発生回路11に供給し、タイミングT2で読み取った設定入力値SEL1~SEL4をクロック発生回路12に供給する。また、設定信号生成回路22は、タイミングT1とタイミングT2との間において設定入力値の取り得る値から設定入力値の取り得る別の値へ値が変化する設定信号SET0to1,SET1to0を生成し出力端子15-1,15-2にそれぞれ出力する。これにより、出力端子15-jj=1,2を入力端子14-kk=1,,4に接続することで複数のクロック発生回路11,12の設定が行える。同一の入力端子から異なるタイミングで複数のクロック発生回路11,12の設定入力値が得られるため、端子数が少なくなり、集積回路1のコストが低減可能となる。実施の形態2.図5は、本発明の実施の形態2に係る集積回路の構成を示すブロック図である。図5に示す集積回路31は、3つのクロック発生回路41,42,43、クロック設定回路44、入力端子45-1~45-4、および出力端子46-1~46-6を有する。クロック発生回路41,42,43は、クロック発生回路11,12と同様の回路である。クロック設定回路44は、クロック発生回路41,42,43にスペクトラム拡散パラメーターの値を供給し動作モードを指定する。クロック設定回路44は、トリガー回路51、設定信号生成回路52、およびキャプチャー回路53を有する。トリガー回路51は、第1のタイミングT11、第2のタイミングT12、および第3のタイミングT13を指定するトリガー信号を生成する。設定信号生成回路52は、6つの設定信号を生成し6つの設定信号を出力端子46-1~46-6にそれぞれ出力する。各設定信号は、タイミングT11とタイミングT12との間、および/またはタイミングT12とタイミングT13との間において、設定入力値の取り得る値から設定入力値の取り得る別の値へ値が変化する信号である。実施の形態2では、これらの6つの設定信号は、それぞれ、値を反転させると別の設定信号と同一になる。また、実施の形態2では、設定信号生成回路52は、トリガー信号に基づいて設定信号の値を変化させる。キャプチャー回路53は、入力端子45-1~45-4に対する設定入力値をタイミングT11,T12,T13で読み取り、タイミングT11で読み取った設定入力値をクロック発生回路41に供給し、タイミングT12で読み取った設定入力値をクロック発生回路42に供給し、タイミングT13で読み取った設定入力値をクロック発生回路43に供給する。なお、トリガー回路51は、クロック設定回路44の外部にあってもよい。入力端子45-1~45-4は、スペクトラム拡散パラメーターと同数つまり設定入力値と同数の端子である。出力端子46-1~46-6は、設定信号の数と同数の端子である。入力端子45-1~45-4の数=4および出力端子46-1~46-6の数=6の和=10は、クロック発生回路41,42,43の数=3と入力端子45-1~45-4の数=4との積=12より少ない。次に、実施の形態2に係る集積回路31におけるクロック設定回路44の動作について説明する。図5に示す集積回路31の入力端子45-1~45-4には、それぞれ、設定入力値として1が固定的に入力されるか、設定入力値として0が固定的に入力されるか、出力端子46-1~46-6の設定信号SET0-0-1~SET1-1-0のいずれかが入力される。実施の形態1と同様にして入力端子45-1~45-4に対する配線が完了された状態で、クロック設定回路44は、次のように動作する。図6は、図5における設定入力値SEL1~SEL4および設定信号の一例を示すタイミングチャートである。まず、トリガー回路51が、タイミングT11,T12,T13でトリガーパルスを生成し、設定信号回路22およびキャプチャー回路23に供給する。キャプチャー回路53は、最初のトリガーパルスを検出すると、そのときの入力端子45-1~45-4の設定入力値SEL1~SEL4を読み取り、クロック発生回路41に供給する。なお、各設定入力値SELiは、実施の形態1と同様である。一方、設定信号生成回路52は、初期値として、出力端子46-1,46-2,46-3への設定信号SET0-0-1,SET0-1-0,SET0-1-1の値を0にしており、出力端子46-4,46-5,46-6への設定信号SET1-0-0,SET1-0-1,SET1-1-0の値を1にしている。設定信号生成回路52は、最初のトリガーパルスを検出すると、所定の時間タイミングT12とタイミングT11との差より短い時間経過後にタイミングT14で、出力端子46-2,46-3への設定信号SET0-1-0,SET0-1-1の値を0から1へ変化させ、出力端子46-4,46-5への設定信号SET1-0-0,SET1-0-1の値を1から0へ変化させる。次に、キャプチャー回路53は、2番目のトリガーパルスを検出すると、そのときの入力端子45-1~45-4の設定入力値SEL1~SEL4を読み取り、クロック発生回路42に供給する。設定信号生成回路52は、2番目のトリガーパルスを検出すると、所定の時間タイミングT13とタイミングT12との差より短い時間経過後にタイミングT15で、出力端子46-1,46-5への設定信号SET0-0-1,SET1-0-1の値を0から1へ変化させ、出力端子46-2,46-6への設定信号SET0-1-0,SET1-1-0の値を1から0へ変化させる。次に、キャプチャー回路53は、3番目のトリガーパルスを検出すると、そのときの入力端子45-1~45-4の設定入力値SEL1~SEL4を読み取り、クロック発生回路43に供給する。このようにして、異なるタイミングで入力端子45-1~45-4から読み取られた3組の設定入力値SEL1~SEL4が、クロック発生回路41,42,43にそれぞれ供給される。実施の形態3.本発明の実施の形態3に係る集積回路は、実施の形態1の集積回路1から、出力端子15-1,15-2の一方の出力端子15-jを省略し、設定信号生成回路22は、設定信号SET0to1,SET1to0の一方のみを生成し、出力端子15-kk≠jに出力する。なお、実施の形態3に係る集積回路のその他の構成および動作は、実施の形態1の集積回路1と同様であるので、その説明を省略する。実施の形態3に係る集積回路に対して、設定信号SET0to1,SET1to0のうち、出力端子15-kから得られない設定信号を入力する場合には、設定信号SET0to1,SET1to0のうち、出力端子15-kから得られる設定信号の値を、集積回路の外部の反転回路で反転させて、入力端子14-ii=1,,4に入力すればよい。これにより、集積回路の端子数をより少なくすることができる。実施の形態4.本発明の実施の形態4に係る集積回路は、実施の形態2の集積回路31から、出力端子46-1,46-6の一方、出力端子46-2,46-5の一方、および出力端子46-3,46-4の一方を省略し、設定信号生成回路52は、設定信号SET0-0-1,SETSET1-1-0の一方のみ、設定信号SET0-1-0,SETSET1-0-1の一方のみ、および設定信号SET0-1-1,SETSET1-0-0の一方のみを生成し、3つの出力端子に出力する。なお、実施の形態4に係る集積回路のその他の構成および動作は、実施の形態2の集積回路1と同様であるので、その説明を省略する。実施の形態4に係る集積回路に対して、実施の形態2における6つの設定信号のうち、3つの出力端子から得られない設定信号を入力する場合には、3つの出力端子のいずれかから得られる設定信号の値を、集積回路の外部の反転回路で反転させて、入力端子45-iに入力すればよい。これにより、集積回路の端子数をより少なくすることができる。なお、上述の各実施の形態は、本発明の好適な例であるが、本発明は、これらに限定されるものではなく、本発明の要旨を逸脱しない範囲において、種々の変形、変更が可能である。例えば、上記実施の形態1,2では、クロック発生回路の数は2または3であるが、4つ以上でもよい。また、上記実施の形態1,2では、クロック発生回路についての設定入力値の数が4であるが、4以外でもよい。また、上記実施の形態1,2では、すべてのクロック発生回路についての設定入力値の数が同一であるが、設定入力値の数は異なっていてもよい。"