"絶縁基板上に設けられ、金属により形成された複数の端子と、前記端子の各々の一部を覆うように設けられ、酸化物半導体により形成された端子カバーとを備え、隣接する前記端子間の領域において、前記端子カバーが除去されていることを特徴とする基板。前記端子と前記端子カバーとの間に設けられ、前記端子の一部が露出するコンタクトホールが形成された絶縁膜と、導電体により形成され、前記端子カバー及び前記コンタクトホールの表面に設けられた他の端子カバーとを更に備えることを特徴とする請求項1に記載の基板。前記端子間の領域において、前記他の端子カバーが除去されており、前記端子間の領域側の前記端子カバーの端面と、前記端子間の領域側の前記他の端子カバーの端面とが面一であることを特徴とする請求項2に記載の基板。前記端子間のピッチが、5~30μmであることを特徴とする請求項1~請求項3のいずれか1項に記載の基板。前記酸化物半導体が、インジウム、ガリウム、アルミニウムAl、銅Cu、ニッケルNi、ハフニウムHf及び亜鉛からなる群より選ばれる少なくとも1種を含む金属酸化物からなることを特徴とする請求項1~請求項4のいずれか1項に記載の基板。前記酸化物半導体が、酸化インジウムガリウム亜鉛IGZOであることを特徴とする請求項5に記載の基板。酸化物半導体層を有する薄膜トランジスタを更に備えることを特徴とする請求項1~請求項6のいずれか1項に記載の基板。請求項1~請求項7のいずれか1項に記載の前記基板と、前記基板に対向して配置された他の基板と、前記基板及び前記他の基板の間に設けられた表示媒体層とを備えることを特徴とする表示装置。前記表示媒体層が液晶層であることを特徴とする請求項8に記載の表示装置。請求項1~請求項7のいずれか1項に記載の前記基板と、前記基板上に形成された表示素子とを備えることを特徴とする表示装置。前記表示素子が有機EL表示素子であることを特徴とする請求項10に記載の表示装置。絶縁基板上に金属からなる複数の端子を形成する端子形成工程と、前記絶縁基板上に前記端子を覆うように絶縁膜を形成する絶縁膜形成工程と、前記絶縁膜上に酸化物半導体からなる端子カバーを形成する端子カバー形成工程と、前記端子カバーをマスクとして、前記絶縁膜に対して、ドライエッチングを行うことにより、前記絶縁膜に前記端子に到達するコンタクトホールを形成するコンタクトホール形成工程と、前記端子カバー上に導電体からなる導電膜を成膜した後、前記導電膜に対してエッチングを行うことにより、前記端子カバー及び前記コンタクトホールの表面上に他の端子カバーを形成し、前記端子カバーに対してエッチングを行うことにより、隣接する前記端子間の領域に存在する前記端子カバーを除去して、前記端子間の領域において、前記端子カバーを除去する端子カバー除去工程とを少なくとも備えることを特徴とする基板の製造方法。前記端子カバー形成工程の後、前記端子カバー上に該端子カバーを保護するための端子カバー保護層を形成する端子カバー保護層形成工程を更に備えることを特徴とする請求項12に記載の基板の製造方法。ここで、近年、薄膜トランジスタ基板では、画像の最小単位である各画素のスイッチング素子として、上述のアモルファスシリコンからなる半導体層に代わって、高移動度、低オフ電流という良好な特性を得ることができる酸化物半導体からなる半導体層以下、酸化物半導体層とも称するを用いたものが提案されている。また、近年、表示装置の小型化、軽量化に伴い、集積回路チップが接続される端子即ち、ソース端子及びゲート端子の狭ピッチ化の要請が高まっており、また、接続信頼性を向上させるとの観点から、狭ピッチにより配置された端子を保護するための端子カバーを設けたものが提案されている。しかし、この端子カバーの材料として酸化物半導体を使用した場合、酸化物半導体により形成された端子カバーを形成した後に、上述のドライエッチングとして、プラズマによりガスをイオン化ラジカル化してエッチングするプラズマエッチングを行った場合、プラズマのダメージにより端子カバーの抵抗が低下してしまい、端子カバーが導体化してしまう。その結果、例えば、狭ピッチで配置された端子間においてリーク不良が生じてしまい、端子間の絶縁性を維持するのが困難になるという問題があった。そこで、本発明は、上述の問題に鑑みてなされたものであり、複数の端子を狭ピッチで配置し、端子を覆うように、酸化物半導体により形成された端子カバーを設ける場合であっても、端子間におけるリーク不良の発生を防止することができる基板及びその製造方法、表示装置を提供することを目的とする。上記目的を達成するために、本発明の基板は、絶縁基板上に設けられ、金属により形成された複数の端子と、端子の各々の一部を覆うように設けられ、酸化物半導体により形成された端子カバーとを備え、隣接する端子間の領域において、端子カバーが除去されていることを特徴とする。同構成によれば、例えば、表示装置用の基板の製造工程において、プラズマエッチング等のプラズマ処理により、酸化物半導体により形成された端子カバーが導体化した場合であっても、隣接する端子間の領域において、端子カバーが除去されているため、複数の端子を狭ピッチで配置した場合であっても、端子間におけるリーク不良の発生を防止することができ、端子間の絶縁性を維持することが可能になる。また、本発明の基板においては、端子と端子カバーとの間に設けられ、端子の一部が露出するコンタクトホールが形成された絶縁膜と、導電体により形成され、端子カバー及びコンタクトホールの表面に設けられた他の端子カバーとを更に備えていてもよい。同構成によれば、例えば、異方性導電フィルムACF等を介して、集積回路チップを端子に接続する場合に、導電体により形成された他の端子カバーと異方性導電フィルムとを良好に接続することができるため、集積回路チップと端子とを確実に電気的に接続することが可能になる。また、本発明の基板においては、端子間の領域において、他の端子カバーが除去されており、端子間の領域側の端子カバーの端面と、端子間の領域側の他の端子カバーの端面とが面一であってもよい。同構成によれば、端子間の領域側の端子カバーの端面と他の端子カバーの端面とが面一であるため、例えば、端子カバーがオーバーハング等により折損した場合であっても、その破片に起因して、端子間リークが生じることを回避することが可能になる。また、本発明の基板においては、端子間のピッチが、5~30μmであってもよい。同構成によれば、複数の端子を狭ピッチで配置することができるため、表示装置の小型化、軽量化に対応することができる表示装置用の基板を提供することが可能になる。また、本発明の基板においては、酸化物半導体として、インジウム、ガリウム、アルミニウムAl、銅Cu、ニッケルNi、ハフニウムHf及び亜鉛からなる群より選ばれる少なくとも1種を含む金属酸化物を使用する構成としてもよい。また、本発明の基板においては、酸化物半導体として、酸化インジウムガリウム亜鉛IGZOを使用する構成としてもよい。また、本発明の基板においては、酸化物半導体層を有する薄膜トランジスタを更に備える構成としてもよい。また、本発明の基板は、複数の端子を狭ピッチで配置した場合であっても、端子間におけるリーク不良の発生を防止することができ、端子間の絶縁性を維持することが可能になるという優れた特性を備えている。従って、本発明の基板は、基板と、基板に対向して配置された他の基板と、基板及び他の基板の間に設けられた表示媒体層とを備える表示装置に好適に使用できる。また、本発明の表示装置は、表示媒体層が液晶層である表示装置に好適に使用できる。また、本発明の基板は、基板と、基板上に形成された表示素子とを備える表示装置に好適に使用できる。また、本発明の表示装置は、表示素子が有機EL表示素子である表示装置に好適に使用できる。本発明の基板の製造方法は、絶縁基板上に金属からなる複数の端子を形成する端子形成工程と、絶縁基板上に端子を覆うように絶縁膜を形成する絶縁膜形成工程と、絶縁膜上に酸化物半導体からなる端子カバーを形成する端子カバー形成工程と、端子カバーをマスクとして、絶縁膜に対して、ドライエッチングを行うことにより、絶縁膜に端子に到達するコンタクトホールを形成するコンタクトホール形成工程と、端子カバー上に導電体からなる導電膜を成膜した後、導電膜に対してエッチングを行うことにより、端子カバー及びコンタクトホールの表面上に他の端子カバーを形成し、端子カバーに対してエッチングを行うことにより、隣接する端子間の領域に存在する端子カバーを除去して、端子間の領域において、端子カバーを除去する端子カバー除去工程とを少なくとも備えることを特徴とする。同構成によれば、表示装置用の基板の製造工程において、例えば、プラズマエッチング等のプラズマ処理により、酸化物半導体により形成された端子カバーが導体化した場合であっても、隣接する端子間の領域において、端子カバーが除去されているため、複数の端子を狭ピッチで配置した場合であっても、端子間におけるリーク不良の発生を防止することができ、端子間の絶縁性を維持することが可能になる。また、本発明の基板の製造方法においては、端子カバー形成工程の後、端子カバー上に端子カバーを保護するための端子カバー保護層を形成する端子カバー保護層形成工程を更に備えていてもよい。同構成によれば、表示装置用の基板の製造工程において、例えば、プラズマエッチング等のプラズマ処理を行う場合であっても、プラズマによる端子カバーへのダメージを効果的に抑制することができる。その結果、端子カバーのチャネル部のリークを効果的に抑制することが可能になる。本発明によれば、複数の端子を狭ピッチで配置し、端子の各々を覆うように、酸化物半導体により形成された端子カバーを設けた場合であっても、端子間におけるリーク不良の発生を防止することができ、端子間の絶縁性を維持することが可能になる。第1の実施形態以下、本発明の実施形態について、図面を参照しながら詳細に説明する。尚、本発明は以下の実施形態に限定されるものではない。図1は、本発明の第1の実施形態に係る薄膜トランジスタ基板を有する液晶表示装置の断面図であり、図2は、本発明の第1の実施形態に係る薄膜トランジスタ基板の平面図である。また、図3は、本発明の第1の実施形態に係る薄膜トランジスタ基板の画素部及び端子部を拡大した平面図であり、図4は、図3中のA-A線に沿った薄膜トランジスタ基板の断面図である。また、図5は、図3中のB-B線に沿った薄膜トランジスタ基板の断面図である。なお、説明の便宜上、図5においては、集積回路チップの図示を省略してある。液晶表示装置50は、図1に示すように、液晶表示装置用の基板である薄膜トランジスタ基板20aと、薄膜トランジスタ基板20aに対向して配置された液晶表示装置用の他の基板である対向基板30とを備えている。また、液晶表示装置50は、薄膜トランジスタ基板20a及び対向基板30の間に設けられた表示媒体層である液晶層40と、薄膜トランジスタ基板20a及び対向基板30を互いに接着するとともに、薄膜トランジスタ基板20a及び対向基板30の間に液晶層40を封入するために枠状に設けられたシール材35とを備えている。また、液晶表示装置50では、図1に示すように、シール材35の内側の部分に画像表示を行う表示領域Dが規定され、薄膜トランジスタ基板20aの対向基板30から突出する部分に端子領域Tが規定されている。この端子領域Tは、表示領域Dの周辺に位置している。薄膜トランジスタ基板20aは、図2、図3及び図4に示すように、絶縁基板10aと、表示領域Dにおいて、絶縁基板10a上に互いに平行に延びるように設けられた複数の走査配線11aと、各走査配線11aの間にそれぞれ設けられ、互いに平行に延びる複数の補助容量配線11bと、各走査配線11aと直交する方向に互いに平行に延びるように設けられた複数の信号配線16aとを備えている。また、薄膜トランジスタ基板20aは、各走査配線11a及び各信号配線16aの交差部分毎、即ち、各画素毎にそれぞれ設けられた複数のTFT5aと、各TFT5aを覆うように設けられた層間絶縁膜17と、層間絶縁膜17を覆うように設けられた平坦化膜18と、平坦化膜18上にマトリクス状に設けられ、各TFT5aにそれぞれ接続された複数の画素電極19aと、各画素電極19aを覆うように設けられた配向膜不図示とを備えている。走査配線11aは、図2及び図3に示すように、端子領域T図1参照のゲート端子領域Tgに引き出され、そのゲート端子領域Tgにおいて、ゲート端子19bを構成している。補助容量配線11bは、図3に示すように、補助容量幹線16c及び中継配線11dを介して補助容量端子19dに接続されている。ここで、補助容量幹線16cは、ゲート絶縁膜12に形成されたコンタクトホールCcを介して補助容量配線11bに接続されているとともに、ゲート絶縁膜12に形成されたコンタクトホールCdを介して中継配線11dに接続されている。また、図2及び図3に示すように、端子領域T図1参照のソース端子領域Tsには、中継配線11cが引き出されており、この中継配線11cは、ソース端子領域Tsにおいて、ソース端子15を構成している。ここで、信号配線16aは、図3、図4に示すように、ゲート絶縁膜12に形成されたコンタクトホールCbを介して、透明導電膜27によって、中継配線11cに接続されている。また、図2、図3に示すように、薄膜トランジスタ基板20aのソース端子領域Ts及びゲート端子領域Tgには、ソース端子15及びゲート端子19bに接続された電子部品である集積回路チップまたは、ドライバICチップ9が設けられている。そして、この集積回路チップ9は、例えば、チップオングラスCOG方式で、異方性導電フィルムACF等を介して、薄膜トランジスタ基板20aに実装されている。また、図2、図3に示すように、薄膜トランジスタ基板20aのソース端子領域Ts及びゲート端子領域Tgには、外部からの信号を供給するための電子部品である駆動回路基板不図示が接続される接続用端子21が設けられている。この接続用端子21は、集積回路チップが接続された接続用端子26と配線22を介して接続されており、これらの接続用端子21,26、及び配線22を介して、駆動回路基板から集積回路チップ9を駆動するための信号を集積回路チップ9へ入力する構成となっている。TFT5aは、ボトムゲート構造を有しており、図3及び図4に示すように、絶縁基板10a上に設けられたゲート電極11aaと、ゲート電極11aaを覆うように設けられたゲート絶縁膜12と、ゲート絶縁膜12上でゲート電極11aaに重なるように島状に設けられたチャネル領域Cを有する酸化物半導体層13aとを備えている。また、TFT5aは、酸化物半導体層13a上にゲート電極11aaに重なるとともにチャネル領域Cを挟んで互いに対峙するように設けられたソース電極16aa及びドレイン電極16bとを備えている。ここで、酸化物半導体層13aのチャネル領域C上には、ソース電極16aa及びドレイン電極16b即ち、TFT5aを覆う層間絶縁膜17が設けられている。そして、ゲート電極11aaは、図3に示すように、走査配線11aの側方への突出した部分である。また、ソース電極16aaは、図3に示すように、信号配線16aの側方への突出した部分である。さらに、ドレイン電極16bは、図3及び図4に示すように、層間絶縁膜17及び平坦化膜18の積層膜に形成されたコンタクトホールCaを介して画素電極19aに接続されている。また、ドレイン電極16bは、ゲート絶縁膜12を介して補助容量配線11bと重なることにより補助容量を構成している。また、酸化物半導体層13aは、例えば、酸化インジウムガリウム亜鉛IGZO等の酸化物半導体により形成されている。また、本実施形態においては、図5に示すように、ソース端子領域Tsにおいて、ソース端子15上には、ソース端子15を保護するための保護カバー19cが設けられている。この保護カバー19cは、絶縁基板10a上に形成された第1端子カバー24と、当該第1端子カバー24上に形成された第2端子カバー23とにより構成されている。第1端子カバー24は、図5に示すように、複数のソース端子15の各々の一部を覆うように設けられており、上述の酸化物半導体層13aと同様に、例えば、酸化インジウムガリウム亜鉛IGZO等の酸化物半導体により形成されている。また、第2端子カバー23は、例えば、インジウム錫酸化物ITO、インジウム亜鉛酸化物IZO、酸化ケイ素を含有するインジウム錫酸化物ITSO、酸化タングステンを含むインジウム酸化物、酸化チタンを含むインジウム酸化物等の導電体により形成されている。また、複数のソース端子15は、狭ピッチで配列されており、図3、図5に示すように、隣接するソース端子15のピッチPは、例えば、5~30μmに設定されている。また、図5に示すように、ソース端子15と第1端子カバー24との間にはゲート絶縁膜12が設けられており、このゲート絶縁膜12には、ソース端子15の一部が露出するようにコンタクトホールCeが形成されている。そして、図5に示すように、上述の第2端子カバー23は、第1端子カバー24及びコンタクトホールCeの表面に設けられており、保護カバー19cは、ゲート絶縁膜12に形成されたコンタクトホールCeを介して、ソース端子15に接続される構成となっている。なお、図示は省略するが、ゲート端子19bも、図5に示すソース端子15と同様に構成されている。対向基板30は、後述する図8cに示すように、絶縁基板10bと、絶縁基板10b上に格子状に設けられたブラックマトリクス31並びにブラックマトリクス31の各格子間にそれぞれ設けられた赤色層、緑色層及び青色層などの着色層32を有するカラーフィルター層とを備えている。また、対向基板30は、そのカラーフィルター層を覆うように設けられた共通電極33と、共通電極33上に設けられたフォトスペーサ34と、共通電極33を覆うように設けられた配向膜不図示とを備えている。液晶層40は、例えば、電気光学特性を有するネマチックの液晶材料などにより構成されている。上記構成の液晶表示装置50では、各画素において、ゲートドライバ即ち、ゲート端子19bに接続された集積回路チップ9からゲート信号が走査配線11aを介してゲート電極11aaに送られる。そして、TFT5aがオン状態になったときに、ソースドライバ即ち、ソース端子15に接続された集積回路チップ9からソース信号が信号配線16aを介してソース電極16aaに送られる。そして、酸化物半導体層13a及びドレイン電極16bを介して、画素電極19aに所定の電荷が書き込まれる。この際、薄膜トランジスタ基板20aの各画素電極19aと対向基板30の共通電極33との間において電位差が生じ、液晶層40、すなわち、各画素の液晶容量、及びその液晶容量に並列に接続された補助容量に所定の電圧が印加される。そして、液晶表示装置50では、各画素において、液晶層40に印加する電圧の大きさによって液晶層40の配向状態を変えることにより、液晶層40の光透過率を調整して画像が表示される。ここで、本実施形態においては、図5に示すように、隣接するソース端子15間の領域Rにおいて、第1端子カバー24が除去されている点に特徴がある。このような構成により、プラズマエッチング等のプラズマ処理により、酸化物半導体により形成された第1端子カバー24が導体化した場合であっても、隣接するソース端子15間の領域Rにおいて、第1端子カバー24が除去されているため、狭ピッチで配置されたソース端子15間におけるリーク不良の発生を防止することができる。従って、狭ピッチで配置されたソース端子15間の絶縁性を維持することが可能になる。即ち、アモルファスシリコンに代わって、IGZO等の酸化物半導体によりソース端子15を構成した場合であっても、リーク不良という不都合を生じることなく、ソース端子15の狭ピッチ化を行うことが可能になる。次に、本実施形態の液晶表示装置50の製造方法の一例について図6~図8を用いて説明する。図6は、本発明の第1の実施形態に係る薄膜トランジスタ基板の製造工程を断面で示す説明図であり、図7は、本発明の第1の実施形態に係る薄膜トランジスタ基板の端子の製造工程を断面で示す説明図である。また、図8は、本発明の第1の実施形態に対向基板の製造工程を断面で示す説明図である。なお、本実施形態の製造方法は、薄膜トランジスタ基板作製工程、対向基板作製工程及び液晶注入工程を備える。まず、薄膜トランジスタ基板作製工程について説明する。<ソース端子形成工程>まず、ガラス基板、シリコン基板、耐熱性を有するプラスチック基板などの絶縁基板10aの基板全体に、スパッタリング法により、例えば、モリブテン膜厚さ150nm程度などを成膜する。その後、そのモリブテン膜に対して、第1フォトマスクを用いたフォトリソグラフィによるレジストのパターニング、モリブテン膜のウエットエッチング及びレジストの剥離、及び洗浄を行うことにより、図3、図6a、図7aに示すように、絶縁基板10a上に、走査配線11a、ゲート電極11aa、ゲート端子19b、補助容量配線11b、中継配線11c、及びソース端子15を形成する。なお、本実施形態では、ソース端子15等を構成する金属膜として、単層構造のモリブテン膜を例示したが、例えば、アルミニウム膜、タングステン膜、タンタル膜、クロム膜、チタン膜、銅膜等の金属膜、または、これらの合金膜や金属窒化物による膜によりゲート電極11aa等を、50nm~300nmの厚さで形成する構成としても良い。また、上記プラスチック基板を形成する材料としては、例えば、ポリエチレンテレフタレート樹脂、ポリエチレンナフタレート樹脂、ポリエーテルサルフォン樹脂、アクリル樹脂、及びポリイミド樹脂を使用することができる。<ゲート絶縁膜形成工程>次いで、走査配線11a、ゲート電極11aa、補助容量配線11b、中継配線11c及びソース端子15が形成された絶縁基板10a全体に、CVD法により、例えば、窒化シリコン膜厚さ100nm~600nm程度を成膜して、図6b、図7bに示すように、絶縁基板10a上にゲート電極11aa、補助容量配線11b、中継配線11c及びソース端子15を覆うようにゲート絶縁膜12を形成する。なお、ゲート絶縁膜12を2層の積層構造で形成する構成としても良い。この場合、上述の窒化シリコン膜SiNx以外に、例えば、酸化シリコン膜SiOx、酸化窒化シリコン膜SiOxNy、x>y、窒化酸化シリコン膜SiNxOy、x>y等を使用することができる。また、絶縁基板10aからの不純物等の拡散防止の観点から、下層側のゲート絶縁膜として、窒化シリコン膜、または窒化酸化シリコン膜を使用するとともに、上層側のゲート絶縁膜として、酸化シリコン膜、または酸化窒化シリコン膜を使用する構成とすることが好ましい。例えば、下層側のゲート絶縁膜として、SiH4とNH3とを反応ガスとして膜厚50nmから300nmの窒化シリコン膜を形成するとともに、上層側のゲート絶縁膜として、N2O、SiH4を反応ガスとして膜厚50nmから100nmの酸化シリコン膜を形成することができる。また、低い成膜温度により、ゲートリーク電流の少ない緻密なゲート絶縁膜12を形成するとの観点から、アルゴンガス等の希ガスを反応ガス中に含有させて絶縁膜中に混入させることが好ましい。<酸化物半導体層第1端子カバー形成工程>その後、スパッタリング法により、例えば、IGZO膜厚さ30nm~150nm程度を成膜する。その後、そのIGZO膜に対して、第2フォトマスクを用いたフォトリソグラフィによるレジストのパターニング、IGZO膜のウエットエッチング及びレジストの剥離、及び洗浄を行うことにより、図6b、図7bに示すように、ゲート絶縁膜12上に酸化物半導体層13a及び第1端子カバー24を形成する。<ソースドレイン形成工程>さらに、酸化物半導体層13aが形成された基板全体に、スパッタリング法により、例えば、チタン膜厚さ20nm~150nm及びアルミニウム膜厚さ50nm~400nm程度などを順に成膜する。その後、第3フォトマスクを用いたフォトリソグラフィーによるレジストのパターニング、チタン膜のウエットエッチングを行うとともに、チタン膜に対してドライエッチングプラズマエッチング、並びにレジストの剥離と洗浄を行うことにより、図6cに示すように、ソース電極16aa、ドレイン電極16b、信号配線16a図3参照、及び補助容量幹線16c図3参照を形成するとともに、酸化物半導体層13aのチャネル領域Cを露出させる。即ち、本工程では、半導体層形成工程で形成された酸化物半導体層13a上に、エッチングによりソース電極16aa及びドレイン電極16bを形成し、酸化物半導体層13aのチャネル領域Cを露出させる。なお、本実施形態においては、ソース電極16aa及びドレイン電極16bを形成する際に、オーバーエッチングを行うことにより、図6c、図7cに示すように、酸化物半導体層13aのチャネル領域C、及び第1端子カバー24の厚みを小さくする。また、本実施形態では、ソース電極16aa及びドレイン電極16bを構成する金属膜として、積層構造のチタン膜及びアルミニウム膜を例示したが、例えば、銅膜、タングステン膜、タンタル膜、クロム膜等の金属膜、または、これらの合金膜や金属窒化物による膜によりソース電極16aa及びドレイン電極16bを形成する構成としても良い。また、導電性材料として、インジウム錫酸化物ITO、インジウム亜鉛酸化物IZO、酸化ケイ素を含有するインジウム錫酸化物ITSO、酸化インジウムIn2O3、酸化錫SnO2、酸化亜鉛ZnO、窒化チタンTiN等の透光性を有する材料を使用する構成としても良い。また、エッチング加工としては、上述のドライエッチングまたはウェットエッチングのどちらを使用しても良いが、大面積基板を処理する場合は、ドライエッチングを使用する方が好ましい。エッチングガスとしては、CF4、NF3、SF6、CHF3等のフッ素系ガス、Cl2、BCl3、SiCl4、CCl4等の塩素系ガス、酸素ガス等を使用することができ、ヘリウムやアルゴン等の不活性ガスを添加する構成としても良い。<層間絶縁膜形成工程>次いで、ソース電極16aa、ドレイン電極16b即ち、TFT5a、及び信号配線16aが形成された基板の全体に、プラズマCVD法により、例えば、窒化シリコン膜、酸化シリコン膜、窒化酸化シリコン膜などを成膜し、図6dに示すように、TFT5aを覆う即ち、酸化物半導体層13a、ソース電極16aa及びドレイン電極16bを覆う層間絶縁膜17を厚さ300nm程度に形成する。なお、層間絶縁膜17は、単層構造に限定されず、2層構造や3層構造であっても良い。<平坦化膜形成工程>次いで、層間絶縁膜17が形成された基板の全体に、スピンコート法又はスリットコート法により、感光性のアクリル樹脂等からなる感光性の有機絶縁膜を厚さ2.0μm~4.0μm程度に塗布する。そして、フォトリソグラフィーによる有機絶縁膜のパターニングにより、図6eに示すように、層間絶縁膜17の表面上にパターニングされた平坦化膜18を形成する。<コンタクトホール形成工程>次いで、平坦化膜18をマスク第4フォトマスクとして、ゲート絶縁膜12及び層間絶縁膜17に対してドライエッチングプラズマエッチングを行うことにより、図3、図6fに示すように、ゲート絶縁膜12、及び層間絶縁膜17に、ドレイン電極16bに到達するコンタクトホールCaを形成するとともに、中継配線11c及び信号配線16aに到達するコンタクトホールCbを形成する。また、ソース端子領域Tsにおいて、第1端子カバー24をマスクとして、ゲート絶縁膜12に対して、ドライエッチングプラズマエッチングを行うことにより、図7dに示すように、ゲート絶縁膜12にソース端子15に到達するコンタクトホールCeを形成する。なお、この際、上述のドライエッチングプラズマエッチングにより、酸化物半導体により形成された第1端子カバー24が導体化する。<画素電極形成端子カバー除去工程>次いで、図6f、図7dに示すように、層間絶縁膜17及び平坦化膜18が形成された基板全体に、スパッタリング法により、例えば、インジウム錫酸化物からなるITO膜厚さ50nm~200nm程度等の導電膜36を成膜する。その後、その導電膜36に対して、第5フォトマスクを用いたフォトリソグラフィによるレジストのパターニング、導電膜36のウエットエッチング、レジストの剥離、及び洗浄を行うことにより、図3、図4に示すように、画素電極19a、透明導電膜27、接続用端子21,26、接続用配線22、及び補助容量端子19dを形成する。この際、図4に示すように、画素電極19aは、コンタクトホールCaの表面を覆うように、層間絶縁膜17及び平坦化膜18の表面上に形成される。また、透明導電膜27は、コンタクトホールCbの表面を覆うように、ゲート絶縁膜12、層間絶縁膜17及び平坦化膜18の表面に形成され、透明導電膜27により、中継配線11cと信号配線16aとが接続される。また、同様に、ソース端子領域Tsにおいて、第1端子カバー24上に、上述の導電膜36を成膜した後に、その導電膜36に対して、第5フォトマスクを用いたフォトリソグラフィによるレジストのパターニング、導電膜36のウエットエッチング、レジストの剥離、及び洗浄を行うことにより、図5に示すように、第1端子カバー24上に第2端子カバー23を形成して、絶縁基板10a上に形成された第1端子カバー24と、第1端子カバー24上に形成された第2端子カバー23とにより構成される保護カバー19cを形成する。この際、図7dに示すように、上述の導電膜36は、コンタクトホールCeの表面及びソース端子15上にも成膜され、第2端子カバー23は、コンタクトホールCeの表面を覆うように、ゲート絶縁膜12の表面上に形成され、第2端子カバー23により、ソース端子15と保護カバー19cとが接続される。また、レジストをマスクとして導電膜36のウエットエッチングを行う際に、第1端子カバー24のエッチングも同時に行われ、図5に示すように、隣接するソース端子15間の領域Rに存在する第1端子カバー24を除去することにより、隣接するソース端子15間の領域Rにおいて、酸化物半導体により形成された第1端子カバー24を除去する構成としている。従って、第1端子カバー24を形成した後、プラズマ処理本実形態においては、上述のプラズマエッチング処理より、第1端子カバー24が導体化した場合であっても、狭ピッチで配置されたソース端子15間におけるリーク不良の発生を防止することが可能になる。なお、本実施形態においては、導電膜36のウエットエッチングを行う際に、第1端子カバー24のエッチングも同時に行うことにより、図5に示すように、ソース端子15間の領域Rにおいて、第1端子カバー24のみならず、第2端子カバー23も除去され、ソース端子15間の領域R側の第1端子カバー24の端面24aと、ソース端子15間の領域R側の第2端子カバー23の端面23aとが面一となるように構成されている。従って、例えば、第1端子カバー24がオーバーハング等により折損した場合であっても、その破片に起因して、端子間リークが生じることを回避することが可能になる。また、第1端子カバー24をエッチングする際のエッチング液としては、第1端子カバー24を構成する酸化物半導体を除去して、第1端子カバー24を確実に除去することができるものであれば、特に限定されない。例えば、アモルファスITO、IZOの一般的なエッチング液である硝酸を含有するエッチング液等、ITO、IZOをエッチングすることができるエッチング液を使用することができる。また、画素電極19aは、上述の第2端子カバー23と同様に、上述のインジウム錫酸化物以外に、インジウム亜鉛酸化物IZO、酸化ケイ素を含有するインジウム錫酸化物ITSO、酸化タングステンを含むインジウム酸化物、酸化チタンを含むインジウム酸化物等を使用することもできる。以上のようにして、図4、図5に示す薄膜トランジスタ基板20aを作製することができる。<対向基板作製工程>まず、ガラス基板などの絶縁基板10bの基板全体に、スピンコート法又はスリットコート法により、例えば、黒色に着色された感光性樹脂を塗布した後に、その塗布膜を露光及び現像することにより、図8aに示すように、ブラックマトリクス31を厚さ1.0μm程度に形成する。次いで、ブラックマトリクス31が形成された基板全体に、スピンコート法又はスリットコート法により、例えば、赤色、緑色又は青色に着色された感光性樹脂を塗布した後に、その塗布膜を露光及び現像することにより、図8aに示すように、選択した色の着色層32例えば、赤色層を厚さ2.0μm程度に形成する。そして、他の2色についても同様な工程を繰り返して、他の2色の着色層32例えば、緑色層及び青色層を厚さ2.0μm程度に形成する。さらに、各色の着色層32が形成された基板上に、スパッタリング法により、例えば、ITO膜などの透明導電膜を堆積することにより、図8bに示すように、共通電極33を厚さ50nm~200nm程度に形成する。最後に、共通電極33が形成された基板全体に、スピンコート法又はスリットコート法により、感光性樹脂を塗布した後に、その塗布膜を露光及び現像することにより、図8cに示すように、フォトスペーサ34を厚さ4μm程度に形成する。以上のようにして、対向基板30を作製することができる。<液晶注入工程>まず、上記薄膜トランジスタ基板作製工程で作製された薄膜トランジスタ基板20a、及び上記対向基板作製工程で作製された対向基板30の各表面に、印刷法によりポリイミドの樹脂膜を塗布した後に、その塗布膜に対して、焼成及びラビング処理を行うことにより、配向膜を形成する。次いで、例えば、上記配向膜が形成された対向基板30の表面に、UVultraviolet硬化及び熱硬化併用型樹脂などからなるシール材を枠状に印刷した後に、シール材の内側に液晶材料を滴下する。さらに、上記液晶材料が滴下された対向基板30と、上記配向膜が形成された薄膜トランジスタ基板20aとを、減圧下で貼り合わせた後に、その貼り合わせた貼合体を大気圧に開放することにより、その貼合体の表面及び裏面を加圧する。そして、上記貼合体に挟持されたシール材にUV光を照射した後に、その貼合体を加熱することによりシール材を硬化させる。最後に、上記シール材を硬化させた貼合体を、例えば、ダイシングにより分断することにより、その不要な部分を除去する。以上のようにして、本実施形態の液晶表示装置50を製造することができる。本実施形態においては、薄膜トランジスタ基板20の製造工程においては、ゲート電極形成工程で第1フォトマスクを用い、酸化物半導体層第1端子カバー形成工程で第2フォトマスクを用い、ソースドレイン形成工程で第3フォトマスクを用い、コンタクトホール形成工程で第4フォトマスクを用い、画素電極形成端子カバー除去工程で第5フォトマスクを用い、計5枚のフォトマスクを用いて製造される。従って、従来の5枚マスクプロセスに比し、フォトマスクの枚数を増やすことなく、狭ピッチで配置され、酸化物半導体により構成されたソース端子15間におけるリーク不良の発生を防止することができる。以上に説明した本実施形態によれば、以下の効果を得ることができる。1本実施形態においては、ソース端子15の各々の一部を覆うように設けられ、酸化物半導体により形成された第1端子カバー24を備える構成としている。また、隣接するソース端子15間の領域Rにおいて、第1端子カバー24を除去する構成としている。従って、薄膜トランジスタ基板20aの製造工程において、プラズマエッチング等のプラズマ処理により、酸化物半導体により形成された第1端子カバー24が導体化した場合であっても、隣接するソース端子15間の領域Rにおいて、第1端子カバー24が除去されているため、複数のソース端子15を狭ピッチで配置した場合であっても、ソース端子15間におけるリーク不良の発生を防止することができ、ソース端子15間の絶縁性を維持することが可能になる。2本実施形態においては、ソース端子15間のピッチPを、5~30μmに設定する構成としている。従って、複数のソース端子15を狭ピッチで配置することができるため、液晶表示装置50の小型化、軽量化に対応することができる薄膜トランジスタ基板20aを提供することが可能になる。第2の実施形態次に、本発明の第2の実施形態について説明する。図9は、本発明の第2の実施形態に係る薄膜トランジスタ基板の断面図であり、上述の図4に相当する図である。なお、本実施形態においては、上記第1の実施形態と同様の構成部分については同一の符号を付してその説明を省略する。また、液晶表示装置の全体構成については、上述の第1の実施形態において説明したものと同様であるため、ここでは詳しい説明を省略する。本実施形態においては、薄膜トランジスタ基板20aを製造する際に、後述する図11に示すように、第1端子カバー24上に、第1端子カバー24を保護するための端子カバー保護層29を設ける点に特徴がある。このような構成により、ソースドレイン形成工程において、ドライエッチングによりパターンニングして、ソース電極16aa、ドレイン電極16bを形成する際に、プラズマによる第1端子カバー24へのダメージを効果的に抑制することができ、チャネル層となる第1端子カバー24のチャネル部のリークを効果的に抑制することが可能になる。次に、本実施形態の液晶表示装置の製造方法の一例について、図10、図11を用いて説明する。図10は、本発明の第2の実施形態に係る薄膜トランジスタ基板の製造工程を断面で示す説明図であり、図11は、本発明の第2の実施形態に係る薄膜トランジスタ基板の端子の製造工程を断面で示す説明図である。まず、TFT及び薄膜トランジスタ基板作製工程において、上述の第1の実施形態において説明した図6a,b、及び図7a,bと同様に、ソース端子形成工程、ゲート絶縁膜形成工程、及び酸化物半導体層第1端子カバー形成工程を行う。<端子カバー保護層形成工程>次いで、酸化物半導体層13aが形成された基板全体に、プラズマCVD法により、例えば、窒化シリコン膜、酸化シリコン膜、窒化酸化シリコン膜などを成膜する。その後、第6フォトマスクを用いたフォトリソグラフィによるレジストのパターニング、窒化シリコン膜等に対するウエットエッチング、レジストの剥離、及び洗浄を行うことにより、図10aに示すように、酸化物半導体層13aのチャネル領域Cに、チャネル領域Cを保護するためのチャネル保護層エッチングストッパ層28を厚さ50~200nm程度に形成する。また、この際、図11に示すように、ソース端子領域Tsにおいても、第1端子カバー24が形成された基板全体に、プラズマCVD法により、例えば、窒化シリコン膜等を成膜する。その後、第6フォトマスクを用いたフォトリソグラフィによるレジストのパターニング、窒化シリコン膜等に対するウエットエッチング、レジストの剥離、及び洗浄を行うことにより、第1端子カバー24上に、第1端子カバー24を保護するための端子カバー保護層エッチングストッパ層29を厚さ50~200nm程度に形成する。次いで、上述の第1の実施形態において説明した図6c、図7cにおいて説明したソースドレイン形成工程と同様にして、図10bに示すように、ソース電極16aa及びドレイン電極16bを形成する。このように、本実施形態においては、第1端子カバー24上に当該第1端子カバー24を保護するための端子カバー保護層29が設けられているため、ソースドレイン形成工程において、ドライエッチングによりパターンニングして、ソース電極16aa、ドレイン電極16bを形成する際に、プラズマによる第1端子カバー24へのダメージを効果的に抑制することができる。その結果、第1端子カバー24のチャネル部のリークを効果的に抑制することが可能になる。また、酸化物半導体層13aのチャネル領域Cに、当該チャネル領域Cを保護するためのチャネル保護層エッチングストッパ層28が設けられているため、ソースドレイン形成工程において、エッチングによりパターンニングして、ソース電極16aa、ドレイン電極16bを形成する際に、酸化物半導体層13aのチャネル領域Cをエッチングしないように保護することが可能になる。次いで、第1端子カバー24上に形成された端子カバー保護層29を除去した後、上述の第1の実施形態において説明した図6d~f、図7dと同様に、層間絶縁膜形成工程、平坦化膜形成工程、コンタクトホール形成工程、画素電極形成端子カバー除去工程を行うことにより、図5、図9に示す薄膜トランジスタ基板20aを作製することができる。更に、上述の第1の実施形態において説明した対向基板作製工程、及び液晶注入工程を行うことにより、本実施形態の液晶表示装置50を製造することができる。以上に説明した本実施形態によれば、上述の1~2の効果に加えて、以下の効果を得ることができる。3本実施形態においては、第1端子カバー24上に第1端子カバー24を保護するための端子カバー保護層29を設ける構成としている。従って、ソースドレイン形成工程において、ドライエッチングによりパターンニングして、ソース電極16aa、ドレイン電極16bを形成する際に、プラズマによる第1端子カバー24へのダメージを効果的に抑制することができる。その結果、第1端子カバー24のチャネル部のリークを効果的に抑制することが可能になる。4本実施形態においては、酸化物半導体層13aのチャネル領域Cに、チャネル領域Cを保護するチャネル保護層28を設ける構成としている。従って、ソース電極16aa及びドレイン電極16bを形成する工程において、エッチングによりパターンニングして、ソース電極16aa、ドレイン電極16bを形成する際に、酸化物半導体層13aのチャネル領域Cをエッチングしないように保護することが可能になる。なお、上記実施形態は以下のように変更しても良い。上記実施形態においては、隣接するソース端子15間の領域Rにおいて、第1端子カバー24を除去する構成としたが、ソース端子15以外のどのような端子に対しても、本発明を適用することができることは言うまでもない。例えば、上述の補助容量端子19d、ゲート端子19b、及び接続用端子21,26をソース端子15と同様に狭ピッチ5~30μmにより配列し、これらの端子の各々の一部を覆うように、酸化物半導体により形成された端子カバーを設けて、隣接する端子間の領域において、端子カバーを除去することにより、本発明を適用することができる。また、上記実施形態においては、酸化物半導体層13aとして酸化インジウムガリウム亜鉛IGZO等の酸化物半導体により形成された酸化物半導体層を使用したが、酸化物半導体層13aはこれに限定されず、インジウム、ガリウム、アルミニウムAl、銅Cu、ニッケルNi、ハフニウムHf及び亜鉛のうち少なくとも1種を含む金属酸化物からなる材料を用いても良い。これらの材料からなる酸化物半導体層13aは、アモルファスであっても移動度が高いため、スイッチング素子のオン抵抗を大きくすることができる。従って、データ読み出し時の出力電圧の差が大きくなり、S/N比を向上させることができる。例えば、IGZOInGaZnOの他に、InGaO3ZnO5、MgxZn1-xO、CdxZn1-xO、CdO等を好適に使用することができる。また、ISZOIn-Si-Zn-O、IAZOIn-Al-Zn-O、INiZOIn-Ni-Zn-O、ICuZOIn-Cu-Zn-O、IHfZOIn-Hf-Zn-O、IZOIn-Zn-O等を好適に使用することができる。また、上記本実施形態においては、表示装置として、液晶表示装置を例に挙げて説明したが、表示装置は、有機ELorganicelectroluminescence、電気泳動electrophoretic、PDplasmadisplay;プラズマディスプレイ、PALCplasmaaddressedliquidcrystaldisplay;プラズマアドレス液晶ディスプレイ、無機ELinorganicelectroluminescence、FEDfieldemissiondisplay;電界放出ディスプレイ、又は、SEDsurfaceconductionelectronemitterdisplay;表面電界ディスプレイ等に係る表示装置であってもよい。例えば、図12、図13に示す有機EL表示装置60に、本発明を適用することができる。この有機EL表示装置60は、室温で蒸着された無色透明の樹脂膜でされたフィルム状の絶縁基板である基体層72を備える。基体層72を構成する無色透明の樹脂膜としては、例えば、ポリパラキシレン系樹脂、あるいは、アクリル系樹脂等の有機材料を用いることができる。この基体層2の厚みは、例えば、3~10μmとすることができる。また、有機EL表示装置60は、基体層72上に形成されたTFT74と、TFT74を覆うように設けられたSiO2膜やSiN膜等の層間絶縁膜75と、層間絶縁膜75を貫通してTFT74に電気的に接続されたメタル配線76により構成された表示装置用基板83を備えている。メタル配線76は、さらに層間絶縁膜75上に延長されて、有機EL表示素子71の第1電極77を構成している。また、層間絶縁膜75上には、各画素領域80を区画する絶縁膜または、バンク79が形成されている。また、図12に示すように、有機EL表示装置60は、例えば、複数の画素等で構成される表示領域62と表示領域62の周辺に設けられた周辺回路領域63とを備えている。また、周辺回路領域63には、ドライバが設けられた駆動回路領域64と、表示領域62から引き出された複数の端子が設けられた端子領域65が規定されている。そして、端子領域65において、上述の図2、図3、図5において説明したソース端子領域Tsに設けられたソース端子15と同様に、絶縁基板である基体層72上に、表示領域62から引き出された複数の端子を狭ピッチ5~30μmにより配列する。更に、これらの端子の各々の一部を覆うように、酸化物半導体により形成された端子カバーを設けて、隣接する端子間の領域において、端子カバーを除去することにより、有機EL表示装置60においても、本発明を適用することが可能になる。有機EL表示装置60は、第1電極77側から発光を取り出すボトムエミッション型であり、発光の取り出し効率を向上する観点から、第1電極77は、例えば、ITOや、SnO2等の高い仕事関数を有し、かつ、光透過率の高い材料の薄膜により構成することが好ましい。第1電極77上には、有機EL層78が形成されている。有機EL層78は、ホール輸送層と発光層とからなる。ホール輸送層は、ホール注入効率がよいものであれば、何ら限定されるものではない。ホール輸送層の材料としては、例えば、トリフェニルアミン誘動体、ポリパラフェニレンビニレンPPV誘動体、ポリフルオレン誘導体などの有機材料等を用いることができる。発光層は、特に限定されるものではなく、例えば、8-ヒドロキシキノリロール誘動体、チアゾール誘動体、ベンズオキサゾール誘動体等を用いることができる。また、これらの材料のうち2種以上を組み合わせたり、ドーパント材料などの添加剤を組み合わせてもよい。なお、有機EL層78をホール輸送層と発光層との2層構造としているが、何らこの構成に限定されるものではない。即ち、有機EL層78は、発光層のみからなる単層構造であっても構わない。また、有機EL層78を、ホール輸送層、ホール注入層、電子注入層、及び、電子輸送層のうちの1層または2層以上と、発光層とにより構成してもよい。また、有機EL層78及び絶縁膜79上には、第2電極81が形成されている。第2電極81は、有機EL層78に電子を注入する機能を有する。第2電極81は、例えば、Mg、Li、Ca、Ag、Al、In、Ce又はCu等の薄膜により構成することができるが、何らこれに限定されるものではない。そして、第1電極77と、第1電極77上に形成されるとともに、発光層を有する有機EL層78と、有機EL層78上に形成された第2電極81とにより、表示装置用基板83上に形成された有機EL表示素子71が構成されている。また、有機EL表示装置60において、第1電極77は有機EL層78にホールを注入する機能を有し、また、第2電極81は有機EL層78に電子を注入する機能を有する。そして、第1電極77と、第2電極81とからそれぞれ注入されたホールと電子とが有機EL層78で再結合することにより、有機EL層78が発光する仕組みとなっている。また、基板である基体層72及び第1電極77は光透過性に、第2電極81は光反射性に構成されており、発光は第1電極77及び基体層72を透過して有機EL層78から取り出される仕組みとなっているボトムエミッション方式。また、第2電極81上には、アクリル樹脂やポリパラキシレン樹脂等からなる平坦化膜82が形成されている。なお、平坦化膜82の厚みは、例えば、3~8μmとすることができる。また、TFT74は、上述の実施形態において説明したTFT5aと同様に、酸化物半導体層を用いたTFTであり、酸化物半導体をチャネルとするものである。このように、有機EL表示装置60は、フィルム状の基板である基体層72上に、画素80のスイッチング素子であるTFT74と、有機EL表示素子71とが形成された構成となっている。"