"複数の絶縁体層が積層されることにより構成されている積層体と、積層方向に平行な第1の中心軸を有する第1の螺旋状部を有する主線路と、前記主線路と電磁気的に結合することにより方向性結合器を構成し、かつ、積層方向に平行な第2の中心軸を有する第2の螺旋状部を有する副線路と、積層方向の両端に位置している前記積層体の少なくともいずれか一方の端面に設けられ、かつ、前記主線路の両端のそれぞれに電気的に接続されている第1の外部電極及び第2の外部電極と、積層方向の両端に位置している前記積層体の少なくともいずれか一方の端面に設けられ、かつ、前記副線路の両端のそれぞれに電気的に接続されている第3の外部電極及び第4の外部電極と、を備えており、前記主線路が設けられている第1の領域と前記副線路が設けられている第2の領域とは、積層方向において重なっていること、を特徴とする電子部品。前記第1の螺旋状部と前記第2の螺旋状部とは、積層方向から平面視したときに、重なっていること、を特徴とする請求項1に記載の電子部品。前記第1の中心軸と前記第2の中心軸とは、積層方向から平面視したときに、重なっていること、を特徴とする請求項2に記載の電子部品。前記第1の外部電極及び前記第2の外部電極は、前記積層体の一方の端面に設けられており、前記第3の外部電極及び前記第4の外部電極は、前記積層体の他方の端面に設けられていること、を特徴とする請求項1ないし請求項3のいずれかに記載の電子部品。前記積層体の端面に設けられている第5の外部電極と、前記第1の螺旋状部の両端と前記第5の外部電極との間にそれぞれ接続されている第1のコンデンサ及び第2のコンデンサと、を更に備えていること、を特徴とする請求項1ないし請求項4のいずれかに記載の電子部品。前記積層体の端面に設けられている第6の外部電極と、前記第2の螺旋状部の両端と前記第6の外部電極との間にそれぞれ接続されている第1の抵抗器及び第2の抵抗器を、更に備えていること、を特徴とする請求項1ないし請求項4のいずれかに記載の電子部品。前記第1の螺旋状部は、第1の信号導体及び第1のビアホール導体が接続されることにより構成されており、前記第2の螺旋状部は、第2の信号導体及び第2のビアホール導体が接続されることにより構成されており、前記第1の信号導体の少なくとも一部と前記第2の信号導体の少なくとも一部とは、同じ前記絶縁体層上に設けられていること、を特徴とする請求項1ないし請求項6いずれかに記載の電子部品。前記複数の絶縁体層の積層方向と回路基板の実装面とが平行となるように回路基板上に実装されること、を特徴とする請求項1ないし請求項7のいずれかに記載の電子部品。そこで、本発明の目的は、外部電極を容易に形成できるとともに、主線路と副線路とを高い結合度で結合させることができる電子部品を提供することである。本発明の一形態に係る電子部品は、複数の絶縁体層が積層されることにより構成されている積層体と、積層方向に平行な第1の中心軸を有する第1の螺旋状部を有する主線路と、前記主線路と電磁気的に結合することにより方向性結合器を構成し、かつ、積層方向に平行な第2の中心軸を有する第2の螺旋状部を有する副線路と、積層方向の両端に位置している前記積層体の少なくともいずれか一方の端面に設けられ、かつ、前記主線路の両端のそれぞれに電気的に接続されている第1の外部電極及び第2の外部電極と、積層方向の両端に位置している前記積層体の少なくともいずれか一方の端面に設けられ、かつ、前記副線路の両端のそれぞれに電気的に接続されている第3の外部電極及び第4の外部電極と、を備えており、前記主線路が設けられている第1の領域と前記副線路が設けられている第2の領域とは、積層方向において重なっていること、を特徴とする。本発明によれば、外部電極を容易に形成できるとともに、主線路と副線路とを高い結合度で結合させることができる。以下に、本発明の実施形態に係る電子部品について説明する。電子部品の構成以下に、本発明の実施形態に係る電子部品の構成について図面を参照しながら説明する。図1は、実施形態に係る電子部品10aの斜視図である。図2は、実施形態に係る電子部品10aの分解斜視図である。以下、電子部品10aの積層方向をz軸方向と定義し、z軸方向から平面視したときに、電子部品10aの長辺に沿った方向をx軸方向と定義し、電子部品10aの短辺に沿った方向をy軸方向と定義する。x軸、y軸及びz軸は互いに直交している。電子部品10aは、図1及び図2に示すように、積層体12、外部電極1414a~14d、主線路ML及び副線路SLを備えている。積層体12は、図1に示すように、直方体状をなしており、主線路ML及び副線路SLを内蔵している。積層体12において、z軸方向の正方向側及び負方向側のそれぞれに位置する面を端面S1,S2とする。また、積層体12において、y軸方向の正方向側及び負方向側のそれぞれに位置する面を上面S3及び下面S4とする。また、積層体12において、x軸方向の正方向側及び負方向側のそれぞれに位置する面を側面S5,S6とする。ここで、下面S4は、実装面である。すなわち、電子部品10aが回路基板に実装される際に、下面S4は、回路基板の実装面と対向する。積層体12は、図2に示すように、絶縁体層1616a~16hがz軸方向の正方向側から負方向側へとこの順に並ぶように積層されることにより構成されている。これにより、積層体12は、z軸方向が回路基板の実装面と平行となるように、回路基板に実装される。絶縁体層16はそれぞれ、長方形状をなしており、誘電体材料により作製されている。以下では、絶縁体層16のz軸方向の正方向側の面を表面と称し、絶縁体層16のz軸方向の負方向側の面を裏面と称す。外部電極14a,14bはそれぞれ、図2に示すように、積層体12の端面S1に設けられている。すなわち、絶縁体層16aの表面に設けられている。そして、外部電極14aは、外部電極14bよりもx軸方向の正方向側に位置している。外部電極14a,14bは、積層体12の端面S1にのみ設けられており、積層体12の上面S3、下面S4及び側面S5,S6には設けられていない。また、外部電極14c,14dはそれぞれ、図2に示すように、積層体12の端面S2に設けられている。すなわち、絶縁体層16hの裏面に設けられている。そして、外部電極14cは、外部電極14dよりもx軸方向の正方向側に位置している。外部電極14c,14dは、積層体12の端面S2にのみ設けられており、積層体12の上面S3、下面S4及び側面S5,S6には設けられていない。主線路MLは、外部電極14a,14b間に接続されており、図2に示すように、螺旋状部Sp1及びビアホール導体b1,b7~b12を有している。螺旋状部Sp1は、z軸方向の正方向側から平面視したときに時計回りに旋回しながらz軸方向の正方向側から負方向側へと進行する螺旋形状をなしている信号線である。すなわち、螺旋状部Sp1は、z軸方向に平行な中心軸Ax1を有している。螺旋状部Sp1は、信号導体1818a~18f及びビアホール導体b2~b6を有している。信号導体18はそれぞれ、導電性材料からなり、線状導体が折り曲げられて作製されている。以下では、z軸方向の正方向側から平面視したときに、信号導体18の時計回り方向の上流側の端部を上流端と呼び、信号導体18の時計回り方向の下流側の端部を下流端と呼ぶ。ビアホール導体b2~b6はそれぞれ、絶縁体層16b~16fをz軸方向に貫通しており、信号導体18同士を接続している。より詳細には、ビアホール導体b2は、信号導体18aの下流端と信号導体18bの上流端とを接続している。ビアホール導体b3は、信号導体18bの下流端と信号導体18cの上流端とを接続している。ビアホール導体b4は、信号導体18cの下流端と信号導体18dの上流端とを接続している。ビアホール導体b5は、信号導体18dの下流端と信号導体18eの上流端とを接続している。ビアホール導体b6は、信号導体18eの下流端と信号導体18fの上流端とを接続している。ビアホール導体b1は、図2に示すように、絶縁体層16aをz軸方向に貫通しており、螺旋状部Sp1のz軸方向の正方向側の端部すなわち、信号導体18aの上流端と外部電極14aとを接続している。ビアホール導体b7~b12はそれぞれ、図2に示すように、絶縁体層16f,16e,16d,16c,16b,16aをz軸方向に貫通しており、螺旋状部Sp1のz軸方向の負方向側の端部すなわち、信号導体18fの下流端と外部電極14bとを接続している。ビアホール導体b7~b12は、互いに接続されることにより1本のビアホール導体を構成している。以上のように、主線路MLは、外部電極14a,14b間に電気的に接続されている。そして、主線路MLは、図2に示すように、絶縁体層16a~16gが設けられている領域A1に設けられている。副線路SLは、外部電極14c,14d間に接続されており、主線路MLと電磁気的に結合することにより、方向性結合器を構成している。副線路SLは、図2に示すように、螺旋状部Sp2及びビアホール導体b20,b21,b26~b31を有している。螺旋状部Sp2は、z軸方向の正方向側から平面視したときに反時計回りに旋回しながらz軸方向の負方向側から正方向側へと進行する螺旋形状をなしている信号線である。すなわち、螺旋状部Sp2は、z軸方向に平行な中心軸Ax2を有している。中心軸Ax2は、図2に示すように、z軸方向から平面視したときに、中心軸Ax1と一致している。これにより、螺旋状部Sp1と螺旋状部Sp2とは、z軸方向から平面視したときに、一致した状態で重なっている。螺旋状部Sp2は、信号導体1919a~19e及びビアホール導体b22~b25により構成されている。信号導体19はそれぞれ、導電性材料からなり、線状導体が折り曲げられて作製されている。以下では、z軸方向の正方向側から平面視したときに、信号導体19の反時計回り方向の上流側の端部を上流端と呼び、信号導体19の反時計回り方向の下流側の端部を下流端と呼ぶ。ビアホール導体b22~b25はそれぞれ、絶縁体層16f,16e,16d,16cをz軸方向に貫通しており、信号導体19同士を接続している。より詳細には、ビアホール導体b22は、信号導体19aの下流端と信号導体19bの上流端とを接続している。ビアホール導体b23は、信号導体19bの下流端と信号導体19cの上流端とを接続している。ビアホール導体b24は、信号導体19cの下流端と信号導体19dの上流端とを接続している。ビアホール導体b25は、信号導体19dの下流端と信号導体19eの上流端とを接続している。ビアホール導体b20,b21は、図2に示すように、絶縁体層16h,16gをz軸方向に貫通しており、螺旋状部Sp2のz軸方向の負方向側の端部すなわち、信号導体19aの上流端と外部電極14cとを接続している。ビアホール導体b20,b21は、互いに接続されることにより1本のビアホール導体を構成している。ビアホール導体b26~b31はそれぞれ、図2に示すように、絶縁体層16h,16g,16f,16e,16d,16cをz軸方向に貫通しており、螺旋状部Sp2のz軸方向の正方向側の端部すなわち、信号導体19eの下流端と外部電極14dとを接続している。ビアホール導体b26~b31は、互いに接続されることにより1本のビアホール導体を構成している。以上のように、副線路SLは、外部電極14c,14d間に電気的に接続されている。そして、副線路SLは、図2に示すように、絶縁体層16c~16hが設けられている領域A2に設けられている。このように、領域A1と領域A2とは、z軸方向において重なっている。また、電子部品10aでは、信号線路18b,18c,18d,18e,18fと信号線路19e,19d,19c,19b,19aとは、同じ絶縁体層16上に設けられている。以上のように構成された電子部品10aでは、外部電極14aが入力ポートとして用いられ、外部電極14bがメイン出力ポートとして用いられ、外部電極14cがモニタ出力ポートとして用いられ、外部電極14dが50Ω終端ポートとして用いられる。方向性結合器の製造方法次に、電子部品10aの製造方法について図1及び図2を参照しながら説明する。まず、絶縁体層16となるべきセラミックグリーンシートを準備する。次に、絶縁体層16となるべきセラミックグリーンシートのそれぞれに、ビアホール導体b1~b12,b20~b31を形成する。ビアホール導体b1~b12,b20~b31の形成時には、絶縁体層16となるべきセラミックグリーンシートにレーザビームを照射してビアホールを形成する。次に、このビアホールに対して、Ag,Pd,Cu,Auやこれらの合金などの導電性ペーストを印刷塗布などの方法により充填する。次に、絶縁体層16b~16gとなるべきセラミックグリーンシートの表面上に、Ag,Pd,Cu,Auやこれらの合金などを主成分とする導電性ペーストをスクリーン印刷法やフォトリソグラフィ法などの方法で塗布することにより、信号導体18,19を形成する。なお、信号導体18,19の形成の際に、ビアホールに対する導電性ペーストの充填を行ってもよい。また、絶縁体層16aとなるべきセラミックグリーンシートの表面上及び絶縁体層16hとなるべきセラミックグリーンシートの裏面上に、Ag,Pd,Cu,Auやこれらの合金などを主成分とする導電性ペーストをスクリーン印刷法やフォトリソグラフィ法などの方法で塗布することにより、外部電極14a~14dを形成する。次に、各セラミックグリーンシートを積層する。具体的には、絶縁体層16a~16hとなるべきセラミックグリーンシートをz軸方向の正方向側から負方向側へとこの順に並ぶように1枚ずつ積層及び圧着する。以上の工程により、マザー積層体が形成される。このマザー積層体には、静水圧プレスなどにより本圧着が施される。次に、マザー積層体をカット刃によりカットして所定寸法の積層体12を得る。この後、未焼成の積層体12に脱バインダー処理及び焼成を施す。以上の工程により、焼成された積層体12を得る。積層体12には、バレル加工を施して、面取りを行う。最後に、外部電極14の表面に、Niめっき/Snめっきを施す。以上の工程を経て、図1に示すような電子部品10aが完成する。効果以上のように構成された電子部品10aでは、外部電極14を容易に形成できる。より詳細には、電子部品10aでは、外部電極14は、積層体12の端面S1,S2に設けられている。そのため、積層前のセラミックグリーンシートに対してスクリーン印刷等の方法により外部電極14を形成することができる。すなわち、カット後の小さな積層体12に外部電極14を形成する必要がない。そのため、外部電極14を容易に形成することができる。また、電子部品10aでは、主線路MLと副線路SLとを高い結合度で結合させることができる。より詳細には、電子部品10aでは、図2に示すように、主線路MLが設けられている領域A1と副線路SLが設けられている領域A2とは、z軸方向において重なっている。そのため、主線路MLと副線路SLとが近接している部分が長くなる。その結果、主線路MLと副線路SLとを高い結合度で結合させることができる。更に、電子部品10aでは、z軸方向から平面視したときに、中心軸Ax1と中心軸Ax2とが重なっている。そのため、主線路MLにて発生した電界や磁界の大半は、副線路SL内を通過し、副線路SLにて発生した電界や磁界の大半は、主線路ML内を通過するようになる。その結果、主線路MLと副線路SLとをより高い結合度で結合させることができる。更に、電子部品10aでは、主線路MLの螺旋状部Sp1を構成する信号導体18と、副線路SLの螺旋状部Sp2を構成する信号導体19とが同じ絶縁体層上に形成されている。従って、信号導体18、19間の浮遊容量を減らすことができる。そのため、信号導体18と信号導体19とが容量性に結合し、アイソレーション特性が悪化するのを防ぐことができる。第1の変形例以下に、第1の変形例に係る電子部品10bについて図面を参照しながら説明する。図3は、変形例に係る電子部品10b~10dの外観斜視図である。図4は、第1の変形例に係る電子部品10bの分解斜視図である。電子部品10aでは、積層体12には外部電極14a~14dが設けられている。一方、電子部品10bでは、図3に示すように、外部電極14a~14dに加えて、外部電極14e,14fが設けられている。更に、電子部品10aでは、積層体12内には主線路ML及び副線路SLのみが設けられている。一方、電子部品10bでは、図4に示すように、積層体12内には、主線路ML及び副線路SLに加えて、グランド導体2222a,22bが設けられている。外部電極14eは、端面S1において、外部電極14a,14bにより挟まれるように設けられている。一方、外部電極14fは、端面S2において、外部電極14c,14dにより挟まれるように設けられている。絶縁体層16aと絶縁体層16bとの間には、絶縁体層16iが設けられている。絶縁体層16iには、ビアホール導体b41,b42が設けられている。ビアホール導体b41は、ビアホール導体b1とビアホール導体b2とを接続している。ビアホール導体b42は、ビアホール導体b11とビアホール導体b12とを接続している。また、グランド導体22aは、長方形状をなしており、絶縁体層16iの表面に設けられている。グランド導体22aは、絶縁体層16aに設けられているビアホール導体b43により外部電極14eと接続されている。ただし、ビアホール導体b41,b42とは絶縁されている。絶縁体層16gと絶縁体層16hとの間には、絶縁体層16jが設けられている。絶縁体層16jには、ビアホール導体b44,b45が設けられている。ビアホール導体b44は、ビアホール導体b20とビアホール導体b21とを接続している。ビアホール導体b45は、ビアホール導体b30とビアホール導体b31とを接続している。また、グランド導体22bは、長方形状をなしており、絶縁体層16jの表面に設けられている。グランド導体22bは、絶縁体層16j,16hに設けられているビアホール導体b46,b47により外部電極14fと接続されている。ただし、ビアホール導体b44,b45とは絶縁されている。以上のように構成された電子部品10bでは、外部電極14aが入力ポートとして用いられ、外部電極14bがメイン出力ポートとして用いられ、外部電極14cがモニタ出力ポートとして用いられ、外部電極14dが50Ω終端ポートとして用いられ、外部電極14e,14fがグランドポートとして用いられる。以上のように構成された電子部品10bでは、螺旋状部Sp1,Sp2がグランド導体22a,22bによりz軸方向の両側から挟まれている。そのため,螺旋状部Sp1,Sp2にノイズが侵入することが抑制される。また、グランド導体22aと螺旋状部Sp1との距離と、グランド導体22bと螺旋状部Sp2との距離とを調整することによって、主線路MLと副線路SLのインピーダンスをそれぞれ所望の値に設定できる。第2の変形例以下に、第2の変形例に係る電子部品10cについて図面を参照しながら説明する。図5は、第2の変形例に係る電子部品10cの分解斜視図である。図6は、第2の変形例に係る電子部品10cの回路図である。電子部品10bでは、積層体12内には主線路ML、副線路SL及びグランド導体22のみが設けられている。一方、電子部品10cでは、図5及び図6に示すように、積層体12内には、主線路ML、副線路SL及びグランド導体22に加えて、コンデンサC1~C3が設けられている。絶縁体層16iと絶縁体層16bとの間には、絶縁体層16k,16lが設けられている。絶縁体層16kには、ビアホール導体b47,b48が設けられている。絶縁体層16lには、ビアホール導体b49,b50が設けられている。ビアホール導体b47,b49は、ビアホール導体b41とビアホール導体b2とを接続している。ビアホール導体b48,b50は、ビアホール導体b42とビアホール導体b11とを接続している。絶縁体層16kの表面には、コンデンサ導体24a,24bが設けられている。コンデンサ導体24a,24bはそれぞれ、グランド導体22aと対向することにより、コンデンサC1,C2を構成している。また、コンデンサ導体24a,24bはそれぞれ、ビアホール導体b41,b42に接続されている。これにより、コンデンサC1,C2はそれぞれ、螺旋状部Sp1の両端と外部電極14eとの間に接続されている。絶縁体層16lの表面には、コンデンサ導体26が設けられている。コンデンサ導体26は、コンデンサ導体24a,24bと対向することにより、コンデンサC3を構成している。これにより、コンデンサC3は、図6に示すように、螺旋状部Sp1に対して並列に接続されている。以上のようなコンデンサC1~C3は、π型ローパスフィルタを構成している。これにより、主線路MLにノイズが発生することを抑制できる。第3の変形例以下に、第3の変形例に係る電子部品10dについて図面を参照しながら説明する。図7は、第3の変形例に係る電子部品10dの分解斜視図である。図8は、第3の変形例に係る電子部品10dの回路図である。電子部品10bでは、積層体12内には主線路ML、副線路SL及びグランド導体22のみが設けられている。一方、電子部品10dでは、図7及び図8に示すように、積層体12内には、主線路ML、副線路SL及びグランド導体22に加えて、抵抗器R1,R2が設けられている。絶縁体層16gと絶縁体層16jとの間には、絶縁体層16k,16lが設けられている。絶縁体層16kには、ビアホール導体b51,b52及び接続導体30が設けられている。絶縁体層16lには、ビアホール導体b53,b54が設けられている。ビアホール導体b51,b53は、ビアホール導体b21とビアホール導体b44とを接続している。ビアホール導体b52,b54及び接続導体30は、ビアホール導体b30とビアホール導体b45とを接続している。絶縁体層16lの表面には、抵抗器R1,R2となる抵抗導体32a,32bが設けられている。抵抗導体32a,32bはそれぞれ、高抵抗材料により構成されており、ミアンダ状をなしている。抵抗導体32a,32bの一端はそれぞれ、ビアホール導体b51,b52に接続されている。抵抗導体32a,32bの他端は互いに接続されている。そして、抵抗導体32a,32bの他端18は、絶縁体層16kに設けられているビアホール導体b55によりグランド導体22bに接続されている。これにより、抵抗器R1,R2はそれぞれ、螺旋状部Sp2の両端と外部電極14fとの間に設けられている。抵抗器R1により、外部電極14cと副線路SLの接続部がグランド電極14fに接続され、抵抗器R2により外部電極14dと副線路SLの接続部がグランド電極14fに接続されている。ここで、抵抗器R1,R2はアッテネーターとして機能し、モニタ出力ポートおよび50Ω終端ポートに出力される信号を所定の値に減衰させることができる。第4の変形例以下に、第4の変形例に係る電子部品10eについて図面を参照しながら説明する。図9は、第4の変形例に係る電子部品10eの分解斜視図である。電子部品10eでは、電子部品10aに対して、信号導体19f及びビアホール導体b32,b33が追加されている。信号導体19fは、副線路SLの一部を構成しており、絶縁体層16b上に設けられている線状導体である。すなわち、信号導体19fは、信号導体18aと同じ絶縁体層16b上に設けられている。以下では、z軸方向の正方向側から平面視したときに、信号導体19の反時計回り方向の上流側の端部を上流端と呼び、信号導体19の反時計回り方向の下流側の端部を下流端と呼ぶ。ビアホール導体b32,b33は、絶縁体層16bをz軸方向に貫通している。ビアホール導体b32は、信号導体19eの下流端と信号導体19fの上流端とを接続している。ビアホール導体b33は、信号導体19fの下流端とビアホール導体b26とを接続している。以上のように、信号導体18a,18b,18c,18d,18e,18fと信号導体19f,19e,19d,19c,19b,19aとは、同じ絶縁体層16上に設けられている。すなわち、電子部品10eでは、信号導体18が設けられている全ての絶縁体層16上には、信号導体19が設けられている。電子部品10eによれば、電子部品10eでは、信号導体18が設けられているすべての絶縁体層16上には、信号導体19が設けられている。よって、主線路MLと副線路SLとがより高い結合度で結合するようになる。第5の変形例以下に、第5の変形例に係る電子部品10fについて図面を参照しながら説明する。図10は、第5の変形例に係る電子部品10fの分解斜視図である。電子部品10fでは、主線路MLの両端はそれぞれ、外部電極14a,14dに接続されている。また、副線路SLの両端はそれぞれ、外部電極14b,14cに接続されている。すなわち、電子部品10fでは、主線路ML,SLの両端は、互いに対向する端面S1,S2に引き出されている。以上のように電子部品10fの外部電極14a~14dを形成することで、高い結合度を保ったまま、電子部品10fの回路基板上への接続のバリエーションを増やすことができる。このため、回路基板の設計自由度が高くなる。その他の実施形態前記実施形態に示した電子部品10a~10fは、説明した構成に限らず、その要旨の範囲内において変更可能である。電子部品10a~10fでは、中心軸Ax1,Ax2とは、z軸方向から平面視したときに、一致した状態で重なっている。しかしながら、中心軸Ax1,Ax2は、一致して重なっていなくてもよい。例えば、z軸から平面視したときに、中心軸Ax1、Ax2とを一致させずに、中心軸Ax1とAx2の距離を調整することにより、主線路SLと副線路MLとの結合度を所望の状態に自由に調整してもよい。ただし、この場合においても、z軸方向から平面視したときに、螺旋状部Sp1,Sp2が重なっていることが好ましい。また、外部電極14a,14bは端面S1に設けられ、外部電極14c,14dは端面S2に設けられているが、外部電極14a~14dの配置はこれに限らない。外部電極14a,14bの少なくとも一方は端面S2に設けられていてもよいし、外部電極14c,14dの少なくとも一方は端面S1に設けられていてもよい。"