ユーザ固有の識別情報である第1の識別情報およびユーザプログラムが格納され、ユーザのアクセスが許可されているユーザ領域と、前記第1の識別情報に対応する第2の識別情報が格納され、ユーザのアクセスが禁止されている非公開領域と、を備えるメモリと、前記第1の識別情報を格納可能な第1のレジスタと、前記第2の識別情報を格納可能な第2のレジスタと、前記第1のレジスタに格納されている第1の識別情報と前記第2のレジスタに格納されている第2の識別情報とを比較する比較部と、前記メモリに格納されているユーザプログラムを実行するプロセッサと、を備え、前記プロセッサは、前記比較部において前記第1の識別情報と第2の識別情報とが同一であると判断された場合に前記ユーザプログラムを実行する、マイクロコンピュータ。前記マイクロコンピュータはシーケンサを更に備え、前記シーケンサは、前記第1の識別情報が格納されているアドレスを前記メモリに出力し、当該メモリから出力された前記第1の識別情報を前記第1のレジスタに格納し、前記第2の識別情報が格納されているアドレスを前記メモリに出力し、当該メモリから出力された前記第2の識別情報を前記第2のレジスタに格納する、請求項1に記載のマイクロコンピュータ。前記メモリの前記非公開領域には更に、前記第1の識別情報が格納された場所を示すアドレス情報が格納され、前記第1の識別情報は前記アドレス情報を用いて読み出される、請求項1または2に記載のマイクロコンピュータ。前記アドレス情報を格納可能な第3のレジスタを更に備え、前記シーケンサは、前記アドレス情報が格納されているアドレスを前記メモリに出力し、当該メモリから出力された前記アドレス情報を前記第3のレジスタに格納し、前記第3のレジスタから出力された前記アドレス情報を前記メモリに出力し、当該メモリから出力された前記第1の識別情報を前記第1のレジスタに格納する、請求項3に記載のマイクロコンピュータ。前記第1の識別情報および前記第2の識別情報が格納された場所を示すアドレス情報は、前記ユーザに前記マイクロコンピュータを提供するベンダーにより書き込まれる、請求項1乃至4のいずれか一項に記載のマイクロコンピュータ。上記で説明したように、特許文献1にかかるマイクロプロセッサでは、マイクロプロセッサの自己識別情報とソフトウェアに書き込まれている自己識別情報とを照合する命令をソフトウェアに組み込むことで、特定の自己識別情報を有するマイクロプロセッサでしか動作しないソフトウェアを作成することが可能となる。しかしながら、特許文献1にかかるマイクロプロセッサでは、ソフトウェアを用いて自己識別情報の照合を実施している。このため、例えばソフトウェアが改竄されて上記の照合処理に対応するプログラムがソフトウェアから削除された場合、特定の自己識別情報を有するマイクロプロセッサ以外でもソフトウェアを動作させることが可能となる。このように、特許文献1にかかる技術では、ライセンス認証が正確に実施されない場合があるという問題があった。本発明にかかるマイクロコンピュータは、ユーザ固有の識別情報である第1の識別情報およびユーザプログラムが格納され、ユーザのアクセスが許可されているユーザ領域と、前記第1の識別情報に対応する第2の識別情報が格納され、ユーザのアクセスが禁止されている非公開領域と、を備えるメモリと、前記第1の識別情報を格納可能な第1のレジスタと、前記第2の識別情報を格納可能な第2のレジスタと、前記第1のレジスタに格納されている第1の識別情報と前記第2のレジスタに格納されている第2の識別情報とを比較する比較部と、前記メモリに格納されているユーザプログラムを実行するプロセッサと、を備え、前記プロセッサは、前記比較部において前記第1の識別情報と第2の識別情報とが同一であると判断された場合に前記ユーザプログラムを実行する、マイクロコンピュータである。本発明にかかるマイクロコンピュータでは、ユーザのアクセスが禁止されている非公開領域に、ユーザ領域に書き込まれた第1の識別情報に対応する第2の識別情報が書き込まれている。そして、ユーザ領域に格納されている第1の識別情報を第1のレジスタに格納し、非公開領域に格納されている第2の識別情報を第2のレジスタに格納し、これらの識別情報が同一であると判断された場合に、プロセッサがユーザプログラムを実行している。このように、本発明にかかるマイクロコンピュータでは、第1および第2のレジスタつまり、ハードウェアにそれぞれ格納された第1および第2の識別情報を用いてライセンス認証を実施しているので、ユーザプログラムが改竄されたとしても、ライセンス認証を正確に実施することができる。本発明により、ライセンス認証を正確に実施することが可能なマイクロコンピュータを提供することができる。<実施の形態1>以下、図面を参照して本発明の実施の形態について説明する。図1は、本発明の実施の形態1にかかるマイクロコンピュータを示すブロック図である。図1に示すマイクロコンピュータは、非公開領域2とユーザ領域3とを備えるメモリ1、シーケンサ4、アドレスバス5、データバス6、IDS格納レジスタ7、IDU格納レジスタ8、比較部9、リセット回路10、およびCPU11を有する。メモリ1は、例えばフラッシュメモリ等の不揮発性メモリである。メモリ1は、非公開領域2とユーザ領域3とを有する。非公開領域2は、ユーザのアクセスが禁止されている領域である。ここで、ユーザとはマイクロコンピュータを用いた製品を製造するメーカー等である。非公開領域2には、例えばマイクロコンピュータのベンダーがアクセスすることができる。ユーザ領域3は、ユーザのアクセスが許可されている領域である。また、ユーザ領域3には、ユーザ固有の識別情報であるライセンスIDU第1の識別情報が、ユーザ領域3の所定のアドレスに対応づけて書き込まれている。例えば、ユーザ領域3の所定のアドレスにライセンスIDUをマッピングするようにリンクディレクティブファイルを作成してユーザプログラムをビルドすることで、ユーザ領域3の所定のアドレスにライセンスIDUを書き込むことができる。非公開領域2には、ライセンスIDUに対応するライセンスIDS第2の識別情報が、非公開領域2の所定のアドレスに対応づけて書き込まれている。ここで、ライセンスIDSはライセンスIDUと同一の値である。例えば、マイクロコンピュータのベンダーは、ユーザから開示されたライセンスIDUと同一の値を出荷時にライセンスIDSとして非公開領域2に書き込む。シーケンサ4は、リセット解除後ユーザプログラムが実行される前に次の様なセットアップ動作を実行する。つまり、メモリ1の非公開領域2に格納されているライセンスIDSをIDS格納レジスタ第2のレジスタ7に書き込む動作、およびメモリ1のユーザ領域3に格納されているライセンスIDUをIDU格納レジスタ第1のレジスタ8に書き込む動作を実行する。シーケンサ4は、アドレスバス5を介して、メモリ1およびIDS格納レジスタ7、IDU格納レジスタ8にアドレス信号ADを出力する。また、シーケンサ4は、メモリ1にリード信号RDを出力し、IDS格納レジスタ7にライト信号WRSを出力し、IDU格納レジスタ8にライト信号WRUを出力する。なお、シーケンサ4は、ライセンスIDSが格納されているアドレスおよびライセンスIDUが格納されているアドレスを予め保持することができる。IDS格納レジスタ7は、メモリ1の非公開領域2に格納されているライセンスIDSを格納し、比較部9に出力する。IDU格納レジスタ8は、メモリ1のユーザ領域3に格納されているライセンスIDUを格納し、比較部9に出力する。ここで、IDS格納レジスタ7、IDU格納レジスタ8は、ユーザプログラムがアクセスできないように構成する。また、IDS格納レジスタ7、IDU格納レジスタ8はセットアップ時以外は書き込みを禁止してもよい。比較部9は、IDS格納レジスタ7から出力されたライセンスIDSと、IDU格納レジスタ8から出力されたライセンスIDUとを比較し、これらの比較結果をリセット回路10に出力する。例えば、比較部9は、ライセンスIDSとライセンスIDUとが一致する場合、リセット回路10のAND1の入力にハイレベルの信号を出力する。一方、比較部9は、ライセンスIDSとライセンスIDUとが不一致の場合、リセット回路10のAND1の入力にロウレベルの信号を出力する。リセット回路10は、CPU11をリセットするための回路である。リセット回路10は、AND1を備える。AND1の一方の入力には信号RESETZINが供給され、他方の入力には比較部9の出力が供給され、これらの演算結果論理積がリセット信号RESETZOUTとして出力される。図1に示すマイクロコンピュータでは、例えばリセット信号RESETZOUTがハイレベルの場合にCPU11は通常動作をし、リセット信号RESETZOUTがロウレベルの場合にCPU11がリセットされるつまり、動作しない。すなわち、信号RESETZINがハイレベルであり、比較部9の出力がハイレベルである場合つまり、ライセンスIDSとライセンスIDUとが一致する場合、AND1はハイレベルのリセット信号RESETZOUTを出力する。この場合、CPU11は通常動作する。一方、信号RESETZINがロウレベルの場合、AND1は、比較部9の出力がハイレベルであっても、ロウレベルのリセット信号RESETZOUTを出力する。この場合、CPU11はリセットされる。また、比較部9の出力がロウレベルの場合つまり、ライセンスIDSとライセンスIDUとが不一致の場合、AND1は、信号RESETZINがハイレベルであっても、ロウレベルのリセット信号RESETZOUTを出力する。この場合、CPU11はリセットされる。CPUプロセッサ11は、メモリ1に格納されているユーザプログラムを実行する。つまり、CPU11は、比較部9においてライセンスIDSとライセンスIDUとが同一であると判断された場合、メモリ1に格納されているユーザプログラムを実行する。次に、本実施の形態にかかるマイクロコンピュータの動作について説明する。図2は、本実施の形態にかかるマイクロコンピュータの動作を説明するためのフローチャートである。図2に示すフローチャートにおいて、ステップS1およびステップS2は、マイクロコンピュータの製造時における動作を示し、ステップS3~S7は、マイクロコンピュータのセットアップ時における動作を示している。なお、ステップS1およびステップS2はどちらを先に実行してもよい。同様に、ステップS3およびステップS4はどちらを先に実行してもよい。まず、ユーザは、メモリ1のユーザ領域3の所定のアドレスにライセンスIDUをマッピングしたユーザプログラムを作成する。ここで、ライセンスIDUはユーザによって決定される任意の値である。また、例えば、ユーザプログラムの所定のコードをライセンスIDとして用いることで、ソフトウェア上においてライセンスIDが存在しないように見せることができ、第三者による解析を困難にすることができる。ライセンスIDUは、ユーザ領域3の所定のアドレスにライセンスIDUをマッピングするようにリンクディレクティブファイルを作成してユーザプログラムをビルドすることで、ユーザ領域3の所定のアドレスにマッピングされる。マイクロコンピュータのベンダーは、マイクロコンピュータの製造時に、ユーザから開示されたユーザプログラムをユーザ領域3に書き込むステップS1。次に、マイクロコンピュータのベンダーは、マイクロコンピュータの製造時に、ユーザから開示されたライセンスIDUと同一のライセンスIDSをメモリ1の非公開領域2に書き込むステップS2。なお、ユーザプログラムは、マイクロコンピュータの製造後、ユーザがユーザ領域3に書き込んでもよい。次に、マイクロコンピュータのセットアップ時に、シーケンサ4は、メモリ1の非公開領域2に格納されているライセンスIDSを読み出し、IDS格納レジスタ7に格納するステップS3。また、シーケンサ4は、メモリ1のユーザ領域3に格納されているライセンスIDUを読み出し、IDU格納レジスタ8に格納するステップS4。以下で、ステップS3およびステップS4の動作について詳細に説明する。図3は、図2のステップS3およびステップS4の動作の詳細を説明するためのタイミングチャートである。図3は、シーケンサ4が、メモリ1に格納されているライセンスIDSおよびライセンスIDUをそれぞれ、IDS格納レジスタ7およびIDU格納レジスタ8に格納する場合の動作を示している。なお、図3に示すCLKはクロック信号であり、クロック生成回路不図示から図1に示すマイクロコンピュータの各構成要素に供給されている。タイミングt1において、シーケンサ4はメモリ1からライセンスIDSを読み出すために、ハイレベルのリード信号RDをメモリ1に出力する。また、シーケンサ4は、アドレス信号ADとしてリードアドレスADSRDをアドレスバス5に出力する。ここで、リードアドレスADSRDは、ライセンスIDSが格納されているアドレスである。メモリ1は、タイミングt2において、リードアドレスADSRDに格納されているライセンスIDSを出力データDATAとしてデータバス6に出力する。また、タイミングt2において、シーケンサ4は、アドレス信号ADとしてIDS格納レジスタ7のライトアドレスADSWRをアドレスバス5に出力する。タイミングt3で、シーケンサ4は、ハイレベルのライト信号WRSをIDS格納レジスタ7に出力する。IDS格納レジスタ7は、ライト信号WRSがハイレベルとなったので、メモリ1から出力されたライセンスIDSを、IDS格納レジスタ7のライトアドレスADSWRに対応するアドレスに格納する。その後、タイミングt4において、シーケンサ4はリード信号RDおよびライト信号WRSとしてロウレベルの信号をそれぞれ出力する。これにより、メモリ1からライセンスIDSを読み出し、IDS格納レジスタ7に格納する動作が終了する。次に、タイミングt5において、シーケンサ4はメモリ1からライセンスIDUを読み出すために、ハイレベルのリード信号RDをメモリ1に出力する。また、シーケンサ4は、アドレス信号ADとしてリードアドレスADURDをアドレスバス5に出力する。ここで、リードアドレスADURDは、ライセンスIDUが格納されているアドレスである。メモリ1は、タイミングt6において、リードアドレスADURDに格納されているライセンスIDUを出力データDATAとしてデータバス6に出力する。また、タイミングt6において、シーケンサ4は、アドレス信号ADとしてIDU格納レジスタ8のライトアドレスADUWRをアドレスバス5に出力する。タイミングt7で、シーケンサ4は、ハイレベルのライト信号WRUをIDU格納レジスタ8に出力する。IDU格納レジスタ8は、ライト信号WRUがハイレベルとなったので、メモリ1から出力されたライセンスIDUを、IDU格納レジスタ8のライトアドレスADUWRに対応するアドレスに格納する。その後、タイミングt8において、シーケンサ4はリード信号RDおよびライト信号WRUとしてロウレベルの信号をそれぞれ出力する。これにより、メモリ1からライセンスIDUを読み出し、IDU格納レジスタ8に格納する動作が終了する。以上の動作により、メモリ1の非公開領域2に格納されているライセンスIDSがIDS格納レジスタ7に格納され、メモリ1のユーザ領域3に格納されているライセンスIDUがIDU格納レジスタ8に格納される。次に、比較部9において、IDS格納レジスタ7に格納されているライセンスIDSと、IDU格納レジスタ8に格納されているライセンスIDUとが比較されるステップS5。そして、ライセンスIDSとライセンスIDUとが一致する場合ステップS5:YES、比較部9はリセット回路10のAND1にハイレベルの信号を出力するライセンス認証成功:ステップS6。このとき、信号RESETZINがハイレベルである場合、AND1はハイレベルのリセット信号RESETZOUTを出力するので、CPU11は通常動作をする。一方、ライセンスIDSとライセンスIDUとが一致しない場合ステップS5:NO、比較部9はリセット回路10のAND1にロウレベルの信号を出力するエラー処理:ステップS7。この場合、AND1はロウレベルのリセット信号RESETZOUTを出力するので、CPU11はリセットされるつまり、CPU11は動作しない。なお、上記エラー処理ステップS7として、CPU11をリセットする以外に、例えばアドレスバス5およびデータバス6の少なくとも一方を停止状態としてもよく、またエラーフラグを立ててマイクロコンピュータにおける処理を停止するように構成してもよい。以上で説明した本実施の形態にかかる発明により、ライセンス認証を正確に実施することが可能なマイクロコンピュータを提供することができる。本発明の課題で説明したように、特許文献1にかかるマイクロプロセッサでは、マイクロプロセッサの自己識別情報とソフトウェアに書き込まれている自己識別情報とを照合する命令をソフトウェアに組み込むことで、特定の自己識別情報を有するマイクロプロセッサでしか動作しないソフトウェアを作成することを可能としていた。しかしながら、特許文献1にかかるマイクロプロセッサでは、ソフトウェアを用いて自己識別情報の照合を実施しているため、例えばソフトウェアが改竄されて照合処理に対応するプログラムがソフトウェアから削除された場合、特定の自己識別情報を有するマイクロプロセッサ以外でもソフトウェアを動作させることが可能となるという問題があった。これに対して本実施の形態にかかるマイクロコンピュータでは、ユーザのアクセスが禁止されている非公開領域2に、ユーザ領域3に書き込まれるライセンスIDUと同一のライセンスIDSを書き込んでいる。そして、マイクロコンピュータのセットアップ時に、非公開領域2に格納されているライセンスIDSをIDS格納レジスタ7に格納し、ユーザ領域3に格納されているライセンスIDUをIDU格納レジスタ8に格納し、IDS格納レジスタ7、IDU格納レジスタ8に格納されているライセンスIDS、IDUを比較している。このように、本実施の形態にかかるマイクロコンピュータでは、ライセンスIDの認証処理をハードウェアIDS格納レジスタ7、IDU格納レジスタ8を用いて実施している。また、IDS格納レジスタ7、IDU格納レジスタ8は、ユーザプログラムがアクセスできないように構成されている。よって、ユーザプログラムが改竄されたとしても、誤ってライセンスが認証されることはない。また、ライセンスIDUを含むユーザプログラムは、ライセンスIDUと同一のライセンスIDSが非公開領域2に格納されているマイクロコンピュータでのみ実行することができる。よって、ライセンスIDUを含むユーザプログラムが、他のマイクロコンピュータつまり、ライセンスIDUと同一のライセンスIDSが非公開領域2に格納されていないマイクロコンピュータで使用されることを防ぐことができる。すなわち、コピーされたユーザプログラムが、他のマイクロコンピュータ正規品ではないマイクロコンピュータで実行されることを防止することができる。以上で説明した本実施の形態にかかる発明により、ライセンス認証を正確に実施することが可能なマイクロコンピュータを提供することができる。<実施の形態2>次に、本発明の実施の形態2について説明する。図4は、本発明の実施の形態2にかかるマイクロコンピュータを示すブロック図である。本実施の形態にかかるマイクロコンピュータは、メモリ21のユーザ領域23に書き込まれているライセンスIDUのアドレスが非公開領域22に書き込まれる点、このライセンスIDUのアドレスがIDUアドレス格納レジスタ第3のレジスタ25に格納される点、およびシーケンサ24がIDUアドレス格納レジスタ25に格納されているアドレスを用いてライセンスIDUを読み出す点が、実施の形態1にかかるマイクロコンピュータと異なる。これ以外は、実施の形態1にかかるマイクロコンピュータと同一であるので、同一の構成要素には同一の符号を付し重複した説明は省略する。図4に示すマイクロコンピュータは、非公開領域22とユーザ領域23とを備えるメモリ21、シーケンサ24、アドレスバス5、データバス6、IDUアドレス格納レジスタ25、IDS格納レジスタ7、IDU格納レジスタ8、比較部9、リセット回路10、およびCPU11を有する。メモリ21は、例えばフラッシュメモリ等の不揮発性メモリである。メモリ21は、非公開領域22とユーザ領域23とを有する。非公開領域22は、ユーザのアクセスが禁止されている領域である。ユーザ領域23は、ユーザのアクセスが許可されている領域である。また、ユーザ領域23には、ユーザ固有の識別情報であるライセンスIDU第1の識別情報が、ユーザ領域23の任意のアドレスに対応づけて書き込まれている。例えば、ユーザ領域23の任意のアドレスにライセンスIDUをマッピングするようにリンクディレクティブファイルを作成してユーザプログラムをビルドすることで、ユーザ領域23の任意のアドレスにライセンスIDUを書き込むことができる。つまり、本実施の形態にかかるマイクロコンピュータでは、ユーザはメモリ21のユーザ領域23の任意のアドレスIDUアドレスにライセンスIDUを書き込むことができる。非公開領域22には、ライセンスIDUに対応するライセンスIDS第2の識別情報が、非公開領域22の所定のアドレスに対応づけて書き込まれている。ここで、ライセンスIDSはライセンスIDUと同一の値である。また、非公開領域22には、ライセンスIDUが格納されているユーザ領域23のアドレスIDUアドレスが書き込まれている。例えば、マイクロコンピュータのベンダーは、ユーザから開示されたライセンスIDUと同一の値ライセンスIDS、およびユーザから開示されたIDUアドレスを出荷時に非公開領域22に書き込む。シーケンサ24は、リセット解除後ユーザプログラムが実行される前に次の様なセットアップ動作を実行する。つまり、メモリ21の非公開領域22に格納されているIDUアドレスをIDUアドレス格納レジスタ25に書き込む動作、メモリ21の非公開領域22に格納されているライセンスIDSをIDS格納レジスタ7に書き込む動作、およびメモリ21のユーザ領域23に格納されているライセンスIDUをIDU格納レジスタ8に書き込む動作を実行する。シーケンサ24は、アドレスバス5を介して、メモリ21、IDUアドレス格納レジスタ25、およびIDS格納レジスタ7、IDU格納レジスタ8にアドレス信号ADを出力する。また、シーケンサ24は、メモリ21にリード信号RDを出力し、IDUアドレス格納レジスタ25にライト信号WRAを出力し、IDS格納レジスタ7にライト信号WRSを出力し、IDU格納レジスタ8にライト信号WRUを出力する。なお、シーケンサ24は、ライセンスIDSが格納されているアドレスおよびIDUアドレスが格納されているアドレスを予め保持することができる。IDUアドレス格納レジスタ25は、メモリ21の非公開領域22に格納されているIDUアドレスを格納し、シーケンサ24に出力する。IDS格納レジスタ7は、メモリ21の非公開領域22に格納されているライセンスIDSを格納し、比較部9に出力する。IDU格納レジスタ8は、メモリ21のユーザ領域23に格納されているライセンスIDUを格納し、比較部9に出力する。ここで、IDUアドレス格納レジスタ25およびIDS格納レジスタ7、IDU格納レジスタ8は、ユーザプログラムがアクセスできないように構成する。また、IDUアドレス格納レジスタ25およびIDS格納レジスタ7、IDU格納レジスタ8はセットアップ時以外は書き込みを禁止してもよい。比較部9、リセット回路10、およびCPU11の構成および動作は実施の形態1の場合と同様であるので省略する。次に、本実施の形態にかかるマイクロコンピュータの動作について説明する。図5は、本実施の形態にかかるマイクロコンピュータの動作を説明するためのフローチャートである。図5に示すフローチャートにおいて、ステップS11およびステップS12は、マイクロコンピュータの製造時における動作を示し、ステップS13~S17は、マイクロコンピュータのセットアップ時における動作を示している。なお、ステップS11およびステップS12はどちらを先に実行してもよい。同様に、ステップS13およびステップS14はどちらを先に実行してもよい。まず、ユーザは、メモリ21のユーザ領域23の任意のアドレスIDUアドレスにライセンスIDUをマッピングしたユーザプログラムを作成する。ここで、ライセンスIDUはユーザによって決定される任意の値である。ライセンスIDUは、任意のアドレスにマッピングするようにリンクディレクティブファイルを作成してユーザプログラムをビルドすることで、ユーザ領域3の任意のアドレスにマッピングされる。マイクロコンピュータのベンダーは、マイクロコンピュータの製造時に、ユーザから開示されたユーザプログラムをユーザ領域23に書き込むステップS11。次に、マイクロコンピュータのベンダーは、マイクロコンピュータの製造時に、ユーザから開示されたライセンスIDUと同一のライセンスIDS、およびアドレスIDUアドレスをメモリ21の非公開領域22に書き込むステップS12。なお、ユーザプログラムは、マイクロコンピュータの製造後、ユーザがユーザ領域23に書き込んでもよい。次に、マイクロコンピュータのセットアップ時に、シーケンサ24は、メモリ21の非公開領域22に格納されているライセンスIDSを読み出し、IDS格納レジスタ7に格納するステップS13。また、シーケンサ24は、メモリ21の非公開領域22に格納されているIDUアドレスを読み出し、IDUアドレス格納レジスタ25に格納する。そして、シーケンサ24は、IDUアドレス格納レジスタ25に格納されているIDUアドレスADIDUを用いて、メモリ21のユーザ領域23に格納されているライセンスIDUを読み出し、IDU格納レジスタ8に格納するステップS14。なお、図5のステップS13およびステップS14の動作は、図3で説明した実施の形態1にかかるマイクロコンピュータのステップS3およびステップS4の動作と基本的に同様である。ここで、メモリ1からIDUアドレスを読み出し、IDUアドレス格納レジスタ25に格納する動作は、メモリ1からライセンスIDSを読み出し、IDS格納レジスタ7に格納する動作と同様である。また、シーケンサ24は、ライセンスIDUのリードアドレスADURDをIDUアドレス格納レジスタ25から取得しており、リードアドレスADURDはIDUアドレス格納レジスタ25から出力されるアドレスADIDUに対応している。次に、比較部9において、IDS格納レジスタ7に格納されているライセンスIDSと、IDU格納レジスタ8に格納されているライセンスIDUとが比較されるステップS15。そして、ライセンスIDSとライセンスIDUとが一致する場合ステップS15:YES、比較部9はリセット回路10のAND1にハイレベルの信号を出力するライセンス認証成功:ステップS16。このとき、信号RESETZINがハイレベルである場合、AND1はハイレベルのリセット信号RESETZOUTを出力するので、CPU11は通常動作をする。一方、ライセンスIDSとライセンスIDUとが一致しない場合ステップS15:NO、比較部9はリセット回路10のAND1にロウレベルの信号を出力するエラー処理:ステップS17。この場合、AND1はロウレベルのリセット信号RESETZOUTを出力するので、CPU11はリセットされるつまり、CPU11は動作しない。以上で説明した本実施の形態にかかる発明により、ライセンス認証を正確に実施することが可能なマイクロコンピュータを提供することができる。特に、本実施の形態にかかるマイクロコンピュータでは、メモリ21のユーザ領域23の任意のアドレスIDUアドレスにライセンスIDUを書き込むことができ、また、IDUアドレスを非公開領域に格納しているので、ライセンスIDUの解析を更に困難にすることができる。以上、本発明を上記実施形態に即して説明したが、上記実施形態の構成にのみ限定されるものではなく、本願特許請求の範囲の請求項の発明の範囲内で当業者であればなし得る各種変形、修正、組み合わせを含むことは勿論である。