半導体パッケージと基板とを接続する半導体装置の実装構造であって、該基板表面上には、該半導体パッケージと該基板を電気的に接続するための複数の第1の電極パッドと、該基板の電源層又はグラウンドに接続された複数の第3の電極パッドとが形成されており、該半導体パッケージ表面上には、該半導体パッケージと該基板を電気的に接続するための複数の第2の電極パッドと、該半導体パッケージの電源層又はグラウンドに接続された複数の第4の電極パッドとが形成されており、該半導体パッケージと該基板は、該第1及び第2の電極パッドを電気的に接続する第1の導電性接合体と、該第3及び第4の電極パッドを電気的に接続する第2の導電性接合体と、により接続され、該第2の導電性接合体は、その大きさが該第1の導電性接合体よりも小さく形成されるとともに、該第1の導電性接合体のそれぞれの周囲を取り囲むように分布して配置されている、ことを特徴とする実装構造。前記第3及び第4の電極パッドが、前記半導体パッケージ内及び前記基板内の前記電源層同士又は前記グラウンド同士と接続されていることを特徴とする、請求項1に記載の実装構造。前記基板表面上の第1のソルダーレジスト層及び前記半導体パッケージ表面上の第2のソルダーレジスト層に形成された溝穴に、前記第3及び第4の電極パッドがそれぞれ配置されていることを特徴とする、請求項1又は2に記載の実装構造。前記第2の導電性接合体は、はんだ接合体、導電性樹脂接合体又は導電ピン接合体のいずれかである、請求項1~3のいずれか一に記載の実装構造。前記第2の導電性接合体が、前記第1の導電性接合体の周囲を少なくとも3点で取り囲んでいることを特徴とする、請求項1~4のいずれか一に記載の実装構造。前記第2の導電性接合体が、前記第1の導電性接合体の周囲を面的に連続して取り囲んでいることを特徴とする、請求項1~4のいずれか一に記載の実装構造。前記第1の導電性接合体は、はんだ接合体であることを特徴とする、請求項1~6のいずれか一に記載の実装構造。基板上に電気信号を伝送するための第1の電極パッドと、該第1の電極パッドの周囲を取り囲むように分布して配置される、該基板の電源層又はグラウンドに接続され該第1の電極パッドよりも小さい第3の電極パッドと、を形成する工程と、半導体パッケージ上に、該第1の電極パッドに対応する位置に第2の電極パッドを、該第3の電極パッドに対応する位置に該半導体パッケージの電源層又はグラウンドに接続され該第2の電極パッドよりも小さい第4の電極パッドを、形成する工程と、該第1の電極パッドと該第2の電極パッドとの間、及び該第3の電極パッドと該第4の電極パッドとの間に、それぞれ第1及び第2の導電性材料を挟んで該基板と該半導体パッケージとを接合する工程と、を含む半導体装置の実装方法。特許文献1に開示された技術では、基板単体における伝送信号の不要な電磁波放射の抑制を実現するものの、実際に電子機器に組み込まれる部品実装基板、特に部品と基板をつなぐはんだ接続部から放射される不要な電磁波を抑制することはできない。今後、信号伝送の高速化が進むにつれ、基板と部品を接続するはんだ接続部からも不要な電磁波放射が発生し、装置回路の動作不具合が発生するおそれがある。さらに、一般的に用いられるシールド構造では、部品実装基板全体からの電磁波放射は抑制されるものの、部品と基板をつなぐはんだ接続部から放射される不要な電磁波が基板や部品に与える影響を抑制することはできず、装置回路の動作不具合が発生するおそれがある。本発明は、半導体パッケージが基板表面に接続された実装構造体の、特に部品と基板をつなぐはんだ接続部から放射される不要な電磁波を抑制する実装構造及び実装方法を提供するものである。第1の視点において、本発明に係る実装構造は、半導体パッケージと基板とを接続する半導体装置の実装構造であって、該基板表面上には、該半導体パッケージと該基板を電気的に接続するための複数の第1の電極パッドと、該基板の電源層又はグラウンドに接続された複数の第3の電極パッドとが形成されており、該半導体パッケージ表面上には、該半導体パッケージと該基板を電気的に接続するための複数の第2の電極パッドと、該半導体パッケージの電源層又はグラウンドに接続された複数の第4の電極パッドとが形成されている。該半導体パッケージと該基板は、該第1及び第2の電極パッドを電気的に接続する第1の導電性接合体導電性材料と、該第3及び第4の電極パッドを電気的に接続する第2の導電性接合体導電性材料と、により接続され、該第2の導電性接合体は、その大きさ幅または直径が該第1の導電性接合体よりも小さく形成されるとともに、該第1の導電性接合体のそれぞれの周囲を取り囲むように分布ないし分散して配置されている。第2の視点において、本発明の半導体装置の実装方法は、基板上に電気信号を伝送するための第1の電極パッドと、該第1の電極パッドの周囲を取り囲むように分布して配置される、該基板の電源層又はグラウンドに接続され該第1の電極パッドよりも小さい第3の電極パッドと、を形成する工程と、半導体パッケージ上に、該第1の電極パッドに対応する位置に第2の電極パッドを、該第3の電極パッドに対応する位置に該半導体パッケージの電源層又はグラウンドに接続され該第2の電極パッドよりも小さい第4の電極パッドを、形成する工程と、該第1の電極パッドと該第2の電極パッドとの間、及び該第3の電極パッドと該第4の電極パッドとの間に、それぞれ第1及び第2の導電性材料を挟んで該基板と該半導体パッケージとを接合する工程と、を含む。上記構成により、第1の導電性材料から発生する不要な電磁波放射を抑制できる、半導体装置の実装構造及び実装方法を提供することができる。特に、第2の導電性接合体を第1の導電性接合体よりも小さく形成して周囲に分布配置することにより、高性能化、高密度化が進む製品に対応することができる。第1の視点において、前記第3及び第4の電極パッドが、前記半導体パッケージ内及び前記基板内の前記電源層同士又は前記グラウンド同士と接続されていることが好ましい。また、前記基板表面上の第1のソルダーレジスト層及び前記半導体パッケージ表面上の第2のソルダーレジスト層に形成された溝穴に、前記第3及び第4の電極パッドがそれぞれ配置されていることが好ましい。また、前記第2の導電性接合体は、はんだ接合体、導電性樹脂接合体又は導電ピン接合体のいずれかであることが好ましい。また、前記第2の導電性接合体が、前記第1の導電性接合体の周囲を少なくとも3点で取り囲んでいることが好ましい。また、前記第2の導電性接合体が、前記第1の導電性接合体の周囲を面的に連続して取り囲んでいることが好ましい。また、前記第1の導電性接合体は、はんだ接合体であることが好ましい。第1の実施形態本発明の第1の実施形態について図面を参照して詳細に説明する。図1aは、本発明の第1の実施形態である、半導体パッケージ2と基板1を重ねた実装構造における、図1bのA-A方向から見た横断面図である。なお、図1a~cにおいて基板は1、半導体パッケージは2、第1の電極パッドを12、第2の電極パッドを22、第3の電極パッドを13、第4の電極パッドを23、第1と第2のソルダーレジストをそれぞれ11と21、第1と第2のはんだ接合体をそれぞれ31と32の符号で示している。この実施形態では、図1b、cに示すように、基板1の表面には、半導体パッケージ2からの電気信号を伝える第1の電極パッド12と、第1の電極パッド12の周囲に千鳥状に取り囲むように分布して配置され、基板1の電源又はグラウンドと接続された第3の電極パッド13が形成されている。同様に半導体パッケージ2には、第1の電極パッド12と第1のはんだ接合体導電性接合体31を介して接続される第2の電極パッド22と、第3の電極パッド13と第2のはんだ接合体導電性接合体32を介して接続される第4の電極パッド23が形成されている。図1bは、図1aのB-B方向の縦断面図である。図1cは、図1aのC-C方向の縦断面図である。第2のはんだ接合体32は、導電性接合体の一形態である。また、信号伝送配線を4、クリアランスを5、配線層を6、基板内のグラウンド層又は電源層を14、半導体パッケージ内のグラウンド層又は電源層を24、半導体素子層を25の符号で示している。第3の電極パッド13は基板1内の電源層又はグラウンド層と接続される。第4の電極パッド23は半導体パッケージ2内の電源層又はグラウンド層と接続される。第1の電極パッド12と第2の電極パッド22、第3の電極パッド13と第4の電極パッド23はそれぞれ、第1のはんだ接合体31と、第2のはんだ接合体32で互いに接続されている。ここで、第3の電極パッド13及び第4の電極パッド23のしたがってそれらを接合する第2のはんだ接合体32の大きさ幅、あるいは直径は、第1の電極パッド12、第2の電極パッド22及び第1のはんだ接合体31の大きさ幅、あるいは直径よりも小さい。今後、製品の高性能化が進むにつれ、部品と基板の接続する第1の導電性接合体の設置間隔は短くなる。そのため、第2の導電性接合体を第1の導電性接合体よりも小さくし、それを周囲に分布配置することで電磁波の遮蔽効果を高めて対応可能とした。このとき、基板1表面上の第1のソルダーレジスト11層と、半導体パッケージ2表面上の第2のソルダーレジスト21層は接触している。したがって、半導体パッケージ2からの基板1へ電気信号を伝える第1のはんだ接合体31は、半導体パッケージ2及び基板1内の電源層又はグラウンド層に周囲を取り囲まれるため、第1のはんだ接合体31から放射される不要な電磁波放射を抑制できる。第1のはんだ接合体31から放射される不要な電磁波放射は、電源又はグラウンドで少しでも囲まれていれば抑制効果があるため、電源又はグラウンド層とつながる第3及び第4の電極パッドとそれを接続する導電性接合体は、電気信号をつなぐ第1及び第2の電極パッドとそれを接続する第1のはんだ接合体より小さくても電磁波放射を抑制する効果は十分ある。これにより、今後、製品の高性能化、高密度化に対応可能となる。図1cに示すように、第3の電極パッド13は、基板1の表面上の第1のソルダーレジスト11に形成された溝の中に形成され、第4の電極パッド23は、半導体パッケージ2表面上の第2のソルダーレジスト21に形成された溝の中に形成されている。第3の電極パッド13を基板1内の電源層に接続した場合、第4の電極パッド23も半導体パッケージ2内の電源層に接続することが好ましい。また、第3の電極パッド13を基板1内のグラウンドに接続した場合、第4の電極パッド23も半導体パッケージ2内のグラウンドに接続することが好ましい。第2の実施形態第1の実施形態において、第2のはんだ接合体32を第1のはんだ接合体31と同一直線状に配置することで、第1のはんだ接合体31のピッチ間の空間を活用でき、第2のはんだ接合体32の点数が増えることで、不要な電磁波放射の抑制効果を向上することができる。第1及び第2のはんだ接合体31、32ははんだではなく他の導電性材料でもよい。そのための構成を第2の実施形態として図2に示す。図2aは、本発明の第2の実施形態である実装構造における半導体パッケージ2を接続する基板11の表面の構造を、図2bのA-A方向から見た横断面図である。図2bは、図2aのB-B方向から見た縦断面図である。図2aからわかるように、本実装構造においては、第2のはんだ接合体32の点数を実施形態1図1aの第2のはんだ接合体32の点数に比べて増加させることができ、これによって電源もしくはグラウンドに囲まれる面積を増やすことができるため、より第1のはんだ接合体31から放射される不要な電磁波を抑制することができるといった相乗的な効果がもたらされる。第3の実施形態第1~2の実施形態において、第2のはんだ接合体32が第1のはんだ接合体31を少なくとも3点で取り囲むことで、電気信号配線引き回しの容易化及び実装不良の削減化を行うことができる。そのための構成を第3の実施形態として、図3に示す。図3aは、本実装構造における半導体パッケージ2を接続する基板1の表面構造を、図3bのA-A方向から見た横断面図である。図3bは、図3aのB-B方向から見た縦断面図である。本実施形態において、第2のはんだ接合体32が第1のはんだ接合体31を少なくとも3点で取り囲むことで、電気信号配線の引き回しが容易になり、高密度配線の形成が可能になる。加えて、はんだ接続点数を削減することができるので、実装不良の削減という相乗的な効果がもたらされる。第4の実施形態第1~3の実施形態において、第1のはんだ接合体31を隙間無く連続して面的に取り囲むよう第2のはんだ接合体32を配置することで、第1のはんだ接合体31から放射される不要な電磁波の遮断率を向上することができる。そのための構成を第4の実施形態として、図4に示す。図4aは、本実装構造における半導体パッケージ2を接続する基板1の表面構造を、図4bのA-A方向から見た横断面図である。図4bは、図4aのB-B方向から見た縦断面図である。本実施形態において、第1のはんだ接合体31が間断なく格子状に取り囲まれるよう第2のはんだ接合体32を配置することで、第1のはんだ接合体31から放射される不要な電磁波の遮断率を向上することができる。なお、第2のはんだ接合体32を矩形状に配置するのではなく、円形状としてもよい。そのための構成を図4cに示す。縦断面図は図示せず。第5の実施形態第1~4の実施形態において、第3及び第4の電極パッドを、第2のはんだ接合体32の代わりに導電性樹脂7で接続させることで、第2のはんだ接合体32の高さバラツキによる実装不良を防止するとともに、基板1と半導体パッケージ2との接着面積増加による実装信頼性の向上効果を得ることができる。そのための構成を第5の実施形態として、図5に示す。図5は本実装構造における半導体パッケージ2と基板1との接続断面図である。本実施形態において、第1及び第2の電極パッドに比べ小さい第3及び第4の電極パッドの接続を第2のはんだ接合体32の代わりに導電性樹脂7で行うことで、第2のはんだ接合体32の高さばらつきによる実装不良を防止による歩留まり向上、及び実装信頼性の向上効果を得ることができる。第6の実施形態第1~4の実施形態において、第3及び第4の電極パッド間に、第2のはんだ接合体32の代わりに導電ピン8を介在させ、第3及び第4の電極パッドを接続させることで、搭載位置ズレの防止及び、実装不良の防止することができる。そのための構成を第5の実施形態として、図6に断面図にて示す。本実施形態において、導電ピン8を採用することで、極小である第2のはんだ接合体32の部分における実装不良を防止することができる。製造方法次に、図7を参照して第1の実施形態に係る実装構造の製造方法を説明する。図7aの矢印で手順を示す一連の図は、本実装構造における半導体パッケージ2を接続する基板1の表面構造部分を上から見た図である。図7bの一連の図は、図7aのB-B方向から見た縦断面図である。図7cの一連の図は、図7aのC-C方向から見た縦断面図である。始めに、基板1表面上の第1の電極パッド12にはんだペースト9を印刷供給する。次いで、第3の電極パッド13に同様にはんだペースト9をディスペンス供給する。そして、第1の電極パッド12と半導体パッケージ2表面上の第2の電極パッド22同士、同時に基板1内の電源又はグラウンド層とつながる第3の電極パッド13と半導体パッケージ2内の電源又はグラウンド層とつながる半導体パッケージ2表面上の第4の電極パッド23同士が接続されるよう半導体パッケージ2を搭載する。最後にリフロー加熱することにより本実装構造を得る。本実施工程では一般的に電子機器の実装工程で多用される表面実装工程を採用しており、従来の実装工程を大幅に変更することなく適用することができる。その他の製造方法1また、その他の製造方法1として、前記製造方法において、基板1内の電源又はグラウンド層とつながる第3の電極パッド13へのはんだペースト9の供給方法は、第1の電極パッド12へのはんだペースト9の供給と同時に印刷により供給しても良い。そのための製造方法を、図8に示す。図8aは、本実装構造における半導体パッケージ2を接続する基板1の表面構造部分を上から見た図である。図8bは、図8aのB-B方向から見た縦断面図である。図8cは、図8aのC-C方向から見た縦断面図である。第1の電極パッド12と第3の電極パッド13に同時にはんだペースト8を印刷供給することで、印刷工程数の削減を行う効果を得る。その他の製造方法2また、その他の製造方法2として、前記製造方法において、第3及び第4の電極パッドの接続に導電性樹脂7を用いてもよい。そのための製造方法を、図9に示す。図9aは、本実装構造における半導体パッケージ2を接続する基板1の表面構造部分を上から見た図である。図9bは、図9aのB-B方向から見た縦断面図である。図9cは、図9aのC-C方向から見た縦断面図である。第1の電極パッド12にはんだペースト9を印刷供給後、予め第3の電極パッド13の箇所を抜き打ち加工した導電性樹脂7を、基板1表面上に貼り付ける。次いで、半導体パッケージ2を搭載し、はんだ溶融温度まで加熱し、加圧する。最後に冷却させることで、本実装構造を得ることができ、実装信頼性の向上効果を得ることができる。その他の製造方法3また、その他の製造方法3として、前記製造方法において、第3及び第4の電極パッド間に導電ピン8を介在させてもよい。そのための製造方法を、図10に示す。第3及び第4の電極パッド13、23上にはんだペースト9を微量供給した後、導電ピン8を挿入し、半導体パッケージ2を搭載後、リフロー加熱することで、極小である第2のはんだ接合体32の部分における実装不良を防止することができる。次に、具体的な実施例を用いて本発明に係る実装構造及び製造方法について説明する。本実施例は図1に示す実装構造を製造した。まず本実施例で使用した基板について説明する。使用した基板表面上の第1及び第3の電極パッドはAu表面にNiメッキを施したものを使用した。第1の電極パッドの直径はいずれも0.2mmである。第3の電極パッドの直径はいずれも0.1mmである。第1の電極パッドの間隔は0.2mmと十分に広い。第3の電極パッドは、図1のように第1の電極パッドを3点で取り囲むように配置している。半導体パッケージはLGAのフルグリッドタイプのものを使用した。なお、フルグリッドタイプだけでなく、パッケージ中央一帯に電極を持たないタイプやパッケージ外周部のみに電極を持つタイプのいずれを使用してもよい。本実施例で使用したLGAは、基板表面上の第1の電極パッドとつながる第2の電極パッドと、基板表面上の第3の電極パッドとつながる第4の電極パッドをもち、第2の電極パッドのピッチは0.4mmであった。本実施例で使用したはんだ材について説明する。はんだ材は、鉛フリーはんだであり、はんだ構成がSn-3.0Ag-0.5Cuである。これは電子機器に一般的に多用されるものである。続いて、製造方法について説明する。ここでは図7に示す製造方法で製造した。始めに、基板表面上の第1の電極パッドにはんだペーストを印刷供給した。その後、第3の電極パッドへのはんだペースト供給にはジェットディスペンサーを用いた。続いて、基板表面上とLGA上の電極パッドがそれぞれ対応するように、LGAを搭載機により搭載した。全部品を搭載後、リフロー加熱により各電極パッド上に供給されたはんだ溶融し、冷却後実装した。以上により、本実装構造を得ることができる。以上、本発明を上記実施形態に即して説明したが、本発明の全開示請求の範囲及び図面を含むの枠内において、さらにその基本的技術思想に基づいて、実施例ないし実施例の変更調整が可能である。また、本発明の請求の範囲の枠内において種々の開示要素の多様な組み合わせないし選択が可能である。すなわち、本発明は、請求の範囲及び図面を含む全開示、技術的思想にしたがって当業者であればなし得るであろう各種変形、修正を含むことは勿論である。