"発光素子と、第1及び第2の電極を有し、該第1及び第2の電極のうち少なくとも一方が前記発光素子と電気的に接続されたチップ部品と、前記発光素子及び前記チップ部品を内蔵し、内面に沿った接地配線を有するパッケージと、前記パッケージの前記内面上に載置されたチップ部品実装用部材とを備え、前記チップ部品実装用部材は、前記内面に沿って延びる部品載置面を有する第1の絶縁領域と、前記部品載置面と前記内面との間に位置する第2の絶縁領域と、前記部品載置面上に形成された第1及び第2のパッドとを有し、前記チップ部品の前記第1及び第2の電極が、前記第1及び第2のパッド上にそれぞれ導電接合されており、前記第2の絶縁領域の比誘電率が前記第1の絶縁領域の比誘電率より小さいことを特徴とする、発光モジュール。前記第2の絶縁領域が空隙から成ることを特徴とする、請求項1に記載の発光モジュール。前記第1の絶縁領域が石英及びガラスのうち少なくとも一つを含むことを特徴とする、請求項1または2に記載の発光モジュール。発光素子と、第1及び第2の電極を有し該第1及び第2の電極のうち少なくとも一方が前記発光素子と電気的に接続されたチップ部品と、前記発光素子及び前記チップ部品を内蔵し、内面に沿った接地配線を有するパッケージとを備える発光モジュールの前記パッケージの前記内面上に載置されるチップ部品実装用部材であって、前記内面に沿って延びる部品載置面を有する第1の絶縁領域と、前記部品載置面と前記内面との間に位置する第2の絶縁領域と、前記部品載置面上に形成された第1及び第2のパッドとを有し、前記第1及び第2のパッド上にはそれぞれ前記チップ部品の前記第1及び第2の電極が導電接合され、前記第2の絶縁領域の比誘電率が前記第1の絶縁領域の比誘電率より小さいことを特徴とする、チップ部品実装用部材。本発明者らは、LD及びLD駆動回路を内蔵する光通信用の発光モジュールを研究開発している。その研究開発において、発光モジュールのLDに高周波の電気信号を供給したとき、或る特定の周波数でLD駆動回路の電気周波数応答特性が急激に低下する場合があることが見出された。この現象は、次の作用に起因すると考えられる。すなわち、発光モジュールの内部には、LDにバイアス電流を供給するためのチップ部品の実装の為に使用される金属製のパッドが存在する。このパッドは、LD及びチップ部品を収容するパッケージの下層部分に設けられた接地パターンとの間に寄生容量を生じさせる。そして、この寄生容量は、パッド自体が有するインダクタンスと相俟って、一本の伝送線路として作用する。伝送線路は、周波数に応じてインピーダンスを変化させる作用を有するので、或る周波数でLD駆動回路のインピーダンスが急激に低下する。このようなしくみによって、或る特定の周波数でLD駆動回路の周波数応答特性が急激に低下し、LDに供給される電流量が急激に減少すると考えられる。本発明は、このような問題点に鑑みてなされたものであり、LD駆動回路の周波数応答特性の急激な低下を抑制できる発光モジュールおよびチップ部品実装用部材を提供することを目的とする。上述した課題を解決するために、本発明による発光モジュールは、発光素子と、第1及び第2の電極を有し、該第1及び第2の電極のうち少なくとも一方が発光素子と電気的に接続されたチップ部品と、発光素子及びチップ部品を内蔵し、内面に沿った接地配線を有するパッケージと、パッケージの内面上に載置されたチップ部品実装用部材とを備え、チップ部品実装用部材は、内面に沿って延びる部品載置面を有する第1の絶縁領域と、部品載置面と内面との間に位置する第2の絶縁領域と、部品載置面上に形成された第1及び第2のパッドとを有し、チップ部品の第1及び第2の電極が、第1及び第2のパッド上にそれぞれ導電接合されており、第2の絶縁領域の比誘電率が第1の絶縁領域の比誘電率より小さいことを特徴とする。この発光モジュールにおいては、チップ部品実装用部材の部品載置面とパッケージの内面との間に、部品載置面を構成する第1の絶縁領域より比誘電率が小さい第2の絶縁領域が設けられている。このような構成によれば、例えば第1の絶縁領域を構成する絶縁材料のみによってチップ部品実装用部材が構成される場合と比較して、部品載置面上のパッドとパッケージの接地配線との間の寄生容量を小さくすることができる。従って、上記発光モジュールによれば、寄生容量に起因するLD駆動回路の周波数応答特性の急激な低下を、効果的に抑制することができる。また、発光モジュールは、第2の絶縁領域が空隙から成ることを特徴としてもよい。この場合、第2の絶縁領域の比誘電率は約1.0となり、第1の絶縁領域の比誘電率より格段に小さくなる。従って、寄生容量を顕著に低減することができ、LD駆動回路の周波数応答特性の急激な低下を、より効果的に抑制することができる。また、発光モジュールは、第1の絶縁領域が石英及びガラスのうち少なくとも一つを含むことを特徴としてもよい。これらの絶縁材料によって、第1の絶縁領域を好適に構成することができる。本発明によるチップ部品実装用部材は、発光素子と、第1及び第2の電極を有し該第1及び第2の電極のうち少なくとも一方が発光素子と電気的に接続されたチップ部品と、発光素子及びチップ部品を内蔵し、内面に沿った接地配線を有するパッケージとを備える発光モジュールのパッケージの内面上に載置されるチップ部品実装用部材であって、内面に沿って延びる部品載置面を有する第1の絶縁領域と、部品載置面と内面との間に位置する第2の絶縁領域と、部品載置面上に形成された第1及び第2のパッドとを有し、第1及び第2のパッド上にはそれぞれチップ部品の第1及び第2の電極が導電接合され、第2の絶縁領域の比誘電率が第1の絶縁領域の比誘電率より小さいことを特徴とする。このチップ部品実装用部材によれば、上述した発光モジュールと同様に、チップ部品実装用のパッドとパッケージの接地配線との間の寄生容量に起因するLD駆動回路の周波数応答特性の急激な低下を、効果的に抑制することができる。本発明による発光モジュールおよびチップ部品実装用部材によれば、LD駆動回路の周波数応答特性の急激な低下を抑制できる。以下、添付図面を参照しながら本発明による発光モジュールおよびチップ部品実装用部材の実施の形態を詳細に説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。図1は、本発明の一実施形態に係る発光モジュールの外観を示す斜視図である。図2は、図1に示した発光モジュールの一部断面を含む斜視図である。各図において、本実施形態の発光モジュール1は、発光素子としてのLD及びこのLDを駆動するための電子部品が収容される積層セラミックパッケージ2を備えている。積層セラミックパッケージ2は、下部セラミック層3、中間セラミック層4、上部セラミック層5からなる3層構造を有している。中間セラミック層4は、下部セラミック層3上に積層され、上部セラミック層5は、中間セラミック層4上に積層されている。これらのセラミック層3~5は、加工性に優れるアルミナで形成されている。積層セラミックパッケージ2は、セラミック層3~5を位置決め積層した状態で焼結及びダイシング加工を行うことにより形成される。下部セラミック層3の外形は、略矩形となっている。下部セラミック層3の上面及び下面には、金属製の回路配線パターンメタライズ層がそれぞれ設けられている。下部セラミック層3の下面には、外部回路との接続を行うための外部接続端子図示せずが設けられている。また、中間セラミック層4の外形は、下部セラミック層3と同様に略矩形となっている。中間セラミック層4の上面及び下面には、回路配線パターンがそれぞれ設けられている。また、上部セラミック層5は、中間セラミック層4に電子部品を実装するためのスペースを確保するように略矩形環状を呈しており、積層セラミックパッケージ2の側壁を構成している。上部セラミック層5の上面及び下面には、回路配線パターンがそれぞれ設けられている。上部セラミック層5の上面の回路配線パターンメタライズ層には、略矩形環状の金属リング13がロウ付け等により固定されている。積層セラミックパッケージ2の内面本実施形態では底面上には、直方体状のサブマウント14が載置されている。サブマウント14は、セラミック層3~5を形成するアルミナよりも熱伝導率の高い絶縁材料で形成されている。このような絶縁材料としては、アルミナの10倍以上の熱伝導率を有する窒化アルミニウムを用いるのが好ましい。また、絶縁材料としては、酸化ベリリウムBeO、炭化珪素SiC、サファイア、ダイヤモンド等を用いることもできる。サブマウント14の上面には、発光素子としてのLD16が実装されている。LD16は、端面発光型LDであり、横方向中間セラミック層4の上面に沿った方向に向けてレーザ光を出射する。なお、サブマウント14は熱伝導率の高い絶縁材料で形成されているので、LD16等で発生した熱がサブマウント14を介して下部セラミック層3に十分拡散されるようになり、サブマウント14に熱が籠もることが防止される。従って、LD16の熱膨張による発光出力の低下が抑制されるため、LD16は良好に動作する。LD16の前方には、LD16の出力光量をモニタするモニタ用フォトダイオード以下、モニタ用PDという20が実装されている。サブマウント14とモニタ用PD20との間には、ミラーまたはプリズムからなる光学部材23が配置されている。光学部材23は、LD16から出射された光の一部を上方に向けて垂直に反射させると共に当該光の残りをモニタ用PD20に向けて透過させる反射透過面23aを有する。反射透過面23aは、中間セラミック層4の上面に対して45度の角度で傾斜しており、所定の反射率を有する。積層セラミックパッケージ2の上面には、レンズ24を保持する金属製のホルダ25が固定されている。積層セラミックパッケージ2の内部を窒素置換した環境において、ホルダ25が金属リング13の上面に溶接されることで、積層セラミックパッケージ2の内部が気密封止されている。ホルダ25は、金属リング13に接合され、積層セラミックパッケージ2の上部開口を覆い塞ぐフタ部26と、このフタ部26と一体化された筒状部27とを有している。筒状部27の軸心は、積層セラミックパッケージ2の上下面に対して直交している。レンズ24は、筒状部27の内周面から張り出すように設けられた環状保持部27aに封止固定されている。ホルダ25には、金属製のジョイント28がYAG溶接により固定されている。ジョイント28は、光を通すための貫通穴29aを有する基部29と、この基部29と一体化された筒状部30とを有する。筒状部30の内周面は、ホルダ25の筒状部27の外周面に接合されている。ジョイント28の基部29には、金属スリーブ31がYAG溶接により固定されている。金属スリーブ31の内部には、ジルコニアスリーブ32が配置されている。ジルコニアスリーブ32内のジョイント28側には、LD16と光結合される光ファイバ33を保持したフェルール34が配置されている。また、金属スリーブ31の内部には、フェルール34を圧入固定する金属筒状体35がジルコニアスリーブ32に隣接して配置されている。金属スリーブ31の外周面には、環状の保持溝36aを有するフランジ部36が設けられている。以上のような発光モジュール1において、LD16から出射された光は、光学部材23の反射透過面23aで上方に反射し、レンズ24により集光され、光ファイバ33に結合される。このとき、LD16からの出射光の一部は、光学部材23を透過し、モニタ用PD20で受光される。発光モジュール1は、図3に示すような光トランシーバ37に組み込まれる。光トランシーバ37はハウジング38を有し、このハウジング38の前端側部分は、発光モジュール1と結合される光コネクタ図示せずをガイドするレセプタクル部39を形成している。レセプタクル部39には、発光モジュール1を保持するための保持用突起39aが設けられている。この保持用突起39aが発光モジュール1における金属スリーブ31の保持溝36aに嵌合することで、発光モジュール1がハウジング38に保持された状態となる。また、光トランシーバ37内には、電子部品40が実装される回路基板17が配置されている。回路基板17は、実装面17aが積層セラミックパッケージ2の底面と直交するように配置されている。積層セラミックパッケージ2の底面の外部接続端子と回路基板17の実装面17aに設けられた外部接続端子とは、フレキシブル基板15を介して接続されている。フレキシブル基板15の信号ラインは、積層セラミックパッケージ2及び回路基板17の特性インピーダンスと整合するように設計されている。フレキシブル基板15と積層セラミックパッケージ2とは、半田により接合されている。積層セラミックパッケージ2の底面の配線回路パターンは、高周波信号用パッドと、直流信号用パッドと、これら以外の接地パターンとからなっている。同様にフレキシブル基板15にも、パッド及び接地パターンが形成されている。ここで、図4は、積層セラミックパッケージ2の底面の配線回路パターン及び各電子部品の実装状態を示す平面図である。また、図5は、積層セラミックパッケージ2の内部回路の構成を示す回路図である。図4及び図5に示されるように、積層セラミックパッケージ2の内部には、LD16、LD駆動用IC42、FBIフェライトビーズインダクタ43、及び容量素子48が実装されている。これらは、ボンディングワイヤ51~56、および積層セラミックパッケージ2に設けられた配線パターンによって互いに電気的に接続されている。なお、図5では、ボンディングワイヤ51~56のそれぞれが有するインダクタンスが明示されている。図5に示されるバイアス電流用端子41には、積層セラミックパッケージ2の外部に設けられる電流源図示せずが接続される。LD16とLD駆動用IC42には、バイアス電流用端子41からFBI43を介して直流のバイアス電流Ibが供給される。FBI43は、伝送に必要な周波数帯域例えば10MHz以上20GHz以下において高いインピーダンスを有する。FBI43は、LD駆動用IC42から出力される高周波の電流信号がバイアス電流用端子41から積層セラミックパッケージ2の外部へ漏れることを防ぎ、また、バイアス電流用端子41から回路内部へのノイズの流入を防ぐ。FBI43は、本実施形態におけるチップ部品である。FBI43は、図4に示されるように、第1の電極43a及び第2の電極43bを有する。その一方第1の電極43aは、ボンディングワイヤ51を介してLD16のアノードと電気的に接続されている。具体的には、積層セラミックパッケージ2の底面上に略直方体状のチップ部品実装用部材60が載置されており、FBI43はチップ部品実装用部材60上に実装されている。このチップ部品実装用部材60は、FBI43の電極43a,43bが導電接合されるための2つのパッドをその表面に有しており、該2つのパッドのそれぞれに電極43a,43bが導電性接着剤を介して接合されているほか、該2つのパッドのそれぞれにボンディングワイヤが接続されている。LD駆動用IC42の正側入力端子42a及び負側入力端子42bは、それぞれボンディングワイヤ54,55を介して信号入力端子44,45に接続されている。図5に示されるように、LD駆動用IC42は、正側入力端子42a及び負側入力端子42bに入力された差動電圧信号を電流信号Icに変換する。LD駆動用IC42の出力端子42eはボンディングワイヤ52を介してLD16のアノードに接続されている。LD駆動用IC42は、出力端子42eにおいて、電流信号Icをバイアス電流Ibから吸い取る。従って、LD16に流れる電流Idの大きさは、Id=Ib-Icとなる。LD駆動用IC42の電源端子42cは、ボンディングワイヤ53を介して入力端子46に接続されている。LD駆動用IC42の接地端子42dは、ボンディングワイヤ56を介して入力端子47に接続されている。電源端子42cと接地端子42dとの間には、容量素子48が接続されている。容量素子48は、電源ノイズを除去し、LD駆動用IC42の動作を安定させる。ここで、チップ部品実装用部材60について更に詳細に説明する。図6は、チップ部品実装用部材60の外観を示す斜視図である。図6に示されるように、チップ部品実装用部材60は、略直方体状といったブロック状の外観を呈しており、第1の絶縁領域61と、第2の絶縁領域62と、パッド63及び64とを有する。第1の絶縁領域61は、誘電率が低い絶縁材料からなり、部品載置面61aを有する。部品載置面61aは、FBI43が搭載される面であり、積層セラミックパッケージ2の底面に沿って例えば底面と略平行に延びている。一実施例では、第1の絶縁領域61は石英比誘電率εr=3.5及びガラス比誘電率εr=2~5のうち少なくとも一方を含む。また、本実施形態の第1の絶縁領域61は、略直方体状のチップ部品実装用部材60の上面となる部品載置面61aのほか、積層セラミックパッケージ2の底面と対向する下面61b、及び積層セラミックパッケージ2の底面と交差する方向に延びる一対の側面61c,61dを有しており、これらの面61a~61dに平行な軸線を中心とする矩形環状を呈している。このチップ部品実装用部材60は、例えば、切り取った石英ブロックへ電界金メッキ処理を施したのちに、レーザー加工または超音波加工によりこの石英ブロックに微細穴を形成することによって好適に製造される。第2の絶縁領域62は、第1の絶縁領域61よりも比誘電率が小さい領域であって、部品載置面61aと積層セラミックパッケージ2の底面との間に位置する。本実施形態では、第2の絶縁領域62は空隙から成る。すなわち、第1の絶縁領域61を構成する絶縁部材が矩形環状に形成されており、その内部の空洞が、第2の絶縁領域62を構成する。なお、第2の絶縁領域62は空隙に限られず、比誘電率が第1の絶縁領域61より小さい絶縁材料によって構成されていてもよい。パッド63は、本実施形態における第1のパッドである。パッド63は、金属膜からなるランドパターンであり、第1の絶縁領域61の部品載置面61a上に形成されている。パッド64は、パッド63とは別に設けられた、本実施形態における第2のパッドである。パッド64は、金属膜からなるランドパターンであり、第1の絶縁領域61の部品載置面61a上に形成されている。パッド63とパッド64とは、FBI43の電極間隔に応じた距離をあけて配置されている。パッド63及び64は、例えば金メッキによって好適に形成される。図7及び図8は、積層セラミックパッケージ2の底面2a上に載置されたチップ部品実装用部材60に、FBI43が実装された様子を示す斜視図及び側面図である。なお、図7及び図8には、積層セラミックパッケージ2の底面2aに沿って設けられた接地パターン2bが図示されている。チップ部品実装用部材60は、積層セラミックパッケージ2内の底面2aのうち、配線等が設けられておらず電気的に浮いている領域上に載置される。接地パターン接地配線2bは、例えば積層セラミックパッケージ2の最下層面に設けられる。図7及び図8に示されるように、FBI43の第1の電極43aは、パッド63上に導電接合される。パッド63には、FBI43の第1の電極43aとLD16とを電気的に接続するためのボンディングワイヤ57の一端が導電接合される。また、FBI43の第2の電極43bは、パッド64上に導電接合される。パッド64には、FBI43の第2の電極43bとバイアス電流用端子41図5を参照とを電気的に接続するためのボンディングワイヤ58の一端が導電接合される。以上に説明した発光モジュール1が奏する作用効果について、従来の発光モジュールが有する問題点と共に以下に説明する。一般的に、発光モジュールの内部には、LDにバイアス電流を供給するためのチップ部品の実装の為に使用される金属製のパッドが必要とされる。このパッドは、LD及びチップ部品を収容するパッケージの下層部分に設けられた接地パターンとの間に寄生容量を生じさせる。そして、この寄生容量は、パッド自体が有するインダクタンスと協働して、一本の伝送線路として作用する。この伝送線路は、周波数に応じてインピーダンスを変化させる作用を有し、或る周波数でLD駆動回路のインピーダンスを急激に低下させる。このような現象について、更に具体的に考察する。図9は、従来の発光モジュールにおけるパッケージ内部回路の等価回路100を示す回路図である。この等価回路100は、LD駆動ICの等価回路101と、LDの等価回路102と、LD及びFBIを相互に接続する配線の伝送線路モデル分布定数モデル103とを含む。LD駆動ICの等価回路101は、電流源101aを含む。LDの等価回路102はレーザダイオードフォアードボルテージ102aを含む。配線の伝送線路モデル103は、複数のパッケージ内線路の分布定数等価回路103a及び103bとを含む。この等価回路100において、FBIを実装するパッド配線は、ボンディングワイヤが接続される部分とFBIが実装される部分とからなり、これら2つの部分はビアによって互いに接続されている。また、図中に含まれるインダクタンスL1は、LDとLD駆動ICとを繋ぐボンディングワイヤのインダクタンスであり、インダクタンスL2は、LDとFBIとを繋ぐボンディングワイヤのインダクタンスである。図10は、このような等価回路100によって表される従来の発光モジュールのパッケージ内部回路における、LD駆動電流の周波数応答特性を示すグラフである。図10に示されるように、従来の発光モジュールでは8GHz付近で応答振幅が大きく減衰している。すなわち、送信信号の伝送レートが10Gbpsである場合、このような応答振幅の減衰は送信信号の波形を劣化させてしまう。このような応答振幅の減衰の原因は、FBIを実装するためのパッド配線が伝送線路として作用することにある。光通信に使用される周波数帯域では、FBIによってパッド配線の終端部が開放端として見える。このような開放端の伝送線路がLDと並列に存在するとき、或る特定の周波数電気波長が伝送線路長の4倍となる周波数で、LDのアノードから見て短絡が生じることとなる。なお、図9に示した等価回路100において、パッケージの材料の比誘電率をεr=9とした場合、短絡が生じる周波数は8GHzとなる。このような応答振幅の減衰への対策として、例えば伝送線路長を短くすることにより、応答振幅の減衰が生じる周波数を高周波側に移動させることが考えられる。伝送線路長は、寄生容量の平方根に反比例する。寄生容量の大きさはε0εrS/d但し、ε0は真空誘電率、Sは配線の対向面積、dは配線の間隔で表わされる。従って、パッド面積を縮小すること、パッド下の基板厚さを厚くすること、或いは比誘電率を下げること等により、伝送線路長を短くすることができる。しかしながら、パッケージに変更を加えることによる寄生容量の低減は難しい。パッド面積の縮小に関しては、パッド配線を金メッキにより作製する場合に一定以上の面積が必要となるので、メッキ後にパッド面積を低減させるための作業が別途必要となり、製造時間及び製造コストが増大してしまう。また、パッケージに必要な機械的強度やEMI対策の観点から、パッケージに使用される材料やその厚さの変更は難しい。上記のような問題点に対し、本実施形態の発光モジュール1においては、チップ部品実装用部材60の部品載置面61aと積層セラミックパッケージ2の底面2aとの間に、部品載置面61aを構成する第1の絶縁領域61より比誘電率が小さい第2の絶縁領域62が設けられている。このような構成によれば、例えば第1の絶縁領域61を構成する絶縁材料のみによってチップ部品実装用部材が構成される場合と比較して、部品載置面61a上のパッド63,64と積層セラミックパッケージ2の接地パターン2bとの間の寄生容量を小さくすることができる。従って、本実施形態の発光モジュール1によれば、チップ部品実装用のパッド63,64と積層セラミックパッケージ2の接地パターン2bとの間の寄生容量に起因するLD駆動回路の周波数応答特性の急激な低下を、効果的に抑制することができる。また、本実施形態のように、第2の絶縁領域62は空隙から成ることが好ましい。これにより、第2の絶縁領域62の比誘電率は約1.0となり、第1の絶縁領域61の比誘電率より格段に小さくなる。従って、寄生容量を顕著に低減することができ、LD駆動回路の周波数応答特性の急激な低下を、より効果的に抑制することができる。ここで、パッド63,64の面積をS、第1の絶縁領域61の比誘電率をεr1、空気の比誘電率を1とすると、パッド63,64と接地パターン2bとの間の容量Cは、次の数式1によって表される。なお、数式1において、d1は第1の絶縁領域61の厚さ図8参照であり、d2は第2の絶縁領域62の厚さすなわち空隙の間隔、図8参照である。この数式1は、第1の絶縁領域61の比誘電率εr1が比較的大きな場合であっても、寄生容量の大きさが第2の絶縁領域62の厚さd2に主に依存して小さな値になることを示している。また、図11は、図9に示した等価回路図100に本実施形態のチップ部品実装用部材60を加味した場合における、LD駆動電流Idの周波数応答特性を示すグラフである。図11に示されるように、本実施形態の発光モジュール1では、周波数特性が低下する周波数が高周波側に移動しており、17GHz付近で応答振幅が減衰している。すなわち、送信信号の伝送レート付近における応答振幅の減衰を効果的に抑制することができる。また、図12は、積層セラミックパッケージ2の底面2a上に載置された比較例によるチップ部品実装用部材200に、FBI43が実装された様子を示す斜視図である。この比較例に係るチップ部品実装用部材200は、絶縁部材201と、パッド202及び203とを有する。絶縁部材201は、石英やガラスといった、誘電率が低い絶縁材料からなる。絶縁部材201は、略直方体状といったブロック状の外観を呈しており、積層セラミックパッケージ2の底面に沿って延びる上面201aと、積層セラミックパッケージ2の底面と交差する方向に延びる側面201bと、下面201cとを有する。下面201cは、積層セラミックパッケージ2の底面と対向する。パッド202及び203は、金属膜からなるランドパターンであり、絶縁部材201の上面201a上から側面201b上にわたって形成されている。パッド202とパッド203とは、FBI43の電極間隔に応じた距離をあけて配置されている。FBI43の第1の電極43aは、パッド202のうち絶縁部材201の側面201b上に形成された部分の上に導電接合される。また、FBI43の第2の電極43bは、パッド203のうち絶縁部材201の側面201b上に形成された部分の上に導電接合される。絶縁部材201の側面201b上に形成されたパッド202及び203の各部分は、FBI43の第1の電極43a及び第2の電極43bをそれぞれ実装可能な程度の比較的大きな面積を有する。パッド202のうち絶縁部材201の上面201a上に形成された部分には、FBI43の第1の電極43aとLD16とを電気的に接続するためのボンディングワイヤ57の一端が導電接合される。また、パッド203のうち絶縁部材201の上面201a上に形成された部分には、FBI43の第2の電極43bとバイアス電流用端子とを電気的に接続するためのボンディングワイヤ58の一端が導電接合される。パッド202,203のうち絶縁部材201の上面201a上に形成された部分の面積は、ボンディングワイヤ57,58を接続可能な程度に小さい。図12に示されたチップ部品実装用部材200によれば、上記実施形態に係るチップ部品実装用部材60と同様に、チップ部品実装用のパッド202,203と積層セラミックパッケージ2の接地パターン2bとの間の寄生容量を低減できる。しかしながら、チップ部品実装用部材200ではFBI43を側面201b上に実装するので、チップ部品実装用部材200及びFBI43を積層セラミックパッケージ2の底面2aへ投影した面積すなわち、底面2aに占める実装面積が大きくなってしまうという問題がある。これに対し、上記実施形態に係るチップ部品実装用部材60では、部品載置面61aが積層セラミックパッケージ2の底面に沿って例えば底面と略平行に延びているので、この部品載置面61a上にFBI43を実装しても、底面2aへの投影面積は広くならない。従って、発光モジュール1の更なる小型化に寄与することができる。本発明による発光モジュール及びチップ部品実装用部材は、上述した実施形態に限られるものではなく、他に様々な変形が可能である。例えば、上述した実施形態では発光モジュールが積層セラミックパッケージを備える場合を例示したが、他の種類のパッケージであっても本発明を適用可能である。また、上述した実施形態ではチップ部品の例としてFBIを例示したが、本発明が適用されるチップ部品は、2つの電極のうち少なくとも一方がLDと電気的に接続されたものであれば他のチップ部品でもよい。また、上述した実施形態では発光素子としてLDを例示したが、本発明の発光素子はLDに限られない。"