基板表面の法線ベクトルと<0001>方向または<000-1>方向とのなす角度が0度以上8度以下の炭化珪素からなる半導体基板と、前記半導体基板上に形成される炭化珪素からなる第1導電型の半導体層と、前記半導体層の表面に形成される活性領域と、前記活性領域を取り囲むように、前記半導体層の表面に形成される第2導電型の第1の半導体領域と、前記半導体層の表面に前記第1の半導体領域の外側に接し、前記第1の半導体領域を取り囲んで設けられ、前記第1の半導体領域と同一の不純物濃度および同一の深さを有する第2導電型の不純物領域がメッシュ形状に形成される第2の半導体領域と、、前記第1の半導体領域と前記第2の半導体領域の周辺に形成された第2導電型の第3の半導体領域と前記活性領域上に設けられる第1の電極と、前記半導体基板の裏面に設けられる第2の電極を備え、前記炭化珪素の比誘電率をε、前記炭化珪素の<0001>方向、<11-20>方向の破壊電界強度をそれぞれEc1、Ec2、電荷素量をqとするとき、前記第1の半導体領域の不純物濃度の深さ方向の積分値が0.8εEc1/q以上1.2εEc1/q以下であり、前記不純物領域の不純物濃度の深さ方向の積分値を前記第2の半導体領域内で平均化した値が0.4εEc2/q以上1.1εEc2/q以下であることを特徴とし、第3の半導体領域は、第1の半導体領域と第2の半導体領域の周辺に形成され、不純物濃度の深さ方向の積分値が0.4εEc2/q以上1.1εEc2/q以下であることを特徴とする半導体装置。前記半導体層がn型であり、前記半導体層のドナー濃度をNdとするとき、前記第1の半導体領域の幅と、前記第2の半導体領域の幅との総和が、εEc1/qNd以上であることを特徴とする請求項1記載の半導体装置。前記第2の半導体領域の幅が、εEc2/qNd以上であることを特徴とする請求項1または請求項2記載の半導体装置。前記不純物領域の間隔が、2×εEc2/qNd以下であることを特徴とする請求項1ないし請求項3いずれか一項記載の半導体装置。前記第2の半導体領域に占める前記不純物領域の割合が第2の半導体領域の内側から外側に向けて減少することを特徴とする請求項1ないし請求項4いずれか1項記載の半導体装置。前記第1の半導体領域が、前記第1の電極と接続していることを特徴とする請求項1ないし請求項5いずれか1項記載の半導体装置。前記半導体基板は第1導電型であり、前記第1の電極は、前記半導体層とショットキー接触をなし、前記活性領域にショットキーバリアダイオード構造が形成されていることを特徴とする請求項1ないし請求項5いずれか1項記載の半導体装置。前記活性領域の上面に、第2導電型の第3の半導体領域をさらに具備し、前記半導体基板は第1導電型であり、前記活性領域にpnダイオード構造が形成されていることを特徴とする請求項1ないし請求項5いずれか1項記載の半導体装置。前記半導体基板は第1導電型であり、前記活性領域にMISFET構造が形成されていることを特徴とする請求項1ないし請求項5いずれか1項記載の半導体装置。前記半導体基板は第2導電型であり、前記活性領域にIGBT構造が形成されていることを特徴とする請求項1ないし請求項5いずれか1項記載の半導体装置。本発明の実施の形態は、上記事情を考慮してなされたものであり、その目的とするところは、耐圧劣化を防止するとともに低コストで製造可能な構造を備える半導体装置を提供することにある。本発明の実施の形態の半導体装置は、炭化珪素半導体基板を用いた半導体装置であって、この半導体基板は、この基板表面の法線ベクトルと<0001>方向または<000-1>方向とのなす角度が0度以上8度以下の炭化珪素からなるものである。そして、この半導体基板表面には、炭化珪素からなる第1導電型の半導体層が形成されており、その表面に、活性領域と、前記活性領域を取り囲むように、前記半導体層の表面に形成される第2導電型の第1の半導体領域と、前記半導体層の表面に前記第1の半導体領域の外側に接し、前記第1の半導体領域を取り囲んで設けられ、前記第1の半導体領域と同一の不純物濃度および同一の深さを有する第2導電型の不純物領域がメッシュ形状に形成されている。前記第1の半導体領域と前記第2の半導体領域の周辺には、第2導電型の第3の半導体領域が形成されている。また、前記活性領域上には第1の電極が設けられており、前記半導体基板の裏面には第2の電極が設けられている。そして、前記炭化珪素の比誘電率をε、前記炭化珪素の<0001>方向、<11-20>方向の破壊電界強度をそれぞれEc1、Ec2、電荷素量をqとするとき、前記第1の半導体領域の不純物濃度の深さ方向の積分値が0.8εEc1/q以上1.2εEc1/q以下であり、前記不純物領域の不純物濃度の深さ方向の積分値を前記第2の半導体領域内で平均化した値が0.4εEc2/q以上1.1εEc2/q以下であることを特徴とし、前記第3の半導体領域の不純物濃度の深さ方向の積分値が0.4εEc2/q以上1.1εEc2/q以下である。上述のように、本実施の形態の半導体装置は、基板表面の法線ベクトルと<0001>方向または<000-1>方向とのなす角度が0度以上8度以下の炭化珪素からなる半導体基板と、前記半導体基板上に形成される炭化珪素からなる第1導電型の半導体層と、前記半導体層の表面に形成される活性領域と、前記活性領域を取り囲むように、前記半導体層の表面に形成される第2導電型の第1の半導体領域と、前記半導体層の表面に前記第1の半導体領域の外側に接し、前記第1の半導体領域を取り囲んで設けられ、前記第1の半導体領域と同一の不純物濃度および同一の深さを有する第2導電型の不純物領域がメッシュ形状に形成される第2の半導体領域と、前記第1の半導体領域と前記第2の半導体領域の周辺に形成された第2導電型の第3の半導体領域と、前記活性領域上に設けられる第1の電極と、前記半導体基板の裏面に設けられる第2の電極を備え、前記炭化珪素の比誘電率をε、前記炭化珪素の<0001>方向、<11-20>方向の破壊電界強度をそれぞれEc1、Ec2、電荷素量をqとするとき、前記第1の半導体領域の不純物濃度の深さ方向の積分値が0.8εEc1/q以上1.2εEc1/q以下であり、前記不純物領域の不純物濃度の深さ方向の積分値を前記第2の半導体領域内で平均化した値が0.4εEc2/q以上1.1εEc2/q以下であることを特徴とし、前記第3の半導体領域の不純物濃度の深さ方向の積分値が0.4εEc2/q以上1.1εEc2/q以下であることを特徴としている。そして、上記態様の半導体装置において、前記第3の半導体領域の幅は、前記第3の半導体領域のPN接合までの深さより大きいことが望ましい。上記態様の半導体装置において、前記半導体層がn型であり、前記半導体層のドナー濃度をNdとするとき、前記第1の半導体領域の幅と、前記第2の半導体領域の幅との総和が、εEc1/qNd以上であることが望ましい。上記態様の半導体装置において、前記第2の半導体領域の幅が、εEc2/qNd以上であることが望ましい。上記態様の半導体装置において、前記不純物領域の間隔が、2×εEc2/qNd以下であることが望ましい。上記態様の半導体装置において、前記第2の半導体領域に占める前記不純物領域の割合が第2の半導体領域の内側から外側に向けて減少することが望ましい。上記態様の半導体装置において、前記第1の半導体領域が、前記第1の電極と接続していることが望ましい。上記態様の半導体装置において、前記半導体基板は第1導電型であり、前記第1の電極は、前記半導体層とショットキー接触をなし、前記活性領域にショットキーバリアダイオード構造が形成されていることが望ましい。上記態様の半導体装置において、前記活性領域の上面に、第2導電型の第3の半導体領域をさらに具備し、前記半導体基板は第1導電型であり、前記活性領域にpnダイオード構造が形成されていることが望ましい。上記態様の半導体装置において、前記半導体基板は第1導電型であり、前記活性領域にMISFET構造が形成されていることが望ましい。上記態様の半導体装置において、前記半導体基板は第2導電型であり、前記活性領域にIGBT構造が形成されていることが望ましい。本実施の形態の半導体装置によれば、耐圧劣化を防止するとともに低コストで製造可能な構造を備える半導体装置を提供することが可能となる。以下、図面を参照しつつ、さらに詳細に実施の形態を説明する。なお、本明細書中、半導体装置の活性領域とは、例えば、半導体装置がショットキーダイオードであればショットキー接合を有する領域、MISFETであればチャネルを有する領域であるなど、半導体装置の主たる機能を実現する構造が存在する領域を意味する。第1の実施の形態本実施の形態の半導体装置は、基板表面の法線ベクトルと<0001>方向または<000-1>方向とのなす角度が0度以上8度以下の炭化珪素からなる半導体基板と、半導体基板上に形成される炭化珪素からなる第1導電型の半導体層と、半導体層の表面に形成される活性領域と、活性領域を取り囲むように、半導体層の表面に形成される第2導電型の第1の半導体領域と、半導体層の表面に第1の半導体領域の外側に接し、第1の半導体領域を取り囲んで設けられ、第1の半導体領域と同一の不純物濃度および同一の深さを有する第2導電型の不純物領域がメッシュ形状に形成される第2の半導体領域と、活性領域上に設けられる第1の電極と、半導体基板の裏面に設けられる第2の電極を備える。そして、炭化珪素の比誘電率をε、炭化珪素の<0001>方向または<000-1>方向、<11-20>方向の破壊電界強度をそれぞれEc1、Ec2、電荷素量をqとするとき、第1の半導体領域の不純物濃度の深さ方向の積分値が0.8εEc1/q以上1.2εEc1/q以下であり、不純物領域の不純物濃度の深さ方向の積分値を第2の半導体領域内で平均化した値が0.4εEc2/q以上1.1εEc2/q以下である。ここで、不純物領域の不純物濃度の深さ方向の積分値を第2の半導体領域内で平均化した値とは、具体的には、第2の半導体領域内にある第2導電型の不純物領域の不純物濃度を深さ方向に積分した値に第2の半導体領域の第2導電型の不純物領域の面積/第2の半導体領域の面積を乗じた値である。すなわち、不純物領域の不純物が、第2の半導体領域内に平均的に分布しているとした場合の、不純物濃度の深さ方向の積分値である。第3の半導体領域は、第1の半導体領域と第2の半導体領域の周辺に形成され、不純物濃度の深さ方向の積分値が0.4εEc2/q以上1.1εEc2/q以下である。本実施の形態の半導体装置は、JTEとして、第1の半導体領域と、この第1の半導体領域の外側にある平均的には第1の半導体領域より低濃度になる第2の半導体領域を備えることにより、デバイス終端部での耐圧劣化を防止する。さらに、第2の半導体領域を、第1の半導体領域と同一の不純物濃度および同一の深さを有する不純物領域で構成する。さらに第3の半導体領域が、第1の半導体領域と第2の半導体領域の周辺に形成され、不純物濃度の深さ方向の積分値が0.4εEc2/q以上1.1εEc2/q以下である。第3の半導体領域は自己整合プロセスで形成する。この構成により、第1の半導体領域と、第2の半導体領域、及び第3の半導体領域を同一のマスクプロセスで形成することが可能となる。したがって、低コストで製造可能である。図1は本実施の形態の半導体装置の模式的な断面図である。図2は、本実施の形態の半導体装置の模式的な上面図である。図1は、図2のAA’断面図である。図3は、図2の矩形部分Bの拡大図である。ここでは、半導体装置の一つとしてショットキーダイオードを用いて説明する。図3において、第3の半導体領域36に囲まれた部分は、イオン注入されていない部分である。図1に示すように、本実施の形態のショットキーバリアダイオードは、n型SiC半導体基板10上にエピタキシャル成長されたn-型SiC半導体層12に形成されている。なお、n型SiC半導体基板10は、基板表面の法線ベクトルと<0001>方向または<000-1>方向とのなす角度が0度以上8度以下となっている。そして、n-型半導体層12の表面には、JTEとしてp-型の第1の半導体領域14が形成されている。第1の半導体領域14の内側は、ショットキー電極16とn-型SiC半導体層12とがショットキー接続される活性領域18となっている。第1の半導体領域14は、ショットキー電極16と一部重なり接続し、活性領域18を取り囲むように形成されている。なお、図2および図3は、ショットキー電極16が形成される前の上面図である。さらに、n型の第2の半導体領域20が、第1の半導体領域14外側に接し、第1の半導体領域14を取り囲むように設けられている。図3に示すように、第2の半導体領域20では、第1の半導体領域14と同一の不純物濃度および同一の深さを有するp-型の不純物領域20aがメッシュ形状に形成されている。すなわち、第2の半導体領域20は、メッシュ形状のp-型の不純物領域20aと、n-型SiC半導体層12表面に相当する島状のn-型の不純物領域20bとで構成されている。さらに、n-型SiC半導体層12の表面端部にはn型チャネルストッパ領域22が形成されている。また、第2の半導体領域20の外側端部とn型チャネルストッパ領域22の内側端部は離間している。n-型SiC半導体層12の上面は、例えばシリコン酸化膜24で覆われ、例えばTiにより形成されたショットキー電極16の上部を開口した後、例えばAlからなる第1の電極アノード電極26が形成されている。さらに、ポリイミド等の保護膜28で全面が覆われ、第1の電極26の上部が開口されている。n型SiC半導体基板10の裏面には、例えばNiからなる第2の電極カソード電極30が形成されている。ここで、第1の半導体領域14から外側の領域を終端領域32と称し、第1の半導体領域14と第2の半導体領域20をあわせた領域を接合終端構造JTE34と称する。本実施の形態で用いられるSiC半導体基板は、上述のように、耐圧に異方性を有している。図4は、SiC半導体基板の異方性の説明図である。<0001>方向の破壊電界強度をEc1、<11-20>方向の破壊電界強度をEc2とすると、図4に示すように、Ec1>Ec2となる。またそれぞれの数値は、上述の式1、2によって計算できる。なお、上述の式1、2による破壊電界強度は、基板表面の法線ベクトルと<0001>方向または<000-1>方向とのなす角度が0度の場合、すなわち基板表面のオフ角が0度の場合である。オフ角が8度の場合の基板表面に対して垂直方向の破壊電界強度Ec1’、基板に平行な方向の破壊電界強度Ec2’は、それぞれ以下の式により与えられる。Ec1’=2.68×1015Nd/10160.1[V/cm]3Ec2’=2.14×1015Nd/10160.1[V/cm]4即ち1式と3式の違い、および2式と4式の違いは1に満たない。したがって、オフ角が8度であってもオフ角が0度の場合と同一視できる。図5は、従来のショットキーバリアダイオード通常のリサーフ層を1つ備えるにおける破壊電界強度の異方性による耐圧劣化を示すシミュレーション結果である。半導体層として、4H-SiC炭化珪素を用いている。横軸はJTEとなるリサーフ層の不純部濃度であり、縦軸はショットキーバリアダイオードの絶縁破壊耐圧降伏耐圧を示す。一般に絶縁破壊耐圧は半導体領域の不純物濃度を深さ方向に積分した値以下、ドーズ量とも称するの関数である。この計算では、濃度は均一とし深さは0.6μmに設定している。破壊電界強度の等方性を仮定し、その絶対値を<0001>方向の値に設定したシミュレーション結果を○印のデータで示す。この結果によれば、第1の半導体領域の濃度を最適化すれば、耐圧は<0001>方向の理想耐圧<0001>限界として示すにほぼ等しい値が得られる。一方、現実にあわせて破壊電界強度の異方性を導入し、<0001>方向と<11-20>方向の破壊電界強度を実験による値に設定して絶縁破壊耐圧を計算した結果を×印のデータで示す。計算結果によれば、絶縁破壊耐圧が<0001>方向の理想耐圧と比べて10程度低下し、またリサーフ層の最適不純物濃度も異方性を考慮しない場合と異なる。リサーフ層の不純物濃度を従来の設計手法等方性シミュレーションによる最適値に設定すると、耐圧が50以上低下することがわかる。図6は、従来の、リサーフ層を一つだけ備えるショットキーバリアダイオードでの電界分布と電界強度の方向、大きさのシミュレーション結果である。リサーフ層であるp-型層の設計濃度を従来の設計の最適値に設定すると、終端構造の端で電界の方向がC軸に垂直方向にずれるため耐圧が低下する。図中矢印で示したものが電界の大きさと方向である。リサーフ層の端部では矢印が基板面に平行な方向に大きく伸びているのがわかる。この方向の破壊強度は図4で説明したように、基板面に垂直な方向よりも小さいので、耐圧が低下するのである。なお、電界強度の分布が色の濃淡で示されている。図7は、第2の半導体領域のみが存在した場合の作用の説明図である。第2の半導体領域20のp-型の不純物領域20aの電位を0に固定し、基板側から逆バイアスを印加した際に広がる空乏層を点線で示している。p-型の不純物領域20aの電位が固定されているため、空乏層は基板方向だけではなく横方向にも広がる。したがって、p-型の不純物領域20aのサイズが縦方向の空乏層の広がりと同程度かより小さい場合にはp-型層が無限に広がっている場合と比べて電圧を印加した際に、より早くp-型の不純物領域20a全体が空乏化する。第2の半導体領域では、第1の半導体領域と同一の不純物濃度および同一の深さを有するp-型の不純物領域20aをメッシュ形状にする。この構造とすることで、第1の半導体領域よりも低濃度の半導体領域を第1の半導体領域の外側に設けることと等価となる。また、図7に示すように、p-型の不純物領域20a同士の離間距離W3は、絶縁破壊耐圧に達する前に、空乏層同士がくっつくだけの距離以下であることが、基板表面に平行な電界を緩和する観点から望ましい。しかしながら、図8に示すように、逆バイアス印加時に空乏層同士が接触する距離にp-不純物領域を配置した場合においても、必然的にp―型不純物領域直下ではなく横方向からの空乏層からの電界の寄与があるため横方向電界強度が最大電界強度に達しないように設計する必要がある。図9は、本発明の実施の形態における第2の半導体領域と第3の半導体領域が存在した場合の作用の説明図である。第2の半導体領域20のp-型の不純物領域20aの電位を0に固定し、基板側から逆バイアスを印加した際に広がる空乏層を点線で示している。p-型の不純物領域20aの電位が固定されているため、空乏層は基板方向だけではなく横方向にも広がる。P-ウェルの拡張領域第3の半導体領域のドーズ量は横方向最大電界強度に相当するドーズ量よりも小さいため横方向最大電界に達する前に空乏化する。この効果により横方向電界を緩和しているので、JTEの外側部分の第2の半導体領域は設計耐圧に達する以前の電圧で空乏化する。これにより第1の半導体領域の外周部に印加される基板表面に平行な電界成分を緩和する。図10は、本実施の形態の半導体装置の第1の半導体領域のドーズ量と耐圧の関係を示す図である。本実施の形態のショットキーダイオード×印のデータと、第1の半導体領域のみ備える従来のショットキーダイオード●印のデータの耐圧をシミュレーションにより比較した結果である。横軸は、従来例では、第1の半導体領域に相当するリサーフ層のドーズ量である。また、本実施の形態では、JTEの内側にあたる第1の半導体領域のドーズ量である。本実施の形態によれば、耐圧を<0001>方向の限界値まで向上させることが可能となる。また、第1の半導体領域のドーズ量、すなわち、不純物濃度の深さ方向の積分値がEc1/qで最大の効果が得られ、0.8εEc1/q以上1.2εEc1/q以下の範囲で効果が認められる。ドーズ量が上記範囲より多い場合はリサーフ層端で電界集中が起こり、耐圧が低下する。一方、ドーズ量が上記範囲より少ない場合はリサーフ層が完全に空乏化してしまい、リサーフ層の電界遮蔽効果が不足し、ショットキー電極端で電界集中が生じ耐圧が低下する。図11は、第1の実施の形態の効果を説明する図である。本実施の形態でのJTEでの電界分布と電界強度の方向、大きさのシミュレーション結果である。図中矢印で示したものが電界の大きさと方向である。電界強度の分布が色の濃淡で示されている。図のように、本実施の形態では、素子中の最大電界部、すなわち、第1の半導体領域と第2の半導体領域の境界部では、最大電界の方向が<0001>方向にそろっている。すなわち、破壊強度の弱い横側からの電界を第2の半導体領域で抑制し、破壊強度の強い縦方向で電界を受ける構造となっている。このように、本実施の形態においては、外側のJTEである第2の半導体領域は<11-20>方向の電界緩和に寄与し、内側のJTEである第1の半導体領域は<0001>方向の電界緩和に寄与する。図12は、第2の半導体領域の最適ドーズ量範囲をシミュレーションにより求めた結果である。なお、ここで第2の半導体領域のドーズ量とは、図3におけるp-型の不純物領域20aの不純物濃度の深さ方向の積分値を第2の半導体領域内で平均化した値である。いいかえれば、第2の半導体領域中のp-型不純物が、第2の半導体領域内に均等に分布するとした場合のドーズ量である。第2の半導体領域のドーズ量が、1.1εEc2/qを超えると、第2の半導体領域の端部で電界集中が起こり、耐圧が急落する。一方、ドーズ量の下限に関しては、0.4εEc2/q以上であれば耐圧劣化を防止する効果が認められる。図13は、第1の半導体領域の最適ドーズ量の第2の半導体領域のドーズ量依存性を示す図である。第2の半導体領域のドーズ量が最適値から小さくなると、第1の半導体領域のドーズ量マージンが低下することが分かる。もっとも、耐圧のピーク値がシングルJTE耐圧限界値は上回っているので、横方向電界緩和の効果は持続していることがわかる。なお、シングルJTE耐圧限界値とは、JTEがリサーフ層のみの場合の従来例において、これ以上耐圧を上げられない限界値のことである。JTEの横方向の長さは、電極周辺部の空乏層の横方向と同じ程度以上設定し、この領域の空乏層からの電気力線を終端することが望ましい。この空乏層の広がりは、縦方向の空乏層の長さと同じでεEc1/qNdで表わされる。本実施の形態の場合、JTEは内側の第1の半導体領域と、その外側の第2の半導体領域からなるので、この2つの領域で幅がεEc1/qNd以上あることが望ましい。したがって、第1の半導体領域の幅W1と、第2の半導体領域の幅W2との総和が、εEc1/qNd以上であることが望ましい。第1の半導体領域の幅W1が、εEc1/qNd以上であることがより望ましい。ここで、第2の半導体領域で支え得る空乏層幅は、第2の半導体領域のドーズ量/Ndで表わすことができる。そうすると、第1の半導体領域の幅W1は、{εEc1/qNd-第2の半導体領域のドーズ量/Nd}以上であることが望ましい。また、第2の半導体領域で<11-20>方向の破壊電界強度Ec2を支えることが望ましい。したがって、第2の半導体領域の幅W2が、εEc2/qNd以上であることが望ましい。また、上述のように、p-型の不純物領域20a同士の間隔W3は、絶縁破壊耐圧に達する前に、空乏層同士がくっつくだけの距離以下であることが望ましい。第2の半導体領域破壊電界強度Ec2を支える場合の空乏層の伸びはεEc2/qNdである。したがって、不純物領域の間隔W3が、2×εEc2/qNd以下であることが望ましい。なお、上式では、炭化珪素の比誘電率をε、炭化珪素の<0001>方向、<11-20>方向の破壊電界強度をそれぞれEc1、Ec2、電荷素量をq、半導体層中のドナー濃度をNdとする。以上のように、本実施の形態によれば、低濃度のp-型領域である第1の半導体領域の外側に、p-型不純物領域をメッシュ形状にすることにより実質的にさらに低濃度のp-型領域である第2の半導体領域が設けられる。この構成により、破壊電界強度に異方性のある炭化珪素半導体において、耐圧を最大化することができ、半導体本来の性能を引き出すことが可能となる。さらに、本実施の形態では、第2の半導体領域では、第1の半導体領域と同一の不純物濃度および同一の深さを有する第2導電型の不純物領域がメッシュ形状に形成される。このため、このJTEを形成する際に、第1の半導体領域と第2の半導体領域を同一のリソグラフィー工程および同一のイオン注入工程で同時に形成することが可能になる。したがって、低コストでの製造が可能となる。さらに、本実施の形態では、図14に示すように第3の半導体領域は、第1及び第2の半導体領域と同一のマスクに対し、自己整合プロセスを行うことにより第1と第2の半導体領域に形成される。従ってマスクプロセスの追加はないので、低コストでの製造が可能となる。以上、具体例を参照しつつ本発明の実施の形態について説明した。上記、実施の形態はあくまで、例として挙げられているだけであり、本発明を限定するものではない。また、実施の形態の説明においては、半導体装置等で、本発明の説明に直接必要としない部分等については記載を省略したが、必要とされる半導体装置等に関わる要素を適宜選択して用いることができる。また、例えば、実施の形態においては、第1導電型をn型、第2導電型をp型とする場合を例に説明したが、導電型を逆にしても同様の効果を得ることが可能である。その他、本発明の要素を具備し、当業者が適宜設計変更しうる全ての半導体装置が、本発明の範囲に包含される。本発明の範囲は、特許請求の範囲およびその均等物の範囲によって定義されるものである。