"行方向と列方向にマトリクス状に配置された複数の画素を有する表示パネルであって、前記複数の画素の各々が、発光色が異なる複数の第1副画素からなり、前記複数の第1副画素の各々が、発光色が同じ複数の第2副画素からなり、前記複数の第2副画素の各々は、第1電極領域と、前記第1電極領域と対向する第2電極領域と、前記第1電極領域と前記第2電極領域との間に設けられた発光層と、を有することを特徴とする表示パネル。前記表示パネルは、アクティブマトリクス表示パネルおよびパッシブマトリクス表示パネルのいずれかである、請求項1に記載の表示パネル。前記表示パネルは、アクティブマトリクス表示パネルであって、前記複数の第2副画素の各々は、さらに、前記第1電極領域に給電するための画素回路を有する、請求項2に記載の表示パネル。前記第1電極領域は、前記第2副画素毎に個別に設けられた画素電極であり、前記第2電極領域は、前記複数の画素に共通に形成された共通電極の前記画素電極に対向する領域である、請求項3に記載の表示パネル。前記第1画素領域は、前記第1副画素毎に個別に設けられた画素電極の一部の領域であり、前記第2電極領域は、前記複数の画素に共通に形成された共通電極の前記画素電極の一部の領域に対向する領域である、請求項3に記載の表示パネル。前記複数の第1副画素の少なくとも1つにおいて、前記第1副画素を構成する複数の第2副画素のうちの少なくとも1つが表示欠陥を有する、請求項5に記載の表示パネル。前記表示欠陥は、画素回路の欠陥に起因し、前記表示欠陥を有しない第2副画素の各々では、前記画素回路と前記第1電極領域とが電気的に接続されており、前記表示欠陥を有する第2副画素の各々では、前記画素回路と前記第1電極領域との電気的接続が遮断されている、請求項6に記載の表示パネル。前記画素回路の各々は、薄膜トランジスタ素子を有する、請求項7に記載の表示パネル。前記表示欠陥は、滅点および暗点の少なくともひとつである、請求項6に記載の表示パネル。前記表示パネルは、パッシブマトリクス表示パネルであって、前記第1電極領域は、前記行方向に形成された複数の帯形状の行方向電極配線と前記列方向に形成された複数の帯形状の列方向電極配線とが各々交差する交差領域に対応する行方向電極配線の領域であり、前記第2電極領域は、前記交差領域に対応する前記列方向電極配線の領域である、請求項2に記載の表示パネル。前記第2副画素の数は、前記第1副画素の数の整数倍である、請求項1から10のいずれか1項に記載の表示パネル。前記複数の第1副画素の各々を構成する複数の第2副画素が、それぞれ隣接配置されている、請求項1から11のいずれか1項に記載の表示パネル。前記複数の第1副画素の各々を構成する複数の第2副画素が、発光色の異なる第2副画素を挟んで配置されている、請求項1から11のいずれか1項に記載の表示パネル。基板を準備する基板準備工程と、前記基板上に行方向と列方向にマトリクス状に複数の画素を形成する画素形成工程と、を有する表示パネルの製造方法であって、前記画素形成工程は、前記画素毎に、発光色が異なる複数の第1副画素を形成する第1副画素形成工程を含み、前記第1副画素形成工程は、前記第1副画素毎に、発光色が同じ複数の第2副画素を形成する第2副画素形成工程を含み、前記第2副画素形成工程は、第1電極領域を形成する工程と、前記第1電極領域と対向する第2電極領域を形成する工程と、前記第1電極領域と前記第2電極領域との間の発光層を形成する工程と、を含む、表示パネルの製造方法。基板を準備する基板準備工程と、前記基板上に行方向と列方向にマトリクス状に複数の画素を形成する画素形成工程と、を有する表示パネルの製造方法であって、前記基板準備工程は、行方向と列方向にマトリクス状に薄膜トランジスタ素子を含む画素回路を複数配置した薄膜トランジスタアレイ基板を形成する薄膜トランジスタアレイ基板形成工程と、前記薄膜トランジスタアレイ基板形成工程後に薄膜トランジスタアレイ基板の表示欠陥を検査する検査工程と、を含み、前記画素形成工程は、前記検査工程で薄膜トランジスタアレイ基板の表示欠陥が許容範囲内でなければ、2以上の整数倍の画素回路に対して1個の画素電極が割り当てられるように、画素電極を形成する画素電極形成工程と、前記各画素電極上に発光層を形成する発光層形成工程と、前記各発光層上に前記複数の画素に共通の共通電極を形成する共通電極形成工程と、を含む、表示パネルの製造方法。前記画素電極形成工程では、各画素電極の面積を前記画素回路の面積の2以上の整数倍とする、請求項15に記載の表示パネルの製造方法。前記基板準備工程は、さらに、前記薄膜トランジスタアレイ基板形成工程の後であって前記基板検査工程の前に、前記薄膜トランジスタアレイ基板上にコンタクトホールを有する絶縁膜を形成する絶縁膜形成工程を有する、請求項15に記載の表示パネルの製造方法。基板を準備する基板準備工程と、前記基板上に行方向と列方向にマトリクス状に複数の画素を形成する画素形成工程と、を有する表示パネルの製造方法であって、前記基板準備工程は、行方向と列方向にマトリクス状に薄膜トランジスタ素子を含む画素回路を複数配置した薄膜トランジスタアレイ基板を形成する薄膜トランジスタアレイ基板形成工程と、前記薄膜トランジスタアレイ基板上にコンタクトホールを有する絶縁膜を形成する絶縁膜形成工程と、を含み、前記画素形成工程は、前記絶縁膜上に、1個の画素回路に対して1個の画素電極が割り当てられるように、画素電極を形成する画素電極形成工程と、前記画素電極の欠陥を検査する検査工程と、前記絶縁膜上に、開口部を有する隔壁を形成する隔壁形成工程と、前記各開口部内の画素電極上に発光層を形成する発光層形成工程と、前記各発光層上に前記複数の画素に共通の共通電極を形成する共通電極形成工程と、を含み、前記隔壁形成工程では、前記検査工程で画素電極の表示欠陥が許容範囲内でなければ、2以上の整数倍の画素電極に対して1個の開口部が割り当てられるように、開口部を形成する、表示パネルの製造方法。前記隔壁形成工程では、各開口部の面積を前記画素電極の面積の2以上の整数倍とする、請求項18に記載の表示パネルの製造方法。基板を準備する基板準備工程と、前記基板上に行方向と列方向にマトリクス状に複数の画素を形成する画素形成工程と、を有する表示パネルの製造方法であって、前記基板準備工程は、行方向と列方向にマトリクス状に薄膜トランジスタ素子を含む画素回路を複数配置した薄膜トランジスタアレイ基板を形成する薄膜トランジスタアレイ基板形成工程と、前記薄膜トランジスタアレイ基板上にコンタクトホールを有する絶縁膜を形成する絶縁膜形成工程と、を含み、前記画素形成工程は、前記絶縁膜上に、1個の画素回路に対して1個の画素電極が割り当てられるように、画素電極を形成する画素電極形成工程と、前記絶縁膜上に、画素電極毎に設けられた開口部を有する隔壁を形成する隔壁形成工程と、前記画素電極または前記隔壁の欠陥を検査する検査工程と、前記各開口部内の画素電極上に発光層を形成する発光層形成工程と、前記各発光層上に前記複数の画素に共通の共通電極を形成する共通電極形成工程と、を含み、前記発光層形成工程では、前記画素電極または隔壁の欠陥が許容範囲内でなければ、隣接して並んだ複数の開口部を単位とし、各単位内の開口部に発光色が同じ発光層を形成するとともに、隣接する単位内の開口部に発光色が異なる発光層を形成する、表示パネルの製造方法。上述の通り、現状では、表示パネルの表示欠陥が許容範囲内であれば良品として出荷されるので、ある程度の歩留まりは確保されている。しかしながら、今後、解像度の高い規格が採用されると、加工精度の問題等で表示欠陥が発生しやすくなり、表示欠陥が許容範囲内に収まらないケースが増加することが想定される。そうすると、表示パネルの歩留まりが低下してしまい、製造コストが増大してしまう。そこで、本発明は、表示パネルの歩留まりの低下を抑制することができる技術を提供することを目的とする。本発明の一態様に係る表示パネルは、行方向と列方向にマトリクス状に配置された複数の画素を有する表示パネルであって、前記複数の画素の各々が、発光色が異なる複数の第1副画素からなり、前記複数の第1副画素の各々が、発光色が同じ複数の第2副画素からなり、前記複数の第2副画素の各々は、第1電極領域と、前記第1電極領域と対向する第2電極領域と、前記第1電極領域と前記第2電極領域との間に設けられた発光層と、を有する。第1副画素を構成する第2副画素のひとつに表示欠陥が発生したとしても、残りの第2副画素が正常であれば、その第1副画素は正常に動作する。そのため、第2副画素を副画素とする解像度の高い表示パネルでは表示欠陥が許容範囲に収まらない場合でも、複数の第2副画素からなる第1副画素を副画素とする解像度の低い表示パネルでは表示欠陥が許容範囲に収まる可能性が高い。したがって、解像度の高い表示パネルの製造工程中に検査を行い、表示欠陥が許容範囲に収まらなければ、それ以降の工程では解像度の低い表示パネルとして作り変えることにより、製造の歩留まりの低下を抑制することができる。本発明の一態様の表示パネルは、そのような製造工程で製造可能な構成を有するので、製造の歩留まりの低下を抑制することができる。[本発明の一態様の概要]本発明の一態様に係る表示パネルは、行方向と列方向にマトリクス状に配置された複数の画素を有する表示パネルであって、前記複数の画素の各々が、発光色が異なる複数の第1副画素からなり、前記複数の第1副画素の各々が、発光色が同じ複数の第2副画素からなり、前記複数の第2副画素の各々は、第1電極領域と、前記第1電極領域と対向する第2電極領域と、前記第1電極領域と前記第2電極領域との間に設けられた発光層と、を有する。第1副画素を構成する第2副画素のひとつに表示欠陥が発生したとしても、残りの第2副画素が正常であれば、その第1副画素は正常に動作する。そのため、第2副画素を副画素とする解像度の高い表示パネルでは表示欠陥が許容範囲に収まらない場合でも、複数の第2副画素からなる第1副画素を副画素とする解像度の低い表示パネルでは表示欠陥が許容範囲に収まる可能性がある。したがって、解像度の高い表示パネルの製造工程中に検査を行い、表示欠陥が許容範囲に収まらなければ、それ以降の工程では解像度の低い表示パネルとして作り変えることにより、製造の歩留まりの低下を抑制することができる。本発明の一態様の表示パネルは、そのような製造工程で製造可能な構成を有するので、製造の歩留まりの低下を抑制することができる。また、前記表示パネルは、アクティブマトリクス表示パネルおよびパッシブマトリクス表示パネルのいずれかである、としてもよい。また、前記表示パネルは、アクティブマトリクス表示パネルであって、前記複数の第2副画素の各々は、さらに、前記第1電極領域に給電するための画素回路を有する、としてもよい。また、前記第1電極領域は、前記第2副画素毎に個別に設けられた画素電極であり、前記第2電極領域は、前記複数の画素に共通に形成された共通電極の前記画素電極に対向する領域である、としてもよい。また、前記第1画素領域は、前記第1副画素毎に個別に設けられた画素電極の一部の領域であり、前記第2電極領域は、前記複数の画素に共通に形成された共通電極の前記画素電極の一部の領域に対向する領域である、としてもよい。また、前記複数の第1副画素の少なくとも1つにおいて、前記第1副画素を構成する複数の第2副画素のうちの少なくとも1つが表示欠陥を有する、としてもよい。また、前記表示欠陥は、画素回路の欠陥に起因し、前記表示欠陥を有しない第2副画素の各々では、前記画素回路と前記第1電極領域とが電気的に接続されており、前記表示欠陥を有する第2副画素の各々では、前記画素回路と前記第1電極領域との電気的接続が遮断されている、としてもよい。また、前記画素回路の各々は、薄膜トランジスタ素子を有する、としてもよい。また、前記表示欠陥は、滅点および暗点の少なくともひとつである、としてもよい。また、前記表示パネルは、パッシブマトリクス表示パネルであって、前記第1電極領域は、前記行方向に形成された複数の帯形状の行方向電極配線と前記列方向に形成された複数の帯形状の列方向電極配線とが各々交差する交差領域に対応する行方向電極配線の領域であり、前記第2電極領域は、前記交差領域に対応する前記列方向電極配線の領域である、としてもよい。また、前記第2副画素の数は、前記第1副画素の数の整数倍である、としてもよい。また、前記複数の第1副画素の各々を構成する複数の第2副画素が、それぞれ隣接配置されている、としてもよい。また、前記複数の第1副画素の各々を構成する複数の第2副画素が、発光色の異なる第2副画素を挟んで配置されている、としてもよい。本発明の一態様に係る表示パネルの製造方法は、基板を準備する基板準備工程と、前記基板上に行方向と列方向にマトリクス状に複数の画素を形成する画素形成工程と、を有する表示パネルの製造方法であって、前記画素形成工程は、前記画素毎に、発光色が異なる複数の第1副画素を形成する第1副画素形成工程を含み、前記第1副画素形成工程は、前記第1副画素毎に、発光色が同じ複数の第2副画素を形成する第2副画素形成工程を含み、前記第2副画素形成工程は、第1電極領域を形成する工程と、前記第1電極領域と対向する第2電極領域を形成する工程と、前記第1電極領域と前記第2電極領域との間の発光層を形成する工程と、を含む。また、本発明の別の一態様に係る表示パネルの製造方法は、基板を準備する基板準備工程と、前記基板上に行方向と列方向にマトリクス状に複数の画素を形成する画素形成工程と、を有する表示パネルの製造方法であって、前記基板準備工程は、行方向と列方向にマトリクス状に薄膜トランジスタ素子を含む画素回路を複数配置した薄膜トランジスタアレイ基板を形成する薄膜トランジスタアレイ基板形成工程と、前記薄膜トランジスタアレイ基板形成工程後に薄膜トランジスタアレイ基板の表示欠陥を検査する検査工程と、を含み、前記画素形成工程は、前記検査工程で薄膜トランジスタアレイ基板の表示欠陥が許容範囲内でなければ、2以上の整数倍の画素回路に対して1個の画素電極が割り当てられるように、画素電極を形成する画素電極形成工程と、前記各画素電極上に発光層を形成する発光層形成工程と、前記各発光層上に前記複数の画素に共通の共通電極を形成する共通電極形成工程と、を含む。また、前記画素電極形成工程では、各画素電極の面積を前記画素回路の面積の2以上の整数倍とすることとしてもよい。また、前記基板準備工程は、さらに、前記薄膜トランジスタアレイ基板形成工程の後であって前記基板検査工程の前に、前記薄膜トランジスタアレイ基板上にコンタクトホールを有する絶縁膜を形成する絶縁膜形成工程を有することとしてもよい。さらに、本発明の別の一態様に係る表示パネルの製造方法は、基板を準備する基板準備工程と、前記基板上に行方向と列方向にマトリクス状に複数の画素を形成する画素形成工程と、を有する表示パネルの製造方法であって、前記基板準備工程は、行方向と列方向にマトリクス状に薄膜トランジスタ素子を含む画素回路を複数配置した薄膜トランジスタアレイ基板を形成する薄膜トランジスタアレイ基板形成工程と、前記薄膜トランジスタアレイ基板上にコンタクトホールを有する絶縁膜を形成する絶縁膜形成工程と、を含み、前記画素形成工程は、前記絶縁膜上に、1個の画素回路に対して1個の画素電極が割り当てられるように、画素電極を形成する画素電極形成工程と、前記画素電極の欠陥を検査する検査工程と、前記絶縁膜上に、開口部を有する隔壁を形成する隔壁形成工程と、前記各開口部内の画素電極上に発光層を形成する発光層形成工程と、前記各発光層上に前記複数の画素に共通の共通電極を形成する共通電極形成工程と、を含み、前記隔壁形成工程では、前記検査工程で画素電極の表示欠陥が許容範囲内でなければ、2以上の整数倍の画素電極に対して1個の開口部が割り当てられるように、開口部を形成する。また、前記隔壁形成工程では、各開口部の面積を前記画素電極の面積の2以上の整数倍とすることとしてもよい。さらに、本発明の別の一態様に係る表示パネルの製造方法は、基板を準備する基板準備工程と、前記基板上に行方向と列方向にマトリクス状に複数の画素を形成する画素形成工程と、を有する表示パネルの製造方法であって、前記基板準備工程は、行方向と列方向にマトリクス状に薄膜トランジスタ素子を含む画素回路を複数配置した薄膜トランジスタアレイ基板を形成する薄膜トランジスタアレイ基板形成工程と、前記薄膜トランジスタアレイ基板上にコンタクトホールを有する絶縁膜を形成する絶縁膜形成工程と、を含み、前記画素形成工程は、前記絶縁膜上に、1個の画素回路に対して1個の画素電極が割り当てられるように、画素電極を形成する画素電極形成工程と、前記絶縁膜上に、画素電極毎に設けられた開口部を有する隔壁を形成する隔壁形成工程と、前記画素電極または前記隔壁の欠陥を検査する検査工程と、前記各開口部内の画素電極上に発光層を形成する発光層形成工程と、前記各発光層上に前記複数の画素に共通の共通電極を形成する共通電極形成工程と、を含み、前記発光層形成工程では、前記画素電極または隔壁の欠陥が許容範囲内でなければ、隣接して並んだ複数の開口部を単位とし、各単位内の開口部に発光色が同じ発光層を形成するとともに、隣接する単位内の開口部に発光色が異なる発光層を形成する。[有機ELパネルの構成]以下、解像度の高い規格例えば、4K2Kの副画素4個を、それよりも解像度の低い規格例えば、フルHDの副画素1個として利用した有機ELパネルについて説明する。図1は、本発明の実施形態に係る有機ELパネルの部分断面図である。有機ELパネル100は、第1基板11、TFT層12a~12d、層間絶縁膜13、画素電極14a,14b、隔壁15、発光層16a,16b、共通電極17、封止層18、ブラックマトリクス19、カラーフィルタ20a,20b、第2基板21を備える。TFT層では参照符号にアルファベットが付記されているが、これは、構造は同じであるが属する副画素が異なることを示している。これらを区別しない場合は、以下、単にTFT層12と表記することとする。画素電極、発光層、カラーフィルタについても同様である。<第1基板>第1基板11は、無アルカリガラス、ソーダガラス、無蛍光ガラス、燐酸系ガラス、硼酸系ガラス、石英、アクリル系樹脂、スチレン系樹脂、ポリカーボネート系樹脂、エポキシ系樹脂、ポリエチレン、ポリエステル、シリコーン系樹脂、アルミナ等の絶縁性材料からなる。<TFT層>TFT層12は、4K2Kの副画素毎に設けられており、各々には薄膜トランジスタ素子を含む画素回路が形成されている。TFT層12の上面には、画素回路に電気的に接続された引出電極が形成されている。なお、第1基板11上にTFT層12を形成したものを、薄膜トランジスタアレイ基板ともいう。<層間絶縁膜>層間絶縁膜13は、例えば、TFT層12上に形成されたパッシベーション膜と、その上に形成された平坦化膜とからなる。パッシベーション膜は、SiO酸化シリコンまたはSiN窒化シリコンからなる薄膜であって、TFT層および引出電極を被覆し、これらを保護している。平坦化膜は、ポリイミド系樹脂またはアクリル系樹脂等の絶縁材料からなり、パッシベーション膜の上面の段差を平坦化している。層間絶縁膜13の各引出電極上には引出電極の上面の一部を露出するためのコンタクトホールが形成されている。<画素電極>画素電極14は、フルHDの副画素毎に個別に設けられており、層間絶縁膜13に設けられたコンタクトホール内に入り込んで引出電極に電気的に接続されている。画素電極14は、例えば、Ag銀、APC銀、パラジウム、銅の合金、ARA銀、ルビジウム、金の合金、MoCrモリブデンとクロムの合金、NiCrニッケルとクロムの合金等の光反射性導電材料からなる。<隔壁>隔壁15バンクとも称されるは、画素電極上に形成されており、フルHDの副画素毎に設けられた開口部を有する。隔壁15は、例えば、絶縁性の有機材料例えばアクリル系樹脂、ポリイミド系樹脂、ノボラック型フェノール樹脂等からなる。隔壁15は、発光層を塗布法で形成する場合には塗布されたインクがあふれ出ないようにするための構造物として機能し、発光層を蒸着法で形成する場合には蒸着マスクを載置するための構造物として機能する。<発光層>発光層16は、隔壁15の開口部にそれぞれ形成されており、そのため、フルHDの副画素毎に形成されていることになる。発光層16は、少なくとも有機発光層を含み、さらに必要に応じて、正孔注入層、正孔輸送層、電子注入層、電子輸送層を含む。有機発光層は、例えば、特開平5-163488号公報に記載のオキシノイド化合物、ペリレン化合物、クマリン化合物、アザクマリン化合物、オキサゾール化合物、オキサジアゾール化合物、ペリノン化合物、ピロロピロール化合物、ナフタレン化合物、アントラセン化合物、フルオレン化合物、フルオランテン化合物、テトラセン化合物、ピレン化合物、コロネン化合物、キノロン化合物及びアザキノロン化合物、ピラゾリン誘導体及びピラゾロン誘導体、ローダミン化合物、クリセン化合物、フェナントレン化合物、シクロペンタジエン化合物、スチルベン化合物、ジフェニルキノン化合物、スチリル化合物、ブタジエン化合物、ジシアノメチレンピラン化合物、ジシアノメチレンチオピラン化合物、フルオレセイン化合物、ピリリウム化合物、チアピリリウム化合物、セレナピリリウム化合物、テルロピリリウム化合物、芳香族アルダジエン化合物、オリゴフェニレン化合物、チオキサンテン化合物、シアニン化合物、アクリジン化合物、8-ヒドロキシキノリン化合物の金属錯体、2-ビピリジン化合物の金属錯体、シッフ塩とIII族金属との錯体、オキシン金属錯体、希土類錯体等の蛍光物質等を挙げることができる。<共通電極>共通電極17は、各画素共通に設けられており、例えば、ITO酸化インジウムスズ、IZO酸化インジウム亜鉛等の光透過性材料で形成されている。<封止層>封止層18は、共通電極17上に形成されており、発光層16を水分や酸素から保護している。<ブラックマトリクス>ブラックマトリクス19は、パネル内部への外光の入射を防止したり、基板21越しに内部部品が透けて見えるのを防止したり、外光の照り返しを抑えて有機ELパネル100のコントラストを向上させたりする目的で形成されている黒色樹脂層であって、例えば光吸収性および遮光性に優れる黒色顔料を含む紫外線硬化樹脂材料からなる。<カラーフィルタ>カラーフィルタ20は、フルHDの副画素毎に設けられ、R、GまたはBに対応する波長の可視光を透過する。カラーフィルタ20は、例えば、公知の樹脂材料例えば市販製品として、JSR株式会社製カラーレジストからなる。<第2基板>第2基板21は、第1基板11と同様に、無アルカリガラス、ソーダガラス、無蛍光ガラス、燐酸系ガラス、硼酸系ガラス、石英、アクリル系樹脂、スチレン系樹脂、ポリカーボネート系樹脂、エポキシ系樹脂、ポリエチレン、ポリエステル、シリコーン系樹脂、アルミナ等の絶縁性材料からなる。[各層のレイアウト]以下、TFT層12、画素電極14、隔壁15、発光層16のレイアウトについて説明する。図2は、TFT層に形成された画素回路を例示する回路図である。図2に示すように、画素回路は、ゲート線121、データ線122、電源線123、スイッチングトランジスタ124、駆動トランジスタ125、保持容量126を備える。スイッチングトランジスタ124および駆動トランジスタ125は、薄膜トランジスタ素子である。図3は、TFT層のレイアウトを示す平面図である。図3のA-A線の位置の断面図が図1に相当する。TFT層12a~12lは、行方向X方向および列方向Y方向にマトリクス状に区画された領域に形成されている。各区画のサイズは、有機ELパネルのサイズと解像度で決まる。TFT層12は、4K2Kの規格で形成されており、例えば、1区画が、行方向に約50μm、列方向に約150μmである。図3に示すように、ゲート線121が各行に配され、データ線122と電源線123が各列に配されている。そして、4K2Kの規格で定まる1区画に、1個のTFT層12が形成されている。TFT層12aに着目すると、スイッチングトランジスタ124、駆動トランジスタ125および保持容量126が1区画に形成されていることが分かる。駆動トランジスタ125のソースドレイン電極は引出電極127に電気的に接続されており、引出電極127はコンタクト部分141aを介して画素電極に電気的に接続されている。図4は、画素電極のレイアウトを示す平面図である。画素電極14a~14dは、行方向X方向および列方向Y方向にマトリクス状に区画された領域に形成されている。画素電極14は、フルHDの規格で形成されており、例えば、1区画が、行方向に約100μm、列方向に約300μmである。画素電極14aに着目すると、画素電極14aは、TFT層12a、12b、12e、12fに、それぞれコンタクト部分141a、141b、141e、141fを介して電気的に接続されている。即ち、画素電極14aには、4個のTFT層12a、12b、12e、12fから電力が供給される。図5は、隔壁のレイアウトを示す平面図である。隔壁15は、行方向X方向および列方向Y方向にマトリクス状に設けられた開口部15a~15dを有する。開口部15a~15dは、フルHDの規格で形成されており、例えば、1個が、行方向に約70μm、列方向に約210μmである。図6は、発光層のレイアウトを示す平面図である。発光層16a~16dは、それぞれ隔壁の開口部に設けられている。隔壁の開口部がフルHDの規格で形成されているので、発光層もフルHDの規格で形成されることになる。なお、列方向に隣接する発光層例えば、発光層16aと16cは同じ発光色であり、行方向に隣接する発光層例えば、発光層16aと16bは異なる発光色である。このように、本実施形態では、TFT層12は4K2Kの規格で形成され、それよりも上層の画素電極14、隔壁15、発光層16はフルHDの規格で形成されている。そして、1個の発光層16は、4個のTFT層12により駆動されている。このことから、1個のフルHDの副画素が、発光色が同じ4個の4K2Kの副画素で構成されていると言える。これにより、フルHDの副画素の数が4K2Kの副画素の数の1/4となる。逆に言うと、4K2Kの副画素の数はフルHDの副画素の数の整数倍4倍となる。上記構成によれば、4個のTFT層のうちのひとつに表示欠陥が発生したとしても、残りの3個のTFT層が正常であれば、それに接続された発光層は正常に発光する。そのため、4K2Kの規格では表示欠陥が許容範囲に収まらない場合でも、フルHDの規格では表示欠陥が許容範囲に収まる可能性が高い。したがって、4K2Kの有機ELパネルの製造工程中に検査を行い、表示欠陥が許容範囲に収まらなければ、それ以降の工程ではフルHDの有機ELパネルとして作り変えることにより、製造の歩留まりの低下を抑制することができる。また、表示欠陥は、製造過程だけでなく製品出荷後においても経年劣化により発生することがある。このような場合でも、4個のTFT層のうちの1個のTFT層が劣化したとしても、残りの3個のTFT層が正常であれば、それに接続された発光層は正常に発光する。そのため、製品寿命を延ばすことができる。なお、4K2Kの有機ELパネルをフルHDの有機ELパネルに作り変えた場合、行方向に隣接する2個、列方向に隣接する4個の合計4個のTFT層を同じ時刻に同じように駆動させればよい。例えば、隣接する2行のゲート線121の両方にオン信号を与え、隣接する2列のデータ線122に同じデータ信号を与えればよい。これにより、4K2Kの4個の副画素をフルHDの1個の副画素として機能させることができる。[有機ELパネルの製造方法]図7は、本発明の実施形態に係る有機ELパネルの製造工程を示すフロー図である。まず、基板11上にTFT層12を4K2Kの規格で形成することにより、薄膜トランジスタアレイ基板を形成するステップS101。次に、薄膜トランジスタアレイ基板に対して、アレイテスタによる表示欠陥の検査を実施するステップS102。ここでは、例えば、薄膜トランジスタ素子の電気特性に異常があるか否かを検査する。検査の結果、表示欠陥が許容範囲内であれば、薄膜トランジスタアレイ基板上に層間絶縁膜を形成しステップS103、そのまま4K2Kの規格で画素電極を形成するステップS104。そして、画素電極に対して、パターン検査による表示欠陥の検査を実施するステップS105。ここでは、例えば、隣接する画素電極が結合していないか、画素電極上に異物が存在していないか、画素電極の形状に欠損部が生じていないか、などを検査する。検査の結果、表示欠陥が許容範囲内であれば、そのまま4K2Kの規格で隔壁を形成するステップS106。そして、隔壁に対して、パターン検査による表示欠陥の検査を実施するステップS107。ここでは、例えば、隔壁の開口部に異物が存在していないか、隔壁の開口部の形状に欠損部が生じていないか、などを検査する。検査の結果、表示欠陥が許容範囲内であれば、そのまま4K2Kの規格で発光層を形成するステップS108。一方、ステップS102の検査の結果、表示欠陥が許容範囲外であれば、薄膜トランジスタアレイ基板上に層間絶縁膜を形成しステップS109、フルHDの規格で画素電極を形成するステップS110。即ち、画素電極を形成する工程では、4個のTFT層に対して1個の画素電極が割り当てられるように画素電極が形成される。フルHDの規格の画素電極の面積は、4K2Kの規格の画素電極の面積の約4倍である。そのため、1個の画素電極の面積は、4個のTFT層の面積とほぼ同じとなる。なお、層間絶縁膜は、4K2KでもフルHDでも同じように形成すればよい。その後、フルHDの規格で隔壁を形成しステップS111、フルHDの規格で発光層を形成するステップS112。また、ステップS105の検査の結果、表示欠陥が許容範囲外であれば、4K2Kの規格で形成された画素電極上にフルHDの規格で隔壁を形成しステップS113、その後、フルHDの規格で発光層を形成するステップS114。即ち、隔壁を形成する工程では、4個の画素電極に対して1個の開口部が割り当てられるように開口部が形成される。フルHD規格の開口部の面積は、4K2Kの規格の開口部の面積の約4倍である。そのため、1個の開口部の面積は、4個の画素電極の面積とほぼ同じとなる。また、ステップS107の検査の結果、表示欠陥が許容範囲外であれば、4K2Kの規格で形成された隔壁にフルHDの規格で発光層を形成するステップS115。即ち、発光層を形成する工程では、行方向に隣接する2個、列方向に隣接する2個の合計4個の発光層が、同じ発光色になるように形成される。このように、4K2Kの有機ELパネルの製造過程で表示欠陥の検査を3回実施し、3回とも表示欠陥が許容範囲であれば4K2Kの有機ELパネルを完成させ、1回でも表示欠陥が許容範囲外になればフルHDの有機ELパネルに作り変える。このようにすることで、製造の歩留まりの低下を抑制することができる。なお、本実施形態では、有機ELパネルは表示欠陥の検査結果に応じて製造工程が異なることとなる。そのため、最終的に出来上がる有機ELパネルの構造も異なる。図8、9、10、11は、それぞれ異なる製造工程で製造されていく様子を模式的に表した図である。具体的には、図8は、図7のステップS102、S105、S107の全てで表示欠陥が許容範囲内であると判定され、最終的には図7のステップS108にたどり着いた場合の有機ELパネルを示している。また、図9は、図7のステップS102で表示欠陥が許容範囲外であると判定され、最終的には図7のステップS112にたどり着いた場合の有機ELパネルを示している。なお、図1~6を用いて説明した有機ELパネルは、この製造工程で製造されたものである。この場合は、1個のフルHDの副画素が、4K2Kサイズの4個のTFT層、フルHDサイズの1個の画素電極、フルHDサイズの1個の発光層で構成される。また、図10は、図7のステップS105で表示欠陥が許容範囲外であると判定され、最終的には図7のステップS114にたどり着いた場合の有機ELパネルを示している。この場合は、1個のフルHDの副画素が、4K2Kサイズの4個のTFT層、4K2Kサイズの4個の画素電極、フルHDサイズの1個の発光層で構成される。また、図11は、図7のステップS107で表示欠陥が許容範囲外であると判定され、最終的には図7のステップS115にたどり着いた場合の有機ELパネルを示している。この場合は、1個のフルHDの副画素が、4K2Kサイズの4個のTFT層、4K2Kサイズの4個の画素電極、4K2Kサイズの4個の発光層で構成される。[変形例]1表示欠陥があるTFT層の取り扱い上記実施形態では、表示欠陥の発生の有無にかかわらず全てのTFT層が画素電極に電気的に接続されている。これにより、表示欠陥の発生したTFT層と画素電極との電気的接続を遮断させるための特別な工程を設けなくてもよいので、製造工程の簡易化を図ることができる。しかしながら、本発明は、これに限らない。表示欠陥の発生したTFT層と画素電極との電気的接続を遮断させることとしてもよい。図12は、画素電極のレイアウトを示す平面図であり、図13aは、図12のA-A線の位置での断面図、図13bは、図12のB-B線の位置での断面図である。この例では、TFT層12bに表示欠陥が発生していることとし、TFT層12bの引出電極と画素電極14aとの間に絶縁材料22を挟むことで、これらの電気的接続を遮断している。これは、例えば、層間絶縁膜13を形成した後に、ディスペンサを用いて目的のコンタクトホールに絶縁材料を注入することにより実現することができる。このように、表示欠陥の発生したTFT層と画素電極との電気的接続を遮断させることにより、欠陥のTFT層が発光輝度に与える悪影響を低減することができる。なお、電気的接続の遮断は、この方法に限らず、TFT層の特定の配線パターンをレーザーで焼き切る方法でもよい。2薄膜トランジスタアレイ基板上記実施形態では、各TFT層は、2個の薄膜トランジスタ素子と1個の保持容量を備えた構成であるが、本発明は、これに限らない。例えば、図14に示すように、各TFT層が、1個の薄膜トランジスタ素子を備えた構成でもよい。この例では、ゲート線511が各行に配され、電源線513が各列に配されている。そして、TFT層51aに着目すると、4K2Kの規格で定まる1区画に1個の駆動トランジスタ514aが形成されている。駆動トランジスタ514aのソースドレイン電極は引出電極517aに電気的に接続されており、引出電極127はコンタクト部分541aを介して画素電極に電気的に接続されている。3駆動方式上記実施形態では、有機ELパネルは、副画素毎に画素回路を備えたアクティブマトリクス方式の有機ELパネルであるが、本発明は、これに限らない。例えば、パッシブマトリクス方式の有機ELパネルであってもよい。パッシブマトリクス方式では、第1電極配線層と第2電極配線層との間に発光層が形成されており、第1電極配線層には行方向に形成された複数の帯形状の行方向電極配線が設けられ、第2電極配線層には列方向に形成された複数の帯形状の列方向電極配線が設けられている。そして、行方向電極配線と列方向電極配線とが各々交差する交差領域が1個の副画素となる。このようなパッシブマトリクス方式の有機ELパネルに本発明を適用した場合、例えば、第1電極配線層は4K2Kの規格で形成され、第2電極配線層はフルHDの規格で形成される、ということになる。4副画素の結合数上記実施形態では、解像度の高い規格の副画素4個をそれよりも解像度の低い規格の副画素1個として用いているが、本発明は、これに限らない。2以上の整数個の副画素を1個の副画素として用いれば、表示欠陥が許容範囲内に収まる可能性を高める効果を得ることができる。5副画素の結合レイアウト上記実施形態では、結合する4個の副画素として、行方向に隣接した2個、列方向に隣接した2個の合計4個が選択されているが、本発明は、これに限らない。例えば、行方向に隣接した4個が選択されてもよいし、列方向に隣接した4個が選択されてもよい。また、例えば、図8dのような場合、同色で行方向に隣接した2個、列方向に隣接した2個の合計4個が選択されてもよい。この場合、行方向に3色が並んでいるので、同色で行方向に隣接した2個を選択すると、これらの間に異なる色が2個挟まる形となる。このように、必ずしも結合する副画素が隣接していなくてもよい。6解像度上記実施形態では、解像度の高い規格として4K2K、解像度の低い規格としてフルHDを挙げているが、本発明は、これに限らない。デジタルテレビ用途、パソコンのモニター用途、携帯電話機や携帯型音楽プレーヤー等の携帯端末用途など、用途に応じて種々の規格が提案されている。本発明は、これらの種々の規格に適用可能である。7隔壁の形状上記実施形態では、隔壁に形成された開口部は副画素毎に個別に設けられているが、本発明は、これに限られない。開口部が複数の副画素に共通に設けられていてもよい。例えば、いわゆるラインバンクのように、開口部が1列分の副画素に共通に設けられてもよい。8光取り出し方法上記実施形態では、画素電極に光反射性の材料を用い、共通電極に透光性の材料を用いた、トップエミッション型の有機ELパネルを説明しているが、本発明は、これに限らない。ボトムエミッション型の有機ELパネルであっても適用可能である。9製品形態上記実施形態の有機ELパネルは、そのまま販売経路に流通する場合もあるし、デジタルテレビ図15参照等の表示装置に組み込まれて流通する場合もある。10欠陥検査上記実施形態では、3回の検査を実施しているが、本発明は、これに限らない。例えば、この3回の中の何れか1回だけでもよいし、何れか2回だけでもよい。"