"シリコンのバンドギャップ電圧を利用して、電流を出力する複数のバンドギャップ電圧基準回路と、上記複数のバンドギャップ電圧基準回路から出力された電流の総和を基準電流として出力する電流出力回路とを備えた電流源回路。シリコンのバンドギャップ電圧を利用して、電流を出力する複数のバンドギャップ電圧基準回路と、上記複数のバンドギャップ電圧基準回路の中で、動作状態が正常である1つのバンドギャップ電圧基準回路だけを起動する制御回路と、上記制御回路により起動されたバンドギャップ電圧基準回路から出力された電流を基準電流として出力する電流出力回路とを備えた電流源回路。シリコンのバンドギャップ電圧を利用して、電流を出力する複数のバンドギャップ電圧基準回路と、上記複数のバンドギャップ電圧基準回路の中で、動作状態が正常である1つのバンドギャップ電圧基準回路を選択する制御回路と、上記制御回路により選択されたバンドギャップ電圧基準回路から出力された電流を基準電流として出力する電流出力回路とを備えた電流源回路。制御回路は、動作状態が正常である1つのバンドギャップ電圧基準回路を選択する際、上記バンドギャップ電圧基準回路だけを起動して、他のバンドギャップ電圧基準回路を停止状態にすることを特徴とする請求項3記載の電流源回路。電流出力回路から基準電流が出力されない場合、故障の検出信号を出力する故障検出回路を設けたことを特徴とする請求項1から請求項4のうちのいずれか1項記載の電流源回路。従来の電流源回路は以上のように構成されているので、コレクタ電流Ic2コレクタ電流Ic4が流れる場合、温度だけに比例する安定な基準電流Irefを発生することができる。しかし、SiGeプロセスでは、バイポーラ素子の形成過程で、シリコン基板に対してゲルマニウムGeの打ち込みが行われ、その過程で、バイポーラ素子に格子欠陥が生じて、コレクタエミッタ間にリーク電流が発生することがある。電流源回路を構成するバイポーラ素子にリーク電流が発生すると、正常な動作が行われなくなり、本電流源回路を電流源として用いる供給先の回路も、正常な動作が行われなくなる。その結果、IC不良が発生してしまう課題があった。この発明は上記のような課題を解決するためになされたもので、何れかのバンドギャップ電圧基準回路内のバイポーラ素子に格子欠陥等の不具合が発生しても、基準電流の供給先の回路を安定に動作させることができる電流源回路を得ることを目的とする。この発明に係る電流源回路は、シリコンのバンドギャップ電圧を利用して、電流を出力する複数のバンドギャップ電圧基準回路と、複数のバンドギャップ電圧基準回路から出力された電流の総和を基準電流として出力する電流出力回路とを備えるようにしたものである。この発明によれば、シリコンのバンドギャップ電圧を利用して、電流を出力する複数のバンドギャップ電圧基準回路と、複数のバンドギャップ電圧基準回路から出力された電流の総和を基準電流として出力する電流出力回路とを備えるように構成したので、何れかのバンドギャップ電圧基準回路内のバイポーラ素子に格子欠陥等の不具合が発生しても、基準電流の供給先の回路を安定に動作させることができる効果がある。実施の形態1.図1はこの発明の実施の形態1による電流源回路を示す構成図である。図1において、起動回路1はバンドギャップ電圧基準回路2を起動する回路である。この実施の形態1では、起動回路1がバンドギャップ電圧基準回路2を常時起動しているものとする。バンドギャップ電圧基準回路2はシリコン基板に対してゲルマニウムGeの打ち込みが行われることで、内部のバイポーラ素子例えば、NPNバイポーラトランジスタ、PNPバイポーラトランジスタが形成されている回路であり、バンドギャップ電圧基準回路2は起動回路1によって起動され、シリコンSiのバンドギャップ電圧を利用して、基準電流Iref1を出力する。起動回路3はバンドギャップ電圧基準回路4を起動する回路である。この実施の形態1では、起動回路3がバンドギャップ電圧基準回路4を常時起動しているものとする。バンドギャップ電圧基準回路4はシリコン基板に対してゲルマニウムGeの打ち込みが行われることで、内部のバイポーラ素子例えば、NPNバイポーラトランジスタ、PNPバイポーラトランジスタが形成されている回路であり、バンドギャップ電圧基準回路4は起動回路3によって起動され、シリコンSiのバンドギャップ電圧を利用して、基準電流Iref2を出力する。電流出力回路5はバンドギャップ電圧基準回路2から出力された基準電流Iref1とバンドギャップ電圧基準回路4から出力された基準電流Iref2の総和を基準電流Irefとして出力する回路である。PNPバイポーラトランジスタ7はベース端子ゲート端子が電流出力回路5と接続され、エミッタ端子ソース端子が電源6と接続されており、電流源回路から基準電流Irefを受けて動作する素子である。なお、バンドギャップ電圧基準回路2,4の内部回路としては、例えば、図10や図11の回路が考えられる。次に動作について説明する。バンドギャップ電圧基準回路2は、起動回路1によって常時起動され、シリコンSiのバンドギャップ電圧を利用して、基準電流Iref1を電流出力回路5に出力する。また、バンドギャップ電圧基準回路4は、起動回路3によって常時起動され、シリコンSiのバンドギャップ電圧を利用して、基準電流Iref2を電流出力回路5に出力する。電流出力回路5は、バンドギャップ電圧基準回路2の出力とバンドギャップ電圧基準回路4の出力を共通化しており、バンドギャップ電圧基準回路2から出力された基準電流Iref1とバンドギャップ電圧基準回路4から出力された基準電流Iref2の総和を基準電流IrefとしてPNPバイポーラトランジスタ7のベース端子に出力する。即ち、PNPバイポーラトランジスタ7は、バンドギャップ電圧基準回路2,4のPNPバイポーラトランジスタ図10の例ではPNPバイポーラトランジスタ103,104、図11の例ではPNPバイポーラトランジスタ115,116とカレントミラーを形成しているので、基準電流Iref1と基準電流Iref2の総和基準電流Iref=基準電流Iref1基準電流Iref2がPNPバイポーラトランジスタ7のベース端子に流れることになる。ここで、例えば、バンドギャップ電圧基準回路2を構成しているバイポーラ素子に格子欠陥等が生じてリーク電流が発生している場合、バンドギャップ電圧基準回路2は動作不良となり、基準電流Iref1を発生することができない。したがって、PNPバイポーラトランジスタ7のベース端子には、バンドギャップ電圧基準回路4から出力された基準電流Iref2だけしか流れないことになるが、PNPバイポーラトランジスタ7は、その基準電流Iref2がベース端子に流れることでオン状態になる。そのため、PNPバイポーラトランジスタ7にはコレクタ電流ドレイン電流が流れるので、PNPバイポーラトランジスタ7のコレクタ端子ドレイン端子に接続されている諸回路を動作させることができる。一方、バンドギャップ電圧基準回路4を構成しているバイポーラ素子に格子欠陥等が生じてリーク電流が発生している場合、バンドギャップ電圧基準回路4は動作不良となり、基準電流Iref2を発生することができない。したがって、PNPバイポーラトランジスタ7のベース端子には、バンドギャップ電圧基準回路2から出力された基準電流Iref1だけしか流れないことになるが、PNPバイポーラトランジスタ7は、その基準電流Iref1がベース端子に流れることでオン状態になる。そのため、PNPバイポーラトランジスタ7にはコレクタ電流が流れるので、PNPバイポーラトランジスタ7のコレクタ端子に接続されている諸回路を動作させることができる。図1の電流源回路では、常に起動されている2個のバンドギャップ電圧基準回路2,4を実装しているので、一方のバンドギャップ電圧基準回路内のバイポーラ素子に格子欠陥等の不具合が生じて動作不良が生じても、他方のバンドギャップ電圧基準回路は安定して動作させられるため、図1の電流源回路の出力を基準電流とする諸回路を動作させることが可能となる。この実施の形態1では、常に起動されている2個のバンドギャップ電圧基準回路2,4を実装しているものを示したが、常に起動されている3個以上のバンドギャップ電圧基準回路を実装するようにしてもよい。1個のバンドギャップ電圧基準回路の不良率をpとすると、N個Nは2以上の整数のバンドギャップ電圧基準回路が実装されている場合、不良率がp^Nとなり、不良率を低減することができる。また、この実施の形態1では、電流出力回路5から出力される電流を基準電流IrefとしてPNPバイポーラトランジスタ7のベース端子に与えるものを示したが、PNPバイポーラトランジスタ7のコレクタ端子に流れる電流を基準電流Irefとして諸回路に与えるものとしてもよい。実施の形態2.図2はこの発明の実施の形態2による電流源回路を示す構成図であり、図において、図1と同一符号は同一または相当部分を示すので説明を省略する。制御回路11はバンドギャップ電圧基準回路2の動作状態が正常であるか否かを判定し、動作状態が正常であれば、停止状態の維持を指示する制御信号を起動回路12に出力し、動作状態が異常であれば、起動を指示する制御信号を起動回路12に出力する処理を実施する。起動回路12は制御回路11から停止状態の維持を指示する制御信号を受けている間はバンドギャップ電圧基準回路4を起動しないが、制御回路11から起動を指示する制御信号を受けると、バンドギャップ電圧基準回路4を起動する回路である。図3はこの発明の実施の形態2による電流源回路の制御回路11を示す構成図である。図3において、PNPバイポーラトランジスタ21はベース端子がバンドギャップ電圧基準回路2の出力と接続されており、バンドギャップ電圧基準回路2から基準電流Iref1が出力されるとオン状態になる。電流-電圧変換回路22はNPNバイポーラトランジスタ23,24及び抵抗25から構成されており、PNPバイポーラトランジスタ21のコレクタ端子から電流を受ける場合、バンドギャップ電圧基準回路2の動作状態が正常であるため、停止状態の維持を指示する制御信号例えば、Hレベルの信号を出力し、PNPバイポーラトランジスタ21のコレクタ端子から電流を受けない場合、バンドギャップ電圧基準回路2の動作状態が異常であるため、起動を指示する制御信号例えば、Lレベルの信号を出力する。なお、NPNバイポーラトランジスタ23に流れる電流がPNPバイポーラトランジスタ7に流れる所望電流の半分以下になうように、抵抗25の抵抗値が設計されることで、バンドギャップ電圧基準回路2の動作状態が正常である場合には、例えば、Hレベルの制御信号が出力され、バンドギャップ電圧基準回路2の動作状態が異常である場合には、例えば、Lレベルの制御信号が出力される。インバータ回路26,27は制御信号の信号レベルを反転する回路である。図4はバンドギャップ電圧基準回路2,4の内部回路として図11の回路を用いた場合の電流源回路を示す回路図である。次に動作について説明する。バンドギャップ電圧基準回路2は、起動回路1によって常時起動され、シリコンSiのバンドギャップ電圧を利用して、基準電流Iref1を電流出力回路5及び制御回路11に出力する。制御回路11は、バンドギャップ電圧基準回路2から出力される基準電流Iref1に基づいて、バンドギャップ電圧基準回路2の動作状態が正常であるか否かを判定し、動作状態が正常であれば、停止状態の維持を指示する制御信号を起動回路12に出力し、動作状態が異常であれば、起動を指示する制御信号を起動回路12に出力する。即ち、制御回路11のPNPバイポーラトランジスタ21は、バンドギャップ電圧基準回路2の動作状態が正常であれば、バンドギャップ電圧基準回路2から基準電流Iref1を受けることでオン状態になる。一方、バンドギャップ電圧基準回路2の動作状態が異常であれば、バンドギャップ電圧基準回路2から基準電流Iref1が出力されず、制御回路11のPNPバイポーラトランジスタ21がオフ状態になる。制御回路11の電流-電圧変換回路22は、バンドギャップ電圧基準回路2の動作状態が正常であり、PNPバイポーラトランジスタ21がオン状態になることで、PNPバイポーラトランジスタ21のコレクタ端子から電流を受けると、停止状態の維持を指示する制御信号例えば、Hレベルの信号をインバータ回路26に出力する。制御回路11の電流-電圧変換回路22は、バンドギャップ電圧基準回路2の動作状態が異常であり、PNPバイポーラトランジスタ21がオフ状態になることで、PNPバイポーラトランジスタ21のコレクタ端子から電流を受けなければ、起動を指示する制御信号例えば、Lレベルの信号をインバータ回路26に出力する。起動回路12は、バンドギャップ電圧基準回路2の動作状態が正常であるために、制御回路11から停止状態の維持を指示する制御信号を受けている間はバンドギャップ電圧基準回路4を起動しない。このため、バンドギャップ電圧基準回路4から基準電流Iref2が出力されない。したがって、電流出力回路5は、バンドギャップ電圧基準回路2から出力される基準電流Iref1だけを基準電流IrefIref=Iref1としてPNPバイポーラトランジスタ7のベース端子に出力する。起動回路12は、バンドギャップ電圧基準回路2の動作状態が異常であるために、制御回路11から起動を指示する制御信号を受けると、バンドギャップ電圧基準回路4を起動する。このため、バンドギャップ電圧基準回路4から電流出力回路5に基準電流Iref2が出力される。一方、バンドギャップ電圧基準回路2の動作状態が異常である場合、バンドギャップ電圧基準回路2から基準電流Iref1が出力されない。したがって、電流出力回路5は、バンドギャップ電圧基準回路4から出力される基準電流Iref2だけを基準電流IrefIref=Iref2としてPNPバイポーラトランジスタ7のベース端子に出力する。以上より、基準電流Iref1と基準電流Iref2の電流値が等しくなるように設定していれば、バンドギャップ電圧基準回路2を構成しているバイポーラ素子に格子欠陥等が生じてリーク電流が発生している場合でも、バンドギャップ電圧基準回路4を構成しているバイポーラ素子に格子欠陥等が生じてリーク電流が発生している場合でも、PNPバイポーラトランジスタ7のベース端子には、同じ基準電流IrefIref=Iref1=Iref2が流れることになり、図2の電流源回路の出力を基準電流とする諸回路を安定的に動作させることが可能となる。この実施の形態2では、2個のバンドギャップ電圧基準回路2,4を実装しているものを示したが、3個以上のバンドギャップ電圧基準回路を実装するようにしてもよい。1個のバンドギャップ電圧基準回路の不良率をpとすると、N個Nは2以上の整数のバンドギャップ電圧基準回路が実装されている場合、不良率がp^Nとなり、不良率を低減することができる。また、この実施の形態2では、電流出力回路5から出力される電流を基準電流IrefとしてPNPバイポーラトランジスタ7のベース端子に与えるものを示したが、PNPバイポーラトランジスタ7のコレクタ端子に流れる電流を基準電流Irefとして諸回路に与えるものとしてもよい。実施の形態3.図5はこの発明の実施の形態3による電流源回路を示す構成図であり、図において、図1と同一符号は同一または相当部分を示すので説明を省略する。制御回路31はバンドギャップ電圧基準回路2の動作状態が正常であるか否かを判定し、動作状態が正常であれば、スイッチ32をオン状態にして、スイッチ33をオフ状態に制御し、バンドギャップ電圧基準回路2の動作状態が異常であれば、スイッチ32をオフ状態にして、スイッチ33をオン状態に制御する処理を実施する。なお、制御回路31の内部回路は、図3の回路と同じであるが、インバータ回路26の出力がスイッチ32の制御信号になり、インバータ回路27の出力がスイッチ33の制御信号になる。次に動作について説明する。バンドギャップ電圧基準回路2は、起動回路1によって常時起動され、シリコンSiのバンドギャップ電圧を利用して、基準電流Iref1を制御回路31及びスイッチ32に出力する。また、バンドギャップ電圧基準回路4は、起動回路3によって常時起動され、シリコンSiのバンドギャップ電圧を利用して、基準電流Iref2をスイッチ33に出力する。制御回路31は、バンドギャップ電圧基準回路2から出力される基準電流Iref1に基づいて、バンドギャップ電圧基準回路2の動作状態が正常であるか否かを判定し、動作状態が正常であれば、スイッチ32をオン状態にして、スイッチ33をオフ状態に制御する。一方、バンドギャップ電圧基準回路2の動作状態が異常であれば、スイッチ32をオフ状態にして、スイッチ33をオン状態に制御する。即ち、制御回路31のPNPバイポーラトランジスタ21は、バンドギャップ電圧基準回路2の動作状態が正常であれば、バンドギャップ電圧基準回路2から基準電流Iref1を受けることでオン状態になる。一方、バンドギャップ電圧基準回路2の動作状態が異常であれば、バンドギャップ電圧基準回路2から基準電流Iref1が出力されず、制御回路31のPNPバイポーラトランジスタ21がオフ状態になる。制御回路31の電流-電圧変換回路22は、バンドギャップ電圧基準回路2の動作状態が正常であり、PNPバイポーラトランジスタ21がオン状態になることで、PNPバイポーラトランジスタ21のコレクタ端子から電流を受けると、スイッチ32をオン状態にして、スイッチ33をオフ状態に制御するための制御信号例えば、Hレベルの信号をインバータ回路26に出力する。これにより、インバータ回路26から例えばLレベルの制御信号がスイッチ32に出力されることで、スイッチ32がオン状態になり、インバータ回路27から例えばHレベルの制御信号がスイッチ33に出力されることで、スイッチ33がオフ状態になる。制御回路31の電流-電圧変換回路22は、バンドギャップ電圧基準回路2の動作状態が異常であり、PNPバイポーラトランジスタ21がオフ状態になることで、PNPバイポーラトランジスタ21のコレクタ端子から電流を受けなければ、スイッチ32をオフ状態にして、スイッチ33をオン状態に制御するための制御信号例えば、Lレベルの信号をインバータ回路26に出力する。これにより、インバータ回路26から例えばHレベルの制御信号がスイッチ32に出力されることで、スイッチ32がオフ状態になり、インバータ回路27から例えばLレベルの制御信号がスイッチ33に出力されることで、スイッチ33がオン状態になる。このため、バンドギャップ電圧基準回路2の動作状態が正常であれば、バンドギャップ電圧基準回路4から出力された基準電流Iref2は電流出力回路5に与えられないが、バンドギャップ電圧基準回路2から出力された基準電流Iref1は、スイッチ32を介して電流出力回路5に与えられる。一方、バンドギャップ電圧基準回路2の動作状態が異常であれば、バンドギャップ電圧基準回路2から基準電流Iref1が出力されず、スイッチ32もオフ状態であるため、その基準電流Iref1が電流出力回路5に与えられないが、バンドギャップ電圧基準回路4から出力された基準電流Iref2は、スイッチ33を介して電流出力回路5に与えられる。電流出力回路5は、バンドギャップ電圧基準回路2の動作状態が正常であり、バンドギャップ電圧基準回路2から出力された基準電流Iref1を受けると、その基準電流Iref1を基準電流IrefIref=Iref1としてPNPバイポーラトランジスタ7のベース端子に出力する。一方、バンドギャップ電圧基準回路2の動作状態が異常であり、バンドギャップ電圧基準回路4から出力された基準電流Iref2を受けると、その基準電流Iref2を基準電流IrefIref=Iref2としてPNPバイポーラトランジスタ7のベース端子に出力する。以上より、基準電流Iref1と基準電流Iref2の電流値が等しくなるように設定していれば、バンドギャップ電圧基準回路2を構成しているバイポーラ素子に格子欠陥等が生じてリーク電流が発生している場合でも、バンドギャップ電圧基準回路4を構成しているバイポーラ素子に格子欠陥等が生じてリーク電流が発生している場合でも、PNPバイポーラトランジスタ7のベース端子には、同じ基準電流IrefIref=Iref1=Iref2が流れることになり、図5の電流源回路の出力を基準電流とする諸回路を安定的に動作させることが可能となる。この実施の形態3では、2個のバンドギャップ電圧基準回路2,4を実装しているものを示したが、3個以上のバンドギャップ電圧基準回路を実装するようにしてもよい。1個のバンドギャップ電圧基準回路の不良率をpとすると、N個Nは2以上の整数のバンドギャップ電圧基準回路が実装されている場合、不良率がp^Nとなり、不良率を低減することができる。また、この実施の形態3では、電流出力回路5から出力される電流を基準電流IrefとしてPNPバイポーラトランジスタ7のベース端子に与えるものを示したが、PNPバイポーラトランジスタ7のコレクタ端子に流れる電流を基準電流Irefとして諸回路に与えるものとしてもよい。なお、スイッチ32,33は、PNPバイポーラトランジスタでもよいし、NPNバイポーラトランジスタでもよいし、その他の部材でもよい。実施の形態4.図6はこの発明の実施の形態4による電流源回路を示す構成図であり、図において、図2及び図5と同一符号は同一または相当部分を示すので説明を省略する。制御回路41はバンドギャップ電圧基準回路2の動作状態が正常であるか否かを判定し、動作状態が正常であれば、停止状態の維持を指示する制御信号を起動回路12に出力するとともに、スイッチ32をオン状態にして、スイッチ33をオフ状態に制御する。一方、バンドギャップ電圧基準回路2の動作状態が異常であれば、起動を指示する制御信号を起動回路12に出力するとともに、スイッチ32をオフ状態にして、スイッチ33をオン状態に制御する処理を実施する。なお、制御回路41の内部回路は、図3の回路と同じであるが、インバータ回路26の出力がスイッチ32の制御信号になり、インバータ回路27の出力がスイッチ33の制御信号になる。図7はバンドギャップ電圧基準回路2,4の内部回路として図11の回路を用いた場合の電流源回路を示す回路図である。次に動作について説明する。バンドギャップ電圧基準回路2は、起動回路1によって常時起動され、シリコンSiのバンドギャップ電圧を利用して、基準電流Iref1をスイッチ32及び制御回路41に出力する。制御回路41は、バンドギャップ電圧基準回路2から出力される基準電流Iref1に基づいて、バンドギャップ電圧基準回路2の動作状態が正常であるか否かを判定し、動作状態が正常であれば、停止状態の維持を指示する制御信号を起動回路12に出力するとともに、スイッチ32をオン状態にして、スイッチ33をオフ状態に制御する。一方、バンドギャップ電圧基準回路2の動作状態が異常であれば、起動を指示する制御信号を起動回路12に出力するとともに、スイッチ32をオフ状態にして、スイッチ33をオン状態に制御する。即ち、制御回路41のPNPバイポーラトランジスタ21は、バンドギャップ電圧基準回路2の動作状態が正常であれば、バンドギャップ電圧基準回路2から基準電流Iref1を受けることでオン状態になる。一方、バンドギャップ電圧基準回路2の動作状態が異常であれば、バンドギャップ電圧基準回路2から基準電流Iref1が出力されず、制御回路41のPNPバイポーラトランジスタ21がオフ状態になる。制御回路41の電流-電圧変換回路22は、バンドギャップ電圧基準回路2の動作状態が正常であり、PNPバイポーラトランジスタ21がオン状態になることで、PNPバイポーラトランジスタ21のコレクタ端子から電流を受けると、停止状態の維持を指示するとともに、スイッチ32をオン状態にして、スイッチ33をオフ状態に制御するための制御信号例えば、Hレベルの信号をインバータ回路26に出力する。これにより、インバータ回路26から例えばLレベルの制御信号がスイッチ32に出力されることで、スイッチ32がオン状態になり、インバータ回路27から例えばHレベルの制御信号がスイッチ33に出力されることで、スイッチ33がオフ状態になる。制御回路41の電流-電圧変換回路22は、バンドギャップ電圧基準回路2の動作状態が異常であり、PNPバイポーラトランジスタ21がオフ状態になることで、PNPバイポーラトランジスタ21のコレクタ端子から電流を受けなければ、起動を指示するとともに、スイッチ32をオフ状態にして、スイッチ33をオン状態に制御するための制御信号例えば、Lレベルの信号をインバータ回路26に出力する。これにより、インバータ回路26から例えばHレベルの制御信号がスイッチ32に出力されることで、スイッチ32がオフ状態になり、インバータ回路27から例えばLレベルの制御信号がスイッチ33に出力されることで、スイッチ33がオン状態になる。起動回路12は、バンドギャップ電圧基準回路2の動作状態が正常であるために、制御回路41から停止状態の維持を指示する制御信号を受けている間はバンドギャップ電圧基準回路4を起動しない。このため、バンドギャップ電圧基準回路4から基準電流Iref2が出力されない。したがって、電流出力回路5は、バンドギャップ電圧基準回路2から出力された基準電流Iref1をスイッチ32を介して受けると、その基準電流Iref1を基準電流IrefIref=Iref1としてPNPバイポーラトランジスタ7のベース端子に出力する。起動回路12は、バンドギャップ電圧基準回路2の動作状態が異常であるために、制御回路11から起動を指示する制御信号を受けると、バンドギャップ電圧基準回路4を起動する。このため、バンドギャップ電圧基準回路4からスイッチ33を介して電流出力回路5に基準電流Iref2が出力される。一方、バンドギャップ電圧基準回路2の動作状態が異常である場合、バンドギャップ電圧基準回路2から基準電流Iref1が出力されない。また、スイッチ32もオフ状態である。したがって、電流出力回路5は、バンドギャップ電圧基準回路4から出力される基準電流Iref2だけを基準電流IrefIref=Iref2としてPNPバイポーラトランジスタ7のベース端子に出力する。以上より、基準電流Iref1と基準電流Iref2の電流値が等しくなるように設定していれば、バンドギャップ電圧基準回路2を構成しているバイポーラ素子に格子欠陥等が生じてリーク電流が発生している場合でも、バンドギャップ電圧基準回路4を構成しているバイポーラ素子に格子欠陥等が生じてリーク電流が発生している場合でも、PNPバイポーラトランジスタ7のベース端子には、同じ基準電流IrefIref=Iref1=Iref2が流れることになり、図6の電流源回路の出力を基準電流とする諸回路を安定的に動作させることが可能となる。この実施の形態4では、2個のバンドギャップ電圧基準回路2,4を実装しているものを示したが、3個以上のバンドギャップ電圧基準回路を実装するようにしてもよい。1個のバンドギャップ電圧基準回路の不良率をpとすると、N個Nは2以上の整数のバンドギャップ電圧基準回路が実装されている場合、不良率がp^Nとなり、不良率を低減することができる。また、この実施の形態4では、電流出力回路5から出力される電流を基準電流IrefとしてPNPバイポーラトランジスタ7のベース端子に与えるものを示したが、PNPバイポーラトランジスタ7のコレクタ端子に流れる電流を基準電流Irefとして諸回路に与えるものとしてもよい。なお、スイッチ32,33は、PNPバイポーラトランジスタでもよいし、NPNバイポーラトランジスタでもよいし、その他の部材でもよい。実施の形態5.図8はこの発明の実施の形態6による電流源回路を示す構成図であり、図において、図6と同一符号は同一または相当部分を示すので説明を省略する。故障検出回路51は電流出力回路5から基準電流Irefが出力されない場合、故障の検出信号を出力する回路である。図9はこの発明の実施の形態5による電流源回路の故障検出回路51を示す構成図である。図9において、PNPバイポーラトランジスタ61はベース端子が電流出力回路5の出力と接続されており、電流出力回路5から基準電流Irefが出力されるとオン状態になる。電流-電圧変換回路62はNPNバイポーラトランジスタ63,64及び抵抗65から構成されており、PNPバイポーラトランジスタ61のコレクタ端子から電流を受ける場合、電流源回路の動作状態が正常バンドギャップ電圧基準回路2又はバンドギャップ電圧基準回路4のうちの少なくとも一方の動作状態が正常であるため、故障検出信号を出力しないが、PNPバイポーラトランジスタ21のコレクタ端子から電流を受けない場合、電流源回路の動作状態が異常バンドギャップ電圧基準回路2及びバンドギャップ電圧基準回路4の動作状態が異常であるため、故障検出信号を出力する。なお、NPNバイポーラトランジスタ63に流れる電流がPNPバイポーラトランジスタ7に流れる所望電流の半分以下になうように、抵抗65の抵抗値が設計されることで、バンドギャップ電圧基準回路2又はバンドギャップ電圧基準回路4のうちの少なくとも一方の動作状態が正常である場合には、故障検出信号がインバータ回路66に出力されず、バンドギャップ電圧基準回路2及びバンドギャップ電圧基準回路4の動作状態が異常である場合には、故障検出信号がインバータ回路66に出力されるインバータ回路66は故障検出信号の信号レベルを反転する回路である。次に動作について説明する。バンドギャップ電圧基準回路2又はバンドギャップ電圧基準回路4のうちの少なくとも一方の動作状態が正常であれば、電出力回路5から基準電流IrefIref1又はIref2がPNPバイポーラトランジスタ7のベース端子及び故障検出回路51に出力される。一方、バンドギャップ電圧基準回路2及びバンドギャップ電圧基準回路4の動作状態が異常であれば、電流出力回路5から基準電流IrefがPNPバイポーラトランジスタ7のベース端子及び故障検出回路51に出力されない。そこで、故障検出回路51は、電流出力回路5から基準電流Irefが出力されれば、電流源回路の動作状態が正常バンドギャップ電圧基準回路2又はバンドギャップ電圧基準回路4のうちの少なくとも一方の動作状態が正常であると判断して、故障検出信号を出力しない。一方、電流出力回路5から基準電流Irefが出力されなければ、電流源回路の動作状態が異常バンドギャップ電圧基準回路2及びバンドギャップ電圧基準回路4の動作状態が異常であると判断して、故障検出信号を出力する。即ち、故障検出回路51のPNPバイポーラトランジスタ61は、バンドギャップ電圧基準回路2又はバンドギャップ電圧基準回路4のうちの少なくとも一方の動作状態が正常であれば、電流出力回路5から基準電流Irefを受けることでオン状態になる。一方、バンドギャップ電圧基準回路2及びバンドギャップ電圧基準回路4の動作状態が異常であれば、電流出力回路5から基準電流Irefが出力されず、故障検出回路51のPNPバイポーラトランジスタ61がオフ状態になる。故障検出回路51の電流-電圧変換回路62は、PNPバイポーラトランジスタ61がオン状態になることで、PNPバイポーラトランジスタ61のコレクタ端子から電流を受けると、例えば、Hレベルの信号をインバータ回路66に出力する。これにより、故障検出回路51のインバータ回路66からは、故障検出信号が出力されない例えば、Lレベルの信号が出力される。故障検出回路51の電流-電圧変換回路62は、PNPバイポーラトランジスタ61がオフ状態になることで、PNPバイポーラトランジスタ61のコレクタ端子から電流を受けなければ、例えば、Lレベルの信号をインバータ回路66に出力する。これにより、故障検出回路51のインバータ回路66からは、故障検出信号が出力される例えば、Hレベルの信号が出力される。なお、本願発明はその発明の範囲内において、各実施の形態の自由な組み合わせ、あるいは各実施の形態の任意の構成要素の変形、もしくは各実施の形態において任意の構成要素の省略が可能である。"