ソースフォロワ回路を有する半導体装置であって、前記ソースフォロワ回路は、第1及び第2のトランジスタと、第1及び第2の容量素子と、第1乃至第4のスイッチとを有し、前記第1の容量素子の第1の端子は、前記第1のトランジスタのゲートと電気的に接続され、前記第1のスイッチの第1の端子は、前記第1のトランジスタのソースと電気的に接続され、前記第1のスイッチの第2の端子は、前記第1の容量素子の第2の端子と電気的に接続され、前記第2のトランジスタのドレインは、前記第1のトランジスタのソースと電気的に接続され、前記第2のスイッチの第1の端子は、前記第2のトランジスタのドレインと電気的に接続され、前記第2のスイッチの第2の端子は、前記第2のトランジスタのゲートと電気的に接続され、前記第2の容量素子の第1の端子は、前記第2のトランジスタのゲートと電気的に接続され、前記第2の容量素子の第2の端子は、前記第2のトランジスタのソースと電気的に接続され、前記第3のスイッチの第1の端子は、入力端子と電気的に接続され、前記第3のスイッチの第2の端子は、前記第1の容量素子の第2の端子と電気的に接続され、前記第4のスイッチの第1の端子は、出力端子と電気的に接続され、前記第4のスイッチの第2の端子は、前記第1のトランジスタのソースと電気的に接続されていることを特徴とする半導体装置。ソースフォロワ回路を有する半導体装置であって、前記ソースフォロワ回路は、第1及び第2のトランジスタと、第1及び第2の容量素子と、第1乃至第4のスイッチとを有し、前記第1のトランジスタのゲートは、前記第1の容量素子と、前記第1のスイッチとを介して、前記第1のトランジスタのソースと電気的に接続され、前記第2のトランジスタのゲートは、前記第2の容量素子を介して、前記第2のトランジスタのソースと電気的に接続され、前記第2のトランジスタのドレインは、前記第2のスイッチを介して、前記第2のトランジスタのゲートと電気的に接続され、前記第1のトランジスタのソースは、前記第1のスイッチと、前記第3のスイッチとを介して、入力端子と電気的に接続され、出力端子は、前記第4のスイッチを介して、前記第1のトランジスタのソースと電気的に接続され、前記第2のトランジスタのドレインは、前記第1のトランジスタのソースと電気的に接続されていることを特徴とする半導体装置。請求項1乃至請求項6のいずれか1項に記載の液晶表示装置を具備する電子機器。アンテナと、音声出力部と、操作キーと、請求項1乃至請求項6のいずれか1項に記載の発光装置と、を具備する電子機器。上述したソースフォロワ回路の動作は、増幅用トランジスタ11及びバイアス用トランジスタ12の特性が同じであると仮定した上で行われるものである。しかし、両トランジスタは作製工程や使用する基板の相違によって生じるゲート長L、ゲート幅W及びゲート絶縁膜の膜厚のバラツキや、チャネル形成領域の結晶状態のバラツキなどの要因が重なって、しきい値電圧や移動度にバラツキが生じてしまう。例えば図5Aにおいて、増幅用トランジスタ11のしきい値電圧が3Vであり、バイアス用トランジスタ12のしきい値電圧が4Vとして、1Vのバラツキが生じていたとする。そうすると、電流Ibを流すためには、増幅用トランジスタ11のゲートソース間電圧Vgs1には、バイアス用トランジスタ12のゲートソース間電圧Vgs2よりも1V低い電圧を加える必要が生ずる。つまりVgs1Vb1となる。そうすると、VoutVinVgs1VinVb1となってしまう。つまり、増幅用トランジスタ11及びバイアス用トランジスタ12のしきい値電圧に1Vでもバラツキが生じていると、出力電位Voutにもバラツキが生じてしまう。本発明は上記の問題点を鑑みてなされたものであり、トランジスタの特性バラツキの影響を抑制した電気回路を提供することを課題とする。さらに詳しくは、電流を増幅する機能を有する電気回路において、トランジスタの特性バラツキの影響を抑制して、所望の電圧を供給することができる電気回路を提供することを課題とする。本発明は、上記の問題点を解決するために、以下に示す構成の電気回路を用いる。図3Aに示す電気回路は、リファレンス用定電流源21、スイッチング機能を有するスイッチング素子22以下、sw22と表記、nチャネル型のトランジスタ23、容量素子24により構成される。トランジスタ23のソース領域は電源線25に接続され、ドレイン領域はリファレンス用定電流源21に接続されている。トランジスタ23のゲート電極は容量素子24の一方の端子に接続されている。また、容量素子24の他方の端子は電源線25に接続されている。容量素子24は、トランジスタ23のゲートソース間電圧Vgsを保持する役目を担う。また、電源線25には接地電位Vssが印加される。図3A~図3Cにおいては、トランジスタ23はnチャネル型とするが、これに限定されず、pチャネル型で構成することも可能である。そして図3Aに示す電気回路では、トランジスタのソースドレイン間を流れる電流がリファレンス用定電流源の流す信号電流Idataリファレンス用電流とも呼ぶに等しくなるように、容量素子の両電極間の電位差、つまり該トランジスタのゲートソース間電圧が設定される。この動作について、以下に説明する。図3Aにおいて、sw22はオンである。このとき、リファレンス用定電流源21において設定された信号電流Idataが、電源線25の方向に向かって流れる。このとき、電流Idataは、I1とI2に分かれて流れる。なお電流Idataは、IdataI1I2を満たす。リファレンス用定電流源21から電流が流れ始めた瞬間には、容量素子24には電荷は保持されていない。そのため、トランジスタ23はオフである。よって、I20であり、IdataI1となる。そして徐々に容量素子24に電荷が蓄積されて、容量素子24の両電極間に電位差が生じ始める。両電極間の電位差がトランジスタ23のしきい値電圧になると、トランジスタ23がオンして、I20となる。上述したようにIdataI1I2となるので、I1は次第に減少するが、依然電流は流れている図3CD、A点。容量素子24の両電極間の電位差は、トランジスタ23のゲートソース間電圧となる。そのため、トランジスタ23が所望の電流である信号電流を流すことが出来るだけの電圧VGSになるまで、容量素子24における電荷の蓄積が続けられる。そして、電荷の蓄積が終了すると図3CD、B点、電流I2は流れなくなり、さらにトランジスタ23はオンであるので、IdataI1となる。続いて、図3Bに示すように、sw22をオフにする。容量素子24には前述した動作において書き込まれたVGSが保持されているため、トランジスタ23はオンしており、さらに、トランジスタ23のドレイン領域には、信号電流Idataに等しい電流が流れる。このとき、トランジスタ23を飽和領域において動作するようにしておけば、トランジスタ23のソースドレイン間電圧が変化したとしても、トランジスタ23のドレイン電流の値は変わりなく流れることが出来る。上述したように、ある特定のトランジスタに、リファレンス用定電流源において設定された信号電流と同じ電流を流すためには、該トランジスタのゲートソース間電圧を設定すればよい。そして本発明では、トランジスタに接続された容量素子が、該トランジスタのゲートソース間電圧を保持することによって設定することが出来る。そして、前記容量素子に保持された電圧を利用することによって、トランジスタの特性バラツキの影響を抑制することが出来る。また、容量素子に保持された電圧を利用する方法としては、以下に示す方法を用いることも出来る。容量素子に保持されている電圧をそのまま保持して、且つ容量素子の一方の端子に信号電圧ビデオ信号の電圧などを入力する。そうすると、前記トランジスタのゲート電極には、前記信号電圧に加えて、容量素子に保持されている電圧を上乗せした電圧が入力される。その結果、トランジスタのゲート電極には、容量素子に保持されていた電圧と信号電圧とを足した値が入力される。つまり本発明では、トランジスタ間に特性バラツキが生じていても、信号電圧が入力されるトランジスタでは、常に各トランジスタが接続している各容量素子に保持されていた電圧と信号電圧とを足した値が入力されることになる。そのため、トランジスタ間の特性バラツキの影響を抑制した電気回路を提供することが出来る。なお容量素子に保持されている電圧が、信号電圧に上乗せされる仕組みは電荷保存則により説明される。電荷保存則とは、正電気量と負電気量の代数的な和の全電気量は一定であるという事実を示す。なお本発明では、どのような材料を用いたトランジスタ、どのような手段、製造方法を経たトランジスタを用いてもよく、またどのようなタイプのトランジスタを用いてもよい。例えば、薄膜トランジスタTFTを用いてもよい。TFTとしては、半導体層が非晶質アモルファス、多結晶ポリクリスタル、単結晶のいずれを用いてもよい。その他のトランジスタとして、単結晶基板において作られたトランジスタでもよいし、SOI基板において作られたトランジスタでもよい。また、有機物やカーボンナノチューブで形成されたトランジスタでもよい。さらに、MOS型トランジスタでもよいし、バイポーラ型トランジスタでもよい。ある特定のトランジスタに、リファレンス用定電流源において設定された信号電流と同じ電流を流すためには、該トランジスタのゲートソース間電圧を設定すればよい。そして本発明では、トランジスタに接続された容量素子が、該トランジスタのゲートソース間電圧を保持することによって設定することが出来る。そして、前記容量素子に保持された電圧を利用することによって、トランジスタのばらつきの影響を抑制することが出来る。また、容量素子に保持された電圧を利用する方法としては、以下に示す方法を用いることも出来る。容量素子に保持されている電圧をそのまま保持して、且つ容量素子の一方の端子に信号電圧ビデオ信号の電圧などを入力する。そうすると、前記トランジスタのゲート電極には、前記信号電圧に加えて、容量素子に保持されている電圧を上乗せした電圧が入力される。その結果、トランジスタのゲート電極には、容量素子に保持されていた電圧と信号電圧とを足した値が入力される。つまり本発明では、トランジスタ間に特性バラツキが生じていても、信号電圧が入力されるトランジスタでは、常に各トランジスタが接続している各容量素子に保持されていた電圧と信号電圧とを足した値が入力されることになる。そのため、トランジスタ間の特性バラツキの影響を抑制した電気回路を提供することが出来る。実施の形態1本実施の形態では、本発明の電気回路の一例として、ソースフォロワ回路を示し、その構成と動作について図1、2を用いて説明する。最初に本発明のソースフォロワ回路の構成を図1、2を用いて説明する。図1、2において、111はnチャネル型の増幅用トランジスタであり、112はnチャネル型のバイアス用トランジスタである。113及び114は容量素子である。また、115~118、120、127、128はスイッチング機能を有する素子であり、好ましくはトランジスタで構成されるアナログスイッチなどの半導体素子が用いられる。このとき、前記半導体素子は単なるスイッチなので、その極性は特に限定されない。126はリファレンス用定電流源であり、一定の電流を流す能力を有する。またリファレンス用定電流源126は、トランジスタなどの半導体素子で構成される。本明細書では、トランジスタで構成されるリファレンス用定電流源126の一例を実施の形態6において説明するので参照するとよい。123~125は電源線であり、電源線123には電源電位Vdd1が印加され、電源線124には接地電位Vssが印加される。また電源線125には、電源電位Vdd2が印加される。なお、電源線123に印加される電源電位Vdd1と、電源線125に印加される電源電位Vdd2は同じ値でもよいし、異なる値でもよい。但し、電源線125に印加する電源電位Vdd2は、リファレンス用定電流源126が定電流源として正常に動作することが出来る値に設定する必要がある。例えば、リファレンス用定電流源126がトランジスタの飽和領域を利用して該電流源を構成するときには、該トランジスタが飽和領域で動作できる範囲の値に設定する必要がある。なお本実施の形態では、増幅用トランジスタ111及びバイアス用トランジスタ112がnチャネル型の場合を示すが、本発明はこれに限定されず、両トランジスタがpチャネル型であってもよい。また、両トランジスタの極性が異なっていて、プッシュプル回路を構成していてもよい。ただし、プッシュプル回路を構成している場合は、図24に示すように、両トランジスタとも、増幅用トランジスタとして機能する。よって、両トランジスタに、信号が入力されることになる。増幅用トランジスタ111のドレイン領域はスイッチ127を介して電源線123に接続され、ソース領域はスイッチ117、スイッチ118及びトランジスタ112のドレイン領域に接続されている。増幅用トランジスタ111のゲート電極は容量素子113の一方の端子に接続されている。容量素子113の他方の端子は、スイッチ117を介してトランジスタ111のソース領域に接続されている。容量素子113は、増幅用トランジスタ111のゲートソース間電圧などを保持する役目を担う。なお以下には増幅用トランジスタ111は、トランジスタ111と表記する。バイアス用トランジスタ112のソース領域は電源線124に接続され、ドレイン領域はスイッチ117、スイッチ118及びスイッチ120に接続されている。バイアス用トランジスタ112のゲート電極は容量素子114の一方の端子に接続されている。容量素子114の他方の端子は、バイアス用トランジスタ112のソース領域に接続されている。容量素子114は、バイアス用トランジスタ112のゲートソース間電圧を保持する役目を担う。なお以下にはバイアス用トランジスタ112は、トランジスタ112と表記する。スイッチ115~118、120、127、128は、入力される信号によって、導通又は非導通オン又はオフが制御される。しかし、図1、2においては、説明を簡単にするために、スイッチ115~118、120、127、128に信号を入力する信号線等の図示は省略する。図1、2に示すソースフォロワ回路において、スイッチ116の一方の端子が入力端子となる。前記入力端子を介して、入力電位Vin信号電圧が、容量素子113の一方の端子に入力される。また、スイッチ118の一方の端子が出力端子となっており、トランジスタ111のソース領域の電位が出力電位Voutとなる。次いで、図1、2に示したソースフォロワ回路の動作について説明する。図1において、スイッチ115、スイッチ117、スイッチ120及びスイッチ128をオンにする。そして上記以外のスイッチはオフにする。この状態において、リファレンス用定電流源126において設定された信号電流Idataが、容量素子113と、容量素子114とを介して電源線124の方向に向かって流れる。リファレンス用定電流源126から電流が流れ始めた瞬間には、容量素子113及び容量素子114には電荷は保持されていない。そのため、トランジスタ111及びトランジスタ112はオフである。電流は、リファレンス用定電流源126から、スイッチ128、スイッチ115、スイッチ117を介し、次いでスイッチ119を介し、さらにスイッチ120を介して、電源線124の方向に流れていく。そして徐々に容量素子113及び容量素子114に電荷が蓄積されて、該容量素子113及び容量素子114の両電極間に電位差が生じ始める。容量素子113の両電極間の電位差がトランジスタ111のしきい値電圧Vth1になると、トランジスタ111はオンする。同様に、容量素子114の両電極間の電位差がトランジスタ112のしきい値電圧Vth2になると、トランジスタ112はオンする。次いで、トランジスタ111のゲートソース間電圧が所定の信号電流Idataを流すことが出来る電圧となるように、容量素子113において電荷の蓄積が続けられる。また、トランジスタ112のゲートソース間電圧が所定の信号電流Idataを流すことが出来る電圧となるように、容量素子114において電荷の蓄積が続けられる。そして、図2Aに示すように、容量素子113及び容量素子114において電荷の蓄積が終了して定常状態になると、スイッチ115、スイッチ117及びスイッチ120をオンからオフにして、それ以外のスイッチは図1の状態を維持する。このとき、リファレンス用定電流源126により設定された信号電流Idataが、トランジスタ111のドレイン領域からソース領域を介して、さらにトランジスタ112のドレイン領域からソース領域を介して流れていく。なお、このときの容量素子113の両電極間の電位差をVaとし、容量素子114の両電極間の電位差をVcとする。続いて、図2Bに示すように、スイッチ116、スイッチ118及びスイッチ127をオンにする。そして、上記以外のスイッチを全てオフにする。このとき入力端子からスイッチ116を介して、容量素子113の一方の端子に入力電位Vinが入力される。そして、電荷保存則により、トランジスタ111のゲート電極には、該トランジスタ111のゲートソース間電圧Vaに加えて、入力電位Vinが上乗せされた値VaVinが加えられる。そして、出力電位Voutは、トランジスタ111のソース領域の電位である。つまり、トランジスタ111のゲート電位VinVaからゲートソース間電圧Vgs=Vaを引いた値に相当する。なおスイッチ128をオフにして、スイッチ127をオンにした後も、トランジスタ111には信号電流Idataが流れる。これは、トランジスタ112のゲートソース間電圧Vgs=Vcには、信号電流Idataが流れるのに必要な電圧が加えられているからである。よって、トランジスタ111のゲートソース間電圧Vgsにも、トランジスタ111が信号電流Idataを流すのに必要な電圧が加えられている。そしてその必要な電圧とは、Vaで示される電圧である。従って、トランジスタ111のゲートソース間電圧Vgsは、Vaと同じ値であることが分かる。以上をまとめると、以下の式4が成立する。Vout=VinVaVaVin4式4に示すように、出力電位Voutは、入力電位Vinと同じ値であり、トランジスタの特性には依存していない。そのため、トランジスタ111及びトランジスタ112に特性バラツキが生じていても、出力電位Voutに対する影響を抑制することが出来る。図1、2で示す電気回路は、ソースフォロワ回路であるが、バイアス電位を入力する入力端子を設けていない。これは、トランジスタ112のゲートソース間電圧には、リファレンス用定電流源126により設定された信号電流Idataが流れるように、既に容量素子114に所定の電荷が保持されているためである。本発明によって、トランジスタ111及びトランジスタ112の特性バラツキの影響を抑制できるため、トランジスタ111及びトランジスタ112のゲート長L、ゲート幅Wは同じ値で設計する必要はなく、バラツキが生じていてもよい。また本明細書では、容量素子に所定の電荷の保持を行う動作を設定動作と呼ぶ。本実施の形態では、図1及び図2Aの動作が設定動作に相当する。また、入力電位Vinを入力して、出力電位Voutを取り出す動作を出力動作とよぶ。本実施の形態では、図2Bの動作が出力動作に相当する。なお図1、2で示す電気回路は、電源線125、リファレンス用定電流源126、スイッチ128の順に接続されているが、本発明はこれに限定されない。例えば、リファレンス用定電流源126とスイッチ128を逆にして、電源線125、スイッチ128、リファレンス用定電流源126の順に接続されていても良い。また、リファレンス用定電流源126は、図7ABに示すように配置してもよい。以下には、図7ABに示す電気回路の構成を説明する。なお図7ABに示す電気回路は、電源線125が配置されていない点以外は、図1、2に示した電気回路と同じ回路素子を有する。電源線123には電源電位Vddが印加され、電源線124には接地電位Vssが印加される。また図7ABに示したソースフォロワ回路の動作は、図1、2で示したソースフォロワ回路の動作に準ずるので、本実施の形態では省略する。図7Aにおいて、スイッチ127を、トランジスタ112のドレイン領域と電源線124との間に配置する。そして、スイッチ127と並列になるように、スイッチ128をトランジスタ112のドレイン領域と電源線124との間に配置する。最後に、リファレンス用定電流源126を、トランジスタ112のドレイン領域とスイッチ128との間、又はスイッチ128と電源線124との間に配置する。なお図7Aには、トランジスタ112のドレイン領域とスイッチ128との間に配置された場合を示している。なお、図7Aにおいて、スイッチ127とスイッチ128は、両方とも接地電位Vssに接続されている。しかし、本発明はこれに限定されない。図1において、スイッチ127が電源電位Vdd1に接続され、スイッチ128が電源電位Vdd2に接続されるように、互いに異なる電源線に接続されていてもよい。例えば、スイッチ127は図7Aの通り接地電位Vssに接続され、スイッチ128は新たに配置した接地電位Vss2に接続されていてもよい。接地電位Vssと接地電位Vss2は、同じ値でもよいし、異なる値でもよい。図7Bにおいて、スイッチ127をトランジスタ111のソース領域と、トランジスタ112のドレイン領域との間に配置する。そして、スイッチ127と並列になるように、スイッチ128を配置する。最後に、リファレンス用定電流源126をトランジスタ111のソース領域とスイッチ128との間、又はスイッチ128とトランジスタ112のドレイン領域との間に配置する。なお図7Bには、トランジスタ111のソース領域とスイッチ128の間に配置された場合を示している。なお図7Bにおいて、スイッチ118は、トランジスタ111のソース領域と接続され、且つスイッチ127を介してトランジスタ112のドレイン領域とに接続されているが、本発明はこれに限定されない。スイッチ118は、トランジスタ112のドレイン領域と接続され、且つスイッチ127を介してトランジスタ111のソース領域とに接続されていてもよい。但しスイッチ118は、トランジスタ111のソース領域と接続され、且つスイッチ127を介してトランジスタ112のドレイン領域とに接続されている方が好ましい。これは、スイッチ118が、トランジスタ112のドレイン領域と接続され、且つスイッチ127を介してトランジスタ111のソース領域とに接続されている場合には、スイッチ127にオン抵抗があると、出力電位Voutがその影響を受けてしまうために、出力電位Voutが低下してしまうからである。また図8Aには、図1、2に示す電気回路において、スイッチ119をトランジスタ111のドレイン領域と電源線124との間に配置し、且つトランジスタ112、容量素子114、スイッチ120を配置していない場合のソースフォロワ回路を示す。図8Aに示すソースフォロワ回路の動作は、スイッチ119が設定動作のときにオンであり、出力動作のときにオフである以外は、上述した図1、2の動作と同じであるので、本実施の形態では説明を省略する。図8Aでは、図1と同様、スイッチ127、スイッチ128、電流源126は、電源電位Vddに接続されている。しかし、図7A、図7Bのように、スイッチ127、スイッチ128、電流源126は、接地電位Vssなどの別の素子に接続されていてもよい。例として、図25Aには、スイッチ127、スイッチ128、電流源126が、接地電位Vssに接続されている場合について示す。ここで、図25Aは、トランジスタ112を配置していない場合のソースフォロワ回路を示している。しかし、トランジスタ112は、本来、ソースフォロワ回路におけるバイアスを与える電流源として動作させる回路である。したがって、図25Aにおける電流源126は、トランジスタ112の代わりに、バイアスを与える電流源として動作させてもよい。つまり、電流源126は、設定動作の時に用い、出力動作のときには用いない、というのではなく、設定動作のときには、トランジスタ111を設定するための電流源として用い、出力動作のときには、ソースフォロワ回路におけるバイアスを与える電流源として用いてもよい。その場合は、設定動作時と出力動作時とで、切り替える必要がないので、スイッチ127、スイッチ128は、不要になる。この時の回路図を、図26Aに示す。また図26Aにおける電流源126を、トランジスタで実現した場合の回路図を、図27に示す。次に、動作を示す。図27において、スイッチ115、スイッチ117をオンにする。そして上記以外のスイッチはオフにする。この状態において、トランジスタ112において設定された信号電流Idataが、容量素子113を介して電源線124の方向に向かって流れる。信号電流Idataの大きさは、トランジスタ112のゲートに加えられるバイアス電圧Vbと、トランジスタ112の特性によって決まる。したがって、仮に図27の回路が複数存在する場合には、複数の回路において、トランジスタ112の特性がばらつく可能性がある。その場合は、各々のトランジスタ112のゲートに同じ電圧Vbが印加されたとしても、信号電流Idataの大きさは、各々の回路で異なる。トランジスタ112から電流が流れ始めた瞬間には、容量素子113には電荷は保持されていない。そのため、トランジスタ111はオフである。電流は、トランジスタ112から、スイッチ115、スイッチ117を介して、電源線124の方向に流れていく。そして徐々に容量素子113に電荷が蓄積されて、該容量素子113の両電極間に電位差が生じ始める。容量素子113の両電極間の電位差がトランジスタ111のしきい値電圧Vth1になると、トランジスタ111はオンする。次いで、トランジスタ111のゲートソース間電圧が所定の信号電流Idataを流すことが出来る電圧となるように、容量素子113において電荷の蓄積が続けられる。そして、図28Aに示すように、容量素子113において電荷の蓄積が終了して定常状態になると、スイッチ115、スイッチ117をオンからオフにして、それ以外のスイッチは図27の状態を維持する。このとき、トランジスタ112から流れた信号電流Idataが、トランジスタ111のドレイン領域からソース領域を介して流れていく。なお、このときの容量素子113の両電極間の電位差をVaとする。仮に、図27の回路が複数存在する場合、複数の回路において、トランジスタ111やトランジスタ112の特性がばらつく可能性がある。その場合は、信号電流Idataの大きさは、各々の回路で異なる。同様に、容量素子113の両電極間の電位差Vaも、各々の回路で異なる。続いて、図28Bに示すように、スイッチ116、スイッチ118をオンにする。そして、上記以外のスイッチを全てオフにする。このとき入力端子からスイッチ116を介して、容量素子113の一方の端子に入力電位Vinが入力される。そして、電荷保存則により、トランジスタ111のゲート電極には、該トランジスタ111のゲートソース間電圧Vaに加えて、入力電位Vinが上乗せされた値VaVinが加えられる。そして、出力電位Voutは、トランジスタ111のソース領域の電位である。つまり、出力電位Voutは、トランジスタ111のゲート電位VinVaからゲートソース間電圧Vgs=Vaを引いた値に相当する。トランジスタ111には信号電流Idataが流れ続ける。これは、トランジスタ112のゲート電圧Vbは、同じ値のままだからである。よって、トランジスタ111のゲートソース間電圧Vgsにも、トランジスタ111が信号電流Idataを流すのに必要な電圧が加えられている。そしてその必要な電圧とは、Vaで示される電圧である。従って、トランジスタ111のゲートソース間電圧Vgsは、Vaと同じ値であることが分かる。以上をまとめると、ここでも、式4が成立する。式4に示すように、出力電位Voutは、入力電位Vinと同じ値であり、トランジスタの特性には依存していない。そのため、トランジスタ111及びトランジスタ112に特性バラツキが生じていても、出力電位Voutに対する特性バラツキの影響を抑制することが出来る。仮に、図27の回路が複数存在する場合、複数の回路において、トランジスタ112やトランジスタ111の特性がばらつく可能性がある。その場合は、信号電流Idataの大きさ、容量素子113の両電極間の電位差Vaは、各々の回路で異なる。しかし、式4に示すように、出力電位Voutは、入力電位Vinと同じ値となり、信号電流Idataの大きさや容量素子113の両電極間の電位差Vaには、依存しない。つまり、図27の回路が複数存在する場合、複数の回路において、トランジスタ112やトランジスタ111の特性がばらついても、その影響は緩和される。本発明によって、トランジスタ111及びトランジスタ112の特性バラツキの影響を抑制できるため、トランジスタ111及びトランジスタ112のゲート長L、ゲート幅Wは同じ値で設計する必要はなく、バラツキが生じていてもよい。次に、図1のように、ソースフォロワ回路の外から電流を供給する場合と、図26のように、ソースフォロワ回路のバイアス用電流源を用いて、設定動作も行う場合とで、比較する。まず、回路構成で考えると、図26の方が簡便にでき、有利である。とくに、ソースフォロワ回路を複数配置する場合には、より有利である。しかしながら、図26では、ソースフォロワ回路が複数存在する場合、電流源の特性ばらつきなどにより、各々に流れる電流値が異なる場合がある。その結果、定常状態になったときには、すべてのソースフォロワ回路で、入力電圧と出力電圧が等しくなるが、過渡特性は、ソースフォロワ回路ごとに異なる場合が生じてしまう。一方、図1の場合は、ソースフォロワ回路の外から電流を供給する必要があるため、回路構成が複雑になる。特に、ソースフォロワ回路を複数配置する場合、その回路構成はより複雑になる。仮に、図1の電流源126が1個だけ配置され、ソースフォロワ回路が複数配置される場合は、設定動作を全てのソースフォロワ回路で同時に行うことができない。そのため、動作のタイミングは複雑になる。あるいは、図1の電流源126がソースフォロワ回路と同数ある場合は、各々の電流源126がばらつかないようにすることが望ましい。しかしながら、ソースフォロワ回路が複数存在する場合、ソースフォロワ回路の特性がばらついても、該ソースフォロワ回路を流れる電流値は、ばらつかない。前記電流値は、ソースフォロワ回路の外にある電流源126によって決定されるからである。したがって、定常状態の時だけでなく、過渡特性も、ソースフォロワ回路ごとにばらつくことがない。このように本発明では、トランジスタ間に特性バラツキが生じていても、入力電位Vinなどの信号電圧が入力されるトランジスタでは、常に該トランジスタのゲートソース間電圧と信号電圧を足した値が入力されることになる。そのため、トランジスタ間の特性バラツキの影響を抑制した電気回路を提供することが出来る。実施の形態2図1、2に示したソースフォロワ回路では、nチャネル型の増幅用トランジスタ111と、nチャネル型のバイアス用トランジスタ112により構成した場合を示した。次いで本実施の形態では、pチャネル型の増幅用トランジスタ132と、pチャネル型のバイアス用トランジスタ131により構成されたソースフォロワ回路を図9に示し、その構成について説明する。なお図9に示したソースフォロワ回路の動作は、実施の形態1で説明した図1、2に示したソースフォロワ回路の動作に準ずるので、本実施の形態では説明は省略する。図9において、131はpチャネル型のバイアス用トランジスタであり、132はpチャネル型の増幅用トランジスタである。133及び134は容量素子である。また、135~142はスイッチング機能を有する素子であり、好ましくはトランジスタで構成されるアナログスイッチなどの半導体素子が用いられる。146はリファレンス用定電流源であり、一定の電流を流す能力を有する。またリファレンス用定電流源146は、トランジスタなどの半導体素子で構成される。本明細書では、トランジスタで構成されるリファレンス用定電流源146の一例を実施の形態6において説明するので参照するとよい。143~145は電源線であり、電源線143には電源電位Vdd1が印加され、電源線144には接地電位Vssが印加される。また電源線145には、電源電位Vdd2が印加される。なお、電源線143に印加される電源電位Vdd1と、電源線145に印加される電源電位Vdd2は同じ値でもよいし、異なる値でもよい。但し、電源線145に印加する電源電位Vdd2は、リファレンス用定電流源146が定電流源として正常に動作することが出来る値に設定する必要がある。例えば、リファレンス用定電流源146がトランジスタの飽和領域を利用して該電流源を構成するときには、該トランジスタが飽和領域で動作できる範囲の値に設定する必要がある。なお本実施の形態では、増幅用トランジスタ132及びバイアス用トランジスタ131がpチャネル型の場合を示すが、両トランジスタの極性が異なっていて、プッシュプル回路を構成していてもよい。バイアス用トランジスタ131のソース領域はスイッチ136を介して電源線143に接続され、ドレイン領域はスイッチ135、138、142に接続されている。バイアス用トランジスタ131のゲート電極は容量素子133の一方の端子に接続されている。容量素子133の他方の端子は、スイッチ136を介して電源線143に接続されている。容量素子133は、バイアス用トランジスタ131のゲートソース間電圧を保持する役目を担う。増幅用トランジスタ132のドレイン領域は電源線144に接続され、ソース領域はスイッチ138、142に接続されている。増幅用トランジスタ132のゲート電極は容量素子134の一方の端子に接続されている。容量素子134の他方の端子は、スイッチ142を介して増幅用トランジスタ132のソース領域に接続されている。容量素子134は、増幅用トランジスタ132のゲートソース間電圧を保持する役目を担う。スイッチ135~スイッチ142は、入力される信号によって、導通又は非導通オン又はオフが制御される。しかし、図9においては、説明を簡単にするために、スイッチ135~スイッチ142に信号を入力する信号線等の図示は省略する。図9に示すソースフォロワ回路において、スイッチ141の一方の端子が入力端子となる。前記入力端子から入力される入力電位Vin信号電圧は、容量素子134の一方の端子に入力される。また、スイッチ138の一方の端子が出力端子となっており、増幅用トランジスタ132のソース領域の電位が出力電位Voutとなる。図1、2で示す電気回路は、ソースフォロワ回路であるが、バイアス電位を入力する入力端子を設けていない。これは、トランジスタ131のゲートソース間電圧には、リファレンス用定電流源126により設定された信号電流Idataが流れるように、既に容量素子114に所定の電荷が保持されているためである。また本発明によって、バイアス用トランジスタ131及び増幅用トランジスタ132の特性バラツキの影響を抑制できるため、バイアス用トランジスタ131及び増幅用トランジスタ132のゲート長L、ゲート幅Wは同じ値で設計する必要はなく、バラツキが生じていてもよい。図9では、電源線145、リファレンス用定電流源146、スイッチ139の順に接続されているが、本発明はこれに限定されない。リファレンス用定電流源146とスイッチ139を逆にして、電源線145、スイッチ139、リファレンス用定電流源146の順に接続してもよい。また、前述した実施の形態1と図7ABとを参考にして、リファレンス用定電流源146をスイッチ140と電源線144との間に配置してもよい。さらに、リファレンス用定電流源146をスイッチ138とスイッチ142との間に配置してもよい。また図8Bには、バイアス用トランジスタ131、容量素子133、スイッチ135及びスイッチ137を配置していない場合のソースフォロワ回路を示す。図8Bに示すソースフォロワ回路の動作は、実施の形態1において上述した図1、2の動作に準ずるので、本実施の形態では説明を省略する。図8Bでは、図1と同様、スイッチ136、スイッチ139、電流源146は、電源電位Vddに接続されている。しかし、図7A、図7Bのように、スイッチ136、スイッチ139、電流源146が、接地電位Vssなどのような別の電源線、素子に接続されていてもよい。例として、図25Bには、スイッチ136、スイッチ139、電流源146が接地電位Vssに接続されている場合について示す。ここで、図8Bは、トランジスタ131を配置していない場合のソースフォロワ回路を示している。しかし、トランジスタ131は、本来、ソースフォロワ回路におけるバイアスを与える電流源として動作させる回路である。したがって、図8Bにおける電流源146は、トランジスタ131の代わりに、バイアスを与える電流源として動作させてもよい。つまり、電流源146は、設定動作の時に用い、出力動作のときには用いないというのではなく、設定動作のときには、トランジスタ132を設定するための電流源として用い、出力動作のときには、ソースフォロワ回路におけるバイアスを与える電流源として用いてもよい。その場合は、設定動作時と出力動作時とで、切り替える必要がないので、スイッチ136、スイッチ139は、不要になる。この時の回路図を、図26Bに示す。図26Bにおける電流源146を、トランジスタで実現した場合の回路図を、図29に示す。図29に示すソースフォロワ回路の動作は、実施の形態1において上述した図27、図28の動作に準ずるので、本実施の形態では説明を省略する。本実施の形態は、実施の形態1と任意に組み合わせることが可能である。実施の形態3前述した実施の形態1、2では、本発明を適用したソースフォロワ回路について説明した。しかし本発明は、差動増幅回路、センスアンプ、オペアンプなどに代表される演算回路など、さまざまな回路にも適用することが出来る。本実施の形態では、本発明を適用した演算回路について図10~図13を用いて説明する。まず、本発明を適用した差動増幅回路について、図10を用いて説明する。図10は、図1のように、本来の回路の外に、リファレンス用定電流源268を配置した場合に相当する。差動増幅回路では、入力電位Vin1及び入力電位Vin2の差の演算を行って出力電位Voutを出力する。図10に示す差動増幅回路において、272、273はpチャネル型のトランジスタであり、274、275及び286はnチャネル型のトランジスタである。276、277及び287は容量素子である。また、スイッチ265、266、278~284及び288は、スイッチング機能を有する素子であり、好ましくはトランジスタなどの半導体素子が用いられる。前記半導体素子の極性は特に限定されない。268はリファレンス用定電流源であり、一定の電流を流す能力を有する。またリファレンス用定電流源268は、トランジスタなどの半導体素子で構成される。本明細書では、トランジスタで構成されるリファレンス用定電流源268の一例を実施の形態6において説明するので参照するとよい。267、271及び291は電源線であり、電源線271には電源電位Vdd1が印加され、電源線291には接地電位Vssが印加される。また電源線267には、電源電位Vdd2が印加される。なお、電源線271に印加される電源電位Vdd1と、電源線267に印加される電源電位Vdd2は同じ値でもよいし、異なる値でもよい。但し、電源線267に印加する電源電位Vdd2は、リファレンス用定電流源268が定電流源として正常に動作することが出来る値に設定する必要がある。例えば、リファレンス用定電流源268がトランジスタの飽和領域を利用して該電流源を構成するときには、該トランジスタが飽和領域で動作できる範囲の値に設定する必要がある。図10に示す差動増幅回路において、スイッチ281の一方の端子が入力端子となっており、容量素子276の一方の端子に入力電位Vin1が入力される。またスイッチ284の一方の端子も入力端子となっており、容量素子277の一方の端子には入力電位Vin2が入力される。またトランジスタ275のドレイン領域が出力端子となっており、トランジスタ275のドレイン領域の電位が出力電位Voutとなる。トランジスタ272のドレイン領域は電源線271に接続され、ソース領域はトランジスタ274のドレイン領域に接続されている。トランジスタ273のドレイン領域は電源線271に接続され、ソース領域はトランジスタ275のドレイン領域に接続されている。トランジスタ272のゲート電極とトランジスタ273のゲート電極は接続されている。なおトランジスタ272及びトランジスタ273の代わりに、抵抗を配置してもよい。なぜなら、図10のような差動増幅回路において、272、273は、能動負荷と呼ばれる部分であり、抵抗として動作させるものであるからである。よって、図10の能動負荷の部分を、図30のように、通常の抵抗素子で構成してもよい。トランジスタ274のドレイン領域は、スイッチ502、トランジスタ272を介して電源線271に接続され、ソース領域はスイッチ282を介して、容量素子276の一方の端子に接続されている。トランジスタ274のゲート電極は、容量素子276の他方の端子に接続されている。容量素子276は、設定動作を行ったときのトランジスタ274のゲートソース間電圧を保持する役目を担う。トランジスタ275のドレイン領域は、スイッチ503、トランジスタ273を介して電源線271に接続され、ソース領域はスイッチ283を介して、容量素子277の一方の端子に接続されている。トランジスタ275のゲート電極は、容量素子277の他方の端子に接続されている。容量素子277は、設定動作を行ったときのトランジスタ275のゲートソース間電圧を保持する役目を担う。トランジスタ286のドレイン領域は、スイッチ285を介してトランジスタ274のソース領域及びトランジスタ275のソース領域に接続され、トランジスタ286のソース領域は、容量素子287の一方の端子に接続されている。トランジスタ286のゲート電極は、容量素子287の他方の端子に接続されている。容量素子287は、トランジスタ286のゲートソース間電圧を保持する役目を担う。そして、容量素子276、277及び287には、リファレンス用定電流源268を用いて所定の電荷の保持が行われる。但し、容量素子276、277及び287の3つの容量素子に対する所定の電荷の保持は、一度に行うことが出来ない。そのため、スイッチ265及びスイッチ266のどちらか一方がオンになるように制御して行われる。例えば、スイッチ265をオンにしたときには、スイッチ266をオフにする。そして、容量素子277、287に所定の電荷の保持を行う。同様に、スイッチ265をオフにして、スイッチ266をオフにする。そして、容量素子276、287に所定の電荷の保持を行う。なお、容量素子276、277及び287に、リファレンス用定電流源268を用いて所定の電荷の保持が行われるときの動作の説明は、実施の形態1に準ずるので本実施の形態では省略する。そして、容量素子276に所定の電荷の保持が終了したら、容量素子276の一方の端子に入力電位Vin1が入力され、また容量素子277に所定の電荷の保持が終了したら、容量素子277の一方の端子に入力電位Vin2が入力されて、出力動作を行う。このときの動作の説明は、実施の形態1に準ずるので本実施の形態では省略する。次に、図26や図27のように、本来の回路が有する電流源を利用して、設定動作を行う場合の回路を適用した差動増幅回路について、図31を用いて説明する。図10では、設定動作の時の電流として、電流源268から供給される電流を用いていた。図31では、トランジスタ286を用いて、設定動作を行う。トランジスタ286は、電流源として動作し、そのゲートに加えるバイアス電圧Vbにより、電流の大きさを決定する。次に、動作について述べる。まず、図32に示すように、スイッチ504、279、282をオンにし、それ以外のスイッチはオフにする。すると、電流がトランジスタ274の方に流れ、トランジスタ274の設定動作を行うことができる。次に、図33に示すように、スイッチ505、280、283をオンにし、それ以外のスイッチはオフにする。すると、電流がトランジスタ275の方に流れ、トランジスタ275の設定動作を行うことができる。これで、設定動作が終了した。そこで、図34に示すように、スイッチ502、503、281、284をオンにし、それ以外のスイッチはオフにする。そして、通常の動作を行う。なお、トランジスタ274の設定動作のとき、スイッチ502をオンすることにより、スイッチ504を削除することが可能である。また、トランジスタ286のゲートに加える電圧は、設定動作時と、通常動作出力動作時とで、変えてもよい。通常、差動増幅回路では、トランジスタ274とトランジスタ275とでは、ほぼ同量の電流が流れる場合が多い。よって、設定動作を行う場合にも、通常動作出力動作を行うときと近い条件で、設定動作を行うほうがよい。そのほうが、より精度が高くなる。よって、トランジスタ286のゲートに加える電圧を調整することにより、設定動作時には、通常動作出力動作時の半分の電流を流すようにすることが望ましい。そこで、同様の効果を得るための別の方法として、トランジスタ286と並列に、トランジスタ506を配置した場合の図を、図35に示す。トランジスタ506は、サイズをトランジスタ286と同じにしておくのが望ましい。そして、通常動作時には、トランジスタ506のゲートに、トランジスタ286と同じ電圧を加え、設定動作時には、トランジスタ506に電流が流れないようにする。図35と同様な回路として、スイッチ507によって、通常動作時と設定動作時との電流の大きさを変えた場合の回路図を、図36に示す。設定動作時には、スイッチ507をオフにすることにより、電流値を半分にし、通常動作時には、スイッチ507をオンにする。これにより、実際に動作させるときの状態に近い状態で、設定動作を行えるため、設定動作の効果が向上する。続いて、図10に示す差動増幅回路を構成するトランジスタが逆の導電型を有する場合について、図11を用いて説明する。図11に示す差動増幅回路において、272、273がnチャネル型のトランジスタであり、274、275及び286がpチャネル型のトランジスタである。スイッチ281の一方の端子が入力端子となっており、容量素子276の一方の端子には入力電位Vin1が入力される。またスイッチ284の一方の端子も入力端子となっており、容量素子277の一方の端子には入力電位Vin2が入力される。また、トランジスタ275のソース領域の電位が出力電位Voutとなる。なお図11に示す差動増幅回路においては、電源線291に電源電位Vdd1が印加され、電源線267に電源電位Vdd1が印加され、電源線271に接地電位Vssが印加されている点以外は、図10に示す差動増幅回路の構成、及びその動作と同じであるので、ここでは説明を省略する。なお図10、11に示す差動増幅回路では、リファレンス用定電流源268が配置される箇所が異なっている。本発明ではリファレンス用定電流源268が配置される箇所は特に限定されないが、以下の条件を満たすことが必要となる。リファレンス用定電流源268を用いて、容量素子276、277、287に所定の電荷の保持を行うときには、スイッチ265及びスイッチ266を制御することによって行うことは上述した。つまり、スイッチ265及びスイッチ266を制御することによって、容量素子276が所定の電荷の保持を行うときには、容量素子277及びトランジスタ275には電流が流れないようにする必要がある。同様に、容量素子277が所定の電荷の保持を行うときには、容量素子276及びトランジスタ274には電流が流れないようにする必要がある。つまり、容量素子276と容量素子277の2つの容量素子が、同時に所定の電荷の保持を行わないように、リファレンス用定電流源268と、スイッチ265及びスイッチ266を配置する必要がある。また、必要に応じてスイッチを追加して配置する必要がある。以上をふまえると、リファレンス用定電流源268、スイッチ265及びスイッチ266を配置する箇所は、図10、11に示した箇所に限定されない。例えば、図11において、スイッチ265を電源線271とトランジスタ272のソース領域の間に配置して、スイッチ266を電源線271とトランジスタ273のソース領域の間に配置してもよい。また、スイッチ265をトランジスタ272のドレイン領域とスイッチ279の間に配置して、スイッチ266をトランジスタ273のドレイン領域とスイッチ280の間に配置してもよい。次に、図31に示す差動増幅回路を構成するトランジスタが逆の導電型を有する場合について、図37に示す。これも、図31に示す差動増幅回路の構成及びその動作と同じであるので、ここでは説明を省略する。なお、図37でも同様に、図35、図36のようにすることにより、電流源部分の電流値を制御することが可能である。また本実施の形態では、図10、11に示す電気回路を差動増幅回路として示したが、本発明はこれに限定されず、入力電位Vin1と入力電位Vin2として入力する電圧を適宜変更して、センスアンプなどの他の演算回路として用いることも出来る。次いで、本発明を適用したオペアンプについて、図12、13を用いて説明する。図12Aにはオペアンプの回路記号を示し、図12Bには該オペアンプの回路構成を示す。なお、オペアンプの回路構成としては、さまざまなものがある。そこで、図12では、もっとも簡単な場合として、差動増幅回路にソースフォロワ回路を組み合わせた場合について述べる。よって、オペアンプの回路構成は、図12に限定されない。オペアンプでは、入力電位Vin1及び入力電位Vin2と、出力電位Voutとの関係によって特性が定義される。より詳しくは、オペアンプは、入力電位Vin1及び入力電位Vin2との差の電圧に対し、増幅度Aを掛けて出力電位Voutを出力する機能を有する。図12Bに示すオペアンプにおいて、スイッチ281の一方の端子が入力端子となっており、容量素子276の一方の端子には入力電位Vin1が入力される。またスイッチ284の一方の端子も入力端子となっており、容量素子277の一方の端子には入力電位Vin2が入力される。また、トランジスタ292のソース領域の電位が出力電位Voutとなる。図12Bに示す回路において、305で示す点線で囲んだ部分は、図10に示す差動増幅回路と同じ構成である。そして、306で示す点線で囲んだ部分は、図1、2に示したソースフォロワ回路と同じであるので、図12Bに示したオペアンプの詳しい構成の説明は省略する。図12Bでは、電流源268を、差動増幅回路305と、ソースフォロワ回路306とで、共用している。そこで、図38には、305で示す点線で囲んだ部分には、図31に示す差動増幅回路と同じ構成を用い、306で示す点線で囲んだ部分には、図27に示したソースフォロワ回路と同じ構成を用いた場合のオペアンプを示す。また図13には、トランジスタ299がpチャネル型である場合のオペアンプを示す。つまり、プッシュプル回路を用いた場合に相当する。図13Bにおいて、容量素子300の一方の端子は、スイッチ302、スイッチ278を介して、トランジスタ275のドレイン領域と接続されている点以外は、図12Bに示すオペアンプの構成と同じであるので、本実施の形態では、詳しい構成の説明は省略する。図39には、図13に対して、305で示す点線で囲んだ部分に、図31に示す差動増幅回路と同じ構成を用いた場合のオペアンプを示す。図39では、ソースフォロワ回路の部分が、プッシュプル回路になっており、バイアス用電流源が存在しない。そこで、差動増幅回路における電流源の電流を、ソースフォロワ回路プッシュプル回路の設定動作時に用いる電流として利用している。つまり、トランジスタ286を、プッシュプル回路と接続できるようにしている。なお本実施の形態は、実施の形態1、2と任意に組み合わせることが可能である。実施の形態4本実施の形態では、本発明を適用した光電変換素子を有する半導体装置の構成とその動作について、図14、15を用いて説明する。図14Aに示す半導体装置は、基板701上に、複数の画素がマトリクス上に配置された画素部702を有し、画素部702の周辺には、信号線駆動回路703、第1~第4の走査線駆動回路704~707を有する。図14Aに示す半導体装置は、信号線駆動回路703と、4組の走査線駆動回路704~707を有しているが、本発明はこれに限定されず、信号線駆動回路と走査線駆動回路の数は画素の構成に応じて任意に配置することが出来る。また、信号線駆動回路703と、第1~第4の走査線駆動回路704~707には、FPC708を介して外部より信号が供給されている。しかし本発明はこれに限定されず、画素部以外の電気回路は、ICなどを用いて外部から供給するようにしてもよい。最初に、第1の走査線駆動回路704及び第2の走査線駆動回路705の構成について、図14Bを用いて説明する。第3の走査線駆動回路706及び第4の走査線駆動回路707は、図14Bの図に準ずるので、図示は省略する。第1の走査線駆動回路704は、シフトレジスタ709、バッファ710を有する。第2の走査線駆動回路705は、シフトレジスタ711、バッファ712を有する。動作を簡単に説明すると、シフトレジスタ709、711は、クロック信号GCLK、スタートパルスSP及びクロック反転信号GCLKbに従って、順次サンプリングパルスを出力する。その後バッファ710、712で増幅されたサンプリングパルスは、走査線に入力されて、1行ずつ選択状態にしていく。なおシフトレジスタ709とバッファ710との間、又はシフトレジスタ711とバッファ712との間にはレベルシフタ回路を配置した構成にしてもよい。レベルシフタ回路を配置することによって、電圧振幅を大きくすることが出来る。次いで、信号線駆動回路703の構成について、図14Cを用いて説明する。信号線駆動回路703は、信号出力線用駆動回路715、サンプルホールド回路716、バイアス回路714及び増幅回路717を有する。バイアス回路714は、各画素の増幅用トランジスタと対になって、ソースフォロワ回路を形成する。サンプルホールド回路716は、信号を一時的に保存したり、アナログデジタル変換を行ったり、雑音を低減したりする機能を有する。信号出力用駆動回路715は、一時的に保存されていた信号を、順に出力していくための信号を出力する機能を有する。そして、増幅回路717は、サンプルホールド回路716と信号出力用駆動回路715により出力された信号を増幅する回路を有する。なお、増幅回路717は、信号を増幅する必要のない場合には配置しなくてもよい。そして、画素部702においてi列目j行目に配置される画素713の回路と、i列目の周辺のバイアス回路714の構成とその動作について、図15を用いて説明する。最初に、i列目j行目に配置される画素713の回路と、i列目の周辺のバイアス回路714の構成について説明する。図15に示す画素は、第1~第4の走査線Gaj~Gdj、信号線Si、電源線Viを有する。また、nチャネル型のトランジスタ255、光電変換素子257、スイッチ250~スイッチ254を有する。本実施の形態においては、トランジスタ255はnチャネル型としたが、本発明はこれに限定されず、pチャネル型でもよい。但し、トランジスタ255とトランジスタ260により、ソースフォロワ回路を形成するので、両トランジスタは同じ極性であることが好ましい。スイッチ250~スイッチ254は、スイッチング機能を有する半導体素子であり、好ましくはトランジスタが用いられる。スイッチ251及びスイッチ252は、第1の走査線Gajから入力される信号により、オン又はオフが制御される。スイッチ250は、第2の走査線Gbjから入力される信号により、オン又はオフが制御される。スイッチ253は、第3の走査線Gcjから入力される信号により、オン又はオフが制御される。スイッチ254は、第4の走査線Gdjから入力される信号により、オン又はオフが制御される。トランジスタ255のソース領域とドレイン領域は、一方は電源線Viに接続され、他方はスイッチ250を介して信号線Siに接続されている。トランジスタ255のゲート電極は、容量素子256の一方の端子に接続されている。また容量素子256の他方の端子はスイッチ253を介して光電変換素子257の一方の端子に接続されている。光電変換素子257の他方の端子は電源線258に接続されている。電源線258には、接地電位Vssが印加される。容量素子256は、設定動作を行ったときのトランジスタ255のゲートソース間電圧を保持する役目を担う。バイアス回路714は、トランジスタ260、容量素子261及びスイッチ259を有する。トランジスタ260のソース領域は電源線264に接続され、ドレイン領域は信号線Siに接続されている。電源線264には、接地電位Vssが印加される。トランジスタ260のゲート電極は、容量素子261の一方の端子に接続されている。容量素子261の他方の端子は電源線264に接続されている。容量素子261は、設定動作を行ったときのトランジスタ260のゲートソース間電圧を保持する役目を担う。247はリファレンス用定電流源であり、一定の電流を流す能力を有する。またリファレンス用定電流源247は、トランジスタなどの半導体素子で構成される。本明細書では、トランジスタで構成されるリファレンス用定電流源247の一例を実施の形態6において後述するので参照するとよい。電源線Viには、スイッチ248を介して電源線245が接続されている。また、スイッチ249を介してリファレンス用定電流源247が接続されている。そして、電源線245には電源電位Vdd1が印加され、電源線246には電源電位Vdd2が印加される。電源線245に印加される電源電位Vdd1と、電源線246に印加される電源電位Vdd2は同じ値でもよいし、異なる値でもよい。但し、電源線246に印加する電源電位Vdd2は、リファレンス用定電流源247が定電流源として正常に動作することが出来る値に設定する必要がある。例えば、リファレンス用定電流源247がトランジスタの飽和領域を利用して該電流源を構成するときには、該トランジスタが飽和領域で動作できる範囲の値に設定する必要がある。なお、リファレンス用定電流源247は、基板上に信号線駆動回路と一体形成してもよい。またはリファレンス用電流として、基板の外部からIC等を用いて一定の電流を入力してもよい。またスイッチ248、249と、リファレンス用定電流源247が配置される箇所は、図15に示した箇所に限定されない。上述した実施の形態1~3を参考にして、異なる箇所に配置してもよく、例えば、画素713に組み込んでもよい。そして、図15において、719で示す点線で囲んだ部分と714で示す点線で囲んだ部分とがソースフォロワ回路に相当する。次いで、i列目j行目に配置される画素713の回路と、i列目の周辺のバイアス回路714の動作を簡単に説明する。まず、画素713においてスイッチ249~スイッチ252、バイアス回路714においてスイッチ259をオン状態にする。そして、それ以外のスイッチはオフにする。そうすると、リファレンス用定電流源247において設定された信号電流Idataが、スイッチ249、252、251を介し、次いでスイッチ250を介し、さらにスイッチ259を介して電源線264の方向に流れる。電流が流れ始めた瞬間には、容量素子256、261には電荷は保持されていない。そのため、トランジスタ255、260はオフである。そして徐々に容量素子256、261に電荷が蓄積されて、該容量素子256、261の両電極間に電位差が生じ始める。容量素子256、261の両電極間の電位差が、トランジスタ255、260のしきい値電圧になると、該トランジスタ255、260はオンとなる。次いで、トランジスタ255のゲートソース間電圧が所定の信号電流Idataを流すことが出来る電圧となるように、容量素子256において電荷の蓄積が続けられる。また、トランジスタ260のゲートソース間電圧が所定の信号電流Idataを流すことが出来る電圧となるように、容量素子261において電荷の蓄積が続けられる。そして、容量素子256、261において、電荷の蓄積が終了して定常状態になった後、スイッチ251、252、259をオフにする。スイッチ249、250は引き続きオンである。そして上記以外のスイッチは全てオフである。このとき、リファレンス用定電流源247により設定された信号電流Idataが、トランジスタ255のドレイン領域からソース領域を介して、さらにトランジスタ260のドレイン領域からソース領域を介して流れていく。続いて、この状態において、画素713において、スイッチ248、スイッチ250、スイッチ253をオンにして、それ以外のスイッチはオフとする。そうすると、トランジスタ255のゲート電極には、容量素子256を介して、光電変換素子257から信号が入力される。このとき、トランジスタ255のゲート電極には、容量素子256に保持されている電圧に加えて、光電変換素子257からの信号が上乗せされた値が入力される。つまり、トランジスタ255のゲート電極に入力される信号は、容量素子256に保持されている電圧に加えて、該トランジスタのゲート電極に入力される信号となる。そのため、トランジスタの特性バラツキの影響を抑制することができる。そしてトランジスタ255のソース領域の電位が出力電位Voutとなり、該出力電位Voutは、光電変換素子257により読み取られた信号として、スイッチ250を介して信号線Siに出力される。次いで、スイッチ254をオンにして、それ以外のスイッチは全てオフにして、光電変換素子257を初期化する。より詳しくは、光電変換素子257のnチャネル側端子の電位が電源線258の電位と同じになるように、光電変換素子257が保持している電荷をスイッチ254を介して、電源線Viの方向に流れるようにする。以後、上記の動作を繰り返す。上記のような構成を有する本発明の半導体装置は、トランジスタ特性バラツキの影響を抑制することができる。本発明は、実施の形態1~実施の形態3と任意に組み合わせることが可能である。実施の形態5本実施の形態では、本発明を適用した電気回路において、実施の形態3、実施の形態4とは異なる例について、図16~図19を用いて説明する。図16Aにおいて、310は図1、2で示したソースフォロワ回路である。ソースフォロワ回路310の回路構成と動作は、図1、2と同じであるので、本実施の形態では説明は省略する。ソースフォロワ回路310の動作は、大別して設定動作と出力動作に分別できることは上述した。なお設定動作とは、容量素子に所定の電荷の保持を行う動作であり、図1及び図2Aに示す動作に相当する。また出力動作とは、入力電位Vinを入力して、出力電位Voutを取り出す動作のことであり、図2Bに示す動作に相当する。ソースフォロワ回路310において、端子aが入力端子に相当し、端子bが出力端子に相当する。そして、スイッチ127、116、118は端子cから入力される信号により制御される。スイッチ115、117、120は端子dから入力される信号により制御される。スイッチ128は端子eから入力される信号により制御される。そして、ソースフォロワ回路310を有する電気回路を設計するときには、図16Bに示すように、少なくとも2つのソースフォロワ回路315、316を配置するとよい。そしてソースフォロワ回路315、316のうち、一方は設定動作を行って、他方は出力動作を行うようにするとよい。そうすると、同時に2つの動作を行うことができるため、動作に無駄がなく、無駄な時間が必要なくなるので、電気回路の動作をより高速で行うことができる。もし、ソースフォロワ回路が1つしか配置していない場合は、設定動作を行っている間は、出力動作を行うことができない。そのため、無駄な時間が生じる。なお、ソースフォロワ回路315、316において、設定動作と出力動作を同時に行うことはない。したがって、ソースフォロワ回路315、316には、電流源126を各々1つずつ配置しておく必要はない。つまり、1つの電流源126は、ソースフォロワ回路315、316で共用することができる。例えば、信号線駆動回路にソースフォロワ回路を用いて設計するときには、信号線ごとに少なくとも2個のソースフォロワ回路を配置するとよい。また走査線駆動回路にソースフォロワ回路を用いて設計するときには、走査線ごとに少なくとも2個のソースフォロワ回路を配置するとよい。また画素にソースフォロワ回路を用いて設計するときには、画素ごとに少なくとも2つのソースフォロワ回路を配置するとよい。図16Bにおいて、311~314はスイッチである。スイッチ311、312がオンのときは、スイッチ313、314はオフとなる。またスイッチ311、312がオフのときには、スイッチ313、314はオンとなる。このようにして、2つのソースフォロワ回路315、316のうち、一方は設定動作を行って、他方は出力動作を行うようにする。なお、スイッチ311~スイッチ314を配置せずに、ソースフォロワ回路310が有するスイッチ116、118を制御することによって、2つのソースフォロワ回路315、316を制御するようにしてもよい。また本実施の形態では、点線で囲んだ部分315、316は、ソースフォロワ回路に相当するとしたが、本発明はこれに限定されず、図10~図13などに示した差動増幅回路、オペアンプなどを適用してもよい。そして本実施の形態では、信号線ごとに少なくとも2個のソースフォロワ回路を配置した信号線駆動回路の構成とその動作について、図17~図19を用いて説明する。図17には信号線駆動回路を示しており、該信号線駆動回路は、シフトレジスタ321、第1のラッチ回路322、第2のラッチ回路323、DA変換回路324及び信号増幅回路325を有する。なお、第1のラッチ回路322や第2のラッチ回路323が、アナログデータを保存できる回路である場合は、DA変換回路324は省略できる場合が多い。また、信号線に出力するデータが2値、つまり、デジタル量である場合は、DA変換回路324は省略できる場合が多い。また、DA変換回路324には、ガンマ補正回路が内蔵されている場合もある。このように、信号線駆動回路は、図17に示す構成に限定されない。動作を簡単に説明すると、シフトレジスタ321は、フリップフロップ回路FF等を複数列用いて構成され、クロック信号SCLK、スタートパルス、クロック反転信号が入力される、これらの信号のタイミングに従って、順次サンプリングパルスが出力される。シフトレジスタ321より出力されたサンプリングパルスは、第1のラッチ回路322に入力される。第1のラッチ回路322には、ビデオ信号が入力されており、サンプリングパルスが入力されるタイミングに従って、各列でビデオ信号を保持していく。第1のラッチ回路322において、最終列までビデオ信号の保持が完了すると、水平帰線期間中に、第2のラッチ回路323にラッチパルスLatchPulseが入力され、第1のラッチ回路322に保持されていたビデオ信号は、一斉に第2のラッチ回路323に転送される。その後、第2のラッチ回路323に保持されたビデオ信号は、1行分が同時に、D/A変換回路324へと入力される。そして、D/A変換回路324から入力される信号は信号増幅回路325へ入力される。第2のラッチ回路323に保持されたビデオ信号がD/A変換回路324に入力されている間、シフトレジスタ321においては再びサンプリングパルスが出力される。以後、この動作を繰り返す。そして、i列目からi2列目の3本信号線の周辺の信号増幅回路325の構成を図18を用いて説明する。信号増幅回路325は、列ごとに2つのソースフォロワ回路315、316を有する。ソースフォロワ回路315、316は、それぞれ端子a~端子eまでの5つの端子を有する。端子aはソースフォロワ回路315、316における入力端子に相当し、端子bはソースフォロワ回路315、316における出力端子に相当する。また、端子cから入力される信号によりスイッチ127、116、118が制御され、端子dから入力される信号によりスイッチ115、117、120が制御される。さらに端子eから入力される信号によりスイッチ128が制御される。また図18に示す信号増幅回路325において、設定用信号線326及びしきい値用信号線327の2本の信号線と、ソースフォロワ回路315、316との間には、論理演算子が配置されている。329はインバータ、330はAND、331及び332はインバータ、333はANDである。そして、端子c~端子eには、設定用信号線327から出力される信号、又は上記の論理演算子の出力端子から出力される信号のどちらかが入力される。次いで、設定用信号線326、しきい値用信号線327の2本の信号線から出力される信号と、ソースフォロワ回路315、316における端子c~端子eを介して各スイッチに入力される信号を図19を用いて説明する。なお、端子c~端子eを介して信号が入力されるスイッチは、Highの信号が入力されるとオンになり、Lowの信号が入力されるとオフになるとする。そして、設定用信号線326、しきい値用信号線328の2本の信号線からは、図19に示すような信号が入力される。さらに、ソースフォロワ回路315における端子cには、設定用信号線326から出力される信号がそのまま入力される。端子dにはAND330の出力端子から出力される信号が入力され、端子eにはインバータ331の出力端子から出力される信号が入力される。そうすると、ソースフォロワ回路315では、設定動作と出力動作のどちらか一方の動作を行うように制御することが出来る。またソースフォロワ回路316における端子cには、インバータ332の出力端子から出力される信号が入力される。端子dには、AND333の出力端子から出力される信号が入力され、端子eには設定用信号線326から出力される信号がそのまま入力される。そうすると、ソースフォロワ回路316では、設定動作と出力動作のどちらか一方の動作を行うように制御することが出来る。なお、図16においては、各ソースフォロワ回路に、電流源126が配置されている。したがって、信号線駆動回路に複数配置されている電流源126において、そこから流れる電流値は、ばらつかないことが望ましい。そこで、各電流源126に対して、設定動作を行うことにより、電流値がばらつかないようにすることが可能である。この技術については、本発明者の発明である特願2002-287997号、特願2002-288104号、特願2002-28043号、特願2002-287921号、特願2002-287948号などに記載されている。よって、この技術を本願に適用することにより、信号線駆動回路に複数配置されているに電流源126の特性バラツキを補正することが可能である。これまでは、図16、図18、図19では、図1のように、本来の回路の外に電流源が配置された場合のソースフォロワ回路を用いた場合について、述べてきた。つぎに、図27、図29のようなソースフォロワ回路を用いた場合の例を示す。図16Aに相当する図を、図40に示す。また、図18に相当する図を、図41に示す。図19に相当する図を、図42に示す。動作などについては、これまでと同様なので、省略する。図16、図18、図19の場合と比較すると、図16Aには、電流源126が配置されているが、図40には、配置されていない。その結果、回路の配置が楽になり、狭い面積にレイアウトすることができる。また、すでに述べたように、図16Aでは、電流源126の電流値がばらつかないようにするためには、さらに追加の回路があることが望ましいが、図40の回路では、それも必要ない。その結果、回路の配置が楽になり、狭い面積にレイアウトすることができる。また、駆動タイミングも、より簡単になる。なお、この信号線駆動回路の各信号線の先には、複数の画素が接続されている場合が多い。その画素は、信号線から入力される電圧によって、状態を変化させるものであることが多い。例としては、LCDや有機ELなどがあげられる。その他にも、さまざまなものを接続することが可能である。なお、本実施の形態は、実施の形態1~実施の形態4と任意に組み合わせることが可能である。実施の形態6上述してきた本発明の電気回路や半導体装置では、一定の電流を流す能力を有するリファレンス用定電流源が配置され、該リファレンス用定電流源を用いて設定動作を行う。そしてリファレンス用定電流源は、トランジスタ等の半導体素子で構成される。そこで本実施の形態では、トランジスタと容量素子で構成された場合のリファレンス用定電流源の構成について、図20~図23を用いて説明する。まず、リファレンス用定電流源の概略について、図20を用いて説明する。図20Aにおいて、401はリファレンス用定電流源である。リファレンス用定電流源401は、端子A、端子B及び端子Cを有する。端子Aには設定信号が入力される。端子Bには、電流供給線405から電流が外部に供給される。また端子Cからは、リファレンス用定電流源401において設定された電流が供給される。つまり、リファレンス用定電流源401は、端子Aに入力される設定信号により制御され、端子Bからは電流が供給され、端子Cからは電流を供給する。また図20Bにおいて、404はリファレンス用定電流源である。リファレンス用定電流源404は、複数のリファレンス用定電流源を有する。そしてここでは、仮に2つのリファレンス用定電流源402、403を有するとする。リファレンス用定電流源402、403は、端子A~端子Dを有する。端子Aには設定信号が入力される。端子Bには、電流供給線405から電流が供給される。端子Cからは、リファレンス用定電流源401において設定された電流が外部に供給される。また端子Dには、制御線406から出力される制御信号が入力される。つまり、リファレンス用定電流源402、403は、端子Aに入力される設定信号及び端子Dに入力される制御信号により制御され、端子Bからは電流が供給され、端子Cからは電流を供給する。次いで、図20Aで示したリファレンス用定電流源401の構成について、図21、22を用いて説明する。図21A~図21Fに示す電気回路は、全てリファレンス用定電流源401に相当する。図21A、Bにおいて、スイッチ54~スイッチ56と、nチャネル型のトランジスタ52と、設定動作を行ったときの該トランジスタ52のゲートソース間電圧を保持する容量素子53とを有する電気回路がリファレンス用定電流源401に相当する。図21A、Bに示す電気回路は、同じ回路素子を有しているが、該回路素子の接続関係は異なっている。図21Cにおいて、スイッチ74、75と、nチャネル型のトランジスタ72、76と、設定動作を行ったときの該トランジスタ72のゲートソース間電圧を保持する容量素子73とを有する電気回路がリファレンス用定電流源401に相当する。図21D~図21Fにおいて、スイッチ68、70と、nチャネル型のトランジスタ65、66と、設定動作を行ったときの該トランジスタ65、66のゲートソース間電圧を保持する容量素子67とを有する電気回路がリファレンス用定電流源401に相当する。図21D~図21Fに示す電気回路は、同じ回路素子を有しているが、該回路素子の接続関係は異なっている。続いて、図21ABに示すリファレンス用定電流源401の動作と、図21D~図21Fに示すリファレンス用定電流源401の動作について以下に簡単に説明する。図21Cに示すリファレンス用定電流源401の動作は、図21ABに示す回路の動作に準ずるので、本実施の形態では説明は省略する。最初に、図21ABに示すリファレンス用定電流源401の動作について説明する。図21A、Bに示す電気回路において、端子Aを介して入力される信号によって、スイッチ54、55がオンになる。このときスイッチ56はオフである。そうすると、電流供給線405から端子Bを介して電流が供給され、容量素子53に所定の電荷が保持される。次いで、スイッチ54、55をオフにする。このとき、容量素子53には所定の電荷が保持されているため、トランジスタ52は信号電流Idataの大きさの電流を流す能力を有することになる。次いで、スイッチ54、55はオフ状態を維持し、且つスイッチ56をオンにする。そうすると、端子Cから所定の電流が流れる。このとき、トランジスタ52のゲートソース間電圧は、容量素子53により所定のゲートソース間電圧に維持されているため、トランジスタ52のドレイン領域には、信号電流Idataに応じたドレイン電流が流れる。なお、図21ABに示す回路の場合には、容量素子53に所定の電荷の保持を行う動作と、所定の電流を流す動作とを同時に行うことが出来ない。そのため、容量素子53に所定の電荷の保持を行うタイミングと、所定の電流を流すタイミングとをスイッチ54~スイッチ56を用いて制御している。次いで、図21D~図21Fにリファレンス用定電流源401の動作について説明する。図21D~図21Fに示す電気回路において、端子Aを介して入力される信号によって、スイッチ68、70がオンになる。そうすると、電流供給線405から端子Bを介して電流が供給され、容量素子67に所定の電荷が保持される。このとき、トランジスタ65のゲート電極とトランジスタ66のゲート電極は接続されているので、トランジスタ65とトランジスタ66のゲートソース間電圧が容量素子67によって保持される。次いで、スイッチ68、70をオフにする。このとき、容量素子67には所定の電荷が保持されているため、トランジスタ65、66には信号電流Idataの大きさの電流を流す能力を有することになる。つまり、トランジスタ66のゲートソース間電圧は、容量素子67により所定のゲートソース間電圧に維持されているため、トランジスタ66のドレイン領域には、信号電流Idataに応じたドレイン電流が流れる。なお、図21D~Fに示す回路の場合には、容量素子67に所定の電荷の保持を行う動作と、所定の電流を流す動作とを同時に行うことができる。また、図21D~Fに示す回路の場合には、トランジスタ65とトランジスタ66のサイズが重要となる。トランジスタ65とトランジスタ66のサイズが同じ場合には、電流供給線405から供給される電流と同じ値の電流が端子Cを介して流される。一方、トランジスタ65とトランジスタ66のサイズが異なる場合、つまり、トランジスタ65とトランジスタ66のWゲート幅Lゲート長の値が異なる場合には、電流供給線405から供給される電流の値と、端子Cを介して流される電流の値が異なる。そしてその違いは、両トランジスタのWLの値に依存する。なお、図21A~Fに示す電気回路において、電流は端子Cから接地電位Vssに向かって流れている。図22には、トランジスタ52、65、66の極性をpチャネル型とし、且つ電流は端子Cから接地電位Vssに向かって流れているときの回路構成を示す。なお電流の流れる方向は、図21、22に示すように端子Cから接地電位Vssに向かって流れる方向のみに限定されない。図21に示す電気回路おいて、接地電位Vssを電源電位Vddとして、さらにトランジスタ52、65、66、72をpチャネル型とすると、電流は電源電位Vddから端子Cの方向に流れる。また、図22に示す電気回路において、接地電位Vssを電源電位Vddとして、さらに、トランジスタ52、65、66をnチャネル型とすると、電流は電源電位Vddから端子Cの方向に流れる。次いで、図20Bに示したリファレンス用定電流源402、403について、図23を用いて説明する。なお、図21ABに示す回路の場合には、容量素子に所定の電荷の保持を行う動作と、所定の電流を流す動作とを同時に行うことが出来ないことは上述した。そのため、図20Bに示すように、複数のリファレンス用定電流源を配置して、一方のリファレンス用定電流源において、容量素子に所定の電荷の保持を行う動作を行って、他方のリファレンス用定電流源において、所定の電流を流す動作を行うことが好ましい。つまり、図20Bに示すリファレンス用定電流源402、403には、図21ABに示す回路を用いることが好ましい。図23Aにおいて、スイッチ84~スイッチ89と、nチャネル型のトランジスタ82と、設定動作を行ったときの該トランジスタのゲートソース間電圧を保持する容量素子83とを有する回路が、リファレンス用定電流源402又は403に相当する。図23Aに示す電気回路は、図21ABに示す回路である。また、図23Bにおいて、スイッチ94~スイッチ97と、トランジスタ92、98と、設定動作を行ったときの該トランジスタ92のゲートソース間電圧を保持する容量素子93とを有する回路が、リファレンス用定電流源402又は403に相当する。図23Bに示す電気回路は、図21Cに示す回路である。なお図23ABに示す電気回路の動作は、上述した図21ABの電気回路の動作に準ずるので、本実施の形態では説明を省略する。本実施の形態は、実施の形態1~実施の形態5と任意に組み合わせることが可能である。実施の形態7本発明の電気回路を用いた電子機器として、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイヘッドマウントディスプレイ、ナビゲーションシステム、音響再生装置カーオーディオ、オーディオコンポ等、ノート型パーソナルコンピュータ、ゲーム機器、携帯情報端末モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等、記録媒体を備えた画像再生装置具体的にはDigitalVersatileDiscDVD等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置などが挙げられる。それらの電子機器の具体例を図4に示す。図4Aは発光装置であり、筐体2001、支持台2002、表示部2003、スピーカー部2004、ビデオ入力端子2005等を含む。本発明は表示部2003を構成する電気回路に用いることができる。また本発明により、図4Aに示す発光装置が完成される。発光装置は自発光型であるためバックライトが必要なく、液晶ディスプレイよりも薄い表示部とすることができる。なお、発光装置は、パソコン用、TV放送受信用、広告表示用などの全ての情報表示用表示装置が含まれる。図4Bはデジタルスチルカメラであり、本体2101、表示部2102、受像部2103、操作キー2104、外部接続ポート2105、シャッター2106等を含む。本発明は、表示部2102を構成する電気回路に用いることができる。また本発明により、図4Bに示すデジタルスチルカメラが完成される。図4Cはノート型パーソナルコンピュータであり、本体2201、筐体2202、表示部2203、キーボード2204、外部接続ポート2205、ポインティングマウス2206等を含む。本発明は、表示部2203を構成する電気回路に用いることができる。また本発明により、図4Cに示す発光装置が完成される。図4Dはモバイルコンピュータであり、本体2301、表示部2302、スイッチ2303、操作キー2304、赤外線ポート2305等を含む。本発明は、表示部2302を構成する電気回路に用いることができる。また本発明により、図4Dに示すモバイルコンピュータが完成される。図4Eは記録媒体を備えた携帯型の画像再生装置具体的にはDVD再生装置であり、本体2401、筐体2402、表示部A2403、表示部B2404、記録媒体DVD等読み込み部2405、操作キー2406、スピーカー部2407等を含む。表示部A2403は主として画像情報を表示し、表示部B2404は主として文字情報を表示するが、本発明は、表示部A、B2403、2404を構成する電気回路に用いることができる。なお、記録媒体を備えた画像再生装置には家庭用ゲーム機器なども含まれる。また本発明により、図4Eに示すDVD再生装置が完成される。図4Fはゴーグル型ディスプレイヘッドマウントディスプレイであり、本体2501、表示部2502、アーム部2503を含む。本発明は、表示部2502を構成する電気回路に用いることができる。また本発明により、図4Fに示すゴーグル型ディスプレイが完成される。図4Gはビデオカメラであり、本体2601、表示部2602、筐体2603、外部接続ポート2604、リモコン受信部2605、受像部2606、バッテリー2607、音声入力部2608、操作キー2609等を含む。本発明は、表示部2602を構成する電気回路に用いることができる。また本発明により、図4Gに示すビデオカメラが完成される。図4Hは携帯電話であり、本体2701、筐体2702、表示部2703、音声入力部2704、音声出力部2705、操作キー2706、外部接続ポート2707、アンテナ2708等を含む。本発明は、表示部2703を構成する電気回路に用いることができる。なお、表示部2703は黒色の背景に白色の文字を表示することで携帯電話の消費電流を抑えることができる。また本発明により、図4Hに示す携帯電話が完成される。なお、将来的に発光材料の発光輝度が高くなれば、出力した画像情報を含む光をレンズ等で拡大投影してフロント型若しくはリア型のプロジェクターに用いることも可能となる。また、上記電子機器はインターネットやCATVケーブルテレビなどの電子通信回線を通じて配信された情報を表示することが多くなり、特に動画情報を表示する機会が増してきている。発光材料の応答速度は非常に高いため、発光装置は動画表示に好ましい。また、発光装置は発光している部分が電力を消費するため、発光部分が極力少なくなるように情報を表示することが望ましい。従って、携帯情報端末、特に携帯電話や音響再生装置のような文字情報を主とする表示部に発光装置を用いる場合には、非発光部分を背景として文字情報を発光部分で形成するように駆動することが望ましい。以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に用いることが可能である。また本実施の形態の電子機器は、実施の形態1~実施の形態6に示したいずれの構成の電気回路、半導体装置を用いても良い。