非反転入力端子が第1の信号入力端子に接続された第1のオペアンプと、前記第1のオペアンプの出力端子と前記第1のオペアンプの反転入力端子との間に接続された第1の帰還抵抗と、一端が前記第1のオペアンプの反転入力端子に接続された第2の帰還抵抗と、非反転入力端子が第2の信号入力端子に接続された第2のオペアンプと、一端が前記第2のオペアンプの反転入力端子に接続され、他端が前記第2の帰還抵抗の他端に接続された第3の帰還抵抗と、前記第2のオペアンプの出力端子と前記第2のオペアンプの反転入力端子との間に接続された第4の帰還抵抗と、非反転入力端子が前記第1のオペアンプの出力端子に接続され、反転入力端子が前記第2のオペアンプの出力端子に接続され、非反転出力端子が第1の信号出力端子に接続され、反転出力端子が第2の信号出力端子に接続され、差動利得を一定に保つ全差動オペアンプと、前記第2の帰還抵抗の他端と接地との間に接続されたスイッチ回路と、前記第1の信号入力端子と基準電圧が印加される基準端子との間に接続された第1の入力抵抗と、前記第2の信号入力端子と前記基準端子との間に接続された第2の入力抵抗と、電源電圧を監視し、前記電源電圧の値に応じて前記スイッチ回路を制御する中点電位制御回路と、を備え、前記中点電位制御回路は、前記電源電圧が予め設定された切替閾値以上である場合には、前記スイッチ回路をオンし、一方、前記電源電圧が前記切替閾値未満である場合には、前記スイッチ回路をオフすることを特徴とする電力増幅回路。前記切替閾値は、前記第1および第2のオペアンプが動作して所定の信号を出力することができる電源電圧の値であることを特徴とする請求項1に記載の電力増幅回路。前記切替閾値は、前記基準電圧に基づいて設定されることを特徴とする請求項1または2に記載の電力増幅回路。前記中点電位制御回路は、前記電源電圧と前記基準電圧とを比較した結果に基づいて、前記スイッチ回路を制御することを特徴とする請求項3に記載の電力増幅回路。前記切替閾値は、安定時の電源電圧の2分の1よりも高く設定されることを特徴とする請求項1ないし4のいずれか一項に記載の電力増幅回路。前記基準電圧は、SVRフィルタにより、前記基準端子に供給され、前記SVRフィルタは、前記電源電圧を前記電源電圧の中間電圧よりも低い値に分圧して前記基準電圧を生成し、且つ、生成した前記基準電圧に対する電源電圧変動除去比を、前記基準端子と接地との間に接続されたキャパシタにより、高めていることを特徴とする請求項1ないし5のいずれか一項に記載の電力増幅回路。前記基準電圧は、前記電源電圧の4分の1に設定されることを特徴とする請求項1ないし6のいずれか一項に記載の電力増幅回路。前記第1、第2、第3、および第4の帰還抵抗は、同じ第1の抵抗値をそれぞれ有することを特徴とする請求項1ないし7のいずれか一項に記載の電力増幅回路。前記全差動オペアンプは、一端が前記全差動オペアンプの非反転入力端子に接続された第5の帰還抵抗と、一端が前記全差動オペアンプの反転入力端子に接続された第6の帰還抵抗と、一端が前記第5の帰還抵抗の他端に接続された第7の帰還抵抗と、一端が前記第6の帰還抵抗の他端に接続された第8の帰還抵抗と、非反転入力端子が前記第5の帰還抵抗の他端に接続され、反転入力端子が前記第8の帰還抵抗の他端に接続され、出力端子が前記全差動オペアンプの非反転出力端子に接続された第3のオペアンプと、前記第3のオペアンプの出力端子と前記第3のオペアンプの反転入力端子との間に接続された第9の帰還抵抗と、非反転入力端子が前記第6の帰還抵抗の他端に接続され、反転入力端子が前記第7の帰還抵抗の他端に接続され、出力端子が前記全差動オペアンプの反転出力端子に接続された第4のオペアンプと、前記第4のオペアンプの出力端子と前記第4のオペアンプの反転入力端子との間に接続された第10の帰還抵抗と、を有することを特徴とする請求項1ないし8のいずれか一項に記載の電力増幅回路。前記第5および第6の帰還抵抗は、同じ第2の抵抗値をそれぞれ有し、前記第9および第10の帰還抵抗は、同じ第3の抵抗値をそれぞれ有し、前記第7および第8の帰還抵抗の抵抗値は、前記第3の抵抗値よりも小さいことを特徴とする請求項9に記載の電力増幅回路。電源電圧が瞬時低下しても所望の出力波形を出力し続けることが可能な電力増幅回路を提供する。実施例に従った電力増幅回路は、非反転入力端子が第1の信号入力端子に接続された第1のオペアンプを備える。電力増幅回路は、前記第1のオペアンプの出力端子と前記第1のオペアンプの反転入力端子との間に接続された第1の帰還抵抗を備える。電力増幅回路は、一端が前記第1のオペアンプの反転入力端子に接続された第2の帰還抵抗を備える。電力増幅回路は、非反転入力端子が第2の信号入力端子に接続された第2のオペアンプを備える。電力増幅回路は、一端が前記第2のオペアンプの反転入力端子に接続され、他端が前記第2の帰還抵抗の他端に接続された第3の帰還抵抗を備える。電力増幅回路は、前記第2のオペアンプの出力端子と前記第2のオペアンプの反転入力端子との間に接続された第4の帰還抵抗を備える。電力増幅回路は、非反転入力端子が前記第1のオペアンプの出力端子に接続され、反転入力端子が前記第2のオペアンプの出力端子に接続され、非反転出力端子が第1の信号出力端子に接続され、反転出力端子が第2の信号出力端子に接続され、差動利得を一定に保つ全差動オペアンプを備える。電力増幅回路は、前記第2の帰還抵抗の他端と接地との間に接続されたスイッチ回路を備える。電力増幅回路は、前記第1の信号入力端子と基準電圧が印加される基準端子との間に接続された第1の入力抵抗を備える。電力増幅回路は、前記第2の信号入力端子と前記基準端子との間に接続された第2の入力抵抗を備える。電力増幅回路は、電源電圧を監視し、前記電源電圧の値に応じて前記スイッチ回路を制御する中点電位制御回路と、を備える。前記中点電位制御回路は、前記電源電圧が予め設定された切替閾値以上である場合には、前記スイッチ回路をオンし、一方、前記電源電圧が前記切替閾値未満である場合には、前記スイッチ回路をオフする。比較例先ず、実施形態の比較対象として、アイドリングストップ対応していない基本的な電力増幅回路について説明する。図1は、アイドリングストップ対応していない比較例に係る電力増幅回路100Xの構成を示す図である。また、図2は、図1に示す比較例に係る電力増幅回路100Xの動作波形を示す図である。図1に示すように、電力増幅回路100Xは、オペアンプOPと、帰還回路FBと、抵抗Rと、を備える。電力増幅回路100Xの基準端子SVRSupplyVoltageRejection端子Trefには、SVRフィルタFから基準電圧Vrefが供給される。図2に示すように、電力増幅回路100Xの出力端子Toutの電位は、基準端子Trefの基準電圧Vrefとほぼ同電位であり、電源電圧バッテリ電圧Vbatの中間電圧に設定されている。そして、電源電圧Vbatが安定時には、出力波形Outは正常に出力される時間t1a以前。しかし、電源電圧Vbatが瞬時に低下した場合時間t1a以降、基準端子はその変化に追従できない時間t2a以降。これにより、出力波形Outが潰れることになる。したがって、電力増幅回路100Xでは、電源電圧が瞬時低下すると、所望の出力波形を出力し続けることができない。すなわち、アイドリングストップ対応していない比較例の電力増幅回路100Xを適用したカーオーディオでは、エンジン停止から始動時の負荷急変によるバッテリ電圧の瞬時低下の際に、音声出力が途切れてしまい、ユーザに違和感を与えてしまう。そこで、以下の実施例では、電源電圧が瞬時低下しても所望の出力波形を出力し続けることが可能な電力増幅回路について提案する。以下、実施例について、図面に基づいて説明する。図3は、実施例1に係る電力増幅回路100の構成の一例を示す図である。図3に示すように、電力増幅回路100は、中点電位制御回路1と、全差動オペアンプ3と、第1の帰還抵抗R1と、第2の帰還抵抗R2と、第3の帰還抵抗R3と、第4の帰還抵抗R4と、第1の入力抵抗R11と、第2の入力抵抗R12と、第1のオペアンプOP1と、第2のオペアンプOP2と、スイッチ回路SWと、を備える。第1のオペアンプOP1は、非反転入力端子が第1の信号入力端子Tin1に接続されている。第1の帰還抵抗R1は、第1のオペアンプOP1の出力端子と第1のオペアンプOP1の反転入力端子との間に接続されている。第2の帰還抵抗R2は、一端が第1のオペアンプOP1の反転入力端子に接続されている。第2のオペアンプOP2は、非反転入力端子が第2の信号入力端子Tin2に接続されている。第3の帰還抵抗R3は、一端が第2のオペアンプOP2の反転入力端子に接続され、他端が第2の帰還抵抗R2の他端に接続されている。第4の帰還抵抗R4は、第2のオペアンプOP2の出力端子と第2のオペアンプOP2の反転入力端子との間に接続されている。なお、第1ないし第4の帰還抵抗R1~R4は、例えば、同じ第1の抵抗値Raをそれぞれ有する。また、全差動オペアンプ3は、非反転入力端子が第1のオペアンプOP1の出力端子に接続され、反転入力端子が第2のオペアンプOP2の出力端子に接続され、非反転出力端子が第1の信号出力端子Tout1に接続され、反転出力端子が第2の信号出力端子に接続されている。この全差動オペアンプ3は、差動利得を一定に保つようになっている。ここで、図3に示すように、全差動オペアンプ3は、例えば、第5の帰還抵抗R5と、第6の帰還抵抗R6と、第7の帰還抵抗R7と、第8の帰還抵抗R8と、第9の帰還抵抗R9と、第10の帰還抵抗R10と、第3のオペアンプOP3と、第4のオペアンプOP4と、を有する。第5の帰還抵抗R5は、一端が全差動オペアンプ3の非反転入力端子第1のオペアンプOP1の出力端子に接続されている。第6の帰還抵抗R6は、一端が全差動オペアンプ3の反転入力端子第2のオペアンプOP2の出力端子に接続されている。第7の帰還抵抗R7は、一端が第5の帰還抵抗R5の他端に接続されている。第8の帰還抵抗R8は、一端が第6の帰還抵抗R6の他端に接続されている。第3のオペアンプOP3は、非反転入力端子が第5の帰還抵抗R5の他端に接続され、反転入力端子が前記第8の帰還抵抗R8の他端に接続され、出力端子が全差動オペアンプ3の非反転出力端子第1の信号出力端子Tout1に接続されている。第9の帰還抵抗R9は、第3のオペアンプOP3の出力端子と第3のオペアンプOP3の反転入力端子との間に接続されている。第4のオペアンプOP4は、非反転入力端子が前記第6の帰還抵抗R6の他端に接続され、反転入力端子が前記第7の帰還抵抗R7の他端に接続され、出力端子が全差動オペアンプ3の反転出力端子第2の信号出力端子Tout2に接続されている。第10の帰還抵抗R10は、第4のオペアンプOP4の出力端子と第4のオペアンプOP4の反転入力端子との間に接続されている。なお、第5および第6の帰還抵抗R5、R6は、本実施例では、例えば、同じ第2の抵抗値Rbをそれぞれ有する。また、第9および第10の帰還抵抗R9、R10は、本実施例では、例えば、同じ第3の抵抗値Rcをそれぞれ有する。また、第7および第8の帰還抵抗R7、R8の抵抗値は、本実施例では、例えば、第3の抵抗値Rcよりも無視できるほど小さいものとする。スイッチ回路SWは、第2の帰還抵抗R2の他端と接地との間に接続されている。第1の入力抵抗R11は、第1の信号入力端子Tin1と基準電圧Vrefが印加される基準端子SVR端子Trefとの間に接続されている。第2の入力抵抗R12は、第2の信号入力端子Tin2と基準端子Trefとの間に接続されている。なお、基準電圧Vrefは、SVRフィルタ2により、基準端子Trefに供給されるようになっている。このSVRフィルタ2は、電源電圧Vbatを電源電圧Vbatの中間電圧よりも低い値に分圧して基準電圧Vrefを生成し、且つ、生成した基準電圧Vrefに対する電源電圧変動除去比を、基準端子Trefと接地との間に接続されたキャパシタ図示せずにより、高めている。すなわち、基準電圧Vrefは、電源電圧Vbatがアイドリングストップ等により変動しても、安定しているものである。基準電圧Vrefは、例えば、電源電圧Vbatの4分の1に設定される。中点電位制御回路1は、基準電圧Vrefと電源電圧バッテリ電圧Vbatを監視し、この電源電圧Vbatの値に応じて、スイッチ回路SWを制御するようになっている。例えば、中点電位制御回路1は、電源電圧Vbatが予め設定された切替閾値Vth以上である場合電源電圧Vbatが安定状態である場合には、スイッチ回路SWをオンする。一方、中点電位制御回路1は、電源電圧Vbatが切替閾値Vth未満である場合電源電圧Vbatが瞬時に低下した場合には、スイッチ回路SWをオフする。なお、切替閾値Vthは、第1および第2のオペアンプOP1、OP2が動作して所定の信号を出力することができる電源電圧Vbatの値に設定される。この切替閾値Vthは、基準電圧Vrefに基づいて設定される。例えば、切替閾値Vthは、安定時の電源電圧Vbatの2分の1よりも高く設定される。この場合、中点電位制御回路1は、電源電圧Vbatと基準電圧Vrefとを比較した結果に基づいて、スイッチ回路SWを制御することになる。ここで、図4は、図3に示す中点電位制御回路1の具体的な回路構成の一例を示す図である。図4に示すように、中点電位制御回路1は、抵抗1a、1b、1e、1h、1j、1kと、PNP型バイポーラトランジスタ1c、1iと、NPN型バイポーラトランジスタ1d、1gと、定電流源1fと、ツェナーダイオード1lと、nMOSトランジスタ1mと、出力端子1nと、レベルシフト回路1oと、を有する。抵抗1aは、一端が電源バッテリに接続されている。抵抗1bは、抵抗1aの他端と接地との間に接続されている。PNP型バイポーラトランジスタ1cは、エミッタが電源に接続され、ダイオード接続されている。NPN型バイポーラトランジスタ1dは、コレクタがPNP型バイポーラトランジスタ1cのコレクタに接続され、ベースが抵抗1aの他端に接続されている。抵抗1eは、一端がNPN型バイポーラトランジスタのエミッタに接続されている。定電流源1fは、抵抗1eの他端と接地との間に接続されている。レベルシフト回路1oは、基準端子Trefに入力された基準電圧Vrefのレベルをシフトした電圧を出力するようになっている。NPN型バイポーラトランジスタ1gは、コレクタが電源に接続され、ベースがレベルシフト回路1oの出力に接続されている。抵抗1hは、このNPN型バイポーラトランジスタ1gのエミッタと定電流源1fの一端との間に接続されている。PNP型バイポーラトランジスタ1iは、エミッタが電源に接続され、ベースがPNP型バイポーラトランジスタ1cのベースに接続されている。すなわち、このPNP型バイポーラトランジスタ1iとPNP型バイポーラトランジスタ1cとは、カレントミラー回路を構成する。抵抗1jは、一端がPNP型バイポーラトランジスタ1iのコレクタに接続されている。抵抗1kは、抵抗1jの他端と接地との間に接続されている。nMOSトランジスタ1mは、出力端子1nと接地との間に接続され、ゲートが抵抗1jの他端に接続されている。ツェナーダイオード1lは、カソードがnMOSトランジスタ1mのゲートに接続され、アノードがnMOSトランジスタ1mのソースに接続されている。このような構成を有する中点電位制御回路1は、電源電圧Vbatを抵抗1a、1bにより分圧した分圧電圧と、基準電圧Vrefをレベルシフト回路1oによりレベルシフトした電圧とを比較し、この比較結果に応じた制御信号Scを、出力端子1nから出力するようになっている。すなわち、中点電位制御回路1は、上記動作により、間接的に、電源電圧Vbatと、基準電圧Vrefに基づいた切替閾値Vthとを比較し、この比較結果に応じた制御信号Scを出力するようになっている。次に、以上のような構成を有する電力増幅回路の動作、利得及びDC動作点について説明する。既述のように、電源電圧Vbatは、バッテリ電圧である。また、基準端子Trefは、電源電圧Vbatの中間電圧よりも低い、例えば電源電圧Vbatの1/4の電圧を生成し、また外付けコンデンサで電源電圧除去比を高めた端子であるとする。また、第1の信号入力端子Tin1には、入力信号が印加され、第2の信号入力端子Tin2は仮想接地点とする。まず、スイッチ回路SWがオン状態の時、第1のオペアンプOP1の利得K1は、以下の式1に示すように、2倍となる。K1=1R1/R2=1Ra/Ra=21第2のオペアンプOP2の利得K2も同様にして求められる。そして、第2の信号入力端子Tin2は仮想接地点なので、結局、第1のオペアンプOP1と第2のオペアンプOP2の差動出力の差動利得KAは、第2のオペアンプOP2の出力が交流接地点となるため、以下の式2に示すように、2倍となる。KA=K1-K2=2-0=22第1のオペアンプOP1及び第2のオペアンプOP2は、2倍のDCアンプでもあり、基準端子Trefの基準電圧Vrefが安定時の電源電圧Vbatの1/4の設定である。したがって、第1のオペアンプOP1と第2のオペアンプOP2の出力電位は、電源電圧Vbatの1/2、つまり、電源電圧Vbatの中間電位となる。次に、全差動オペアンプ3の差動利得、すなわち第1のオペアンプOP1および第2のオペアンプOP2の出力から、第1の信号出力端子Tout1及び第2の信号出力端子Tout2までの差動利得をKBとする。この差動利得KBは、既述のように、第7、第8の帰還抵抗の抵抗値が第9、第10の帰還抵抗の抵抗値に比べて無視できるほど小さいことから、近似的に、Rc/Rbとなる。よって、第1の信号入力端子Tin1に入力信号が入力された場合の、電力増幅回路100の差動利得第1の信号出力端子Tout1と第2の信号出力端子Tout2の差動出力利得Kは、K=KA×KB=2Rc/Rbと計算される。第1の信号出力端子Tout1と第2の信号出力端子Tout2の出力電位は、第7、第8の帰還抵抗R7、R8の作用により、ほぼ第1のオペアンプOP1の出力電位と第2のオペアンプOP2の出力電位に近い値を示すことになる。もし、R7、R8が無ければ、第1のオペアンプOP1および第2のオペアンプOP2のDC利得はほぼ無限大となり、出力電位Tout1、Tout2が所望の電圧に定まらなくなってしまう。したがって、第1の信号出力端子Tout1と第2の信号出力端子Tout2の出力電位は、ほぼ電源電圧Vbatの中間電位を示す。一方で、スイッチ回路SWがオフ状態の時、第1のオペアンプOP1の利得K1は、以下の式3に示すように、1.5倍となる。K1=1R1/R2R3=1Ra/2Ra=1.53同様に、スイッチ回路SWがオフ状態の時、第2のオペアンプOP2の利得K2は、以下の式4に示すように、-0.5倍となる。K2=-R4/R2R3=-Ra/2Ra=-0.54結局、第1のオペアンプOP1と第2のオペアンプOP2の出力の差動利得KAは、以下の式5に示すように、2倍となる。KA=K1-K2=1.5--0.5=25スイッチ回路SWがオフ状態であるので、第1のオペアンプOP1と第2のオペアンプOP2の出力電位は、ほぼ基準端子Trefと同電位となり、電源電圧Vbatの1/4となる。第1の信号出力端子Tout1と第2の信号出力端子Tout2の出力電位は、第7、第8の帰還抵抗R7、R8の作用により、ほぼ第1のオペアンプOP1の出力電位と第2のオペアンプOP2の出力電位に近い値を示すことになる。したがって、第1の信号出力端子Tout1と第2の信号出力端子Tout2の出力電位は、ほぼ電源電圧Vbatの1/4の電位を示す。また、既述のように、全差動オペアンプ3の差動利得KBは、第7、第8の帰還抵抗の抵抗値が第9、第10の帰還抵抗の抵抗値に比べて無視できるほど小さいことから、近似的に、Rc/Rbとなる。よって、第1の信号入力端子Tin1に入力信号が入力された場合の、電力増幅回路100の差動利得第1の信号出力端子Tout1と第2の信号出力端子Tout2の差動出力利得Kは、K=KA×KB=2Rc/Rbと計算される。このように、電力増幅回路100の差動利得Kは、スイッチ回路SWのオン/オフ状態に拘わらず、常に2Rc/Rbと一定となる。そして、スイッチ回路SWのオン/オフ状態により、第1の信号出力端子Tout1と第2の信号出力端子Tout2の直流出力電位のみが、電源電圧Vbatの中間電圧、または電源電圧Vbatの1/4の電位に変化する。ここで、電力増幅回路100の具体的な動作波形の一例について説明する。図5は、図3に示す実施例1に係る電力増幅回路100の具体的な動作波形の一例を示す図である。ここでは、切替閾値Vthを式6のように設定する。なお、式6において、Vrefは、基準電圧であり、Vhrは、固定の電圧である。Vth=2VrefVhr6図5において、電源電圧Vbatの波形は、典型的なアイドリングストップ後のエンジン再始動時に発生する、バッテリ電圧の瞬時低下時間t1~t4を示している。なお、時間t1以前、時間t4以降は、電源電圧バッテリ電圧Vbatが安定状態である。出力直流電圧VoutDCは、第1の信号出力端子Tout1と第2の信号出力端子Tout2の電位を示している。例えば、電源電圧Vbatが切替閾値Vthよりも高い場合時間t2以前、時間t3以降、中点電位制御回路1がスイッチ回路SWをオンすることにより、出力直流電圧VoutDCは、電源電圧Vbatの1/2に変化する。一方、電源電圧Vbatが切替閾値Vthよりも低い場合時間t2~t3、中点電位制御回路1がスイッチ回路SWをオフすることにより、出力直流電圧VoutDCは、電源電圧Vbatの1/4に変化する。そして、第1の信号出力端子Tout1及び第2の信号出力端子Tout2には、正相の出力信号と逆相の出力信号が出力される。電源電圧Vbatの波形の瞬時低下あるいは上昇時に、一方の出力端子がクリップする場合がある図5の矢印A。しかしながら、本実施例1に係る電力増幅回路100は、差動利得を一定に保つので、第1の信号出力端子Tout1と第2の信号出力端子Tout2の差動出力は、バッテリ電圧の瞬時低下の前後においても常に所望の出力波形を得られることになる図5の矢印B。以上のように、本実施例1に係る電力増幅回路によれば、電源電圧が瞬時低下しても所望の出力波形を出力し続けることができる。そして、本実施例1に係る電力増幅回路を適用したカーオーディオは、アイドリングストップによるエンジン停止から始動時の負荷急変によるバッテリ電圧の瞬時低下の際に、音声出力を途切れさせないようにすることができる。すなわち、ユーザは、エンジン停止から始動時に、このカーオーディオの音声出力を違和感なく聞くことができる。なお、実施形態は例示であり、発明の範囲はそれらに限定されない。