"集積回路IntegratedCircuit:ICであって、基板と、第1から第4のコーナーを有し、前記基板の第1の表面にフリップチップボンディングされたICチップと、前記基板の第2の表面上に設けられたコンタクトアレイと、前記ICチップに取付けられて、少なくとも前記第1のコーナーを覆う第1のコーナー構造と、前記ICチップに取付けられて、少なくとも前記第2のコーナーを覆う第2のコーナー構造とを備え、前記ICチップの中央領域は、前記第1および第2のコーナー構造によって覆われない状態に保たれる、集積回路。前記第1のコーナー構造は、前記第3のコーナーをさらに覆い、前記第2のコーナー構造は、前記第4のコーナーをさらに覆う、請求項1に記載の集積回路。前記第1のコーナー構造は、第1の側壁部を含む第1のエッジコーナー構造であって、前記第2のコーナー構造は、第2の側壁部を含む第2のエッジコーナー構造である、請求項1または2に記載の集積回路。前記第1および第2の側壁部の各々は、前記基板の前記第1の表面へと延在する、請求項3に記載の集積回路。前記第1のコーナー構造上に製造表示をさらに備える、請求項1~4のいずれか一項に記載の集積回路。前記第3のコーナーを覆う第3のコーナー構造と、前記第4のコーナーを覆う第4のコーナー構造とをさらに備える、請求項1~5のいずれか一項に記載の集積回路。前記第1のコーナー構造と前記第2のコーナー構造との間で、前記ICチップ上に実装される電気部品をさらに備える、請求項1~6のいずれか一項に記載の集積回路。前記電気部品は、第2のICチップである、請求項7に記載の集積回路。前記基板は、シリコンインターポーザであって、パッケージ基板と、前記シリコンインターポーザの前記第1の表面にフリップチップボンディングされた他のICチップとをさらに備え、前記シリコンインターポーザは、前記パッケージ基板上に実装される、請求項1~8のいずれか一項に記載の集積回路。前記ICチップに取付けられた第3のコーナー構造と、前記ICチップに取付けられた第4のコーナー構造と、前記他のICチップに取付けられた第5のコーナー構造と、前記他のICチップに取付けられた第6のコーナー構造と、前記他のICチップに取付けられた第7のコーナー構造と、前記他のICチップに取付けられた第8のコーナー構造とをさらに備える、請求項9に記載の集積回路。集積回路ICを製造する方法であって、第1から第4のコーナーを有するICチップを基板の第1の側面にフリプチップボンディングするステップと、少なくとも前記第1のコーナーを覆うために第1のコーナー構造を前記ICチップに取付けるステップと、少なくとも前記第2のコーナーを覆うために第2のコーナー構造を前記ICチップに取付けるステップを備え、前記ICチップの中央領域は、前記第1および第2のコーナー構造によって覆われない状態に保たれる、方法。他のICチップを前記基板の前記第1の側面にフリップチップボンディングするステップと、前記基板をパッケージ基板に実装するステップとをさらに備える、請求項11に記載の方法。前記ICチップに第3のコーナー構造を取付けるステップと、前記ICチップに第4のコーナー構造を取付けるステップと、前記他のICチップに第5のコーナー構造を取付けるステップと、前記他のICチップに第6のコーナー構造を取付けるステップと、前記他のICチップに第7のコーナー構造を取付けるステップと、前記他のICチップに第8のコーナー構造を取付けるステップとをさらに備える、請求項12に記載の方法。前記第1のコーナー構造と前記第2のコーナー構造との間で、前記ICチップ上に電気部品を実装するステップをさらに備える、請求項11~13のいずれか一項に記載の方法。前記ICを試験装置の試験装置ソケットに設置するステップと、前記パッケージ基板の第2の側面上のコンタクトアレイを前記試験装置の電気試験コンタクトアレイに対して押込むように、前記ICの前記コーナー構造を前記試験装置のワークプレスに接触させるステップとをさらに備える、請求項11~14のいずれか一項に記載の方法。ダイのクラックおよび半田割れを回避するための1つの方法は、試験中にICダイおよびパッケージ基板に対し複数の力を同時に印加する状態を保つことである。しかし残念ながら、この方法は、特にチップキャパシタのような他の構成要素がパッケージ基板上に表面実装されている場合に試験装置を複雑化する。コンタクトアレイを有するリッドレスパッケージICを試験する技術が望まれている。発明の概要ある実施の形態において、集積回路ICは、たとえばパッケージ基板またはシリコンインターポーザのような基板と、基板の第1の表面にフリップチップボンディングされたICチップとを含んでもよい。ICチップは、第1~第4のコーナーを有し得る。基板は、第2の表面上にコンタクトアレイを有してもよい。第1のコーナー構造は、ICチップに取付けられ、少なくとも第1のコーナーを覆ってもよい。第2のコーナー構造は、ICチップに取付けられ、少なくとも第2のコーナーを覆ってもよい。これにより、ICチップの中央領域は、第1および第2のコーナー構造で覆われない状態に保たれる。この実施の形態において、第1のコーナー構造は第3のコーナーを覆ってもよく、第2のコーナー構造は第4のコーナーを覆ってもよい。第1のコーナー構造は、第1の側壁部を含む第1のエッジコーナー構造であってもよく、第2のコーナー構造は、第2の側壁部を含む第2のエッジコーナー構造であってもよい。第1および第2の側壁部分の各々は、基板の第1の表面へと延在してもよい。第1のコーナー構造上に製品表示が設けられてもよい。ICチップはフィールドプログラマブルゲートアレイであってもよく、フィールドプログラマブルゲートアレイ上に製品表示をさらに備えてもよい。第3のコーナー構造は第3のコーナーを覆ってもよく、第4のコーナー構造は第4のコーナーを覆ってもよい。第1~第4のコーナー構造の各々は、1以上の側壁部を含んでもよい。側壁部は、基板の第1の表面へと延在してもよい。側壁部とICチップの端との間に隙間が設けられてもよい。側壁部と端との間にアンダーフィルが存在してもよい。電気部品は、第1のコーナー構造と第2のコーナー構造との間でICチップ上に実装されてもよい。電気部品は第2のICチップであってもよい。基板はシリコンインターポーザであってもよく、パッケージ基板と第2のICチップとをさらに備えてもよい。第2のICチップは、シリコンインターポーザの第1の表面にフリップチップボンディングされてもよい。シリコンインターポーザは、パッケージ基板上に実装されてもよい。第3のコーナー構造は、ICチップに取付けられてもよい。第4のコーナー構造は、ICチップに取付けられてもよい。第5のコーナー構造は、第2のICチップに取付けられてもよい。第6のコーナー構造は、第2のICチップに取付けられてもよい。第7のコーナー構造は、第2のICチップに取付けられてもよい。第8のコーナー構造は、第2のICチップに取付けられてもよい。ICチップは第1のフィールドプログラマブルゲートアレイであってもよく、第2のICチップは第2のフィールドプログラマブルゲートアレイであってもよい。他の実施の形態において、集積回路ICは、パッケージ基板と、第1のICチップと、第2のICチップと、第1のコーナー構造と、第2のコーナー構造とを備えてもよい。第1のICチップは、パッケージ基板の第1の表面にフリップチップボンディングされてもよい。第2のICチップは、第1のICチップ上にスタックされてもよい。第1のコーナー構造は、第1のコーナーにおいて第2のICチップに取付けられてもよい。第1のコーナーは、パッケージ基板の第1の表面へと延在する第1のフーチングを有する。第2のコーナー構造は、第2のコーナーにおいて第2のICチップに取付けられてもよい。第2のコーナーは、パッケージ基板の第1の表面へと延在する第2のフーチングを有する。第1のICチップは、第2のICチップよりも薄くてもよい。第1のICチップは、第1のICチップと第2のICチップとの間でコンタクトアレイによって第2のICチップに電気的に接続されてもよい。ある実施の形態において、リッドレスパッケージ集積回路ICを製造する方法は、パッケージ基板の第1の側面にICチップをフリップチップボンディングするステップと、ICチップの少なくとも2つのコーナーにコーナー構造を取付けるステップと、リッドレスパッケージICを試験装置の試験装置ソケット内に設置するステップと、パッケージ基板の第2の側面上のコンタクトアレイを試験装置の電気試験コンタクトアレイに対して押し込むように、リッドレスパッケージICのコーナー構造を試験装置のワークプレスに接触させるステップとを備えてもよい。第2のICチップは、パッケージ基板にフリップチップボンディングされてもよい。第2のコーナー構造は、第2のICチップに取付けられてもよい。コーナー構造を接触させるステップは、第2のコーナー構造を接触させるステップを含んでもよい。他の実施の形態において、集積回路ICを製造する方法は、第1~第4のコーナーを有するICチップを基板の第1の側面にフリップチップボンディングするステップと、少なくとも第1のコーナーを覆うために第1のコーナー構造をICチップに取付けるステップと、ICチップの中央領域が第1および第2のコーナー構造によって覆われない状態に保たれるように、少なくとも第2のコーナーを覆うために第2のコーナー構造をICチップに取付けるステップとを備えてもよい。この方法は、他のICチップを基板の第1の側面にフリップチップボンディングするステップと、基板をパッケージ基板に実装するステップとをさらに含んでもよい。それに加えて、この方法は、第3のコーナー構造をICチップに取付けるステップと、第4のコーナー構造をICチップに取付けるステップと、第5のコーナー構造を他のICチップに取付けるステップと、第6のコーナー構造を他のICチップに取付けるステップと、第7のコーナー構造を他のICチップに取付けるステップと、第8のコーナー構造を他のICチップに取付けるステップとをさらに備えてもよい。この方法は、第1のコーナー構造と第2のコーナー構造との間で電気部品をICチップ上に実装するステップをさらに備えてもよい。また、この方法は、試験装置の試験装置ソケット内にICを配置するステップと、パッケージ基板の第2の側面上のコンタクトアレイを試験装置の電気試験コンタクトアレイに対して押し込むように、ICのコーナー構造を試験装置のワークプレスに接触させるステップをさらに備えてもよい。図面の詳細な説明リッドレスフリップチップのパッケージICの製造試験は、典型的にワークプレスを含む。ワークプレスは、パッケージICのコンタクトアレイたとえば、ボールグリッドアレイまたは半田バンプアレイを、試験装置の対応するインサーキットテスタまたはポゴピンアレイの中に押し込む。従来の試験フローでは、フリップチップICはより大きなパッケージ基板にボンディングされ、ワークプレスはICダイに対して押し込む。パッケージ基板の歪みまたは撓みは、ICダイの変形を引起し得る。ICダイの変形は、電気的または視覚的不良につながる。ある実施の形態は、リッドレスパッケージダイ複数のリッドレスパッケージダイの1以上のコーナーまたはエッジに支持構造を含む。これにより、ワークプレスは、ICダイの保護されたコーナーを介して、または支持構造を介して力を与え、撓みおよびそれに関連する問題を軽減する。図1Aは、ある実施の形態に従うパッケージIC100の平面図である。ICダイ102は、パッケージ基板104にフリップチップ実装ボンディングされる。たとえばチップキャパシタのような追加部品106は、ICダイ102が実装されたパッケージ基板表面に任意選択的に実装される。パッケージ基板の反対側図示せずは、たとえばボールグリットアレイまたは半田バンプアレイのようなコンタクトアレイを有する。パッケージ基板104は、たとえばプリントワイヤ基板である。プリントワイヤ基板は、パターン形成された1以上の層のメタルおよびビアを有する。メタルおよびビアは、ICダイのコンタクトアレイをパッケージ基板の底面上の対応するコンタクトに接続する。特定の実施の形態において、パッケージ基板はシリコンインターポーザである。シリコンインターポーザは、そのシリコンインターポーザまたはシリコンパッケージ基板上に実装された複数のICダイを相互接続する。同様に、パッケージ基板は、パッケージ基板の底面上のICダイまたはコンタクトに部品106を接続する。長方形正方形のコーナー構造108,110,112,114は、ICダイ102に取付けられる。特定の実施の形態において、コーナー構造は、シート状の銅からスタンプまたはプレスされ、エポキシまたは他の接着剤によってICダイに取付けられる。あるいは、たとえばインジウムまたはインジウム合金のような圧縮性の金属熱接合材が銅のコーナー構造を取付けるために用いられる。銅は、その高い熱伝導性および高い相対延性のため、コーナー構造の製造に望ましい材料である。あるいは、コーナー構造は、リッド材料、すなわち従来のリッドを製造するために用いられる材料から製造される。コーナー構造108,110,112,114は、ICダイ102のコーナーを覆う一方で、ICダイ102の中央領域116が覆われない状態に保つ。中央領域を製品表示のために用いてもよい。代替または別の実施の形態において、製品表示111はコーナー構造上に配置される。特定の実施の形態において、パッケージ基板は、約15mm×約15mmであって、厚さ約0.69mmである。また、ICダイは、約5.6mm×約9.5mmであって、厚さ約0.8mm31milである。電気部品は、高さ約0.50mmの表面実装デカップリングキャパシタを含む。図1Bは、部分的切断線Bに沿った、図1AのパッケージIC100の一部分の断面図である。コーナー構造114は、ICダイ102の側端とは別にフーチング115を含む。これにより、フーチング115は、アンダーフィル材117に影響を与えない。フーチング115は、時としてダイのエッジから延在する。フーチング115は、コーナー構造114の上面に印加された力119をパッケージ基板104へと伝達する。図2は、他の実施の形態に従うパッケージIC200の平面図である。ICダイ202は、パッケージ基板204にフリップチップ実装ボンディングされる。たとえばチップキャパシタのような追加部品206は、ICダイ202が実装されたパッケージ基板表面に任意選択的に実装される。パッケージ基板の反対側図示せずは、たとえばボールグリッドアレイまたは半田バンプアレイのようなコンタクトアレイを有する。三角形のコーナー構造208,210,212,214は、ICダイ202の中央領域216が覆われない状態に保たれるように、ICダイ202上に実装される。別の実施の形態において、たとえばチップキャパシタまたは他のICダイのような1以上の部品218は、ICダイの裏面に実装され、コーナー構造は十分に厚いすなわち、ICダイ202上方の十分な高さまである。これにより、ワークプレスが試験中に部品と接触し、場合により押し潰すことがなくなる。特定の実施の形態において、ICダイ202は、積層ICダイたとえば部品218を接続するスルーシリコンビアと、積層ダイ上のコンタクトアレイに対応するスルーシリコンビアとを含む。スルーシリコンビアを有するICダイはしばしば従来のダイよりも薄い。これは、ビアのエッチングを促進するために、またはそれ以前にエッチングされたビアを露出させるために、ICダイが製造されたウェハはバックラップされる薄くされることによる。これら実施の形態に従うコーナー構造は、たとえばスルーシリコンビアを有するICダイのような薄いICダイに用いられることが特に望ましい。図3Aは、他の実施の形態に従うパッケージIC300の平面図である。ICダイ302は、パッケージ基板304にフリップチップ実装ボンディングされる。たとえばチップキャパシタのような追加部品306は、ICダイ302が実装されたパッケージ基板表面に任意選択的に実装される。パッケージ基板の反対側は、たとえばボールグリッドアレイまたは半田バンプアレイのようなコンタクトアレイ図示せず、図3Bの参照符号328参照を有する。エッジコーナー構造すなわち、1以上のコーナーを覆うために端に沿って設けられる構造308,310は、ICダイ302の反対側の端に取付けられる。ある実施の形態において、エッジコンタクト構造は本質的に平らな帯状図7参照である。代替の実施の形態において、エッジコーナー構造はアングル部材図3B参照であるか、あるいはワークプレス一般的には図6参照からパッケージ基板へと力を伝達するために、パッケージ基板へと延在するフーチングを含む。図3Bは、切断線C-Cに沿った図3AのパッケージICの断面図である。エッジコーナー構造318,320は、ICダイ302の裏面324に沿って延在する第1の水平方向の部分または上部322と、上部から延在するフーチング側壁部326とを有する。特定の実施の形態において、側壁部は、パッケージ基板304へと延在するフーチングである。上部322は、試験装置内のワークプレスからICダイへと力を伝達する。また、フーチング部326は、ワークプレスからパッケージ基板へと力を伝達する。ワークプレスからの力は、パッケージICのコンタクトアレイ328を電気試験台に接触した状態に保持する。代替の実施の形態において、フーチング部はパッケージ基板へと延在しない。しかし、フーチング部は、エッジコンタクト構造に剛性を与えるとともに、ICダイに追加的なボンディング表面積を与える。あるいは、フーチング側壁部を有するコーナー構造は、基板の最後までは延在しない。このことは、ICダイに隣接するパッケージ基板への接触、またはパッケージ基板の表面上の構造への接触を回避すべき応用用途にとって望ましい。図3Cは、別の実施の形態に従う、図3Aに基づくパッケージICの側面図である。長方形のICダイ302は、下層のICダイ303上にスタックされる。特定の実施の形態において、下層のICダイ303は、上層のダイ302と同一の接地面積を有するとともに、アクティブシリコンからICダイ303の裏面へと延在するスルーシリコンビア図示せずを含む。スルーシリコンビアを有するICダイは、多くの場合、スルーシリコンビアを有さないICダイと比べて相当薄いため割れやすい。これは、スルーシリコンビアのアスペクト比が制限されるとともに、スルーシリコンビアを有するIC上に設けられたウェハは、多くの場合、ビアを微細な間隔で配置するためにバックラップされるからである。コーナー構造はフーチング313,315を有する。フーチング313,315は、パッケージICの電気試験中に、ワークプレスによってコーナー構造の表面317に印加される力を伝達する。図4は、他の実施の形態に従うパッケージIC400の平面図である。長方形のICダイ402は、パッケージ基板404にフリップチップ実装ボンディングされる。たとえばチップキャパシタまたは他のICのような追加部品406は、ICダイ402が実装されたパッケージ基板表面またはICダイ上に任意選択的に実装される。パッケージ基板の反対側図示せずは、たとえばボールグリッドアレイまたは半田バンプアレイのようなコンタクトアレイを有する。帯状コーナー構造408,410,412,414は、ICダイ402上に実装される。帯状コーナー構造は、ICダイのコーナー409からICダイの覆われていない中央領域216へと向かって延在する。ある実施の形態において、帯状コーナー構造は、パッケージ基板へと延在するフーチングを含む。フーチングは、コーナー構造からICダイの外のパッケージ基板への押込み力を合わせるために、Z方向に追加的な力を与える。代替の実施の形態において、フーチングは省略され、押込み力はICダイを介してパッケージ基板へと伝達される。図5Aは、ある実施の形態に従う複合パッケージIC500の平面図である。複数のICダイ502,504,506は、第1の側面上面上に実装され、シリコンインターポーザ508に電気的に接続される。特定の実施の形態において、シリコンインターポーザは、複数のICダイとの接触面上の、パターンが形成された複数のメタル層と、パターンが形成されたメタル層からインターポーザの反対側底面へと延在するスルーシリコンビア図示せずとを有する。スルーシリコンビアには、典型的に、たとえばシリコンインターポーザ508の底面上のボールグリッドアレイまたは半田バンプアレイのようなコンタクトアレイを形成するためのバンプ図示せずが設けられる。インターポーザは、パッケージ基板510上の対応するコンタクトアレイインターポーザの下層のため図示せずに接続される。パッケージ基板510は、典型的に、間に位置する誘電体材料によって隔離された、パターンが形成されたメタル層と、底面すなわち、インターポーザが実装された側の反対側に他のコンタクトアレイ図示せずとを有する。このコンタクトアレイは、プリントワイヤ基板、他のアセンブリ、または代替的なボンディングパッド上の対応するコンタクトアレイに接続されることを目的としている。シリコンインターポーザの熱膨張特性はシリコンICダイの熱膨張特性と一致するため、複合パッケージICでの使用にはシリコンインターポーザが特に望ましい。代替の実施の形態において、パッケージ基板はプリントワイヤ基板である。複数のICダイは、たとえば複数のフィールドプログラマブルゲートアレイFPGSか、プロセッサ、ASIC、もしくはメモリチップと組合せられたFPGAか、またはプロセッサ、ASIC、もしくはメモリチップと組合せられた複数のFPGAである。複数のICダイ502,504,506の各々は、コーナー構造510,512,514,516,518,520,522,524,526,528,530,532を含む。あるいは、コーナー構造は、コーナーの一部または複数のダイの一部から省略される。たとえばキャパシタのような他の表面実装部品は、複合パッケージIC500に任意選択的に含まれるが、図5からは説明の簡略化のために省略されている。図5Bは、切断線D-Dに沿った図5AのパッケージIC500の断面図である。コーナー構造514,516は、ICダイ502,504,506上に設けられる。ICダイ502,504,506は、シリコンインターポーザ508上に実装されるとともに、コンタクトアレイ515を有するシリコンインターポーザ508に電気的に接続される。コンタクトアレイ515は、特定の実施の形態においては半田バンプアレイである。シリコンインターポーザ508は、パッケージ基板510上に実装されるとともに、コンタクトアレイ509を有するパッケージ基板510に電気的に接続される。コンタクトアレイ509は、特定の実施の形態においては半田バンプアレイまたは半田ボールアレイである。パッケージ基板510は、シリコンインターポーザ508とは反対側の面上にコンタクトアレイ511を有する。コンタクトアレイ511は、パッケージIC500をプリントワイヤ基板または他のアセンブリと接続するために用いられる。図6は、ある実施の形態に従う、リッドレスパッケージICを試験するための試験装置600の断面図である。試験装置600はベース602を含む。ベース602は、ポゴピンアレイまたはインサーキットテスタ型コンタクト604を有する。ポゴピンアレイまたはインサーキットテスタ型コンタクト604は、リッドレスパッケージIC608の底面上の半田ボールまたは他のコンタクト606に対応するとともに電気的に接触する。コンタクト604は、ICの試験および測定分野における当業者によく知られているように、バイアス電圧、信号、および測定インターフェイスを与える電気試験ステーション図示せずに接続される。試験装置600は、第1のストップ測定表面610と、第2のストップハードストップ612とを有する。第1のストップ610は、リッドレスパッケージIC608をコンタクトコンタクト要素またはコンタクトピン604の中に押込むことができる距離を制限する。第2のストップ612は、ワークプレス614がベース602に向かって延在することができる距離を制限する。言い換えると、ベースはワークプレスの動きを制限するハードストップを含む。リッドレスパッケージICとワークプレスとの間の力は、ICダイを破損しないように制御される。ハードストップは、パッケージ基板上のボールアレイとコンタクトピンとの間に確実に電気的接触を与えるように、コンタクトピンを選択された距離だけ押下げるように選ばれる。リッドレスパッケージIC608は、1以上の実施の形態616,618に従えば、コーナー構造を含む。コーナー構造は、ワークプレス614の接触表面からパッケージICのパッケージ基板624に向かって一般に延在する側面部620,622を有する。あるいは、側面部はパッケージ基板の最後までは延在しない。ワークプレス614は、コーナー構造616,618とパッケージ基板624とに接触する。いくつかの実施の形態において、ワークプレス614は、電気試験中にICダイからの熱を、エッジコーナー構造616,618を介して除去する熱シンクとしての役割を果たす。特定の実施の形態において、ワークプレスは、製造試験中の熱的安定性のためにダイの上面に接触する銅ブロックを含む。あるいは、たとえばインジウムのような柔軟な熱伝導材料が、コーナー構造によって覆われていない少なくとも1つの領域においてICダイと接触する。柔軟な熱伝導材料は、ICダイに大きな力を加えなくても、電気試験中にICダイからの熱シンクを与える。1以上のコンタクト対すなわち、テストピンとコンタクトボール/バンプとの対における電気的接続が不確実になり得るため、試験中のパッケージICの歪みを避けることが望ましい。過度の歪みもまた、ICダイまたは基板のクラックを生じさせ得る。図7は、他の実施の形態に従う、リッドレスパッケージICを試験するための試験装置700の断面図である。試験装置700はベース702を含む。ベース702は、ポゴピンアレイまたはインサーキットテスタ型コンタクト704を有する。ポゴピンアレイまたはインサーキットテスタ型コンタクト704は、リッドレスパッケージIC708の底面上の半田ボールまたは他のコンタクト706に対応するとともに電気的に接触する。コンタクト704は、ICの試験および測定分野における当業者によく知られているように、バイアス電圧、信号、および測定インターフェイスを与える電気試験ステーション図示せずに接続される。試験装置700は、第1のストップ測定表面710と、第2のストップ712とを有する。第1のストップ710は、リッドレスパッケージIC708をコンタクト704の中に押込むことができる距離を制限する。第2のストップ712は、ワークプレス714がベース702に向かって延在することができる距離を制限する。言い換えると、ベースは、ワークプレスの動きを制限するハードストップを含む。リッドレスパッケージIC708は、1以上の実施の形態716,718に従えば、コーナー構造を含む。ワークプレス714は、コーナー構造716,618とパッケージ基板724とに接触する。いくつかの実施の形態において、ワークプレス714は、電気試験中にICダイからの熱を、コーナー構造716,718を介して除去する熱シンクとしての役割を果たす。特定の実施の形態において、ワークプレスは、製造試験中の熱的安定性のためにダイの上面に接触する銅ブロックを含む。コーナー構造は、ダイの上面と接触するための表面を与える。ダイは、パッケージIC内に分布し集積される。コーナー構造は、ダイプレスまたは他の工具がベアダイのBGAフリップチップパッケージまたは他のベアダイパッケージと接触するときに、従来のパッケージICにおいて生じ得る損傷からICダイを保護する。そうしなければ、この損傷は、パッケージICの取扱いの際にも生じ得る。これら実施の形態に従うコーナー構造は、ダイと直接接触するかもしれないワークプレスによって、ダイの裏面にキズまたは損傷が生じることもまた防止する。このようなキズは、製品表示を妨げるとともに、機械的変形に起因するクラックまたはその他の不良の潜在的な開始点もまた与える。図8は、ある実施の形態に従う、コーナー構造を有するリッドレスパッケージICを製造するプロセス800のフローチャートである。このプロセスは、リッドレスパッケージICをアセンブリするステップすなわち、ステップ802および804と、リッドレスパッケージICを電気的に試験するステップすなわち、ステップ806とを含む。試験するステップは、特定の実施の形態においては最終電気試験である。1以上のICチップがパッケージ基板の表面にフリップチップボンディングされる。特定の実施の形態において、パッケージ基板の表面はインターポーザであるステップ802。たとえばチップキャパシタのような他の部品は、パッケージ基板の表面に任意選択的にボンディングされる。コーナー構造は、ICチップのコーナーを覆うように取付けられるステップ804。特定の実施の形態において、2つのエッジコーナー構造は、ICチップの4つのコーナーを覆う。代替の実施の形態において、4つのコーナー構造はICチップのコーナーを覆う。複数のチップがパッケージ化されたICでは、コーナー構造はすべてのICチップのすべてのコーナーを覆う。代替の実施の形態において、マルチチップパッケージICにおける1以上のコーナーは、コーナー構造によって覆われない。ある実施の形態において、コーナー構造の各々は、ICの表面裏面上に実装されたコーナー構造からパッケージ基板の表面へと延在するフーチングを有する。代替の実施の形態において、いずれのコーナー構造も、パッケージ基板の表面へと延在するフーチングを有さない。さらに別の実施の形態において、いくつかのコーナー構造は、パッケージ基板の表面へと延在するフーチングを有する一方で、いくつかのコーナー構造はフーチングを有さない。パッケージICは、電気試験装置ソケットに設置されるステップ806。ワークプレスは、コーナー構造およびパッケージ基板に接触し、パッケージICの底面上のコンタクトアレイを、試験装置の電気試験コンタクトの対応するアレイに対して押込むステップ808。特定の実施形態において、試験装置ソケットは、第1のストップと第2のストップとを含む。第1のストップは、電気試験コンタクトアレイへと向かうパッケージICの動きを制限するために設けられる。第2のストップは、パッケージICへと向かうワークプレスの動きを制限するために設けられる。図9は、これら実施の形態との使用に適したFPGA900の平面図である。たとえば、図5における1以上のIC502,504,506は、図9に従うFPGAである。FPGAは、CMOS製造プロセスまたは混合CMOS/NMOSプロセスを用いて製造される。FPGAアーキテクチャは、多数の異なるプログラマブルタイルを含む。プログラマブルタイルは、マルチギガビットトランシーバmultigigabittransceiver:MGT901と、コンフィギュラブルロジックブロックconfigurablelogicblock:CLB902と、ランダムアクセスメモリブロックrandomaccessmemoryblock:BRAM903と、入力/出力ブロックinputoutputblock:IOB904と、コンフィギュレーション/クロックロジックconfigurationandclockinglogic:CONFIG/CLOCKS905と、デジタル信号処理ブロックdigitalsignalprocessingblock:DSP906と、スペシャライズド入力/出力ブロックspecializedinputoutputblock:I/Oたとえば、コンフィグレーションポートおよびクロックポート907と、たとえばデジタルクロックマネージャ、アナログデジタル変換部、システム監視ロジックなどのその他のプログラマブルロジック908とを含む。いくつかのFPGAは、専用のプロセッサブロックdedicatedprocessorblock:PROC910をさらに含む。コンフィギュレーション/クロックロジック905のカラムから延在する水平領域909は、クロックおよびコンフィギュレーション信号をFPGA900の全幅にわたって分配するために用いられる。いくつかのFPGAでは、プログラマブルタイルの各々は、プログラマブルインターコネクト要素programmableinterconnectelement:INT911を含む。プログラマブルインターコネクト要素911は標準化された接続部を有し、上記接続部は隣接する各タイル内の対応するインターコネクト要素と相互に接続される。したがって、プログラマブルインターコネクト要素全体で、図示されたFPGAのためのプログラマブルインターコネクト構造を実現する。図9の上部に含まれる例によって示されるように、プログラマブルインターコネクト要素INT911は、同一タイル内のプログラマブルロジック要素と相互に接続される接続部も含む。たとえば、CLB902は、コンフィギュラブルロジック要素configurablelogicelement:CLE912を含んでもよい。CLE912は、ユーザロジックおよび単一のプログラマブルインターコネクト要素INT911を実現するようにプログラム可能である。BRAM903は、1以上のプログラマブルインターコネクト要素に加えて、BRAMロジック要素BRAMlogicelement:BRL913を含んでもよい。典型的には、タイルに含まれるインターコネクト要素の数は、タイルの高さに依存する。図示された実施の形態において、BRAMタイルは5個のCLBと同じ高さを有する。しかし、他の数たとえば4個を用いることも可能である。DSPタイル906は、適切な数のプログラマブルインターコネクト要素に加えて、DSPロジック要素DSPlogicelement:DSPL914を含んでもよい。IOB904は、たとえば、プログラマブルインターコネクト要素INT911の1個のインスタンスに加えて、入力/出力ロジック要素inputoutputlogicelement:IOL915の2個のインスタンスを含んでもよい。図9に示されたアーキテクチャを利用するいくつかのFPGAは、FPGAの大部分を構成する規則的なカラム構造を混乱させる追加的なロジックブロックを含む。この追加ロジックブロックは、プログラマブルブロックおよび/または専用ロジックであってもよい。たとえば、図9に示されたプロセッサブロックPROC910は、CLBおよびBRAMの数カラムに渡る。PROC910は、単一のパワードメインまたは複数のパワードメインを備え得る。あるいは、PROC910は、FPGA900の他のブロックとパワードメインを共有し得る。図9が単に例示的なFPGAアーキテクチャを図示することを意図していることに留意すべきである。カラム中のロジックブロックの数、カラムの相対的な幅、カラムの数およびその順序、カラムに含まれるロジックブロックの種類、ロジックブロックの相対的なサイズ、および図9の上部に含まれるインターコネクト/ロジック実装は純粋に例示である。たとえば、実際のFPGAには、ユーザロジックの効率的な実装を容易にするために、CLBがどこに設けられる場合であっても、CLBの1以上の隣接するカラムが典型的に含まれる。本発明は、具体的な実施の形態との関連で説明されたが、当業者にとってこれら実施の形態のさまざまな変更が可能であろうことは言うまでもない。たとえば、代替的なフーチング、ポスト、もしくは側壁を有する、代替的なコーナー構造の配置またはコーナー構造の構成を用いることができる。したがって、特許請求の範囲の精神および範囲は上述の説明に限定されるべきではない。"