"複数の画素を含む表示部を備え、前記画素を第1階調から第2階調へ変化させる書き込み動作と、前記第2階調から前記第1階調へ変化させる書き込み動作が、前記画素へ電圧を複数回印加する動作によって行われる電気光学装置の制御装置であって、前記画素を前記第1階調へ変化させるために印加した第1電圧の印加回数と、前記画素を前記第2階調へ変化させるために印加した第2電圧の印加回数との差を算出する回数差算出部と、所定のタイミングにおいて前記画素についての前記差が所定値でない場合、前記差が所定値になるまで前記第1電圧または前記第2電圧を前記画素へ印加し、前記画素の階調を変更する場合、前記書き込み動作の途中でも前記画素へ電圧を複数回印加する動作を新規に開始する電圧制御部とを備える電気光学装置の制御装置。前記電圧制御部は、前記書き込み動作が終了した後で、前記画素が前記第1階調であり且つ前記画素について前記差が所定値でない場合、前記差が所定値になるまで前記画素に対して前記第1電圧を印加することを特徴とする請求項1に記載の電気光学装置の制御装置。前記電圧制御部は、前記書き込み動作が終了した後で、前記画素が前記第2階調であり且つ前記画素について前記差が所定値でない場合、前記差が所定値になるまで前記画素に対して前記第2電圧を印加することを特徴とする請求項1または請求項2に記載の電気光学装置の制御装置。前記画素を前記第2階調にする書き込み動作の途中で前記画素を前記第1階調にする書き込み動作を開始する時に前記差の絶対値が閾値以上である場合、前記電圧制御部は、前記差が所定値になるまで前記第2電圧を印加した後で前記第1電圧の印加を開始することを特徴とする請求項1乃至請求項3のいずれかに記載の電気光学装置の制御装置。前記画素を前記第1階調にする書き込み動作の途中で前記画素を前記第2階調にする書き込み動作を開始する時に前記差の絶対値が閾値以上である場合、前記電圧制御部は、前記差が所定値になるまで前記第1電圧を印加した後で前記第2電圧の印加を開始することを特徴とする請求項1乃至請求項4のいずれかに記載の電気光学装置の制御装置。前記画素の階調を変更する場合、変更前の前記画素の階調、変更後の前記画素の階調、及び変更前の階調から変更後の階調へ階調を変更するための電圧の印加回数と変更前後の階調とを対応付けたテーブルとに基づいて前記印加回数を決定する印加回数決定部を備えることを特徴とする請求項1乃至請求項5のいずれかに記載の電気光学装置の制御装置。前記画素を前記第1階調へ変化させるために印加する第1電圧の印加回数と、前記画素を前記第2階調へ変化させるために印加する第2電圧の印加回数とが異なることを特徴とする請求項1乃至請求項6のいずれかに記載の電気光学装置の制御装置。複数の画素を含む表示部を備え、前記画素を第1階調から第2階調へ変化させる書き込み動作と、前記第2階調から前記第1階調へ変化させる書き込み動作が、前記画素へ電圧を複数回印加する動作によって行われる電気光学装置の制御方法であって、前記画素を前記第1階調へ変化させるために印加した第1電圧の印加回数と、前記画素を前記第2階調へ変化させるために印加した第2電圧の印加回数との差を算出するステップと、所定のタイミングにおいて前記画素についての前記差が所定値でない場合、前記差が所定値になるまで前記第1電圧または前記第2電圧を前記画素へ印加し、前記画素の階調を変更する場合、前記書き込み動作の途中でも前記画素へ電圧を複数回印加する動作を新規に開始するステップとを備える電気光学装置の制御方法。複数の画素を含む表示部を備え、前記画素を第1階調から第2階調へ変化させる書き込み動作と、前記第2階調から前記第1階調へ変化させる書き込み動作が、前記画素へ電圧を複数回印加する動作によって行われる電気光学装置であって、前記画素を前記第1階調へ変化させるために印加した第1電圧の印加回数と、前記画素を前記第2階調へ変化させるために印加した第2電圧の印加回数との差を算出する回数差算出部と、所定のタイミングにおいて前記画素についての前記差が所定値でない場合、前記差が所定値になるまで前記第1電圧または前記第2電圧を前記画素へ印加し、前記画素の階調を変更する場合、前記書き込み動作の途中でも前記画素へ電圧を複数回印加する動作を新規に開始する電圧制御部とを備える電気光学装置。請求項9に記載の電気光学装置を備えることを特徴とする電子機器。ところで、特許文献1に開示されている方式の場合、部分領域同士が一部で重なってしまうと、結局は後から書き込みを開始する部分領域については、先に書き込みを開始した部分領域の書き込みが終了するまで書き込みを待機しなければならず、表示が完了するまでに時間が掛かることとなる。本発明は、上述した事情に鑑みてなされたものであり、その目的の一つは、画素の階調変更に複数回の電圧印加を要する電気光学装置の体感的な表示速度を向上させることである。上記目的を達成するために、本発明に係わる電気光学装置の制御装置は、複数の画素を含む表示部を備え、前記画素を第1階調から第2階調へ変化させる書き込み動作と、前記第2階調から前記第1階調へ変化させる書き込み動作が、前記画素へ電圧を複数回印加する動作によって行われる電気光学装置の制御装置であって、前記画素を前記第1階調へ変化させるために印加した第1電圧の印加回数と、前記画素を前記第2階調へ変化させるために印加した第2電圧の印加回数との差を算出する回数差算出部と、所定のタイミングにおいて前記画素についての前記差が所定値でない場合、前記差が所定値になるまで前記第1電圧または前記第2電圧を前記画素へ印加し、前記画素の階調を変更する場合、前記書き込み動作の途中でも前記画素へ電圧を複数回印加する動作を新規に開始する電圧制御部とを備える。本発明によれば、画素の階調変更に複数回の電圧印加を要する電気光学装置の体感的な表示速度を向上させることができる。なお、前記制御装置においては、前記電圧制御部は、前記書き込み動作が終了した後で、前記画素が前記第1階調であり且つ前記画素について前記差が所定値でない場合、前記差が所定値になるまで前記画素に対して前記第1電圧を印加する構成としてもよい。この構成によれば、書き込み動作が終了した後で第1電圧の印加回数と第2電圧の印加回数に差がある場合、印加回数の差が所定値になるまで第1電圧が印加され、第1電圧の印加回数と第2電圧の印加回数の差が大きくならず、画素の劣化を抑えることができる。また前記制御装置においては、前記電圧制御部は、前記書き込み動作が終了した後で、前記画素が前記第2階調であり且つ前記画素について前記差が所定値でない場合、前記差が所定値になるまで前記画素に対して前記第2電圧を印加する構成としてもよい。この構成によれば、書き込み動作が終了した後で第1電圧の印加回数と第2電圧の印加回数に差がある場合、印加回数の差が所定値になるまで第2電圧が印加され、第1電圧の印加回数と第2電圧の印加回数の差が大きくならず、画素の劣化を抑えることができる。また前記制御装置においては、前記画素を前記第2階調にする書き込み動作の途中で前記画素を前記第1階調にする書き込み動作を開始する時に前記差の絶対値が閾値以上である場合、前記電圧制御部は、前記差が所定値になるまで前記第2電圧を印加した後で前記第1電圧の印加を開始する構成としてもよい。この構成によれば、第1電圧の印加回数と第2電圧の印加回数の差を所定値にしてから新規の書き込み動作が開始されるので、新規の書き込み動作を行っても第1電圧の印加回数と第2電圧の印加回数の差が大きくならず、画素の劣化を抑えることができる。また前記制御装置においては、前記画素を前記第1階調にする書き込み動作の途中で前記画素を前記第2階調にする書き込み動作を開始する時に前記差の絶対値が閾値以上である場合、前記電圧制御部は、前記差が所定値になるまで前記第1電圧を印加した後で前記第2電圧の印加を開始する構成としてもよい。この構成によれば、第1電圧の印加回数と第2電圧の印加回数の差を所定値にしてから新規の書き込み動作が開始されるので、新規の書き込み動作を行っても第1電圧の印加回数と第2電圧の印加回数の差が大きくならず、画素の劣化を抑えることができる。また前記制御装置においては、前記画素の階調を変更する場合、変更前の前記画素の階調、変更後の前記画素の階調、及び変更前の階調から変更後の階調へ階調を変更するための電圧の印加回数と変更前後の階調とを対応付けたテーブルとに基づいて前記印加回数を決定する印加回数決定部を備える構成としてもよい。この構成によれば、階調変更前の画素の階調と階調変更後の画素とに基づいて適切な電圧印加回数を設定するため、電圧印加回数を一定の回数にする構成と比較して画素の書き換えの速度を早くすることができる。また前記制御装置においては、前記画素を前記第1階調へ変化させるために印加する第1電圧の印加回数と、前記画素を前記第2階調へ変化させるために印加する第2電圧の印加回数とが異なる構成としてもよい。この構成によれば、画素を第1階調へ変化させる場合と第2階調へ変化させる場合とで電圧印加回数が同じである構成と比較すると、いずれか一方の階調への変化を早くすることができる。また上記目的を達成するために本発明に係る電気光学装置の制御方法は、複数の画素を含む表示部を備え、前記画素を第1階調から第2階調へ変化させる書き込み動作と、前記第2階調から前記第1階調へ変化させる書き込み動作が、前記画素へ電圧を複数回印加する動作によって行われる電気光学装置の制御方法であって、前記画素を前記第1階調へ変化させるために印加した第1電圧の印加回数と、前記画素を前記第2階調へ変化させるために印加した第2電圧の印加回数との差を算出するステップと、所定のタイミングにおいて前記画素についての前記差が所定値でない場合、前記差が所定値になるまで前記第1電圧または前記第2電圧を前記画素へ印加し、前記画素の階調を変更する場合、前記書き込み動作の途中でも前記画素へ電圧を複数回印加する動作を新規に開始するステップとを備える。本発明によれば、画素の階調変更に複数回の電圧印加を要する電気光学装置の体感的な表示速度を向上させることができる。また上記目的を達成するために本発明に係る電気光学装置は、複数の画素を含む表示部を備え、前記画素を第1階調から第2階調へ変化させる書き込み動作と、前記第2階調から前記第1階調へ変化させる書き込み動作が、前記画素へ電圧を複数回印加する動作によって行われる電気光学装置であって、前記画素を前記第1階調へ変化させるために印加した第1電圧の印加回数と、前記画素を前記第2階調へ変化させるために印加した第2電圧の印加回数との差を算出する回数差算出部と、所定のタイミングにおいて前記画素についての前記差が所定値でない場合、前記差が所定値になるまで前記第1電圧または前記第2電圧を前記画素へ印加し、前記画素の階調を変更する場合、前記書き込み動作の途中でも前記画素へ電圧を複数回印加する動作を新規に開始する電圧制御部とを備える。本発明によれば、画素の階調変更に複数回の電圧印加を要する電気光学装置の体感的な表示速度を向上させることができる。なお、本発明は、電気光学装置のみならず、当該電気光学装置を有する電子機器としても概念することができる。[第1実施形態]第1実施形態の構成図1は、本発明の一実施形態に係る表示装置1000のハードウェア構成を示したブロック図である。表示装置1000は、画像を表示する装置であり、電気泳動方式の電気光学装置1、制御部2、VRAMVideoRandomAccessMemory3及び記憶部の一例であるRAM4を備えている。また、電気光学装置1は、表示部10とコントローラー5を備えている。制御部2は、CPUCentralProcessingUnit、ROMReadOnlyMemory、RAM等を備えたマイクロコンピュータであり、表示装置1000の各部を制御する。また、制御部2は、VRAM3にアクセスし、表示領域100に表示させる画像を示す画像データをVRAM3に書き込む。コントローラー5は、表示部10の表示領域100に画像を表示させるための各種信号を表示部10の走査線駆動回路130とデータ線駆動回路140に供給するものである。コントローラー5は、電気光学装置1の制御装置に相当する。なお、制御部2とコントローラー5を合わせた部分を電気光学装置1の制御装置と定義することもできる。あるいは、制御部2、コントローラー5、VRAM3およびRAM4の全体を、電気光学装置1の制御装置と定義することもできる。VRAM3は、制御部2により書き込まれた画像データを記憶するメモリーである。VRAM3は、後述するm行×n列で配列された画素110毎に記憶領域バッファを有している。画像データは、各画素110の階調を表す画素データを含んでおり、一の画素110の階調を表す画素データは、VRAM3において当該画素110に対応した一の記憶領域に記憶される。VRAM3に書き込まれた画素データは、コントローラー5により読み出される。RAM4は、表示領域100に画像を表示させるために用いられる各種データを記憶する。RAM4には、残り回数記憶領域B、階調値記憶領域C、回数差記憶領域D、予定画像記憶領域Eが設けられている。各記憶領域の詳細については後述する。表示領域100では、複数の走査線112が図において行X方向に沿って設けられ、複数のデータ線114が、列Y方向に沿って、かつ、各走査線112と互いに電気的に絶縁を保つように設けられている。そして、画素110が各走査線112と各データ線114との交差に対応して、それぞれ設けられている。便宜的に走査線112の行数をmとし、データ線114の列数をnとしたとき、画素110は、縦m行×横n列でマトリクス状に配列して表示領域100を構成することになる。図2は、表示領域100の断面を示した図である。表示領域100は、図2に示したように大別して第1基板101、電気泳動層102および第2基板103によって構成されている。第1基板101は、絶縁性及び可撓性を有する基板101a上に回路の層が形成された基板である。基板101aは、本実施形態においてはポリカーボネートで形成されている。なお、基板101aとしては、ポリカーボネートに限定されることなく、軽量性、可撓性、弾性及び絶縁性を有する樹脂材料を用いることができる。また、基板101aは、可撓性を持たないガラスで形成されていてもよい。基板101aの表面には、接着層101bが設けられ、接着層101bの表面には回路層101cが積層されている。回路層101cは、行方向に配列された複数の走査線112と、列方向に配列された複数のデータ線114を有している。また、回路層101cは、走査線112とデータ線114との交差のそれぞれに対応して、画素電極101dを有している。電気泳動層102は、バインダー102bと、バインダー102bによって固定された複数のマイクロカプセル102aで構成されており、画素電極101d上に形成されている。なお、マイクロカプセル102aと画素電極101dとの間には、接着剤により形成された接着層を設けてもよい。バインダー102bとしては、マイクロカプセル102aとの親和性が良好で電極との密着性が優れ、且つ絶縁性を有するものであれば特に制限はない。マイクロカプセル102a内には、分散媒と電気泳動粒子が格納されている。マイクロカプセル102aを構成する材料としては、アラビアゴムゼラチン系の化合物やウレタン系の化合物等の柔軟性を有するものを用いるのが好ましい。分散媒としては、水、アルコール系溶媒メタノール、エタノール、イソプロパノール、ブタノール、オクタノール、メチルセルソルブなど、エステル類酢酸エチル、酢酸ブチルなど、ケトン類アセトン、メチルエチルケトン、メチルイソブチルケトンなど、脂肪族炭化水素ぺンタン、ヘキサン、オクタンなど、脂環式炭化水素シクロへキサン、メチルシクロへキサンなど、芳香族炭化水素ベンゼン、トルエン、長鎖アルキル基を有するベンゼン類キシレン、ヘキシルベンゼン、ヘブチルベンゼン、オクチルベンゼン、ノニルベンゼン、デシルベンゼン、ウンデシルベンゼン、ドデシルベンゼン、トリデシルベンゼン、テトラデシルベンゼンなど、ハロゲン化炭化水素塩化メチレン、クロロホルム、四塩化炭素、1,2-ジクロロエタンなど、カルボン酸塩などのいずれかを用いることができ、また、分散媒は、その他の油類であってもよい。また、これらの物質は単独又は混合して分散媒に用いることができ、さらに界面活性剤などを配合して分散媒としてもよい。電気泳動粒子は、分散媒中で電界によって移動する性質を有する粒子高分子あるいはコロイドである。本実施形態においては白の電気泳動粒子と黒の電気泳動粒子がマイクロカプセル102a内に格納されている。黒の電気泳動粒子は、例えば、アニリンブラックやカーボンブラック等の黒色顔料からなる粒子であり、本実施形態では正に帯電されている。白の電気泳動粒子は、例えば、二酸化チタンや酸化アルミニウム等の白色顔料からなる粒子であり、本実施形態では負に帯電されている。第2基板103は、フィルム103aと、フィルム103aの下面に形成された透明な共通電極層103b第2電極で構成されている。フィルム103aは、電気泳動層102の封止及び保護の役割を担うものであり、例えばポリエチレンテレフタレートのフィルムである。フィルム103aは、透明で絶縁性を有している。共通電極層103bは、例えば、酸化インジウム膜ITO膜などの透明な導電膜で構成されている。図3は、画素110の等価回路を示した図である。なお、本実施形態では、各走査線112を区別するために、図1に示した走査線112を上から順に1、2、3、、m-1、m行目という呼び方をする場合がある。また同様に、各データ線114を区別するために、図1に示したデータ線114を左から順に1、2、3、、n-1、n列目という呼び方をする場合がある。図3においては、i行目の走査線112とj列目のデータ線114との交差に対応した画素110の等価回路を示している。他のデータ線114と走査線112との交差に対応した画素110も構成は図に示した構成と同じであるため、ここでは、代表してi行目のデータ線114とj列目の走査線112との交差に対応した画素110の等価回路について説明し、他の画素110の等価回路については説明を省略する。図3に示したように、各画素110は、nチャネル型の薄膜トランジスターthinfilmtransistor:以下単にTFTと略称する110aと、表示素子110bと、補助容量110cとを有する。画素110において、TFT110aのゲート電極はi行目の走査線112に接続される一方、そのソース電極はj列目のデータ線114に接続され、そのドレイン電極は、表示素子110bの一端である画素電極101dと補助容量110cの一端とにそれぞれ接続されている。補助容量110cは、回路層101cに形成された一対の電極によって誘電体層を挟持した構成である。補助容量110cの他端の電極は、各画素にわたって共通の電圧にされている。画素電極101dは、共通電極層103bと対向し、画素電極101dと共通電極層103bとの間には電気泳動層102が挟まれている。このため、表示素子110bは、等価回路でみたときに、画素電極101dと共通電極層103bとで、電気泳動層102を挟持した容量になる。そして、表示素子110bは、両電極間の電圧を保持記憶するとともに、この保持した電圧によって生じる電界方向にしたがって表示を行うことになる。なお、本実施形態においては、図示省略した外部回路によって、各画素110の補助容量110cの他端の電極と、共通電極層103bの電圧は、共通の電圧Vcomが印加される。図1に戻り、走査線駆動回路130は、表示領域100の各走査線112と接続されている。走査線駆動回路130は、コントローラー5による制御にしたがって、走査線112を1、2、、m行目という順番で選択し、選択した走査線112に対してハイHighレベルの信号を供給し、選択されていない他の走査線112に対しローLowレベルの信号を供給するものである。データ線駆動回路140は、表示領域の各データ線114と接続されており、選択された走査線112に接続されている画素110の1行分の表示内容に応じて各列のデータ線114にデータ信号をそれぞれ供給するものである。走査線駆動回路130が1行目の走査線112を選択してからm行目の走査線112の選択が終了するまでの期間以下、フレーム期間又は単にフレームと称するにおいて各走査線112は一回づつ選択され、各画素110には1フレームに一回づつデータ信号が供給される。走査線112がハイレベルとなると、当該走査線112にゲートが接続されたTFT110aがオン状態になり、画素電極101dがデータ線114に接続される。走査線112がハイレベルであるときにデータ線114にデータ信号を供給すると、当該データ信号は、オン状態になったTFT110aを介して画素電極101dに印加される。走査線112がローレベルになると、TFT110aはオフ状態になるが、データ信号によって画素電極101dに印加された電圧は、補助容量110cに蓄積され、画素電極101dの電位及び共通電極層103bの電位との電位差電圧に応じて電気泳動粒子が移動する。例えば、共通電極層103bの電圧Vcomに対して画素電極101dの電圧が15V第2電圧である場合、負に帯電している白の電気泳動粒子が画素電極101d側に移動し、正に帯電している黒の電気泳動粒子が共通電極層103b側に移動して画素110は黒の表示となる。また、共通電極層103bの電圧Vcomに対して画素電極101dの電圧が-15V第1電圧である場合、正に帯電している黒の電気泳動粒子が画素電極101d側に移動し、負に帯電している白の電気泳動粒子が共通電極層103b側に移動して画素110は白の表示となる。なお、画素電極101dの電圧は、上述した電圧に限定されるものではなく、共通電極層103bの電圧Vcomに対してプラスの電圧またはマイナスの電圧であれば、上述した15Vや-15V以外の電圧であってもよい。本実施形態においては、各画素110の表示状態を第1階調である白低階調から第2階調である黒高階調又は黒から白へ変化させる際には、1フレームだけ画素110へデータ信号を供給して表示状態を変化させるのではなく、複数フレームに渡って画素110へデータ信号を供給する書き込み動作により表示状態を変化させる。これは、表示状態を白から黒へ変化させるに際し、1フレームだけ電気泳動粒子に電位差を与えても黒の電気泳動粒子が完全には表示側に移動しきらず、表示状態が完全な黒とはならないためである。このことは、表示状態を黒から白へ変化させる場合の白の電気泳動粒子についても同様である。よって、例えば、画素110の表示状態を白から黒へ変化させる場合、画素110に黒を表示させるためのデータ信号が複数フレームに渡って画素110へ供給され、画素110の表示状態を黒から白へ変化させる場合には、画素に白を表示させるためのデータ信号が複数フレームに渡って画素110へ供給される。また本実施形態においては、1フレーム内である画素110の画素電極101dを共通電極層103bに対して電位が高くなる正極とし、同じフレーム内で他の画素110の画素電極101dを共通電極層103bに対して電位が低くなる負極とすることができる。つまり、1フレーム内で共通電極層103bに対して正極と負極の両方の極を選択できる駆動以下、両極駆動というとなっている。より詳しくは、1フレーム内において、階調を高階調側第2階調側に変更する画素110の画素電極101dは正極とし、階調を低階調側第1階調側に変更する画素110の画素電極101dは負極とする。なお、黒の電気泳動粒子が負に帯電し、白の電気泳動粒子が正に帯電している場合には、階調を高階調側第2階調側に変更する画素110の画素電極101dは負極とし、階調を低階調側第1階調側に変更する画素110の画素電極101dは正極とすればよい。次に残り回数記憶領域B、階調値記憶領域C、回数差記憶領域D及び予定画像記憶領域Eについて説明する。図4は、表示領域100の画素110の一部と、これらの画素110に対応する各記憶領域を示した図である。各記憶領域は、m行×n列の画素110の各々に対応した記憶領域を備えている。図4aは、画素110の配列を示した図である。画素Pは、i行j列目にある一つの画素110を表している。添字のiは、行列に配置された画素110の行番号を表し、添字のjは、列番号を表している。図4bは、VRAM3において、図4aに示した画素の各々に対応したバッファを示した図である。例えば、バッファAは画素Pに対応した記憶領域である。バッファAには、画素Pの階調を示す画素データが格納される。なお、画素を黒にする場合には値が0である画素データが書き込まれ、画素を白にする場合には値が5である画素データが書き込まれる。図4cは、残り回数記憶領域Bにおいて、図4aに示した画素の各々に対応した記憶領域を示した図である。例えば、残り回数記憶領域Bは画素Pに対応した記憶領域である。残り回数記憶領域Bには、画素Pに対して電圧を複数回印加する時の残りの印加回数を示す値が格納される。図4dは、階調値記憶領域Cにおいて、図4aに示した画素の各々に対応した記憶領域を示した図である。例えば、階調値記憶領域Cは画素Pに対応した記憶領域である。階調値記憶領域Cには、電圧が印加されたことにより変化した画素Pの階調を示す値が格納される。図4eは、回数差記憶領域Dにおいて、図4aに示した画素の各々に対応した記憶領域を示した図である。例えば、回数差記憶領域Dは画素Pに対応した記憶領域である。回数差記憶領域Dには、画素Pにおいて、プラスの電圧が印加された回数とマイナスの電圧が印加された回数との差を表す値が格納される。図4fは、予定画像記憶領域Eにおいて、図4aに示した画素の各々に対応した記憶領域を示した図である。例えば、予定画像記憶領域Eは画素Pに対応した記憶領域である。予定画像記憶領域Eには、表示領域100に表示させる予定の画像の各画素の画素データが格納される。次に、コントローラー5の構成について説明する。図5は、コントローラー5において実現する機能を示したブロック図である。コントローラー5においては、回数差算出部501、電圧制御部502及び印加回数決定部503が実現する。なお、これらの各ブロックは、ハードウェアにより実現されてもよく、コントローラー5にCPUを設け、このCPUでプログラムを実行することにより各ブロックが実現されるようにしてもよい。回数差算出部501は、各画素について上記回数差を算出するブロックである。回数差算出部501は、回数差記憶領域Dに対応した画素Pの画素電極101dへ第2電圧を印加した場合には回数差記憶領域Dの値をインクリメントし、第1電圧を印加した場合には回数差記憶領域Dの値をデクリメントし、第1電圧を印加した回数と第2電圧を印加した回数との差を得る。回数差算出部501は、第1電圧を印加した回数と第2電圧を印加した回数との差を回数差記憶領域Dに書き込む。電圧制御部502は、残り回数記憶領域Bの値が0のタイミングで、回数差記憶領域Dの値が予め定められた所定値でない場合、回数差記憶領域Dの値が所定値になるまで走査線駆動回路130とデータ線駆動回路140を制御して第1電圧または第2電圧を画素電極101dへ印加する。また電圧制御部502は、バッファAの値と予定画像記憶領域Eの値が異なるタイミングで回数差記憶領域Dの値が所定値でない場合、回数差記憶領域Dの値が所定値になるまで走査線駆動回路130とデータ線駆動回路140を制御して第1電圧または第2電圧を画素電極101dへ印加する。また電圧制御部502は、予定画像記憶領域Eの値と、残り回数記憶領域Bの値に基づいて、走査線駆動回路130とデータ線駆動回路140を制御して第1電圧または第2電圧を画素電極101dへ印加する。また電圧制御部502は、画素への複数回の電圧印加が終了する前に当該画素の階調を変更する場合、書き込み動作の途中であっても画素へ電圧を複数回印加する動作を新規に開始する。印加回数決定部503は、階調値記憶領域Cの値、バッファAの値及び後述する図6のテーブルに基づいて、画素Pの階調を変更するための第1電圧または第2電圧の印加回数を決定するブロックである。印加回数決定部503は、決定した印加回数を残り回数記憶領域Bに書き込む。なお、本実施形態においては、白から黒へ表示の状態を変化させるのに要する最小の電圧印加回数フレーム数と、黒から白へ表示の状態を変化させるのに要する最小の電圧印加回数フレーム数とが異なる。図6は、階調を変化させるのに要する最小の電圧印加回数を示した図である。コントローラー5は、図6に示したテーブルを記憶している。本実施形態においては、画素110の階調は0~5までの6段階で変化し、階調値が小さいほど高濃度とし、階調値が0の場合には黒、階調値が5の場合には白と定義している。図6によると、本実施形態においては、階調値が0の状態画素が黒の状態から共通電極層103bの電圧Vcomに対して-15Vの電圧を画素電極101dに5回印加すると、階調値が5の状態画素が白の状態になる。一方、階調値が5の状態画素が白の状態から共通電極層103bの電圧Vcomに対して15Vの電圧を画素電極101dに3回印加すると、階調値が0の状態画素が黒の状態になる。階調を変化させるのに必要な最小回数で電圧を印加すれば、画像の書き換えを早く行うことができる。しかしながら、画素を黒から白にする場合と、画素を白から黒にする場合とで電圧の印加回数が異なるため、画像の書き換えが繰り返し行われると、共通電極層103bに対してプラスの電圧が印加された回数と、共通電極層103bに対してマイナスの電圧が印加された回数で偏りが生じ、マイクロカプセルが早く劣化してしまう虞がある。そこで本実施形態においては、共通電極層103bの電圧Vcomに対してプラスの電圧が印加された回数と、共通電極層103bの電圧Vcomに対してマイナスの電圧が印加された回数との間に大きな偏りが生じないようにする。以下、その動作について説明する。第1実施形態の第1の動作例次に本実施形態の動作について説明する。図7~図10は、コントローラー5が行う処理の流れを示したフローチャートである。また、図11は、時間の経過と共に変化する各記憶領域の内容を示した図であり、一の画素Pに対応したバッファA、残り回数記憶領域B、階調値記憶領域C、回数差記憶領域D及び予定画像記憶領域Eの内容について示している。なお、各記憶領域の内容はフレーム期間が終了した後の値となっている。また、図11においては、1フレーム期間において画素電極101dに印加した電圧の共通電極層103bに対する極性も示している。まず、図11の1フレーム目においては、バッファAが5、階調値記憶領域Cが5、残り回数記憶領域B及び回数差記憶領域Dが0である。ここで、3フレーム目の開始前までは、画素電極101dに印加する電圧は電圧Vcomと同じであり、各記憶領域の値は変化しない。次に3フレーム目の開始前にVRAM3の内容が書き換えられた場合、コントローラー5は、フレーム期間の開始前に図7の処理を行う。具体的には、コントローラー5は、各記憶領域の内容に応じて、残り回数記憶領域Bと予定画像記憶領域Eの内容を書き換える。まずコントローラー5は、変数iと変数jを初期化して1にするステップSA1,SA2。次にコントローラー5は、バッファAの値と予定画像記憶領域Eの値が同じであるか判断する。ここで、コントローラー5は、バッファAの値と予定画像記憶領域Eijの値が同じである場合ステップSA3でYES、処理の流れをステップSA9へ移す。一方、コントローラー5は、バッファAの値と予定画像記憶領域Eの値が異なる場合ステップSA3でNO、残り回数記憶領域Bが0であるか判断する。コントローラー5は、残り回数記憶領域Bが0である場合ステップSA4でYES、バッファA、階調値記憶領域C及び図6のテーブルに基づいて、残り回数記憶領域Bに残りの印加回数を書き込むステップSA5。コントローラー5は、ステップSA5が終了すると、予定画像記憶領域Eの値をバッファAの値で上書きする。また、コントローラー5は、残り回数記憶領域Bの値が0ではない場合ステップSA4でNO、バッファAの値が5白であるか判断する。コントローラー5は、バッファAの値が5ではない場合ステップSA7でNO、処理の流れをステップSA5へ移す。一方、コントローラー5は、バッファAの値が5である場合ステップSA7でYES、回数差記憶領域Dの値が予め定められた閾値本実施形態では-4以下であるか判断する換言すると、コントローラー5は、バッファAの値が5である場合ステップSA7でYES、回数差記憶領域Dの値の絶対値が予め定められた閾値の4以上であるか判断する。コントローラー5は、回数差記憶領域Dの値が閾値以下でない場合ステップSA8でNO、処理の流れをステップSA5へ移す。また、コントローラー5は、回数差記憶領域Dの値が閾値以下である場合ステップSA8でYES、処理の流れをステップSA9へ移す。コントローラー5は、ステップSA9で変数jの値がnであるか判断する。コントローラー5は、変数jの値がnではない場合、変数jをインクリメントし、処理の流れをステップSA3へ移す。またコントローラー5は、変数jの値がnである場合、ステップSA10で変数iの値がmであるか判断する。コントローラー5は、変数iの値がmではない場合、変数iをインクリメントし、処理の流れをステップSA2へ移す。また、コントローラー5は、変数iの値がmである場合、図7の処理を終了する。例えば、コントローラー5は、3フレーム目の開始前にバッファAが5から0に書き換えられ、バッファAの値が3フレーム目開始前の予定画像記憶領域Eの値5と異なっている場合ステップSA3でNO、残り回数記憶領域Bが0であるか判断する。ここで、図11に示したように3フレーム目開始前の時点で残り回数記憶領域Bが0であるとステップSA4でYES、コントローラー5は、画素Pの階調を5から0まで変化させるのに必要な電圧印加回数を残り回数記憶領域Bに書き込むステップSA5。図6を参照すると、画素の階調を階調値記憶領域Cの値である5からバッファAの値である0まで変化させるのに必要な電圧印加回数は3であるため、コントローラー5は、3を残り回数記憶領域Bに書き込む。またコントローラー5は、予定画像記憶領域Eの値をバッファAの値である0で上書きするステップSA6。コントローラー5は、図7の処理が終了した後にフレーム期間になると、走査線駆動回路130とデータ線駆動回路140を駆動する。コントローラー5は、データ線駆動回路を駆動する際に図8~10の処理を行う。まずコントローラー5は、変数iと変数jを初期化して1にするステップSB1,SB2。次にコントローラー5は、バッファAの値が0であるか判断する。コントローラー5は、バッファAの値が0黒であるとステップSB3でYES、ステップSB4で図9に示した処理を行う。まず、コントローラー5は、残り回数記憶領域Bの値が0であるか判断する。コントローラー5は、残り回数記憶領域Bの値が0ではない場合ステップSC1でNO、残り回数記憶領域Bの値をデクリメントするステップSC2。またコントローラー5は、j列目のデータ線114を電圧Vcomに対して15VにしステップSC3、回数差記憶領域Dの値をインクリメントするステップSC4。次にコントローラー5は、階調値記憶領域Cの値を更新しステップSC5、処理の流れをステップSC6へ移す。また、コントローラー5は、残り回数記憶領域Bの値が0である場合ステップSC1でYES、回数差記憶領域Dの値が5未満であるか判断する。コントローラー5は、回数差記憶領域Dの値が5未満である場合ステップSC6でYES、処理の流れをステップSC3へ移す。コントローラー5は、回数差記憶領域Dの値が予め定められた閾値ここでは5以上である場合ステップSC6でNO、j列目のデータ線114を電圧Vcomに対して0VにしステップSC7、処理の流れをステップSB6へ移す。図8に戻り、コントローラー5は、バッファAの値が5白である場合ステップSB3でNO、図10の処理を行う。コントローラー5は、バッファAの値と予定画像記憶領域Eの値が同じであるか判断する。コントローラー5は、バッファAの値と予定画像記憶領域Eの値が異なる場合ステップSD1でNO、j列目のデータ線114を電圧Vcomに対して15VにしステップSD2、回数差記憶領域Dの値をインクリメントするステップSD3。また、コントローラー5は、階調値記憶領域Cの値を更新するステップSD4。次にコントローラー5は、回数差記憶領域Dの値が5である場合ステップSD5でYES、予定画像記憶領域Eの値をバッファAの値で上書きするステップSD6。コントローラー5は、ステップSD6の処理を終えると処理の流れをステップSB6へ移す。また、コントローラー5は、回数差記憶領域Dの値が5ではない場合ステップSD5でNO、処理の流れをステップSB6へ移す。また、コントローラー5は、ステップSD1でYESと判断した場合、残り回数記憶領域Bの値が0であるか判断する。コントローラー5は、残り回数記憶領域Bの値が0である場合ステップSD7でYES、j列目のデータ線114を電圧Vcomに対して0VにしステップSD12、処理の流れをステップSB6へ移す。また、コントローラー5は、ステップSD7でNOと判断した場合、残り回数記憶領域Bの値をデクリメントするステップSD8。次にコントローラー5は、j列目のデータ線114を電圧Vcomに対して-15VにしステップSD9、回数差記憶領域Dの値をデクリメントするステップSD10。また、コントローラー5は、階調値記憶領域Cの値を更新するステップSD11。コントローラー5は、ステップSD11の処理を終えると処理の流れをステップSB6へ移す。図8に戻り、コントローラー5は、ステップSB6で変数jの値がnであるか判断する。コントローラー5は、変数jの値がnではない場合、変数jをインクリメントし、処理の流れをステップSB3へ移す。またコントローラー5は、変数jの値がnである場合、i行目の走査線を駆動するステップSB7。次にコントローラー5は、ステップSB8で変数iの値がmであるか判断する。コントローラー5は、変数iの値がmではない場合、変数iをインクリメントし、処理の流れをステップSB2へ移す。またコントローラー5は、変数iの値がmである場合、図8の処理を終了する。例えば、3フレーム目の開始時点においては、コントローラー5は、バッファAの値が0でありステップSB3でYES、残り回数記憶領域Bの値が3であるためステップSC1でNO、残り回数記憶領域Bの値をデクリメントして2にするステップSC2。コントローラー5は、1列目のデータ線114を電圧Vcomに対して15Vにした後ステップSC3、回数差記憶領域Dの値をインクリメントして1にするステップSC4。またコントローラー5は、階調値記憶領域Cの値を更新するステップSC5。なお、電圧Vcomに対して画素電極101dへ15Vの電圧を印加した場合、一回の電圧印加による実際の画素の階調値の変化量は2であるため、3フレーム目が終了した時点では、階調値記憶領域Cの階調値は3となる。この後、1行目の走査線112が駆動されるとステップSB7、1行1列目の画素の画素電極101dには、電圧Vcomに対して15Vの電圧が印加され、黒の電気泳動粒子が共通電極層103b側に移動する。この後、コントローラー5は、4フレーム目と5フレーム目においては、3フレーム目と同様の処理を行う。次に6フレーム目においては、コントローラー5の動作は以下の通りとなる。まず、コントローラー5は、バッファAの値が0でありステップSB3でYES、残り回数記憶領域Bの値が0であるためステップSC1でYES、回数差記憶領域Dの値を判断する。ここで、回数差記憶領域Dの値は3であり、値が5未満であるためステップSC6でYES、1列目のデータ線114を電圧Vcomに対して15Vにした後ステップSC3、回数差記憶領域Dの値をインクリメントして4にするステップSC4。また、コントローラー5は、階調値記憶領域Cの値を更新するステップSC5。なお、ここで階調値記憶領域Cの値が0になっている場合は、値を0のままとする。コントローラー5は、7フレーム目においては、6フレーム目と同様の処理を行う。次に8フレーム目においては、コントローラー5の動作は以下の通りとなる。まず、コントローラー5は、バッファAの値が0でありステップSB3でYES、残り回数記憶領域Bの値が0であるためステップSC1でYES、回数差記憶領域Dの値を判断する。ここで、回数差記憶領域Dの値は5であるためステップSC6でNO、1列目のデータ線114を電圧Vcomに対して0VにするステップSC7。次に10フレーム目の開始前にバッファAが0黒から5白に書き換えられると、コントローラー5の動作は以下の通りとなる。コントローラー5は、バッファAの値が10フレーム目開始前の予定画像記憶領域Eの値0と異なっているためステップSA3でNO、残り回数記憶領域Bが0であるか判断する。ここで、図11に示したように10フレーム目開始前の時点9フレーム目が終了した時点で残り回数記憶領域Bが0であるとステップSA4でYES、コントローラー5は、画素Pの階調を5から0まで変化させるのに必要な電圧印加回数を残り回数記憶領域Bに書き込むステップSA5。図6を参照すると、画素の階調を5から0まで変化させるのに必要な電圧印加回数は3であるため、コントローラー5は、3を残り回数記憶領域Bに書き込む。またコントローラー5は、予定画像記憶領域Eの値をバッファAの値である5で上書きするステップSA6。この後にフレーム期間となると、コントローラー5は、バッファAの値が0であるか判断する。コントローラー5は、バッファAの値が5白であるとステップSB3でNO、図10に示した処理を行う。まずコントローラー5は、バッファの値と予定画像記憶領域Eの値が同じでありステップSD1でYES、残り回数記憶領域Bの値が0ではないためステップSD7でNO、残り回数記憶領域Bの値をデクリメントして4にするステップSD8。またコントローラー5は、1列目のデータ線114を電圧Vcomに対して-15Vにした後ステップSD9、回数差記憶領域Dの値をデクリメントして4にするステップSD10。またコントローラー5は、階調値記憶領域Cの値を更新するステップSD11。なお、画素電極101dへ電圧Vcomに対して-15Vの電圧を印加した場合、一回の電圧印加による実際の画素の階調値の変化量は1であるため、10フレーム目が終了した時点では、階調値記憶領域Cの階調値は4となる。この後、1行目の走査線112が駆動されるとステップSB7、1行1列目の画素の画素電極101dには、電圧Vcomに対して-15Vの電圧が印加され、白の電気泳動粒子が共通電極層103b側に移動する。この後、コントローラー5は、残り回数記憶領域Bの値が0になるまで各フレーム期間において画素電極101dに電圧を印加する。コントローラー5は、15フレーム目の開始時点で残り回数記憶領域Bの内容が0になると、15フレーム目においては、画素電極101dへ電圧Vcomと同じ電圧を印加する。第1実施形態の第2の動作例次に、残り回数記憶領域の値が0になる前にVRAM3の内容が変更された場合の動作について、図12を用いて説明する。図12も、時間の経過と共に変化する各記憶領域の内容を示した図であり、画素Pに対応したバッファA、残り回数記憶領域B、階調値記憶領域C及び回数差記憶領域Dの内容について示している。なお、図12において1フレーム目から4フレーム目までの動作については、図11の1フレーム目から4フレーム目までの動作と同じであるため説明を省略する。コントローラー5は、画素Pについて残り回数記憶領域Bの値が0になる前に、5フレーム目の前でバッファAに画素110の階調値として5白が書き込まれると、ステップSA3でNOと判断し、ステップSA4でNOと判断する。またコントローラー5は、バッファAの値が5でありステップSA7でYES、回数差記憶領域Dの値が2であるため、ステップSA5で残り回数記憶領域Bに4を書き込み、ステップSA6で予定画像記憶領域Eに5を書き込む。この後、コントローラー5は、5フレーム目から8フレーム目までは、画素Pの画素電極101dの電圧を電圧Vcomに対して-15Vにする。コントローラー5は、残り回数記憶領域Bの値が0になると9フレーム目と10フレーム目、画素Pの画素電極101dの電圧を電圧Vcomと同じ電圧にする。次にコントローラー5は、11フレーム目の前にバッファAに画素110の階調値として0黒が書き込まれると、図11の3フレーム目以降と同様に、回数差記憶領域Dの値が5になるまで画素Pの画素電極101dの電圧を電圧Vcomに対して15Vにする。また、コントローラー5は、20フレーム目の前にバッファAに画素110の階調値として5白が書き込まれると、図11の10フレーム目以降と同様に、残り回数記憶領域Bの値が0になるまで画素Pの画素電極101dの電圧を電圧Vcomに対して-15Vにする。第1実施形態の第3の動作例次に、残り回数記憶領域Bの値が0になる前にバッファAの内容を変更する動作が繰り返された場合について、図13を用いて説明する。図13も、時間の経過と共に変化する各記憶領域の内容を示した図であり、画素Pに対応したバッファA、残り回数記憶領域B、階調値記憶領域C及び回数差記憶領域Dの内容について示している。なお、図13の1フレーム目から12フレーム目までの動作については、図12の1フレーム目から12フレーム目までの動作と同じであるため説明を省略する。コントローラー5は、13フレーム目の前にバッファAに画素110の階調値として5白が書き込まれると、5フレーム目から8フレーム目までの動作と同じ動作を行う。またコントローラー5は、19フレーム目の前にバッファAに画素110の階調値として0黒が書き込まれ、21フレーム目の前にバッファAに画素110の階調値として5白が書き込まれると、19フレーム目から24フレーム目までは、3フレーム目から8フレーム目までの動作と同じ動作を行う。またコントローラー5は、27フレーム目の前にバッファAに画素110の階調値として0黒が書き込まれると、27フレーム目と28フレーム目については、3フレーム目及び4フレーム目と同じ動作を行う。次に、29フレーム目の前にバッファAに画素110の階調値として5白が書き込まれると、コントローラー5は、ステップSA3でNOと判断し、ステップSA4でNOと判断する。またコントローラー5は、バッファAの値が5であるためステップSA7でYES、回数差記憶領域Dの値を判断する。ここで、コントローラー5は、回数差記憶領域Dの値が-4であるため、ステップSA8でYESと判断し、予定画像記憶領域Eの内容を更新しない。この後にフレーム期間となると、コントローラー5は、バッファAの値が5であるため、ステップSB5の処理を行う。まずコントローラー5は、バッファAの値と予定画像記憶領域Eの値が異なるためステップSD1でNO、1列目のデータ線114を電圧Vcomに対して15Vにした後ステップSD2、回数差記憶領域Dの値をインクリメントして-3にする。またコントローラー5は、階調値記憶領域Cの値を0に更新する。次にコントローラー5は、回数差記憶領域Dの値が5であるか判断する。ここで回数差記憶領域Dの値は-3であるため、ステップSD5でNOと判断され、予定画像記憶領域Eの値は0のままとなる。この後、1行目の走査線112が駆動されるとステップSB7、1行1列目の画素の画素電極101dには、電圧Vcomに対して15Vの電圧が印加され、バッファAの値は、画素の階調として白を表す5であるものの、黒の電気泳動粒子が共通電極層103b側に移動する。コントローラー5は、30フレーム目から36フレーム目までは、画素Pについては、29フレーム目と同じ動作となる。コントローラー5は、37フレーム目においては、バッファの値と予定画像記憶領域Eの値が異なるためステップSD1でNO、1列目のデータ線114を電圧Vcomに対して15Vにした後ステップSD2、回数差記憶領域Dの値をインクリメントして5にする。この後、コントローラー5は、回数差記憶領域Dの値が5であるためステップSD5でNO、予定画像記憶領域Eの値をバッファAの値である5で上書きし、バッファA、階調値記憶領域C及び図6のテーブルを基にして、残り回数記憶領域Bに値を書き込む。コントローラー5は、38フレーム目においては、バッファAの値が5であるため、ステップSB5の処理を行う。コントローラー5は、バッファの値と予定画像記憶領域Eの値が同じであり、残り回数記憶領域Bの値が0ではないため、ステップSD8~ステップSD11の処理を行う。即ち、1行1列目の画素の画素電極101dには、電圧Vcomに対して-15Vの電圧が印加されることとなる。この後コントローラー5は、42フレーム目までは、画素Pの画素電極101dについて、電圧Vcomに対して-15Vの電圧を印加する。仮に、バッファAが書き換えられたことにより、29フレーム目から画素Pの画素電極101dについて電圧Vcomに対して-15Vの電圧を印加すると、回数差記憶領域Dの値の絶対値がさらに大きくなる。つまり、画素Pにおいては、共通電極層103bに対してプラスの電圧が印加された回数と、共通電極層103bに対してマイナスの電圧が印加された回数との間に大きな偏りが生じ、画素110が早く劣化することとなる。一方、本実施形態では、上述した29フレーム目以降の動作のように、バッファ記憶領域の内容が書き換えられても、画素電極101dに印加する電圧を制御し、共通電極層103bに対してプラスの電圧が印加された回数と、共通電極層103bに対してマイナスの電圧が印加された回数との間に大きな偏りが生じないため、画素110の劣化を抑えることができる。[第2実施形態]次に、本発明の第2実施形態について説明する。第2実施形態に係る表示装置は、ハードウェア構成については第1実施形態と同じである。第2実施形態に係る表示装置が第1実施形態に係る表示装置と相違する点は、階調値記憶領域Cが設けられていない点と、コントローラー5が行う処理が異なる点にある。以下、この相違点を中心に説明する。図14~図16は、コントローラー5が行う処理の流れを示したフローチャートである。図14は、VRAM3の内容が書き換えられた場合にコントローラー5が行う処理の流れを示した図である。図14は、ステップSA11を備えている点が第1実施形態の図7の処理と異なる。コントローラー5は、バッファAの値が予定画像記憶領域Eの値と異なり、残り回数記憶領域Bの値が0ではなく、バッファAの値が0である場合、ステップSA11において回数差記憶領域Dの値が4以上であるか判断する。コントローラー5は、ステップSA11において回数差記憶領域Dの値が予め定められた閾値ここでは4未満である場合、ステップSA5へ処理の流れを移し、ステップSA11において回数差記憶領域Dの値が4以上である場合には処理の流れをステップSA9へ移す。なお、データ線駆動回路140を駆動する時の処理については、図8の処理が行われるが、本実施形態においては、ステップSB4の内容とステップSB5の内容が異なる。図15は、本実施形態に係るステップSB4サブルーチン1の処理の流れを示したフローチャートである。コントローラー5は、バッファAの値と予定画像記憶領域Eの値が同じであるか判断する。コントローラー5は、バッファAの値と予定画像記憶領域Eの値が異なる場合ステップSE1でNO、j列目のデータ線114を電圧Vcomに対して-15VにしステップSE2、回数差記憶領域Dの値をデクリメントするステップSE3。また、コントローラー5は、回数差記憶領域Dの値が0である場合ステップSE4でYES、予定画像記憶領域Eの値をバッファAの値で上書きするステップSE5。コントローラー5は、ステップSE5の処理を終えると処理の流れをステップSB6へ移す。また、コントローラー5は、回数差記憶領域Dの値が0ではない場合ステップSE4でNO、処理の流れをステップSB6へ移す。また、コントローラー5は、ステップSE1でYESと判断した場合、残り回数記憶領域Bの値が0であるか判断する。コントローラー5は、残り回数記憶領域Bの値が0である場合ステップSE6でYES、回数差記憶領域Dの値が5未満であるか判断する。コントローラー5は、回数差記憶領域Dの値が5未満である場合ステップSE10でYES、処理の流れをステップSE7へ移し、回数差記憶領域Dの値が5未満でない場合ステップSE10でNO、j列目のデータ線114を電圧Vcomに対して0VにしステップSE11、処理の流れをステップSB6へ移す。また、コントローラー5は、ステップSE6でNOと判断した場合、残り回数記憶領域Bの値をデクリメントするステップSE7。次にコントローラー5は、j列目のデータ線114を電圧Vcomに対して15VにしステップSE8、回数差記憶領域Dの値をデクリメントするステップSE9。コントローラー5は、ステップSE9の処理を終えると処理の流れをステップSB6へ移す。図16は、本実施形態に係るステップSB5サブルーチン2の処理の流れを示したフローチャートである。図10の処理と比較すると、ステップSD4とステップSD11の処理が設けられていない点、ステップSD13とステップSD14が設けられている点が第1実施形態と異なり、他は第1実施形態と同じ処理が行われる。なお、ステップSD14の処理は、第1実施形態のステップSD12と同じ処理である。コントローラー5は、ステップSD13で回数差記憶領域Dの値が0を超えている場合ステップSD13でYES、処理の流れをステップSD8へ移し、回数差記憶領域Dの値が0以下である場合ステップSD13でNO、j列目のデータ線114を電圧Vcomに対して0VにしステップSE11、処理の流れをステップSB6へ移す。第2実施形態の第1の動作次に、第2実施形態の動作について説明する。図17は、時間の経過と共に変化する各記憶領域の内容を示した図であり、画素Pに対応したバッファA、残り回数記憶領域B、回数差記憶領域D及び予定画像記憶領域Eの内容について示している。なお、各記憶領域の内容はフレーム期間が終了した後の値となっている。また、図17においては、1フレーム期間において画素電極101dに印加した電圧の共通電極層103bに対する極性も示している。まず3フレーム目の開始前にバッファAが5から0に書き換えられた場合、コントローラー5は、フレーム期間の開始前に図14の処理を行う。ここで、画素Pについて注目すると、コントローラー5は、ステップSA5で残り回数記憶領域Bに5を書き込み、予定画像記憶領域Eに0を書き込む。このように本実施形態では、図6のテーブルを用いずに5を書き込む点で第1実施形態と異なる。コントローラー5は、3フレーム目から7フレーム目までは、画素Pの画素電極101dへ電圧Vcomに対して15Vの電圧を印加し、残り回数記憶領域Bの値をデクリメントし、回数差記憶領域Dの値をインクリメントする。コントローラー5は、8フレーム目と9フレーム目においては、バッファAと予定画像記憶領域Eの値が同じであり、残り回数記憶領域Bの値が0であるため、画素Pの画素電極101dの電圧を電圧Vcomと同じにする。コントローラー5は、10フレーム目の開始前にバッファAが5から0に書き換えられた場合、ステップSA5で残り回数記憶領域Bに5を書き込み、予定画像記憶領域Eに5を書き込む。コントローラー5は、10フレーム目から14フレーム目までは、画素Pの画素電極101dへ電圧Vcomに対して-15Vの電圧を印加し、残り回数記憶領域Bの値をデクリメントし、回数差記憶領域Dの値をデクリメントする。第2実施形態の第2の動作次に、残り回数記憶領域の値が0になる前にVRAM3の内容が変更された場合の動作について、図18を用いて説明する。図18も、画素Pに対応した各記憶領域の内容について示した図である。なお、図18において1フレーム目から4フレーム目までの動作については、図18の4フレーム目までの動作と同じであるため説明を省略する。5フレーム目の開始前にバッファAが0から5に書き換えられた場合、コントローラー5は、フレーム期間の開始前に図14の処理を行う。ここで、画素Pについて注目すると、コントローラー5は、ステップSA5で残り回数記憶領域Bに5を書き込み、予定画像記憶領域Eに5を書き込む。コントローラー5は、画素Pについて残り回数記憶領域Bの値が0になる前に、5フレーム目の前でバッファAに画素110の階調値として5白が書き込まれると、ステップSA3でNOと判断し、ステップSA4でNOと判断する。またコントローラー5は、バッファAの値が5でありステップSA7でYES、回数差記憶領域Dの値が2であるため、ステップSA5で残り回数記憶領域Bに5を書き込み、ステップSA6で予定画像記憶領域Eに5を書き込む。この後、コントローラー5は、5フレーム目から9フレーム目までは、画素Pの画素電極101dの電圧を電圧Vcomに対して-15Vにする。コントローラー5は、残り回数記憶領域Bの値が0になると10フレーム目、画素Pの画素電極101dの電圧を電圧Vcomと同じ電圧にする。次にコントローラー5は、11フレーム目の前にバッファAに画素110の階調値として0黒が書き込まれると、残り回数記憶領域Bの値が0になるまで画素Pの画素電極101dの電圧を電圧Vcomに対して15Vにする。また、コントローラー5は、回数差記憶領域Dの値が5になるまで画素Pの画素電極101dの電圧を電圧Vcomに対して15Vにする。また、コントローラー5は、20フレーム目の前にバッファAに画素110の階調値として5白が書き込まれると、図17の10フレーム目以降と同様に、残り回数記憶領域Bの値が0になるまで画素Pの画素電極101dの電圧を電圧Vcomに対して-15Vにする。第2実施形態の第3の動作例次に、残り回数記憶領域Bの値が0になる前にバッファAの内容を変更する動作が繰り返された場合について、図19を用いて説明する。図19も、画素Pに対応した各記憶領域の内容について示した図である。なお、図19の1フレーム目から12フレーム目までの動作については、図18の1フレーム目から12フレーム目までの動作と同じであるため説明を省略する。コントローラー5は、13フレーム目の前にバッファAに画素110の階調値として5白が書き込まれると、13フレーム目以降は、5フレーム目から9フレーム目の動作と同じ動作を行う。またコントローラー5は、19フレーム目の前にバッファAに画素110の階調値として0黒が書き込まれると、19フレーム目と20フレーム目については、3フレーム目及び4フレーム目と同じ動作を行う。次に、21フレーム目の前にバッファAに画素110の階調値として5白が書き込まれると、コントローラー5は、ステップSA3でNOと判断し、ステップSA4でNOと判断する。またコントローラー5は、バッファAの値が5であるためステップSA7でYES、回数差記憶領域Dの値を判断する。ここで、コントローラー5は、回数差記憶領域Dの値が-4であるため、ステップSA8でYESと判断し、予定画像記憶領域Eの内容を更新しない。この後にフレーム期間となると、コントローラー5は、バッファAの値が5であるため、ステップSB5の処理を行う。まずコントローラー5は、バッファAの値と予定画像記憶領域Eの値が異なるためステップSD1でNO、1列目のデータ線114を電圧Vcomに対して15Vにした後ステップSD2、回数差記憶領域Dの値をインクリメントして-3にする。次にコントローラー5は、回数差記憶領域Dの値が5であるか判断する。ここで回数差記憶領域Dの値は-3であるため、ステップSD5でNOと判断され、予定画像記憶領域Eの値は0のままとなる。この後、1行目の走査線112が駆動されるとステップSB7、1行1列目の画素の画素電極101dには、電圧Vcomに対して15Vの電圧が印加され、バッファAの値は画素の階調として白を表す5であるものの、黒の電気泳動粒子が共通電極層103b側に移動する。コントローラー5は、22フレーム目から28フレーム目までは、画素Pについては、21フレーム目と同じ動作となる。コントローラー5は、29フレーム目においては、バッファの値と予定画像記憶領域Eの値が異なるためステップSD1でNO、1列目のデータ線114を電圧Vcomに対して15Vにした後ステップSD2、回数差記憶領域Dの値をインクリメントして5にする。この後、コントローラー5は、回数差記憶領域Dの値が5であるためステップSD5でNO、予定画像記憶領域Eの値をバッファAの値である5で上書きし、残り回数記憶領域Bに5を書き込む。コントローラー5は、30フレーム目においては、バッファAの値が5であるため、ステップSB5の処理を行う。コントローラー5は、バッファの値と予定画像記憶領域Eの値が同じであり、残り回数記憶領域Bの値が0ではないため、ステップSD8~ステップSD10の処理を行う。即ち、1行1列目の画素の画素電極101dには、電圧Vcomに対して-15Vの電圧が印加されることとなる。この後コントローラー5は、34フレーム目までは、画素Pの画素電極101dについて、電圧Vcomに対して-15Vの電圧が印加する。第2実施形態の第4の動作例次に、残り回数記憶領域Bの値が0になる前にバッファAの内容を変更する動作が繰り返された場合について、図20を用いて説明する。図20も、画素Pに対応した各記憶領域の内容について示した図である。まず、図20の1フレーム目においては、バッファAが0、階調値記憶領域Cが0、残り回数記憶領域B及び回数差記憶領域Dが5である。ここで、3フレーム目の前までは、画素電極101dに印加する電圧は電圧Vcomと同じであり、各記憶領域の値は変化しない。次に3フレーム目の開始前にバッファAが0から5に書き換えられ、バッファAの値が3フレーム目開始前の予定画像記憶領域Eの値0と異なっている場合ステップSA3でNO、残り回数記憶領域Bが0であるか判断する。ここで、図20に示したように3フレーム目開始前の時点で残り回数記憶領域Bが0であるとステップSA4でYES、コントローラー5は、画素Pの階調を0から5まで変化させるのに必要な電圧印加回数として、残り回数記憶領域Bに5を書き込むステップSA5。またコントローラー5は、予定画像記憶領域Eの値をバッファAの値である5で上書きするステップSA6。コントローラー5は、フレーム期間になると、走査線駆動回路130とデータ線駆動回路140を駆動する。コントローラー5は、バッファAの値が5ステップSB3でNO、バッファAと予定画像記憶領域Eの値が同じステップSD1でYES、残り回数記憶領域Bの値が5であるためステップSD7でNO、残り回数記憶領域Bの値をデクリメントして4にするステップSD8。コントローラー5は、1列目のデータ線114を電圧Vcomに対して-15Vにした後ステップSD9、回数差記憶領域Dの値をデクリメントして4にするステップSD10。コントローラー5は、画素Pについて残り回数記憶領域Bの値が0になる前に、5フレーム目の前でバッファAに画素110の階調値として0黒が書き込まれると、ステップSA3でNOと判断し、ステップSA4でNOと判断する。またコントローラー5は、バッファAの値が0でありステップSA7でNO、回数差記憶領域Dの値が3であるため、ステップSA5で残り回数記憶領域Bに5を書き込み、ステップSA6で予定画像記憶領域Eに0を書き込む。この後、コントローラー5は、5フレーム目から9フレーム目までは、画素Pの画素電極101dの電圧を電圧Vcomに対して15Vにする。コントローラー5は、残り回数記憶領域Bの値が0になると、画素Pの画素電極101dの電圧を電圧Vcomと同じ電圧にする。次にコントローラー5は、11フレーム目の前にバッファAに画素110の階調値として5白が書き込まれると、11フレーム目と12フレーム目では3フレーム目及び4フレーム目と同様に、画素Pの画素電極101dの電圧を電圧Vcomに対して-15Vにする。また、コントローラー5は、13フレーム目の前にバッファAに画素110の階調値として0黒が書き込まれると、ステップSA3でNOと判断し、ステップSA4でNOと判断する。またコントローラー5は、バッファAの値が0であるためステップSA7でNO、回数差記憶領域Dの値を判断する。ここで、コントローラー5は、回数差記憶領域Dの値が7であるため、ステップSA11でYESと判断し、予定画像記憶領域Eの内容を更新しない。この後にフレーム期間となると、コントローラー5は、バッファAの値が0であるため、ステップSB4の処理を行う。まずコントローラー5は、バッファAの値と予定画像記憶領域Eの値が異なるためステップSE1でNO、1列目のデータ線114を電圧Vcomに対して-15Vにした後ステップSE2、回数差記憶領域Dの値をデクリメントして6にする。次にコントローラー5は、回数差記憶領域Dの値が0であるか判断する。ここで回数差記憶領域Dの値は6であるため、ステップSE4でNOと判断され、予定画像記憶領域Eの値は5のままとなる。この後、1行目の走査線112が駆動されるとステップSB7、1行1列目の画素の画素電極101dには、電圧Vcomに対して-15Vの電圧が印加され、バッファAの値は、画素の階調として黒を表す0であるものの、白の電気泳動粒子が共通電極層103b側に移動する。この後、回数差記憶領域Dの値が0になる19フレーム目までは、画素Pについては、電圧Vcomに対して-15Vの電圧が印加される。コントローラー5は、19フレーム目においては、ステップSE4でYESと判断し、残り回数記憶領域Bに5を書き込み、予定画像記憶領域Eの値をバッファAの値で上書きする。コントローラー5は、20フレーム目においては、バッファAの値が0であるため、ステップSB4の処理を行う。コントローラー5は、バッファの値と予定画像記憶領域Eの値が同じであり、残り回数記憶領域Bの値が0ではないため、ステップSE7~ステップSE9の処理を行う。即ち、1行1列目の画素の画素電極101dには、電圧Vcomに対して15Vの電圧が印加されることとなる。この後コントローラー5は、24フレーム目までは、画素Pの画素電極101dについて、電圧Vcomに対して15Vの電圧を印加する。このように、画素を黒に書き換えている最中に白に書き換える動作が繰り返されても、画素電極101dに印加する電圧を制御し、共通電極層103bに対してプラスの電圧が印加された回数と、共通電極層103bに対してマイナスの電圧が印加された回数との間に大きな偏りが生じないため、画素110の劣化を抑えることができる。[電子機器]次に、上述した実施形態に係る電気光学装置1を適用した電子機器の例について説明する。図21は、当該電気光学装置1を用いた電子ブックリーダーの外観を示した図である。電子ブックリーダー2000は、板状のフレーム2001と、ボタン9A~9Fと、上述した実施形態に係る電気光学装置1、制御部2、VRAM3およびRAM4を備えている。電子ブックリーダー2000においては表示領域100が露出している。電子ブックリーダー2000においては、電子書籍の内容が表示領域100に表示され、ボタン9A~9Fを操作することにより電子書籍のページがめくられる。なお、このほかにも、上述した実施形態に係る電気光学装置1が適用可能な電子機器としては、時計や、電子ペーパー、電子手帳、電卓、携帯電話機等などが挙げられる。[変形例]以上、本発明の実施形態について説明したが、本発明は上述した実施形態に限定されることなく、他の様々な形態で実施可能である。例えば、上述の実施形態を以下のように変形して本発明を実施してもよい。なお、上述した実施形態及び以下の変形例は、各々を組み合わせてもよい。本発明においては、画素を書き換える時の電圧印加回数を画素110周辺の温度に応じて変更してもよい。例えば、温度が高い場合には電圧印加回数を少なくし、温度が低い場合には電圧印加回数を多くしてもよい。また、画素を書き換える時の電圧印加回数を温度に応じて変更した場合、第1実施形態のステップSA8、ステップSC6、ステップSD5などの判断処理で使用する値も、温度に応じて変更してもよい。また、画素を書き換える時の電圧印加回数を温度に応じて変更した場合、第2実施形態のステップSA8、ステップSA11、ステップSE4、ステップSD5などの判断処理で使用する値も、温度に応じて変更してもよい。本発明においては、電気泳動粒子の素材により、例えば、黒から白への電圧印加回数が3であり、白から黒への電圧印加回数が5というように、黒から白への電圧印加回数より白から黒への電圧印加回数の方が多い場合も生じえる。この場合、第1実施形態では図7~10の処理に替えて、図22~図25の処理を行う。図22の処理においては、ステップSA7AでバッファAの値が5白であればステップSA5へ移行し、値が0黒であればステップSA8Aへ移行する。また、ステップSA8Aにおいては、回数差記憶領域Dの値が4以上であればステップSA9へ移行し、回数差記憶領域Dの値が4未満であればステップSA5へ移行する。また、図23の処理においては、ステップSB3AでバッファAの値が5白であればステップSB4Aへ移行し、0黒であればステップSB5Aへ移行する。なお、ステップSB4Aでは図24の処理が行われ、ステップSB5Aでは図25の処理が行われる。また、図24の処理においては、ステップSC3Aではj列目のデータ線を電圧Vcomに対して-15Vとし、ステップSC4Aで回数差記憶領域Dの値をデクリメントする。また、図24の処理においては、ステップSC6Aで回数差記憶領域Dの値が0を超えているか判断し、0を超えていればステップSC3Aへ移行し、0以下であれば図24の処理を終了するようにする。また、図25の処理においては、ステップSD2Aでj列目のデータ線を電圧Vcomに対して-15Vとし、ステップSD3Aで回数差記憶領域Dの値をデクリメントし、ステップSD5Aで回数差記憶領域Dの値が0であればステップSD6へ移行し、値が5であれば図25の処理を終了する。また、図25の処理においては、ステップSD9Aではj列目のデータ線を電圧Vcomに対して15Vとし、ステップSD10Aで回数差記憶領域Dの値をインクリメントする。この構成によれば、画素を白に書き換えている最中に黒に書き換える動作が繰り返されても、画素電極101dに印加する電圧を制御し、共通電極層103bに対してプラスの電圧が印加された回数と、共通電極層103bに対してマイナスの電圧が印加された回数との間に大きな偏りが生じないため、画素110の劣化を抑えることができる。上述した実施形態においては、電気光学装置として電気泳動層102を有するものを例に説明したが、これに限定する趣旨ではない。電気光学装置は、画素の表示状態を第1表示状態から第2表示状態へ変化させるための書き込みが、電圧を複数回印加する書き込み動作によって行われるものであればどのようなものであってもよく、例えば電子粉流体を用いた電気光学装置であってもよい。"