"複数の画素が2次元に配置された画素アレイと、前記画素アレイより1行ずつ画素データを出力させる行走査回路と、前記行走査回路により出力された1行分の画素データを一度にAD変換するカラムADC回路と、前記AD変換された1行分の画素データを記憶するカラムデジタルメモリと、前記カラムデジタルメモリより出力された画素データを圧縮符号化する圧縮回路と、前記圧縮回路から出力された符号群を、伝送路の同期コードとして誤認識しないように配置して出力する符号配置回路とを備えたことを特徴とする固体撮像装置。請求項1記載の固体撮像装置において、前記符号配置回路は、前記符号群を1ポートに全て割り当てることを特徴とする固体撮像装置。請求項1記載の固体撮像装置において、前記符号配置回路は、前記符号群を複数ポートに割り振って配置することを特徴とする固体撮像装置。複数の画素が2次元に配置された画素アレイを有する固体撮像装置の駆動方法であって、前記画素アレイより1行ずつ画素データを出力させる行走査ステップと、前記行走査ステップにより出力された1行分の画素データを一度にAD変換するカラムADCステップと、前記AD変換された1行分の画素データを記憶する記憶ステップと、前記記憶ステップにより出力された画素データを圧縮符号化する圧縮ステップと、前記圧縮ステップにより出力された符号群を、伝送路の同期コードとして誤認識しないように配置して出力する符号配置ステップとを備えたことを特徴とする固体撮像装置の駆動方法。請求項4記載の固体撮像装置の駆動方法において、前記符号配置ステップは、前記符号群を1ポートに全て割り当てるステップを有することを特徴とする固体撮像装置の駆動方法。請求項4記載の固体撮像装置の駆動方法において、前記符号配置ステップは、前記符号群を複数ポートに割り振って配置するステップを有することを特徴とする固体撮像装置の駆動方法。しかしながら、特許文献1の技術のみでは、データの受信側が誤作動を起こす可能性がある。どのような圧縮符号化方式でも、圧縮回路から後段回路に符号を転送する必要がある。伝送路には、データの始まりと終わりが分かるように、送信側と受信側とで取り決めているプロトコルがある。伝送路は、クロックとデータのシリアル通信であり、同期コードをデータの前後に付加して、データの始まりと終わりが分かるようにしている。図15aは従来のデータ転送における同期コードの例を、図15bは従来の同期コードの使用例をそれぞれ示している。データは、クロックに同期した信号である。同期コードは、図15aのとおり、1のデータが12ビットの後に0のデータが24ビットだけ続く36ビットのデータである。送受信側で1のデータが12ビットの後に0のデータが24ビットだけ続く36ビットのデータを、同期コードとして扱う。図15bのとおり、送信側は、通信したいデータを挟むように、前後に同期コードを付加する。受信側は、同期コードのデータを無視してデータを受け取る。受信側の動作は、同期コードを検出し最初のデータの位置を取り始める。受け取りながら同期コードかどうか判断する。同期コードと一致しなればデータとして取り込む。同期コードと一致すれば取り込みを終了する。図16は、データの一部が同期コードと誤認識される従来例を示している。通信したいデータ符号は自由な値を取るため、同期コードと同じ並びになることがある。図16では、符号1=0xAB、符号2=0xFF、符号3=0xF0、符号4=0x00、符号5=0x00、符号6=0x0F、符号7=0xCDである。同期コードは、0xFFF,0x000,0x00016進数表記の値を取ったときの例である。符号2と符号3と符号4とを並べると、0xFF,0xF0,0x00,0x00,0x0Fであり、同期コードと同じであることが分かる。受信側の動作は、同期コードを検出したのと同様な動作を行い、符号1値0xABの1個の符号を取り込み終了する。送信側はn個nは整数値の符号を送るが、受信側は1個の符号しか取り込まない。受信側の同期コードの誤認識による誤動作である。本発明は、圧縮回路から出力された符号群を、伝送路の同期コードとして誤認識しないように配置して出力する回路を備えた固体撮像装置を提供することを目的とする。上記目的を達成するため、本発明の固体撮像装置は、複数の画素が2次元に配置された画素アレイと、前記画素アレイより1行ずつ画素データを出力させる行走査回路と、前記行走査回路により出力された1行分の画素データを一度にAD変換するカラムADC回路と、前記AD変換された1行分の画素データを記憶するカラムデジタルメモリと、前記カラムデジタルメモリより出力された画素データを圧縮符号化する圧縮回路と、前記圧縮回路から出力された符号群を、伝送路の同期コードとして誤認識しないように配置して出力する符号配置回路とを備える。本発明によれば、伝送路の同期コードとして誤認識しないように効率良く圧縮符号群を転送することが可能となる。以下、本発明を実施するための形態について、図面を参照しながら説明する。図1は本発明の実施形態に係る固体撮像装置400の構成を、図2は図1中の伸張信号処理装置500の詳細構成例をそれぞれ示している。図1に示されたシステムは、被写体で反射され光エネルギーを集光し2次元の像にし、光エネルギーの強弱を光電変換により各画素で電気信号化し、数値化し、2次元のフォーマットの決まった電気信号に変換して出力するシステムであって、光学系装置300と、固体撮像装置400と、伸張信号処理装置500とから成り立っている。光学系装置300は、被写体からの光を集光して固体撮像装置400の画素アレイ401上に、レンズ301で焦点を合わせる。また、メカニカルシャッタ302は光量を制御する。固体撮像装置400は、MOS型固体撮像装置である。3084行×4100列の画素で構成される画素アレイ401と、読み出しやシャッタ走査のタイミングや、画素データが各回路に入力するタイミングを制御するタイミング制御回路402と、画素アレイ401の行毎に、読み出しやシャッタ走査を行う行走査回路403と、行走査回路403により読み出し動作が行われた画素から読み出された4100画素分のアナログデータを12ビットのデジタルデータへ一度にAD変換するカラムADC回路407と、変換後のデジタルの画素データを記憶し1画素ずつ出力するカラムデジタルメモリ408と、カラムデジタルメモリ408から出力されたデータを1次式で変換して圧縮符号化する圧縮回路404と、圧縮回路404から出力された符号群を伝送路600の同期コードと一致しないように配置する符号配置回路405と、符号配置回路405から出力されたデータの前後に、24ビットの同期コードを付加した後にパラレルシリアルPS変換するPS変換回路406と、PS変換された画素データを所定の電圧レベルに変換し外部LSIに出力する差動出力回路図略とから構成される。伸張信号処理装置500は、圧縮されたデータを圧縮前のデータに復元伸張する装置であって、固体撮像装置400から出力された差動出力を所定の電圧レベルにて判定しデジタルのシリアル信号に変換する差動入力回路図略と、シリアルパラレルSP変換回路501と、同期コードと一致しないようにばらばらに配置された圧縮符号を元に並び替える並び替え回路502と、圧縮符号から圧縮前のデータを復元する伸張回路503と、画像処理回路504とから構成されている。以上のように構成された実施形態の固体撮像装置400及び伸張信号処理装置500について、その動作を以下説明する。本実施形態の固体撮像装置400は、画素アレイ401の各画素に入射する光量を光電変換して生成した電荷を、行走査回路403により制御された電子シャッタ走査から読み出し走査までの時間、各画素で積分した光電荷量が画素信号となる。行走査回路403が画素アレイ401の任意の第x行x=1~3084のいずれかを読み出し行として選択すると、第x行の画素4100個の画素信号が、電荷、電流、電圧等のいずれかの形のアナログ電気信号に変換されて出力され、後段のカラムADC回路407に入力される。カラムADC回路407で、アナログ信号はデジタルデータに変換される。ここでは、各画素データが12ビットのデジタルデータに変換されるものとする。4100列分のデジタル化された画素データは、カラムデジタルメモリ408に出力され、記憶される。カラムデジタルメモリ408で記憶されている画素データは、1画素ずつ圧縮回路404へ出力される。圧縮回路404は、3種類の符号を生成出力する。符号配置回路405は、その圧縮回路404で生成された3種類の符号をビット単位に分割し、出力ポート数に応じて伝送路600の同期コードと一致しないように12ビット単位にデータを配置作成し、PS変換回路406に出力する。PS変換回路406から差動出力回路図略を通り出力される。本発明は、圧縮回路404の入力までは、一般的なMOS型固体撮像装置であればどのようなものであってもよく、アナログ信号増幅回路の有無、AD変換の方式等には依存しない。ここでは圧縮回路404の入力までの詳細には触れないが、基本的に1水平走査期間に1行分の画素信号のAD変換を完了し、その直後に変換したデジタルデータをカラムデジタルメモリ408に出力、記憶させるという一般的な構成であるものとする。図3は、図1中の圧縮回路404に入力される1ライン分のデータ中の圧縮単位の位置関係を示している。画像の圧縮符号化アルゴリズムは、例えば適応ビットリオーダーという方式である。圧縮回路404に入力される信号は、1ライン分のデータ4100画素を、圧縮単位の例えば7画素毎に分割し、7画素について符号化を行う。圧縮単位とは、圧縮前のデータを数画素単位で圧縮する単位のことである。図4は、図1中の圧縮回路404から3種類の符号が出力されることを示している。すなわち、圧縮回路404の出力は、1.基準画素圧縮単位の基準2.量子化幅情報Qコード3.圧縮符号の3種類である。図5及び図6は、図1中の圧縮回路404における入力と出力との総ビット数の関係を示している。図5は、原画の解像度が12ビット、圧縮単位が7画素、Qコードのビット数が4、グループ数圧縮単位内のQコードの数が1、圧縮符号のビット幅が8、基準画素出力が11ビットである入出力のビット数の関係図である。12ビットの原画のデータが7画素入力されると、総ビット数は84ビットである。一方、出力は、基準画素の11ビットと、Qコードの4ビットと、1画素分の圧縮符号である8ビットの6倍とからなる。つまり、出力の総ビット数は、63ビットである。21=84-63ビット分圧縮されたことを意味する。図6は、原画の解像度が10ビット、圧縮単位が16画素、Qコードのビット数が4、グループ数が5、圧縮符号のビット幅が6、基準画素出力が10ビットである入出力の総ビット数の関係図である。同じように10ビットの原画のデータが16画素入力されると、総ビット数は160ビットである。一方、出力の総ビット数は、120ビットである。40=160-120ビット分圧縮されたことを意味する。図5及び図6によれば、1ライン圧縮により転送データ量が圧縮削減できることが分かる。以上2例を示したが、原画データのビット幅、圧縮単位、Qコードのビット数、グループ数、圧縮符号のビット幅をそれぞれ任意に変えることで、任意の圧縮が可能である。圧縮符号の数は、基準画素を除く入力画素数と同じである。図7は符号配置回路405による1ポート完結方式の符号配置動作を、図9は符号配置回路405による複数ポート完結方式の符号配置動作をそれぞれ示している。ここでは、圧縮回路404が図5で説明した圧縮動作を実行するものとする。つまり、符号配置回路405の入力は、11ビットの基準画素値B111個と、4ビットの量子化幅情報Qコード:Q41個と、各々8ビットからなる6個の圧縮符号とで構成される。符号配置回路405は、圧縮回路404から出力された3種類の符号をビット単位で分割して各ポートに振り分ける。振り分け方に大きく2種類ある。すなわち、1ポート完結方式と複数ポート完結方式である。1ポート完結方式とは、圧縮回路404から出力される3種類の符号を、1ポートに全て割り当てる方法である。複数ポート完結方式とは、圧縮回路404から出力される3種類の符号を複数ポートに割り振って配置する方法である。どちらの方法にも出力3ポートまでの例を示している図7及び図9参照。1ポート完結方式では、どのようなポート出力数になっても配置は同じである。一方、複数ポート完結方式は、ポート間にまたがるので、符号を時間的に前に詰めることができる。どちらの方式にも共通する制約が存在する。まず、基準画素は11ビットの中で必ず1つ以上のビットが立っている必要がある。すなわち、基準画素の値は1以上である。量子化幅情報Qコードも同様で、4ビットの中で必ず1つ以上のビットが立っている必要がある。すなわち、量子化幅情報Qコードの値は1以上である。圧縮符号に関しては制約がない。また、パディングビットを付加する必要がある。パディングビットは1ビットで、値が1である。これらの制約を付ける理由は、伝送路600の同期コードと密接に関係するからである。符号配置回路405は、その同期コードと認識されないデータを作成する必要がある。伝送路600には、データの始まりと終わりが分かるように、送信側と受信側とで取り決めているプロトコルがある。伝送路600はクロックとデータのシリアル通信であり、図15a及び図15bで説明したように、同期コードをデータの前後に付加して、データの始まりと終わりが分かるようにしている。《1ポート完結方式》図8は、図1中の符号配置回路405における1ポート完結方式と複数ポート完結方式とに共通の基本配置を示しており、基準画素値は1個B11、量子化幅情報は1個Q4、圧縮符号8ビットは6個の出力1ポートの配置例である。最初に基準画素値であるB11を配置する。次に、1個目の圧縮符号を配置する。次に、2個目の圧縮符号を入れるが、0が24ビット連続になる可能性があるので、2個目の圧縮符号の5ビットだけ配置して、その後1つ目のパディングビットを付加して残り3ビットを配置する。次に、3個目の圧縮符号を配置する。次に、量子化幅情報Qコードを配置する。1つ目のパディングビットを付加してからの0の連続数は、11である。ここにQ4を配置するが、Q4は、1と仮定し配置すると0の連続数は、14である。次に、4個目の圧縮符号を配置する。次に、5個目の圧縮符号を配置するが、後ろから数えると0が24ビット連続になる可能性があるので、5個目の圧縮符号の途中にパディングビットを付加する必要がある。次に、6個目の圧縮符号を配置する。以上で全ての1圧縮単位の配置が完了した。以降、1圧縮単位毎に配置される。配置のポイントは、配置したときに0が24ビット連続しないことが鉄則である。複数個の圧縮符号は、全て0と仮定する。基準画素は、最上位ビットのみ1か、最下位ビットのみ1を想定する。同じく量子化幅情報Qコードも、最上位ビットのみ1か、最下位ビットのみ1を想定する。パディングビットは、0が24ビット連続しないように入れる。パディングビットを入れすぎると圧縮率が落ちる。1圧縮単位が連続するので、圧縮単位間の接点で0が24ビット連続しないことの注意が必要である。1ポート完結方式の2ポート出力、3ポート出力は、上記を展開する。《複数ポート完結方式》図10は、図1中の符号配置回路405における3ポート出力の例を示している。圧縮回路404から出力された3種類の符号を、ポート1、ポート2、ポート3、1に戻ってポート1、ポート2、ポート3に配置する。1圧縮単位分のデータを配置し終わると次の1圧縮単位分を配置する。図11a、b及びcは、3ポート完結方式の符号配置の作成手順を示している。最初に、図11aのように、圧縮単位を求める。基準画素は11ビット、量子化幅情報Qコードは4ビット、圧縮符号は8ビット×6個で48ビット、パディングビットは2ビットであるので合計65ビットである。実施形態では、3ポート出力なので、基準画素が3等分となる位置に配置する。基準画素と、量子化幅情報Qコードと、パディングビットの位置関係は、1ポート完結方式と同じである。この関係を保ったまま後2本用意して、12の整数倍になるようにずらす。65割る3で12の整数倍になる値は24と48である。12の値の意味は、PS変換回路406の1パラレルデータのビット幅である。今回の実施形態では12ビットであるため12の整数倍である。次に、図11b及び図11cのように、はみ出た部分を前にはめ込む。図12は、図11cの状態から始まる圧縮符号の配置手順を示している。ここでは、基準画素、量子化幅情報Qコード及びパディングビット以外の残った所に圧縮符号を配置する。図13は、図12の手順に従って圧縮符号1~6が配置されることを示している。圧縮符号1は、ポート1とポート2とにまたがる。基準画素が11ビット使用しているので残り1ビットがポート1で残り7ビットがポート2に配置される。圧縮符号2は、ポート2とポート3にまたがって配置する。ポート2には、パディングビットが存在しているのでポート2で配置された圧縮符号2は、分割される。以降同じように配置していく。ポート3に量子化幅情報Qコードの配置領域があるが、配置する上で最初に出現したので最初の圧縮単位の量子化幅情報Qコードを配置する図12参照。図14は、図12の手順に従った3ポート完結方式の符号配置結果を示している。ここでは、圧縮回路404が、基準画素値=18650x749量子化幅情報Qコード=4圧縮符号Encdata[1~6]=0F,80,05,08,9C,5316進数表記を出力したものとしている。配置結果を2進数表記すれば、ポート1には1110_1001_0010と1000_0100_0100とが、ポート2には0001_1111_0010と1110_0101_1001とが、ポート3には0000_0001_0010と1000_0000_1000とがそれぞれ出力される。基準画素と、量子化幅情報Qコードと、パディングビットとの位置関係を保つことで、0が24ビット連続しないことが保証できる。すなわち、同期コードを発生させないことを意味する。次に、PS変換回路406について説明する。前記同期コードの説明でデータの前後に同期コードを付加する機能は、PS変換回路406が持つ機能である。本実施形態では、12ビットのパラレルデータをシリアル変換する。シリアルデータに変換した画素データは、差動出力回路に転送される。差動出力回路に転送されたデータは、所定の電圧レベルに変換され、差動信号として伝送路600へ伝送される。伝送路600は、伸張信号処理装置500に接続されている。伸張信号処理装置500は、SP変換回路501と、並び替え回路502と、伸張回路503と、画像処理回路504とを搭載している。SP変換回路501と並び替え回路502と伸張回路503とは、圧縮回路404と符号配置回路405とPS変換回路406との動作の逆の動作をすることで伸張動作を行う。伸張信号処理装置500では、伝送路600から受信した差動信号を所定の電圧レベルからデジタル信号に変換しSP変換回路501に入力される。SP変換回路501の出力結果は図14のとおりである。これは圧縮回路404が出力した値を配置した結果と同じである。すなわち、ポート1には1110_1001_0010と1000_0100_0100とが、ポート2には0001_1111_0010と1110_0101_1001とが、ポート3には0000_0001_0010と1000_0000_1000とがそれぞれ出力される。これらの値を、並び替え回路502に入力する。並び替え回路502は、基準画素値=18650x749量子化幅情報Qコード=4圧縮符号Encdata[1~6]=0F,80,05,08,9C,5316進数表記を出力する。これらの値を伸張回路503に入力する。伸張回路503は、3種類の符号から伸張動作を行う回路である。誤認識の原因となる同期コードと同じデータ配列は存在しないため、正しくデータを復元することができる。伸張された画像データを画像処理回路504にて処理する。なお、本発明は特定の方式の固体撮像装置に限定されるものではなく、CMOS型イメージセンサ、裏面照射型イメージセンサ、積層型イメージセンサ等の、あらゆるタイプの固体撮像装置に適用可能である。また、具体例を以て本発明の実施形態を説明したが、本発明が上記実施形態に限定されないことは言うまでもない。"