一導電型を有する結晶性シリコン基板と、透光性導電膜と、第1の電極と、第2の電極と、前記結晶性シリコン基板と前記透光性導電膜との間に設けられた、前記結晶性シリコン基板とは逆の導電型を有する単層または積層構造の第1のシリコン半導体層と、前記結晶性シリコン基板と前記第2の電極との間に設けられた、前記結晶性シリコン基板と同じ導電型を有する単層または積層構造の第2のシリコン半導体層と、を有し、前記第1のシリコン半導体層における前記結晶性シリコン基板側近傍のキャリア濃度は、前記透光性導電膜側近傍のキャリア濃度よりも低く、前記第2のシリコン半導体層における前記結晶性シリコン基板側近傍のキャリア濃度は、前記第2の電極側近傍のキャリア濃度よりも低いことを特徴とする光電変換装置。請求項1において、前記結晶性シリコン基板の導電型はn型であり、前記第1のシリコン半導体層の導電型はp型であり、前記第2のシリコン半導体層の導電型はn型であることを特徴とする光電変換装置。請求項1または2において、前記第2のシリコン半導体層と前記第2の電極との間に透光性導電膜が形成されていることを特徴とする光電変換装置。一導電型を有する結晶性シリコン基板と、前記結晶性シリコン基板の一方の面に形成された、前記結晶性シリコン基板とは逆の導電型を有する第1のシリコン半導体層および第2のシリコン半導体層からなる積層と、前記第2のシリコン半導体層上に形成された透光性導電膜と、前記透光性導電膜上に形成された第1の電極と、前記結晶性シリコン基板の他方の面に形成された、前記結晶性シリコン基板と同じ導電型を有する第3のシリコン半導体層および第4のシリコン半導体層からなる積層と、前記第4のシリコン半導体層上に形成された第2の電極と、を有し、前記第1のシリコン半導体層のキャリア濃度は、前記第2のシリコン半導体層のキャリア濃度よりも低く、前記第3のシリコン半導体層のキャリア濃度は、前記第4のシリコン半導体層のキャリア濃度よりも低いことを特徴とする光電変換装置。請求項4において、前記結晶性シリコン基板の導電型はn型であり、前記第1のシリコン半導体層および前記第2のシリコン半導体層の導電型はp型であり、前記第3のシリコン半導体層および前記第4のシリコン半導体層の導電型はn型であることを特徴とする光電変換装置。請求項4または5において、前記第4のシリコン半導体層と前記第2の電極との間に透光性導電膜が形成されていることを特徴とする光電変換装置。請求項4乃至6のいずれか一項において、前記第1のシリコン半導体層の暗伝導度は、1×10-10S/cm以上1×10-5S/cm以下であることを特徴とする光電変換装置。請求項4乃至7のいずれか一項において、前記第3のシリコン半導体層の暗伝導度は、1×10-9S/cm以上1×10-4S/cm以下であることを特徴とする光電変換装置。結晶性シリコン基板と、前記結晶性シリコン基板の一方の面に形成された、前記結晶性シリコン基板とは逆の導電型を有する第1のシリコン半導体層と、前記第1のシリコン半導体層上に形成された透光性導電膜と、前記透光性導電膜上に形成された第1の電極と、前記結晶性シリコン基板の他方の面に形成された、前記結晶性シリコン基板と同じ導電型を有する第2のシリコン半導体層と、前記第2のシリコン半導体層上に形成された第2の電極と、を有し、前記第1のシリコン半導体層中における導電型を付与する不純物元素の濃度は、相対的に前記結晶性シリコン基板側近傍で低く、前記透光性導電膜側近傍で高い分布であり、前記第2のシリコン半導体層中における導電型を付与する不純物元素の濃度は、相対的に前記結晶性シリコン基板側近傍で低く、前記第2のシリコン半導体層側近傍で高い分布であることを特徴とする光電変換装置。請求項9において、前記結晶性シリコン基板の導電型はn型であり、前記第1のシリコン半導体層の導電型はp型であり、前記第2のシリコン半導体層の導電型はn型であることを特徴とする光電変換装置。請求項9または10において、前記第2のシリコン半導体層と前記第2の電極との間に透光性導電膜が形成されていることを特徴とする光電変換装置。上述したヘテロ接合を有する太陽電池では、一導電型の単結晶半導体基板と該単結晶シリコン基板とは逆の導電型を有する非晶質半導体層との間にi型の非晶質半導体層を介在したp-n接合を形成している。上記p-n接合領域におけるi型の非晶質半導体層の介在は、単結晶半導体基板の表面欠陥を終端するとともに急峻な接合を形成する効果を奏し、ヘテロ界面でのキャリアの再結合低減に寄与する。一方で、上記i型の非晶質半導体層は、非晶質であるが故、特に電気伝導度が小さいこともあり、抵抗損失の要因となっている。したがって、本発明の一態様は、抵抗損失が少なく、変換効率が高い光電変換装置を提供することを目的の一つとする。本明細書で開示する本発明の一態様は、一対の電極間において、一導電型を有する結晶性シリコン基板の一方の面に、該結晶性シリコン基板と逆の導電型を有する第1のシリコン半導体層が形成され、該結晶性シリコン基板の他方の面に、該結晶性シリコン基板と同じ導電型を有する第2のシリコン半導体層が形成された光電変換装置であり、第1のシリコン半導体層および第2のシリコン半導体層は膜厚方向にキャリア濃度が異なることを特徴とする。本明細書で開示する本発明の一態様は、一導電型を有する結晶性シリコン基板と、透光性導電膜と、第1の電極と、第2の電極と、結晶性シリコン基板と透光性導電膜との間に設けられた、結晶性シリコン基板とは逆の導電型を有する単層または積層構造の第1のシリコン半導体層と、結晶性シリコン基板と第2の電極との間に設けられた、結晶性シリコン基板と同じ導電型を有する単層または積層構造の第2のシリコン半導体層と、を有し、第1のシリコン半導体層における結晶性シリコン基板側近傍のキャリア濃度は、透光性導電膜側近傍のキャリア濃度よりも低く、第2のシリコン半導体層における結晶性シリコン基板側近傍のキャリア濃度は、第2の電極側近傍のキャリア濃度よりも低いことを特徴とする光電変換装置である。なお、本明細書等における第1、第2などの序数詞は、構成要素の混同を避けるために付すものであり、順序や数を限定するものではないことを付記する。上記、結晶性シリコン基板の導電型はn型であり、第1のシリコン半導体層の導電型はp型であり、第2のシリコン半導体層の導電型はn型であることが好ましい。また、上記第2のシリコン半導体層と第2の電極との間に透光性導電膜が形成されていてもよい。本明細書で開示する本発明の他の一態様は、結晶性シリコン基板と、結晶性シリコン基板の一方の面に形成された、結晶性シリコン基板とは逆の導電型を有する第1のシリコン半導体層および第2のシリコン半導体層からなる積層と、第2のシリコン半導体層上に形成された透光性導電膜と、透光性導電膜上に形成された第1の電極と、結晶性シリコン基板の他方の面に形成された、結晶性シリコン基板と同じ導電型を有する第3のシリコン半導体層および第4のシリコン半導体層からなる積層と、第4のシリコン半導体層上に形成された第2の電極と、を有し、第1のシリコン半導体層のキャリア濃度は、第2のシリコン半導体層のキャリア濃度よりも低く、第3のシリコン半導体層のキャリア濃度は、第4のシリコン半導体層のキャリア濃度よりも低いことを特徴とする光電変換装置である。上記結晶性シリコン基板の導電型はn型であり、第1のシリコン半導体層および第2のシリコン半導体層の導電型はp型であり、第3のシリコン半導体層および第4のシリコン半導体層の導電型はn型であることが好ましい。また、上記第4のシリコン半導体と第2の電極との間に透光性導電膜が形成されていてもよい。また、上記第1のシリコン半導体の暗伝導度は、1×10-10S/cm以上1×10-5S/cm以下であり、第3のシリコン半導体の暗伝導度は、1×10-9S/cm以上1×10-4S/cm以下であることが好ましい。また、本明細書に開示する本発明の他の一態様は、結晶性シリコン基板と、結晶性シリコン基板の一方の面に形成された、結晶性シリコン基板とは逆の導電型を有する第1のシリコン半導体層と、第1のシリコン半導体層上に形成された透光性導電膜と、透光性導電膜上に形成された第1の電極と、結晶性シリコン基板の他方の面に形成された、結晶性シリコン基板と同じ導電型を有する第2のシリコン半導体層と、第2のシリコン半導体層上に形成された第2の電極と、を有し、第1のシリコン半導体層中における導電型を付与する不純物元素の濃度は、相対的に結晶性シリコン基板側近傍で低く、透光性導電膜側近傍で高い分布であり、第2のシリコン半導体層中における導電型を付与する不純物元素の濃度は、相対的に結晶性シリコン基板側近傍で低く、第2のシリコン半導体層側近傍で高い分布であることを特徴とする光電変換装置である。上記結晶性シリコン基板の導電型はn型であり、第1のシリコン半導体層の導電型はp型であり、第2のシリコン半導体層の導電型はn型であることが好ましい。また、上記第2のシリコン半導体層と第2の電極との間に透光性導電膜が形成されていてもよい。本発明の一態様を用いることにより、抵抗損失を少なくすることができ、変換効率が高い光電変換装置を提供することができる。以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、その形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、実施の形態を説明するための全図において、同一部分又は同様な機能を有する部分には同一の符号を付し、その繰り返しの説明は省略することがある。実施の形態1本実施の形態では、本発明の一態様における光電変換装置、およびその作製方法について説明する。図1は、本発明の一態様における光電変換装置の断面図である。該光電変換装置は、表面が凹凸加工された結晶性シリコン基板100、該結晶性シリコン基板の一方の面上に形成された第1のシリコン半導体層110、第2のシリコン半導体層120、透光性導電膜150、および第1の電極170、並びに、該結晶性シリコン基板の他方の面上に形成された第3のシリコン半導体層130、第4のシリコン半導体層140、および第2の電極190を含んで構成される。なお、第1の電極170はグリッド電極であり、第1の電極170側が受光面となる。図1の構造においては、受光面から入射された光は、表面の凹凸によって結晶性シリコン基板100内に光が斜めに進行することから、光路長の増大とともに光励起キャリアを増大させることができる。また、裏面反射光が表面で全反射する、所謂光閉じ込め効果を起こさせることもできる。なお、図2Aに例示したように、表裏のどちらか一方のみに凹凸加工を施した構成であっても良い。凹凸加工によって結晶性シリコン基板の表面積が増大するため、上記光学的効果が得られる一方で、表面欠陥の絶対量が増大してしまう。したがって、光学的効果と表面欠陥量のバランスを考慮し、より良好な電気特性が得られるように実施者が構造を決定すればよい。また、図2Bに示すように、第2の電極190もグリッド電極とし、第4のシリコン半導体層140と第2の電極190との間に透光性導電膜180を形成して両面を受光面とする構造としてもよい。結晶性シリコン基板100には一導電型を有する単結晶シリコン基板、または多結晶シリコン基板を用いることができる。本実施の形態においては、結晶性シリコン基板100にはn型の導電型を有する単結晶シリコン基板が用いられる。上記構造において、結晶性シリコン基板100の一方の面上に形成される第1のシリコン半導体層110および第2のシリコン半導体層120には、p型のシリコン半導体層を用いることができる。該p型半導体層には、例えば、ホウ素、アルミニウム、またはガリウムなどのp型の導電型を付与する不純物、および水素を添加したシリコン半導体層を用いることができる。なお、第1のシリコン半導体層110には、第2のシリコン半導体層120よりもキャリア濃度が低いシリコン半導体層を用いることができる。このような構成を明瞭化するため、本明細書においては、第1のシリコン半導体層110などの相対的にキャリア濃度の低いp型半導体層の導電型をp-型と呼称するのに対し、第2のシリコン半導体層120などの相対的にキャリア濃度の高いp型半導体層の導電型をp型と呼称する。なお、半導体層のキャリア濃度を調整するには、プラズマCVD法等による成膜時にドーパントガスの流量比率を変化させれば良い。原料ガス例えば、モノシランに対して、ドーパントガス例えば、ジボラン、ホスフィンなどの流量比率を高くするほどキャリア濃度を高くすることができる。または、成膜圧力、温度、電力密度などを変化させることにより、形成された半導体層中の不純物の活性化率を変化させてキャリア濃度を調整することもできる。なお、本発明の一態様におけるp-型シリコン半導体層には、不純物による局在順位の少ない非晶質シリコン半導体層を用いることが好ましい。該非晶質シリコン半導体層の電気伝導度は、暗状態で1×10-10S/cm~1×10-5S/cm、好ましくは1×10-9S/cm~1×10-6S/cm、さらに好ましくは1×10-9S/cm~1×10-7S/cmである。なお、上記電気伝導度暗伝導度を有する非晶質シリコン半導体層は、p型の導電型を付与する不純物を故意に添加することによってp-型に制御された非晶質シリコン半導体層である。また、本発明の一態様におけるp型シリコン半導体層の電気伝導度は、暗状態で1×10-5S/cmより大きいことが好ましい。p-n接合を用いた光電変換装置では、p-n接合内の電界を高め、拡散電位を高めることが電気特性を向上させる一つの手段となる。一般的にはキャリア濃度の高いp型半導体またはn型半導体を用いて接合を形成することで拡散電位を高めることができるが、p型半導体およびn型半導体は導電型を付与する不純物を多く含み、該不純物は局在準位を増加させてしまう。また、該局在準位によって界面準位の生成が進み、接合部近傍でキャリアの再結合が誘発されてしまう。従って、接合層のキャリア濃度を高めるだけでは、光電変換装置の電気特性の向上は見込めない。一方、本発明の一態様における光電変換装置では、結晶性シリコン基板100の一方の面において、不純物による局在順位の少ないp-型シリコン半導体層と、拡散電位を高めるp型シリコン半導体層を積層した構成となっている。該p-型シリコン半導体層は、水素を含む欠陥の少ない半導体層であり、結晶性シリコン基板表面の欠陥を終端するパッシベーション層として作用させることができる。このような緩やかな接合n-p--pが形成される構造により、拡散電位を高めながらも界面準位の影響によるキャリアの再結合を極力抑えることができる。したがって、特に開放電圧、および曲線因子を向上させることができる。また、結晶性シリコン基板100の他方の面上に形成される第3のシリコン半導体層130および第4のシリコン半導体層140には、n型のシリコン半導体層を用いることができる。該n型シリコン半導体層には、例えば、リン、ヒ素、またはアンチモンなどのn型の導電型を付与する不純物、および水素を添加したシリコン半導体層を用いることができる。なお、第3のシリコン半導体層130には、第4のシリコン半導体層140よりもキャリア濃度が低いシリコン半導体層を用いることができる。このような構成を明瞭化するため、本明細書においては、第3のシリコン半導体層130などの相対的にキャリア濃度の低いn型半導体層の導電型をn-型と呼称するのに対し、第4のシリコン半導体層140などの相対的にキャリア濃度の高いn型半導体層の導電型をn型と呼称する。なお、本発明の一態様におけるn-型シリコン半導体層には、不純物による局在順位の少ない非晶質シリコン半導体層を用いることが好ましい。該非晶質シリコン半導体層は、水素を含む欠陥の少ない半導体層であり、結晶性シリコン基板100の表面欠陥を終端するパッシベーション層として作用させることができる。該非晶質シリコン半導体層の電気伝導度は、暗状態で1×10-9S/cm~1×10-4S/cm、好ましくは1×10-8S/cm~1×10-5S/cm、さらに好ましくは1×10-8S/cm~1×10-6S/cmである。なお、上記電気伝導度暗伝導度を有する非晶質シリコン半導体層は、n型の導電型を付与する不純物を故意に添加することによってn-型に制御された非晶質シリコン半導体層である。また、本発明の一態様におけるp型シリコン半導体層の電気伝導度は、暗状態で1×10-4S/cmより大きいことが好ましい。また、n型シリコン半導体層である第4のシリコン半導体層140と結晶性シリコン基板100との間には、第3のシリコン半導体層130を介してn-n接合が形成される。つまり、第4のシリコン半導体層140は、BSFBackSurfaceField層として作用する。該接合により形成される電界により少数キャリアがp-n接合側にはね返されることから、第2の電極190近傍でのキャリアの再結合を防止することができる。従来のヘテロ接合型太陽電池においては、本実施の形態における第1のシリコン半導体層110および第3のシリコン半導体層130に相当する領域に高抵抗のi型非晶質シリコン半導体層が用いられていたが、本発明の一態様を用いることによって、接合部の障壁を低減させることができる。したがって、抵抗損失の少ない光電変換装置を形成することができる。なお、本発明の一態様における光電変換装置においては、第1のシリコン半導体層110および第3のシリコン半導体層130のどちらか一方がi型であっても従来のヘテロ接合型太陽電池よりも抵抗損失が少なくできることは明らかである。なお、本実施の形態においてi型の半導体層とは、p型もしくはn型を付与する不純物を故意に添加しない高抵抗半導体層、または、p型もしくはn型を付与する不純物を故意に添加することによって導電型が調整された高抵抗半導体層であって、上述したp-型シリコン半導体層およびn-型シリコン半導体層よりも小さい値の電気伝導度暗伝導度を有する実質i型の半導体層を意味する。透光性導電膜150、180には、例えば、インジウム錫酸化物、珪素を含むインジウム錫酸化物、亜鉛を含む酸化インジウム、酸化亜鉛、ガリウムを含む酸化亜鉛、アルミニウムを含む酸化亜鉛、酸化錫、フッ素を含む酸化錫、アンチモンを含む酸化錫、またはグラフェン等を用いることができる。また、透光性導電膜は単層に限らず、異なる膜の積層でも良い。また、第1の電極170および第2の電極190には、銀、アルミニウム、銅などの低抵抗金属を用いることができ、スパッタ法や真空蒸着法などで形成することができる。または、スクリーン印刷法を用いて、銀ペーストや、銅ペーストなどの導電性樹脂で形成しても良い。次に、図1Aに示した光電変換装置の作製方法について、図3および図4を用いて説明する。本発明の一態様に用いることのできる結晶性シリコン基板100には、n型の導電型を有する単結晶シリコン基板や多結晶シリコン基板を用いることができる。これらの結晶性シリコン基板の製造方法は、特に限定されない。本実施の形態においては、結晶性シリコン基板100にMCZMagneticCzochralski法で製造された100面を表面に有する単結晶シリコン基板を用いる。次に、結晶性シリコン基板100の表裏に凹凸加工を行う図3A参照。なお、ここでは上述したように100面を表面に有する単結晶シリコン基板を用いる場合を例として凹凸加工の方法の一例を説明する。結晶性シリコン基板100として多結晶シリコン基板を用いる場合は、ドライエッチング法などを用いて凹凸加工を行えばよい。初期の単結晶シリコン基板がスライス加工のみである基板の場合は、単結晶シリコン基板の表面から10~20μmに残留するダメージ層をウエットエッチング工程にて取り除く。エッチング液には、比較的高濃度のアルカリ溶液、例えば、10~50の水酸化ナトリウム水溶液、または同濃度の水酸化カリウム水溶液を用いることができる。または、フッ酸と硝酸を混合した混酸や、それらに酢酸を混合した混酸を用いても良い。次に、ダメージ層除去後の単結晶シリコン基板表面に付着している不純物を酸洗浄で取り除く。酸としては、例えば、0.5フッ酸と1過酸化水素水の混合液FPMなどを用いることができる。またはRCA洗浄などを行っても良い。なお、この酸洗浄工程は省いても良い。凹凸は、結晶シリコンのアルカリ溶液によるエッチングにおいて、面方位に対するエッチングレートの違いを利用して形成する。エッチング液には比較的低濃度のアルカリ溶液、例えば、1~5の水酸化ナトリウム水溶液、または同濃度の水酸化カリウム水溶液を用いることができ、好ましくは、数のイソプロピルアルコールを添加する。エッチング液の温度は70~90°Cとし、30~60分間、単結晶シリコン基板をエッチング液に浸漬する。この処理により、単結晶シリコン基板表面に、微細な略四角錐状の複数の凸部、および隣接する凸部間で構成される凹部からなる凹凸を形成することができる。次に、上述の凹凸を形成するためのエッチング工程では、シリコンの表層に不均一な酸化層が形成されるため、該酸化層を取り除く。また、該酸化層にはアルカリ溶液の成分が残存しやすいため、それを取り除く目的もある。アルカリ金属、例えばNaイオンやKイオンがシリコン中に侵入するとライフタイムが劣化するため、光電変換装置の電気特性が著しく低下してしまう。なお、この酸化層を除去するには、1~5の希フッ酸を用いれば良い。次に、フッ酸と硝酸を混合した混酸、または、それらに酢酸を混合した混酸を用いて単結晶シリコン基板の表面をエッチングし、金属成分などの不純物を除去することが好ましい。酢酸を混合することで、硝酸の酸化力を維持し、エッチング工程を安定にする効果、およびエッチングレートを調整する効果が得られる。例えば、各酸の体積比率は、フッ酸:硝酸:酢酸=1:1.5~3:2~4とすることができる。なお、本明細書では、フッ酸、硝酸および酢酸の混酸液をフッ硝酢酸と呼ぶ。また、このフッ硝酢酸を用いたエッチング工程では、凸部の頂点の断面における角度を大きくする方向に変化させることから、表面積が低減し、表面欠陥の絶対量を低減することができる。なお、このフッ硝酢酸を用いたエッチングを行う場合は、上述の希フッ酸を用いた酸化層の除去工程を省くこともできる。ここまでの工程により、結晶性シリコン基板100である単結晶シリコン基板の表面に凹凸を形成することができる。なお、図2Aに示すような、結晶性シリコン基板100の片面のみに凹凸加工を行うには、上記凹凸加工工程を行う前に、結晶性シリコン基板100の一方の面にアルカリ耐性および酸耐性の強い樹脂膜などを設け、上記凹凸加工工程後に該樹脂膜を取り除けばよい。次いで、水洗などの適切な洗浄の後、受光面とは逆側となる結晶性シリコン基板100の面上にプラズマCVD法を用いて第3のシリコン半導体層130を形成する。第3のシリコン半導体層130の厚さは、3nm以上50nm以下とすることが好ましい。本実施の形態において、第3のシリコン半導体層130はn-型の非晶質シリコンであり、膜厚は5nmとする。例えば、第3のシリコン半導体層130の成膜条件としては、反応室にモノシラン:水素ベースのホスフィン0.5を1:0.3~1未満の流量比率で導入し、反応室内の圧力を100Pa以上200Pa以下、電極間隔を10mm以上40mm以下、カソード電極の面積を基準とする電力密度を8mW/cm2以上120mW/cm2以下、基板温度を150°C以上300°C以下とすればよい。次に、第3のシリコン半導体層130上に第4のシリコン半導体層140を形成する図3B参照。第4のシリコン半導体層140の厚さは3nm以上50nm以下とすることが好ましい。本実施の形態において、第4のシリコン半導体層140はn型の非晶質シリコンであり、膜厚は10nmとする。例えば、第4のシリコン半導体層140の成膜条件は、反応室にモノシラン:水素ベースのホスフィン0.5を1:1~15の流量比率で導入し、反応室内の圧力を100Pa以上200Pa以下とし、電極間隔を10mm以上40mm以下とし、カソード電極の面積を基準とする電力密度を8mW/cm2以上120mW/cm2以下、基板温度を150°C以上300°C以下とすればよい。次に、受光面側となる結晶性シリコン基板100の面上にプラズマCVD法を用いて第1のシリコン半導体層110を形成する。第1のシリコン半導体層110の厚さは、3nm以上50nm以下とすることが好ましく、本実施の形態において、第1のシリコン半導体層110はp-型の非晶質シリコンであり、膜厚は5nmとする。例えば、第1のシリコン半導体層110の成膜条件としては、反応室にモノシラン:水素ベースのジボラン0.1を1:0.01~1未満の流量比率で導入し、反応室内の圧力を100Pa以上200Pa以下、電極間隔を10mm以上40mm以下、カソード電極の面積を基準とする電力密度を8mW/cm2以上120mW/cm2以下、基板温度を150°C以上300°C以下とすればよい。次に、第1のシリコン半導体層110上に第2のシリコン半導体層120を形成する図3C参照。第2のシリコン半導体層120の厚さは3nm以上50nm以下とすることが好ましい。本実施の形態において、第2のシリコン半導体層120はp型の非晶質シリコンであり、膜厚は10nmとする。例えば、第2のシリコン半導体層120の成膜条件は、反応室にモノシラン:水素ベースのジボラン0.1を1:1~20の流量比率で導入し、反応室内の圧力を100Pa以上200Pa以下とし、電極間隔を8mm以上40mm以下とし、カソード電極の面積を基準とする電力密度を8mW/cm2以上50mW/cm2以下、基板温度を150°C以上300°C以下とすればよい。なお、本実施の形態において、第1のシリコン半導体層110、第2のシリコン半導体層120、第3のシリコン半導体層130、および第4のシリコン半導体層140の成膜に用いる電源には周波数13.56MHzのRF電源を用いるが、27.12MHz、60MHz、または100MHzのRF電源を用いても良い。また、連続放電だけでなく、パルス放電にて成膜を行っても良い。パルス放電を行うことで、膜質の向上や気相中で発生するパーティクルを低減することができる。また、結晶性シリコン基板100の表裏に設ける膜の形成順序は、上記の方法に限らず、図3Cに示した構造が形成できればよい。例えば、第3のシリコン半導体層130を形成し、その次に第1のシリコン半導体層110を形成してもよい。次に、第2のシリコン半導体層120上に透光性導電膜150を形成する図4A参照。該透光性導電膜は、前述の材料を例えばスパッタ法などを用いて成膜することができる。膜厚は10nm以上1000nm以下とすることが好ましい。次に、第4のシリコン半導体層140上に第2の電極190を形成する図4B参照。第2の電極190には、銀、アルミニウム、銅などの低抵抗金属を用いることができ、スパッタ法や真空蒸着法などで形成することができる。または、スクリーン印刷法を用いて、銀ペーストや、銅ペーストなどの導電性樹脂で形成しても良い。次に、第2のシリコン半導体層120上に第1の電極170を形成する図4C参照。第1の電極170はグリッド電極であり、銀ペースト、銅ペースト、ニッケルペースト、モリブデンペーストなどの導電性樹脂を用いて、スクリーン印刷法で形成することが好ましい。また、第1の電極170は、銀ペーストと銅ペーストを積層するなど、異なる材料の積層であっても良い。なお、図2Bの構成の光電変換装置を形成するには、図4Aの構成において、第4のシリコン半導体層140上に透光性導電膜180を形成し、図4Cに示す第1の電極170と同様な形状の電極を透光性導電膜150、180上に形成すればよい。以上により、本発明の一態様である抵抗損失の少ない光電変換装置を作製することができる。本実施の形態は、他の実施の形態と自由に組み合わすことができる。実施の形態2本実施の形態では、実施の形態1で示した光電変換装置とは異なる構成の光電変換装置について説明する。なお、実施の形態1と共通する点については、本実施の形態ではその詳細な説明は省略する。図5は、本発明の一態様における光電変換装置の断面図である。該光電変換装置は、表面が凹凸加工された結晶性シリコン基板200、該結晶性シリコン基板の一方の面上に形成された第1のシリコン半導体層210、透光性導電膜250、および第1の電極270、並びに、該結晶性シリコン基板の他方の面上に形成された第2のシリコン半導体層220、および第2の電極290を含んで構成される。なお、第1の電極270はグリッド電極であり、第1の電極270側が受光面となる。また、図6Aに例示したように、表裏のどちらか一方の面のみに凹凸加工を施した構成であっても良い。凹凸加工によって結晶性シリコン基板の表面積が増大するため、上記光学的効果が得られる一方で、表面欠陥の絶対量が増大してしまう。したがって、光学的効果と表面欠陥量のバランスを考慮し、より良好な電気特性が得られるように実施者が構造を決定すればよい。また、図6Bに示すように、第2の電極290もグリッド電極とし、第2のシリコン半導体層220と第2の電極290との間に透光性導電膜280を形成して両面を受光面とする構造としてもよい。本実施の形態における光電変換装置は、結晶性シリコン基板200の両面に形成される半導体層がともに単層であり、二層の半導体層を積層している実施の形態1に示した光電変換装置とその点で異なり、他は同様の構成である。本実施の形態において、結晶性シリコン基板200の一方の面上に形成される第1のシリコン半導体層210には、p型のシリコン半導体層を用いることができる。例えば、ホウ素、アルミニウム、またはガリウムなどのp型の導電型を付与する不純物、および水素を含むシリコン半導体層を第1のシリコン半導体層210に用いることができる。ここで、第1のシリコン半導体層210は、全体としてはp型半導体層といえるが、膜厚方向に該不純物の濃度プロファイルが異なる構成をしており、透光性導電膜250側の不純物濃度が高く、結晶性シリコン基板200側の不純物濃度が低い濃度プロファイルを有している。また、第1のシリコン半導体層210は、透光性導電膜250側のキャリア濃度が高く、結晶性シリコン基板200側のキャリア濃度が低いと言い換えることもできる。例えば、図7A、B、Cに示すような不純物の濃度プロファイルとすればよい。図7Aは、透光性導電膜250側以下、上側から結晶性シリコン基板200側以下、下側にかけて、線形に変化する濃度プロファイルである。また、図7Bは、上側から下側にかけて、緩やかに変化する濃度プロファイルである。また、図7Cは、上側および下側に不純物濃度が一定の領域があり、その間で不純物濃度が変化する領域を有した濃度プロファイルである。なお、図7A、B、Cに示した不純物の濃度プロファイルは一例であり、これに限らない。また、図7A、B、Cは相対的な濃度プロファイルを示す図であり、絶対的な濃度プロファイルを示す図ではない。また、図7A、B、Cのいずれかを組み合わせた濃度プロファイルであってもよい。また、上側の不純物濃度が高く、下側の不純物濃度が低い濃度プロファイルであれば、極大値を有していてもよい。このように、上側の不純物濃度が高く、下側の不純物濃度が低い濃度プロファイルを有する半導体層を用いれば、実施の形態1で示した二層の半導体層第1のシリコン半導体層110および第2のシリコン半導体層120を一層の半導体層で置き換えることができる。すなわち、上側の不純物濃度が高い領域は、実施の形態1に示したp型半導体層、下側の不純物濃度が低い領域は、実施の形態1に示したp-型半導体層として作用させることができる。つまり、本実施の形態における光電変換装置の第1のシリコン半導体層210は、不純物による局在順位の少ないp-型半導体領域が結晶性シリコン基板200と接することにより該結晶性シリコン基板表面の欠陥を低減するように作用し、p-型半導体領域と対抗するp型半導体領域は、拡散電位を高めるように作用する。また、結晶性シリコン基板200の他方の面上に形成される第2のシリコン半導体層220には、n型のシリコン半導体層を用いることができる。例えば、リン、ヒ素、またはアンチモンなどのn型の導電型を付与する不純物、および水素を含むシリコン半導体層を第2のシリコン半導体層220に用いることができる。ここで、第2のシリコン半導体層220は、全体としてはn型半導体層といえるが、膜厚方向に該不純物の濃度プロファイルが異なる構成をしており、第2の電極290側の不純物濃度が高く、結晶性シリコン基板200側の不純物濃度が低い濃度プロファイルを有している。また、第2のシリコン半導体層220は、第2の電極290側のキャリア濃度が高く、結晶性シリコン基板200側のキャリア濃度が低いと言い換えることもできる。例えば、図8A、B、Cに示すような不純物の濃度プロファイルとすればよい。図8Aは、第2の電極290側以下、上側から結晶性シリコン基板200側以下、下側にかけて、線形に変化する濃度プロファイルである。また、図8Bは、上側から下側にかけて、緩やかに変化する濃度プロファイルである。また、図8Cは、上側および下側に不純物濃度が一定の領域があり、その間で不純物濃度が変化する領域を有した濃度プロファイルである。なお、図8A、B、Cに示した不純物の濃度プロファイルは一例であり、これに限らない。また、図8A、B、Cは相対的な濃度プロファイルを示す図であり、絶対的な濃度プロファイルを示す図ではない。また、図8A、B、Cのいずれかを組み合わせた濃度プロファイルであってもよい。また、上側の不純物濃度が高く、下側の不純物濃度が低い濃度プロファイルであれば、極大値を有していてもよい。このように、上側の不純物濃度が高く、下側の不純物濃度が低い濃度プロファイルを有する半導体層を用いれば、実施の形態1で示した二層の半導体層第3のシリコン半導体層130および第4のシリコン半導体層140を一層の半導体層で置き換えることができる。すなわち、上側の不純物濃度が高い領域は、実施の形態1に示したn型半導体層、下側の不純物濃度が低い領域は、実施の形態1に示したn-型半導体層として作用させることができる。つまり、本実施の形態における光電変換装置の第2のシリコン半導体層220は、不純物による局在順位の少ないn-型半導体領域が結晶性シリコン基板200と接することにより該結晶性シリコン基板表面の欠陥を低減するように作用し、n型半導体領域は、BSF層として作用する。したがって、本実施の形態における光電変換装置は、実施の形態1に示した緩やかな接合を有する光電変換装置と実質的に同様な構成ということができる。本実施の形態における光電変換装置は、第1のシリコン半導体層210および第2のシリコン半導体層220を除いては、実施の形態1に示した光電変換装置の作製方法を参照することで作製することができる。第1のシリコン半導体層210は、プラズマCVD法を用いて形成することができ、膜厚は3nm以上50nm以下とすることが好ましい。本実施の形態において、第3のシリコン半導体層130はn型の非晶質シリコンであり、膜厚は10nmとする。例えば、第3のシリコン半導体層130の成膜条件は、反応室にモノシラン:水素ベースのホスフィン0.5を1:0.3~1:15となるように時間経過とともに流量比率を変化させながら導入し、反応室内の圧力を100Pa以上200Pa以下とし、電極間隔を8mm以上40mm以下とし、カソード電極の面積を基準とする電力密度を8mW/cm2以上50mW/cm2以下、基板温度を150°C以上300°C以下とすればよい。第2のシリコン半導体層220は、プラズマCVD法を用いて形成することができ、膜厚は3nm以上50nm以下とすることが好ましい。本実施の形態において、第2のシリコン半導体層220はn型の非晶質シリコンであり、膜厚は5nmとする。例えば、第2のシリコン半導体層220の成膜条件は、反応室にモノシラン:水素ベースのジボラン0.1を1:0.01~1:20となるように時間経過とともに流量比率を変化させながら導入し、反応室内の圧力を100Pa以上200Pa以下とし、電極間隔を10mm以上40mm以下とし、カソード電極の面積を基準とする電力密度を8mW/cm2以上120mW/cm2以下、基板温度を150°C以上300°C以下とすればよい。このようにして第1のシリコン半導体層210および第2のシリコン半導体層220を形成することで、本発明の一態様である抵抗損失の少ない光電変換装置を作製することができる。本実施の形態は、他の実施の形態と自由に組み合わすことができる。本実施例では、p型、n型の各種シリコン半導体層のパッシベーション効果を検証するためのライフタイムの比較評価の結果について説明する。図9は、ライフタイムを測定するためのサンプルの断面図である。基板300にはFZ法で形成したn型単結晶シリコン基板直径:φ2インチ、板厚:300μm、抵抗率;1000Ωcm以上を用い、第1のパッシベーション層310として、基板300の一方の面にi型、p型、n型の各種シリコン半導体層を用いた。第1のパッシベーション層310の膜厚は、全て5nmとした。また、第2のパッシベーション層320として、基板300の他方の面にi型のシリコン半導体層を用いた。第2のパッシベーション層320の膜厚は、15nmとした。なお、サンプルは、異なる電気伝導度が得られるように複数作製した。上記p型の各種シリコン半導体層は、実施の形態1の作製方法と同様の方法を用い、原料ガス中のホウ素原子とシリコン原子との比率B/Siが、0~0.003となるようにモノシランとジボランの流量比率を変化させて成膜した。また、n型の各種シリコン半導体層は、実施の形態1の作製方法同様の方法を用い、原料ガス中のリン原子とシリコン原子との比率P/Siが0~0.07となるようにモノシランとホスフィンの流量比率を変化させて成膜した。また、ライフタイムの測定には、Semilab社製ライフタイム測定器WT-2000を用い、マイクロ波光導電減衰法μ-PCD法で計測を行った。なお、測定は、基板300面内の2mmピッチマッピング計564点測定で行い、結果にはその平均値を用いた。図10は、第1のパッシベーション層310として、i型およびp型のシリコン半導体層を用いたサンプルの暗伝導度とライフタイムとの関係を示すグラフである。i型よりもp型のサンプルがライフタイムは高く、かつ、比較的暗伝導度の低いp型のサンプルのライフタイムが高いことがわかる。つまり、結晶性シリコン基板表面のパッシベーション層としては、i型のシリコン半導体層よりもp-型のシリコン半導体層が適しており、その暗伝導度の範囲は、1×10-10S/cm~1×10-5S/cm、好ましくは1×10-9S/cm~1×10-6S/cm、さらに好ましくは1×10-9S/cm~1×10-7S/cmであるといえる。また、図11は、第1のパッシベーション層310として、i型およびn型のシリコン半導体層を用いたサンプルの暗伝導度とライフタイムとの関係を示すグラフである。i型よりも比較的暗伝導度の低いp型のサンプルのライフタイムが高いことがわかる。また、比較的暗伝導度の高いn型のサンプルのライフタイムは、i型のサンプルよりも悪くなる。つまり、結晶性シリコン基板表面のパッシベーション層としては、i型のシリコン半導体層よりもn-型が適しており、その暗伝導度の範囲は、1×10-10S/cm~1×10-5S/cm、好ましくは1×10-9S/cm~1×10-6S/cm、さらに好ましくは1×10-9S/cm~1×10-7S/cmであるといえる。以上の結果により、結晶性シリコン基板表面のパッシベーション層としては、i型よりもp-型またはn-型の導電型を有するシリコン半導体層が適することが判明した。本実施例は、他の実施の形態と自由に組み合わすことができる。