所定の方向に一列に配置された複数のパッドを含む第1のパッド群と、前記第1のパッド群に平行に一列に配置された複数のパッドを含む第2のパッド群と、前記第1のパッド群を基準にして前記第2のパッド群とは反対側に設けられ、内部回路に接続される複数のバッファ回路を含む第1のバッファ回路群と、前記第2のパッド群を基準にして前記第1のパッド群とは反対側に設けられ、前記内部回路に接続される複数のバッファ回路を含む第2のバッファ回路群と、前記第1のパッド群の複数のパッドのそれぞれを前記第2のバッファ回路群の複数のバッファ回路のそれぞれに対応して接続する複数の第1の配線と、前記第2のパッド群の複数のパッドのそれぞれを前記第1のバッファ回路群の複数のバッファ回路のそれぞれに対応して接続する複数の第2の配線と、を有する半導体装置。請求項1記載の半導体装置において、前記第1のパッド群の複数のパッドのそれぞれを前記第1のバッファ回路群の複数のバッファ回路のそれぞれに対応して接続する複数の第3の配線と、前記第2のパッド群の複数のパッドのそれぞれを前記第2のバッファ回路群の複数のバッファ回路のそれぞれに対応して接続する複数の第4の配線と、前記複数の第1の配線および前記複数の第2の配線のそれぞれに対応して設けられた複数の第1のヒューズと、前記複数の第3の配線および前記複数の第4の配線のそれぞれに対応して設けられた複数の第2のヒューズと、をさらに有する、半導体装置。請求項1または2記載の半導体装置と、前記半導体装置が搭載された基板と、を有し、前記基板は、前記半導体装置が搭載された面の反対側の面に設けられ、前記所定の方向に一列に配置された複数の外部端子を含む第1の外部端子群、および前記第1の外部端子群に平行に一列に配置された複数の外部端子を含む第2の外部端子群と、前記半導体装置が搭載された面に設けられ、前記第1の外部端子群の複数の外部端子のそれぞれに対応して接続される複数の中継パッドを含む第1の中継パッド群、および前記第2の外部端子群の複数の外部端子のそれぞれに対応して接続される複数の中継パッドを含む第2の中継パッド群と、を有し、前記第1のパッド群の複数のパッドのそれぞれが前記第1の中継パッド群の複数の中継パッドのそれぞれとボンディングワイヤを介して接続され、前記第2のパッド群の複数のパッドのそれぞれが前記第2の中継パッド群の複数の中継パッドのそれぞれとボンディングワイヤを介して接続され、前記所定の方向に直交する方向に、前記第1のパッド群および前記第2のパッド群の配置順序に対応して、前記第1の外部端子群および前記第2の外部端子群が順に配置されている、半導体パッケージ。半導体装置および該半導体装置が搭載された基板を有する半導体パッケージであって、前記半導体装置は、所定の方向に一列に配置された複数のパッドを含む第1のパッド群と、前記第1のパッド群に平行に一列に配置された複数のパッドを含む第2のパッド群と、前記第1のパッド群を基準にして前記第2のパッド群とは反対側に設けられ、内部回路に接続される複数のバッファ回路を含む第1のバッファ回路群と、前記第2のパッド群を基準にして前記第1のパッド群とは反対側に設けられ、前記内部回路に接続される複数のバッファ回路を含む第2のバッファ回路群と、前記第1のパッド群の複数のパッドのそれぞれを前記第1のバッファ回路群の複数のバッファ回路のそれぞれに対応して接続する複数の第1の配線と、前記第2のパッド群の複数のパッドのそれぞれを前記第2のバッファ回路群の複数のバッファ回路のそれぞれに対応して接続する複数の第2の配線と、を有し、前記基板は、前記半導体装置が搭載された面の反対側の面に設けられ、前記所定の方向に一列に配置された複数の外部端子を含む第1の外部端子群、および前記第1の外部端子群に平行に一列に配置された複数の外部端子を含む第2の外部端子群と、前記半導体装置が搭載された面に設けられ、前記第2の外部端子群の複数の外部端子のそれぞれに対応して接続される複数の中継パッドを含む第1の中継パッド群、および前記第1の外部端子群の複数の外部端子のそれぞれに対応して接続される複数の中継パッドを含む第2の中継パッド群と、を有し、前記第1のパッド群の複数のパッドのそれぞれが前記第1の中継パッド群の複数の中継パッドのそれぞれとボンディングワイヤを介して接続され、前記第2のパッド群の複数のパッドのそれぞれが前記第2の中継パッド群の複数の中継パッドのそれぞれとボンディングワイヤを介して接続され、前記所定の方向に直交する方向に、前記第1のパッド群および前記第2のパッド群の配置順序に対応して、前記第1の中継パッド群および前記第2の中継パッド群が順に配置され、前記第1の外部端子群および前記第2の外部端子群が順に配置されている、半導体パッケージ。半導体装置および該半導体装置が搭載された基板を有する半導体パッケージであって、前記半導体装置は、所定の方向に一列に配置された複数のパッドを含む第1のパッド群と、前記第1のパッド群に平行に一列に配置された複数のパッドを含む第2のパッド群と、を有し、前記基板は、前記第1のパッド群の前記複数のパッドのそれぞれに対応して接続される複数の外部端子を含む第1の外部端子群と、前記第2のパッド群の前記複数のパッドのそれぞれに対応して接続される複数の外部端子を含む第2の外部端子群と、を有し、前記半導体装置は、前記第1および第2のパッド群が設けられた面とは反対側の面が前記基板に接触する向きで前記基板に搭載され、前記第1の外部端子群と前記第2の外部端子群とは、前記第1および第2のパッド群が設けられた面が前記基板に接触する向きで前記半導体装置が前記基板に搭載される場合に対して、前記第1および第2のパッド群を2分する面を基準に面対称に入れ替わって配置されている、半導体パッケージ。図12に示したDRAMチップ205を用いてDDPを実現する場合に起こり得る問題について説明する。図13に示した基準線260を回転軸として、図12に示したDRAMチップ205を回転させ、DRAMチップ205をフェイスアップにする。このとき、DRAMチップ205の上側が表面となり、DRAMチップ205のZ軸方向の面は図15に示すようになる。図15に示すように、基準線260の左側にはY軸の負の方向にパッド251d~251fが順に配置され、基準線260の右側にはY軸の負の方向にパッド251a~251cが順に配置されることになる。これらのパッドの配置を、図14に示すハンダボールの配置と比較する。図14に示すDQ0、DQSおよびDQSの順に対応して、図15に示すようにパッド251a~251cが配置されている。また、図14に示すDM、DQ1およびVDDの順に対応して、図15に示すようにパッド251d~251fが配置されている。このようにして、DRAMチップ205をフェイスアップにして基板の上に搭載しても、Y軸方向の各ハンダボールの順序に対応して各パッドが配置されることになる。しかし、図14と図15を見比べると、ハンダボールに対応するパッドが基準線260を基準にして、ハンダボールとは逆側に配置されることになる。例えば、DQ0、DQSおよびDQSの各ハンダボールが基準線260の左側に配置されているのに対し、DQ0、DQSおよびDQSに対応するパッド251a~251cは基準線260の右側に配置されている。図16は、図15に示したDRAMチップを基板に搭載したDDPの一例を示す断面図である。図16は2つのDRAMチップ205a、205bを基板上に積層した場合を示す。図16では、DRAMチップ205a、205bにおいて、パッド251eの位置にDQ1を表示し、パッド251bの位置にDQSを表示している。図16に示す基板202はPCBであり、プリント配線のレイアウトは基板201とは異なっているが、ハンダボールは図14に示した規格にしたがって配置されている。図14に示した規格に合わせて、各ハンダボールと各パッドとを接続しようとすると、DQSのパッドをハンダボール211bに接続しなければならず、DQ1のパッドをハンダボール211eに接続しなければならない。その結果、図16に示すように、ボンディングワイヤ271が交差してしまうおそれがある。ボンディングワイヤ271が交差してしまうと、パッド間でショートしてしまうことになる。本発明の半導体装置は、所定の方向に一列に配置された複数のパッドを含む第1のパッド群と、前記第1のパッド群に平行に一列に配置された複数のパッドを含む第2のパッド群と、前記第1のパッド群を基準にして前記第2のパッド群とは反対側に設けられ、内部回路に接続される複数のバッファ回路を含む第1のバッファ回路群と、前記第2のパッド群を基準にして前記第1のパッド群とは反対側に設けられ、前記内部回路に接続される複数のバッファ回路を含む第2のバッファ回路群と、前記第1のパッド群の複数のパッドのそれぞれを前記第2のバッファ回路群の複数のバッファ回路のそれぞれに対応して接続する複数の第1の配線と、前記第2のパッド群の複数のパッドのそれぞれを前記第1のバッファ回路群の複数のバッファ回路のそれぞれに対応して接続する複数の第2の配線と、を有する。本発明によれば、第1のパッド群と第2のパッド群とを2分する基準線を仮定すると、第1のパッド群および第1のバッファ回路が基準線に対して一方の側に設けられ、第2のパッド群および第2のバッファ回路群が基準線に対して他方の側に設けられ、第1のパッド群が第1の配線を介して第2のバッファ回路群と接続され、第2のパッド群が第2の配線を介して第1のバッファ回路群と接続されているため、基準線に対して一方の側の外部から第1のパッド群にワイヤボンディングすることで他方の側の第2のバッファ回路を外部と接続することが可能となり、基準線に対して他方の側の外部から第2のパッド群にワイヤボンディングすることで一方の側の第1のバッファ回路を外部と接続することが可能となる。本発明の半導体パッケージは、上記半導体装置と、該半導体装置を搭載する基板とを有する構成である。本発明によれば、半導体装置の向きを変えて基板に搭載しても、半導体装置のパッドを基板に接続させるボンディングワイヤが交差しないので、パッド間でショートすることを防げる。本発明の半導体装置および半導体パッケージの実施形態を説明する。以下の実施形態では、半導体装置がDRAMの場合で説明するが、半導体装置は、DRAMに限らず他のメモリデバイスであってもよく、また、メモリデバイスに限られない。第1の実施形態本実施形態の半導体装置を含む半導体パッケージの構成を説明する。図1は本実施形態における半導体パッケージの一構成例を示す断面図である。図1に示す半導体パッケージはDDPの場合である。図1に示す半導体パッケージは、半導体装置15a、15bと、裏面にハンダボール111が設けられた基板41とを有する。本実施形態では、半導体装置15a、15bがDRAMであり、基板41はPCBであるものとする。ハンダボール111は、図14に示した規格にしたがって基板41に配置されている。基板41の上に弾性絶縁体43aを介して半導体装置15aが設けられ、半導体装置15aの上に弾性絶縁体43bを介して半導体装置15bが設けられている。半導体装置15a、15bのそれぞれのパッド51は、ボンディングワイヤ70、中継パッド不図示および配線75を介してハンダボール111と接続されている。なお、図1では、基板の上に半導体装置15a、15bが積層された場合を示しているが、半導体装置は1つであってもよく、3つ以上であってもよい。次に、図1に示した半導体装置15a、15bの構成を説明する。半導体装置15a、15bは同様な構成であるため、以下では、半導体装置15aの構成を説明し、半導体装置15bの説明を省略する。図2は本実施形態の半導体装置の一構成例を示すブロック図である。図2に示すように、半導体装置15aは、複数のメモリ素子を含むメモリセルアレイ21と、アドレス信号にしたがって制御対象のメモリ素子を特定するロウデコーダ22およびカラムデコーダ23と、メモリ素子に蓄積された情報に対応する信号を増幅するセンスアンプ24と、データ入出力部25と、信号およびデータを入出力するための複数のパッド51とを有する。複数のパッド51として、アドレス信号を入力するための複数の入力端子を含むアドレス入力端子群31と、コマンドを入力するための複数の入力端子を含むコマンド入力端子群32と、データを入出力するための複数の端子を含むデータ入出力端子群33とが設けられている。図3は本実施形態の半導体装置のパッドおよびバッファ回路の接続構成例を示す図である。本実施形態では、図13bに対応して、図14に示したDQ0、DQS、DQS、DM、DQ1およびVDDの各ハンダボールに接続させるパッドについて説明する。図3に示すように、パッド51a~51cがY軸方向に所定の間隔を空けて順に配置されている。パッド51a~51cを含むパッド群の列に平行に、パッド51d~51fがY軸方向に所定の間隔を空けて配置されている。以下では、パッド51a~51cを含むパッド群を第1のパッド群と称し、パッド51d~51fを第2のパッド群と称する。第1のパッド群を基準に対してX軸の負の方向に、バッファ回路61d、61e、および内部回路に電源を供給するための端子63が設けられている。パッド51dは配線71dを介してバッファ回路61dと接続されている。パッド51eは配線71eを介してバッファ回路61eと接続されている。パッド51fは配線71fを介して端子63と接続されている。第2のパッド群を基準に対してX軸の正の方向に、バッファ回路61a~61cが設けられている。パッド51aは配線71aを介してバッファ回路61aと接続されている。パッド51bは配線71bを介してバッファ回路61bと接続されている。パッド51cは配線71cを介してバッファ回路61cと接続されている。バッファ回路61a~61eは、図2に示したロウデコーダ22、カラムデコーダ23およびデータ入出力部25を含む内部回路の入力回路または入出力回路に相当する。図3では、バッファ回路61a~61eのそれぞれに、入力される信号の種類または入出力されるデータの種類を示している。図3に示す構成では、DQ0、DQSおよびDQSに対応するパッド51a~51cを含む第1のパッド群が、DM、DQ1およびVDDに対応するパッド51d~51eを含む第2のパッド群を基準にして、X軸方向の負の方向に配置されている。なお、図3では、外部から電源電圧がパッド51f、配線71fおよび端子63を介して内部回路に印加されることを示しているが、端子63と内部回路との間に電圧値を制御するためのバッファ回路が設けられていてもよい。また、図3では、バッファ回路61a~61eがインバータ回路の場合を示しているが、バッファ回路はインバータ回路に限られない。次に、図3に示したパッド51a~51fと図1に示したハンダボール111との接続構成を説明する。図4は図1に示した基板を半導体装置側から見たときの透視図である。図4では、図3に対応して、一部のハンダボールの配置を拡大して示す。図4に示すように、ハンダボール111a~111cのそれぞれが配線75a~75cのそれぞれを介して中継パッド81a~81cのそれぞれと接続されている。また、ハンダボール111d~111fのそれぞれが配線75d~75fのそれぞれを介して中継パッド81d~81fのそれぞれと接続されている。基板41において、中継パッド81a~81fは半導体装置15aが搭載されている面に設けられ、ハンダボール111a~111fは半導体装置15aが搭載されている面とは反対側の面に設けられている。図4には、図3に示したバッファ回路に対応させて、各ハンダボールに端子名称を記述している。図3に示したパッド51a~51cのそれぞれが、図1に示すボンディングワイヤ70を介して、図4に示す中継パッド81a~81cのそれぞれと接続されている。また、図3に示したパッド51d~51fのそれぞれが、図1に示すボンディングワイヤ70を介して、図4に示す中継パッド81d~81fのそれぞれと接続されている。本実施形態では、半導体装置の向きがフェイスアップの状態において、DQ0、DQSおよびDQSに対応するパッド51a~51cとハンダボール111a~111cが基準線260の左側に配置され、DM、DQ1およびVDDに対応するパッド51d~51eとハンダボール111d~111fが基準線260の右側に配置されている。基準線260に対して左側の中継パッド81a~81cからパッド51a~51cにワイヤボンディングすることで、基準線260の右側のバッファ回路61a~61cを中継パッド81a~81cを介してハンダボール111a~111cと接続することが可能となる。また、基準線260に対して右側の中継パッド81d~81fからパッド51d~51fにワイヤボンディングすることで、バッファ回路61d、61eおよび端子63を中継パッド81d~81fを介してハンダボール111d~111fと接続することが可能となる。その結果、半導体装置の各パッドと基板表面の各中継パッドとを接続するボンディングワイヤが交差することはなく、パッド間でショートすることを防げる。なお、半導体装置におけるパッドと内部回路との接続構成を、パッケージの種類に応じて選択可能にしてもよい。半導体装置におけるパッドと内部回路との接続構成を、パッケージの種類に応じて選択可能にする方法の一例を説明する。図5は図2に示した半導体装置をプレーナ型パッケージに搭載する場合の一構成例を示す図である。図5においても、図3に対応させて、DQ0、DQS、DQS、DM、DQ1およびVDDの各ハンダボールに接続させるパッドの場合を示す。図5に示すように、パッド51a~51cのそれぞれが配線73d~73fのそれぞれを介してバッファ回路61d、61eおよび端子63のそれぞれと接続されている。パッド51d~51fのそれぞれが配線73a~73cのそれぞれを介してバッファ回路61a~61cのそれぞれと接続されている。図5に示す半導体装置をフェイスダウンにして基板に搭載することで、図13を参照して説明した構成と同様に、パッドとハンダボールとを接続するボンディングワイヤが交差することはない。半導体装置をプレーナ型パッケージに搭載する場合には、図3に示した配線71a~71fの代わりに、図5に示す配線73a~73fを半導体装置に設ければよい。半導体装置を製造する際、次のようにして、パッケージの種類に応じて、パッドと内部回路との接続構成を選択すればよい。導電性膜にパッド51a~51fおよび配線71a~71fのパターンを形成するための第1のフォトマスクと、導電性膜にパッド51a~51fおよび配線73a~73fのパターンを形成するための第2のフォトマスクの2種類のフォトマスクを予め準備しておく。通常の半導体製造工程にしたがって、メモリセルアレイ21を含む内部回路、バッファ回路61a~61eおよび端子63を形成した後、絶縁膜を介して導電性膜を形成する。続いて、製造過程の半導体装置をプレーナ型パッケージとDDPのうち、いずれのパッケージに使用するかに応じて、第1および第2のフォトマスクから1つのフォトマスクを選択する。具体的には、半導体パッケージの種類がプレーナ型パッケージの場合、第2のフォトマスクを選択し、半導体パッケージの種類がDDPの場合、第1のフォトマスクを選択する。選択したフォトマスクを使用して、リソグラフィ工程を行うことで、半導体パッケージの種類がプレーナ型パッケージの場合、パッド51a~51fおよび配線73a~73fが形成され、半導体パッケージの種類がDDPの場合、パッド51a~51fおよび配線71a~71fが形成される。このようにして、パッドと内部回路とを接続する配線を形成するためのフォトマスクを複数種予め準備し、半導体装置のウェハプロセスの過程で、複数種のフォトマスクからフォトマスクを選択してリソグラフィ工程を行うことで、パッケージの種類に適合させた半導体装置を製造することが可能となる。第2の実施形態本実施形態は、ウェハプロセス終了後の半導体装置に対して、パッドと内部回路との接続構成を、パッケージの種類に適合させることを可能にしたものである。以下では、第1の実施形態と同様な構成についての詳細な説明を省略し、第1の実施形態と異なる点について詳しく説明する。本実施形態の半導体装置の構成を説明する。図6は本実施形態の半導体装置のパッドおよびバッファ回路の接続構成例を示す図である。図6には、図3に対応させて、DQ0、DQS、DQS、DM、DQ1およびVDDの各ハンダボールに接続させるパッドの場合を示す。図6に示すように、パッド51a~51f、ならびにバッファ回路61a~61eおよび端子63のそれぞれが、図3を参照して説明したように配置されている。本実施形態では、バッファ回路61aに接続される配線が途中で配線72aおよび配線74aに枝分かれし、配線72aがパッド51aと接続され、配線74aがパッド51dと接続されている。また、バッファ回路61dに接続される配線が途中で配線72dおよび配線74dに枝分かれし、配線72dがパッド51dと接続され、配線74dがパッド51aと接続されている。この接続は、他のバッファ回路61b、61c、61eおよび端子63についても同様である。上述の接続構成により、パッド51aは、配線72aを介してバッファ回路61aと接続され、配線74dを介してバッファ回路61dと接続されている。パッド51bは、配線72bを介してバッファ回路61bと接続され、配線74eを介してバッファ回路61eと接続されている。パッド51cは、配線72cを介してバッファ回路61cと接続され、配線74fを介して端子63と接続されている。パッド51dは、配線74aを介してバッファ回路61aと接続され、配線72dを介してバッファ回路61dと接続されている。パッド51eは、配線74bを介してバッファ回路61bと接続され、配線72eを介してバッファ回路61eと接続されている。パッド51fは、配線74cを介してバッファ回路61cと接続され、配線72fを介して端子63と接続されている。また、図6に示すように、配線72a~72fのそれぞれにヒューズ85a~85fのそれぞれが設けられている。配線74a~74fのそれぞれにヒューズ83a~83fのそれぞれが設けられている。以下では、ヒューズ83a~83fを第1のグループとし、ヒューズ85a~85fを第2のグループとする。図6に示す構成では、操作者がヒューズの位置を認識し易いように、かつ、レーザでヒューズを切断し易いように、各ヒューズの位置において、配線を覆う絶縁性保護膜の厚みを薄くしており、膜厚の薄い部位を四角で表している。また、図6に示すヒューズ85a~85fの位置は一例であり、これらのヒューズ85a~85fの配置は図6に示す位置に限られない。また、図6に示した配線72a~72fのうち不要な部分を、次のようにして、パッドから切り離すようにしてもよい。図7は、図6に示した配線のうち、不要な部分を切り離し可能にした構成の一例を示す図である。図7では、図6に示した構成のうち、パッド51a、51dに接続された構成を拡大して示している。図7に示す構成では、配線72aがパッド51aに接続される位置の近くにヒューズ85a2が設けられ、配線72dがパッド51dに接続される位置の近くにヒューズ85d2が設けられている。図6に示した構成では、ヒューズ85aを切断する場合、パッド51aに不要な配線72aが接続されたままとなる。このような不要な配線が問題になる場合、図7に示す構成において、ヒューズ85a、85a2を切断することで、配線72aをパッド51dから切り離すだけでなく、パッド51aから切り離すことが可能となる。ここでは、図7を参照して配線72a、72dの場合について説明したが、図6に示した配線72b、72c、72e、72fについても、配線72a、72dと同様に、複数のヒューズを設けてもよい。次に、図6に示した半導体装置を、パッケージの種類に適合させる方法を説明する。パッケージの種類がDDPの場合、第1のグループに属するヒューズ83a~83fをレーザで切断する。この場合、パッド51a~51fのそれぞれは、配線74d~74f、74a~74cと切り離されるが、配線72a~72fのそれぞれを介して、バッファ回路61a~61eおよび端子63のそれぞれと接続されたままとなる。その結果、図6に示す配線72a~72fのそれぞれが図3に示した配線71a~71fに相当し、本実施形態の半導体装置が図3に示した半導体装置と同様な構成になる。半導体装置の向きをフェイスアップにした状態で、半導体装置の各パッドと基板表面の各中継パッドとをワイヤボンディングすれば、ボンディングワイヤが交差することはなく、パッド間でショートすることを防げる。パッケージの種類がプレーナ型パッケージの場合、第2のグループに属するヒューズ85a~85fをレーザで切断する。この場合、パッド51a~51cのそれぞれは、配線72a~72cと切り離されるが、配線74d~74fのそれぞれを介して、バッファ回路61d、61eおよび端子63のそれぞれと接続されたままとなる。また、パッド51d~51fのそれぞれは、配線72a~72cと切り離されるが、配線74a~74cのそれぞれを介して、バッファ回路61a~61cのそれぞれと接続されたままとなる。その結果、図6に示す配線74a~74fのそれぞれが図5に示した配線73a~73fに相当し、本実施形態の半導体装置が図5に示した半導体装置と同様な構成になる。半導体装置の向きをフェイスダウンにした状態で、半導体装置の各パッドと基板裏面の各中継パッドとをワイヤボンディングすれば、ボンディングワイヤが交差することはなく、パッド間でショートすることを防げる。本実施形態では、レーザで切断するヒューズのグループを複数種予め準備し、半導体装置のウェハプロセスが終了した後、複数種のグループから1つのグループを選択し、選択したグループのヒューズを切断することで、製造後の半導体装置をパッケージの種類に適合させることができる。第3の実施形態本実施形態は、半導体装置に設けられるパッドと配線の接続構成を変更することなく、半導体パッケージの基板におけるプリント配線のレイアウトを、パッケージの種類に適合させるものである。以下では、第1の実施形態と同様な構成についての詳細な説明を省略し、第1の実施形態と異なる点について詳しく説明する。本実施形態の半導体パッケージの構成を説明する。図8は本実施形態の半導体パッケージの一構成例を示す断面図である。図8に示す半導体パッケージは、半導体装置16a、16bと、ハンダボール111b、111eを含む複数のハンダボール111が裏面に設けられた基板45とを有する。本実施形態では、半導体装置16a、16bがDRAMであり、基板45はPCBであるものとする。各ハンダボール111は、図14に示した規格にしたがって基板45に配置されている。基板45の上に弾性絶縁体43aを介して半導体装置16aが設けられ、半導体装置16aの上に弾性絶縁体43bを介して半導体装置16bが設けられている。図8に示す半導体装置16a、16bは、パッドと内部回路を接続する配線が図5に示した構成であることを除いて、第1の実施形態で説明した半導体装置15aと同様であるため、その詳細な説明を省略する。また、基板45に搭載される半導体装置は1つであってもよく、3つ以上であってもよい。図8では、半導体装置16a、16bにおいて、図5に示したパッド51b、51eの代わりに端子名称を表示している。つまり、図5に示したパッド51bの位置にDQ1を表示し、パッド51eの位置にDQSを表示している。次に、図5に示したパッド51a~51fと図8に示したハンダボール111との接続構成を説明する。図9は図8に示した基板を半導体装置側から見たときの透視図である。ここでは、半導体装置16aと基板45との接続構成を説明する。図9に示すように、中継パッド82d~82fがハンダボール111a~111cよりもX軸の負の方向に配置されており、中継パッド82a~82cがハンダボール111d~111fよりもX軸の正の方向に配置されている。ハンダボール111a~111cのそれぞれが配線76a~76cのそれぞれを介して中継パッド82a~82cのそれぞれと接続されている。また、ハンダボール111d~111fのそれぞれが配線76d~76fのそれぞれを介して中継パッド82d~82fのそれぞれと接続されている。配線76a~76fは基板45に設けられたプリント配線であり、図8では、配線76eを実線で示し、配線76bを破線で示している。本実施形態では、基準線260の左側に配置されたハンダボールが配線を介して基準線260の右側に配置された中継パッドに接続され、基準線260の右側に配置されたハンダボールが配線を介して基準線260の左側に配置された中継パッドに接続されている。基板45において、中継パッド82a~82fは半導体装置16aが搭載されている面に設けられ、ハンダボール111a~111fは半導体装置16aが搭載されている面とは反対側の面に設けられている。図9には、図5に示したバッファ回路に対応させて、各ハンダボールに端子名称を記述している。図5に示したパッド51a~51cのそれぞれが、図8に示すボンディングワイヤ70を介して、図9に示す中継パッド82d~82fのそれぞれと接続されている。また、図5に示したパッド51d~51fのそれぞれが、図8に示すボンディングワイヤ70を介して、図9に示す中継パッド82a~82cのそれぞれと接続されている。本実施形態の半導体パッケージでは、DM、DQ1およびVDDに対応するハンダボール111d~111fが基準線260の右側に配置されているが、これらのハンダボールと接続される中継パッド82d~82fが基準線260の左側に配置されている。半導体装置がフェイスアップの状態において、DM、DQ1およびVDDに対応するパッド51a~51cが基準線260の左側に配置されているが、これらのパッドと接続される中継パッド82d~82fが基準線260の左側に配置されているため、半導体装置の各パッドと基板表面の各中継パッドとを接続するボンディングワイヤが交差することはなく、パッド間でショートすることを防げる。このことは、DQ0、DQSおよびDQSなどの他の端子についても同様である。本実施形態では、半導体装置を搭載する基板を上述した構成にすることで、半導体装置におけるパッドと配線の接続構成を変更する必要がない。第4の実施形態本実施形態は、ハンダボールの配置が図14に示した規格とは異なる配置の場合である。本実施形態の半導体パッケージの構成を説明する。図10は本実施形態における半導体パッケージの一構成例を示す断面図である。第3の実施形態と同様な構成については、同一の符号を付し、その詳細な説明を省略する。図10に示す半導体パッケージは、半導体装置16a、16bと、ハンダボール111b、111eを含む複数のハンダボール111が裏面に設けられた基板47とを有する。基板47に設けられたプリント配線不図示は図16に示した基板202と同様な構成である。また、ハンダボール111b、111eのそれぞれの端子名称は図16に示したハンダボール211b、211eのそれぞれと同じである。なお、基板47に搭載される半導体装置は2つの場合に限らず、1つであってもよく、3つ以上であってもよい。図10では、半導体装置16a、16bにおいて、図5に示したパッド51b、51eの代わりに端子名称を表示している。つまり、図5に示したパッド51bの位置にDQ1を表示し、パッド51eの位置にDQSを表示している。図11は図10に示した基板に設けられたハンダボールの一部の配置を示す図である。図11に示す、ハンダボールの配置について、図14と比較して説明する。基準線260に最も近い2列のハンダボール群に注目すると、端子名称NC、DQ0、、A13の各ハンダボールと端子名称NC、DM、、A14の各ハンダボールとが基準線260を軸にして対称に入れ替わって配置されている。他の列の各ハンダボールについても、基準線260を軸にして対称に入れ替わって配置されている。次に、図11に示した、ハンダボールの配置について、図10を参照して説明する。図10には、基準線260を含む対称面261を示す。対称面261は、基板47において、半導体装置16aを搭載する面に対して垂直である。図10に示すように、端子名称DQSのハンダボール111bが対称面261を基準にしてX軸方向の正の方向に配置され、端子名称DQ1のハンダボール111eが対称面261を基準にしてX軸方向の負の方向に配置されている。図8と比較すると、ハンダボール111b、111eが対称面261で面対称に入れ替わっている。半導体装置16aのパッドDQSと基板47のハンダボール111bとが対称面261に対してX軸の正側にあり、半導体装置16aのパッドDQ1と基板47のハンダボール111eとが対称面261に対してX軸の負側にある。そのため、図10に示すように、パッドDQSを基板47の表面に設けられた中継パッド不図示に接続するボンディングワイヤ70bと、パッドDQ1を基板47の表面に設けられた中継パッド不図示に接続するボンディングワイヤ70eとが交差しない。本実施形態によれば、外部から入力される信号の種類および入出力されるデータの種類等に応じて役割が決められた複数のハンダボールが、半導体装置の向きに対応して対称面を基準にして入れ替わって配置されている。そのため、半導体装置の各パッドと基板表面の各中継パッドとをワイヤボンディングしても、ボンディングワイヤが交差することはなく、パッド間でショートすることを防げる。