"ショットキー障壁半導体デバイスであって、バンドギャップの大きい半導体層と、前記バンドギャップの大きい半導体層上のゲートと、を備え、前記ゲートは、前記バンドギャップの大きい半導体層上の金属層を備え、前記金属層は、酸化ニッケルNiO層を含む、デバイス。前記ゲートは、前記NiO金属層上の拡散障壁層と、前記拡散障壁層上の電流波及層と、を更に備える、請求項1に記載のデバイス。前記バンドギャップの大きい半導体層は、窒化ガリウムGaNを備え、前記拡散障壁層は、白金Ptを備え、前記電流波及層は、金Auを備える、請求項1に記載のデバイス。Pt拡散障壁層は、約100から約200Åの厚さを有し、前記Au電流波及層は、約3000Åから約1.0μmの厚さを有する、請求項3に記載のデバイス。前記NiO層は、前記GaN層上に直接存在する、請求項3に記載のデバイス。前記Pt拡散層は、前記NiO層上に直接存在し、前記Au電流波及層は、前記Pt拡散層上に直接存在する、請求項5に記載のデバイス。前記NiO層は、約50から約300Åの厚さを有する、請求項1に記載のデバイス。前記バンドギャップの大きい半導体層と前記NiO層との間のニッケル層、又は前記NiO層上のニッケル層を更に備える、請求項1に記載のデバイス。前記NiO層は、約50から約300Åの厚さを有し、前記ニッケルの層は、約300Åの厚さを有する、請求項8に記載のデバイス。前記拡散障壁層は、多層拡散障壁層を備え、前記多層拡散障壁層は、白金、モリブデン、タングステン、クロム、及び/又はタンタルを含む少なくとも2つの層を備える、請求項2に記載のデバイス。前記バンドギャップの大きい半導体層は、窒化ガリウムGaN及び/又はシリコンカーバイドSiCを備え、前記電流波及層は、金及び/又は銅を備え、前記拡散障壁層は、多層拡散障壁層を備え、前記多層拡散障壁層は、白金、モリブデン、タングステン、クロム、及び/又はタンタルを含む少なくとも2つの層を備える、請求項2に記載のデバイス。ソース領域及びドレイン領域を更に備え、前記ソース領域及びドレイン領域のそれぞれは、前記金属層の反対側の端部に隣接し、高電子移動度トランジスタHEMT又は金属半導体電界効果トランジスタMESFETを提供するように構成される、請求項2に記載のデバイス。ショットキー障壁半導体デバイスであって、窒化ガリウムを備える第1の層と、前記第1の層上の酸化ニッケルを備える第2の層と、前記第1の層から離れた、前記第2の層上のタンタルを備える第3の層と、前記第2の層から離れた、前記第3の層上の白金を備える第4の層と、を備える、デバイス。前記第2の層は、前記第1の層上に直接存在し、前記第3の層は、前記第2の層上に直接存在し、前記第4の層は、前記第3の層上に直接存在する、請求項13に記載のデバイス。ソース領域及びドレイン領域を更に備え、前記ソース領域及びドレイン領域のそれぞれは、前記第2の層の反対側端部と隣接し、高電子移動度トランジスタHEMT又は金属半導体電界効果トランジスタMESFETを提供するように構成される、請求項13に記載のデバイス。前記第1の層と前記第2の層との間に、ニッケルを備える第5の層を更に備える、請求項13に記載のデバイス。前記第2の層と前記第3の層との間に、ニッケルを備える第5の層を更に備える、請求項13に記載のデバイス。ショットキー障壁半導体デバイスを形成する方法であって、バンドギャップの大きい半導体層を準備する段階と、前記バンドギャップの大きい半導体層上にゲートを形成する段階と、を含み、前記ゲートを形成する段階が、前記バンドギャップの大きい層上に酸化ニッケルNiO層を形成する段階を含む方法。前記NiO層を形成する段階は、前記バンドギャップの大きい層にニッケルを蒸着する段階と、蒸着時に、同時的に前記ニッケルを約10sccm未満の酸素に曝して前記NiO層を提供する段階と、を含む、請求項18に記載の方法。前記蒸着する段階は、熱蒸着又は電子ビーム蒸着を備える、請求項19に記載の方法。前記NiO層を形成する段階は、スパッタリングプロセスを用いてニッケルを堆積させる段階と、前記スパッタリングプロセス時に酸素を導入して前記NiO層を提供する段階とを含む、請求項18に記載の方法。前記NiO層を形成する段階は、ニッケル層の形成時にその場所得で酸素を導入して前記NiO層を提供する段階を含む、請求項18に記載の方法。プラズマソースを用いて約10sccm未満の酸素を発生させる、請求項19に記載の方法。前記プラズマソースは、グリッドレスエンドホールプラズマソースを備える、請求項23に記載の方法。前記バンドギャップの大きい半導体層を準備する段階は、窒化ガリウムGaN層を準備する段階を備え、前記ゲートを形成する段階は、前記NiO金属層上に白金Pt拡散障壁層を形成する段階と、前記拡散障壁層上に金Au電流波及層を形成する段階と、を含む、請求項18に記載の方法。前記NiO層を形成する段階は、前記NiO層を前記GaN層上に直接形成する段階を含む、請求項25に記載の方法。前記バンドギャップの大きい半導体層と前記NiO層との間にNiの層を形成する段階、又は前記NiO層上にNiの層を形成する段階を更に含む、請求項18に記載の方法。ソース領域及びドレイン領域を更に備え、前記ソース領域及びドレイン領域のそれぞれは、前記NiO層の反対側端部と隣接し、高電子移動度トランジスタHEMT又は金属半導体電界効果トランジスタMESFETを提供するように構成される、請求項18に記載のデバイス。本明細書で開示する特定の実施形態は、バンドギャップの大きい半導体層と、バンドギャップの大きい半導体層上のゲートとを含むショットキー障壁半導体デバイスを提供する。ゲートは、バンドギャップの大きい半導体層上の、酸化ニッケルNiO層を含む金属層を含む。別の実施形態において、ゲートは、NiO金属層上の拡散障壁層と、拡散障壁層上の電流波及層とを更に含むことができる。更に別の実施形態において、バンドギャップの大きい半導体層は窒化ガリウムGaNを含むことができ、拡散障壁層は白金Ptを含むことができ、電流波及層は金Auを含むことができる。特定の実施形態において、Pt拡散障壁層は約100から約200Åの厚さを有することができ、Au電流波及層は約3000Åから約1.0μmの厚さを有することができる。別の実施形態において、NiO層はGaN上に直接存在することができる。Pt拡散層はNiO層上に直接存在することができ、Au電流波及層はPt拡散層上に直接存在することができる。更に別の実施形態において、NiO層は約50から約300Åの厚さを有することができる。特定の実施形態において、デバイスは、バンドギャップの大きい半導体層とNiO層との間にニッケルの層、又はNiO層の上にニッケルの層を更に含むことができる。NiO層は約50から約300Åの厚さを有することができ、ニッケルの層は約300Åの厚さを有することができる。別の実施形態において、拡散障壁層は多層拡散障壁層とすることができ、多層拡散障壁層は、白金、モリブデン、タングステン、クロム、及び/又はタンタルを含む少なくとも2つの層を含むことができる。更に別の実施形態において、バンドギャップの大きい半導体層は窒化ガリウムGaN及び/又はシリコンカーバイドSiCを含むことができ、電流波及層は金及び/又は銅を含むことができ、拡散障壁層は白金、モリブデン、タングステン、クロム、及び/又はタンタルを含む少なくとも2つの層を含む多層拡散障壁層を含むことができる。特定の実施形態において、デバイスは、それぞれが金属層の反対側端部に隣接し、高電子移動度トランジスタHEMT又は金属半導体電界効果トランジスタMESFETを提供するように構成された、ソース領域及びドレイン領域を更に含むことができる。別の実施形態において、窒化ガリウムを備える第1の層と、第1の層の上の酸化ニッケルを備える第2の層と、第1の層から離れた第2の層上のタンタルを備える第3の層と、第2の層から離れた第3の層上の白金を備える第4の層とを含むショットキー半導体デバイスを提供する。更に別の実施形態において、第2の層は第1の層の直接上に存在することができ、第3の層は第2の層の直接上に存在することができ、第4の層は第3の層の直接上に存在することができる。特定の実施形態において、デバイスは、それぞれが第2の層の反対側端部に隣接し、高電子移動度トランジスタHEMT又は金属半導体電界効果トランジスタMESFETを提供するように構成された、ソース領域及びドレイン領域を更に含むことができる。別の実施形態において、デバイスは、第1の層と第2の層との間のニッケルの第5の層を含むことができる。更に別の実施形態において、デバイスは、第2の層と第3の層との間のニッケルの第5の層を含むことができる。特定の実施形態は、バンドギャップの大きい半導体層を提供する段階と、大きなバンドギャップの大きい半導体層上にゲートを形成する段階とを含む、ショットキー障壁半導体デバイスを形成する方法を提供し、ゲートを形成する段階はバンドギャップの大きい層上に酸化ニッケルNiO層を形成する段階を備える。別の実施形態において、NiO層を形成する段階は、バンドギャップの大きい層の一部の上にニッケルを蒸着する段階と、蒸着時に、同時に該ニッケルを約10sccm未満の酸素に曝してNiO層を提供する段階とを含むことができる。蒸着する段階は、熱蒸着又は電子ビーム蒸着を含むことができる。更に別の実施形態において、NiOを形成する段階は、スパッタリングプロセスを用いてニッケルを堆積する段階と、スパッタリングプロセスの間に酸素を導入してNiOを提供する段階とを含むことができる。特定の実施形態において、NiO層を形成する段階は、ニッケル層の形成時にその場で酸素を導入してNiO層を提供する段階を含むことができる。別の実施形態において、プラズマソースを用いて約10sccm未満の酸素を発生させることができる。プラズマソースは、グリッドレスエンドホールプラズマソースとすることができる。更に別の実施形態において、バンドギャップの大きい半導体層を提供する段階は、窒化ガリウムGaN層を提供する段階を含むことができる。ゲートを形成する段階は、NiO金属層上に白金Pt拡散障壁層を形成する段階と、拡散障壁層上に金Au電流波及層を提供する段階とを更に含むことができる。NiO層は、GaN層上に直接形成することができる。特定の実施形態において、Niの層は、バンドギャップの大きい半導体層とNiO層との間に、又はNiO層上に形成することができる。別の実施形態において、本方法は、それぞれがNiO層の反対側の端部に隣接する、高電子移動度トランジスタHEMT又は金属半導体電界効果トランジスタMESFETを提供するように構成された、ソース領域及びドレイン領域を形成する段階を更に含むことができる。以下、種々の実施形態を示す添付図面を参照しながら、本発明についてより完全に説明する。しかしながら、本発明は、多くの異なる形態で具体化することができ、本明細書で説明する実施形態に限定されると解釈すべきではない。むしろ、これらの実施形態は、本開示を詳細かつ完全なものとして当業者に本発明の範囲を十分に伝えるように提供するものである。添付図面において、説明を明確にするために、層及び領域のサイズ及び相対サイズは誇張している場合がある。全体を通じ、同様の要素は同じ番号によって示されている。本明細書で使用する用語は、特定の実施形態を説明するためのものであり、本発明を限定するためのものではない。本明細書で使用する単数形のa、an、及びtheは、その文脈で別様に明確に示していない限り、複数形を含むことが意図される。備えるcomprises、comprising、含むincludes、includingという用語及びそれらの変形は、本明細書で使用する場合、前述の特徴、ステップ、作動、要素、及び/又は構成要素の存在を示すが、1つ又はそれ以上の他の特徴、ステップ、作動、要素、構成要素、及び/又はこれらの群の存在又は追加を除外するものではないこと理解されたい。例えば、層が,所定の材料を備えるComprisingと記載される場合、その層は、二元、三元、四元等の化合物、合金、ドープ層等を形成するための付加的な材料を含むことができる。従って、例えば、窒化ガリウムを備える層は、窒化アルミニウムガリウム、窒化インジウムガリウム、及び/又は窒化アルミニウムインジウムガリウムの層を備える。対照的に、~から成るconsistofという用語及びその変形表現は、本明細書で使用する場合、前述の特徴、ステップ、作動、要素、及び/又は構成要素を規定し、付加的な特徴、ステップ、作動、要素、及び/又は構成要素を除外する。最後に、以上に定義した用語の全ては、層が、例えばマグネシウム等のP型ドーパント及び/又はシリコン等のN型ドーパントを用いてP型及び/又はN型にドープされることを除外しない。層、領域、又は基板等の要素が、別の要素上に存在する又はその変形表現と示される場合、この要素は他の要素の上に直接存在する場合、又は介在要素が存在する場合もあると理解されたい。更に、本明細書では、下方にあるbeneath、上方にあるoverlies、上面topside及び裏面backside等の相対語を使用して、図示のような基板又は基層と対比した1つの層又は領域の別の層又は領域との関係を説明することがある。これらの用語は、図に示す方向に加え、デバイスの異なる方向を含むことが意図されることを理解されたい。最後に、直接directlyという用語は、介在要素がないことを意味する。本明細書で使用する及び/又はand/orという用語は、関連する記載項目の1つ又はそれ以上の任意の組み合わせを含み、/と略すことができる。本明細書では、様々な要素、構成要素、領域、層、及び/又は区域を説明するために第1の、第2のなどの用語を使用するが、これらの要素、構成要素、領域、層、及び/又は区域はこれらの用語によって限定されないことを理解されたい。これらの用語は、1つの要素、構成要素、領域、層、及び/又は区域を別の要素、構成要素、領域、層、及び/又は区域と区別するために使用するものにすぎない。従って、以下に説明する第1の要素、構成要素、領域、層、又は区域は、本発明の教示から逸脱することなく、第2の要素、構成要素、領域、層、又は区域と表現することができる。本明細書では、本発明の理想的な実施形態の概略図である断面図及び/又は他の説明図を参照して本発明の実施形態を説明する。従って、製造手法及び/又は製造公差の結果として、形状が説明図とは異なることが予想される。従って、本発明の実施形態は、本明細書に示す領域の特定の形状に限定されると解釈すべきではなく、例えば製造に起因する形状の逸脱を含むと解釈すべきである。例えば、長方形として図示され又は記述される領域は、通常の製作公差に起因して一般に丸みのある又は曲がった特徴部を有する。従って、図示の領域は本質的に概略的なものであり、これらの形状は、デバイスの領域の実際の形状を示すことを意図したものではなく、特に規定しない限り、本発明の範囲を限定することを意図したものでもない。特に規定しない限り、本明細書で使用する技術用語及び科学用語を含む全ての用語は、本発明が属する技術分野の当業者が一般的に理解する意味と同じ意味を有する。本明細書で使用する用語は、本明細書及び関連技術との関連におけるこれらの意味に適合する意味をもつと解釈すべきであり、本明細書で明確に定義しない限り、理想的な又は過度に形式的な意味で解釈されるものではないことを理解されたい。本発明の実施形態は、III族窒化物ベースのデバイス等の窒化物ベースHMETでの使用に特に適合することができる。本明細書で使用するIII族窒化物の用語は、窒素と、通例はアルミニウムAl、ガリウムGa、及び/又はインジウムInである周期表のIII族内の元素との間に生成された半導体化合物をいう。また、この用語は、AlGaN及びAlInGaN等の三元及び四元化合物に関する。当業者であれば理解されるように、III族元素は窒素と結合して二元例えば、GaN、三元例えば、AlGaN、AlInN、及び四元例えば、AlInGaN化合物を生成することができる。これらの化合物は、1モルの窒素がIII族元素の合計1モルと結合する実験式を全て有している。従って、式中0≦x≦1であるAlxGa1xN等の化学式は、それら化合物を表すために用いられる場合が多い。本発明の実施形態は、GaNHEMTデバイスに関連して説明されるが、本発明は、本出願の範囲を逸脱することなく他の種類のデバイス及び/又は材料に関連して使用できることを理解されたい。例えば、本発明の実施形態は、他のショットキーデバイスにも使用できる。ニッケルは、例えばNiPtAuゲートであるGaNHEMT上のショットキーゲートのために最も一般的に使用される金属である。これらのNiゲートは、デバイスが逆方向にバイアスされると劣化してリークし易くなる。こうしたリークは、デバイスの作動時に応力が加わると数桁増大する傾向がある。本発明の実施形態は、GaNHEMT業界で一般に使用されるNiPtAuゲートの逆方向バイアスリークが、ゲートに隣接するエッジ上のニッケルシリサイドの生成に起因する可能性があることの認識から生じている。ニッケルシリサイドの仕事関数は、ニッケルの仕事関数よりも低く、その結果、逆方向バイアスでリークし易いゲートをもたらす場合がある。この問題は、例えば約300°Cより高い温度で増倍する場合があり、信頼性の問題を引き起こすことがある。従って、図1から図6Cに関して本明細書で更に説明するように、本発明の特定の実施形態は、半導体層上にNiO層又はNi/NiO層を提供し、ニッケルシリサイドの生成を抑制する。本明細書には半導体ショットキー障壁デバイスの種々の実施形態が記載される。本明細書で使用する半導体ショットキー障壁デバイスという用語は、シリコン、シリコンカーバイド、窒化ガリウム、及び/又は他の半導体材料を含むことができる1つ又はそれ以上の層を含むショットキーダイオード、HEMT、MESFET、及び/又は他の半導体ショットキー障壁デバイスを含むことができる。半導体ショットキー障壁デバイスは、サファイア、シリコン、シリコンカーバイド、窒化アルミニウム、及び/又は他のマイクロ電子基板等の基板を含むこと又は含まないことができる。ここで図1を参照すると、ゲート構造体内に酸化ニッケルNiO層を含むバンドギャップの大きいショットキー障壁デバイスを示す簡略化した断面が説明される。バンドギャップの大きい障壁デバイスは、例えば、本明細書に記載される種々の実施形態による、ショットキーダイオード、HEMT、及びMESFETとすることができる。ここで図1を参照すると、半導体ショットキーデバイスは、例えば、シリコンカーバイドSiC及び/又は窒化ガリウムGaN等の少なくとも約1.7eVのバンドギャップを有する材料を含むことができるバンドギャップの大きい半導体層110を含む。バンドギャップの大きい半導体層110は、フリースタンディングとすることができ、基板の一部分を含むこと、又はそれ自体基板上にあることができる。以下で更に説明するように、種々のバッファ層及び/又は他の層を提供することもできる。図1に更に示すように、ゲート構造体175は、誘電体層124上に設けることができる。誘電体層124は、窒化シリコンSixNy、二酸化シリコンSiO2、AlSiN、窒化アルミニウムAlN、及び/又は酸窒化シリコンSiON等の他の適切な誘電体材料を含有することができる。SixNySiN、及び窒化シリコンという用語は、化学量論的及び非化学量論的窒化シリコンの双方を示すように本明細書で置き換え可能に用いられるのを理解されたい。また、他の材料を誘電体層124に利用することができる。例えば、誘電体層124は、酸化マグネシウム、酸化スカンジウム、酸化アルミニウム、及び/又は酸窒化アルミニウムを含むこともできる。更に、誘電体層124は、単一層とすること、又は均一又は不均一組成の複数の層を含むことができる。誘電体層124の材料は、比較的高い温度に耐える必要があり、下側の層に著しく損傷を与えることなく除去できる必要がある。一般に、誘電体層124は、比較的高い破壊電界強度を有し、下側のIII族窒化物層との境界面に比較的低い界面トラップ密度を提供する誘電体層とすることができる。誘電体層124は、下側層の材料に対して高いエッチング選択性を有することができ、下側層の材料に対して敏感でなくてもよい。更に、誘電体層124は、その中の不純物が比較的低レベルとすることができる。例えば、誘電体層124は、水素と他の不純物酸素、炭素、フッ素、及び塩素を含むが比較的低レベルとすることができる。更に、誘電体層124は、後続の処理ステップに使用する高い温度に耐えるために比較的高い温度例えば、>1000°Cで安定することができる。再び図1を参照すると、ゲート構造体175は、NiO金属層125、拡散障壁層135、及び電流波及層145を含む。特定の実施形態において、バンドギャップの大きい半導体層105は図示のように窒化ガリウムGaNを含むことができ、拡散障壁層135は白金Ptを含むことができ、電流波及層145は金Auを含むことができる。NiO層125は、約50から約300Åの厚さを有することができる。特定の実施形態において、NiO層125は、約1.0から約50パーセントの酸素を含むことができる。別の実施形態において、NiO層内の酸素パーセントは50を超えることができる。前述のように、バンドギャップの大きい層105と拡散障壁層135との間にNiO層125が存在すると、従来のデバイスに存在する場合があるニッケルシリサイドの生成を抑制できるので、デバイスの全体的な信頼性が高くなる。前述のように、バンドギャップの大きい層105と拡散障壁層135との間にNiO層125が存在すると、従来のデバイスに存在する場合があるニッケルシリサイドの生成を抑制できるので、デバイスの全体的な信頼性が高くなる。Pt拡散障壁層135は、約100から約200Åの厚さを有することができ、Au電流波及層145は、約3000Åの厚さを有することができる。特定の実施形態において、NiO層125は、例えばGaN層であるバンドギャップの大きい層の直接上に設けることができる。同様に、これらの実施形態において、Pt拡散層135はNiO層の直接上に存在することができ、Au電流波及層は、Pt拡散層の直接上に存在することができる。ここで図2を参照すると、本明細書で説明する特定の実施形態によるデバイスの断面が示される。本明細書を通じて同じ要素は同じ要素を参照するので、同じ要素に関する詳細事項は、簡略化のために反復しない。特定の実施形態において、ニッケルの層226をバンドギャップの大きい半導体層205とNiO層225との間に設けることができる。図3で更に示すように、ニッケル層326をNiO層325と拡散障壁層325との間でNiO層325上に設けることもできる。これらの実施形態において、ニッケルの層226、326は約300Åの厚さを有することができる。前述のように、バンドギャップの大きい層と拡散障壁層との間のNiO/Ni層又はNi/NiO層の存在は、従来のデバイスに存在する場合があるニッケルシリサイドの生成を抑制することができる。ここで図1、図2及び図3を参照すると、特定の実施形態において、拡散障壁層は多層拡散障壁層であることができる。これらの実施形態において、多層拡散障壁層は、白金、モリブデン、タングステン、クロム、及び/又はタンタルを含む少なくとも2つの層を含むことができる。多層拡散障壁層は、同一出願人による、2010年3月17日に出願された米国特許出願シリアル番号12/725,812に詳細に説明され、当該出願の開示は、その全体が記載されているものとして、参照により本明細書に組み込まれている。前述のように、バンドギャップの大きい半導体層は、例えば、窒化ガリウムGaN及び/又はシリコンカーバイドSiCとすることができる。基板300、図3は、本出願の範囲を逸脱することなく含むこと又は含まないことができる。図示しないが、バンドギャップの大きい半導体層110のためのオーミックコンタクトを備えることもできる。ここで図4を参照すると、特定の実施形態において、ソース領域450及びドレイン領域451は、GaN層405上の誘電体層424の上に設けられる。図示のように、ソース領域450及びドレイン領域451は、金属層425の反対側の端部に隣接して形成することができる。図4に示すデバイスは、例えば、高電子移動度トランジスタHEMT又は金属半導体電界効果トランジスタMESFETを提供するように構成することができる。特に、HEMTは、図5に関連して詳細に説明する。ここで図5を参照すると、特定の実施形態によるHEMTデバイスにおける、バンドギャップの大きい層505を構成することができる一連の層の断面が説明される。図5に示すように、基板500が設けられる。本発明の特定の実施形態において、基板500は、例えば、4Hポリタイプのシリコンカーバイドとすることができる半絶縁性シリコンカーバイドとすることができる。他の候補のシリコンカーバイドポリタイプとしては、3C、6H、及び15Rポリタイプを挙げることができる。半絶縁性semi-insulatingという用語は、絶対的な意味ではなく、相対的な意味で使用される。本発明の特定の実施形態において、シリコンカーバイドバルク結晶は、室温で約1×105Ω-cm以上の抵抗率を有する。随意的なバッファ層、核生成層、及び/又は遷移層図示せずは、基板500上に設けることができる。例えば、AlNバッファ層は、シリコンカーバイド基板とデバイスの残余部分との間の適切な結晶構造転移をもたらすために設けることができる。シリコンカーバイドは、III族窒化物デバイスのための一般的な基板材料であるサファイアAl2O3よりもIII族窒化物にかなり近い結晶格子整合を有している。より近い格子整合は、サファイア上で一般的に得られるものよりも高品質のIII族窒化物膜をもたらすことができる。また、シリコンカーバイドは、非常に高い熱伝導率を有しているので、一般に、シリコンカーバイド上のIII族窒化物の合計出力電力は、サファイア上に形成される同じデバイスの場合のように、基板の熱散逸によって制限されるものではない。また、半絶縁性シリコンカーバイドの可用性は、デバイス分離及び低寄生容量をもたらすことができる。適切なSiC基板は、例えば、ノースカロライナ州ダラム所在の本出願人Cree,Inc.によって製造されている。シリコンカーバイドは基板材料として使用できるが、本発明の実施形態は、サファイア、窒化アルミニウム、窒化アルミニウムガリウム、窒化ガリウム、シリコン、GaAs、LGO、ZnO、LAO、InP等の任意の適切な基板を利用できる。特定の実施形態において、適切なバッファ層を形成することもできる。再び図5を参照すると、チャンネル層520が基板500上に形成される。チャンネル層520は、前述のバッファ層、遷移層、及び/又は核生成層を用いて基板500上に形成することができる。チャンネル層520は、圧縮歪みを受ける場合がある。更に、チャンネル層、及び/又はバッファ層、核生成層、及び/又は遷移層は、有機金属化学蒸着法MOCVDによって、又は分子線エピタキシー法MBE、ハイブリッド気相エピタキシー法HVPE、又は他の適切な手法等の当業者には公知の他の手法によってエピタキシャル成長させることができる。本発明の特定の実施形態において、チャンネル層520は、チャンネル層520の伝導バンド端のエネルギーがチャンネル層と障壁層との間の境界面での障壁層522の伝導バンド端のエネルギーよりも小さいという条件で、0≦x<1であるAlxGa1xN等のIII族窒化物である。本発明の特定の実施形態において、x=0はチャンネル層520がGaNであることを示している。チャンネル層520は、InGaN、AlInGaN等の他のIII族窒化物を含有することもできる。特定の実施形態において、チャンネル層520は非ドープすなわち非意図的なドープとすることができ、約20Åを超える厚さに成長させることができる。また、チャンネル層520は、GaN、AlGaN等の超格子又は組み合わせ等の多層構造とすることができる。障壁層522は、チャンネル層520上に形成される。障壁層522は、チャンネル層520のバンドギャップよりも広いバンドギャップを有することができ、障壁層522は、チャンネル層520よりも小さい電子親和力を有することもできる。障壁層522は、チャンネル層520上に直接エピタキシャル成長させることができる。本発明の所定の実施形態において、障壁層522は、AlN、AlInN、AlGaN、及び/又はAlInGaNを含み、約0.1nmから約10nmの厚さを有する。特定の実施形態において、障壁層は、0≦x<0.32であるAlxGa1xNを含むことができる。特定の実施形態において、x=0.22である。本発明の実施形態は、特定のHETM構造体に関して本明細書に説明されるが、本発明はこの構造体に限定されると解釈すべきではない。例えば、追加の層を、本発明の教示から恩恵を受けながら、HEMTデバイスに含むことができる。追加の層としては、障壁層上のGaNキャップ層を挙げることができる。更に、障壁層522は、複数の層を備えることができる。従って、本発明の実施形態は、障壁層を単層に限定すると解釈すべきではなく、例えば、GaN層、AlGaN層、及び/又はAlN層の組み合わせを有する障壁層を含むことができる。例えば、GaN、AlN構造体は、合金散乱を低減又は防止するために利用できる。従って、本発明の実施形態は窒化物ベース障壁層を含むことができ、この窒化物ベース障壁層は、AlGaNベース障壁層、AlNベース障壁層、及びこれらの組み合わせを含むことができる。本発明の特定の実施形態において、障壁層522は、十分に厚く、十分高いAl組成物及び、障壁層522がオーミックコンタクト金属の下に埋め込まれる場合、分極効果によってチャンネル層520と障壁層522との間の境界面において有意なキャリア濃度を引き起こすドーピングを有する。また、障壁層522は、障壁層522と誘電体層124、224、324、424との間の境界面において沈積したイオン化不純物に起因するチャンネル内での電子散乱を低減又は最小にするために十分厚くする必要がある。前述のように、障壁層522は、チャンネル層520のバンドギャップよりも広いバンドギャップとチャンネル層522よりも小さい電子親和力とを有することができる。従って、本発明の所定の実施形態において、障壁層522は、AlGaN、AlInGaN、及び/又はAlN、又はそれらの層の組み合わせを含むことができる。障壁層522は、その中に亀裂又は実質的な欠陥を生じさせるほど厚くてはいけない。本発明の所定の実施形態において、障壁層522は非ドープであるか、又はn型ドーパントで約1019cm3未満の濃度にドープされる。本発明の特定の実施形態において、障壁層522は、0<x<=1であるAlxGa1xNを含む。特定の実施形態において、アルミニウム濃度は、約25とすることができる。しかしながら、本発明の他の実施形態において、障壁層522は、約5から約100のアルミニウム濃度を有するAlGaNを備える。本発明の特定の実施形態において、アルミニウム濃度は約10よりも大きい。図6Aから図6Cを参照すると、特定の実施形態によるNiO層を含むゲートの作製における処理ステップを示す断面が説明される。GaN層605、SiN層624、ソース650、ドレイン651、及び図6Aから図6Cに示されていないデバイス部分の作製は、当業者に公知の方法によって行うことができる。本明細書で説明する詳細事項は、本発明の特定の実施形態によるNiO層及びNi/NiO層の形成を対象とすることになる。最初に図6Aを参照すると、誘電体層629、ソース650、及びドレイン651上にマスク690を形成する。図6Aで更に示すように、マスク690に従って、例えばGaN層であるバンドギャップの大きい層605の露出部分にニッケル層を形成する。特定の実施形態において、ニッケル層は、マスク690によって露出されるGaN層605上に蒸着できる。本出願の特定の実施形態において、蒸着プロセス時、ニッケルは、約10.0sccm未満の酸素に曝すことができ、NiO層625が形成される。蒸着は、本出願の範囲を逸脱することなく、例えば、熱蒸着又は電子ビーム蒸着を用いて行うことができる。特定の実施形態において、ニッケル層は、スパッタリングプロセスを用いて堆積させることができる。スパッタリングプロセス時に酸素を導入してNiO層625をもたらすことができる。別の実施形態において、酸素はニッケル層の形成時にその場所で導入してNiO層625をもたらすことができる。約10sccm未満の酸素は、例えば、グリッドレスエンドホールプラズマソースであるプラズマソースを用いて発生させることができる。図2及び図3で示すように、特定の実施形態において、ニッケル層625の形成は、NiO層の形成に先行すること226、又は後続すること326ができる。このようにして、Ni/NiO層又はNiO/Ni層を設けることができる。Ni/NiO層は、前述のNiO層と同じ利点をもたらす。図6Bを参照すると、マスク690に従ってNiO金属層上に例えばPtの拡散障壁層635を形成する。次に、マスク690に従って拡散障壁層635上に例えば金である電流波及層645を形成する。特定の実施形態において、NiO層625上に拡散障壁層635を直接形成し、拡散障壁層635上に電流波及層645を直接形成する。拡散障壁層635及び電流波及層645に使用できる他の材料としては、白金、モリブデン、タングステン、クロム、及び/又はタンタルを挙げることができる。図6Cを参照すると、誘電体層624とソース650及びドレイン651の領域からマスク690を除去する。例えば、高電子移動度トランジスタHEMT又は金属半導体電界効果トランジスタMESFETであるデバイスは、当業者に公知の方法を用いて完成することができる。図1から図6Cに関して説明したように、本発明の特定の実施形態は、バンドギャップの大きい層上にNiO層又はNi/NiO層を設けてニッケルシリサイドの生成を抑制するものであり、これにより信頼性の高いデバイスを提供できる。多くの異なる実施形態を以上の説明及び添付図面に関連して本明細書に開示した。これらの実施形態のあらゆる組合せ及び部分組合せを逐語的に説明することは、過剰な繰返しで曖昧化になることは理解されるであろう。従って、添付図面を含む本明細書は、本明細書に説明する実施形態及びそれらを製造して使用する方法及び処理の全ての組合せ及び部分組合せの完全な説明を構成すると解釈すべきであり、あらゆるこうした組合せ及び部分組合せに対する特許請求の範囲をサポートすべきである。添付図面及び本明細書において本発明の典型的な好ましい実施形態を開示し、かつ特定の用語を使用したが、それらは、網羅的及び説明的な意味のみで使用されて制限の目的では用いられず、本発明の範囲は、以下の特許請求の範囲に示されている。"