"複数の仮想処理手段により仮想計算機を2つ以上実行する計算機システムであって、計算処理を行う物理資源により構成され且つ第1の仮想処理手段が第1の仮想計算機の第1の処理を実行するときに前記第1の仮想処理手段に割り当てられ、第2の仮想処理手段が第2の仮想計算機の第1の処理を実行するときに前記第2の仮想処理手段に割り当てられる第1の処理装置と、計算処理を行う物理資源により構成され且つ前記第1の仮想計算機の第2の処理を第1の仮想処理手段により実行するための第1の割込み要求を受け付けて前記第1の仮想処理手段に割り当てられ、前記第2の仮想計算機の第2の処理を第2の仮想処理手段により実行するための第2の割込み要求を受け付けると前記第2の仮想処理手段に割り当てられる第2の処理専用の第2の処理装置と、前記第1の割込み要求または前記第2の割込み要求を前記第2の処理装置に対して発行する割込みコントローラとを備えることを特徴とする計算機システム。前記第2の処理は、複数の仮想計算機それぞれを管理する複数のオペレーティングシステムの内部時刻を規定するシステムタイマのカウンタの値を進める処理であることを特徴とする請求項1記載の計算機システム。前記第1の処理装置が前記第1の仮想処理手段に割り当てられているときに、前記割込みコントローラから前記第2の処理装置に対して、前記第1の割込み要求が発行されると、前記第1の処理装置を停止して前記第1の処理装置の前記第1の仮想処理手段への割り当てを解除するとともに前記第2の処理装置を前記第1の仮想処理手段に割り当てる処理装置管理部を有することを特徴とする請求項1記載の計算機システム。前記処理装置管理部は、前記第2の処理装置が前記第2の仮想処理手段に割り当てられているときに、前記割込みコントローラから前記第2の処理装置に対して、前記第1の割込み要求が発行されると、前記第2の処理装置を前記第1の仮想処理手段に割り当てることを特徴とする請求項3記載の計算機システム。前記第1の仮想計算機がマルチプロセッシング方式に対応したオペレーティングシステムで管理され、前記第1の仮想計算機が前記第1の仮想処理手段と第3の仮想処理手段とにより実行され、前記第2の処理装置は、前記第1の仮想計算機の前記第2の処理を前記第3の仮想処理手段により実行するための第3の割込み要求を受け付けると前記第3の仮想処理手段に割り当てられることを特徴とする請求項1記載の計算機システム。前記第2の処理装置は、前記第1の処理装置に比べて消費電力が少ないことを特徴とする請求項1記載の計算機システム複数の仮想処理手段により仮想計算機を2つ以上実行する計算機システムであって、計算処理を行う物理資源により構成され且つ第1の仮想処理手段が第1の仮想計算機の第1の処理を実行するときに第1の仮想処理手段に割り当てられ、第2の仮想処理手段が第2の仮想計算機の第1の処理を実行するときに第2の仮想処理手段に割り当てられる第1の処理装置と、計算処理を行う物理資源により構成され且つ前記第1の仮想計算機の第2の処理を第1の仮想処理手段により実行するための第1の割込み要求を受け付けると前記第1の仮想処理手段に割り当てられ、前記第2の仮想計算機の第2の処理を第2の仮想処理手段により実行するための第2の割込み要求を受け付けると前記第2の仮想処理手段に割り当てられる第2の処理専用の第2の処理装置と、前記第1の割込み要求または前記第2の割込み要求を前記第2の処理装置に対して発行する割込みコントローラとを備える計算機システムの処理方法であって、前記第1の処理装置が前記第1の仮想処理手段に割り当てられているときに、前記割込みコントローラから前記第2の処理装置に対して、前記第1の割込み要求が発行されると、前記第1の処理装置を停止して前記第1の処理装置の前記第1の仮想処理手段への割り当てを解除するとともに前記第2の処理装置を前記第1の仮想処理手段に割り当てる処理装置切替ステップを含むことを特徴とする計算機システムの処理方法。前記処理装置切替ステップでは、前記第1の処理装置が前記第1の仮想処理手段に割り当てられているときに、前記割込みコントローラから前記第2の処理装置に対して、前記第2の割込み要求が発行されると、前記第2の処理装置を前記第2の仮想処理手段に割り当てることを特徴とする請求項7記載の計算機システムの処理方法。複数の仮想処理手段により仮想計算機を2つ以上実行する計算機システム用集積回路であって、計算処理を行う物理資源により構成され且つ第1の仮想処理手段が第1の仮想計算機の第1の処理を実行するときに第1の仮想処理手段に割り当てられ、第2の仮想処理手段が第2の仮想計算機の第1の処理を実行するときに第2の仮想処理手段に割り当てられる第1の処理装置と、計算処理を行う物理資源により構成され且つ前記第1の仮想計算機の第2の処理を第1の仮想処理手段により実行するための第1の割込み要求を受け付けると前記第1の仮想処理手段に割り当てられ、前記第2の仮想計算機の第2の処理を第2の仮想処理手段により実行するための第2の割込み要求を受け付けると前記第2の仮想処理手段に割り当てられる第2の処理専用の第2の処理装置と、前記第1の割込み要求または前記第2の割込み要求を前記第2の処理装置に対して発行する割込みコントローラとを備えるを備えることを特徴とする計算機システム用集積回路。しかしながら、特許文献1に記載の技術では、図18に示すように、仮想計算機310が時刻T2で再び実行されると同時に、当該時刻T2から新たにチック割込みを開始するので、時刻T2以後のチック割込みのタイミングが、仮に時刻T1以前から時刻T2以後に亘って継続して仮想計算機310を実行されていたとした場合のチック割込みのタイミングに対して、ずれてしまうことがあった。例えば、仮想計算機311の停止時間時刻T1から時刻T2の間が仮想計算機311に対するチック割込みが発行される周期の整数倍でない場合、チック割込みのタイミングがずれてしまうことがあった図18中の太線の矢印および破線の矢印を参照。そうすると、仮想計算機310で実行されるタスクが、所定の基準時刻からチック割込みが発行される周期の整数倍であって且つ仮想計算機310311の切り替え周期よりも長い時間だけ経過したときに行う処理を含む場合、当該タスクが正常に実行されないおそれがあった。また、特許文献1に記載の技術では、仮想計算機310の停止中に割込み要求発行手段により発行される仮想計算機310に対するチック割込みをカウントする手段を用いない。従って、仮想計算機310の停止時間がシステムタイマの周期よりも長くなると、仮想計算機310の停止期間中に発生する予定であったチック割込み図18の時刻T1から時刻T2の間の破線矢印参照がカウントされないこととなる。すると、仮想計算機310が、チック割込みのカウント数に基づいて行う処理を含むタスクを正常に実行できなくなるおそれがあった。また、特許文献2に記載の技術では、例えば、2つのオペレーティングシステムOS11,OS12を交互に実行する場合、図19に示すように、オペレーティングシステムOS11に割り当てられる実行期間内のチック割込みの周期が変動することになる例えば、時刻T1以前におけるチック割込みの周期図19中の矢印と時刻T2以降におけるチック割込みの周期図19中の太線の矢印とで異なる。。すると、仮想計算機で実行するアプリケーションプログラムタスクや仮想計算機で制御する周辺デバイスが、一定の周期で発生するトリガに基づいて動作するものであって、チック割込みをトリガとして用いるものであると、トリガの周期が変動することになるので正常に動作しなくなるおそれがあった。更に、オペレーティングシステムOS11が、例えば、ユーザインタフェースからの入力を所定の時間だけ待つ処理入力待ち処理を含むものであり、チック割込みの周期に基づいて計時するものである場合、チック割込みの周期が変動すると、当該入力待ち処理が正しく実行されなくなるおそれがあった。つまり、特許文献1および2に記載の技術では、割込み発生手段から一定の周期で発行される割込み要求に対してリアルタイムで実行する必要のある処理に異常をきたすおそれがあった。本発明は、上記事由に鑑みてなされたものであり、仮想計算機の切り替えに伴うオーバーヘッドを削減しながらも、外部からの割込み要求に対してリアルタイムで行われるタスクの異常や周辺デバイスの異常動作を防止できる計算機システムを提供することを目的としている。本発明の計算機システムは、複数の仮想処理手段により仮想計算機を2つ以上実行する計算機システムであって、計算処理を行う物理資源により構成され且つ第1の仮想処理手段が第1の仮想計算機の第1の処理を実行するときに第1の仮想処理手段に割り当てられ、第2の仮想処理手段が第2の仮想計算機の第1の処理を実行するときに第2の仮想処理手段に割り当てられる第1の処理装置と、計算処理を行う物理資源により構成され且つ第1の仮想計算機の第2の処理を第1の仮想処理手段により実行するための第1の割込み要求を受け付けて第1の仮想処理手段に割り当てられ、第2の仮想計算機の第2の処理を第2の仮想処理手段により実行するための第2の割込み要求を受け付けると第2の仮想処理手段に割り当てられる第2の処理専用の第2の処理装置と、第1の割込み要求または第2の割込み要求を第2の処理装置に対して発行する割込みコントローラとを備える。本構成によれば、第2の仮想計算機の第1の処理を第1の処理装置を第2の仮想処理手段に割り当てて実行している場合であって、第1の仮想計算機の第2の処理を実行するときに、第1の処理装置を第2の仮想処理手段から第1の仮想処理手段に割当てを変更する必要がないので、仮想計算機を実行する仮想処理手段の切り替えに伴うオーバーヘッドを削減することができる。また、第2の処理装置が割り当てられた第2の仮想処理手段が、割込みコントローラから発行される第2の割込み要求にリアルタイムで追従して、第2の処理を実行するので、各仮想計算機における第2の処理のリアルタイム性を維持することができる。また、本発明に係る計算機システムは、第2の処理が、複数の仮想計算機それぞれを管理する複数のオペレーティングシステムの内部時刻を規定するシステムタイマのカウンタの値を進める処理であってもよい。本構成によれば、仮想計算機を管理するオペレーティングシステムのシステムタイマのカウンタの値を更新する処理のリアルタイム性を維持することができる。また、本発明に係る計算機システムは、第1の処理装置が第1の仮想処理手段に割り当てられているときに、割込みコントローラから第2の処理装置に対して、第1の割込み要求が発行されると、第1の処理装置を停止して第1の処理装置の第1の仮想処理手段への割り当てを解除するとともに第2の処理装置を第1の仮想処理手段に割り当てる処理装置管理部を有するものであってもよい。本構成によれば、第1の処理装置が第1の仮想処理手段に割り当てられているときに、割込みコントローラから第2の処理装置に対して、第1の仮想処理手段が仮想計算機の第1の処理を実行するための割込みが発行されると、処理装置管理部が、第1の処理装置を停止して第1の処理装置の第1の仮想処理手段への割り当てを解除するとともに第2の処理装置を第1の仮想処理手段に割り当てることにより、第1の仮想処理手段が実行する処理の内容に応じて、第1の仮想処理手段に割り当てる物理資源を適切に切り替えることができるので、第1の仮想処理手段が実行する処理に最も適した物理資源を有効に活用することができる。また、本発明に係る計算機システムは、処理装置管理部が、第1の処理装置が第1の仮想処理手段に割り当てられているときに、割込みコントローラから第2の処理装置に対して、第2の割込み要求が発行されると、第2の処理装置を第2の仮想処理手段に割り当てるものであってもよい。本構成によれば、第1の処理装置が第1の仮想処理手段に割り当てられているときに、割込みコントローラから第2の処理装置に対して、第2の仮想処理手段が仮想計算機の第2の処理を行うための割込みが発行されると、処理装置管理部が、第2の処理装置を第2の仮想処理手段に割り当てることにより、第1の仮想処理手段が実行する第1の処理を中断することなく第2の仮想処理手段に第2の処理を実行させることができるので、計算機システム全体の処理効率を向上させることができる。また、本発明に係る計算機システムは、第1の仮想計算機がマルチプロセッシング方式に対応したオペレーティングシステムで管理され、第1の仮想計算機が第1の仮想処理手段と第3の仮想処理手段とにより実行され、第2の処理装置が、第1の仮想計算機の第2の処理を第3の仮想処理手段により実行する旨の第3の割込み要求を受け付けると第3の仮想処理手段に割り当てられるものであってもよい。本構成によれば、第1の仮想計算機の第1の処理の実行を中断することなく、第1の仮想計算機の第2の処理を実行することができるので、計算機システム全体の処理効率を向上させることができる。また、本発明に係る計算機システムは、第2の処理装置が、第1の処理装置に比べて消費電力が少ないものであってもよい。本構成によれば、第2の処理を、第1の処理装置に比べて消費電力の少ない第2の処理装置で実行することで、計算機システム全体で消費される電力を削減することができる。また、本発明は、複数の仮想処理手段により仮想計算機を2つ以上実行する計算機システムであって、計算処理を行う物理資源により構成され且つ第1の仮想処理手段が第1の仮想計算機の第1の処理を実行するときに第1の仮想処理手段に割り当てられ、第2の仮想処理手段が第2の仮想計算機の第1の処理を実行するときに第2の仮想処理手段に割り当てられる第1の処理装置と、計算処理を行う物理資源により構成され且つ第1の仮想計算機の第2の処理を第1の仮想処理手段により実行するための第1の割込み要求を受け付けると第1の仮想処理手段に割り当てられ、第2の仮想計算機の第2の処理を第2の仮想処理手段により実行するための第2の割込み要求を受け付けると第2の仮想処理手段に割り当てられる第2の処理専用の第2の処理装置と、第1の割込み要求または第2の割込み要求を第2の処理装置に対して発行する割込みコントローラとを備える計算機システムの処理方法であって、第1の処理装置が第1の仮想処理手段に割り当てられているときに、割込みコントローラから第2の処理装置に対して、第1の割込み要求が発行されると、第1の処理装置を停止して第1の処理装置の第1の仮想処理手段への割り当てを解除するとともに第2の処理装置を第1の仮想処理手段に割り当てる処理装置切替ステップを含む計算機システムの処理方法であってもよい。本構成によれば、第1の処理装置が第1の仮想処理手段に割り当てられているときに、割込みコントローラから第2の処理装置に対して、第1の仮想処理手段が仮想計算機の第1の処理を実行するための割込みが発行されると、第1の処理装置を停止して第1の処理装置の第1の仮想処理手段への割り当てを解除するとともに第2の処理装置を第1の仮想処理手段に割り当てることにより、第1の仮想処理手段が実行する処理の内容に応じて、第1の仮想処理手段に割り当てる物理資源を適切に切り替えることができるので、第1の仮想処理手段が実行する処理に最も適した物理資源を有効に活用することができる。また、本発明に係る計算機システムは、処理装置切替ステップで、第1の処理装置が第1の仮想処理手段に割り当てられているときに、割込みコントローラから第2の処理装置に対して、第2の割込み要求が発行されると、第2の処理装置を第2の仮想処理手段に割り当てる計算機システムの処理方法であってもよい。本構成によれば、第1の処理装置が第1の仮想処理手段に割り当てられているときに、割込みコントローラから第2の処理装置に対して、第2の仮想処理手段が仮想計算機の第2の処理を行うための割込みが発行されると、処理装置管理部が、第2の処理装置を第2の仮想処理手段に割り当てることにより、第1の仮想処理手段が実行する第1の処理を中断することなく第2の仮想処理手段に第2の処理を実行させることができるので、計算機システム全体の処理効率を向上させることができる。また、本発明は、複数の仮想処理手段により仮想計算機を2つ以上実行する計算機システム用集積回路であって、計算処理を行う物理資源により構成され且つ第1の仮想処理手段が第1の仮想計算機の第1の処理を実行するときに第1の仮想処理手段に割り当てられ、第2の仮想処理手段が第2の仮想計算機の第1の処理を実行するときに第2の仮想処理手段に割り当てられる第1の処理装置と、計算処理を行う物理資源により構成され且つ第1の仮想計算機の第2の処理を第1の仮想処理手段により実行するための第1の割込み要求を受け付けると第1の仮想処理手段に割り当てられ、第2の仮想計算機の第2の処理を第2の仮想処理手段により実行するための第2の割込み要求を受け付けると第2の仮想処理手段に割り当てられる第2の処理専用の第2の処理装置と、第1の割込み要求または第2の割込み要求を第2の処理装置に対して発行する割込みコントローラとを備える計算機システム用集積回路であってもよい。本構成によれば、計算機システムの小型化を図ることができる。<実施の形態1><1>構成<1-1>全体構成本実施の形態に係る計算機システムの全体構成図を図1に示す。計算機システムは、メモリ102と、CPUCentralProcessingUnit103と、キャッシュメモリ104と、チックCPU105と、割込みコントローラ106と、ハードウェアタイマ107とを含んで構成される。また、メモリ102、CPU103、キャッシュメモリ104、チックCPU105、割込みコントローラ106およびハードウェアタイマ107それぞれは、バス101により接続されている。CPU103は、メモリ102に記憶されているプログラムを読み出して実行することにより、後述の仮想計算機110,111の計算処理を実行する仮想CPU143,144を実現する。ここで、CPU103は、仮想CPU143、144に対して交互に割り当てられる。チックCPU105は、CPU103よりも低速で小規模なプロセッサにより構成され、CPU103に比べて消費電力が少なくコストも低い。チックCPU105は、仮想計算機110,111の内部時刻を規定するシステムタイマST1ST2を進める処理であるタイマ処理を行うときだけ、仮想CPU143または仮想CPU144に割り当てられる。本実施の形態の計算機システムにおいて、タイマ処理を行う際の動作についての詳細は<2>で述べる。メモリ102は、例えば、DRAMDynamicRandomAccessMemory等により構成される。また、メモリ102は、CPU103を後述の仮想CPU143144に割り当てるためのレジスタ情報等からなるデータD1D2図3参照を格納しておく領域であるCPU用作業領域102a1と、チックCPU105を後述の仮想CPU143144に割り当てるためのレジスタ情報等からなるデータD1a,D2a図4参照を格納しておく領域であるチックCPU用作業領域102a2と、データD1D2D1aを一時的に退避させておくための第1の退避領域102bおよび第2の退避領域102cとが設けられてなる。つまり、データD1は、CPU103を仮想CPU143に割り当てて、仮想CPU143により仮想計算機110のタイマ処理以外の計算処理を実行するために必要となり、データD2は、CPU103を仮想CPU144に割り当てて、仮想CPU144により仮想計算機111のタイマ処理以外の計算処理を実行するために必要となる。また、データD1a,D2aは、チックCPU105を仮想CPU143,144に割り当てて、仮想CPU143,144により仮想計算機110,111のタイマ処理を実行するために必要となる。キャッシュメモリ104は、例えば、SRAMStaticRandomAccessMemory等により構成される。キャッシュメモリ104は、CPU103またはチックCPU105がメモリ102から読み出すプログラムに含まれるコマンドやCPU103またはチックCPU105がプログラムを実行する際に使用するデータを一時的に記憶する。また、キャッシュメモリ104は、CPU103またはチックCPU105がメモリ102に書き込むデータも一時的に記憶する。ハードウェアタイマ107は、図2aに示すように、割込み要求信号を出力する第1の信号出力ポート1073および第2の信号出力ポート1074と、第1の信号出力ポート1073から割込み要求信号を出力するタイミングを決める第1のダウンカウンタ1071および第2の信号出力ポート1074から割込み要求信号を出力するタイミングを決める第2のダウンカウンタ1072とを備える。ここで、第1の信号出力ポート1073および第2の信号出力ポート1074は、それぞれ割込み要求信号線108a1108a2を介して、割込みコントローラ106に接続されている。また、第1のダウンカウンタ1071および第2のダウンカウンタ1072は、クロック発生手段107aに接続されており、クロック発生手段107aから入力されるクロック信号に基づいて値をデクリメントしていく。ここで、各信号出力ポート1073,1074には、各ダウンカウンタ1071,1072の符号ビット1071a,1072aの値が出力されるようになっている。従って、例えば、図2bに示すように、第1のダウンカウンタの値がアンダーフローして符号ビットが1に更新されると、第1の信号出力ポート1073から割込みコントローラ106に対して割込み要求信号が出力されることになる。割込みコントローラ106は、汎用のPICProgrammableInterruptControllerにより構成され、第1の信号出力ポートから出力された割込み要求信号が入力される第1の信号入力端子図示せずと、第2の信号出力ポートから出力された割込み要求信号が入力される第2の信号入力端子図示せずとを備える。また、割込みコントローラ106は、第1の信号入力端子に割込み要求信号が入力されると割込み要求を出力する第1の割込み出力端子図示せずと、第2の信号入力端子に割込み要求信号が入力されると割込み要求を出力する第2の割込み出力端子図示せずとを備える。ここで、第1の割込み出力端子は、割込み信号線108b1を介してCPU103に接続され、第2の割込み出力端子は、割込み信号線108b2を介してチックCPU105に接続されている。そして、割込みコントローラ106は、ハードウェアタイマ107から割込み要求信号が入力される信号入力端子の種類に応じて、CPU103またはチックCPU105に対して割込み要求を行う。例えば、第1の信号入力端子に割込み要求信号が入力されると、割込みコントローラ106は、仮想計算機110のタイマ処理第2の処理に対応する。を仮想CPU143により実行するための割込み要求チック割込みをチックCPU105に対して行う。また、割込みコントローラ106は、割込み要求を出力した割込み出力端子の識別情報等から構成される割込み要求情報を保持している。<1-2>ハイパーバイザハイパーバイザ112は、図1に示すように、仮想CPU143、144、割込み処理部140、仮想計算機スケジューラVMVtrtualMachineスケジューラ141およびCPU管理部142を含んで構成される。ここで、ハイパーバイザ112は、割込みコントローラ106から発行される割込み要求に対応してハイパーバイザ112で実行されるハンドラを特定するベクタを管理している。このべクタで特定されるハンドラには、CPU103が割込みコントローラ106から割込み要求を受けると、後述の割込み処理部140による割込み要求の種類および割込み対象となる仮想計算機110,111を特定することを内容とするハンドラが含まれる。なお、図1は、CPU103がメモリ102上のプログラムを実行することによりハイパーバイザ112が実現されている様子を概念的に示したものであり、ハイパーバイザ112が実際にメモリ102の一部を構成しているわけではない。仮想CPU143、144は、CPU103により実現される。ここで、仮想CPU143は、第1の仮想処理手段に対応し、仮想CPU144は、第2の仮想処理手段に対応する。割込み処理部140は、割込みコントローラ106から割込み要求が発行されると、ハイパーバイザ112が管理する割込みベクタに従って、割込みハンドラを実行することにより、割込み要求の種類および割込み対象となる仮想計算機110,111を特定し、VMスケジューラ141に通知する。ここで、割込み処理部140は、割込みコントローラ106に保持されている割込み要求情報にアクセスして、割込み要求の種類および割込みの対象とを特定する。VMスケジューラ141は、通常、自らの保持する仮想CPU143144へのCPU103の割当てスケジュールに基づいて、仮想CPU143による仮想計算機110の実行と仮想CPU144による仮想計算機111の実行とを交互に繰り返す。そして、割込みコントローラ106が割込み要求を発行した場合、VMスケジューラ141は、割込み要求に起因する処理を優先的に行えるようにCPU103およびチックCPU105の仮想CPU143144への割当てを決定する。つまり、VMスケジューラ141は、自らが保持する割当てスケジュールと、割込み処理部140から通知される割込み要求の種類および割込み対象に関する情報とに基づいて、CPU103およびチックCPU105の仮想CPU143144への割当てを適宜決定する。また、VMスケジューラ141は、割込み処理部140で特定された割込み要求の種類および割込みの対象となる仮想計算機110,111に基づいて、仮想CPU143,144に割り当てるCPUCPU103かチックCPU105を決定する。また、VMスケジューラ141は、仮想CPU143144が仮想計算機110111のタイマ処理以外の計算処理を実行しているか否かを判断する機能を有しており、判断結果を仮想CPU143,144へのCPU103またはチックCPU105の割り当てに反映させる。VMスケジューラ141は、決定した内容で、仮想CPU143,144にCPU103またはチックCPU105を割り当てるようにCPU管理部142に指示する。CPU管理部142は、VMスケジューラ141から通知された割り当て内容に従って、CPU103またはチックCPU105を仮想CPU143144に割り当てる。また、CPU管理部142は、仮想CPU143144それぞれが仮想計算機110111を実行する際に使用するデータの管理も行う。例えば、仮想CPU144が仮想計算機111のタイマ処理以外の計算処理を実行しているときに、CPU管理部142が、仮想CPU143に仮想計算機110でタイマ処理以外の計算処理を実行させるとする。この場合、CPU管理部142は、CPU103を仮想CPU143に割り当てる。ここでは、CPU管理部142は、データD2を一時的にメモリ102上のCPU用作業領域102a1から第2の退避領域102cに退避させる図3a。その後、CPU管理部142が、予め第1の退避領域102bに退避させてあるデータD1をCPU用作業領域102a1に読み込む図3b。また、仮想CPU144が仮想計算機111でタイマ処理以外の計算処理を実行しているときに、CPU管理部142が、仮想CPU143に仮想計算機110のタイマ処理を実行させるとする。この場合、CPU管理部142は、CPU103の仮想CPU144への割り当てをそのままにして、チックCPU105を仮想CPU143に割り当てる。ここでは、CPU管理部142は、図4aに示すように、予め第1の退避領域102bに退避させておいたデータD1aをチックCPU用作業領域102a2に読み込む。その後、仮想CPU143による仮想計算機110のタイマ処理が終了すると、CPU管理部142は、データD1aをチックCPU用作業領域102a2から再び第1の退避領域102bに退避させる。そして、チックCPU105を仮想CPU144に割り当てるときは、CPU管理部142は、予め第2の退避領域102cに退避させておいたデータD2aをチックCPU用作業領域102a2に読み込む。<1-3>仮想計算機仮想計算機110、111は、それぞれオペレーティングシステムOS1,OS2によって管理されている。図1に示す例では、仮想計算機110では、オペレーティングシステムOS1上でアプリケーションタスクT11,T12が実行され、仮想計算機111では,オペレーティングシステムOS2上でアプリケーションタスクT21,T22が実行されている。なお、図1は、CPU103がメモリ102上のプログラムを実行することにより仮想計算機110,111が実現されている様子を概念的に示したものであり、仮想計算機110,111が実際にメモリ102の一部を構成しているわけではない。各オペレーティングシステムOS1、OS2は、仮想CPU143144がハンドラを実行する際に参照する割込みコントローラ106から通知される割込み要求の種類と、各割込み要求に対応した割込みハンドラのエントリーアドレスとから構成される割込みテーブルTb1、Tb2を管理している。これにより、仮想CPU143,144は、割込みテーブルTb1,Tb2を参照して、当該割込み要求の種類からエントリーアドレスを特定し、当該エントリーアドレスで特定されるハンドラを実行する。また、割込みテーブルTb1,Tb2に登録されたエントリーアドレスには、タイマ処理を行う割込みハンドラチックハンドラを特定するものが含まれている。なお、仮想CPU143144が、チックハンドラを実行すると、システムタイマST1ST2のカウンタ値が1だけ増加するつまり、内部時刻を1単位進める。また、割込みテーブルTb1,Tb2は、割込みコントローラ106からチック割込み要求が発行されたときに、チックハンドラに対応するエントリーアドレスを特定するために仮想CPU143144により参照される。<2>動作本実施の形態の計算機システムの動作のフローチャートを図5および図6に示す。まず、割込みコントローラ106は、ハードウェアタイマ107から割込み要求信号が入力されると、当該割込み要求信号が、チック割込みであるか否かを判断するステップS101。ここでは、割込みコントローラ106は、割込み要求信号が第1の信号入力端子と第2の信号入力端子のいずれに入力されたかにより、割り込み要求信号の種類を判断する。例えば、割込み要求信号が第2の信号入力端子に入力されると、割込みコントローラ106は、チック割込みであると判断する。ステップS101において、割込みコントローラ106が割込み要求信号がチック割込みを要求するものではないと判断するとステップS101:No、割込みコントローラ106は、割込み信号線108b1を介してCPU103に割込み要求を発行するステップS102。このとき、割込み処理部140が、割込みコントローラ106に保持されている割込み要求情報にアクセスして、割込み要求の種類および割込み対象となる仮想CPUここでは、仮想CPU143とする。の特定を行い、割込み要求の種類および割込み対象をVMスケジューラ141に通知するステップS103。ここでは、割込み処理部140が、割込み要求の種類がチック割込み以外の割込み要求であることと、割込みの対象が仮想CPU143であることをVMスケジューラ141に通知する。次に、VMスケジューラ141が、仮想CPU143が仮想計算機110のタイマ処理以外の計算処理第1の処理に対応する。を実行中であるか否か、言い換えると、割込み対象の仮想CPU143が動作中であるか否かを判断しステップS104、判断した結果をCPU管理部142に通知する。ステップS104において、VMスケジューラ141により仮想CPU143が停止中であると判断された場合ステップS104:No図7a、CPU管理部142は、仮想CPU144による仮想計算機111のタイマ処理以外の計算処理を停止させ、CPU103の仮想CPU144への割り当てを解除する。その後、CPU103を仮想CPU143に割り当てるCPU103の仮想CPU143,144への割り当てを変更する。図7bステップS105。このとき、CPU管理部142は、メモリ102上の作業領域102aに読み出されているデータD2をメモリ102上の第2の退避領域102cに退避させ図3a参照、予め第1の退避領域102bに退避させておいたデータD1をCPU用作業領域102a1に読み出す図3b参照。その後、割込み処理部140が、仮想CPU143に対して、割込みコントローラ106がチック割込み以外の割込み要求を発行した旨を通知するステップ106。割込み要求の通知を受けた仮想CPU143は、割込みテーブルTb1に登録されたエントリーアドレスに従って、割込みハンドラH1を実行する図7cステップS107。そして、仮想CPU143による当該割込みハンドラH1の実行が終了すると、割込み処理部140は、割込みハンドラH1の実行が終了したことをVMスケジューラ141に通知する。割込みハンドラH1の実行終了の通知を受けたVMスケジューラ141は、仮想CPU143にCPU103を割り当てるようにCPU管理部142に指示するステップS108。そして、CPU管理部142は、CPU103の仮想CPU143への割り当てを解除し、CPU103を仮想CPU144に割り当てるCPU103の仮想CPU143,144への割り当てを変更する。図7dステップS109。このとき、CPU管理部142は、図8aに示すように、メモリ102上のCPU用作業領域102a1に読み込まれているデータD1をメモリ102上の第1の退避領域102bに退避させ、図8bに示すように、第2の退避領域102bに退避させておいたデータD2をCPU用作業領域102a1に読み込む。一方、ステップS101において、割込みコントローラ106が割込み要求信号がチック割込みを要求するものと判断するとステップS101:Yes、割込みコントローラ106は、割込み信号線108b2を介してチックCPU105に割込み要求を発行するステップS110。このとき、割込み要求を受けたチックCPU105は、動作を開始するステップS111。そして、割込み処理部140が、割込みコントローラ106に保持されている割込み要求情報にアクセスして、割込み要求の種類および割込み対象となる仮想CPU143の特定を行い、割込み要求の種類および割込み対象をVMスケジューラ141に通知するステップS112。ここでは、チックCPU105が、仮想計算機110のタイマ処理を仮想CPU143により実行するためのチック割込みを受け付けたとする。この場合、割込み処理部140が、割込み要求の種類がチック割込みであることと、割込みの対象が仮想計算機110であることをVMスケジューラ141に通知する。次に、VMスケジューラ141が、仮想CPU143によって仮想計算機110のタイマ処理以外の計算処理が実行中であるか否か、言い換えると、割込み対象の仮想CPU143が動作中であるか否かを判断しステップS113、結果をCPU管理部142に通知する。ステップS113において、仮想CPU143が動作中であると判断した場合図9aステップS113:Yes、CPU管理部142は、仮想CPU143に割り当てられているCPU103を一時停止させるステップS114。そして、CPU管理部142は、CPU103が停止したことを確認した後に、CPU103の仮想CPU143への割当てを解除して、チックCPU105を仮想CPU143に割り当てる仮想CPUへの割当てを変更する図9bステップS115。このとき、CPU管理部142は、図10aに示すように、メモリ102上のCPU用作業領域102a1に格納されているデータD1をそのままにして、予め第1の退避領域102bに退避させておいたデータD1aをチックCPU用作業領域102a2に読み込む。その後、割込み処理部140が、仮想CPU143に対して、割込みコントローラ106がチック割込みを発行した旨を通知するステップS116。割込み要求の通知を受けた仮想CPU143は、割込みテーブルTb1に登録されたエントリーアドレスに従って、チックハンドラを実行する図9cステップS117。そして、仮想CPU143によるチックハンドラの実行が終了すると、割込み処理部140は、チックハンドラの実行が終了したことをVMスケジューラ141に通知する。チックハンドラの実行終了の通知を受けたVMスケジューラ141は、チックCPU105の仮想CPUへの割当てを解除して、CPU103を仮想CPU143に割り当てる仮想CPU143への割当てを変更するようにCPU管理部142に指示するステップS118。続いて、CPU管理部142が、CPU103を仮想CPU143に割り当てるステップS119。このとき、CPU管理部142は、図10bに示すように、メモリ102上のチックCPU用作業領域102a2に格納されているデータD1aを第1の退避領域102bに退避させる。その後、CPU103は、一時停止を解除して動作を開始する図9dステップS120。その後、チックCPU105が、停止するステップS121。一方、ステップS113にて、仮想CPU143が停止中であると判断した場合図11aステップS113:No、CPU管理部142は、仮想CPU143にチックCPU105を割り当てる図11bステップS121。このとき、CPU103が、仮想CPU144に割り当てられているときは、そのままの状態を維持する。ここでは、CPU管理部142は、図12aに示すように、メモリ102上のCPU用作業領域102a1に格納されているデータD2をそのままにして、予め第1の退避領域102bに退避させておいたデータD1aをチックCPU用作業領域102a2に読み込む。その後、割込み処理部140が、仮想CPU143に対して、割込みコントローラ105がチック割込みを発行した旨を通知するステップS123。割込み要求の通知を受けた仮想CPU143は、割込みテーブルTb1に登録されたエントリーアドレスに従って、チックハンドラを実行し、システムタイマST1のカウント値を進める図9cステップS124。そして、仮想CPU143によるチックハンドラの実行が終了すると、割込み処理部140は、チックハンドラの実行が終了したことをVMスケジューラ141に通知する。チックハンドラの実行終了の通知を受けたVMスケジューラ141は、チックCPU105の仮想CPU143への割り当てを解除するように、CPU管理部142に指示するステップS125。その後、CPU管理部142が、チックCPU103の仮想CPU143への割り当てを解除する図9dステップS126。そして、チックCPU105の仮想CPU143への割り当てが解除されると、チックCPU105は停止するステップS121。結局、本実施の形態では、メモリ102上にCPU用タイマ領域102a1とは別にチックCPU用タイマ領域102a2が設けられていることにより、チックCPU105を仮想CPU243244に割り当ててタイマ処理を行うときに、CPU用作業領域102a1に格納されたデータを退避させる必要がないので、データの退避に起因したオーバーヘッドを低減することができるから、計算機システムの処理効率の低下を抑制することができる。また、チックCPU105が割り当てられた仮想CPU143,144が、割込みコントローラ106から発行されるチック割込みにリアルタイムで追従して、タイマ処理を実行するので、各仮想計算機110,111におけるタイマ処理のリアルタイム性を維持することができる。<実施の形態2><1>構成<1-1>全体構成本実施の形態に係る計算機システムの構成を図13に示す。計算機システム100は、実施の形態1と略同様の構成を備え、2つのCPU201,202を含んで構成される点とメモリ102上の領域記憶領域の割り当てが実施の形態1と相違する。なお、実施の形態1と同様の構成については同一の符号を付して説明を省略する。CPU201,202は、動作クロック周波数や消費電力が同一であり、演算性能も同一であって、同一の命令セットアーキテクチャを有するプロセッサにより構成されている。メモリ102は、図14に示すように、CPU201を仮想CPU143に割り当てるためのレジスタ情報等からなるデータD1を格納しておく第1のCPU用作業領域102a11と、CPU202を仮想CPU144に割り当てるためのレジスタ情報等からなるデータD2を格納しておく第2のCPU用作業領域102a12と、チックCPU105を後述の仮想チックCPU241または仮想チックCPU242に割り当てるためのレジスタ情報等からなるデータD1a,D2aを格納しておく領域であるチックCPU用作業領域102a2と、データD1D2D1a,D2aを一時的に退避させておくための第1の退避領域102bおよび第2の退避領域102cが設けられてなる。つまり、データD1は、CPU201を仮想CPU143に割り当てて、仮想CPU143により仮想計算機110のタイマ処理以外の計算処理を実行するために必要となり、データD2は、CPU103を仮想CPU144に割り当てて、仮想CPU144により仮想計算機111のタイマ処理以外の計算処理を実行するために必要となる。また、データD1aは、チックCPU105を仮想チックCPU241に割り当てて、仮想チックCPU241により仮想計算機110のタイマ処理を実行するために必要となり、データD2aは、チックCPU105を仮想チックCPU242に割り当てて、仮想チックCPU242により仮想計算機111のタイマ処理を実行するために必要となる。<1-2>ハイパーバイザハイパーバイザ112は、図13に示すように、仮想CPU143,144、仮想チックCPU241,242、割込み処理部140、仮想計算機スケジューラVMVtrtualMachineスケジューラ141およびCPU管理部142を含んで構成される。なお、実施の形態1と同様の構成については、一部説明を省略する。なお、図13は、CPU201,202がメモリ102上のプログラムを実行することによりハイパーバイザ112が実現されている様子を概念的に示したものであり、ハイパーバイザ112が実際にメモリ102の一部を構成しているわけではない。仮想CPU143,144は、CPU201,202により実現される。仮想チックCPU241,242は、チックCPU105により実現される。また、各仮想チックCPU241,242には、それぞれに対応する仮想計算機110,111を管理するオペレーティングシステムOS1,OS2が後述のSMP方式に対応であるか否かに関する情報オペレーティングシステム情報が付与されている。この仮想チックCPU241,242が、第3の仮想処理手段に対応する。ここにおいて、仮想計算機110のタイマ処理以外の計算処理第1の処理に対応する。が、仮想CPU143により実行され、仮想計算機110のタイマ処理第2の処理に対応する。が仮想チックCPU241により実行される。また、仮想計算機111のタイマ処理以外の計算処理が、仮想CPU144により実行され、仮想計算機111のタイマ処理が、仮想チックCPU242により実行される。割込み処理部140は、割込みコントローラ106からCPU201,202またはチックCPU105に対して割込み要求が発行されると、割込み要求の種類および割込み対象となる仮想計算機110,111を特定し、VMスケジューラに通知する。ここで、割込み処理部140は、割込みコントローラ106に保持されている割込み要求情報にアクセスして、割込み要求の種類および割込みの対象とを特定する。VMスケジューラ141は、仮想計算機110111それぞれを実行する仮想CPU143,144および仮想チックCPU241242へのCPU201202またはチックCPU105の割り当ての時間割スケジュールを管理している。また、VMスケジューラ141は、割込み処理部140で特定された割込み要求の種類および割込みの対象となる仮想計算機110,111に基づいて、仮想CPU143,144および仮想チックCPU241,242に割り当てるCPUCPU201,202かチックCPU105を決定する。VMスケジューラ141は、通常、自らの保持する仮想CPU143144へのCPU201202の割当てスケジュールに基づいて、仮想CPU143による仮想計算機110の実行と仮想CPU144による仮想計算機111の実行とを行う。本実施の形態では、VMスケジューラ141が、CPU201を仮想CPU143に割当てて、CPU202を仮想CPU144に割り当てて、CPU201202の仮想CPU143144への割当ての変更は行わない。そして、割込みコントローラ106が割込み要求を発行した場合、VMスケジューラ141は、チックCPU105の仮想CPU241242への割当てを決定する。CPU管理部142は、VMスケジューラ141が定めた仮想CPU143,144へのCPU201202の割り当ての時間割スケジュール、または仮想チックCPU241242へのチックCPU105の割り当ての時間割スケジュールに従って、CPU201202を仮想CPU143144に割り当てるとともに、チックCPU105を仮想チックCPU241242に割り当てる。また、CPU管理部142は、仮想CPU143144および仮想チックCPU241242それぞれが仮想計算機110111の計算処理を実行する際に使用するデータの管理も行う。CPU管理部142は、例えば、図14aに示すように、CPU201に対応する第1のCPU用作業領域102a11にデータD1を格納し、CPU202に対応する第2のCPU用作業領域102a12にデータD2を格納する。例えば、仮想CPU143が仮想計算機110のタイマ処理以外の計算処理を実行し、仮想CPU144が仮想計算機111のタイマ処理以外の計算処理を実行しているときに、CPU管理部142が、仮想CPU143に仮想計算機110のタイマ処理を実行させるとする。そして、CPU管理部142は、チックCPU105を仮想チックCPU241に割り当てる。ここでは、CPU管理部142は、図14aに示すように、データD1およびデータD2それぞれが第1のCPU作業領域102a11および第2のCPU作業領域102a12に格納された状態を維持しつつ、予め第1の退避領域102bに退避させておいたデータD1aをチックCPU用作業領域102a2に読み込む。一方、CPU管理部142がチックCPU105を仮想チックCPU242に割り当てる場合は、CPU管理部142は、データD1およびデータD2それぞれが第1のCPU作業領域102a11および第2のCPU作業領域102a12に格納された状態を維持しつつ、予め第2の退避領域102cに退避させておいたデータD2aをチックCPU用作業領域102a2に読み込む。<1-3>仮想計算機仮想計算機110、111は、それぞれオペレーティングシステムOS1,OS2によって管理されている。図13に示す例では、仮想計算機110では、オペレーティングシステムOS1上でアプリケーションタスクT11,T12が実行され、仮想計算機111では,オペレーティングシステムOS2上でアプリケーションタスクT21,T22が実行されている。なお、実施の形態1と同様の構成については説明を一部省略する。なお、図13は、CPU201,202およびチックCPU105がメモリ102上の適宜のプログラムを実行することにより仮想計算機110,111が実現されている様子を概念的に示したものであり、仮想計算機110,111が実際にメモリ102の一部を構成しているわけではない。各オペレーティングシステムOS1、OS2は、SMPSymmetricMultiProcessing:対称型マルチプロセッシング方式に対応しており、実施の形態1と同様に、割込みコントローラ106から通知される割込み要求の種類と、各割込み要求に対応した割込みハンドラを特定するエントリーアドレスとから構成される割込みテーブルTb1、Tb2を管理している。これにより、仮想CPU143,144および仮想チックCPU241,242は、割込みテーブルTb1,Tb2を参照して、当該割込み要求の種類からエントリーアドレスを特定し、当該エントリーアドレスに対応する割込みハンドラを実行する。また、割込みテーブルTb1,Tb2に登録されたエントリーアドレスには、実施の形態1と同様にチックハンドラを特定するものが含まれている。割込みコントローラ106からチック割込みが発行されると、仮想チックCPU241,242は、割込みテーブルTb1,Tb2を参照して、チックハンドラに対応するエントリーアドレスを特定する。そして、チックCPU105が割り当てられた仮想チックCPU241,242が、チックハンドラを実行してシステムタイマST1ST2のカウント値を更新する処理タイマ処理を行う。<2>動作本実施の形態の計算機システムの動作のフローチャートを図15に示す。まず、割込みコントローラ106は、ハードウェアタイマ107から割込み要求信号が入力されると、当該割込み要求信号が、チック割込みを要求するものであるか否かを判断するステップS101。ここでは、割込みコントローラ106は、割込み要求信号が第1の信号入力端子と第2の信号入力端子のいずれに入力されたかにより、割り込み要求信号の種類を判断する。例えば、割込み要求信号が第2の信号入力端子に入力されると、割込みコントローラ106は、チック割込みであると判断する。ステップS101において、割込み要求信号がチック割込みを要求するものではないと判断するとステップS101:No、割込みコントローラ106は、割込み信号線108を介してCPU201,202に対して割込み要求を発行するステップS102。このとき、割込み処理部140が、割込み要求の種類および割込みの対象となる仮想CPUの特定を行い、割込み要求の種類および割込み対象をVMスケジューラ141に通知するステップS103。以下、ステップS102からステップS108の処理は実施の形態1と同様なので説明を省略する。一方、ステップS101において、割込み要求信号がタイマ割込みを要求するものと判断するとステップS101:Yes、割込みコントローラ106は、割込み信号線108を介してチックCPU105に対してチック割込みを発行するステップS110。このとき、チック割込みを受けたチックCPU105は、動作を開始するステップS111。そして、割込み処理部140が、割込みコントローラ106に保持されている割込み要求情報にアクセスして、割込み要求の種類および割込みの対象となる仮想CPUの特定を行い、割込み要求の種類と割込み対象とをVMスケジューラ141に通知するステップS112。ここでは、チックCPU105が、仮想計算機110のタイマ処理を仮想チックCPU241により実行するためのチック割込みを受け付けたとする。この場合、割込み処理部140が、割込み要求の種類がチック割込みであることと、割込みの対象が仮想計算機110であることをVMスケジューラ141に通知する。また、割込み管理部140は、チック割込みの対象となる仮想チックCPU241に付与されたオペレーティングシステム情報に基づいて、仮想チックCPUに対応する仮想計算機110がSMP方式に対応したオペレーティングシステムOS1で管理されるものか否かを判別するステップS201。ステップS201において、割込み管理部140が、仮想CPU143に対応する仮想計算機110がSMP対応のオペレーティングシステムで管理されてないと判別するとステップS201:No、実施の形態1で説明したステップS113以降の処理を行う。一方、ステップS201において、割込み管理部140が、チック割込みの対象となる仮想計算機110がSMP対応のオペレーティングシステムで管理されていると判別するとステップS201:Yes、割込み処理部140が、チックCPU105を仮想チックCPU241に割り当てるステップS202。このとき、CPU管理部142は、図14aに示すように、メモリ102上の第1のCPU用作業領域102a11に格納されているデータD1および第2のCPU用作業領域102a12に格納されているデータD2をそのままにして、予め第1の退避領域102bに退避させておいたデータD1aをチックCPU用作業領域102a2に読み込む。そして、割込み管理部140は、仮想チックCPU241に対して、割込みコントローラ106がチック割込みを発行した旨を通知する図16aステップS203。そして、チック割込みの通知を受けた仮想チックCPU241は、割込みテーブルTb1に登録されたエントリーアドレスに従って、チックハンドラを実行し、システムタイマST1を更新する図16bステップS204。そして、チックハンドラの実行が終了すると、チックCPU105は、停止する図16cステップS121。結局、本実施の形態によれば、メモリ102上にCPU用作業領域102a11,102a12とは別にチックCPU用作業領域102a2が設けられていることにより、チックCPU105を仮想チックCPU241242に割り当ててタイマ処理を行うときに、CPU用作業領域102a11,102a12それぞれに格納されたデータD1,D2を退避させる必要がないので、データの退避に起因したオーバーヘッドを低減することができるから、計算機システムの処理効率の低下を抑制することができる。更に、本実施の形態によれば、例えば、仮想CPU143で仮想計算機110のタイマ処理以外の計算処理を行いながら、並行して仮想チックCPU241で仮想計算機110のタイマ処理を行うことができるので、計算機システムの処理効率の向上を図ることができる。また、チックCPU105が割り当てられた仮想チックCPU241,242が、割込みコントローラ106から発行されるチック割込みにリアルタイムで追従して、タイマ処理を実行するので、各仮想計算機110,111におけるタイマ処理のリアルタイム性を維持することができる。<3>変形例1前述の実施の形態1および2では、メモリ102、CPU103,201,202、キャッシュメモリ104、チックCPU105、割込みコントローラ106およびハードウェアタイマ107が各別の装置で構成される例について説明したが、これに限定されるものではなく、例えば、全ての装置を1つのシステムLSILargeScaleIntegrationで構成してもよいし、或いは、メモリ102およびハードウェアタイマ107を除く各装置を1つのシステムLSIで構成してもよい。2前述の実施の形態1および2では、2つの仮想計算機を実現してなる例について説明したが、これに限定されるものではなく、例えば、3つ以上の仮想計算機を実現してなるものであってもよいし、或いは、1つの仮想計算機を実現してなるものであってもよい。3前述の実施の形態1および2では、各仮想計算機110,111が2つのタスクを並列に実行する例について説明したが、これに限定されるものではなく、1つのタスクを実行するものであってもよいし、或いは、3個以上のタスクを並列に実行するものであってもよい。4前述の実施の形態1および2では、ハードウェアタイマ107と、ハードウェアタイマ107が発行する割込み要求信号に基づいてチックハンドラのみを実行するチックCPU105とを備える例に説明したが、これに限定されるものではなく、例えば、垂直同期割込み要求信号に基づいて垂直同期割込み処理を行うVDPVideoDisplayProcessorを備える構成や、一定の周期で発行される割込み要求信号に基づいてデータ転送を行うデータ転送専用のプロセッサとを備える構成でもよい。本変形例の構成でも、専用プロセッサが、割込み処理を実行するので、仮想計算機110,111で実行される計算処理の切替に伴うオーバーヘッドを削減することができる。5前述の実施の形態1および2では、ハイパーバイザ112が実現されており、ハイパーバイザ112が仮想計算機110,111それぞれのOSを管理する例について説明したが、これに限定されるものではなく、例えば、仮想計算機110がホストOSにより管理され、仮想計算機111を管理するゲストOSが、仮想計算機110を管理するホストOSにより管理されるものであってもよい。この場合、ハイパーバイザ112の機能は、ホストOSが実現することになる。6前述の実施の形態1および2では、各仮想チックCPU241,242に、オペレーティングシステム情報が付与されている例について説明したが、これに限定されるものではなく、例えば、CPU管理部141がオペレーティングシステム情報を保持するようにしてもよい。7前述の実施の形態1および2では、チックCPU105として、CPU103を構成する汎用のプロセッサよりも小規模で低消費電力な専用プロセッサを使用する例について説明したが、これに限定されるものではなく、チックCPU105を汎用のプロセッサで構成してもよい。8前述の実施の形態2では、2つのCPU201,202が、動作クロック周波数や消費電力が同一で演算性能も同一であって同一の命令セットアーキテクチャを有するプロセッサにより構成される例について説明したが、これに限定されるものではなく、CPU201,202は、同一の命令セットアーキテクチャを有するのであれば、例えば、動作クロック周波数や消費電力が異なるプロセッサや演算性能が異なるプロセッサにより構成してもよい。9前述の実施の形態2では、2つのCPU201,202を備える例について説明したが、これに限定されるものではなく、例えば、3つ以上のCPU図示せずを備えるものであってもよい。10前述の実施の形態2では、全ての仮想計算機110,111がSMPに対応できるオペレーティングシステムで管理されている例について説明したが、これに限定されるものではなく、例えば、いずれか一方の仮想計算機のみがSMPに対応できるオペレーティングシステムで管理されるものであってもよい。11前述の実施の形態1および2では、チックCPU105の入出力ピンにキャッシュメモリ104が接続されてなる構成をしているが、これに限定されるものではなく、例えば、チックCPU105の入出力ピンが直接バス101に接続されてなる構成であってもよいし、チックCPU105の一部の入出力ピンのみがキャッシュメモリ104に接続され他の入出力ピンは直接バス101に接続されてなる構成であってもよい。本変形例によれば、キャッシュメモリ104で消費される電力を低減することができるので、計算機システム全体の消費電力を削減することができる。12前述の実施の形態1および2では、仮想計算機110,111のシステムタイマのカウント値を更新する処理を行う例について説明したが、これに限定されるものではなく、その他、実行を遅延させると何らかの副作用が生じる割込み処理についても適用できる。また、仮想CPUの切り替え周期に比べて、短周期で発行される割込み要求に基づく処理であって、当該割込み要求のリアルタイム性を充足させるためには、仮想CPUの切り替えに伴うオーバヘッドが不可避となる処理についても適用できる。<4>その他なお、本発明の各機能ブロックは典型的にはソフトウェアとして実現されるが、集積回路であるLSIとして実現しても良い。ここでは、LSIとしたが、集積度の違いにより、IC、システムLSI、スーパーLSI、ウルトラLSIと呼称されることもある。また、集積回路化の手法はLSIに限るものではなく、専用回路又は汎用プロセッサで実現してもよい。LSI製造後に、プログラムすることが可能なFPGAFieldProgrammableGateArray、LSI内部の回路セルの接続または設定を再構成可能なリコンフィギュラブルプロセッサーを利用してもよい。さらには、半導体技術の進歩又は派生する別技術によりLSIに置き換わる集積回路化の技術が登場すれば、当然、その技術を用いて機能ブロックの集積化を行ってもよい。バイオ技術の適応等が可能性としてありえる。"