2対の電極のうち一の電極対および該一の電極対の対向方向と交差する方向に対向する他の電極対との両電極対を有する第一のホール素子と該第一のホール素子と対を成す第二のホール素子と、前記対を成す第一のホール素子と第二のホール素子の各感磁面に平行な磁束を前記感磁面に鎖交するように方向転換させる磁束方向転換要素と、前記各ホール素子の前記一の電極対および他の電極対を駆動電流供給用電極対およびホール電圧検出用電極対として経時的に交互に切替える切替回路部と、前記対を成す各ホール素子による各ホール電圧を夫々に含まれているオフセット電圧を相殺するように処理して出力する検出回路部と、を備えたホール電圧検出装置であって、前記対を成す第一のホール素子における前記両電極対の平面投影上の配置に対し第二のホール素子の前記両電極対の平面投影上の配置が、前記対をなす各ホール素子の間を通る仮想線に対して対称の位置となるように鏡像関係で配置されていることを特徴とするホール電圧検出装置。前記磁束方向転換要素は、自己の対応する各端部が前記対をなすホール素子の各感磁面に差渡されるようにして配された磁性材料による磁気収束板であることを特徴とする請求項1に記載のホール電圧検出装置。前記対を成すホール素子は、複数対のホール素子であることを特徴とする請求項1または2に記載のホール電圧検出装置。しかしながら、上掲の特許文献4所載の技術では、特許文献5所載の技術におけるようにホール素子が形成されているチップの主面、従って、ホール素子の感磁面に対し平行な磁場水平方向の磁場を、磁気収束板を利用して垂直方向の磁場に変換して検出するためには適用することができない。図12は、特許文献4所載の相互に接続された対を成すホール素子に対して特許文献5所載の磁気収束板を適用する場合の現象について説明するための図であり、このうち図12aは、特許文献4所載の技術における図10を参照して既述の第1相のクロック信号がHである区間半周期φ1における状態を表し、図12bは、図10を参照して既述の第2相のクロック信号がHである区間半周期φ2における状態を表している。図12aにおける第1相のクロック信号がHである区間半周期φ1では、一方のホール素子1201に生起するホール電圧は、このホール素子1201がN型半導体の場合、駆動電流と磁場が図示のように印加されると、フレミングの左手の法則に従い、端子12014から端子12012の方向にローレンツ力が発生し、端子12014~端子12012間に発生するホール電圧は正の電圧となる。一方、ホール素子1202に生起するホール電圧は磁場の方向がホール素子1201と逆方向となっているため、端子12012から端子12014の方向にローレンツ力が発生し、端子12014~端子12012間に発生する電圧は負の電圧となる。ここで2つのホール素子1201および1202は各対応する端子12011と12021、12012と12022、12013と12023、12014と12024が電気的に接続された構成となっている。従って、各ホール素子の端子12014と端子12012間のホール電圧はそれぞれ正と負の極性であり、互いに打ち消さる。また、図12bにおけるように、第2相のクロック信号がHである区間半周期φ1に続く半周期φ2においても同様に、各ホール素子1201および1202に生起するホール電圧は互いに逆の極性となり打ち消される。図12aおよび図12bを参照して説明したように、特許文献4所載の相互に接続された対を成すホール素子に対して特許文献5所載の磁気収束板を適用する場には、オフセット電圧は低減されるが本来の検出対象たるホール電圧が相殺されて検出できなくなるという不具合を生じる。本発明は上述のような状況に鑑みてなされたものであり、ホール素子の感磁面に対し平行な磁場水平方向の磁場を切替え回路におけるスイッチ素子数の増加や制御信号生成回路の複雑化を招来することなく検出でき、且つ、残留オフセットの低減効果が良好なホール電圧検出装置を実現することを目的とする。上記目的を達成するべく、ここに、以下に列挙するような技術を提案する。12対の電極のうち一の電極対および該一の電極対の対向方向と交差する方向に対向する他の電極対との両電極対を有する第一のホール素子と該第一のホール素子と対を成す第二のホール素子と、前記対を成す第一のホール素子と第二のホール素子の各感磁面に平行な磁束を前記感磁面に鎖交するように方向転換させる磁束方向転換要素と、前記各ホール素子の前記一の電極対および他の電極対を駆動電流供給用電極対およびホール電圧検出用電極対として経時的に交互に切替える切替回路部と、前記対を成す各ホール素子による各ホール電圧を夫々に含まれているオフセット電圧を相殺するように処理して出力する検出回路部と、を備えたホール電圧検出装置であって、前記対を成す第一のホール素子における前記両電極対の平面投影上の配置に対し第二のホール素子の前記両電極対の平面投影上の配置が、前記対をなす各ホール素子の間を通る仮想線に対して対称の位置となるように鏡像関係で配置されていることを特徴とするホール電圧検出装置。上記1のホール電圧検出装置では、磁束方向転換要素によって感磁面に鎖交するように入射する磁束と駆動電流とによって対を成す第一のホール素子と第二のホール素子に生起するホール電圧を夫々に含まれているオフセット電圧を相殺するように処理する場合に、対を成す第一のホール素子における両電極対の平面投影上の配置に対し第二のホール素子の両電極対の平面投影上の配置が、前記対をなす各ホール素子の間を通る仮想線に対して対称の位置となるように鏡像関係で配置されているため、該処理によってオフセット電圧が相殺されるときに本来の検出対象たるホール電圧が相殺されることなく出力される。2前記磁束方向転換要素は、自己の対応する各端部が前記対をなすホール素子の各感磁面に差渡されるようにして配された磁性材料による磁気収束板であることを特徴とする1のホール電圧検出装置。上記2のホール電圧検出装置では、1のホール電圧検出装置において特に、前記磁束方向転換要素は、自己の対応する各端部が前記対をなすホール素子の各感磁面に差渡されるようにして配された磁性材料による磁気収束板であるため、前記対を成す第一のホール素子と第二のホール素子の各感磁面に平行な磁束を前記感磁面に鎖交するように方向転換させるための構成が簡単である。3前記対を成すホール素子は、複数対のホール素子であることを特徴とする1または2のホール電圧検出装置。上記3のホール電圧検出装置では、1または2のホール電圧検出装置において特に、前記対を成すホール素子は、複数対のホール素子であるため、各対のホール素子の出力に基づいて信頼性の高い検出出力を得ることができる。ホール素子の感磁面に対し平行な磁場水平方向の磁場を、切替え回路におけるスイッチ素子数の増加や制御信号生成回路の複雑化を招来することなく検出でき、且つ、残留オフセットの低減効果が良好なホール電圧検出装置を実現することができる。以下、図面を参照して本発明の実施の形態につき詳述することにより本発明を明らかにする。図1は、本発明の実施の形態としてのホール電圧検出装置におけるホール素子部1の構成および作用を説明するための説明図である。図1aは、上記ホール素子部1の、対を成す第1のホール素子100および第2のホール素子200が後述する第1相のクロック信号がHである区間半周期φ1における状態を表している。また、図1bは、対を成す第1のホール素子100および第2のホール素子200が後述する第2相のクロック信号がHである区間半周期φ2における状態を表している。そして、図1cは、磁気収束板および対を成す第1のホール素子100および第2のホール素子200の配置を表す上面図である。また、図1dは、磁気収束板および対を成す第1のホール素子100および第2のホール素子200の配置を表す断面図である。図1cおよび図1dを参照して、ホール素子部1の構造について説明する。対を成す第1のホール素子100および第2のホール素子200は同じCMOSのチップ10上に、数10~数100μm離隔して、それぞれN型のホール素子として形成されている。そして、第1のホール素子100および第2のホール素子200の上に電解メッキや接着剤を用いた貼り付けといった手法で直径数10~数100μm、厚さ数μm~数10μmの磁気収束板20が形成されている。より詳細には、図1dを参照して容易に理解されるとおり、第1のホール素子100および第2のホール素子200の各主面である感磁面の略過半の領域に重なるようにして、これら第1のホール素子100および第2のホール素子200間に磁気収束板20が形成されている。即ち、この磁気収束板20は、自己の対応する各端部が上記の対をなす第1のホール素子100および第2のホール素子200の各感磁面に差渡されるようにして配されている。換言すれば、磁気収束板20の端部付近に第1のホール素子100が配置され、第2のホール素子200は第1のホール素子100の位置に対して磁気収束板20の中心から対称となる位置に配置される。尚、図1dを参照して容易に理解されるとおり、CMOSのチップ10は同じ半導体層11に第1のホール素子100および第2のホール素子200が離隔して形成され、それらの上に保護層12が設けられ、更にその上に磁気収束板20が配置されている。第1のホール素子100および第2のホール素子200の各感磁面はCMOSのチップ10の主面に対して平行な方向となっている。一方、磁気収束板20は磁性材料であるパーマロイ等の軟磁性体で形成されており高い透磁率を持っている。即ち、磁気収束板20は、対を成すホール素子100および200の感磁面に平行な磁束をこれらの感磁面に鎖交するように方向転換させる磁束方向転換要素である。このため、CMOSのチップ10の主面に対し平行な方向、即ち、図1dにおける水平方向の磁場が入力された場合、磁気収束板20の端部付近では周囲の磁場が引き込まれ、チップ10の主面、従って、第1のホール素子100および第2のホール素子200の各感磁面に対し、垂直方向の磁場に変換される。この場合、第1のホール素子100および第2のホール素子200の各感磁面に入力される磁場は、一方は垂直方向上き、他方は垂直方向下向きとなり、従って、第1のホール素子100および第2のホール素子200に生起するホール電圧はそれぞれ逆の極性となる。そして、後の信号処理において対となる第1のホール素子100および第2のホール素子200間のホール電圧の加算極性を勘案した加算を行うことによって、結果的に上述における水平方向の磁場の大きさを検出することが可能になる。次に、図1aおよび図1bを参照して、ホール素子部1における第1のホール素子100および第2のホール素子200について、その平面投影における構成および配置、ならびに作用について説明する。第1のホール素子100は4つの電極101、102、103、および、104を備えている。これらの電極のうち一の電極対対角に位置する電極101および103と他の電極対対角に電極102および104は、後述するように、順次の時間区間において、一対の駆動電流供給端および一対のホール電圧検出端として両者交番で用いられる。上述同様に、第2のホール素子200は4つの電極201、202、203、および、204を備えている。これらの電極のうち一の電極対対角に位置する電極201および203と他の電極対対角に位置する電極202および204は、後述するように、順次の時間区間において、一対の駆動電流供給端および一対のホール電圧検出端として両者交番で用いられる。そして、第1のホール素子100および第2のホール素子200の平面投影における相互の配置は、両者の対向縁間の仮想線VLに関して対称の位置となるように鏡像関係鏡映対称で配置されている。第1のホール素子100および第2のホール素子200は上述のような鏡映対称の配置において、第1のホール素子100の対角に位置する電極101および103が、第2のホール素子200の対角に位置する電極201および203と上述の順に各対応して接続され、更に、第1のホール素子100の対角に位置する電極102および104が、第2のホール素子200の対角に位置する電極202および204と上述の順に各対応して接続されている。第1のホール素子100および第2のホール素子200は、上述のような配置および接続関係において、2方向に対してスピニングカレント法を用いる構成を採る。即ち、第1相のクロック信号がHである区間半周期φ1と第2相のクロック信号がHである区間上記φ1に続く半周期φ2とでは、第1のホール素子100および第2のホール素子200には90度回転した方向に駆動電流が供給される。図1aにおけるように、時間区間φ1において、第1のホール素子100のホール電圧は、図示の矢線のように駆動電流が供給され、且つ、図示の向きに磁場が印加されると、フレミングの左手の法則に従い、電極104から電極102の方向にローレンツ力が発生し、電極104~電極102間に発生するホール電圧は正電圧となる。また、第2のホール素子200におけるホール電圧も、電極204から電極202の方向にローレンツ力が発生し、電極204~電極202間に発生するホール電圧は正電圧となる。従って、図1aに表された時間区間φ1の状態では、第1のホール素子100、ホール素子2の間でホール電圧は同極性となる。一方、図1bに表された時間区間φ2の状態においても、同様に、第1のホール素子100および第2のホール素子200間でホール電圧は同極性となり、第1のホール素子100および第2のホール素子200の各対応する電極が上述のように接続されても既述の従来例におけるようにホール電圧が打ち消されるといった不具合は生じない。更に、第1のホール素子100および第2のホール素子200に入力される磁場が逆方向であっても、第1のホール素子100および第2のホール素子200は上述のような鏡映対称の配置であるため、時間区間φ1および時間区間φ2において、何れも同極性のホール電圧が得られることになる。また、図1の実施の形態に対して適用するスピニングカレント法では、第1のホール素子100および第2のホール素子200のそれぞれについて、駆動電流の供給方向とホール電圧の検出方向とが相互に直交する2方向の間で切替えられる態様を適用している。即ち、図1の実施の形態では、第1のホール素子100および第2のホール素子200に流れる駆動電流の方向は、直交する方向、および、これの反対方向を含めた90度刻みの4方向となっている。このため、切替えスイッチの構成を複雑化することなく駆動電流の方向を4方向とした場合の特性が得られる。図2は、ホール素子部を図1の如く構成した本発明の実施の形態としてのホール電圧検出装置を表す図である。この実施の形態では、第1のホール素子100および第2のホール素子200の出力が、制御回路210から供給される2相のクロック信号に基づいて切替え動作を行う切替え回路220によって、駆動電流源230およびホール電圧を増幅する演算増幅器240の接続関係の切り替えを行う構成を有する。そして、演算増幅器240の出力が復調回路250によって復調され、更に、その後段の積分器260を経て検出出力を得るように構成されている。そして、制御回路210、駆動電流源230、演算増幅器240、および、復調回路250によって、ホール素子の一の電極対および他の電極対を駆動電流供給用電極対およびホール電圧検出用電極対として経時的に交互に切替えて用いると共に前記対を成すホール素子による各ホール電圧を夫々に含まれているオフセット電圧を相殺するように処理して出力する検出回路部が構成されている。第1のホール素子100および第2のホール素子200の相互の配置および接続関係については図1aおよび図1bを参照して既述のとおりである。そして、制御回路210からの切替え制御信号によって、切替え回路220におけるスイッチアレイ221の各該当するスイッチが切替えられる。このようなスイッチアレイ221の各該当するスイッチの切替えにより、第1相のクロック信号がHである区間半周期φ1ではk1‐K’1、k2K’2、k3K’3、k4K4がそれぞれ接続される。そして、この接続状態では、k1k2間に駆動電流が流れ、k3k4間で磁場の大きさに比例するホール電圧が検出される。更に、第2相のクロック信号がHである区間上記φ1に続く半周期φ2において、k3K’1、k4K’2、k1K’3、k2K4間がそれぞれ接続され、k3k4間に駆動電流が流れ、k1k2間でホール電圧が検出される。図3は図2における、第1のホール素子100および第2のホール素子200の、ホール電圧、及びオフセット電圧の経時的変化を表す図である。第1のホール素子100および第2のホール素子200の相互の配置および接続関係については図1aおよび図1bを参照して既述のとおりであるため、得られるホール電圧は第1のホール素子100および第2のホール素子200の平均値が出力され、これが演算増幅器240に入力される。ホール電圧は時間区間φ1およびφ2で極性が反転するように配線が接続されているため、演算増幅器240で増幅された後、復調回路250により直流成分として出力され、更に、ノイズ抑制のための積分器260に入力される。一方、オフセット電圧については、時間区間φ1およびφ2で大凡同極性の成分が出力され、復調回路250を通った後に交流成分となり、積分器260により時間区間φ1からφ2亘って平均化処理することによって交流成分に変調されたオフセット成分が低減される。第1のホール素子100および第2のホール素子200を個別に見ると、オフセット成分が残留しているが、2つのホール素子100および200の平均で見た場合には、上述のとおり、オフセットはほぼ0に低減される。以上、図1、図2、および、図3を参照して説明したところから理解されるとおり、切替え回路220は、各ホール素子の一の電極対および他の電極対を駆動電流供給用電極対およびホール電圧検出用電極対として経時的に交互に切替える切替回路部を成している。また、切替え回路220および復調回路250および積分器260の各該当する機能は、それらの共働によって、対を成す各ホール素子による各ホール電圧を夫々に含まれているオフセット電圧を相殺するように処理して出力する検出回路部を成している。図4は図6を参照して既述の従来技術非特許文献1との比較における本発明の実施の形態でのオフセット電圧の低減効果を表す図である。図4aは、図6を参照して既述の従来技術オフセット電圧の検出結果であり、図4bは本発明の実施の形態におけるオフセット電圧の検出結果である。図4aおよび図4bにおけるオフセット電圧は次のようなホール素子部を適用した場合の例である。即ち、N型で、サイズは30um角のSiホール素子をCMOSのチップ上に200μm離れた位置にそれぞれ形成し、これらのホール素子上には図11および図1cに表されたように直径200μmの磁気収束板が電解メッキで形成されている状態での検出結果となっている。図4aは、1つのホール素子に対して、図1のように直交する2方向に対してスピニングカレント法を用いた場合の結果であり、10サンプルの平均で84.9μV、標準偏差で15.5μVのオフセットが生じている。図4bは、図1を参照して既述の配置および接続関係におけるホール素子対に対して、直交する2方向に対してスピニングカレント法を用いた場合の結果である。この場合は、10サンプルの平均で-0.9μV、標準偏差で10.7μVのオフセットとなっており、本発明の実施の形態においてオフセット電圧の低減効果が顕著であることが確認できる。以上、図1ないし図4を参照して本発明の一つの実施の形態について詳述したが、本発明の技術思想はこのような実施の形態に限定されるものではない。即ち、図1ないし図4の実施の形態では、磁気収束板を既述の如く適用し、且つ、1対のホール素子の平面投影における相互の配置は、両者の対向縁間の仮想線VLに関して対称の位置となるように鏡像関係鏡映対称で配置することを一つの要件としている。そして、各ホール素子のそれぞれ対応する電極を接続短絡し、各ホール素子に反対方向の磁場が入力された場合に、上述の鏡映対称での配置を採っているという要件をも満たしているために、ホール電圧の検出を可能にしたものである。従って、上述の各要件を等しく充足する限りにおいて、ホール素子を4つ、或いは、8つ等とする構成を採ることも可能である。この場合は、複数対のホール素子の出力に基づいて信頼性の高い検出出力を得ることができる。更にまた、各ホール素子が互いに駆動電流の供給方向とホール電圧の検出方向に関して実効的に鏡像関係鏡映対称で配置された場合と等しいホール電圧検出特性を呈するように配置および接続されていればよい。このため、図1ないし図4を参照して既述の配置以外の配置を採ることも可能である。図5は、ホール素子の配置として、図1ないし図4を参照して既述の配置とは異なる配置を採った場合の本発明の他の実施の形態としてのホール電圧検出装置を表す図である。図5の実施の形態では、図1ないし図4を参照して既述のようなホール素子の配置に対し、一方のホール素子を45度や90度等の角度回転させた配置をとっている。この図5において、既述の図2との対応部は同一の符号を附して示してある。図5の実施の形態におけるホール電圧検出装置では、第1のホール素子100および第2のホール素子200aの出力が、制御回路210から供給される2相のクロック信号に基づいて切替え動作を行う切替え回路220によって、駆動電流源230およびホール電圧を増幅する演算増幅器240の接続関係の切り替えを行う構成を有する。そして、演算増幅器240の出力が復調回路250によって復調され、更に、その後段の積分器260を経て検出出力を得るように構成されている。図5の実施の形態では、以上の構成において特に、第2のホール素子200aの第1のホール素子100に対する配置関係が、図1aおよび図1bを参照して既述の第2のホール素子200の配置に対し、0度を越えて180度以下の、例えば、45度や90度等の角度回転させた配置をとっている点で異なる。尚、この回転角度が0度である場合は図1ないし図4を参照して既述の配置と等しい。