"互いに反対側に位置する主面および裏面を有する第1基板と、前記第1基板に積層される、互いに反対側に位置する主面および裏面を有する第2基板と、を備え、前記第1基板は前記第1基板の厚み方向に貫通する貫通孔と、前記貫通孔の内側に形成された貫通電極と、前記主面に形成された第1電極と、が設けられ、前記第2基板は前記第2基板の前記主面に形成された第2電極と、前記第2電極上に配置され前記第2基板の前記主面から突出する突起電極と、が設けられ、前記貫通電極は前記裏面側に凹部を有し、前記凹部の底部の位置は、前記第1基板の前記裏面よりも前記主面側に位置し、前記第1基板の前記裏面より前記主面に配置された前記第1電極に繋がり、前記凹部に前記突起電極が入り込んで前記第1基板と前記第2基板とが積層されており、前記凹部の開口幅aと、前記突起電極の先端幅bが、a>bの関係となっていることを特徴とする半導体装置。前記第1基板の前記凹部の深さcと、前記第2基板の前記突起電極の高さdが、c<dの関係となっていることを特徴とする請求項1に記載の半導体装置。前記第1基板の前記凹部の開口は前記底部から前記裏面に向かって広くなっていることを特徴とする請求項1または2に記載の半導体装置。前記第1基板の前記貫通孔の内壁には絶縁膜が形成され、前記絶縁膜の内側に導電層を有した前記貫通電極があり、前記凹部は前記導電層中に配置し、前記導電層は2種類以上の材料で構成され、前記凹部の前記裏面側の表面の材料が最も融点が低い材料から構成され、前記融点が低い料材と前記第2基板に形成された前記突起電極が金属間接合していることを特徴とする請求項1ないし3のいずれか一項に記載の半導体装置。前記融点が低い材料はろう材であることを特徴とする請求項4に記載の半導体装置。前記第2基板の前記第2電極に形成された前記突起電極の先端幅bと、前記第2電極側の前記突起電極の幅eはb<eの関係となっていることを特徴とする請求項1ないし5のいずれか一項に記載の半導体装置。請求項1ないし6のいずれか一項に記載の半導体装置が実装されてなるセンサー。請求項1ないし6のいずれか一項に記載の半導体装置を有する電子デバイス。しかしながら、特許文献1に記載の半導体装置では、突起電極を半導体基板の貫通孔に圧接する際、半導体基板にクラックが発生するという課題があった。本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態または適用例として実現することが可能である。[適用例1]本適用例に係る半導体装置は、互いに反対側に位置する主面および裏面を有する第1基板と、前記第1基板に積層される、互いに反対側に位置する主面および裏面を有する第2基板と、を備え、前記第1基板は前記第1基板の厚み方向に貫通する貫通孔と、前記貫通孔の内側に形成された貫通電極と、前記主面に形成された第1電極と、が設けられ、前記第2基板は前記第2基板の前記主面に形成された第2電極と、前記第2電極上に配置され前記第2基板の前記主面から突出する突起電極と、が設けられ、前記貫通電極は前記裏面側に凹部を有し、前記凹部の底部の位置は、前記第1基板の前記裏面よりも前記主面側に位置し、前記第1基板の前記裏面より前記主面に配置された前記第1電極に繋がり、前記凹部に前記突起電極が入り込んで前記第1基板と前記第2基板とが積層されており、前記凹部の開口幅aと、前記突起電極の先端幅bが、a>bの関係となっていることを特徴とする。本適用例によれば、第1基板に形成された凹部の開口幅より第2基板に形成された突起電極の先端幅が小さいため、第1基板と第2基板との積層時に突起電極が凹部に入り易くなり、基板が破損することなく接続することができる。[適用例2]上記適用例に記載の半導体装置は、前記第1基板の前記凹部の深さcと、前記第2基板の前記突起電極の高さdが、c<dの関係となっていることが好ましい。本適用例によれば、凹部の深さより突起電極の高さの方が高いため、第1基板と第2基板の隙間を適正に保つことができ、第1基板と第2基板との接続信頼性を向上することができる。[適用例3]上記適用例に記載の半導体装置は、前記第1基板の前記凹部の開口は前記底部から前記裏面に向かって広くなっていることが好ましい。本適用例によれば、凹部が底部から裏面に向かって広くなっているため、積層時に突起電極が凹部により入り易くなり、第1基板と第2基板とを積層する際に基板が破損することなく接続することができる。[適用例4]上記適用例に記載の半導体装置は、前記第1基板の前記貫通孔の内壁には絶縁膜が形成され、前記絶縁膜の内側に導電層を有した前記貫通電極があり、前記凹部は前記導電層中に配置し、前記導電層は2種類以上の材料で構成され、前記凹部の前記裏面側の表面の材料が最も融点が低い材料から構成され、前記融点が低い料材と前記第2基板に形成された前記突起電極が金属間接合していることが好ましい。本適用例によれば、導電層を2種類以上の材料で構成し、凹部の裏面側の表面の材料が最も融点が低い材料であるため、より低温で突起電極との金属間接合が可能となり、熱応力を低くできることで第1基板と第2基板との接続信頼性を向上することができる。[適用例5]上記適用例に記載の半導体装置は、前記融点が低い材料はろう材であることが好ましい。本適用例によれば、ろう材を用いるため、金属間接合が容易に行えることで、第1基板と第2基板との接続信頼性を向上することができる。[適用例6]上記適用例に記載の半導体装置は、前記第2基板の前記第2電極に形成された前記突起電極の先端幅bと、前記第2電極側の前記突起電極の幅eはb<eの関係となっていることが好ましい。本適用例によれば、突起電極の先端幅に対して、第2電極側の幅の方が大きいので、先端幅が細くても、突起電極の強度が向上し、第1基板と第2基板との接続信頼性を向上することができる。[適用例7]本適用例に係わるセンサーは、上記半導体装置が実装されていることを特徴とする。本適用例によれば、上記半導体装置が実装されているため、信頼性の高いセンサーを提供することができる。[適用例8]本適用例に係わる電子デバイスは、上記半導体装置を有していることを特徴とする。本適用例によれば、上記半導体装置を有しているため、信頼性の高い電子デバイスを提供することができる。以下、本発明の実施形態について、図面を参照して説明する。なお、以下の各図においては、各層や各部材を認識可能な程度の大きさにするため、各層や各部材の尺度を実際とは異ならせしめている。実施形態1図1A~Dおよび図2A~Cは本実施形態の第1基板の製造工程を説明する断面図である。図3は本実施形態の第2基板の製造工程を説明する断面図である。本実施の形態では、第1基板として半導体基板10を使用する。図1Aに示す半導体基板10は、半導体ウエハであるが半導体チップであってもよい。半導体基板10には、少なくとも1つの半導体ウエハには複数の、半導体チップには1つの集積回路例えばトランジスターやメモリーを有する回路図示せずが主面である第1の面12に形成されている。半導体基板10には、複数の第1電極としての電極例えばパッド14が形成されている。各電極14は、集積回路に電気的に接続されている。各電極14は、アルミニウムAlなどで形成されていてもよい。電極14の表面形状は特に限定されないが矩形であることが多い。半導体基板10が半導体ウエハである場合、複数の半導体チップとなる各領域に、2つ以上1グループの電極14が形成される。半導体基板10には、1層又はそれ以上の層のパッシベーション膜16が形成されている。パッシベーション膜16は、例えば、SiO2、SiN、ポリイミド樹脂などで形成することができる。パッシベーション膜16は電極14の表面を覆って形成した後、その一部をエッチングして電極14の一部を露出させてもよい。エッチングにはドライエッチング及びウエットエッチングのいずれを適用してもよい。パッシベーション膜16のエッチングのときに、電極14の表面がエッチングされてもよい。本実施の形態では、図1Aに示すように半導体基板10の裏面である第2の面第1の面12とは反対側の面20から電極14上の絶縁層15に到達するように貫通孔21を形成する。貫通孔21の形成には、エッチングドライエッチング又はウエットエッチングを適用してもよい。エッチングは、リソグラフィ工程によってパターニングされたレジスト図示せずを形成した後に行ってもよい。あるいは貫通孔21の形成にレーザー例えばCO2レーザー、YAGレーザー等を使用してもよい。絶縁層15は、例えばSiO2やSiNであってもよい。次に、図1Bに示すように、貫通孔21の内面に絶縁膜22を形成する。絶縁膜22は、酸化膜であってもよい。例えば半導体基板10の基材がSiである場合、絶縁膜はSiO2やSiNであってもよいし樹脂であってもよい。第2の面20上と貫通孔21の底部絶縁層15上も絶縁膜によって形成してもよい。続いて、図1Cに示すように、貫通孔21の底部から電極14に繋がる開口23を形成する。開口23は貫通孔21より小さく形成してもよい。開口23の形成には、エッチングドライエッチング又はウエットエッチングを適用してもよい。エッチングは、リソグラフィ工程によって絶縁膜22上にパターニングされたレジスト図示せずを形成した後に行ってもよい。図1Dに示すように、貫通孔21に導電層25を形成する。導電層25の形成にはスパッタを適用してもよい。導電層25は少なくともバリア層を含んでもよい。バリア層は、その上に形成される層の材料が、半導体基板10例えばSiに拡散することを防止するものである。バリア層は、例えばTiW、TiNで形成してもよい。第2の面20上と貫通孔21の内面内側面及び底部も導電層によって形成してもよい。導電層25はシード層を含んでもよい。シード層は、バリア層を形成した後に形成する。シード層は、例えばCuで形成する。導電層25は電極14に接触していてもよい。次に、図2Aに示すように、凹部28を形成するように貫通孔21内に導電層26を形成する。導電層26はシード層として導電層25を用いて電解メッキによって設けてもよい。導電層26は、例えばCuで形成してもよい。凹部28は底部から第2の面20に向けて開口が拡がるように形成されていてもよい。続いて、図2Bに示すように、凹部28を完全に埋めないように、導電層26の表面にろう材層30を形成する。ろう材層30は、導電層25上にパターニングされたレジスト図示せずを形成した後に、導電層25をシード層として電解メッキで行ってもよい。あるいはろう材を溶融させ、インクジェット方式等によって、これを凹部28に吐出又は滴下してもよい。凹部28は底部から第2の面20に向けて開口が拡がるように形成されていてもよい。ろう材層30は、例えばSn、Ag、Cu、Zn、In、Bi、Ni、Pb等、少なくとも1つまたは複数以上の材料で構成されていてもよい。ろう材は、導電層25、26よりも融点が低いものが採用される。なお、ろう材層30の厚みは2μm~10μm程度である。そして、図2Cに示すように、半導体基板10の第2の面20上に形成された導電層25を除去する。導電層25の除去には、エッチングドライエッチング又はウエットエッチングを適用してもよい。以上の工程により、第1基板としての半導体基板10に貫通電極40を形成することができる。図1、2では一つの貫通電極を示したが、半導体基板10には、複数の貫通電極40を有する。貫通電極40は、第1の面主面12の電極14から第2の面裏面20に貫通する。そして、貫通電極40は、第2の面20の側に凹部28を有する。凹部28は、底部から第2の面20に向けて開口が拡がるように形成されていてもよい。図3に第2基板である半導体基板100を示す。半導体基板100は、半導体ウエハであるが半導体チップであってもよい。半導体基板100には、少なくとも1つの半導体ウエハには複数の、半導体チップには1つの集積回路例えばトランジスターやメモリーを有する回路図示せずが主面である第1の面112に形成されている。回路の上には絶縁層115が形成される。例えば半導体基板100の基材がSiである場合、絶縁層はSiO2やSiNであってもよい。そして、半導体基板100には、複数の第2電極としての電極例えばパッド114が形成されている。各電極114は、集積回路に電気的に接続されている。各電極114は、アルミニウムAlなどで形成されていてもよい。電極114の表面形状は特に限定されないが矩形であることが多い。半導体基板100が半導体ウエハである場合、複数の半導体チップとなる各領域に、2つ以上1グループの電極114が形成される。半導体基板100には、1層又はそれ以上の層のパッシベーション膜116が形成されている。パッシベーション膜116は、例えば、SiO2、SiN、ポリイミド樹脂などで形成することができる。パッシベーション膜116は電極114の表面を覆って形成した後、その一部をエッチングして電極114の一部を露出させてもよい。エッチングにはドライエッチング及びウエットエッチングのいずれを適用してもよい。パッシベーション膜116のエッチングのときに、電極114の表面がエッチングされてもよい。露出された電極114上に突起電極117を形成する。突起電極117は、半導体基板100の厚み方向に突出し円柱状に形成される。突起電極117は、メッキ電解メッキ無電解メッキによって設けてもよい。突起電極117は例えば金Auで形成してもよい。図4は、本実施形態における貫通電極と突起電極との関係を示す図である。図4に示すように、第1基板である半導体基板10の貫通電極40の凹部28の開口幅aと、第2基板である半導体基板100の突起電極117の先端幅bが、a>bとなっている。また半導体基板10の貫通電極40の凹部28の深さcと、半導体基板100の突起電極117の高さdがc<dとなっている。なお、凹部28の深さcは、ろう材層30を含まない深さである。上述の半導体基板10と半導体基板100を用いて、図5に示すように、第1基板である半導体基板10を第2基板である半導体基板100に積層する。そのとき、半導体基板10の貫通電極40の凹部28に、半導体基板100の突起電極117が入り込んでいる。半導体基板10の貫通電極40の凹部28の開口幅aに対して、半導体基板100の突起電極117の先端幅bが狭いため、容易に入り込ませることができ、基板の破損を防止することができる。また凹部28は、底部から第2の面20に向けて開口が拡がるように形成されている。これにより半導体基板100の突起電極117を、半導体基板10の凹部28に容易に入り込ませることができる。半導体基板10のろう材層30と半導体基板100の突起電極117とが金属間接合していてもよい。このようにして半導体装置5が製造される。ろう材層30は半導体基板10の導電層25、26よりも融点が低いので、より低温での接合が可能となり、容易に金属間接合ができるため、応力を低くできることで半導体基板間の接続信頼性を向上することができる。また、半導体基板10の貫通電極40の凹部28の深さcに対して、半導体基板100の突起電極117の高さdが高いため、半導体基板10と半導体基板100の隙間が適正に保つことができ、接続信頼性を向上することができる。なお、半導体基板10と半導体基板100の間半導体基板10の第2の面20と半導体基板100の第1の面112との間に封止樹脂図示せずを充填してもよい。以上述べたように、本実施形態によれば、以下の効果を得ることができる。第1基板である半導体基板10を第2基板である半導体基板100に積層する。そのとき、半導体基板10の貫通電極40の凹部28に、半導体基板100の突起電極117が入り込むが、半導体基板10の貫通電極40の凹部28の開口幅aに対して、半導体基板100の突起電極117の先端幅bが狭いため、容易に入り込ませることができ、半導体基板10,100の破損を防止することができる。凹部28は、底から開口に向けて拡がるように形成されているので、半導体基板100の突起電極117を、半導体基板10の凹部28に容易に入り込ませることができる。また半導体基板10の貫通電極40の凹部28の深さcに対して、半導体基板100の突起電極117の高さdが高いため、半導体基板10と半導体基板100の隙間が適正に保つことができ、接続信頼性を向上することができる。実施形態2図6は、実施形態2に係る半導体基板の積層状態を示す図である。本実施形態に係る半導体装置について、この図を参照して説明する。なお、実施形態1と同一の構成部位については、同一の番号を使用し、重複する説明は省略する。本実施の形態では、第1基板である半導体基板10と第2基板である半導体基板100との間に、第3基板である半導体基板200が積層されている。半導体基板200は貫通電極240を有し、その構成は半導体基板10の貫通電極40と同様である。半導体基板200の電極214上には、1層又はそれ以上の層のパッシベーション膜216が形成されている。パッシベーション膜216は、例えば、SiO2、SiN、ポリイミド樹脂などで形成することができる。パッシベーション膜216は電極214の表面を覆って形成した後、その一部をエッチングして電極214の一部を露出させてもよい。エッチングにはドライエッチング及びウエットエッチングのいずれを適用してもよい。パッシベーション膜216のエッチングのときに、電極214の表面がエッチングされてもよい。露出された電極214上に突起電極217を形成する。突起電極217は、メッキ電解メッキ無電解メッキによって設けてもよい。突起電極217は例えば金Auで形成してもよい。半導体基板200の貫通電極240には凹部228を有し、半導体基板100の突起電極117が入り込んでいる。半導体基板10にある貫通電極40の凹部28には、半導体基板200の突起電極217が入り込んでいる。半導体基板200の貫通電極240の凹部228の開口幅に対して、半導体基板100の突起電極117の先端幅が狭く、半導体基板10の貫通電極40の凹部28の開口幅に対して、半導体基板200の突起電極217の先端幅が狭いため、容易に入り込ませることができ、半導体基板の破損を防止することができる。また凹部228、凹部28は、底から開口に向けて拡がるように形成されていてもよい。これにより半導体基板100の突起電極117が、半導体基板200の凹部228に、半導体基板200の突起電極217が、半導体基板10の凹部28に容易に入り込ませることができる。半導体基板10のろう材層30と半導体基板200の突起電極217、半導体基板200のろう材層230と半導体基板100の突起電極117がそれぞれ金属間接合していてもよい。このようにして、半導体装置6が製造される。ろう材層30は半導体基板10の導電層25、26より、ろう材層230は半導体基板200の導電層225、226よりも融点が低くいので、より低温での接合が可能となり、容易に金属間接合ができるため、応力を低くできることで接続信頼性を向上することができる。半導体基板10の貫通電極40の凹部28の深さに対して、半導体基板200の突起電極217の高さが高く、半導体基板200の貫通電極240の凹部228の深さに対して、半導体基板100の突起電極117の高さが高いため、半導体基板10と半導体基板200の隙間と、半導体基板200と半導体基板100の隙間が適正に保つことができ、接続信頼性を向上することができる。半導体基板10と半導体基板200の間、半導体基板200と半導体基板100の間それぞれに封止樹脂図示せずを充填してもよい。以上述べたように、本実施形態によれば、実施形態1での効果に加えて、以下の効果を得ることができる。第3基板である半導体基板200を第2基板である半導体基板100に積層し、第1基板である半導体基板10を半導体基板200に積層する。そのとき、半導体基板10の貫通電極40の凹部28の開口幅に対して、半導体基板200の突起電極217の先端幅が狭く、半導体基板200の貫通電極240の凹部228の開口幅に対して、半導体基板100の突起電極117の先端幅が狭いため、容易に入り込ませることができ、実施形態1より積層数が多くても半導体基板10,100,200の破損を防止することができる。凹部28同様、凹部228は、底から開口に向けて拡がるように形成されているので、半導体基板100の突起電極117が、半導体基板200の凹部228に、半導体基板200の突起電極217が、半導体基板10の凹部28に容易に入り込ませることができる。また半導体基板10の貫通電極40の凹部28の深さに対して、半導体基板200の突起電極217の高さが高く、半導体基板200の貫通電極240の凹部228の深さに対して、半導体基板100の突起電極117の高さが高いため、半導体基板10と半導体基板200の隙間と、半導体基板200と半導体基板100の隙間が適正に保つことができ、半導体基板間の接続信頼性を向上することができる。なお、本発明は上述した実施形態に限定されず、上述した実施形態に種々の変更や改良などを加えることが可能である。変形例を以下に述べる。変形例1図7、8、9は、変形例1に係る図である。以下、変形例1に係る説明をする。なお、実施形態1、2と同一の構成部位については、同一の番号を附し、重複する説明は省略する。図7、8は実施形態1の変形例である。半導体基板100の突起電極118の先端幅bと電極114側の幅eとの関係が、b<eとなっている。本実施形態では突起電極118は円錐台形状に形成されている。突起電極118の先端幅bに対して、電極114側の幅eの方が大きいことで、先端幅が細くても半導体基板100に対する突起電極の強度が向上し、半導体基板間の接続信頼性を向上することができる。図8に示すように半導体装置7は、突起電極118が形成された半導体基板100に、貫通電極40が形成された半導体基板10を積層している。突起電極118の電極114側の幅に対して、先端幅の方が小さいことで、貫通電極40の凹部28の開口幅に対して、半導体基板100の突起電極118の先端幅が十分狭いため、容易に入り込ませることができ、基板の破損を防止することができる。また凹部28は、底部から第2の面20に向けて開口が拡がるように形成されているので、半導体基板100の突起電極118を、半導体基板10の凹部28に容易に入り込ませることができる。半導体基板10のろう材層30と半導体基板100の突起電極118が金属間接合していてもよい。半導体基板10の貫通電極40の凹部28の深さに対して、半導体基板100の突起電極118の高さが高いため、半導体基板10と半導体基板100の隙間が適正に保つことができ、接続信頼性を向上することができる。半導体基板10と半導体基板100との間半導体基板10の第2の面20と、半導体基板100の第1の面112との間に封止樹脂図示せずを充填してもよい。図9は実施形態2の変形例である。半導体装置8は、半導体基板100の突起電極118に加え、半導体基板200の突起電極218も、電極214側の幅に対して、先端幅の方が小さくなっている。半導体基板10のろう材層30と半導体基板200の突起電極218、半導体基板200のろう材層230と半導体基板100の突起電極118がそれぞれ金属間接合していてもよい。半導体基板10と半導体基板200の間、半導体基板200と半導体基板100の間にそれぞれに封止樹脂図示せずを充填してもよい。以上述べたように、本変形例によれば、実施形態1、2での効果に加えて、以下の効果を得ることができる。貫通電極の凹部の開口幅に対して、突起電極の先端幅が先細りで十分狭いため、容易に入り込ませることができ、基板の破損を防止することができる。また凹部は、底から開口に向けて拡がるように形成されているので、突起電極が、半導体基板の凹部に容易に入り込ませることができる。図10には、本発明の半導体装置が搭載されたセンサー300が示されている。図10Aにセンサー300の構成例を示す。このセンサーは、センサーアレイ310と、行選択回路行ドライバー320と、読み出し回路330を含む。またA/D変換部340、制御回路350を含むことができる。このセンサーを用いることで、例えばナイトビジョン機器などに用いられる赤外線カメラなどを実現できる。センサーアレイ310には、二軸方向に複数のセンサーセルが配列配置される。また複数の行線ワード線、走査線と複数の列線データ線が設けられる。なお行線及び列線の一方の本数が1本であってもよい。例えば行線が1本である場合には、図10Aにおいて行線に沿った方向横方向に複数のセンサーセルが配列される。一方、列線が1本である場合には、列線に沿った方向縦方向に複数のセンサーセルが配列される。図10Bに示すように、センサーアレイ310の各センサーセルは、各行線と各列線の交差位置に対応する場所に配置形成される。例えば図10Bのセンサーセルは、行線WL1と列線DL1の交差位置に対応する場所に配置されている。他のセンサーセルも同様である。行選択回路320は、1又は複数の行線に接続される。そして各行線の選択動作を行う。例えば図10BのようなQVGA320×240画素のセンサーアレイ310焦点面アレイを例にとれば、行線WL0、WL1、WL2WL239を順次選択走査する動作を行う。即ちこれらの行線を選択する信号ワード選択信号をセンサーアレイ310に出力する。読み出し回路330は、1又は複数の列線に接続される。そして各列線の読み出し動作を行う。QVGAのセンサーアレイ310を例にとれば、列線DL0、DL1、DL2DL319からの検出信号検出電流、検出電荷を読み出す動作を行う。A/D変換部340は、読み出し回路330において取得された検出電圧測定電圧、到達電圧をデジタルデータにA/D変換する処理を行う。そしてA/D変換後のデジタルデータDOUTを出力する。具体的には、A/D変換部340には、複数の列線の各列線に対応して各A/D変換器が設けられる。そして、各A/D変換器は、対応する列線において読み出し回路330により取得された検出電圧のA/D変換処理を行う。なお、複数の列線に対応して1つのA/D変換器を設け、この1つのA/D変換器を用いて、複数の列線の検出電圧を時分割にA/D変換してもよい。制御回路350タイミング生成回路は、各種の制御信号を生成して、行選択回路320、読み出し回路330、A/D変換部340に出力する。例えば充電や放電リセットの制御信号を生成して出力する。或いは、各回路のタイミングを制御する信号を生成して出力する。本発明に係る電子デバイスの一例として、図11に示すパソーナルコンピューター400や、図12に示す携帯電話500等を挙げることができる。いずれも上記実施形態に示した半導体装置を内部機器として搭載していることを特徴とする。本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施形態で説明した構成と実質的に同一の構成例えば、機能、方法及び結果が同一の構成、あるいは目的及び結果が同一の構成を含む。また、本発明は、実施形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施形態で説明した構成に公知技術を付加した構成を含む。"