半導体領域上に接するようにゲート絶縁膜を形成する工程と、該ゲート絶縁膜上に接するように、ポリシリコンのゲート導電膜を減圧CVD法を用いて炉内で成膜する工程とを有する半導体装置の製造方法において、前記半導体領域は、炭化ケイ素半導体の000-1面から0°ないし8°傾いた面からなる領域であり、前記ゲート絶縁膜の形成工程の少なくとも一部に、水分を含むガス中での熱酸化工程を含み、前記ゲート導電膜の成膜工程において、不活性ガスを供給しながら安定化させる目標炉内温度を450°C以上550°C以下にするとともに、原料ガスを注入しながら前記ポリシリコンのゲート導電膜の生成を行う工程、さらには、前記ポリシリコンのゲート導電膜の生成終了後、前記原料ガスを前記不活性ガスに置換する工程を含め、炉内温度を一貫して前記目標炉内温度に維持したことを特徴とする炭化ケイ素半導体装置の製造方法。前記減圧CVD法によるシリコンゲート導電膜形成において、原料ガスにシランSiH4あるいはジシランSiH8が含まれていることを特徴とする請求項1に記載の炭化ケイ素半導体装置の製造方法。前記ゲート絶縁膜を成膜する工程が、水分を含まない乾燥酸素中で熱酸化を行った後、水分を含むガス中での熱酸化を組み合わせた工程であることを特徴とする請求項1または2に記載の炭化ケイ素半導体装置の製造方法。前記ゲート絶縁膜を成膜する工程が、絶縁膜を堆積させた後、水分を含むガス中での熱酸化を組み合わせた工程であることを特徴とする請求項1または2に記載の炭化ケイ素半導体装置の製造方法。炭化ケイ素基板の000-1面をウェット雰囲気で酸化して得られたMOS界面の界面準位密度は、後工程の不活性ガス雰囲気での熱処理、例えばメタルのオーミックコンタクトを形成するための不活性ガス中のアニールで大きくなり、MOS界面特性が劣化することが知られている。すなわち、ウェット雰囲気の酸化で界面準位密度が低減されるのは、水素あるいは水酸基が界面準位を終端するためであるといわれているが、不活性ガス中のアニールにより、終端している水素あるいは水酸基が脱離することにより界面準位密度が大きくなり、MOS界面特性が劣化するものと推測されている。この熱アニールによるMOS界面特性劣化は、炭化ケイ素0001面上に作製したMOSデバイスでは発生しないため、炭化ケイ素000-1面上と0001面上のMOSデバイスではデバイスプロセスに異なった工夫が必要となる。ところで、ゲート絶縁膜の上に形成される導電膜としては、アルミニウムなどの金属、ポリシリコンあるいはポリシリコンと金属との溶融材料などが用いられるが、ポリシリコンを用いる場合、減圧CVD法を用いてゲート絶縁膜上に形成される。減圧CVD法では、反応炉内を真空ポンプで減圧して原料ガス反応ガスとしてシランガスSiH4を流し、膜厚の均一性を図っている。その際、所望の成膜速度が得られるよう、最適温度とされる600°C前後の成膜温度で形成していた。同一の条件で000-1面をウェット雰囲気で酸化して得られたMOS界面に対し、ゲート電極を減圧CVD法で堆積したポリシリコンとした場合の界面準位密度が、ゲート電極を常温で蒸着したアルミニウムとした場合の界面準位密度よりも大きくなる問題がある。これは、実際の減圧CVD炉でのポリシリコン成膜では、SiH4を流してポリシリコンを成膜する前に、温度を安定化するため、不活性ガスを流して所定時間保持したり、成膜後にSiH4を不活性ガスで置換するプロセスが含まれることが原因と考えられる。つまり、実質、不活性ガス中での高温の熱処理が含まれることになり、これが、終端している水素あるいは水酸基を脱離させ、界面準位密度を増加させる要因となっていると考えられる。そこで、本発明の目的は、炭化ケイ素000-1面にウェット雰囲気で酸化されたゲート絶縁膜の上に、ポリシリコンを不活性ガスを使用した減圧CVDで成膜しても、界面準位密度の増加を抑制し、成膜効率を維持しながらMOS界面特性の劣化を防止する炭化ケイ素半導体装置の製造プロセスを提供することにある。上記の課題を解決するため、本発明においては、次のような半導体装置の製造方法を採用した。すなわち、1半導体領域上に接するようにゲート絶縁膜を形成する工程と、該ゲート絶縁膜上に接するように、ポリシリコンのゲート導電膜を減圧CVD法を用いて炉内で成膜する工程とを有する半導体装置の製造方法において、前記半導体領域は、炭化ケイ素半導体の000-1面から0°ないし8°傾いた面からなる領域であり、前記ゲート絶縁膜の形成工程の少なくとも一部に、水分を含むガス中での熱酸化工程を含み、前記ゲート導電膜の成膜工程において、不活性ガスを供給しながら安定化させる目標炉内温度を450°C以上550°C以下にするとともに、原料ガスを注入しながら前記ポリシリコンのゲート導電膜の生成を行う工程、さらには、前記ポリシリコンのゲート導電膜の生成終了後、前記原料ガスを前記不活性ガスに置換する工程を含め、炉内温度を一貫して前記目標炉内温度に維持した。2前記減圧CVD法によるシリコンゲート導電膜形成において、原料ガスにシランSiH4あるいはジシランSiH8が含まれるようにした。3前記ゲート絶縁膜を成膜する工程を、水分を含まない乾燥酸素中で熱酸化を行った後、水分を含むガス中での熱酸化を組み合わせた工程とした。4前記ゲート絶縁膜を成膜する工程を、絶縁膜を堆積させた後、水分を含むガス中での熱酸化を組み合わせた工程とした。本発明により、水分を含むガス中での熱酸化工程により、炭化ケイ素半導体の000-1面上に形成したゲート絶縁膜の上に、減圧CVD法を用いてシリコンゲート電極を成膜するときに、目標炉内温度を450°C以上550°C以下にするとともに、原料ガスを注入しながらポリシリコンのゲート導電膜の生成を行う工程、さらには、ポリシリコンのゲート導電膜の生成終了後、原料ガスを不活性ガスに置換する工程を含め、炉内温度を一貫してこの目標炉内温度に維持することにより、ポリシリコンのゲート導電膜を生成するための全工程において、不活性ガス中での高温アニールに伴うMOS界面準位密度の増加を確実に抑制し、相応の成膜効率を確保ながら、高いチャネル移動度を達成することができる。以下、図面を参照しつつ本発明の実施例について説明する。図1は炭化ケイ素半導体装置の一例として、MOSキャパシタの構成を示す図であり、その製造プロセスを以下に示す。[ステップ1]結晶構造が4H-SiCの000-1基板1にドナー密度1E16cm3程度のn型エピタキシャル膜2を、5~10μm成長させ、洗浄した後、水分と酸素を含むガス中で1000°Cのウェット酸化を30分行い、厚さ約50nmの絶縁膜3を形成した。[ステップ2]次に、ゲート電極4としてポリシリコン膜の形成を行う。ポリシリコンの成膜は以下のような工程で行った。まず、後述する所定の目標炉内温度に保たれた減圧CVD炉に、ゲート絶縁膜3が形成された炭化ケイ素基板を導入した後、炉内温度をこの目標炉内温度に安定させるために、不活性ガスとしてN2を1080sccm基準温度0°Cに換算した場合に毎分1080cc流しながら30分保持した。次に、この目標炉内温度を維持したまま、キャリアガスとして、N2を220sccm流しながら、ポリシリコン成膜のためにSiH4を1000sccm、ドーピングガスとしてPH3を80sccm導入し、リンドープされたポリシリコンを500nmの膜厚になるまで成膜した。なお、製膜時の圧力は50Paに保った。成膜後はSiH4とPH3の供給を止め、目標炉内温度を保持したまま炉内にN2を800sccm流して置換した後、取り出した。本実施例では反応ガスとして、シランSiH4を使用したが、ジシランSiH8を使用してもよい。また不活性ガスとしてN2を用いているが、ArやHeでも良い。[ステップ3]ゲート電極4を形成後、電気測定用のアルミニウムパッド5を抵抗加熱蒸着で310nm形成し、フォトリソグラフィとエッチングでパターニングした後、アルミニウム裏面電極6を抵抗加熱蒸着により700nm形成した。ポリシリコンゲート電極の成膜温度がMOS界面特性に与える影響を調べた結果を以下に示す。ポリシリコンゲート電極の成膜をさまざまな温度条件で行い、530°Cと570°Cの2条件の結果を図2に示す。ポリシリコンの成膜速度は成膜温度に依存するため、500nmの膜厚を得るためには、530°Cの場合は470分、570°Cの場合は155分の成膜時間が必要であった。完成したMOSキャパシタをC-V測定し、界面準位密度を算出したところ、図2に示すようにポリシリコンを530°Cで成膜した場合の方が、570°Cで成膜した場合に比べて界面準位密度が低くなった。これは、ポリシリコン成膜温度を低くすることにより、ポリシリコン形成工程での熱処理によるMOS界面劣化が抑えられたためであると考えられる。界面準位密度とMOSFETのチャネル移動度は相関関係があることがわかっているので、本発明を用いることにより、高いチャネル移動度を持った炭化ケイ素000-1面上のMOSFETを作製することができる。なお、SiH4の熱分解は400°C程度から始まるため、ポリシリコンの成膜には少なくとも400°C以上の温度が必要であるが、成膜温度が低くなればなるほど、成膜速度は遅くなるため、実用的なプロセスに適用するためには、450°C以上の成膜温度が必要となる。一方、実験の結果、MOS界面の劣化を有効に抑制し、高いチャネル移動度を実現するためには、550°C以下とすることが有効であることが判明した。したがって、不活性ガスとしてN2を供給しながら目標炉内温度を450°C以上550°C以下に安定させた上で、シランガス及びドーピングガスとしてのPH3を注入しながらポリシリコンのゲート導電膜の生成を行う際、さらには、ポリシリコンのゲート導電膜の生成終了後、シランSiH4をN2に置換する工程を含め、炉内温度を常時450°C以上550°Cに維持することが、高いチャネル移動度と成膜速度の観点から、最適なものであることがわかる。すなわち、成膜速度と、得ようとする界面準位密度図2との設計上の目標値に基づいて、ポリシリコンの成膜温度を450°C以上550°C以下の範囲から最適温度を選定すればよい。なお、本実施例では成膜されたシリコンをポリシリコン多結晶シリコンと便宜上呼んでいるが、530°C前後の成長温度ではシリコンの結晶化は進んでおらず、アモルファス非晶質シリコン成分が多く含まれている。ただし、アモルファスが多く含まれていても、ゲート電極特性には影響を及ぼさない。この例では、ウェット酸化によりゲート絶縁膜を形成しているが、本発明はゲート絶縁膜形成工程の一部に水分を含むガスを用いた場合にも適用できる。例えば、乾燥酸素による熱酸化の後に水分を含むガス中で再酸化してゲート絶縁膜を形成する工程や、CVD法によって酸化膜あるいは窒化膜を堆積させた後に水分を含むガス中で再酸化させる工程、あるいは水分を含むガス中で熱酸化した後にCVD法によって酸化膜あるいは窒化膜を堆積させる工程によってゲート絶縁膜を形成した場合にも本発明を適用できる。本実施例ではゲート電極のポリシリコンは成膜と同時にドーピングされているが、ドーピングされていない状態で成膜し、後に熱拡散あるいはイオン注入によりドーピングを行ってもよい。また、ポリシリコンの成膜後に金属を積層し、熱アニールによってシリサイドメタルを形成してもよい。