"半導体ウェハ上に絶縁膜を形成する絶縁膜形成工程と、前記絶縁膜の形成後に、前記半導体ウェハの周縁部を露出させる周縁部露出工程と、前記半導体ウェハにおける露出させた周縁部および前記絶縁膜上に導体膜を形成する導体膜形成工程とを含むことを特徴とする半導体装置の製造方法。前記周縁部露出工程は、前記半導体ウェハの周縁部上に形成された前記絶縁膜をウェットエッチングによって除去することを特徴とする請求項1に記載の半導体装置の製造方法。前記周縁部露出工程は、前記半導体ウェハの周縁部における局所的な凹部および/または凸部上に形成された前記絶縁膜を選択的に除去することを特徴とする請求項1または請求項2に記載の半導体装置の製造方法。前記周縁部露出工程は、前記半導体ウェハにおける露出させた周縁部の表面をウェットエッチングによって平坦化する平坦化工程をさらに含むことを特徴とする請求項1~3のいずれか一つに記載の半導体装置の製造方法。前記導体膜上に上層絶縁膜を形成する上層絶縁膜形成工程と、前記上層絶縁膜の形成後に、前記半導体ウェハにおける周縁部上に形成された前記導体膜を露出させる導体膜露出工程と、前記半導体ウェハの周縁部における露出させた前記導体膜および前記上層絶縁膜上に上層導体膜を形成する上層導体膜形成工程とをさらに含むことを特徴とする請求項1~4のいずれか一つに記載の半導体装置の製造方法。本発明の実施形態の目的は、歩留まりを向上することができる半導体装置の製造方法を提供することである。実施形態によれば、半導体装置の製造方法が提供される。半導体装置の製造方法は、絶縁膜形成工程と、周縁部露出工程と、導体膜形成工程とを含む。前記絶縁膜形成工程では、半導体ウェハ上に絶縁膜を形成する。前記周縁部露出工程では、前記絶縁膜の形成後に、前記半導体ウェハの周縁部を露出させる。導体膜形成工程では、前記半導体ウェハにおける露出させた周縁部および前記絶縁膜上に導体膜を形成する。以下に、添付図面を参照して、実施形態に係る半導体装置の製造方法を詳細に説明する。以下では、半導体ウェハとして、周縁部における傾斜面以下、ベベル部と記載するに局所的な凹凸があるシリコンウェハを用い、シリコンウェハ上に、絶縁膜と導体膜とを順次積層する半導体装置の製造方法について説明する。なお、以下に示す実施形態によって本発明が限定されるものではない。また、以下に記載する第1の実施形態では、シリコンウェハ上に単層の導体膜を形成する場合について説明する。また、第2の実施形態では、シリコンウェハ上に複層の導体膜を形成する場合について説明する。そして、第3の実施形態では、シリコンウェハ上に導体膜を形成する場合の変形例について説明する。なお、シリコンウェハは、半導体ウェハの一例に過ぎない。第1の実施形態まず、本発明の第1の実施形態について説明する。図1は、第1の実施形態に係る半導体装置の製造方法を示す断面模式図である。図1aに示すように、半導体装置の製造に用いられるシリコンウェハ1は、製造工程でベベル部に局所的な凹凸が生じることがある。なお、図1では、シリコンウェハ1のベベル部に局所的な凹部が生じた場合を示している。ここで、シリコンウェハ1のベベル部よりも内周側は、各種半導体デバイスが形成されるデバイス部である。このようなシリコンウェハ1の上面に、例えば、シリコン酸化膜2等の絶縁膜を形成した場合、図1bに示すように、ベベル部に形成されるシリコン酸化膜2の表面は、シリコンウェハ1の凹凸に追従した凹凸形状となる。かかるシリコン酸化膜2の上面に、例えば、メタル配線層等の導体膜を形成した場合、ベベル部では、シリコンウェハ1およびシリコン酸化膜2の凹凸に起因して、メタル配線層とシリコンウェハ1とがシリコン酸化膜2を介して局所的に近接する箇所が生じることがある。ここで、RIEによってメタル配線層をパターニングすると、メタル配線層とシリコンウェハ1とが局所的に近接する箇所では、RIEの際に生じるプラズマによって帯電したメタル配線層からシリコンウェハ1へ電荷の異常放電が発生することがある。また、シリコンウェハ1のベベル部に局所的な凸部が生じていた場合、RIEによってメタル配線層をパターニングすると、ベベル部の局所的な凸部が起点となって異常放電が発生することがある。このとき、異常放電によって破壊されたシリコン酸化膜2やメタル配線層等の破片は、パーティクルとなってシリコンウェハ1上へ付着し、メタル配線層等のパターニング不良の原因となって歩留まりを低下させるという問題がある。そこで、本実施形態では、ベベル部に凹凸が生じたシリコンウェハ1上にシリコン酸化膜2とメタル配線層とを順次積層する場合、シリコン酸化膜2の形成後に、シリコンウェハ1におけるベベル部を露出させ、シリコンウェハ1のベベル部へメタル配線層を直付けする。例えば、図1bに示すように、シリコンウェハ1の上面にシリコン酸化膜2を形成した後、ベベル部に生じた凹部を除くシリコン酸化膜2の上面にレジストマスクMを形成する。このとき、シリコン酸化膜2の上面へスピンコートによってフォトレジストを塗布し、フォトリソグラフィー技術を用いてフォトレジストにおけるベベル部の凹部に対応する箇所が開口されたレジストマスクMを形成する。なお、シリコンウェハ1のベベル部に局所的な凸部が生じた場合には、シリコンウェハ1の上面にシリコン酸化膜2を形成した後、ベベル部に生じた局所的な凸部を除くシリコン酸化膜2の上面にレジストマスクMを形成する。続いて、レジストマスクMの開口された箇所へ所定のエッチャント薬液Lを噴射することにより、シリコンウェハ1のベベル部における局所的な凹凸ここでは、凹部上に形成されたシリコン酸化膜2を選択的に除去した後、レジストマスクMを剥離する。ここで、酸化シリコンSiOXをウェットエッチングする場合には、エッチャントLとして、例えば、NH4FおよびHFの混合液を用いる。これにより、図1cに示すように、シリコンウェハ1のベベル部における局所的な凹凸ここでは、凹部が露出する。なお、ウェットエッチングの対象がTiの場合には、エッチャントLとして、例えば、H2O2を用いる。また、ウェットエッチングの対象がSiN,SiCNの場合には、エッチャントLとして、例えば、H3PO4およびHNO3の混合液を用いる。また、ウェットエッチングの対象がSiOX,SiCOHの場合には、エッチャントとして、例えば、NH4FおよびHFの混合液を用いる。続いて、図1dに示すように、シリコンウェハ1における露出させたベベル部およびシリコン酸化膜2の上面に、メタル配線層3を形成する。これにより、シリコンウェハ1のベベル部における凹部には、メタル配線層3が直付けされる。続いて、メタル配線層3の上面に、シリコン窒化膜4およびシリコン酸化膜5等の上層絶縁膜を順次形成する。その後、図1eに示すように、デバイス部におけるシリコン酸化膜2メタル配線層3、上層絶縁膜シリコン窒化膜4シリコン酸化膜5に対してフォトリソグラフィー技術およびRIEを用いて所定のパターニングを施す。このとき、RIEによってプラズマが生じても、前述したようにベベル部におけるメタル配線層3がシリコンウェハ1へ直付けされているのでシリコンウェハ1がアースとなる。これにより、本実施形態では、RIEを行った場合に、ベベル部におけるメタル配線層3の電位が接地電位となるので、ベベル部におけるメタル配線層3が異常放電を起こすことがない。このように、本実施形態では、ベベル部におけるメタル配線層3の異常放電によって破壊されたシリコン酸化膜2やメタル配線層3等の破片がパーティクルとなってデバイス部へ付着することを未然に防止することで歩留まりを向上させることができる。また、本実施形態では、レジストマスクMの開口された箇所へ選択的にエッチャントLを噴射してベベル部の局所的な凹凸上に形成されたシリコン酸化膜2を除去するので、ウェットエッチングに使用するエッチャントLの使用量を最小限に抑えることができる。第2の実施形態次に、本発明の第2の実施形態について説明する。図2は、第2の実施形態に係る半導体装置の製造方法を示す断面模式図である。なお、図2では、図1に示す構成要素と同様の構成要素に対して同一の符号を付している。以下では、図1dに示す上層絶縁膜シリコン窒化膜4シリコン酸化膜5上に、上層導体膜として上層メタル配線層を形成する場合について説明する。図1dに示すように、ベベル部に局所的な凹凸ここでは、凹部が生じたシリコンウェハ1上に、シリコン酸化膜2,メタル配線層3以下、下層メタル配線層3と記載する,シリコン窒化膜4,シリコン酸化膜5を順次積層した場合、ベベル部では、最上層のシリコン酸化膜5に局所的な凹凸が生じる場合がある。かかる場合、最上層のシリコン酸化膜5上に上層メタル配線層を形成すると、最上層のシリコン酸化膜5におけるベベル部の凹凸に起因して、ベベル部では、上層メタル配線層と下層メタル配線層3とがシリコン酸化膜5を介して局所的に近接することがある。ここで、上層メタル配線層をRIEによってパターニングすると、RIEの際に生じるプラズマによって帯電した上層メタル配線層から下層メタル配線層3への異常放電が発生することがある。そして、異常放電により破壊されたベベル部における上層メタル配線層の破片等は、デバイス部における上層メタル配線層上等にパーティクルとなって付着して歩留まりが低下する原因となる。また、シリコンウェハ1のベベル部に局所的な凸部が生じていた場合、上層メタル配線層をRIEによってパターニングすると、ベベル部の局所的な凸部が起点となって異常放電が発生することがある。そこで、本実施形態では、図1dに示す最上層のシリコン酸化膜5の上面に上層メタル配線層を形成する場合、ベベル部の下層メタル配線層3を露出させ、下層メタル配線層3へ上層メタル配線層を直付けする。具体的には、図2aに示すように、最上層のシリコン酸化膜5を形成した後、ベベル部に生じた凹部を除くシリコン酸化膜5の上面にレジストマスクMを形成する。例えば、最上層のシリコン酸化膜5の上面へスピンコートによってフォトレジストを塗布し、フォトリソグラフィー技術を用いてフォトレジストにおけるベベル部の凹部に対応する箇所が開口されたレジストマスクMを形成する。なお、シリコンウェハ1のベベル部に局所的な凸部が生じていた場合には、フォトレジストにおけるベベル部の凸部に対応する箇所が開口されたレジストマスクMを形成する。続いて、レジストマスクMの開口された箇所へ所定のエッチャントLここでは、NH4FおよびHFの混合液を噴射することにより、ベベル部の局所的な凹凸ここでは、凹部における最上層のシリコン酸化膜5を選択的に除去する。さらに、レジストマスクMの開口された箇所へ所定のエッチャントLここでは、H3PO4およびHNO3の混合液を噴射することにより、ベベル部の局所的な凹凸ここでは、凹部におけるシリコン窒化膜4を選択的に除去した後、レジストマスクMを剥離する。これにより、図2bに示すように、下層メタル配線層3のベベル部における凹部が露出する。続いて、図2cに示すように、下層メタル配線層3における露出させたベベル部および最上層のシリコン酸化膜5の上面に、上層メタル配線層6を形成する。これにより、下層メタル配線層3のベベル部における局所的な凹凸ここでは、凹部には、上層メタル配線層6が直付けされる。その後、図2dに示すように、デバイス部におけるシリコン酸化膜2下層メタル配線層3、上層絶縁膜シリコン窒化膜4シリコン酸化膜5、上層メタル配線層6に対してフォトリソグラフィー技術およびRIEを用いて所定のパターニングを施す。このとき、RIEによってプラズマが生じても、前述したようにベベル部における上層メタル配線層6が下層メタル配線層3へ直付けされているので下層メタル配線層3およびシリコンウェハ1がアースとなる。これにより、本実施形態では、RIEを行った場合に、ベベル部における上層メタル配線層6の電位が接地電位となるので、ベベル部における上層メタル配線層6が異常放電を起こすことがない。このように、本実施形態では、ベベル部における上層メタル配線層6の異常放電によって破壊された上層メタル配線層6等の破片がパーティクルとなってデバイス部へ付着することを未然に防止することで歩留まりを向上させることができる。第3の実施形態次に、本発明の第3の実施形態について説明する。図3は、第3の実施形態に係る半導体装置の製造方法を示す断面模式図である。なお、図3では、図1に示す構成要素と同様の構成要素に対して同一の符号を付している。本実施形態における半導体装置の製造方法は、図1bに示すシリコンウェハ1のベベル部に形成されたシリコン酸化膜2に対して行うウェットエッチングの手順が第1の実施形態とは異なる。具体的には、図3aに示すように、ベベル部に局所的な凹凸ここでは、凹部が生じたシリコンウェハ1の上面にシリコン酸化膜2を形成する。続いて、図3bに示すように、ベベル部を除くシリコン酸化膜2の上面、すなわち、デバイス部におけるシリコン酸化膜2の上面にレジストマスクMを形成する。そして、レジストマスクM越しにシリコン酸化膜2へ所定のエッチャントLここでは、NH4FおよびHFの混合液を噴射する。このときのウェットエッチングにより、シリコンウェハ1のベベル部を露出させるとともに、シリコンウェハ1のベベル部における凹凸を平坦化させる。続いて、図3cに示すように、シリコンウェハ1における露出させたベベル部の上面およびシリコン酸化膜2の上面に下層メタル配線層3を形成する。これにより、シリコンウェハ1の平坦化されたベベル部には、下層メタル配線層3が直付けされる。続いて、下層メタル配線層3の上面に、シリコン窒化膜4およびシリコン酸化膜5等の上層絶縁膜を順次形成する。その後、図3dに示すように、デバイス部におけるシリコン酸化膜2下層メタル配線層3、上層絶縁膜シリコン窒化膜4シリコン酸化膜5に対してフォトリソグラフィー技術およびRIEを用いて所定のパターニングを施す。このとき、RIEによってプラズマが生じても、前述したようにベベル部における下層メタル配線層3がシリコンウェハ1へ直付けされているのでシリコンウェハ1がアースとなる。これにより、本実施形態では、RIEを行った場合に、ベベル部における下層メタル配線層3の電位が接地電位となるので、ベベル部における下層メタル配線層3が異常放電を起こすことがない。このように、本実施形態では、ベベル部における下層メタル配線層3の異常放電によって破壊されたシリコン酸化膜2や下層メタル配線層3等の破片がパーティクルとなってデバイス部へ付着することを未然に防止することで歩留まりを向上させることができる。しかも、本実施形態では、シリコンウェハ1のベベル部における局所的な凹凸をウェットエッチングによって平坦化した後に、シリコンウェハ1上へシリコン酸化膜2,下層メタル配線層3,シリコン窒化膜4,シリコン酸化膜5を順次積層する。これにより、最上層のシリコン酸化膜5のベベル部に局所的な凹凸が生じることを防止することができる。したがって、本実施形態によれば、最上層のシリコン酸化膜5上に、例えば、上層メタル配線層6等の導体層を形成した場合、下層メタル配線層3と上層メタル配線層6とが局所的に近接することがない。このように、本実施形態によれば、下層メタル配線層3と上層メタル配線層6とが局所的に近接することがないので、上層メタル配線層6をRIEによってパターニングした際、ベベル部における上層メタル配線層6での異常放電の発生を抑制することができる。また、本実施形態では、シリコンウェハ1のベベルに局所的な凸部が生じていた場合であっても、かかる凸部をウェットエッチングによって平坦化するので、かかる凸部が異常放電の起点になることがない。なお、上層メタル配線層6を形成する場合、下層メタル配線層3におけるベベル部をウェットエッチングによって露出させ、下層メタル配線層3へ上層メタル配線層6を直付けしてもよい。このように、ベベル部で上層メタル配線層6を下層メタル配線層3へ直付けすることにより、上層メタル配線層6のベベル部で異常放電が発生することをより確実に防止することができる。上述したように、第1~第3の実施形態では、ベベル部に局所的な凹凸がある半導体ウェハ上に、絶縁膜と導体膜とを順次積層する場合、半導体ウェハ上に絶縁膜を形成した後、半導体ウェハのベベル部を露出させる。そして、絶縁膜上に導体膜を形成する場合、ベベル部では、半導体ウェハへ導体膜を直付けする。これにより、導体膜をRIEによってパターニングした際、導体膜のベベル部で異常放電が発生することを防止することが可能となる。したがって、本実施形態によれば、異常放電によって生じる絶縁膜や導体膜の破片がパーティクルとなってデバイス部へ付着することを未然に防止することによって歩留まりを向上させることができる。また、本実施形態では、半導体ウェハのベベル部やベベル部における導体膜をウェットエッチングによって露出させる。これにより、例えば、半導体ウェハのベベル部やベベル部における導体膜をCMPChemicalMechanicalPolishing等の機械的研磨法によって露出させる場合に比べ、スクラッチのような大きな凹凸の無い、より滑らかな露出面を形成することができる。したがって、本実施形態によれば、ベベル部に局所的な凹凸が生じることがなく、半導体ウェハのベベル部やベベル部における導体膜よりもさらに上層に形成される導体膜と、下層側の導体膜や半導体ウェハとが局所的に近接することを防止することができる。また、一般的に、ウェットエッチングは、CMP等の機械的研磨法に比べて安価な費用で半導体ウェハのベベル部やベベル部における導体膜を露出させることが可能なため、本実施形態によれば半導体装置の製造コストを低減することができる。なお、第1~第3の実施形態におけるウェットエッチングに代えてCMPによって半導体ウェハのベベル部やベベル部における導体膜を露出させてもよい。このように、ウェットエッチングをCMPに代えても、半導体ウェハのベベル部へ導体膜を直付けすることができ、ベベル部における導体膜へ上層導体膜を直付けすることができる。したがって、ウェットエッチングをCMPに代えた場合であっても、RIEによるパターニングの際に、ベベル部で異常放電が発生することを防止することによって歩留まりを向上させることができる。本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。"