"電源電圧を入力し、その電源電圧に重畳するノイズを除去して出力するフィルタ回路であって、電源電圧入力端子と、基準電圧入力端子と、出力端子と、定電流回路部と、コンデンサと、を備えており、前記定電流回路部は、前記電源電圧入力端子と前記出力端子の間に接続されており、前記コンデンサは、前記定電流回路部と前記出力端子の接続点と前記基準電圧入力端子の間に接続されているフィルタ回路。前記定電流回路部は、第1トランジスタとゲート電圧生成部を有しており、前記第1トランジスタでは、一方の入出力電極が前記電源電圧入力端子に接続されており、他方の入出力電極が前記出力端子に接続されており、ゲート電極が前記ゲート電圧生成部に接続されており、前記ゲート電圧生成部は、前記第1トランジスタが飽和領域で動作するように、前記第1トランジスタのゲート電極に入力するゲート電圧を生成可能に構成されている請求項1に記載のフィルタ回路。前記第1トランジスタは、n型チャネルの電界効果型トランジスタであり、前記第1トランジスタでは、ドレイン電極が前記電源電圧入力端子に接続されており、ソース電極が前記出力端子に接続されており、前記ゲート電圧生成部は、前記第1トランジスタのゲート電極からソース電極に向けて順方向に接続されたダイオード接続を有する請求項2に記載のフィルタ回路。前記ゲート電圧生成部は、n型チャネルの電界効果型トランジスタであるとともにゲート電極とドレイン電極が短絡している第2トランジスタと、第1抵抗素子と、を有しており、前記第2トランジスタのゲート電極が、前記第1トランジスタのゲート電極に接続されており、前記第2トランジスタのドレイン電極が、前記第1抵抗素子を介して前記第1トランジスタのドレイン電極と前記電源電圧入力端子の接続点に接続されており、前記第2トランジスタのソース電極が、前記第1トランジスタのソース電極に接続されている請求項3に記載のフィルタ回路。前記ゲート電圧生成部は、前記第2トランジスタのゲート電極とソース電極の間に接続されているコンデンサをさらに有している請求項4に記載のフィルタ回路。前記ゲート電圧生成部は、前記第2トランジスタのドレイン電極とゲート電極の間に接続されている第2抵抗素子をさらに有している請求項5に記載のフィルタ回路。前記第1トランジスタは、p型チャネルの電界効果型トランジスタであり、前記第1トランジスタでは、ソース電極が前記電源電圧入力端子に接続されており、ドレイン電極が前記出力端子に接続されており、前記ゲート電圧生成部は、前記第1トランジスタのソース電極からゲート電極に向けて順方向に接続されたダイオード接続を有する請求項2に記載のフィルタ回路。しかしながら、これら特許文献の技術では、抵抗素子として用いられるトランジスタの抵抗値が極めて高いことから、微小電流しか扱うことができない。このため、電源ラインのような高電流を扱う場合に対応することが難しい。本明細書で開示される技術では、従来のRC回路とは異なる技術思想を用いることにより、電源電圧に重畳するノイズを除去して出力するフィルタ回路を提供する。本明細書で開示される技術では、定電流回路部が設けられていることを特徴とする。定電流回路部は、電源電圧にノイズが重畳していても、略一定の電流に変換して出力することができるので、出力にノイズが伝達されることが抑制される。すなわち、本明細書で開示される技術は、電源電圧を入力し、その電源電圧に重畳するノイズを除去して出力するフィルタ回路に具現化される。フィルタ回路は、電源電圧入力端子と、基準電圧入力端子と、出力端子と、定電流回路部と、コンデンサと、を備えている。定電流回路部は、電源電圧入力端子と出力端子の間に接続されている。コンデンサは、定電流回路部と出力端子の接続点と基準電圧入力端子の間に接続されている。このフィルタ回路では、ノイズが重畳している電源電圧が電源電圧入力端子に入力する。定電流回路部は、入力した電源電圧から略一定の電流を生成する。生成された略一定の電流はコンデンサによってさらに安定化され、定電圧が出力端子に出力される。このように、定電流回路部を利用して電源電圧から定電流を生成することにより、ノイズが除去された定電圧が出力される。定電流回路部は、第1トランジスタとゲート電圧生成部を有していてもよい。この場合、第1トランジスタでは、一方の入出力電極が電源電圧入力端子に接続されており、他方の入出力電極が出力端子に接続されており、ゲート電極がゲート電圧生成部に接続されている。ゲート電圧生成部は、第1トランジスタが飽和領域で動作するように、第1トランジスタのゲート電極に入力するゲート電圧を生成可能に構成されている。飽和領域で使用される第1トランジスタは、入力する電源電圧にノイズが重畳していても、略一定の電流を生成することができる。第1トランジスタは、n型チャネルの電界効果型トランジスタであってもよい。この場合、第1トランジスタでは、ドレイン電極が電源電圧入力端子に接続されており、ソース電極が出力端子に接続されていてもよい。さらに、ゲート電圧生成部は、第1トランジスタのゲート電極からソース電極に向けて順方向に接続されたダイオード接続を有していてもよい。この態様によると、第1トランジスタのゲート電極の電位が、ソース電極の電位よりもダイオード接続により閾値電圧に相当する分だけ高くなる。第1トランジスタが、ダイオード接続による閾値電圧によって飽和領域で動作することが保証される。ゲート電圧生成部は、n型チャネルの電界効果型トランジスタであるとともにゲート電極とドレイン電極が短絡している第2トランジスタと、第1抵抗素子とを有していてもよい。この場合、第2トランジスタのゲート電極が第1トランジスタのゲート電極に接続されており、第2トランジスタのドレイン電極が第1抵抗素子を介して第1トランジスタのドレイン電極と電源電圧入力端子の接続点に接続されており、第2トランジスタのソース電極が第1トランジスタのソース電極に接続されている。この態様によると、第2トランジスタによって構成されるダイオードが、第1トランジスタのゲート電極からソース電極に向けて順方向に接続される。ゲート電圧生成部は、第2トランジスタのゲート電極とソース電極の間に接続されているコンデンサをさらに有していてもよい。この態様によると、第1抵抗素子とコンデンサが協調してRC回路を構成する。これにより、第2トランジスタを流れる微小電流からノイズが除去され、この結果、第1トランジスタのゲート電極に印加されるゲート電圧が安定する。ゲート電圧生成部は、第2トランジスタのドレイン電極とゲート電極の間に接続されている第2抵抗素子をさらに有していてもよい。この態様によると、RC回路によりさらに低いノイズ周波数から除去され、第1トランジスタのゲート電極に印加されるゲート電圧が安定する。第1トランジスタは、p型チャネルの電界効果型トランジスタであってもよい。この場合、第1トランジスタでは、ソース電極が電源電圧入力端子に接続されており、ドレイン電極が出力端子に接続されていてもよい。ゲート電圧生成部は、第1トランジスタのソース電極からゲート電極に向けて順方向に接続されたダイオード接続を有していてもよい。この態様によると、第1トランジスタのゲートソース間の電圧が、ダイオード接続によって閾値電圧に固定される。図1に例示されるフィルタ回路1は、ICに内蔵して用いられており、外部の電源から供給される電源電圧Vinを入力し、その電源電圧Vinに重畳するノイズを除去してICの内部回路に出力電圧Voutを提供する。フィルタ回路1は、電源電圧入力端子IN1と基準電圧入力端子IN2と出力端子OUT1と定電流回路部2とコンデンサC1を備えている。電源電圧入力端子IN1には、外部の電源から電源電圧Vinが入力する。基準電圧入力端子IN2には、固定された基準電圧が入力しており、一例では接地電圧が入力する。出力端子OUT1には、電源電圧Vinからノイズが除去された電圧が提供される。定電流回路部2は、電源電圧入力端子IN1と出力端子OUT1の間に接続されている。定電流回路部2は、電源電圧入力端子IN1に入力する電源電圧Vinに依存せずに、定電流を生成することが可能に構成されている。コンデンサC1は、定電流回路部2と出力端子OUT1の接続点P1と基準電圧入力端子IN2の間に接続されている。コンデンサC1の容量は、ICに内蔵可能な程度に小さい容量である。図2に示されるように、定電流回路部2は、メイントランジスタM1第1トランジスタの一例であるとゲート電圧生成部3を有しているのが望ましい。メイントランジスタM1は、n型又はp型の電界効果型トランジスタである。例えば、メイントランジスタM1がn型の電界効果型トランジスタの場合、ドレイン電極が電源電圧入力端子IN1に接続されており、ソース電極が出力端子OUT1に接続されており、ゲート電極がゲート電圧生成部3に接続されている。メイントランジスタM1がp型の効果型トランジスタの場合、ソース電極が電源電圧入力端子IN1に接続されており、ドレイン電極が出力端子OUT1に接続されており、ゲート電極がゲート電圧生成部3に接続されている。ゲート電圧生成部3は、メイントランジスタM1が飽和領域で動作するように、メイントランジスタM1のゲート電極に入力する固定されたゲート電圧を生成可能に構成されている。なお、以下では、メイントランジスタM1がn型の電界効果型トランジスタの場合について主に説明する。図3を参照し、フィルタ回路1の特徴を説明する。図3には、定電流回路部2のメイントランジスタM1のI-V曲線が示されている。また、参考のために、抵抗素子のI-V曲線も併せて示されている。なお、このI-V曲線では、横軸がメイントランジスタM1のドレイン電極に入力する電源電圧Vinに対応し、縦軸がメイントランジスタM1のソース電極から出力する電流に対応する。メイントランジスタM1は、ゲート電圧生成部3によって飽和領域で動作するように制御されているので、その動作点が飽和領域に位置している。図3に示されるように、電源電圧入力端子IN1に入力する電源電圧Vinにノイズが重畳していても、メイントランジスタM1を通過した電流には、対応するノイズが抑制されている。一方、抵抗素子の場合、電源電圧Vinに重畳するノイズに対応して、出力される電流も大きく振幅する。さらに、フィルタ回路1では、メイントランジスタM1の直流抵抗値が小さいことから、大電流を扱うことができる。このため、フィルタ回路1は、電源ラインのように大電流を扱う場面において特に有用である。以下、図面を参照し、上記実施形態で開示された定電流回路部2の技術思想を具体化したいくつかの例を例示する。なお、上記実施形態と重複する構成要素に関しては共通の符号を付し、その説明を省略することがある。図4に示されるように、定電流回路部2は、メイントランジスタM1とゲート電圧生成部3を有している。ゲート電圧生成部3は、ダイオード接続された制御用トランジスタM2第2トランジスタの一例であると、第1抵抗素子R1とを有している。メイントランジスタM1は、n型の電界効果型トランジスタである。メイントランジスタM1では、ドレイン電極が電源電圧入力端子IN1に接続されており、ソース電極が出力端子OUT1に接続されている。制御用トランジスタM2は、ドレイン電極とゲート電極が短絡したn型の電界効果型トランジスタである。制御用トランジスタM2では、ドレイン電極がメイントランジスタM1のドレイン電極と電源電圧入力端子IN1の接続点P2に第1抵抗素子R1を介して接続されており、ソース電極がメイントランジスタM1のソース電極に接続されており、ゲート電極がメイントランジスタM1のゲート電極に接続されている。この例によると、制御用トランジスタM2で構成されるダイオードが、メイントランジスタM1のゲート電極からソース電極に向けて順方向に接続されている。なお、制御用トランジスタM2のW/L比は、メイントランジスタM1のW/L比よりも十分に小さい。このため、制御用トランジスタM2を流れる電流は微小なものである。メイントランジスタM1のゲート電極とソース電極の間に制御用トランジスタM2で構成されるダイオードが接続されているので、メイントランジスタM1のゲート電極の電位が、メイントランジスタM1の閾値電圧に相当する分だけソース電極の電位よりも高く固定される。メイントランジスタM1の特性が、この閾値電圧に相当するゲート電圧によって飽和領域で動作するように構成されている。このため、メイントランジスタM1のゲート電極には、飽和領域で動作するのに必要な固定されたゲート電圧が常に印加されるので、定電流回路部2の定電流動作が安定する。ゲート電圧生成部3の制御用トランジスタM2は、メイントランジスタM1に比較して十分に小さい。このため、ゲート電圧生成部3に入力する電源電圧Vinのノイズが、出力端子OUT1の出力電圧Voutに与える影響は実質的に無視することができる。しかしながら、このようなノイズにも対策したい場合、図5に示されるように、ゲート電圧生成部3が、制御用トランジスタM2のゲート電極とソース電極の間に接続されている制御用コンデンサC2をさらに有していてもよい。この例では、第1制御用抵抗素子R1と制御用コンデンサC2によってRC回路が構成される。このため、ゲート電圧生成部3に入力する電源電圧Vinのノイズの影響がさらに抑制される。図5のフィルタ回路1において、特性評価をシミュレーションした。フィルタ回路1をICに内蔵する場合を想定し、電源電圧Vinが5V、電源電流が約6.5mAとなる条件でシミュレーションを行った。ここで、比較例は、従来のRC回路100図15参照である。コンデンサC1,C100の容量は、IC化が可能な100pFとした。また、本実施例の制御用コンデンサC2の容量は50pFであり、第1制御用抵抗素子R1の抵抗値は120KΩである。また、本実施例の制御用トランジスタM2は、メイントランジスタM1の1/20000の電流比となるW/Lで構成されている。なお、比較例の抵抗素子の抵抗値は150Ωである。図6に示されるように、本実施例のフィルタ回路1は、従来のRC回路100図15参照と比較すると、約10MHz以上の帯域において、減衰度が約20dBも改善された。例えば、本実施例のフィルタ回路1と同等の減衰度を従来のRC回路100図15参照で達成しようとすると、コンデンサC100には2000pFもの容量が必要になる。このような容量のコンデンサC100を実現するためには、3fF/μm2のコンデンサを形成できる半導体プロセスにおいては、約815×815μmの面積が必要となり、ICに内蔵することはコスト面から大きな不利益となる。このように、本実施例のフィルタ回路1は、ICに内蔵する場合に特に有用な構造であることが検証された。図7に示されるように、この例のフィルタ回路1では、図5の例と比較すると、ゲート電圧生成部3が、制御用トランジスタM2のドレイン電極とゲート電極の間に接続されている第2制御用抵抗素子R2をさらに有していることを特徴とする。この例では、第1抵抗素子R1と第2制御用抵抗素子R2と制御用コンデンサC2によってもRC回路が構成され、ゲート電圧生成部3に入力する電源電圧Vinのノイズの影響をさらに抑制することができる。図8に示されるように、この例のフィルタ回路1では、図5の例と比較すると、定電流回路部2が、電源電圧入力端子IN1とメイントランジスタM1の間に接続されているダイオードD1を備えていることを特徴としている。ダイオードD1は、電源電圧入力端子IN1からメイントランジスタM1に向けて順方向に接続されている。この例では、電源電圧Vinが短時間だけ低下するようなノイズを除去することが可能になる。図9に示されるように、この例のフィルタ回路1は、図5の例と比較すると、基準電圧ライン側に設けられた第3トランジスタM3と基準電圧側コンデンサC3と基準電圧出力端子OUT2を備えていることを特徴としている。第3トランジスタM3では、ソース電極が基準電圧入力端子IN2に接続されており、ドレイン電極が基準電圧出力端子OUT2に接続されており、ゲート電極が電源ラインのメイントランジスタM1のゲート電極に接続されている。基準電圧側コンデンサC3は、第3トランジスタM3と基準電圧出力端子OUT2の接続点P3と基準電圧入力端子IN2の間に接続されている。この例では、電源電圧入力端子IN1と基準電圧入力端子IN2に入力する同相ノイズを除去することができる。このため、基準電圧出力端子OUT2には、同相ノイズが除去された基準電圧が出力される。図10に示されるフィルタ回路10では、定電流回路部2のメイントランジスタM1が、p型の電界効果型トランジスタであることを特徴としている。メイントランジスタM1では、ソース電極が電源電圧入力端子IN1に接続されており、ドレイン電極が出力端子OUT1に接続されている。また、定電流回路部2のゲート電圧生成部3は、上記したメイントランジスタM1がn型の電界効果型トランジスタの場合と同様に、制御用トランジスタM2と制御用コンデンサC2と制御用抵抗素子R1を備えている。なお、これら制御用トランジスタM2と制御用コンデンサC2と制御用抵抗素子R1は、p型のメイントランジスタM1に対応して接続されている以外は、その作用効果が図5のものと等価である。図11に示されるように、この例のフィルタ回路10では、図10の例と比較すると、ゲート電圧生成部3が、制御用定電流回路部4をさらに備えていることを特徴とする。なお、制御用定電流回路部4の回路構成は、図5等で例示した定電流回路部2の回路構成を利用することができる。制御用定電流回路部4は、制御用トランジスタM2に定電流を供給することで、制御用トランジスタM2を通過する電流を安定させる。この結果、メイントランジスタM1には、安定したゲート電圧が印加され、メイントランジスタM1の定電流の生成動作が安定する。また、図11に示されるフィルタ回路10では、制御用定電流回路部4を構成するn型の電界効果型トランジスタのバルクBに接地電圧が印加されていることを特徴としている。例えば、図4,5,7,8及び9のフィルタ回路1では、メイントランジスタM1と制御用トランジスタM2のバルクBがソース電極に接続されている。一般的に使用されるp型の半導体基板上にこれらメイントランジスタM1と制御用トランジスタM2のn型の電界効果型トランジスタを形成しようとすると、図12に示すように、ディープn型ウェルによってp型半導体基板から分離されたp型ウェル領域を形成し、その内部にn型の電界効果型トランジスタを形成する必要がある。一方、図11に示されるフィルタ回路10では、メイントランジスタM1と制御用トランジスタM2にp型の電界効果型トランジスタが用いられ、制御用定電流回路部4を構成するn型の電界効果型トランジスタのバルクBに接地電圧が印加されている。このため、図13に示すように、ディープn型ウェルを省略することが可能になる。以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。例えば、図14に示されるように、n型のメイントランジスタM1に対して、p型のトランジスタM4を用いてゲート電圧生成部3を構成してもよい。また、エンハンスメント型のトランジスタによる接続を中心に説明したが、デプレッション型のトランジスタであっても同様の考え方で構成できる。また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。"