JEDEC準拠DIMM及びJEDEC非準拠DIMMが着脱可能に装着されるDIMMコネクタ手段と、前記DIMMコネクタ手段に装着されているDIMMがJEDEC準拠DIMMとJEDEC非準拠DIMMのいずれであるかのDIMMの種別を判別するDIMM種別判別手段と、前記DIMMに搭載され該DIMMの構成情報及び搭載メモリチップの情報等を格納するSPDに格納されている情報を読み取って、該SPDの情報及び前記DIMM種別判別手段の判別結果に基づいて該DIMMのアクセス制御を行うメモリ制御手段と、を備えていることを特徴とするメモリシステム。前記JEDEC準拠DIMM及び前記JEDEC非準拠DIMMは、SO-DIMMであり、前記DIMMコネクタ手段は、前記SO-DIMMである前記JEDEC準拠DIMM及び前記JEDEC非準拠DIMMに対応したコネクタであることを特徴とする請求項1記載のメモリシステム。前記JEDEC非準拠DIMMは、少なくとも複数のRankを有しRank毎に容量の異なるメモリチップが搭載されているDIMMと、2つのメモリチップと終端抵抗を搭載して32bitで1RankとなるDIMMと、を含んでいることを特徴とする請求項1または請求項2記載のメモリシステム。前記DIMM種別判別手段は、前記SPD情報に基づいて前記DIMMの種別を判別することを特徴とする請求項1から請求項3のいずれかに記載のメモリシステム。前記DIMM種別判別手段は、前記DIMMの所定のピンに対して設定されている特定のピン状態に基づいて前記DIMMの種別を判別することを特徴とする請求項1から請求項4のいずれかに記載のメモリシステム。DIMMコネクタ手段に着脱可能に装着されているDIMMがJEDEC準拠DIMMとJEDEC非準拠DIMMのいずれであるかのDIMMの種別を判別するDIMM種別判別処理ステップと、前記DIMMに搭載され該DIMMの構成情報及び搭載メモリチップの情報等を格納するSPDに格納されている情報を読み取って、該SPDの情報及び前記DIMM種別判別処理ステップでの判別結果に基づいて該DIMMのアクセス制御を行うメモリ制御処理ステップと、を有していることを特徴とするメモリ制御方法。コンピュータに、DIMMコネクタ手段に着脱可能に装着されているDIMMがJEDEC準拠DIMMとJEDEC非準拠DIMMのいずれであるかのDIMMの種別を判別するDIMM種別判別処理と、前記DIMMに搭載され該DIMMの構成情報及び搭載メモリチップの情報等を格納するSPDに格納されている情報を読み取って、該SPDの情報及び前記DIMM種別判別処理での判別結果に基づいて該DIMMのアクセス制御を行うメモリ制御処理と、を実行させることを特徴とするメモリ制御プログラム。しかしながら、JEDECの規定では、DDR3-SRAM等の64bit対応のDIMMは、1Gb、2Gb等の大容量のメモリであり、このようなDIMMの挿入されるインターフェイスとして、SO-DIMM等の小サイズモジュール用のインターフェイスを用いる場合であっても、上記公報記載の従来技術の64bitを32bitの変換方法を用いると、バス幅は32bitになるが、DIMMに搭載されるDRAMデバイス等のメモリチップ自体の個数は変わらないため、メモリシステムとして必要とするメモリ容量が低容量であるときに、メモリ容量をメモリシステムとして必要なメモリ容量に抑えることができず、コストを抑制する上で、改良の必要があった。そこで、本発明は、JEDEC準拠とJEDEC非準拠の双方のDIMMを、適切に判別して、安価にかつ適切にメモリアクセスすることを目的としている。本発明は、上記目的を達成するために、DIMMコネクタ手段に着脱可能に装着されているDIMMがJEDEC準拠DIMMとJEDEC非準拠DIMMのいずれであるかのDIMMの種別を判別し、該DIMMに搭載され該DIMMの構成情報及び搭載メモリチップの情報等を格納するSPDに格納されている情報を読み取って、該SPDの情報及び該DIMM種別判別の判別結果に基づいて該DIMMのアクセス制御を行うことを特徴としている。本発明によれば、JEDEC準拠とJEDEC非準拠の双方のDIMMを、適切に判別して、安価にかつ適切にメモリアクセスすることができる。以下、本発明の好適な実施例を添付図面に基づいて詳細に説明する。なお、以下に述べる実施例は、本発明の好適な実施例であるので、技術的に好ましい種々の限定が付されているが、本発明の範囲は、以下の説明によって不当に限定されるものではなく、また、本実施の形態で説明される構成の全てが本発明の必須の構成要件ではない。図1~図9は、本発明のメモリシステム、メモリ制御方法及びメモリ制御プログラムの一実施例を示す図であり、図1は、本発明のメモリシステム、メモリ制御方法及びメモリ制御プログラムの一実施例を適用したメモリシステム1の概略構成図である。図1において、メモリシステム1は、プリント基板2上にメモリコントローラ3、DIMMコネクタ4及びDIMMコネクタ4とメモリコントローラ3を接続するメモリ配線5が配設されている。DIMMコネクタDIMMコネクタ手段4は、DIMM10が着脱可能に装着されるSO-DIMMである。DIMMコネクタ4は、図1の右側に示すように、JEDECに準拠したRawcardAとRawcardC、固有JEDEC非準拠のDIMMとして、例えば、1.5GBの1.5Gb-DIMM、512MB/256MBの32bit-DIMM等が選択的に装着可能となっており、JEDEC準拠のRawcardAは、上述のように、2GBか1GB、RawcardCは、1GBか512MBである。DIMMコネクタ4は、DIMM10が、RawcardA、RawcardCであるときには、JEDECで規定されているため、標準的なメモリであればそのまま使用することができる。すなわち、DIMM10が、JEDEC規定のDDR3SO-DIMM:RawcardAの場合、図2に示すように、x16のデバイスDRAMを8個搭載する2RankのDIMMとなり、DIMM10には、そのDIMM10の特性を記録するためのEEPROMElectricallyErasableProgrammableReadOnlyMemoryからなるSPDSerialPresenceDetectを搭載していて、SPDには、DIMM10の構成や搭載されているチップの情報、特に、Rank毎の容量が規定されているため、基本的に、それぞれのRankは同容量、すなわち、搭載されるデバイスの容量は全て同じになる。したがって、RawcardAの場合、搭載されるx16のデバイスメモリチップは、1Gbのデバイスであれば、全体容量が1GB、2Gbのデバイスであれば、全体容量が2GBとなる。また、DIMM10が、JEDEC規定のDDR3SO-DIMM:RawcardCの場合、図3に示すように、通常、x16のデバイスDRAMを4個搭載する1RankのDIMMとなり、204PinのSO-DIMMインターフェイスDIMMコネクタ4に搭載されるJEDEC規定のDIMMの中では最小構成のDIMMであって、搭載される全容量は、搭載されるx16のデバイスが、1Gbのデバイスであると、512MBの容量、2Gbのデバイスであると、1GBの容量となる。そして、メモリシステム1は、DIMM10としては、上述のように、JEDEC準拠のDIMM以外に、例えば、RawcardAの場合、図4に示すように、DRAMを、Rank毎に異なる容量のデバイスとし、Rand0には、1GbのDRAMを4つ搭載するDIMM10a、Rank1には、2GbのDRAMを4つ搭載するDIMM10bを用いることで、合計で、1.5GBのDIMM10以下、適宜、1.5GB-DIMMという。とすることができる。すなわち、JEDECに準拠しているRawcardADDR3のSO-DIMMの場合、図2に示したように、x16のデバイスを8個搭載する2RankのDIMMとなっており、DIMM10は、そのDIMM10の特性を記録するためのEEPROMからなるSPD11を搭載していて、SPD11には、DIMMの構成や搭載されているメモリチップデバイスの情報、特に、Rank毎の容量が規定されているため、基本的に、それぞれのRankは同容量、すなわち、搭載されるデバイスの容量は全て同じになる。したがって、搭載されるx16のデバイスは、1Gbのデバイスであれば、全体容量が1GB、2Gbのデバイスであれば、全体容量が2GBとなる。このSPD11の規定によるメモリシステム1の処理については後述する。また、メモリシステム1は、JEDEC規定のDDR3SO-DIMM:RawcardCの場合、図3に示したように、通常、x16のデバイスDRAMを4個搭載する1RankのDIMMとなり、204PinのSO-DIMMインターフェイスに搭載されるJEDEC規定のDIMMの中では最小構成のDIMMであって、搭載される全容量は、搭載されるx16のデバイスが、1Gbのデバイスであると、512MBの容量、2Gbのデバイスであると、1GBの容量となる。そして、本実施例のメモリシステム1は、DIMM10としては、上述のように、JEDECに準拠する場合だけでなく、図5に示すように、DIMM10cとして、2つのデバイスDRAMのみを搭載し、残りの2つは搭載せずに、終端抵抗21を接続することで、2つのDIMM10cで32bitのDIMM10を構成している。したがって、x16のデバイスDRAMを2つ搭載して、合計32bitのバス幅を実現したDIMM以下、適宜、32bit-DIMMという。10として、1Gbのデバイスであると、最低256MBの容量のDIMM10を構成することができる。すなわち、256MBという低容量のメモリを低価格で実現することができるとともに、204PinのDIMMコネクタ4は、64bit、32bitでアサインが変わらないため、共通のインターフェイスであるDIMMコネクタ4を使用することができる。そして、メモリシステム1は、メモリコントローラDIMM種別識別手段、メモリ制御手段3が、DIMMコネクタ4に装着されたDIMM10を、DIMM10のSPD11、22に基づいて、DIMM10の情報、特に、1.5GB-DIMMや32bit-DIMMが挿入されたことを認識して、挿入されたDIMM10に対応した使用を行う。例えば、32bitのDIMM10が装着されたときには、バス幅を32bitに切り替えて使用する。ところが、1.5GB-DIMM、32bit-DIMMは、JEDECで規定されている範囲外となるため、DIMM10のSPD11、22に、1.5GB-DIMMまたは32bit-DIMMであることを示す情報を付加する。すなわち、JEDECで規定されているSPDは、図6及び図7に示すようなアドレスマップとなっており、上述のように、DIMM10の構成や搭載されているメモリチップの情報等が格納されている。標準的なメモリシステムでは、電源ON時に、SPDの情報を読み出すことで、そのメモリシステムに搭載されているメモリの情報を認識して、該メモリ情報に合った設定をメモリコントローラ3に行う。図6及び図7に示すSPD11、22において、ByteNumber3:ModuleType、ByteNumber4:SDRAMDensityandBanks、ByteNumber7:ModuleOrganization、ByteNumber8:ModuleMemoryBusWidthがあり、本実施例のDIMM10は、これらのByteNumberの情報に特別な情報を記録する。すなわち、ByteNumber3:ModuleTypeは、搭載されているDIMM10の種類を示す情報が格納され、DIMM10には、形状も構成も異なる、RDIMM、UDIMM、SO-DIMM、Micro-DIMM等種々あるため、このByteNumber3:ModuleTypeで搭載しているDIMMの種類を特定している。本実施例では、SO-DIMMを用いたメモリシステム1を取り上げているため、ByteNumber3:ModuleTypeには、搭載しているDIMMとして、SO-DIMMが記録される。ByteNumber4:SDRAMDensityandBanksは、DIMM10に搭載されているチップ毎のメモリの容量情報が格納されており、JEDECのSPDでは、DIMMに搭載されている全てのDRAM容量が同一容量であるとして設定されているため、ByteNumber4:SDRAMDensityandBanksで設定されている値が、DIMM10に搭載されているチップ全てが同じ容量であるとして取り扱うことになる。ByteNumber7:ModuleOrganizationは、DIMM10のRankと各チップのbit幅の情報が格納される。例えば、RawcardAの場合、Rank数は2、搭載されるチップはx16のbit幅のチップであるので、ByteNumber7:ModuleOrganizationに格納される情報は、2Rank/x16となる。ByteNumber8:ModuleMemoryBusWidthは、DIMM10のバス幅の情報が格納され、64bitか、32bitの情報が格納される。例えば、RawcardAであれば、ByteNumber8:ModuleMemoryBusWidthには、64bitが格納される。メモリシステム1は、メモリコントローラ3が、SPD11、22の情報に基づいて、DIMM10を読み取ったときに、正常に使用できるか否かのチェックも行う。例えば、メモリコントローラ3は、SPD11、22が、正確、かつ、確実に記載されていない場合には、立ち上げを行うことなく、エラーERROR処理を行う場合がある。そして、DIMM10が、1.5GB-DIMMであると、1.5GB-DIMMは、図3に示したように、2RankのRawcardAを基礎として、搭載するDRAMがRank毎に容量が異なるDIMMである。ところが、チップ毎の容量を記載するByteNumber4:SDRAMDensityandBanksはDIMM10に搭載されている全てのDRAMが対象となるため、例えば、1GbをSPD11、22に記載した場合、メモリシステム1は、1GBとしてしか認識しないことになり、問題である。また、DIMM10が、32bit-DIMMであると、32bit-DIMMは、図4に示したように、JEDECのSO-DIMMでは、全く規定されていないDIMMとなる。すなわち、JEDECでは、SO-DIMMの32bit自体が存在しないこととなっているため、ByteNumber3:ModuleTypeで、SO-DIMMが記録されていながら、ByteNumber8:ModuleMemoryBusWidthで、32bitが記録されていると、エラーERRORとして取り扱うことがある。そこで、本実施例のメモリシステム1は、メモリコントローラ3が、後述するように、DIMM10がJEDEC準拠のDIMMであるか、図3に示した1.5G.B-DIMMや図5に示した32bit-DIMM等のJEDEC非準拠のDIMMであるかを判別して、それぞれに適したメモリ情報をメモリコントローラ3に設定してメモリ制御処理を行う。メモリコントローラ3は、CPUCentralProcessingUnit、ROMReadOnlyMemory、RAMRandomAccessMemory等を備えており、CPUが、ROM内のプログラムに基づいてRAMをワークメモリとして利用しつつ、メモリアクセスを制御する。すなわち、メモリシステム1は、ROM、EEPROMElectricallyErasableandProgrammableReadOnlyMemory、EPROM、フラッシュメモリ、フレキシブルディスク、CD-ROMCompactDiscReadOnlyMemory、CD-RWCompactDiscRewritable、DVDDigitalVersatileDisk、SDSecureDigitalカード、MOMagnetoOpticalDisc等のコンピュータが読み取り可能な記録媒体に記録されている本発明のメモリ制御方法を実行するメモリ制御プログラムを読み込んでROM等に導入することで、後述するDIMM10の種別を正確に判断して、DIMM10の種別に適切なメモリアクセスを制御するメモリ制御方法を実行するメモリ制御装置として構築されている。このメモリ制御プログラムは、アセンブラ、C、C、C、Java登録商標等のレガシープログラミング言語やオブジェクト指向ブログラミング言語等で記述されたコンピュータ実行可能なプログラムであり、上記記録媒体に格納して頒布することができる。次に、本実施例の作用について説明する。本実施例のメモリシステム1は、DIMMコネクタ4に装着されたSO-DIMMのピン形式のDIMM10がJEDEC準拠JEDECオリジナルのDIMMであるか、上記1.5G.B-DIMMや32bit-DIMM等の特有JEDEC非準拠のDIMMであるかを判別して装着されたDIMM10に適したメモリ情報の設定を行なって、メモリ制御処理を行う。すなわち、メモリシステム1は、通常、システムの電源がONオンされると、DIMM10のアクセスを許可する前に、メモリコントローラ3が、SPD11、22を読み取ってSPD11、22の設定に不正があると、SPD11、22の情報のメモリコントローラ3への設定を行うことなく、エラーERROR処理を行っている。このSPD11、22の設定の不正には、SO-DIMMのDIMMコネクタ4の場合、JEDECでは、上述のように、RawcardAにおいては、x16のデバイス8個搭載する2RankのDIMMとなっていて、それに反するSPDの情報は、不正となり、また、各Rank毎の容量が規定されていて、それぞれのRanは同容量、すなわち、搭載されるメモリチップの容量は全て同容量となる。また、RawcardCの場合、x16のメモリチップデバイスを4個搭載する1RankのDIMMであり、x16のメモリチップが1Gbであれば、512MB、2Gbのメモリチップであれば、1GBが、全体の容量となる。ところが、メモリシステム1は、例えば、その必要とするメモリ容量が、2GBであれば、2GBのRawcardAを1枚使用するか、1GBのRawcardCを2枚使用することで構成することができるが、必要とするメモリ容量が、1.5GBであると、1GBのRawcardAを1枚に、512MBのRawcardCを1枚足すか、1GBのRawcardCを1枚に、512MBのRawcardCを1枚足す等の2枚のDIMMを用いて構成する必要があり、2GBを構成するRawcardAを1枚用いる場合に比較して、コストが高くつくとともに、レイアウトも大きくなり、1.5GBを必要とする場合にも、従来では、2GBを構成するRawcardAを1枚用いることとなって、不必要なメモリチップを搭載するだけでなく、コストが高くつくという問題があった。そこで、本実施例のメモリシステム1は、DIMM10として、JEDEC準拠のDIMM10だけでなく、1.5GB-DIMM、32bit-DIMM等のJEDEC非準拠のDIMM10の装着をも可能とし、装着されたDIMM10がJEDECオリジナルJEDEC準拠のDIMM10であるか、固有JEDEC非準拠のDIMM10であるかを、判断し、JEDECオリジナルのDIMM10であるときには、SPD11、22の情報に応じた設定をメモリコントローラ3に行ってメモリであるDIMM10及びメモリコントローラ3の初期設定を行なった後に、メモリアクセスを開始する。そして、本実施例のメモリシステム1は、DIMM10が固有のDIMM10であると、固有のDIMM10のSPD11、22に設定されている情報に不正がないか判断して、不正がないときには、SPD11、22の情報に応じた設定をメモリコントローラ3に行ってメモリであるDIMM10及びメモリコントローラ3の初期設定を行なった後に、メモリアクセスを開始する。すなわち、メモリシステム1は、図8に示すように、DIMM10がDIMMコネクタ4に装着されている状態で、電源がオンONされると、メモリコントローラ3が、シリアル通信によって、DIMM10のSPD11、22の内容を読み込みステップS101、DIMM10がオリジナルのDIMM10であるかチェックするステップS102。このJEDECオリジナルDIMMであるか否かの判断は、例えば、図6に示したSPD11、22のByteNumber3:ModuleTypeで、JEDEC上においてRESERVEになっているbitをオリジナルDIMMに割り当てておいて、メモリコントローラ3が、この値を読み出してJEDECオリジナルDIMMであるか否かを判断してもよいし、あるいは、SPDのJEDEC規定上、完全にRESERVEとなっているByteNumber、例えば、ByteNumber13等に特定の値を登録しておいて、メモリコントローラ3が、このByteNumberの値を読み出すことで、オリジナルDIMMであるか否かの判断を行ってもよい。また、上記方法にあっては、SPD11、22の1箇所のみを調べて、JEDECオリジナルDIMMであるかどうかを判別しているため、市中に出回っているDIMMが同様のSPDのByteを書き換えていた場合、そのDIMMがDIMMコネクタ4にDIMM10として装着された場合、JEDECオリジナルDIMMとして誤認識する可能性がある。そこで、上記2つのJEDECオリジナルDIMM有無の判断方法を合わせて用いたり、ByteNumber3とByteNumber117-119の製造者情報で判断する等のように、SPD11、22の複数の値で判断することにより、JEDECオリジナルDIMMの判断の正確性をより一層向上させてもよい。そして、ステップS102で、装着されているDIMM10がJEDECオリジナルDIMMの場合、メモリコントローラ3は、該オリジナルDIMM10の設定値をSPD11、22から読み出してステップS103、メモリコントローラ3に該オリジナルDIMM10に合った設定を行いステップS104、DIMM10及びメモリコントローラ3の初期化を行ってステップS105、初期化が完了すると、メモリアクセスの開始を可能な状態として処理を終了するステップS106。ステップS102で、装着されているDIMM10がJEDECのオリジナルDIMMでないときには、メモリコントローラ3は、SPD11、22の設定データに不正がないか判断するステップS107。すなわち、メモリコントローラ3は、JEDECで規定されていない値がSPD11、22に書き込まれていないか確認し、例えば、JEDECの規定には、Byte7のBit35、20は共に111設定は無いこととなっているが、SPD11、22のByte7のBit35、20を読み込んだときに、111であると、SPD11、22の設定データに不正があると判断する。ステップS107で、SPD11の設定データに不正がないときには、メモリコントローラ3は、該DIMM10の設定値をSPD11、22から読み出してメモリコントローラ3内に設定しステップS108、メモリであるDIMM10及びメモリコントローラ3の初期化を行ってステップS109、初期化が完了すると、メモリアクセスの開始を可能な状態として処理を終了するステップS110。ステップS107で、SPD11、22の設定データに不正があると、メモリコントローラ3は、メモリシステム1の適用されている装置、例えば、複合装置の操作表示部にエラー通知表示するエラーERROR処理を行ったり、デバッグ処理を行いステップS111、DIMM10、すなわち、メモリのアクセスを禁止して、処理を終了するステップS112。また、上記DIMM10がJEDECオリジナルDIMMであるか否かの判断において、上述のように、DIMM10がオリジナルのDIMMであるか否かの判断を、SPD11、22の内容に基づいて行うと、判断基準をメモリコントローラ3のROM等に格納されている内容に照らし合わせて判断することとなるため、ROM等の内容に左右されることとなり、市中に出回っているDIMMが同様のSPDのByteを書き換えていた場合、そのDIMMがDIMMコネクタ4にDIMM10として装着されると、JEDECオリジナルDIMMとして誤認識する可能性がある。そこで、DIMM10がオリジナルのDIMMであるか否かの判断を、図9に示すように、ハードウェア的に行うようにしてもよい。すなわち、図9において、JEDECで規定されているPinのうち、122Pinの未接続NonConnectionであるN.C端子を、オリジナルDIMM判別用のPinとして割り当て、このPinを所定の状態、例えば、図9の右側下に図示するように、例えば、DIMM10の内部でPull-Upプルアップ状態とし、メモリコントローラ3が、この端子がHighハイかLowローかを検知することで、DIMM10がオリジナルDIMMであるか否かを判別するようにしてもよい。または、ユーザが専用に使用する外部からアクセス可能なスイッチ等によって、オリジナルDIMMであるか否かを切り替えて判別制御するようにしてもよいが、この場合には、ユーザに作業を促すことになり、ユーザに手間が発生するだけでなく、ユーザが、スイッチの切り替えを忘れると、オリジナルDIMMと認識されないおそれがある。このように、本実施例のメモリシステム1は、DIMMコネクタDIMMコネクタ手段4に着脱可能に装着されているDIMM10がJEDEC準拠DIMMとJEDEC非準拠DIMMのいずれであるかのDIMMの種別をメモリコントローラ3が判別し、メモリコントローラ3が、該DIMM10に搭載され該DIMM10の構成情報及び搭載メモリチップDRAM等の情報等を格納するSPDに格納されている情報を読み取って、該SPDの情報及び該DIMM種別判別の判別結果に基づいて該DIMM10のアクセス制御を行っている。したがって、DIMMコネクタ4にJEDEC準拠とJEDEC非準拠の双方のDIMM10を装着可能とすることができるとともに、装着されたDIMM10がJEDEC準拠とJEDEC非準拠のいずれであるかを適切に判別することができ、DIMM10として必要なメモリ容量のメモリのみを搭載したDIMMを用いて、安価にかつ適切にメモリアクセスすることができる。また、本実施例のメモリシステム1は、JEDEC準拠DIMM及びJEDEC非準拠DIMMが、SO-DIMMであり、DIMMコネクタ4が、該SO-DIMMであるJEDEC準拠DIMM及びJEDEC非準拠DIMMに対応したコネクタである。したがって、JEDECで規定されているDDR3のDIMMに対してより小さなサイズでモジュールを提供するための規格に対応したSO-DIMMを利用することができ、JEDEC準拠とJEDEC非準拠の双方のDIMMを、適切に判別して、より一層小型で安価にメモリアクセスすることができる。さらに、本実施例のメモリシステム1は、前記JEDEC非準拠DIMMが、少なくとも複数のRankを有しRank毎に容量の異なるメモリチップが搭載されているDIMMと、2つのメモリチップと終端抵抗を搭載して32bitで1RankとなるDIMMと、を含んでいる。したがって、JEDEC準拠のDIMMでは実現することのできない1.5GBや32bitで1RankのDIMMを用いることができ、より一層適切なメモリ容量のDIMMを、安価にかつ適切にメモリアクセスすることができる。また、本実施例のメモリシステム1は、メモリコントローラDIMM種別判別手段3が、DIMM10のSPD情報に基づいて該DIMMの種別を判別している。したがって、新たに特別な構成を用いることなく、安価かつ適切にDIMMの種別を判別することができ、より一層小型で安価にメモリアクセスすることができる。さらに、本実施例のメモリシステム1は、メモリコントローラDIMM種別判別手段3が、DIMM10の所定のピン図9では、NCの122Pinに対して設定されている特定のピン状態図9では、Pull-Up状態に基づいて該DIMM10の種別を判別している。したがって、JEDEC準拠とJEDEC非準拠の双方のDIMMを、適切に判別して、より一層小型で安価にメモリアクセスすることができる。以上、本発明者によってなされた発明を好適な実施例に基づき具体的に説明したが、本発明は上記実施例で説明したものに限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。