"メモリへのアクセスを行うストリーム処理装置であって、それぞれへの入力ストリーム内のタイムスタンプを抽出し、前記タイムスタンプと基準時間との差に基づいて前記メモリへのアクセスについての優先度情報を求め、前記メモリへのアクセス要求と前記優先度情報とを出力し、アクセス許可が与えられると前記メモリへのアクセスを行う複数のストリーム処理部と、前記アクセス要求と前記優先度情報とに基づいて、前記複数のストリーム処理部のうち、最も優先度が高いストリーム処理部にアクセス許可を与え、その後、アクセス許可が与えられた前記ストリーム処理部の処理が終了すると処理が終了した前記ストリーム処理部の次に優先度が高いストリーム処理部にアクセス許可を与えることを繰り返すアクセス制御部とを備えるストリーム処理装置。請求項1に記載のストリーム処理装置において、前記アクセス制御部は、前記複数のストリーム処理部に対して、それぞれへの入力ストリームの処理に必要な、前記メモリへの転送帯域幅にも基づいて、アクセス許可を与えるストリーム処理装置。請求項1に記載のストリーム処理装置において、前記アクセス制御部は、入力されたオフセットに基づいて前記優先度情報を変更して用いるストリーム処理装置。請求項1に記載のストリーム処理装置において、前記アクセス制御部は、アクセス許可が与えられていない前記ストリーム処理部に対して、アクセス許可が与えられていない期間においてクロックを停止することを指示するクロック制御信号を出力するクロック制御部を有し、前記クロック制御信号によってクロックを停止することを指示された前記ストリーム処理部は、その内部で使用されているクロックの少なくとも一部を停止するストリーム処理装置。しかしながら、システム起動時等にメインメモリ帯域を割り当てる方法は、受信したストリームの内容に応じた動的な帯域制御が不可能であるので、様々な種類のストリームを共通のハードウェア資源で処理するようなシステムには適さない。リアルタイムで処理する必要があるオーディオストリームやビデオストリームの他にも、少量の字幕データやメニューデータ等、ハードウェアに必要とされる性能が異なるストリームが多々ある。例えば、字幕データは、対応するビデオデータの少し前から少しずつ入力されるので、少しずつ処理が行われればよい。一方、メニューデータは、ユーザーオペレーションによりランダムに突如発生し、可能な限りの高速表示が求められる。また、このようなメニューデータの表示のためにハードウェア性能をより高くすることが要求される場合には、他の処理によってメインメモリへのアクセスの機会が奪われることも考慮すると、要求される以上にメインメモリ帯域を広くすることが必要である。本開示は、複数のストリームを処理する場合にメモリ帯域を効率的に利用することを目的とする。本開示によるストリーム処理装置は、メモリへのアクセスを行うストリーム処理装置であって、それぞれへの入力ストリーム内のタイムスタンプを抽出し、前記タイムスタンプと基準時間との差に基づいて前記メモリへのアクセスについての優先度情報を求め、前記メモリへのアクセス要求と前記優先度情報とを出力し、アクセス許可が与えられると前記メモリへのアクセスを行う複数のストリーム処理部と、前記アクセス要求と前記優先度情報とに基づいて、前記複数のストリーム処理部のうち、最も優先度が高いストリーム処理部にアクセス許可を与え、その後、アクセス許可が与えられた前記ストリーム処理部の処理が終了すると処理が終了した前記ストリーム処理部の次に優先度が高いストリーム処理部にアクセス許可を与えることを繰り返すアクセス制御部とを有する。これによると、入力ストリームから抽出されたタイムスタンプに基づいてメモリへのアクセスについての優先度情報が求められ、この優先度情報に基づいて、最も優先度が高いストリーム処理部にアクセス許可が与えられる。アクセス許可が与えられたストリーム処理部の処理が終了すると、その次に優先度が高いストリーム処理部にアクセス許可を与えられるので、優先度が高い順にストリーム処理の結果が得られる。本開示によれば、入力ストリーム内のタイムスタンプを用いてメモリへのアクセスを制御するので、複数のストリームを処理する場合にメモリ帯域を効率的に利用することができる。以下、本発明の実施の形態について、図面を参照しながら説明する。図面において下2桁が同じ参照番号で示された構成要素は、互いに対応しており、同一の又は類似の構成要素である。図1は、本発明の実施形態に係るストリーム処理装置の構成例を示すブロック図である。図1のストリーム処理装置100は、ストリーム処理部12,14,16,及び18と、アクセス制御部30とを有する。ストリーム処理部12,14,16,及び18は、優先度情報算出部22,24,26,及び28をそれぞれ有する。アクセス制御部30は、アクセス調停器32を有する。ストリーム処理部12,14,16,及び18には、ストリームST1,ST2,ST3,及びST4がそれぞれ入力されている。ストリーム処理部12,14,16,及び18は、メニューデコードA、字幕デコードB、メニューデコードC、及び字幕デコードDをそれぞれ行う。優先度情報算出部22は、ストリームST1から、表示対象であるメニューについてのタイムスタンプの情報を抽出する。タイムスタンプは、例えばPTSpresentationtimestampやDTSdecodingtimestampである。優先度情報算出部22は、抽出されたタイムスタンプと、基準時間RTとの間の差を算出し、得られた差をメインメモリ42へのアクセスの優先度として出力する。この際、優先度情報算出部22は、例えば、抽出されたタイムスタンプから基準時間RTを減算する。基準時間RTは、例えばシステムタイムクロックSTC:systemtimeclockであって、CPU図示せずから入力される。ストリーム処理部12は、メインメモリ42へのアクセス要求に、優先度情報算出部22で求められた優先度を付加して、アクセス制御部30に出力する。同様に、優先度情報算出部24及び28は、それぞれストリームST2及びST4から、表示対象である字幕のタイムスタンプを取得する。優先度情報算出部26は、ストリームST3から、表示対象であるメニューのタイムスタンプを取得する。優先度情報算出部24,26,及び28は、それぞれで取得されたタイムスタンプと基準時間RTとの間の差を算出し、得られた差をメインメモリ42へのアクセスの優先度情報として出力する。優先度情報の値が小さいほど、優先度が高い。ストリーム処理部14,16,及び18は、それぞれのメインメモリ42へのアクセス要求に、優先度情報算出部24,26,及び28で求められた優先度情報をそれぞれ付加して、アクセス制御部30に出力する。アクセス調停器32は、ストリーム処理部12,14,16,及び18から出力された優先度情報に基づいて、アクセス許可を与えるべきストリーム処理部を判定する。具体的には、アクセス調停器32は、例えば、優先度が最も高い優先度情報の値が最も小さいストリーム処理部12にアクセス許可を与えるべきであると判定し、そのストリーム処理部12にアクセス許可を発行する。アクセス許可を受けたストリーム処理部12は、メインメモリ42へのアクセスを行う。その後、アクセス許可が与えられたストリーム処理部12の処理が終了すると、アクセス調停器32は、処理が終了したストリーム処理部12の次に優先度が高い優先度情報の値が小さいストリーム処理部例えばストリーム処理部14にアクセス許可を与える。アクセス許可を受けたストリーム処理部14は、メインメモリ42へのアクセスを行う。その後も、アクセス許可が与えられたストリーム処理部の処理が終了すると、アクセス調停器32は、処理が終了したストリーム処理部の次に優先度が高い優先度情報の値が小さいストリーム処理部にアクセス許可を与えることを繰り返す。このように、アクセス調停器32が優先度に基づいて判定をすることにより、優先すべきストリームを動的に判定し、複数のストリームを処理することが可能となる。図2は、従来のストリーム処理装置によるメインメモリへの転送の例を示すタイミングチャートである。図3は、図1のストリーム処理装置100によるメインメモリへの転送の例を示すタイミングチャートである。図2及び図3では、ストリーム処理装置の全体からのアクセスをメインメモリ42が受理するタイミングが、縦の破線で示されている。破線の間隔が、ストリーム処理装置の全体に割り当てられたメインメモリ帯域メインメモリ42への転送帯域幅に対応している。メニューデコードAのタイムスタンプTSは、できるだけ早く行うべきであることを示している。この場合は、タイムスタンプが例えば基準時間RTと同じであると見なす。また、字幕デコードB、メニューデコードC、及び字幕デコードDのタイムスタンプが、図示されている。メニューデコードA、字幕デコードB、メニューデコードC、及び字幕デコードDにおいては、メインメモリ42への転送をそれぞれ3回、2回、3回、及び4回する必要がある。これらの点は、以下のタイミングチャートにおいても同様である。図2では、調停方式の一例として、ラウンドロビン方式を用いている。この場合、最も早く処理を終える必要があるメニューデコードAのための転送が、字幕デコードBのための転送より遅く完了する。つまり、ラウンドロビン方式のようなDMAdirectmemoryaccessにおける典型的な調停によると、タイムスタンプで示された完了要望時間と実際の完了時間との間の関係が、合理的になるとは限らない。これに対して、図3の場合は、メニューデコードAのための転送が最初に完了するので、完了要望時間と実際の完了時間との間の関係が合理的になる。したがって、図1のストリーム処理装置100によると、利用可能なメインメモリ帯域がより狭くても、所定の性能を実現することができる。図4は、図1のストリーム処理装置100の変形例の構成を示すブロック図である。図4のストリーム処理装置200は、アクセス制御部30に代えてアクセス制御部230を有する点の他は、ストリーム処理装置100と同様に構成されている。アクセス制御部230は、アクセス調停器232と、レート設定部234とを有する。レート設定部234には、ストリーム処理部12,14,16,及び18のそれぞれに対しての、メインメモリ42の帯域幅BWが、例えばCPUから入力される。帯域幅BWは、ストリーム処理部12,14,16,及び18のそれぞれに入力されるストリームの処理に必要な帯域幅である。レート設定部234は、入力された帯域幅BWをアクセス調停器232に出力する。アクセス調停器232は、ストリーム処理部12,14,16,及び18から出力された優先度情報だけではなく、レート設定部234から出力された帯域幅にも基づいて、アクセス許可を与える。図5は、図4のストリーム処理装置200によるメインメモリへの転送の例を示すタイミングチャートである。具体的には、アクセス調停器232は、図5の破線毎に転送しなくてもレート設定部234から出力された帯域幅を満たすことができる場合には、アクセスの頻度を平準化する。アクセス調停器232は、例えば図5の字幕デコードDのように、図5の破線の2回毎、又は3回毎に1回、ストリーム処理部18にアクセス許可を与える。複数のストリーム処理の競合時に、図3では、字幕デコードDについての転送の完了まで、メインメモリへのアクセスが連続している。これに対して、図5では、各ストリーム処理に要求されている完了時間の条件を満たしつつ、メインメモリへのアクセスを発行しないタイミングを設けている。このように、ストリーム処理装置200によると、ストリーム処理部12,14,16,及び18が転送をしないタイミングにおいて、CPU等の他の回路等からメインメモリ42へのアクセスが可能となるので、システム全体の性能を向上させることができる。図6は、図1のストリーム処理装置100の他の変形例の構成を示すブロック図である。図6のストリーム処理装置300は、アクセス制御部30に代えてアクセス制御部330を有する点の他は、ストリーム処理装置100と同様に構成されている。アクセス制御部330は、アクセス調停器332と、オフセット設定部334とを有する。オフセット設定部334には、ストリーム処理部12,14,16,及び18のそれぞれに対しての、優先度についてのオフセットFSが、例えばCPUから入力される。オフセット設定部334は、入力されたオフセットFSをアクセス調停器332に出力する。アクセス調停器332は、ストリーム処理部12,14,16,及び18から出力された優先度情報だけではなく、オフセット設定部334から出力されたオフセットにも基づいて、アクセス許可を与える。この際、アクセス調停器332は、オフセット設定部334に入力されたオフセットFSに基づいて優先度情報を変更して用いる。具体的には例えば、アクセス調停器332は、ストリーム処理部12,14,16,又は18の優先度情報にオフセットFSを加算して用いる。ストリーム処理装置300によると、後段のCPUや描画エンジン等の動作特性に応じて、ストリーム毎に優先度の調整が可能となる。図7は、図1のストリーム処理装置100の更に他の変形例の構成を示すブロック図である。図7のストリーム処理装置400は、ストリーム処理部12,14,16,及び18に代えてストリーム処理部412,414,416,及び418を有し、アクセス制御部30に代えてアクセス制御部430を有する点の他は、ストリーム処理装置100と同様に構成されている。アクセス制御部430は、アクセス調停器432と、クロック制御部434とを有する。ストリーム処理部412,414,416,及び418は、それぞれに入力されるクロック制御信号CC1,CC2,CC3,及びCC4に基づいて、それぞれの内部でクロックゲーティング制御を行う。その他の点は、図1のストリーム処理部12,14,16,及び18と同様である。アクセス調停器432は、ストリーム処理部412,414,416,及び418のうちのいずれにアクセス許可を与えているかをクロック制御部434に通知する。アクセス調停器432は、その他の点は、図1のアクセス調停器32と同様である。クロック制御部434は、ストリーム処理部412,414,416,及び418のうち、アクセス許可が与えられていないものに対して、アクセス許可が与えられていない期間においてクロックを停止することを指示するクロック制御信号CC1,CC2,CC3,又はCC4を出力する。クロック制御信号CC1,CC2,CC3,又はCC4によってクロックを停止することを指示されたストリーム処理部412,414,416,又は418は、その内部で使用されているクロックの少なくとも一部を停止する。これにより、アクセス許可が与えられないストリーム処理部に対しての動的なクロックゲーティング制御を行い、消費電力を削減することができる。図4又は図6のストリーム処理装置200又は300がクロック制御部434を有し、同様にクロックの制御をするようにしてもよい。図8は、図7のストリーム処理装置400によるクロックの制御の例を示すタイミングチャートである。各ストリーム処理部には、アクセス許可が与えられてデコード処理を開始してから、転送が完了するまでクロックが供給されることになる。図2の場合より、図8の場合の方が、クロックが与えられる期間が短く、消費電力をより削減することができることがわかる。1つの処理についての転送が終了するまでは、その処理に関するストリーム処理部のクロックを停止することはできないからである。以上の実施形態では、ストリーム処理装置が4個のストリーム処理部を有する場合について説明したが、ストリーム処理部の個数はこれには限らない。各ストリーム処理部は、ビデオストリームやオーディオストリームを処理するものであってもよい。また、メインメモリに代えて他のメモリへのアクセスを同様に制御してもよい。本明細書における各機能ブロックは、典型的にはハードウェアで実現され得る。例えば各機能ブロックは、IC集積回路の一部として半導体基板上に形成され得る。ここでICは、LSIlargescaleintegratedcircuit、ASICapplicationspecificintegratedcircuit、ゲートアレイ、FPGAfieldprogrammablegatearray等を含む。代替としては各機能ブロックの一部又は全ては、ソフトウェアで実現され得る。例えばそのような機能ブロックは、プロセッサ及びプロセッサ上で実行されるプログラムによって実現され得る。換言すれば、本明細書で説明される各機能ブロックは、ハードウェアで実現されてもよいし、ソフトウェアで実現されてもよいし、ハードウェアとソフトウェアとの任意の組合せで実現され得る。本発明の多くの特徴及び優位性は、記載された説明から明らかであり、よって添付の特許請求の範囲によって、本発明のそのような特徴及び優位性の全てをカバーすることが意図される。更に、多くの変更及び改変が当業者には容易に可能であるので、本発明は、図示され記載されたものと全く同じ構成及び動作に限定されるべきではない。したがって、全ての適切な改変物及び等価物は本発明の範囲に入るものとされる。"