"M個の入力Xkk=1、...、Mを有して入出力が線形な系に対して、長さNの直交するM個の符号系列di=di1、di2、...、diNi=1、...、Mに基づいて前記M個の入力Xkk=1、...、Mを入力して、N個の出力s=s1、s2、...、sN=Fd11、d21、...、dM1、Fd12、d22、...、dM2、...、Fd1N、d2N、...、dMNを出力する出力工程と、前記出力sと前記符号系列diとの内積演算に基づいて、k番目の入力xkに対応する係数Ckを推定する推定工程とを包含することを特徴とする線形系係数推定方法。M個の入力Xkk=1、...、Mを有して入出力が線形な第1の系及び第2の系のそれぞれに対して、長さNの直交するM個の符号系列di=di1、di2、...、diNi=1、...、Mに基づいて前記M個の入力Xkk=1、...、Mを入力して、前記第1の系からのN個の出力sFirst=s11、s12、...、s1N=F1d11、d21、...、dM1、F1d12、d22、...、dM2、...、F1d1N、d2N、...、dMN、及び、前記第2の系からのN個の出力sSecond=s21、s22、...、s2N=F2d11、d21、...、dM1、F2d12、d22、...、dM2、...、F2d1N、d2N、...、dMNを出力する出力工程と、前記出力sFirstと前記符号系列diとの内積演算に基づいて、k1番目の入力Xkに対応する前記第1の系の係数C1kを推定し、前記出力sSecondと前記符号系列diとの内積演算に基づいて、k2番目の入力Xkに対応する前記第2の系の係数C2kを推定する推定工程とを包含することを特徴とする線形系係数推定方法。M本のドライブラインと1本のセンスラインの間に形成される第1の線形素子列C1ii=1、...、M、及び、上記M本のドライブラインと他の1本のセンスラインの間に形成される第2の線形素子列C2ii=1、...、Mのそれぞれに対して、長さNの直交するM個の符号系列di=di1、di2、...、diNi=1、...、Mに基づいて、前記M本のドライブラインを並列に駆動して、前記第1の線形素子列からのN個の出力sFirst=s11、s12、...、s1N、及び、前記第2の線形素子列からのN個の出力sSecond=s21、s22、...、s2Nを出力する出力工程と、前記出力sFirstと前記符号系列diとの内積演算に基づいて、k1番目のドライブラインに対応する前記第1の線形素子列の線形素子の値を推定し、前記出力sSecondと前記符号系列diとの内積演算に基づいて、k2番目のドライブラインに対応する前記第2の線形素子列の線形素子の値を推定する推定工程とを包含することを特徴とする線形素子列値推定方法。前記符号系列di=di1、di2、...、diNi=1、...、Mの各要素は、Vまたは-Vによって構成される請求項3記載の線形素子列値推定方法。M本のドライブラインと1本のセンスラインの間に形成される第1の静電容量列C1ii=1、...、M、及び、上記M本のドライブラインと他の1本のセンスラインの間に形成される第2の静電容量列C2ii=1、...、Mのそれぞれに対して、各要素が1または-1によって構成される長さNの直交する符号系列di=di1、di2、...、diNi=1、...、Mに基づいて、前記符号系列が前記1の場合はVボルト、前記-1の場合は-Vボルトを印加するように前記M本のドライブラインを並列に駆動して、前記第1の静電容量列からの出力sFirst=s11、s12、...、s1N、及び、前記第2の静電容量列からの出力sSecond=s21、s22、...、s2Nを出力する出力工程と、前記出力sFirstと前記符号系列diとの内積演算に基づいて、k1番目のドライブラインに対応する前記第1の静電容量列の容量値を推定し、前記出力sSecondと前記符号系列diとの内積演算に基づいて、k2番目のドライブラインに対応する前記第2の静電容量列の容量値を推定する推定工程とを包含することを特徴とする静電容量検出方法。前記推定工程は、前記符号系列による1回の並列駆動ごとに、内積に必要な、符号に応じた加減算を実行する請求項5記載の静電容量検出方法。前記出力工程は、前記第1の静電容量列からの出力sFirstを第1アナログ積分器に出力し、前記第2の静電容量列からの出力sSecondを第2アナログ積分器に出力し、前記推定工程は、前記第1アナログ積分器に出力された出力sFirstをAD変換器によりAD変換して前記出力sFirstと前記符号系列diとの内積演算を実行し、前記第2アナログ積分器に出力された出力sSecondを前記AD変換器によりAD変換して前記出力sSecondと前記符号系列diとの内積演算を実行する請求項5記載の静電容量検出方法。前記出力工程は、前記第1の静電容量列からの出力sFirstをアナログ積分器に出力した後、前記第2の静電容量列からの出力sSecondを前記アナログ積分器に出力し、前記推定工程は、前記アナログ積分器に出力された出力sFirstをAD変換器によりAD変換して前記出力sFirstと前記符号系列diとの内積演算を実行し、前記アナログ積分器に出力された出力sSecondを前記AD変換器によりAD変換して前記出力sSecondと前記符号系列diとの内積演算を実行する請求項5記載の静電容量検出方法。前記出力工程は、前記第1の静電容量列からの出力sFirstを第1アナログ積分器に出力し、前記第2の静電容量列からの出力sSecondを第2アナログ積分器に出力し、前記推定工程は、前記第1アナログ積分器に出力された出力sFirstを第1AD変換器によりAD変換して前記出力sFirstと前記符号系列diとの内積演算を実行し、前記第2アナログ積分器に出力された出力sSecondを第2AD変換器によりAD変換して前記出力sSecondと前記符号系列diとの内積演算を実行する請求項5記載の静電容量検出方法。M本のドライブラインと1本のセンスラインの間に形成される第1の静電容量列C1ii=1、...、M、及び、上記M本のドライブラインと他の1本のセンスラインの間に形成される第2の静電容量列C2ii=1、...、Mのそれぞれに対して、各要素が1または-1によって構成される長さNの直交する符号系列di=di1、di2、...、diNi=1、...、Mに基づいて、前記符号系列が前記1の場合はVボルト、前記-1の場合は-Vボルトを印加するように前記M本のドライブラインを並列に駆動して、前記第1の静電容量列からの出力sFirst=s11、s12、...、s1N、及び、前記第2の静電容量列からの出力sSecond=s21、s22、...、s2Nを出力させる駆動部と、前記出力sFirstと前記符号系列diとの内積演算に基づいて、k1番目のドライブラインに対応する前記第1の静電容量列の容量値を推定し、前記出力sSecondと前記符号系列diとの内積演算に基づいて、k2番目のドライブラインに対応する前記第2の静電容量列の容量値を推定する推定部とを備えたことを特徴とする集積回路。M本のドライブラインと1本のセンスラインの間に形成される第1の静電容量列C1ii=1、...、M、及び、上記M本のドライブラインと他の1本のセンスラインの間に形成される第2の静電容量列C2ii=1、...、Mとを備えるセンサパネルと、上記センサパネルを制御する集積回路とを備えたタッチセンサシステムであって、上記集積回路は、前記第1の静電容量列C1ii=1、...、M、及び前記第2の静電容量列C2ii=1、...、Mのそれぞれに対して、各要素が1または-1によって構成される長さNの直交する符号系列di=di1、di2、...、diNi=1、...、Mに基づいて、前記符号系列が前記1の場合はVボルト、前記-1の場合は-Vボルトを印加するように前記M本のドライブラインを並列に駆動して、前記第1の静電容量列からの出力sFirst=s11、s12、...、s1N、及び、前記第2の静電容量列からの出力sSecond=s21、s22、...、s2Nを出力させる駆動部と、前記出力sFirstと前記符号系列diとの内積演算に基づいて、k1番目のドライブラインに対応する前記第1の静電容量列の容量値を推定し、前記出力sSecondと前記符号系列diとの内積演算に基づいて、k2番目のドライブラインに対応する前記第2の静電容量列の容量値を推定する推定部とを有することを特徴とするタッチセンサシステム。請求項11記載のタッチセンサシステムと、前記タッチセンサシステムに設けられたセンサパネルに重ねて配置されているか、または、前記センサパネルを内蔵した表示パネルとを備えたことを特徴とする電子機器。M本のドライブラインと1本のセンスラインの間に形成される第1の静電容量列Ci1i=1、...、M、及び、上記M本のドライブラインと他の1本のセンスラインの間に形成される第2の静電容量列Ci2i=1、...、Mのそれぞれに対して、各要素が1または-1によって構成される長さNの直交する符号系列di=di1、di2、...、diNi=1、...、Mに基づいて、前記M本のドライブラインを並列に駆動して、前記第1の静電容量列からの出力sFirst=s11、s12、...、s1N、及び、前記第2の静電容量列からの出力sSecond=s21、s22、...、s2Nをアナログ積分器に出力する出力工程と、前記出力sFirstと前記符号系列diとの内積演算に基づいて、k1番目のドライブラインに対応する前記第1の静電容量列の容量値を推定し、前記出力sSecondと前記符号系列diとの内積演算に基づいて、k2番目のドライブラインに対応する前記第2の静電容量列の容量値を推定する推定工程とを包含する静電容量検出方法であって、前記出力工程は、前記アナログ積分器のリセット時にはVrefボルトで表される第1電圧により前記M本のドライブラインを駆動し、前記第1及び第2静電容量列からの出力のサンプリング時には、前記符号系列が前記1の場合はVrefVボルトで表される第2電圧により、前記符号系列が前記-1の場合はVref-Vボルトで表される第3電圧により前記M本のドライブラインを駆動することを特徴とする静電容量検出方法。M本のドライブラインと1本のセンスラインの間に形成される第1の静電容量列Ci1i=1、...、M、及び、上記M本のドライブラインと他の1本のセンスラインの間に形成される第2の静電容量列Ci2i=1、...、Mのそれぞれに対して、各要素が1または-1によって構成される長さNの直交する符号系列di=di1、di2、...、diNi=1、...、Mに基づいて、前記M本のドライブラインを並列に駆動して、前記第1の静電容量列からの出力sFirst=s11、s12、...、s1N、及び、前記第2の静電容量列からの出力sSecond=s21、s22、...、s2Nをアナログ積分器に出力する出力工程と、前記出力sFirstと前記符号系列diとの内積演算に基づいて、k1番目のドライブラインに対応する前記第1の静電容量列の容量値を推定し、前記出力sSecondと前記符号系列diとの内積演算に基づいて、k2番目のドライブラインに対応する前記第2の静電容量列の容量値を推定する推定工程とを包含する静電容量検出方法であって、前記出力工程は、前記符号系列が前記1の場合は、前記アナログ積分器のリセット時に第1電圧により、前記第1及び第2静電容量列からの出力のサンプリング時に第2電圧により前記ドライブラインを駆動し、前記符号系列が前記-1の場合は、前記アナログ積分器のリセット時に前記第2電圧により、前記第1及び第2静電容量列からの出力のサンプリング時に前記第1電圧により前記ドライブラインを駆動することを特徴とする静電容量検出方法。M本のドライブラインと1本のセンスラインの間に形成される第1の静電容量列Ci1i=1、...、M、及び、上記M本のドライブラインと他の1本のセンスラインの間に形成される第2の静電容量列Ci2i=1、...、Mのそれぞれに対して、各要素が1または-1によって構成される長さNの直交する符号系列di=di1、di2、...、diNi=1、...、Mに基づいて、前記M本のドライブラインを並列に駆動して、前記第1の静電容量列からの出力sFirst=s11、s12、...、s1N、及び、前記第2の静電容量列からの出力sSecond=s21、s22、...、s2Nをアナログ積分器に出力する出力工程と、前記出力sFirstと前記符号系列diとの内積演算に基づいて、k1番目のドライブラインに対応する前記第1の静電容量列の容量値を推定し、前記出力sSecondと前記符号系列diとの内積演算に基づいて、k2番目のドライブラインに対応する前記第2の静電容量列の容量値を推定する推定工程とを包含する静電容量検出方法であって、前記出力工程の前において、前記アナログ積分器のリセット時、及び前記第1及び第2静電容量列からの出力のサンプリング時に第1電圧により前記ドライブラインを駆動して、前記第1及び第2の静電容量列からの出力を前記アナログ積分器に出力し、前記第1及び第2の静電容量列からの出力をオフセット出力として前記アナログ積分器から読み出してメモリに格納することを特徴とする静電容量検出方法。前記推定工程は、前記メモリに格納された第1の静電容量列からのオフセット出力を前記出力sFirstから減算した結果と、前記符号系列diとの内積演算に基づいて、k1番目のドライブラインに対応する前記第1の静電容量列の容量値を推定し、前記メモリに格納された第2の静電容量列からのオフセット出力を前記出力sSecondから減算した結果と、前記符号系列diとの内積演算に基づいて、k2番目のドライブラインに対応する前記第2の静電容量列の容量値を推定する請求項15記載の静電容量検出方法。前記出力工程の前において、前記アナログ積分器のリセット時、及び前記第1及び第2静電容量列からの出力のサンプリング時に第1電圧により前記ドライブラインを駆動して、前記第1及び第2の静電容量列からの出力を前記アナログ積分器に出力し、前記第1及び第2の静電容量列からの出力をオフセット出力として前記アナログ積分器から読み出す動作を複数回繰り返して得られた複数個のオフセット出力を平均化してメモリに格納する請求項15記載の静電容量検出方法。M本のドライブラインと1本のセンスラインの間に形成される第1の静電容量列Ci1i=1、...、M、及び、上記M本のドライブラインと他の1本のセンスラインの間に形成される第2の静電容量列Ci2i=1、...、Mのそれぞれに対して、各要素が1または-1によって構成される長さNの直交する符号系列di=di1、di2、...、diNi=1、...、Mに基づいて、前記M本のドライブラインを並列に駆動して、前記第1の静電容量列からの出力sFirst=s11、s12、...、s1N、及び、前記第2の静電容量列からの出力sSecond=s21、s22、...、s2Nをアナログ積分器に出力する駆動部と、前記出力sFirstと前記符号系列diとの内積演算に基づいて、k1番目のドライブラインに対応する前記第1の静電容量列の容量値を推定し、前記出力sSecondと前記符号系列diとの内積演算に基づいて、k2番目のドライブラインに対応する前記第2の静電容量列の容量値を推定する推定部とを備えた集積回路であって、前記駆動部は、前記符号系列が前記1の場合は、前記アナログ積分器のリセット時に第1電圧により、前記第1及び第2静電容量列からの出力のサンプリング時に第2電圧により前記ドライブラインを駆動し、前記符号系列が前記-1の場合は、前記アナログ積分器のリセット時に前記第2電圧により、前記第1及び第2静電容量列からの出力のサンプリング時に前記第1電圧により前記ドライブラインを駆動することを特徴とする集積回路。M本のドライブラインと1本のセンスラインの間に形成される第1の静電容量列Ci1i=1、...、M、及び、上記M本のドライブラインと他の1本のセンスラインの間に形成される第2の静電容量列Ci2i=1、...、Mのそれぞれに対して、各要素が1または-1によって構成される長さNの直交する符号系列di=di1、di2、...、diNi=1、...、Mに基づいて、前記M本のドライブラインを並列に駆動して、前記第1の静電容量列からの出力sFirst=s11、s12、...、s1N、及び、前記第2の静電容量列からの出力sSecond=s21、s22、...、s2Nをアナログ積分器に出力する駆動部と、前記出力sFirstと前記符号系列diとの内積演算に基づいて、k1番目のドライブラインに対応する前記第1の静電容量列の容量値を推定し、前記出力sSecondと前記符号系列diとの内積演算に基づいて、k2番目のドライブラインに対応する前記第2の静電容量列の容量値を推定する推定部とを備えた集積回路であって、前記駆動部は、前記第1及び第2静電容量からの出力を前記アナログ積分器に出力する前において、前記アナログ積分器のリセット時、及び前記第1及び第2静電容量列からの出力のサンプリング時に第1電圧により前記ドライブラインを駆動して、前記第1及び第2の静電容量列からの出力を前記アナログ積分器に出力し、前記第1及び第2の静電容量列からの出力をオフセット出力として前記アナログ積分器から読み出してメモリに格納することを特徴とする集積回路。M本のドライブラインと1本のセンスラインの間に形成される第1の静電容量列Ci1i=1、...、M、及び、上記M本のドライブラインと他の1本のセンスラインの間に形成される第2の静電容量列Ci2i=1、...、Mとを備えるセンサパネルと、前記センサパネルを制御する集積回路とを備えたタッチセンサシステムであって、前記集積回路は、前記第1の静電容量列Ci1i=1、...、M、及び前記第2の静電容量列Ci2i=1、...、Mのそれぞれに対して、各要素が1または-1によって構成される長さNの直交する符号系列di=di1、di2、...、diNi=1、...、Mに基づいて、前記M本のドライブラインを並列に駆動して、前記第1の静電容量列からの出力sFirst=s11、s12、...、s1N、及び、前記第2の静電容量列からの出力sSecond=s21、s22、...、s2Nをアナログ積分器に出力する駆動部と、前記出力sFirstと前記符号系列diとの内積演算に基づいて、k1番目のドライブラインに対応する前記第1の静電容量列の容量値を推定し、前記出力sSecondと前記符号系列diとの内積演算に基づいて、k2番目のドライブラインに対応する前記第2の静電容量列の容量値を推定する推定部とを有しており、前記駆動部は、前記符号系列が前記1の場合は、前記アナログ積分器のリセット時に第1電圧により、前記第1及び第2静電容量列からの出力のサンプリング時に第2電圧により前記ドライブラインを駆動し、前記符号系列が前記-1の場合は、前記アナログ積分器のリセット時に前記第2電圧により、前記第1及び第2静電容量列からの出力のサンプリング時に前記第1電圧により前記ドライブラインを駆動することを特徴とするタッチセンサシステム。M本のドライブラインと1本のセンスラインの間に形成される第1の静電容量列Ci1i=1、...、M、及び、上記M本のドライブラインと他の1本のセンスラインの間に形成される第2の静電容量列Ci2i=1、...、Mとを備えるセンサパネルと、前記センサパネルを制御する集積回路とを備えたタッチセンサシステムであって、前記集積回路は、前記第1の静電容量列Ci1i=1、...、M、及び前記第2の静電容量列Ci2i=1、...、Mのそれぞれに対して、各要素が1または-1によって構成される長さNの直交する符号系列di=di1、di2、...、diNi=1、...、Mに基づいて、前記M本のドライブラインを並列に駆動して、前記第1の静電容量列からの出力sFirst=s11、s12、...、s1N、及び、前記第2の静電容量列からの出力sSecond=s21、s22、...、s2Nをアナログ積分器に出力する駆動部と、前記出力sFirstと前記符号系列diとの内積演算に基づいて、k1番目のドライブラインに対応する前記第1の静電容量列の容量値を推定し、前記出力sSecondと前記符号系列diとの内積演算に基づいて、k2番目のドライブラインに対応する前記第2の静電容量列の容量値を推定する推定部とを有しており、前記駆動部は、前記第1及び第2静電容量からの出力を前記アナログ積分器に出力する前において、前記アナログ積分器のリセット時、及び前記第1及び第2静電容量列からの出力のサンプリング時に第1電圧により前記ドライブラインを駆動して、前記第1及び第2の静電容量列からの出力を前記アナログ積分器に出力し、前記第1及び第2の静電容量列からの出力をオフセット出力として前記アナログ積分器から読み出してメモリに格納することを特徴とするタッチセンサシステム。請求項20または21記載のタッチセンサシステムと、前記タッチセンサシステムに設けられたセンサパネルに重ねて配置されているか、または、前記センサパネルを内蔵した表示パネルとを備えたことを特徴とする電子機器。M本のドライブラインと1本のセンスラインの間に形成される第1の静電容量列Ci1i=1、...、M、及び、上記M本のドライブラインと他の1本のセンスラインの間に形成される第2の静電容量列Ci2i=1、...、Mのそれぞれに対して、各要素が1または-1によって構成される長さNの直交する符号系列di=di1、di2、...、diNi=1、...、Mに基づいて、前記符号系列が前記1の場合はVボルト、前記-1の場合は-Vボルトを印加するように前記M本のドライブラインを並列に駆動して、前記第1の静電容量列からの出力sFirst=s11、s12、...、s1N、及び、前記第2の静電容量列からの出力sSecond=s21、s22、...、s2Nをアナログ積分器に出力する出力工程と、前記出力sFirstと前記符号系列diとの内積演算に基づいて、k1番目のドライブラインに対応する前記第1の静電容量列の容量値を推定し、前記出力sSecondと前記符号系列diとの内積演算に基づいて、k2番目のドライブラインに対応する前記第2の静電容量列の容量値を推定する推定工程とを包含する静電容量検出方法であって、前記出力工程は、前記アナログ積分器の飽和を防止するために、前記符号系列の列方向に沿った各要素の総和の絶対値に応じて、前記アナログ積分器のゲインを切り替えることを特徴とする静電容量検出方法。前記推定工程は、前記出力sFirstをAD変換した第1デジタル値と前記符号系列diとの内積演算に基づいて、k1番目のドライブラインに対応する前記第1の静電容量列の容量値を推定し、前記出力sSecondをAD変換した第2デジタル値と前記符号系列diとの内積演算に基づいて、k2番目のドライブラインに対応する前記第2の静電容量列の容量値を推定し、前記推定工程は、前記符号系列の列方向に沿った各要素の総和の絶対値に応じて、前記第1及び第2デジタル値の重み付けを切り替える請求項23記載の静電容量検出方法。M本のドライブラインと1本のセンスラインの間に形成される第1の静電容量列Ci1i=1、...、M、及び、上記M本のドライブラインと他の1本のセンスラインの間に形成される第2の静電容量列Ci2i=1、...、Mのそれぞれに対して、各要素が1または-1によって構成される長さNの直交する符号系列di=di1、di2、...、diNi=1、...、Mに基づいて、前記符号系列が前記1の場合はVボルト、前記-1の場合は-Vボルトを印加するように前記M本のドライブラインを並列に駆動して、前記第1の静電容量列からの出力sFirst=s11、s12、...、s1N、及び、前記第2の静電容量列からの出力sSecond=s21、s22、...、s2Nをアナログ積分器に出力する出力工程と、前記出力sFirstと前記符号系列diとの内積演算に基づいて、k1番目のドライブラインに対応する前記第1の静電容量列の容量値を推定し、前記出力sSecondと前記符号系列diとの内積演算に基づいて、k2番目のドライブラインに対応する前記第2の静電容量列の容量値を推定する推定工程とを包含する静電容量検出方法であって、前記出力工程は、前記アナログ積分器の飽和を防止するために、前記符号系列の列方向に沿った各要素の総和の絶対値に応じて、前記符号系列の列を複数の列に分割して、前記M本のドライブラインの駆動を複数回に分割することを特徴とする静電容量検出方法。M=2n本のドライブラインと1本のセンスラインの間に形成される第1の静電容量列Ci1i=1、...、M、及び、上記M=2n本のドライブラインと他の1本のセンスラインの間に形成される第2の静電容量列Ci2i=1、...、Mのそれぞれに対して、シルベスターsylvester法によって生成される2n次のアダマールHadamard行列の各行に相当する1または-1によって構成されて互いに直交する符号長N=Mの符号系列di=di1、di2、...、diNi=1、...、Mに基づいて、前記符号系列が前記1の場合はVボルト、前記-1の場合は-Vボルトを印加するように前記M本のドライブラインを並列に駆動して、前記第1の静電容量列からの出力sFirst=s11、s12、...、s1N、及び、前記第2の静電容量列からの出力sSecond=s21、s22、...、s2Nをアナログ積分器に出力する出力工程と、前記出力sFirstと前記符号系列diとの内積演算に基づいて、k1番目のドライブラインに対応する前記第1の静電容量列の容量値を推定し、前記出力sSecondと前記符号系列diとの内積演算に基づいて、k2番目のドライブラインに対応する前記第2の静電容量列の容量値を推定する推定工程とを包含する静電容量検出方法であって、前記出力工程は、前記アナログ積分器の飽和を防止するために、前記符号系列の第1列目を複数の列に分割して、前記符号系列の第1列目に相当する駆動を複数回に分割することを特徴とする静電容量検出方法。M本のドライブラインと1本のセンスラインの間に形成される第1の静電容量列Ci1i=1、...、M、及び、上記M本のドライブラインと他の1本のセンスラインの間に形成される第2の静電容量列Ci2i=1、...、Mのそれぞれに対して、シルベスターsylvester法によって生成される2n次M<2nのアダマールHadamard行列の各行に相当する1または-1によって構成されて互いに直交する符号長N>Mの符号系列di=di1、di2、...、diNi=1、...、Mに基づいて、前記符号系列が前記1の場合はVボルト、前記-1の場合は-Vボルトを印加するように前記M本のドライブラインを並列に駆動して、前記第1の静電容量列からの出力sFirst=s11、s12、...、s1N、及び、前記第2の静電容量列からの出力sSecond=s21、s22、...、s2Nをアナログ積分器に出力する出力工程と、前記出力sFirstと前記符号系列diとの内積演算に基づいて、k1番目のドライブラインに対応する前記第1の静電容量列の容量値を推定し、前記出力sSecondと前記符号系列diとの内積演算に基づいて、k2番目のドライブラインに対応する前記第2の静電容量列の容量値を推定する推定工程とを包含する静電容量検出方法であって、前記出力工程は、前記符号系列の列方向に沿った各要素の総和の絶対値が前記アナログ積分器の飽和に関連する閾値Numを超える列を複数の列に分解して、前記符号系列の前記閾値Numを超える列に対応する駆動を複数回に分割することを特徴とする静電容量検出方法。前記符号系列の列方向に沿った各要素の総和の絶対値が前記アナログ積分器の飽和に関連する閾値Numを超える列は、前記2n次のアダマール行列の1列目、2n-11列目、2n-12n-21列目、及び2n-1-2n-21列目のうちの少なくとも1つである請求項27記載の静電容量検出方法。[x]をxの整数部とし、前記2n次のアダマール行列の1列目が前記閾値Numを超える場合、ドライブラインの1番目からNum×[M/Num]番目までをNum個ずつ駆動することを[M/Num]回繰り返した後、残りのM/Numの余りの個数を並列駆動し、前記アダマール行列の2n-11列目が前記閾値Numを超える場合、ドライブラインの2n-1-M-2n-1行目に基づく行からM行目までを並列に駆動した後、ドライブラインの1行目から2n-1-M-2n-1-1行目に基づく行までを、Num個ずつ駆動することを[2n-1-M-2n-1-1行目に基づく行/Num]回繰り返した後、残りの2n-1-M-2n-1-1行目に基づく行/Numの余りの個数を並列駆動し、前記アダマール行列の2n-12n-21列目が前記閾値Numを超える場合、まず、ドライブラインの1行目から2n-1行目までを同時並列に駆動し、そして、ドライブラインの2n-12n-2-M-2n-12n-2行目に基づく行からM行目までを並列に駆動し、次に、ドライブラインの2n-11行目から2n-12n-2-M-2n-12n-2行目に基づく行までを、Num個ずつ駆動することを[2n-12n-2-M-2n-12n-2に基づく行-2n-11/Num]回繰り返した後、残りの2n-12n-2-M-2n-12n-2に基づく行-2n-11/Numの余りの個数を並列駆動する請求項28記載の静電容量検出方法。行の順番を入れ替えることにより、シルベスター法によって生成される2n次M<2nのアダマール行列からなる符号系列を生成し、当該符号系列に基づいて前記M本のドライブラインを並列に駆動する請求項27記載の静電容量検出方法。しかしながら、特許文献1に記載の走査検出方式により動作するタッチセンサ装置においては、二次元に分布する静電容量値を取得するために与えられた時間をTとし、走査の回数をmとすると、複数ラインを同時に選択し、それをスキャンして静電容量行列Cijの静電容量を検出する処理は時間T/mの間に終わらなければならない。一般に、検出処理の精度は、例えば平均化等により処理時間が長いほど高めることができるが、タッチセンサ装置が高速な動作に追従できるためには、静電容量値を取得するために与えられる時間Tは小さくする必要があり、解像度を上げるためには、走査回数mを大きくする必要があり、いずれの場合も処理時間T/mは小さくなり検出精度の劣化を招くという問題がある。また、特許文献2に記載の容量検出回路では、測定電圧のオフセット誤差をキャンセルするために、符号系列に基づいて第1のドライブラインと第2のドライブラインとに振り分けて駆動し、第1のドライブラインの駆動に基づく測定電圧から、第2のドライブラインの駆動に基づく測定電圧を減算している特許文献2:明細書段落[0058]~[0061]。しかしながら、このような構成は、演算過程が2相に渡るため、消費電力を抑えた高速化に不利であるという問題がある。本発明の目的は、検出精度が良好になり、且つ解像度も良好で高速動作が可能な線形系係数推定方法、線形素子列値推定方法、静電容量検出方法、集積回路、タッチセンサシステム、及び電子機器を提供することにある。上記の課題を解決するために、本発明に係る線形系係数推定方法は、M個の入力Xkk=1、...、Mを有して入出力が線形な系に対して、長さNの直交するM個の符号系列di=di1、di2、...、diNi=1、...、Mに基づいて前記M個の入力Xkk=1、...、Mを入力して、N個の出力s=s1、s2、...、sN=Fd11、d21、...、dM1、Fd12、d22、...、dM2、...、Fd1N、d2N、...、dMNを出力する出力工程と、前記出力sと前記符号系列diとの内積演算に基づいて、k番目の入力Xkに対応する係数Ckを推定する推定工程とを包含することを特徴とする。この特徴により、長さNの直交するM個の符号系列di=di1、di2、...、diNi=1、...、Mに基づいて前記M個の入力Xkk=1、...、Mを入力して、N個の出力s=s1、s2、...、sN=Fd11、d21、...、dM1、Fd12、d22、...、dM2、...、Fd1N、d2N、...、dMNを出力するので、M個の入力にすべて同時に入力して線形系の係数Ckを推定する。従って、従来の構成のように、M個の入力を1個ずつ選択して走査入力する必要が無くなり、入力数Mが増大しても、線形系の係数値を取得するための処理時間は短くならず、検出精度を良好に維持しながら、且つ、解像度も良好で高速動作が可能な線形系係数推定方法を得ることができる。本発明に係る他の線形系係数推定方法は、M個の入力Xkk=1、...、Mを有して入出力が線形な第1の系及び第2の系のそれぞれに対して、長さNの直交するM個の符号系列di=di1、di2、...、diNi=1、...、Mに基づいて前記M個の入力Xkk=1、...、Mを入力して、前記第1の系からのN個の出力sFirst=s11、s12、...、s1N=F1d11、d21、...、dM1、F1d12、d22、...、dM2、...、F1d1N、d2N、...、dMN、及び、前記第2の系からのN個の出力sSecond=s21、s22、...、s2N=F2d11、d21、...、dM1、F2d12、d22、...、dM2、...、F2d1N、d2N、...、dMNを出力する出力工程と、前記出力sFirstと前記符号系列diとの内積演算に基づいて、k1番目の入力Xkに対応する前記第1の系の係数C1kを推定し、前記出力sSecondと前記符号系列diとの内積演算に基づいて、k2番目の入力Xkに対応する前記第2の系の係数C2kを推定する推定工程とを包含することを特徴とする。この特徴により、長さNの直交するM個の符号系列di=di1、di2、...、diNi=1、...、Mに基づいて前記M個の入力xkk=1、...、Mを入力して、前記第1の系からのN個の出力sFirst=s11、s12、...、s1N=F1d11、d21、...、dM1、F1d12、d22、...、dM2、...、F1d1N、d2N、...、dMN、及び、前記第2の系からのN個の出力sSecond=s21、s22、...、s2N=F2d11、d21、...、dM1、F2d12、d22、...、dM2、...、F2d1N、d2N、...、dMNを出力するので、M個の入力にすべて同時に入力して第1の系の係数C1k及び第2の系の係数C2kを推定する。従って、従来の構成のように、M個の入力を1個ずつ選択して走査入力する必要が無くなり、入力数Mが増大しても、第1及び第2の系の係数値を取得するための処理時間は短くならず、検出精度を良好に維持しながら、且つ、解像度も良好で高速動作が可能な線形系係数推定方法を得ることができる。本発明に係る線形素子列値推定方法は、M本のドライブラインと1本のセンスラインの間に形成される第1の線形素子列C1ii=1、...、M、及び、上記M本のドライブラインと他の1本のセンスラインの間に形成される第2の線形素子列C2ii=1,...,Mのそれぞれに対して、長さNの直交するM個の符号系列di=di1、di2、...、diNi=1、...、Mに基づいて、前記M本のドライブラインを並列に駆動して、前記第1の線形素子列からのN個の出力sFirst=s11、s12、...、s1N、及び、前記第2の線形素子列からのN個の出力sSecond=s21、s22、...、s2Nを出力する出力工程と、前記出力sFirstと前記符号系列diとの内積演算に基づいて、k1番目のドライブラインに対応する前記第1の線形素子列の線形素子の値を推定し、前記出力sSecondと前記符号系列diとの内積演算に基づいて、k2番目のドライブラインに対応する前記第2の線形素子列の線形素子の値を推定する推定工程とを包含することを特徴とする。この特徴により、長さNの直交するM個の符号系列di=di1、di2、...、diNi=1、...、Mに基づいて、前記M本のドライブラインを並列に駆動して、前記第1の線形素子列からのN個の出力sFirst=s11、s12、...、s1N、及び、前記第2の線形素子列からのN個の出力sSecond=s21、s22、...、s2Nを出力するので、M本のドライブラインにすべて同時に入力して第1の線形素子列の線形素子の値及び第2の線形素子列の線形素子の値を推定する。従って、従来の構成のように、M本のドライブラインを1本ずつ選択して走査入力する必要が無くなり、第1の線形素子列の線形素子の値及び第2の線形素子列の線形素子の値を取得するための処理時間が長くなり、検出精度を良好に維持しながら、且つ、解像度も良好で高速動作が可能な線形系係数推定方法を得ることができる。本願発明に係る線形素子列値推定方法では、前記符号系列di=di1、di2、...、diNi=1、...、Mの各要素は、Vまたは-Vによって構成されることが好ましい。上記構成により、各ドライブラインをVボルトまたは-Vボルトの電圧を印加して駆動することができる。本願発明に係る静電容量検出方法は、M本のドライブラインと1本のセンスラインの間に形成される第1の静電容量列C1ii=1,...,M、及び、上記M本のドライブラインと他の1本のセンスラインの間に形成される第2の静電容量列C2ii=1、...、Mのそれぞれに対して、各要素が1または-1によって構成される長さNの直交する符号系列di=di1、di2、...、diNi=1、...、Mに基づいて、前記符号系列が前記1の場合はVボルト、前記-1の場合は-Vボルトを印加するように前記M本のドライブラインを並列に駆動して、前記第1の静電容量列からの出力sFirst=s11、s12、...、s1N、及び、前記第2の静電容量列からの出力sSecond=s21、s22、...、s2Nを出力する出力工程と、前記出力sFirstと前記符号系列diとの内積演算に基づいて、k1番目のドライブラインに対応する前記第1の静電容量列の容量値を推定し、前記出力sSecondと前記符号系列diとの内積演算に基づいて、k2番目のドライブラインに対応する前記第2の静電容量列の容量値を推定する推定工程とを包含することを特徴とする。この特徴により、各要素が1または-1によって構成される長さNの直交する符号系列di=di1、di2、...、diNi=1、...、Mに基づいて、前記符号系列が前記1の場合はVボルト、前記-1の場合は-Vボルトを印加するように前記M本のドライブラインを並列に駆動して、前記第1の静電容量列からの出力sFirst=s11、s12、...、s1N、及び、前記第2の静電容量列からの出力sSecond=s21、s22、...、s2Nを出力するので、M本のドライブラインにすべて同時に入力して、k1番目のドライブラインに対応する前記第1の静電容量列の容量値、及びk2番目のドライブラインに対応する前記第2の静電容量列の容量値を推定する。従って、従来の構成のように、M本のドライブラインを1本ずつ選択して走査入力する必要が無くなり、k1番目のドライブラインに対応する前記第1の静電容量列の容量値、及びk2番目のドライブラインに対応する前記第2の静電容量列の容量値を取得するための処理時間が長くなり、検出精度を良好に維持しながら、且つ、解像度も良好で高速動作が可能な静電容量検出方法を得ることができる。また、M本の全ドライブラインを、符号系列に応じてVボルト又は-Vボルトで並列に駆動するので、符号系列に応じてドライブラインを分割して駆動する特許文献2に記載の構成に比べて、静電容量列からの出力信号に含まれる情報量が多くなり、SN比も良好になる。さらに、2相演算する特許文献2に記載の構成に比べて、演算が一層で済むため、高速化に有利である。本発明に係る静電容量検出方法では、前記推定工程は、前記符号系列による1回の並列駆動ごとに、内積に必要な、符号に応じた加減算を実行することが好ましい。上記構成により、1回の並列駆動ごとに内積演算を実行するので、符号系列の長さに対応するN回の並列駆動ごとに内積演算を実行する構成に比較して、パイプライン処理が可能で短時間で演算することができ、また、演算に必要なメモリが少なくて済む。上記静電容量検出方法では、前記出力工程は、前記第1の静電容量列からの出力sFirstを第1アナログ積分器に出力し、前記第2の静電容量列からの出力sSecondを第2アナログ積分器に出力し、前記推定工程は、前記第1アナログ積分器に出力された出力sFirstをAD変換器によりAD変換して前記出力sFirstと前記符号系列diとの内積演算を実行し、前記第2アナログ積分器に出力された出力sSecondを前記AD変換器によりAD変換して前記出力sSecondと前記符号系列diとの内積演算を実行することが好ましい。上記構成により、アナログ積分器が各センスラインに対応して並列に配置されるので、マトリックス状に配置された静電容量の全体を検出する検出速度を向上させることができる。上記静電容量検出方法では、前記出力工程は、前記第1の静電容量列からの出力sFirstをアナログ積分器に出力した後、前記第2の静電容量列からの出力sSecondを前記アナログ積分器に出力し、前記推定工程は、前記アナログ積分器に出力された出力sFirstをAD変換器によりAD変換して前記出力sFirstと前記符号系列diとの内積演算を実行し、前記アナログ積分器に出力された出力sSecondを前記AD変換器によりAD変換して前記出力sSecondと前記符号系列diとの内積演算を実行することが好ましい。上記構成により、単一のアナログ積分器により推定工程を構成することができるので、より簡単な構成により静電容量を検出することができる。上記静電容量検出方法では、前記出力工程は、前記第1の静電容量列からの出力sFirstを第1アナログ積分器に出力し、前記第2の静電容量列からの出力sSecondを第2アナログ積分器に出力し、前記推定工程は、前記第1アナログ積分器に出力された出力sFirstを第1AD変換器によりAD変換して前記出力sFirstと前記符号系列diとの内積演算を実行し、前記第2アナログ積分器に出力された出力sSecondを第2AD変換器によりAD変換して前記出力sSecondと前記符号系列diとの内積演算を実行することが好ましい。上記構成により、アナログ積分器及びAD変換器が各センスラインに対応して並列に配置されるので、マトリックス状に配置された静電容量の全体を検出する検出速度をより一層向上させることができる。本発明に係る集積回路は、M本のドライブラインと1本のセンスラインの間に形成される第1の静電容量列C1ii=1,...,M、及び、上記M本のドライブラインと他の1本のセンスラインの間に形成される第2の静電容量列C2ii=1,...,Mのそれぞれに対して、各要素が1または-1によって構成される長さNの直交する符号系列di=di1、di2、...、diNi=1、...、Mに基づいて、前記符号系列が前記1の場合はVボルト、前記-1の場合は-Vボルトを印加するように前記M本のドライブラインを並列に駆動して、前記第1の静電容量列からの出力sFirst=s11、s12、...、s1N、及び、前記第2の静電容量列からの出力sSecond=s21、s22、...、s2Nを出力させる駆動部と、前記出力sFirstと前記符号系列diとの内積演算に基づいて、k1番目のドライブラインに対応する前記第1の静電容量列の容量値を推定し、前記出力sSecondと前記符号系列diとの内積演算に基づいて、k2番目のドライブラインに対応する前記第2の静電容量列の容量値を推定する推定部とを備えたことを特徴とする。この特徴により、各要素が1または-1によって構成される長さNの直交する符号系列di=di1、di2、...、diNi=1、...、Mに基づいて、前記符号系列が前記1の場合はVボルト、前記-1の場合は-Vボルトを印加するように前記M本のドライブラインを並列に駆動して、前記第1の静電容量列からの出力sFirst=s11、s12、...、s1N、及び、前記第2の静電容量列からの出力sSecond=s21、s22、...、s2Nを出力させるので、M本のドライブラインにすべて同時に入力して、k1番目のドライブラインに対応する前記第1の静電容量列の容量値、及びk2番目のドライブラインに対応する前記第2の静電容量列の容量値を推定する。従って、従来の構成のように、M本のドライブラインを1本ずつ選択して走査入力する必要が無くなり、k1番目のドライブラインに対応する前記第1の静電容量列の容量値、及びk2番目のドライブラインに対応する前記第2の静電容量列の容量値を推定するための処理時間が長くなり、検出精度を良好に維持しながら、且つ、解像度も良好で高速動作が可能な静電容量検出方法に用いる集積回路を得ることができる。また、M本の全ドライブラインを、符号系列に応じてVボルト又は-Vボルトで並列に駆動するので、符号系列に応じてドライブラインを分割して駆動する特許文献2に記載の構成に比べて、静電容量列からの出力信号に含まれる情報量が多くなり、SN比も良好になる。さらに、2相演算する特許文献2に記載の構成に比べて、演算が一層で済むため、高速化に有利である。本発明に係るタッチセンサシステムは、M本のドライブラインと1本のセンスラインの間に形成される第1の静電容量列C1ii=1,...,M、及び、上記M本のドライブラインと他の1本のセンスラインの間に形成される第2の静電容量列C2ii=1、...、Mとを備えるセンサパネルと、上記センサパネルを制御する集積回路とを備えたタッチセンサシステムであって、上記集積回路は、前記第1の静電容量列C1ii=1、...、M、及び前記第2の静電容量列C2ii=1、...、Mのそれぞれに対して、各要素が1または-1によって構成される長さNの直交する符号系列di=di1、di2、...、diNi=1、...、Mに基づいて、前記符号系列が前記1の場合はVボルト、前記-1の場合は-Vボルトを印加するように前記M本のドライブラインを並列に駆動して、前記第1の静電容量列からの出力sFirst=s11、s12、...、s1N、及び、前記第2の静電容量列からの出力sSecond=s21、s22、...、s2Nを出力させる駆動部と、前記出力sFirstと前記符号系列diとの内積演算に基づいて、k1番目のドライブラインに対応する前記第1の静電容量列の容量値を推定し、前記出力sSecondと前記符号系列diとの内積演算に基づいて、k2番目のドライブラインに対応する前記第2の静電容量列の容量値を推定する推定部とを有することを特徴とする。この特徴により、各要素が1または-1によって構成される長さNの直交する符号系列di=di1、di2、...、diNi=1、...、Mに基づいて、前記符号系列が前記1の場合はVボルト、前記-1の場合は-Vボルトを印加するように前記M本のドライブラインを並列に駆動して、前記第1の静電容量列からの出力sFirst=s11、s12、...、s1N、及び、前記第2の静電容量列からの出力sSecond=s21、s22、...、s2Nを出力させるので、M本のドライブラインにすべて同時に入力して、k1番目のドライブラインに対応する前記第1の静電容量列の容量値、及びk2番目のドライブラインに対応する前記第2の静電容量列の容量値を推定する。従って、従来の構成のように、M本のドライブラインを1本ずつ選択して走査入力する必要が無くなり、k1番目のドライブラインに対応する前記第1の静電容量列の容量値、及びk2番目のドライブラインに対応する前記第2の静電容量列の容量値を推定するための処理時間が長くなり、検出精度を良好に維持しながら、且つ、解像度も良好で高速動作が可能なタッチセンサシステムを得ることができる。また、M本の全ドライブラインを、符号系列に応じてVボルト又は-Vボルトで並列に駆動するので、符号系列に応じてドライブラインを分割して駆動する特許文献2に記載の構成に比べて、静電容量列からの出力信号に含まれる情報量が多くなり、SN比も良好になる。さらに、2相演算する特許文献2に記載の構成に比べて、演算が一層で済むため、高速化に有利である。本発明に係る電子機器は、本発明に係るタッチセンサシステムと、前記タッチセンサシステムに設けられたセンサパネルに重ねて配置されているか、または、前記センサパネルを内蔵した表示パネルとを備えたことを特徴とする。この特徴により、各要素が1または-1によって構成される長さNの直交する符号系列di=di1、di2、...、diNi=1、...、Mに基づいて、前記符号系列が前記1の場合はVボルト、前記-1の場合は-Vボルトを印加するように前記M本のドライブラインを並列に駆動して、前記第1の静電容量列からの出力sFirst=s11、s12、...、s1N、及び、前記第2の静電容量列からの出力sSecond=s21、s22、...、s2Nを出力させるので、M本のドライブラインにすべて同時に入力して、k1番目のドライブラインに対応する前記第1の静電容量列の容量値、及びk2番目のドライブラインに対応する前記第2の静電容量列の容量値を推定する。従って、従来の構成のように、M本のドライブラインを1本ずつ選択して走査入力する必要が無くなり、k1番目のドライブラインに対応する前記第1の静電容量列の容量値、及びk2番目のドライブラインに対応する前記第2の静電容量列の容量値を推定するための処理時間が長くなり、検出精度を良好に維持しながら、且つ、解像度も良好で高速動作が可能なタッチセンサシステムを備えた電子機器を得ることができる。また、M本の全ドライブラインを、符号系列に応じてVボルト又は-Vボルトで並列に駆動するので、符号系列に応じてドライブラインを分割して駆動する特許文献2に記載の構成に比べて、静電容量列からの出力信号に含まれる情報量が多くなり、SN比も良好になる。さらに、2相演算する特許文献2に記載の構成に比べて、演算が一層で済むため、高速化に有利である。本発明に係る静電容量検出方法は、M本のドライブラインと1本のセンスラインの間に形成される第1の静電容量列Ci1i=1、...、M、及び、上記M本のドライブラインと他の1本のセンスラインの間に形成される第2の静電容量列Ci2i=1、...、Mのそれぞれに対して、各要素が1または-1によって構成される長さNの直交する符号系列di=di1、di2、...、diNi=1、...、Mに基づいて、前記M本のドライブラインを並列に駆動して、前記第1の静電容量列からの出力sFirst=s11、s12、...、s1N、及び、前記第2の静電容量列からの出力sSecond=s21、s22、...、s2Nをアナログ積分器に出力する出力工程と、前記出力sFirstと前記符号系列diとの内積演算に基づいて、k1番目のドライブラインに対応する前記第1の静電容量列の容量値を推定し、前記出力sSecondと前記符号系列diとの内積演算に基づいて、k2番目のドライブラインに対応する前記第2の静電容量列の容量値を推定する推定工程とを包含する静電容量検出方法であって、前記出力工程は、前記アナログ積分器のリセット時にはVrefボルトで表される第1電圧により前記M本のドライブラインを駆動し、前記第1及び第2静電容量列からの出力のサンプリング時には、前記符号系列が前記1の場合はVrefVボルトで表される第2電圧により、前記符号系列が前記-1の場合はVref-Vボルトで表される第3電圧により前記M本のドライブラインを駆動することを特徴とする。上記特徴により、符号系列に基づいて、簡単な構成により、ドライブラインを並列に駆動することができる。本発明に係る静電容量検出方法は、M本のドライブラインと1本のセンスラインの間に形成される第1の静電容量列Ci1i=1、...、M、及び、上記M本のドライブラインと他の1本のセンスラインの間に形成される第2の静電容量列Ci2i=1、...、Mのそれぞれに対して、各要素が1または-1によって構成される長さNの直交する符号系列di=di1、di2、...、diNi=1、...、Mに基づいて、前記M本のドライブラインを並列に駆動して、前記第1の静電容量列からの出力sFirst=s11、s12、...、s1N、及び、前記第2の静電容量列からの出力sSecond=s21、s22、...、s2Nをアナログ積分器に出力する出力工程と、前記出力sFirstと前記符号系列diとの内積演算に基づいて、k1番目のドライブラインに対応する前記第1の静電容量列の容量値を推定し、前記出力sSecondと前記符号系列diとの内積演算に基づいて、k2番目のドライブラインに対応する前記第2の静電容量列の容量値を推定する推定工程とを包含する静電容量検出方法であって、前記出力工程は、前記符号系列が前記1の場合は、前記アナログ積分器のリセット時に第1電圧により、前記第1及び第2静電容量列からの出力のサンプリング時に第2電圧により前記ドライブラインを駆動し、前記符号系列が前記-1の場合は、前記アナログ積分器のリセット時に前記第2電圧により、前記第1及び第2静電容量列からの出力のサンプリング時に前記第1電圧により前記ドライブラインを駆動することを特徴とする。上記特徴により、より高い信号強度を得ることができ、静電容量に蓄積される電荷を増大させることができる。本発明に係る静電容量検出方法は、M本のドライブラインと1本のセンスラインの間に形成される第1の静電容量列Ci1i=1、...、M、及び、上記M本のドライブラインと他の1本のセンスラインの間に形成される第2の静電容量列Ci2i=1、...、Mのそれぞれに対して、各要素が1または-1によって構成される長さNの直交する符号系列di=di1、di2、...、diNi=1、...、Mに基づいて、前記M本のドライブラインを並列に駆動して、前記第1の静電容量列からの出力sFirst=s11、s12、...、s1N、及び、前記第2の静電容量列からの出力sSecond=s21、s22、...、s2Nをアナログ積分器に出力する出力工程と、前記出力sFirstと前記符号系列diとの内積演算に基づいて、k1番目のドライブラインに対応する前記第1の静電容量列の容量値を推定し、前記出力sSecondと前記符号系列diとの内積演算に基づいて、k2番目のドライブラインに対応する前記第2の静電容量列の容量値を推定する推定工程とを包含する静電容量検出方法であって、前記出力工程の前において、前記アナログ積分器のリセット時、及び前記第1及び第2静電容量列からの出力のサンプリング時に第1電圧により前記ドライブラインを駆動して、前記第1及び第2の静電容量列からの出力を前記アナログ積分器に出力し、前記第1及び第2の静電容量列からの出力をオフセット出力として前記アナログ積分器から読み出してメモリに格納することを特徴とする。上記特徴により、アナログ積分器により生じるオフセットをキャンセルすることができる。本発明に係る静電容量検出方法では、前記推定工程は、前記メモリに格納された第1の静電容量列からのオフセット出力を前記出力sFirstから減算した結果と、前記符号系列diとの内積演算に基づいて、k1番目のドライブラインに対応する前記第1の静電容量列の容量値を推定し、前記メモリに格納された第2の静電容量列からのオフセット出力を前記出力sSecondから減算した結果と、前記符号系列diとの内積演算に基づいて、k2番目のドライブラインに対応する前記第2の静電容量列の容量値を推定することが好ましい。上記構成により、アナログ積分器により生じるオフセットをキャンセルすることができる。本発明に係る静電容量検出方法では、前記出力工程の前において、前記アナログ積分器のリセット時、及び前記第1及び第2静電容量列からの出力のサンプリング時に第1電圧により前記ドライブラインを駆動して、前記第1及び第2の静電容量列からの出力を前記アナログ積分器に出力し、前記第1及び第2の静電容量列からの出力をオフセット出力として前記アナログ積分器から読み出す動作を複数回繰り返して得られた複数個のオフセット出力を平均化してメモリに格納することが好ましい。上記構成により、アナログ積分器により生じるオフセットに含まれるノイズ成分を削減した後、メモリに格納することができる。本発明に係る集積回路は、M本のドライブラインと1本のセンスラインの間に形成される第1の静電容量列Ci1i=1、...、M、及び、上記M本のドライブラインと他の1本のセンスラインの間に形成される第2の静電容量列Ci2i=1、...、Mのそれぞれに対して、各要素が1または-1によって構成される長さNの直交する符号系列di=di1、di2、...、diNi=1、...、Mに基づいて、前記M本のドライブラインを並列に駆動して、前記第1の静電容量列からの出力sFirst=s11、s12、...、s1N、及び、前記第2の静電容量列からの出力sSecond=s21、s22、...、s2Nをアナログ積分器に出力する駆動部と、前記出力sFirstと前記符号系列diとの内積演算に基づいて、k1番目のドライブラインに対応する前記第1の静電容量列の容量値を推定し、前記出力sSecondと前記符号系列diとの内積演算に基づいて、k2番目のドライブラインに対応する前記第2の静電容量列の容量値を推定する推定部とを備えた集積回路であって、前記駆動部は、前記符号系列が前記1の場合は、前記アナログ積分器のリセット時に第1電圧により、前記第1及び第2静電容量列からの出力のサンプリング時に第2電圧により前記ドライブラインを駆動し、前記符号系列が前記-1の場合は、前記アナログ積分器のリセット時に前記第2電圧により、前記第1及び第2静電容量列からの出力のサンプリング時に前記第1電圧により前記ドライブラインを駆動することを特徴とする。上記特徴により、より高い信号強度を得ることができ、静電容量に蓄積される電荷を増大させることができる。本発明に係る集積回路は、M本のドライブラインと1本のセンスラインの間に形成される第1の静電容量列Ci1i=1、...、M、及び、上記M本のドライブラインと他の1本のセンスラインの間に形成される第2の静電容量列Ci2i=1、...、Mのそれぞれに対して、各要素が1または-1によって構成される長さNの直交する符号系列di=di1、di2、...、diNi=1、...、Mに基づいて、前記M本のドライブラインを並列に駆動して、前記第1の静電容量列からの出力sFirst=s11、s12、...、s1N、及び、前記第2の静電容量列からの出力sSecond=s21、s22、...、s2Nをアナログ積分器に出力する駆動部と、前記出力sFirstと前記符号系列diとの内積演算に基づいて、k1番目のドライブラインに対応する前記第1の静電容量列の容量値を推定し、前記出力sSecondと前記符号系列diとの内積演算に基づいて、k2番目のドライブラインに対応する前記第2の静電容量列の容量値を推定する推定部とを備えた集積回路であって、前記駆動部は、前記第1及び第2静電容量からの出力を前記アナログ積分器に出力する前において、前記アナログ積分器のリセット時、及び前記第1及び第2静電容量列からの出力のサンプリング時に第1電圧により前記ドライブラインを駆動して、前記第1及び第2の静電容量列からの出力を前記アナログ積分器に出力し、前記第1及び第2の静電容量列からの出力をオフセット出力として前記アナログ積分器から読み出してメモリに格納することを特徴とする。上記特徴により、アナログ積分器により生じるオフセットをキャンセルすることができる。本発明に係るタッチセンサシステムは、M本のドライブラインと1本のセンスラインの間に形成される第1の静電容量列Ci1i=1、...、M、及び、上記M本のドライブラインと他の1本のセンスラインの間に形成される第2の静電容量列Ci2i=1、...、Mとを備えるセンサパネルと、前記センサパネルを制御する集積回路とを備えたタッチセンサシステムであって、前記集積回路は、前記第1の静電容量列Ci1i=1、...、M、及び前記第2の静電容量列Ci2i=1、...、Mのそれぞれに対して、各要素が1または-1によって構成される長さNの直交する符号系列di=di1、di2、...、diNi=1、...、Mに基づいて、前記M本のドライブラインを並列に駆動して、前記第1の静電容量列からの出力sFirst=s11、s12、...、s1N、及び、前記第2の静電容量列からの出力sSecond=s21、s22、...、s2Nをアナログ積分器に出力する駆動部と、前記出力sFirstと前記符号系列diとの内積演算に基づいて、k1番目のドライブラインに対応する前記第1の静電容量列の容量値を推定し、前記出力sSecondと前記符号系列diとの内積演算に基づいて、k2番目のドライブラインに対応する前記第2の静電容量列の容量値を推定する推定部とを有しており、前記駆動部は、前記符号系列が前記1の場合は、前記アナログ積分器のリセット時に第1電圧により、前記第1及び第2静電容量列からの出力のサンプリング時に第2電圧により前記ドライブラインを駆動し、前記符号系列が前記-1の場合は、前記アナログ積分器のリセット時に前記第2電圧により、前記第1及び第2静電容量列からの出力のサンプリング時に前記第1電圧により前記ドライブラインを駆動することを特徴とする。上記特徴により、より高い信号強度を得ることができ、静電容量に蓄積される電荷を増大させることができる。本発明に係るタッチセンサシステムは、M本のドライブラインと1本のセンスラインの間に形成される第1の静電容量列Ci1i=1、...、M、及び、上記M本のドライブラインと他の1本のセンスラインの間に形成される第2の静電容量列Ci2i=1、...、Mとを備えるセンサパネルと、前記センサパネルを制御する集積回路とを備えたタッチセンサシステムであって、前記集積回路は、前記第1の静電容量列Ci1i=1、...、M、及び前記第2の静電容量列Ci2i=1、...、Mのそれぞれに対して、各要素が1または-1によって構成される長さNの直交する符号系列di=di1、di2、...、diNi=1、...、Mに基づいて、前記M本のドライブラインを並列に駆動して、前記第1の静電容量列からの出力sFirst=s11、s12、...、s1N、及び、前記第2の静電容量列からの出力sSecond=s21、s22、...、s2Nをアナログ積分器に出力する駆動部と、前記出力sFirstと前記符号系列diとの内積演算に基づいて、k1番目のドライブラインに対応する前記第1の静電容量列の容量値を推定し、前記出力sSecondと前記符号系列diとの内積演算に基づいて、k2番目のドライブラインに対応する前記第2の静電容量列の容量値を推定する推定部とを有しており、前記駆動部は、前記第1及び第2静電容量からの出力を前記アナログ積分器に出力する前において、前記アナログ積分器のリセット時、及び前記第1及び第2静電容量列からの出力のサンプリング時に第1電圧により前記ドライブラインを駆動して、前記第1及び第2の静電容量列からの出力を前記アナログ積分器に出力し、前記第1及び第2の静電容量列からの出力をオフセット出力として前記アナログ積分器から読み出してメモリに格納することを特徴とする。上記特徴により、アナログ積分器により生じるオフセットをキャンセルすることができる。本発明に係る電子機器は、本発明に係るタッチセンサシステムと、前記タッチセンサシステムに設けられたセンサパネルに重ねて配置されているか、または、前記センサパネルを内蔵した表示パネルとを備えたことを特徴とする。本発明に係る静電容量検出方法は、M本のドライブラインと1本のセンスラインの間に形成される第1の静電容量列Ci1i=1、...、M、及び、上記M本のドライブラインと他の1本のセンスラインの間に形成される第2の静電容量列Ci2i=1、...、Mのそれぞれに対して、各要素が1または-1によって構成される長さNの直交する符号系列di=di1、di2、...、diNi=1、...、Mに基づいて、前記符号系列が前記1の場合はVボルト、前記-1の場合は-Vボルトを印加するように前記M本のドライブラインを並列に駆動して、前記第1の静電容量列からの出力sFirst=s11、s12、...、s1N、及び、前記第2の静電容量列からの出力sSecond=s21、s22、...、s2Nをアナログ積分器に出力する出力工程と、前記出力sFirstと前記符号系列diとの内積演算に基づいて、k1番目のドライブラインに対応する前記第1の静電容量列の容量値を推定し、前記出力sSecondと前記符号系列diとの内積演算に基づいて、k2番目のドライブラインに対応する前記第2の静電容量列の容量値を推定する推定工程とを包含する静電容量検出方法であって、前記出力工程は、前記アナログ積分器の飽和を防止するために、前記符号系列の列方向に沿った各要素の総和の絶対値に応じて、前記アナログ積分器のゲインを切り替えることを特徴とする。上記特徴により、アナログ積分器の飽和を回避することができる。本発明に係る静電容量検出方法では、前記推定工程は、前記出力sFirstをAD変換した第1デジタル値と前記符号系列diとの内積演算に基づいて、k1番目のドライブラインに対応する前記第1の静電容量列の容量値を推定し、前記出力sSecondをAD変換した第2デジタル値と前記符号系列diとの内積演算に基づいて、k2番目のドライブラインに対応する前記第2の静電容量列の容量値を推定し、前記推定工程は、前記符号系列の列方向に沿った各要素の総和の絶対値に応じて、前記第1及び第2デジタル値の重み付けを切り替えることが好ましい。上記特徴により、アナログ積分器から内積演算部までのゲインを符号系列による駆動ごとに一定にすることができる。本発明に係る静電容量検出方法は、M本のドライブラインと1本のセンスラインの間に形成される第1の静電容量列Ci1i=1、...、M、及び、上記M本のドライブラインと他の1本のセンスラインの間に形成される第2の静電容量列Ci2i=1、...、Mのそれぞれに対して、各要素が1または-1によって構成される長さNの直交する符号系列di=di1、di2、...、diNi=1、...、Mに基づいて、前記符号系列が前記1の場合はVボルト、前記-1の場合は-Vボルトを印加するように前記M本のドライブラインを並列に駆動して、前記第1の静電容量列からの出力sFirst=s11、s12、...、s1N、及び、前記第2の静電容量列からの出力sSecond=s21、s22、...、s2Nをアナログ積分器に出力する出力工程と、前記出力sFirstと前記符号系列diとの内積演算に基づいて、k1番目のドライブラインに対応する前記第1の静電容量列の容量値を推定し、前記出力sSecondと前記符号系列diとの内積演算に基づいて、k2番目のドライブラインに対応する前記第2の静電容量列の容量値を推定する推定工程とを包含する静電容量検出方法であって、前記出力工程は、前記アナログ積分器の飽和を防止するために、前記符号系列の列方向に沿った各要素の総和の絶対値に応じて、前記符号系列の列を複数の列に分割して、前記M本のドライブラインの駆動を複数回に分割することを特徴とする。上記特徴により、アナログ積分器の飽和を回避することができる。本発明に係る静電容量検出方法は、M=2n本のドライブラインと1本のセンスラインの間に形成される第1の静電容量列Ci1i=1、...、M、及び、上記M=2n本のドライブラインと他の1本のセンスラインの間に形成される第2の静電容量列Ci2i=1、...、Mのそれぞれに対して、シルベスターsylvester法によって生成される2n次のアダマールHadamard行列の各行に相当する1または-1によって構成されて互いに直交する符号長N=Mの符号系列di=di1、di2、...、diNi=1、...、Mに基づいて、前記符号系列が前記1の場合はVボルト、前記-1の場合は-Vボルトを印加するように前記M本のドライブラインを並列に駆動して、前記第1の静電容量列からの出力sFirst=s11、s12、...、s1N、及び、前記第2の静電容量列からの出力sSecond=s21、s22、...、s2Nをアナログ積分器に出力する出力工程と、前記出力sFirstと前記符号系列diとの内積演算に基づいて、k1番目のドライブラインに対応する前記第1の静電容量列の容量値を推定し、前記出力sSecondと前記符号系列diとの内積演算に基づいて、k2番目のドライブラインに対応する前記第2の静電容量列の容量値を推定する推定工程とを包含する静電容量検出方法であって、前記出力工程は、前記アナログ積分器の飽和を防止するために、前記符号系列の第1列目を複数の列に分割して、前記符号系列の第1列目に相当する駆動を複数回に分割することを特徴とする。上記特徴により、アナログ積分器の飽和を回避することができる。本発明に係る静電容量検出方法は、M本のドライブラインと1本のセンスラインの間に形成される第1の静電容量列Ci1i=1、...、M、及び、上記M本のドライブラインと他の1本のセンスラインの間に形成される第2の静電容量列Ci2i=1、...、Mのそれぞれに対して、シルベスターsylvester法によって生成される2n次M<2nのアダマールHadamard行列の各行に相当する1または-1によって構成されて互いに直交する符号長N>Mの符号系列di=di1、di2、...、diNi=1、...、Mに基づいて、前記符号系列が前記1の場合はVボルト、前記-1の場合は-Vボルトを印加するように前記M本のドライブラインを並列に駆動して、前記第1の静電容量列からの出力sFirst=s11、s12、...、s1N、及び、前記第2の静電容量列からの出力sSecond=s21、s22、...、s2Nをアナログ積分器に出力する出力工程と、前記出力sFirstと前記符号系列diとの内積演算に基づいて、k1番目のドライブラインに対応する前記第1の静電容量列の容量値を推定し、前記出力sSecondと前記符号系列diとの内積演算に基づいて、k2番目のドライブラインに対応する前記第2の静電容量列の容量値を推定する推定工程とを包含する静電容量検出方法であって、前記出力工程は、前記符号系列の列方向に沿った各要素の総和の絶対値が前記アナログ積分器の飽和に関連する閾値Numを超える列を複数の列に分解して、前記符号系列の前記閾値Numを超える列に対応する駆動を複数回に分割することを特徴とする。上記特徴により、2n次M<2nのアダマール行列による駆動において、アナログ積分器の飽和を回避することができる。本発明に係る静電容量検出方法では、前記符号系列の列方向に沿った各要素の総和の絶対値が前記アナログ積分器の飽和に関連する閾値Numを超える列は、前記2n次のアダマール行列の1列目、2n-11列目、2n-12n-21列目、及び2n-1-2n-21列目のうちの少なくとも1つであることが好ましい。上記構成により、2n次M<2nのアダマール行列による駆動において、簡単なアルゴリズムにより、アナログ積分器の飽和を回避することができる。本発明に係る静電容量検出方法は、[x]をxの整数部とし、前記2n次のアダマール行列の1列目が前記閾値Numを超える場合、ドライブラインの1番目からNum×[M/Num]番目までをNum個ずつ駆動することを[M/Num]回繰り返した後、残りのM/Numの余りの個数を並列駆動し、前記アダマール行列の2n-11列目が前記閾値Numを超える場合、ドライブラインの2n-1-M-2n-1行目に基づく行からM行目までを並列に駆動した後、ドライブラインの1行目から2n-1-M-2n-1-1行目に基づく行までを、Num個ずつ駆動することを[2n-1-M-2n-1-1行目に基づく行/Num]回繰り返した後、残りの2n-1-M-2n-1-1行目に基づく行/Numの余りの個数を並列駆動し、前記アダマール行列の2n-12n-21列目が前記閾値Numを超える場合、まず、ドライブラインの1行目から2n-1行目までを同時並列に駆動し、そして、ドライブラインの2n-12n-2-M-2n-12n-2行目に基づく行からM行目までを並列に駆動し、次に、ドライブラインの2n-11行目から2n-12n-2-M-2n-12n-2行目に基づく行までを、Num個ずつ駆動することを[2n-12n-2-M-2n-12n-2に基づく行-2n-11/Num]回繰り返した後、残りの2n-12n-2-M-2n-12n-2に基づく行-2n-11/Numの余りの個数を並列駆動することを特徴とする。上記構成により、2n次M<2nのアダマール行列による駆動において、簡単なアルゴリズムにより、アナログ積分器の飽和を回避することができる。本発明に係る静電容量検出方法では、行の順番を入れ替えることにより、シルベスター法によって生成される2n次M<2nのアダマール行列からなる符号系列を生成し、当該符号系列に基づいて前記M本のドライブラインを並列に駆動することが好ましい。本発明に係る線形系係数推定方法は、長さNの直交するM個の符号系列di=di1、di2、...、diNi=1、...、Mに基づいて前記M個の入力xkk=1、...、Mを入力して、N個の出力s=s1、s2、...、sN=Fd11、d21、...、dM1、Fd12、d22、...、dM2、...、Fd1N、d2N、...、dMNを出力するので、M個の入力にすべて同時に入力して線形系の係数Ckを推定する。従って、従来の構成のように、M個の入力を1個ずつ選択して走査入力する必要が無くなり、入力数Mが増大しても、線形系の係数値を取得するための処理時間は短くならず、検出精度を良好に維持しながら、且つ、解像度も良好で高速動作が可能な線形系係数推定方法を得ることができるという効果を奏する。本発明のタッチセンサシステムに関する実施の一形態について図1~図13に基づいて説明すれば以下のとおりである。実施の形態1実施の形態に係るタッチセンサシステムの構成図1は、実施の形態に係るタッチセンサシステム1の構成を示す回路図である。タッチセンサシステム1は、センサパネル2と、このセンサパネル2を制御する集積回路3とを備えている。センサパネル2は、水平方向に沿って互いに平行に所定の間隔を空けて配置されたM本のドライブラインDL1~DLMと、このドライブラインに交差する方向に沿って互いに平行に所定の間隔を空けて配置されたL本のセンスラインSL1~SLLと、これらM本のドライブラインDL1~DLMのそれぞれとL本のセンスラインSL1~SLLのそれぞれとの間にM行×L列のマトリックス状に配置された静電容量Ciji=1~M、j=1~Lとを備えている。集積回路3は、M本のドライブラインDL1~DLMに接続された駆動部4を有している。集積回路3には、推定部5が設けられている。図2は、集積回路3の推定部5の構成を示すブロック図である。推定部5は、L本のセンスラインSL1~SLLにそれぞれ接続されたL個のアナログ積分器6と、L個のアナログ積分器6に接続されたスイッチ7と、スイッチ7に接続されたAD変換器8と、AD変換器8に接続された内積演算部9と、内積演算部9に接続されたRAM10とを有している。アナログ積分器6は、一方の入力が接地されたオペアンプと、このオペアンプの出力と他方の入力との間に配置された容量Cintの積分容量と、オペアンプの他方の入力に結合されたトランジスタと、このトランジスタと並列に接続された他のトランジスタとを有している。集積回路3には、内積演算部9に接続されて240Hzでジェスチャ認識処理ARM等を実行するアプリケーション処理部11が設けられている。このように、推定部5には、アナログ回路とデジタル回路とが混載されている。従来のタッチセンサシステムの動作本実施の形態の動作を具体的に説明する前に、前述した特許文献1に記載の従来の構成における動作を確認する。M本のドライブラインとL本のセンスラインとの間に形成される静電容量のマトリックスCiji=1、...、m、j=1、...、Lの検出を考える。まず、ドライブラインを一本づつ選択する走査検出を考える。選択したドライブラインにつながる容量Cijj=1,...lをVボルトに充電しCij×Vの信号を蓄える。この信号をセンスライン経由で読み出す際のゲインをGとすると、検出信号は、G×Cij×V式1となる。本実施の形態のタッチセンサシステムの動作図3は、タッチセンサシステム1に設けられたセンサパネル2の駆動方法を説明するための図である。図1及び図2で前述した構成要素と同一の構成要素には同一の参照符号を付している。これらの構成要素についての詳細な説明は繰り返さない。本発明の実施の形態として、まず、1と-1とから構成される互いに直交する符号長Nの符合系列di=di1、di2、...、diNi=1、...、Mを準備する。ここで、符号長Nの符合系列di=di1、di2、...、diNi=1、...、Mが直交するとは、符合系列diが下記に示す条件を満足することをいう。そして、この符号系列diに基づいて、1の場合はVボルトが印加され、-1の場合は-Vボルトが印加されるように、駆動部4は、M本のドライブラインDL1~DLMを並列に駆動する。すると、各静電容量Ciji=1~M、j=1~Lに、符号系列の各要素1または-1に応じて、±CijVの電荷を有する信号が蓄えられる。次に、同じセンスラインにつながる各静電容量に蓄積された電荷により表される信号について、センスラインの結線に沿って電荷加算を行い、センスライン毎にアナログ積分器6で読み出し、出力系列ベクトルsj=sj1、sj2、...、sjNj=1、...、Lを得る。図4は、センサパネル2の駆動方法を説明するためのタイミングチャートである。まず、リセット信号により、アナログ積分器6の積分容量Cintがリセットされるとともに、センサパネル2にマトリックス状に配置された各静電容量もリセットされる。ここで、リセットとは、容量に蓄積されている電荷を放電するという意味である。そして、ドライブラインDL1~DLMを、符号系列d11、d21、d31、...、dM1の値である1または-1に応じて、VrefV、またはVref-Vで並列に駆動すると、各静電容量に、符号系列の要素±1に応じた±CVの電荷が蓄えられる。次に、同じセンスラインにつながる各静電容量に蓄積された電荷により表される信号について、センスラインの結線に沿って電荷加算を行い、センスライン毎にアナログ積分器6で読み出す。アナログ積分器6からの出力には、この回路の場合、G=-1/Cintが表れるので、このアナログ積分器6からの出力をサンプリング信号に基づいてAD変換器8によりAD変換する。出力系列ベクトルsjiは、となり、符号系列diと出力系列ベクトルsjとの内積演算disjを行うと、上記式1及び上記式2を比較すると、本実施の形態の方式により、従来の走査読み出し方式よりもn倍大きい検出信号が得られることがわかる。センスラインの読み出し方式としては、図1及び図2に示されるアナログ積分器6積分容量Cintを用いたオペアンプによる電荷積分器を使用すると、上記ゲインGは、1/Cintとなる。このように、集積回路3の駆動部4は、第1の静電容量列Cippは1以上L-1以下、i=1、...、M、及び前記第2の静電容量列Ciqp<q、qは2以上L以下、i=1、...、Mのそれぞれに対して、各要素が1または-1によって構成される長さNの直交する符号系列di=di1、di2、...、diNi=1、...、Mに基づいて、符号系列が前記1の場合はVボルト、-1の場合は-Vボルトを印加するようにM本のドライブラインを並列に駆動する。そして、第1の静電容量列からの出力sFirst=sp1、sp2、...、spN、及び、第2の静電容量列からの出力sSecond=sq1、sq2、...、sqNを出力させる。そして、上記第1の静電容量列からの出力sFirst=sp1、sp2、...、spNは、対応して設けられたアナログ積分器6によって積分され、第2の静電容量列からの出力sSecond=sq1、sq2、...、sqNは、対応して設けられたアナログ積分器6によって積分される。スイッチ7は、各センスラインSL1~SLLに対応するアナログ積分器6を順次切り換えて、各アナログ積分器6により積分された静電容量列からの出力をAD変換器8に供給する。具体的には、まず、第1の静電容量列から出力sp1がアナログ積分器6に読み出されて積分されると同時に第2の静電容量列から出力sq1が他のアナログ積分器6に読み出されて積分される。そして、スイッチ7は、アナログ積分器6に接続し、読み出されて積分された出力sp1をADC8に供給する。次に、スイッチ7は、アナログ積分器6との接続を解除して他のアナログ積分器6に接続し、読み出されて積分された出力sq1をADC8に供給する。その後、第1の静電容量列から出力sp2がアナログ積分器6に読み出されて積分されると同時に第2の静電容量列から出力sq2が他のアナログ積分器6に読み出されて積分される。そして、スイッチ7は、アナログ積分器6に接続し、読み出されて積分された出力sp2をADC8に供給する。次に、スイッチ7は、アナログ積分器6との接続を解除して他のアナログ積分器6に接続し、読み出されて積分された出力sq2をADC8に供給する。このようにして、出力spN、出力sqNまでがアナログ積分器6及びスイッチ7により順番にADC8に供給される。また、ドライブラインの駆動に合わせて全センスラインのアナログ積分器6が並列に動作する。AD変換器8は、アナログ積分器6により積分された静電容量列からの出力をAD変換して内積演算部9に供給する。内積演算部9は、出力sFirstと符号系列diとの内積演算に基づいて、RAM10に格納されたデータを参照しながら、k1番目1≦k1<Mのドライブラインに対応する第1の静電容量列の容量値を推定し、出力sSecondと符号系列diとの内積演算に基づいて、k2番目k1<k2、1<k1≦Mのドライブラインに対応する第2の静電容量列の容量値を推定する。アプリケーション処理部11は、内積演算部9により推定された静電容量の容量値に基づいて、ジェスチャー認識処理を実行し、ジェスチャーコマンドを生成する。符号系列の具体例図5は、センサパネルに入力される直交する符号系列の具体例を説明するための図である。長さNの直交する符号系列diの具体例としては、例えば、下記に示す符号系列を挙げることができる。代表的な直交する符号系列であるアダマールHadamard行列は、図5に示されるシルベスターsylvester法によって生成される。基本的な構造として、2行×2列の基本単位を作る。この基本単位の右上、左上、及び左下のビットは同一であり、右下はこれらのビット反転となっている。次に、前述した2×2の基本要素を、右上、左上、右下、及び左下にブロックとして4つ合成して、4行×4列のビット配列の符号を作る。ここで、2×2の基本単位の作成と同様に、右下のブロックはビット反転となる。同様な手順で、8行×8列、16行×16列のビット配列の符号を生成する。これらの行列は、前述した本発明の直交するの定義を満足する。本実施の形態において、例えば、センサパネル2のドライブラインが16本で構成されていれば、図4に示す16行×16列のビット配列の符号を直交する符号系列として使用することができる。ここで、アダマールHadamard行列とは、要素が1または-1のいずれかであり、かつ各行が互いに直交であるような正方行列をいう。すなわち、アダマール行列の任意の2つの行は、互いに垂直なベクトルを表す。本実施の形態に係る直交する符号系列は、N次のアダマール行列から任意にM行取り出した行列を使用することができるここで、M≦Nである。以下に述べるように、シルベスター法以外の方法によるアダマール行列も本発明に適用することができる。図6は直交する符号系列の他の具体例を説明するための図であり、図7は直交する符号系列のさらに他の具体例を説明するための図である。シルベスター法によるN次のアダマール行列は、N=2のべき乗になるが、Nが4の倍数であれば、アダマール行列は存在するという予想が存在し、例えば、図6には、N=12のときのアダマール行列が示されており、図7には、N=20のときのアダマール行列が示されている。これらのシルベスター法以外の方法によるアダマール行列も、本実施の形態に係る直交する符号系列として使用することができる。内積演算の実際内積マトリックスC’ij=disjの計算は次の手順で行う。1まず、推定部5のRAM10図2に格納された内積マトリックスをC’ij=0にリセットする。2時刻tkk=1、...、Nのいずれかのタイミングでi番目i=1、...、MのドライブラインDLiを電圧V×dikで並列に駆動し、各静電容量に電荷Cij×V×dikを充電する。3各センスラインjj=1、...、Lを対応するアナログ積分器6に接続し、時刻tkで充電した静電容量からの出力電圧sjkを読み出し、各L本のセンスラインに対応して配置されたL個アナログ積分器6にそれぞれ読み出された時刻tkにおけるL個の出力電圧sjkを、スイッチ7により順番にAD変換器8に供給してAD変換し、AD変換器8によりAD変換された時刻tkにおける出力電圧sjkを内積演算部9に供給する。内積演算部9に供給された時刻tkにおける出力電圧sjkは、となる。4内積演算部9は、AD変換器8から出力されたL個の出力電圧sjkのそれぞれと、RAM10に格納された符号系列dikに応じて加減算を行い符号系列dik=1のときは加算し、dik=-1のときは減算する、その結果に基づいてC’ijの値を更新する。5符号系列の長さに相当するN回の処理が回るまでは、時刻をインクリメントtk1し、1に戻る。以上の処理が終わると、C’ijの値は、内積の計算結果となる。本実施の形態に係るセンサパネル2のドライブラインの本数M、センスラインの本数L、及び符号系列の長さNは、例えば、4インチクラスの携帯情報端末等に適用する場合は、M=16、L=32とすれば、3mmピッチ程度になる。また、例えば、20インチクラスの画面を有する電子機器に適用する場合は、M=48、L=80により、6mmピッチ程度になる。符号系列の長さNの自由度は、非常に高いが、例えば、N=64~512である。駆動概念の先行技術との差異前述した特許文献2に記載の容量検出装置も、符号系列に基づいてドライブラインを駆動し、センスラインに接続され、駆動されたドライブラインとの複数の交差部の容量に生じる電流の総和を電気信号に変換した測定電圧を出力し、センスラインごとに、測定電圧と符号系列とにより積和演算を行い、各交差部の容量に対応する電圧値を求めている。しかしながら、ドライブラインの駆動概念が、下記のように、本実施の形態とは異なる。例えば、説明の簡単化のために、1本のセンスラインと4本のドライブラインとの間に、容量C1、C2、C3、C4が形成されている例を考える。4本のドライブラインの駆動信号符号系列が、1、1、-1、-1であるとすると特許文献2の表記では1、1、0、0、本実施の形態では、常に全ドライブラインが駆動され、C1C2-C3-C4...式3に相当する積分出力を得るが、特許文献2に開示された構成では、1に対応するドライブラインのみが駆動され、C1C2...式4に相当する積分出力を得る。本実施の形態の式3と特許文献2の式4とを比較すると、本実施の形態の積分出力の方が含まれる情報量が多いといえる。また、Ci=CΔCiΔCi:容量の変化ΔCiは通常、Cの1割程度であると表すと、式3=C1C2-C3-C4=ΔC1ΔC2-ΔC3-ΔC4≒0.2×C...式5式4=2×CΔC1ΔC2≒2×C...式6となる。タッチセンサーパネル等では、ΔCiはCの一割程度であるので、式6の値は、式5の値の10倍程度になる。即ち、特許文献2の式6を実現する積分回路は、式5を実現する本実施の形態の積分回路に比べてゲインを1/10程度に設定せざるを得ず、信号のSN比が劣る。このSN比の違いは、ドライブラインの数Mが増加すると、さらに大きくなる。常に全ドライブラインを並列に駆動している本実施の形態は、測定電圧のオフセット誤差をキャンセルするために、符号系列に基づいて第1のドライブラインC1、C2と第2のドライブラインC3、C4とに振り分けて駆動している特許文献2に記載の容量検出回路と異なっている。本実施の形態では、リセットスイッチのフィールドスルーによるオフセットは、ドライブラインに信号を入力しない状態電圧Vrefで駆動している状態におけるAD変換器の出力によって計測することができるので、この計測値をデジタル回路において減算すれば、オフセット誤差をキャンセルすることができる。正負演算の先行技術との差異本実施の形態では、符号系列の値に応じて、1の場合はVボルト、-1の場合は-VボルトになるようにM本のドライブラインを並列に駆動し、式3に相当する値を一挙に演算する。これに対して特許文献2に記載の構成では、式4のC1C2を演算し、その後、C3C4に相当する演算を行う。このように特許文献2に記載の構成では、演算が2相になるため、消費電力を抑えた高速化に不利である。また、本実施の形態は、符号系列の値が-1の場合は-Vボルトになるようにドライブラインを駆動するが、特許文献2に記載の構成は、ドライブラインをVボルトに駆動するのみであり、-Vボルトに駆動する概念が無い点で相異する。直交性概念の先行技術との差異前述したように本発明において、符号長Nの符合系列di=di1、di2、...、diNi=1、...、Mが直交するとは、符合系列diが下記に示す条件を満足することをいうと定義している。特許文献2~5においても、直交性を有すると称される符号系列が開示されているが、明細書の中には、直交することの定義が明確に示されていない。例えば、特許文献2の図19には、15行×15列の行列が示されており、この15行×15列の行列を直交符号として利用すると記載されている。しかしながら、この15行×15列の行列は、本発明の上記定義を満足せず、本発明の直交する符号系列に該当しない。内積演算により容量を正確に検出するためには、符号系列の直交性が必要であるが、特許文献2に記載の読み出し方式では、本発明の直交する符号系列に該当しない符号系列に基づいて読み出されているので、読み出した値に誤差が混入する。推定部5の他の構成本実施の形態においては、L本のセンスラインにそれぞれ対応するアナログ積分器6を配置し、スイッチ7によりこれらのアナログ積分器6を切り換え、AD変換器8及び内積演算部9を一個ずつ配置した構成の例を示したが、本発明はこれに限定されない。アナログ積分器6を1個設け、このアナログ積分器6の入力切り換えによってセンスライン毎の読み出しを行うように構成してもよい。また、AD変換器8を、センスライン及びアナログ積分器毎に設け、スイッチ7をAD変換器8と及び内積演算部9との間に設けるように構成してもよい。他の実施形態の構成本実施の形態においては、ドライブラインとセンスラインとの間に形成される静電容量の容量値を検出する例を挙げて説明したが、本発明はこれに限定されない。例えば、ドライブラインとセンスラインとの間に形成される線形素子の値を推定する構成に対しても本発明を適用することができるし、また、M個の入力xkk=1、...、Mを有して入出力が線形な系のk番目の入力xkに対応する係数Ckを推定する構成に対しても本発明を適用することができる。また、本実施の形態に記載したタッチセンサシステム1と、タッチセンサシステム1に設けられたセンサパネル2に重ねて配置された表示パネルとを備えた電子機器を構成してもよし、また、タッチセンサシステム1と、センサパネル2を内蔵してセンサパネル2の機能を有する表示パネルとを備えた電子機器を構成してもよい。実施の形態22種類電圧によるセンサパネルの駆動方法図8は、実施の形態2に係るタッチセンサシステムに設けられたセンサパネルの駆動方法を説明するためのタイミングチャートである。図4を参照して前述した実施の形態1に係るセンサパネルの駆動方法では、Vref、VrefV、及びVref-Vの3種類の電圧によりセンサパネルを駆動したが、実施の形態2の駆動方法では2種類の電圧V1V2により駆動する。即ち、符号系列が1の場合は、アナログ積分器6図1のリセット時に電圧V1により、各静電容量が結合されたセンスラインからの出力のサンプリング時に電圧V2によりドライブラインを駆動する。そして、符号系列が-1の場合は、アナログ積分器6のリセット時に電圧V2により、各静電容量が結合されたセンスラインからの出力のサンプリング時に電圧V1によりドライブラインを駆動する。具体的には、図8に示す例では、ドライブラインDL1は、符号系列の対応する要素d11=1、d12=1であるので、アナログ積分器6のリセット時に電圧V1により駆動された後、サンプリング時に電圧V2により駆動され、次のリセット時に電圧V1により駆動された後、次のサンプリング時に電圧V2により駆動される。ドライブラインDL2は、符号系列の対応する要素d21=1、d22=-1であるので、アナログ積分器6のリセット時に電圧V1により駆動された後、サンプリング時に電圧V2により駆動され、次のリセット時に電圧V2により駆動された後、次のサンプリング時に電圧V1により駆動される。ドライブラインDL3は、符号系列の対応する要素d31=-1、d32=-1であるので、アナログ積分器6のリセット時に電圧V2により駆動された後、サンプリング時に電圧V1により駆動され、次のリセット時に電圧V2により駆動された後、次のサンプリング時に電圧V1により駆動される。ドライブラインDL4は、符号系列の対応する要素d41=-1、d42=1であるので、アナログ積分器6のリセット時に電圧V2により駆動された後、サンプリング時に電圧V1により駆動され、次のリセット時に電圧V1により駆動された後、次のサンプリング時に電圧V2により駆動される。ドライブラインDLMは、符号系列の対応する要素dM1=-1、dM2=1であるので、アナログ積分器6のリセット時に電圧V2により駆動された後、サンプリング時に電圧V1により駆動され、次のリセット時に電圧V1により駆動された後、次のサンプリング時に電圧V2により駆動される。ここで、V1=Vdd、V2=Vssとすると、出力は、Cf/Cint×V1-V2=Cf/Cint×Vdd-Vssとなり、図4を参照して前述した実施の形態1に係るセンサパネルの駆動方法において、Vref=Vdd-Vss/2、とおいた場合、Vdd=VrefV、Vss=Vref-V、であるから、V=Vdd-Vss/2となり、図8に示す例の半分の出力になる。従って、図8に示す実施の形態2の駆動方法によれば、図4の実施の形態1の駆動方法の2倍の信号強度を得ることができ、静電容量に蓄積される電荷を2倍にすることができる。オフセット読み出し図9は、実施の形態2に係るタッチセンサシステムに設けられたセンサパネルの駆動方法を説明するための他のタイミングチャートである。図4または図8に示した態様によりドライブラインDL1~DLMを並列駆動する前に、図9に示すように、リセット時もサンプリング時も一定電圧VrefによりドライブラインDL1~DLMを駆動して、ドライブラインに信号を入れない状態にし、アナログ積分器6図1及び図2からオフセット出力値を読み出す。そして、アナログ積分器6から読み出したオフセット出力値をADC8によりAD変換する。次に、ADC8によりAD変換されたオフセット出力値を内積演算部9により計測し、このオフセット出力値をセンスラインSL1~SLLごとにRAM10に格納する。オフセット補償方法その後、図4または図8に示した態様によりドライブラインDL1~DLMを並列駆動して、静電容量列からの出力をアナログ積分器6に出力する。そして、ADC8は、アナログ積分器6に出力された静電容量列からの出力をAD変換して内積演算部9に供給する。次に、内積演算部9は、ADC8により供給された静電容量列からの出力から、RAM10に格納されたオフセット出力値をセンスラインSL1~SLLごとに減算して、アナログ積分器6に設けられたリセットスイッチのフィードスルーによるオフセットをキャンセルする。なお、リセット時もサンプリング時も一定電圧VrefによりドライブラインDL1~DLMを駆動して、アナログ積分器6からオフセット出力値を読み出し、ADC8によりAD変換したオフセット出力値を内積演算部9により計測する動作を複数回繰り返して複数個のオフセット出力値を計測し、この複数個のオフセット出力値を平均化することによりオフセットに含まれるノイズ成分を削減した平均オフセット出力値をRAM10に格納するように構成してもよい。複数回の繰り返し回数は、例えば、60Hzの場合、16回であり、240Hzの場合、100回に設定され得る。実施の形態3アナログ積分器のゲイン切り替え図10は、実施の形態3に係るセンサパネルの駆動方法を説明するための図である。実施の形態1で前述した構成要素と同一の構成要素には同一の参照符号を付し、その詳細な説明は繰り返さない。センサパネル2が4本のドライブラインDl1~DL4と4本のセンスラインSL1~SL4とを有しており、符号系列が、シルベスター法によって生成される4次のアダマール行列により構成される例を説明する。アナログ積分器6Aは、一方の入力が基準電圧Vrefに結合されたオペアンプと、このオペアンプの出力と他方の入力との間に配置された容量Cintの積分容量と、この積分容量に対してそれぞれ並列に接続された3個の他の積分容量と、3個の他の積分容量のそれぞれとオペアンプの出力との間にそれぞれ設けられた3個のスイッチとを有している。シルベスター法によって生成される4次のアダマール行列からなる符号系列の各要素の列方向に沿った総和は、1列目が4であり、2列目~4列目が0である。従って、この符号系列の1列目の各要素によりドライブラインを駆動するときに、静電容量列からの出力の値は、2列目~4列目により駆動する場合に比べて著しく大きくなってアナログ積分器6Aの容量を超え、アナログ積分器6Aが飽和するおそれがある。そこで、符号系列の各要素の列方向に沿った総和がアナログ積分器6Aが飽和する程度に大きい列により、ドライブラインを駆動するときは、アナログ積分器6Aの飽和を防止するように、アナログ積分器6Aに設けられたスイッチをオフからオンに切り替える。シルベスター法によって生成されるアダマール行列は、1列目の要素が必ずすべて1となり、列の要素の総和が他の列の総和よりも著しく大きくなり、アナログ積分器6Aが飽和するおそれが生じるが、上記のようにアナログ積分器6Aに設けられたスイッチをオフからオンに切り替えて、アナログ積分器6Aのゲインを切り替えることにより、アナログ積分器の飽和を防止することができる。以上のように実施の形態3によれば、符号系列の列方向に沿った各要素の総和の絶対値に応じて、アナログ積分器のゲインを切り替えるので、アナログ積分器の飽和を防止することができる。アナログ積分器ゲイン切り替えの内積演算部ゲイン切り替えによる補償内積演算部9は、ゲインを切り替え可能なアナログ積分器6Aに出力された静電容量列からの出力をADC8によりAD変換したデジタル値と符号系列との内積演算に基づいて、各ドライブラインに対応する静電容量列の容量値を推定する。ここで、内積演算部9は、符号系列の列方向に沿った各要素の総和の絶対値に応じて、デジタル値の重み付けを切り替えて、アナログ積分器6Aのゲインとデジタル値の重み付けによるゲインとの積が、符号系列の各列ごとに一定にする。実施の形態4内積計算の複数駆動による分割図11a及びbは実施の形態4に係るセンサパネルを駆動するための符号系列を説明するための図である。図11aには、シルベスター法によって生成される4次のアダマール行列により構成される符号系列が示されている。この符号系列は、図10に示される符号系列と同様に、各要素の列方向に沿った総和は、1列目が4であり、2列目~4列目が0である。従って、この符号系列の1列目の各要素によりドライブラインを駆動するときに、静電容量列からの出力の値は、2列目~4列目により駆動する場合に比べて著しく大きくなってアナログ積分器6Aの容量を超え、アナログ積分器6Aが飽和するおそれがある。そこで、図11bに示すように、符号系列の1列目の1、1、1、1を、1、1、0、0によって表される列と、0、0、1、1によって表される列との2列に分割することにより、4本のドライブラインの駆動を4回から5回にし、各要素の列方向に沿った総和4を2と2とに分割して、列方向に沿った総和の最大値を4がら2に低減して、アナログ積分器の飽和を防止する。実施の形態4では、シルベスター法によって生成される4次のアダマール行列により構成される符号系列の例を示したが、本発明はこれに限定されない。4次以外の2n次のアダマール行列により構成される符号系列に対して本発明を適用できるし、シルベスター法以外の方法により生成される任意の次数のアダマール行列により構成される符号系列に対しても本発明を適用することができる。実施の形態5三角山型駆動方法図12は、実施の形態5に係るセンサパネルを駆動するための符号系列を説明するための図である。実施の形態5に係るセンサパネルは、M本のドライブラインとL本のセンスラインとの間に形成される静電容量列のそれぞれに対して、シルベスター法によって生成される2n次M<2nのアダマール行列の各行に相当する1または-1によって構成されて互いに直交する符号長N>Mの符号系列に基づいて、M本のドライブラインを並列に駆動する。図12には、16次のアダマール行列に基づくM=13本のドライブラインに対応した13行×16列の符号系列の例を示している。図13は、センサパネルを駆動する方法を示すグラフである。横軸は、図12に示すN=16のアダマール行列の列方向に沿った位置を示している。縦軸は、このN=16のアダマール行列の列方向に沿った各要素の総和の絶対値を示している。N=16のアダマール行列の第1列目は、要素がすべて1であるので、列方向に沿った位置横軸と列方向に沿った各要素の総和の絶対値縦軸との関係は、線形的に単調増加する線L1により表される。N=16のアダマール行列の第9列目24-11列目は、第1行から第8行までがすべて1であり、第9行から第16行までがすべて-1であるので、列方向に沿った位置横軸と列方向に沿った各要素の総和の絶対値縦軸との関係は、線形的に単調増加した後、線形的に単調減少して底辺長さ16、高さ8の三角山型形状を形成する線L2によって表される。N=16のアダマール行列の第5列目24-1-24-21列目は、第1行から第4行までがすべて1であり、第5行から第8行までがすべて-1であり、第9行から第12行までがすべて1であり、第13行から第16行までがすべて-1である。従って、列方向に沿った位置横軸と列方向に沿った各要素の総和の絶対値縦軸との関係は、底辺長さ8、高さ4の三角山型形状を2個形成する線L3によって表される。第13列目24-124-21列目も、第1行から第4行までがすべて1であり、第5行から第8行までがすべて-1であり、第9行から第12行までがすべて-1であり、第13行から第16行までがすべて1であるので、同様に、三角山型形状を2個形成する線L3によって表される。第3列、第7列、第11列、及び第15列は、底辺長さ4、高さ2の三角山型形状を4個形成する線L4によって表される。第2列、第4列、第6列、第8列、第10列、第12列、第14列、及び第16列は、底辺の長さ2、高さ1の三角山型形状を8個形成する線L5により表される。ここで、閾値Numを、符号系列の列方向に沿った各要素の総和の絶対値がこれを超えると、アナログ積分器6図1が飽和する値であるとする。図12及び図13に示す例では、Num=3であるとする。そして、ドライブライン数M=13であるとする。線L5に対応する第2列、第4列、第6列、第8列、第10列、第12列、第14列、及び第16列、並びに、線L4に対応する第3列、第7列、第11列、及び第15列は、図13に示すように、いずれも、閾値Num=3を超えないので、M=13本のドライブラインを同時駆動しても、アナログ積分器6は飽和しない。線L1に対応する第1列は、閾値Num=3を超えるので、閾値Num=3に基づいて、ドライブラインの1番目から順番に3本のドライブラインずつ4回駆動した後、ドライブラインDL13を駆動するように第1列を分割して駆動すると、アナログ積分器6は飽和しない。一般的には、ドライブラインの1番目からNum×[M/Num]番目までをNum個ずつ駆動することを[M/Num]回繰り返した後、残りのM/Numの余りの個数を並列駆動する。ここで、[x]:xの整数部であり、後述する説明においても同様である。線L2に対応する第9列は、閾値Num=3を超える。線L2に対応する第9列は、まず、ドライブラインの第2行目から第13行目までを符号系列の対応箇所により並列に駆動した後、ドライブラインの1行目を駆動する。一般的には、ドライブラインの2n-1-M-2n-1行目=2n-M行目に基づく行からM行目までを並列に駆動した後、ドライブラインの1行目から2n-1-M-2n-1行目=2n-M行目までを、Num個ずつ駆動することを[2n-1-M-2n-1-1行目に基づく行/Num]回繰り返した後、残りの2n-1-M-2n-1-1行目に基づく行/Numの余りの個数を並列駆動する。実施の形態5で示す例では、n=4、M=13であるから、2n-1-M-2n-1行目=3行目であるが、3行目から13行目までを並列駆動しても、符号系列の列方向の総和は1であり、閾値Num=3よりも2小さい。従って、2行目から13行目までを並列駆動しても、符号系列の列方向の総和は2であり、閾値Num=3よりも、まだ小さい。このため、2n-1-M-2n-1行目は3行目であるが、閾値Numの値を考慮し、2n-1-M-2n-1行目=3行目に基づく行として2行目を選択し、2行目から13行目までを並列駆動する。線L3に対応する第5列及び第13列は、閾値Num=3を超える。線L3に対応する第5列及び第13列は、まず、ドライブラインの1行目から8行目までを同時に並列駆動する。そして、ドライブラインの10行目から13行目までを駆動する。次に、ドライブラインの9本目を駆動する。一般的には、まず、ドライブラインの1行目から2n-1行目までを同時並列に駆動する。そして、ドライブラインの2n-12n-2-M-2n-12n-2行目に基づく行からM行目までを並列に駆動する。次に、ドライブラインの2n-11行目から2n-12n-2-M-2n-12n-2に基づく行-1行目までを、Num個ずつ駆動することを[2n-12n-2-M-2n-12n-2に基づく行-2n-11/Num]回繰り返した後、残りの2n-12n-2-M-2n-12n-2に基づく行-2n-11/Numの余りの個数を並列駆動する。実施の形態5で示す例では、n=4、M=13であるから、2n-12n-2-M-2n-12n-2行目=11行目であるが、11行目から13行目までを並列駆動しても、符号系列の列方向の総和は1であり、閾値Num=3よりも2小さい。従って、10行目から13行目までを並列駆動しても、符号系列の列方向の総和は2であり、閾値Num=3よりも、まだ小さい。このため、2n-12n-2-M-2n-12n-2行目=11行目であるが、閾値Numの値を考慮し、2n-12n-2-M-2n-12n-2行目=11行目に基づく行として10行目を選択し、10行目から13行目までを並列駆動する。次に、ドライブライン数Mが12以下の場合のセンサパネル駆動方法を説明する。まず、8<M≦12の場合を説明する。線L1及び線L2の駆動方法は、前述した駆動方法と同じである。線L3の場合は、まず、ドライブラインの1行目から2n-1行目までを同時並列に駆動する。そして、ドライブラインの2n-11行目から2n-1Num×[M-2n-1/Num]番目までをNum個ずつ駆動することを[M-2n-1/Num]回繰り返した後、残りのM-2n-1/Numの余りの個数を並列駆動する。次に、4<M≦8の場合を説明する。線L1の駆動方法は、前述した線L1の駆動方法と同じである。線L2の駆動方法は、前述した線L1の駆動方法と同じである。線L3の駆動方法は、前述したドライブライン数M=13の場合の線L2の駆動方法と同じである。M≦4の場合は、線L1の駆動方法は前述した線L1の駆動方法と同じであり、線L2及び線L3の駆動方法も、前述した線L1の駆動方法と同じである。ここで、閾値Num=1となった場合のセンサパネル駆動方法を説明する。ドライブライン数M=13とする。線L1、線L2、及び線L3の駆動方法は、前述した閾値Num=3の場合の駆動方法と同じである。線L4の場合は、まず、ドライブラインの1行目から2n-12n-2行目までを同時並列に駆動する。そして、ドライブラインの2n-12n-21番目から2n-12n-2Num×[M-2n-12n-2/Num]番目までをNum個ずつ駆動することを[M-2n-12n-2/Num]回繰り返した後、残りのM-2n-12n-2/Numの余りの個数を並列駆動する。2n次M<2nのアダマール行列の次数が増大して、n>4となったときも前述した駆動方法と同様の方法により駆動すればよい。なお、符号系列の列方向に沿った位置と、列方向に沿った各要素の総和の絶対値との関係が図13に示す関係になっていない場合でも、符号系列の行の順番を入れ替えることにより、符号系列の列方向に沿った位置と、列方向に沿った各要素の総和の絶対値とが図13に示す関係を有するシルベスター法によって生成される2n次M<2nのアダマール行列とすることができるときは、当該符号系列の行の順番を入れ替えて、上記駆動方法を実施するように構成してもよい。本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。"