"電源から供給される電圧を2値の電圧レベルで第1の負荷に出力するディジタル出力回路において、一端が前記電源に接続され、他端が前記第1の負荷に接続された第1のスイッチング素子と、前記第1の負荷に並列に接続されると共に、前記第1のスイッチング素子に直列に接続された第2のスイッチング素子と、前記第1および第2のスイッチング素子のそれぞれに接続され、前記第1のスイッチング素子をオフ状態としたときに前記第2のスイッチング素子がオン状態となるように前記第1および前記第2のスイッチング素子を制御する制御部とを備えることを特徴とするディジタル出力回路。前記第2のスイッチング素子に直列に接続されると共に、前記第1の負荷と並列に接続された電流検出回路をさらに備えることを特徴とする請求項1に記載のディジタル出力回路。前記制御部は、前記第1および第2のスイッチング素子のそれぞれを同時にオン状態として前記ディジタル出力回路の内部で短絡状態を模擬し、前記電流検出回路は、前記制御部により模擬された前記ディジタル出力回路の内部の短絡状態を検出することを特徴とする請求項2に記載のディジタル出力回路。前記電源には第2の負荷が接続され、一端が前記電源に接続され、他端が前記第2の負荷に接続された第3のスイッチング素子と、前記第2の負荷に並列に接続されると共に、前記第3のスイッチング素子に直列に接続された第4のスイッチング素子とをさらに備え、前記制御部は、前記第3および第4のスイッチング素子のそれぞれに接続され、前記第3のスイッチング素子をオフ状態としたときに前記第4のスイッチング素子がオン状態となるように前記第3および前記第4のスイッチング素子を制御することを特徴とする請求項1から請求項3のいずれか一項に記載のディジタル出力回路。前記第4のスイッチング素子に直列に接続されると共に、前記第2の負荷と並列に接続された電流検出回路をさらに備えることを特徴とする請求項4に記載のディジタル出力回路。しかしながら、上記従来のディジタル出力回路300A,300Bでは以下のような問題がある。すなわち、図11で示したように、スイッチング素子34の状態がオフの場合には、出力がハイインピーダンスとなってしまう。そのため、出力がハイインピーダンスとなった場合には、モジュールと負荷を接続するケーブルが他のケーブル等と容量結合し、その信号の影響を受け、診断機能が誤作動してしまうという問題がある。また、ディジタル出力回路300Bのように複数のチャンネルCH1,CH2を具備する構成とした場合には、出力がハイインピーダンスになると、図12に示したように、チャンネルCH1,CH2間の寄生容量Cによりチャンネル間干渉が発生し、診断機能が誤作動してしまうという問題がある。そこで、本発明は、ディジタル出力回路の診断時における誤動作を防止することが可能なディジタル出力回路を提供することを目的とする。上記課題を解決するために、本発明に係るディジタル出力回路は、電源から供給される電圧を2値の電圧レベルで第1の負荷に出力するディジタル出力回路において、一端が電源に接続され、他端が第1の負荷に接続された第1のスイッチング素子と、第1の負荷に並列に接続されると共に、第1のスイッチング素子に直列に接続された第2のスイッチング素子と、第1および第2のスイッチング素子のそれぞれに接続され、第1のスイッチング素子をオフ状態としたときに第2のスイッチング素子がオン状態となるように第1および第2のスイッチング素子を制御する制御部とを備えるものである。本発明によれば、第1のスイッチング素子がオフ状態のときに、第2のスイッチング素子をオン状態とすることで、出力をローインピーダンス化することができる。これにより、従来のようにハイインピーダンス時に発生するディジタル出力回路と負荷とを接続するケーブルが他のケーブル等と容量結合し、その信号の影響を受け、診断機能が誤作動してしまうという問題を解消することができる。以下、発明を実施するための最良の形態以下実施の形態とするについて説明する。<1.第1の実施の形態>[ディジタル出力回路の構成例]図1は、ディジタル出力回路モジュール100Aの構成の一例を示している。図1に示すように、ディジタル出力回路100Aは、電流検出回路10と電圧検出回路11と制御素子13とスイッチング素子14,15とを備えている。このディジタル出力回路100Aは、スイッチング素子14,15を制御素子13により高速でオン/オフパルス診断したときに電流検出回路10および電圧検出回路11で検出される信号を用いて、出力や負荷、配線の状態を診断する診断機能を有している。電流検出回路10は、一端が電源V1のプラス端子に接続されると共に他端がスイッチング素子14の第1端子に接続され、電源V1とスイッチング素子14との間に流れる電流を検出する。なお、電源V1は、電流源でも良いし、電圧源でも良い。電圧検出回路11は、負荷第1の負荷R1と並列に配置され、一端がスイッチング素子14,15間の接続点A1に接続されると共に他端が電源V1のマイナス端子と負荷R1との間の接続点A2に接続され、負荷R1の両端間の電圧を検出する。負荷R1としては、例えばプラントに設置されているバルブや電磁弁等が挙げられる。スイッチング素子14は、例えば電界効果トランジスタMOSFET等のスイッチング素子から構成され、第1端子が電流検出回路10に接続され、第2端子が制御素子13に接続され、第3端子が接続点A1に接続されている。スイッチング素子14は、制御素子13から供給される制御信号S1に基づいてオン/オフ状態の切り替えを行い、2値の電圧レベルハイレベルまたはローレベルを負荷R1に出力する。なお、スイッチング素子14は、第1のスイッチング素子の一例を構成している。スイッチング素子15は、例えば電界効果トランジスタMOSFET等のスイッチング素子から構成されている。スイッチング素子15は、負荷R1に並列に配置されると共に、第1端子が接続点A1を介してスイッチング素子14に直列に接続され、第2端子が制御素子13に接続され、第3端子が負荷R1と接続点A2との間の接続点A3に接続され、制御素子13から供給される制御信号S2に基づいてオン/オフ状態の切り替えを行う。なお、スイッチング素子25は、第2のスイッチング素子の一例を構成している。制御素子13は、制御部の一例であり、例えばCPUやROM等を有している。ROMには、例えばディジタル出力回路100Aの回路診断を定期的に行うためのプログラム等が記憶される。CPUは、ROMからプログラムを読み出して実行することによりディジタル出力回路100Aが正常に動作するか否かの診断を行う。また、制御素子13は、スイッチング素子14の第2端子に接続され、スイッチング素子14に制御信号S1を出力してスイッチング素子14のオン/オフ状態を制御する。同様に、制御素子13は、スイッチング素子15の第2端子に接続され、スイッチング素子15に制御信号S2を供給してスイッチング素子15のオン/オフ状態を制御する。[ディジタル出力回路の動作例]次に、ディジタル出力回路100Aの動作の一例について説明する。なお、本例では、ディジタル出力回路100Aは、プラントで異常事態が発生したときに作動して機器の動作を停止させるための装置であり、通常時は出力がオフ状態となっているものとする。また、このオフ状態中に、ディジタル出力回路100Aが正常に動作するか否かの診断が定期的に実施されるものとする。図2は、スイッチング素子14,15の動作状態に対する、負荷R1の出力、電流検出回路10および電圧検出回路11の状態を示している。なお、図2では、Lは電圧がローレベルである状態を示し、Hは電圧がハイレベルである状態を示し、-は不定を示し、Lo-Zは出力がローインピーダンスである状態を示し、Hi-Zは出力がハイインピーダンスである状態を示している。また、図2では、電流検出回路をIRBと称し、電圧検出回路をVRBと称している。以下の図5,図7~図9についても同様である。例えば、制御素子13は、図2に示すように、スイッチング素子14をオフ状態としてディジタル出力回路100Aの出力をオフとした場合、スイッチング素子15にオンを示す制御信号S2を出力してスイッチング素子15をオン状態とする。このように、本例では、出力オフ時にスイッチング素子15をオン状態とすることで、負荷R1の出力インピーダンスを低くして出力をローインピーダンスに設定している図2中網掛け部分。また、この状態においてディジタル出力回路100Aが正常に動作するか否かの診断を行う場合、図2に示すように、制御素子13は、スイッチング素子14にオンパルスを示す制御信号S1を出力してスイッチング素子14を瞬時でオン状態とし、これと同時に、スイッチング素子15にオフパルスを示す制御信号S2を出力してスイッチング素子15を瞬時でオフ状態とする。このとき、得られる診断結果が、負荷R1の出力がオンであり、電流検出回路10の状態がハイレベルであり、電圧検出回路11の状態がハイレベルである場合に、ディジタル出力回路100Aが正常に動作していると判別できる図2中色塗り部分。診断の判別は、コンピュータ等の情報処理装置が行うこともできるし、制御素子13が行うこともできる。以上説明したように、第1の実施の形態によれば、スイッチング素子14がオフ状態のときに、スイッチング素子15をオン状態とすることで、チャンネル出力をローインピーダンス化することができる。このように、ハイインピーダンスの状態を解消することで、従来のハイインピーダンス時に発生するディジタル出力回路100Aと負荷R1とを接続するケーブルが他のケーブル等と容量結合し、その信号の影響を受け、診断機能が誤作動してしまうという問題を解消することができる。その結果、プロセスオートメーション分野における、高信頼性および高稼働率を図ったディジタル出力回路100Aを提供することができる。また、従来のディジタル出力回路では、出力オフ時にオンパルス診断を実行した後、出力がハイインピーダンスになることで、寄生容量等の発生により診断後の出力電圧波形になまりが発生していた。これに対し、本発明のディジタル出力回路100Aによれば、出力がオフのときにローインピーダンスにすることで、即座に出力電圧波形をローレベルに下げることができる。これにより、診断後の出力電圧のなまりを解消することができることから、診断時間をより短縮することができる。さらに、診断時間を短縮できることで、診断による電圧変化が負荷に及ぼす影響を低減することができ、その結果、診断時間をより柔軟に設定することができる。さらに、スイッチング素子14がオン状態で固着して故障した場合、制御素子13のスイッチング制御により、意図的にスイッチング素子15をオン状態に切り替えて短絡状態とし、ディジタル出力回路100Aを破壊することで、出力側への誤出力を防止することができる。<2.第2の実施の形態>第2の実施の形態のディジタル出力回路100Bは、短絡検出用の電流検出回路12を備えている点において上記第1の実施の形態のディジタル出力回路100Aと相違している。なお、その他のディジタル出力回路100Bの構成は、上記第1の実施の形態のディジタル出力回路100Aの構成と同様であるため、共通の構成要素には同一の符号を付し、詳細な説明は省略する。[ディジタル出力回路の構成例]図3は、第2の実施の形態に係るディジタル出力回路100Bの構成の一例を示している。図3に示すように、ディジタル出力回路100Bは、電流検出回路10,12と電圧検出回路11と制御素子13とスイッチング素子14,15とを備えている。電流検出回路12は、負荷R1に並列に配置されると共にスイッチング素子15と直列に接続され、自己のディジタル出力回路100Bで短絡が発生した場合に短絡電流を検出する。本例では、上記異常時の短絡検出に加えて、スイッチング素子14,15を同時にオン状態とさせてディジタル出力回路100Bの内部で短絡状態を模擬し、電流検出回路12で短絡が検出されたか否かを判別することで、電流検出回路12の短絡診断機能の健全性の確認を行う。[ディジタル出力回路の動作例]次に、スイッチング素子14がオフ状態であり、スイッチング素子15がオン状態のときに短絡自己診断を行う場合のディジタル出力回路100Bの動作の一例について説明する。制御素子13は、図2に示したように、スイッチング素子14にオンパルスを示す制御信号S1を出力し、スイッチング素子14を瞬時でオフ状態からオン状態に切り替えてスイッチング素子14,15を同時にオン状態とすることで、ディジタル出力回路100Bの内部で出力短絡状態を模擬する。電流検出回路12は、スイッチング素子14,15で短絡状態が模擬された場合に、この短絡電流を検出してディジタル出力回路100Bの内部で短絡が発生したか否かを判別する。以上説明したように、第2の実施の形態によれば、短絡診断時においてスイッチング素子14,15を同時にオン状態とすることで、ディジタル出力回路100Bの内部で出力短絡状態を模擬することができる。これにより、電流検出回路12が短絡を正常に検出したか否かを判別することで、従来不可能であった、電流検出回路12の短絡診断機能の健全性を確認することができる。<3.第3の実施の形態>第3の実施の形態のディジタル出力回路100Cは、複数のチャンネル出力回路を具備している点において上記第1の実施の形態のディジタル出力回路100Aと相違している。なお、その他のディジタル出力回路100Cの構成は、上記第1の実施の形態のディジタル出力回路100Aの構成と同様であるため、共通の構成要素には同一の符号を付し、詳細な説明は省略する。[ディジタル出力回路の構成例]図4は、本発明の第3の実施の形態にディジタル出力回路100Cの構成の一例を示している。ディジタル出力回路100Cは、チャンネルCH1とチャンネルCH2と制御素子13とを備えている。チャンネルCH1は、上記第1の実施の形態で説明したディジタル出力回路100Aと同様の構成であり、電流検出回路10と電圧検出回路11とスイッチング素子14,15とを備えている。チャンネルCH2は、電流検出回路20と電圧検出回路21とスイッチング素子24,25とを備えている。電流検出回路20は、一端が電源V1と電流検出回路10との間の接続点B1に接続されると共に他端がスイッチング素子24の第1端子に接続され、電源V1とスイッチング素子24との間に流れる電流を検出する。電圧検出回路21は、一端がスイッチング素子24と負荷第2の負荷R2との間の接続点B2に接続されると共に他端が負荷R2と電源V1との間の接続点B3に接続され、負荷R2の両端間の電圧を検出する。スイッチング素子24は、例えば電界効果トランジスタMOSFET等のスイッチング素子から構成され、第1端子が電流検出回路20に接続され、第2端子が制御素子13に接続され、第3端子が接続点B2に接続されている。スイッチング素子24は、制御素子13から供給される制御信号S3に基づいてオン/オフ状態の切り替えを行う。なお、スイッチング素子24は、第3のスイッチング素子の一例を構成している。スイッチング素子25は、負荷R2に並列に配置され、例えば電界効果トランジスタMOSFET等のスイッチング素子から構成されている。スイッチング素子25は、第1端子が接続点B2に接続され、第2端子が制御素子13に接続され、第3端子が負荷R2および電源V1間の接続点B4に接続され、制御素子13から供給される制御信号S4に基づいてオン/オフ状態の切り替えを行う。なお、スイッチング素子25は、第4のスイッチング素子の一例を構成している。[ディジタル出力回路の動作例]次に、ディジタル出力回路100Bの動作の一例について説明する。チャンネルCH1の動作は、上記第1の実施の形態の図1で示したディジタル出力回路100Aの動作と同様であるため、説明を省略する。チャンネルCH2についてもディジタル出力回路100Aの動作と同様であるので以下に簡単に説明する。図5は、スイッチング素子24,25の動作状態に対する、負荷R2の出力、電流検出回路20および電圧検出回路21の状態を示している。例えば、制御素子13は、図5に示すように、スイッチング素子24をオフ状態としてディジタル出力回路100Cの出力をオフとした場合、スイッチング素子25にオンを示す制御信号S4を出力してスイッチング素子25をオン状態とする。このように、本例では、出力オフ時にスイッチング素子25をオン状態とすることで、負荷R2の出力インピーダンスを低くして出力をローインピーダンスに設定している図5中網掛け部分。また、この状態においてディジタル出力回路100Cが正常に動作するか否かの診断を行う場合、図5に示すように、制御素子13は、スイッチング素子24にオンパルスを示す制御信号S3を出力してスイッチング素子24を瞬時でオン状態とし、これと同時に、スイッチング素子25にオフパルスを示す制御信号S4を出力してスイッチング素子25を瞬時でオフ状態とする。このとき、得られる診断結果が、負荷R2の出力がオンであり、電流検出回路20の状態がハイレベルであり、電圧検出回路21の状態がハイレベルである場合に、ディジタル出力回路100Cが正常に動作していると判別できる図5中色塗り部分。診断の判別は、コンピュータ等の情報処理装置により行うこともできるし、制御素子13により行うこともできる。以上説明したように、第3の実施の形態によれば、スイッチング素子24がオフ状態のときに、スイッチング素子25をオン状態とすることで、チャンネル出力をローインピーダンス化することができる。これにより、従来のハイインピーダンス時に発生するチャンネルCH1,CH2間干渉による誤診断を防止することができる。また、上記第1の実施の形態と同様に、診断後の出力波形のなまりを解消することができる。<4.第4の実施の形態>第4の実施の形態のディジタル出力回路100Dは、短絡検出用の電流検出回路12,22を備える点において上記第3の実施の形態のディジタル出力回路100Cと相違している。なお、その他のディジタル出力回路100Dの構成は、上記第3の実施の形態のディジタル出力回路100Cの構成と同様であるため、共通の構成要素には同一の符号を付し、詳細な説明は省略する。[ディジタル出力回路の構成例]図6は、第4の実施の形態に係るディジタル出力回路100Dの構成の一例を示している。図6に示すように、ディジタル出力回路100Dは、電流検出回路10,12と電圧検出回路11とスイッチング素子14,15とを有するチャンネルCH1と、電流検出回路20,22と電圧検出回路21とスイッチング素子24,25とを有するチャンネルCH2と、制御素子13とを備えている。チャンネルCH1の電流検出回路12は、負荷R1に並列に配置されると共にスイッチング素子15と直列に接続され、チャンネルCH1,CH2間で発生した短絡電流を検出する。チャンネルCH2の電流検出回路22は、負荷R2に並列に配置されると共にスイッチング素子25と直列に接続され、チャンネルCH1,CH2間で発生した短絡電流を検出する。[ディジタル出力回路の動作例]次に、短絡診断時におけるディジタル出力回路100Dの動作の一例について説明する。1チャンネルCH1の出力をオンとし、チャンネルCH2の出力をオフローインピーダンスとした場合図7A~図7Cは、チャンネルCH1=オン、チャンネルCH2=オフとした場合の、各チャンネルにおける電流、電圧の状態を示している。チャンネルCH1の出力をオンとし、チャンネルCH2の出力をオフとする通常時の場合、チャンネルCH1では、出力をオンとするために、スイッチング素子14をオンすると共にスイッチング素子15をオフとするので、図7Aに示すように、電流検出回路10の出力はハイレベルとなり、電圧検出回路11の出力はハイレベルとなり、電流検出回路12の出力はローレベルとなる。また、チャンネルCH2では、出力をオフローインピーダンスとするために、スイッチング素子24をオフすると共にスイッチング素子25をオンとするので、図7Aに示すように、電流検出回路20の出力はローレベルとなり、電圧検出回路21の出力はローレベルとなり、電流検出回路22の出力はローレベルとなる。この通常時の状態においてチャンネルCH1をオフパルス診断する場合、スイッチング素子14をオフとし、スイッチング素子15をオンとするので、図7Bに示すように、電流検出回路10の出力はローレベルとなり、電圧検出回路11の出力はローレベルとなり、電流検出回路12の出力はローレベルとなる。チャンネルCH2については、通常時と同様の状態なので、各検出回路の状態は変化しない。通常時の状態において、図6中二点鎖線Stで示すチャンネルCH1、CH2間で短絡が発生した場合、図6Cに示すように、チャンネルCH1では、電流検出回路10の出力がハイレベルとなり、電圧検出回路11の出力がローレベルとなり、電流検出回路12の出力がローレベルとなる。これに対し、チャンネルCH2では、電流検出回路20の出力がローレベルとなり、電圧検出回路21の出力がローレベルとなり、電流検出回路22の出力がハイレベルとなる。ここで、短絡時と通常時と診断結果を比較すると、チャンネルCH2の電流検出回路22で検出される診断値図7A,図7Cの網掛け部分が通常時ではローレベルであるが、短絡時ではハイレベルとなって相違していることが分かる。これは、チャンネルCH1、CH2間で短絡が発生した場合、チャンネルCH1からの回り込み電流が短絡箇所Stおよびスイッチング素子25を経由して電流検出回路22に流れ込み、通常時正常時では検出されない電流が電流検出回路22により検出されるからである。したがって、チャンネルCH2の電流検出回路22がハイレベルとなった場合には、パルス診断を行うことなく、チャンネルCH1,CH2間で短絡による異常が発生したと判別できる。2チャンネルCH1の出力をオンとし、チャンネルCH2の出力もオンとした場合図8A~図8Dは、チャンネルCH1=オン、チャンネルCH2=オンとした場合の、各チャンネルにおける電流、電圧の状態を示している。チャンネルCH1では、出力をオンとするために、スイッチング素子14をオンすると共にスイッチング素子15をオフとするので、図8Aに示すように、電流検出回路10の出力はハイレベルとなり、電圧検出回路11の出力はハイレベルとなり、電流検出回路12の出力はローレベルとなる。チャンネルCH2でも、出力をオンとするために、スイッチング素子24をオンすると共にスイッチング素子25をオフとするので、図8Aに示すように、電流検出回路20の出力はハイレベルとなり、電圧検出回路21の出力はハイレベルとなり、電流検出回路22の出力はローレベルとなる。通常時の状態においてチャンネルCH1をオフパルス診断する場合には、スイッチング素子14をオフとし、スイッチング素子15をオンとするので、図8Bに示すように、電流検出回路10の出力はローレベルとなり、電圧検出回路11の出力はローレベルとなり、電流検出回路12の出力はローレベルとなる。チャンネルCH2は、通常時と同様の状態なので、各検出回路の状態は変化しない。通常時の状態において図6中二点鎖線Stで示すチャンネルCH1、CH2間で短絡が発生した場合、図8Cに示すように、チャンネルCH1では、電流検出回路10の出力がハイレベルとなり、電圧検出回路11の出力がハイレベルとなり、電流検出回路12の出力がローレベルとなる。また、チャンネルCH2では、電流検出回路20の出力がハイレベルとなり、電圧検出回路21の出力がハイレベルとなり、電流検出回路22の出力がローレベルとなる。この短絡状態においてチャンネルCH1をオフパルス診断する場合に、スイッチング素子14をオフとし、スイッチング素子15をオンとすると、チャンネルCH1では、電流検出回路10の出力がローレベルとなり、電圧検出回路11の出力がローレベルとなり、電流検出回路12の出力がハイレベルとなる。チャンネルCH2では、電流検出回路20の出力がハイレベルとなり、電圧検出回路11の出力がローレベルとなり、電流検出回路12の出力がローレベルとなる。ここで、通常時と短絡時との診断結果を比較すると、チャンネルCH1の電流検出回路12で検出される診断値図8B,図8Dの網掛け部分が正常時と短絡時では相違しており、チャンネルCH1の電流検出回路12では、チャンネルCH2からの回り込み電流によりローレベルからハイレベルとなったことが分かる。これは、チャンネルCH1、CH2間で短絡が発生した場合には、チャンネルCH2からの回り込み電流が短絡箇所Stおよびスイッチング素子15を経由して電流検出回路12に流れ込み、通常時正常時では検出されない電流が電流検出回路12により検出されるからである。したがって、診断時にチャンネルCH1の電流検出回路12がハイレベルとなった場合には、チャンネルCH1,CH2間で短絡による異常が発生したと判別できる。3チャンネルCH1の出力をオフローインピーダンスとし、チャンネルCH2の出力もオフローインピーダンスとした場合図9A~図9Dは、チャンネルCH1=オフ、チャンネルCH2=オフとした場合の、各チャンネルにおける電流、電圧の状態を示している。チャンネルCH1では、出力をオフローインピーダンスとするために、スイッチング素子14をオフすると共にスイッチング素子15をオンとするので、図9Aに示すように、電流検出回路10の出力はローレベルとなり、電圧検出回路11の出力はローレベルとなり、電流検出回路12の出力はローレベルとなる。同様に、チャンネルCH2でも、出力をオフローインピーダンスとするために、スイッチング素子24をオフすると共にスイッチング素子25をオンとするので、図9Aに示すように、電流検出回路20の出力はローレベルとなり、電圧検出回路21の出力はローレベルとなり、電流検出回路22の出力はローレベルとなる。この通常時の状態においてチャンネルCH1をオンパルス診断する場合、スイッチング素子14をオンとし、スイッチング素子15をオフとするので、図9Bに示すように、電流検出回路10の出力はハイレベルとなり、電圧検出回路11の出力はハイレベルとなり、電流検出回路12の出力はローレベルとなる。チャンネルCH2は、通常時と同様の状態なので、各検出回路の状態は変化しない。通常時の状態において、図6中二点鎖線Stで示すチャンネルCH1、CH2間で短絡が発生した場合、図9Cに示すように、チャンネルCH1では、電流検出回路10の出力はローレベルとなり、電圧検出回路11の出力はローレベルとなり、電流検出回路12の出力はローレベルとなる。チャンネルCH2でも、電流検出回路20の出力はローレベルとなり、電圧検出回路21の出力はローレベルとなり、電流検出回路22の出力はローレベルとなる。この短絡状態においてチャンネルCH1をオンパルス診断した場合、スイッチング素子14をオンとし、スイッチング素子15をオフとすると、図9Dに示すように、チャンネルCH1では、電流検出回路10の出力はハイレベルとなり、電圧検出回路11の出力はローレベルとなり、電流検出回路12の出力はローレベルとなる。チャンネルCH2では、電流検出回路20の出力はローレベルとなり、電圧検出回路21の出力はローレベルとなり、電流検出回路22の出力はハイレベルとなる。ここで、通常時と短絡時との診断結果を比較すると、チャンネルCH2の電流検出回路22で検出される診断値図9B,図9Dの網掛け部分が通常時正常時と短絡時では相違しおり、チャンネルCH2の電流検出回路22では、チャンネルCH1からの回り込み電流によりローレベルからハイレベルとなったことが分かる。これは、チャンネルCH1、CH2間で短絡が発生した場合には、チャンネルCH1からの回り込み電流が短絡箇所Stおよびスイッチング素子25を経由して電流検出回路22に流れ込み、通常時正常時では検出されない電流が電流検出回路22により検出されるからである。したがって、診断時にチャンネルCH2の電流検出回路22がハイレベルとなった場合には、チャンネルCH1,CH2間で短絡による異常が発生したと判別できる。以上説明したように、第4の実施の形態によれば、チャンネルCH1、CH2間で短絡が発生したときに、チャンネルCH1,CH2間で発生した短絡を検出できると共に、さらに複数のチャンネルが存在する場合には干渉し合っているチャンネルについても判別することができる。なお、本発明の技術範囲は、上述した実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において、上述した実施形態に種々の変更を加えたものを含む。"