BGAパッケージに対して、チップサイズパッケージをそれぞれの端子形成面を向かい合わせて搭載する半導体装置の製造方法であって、BGAパッケージを準備する第1工程と、半導体素子が形成されたウェハのウェハ表面及び該ウェハ表面に形成された銅配線を樹脂で覆い、前記樹脂の表面を研削して前記樹脂から前記銅配線を露出させ、前記樹脂から前記ウェハに至る溝を形成し、前記ウェハのウェハ裏面を研削することによって形成されたチップサイズパッケージを準備する第2工程と、前記BGAパッケージの端子形成面に対して、前記チップサイズパッケージの端子形成面を向かい合わせて前記チップサイズパッケージを搭載する第3工程と、を備えることを特徴とする半導体装置の製造方法。ところで、例えばメモリプロセスとロジックプロセスのように、半導体素子製造のプロセス条件が異なる場合には、これらの異なる複数の機能を一の半導体素子上に形成することは難しい。かかる場合には、各機能の半導体装置を個別に製造しておき、それらをプリント基板上に実装することが行われる。例えば、2つの半導体装置をプリント基板13に実装する場合について説明する。ここで第1の半導体装置810は、半導体素子811及び金線815が設けられたエポキシ基板816の片面を封止樹脂805により封止し、裏面にはんだ等のバンプ803がエリア状に形成されたBGAballgridarray構造と称される半導体装置であり、第2の半導体装置は上述の半導体装置820であり、それぞれ個別に製造されたものである。これら個別に製造された2つの半導体装置810、820の実装を、図14に示したように、プリント基板13の同一平面上で行うと、高密度基板実装を図ることが難しいという問題があった。また、上記問題点を解決するために、図15に示したように、半導体素子1a、1bを積み重ね、金属細線15a、15bを配線14に接続した後に樹脂封止する構成がある。かかる構成によれば、基板実装面積を増加させることなく高密度実装を図ることができる。しかしながら、半導体装置全体の歩留まりの点においては、以下の問題点があった。すなわち、通常、半導体素子はウェハの状態で簡易的な特性チェックがされるが、最終テスト出荷テストは、組立後の半導体装置としてのみ実施がされる。したがって、最終テストの済んでいない2つの半導体素子を搭載して半導体装置を製造すると、半導体装置全体としての歩留まりは2つの半導体素子の歩留まりの積となる。このため高密度実装化に反比例して歩留まりの低下が生じ、コストアップにつながるという課題があった。上述の課題を解決するため、本発明によれば、BGAパッケージに対して、チップサイズパッケージをそれぞれの端子形成面を向かい合わせて搭載する半導体装置の製造方法であって、BGAパッケージを準備する第1工程と、半導体素子が形成されたウェハのウェハ表面及び該ウェハ表面に形成された銅配線を樹脂で覆い、前記樹脂の表面を研削して前記樹脂から前記銅配線を露出させ、前記樹脂から前記ウェハに至る溝を形成し、前記ウェハのウェハ裏面を研削することによって形成されたチップサイズパッケージを準備する第2工程と、前記BGAパッケージの端子形成面に対して、前記チップサイズパッケージの端子形成面を向かい合わせて前記チップサイズパッケージを搭載する第3工程と、を備えることを特徴とする半導体装置の製造方法が提供される。本発明の効果として、半導体装置の製造における歩留まり低下の抑制しながら、高密度実装化を図ることが可能な半導体装置の製造方法の提供が挙げられる。以下に添付図面を参照しながら、本発明にかかる半導体装置及びその製造方法の好適な実施の形態について詳細に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。本実施の形態にかかる半導体装置100を、図1を参照しながら説明する。半導体装置100は、図1Aに示したように、表面にはんだ等のバンプ3が例えば格子状に形成された第1の半導体装置110と、複数の端子2を有し、第1の半導体装置110の表面のバンプ3が形成されていない領域に搭載される第2の半導体装置120とを含んでいる。第1の半導体装置110のバンプ3と第2の半導体装置120の端子2とは、後工程で半導体装置100がプリント基板13に実装される際に、プリント基板13上の配線により、電気的に接続される。第1の半導体装置110及び第2の半導体装置120の製造方法について、図2及び図3を参照しながら説明する。第1の半導体装置110まず、図2を参照しながら、第1の半導体装置110について説明する。まず、図2Aに示したように、エポキシ基板16の表面に半導体素子1a及び配線14を設ける。そして、図2Bに示したように、半導体素子1a上の電極と配線14とを金属細線15aにより接続する。その後、図2Cに示したように、これらエポキシ基板16上の各構成部材を覆うように封止樹脂5で封止する。さらに、エポキシ基板16の裏面にバンプ3を形成する。このエポキシ基板16にはスルーホール17が形成されており、配線4は裏面のバンプ3と電気的に導通している。バンプ3の高さは、後工程で第1の半導体装置110に搭載する第2の半導体装置120の高さと実質的に同じか、わずかに高い寸法となっている。また、バンプ3は、後工程で半導体装置100がプリント基板13に実装される際の熱処理により溶融する。第2の半導体装置120次いで、図3を参照しながら、第2の半導体装置120の製造方法について説明する。まず、図3Aに示したように、半導体素子1b上に電気メッキ等により、高さ約50μmのCuの配線2を形成する。次いで、図3Bに示したように、配線2を完全に覆う厚みで半導体素子1bの表面全体を封止樹脂5bにより封止する。樹脂封止方法はトランスファーモールド法、ポッティング法、印刷法等が用いられる。次いで、図3Cに示したように、表面全体を研削して配線2を表面に露出させる。次いで、図3Dに示したように、後工程で切断し分割する部分に所定の深さで溝9を形成する。溝9の深さは最終的に個々の半導体装置とした場合の半導体素子1bの厚みに基づいて決定する。半導体素子1bの厚みを100μmとする場合、溝は約20μm深く形成し約120μmとする。そして、樹脂部5bの厚みも加えて合計で170μmの深さとなる。次いで、裏面研削工程を行う。まず、図3Eに示したように、溝9が形成された半導体素子1bの樹脂形成面に研削テープ20を貼付する。この研削テープ20は紫外線を照射することによって、粘着力が落ち、簡単に剥がせるものである。次いで、研削テープ20を貼付した面を研削ステージ図示しないに吸着により固定する。裏面の研削は、図3Fに示したように、上述の溝9の底部に達するまで行う。こうして研削テープ12上に個々に分割された半導体装置第2の半導体装置120が並ぶ状態となる。次いで、図3Gに示したように、研削した面にマウントテープ21が貼付される。そして、研削テープ20は紫外線が照射されて除去される。この第2の半導体装置120がマウントテープ21に並べられた状態で、第1の半導体装置110へと搭載される。第2の半導体装置120の第1の半導体装置120への搭載は、第1の半導体装置110のバンプ3が形成されていない領域に第2の半導体装置120を接着剤115を用いて搭載する。この接着剤115は、第1の半導体装置110に供給しておくこともできるが、マウントテープ21に接着剤115を設けることも可能である。以上の工程により、第1の実施の形態にかかる半導体装置100が製造される。半導体装置100は、後工程により、図1Bに示したように、プリント基板13に実装される。このとき、第2の半導体装置120の端子2は、プリント基板13にはんだ18により電気的に接続される。ここで、はんだ18は、あらかじめプリント基板13に塗布されているはんだペーストであり、このはんだペーストは、バンプ3及び端子2に対応してそれぞれ形成されている。以上のように半導体装置100によれば、第2の半導体装置120は、第1の半導体装置110の表面のバンプ3が形成されていない領域に搭載される。そして、第1の半導体装置110及び第2の半導体装置120がそれぞれ最終テスト済みであるため、歩留まりの低下を抑えつつ、高密度実装化を図ることが可能である。なお、本実施の形態においては、第1の半導体装置110にBGA構造の半導体装置を採用した場合の一例につき説明したが、本発明はこれに限定されない。例えば図4Aに示したように、第1の半導体装置として、第2の半導体装置120と同様のチップサイズパッケージの第1の半導体装置110 ́を採用し、半導体装置100 ́を構成することも可能である。この第1の半導体装置110 ́は、図4Bに示したように、上記第1の半導体装置110と同様、第2の半導体装置120を搭載する領域には、電極2及びバンプ3が形成されていない。なお、以下の実施の形態においても同様である。本実施の形態にかかる半導体装置200は、上記半導体装置100を改良したものであり、第2の半導体装置220の端子が形成されていない面が第1の半導体装置210の表面と接着剤212により接合されることにより、第1の半導体装置210に搭載される点で上記半導体装置100と共通する。以下に、半導体装置200の改良点につき、図5を参照しながら説明する。なお、略同一の構成要素については同一符号を付すことで詳細な説明を省略する。半導体装置200においては、第1の半導体装置210のバンプ3が形成されていない所定の領域に、第2の半導体装置220の大きさに合わせて浅く平滑に削った凹部座繰り部215が形成されている。そして、第2の半導体装置220はこの座繰り部215に搭載される。半導体装置200は、後工程により、図5Bに示したように、プリント基板13に実装される。このとき、座繰り部215を形成したことにより第2の半導体装置220とプリント基板13との間に広い空間をとることができるので、図5Bに示したように、素子間の接続の信頼性を向上させるためのはんだ等のバンプ3bを形成することができる。以上のように、半導体装置200によれば、第2の半導体装置220を搭載する領域に厚み方向の広い空間を取ることができるので、第2の半導体装置220が多少厚みのあるものであっても搭載することができる。また、この空間にはんだ等のバンプ3bを形成することにより、素子間の接続の信頼性を向上させることが可能である。本実施の形態にかかる半導体装置300は、上記半導体装置100を改良したものであり、第2の半導体装置320の端子が形成されていない面が第1の半導体装置310の表面と接着剤により接合されることにより、第1の半導体装置310に搭載される点で上記半導体装置100と共通する。以下に、半導体装置300の改良点につき、図6を参照しながら説明する。なお、略同一の構成要素については同一符号を付すことで詳細な説明を省略する。半導体装置300は、図6Aに示したように、第2の半導体装置320の裏面と、第1の半導体装置310とを接合する接着剤に、所定の温度以上で接着性を失う低分子接着剤315を用いたことを特徴としている。ここで所定の温度とは、半導体装置300をプリント基板13に実装する際のリフロー等の熱処理時の温度であり、例えば200°C以上で接着性を失う低分子接着剤を用いることができる。半導体装置300は、後工程により、図6Bに示したように、プリント基板13に実装される。このとき、低分子接着剤315は接着力を失い、第1の半導体装置310と第2の半導体装置320とは分離される。以上のように半導体装置300によれば、半導体装置300をプリント基板13に実装する際に、第1の半導体装置310と第2の半導体装置320とを分離して、個別に位置合わせすることができる。かかるセルフアライメント効果により、正確な位置に実装することが可能である。本実施の形態にかかる半導体装置400を、図7を参照しながら説明する。なお、第1の実施の形態にかかる半導体装置100と略同一の構成要素については同一符号を付すことで詳細な説明を省略する。上記半導体装置100では、第2の半導体装置120の端子が形成されていない面が第1の半導体装置110の表面と接着剤115により接合されることにより、第1の半導体装置110に搭載されていた。本実施の形態にかかる半導体装置400では、図7Aに示したように、第2の半導体装置420の端子2が第1の半導体装置410の表面とはんだ415により接合されることにより、第1の半導体装置410に搭載されることを特徴としている。第1の半導体装置410のバンプ3が形成されたエポキシ基板16の裏面には、バンプ3と第2の半導体装置420の端子2とを電気的に導通させるための配線パターンが形成されている。上記構成によれば、エポキシ基板16の裏面で第1の半導体装置410と第2の半導体装置420とは電気的に接続される。以上のように半導体装置400によれば、図7Bに示したように、後工程でプリント基板13に実装する際に、装置全体の端子が増えていないため、容易に実装することが可能である。なお、本実施の形態においては、第1の半導体装置410にBGA構造の半導体装置を採用した場合の一例につき説明したが、本発明はこれに限定されない。例えば図8Aに示したように、第1の半導体装置として、第2の半導体装置420と同様のチップサイズパッケージの第1の半導体装置410 ́を採用し、半導体装置400 ́を構成することも可能である。この第1の半導体装置410 ́は、図8Bに示したように、上記第1の半導体装置410と同様、第2の半導体装置420を搭載する領域には、バンプ3が形成されておらず、端子2が露出している。そして、この第1の半導体装置410 ́の端子2と、第2の半導体装置420の端子2とが、はんだ415により電気的に接続される。なお、以下の実施の形態においても同様である。本実施の形態にかかる半導体装置500は、上記半導体装置400を改良したものであり、第2の半導体装置520の端子が第1の半導体装置510の表面とはんだ514により接合されることにより、第1の半導体装置510に搭載される点で上記半導体装置400と共通する。以下に、半導体装置500の改良点につき、図9を参照しながら説明する。なお、略同一の構成要素については同一符号を付すことで詳細な説明を省略する。半導体装置500は、図9Aに示したように、第2の半導体装置510の裏面に、熱伝導性の高い接着部材515が貼付されることを特徴としている。この接着部材515は、図示した例では、所定厚みのシート状をしている。半導体装置500は、後工程により、図9Bに示したように、プリント基板13に実装される。このとき、第2の半導体装置520は、接着部材515の接着力によりプリント基板13に安定して固定される。以上のように半導体装置500によれば、第2の半導体装置520は、熱伝導性の高い接着部材617を介してプリント基板13に接続されているため、第2の半導体装置520の放熱性を向上させることが可能である。本実施の形態にかかる半導体装置600は、上記半導体装置400を改良したものであり、第2の半導体装置620の端子が第1の半導体装置610の表面とはんだにより接合されることにより、第1の半導体装置610に搭載される点で上記半導体装置400と共通する。以下に、半導体装置600の改良点につき、図10を参照しながら説明する。なお、略同一の構成要素については同一符号を付すことで詳細な説明を省略する。半導体装置600は、第2の半導体装置620の端子面と、第1の半導体装置610とを接合するはんだに、高融点はんだ615を用いたことを特徴としている。ここで高融点とは、後工程で半導体装置600をプリント基板13に実装する際の温度より高い融点であり、例えば200°C以上の融点を持つ高融点はんだ615を用いることができる。以上説明したように半導体装置600によれば、プリント基板13への実装時のリフロー等の熱処理を行っても、第2の半導体装置620は、第1の半導体装置610に高融点はんだで接合されているため、安定した基板実装が可能である。本実施の形態にかかる半導体装置700を、図11を参照しながら説明する。なお、第1の実施の形態にかかる半導体装置100と略同一の構成要素については同一符号を付すことで詳細な説明を省略する。上記半導体装置100では、第2の半導体装置120は、その裏面が第1の半導体装置110の表面と接着剤115により接合されることにより、第1の半導体装置110に搭載されていた。本実施の形態にかかる半導体装置700では、図11に示したように、第2の半導体装置720は、その裏面が第1の半導体装置710の表面と封止樹脂715により接合されることにより、第1の半導体装置710に搭載されることを特徴としている。第1の半導体装置710は、所定のパターン加工が施され、必要に応じて放熱板702が設けられたエポキシ基板16に、半導体素子1aを接着剤により固着する。そして、半導体素子1a上の電極と、エポキシ基板16とを金属細線15aで接続する。エポキシ基板16はその表面で電気的に導通され、第1の半導体装置710の裏面に形成されたバンプ3と電気的に接続されている。第2の半導体装置720は、上記第1の半導体装置710の封止樹脂715の直後の封止樹脂715が凝固しないうちに、この封止樹脂715に接するように載置される。封止樹脂715が凝固すると、第1の半導体装置710と第2の半導体装置720とは、一体となって固着される。以上のように半導体装置700によれば、第2の半導体装置は、第1の半導体装置の樹脂封止部に直接接着されており、接着剤などの別の固着材は不要であるため、工程の簡略化、コスト低減が可能である。以上、添付図面を参照しながら本発明にかかる半導体装置及びその製造方法の好適な実施形態について説明したが、本発明はかかる例に限定されない。当業者であれば、特許請求の範囲に記載された技術的思想の範疇内において各種の変更例または修正例に想到し得ることは明らかであり、それらについても当然に本発明の技術的範囲に属するものと了解される。