フォトダイオードと、第1のトランジスタと、第2のトランジスタと、を有し、前記フォトダイオードは、光の強度に応じた電気信号を生成する機能を有し、前記第1のトランジスタは、ゲートに電荷を蓄積する機能と、蓄積された電荷を出力信号に変換する機能と、を有し、前記第2のトランジスタは、前記フォトダイオードから生成された電気信号を前記第1のトランジスタのゲートに転送する機能と、前記第1のトランジスタのゲートに蓄積された電荷を保持する機能と、を有し、前記第1のトランジスタは、バックゲートを有し、前記第2のトランジスタは、酸化物半導体層により形成されたチャネル形成領域を有することを特徴とする半導体装置。フォトダイオードと、第1のトランジスタと、第2のトランジスタと、第3のトランジスタと、を有し、前記フォトダイオードは、光の強度に応じた電気信号を生成する機能を有し、前記第1のトランジスタは、ゲートに電荷を蓄積する機能と、蓄積された電荷を出力信号に変換する機能と、を有し、前記第2のトランジスタは、前記フォトダイオードから生成された電気信号を前記第1のトランジスタのゲートに転送する機能と、前記第1のトランジスタのゲートに蓄積された電荷を保持する機能と、を有し、前記第3のトランジスタは、前記出力信号の読み出しを制御する機能を有し、前記第1のトランジスタは、バックゲートを有し、前記第2のトランジスタは、酸化物半導体層により形成されたチャネル形成領域を有することを特徴とする半導体装置。請求項1又は請求項2において、前記出力信号の読み出しは、前記第1のトランジスタのゲートに蓄積された電荷を保持した状態で、前記第1のトランジスタのバックゲートの電位を変更しながら複数回行われることを特徴とする半導体装置。第1のトランジスタと、第2のトランジスタと、を有するフォトセンサを有し、前記フォトセンサはリセット動作、前記第1のトランジスタのゲートに電荷を蓄積する累積動作、および読み出し動作を行う機能を有し、前記累積動作は、前記第2のトランジスタにより制御され、前記第1のトランジスタは、バックゲートを有し、1回の撮像を行う期間において、前記バックゲートの電位を変更しながら前記読み出し動作が複数回行われ、前記第2のトランジスタは、酸化物半導体層により形成されたチャネル形成領域を有することを特徴とする半導体装置。請求項4において、前記フォトセンサを複数有し、前記複数のフォトセンサは、前記リセット動作を共通して行い、前記累積動作を共通して行い、前記読み出し動作を順次行う機能を有することを特徴とする半導体装置。フォトダイオードから生成された電気信号を第1のトランジスタのゲートに転送し、第2のトランジスタを非導通状態として前記第1のトランジスタのゲートに蓄積された電荷を保持し、前記第1のトランジスタのバックゲートの電位を第1の電位に設定し、前記第1のトランジスタのゲートに蓄積され保持された前記電荷を第1の出力信号に変換し、前記第1の出力信号を読み出し、前記第1のトランジスタのバックゲートの電位を第2の電位に設定し、前記第1のトランジスタのゲートに蓄積され保持された前記電荷を第2の出力信号に変換し、前記第2の出力信号を読み出すことを特徴とする半導体装置の駆動方法。請求項6において、前記第2のトランジスタは、酸化物半導体層により形成されたチャネル形成領域を有することを特徴とする半導体装置の駆動方法。被検出物を撮像し画像を取得するためには、フォトセンサにおいて、光を電気信号に変換する必要がある。また、電気信号は一般にアナログ信号であるため、A/D変換回路によってデジタル信号に変換する必要がある。また、光の強度に応じたA/D変換を行う必要がある。そこで、フォトセンサにおいて光を正確に電気信号に変換することを本発明の一態様の課題の一とする。また、それを実現するための新規な回路構成を有するフォトセンサを提供することを他の課題の一とする。また、当該フォトセンサを有する半導体装置を提供することを他の課題の一とする。また、高分解能で撮像が行えるフォトセンサを提供することを他の課題の一とする。また、当該フォトセンサを有する半導体装置を提供することを他の課題の一とする。また、画像にブレや歪みが生じることなく、高速で移動する被検出物を撮像することができるフォトセンサを有する半導体装置を提供することを他の課題の一とする。また、低消費電力で高解像度の撮像を実現することができるフォトセンサを有する半導体装置を提供することを他の課題の一とする。本発明の一態様は、フォトダイオード、第1のトランジスタ、および第2のトランジスタを有するフォトセンサを有する半導体装置に係るものである。フォトダイオードは光の強度に応じて電気信号を生成する機能を有する。第1のトランジスタはゲートに電荷を蓄積する機能を有する。第2のトランジスタはフォトダイオードから生成された電気信号を第1のトランジスタのゲートに転送する機能を有する。第2のトランジスタは第1のトランジスタのゲートに蓄積された電荷を保持する機能を有する。上記において、第1のトランジスタはバックゲートを有する。第1のトランジスタはバックゲートの電位を変更することでしきい値電圧を変更することができる。上記において、第1のトランジスタはゲートに蓄積された電荷を出力信号に変換する機能を有する。第1のトランジスタのゲートに蓄積された電荷を出力信号に変換し読み出すことにより、光の強度に応じた電気信号を出力することができる。第1のトランジスタのゲートに蓄積された電荷の読み出しは、当該ゲートに蓄積された電荷を保持した状態で、第1のトランジスタのバックゲートの電位を変更しながら複数回行われる。具体的には、第1のトランジスタのバックゲートの電位を第1の電位に設定し、第1のトランジスタのゲートに蓄積された電荷を第1の出力信号に変換し読み出す。次に、第1のトランジスタのバックゲートの電位を第2の電位に設定し、第1のトランジスタのゲートに蓄積された電荷を第2の出力信号に変換し読み出す。読み出しを3回以上行う場合は、上記動作を繰り返し行えばよい。このようにして、第1のトランジスタのバックゲートの電位を変更しながら、第1のトランジスタのゲートに蓄積された電荷の読み出しを複数回行うことができる。これにより、光の強度が高い場合でも、光の強度に応じた電気信号を出力することが可能となる。また、光の強度が低い場合でも、光の強度に応じた電気信号を出力することが可能となる。上記において、少なくとも第2のトランジスタは、チャネル形成領域が酸化物半導体層により形成された構成とすることができる。酸化物半導体を用いたトランジスタは、シリコン等を用いたトランジスタと比べてオフ電流が非常に小さいという電気的特性を有する。したがって、第2のトランジスタのチャネル形成領域に酸化物半導体層を用いることにより、第1のトランジスタのゲートに蓄積された電荷を長時間保持することが可能となる。これにより、第1のトランジスタのゲートに蓄積された電荷の読み出しを複数回行う間において、第1のトランジスタのゲートに蓄積された電荷をほぼ一定に保持することが可能となる。上記において、半導体装置は第3のトランジスタを有する。第3のトランジスタは出力信号の読み出しを制御する機能を有する。上記において、半導体装置は第4のトランジスタを有する。第4のトランジスタは出力信号の読み出しに用いられる信号線の電位を制御する機能を有する。具体的には、信号線の電位を基準電位に設定する機能を有する。本発明の一態様によれば、広範囲の光強度に応じた電気信号を出力することができるフォトセンサを有する半導体装置を提供することができる。すなわち、強い光や弱い光に対しても光を正確に電気信号に変換することが可能となる。これにより、広範囲の光強度に対して高分解能での撮像機能を安価に実現することができるフォトセンサを有する半導体装置を提供することができる。以下に、実施の形態について、図面を用いて詳細に説明する。但し、以下の実施の形態は多くの異なる態様で実施することが可能であり、趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。従って、以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、実施の形態を説明するための全図において、同一部分又は同様な機能を有する部分には同一の符号を付し、その繰り返しの説明は省略する。実施の形態1本実施の形態では、開示する発明の一態様である半導体装置の一例について、図1を参照して説明する。図1は、半導体装置が有するフォトセンサ106の回路構成の一例である。また、フォトセンサ106に電気的に接続しているプリチャージ回路200の構成の一例を示す。フォトセンサ106は、フォトダイオード204、トランジスタ205、トランジスタ206、トランジスタ207を有する。フォトセンサ106において、フォトダイオード204は、一方の電極がフォトダイオードリセット信号線210に、他方の電極がトランジスタ207のソース又はドレインの一方に電気的に接続されている。トランジスタ205は、ソース又はドレインの一方がフォトセンサ基準信号線213に、ソース又はドレインの他方がトランジスタ206のソース又はドレインの一方に電気的に接続されている。トランジスタ206は、ゲートがゲート信号線211に、ソース又はドレインの他方がフォトセンサ出力信号線214に電気的に接続されている。トランジスタ207は、ゲートがゲート信号線209に電気的に接続されている。またトランジスタ207は、ソース又はドレインの他方がゲート信号線215を介してトランジスタ205のゲートに電気的に接続されている。トランジスタ205は、バックゲートを有している。バックゲートはバックゲート信号線218に電気的に接続されている。バックゲート信号線218に与える電位を変更することで、トランジスタ205が有するバックゲートの電位を変更することができる。バックゲートの電位を変更することで、トランジスタ205のしきい値電圧を変更することが可能である。トランジスタ205は、ゲートと、ゲート絶縁層と、チャネル形成領域を含む半導体層と、絶縁膜と、バックゲートとが積層された構造を有する。絶縁膜は、バックゲート側のゲート絶縁層としての機能を有する。ゲートとバックゲートとは、チャネル形成領域を挟むように配置されている。バックゲートは、ゲートと同じように導電膜を用いて形成することができる。ゲート信号線209、フォトダイオードリセット信号線210、ゲート信号線211は、フォトセンサ駆動回路に電気的に接続される。フォトセンサ駆動回路は、特定の行に配置されたフォトセンサ106に対して、後述するリセット動作と累積動作と読み出し動作とを行う機能を有する。フォトセンサ出力信号線214、フォトセンサ基準信号線213、バックゲート信号線218は、フォトセンサ読み出し回路に電気的に接続される。フォトセンサ読み出し回路は、選択された行のフォトセンサ106の出力信号を読み出す機能を有する。なお、フォトセンサ読み出し回路は、アナログ信号であるフォトセンサの出力を、OPアンプを用いてアナログ信号のまま外部に取り出す構成や、A/D変換回路を用いてデジタル信号に変換してから外部に取り出す構成を有することができる。フォトダイオード204には、PN型、PIN型、ショットキー型、またはアバランシェ型のダイオードを用いることができる。PN型またはPIN型のダイオードを用いる場合は、それぞれの導電型P型とN型またはP型とI型とN型を有する半導体を積層した構造を用いることができる。またはそれぞれの導電型を有する半導体を同一平面内に配置した構造を用いることができる。フォトダイオード204を構成する半導体には、非晶質半導体、微結晶半導体、多結晶半導体、又は単結晶半導体などを用いることができる。フォトダイオードは光の強度に応じて電気信号を生成する機能を有する。フォトダイオードに照射される光は被検出物で反射される光または被検出物から発せられる光である。被検出物で反射される光の光源として、半導体装置が有する照明装置または外光を用いることができる。トランジスタ207は、フォトセンサの累積動作を制御する機能を有する。すなわち、トランジスタ207は、導通状態において、フォトダイオード204で生成された電気信号をトランジスタ205のゲートに転送する機能を有する。そのため、トランジスタ207は、移動度の高いトランジスタを用いることが望ましい。また、トランジスタ207は、非導通状態において、トランジスタ205のゲートに蓄積累積された電荷を保持する機能を有する。そのため、オフ電流が極めて小さいトランジスタを用いることが望ましい。したがって、トランジスタ207のチャネル形成領域を構成する半導体には、オフ電流が非常に小さくかつ比較的移動度が高い、酸化物半導体を用いることが望ましい。酸化物半導体を用いたトランジスタは、シリコン等を用いたトランジスタと比べてオフ電流が非常に小さいという電気的特性を有する。また、酸化物半導体を用いたトランジスタは、非晶質シリコンを用いたトランジスタに比べて移動度が高いという電気的特性を有する。トランジスタ205は、ゲートに電荷を蓄積累積する機能を有する。このゲートに蓄積された電荷を出力信号に変換し、フォトセンサ出力信号線214から読み出すことにより、フォトダイオード204が生成する電気信号を出力信号として読み出すことができる。トランジスタ205のゲートに蓄積された電荷の読み出しは、トランジスタ205のゲートに蓄積された電荷を保持した状態で、トランジスタ205のバックゲートの電位を変更しながら複数回行われる。これにより、広範囲の光強度に応じた電気信号を出力することができるフォトセンサ106を提供することができる。すなわち、強い光や弱い光に対しても光を正確に電気信号に変換することが可能となる。上記読み出しを高速で行うため、トランジスタ205は移動度の高いトランジスタを用いることが望ましい。トランジスタ206は、フォトセンサ106の出力信号の読み出しを制御する機能を有する。具体的には、フォトセンサ出力信号線214にフォトセンサ106の出力信号を転送する機能を有する。出力信号の転送を高速で行う、すなわちフォトセンサ106の読み出しを高速で行うため、トランジスタ206は移動度の高いトランジスタを用いることが望ましい。一方で、他の画素の読み出し期間中は、フォトセンサ出力信号線214に不必要な電位を出力することを防ぐ必要がある。そのため、トランジスタ205およびトランジスタ206のいずれか一方または両方はオフ電流が小さいトランジスタを用いることが望ましい。したがって、読み出しを高速で行うことが優先される場合においては、トランジスタ205およびトランジスタ206のチャネル形成領域を構成する半導体には、単結晶半導体又は多結晶半導体などを用いることが望ましい。また、結晶性を向上させることが容易である材料例えば、シリコンを用いることが望ましい。また、不必要な電位の出力を抑えることが優先される場合においては、トランジスタ205およびトランジスタ206のいずれか一方または両方のチャネル形成領域を構成する半導体には、オフ電流が非常に小さくかつ比較的移動度が高い、酸化物半導体を用いることが望ましい。このように、フォトセンサ106に必要とされる特性に応じてトランジスタ205およびトランジスタ206に用いる半導体材料を選択することができる。次に、プリチャージ回路200について説明する。図1に示すプリチャージ回路200は、画素1列分の回路である。画素1列分のプリチャージ回路200は、トランジスタ216、プリチャージ信号線217を有する。トランジスタ216は、ゲートがプリチャージ信号線217に、ソース又はドレインの一方が所定の電位が供給される信号線に、ソース又はドレインの他方がフォトセンサ出力信号線214に電気的に接続されている。なお、プリチャージ回路200の後段に、OPアンプやA/D変換回路を接続することができる。プリチャージ回路200では、画素内におけるフォトセンサの動作に先立ち、フォトセンサ出力信号線214の電位を基準電位に設定する。例えば、プリチャージ信号線217に高電位が与えられるとトランジスタ216が導通状態となり、フォトセンサ出力信号線214を基準電位ここでは高電位とするに設定することができる。なお、フォトセンサ出力信号線214の電位を安定させるために、フォトセンサ出力信号線214に保持容量を設けることも有効である。なお、基準電位は、低電位とする構成も可能である。本実施の形態によれば、広範囲の光強度に対して高分解能での撮像機能を実現できる安価な半導体装置を提供することができる。このようなフォトセンサを有する半導体装置は、例えば、スキャナ、或いはデジタルスチルカメラなどの電子機器に用いることができる。また、タッチパネル機能を備えた表示装置に用いることができる。本実施の形態は、他の実施の形態、実施例と適宜組み合わせて実施することが可能である。実施の形態2本実施の形態では、開示する発明の一態様である半導体装置の一例について、図2~図3を参照して説明する。本実施の形態では、半導体装置が表示装置である例を示す。図2は、表示装置の構成の一例である。表示装置100は、画素回路101、表示素子制御回路102およびフォトセンサ制御回路103を有する。画素回路101は、行列方向にマトリクス状に配置された複数の画素104を有する。各々の画素104は、表示素子105とフォトセンサ106を有する。全ての画素104にフォトセンサ106を設けず、複数の画素ごとに設けてもよい。例えば、2画素に1つのフォトセンサを設ける構成としてもよい。また、画素104の外にフォトセンサを設けてもよい。表示素子制御回路102は、表示素子105を制御する回路であり、信号線ビデオデータ信号線、ソース信号線ともいうを介して表示素子105にビデオデータなどの信号を入力する表示素子駆動回路107と、走査線ゲート信号線ともいうを介して表示素子105に信号を入力する表示素子駆動回路108を有する。フォトセンサ制御回路103は、フォトセンサ106を制御する回路であり、信号線側のフォトセンサ読み出し回路109と、走査線側のフォトセンサ駆動回路110を有する。図3に、画素104の回路構成の一例を示す。また、画素104に電気的に接続しているプリチャージ回路200の構成の一例を示す。プリチャージ回路200は、図2に示すフォトセンサ読み出し回路109の一部を構成するものである。画素104は、表示素子105と、フォトセンサ106とを有する。表示素子105は、トランジスタ201、保持容量202および液晶素子203を有する。表示素子105において、トランジスタ201は、ゲートがゲート信号線208に、ソース又はドレインの一方がビデオデータ信号線212に、ソース又はドレインの他方が保持容量202の一方の電極と液晶素子203の一方の電極に電気的に接続されている。保持容量202の他方の電極と液晶素子203の他方の電極は所定の電位が供給される共通の配線に電気的に接続されている。液晶素子203は、一対の電極と、該一対の電極の間に液晶層を含む素子である。トランジスタ201は、液晶素子203と保持容量202への電荷の注入または排出を制御する機能を有する。例えば、ゲート信号線208に高電位が与えられるとトランジスタ201が導通状態となり、ビデオデータ信号線212の電位が液晶素子203と保持容量202に与えられる。液晶素子203に電圧を印加して液晶素子203を透過する光の明暗階調を作ることで、画像表示が実現される。保持容量202は、液晶素子203に印加される電圧を保持する機能を有する。また、液晶素子203を有する表示装置100は、透過型、反射型または半透過型の構造とすることができる。ビデオデータ信号線212は、図2に示す表示素子駆動回路107に電気的に接続される。表示素子駆動回路107はビデオデータ信号線212を介して表示素子105に信号を供給する回路である。ゲート信号線208は、図2に示す表示素子駆動回路108に電気的に接続される。表示素子駆動回路108はゲート信号線208を介して表示素子105に信号を供給する回路である。例えば、表示素子駆動回路108は、特定の行に配置された画素が有する表示素子を選択する信号を供給する機能を有する。また、表示素子駆動回路107は、選択された行の画素が有する表示素子に任意の電位を与える信号を供給する機能を有する。トランジスタ201のチャネル形成領域を構成する半導体には、非晶質半導体、微結晶半導体、多結晶半導体、酸化物半導体、又は単結晶半導体などを用いることが可能である。特に、酸化物半導体を用い、オフ電流が極めて小さいトランジスタとすることで、表示品質を高めることができる。なお、ここでは、表示素子105が液晶素子を有する場合について説明したが、発光素子などの他の素子を有していてもよい。発光素子は、電流または電圧によって輝度が制御される素子であり、具体的には発光ダイオード、OLEDOrganicLightEmittingDiode等が挙げられる。フォトセンサ106は、フォトダイオード204、トランジスタ205、トランジスタ206、トランジスタ207を有する。フォトセンサ106において、フォトダイオード204は、一方の電極がフォトダイオードリセット信号線210に、他方の電極がトランジスタ207のソース又はドレインの一方に電気的に接続されている。トランジスタ205は、ソース又はドレインの一方がフォトセンサ基準信号線213に、ソース又はドレインの他方がトランジスタ206のソース又はドレインの一方に電気的に接続されている。トランジスタ206は、ゲートがゲート信号線211に、ソース又はドレインの他方がフォトセンサ出力信号線214に電気的に接続されている。トランジスタ207は、ゲートがゲート信号線209に電気的に接続されている。またトランジスタ207は、ソース又はドレインの他方がゲート信号線215を介してトランジスタ205のゲートに電気的に接続されている。トランジスタ205は、バックゲートを有している。バックゲートはバックゲート信号線218に電気的に接続されている。バックゲート信号線218に与える電位を変更することで、トランジスタ205が有するバックゲートの電位を変更することができる。バックゲートの電位を変更することで、トランジスタ205のしきい値電圧を変更することが可能である。トランジスタ205は、ゲートと、ゲート絶縁層と、チャネル形成領域を含む半導体層と、絶縁膜と、バックゲートとが積層された構造を有する。絶縁膜は、バックゲート側のゲート絶縁層としての機能を有する。ゲートとバックゲートとは、チャネル形成領域を挟むように配置されている。バックゲートは、ゲートと同じように導電膜を用いて形成することができる。ゲート信号線209、フォトダイオードリセット信号線210、ゲート信号線211は、図2に示すフォトセンサ駆動回路110に電気的に接続される。フォトセンサ駆動回路110は、特定の行に配置された画素が有するフォトセンサ106に対して、後述するリセット動作と累積動作と読み出し動作とを行う機能を有する。フォトセンサ出力信号線214、フォトセンサ基準信号線213、バックゲート信号線218は、図2に示すフォトセンサ読み出し回路109に電気的に接続される。フォトセンサ読み出し回路109は、選択された行の画素が有するフォトセンサ106の出力信号を読み出す機能を有する。なお、フォトセンサ読み出し回路109は、アナログ信号であるフォトセンサの出力を、OPアンプを用いてアナログ信号のまま外部に取り出す構成や、A/D変換回路を用いてデジタル信号に変換してから外部に取り出す構成を有することができる。フォトダイオード204には、PN型、PIN型、ショットキー型、またはアバランシェ型のダイオードを用いることができる。PN型またはPIN型のダイオードを用いる場合は、それぞれの導電型P型とN型またはP型とI型とN型を有する半導体を積層した構造を用いることができる。またはそれぞれの導電型を有する半導体を同一平面内に配置した構造を用いることができる。フォトダイオード204を構成する半導体には、非晶質半導体、微結晶半導体、多結晶半導体、又は単結晶半導体などを用いることができる。フォトダイオードは光の強度に応じて電気信号を生成する機能を有する。表示装置100において、フォトダイオードに照射される光は被検出物で反射される光または被検出物から発せられる光である。被検出物で反射される光の光源として、表示装置が有する照明装置または外光を用いることができる。また、表示装置が有する表示素子105として発光素子を用いる場合は、被検出物で反射される光の光源として発光素子から発せられる光を利用することも可能である。トランジスタ207は、フォトセンサの累積動作を制御する機能を有する。すなわち、トランジスタ207は、導通状態において、フォトダイオード204で生成された電気信号をトランジスタ205のゲートに転送する機能を有する。そのため、トランジスタ207は、移動度の高いトランジスタを用いることが望ましい。また、トランジスタ207は、非導通状態において、トランジスタ205のゲートに蓄積累積された電荷を保持する機能を有する。そのため、オフ電流が極めて小さいトランジスタを用いることが望ましい。したがって、トランジスタ207のチャネル形成領域を構成する半導体には、オフ電流が非常に小さくかつ比較的移動度が高い、酸化物半導体を用いることが望ましい。酸化物半導体を用いたトランジスタは、シリコン等を用いたトランジスタと比べてオフ電流が非常に小さいという電気的特性を有する。また、酸化物半導体を用いたトランジスタは、非晶質シリコンを用いたトランジスタに比べて移動度が高いという電気的特性を有する。また、実施の形態1で説明したとおり、トランジスタ205およびトランジスタ206に用いる半導体材料は、フォトセンサ106に必要とされる特性に応じて選択することができる。次に、プリチャージ回路200について説明する。図3に示すプリチャージ回路200は、画素1列分の回路である。画素1列分のプリチャージ回路200は、トランジスタ216、プリチャージ信号線217を有する。トランジスタ216は、ゲートがプリチャージ信号線217に、ソース又はドレインの一方が所定の電位が供給される信号線に、ソース又はドレインの他方がフォトセンサ出力信号線214に電気的に接続されている。なお、プリチャージ回路200の後段に、OPアンプやA/D変換回路を接続することができる。プリチャージ回路200では、画素内におけるフォトセンサの動作に先立ち、フォトセンサ出力信号線214の電位を基準電位に設定する。例えば、プリチャージ信号線217に高電位が与えられるとトランジスタ216が導通状態となり、フォトセンサ出力信号線214を基準電位ここでは高電位とするに設定することができる。なお、フォトセンサ出力信号線214の電位を安定させるために、フォトセンサ出力信号線214に保持容量を設けることも有効である。なお、基準電位は、低電位とする構成も可能である。なお、本実施の形態では、フォトセンサを有する表示装置について説明したが、表示機能を有さないフォトセンサを有する半導体装置にも容易に応用できる。すなわち、本実施の形態における表示装置100から、表示に要する回路、具体的には、表示素子制御回路102、表示素子105を取り除いたものを用いて、半導体装置を構成することができる。フォトセンサを有する半導体装置としては、例えば、スキャナ、或いはデジタルスチルカメラなどの電子機器に用いられる撮像装置が挙げられる。本実施の形態によれば、広範囲の光強度に対して高分解能での撮像機能を実現できる安価な表示装置もしくは半導体装置を提供することができる。本実施の形態は、他の実施の形態、実施例と適宜組み合わせて実施することが可能である。実施の形態3本実施の形態は、図1に示した半導体装置の動作の一例、または図2、図3に示した表示装置の動作の一例について、図4を参照して説明する。図4は、図1、または図2、図3に示すフォトセンサ106の読み出し動作に関するタイミングチャートの一例である。図4において、信号301~信号307は、図1または図3におけるフォトダイオードリセット信号線210、ゲート信号線209、ゲート信号線211、ゲート信号線215、フォトセンサ出力信号線214、プリチャージ信号線217、バックゲート信号線218の電位に相当する。なお、フォトセンサ基準信号線213は低電位に設定されているものとする。また、図4に示すタイミングチャートは、リセット動作を行うリセット期間、電荷の累積動作を行う累積期間、読み出し動作を行う読み出し期間を有する。時刻Aから時刻Bまでの期間がリセット期間に相当する。時刻Bから時刻Cまでの期間が累積期間に相当する。時刻Dから時刻Eまでの期間が第1の読み出し期間、時刻Gから時刻Hまでの期間が第2の読み出し期間に相当する。以下では、高電位をH、低電位をLと表す。また以下では、トランジスタのゲートに高電位Hの信号が供給された場合にトランジスタが導通状態となる例を示す。また以下では、トランジスタ205は、バックゲートの電位を高低くすることで、しきい値電圧が低高くなるトランジスタとして説明する。時刻Aにおいて、フォトダイオードリセット信号線210の電位信号301をH、ゲート信号線209の電位信号302をHとするリセット動作開始と、フォトダイオード204、トランジスタ207が導通状態となり、ゲート信号線215の電位信号304がHとなる。すなわちゲート信号線215には高電位Hに対応する電荷が蓄積される。また、プリチャージ信号線217の電位信号306をHとすると、フォトセンサ出力信号線214の電位信号305はHにプリチャージされる。バックゲート信号線218の電位信号307は0Vとし、この時、トランジスタ205のしきい値電圧が0V付近であるとする。時刻Bにおいて、フォトダイオードリセット信号線210の電位信号301をLとし、ゲート信号線209の電位信号302をHのままとするリセット動作終了、累積動作開始と、フォトダイオード204のリーク電流により、ゲート信号線215の電位信号304が低下し始める。フォトダイオード204は、光が照射されるとリーク電流光電流ともいうが増大するので、照射される光具体的には被検出物で反射された光の強度に応じてゲート信号線215の電位信号304は変化する。すなわち、フォトダイオード204で生成された光電流により、ゲート信号線215の電荷量が変化する。これにより、トランジスタ205のゲートに蓄積された電荷量が変化し、トランジスタ205のソースとドレイン間のチャネル抵抗が変化する。このフォトダイオード204で生成された光電流を電気信号とみると、フォトダイオード204で生成された電気信号により、ゲート信号線215の電荷量が変化することになる。時刻Cにおいて、ゲート信号線209の電位信号302をLとする累積動作終了と、トランジスタ207は非導通状態となり、ゲート信号線215の電位信号304は一定となる。すなわち、ゲート信号線215に蓄積累積された電荷量が一定となり、トランジスタ205のゲートに蓄積累積された電荷量が一定となる。当該ゲート信号線215の電位電荷量は、累積動作中にフォトダイオードから生成された光電流の大きさにより決まる。すなわち、当該ゲート信号線215の電位電荷量は、フォトダイオードに照射されていた光の強度に応じて変化する。トランジスタ207は、チャネル形成領域に酸化膜半導体層を用いたオフ電流が極めて低いトランジスタで構成する。そのため、後の読み出し動作を行うまで、上記電荷量を一定に保つことが可能である。このようにトランジスタ207は、トランジスタ205のゲートに電荷を蓄積累積する累積動作を制御する機能を有する。なお、ゲート信号線209の電位信号302をLとする際に、ゲート信号線209とゲート信号線215との間における寄生容量により、ゲート信号線215の電位電荷量が変化する。上記寄生容量による電位電荷量の変化量が大きい場合は、読み出しが正確に行えないことになる。上記寄生容量による電位電荷量の変化量を低減するには、トランジスタ207のゲート-ソースもしくはゲート-ドレイン間容量を低減する、トランジスタ205のゲート容量を増大する、ゲート信号線215に保持容量を設ける、などの対策が有効である。なお、図4では、これらの対策を施し、上記寄生容量による電位電荷量の変化を無視できるとしている。トランジスタ205は、ゲート信号線215の電位信号304に応じて導通状態または非導通状態となる。フォトダイオード204に照射されていた光の強度が低い場合は、ゲート信号線215の電位信号304がHから低下する割合が小さくなる。したがって、トランジスタ205は導通状態となり、ソースとドレイン間のチャネル抵抗も小さくなる。逆に、フォトダイオード204に照射されていた光の強度が高い場合は、ゲート信号線215の電位信号304がHから低下する割合が大きくなる。したがって、トランジスタ205は非導通状態となるか、或いは導通状態であってもソースとドレイン間のチャネル抵抗が大きくなる。ここでは累積動作後時刻Cおけるゲート信号線215の電位信号304はトランジスタ205が導通状態となる値であると仮定する。時刻Dに、ゲート信号線211の電位信号303をHにする第1の読み出し動作開始と、トランジスタ206が導通状態となり、フォトセンサ基準信号線213とフォトセンサ出力信号線214とが、トランジスタ205とトランジスタ206とを介して導通する。フォトセンサ基準信号線213は低電位であるため、フォトセンサ出力信号線214の電位信号305は、低下していく。なお、時刻D以前に、プリチャージ信号線217の電位信号306はLとし、フォトセンサ出力信号線214のプリチャージを終了しておく。ここで、フォトセンサ出力信号線214の電位信号305が低下する速さは、トランジスタ205のソースとドレイン間のチャネル抵抗に依存する。すなわち、累積動作中にフォトダイオード204に照射されている光の強度に応じて変化する。時刻Eにおいて、ゲート信号線211の電位信号303をLにする第1の読み出し動作終了と、トランジスタ206が非導通状態となり、フォトセンサ出力信号線214の電位信号305は、一定値となる。ここで、フォトセンサ出力信号線214の電位は、フォトダイオード204に照射されている光の強度によって決まる。したがって、フォトセンサ出力信号線214の電位を取得することで、累積動作中にフォトダイオード204に照射されていた光の強度を知ることができる。さて、フォトダイオード204に照射されていた光の強度が低い場合、トランジスタ205は導通状態となりソースとドレイン間のチャネル抵抗が小さくなる。そのため、フォトセンサ出力信号線214の電位信号305はHから低下する割合が大きく、フォトセンサ基準信号線213の電位とほとんど変わらない値になる。この場合、これ以下の弱い光と識別できないことになる。したがって、これより弱い光を識別するためには、フォトセンサ基準信号線213の電位とプリチャージ時のフォトセンサ出力信号線214の基準電位との電圧範囲を拡大することでも可能であるが、広電圧範囲に対応したA/D変換回路が必要になり、半導体装置または表示装置の製造コストが増大する。そこで、以下のような駆動方法を用いる。時刻F以前にバックゲート信号線218の電位信号307を負電位とする。この時、トランジスタ205のしきい値電圧は、0Vより高くなる。時刻Fにおいて、プリチャージ信号線217の電位信号306をHとし、フォトセンサ出力信号線214の電位信号305をHにプリチャージする。時刻Gにおいて、ゲート信号線211の電位信号303をHにする第2の読み出し動作開始と、トランジスタ206が導通状態となり、フォトセンサ基準信号線213とフォトセンサ出力信号線214とが、トランジスタ205とトランジスタ206とを介して導通する。すると、フォトセンサ出力信号線214の電位信号305は、低下していく。なお、時刻G以前に、プリチャージ信号線217の電位信号306はLとし、フォトセンサ出力信号線214のプリチャージを終了しておく。ここで、フォトセンサ出力信号線214の電位信号305が低下する速さは、トランジスタ205のソースとドレイン間のチャネル抵抗に依存する。すなわち、累積動作中にフォトダイオード204に照射されている光の強度に応じて変化する。しかし、第1の読み出し動作の際と比べ、トランジスタ205のしきい値電圧が高いため、フォトセンサ出力信号線214の電位信号305が低下する速さは緩やかになる。時刻Hにおいて、ゲート信号線211の電位信号303をLにする第2の読み出し動作終了と、トランジスタ206が非導通状態となり、フォトセンサ出力信号線214の電位信号305は、一定値となる。ここで、フォトセンサ出力信号線214の電位は、フォトダイオード204に照射されている光の強度によって決まる。したがって、フォトセンサ出力信号線214の電位を取得することで、累積動作中にフォトダイオード204に照射されていた光の強度を知ることができる。このようにして、光の強度が低い場合でも、より安価なA/D変換回路を用いて、フォトダイオード204に照射されていた光の強度を識別することが可能となる。上記は、フォトダイオードに照射する光の強度が低いすなわち光が弱い場合について説明したが、同様に、フォトダイオードに照射する光の強度が高いすなわち光が強い場合についても応用することができる。光が強い場合には、フォトセンサ出力信号線214の電位は、プリチャージ時の基準電位と概ね同一になり、識別が困難になる。そこで、第3の読み出し動作として、バックゲート信号線218の電位を正電位とし、トランジスタ205のしきい値電圧を0Vより低くしておく。これにより、フォトセンサ出力信号線214の電位信号305が低下する速さは向上し、フォトセンサ出力信号線214の電位の検出が容易になる。また、フォトダイオードに照射する光が強い場合と、弱い場合と、の両方に対応するため、上記第1の読み出し動作~第3の読み出し動作を繰り返して行うことが有効である。すなわち、第1のトランジスタのバックゲートの電位を第1の電位ここでは0Vに設定し、第1のトランジスタのゲートに蓄積された電荷を第1の出力信号に変換し読み出す。次に、第1のトランジスタのバックゲートの電位を第2の電位ここでは負電位に設定し、第1のトランジスタのゲートに蓄積された電荷を第2の出力信号に変換し読み出す。次に、第1のトランジスタのバックゲートの電位を第3の電位ここでは正電位に設定し、第1のトランジスタのゲートに蓄積された電荷を第3の出力信号に変換し読み出す。また、第2の読み出し動作および第3の読み出し動作の際の、バックゲート信号線218の電位を、より細かい電圧幅で変更し、順次読み出しを行うことで、より広い範囲の光強度に対して、高い分解能で検出を行うことができる。すなわち、上記構成により、強い光や弱い光に対しても光を正確に電気信号に変換することができ、広範囲の光強度に応じた電気信号を出力することができるフォトセンサ106を提供することができる。以上のような駆動方法を実現するためには、累積動作が終了した後も、各フォトセンサにおけるゲート信号線215の電位が一定値を保つ必要がある。したがって、図1または図3で説明したように、トランジスタ207を、酸化物半導体層を用いて形成し、オフ電流が極めて低いトランジスタとする構成が有効である。上記のように、個々のフォトセンサの動作は、リセット動作、累積動作、読み出し動作を繰り返すことで実現される。当該駆動方法を全画素について行うことで、撮像を行うことができる。より具体的には、行ごとにリセット動作、累積動作、読み出し動作を繰り返すことで実現される。本実施の形態によれば、広範囲の光強度に対して高分解能での撮像機能を実現できる安価な半導体装置または表示装置を提供することができる。本実施の形態は、他の実施の形態、実施例と適宜組み合わせて実施することが可能である。実施の形態4本実施の形態では、複数のフォトセンサを有する半導体装置の駆動方法の一例について説明する。まず、図5に示すタイミングチャートのような駆動方法を考える。図5において、信号801、信号802、信号803は、各々第1行、第2行、第3行のフォトセンサにおけるフォトダイオードリセット信号線210に対応する。また、信号804、信号805、信号806は、各々第1行、第2行、第3行のフォトセンサにおけるゲート信号線209に対応する。また、信号807、信号808、信号809は、各々第1行、第2行、第3行のフォトセンサにおけるゲート信号線211に対応する。期間810は、1回の撮像を行う期間である。また、期間811、期間812、期間813は、第2行のフォトセンサが、各々リセット動作、累積動作、読み出し動作を行っている期間である。このように、異なる行のフォトセンサを順に駆動していくことで、撮像が可能になる。ここで、累積動作は、行が異なると時間的にズレることがわかる。すなわち、全ての行のフォトセンサの撮像の同時性が損なわれる。そのため、撮像画像にブレが生じることになる。特に、第1行から第3行の方向に高速に移動する被検出物に対しては、尾を引くように、拡大されたような形状の撮像画像になり、逆方向に移動する被検出物に対しては、縮小されたような形状の撮像画像になるなど、形状が歪みやすい。異なる行のフォトセンサ間で累積動作に時間的なズレを生じさせないためには、異なる行のフォトセンサを駆動する間隔を短くすることが有効である。しかしながら、この場合、フォトセンサの出力信号をOPアンプもしくはA/D変換回路で非常に高速度で取得する必要がある。したがって、消費電力の増大を招く。特に、高解像度の画像を取得する場合には、非常に困難となる。そこで、図6に示すタイミングチャートのような駆動方法を提案する。図6において、信号501、信号502、信号503は、各々第1行、第2行、第3行のフォトセンサにおけるフォトダイオードリセット信号線210に対応する。また、信号504、信号505、信号506は、各々第1行、第2行、第3行のフォトセンサにおけるゲート信号線209に対応する。また、信号507、信号508、信号509は、各々第1行、第2行、第3行のフォトセンサにおけるゲート信号線211に対応する。期間510は、1回の撮像を行う期間である。また、期間511、期間512、期間513は、第2行のフォトセンサが、各々リセット動作他の行でも共通、累積動作他の行でも共通、読み出し動作を行っている期間である。図6において、図5と異なるのは、全行のフォトセンサについて、リセット動作と累積動作とが同時に行われ、累積動作終了後に累積動作とは非同期に、行ごとに順に読み出し動作を行う点である。累積動作を同時に行うことで、全ての行のフォトセンサにおける撮像の同時性が確保され、高速に移動する被検出物に対しても、ブレが少ない画像を容易に得ることができる。累積動作を同時に行うことで、複数のフォトセンサのフォトダイオードリセット信号線210の駆動回路を共通にすることができる。また、複数のフォトセンサのゲート信号線209の駆動回路も共通にすることができる。このように駆動回路を共通にすることは、周辺回路の削減や低消費電力化に有効である。さらに、読み出し動作を行ごとに順次行うことで、フォトセンサの出力信号を取得する際に、OPアンプもしくはA/D変換回路の動作速度を遅くすることが可能である。読み出し動作に要する合計の時間を、累積動作に要する時間より長くすることが好ましい。特に、高解像度の画像を取得する場合には、非常に有効である。上記図5、図6に示すタイミングチャートでは、1回の撮像を行う期間810および510において、読み出し動作を行う期間813および513を複数回有している。図5、図6では期間813および513を2回有しているが、光が強い場合と弱い場合との両方に対応するため、期間810および510において、読み出し動作を行う期間813および513を3回またはそれ以上有することが有効である。複数回の読み出し動作は、図5、図6に示すタイミングチャートのように、まず全ての行において第1の読み出し動作を行ごとに行い、その後、全ての行において第2の読み出し動作を行ごとに行い、この動作を繰り返して第nの読み出し動作nは3以上の整数まで行う。または、まず第1行において第1の読み出し動作~第nの読み出し動作を行い、その後、第2行において第1の読み出し動作~第nの読み出し動作を行い、この動作を繰り返して第m行mは3以上の整数まで行う。なお、図5、図6では、フォトセンサを行ごとに順次駆動する駆動方法のタイミングチャートを示したが、特定の領域における画像を取得するために、特定の行におけるフォトセンサのみを順次駆動する駆動方法も有効である。これにより、OPアンプもしくはA/D変換回路の動作を軽減し、消費電力を低減しながら、必要な画像を取得することができる。以上のような駆動方法を実現するためには、累積動作が終了した後も、各フォトセンサにおけるゲート信号線215の電位を一定に保つ必要がある。したがって、図1または図3で説明したように、トランジスタ207は、酸化物半導体を用いて形成され、オフ電流が極めて小さいことが好ましい。以上のような形態とすることで、高速で移動する被検出物に対してもブレが少なく、高解像度の撮像が実現でき、且つ低消費電力の表示装置又は半導体装置を提供することができる。本実施の形態は、他の実施の形態、実施例と適宜組み合わせて実施することができる。実施の形態5本実施の形態では、図1または図3におけるフォトセンサ106の回路構成の変形例について説明する。図7Aは、図1または図3においてトランジスタ205のゲートに、フォトセンサのリセット動作を制御するためのトランジスタ601を接続した構成を示している。具体的には、トランジスタ601のソース又はドレインの一方がフォトセンサ基準信号線213に電気的に接続され、他方がトランジスタ205のゲートに電気的に接続されている。また、フォトダイオード204の一方の電極は所定の電位例えばグランド電位を供給する配線に電気的に接続されている。トランジスタ601は、非晶質半導体、微結晶半導体、多結晶半導体、酸化物半導体、又は単結晶半導体などを用いることが可能である。特に、リセット動作終了後にトランジスタ205のゲートの電荷がトランジスタ601から放出することを防止するため、酸化物半導体を用い、オフ電流の小さいトランジスタとすることが望ましい。図7Bは、図7Aにおいてトランジスタ205とトランジスタ206との接続関係を逆にした構成を示している。具体的には、トランジスタ205のソース又はドレインの一方がフォトセンサ出力信号線214に電気的に接続され、トランジスタ206のソース又はドレインの一方が、フォトセンサ基準信号線213に電気的に接続されている。図7Cは、図7Aにおいてトランジスタ206を省略した構成を示す。具体的には、トランジスタ205のソース又はドレインの一方がフォトセンサ基準信号線213に電気的に接続され、他方がフォトセンサ出力信号線214に電気的に接続されている。なお、図7A~Cにおいて、トランジスタ601のソース又はドレインの一方は、フォトセンサ基準信号線213とは異なる配線に電気的に接続されていてもよい。図7Dは、図7Cにおいてトランジスタ601のソース又はドレインの一方がフォトセンサ出力信号線214に電気的に接続され、他方がトランジスタ205のゲートに電気的に接続されている。図7A~Dにおいて、トランジスタ207に酸化物半導体を用いることで、オフ電流が低減できるため、トランジスタ205のゲートに蓄積した電荷を一定に保つことが可能となる。図7A~Dにおいて、トランジスタ205にバックゲートを設けることで、広範囲の光強度に対して高分解能での撮像機能を実現できる半導体装置を提供することができる。図7において、フォトセンサの回路構成に応じて、フォトダイオード204の二つの電極の接続先を逆にしてもよい。本実施の形態は、他の実施の形態、実施例と適宜組み合わせて実施することができる。実施の形態6本実施の形態では、開示する発明の一態様である半導体装置が有するトランジスタの一例について説明する。具体的には、図1または図3に示したトランジスタ207、図3に示したトランジスタ201のようにチャネル形成領域が酸化物半導体層により形成されたトランジスタの一例について説明する。<トランジスタ>トランジスタ例えば図1または図3に示すトランジスタ207は、チャネル形成領域が酸化物半導体層によって構成されるトランジスタである。該酸化物半導体層は、トランジスタの電気的特性の変動要因となる水素、水分、水酸基又は水素化物などのドナーとなりうる不純物が徹底的に取り除かれ、可能な限り含まれる不純物の濃度が小さくされ、かつ不純物を排除するステップによって同時に減少してしまう酸化物半導体の主成分材料である酸素が供給されることによって、高純度化され、電気的にI型真性或いは実質的にI型真性化された酸化物半導体層である。なお、当該酸化物半導体層を構成する酸化物半導体は3.0eV以上のバンドギャップを有する。また、高純度化された酸化物半導体中にはキャリアが極めて少なくゼロに近い、キャリア密度は非常に小さい値例えば、1×1012/cm3未満、望ましくは、1×1011/cm3未満をとる。そして、これにより、トランジスタのオフ電流が非常に小さくなる。従って、上記したトランジスタにおいて、チャネル幅wが1μmあたりの室温におけるオフ電流値を1aA/μm1×10-18A/μm以下、さらには100zA/μm1×10-19A/μm未満にすることが可能である。なお、一般に、アモルファスシリコンを用いたトランジスタでは、室温におけるオフ電流値は1×10-13A/μm以上となる。さらに、上記したような、高純度化された酸化物半導体層を用いたトランジスタはホットキャリア劣化もないと考えられる。そのため、トランジスタの電気的特性はホットキャリア劣化の影響を受けない。このように酸化物半導体層に含まれる水素を徹底的に除去することにより高純度化された酸化物半導体層をトランジスタのチャネル形成領域に用いたトランジスタは、オフ電流値を極めて低くすることができる。つまり、トランジスタがオフ状態非導通状態ともいうにおいて、酸化物半導体層を絶縁体とみなして回路設計を行うことができる。一方で、酸化物半導体をトランジスタのチャネル形成領域に用いたトランジスタは、オン状態導通状態ともいうにおいては、アモルファスシリコンを用いたトランジスタよりも高い電流供給能力が見込まれている。また、低温ポリシリコンを用いたトランジスタでは、酸化物半導体を用いたトランジスタと比べて、室温におけるオフ電流値が10000倍程度大きい値であると見積もられている。そのため、酸化物半導体を用いたトランジスタでは、低温ポリシリコンを用いたトランジスタに比べて電荷の保持期間を10000倍程度に引き延ばすことができる。上記のとおり、高純度化された酸化物半導体層をトランジスタのチャネル形成領域に用いたトランジスタは、トランジスタのソース又はドレインのいずれかに蓄積された電荷を長期間保持することが可能となる。したがって、図1または図3に示すトランジスタ207のチャネル形成領域に酸化物半導体層を用いることにより、図1または図3に示すトランジスタ205のゲートに蓄積された電荷を長期間保持することが可能となる。これにより、トランジスタ205のゲートに蓄積された電荷の読み出しを複数回行う間において、トランジスタ205のゲートに蓄積された電荷をほぼ一定に保持することが可能となる。すなわち、トランジスタ207のチャネル形成領域に酸化物半導体層を用いることにより、新規な回路構成を有するフォトセンサを有する半導体装置を提供することができる。また、図3に示すトランジスタ201のチャネル形成領域に酸化物半導体層を用いることにより、画素の画像信号の保持期間を長くすることができる。そのため、画素に設けられる容量素子のサイズを縮小することが可能になる。これにより、当該画素の開口率を向上させることおよび当該画素への画像信号の入力を高速に行うことなどが可能になる。また、静止画を表示する際の画像信号の再書き込みの間隔を長くすることができる。例えば、画像信号の書き込みの間隔を10秒以上、30秒以上、あるいは1分以上とすることができる。書き込みの間隔を長くすることにより、それだけ消費電力を抑えることができる。なお、本明細書では、キャリア濃度が1×1011/cm3未満の半導体を真性あるいはI型、キャリア濃度がそれ以上であるが、1×1012/cm3未満のものを、実質的に真性あるいは実質的にI型という。<トランジスタの作製方法>チャネル形成領域が酸化物半導体層により形成されたトランジスタの作製方法の一例について、図8を参照して説明する。図8A~Dは、チャネル形成領域が酸化物半導体層により形成されたトランジスタの構成および作製工程の一例を示す断面図である。図8Dに示すトランジスタ410は、ボトムゲート型の一つである逆スタガ型構造を有している。また、チャネルエッチ型構造を有している。また、シングルゲート構造を有している。しかし、トランジスタの構造はこれに限定されずトップゲート型構造を有していてもよい。また、チャネルストップ型構造を有していてもよい。また、マルチゲート構造を有していてもよい。以下、図8A~Dを参照して、基板400上にトランジスタ410を作製する工程について説明する。まず、絶縁表面を有する基板400上にゲート電極層411を形成する図8A参照。絶縁表面を有する基板400として使用することができる基板に大きな制限はないが、少なくとも、後の加熱処理に耐えうる程度の耐熱性を有していることが必要となる。例えば、絶縁表面を有する基板400としてガラス基板を用いることができる。また、絶縁表面を有する基板400としてガラス基板又は単結晶基板上に素子が形成された素子基板を用いることができる。素子基板を用いる場合は、その表面に絶縁層を有する構成とすることができる。基板400とゲート電極層411との間には、下地膜となる絶縁膜を設けてもよい。下地膜は、基板400からの不純物元素の拡散を防止する機能があり、窒化シリコン膜、酸化シリコン膜、窒化酸化シリコン膜、又は酸化窒化シリコン膜から選ばれた一又は複数の膜による積層構造により形成することができる。ここでは、プラズマCVD法を用いて窒化シリコン膜を100nmの厚さとなるように形成し、窒化シリコン膜上にプラズマCVD法を用いて酸化窒化シリコン膜SiON膜を150nmの厚さとなるように形成した。なお、下地膜は、できるだけ、水素や水などの不純物を含まないように形成することが好ましい。ゲート電極層411は、基板400上に導電層を形成し、第1のフォトリソグラフィ工程により該導電層を選択的にエッチングすることで形成することができる。ゲート電極層411の材料は、モリブデン、チタン、クロム、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウム等の金属又はこれらを主成分とする合金又はこれらの金属元素を主成分とする窒化物材料を用いて、単層で又は積層して形成することができる。ここでは、スパッタ法を用いてタングステン膜を100nmの厚さとなるように形成し、タングステン膜をエッチングしてゲート電極層411とした。次いで、ゲート電極層411上にゲート絶縁層402を形成する図8A参照。ゲート絶縁層402は、プラズマCVD法又はスパッタ法等を用いて、酸化シリコン層、窒化シリコン層、酸化窒化シリコン層、窒化酸化シリコン層、若しくは酸化アルミニウム層を単層で又は積層して形成することができる。例えば、成膜ガスとして、シランSiH4、酸素および窒素を用いてプラズマCVD法により酸化窒化シリコン層を形成すればよい。また、ゲート絶縁層として酸化ハフニウムHfOx、酸化タンタルTaOx等のHigh-k材料を用いることもできる。ゲート絶縁層402の厚さは、例えば、10nm以上500nm以下とすることができる。ここでは、ゲート電極層411上にマイクロ波例えば、周波数2.45GHzを用いた高密度プラズマCVD法を用いて、酸化窒化シリコン膜を100nmの厚さとなるように形成してゲート絶縁層とした。マイクロ波を用いた高密度プラズマCVD法は、緻密で絶縁耐圧の高い高品質なゲート絶縁層402を形成できる点で好適である。また、酸化物半導体層と高品質なゲート絶縁層402とが密接することにより、界面準位を低減して界面特性を良好なものとすることができる。なお、ゲート絶縁層402は、可能な限り、水素や水などの不純物が含まれないように形成することが好ましい。すなわち、ゲート絶縁層402は、含まれる水素や水などの不純物の濃度が可能な限り小さくなるように形成することが好ましい。次に、ゲート絶縁層402上に酸化物半導体膜430を形成する図8A参照。酸化物半導体膜430は、スパッタ法を用いて形成することができる。酸化物半導体膜430の厚さは、2nm以上200nm以下とすることができる。なお、酸化物半導体膜430をスパッタ法により成膜する前に、アルゴンガスを導入してプラズマを発生させる逆スパッタを行うことが好ましい。逆スパッタを行うことにより、ゲート絶縁層402の表面に付着している粉状物質パーティクル、ゴミともいうを除去することができる。逆スパッタとは、ターゲット側に電圧を印加せずに、基板側にRF電源を用いて電圧を印加してプラズマを形成し、基板表面を改質する方法である。なお、アルゴン雰囲気に代えて窒素、ヘリウム、酸素などを用いてもよい。酸化物半導体膜430は、In-Ga-Zn-O系、In-Sn-O系、In-Sn-Zn-O系、In-Al-Zn-O系、Sn-Ga-Zn-O系、Al-Ga-Zn-O系、Sn-Al-Zn-O系、In-Zn-O系、Sn-Zn-O系、Al-Zn-O系、In-O系、Sn-O系、Zn-O系の材料を用いることができる。また、上記材料にSiO2を含ませても良い。酸化物半導体膜430は、希ガス代表的にはアルゴン雰囲気下、酸素雰囲気下、又は希ガス代表的にはアルゴンおよび酸素の混合雰囲気下においてスパッタ法により形成することができる。ここでは、In、GaおよびZnを含むIn-Ga-Zn-O系の金属酸化物ターゲットを用いて、スパッタ法により酸化物半導体層を30nmの厚さとなるように形成した。なお、スパッタガスはAr/O2とし、基板温度は200°Cとした。なお、酸化物半導体膜430は、可能な限り、水素や水などの不純物が含まれないように形成することが好ましい。すなわち、酸化物半導体膜430は、含まれる水素や水などの不純物の濃度が可能な限り小さくなるように形成することが好ましい。次に、酸化物半導体膜430を第2のフォトリソグラフィ工程により選択的にエッチングして島状の酸化物半導体層431を形成する図8B参照。酸化物半導体膜430のエッチングは、ウェットエッチングを用いて行うことができる。しかしこれに限定されずドライエッチングを用いてもよい。次いで、酸化物半導体層431に対して第1の熱処理を行う。この第1の熱処理によって酸化物半導体層431中の過剰な水や水素などを除去することができる。第1の熱処理の温度は、350°C以上基板の歪み点未満、好ましくは400°C以上基板の歪み点未満とすることができる。第1の熱処理の温度を350°C以上とすることにより酸化物半導体層の脱水化または脱水素化が行え、膜中の水素濃度を低減することができる。また第1の熱処理の温度を450°C以上とすることにより、膜中の水素濃度をさらに低減することができる。また第1の熱処理の温度を550°C以上とすることにより、膜中の水素濃度をさらに低減することができる。第1の熱処理を行う雰囲気としては、窒素、または希ガスヘリウム、ネオン、アルゴン等を主成分とする不活性気体であって、水、水素などが含まれない気体を用いるのが望ましい。例えば、熱処理装置に導入する気体の純度を6N99.9999以上、好ましくは7N99.99999以上とすることができる。これにより、第1の熱処理の間、酸化物半導体層431は、大気に触れることなく、水や水素の再混入が行われないようにすることができる。なお、熱処理装置は電気炉に限られず、抵抗発熱体などの発熱体からの熱伝導または熱輻射によって、被処理物を加熱する装置を備えていてもよい。例えば、GRTAGasRapidThermalAnneal装置、LRTALampRapidThermalAnneal装置等のRTARapidThermalAnneal装置を用いることができる。LRTA装置は、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのランプから発する光電磁波の輻射により、被処理物を加熱する装置である。GRTA装置は、高温のガスを用いて熱処理を行う装置である。気体には、アルゴンなどの希ガスまたは窒素のような、加熱処理によって被処理物と反応しない不活性気体が用いられる。本実施の形態では、第1の熱処理として、GRTA装置を用い、窒素雰囲気で650°C、6分の熱処理を行った。また、酸化物半導体層の第1の熱処理は、島状の酸化物半導体層に加工する前の酸化物半導体膜430に対して行うこともできる。その場合には、第1の熱処理後に第2のフォトリソグラフィ工程を行う。その後、ゲート絶縁層402および酸化物半導体層431を覆うように導電層を形成し、第3のフォトリソグラフィ工程により該導電層をエッチングすることで、ソース電極層およびドレイン電極層415a、415bを形成する図8C参照。導電層の材料は、アルミニウム、クロム、銅、タンタル、チタン、モリブデン、タングステンから選ばれた金属や、上記金属元素を成分とする窒化物や、上記金属を成分とする合金等を用いることができる。マンガン、マグネシウム、ジルコニウム、ベリリウム、イットリウムから選ばれた材料を用いてもよい。また、アルミニウムに、チタン、タンタル、タングステン、モリブデン、クロム、ネオジム、スカンジウムから選ばれた金属を単数または複数種類含有させた材料を用いてもよい。また、導電層は、酸化物導電膜を用いて形成してもよい。酸化物導電膜としては、酸化インジウムIn2O3、酸化スズSnO2、酸化亜鉛ZnO、酸化インジウムと酸化スズ混合酸化物In2O3―SnO2、ITOと略記する場合がある、酸化インジウム酸化亜鉛の混合酸化物In2O3―ZnO、または、これらの酸化物導電材料にシリコン若しくは酸化シリコンを含有させたものを用いることができる。この場合には、酸化物導電膜の材料は、酸化物半導体層431に用いる材料と比較して、導電率が高いまたは抵抗率が低い材料を用いることが好ましい。酸化物導電膜の導電率は、キャリア濃度を増やすことで高くすることができる。酸化物導電膜のキャリア濃度は、水素濃度を増やすことや、酸素欠損を増やすことにより増やすことができる。ソース電極層およびドレイン電極層415a、415bは、単層構造としてもよいし、2層以上の積層構造としてもよい。本実施の形態では、酸化物半導体層431上に第1のチタン層を100nm、アルミニウム層を400nm、第2のチタン層を100nmの厚さとなるようにこの順で形成した。そして、第1のチタン層、アルミニウム層および第2のチタン層からなる積層膜をエッチングして、ソース電極層およびドレイン電極層415a、415bを形成した図8C参照。上記酸化物半導体層の第1の熱処理は、ソース電極層およびドレイン電極層を形成した後に行っても良い。ソース電極層およびドレイン電極層形成後に第1の熱処理を行う場合は、この熱処理に耐える耐熱性を有する導電層を選択する。なお、導電層のエッチングの際に、酸化物半導体層431は除去されないようにそれぞれの材料およびエッチング条件を適宜調節する。なお、第3のフォトリソグラフィ工程では、酸化物半導体層431は一部がエッチングされ、溝部凹部を有する酸化物半導体層となることもある。次に、亜酸化窒素N2O、窒素N2、またはアルゴンArなどのガスを用いたプラズマ処理を行う。このプラズマ処理によって露出している酸化物半導体層の表面に付着した吸着水などを除去する。また、酸素とアルゴンの混合ガスを用いてプラズマ処理を行ってもよい。プラズマ処理を行った後、酸化物半導体層を大気に触れさせることなく、酸化物半導体層の一部に接する保護絶縁膜となる酸化物絶縁層416を形成する図8D参照。酸化物絶縁層416は、スパッタ法など水素や水などの不純物が含まれない方法により形成することができる。酸化物絶縁層416の厚さは、少なくとも1nm以上とすることができる。酸化物絶縁層416に水素が含まれると、水素の酸化物半導体層431への侵入が生じ、酸化物半導体層431のバックチャネルが低抵抗化N型化してしまい、寄生チャネルが形成されるおそれがある。よって、酸化物絶縁層416はできるだけ水素を含まない膜になるように、成膜方法に水素を用いないことが重要である。酸化物絶縁層416の成膜時の基板温度は、室温以上300°C以下とすればよい。また、成膜雰囲気は、希ガス代表的にはアルゴン雰囲気、酸素雰囲気、または希ガス代表的にはアルゴンおよび酸素雰囲気とすることができる。本実施の形態では、酸化物絶縁層416の形成前に200°Cの温度で基板を加熱し、ソース電極層およびドレイン電極層415a、415bを覆うように、酸化物絶縁層416として酸化シリコン膜を300nmの厚さとなるように形成した。酸化シリコン膜は、シリコンターゲットを用い、酸素をスパッタガスとして用いたスパッタ法により形成した。次に、不活性ガス雰囲気下、または酸素ガス雰囲気下で第2の熱処理好ましくは200°C以上400°C以下、例えば250°C以上350°C以下を行う。例えば、窒素雰囲気下で250°C、1時間の第2の熱処理を行う。第2の熱処理を行うと、酸化物半導体層の一部チャネル形成領域が酸化物絶縁層416と接した状態で加熱される。第2の熱処理により、酸化物半導体層の一部チャネル形成領域に酸素が供給される。これにより、ゲート電極層411と重なるチャネル形成領域413をI型に近づけることができる。以上の工程でトランジスタ410が形成される。酸化物絶縁層416上にさらに保護絶縁層403を形成してもよい図8D参照。例えば、RFスパッタ法を用いて窒化シリコン膜を形成することができる。RFスパッタ法は、量産性がよいため、保護絶縁層の成膜方法として好ましい。保護絶縁層は、水分や、水素イオンや、OH-などの不純物を含まず、これらが外部から侵入することをブロックする無機絶縁膜を用いることが好ましい。さらに大気中、100°C以上200°C以下、1時間以上30時間以下での熱処理を行ってもよい。この加熱処理は一定の加熱温度を保持して加熱してもよいし、室温から、100°C以上200°C以下の所定の温度への昇温と、所定の温度から室温までの降温を複数回くりかえして行ってもよい。また、この熱処理を、酸化物絶縁膜の形成前に、減圧下で行ってもよい。減圧下で熱処理を行うことにより加熱時間を短縮することができる。この熱処理によって、酸化物半導体層431から酸化物絶縁層416中に水素をとりこむことができる。すなわち、さらに酸化物半導体層から水素を除去することができる。このようにして得られるトランジスタ410に対し、例えば85°C、2×106V/cm、12時間という条件のゲートバイアス熱ストレス試験BT試験を行ってもトランジスタの電気的特性にほとんど変化はみられず、安定な電気的特性が得ることができる。本実施の形態に示す酸化物半導体を用いたトランジスタは、シリコン等を用いたトランジスタと比べてオフ電流が非常に小さいという電気的特性を有する。したがって、図1または図3に示すトランジスタ207として本実施の形態に示すトランジスタを用いることにより、図1または図3に示すトランジスタ205のゲートに蓄積された電荷を長期間保持することが可能となる。これにより、トランジスタ205のゲートに蓄積された電荷の読み出しを複数回行う間において、トランジスタ205のゲートに蓄積された電荷をほぼ一定に保持することが可能となる。すなわち、トランジスタ207のチャネル形成領域に酸化物半導体層を用いることにより、新規な回路構成を有するフォトセンサを有する半導体装置を提供することができる。また、図3に示すトランジスタ201として本実施の形態に示すトランジスタを用いることにより、画素の画像信号の保持期間を長くすることができる。そのため、画素に設けられる容量素子のサイズを縮小することが可能になる。これにより、当該画素の開口率を向上させることおよび当該画素への画像信号の入力を高速に行うことなどが可能になる。また、静止画を表示する際の画像信号の再書き込みの間隔を長くすることができる。例えば、画像信号の書き込みの間隔を10秒以上、30秒以上、あるいは1分以上10分未満とすることができる。書き込みの間隔を長くすることにより、それだけ消費電力を抑えることができる。また、図1または図3に示すトランジスタ206として本実施の形態に示すトランジスタを用いることにより、他の画素の読み出し期間中に図3に示すフォトセンサ出力信号線214に不必要な電位が出力されることを防ぐことができる。また、図1または図3に示すトランジスタ205として本実施の形態に示すトランジスタにバックゲートを追加した構造を有するトランジスタを用いることができる。これにより、他の画素の読み出し期間中にフォトセンサ出力信号線214に不必要な電位が出力されることを防ぐことができる。バックゲートを設けたトランジスタの断面図の一例を図9に示す。図9に示すトランジスタ420は、図8Dに示すトランジスタ410にバックゲート441を追加した構造を有する。すなわち、図9に示すトランジスタ420は、絶縁表面を有する基板400上にゲート電極層411、ゲート絶縁層402、チャネル形成領域413を有する酸化物半導体層431、ソース電極層およびドレイン電極層415a、415b、酸化物絶縁層416、バックゲート441、保護絶縁層403を有する。バックゲート441は、ゲート電極層411に用いることができる材料と同様の材料を用いて形成することができる。バックゲート441とチャネル形成領域の間に設けられている酸化物絶縁層416は、バックゲート441側のゲート絶縁層として機能する。よって、酸化物絶縁層416の厚さは、ゲート絶縁層と同程度とすることができる。その他の構成は、図8Dに示すトランジスタ410と同様とすることができる。本実施の形態は、他の実施の形態、実施例と適宜組み合わせて実施することが可能である。本実施例では、開示する発明の一態様である半導体装置が有する酸化物半導体を用いたトランジスタの評価について、図10を参照して説明する。本実施例では、評価用素子TEGともいうを用いたオフ電流の測定値について以下に説明する。評価用素子は、チャネル形成領域の長さと幅の関係がL/W=3μm/50μmのトランジスタを200個並列に接続することで作製した。この評価用素子は、L/W=3μm/10000μmのトランジスタに相当する。図10に評価用素子として作製されたトランジスタの初期特性を示す。トランジスタは高純度化された酸化物半導体層をチャネル形成領域に用いたものである。なお、ソース電極層又はドレイン電極層と酸化物半導体層とが重畳する領域のチャネル長方向における長さLovは1.5μmとした。トランジスタの初期特性を測定するため、基板温度を室温とし、ソース-ドレイン間電圧以下、ドレイン電圧またはVdというを1Vまたは10Vとし、ソース-ゲート間電圧以下、ゲート電圧またはVgというを-20V~20Vまで変化させたときのソース-ドレイン電流以下、ドレイン電流またはIdというを測定し、Vg-Id特性を評価した。なお図10では、Vgが-20V~5Vまでの範囲でVg-Id特性を示している。図10に示すようにチャネル幅Wが10000μmのトランジスタは、Vdが1Vおよび10Vにおいてオフ電流は1×10-13[A]以下となっており、測定機半導体パラメータアナライザ、Agilent4156C;Agilent社製の検出限界以下となっている。すなわち、当該トランジスタのチャネル幅1μmあたりのオフ電流値は、10aA/μm以下であることがわかる。なお、チャネル長が3μm以上であれば、当該トランジスタのオフ電流値は10aA/μm以下であると見積もられることも付記する。また、チャネル幅Wが1000000μm1mのトランジスタについても同様に作製し測定した。その結果、オフ電流値は測定機の検出限界近傍である1×10-12[A]以下となることが確認された。すなわち、当該トランジスタのチャネル幅1μmあたりのオフ電流値は、1aA/μm以下であることがわかる。図10に示すようにトランジスタのオフ電流が1×10-13[A]程度であるのは、上記作製工程において酸化物半導体層中における水素濃度を十分に低減できたためである。また、キャリア測定機で測定される酸化物半導体層のキャリア密度は、1×1012/cm3未満、あるいは1×1011/cm3未満である。即ち、酸化物半導体層のキャリア密度は、限りなくゼロに近くすることができる。また、トランジスタのチャネル長Lを10nm以上1000nm以下とすることも可能である。これにより、回路の動作速度を高速化できる。また、オフ電流値が極めて小さいため、低消費電力化も図ることができる。また、トランジスタのオフ状態において、酸化物半導体層を絶縁体とみなして回路設計を行うことができる。上記のように高純度化された酸化物半導体purifiedOSを用いたトランジスタは、オフ電流の温度依存性がほとんど現れない。これは、酸化物半導体が高純度化されることによって、導電型が限りなく真性に近づき、フェルミ準位が禁制帯の中央に位置するため、温度依存性を示さなくなると考えられる。また、これは、酸化物半導体のバンドギャップが大きく、熱励起キャリアが極めて少ないことにも起因する。以上の結果は、キャリア密度を1×1012/cm3未満あるいは1×1011/cm3未満としたトランジスタが、室温におけるオフ電流値が1aA/μm以下であることを示すものである。また、当該トランジスタを半導体装置が有するトランジスタとして適用することで、新規な回路構成を有するフォトセンサを有する半導体装置を提供することができる。また、当該半導体装置の消費電力を低減することおよび表示の劣化表示品質の低下を抑制することが可能である。さらには、温度などの外部因子に起因する表示の劣化変化が低減された半導体装置を提供することが可能である。