基板と、前記基板上に形成された第1導電型の第1の半導体層と、第1の半導体層上に形成された第1導電型と異なる第2導電型の第2の半導体層と、第2の半導体層上に形成された第1導電型の第3の半導体層と、第3の半導体層上に形成された第2導電型の第4の半導体層と、第1ないし第4の半導体層の間であって順方向バイアスとなる位置に形成された量子井戸構造と、前記量子井戸構造に隣接して形成されたキャリア障壁調整層と、第1の半導体層に電気的に接続された第1の電極と、第4の半導体層に電気的に接続された第2の電極と、第2の半導体層または第3の半導体層に電気的に接続されたゲート電極とを有し、前記キャリア障壁調整層のバンドギャップは、一方のキャリアに対するエネルギーレベルが前記量子井戸構造のバリア層のエネルギーレベルよりも大きくなるように調整される、発光素子。前記一方のキャリアに対するエネルギーレベルは、当該キャリアの一定の漏れを許容することで発光素子が動作可能となる大きさに調整される、請求項1に記載の発光素子。前記キャリア障壁調整層から半導体層へ漏洩されるキャリアによって生じる電流は、発光サイリスタが動作可能な保持電流以上である、請求項1または2に記載の発光素子。前記キャリア障壁調整層のバンドギャップは、正孔に対する価電子帯のエネルギーレベルが前記量子井戸構造のバリア層のエネルギーレベルよりも高くなるように調整される、請求項1ないし3いずれか1つに記載の発光素子。前記キャリア障壁調整層のバンドギャップは、電子に対する伝導帯のエネルギーレベルが前記量子井戸構造のバリア層のエネルギーレベルよりも高くなるように調整される、請求項1ないし3いずれか1つに記載の発光素子。前記量子井戸構造は、発光サイリスタのアノード層とゲート層の間に形成される、請求項1ないし5いずれか1つに記載の発光素子。前記量子井戸構造は、発光サイリスタのカソード層とゲート層の間に形成される、請求項1ないし5いずれか1つに記載の発光素子。前記量子井戸構造と隣接する半導体層内に電流狭窄部が形成される、請求項1ないし7いずれか1つに記載の発光素子。前記電流狭窄部は、p型の半導体層内に形成される、請求項8に記載の発光素子。前記基板上に柱状構造が形成され、前記電流狭窄部は、前記柱状構造の少なくとも1つの側面から酸化された酸化領域と当該酸化領域に隣接する導電領域を含む、請求項8または9に記載の発光素子。請求項1ないし10いずれか1つに記載の発光素子が前記半導体基板上にアレイ状に複数形成される、発光素子アレイ。発光素子アレイは、自己走査型発光素子アレイである、請求項11記載の発光素子アレイ。請求項11または12に記載の発光素子アレイを用いた光書込みヘッド。請求項13に記載の光書込みヘッドを備えた画像形成装置。本発明は、発光効率を改善した発光素子および発光素子アレイを提供することを目的とする。請求項1は、基板と、前記基板上に形成された第1導電型の第1の半導体層と、第1の半導体層上に形成された第1導電型と異なる第2導電型の第2の半導体層と、第2の半導体層上に形成された第1導電型の第3の半導体層と、第3の半導体層上に形成された第2導電型の第4の半導体層と、第1ないし第4の半導体層の間であって順方向バイアスとなる位置に形成された量子井戸構造と、前記量子井戸構造に隣接して形成されたキャリア障壁調整層と、第1の半導体層に電気的に接続された第1の電極と、第4の半導体層に電気的に接続された第2の電極と、第2の半導体層または第3の半導体層に電気的に接続されたゲート電極とを有し、前記キャリア障壁調整層のバンドギャップは、一方のキャリアに対するエネルギーレベルが前記量子井戸構造のバリア層のエネルギーレベルよりも大きくなるように調整される、発光素子。請求項2は、前記一方のキャリアに対するエネルギーレベルは、当該キャリアの一定の漏れを許容することで発光素子が動作可能となる大きさに調整される、請求項1に記載の発光素子。請求項3は、前記キャリア障壁調整層から半導体層へ漏洩されるキャリアによって生じる電流は、発光サイリスタが動作可能な保持電流以上である、請求項1または2に記載の発光素子。請求項4は、前記キャリア障壁調整層のバンドギャップは、正孔に対する価電子帯のエネルギーレベルが前記量子井戸構造のバリア層のエネルギーレベルよりも高くなるように調整される、請求項1ないし3いずれか1つに記載の発光素子。請求項5は、前記キャリア障壁調整層のバンドギャップは、電子に対する伝導帯のエネルギーレベルが前記量子井戸構造のバリア層のエネルギーレベルよりも高くなるように調整される、請求項1ないし3いずれか1つに記載の発光素子。請求項6は、前記量子井戸構造は、発光サイリスタのアノード層とゲート層の間に形成される、請求項1ないし5いずれか1つに記載の発光素子。請求項7は、前記量子井戸構造は、発光サイリスタのカソード層とゲート層の間に形成される、請求項1ないし5いずれか1つに記載の発光素子。請求項8は、前記量子井戸構造と隣接する半導体層内に電流狭窄部が形成される、請求項1ないし7いずれか1つに記載の発光素子。請求項9は、前記電流狭窄部は、p型の半導体層内に形成される、請求項8に記載の発光素子。請求項10は、前記基板上に柱状構造が形成され、前記電流狭窄部は、前記柱状構造の少なくとも1つの側面から酸化された酸化領域と当該酸化領域に隣接する導電領域を含む、請求項8または9に記載の発光素子。請求項11は、請求項1ないし10いずれか1つに記載の発光素子が前記半導体基板上にアレイ状に複数形成される、発光素子アレイ。請求項12は、発光素子アレイは、自己走査型発光素子アレイである、請求項11記載の発光素子アレイ。請求項13は、請求項11または12に記載の発光素子アレイを用いた光書込みヘッド。請求項14は、請求項13に記載の光書込みヘッドを備えた画像形成装置。請求項1によれば、発光素子の発光光量を増加させることができる。請求項2、3、4、5によれば、発光素子の動作特性を維持することができる。請求項6、7によれば、正孔と電子の再結合を促進することができる。請求項8によれば、量子井戸構造へ注入されるキャリアの密度を高くすることができる。請求項9によれば、移動度の遅い正孔のキャリアの密度を高くすることができる。請求項10によれば、電流狭窄部を酸化によって形成することができる。請求項11、12によれば、発光素子アレイの発光光量を増加させることができる。次に、本発明の実施の形態について図面を参照して説明する。本実施の態様では、面発光素子として発光サイリスタおよび発光サイリスタアレイを例示する。なお、図面のスケールは、発明の特徴を分かり易くするために強調しており、必ずしも実際のデバイスのスケールと同一ではないことに留意すべきである。図1は、本発明の第1の実施例に係る発光サイリスタの構成を示す断面図、図2は、本発明の第1の実施例に係る発光サイリスタの量子井戸層およびキャリアブロック調整層のエネルギーバンド図である。本実施例の発光サイリスタ10は、p型の半導体基板12上に、p型のバッファ層14、p型の第1の半導体層16、量子井戸構造20、n型の第2の半導体層22、p型の第3の半導体層26、n型の第4の半導体層28を順にエピタキシャル成長することにより形成される。半導体基板12およびこれに積層される半導体層は、好ましくはIII-V族の化合物半導体により構成されるが、ここでは、半導体基板12およびこれに積層される半導体層は、GaAs、AlGaAsまたはAlAs系から構成される。半導体基板12の裏面には、アノード側の電極として裏面電極30が形成され、第4の半導体層28上には、カソード側の電極として上部電極32が形成される。第3の半導体層26には、ゲート電極34が形成され、ゲート電極34には、発光サイリスタ10を自己走査させるとき駆動信号が印加される。本実施例の好ましい例では、p型のGaAs基板12上には、p型のGaAsバッファ層14が形成され、バッファ層14上には、アノード層としての第1の半導体層16が形成される。第1の半導体層16は、p型のAlGaAsから構成され、その内部には、相対的にAl組成比が高いAlAs、またはAl組成比が非常に高いAlGaAs例えば、Al組成が98以上のAl098Ga022Asからなる電流狭窄部18が形成される。電流狭窄部18は、選択的に酸化された酸化領域18Aと、酸化領域18Aと隣接するかあるいは酸化領域18Aによって囲まれた導電領域18Bとを有する。好ましい例では、発光サイリスタ10を製造するとき、第1の半導体層16の少なくとも1つの側面が露出されるようなメサM1が形成され、当該メサM1の側面から電流狭窄部18が選択的に酸化される。電流狭窄部18を除く残りの第1の半導体層16は、電流狭窄部18よりもAl組成が非常に小さいので、電流狭窄部18のようにメサM1の側面から酸化が内部に進行しない。メサM1が矩形状若しくは円筒状に形成されたとき、メサM1の外形を反映した酸化領域18Aが形成され、図1に示す例では、酸化領域18Aによって囲まれた導電領域18Bが形成される。酸化領域18Aは、高抵抗領域であり、アノード側から注入されるキャリア正孔は、面積が制限された導電領域18Bを通過することになり、そのキャリア密度が増加される。なお、上記の例では、電流狭窄部18は、Al組成が低いAlGaAsによってサンドイッチされる構造であるが、電流狭窄部18は、量子井戸構造20に隣接するように第1の半導体層16の最上層として形成されてもよい。また、電流狭窄部18は、選択酸化により形成するようにしたが、これに代えて、イオン注入により高抵抗領域18Aを形成するようにしてもよい。第1の半導体層16と第2の半導体層22の間、すなわち、発光サイリスタ10において順方向バイアスとなる位置に量子井戸構造20が形成される。量子井戸構造20は、単一量子井戸構造SQWであってもよいし、多重量子井戸構造MQWのいずれであってもよい。量子井戸構造20は、例えば、アンドープAl011Ga089As量子井戸層およびアンドープのAl03Ga07As障壁層から構成される。量子井戸構造20上には、ゲート層としてのn型のAlGaAsから成る第2の半導体層22が所定の膜厚、所定のドーパント濃度で形成される。第2の半導体層22の一部には、発光サイリスタ10の動作時において、電子に対するエネルギー障壁が実質的に無く、正孔に対するエネルギー障壁をもつように機能するキャリアブロック調整層24が形成される。好ましくは、キャリアブロック調整層24は、一定の膜厚を有するn型のAlxGa1xAs0<X<1から構成され、量子井戸構造20に隣接するように形成される。キャリアブロック調整層24は、量子井戸構造20に正孔を閉じ込めつつ、量子井戸構造20から逆バイアスのジャンクションに向かうキャリア正孔の量を調整するエネルギー障壁を形成し、このエネルギー障壁の高さは、Al組成比Xによって決定することができる。キャリアブロック調整層24によって正孔をオーバーフローさせ、もしくはリークさせる理由は、後述するように、発光サイリスタの特性を維持するためである。第2の半導体層22上には、ゲート層としてのp型のAlGaAsから成る第3の半導体層26が所定の膜厚、所定のドーパント濃度で形成され、さらに第3の半導体層26上には、カソード層としてのn型のAlGaAsから成る第4の半導体層28が所定の膜厚、所定のドーパント濃度で形成される。好ましくは、第4の半導体層28および第3の半導体層26の一部がエッチングされ、メサM1上に、例えば矩形状のメサM2が形成される。メサM2によって表面が露出された第3の半導体層26には、ゲート電極34が形成される。第4の半導体層28上には、カソード電極としての上部電極32が形成される。第4の半導体層28の最上層には、不純物濃度が高いn型のGaAsコンタクト層28Aが形成されてもよく、コンタクト層28Aは上部電極34とオーミック接続することができる。上部電極32は、好ましくは、メサM2のほぼ中央に形成され、その一部または全部がメサM2の導電領域18Bと重複するような位置関係にあることが望ましい。裏面電極30、上部電極32およびゲート電極34は、例えばリフトオフにより、Au、AuGe、Ni、Ti、Moなどの金属材料を単層または積層して形成される。こうして、3端子構造の発光サイリスタ10が形成される。次に、量子井戸構造20およびキャリアブロック調整層24のエネルギーバンド構造について説明する。図2は、発光サイリスタ10の動作時、すなわちアノードカソード間に順方向バイアスが印加されたときのキャリアブロック調整層24のバンドギャップを説明する図である。量子井戸構造20は、バンドギャップが小さい量子井戸層20Aと、量子井戸層20Aを挟むように量子井戸層20Aの両側に形成されるバンドギャップの大きいバリア層障壁層20Bとを含んで構成される。但し、一番両側のバリア層20Bは、スペーサ層として参照されることもある。キャリアブロック調整層24のバンドギャップは、電子に対する伝導帯Ecのエネルギーレベルが量子井戸構造20のバリア層20Bのエネルギーレベルと略等しく、正孔に対する価電子帯Evのエネルギーレベルが量子井戸構造20のバリア層20Bのエネルギーレベルよりも障壁ΔEvだけ高くなるように調整される。すなわち、発光サイリスタ10の動作時において、第2の半導体層22とバリア層20Bとの間の伝導帯Ecは、連続的であり、その間の障壁は略ゼロであり、電子は、量子井戸層20Aへ効率よく注入される。また、バリア層20Bとp型の第1の半導体層16との間には、障壁ΔEcがあり、この障壁ΔEcによりバリア層20Bから第1の半導体層16への電子の漏れまたはオーバーフローは抑制される。一方、発光サイリスタ10の動作時において、p型の第1の半導体層16とバリア層20Bとの間の価電子帯Evは、連続的であり、その間の障壁は略ゼロであり、正孔は、第1の半導体層16から量子井戸層20Aへ効率よく注入される。また、キャリアブロック層24によって、バリア層20Bとの間の価電子帯Evには障壁ΔEvが形成され、この障壁ΔEvの大きさは、正孔の一部が障壁ΔEvを越えてオーバーフローし、第2の半導体層22へ漏洩されるように設定される。ΔEvの調整は、キャリアブロック調整層24を構成する材料を適宜選択することにより行うことができるが、本例では、キャリアブロック調整層24を構成するAlxGa1xAsのAl組成比Xを調整する。つまり、Al組成比を高くすれば、それに応じて障壁ΔEvを高くすることができ、正孔が障壁ΔEvを越えてオーバーフローするキャリアの量を減らすことができる。好ましくは、障壁ΔEvの大きさは、オーバーフローした正孔によるアノード電流が発光サイリスタ10をオン点弧させるために必要な保持電流以上となるように調整される。次に、発光サイリスタ10の動作を説明する。裏面電極30および上部電極32に順方向バイアスが印加された状態で、ゲート電極34にpn接合の拡散電位以上となる順方向バイアスの駆動信号を印加されると、ゲート電流が流れ、これがトリガーとなってアノード/カソード間に電流が流れ、発光サイリスタ10がオン点弧する。第1の半導体層16から注入されるキャリア正孔は、電流狭窄部18によってキャリア密度が高められ、密度の濃いキャリア正孔が量子井戸層20Aに注入される。正孔の大部分は、量子井戸層20A内に閉じ込められるが、量子井戸層20Aをオーバーフローした正孔の一部は、障壁ΔEvを越えて第2の半導体層22へオーバーフローもしくはリークされる。こうして、発光サイリスタ10に必要な保持電流が生成される。一方、第2の半導体層22から注入された電子は、量子井戸層20Aに注入されるが、電子は、障壁ΔEcによって、第1の半導体層16へオーバーフローすることが防止され、量子井戸層20A内に閉じ込められる。こうして、量子井戸層20Aにおいて、電子と正孔の結合が促進され、発光効率が向上され、発光光量の増加した光を最上層から得ることができる。量子井戸構造を持たない典型的な発光サイリスタでは、nゲート層としての第2の半導体層22とpゲート層としての第3の半導体層26において電子と正孔が結合して発光する。しかし、nゲートとpゲートを合わせた膜厚は、約1μm程度となり、キャリアの存在する空間が比較的大きくなるため、キャリア濃度が薄くなり、正孔と電子の結合確率が低くなってしまう。さらに、キャリア濃度が薄いと、光の吸収が生じ易くなる。これに対し、本実施例では、量子井戸構造20を用いることで、正孔および電子のキャリア密度を高めることができ、両者の結合確率を高くすることができる。さらに、量子井戸構造20に隣接する半導体層16内に電流狭窄部18を設けることで、電子に対して移動度が低い正孔のキャリア密度を高く、多量の正孔を量子井戸構造20に注入することができる。また、発光サイリスタの特有の問題として、発光サイリスタをオンさせるためには、アノードカソード間に一定の保持電流が流れなければならない。言い換えれば、第1の半導体層16から量子井戸構造20へ注入された正孔の一部は発光に利用され、残りは、発光に利用されずに第2の半導体層22へ注入されて、発光サイリスタの保持電流に利用されなければならない。本実施例では、キャリアブロック調整層24により、正孔の一部が第2の半導体層16へリークするような障壁ΔEvを設定している。障壁ΔEvからオーバーフローした正孔によるリーク電流は、発光サイリスタの保持電流以上とするのが好ましい。一般に、保持電流の大きさは、サイリスタの駆動電流の約3程度である。リーク電流は、発光サイリスタの使用条件駆動電流、動作温度によって変化するので、障壁ΔEvは、使用条件の範囲、例えば、発光サイリスタに許容される最大、最小の駆動電流や動作温度を考慮して決定される。図3は、第1の実施例の発光サイリスタ10の他の変形例を示す図である。この発光サイリスタ10では、上部電極32は、リンク状または環状に形成され、上部電極32の開口部から光が取り出される。好ましくは、上部電極32の開口部を、電流狭窄部18の導電領域18Bの一部または全部に重複させることで、メサM1の中央部分で効率よく発生した光を最上層から取り出すことができる。また、電流狭窄部18は、メサM1の1つの側面から酸化された酸化領域18Aを有している。なお、上記実施例では、電流狭窄部18が第1の半導体層16内に形成されたが、これに限らず、電流狭窄部は、第2ないし第4の半導体層内に形成されるものであってもよく、この場合、電流狭窄部は1つに限らず複数であってもよい。次に、本発明の第2の実施例について説明する。図4は、第2の実施例に係る発光サイリスタ10Aの断面を示している。第1の実施例との相違点は、第2の実施例では、量子井戸構造20は、第3の半導体層26と第4の半導体層28との間、すなわち順方向バイアスされる位置に形成される。この場合には、p型の第3の半導体層26内に電流狭窄部18とキャリアブロック調整層24が形成され、キャリアブロック調整層24は、量子井戸構造20と隣接するように形成される。電流狭窄部18は、メサM2の1つの側面もしくは複数の側面から選択的に酸化された酸化領域18Aと、酸化領域18Aに隣接するか、あるいは酸化領域18Aによって囲まれた導電領域18Bとを有する。図の例は、電流狭窄部18は、メサM2の1つの側面から酸化された酸化領域18Aを有する。図5は、第2の実施例に係る発光サイリスタ10Aが動作されるときのキャリアブロック調整層24のエネルギーバンド構造を説明する図である。第2の実施例では、第1の実施例のときと異なり、キャリアブロック調整層24のバンドギャップは、キャリア電子に対する伝導帯Ecのエネルギーレベルがバリア層20Bよりもに障壁ΔEcたけ高くなり、正孔に対する価電子帯Evのエネルギーレベルがバリア層20Bのエネルギーレベルと略等しくなるように調整される。すなわち、ゲート電極34により順方向バイアスが印加されたとき、p型の第3の半導体層26とバリア層20Bとの間の価電子帯Ecは、連続的であり、その間の障壁は略ゼロであり、正孔は、実質的に障壁を越えることなく量子井戸層20A内へ効率よく注入される。また、バリア層20Bと第4の半導体層28との間には、障壁ΔEvがあり、この障壁ΔEvは、量子井戸層20Aから第4の半導体層16への正孔の漏れまたはオーバーフローを防止する。一方、第4の半導体層28から注入された電子は、量子井戸層20Aへ効率よく注入され、閉じ込められる。キャリアブロック層24は、バリア層20Bとの間に障壁ΔEcを形成し、この障壁ΔEcの大きさは、電子の一部が障壁ΔEcを越えてオーバーフローするように調整される。キャリアブロック調整層24の障壁ΔEcは、第1の実施例のときと同様に、Al組成比Xを調整することによって行われ、好ましくは、発光サイリスタの保持電流以上となるように電子のオーバーフローまたはリーク電流が調整される。次に、本発明の第3の実施例について説明する。図6は、第3の実施例の発光サイリスタ10Bの概略断面を示している。第3の実施例の発光サイリスタ10Bは、n型のGaAs半導体基板を用いるものであり、第1の実施例のときのアノードおよびカソードを反転したものである。第3の実施例に係る発光サイリスタ10Bは、n型のGaAs半導体基板12上に、n型のGaAsバッファ層14、カソード層としてのn型のAlGaAsから成る第1の半導体層16、第1の半導体層16上の量子井戸構造20、p型のAlGaAsから成る第2の半導体層22、n型のAlGaAsから成る第3の半導体層26、アノード層としてのp型のAlGaAsから成る第4の半導体層28を有する。第2の半導体層22と第1の半導体層16の順方向バイアスとなる位置に量子井戸構造20が形成され、第2の半導体層22内のキャリアブロック調整層24は、量子井戸構造20と隣接する。さらに、第2の半導体層22内には、メサM1の1側面から選択的に酸化された酸化領域18Aとこれに隣接する導電領域18Bとを有する電流狭窄部18が形成される。キャリアブロック調整層24のバンドギャップは、第2の実施例のとき図4を参照と同様に、キャリア電子に対する伝導帯Ecのエネルギーレベルがバリア層20Bよりもに障壁ΔEcたけ高くなり、正孔に対する価電子帯Evのエネルギーレベルがバリア層20Bの障壁層のエネルギーレベルと略等しくなるように調整される。次に、本発明の第4の実施例について説明する。図7は、第4の実施例の発光サイリスタ10Cの概略断面を示している。第4の実施例では、量子井戸構造20が、第4の半導体層28と第3の半導体層26との間の順方向バイアスの位置に形成される。この場合、第4の半導体層28には、メサM2の側面から酸化された酸化領域18Aを含む電流狭窄部18が形成される。そして、第3の半導体層26には、量子井戸構造20と隣接するようにキャリアブロック調整層24が形成される。キャリアブロック調整層24のバンドギャップは、第1の実施例のとき図2を参照と同様に、正孔に対する価電子帯のエネルギーレベルがバリア層20Bよりも障壁ΔEcだけ高くなり、電子に対する伝導帯のエネルギーレベルがバリア層20Bとほぼ等しくなるように調整される。なお、電流狭窄部18がメサM2内に形成される場合には、必ずしもメサM1は必要ではない。また、上記の実施例では、柱状構造としてのメサM1、M2は矩形状に加工される例を示したが、メサM1、M2は、他の形状、例えば円柱状であってもよい。また、メサM1、M2の大きさも、上部電極32の大きさや電流狭窄部18の導電領域18Bの大きさ等に応じて適宜選択し得る。図8は、本実施例の発光サイリスタを用いた自己走査型発光素子アレイの概略平面図である。同図に示すように、単一の半導体基板上には、複数の発光サイリスタ10-1、10-210-nと、各発光サイリスタを走査するシフト部60が形成されている。複数の発光サイリスタ10-1~10-nは、線形に配列され、各発光サイリスタの上部電極カソード電極32-1~32-nは、発光サイリスタの配列方向と平行に延在する主配線層38に接続される。各発光サイリスタのゲート電極34-1、34-234-nには、シフト部60からの駆動信号62-1、62-2、62-nがそれぞれ供給される。駆動信号をゲート電極に印加することで、発光サイリスタが順次走査される。図9は、自己走査型発光素子アレイの等価回路図である。ここには、4つの発光サイリスタL1~L4が例示されている。シフト部60は、転送サイリスタT1~T4と、ダイオードD1~D3と、抵抗RGとを含んで構成される。転送制御信号Φ1は、奇数の転送サイリスタT1、T3のカソードに接続され、転送制御信号Φ2は、偶数の転送サイリスタT2、T4のカソードに接続され、2つの転送制御信号Φ1、Φ2は、交互に、カソード電位に引き下げられる。データ0、1に応じた電位を供給する発光信号Φは、発光サイリスタL1~L4のカソードに共通に接続される。発光サイリスタL1~L4と転送サイリスタT1~T4のゲートは共通であり、各ゲートは、抵抗RGに接続される。さらに隣接するゲート間には、ダイオードD1~D3がそれぞれ接続される。ここで、転送サイリスタT2がオン状態にあるとする。このとき、転送制御信号Φ2は、カソード電位であり、転送制御信号Φ1はグランド電位である。転送サイリスタT2のゲートには、ゲート/カソード間のバイアス電圧よりも大きいトリガー電位Vsが印加される。発光サイリスタL2もまた、トリガー電位Vsが印加されるため、発光信号Φのデータ1、0に応じて点弧または消弧される。また、転送制御信号Φ2を共通に接続する転送サイリスタT4のゲートには、トリガー電位VsよりもダイオードD2およびD3の拡散電位の大きさだけ降下された電位V2が印加され、この電位V2は、ゲート/カソード間のバイアス電圧よりも小さくなり、転送サイリスタT4および発光サイリスタL4は消弧される。隣接する転送サイリスタT3のゲートには、トリガー電位VsよりもダイオードD2の拡散電位の大きさだけ降下された電位V1V1>V2が印加され、この電位V1は、ゲート/カソード間のバイアス電圧よりも大きい。このため、次に、転送制御信号Φ1がカソード電位に引き下げられたとき、転送サイリスタT3が点弧される。また、転送サイリスタT1のゲートには、ダイオードD1によりトリガー電位Vsが印加されず、電源VGAが供給され、この電位は、ゲート/カソード間のバイアス電圧よりも小さいので、次の転送制御信号Φ1がカソード電位に引き下げられても、転送サイリスタT1は点弧しない。こうして、転送制御信号Φ1、Φ2を交互にカソード電位に駆動することで、転送サイリスタが順次自己走査され、発光サイリスタが点弧または消弧される。なお、シフト部の詳細な構成および動作は、例えば特開平1-238962号に記載されている。上記の例では、発光サイリスタが1次元方向に配置されるアレイの例を示したが、発光サイリスタアレイは、発光サイリスタが2次元に配列されるものであってもよい。以上のような自己走査型発光素子アレイは、例えば、光プリンタの光書込みヘッドに用いられる。図10に、自己走査型発光素子アレイを用いた光書込みヘッドの一例を示す。チップ実装基板70上に、発光サイリスタを列状に配置した複数個の発光素子アレイチップ71が、主走査方向に実装され、発光素子アレイチップ71の発光素子が発光する光の光路上には、主走査方向に長尺な正立等倍のロッドレンズアレイ72が、樹脂ハウジング73により固定されている。ロッドレンズアレイ72の光軸上には、感光ドラム74が設けられる。また、チップ実装基板70の下地には発光素子アレイチップ71の熱を放出するためのヒートシンク75が設けられ、ハウジング73とヒートシンク75は、チップ実装基板70を間に挟んで止め金具76により固定されている。図10に示す光書込みヘッドを用いた光プリンタを図11に示す。光プリンタには、光書込みヘッド100が設置される。円筒形の感光ドラム102の表面に、アモルファスSi等の光導電性を持つ材料感光体が作られている。このドラムはプリントの速度で回転している。回転しているドラムの感光体表面を、帯電器104で一様に帯電させる。そして、光書込みヘッド100で、印字するドットイメージの光を感光体上に照射し、光の当たったところの帯電を中和し、潜像を形成する。続いて、現像器106で感光体上の帯電状態にしたがって、トナーを感光体上につける。そして、転写器108でカセット110中から送られてきた用紙112上に、トナーを転写する。用紙は、定着器114にて熱等を加えられ定着され、スタッカ116に送られる。一方、転写の終了したドラムは、消去ランプ118で帯電が全面にわたって中和され、清掃器120で残ったトナーが除去される。このような光書込みヘッドは、プリンタのみならずファクシミリ、複写機などの画像形成装置にも利用することができる。以上、本発明の好ましい実施の形態について詳述したが、本発明は、特定の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形変更が可能である。