"1次側に設けた1次コイル、前記1次コイルと逆極性となるように2次側に設けた2次コイル及び駆動コイルを備えた出力トランスと、前記出力トランスの1次コイルに直列接続され、制御回路からの制御信号に基づいてオン、オフ制御される1次側スイッチング素子と、前記1次側スイッチング素子のオン、オフ制御に対し逆相となるようにオフ、オン制御されて前記2次コイルの誘起電圧を同期整流して平滑コンデンサに出力する2次側同期整流器と、から成る同期整流型フライバックコンバ-タを用いたスイッチング電源装置に於いて、前記駆動コイルの誘起電圧から生成した駆動信号により前記1次側スイッチング素子のオン、オフ制御に対し逆相となるように前記2次側同期整流器をオフ、オン制御し、前記1次側スイッチング素子をオンした場合に前記駆動コイルに発生する負極性の誘起電圧から生成した駆動信号の前記2次側同期整流器への供給を阻止すると共に、電源停止により1次側スイッチング素子をオフした場合に駆動コイルに発生する正極性の誘起電圧から生成した前記2次側同期整流器への駆動信号を減少させて所定時間後に2次側同期整流器をオフする同期整流駆動回路を設けたことを特徴とするスイッチング電源装置。請求項1記載のスイッチング電源装置に於いて、前記2次側同期整流器は同期整流FETであり、前記同期整流駆動回路は、前記駆動コイルの出力端子と前記同期整流FETのゲート端子の間に、正極性の誘起電圧でオンし負極性の誘起電圧でオフするダイオード、正極性の誘起電圧で充電されるコンデンサ及び前記駆動信号の電流を調整する第1抵抗を直列接続すると共に、前記同期整流FETのゲート端子と前記駆動コイルのコイル接続点との間に第2抵抗を接続したゲート回路と、前記コンデンサの両端の各々から前記コイル接続点の間に接続した一対のスイッチング素子と、前記制御回路28からの制御信号に基づいて、前記1次側スイッチング素子がオフして前記駆動コイル18に正極性電圧が誘起した場合は前記一対の放電用スイッチング素子をオフし、前記1次側スイッチング素子がオフして前記駆動コイル18に負極性電圧が誘起した場合は前記一対の放電用スイッチング素子をオンして前記ゲート回路のコンデンサを放電リセットする放電リセット回路と、を設けたことを特徴とするスイッチング電源装置。請求項2記載のスイッチング電源装置に於いて、前記同期整流駆動回路を構成する前記ゲート回路、前記一対の放電用スイッチング素子および放電リセット回路を、前記2次コイルの正極側に設けたことを特徴とするスイッチング電源装置。請求項2記載のスイッチング電源装置に於いて、前記同期整流駆動回路を構成する前記ゲート回路、前記一対の放電用スイッチング素子および放電リセット回路を、前記2次コイルの負極側に設けたことを特徴とするスイッチング電源装置。請求項1記載のスイッチング電源装置に於いて、前記2次側同期整流器は同期整流FETであり、前記同期整流駆動回路は、前記駆動コイルの出力端子と前記同期整流FETのゲート端子の間に、正極性の誘起電圧でオンし負極性の誘起電圧でオフする第1ダイオード、正極性の誘起電圧で充電されるコンデンサ及び前記駆動信号の電流を調整する第1抵抗を直列接続すると共に、前記同期整流FETのゲート端子と前記駆動コイルのコイル接続点との間に第2抵抗を接続したゲート回路と、第1ダイオード側のコンデンサ端子と前記コイル接続点の間に接続した放電用スイッチング素子と、第1抵抗側の前記コンデンサ端子と前記コイル接続点の間に接続した第2ダイオードと、前記制御回路からの制御信号に基づいて、前記1次側スイッチング素子がオフして前記駆動コイルに正極性電圧が誘起した場合は前記放電用スイッチング素子をオフし、前記1次側スイッチング素子がオフして前記駆動コイルに負極性電圧が誘起した場合は前記放電用スイッチング素子をオンして前記ゲート回路のコンデンサを、前記放電用スイッチング素子を介して放電リセットする放電リセット回路と、を設けたことを特徴とするスイッチング電源装置。請求項5記載のスイッチング電源装置に於いて、前記同期整流駆動回路を構成する前記ゲート回路、前記放電用スイッチング素子、前記第2ダイオードおよび前記放電リセット回路を、前記2次コイルの正極側に設けたことを特徴とするスイッチング電源装置。請求項5記載のスイッチング電源装置に於いて、前記同期整流駆動回路を構成する前記ゲート回路、前記放電用スイッチング素子、前記第2ダイオードおよび放電リセット回路を、前記2次コイルの負極側に設けたことを特徴とするスイッチング電源装置。しかしながら、このような従来の同期整流型フライバックコンバータを用いたスイッチング電源装置にあっては、同期整流FET124の駆動回路として、駆動コイル118の誘起電圧を電流制限抵抗136のみを介してゲート端子Gにゲートバイアス電圧として印加して駆動する回路となっていたため、入力電圧Viに高い電圧が印加された場合に、同期整流FET124の破壊につながる恐れがある。図10A~Gは、図7に示したスイッチング電源装置において、入力電圧Viに高い電圧が印加された場合の各部の動作波形を示しており、スイッチングFET120のオンに伴い駆動コイル118に高いマイナス極性の電圧が発生し、電流制限抵抗136を介して同期整流FET124のゲ-ト端子Gに前記2式で示される高いマイナス電圧が図10Fに示すように印加され、同期整流FET124のゲ-ト端子の定格電圧を超え、破壊につながる。一般的に、同期整流FET124のゲ-ト端子定格電圧は20ボルト程度であり、スイッチング電源装置の入力電圧Viの下限時に、同期整流FET124のマイナス電圧を、例えば5ボルト程度に設定したとしても、入力電圧Viが4倍となった時点で同期整流FET124のゲ-ト端子定格電圧を超えてしまい、破壊してしまう。これを防止するため11図に示すように、同期整流FET124のゲ-ト端子Gとソ-ス端子S間に、ゲ-ト端子G側がカソ-ドとなるようダイオ-ド140を挿入接続して逆電圧を印加させないようにする方法があるが、電流制限抵抗136の損失が増大してしまい、効率が低下する問題がある。また従来の同期整流型フライバックコンバータにあっては、同期整流FET124の駆動回路として、駆動コイル118の誘起電圧を電流制限抵抗136のみを介してゲート端子Gにゲートバイアス電圧として印加して駆動する回路となっていたため、図12A~Hの動作波形に示すように、フライバックコンバ-タは1次側のスイッチングFET120がオンの場合、2次側の同期整流FET124はオフとなり、オンとオフが逆転した動作であり、時刻t1で電源を停止した場合、駆動回路122からの制御信号E11がローレベルとなり、1次側のスイッチングFET120をオフさせた状態で停止する。このとき駆動コイル118にはプラス方向の電圧が発生しており、同期整流FET124はオンした状態となる。このため同期整流FET124と出力トランス112の2次コイル116が電圧源に接続された状態となり、図12Hに示すように、2次コイル116に回生電流が流れ続ける。この状態が続くとトランスコアが励磁され続けることとなるため磁束が増大し、ついにはトランスコアの飽和磁束密度を超え、出力トランス112が飽和し、インダクタンスとしての特性がなくなり大電流が流れる。この電流により、同期整流FET124の破壊、出力トランス112の2次コイル116の焼損につながる。これを防ぐために、出力トランス112の外形を大きくして、飽和磁束密度を上げる方法があるが、スイッチング電源装置の外形が大きくなってしまう問題点がある。本発明は、入力電圧の増加に対し同期整流器を確実に保護すると共に電源停止時の回生電流の増加を回避して保護する同期整流型フライバックコンバータを用いたスイッチング電源装置を提供することを目的とする。本発明は、1次側に設けた1次コイル、1次コイルと逆極性となるように2次側に設けた2次コイル及び駆動コイルを備えた出力トランスと、出力トランスの1次コイルに直列接続され、制御回路からの制御信号に基づいてオン、オフ制御される1次側スイッチング素子と、1次側スイッチング素子のオン、オフ制御に対し逆相となるようにオフ、オン制御されて前記2次コイルの誘起電圧を同期整流して平滑コンデンサに出力する2次側同期整流器と、から成る同期整流型フライバックコンバ-タを用いたスイッチング電源装置に於いて、駆動コイルの誘起電圧から生成した駆動信号により1次側スイッチング素子のオン、オフ制御に対し逆相となるように2次側同期整流器をオフ、オン制御し、1次側スイッチング素子をオンした場合に駆動コイルに発生する負極性の誘起電圧から生成した駆動信号の2次側同期整流器への供給を阻止すると共に、電源停止により1次側スイッチング素子をオフした場合に駆動コイルに発生する正極性の誘起電圧から生成した同期整流器への駆動信号を減少させて所定時間後に2次側同期整流器をオフする同期整流駆動回路を設けたことを特徴とする。ここで、2次側同期整流器は同期整流FETであり、同期整流駆動回路は、駆動コイルの出力端子と同期整流FETのゲート端子の間に、正極性の誘起電圧でオンし負極性の誘起電圧でオフするダイオード、正極性の誘起電圧で充電されるコンデンサ及び駆動信号の電流を調整する第1抵抗を直列接続すると共に、同期整流FETのゲート端子と駆動コイルのコイル接続点との間に放電用の第2抵抗を接続したゲート回路と、コンデンサの両端の各々からコイル接続点の間に接続した一対の放電用スイッチング素子と、制御回路からの制御信号に基づいて、1次側スイッチング素子がオフして駆動コイルに正極性電圧が誘起した場合は一対の放電用スイッチング素子をオフし、1次側スイッチング素子がオフして駆動コイルに負極性電圧が誘起した場合は一対の放電用スイッチング素子をオンして前記ゲート回路のコンデンサを放電リセットする放電リセット回路と、を設ける。同期整流駆動回路、ゲート回路、一対の放電用スイッチング素子および放電リセット回路は、前記2次コイルの正極側に設けてもよいし負極側に設けてもよい。また、同期整流回路は、駆動コイルの出力端子と同期整流FETのゲート端子の間に、正極性の誘起電圧でオンし負極性の誘起電圧でオフするダイオード、正極性の誘起電圧で充電されるコンデンサ及び駆動信号の電流を調整する第1抵抗を直列接続すると共に、同期整流FETのゲート端子と駆動コイルのコイル接続点との間に放電用の第2抵抗を接続したゲート回路と、ダイオード側のコンデンサ端子と駆動コイル接続点の間に接続した放電用スイッチング素子と、第1抵抗側のコンデンサ端子と駆動コイル接続点の間に接続したダイオードと、制御回路からの制御信号に基づいて、1次側スイッチング素子がオフして駆動コイルに正極性電圧が誘起した場合は放電用スイッチング素子をオフし、1次側スイッチング素子がオフして駆動コイルに負極性電圧が誘起した場合は放電用スイッチング素子をオンしてゲート回路のコンデンサを放電リセットする放電リセット回路と、を設けた構成であってもよい。この場合においても同期整流駆動回路、ゲート回路、一対の放電用スイッチング素子および放電リセット回路は、前記2次コイルの正極側に設けてもよいし負極側に設けてもよい。本発明によれば、1次側スイッチング素子をオンした場合に駆動コイルに発生する負極性の誘起電圧から生成した駆動信号の2次側同期整流器への供給を阻止するようにしたため、2次側の同期整流器となる同期整流FETのゲ-トに逆電圧を印加させずに同期整流が可能であり、入力電圧が高くなっても同期整流FETのゲ-ト端子定格電圧を超えることがないため、入力電圧範囲の広いスイッチング電源装置を実現できる。また、電源停止により1次側スイッチング素子をオフした場合に駆動コイルに発生する正極性の誘起電圧から生成した駆動信号を減少させて所定時間後に2次側同期整流器をオフするようにしため、同期整流型フライバックコンバ-タを停止する時の回生電流を抑制して出力トランスの飽和を防止し、出力トランスを飽和させないようにトランスサイズを大きくする必要がなくなり、小さな出力トランスを使用することで、スイッチング電源装置の小型化を実現できる。図1は本発明による同期整流型フライバックコンバ-タ絶縁型を用いたスイッチング電源装置の実施形態を示した回路図である。図1において、10は入力電源であり、出力トランス12の1次側には1次コイル14が設けられてスイッチング素子としてスイッチングFET20を直接接続し、2次側には1次側コイル14と極性を逆にする2次コイル16と駆動コイル補助コイル18を設けている。2次コイル16と駆動コイル18のコイル接続点は2次側同期整流器としての同期整流FET24のソ-ス端子Sに接続され、そのドレイン端子Dは平滑コンデンサ26のプラス側に接続されている。駆動コイル18の他端は同期整流駆動回路30を介して同期整流FET24のゲ-ト端子Gに接続されている。制御回路28は出力電圧Voを安定化するためのPWM制御信号を絶縁ドライブ回路22に出力し、絶縁ドライブ回路22はスイッチングFET20のゲート端子Gとソース端子S間に制御信号E1を出力し、制御信号E1がハイレベルHになるとスイッチングFET20がオンし、制御信号E1がローレベルLになるとスイッチングFET20がオフする。絶縁ドライバ回路22はフォトカプラなどにより1次側と2次側を絶縁分離している。同期整流駆動回路30は、駆動コイル18の他端と同期整流FET24のゲ-ト端子Gの間に、ダイオード32、コンデンサ34及び第1抵抗36、更に、同期整流FET24のゲート端子Gとソース端子Sとの間には第2抵抗38を直列に接続している。1次側のスイッチングFET20のオフで駆動コイル18に発生したプラス極性正極性の電圧を、第1抵抗36と第2抵抗38の抵抗分割に基づくゲートバイアス信号として同期整流FET24のゲ-ト端子Gに印加してオンする。ここで、ダイオード32は駆動コイル18の他端にダイオ-ド32のアノ-ド端子を接続し、カソ-ド端子はコンデンサ34の一端に接続しており、1次側のスイッチングFET20のオンで駆動コイル18に発生したマイナス極性負極性の電圧に基づくゲートバイアス信号の同期整流FET24のゲ-ト端子Gに対する印加を阻止する。コンデンサ34は、1次側のスイッチングFET20のオフで駆動コイル18に発生したプラス極性正極性の電圧により充電される。第1抵抗から同期整流FET24のゲ-ト端子G電流が流れる。第2抵抗は、駆動コイル18の他端に、第1抵抗と直列接続されることにより、駆動コイル18で発生した電圧を抵抗分割してスイッチングFET24のゲート端子Gに印加している。また、第1抵抗と第2抵抗は直列接続されているから、コンデンサ34に流れ込む電荷量を制限し、コンデンサ34に電荷が溜まるにつれて徐々に電流が減少する。即ち、コンデンサ34の容量と同期整流FET24の寄生容量及び第1抵抗36と第2抵抗38を加えた抵抗値で決まる時定数に従って減少する。このため、同期整流FET24のゲ-ト端子Gに印加されるゲートバイアス電圧は、電流の減少と共に減衰する。コンデンサ34の両端のそれぞれには一対の放電用スイッチング素子としての放電用FET40,42のドレイン端子Dが接続され、それぞれのソ-ス端子Sは2次コイル16と駆動コイル18のコイル接続点に接続している。放電用FET40,42のゲ-ト端子Gには絶縁型の放電リセット回路44からの制御信号E2が与えられている。放電リセット回路44は絶縁ドライブ回路22からの制御信号E1を入力し、1次側のスイッチングFET20をオンして駆動コイル18にマイナス極性負極性の電圧を発生するタイミングで制御信号E2を出力して放電用FET40,42を同時にオンし、コンデンサ34の両端を接続する放電回路を形成してコンデンサ34の電荷を放電リセットし、次の充電に備える。放電リセット回路44が出力する制御信号E2は、絶縁ドライブ回路22の出力する制御信号E1を微分して正極成分のみを取り出したパルス信号となる。次に図1の実施形態の動作を図2に示す各部の動作波形を参照して説明する。ここで図2Aは制御信号E1の電圧波形、図2BはスイッチングFET20のドレインソース間電圧Vds1、図2Cは1次コイル14に発生する電圧、図2Dは2次側コイル16に発生する電圧、図2Eは駆動コイル18に発生する電圧、図2Fは同期整流FET24のゲ-トソース間電圧Vgs2、図2Gは同期整流FET24のドレインソース間電圧Vds2、図2Hは2次コイル18に流れる電流、更に図2Iは放電リセット回路44から出力する制御信号E2を示している。制御回路28は出力電圧Voを入力して基準電圧との誤差を検出し、誤差をなくすようなパルス幅を制御したPWM制御信号を生成して絶縁ドライブ回路22に出力し、絶縁ドライブ回路22はフォトカプラなどによる絶縁結合を介して図2Aに示す制御信号E1を1次側のスイッチングFET20に出力してハイレベルでオンし、ローレベルでオフするスイッチングを繰り返している。スイッチングFET20のオン、オフに伴って出力トランス12の1次コイル14への印加電圧は反転を繰り返す。出力トランス12の2次コイル16及び駆動コイル18の極性は1次コイル14と反対であるので、1次コイル14に対し2次コイル16及び駆動コイル18の発生電圧は反転する。制御信号E1がローレベルになると、スイッチングFET20のオフによって駆動コイル18にプラス極性の電圧が誘起され、同期整流駆動回路30に設けたダイオ-ド32、コンデンサ34及び第1抵抗36を介して同期整流FET24のゲ-ト端子Gにゲートバイアス電圧が印加され同期整流FET24がオンとなる。この同期整流FET24に対するゲ-トバイアス電圧は徐々に低下していくが、制御信号E1がハイレベルになる前に、同期整流FET24が動作を停止するスレッショルド電圧Vthを下回らないように時定数が調整されている。続いて制御信号E1がハイレベルになると、スイッチングFET20がオンし、出力トランス12の駆動コイル18にはマイナス極性の電圧が誘起されるが、同期整流駆動回路30に設けたダイオ-ド32への逆方向への電圧印加となるため、同期整流FET24のゲ-ト端子Gへゲートバイアス電圧が印加されない。また、制御信号E1がハイレベルになると同時に、放電リセット制御回路44から図2Iに示す制御信号パルス信号E2が発生し、放電用FET40及び放電用FET42を同時にオンし、放電用FET40が同期整流FET24のゲ-ト電荷を引き抜きオフ状態とする。放電用FET42もオンするため、コンデンサ34に充電していた電荷を放電してリセットする。これにより次に制御信号E1がローレベルとなった場合に、同期整流駆動回路30に設けたダイオ-ド32、コンデンサ34及び第1抵抗36を介して同期整流FET24のゲ-ト端子Gにゲートバイアス電圧を印加することが可能となり、同期整流を繰り返すことができる。このようして同期整流FET24のゲート端子Gに対するマイナス電圧印加を阻止した同期整流動作を行うことで、入力電圧Viが高くなった時の定格を越えるマイナス電圧の印加による同期整流FET24の破壊を確実に防止し、広い入力電圧範囲で動作することができる。次に電源を停止した場合の動作を図3の各部の動作波形を参照して説明する。図3にあっては、図2の場合と同様に同期整流動作を実施しており、時刻t1で電源の停止を行ったとすると、絶縁ドライブ回路22からの制御信号E1がローレベルになり、1次側のスイッチングFET20がオフ状態となり、このため出力トランス12の駆動コイル18にプラス極性の電圧が発生し、同期整流駆動回路30のダイオード32、コンデンサ34及び第1抵抗36を介して同期整流FET24のゲ-ト端子Gにゲートバイアス電圧が印加され、同期整流FET24がオン状態となる。コンデンサ32及び同期整流FET24のゲートに充電された電荷は、第1抵抗36と第2抵抗38により徐々に放電し、ゲートバイアス電圧は放電と共に減衰し、トランスコアが飽和する前の時刻t2でスレッショルド電圧Vthを下回り、同期整流FET24がオフ状態となる。これにより電源停止状態で出力トランス12の2次コイル16に流れる回生電流をカットして出力トランス12の飽和を防ぐことができ、電源停止後に大電流が流れることを確実に防止できる。図4は、本発明による他の同期整流駆動回路31を用いた同期整流型フライバックコンバ-タ絶縁型によるスイッチング電源装置の実施形態を示した回路図である。図4に示した同期整流駆動回路31は、図1に示した同期整流駆動回路30における一対の放電用FET40、42の一方の放電用FET40を、ダイオード46第2に替えている。ダイオード46第2は、コンデンサ34と第1抵抗36間にカソ-ド端子を接続し、アノ-ド端子は同期整流FET24のソース端子に接続して、同期整流FET24への逆電圧の印加を防止している。ダイオード32第1、コンデンサ34、第1抵抗36及び第2抵抗38を接続したゲート回路は、同期整流駆動回路30と同様であるが、コンデンサ34の第1抵抗36側にのみ、放電用FET42が接続されている。放電用FET42のゲート端子Dには放電リセット回路44が接続され、放電リセット回路44からの制御信号E2が与えられる。放電リセット回路44から与えられる制御信号E2は、1次側のスイッチングFET20をオンして駆動コイル18にマイナス極性負極性の電圧を発生するタイミングで出力して放電用FET42をオンして放電回路を形成する。このとき、ダイオード46第2によりスイッチングFET24のゲート端子に逆極性の電圧が印加するのを防止する。放電用FET42のオンによる放電回路で、コンデンサ34の電荷を放電リセットし、次の充電に備える。同期整流動作中に電源を停止した場合は、同期整流駆動回路30と同様に、絶縁ドライブ回路22からの制御信号E1がローレベルとなることで1次側のスイッチングFET20がオフ状態となり、このため出力トランス12の駆動コイル18にプラス極性の電圧が発生し、同期整流駆動回路31のダイオード32第1、コンデンサ34及び第1抵抗36を介して同期整流FET24のゲ-ト端子Gにゲートバイアス電圧が印加され、同期整流FET24がオン状態となる。コンデンサ34及び同期整流FET24のゲートに充電された電荷は、第1抵抗36と第2抵抗38により徐々に放電し、ゲートバイアス電圧は放電と共に減衰し、トランスコアが飽和する前にスレッショルド電圧Vthを下回り、同期整流FET24がオフ状態となる。これにより電源停止状態で出力トランス12の2次コイル16に流れる回生電流をカットして出力トランス12の飽和を防ぐことができ、電源停止後に大電流が流れることを確実に防止できる。図5は、図9に示した平滑コンデンサ126のマイナス側に接続される二次コイル端子に、同期整流FET124を備えたスイッチング電源装置に、同期整流駆動回路30を適用したスイッチング電源装置を示している。図5において、2次コイル16の端子は平滑コンデンサ26のプラス側に接続され、2次コイル16の他端子は、スイッチングFET24のドレイン端子Dに接続され、スイッチングFET24のソース端子Sから平滑コンデンサ26のマイナス側に接続されている。駆動コイル18のコイル接続点は、ダイオード32、コンデンサ34と第1抵抗36を介して同期整流FET24のゲート端子Gに接続されている。駆動コイル18の他端は電流制限抵抗36を介して同期整流FET24のソース端子Sに接続され、同期整流駆動回路30を構成している。この様な回路構成であっても、電源停止状態で出力トランス12の2次コイル16に流れる回生電流をカットして出力トランス12の飽和を防ぐことができ、電源停止後に大電流が流れることを確実に防止できる。図6は、図5に示した回路構成に対して、一対の放電用FET40、42を用いた同期整流駆動回路30から、放電用FET42とダイオード46第2を用いた同期整流駆動回路31にした図である。この場合においても、図4で説明したと同様の機能と動作が実現でき、電源停止後に大電流が流れることを確実に防止できる。なお、上記の実施形態にあっては、同期整流型フライバックコンバータを用いたスイッチング電源装置を例にとるものであったが、本発明は同期整流型フライバックコンバータそのものを含むものである。また上記の実施形態にあっては、絶縁ドライブ回路22で1次側と2次側を絶縁分離しているが、制御回路28側で絶縁分離を行っても良い。また本発明はその目的と利点を損なうことのない適宜の変形を含み、また上記の実施形態に示した数値による限定は受けない。"