"化合物半導体積層構造と、前記化合物半導体積層構造の表面を覆うフッ素含有バリア膜と、前記化合物半導体積層構造の上方に前記フッ素含有バリア膜を挟んで設けられたゲート電極とを備えることを特徴とする半導体装置。前記フッ素含有バリア膜は、フッ化炭素膜、フッ化ホウ素膜、フッ化炭素を側鎖に持つ膜、フッ化ホウ素を側鎖に持つ膜、フッ化酸素を側鎖に持つ膜、フッ化窒素を側鎖に持つ膜からなる群から選ばれるいずれかの膜であることを特徴とする、請求項1に記載の半導体装置。前記化合物半導体積層構造は、ゲートリセスを備え、前記フッ素含有バリア膜は、少なくとも前記ゲートリセスの底面に露出する前記化合物半導体積層構造の表面を覆うことを特徴とする、請求項1又は2に記載の半導体装置。前記フッ素含有バリア膜上に設けられた絶縁膜を備え、前記ゲート電極は、前記絶縁膜上に設けられていることを特徴とする、請求項1~3のいずれか1項に記載の半導体装置。前記絶縁膜は、アルミニウム、ハフニウム、タンタル、ジルコニウム及びシリコンからなる群から選ばれる少なくとも1種の酸化物、窒化物又は酸窒化物を含むことを特徴とする、請求項4に記載の半導体装置。化合物半導体積層構造を形成する工程と、前記化合物半導体積層構造の表面を覆うフッ素含有バリア膜を形成する工程と、前記化合物半導体積層構造の上方に前記フッ素含有バリア膜を挟んでゲート電極を形成する工程とを含むことを特徴とする半導体装置の製造方法。前記フッ素含有バリア膜を形成する工程の前に、前記化合物半導体積層構造にゲートリセスを形成する工程を含み、前記フッ素含有バリア膜を形成する工程において、少なくとも前記ゲートリセスの底面に露出する前記化合物半導体積層構造の表面を覆うフッ素含有バリア膜を形成し、前記ゲートリセスを形成する工程の後、かつ、前記フッ素含有バリア膜を形成する工程の前に、少なくとも前記ゲートリセスの底面に対して薬液処理を施す工程を含むことを特徴とする、請求項6に記載の半導体装置の製造方法。前記フッ素含有バリア膜を形成する工程の後に、前記フッ素含有バリア膜上に絶縁膜を形成する工程を含み、前記ゲート電極を形成する工程において、前記絶縁膜上に前記ゲート電極を形成することを特徴とする、請求項6又は7に記載の半導体装置の製造方法。変圧器と、前記変圧器を挟んで設けられた高圧回路及び低圧回路とを備え、前記高圧回路は、トランジスタを含み、前記トランジスタは、化合物半導体積層構造と、前記化合物半導体積層構造の表面を覆うフッ素含有バリア膜と、前記化合物半導体積層構造の上方に前記フッ素含有バリア膜を挟んで設けられたゲート電極とを備えることを特徴とする電源装置。入力信号を増幅するアンプを備え、前記アンプは、トランジスタを含み、前記トランジスタは、化合物半導体積層構造と、前記化合物半導体積層構造の表面を覆うフッ素含有バリア膜と、前記化合物半導体積層構造の上方に前記フッ素含有バリア膜を挟んで設けられたゲート電極とを備えることを特徴とする高周波増幅器。しかしながら、上述の化合物半導体積層構造を備える半導体装置において、表面に窒素欠損箇所ダングリングボンドが存在する化合物半導体積層構造の上方にゲート電極を形成すると、ダングリングボンドが電子のトラップとして作用し、閾値電圧が変動してしまうことがわかった。この場合、化合物半導体積層構造の表面にフッ素終端処理を施せば、ダングリングボンドがフッ素で終端され、ダングリングボンドが低減し、閾値電圧の変動が抑制されることがわかった。しかしながら、化合物半導体積層構造の表面にフッ素終端処理を施した後、その表面が大気中に露出している時間、即ち、その表面に絶縁膜やゲート電極を形成するまでの放置時間が長いと、閾値電圧の変動が抑制されないことがわかった。そこで、放置時間が長くても、化合物半導体積層構造の表面のダングリングボンドがフッ素で終端された状態が維持されるようにし、閾値電圧の変動を抑制して、信頼性を向上させたい。本半導体装置は、化合物半導体積層構造と、化合物半導体積層構造の表面を覆うフッ素含有バリア膜と、化合物半導体積層構造の上方にフッ素含有バリア膜を挟んで設けられたゲート電極とを備えることを要件とする。本半導体装置の製造方法は、化合物半導体積層構造を形成する工程と、化合物半導体積層構造の表面を覆うフッ素含有バリア膜を形成する工程と、化合物半導体積層構造の上方にフッ素含有バリア膜を挟んでゲート電極を形成する工程とを含むことを要件とする。本電源装置は、変圧器と、変圧器を挟んで設けられた高圧回路及び低圧回路とを備え、高圧回路は、トランジスタを含み、トランジスタは、化合物半導体積層構造と、化合物半導体積層構造の表面を覆うフッ素含有バリア膜と、化合物半導体積層構造の上方にフッ素含有バリア膜を挟んで設けられたゲート電極とを備えることを要件とする。本高周波増幅器は、入力信号を増幅するアンプを備え、アンプは、トランジスタを含み、トランジスタは、化合物半導体積層構造と、化合物半導体積層構造の表面を覆うフッ素含有バリア膜と、化合物半導体積層構造の上方にフッ素含有バリア膜を挟んで設けられたゲート電極とを備えることを要件とする。したがって、本半導体装置及びその製造方法、電源装置、高周波増幅器によれば、放置時間が長くても、化合物半導体積層構造の表面のダングリングボンドがフッ素で終端された状態が維持され、閾値電圧の変動が抑制され、信頼性を向上させることができるという利点がある。以下、図面により、本発明の実施の形態にかかる半導体装置及びその製造方法、電源装置、高周波増幅器について説明する。[第1実施形態]まず、本実施形態にかかる半導体装置及びその製造方法について、図1~図5を参照しながら説明する。本半導体装置は、例えば窒化物半導体などの化合物半導体を用いた化合物半導体積層構造を備える化合物半導体装置である。本実施形態では、化合物半導体装置として、窒化物半導体を用いたFET、具体的には、GaNを電子走行層に用い、AlGaNを電子供給層に用いた窒化物半導体積層構造HEMT構造を備え、ゲート絶縁膜を有するMISMetalInsulatorSemiconductor型のAlGaN/GaN-HEMTを例に挙げて説明する。なお、AlGaN/GaN-HEMTを、AlGaN/GaN-FETともいう。また、窒化物半導体積層構造を、III-V族窒化物半導体積層構造、GaN系半導体積層構造又は化合物半導体積層構造ともいう。また、化合物半導体装置を、窒化物半導体装置又はIII-V族窒化物半導体装置ともいう。本MIS型AlGaN/GaN-HEMTは、図1に示すように、SiC基板1上に、AlN核形成層2、GaN電子走行層3、AlGaN電子供給層4、GaNキャップ層5を積層させた窒化物半導体積層構造6を備える。この場合、電子走行層3と電子供給層4との界面近傍に2次元電子ガス2DEG;Dimensionalelectrongasが生成される。そして、キャップ層5を設けることによって、電子走行層3と電子供給層4との間で歪みが増大し、ピエゾ効果が惹起されて2DEGが増加する。これにより、AlGaN/GaN-HEMTのオン抵抗が低減し、大電流動作が可能となる。なお、図1では、2DEGを破線で示している。また、SiC基板1を、基板又は半導体基板ともいう。また、核形成層2を、バッファ層ともいう。また、各半導体層2~5を、III-V族窒化物半導体層ともいう。なお、AlGaN/GaN-HEMTを構成する窒化物半導体積層構造6は、これに限られるものではなく、少なくともGaN電子走行層3及びAlGaN電子供給層4を含むものであれば良い。例えば、核形成層2やキャップ層5は、他の材料からなる層であっても良いし、多層構造であっても良い。また、例えば、キャップ層5を備えないものであっても良い。本実施形態では、窒化物半導体積層構造6は、ゲートリセス7を備え、このゲートリセス7にゲート電極8が設けられている。ここでは、ゲートリセス7は、電子供給層4の一部が残る深さを有する溝である。このため、ゲート電極8は、窒化物半導体積層構造6の上方、即ち、窒化物半導体積層構造6を構成する電子供給層4の上方に設けられている。なお、ゲートリセス7は、電子走行層3に達する深さを有するものとしても良い。また、ゲートリセス7を、リセス開口部又は電極溝ともいう。ここで、ゲートリセス7を設けているのは、以下の理由による。まず、電源用途への応用のためには、低損失高耐圧のみならず、ゲート電圧オフ時に電流が流れないノーマリーオフ型デバイスとすることが重要である。AlGaN/GaN-HEMTでは、その大きな特徴であるピエゾ効果によって、電子走行層には多数の電子が存在する。これは、大電流動作の実現においては大きな役割を担っている。その反面、単純なデバイス構造を採用した場合、ゲート電圧オフ時にもゲート直下の電子走行層に多数の電子が存在するため、ノーマリーオン型デバイスとなってしまう。そこで、閾値電圧を高くするために、ゲート電極8を設ける領域の電子供給層4又は電子供給層4及び電子走行層3をエッチングで掘り込んでゲートリセス7を形成し、電子走行層3内の電子を減少させるようにしている。また、本実施形態では、窒化物半導体積層構造6の表面を覆うフッ素含有バリア膜9を備える。具体的には、フッ素含有バリア膜9は、窒化物半導体積層構造6のゲート電極8側の表面全体を覆うように設けられている。つまり、フッ素含有バリア膜9は、ゲートリセス7の側面及び底面に露出する電子供給層4及びキャップ層5の表面、及び、ゲート電極8側で表面に露出するキャップ層5の表面を覆うように設けられている。このため、ゲート電極8は、窒化物半導体積層構造6の上方にフッ素含有バリア膜9を挟んで設けられている。なお、フッ素含有バリア膜9は、図2に示すように、ゲートリセス7の底面に露出する窒化物半導体積層構造6ここでは電子供給層4の表面だけを覆うように設けても良い。つまり、フッ素含有バリア膜9は、少なくともゲートリセス7の底面に露出する窒化物半導体積層構造6ここでは電子供給層4の表面を覆うように設ければ良い。ここで、フッ素含有バリア膜9は、水分に対してバリア効果のあるフッ素含有膜である。なお、フッ素含有バリア膜9としては、水分に対するバリア効果が高いフッ素含有膜、即ち、撥水性が高いフッ素含有膜を用いるのが好ましい。このようなフッ素含有バリア膜9は、フッ素との電気陰性度の差が約2.0よりも小さい元素とフッ素との化合物極性の低い分子からなる膜と定義することができる。ここでは、フッ素含有バリア膜9は、フッ化炭素膜CF膜;フルオロカーボン膜である。なお、フッ素含有バリア膜9は、フッ化炭素膜、フッ化ホウ素膜、フッ化炭素を側鎖に持つ膜、フッ化ホウ素を側鎖に持つ膜、フッ化酸素を側鎖に持つ膜、フッ化窒素を側鎖に持つ膜からなる群から選ばれるいずれかの膜であれば良い。より具体的には、フッ素含有バリア膜9は、CFx膜、BFx膜、CFxを側鎖に持つM-CFx膜、BFxを側鎖に持つM-BFx膜、OFxを側鎖に持つM-OFx膜、NFxを側鎖に持つM-NFx膜x=1~4、Mは金属元素又は半導体元素からなる群から選ばれるいずれかの膜であれば良い。このようなフッ素含有バリア膜9は、上記の定義を満たすフッ素含有バリア膜である。このようなフッ素含有バリア膜9を設けているのは、以下の理由による。上述のように、ゲートリセスを形成するためにエッチングしたGaN層やAlGaN層の表面には、レジストに起因した炭素系残渣に加え、エッチングガスに起因したフッ素や塩素等のハロゲン元素や酸化物が含まれる変質層が形成される。この変質層は窒素が欠損した状態になっていることがわかった。つまり、変質層は、窒素欠損箇所、即ち、ダングリングボンドを有することがわかった。このような変質層を有する窒化物半導体積層構造の表面を覆うように絶縁膜を形成すると、絶縁膜/半導体界面におけるGaNやAlGaNの変質層及びGaNやAlGaNの表面に存在するダングリングボンドが電子のトラップとして作用し、閾値電圧が変動してしまうことがわかった。この場合、少なくともゲートリセス内の窒化物半導体積層構造の表面にある残渣や変質層を除去し、フッ素終端処理を施せば、ダングリングボンドがフッ素で終端され、ダングリングボンドが低減し、閾値電圧の変動が抑制されることがわかった。しかしながら、窒化物半導体積層構造の表面にフッ素終端処理を施した後、その表面が大気中に露出している時間、即ち、その表面に絶縁膜を形成するまでの放置時間が長いと、閾値電圧の変動が抑制されないことがわかった。この原因を分析したところ、フッ素終端処理を施した際に生成されたAl-F結合やGa-F結合が大気中の水分と反応し、フッ素が遊離してしまうことがわかった。そこで、本実施形態では、放置時間が長くても、窒化物半導体積層構造6の表面のダングリングボンドがフッ素で終端された状態が維持され、閾値電圧の変動が抑制されるように、図1に示すように、窒化物半導体積層構造6の表面をフッ素含有バリア膜9で覆っている。つまり、少なくともゲートリセス7内の窒化物半導体積層構造6の表面上にフッ素含有バリア膜9を設けることで図2参照、ダングリングボンドをフッ素で終端するとともに、Al-F結合やGa-F結合が大気中の水分と接触するのを抑制するようにしている。これにより、放置時間に影響されない信頼性の高いデバイスを実現することが可能となる。ところで、本実施形態では、フッ素含有バリア膜9上に絶縁膜10が設けられている。つまり、窒化物半導体積層構造6の上方にフッ素含有バリア膜9を挟んで絶縁膜10が設けられている。具体的には、絶縁膜10は、フッ素含有バリア膜9の表面全体を覆うように設けられている。そして、この絶縁膜10上にゲート電極8が設けられている。つまり、ゲート電極8は、窒化物半導体積層構造6の上方にフッ素含有バリア膜9及び絶縁膜10を挟んで設けられている。この絶縁膜10は、窒化物半導体積層構造6とゲート電極8との間ではゲート絶縁膜として機能し、それ以外の領域では表面保護膜として機能する。なお、フッ素含有バリア膜9を、ゲートリセス7の底面に露出する窒化物半導体積層構造6の表面だけを覆うように設ける場合図2参照、絶縁膜10は、フッ素含有バリア膜9の表面全体、及び、窒化物半導体積層構造6のゲート電極8側の表面全体を覆うように設けられることになる。ここで、窒化物半導体積層構造6のゲート電極8側の表面全体とは、ゲートリセス7の側面に露出する電子供給層4及びキャップ層5の表面、及び、ゲート電極8側で表面に露出するキャップ層5の表面である。ここでは、絶縁膜10は、酸化アルミニウム膜である。なお、絶縁膜10の材料としては、酸化アルミニウム以外にも、例えば酸化ハフニウム、酸化シリコン、窒化アルミニウム、窒化ハフニウム、窒化シリコン等を用いることができる。つまり、絶縁膜10は、アルミニウム、ハフニウム、タンタル、ジルコニウム及びシリコンからなる群から選ばれる少なくとも1種の酸化物、窒化物又は酸窒化物を含むものとすれば良い。また、絶縁膜10は、1層であっても良いし、これらの材料のうち2つ以上の材料を積層させた2層以上の多層構造であっても良い。また、ゲート電極8を挟んで両側に、互いに離れてソース電極11及びドレイン電極12が設けられている。本実施形態では、窒化物半導体積層構造6に設けられたソース電極用溝13及びドレイン電極用溝14に、それぞれ、ソース電極11及びドレイン電極12が設けられている。ここでは、ソース電極用溝13及びドレイン電極用溝14は、電子走行層3に達する深さを有する溝である。このため、ソース電極11及びドレイン電極12は、電子走行層3に接する。つまり、ソース電極11及びドレイン電極12は、窒化物半導体積層構造6上、即ち、窒化物半導体積層構造6を構成する電子走行層3上に設けられている。なお、ソース電極用溝13及びドレイン電極用溝14を、電極溝又は凹部ともいう。次に、本実施形態にかかる半導体装置MIS型AlGaN/GaN-HEMTの製造方法について、図3を参照しながら説明する。まず、図3Aに示すように、SiC基板1上に、例えば有機金属気相成長MOVPE;MetalOrganicVaporPhaseEpitaxy法によって、AlN、GaN、AlGaN、GaNを順次堆積させる。例えば、半絶縁性のSiC基板1上に、AlN、i-GaN、i-AlGaN、n-AlGaN、n-GaNを順次堆積させる。これにより、SiC基板1上に、AlN核形成層2、GaN電子走行層3、AlGaN電子供給層4、GaNキャップ層5を積層させた窒化物半導体積層構造6が形成される。なお、MOVPE法の代わりに、分子線エピタキシーMBE;MolecularBeamEpitaxy法等を用いても良い。ここで、AlN、GaN、AlGaN及びGaNの各層2~5の成長条件としては、原料ガスとして、トリメチルアルミニウムガス、トリメチルガリウムガス及びアンモニアガスの混合ガスを用いれば良い。また、成長させる窒化物半導体層2~5に応じて、Al源であるトリメチルアルミニウムガス、Ga源であるトリメチルガリウムガスの供給の有無及び流量を適宜設定すれば良い。また、共通原料であるアンモニアガスの流量は、約100ccm~約10LM程度とすれば良い。また、成長圧力は、約6666Pa~約39996Pa約50Torr~約300torr程度とし、成長温度は、約1000°C~約1200°C程度とすれば良い。さらに、AlGaN及びGaNをn型として成長する際には、n型不純物として例えばSiを含むSiH4ガスを所定の流量で原料ガスに添加し、GaN及びAlGaNにSiをドーピングすれば良い。この場合、Siのドーピング濃度は、約1×1018/cm3程度~約1×1020/cm3程度、例えば5×1018/cm3程度とすれば良い。また、AlN核形成層2の膜厚約0.1μm、GaN電子走行層3の膜厚は約3μm、AlGaN電子供給層4を構成するi-AlGaN層及びn-AlGaN層の膜厚は、それぞれ、約5nm、約20nm、GaNキャップ層5の膜厚は約10nmとすれば良い。また、AlGaN電子供給層4のAl比率は例えば約0.2~0.3程度とすれば良い。次に、図示していないが、素子分離領域を形成した後、図3Bに示すように、ソース電極11及びドレイン電極12を形成する。つまり、まず、窒化物半導体積層構造6のソース電極及びドレイン電極形成予定領域にソース電極用溝13及びドレイン電極用溝14を形成する。つまり、ソース電極及びドレイン電極形成予定領域のキャップ層5、電子供給層4及び電子走行層3の一部を、例えばリソグラフィー及び塩素系ガス等を用いたドライエッチングによって除去して、ソース電極用溝13及びドレイン電極用溝14を形成する。このようにして、ソース電極用溝13及びドレイン電極用溝14として、キャップ層5及び電子供給層4を貫通し、電子走行層3の所定の深さに達する溝を形成する。ここで、ドライエッチングのエッチング条件としては、エッチングガスとして例えばCl2等の塩素系ガスを用い、流量を約30sccmとし、圧力を約2Paとし、RF投入電力を約20Wとすれば良い。また、エッチング深さは、ソース電極用溝13及びドレイン電極用溝14として、電子走行層3の所定の深さに達する溝が形成されるようにすれば良い。次に、ソース電極11及びドレイン電極12の材料として例えばTa/Alを用い、例えば蒸着法及びリフトオフ法によって、ソース電極用溝13及びドレイン電極用溝14を埋め込み、その上部がソース電極用溝13及びドレイン電極用溝14から突出するように、Ta/Alを堆積させる。ここで、Tiの厚さは例えば約20nmとし、Alの厚さは例えば約200nmとすれば良い。その後、例えば窒素雰囲気中において約550°C程度の温度でアニール処理を施して、Ta/Alを電子走行層3にオーミックコンタクトさせる。これにより、一対のオーミック電極としてのソース電極11及びドレイン電極12が形成される。続いて、図3Cに示すように、窒化物半導体積層構造6のゲート電極形成予定領域にゲートリセス7を形成する。つまり、ゲート電極形成予定領域のキャップ層5及び電子供給層4の一部を、例えばリソグラフィー及び塩素系ガス又はフッ素系ガス等を用いたドライエッチングによって除去して、ゲートリセス7を形成する。このようにして、ゲートリセス7として、キャップ層5を貫通し、電子供給層4の一部が残る深さを有する溝を形成する。なお、ここでは、ゲートリセス7として電子供給層4の一部が残る深さを有する溝を形成しているが、これに限られるものではなく、例えば、キャップ層5、電子供給層4、電子走行層3の一部を除去して、ゲートリセス7として電子走行層3の一部が残る深さを有する溝を形成しても良い。ここで、ドライエッチングのエッチング条件としては、エッチングガスとして、例えばCF4、CHF3、C4F6、CF3I、SF6等のフッ素系ガス又は例えばCl2等の塩素系ガスを用いれば良い。また、電子供給層4の残存部分の厚さは、約0nm~約20nm程度、例えば約1nm程度とすれば良い。このようにしてドライエッチングによってゲートリセス7を形成すると、ゲートリセス7の底面及び側面、即ち、ゲートリセス7に露出する窒化物半導体積層構造6の表面ここではGaN層5及びAlGaN層4の表面には、残渣が付着するとともに、ダングリングボンドが存在する変質層が形成される。このため、次に、ゲートリセス7の残渣及び変質層を除去するために薬液処理を施すウェットエッチング。ここでは、ゲートリセス7の残渣を例えば硫酸過水を用いて、変質層を例えばフッ酸HFを用いて、薬液処理して除去する。ここで、フッ酸としては、例えばフッ酸濃度を約0.01~約50程度に希釈したものを用いれば良い。このような薬液処理によって、窒化物半導体積層構造6に形成されたゲートリセス7の底面及び側面を洗浄する。なお、少なくともゲートリセス7の底面に対して薬液処理を施して、少なくともゲートリセス7の底面の残渣及び変質層を除去すれば良い。なお、ゲートリセス7を形成する工程において残渣や変質層が形成されないのであれば、これらを除去するための薬液処理を施す工程は行なわなくても良い。このようにして残渣及び変質層が除去された窒化物半導体積層構造6の表面にはダングリングボンドが存在する。なお、上述の薬液処理を施したとしても、変質層が残っている場合があり、この場合、窒化物半導体積層構造6の表面は、ダングリングボンドが存在する変質層を含むものとなる。また、上述の変質層を除去するための薬液処理を行なわない場合には、変質層が残ることになり、この場合も、窒化物半導体積層構造6の表面は、ダングリングボンドが存在する変質層を含むものとなる。このため、次に、ダングリングボンドをフッ素で終端するとともに、Al-F結合やGa-F結合が大気中の水分と接触するのを抑制するために、ダングリングボンドが存在する窒化物半導体積層構造6の表面を覆うようにフッ素含有バリア膜9を形成する。ここでは、フッ素含有バリア膜9を、窒化物半導体積層構造6のゲート電極8を設ける側の表面全体を覆うように形成する。つまり、フッ素含有バリア膜9を、ゲートリセス7の側面及び底面に露出する電子供給層4及びキャップ層5の表面、及び、ゲート電極8を設ける側で表面に露出するキャップ層5の表面を覆うように形成する。なお、フッ素含有バリア膜9は、少なくともゲートリセス7の底面に露出する窒化物半導体積層構造6ここでは電子供給層4の表面を覆うように形成すれば良い図2参照。ここでは、フッ素含有バリア膜9として、例えば化学気相成長CVD:ChemicalVaporDeposition法によって窒化物半導体積層構造6の表面全体にフッ化炭素膜CF膜を形成する。ここで、フッ化炭素膜の膜厚は、例えば約1nm~約10nm程度とすれば良く、ここでは約5nmとしている。なお、フッ素含有バリア膜9として、フッ化炭素膜、フッ化ホウ素膜、フッ化炭素を側鎖に持つ膜、フッ化ホウ素を側鎖に持つ膜、フッ化酸素を側鎖に持つ膜、フッ化窒素を側鎖に持つ膜からなる群から選ばれるいずれかの膜を形成すれば良い。より具体的には、フッ素含有バリア膜9として、CFx膜、BFx膜、CFxを側鎖に持つM-CFx膜、BFxを側鎖に持つM-BFx膜、OFxを側鎖に持つM-OFx膜、NFxを側鎖に持つM-NFx膜x=1~4、Mは金属元素又は半導体元素からなる群から選ばれるいずれかの膜を形成すれば良い。次に、フッ素含有バリア膜9上に絶縁膜10ゲート絶縁膜を形成する。つまり、窒化物半導体積層構造6の上方にフッ素含有バリア膜9を挟んで絶縁膜10を形成する。具体的には、絶縁膜10を、フッ素含有バリア膜9の表面全体を覆うように形成する。つまり、窒化物半導体積層構造6のゲート電極8を設ける側の表面全体、即ち、ゲートリセス7の側面及び底面に露出する電子供給層4及びキャップ層5の表面、及び、ゲート電極8を設ける側で表面に露出するキャップ層5の表面を覆うように、フッ素含有バリア膜9上に絶縁膜10を形成する。なお、フッ素含有バリア膜9を、ゲートリセス7の底面に露出する窒化物半導体積層構造6の表面だけを覆うように設ける場合図2参照、絶縁膜10を、フッ素含有バリア膜9の表面全体、及び、窒化物半導体積層構造6のゲート電極8を設ける側の表面全体を覆うように形成する。ここで、窒化物半導体積層構造6のゲート電極8を設ける側の表面全体とは、ゲートリセス7の側面に露出する電子供給層4及びキャップ層5の表面、及び、ゲート電極8を設ける側で表面に露出するキャップ層5の表面である。ここでは、絶縁膜10として、例えば原子層堆積ALD:AtomicLayerDeposition法によってフッ素含有バリア膜9の表面全体に酸化アルミニウム膜を形成する。ここで、酸化アルミニウム膜の膜厚は、例えば約5nm~約100nm程度とすれば良く、ここでは約40nmとしている。なお、絶縁膜10として、アルミニウム、ハフニウム、タンタル、ジルコニウム及びシリコンからなる群から選ばれる少なくとも1種の酸化物、窒化物又は酸窒化物を含む絶縁膜を形成すれば良い。また、絶縁膜10として、1層の絶縁膜を形成して良いし、2層以上の多層構造の絶縁膜を形成しても良い。また、ALD法の代わりに、CVD等によって絶縁膜を形成しても良い。次に、ゲートリセス7に形成された絶縁膜10上にゲート電極8を形成する。つまり、窒化物半導体積層構造6の上方に、即ち、窒化物半導体積層構造6に形成されたゲートリセス7に、フッ素含有バリア膜9及び絶縁膜10を挟んで、ゲート電極8を形成する。ここでは、まず、下層レジスト例えば商品名PMGI;米国マイクロケム社製及び上層レジスト例えば商品名PFI32-A8;住友化学社製を、それぞれ、例えばスピンコート法によって、絶縁膜10上に塗布する。そして、紫外線露光によって、例えば約0.8μm径程度の開口を、ゲートリセス7の上方の上層レジストに形成する。次に、上層レジストをマスクとして、下層レジストをアルカリ現像液でウェットエッチングする。次に、上層レジスト及び下層レジストをマスクとして、上層レジスト及び下層レジストに形成された開口及びゲートリセス7内を含む全面にゲートメタルNi:膜厚約10nm程度/Au:膜厚約300nm程度を蒸着する。その後、加温した有機溶剤を用いてリフトオフを行って、下層レジスト及び上層レジストと、上層レジスト上のゲートメタルを除去する。このようにして、ゲートリセス7内をフッ素含有バリア膜9及び絶縁膜10を介して埋め込み、一部が上方に突出する、Ni/Auからなるゲート電極8が形成される。その後、図示していないが、保護膜、コンタクト孔、配線等を形成する各工程を経て、半導体装置MIS型AlGaN/GaN-HEMTが完成する。したがって、本実施形態にかかる半導体装置及びその製造方法によれば、放置時間が長くても、化合物半導体積層構造6の表面のダングリングボンドがフッ素で終端された状態が維持され、閾値電圧の変動が抑制され、信頼性を向上させることができるという利点がある。ここで、図4は、フッ素終端処理又はフッ素含有バリア膜成膜から絶縁膜成膜までの放置時間を変えて閾値変動量を測定した結果を示している。なお、図4では、本実施形態のようにフッ素含有バリア膜9を設けた場合の測定結果を実線Aで示し、比較例としてフッ素含有バリア膜を設けないでフッ素終端処理を施した場合の測定結果を実線Bで示している。図4中、実線Bで示すように、フッ素含有バリア膜を設けないでフッ素終端処理を施した場合には、放置時間が長くなるにしたがって閾値変動量が大きくなることがわかる。これに対し、図4中、実線Aで示すように、本実施形態のようにフッ素含有バリア膜9を設けた場合には、放置時間が長くなっても閾値変動量は変わらないことがわかる。このように、本実施形態のようにフッ素含有バリア膜9を設けることで、大気中に放置することによるフッ素の遊離が抑制され、放置時間にかかわらず、信頼性の高いデバイスを実現できることが確認できた。なお、上述の実施形態では、半導体装置として、GaNを電子走行層に用い、AlGaNを電子供給層に用いたAlGaN/GaN-HEMTを例に挙げて説明しているが、これに限られるものではない。例えば、GaNを電子走行層に用い、InAlNを電子供給層に用いたInAlN/GaN-HEMT、あるいは、GaNを電子走行層に用い、InAlGaNを電子供給層に用いたInAlGaN/GaN-HEMTにも本発明を適用することもできる。また、上述の実施形態では、半導体装置として、ゲートリセスを有するHEMTを例に挙げて説明しているが、これに限られるものではない。例えば、図5に示すように、ゲートリセスを有しないHEMTに本発明を適用することもできる。ゲートリセスを有しないHEMTの場合、ゲートリセスを形成するためのエッチングを行なわないため、ゲートリセスを形成するためのエッチングによって、GaN層やAlGaN層の表面にダングリングボンドが存在する変質層が形成されることはない。しかしながら、このような変質層が形成されていなくても、窒化物半導体積層構造の表面にはダングリングボンドが存在し、その上方にゲート電極を形成すると、ダングリングボンドが電子のトラップとして作用し、閾値電圧が変動してしまうことがわかった。この場合、窒化物半導体積層構造の表面にフッ素終端処理を施せば、ダングリングボンドがフッ素で終端され、ダングリングボンドが低減し、閾値電圧の変動が抑制されることがわかった。しかしながら、窒化物半導体積層構造の表面にフッ素終端処理を施した後、その表面が大気中に露出している時間、即ち、その表面に絶縁膜を形成するまでの放置時間が長いと、閾値電圧の変動が抑制されないことがわかった。このため、ゲートリセスを有しないHEMTにおいても、窒化物半導体積層構造6の表面をフッ素含有バリア膜9で覆うことで、放置時間が長くても、窒化物半導体積層構造6の表面のダングリングボンドがフッ素で終端された状態が維持され、閾値電圧の変動が抑制され、信頼性を向上させることができる。なお、ここでは、窒化物半導体積層構造6のゲート電極8側の表面全体をフッ素含有バリア膜9で覆う場合を例に挙げて説明しているが、これに限られるものではなく、少なくともゲート電極8の直下に露出する窒化物半導体積層構造6の表面をフッ素含有バリア膜9で覆うようにすれば良い。このようなゲートリセスを有しないHEMTを製造するには、上述の実施形態の製造方法図3参照において、ソース電極11及びドレイン電極12を形成した後に、ゲートリセス7を形成する工程を行なわずに、フッ素含有バリア膜9を形成する工程、絶縁膜10を形成する工程、ゲート電極8を形成する工程を行なえば良い。実際には、フッ素含有バリア膜9を形成する工程の前に、ソース電極及びドレイン電極を形成するためのエッチングによる残渣や自然酸化膜を除去するために、表面を例えば硫酸過水及びフッ酸で洗浄するのが好ましい。また、上述の実施形態及び変形例では、半導体装置として、窒化物半導体積層構造6とゲート電極8との間に絶縁膜10を有するMIS型HEMTを例に挙げて説明しているが、これに限られるものではない。例えば窒化物半導体積層構造とゲート電極との間に絶縁膜を有しないショットキー型HEMTにも本発明を適用することもできる。なお、この場合、放置時間は、フッ素終端処理を施した後、その表面にゲート電極を形成するまでの時間である。[第2実施形態]次に、第2実施形態にかかる電源装置について、図6を参照しながら説明する。本実施形態にかかる電源装置は、上述の第1実施形態及び変形例の半導体装置HEMTのいずれかを備える電源装置である。本電源装置は、図6に示すように、高圧の一次側回路高圧回路21及び低圧の二次側回路低圧回路22と、一次側回路21と二次側回路22との間に配設されるトランス変圧器23とを備える。一次側回路21は、交流電源24と、いわゆるブリッジ整流回路25と、複数ここでは4つのスイッチング素子26a,26b,26c,26dとを備えて構成される。また、ブリッジ整流回路25は、スイッチング素子26eを有している。二次側回路22は、複数ここでは3つのスイッチング素子27a,27b,27cを備えて構成される。本実施形態では、一次側回路21のスイッチング素子26a,26b,26c,26d,26eが、第1実施形態及び変形例のいずれかのHEMTとされている。一方、二次側回路22のスイッチング素子27a,27b,27cは、シリコンを用いた通常のMIS-FETとされている。したがって、本実施形態にかかる電源装置によれば、上述の第1実施形態及び変形例にかかる半導体装置HEMTを、高圧回路21に適用しているため、信頼性の高い電源装置を実現することができるという利点がある。[第3実施形態]次に、第3実施形態にかかる高周波増幅器について、図7を参照しながら説明する。本実施形態にかかる高周波増幅器は、上述の第1実施形態及び変形例の半導体装置HEMTのいずれかを備える高周波増幅器である。本高周波増幅器は、図7に示すように、ディジタルプレディストーション回路31と、ミキサー32a,32bと、パワーアンプ33とを備えて構成される。なお、パワーアンプを、単にアンプともいう。ディジタルプレディストーション回路31は、入力信号の非線形歪みを補償するものである。ミキサー32a,32bは、非線形歪みが補償された入力信号と交流信号をミキシングするものである。パワーアンプ33は、交流信号とミキシングされた入力信号を増幅するものであり、上述の第1実施形態及び変形例のいずれかのHEMTを備える。なお、図7では、例えばスイッチの切り替えによって、出力側の信号をミキサー32bで交流信号とミキシングしてディジタルプレディストーション回路31に送出できる構成となっている。したがって、本実施形態にかかる高周波増幅器によれば、上述の第1実施形態及び変形例にかかる半導体装置HEMTを、パワーアンプ33に適用しているため、信頼性の高い高周波増幅器を実現することができるという利点がある。[その他]なお、本発明は、上述した各実施形態及び変形例に記載した構成に限定されるものではなく、本発明の趣旨を逸脱しない範囲で種々変形することが可能である。以下、上述の各実施形態及び変形例に関し、更に、付記を開示する。付記1化合物半導体積層構造と、前記化合物半導体積層構造の表面を覆うフッ素含有バリア膜と、前記化合物半導体積層構造の上方に前記フッ素含有バリア膜を挟んで設けられたゲート電極とを備えることを特徴とする半導体装置。付記2前記フッ素含有バリア膜は、フッ化炭素膜、フッ化ホウ素膜、フッ化炭素を側鎖に持つ膜、フッ化ホウ素を側鎖に持つ膜、フッ化酸素を側鎖に持つ膜、フッ化窒素を側鎖に持つ膜からなる群から選ばれるいずれかの膜であることを特徴とする、付記1に記載の半導体装置。付記3前記化合物半導体積層構造は、ゲートリセスを備え、前記フッ素含有バリア膜は、少なくとも前記ゲートリセスの底面に露出する前記化合物半導体積層構造の表面を覆うことを特徴とする、付記1又は2に記載の半導体装置。付記4前記フッ素含有バリア膜は、前記化合物半導体積層構造の前記ゲート電極側の表面全体を覆うことを特徴とする、付記1又は2に記載の半導体装置。付記5前記フッ素含有バリア膜上に設けられた絶縁膜を備え、前記ゲート電極は、前記絶縁膜上に設けられていることを特徴とする、付記1~4のいずれか1項に記載の半導体装置。付記6前記絶縁膜は、アルミニウム、ハフニウム、タンタル、ジルコニウム及びシリコンからなる群から選ばれる少なくとも1種の酸化物、窒化物又は酸窒化物を含むことを特徴とする、付記5に記載の半導体装置。付記7化合物半導体積層構造を形成する工程と、前記化合物半導体積層構造の表面を覆うフッ素含有バリア膜を形成する工程と、前記化合物半導体積層構造の上方に前記フッ素含有バリア膜を挟んでゲート電極を形成する工程とを含むことを特徴とする半導体装置の製造方法。付記8前記フッ素含有バリア膜を形成する工程において、フッ化炭素膜、フッ化ホウ素膜、フッ化炭素を側鎖に持つ膜、フッ化ホウ素を側鎖に持つ膜、フッ化酸素を側鎖に持つ膜、フッ化窒素を側鎖に持つ膜からなる群から選ばれるいずれかの膜を形成することを特徴とする、付記7に記載の半導体装置の製造方法。付記9前記フッ素含有バリア膜を形成する工程の前に、前記化合物半導体積層構造にゲートリセスを形成する工程を含み、前記フッ素含有バリア膜を形成する工程において、少なくとも前記ゲートリセスの底面に露出する前記化合物半導体積層構造の表面を覆うフッ素含有バリア膜を形成することを特徴とする、付記7又は8に記載の半導体装置の製造方法。付記10前記ゲートリセスを形成する工程の後、かつ、前記フッ素含有バリア膜を形成する工程の前に、少なくとも前記ゲートリセスの底面に対して薬液処理を施す工程を含むことを特徴とする、付記9に記載の半導体装置の製造方法。付記11前記フッ素含有バリア膜を形成する工程において、前記化合物半導体積層構造の前記ゲート電極を設ける側の表面全体を覆うフッ素含有バリア膜を形成することを特徴とする、付記7又は8に記載の半導体装置の製造方法。付記12前記フッ素含有バリア膜を形成する工程の後に、前記フッ素含有バリア膜上に絶縁膜を形成する工程を含み、前記ゲート電極を形成する工程において、前記絶縁膜上に前記ゲート電極を形成することを特徴とする、付記7~11のいずれか1項に記載の半導体装置の製造方法。付記13前記絶縁膜を形成する工程において、アルミニウム、ハフニウム、タンタル、ジルコニウム及びシリコンからなる群から選ばれる少なくとも1種の酸化物、窒化物又は酸窒化物を含む絶縁膜を形成することを特徴とする、付記12に記載の半導体装置の製造方法。付記14変圧器と、前記変圧器を挟んで設けられた高圧回路及び低圧回路とを備え、前記高圧回路は、トランジスタを含み、前記トランジスタは、化合物半導体積層構造と、前記化合物半導体積層構造の表面を覆うフッ素含有バリア膜と、前記化合物半導体積層構造の上方に前記フッ素含有バリア膜を挟んで設けられたゲート電極とを備えることを特徴とする電源装置。付記15入力信号を増幅するアンプを備え、前記アンプは、トランジスタを含み、前記トランジスタは、化合物半導体積層構造と、前記化合物半導体積層構造の表面を覆うフッ素含有バリア膜と、前記化合物半導体積層構造の上方に前記フッ素含有バリア膜を挟んで設けられたゲート電極とを備えることを特徴とする高周波増幅器。"