半導体メモリと、該半導体メモリを制御するコントローラと、外部装置とのデータの送受信用の端子を備えたコネクタと、前記半導体メモリ、前記コントローラ及び前記コネクタを搭載する基板とを有し、前記基板は複数の配線層を備え、第1のモード及び該第1のモードよりも高速な第2のモードで動作可能な半導体メモリ装置であって、前記コントローラと前記コネクタとは、前記基板の同一面に実装されており、前記基板は、前記コネクタの前記第2のモードでのデータ転送用の端子の実装パッドと、前記コントローラの前記第2のモードでのデータ転送用のピンの実装パッドとを接続する配線を、前記コネクタ及び前記コントローラの実装面上の配線層に備えることを特徴とする半導体メモリ装置。前記基板は、前記コネクタの及び前記コントローラの実装面上の配線層とは異なる配線層を経由し、前記コネクタの前記第1のモードでのデータ転送用の端子の実装用のパッドと、前記コントローラの前記第1のモードでのデータ転送用のピンの実装用のパッドとを接続する配線を備えることを特徴とする請求項1記載の半導体メモリ装置。前記コネクタの前記第2のモードでのデータ転送用の端子の実装用のパッドと、前記コントローラの前記第2のモードでのデータ転送用のピンの実装用のパッドとを接続する配線は、少なくとも一対の信号線が並行に形成されて差動配線をなすことを特徴とする請求項1又は2記載の半導体メモリ装置。前記差動配線をなす前記信号線の各々の長さが概ね等しいことを特徴とする請求項3記載の半導体メモリ装置。前記コントローラの前記第2のモードでのデータ転送用のピンが、前記コントローラの周縁部分且つ前記コネクタに近い側に配置されたことを特徴とする請求項1から4のいずれか1項記載の半導体メモリ装置。前記基板を収容する筐体を備え、前記筐体がアルミニウム製であることを特徴とする請求項1から5のいずれか1項記載の半導体メモリ装置。前記半導体メモリ及び前記コントローラと前記筐体とを熱的に接続する放熱部材を備えることを特徴とする請求項6記載の半導体メモリ装置。前記筐体は、リブ状のフィンを外表面に有することを特徴とする請求項6又は7記載の半導体メモリ装置。前記筐体は、前記第1のモード専用の半導体メモリ装置の樹脂製筐体よりも幅広であることを特徴とする請求項6から8のいずれか1項記載の半導体メモリ装置。一つの実施形態は、USB3.0及びUSB2.0のいずれでデータを転送する場合であっても、規格に定められた転送速度を実現できる半導体メモリ装置を提供することを目的とする。一つの実施形態によれば、半導体メモリと、半導体メモリを制御するコントローラと、外部装置とのデータの送受信用の端子を備えたコネクタと、半導体メモリ、コントローラ及びコネクタを搭載する基板とを有し、基板は複数の配線層を備え、第1のモード及び第1のモードよりも高速な第2のモードで動作可能な半導体メモリ装置である。半導体メモリ装置は、コントローラとコネクタとは、基板の同一面に実装されており、基板は、コネクタの第2のモードでのデータ転送用の端子の実装パッドと、コントローラの第2のモードでのデータ転送用のピンの実装パッドとを接続する配線を、コネクタ及びコントローラの実装面上の配線層に備える。以下に添付図面を参照して、実施形態にかかる半導体メモリ装置を詳細に説明する。なお、これらの実施形態により本発明が限定されるものではない。第1の実施形態図1は、第1の実施形態にかかるUSBメモリの分解斜視図である。本実施形態に係るUSBメモリ1は、USB3.0に準拠しており、後方互換によりUSB2.0にも対応している。USBメモリ1は、USBコネクタ2、コントローラ3、メモリパッケージ4などを搭載した基板5が、上ケース6a及び下ケース6bからなる筐体に収容された構成である。メモリパッケージ4は、NAND型フラッシュメモリなどの不揮発性半導体メモリである。コントローラ3は、メモリパッケージ4を制御して情報の読み書きを行う。USBコネクタ2は、USBソケットを備えたホスト機器との接続のためのインタフェースであり、USB3.0でのデータ転送用の端子とUSB2.0でのデータ転送用端子との両方を備えている。図2は、USB3.0に準拠したUSBコネクタ2の端子の配列を示す図である。図2では、各端子の配列を理解しやすくするためにUSBコネクタ2の内部を透過して示している。USBコネクタ2は、USBソケットへの差込方向の先端側に、USB2.0でのデータ転送用の端子として、GND端子81、D端子82、D-端子83、VBUS端子84を備えている。また、USBコネクタ2は、USBソケットへの差込方向後端側に、USB3.0でのデータ転送用の端子として、SSRX端子91、SSRX-端子92、GND端子93、SSTX-端子94及びSSTX端子95を備えている。図3は、上ケース6a及び下ケース6bを装着していない状態でのUSBメモリ1の構成を示す図である。図3aは上面図、図3bは側断面図図3aにおけるIIIb-IIIb断面図、図3cは側面図、図3dは下面図である。コントローラ3は、QFPQuadFlatPackageであり、四辺から突き出したピンを介して基板5に実装されている。基板5は表裏面に各1層、内部に2層の計4層の配線層を備えた多層基板である。以下の説明においては、必要に応じて基板5の上面側から順に、第1の配線層、第2の配線層、第3の配線層、第4の配線層と称して区別する。USBコネクタ2及びコントローラ3は、基板5の上面の第1の配線層に実装されている。また、メモリパッケージ4は、基板5の表裏すなわち、第1の配線層及び第4の配線層に一つずつ実装されている。なお、メモリパッケージ4は、基板5の一方の面のみに実装されていてもよいし、少なくともいずれかの面に2以上実装されていても良い。メモリパッケージ4は、複数のメモリチップを内蔵している。コントローラ3は、メモリパッケージ4のレディビジーピンやチップイネーブルピンを制御することによって、メモリパッケージ4をチップ単位で分割して部分的に使用することが可能である。また、コントローラ3は、インタリーブ機能やパラレルモード機能により、メモリパッケージ4内の複数のチップをチップ単位で同時に動かしたり、複数のパッケージをパッケージ単位で同時に動かすことが可能である。コントローラ3は、複数のメモリパッケージ4や、その内部の複数のメモリチップを同時に駆動させることで、メモリパッケージ4との間で高速にデータを送受信可能である。本実施形態に係るUSBメモリ1は、後方互換でUSB2.0にも対応するため、発明者が知得した参考例としてのUSB2.0規格のUSBコネクタの端子とコントローラのピンとの間の配線について先に説明する。図4は、USB2.0に準拠したUSBメモリでのUSBコネクタの端子とコントローラのピンとの間の結線の一例を示す図である。USB2.0メモリのコネクタ実装パッド51は、USB2.0の四つの端子VBUS端子、D-端子、D端子、GND端子に対応したVBUSパッド51a、D-パッド51b、Dパッド51c及びGND51dで構成される。一方、コントローラはUSBメモリのデータ制御及び転送に必要な信号端子を備えるため、コントローラ実装パッド52はこれらの各端子に対応するパッドを備えるが、ここでは、説明の簡略化のため、データ転送に必要なD端子/D-端子が実装されるDパッド52c及びD-パッド52bのみを特定して示している。USB2.0では、480Mbpsのデータ転送時に差動配線D配線53c/D-配線53bを400mVで振幅させてデータを転送するが、その際、スイッチングノイズや信号スキュー、電磁波等が発生し、転送スピード劣化、不安定動作、データ信頼性の劣化等の悪影響を誘発する。図5は、USBメモリ1のUSBコネクタ2の端子とコントローラ3のピンとの間の基板5における結線の一例を示す図である。USB3.0においては、USB2.0との後方互換性を確保するために、USB2.0で使用していた信号線VBUS/D-/D/GNDを残したまま、5Gbpsでデータ制御及び転送するための差動信号が四つ追加されている。これらの信号線は並行等長でかつ極力短い配線となっている。USBメモリ1のUSBコネクタ実装パッド12は、USB2.0で使用されている端子VBUS端子84/D-端子83/D端子82/GND端子81に対応するVBUSパッド12a、D-パッド12b、Dパッド12c、GND12dの四つと、USB3.0で追加された五つの端子SSRX端子91、SSRX-端子92、GND端子93、SSTX-端子94及びSSTX端子95に対応するSSRXパッド12i、SSRX-パッド12h、GNDパッド12g、SSTX-パッド12f、SSTXパッド12eの五つとの計九つのパッドで構成される。SSTX配線32e及びSSTX-配線32fは、データ送信側差動対信号superspeedtransmitterdifferentialであり、SSRX配線32i及びSSRX-配線32hは、データ受信側差動対信号superspeedreceiverdifferentialである。USBメモリ1は、これらの2対の差動信号線によって5Gbpsのデータ転送を実現する。コントローラ3は、USBメモリ1のデータ制御及び転送に必要な信号端子を備えるため、コントローラ実装パッド22はこれらの各端子に対応するパッドを備えるが、ここでは、説明の簡略化のため、データ転送動作に直接関連する端子を接続するパッドのみを特定して示している。コントローラ実装パッド22は、データ転送に必要な差動対信号D/D-/SSTX/SSTX-/SSRX/SSRX-ピンが実装されるDパッド22c、D-パッド22b、SSTXパッド22e、SSTX-パッド22f、SSRXパッド22i、SSRX-パッド22hを備えている。USBコネクタ実装パッド12とコントローラ実装パッド22とは、それぞれ同じ信号のパッド同士が結線されている。SSTX配線32eとSSTX-配線32fとの差動信号線対及びSSRX配線32iとSSRX-配線32hとの差動対信号線は、基板5の上面の第1の配線層でそれぞれ並行かつ等長となるように配置されている。部品実装面と同一の第1の配線層にUSB3.0用の差動対配線を設けることにより、スイッチングノイズや信号スキュー、電磁波の発生を抑えることができる。一方、D配線32cとD-配線32bとの差動対配線は、ビア42を介して部品実装配線層である第1の配線層とは別の第2の配線層へ導かれ、第2の配線層を介して結線されている。USB2.0でのデータ転送用の配線を部品実装面とは異なる第2の配線層に設けることにより、基板上における他の部品の設置の自由度を確保できる。なお、D配線32cとD-配線32bとは、並行等長で且つ極力短い配線とされている。このように本実施形態においては、USBコネクタ2とコントローラ3とを基板5の同一面に実装している。これにより、USBコネクタ2とコントローラ3とを接続する配線を、複数の配線層にまたがって形成する必要がなくなる。その上で、本実施形態においては、USBコネクタ2のUSB3.0でのデータ転送用の端子とコントローラ3のUSB3.0でのデータ転送用のピンとを接続する配線は、基板5の上面の第1の配線層に設け、USBコネクタ2のUSB2.0でのデータ転送用の端子とコントローラ3のUSB2.0でのデータ転送用のピンとを接続する配線は、基板5内部の第2の配線層に設けている。USB2.0の2本の差動信号線と、USB3.0の4本の差動信号線との計6本の配線のうち、USB3.0でのデータ転送用の4本のみを第1の配線層に設けるため、基板5の上面のUSBコネクタ2-コントローラ3間で配線が占有する面積を縮小できる。これにより、基板5の上面のUSBコネクタ2-コントローラ3間にLEDや受動素子などの部品を搭載する場所を確保することも可能となり、最適な部品配置を行いやすくなる。したがって、基板5の面積を縮小するとともに、性能の向上やコストの低減を実現できる。換言すると、小型で高性能のUSBメモリを低コストで実現できる。なお、D配線32c及びD-配線32bを第3の配線層や第4の配線層に設けた場合も同様の効果が得られる。また、USB2.0よりも高速でデータ転送するUSB3.0でのデータ転送用の差動配線対を基板5の上面の第1の配線層に設け、ビアを介することなく結線しているため、USB3.0での高速転送時にビアの影響で信号が劣化することを抑えられる。なお、USB2.0でのデータ転送は、USB3.0でのデータ転送よりも低速であるため、ビア42によって多少信号が劣化したとしても、規格で定められた転送速度を実現する妨げとはなりにくい。なお、本実施形態においては、USBコネクタ実装パッド12のパッドの配列が端子の配列と同じである構成を例としたが、パッドの配列と端子の配列とが同一である必要はない。すなわち、USBの規格として定められているのはあくまでも端子の配列であるから、USBコネクタ2の内部で端子を立体的に交差させれば、コネクタ実装パッド12を構成する各パッドを端子とは異なる配列で配置したり、任意の位置に配置することが可能である。第2の実施形態図6は、上ケース及び下ケースを装着していない状態での第2の実施形態にかかるUSBメモリ1の構成を示す図である。図6aは上面図、図6bは側断面図図6aにおけるVIb-VIb断面図である。なお、側面及び下面は第1の実施形態と同様である。第2の実施形態にかかるUSBメモリ1は、第1の実施形態と同様であり、USBコネクタ2、コントローラ3、メモリパッケージ4などを搭載した基板5が、上ケース及び下ケースからなる筐体に収容された構成である。図7は、USBメモリ1のUSBコネクタ2の端子とコントローラ3のピンとの間の基板5における結線の一例を示す図である。本実施形態においては、USB2.0でのデータ転送用の配線D配線32c、D-配線32bが、第1の配線層に形成されている。なお、D配線32cとD-配線32bは、並行且つ等長で、極力短い配線とされている。USB2.0でのデータ転送用の配線を、第1の配線層に形成し、並行且つ等長で極力短い配線とすることで、USB2.0でのデータ転送の際の信号の劣化を、第1の実施形態の構成と比較して低減できる。すなわち、本実施形態に係るUSBメモリ1は、USB2.0でのデータ転送時にエラーが発生しにくい。この他については第1の実施形態と同様であるため、重複する説明は割愛する。第3の実施形態図8は、上ケース及び下ケースを装着していない状態での第3の実施形態にかかるUSBメモリ1の構成を示す図である。図8aは上面図、図8bは側断面図図8aにおけるVIIIb-VIIIb断面図、図8cは側面図、図8dは下面図である。第3の実施形態にかかるUSBメモリ1は、第1の実施形態と同様であり、USBコネクタ2、コントローラ3、メモリパッケージ4などを搭載した基板5が、上ケース及び下ケースからなる筐体に収容された構成である。ただし、コントローラ3は、BGABallGridArrayであり、パッケージの底面に配列されたバンプ6を介して基板5に実装されている。コントローラ3は、BGAを採用することで、基板5との電気的な接続による信号の劣化を低減し、高速のデータ転送を実現しやすくなっている。USB3.0でのデータ転送に用いる各ピンSSTX、SSTX-、SSRX、SSRX-は、コントローラ3の周縁部分且つUSBコネクタ2が実装される側に配置されている。これにより、USB3.0でのデータ転送用の配線は、他のピンを迂回することなく基板5の上面の第1の配線層をほぼ最短距離で引き回すことができる。一方、USB2.0でのデータ転送に用いるピンD、D-も、コントローラ3の周縁部分かつUSBコネクタ2が実装される側に配置されているが、データ転送用の配線は、DパッドやD-パッドから第1の配線層上の短い配線を経て、ビアによって基板5内部の第2の配線層へ導かれている。第1、第2の実施形態と同様に、本実施形態においても、USB2.0の2本の差動信号線と、USB3.0の4本の差動信号線との計6本の配線のうち、USB3.0でのデータ転送用の4本のみを第1の配線層に配線するため、基板5の上面のUSBコネクタ2-コントローラ3間で配線が占有するスペースを縮小できる。これにより、基板5の上面のUSBコネクタ2-コントローラ3間にLEDや受動素子などの部品を搭載する場所を確保することも可能となり、最適な部品配置を行いやすくなる。したがって、基板面積を縮小するとともに、性能の向上やコストの低減を実現できる。また、より高速でデータ転送するUSB3.0でのデータ転送用の差動配線対を基板5の上面の第1の配線層に設け、ビアを介することなく結線しているため、USB3.0での高速転送時にビアの影響で信号が劣化することを抑えられる。なお、USB2.0での転送時は、USB3.0での転送時よりもデータ転送速度が低いため、ビアによる信号の劣化は問題とはなりにくい。図9は、コントローラ3の周縁部分且つUSBコネクタ2が実装された側に、USB2.0でのデータ転送用のピンを割り当てられない場合の結線の一例を示す図である。USB3.0でのデータ転送に用いる各ピンSSTX、SSTX-、SSRX、SSRX-は、コントローラ3の周縁部分且つUSBコネクタ2が実装される側に配置されている。これに対して、USB2.0でのデータ転送に用いるピンD、D-は、コントローラ3の中央部分に配置されている。USB2.0でのデータ転送用の配線は、パッドから直接、又は極力短い配線を経てビアで第2、第3又は第4の配線層へ導かれており、USB3.0でのデータ転送用の配線を基板5の厚さ方向に迂回する換言すると、立体交差するように結線されている。第1の実施形態において説明したように、USB2.0でのデータ転送は、USB3.0でのデータ転送よりも低速であるため、ビアを介して第2、第3又は第4の配線層を経由するように配線を設けても、規格で定められたデータ転送速度を実現する妨げとはなりにくい。したがって、このような構成とすることで、USB3.0でのデータ転送用のピンと、USB2.0でのデータ転送用のピンとの全てをコントローラ3の周縁部分かつUSBコネクタ2が実装された側に配置できない場合でも、USB3.0及びUSB2.0の両方で、規格で定められたデータ転送速度を実現することが可能となる。この他については第1の実施形態と同様であるため、重複する説明は割愛する。第4の実施形態図10は、上ケース及び下ケースを装着していない状態での第4の実施形態にかかるUSBメモリ1の構成を示す図である。本実施形態に係るUSBメモリ1は、第1~第3の実施形態と同様であり、USBコネクタ2、コントローラ3、メモリパッケージ4などを搭載した基板5が、上ケース及び下ケースからなる筐体に収容された構成である。図10aは上面図、図10bは側断面図図10aにおけるXb-Xb断面図である。なお、側面及び下面は第3の実施形態と同様である。コントローラ3が、BGABallGridArrayであり、パッケージの底面に配列されたバンプ6を介して基板5に実装されている点は、第3の実施形態と同様である。コントローラ3にBGAを採用することで、基板5との電気的な接続による信号の劣化を低減し、高速のデータ転送を実現しやすくなっている。また、USB2.0でのデータ転送用の配線が、第1の配線層に設けられている点は第2の実施形態と同様である。USB2.0でのデータ転送用の配線を、第1の配線層に形成し、並行且つ等長で極力短い配線とすることで、USB2.0でのデータ転送の際の信号の劣化を、第1の実施形態の構成と比較して低減できる。すなわち、本実施形態に係るUSBメモリ1は、USB2.0でのデータ転送時にエラーを発生しにくくできる。この他については、第1の実施形態と同様であるため、重複する説明は割愛する。第5の実施形態図11は、第5の実施形態にかかるUSBメモリ1の構成を示す図である。図11aは、USBメモリ1の上面図、図11bは、図11aにおけるXIb-XIb断面図、図11cは、USBメモリ1の斜視図である。本実施形態においては、筐体7はアルミニウムを材料として形成されている。筐体7の内部に収容される基板5やこれに搭載されるUSBコネクタ2、コントローラ3、メモリパッケージ4などは第1の実施形態と同様である。すなわち、筐体7を装着していない状態でのUSBメモリ1の構成は、図3に示す構成と同様である。本実施形態における筐体の幅は、USB2.0専用のUSBメモリの樹脂製筐体と同じ幅となっている。このUSB2.0専用のUSBメモリの樹脂性筐体は、25°Cの雰囲気中においてUSB2.0でUSBメモリが動作する際に表面温度が60°C以下である。本実施形態においては、熱伝導性の高いアルミニウムを材料として筐体7が構成されているため、外部電極にUSBコネクタ2を接続してデータ転送を行う際にコントローラ3やメモリパッケージ4、基板5上の受動素子などから発生する熱が外部に放熱されやすい。したがって、コントローラ3やメモリパッケージ4が過熱されて動作が不安定になることを防止できる。また、USBコネクタ2やコントローラ3、メモリパッケージ4などの基板5に実装される部品に対して熱ストレスが生じて機械的強度が低下することを防止できる。さらに、筐体7表面の温度を低く抑えることができるため、安全性を高めることができる。第6の実施形態図12、図13は、第6の実施形態にかかるUSBメモリ1の構成を示す図である。図12aは、筐体7を装着していない状態でのUSBメモリ1の上面図、図12bは筐体7を装着していない状態でのUSBメモリ1の側面図、図12cは筐体7を装着していない状態でのUSBメモリ1の底面図、図13aは、USBメモリ1の上面図、図13bは、図13aにおけるXIIIb-XIIIb断面図、図13cは、USBメモリ1の斜視図である。本実施形態にかかるUSBメモリ1は、コントローラ3やメモリパッケージ4、基板5上に実装された部品の上に放熱部材としての放熱シート8が配置されている。これ以外の部分については第5の実施形態と同様であり、筐体7の幅についても同様である。図13bに示すように、放熱シート8は、コントローラ3やメモリパッケージ4、基板5上に実装された部品などと筐体7とを熱的に接続している。放熱シート8の材料には、例えばシリコーンゴムを適用可能である。また、シリコーンゴム等の材料を母材とし、比較的熱伝導率の高い金属酸化物あるいは窒化ホウ素等を無機充填材フィラーとして混入したものを適用することも可能である。ここではコントローラ3及びメモリパッケージ4に跨るように放熱シート8を配置する構成を例としたが、コントローラ3やメモリパッケージ4などの発熱源となる部品の上のみに部分的に放熱シート8を配置しても良い。また、コントローラ3やメモリパッケージ4が基板5上で占める面積よりも放熱シート8の面積を大きくすることで、放熱シート8の熱容量を増大させて放熱性を向上させることができる。放熱シート8をコントローラ3やメモリパッケージ4と筐体との間に配置する方法としては、コントローラ3やメモリパッケージ4側に貼り付けておいてから筐体7を基板5に被せても良いし、予め放熱シート8を貼り付けておいた筐体7を基板5に被せても良い。本実施形態においては、コントローラ3やメモリパッケージ4などで発生した熱の筐体7への移動が放熱シート8によって促進される。したがって、コントローラ3やメモリパッケージ4が過熱されて動作が不安定になることや、USBコネクタ2やコントローラ3、メモリパッケージ4などの基板5に実装される部品に対して熱ストレスが生じて機械的強度が低下することを防止する効果は第5の実施形態よりも高い。また、さらに、筐体7表面の温度を第5の実施形態よりも低く抑えることができるため、安全性をさらに高めることができる。第7の実施形態図14は、第7の実施形態にかかるUSBメモリ1の構成を示す図である。図14aは、USBメモリ1の上面図、図14bは、図14aにおけるXIVb-XIVb断面図、図14cは、USBメモリ1の斜視図である。筐体7を装着していない状態でのUSBメモリ1は、第6の実施形態と同様である。本実施形態においては、筐体7はスリット穴7aを表面に備えている。すなわち、本実施形態においては、筐体7内部の熱をスリット穴7aから逃がすことにより、放熱効果を高める構造となっている。筐体7がスリット穴7aを備えることを除いては、USBメモリ1の構造は第6の実施形態と同様である。スリット穴7aを形成することにより、筐体7表面の一部が無くなる代わりに、スリット穴7aの周縁部で筐体7の断面が露出する。したがって、スリット穴7aの幅を筐体7の板厚のおおむね半分よりも小さくすることで、筐体7の表面積を増加させることができる。また、スリット穴7aの開口部分では放熱シート8が露出するため、放熱シート8から直接筐体7の外部に熱が放熱される。したがって、スリット穴7aを設けることにより露出する筐体7の断面からの放熱量と放熱シート8から外部への放熱量との合計が、筐体7のスリット穴7aの開口面積に相当する面積からの放熱量よりも大きければ、放熱性は向上する。本実施形態においては、第6の実施形態と同様の効果がより高く得られる。第8の実施形態図15は、第8の実施形態にかかるUSBメモリ1の構成を示す図である。図15aは、USBメモリ1の上面図、図15bは、図15aにおけるXVb-XVb断面図、図15cは、USBメモリ1の斜視図である。筐体7を装着していない状態でのUSBメモリ1は、第6の実施形態と同様である。本実施形態においては、筐体7の外表面にはリブ状のフィン7bが形成されており、筐体7の外表面の表面積は、フィン7bが形成されていない場合と比較して拡大されている。これ以外については第6の実施形態と同様である。本実施形態においては、筐体7の外表面に設けられたフィン7bによって筐体7の表面積が拡大されているため、コントローラ3やメモリパッケージ4などで発生した熱は、効率よく筐体7から放熱される。ここでは筐体7の外表面にリブ状のフィン7bを設けた構成を例としたが、複数の突起を設けて筐体7の外表面の表面積を拡大することも可能である。本実施形態においても、第6の実施形態と同様の効果がより高く得られる。第9の実施形態図16は、第9の実施形態にかかるUSBメモリ1の構成を示す図である。図16aは、USBメモリ1の上面図、図16bは、図16aにおけるXVIb-XVIb断面図、図16cは、USBメモリ1の斜視図である。筐体7を装着していない状態でのUSBメモリ1は、第6の実施形態と同様である。本実施形態においては、筐体は第6の実施形態と比べて幅広となっている。すなわち、USB2.0専用のUSBメモリの樹脂製筐体よりも幅広となっている。これ以外については第6の実施形態と同様である。本実施形態においては、筐体7の幅を広げることによって筐体7の表面積が拡大されているため、コントローラ3やメモリパッケージ4などで発生した熱は、効率良く筐体7から放熱される。本実施形態においても、第6の実施形態と同様の効果がより高く得られる。図17は、第10の実施形態にかかるUSBメモリ1の構成を示す図である。図17aは、USBメモリ1の上面図、図17bは、図17aにおけるXVIIb-XVIIb断面図、図17cは、USBメモリ1の斜視図である。筐体7を装着していない状態でのUSBメモリ1は、第6の実施形態と同様である。本実施形態においては、筐体7は第6の実施形態と比べて幅広となっていることに加え、筐体7の外表面にはリブ状のフィン7bが形成されている。このため、本実施形態においては筐体7の表面積は、第8の実施形態や第9の実施形態と比較してさらに拡大されている。本実施形態においても、第6の実施形態と同様の効果がより高く得られる。なお、上記第5~第10の実施形態のようにアルミニウムを材料として筐体7を形成する場合には、筐体7は上ケースと下ケースとの分割構造でなく一体構造とする換言すると、キャップ状とすることも可能である。この場合には、上下のケースで基板5を挟むのではなく、基板5を内部に挿入するように筐体7を被せて装着することも可能である。ここで、上記第5~第10の実施形態にかかるUSBメモリ1の放熱性について検討する。図18a、bは、第5~第10の実施形態にかかるUSBメモリ1の温度シミュレーション結果を示す図であり、条件2~条件7が第5の実施形態~第10の実施形態に対応する。図18は、コントローラ3がメモリパッケージ4に連続してデータを書き込んでいる状態を想定して最大電流での動作時消費電力最大での動作時の発熱量に相当する熱が発生しているとし、USBコネクタ2にキャップを被せていない状態で十分に広い空間周囲温度25°Cに配置して、自然空冷によって定常状態となった時の、筐体7上ケース側、コントローラ3、及びメモリパッケージ4の温度を示している。ここで、メモリコントローラ4の駆動電圧は3.3V、コントローラ3の駆動電圧は5Vであるとする。また、基板5の表裏のメモリパッケージ4の最大消費は各々150mAであり、コントローラ3の最大電流は300mAであり、USBメモリ1全体には最大で600mAの電流が流れるものとする。電力で表すと、基板5の表裏のメモリパッケージ4の最大消費電力は各々0.495Wであり、コントローラ3の最大消費電力は1.5Wであり、USBメモリ1全体の最大消費電力は2.49Wであるとする。また、各実施形態の筐体7は、純アルミニウム熱伝導率240W/mk、放射率0.8で形成されているものとする。また、放熱シート8はシリコーンゴム熱伝導率15W/mk、放射率0.8で形成されているとする。さらに、第9、第10の実施形態にかかるUSBメモリ1の筐体7は、USB2.0用のUSBメモリの樹脂製筐体の1.3倍の幅となっている。このUSB2.0用のUSBメモリの樹脂性筐体は、動作する際の表面温度が60°C以下である。また、比較の基準として、ABS樹脂熱伝導率0.19W/mk、熱放射率0.8で形成された筐体を有するUSBメモリの温度のシミュレーション結果を条件1として合わせて示す。なお、このUSBメモリの筐体の形状は、第5の実施形態にかかるUSBメモリ1と同様である。条件2~条件7でのシミュレーション結果は、筐体7、コントローラ3、メモリパッケージ4のいずれの箇所においても条件1よりも温度が低くなっており、各実施形態にかかるUSBメモリ1は放熱性に優れていることが確認できた。条件7でのシミュレーション結果で最も低い温度が得られたことから、第10の実施形態のように、アルミ製の筐体7の幅を拡大し、フィン7bを設け、筐体7の内部に放熱シート8を配置してコントローラ3やメモリパッケージ4を筐体7と熱的に接続した構成では、筐体7の表面温度が70°C以下となっており、優れた放熱性を有することが確認できた。なお、上記第5~第10の実施形態においては、筐体7の内部に収容される基板5やこれに搭載されるUSBコネクタ2、コントローラ3、メモリパッケージ4などが第1の実施形態と同様である場合を例としたが、これらが第2~第4の実施形態と同様であっても良い。本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。