多数のページを含むメモリセルアレイのうちのターゲットページに下位ビットデータをプログラムする段階と、プログラムされた前記下位ビットデータをセンシングし、前記メモリセルアレイに接続されページバッファに保存する段階と、前記ターゲットページを消去する段階と、前記ページバッファに上位ビットデータを入力し、入力された前記上位ビットデータと前記ページバッファに保存された前記下位ビットデータとを組み合わせてプログラムデータを生成する段階と、前記プログラムデータを前記ターゲットページにプログラムする段階とを含んでなることを特徴とする、不揮発性メモリ素子のプログラム方法。前記ターゲットページを消去する段階は、前記ターゲットページに接続されたワードラインには消去電圧を印加すると同時に、前記ターゲットページを除いた残りのページに接続されたワードラインには前記消去電圧より高いパス電圧を印加し、前記メモリセルアレイの形成された半導体基板のウェル領域には高電位の消去電圧を印加することを特徴とする、請求項1に記載の不揮発性メモリ装置のプログラム方法。前記上位ビットデータと前記下位ビットデータとを組み合わせて前記プログラムデータを生成する段階は、前記ページバッファの第1ラッチに保存された下位ビットデータを前記ページバッファの第3ラッチへ伝送する段階と、前記ページバッファの第2ラッチに保存された上位ビットデータを前記ページバッファの第3ラッチへ伝送する段階と、前記第3ラッチに保存されたデータを前記プログラムデータとして定義する段階とを含んでなることを特徴とする、請求項1に記載の不揮発性メモリ装置のプログラム方法。ページバッファの第1ラッチに下位ビットデータを入力する段階と、前記下位ビットデータをターゲットページにプログラムする段階と、プログラムされた前記下位ビットデータをセンシングして前記ページバッファの第1ラッチに保存する段階と、前記ターゲットページを消去する段階と、前記ページバッファの第2ラッチに上位ビットデータを入力する段階と、前記ページバッファに保存された前記下位ビットデータと前記上位ビットデータとを組み合わせて前記ターゲットページにプログラムする段階とを含んでなることを特徴とする、不揮発性メモリ装置のプログラム方法。前記ターゲットページを消去する段階は、前記ターゲットページに接続されたワードラインには消去電圧を印加すると同時に、前記ターゲットページを除いた残りのページに接続されたワードラインには前記消去電圧より高いパス電圧を印加し、前記メモリセルアレイの形成された半導体基板のウェル領域には高電位の消去電圧を印加することを特徴とする、請求項4に記載の不揮発性メモリ装置のプログラム方法。多数のページを含むメモリセルアレイに接続されたページバッファに、前記多数のページのうちのターゲットページにプログラムするための下位ビットデータを入力する段階と、前記ターゲットページを消去する段階と、前記ページバッファに上位ビットデータを入力する段階と、前記下位ビットデータと前記上位ビットデータとを組み合わせ、これをプログラムデータとして前記ターゲットページにプログラムする段階とを含んでなることを特徴とする、不揮発性メモリ装置のプログラム方法。前記ターゲットページを消去する段階は、前記ターゲットページに接続されたワードラインには消去電圧を印加すると同時に、前記ターゲットページを除いた残りのページに接続されたワードラインには前記消去電圧より高いパス電圧を印加し、前記メモリセルアレイの形成された半導体基板のウェル領域には高電位の消去電圧を印加することを特徴とする、請求項6に記載の不揮発性メモリ装置のプログラム方法。前記上位ビットデータと前記下位ビットデータとを組み合わせる段階は、前記ページバッファの第1ラッチに保存された下位ビットデータを前記ページバッファの第3ラッチへ伝送する段階と、前記ページバッファの第2ラッチに保存された上位ビットデータを前記ページバッファの第3ラッチへ伝送する段階と、前記第3ラッチに保存されたデータを前記プログラムデータとして定義する段階とを含んでなることを特徴とする、請求項6に記載の不揮発性メモリ装置のプログラム方法。ページバッファの第1ラッチに下位ビットデータを入力する段階と、多数のページを含むメモリセルアレイのうちのターゲットページを消去する段階と、前記ページバッファの第2ラッチに上位ビットデータを入力する段階と、前記ページバッファに保存された前記下位ビットデータと前記上位ビットデータとを組み合わせて前記ターゲットページにプログラムする段階とを含んでなることを特徴とする、不揮発性メモリ装置のプログラム方法。前記ターゲットページを消去する段階は、前記ターゲットページに接続されたワードラインには消去電圧を印加すると同時に、前記ターゲットページを除いた残りのページに接続されたワードラインには前記消去電圧より高いパス電圧を印加し、前記メモリセルアレイの形成された半導体基板のウェル領域には高電位の消去電圧を印加することを特徴とする、請求項9に記載の不揮発性メモリ装置のプログラム方法。多数のページを含むメモリセルアレイと、前記メモリセルアレイに接続され、第1、第2および第3ラッチを有するページバッファとを含み、前記ページバッファは、プログラム動作の際に下位ビットデータを前記第1ラッチに保存し、保存された前記下位ビットデータを前記メモリセルアレイのターゲットページにプログラムする段階と、前記ターゲットページにプログラムされた前記下位ビットデータをセンシングして前記第1ラッチに保存する段階と、前記メモリセルアレイのうちの前記ターゲットページのデータを消去する段階と、上位ビットデータを前記第2ラッチに保存し、保存された前記上位ビットデータと前記下位ビットデータとを組み合わせて前記第3ラッチにプログラムデータとして保存する段階と、前記プログラムデータを前記ターゲットページにプログラムする段階とを順次実行することを特徴とする、不揮発性メモリ装置。多数のページを含むメモリセルアレイと、前記メモリセルアレイに接続され、第1、第2および第3ラッチを有するページバッファを含み、前記ページバッファは、プログラム動作の際に下位ビットデータを前記第1ラッチに保存する段階と、前記メモリセルアレイのうちのターゲットページのデータを消去する段階と、上位ビットデータを第2ラッチに保存した後、保存された前記上位ビットデータと前記下位ビットデータとを組み合わせて第3ラッチにプログラムデータとして保存する段階と、前記プログラムデータを前記ターゲットページにプログラムする段階とを順次実行することを特徴とする、不揮発性メモリ装置。本発明の目的は、選択されたページの下位ビットプログラム動作の後、選択されたページの下位ビットデータをセンシングしてページバッファに保存した後、選択されたページ消去動作を行い、ページバッファに上位ビットデータを入力し、しかる後に、予め保存された下位ビットデータと新しく入力された上位ビットデータを用いて、選択されたページのプログラム動作を行うことにより、選択されたページに含まれた消去セルのしきい値電圧分布の変化を抑制して読出マージンを改善することができる、不揮発性メモリ素子のプログラム方法を提供することにある。本発明のある観点によれば、多数のページを含むメモリセルアレイのうちのターゲットページに下位ビットデータをプログラムする段階と、プログラムされた前記下位ビットデータをセンシングし、前記メモリセルアレイに接続されページバッファに保存する段階と、前記ターゲットページを消去する段階と、前記ページバッファに上位ビットデータを入力し、入力された前記上位ビットデータと前記ページバッファに保存された前記下位ビットデータとを組み合わせてプログラムデータを生成する段階と、前記プログラムデータを前記ターゲットページにプログラムする段階とを含んでなる、不揮発性メモリ素子のプログラム方法を提供する。本発明の他の観点によれば、多数のページを含むメモリセルアレイに接続されたページバッファに下位ビットデータを入力する段階と、前記多数のページのうちのターゲットページを消去する段階と、前記ページバッファに上位ビットデータを入力する段階と、前記下位ビットデータと前記上位ビットデータとを組み合わせ、これをプログラムデータとして前記ターゲットページにプログラムする段階とを含んでなる、不揮発性メモリ素子のプログラム方法を提供する。本発明の別の観点によれば、多数のページを含むメモリセルアレイと、前記メモリセルアレイに接続され、第1、第2および第3ラッチを有するページバッファとを含み、前記ページバッファは、プログラム動作の際に下位ビットデータを前記第1ラッチに保存し、保存された前記下位ビットデータを前記メモリセルアレイのターゲットページにプログラムする段階と、前記ターゲットページにプログラムされた前記下位ビットデータをセンシングして前記第1ラッチに保存する段階と、前記メモリセルアレイのうちの前記ターゲットページのデータを消去する段階と、上位ビットデータを前記第2ラッチに保存し、保存された前記上位ビットデータと前記下位ビットデータとを組み合わせて前記第3ラッチにプログラムデータとして保存する段階と、前記プログラムデータを前記ターゲットページにプログラムする段階とを順次実行することを特徴とする、不揮発性メモリ素子を提供する。本発明によれば、選択されたページの下位ビットプログラム動作の後、選択されたページの下位ビットデータをセンシングしてページバッファに保存した後、選択されたページを消去し、ページバッファに上位ビットデータを入力し、ページバッファに保存された下位ビットデータと新しく入力された上位ビットデータを用いて、選択されたページのプログラム動作を行うことにより、選択されたページに含まれた消去セルのしきい値電圧分布の変化を抑制して読出マージンを改善することができる。以下、添付図面を参照して本発明の好適な実施例を詳細に説明する。ところが、本発明は、これらの実施例に限定されるものではなく、互いに異なる様々な形態で実現できる。但し、これらの実施例は本発明の開示を完全たるものにし、通常の知識を有する者に発明の範疇を完全に知らせるために提供されるものである。図3は不揮発性メモリ素子のメモリセルアレイとページバッファを示す構成図である。図3を参照すると、メモリセルアレイ100は多数のストリングを含む。ストリングそれぞれは、ビットライン例えば、BLeと共通ソースラインCSLとの間に直列接続されたドレイン選択トランジスタDST、多数のメモリセルMCn~MC0およびソース選択トランジスタSSTを含む。メモリセルアレイ100の多数のメモリセルのうち、同一のワードラインに接続されたメモリセルは、同一のページに区分される。例えば、ワードラインWLn-1に接続されたメモリセルMCn-1は一つのページとして定義される。ページバッファ200は、メモリセルアレイ100のビットラインBLeおよびBLoに接続される。ページバッファ200はビットライン選択部210、プリチャージ部220、第1ラッチ230、第2ラッチ240、および第3ラッチ250を含む。ビットライン選択部210はイブンビットラインBLeまたはオッドビットラインBLoをページバッファ200内の感知ノードS0に選択的に接続する。プリチャージ部220は、感知ノードS0に電源電圧を印加してプリチャージする。第1ラッチ230は、プログラムデータ入力動作の際に入出力端子YAから伝送されたプログラムデータを一時保存した後、ビットライン選択部210によって選択的に感知ノードS0に接続されたビットラインを介してターゲットページのメモリセルにプログラムデータを伝送する。また、第1ラッチ230は、センシング動作の際にビットライン選択部210によって選択的に感知ノードS0に接続されたビットラインを介してターゲットページのメモリセルのプログラム状態をセンシングしてセンシングデータを保存する。第2ラッチ240は、プログラムデータ入力動作の際に上位ビットデータの伝送を入出力端子YAから受けて一時保存する。第3ラッチ250は、下位ビットデータおよび上位ビットデータを共にプログラムする動作の際に、第1および第2ラッチ230および240にそれぞれ保存された下位ビットデータと上位ビットデータとを組み合わせ、これをメモリセルにプログラムデータとして伝送する。図4は本発明の一実施例に係るプログラム方法を説明するための順序図である。次に、図3および図4を参照して、本発明の一実施例に係る半導体メモリ装置のプログラム方法を説明する。1下位ビットLSBデータの入力410メモリセルアレイ100のうちのターゲットページにプログラムするための下位ビットデータをページバッファ200の第1ラッチ230に保存する。さらに詳しくは、ページバッファ200に接続された入出力端子YAを介して下位ビットデータが第1ラッチ230に伝送されて一時保存される。2下位ビットデータのプログラム420下位ビットデータのプログラム動作を行ってメモリセルアレイ100のターゲットページに下位ビットデータをプログラムする。さらに詳しくは、ページバッファ200のビットライン選択部210は、イブンおよびオッドビットラインのうち一つのビットライン例えば、イブンビットラインBLeを選択して感知ノードS0に接続する。この際、感知ノードS0は第1ラッチ230に保存された下位ビットデータに応答して電位レベルがハイレベルまたはローレベルに制御され、制御された感知ノードS0の電位レベルに応じて、感知ノードS0に接続されたビットラインの電位も制御される。その後、ターゲットページに接続されたワードラインWLにプログラム電圧が印加され、ターゲットページのうちの選択されたメモリセルMCn-1に下位ビットデータがプログラムされる。3下位ビットデータのセンシング430メモリセルアレイ100のターゲットページのうちの選択されたメモリセルMCn-1にプログラムされたデータをセンシングしてページバッファ200に保存する。さらに詳しくは、ターゲットページに接続されたワードラインWLに読出電圧が印加され、ワードラインWLを除いた残りのワードラインWL~WLおよびWLにはパス電圧が印加される。その後、ページバッファ200のビットライン選択部210はイブンビットラインBLeを選択して感知ノードS0に接続する。これにより、選択されたメモリセルMCn-1のプログラム状態に応じて、イブンビットラインBLeおよび感知ノードS0の電位はハイレベルを保つか或いはローレベルにディスチャージされる。第1ラッチ230は感知ノードS0の電位をセンシングし、これを選択されたメモリセルMCn-1の下位ビットデータとして保存する。4ターゲットページの消去440メモリセルアレイ100のうちのターゲットページに含まれたメモリセルのデータを消去する。この際、消去動作は、選択されたターゲットページのメモリセルのみを消去するページ単位の消去動作を行う。次に、ページ単位の消去動作を例を挙げて説明する。まず、ターゲットページに接続されたワードラインWLには0Vの動作電圧を印加し、選択されたワードラインWLを除いた残りのワードラインWL~WLおよびWLには消去禁止電圧約5Vが印加される。その後、メモリセルアレイ100が配置された半導体基板のPウェルに約18V~20Vの消去電圧が印加される。これにより、選択されたワードラインWLに接続されたメモリセルは、消去電圧によって、フローティングゲートに保存された電荷が半導体基板にトンネリングして消去される。ところが、残りのワードラインWL~WLおよびWLは、半導体基板のPウェルに消去電圧が印加されても、メモリセルのゲートに印加される消去禁止電圧によって、フローティングゲートに保存された電荷がトンネリングしないため、消去動作が行われない。このような方式でターゲットページのメモリセルのみを消去することができる。5上位ビットデータの入力450メモリセルアレイ100のうちのターゲットページにプログラムするための上位ビットデータをページバッファ200の第2ラッチ240に保存する。さらに詳しくは、ページバッファ200に接続された入出力端子YAを介して上位ビットデータが第2ラッチ240に伝送されて一時保存される。6下位ビットデータおよび上位ビットデータのプログラム460第1ラッチ230および第2ラッチ240に保存された、センシングされた下位ビットデータと入力された上位ビットデータとを組み合わせて、第3ラッチ250に保存する。その後、プログラム動作を行い、第3ラッチ250に保存された組み合わせデータを感知ノードS0を介してターゲットページの選択されたメモリセル例えば、MCn-1に伝送してプログラムする。上述したように、本発明の一実施例によれば、プログラムされた下位ビットデータをセンシングした後、ターゲットページを消去し、下位ビットデータと上位ビットデータとを組み合わせてプログラムすることにより、下位ビットプログラム動作時のインターフェアレンスによるしきい値電圧変化要素を除去することができる。図5は本発明の他の実施例に係るプログラム方法を説明するための順序図である。次に、図3および図5を参照して本発明の他の実施例に係る半導体メモリ装置のプログラム方法を説明する。1下位ビットLSBデータの入力510メモリセルアレイ100のうちのターゲットページにプログラムするための下位ビットデータをページバッファ200の第1ラッチ230に保存する。さらに詳しくは、ページバッファ200に接続された入出力端子YAを介して下位ビットデータが第1ラッチ230へ伝送されて一時保存される。2ターゲットページの消去520メモリセルアレイ100のうちのターゲットページに含まれたメモリセルのデータを消去する。ターゲットページはプログラム動作を行わなかったが、以前ページのプログラム動作の際に発生するインターフェアレンスによってメモリセルのしきい値電圧値が上昇しうるので、消去動作を行う。この際、消去動作は選択されたターゲットページのメモリセルのみを消去するページ単位の消去動作を行う。次に、ページ単位の消去動作を例を挙げて説明する。まず、ターゲットページに接続されたワードラインWLには0Vの動作電圧を印加し、選択されたワードラインWLを除いた残りのワードラインWL~WLおよびWLには消去禁止電圧約5Vが印加される。その後、メモリセルアレイ100が配置された半導体基板のPウェルに約18V~20Vの消去電圧が印加される。これにより、選択されたワードラインWLに接続されたメモリセルは、消去電圧によって、フローティングゲートに保存された電荷が半導体基板にトンネリングして消去される。ところが、残りのワードラインWL~WLおよびWLは、半導体基板のPウェルに消去電圧が印加されても、メモリセルのゲートに印加される消去禁止電圧によって、フローティングゲートに保存された電荷がトンネリングしないため、消去動作が行われない。このような方式でターゲットページのメモリセルのみを消去することができる。3上位ビットデータの入力530メモリセルアレイ100のうちのターゲットページにプログラムするための上位ビットデータをページバッファ200の第2ラッチ240に保存する。さらに詳しくは、ページバッファ200に接続された入出力端子YAを介して上位ビットデータが第2ラッチ240へ伝送されて一時保存される。4下位ビットデータおよび上位ビットデータのプログラム540第1ラッチ230および第2ラッチ240に保存された、センシングされた下位ビットデータと入力された上位ビットデータとを組み合わせて、第3ラッチ250に保存する。その後、プログラム動作を行い、第3ラッチ250に保存された組み合わせデータを感知ノードS0を介してターゲットページの選択されたメモリセル例えば、MCn-1へ伝送してプログラムする。上述した本発明の一実施例によれば、下位ビットデータをページバッファに入力した後、ターゲットページを消去し、下位ビットデータと上位ビットデータとを組み合わせてプログラムすることにより、下位ビットプログラム動作時のインターフェアレンスによるしきい値電圧変化要素を除去することができる。