"発振周波数を制御可能に構成され、発振出力信号を出力する発振回路と、前記発振出力信号に応じて、入力電圧を昇圧した昇圧電圧を出力するチャージポンプ回路と、前記チャージポンプ回路の前記昇圧電圧を所定電圧に調整する電圧レギュレータ回路と、前記電圧レギュレータ回路に流れる第1の電流が第1の基準電流より小さい時に前記発振回路の発振周波数を高くし、前記第1の電流が前記第2の基準電流より大きい時に前記発振回路の発振周波数を低くし、前記第1の電流が第1の基準電流と前記第2の基準電流の間にある時は、前記発振回路の発振周波数を維持するように前記発振回路を制御する制御信号を出力する制御回路と、を備えることを特徴とする電源回路システム。前記チャージポンプ回路は、入力電圧が印加された電荷転送素子と、一端が前記電荷転送素子に結合され、他端に前記発振出力信号が印加されたキャパシタとを含み、前記発振出力信号に応じて電荷を転送することにより、前記入力電圧を昇圧した昇圧電圧を出力することを特徴とする請求項1に記載の電源回路システム。前記電圧レギュレータ回路は、第1の入力端子に基準電圧が印加され、第2の入力端子に前記昇圧電圧に応じて電圧が印加されたオペアンプと、このオペアンプと、このオペアンプの出力電圧によって制御され、前記第1の電流を流す第1のトランジスタと、を備えることを特徴とする請求項1又は2に記載の電源回路システム。発振周波数を制御可能に構成され、発振出力信号を出力する発振回路と、前記発振出力信号に応じて、入力電圧を昇圧した昇圧電圧を出力するチャージポンプ回路と、第1の入力端子に基準電圧が印加され、第2の入力端子に前記昇圧電圧に応じた電圧が印加されたオペアンプと、このオペアンプの出力電圧によって制御され、前記第1の電流を流す第1のトランジスタと、を備え、前記チャージポンプ回路の前記昇圧電圧を所定電圧に調整する電圧レギュレータ回路と、前記第1のトランジスタと前記チャージポンプ回路の出力端子の間に接続された第2のトランジスタと、前記第2のトランジスタとカレントミラーを形成し、前記第1の電流に比例し、前記第1の電流より小さい第2の電流を出力する第3のトランジスタと、前記第2のトランジスタとカレントミラーを形成し、前記第1の電流に比例し、前記第2の電流より小さい第3の電流を出力する第4のトランジスタと、前記第2の電流と定電流とを比較する第1の電流比較回路と、前記第3の電流と前記定電流とを比較する第2の電流比較回路と、前記第2の電流が前記定電流より小さい時に、前記発振回路の発振周波数を高くし、前記第3の電流が前記定電流より大きい時に、前記発振回路の発振周波数を低くし、前記第2の電流が前記定電流より大きく、前記第3の電流が前記定電流より小さい時に、前記発振回路の発振周波数を維持するように前記発振回路を制御する制御信号を出力する制御回路と、を備えることを特徴とする電源回路システム。前記チャージポンプ回路は、入力電圧が印加された電荷転送素子と、一端が前記電荷転送素子に結合され、他端に前記発振出力信号が印加されたキャパシタとを含み、前記発振出力信号に応じて電荷を転送することにより、前記入力電圧を昇圧した昇圧電圧を出力する請求項4に記載の電源回路システム。前記第1の電流比較回路は、前記第3のトランジスタに直列に接続され、前記定電流を流す第1の電流源と、前記第3のトランジスタと前記第1の電流源との接続ノードの電圧が印加される第1のインバータと、を備え、前記第2の電流比較回路は、前記第4のトランジスタに直列に接続され、前記定電流を流す第2の電流源と、前記第4のトランジスタと前記第2の電流源との接続ノードの電圧が印加される第2のインバータと、を備えることを特徴とする請求項4又は5に記載の電源回路システム。前記発振回路は、前記制御回路の前記制御信号に応じて抵抗値が変化する可変抵抗回路を備え、前記可変抵抗回路に流れる電流に応じて動作するリング発振器であることを請求項1乃至6のいずれかに記載の電源回路システム。前記可変抵抗回路は、複数の抵抗と、前記制御信号に応じて前記複数の抵抗の中、いずれか1つの抵抗を選択する選択回路と、を備えることを特徴とする請求項7に記載の電源回路システム。しかしながら、電圧レギュレータ回路により調整されたチャージポンプ回路の昇圧電圧を検知し、その昇圧電圧が所定電圧に到達した時に、チャージポンプ回路の動作周波数等を調整する電源回路システムにおいては、出力電圧昇圧電圧のリップルが大きいという問題があった。また、従来の電源回路システムでは、負荷回路の負荷量が急激に変動した場合に安定な出力電圧を確保することができなかった。本発明の電源回路システムは、発振周波数を制御可能に構成され、発振出力信号を出力する発振回路と、前記発振出力信号に応じて、入力電圧を昇圧した昇圧電圧を出力するチャージポンプ回路と、前記チャージポンプ回路の前記昇圧電圧を所定電圧に調整する電圧レギュレータ回路と、前記電圧レギュレータ回路に流れる第1の電流が第1の基準電流より小さい時に前記発振回路の発振周波数を高くし、前記第1の電流が前記第2の基準電流より大きい時に前記発振回路の発振周波数を低くし、前記第1の電流が第1の基準電流と前記第2の基準電流の間にある時は、前記発振回路の発振周波数を維持するように前記発振回路を制御する制御信号を出力する制御回路と、を備えることを特徴とするものである。本発明の電源回路システムによれば、チャージポンプ回路の消費電流を所定の昇圧電圧を得るために必要最小限に抑えることができる。また、出力電圧のリップルを抑制すると共に、負荷回路の負荷量が急激に変動した場合であっても安定な出力電圧を確保することができる。図1は、本発明の実施形態による電源回路システム100の全体構成を示すブロック図である。この電源回路システム100は、可変抵抗回路10を備えたリング発振器20発振回路の一例と、リング発振器20の発振出力信号OSCOUTに応じて、入力電圧VDDを昇圧した昇圧電圧HVを出力するチャージポンプ回路30、チャージポンプ回路30の昇圧電圧HVを所定電圧に調整する電圧レギュレータ回路40、電圧レギュレータ回路40に流れる第1の電流I0と、予め設定された第1の基準電流とを比較する第1の電流比較回路50、電圧レギュレータ回路40に流れる第1の電流I0と、予め設定された第2の基準電流を比較する第2の電流比較回路60、第1及び第2の電流比較回路50,60の第1及び第2の比較信号SIGUP9U,SIGUP18Uに応じて、可変抵抗回路10の抵抗値を制御するための3ビットの制御信号SEL2SEL1SEL0を出力する制御回路70と、を含んで構成される。電圧レギュレータ回路40によって調整された昇圧電圧HVは、負荷回路80に印加される。すなわち、電源回路システム100は、電圧レギュレータ回路40で消費している第1の電流I0を第1及び第2の電流比較回路50,60で検出する。そして、制御回路70は、電圧レギュレータ回路40に流れる第1の電流I0が、第1の基準電流より小さい時に、リング発振器20の発振周波数を高くし、第1の電流I0が第2の基準電流より大きい時に、リング発振器20の発振周波数を低くし、第1の電流I0が第1の基準電流と第2の基準電流の間にある時は、リング発振器20の発振周波数を維持するようにリング発振器20を制御する。以下、電源回路システム100を構成している各回路の構成を説明する。<<チャージポンプ回路30の構成>>図2は、チャージポンプ回路30の回路図である。チャージポンプ回路30は、入力電圧VDDを昇圧した昇圧電圧HVを出力する回路であり、7個のダイオード31a~31g電荷転送素子の一例が同じ向きに直列に接続され、各接続ノードに6個のキャパシタ32a~32fの第1の端子が接続されている。第1段のダイオード31aのアノードに電源電圧VDDが印加されている。キャパシタ32a,32c,32eの第2の端子には、発振出力信号OSCOUTがインバータ33を介して印加される。キャパシタ32b,32d,32fの第2の端子には、発振出力信号OSCOUTが2段のインバータ33,34を介して印加される。つまり、キャパシタ32a,32c,32eには、発振出力信号OSCOUTと逆相のクロック信号が印加され、キャパシタ32b,32d,32fには、発振出力信号OSCOUTと同相のクロック信号が印加される。発振出力信号OSCOUTは、HレベルとLレベルを繰り返すクロック信号であり、Hレベルは電源電圧VDD、Lレベルは接地電圧0Vになっている。チャージポンプ回路30の第1段に着目すると、発振出力信号OSCOUTがHレベルの時は、第1段のキャパシタ32aの第2の端子はLレベルである。第1段のキャパシタ32aの第1の端子は、第1段のダイオード31aを介して電荷が転送されることでVDD-Vtに充電される。Vtはダイオード31a~31gの順方向の閾値電圧である。発振出力信号OSCOUTがHレベルからLレベルに変化すると、第1段のキャパシタ32aの第2の端子はLレベルからHレベルに変化する。これにより、第1段のキャパシタ32aの第1の端子は、VDDVtからVDDVtVDD、つまり2VDDVtに変化する。また、第2段のキャパシタ32bの第2の端子はLレベルになる。すると、第2段のダイオード31bを介して第2段のキャパシタ32bに電荷が転送され、第2段のキャパシタ32bの第1の端子は2VDDVtVt、つまり2VDDVtに充電される。この時、第1段のダイオード31aは逆バイアスによりオフし、電荷の逆流が防止されている。このようにして、発振出力信号OSCOUTに応じて、チャージポンプ回路30の第1段から後段に向けて電荷が転送され、各段において昇圧が行われる。そして、最終段のダイオード31gのカソードである出力端子35から7VDDVtという昇圧電圧HVが出力される。この昇圧電圧HVは電圧レギュレータ回路40により所定電圧に調整される。なお、チャージポンプ回路30の段数は負荷回路80で必要とされる電圧に応じて変更することができる。また、ダイオード31a~31gは、MOSトランジスタ等のスイッチング素子で形成することができる。この場合、リング発振器20の発振周波数、つまり発振出力信号OSCOUTの周波数が高いほど、チャージポンプ回路30の電荷転送レートが高くなるので、その消費電流は大きくなる。逆に、発振出力信号OSCOUTの周波数が低いほど、チャージポンプ回路30の電荷転送レートが低くなるので、その消費電流は小さくなる。したがって、リング発振器20の発振周波数を制御することにより、チャージポンプ回路30の消費電流を制御することができる。<<電圧レギュレータ回路40の構成>>図3は、電圧レギュレータ回路40の回路図である。電圧レギュレータ回路40は、チャージポンプ回路30の昇圧電圧HVを任意の電圧レベルに調整するための回路である。オペアンプ41の第1の入力端子に基準電圧源42を介して基準電圧VREF例えば、12Vが印加される。チャージポンプ回路30の出力端子35と接地の間に抵抗43と抵抗44が直列に接続されている。抵抗43と抵抗44との接続ノードの電圧は、オペアンプ41の第2の入力端子-に印加される。オペアンプ41の出力電圧は、Nチャネル型トランジスタ45のゲートに印加される。Nチャネル型トランジスタ45とPチャネル型MOSトランジスタ46はチャージポンプ回路30の出力端子35と接地の間に直列に接続されている。Pチャネル型MOSトランジスタ46のソースはチャージポンプ回路30の出力端子35に接続され、ゲート及びドレインは共通接続されている。Nチャネル型トランジスタ45のドレインはPチャネル型MOSトランジスタ46のドレインに接続され、そのソースは接地されている。Nチャネル型トランジスタ45及びPチャネル型MOSトランジスタ46には第1の電流I0が流れる。これにより、オペアンプ41に負帰還がかかるので、オペアンプ41の第2の入力端子-の電圧は、第1の入力端子に印加される基準電圧VREFに等しくなる。抵抗43の抵抗値はRH0、抵抗44の抵抗値はRH1とすると、チャージポンプ回路30の昇圧電圧HVは、次の式1で表わされるので、2つの抵抗値RH0,RH1を調整することで、チャージポンプ回路30の昇圧電圧HVのレベルを任意に調整することができる。HV=VREF×RH0RH1/RH11例えば、RH0=75KΩ、RH1=10KΩ、VREF=12Vに設定した場合、HV=12V×75K10K/10K=102Vとなる。この電圧レギュレータ回路40に流れる第1の電流I0を検出するために、Pチャネル型MOSトランジスタ46,47,48が設けられている。Pチャネル型MOSトランジスタ46とPチャネル型MOSトランジスタ47はカレントミラーを形成する。すなわち、Pチャネル型MOSトランジスタ47のソースはチャージポンプ回路30の出力端子35に接続され、そのゲートはPチャネル型MOSトランジスタ46のゲートと共通接続されている。Pチャネル型MOSトランジスタ46とPチャネル型MOSトランジスタ48はカレントミラーを形成する。すなわち、Pチャネル型MOSトランジスタ48のソースはチャージポンプ回路30の出力端子35に接続され、そのゲートはPチャネル型MOSトランジスタ46のゲートと共通接続されている。この場合、Pチャネル型MOSトランジスタ46,47,48の各ゲート幅をGW0,GW1,GW2とすると、GW0>GW1>GW2という関係に設定されている。Pチャネル型MOSトランジスタ46,47,48の各ゲート長GLは等しくなっている。例えば、GW0=10μm、GW1=2μm、GW2=1μmとし、Pチャネル型MOSトランジスタ47のドレインに接続された出力端子49-1から出力される第2の電流をIm1、Pチャネル型MOSトランジスタ48のドレインに接続された出力端子49-2から出力される第3の電流をIm2とすると、第2電流Im1、第3の電流Im2は、それぞれ第1の電流I0を用いて、Im1=I0×210、Im2=I0×110で表わすことができる。つまり、第2電流Im1、第3の電流Im2を第1の電流I0より小さく設定することで消費電流を抑えている。<<第1及び第2の電流比較回路50,60の構成>>図4は、第1の電流比較回路50の回路図である。第1の電流比較回路50は、Pチャネル型MOSトランジスタ47から出力される第2の電流Im1と、定電流Ibaisとを比較する回路である。第2の電流Im1を出力するPチャネル型MOSトランジスタ47、Nチャネル型MOSトランジスタ51,52、定電流であるバイアス電流Ibaisを生成するNチャネル型MOSトランジスタ53がこの順に直列に接続されている。Nチャネル型MOSトランジスタ53のゲートにはバイアス電圧Vbiasが印加され、そのソースは接地されている。Nチャネル型MOSトランジスタ51,52の接続ノードJには、電源電圧VDDの供給を受けて動作するインバータ54の入力端子が接続されている。インバータ54の出力信号は電源電圧VDDの供給を受けて動作するインバータ55を介して、出力端子56から出力される。この出力端子56から第1の比較信号SIGUP9Uが得られる。Pチャネル型MOSトランジスタ47から出力される第2の電流Im1は、Nチャネル型MOSトランジスタ51を介して接続ノードJに流れ込む。したがって、Im1>Ibaisの時は、ノードJの電位は上昇する。Im1<Ibaisの時は、ノードJの電位は下降する。これにより、Im1>Ibaisの時は、第1の比較信号SIGUP9Uの論理値は1VDDレベル、Im1<Ibaisの時は、第1の比較信号SIGUP9Uの論理は0になる。第2の電流比較回路60は、Pチャネル型MOSトランジスタ48から出力される第3の電流Im2と、定電流Ibaisとを比較する回路であり、第1の電流比較回路50と同様に構成される。この場合、その出力端子から第2の比較信号SIGUP18Uが得られる。すなわち、Im2>Ibaisの時は、第2の比較信号SIGUP18Uの論理値は1VDDレベル、Im2<Ibaisの時は、第2の比較信号SIGUP18Uの論理値は0になる。例えば、Ibais=18μAに設定し、Pチャネル型MOSトランジスタ46,47,48の各ゲート幅を、GW0=10μm、GW1=2μm、GW2=1μmに設定した場合、Im1=I0×210、Im2=I0×110である。すると、Im1>Ibaisとなるのは、I0>90μAである。また、Im2>Ibaisとなるのは、I0>180μAの時である。表1に示すように、I0>90μAの時は、第1の比較信号SIGUP9Uは1、I0>180μAの時は、第2の比較信号SIGUP18Uは1である。したがって、第1の比較信号SIGUP9U及び第2の比較信号SIGUP18Uに基づき、電圧レギュレータ回路40に流れる第1の電流I0がどの電流範囲にあるかを検出することができる。電圧レギュレータ回路40に流れる第1の電流I0を直接、2つの基準電流例えば、90μA、180μAと比較することにより、第1の電流I0を検出する回路構成も可能であるが、消費電流が大きくなるという問題がある。<<制御回路70の構成>>制御回路70は、図1に示すように、第1及び第2の電流比較回路50,60から得られる第1及び第2の比較信号SIGUP9U,SIGUP18Uに応じて、可変抵抗回路10の抵抗値を制御するための3ビットの制御信号SEL2SEL1SEL0を出力する回路である。これにより、制御回路70は、電圧レギュレータ回路40で消費されている第1の電流I0が予め設定された許容電流量の範囲に90μA~180μAに収束するように、チャージポンプ回路30の動作周波数、つまり、チャージポンプ回路30に供給される発振出力信号OSCOUTの周波数を制御する。具体的には、3ビットの制御信号SEL2SEL1SEL0に応じて、リング発振器20の発振周波数を決定する可変抵抗回路10の抵抗値を調整する。制御信号SEL2SEL1SEL0のデジタル値が大きいほど、可変抵抗回路10の抵抗値は大きくなるように構成される。また、リング発振器20は、可変抵抗回路10の抵抗値が大きいほど発振周波数が小さくなるように構成される。制御信号のビット数は適宜増減することができる。したがって、制御回路70は、表2に示すように、電圧レギュレータ回路40で消費されている第1の電流I0が90μAより小さい時は、可変抵抗回路10の抵抗値を小さくすることによりリング発振器20の発振周波数を高くするようにリング発振器20を制御する。また、制御回路70は、第1の電流I0が180μAより大きい時は、可変抵抗回路10の抵抗値を大きくすることによりリング発振器20の発振周波数を低くするようにリング発振器20を制御する。制御回路70は、第1の電流I0が90μAより大きく、180μAより小さい時は、その時のリング発振器20の発振周波数を維持するようにリング発振器20を制御する。例えば、制御信号SEL2SEL1SEL0=100の状態で、第1の電流I0が許容電流量例えば、180μAより大より大きい場合、制御信号SEL2SEL1SEL0=101に移行し、チャージポンプ回路30の動作周波数を1段階落とす。第1の電流I0の検出は定期的に繰り返し行われる。そして、第1の電流I0が、なお許容電流量より大きい場合、制御信号SEL2SEL1SEL0=110に移行し、チャージポンプ回路30の動作周波数を更に1段階落とす。そして、制御信号SEL2SEL1SEL0=110の状態で、第1の電流I0が、なお許容電流量例えば、90μAより小さい場合は、制御信号SEL2SEL1SEL0=101に戻し、チャージポンプ回路30の動作周波数を1段階上げる。こうした制御を定期的に繰り返すことにより、電圧レギュレータ回路40で消費されている第1の電流I0の平均値は、自動的に許容電流量の範囲に90μA~180μAに収束される。<<リング発振器20の構成>>図5は、リング発振器20の回路図である。電源電圧VDDが供給されて動作する3段のCMOSインバータ21,22,23は、直列に接続され、第3段のCMOSインバータ23の出力が第1段のCMOSインバータ21に帰還入力されている。第3段のCMOSインバータ23の出力は、バッファを構成するCMOSインバータ24に入力されている。CMOSインバータ24の出力端子25から発振出力信号OSCOUTが得られる。発振出力信号OSCOUTは、HレベルとLレベルを繰り返すクロック信号であり、Hレベルは電源電圧VDD、Lレベルは接地電圧0Vになっている。リング発振器20は、制御回路70から出力される制御信号SEL2SEL1SEL0に応じて、発振周波数を可変にするために以下の構成を備えている。すなわち、CMOSインバータ21,22,23の電源側には、それぞれ、電流源であるPチャネル型MOSトランジスタ21a,22a,23aが接続されている。また、CMOSインバータ21,22,23の接地側には、それぞれ、電流源であるNチャネル型MOSトランジスタ21b,22b,23bが接続されている。また、電源電圧VDDと接地の間に、可変抵抗回路10と電流源であるNチャネル型MOSトランジスタ26が直列に接続されている。これにより、可変抵抗回路10の抵抗値が変化すると、それに応じてNチャネル型MOSトランジスタ26の電流値が変化することになる。Nチャネル型MOSトランジスタ26のゲートとドレインは共通接続され、ソースは接地されている。Nチャネル型MOSトランジスタ26とCMOSインバータ21,22,23のNチャネル型MOSトランジスタ21b,22b,23bは、それぞれカレントミラーを形成している。また、Nチャネル型MOSトランジスタ26とNチャネル型MOSトランジスタ27はカレントミラーを形成している。Nチャネル型MOSトランジスタ27はPチャネル型MOSトランジスタ28と直列に接続されている。Pチャネル型MOSトランジスタ28は、Pチャネル型MOSトランジスタ21a,22a,23aとそれぞれカレントミラーを形成している。これにより、可変抵抗回路10の抵抗値が変化すると、それに応じてCMOSインバータ21,22,23に流れる電流が変化し、発振周波数が変化することになる。すなわち、可変抵抗回路10の抵抗値が大きくなると、CMOSインバータ21,22,23に流れる電流は減少するので発振周波数は低下し、逆に、可変抵抗回路10の抵抗値が小さくなると、CMOSインバータ21,22,23に流れる電流は減少するので発振周波数は高くなる。図6は、可変抵抗回路10の回路図である。可変抵抗回路10は、制御回路70から出力される制御信号SEL2SEL1SEL0に応じて、抵抗値を制御可能に構成された回路である。電源電圧VDDとNチャネル型MOSトランジスタ26との間に、8個の抵抗R0~R7が並列に接続され、各抵抗R0~R7にPチャネル型の選択トランジスタ12-0~12-7を直列に接続されている。抵抗R0~R7は、例えば、表3に示すような異なる抵抗値を有している。そして、制御信号SEL2SEL1SEL0に応じて選択トランジスタ12-0~12-7の中の1つをオンする選択回路11が設けられている。選択回路11は、3入力のNAND回路11-0~11-7を含んで構成され、NAND回路11-0~11-7の出力信号は対応する選択トランジスタ12-0~12-7のゲートに印加される。表3に示すように、SEL2SEL1SEL0=000の時は、抵抗R0抵抗値100KΩが選択され、SEL2SEL1SEL0=001の時は、抵抗R2抵抗値110KΩが選択される。これにより、可変抵抗回路10の抵抗値は、8段階に変更することができ、それに応じて、リング発振器20の発振周波数も8段階に変更することができる。なお、制御信号のビット数に応じて、抵抗数等を増やすことでリング発振器20の発振周波数をさらに多段階に変更することも可能である。また、リング発振器20の代わりに他のタイプの発振器、例えば、RC発振器を利用することもできる。以上説明したように、電源回路システム100によれば、電圧レギュレータ回路40に流れる第1の電流I0を検出し、それに基づいて、チャージポンプ回路30の動作周波数を制御することにより、チャージポンプ回路30で消費している電流を、負荷回路80を駆動するための昇圧電圧HVを得るために必要な最小限の電流量に抑えることができる。また、電圧レギュレータ回路40の第1の電流I0を検出して帰還制御する方式を採用したので、電圧レギュレータ回路40により調整されるチャージポンプ回路30の昇圧電圧HVのリップルを抑制すると共に、負荷回路80の負荷量が急激に変動した場合であっても安定な昇圧電圧HV出力電圧を確保することができる。本実施形態の電源回路システム100は、各種のLSIの中に内蔵することができるが、特に、EEPROMの電源回路システムとして好適である。EEPROMにおいては、メモリセルのデータ消去、プログラム、データ読み出し、という動作モードに対応して、ビット線、ワード線、ソース線に所定の電圧を供給する必要がある。この場合、チャージポンプ回路30の消費電流はEEPROM全体の大部分約80を占めることになる。本実施形態の電源回路システム100によれば、電圧レギュレータ回路40により調整した昇圧電圧HVを動作モード毎に切り換えて、ビット線等に供給することができる。その際に、チャージポンプ回路30の消費電流を各動作モードにおいて必要最小限に抑えることが可能である。"