主回路と、前記主回路に信号を入力する補助回路と、を有するEM増幅器であって、前記主回路は、プッシュプル構造を有するEM級増幅器。前記プッシュプル構造は、第一の主基礎回路と、前記第一の主基礎回路と同様な構造の第二の主基礎回路と、前記第一の主基礎回路と前記第二の主基礎回路に接続される負荷回路と、を有して構成される請求項1記載のEM級増幅器。前記第一の主基礎回路は、第一の定電圧源に接続される入力端子と、前記入力端子に接続される第一のインダクタと、前記第一のインダクタにドレイン領域が接続される第一のスイッチング素子と、前記第一のインダクタに接続され、前記第一のスイッチング素子と並列に接続される第一のキャパシタと、を有しており、前記第二の主基礎回路は、第二の定電圧源に接続される入力端子と、前記入力端子に接続される第二のインダクタと、前記第二のインダクタにドレイン領域が接続される第二のスイッチング素子と、前記第二のインダクタに接続され、前記第二のスイッチング素子と並列に接続される第二のキャパシタと、を有しており、前記負荷回路は、負荷と、共振フィルタと、を有する請求項2記載のEM級増幅器。上記EM級増幅器は、上記E級動作のメリットに加えて電力損失を抑えることができる点において有用である。しかしながら、上記EM級増幅器は、一般に不対象性の回路構成を有しており、これによって高調波歪みが生じてしまうといった課題がある。一方で、低高調波歪みを達成するためには、インピーダンスマッチングを行なう必要があるが、このマッチングは非常に困難性の高いものとなる。そこで、本発明は、上記課題を解決し、高調波歪みを容易に低減させることのできるEM級増幅器を提供することを目的とする。上記課題を解決する本発明の第一の観点に係るEM級増幅器は、主回路と、主回路に信号を入力する補助回路と、を有するEM増幅器であって、主回路がプッシュプル構造を有することを特徴とする。以上、本発明により、高調波歪みを容易に低減させることのできるEM級増幅器を提供することができる。以下、本発明を実施するための最良の形態について図面を用いて詳細に説明するが、本発明は多くの異なる形態による実施が可能であり、以下の実施形態、実施例の記載にのみ限定されるものではない。実施形態1図1は、本実施形態に係る増幅器以下本増幅器という。1の等価回路を示す図である。なお、本実施形態に係るEM級増幅器の形態は、様々な形態で実現が可能であり、例えば導電性の材料からなる配線がプリントされた基板に各種部品を配置し、これらをハンダ等で固定することで実現してもよいし、半導体集積回路を用いてチップ化したものとすることも可能であり、特に限定されるものではない。図1で示すとおり、増幅器1は、主回路2と、補助回路3とを有し、主回路2は、プッシュプル構造を有する。なお図1で示される増幅器はEM級増幅器である。本実施形態に係る主回路2は、補助回路3から信号の入力を受け付け、この信号を増幅する機能を有するものである。主回路2は、限定されるわけではないが、第一の主基礎回路21と、第二の主基礎回路22と、第一の主基礎回路21と第二の主基礎回路22とを接続される負荷回路23と、を有して構成されている。なお本実施形態において、第一の主基礎回路21と、第二の主基礎回路22とは、同様な構造を有して構成されている。ここで同様な構造とは、等価回路で表現した場合に、同一の対称な構造を有していることを意味する。なおここで第一、第二等を用いて表現しているが、これらは同様の構造を複数有する本回路において説明を分かりやすく説明するため付している修飾語に過ぎず、この修飾語のみによって素子又は回路の機能自体が異なるというわけではない。この点は、以下の説明において同様である。また本実施形態において、第一の主基礎回路21の構造は、EM級増幅器としての機能を実現することができる構造を有する限りにおいて限定されるわけではないが、第一の定電圧源211と、定電圧源211に接続される第一のインダクタ212と、第一のインダクタ212にドレイン領域が接続される第一のスイッチング素子213と、第一のインダクタ212に接続され、第一のスイッチング素子213と並列に接続される第一のキャパシタ214と、を有して構成されている。また本実施形態において、第二の主基礎回路22の構造も、上記第一の主基礎回路21の構造と同様、EM級増幅器としての機能を実現することができる構造を有する限りにおいて限定されるわけではないが、第二の定電圧源221と、定電圧源221に接続される第二のインダクタ222と、第二のインダクタ222にドレイン領域が接続される第一のスイッチング素子223と、第二のインダクタ222に接続され、第一のスイッチング素子213と並列に接続される第二のキャパシタ224と、を有して構成されている。また本実施形態において、負荷回路23の構造は、限定されるわけではないが、負荷231と、負荷回路用共振フィルタ232と、を有して構成されている。本実施形態において第一の定電圧源211は、直流電圧を発生させることのできるものである。第一の定電圧源4の電圧の範囲は、出力する信号の振幅等を考慮する限りにおいて当然に調整可能である。本実施形態において、第一の主基礎回路21における第一のインダクタ212は、上記の通り第一の定電圧源211に接続されている。第一のインダクタとしては、限定されるわけではないが、例えばコイルを好適に採用することができる。なお、第一のインダクタ212の第一の定電圧源211に接続されていない側は、第一のスイッチング素子213、第一のキャパシタ214、負荷回路23、後述する第一の補助基礎回路における第一の共振フィルタ315に接続されている。第一のインダクタ212のインダクタンスは、適宜調整可能である。第一の主基礎回路21における第一のスイッチング素子213は、ゲートの入力に応じて、ソース領域とドレイン領域の間の通電、絶縁を制御することのできるものであり、この限りにおいて限定されるわけではないが、n型のMOSFETを好ましく採用することができる。なお本実施形態において、第一のインダクタ212に接続されていない側のソース領域は、グラウンドに接地されている。第一の主基礎回路21における第一のキャパシタ214は、電荷を蓄積することのできるものである。本実施形態に係る第一のキャパシタ214は上記の通り第一のインダクタ212に接続されており、かつ、第一のスイッチング素子213と並列に接続されており、しかも、第一のインダクタ212に接続されている側と反対の側はグラウンドに接地されている。また本実施形態において、第二の主基礎回路22における第二のインダクタ222は、上記の通り第二の定電圧源221に接続されている。第ニのインダクタ222としては、限定されるわけではないが、例えばコイルを好適に採用することができる。なお、第二のインダクタ222の第二の定電圧源221に接続されていない側は、第二のスイッチング素子223、第一のキャパシタ224、負荷回路23、後述する第二の補助基礎回路における第二の共振フィルタ325に接続されている。第二のインダクタ222のインダクタンスは、適宜調整可能である。なおこの場合において、第二の定電圧源221の電圧値と第一の定電圧源212の電圧値とは等しく、第二のインダクタ222のインダクタンスと第一のインダクタ222のインダクタンスとは等しくなるようになっており、更に、第二のキャパシタ224の容量と第一のキャパシタ214の容量とはそれぞれ等しくなっている。第二の主基礎回路22における第二のスイッチング素子223は、ゲートの入力に応じて、ソース領域とドレイン領域の間の通電、絶縁を制御することのできるものであり、この限りにおいて限定されるわけではないが、n型のMOSFETを好ましく採用することができる。なお本実施形態において、第二のインダクタ222に接続されていない側のソース領域は、グラウンドに接地されている。第二の主基礎回路22における第二のキャパシタ224は、電荷を蓄積することのできるものである。本実施形態に係る第二のキャパシタ224は上記の通り第二のインダクタ222に接続されており、かつ、第二のスイッチング素子223と並列に接続されており、しかも、第二のインダクタ222に接続されている側と反対の側はグラウンドに接地されている。また本実施形態において、負荷231は、増幅された信号に基づき所望の処理を行うものである。負荷231の構成としては、限定されるわけではないが、例えば機器が無線通信機器であれば、アンテナ等を採用することができる。また本実施形態において、負荷回路用共振フィルタ232は、共振を用いて所望の周波数以外の信号を除去することのできるものであり、限定されるわけではないが、共振フィルタ用のキャパシタ2321と、共振フィルタ用のインダクタ2322を直列に接続させたものであることは好ましい一例である。図1の例では、負荷回路用共振フィルタ215は、第一の主基礎回路21の第一のインダクタ212に接続されるキャパシタ2321と、これに直列に接続されるインダクタ2322と、を有して構成されている。なお、インダクタ2322の負荷に接続されていない方は、第二の主基礎回路22における第二のインダクタ222に接続されている。なお、図1の例では、キャパシタ2322とインダクタ2321の間に配置されているが、キャパシタ2322とインダクタ2321の接続の方向、負荷231の接続位置は適宜調整可能である。また本実施形態において、補助回路3は、主回路2において処理される信号に対して動作周波数の2以上の整数倍の周波数、かつ、適切な位相差を持つ電流を作成するための回路であり、この限りにおいて限定されるわけではないが、本実施形態において補助回路3は、第一の補助基礎回路31と、第二の補助基礎回路32とを有して構成されている。本実施形態において第一の補助基礎回路31は、第三の定電圧源311と、第三の定電圧源311に接続される第三のインダクタ312と、第三のインダクタ312に接続される第一の共振フィルタ315と、第三のインダクタ312にドレイン領域が接続される第三のスイッチング素子313と、上記第三のインダクタ312に接続されかつ上記第三のスイッチング素子313と並列に接続される第三のキャパシタ314と、を有し、第一の共振フィルタ315は、第一の主基礎回路21の第一のインダクタ212と負荷回路23とを接続する配線に接続されており、信号を出力する。なお、第三のスイッチング素子313のゲートは、EM級増幅器外部からの入力を受け付ける。本実施形態において、第三の定電圧源311は、第一の補助回路31に一定電圧を入力することができるものである。本実施形態において、第一の補助基礎回路31における第三のインダクタ312は、上記の通り第三の定電圧源311に接続されている。第三のインダクタとしては、限定されるわけではないが、例えばコイルを好適に採用することができる。なお、第三のインダクタ312の第三の定電圧源311に接続されていない側は、第三のスイッチング素子313、第三のキャパシタ314、第一の共振フィルタ315に接続されている。第三のインダクタ212のインダクタンスは、適宜調整可能である。第一の補助基礎回路31における第三のスイッチング素子313は、ゲートの入力に応じて、ソース領域とドレイン領域の間の通電、絶縁を制御することのできるものであり、この限りにおいて限定されるわけではないが、n型のMOSFETを好ましく採用することができる。なお本実施形態において、第三のインダクタ312に接続されていない側のソース領域は、グラウンドに接地されている。第一の補助基礎回路31における第三のキャパシタ314は、電荷を蓄積することのできるものである。本実施形態に係る第三のキャパシタ314は上記の通り第三のインダクタ312に接続されており、かつ、第三のスイッチング素子313と並列に接続されており、しかも、第三のインダクタ312に接続されている側と反対の側はグラウンドに接地されている。また本実施形態において、第一の補助基礎回路31における第三の共振フィルタ315は、上記第三のキャパシタ312に接続されており、他方は上記第一の主基礎回路21、より具体的には第一のインダクタ212に接続されている。第三の共振フィルタ315の構成としては、限定されるわけではないが、例えば、共振フィルタ用インダクタ3152と、共振フィルタ用キャパシタ3151とを直列に接続させた構成とすることができる。本実施形態において第二の補助基礎回路32は、第四の定電圧源321と、第四の定電圧源321に接続される第四のインダクタ322と、第四のインダクタ322に接続される第二の共振フィルタ325と、第四のインダクタ322にドレイン領域が接続される第四のスイッチング素子323と、上記第四のインダクタ322に接続されかつ上記第四のスイッチング素子323と並列に接続される第四のキャパシタ324と、を有し、第二の共振フィルタ325は、第二の主基礎回路22の第二のインダクタ222と負荷回路23とを接続する配線に接続されており、信号を出力する。なお、第四のスイッチング素子323のゲートは、EM級増幅器外部からの入力を受け付ける。本実施形態において、第四の定電圧源321は、第二の補助回路32に一定電圧を入力することができるものである。本実施形態において、第二の補助基礎回路32における第四のインダクタ322は、上記の通り第四の定電圧源321に接続されている。第四のインダクタとしては、限定されるわけではないが、例えばコイルを好適に採用することができる。なお、第四のインダクタ322の第四の定電圧源321に接続されていない側は、第四のスイッチング素子323、第四のキャパシタ324、第二の共振フィルタ325に接続されている。第四のインダクタ322のインダクタンスは、適宜調整可能である。なおこの場合において、第四の定電圧源321の電圧値と第三の定電圧源312の電圧値とは等しく、第四のインダクタ322のインダクタンスと第三のインダクタ322のインダクタンスとは等しくなるようになっており、更に、第四のキャパシタ324の容量と第三のキャパシタ314の容量とはそれぞれ等しくなっている。第二の補助基礎回路32における第四のスイッチング素子323は、ゲートの入力に応じて、ソース領域とドレイン領域の間の通電、絶縁を制御することのできるものであり、この限りにおいて限定されるわけではないが、n型のMOSFETを好ましく採用することができる。なお本実施形態において、第四のインダクタ322に接続されていない側のソース領域は、グラウンドに接地されている。第二の補助基礎回路32における第四のキャパシタ324は、電荷を蓄積することのできるものである。本実施形態に係る第四のキャパシタ324は上記の通り第四のインダクタ322に接続されており、かつ、第四のスイッチング素子323と並列に接続されており、しかも、第四のインダクタ322に接続されている側と反対の側はグラウンドに接地されている。また本実施形態において、第二の補助基礎回路32における第二の共振フィルタ325は、上記第四のキャパシタ322に接続されており、他方は上記第二の主基礎回路22、より具体的には第二のインダクタ222に接続されている。第二の共振フィルタ325の構成としては、限定されるわけではないが、例えば、共振フィルタ用インダクタ3252と、共振フィルタ用キャパシタ3251とを直列に接続させた構成とすることができる。ここで、本実施形態に係るEM級増幅器の動作について、詳細に説明する。まず、第一のスイッチング素子213、第二のスイッチング素子223、第三のスイッチング素子313、第四のスイッチング素子323のゲートそれぞれに、図2で示すとおりの電圧を印加し、ON、OFFの制御を行なう図中、左列Dr11は第一のスイッチング素子213のON、OFFを、右列Dr12は第二のスイッチング素子223のON、OFFを、左列Dr21は第三のスイッチング素子のON、OFFを、右列Dr22は第四のスイッチング素子のON、OFFをそれぞれ示す。本実施形態にかかる増幅器において、第一のスイッチング素子213と第二のスイッチング素子223のON状態、OFF状態は同一時点において逆になっており、第三のスイッチング素子313及び第四のスイッチング素子323のON、OFFは第一のスイッチング素子のON、OFFの2倍の速さで切り替えられる。また本実施形態では、図2で示すとおり、第一のスイッチング素子213、第二のスイッチング素子223は、OFF状態において、スイッチ電流の値、スイッチ電圧の値それぞれが0となっており、その傾きもそれぞれ0となっている。なお図中、左列VS11は、第一のスイッチング素子のスイッチ電圧の値を、左列iS11は第一のスイッチング素子のスイッチ電流の値を、右列VS12は、第二のスイッチング素子のスイッチ電圧の値を、左列iS12は第二のスイッチング素子のスイッチ電流の値をそれぞれ示している。また本実施形態において、第三のスイッチング素子、第四のスイッチング素子は、図2で示すように、OFF状態からON状態となる際、スイッチング電圧の値がそれぞれ0となっている。なお図2に、第三のスイッチング素子、第四のスイッチング素子におけるスイッチング電圧の値も示しておく。図中、左欄VS21は、第三のスイッチング素子におけるスイッチング電圧の値を、右欄VS22は、第四のスイッチング素子におけるスイッチング電圧の値を示している。上記の条件による数値計算による波形、シミュレーションによる波形を比較した図を図3、図4にそれぞれ示しておく。この結果、EM級増幅器を満足し、電力変換効率95.6を達成できることを確認した。なお図3、図4において、左列は数値計算による波形を、右列はシミュレーションによる波形を示している。図3のそれぞれの列において、iS12は、第二のスイッチング素子におけるスイッチング電流の値を示しており、図4のio1は負荷における電流値を示している。一方、高調波歪みを比較するため、本実施形態に係る増幅器のほか、第一の主回路部及び第一の補助回路だけからなる増幅器図12参照を用い、同様の条件の下、Q値に対するTHDを求めた。この結果を図5に示しておく。この図より、本増幅器がこの比較対象となる従来の増幅器よりも高調波歪みが低くなっていることが確認できる。以上、本実施形態により、高調波歪みを容易に低減させることのできるEM級増幅器を提供することができる。実施形態2本実施形態に係るEM級増幅器は、ほぼ実施形態1と同様であるが、補助回路の構成が実施形態1と異なる。本実施形態では主に実施形態1との際について説明し、その他の共通する構成についての説明は省略する。図6は、本実施形態に係るEM級増幅器の等価回路図である。実施形態1では、補助回路3が二つの補助基礎回路からなっているが、本実施形態では上記補助基礎回路一つで構成されている点が大きく異なる。すなわち、本実施形態に係る補助回路は、第三の定電圧源311と、第三の定電圧源311に接続される第三のインダクタ312と、第三のインダクタ312に接続される第一の共振フィルタ315及び第二の共振フィルタ325と、第三のインダクタ312にドレイン領域が接続される第三のスイッチング素子313と、上記第三のインダクタ312に接続されかつ上記第三のスイッチング素子313と並列に接続される第三のキャパシタ314と、を有し、第一の共振フィルタ315は、第一の主基礎回路21の第一のインダクタ212と負荷回路23とを接続する配線に接続されており、信号を出力する。また第二の共振フィルタ325は、第二の主基礎回路22の第一のインダクタ222と負荷回路23とを接続する配線に接続されており、信号を出力する。なお、第三のスイッチング素子313のゲートは、EM級増幅器外部からの入力を受け付ける。またここで、本実施形態に係るEM級増幅器の動作について、詳細に説明する。まず、第一のスイッチング素子213、第二のスイッチング素子223、第三のスイッチング素子313のゲートそれぞれに、図7で示すとおりの電圧を印加し、ON、OFFの制御を行なう。本実施形態にかかる増幅器において、第一のスイッチング素子213と第二のスイッチング素子223のON状態、OFF状態は同一時点において逆になっており、第三のスイッチング素子313のON、OFFは第一のスイッチング素子のON、OFFの2倍の速さで切り替えられる。また本実施形態では、図7で示すとおり、第一のスイッチング素子213、第二のスイッチング素子223は、OFF状態において、スイッチ電流の値、スイッチ電圧の値それぞれが0となっており、その傾きもそれぞれ0となっている。なお図中、左列Dr1は第一のスイッチング素子のON、OFFを、右列Dr2は第二のスイッチング素子のON、OFFを、左列VS1は第一のスイッチング素子のスイッチング電圧の値を、右列VS2は第二のスイッチング素子のスイッチング電圧の値を、左列iS1は第一のスイッチング素子のスイッチング電流の値を、右列iS2は第二のスイッチング素子のスイッチング電流の値を、左列Drinjは第三のスイッチング素子のON、OFFを、右列ioは負荷の電流値を、それぞれ示している。また本実施形態において、第三のスイッチング素子は、図7で示すように、OFF状態からON状態となる際、スイッチング電圧の値がそれぞれ0となっている。なお図7に、第三のスイッチング素子におけるスイッチング電流の値も示しておく。図中、左欄VSinjは第三のスイッチング素子のスイッチング電圧の値を示している。上記の条件による計算の結果、出力電圧50.8W、周波数1MHz及び抵抗13.5Ωにおいて、96.2の電力変換効率及び3.26の高調波歪み率を達成することが確認された。一方、高調波歪みを比較するため、本実施形態に係る増幅器のほか、対称形E級増幅器を用い、同様の条件の下、Q値に対するTHD及び出力電力Poを求めた。この結果を図8に示しておく。この図より、本増幅器は比較対象となるE級増幅器よりも出力が高いこと、及びTHDが低くなっていることを確認した。この結果、対称形E級増幅器と本実施形態に係るEM級増幅器のTHDはほぼ等しく、高調波の注入がTHDに悪影響を及ぼさず、高電力及び低THDを達成できることを確認した。以上、本実施形態により、高調波歪みを容易に低減させることのできるEM級増幅器を提供することができる。