"DMSフィルタであって、該DMSフィルタは、共通のノードKGと基準電位との間に直列接続する、少なくとも2個の第1タイプの変換器E1,E2と、少なくとも1個の第2タイプの変換器A1とを備え、前記第1及び第2タイプの変換器E,Aは、同一のDMS伝搬経路DSPに配置し、また入力側変換器及び出力側変換器として構成し、前記第1タイプの変換器のうち、一方の第1変換器E2は第1集中定数素子EKに接続し、該第1集中定数素子EKは前記共通のノードKGと前記第1変換器E2の間に、又は該第1変換器E2と前記基準電位との間に接続し、これにより前記第1変換器E1,E2に印加される電圧U1,U2を異なるものとしたDMSフィルタ。請求項1記載のDMSにおいて、前記第1タイプの変換器のうち、他方の第2変換器E1は、第2集中定数素子に接続し、該第2集中定数素子は、前記第2変換器E1と前記共通のノードKGとの間に、又は前記第2変換器E1と基準電位との間に接続し、前記第1及び第2集中定数素子を互いに異なるものとしたDMSフィルタ。請求項1又は2記載のDMSフィルタにおいて、前記集中定数素子EKを、キャパシタ、誘導素子、音響共振器及び抵抗器よりなるグループから選択したDMSフィルタ。請求項1~3のいずれか一項記載のDMSフィルタにおいて、前記集中定数素子EKは、直列素子として信号経路に配置し、該信号経路は、前記共通のノードKGとそれぞれの前記第1タイプの変換器との間に延在させたDMSフィルタ。請求項1~3のいずれか一項記載のDMSフィルタにおいて、前記集中定数素子EKを、信号経路から分岐する並列経路に配置したDMSフィルタ。請求項1~5のいずれか一項記載のDMSフィルタにおいて、前記第1及び第2タイプである全ての変換器を、共通の直列共振器SRGに直列接続したDMSフィルタ。請求項1~6のいずれか一項記載のDMSフィルタにおいて、少なくとも3個の前記第1タイプの変換器E1,E2,E3を、前記DMS伝搬経路DSPに配置し、前記集中定数素子EKを、前記共通のノードKGと少なくとも3個の前記変換器のうち中央に位置する前記変換器E2との間に接続したDMSフィルタ。請求項1~7のいずれか一項記載のDMSフィルタにおいて、前記共通のノード図4のKG1を、平衡的なポートTE1,TE2における一方の信号接続端子TE1に接続し、前記平衡的なポートにおける他方の前記第2信号接続端子TE2を、前記第2の共通のノードKG2に接続し、該第2の共通のノードKG2は、前記第1の共通のノードKG1に対して平衡となるように、少なくとも2個の別な前記第1タイプの変換器E3,E4に直列接続し、2個の別な前記第1タイプの変換器E3,E4のうち一方の第1変換器E3は、別な前記集中定数素子EK2に接続し、別な前記第1及び第2変換器に印加される電圧が異なるようにしたDMSフィルタ。請求項6~8のいずれか一項記載のDMSフィルタにおいて、前記第1タイプの変換器E1,E2は入力側変換器とし、前記共通のノードKGは、入力側の前記信号接続端子TEに接続し、前記共通の直列共振器SRGは、入力側の前記信号接続端子と前記共通のノードとの間に、又は前記第1タイプの変換器と基準電位との間に配置したDMSフィルタ。請求項6~9のいずれか一項記載のDMSフィルタにおいて、前記第1タイプの変換器は出力側変換器とし、前記共通のノードKG1,KG2は出力側の前記信号接続端子に接続し、前記共通の直列共振器SRGは、入力側の前記信号接続端子と前記入力側変換器Eとの間に配置したDMSフィルタ。請求項1~10のいずれか一項記載のDMSフィルタにおいて、直接隣接し合うタイプの異なる2個の前記変換器間で、双方の変換器それぞれにおける最外側に位置して隣接の変換器に対向する電極指を、前記基準電位に接続したDMSフィルタ。請求項6~11のいずれか一項記載のDMSフィルタにおいて、前記DMS伝搬経路DSPの前記変換器E,A、前記集中定数素子EK、及び前記共通の直列共振器SRGを、共通の圧電基板上に形成したDMSフィルタ。請求項1~12のいずれか一項記載のDMSフィルタにおいて、前記入力側変換器として機能する3個の前記第1タイプの変換器E1,E2,E3と、前記出力側変換器として機能する2個の前記第2タイプの変換器A1,A2とを備えるDMSフィルタ。請求項1~13のいずれか一項記載のDMSフィルタにおいて、前記共通の直列共振器を付加的に前記変換器E,Aに直列接続し、かつ前記信号接続端子と第1分岐ノードとの間に配置したDMSフィルタ。本発明の課題は、特に対向帯域及びいわゆるフライバックにおいて、低い挿入損失と同時に高い選択性を備えるフィルタを得ることにある。さらに本発明の課題は、既知のSAWフィルタに対してこれら2つの最適化基準に関して向上させることにある。これら課題は、請求項1記載のDMSフィルタにより解決することができる。本発明の有利な実施形態は、従属請求項に記載したとおりである。以下、フィルタにおける1個の変換器、1個の共振器又は他の1個の素子と記載する、例えば対象物に関して1個のと説明する場合であっても、より多い個数でこれら素子を使用できることを排除するものではない。同様のことが、特定の値に限定しない限り、他の数値で適用される場合があることに留意されたい。反復的に明記する素子に関して、例えば第1素子又は第2素子といった形で番号を付す場合、この番号付けは素子を区別するためにのみ供する。すなわち、より大きな番号だからといって、必然的にこの番号に対応する個数の素子を使用しなくてはならない、又は必然的に個々の素子に順位付けをすることを意味しないことにも留意されたい。本発明によるDMSフィルタはそれ自体既知である基本構造を有し、本発明のDMSフィルタは、さらに、少なくとも2個の第1タイプの変換器及び少なくとも1個の第2タイプの変換器を備え、これら第1タイプ及び第2タイプの変換器は、それぞれフィルタの入力側変換器又は出力側変換器を構成することができる。第1タイプの2個の変換器における接続端子は、第1タイプの変換器における一方の側で、2つの異なる信号経路により共通のノードに接続する。第1タイプの変換器における他方の側で、基準電位、例えばグランドに接続する。従来技術においては、双方の信号経路を同一の構成とすると共に、第1タイプの変換器に同一の信号電圧を印加するのに対して、本発明においては、信号経路の1つに集中定数素子を付加的に接続する、又は変換器と基準電位との間に接続する。これにより、第1タイプの変換器に異なる値の電圧が印加される。代替的には、さらなる集中定数素子を第2信号経路に接続することも可能である。第1及び第2集中定数素子を異なるものとした場合、第1タイプの変換器に印加される電圧はやはり異なる。好適な一実施形態において、集中定数素子は、変換器と共通のノードとの間に又は変換器と基準電位との間に直列接続し、調整容量素子として構成する。集中定数素子の接続におけるさらなる代案として、この集中定数素子を上述した各箇所、より具体的には基準電位に接続し、かつ各信号経路に交わる横方向分路に配置することも可能である。本発明によるDMSフィルタにおいては、入力側又は出力側のいずれか一方を、これら一方の側に集中定数素子、特に直列容量素子=直列接続した調整容量素子を付加的に配置することにより、既知のDMSフィルタに比べて、より不平衡的な構成とすることができる。驚くべきことに、選択性は、このような不平衡的な構成とすることにより、調整容量素子がない類似のDMSフィルタに比べて格段に向上する。特にフライバック、すなわち2重から3重を超える共振周波数帯域においては、選択性が約10db向上する。対向帯域においては、選択性が例えば約5db向上する。通過帯域はこの場合、ほぼ同一である。この有利な現象は、上述した集中定数素子を付加的に配置することにより、第1及び第2タイプの異なる変換器間における容量性クロストークが低減又は相殺されることに基づく。集中定数素子として構成した調整容量素子を使用することにより、信号経路に接続した変換器の電圧が低下し、これにより隣接する第2タイプの変換器に対する容量性クロストークが低減する。調整容量素子はこの場合、この調整容量素子に直列接続する変換器のための分圧器として機能する。容量性クロストークの低減は、通過帯域外における不所望の信号がより良好に消失し、選択性が広帯域にわたって向上することにつながる。第1タイプの双方の変換器における電力結合を異ならせることにより、交差クロス結合を変化、特に低減することができる。本発明の別の一実施形態においては、直列共振器を第1又は第2タイプである全ての変換器のすべてに直列接続する。この直列接続は、グループごとに行うことができる。すなわち、それぞれのタイプにおける複数若しくは全ての変換器に共通の直列共振器を接続する、又はそれぞれのタイプにおける個々の変換器に直列共振器を1個ずつ直列接続することができる。好適かつチップ表面のスペースを節約する実施形態においては、1個の直列共振器を、信号接続端子と各タイプにおける全ての変換器を接続するノードとの間に接続する。この直列共振器により、フィルタの伝送機能曲線の右側面における直角的な側面を一層急峻化させることが可能となる。別の好適な一実施形態において、調整容量素子は調整共振器、特に音響共振器として構成する。このことには、以下の利点がある。すなわち、音響波で作動する調整共振器は、入力側変換器及び出力側変換器のメタライジング層と共に容易に構成することができ、しかも共振周波数近傍でより少ない容量を示す。一実施形態において、調整容量素子は音響的な1ポート共振器として構成する。調整共振器においては、さらに、この調整共振器における共振周波数を変えることなく容量値キャパシタンスC0を変化させることができる。好適には、調整共振器の共振周波数はDMSフィルタの通過帯域に含まれるのに対して、調整共振器の反共振周波数は通過帯域の右側面における領域に含まれる。純粋なキャパシタで構成される調整容量素子においても容量値は変化させることができるが、この場合、同時に共振周波数帯域における適合性及び伝送特性もより大きく変動する。一実施形態において、DMSフィルタは少なくとも3個の第1タイプの変換器を備える。好適には、集中定数素子を信号経路内に接続するとき、第1タイプである少なくとも3個の変換器のうち中央に位置する変換器に接続する。集中定数素子を1個のみとした場合、選択性の最適化は、中央の変換器に調整容量素子を接続することで実現できる。この構成により、特に省スペースを実現した実施形態が得られる。勿論、付加的な集中定数素子、特に調整容量素子を共通のノードと第1タイプの別の変換器との間に接続することも可能である。ただしこの場合、第1タイプの別の変換器は、常に別の経路で共通のノードに接続する。特に、この別の変換器に接続した信号経路は、別の集中定数素子に接続し、その際、第1及び第2の集中定数素子は互いに異ならせる。これと同様のことは、各信号経路に接続した集中定数素子を、各変換器と基準電位との間に配置する場合にも該当する。共通のノードは、不平衡的な信号接続端子に接続する、又は平衡的なポートを構成する接続端子の1個に接続する、若しくは平衡的なポートを構成する互いに平衡的な2個の接続端子の一方に接続することが可能である。共通のノードを平衡的な信号接続端子に接続するとき、平衡対称構成上の理由から第2の共通のノードを配置し、この第2の共通のノードは、平衡的なポートを構成する第2信号接続端子に接続する。この第2の共通のノードにおける更なる接続は、原則的には、また好適には、第1の共通のノードと同様とする。すなわち、第2の共通のノードに接続した第1タイプの変換器は、この第2の共通のノードに直接に接続し、さらに第2の共通のノードと第1タイプの別の変換器との間に第2集中定数素子、及び特に第2調整容量素子を接続する。この手法により、集中定数素子に接続したことによる対称性のずれを補償することができる。すなわち、平衡的なポートを構成する他方の接続端子に接続した第2信号経路を、この経路に配置した変換器と共に不平衡に構成することにより、DMSフィルタ全体が再び対称的構造になる。一実施形態において、第1タイプの変換器を入力側変換器とし、これにより共通のノードを入力側の信号接続端子に接続する。共通の直列共振器はこの場合、入力側の信号接続端子と共通のノードとの間に配置することができる。入力側の信号接続端子を平衡的な信号接続端子とした場合、第2の共通の直列共振器を、入力側における第2の平衡的な信号接続端子と第2の共通のノードとの間に配置することができる。平衡的な信号接続端子とした場合の代案として、それぞれ1個の直列共振器を、共通のノードと入力側変換器の1個に接続することも可能である。この場合、信号経路に配置し、かつ第1タイプの変換器のうち一方に接続する集中定数素子は、この直列共振器に対して直列接続される。別の一実施形態において、第1タイプの変換器は出力側変換器として構成する。従って、これら出力側変換器に接続した共通のノードは、出力側の出力接続端子に接続する。ただし共通の直列共振器は、この実施形態であっても、入力側の信号接続端子と入力側変換器との間に接続することができる。本発明者らは、フィルタの選択性における向上の程度は、調整容量素子の容量値、又はより一般化した集中定数素子の値に依存することを見出した。従って、本発明の有利な実施形態において、調整容量素子の容量値は、広帯域にわたり最適な選択性が得られるまで変動させる。これに関連し、調整容量素子における最適な容量値は、DMSフィルタの幾何学的配列に依存する。個々の変換器における静電容量、特に調整容量素子に直列接続した変換器における静電容量は、調整容量素子又は一般的に集中定数素子に接続した変換器が隣接する変換器に対して生ずる交差クロス結合の大きさ及び容量値よりも重要である。一実施形態において、最適な調整容量素子は、この調整容量素子に接続した変換器の容量値とほぼ同一の容量値を有する。従ってこの場合、調整容量素子に接続した変換器が隣接する変換器とともに構成する交差結合の容量値に比べて10倍の容量値を示す。代替的には、フィルタ内の幾何学的配列を変化させ、この場合、調整容量素子における容量値と例えば変換器における静電容量との間の比率、又は交差結合の大きさを変えることも可能である。本発明者らは、攪乱要因であり、かつ本発明により補償すべき交差結合の大部分は、互いに接続した変換器の端部における活性電極指により生じる。すなわち、望ましくない交差結合のうち最大のものは、その活性電極指に隣接する、互いに最も短い距離に存在する変換器相互間に生じる。望ましくない交差結合は、付加的に講じるあらゆる措置により低減することができる。すなわち、互いに異なる変換器異なるタイプの変換器の互いに近接する活性電極指間で生じる容量性クロストークを低減する措置、又は容量性クロストークを平衡的な構成要素によって互いに近似させ、フィルタを平衡化する措置により低減することができる。従って一実施形態においては、異なるタイプの互いに隣接する各変換器の最外側に配置して互いに対向する電極指を、グランド端子に接続する。互いに容量性結合をもたらす2個の活性電極指間でグランド端子に接続した1個又は2個の電極指は、この容量性結合をさらに低減する。DMS伝搬経路における変換器、調整容量素子又はより一般的には集中定数素子、及び共通の直列共振器は、好適には、共通の圧電基板上に配置する。この場合、共通の直列共振器及び調整容量素子好適には、調整共振器として構成するは、直接に隣接させて基板上に配置することができる。これにより、直列共振器及び調整共振器双方の音響的伝搬経路は、互いに平行になる。ただし、集中定数素子は、DMS伝搬経路に接続する個別の構成要素として構成することもできる。さらに、集中定数素子は、好適には多層構造の支持基板に一体化し、この支持基板上にDMS伝搬経路を有するチップを取り付けることもできる。支持基板はこのチップに加えて、さらなる受動素子を有することができ、これら受動素子は支持基板に一体化する、又は個別の構成要素として構成し、支持基板上に取り付けることができる。挿入損失減衰と選択性との間の有利なトレードオフは、5個の変換器を備えるDMSフィルタにより実現することができ、これら5個の変換器のうち、第1タイプの3個は入力側変換器として、第2タイプの2個は出力変換器として機能させる。有利には、偶数個設けるタイプの変換器は、平衡的な信号接続端子に使用する又は平衡的なポートに接続する。奇数個設けるタイプの変換器は、基本的に不平衡的な信号接続端子にのみ接続でききる。少なくとも1個の第1変換器を集中定数素子、調整容量素子例えば、調整共振器とすることができるに接続することができ、またさらに、共通の直列共振器によって、付加的な直列共振器を変換器に直列接続することができる。この場合、これらの付加的に接続する直列共振器は、信号接続端子の1個と第1分岐ノードとの間に配置する。代替的には、信号接続端子に対して音響共振器を並列に配置することも可能である。さらに、DMSフィルタに1個以上のラダー型基本構成要素を直列に接続することも可能であり、これらラダー型基本構成要素は、直列共振器及び並列分路でグランドに対して配置した並列共振器として構成することができる。複数個のラダー型基本構成要素の接続においては、直接に隣接し、かつそれぞれ1個の並列共振器を有する並列分路を、適切に拡張した共振器を有する共通の並列分路に統合することができる。同様に、ラダー型構成であり、かつ直接に順次隣接する2個の直列共振器を、1個の共振器に統合することもできる。この場合、東郷した共振器の容量キャパシタンスは、元の直列共振器の半分である。以下、本発明を実施形態及び比較用実施例、並びに添付図面につきより詳しく説明する。図面は本発明を明確化するためだけのものであり、従って縮尺どおりではなく概略のみ示す。図面をより詳細に示すため、寸法比を実際とは異ならせ、個々の要素を拡大又は縮小して示すこともある。同一又は類似の要素には、同一の参照符号を付して説明する。図1は、本発明の構成簡単な実施形態を示す。DMSフィルタはDMS伝搬経路DSPを有し、このDMS伝搬経路DSPにおいては、2個の反射器R1R2間に3個の変換器、すなわち2個の第1タイプの変換器E1,E2及び1個の第2タイプの変換器A1を配置する。2個の第1タイプの変換器E1,E2は、共通のノードKGとグランド端子との間に並列接続する。この共通のノードは、不平衡的な信号接続端子TE1に直接に接続する。図示の実施形態においては、共通のノードKGと第1タイプの変換器のうち一方この場合、変換器E2との間に集中定数素子EKとして調整容量素子を接続する。これにより変換器E1に印加される電圧U1は、変換器E2に印加される電圧U2とは異なる。DMS伝搬経路DSPの中心に配置した第2タイプの変換器A1に接続端子TA1TA2を接続し、これら接続端子TA1TA2は一緒に平衡的又は不平衡的なポートを構成する。後者の場合、2個の信号接続端子の1個はグランドアース接続する。図2は、本発明によるDMSフィルタの若干複雑な構成の実施形態を示し、DMS伝搬経路DSPは全体で5個の変換器E,Aを備え、これら変換器E,Aは2個の反射器間に配置する。図示の実施形態においては、3個の第1タイプの変換器E1~E3を配置し、これら変換器E1~E3は共通のノードKGとグランドとの間に並列接続する。2個の第2タイプの変換器は、第2ポートを構成する信号接続端子TA1,TA2とグランドとの間に並列接続する。これら信号接続端子TA1,TA2は、平衡的なポートを構成する。中央に配置した第1タイプの変換器E2と共通のノードKGとの間には、集中定数素子EKとして調整容量素子を接続し、この調整容量素子は図示の実施形態において、インターデジタル櫛形電極構造として構成する。このインターデジタル構造における電極指の向きは、弾性表面波の伝播方向に対して平行とする、すなわち変換器の電極指に対して直交するものとし、これにより妨害波としての弾性表面波の発生を回避する。さらに、インターデジタル構造の電極指周期ピッチは、変換器の電極指周期ピッチよりも大きくなるよう選択することができるが、好適には相当程度小さくなるよう選択することができる。これにより、DMSフィルタの通過帯域における音響共振を回避すると共に、可能な限り損失を低減する。さらに、図示の実施形態においては、第1ポートを構成する信号接続端子TE1と共通のノードKGとの間に共通の直列共振器SRGを直列接続する。この共振器は任意の共振器とし、例えばLC素子で構成することができる。しかし有利には、音響、すなわち弾性表面波で作動する共振器を使用し、特に同一技術による弾性表面波共振器、例えば1ポート共振器を使用する。信号接続端子TE1で構成するポートは不平衡的なポートであるのに対し、第2タイプの変換器に接続した第2ポートは、平衡的に又は不平衡的に構成することができる。図3に示す別の実施形態においては、2個の反射器間に全体で5個の第1及び2タイプの変換器E,Aを配置する。図示の実施形態において、中央に配置した第1タイプの変換器E2と共通のノードKGとの間に、集中定数素子EKとして共振器を配置し、この共振器は図1に示す調整容量素子と同様に機能する。ただし、集中定数素子は他の素子とすることもできる図13参照。共通のノードKGは、第1ポートを構成する信号接続端子TE1に接続する。第2タイプの変換器A1,A2には、それぞれ直列共振器SR1,SR2を直列接続し、これら直列共振器SR1,SR2は、それぞれに対応する変換器A1,A2における第2ポートを構成する信号接続端子TA1,TA2に接続する。調整容量素子EKが第1タイプの変換器E2の分圧器として機能するのに対し、2個の直列共振器SR1,SR2は、第1ポートと第2ポートとの間に伝送されたHF信号をさらにフィルタにかけるために機能するものであり、これにより急峻な伝送曲線を示す通過帯域を実現する。図4の実施形態は、両側で平衡的に作動するバランス動作フィルタにおける本発明の実施形態を示す。図示の実施形態においては、全体で4個の第1タイプの変換器E1~E4を配置する。これら4個の変換器のそれぞれ2個は、共通の第1ノードKG1とグランドとの間に並列接続する。第1ポートを構成する信号接続端子TE1と共通の第1ノードKG1との間には、共振器を直列接続する。第2タイプの変換器A1は変換器E1,E2間に配置し、信号接続端子とグランドとの間に接続する。すなわち、この部分構造は、図1に示す3個の変換器備えるDMSフィルタから第2反射器を除き、かつ直列共振器を付加的に配置した構造に対応する。平衡的な構成にするため、図示の実施形態におけるDMS伝搬経路DSPにおいて、さらに3個の変換器E3,A2,E4を配置し、このうち2個の第1タイプの変換器E3,E4を、共通の第2ノードKG2とグランドとの間に接続する。この場合も、直列共振器SR2を共通の第2ノードと第1ポートを構成する信号接続端子TE2との間に接続する。各共通のノードKG1,KG2と、それぞれに並列接続される第1タイプである2個の変換器の一方との間には、共振器として構成した調整容量素子CS1,CS2を接続する。第2タイプの変換器A1,A2は、第2ポートを構成する信号接続端子TA1,TA2に接続する。2つの並列かつ平衡的な信号経路が上述の調整容量素子CS1,CS2を有することにより、両ポートにおいて平衡的な信号伝送が可能となる。ただし、これらポートの一方を不平衡的な構成とすることも可能である。図8に示すDMSフィルタの好適な実施形態においては、DMS伝搬経路DSPにおいて2個の反射器間に5個の変換器を配置する。第1接続端子TE1に接続した第1タイプの変換器E1~E3は、共通のノードとグランドとの間に並列接続する。中央に配置した第1タイプの変換器E2と共通のノードKGとの間には、共振器として構成した集中定数素子EK調整容量素子を接続する。第1信号接続端子TE1と共通のノードKGとの間には、共通の直列共振器SRGを接続し、この直列共振器SRGは例えば1ポート共振器として構成する。第1タイプの変換器に対しては全体で2個の第2タイプの変換器を交互に配置し、これら第2タイプの変換器は、第2ポートを構成する2個の信号接続端子TA1,TA2に接続する。この第2ポートは、例えば平衡的な構成とすることができる。図5は、図8に示すDMSフィルタの伝送曲線を、4個の比較用のフィルタ構造における伝送曲線と比較したものを示し、これらフィルタ構造のうち始めの3個は本発明による調整容量素子を持たないDMSフィルタに関する。図面においては、シミュレーションにより確定したS散乱パラメータS21を示す。伝送曲線1は、5個の変換器を備えるDMSフィルタに関して算出したものであり、このDMSフィルタにおいては、3個の第1タイプの変換器を共通のノードに接続する。これら3個の第1タイプの変換器に対して、2個の第2タイプの変換器を交互に配置する。共通のノードと対応する信号接続端子との間には、2個の直列共振器を並列接続する。調整容量素子は配置しない。伝送曲線2は、やはり5個の変換器を備えるDMSフィルタに関して算出したものであり、このDMSフィルタにおいては、信号端子と共通のノードとの間に共通の直列共振器を配置する。伝送曲線3は、5個の変換器を備えるDMSフィルタに関して算出したものであり、このDMSフィルタにおいては、3個の第1タイプの変換器を信号端子に直接に接続する。直列共振器及び調整容量素子は、いずれも配置しない。伝送曲線4は、5個の変換器を備える本発明によるDMSフィルタに関して算出したものであり、このDMSフィルタにおいては、中央に配置した第1タイプの変換器と共通のノードとの間に共振器として構成した調整容量素子を接続する。この場合、中央の変換器及び調整容量素子の容量値キャパシタンスC0は、それぞれ0.9pFとした。伝送曲線5は、図8に示すDMSフィルタの伝送曲線を示す。図面から明らかなように、本発明の調整容量素子伝送曲線4及び5を参照により、高周波阻止帯域フライバックにおける減衰が1~3の伝送曲線を示す比較用フィルタに比べて相当程度向上している。減衰をより向上するには、調整容量素子に加えて、さらに共通の直列共振器を配置する図5の伝送曲線5を参照。この場合も、中央の変換器E2及び調整容量素子CSの容量値又は調整容量素子CSとして配置した共振器の容量値C0は、それぞれ0.9pfとした。図6は、シミュレーションによる複数の伝送曲線1~4を示し、これら伝送曲線1~4は図5に示す伝送曲線とは異なり、第2ポートを構成する1個の信号接続端子に関して測定した。この第2信号接続端子は、50Ωの抵抗器を介してグランドに接続する。図面において、伝送曲線1~3は図5における1~3の比較試験に対応し、伝送曲線4は図8に示すDMSフィルタに基づいて得られた。伝送曲線4が曲線1~3との比較において示すのは、本発明による調整容量素子が平衡的なポートで有利に働くだけでなく、片側だけの又は不平衡的な構成としたポートこの場合、第2タイプの変換器に接続したポートでも、フライバック領域における減衰特性を向上させることである。図9に示すDMSフィルタにおいては、図8に示すDMSフィルタとは異なり、集中定数素子EKを純粋なキャパシタとして構成する。シミュレーションによる比較考量において、この調整容量素子に異なる容量値を適用した場合、図7に示す伝送曲線が得られる図7に示すのはSパラメータS21。このことから明らかなように、フライバックにおいて実現可能な減衰は、基本的に調整容量素子CSの容量値に依存する。実施した試験においては、調整容量素子の容量値は0.01~1.7pFの間で異ならせた。特定の容量値選択した比較用のフィルタ構造では0.1pFでは、フライバックにおける選択性が最適な状態を示した。しかし、調整容量素子における容量値が最適ではない場合においても、既知のDMSフィルタに対して選択性が向上する。この事実は、本発明による選択性の向上が音響に依存することなく実現するものであり、純粋に電気的又は容量効果に基づくことを示すものである。図10は、調整容量素子として使用可能な1ポート共振器のための電極構造を示す。図10Aは、各図面に示される回路記号で示すのに対し、図10Bは音響的な1ポート共振器のためのメタライジング層を単純化して示す。実際の1ポート共振器は、変換器における電極指、及び反射器における反射器ストライプの個数をより多くすることができる。図11は、図11Aに示すような2個の並列接続した共振器を、図11C又は図11Dに示すような2ポート共振器として1個の構造体に統合するための方法を示す。これに関連し、図11Bは単純化した表記法を示す。図11Dに示すような2ポート共振器は、図3に示すフィルタにおいて、第2ポートに接続した2個の直列共振器SR1,SR2として使用することができる。図12に示す実施形態において、図11Cに示す2ポート共振器は、直列共振器とした集中定数素子EK1,EK2として使用する又は構成することができる。さらに、図11Dに示す2ポート共振器は、図4の実施形態において、第2ポートを構成する信号接続端子TE1,TE2に直列接続した2個の直列共振器SR1,SR2として使用する又は構成することができる。図11Dに示す2ポート共振器は、互いに並列かつ平衡的な信号経路における2個の共振器として使用することができる。図11Cに示す2ポート共振器は、2個の共振器又は2個の集中定数素子として、互いに並列かつ不平衡的な信号経路で使用することができる。別のシミュレーションによる比較考量においては、DMS伝搬経路に配置した変換器間における交差クロス容量の影響を評価すると共に、最大の交差容量が含まれる箇所、すなわち異なる交差容量のうち伝送挙動に最も大きく影響する容量を検出する試みを行った。合わせて5個の変換器を備えるDMSフィルタの場合、最大の交差容量は、互いに直接隣接する変換器間における4つであり、それぞれ0.01~0.05pFの容量値を有する。これら4つの交差容量における影響は、本発明による調整容量素子で低減することができ、これら調整容量素子は、上述した交差容量の10~20倍の容量値を有する。図12は、3個の変換器E1,A1,E2を備えるDMSフィルタを示し、このDMSフィルタにおいては、2個の第1変換器E1,E2と共通のノードKGとの間に集中定数素子EK1,EK2を接続する。好適には、2個の集中定数素子EK1,EK2を異なるものとすることにより、2個の第1変換器が異なるインピーダンスを示し、これにより変換器への異なる電力伝送を生ずる。図13は、集中定数素子EKを実現するための異なる素子を示す。集中定数素子EKは、Aキャパシタコンデンサとして、B誘導素子又はコイルとして、C共振器として、又はD抵抗器として構成することができる。集中定数素子は、図13A~図13Dに示す素子の組み合わせとすることもできる。図14は、3個の変換器E1,A1,E2及び集中定数素子EKを備えるDMSフィルタを示し、この場合の集中定数素子EKは、第1変換器E2と基準電位との間に接続する。この接続は、第1変換器E2と共通のノードKGとの間に集中定数素子を接続した場合と同様に作用し、またDMS伝搬経路に集中定数素子又はその他の直列若しくは並列接続素子がない、純粋のDMSフィルタに比べて、選択性を向上させる。図15は、3個の変換器E1,A1,E2及び集中定数素子EKを備えるDMSフィルタを示し、この場合の集中定数素子EKは、第1変換器E2と共通のノードKGとの間における並列分路に接続する。共通のノードに直接接続した並列素子は、共通のノードKGに接続した2個の変換器に対して同様に作用するため、これら2個の並列接続した第1変換器E1,E2に対する作用を異ならせる目的で、並列分路と共通のノードとの間に少なくとも1個の直列素子、図示の実施形態においては直列共振器SR2を接続する。並列素子による上述した作用の違いは、並列分路に配置した集中定数素子EK1のみによって実現すべきものであり、平衡上の理由から、第2直列共振器SR1を第1変換器E1と共通のノードGKとの間に接続する。図16は、3個の変換器E1,A1,E2を備えるDMSフィルタを示す。第1タイプの変換器第1変換器E1,E2は、それぞれ直列共振器SR1,SR2及び並列共振器PR1,PR2で構成されるラダー型基本構成要素に直列接続する。直列共振器SR2と第1変換器E2との間には、集中定数素子EK1を直列接続する。図17は、5個の変換器E1,A1,E2,A2,E3及びコイルとして構成した集中定数素子EKを備えるDMSフィルタを示し、この場合の集中定数素子EKは、第1タイプの変換器のうち中心に配置した変換器E2と共通のノードKGとの間に接続する。コイルは、離散した個別素子としてDMS伝搬経路DSPに接続することができるが、DMS伝搬経路DSPのメタライジング層に一体化して、DMS伝搬経路の圧電基板上に配置することもできる。さらに、コイルを適切に構造化した導体部分として、多層型の支持基板上に一体化することができ、この場合、この支持基板は圧電基板を支持する、又はDMS伝搬経路DSPを有するチップに組み付けることも可能である。本発明は、変換器のタイプ毎に集中定数素子を1個のみ、特に調整容量素子を1個のみ設けることに限定されない。相応する個数の第1タイプの変換器を配置した場合、より多数の集中定数素子又は調整容量素子を設けることもできる。ただしこの場合、第1タイプの変換器の少なくとも1個は、常に他の素子に接続しなければならない。すなわち、変換器の少なくとも1個は、他の集中定数素子、又は例えば直接共通のノードに、若しくは基準電位に接続する必要がある。従って本発明は、上述した実施形態とは異なる個数の変換器を備えるDMSフィルタに適用することもできる。本発明によるDMSフィルタは、少なくとも3個の変換器を備える。なぜなら、第1タイプだけで少なくとも2個の変換器が必要だからである。変換器の個数に上限はない。ただし留意すべきは、DMS伝搬経路に配置する変換器の個数の増加に伴い、DMSフィルタの音響損失が増大するため、変換器の個数は自ずと限定される。さらに、本発明によるDMSフィルタを、1個以上の類似する又は異なる構成としたDMS伝搬経路に並列に又は直列に接続し、選択性を向上させることも可能である。ただしこの場合も、DMS伝搬経路又は変換器の個数の増加に伴い損失が増大する。同様のことは、直列接続部に直列共振器又はラダー型基本構成要素を付加的に接続する場合にも該当する。従って本発明は、上述した実施形態に限定されるものではなく、独立請求項に記載のフィルタに関する特徴の組み合わせにのみ限定される。すなわち、このことは、具体的に述べた又は実施形態で使用した集中定数素子を、上述した他の集中定数素子で代用できることも意味する。"