高圧側電源および低圧側電源間に直列に介挿された第1および第2の出力用トランジスタを具備し、前記第1および第2の出力用トランジスタの共通接続点から負荷を駆動する出力信号を発生する出力段部と、出力バッファ回路への入力信号の変化に応じて前記出力段部の出力信号を立ち下げるときには、前記第1の出力用トランジスタをOFFに遷移させ、前記第1の出力用トランジスタに流れる電流が第1の閾値電流を下回ったときに前記第2の出力トランジスタをONに遷移させ、前記出力バッファ回路への入力信号の変化に応じて前記出力段部の出力信号を立ち上げるときには、前記第2の出力用トランジスタをOFFに遷移させ、前記第2の出力用トランジスタに流れる電流が第2の閾値電流を下回ったときに前記第1の出力トランジスタをONに遷移させる出力段駆動部とを具備し、前記出力段駆動部は、前記出力バッファ回路への入力信号に前記出力段部の出力信号を立ち下げる変化があったとき、前記第1の出力用トランジスタに流れている電流の大きさに応じた値に前記第1の閾値電流を設定し、前記出力バッファ回路への入力信号に前記出力段部の出力信号を立ち上げる変化があったとき、前記第2の出力用トランジスタに流れている電流の大きさに応じた値に前記第2の閾値電流を設定する閾値制御手段を具備することを特徴とする出力バッファ回路。前記閾値制御手段は、前記出力バッファ回路への入力信号に前記出力段部の出力信号を立ち下げる変化があったとき、前記第1の出力用トランジスタから前記負荷に電流が流出している場合には、その電流の大きさに応じた値に前記第1の閾値電流を設定し、前記負荷から前記第1の出力用トランジスタに電流が流入している場合には、所定の電流値に前記第1の閾値電流を設定し、前記出力バッファ回路への入力信号に前記出力段部の出力信号を立ち上げる変化があったとき、前記負荷から前記第2の出力用トランジスタに電流が流入している場合には、その電流の大きさに応じた値に前記第2の閾値電流を設定し、前記第2の出力用トランジスタから前記負荷に電流が流出している場合には、所定の電流値に前記第2の閾値電流を設定することを特徴とする請求項1に記載の出力バッファ回路。前記閾値設定手段は、前記出力バッファ回路への入力信号に前記出力段部の出力信号を立ち下げる変化があったときの前記出力段部の出力信号に基づいて、前記第1の出力用トランジスタに流れている電流の大きさを検知し、前記出力バッファ回路への入力信号に前記出力段部の出力信号を立ち上げる変化があったときの前記出力段部の出力信号に基づいて、前記第2の出力用トランジスタに流れている電流の大きさを検知することを特徴とする請求項1または2に記載の出力バッファ回路。ところで、上述した従来の出力バッファ回路では、上記閾値電流Ith1およびIth2を固定していたため、次のような問題があった。まず、貫通電流を減らすためには、上記閾値電流Ith1およびIth2を小さくすることが好ましい。しかし、閾値電流Ith1およびIth2が小さいと、出力信号VOUTを立ち下げるときには、Pチャネルトランジスタ201から負荷300へ流れる電流が小さな閾値電流Ith1を下回るのを待たないと、Nチャネルトランジスタ202がONに遷移せず、出力信号VOUTを立ち上げるときには、負荷300からNチャネルトランジスタ202へ流れる電流が小さな閾値電流Ith2を下回るのを待たないと、Pチャネルトランジスタ201がONに遷移しないので、入力信号VINに対する出力信号VOUTの遅延が大きくなる。このように閾値電流Ith1およびIth2を小さくすると、貫通電流を小さく抑えることができるものの、出力バッファ回路が大きな負荷300を駆動する場合に入力信号VINに対する出力信号VOUTの遅延が大きくなるという犠牲を払うこととなる。しかし、出力バッファ回路の負荷300が大きい場合には、その負荷300自体の消費電力が大きいので、入力信号VINに対する出力信号VOUTの遅延が大きくなるという犠牲を払ってまでして出力バッファ回路の貫通電流を減らす必要がない場合もある。そこで、出力バッファ回路が大きな負荷300を駆動する場合を考慮して、閾値電流Ith1およびIth2を大きくすることが考えられる。しかし、閾値電流Ith1およびIth2を大きくした場合、出力バッファ回路の負荷300が小さい場合にも、大きな貫通電流を出力バッファ回路に流すこととなり、この貫通電流により、負荷300の消費電力に比較して大きな消費電力が発生する。本発明は以上のような考えに従ってなされたものであり、上記閾値電流を負荷に適した値に調整し、著しい遅延の増大を招くことなく、貫通電流を防止することができる出力バッファ回路を提供することを目的としている。この発明は、高圧側電源および低圧側電源間に直列に介挿された第1および第2の出力用トランジスタを具備し、前記第1および第2の出力用トランジスタの共通接続点から負荷を駆動する出力信号を発生する出力段部と、出力バッファ回路への入力信号の変化に応じて前記出力段部の出力信号を立ち下げるときには、前記第1の出力用トランジスタをOFFに遷移させ、前記第1の出力用トランジスタに流れる電流が第1の閾値電流を下回ったときに前記第2の出力トランジスタをONに遷移させ、前記出力バッファ回路への入力信号の変化に応じて前記出力段部の出力信号を立ち上げるときには、前記第2の出力用トランジスタをOFFに遷移させ、前記第2の出力用トランジスタに流れる電流が第2の閾値電流を下回ったときに前記第1の出力トランジスタをONに遷移させる出力段駆動部とを具備し、前記出力段駆動部は、前記出力バッファ回路への入力信号に前記出力段部の出力信号を立ち下げる変化があったとき、前記第1の出力用トランジスタに流れている電流の大きさに応じた値に前記第1の閾値電流を設定し、前記出力バッファ回路への入力信号に前記出力段部の出力信号を立ち上げる変化があったとき、前記第2の出力用トランジスタに流れている電流の大きさに応じた値に前記第2の閾値電流を設定する閾値制御手段を具備することを特徴とする出力バッファ回路を提供する。かかる出力バッファ回路によれば、出力信号を立ち下げる入力信号の変化があったとき、その時点において第1の出力用トランジスタに流れている電流に応じた値に第1の閾値が設定され、出力信号を立ち上げる入力信号の変化があったとき、その時点において第2の出力用トランジスタに流れている電流に応じた値に第2の閾値が設定される。従って、第1および第2の閾値を負荷に適した値に調整することができ、著しい遅延の増大を招くことなく、負荷の大きさに見合った適切な電流値に貫通電流を低減することができる。以下、図面を参照し、この発明の一実施形態について説明する。図1はこの発明の一実施形態による出力バッファ回路の構成を示す回路図である。なお、この図において、前掲図5に示された要素と対応する要素には共通の符号を付し、その説明を省略する。前掲図5のものと同様、本実施形態による出力バッファ回路は、入力オーディオ信号によりパルス幅変調されたパルス列である入力信号VINに基づいて負荷300を駆動する回路であり、出力段駆動部100と、出力段部200とにより構成されている。出力段部200の構成は、前掲図5のものと同様である。この出力段部200に接続される負荷300は、スピーカとローパスフィルタからなるものであり、インダクタンス成分を含む誘導性負荷である。出力段部200の前段の出力段駆動部100は、NANDゲート11と、ローアクティブANDゲート12と、電流判定部110および120と、閾値設定部130および140と、付加的閾値設定部150および160とを有する。NANDゲート11には、出力バッファ回路に対する入力信号VINと電流判定部120から出力される電流判定信号NDとが与えられる。NANDゲート11は、電流判定信号NDまたは入力信号VINの少なくとも一方がLレベルであるときに高圧側電源VDDと同レベルであるHレベルのゲート電圧VGPをPチャネルトランジスタ201に対して出力し、電流判定信号NDおよび入力信号VINの両方がHレベルになったときにPチャネルトランジスタ201に対するゲート電圧VGPを立ち下げる。ローアクティブANDゲート12には、出力バッファ回路に対する入力信号VINと電流判定部110から出力される電流判定信号PDとが与えられる。ローアクティブANDゲート12は、電流判定信号PDまたは入力信号VINの少なくとも一方がHレベルであるときは接地レベルと同レベルであるLレベルのゲート電圧VGNをNチャネルトランジスタ202に対して出力し、電流判定信号PDおよび入力信号VINの両方がLレベルになったとき、Nチャネルトランジスタ202に対するゲート電圧VGNを立ち上げる。次に電流判定部110、閾値設定部130および付加的閾値設定部150と、電流判定部120、閾値設定部140および付加的閾値設定部160の機能の概略について説明する。まず、電流判定部110は、Pチャネルトランジスタ201に流れるドレイン電流が予め設定された閾値電流Ith1よりも大きい場合に電流判定信号PDを非アクティブレベルHレベルとし、小さい場合にアクティブレベルLレベルとする回路である。この電流判定部110の閾値電流Ith1は、閾値設定部130および付加的閾値設定部150により制御される。ここで、閾値設定部130は、出力信号VOUTを立ち下げる入力信号VINの変化この例では入力信号VINの立ち下がりが発生したとき、その時点においてPチャネルトランジスタ201から負荷300に流出している電流に比例した電流値に閾値電流Ith1を設定する回路である。また、付加的閾値設定部150は、出力信号VOUTを立ち下げる入力信号VINの変化この例では入力信号VINの立ち下がりが発生し、かつ、その時点において負荷300からPチャネルトランジスタ201に電流が流入している場合における閾値電流Ith1を適切な所定値に設定する回路である。上述のように閾値設定部130は閾値電流Ith1を入力信号VINの立ち下がり時にPチャネルトランジスタ201から負荷300に流出している電流に比例した電流値に設定するものであるから、入力信号VINの立ち下がり時に負荷300からPチャネルトランジスタ201に電流が流入している場合には、この閾値設定部130により設定される閾値電流Ith1が0になる。これでは出力バッファ回路の動作が不安定になる。そこで、本実施形態では、入力信号VINの立ち下がり時に負荷300からPチャネルトランジスタ201に電流が流入している場合の閾値電流Ith1を適切な所定値に設定するために付加的閾値設定部150が設けられている。次に電流判定部120は、Nチャネルトランジスタ202に流れるドレイン電流が予め設定された閾値Ith2よりも大きい場合に電流判定信号NDを非アクティブレベルLレベルとし、小さい場合にアクティブレベルHレベルとする回路である。この電流判定部120の閾値電流Ith2は、閾値設定部140および付加的閾値設定部160により制御される。ここで、閾値設定部140は、出力信号VOUTを立ち上げる入力信号VINの変化この例では入力信号VINの立ち上がりが発生したとき、その時点において負荷300からNチャネルトランジスタ202に流入している電流に比例した電流値に閾値電流Ith2を設定する回路である。また、付加的閾値設定部160は、出力信号VOUTを立ち上げる入力信号VINの変化この例では入力信号VINの立ち上がりが発生し、かつ、その時点においてNチャネルトランジスタ202から負荷300に電流が流出している場合に、閾値電流Ith2を適切な所定値に設定する回路である。この付加的閾値設定部160が設けられている理由は付加的閾値設定部150と同様である。すなわち、入力信号VINの立ち上がり時にNチャネルトランジスタ202から負荷300に電流が流出している状況では、閾値設定部140により設定される閾値電流Ith2が0になることから、この状況において閾値電流Ith2を適切な所定値に設定するための手段として、付加的閾値設定部160が設けられているのである。次に電流判定部110、閾値設定部130および付加的閾値設定部150の各々の構成について説明する。まず、電流判定部110は、Pチャネルトランジスタ111と、Nチャネルトランジスタ112と、バッファ113とにより構成されている。Pチャネルトランジスタ111は、Pチャネルトランジスタ201に対するゲート電圧VGPと同じゲート電圧がゲートに与えられ、ソースが高圧側電源VDDに接続されている。このPチャネルトランジスタ111は、Pチャネルトランジスタ201のk1倍k1は1より小さい比例定数のトランジスタサイズを有している。このPチャネルトランジスタ111のドレインには、Nチャネルトランジスタ112のドレインが接続されている。このNチャネルトランジスタ112は、ソースが接地されており、ゲートには閾値設定部130が出力する閾値電圧Vth1が与えられる。従って、Nチャネルトランジスタ112は、閾値電圧Vth1に応じた電流値を持った定電流源として働く。そして、バッファ113は、Pチャネルトランジスタ111およびNチャネルトランジスタ112のドレイン同士の接続点の電圧を2値化することにより電流判定信号PDを出力する。閾値設定部130は、Pチャネルトランジスタ131と、Nチャネルトランジスタ132および133と、キャパシタ134と、差動増幅器135とを有する。ここで、Pチャネルトランジスタ131は、ソースが高圧側電源VDDに接続され、ゲートが接地されている。このPチャネルトランジスタ131も、電流判定部110のPチャネルトランジスタ111と同様、Pチャネルトランジスタ201のk1倍のトランジスタサイズを有している。Nチャネルトランジスタ132は、ドレインがPチャネルトランジスタ131のドレインと接続され、ソースが接地されている。電流判定部110のNチャネルトランジスタ112は、このNチャネルトランジスタ132のk2倍のトランジスタサイズを有している。ここで、k2は1より小さい比例定数であり、例えば0.1である。そして、Nチャネルトランジスタ132のゲートは、電流判定部110のNチャネルトランジスタ112のゲートと共通接続されており、このゲート同士の共通接続点と接地線との間にキャパシタ134が介挿されている。このキャパシタ134の充電電圧が上述した閾値電圧Vth1となる。Nチャネルトランジスタ133は、Nチャネルトランジスタ132および112のゲート同士の共通接続点と差動増幅器135の出力端子との間に介挿されており、入力信号VINがゲートに与えられる。差動増幅器135は、正相入力端子端子にPチャネルトランジスタ131とNチャネルトランジスタ132のドレイン同士の共通接続点の電圧Vaが与えられ、逆相入力端子-端子に出力段部200の出力信号VOUTが与えられる。付加的閾値設定部150は、コンパレータ151と、Nチャネルトランジスタ152と、キャパシタ153と、Nチャネルトランジスタ154と、定電流源155とにより構成されている。Nチャネルトランジスタ154は、ソースが接地されている。このNチャネルトランジスタ154のドレインと電流判定部110のPチャネルトランジスタ111のドレインとの間には定電流源155が介挿されている。コンパレータ151は、出力信号VOUTの電圧値が高圧側電源VDDのレベルを上回っている場合にHレベルの信号を、それ以外の場合にLレベルの信号を出力する。Nチャネルトランジスタ152は、コンパレータ151の出力端子とNチャネルトランジスタ154のゲートとの間に介挿されている。このNチャネルトランジスタ152のゲートには入力信号VINが与えられる。キャパシタ153は、Nチャネルトランジスタ154のゲートと接地線との間に介挿されている。以上が電流判定部110、閾値設定部130および付加的閾値設定部150の構成である。このような構成において、入力信号VINがHレベルである期間は、閾値設定部130のNチャネルトランジスタ133および付加的閾値設定部150のNチャネルトランジスタ152がONとなる。このため、閾値設定部130における差動増幅器135の出力信号がNチャネルトランジスタ133を介してNチャネルトランジスタ132および112の各ゲートに供給され、付加的閾値設定部150におけるコンパレータ151の出力信号がNチャネルトランジスタ152を介してNチャネルトランジスタ154のゲートに供給される。閾値設定部130の差動増幅器135は、電圧Vaが出力信号VOUTの電圧値よりも低いと、閾値電圧Vth1を低下させることによりNチャネルトランジスタ132のドレイン電流を減らして電圧Vaを上昇させ、逆に電圧Vaが出力信号VOUTの電圧値よりも高いと、閾値電圧Vth1を上昇させることによりNチャネルトランジスタ132のドレイン電流を増加させて電圧Vaを低下させる。このような差動増幅器135を介した負帰還制御が働く結果、Pチャネルトランジスタ201のk1倍のドレイン電流がPチャネルトランジスタ131およびNチャネルトランジスタ132に流れ、かつ、Pチャネルトランジスタ131のドレイン電圧Vaが出力信号VOUTに一致するように、Nチャネルトランジスタ132のゲート電圧である閾値電圧Vth1が調整される。電流判定部110のNチャネルトランジスタ112のゲートには、このように調整される閾値電圧Vth1が与えられる。上述したように、このNチャネルトランジスタ112は、Nチャネルトランジスタ132のk2倍のトランジスタサイズを有している。従って、Nチャネルトランジスタ112のドレイン電流の飽和電流値は、Nチャネルトランジスタ132のドレイン電流の飽和電流値のk2倍、すなわち、Pチャネルトランジスタ201のドレイン電流のk1×k2倍の電流値となる。入力信号VINがHレベルからLレベルに変化すると、閾値設定部130のNチャネルトランジスタ133および付加的閾値設定部150のNチャネルトランジスタ152がOFFとなる。この結果、閾値設定部130では、入力信号VINの立ち下がり時における閾値電圧Vth1がキャパシタ134に保持される。これにより閾値設定部130のNチャネルトランジスタ132は、入力信号VINの立ち下がり時におけるPチャネルトランジスタ201のドレイン電流のk1倍の電流値を持った定電流源として機能する。また、付加的閾値設定部150では、入力信号VINの立ち下がり時におけるコンパレータ151の出力信号がキャパシタ153に保持される。ここで、入力信号VINのHレベルからLレベルへの立ち下がり時に、出力段部200から負荷300に電流が流出していると、出力信号VOUTは電源VDDのレベルよりも低くなるため、コンパレータ151の出力信号はLレベルとなり、キャパシタ153の保持電圧はLレベルとなる。このため、Nチャネルトランジスタ154は、OFFとなり、電流判定部110のPチャネルトランジスタ111のドレインには、定電流源としてNチャネルトランジスタ112のみが接続された状態となる。従って、Pチャネルトランジスタ111および201のゲート電圧VGPを変化させた場合において、Pチャネルトランジスタ111のドレイン電流がNチャネルトランジスタ112の飽和電流値、すなわち、入力信号VINの立ち下がり時におけるPチャネルトランジスタ201のドレイン電流のk1×k2倍より大きい領域では、Pチャネルトランジスタ111およびNチャネルトランジスタ112の共通接続点の電圧はバッファ113の論理閾値より高くなり、電流判定信号PDは非アクティブレベルHレベルとなる。また、Pチャネルトランジスタ111のドレイン電流が入力信号VINの立ち下がり時におけるPチャネルトランジスタ201のドレイン電流のk1×k2倍より小さい領域では、電流判定信号PDはアクティブレベルLレベルとなる。ここで、Pチャネルトランジスタ111に流れるドレイン電流がPチャネルトランジスタ201に流れるドレイン電流のk1倍であることを考慮すると、この電流判定部110の挙動を次のように言い換えることができる。すなわち、入力信号VINの立ち下がり時に出力段部200から負荷300に電流が流出している場合、電流判定部110の閾値電流Ith1は入力信号VINの立ち下がり時におけるPチャネルトランジスタ201のドレイン電流のk1×k2倍となり、Pチャネルトランジスタ201のドレイン電流がこの閾値電流Ith1より大きい領域では電流判定信号PDは非アクティブレベルHレベルとなり、小さい領域ではアクティブレベルLレベルとなる。これに対し、入力信号VINの立ち下がり時に、負荷300から出力段部200に電流が流入していると、出力信号VOUTは高圧側電源VDDのレベルよりも高くなるため、コンパレータ151の出力信号はHレベルとなり、キャパシタ153の保持電圧はHレベルとなる。このため、Nチャネルトランジスタ154はONとなり、電流判定部110のPチャネルトランジスタ111のドレインにNチャネルトランジスタ112と定電流源155が接続された状態となる。従って、電流判定部110の閾値電流Ith1は、Nチャネルトランジスタ112の飽和電流値と定電流源155の電流値との和に依存した電流値となる。ここで、入力信号VINの立ち下がり時に負荷300から出力段部200に電流が流入し、出力信号VOUTが高圧側電源VDDのレベルよりも高くなっているとすると、閾値設定部130では、Pチャネルトランジスタ131のドレイン電圧Vaが上限値である高圧側電源VDDのレベルに達し、Nチャネルトランジスタ132および112がOFFの状態となる。従って、電流判定部110の閾値電流Ith1は定電流源155の電流値のみに依存した値となる。本実施形態では、この場合の閾値電流Ith1が適切な所定値となるように定電流源155の電流値が決定されている。次に電流判定部120、閾値設定部140および付加的閾値設定部160の各々の構成について説明する。まず、電流判定部120は、Nチャネルトランジスタ121と、Pチャネルトランジスタ122と、バッファ123とにより構成されている。Nチャネルトランジスタ121は、Nチャネルトランジスタ202に対するゲート電圧VGNと同じゲート電圧がゲートに与えられ、ソースが接地されている。このNチャネルトランジスタ121は、Nチャネルトランジスタ202のk3倍k3は1より小さい比例定数のトランジスタサイズを有している。このNチャネルトランジスタ121のドレインには、Pチャネルトランジスタ122のドレインが接続されている。このPチャネルトランジスタ122は、ソースが高圧側電源VDDに接続されており、ゲートには閾値設定部140が出力する閾値電圧Vth2が与えられる。従って、Pチャネルトランジスタ122は、閾値電圧Vth2に応じた電流値を持った定電流源として働く。そして、バッファ123は、Nチャネルトランジスタ121およびPチャネルトランジスタ122のドレイン同士の接続点の電圧を2値化することにより電流判定信号NDを出力する。閾値設定部140は、Nチャネルトランジスタ141と、Pチャネルトランジスタ142および143と、キャパシタ144と、差動増幅器145とを有する。ここで、Nチャネルトランジスタ141は、ソースが接地され、ゲートが高圧側電源VDDに接続されている。このNチャネルトランジスタ141も、電流判定部120のNチャネルトランジスタ121と同様、Nチャネルトランジスタ202のk3倍のトランジスタサイズを有している。Pチャネルトランジスタ142は、ドレインがNチャネルトランジスタ141のドレインと接続され、ソースが高圧側電源VDDに接続されている。電流判定部120のPチャネルトランジスタ122は、このPチャネルトランジスタ142のk4倍のトランジスタサイズを有している。ここで、k4は1より小さい比例定数であり、例えば0.1である。そして、Pチャネルトランジスタ142のゲートは、電流判定部120のPチャネルトランジスタ122のゲートと共通接続されており、このゲート同士の共通接続点と高圧側電源VDDとの間にキャパシタ144が介挿されている。このキャパシタ144の充電電圧が上述した閾値電圧Vth2となる。Pチャネルトランジスタ143は、Pチャネルトランジスタ142および122のゲート同士の共通接続点と差動増幅器145の出力端子との間に介挿されており、入力信号VINがゲートに与えられる。差動増幅器145は、正相入力端子端子にNチャネルトランジスタ141とPチャネルトランジスタ142のドレイン同士の共通接続点の電圧Vbが与えられ、逆相入力端子-端子に出力段部200の出力信号VOUTが与えられる。付加的閾値設定部160は、コンパレータ161と、Pチャネルトランジスタ162と、キャパシタ163と、Pチャネルトランジスタ164と、定電流源165とにより構成されている。Pチャネルトランジスタ164は、ソースが高圧側電源VDDに接続されている。このPチャネルトランジスタ164のドレインと電流判定部120のNチャネルトランジスタ121のドレインとの間には定電流源165が介挿されている。コンパレータ161は、出力信号VOUTの電圧値が接地レベルを下回っている場合にLレベルの信号を、それ以外の場合にHレベルの信号を出力する。Pチャネルトランジスタ162は、コンパレータ161の出力端子とPチャネルトランジスタ164のゲートとの間に介挿されている。このPチャネルトランジスタ162のゲートには入力信号VINが与えられる。キャパシタ163は、Pチャネルトランジスタ164のゲートと高圧側電源VDDとの間に介挿されている。以上が電流判定部120、閾値設定部140および付加的閾値設定部160の構成である。このような構成において、入力信号VINがLレベルである期間は、閾値設定部140のPチャネルトランジスタ143および付加的閾値設定部160のPチャネルトランジスタ162がONとなる。このため、閾値設定部140における差動増幅器145の出力信号がPチャネルトランジスタ143を介してPチャネルトランジスタ142および122の各ゲートに供給され、付加的閾値設定部160におけるコンパレータ161の出力信号がPチャネルトランジスタ162を介してPチャネルトランジスタ164のゲートに供給される。閾値設定部140では、差動増幅器145を介した負帰還制御が働く結果、Nチャネルトランジスタ202のk3倍のドレイン電流がNチャネルトランジスタ141およびPチャネルトランジスタ142に流れ、かつ、Nチャネルトランジスタ141のドレイン電圧Vbが出力信号VOUTに一致するように、Pチャネルトランジスタ142のゲート電圧である閾値電圧Vth2が調整される。電流判定部120のPチャネルトランジスタ122のゲートには、このように調整される閾値電圧Vth2が与えられる。上述したように、このPチャネルトランジスタ122は、Pチャネルトランジスタ142のk4倍のトランジスタサイズを有している。従って、Pチャネルトランジスタ122のドレイン電流の飽和電流値は、Pチャネルトランジスタ142のドレイン電流の飽和電流値のk4倍、すなわち、Nチャネルトランジスタ202のドレイン電流のk3×k4倍の電流値となる。入力信号VINがLレベルからHレベルに変化すると、閾値設定部140のPチャネルトランジスタ143および付加的閾値設定部160のPチャネルトランジスタ162がOFFとなる。この結果、閾値設定部140では、入力信号VINの立ち上がり時における閾値電圧Vth2がキャパシタ144に保持される。これにより閾値設定部140のPチャネルトランジスタ142は、入力信号VINの立ち上がり時におけるNチャネルトランジスタ202のドレイン電流のk3倍の電流値を持った定電流源として機能する。また、付加的閾値設定部160では、入力信号VINの立ち上がり時におけるコンパレータ161の出力信号がキャパシタ163に保持される。ここで、入力信号VINのLレベルからHレベルへの立ち上がり時に、負荷300から出力段部200に電流が流入していると、出力信号VOUTは接地レベルよりも高くなるため、コンパレータ161の出力信号はHレベルとなり、キャパシタ163の保持電圧はHレベルとなる。このため、Pチャネルトランジスタ164は、OFFとなり、電流判定部120のNチャネルトランジスタ121のドレインには、定電流源としてPチャネルトランジスタ122のみが接続された状態となる。従って、Nチャネルトランジスタ121および202のゲート電圧VGNを変化させた場合において、Nチャネルトランジスタ121のドレイン電流が入力信号VINの立ち上がり時におけるNチャネルトランジスタ202のドレイン電流のk3×k4倍より大きい領域では、電流判定信号NDは非アクティブレベルLレベルとなる。また、Nチャネルトランジスタ121のドレイン電流が入力信号VINの立ち上がり時におけるNチャネルトランジスタ202のドレイン電流のk3×k4倍より小さい領域では、電流判定信号NDはアクティブレベルHレベルとなる。ここで、Nチャネルトランジスタ121に流れるドレイン電流がNチャネルトランジスタ202に流れるドレイン電流のk3倍であることを考慮すると、電流判定部120の挙動を次のように言い換えることができる。すなわち、入力信号VINの立ち上がり時に負荷300から出力段部200に電流が流入している場合、電流判定部120の閾値電流Ith2は入力信号VINの立ち上がり時におけるNチャネルトランジスタ202のドレイン電流のk3×k4倍となり、Nチャネルトランジスタ202のドレイン電流がこの閾値電流Ith2より大きい領域では電流判定信号NDは非アクティブレベルLレベルとなり、小さい領域ではアクティブレベルHレベルとなる。これに対し、入力信号VINの立ち上がり時に、出力段部200から負荷300に電流が流出していると、出力信号VOUTは接地レベルよりも低くなるため、コンパレータ161の出力信号はLレベルとなり、キャパシタ163の保持電圧はLレベルとなる。このため、Pチャネルトランジスタ164はONとなり、電流判定部120のNチャネルトランジスタ121のドレインにPチャネルトランジスタ122と定電流源165が接続された状態となる。従って、電流判定部120の閾値電流Ith2は、Pチャネルトランジスタ122の飽和電流値と定電流源165の電流値との和に依存した電流値となる。ここで、入力信号VINの立ち上がり時に出力段部200から負荷300に電流が流出し、出力信号VOUTが接地レベルよりも低くなっていたとすると、閾値設定部140では、Nチャネルトランジスタ141のドレイン電圧Vbが下限値である接地レベルに達し、Pチャネルトランジスタ142および122がOFFの状態となる。従って、電流判定部120の閾値電流Ith2は定電流源165の電流値のみに依存した値となる。本実施形態では、この場合の閾値電流Ith2が適切な所定値となるように定電流源165の電流値が決定されている。以上が本実施形態による出力バッファ回路の詳細である。次に図2~図4を参照し、本実施形態による出力バッファ回路の動作例について説明する。図2に示す例では、入力信号VINの立ち下がり時、Pチャネルトランジスタ201から負荷300に電流が流出しており、出力信号VOUTが高圧側電源VDDのレベルよりも低下している。この入力信号VINの立ち下がり時、Pチャネルトランジスタ201のゲート電圧VGPは0Vとなっており、Pチャネルトランジスタ201は非飽和領域において動作している。従って、Pチャネルトランジスタ201には、出力信号VOUTの電源電圧VDDからの低下分VDD-VOUTすなわち、Pチャネルトランジスタ201のソース-ドレイン間電圧に比例した電流IDPが流れている。図2には負荷300が大きく、入力信号VINの立ち下がり時において大きな電流値IDP1のドレイン電流IDPがPチャネルトランジスタ201から負荷300に流出している場合の出力信号VOUTの波形およびゲート電圧VGP、VGNの各波形が実線で、負荷300が小さく、小さな電流値IDP2のドレイン電流IDPがPチャネルトランジスタ201から負荷300に流出している場合の出力信号VOUTの波形およびゲート電圧VGP、VGNの各波形が破線で例示されている。入力信号VINが立ち下がることにより、NANDゲート11がPチャネルトランジスタ201に対するゲート電圧VGPを立ち上げると、ゲート電圧VGPの上昇に従って、Pチャネルトランジスタ201のON抵抗が高くなり、ドレイン電流IDPが減少してゆく。このため、出力信号VOUTが低下してゆく。そして、IDP<Ith1になると、電流判定信号PDがアクティブレベルLレベルとなるため、ローアクティブANDゲート12がNチャネルトランジスタ202に対するゲート電圧VGNを立ち上げる。この結果、Nチャネルトランジスタ202は、OFFからONへと遷移する。このようにPチャネルトランジスタ201のONからOFFへの遷移とNチャネルトランジスタ202のOFFからONへの遷移が並行して行われる間、出力信号VOUTは接地レベルに向けて低下する。この出力信号VOUTが低下する間、図3に示すように、Pチャネルトランジスタ201のゲートとドレインとの間に介在する寄生容量211を介してNANDゲート11の出力端子から負荷300側へと電流が流れ、Nチャネルトランジスタ202のゲートとドレインとの間に介在する寄生容量212を介してローアクティブANDゲート12の出力端子から負荷300側へと電流が流れる。このように出力信号VOUTが低下する間は、Pチャネルトランジスタ201のドレインからゲートへの負帰還およびNチャネルトランジスタ202のドレインからゲートへの負帰還が働くため、ゲート電圧VGPおよびVGNの上昇の勾配は緩やかになる。そして、出力信号VOUTが接地レベルに達した以降は、ゲート電圧VGPおよびVGNはそれまでよりも高い勾配で上昇し、高圧側電源VDDのレベルに到達する。これによりPチャネルトランジスタ201がOFF、Nチャネルトランジスタ202がONの状態となる。図2に示すように、負荷300が大きく、入力信号VINの立ち下がり時において大きな電流値IDP1のドレイン電流IDPがPチャネルトランジスタ201から負荷300に流出している場合には、この大きな電流値IDP1に対応した閾値電流Ith1=k1k2IDP1が設定される。従って、ゲート電圧VGPが立ち上がってPチャネルトランジスタ201のドレイン電流IDPが減少する過程において、ドレイン電流IDPがこの大きな閾値電流Ith1=k1k2IDP1を下回ったときに、ゲート電圧VGNを立ち上げてNチャネルトランジスタ202をOFFからONに遷移させる動作が開始される。一方、負荷300が小さく、入力信号VINの立ち下がり時において小さな電流値IDP2のドレイン電流IDPがPチャネルトランジスタ201から負荷300に流出している場合には、この小さな電流値IDP2に対応した閾値電流Ith1=k1k2IDP2が設定される。従って、ゲート電圧VGPが立ち上がってPチャネルトランジスタ201のドレイン電流IDPが減少する過程において、ドレイン電流IDPがこの小さな閾値電流Ith1=k1k2IDP2を下回ったときに、ゲート電圧VGNを立ち上げてNチャネルトランジスタ202をOFFからONに遷移させる動作が開始される。図4に示す動作例では、入力信号VINの立ち下がり時、負荷300からPチャネルトランジスタ201に電流が流入しており、出力信号VOUTが電源VDDのレベルよりも高くなっている。この場合、上述したように、定電流源155の電流値により定まる値に電流判定部110の閾値電流Ith1が設定される。この点を除けば、各部の動作は前掲図2に示す動作と同様である。図示は省略したが、入力信号VINが立ち上がって出力信号VOUTが立ち上がる場合の動作も基本的に以上説明した動作と同様である。入力信号VINの立ち上がり時において、負荷300からNチャネルトランジスタ202にドレイン電流IDNが流れ込んでいる場合には、このドレイン電流IDNにより定まる電流値k3k4IDNに閾値電流Ith2が設定される。そして、入力信号VINが立ち上がり、ローアクティブANDゲート12がNチャネルトランジスタ202に対するゲート電圧VGNを低下させる過程では、Nチャネルトランジスタ202のドレイン電流がこの閾値電流Ith2=k3k4IDNを下回ったときに、Pチャネルトランジスタ201をOFFからONに遷移させる動作が開始される。また、入力信号VINの立ち上がり時、Nチャネルトランジスタ202から負荷300に電流が流出し、出力信号VOUTが接地レベルよりも低くなっている場合は、定電流源165の電流値により定まる値に電流判定部120の閾値電流Ith2が設定される。以上が本実施形態の動作である。以上のように、本実施形態によれば、負荷300が大きく、出力段部200から負荷300に大きな電流が供給される状況では、閾値電流Ith1およびIth2が大きな値とされ、入力信号VINの変化から出力信号VOUTの変化までの遅延の増大を防止することができる。ここで、出力バッファ回路が例えばD級増幅器に用いられている場合には、負荷300の駆動波形に発生する歪を低減することができる。また、負荷300が小さく、出力段部200から負荷300に供給される電流が小さい状況では、閾値電流Ith1およびIth2が小さな値とされ、貫通電流が小さな電流値に制限される。このように本実施形態によれば、著しい遅延の増大を招くことなく、負荷300の大きさに見合った適切な電流値に貫通電流を低減することができる。以上、この発明の一実施形態について説明したが、これ以外にも、この発明には他の実施形態が考えられる。例えば次の通りである。1上記実施形態では、入力信号VINの立ち下がり時において、出力段部200から負荷300に電流IDPが流入していた場合に、電流判定部110の閾値電流Ith1をその電流値IDPに比例した値k1k2IDPに設定した。しかし、電流判定部110の閾値電流Ith1を必ずしも電流値IDPに比例した値とする必要はない。例えば電流判定部110のNチャネルトランジスタ112に定電流源を並列接続し、電流判定部110の閾値電流Ith1をk1k2IDPαに設定してもよい。電流判定部120の閾値電流Ith2についても同様である。この態様は、入力信号VINの立ち上がり時または立ち下がり時に負荷300に供給される電流が非常に小さい場合に、閾値電流Ith1およびIth2が極端に小さくなるのを防止することができるという利点がある。2上記実施形態では、出力バッファ回路を電界効果トランジスタにより構成したが、出力バッファ回路をバイポーラトランジスタにより構成してもよい。