"基板上の配線により形成されるコイルとそれに接続される通信回路を複数備えるとともに、電源用貫通電極とを備えた第1基板と、前記第1基板の上に積層され基板上の配線により前記第1の基板に設けたコイルと誘導結合する位置に形成されるコイルとそれに接続される通信回路を複数備えるとともに、電源用貫通電極とを備えた第2基板とを少なくとも有し、前記第1の基板に設けた電源用貫通電極と前記第2の基板に設けた電源用貫通電極が互いに接続されていることを特徴とする積層型半導体集積回路装置。前記電源用貫通電極の少なくとも一部が、複数のコイルの間に配置されていることを特徴とする請求項1に記載の積層型半導体集積回路装置。前記電源用貫通電極は、前記通信回路を構成する受信回路に接続されたコイルの近傍に配置されていることを特徴とする請求項1に記載の積層型半導体集積回路装置。前記コイルの内部領域を、前記電源用貫通電極の配置禁止領域としていることを特徴とする請求項1に記載の積層型半導体集積回路装置。前記第1基板と第2基板は前記コイル構造、前記通信回路構造、前記電源用貫通電極構造、及び、素子配置構造が同一であることを特徴とする請求項1乃至請求項4のいずれか1項に記載の積層型半導体集積回路装置。しかし、チップ基板への給電をワイヤボンディングで行う方法は、チップの周辺からしか電源供給できないため、チップ内部で電源電圧降下が問題となり、チップ内部から給電したい場合には使えないという問題がある。また、チップ周辺の限られた領域では接続できるワイヤの本数が限られるので給電能力が不足する場合もある。実際、DRAMチップではこうした理由から、給電用パッドをチップの内部中央付近に設置している。また、チップをずらしながら積層する方法において、チップのずらし幅はワイヤボンディングが確実にできるように十分大きくなければならず、典型的には400μmだけチップをずらしている。この場合、同時に上下のチップのコイルの中心軸が一致するように、コイルの間隔とも等しくなければならないので、コイルを配置する際の制約になり、コイルを小さくして集積度を向上させようとしても、コイル間隔がチップのずらし幅に規定されることになる。さらに、チップをずらす分だけ実装面積が大きくなる欠点もある。即ち、上に積層されたチップが一番下のチップから大きく位置がずれると安定しないので、積層枚数が制限される。例えば、8枚積層すると、400μm×72.8mmだけ一番上のチップは一番下のチップからずれた位置に積層実装される。従って、8枚以上積層することは困難である。一方、シリコン貫通電極ThroughSiliconVia:TSVを用いればチップをずらすことなく積層実装できるのでこうした問題を解決できる。しかし、シリコンと層間絶縁膜の熱膨張係数の差に起因する基板の反りなどが原因でTSVが剥がれてオープン不良を起すことがある。したがって、多数のTSVを使って何枚かのチップを積層実装したモジュールの製造歩留まりが著しく低下して製造コストを高くする問題がある。例えば、1つのTSVの製造歩留まりを99としても、信号用のTSVは垂直方向に必ず接続している必要があるので、100個のTSVを有するチップを5枚積層して全てのTSVが正常である確率は、最下層のTSVは実効的に使用しないので、1.8程度=0.99400に低下する。冗長な数のTSVを用いることでモジュールの製造歩留まりを高くする手段が提案されている。例えば、製造歩留まりpがp=0.99=99のTSVをチップ間のデータ通信に用い、390個のTSVと更に130個のTSVを冗長に用意して不良救済したとしても、5枚のチップを積層実装して接続すると、モジュールの製造歩留まりは約30に低下する。即ち、3個のTSVに対して1個の冗長なTSVを追加して4個からなるTSVを130組設けたと考えると、5枚積層した場合には、最下層のTSVは実効的に使用しないので、縦方向に4組になり、4個×4組=16個を一組にしたTSVの歩留まりを考える。TSVの不良が4個以内の場合には16個の組の単位としては良品になるので、不良TSVが0個の確率P0は、P0=p16不良TSVが1個の確率P1は、P1=p15×1-p×16C1不良TSVが2個の確率P2は、縦方向の同じ箇所が不良の場合には救済されるので、P2=p14×1-p2×4×4C2不良TSVが3個の確率P3は、P3=p13×1-p3×4×4C3不良TSVが4個の確率P4は、P4=p12×1-p4×4となり、130組全体のTSVの歩留まりPは、P=P0P1P2P3P4130≒0.3となる。したがって、現状では量産できるほどに十分な製造歩留まりを得ていない。したがって、本発明は、チップ間のデータ通信を誘導結合により行う積層型半導体集積回路装置を低実装面積で且つ高歩留まりで積層することを目的とする。1本発明は、上記の課題を解決するために、積層型半導体集積回路装置において、基板上の配線により形成されるコイルとそれに接続される通信回路を複数備えるとともに、電源用貫通電極とを備えた第1基板と、前記第1基板の上に積層され基板上の配線により前記第1の基板に設けたコイルと誘導結合する位置に形成されるコイルとそれに接続される通信回路を複数備えるとともに、電源用貫通電極とを備えた第2基板とを少なくとも有し、前記第1の基板に設けた電源用貫通電極と前記第2の基板に設けた電源用貫通電極が互いに接続されていることを特徴とする。このように、歩留まりが非常に低く実用化が困難であると考えられていた貫通電極を、信号配線に比べて数が少なく且つ1つの電源に対して冗長な数だけ配備された貫通電極の中の必要な数が接続されていれば良い電源用貫通電極として電源供給のためにのみ用いることによって、貫通電極の剥離の影響が非常に少なくなるので高歩留まりで積層することが可能になる。その結果、チップをずらすことなく且つ180度回転させることなくチップ間のデータ通信を誘導結合により行うことができるので、低実装面積を実現することができる。貫通電極を信号配線に用いる場合には、高速な信号を伝送するために貫通電極の寄生容量を小さくする必要があり、そのために、貫通電極とシリコン基板との絶縁膜を厚くする必要があり、製造プロセスの工程の追加や加工時間の増大を招き、製造コストが増大するという問題がある。一方、貫通電極の寄生容量はむしろ高い方が電源電位の安定に寄与して望ましい。したがって、本発明のように、信号通信は誘導結合で行うようにし、貫通電極を電源配線にしか用いないようにした場合には、貫通電極の製造プロセスの工程の追加や加工時間の増大を招くことはないので、製造コストの削減に大きく寄与することになる。2また、本発明は、上記1において、前記電源用貫通電極の少なくとも一部が、複数のコイルの間に配置されていることを特徴とする。このように、電源用貫通電極を複数のコイルの間に配置することによって、電源用貫通電極に流れる渦電流でデータ通信チャネル間のクロストークを低減することができる。3また、本発明は、上記1において、前記電源用貫通電極は、前記通信回路を構成する受信回路に接続されたコイルの近傍に配置されていることを特徴とする。特に、受信回路に接続されたコイルはクロストークの影響を大きく受けるので、電源用貫通電極は、受信回路に接続されたコイルの近傍に配置さすることが望ましい。4また、本発明は、上記1において、前記コイルの内部領域を、前記電源用貫通電極の配置禁止領域としていることを特徴とする。コイルの内部に電源用貫通電極を設けると信号が減衰するので、コイルの内部領域を、電源用貫通電極の配置禁止領域とすることが望ましい。5また、本発明は、上記1乃至4において、前記第1基板と第2基板は前記コイル構造、前記通信回路構造、前記電源用貫通電極構造、及び、素子配置構造が同一であることを特徴とする。第1基板と第2基板を基本的構造を同一とすることによって、チップをずらすことなく且つ180度回転させることなくチップ間のデータ通信を誘導結合により行うことができる。本発明の積層型半導体集積回路装置によれば、チップ間のデータ通信を誘導結合により行う際に、チップをずらすことなく低実装面積で実装し、各チップに十分な容量の電力の給電を可能にし、且つ、積層実装の製造歩留まりを高くして製造コストを低くすることが可能になる。ここで、図1及び図2を参照して、本発明の実施の形態の積層型半導体集積回路装置を説明する。図1は、本発明の実施の形態の積層型半導体集積回路装置の概念的断面図であり、送信回路4に接続されたコイル2と、受信回路5に接続されたコイル3と、電源用貫通電極6,7を有する半導体チップ1を3個積層した構造としているが積層数は任意である。また、電源用貫通電極6,7の一方はVDD電源電位用であり、他方はVSS接地電位用であり、それぞれが、バンプ8,9を利用して上下方向に接続されている。電源用貫通電極6,7を設ける位置は半導体チップ1の周辺部でもメモリ等を形成していない中央部でも良いが、チップ内部での電源電圧降下を低減するためには中央部に設けることが望ましい。また、電源用貫通電極6,7はリンPをドープした多結晶シリコンにより形成しても良いし、タングステンW等の金属を用いて形成しても良い。なお、送信回路4及び受信回路5は半導体チップ1内に形成されており、コイル2,3は半導体チップ1の表面に設けられた多層配線構造を利用して形成されている。また、半導体チップ1内にはNANDフラッシュメモリ等のメモリやその他の周辺回路が形成されている。送信回路4に接続されたコイル2と、受信回路5に接続されたコイル3とが対向するように設けられており、コイル対の誘導結合でデータ通信を行い、電源用貫通電極6,7で電源を供給する。データ通信に際しては、3層目の半導体チップ13の送信用のコイル23から2層目の半導体チップ12の受信用のコイル32へ誘導結合により送信する。コイル32で受信したデータは同じ2層目の半導体チップ12に設けた送信回路42に伝達し、送信用のコイル22から1層目の半導体チップ11の受信用のコイル31へ誘導結合により送信する。図2は、半導体チップに設けたコイルと通信回路の説明図であり、図2aは、同じ位置のコイルを二重化して送信用コイル11と受信用コイル12を同心円状に配置した例を示しており、図2bは送信用コイル11と受信用コイル12とを別々の位置に設けた場合を示している。送信用コイル11には送信器13が接続され、受信用コイル12には受信器14が接続され、制御回路15により制御される。なお、コイルの構造は、平面スパイラル状のコイルでも良いし、或いは、上述の特許文献8に示しているように、互いに層準の異なる配線をプラグにより交互に接続した立体的なコイルを用いても良い。また、電源用貫通電極6,7としては、冗長な数の貫通電極を用意しておけば、その内のいくつかが剥離しても、必要な数以上が接続されていれば必要な電源量を確保することができ、それによって、製造歩留まりの低下を改善することができる。このように、電源用貫通電極6,7を電源給電だけに用いて、データ通信は誘導結合による無線通信で行うと、同じ電源用貫通電極6,7の製造歩留まりでも、モジュールの製造歩留まりは格段に高くなる。例えば、VDDとVSSに20個の電源用貫通電極が必要な場合、冗長を持たせて25個の電源用貫通電極を用いると、電源用貫通電極はどれかがどこかで電気的に接続していれば良いので、25個の電源用貫通電極のうち20個が正常であればモジュールの不良にはならない。したがって、5枚のチップを積層実装して接続した場合のモジュールの良品率を計算すると約9999になる。即ち、不良TSVが5個以内であれば1枚の半導体チップとしては良品になるので、不良TSVが0個の確率P′0は、P′0=p25不良TSVが1個の確率P′1は、P′1=p24×1-p×25C1不良TSVが2個の確率P′2は、P′2=p23×1-p2×25C2不良TSVが3個の確率P′3は、P′3=p22×1-p3×25C3不良TSVが4個の確率P′4は、P′4=p21×1-p4×25C4不良TSVが5個の確率P′5は、P′5=p20×1-p5×25C5となる。電源にはVDDとVSSの2種類があり、縦方向に4回接続されるので、2種類×4回=8組の組み合わせがあり、したがって、5層積層した場合の全電源TSVの歩留まりはP′は、P′=P′0P′1P′2P′3P′4P′58≒0.9999となる。また、コイル2,3の内側に電源用貫通電極6,7を配置した場合には、信号が減衰するので、コイルの内部領域を、電源用貫通電極の配置禁止領域とすることが望ましい。また、電源用貫通電極6,7をコイル2,3の間に配置することによって、電源用貫通電極6,7に流れる渦電流でデータ通信チャネル間のクロストークを低減することができる。特に、受信用のコイル3ではクロストークの影響が大きいので、電源用貫通電極6,7は、受信用のコイル3の近傍に設けることが望ましい。このように、本発明の実施の形態においては、貫通電極を用いて給電しているので、半導体チップを同じ位置に積層してコイル2,3の中心軸を一致させることができるのでコイル2,3のレイアウト制約を緩和でき、実装面積を小さくできる。以上を前提として、次に、図3乃至図8を参照して、本発明の実施例1の積層型半導体集積回路装置を説明図するが、まず、図3乃至図6を参照して積層型半導体集積回路装置の製造工程を説明する。まず、図3aに示すように、シリコン基板31の表面にSiO2膜からなるハードマスク32を設けて、ドライエッチングによりシリコン基板31の露出部をエッチングしてビア33を形成する。この場合のビア33の直径は、20μmとする。次いで、図3bに示すように、CVD法により、側壁絶縁膜34を形成する。次いで、図3cに示すように、CVD法によりリンを高濃度にドープしたn型多結晶シリコン35で埋め込む。次いで、図4dに示すように、CMP化学機械研磨法を用いて余分に堆積したn型多結晶シリコン35を除去してシリコン貫通電極36とする。以降は、NANDフラッシュメモリや通信回路用素子等をシリコン基板31の表面領域に形成する。次いで、図4eに示すように、層間絶縁膜及び配線を交互に積層して必要とする多層配線構造を形成する。この時、シリコン貫通電極36に接続する配線37及び40μm角のパッド38を形成すると共に、特許文献8に示したように、互いに層準の異なる配線層を交互に接続して通信回路に接続する送受信用のコイルも形成する。この時、配線37を利用してVDD用のシリコン貫通電極6同士、VSS用のシリコン貫通電極7同士を接続しても良い。次いで、図4fに示すように、めっきフレームを用いた電解めっき法によって、パッド38上にCu/Sn―Agからなる表面バンプ39を形成する。次いで、図5gに示すように、表面バンプ39側をガラス基板40に貼り付けた状態でCMP法により裏面を研磨して50μmの厚さまで薄層化してシリコン貫通電極36の底面を露出させる。次いで、図5hに示すように、シリコン基板31の裏面にSiN膜41を形成する。この時、ガラス基板40の剥離が生じないように低温で成膜する。次いで、図5iに示すように、SiN膜41にシリコン貫通電極36の底面を露出する開口部を形成したのち配線42を形成する。次いで、図6jに示すように、めっきフレームを用いた電解めっき法によって、Ni/Auからなる裏面バンプ43を形成したのち、レジフレームを除去して露出する配線42を除去する。次いで、図6kに示すように、ガラス基板40を除去したのち、個片化することによって半導体チップ30が得られる。次いで、図6lに示すように、半導体チップ30を積層して加圧した状態で加熱することによって、裏面バンプ43と表面バンプ39を、表面バンプ39の表面に形成したSn-Agを半田として用いて接合する。なお、半導体チップ30の間にはポリイミド樹脂を充填する。また、両バンプによる接合部分の高さ、即ち、上下の半導体チップ30の間隙は典型的には20μmである。図7は、本発明の実施例1におけるコイルとシリコン貫通電極の配置関係の説明図であり、コイル44は説明を簡単にするためには一巻の矩形で示しているが多数回巻回しても良いし、受信用コイルと送信用コイルを同心円状に設けたものでも良い。半導体チップ上に形成したコイル44の寸法は通信距離の2倍程度であり、典型的には一辺が200μmの正方形である。このコイル44を層準の異なる配線を交互に接続して形成する場合には、例えば、図において実線で示した第2層目の配線をコイルの水平の辺に使い、破線で示した第3層目の配線をコイルの垂直の辺に使い、ビアで各辺を接続して四角のコイル44を形成する。コイル44は通信回路に接続され、半導体チップ30が積層実装された際に誘導結合するコイル対の間でデータ通信を複数の通信路で行う。図7a乃至図7cに示すように、シリコン貫通電極36は、互いに対角線方向に隣接するコイル44の間に設ける。図7aはシリコン貫通電極36を縦方向に複数個配置したものであり、図7bはシリコン貫通電極36を横方向に配置したものであり、基本的には等価な関係になる。また、図7cはシリコン貫通電極36を縦横両方に配置したものである。注目するコイルとは異なる通信路を形成するコイルから発生された磁界の変化が注目するコイルに到達するとクロストークを生じる原因となるが、コイル間にシリコン貫通電極36を配置し、これによる電流経路が存在すると、ここを渦電流が流れて周辺の磁界の変化を小さくする作用が働き、コイル間のクロストークが低減される。また、コイル同士による通信路内を通過する信号を小さくせず、異なる通信路からのクロストークを小さくするためには、シリコン貫通電極36をコイル44の内部に配置せず、コイル44間に配置するのが好ましい。図8は、図7cの配置関係を市松模様状に配置したコイルに対して適用した場合の配置図であり、ここでは、一個のチップに必要な数以上のシリコン貫通電極36を設けている。次に、図9及び図10を参照して、本発明の実施例2の積層型半導体集積回路装置を説明するが、コイルとシリコン貫通電極の配置以外は実施例1と同様であるので、コイルとシリコン貫通電極の配置のみを説明する。実施例2は、コイルがXY方向の格子上に配置している場合であり、図9aはシリコン貫通電極36を互いに隣接するコイル44の対向する辺に対して平行に配置したものであり、図9bはシリコン貫通電極36を互いに隣接するコイル44の対向する辺に対して垂直方向に配置したものである。また、図9cの場合には、シリコン貫通電極36を互いに隣接するコイル44の対向する辺に対して平行方向及び垂直方向の両方に配置したものである。この実施例2の場合も、実施例1と同様に、シリコン貫通電極36による電流経路が存在すると、ここを渦電流が流れて周辺の磁界の変化を小さくする作用が働き、コイル間のクロストークが低減される。図10は、図9aに示した配置関係を適用した場合のシリコン貫通電極の配置例の説明図であり、ここでは、シリコン貫通電極36を2列ずつ配置した例を示している。次に、図11を参照して、本発明の実施例3の積層型半導体集積回路装置を説明するが、コイルとシリコン貫通電極の配置以外は実施例1と同様であるので、コイルとシリコン貫通電極の配置のみを説明する。実施例3は、コイル441が一つの通信路の送信に用いられ、コイル442が隣接する別の通信路の受信に用いられる場合であり、この場合には、受信用のコイル442の回りにシリコン貫通電極36を配置する。送信用のコイル441の側に配置するより、隣接する通信路間のクロストークをより効果的に低減することができる。"