"加入者が互いに直列に接続された環状の直列通信構成2の前記加入者間のデータ伝送方法であって、データパケット30、50、56、62、74が、マスタ4として構成された加入者によって、スレーブ6、8、10として構成されたさらなる別の加入者へと伝達され、前記データパケット30、50、56、62、74が、スレーブ6、8、10からスレーブ6、8、10へと伝達され、各スレーブ6、8、10によって、前記データパケット30、50、56、62、74のアドレス情報が変更される、方法。アドレス情報として、受信された前記データパケット30、50、56、62、74のアドレス値が、各スレーブ6、8、10によって固定値分だけ変更され、例えば加算または減算される、請求項1に記載の方法。前記スレーブ6、8、10は同一の局所アドレスを有し、全スレーブ6、8、10に、通信のための同一のアルゴリズムが保存される、請求項1または2に記載の方法。前記データパケット30、50、56、62、74の前記アドレス値の構造が各スレーブ6、8、10により検査され、スレーブ6、8、10によって、前記データパケット30、50、56、62、74の内容が当該スレーブ6、8、10のために設けられているのかが前記アドレス値の前記構造を用いて検知され、前記データパケット30、50、56、62、74が自身のために定められたスレーブ6、8、10が、前記アドレス値の桁あふれを生じさせる、請求項2または3のいずれか1項に記載の方法。データパケット30、50、56、62、74を処理するスレーブ6、8、10によって、前記アドレス値が新たに設定される、請求項2~4のいずれか1項に記載の方法。優先制御のためのプロトコルが設けられ、前記プロトコルにより、少なくとも1つのスレーブ6、8、10がデータパケット30、50、56、62、74を介して前記マスタに対する要求を伝送する、請求項1~5のいずれか1項に記載の方法。伝送すべきパケット30、50、56、62、74のための信号からのクロック情報の回復のために符号化が利用され、前記符号化によりパリティビットが等間隔に前記データフレームに挿入されるため、データパケット30、50、56、62、74の伝送のためのビットストリームが、固定の時間内に少なくとも1回のエッジ変更を有する、請求項1~6のいずれか1項に記載の方法。前記データが連続的に伝送され、アドレスフィールド40、43を有する前記データパケット30、50、56、62、74は、スレーブ6、8、10のために設けられたユーザデータを含む、請求項1~7のいずれか1項に記載の方法。互いに直列に接続された複数の加入者を有する環状に形成された通信構成であって、加入者がマスタ4として構成され、および、さらなる別の加入者がスレーブ6、8、10として構成され、前記マスタ4は、データパケット30、50、56、62、74を前記スレーブ6、8、10へと伝達するように構成され、各スレーブ6、8、10は、前記データパケット30、50、56、62、74を後続のスレーブ6、8、10へと伝達し、各スレーブ6、8、10は、受信された前記データパケット30、50、56、62、74のアドレス情報を変更する、通信構成。各加入者は少なくとも1つの直列インタフェースを有し、前記少なくとも1つの直列インタフェースにより、前記加入者は、直列インタフェースを備える通信構成を介して、前記通信構成の隣接加入者と接続される、請求項9に記載の通信構成。バストポロジの形態におけるSPIインタフェースの適用においては、データレートが高くなるにつれて信号整合性が悪化し、劣悪なEMC特性のためにノイズによる影響が大きくなる。さらに、送信信号のみがクロック信号と同期して伝送される一方で、受信信号の位相同期伝送は、スレーブ内の内部遅延によって、データレートが高くなるにつれて設計が困難になり、データ伝送におけるエラーが引き起こされる可能性がある。ディジーチェーントポロジ、すなわち、リング型トポロジRingtopologieにおけるSPIインタフェースの適用においては、非常に高い遅延時間が発生し、したがって、今日では、この形態は車両制御装置において効果的には利用されえない。さらに、リングバス内の通信を実現する方法が、英国特許出願公開第2188216号明細書で公知である。リングバスの加入者間で送信されるメッセージはいわゆるヘッダを有し、このヘッダは、リングバスの利用可能性を示す複数の数字を含む。さらに、シフトレジスタが設けられ、シフトレジスタにおける最大遅延をヘッダ内の複数のビットが表し、その際に、制御素子がメッセージのヘッダ内のデータを操作することができる。メッセージリングNachrichtenring内でトークンを伝送する方法が、独国特許第3788604号明細書に記載されている。ここでは、メッセージリング内でのこのトークンの優先度レベルが複数の局により更新される。各領域が、各局により送信される必要があるパケットの優先度レベルに対応し、第1の局が、伝送すべきパケットを含むフレームを伝送し次第、メッセージリングのトークンが当該メッセージリングの第1の局により伝送される。独国特許出願公開第19803686号明細書には、例えば、環状の直列光ファイバーバスの、同等の送信権を有する局の通信のための方法および装置が開示されている。ここでは、局によって、タイムクリティカルなコンテナテレグラムContainertelegrammが生成され、アドレス指定され、直列バス上へと与えられる。このような背景から、独立請求項の特徴を備えた方法および通信構成が提示される。本発明のさらなる実施形態は、従属請求項および以下の記載から明らかとなろう。本方法においては、直列の、実施形態では環状の通信構成の加入者、したがってノードの直列接続が行われる。本通信構成において、加入者から加入者へのデータ伝送が、少なくとも1ビット時間の遅延を伴って行われ、これにより、メッセージを含みうるデータパケットが、加入者間で非常に僅かな遅延時間で伝送されうる。記載される通信構成は、実施形態では、双方向の同期型通信システムまたは双方向の同期型通信構成として構成され、通信構成の設計のために設けられたリング型トポロジによりデータ交換が行われる。データ信号または信号によって、クロック情報を含む少なくとも1つのデータパケットが伝送される。通信構成は、一実施形態において、加入者が互いに環状におよび直列に接続されうる環状のネットワークに相当する。この種の通信構成は、リングRingとも呼ばれる。その際に、全加入者のための一意のアドレス、例えば00...0を設けることが可能であり、すなわち、スレーブの設定は必要ではない。各スレーブは、メッセージを含む受信されたデータフレームのアドレス値の固定値分を修正し、例えば減算または加算する。通常、通信構成内でのスレーブとして構成された全加入者の位置は、マスタとして構成された加入者のみが知っている必要がある。本発明の実施において、通信構成のインタフェース上へのシステムクロックの伝送が、連続的な伝送によって、すなわち、連続的な同期化によって、スレーブ内のクロック回復モジュールにより行われる。さらに、固定数のデータビットの後に、いわゆるスタッフィングビットStuffing-Bitを挿入することが可能であり、これにより、スレーブ内でのクロック回復が保障されうる。クロック回復に役立つスタッフィングビットの代わりに、パリティチェックのためのビットも挿入することが可能である。パリティビットの適切な選択によって、固定の時間内に少なくとも1回のエッジ変更がビットストリーム内に含まれることが保障されうる。代替的に、クロック回復のための従来技術のさらなる別の符号化方法も利用されうる。マスタにより送信されまたは加入者間で交換される、データフレームまたは空フレームは、いわゆる中間フレームシンボルの特別なビット列によって互いに分けられる。典型的に、クロック回復を可能とするためにデータ信号が符号化されて伝送されるため、中間フレームシンボルは、典型的に、どのデータビット列にも対応しない特別な禁止されたunerlaubt信号に相当する。さらなる別の実施形態において、中間フレームシンボルは、0または1の列として実現されうる。中間フレームシンボルの測定によって、すなわち、この場合は、エッジ変更が無い時間の測定によって、この時間は1または0の数に依存するのだが、スレーブはデータ伝送の速度を確認して荒いクロック回復を行うことが可能である。スタッフィングビットまたはパリティビットの挿入によって、データパケット内では特定数のビットの後にエッジ変更が引き起こされ、これにより、中間フレームシンボルのみが最大長の1または0を有し、したがって、ここでは同期化のための一意のビット列であるということが保障される。代替的に、中間フレームシンボルは、スレーブに分かる他の任意のビット列であって、例えば周波数領域におけるスペクトル拡散に役立つ上記ビット列であってもよい。中間フレームシンボルを介して、特に信号伝送の極性が定められうる。したがって、例えば、2つの加入者間の2つの線が、レイアウトLatoutの最適な設計に対応した差動伝送において、例えば通信接続の導電路の導入における交差を防止するために、敷設され、任意の極性により基板上の集積回路ICと接続されうる。符号化が適切に選択された際には、例えば、ミラーMiller方式または修正周波数変調ModifiedFrequencyModulation方式によって、情報の回復がエッジの時間的位置にのみ影響を受け、すなわちレベルに影響を受けず、これにより、データ信号の極性がいずれにしても任意であることは有利である。マスタがアイドル状態にあるときに、すなわち、マスタは送信すべきメッセージを有さないのであるが、スレーブから情報および/または割込み要求を受信できるために、マスタは、連続的にいわゆる空フレームを送信する。したがって、アイドルフレームIdleframeとも呼ばれる空フレームの送信により、スレーブへの問い合わせポーリング、Pollingが行われる。各スレーブは空フレームを埋め、自身のデータ、および/または、いわゆるソフト割込みSoft-Interrupt、したがってソフトウェア割込みとしての少なくとも1つの要求を、問い合わせに対する応答として、例えば、第2レベル割込みハンドラSLIH:SecondLevelInterruptHandlerによって、すなわち、OSI階層モデルの第2層の割込みのための制御プログラムによって、マスタへと伝送する。さらに、直接的に受信されたデータ、および/または、スレーブのところで呼び出されるべきデータが、対応する方法によりマスタのメモリに直接に書き込まれる程度にまで、マスタのインタフェースは自動化されうる。加入者の直列インタフェースの物理層PhysicalLayerは、データ転送が一方向にのみ行われる単信Simplex動作における2地点間接続を含む。この2地点間接続は、例えばCMOSレベルを介して、電気的に非対称asymmetrischであってもよく、または、例えばLVDS差動信号伝送を介して、電気的に対称symmetrischであってもよく、または、光学的であってもよい。さらに伝送は、変調方式を用いても、例えば信号線および/または供給線の複数使用のために実施されうる。本方法は、さらなる別の実施例において、各スレーブ内での信号の再生成を可能とし、したがって、信号はその都度短距離のみ移動ueberbrueckenすればよい。これにより、伝送レートが高いにも関わらず、技術的なコストがさらに削減される。さらに、本発明は典型的に、任意の数のスレーブの接続を可能とする。スレーブの数は、アドレス空間、したがってアドレスフィールドの大きさによって制限される。さらなるスレーブの追加は、電気特性、例えば、信号品質、または、通信構成のEMC動作もしくは電磁整合性に対して影響を与えない。全てのスレーブが、少なくとも自身の通信インタフェースおよびクロック供給に関して、作動しうるfunktionsfaehigことが、本方法により潜在的に保障されうる。好適な実施形態において、車両制御装置として構成された車両のための装置内で、マイクロコントローラと、特定用途向け集積回路ASICとの間のデータ伝送のために行われうる。少なくとも1つの加入者であって、この場合では1つの装置に相当しおよび/またはこの種の装置に割り当てられた上記加入者のための直列インタフェースが、本方法の枠組みにおいて定義される。このインタフェースによって、少なくとも、記載される方法の個別のステップが実施されうる。通常では、記載される通信構成および記載される方法が、異なる電気機械素子内の装置および加入者のために、当該装置および加入者のためにデータ伝送が設けられる場合には、利用することが可能である。本発明により、例えばリング構造を有する通信構成のための実施形態において、加入者のためのアドレス指定のコンセプトが提供され、加入者から次の加入者へのデータパケットの転送の際に、少なくとも1ビット時間分の遅延が生じる。したがって本発明により、制御装置内で論理モジュールとして構成されうる加入者間の直列データ伝送のための通信構成および方法を提供することができる。加入者として、スレーブとしての少なくとも1つの個別論理モジュールASICと、少なくとも1つのスレーブをコントロールし、または、制御および/または管理するためのマスタとしての論理モジュールマイクロコントローラが設けられる。その際に、高いデータレートでの、論理モジュール上、すなわちマイクロコントローラおよび/またはASIC上での簡単で安価な実装が可能となり、この種の実装は、基板上の少数の接続線、および、論理モジュールの少数のピンにより、すなわち、構築技術および接続技術の僅かなコストで、実現可能である。さらに、本方法は、車両での適用には典型的なSPIインタフェースよりもデータレートが高い伝送を可能としうる。データ信号に符号化されたクロック信号により、位相同期型伝送が、配線または遅延時間に依存せずに保障される。加入者は、通常ではリング型トポロジの形態の通信構成内に配置され、これにより、加入者は、2地点間接続により最小数のピンを用いて接続されうる。リング型トポロジにおいては、最も遅い加入者がバス速度を決定する。場合によっては、異なるリング内の加入者の統合またはグループ化が行われ、各リングにおいて、本発明に係る通信構成の、それ自体が完結した実施形態として、本発明に係る方法の一実施形態が実施されうる。制御装置内で複数の機能群が統合されている場合には、例えば、マイクロコントローラは、異なる機能ユニットの少なくとも1つのASICと通信し、したがって、各機能群は典型的に異なるリング構成を利用する。マイクロコントローラは通常マスタとして振る舞い、これにより、バス調停が必要ではない。したがって、マスタは、同様にマスタスレーブ構想である今日のSPIプロトコルに対応して、いわゆるポーリングを介して周期的にスレーブに問い合わせをすることができる。SPI規格に対応して同期型データ伝送が行われうる。ただし、データとクロックのために異なる線が必要である。設けられるインタフェースは、データ信号内でのクロックの符号化伝送を構想し、例えば、8B/10B符号化、マンチェスタ符号化Manchestercodierung、または、ミラー符号化Millercodierung、もしくは、修正周波数変調を構想する。したがって、低いデータレートのために、先行加入者または後続加入者への各線と共に、加入者ごとに2つのピンのみ設けられる。高い伝送レートでは、先行加入者または後続加入者への各線と共に加入者ごとに4つのピンを設ける差動伝送が構想される。クロック情報の符号化伝送によって、コスト削減に並んで、加入者間の伝送区間において、クロックとデータとの間の遅延が生じないことも可能となる。システムクロックはマスタによって設定され、全てのスレーブが、独自の局所クロック回復モジュールを用いて、例えば、位相ロックループにより、または、オーバーサンプリングを用いて、メッセージ信号に対する対応する同期化によって、同期化される。伝送の開始時の初期化の間に、マスタは、データパケットがそこから送信される第1のインタフェースから出発して、例えばリングとして形成された通信構成内の第1のスレーブへと、同期化信号を送信する。第1のスレーブの、すなわち受信者のシステムクロックがマスタと同相となり次第、次のスレーブへの同期化信号の転送が開始される。ここでは、隣接する加入者のインタフェース間でデータパケットの伝達が行われる。この手続きは全通信構成を通して続けられる。例えばリングとして形成された通信構成内の全てのスレーブの同期化が行われた後で、マスタ内の受信者、通常では、それによりデータパケットが受信される第2のインタフェースも適合されうる。リングを通じたデータフレームまたは空フレームの伝送の際のマスタ内での未知の遅延、および、それに伴う独自のクロックに対する位相オフセットのために、初期化の最終ステップにおいて、マスタ内でも位相補正Phasennachfuehrungが行われる。マスタの受信者内でも位相が補正された後には、全ての加入者が同相にあり、データパケットを同時に伝送することができる。常に新たに同期化されることによる、スレーブ内のクロック回復モジュールの周波数変動を防止するために、データおよびデータパケットの連続的な伝送が、いわゆる連続動作の際に使用される。これにより、まず、連続伝送いわゆる、連続伝送モード、ContinuousTransmissionModeに対して、パケット指向型伝送いわゆる、バースト伝送モード、BurstTransmissionModeの際に必要な、データパケットの開始時の同期化パターンのための余剰Ueberhangが必要ではない。連続的な同期化という選択肢により、スレーブは、公知のシステムでは通常インタフェースと並んで追加的に供給される必要がある、さらなる別のシステムクロックを必要としない。したがって、さらなる線やピンが節約することができる。任意に、連続動作は、EMC特性を改善するために、スペクトル拡散方式Spread-Spectrum-Verfahrenまたはスペクトル拡散を設ける。さらに、パケット指向型伝送いわゆる、バースト伝送モードの適用も、これによりマスタからスレーブへのシステムクロック伝送のために追加的な線が必要な場合もあるが、可能である。さらなる別の実施形態において、通信に関与する加入者はシフトレジスタを有する。ここでは、シフトレジスタでは自動的にタイミングが取られTaktung、その際に、クロック回復モジュールを用いて、マイクロコンピュータとして構成されたマスタのタイムベースへとクロックが回復される。シフトレジスタは、このクロックのクロック信号により自動的にデータを伝送する。ビットは個別に処理されうるので、加入者ごとに1ビット時間の最小遅延時間が達成されうる。したがって、メッセージを有するデータパケットがリングを通じて伝送されるまでに生じる遅延時間は僅かであり、これにより、通信構成の実時間性能が保障されうる。少なくとも1クロック分のメッセージの最小遅延により、各加入者内ではさらに、信号の修復、すなわち、レベルおよび/または時間に関して作用しうる信号再生Bit-Reshapingが行われる。本発明の範囲において、加入者のアドレス指定は、別の選択信号を介しては行われず、データフレームまたは空フレームとして形成されたデータパケット内でのアドレス指定によって行われる。連続的なデータストリームにおいてアドレスフィールドを検出するために、実施形態ではデータパケットの開始シンボルおよび終了シンボルに相当する中間フレームシンボルが挿入される。中間フレームシンボルは、データフレームのプリアンブルとして見なすことも可能であり、これにより、スレーブが、正に到着するデータに対して同期化されうる。このためにフレームの同期化が行われる。なぜならば、中間フレームシンボルの後で常にデータが伝送されることが、各加入者には分かるからである。中間フレームシンボルは、可変的なデータ長の実現のためにも利用されうる。マスタは、アドレス指定を介してスレーブに問い合わせを行い、および、対応する命令を介してデータを書き込みまたは読み出すことができる。予約標識Resevierungszeichen、すなわち、フレームにユーザデータが割り当てられているのか、および、アドレス指定された加入者のみがデータフレームを処理してよいのか、というビット情報が、中間フレームシンボルの直後にシグナリングされうる。この専用ビットは通常予約標識と呼ばれ、この予約標識によって、データパケットがデータフレームまたは空フレームを含むかどうかがシグナリングされる。本発明の可能な実施形態において、各スレーブは、受信されたデータパケットのアドレスのアドレス値の固定の値を減算し又加算する。ここでは、加入者のアドレス指定の際に、環状のネットワークとして形成可能な通信構成のリング型トポロジが、各加入者が現在のアドレス1から減算または加算し、これにより、ゼロのみ含むアドレス000において所望の加入者がアドレス指定されうる程度にまで、利用される。本方法の実施において、全ての加入者、通常は全てのスレーブが、同一のアドレスに対して反応するsensitiv。この減算または加算は典型的に、データフレームがユーザデータを含み、すなわち、予約標識が中間フレームシンボルの後に設定されている場合にのみ行われる。この実現は通常では、1ビット減算器により、アドレスLSB-First、すなわち、第1の最下位ビットleastsignificantbitのアドレスが伝送されることで行われる。受信されたアドレスのアドレス値が0000である場合には、後続のデータが現在のスレーブのために定められ、当該スレーブにより処理される。さらに、データフレーム内のアドレスフィールドのアドレス値は、記載される手続きにより、すなわち、1分の減算により、桁あふれUeberlaufにより自動的に1111に設定され、このことにより、当該データパケットがメッセージとしてマスタまで転送され、例えば、メッセージの正しい受信についての肯定応答Acknowledgeもしくは確認、または、直接的に応答が獲得されることが保障される。このデータパケットは、通信構成内の次の加入者へと転送される。その際に、全ての後続のスレーブによって、新たに設定されたアドレス値について、修正、例えば減算または加算が行われる。スレーブ内でデータフレームのアドレスフィールド内のアドレス値を自動的に最高値に設定することによって、どのスレーブからメッセージが送信されたのかを、マスタは追跡することができる。なぜならば、マスタは、アドレス値の構造に基づいて、設定されたアドレス値について修正または変更が何回行われたのかを追跡できるからであり、その際に、行われた修正の数は、或るスレーブによるアドレス値の設定の後にデータパケットを受信し転送したスレーブの数に対応する。記載されるインタフェースによって、様々なフレーム長の切り替えが行われうる。固定のフレーム長が選択される限り、場合によっては、大きなフレームでは小さなデータパケットが伝送されえない。この場合、ブラインドデータBlinddatenによるデータパケットの充填が必要である。同様に、可変的なフレーム長が実現可能であり、スレーブ内のシフトレジスタの長さが互いに依存しないということが可能である。なぜならば、関連していないデータフレームはその都度転送されるdurchreichenからである。フレーム長が可変的である場合、スレーブは空フレームを介して、スレーブによりユーザデータが伝送されるべきであるという要求によって、マスタにシグナリングすることが可能であり、その後、このユーザデータは引き続いて、適切な長さのデータフレームの送信によって、マスタにより取得される。マスタからの要求なくスレーブによってマスタへとデータが伝送される限りにおいて、スレーブは、マスタにより送信された空フレームを埋めるbelegen。このために、中間フレームシンボルの後に1ビット、すなわち、予約標識が設定される。データフレームのアドレスフィールド内のアドレス値は、通常では、空フレームを埋めるスレーブによって、最高値1111に設定される。このことは、空フレーム内のアドレス値が、スレーブによって1111に設定され、各スレーブにおけるデータフレームのアドレスフィールド内のアドレスの減算または加算によりマスタへと伝達されるように行われうる。値1111へのアドレスの設定は、例えば、OR結合によって、全アドレスビットが1で上書きされることで、行われうる。マスタは、この場合にも、スレーブにより行われるアドレスフィールドの修正の数を用いて、どのスレーブにより空フレームが埋められアドレスフィールドのためのアドレス値が新たに設定されたのかを追跡することができる。この実現により、マスタによる送信の際にデータフレームまたは空フレーム内のアドレスフィールドは、ランダムデータを含むことが可能であり、これにより、スペクトル拡散が行われ、したがって、EMC特性の改善が達成されうる。インタフェースのさらなる別の実施形態において、空フレームはユーザデータフィールドも含むことが可能であり、このことにより、空フレームにより設定されたデータ長を超えないデータを伝送することが、スレーブにとって可能となる。空フレームの構成がユーザデータを含まない場合には、スレーブは、割込み、例えば、ソフト割込みのみマスタに送信し、マスタが適切なデータフレームを次の周回Umlaufでスレーブへ送信するのを待つことができる。このデータフレームは、設定された予約標識と、スレーブのアドレスと、を含む。データフレームの内容には、例えば、再度、レジスタを読み出すための命令が記述されていることが可能であり、この命令にしたがって、スレーブは引き続いて、存在する情報をデータフレーム内または特に空フレーム内に複写する。しかしながら、空フレームがユーザデータフィールドを有する限りにおいて、スレーブは、伝送すべきデータを、当該データが空フレームのデータフィールドの長さを超えない限りにおいて、直接的に付加できる。通信の本変形例においてシグナリングを開始させるために、通信構成内でのスレーブの位置を利用して、スレーブの優先順位が付けられる。その際に、インタフェースの一構成において、スレーブが、当該スレーブに割り当てられたビットの設定を介して、マスタへのシグナリングを伝達することができる。したがって、この限定条件Randbedingungは、レイアウトまたは基板の設計における強い制限に繋がる可能性がある。このことを避けるために、中間フレームシンボルと、予約標識との後には、通信構成内の加入者としてのスレーブの数に対応して、通信構成内の割込みを作動しうる加入者の数、通常では、スレーブの数と少なくとも同じ数のビットが続く。したがって、マスタからデータのみを受信してマスタにはメッセージを伝達しない加入者は割込み機能を有さず、したがって、空フレームを無視する。したがって、この形態の加入者のために、空フレーム内の割り込みビットが提供される必要はない。割込みが可能な加入者によって割込みが作動される必要がある限りにおいて、割込みが可能な加入者が、自身に割り当てられたビットを設定する。割込みの実行の優先順位は、マスタマイクロプロセッサ内で付けられる。固定ビットの割り当てが構想される変形例においては、通信構成内での自身の位置についてのスレーブ内の知識、および/または、スレーブに対して空フレーム内に割り当てられたビットの知識が必要となる。インタフェースの別の構成において、スレーブには固定ビットが割り当てられない。その代わりに、予約標識の後ろの空フレームのビット列が、各スレーブによって1ポジション分だけずらされ、新しいビットが追加される。その際に、その都度、最終ビットの情報が失われる。しかしながら、このことは制限を意味しない。なぜならば、伝送の開始時に、すなわち、マスタによる空フレームの伝送時に、空フレームは情報を担っておらず、当該フレーム内で提供されるビットの数は、割込み要求を設定しうる通信構成のスレーブの数と少なくとも同じだからである。割込み要求、または、提供されるデータについての標識Zeichenが作動される限りにおいて、スレーブにより挿入されたビットが設定されうる。したがって、各スレーブには同一のアルゴリズムが保存され、マスタは、通信構成内での加入者の位置についての知識に基づいて対応して割込み要求を割り当て、所望の優先順位にしたがって処理することができる。誤り訂正は、さらなる別の構成において同様に追加されうる。通信構成が環状に構成された場合には、この通信構成は、リングを通じた伝送の後にマスタが、受信されたメッセージとマスタに本来送信されたメッセージとを比較し、誤りの無い伝送または誤りのある伝送を推測しうるように、リング型トポロジに基づいて構成される。通常では、システムの負荷改善を保障するために、スレーブからの問い合わせに対する応答が直接的にマスタへと送信される。代替的に、スレーブの応答は、当該スレーブに対してアドレス指定された後続のデータパケットにより、今日のSPI通信の構成に対応して行われる。任意に、巡回冗長検査CRC:CyclicRedundancyCheckがチェックサム方式として実施され、または、パリティチェックがデータフレーム内に追加され、受信加入者が、自身の応答の終わりに受信を肯定応答するAcknowledge。さらに、データフレームのアドレスフィールドにパリティビットを挿入することも、任意で可能である。選択的に、通常ではデータフレーム内に提供され、送信者、すなわちマスタから出発してリングを通じてその全体が伝送されるデータを含むメッセージが、次のデータフレームの送信が行われる前にマスタ内で再び複号されるように、データの伝送が行われうる。代替的に、データの連続的なビットストリームが選択可能であり、すなわち、次のデータフレームの送信が、先行メッセージの受信後に初めて行われるのではなく、直接的に連続して行われる。この場合にプロトコルにおいて、スレーブのソフト割込みが、マスタによるアドレス指定と重なった場合に、すなわち、スレーブの当該ソフト割込みが未だ処理される前にマスタがスレーブに問い合わせをするのだが、当該ソフト割込みが正確に処理されることが調停により保障される。この想定は許容可能であり、記載されるビット伝送層の構成に対して影響を及ぼさない。連続的なデータストリームの場合は、中間フレームシンボルの長さは、例えば、実施形態では環状の通信構成の加入者、通常ではスレーブの数に対応する。典型的に1ビット時間の加入者ごとの遅延に基づいて、リングを通じた伝送の時間は正に、中間フレームシンボルの送信時間に対応する。したがって、中間フレームシンボルの長さ、または、中間フレームシンボルの送信時間は、リングを通じた伝送の遅延時間に対応して選択される。したがって、連続的なデータストリームが提供され、このとこは例えば、スレーブの同期化に対してポジティブにpositiv作用する。さらに、マスタは、周回しているメッセージを、次のデータフレームの送信の前に複号する。したがって、入って来るソフト割込みに対する迅速な応答が可能であり、スレーブによる割込み要求の解除と、マスタによる問い合わせに対する応答とが重なることはない。任意に、受信データ、例えばセンサデータをメモリに直接書き込むために、マスタ内での追加的な論理モジュールの実装が行われる。さらに、スレーブのポーリングPollingが自動化される。これにより、ソフトウエアインタラクションSoftware-Interaktionの低減が行われ、このことは、中央演算ユニットCPUの負荷軽減につながる。さらに、ASICスレーブのレジスタが、マイクロプロセッサマスタのメモリにトランスペアレントにtranparent格納されうる。可能なハードウェアHWモジュールは、従来技術では、DMA、転送ユニットTransferUnit、または、メッセージボックスMessageBoxとして公知である。既に言及したスペクトル拡散の方法の他に、ブロック同期型スクランブラを利用するというオプションが存在する。ブロック同期型スクランブラの場合、送信加入者および受信加入者におけるデータに、同時に、m系列モジュロ2加算が行われる。本発明の範囲において設けられる加入者のためのインタフェースは車両分野における利用のために使用されうる。IICInter-Integrated-CircuitまたはSPISerialPeripheralInterfaceのような公知の規格に対応して、上記のインタフェースは同様に全世界で使用可能であり、したがって、自動車分野または制御装置ECUでの利用に限定されない。本発明に係る通信構成は、提示される方法の全ステップを実施するように構成される。その際に、本方法の個々のステップは、通信構成の個々の構成要素、通常では加入者によって実施されうる。さらに、通信構成の機能、または、通信構成の個々の構成要素の機能は、本方法のステップとして実現される。さらに、本方法のステップが通信構成の少なくとも1つの構成要素のステップとして、または、通信構成全体の機能として実現されうる。本発明のさらなる利点および実施形態は、以下の明細書の記載および添付の図面から明らかとなろう。先に挙げた特徴および以下で解説する特徴は、各示された組み合わせのみならず他の組み合わせにおいて、または、単独でも、本発明の範囲を逸脱することなく利用可能である。本発明は実施形態を用いて図面に概略的に示され、以下では、図面を参照してより詳細に解説される。図面は互いに関連し包括的に記載される。同一の符号は同一の構成要素を示す。図1に概略的に示される通信構成2の実施形態は環状に形成され、直列に相前後して接続された複数の加入者、すなわち、線の区間12を介して互いに接続されたマスタ4と、第1のスレーブ6と、第2のスレーブ8と、n番目のスレーブ10と、を含む。さらに、マスタは、データパケットを送信するための第1のデジタル直列インタフェース14を備え、当該インタフェースによって、マスタ4は、定義にしたがって、線の先頭と終わりに接続される。さらに、マスタ4は、データパケットを受信するための第2のデジタル直列インタフェース16を備え、当該インタフェースによって、マスタ4は、定義にしたがって、線の先頭および終わりに接続される。その際に、第1の直列インタフェース14はシステムクロック18と接続される。第2の直列インタフェース16は、位相位置を検出するモジュール20いわゆる遅延ロックループ、DelayLockedLoopと接続される。さらに、マスタ4は水晶発振器22と接続される。各スレーブ6、8、10は、スレーブインタフェース24として形成されたデジタル直列インタフェースを有し、当該インタフェースはそれぞれ2つの接続12と、データ線と、に接続される。したがって、2つの加入者の間には1つの接続が存在する。さらに、各直列スレーブインタフェース24はクロック回復モジュール21と接続され、このクロック回復モジュール21から局所システムクロック19が導出されうる。通信構成2の加入者間の通信を提供するために、本発明の一実施形態において、マスタ4の先頭インタフェース14から出発して、ビットストリーム26を介して、データパケットとしてのメッセージが、スレーブ6、8、10のインタフェース24からインタフェース24へと連続的に伝送されることが構想される。データパケットが最後のスレーブ6,8,10、ここではn番目のスレーブ10に到達した後に、データパケットは、最後のスレーブ10のスレーブインタフェース24によって、マスタ4の最終インタフェース16へと伝達される。リング型トポロジにおける通信構成2では、複数のスレーブ6、8、10、ここでは、同一の局所アドレスを有するASICが、それぞれデジタルスレーブインタフェース24を介して直列に、ここではマイクロプロセッサとして構成されたマスタ4に接続される。その際、本実施形態においては、マスタ4のみが、環状の通信構成2内での各スレーブ6、8、10の位置についての知識を有する。本発明の一実施形態において、スレーブ6、8、10として形成された、リング型トポロジにおける通信構成の加入者またはノードは、各スレーブ6、8、10が、受信されたアドレスのアドレス値、典型的に、少なくとも1つのスレーブ宛のメッセージの伝達のために設けられたデータフレームのアドレスフィール内のアドレス値を、固定値分だけ修正し次の加入者へと転送するように、構成される。その際に、アドレス値は、例えば固定値1分だけ減算される。アドレス値のこの種の変更は、実施形態において、他のデータパケットについても行うことが可能であり、これは、この種のデータパケットがデータフレームではなく、メッセージを有する空フレームのみを含む場合にも可能である。データパケットのデータ信号からクロック情報を回復するための符号化方法は、パリティビットを等間隔に挿入することにより、固定の時間内にビットストリーム26内に少なくとも1回のエッジ変更が含まれることが保障されるように行われる。連続的なデータ伝送により、通信構成2内でのスレーブ6、8、10の同期化が保障されうる。他の適切な符号化方法も適用されうる。データパケットは、マスタ4からスレーブ6へと伝送され、スレーブ6からスレーブ8へと次々と伝送されて最後のスレーブ10に伝送され、最後のスレーブ10からマスタ4へと伝送される。したがって、データパケットは、通信構成2の全加入者を通過する。少なくとも1つのスレーブ6、8、10へとメッセージが伝達されるデータフレームは、アドレスを含むアドレスフィールドを有する。各スレーブが、伝達すべきメッセージを有する受信されたデータフレームのアドレス値を、例えば減算または加算によって固定値の分だけ変更し、次の加入者へと転送することが構想される。ここでは、アドレス値は、各スレーブによって、そのために定めされたアルゴリズムにしたがって同じやり方で変更される。示される通信構成2内では、スレーブ6、8、10は、同一の局所アドレスを有する。さらに、全スレーブにおいて、通信インタフェースのための同一のアルゴリズムが保存される。その際に、典型的に、チップ間通信のためのモジュールのみが同一であり、それ以外は、加入者は非常に様々な機能を備えうる。以下に記載されるデータフレームまたは空フレームは例示的な構成を示す。データブロック間にさらなるビットを配置し、または、データフレーム内のブロックの構成を交換することが可能である。図2に示される、本発明に係る方法の一実施形態において伝送されるデータパケット30のための例は、先頭に、第1のインターフレームシンボルInterframe-Symbol、IFSまたは中間フレームシンボル32と、最後に、第2の中間フレームシンボル34と、を含む。典型的に同一のこれら2つの中間フレームシンボルの間には、データパケット30内に、データフレーム36が配置される。データフレーム36の先頭に、当該データフレームは、第1の中間フレームシンボル32の後に、どの種類のデータパケット30が周回しているのかについて情報を与える予約標識38を有する。図2では、実施形態において、予約標識38が例えば値0を有し、したがってフレームがデータフレーム36として構成されるということが構想される。予約標識38の後に、データフレーム36は、アドレスについてのアドレス値を有するアドレスフィールド40を含む。さらに、データフレーム36は、ここではユーザデータとして構成されたデータのような命令と、さらなるチェックサムと、パリティビットと、を含みうる本来のメッセージ42を含む。図3Aは、ここでは空フレーム52として構成されたフレームの第1の変形例を有する、データパケット50のさらなる別の例を概略的に示す。このデータパケット50も、第1の中間フレームシンボル32で始まり、第2の中間フレームシンボル34で終わる。2つの中間フレームシンボル32、34の間には空フレーム52が存在し、当該空フレーム52の場合、予約標識54が、データフレーム36を有する第1のデータパケット30に対して、値1を有し、したがって、フレームを空フレーム52として分類する。さらに、この空フレーム52も同様に、アドレス値を含むアドレスフィールド43を含む。ただし、ここで示される空フレーム52の実施形態およびデータパケット50は、メッセージ、したがってユーザデータを有さない。図3Aに示すようなデータパケット50によって、マスタはスレーブに連続的に、ポーリングを実行するための空フレーム52を送信する。各スレーブは、この種のデータパケット50内にデータを挿入し、および/または、少なくとも1つの要求ソフト割込みをマスタへと送信しうる。このことは典型的に、スレーブが予約標識54、通常では予約ビットを反転させ、アドレス値を1111に設定するという形で行われる。予約標識54の活性化により、フレームは、後続の加入者について、データフレームに対応して遮断される。さらに、各後続の加入者は、図2のデータフレームの場合の手続きに対応して、固定のデータ値分だけアドレス値を修正する。したがって、データパケット50はマスタまで転送され、マスタは、アドレス情報を用いて、どのスレーブが割込み要求を出したのかを逆算することができる。図3Bに概略的に示されるデータパケット56の第3の例も同様に、第1の中間フレームシンボル32と、最後に、第2の中間フレームシンボル34と、を含む。さらに、データパケット56は、ここでは空フレーム58の第2の変形例として構成されたフレームを有する。この空フレーム58は、当該フレームを空フレーム58として定める値1を有する予約標識54を含む。さらに、空フレーム58は、ここではユーザデータとして構成されたデータを含むメッセージ60と、アドレス値を有するアドレスフィール43と、を含む。この空フレーム58には、スレーブによって、マスタの情報のためのデータを割り当てることが可能であり、その際、予約標識54が設定される。空フレーム58内のアドレスフィールド43のアドレスのアドレス値は、最大値1111に設定される。このことは、空フレーム58内のアドレス値がスレーブによって1111に設定され、各後続スレーブにおけるデータフレームのアドレスフィールド内のアドレスの減算または加算によりマスタへと伝達されるように、行われる。値1111へとアドレスを設定することは、例えば、OR結合によって、全アドレスビットが1で書き換えられることで行われ、その際に、空フレーム58のアドレスフィールド43は、ランダムデータを含みうる。メッセージを介して、スレーブにとって、空フレーム58により設定されたデータ長を超えないユーザデータの、直接的な伝送が可能となる。アドレスの設定されたアドレス値に対して行われる修正の数は、後続スレーブの数に対応する。したがって、マスタは、どのスレーブが空フレーム58にデータを割り当て、アドレスフィールド43を新たに設定したのかを確認することができる。図3Cに示されるデータパケット62の第4の例は、第1の中間フレームシンボル32および第2の中間フレームシンボル34の他に、空フレーム64として構成され、ここでは空フレーム64の第3の変形例として構成されたフレームを含む。この場合にも、フレームの種類は、ここでは値1を有する予約標識54により、空フレーム64として定められる。さらに、空フレーム64は、さらなるビットとして、第1のスレーブに割り当てられた第1の割込みビット66と、第2のスレーブに割り当てられた第2の割込みビット68と、第3のスレーブに割り当てられた第3の割込みビット70と、n番目のスレーブに割り当てられたn番目の割込みビット72と、を含む。したがって、データパケット62内では、中間フレームシンボル32および予約標識54の後に、通信構成の各スレーブについての割込みビット66、68、70、72として構成されたビットが続く。スレーブによって割込みが作動されるべきである場合には、当該スレーブによって、当該スレーブに割り当てられた割込みビット66、68、70、72が作動される。この実施形態では、割込みビット66、68、70、72の順序は、通信構成に沿ったスレーブの順序に対応し、その際、割込みビットの順序は、必ずしも通信構成に沿った順序と連携している必要はない。図3Dに示される、データパケット74の第5の例のための実施形態も同様に第1の中間フレームシンボル32で始まり、第2の中間フレームシンボル34で終わる。さらに、データパケットは、ここでは値1を有し当該データパケット74のフレームを空フレーム76として定める予約標識54を有する。さらに、空フレーム76は、さらなるビットとして、可変的な数の割込みビット80、82、84を含み、すなわち、n-1番目のスレーブのためのn-1番目の割込みビット80と、通信構成の第1のスレーブのための第1の割込みビット82を含む。さらに、図3Dは、追加的に挿入されたn番目のスレーブのためのn番目の割込みビット78を示す。さらに、この空フレームの変形例は、x番目の割込みビット84を含む。空フレーム76内でn番目のスレーブによりn番目の割込みビット78を挿入した後の、空フレーム76内での割り込みビット80、82、84の移動は、ここでは、矢印86で示される。したがって、空フレーム76内では、予約標識54の後ろの割込みビット78、80、82、84の順序が、各スレーブによって1ポジション分ずらされ、新しい割込みビット78が挿入されうる。マスタによって本来送信された空フレーム76はユーザデータを含まない。提供される割込みビット78、80、82、84の数は、通信構成内のスレーブの数よりも大きくまたは当該スレーブの数と等しい。割込みを作動すべき限りにおいて、この割込みは、n番目のスレーブにより挿入されたn番目の割込みビット78によって設定されうる。割込みを作動すべきではない限りにおいて、同様に、ビットが挿入されるがこれは設定されない。原則的に、提供される割込みビットの数は、通信構成内のスレーブの数よりも小さく実現することも可能であろう。ただし、全てのスレーブが割込みビットを設定できるわけではない。この場合、接続されるスレーブの通信モジュールは様々に実現されまたは少なくとも様々に構成されるが、好ましい解決策ではない。図2、図3Aおよび図3Bに示されるデータパケット30、50、56の各実施形態は、アドレスフィールド40、43を有し、このアドレスフィールド40、43の構造、通常ではアドレス値の構造を介して、データパケット30、50、56が、図1に示される通信構成2の実施形態のマスタ4により、i番目のスレーブ6、8、10宛てにアドレス指定され、またはi番目のスレーブ6、8、10により、マスタ4宛てにアドレス指定されうる。上記のアドレスフィールド40、43の構造は、実施形態においてN個のビットを有する。N個のビットとして提示可能な最大2進値は、加入者の数、典型的にスレーブ6、8、10の数n以上である必要がある。本発明に係る方法の一実施形態において、送信されるデータパケット30、50、56が、i番目のスレーブ6、8、10に宛てられ、その際、マスタ4によりアドレスフィールドに2進数iが割り当てられることが構想される。このデータパケット30、50、56は、マスタ4によってスレーブ6、8、10へと送信され、データパケットが通過するi番目のスレーブ6、8、10までの各スレーブ6、8、10は、データフレームのアドレスフィールド内のアドレス値を、固定値分、例えば値1分だけ修正し、例えば減算する。減算の際に桁あふれが生じない限りにおいて、アドレス値は000でなかったのであり、これにより、アドレス値の構造を検査しているスレーブ6、8、10に対して、データパケットが当該スレーブのために定められていないことがシグナリングされる。i番目のスレーブ6、8、10に到達すると直ぐに上記の桁あふれが生じ、i番目のスレーブ6、8、10は、受信されたデータフレームが処理されうること、すなわち、通常では、データパケット30、50、56の内容、例えばメッセージ42、60が、当該i番目のスレーブ6、8、10のために定められているということを検知する。インタフェースの代替的な構成において、一構成におけるアドレス値はn個のビットを有する。したがって、n個のスレーブ6、8、10それぞれについて、アドレス値の1ビットが設けられる。本発明に係る方法の一実施形態において、送信されるデータパケット30、50、56が、i番目のスレーブ6、8、10へと宛てられることが構想される場合に、マスタ4によって、アドレス値のi個の最下位ビットがそれぞれ設定され、n-i個の最上位ビットは設定されない。代替的に、i個の最上位ビットが設定されn-i個の最下位ビットが設定されないということも可能である。このデータパケット30、50、56は、マスタ4によりスレーブ6、8、10へと送信され、データパケット30、50、56が通過するi番目のスレーブ6、8、10までの各スレーブ6、8、10はその都度、設定されたビットをクリアし、したがって修正する。i番目のスレーブ6、8、10にデータフレーム36が到着した際には、全てのビットがクリアされ、すなわち設定されず、したがって、i番目のスレーブ6、8、10に対して、データパケット30、50、56、通常ではデータパケット30、50、56の内容、例えばメッセージ42、60が、当該i番目のスレーブ6、8、10のために定められていることがシグナリングされる。したがって、データパケット30、50、56がそのために設けられまたは定められたi番目のスレーブ6、8、10は、アドレス値のために桁あふれを生じさせる。桁あふれ、および/または、桁あふれにより生成されるアドレス値の構造によって、i番目のスレーブ6、8、10に対して、データパケット30、50、56が当該i番目のスレーブに宛てられているということがシグナリングされる。通信構成の後続の加入者、すなわち、少なくとも1つのスレーブ6、8、10または場合によってはマスタ4へのデータパケット30、50、56の転送の前に、このi番目のスレーブ6、8、10によって、アドレスフィールド40、43のアドレス値のN個のビットが全て同一の値に設定され、例えば、全てのビットが1に設定されまたは全てのビットが0に設定される。n-i個の後続のスレーブ6、8、10は、データパケット30、50、56を既に獲得した他のi個のスレーブ6、8、10と同様に、アドレスフィールド40、43の新たに設定されたアドレス値を修正する。したがって、新たに設定されたアドレス値は、n-i回修正される。同一のデータパケットを再び獲得するマスタ4は、アドレス値の構造に基づいて、すなわち、修正されたビットの数を用いて、このアドレス値がn-i回修正されたことを検知する。これにより、マスタ4に、データパケット30、50、56がi番目のスレーブ6、8、10により処理されたことが示される。i番目のスレーブ6、8、10が、データパケット50、56の空フレーム52、58に、マスタ4のための情報を割り当てる場合には、このi番目のスレーブ6、8、10は、アドレスフィールド43のアドレス値を同様に新たに設定する。この場合にも、マスタ4は、当該マスタ4のために設けられた情報を有するデータパケット50、56を獲得し次第、アドレス値の構造を用いて、当該アドレス値がn-i個の後続のスレーブ6、8、10によりn-i回修正されたこと、および、情報がi番目のスレーブ6、8、10に由来することを検知することができる。トークンとも称しうる予約標識38、54は、データパケット30、50、56、62、74がデータフレーム36予約標識=0または、空フレーム52、58、64、76予約標識=1を有するかどうかを定める。定義にしたがって、予約標識38、54のビット値も交換されうる。設定されまたは設定されていない予約標識38、54を、割り当てられたまたは空いたトークンとして見なすことも可能である。図1の通信構成2は、車両内で、車両の制御装置内のマイクロコントローラとASICとの間でデータパケット30、50、56、62、74を伝送するように、構成されてもよく、その際、制御装置は通信構成2の加入者を有する。通信構成の優先制御のためのプロトコルは、各スレーブが要求ソフト割込みをマスタへと伝送しうるように、実行されるが、このことがここでは図3A、図3B、図3Cおよび図3Dを用いて記載された。したがって、各スレーブに、通信インタフェースの同一のアルゴリズムが保存され、マスタは、スレーブとして構成された加入者の位置に関する知識に基づいて対応して割込みを割り当て、および、所望の優先順位にしたがって、図3Cおよび図3Dに対応するデータパケットでの複数の割込み要求の伝送が可能な場合には、処理することができる。優先制御のためのプロトコルにより、少なくとも1つのスレーブによって、空フレームを含むデータパケットを介して、マスタに対する要求が伝送されうる。信号からクロック情報を回復するための符号化は、パリティビットが等間隔にデータフレームに挿入され、したがって、伝送されたビットストリームが、固定の時間内に少なくとも1回のエッジ変更を有するように、行うことが可能である。マスタがアイドル状態にあるときにスレーブから情報を受信しうるために、マスタは、スレーブへの問い合わせポーリングを実施するために、連続的に空フレームを送信する。各スレーブは、空フレームにデータを割り当て、および、当該データ、および/または、いわゆるソフト割込み、したがって、フトウェアの割り込みとしての少なくとも1つの要求を、例えば第2レベル割込みハンドラSLIHによって、すなわち、OSI参照モデルによる第2層の割込みのための制御プログラムによって、問い合わせに対する応答として、マスタへと伝達することが可能である。図4に示されるフロー図は、本発明に係る方法のさらなる別の実施形態における例えば環状の通信構成内の加入者としてのn個のスレーブによる、マスタにより送信されるデータフレームのアドレスフィールド内のアドレスのアドレス値の処理の例を示す。ここでは、リングにおける各スレーブでのデータ伝送の際に、アドレス指定が実現される。さらに、中間フレームシンボルの検出90によって、到着するデータパケットの受信が証明される。その後、検査92で、データパケットのフレームの予約標識が値1または0を有するかどうかが検査される。予約標識が設定されていない場合には、受信されるデータパケットは、空フレームの変形例を有する。この場合には、i番目のスレーブによって、必要な場合には割込み94が、したがってマスタに対する要求および/または問い合わせが作動されうる。したがって、i番目のスレーブにとっては、マスタにより転送されるメッセージを有する受信されたデータパケットを埋める可能性が生まれる。そうでなければ予約標識が設定されているため、データパケットはデータフレームを含む。この場合には、アドレスフィールドの処理または修正が行われる。このアドレス値ADDR[1N]は、この構成において、N個のビット、または、N個の場所を有する。ここでは、N個のビットからなる最大2進数は、少なくとも、通信構成内のスレーブの数nに対応する。アドレスフィールドの修正のために、ステップ96では、変数iに値1が割り当てられる。その後、受信されたデータフレームのアドレスフィールドADDR[1N]のアドレスビットADDR[1]の反転98が行われる。最下位ビットが先頭にあるアドレスが伝送されるので、ADDR[1]の反転は、アドレス値からの1の減算に相当する。処理における次のステップ100で、値1への反転98の結果が検査される。値ADDR[1]が1ではなく、すなわち、値が0である限りにおいて、減算の際に桁あふれが生じない。この場合には、スレーブは、アドレスが今正に修正されたデータパケットを、次のi1番目のスレーブへとさらに移動させる。スレーブによるさらなる処理は必要ないため、このスレーブは、本方法に対応して、中間フレームシンボルの新たな検出90を待ち、その間受信されたビットを変更することなくさらに移動させる。ステップ100での検査において、ADDR[1]が値1を有することが判明した場合には、減算の際に桁あふれが生じる。スレーブは、ステップ102において、長さNのアドレスフィールド全体が既にみられたdurchlaufenかどうか検査する必要がある。そうではない限りにおいて、変数iは値1分だけ増分されるステップ104。引き続いて、次に高いビットの反転98が行われる。反転されたアドレスビットが0となるまで、アドレスフィールドの後続ビットについてループが実行される。桁あふれが生じず、すなわち、全アドレスフィールドが未だにみられていない限りにおいて、スレーブに対して、受信されたデータパケットが当該スレーブのために定められていなかったことがシグナリングされ、このスレーブはステップ90に戻って、次のデータパケットの可能な処理を続行するために、次に到着する中間フレームシンボルを待つ。しかし、桁あふれが生じ、アドレスフィールドの全ての場所が設定され、すなわち、111を有する限りにおいて、スレーブに対して、データパケットが当該スレーブのために定められ、処理される必要があることがシグナリングされる。この場合には、ステップ102で問い合わせが行われ、それによれば、変数iは値2N-1最大で提示可能な、N個のビットから成る値に相当し、および、アドレスフィールドの全ビットが反転されたのである。アドレスフィールドの評価の結果がステップ106であり、このステップ106では、受信されたデータパケット30のフレームがデータフレーム36であってi番目のスレーブのために定められ、このi番目のスレーブがデータパケット30内のこのデータフレーム36を受信する、ということが確認される。その後、i番目のスレーブによって、メッセージ42内の命令の評価、および、メッセージ42のデータの処理が行われる。フロー図で示されるステップは、例えば、カウンタ、インバータによって、スレーブ、または、スレーブの構成要素としてのコンパレータを用いて行われうる。本方法の示される実施形態において、減数は1により設定された。通常では、他の固定値によるアドレスフィールドの修正のための減算または加算の他の実行も可能である。図5は、ブロック同期型スクランブラ110の一実施形態のブロック図を示す。このブロック同期型スクランブラ110は、送信加入者としてのマスタ114μC内に配置された第1のm系列発生器112と、n個のm系列発生器116と、を含み、その際に、ここでは、i番目のスレーブ118ASIC内のi番目のn系列発生器が示される。マスタ114と、n番目のスレーブ118との間で、ビットストリーム122でのデータパケットの符号化伝送120が行われる。この場合に、伝送区間120は、さらなる加入者を含みうる。さらに、各スレーブにおいて、メッセージが最初にm系列発生器116を介して複号され、引き続いて、さらなる別の、可能な場合には異なるm系列発生器112によって新たに符号化されること、すなわち、2つの加入者間の伝送区間120がその都度符号化されることも可能である。この場合には、伝送区間120はさらなる加入者を含まない。さらに、ビットストリームの選択された部分、典型的にユーザデータのみが廃棄されることも可能である。既に言及したスペクトル拡散の可能性の他に、ブロック同期型スクランブラ110を利用するというオプションが存在する。ブロック同期型スクランブラ110の場合、送信加入者、ここではマスタ114内データと、受信加入者、ここではi番目のスレーブ118内のデータと、に対して同時にm系列モジュロ2加算が行われm-Sequenz-modulo-2-addiert、その後、2による除算の余りが加算される。通常では、連続的なビットストリームの場合の、送信加入者内および受信加入者内でのブロック同期型スクランブラ110による、m系列の同期化の際には、全メッセージに渡る連続エラーが生じる可能性がある。対策を講じるために、本発明の範囲において、中間フレームシンボルによる同期化が利用される。ブロック同期型スクランブラ110の一構成において、データパケットのビットストリームがm系列に対応しないということが構想される。さらに、ビットストリームのm系列モジュロ加算の出力口で、m系列により中間フレームシンボルが生成されないことが可能となりうる。この符号化によって、個別の加入者宛のフレーム、通常では空フレームを符号化することも可能である一方で、他の、場合によっては安価な加入者、またはフレーム長が短い加入者は、スペクトル拡散のための符号化を含まない。さらに、様々な符号化の組み合わせが可能である。本発明によって、本発明の一実施形態において、環状の直列通信構成2の加入者間のデータ伝送が可能である。この通信構成2では加入者が互いに直列に接続され、データパケット30、50、56、62、74は、マスタ4として構成された加入者によって、スレーブ6、8、10として構成された加入者へと伝達され、データパケット30、50、56、62、74は、スレーブ6、8、10からスレーブ6、8、10へと伝達される。データパケット30、50、56、62、74の内容はアドレス情報を含む。このアドレス情報は、データパケット30、50、56、62、74のアドレスフィールド40、43内に配置され、アドレス値として形成されうる。本発明の同実施形態において、各スレーブ6、8、10によって、受信されたデータパケット30、50、56、62、74のアドレス値およびアドレス情報が、例えば、固定値分だけ変更される。その際に、データパケット30、50、56、62、74内のアドレスフィールド40、43の位置が任意であってもよいということが構想される。その後、スレーブ6、8、10によって、データパケット30、50、56、62、74の修正が行われる。各スレーブ6、8、10は、データパケット30、50、56、62、74内のアドレス値およびアドレス情報を同様に変更し、その際、各スレーブ6、8、10によって、同一の数学的演算、通常では加算または減算が行われる。さらに、全てのスレーブ6、8、10は、本発明の実施形態において同一のアドレスを有する。"