"同一半導体チップ上に、負荷を駆動するトランジスタと、前記負荷の電流を電圧に変換する電流-電圧変換回路と、該電流-電圧変換回路の出力電圧をデジタル値に変換するADコンバータとを有する電流制御用半導体素子であって、前記負荷の電流に電流パルスを重畳して、前記ADコンバータが出力する電圧デジタル値を変動させる参照電流生成部と、該参照電流生成部による前記電圧デジタル値の変動を信号処理して、前記ADコンバータが出力する電圧デジタル値と前記負荷の電流デジタル値の線形関係式におけるゲイン及びオフセットを動的に取得するゲインオフセット補正部と、該ゲインオフセット補正部により取得されたゲイン及びオフセットを用いて、前記ADコンバータが出力する電圧値を補正する電流デジタル値演算部とを備えることを特徴とする電流制御用半導体素子。請求項1記載の電流制御用半導体素子であって、外部から高精度に測定した前記電流パルスの電流値を保持する補正用測定値保持部を備え、前記ゲインオフセット補正部は、該補正用測定値保持部に保持された前記電流パルスの電流値と、前記電圧デジタル値の信号処理結果を用いて、前記ADコンバータが出力する電圧デジタル値と前記負荷の電流デジタル値の線形関係式におけるゲインを動的に取得することを特徴とする電流制御用半導体素子。請求項2記載の電流制御用半導体素子であって、前記電流パルスの電流は、抵抗と参照電圧を用いて生成されることを特徴とする電流制御用半導体素子。請求項2記載の電流制御用半導体素子であって、前期電流パルスの周期は、前記ADコンバータのサンプリング周期の整数倍であることを特徴とする電流制御用半導体素子。請求項2記載の電流制御用半導体であって、電流をPWMで制御する場合、前期電流パルスの周期は、PWM周期の整数倍であることを特徴とする電流制御用半導体素子。電流制御用半導体素子と、該電流制御用半導体素子を制御するマイクロコントローラとを有する制御装置であって、前記電流制御用半導体素子は、同一半導体チップ上に、負荷を駆動するトランジスタと、前記負荷の電流を電圧に変換する電流-電圧変換回路と、該電流-電圧変換回路の出力電圧をデジタル値に変換するADコンバータとを有する電流制御用半導体素子であって、前記負荷の電流に電流パルスを重畳して、前記ADコンバータが出力する電圧デジタル値を変動させる参照電流生成部と、該参照電流生成部による前記電圧デジタル値の変動を信号処理して、前記ADコンバータが出力する電圧デジタル値と前記負荷の電流デジタル値の線形関係式におけるゲイン及びオフセットを動的に取得するゲインオフセット補正部と、該ゲインオフセット補正部により取得されたゲイン及びオフセットを用いて、前記ADコンバータが出力する電圧値を補正する電流デジタル値演算部とを備えることを特徴とする制御装置。電流検出用抵抗をICチップ内に内蔵することは、電流検出のための外付け部品を削減でき、装置の小型化、低価格化に関して優れた方法である。しかしながら、ICチップ内形成される抵抗の値は温度により数十変動し、これがそのまま式1のゲインaの変動となって現れる。また、検出した電流値のデジタル変換に用いられるADコンバータの参照電圧Vrefの変動も、ゲインaを数変動させる要因となる。さらに、電流検出回路で用いられるオペアンプの入力オフセットにより、式1のオフセットbも数変動する。このように、電流検出回路をICチップに内蔵する場合、式1におけるゲインa、およびオフセットbが設計値と比較して大きく変動し、電流検出誤差が増大するという問題がある。本発明の目的では、ゲインa、およびオフセットbの変動を動的に補正することで、1チップのIC内で高精度な電流検出が可能な電流制御用半導体素子、およびそれを用いた制御装置を提供することにある。1上記目的を達成するために、本発明は、同一半導体チップ上に、負荷を駆動するトランジスタと、前記負荷の電流を電圧に変換する電流-電圧変換回路と、該電流-電圧変換回路の出力電圧をデジタル値に変換するADコンバータとを有する電流制御用半導体素子であって、前記負荷の電流に電流パルスを重畳して、前記ADコンバータが出力する電圧デジタル値を変動させる参照電流生成部と、該参照電流生成部による前記電圧デジタル値の変動を信号処理して、前記ADコンバータが出力する電圧デジタル値と前記負荷の電流デジタル値の線形関係式におけるゲイン及びオフセットを動的に取得するゲインオフセット補正部と、該ゲインオフセット補正部により取得されたゲイン及びオフセットを用いて、前記ADコンバータが出力する電圧値を補正する電流デジタル値演算部とを備えるようにしたものである。かかる構成により、ゲインa、およびオフセットbの変動を動的に補正することで、1チップのIC内で高精度な電流検出が可能となる。2上記1において、好ましくは、外部から高精度に測定した前記電流パルスの電流値を保持する補正用測定値保持部を備え、前記ゲインオフセット補正部は、該補正用測定値保持部に保持された前記電流パルスの電流値と、前記電圧デジタル値の信号処理結果を用いて、前記ADコンバータが出力する電圧デジタル値と前記負荷の電流デジタル値の線形関係式におけるゲインを動的に取得するようにしたものである。3上記2において、好ましくは、前記電流パルスの電流は、抵抗と参照電圧を用いて生成されるものである。4上記2において、好ましくは、前期電流パルスの周期は、前記ADコンバータのサンプリング周期の整数倍である。5上記2において、好ましくは、電流をPWMで制御する場合、前期電流パルスの周期は、PWM周期の整数倍である。6また、上記目的を達成するために、本発明は、電流制御用半導体素子と、該電流制御用半導体素子を制御するマイクロコントローラとを有する制御装置であって、前記電流制御用半導体素子は、同一半導体チップ上に、負荷を駆動するトランジスタと、前記負荷の電流を電圧に変換する電流-電圧変換回路と、該電流-電圧変換回路の出力電圧をデジタル値に変換するADコンバータとを有する電流制御用半導体素子であって、前記負荷の電流に電流パルスを重畳して、前記ADコンバータが出力する電圧デジタル値を変動させる参照電流生成部と、該参照電流生成部による前記電圧デジタル値の変動を信号処理して、前記ADコンバータが出力する電圧デジタル値と前記負荷の電流デジタル値の線形関係式におけるゲイン及びオフセットを動的に取得するゲインオフセット補正部と、該ゲインオフセット補正部により取得されたゲイン及びオフセットを用いて、前記ADコンバータが出力する電圧値を補正する電流デジタル値演算部とを備えるようにしたものである。かかる構成により、ゲインa、およびオフセットbの変動を動的に補正することで、1チップのIC内で高精度な電流検出が可能となり、制御装置の制御精度を向上できるものとなる。本発明によれば、ゲインa、およびオフセットbの変動を動的に補正することで、1チップのIC内で高精度な電流検出が可能となる。以下、図1~図5を用いて、本発明の一実施形態による電流制御用半導体素子の構成及び動作について説明する。最初に、図1を用いて、本実施形態による電流制御用半導体素子の構成について説明する。図1は、本発明の一実施形態による電流制御用半導体素子の構成を示すブロック図である。電流制御用半導体素子1は、ハイサイドMOSFET4と、ローサイドMOSFET5と、参照電流生成回路6,6’と、電流検出回路7と、ゲインオフセット補正部8と、補正用測定値保持レジスタ9と、IF回路10と、テストモード制御部11とから構成される。電流制御用半導体素子1は、ソレノイド2、およびソレノイド2に電圧を供給するバッテリー3に接続され、PWMPulseWidthModulationにより、ソレノイド2に印加する電圧をオンオフし、ソレノイド2に流れる電流を制御して、ソレノイド5を駆動する。ハイサイドMOSFET4は、ソレノイド2とバッテリー3との間のスイッチで、ハイサイドMOSFET4のゲート信号Vgがハイレベル時にオンで、ローレベル時にオフとなる。ハイサイドMOSFET4がオン時でローサイドMOFET5がオフの時、ソレノイド2に流れる電流が上昇し、オフ時は減少する。ローサイドMOFET5は、ハイサイドMOSFET4がオフの期間、ローサイドMOFET5はオンとなり、ハイサイドMOSFET4がオフの時、ソレノイド2に流れる電流を還流させる経路として使用する。電流検出回路7は、ハイサイドMOSFET4に並列接続され、ハイサイドMOSFET4に流れる電流、すなわちソレノイド2に流れる電流を電圧に変換し、そのデジタル値Voutdを出力する。参照電流生成回路6は、ソレノイド2に流れる電流デジタル値と電流検出回路7が出力する電圧デジタル値の関係を表す式1のゲインa、およびオフセットbを補正するための参照電流を発生するものである。電流検出回路7’は、ローサイドMOSFET5に並列接続され、ローサイドMOSFET5に流れる電流、すなわちハイサイドMOSFET4がオフ時の帰還電流を電圧に変換し、そのデジタル値Voutd’を出力する。参照電流生成回路6は、ソレノイド2に流れる電流デジタル値と電流検出回路7が出力する電圧デジタル値の関係を表す前述の式1のゲインa、およびオフセットbを補正するための参照電流を発生するものである。参照電流生成回路6’は、電流帰還時に流れる電流デジタル値と電流検出回路7’が出力する電圧デジタル値の関係を表す式1のゲインa、およびオフセットbを補正するための参照電流を発生するものである。ここで、電流検出回路7の出力により決定されるゲインa、およびオフセットbと区別するため、それぞれゲインa’、およびオフセットb’とする。ハイサイドMOSFET4がオンの時には下段の参照電流生成回路6を駆動し、ローサイドMOSFET5がオンの時には上段の参照電流生成回路6’を駆動する。補正用測定値保持レジスタ9は、ゲインオフセット補正部8のゲインa,a’、およびオフセットb,b’補正用に、参照電流生成回路6が発生する電流パルスの電流値Ic,Ic’を保持する。ゲインオフセット補正部8は、電流検出回路7の出力Voutd、および補正用測定値保持レジスタ9の保持する電流値から、ゲインa、およびオフセットbを補正し、その値を電流デジタル値演算部12に出力する。電流デジタル値演算部12は、電流検出回路7から入力されるVoutd、および、ゲインオフセット補正部8から入力されるゲインa,a’、およびオフセットb,b’より、式1に従い、電流のデジタル値Ioutdを出力する。IF回路10は、電力制御用半導体素子1の外部から、補正用測定値保持レジスタ9が保持する値Icをリード、ライトするインターフェース機能を提供する。テストモード制御部11は、端子14を介して外部から起動される。テストモード制御部11の起動時は、制御信号Cal_onを用いて参照電流生成回路6を制御して参照電流生成回路6に流れる電流を端子13に出力し、外部から参照電流生成回路6に流れる電流値を測定可能とする。測定された電流値Icは、IF回路10を介して、補正用測定値保持レジスタ9に保持される。端子14を介しての外部から起動は、電流制御用半導体素子1を工場出荷する前になどに行われる。また、テストモード制御部11は、電流制御用半導体素子1の内部の温度Tの情報に基づいて、補正指令Cを出力し、ゲインオフセット補正部8を起動する。そして、ゲインオフセット補正部8は、電流検出回路7の出力Voutd、および補正用測定値保持レジスタ9の保持する電流値から、ゲインa,a’、およびオフセットb,b’を補正し、その値を電流デジタル値演算部12に出力する。すなわち、前回ゲインa,a’、およびオフセットb,b’を補正した時の温度に対して、現在の温度が所定温度以上変化したとき、テストモード制御部11は、ゲインオフセット補正部8を起動して、ゲインa,a’、およびオフセットb,b’を補正し、その値を電流デジタル値演算部12に出力する。電流制御用半導体素子1の内部の温度Tは、電流制御用半導体素子1の内部に形成された抵抗値の温度依存性を用いて計測される。次に、図2を用いて、本実施形態による電流制御用半導体素子に用いる電流検出回路7の構成について説明する。図2は、本発明の一実施形態による電流制御用半導体素子に用いる電流検出回路の構成を示すブロック図である。図2Aに示す電流検出回路7は、センスMOSFET21を備え、ゲート信号Vgがハイレベル時、すなわち、ハイサイドMOSFET4が通電している間オンとなり、ハイサイドMOSFET4とセンスMOSFET21のオン抵抗比で定まる分流比によって分流した電流をセンス抵抗Rsns20に通電する。差動アンプ22は、センス抵抗Rsns20の両端の電位差を増幅し、電圧値Voutを出力する。ADコンバータ23は、差動アンプ22の出力電圧値Voutをサンプリング周期Tsでデジタル変換し、参照電圧Vrefとの相対デジタル値Voutd=Vout/Vrefを出力する。以上説明した電流検出回路7の特性はリニアであるため、電流のデジタル値Ioutdと電流検出回路7の出力Voutdとの関係は、ゲインa、およびオフセットbを用い、式1で表すことができる。図2Bに示す電流検出回路7’は、センスMOSFET21’を備え、ゲート信号Vgがハイレベル時、すなわち、ローサイドMOSFET5が通電している間オンとなり、ローサイドMOSFET5とセンスMOSFET21’のオン抵抗比で定まる分流比によって分流した電流をセンス抵抗Rsns20’に通電する。差動アンプ22’は、センス抵抗Rsns20’の両端の電位差を増幅し、電圧値Vout’を出力する。ADコンバータ23’は、差動アンプ22’の出力電圧値Vout’をサンプリング周期Tsでデジタル変換し、参照電圧Vref’との相対デジタル値Voutd’=Vout’/Vref’を出力する。以上説明した電流検出回路7’の特性はリニアであるため、電流のデジタル値Ioutdと電流検出回路7の出力Voutd’との関係は、ゲインa’、およびオフセットb’を用い、式1で表すことができる。次に、図3を用いて、本実施形態による電流制御用半導体素子に用いる参照電流生成回路6の構成について説明する。図3は、本発明の一実施形態による電流制御用半導体素子に用いる参照電流生成回路の構成を示すブロック図である。図3Aに示す参照電流生成回路6は、MOSFET30を備え、ゲート信号Cal_onがハイレベル時、電流値Icの定電流源31の電流を通電する。図3Bに示す参照電流生成回路6’は、MOSFET30’を備え、ゲート信号Cal_onがハイレベル時、電流値Icの定電流源31’の電流を通電する。次に、図4を用いて、本実施形態による電流制御用半導体素子におけるゲインa、およびオフセットbの補正方法について説明する。図4は、本発明の一実施形態による電流制御用半導体素子におけるゲインおよびオフセットの補正方法の説明図である。ゲインaの補正を行うため、参照電流生成回路6は、振幅がIcで、ADコンバータ23のサンプリング周期の二倍の周期2Tsの電流パルスをソレノイド電流に重畳し、差動アンプ22の出力Voutを変動させる。図4Aで示す例では、ADコンバータ23が出力する相対デジタル値Voutd系列は、電圧Vs1,Vs2,...,Vs9であり、その中で添え字が偶数の電圧Vs2,Vs4,...,Vs8が、参照電流生成回路6による振幅Icの電流パルスが印加された時にサンプリングされたデジタル値である。ここで、添え字が奇数Voutd系列より、中点電圧Vi2=Vs1Vs3/2,Vi4=Vs3Vs5/2,...,Vi8=Vs7Vs9/2をそれぞれ演算し、さらに、対応する添え字が偶数の電圧Vs2,Vs4,...,Vs8との差をそれぞれ演算することで、差電圧ΔV2,ΔV4,...,ΔV8を取得する。このようにして演算された差電圧ΔV2,ΔV4,...,ΔV8は、参照電流生成回路6が振幅Icの電流パルスをソレノイド電流に印加したことによって生じたVout変動のデジタル値である。参照電流印加によるソレノイド電流への影響を抑えるため、参照電流生成回路6が発生する電流パルスの振幅Icはソレノイド電流値と比べて小さく制限される。その結果、各差電圧ΔV2,ΔV4,...,ΔV8値の量子化誤差が大きくなるが、平均値aveΔVを演算することにより量子化誤差を削減することができる。さらに、ハイサイドMOSFET4がオフ時、すなわちローサイドMOSFET5がオンの時の電流検出回路7’の出力は、参照電流生成回路6’を用いて同様に演算できる。この時、図4Bのように印加するパルス電流Ic’がマイナス側に重畳されることになるが、平均値aveΔVの求め方は同様に下記の手順で求まる。図4Bを用いて、ゲイン、オフセット補正部8によるゲインa’、およびオフセットb’の補正方法を説明する。ゲインa’の補正を行うため、参照電流生成回路6’は、振幅がIc’で、ADコンバータ23’のサンプリング周期の二倍の周期の電流パルスをソレノイド電流に重畳し、差動アンプ22’の出力Vout’を変動させる。図4Bで示す例では、ADコンバータ23’が出力するVoutd’系列は、Vs1’,Vs2’,...,Vs9’であり、その中で添え字が偶数のVs2’,Vs4’,...,Vs8’が、参照電流生成回路6’による振幅Ic’の電流パルスが印加された時にサンプリングされたデジタル値である。ここで、添え字が奇数Voutd’系列より、中点Vi2’=Vs1’Vs3’/2,Vi4’=Vs3’Vs5’/2,...,Vi8’=Vs7’Vs9’/2をそれぞれ演算し、さらに、対応する添え字が偶数のVs2’,Vs4’,...,Vs8’との差をそれぞれ演算することで、ΔV2’,ΔV4’,...,ΔV8’を取得する。このようにして演算されたΔV2’,ΔV4’,...,ΔV8’は、参照電流生成回路6’が振幅Ic’の電流パルスをソレノイド電流に印加したことによって生じたVout’変動のデジタル値である。参照電流印加によるソレノイド電流への影響を抑えるため、参照電流生成回路6’が発生する電流パルスの振幅Ic’はソレノイド電流値と比べて小さく制限される。その結果、各ΔV2’,ΔV4’,...,ΔV8’値の量子化誤差が大きくなるが、平均値aveΔV’を演算することにより量子化誤差を削減することができる。このようにして得られたaveΔVとaveΔV’、印加したパルス電流Ic,Ic’を使い、式1のゲインa,a’は、式2を用いて、a=Ic/aveΔV、a’=Ic’/aveΔV...2として高精度に演算できる。また、式1,式2より、オフセットb,b’は、式3を用いて、b=-aVoutd_off,b’=-a’Voutd’_off...3として演算できる。ここで、定電流源31の電流値IcIc’は、テストモード制御部11を用いて外部から高精度に測定し、予め不揮発性メモリ等に値を保存しておく。電流制御用半導体素子1の起動時には、IF回路10を介して電流測定補正用測定値保持レジスタ9にIcIc’の値を転送しておく。これにより、ゲイン、オフセット補正部8は補正が必要となる任意のタイミングで、VoutdVoutd’変動を測定し、電流測定補正用測定値保持レジスタ9に格納されたIcIc’の値を用いて、式2,式3によりゲインaa’、およびオフセットbb’を求めることができる。以上説明した、ゲイン、オフセット補正部8によるゲインaa’、およびオフセットbb’の補正誤差は、定電流源3131’の電流値IcIc’の絶対誤差に依存するが、定電流源の電流値は電源や温度に依存ぜず原理的に変動を0に近づけることができるため、高い精度でゲインaa’、およびオフセットbb’を補正することができる。よって、本実施例により、高精度でゲインa,a’およびオフセットb,b’を補正し、高精度な電流測定が可能となる。なお、以上の説明では、参照電流生成回路6は、ADコンバータ23のサンプリング周期の二倍の周期2Tsの電流パルスをソレノイド電流に重畳するものとしているが、ADコンバータ23のサンプリング周期の他の整数倍の周期,三倍,四倍の周期の電流パルスをソレノイド電流に重畳するようにしてもよいものである。例えば、ADコンバータ23のサンプリング周期のTsは10μs程度である。一方、重畳する参照電流Icの立ち上がりが早い場合には、図4にて説明した原理により、ΔVを求めることで、参照電流Icによる増加分を正確に検出することができる。但し、重畳する参照電流Icの立ち上がりが遅い場合には、ΔVが参照電流Icによる増加分を正確に示さない場合がある。このようなときは、ADコンバータ23のサンプリング周期の他の整数倍の周期,三倍,四倍の周期の電流パルスをソレノイド電流に重畳することで、より正確に参照電流Icによる増加分を検出することができる。次に、図5を用いて、本実施形態による電流制御用半導体素子におけるゲインa,a’、およびオフセットb,b’の他の補正方法について説明する。図5は、本発明の一実施形態による電流制御用半導体素子におけるゲインa,a’、およびオフセットb,b’の他の補正方法の説明図である。ここでは、図2に示したADコンバータ23として、ΔΣ変調方式のものとしている。ゲインaの補正を行うため、参照電流生成回路6は、振幅がIcで、PWM周期の二倍の周期の電流パルスをソレノイド電流に重畳し、差動アンプ22の出力VoutをPWM1周期毎に変動させる。図5で示す例では、ON区間2,ON区間4において、参照電流生成回路6が振幅Icの電流パルスを印加している。ΔΣ変調方式のADコンバータより、PWMON期間のVoutd平均値系列、Vsave1,Vsave2,...,Vsave5を取得するが、この中で、Vsave2,Vsave4が、参照電流生成回路6による振幅Icの電流パルスが印加されたPWMON期間における、Voutdの平均値である。ここで、添え字が奇数のVoutd平均値系列より、中点Viave2=Vsave1Vsave3/2,Viave4=Vsave3Vsave5/2をそれぞれ演算し、さらに、対応する添え字が偶数のVsave2,Vsave4との差ΔVave2=Vsave2-Viave2,ΔVave4=Vsave4-Viave4をそれぞれ取得する。このようにして演算されたΔVave2,ΔVave4は、参照電流生成回路6が振幅Icの電流パルスをソレノイド電流に加算したことによって生じたVoutd変動の平均値である。参照電流印加によるソレノイド電流への影響を抑えるため、参照電流生成回路6が発生する電流パルスの振幅Icはソレノイド電流値と比べて小さく制限される。その結果、各ΔVave2,ΔVave4の量子化誤差が大きくなるが、さらに平均値aveΔVaveを、aveΔV=ΔVave2ΔVave4.../nとして演算することにより、量子化誤差を削減することができる。図1~図4の例と同様に、ハイサイドMOSFET4がオフ時、すなわちローサイドMOSFET5がオンの時の電流検出回路7’の出力は、参照電流生成回路6’を用いて同様に演算できる。図5で示す例では、OFF区間2,OFF区間4において、参照電流生成回路6’が振幅Ic’の電流パルスを印加している。この時、電流はマイナス側に重畳されることになるが、平均値aveΔV’の求め方は、ハイサイドMOSFET4オン時と同様である。添え字が奇数のVoutd’平均値系列より、中点Viave2’=Vsave1’Vsave3’/2,Viave4’=Vsave3’Vsave5’/2をそれぞれ演算し、さらに、対応する添え字が偶数のVsave2’,Vsave4’との差ΔVave2’=Viave2’-Vsave2’,ΔVave4’=Viave4’-Vsave4’をそれぞれ取得する。このようにして演算されたΔVave2’,ΔVave4’は、参照電流生成回路6’が振幅Ic’の電流パルスをソレノイド電流に加算したことによって生じたVoutd’変動の平均値aveΔV’を、aveΔV’=ΔVave2’ΔVave4’.../nとして、演算する。このようにして得られたaveΔVaveとIc,Ic’を使い、式1の真のゲインaは、以下の式4として、a=Ic/aveΔV,a’=Ic’/aveΔV...4を用いて高精度に演算できる。さらに、図1~図4の実施例と同様、ハイサイドMOSFET4がオフ時の電流検出回路7の出力Voutd_offにより、式1と、以下の式5を用いて、b=-aVoutd_off、b’=-a’Voutd’_off...5として、オフセットb,b’を求めることができる。以上の方法により、原理的にピーク値のサンプリングが困難であるΔΣ変調方式のADコンバータを用いた場合でも、ゲインa、およびオフセットbの高精度な演算が可能となる。ΔΣ変調方式のADコンバータは回路を小型化することができるため、本実施例により電流制御用半導体素子のコストを下げることができる。以上説明したように、本実施形態によれば、負荷の電流に電流パルスを重畳することによって、ADコンバータが出力する電圧デジタル値を変動させ、電圧デジタル値の変動を信号処理することより、ADコンバータが出力する電圧デジタル値と負荷の電流デジタル値の線形関係式におけるゲインを動的に取得することができる。そして、任意のタイミングでゲインを補正できるため、補正の頻度を上げることにより、電流検出精度を向上することができる。次に、図6及び図7を用いて、本発明の他の実施形態による電流制御用半導体素子の構成及び動作について説明する。図6は、本発明の他の実施形態による電流制御用半導体素子の構成を示すブロック図である。なお、図1と同一符号は同一部分を示している。図7は、本発明の他の実施形態による電流制御用半導体素子に用いる参照電流生成回路の構成を示すブロック図である。図6において、本実施形態では、図1及び図3にて説明した参照電流生成回路6を、参照電流生成回路6Aと、抵抗値Rrefの高精度な外付け抵抗60を使って実装したものである。図7に示すように、参照電流生成回路6Aは、MOSFET30を備え、ゲート信号Cal_onがハイレベル時、MOSFET30がONとなり、オペアンプ70は、GND2端子電圧がオペアンプの端子に入力された参照電圧Vbgrと等しくなるように、MOSFET71のゲート電圧を制御し、その結果Ic=Vbgr/Rrefの電流が流れる。本例では、参照電流Icの取得の際、GND2端子に流れる微小な電流値ではなく、参照電圧Vbgrの電圧値、具体的に参照電圧Vbgrをバンドギャップレギュレータで生成した場合は1.2V程度の電圧値を測定すればよいので、参照電流Ic取得に必要な測定器を簡素化し、さらに測定精度を向上することができる。以上説明したように、本実施形態によれば、負荷の電流に電流パルスを重畳することによって、ADコンバータが出力する電圧デジタル値を変動させ、電圧デジタル値の変動を信号処理することより、ADコンバータが出力する電圧デジタル値と負荷の電流デジタル値の線形関係式におけるゲインを動的に取得することができる。そして、任意のタイミングでゲインを補正できるため、補正の頻度を上げることにより、電流検出精度を向上することができる。また、定電流源の電流値は、予め外部から高精度に測定した値を利用して補正を行うことから、補正精度を向上させることができる。次に、図8を用いて、本発明の各実施形態による電流制御用半導体素子を用いた自動変速機制御装置の構成及び動作について説明する。図8は、本発明の各実施形態による電流制御用半導体素子を用いた自動変速機制御装置の構成を示すブロック図である。なお、図8において、図1と同一符号は同一部分を示している。自動変速機制御装置ATCUは、図1に示した上位の制御装置であるマイクロコントローラCUと、電流制御用半導体素子1に相当する複数の電流制御用半導体素子1a,...,1eとから構成される。マイクロコントローラ1は、エンジン回転数センサ52、シフトレバー位置センサ53、アクセルペダル位置センサ54からセンサ値を入力し、入力されたセンサ値から、最適な変速比を演算し、その変速比を実現するための、変速機51が備える複数のクラッチ図示せずの油圧指令値と、その油圧に対応したソレノイド20a,...,20eの電流値指令値を演算し、その電流値指令値Ia,...,Ieを電流制御用半導体素子1a,...,1eに出力する。前述の各実施形態における説明の通り、電流制御用半導体素子1a,...,1eにより電流検出精度を向上できるため、滑らかな変速が可能となり、自動車の乗り心地が向上する。なお、図8ではマイクロコントローラCUがエンジン回転数センサ52、シフトレバー位置センサ53、アクセルペダル位置センサ54の3つのセンサからセンサ値を入力しているが、変速制御方式に対応して、入力するセンサの数や種類を変えても良い。また、図8ではマイクロコントローラCUがセンサからセンサ値を直接入力しているが、他のマイクロコントローラやICを経由して入力しても良い。また、図8では自動変速機51が5つのクラッチを備える例を示しているが、変速機構に対応して、クラッチの数、およびそれに対応したソレノイド電流制御装置の数を変えても良い。次に、図9を用いて、本発明の各実施形態による電流制御用半導体素子を用いたブレーキ制御装置の構成及び動作について説明する。図9は、本発明の各実施形態による電流制御用半導体素子を用いたブレーキ制御装置の構成を示すブロック図である。なお、図9において、図1と同一符号は同一部分を示している。ブレーキ制御装置BCUは、図1に示したマイクロコントローラCUと電流制御用半導体素子1とから構成される。マイクロコントローラCUは、ブレーキペダル位置センサ63、車速センサ64からセンサ値を入力し、入力されたセンサ値から、最適なブレーキの制動力を演算し、その制動力を実現するための、油圧ブレーキ61の油圧指令値と、その油圧に対応したソレノイド20の電流値指令値を演算し、その電流値指令値Iを電流制御用半導体素子1に出力する。前述の各実施形態における説明の通り、電流制御用半導体素子1は電流検出精度を向上できるため、滑らかなブレーキが可能となり、自動車の乗り心地が向上する。なお、図9ではマイクロコントローラCUがブレーキペダル位置センサ63、車速センサ64の2つのセンサからセンサ値を入力しているが、制動方式に対応して、入力するセンサの数や種類を変えても良い。また、図9ではマイクロコントローラCUがセンサからセンサ値を直接入力しているが、他のマイクロコントローラやICを経由して入力しても良い。次に、図10を用いて、本発明の各実施形態による電流制御用半導体素子を用いたブラシレスモータ制御装置の構成及び動作について説明する。図10は、本発明の各実施形態による電流制御用半導体素子を用いたブラシレスモータ制御装置の構成を示すブロック図である。なお、図9において、図1と同一符号は同一部分を示している。ブラシレスモータ制御装置MCUは、図1に示したマイクロコントローラCUと電流制御用半導体素子1とから構成される。マイクロコントローラCUは、モータの目標回転数、およびトルクを実現するためのモータ71の3相コイルCu,Cv,Cwに対する3相電流指令値を演算し、その電流値指令値Iu,Iv,Iwを電流制御用半導体素子1a,...,1cに出力する。前述の各実施形態における説明の通り、電流制御用半導体素子1a,...,1cは電流検出精度を向上できるため、滑らかなモータ制御が可能となる。以上説明したように、本実施形態では、負荷の電流に電流パルスを重畳することによって、ADコンバータが出力する電圧デジタル値を変動させ、電圧デジタル値の変動を信号処理することより、ADコンバータが出力する電圧デジタル値と前記負荷の電流デジタル値の線形関係式におけるゲインを動的に取得している。そのため、任意のタイミングでゲインを補正できるため、補正の頻度を上げることにより、高精度な電流検出をできる。すなわち、ゲインa、およびオフセットbの変動を動的に補正することで、1チップのIC内で高精度な電流検出が可能となる。また、定電流源の電流値は、予め外部から高精度に測定した値を利用して補正を行うことから、補正精度を向上させることができる。"