"上下アームと、第1電位期間、第2電位期間を有する基準信号に従ってそれぞれ対応するアームを駆動させるゲート駆動回路とを有する電力変換装置であって、上下アームは、それぞれ複数のスイッチング素子が並列に接続されており、それぞれのゲート駆動回路は、前記第1電位期間の開始時に、前記複数のスイッチング素子のうち第1のスイッチング素子の導通を開始させ、前記第1電位期間中に導通を終了させるスイッチング用ゲート制御回路と、前記第1電位期間の開始に応じた前記第1のスイッチング素子の導通開始後、且つ導通終了前に、前記複数のスイッチング素子のうち第2のスイッチング素子の導通を開始させる導通用ゲート制御回路とを有し、前記第2のスイッチング素子よりも、前記第1のスイッチング素子の方が、寄生容量が小さいことを特徴とする電力変換装置。前記スイッチング用ゲート制御回路はさらに、前記第2電位期間の開始時に、前記第1のスイッチング素子の導通を開始させ、前記第2電位期間中に導通を終了させ、前記導通用ゲート制御回路はさらに、前記第2電位期間の開始に応じた前記第1スイッチング素子の導通開始後、且つ導通終了前に、前記第2のスイッチング素子の導通を終了させることを特徴とする請求項1に記載の電力変換装置。前記ゲート駆動回路はさらに、前記第2電位期間の開始時に、前記複数のスイッチング素子のうち第3のスイッチング素子の導通を開始させ、前記第2電位期間中に導通を終了させるターンオフ用ゲート制御回路を有し、前記導通用ゲート制御回路はさらに、前記第2電位期間の開始に応じた前記第3のスイッチング素子の導通開始後、且つ導通終了前に、前記第2のスイッチング素子の導通を終了させることを特徴とする請求項1に記載の電力変換装置。前記第1のスイッチング素子には、前記第2のスイッチング素子よりもスイッチング損失の少ないデバイスを用い、前記第2のスイッチング素子には、前記第1のスイッチング素子よりも導通損失の少ないデバイスを用いたことを特徴とする請求項1乃至3の何れかに記載の電力変換装置。前記第1のスイッチング素子にユニポーラ素子を用い、前記第2のスイッチング素子にバイポーラ素子を用いたことを特徴とする請求項4に記載の電力変換装置。前記ゲート駆動回路はさらに、前記複数のスイッチング素子の主端子間の電圧を検出する主電圧検出回路と、主電圧検出回路により検出された電圧と所定電圧とを比較することで、前記第1のスイッチング素子の導通が開始されているか否かを判定する主電圧判定回路とを備え、前記導通用ゲート制御回路は、前記主電圧判定回路により前記第1のスイッチング素子の導通が開始されていると判定された場合に、前記第2のスイッチング素子の導通を開始させることを特徴とする請求項1乃至3の何れかに記載の電力変換装置。前記ゲート駆動回路はさらに、主電圧検出回路により検出された電圧と第2の所定電圧とを比較することで、前記第2のスイッチング素子の導通が開始されているか否かを判定するスイッチング終了主電圧判定回路とを備え、前記スイッチング用ゲート制御回路は、前記スイッチング終了主電圧判定回路により前記第2のスイッチング素子の導通が開始されていると判定された場合に、前記第1のスイッチング素子の導通を終了させることを特徴とする請求項6に記載の電力変換装置。前記ゲート駆動回路はさらに、前記第1のスイッチング素子の主端子間に導通する電流を検出するスイッチング電流検出回路と、スイッチング電流検出回路による検出結果に基づいて、前記第1のスイッチング素子の導通が開始されているか否かを判定するスイッチング電流判定回路とを備え、前記導通用ゲート制御回路は、前記スイッチング電流判定回路により前記第1のスイッチング素子の導通が開始されていると判定された場合に、前記第2のスイッチング素子の導通を開始させることを特徴とする請求項1乃至3の何れかに記載の電力変換装置。前記第2のスイッチング素子の第2閾値電圧は、前記第1のスイッチング素子の第1閾値電圧よりも低いことを特徴とする請求項1乃至3の何れかに記載の電力変換装置。前記スイッチング用ゲート制御回路が出力するオン電圧とオフ電圧との電位差は、前記導通用ゲート制御回路が出力するオン電圧とオフ電圧との電位差よりも大きいことを特徴とする請求項1乃至3の何れかに記載の電力変換装置。前記ゲート駆動回路は、前記スイッチング用ゲート制御回路及び前記導通用ゲート制御回路を含めて、対応するアームを構成するスイッチング素子と同数のゲート制御回路を有し、それぞれの前記ゲート制御回路は、スイッチング素子と1対1に対応し、対応するスイッチング素子を、前記スイッチング用ゲート制御回路及び前記導通用ゲート制御回路の何れかと同様に制御することを特徴とする請求項1乃至3の何れかに記載の電力変換装置。それぞれのスイッチング素子の制御端子と、各スイッチング素子を制御するゲート制御回路との間には、ゲート抵抗が接続されており、前記第2のスイッチング素子の制御端子に接続されているゲート抵抗は、他のスイッチング素子の制御端子に接続されているゲート抵抗よりも、抵抗値が大きいことを特徴とする請求項1乃至3の何れかに記載の電力変換装置。前記第1のスイッチング素子の閾値電圧は、前記第3のスイッチング素子の閾値電圧よりも低いことを特徴とする請求項3に記載の電力変換装置。前記スイッチング用ゲート制御回路、前記導通用ゲート制御回路、及び前記ターンオフ用ゲート制御回路のそれぞれが出力するオン電圧とオフ電圧との電位差は、前記スイッチング用ゲート制御回路、前記導通用ゲート制御回路、及びターンオフ用ゲート制御回路の順に高電位であることを特徴とする請求項3に記載の電力変換装置。前記第1のスイッチング素子が金属-酸化物-半導体電界効果トランジスタであり、前記第2のスイッチング素子が絶縁ゲート型バイポーラトランジスタであり、前記ゲート駆動回路はさらに、アームの導通を要する期間に前記第1のスイッチング素子を導通させる低電流用ゲート制御回路を有し、絶縁ゲート型バイポーラトランジスタよりも金属-酸化物-半導体電界効果トランジスタの方が低電圧で所望の電流値が得られる電流域で電力変換装置を駆動させる場合、前記ゲート駆動回路は、前記低電流用ゲート制御回路を用いて対応するアームを駆動させ、金属-酸化物-半導体電界効果トランジスタよりも絶縁ゲート型バイポーラトランジスタの方が低電圧で所望の電流値が得られる電流域で電力変換装置を駆動させる場合、前記ゲート駆動回路は、前記スイッチング用ゲート制御回路、及び前記導通用ゲート制御回路を用いて対応するアームを駆動させることを特徴とする請求項1乃至3の何れかに記載の電力変換装置。前記第1のスイッチング素子に、ワイドバンドギャップ半導体を用いたことを特徴とする請求項1乃至3の何れかに記載の電力変換装置。前記第2のスイッチング素子よりも、前記第1のスイッチング素子のほうが、電流容量が小さいことを特徴とする請求項1乃至3の何れかに記載の電力変換装置。ところで、スイッチング素子を並列接続して用いる場合には、各素子の電気特性バラツキなどにより、特定の素子に電流が多く流れやすくなる。これにより、電流が多く流れる素子が大きく発熱し、その素子の寿命が短くなりやすい。特に、スイッチング動作時は、定常動作時と比べて、並列接続での問題が大きくなる。つまり、スイッチング動作時においては、電気特性オン抵抗、閾値電圧などバラツキに加えて、素子のジャンクション温度差,配線インダクタンス差、ゲート駆動回路特性バラツキなどにより、素子単体の電気特性バラツキ以上に問題が大きくなる。本発明はかかる問題に鑑み、複数のスイッチング素子を並列接続してアームを構成しつつ、素子の長寿命化を図ることが可能な電力変換装置を提供することを目的とする。上記目的を達成するために、本発明に係る電力変換装置は、上下アームと、第1電位期間、第2電位期間を有する基準信号に従ってそれぞれ対応するアームを駆動させるゲート駆動回路とを有する電力変換装置であって、上下アームは、それぞれ複数のスイッチング素子が並列に接続されており、それぞれのゲート駆動回路は、前記第1電位期間の開始時に、前記複数のスイッチング素子のうち第1のスイッチング素子の導通を開始させ、前記第1電位期間中に導通を終了させるスイッチング用ゲート制御回路と、前記第1電位期間の開始に応じた前記第1のスイッチング素子の導通開始後、且つ導通終了前に、前記複数のスイッチング素子のうち第2のスイッチング素子の導通を開始させる導通用ゲート制御回路とを有し、前記第2のスイッチング素子よりも、前記第1のスイッチング素子の方が、寄生容量が小さいことを特徴とする。本発明に係る電力変換装置は、課題を解決するための手段に記載の構成により、アームを構成する複数のスイッチング素子のうち第1のスイッチング素子において、スイッチング動作時のスイッチング損失が発生し、第2のスイッチング素子において、導通動作時の導通損失が発生する。従って、第1のスイッチング素子では、スイッチング損失による発熱があるが、導通損失による発熱が抑えられ、第2のスイッチング素子では、導通損失による発熱があるが、スイッチング損失による発熱が抑えられる。そのため、発熱によるスイッチング素子の短寿命化を抑制することができる。また、一般的な、スイッチング素子の特性として、導通損失とスイッチング損失は、トレードオフの関係にあり、導通損失を低減したスイッチング素子においては、スイッチング損失が比較的大きくなり、逆に、スイッチング損失を低減したスイッチング素子においては、導通損失が比較的大きくなる傾向にある。本発明に係る電力変換装置では、スイッチング損失と導通損失とが異なるスイッチング素子で発生するため、従来はトレードオフの関係であったスイッチング損失と導通損失とを、電力変換装置全体として個別に低減することが可能となる。すなわち電力変換装置全体として両方の損失を同時に低減することができ、高効率な電力変換装置を実現できる。以下、本発明に係る電力変換装置の実施の形態について、図を用いて説明する。第1の実施形態図1は、本発明に係る電力変換装置を用いた同期電動機駆動システムの全体構成を示す図である。本図に示す同期電動機駆動システムは、バッテリ1、本発明に係る電力変換装置であるインバータ装置2、モータ3、制御回路4から構成されている。バッテリ1は直流電源であり、直流電力をインバータ装置2へ供給する。インバータ装置2は、バッテリ1から供給される直流電力を直流交流変換し、モータ3に3相交流電力を供給する3相インバータである。モータ3は、インバータ装置2から供給される3相交流電力により回転駆動する。制御回路4は、モータ3が所望の動作をするようにインバータ装置2を制御する。以下、本実施形態に係るインバータ装置2の詳細について説明する。インバータ装置は、出力する交流電力の数と同数のレグを有し、本実施形態に係るインバータ装置2は、レグ25u、25v、25wで構成される。レグ25uは、バッテリ1の正負間に直列接続された上アーム正側に接続21uと下アーム負側に接続22uと、上アーム21uと下アーム22uにそれぞれ対応した上アーム側ゲート駆動回路上アーム駆動回路23uと下アーム側ゲート駆動回路下アーム駆動回路24uとで構成される。レグ25v、25wについても同様に、上アーム21v、21wと下アーム22v、22wと、上アーム側ゲート駆動回路上アーム駆動回路23v、23wと、下アーム側ゲート駆動回路下アーム駆動回路24v、24wとで構成される。図2は、U相の上アーム側ゲート駆動回路と下アーム側ゲート駆動回路との基本動作を示す動作波形図である。Is_uは、U相に通電したい電流波形として制御回路4に外部から入力される電流指令信号であり、モータ3のU相巻線に通電する電流波形と一致するものである。fcは、PWM動作を実施する上でのキャリア信号であり、制御回路4が内蔵するキャリア信号発生回路により生成される。制御回路4では、このキャリア信号fcと電流指令信号と比較することで、ゲート制御信号Gup_s、Gun_sを生成し、上アーム側ゲート駆動回路と下アーム側ゲート駆動回路とへとそれぞれゲート制御信号Gup_s、Gun_sを出力する。ここでは、3相のうちU相のみ説明したが、制御回路4では、V相、W相についても、それぞれゲート制御信号Gvp_s、Gvn_s、ゲート制御信号Gwp_s、Gwn_sが生成出力される。以下では、U相についてのみ説明するが、インバータ装置2は、V相、W相についても同様の構成を有する。図3は、図1における上アーム21uと、上アーム側ゲート駆動回路23uとの詳細を示す図である。上アーム側ゲート駆動回路23uは、スイッチング用ゲート制御回路230uと導通用ゲート制御回路231uで構成され、上アーム21uは、3ヶのスイッチング素子210u、211u、212uで構成される。ここでスイッチング素子210u、211u、212uは、いずれも金属‐酸化物‐半導体電界効果トランジスタMOSFETを用いて構成されている。スイッチング用ゲート駆動回路230uは、スイッチング素子210uの制御端子に接続され、導通用ゲート制御回路231uは、スイッチング素子211u、及び212uそれぞれの制御端子と接続されている。また、スイッチング素子210u、211u、212uにおいては、高電位側の主端子及び低電位側の主端子がそれぞれが接続されており、並列接続の形態である。制御回路4から出力されるゲート制御信号Gup_sが、スイッチング用ゲート制御回路230uと導通用ゲート制御回路231uとにそれぞれ入力され、ゲート制御信号Gup_sに基づいて、スイッチング用ゲート制御回路230uからは、スイッチング素子210uの制御端子へと、スイッチング用ゲート駆動信号Gup_swが出力される。また、導通用ゲート制御回路231uからは、スイッチング素子211u、212uのそれぞれの制御端子へと、導通用ゲート駆動信号Gup_onが出力される。以下、図4を用いて、スイッチング用ゲート制御回路230uが出力するスイッチング用ゲート駆動信号Gup_swと、導通用ゲート制御回路231uが出力する導通用ゲート駆動信号Gup_onとの詳細について説明する。制御回路4が出力するゲート制御信号Gup_sは、電位がHighレベルとなる第1電位期間と、電位がLowレベルとなる第2電位期間とを有し、スイッチング用ゲート制御回路230u及び導通用ゲート制御回路231uが動作するための基準信号となる。スイッチング用ゲート制御回路230uは、制御回路4から入力されたゲート制御信号Gup_sの立上りが検出された時刻t1に、スイッチング用ゲート駆動信号Gup_swを立ち上げる。その後、スイッチング用ゲート制御回路230uは、ゲート制御信号Gup_sが高電位である第1電位期間よりも短い時間で、即ち時刻t3においてスイッチング用ゲート駆動信号Gup_swを立ち下げる。さらに、スイッチング用ゲート制御回路230uは、ゲート制御信号Gup_sの立ち下がりが検出された時刻t4に、再びスイッチング用ゲート駆動信号Gup_swを立ち上げ、ゲート制御信号Gup_sが低電位である第2電位期間よりも短い時間で、即ち時刻t6においてスイッチング用ゲート駆動信号Gup_swを立ち下げる。以上の動作により、スイッチング用ゲート制御回路230uは、ゲート制御信号Gup_sの1周期の間に、スイッチング用ゲート駆動信号Gup_swとして、矩形波を2度出力することになる。一方、導通用ゲート制御回路231uは、ゲート制御信号Gup_sの1周期のうち、ゲート制御信号Gup_sの立ち上がりに伴ってスイッチング用ゲート駆動信号Gup_swが高電位となっているt1-t3期間内の時刻t2に、導通用ゲート駆動信号Gup_onを立ち上げる。その後、導通用ゲート制御回路231uは、ゲート制御信号Gup_sの立ち下がりに伴ってスイッチング用ゲート駆動信号Gup_swが高電位となっているt4-t6期間内の時刻t5に、導通用ゲート駆動信号Gup_onを立ち下げる。以上の動作の結果、上アーム21uでは、スイッチング用ゲート駆動信号Gup_sw、及び導通用ゲート駆動信号Gup_onの少なくとも一方が高電位となるt1-t6の期間に導通することになるが、上アーム21uにおけるスイッチング動作は、スイッチング素子210uで実施され、導通動作は、スイッチング素子211uとスイッチング素子212uとで実施されることになる。この結果、上アーム21uで発生する損失のうち、スイッチング損失は、スイッチング素子210uで発生し、導通損失は、スイッチング素子211uとスイッチング素子212uで発生する。以上、本実施形態に係るインバータ装置では、主にスイッチング動作を実施するスイッチング素子と、主に導通動作を実施するスイッチング素子とで、スイッチング損失と導通損失との発生を分離することができる。一般的な、スイッチング素子の特性として、スイッチング素子における電力損失である導通損失とスイッチング損失は、トレードオフの関係にあり、導通損失を低減したスイッチング素子においては、スイッチング損失が比較的大きくなり、逆に、スイッチング損失を低減したスイッチング素子においては、導通損失が比較的大きくなる傾向にある。本実施形態に係るインバータ装置では、スイッチング損失と導通損失とが異なるスイッチング素子で発生するため、従来はトレードオフの関係であったスイッチング損失と導通損失を、装置全体として個別に低減することが可能となる。すなわち装置全体として両方の損失を同時に低減することができ、高効率なインバータ装置を実現できる。尚、上アームを構成し、並列接続されるスイッチング素子210u、211u、及び212uは、最大定格電圧及び最大定格電流が、必ずしも同じである必要はない。例えば、主にスイッチング動作を実施するスイッチング素子210uは、主に導通動作を実施するスイッチング素子211u、及び212uに対して、最大定格電流が比較的小さいものでもよい。一般的に、最大定格電流の大きさは、スイッチング素子のチップ面積に依存するため、最大定格電流が小さいほど、導通損失は大きくなるが、スイッチング損失は小さくなる傾向にある。主にスイッチング動作を実施するスイッチング素子210uは、導通損失を考慮する必要はあまり無いため、スイッチング損失を低減する上では、最大定格電流は小さいほうがよい。但し、最大電流を通電でき、かつ短時間、発生損失を許容できる必要がある。ただし一般に、MOSFETを用いたスイッチング素子は、短時間であれば、定格電流の3~10倍程度の電流に耐えることができる。例えば、図5は、定格電流20AのMOSFETの電流-電圧特性を示す図であるが、60Aでも飽和領域での使用が可能であることが分かる。そこで、主にスイッチング動作を実施するスイッチング素子210uでは、スイッチング素子211u、及び212uに比べて最大定格電流が1/3倍程度の素子を使用することができる。主に導通動作を実施するスイッチング素子211u、及び212uは、主にスイッチング動作を実施するスイッチング素子210uに対して、最大定格電流が比較的大きいものが望ましい。スイッチング素子211u、及び212uは、スイッチング損失を考慮する必要はあまり無く、スイッチング素子の最大定格電流と導通損失及びスイッチング損失とに、上述の関係があるため、導通損失を低減する上では、最大定格電流は大きいほうが有利であるためである。但し、必要以上に大きいと、チップ面積が大きくなり、つまり、機器の大型化につながるため、上アームに通電される最大電流量の2~4倍程度が望ましい。尚、ここでは、最大定格電流と導通損失及びスイッチング損失との関係に着目して導通動作及びスイッチング動作に適したスイッチング素子を説明したが、最大定格電流は、素子自体の特性である電流容量だけではなく、パッケージ全体としての耐熱性により上限が規定されることもある。例えば、スイッチング素子210u、スイッチング素子211u、及び212uを1つの基盤上に併設してモールド樹脂で封止することで単一のモジュール構成とした場合には、パッケージ全体での耐熱性により最大定格電流が設定される。このようなパッケージ全体としての耐熱性により規定された最大定格電流は、導通損失及びスイッチング損失の大きさと本質的に相関しない。これに対して寄生容量は、スイッチング素子自体の特性で定まり、素子材料、構造が同じであれば、寄生容量と電流容量とは概ね相関し、チップ面積が大きいほど寄生容量も大きくなる。即ち、素子材料、構造が同じスイッチング素子では、寄生容量が大きいほど導通損失は小さく、スイッチング損失は大きくなる。従って、導通動作及びスイッチング動作に好適なスイッチング素子は、寄生容量を基準に選択することが可能である。具体的には、主に導通動作を実施するスイッチング素子211u、及び212uは、主にスイッチング動作を実施するスイッチング素子210uに対して、寄生容量が比較的大きいものが望ましい。加えて、スイッチング素子は寄生容量が小さいほど高速にスイッチング動作させることが可能である。このような理由からも、高速なスイッチング動作が求められるスイッチング素子210uとして、寄生容量が小さいものを選択するメリットがある。尚、スイッチング素子の寄生容量には、ソースーゲート間の入力容量、ソース-ドレイン間の出力容量、ドレイン-ゲート間の帰還容量があるが、一般にこれらは独立に容量が定まるものではなく、何れかが2倍の容量になれば、他の2つについても大凡2倍となる。従って、何れの寄生容量を基準としてスイッチング素子を選択しても構わない。尚、スイッチング素子の素子材料、構造が同じであれば、電流容量と寄生容量とは概ね相関するとしたが、スイッチング素子の素子材料、構造等が異なる場合はこの限りではない。例えば、炭化ケイ素SiCを用いたスイッチング素子とシリコンSiを用いたスイッチング素子とでは、同じ電流容量であっても、SiCデバイスの方がチップ面積が小さくなり、寄生容量も小さくなる。従って、主にスイッチング動作を実施するスイッチング素子210uには、寄生容量が小さく高速にスイッチング動作させることが可能なSiCデバイスを用いることで、スイッチング損失をより低減させることができる。さらに、SiCデバイスは、Siデバイスよりも高価ではあるが、耐熱性に優れる。スイッチング素子210u、スイッチング素子211u、及び212uを単一のパッケージに封入した構成とした場合、パッケージ全体としての温度は導通動作によるスイッチング素子211u、及び212uの発熱がベースとなり、スイッチング動作のタイミングでスイッチング素子210uの温度が局所的に更に高温になる。そこで単一のパッケージにスイッチング素子210u、スイッチング素子211u、及び212uを封入した構成では、スイッチング素子211u、及び212uに比較的安価なSiデバイスを用い、スイッチング動作時に一時的に温度が上昇するスイッチング素子210uに高耐熱性を有するSiCデバイスを用いることが好ましい。第1の実施形態変形例1ここまで、上アーム21uを複数の並列接続されたMOSFETで構成する例について説明してきたが、それに限らず、スイッチング素子は、絶縁ゲート型バイポーラトランジスタIGBTや接合型電界効果トランジスタJ-FETやバイポーラトランジスタ、さらには、それらを組み合わせた構成でもよい。図6は、第1の実施形態の第1変形例に係るインバータ装置のゲート制御回路とアームの詳細な構成を示す図である。本図に示す構成は、図3に示す構成と比較して、上アーム21uを31uに置き換えただけで、後は同じ構成及び動作である。上アーム31uは、スイッチング素子310u、311u、312uで構成され、全てIGBTである。スイッチング素子がIGBTの場合においても、第1の実施形態と同様に、スイッチング損失と導通損失とを個別に低減することが可能となり、すなわち両方を同時に低減することができ、高効率なインバータ装置を実現できる。ここで、上アームを構成するスイッチング素子を、MOSFETではなく、IGBTを用いた本変形例のメリットは、インバータ装置の損失比率がスイッチング損失よりも導通損失が十分に大きい時に現れる。一般に、MOSFETはIGBTと比較して、スイッチング損失が小さいが、逆に、導通損失は大きい傾向にある。そのため、インバータ装置の損失において、導通損失が主体的である場合は、本発明を適用するインバータ装置を構成するスイッチング素子は、IGBTであるほうが有利となる。尚、第1の実施形態において、全てのスイッチング素子をMOSFETで構成する場合、主にスイッチング動作を実施するスイッチング素子210uでは、スイッチング素子211u、及び212uに比べて最大定格電流が小さいものを使用することが好ましいとした。しかし、IGBTは、MOSFETに比較してスイッチング損失が大きく、かつ、破壊耐量が小さいため、主にスイッチング動作を実施するスイッチング素子をIGBTとし、電流容量を小さくすると、インバータ装置の信頼性が低下する一般的に、破壊耐量と電流容量は、トレードオフの関係にある。。そのため、IGBTを用いたインバータ装置では、主にスイッチング動作を実施するスイッチング素子であっても、主に導通動作を実施するスイッチング素子と同程度の電流容量の素子を用いることが好ましい。第1の実施形態変形例2次に、上アームを、異なるスイッチング素子により構成した変形例について説明する。図7は、第1の実施形態の第2変形例に係るインバータ装置のゲート制御回路とアームの詳細な構成を示す図である。本図に示す構成は、図3に示す構成と比較して、上アーム21uを41uに置き換えただけで、後は同じ構成及び動作である。上アーム41uは、スイッチング素子410u、411u、412uで構成され、スイッチング素子410uはユニポーラ素子であるMOSFETであり、スイッチング素子411uと412uはバイポーラ素子であるIGBTである。本変形例においても、第1の実施形態と同様に、スイッチング損失と導通損失とを個別に低減することが可能となり、すなわち両方を同時に低減することができ、高効率なインバータ装置を実現できる。一般に、ユニポーラ素子であるMOSFETは、バイポーラ素子であるIGBTに比べて導通抵抗、チップ面積が大きいため、導通損失が大きくなる。その一方で、MOSFETは、IGBTと比較して高速なスイッチング動作が可能であるため、スイッチング損失を抑えることが可能である。そのため、本変形例のように上アームを構成するスイッチング素子を、MOSFETとIGBTの両方を用いた場合のメリットは、スイッチング動作を実施するスイッチング素子をMOSFETとし、導通動作を実施するスイッチング素子をIGBTとすることで、両方のスイッチング素子の優れている動作を最大限に活かすことができ、さらなる損失低減効果が図れる。第1の実施形態変形例3続いて第1の実施形態の更なる変形例について説明する。図8は、第1の実施形態の第3変形例に係るインバータ装置のゲート制御回路とアームの詳細な構成を示す図である。本図に示す構成は、図3に示す構成と比較して、上アーム側ゲート駆動回路21uの導通用ゲート制御回路231uを、導通用ゲート制御回路231u_1と導通用ゲート制御回路231u_2とに置換したものである。上アーム側ゲート駆動回路23uは、スイッチング用ゲート制御回路230uと導通用ゲート制御回路231u_1と導通用ゲート制御回路231u_2とで構成され、上アーム21uは、3ヶのスイッチング素子210u、211u、212uで構成される。スイッチング用ゲート駆動回路230uは、スイッチング素子210uの制御端子に接続され、導通用ゲート制御回路231u_1と231_2は、それぞれスイッチング素子211uと212uとの制御端子に接続されている。また、スイッチング素子210u、211u、212uにおいては、高電位側の主端子及び低電位側の主端子それぞれが接続されており、並列接続の形態である。制御回路4から出力されるゲート制御信号Gup_sが、スイッチング用ゲート制御回路230uと導通用ゲート制御回路231u_1と231_2とにそれぞれ入力され、ゲート制御信号Gup_sに基づいて、スイッチング用ゲート制御回路230uからスイッチング素子210uの制御端子へと、ゲート駆動信号Gup_swが出力される。また、導通用ゲート制御回路231u_1と231_2とからスイッチング素子211u、212uのそれぞれの制御端子へと、ゲート駆動信号Gup_on1とGup_on2が出力される。以下、図9を用いて、スイッチング用ゲート制御回路230uが出力するスイッチング用ゲート駆動信号Gup_swと、導通用ゲート制御回路231u_1、231u_2が出力する導通用ゲート駆動信号Gup_on1、及びGup_on2との詳細について説明する。スイッチング用ゲート制御回路230uが出力するスイッチング用ゲート駆動信号Gup_swは、図4に示す例と同様である。また、導通用ゲート制御回路231u_1が出力する導通用ゲート駆動信号Gup_on1は、図4に示す導通用ゲート駆動信号Gup_onと同様である。本変形例において新たに追加されて導通用ゲート制御回路231u_2は、ゲート制御信号Gup_sの1周期のうち、ゲート制御信号Gup_sの立ち上がりに伴ってスイッチング用ゲート駆動信号Gup_swが高電位となっているt1-t3期間内の時刻t7に、導通用ゲート駆動信号Gup_on2を立ち上げる。その後、導通用ゲート制御回路231u_2は、ゲート制御信号Gup_sの立ち下がりに伴ってスイッチング用ゲート駆動信号Gup_swが高電位となっているt4-t6期間内の時刻t8に、導通用ゲート駆動信号Gup_on2を立ち下げる。ここで、導通用ゲート制御信号Gup_on1とGup_on2は、t1とt3の間であれば、いずれが先に立上ってもよく、同時であっても問題ない。また、立ち下がりについても、t4とt6の間であれば導通用ゲート制御信号Gup_on1とGup_on2の何れが先に立ち下がってもよく、あるいは同時であってもよい。本変形例の構成によれば、スイッチング動作を、スイッチング素子210uで実施し、導通動作を、スイッチング素子211uと212uで実施することができ、図3に示した構成と同様に、上アーム21uで発生する損失を、スイッチング損失と導通損失で分離することができる。さらに本変形例のように、主に導通動作を実施するスイッチング素子と同数の導通用ゲート制御回路を設け、それぞれのスイッチング素子を個別のゲート制御回路によって駆動することで、図3に示した構成に比べて、駆動にかかるゲート駆動信号の電流を小さくすることができ、上アーム側ゲート駆動回路21uで生じる駆動ロスを低減することができる。また、それぞれのスイッチング素子を個別のゲート制御回路によって駆動するため、スイッチング素子の特性バラつきにあわせて、各素子を制御でき、容易に、インバータ装置の大電流化及び高出力化を図ることができる。さらに、各々のスイッチング素子を素子の状態に応じて制御することも可能となるので、例えば、高温状態であるスイッチング素子の損失を抑制するように制御することも可能である。具体的には、高温状態であるスイッチング素子のゲート駆動電圧を低くすることでスイッチング素子の出力電流を抑制し、損失を抑制することができる。第1の実施形態変形例4続いて第1の実施形態の更に他の変形例について説明する。図10は、第1の実施形態の第4変形例に係るインバータ装置のゲート制御回路とアームの詳細な構成を示す図である。本図に示す構成は、図3に示す構成と比較して、スイッチング用ゲート制御回路230uとスイッチング素子210uとの制御端子が、スイッチング用ゲート抵抗1000を介して接続され、導通用ゲート制御回路231uとスイッチング素子211u及び212uとの制御端子が、導通用ゲート抵抗1001を介して接続されている点が相異する。ここで、スイッチング用ゲート抵抗1000は、導通用ゲート抵抗1001に対して、十分に小さい抵抗値とする。このようにすることで、スイッチング動作を実施するスイッチング素子210uの制御端子の電位を、速やかに、オン動作する電位にすることができるため、スイッチング損失を低減したスイッチング動作が実現できる。また、導通動作を実施するスイッチング素子211u及び212uの制御端子には、必要以上に過大な電界を印加させずにすむため、スイッチング素子211uと212uの信頼性を向上させることができる。また、ゲート駆動信号の電流を小さくすることができ、上アーム側ゲート駆動回路21uで生じる駆動ロスを低減することができる。さらに、本変形例によれば、高dv/dt時に発生する誤動作を抑制する効果が得られる。主にスイッチング動作を実施するスイッチング素子は、主に導通動作を実施するスイッチング素子と比較して、高速なスイッチング動作を実現するため、寄生容量が小さい。よって、外乱に弱く、誤動作を起こし易い。ここで、上アーム21uのターンオン動作によって下アーム22uで誤動作が発生するメカニズムついて、図11を用いて説明する。インバータ装置におけるスイッチング素子の動作としては、上アーム21uと下アーム22uとを短絡動作させないように、上アーム21u及び下アーム22uを共にオフしている微小な休止区間通常、デッドタイムといわれるを介して、上下アームを交互にスイッチング動作するのが一般的である。このような休止区間の後に上アーム21uがターンオン動作すると、下アーム22uのドレイン-ソース間にバッテリ1の直流電圧Vdcが印加される。この時、上アーム21uのスイッチング速度に応じて、下アーム22uの寄生容量200に急速に充電され、下アーム22uのゲート端子に接続されたゲート抵抗1002とアーム駆動回路24uとを介して、電流Igが流れる。このような電流Igが流れることにより、ゲート抵抗1002の値に応じた電位差がゲート抵抗1002の両端に発生する。ここで、下アーム22uのドレイン-ゲート間の寄生容量をCgdとし、ゲート抵抗1002をRgとすると、ゲート抵抗1002の両端に発生する電位差、つまり下アーム22uのゲート-ソース間の電位差Vgsは、下記の式で表せる。Vgs=Rg×Cgd×dVdc/dtすなわち、下アーム22uのスイッチング速度を決定するゲート抵抗1002の抵抗Rgか、下アーム22uの寄生容量Cgdか、上アーム21uのスイッチング時間dVdc/dtの値が、各々大きいほど、Vgsが大きくなり、下アーム22uの誤動作が生じやすくなる。下アーム22uの寄生容量Cgdは、下アーム22uの内部構造により決まっているため、自由に変化させることができない。また、上アーム21uのターンオン動作時のスイッチング時間dVdc/dtは、小さくすると上アーム21uのスイッチング速度を遅くすることになり、スイッチング損失の増大をもたらすため、これも変化させることは好ましくない。しかしながら、本変形例では、主にスイッチング動作を実施するスイッチング素子の制御端子に接続するゲート抵抗を小さくすることにより、高速スイッチング動作を実現し、且つ下アーム22uのゲート端子-アーム駆動回路24u間の合成抵抗を、小さくすることができる。そのため、高dv/dtが起因となって発生する誤動作を抑制することができる。第2の実施形態図12は、第2の実施形態に係るインバータ装置のゲート制御回路とアームの詳細な構成を示す図である。本図に示す構成は、図3に示す構成と比較して、上アーム側ゲート駆動回路23uを、上アーム側ゲート駆動回路33uに置換している。上アーム側ゲート駆動回路33uは、ターンオン用ゲート制御回路330uと導通用ゲート制御回路331uとターンオフ用ゲート制御回路332uとで構成され、上アーム21uは、3ヶのスイッチング素子210u、211u、212uで構成される。ターンオン用ゲート駆動回路330uは、スイッチング素子210uの制御端子に接続され、導通用ゲート制御回路331uは、スイッチング素子211uの制御端子と接続され、ターンオフ用ゲート駆動回路332uは、スイッチング素子212uの制御端子に接続されている。また、スイッチング素子210u、211u、212uにおいては、高電位側の主端子及び低電位側の主端子それぞれが接続されており、並列接続の形態である。制御回路4から出力されるゲート制御信号Gup_sが、ターンオン用ゲート制御回路330uと導通用ゲート制御回路331uとターンオフ用ゲート制御回路332uとにそれぞれ入力され、ゲート制御信号Gup_sに基づいて、ターンオン用ゲート制御回路330uからスイッチング素子210uの制御端子へと、ターンオン用ゲート駆動信号Gup_trが出力される。同様に、導通用ゲート制御回路331uからスイッチング素子211uの制御端子へと、導通用ゲート駆動信号Gup_onが出力され、ターンオフ用ゲート制御回路332uからスイッチング素子212uの制御端子へと、ターンオフ用ゲート駆動信号Gup_tfが出力される。以下、図13を用いて、ターンオン用ゲート制御回路330uが出力するターンオン用ゲート駆動信号Gup_trと、導通用ゲート制御回路331uが出力する導通用ゲート駆動信号Gup_onと、ターンオフ用ゲート制御回路332uが出力するターンオフ用ゲート駆動信号Gup_tfの詳細について説明する。ターンオン用ゲート制御回路330uは、制御回路4から入力されたゲート制御信号Gup_sの立上りが検出された時刻t1に、ターンオン用ゲート駆動信号Gup_trを立ち上げる。その後、ターンオン用ゲート制御回路330uは、ゲート制御信号Gup_sが高電位である第1電位期間よりも短い時間で、即ち時刻t3においてターンオン用ゲート駆動信号Gup_trを立ち下げる。ターンオフ用ゲート制御回路332uは、ゲート制御信号Gup_sの立ち下がりが検出された時刻t4に、ターンオフ用ゲート駆動信号Gup_tfを立ち上げ、ゲート制御信号Gup_sが低電位である第2電位期間よりも短い時間で、即ち時刻t6においてスイッチング用ゲート駆動信号Gup_tfを立ち下げる。導通用ゲート制御回路331uは、ターンオン用ゲート駆動信号Gup_trが高電位となっているt1-t3期間内の時刻t2に、導通用ゲート駆動信号Gup_onを立ち上げる。その後、導通用ゲート制御回路331uは、ターンオフ用ゲート駆動信号Gup_tfが高電位となっているt4-t6期間内の時刻t5に、導通用ゲート駆動信号Gup_onを立ち下げる。以上の動作により、ターンオン用ゲート制御回路330uと導通用ゲート制御回路331uとターンオフ用ゲート制御回路332uの各ゲート制御回路は、ゲート制御信号Gup_sの1周期の間に、それぞれゲート駆動信号として、矩形波を1度出力することになる。このように動作することで、スイッチングにおけるターンオン動作を、スイッチング素子210uで実施し、導通動作を、スイッチング素子211uで実施し、スイッチングにおけるターンオフ動作を、スイッチング素子212uで実施することができる。この結果、上アーム21uで発生する損失を、ターンオン損失と導通損失とターンオフ損失で分離することができる。ゆえに、従来まで、トレードオフの関係であったスイッチング損失ターンオン損失とターンオフ損失の和と導通損失を、個別に低減することが可能となり、すなわち両方を同時に低減することができ、高効率なインバータ装置が実現できる。なお、上アームを構成し、並列接続される複数のスイッチング素子間で、閾値電圧が必ずしも同じである必要はない。一般的に、閾値電圧は、オン抵抗導通損失の主要因となるスイッチング素子の特性と相関があり、閾値電圧が低いほうが、オン抵抗が小さくなる傾向にある。よって、動作に応じた、異なる閾値電圧を有するスイッチング素子により上アームを構成することで、さらに、高効率なインバータ装置が実現できる。具体的には、ターンオン動作を実施するスイッチング素子と導通動作を実施するスイッチング素子において、ターンオン動作を実施するスイッチング素子よりも導通動作を実施するスイッチング素子のほうが、閾値電圧を低くすることが望ましい。これによって、オン抵抗の小さいスイッチング素子で、導通動作を実施することになる。ターンオン動作を実施するスイッチング素子とターンオフ動作を実施するスイッチング素子においては、ターンオン動作を実施するスイッチング素子よりもターンオフ動作を実施するスイッチング素子のほうが、閾値電圧を高くすることが望ましい。このように構成することで、ターンオン動作を実施する場合には、比較的低い閾値電圧でスイッチング素子を動作するようになり、ターンオン動作を速くすることが可能となる。次に、ターンオフ動作を実施する場合には、比較的高い閾値電圧でスイッチング素子を動作するようになり、ターンオフ動作を速くすることが可能となる。よって、さらなるスイッチング損失低減が図れる。また、スイッチング素子の誤作動は、導通動作よりもスイッチング動作時に生じやすく、スイッチング素子のオン電圧とオフ電圧との電位差が小さいほど生じやすい。そこで、図3の構成において、スイッチング用ゲート制御回路230uが出力するオン電圧とオフ電圧との電位差は、導通用ゲート制御回路231uが出力するオン電圧とオフ電圧との電位差よりも大きくなるよう構成することが望ましい。このように構成することで、スイッチング動作時の誤作動の発生を抑制することができる。図12の構成では、ターンオン用ゲート制御回路330u、導通用ゲート制御回路331u、ターンオフ用ゲート制御回路332uの順に、オン電圧とオフ電圧との電位差が大きくなるよう構成することが好ましい。ターンオン用ゲート制御回路330uのオン/オフ電位差が大きいことで、スイッチング素子の誤作動が生じにくく、ターンオフ用ゲート制御回路332uのオン/オフ電位差が小さいことで、ターンオフ動作を速くすることが可能となる。第3の実施形態図14は、第3の実施形態に係るインバータ装置のゲート制御回路とアームの詳細な構成を示す図である。上アーム側ゲート駆動回路53uは、スイッチング用ゲート制御回路430uと導通用ゲート制御回路431uと、主電圧検出回路432uと第1の主電圧判定回路533uと第2の主電圧判定回路534uで構成され、上アーム21uは、3ヶのスイッチング素子210u、211u、212uで構成される。スイッチング用ゲート駆動回路430uは、スイッチング素子210uの制御端子に接続され、導通用ゲート制御回路431uは、スイッチング素子211u、212uそれぞれの制御端子と接続されている。また、スイッチング素子210u、211u、212uにおいては、高電位側の主端子及び低電位側の主端子それぞれが接続されており、並列接続の形態である。上アーム側ゲート駆動回路53uは、図3に示した上アーム側ゲート駆動回路23uの構成に加えて、主電圧検出回路432uと第1の主電圧判定回路533uと第2の主電圧判定回路534uが追加された構成である。ここでは、図3に示す構成と相異する主電圧検出回路432uと第1の主電圧判定回路533uと第2の主電圧判定回路534uの具体的な動作のみ説明する。主電圧検出回路432uは、上アーム21uの主端子間の電圧である主電圧を検出し、上アームの主電圧の値に応じた検出信号を、第1の主電圧判定回路533uと第2の主電圧判定回路534uへと出力する。第1の主電圧判定回路533uは、検出信号が入力された後、所定の電圧値Vt1と比較し、所定の電圧値Vt1より下回った場合に、導通用ゲート制御回路へと、第1の判定信号を出力する。ここで、所定の電圧値Vt1とは、図15に示すように、スイッチング用ゲート駆動信号Gup_swに従ってスイッチング素子210uで実施されるスイッチング動作の終了状態における電圧値である。具体的には、スイッチング動作を実施するスイッチング素子210uのオン電圧値となる。このようにすることで、スイッチング動作を実施するスイッチング素子210uが、スイッチング動作を終了したことを検出して、導通動作を実施するスイッチング素子211uと212uがオン状態となるため、スイッチング素子210uのスイッチング動作完了後から導通動作開始までの間隔を短くすることができる。そのため、スイッチング動作を実施するスイッチング素子210uに、余分な負荷をかけることなく速やかに、動作切換えが実施できる。また、第2の主電圧判定回路534uは、検出信号が入力された後、所定の電圧値Vt2と比較し、所定の電圧値Vt2より下回った場合に、スイッチング用ゲート制御回路へと、第2の判定信号を出力する。ここで、所定の電圧値Vt2とは、図15に示すように、スイッチング用ゲート駆動信号Gup_swに従ってスイッチング素子210uで実施されるスイッチング動作と、導通用ゲート駆動信号Gup_onに従ってスイッチング素子211u及び212uで実施される導通動作とが、両方ともに終了状態である場合の電圧値である。具体的には、スイッチング動作を実施するスイッチング素子と導通動作を実施するスイッチング素子が全てオン状態となるオン電圧値である。従って、第2の主電圧判定回路534uは、スイッチング動作を実施するスイッチング素子210uの導通を終了すべき電圧値となっているかを判定するスイッチング終了主電圧判定回路として機能する。このように構成することで、導通動作を実施するスイッチング素子211u及び212uが、導通動作を完了したことを検出して、スイッチング動作を実施するスイッチング素子210uがオフ状態となるため、スイッチング動作を実施するスイッチング素子210uに、余分な負荷をかけることなく速やかに、動作切換えが実施できる。第3の実施形態の変形例第3の実施形態では、スイッチング素子の主端子間電圧を利用して、ゲート制御をおこなったが、同様にスイッチング素子の主端子間に導通する主電流を利用することもできる。図16は、第3の実施形態の変形例に係るインバータ装置のゲート制御回路とアームの詳細な構成を示す図である。上アーム側ゲート駆動回路63uは、スイッチング用ゲート制御回路430uと導通用ゲート制御回路431uと、スイッチング電流検出回路SW電流検出回路630uとスイッチング電流判定回路SW電流判定回路631uで構成され、上アーム21uは、3ヶのスイッチング素子210u、211u、212uで構成される。スイッチング用ゲート駆動回路430uは、スイッチング素子210uの制御端子に接続され、導通用ゲート制御回路431uは、スイッチング素子211u、212uそれぞれの制御端子と接続されている。また、スイッチング素子210u、211u、212uにおいては、高電位側の主端子及び低電位側の主端子それぞれが接続されており、並列接続の形態である。上アーム側ゲート駆動回路63uは、上アーム側ゲート駆動回路23uの構成に加えて、スイッチング電流検出回路630uとスイッチング電流判定回路631uが追加された構成である。ここでは、スイッチング電流検出回路630uとスイッチング電流判定回路631uの具体的な動作のみ説明する。スイッチング電流検出回路630uは、スイッチング動作を実施するスイッチング素子21uの主電流を検出し、スイッチング素子210uの主電流の値に応じた検出信号を、スイッチング電流判定回路631uへと出力する。検出信号としては、例えば、電流量を電圧値に変換することで、容易に扱うことが可能となる。次に、スイッチング電流判定回路631uは、検出信号が入力された後、所定の電圧値と比較し、所定の電圧値より上回った場合に、導通用ゲート制御回路へと、判定信号を出力する。ここで、所定の電圧値は、スイッチング動作の終了状態における電圧値とする。具体的には、所定の電圧値は、上アームが通電しようとする電流量に依存する。以上ように構成することで、スイッチング動作を実施するスイッチング素子210uが、スイッチング動作を終了したことを検出して、導通動作を実施するスイッチング素子211uと212uがオン状態となるため、スイッチング動作を実施するスイッチング素子210uに、余分な負荷をかけることなく速やかに、動作切換えが実施できる。第4の実施形態図17は、第4の実施形態に係るインバータ装置のゲート制御回路とアームの詳細な構成を示す図である。上アーム側ゲート駆動回路73uは、第1のゲート制御回路730uと第2のゲート制御回路731uと第3のゲート制御回路732uと、温度検出回路733uと温度判定回路734uで構成され、上アーム21uは、3ヶのスイッチング素子210u、211u、212uで構成される。第1のゲート駆動回路730uは、スイッチング素子210uの制御端子に接続され、第2のゲート制御回路731uは、スイッチング素子211uの制御端子に接続され、第3のゲート制御回路732uは、スイッチング素子212uの制御端子に接続されている。また、スイッチング素子210u、211u、212uにおいては、高電位側の主端子及び低電位側の主端子それぞれが接続されており、並列接続の形態である。ここで、具体的な動作について説明する。温度検出回路733uは、スイッチング素子210u、211u、及び212uの温度具体的には、スイッチング素子を構成するチップのジャンクション温度を検出し、スイッチング素子210u、211u、及び212uのそれぞれの温度に応じた検出信号を、温度判定回路734uへと出力する。温度判定回路734uは、検出信号が入力された後、スイッチング素子210u、211u、212uそれぞれの温度の大小を比較し、最も低温状態にあるスイッチング素子の制御端子に接続されているゲート制御回路に、図3を用いて説明したスイッチング用ゲート制御回路230uと同様の動作を実施させ、その他のスイッチング素子の制御端子に接続されているゲート制御回路には、図3を用いて説明した導通用ゲート制御回路231uと同様の動作を実施させる。一般的に、スイッチング素子の信頼性指標であるアバランシェ耐量及び短絡耐量の値は、スイッチング素子が高温になればなるほど、著しく低下することが知られている。よって、上述したように、上アーム21uを構成するスイッチング素子210u、211u、及び212uのうち、最も低温状態にあるスイッチング素子に、スイッチング動作を実施させることで、上アーム21uとしてのアバランシェ耐量及び短絡耐量の値を、比較的高く維持することが可能となる。すなわち、高効率かつ、高信頼性のインバータ装置を提供できる。尚、並列接続したスイッチング素子が、同じ電気特性である場合は、スイッチング動作におけるスイッチング素子の温度上昇にほとんど差がないため、温度の大小を比較せずに、スイッチング動作を実施するスイッチング素子を順次、変更してもよい。以上のように構成することで、並列接続しているスイッチング素子の間で、スイッチング動作する回数を平均化することができ、特定のスイッチング素子にスイッチング動作負荷を集中させないようにすることができる。ゆえに、スイッチング素子の高寿命化を図ることができる。第5の実施形態図18は、第5の実施形態に係るインバータ装置を用いた同期電動機駆動システムの全体構成を示す図である。ここでは、スイッチング素子としてMOSFETを用いた例を説明する。本実施形態においてインバータ装置2は、出力する交流電力の数と同数のレグ25u、25v、25wで構成され、レグ25u、25v、25wは、バッテリ1の正負間に直列接続された上アーム正側に接続21u、21v、及び21wと、下アーム負側に接続22u、22v、及び22wと、各上アーム21u、21v、21w及び下アーム22u、22v、22wに接続されているコンデンサ101u、101v、101w、102u、102v、及び102wと、各上アーム21u、21v、21w及び下アーム22u、22v、22wに対応した上アーム側ゲート駆動回路上アーム駆動回路23u、23v、23wと、下アーム側ゲート駆動回路下アーム駆動回路24u、24v、24wとで構成される。また、コンデンサ101u、101v、101w、102u、102v、及び102wは、対応する上アーム21u、21v、21wと下アーム22u、22v、22wにそれぞれ並列接続されており、かつ、近接配置されている。図19は、上アーム21uを構成するスイッチング素子とコンデンサ101uとの配置関係を模式的に示す構成図である。上アーム21uとコンデンサ101uは、近接配置されているが、特に、上アーム21uを構成するスイッチング素子210u、211u、及び212uのうち、スイッチング動作を実施するスイッチング素子210uと、コンデンサ101uとが最も近接配置している。以上のように構成することで、コンデンサ101uと、スイッチング素子210u、211u、212uそれぞれの配線インダクタンスにおいて、コンデンサ101uと、スイッチング動作を実施するスイッチング素子210uとの配線インダクタンスを最も短くすることが可能となる。ゆえに、スイッチング素子210uが高速スイッチング動作をする場合に発生する、サージ電圧を抑制することができる。すなわち、高効率かつ、高信頼性のインバータ装置を提供できる。第6の実施形態図20は、第6の実施形態に係るインバータ装置のゲート制御回路とアームの詳細な構成を示す図である。本実施形態において、上アーム側ゲート駆動回路83uは、スイッチング用ゲート制御回路830uと導通用ゲート制御回路831uと低電流用ゲート制御回路832uと電流指令判定回路833uとで構成され、上アーム41uは、スイッチング素子410u、411u、412uで構成され、スイッチング素子410uはMOSFETであり、スイッチング素子411uと412uはIGBTである。スイッチング用ゲート制御回路830u及び導通用ゲート制御回路831uは、図3におけるスイッチング用ゲート制御回路230u及び導通用ゲート制御回路231uと同様の構成である。低電流用ゲート制御回路832uは、制御回路4から出力されるゲート制御信号Gup_sと同じ波形で、スイッチング素子410uの制御端子へと、低電流用ゲート駆動信号Gup_lowを出力する。電流指令判定回路833uは、制御回路4に入力される電流指令信号Is_uを監視し、IGBTよりもMOSFETの方が低電圧で所望の電流値が得られる電流域でインバータ装置を駆動させることが指令されている場合、低電流用ゲート制御回路832uに対してゲート駆動信号の出力を指示する。また、MOSFETよりもIGBTの方が低電圧で所望の電流値が得られる電流域でインバータ装置を駆動させることが指令されている場合には、スイッチング用ゲート制御回路830u及び導通用ゲート制御回路831uに対してゲート駆動信号の出力を指示する。一般に、IGBTとMOSFETとの飽和領域での電圧ー電流特性を比較すると、図21のような関係になる。図中の第1領域では、IGBTよりもMOSFETの方が低電圧で所望の電流値が得られるため、同じ電流値を導通する場合、MOSFETの方が低損失である。逆に図中の第2領域では、MOSFETよりもIGBTの方が低電圧で所望の電流値が得られるため、IGBTの方が低損失である。上述のような構成によれば、図21に示す第2領域でのインバータ動作は、第1の実施形態と同様に、スイッチング用ゲート制御回路830u及び導通用ゲート制御回路831uが出力するゲート駆動信号に従って、スイッチング損失と導通損失との発生を分離させることができる。その一方で、図21に示す第1領域では、低電流用ゲート制御回路832uから出力される低電流用ゲート駆動信号Gup_lowによって、低損失なMOSFETを用いたスイッチ素子のみで、インバータ動作が実施される。その他の変形例以上、本発明に係るインバータ装置について、実施形態に基づいて説明したが、本発明はこれらの実施形態に限られない。例えば、以下のような変形例が考えられる。1各実施形態では、3相インバータを例に本発明を説明したが、本発明は、アームが複数のスイッチング素子を並列して構成された電力変換装置であれば適用可能である。例えば、アームが複数のスイッチング素子を並列して構成されたDC/DCコンバータ装置にも本発明を適用可能である。図22は、図1に示す同期電動機駆動システムにDC/DCコンバータ8を追加した変形例を示す図である。DC/DCコンバータ8は、アーム81、アーム82、ゲート駆動回路83、ゲート駆動回路84、及びインダクタ85で構成される。ゲート駆動回路83とゲート駆動回路84とは、アーム81とアーム82とにそれぞれ対応している。図23は、図22におけるアーム81とゲート駆動回路83との詳細を示す図である。ゲート駆動回路83は、スイッチング用ゲート制御回路830と導通用ゲート制御回路831で構成され、アーム81は、3ヶのスイッチング素子810、811、812で構成される。スイッチング用ゲート駆動回路830は、スイッチング素子810の制御端子に接続され、導通用ゲート制御回路831は、スイッチング素子811、及び812それぞれの制御端子と接続されている。また、スイッチング素子810、811、812においては、高電位側の主端子及び低電位側の主端子がそれぞれが接続されており、並列接続の形態である。アーム82とゲート駆動回路84についても、図23に示す構成と同様の構成を有する。このような構成のDC/DCコンバータ8において、スイッチング用ゲート制御回路830が図4に示す例と同様のスイッチング用ゲート駆動信号を出力し、導通用ゲート制御回路831が図4に示す例と同様の導通用ゲート駆動信号を出力することで、DC/DCコンバータ装置8でも、各実施形態で説明したインバータ装置2と同様に、スイッチング動作を実施するスイッチング素子と、導通動作を実施するスイッチング素子とで、スイッチング損失と導通損失との発生を分離することができる。2アームを構成するスイッチング素子の全部、若しくは一部に、SiC炭化珪素デバイスやGaN窒化ガリウムデバイス等のワイドバンドギャップ半導体を用いてもよい。SiCデバイス若しくはGaNデバイスは、Siデバイスと比較して、高破壊耐量特性を有するため、チップサイズを小さくでき、インバータ装置の低コスト化や小型化、さらには信頼性の向上が図れる。但し、これらのデバイスは、Siデバイスに比較して低損失であるが高価である。そこで、アームを構成する全てのスイッチング素子に、SiCデバイス若しくはGaNデバイスを用いるのではなく、低損失化に寄与するスイッチング素子のみにSiCデバイス若しくはGaNデバイスを用いるとしてもよい。例えば、スイッチング損失と導通損失とのうちスイッチング損失の影響が大きいシステムでは、図3に示す主にスイッチング動作を実施するスイッチング素子210uをSiCデバイスやGaNデバイスに置換し、導通損失の影響が大きいシステムでは、図3に示す主に導通動作を実施するスイッチング素子211u、及び212uをSiCデバイスやGaNデバイスに置換するとよい。これにより、高コスト化を抑えつつ、さらなる低損失を図ることができる。3各実施形態及び変形例をそれぞれ組み合わせるとしてもよい。"