"複数画素から構成される画素グループ単位の輝度評価を実行する輝度評価部と、前記輝度評価部の評価結果に応じて、前記画素グループ単位の露光制御値を算出する露光制御値算出部と、前記露光制御値算出部の算出した画素グループ単位の露光制御値に応じた制御信号を画素グループ各々の構成画素に出力して画素グループ単位の露光制御を実行する撮像素子を有する撮像装置。前記撮像素子は、前記制御信号として、前記画素グループ内の複数画素に対して、同一パターンからなる露光制御信号を時系列に順次、出力する処理を行い、1つの画素グループに属する複数画素の露光時間を同一とした露光制御を行う請求項1に記載の撮像装置。前記撮像素子は、前記制御信号として、行ロー:Row単位の制御信号と、列カラム:Column単位の制御信号を組み合わせて、制御対象の画素を特定した制御処理を実行する請求項1に記載の撮像装置。前記撮像素子は、露光処理の開始タイミングを示す露光開始制御信号と、読み出し処理の開始タイミングを示す読み出し開始制御信号を画素グループ単位に設定して、画素グループ単位の露光制御を実行する請求項1に記載の撮像装置。前記撮像素子は、行Row方向に設定された画素グループに対する露光制御信号を出力する複数のRowラインセレクタと、前記複数のRowラインセレクタに対する制御信号出力タイミングを指示する制御信号を出力するRowグループセレクタとの階層構成を有する請求項1に記載の撮像装置。前記Rowラインセレクタは、前記Rowグループセレクタからの制御信号出力タイミングを指示する制御信号に応じて、制御対象とする画素グループ単位で制御信号を出力する請求項5に記載の撮像装置。前記Rowラインセレクタは、各画素の露光処理を実行させる露光パターン信号を出力するシャッター制御信号生成部と、各画素の読み出し処理を実行させる読み出しパターン信号を出力する読み出し制御信号生成部を有し、前記Rowグループセレクタからの制御信号出力タイミングを指示する制御信号の種類に応じて、前記シャッター制御信号生成部または前記読み出し制御信号生成部の生成する制御信号の選択的な出力処理を実行する請求項5に記載の撮像装置。前記撮像素子は、撮像素子の1行Rowの画素信号に対して並列にAD変換を実行するカラムColumnADCを有し、さらに、画素グループ単位の制御信号を生成するカラムColumnグループセレクタと、画素グループ単位の制御信号を受けて画素グループ内の制御信号を生成する複数のカラムColumnラインセレクタとの階層構造を有する、カラムColumnセレクタを有する請求項1に記載の撮像装置。前記画素グループは、隣接画素集合からなる画素グループである請求項1に記載の撮像装置。前記画素グループは、複数の離間領域にある画素集合からなる画素グループである請求項1に記載の撮像装置。撮像面の複数の画素を分割した画素グループ単位で設定された露光制御値に応じた制御信号を画素グループ各々の構成画素に出力して画素グループ単位の露光制御を実行する撮像素子。前記制御信号として、前記画素グループ内の複数画素に対して、同一パターンからなる露光制御信号を時系列に順次、出力する処理を行い、1つの画素グループに属する複数画素の露光時間を同一とした露光制御を行う請求項11に記載の撮像素子。前記制御信号として、行ロー:Row単位の制御信号と、列カラム:Column単位の制御信号を組み合わせて、制御対象の画素を特定した制御処理を実行する請求項11に記載の撮像素子。露光処理の開始タイミングを示す露光開始制御信号と、読み出し処理の開始タイミングを示す読み出し開始制御信号を画素グループ単位に設定して、画素グループ単位の露光制御を実行する請求項11に記載の撮像素子。撮像装置において実行する撮像制御方法であり、輝度評価部が、複数画素から構成される画素グループ単位の輝度評価を実行する輝度評価ステップと、露光制御値算出部が、前記輝度評価ステップにおける評価結果に応じて、前記画素グループ単位の露光制御値を算出する露光制御値算出ステップと、撮像素子が、前記露光制御値算出ステップにおいて算出した画素グループ単位の露光制御値に応じた制御信号を画素グループ各々の構成画素に出力して画素グループ単位の露光制御を実行する撮像ステップを有する撮像制御方法。撮像装置において撮像制御処理を実行させるプログラムであり、輝度評価部に、複数画素から構成される画素グループ単位の輝度評価を実行させる輝度評価ステップと、露光制御値算出部に、前記輝度評価ステップにおける評価結果に応じて、前記画素グループ単位の露光制御値を算出させる露光制御値算出ステップと、撮像素子に、前記露光制御値算出ステップにおいて算出した画素グループ単位の露光制御値に応じた制御信号を画素グループ各々の構成画素に出力して画素グループ単位の露光制御を実行させる撮像ステップを実行させるプログラム。前述の従来技術には、以下に説明するように、配線の困難さという共通の問題がある。画素毎に異なる露光制御をおこなうには、露光制御に関する情報を画素毎に別々に伝達する必要があり、信号伝達のための配線数が増加することになる。このような画素対応の配線を付加する構成は、画素数の少ない旧来の撮像素子では可能であるが、画素数が飛躍的に増加している昨今の撮像素子では対応することが極めて困難であるというのが現状である。例えば、前述の特許文献1に開示された技術においては、画素毎の電荷蓄積を制御するために、通常の撮像素子イメージセンサにはない特別な制御信号線を複数追加する必要があった。特に前述の行Row方向および列Column方向のプログラムPrg信号線を用いた構成において、1つのサブ露光期間内という極めて短い時間内に全画素に対して次のサブ露光期間における制御信号を伝達するという信号伝達の高速性が要求される。また、特許文献1の技術によれば露光制御を多段階とすることは原理的に可能であるが、そのためには、露光制御を符号化したセンサの画素数と同じビットマップを行Row方向および列Column方向のプログラムPrg信号について時系列に符号化した信号をフレーム毎にセンサ内で生成するか、同時系列をフレーム毎にセンサ外から供給するといった構成が必要となる。このような信号生成あるい供給を短時間で実行することは、高画素数のセンサではほぼ不可能である。また、非特許文献1に開示された技術においては、画素毎の飽和判定およびリセット制御を各列Colum並列におこなうことによる配線軽減構成を開示している。しかし、画素数が増加すれば、複数列を並列に制御しても制御が間に合わなくなることが予想される。また、特許文献2に開示された構成は、特許文献1の技術より自由度が低い分、よりシンプルな画素制御構造で画素毎の露光制御を実現できるようになっている。そのため、撮像面全体で各画素が2段階長/短時間露光の2段階のどちらかという制御は比較的簡単にできる。しかしながら特許文献2の技術でも多段階の制御をおこなおうとすると前述の特許文献1の技術と同様に、全画素の露光時間情報をRowおよびColumn方向のリセットおよび転送信号時系列に符号化した信号がタイミングジェネレータから供給される必要がある。そのデータ量はフレームあたり全画素数x2であり、かつ信号読み出しよりも露光制御のほうがより並列性の必要性が大きいことを考慮すれば、このような信号をセンサへ供給することは極めて困難であると考えられる。以上に説明したように、撮像素子イメージセンサのダイナミックレンジ向上のために画素毎に異なる露光制御をする従来の技術は、その制御信号を各画素へ確実に伝達する配線や制御構成の難しさから、昨今の高画素数の撮像素子イメージセンサに適用するには適さないと考えられる。本発明は、このような状況に鑑みてなされたものであり、昨今の高画素数の撮像素子にも適用可能な領域単位の露光制御を実現する撮像装置、撮像素子、および撮像制御方法、並びにプログラムを提供することを目的とする。本発明の第1の側面は、複数画素から構成される画素グループ単位の輝度評価を実行する輝度評価部と、前記輝度評価部の評価結果に応じて、前記画素グループ単位の露光制御値を算出する露光制御値算出部と、前記露光制御値算出部の算出した画素グループ単位の露光制御値に応じた制御信号を画素グループ各々の構成画素に出力して画素グループ単位の露光制御を実行する撮像素子を有する撮像装置にある。さらに、本発明の撮像装置の一実施態様において、前記撮像素子は、前記制御信号として、前記画素グループ内の複数画素に対して、同一パターンからなる露光制御信号を時系列に順次、出力する処理を行い、1つの画素グループに属する複数画素の露光時間を同一とした露光制御を行う。さらに、本発明の撮像装置の一実施態様において、前記撮像素子は、前記制御信号として、行ロー:Row単位の制御信号と、列カラム:Column単位の制御信号を組み合わせて、制御対象の画素を特定した制御処理を実行する。さらに、本発明の撮像装置の一実施態様において、前記撮像素子は、露光処理の開始タイミングを示す露光開始制御信号と、読み出し処理の開始タイミングを示す読み出し開始制御信号を画素グループ単位に設定して、画素グループ単位の露光制御を実行する。さらに、本発明の撮像装置の一実施態様において、前記撮像素子は、行Row方向に設定された画素グループに対する露光制御信号を出力する複数のRowラインセレクタと、前記複数のRowラインセレクタに対する制御信号出力タイミングを指示する制御信号を出力するRowグループセレクタとの階層構成を有する。さらに、本発明の撮像装置の一実施態様において、前記Rowラインセレクタは、前記Rowグループセレクタからの制御信号出力タイミングを指示する制御信号に応じて、制御対象とする画素グループ単位で制御信号を出力する。さらに、本発明の撮像装置の一実施態様において、前記Rowラインセレクタは、各画素の露光処理を実行させる露光パターン信号を出力するシャッター制御信号生成部と、各画素の読み出し処理を実行させる読み出しパターン信号を出力する読み出し制御信号生成部を有し、前記Rowグループセレクタからの制御信号出力タイミングを指示する制御信号の種類に応じて、前記シャッター制御信号生成部または前記読み出し制御信号生成部の生成する制御信号の選択的な出力処理を実行する。さらに、本発明の撮像装置の一実施態様において、前記撮像素子は、撮像素子の1行Rowの画素信号に対して並列にAD変換を実行するカラムColumnADCを有し、さらに、画素グループ単位の制御信号を生成するカラムColumnグループセレクタと、画素グループ単位の制御信号を受けて画素グループ内の制御信号を生成する複数のカラムColumnラインセレクタとの階層構造を有する、カラムColumnセレクタを有する。さらに、本発明の撮像装置の一実施態様において、前記画素グループは、隣接画素集合からなる画素グループである。さらに、本発明の撮像装置の一実施態様において、前記画素グループは、複数の離間領域にある画素集合からなる画素グループである。さらに、本発明の第2の側面は、撮像面の複数の画素を分割した画素グループ単位で設定された露光制御値に応じた制御信号を画素グループ各々の構成画素に出力して画素グループ単位の露光制御を実行する撮像素子にある。さらに、本発明の撮像素子の一実施態様において、前記制御信号として、前記画素グループ内の複数画素に対して、同一パターンからなる露光制御信号を時系列に順次、出力する処理を行い、1つの画素グループに属する複数画素の露光時間を同一とした露光制御を行う。さらに、本発明の撮像素子の一実施態様において、前記制御信号として、行ロー:Row単位の制御信号と、列カラム:Column単位の制御信号を組み合わせて、制御対象の画素を特定した制御処理を実行する。さらに、本発明の撮像素子の一実施態様において、露光処理の開始タイミングを示す露光開始制御信号と、読み出し処理の開始タイミングを示す読み出し開始制御信号を画素グループ単位に設定して、画素グループ単位の露光制御を実行する。さらに、本発明の第3の側面は、撮像装置において実行する撮像制御方法であり、輝度評価部が、複数画素から構成される画素グループ単位の輝度評価を実行する輝度評価ステップと、露光制御値算出部が、前記輝度評価ステップにおける評価結果に応じて、前記画素グループ単位の露光制御値を算出する露光制御値算出ステップと、撮像素子が、前記露光制御値算出ステップにおいて算出した画素グループ単位の露光制御値に応じた制御信号を画素グループ各々の構成画素に出力して画素グループ単位の露光制御を実行する撮像ステップを有する撮像制御方法にある。さらに、本発明の第4の側面は、撮像装置において撮像制御処理を実行させるプログラムであり、輝度評価部に、複数画素から構成される画素グループ単位の輝度評価を実行させる輝度評価ステップと、露光制御値算出部に、前記輝度評価ステップにおける評価結果に応じて、前記画素グループ単位の露光制御値を算出させる露光制御値算出ステップと、撮像素子に、前記露光制御値算出ステップにおいて算出した画素グループ単位の露光制御値に応じた制御信号を画素グループ各々の構成画素に出力して画素グループ単位の露光制御を実行させる撮像ステップを実行させるプログラムにある。なお、本発明のプログラムは、例えば、様々なプログラムコードを実行可能な画像処理装置やコンピュータシステムに対して、コンピュータ可読な形式で提供する記憶媒体、通信媒体によって提供可能なプログラムである。このようなプログラムをコンピュータ可読な形式で提供することにより、情報処理装置やコンピュータシステム上でプログラムに応じた処理が実現される。本発明のさらに他の目的、特徴や利点は、後述する本発明の実施例や添付する図面に基づくより詳細な説明によって明らかになるであろう。なお、本明細書においてシステムとは、複数の装置の論理的集合構成であり、各構成の装置が同一筐体内にあるものには限らない。本発明の一実施例の構成によれば、撮像素子の撮像面の複数の画素を分割した画素グループ単位で異なる露光制御を実行する構成が実現される。複数画素から構成される画素グループ単位の輝度評価を実行し、評価結果に応じて、画素グループ単位の露光制御値を算出する。撮像素子は、算出された画素グループ単位の露光制御値に応じた制御信号を画素グループ各々の構成画素に出力して画素グループ単位の露光制御を実行する。制御信号として、例えば画素グループ内の複数画素に対して同一パターンからなる露光制御信号を時系列に順次、出力し、1つの画素グループに属する複数画素の露光時間を同一としたグループ単位の露光制御を実現する。以下、図面を参照しながら本発明の撮像装置、撮像素子、および撮像制御方法、並びにプログラムの詳細について説明する。説明は以下の項目に従って行う。1.撮像装置の構成例について2.露光評価および露光制御値算出処理について3.撮像素子イメージセンサの構成および露光制御機構について4.露光制御動作例その1:通常の均一シャッター動作5.露光制御動作例その2:画素グループ毎に異なるシャッター動作6.第2の実施例:カラムADCとの共存7.第3の実施例:画素グループの設定構成と画素グループ位置のオーバーラップ構成について8.本発明の構成と効果のまとめ[1.撮像装置の構成例について]以下、本発明の実施例について説明する。以下、本発明の一実施例としてデジタルビデオカメラの例について説明する。はじめにカメラの構成と動作について説明し、その後、撮像素子イメージセンサデバイスの構成例と撮像素子を用いた露光制御の詳細について説明する。まず、図1を参照して撮像装置デジタルビデオカメラの構成について説明する。図1に示すように、撮像装置は、レンズ101、絞り102、撮像素子イメージセンサ103、DSPブロック104、LCDドライバ105、LCD106、CODEC107、メモリ108、CPU109、入力デバイス110から構成される。ここで、入力デバイス110はカメラ本体にあるシャッタボタンなどの操作ボタン類によって構成される。また、DSPブロック104は信号処理用プロセッサと、撮像素子103から出力される撮影画像を一時的に格納する画像用RAMを持つブロックである。DSPブロック104においては、信号処理用プロセッサが画像用RAMに格納された画像データに対してあらかじめプログラムされた画像処理をおこなう。以下DSPブロックを単にDSPと呼ぶ。光学系を通過して撮像素子イメージセンサ103に到達した入射光は、撮像素子イメージセンサ103において画像データに変換され、DSP104中の画像メモリに一時格納される。撮像中の状態においては、撮像素子イメージセンサ103が一定のフレームレートで画像データを出力するように制御される。DSP104へ一定のレートで画像データが送られ、そこで適切な画像処理がおこなわれた後、画像データはLCDドライバ105もしくはCODEC107あるいはその両方に送られる。LCDドライバ105はDSP104から送られる画像データをアナログ信号に変換し、それをLCD106に出力し表示させる。このLCD106は本実施例においてカメラのファインダの役割を担っている。また、CODEC107はDSP104から送られる画像データの符号化をおこない、符号化された画像データはメモリ108に記録される。ここで、メモリ108は例えば半導体、磁気記録媒体、光磁気記録媒体、光記録媒体などを用いた記録装置などである。なお、CPU109、DSP140では、例えばメモリ108に予め記録されたプログラムに従って様々な処理を実行可能であり、以下に説明する処理もプログラムに従って実行可能な処理である。[2.露光評価および露光制御値算出処理について]撮像素子イメージセンサ103は、撮像素子に設けられた画素の領域毎に異なる露光、すなわち領域単位で異なる露光時間を設定して1つの画像を撮影することができる。例えば、撮影する1つのシーン内で暗い被写体が存在する領域は明るい露光、すなわち長時間露光領域とし、一方、明るい被写体が存在する領域では暗い露光、すなわち短時間露光領域として撮影し1つの画像データを出力する。このように各領域単位で、被写体の明るさに応じた最適露光で撮影を実行することでノイズや飽和の少ない画像データを生成することができる。以下、撮像素子イメージセンサの領域単位での異なる露光制御をおこなうための具体的な構成と処理について説明する。図2は本実施例の露光評価および露光制御値算出のための処理構成を説明するブロック図である。なお、図2において、ブロック平均輝度114、露光制御値116、露光制御値117等、平行な水平2本線で示す図形はデータあるいはデータを格納するメモリを表す。また、イメージセンサ103等の矩形で示された図形は、処理の実行部または処理を表す。なお、図2に示す構成によっておこなわれる露光評価処理および露光制御値算出処理は、図1に示すDSP104において実行される処理であり、図2に示す構成は、DSP104内に設定される構成である。撮像素子イメージセンサ103から出力された画像データは領域毎に異なる露光で撮影される。従って、図1に示す撮像素子イメージセンサ103から出力される画像データそのままでは領域毎に異なる露光時間の設定に基づく信号出力がなされた状態であるので、各露光時間の違いを補償して最終的な出力値を設定する必要がある。なお、撮像素子イメージセンサ103から出力される画像データが撮影された時点における露光制御値は露光制御値117として、DSP104内のメモリに格納される。撮像素子イメージセンサ103から出力される画像データは、メモリに格納された露光制御値117に基づき、露光補償乗算器111によって画素毎に最終的な画素値としての出力値を算出する補償処理を実行する。その後、画像データは信号処理部112に送られ、信号処理部112において、ホワイトバランス調整、デモザイク、リニアマトリクス、ガンマ補正、アパーチャ補正などのカメラ信号処理が施されて、カメラ撮影画像として出力できるデータとなる。一方で、撮像素子イメージセンサ103から出力される画像データはブロック輝度評価部113にも入力される。ブロック輝度評価部113は、画像を矩形状に分割したブロック領域毎に輝度平均値を評価する。評価されたブロック毎の輝度平均値はブロック平均輝度114としてメモリに格納される。なお、以下の実施例では、露光制御単位として規定するブロック画素グループを矩形領域とした例を説明するが、ブロックは矩形領域に限定されるものではない。露光制御値算出部115は、ブロック平均輝度114に基づいて撮像素子イメージセンサ103へ入力する露光制御値を算出する。露光制御値は、各ブロックの平均輝度とあらかじめ設定されているターゲット輝度値によって算出される。ターゲット輝度値は、露光制御によって期待する撮像素子イメージセンサ103からの出力輝度値であり、通常は白レベルの18~20程度の輝度レベルに設定される。このように、撮像素子イメージセンサ103は、撮像面を矩形で区切った領域であるブロック毎に露光制御を行う。露光制御値算出部115は、そのブロック領域に逐一対応するように露光制御値を算出し、算出した露光制御値を露光制御値116としてメモリに格納する。撮像素子イメージセンサ103は、メモリに格納されたブロック対応の露光制御値116に基づいて次のフレームの画像データを撮影する。なお、図2に示すもう1つの露光制御値117は、露光制御値116のコピーデータであり、次に撮像素子イメージセンサ103から出力される画像データに対して露光補償をおこなうための情報として利用される。露光制御値算出部115が、ブロック毎に露光制御値を算出する具体的な方法について説明する。撮像素子イメージセンサ103の各構成画素からの出力輝度値をIとする。出力輝度値:Iは、入射光量:L、絞り口径の2乗:A2、シャッター時間:T、および、センサ感度:S、これらに比例する。従って、撮像素子イメージセンサ103の各構成画素からの出力輝度値Iは、以下の算出式式1によって算出できる。I=kLA2TS式1上記式1において、kは比例係数である。上記式から明らかなように、入射光量L、絞りAと感度Sが一定である場合は、出力輝度値Iはシャッター時間Tに比例する。なお、シャッター時間とは露光時間に相当する。従って、所定のターゲット輝度値Itを得るためのシャッター時間Ttは、現在の出力輝度値Iとシャッター時間Tを用いて、以下の式2に従って算出することができる。Tt=TIt/I式2上記式1、式2は、撮像素子イメージセンサ103の各構成画素の画素単位の出力輝度値:Iと、所定のターゲット輝度値Itを得るためのシャッター時間Ttの算出式であるが、本発明の構成では、複数の画素から構成されるブロック画素グループ単位で処理を行う。すなわち、現在のブロック画素グループ平均輝度をI、各ブロック画素グループの現在のシャッター時間をT、このようなブロック画素グループ単位での算出構成とすることによって、ブロック画素グループ毎に、上記式2によってTt所定のターゲット輝度値Itを得るためのシャッター時間Ttを算出し、それをブロック画素グループ毎の露光時間、すなわち露光制御値として利用する。このように本発明の構成では、画素単位の輝度に基づく画素単位の露光制御ではなく、複数画素からなるブロック画素グループ単位の平均輝度に基づいてブロック単位の露光制御を実行する。[3.撮像素子イメージセンサの構成および露光制御機構について]次に、撮像素子イメージセンサ103の構成と内部の露光制御機構について説明する。図3は本実施例の撮像素子イメージセンサの構成を説明する図である。図中の小さな正方形の各々が、撮像面に2次元格子状に配置された画素を表す。すなわち光電変換素子を持つ画素を表す。各画素は、水平方向に延びる3種類の制御線を介して制御信号RSr,TRr,SLrを入力し、さらに垂直方向に延びる1種類の制御線を介して制御信号RSTRcを入力する。また、垂直方向に延びる信号線を介して画素信号SIGc、すなわち各画素が入射光に応じて蓄積した電荷を出力するようになっている。水平方向の3種類の制御信号RSr,TRr,SLrを伝送する制御線は全てRowセレクタ行セレクタ119に接続し、Rowセレクタ119から制御信号が各画素に向けて伝達される。また垂直方向の制御線は全てColumnセレクタ列セレクタ120に接続し、Columnセレクタ120から制御信号が各画素に向けて伝達される。Rowセレクタ119およびColumnセレクタ120は、タイミングジェネレータTG118に接続し、タイミングジェネレータTG118は撮像素子イメージセンサ103に対して外部からの露光制御信号の入力を受け付けるようになっている。ここで外部から入力する露光制御信号とは、図2を参照して説明した露光制御値116、すなわち、ブロック単位の露光制御値である。タイミングジェネレータTG118は、ブロック単位の露光制御値をブロック単位のシャッター制御のタイミング情報に変換し、それをRowセレクタ119およびColumnセレクタ120に伝達する。Rowセレクタ119およびColumnセレクタ120はそれを受けてRow毎およびColumn毎の制御信号を発生させて、制御信号RSr,TRr,SLrおよびRSTRcを各画素に伝達する。各画素から出力される出力画素信号SIGcはColumn単位で選択するためのスイッチを通過するようになっている。スイッチはColumnセレクタ120によるColumn選択信号SLcによって開閉する。Column選択信号SLcによって選択されたColumnの各画素からの画素信号SIGcは、CDSCorrelatedDoubleSampling回路121に入力され、そこでリセットノイズが抑制され、次にADCAnalog-DigitalConverter回路に入力し、そこでアナログ信号からデジタル信号へと変換された後、画像出力として撮像素子イメージセンサから出力される。図4は本実施例の撮像素子イメージセンサ内の1つの画素の構成例を説明する等価回路である。図4の破線の四角形で囲まれた部分が1画素に相当する構成である。1つの画素は水平に延びる3種類の制御線から各制御信号RSr,TRr,SLrを入力する。これらの制御信号RSr,TRr,SLrについては、同じRow行に属する画素は全て同じ制御線から入力するようになっている。また、1つの画素は垂直に延びる制御線を介して制御信号RSTRcを入力する。この制御信号RSTRcは同じColumn列に属する画素は全て同じ制御線から入力するようになっている。画素に光が入射されるとフォトダイオードPDにおいて光電変換により光量に応じた電荷が発生する。フォトダイオードPDに蓄積した電荷はトランジスタM2を介してフローティングディフュージョンFDに転送される。トランジスタM2のゲートはトランジスタM1を介して、制御信号TRrとRSTRcによって制御される。トランジスタM4は、それが通電することによって、フローティングディフュージョンFDに蓄積された電荷をリセットする動作をおこなう。トランジスタM4のゲートはトランジスタM3を介して、制御信号RSrとRSTRcによって制御される。フローティングディフュージョンFDに蓄積された電荷はトランジスタM5によって増幅され、トランジスタM6を介して出力画素信号SIGcが出力される。トランジスタM6のゲートは制御信号SLrによって制御される。本実施例においては、画素は以下の2パターンの動作、すなわち、a露光処理SHUTTERシャッターに基づく電荷蓄積処理b読み出し処理READリードに基づく蓄積電荷出力処理これら2つの処理をおこなう。上記a,bのどちらの動作もおこなわないときは、露光した電荷を蓄積した状態を維持している。図5に、a露光処理SHUTTERシャッターに基づく電荷蓄積処理b読み出し処理READリードに基づく蓄積電荷出力処理これら2つの処理の動作時の制御信号パターンを説明するタイミングチャートを示す。横軸は時間である。Column列方向の制御信号RSTRcは、当該Columnの画素が画素制御期間にあるときにactive状態を保持することにより、その画素が制御可能である状態を作る。さらに、露光処理SHUTTER動作においては、RSTRcがactiveである間にRow行方向の制御信号RSrとTRrが同時にactiveになる。それによって、図4におけるトランジスタM2およびM4が同時に開状態となりフォトダイオードPDおよびフローティングディフュージョンFDの蓄積電荷がリセット、すなわち電子シャッターによる露光開始の動作となる。また、読み出し処理READ動作においては、画素制御期間に制御信号RSTRcと同時にRow方向の制御信号SLrがactive状態を保持する。そしてその間に、まず制御信号RSrが先に、次に制御信号TRrが順次activeになるように動作する。制御信号RSrがactiveになることでトランジスタM4が開状態となり、フローティングディフュージョンFDの電荷がリセットされると同時に、制御信号SLrによってトランジスタM6が開状態となっているので、リセットされた状態の出力画素信号SIGcが出力される。そして制御信号TRrがactiveになることでトランジスタM2が開状態となり、フォトダイオードPDに蓄積された電荷がフローティングディフュージョンFDに転送される。この時点でトランジスタM4は閉状態、トランジスタM6は引き続き開状態となっているため、転送された電荷に応じた出力画素信号SIGcが信号線を介して出力される。READ動作によって順次出力されたリセット状態および蓄積状態の信号はそれぞれCDS内に保持された後、CDS内の差分検出動作によってリセットノイズがキャンセルされた分の信号が生成される。図6を参照して、Rowセレクタの内部構成と、撮像素子103に設定されたブロック画素グループとの対応関係例について説明する。本発明を実現する撮像素子イメージセンサ103は、複数の画素からなる画素グループ毎に異なる露光時間シャッター時間となるように制御することが1つの特徴である。ここで説明する実施例では、撮像素子イメージセンサ103の撮像面を矩形ブロック状に分割した領域毎にブロック画素グループを形成し、ブロック画素グループそれぞれに異なる露光時間シャッター時間とする制御を行う例である。図6には撮像素子103に設定される矩形状のブロック画素グループを破線四角形で示している。図6においては、1つのブロックは、P行Row、Q列Columnの画素によって構成された例を一例として示している。なお、ブロック設定は様々な設定が可能である。撮像素子全体の画素列Columnの総数はW列とする。ブロック画素グループは、水平方向をx方向、垂直方向をy方向とし、例えば図6の左上のブロック画素グループのブロック識別子アドレスをx1,yiとしている。ブロックx1,yiの右隣りのブロックは、ブロックx2,yiである。ブロックx1,yiの下に隣接するブロックは、ブロックx1,yi1である。ブロックx1,yiの水平方向の右端のブロックは、ブロックxN,yiであり、1つのブロックの水平方向にはx1,yi~xN,yiのN個のブロックが設定される。ブロック画素グループ単位の露光時間の制御、すなわちシャッター制御を実現するために、本実施例のRowセレクタ行セレクタ119の内部構成は、図6に示す構成を有する。図6に示すように、Rowセレクタ行セレクタ119は、ブロック画素グループ単位の制御信号SHy,RDyを生成するRowグループセレクタ123と、Rowグループセレクタ123からブロック画素グループ単位の制御信号SHy,RDyを入力して、ブロック画素グループ内の画素に出力する制御信号を生成する複数のRowラインセレクタ124の階層構造となっている。Rowグループセレクタ123は、各Rowラインセレクタ124に対して、aSHUTTER制御開始SHy、または、bREAD制御開始RDy、上記の2種類の制御信号を選択して伝達する。aSHUTTER制御開始SHy、bREAD制御開始RDy、これらの制御信号は、ブロック画素グループ単位でのa露光開始またはb読み取り開始のタイミングの伝達であると同時に、1つのRowラインセレクタ124が担当する水平方向に並んだ複数のブロック画素グループのうちのどれに対する制御であるかの指定情報を含んでいる。Rowラインセレクタ124は、Rowグループセレクタ123からの制御信号SHyもしくはRDyを入力して、入力制御信号に含まれるブロック指定情報に該当するブロック画素グループの全画素に対して、先に図5を参照して説明した、a露光処理SHUTTERシャッターに基づく電荷蓄積処理b読み出し処理READリードに基づく蓄積電荷出力処理これら2つの処理いずれかの制御信号パターンを伝達する。1つのブロック画素グループには、数行Rowおよび数列Columnにわたる複数のブロックが含まれる。例えば図6に示す例ではP×Qの画素が1つのブロックに含まれる。従って、1つのブロック画素グループの動作を完結させるには、ブロック内の各画素に与える制御信号を、適切に時間をずらして与える必要がある。図6に示すRowラインセレクタ124は、画素グループ内の全画素が適切なタイミングで動作するように制御信号を生成する。ちなみに、本実施例では、Column方向列方向にはColumn単位で順次走査するだけの動作をおこなうので、Columnセレクタの階層構造は必要ない。図7は、図6中に示す1つのRowラインセレクタ124の内部構成を説明するブロック図である。1つのRowラインセレクタは、N個のラインセレクタ125,126,,127とSHUTTERシャッター制御信号ジェネレータ128とREAD読み出し制御信号ジェネレータ129と、P個のRow選択スイッチ130によって構成される。ここで、ラインセレクタの数に相当するNは、同じRowラインセレクタが担当する水平方向に並ぶブロック画素グループの個数である。また、Row選択スイッチ130の数に相当するPは、同じRowラインセレクタが担当するRow行の本数である。各ラインセレクタ125,126,,127は、Rowグループセレクタ123からの制御信号である、aSHUTTER制御開始SHy、または、bREAD制御開始RDy、これらの制御信号をうけて、それが各自が担当するブロック画素グループに対する制御信号であった場合に、各画素に制御信号を送るタイミング信号を生成し、タイミング信号をSHUTTER制御信号ジェネレータ128とREAD制御信号ジェネレータ129とP個のRow選択スイッチ130に出力してこれらを制御する。すなわち、N個のラインセレクタ125,126,,127の各々は、水平方向のN個のブロック画素グループ各々に対して設定され、各ブロックに対応する制御信号の出力タイミングを設定する。SHUTTER制御信号ジェネレータ128とREAD制御信号ジェネレータ129は、それぞれ図5aと図5bに示した画素制御パターンを発生させる回路である。SHUTTER制御信号ジェネレータ128は、a露光処理としてのSHUTTER処理において利用される図5aに示した画素制御パターンを発生させる回路である。READ制御信号ジェネレータ129は、b読み出し処理としてのREAD処理において利用される図5bに示した画素制御パターンを発生させる回路である。ラインセレクタ125,126,,127のいずれか、activeに動作中のラインセレクタからの制御信号タイミング信号を入力して、上記a,b、すなわち、図5a,bの制御信号を発生させ、その出力を全Rowに向けて出力する。その制御信号は一旦Row毎にRow選択スイッチ130を通過するようになっており、Row選択スイッチ130は、N個のラインセレクタ125,126,,127のいずれかから出力される制御信号タイミング信号により開状態となり、当該のRowに対して画素制御信号を伝達するようになっている。図7に示す1つのRowラインセレクタ124に対して、露光処理開始を指示するSHUTTERシャッター制御開始を示す制御信号SHyが入力された場合のRowラインセレクタ124の動作を説明するタイミング図を図8に示す。この図8は、i番目のRowラインセレクタyiの制御対象となるブロック画素グループであるx1,yi~xN,yiのブロック中の1番左のブロック画素グループx1に対するSHUTTERシャッター開始制御信号SHyの入力時の処理例である。図8に示すタイミングチャートにおいて、横軸は時間であり、各ラインは上から順に、1yi番目のRowラインセレクタ124図6参照への制御信号SHy、2Columnセレクタ120図3参照が制御するRSTRc制御信号上からc1番目、c2番目、...、cQ番目、cQ1番目、...、cW番目のColumn、3yi番目のRowラインセレクタ124図6参照が担当する、3-1r1番目のRowへのRSr,TRr,SLr制御信号、3-2r2番目のRowへのRSr,TRr,SLr制御信号、...、3-PrP番目のRowへのRSr,TRr,SLr制御信号、を示す。ここで、Qはi番目のRowラインセレクタyiの制御対象となるブロック画素グループであるx1,yi~xN,yiのx1番目のブロック画素グループであるブロックx1,yiに属するColumn数列数である。Wは撮像素子イメージセンサの全Column数列数である。Pはブロックx1,yiに属するRow数行数である。Columnセレクタ120は、露光制御入力に関係なく、常に撮像素子103のColumn列単位の順次走査を、撮像素子の全てのColumn列:c1~cWについて繰り返す動作をおこなう。すなわち、Columnの制御信号RSTRcは、c1~cWまで順次activeになる周期を繰り返す。RSTRcが1つのColumnでactive状態を保持する期間が画素制御期間に相当する。Rowグループセレクタ123がブロックx1,yiの画素グループに対して、制御信号SHy、すなわちSHUTTER動作の開始の信号を出す場合、x1は1番左の画素グループであるので、制御信号SHyはRSTRc1に同期してyi番目のRowラインセレクタ124に伝達される。制御信号SHyを受けたyi番目のRowラインセレクタでは、まず、x1番目のラインセレクタが直ちにactiveな状態となり、まずSHUTTER制御信号ジェネレータ128をactiveにしてSHUTTER制御信号の発生を開始させる。さらに各画素に制御信号を伝達するタイミングで、図7に示す各Row選択スイッチ130を制御し、SHUTTER制御信号が、制御対象ブロックの各Row行:r1行~rP行に伝達されるように制御する。その結果として、まず、図83-1に示すように、r1番目のRow図6に示すr1行に対するSHUTTER制御信号RSyir1とTRyir1の信号がQ回、RSTRc1~RSTRcQに同期して伝達される。これは、制御対象とするブロック、例えば図6に示す左上のブロックx1,yiの第1行r1行のQ個の画素c1列~cQ列各々に対応する制御信号である。その後RSTRcQ1~RSTRcWの期間は該当するColumnではないので制御信号を発生させない。すなわち、図6に示す左上端のブロックx1,yiの画素グループ内のColumnに対応する処理期間ではないので、図83-1に示すr1番目のRow行への制御信号[=SHUTTER制御信号RSyir1とTRyir1の信号]は発生させない。次に、図83-2に示すように、r2番目のRow図6に示すr2行に対するSHUTTER制御信号RSyir2とTRyir2の信号がQ回、RSTRc1~RSTRcQに同期して伝達される。これは、制御対象とするブロック、例えば図6に示す左上のブロックx1,yiの第2行r2行のQ個の画素c1列~cQ列各々に対応する制御信号である。その後RSTRcQ1~RSTRcWの期間は該当するColumnではないので制御信号を発生させない。以降、図83-1~3-Pに示すように、同様の動作をrPまで繰り返す。すなわち、図6に示す左上のブロックx1,yiの第P行rP行まで、同様の処理を行う。これにより、制御対象とするブロック画素グループ、例えば図6に示す左上のブロックx1,yi中の全画素に対するSHUTTER動作が完了するので、制御信号SHy入力に対する動作を完了する。なお、この一連のタイミング制御を実現させるには、Rowラインセレクタはカウンタなどで構成される簡単なパターン発生回路であればよい。次に、図9に示すタイミングチャートを参照して、図7に示す1つのRowラインセレクタ124に対して、読み出し処理開始を指示するREAD読み出し制御開始を示す制御信号RDyが入力された場合のRowラインセレクタ124の動作を説明する。この図9も、先に説明した図8と同様、i番目のRowラインセレクタyiの制御対象となるブロック画素グループであるx1,yi~xN,yiのブロック中の1番左のブロック画素グループx1に対するREAD読み出し開始制御信号RDyの入力時の処理例である。図9に示すタイミングチャートにおいて、横軸は時間であり、各ラインは上から順に、1yi番目のRowラインセレクタ124図6参照への制御信号RDy、2Columnセレクタ120図3参照が制御するRSTRc制御信号上からc1番目、c2番目、...、cQ番目、cQ1番目、...、cW番目のColumn、3yi番目のRowラインセレクタ124図6参照が担当する、3-1r1番目のRowへのRSr,TRr,SLr制御信号、3-2r2番目のRowへのRSr,TRr,SLr制御信号、...、3-PrP番目のRowへのRSr,TRr,SLr制御信号、を示す。ここで、Qはi番目のRowラインセレクタyiの制御対象となるブロック画素グループであるx1,yi~xN,yiのx1番目のブロック画素グループであるブロックx1,yiに属するColumn数列数である。Wは撮像素子イメージセンサの全Column数列数である。Pはブロックx1,yiに属するRow数行数である。Columnセレクタ120は、露光制御入力に関係なく、常に撮像素子103のColumn列単位の順次走査を、撮像素子の全てのColumn列:c1~cWについて繰り返す動作をおこなう。すなわち、Columnの制御信号RSTRcは、c1~cWまで順次activeになる周期を繰り返す。RSTRcが1つのColumnでactive状態を保持する期間が画素制御期間に相当する。Rowグループセレクタ123がブロックx1,yiの画素グループに対して、制御信号RDy、すなわちREAD動作の開始の信号を出す場合、x1は1番左の画素グループであるので、制御信号RDyはRSTRc1に同期してyi番目のRowラインセレクタ124に伝達される。制御信号RDyを受けたyi番目のRowラインセレクタでは、まず、x1番目のラインセレクタが直ちにactiveな状態となり、まずREAD制御信号ジェネレータ129をactiveにしてREAD制御信号の発生を開始させる。さらに各画素に制御信号を伝達するタイミングで、図7に示す各Row選択スイッチ130を制御し、READ制御信号が、、制御対象ブロックの各Row行:r1行~rP行に伝達されるように制御する。その結果として、まず、図93-1に示すように、r1番目のRow図6に示すr1行に対するREAD制御信号RSyir1とTRyir1とSLyir1の信号がQ回、RSTRc1~RSTRcQに同期して伝達される。これは、制御対象とするブロック、例えば図6に示す左上のブロックx1,yiの第1行r1行のQ個の画素c1列~cQ列各々に対応する制御信号である。その後RSTRcQ1~RSTRcWの期間は該当するColumnではないので制御信号を発生させない。すなわち、図6に示す左上端のブロックx1,yiの画素グループ内のColumnに対応する処理期間ではないので、図93-1に示すr1番目のRow行への制御信号[=READ制御信号RSyir1とTRyir1とSLyir1の信号]は発生させない。次に、図93-2に示すように、r2番目のRow図6に示すr2行に対するREAD制御信号RSyir2とTRyir2とSLyir2の信号がQ回、RSTRc1~RSTRcQに同期して伝達される。これは、制御対象とするブロック、例えば図6に示す左上のブロックx1,yiの第2行r2行のQ個の画素c1列~cQ列各々に対応する制御信号である。その後RSTRcQ1~RSTRcWの期間は該当するColumnではないので制御信号を発生させない。以降、図93-1~3-Pに示すように、同様の動作をrPまで繰り返す。すなわち、図6に示す左上のブロックx1,yiの第P行rP行まで、同様の処理を行う。これにより、制御対象とするブロック画素グループ、例えば図6に示す左上のブロックx1,yi中の全画素に対するREAD動作が完了するので、制御信号RDy入力に対する動作を完了する。なお、この一連のタイミング制御を実現させるには、Rowラインセレクタはカウンタなどで構成される簡単なパターン発生回路であればよい。以上の構成を持つ撮像素子イメージセンサとそれに対するブロック単位の露光制御入力があれば、ブロック毎に異なるシャッターで撮影する動作が可能となる。以下、撮像素子イメージセンサ103の全体の露光制御動作例について説明する。[4.露光制御動作例その1:通常の均一シャッター動作]まず露光制御動作例その1として、従来の撮像素子イメージセンサと同様に、撮像素子の撮像面の全面均一な露光期間設定としたシャッター制御撮影が可能であることを説明する。なお、説明の簡略化のため、前提として、撮像素子イメージセンサ内のブロック画素グループの数を水平方向に3x1~x3、垂直方向に3y1~y3とし、また各ブロック画素グループは2つのRowr1~r2を有する構成とする。図10に、通常の全面均一な露光時間の露光制御シャッター制御による撮像をおこなう場合のRowグループセレクタの制御を説明するタイミング図を示す。横軸は時間であり、垂直の破線で示す区間は1ブロック1画素グループの幅に相当するQ個の画素制御期間を示す。すなわちこの区間で画素グループの制御期間が切り替わるので、対応する画素グループx1,x2,x3のいずれかの制御期間であることが解り易いように、図の上部に3種類に塗り分けた領域を設定している。1黒=x12斜線=x23白=x3これら水平方向に並んだ3つのブロックに対応する。図10に示すタイミング図では、撮像素子のブロックを水平方向3つ、垂直方向3つ、すなわち、ブロック識別子として、x1,y1、x2,y1、x3,y1x1,y2、x2,y2、x3,y2x1,y3、x2,y3、x3,y3これらの9つのブロックを制御対象とした例である。水平方向のブロック画素グループは3つという前提なので、3区間で1Row=全Column分となる。図の上半分に示す6つのラインは、Rowグループセレクタ123が各Rowラインセレクタ124へ出力する制御信号を示している。上から順に、a1y1番目のRowラインセレクタへのSHy[SHUTTERシャッター露光開始制御信号]、a2y2番目のRowラインセレクタへのSHy[SHUTTERシャッター露光開始制御信号]、a3y3番目のRowラインセレクタへのSHy[SHUTTERシャッター露光開始制御信号]、b1y1番目のRowラインセレクタへのRDy[READ読み出し開始制御信号]、b2y2番目のRowラインセレクタへのRDy[READ読み出し開始制御信号]、b3y3番目のRowラインセレクタへのRDy[READ読み出し開始制御信号]、これらの信号である。通常の全面均一なシャッター制御をおこなう場合はa1~a3に示すシャッター制御信号SHyを用いることなくb1~b3に示す読み出し制御信号RDyを利用するだけのシーケンスで実現する。最初に、図10b1に示すように、y1番目のRowラインセレクタに対して、READ開始制御信号RDyをx1,x2,x3の画素グループ向けに連続して与えた後、1Row分だけ休止する。次に、図10b2に示すように、y2番目のRowラインセレクタに対して、READ開始制御信号RDyをx1,x2,x3の画素グループ向けに連続して与えた後、1Row分だけ休止する。次に、図10b3に示すように、y3番目のRowラインセレクタに対して、READ開始制御信号RDyをx1,x2,x3の画素グループ向けに連続して与えた後、1Row分だけ休止する。以降は同じシーケンスを繰り返す。このようなシーケンスで制御をすれば、各Rowラインセレクタが先に図9を参照して説明した動作をおこなうので、水平方向に画素順次そして垂直方向にライン順次で画素のREAD動作が行われる。その様子を、図10の下半分のcに示す。図10cに示す各ラインは、ブロック画素グループをさらにRow毎に分割した単位での画素の動作状態を示している。上から、x1y1r1:ブロックx1,y1の画素グループのr1番目のRow、x2y1r1:ブロックx2,y1の画素グループのr1番目のRow、x3y1r1:ブロックx3,y1の画素グループのr1番目のRow、x1y1r2:ブロックx1,y1の画素グループのr2番目のRow、x2y1r2:ブロックx2,y1の画素グループのr2番目のRow、x3y1r2:ブロックx3,y1の画素グループのr2番目のRow、x1y2r1:ブロックx1,y2の画素グループのr1番目のRow、:x1y3r2:ブロックx1,y3の画素グループのr2番目のRow、x2y3r2:ブロックx2,y3の画素グループのr2番目のRow、x3y3r2:ブロックx3,y3の画素グループのr2番目のRow、このように、Row毎に分割した単位での画素の動作状態を示している。[実線区間]はREAD動作読み出しをおこなう期間であることを示す。[破線区間]は露光期間中であることを示す。先に図5bを参照して説明したように画素のREAD動作はフォトダイオードPDの電荷のリセットも兼ねているので、READ動作終了時点で、そのまま次の露光期間に入ることができる。例えば、cに示す最上段のx1y1r1は、ブロックx1,y1の第1行r1の露光処理SHUTTERと読み出し処理READのシーケンスを示している。cに示す最上段のx1y1r1の最初の実線区間で規定される読み出し処理READは、b1に示す読み取り開始RDy1信号s1に応じて実行される。この信号s1に基づいて、図5bに示す信号パターンがブロックx1,y1の第1行r1の画素に提供され、信号読み取りが実行される。この信号読み取りが終了すると、露光処理SHUTTERが開始される。図に示す破線区間である。次に、さらに、b1に示す読み取り開始RDy1信号s2に応じて、露光処理機関に蓄積された電荷が画素信号として読み出される。図10cに示すように、全ての行x1y1r1~x3y3r2において、露光期間を示す波線区間は、すべて同じ期間になる。すなわち、先行するREAD動作から次のREAD動作までとして設定される露光期間は全ての画素で同じに設定されるため、全画素が同じ露光期間シャッター期間で露光されるようになる。[5.露光制御動作例その2:画素グループ毎に異なるシャッター動作]次に、露光制御動作例その2として、ブロック画素グループ単位で異なる露光期間シャッター期間を設定した撮影が可能であることを説明する。図10を参照して説明した通常の全面均一なシャッターによる撮像例と同様、前提として、撮像素子イメージセンサ内の画素グループの数を水平方向に3x1~x3、垂直方向に3y1~y3とし、また各ブロック画素グループは2つのRowr1~r2を有する構成とする。図11に、画素グループ毎に異なる露光時間とした露光制御シャッター制御による撮像をおこなう場合のRowグループセレクタの制御を説明するタイミング図を示す。横軸は時間であり、垂直の破線で示す区間は1ブロック1画素グループの幅に相当するQ個の画素制御期間を示す。すなわちこの区間で画素グループの制御期間が切り替わるので、対応する画素グループx1,x2,x3のいずれかの制御期間であることが解り易いように、図の上部に3種類に塗り分けた領域を設定している。1黒=x12斜線=x23白=x3これら水平方向に並んだ3つのブロックに対応する。図11に示すタイミング図では、撮像素子のブロックを水平方向3つ、垂直方向3つ、すなわち、ブロック識別子として、x1,y1、x2,y1、x3,y1x1,y2、x2,y2、x3,y2x1,y3、x2,y3、x3,y3これらの9つのブロックを制御対象とした例である。水平方向のブロック画素グループは3つという前提なので、3区間で1Row=全Column分となる。図の上半分に示す6つのラインは、Rowグループセレクタ123が各Rowラインセレクタ124へ出力する制御信号を示している。上から順に、a1y1番目のRowラインセレクタへのSHy[SHUTTERシャッター露光開始制御信号]、a2y2番目のRowラインセレクタへのSHy[SHUTTERシャッター露光開始制御信号]、a3y3番目のRowラインセレクタへのSHy[SHUTTERシャッター露光開始制御信号]、b1y1番目のRowラインセレクタへのRDy[READ読み出し開始制御信号]、b2y2番目のRowラインセレクタへのRDy[READ読み出し開始制御信号]、b3y3番目のRowラインセレクタへのRDy[READ読み出し開始制御信号]、これらの信号である。ブロック画素グループ毎に異なる露光時間とする露光制御シャッター制御による撮像は、全面均一なシャッター制御の場合と同様の全画素グループに等しい間隔のb1~b3に示す読み出し制御信号RDyを与えるシーケンスに加えて、画素グループ毎に異なるタイミングで、a1~a3に示すシャッター制御信号SHyを与えるシーケンスを加えることで実現する。a1~a3に示すシャッター制御信号SHyは、制御信号RDyが与えられてから同じ画素グループに対して次の制御信号RDyが与えられる期間のどこかで、そのブロック画素グループに対応する制御期間に同期して与えることができる。図11に示す例においては、垂直方向のブロック画素グループの分割数が3であり、1画素グループが2Rowを含むので、制御信号RDyから次の制御信号RDyまでの間隔は6Row期間であり、1Row期間に1回の対応する画素グループ制御期間があるので、制御信号SHyを与える機会は5回ある露光期間シャッターの長さのバリエーションは6だが、そのうち1回は制御信号RDyのタイミングと重なるので制御信号SHyを与える必要がない。すなわちシャッター時間設定は、1フレーム期間を撮像素子イメージセンサのRow数で分割しただけの分解能を持ち、各画素グループはその分解能の範囲で、入力される露光制御値に基づいたシャッター時間を選択することができる。各Rowラインセレクタにシャッター制御信号SHyが与えられると、図8を参照して説明した動作によって、そのRowラインセレクタが担当する画素で露光処理としてのSHUTTER動作がおこなわれ、画素に蓄積した電荷がリセットされるので、その時点から新たな露光期間が開始されるようになる。図11の上半分に示したa制御信号SHyと、bRDyを与えたときの各画素の動作状態を同図の下半分のcに示す。図11cに示す各ラインは、ブロック画素グループをさらにRow毎に分割した単位での画素の動作状態を示している。上から、x1y1r1:ブロックx1,y1の画素グループのr1番目のRow、x2y1r1:ブロックx2,y1の画素グループのr1番目のRow、x3y1r1:ブロックx3,y1の画素グループのr1番目のRow、x1y1r2:ブロックx1,y1の画素グループのr2番目のRow、x2y1r2:ブロックx2,y1の画素グループのr2番目のRow、x3y1r2:ブロックx3,y1の画素グループのr2番目のRow、x1y2r1:ブロックx1,y2の画素グループのr1番目のRow、:x1y3r2:ブロックx1,y3の画素グループのr2番目のRow、x2y3r2:ブロックx2,y3の画素グループのr2番目のRow、x3y3r2:ブロックx3,y3の画素グループのr2番目のRow、このように、Row毎に分割した単位での画素の動作状態を示している。実線区間はREAD動作読み出しをおこなう期間であることを示している。破線区間は露光期間中であることを示す。均一露光処理例として説明した図10とは異なり、制御信号SHyによって露光期間がリセットされるので、画素グループ毎に異なる長さの露光期間=破線区間によって撮像される。しかし、図8で説明した、制御信号SHyに対するRowラインセレクタの動作によって、同じ画素グループ内の画素は異なるRowであっても同じ露光時間になるように制御される。例えば、cに示す最上段のx1y1r1は、ブロックx1,y1の第1行r1の露光処理SHUTTERと読み出し処理READのシーケンスを示している。cに示す最上段のx1y1r1の最初の実線区間で規定される読み出し処理READは、b1に示す読み取り開始RDy1信号s1に応じて実行される。この信号s1に基づいて、図5bに示す信号パターンがブロックx1,y1の第1行r1の画素に提供され、信号読み取りが実行される。図11に示す例では、均一露光処理例として説明した図10とは異なり、制御信号SHyによって露光期間がリセットされ、このリセット後に、次の露光期間が開始する。cに示す最上段のx1y1r1は、a1制御信号SHyの入力信号s2に応じて、露光処理が開始される。cに示す最上段のx1y1r1の露光期間は、このs2位置から、次のb1に示す読み取り開始RDy1信号s3の位置までの期間に制御される。このように、露光SHUTTER制御信号と読み取りREAD制御信号を各ブロック単位で設定することで、ブロック単位の任意の露光期間の設定を可能としている。図11に示す制御の結果、撮像面全体では図12に示されるような露光時間シャッター時間に制御される。図12に示す9つのブロックは、水平方向をx、垂直方向をyとして、左上端のブロックをブロックx1,y1、右下端のブロックをブロックx3,y3として、ブロックx1,y1~x3,y3の9つのブロック画素グループを示している。各ブロック内の数値1~4は、露光期間シャッター時間の相対的な値を示している。数値4の設定されたブロックは、数値1の設定されたブロックの4倍の露光期間が設定されていることを示している。本実施例の制御機構を用いることで、この図12に示すようにブロック画素グループ毎に異なる露光期間としたシャッター制御をおこなっても、各画素からの信号読み出しはセンサの左上から等しい時間間隔で順次おこなわれるので、1フレーム分の画像データをそろえるのに外部にフレームメモリやディレイラインなどを設ける必要はない。すなわち、蓄積電荷の読み出し処理は、図11に示すライン201a,201bに沿って実行され、従来の読み出し処理シーケンスと同様に実行されることになり、読み出し処理のための新たなメモリ等の構成は必要とならない。[6.第2の実施例:カラムADCとの共存]ここまで、複数画素からなるブロック画素グループ毎に異なる露光期間を設定する露光期間制御シャッター制御を行って画像撮影を実行する撮像素子イメージセンサについて、画素順次読み出しをおこなう撮像素子イメージセンサを例として説明した。撮像素子イメージセンサの各画素の蓄積電荷の読み出し処理は、上述したような画素順次読み出し構成の他、画素から並列に信号を読み出すカラムADC構成がある。本発明の露光制御構成は、このカラムADCの読み出し構成にも適用可能である。以下、この構成例について説明する。なお、本実施例においても、撮像装置の全体構成は、先に説明した実施例と同様、図1の構成が適用可能である。撮像素子イメージセンサ103の構成と処理が異なってくる。図13は、カラムADCを用いた撮像素子イメージセンサの構成を説明する図である。図中の小さな正方形の各々が、撮像面に2次元格子状に配置された画素を表す。すなわち光電変換素子としての画素を表す。各画素は、水平方向に延びる3種類の制御線を介して制御信号RSr,TRr,SLrと垂直方向に延びる1種類の制御線を介して制御信号RSTRcを入力するように接続される。また、垂直方向に延びる信号線を介して画素信号SIGcを出力するようになっている。水平方向の3種類の制御信号RSr,TRr,SLrを伝送する制御線は全てRowセレクタ行セレクタ132に接続し、Rowセレクタ132から制御信号が各画素に向けて伝達される。また垂直方向の制御線は全てColumnセレクタ列セレクタ133に接続し、Columnセレクタ133から制御信号が各画素に向けて伝達される。Rowセレクタ132およびColumセレクタ133は、タイミングジェネレータTG131に接続し、タイミングジェネレータTG131は撮像素子イメージセンサ103外からの露光制御信号の入力を受け付けるようになっている。ここで外部から入力する露光制御信号とは、図2を参照して説明した露光制御値116、すなわち、ブロック単位の露光制御値である。タイミングジェネレータTG131は、ブロック単位の露光制御値をブロック単位のシャッター制御のタイミング情報に変換し、それをRowセレクタ132およびColumセレクタ133に伝達する。Rowセレクタ132およびColumセレクタ133はそれを受けてRow毎およびColumn毎の制御信号を発生させて、制御信号RSr,TRr,SLrおよびRSTRcを各画素に伝達する。各画素から出力される出力画素信号SIGcは、第1の実施例とは異なり、複数のColumnで並列に動作するカラムADC134に接続され、画素からの信号はカラムADC134に取り込まれるようになっている。本実施例では、各画素から出力される出力画素信号SIGcは、ブロック画素グループ単位で並列に読みだされ、カラムADC134内に信号が保持される。カラムADC134は1Row分の信号がそろった時に並列にA-D変換動作をおこない、1Row分のアナログの画素信号をデジタル値に変換する。デジタル化された画素信号は、Column選択制御信号SLcの制御によって、順次撮像素子イメージセンサから出力される。なお、この第2の実施例においても、撮像素子イメージセンサ内の1つの画素の構成としては、図4を参照して説明した構成と同じ画素構成が利用できる。同様に、図5を参照して説明した2つの画素動作実行用の信号パターン、すなわち、a露光処理SHUTTERシャッターに基づく電荷蓄積処理b読み出し処理READリードに基づく蓄積電荷出力処理これら2つの処理のための信号パターンも同様のパターンの利用が可能である。さらに、Rowセレクタの階層的な内部構成およびRowラインセレクタの構成についても、先に図6と図7を参照して説明した構成が利用できる。ただし、Columnセレクタに関しては、このカラムADCを利用した第2実施例では、先に説明した実施例1とは異なる構成となるので以下に説明する。第2の実施例ではカラムADCによって複数の画素の画素信号蓄積電荷を並列に読みだすことが可能になる。そこで第2の実施例のColumnセレクタは図14に示すような階層構造とすることによって、画素グループ毎に複数の画素を同時に制御できるようにする。図14に示すように、本実施例のColumnセレクタ133の内部構成は、ブロック画素グループ単位の制御信号を生成するColumnグループセレクタ135と、ブロック画素グループ単位の制御信号を受けてブロック画素グループ]内の制御信号を生成する複数のColumnラインセレクタ136との階層構造となっている。Columnグループセレクタ135は、制御信号SLxによって、各Columnラインセレクタ136に対してブロック画素グループ単位の制御期間の開始を伝達する。Columnラインセレクタ136は、Columnグループセレクタ135からの制御信号SLxを受けて、担当する画素グループの全Columnに向けて並列に制御信号RSTRcを伝達する。ちなみに、Columnラインセレクタ136の動作は単純で、Columnグループセレクタ135からの制御信号SLxを画素へ伝達する制御信号RSTRcに変換し、複数Columnに並列に伝達するだけである。図15に、図13のRowセレクタ132内部の1つのRowラインセレクタに対して、露光処理開始を指示するSHUTTERシャッター制御開始を示す制御信号SHyが入力された場合のRowラインセレクタの動作を説明するタイミング図を示す。なお、前述したように、本実施例2におけるRowセレクタ132の構成は、先に説明した実施例1と同様の構成であり、図6、図7を参照して説明した構成を持つ。この図15は、i番目のRowラインセレクタyiの制御対象となるブロック画素グループであるx1,yi~xN,yiのブロック中の1番左のブロック画素グループx1に対するSHUTTERシャッター開始制御信号SHyの入力時の処理例である。図15に示すタイミングチャートにおいて、横軸は時間であり、各ラインは上から順に、1yi番目のRowラインセレクタ図13、図6参照への制御信号SHy、2Columnセレクタ133図13参照が制御するSLx制御信号上からx1番目、x2番目、...、xN-1番目、xN番目のブロック画素グループ、3Columnセレクタ133図13参照が制御するRSTRc制御信号上からx1番目、x2番目、...、xN-1番目、xN番目のブロック画素グループ、4yi番目のRowラインセレクタ124図6参照が担当する、4-1r1番目のRowへのRSr,TRr,SLr制御信号、4-2r2番目のRowへのRSr,TRr,SLr制御信号、...、4-PrP番目のRowへのRSr,TRr,SLr制御信号、を示す。ここで、Nは水平方向のブロック画素グループ数である。Pはx1,yiに属するRow数行数である。Columnセレクタ133は、露光制御入力に関係なく、常にブロック画素グループ単位の順次走査を繰り返す動作をおこなう。Columnグループセレクタの制御信号SLxは水平方向の画素グループ、すなわちブロックx1,yi~xN,yiまで順次activeになる周期を繰り返す。Columnラインセレクタの制御信号RSTRxはその制御信号SLxに同期し、水平方向の画素グループ、すなわちブロックx1,yi~xN,yiまで順次activeになる周期を繰り返す。図153に示すRSTRxがactive状態を保持する期間は各ブロック画素グループの制御期間であり、並列におこなわれる複数の画素の制御期間にも相当する。Rowグループセレクタがx1yi番目の画素グループに対してSHyすなわちSHUTTER動作の開始の信号を出す場合、x1は1番左の画素グループであるので、制御信号SHyはRSTRx1に同期してyi番目のRowラインセレクタに伝達される。制御信号SHyを受けたyi番目のRowラインセレクタでは、まず、x1番目のラインセレクタが直ちにactiveな状態となり、まずSHUTTER制御信号ジェネレータ図7参照をactiveにしてSHUTTER制御信号の発生を開始させる。さらに各画素に制御信号を伝達するタイミングで、図7に示す各Row選択スイッチ130を制御し、SHUTTER制御信号が、制御対象ブロックの各Row行:r1行~rP行に伝達されるように制御する。その結果として、まず、図154-1に示すように、r1番目のRow例えば図6に示すr1行に対するSHUTTER制御信号RSyir1とTRyir1の信号が1回、RSTRx1に同期して伝達される。その後、RSTRx2~RSTRxNの期間は該当するColumnではないので制御信号を発生させない。すなわち、図6に示す左上端のブロックx1,yiに対応する処理期間ではないので、図154-1に示すr1番目のRow行への制御信号[=SHUTTER制御信号RSyir1とTRyir1の信号]は発生させない。次に、図154-2に示すように、r2番目のRow例えば図6に示すr2行に対するSHUTTER制御信号RSyir2とTRyir2の信号が1回、RSTRx1に同期して伝達される。その後RSTRc2~RSTRxNの期間は該当するColumnではないので制御信号を休止する。以降、図154-1~4-Pに示すように、同様の動作をrPまで繰り返す。すなわち、例えば、図6に示す左上のブロックx1,yiの第P行rP行まで、同様の処理を行う。これにより、制御対象とするブロック画素グループ、例えば図6に示す左上のブロックx1,yi中の全画素に対するSHUTTER動作が完了するので、制御信号SHy入力に対する動作を完了する。なお、この一連のタイミング制御を実現させるには、Rowラインセレクタはカウンタなどで構成される簡単なパターン発生回路であればよい。次に、図13のRowセレクタ132内部の1つのRowラインセレクタに対して、読み出し処理開始を指示するREAD読み出し制御開始を示す制御信号RDyが入力された場合のRowラインセレクタの動作について、図16に示すタイミング図を参照して説明する。なお、前述したように、本実施例2におけるRowセレクタ132の構成は、先に説明した実施例1と同様の構成であり、図6、図7を参照して説明した構成を持つ。この図16も、先に説明した図15と同様、i番目のRowラインセレクタyiの制御対象となるブロック画素グループであるx1,yi~xN,yiのブロック中の1番左のブロック画素グループx1に対するREAD読み出し開始制御信号RDyの入力時の処理例である。図16に示すタイミングチャートにおいて、横軸は時間であり、各ラインは上から順に、1yi番目のRowラインセレクタ124図13、図6参照への制御信号RDy、2Columnセレクタ133図13参照が制御するSLx制御信号上からx1番目、x2番目、...、xN-1番目、xN番目のブロック画素グループ、3Columnセレクタ133図13参照が制御するRSTRc制御信号上からx1番目、x2番目、...、xN-1番目、xN番目のブロック画素グループ、4yi番目のRowラインセレクタ124図6参照が担当する、4-1r1番目のRowへのRSr,TRr,SLr制御信号、4-2r2番目のRowへのRSr,TRr,SLr制御信号、...、4-PrP番目のRowへのRSr,TRr,SLr制御信号、を示す。ここで、Nは水平方向のブロック画素グループ数である。Pはx1,yiに属するRow数行数である。Columnセレクタ133は、露光制御入力に関係なく、常に撮像素子のブロック画素グループ単位の順次走査を繰り返す動作をおこなう。Columnグループセレクタの制御信号SLxは水平方向の画素グループ、すなわちブロックx1,yi~xN,yiまで順次activeになる周期を繰り返す。Columnラインセレクタの制御信号RSTRxはその制御信号SLxに同期し、水平方向の画素グループ、すなわちブロックx1,yi~xN,yiまで順次activeになる周期を繰り返す。図163に示すRSTRxがactive状態を保持する期間は各ブロック画素グループの制御期間であり、並列におこなわれる複数の画素の制御期間にも相当する。Rowグループセレクタがx1yi番目の画素グループに対してRDyすなわちREAD動作の開始の信号を出す場合、x1は1番左の画素グループであるので、制御信号RDyはRSTRx1に同期してyi番目のRowラインセレクタに伝達される。制御信号SHyを受けたyi番目のRowラインセレクタでは、まず、x1番目のラインセレクタが直ちにactiveな状態となり、まずREAD制御信号ジェネレータ図7参照をactiveにしてREAD制御信号の発生を開始させる。さらに図7に示す各Row選択スイッチ130を制御し、READ制御信号が、制御対象ブロックの各Row行:r1行~rP行に伝達されるように制御する。その結果として、まず、図164-1に示すように、r1番目のRow例えば図6に示すr1行に対するREAD制御信号RSyir1とTRyir1とSLyir1の信号が1回、RSTRx1に同期して伝達される。その後、RSTRx2~RSTRxNの期間は該当するColumnではないので制御信号を発生させない。次に、図164-2に示すように、r2番目のRow例えば図6に示すr2行に対するREAD制御信号RSyir2とTRyir2とSLyir2の信号が1回、RSTRx1に同期して伝達される。その後RSTRc2~RSTRxNの期間は該当するColumnではないので制御信号を休止する。以降、図164-1~4-Pに示すように、同様の動作をrPまで繰り返す。すなわち、例えば、図6に示す左上のブロックx1,yiの第P行rP行まで、同様の処理を行う。これにより、制御対象とするブロック画素グループ、例えば図6に示す左上のブロックx1,yi中の全画素に対するREAD動作が完了するので、制御信号RDy入力に対する動作を完了する。なお、この一連のタイミング制御を実現させるには、Rowラインセレクタはカウンタなどで構成される簡単なパターン発生回路であればよい。以上に説明した第2の実施例の構成を用いれば、本発明はカラムADCとの共存も可能となる。なお、撮像素子イメージセンサ全体の露光制御動作に関しては、第1の実施例で説明した図10と図11の動作と同様であるので、説明を省略する。[7.第3の実施例:画素グループの設定構成と画素グループ位置のオーバーラップ構成について]上述した実施例では、撮像素子に含まれる多数の画素について、矩形上のブロック画素グループを設定して、矩形上のブロック画素グループ単位での露光期間制御を行う例について説明した。しかし、露光期間の制御は、このような矩形上なブロック単位とすることは必須ではない。例えば、Rowラインセレクタが算出する制御タイミングをあえてずらしたり、間隔を変えたりすることによって、水平方向あるいは垂直方向に1画素~数画素間隔をあけたストライプ状の画素グループを形成したり、矩形でなく斜めにひしゃげた平行四辺形状の画素グループを形成し、これらの様々な形状を持つ画素グループ単位での露光期間設定を行うことが可能である。また、1つの画素が複数の画素グループに属して異なる制御を受けることはできないが、上記のようにストライプ状など間隔をおいた画素グループ形状を利用することによって、複数の画素グループが撮像面上でその範囲を互いにオーバーラップするように形成することも可能である。その簡単な例について図17を参照して具体的に説明する。図17は、互いに領域がオーバーラップするブロック画素グループを形成するRowセレクタの階層構造を説明する図である。Rowセレクタ137が、画素グループ単位の制御信号を配するRowグループセレクタ138と、Rowグループセレクタ138からの制御信号に基づいて、各画素グループに対応し、各Rowへの制御信号を配する複数のRowラインセレクタ139,140による階層構造をなすことに関しては、先に図6を参照して説明した第1および第2の実施例のRowセレクタと同じである。図17に示す撮像素子の特徴は、1つのRowラインセレクタは制御するRowが1Rowおきであることである。例えばRowラインセレクタ139は、1つおきのRowの画素領域a-r1、a-r2、a-r3の各画素に対して制御線を延ばし、これらの画素の制御を実行する。また、Rowラインセレクタ140は、1つおきのRowの画素領域b-r1、b-r2、b-r3の各画素に対して制御線を延ばし、これらの画素の制御を実行する。互いに担当する画素が交互になることによって、巨視的にみればこの領域は、Rowラインセレクタ139によるシャッターとRowラインセレクタ140によるシャッターの2種類の露光制御が可能になる。1つの領域で複数のシャッターが可能になるということは、例えば明るい被写体と暗い被写体が同一領域に混在するような画像において有効な露光制御が実現される。まったく同様の手法で、Columnを分割して画素グループを互いにオーバーラップさせることも可能である。この場合は、図18に示すように、Columnセレクタ141の構造を変更し、Columnグループセレクタ142と、複数のColumnラインセレクタを設ける。例えば図中のColumnラインセレクタ143と、Columnラインセレクタ144が1各列Columnおきに制御するようにして、制御するColumnを交互にするような構造をとればよい。例えばColumnラインセレクタ143は、1つおきのColumnの画素領域a-c1、a-c2、a-c3の各画素に対して制御線を延ばし、これらの画素の制御を実行する。また、Columnラインセレクタ144は、1つおきのColumnの画素領域b-c1、b-c2、b-c3の各画素に対して制御線を延ばし、これらの画素の制御を実行する。このような設定とすることも可能である。[8.本発明の構成と効果のまとめ]上述した複数の実施例において説明したように、本発明の撮像装置では、画素毎でなく、撮像面内で互いに近い位置にある複数の画素で構成されるブロック画素グループ毎に露光期間を設定した露光制御をおこなう。この構成により撮像素子イメージセンサ内部の制御回路を過度に大規模にすることなく、領域毎の適応的な露光制御を実現することができる。また、画素グループに対応した数の露光制御値を受け付ける入力I/Fを設けることで、露光制御値入力の帯域も低く抑えられ、その算出も小規模な演算で実現できる。また、露光制御値を画素制御信号に変換する機構を階層構造とし、画素グループへの制御信号を生成する手段と、画素グループ内の画素への制御信号を生成する手段を分離した構成としている。画素グループへの制御信号はシーン依存であり制御信号時系列の様相は大きく変化するが低帯域で小データ量である特徴があり、一方、画素グループ内の制御信号は高帯域で高データ量であるがその時系列は定型的に作ることができる。このように制御信号の生成手段を階層的に分割することで実装が容易になる。また、本発明は、複数のRowにわたっていても、同一の画素グループに属する画素の露光時間を同一にするための制御機構を実現している。さらに、画素信号の読み出しについては、従来のローリングシャッター制御と同様にRow順次で読みだす制御機構を実現する。従来技術の画素毎の制御機構をそのまま画素グループに応用しても、画素グループ内の画素が全て同期して動作するために、信号読み出しは不均一レートとなり、センサ外部にデータバッファを持って並び替え処理をおこなわないと後段のパイプライン処理にデータを流せないという問題が発生する。本発明の制御機構によれば、画素信号の読みだしは常に一定であり、データ並び替えも必要がない。また、本発明は、例えば矩形状をなすブロック画素グループに対して自由な露光制御をおこなう機構を実現する。その仕組みは、複数の矩形の集合である領域に対しても拡張可能であり、それにより、実質的に領域のオーバーラップを可能にする。これにより、1つの領域を複数の露光時間で撮影することも可能であり、あらゆるシーンに対応可能な、実用性の高い露光制御機構を実現できる以上、特定の実施例を参照しながら、本発明について詳解してきた。しかしながら、本発明の要旨を逸脱しない範囲で当業者が実施例の修正や代用を成し得ることは自明である。すなわち、例示という形態で本発明を開示してきたのであり、限定的に解釈されるべきではない。本発明の要旨を判断するためには、特許請求の範囲の欄を参酌すべきである。また、明細書中において説明した一連の処理はハードウェア、またはソフトウェア、あるいは両者の複合構成によって実行することが可能である。ソフトウェアによる処理を実行する場合は、処理シーケンスを記録したプログラムを、専用のハードウェアに組み込まれたコンピュータ内のメモリにインストールして実行させるか、あるいは、各種処理が実行可能な汎用コンピュータにプログラムをインストールして実行させることが可能である。例えば、プログラムは記録媒体に予め記録しておくことができる。記録媒体からコンピュータにインストールする他、LANLocalAreaNetwork、インターネットといったネットワークを介してプログラムを受信し、内蔵するハードディスク等の記録媒体にインストールすることができる。なお、明細書に記載された各種の処理は、記載に従って時系列に実行されるのみならず、処理を実行する装置の処理能力あるいは必要に応じて並列的にあるいは個別に実行されてもよい。また、本明細書においてシステムとは、複数の装置の論理的集合構成であり、各構成の装置が同一筐体内にあるものには限らない。"