デジタルCMOS工程で周波数合成器に用いられるソレノイドインダクタであって、所定の幅を有し、両側が基板に対して垂直方向に積層され、ソレノイド構造を有する多数の配線金属と、上記両側に積層された多数の配線金属の相互間を連結する配線金属連結部とを備え、上記両側に積層された多数の配線金属のうち、所定数の下位層配線金属と、上記下位層配線金属の相互間を連結する配線金属連結部とがそれぞれ連結されて重なっている、ソレノイドインダクタ。請求項1において、上記配線金属は、両側が垂直方向に積層される第1配線金属ないし最上位配線金属、およびその下位配線金属を含むことを特徴とするソレノイドインダクタ。請求項2において、上記第1配線金属の下部には、基板への磁束の漏れを防止するポリシリコンパターンが形成されたことを特徴とするソレノイドインダクタ。請求項1において、上記第1配線金属、上記第1配線金属上に積層された第2配線金属、および上記第1配線金属と上記第2配線金属との相互間を連結する配線金属連結部がそれぞれ連結されて重なることを特徴とするソレノイドインダクタ。請求項1において、上記第1配線金属、上記第1配線金属上に積層された第2配線金属、上記第2配線金属上に積層される第3配線金属、および第1配線金属ないし第3配線金属の相互間を連結する配線金属連結部がそれぞれ連結されて重なることを特徴とするソレノイドインダクタ。デジタルCMOS工程で周波数合成器に用いられるソレノイドインダクタであって、所定の幅を有し、両側が基板に対して垂直方向に積層され、ソレノイド構造を有する多数の配線金属と、上記両側に積層された多数の配線金属の相互間を連結する配線金属連結部とを備え、上記配線金属は、両側が基板に対して垂直方向に巻かれたソレノイド構造の第4配線金属から最上位配線金属、および下位配線金属を含み、上記ソレノイド構造を有するソレノイドインダクタの磁束方向は、基板に対して水平となり、上記第4配線金属の下部には、第1配線金属ないし第3配線金属が積層された構造の周波数合成器回路が配置される、ソレノイドインダクタ。本発明は、上記のような問題点を解決するために創案されたもので、多数の配線金属がビアを通じて連結され、積層された構造を有し、高い尖鋭度を得られるようにしたデジタルCMOS工程で周波数合成器に用いられるソレノイドインダクタを提供することを目的としている。上記目的を達成するための本発明によるデジタルCMOS工程で、周波数合成器に用いられるソレノイドインダクタの一側面によると、所定の幅を有し、且つ両側が垂直方向へ積層されたソレノイド構造を有する多数の配線金属と、上記両側へ積層された多数の配線金属の相互間を連結する配線金属連結部とを備え、上記両側へ積層された多数の配線金属のうち所定数の下位層配線金属と上記下位層配線金属の相互間を連結する配線金属連結部がそれぞれ連結されて重なる。上記目的を達成するための本発明によるデジタルCMOS工程で周波数合成器に用いられるソレノイドインダクタの他の側面によると、所定の幅を有し、両側が垂直方向へ積層されたソレノイド構造を有する多数の配線金属と、上記両側へ積層された多数の配線金属の相互間を連結する配線金属連結部とを備え、上記配線金属は両側が垂直方向へ積層された第4配線金属から最上位配線金属、および下位配線金属を含み、上記第4配線金属の下部には第1配線金属ないし第3配線金属が積層された構造の周波数合成器の回路が配置される。本発明によると、デジタルCMOS工程で45GHz以上の周波数帯域で動作する周波数合成器を具現するためにソレノイドインダクタを用いることで、RFCMOS工程でのみ具現可能な数GHz帯域の周波数合成器を具現することができる。また、既存の平面スパイラルインダクタのように厚いメタルを具現するための工程費用を追加負担せずにコストを削減することができる。また、ソレノイドインダクタを垂直に具現することにより、スパイラルインダクタ具現面積の80まで減少し、チップを具現するための価格は相対的に低くなる。また、スパイラルインダクタは、磁束の影響によりインダクタの下部に回路を置くことができないが、ソレノイドインダクタ下に、回路が磁束に水平方向に作用し回路を置くことにより、周波数合成器を具現する面積を最小化することでチップを具現する価格が低くなる。図面を参照しつつ、本発明の好ましい実施例を詳しく説明する。これに先立って、本明細書および、請求範囲に用いられる用語や単語は一般的であり、また、辞典的な意味として限定し解析されてはならず、発明者は自身の発明を最善の方法で説明するために用語の概念を適切に定義してもよいという原則に基づき、本発明の技術的思想に一致する意味と概念として解釈されなければならない。従って、本明細書に記載された実施例と図面に図示された構成は、本発明の最も好ましい一実施例に過ぎないだけで、本発明の技術的思想をすべて代弁するものではないため、本出願時点において、これらを代替できるさまざまな均等物と複数の変形例がありえる事を理解しなければならない。図4は、本発明の一実施例に基づいたソレノイドインダクタの断面図である。図4に示されたように、デジタルCMOS工程において4~5GHz以上の周波数帯域で動作する周波数合成器を具現するためには、図4のような構造のソレノイドインダクタを製作しなければならない。ソレノイドインダクタは工程で用いられる配線金属を用いて具現される。配線金属は、図4に示すように、第1配線金属~第7配線金属、および最上位配線金属が積層されて構成される。第1配線金属は配線金属のうち最も薄く、最上位配線金属は配線金属のうち最も厚い。これ以外の配線金属は厚さが一定である。このような配線金属は互いに絶縁層で分離されて、ビアにより互いに連結されている。図5は、図4のソレノイドインダクタの斜視図である。図5に図示されたように、ソレノイドインダクタのインダククタンス値は、電流がPORT1から入力されてPORT2へ出力される場合、磁束が構造物の内側へ形成されて決定される。すなわち、全体のインダクタンスは一般的に長さが断面に比べて長いとき、L=4πx10-7nwh/pのように成立する。ここで、nはソレノイドインダクタの巻いた数に該当される。半導体工程でソレノイドインダクタの高さは調整できず、um高さで固定されているため、インダクタンス値を調整するためには、ソレノイドインダクタの巻いた数と広さによって調整しなければならない。インダクタの特性は、尖鋭度および、SRFで表すことができ、尖鋭度は、QwLRの式で導くことができる。SRFは、インダクタの内部寄生コンデンサにより自己発振周波数が存在し、SRF以前の周波数領域でインダクタとして使用可能である。ソレノイドインダクタの内部寄生コンデンサが小さく、SRFは数十GHz帯域で、数GHz帯域においてソレノイドインダクタとしての使用には問題がない。しかし、尖鋭度値は、ソレノイドインダクタの抵抗値に依存するようになり、数GHzでは表皮効果によりインダクタの電流が表皮へ流れ出し、抵抗値が大きくなる。表皮効果による表皮の厚さは5GHzのとき数umで、数um以下のときCMOS工程でメタルにすべてが流れるようになる。メタルの厚さが薄くなるほど抵抗が大きくなり、尖鋭度が低くなるため、これを改善するために図6、および図7のように、メタルを2つ以上重ねて抵抗を低くする。図6、および図7は、ソレノイドインダクタの抵抗を減少させるためのインダクタの構造を示した図面である。図示されたように、図6で配線金属は、第1配線金属ないし第7配線金属、および最上位配線金属で構成され、配線金属は互いに絶縁層で分離されて、ビアにより互いに連結される。このうち、第1配線金属と第2配線金属、および第1配線金属と第2配線金属を連結するビアがそれぞれ連結されて重なる構造を有する。図7では、配線金属は、第1配線金属~第7配線金属、および最上位配線金属で構成され、配線金属は互いに絶縁層で分離されており、ビアによって互いに連結される。このうち、第1配線金属~第3配線金属、および第1配線金属~第3配線金属間を連結させるビアがそれぞれ連結されて重なる構造を有する。図6および図7のような構造を有することで、ソレノイドインダクタの抵抗値を減少させ、尖鋭度値を高める。このとき、ソレノイドインダクタの高さが低くなるにつれ、インダクタンス値が小さくなる。これにより、広さを調整しインダクタンス値を調整する。図8は、本発明の一実施例に基づいた高周波周波数合成器の回路図である。図8に図示されたように、本発明の周波数合成器は、LC-tankと発振回路部で構成される。LC-tankのインダクタは、本発明で提案するソレノイドインダクタを用いて、コンデンサは、デジタル工程で提供されるMOScapacitorまたは、MOSvaractorを用いる。なお、MiMを追加して用いてもよい。特に、ソレノイドインダクタは、既存のスパイラルインダクタに比べ、磁束の方向が基板に水平なため、磁束により渦流発生の影響が小さいため、図9に示したようにソレノイドインダクタ下に回路を配置してもよい。図9は、ソレノイドインダクタの下方に回路を配置した場合の一例を示した図面である。図9に示されたように、ソレノイドインダクタの下方に周波数合成器回路を配置するためには、ソレノイドインダクタの配線金属は、両側が基板に対して垂直方向に積層され、コイルが基板に対し並行方向に巻かれたソレノイド構造の第4配線金属~第7配線金属、および最上位配線金属に積層される。配線金属は、互いに絶縁層で分離されて、互いにビアにより連結される。前述したように、このような構造を有するソレノイドインダクタは、磁束の方向が基板に水平であるため、ソレノイドインダクタの下部には、ビアにより互いに連結された第1配線金属ないし第3配線金属が積層された構造の周波数合成器回路が配置設計される。図10は、基板の損失を減少させるために、ソレノイドインダクタの下方にポリシリコンパターンを挿入した場合の一例を示した図面であり、図11は、図10でのポリシリコンパターンの背面図である。図示されたように、ソレノイドインダクタは、図4で前述したように、第1配線金属~第7配線金属、および最上位配線金属が積層されて構成される。第1配線金属は配線金属のうち最も薄く、最上位配線金属は配線金属のうち最も厚い。これ以外の配線金属は厚さが一定である。このような配線金属は、互いに絶縁層で分離されて、ビアにより互いに連結される。ソレノイドインダクタの下方には、ソレノイドインダクタで発生した磁束が基板へ漏れることを防止するために、ポリシリコンパターンをL字状に挿入する。このような構造では、基板の損失を減少させることで、尖鋭度の値を増加させられるようにする。前述した本発明の一実施例では、第1配線金属ないし第7配線金属、および第8配線金属である最上位配線金属が積層された構造のソレノイドインダクタに対してのみ説明したが、最上位配線金属は、工程によって第8配線金属以上に増加してもよい。上記のように、本発明は、単に限定された実施例と図面によって説明されたが、本発明は、これによって限定されず、本発明が属する技術分野で通常の知識を有する者により本発明の技術思想と下記に記載される特許請求範囲の均等範囲内でさまざまな修正および変形が当然可能である。