"半導体集積回路を構成するトランジスタ中のトラップの数を乱数により決定する工程と、前記トラップの各々の属性値を乱数により決定する工程と、前記トラップの集合の部分集合であって、前記部分集合に属するトラップがすべて同時に特性変動を起こした状態に遭遇する確率と、前記部分集合に属するトラップがすべて同時に特性変動を起こしたときに生じる前記半導体集積回路の特性変位量と、から所定の期間内に生じる前記半導体集積回路の特性変位量を推測する工程と、を含むことを特徴とするノイズ振幅評価方法。前記トラップの属性値は、トラップの振幅およびトラップの時定数を含むことを特徴とする請求項1記載のノイズ振幅評価方法。前記特性変位量は、RTNRandomTelegraphNoiseによるトランジスタの特性変位量の関数として算出されることを特徴とする請求項1記載のノイズ振幅評価方法。前記関数は、解析関数、または回路シミュレーションによる計算で求めた関数であることを特徴とする請求項3記載のノイズ振幅評価方法。前記確率は、前記トラップの属性値と前記所定の期間の関数として算出されることを特徴とする請求項1記載のノイズ振幅評価方法。全ての前記工程を多数回繰り返すことで、前記推測された特性変位量の統計分布を求めることを特徴とする請求項1乃至5のいずれか一に記載のノイズ振幅評価方法。前記推測された特性変位量の統計分布を解析関数によって近似することを特徴とする請求項6記載のノイズ振幅評価方法。前記推測された特性変位量の統計分布は、最大RTN振幅の統計分布であることを特徴とする請求項6または7に記載のノイズ振幅評価方法。請求項1乃至8のいずれか一に記載の方法によって推測された特性変位量の統計分布と、SNMStaticNoiseMarginのばらつきの統計分布との畳み込み積分に基づいて動作余裕を決定する半導体記憶装置の設計方法。半導体集積回路を構成するトランジスタ中のトラップの数を乱数により決定するトラップ数発生部と、前記トラップの各々の属性値を乱数により決定する属性発生部と、前記トラップの集合の部分集合であって、前記部分集合に属するトラップがすべて同時に特性変動を起こした状態に遭遇する確率と、前記部分集合に属するトラップがすべて同時に特性変動を起こしたときに生じる前記半導体集積回路の特性変位量と、から所定の期間内に生じる前記半導体集積回路の特性変位量を推測する特性変位算出部と、を備えることを特徴とするノイズ振幅評価装置。コンピュータに、半導体集積回路を構成するトランジスタ中のトラップの数を乱数により決定する処理と、前記トラップの各々の属性値を乱数により決定する処理と、前記トラップの集合の部分集合であって、前記部分集合に属するトラップがすべて同時に特性変動を起こした状態に遭遇する確率と、前記部分集合に属するトラップがすべて同時に特性変動を起こしたときに生じる前記半導体集積回路の特性変位量と、から所定の期間内に生じる前記半導体集積回路の特性変位量を推測する処理と、を実行させるプログラム。以下の分析は本発明において与えられる。ところで、特許文献1の方法は、RTNの時間的ランダム性を考慮しないため、正確なRTN振幅の見積もりが困難である。例えば、1日に1回、1msだけワースト状態に滞在するトラップが2個あったとする。これらのトラップが同時にワースト状態に存在する確率は、10-16程度である。仮にこれらトラップが存在するSRAMStaticRandomAccessMemoryのビットが毎秒1000回アクセスされるとすると、そのビットがこの状態に遭遇する確率は、10年間で3x10-5に過ぎないから、このような場合は事実上無視することができる。しかしながら、時間を考慮しないこの方法では、このような場合も100生じ得るものとして計算を行なうため、RTNの影響を過大評価してしまうことになる。また、非特許文献1の方法は、原理的に時間的ランダム性を正確に取り扱うことが可能であるが、過渡解析は非常に計算量が大きくなるため、実用的な時間でシミュレーションを完了することが困難である。さらに、非特許文献2、3は、基本的な考え方を開示するに留まり、RTNが引き起こす回路特性のシフト量の統計的分布を精度良く高速に求めるための具体的な手法が開示されず、このままでは実施することが難しい。本発明の1つのアスペクト側面に係るノイズ振幅評価方法は、半導体集積回路を構成するトランジスタ中のトラップの数を乱数により決定する工程と、トラップの各々の属性値を乱数により決定する工程と、トラップの集合の部分集合であって、部分集合に属するトラップがすべて同時に特性変動を起こした状態に遭遇する確率と、部分集合に属するトラップがすべて同時に特性変動を起こしたときに生じる半導体集積回路の特性変位量と、から所定の期間内に生じる半導体集積回路の特性変位量を推測する工程と、を含む。本発明の他のアスペクト側面に係るノイズ振幅評価装置は、半導体集積回路を構成するトランジスタ中のトラップの数を乱数により決定するトラップ数発生部と、トラップの各々の属性値を乱数により決定する属性発生部と、トラップの集合の部分集合であって、部分集合に属するトラップがすべて同時に特性変動を起こした状態に遭遇する確率と、部分集合に属するトラップがすべて同時に特性変動を起こしたときに生じる半導体集積回路の特性変位量と、から所定の期間内に生じる半導体集積回路の特性変位量を推測する特性変位算出部と、を備える。本発明の別のアスペクト側面に係るプログラムは、コンピュータに、半導体集積回路を構成するトランジスタ中のトラップの数を乱数により決定する処理と、トラップの各々の属性値を乱数により決定する処理と、トラップの集合の部分集合であって、部分集合に属するトラップがすべて同時に特性変動を起こした状態に遭遇する確率と、部分集合に属するトラップがすべて同時に特性変動を起こしたときに生じる半導体集積回路の特性変位量と、から所定の期間内に生じる半導体集積回路の特性変位量を推測する処理と、を実行させる。本発明によれば、トラップによって引き起こされる半導体集積回路の特性変位量を精度良く高速に求めることができる。以下、本発明を実施するための形態について、概説する。なお、以下の概説に付記した図面参照符号は、専ら理解を助けるための例示であり、図示の態様に限定することを意図するものではない。本発明の一実施形態に係るノイズ振幅評価方法は、半導体集積回路を構成するトランジスタ中のトラップの数を乱数により決定する工程図5のS02と、トラップの各々の属性値を乱数により決定する工程図5のS03と、トラップの集合の部分集合であって、部分集合に属するトラップがすべて同時に特性変動を起こした状態に遭遇する確率と、部分集合に属するトラップがすべて同時に特性変動を起こしたときに生じる半導体集積回路の特性変位量と、から所定の期間内に生じる半導体集積回路の特性変位量を推測する工程図5のS04と、を含む。ノイズ振幅評価方法において、トラップの属性値は、トラップの振幅およびトラップの時定数を含むことが好ましい。ノイズ振幅評価方法において、特性変位量は、RTNRandomTelegraphNoiseによるトランジスタの特性変位量の関数として算出されるようにしてもよい。ノイズ振幅評価方法において、関数は、解析関数、または回路シミュレーションによる計算で求めた関数であってもよい。ノイズ振幅評価方法において、確率は、トラップの属性値と所定の期間の関数として算出されるようにしてもよい。ノイズ振幅評価方法において、全ての工程を多数回繰り返すことで、推測された特性変位量の統計分布を求めるようにしてもよい。ノイズ振幅評価方法において、推測された特性変位量の統計分布を解析関数によって近似するようにしてもよい。ノイズ振幅評価方法において、推測された特性変位量の統計分布は、最大RTN振幅の統計分布であってもよい。半導体記憶装置の設計方法において、上記の方法によって推測された特性変位量の統計分布と、SNMStaticNoiseMarginのばらつきの統計分布との畳み込み積分に基づいて動作余裕を決定するようにしてもよい。なお、トラップとは、半導体基板やゲート絶縁膜中に存在し、キャリア電子や正孔を捕えたり放出することができる欠陥のことである。各トランジスタ中に存在するトラップの数は一定ではなく、製造時に確率的に決まる。トラップの属性とは、トラップの振幅およびトラップの時定数を含み、トラップの振幅は、トラップが2つの状態間を遷移したときに生じるトランジスタ特性例えばしきい値やドレイン電流値の変位幅を意味し、トラップの時定数は、捕獲または放出の各状態に留まる平均時間を意味する。以上のようなノイズ振幅評価方法によれば、トラップによって引き起こされる半導体集積回路の特性変位量を精度良く高速に求めることができる。したがって、例えばSRAM、DRAMなどの半導体集積回路を設計する際の動作余裕を決定する上で好適である。以下、実施例に即し、図面を参照して詳しく説明する。図1は、典型的なSRAMの1セルの回路図である。図1において、SRAMの1セルは、一対のビット線BL、BL’とワード線WLの交点に対応して配置され、インバータINV1を構成するNMOSトランジスタa1、d1、PMOSトランジスタp1と、インバータINV2を構成するNMOSトランジスタa2、d2、PMOSトランジスタp2とを備える。ソースを接地したNMOSトランジスタd1と、ソースを電源VCCに接続したPMOSトランジスタp1とは、それぞれドレインを共通に内部ノードV1としてNMOSトランジスタa1を介してビット線BLに接続し、それぞれゲートを共通にNMOSトランジスタa2を介してビット線BL’に接続する。ソースを接地したNMOSトランジスタd2と、ソースを電源VCCに接続したPMOSトランジスタp2とは、それぞれドレインを共通に内部ノードV2としてNMOSトランジスタa2を介してビット線BL’に接続し、それぞれゲートを共通にNMOSトランジスタa1を介してビット線BLに接続する。以下、NMOSトランジスタ、PMOSトランジスタを単にトランジスタと略す。SRAMの1セルの読出し時には、ビット線BL、BL’をハイレベルにプリチャージした後、ワード線WLをハイレベルとしてNMOSトランジスタa1、a2をオンとし、内部ノードV1、V2の電位をビット線BL、BL’に読み出す。ワード線WLをハイレベルとしたときのインバータINV1、INV2の伝達特性を同一グラフ上に表示したものが図2である。通常は、2つの伝達特性曲線に囲まれた閉領域が2つ形成され、○印で示した2つの交点が安定点となる。各閉領域に内接する最大の正方形の一辺の長さはStaticNoiseMarginSNMと略すと呼ばれる。2つのSNMSNM1、SNM2がともにゼロを超えれば、このセルは、読出し時において安定である。図3は、RTNによるMOSFETのドレイン電流の時間変動の例を示す図である。図3aでは、トラップが1個存在し、電流値が2つのレベル間で遷移している。あるトラップが生じさせる波形の性質は、遷移の振幅x、状態0での滞在時間t0の平均値τ0、状態1での滞在時間t1の平均値τ1、の3つのパラメータにより規定される。以下の説明では便宜上、状態0を良いほうのSNMを大きくする状態、状態1を悪いほうのSNMを小さくする状態とする。トランジスタ中には複数のトラップが存在する場合がある。その場合は、図3aに示すような波形が複数重なりあって、図3bに示すように複雑な波形が生じる。図3bでは、振幅xと振幅yのトラップが共存し、最大の振幅は、xyとなっている。図3では、振幅をドレイン電流の振れ幅としているが、振幅をしきい値の振れ幅で表現することもできる。電流の振れ幅は、それを相互コンダクタンスで割ることでしきい値の振れ幅に換算することができる。図1における各トランジスタa1、d1、p1、a2、d2、p2のRTNによるしきい値の振れ幅をそれぞれx1、x2、x3、x4、x5、x6と表す。RTNにより各トランジスタの特性が変化すれば、SNMもまた変化し、その変位量ΔSNMは、式1のようにx1~x6の関数として与えられる。ΔSNM=F1x1,x2,x3,x4,x5,x6式1ここで、関数F1は、回路シミュレーションにより計算することができる。この計算は、静特性の計算であるから、過渡解析に比べて著しく短時間で実行することができる。また、関数F1の形がシミュレーションにより判れば、関数F1を任意の解析関数で近似することも可能である。例えば、SNMであれば、関数F1は、1次または2次多項式で良好に近似できることが知られている。このような近似式を用いることで関数F1をさらに高速に計算することができる。次に、ノイズ振幅評価装置について説明する。図4は、本発明の一実施例に係るノイズ振幅評価装置の構成を示す図である。トラップ数発生部11は、各トランジスタ中のトラップの数を所定の分布関数に従ってランダムに決定する。属性発生部12は、各トラップの属性値振幅x、状態0に滞在する時間の平均値τ0、状態1に滞在する時間の平均値τ1を所定の分布関数に従ってランダムに決定する。特性変位算出部13は、各トラップの属性を元に、所定の動作期間内に十分に高い確率で発生しうる最大の特性変位を、式1などを利用して算出する。結果記録部14は、算出された最大の特性変位を記録する。シミュレーション実行部16は、入力部15から実行に必要な情報を入力し、トラップ発生部11、属性発生部12、特性変位算出部13、結果記録部14を統括して最大振幅を繰り返し計算し、出力部17からシミュレーション結果を出力する。ここでシミュレーション結果は、ランダムに毎回変化する。言い換えれば、シミュレーション実行部16は、モンテカルロシミュレーションを実行する。入力部15から入力される情報は、トラップ数とトラップの属性の統計的分布を規定するパラメータである。出力部17から出力される情報は、最大振幅の統計分布累積度数分布やヒストグラムとして記述されるである。なお、以上のようなノイズ振幅評価装置は、パーソナルコンピュータやエンジニアリングワークステーションなどのコンピュータで構成され、このコンピュータに各工程ないしステップに対応する処理を行うプログラムを実行させることで各部が機能するようにしてもよい。また、プログラムは、コンピュータによって読み出し可能とされる記録媒体に記録しておくようにしてもよい。次に、ノイズ振幅評価装置の動作について説明する。図5は、本発明の一実施例に係るノイズ振幅評価装置の動作を表すフローチャートである。ステップS01において、入力部15は、少なくとも各トランジスタにおけるトラップの数とトラップの属性の統計的分布を規定する情報、例えば、以下のような情報を入力する。a各トランジスタにおけるトラップの個数の平均値b各トラップが生じさせる振幅の平均値cトラップの平均時定数τの上限τminと下限τmaxdトラップのエネルギーEの上限Eminと下限Emaxまた、シミュレーションの繰り返し数を入力する。ステップS02において、トラップ数発生部11は、各トランジスタ中のトラップ数を、所定の統計分布に従うようランダムに決定する。例えば、上記aで入力した個数の平均値に対応したポアソン分布に従う乱数を発生させ、発生した数をもってトラップ数とする。ステップS03において、属性発生部12は、各トラップについてその属性値を決定する。属性値の決定は、例えば、以下のように行なうのが好適である。上記bで入力された振幅の平均値に対応した指数分布に従う乱数を発生させ、発生した数をもって振幅xとする。また、logτminからlogτmaxの一様乱数を発生させ、これをlogτとし、EminからEmaxの一様乱数を発生させ、これをEとし、により、τ0とτ1を決定する。ただし、EFは、フェルミ準位、kBは、ボルツマン定数、Tは、絶対温度である。なお、式3aは、状態1が電荷が捕獲されている状態に対応する場合の式であるが、状態1が電荷が捕獲されていない状態に対応する場合は、とすれば良い。ステップS04において、特性変位算出部13は、特性変位を算出する。ステップS04については、図6を参照してより詳細に説明する。ステップS02とステップS03において、仮にSRAM中のトラップ数は3であり、各トラップ1、2、3の振幅が図6aに示すように決定されたものとする。SRAMを読み出すためにワード線WLの電圧をハイレベルにした瞬間に、各トラップの状態の組合せは、すべてのトラップが状態0である場合000、トラップ1のみが状態1である場合100、...、全トラップが状態1である場合111の8通りが存在する。各場合におけるSNM1の変位劣化幅は、式1により算出でき、その結果が図6bのようであったとする。ここで、横棒が長いほど劣化が大きい悪い方向の特性変位が大きいことを表す。トラップiが状態1に有る確率式3aまたは式3bにおけるpをpiと表すと、状態000に遭遇する確率P000は、1-p11-p21-p3であり、状態100に遭遇する確率P100は、p11-p21-p3であり、...、状態111に遭遇する確率P111は、p1p2p3となる。このSRAMを繰り返しN回読み出したとすると、その間に少なくとも状態ijkに1回遭遇する確率は、各トラップの時定数τが読出しの間隔に比べて十分小さいとすると、で与えられる。なお、ijkは、3個のトラップから成る集合の部分集合を規定すると解釈できる。トラップ1は、i=1であればその部分集合に含まれ、i=0であれば含まれない。トラップ2は、j=1であればその部分集合に含まれ、j=0であれば含まれない。トラップ3は、k=1であればその部分集合に含まれ、k=0であれば含まれない。Pijkは、ijkでこのように規定された部分集合に属する全トラップがすべて同時に悪い方向にスイッチする確率である、と言い換えることができる。所定の期間を適宜決定し、SRAMがアクセスされる頻度例えば毎秒1000回を与えると、所定の期間に対応する式4におけるNが決定され、000~111の組合せに遭遇する確率が確定する。遭遇確率は、一般に上記の所定の期間の関数となる。ここで遭遇確率がある基準値例えば10とする以上である組合せであって特性変位が悪い方向に最大であるものを選択し、これを所定の動作期間内に十分に高い確率で発生しうる最大の特性変位とする。ここで所定の期間とは、着目する任意の期間であって、例えばSRAMを10年使用するとしてその間に遭遇するであろう最大の劣化量を計算したい場合には10年とすれば良い。ステップS05において、結果記録部14は、ステップS04で決定された特性変位を記録する。ここで、その変位値自体を記録しても良いが、変位値が取りうる値の範囲を複数の区間に分割し、各区間に属する変位が発生した回数を記録しても良い。この場合、ステップS05では、当該変位が属する区間に対応するカウンタを1だけ加算するだけで良い。ステップS06において、シミュレーション実行部16は、シミュレーション回数が予め指定された繰り返し回数試行回数に達したか否かを判断し、達していなければステップS02に戻り、達していればステップS07に進む。ステップS07において、出力部17は、得られた特性変位の統計分布を出力する。例えば、得られた個々の特性変位値の全リスト、あるいは上記したカウンタの値の分布言い換えれば度数分布、ヒストグラム、などを出力する。以上のようなノイズ振幅評価方法によれば、RTNによる特性変位量を式1のような関数によって、またその特性変位量が発生する確率を式4のような確率モデルによって算出する。これにより、ある動作期間内に遭遇するであろう最大の特性変位を、回路シミュレーションによる過渡解析を用いることなく、高速に計算することができる。次に、確率密度関数について説明する。モンテカルロシミュレーションで得られた特性変位の度数分布は、確率密度関数に換算することができる。図7における●印は、本発明によるシミュレーションにより得られたSNMの度数分布を確率密度に換算したものである。モンテカルロシミュレーションの試行回数を増やすことで、より低い確率の領域まで確率密度関数を計算できるが、試行回数には限界がある。したがって、図7では、確率密度が10-4以下の領域をモンテカルロシミュレーションでは計算できていない。このような場合、モンテカルロシミュレーションで得られた確率密度関数を解析関数で近似し、その関数を用いた外挿を行なうことで、低確率領域での特性変位の分布を推測することが可能である。図7の曲線は、モンテカルロシミュレーションの結果をガンマ分布で近似したものである。RTNによる特性変位は、ガンマ分布によって良好な近似が得られる場合が多い。このような近似を行なうことで、非常に低確率で発生する特性変位の統計分布を推測することができる。低確率領域は、大規模回路例えば大容量SRAMで特に重要である。次に、SRAMの動作余裕について説明する。近年のLSIでは、RTN以外に特性ばらつきが重要である。SRAMにおけるSNMもRTNとは無関係に大きくばらついている。SRAMなどの回路は、ばらつきとRTNが存在しても確実に正常動作するように余裕を持って設計する必要がある。図8を参照して必要な動作余裕を決定する方法を説明する。図8において、破線は、SNMのばらつきの分布を表す。横軸は、SNMの設計値からの変位を示し、SNMのばらつきの標準偏差で規格化されており、左にいくほどSNMが減る。SNMの設計値は、SNMがゼロを下回らないよう十分大きくする必要がある。SRAMは、出荷時にテストによって良品を選別し、不良品を廃棄する。その結果、テスト後のSNMの分布は、破線のように左側が切り落とされたガウス分布となる。RTNによる特性変位は、このようなばらつき時間に依存しない特性変位に加算されて生じる。両者が合計された後のSNM変位の確率密度関数実線は、ばらつきの確率密度関数破線と、RTNによる特性変位の確率密度関数点線との畳み込み積分によって計算することができる。このようにして計算された確率密度関数を元に、SRAMの動作余裕を決定することができる。すなわち、図8において、一点鎖線の左側のSNMが生じる確率が所定の基準値を下回るように動作余裕を決定する。RTNによる特性変位の確率密度関数は、モンテカルロシミュレーション結果を解析関数で近似することで決定することができる。以上の例においては、ゲート絶縁膜中のトラップに電荷が捕獲されているか否かに応じて生じるトランジスタのドレイン電流、あるいはしきい値の変動がSRAMに与える影響を解析した。本発明は同様にして、トラップの状態変化によって生じるトランジスタの他の特性変動の解析に用いることができる。例えば、ゲート絶縁膜中のトラップに電荷が捕獲されているか否かに応じて生じるゲート漏れ電流の変動、半導体基板中のトラップの構造が2つの準安定状態間を遷移することで生じる接合リーク電流の変動、などの解析にも適用可能である。なお、前述の特許文献等の各開示を、本書に引用をもって繰り込むものとする。本発明の全開示請求の範囲を含むの枠内において、さらにその基本的技術思想に基づいて、実施形態ないし実施例の変更調整が可能である。また、本発明の請求の範囲の枠内において種々の開示要素の多様な組み合わせないし選択が可能である。すなわち、本発明は、請求の範囲を含む全開示、技術的思想にしたがって当業者であればなし得るであろう各種変形、修正を含むことは勿論である。"