複数のユニットを接続して構成する半導体試験装置であって、第1のユニットと第2のユニットとの間を接続してロックする第1のロック機構のロック状態を検出する第1のロック状態検出部と、前記第2のユニットと第3のユニットとの間を接続してロックする第2のロック機構のロック状態を検出する第2のロック状態検出部と、前記第1のロック状態検出部が検出するロック状態および前記第2のロック状態検出部が検出するロック状態に基づいて、前記第1のロック機構と前記第2のロック機構との制御を行う制御部と、を備えていることを特徴とする半導体試験装置。前記制御部は、前記第1のロック機構が行う第1のロック動作の次に前記第2のロック機構が行う第2のロック動作を行うシーケンスを制御し、このシーケンスを再開するときに、前記第1のロック状態検出部が検出するロック状態および前記第2のロック状態検出部が検出するロック状態に基づいて、前記第1のロック動作と前記第2のロック動作とのうち何れか一方または両方を省略するように前記シーケンスを制御することを特徴とする請求項1記載の半導体試験装置。前記第1のロック状態検出部および前記第2のロック状態検出部は、相手方のユニットと接続するためのシリンダ内部を運動するピストンの位置がロック位置にあることを検出するロック側センサとアンロック位置にあることを検出するアンロック側センサとに基づいて、前記ロック状態を検出することを特徴とする請求項2記載の半導体試験装置。前記制御部は、前記シーケンスを行っているときに前記第1のロック機構のロック状態および前記第2のロック機構のロック状態をメモリに記憶し、このメモリに記憶されている情報と前記第1のロック状態検出部が検出するロック状態および前記第2のロック状態検出部が検出するロック状態とに基づいて、前記シーケンスを再開する前に前記第1のロック機構と前記第2のロック機構とのうち何れか一方または両方が手動で操作されたか否かを判定することを特徴とする請求項3記載の半導体試験装置。複数のユニットを接続して半導体試験装置を構成する半導体試験装置のユニット接続方法であって、第1のユニットを第2のユニットに接続してロックする第1のロック動作の次に前記第2のユニットと第3のユニットとを接続してロックする第2のロック動作を行うシーケンスを制御し、このシーケンスを再開するときに、前記第1のユニットと前記第2のユニットとの間のロック状態および前記第2のユニットと前記第3のユニットとの間のロック状態を検出して、前記第1のロック動作と前記第2のロック動作とのうち何れか一方または両方を省略することを特徴とする半導体試験装置のユニット接続方法。従って、ステートおよび動作状態を記憶するメモリを用いて、電力の供給を再開した後のシーケンスを行っている。このメモリは所定の基板シーケンス制御回路基板に搭載されている。このシーケンス制御回路基板は所定のタイミングでバージョンアップを行うことがあり、また定期的なメンテナンスを行う。或いは基板に故障を生じることもある。これらの場合には、シーケンス制御回路基板の交換が行われる。交換後のシーケンス制御回路基板のメモリの内容は新しい内容となっており、交換前の情報ステートおよび動作状態は失われている。よって、新たなメモリに記憶されるステートおよび動作状態は現在のロック状態を正確に示していない。従って、新たなメモリの情報に基づいてシーケンスを再開すると、予期しない動作が行なわれることになる。例えば、テストヘッドとベースユニットとの間が実際にはロックされていないにもかかわらず、ロックされていると認識すること等がある。このため、予期しない動作を行い、各ユニットに故障或いは破損を生じる可能性がある。シーケンス制御回路基板を交換したときには、全てのユニットのロックを解除し、且つメモリの情報を初期化し、シーケンスを最初から全てやり直すことで、適切にシーケンスを再開させることができる。これにより、前記の予期しない動作が発生することはない。しかし、この場合は、ロック解除や新たなロック動作が必要となり、DUTの試験が開始されるまでの時間が長時間化することになる。シーケンス制御回路基板には、メモリ以外にも種々の機能通信バスの制御、異常発熱や電源異常のアラーム発生時に対処する機能等が備えられている。よって、これらの機能が故障したときには、やはりシーケンス制御回路基板の交換が必要になる。このため、前述したように予期しない動作が発生するか、或いはロック解除や新たなロック動作といった動作を行うことで、DUTの試験が開始されるまでの時間が長時間化することになる。そこで、本発明は、半導体試験装置の各ユニットを接続するシーケンスを再開するときに、メモリに記憶された情報を使用することなく、シーケンスを再開させることを目的とする。以上の課題を解決するため、本発明の半導体試験装置は、複数のユニットを接続して構成する半導体試験装置であって、第1のユニットと第2のユニットとの間を接続してロックする第1のロック機構のロック状態を検出する第1のロック状態検出部と、前記第2のユニットと第3のユニットとの間を接続してロックする第2のロック機構のロック状態を検出する第2のロック状態検出部と、前記第1のロック状態検出部が検出するロック状態および前記第2のロック状態検出部が検出するロック状態に基づいて、前記第1のロック機構と前記第2のロック機構との制御を行う制御部と、を備えていることを特徴とする。この半導体試験装置によれば、第1のロック状態検出部および第2のロック状態検出部を用いて、実際のロック状態を検出している。そして、検出したロック状態に基づいて第1のロック機構と第2のロック機構との制御を行っているため、メモリを用いることなくシーケンスを再開させることができる。また、前記制御部は、前記第1のロック機構が行う第1のロック動作の次に前記第2のロック機構が行う第2のロック動作を行うシーケンスを制御し、このシーケンスを再開するときに、前記第1のロック状態検出部が検出するロック状態および前記第2のロック状態検出部が検出するロック状態に基づいて、前記第1のロック動作と前記第2のロック動作とのうち何れか一方または両方を省略するように前記シーケンスを制御することができる。これにより、第1のロック動作と第2のロック動作とのうち何れか一方または両方を不要なロック動作として省略することができ、シーケンスを再開したときに、DUTの試験開始までの時間を短縮化できるようになる。また、前記第1のロック状態検出部および前記第2のロック状態検出部は、相手方のユニットと接続するためのシリンダ内部を運動するピストンの位置がロック位置にあることを検出するロック側センサとアンロック位置にあることを検出するアンロック側センサとに基づいて、前記ロック状態を検出することができる。ロック側センサおよびアンロック側センサの2つのセンサを用いてピストンの位置を検出している。これにより、ロック状態であるか否かの検出精度を向上させることができ、第1のロック機構および第2のロック機構の状態を確実に検出することができるようになる。また、前記制御部は、前記シーケンスを行っているときに前記第1のロック機構のロック状態および前記第2のロック機構のロック状態をメモリに記憶し、このメモリに記憶されている情報と前記第1のロック状態検出部が検出するロック状態および前記第2のロック状態検出部が検出するロック状態とに基づいて、前記シーケンスを再開する前に前記第1のロック機構と前記第2のロック機構とのうち何れか一方または両方が手動で操作されたか否かを判定することができる。第1のロック状態検出部および第2のロック状態検出部が検出するロック状態は現在の状態であり、給電を停止する前のロック状態をメモリに記憶させて比較を行うことで、給電を停止しているときに第1のロック機構、第2のロック機構が手動で操作されたか否かを検出することができる。これにより、安全なシーケンスの再開を行うことができる。また、本発明の半導体試験装置のユニット接続方法は、複数のユニットを接続して半導体試験装置を構成する半導体試験装置のユニット接続方法であって、第1のユニットを第2のユニットに接続してロックする第1のロック動作の次に前記第2のユニットと第3のユニットとを接続してロックする第2のロック動作を行うシーケンスを制御し、このシーケンスを再開するときに、前記第1のユニットと前記第2のユニットとの間のロック状態および前記第2のユニットと前記第3のユニットとの間のロック状態を検出して、前記第1のロック動作と前記第2のロック動作とのうち何れか一方または両方を省略することを特徴とする。本発明は、第1のロック状態検出部および第2のロック状態検出部を用いて、ロック状態を検出している。これにより、メモリに情報を記憶させることなく、実際のロック状態を検出することができ、適切にシーケンスを再開させることができる。以下、本発明の実施形態について説明する。図1は半導体試験装置の全体構成を示している。この半導体試験装置は、テスタ本体1とテストヘッド2とベースユニット3とヘッド旋回装置4と旋回アーム5と回転軸6とプローバ7とプローブカード8とを備えて構成している。このうち、テストヘッド2とベースユニット3とプローブカード8とはユニットであり、相互にユニットを接続することで、半導体試験装置が構成される。テスタ本体1は半導体試験装置の全体の制御を行っている。テストヘッド2は図示しない試験部ピンエレクトロニクスカードを1枚または複数枚装着している。このピンエレクトロニクスカードは、図示しない被試験デバイスDUT:DeviceUnderTestに対して試験信号を印加して、DUTからの応答信号に基づいてDUTの試験を行う。ベースユニット3はテストヘッド2とプローブカード8との間を中継する装置インターフェイスになる。テストヘッド2にベースユニット3を接続し、接続後のベースユニット3をプローブカード8に接続することで、テストヘッド2とプローブカード8との間が接続されて、電気的に導通する。ヘッド旋回装置4は回転軸6を回転中心として旋回アーム5を旋回させる。旋回アーム5にはテストヘッド2が取り付けられており、図1に示す位置から図2に示す位置まで約180度旋回することで、テストヘッド2に接続されたベースユニット3がプローブカード8に接続可能な状態となる。プローバ7はDUTが多数形成されているウェハを内部に保持しており、このウェハのDUTにプローブカード8のプローブ針を接触させる。プローバ7に設けられるプローブカード8は、ベースユニット3が接続される面にコネクタを有しており、その反対面には前記のプローブ針を設けている。よって、図2のように、テストヘッド2とベースユニット3とプローブカード8とが接続され、プローブカード8のプローブ針がウェハ上のDUTに接触することで、テストヘッド2のピンエレクトロニクスカードとDUTとの間を電気的に導通することができる。そして、電気的に導通した後に、DUTの試験を行う。このため、テストヘッド2とベースユニット3とプローブカード8とはそれぞれユニットとして相互に順番に接続される。ここでは、テストヘッド2は第1のユニットになり、ベースユニット3は第2のユニットになり、プローブカード8は第3のユニットになる。そして、第1のユニットと第2のユニットとの間が接続され、第2のユニットと第3のユニットとの間が接続される。勿論、テストヘッド2、ベースユニット3およびプローブカード8以外にも任意のユニットを接続するものであってもよい。テストヘッド2とベースユニット3との間、およびベースユニット3とプローブカード8との間を接続するときには、ユニット間を確実に固定して分離不能な状態としなければならない。このために、ユニット間を接続するときには、一方のユニットに他方のユニットをロックした状態とする。図3および図4は、ユニット間のロック機構ロック機構を示している。ここでは、テストヘッド2とベースユニット3との間を接続してロックする第1のロック機構10を示しているが、ベースユニット3とプローブカード8との間を接続してロックする第2のロック機構図示せずも同様の機構になっている。なお、第1のロック機構10および第2のロック機構は、ユニット間を接続してロックするものであれば、例えばクランプ手段等により相手方のユニットを保持する等、図3および図4の機構以外のものを採用してもよい。また、第1のロック機構10および第2のロック機構20は機械的なロック機能に加え、ユニット間を電気的に接続するコネクタ機能を有する部品であってもよい。このときには下記の保持部材17と嵌合部18との間の嵌合面に電極を設けるようにする。図3において、ロック機構10は一対のシリンダ機構10A、10Bと保持部材17と嵌合部18とを備えている。シリンダ機構10Aはシリンダ11とピストン12とピストンロッド13とアンロック側センサ20とロック側センサ21とを備えており、シリンダ機構10Bはシリンダ14とピストン15とピストンロッド16とアンロック側センサ22とロック側センサ23とを備えている。シリンダ機構10Aはテストヘッド2に取り付けられておりベースユニット3に取り付けてもよい、シリンダ11の内部でピストン12が往復運動をする。ピストン12はシリンダ11の内部に供給するエアをコントロールすることで、ピストン12の位置が伸張位置と収縮位置とに変位する。シリンダ機構10Bも同様の構成となっている。よって、ピストンロッド13、16は一方のピストン12、15が伸張位置に変位することで、他方が収縮位置に変位する。これにより、押し引き動作がされる。そして、両ピストンロッド13、16の先端に保持部材17を取り付けている。この保持部材17はL字状をしており、ピストン12、15の押し引き動作に伴って、その位置が変位する。保持部材17の先端は嵌合部18に挿抜されるようになっている。嵌合部18はベースユニット3に取り付けられておりテストヘッド2に取り付けてもよい、保持部材17が挿入されることにより、テストヘッド2とベースユニット3との間が保持されてロックされる。図3のロック機構はテストヘッド2およびベースユニット3の四隅或いはそれ以上の箇所に設けることで、両ユニットの間をロックすることができる。これにより、旋回アーム5を旋回させたとしても、ベースユニット3はテストヘッド2に確実にロックされた状態となる。図3ではピストン12の位置を伸張位置、ピストン15の位置を収縮位置とすることで、保持部材17を嵌合部18に挿入してロックしている。このときのピストン12、15の位置がロック位置になる。一方、ピストン16の位置を伸張状態とし、ピストン12の位置を収縮位置とすることで、保持部材17は嵌合部18から抜去してロックを解除アンロックしている。このときのピストン12、15の位置がアンロック位置になる。アンロック側センサ20、22およびロック側センサ21、23はピストン12、15を検出している。図3のようにロックされていると、ロック側センサ21、23はピストン12、15を検出している状態になっており、アンロック側センサ20、22はピストン12、15を検出していない状態になっている。図4のようにアンロックされていると、ロック側センサ21、23はピストン12、15を検出していない状態になっており、アンロック側センサ20、22はピストン12、15を検出している状態になっている。つまり、これらのアンロック側センサ20、22およびロック側センサ21、23によりロックされているかアンロックされているかを検出することができる。図5はシーケンス制御部32の接続関係を示している。第1のアンロック側センサ20、第1のロック側センサ21は、図3および図4で示したアンロック側センサ20、ロック側センサ21である。なお、アンロック側センサ22、ロック側センサ23を図5の第1のアンロック側センサ20、第1のロック側センサ21としてもよい。第1のアンロック側センサ20、第1のロック側センサ21はテストヘッド2とベースユニット3との間の第1のロック機構10のロック状態ロックされているかアンロックされているかを検出している。第2のロック機構は第1のロック機構10と同様の構成をしており、第2のアンロック側センサ30、第2のロック側センサ31を設けている。これらのセンサにより、ベースユニット3とプローブカード8との間のロック状態を検出している。よって、第1のアンロック側センサ20および第1のロック側センサ21は第1のロック機構10のロック状態を検出する第1のロック状態検出部となる。一方、第2のアンロック側センサ30および第2のロック側センサ31は第2のロック機構のロック状態を検出する第2のロック状態検出部となる。シーケンス制御部32は、第1のロック機構10を用いた第1のロック動作および第2のロック機構を用いた第2のロック動作のシーケンスの制御を行う制御部である。このシーケンス制御部32は、第1のアンロック側センサ20、第1のロック側センサ21、第2のアンロック側センサ30、第2のロック側センサ31からセンサ状態ピストンを検出しているか否かを入力している。シーケンス制御部32はテストヘッド2に搭載されるシーケンス制御回路基板にその機能を持たせることができる。なお、シーケンス制御部32の機能を持つシーケンス制御回路基板はテストヘッド2以外の装置、例えばテスタ本体1等に設けるようにしてもよい。ベースユニット3はテストヘッド2に接続されてロックされ第1のロック動作、このベースユニット3はプローブカード8に接続されてロックされる第2のロック動作。第1のロック動作の次に第2のロック動作を行うことにより、ユニット間を接続してロックするシーケンスが行われる。このシーケンスの制御をシーケンス制御部32が行う。このために、シーケンス制御部32は第1のロック機構10および第2のロック機構40の制御を行っている。第1のロック機構10はテストヘッド2とベースユニット3との間をロックさせる機構であり、第2のロック機構40はベースユニット3とプローブカード8との間をロックさせる機構である。次に、動作について説明する。図6は本実施形態の動作シーケンスを示している。最初に、第1のロック動作がされているか否かを判定するステップS1。この判定には、アンロック側センサ20または22とロック側センサ21または23とを用いる。なお、アンロック側センサ20と22との両方、およびロック側センサ21と23との両方に基づいて第1のロック動作が行われているか否かを判定すると、4つのセンサを用いて二重にチェックすることができ、判定の信頼性が向上する。アンロック側センサ20がオフピストンを検出していないことをオフとするになっており、ロック側センサ21がオンピストンを検出していることをオンとするになっていれば、ロックされていることが認識される。一方、アンロック側センサ20がオンになっており、ロック側センサ21がオフになっていれば、アンロックされていることが認識される。初期状態では、第1のロック動作は行われていない。よって、この場合には、第1のロック動作は行われていないと判定される。そして、第1のロック操作を開始するための第1のロック操作が行なわれているか否かを判定するステップS2。この第1のロック操作が行なわれないであれば、当該第1のロック操作が行なわれるまでステップS2を繰り返す。そして、第1のロック操作が行なわれたときに、実際に第1のロック動作を行うステップS3。つまり、ピストン12、15を運動させて、保持部材17を嵌合部18に挿入する。これにより、図4のアンロックから図3のロックに遷移する。そして、テストヘッド2とベースユニット3との間がロックされているか否かを確認するステップS4。ロックされていないと認識されれば、第1のロック動作が行われたにもかかわらず、ロックされていないことになる。この場合には、異常が生じていることが認識され、エラー処理を行うステップS5。ステップS4でロックされていることが確認されたときには、第2のロック動作を開始するための第2のロック操作が行なわれたか否かを判定するステップS6。この第2のロック操作が行なわれるまで、ステップS6を繰り返す。第2のロック操作が行なわれると、実際に第2のロック動作を行うステップS7。この場合も第1のロック操作と同様に、ベースユニット3またはプローブカード8に取り付けられたシリンダ機構のピストンを運動させて保持部材を嵌合部に挿入する。これにより、アンロックからロックに遷移する。そして、ベースユニット3とプローブカード8との間がロックされているか否かを確認するステップS8。ロックされていないと認識されれば、異常であることが認識され、エラー処理を行うステップS9。以上により、第1のロック動作と第2のロック動作とが行われ、テストヘッド2とベースユニット3とプローブカード8とが接続されてロックされた状態となる。そして、ステップS8においてロックされたことが確認されたときには、その他の処理のためのその他の操作が行なわれたか否かを判定するステップS10。その他の処理としては、第1のロック操作および第2のロック操作を行った後にDUTの試験を行い、その後にロックを解除するアンロック動作を行うためのアンロック操作等がある。このその他の操作が行なわれるまでステップS10を繰り返す。そして、その他の操作が行なわれた後に、当該操作に対応するその他の処理アンロック動作等を行うステップS11。以上の処理シーケンスをシーケンス制御部32が行う。ステップS1からS11までのシーケンスを行っているときに、半導体試験装置に対する電力の供給給電が停止することがある。例えば、落雷等による停電により給電が停止し、或いは積極的に給電を停止することもある。この場合には、復旧処理が行われて、給電が再開されることになる。給電が再開されると、シーケンス制御部32は動作を最初から再開する。つまり、ステップS1からシーケンスを再開する。ステップS1では第1のロック動作がされているか否かを判定している。ステップS3よりも前の段階で電力の供給が停止した場合には、この状態では未だ第1のロック動作および第2のロック動作が行われていないことになる。このときには、第1のロック機構10のロック状態を検出するアンロック側センサ20がオンになっており、ロック側センサ21がオフになっている。これにより、ステップS2に進む。一方、ステップS3以降且つステップS7よりも前の段階で給電が停止した場合には、第1のロック動作は行われている第2のロック動作は行われていない。このときには、第1のロック機構10のアンロック側センサ20がオフになっており、ロック側センサ21がオンになっていることが検出される。よって、ステップS1で第1のロック動作が行われていると判定され、第1の給電処理が行われるステップS12。第1の給電処理は、第1のロック機構10に対して電力の供給を行う処理である。そして、第2のロック動作が行われているか否かを判定するステップS13。ステップS7以降の段階で給電が停止した場合には、第2のロック動作も行われていることになる第1のロック動作は行われている。よって、ステップS13において、第1のロック動作が行われ、且つ第2のロック動作が行われていないと判定されれば、ステップS6に移行する。これにより、第2のロック操作の判定を行なう。一方、第2のロック動作が行われていると判定されれば、第2の給電処理を行うステップS14。第2の給電処理は、第2のロック機構40に対して電力の供給を行う処理であり、これにより第2のロック機構40に対しても電力の供給が行われる。そして、ステップS10に移行する。従って、シーケンスの途中で停電等により給電が停止した場合に、給電を再開し、これに伴いシーケンスを再開する。このとき、シーケンスの最初ステップS1において第1のロック動作が行われているか否かを判定し、またステップS13において第2のロック動作が行われているか否かを判定している。そして、第1のロック状態検出部第1のロック機構10のアンロック側センサ20、ロック側センサ21および第2のロック状態検出部第2のロック機構40のアンロック側センサ、ロック側センサに基づいて、ステップS6に移行させるか、或いはステップS10に移行させている。これにより、第1のロック動作およびこれに関連する動作ステップS2からS5までを省略することができる。或いは、第1のロック動作およびこれに関連する動作と第2のロック動作およびこれに関連する動作ステップS6からS9までとを省略することができる。従って、シーケンス再開時に、第1のロック動作または第1のロック動作と第2のロック動作との両動作を省略することができる。これにより、DUTの試験を開始するまでの時間を短縮化できる。第1のロック動作、第2のロック動作が行われているか否かは、第1のロック状態検出部、第2のロック状態検出部がピストン12を検出することにより判定する。つまり、ピストン12の物理的な位置に基づいて判定を行っている。このため、メモリ等の記憶装置にステータスおよび動作状態を記憶させることなく、ロック状態を検出して処理を行うことができる。従って、メモリの情報を使用することなくシーケンスを再開しているため、メモリを搭載したシーケンス制御回路基板を交換アップグレードやメンテナンス、故障等により交換してメモリの内容が更新されたとしても、正しいロック動作を行うことが可能になる。また、シーケンス制御回路基板のシーケンスに関わらない他の回路を交換することにより、基板全体を交換したとしても、本実施形態のシーケンスに影響を及ぼすことがない。以上において、第1のロック動作および第2のロック動作の検出は、アンロック側センサ20およびロック側センサ21の2つのセンサを用いているが、他の手段により検出してもよい。例えば、保持部材17の位置を検出するセンサを用いることでも、ロックされているかアンロックされているかを検出することは可能である。また、保持部材17と嵌合部18とに電気的に接続するコネクタ機能がある場合、その間に電気を通して導通していればロック、導通していなければアンロックとして検出することができる。アンロック側センサ20とロック側センサ21との2つのセンサを用いることによって、ロックされているかアンロックされているかを認識しているが、1つのセンサを用いて判定を行なってもよい。ただし、2つのセンサを用いることで、二重のチェックを行うことができ、検出の信頼性は向上する。アンロック側センサ20およびロック側センサ21はセンサであり、センサの状態が常にオフになる故障オープンモードを生じることがある。また、センサの状態が常にオンになる故障ショートモードを生じることがある。よって、アンロック側センサ20とロック側センサ21との2つのセンサを用いている。前述したように、アンロック側センサ20およびロック側センサ21は、オープンモードまたはショートモードの故障を生じることがある。そこで、これら2つのセンサの状態を検出する。図7のフローは図6のステップS4ロックされているか否かを判定する処理を故障検出に適用した場合を示している。なお、この図7のフローは図6のステップS8にも適用することができる。まず、図7において、ロック側センサがオンになっているかを検出するステップS21。図6のステップS4の時点では、ステップS3により既に第1のロック動作が行われているため、ロック側センサがオンとして検出されなくてはならない。よって、通常は、ステップS21ではロック側センサ21がオンになっていると判定される。また、図6のステップS4の時点ではロックがされているため、アンロック側センサ20はオフになっていなければならない。この判定、つまりアンロック側センサ20がオフになっているか否かの判定を行うステップS22。通常は、このステップS22ではアンロック側センサ22はオフになっている。従って、アンロック側センサ22がオフになっている場合には、2つのセンサは共に正常であると判定し、その旨を表示するステップS23。なお、この表示は適宜の表示手段によって行われ、例えば当該表示手段をテスタ本体1に設けることができる。ステップS22でアンロック側センサ22がオフになっていないと判定された場合、つまりオンになっていると判定された場合には、本来オフとして検出されるべきアンロック側センサ22がオンになっていることが検出される。つまり、アンロック側センサ22に故障を生じていることが認識される。これにより、適宜の表示手段にアンロック側センサ22に故障を生じていることを表示するステップS24。ステップS21でロック側センサ21がオンになっていない場合、つまりオフになっている場合には、少なくともロック側センサ21が故障をしていることが認識される。これは、既に第1のロック動作が行われており、ロック側センサ21はオンになっていなければならないためである。次に、アンロック側センサ20がオンになっているか否かを判定するステップS25。第1のロック動作が行われているため、アンロック側センサ20はオフになっていなければならない。アンロック側センサ20がオフになっていれば、アンロック側センサ20は正常であることが認識される。よって、この場合は、ロック側センサ21に故障を生じている旨を表示するステップS26。一方、アンロック側センサ20がオンになっている場合には、アンロック側センサ20にも故障を生じていることが認識される。よって、この場合には、2つのセンサとも故障と認識され、センサの故障ではなく第1のロック機構10そのものが故障していると認識する。例えば、シリンダ11の内部のピストン12が動作不能になっていることを認識する。そして、その旨を表示するステップS27。従って、図7のフローにより、アンロック側センサ20、ロック側センサ21または第1のロック機構10の何れの故障であるかを認識することができる。これにより、故障箇所を特定でき、特定された故障箇所を迅速に修理することができる。このため、DUTの試験を開始するまでに要する時間を短縮化することができる。次に、変形例について説明する。前述した実施形態では、第1のロック状態検出部および第2のロック状態検出部がロック状態を検出して、シーケンス制御部32がシーケンスの制御を行っていた。つまり、メモリ例えば、停電時保持デバイスに記憶させた情報ステートおよび動作状態ではなく、アンロック側センサ20およびロック側センサ21を用いて実際のロック状態を検出することで、シーケンスの制御を行っている。これにより、メモリを搭載したシーケンス制御回路基板を交換したとしても、シーケンスの再開に影響を及ぼすことはない。この点、メモリを搭載したシーケンス制御回路基板を交換していないという条件下であれば、メモリに記憶させた情報を用いて、シーケンスの再開を行ってもよい。このため、シーケンス制御回路基板を交換したか否かを示す情報を記録しておく。そして、この記録した情報が交換していないことを示している条件下で本変形例を適用する。この交換をしたか否かを示す情報は任意の装置例えば、テスタ本体1等に記憶させることができる。また、メモリを搭載するのはシーケンス制御回路基板でなく、任意の基板としてもよい。図8aは図6のステップS2を本変形例に適用した場合を示している。つまり、第1のロック操作がされたか否かのステップS2において、操作されていないときには、所定のメモリにステートおよび動作状態を記憶させるステップS31。なお、ステートは図6の各ステップのうち何れのステップまで進んだかを示し、動作状態はユニット間がロックされているか否かを示している。ステップS2の第1のロック操作が行なわれないときには、第1のロック動作が行われていない。よって、ステートをステップS2として記憶し、動作状態としてはテストヘッド2とベースユニット3との間、およびベースユニット3とプローブカード8との間の何れもがロックされていないことを動作状態として記憶する。図8bは図6のステップS6を本変形例に適用した場合を示している。つまり、第2のロック操作がされたか否かのステップS6において、操作がされていないときにはメモリにステートおよび動作状態を記憶させるステップS32。このときは、ステップS6をステートとして記憶し、テストヘッド2とベースユニット3との間がロックされていることを動作状態として記憶する。図8cは図6のステップS10を本変形例に適用した場合を示している。つまり、その他の操作がされたか否かのステップS10において、操作がされていないときにはメモリにステートおよび動作状態を記憶させるステップS33。このときは、ステップS10をステートとして記憶し、テストヘッド2とベースユニット3との間、およびベースユニット3とプローブカード8との間の何れもがロックされていることを動作状態として記憶する。以上により、メモリにステートおよび動作状態が記憶される。つまり、メモリには給電を停止する直前のステートおよび動作状態が記憶される。図9は給電を再開し、シーケンスを再開したときにおける図6のステップS1第1のロック動作がされているかの判定を本変形例に適用した場合を示している。なお、図9のフローはステップS13にも適用することができる。まず、ロック側センサ21がオンになっているか否かを判定するステップS41。オンになっていることが認識されたときには、アンロック側センサ20がオフになっているか否かを判定するステップS42。このステップS42でアンロック側センサ20がオフになっていると判定されたときには、ロック側センサ21がオン、アンロック側センサ20がオフになっていることを認識する。そして、これをセンサ状態Aとしてメモリに記憶するステップS43。ステップS42でアンロック側センサ20がオフになっていなければ、ロック側センサ21はオンであり、アンロック側センサ20もオンであることが認識される。よって、これをセンサ状態Bとしてメモリに記憶するステップS44。ステップS41において、ロック側センサ21がオンでないことが認識されると、アンロック側センサ20がオンであるか否かが判定されるステップS45。アンロック側センサ20がオンでない場合には、ロック側センサ21およびアンロック側センサ20の両者がオフであることが認識される。よって、これをセンサ状態Cとしてメモリに記憶するステップS46。ステップS45においてアンロック側センサ20がオンであることが認識されたときには、ロック側センサ21がオフであり、アンロック側センサ20がオンであることが認識される。よって、これをセンサ状態Dとしてメモリに記憶するステップS47。以上により、アンロック側センサ20とロック側センサ21とのそれぞれがオンまたはオフの合計4通りの組合せがセンサ状態A~Dとしてメモリに記憶される。これらのセンサ状態A~Dは電力の供給を再開した直後の各センサの状態を示している。図9のフローによりセンサ状態A~Dがメモリに記憶された後に、図10に示す診断フローを行う。この診断フローは、図6のステップS1においてロック動作が行われていると判定されたか否かにかかわらず行う。まず、メモリから動作状態を読み出すステップS51。動作状態は、給電を停止する直前のユニット間のロック状況を示している。次に、センサ状態をメモリから読み出すステップS52。読み出されたセンサ状態はA~Dのうち何れかになっており、これは電力の供給を再開した直後の状態を示している。そして、動作状態とセンサ状態との比較を行いステップS53、一致しているか否かを判定するステップS54。メモリに記憶された動作状態が第1のロック機構10はロックしているものとして記憶しているときには、ロック側センサ21はオン、アンロック側センサ20はオフの状態になっていなければならない。これは、センサ状態Aと同じ状態である。このため、動作状態とセンサ状態とが一致していれば、格別の問題はない。この場合には、正常と診断されるステップS55。一方、両者とも一致していると判定されない場合には、ロック側センサ21とアンロック側センサ20との両者が不一致であるか否かを判定するステップS56。両者が不一致でないと判定した場合には、ロック側センサ21とアンロック側センサ20とのうち何れか一方が故障していると診断するステップS57。このとき、動作状態としてロック状態ロック側センサ21がオン、アンロック側センサ20がオフであった状態が記憶されており、検出しているロック側センサ21およびアンロック側センサ20の両者がオンになっているときには、アンロック側センサ20が故障していることを検出する。また、検出しているロック側センサ21およびアンロック側センサ20の両者がオフになっているときには、ロック側センサ21が故障していることを検出する。また、動作状態としてはアンロック状態アンロック側センサ20がオン、ロック側センサ21がオフであった状態が記憶されており、検出しているアンロック側センサ20およびロック側センサ21がオフになっているときには、アンロック側センサ20に故障を生じていることを検出する。一方、検出しているアンロック側センサ20およびロック側センサ21がオンになっているときには、ロック側センサ21に故障を生じていることを検出する。ステップS56において、ロック側センサ21とアンロック側センサ20との両者が不一致と判定した場合、手動で作動をしたと診断するステップS58。保持部材17は手動で変位手動操作することも可能になっており、給電が停止されている間に保持部材17を手動操作して、ロックしていたものをアンロック或いはアンロックしていたものをロックすることがある。そこで、給電停止前のロック状態を記憶しておき、給電開始後のロック状態を検出して比較を行うことで、手動操作が行なわれたか否かを検出できる。手動操作を行った場合には、動作状態とセンサ状態とでロック側センサ21およびアンロック側センサ20の両者が一致しなくなる。よって、この場合には、ステップS58において手動で操作をしたと診断することができる。従って、給電停止から給電再開までの間に手動でロック状態を変化させたか否かを検出できる。この診断により、手動操作後の状態でシーケンスを再開することがなくなるため、安全なシーケンスの再開を行うことができる。また、図10のフローにより、センサが故障したか否かおよび故障したセンサの特定も行うことができるため、故障したセンサを迅速に修理することができる。これにより、DUTの試験開始までの時間を短縮化できる。なお、以上の変形例では、テストヘッド2とベースユニット3との間の第1のロック機構10について説明したが、ベースユニット3とプローブカード8との間の第2のロック機構40についても同様の処理が行われる。また、メモリにはステートおよび動作状態を記憶したが、ここでは動作状態を用いるため、ステートは記憶させてもよいし、記憶させなくてもよい。