複数の変換を用いて得られる、ピクチャの少なくとも一部分の複数の変換係数を符号化するビデオ符号化器400であって、統一された規則に基づいて前記変換係数に対して1つまたは複数のコンテキスト共有マップを生成し、前記1つまたは複数のコンテキスト共有マップが、前記複数の変換のうちの少なくとも2つの異なる変換から得られる前記変換係数のうちの少なくとも一部の間で共有される少なくとも1つのコンテキストを提供する、前記ビデオ符号化器400を備える装置。前記変換係数が、2次元変換係数であり、前記統一された規則が、走査順序に従った前記2次元変換係数の1次元配列へのマッピング、および前記変換係数のうちの最初のN個の係数の別個のコンテキストへの割り当てを指定する、請求項1に記載の装置。前記変換係数のうちの残りの係数が、単一のコンテキストに割り当てられる、請求項2に記載の装置。前記走査順序が、ジグザグの走査順序である、請求項2に記載の装置。前記変換係数が、1つの結果ビットストリームに符号化され、複数の規則が前記統一された規則の候補として用いられ、前記統一された規則が、前記結果ビットストリーム中で示される、請求項1に記載の装置。前記統一された規則が、前記変換係数が対応するビデオシーケンス、ピクチャ解像度および量子化パラメータによって変わる少なくとも2つの統一された規則を含む、請求項1に記載の装置。ビデオ符号化器における方法であって、複数の変換を用いて得られる、ピクチャの少なくとも一部分の複数の変換係数を符号化するステップであって、統一された規則に基づいて前記変換係数に対して1つまたは複数のコンテキスト共有マップを生成し、前記1つまたは複数のコンテキスト共有マップが、前記複数の変換のうちの少なくとも2つの異なる変換から得られる前記変換係数のうちの少なくとも一部の間で共有される少なくとも1つのコンテキストを提供する、前記ステップ800、1000を含む、前記方法。前記変換係数が、2次元変換係数であり、前記統一された規則が、走査順序に従った前記2次元変換係数の1次元配列へのマッピング、および前記変換係数のうちの最初のN個の係数の別個のコンテキストへの割り当てを指定する820、請求項7に記載の方法。前記変換係数のうちの残りの係数が、単一のコンテキストに割り当てられる820、請求項8に記載の方法。前記走査順序が、ジグザグの走査順序である820、請求項8に記載の方法。前記変換係数が、1つの結果ビットストリームに符号化され、複数の規則が前記統一された規則の候補として用いられ、前記統一された規則が、前記結果ビットストリーム中で示される1020、請求項7に記載の方法。前記統一された規則が、前記変換係数が対応するビデオシーケンス、ピクチャ解像度および量子化パラメータによって変わる少なくとも2つの統一された規則を含む1020、請求項7に記載の方法。複数の変換を用いて得られる、ピクチャの少なくとも一部分の複数の変換係数を復号するビデオ復号器であって、統一された規則に基づいて前記変換係数に対して1つまたは複数のコンテキスト共有マップを生成し、前記1つまたは複数のコンテキスト共有マップが、前記複数の変換のうちの少なくとも2つの異なる変換から得られる前記変換係数のうちの少なくとも一部の間で共有される少なくとも1つのコンテキストを提供する、前記ビデオ復号器500を備える装置。前記変換係数が、2次元変換係数であり、前記統一された規則が、走査順序に従った前記2次元変換係数の1次元配列へのマッピング、および前記変換係数のうちの最初のN個の係数の別個のコンテキストへの割り当てを指定する、請求項13に記載の装置。前記変換係数のうちの残りの係数が、単一のコンテキストに割り当てられる、請求項14に記載の装置。前記走査順序が、ジグザグの走査順序である、請求項14に記載の装置。前記変換係数が、1つのビットストリームから復号され、複数の規則が前記統一された規則の候補として用いられ、前記統一された規則が、前記ビットストリームから決定される、請求項13に記載の装置。前記統一された規則が、前記変換係数が対応するビデオシーケンス、ピクチャ解像度および量子化パラメータによって変わる少なくとも2つの統一された規則を含む、請求項13に記載の装置。ビデオ復号器における方法であって、複数の変換を用いて得られる、ピクチャの少なくとも一部分の複数の変換係数を復号するステップであって、統一された規則に基づいて前記変換係数に対して1つまたは複数のコンテキスト共有マップを生成し、前記1つまたは複数のコンテキスト共有マップが、前記複数の変換のうちの少なくとも2つの異なる変換から得られる前記変換係数のうちの少なくとも一部の間で共有される少なくとも1つのコンテキストを提供する、前記ステップ900、1100を含む、前記方法。前記変換係数が、2次元変換係数であり、前記統一された規則が、走査順序に従った前記2次元変換係数の1次元配列へのマッピング、および前記変換係数のうちの最初のN個の係数の別個のコンテキストへの割り当てを指定する920、請求項19に記載の方法。前記変換係数のうちの残りの係数が、単一のコンテキストに割り当てられる920、請求項20に記載の方法。前記走査順序が、ジグザグの走査順序である920、請求項20に記載の方法。前記変換係数が、1つのビットストリームから復号され、複数の規則が前記統一された規則の候補として用いられ、前記統一された規則が、前記ビットストリームから決定される1120、請求項19に記載の方法。前記統一された規則が、前記変換係数が対応するビデオシーケンス、ピクチャ解像度および量子化パラメータによって変わる少なくとも2つの統一された規則を含む1120、請求項19に記載の方法。符号化されたビデオ信号データを有するコンピュータ可読記憶媒体であって、複数の変換を用いて得られる、ピクチャの少なくとも一部分についての符号化された複数の変換係数であって、統一された規則に基づいて前記変換係数に対して1つまたは複数のコンテキスト共有マップが生成され、前記1つまたは複数のコンテキスト共有マップが、前記複数の変換のうちの少なくとも2つの異なる変換から得られる前記変換係数のうちの少なくとも一部の間で共有される少なくとも1つのコンテキストを提供する、前記変換係数を含む、前記コンピュータ可読記憶媒体。本発明の原理は、統一された有意性マップ符号化方法および装置を対象とするものである。本明細書は、本発明の原理を例示するものである。従って、本明細書に明示的には記述または図示していなくても、本発明の原理を実現し、本発明の原理の趣旨および範囲に含まれる様々な構成を、当業者なら考案することができることを理解されたい。本明細書に記載する全ての例および条件に関する表現は、本発明の原理と、当技術分野をさらに進歩させるために発明者等が与える概念とを、読者が理解するのを助けるという教育的な目的を有するものであって、これらの具体的に記載した例および条件に限定されるわけではないものと解釈されたい。さらに、本発明の原理の原理、態様および実施形態ならびに本発明の原理の具体的な例について本明細書で述べる全ての記述は、その構成的均等物および機能的均等物の両方を含むものとする。さらに、これらの均等物には、現在既知の均等物だけでなく、将来開発されるであろう均等物も含まれる、すなわち、その構成にかかわらず、同じ機能を実行する開発される任意の要素も含まれるものとする。従って、例えば、当業者なら、本明細書に示すブロック図が本発明の原理を実施する例示的な回路の概念図を表していることを理解するであろう。同様に、任意のフローチャート、流れ図、状態遷移図、擬似コードなどが、コンピュータ可読媒体で実質的に表現することができ、明示してある場合もしていない場合もあるコンピュータまたはプロセッサによって実質的に実行することができる様々なプロセスを表すことも理解されたい。図面に示す様々な要素の機能は、専用のハードウェアを使用することによって、またソフトウェアを実行することができるハードウェアを適当なソフトウェアと関連付けて使用することによって、実現することができる。プロセッサによってそれらの機能を実現するときには、単一の専用プロセッサで実現することも、単一の共用プロセッサで実現することも、あるいはその一部を共用することもできる複数の個別プロセッサで実現することもできる。さらに、プロセッサまたは制御装置という用語を明示的に用いていても、ソフトウェアを実行することができるハードウェアのみを指していると解釈すべきではなく、ディジタル信号プロセッサDSPハードウェア、ソフトウェアを記憶するための読取り専用メモリROM、ランダムアクセスメモリRAMおよび不揮発性記憶装置ただしこれらに限定されないを暗に含むことがある。従来の、且つ/または特注のその他ハードウェアも含まれることがある。同様に、図面に示す任意のスイッチも、概念的なものに過ぎない。それらの機能は、プログラム論理の動作によっても、ハードウェア論理によっても、プログラム制御とハードウェア論理の相互作用によっても、あるいは手作業でも実施することができ、実施者が、状況から適宜判断して特定の技術を選択することができる。本明細書の特許請求の範囲において、特定の機能を実行する手段として表現されている任意の要素は、当該機能を実行する任意の形態を含むものとする。例えば、a当該機能を実行する回路素子の組合せや、bファームウェアやマイクロコードなども含めた任意の形態のソフトウェアを、当該ソフトウェアを実行して当該機能を実行する適当な回路と組み合わせたものなども含むものとする。かかる特許請求の範囲によって定義される本発明の原理は、記載した様々な手段が実施する機能を、特許請求の範囲が要求する形式で組み合わせ、まとめることにある。従って、これらの機能を実施することができる任意の手段を、本明細書に示す手段の均等物とみなすものとする。本明細書において、本発明の原理の一実施形態または実施形態ならびにその他の変形例と述べている場合、それは、当該実施形態に関連して述べられる特定の特性、構成、特徴などが、本発明の原理の少なくとも1つの実施形態に含まれるという意味である。従って、本明細書の様々な箇所に見られる一実施形態においてまたは実施形態においてという表現、ならびに任意の他の変形表現は、その全てが必ずしも同じ実施形態のことを指しているわけではない。例えばA/B、Aおよび/またはBならびにAおよびBの少なくとも1つの場合など、/、および/またはならびにの少なくとも1つの何れかを使用している場合、それは、1番目に挙げた選択肢Aのみを選択すること、または2番目に挙げた選択肢Bのみを選択すること、または両方の選択肢AおよびBを選択することを含むということであることを理解されたい。さらに別の例として、A、Bおよび/またはCならびにA、BおよびCの少なくとも1つの場合には、この表現は、1番目に挙げた選択肢Aのみを選択すること、または2番目に挙げた選択肢Bのみを選択すること、または3番目に挙げた選択肢Cのみを選択すること、または1番目と2番目に挙げた選択肢AおよびBのみを選択すること、または1番目と3番目に挙げた選択肢AおよびCのみを選択すること、または2番目と3番目に挙げた選択肢BおよびCのみを選択すること、または3つ全ての選択肢AおよびBおよびCを選択することを含むということである。当技術分野および関連技術分野の当業者には容易に分かるように、このことは、列挙されている項目の数に応じて拡張することができる。また、本明細書で使用するピクチャおよび画像という用語は、入れ替えて使用され、ビデオシーケンスに含まれる静止画像またはピクチャを指している。既知の通り、ピクチャは、フレームであってもフィールドであってもよい。さらに、本明細書で使用する有意係数および有意変換係数という表現は、非ゼロ値を有する変換係数を指す。さらに、本明細書で使用するレベル情報という表現は、変換係数の値を指す。例示および説明のために、本明細書では、videocodingexpertsgroupVCEGkeytechnicalareaKTAソフトウェアの改良という状況でいくつかの例について述べ、本明細書の基準としてKTAソフトウェアを用いて、KTAソフトウェアに優る改良点および拡張点を説明する。ただし、本発明の原理は、KTAソフトウェアおよび/またはその拡張のみに限定されるわけではないことを理解されたい。本明細書に与える本発明の原理の教示があれば、当技術分野および関連技術分野の当業者なら、本発明の原理が他の規格にも同様に適用可能であり、他の規格の拡張に適用されれば、あるいはこれから開発される規格に適用され、且つ/または組み込まれれば、少なくとも同等の利益を提供することを容易に理解するであろう。さらに、本発明の原理は、規格に準拠するのではなく所有者の定義proprietarydefinitionsに準拠するビデオ符号化器およびビデオ復号器にも適用されることも理解されたい。図4を参照すると、本発明の原理を適用することができる例示的なビデオ符号化器の全体が、参照番号400で示してある。ビデオ符号化器400は、結合器485の非反転入力部と信号通信する出力部を有するフレーム順序付けバッファ410を含む。結合器485の出力部は、変換器/量子化器425の第1の入力部に信号通信で接続される。変換器/量子化器425の出力部は、エントロピーコーダ445の第1の入力部および逆変換器/逆量子化器450の第1の入力部に信号通信で接続される。エントロピーコーダ445の出力部は、結合器490の第1の非反転入力部に信号通信で接続される。結合器490の出力部は、出力バッファ435の第1の入力部に信号通信で接続される。符号化器制御装置405の第1の出力部は、フレーム順序付けバッファ410の第2の入力部、逆変換器/逆量子化器450の第2の入力部、ピクチャタイプ判断モジュール415の入力部、マクロブロックタイプMBタイプ判断モジュール420の第1の入力部、イントラ予測モジュール460の第2の入力部、デブロッキングフィルタ465の第2の入力部、動き補償器470の第1の入力部、動き推定器475の第1の入力部、および参照ピクチャバッファ480の第2の入力部に信号通信で接続される。符号化器制御装置405の第2の出力部は、付加拡張情報SEI挿入器430の第1の入力部、変換器/量子化器425の第2の入力部、エントロピーコーダ445の第2の入力部、出力バッファ435の第2の入力部、およびシーケンスパラメータセットSPS/ピクチャパラメータセットPPS挿入器440の入力部に信号通信で接続される。SEI挿入器430の出力部は、結合器490の第2の非反転入力部に信号通信で接続される。ピクチャタイプ判断モジュール415の第1の出力部は、フレーム順序付けバッファ410の第3の入力部に信号通信で接続される。ピクチャタイプ判断モジュール415の第2の出力部は、マクロブロックタイプ判断モジュール420の第2の入力部に信号通信で接続される。シーケンスパラメータセットSPS/ピクチャパラメータセットPPS挿入器440の出力部は、結合器490の第3の非反転入力部に信号通信で接続される。逆量子化器/逆変換器450の出力部は、結合器419の第1の非反転入力部に信号通信で接続される。結合器419の出力部は、イントラ予測モジュール460の第1の入力部およびデブロッキングフィルタ465の第1の入力部に信号通信で接続される。デブロッキングフィルタ465の出力部は、参照ピクチャバッファ480の第1の入力部に信号通信で接続される。参照ピクチャバッファ480の出力部は、動き推定器475の第2の入力部および動き補償器470の第3の入力部に信号通信で接続される。動き推定器475の第1の出力部は、動き補償器470の第2の入力部に信号通信で接続される。動き推定器475の第2の出力部は、エントロピーコーダ445の第3の入力部に信号通信で接続される。動き補償器470の出力部は、スイッチ497の第1の入力部に信号通信で接続される。イントラ予測モジュール460の出力部は、スイッチ497の第2の入力部に信号通信で接続される。マクロブロックタイプ判断モジュール420の出力部は、スイッチ497の第3の入力部に信号通信で接続される。スイッチ497の第3の入力部は、スイッチのデータ入力制御入力部すなわち第3の入力部と比べてが、動き補償器470またはイントラ予測モジュール460によって与えられるか否かを判定する。スイッチ497の出力部は、結合器419の第2の非反転入力部および結合器485の反転入力部に信号通信で接続される。フレーム順序付けバッファ410の第1の入力部および符号化器制御装置405の入力部は、符号化器400の、入力ピクチャを受信するための入力部として利用することができる。さらに、付加拡張情報SEI挿入器430の第2の入力部は、符号化器400の、メタデータを受信するための入力部として利用することができる。出力バッファ435の出力部は、符号化器400の、ビットストリームを出力するための出力部として利用することができる。図5を参照すると、本発明の原理を適用することができる例示的なビデオ復号器の全体が、参照番号500で示してある。ビデオ復号器500は、エントロピー復号器545の第1の入力部に信号通信で接続された出力部を有する入力バッファ510を含む。エントロピー復号器545の第1の出力部は、逆変換器/逆量子化器550の第1の入力部に信号通信で接続される。逆変換器/逆量子化器550の出力部は、結合器525の第2の非反転入力部に信号通信で接続される。結合器525の出力部は、デブロッキングフィルタ565の第2の入力部およびイントラ予測モジュール560の第1の入力部に信号通信で接続される。デブロッキングフィルタ565の第2の出力部は、参照ピクチャバッファ580の第1の入力部に信号通信で接続される。参照ピクチャバッファ580の出力部は、動き補償器570の第2の入力部に信号通信で接続される。エントロピー復号器545の第2の出力部は、動き補償器570の第3の入力部、デブロッキングフィルタ565の第1の入力部、およびイントラ予測器560の第3の入力部に信号通信で接続される。エントロピー復号器545の第3の出力部は、復号器制御装置505の入力部に信号通信で接続される。復号器制御装置505の第1の出力部は、エントロピー復号器545の第2の入力部に信号通信で接続される。復号器制御装置505の第2の出力部は、逆変換器/逆量子化器550の第2の入力部に信号通信で接続される。復号器制御装置505の第3の出力部は、デブロッキングフィルタ565の第3の入力部に信号通信で接続される。復号器制御装置505の第4の出力部は、イントラ予測モジュール560の第2の入力部、動き補償器570の第1の入力部、および参照ピクチャバッファ580の第2の入力部に信号通信で接続される。動き補償器570の出力部は、スイッチ597の第1の入力部に信号通信で接続される。イントラ予測モジュール560の出力部は、スイッチ597の第2の入力部に信号通信で接続される。スイッチ597の出力部は、結合器525の第1の非反転入力部に信号通信で接続される。入力バッファ510の入力部は、復号器500の、入力ビットストリームを受信するための入力部として利用することができる。デブロッキングフィルタ565の第1の出力部は、復号器500の、出力ピクチャを出力するための出力部として利用することができる。上述のように、本発明の原理は、統一された有意性マップ符号化方法および装置を対象としている。様々な変換サイズの係数分布を考慮するために、発明者等は、簡潔にするために全ての変換サイズについてある統一された構造を維持しながら、コンテキスト共有パターンを変換サイズに適合させる。残差データを符号化する際のコンテキストの数を低減するために、いくつかの変換係数位置で1つのコンテキストモデルを共有することができる。MPEG-4AVC規格では、コンテキスト共有は、変換ごとに設計される。本発明の原理の一実施形態では、発明者等は、規則が符号化器のセットアップに適合可能である、全ての変換についてコンテキストを共有する方法を設計する統一された規則ベースunifiedrule-based手法を提案する。本発明の原理の一実施形態では、発明者等は、複数の変換についてコンテキスト共有を統一することを提案する。コンテキストモデルの数は小さい数に維持しながら、異なる変換で複数の係数位置の間のコンテキスト共有を設計する同じ手法を用いる。これにより、コンテキスト共有を統一して、さらに多くの変換に対応できる次世代の規格に備える。本発明の原理は、有意性マップを符号化する新たな方法を提案するものである。変換ごとに別個のコンテキスト共有方法が予め規定される従来技術とは異なり、発明者等は、異なる変換の間でコンテキスト共有を統一する方法を提供する。これにより、特に複数の変換が存在するときには、符号化器および/または復号器の設計が簡略化される。<典型的な有意性マップ符号化>図6を参照すると、有意性マップを符号化する従来の方法の全体が、参照番号600で示してある。方法600は、制御を機能ブロック620に渡す開始ブロック610を含む。機能ブロック620では、変換の既定のコンテキスト共有マップを読み取り、制御を機能ブロック630に渡す。機能ブロック630では、有意性マップを符号化し、制御を終了ブロック699に渡す。コンテキスト共有マップは、様々な変換について予め規定されており、共有パターンは、significant_coeff_flagまたはlast_significant_coeff_flagで異なることがある。図7を参照すると、有意性マップを復号する従来の方法の全体が、参照番号700で示してある。方法700は、制御を機能ブロック720に渡す開始ブロック710を含む。機能ブロック720では、変換の既定のコンテキスト共有マップを読み取り、制御を機能ブロック730に渡す。機能ブロック730では、有意性マップを復号し、制御を終了ブロック799に渡す。復号器は、対応するコンテキスト共有マップを使用して、有意性マップを復号する。<提案する方法-コンテキスト共有マップの生成を統一する>KTAソフトウェアでは、32×32および64×64のマクロブロックサイズがサポートされる。32×32ブロックでは、既存のMPEG-4AVC規格の動きパーティションサイズ16×16、16×8、8×16、8×8、8×4、4×8および4×4に加えて、32×32、32×16および16×32個のパーティションを用いたインター符号化も使用可能である。変換が大きい方が、高精細度ビデオのより滑らかなコンテンツをより良質に捕捉することができる。インターピクチャでは、輝度成分の4×4変換および8×8変換に加えて、16×16変換、16×8変換および8×16変換が使用される。具体的には、サイズ16×16、16×8および8×16の各動きパーティションについて、4×4変換および8×8変換に加えて、サイズ16×16、16×8および8×16の変換を使用することができる。16×16より大きな動きパーティションについては、4×4変換および8×8変換に加えて、16×16変換が使用される。新たに導入された変換16×8、8×16および16×16の変換係数の有意性マップを符号化するために、変換ごとに別個のコンテキスト共有マップを設計する。例えば、16×16変換のコンテキスト共有のパターンは、ほぼ8×8変換のアップサンプリングバージョンである。変換では、通常、走査順序の最初のいくつかの係数にエネルギーを集中させるので、このようなコンテキスト共有は、変換係数分布に適さないことがある。さらに、このようなコンテキスト共有では、変換ごとにマップを記憶する必要がある。発明者等は、符号化器および/または復号器の設計を簡略にするために、コンテキスト共有マップの生成を統一することを提案する。一実施形態では、発明者等は、走査順序例えばジグザグの走査順序に従って、2D変換係数ブロックを1D変換係数配列に変換する。変換係数位置xに応じて、発明者等は、規則Fxに従ってコンテキストを割り当てる。この規則は、全ての変換について一貫している。例えば、以下のような規則である。ここで、Nは、コンテキストの数である。例えば、N=15であるときには、15個のコンテキストがある。この規則を適用してコンテキスト共有マップを生成するときには、変換ごとに別個のマップを設計する必要がなく、複数の変換に容易に拡張することができる。符号化器および復号器の両方が同じ規則を認識し、使用する。図8を参照すると、有意性マップを符号化する例示的な方法の全体が、参照番号800で示してある。方法800は、制御を機能ブロック820に渡す開始ブロック810を含む。機能ブロック820では、規則に基づいて変換のコンテキスト共有マップを生成し、制御を機能ブロック830に渡す。機能ブロック830では、有意性マップを符号化し、制御を終了ブロック899に渡す。機能ブロック820に関しては、変換のコンテキスト共有マップを生成する規則は、例えば、既定の走査順序例えばジグザグの走査順序の最初のN個の係数位置に対して1つの別のコンテキストを割り当て、それ以外の全ての係数位置に1つのコンテキストを共有させるものとすることができる。図9を参照すると、有意性マップを復号する例示的な方法の全体が、参照番号900で示してある。方法900は、制御を機能ブロック920に渡す開始ブロック910を含む。機能ブロック920では、規則に基づいて変換のコンテキスト共有マップを生成し、制御を機能ブロック930に渡す。機能ブロック930では、有意性マップを復号し、制御を終了ブロック999に渡す。機能ブロック920に関しては、変換のコンテキスト共有マップを生成する規則は、符号化器で使用されるものと同じである。この規則は、例えば、既定の走査順序例えばジグザグの走査順序の最初のN個の係数位置に対して1つの別のコンテキストを割り当て、それ以外の全ての係数位置に1つのコンテキストを共有させるものとすることができる。<変形>本発明の原理の一実施形態では、コンテキスト共有マップを生成する規則は、シーケンス、ピクチャ解像度、量子化パラメータなどによって変わってもよい。例えば、発明者等は、Fxを以下のように変形させることができる。発明者等は、シンタックスにおいてどの規則を使用するかを示すことを提案する。一実施形態では、符号化器および復号器の両方が規則を認識している。このような場合には、符号化器は、ビットストリーム中のインデックスによってどの規則を使用するかを示す。この手法では、柔軟性がさらに高まる。図10を参照すると、有意性マップを符号化する別の方法の全体が、参照番号1000で示してある。方法1000は、制御を機能ブロック1020に渡す開始ブロック1010を含む。機能ブロック1020では、コンテキスト共有マップを生成する規則を決定し、この規則をビットストリーム中で示し、制御を機能ブロック1030に渡す。機能ブロック1030では、この規則に基づいて変換のコンテキスト共有マップを生成し、制御を機能ブロック1040に渡す。機能ブロック1020に関しては、規則は、係数が対応するビデオシーケンス、ピクチャ解像度、量子化パラメータなどに基づいて選択することができる。機能ブロック1030に関しては、変換のコンテキスト共有マップを生成する規則は、例えば、既定の走査順序の最初のN個の係数位置に対して1つの別のコンテキストを割り当て、それ以外の全ての係数位置に1つのコンテキストを共有させるものとすることができる。図11を参照すると、有意性マップを復号する別の例示的な方法の全体が、参照番号1100で示してある。方法1100は、制御を機能ブロック1120に渡す開始ブロック1110を含む。機能ブロック1120では、コンテキスト共有マップを生成する規則を復号し、制御を機能ブロック1130に渡す。機能ブロック1130では、この規則に基づいて変換のコンテキスト共有マップを生成し、制御を機能ブロック1140に渡す。機能ブロック1140では、有意性マップを復号し、制御を終了ブロック1199に渡す。機能ブロック1130に関しては、変換のコンテキスト共有マップを生成する規則は、例えば、既定の走査順序の最初のN個の係数位置に対して1つの別のコンテキストを割り当て、それ以外の全ての係数位置に1つのコンテキストを共有させるものとすることができる。<シンタックス>発明者等が提案する方法は、例えばシーケンスパラメータセットSPSまたはピクチャパラメータセットPPSを介してコンテキスト共有マップを生成する規則を選択する柔軟性をもたらす。表1は、本発明の原理の一実施形態による、ピクチャパラメータセットで使用される例示的なシンタックスを示している。シーケンスパラメータセットなどただしこれに限定されない、その他のシンタックスレベルでも同様のシンタックスを適用することができる。表1に示すシンタックス要素のセマンティクスは、以下の通りである。significance_map_context_ruleは、有意性マップを符号化するためのコンテキスト共有マップを生成するために適用される特定の規則を指定する。次に、一部については上記で既に触れているが、本発明の多くの付随的な利点/特徴のいくつかについて述べる。例えば、1つの利点/特徴は、ピクチャの少なくとも一部分の複数の変換係数を符号化するビデオ符号化器を有する装置である。変換係数は、複数の変換を用いて得られる。これらの変換係数に対して、統一された規則に基づいて、1つまたは複数のコンテキスト共有マップが生成される。これらの1つまたは複数のコンテキスト共有マップは、上記の複数の変換のうちの少なくとも2つの異なる変換から得られる変換係数のうちの少なくとも一部の間で共有される少なくとも1つのコンテキストを提供するものである。別の利点/特徴は、ビデオ符号化器を有する上述の装置であって、変換係数が、2次元変換係数であり、統一された規則が、走査順序に従った2次元変換係数の1次元配列へのマッピング、および変換係数のうちの最初のN個の係数の別個のコンテキストへの割り当てを指定する装置である。さらに別の利点/特徴は、上述した、変換係数が2次元変換係数であり、統一された規則が走査順序に従った2次元変換係数の1次元配列へのマッピング、および変換係数のうちの最初のN個の係数の別個のコンテキストへの割り当てを指定する、ビデオ符号化器を有する装置であって、変換係数のうちの残りの係数が、単一のコンテキストに割り当てられる、装置である。さらに、別の利点/特徴は、上述した、変換係数が2次元変換係数であり、統一された規則が走査順序に従った2次元変換係数の1次元配列へのマッピングおよび変換係数のうちの最初のN個の係数の別個のコンテキストへの割り当てを指定する、ビデオ符号化器を有する装置であって、走査順序がジグザグの走査順序である、装置である。さらに、別の利点/特徴は、ビデオ符号化器を有する上述の装置であって、変換係数が、1つの結果ビットストリームに符号化され、複数の規則が、上記の統一された規則の候補として用いられ、上記の統一された規則が、上記の結果ビットストリーム中で示される、装置である。また、別の利点/特徴は、ビデオ符号化器を有する上述の装置であって、上記の統一された規則が、変換係数が対応するビデオシーケンス、ピクチャ解像度および量子化パラメータによって変わる少なくとも2つの統一された規則を含む、装置である。本発明の原理の上記その他の特徴および利点は、当業者であれば、本明細書の教示に基づいて容易に確認することができる。本発明の原理の教示は、ハードウェア、ソフトウェア、ファームウェア、特殊目的プロセッサ、またはそれらの組合せの様々な形態で実施することができることを理解されたい。本発明の原理の教示は、ハードウェアとソフトウェアの組合せとして実施されることが最も好ましい。さらに、ソフトウェアは、プログラム記憶装置に有形に具体化されたアプリケーションプログラムとして実施することができる。アプリケーションプログラムは、任意の適当なアーキテクチャを備える機械にアップロードし、この機械によって実行することができる。この機械は、1つまたは複数の中央処理装置CPU、ランダムアクセスメモリRAMおよび入出力I/Oインタフェースなどのハードウェアを有するコンピュータプラットフォームで実施されることが好ましい。コンピュータプラットフォームは、オペレーティングシステムおよびマイクロ命令コードも備えることができる。本明細書に記載する様々なプロセスおよび機能は、CPUによって実行することができる、マイクロ命令コードの一部またはアプリケーションプログラムの一部あるいはそれらの任意の組合せの何れかにすることができる。さらに、追加のデータ記憶装置や印刷装置など、その他の様々な周辺装置をコンピュータプラットフォームに接続することもできる。さらに、添付の図面に示すシステム構成要素および方法の一部はソフトウェアで実施することが好ましいので、システム構成要素間またはプロセス機能ブロック間の実際の接続は、本発明の原理をプログラミングする方法によって異なっていてもよいことも理解されたい。本明細書の教示があれば、当業者なら、本発明の原理の上記の実施態様または構成およびそれらと同様の実施態様または構成を思いつくことができるであろう。本明細書では、添付の図面を参照して例示的な実施形態について述べたが、本発明の原理は、これらの具体的な実施形態に限定されるわけではなく、当業者なら、本発明の原理の範囲または趣旨を逸脱することなく様々な変更および修正をそれらの実施形態に加えることができることを理解されたい。そうした変更および修正は全て、添付の特許請求の範囲に記載する本発明の原理の範囲に含まれるものとする。