"基板が載置される支持台を備え、前記支持台の前記基板の搭載面に複数の静電容量センサが配置されており、前記支持台は、複数の前記静電容量センサが、予め容量閾値の設定されたアクティブ回路に並設され、前記静電容量センサ及び前記アクティブ回路を埋め込むように所定の誘電率の保護膜が形成されてなり、前記保護膜の表面が前記基板の搭載面とされていることを特徴とする基板検知装置。静電容量センサは、側面を覆うシールド部を有し、前記基板の検出領域が前記基板の搭載面に垂直な部分のみとされることを特徴とする請求項1に記載の基板検知装置。複数の前記静電容量センサは、第1のセンサと、前記第1のセンサと検知感度の異なる第2のセンサとからなることを特徴とする請求項1又は2に記載の基板検知装置。基板が載置される支持台を備え、前記支持台の前記基板の搭載面に、複数の静電容量センサが配置された基板検知装置を用いて、前記基板を前記支持台に載置するステップと、前記各静電容量センサにより前記基板を検知するステップと、前記検知の結果に応じて、前記基板の反り状態を判断するステップとを含み、前記支持台は、複数の前記静電容量センサが、予め容量閾値の設定されたアクティブ回路に並設され、前記静電容量センサ及び前記アクティブ回路を埋め込むように所定の誘電率の保護膜が形成されてなり、前記保護膜の表面が前記基板の搭載面とされることを特徴とする基板検知方法。静電容量センサは、側面を覆うシールド部を有し、前記基板の検知領域を前記基板の搭載面に垂直な部分のみとすることを特徴とする請求項4に記載の基板検知方法。複数の前記静電容量センサは、第1のセンサと、前記第1のセンサと検知感度の異なる第2のセンサとからなることを特徴とする請求項4又は5に記載の基板検知方法。近年、半導体装置等の電子デバイスでは、微細化及び高集積化が益々進行しており、この要請に応えるべく、多層配線構造の装置構成が採用されている。多層配線構造を有した半導体基板等が加熱されると、当該基板の歪み及び熱膨張が強調される。基板が基板ステージ上に移載されて加熱されたときの熱膨張と、基板ステージから開放されたときの熱収縮との発生により、基板ステージと基板の裏面との間に擦れが生じる。この擦れに起因して、基板ステージが異常磨耗して発塵する。また、基板ステージが異常磨耗した状態で基板をチャッキングすると、基板の破損に至ることがある。また、半導体基板やガラス基板等では、その大型化が年々進行しており、それに伴って基板の歪み及び熱膨張に起因する当該基板の反りが益々顕在化するという問題がある。この場合、基板ステージ上に基板をチャッキングする際に、基板全面を一括して静電吸着する従来の手法では、十分なチャッキングを行うことができない。このような問題に対処すべく、特許文献1では、静電吸着式の基板ステージを複数に分割し、基板に対してそれぞれ独立に電圧を印加する構成が開示されている。この場合、基板ステージと基板との間に流れる電流を測定し、電流値に応じて基板の平坦化の状態を判断して制御することができる、とされている。しかしながらこの構成では、基板ステージと基板との間の接触抵抗は、基板裏面の状態に大きく依存し、制御を行ううえで障害となる。また、基板に電圧を印加して当該基板に流れる電流を測定するため、基板に形成されている半導体素子に対して深刻なダメージを与えてしまう懸念がある。また、特許文献2では、基板を静電吸着式の基板ステージに固定するに際して、基板を固定するまでの処理を効率的に実行することを目的としており、基板の反りの状態を検出することなく電圧を印加するシーケンスで上記の目的を達成しようとしている。しかしながらこの場合、大型化した基板に生じる様々な反りの態様に的確に対処することができない。また、特許文献3では、基板ステージの中央部から外周部に向けてチャッキングを行うことにより、上凸状に変形している基板でも確実にチャッキングすることができるとしている。しかしながら、上凸状に大きく変形している場合、基板ステージの中央部から電圧を印加すると、基板をチャッキングすることができない場合がある。また、特許文献4では、静電チャックの吸着剥離過渡特性を測定する手法が開示されている。しかしながら、大型基板に対するチャッキングに関する実用的な手法は開示されていない。本発明では、上記の課題に鑑みてなされたものである。本件の目的は、基板に電圧を印加して基板にダメージを及ぼすことなく、当該基板における、大型基板において特に顕在化する複雑な態様の反りの発生部位及び発生状態を容易且つ正確に特定する。そして、大型基板でも確実なチャッキングに供することを可能とする基板検知装置及び方法を提供することにある。基板検知装置の一態様は、基板が載置される支持台を備え、前記支持台の前記基板の搭載面に複数の静電容量センサが配置されており、前記支持台は、複数の前記静電容量センサが、予め容量閾値の設定されたアクティブ回路に並設され、前記静電容量センサ及び前記アクティブ回路を埋め込むように所定の誘電率の保護膜が形成されてなり、前記保護膜の表面が前記基板の搭載面とされている。基板検知方法の一態様は、基板が載置される支持台を備え、前記支持台の前記基板の搭載面に、複数の静電容量センサが配置された基板検知装置を用いて、前記基板を前記支持台に載置するステップと、前記各静電容量センサにより前記基板を検知するステップと、前記検知の結果に応じて、前記基板の反り状態を判断するステップとを含み、前記支持台は、複数の前記静電容量センサが、予め容量閾値の設定されたアクティブ回路に並設され、前記静電容量センサ及び前記アクティブ回路を埋め込むように所定の誘電率の保護膜が形成されてなり、前記保護膜の表面が前記基板の搭載面とされる。上記の各態様によれば、基板に電圧を印加して基板にダメージを及ぼすことなく、当該基板における、大型基板において特に顕在化する複雑な態様の反りの発生部位及び発生状態を容易且つ正確に特定し、大型基板でも確実なチャッキングに供することが可能とする。-本件の基本骨子-本件では、基板が基板面で載置される支持台と、支持台の基板の搭載面に、基板面に対応して配置された複数の静電容量センサを有するセンサ部とを含む基板検知装置を提示する。この基板検知装置では、各静電容量センサを用いることにより、各静電容量センサごとに対応した基板の基板面について、その部分ごとに逐一検知することができる。これらの静電容量センサによる検知結果に応じて、基板に電圧を印加して基板にダメージを及ぼすことなく、基板の変形、即ち基板の反り状態をきめ細かく、しかも容易且つ正確に認識することが可能となる。-本件を適用した好適な諸実施形態-以下、本件を適用した具体的な諸実施形態について、図面を参照しながら詳細に説明する。第1の実施形態図1は、第1の実施形態による基板検知装置の概略構成を示す模式図である。ここで、基板が載置される支持台については、その平面視の状態を図示する。この基板検知装置は、支持台1と、複数の静電容量センサ10aを有するセンサ部2と、データ記憶部3と、基板1の反り状態を判定する判定部4とを備えて構成されている。支持台1には、基板が基板面で載置される。センサ部2は、支持台1の基板の搭載面1aに、基板面に対応して配置ここでは埋め込み配置された複数の静電容量センサ10aを有して構成される。データ記憶部3は、センサ部2における各静電容量センサ10aの検知結果を一時的に記憶する。判定部4は、データ記憶部3に記憶された検知結果に基づいて基板1の反り状態を適宜判定する。支持台1は、本実施形態で対象とされる半導体基板の形状に対応させて、搭載面1aが円形状とされている。ここで、支持台1の搭載面1aの面積は半導体基板の基板面の面積よりも大きい。搭載面1aには、半導体基板を支持する基板リフトピン14が設けられている。センサ部2は、搭載面1aの中央部分に設けられた第1のセンサ群11と、第1のセンサ群11を囲む第2のセンサ群12と、第2のセンサ群12を囲む第3のセンサ群13とを有して構成されている。第1のセンサ群11は、搭載面1aにおいて、基板面の中央部分に対応して設けられた少なくとも1つ、ここでは1つの静電容量センサ10aを有する。第2のセンサ群12は、第1のセンサ群11を同心状に囲む複数の静電容量センサ10aを有する。第3のセンサ群13は、第2のセンサ群12を同心状に囲み、搭載面1aの周縁の近くに設けられた複数の静電容量センサ10aを有する。静電容量センサ10aは、図2に示すように、コンデンサの電極となる電極部21と、発振回路22と、検波回路23と、トリガ回路24と、出力回路25と、シールド部26とを備えて構成されている。電極部21は、半導体基板やガラス基板等の基板である被検出体100と対向して設けられる。発振回路22では、電極部21が発振用コンデンサとなって交流波を発振する。検波回路23は、発振回路22で発振した交流波を検波する。トリガ回路24は、静電容量センサ10aのオン/オフを決定する電流閾値が設定されている。出力回路25は、静電容量センサ10aのオン/オフを示す出力信号を出力する。シールド部26は、電極部21に対する側方からの電気的影響を排除し、電極部21による検出領域を電極面に垂直な部分のみに規定するものである。以下、静電容量センサ10aを用いた被検出体100の検出原理を説明する。静電容量センサ10aは、発信回路22と接続された電極部21と被検出体100の間に形成される静電容量の変化を、例えば発信回路22における電流検出電流の変化として検出する。静電容量センサ10aでは、形成される静電容量は以下の3項目に依存する。1電極部21の大きさ:図2では距離D1で示す。2電極部21と被検出体100との間の距離:図2では距離D2で示す。3被検出体100の誘電率ε発信回路22に接続された電極部21と、被検出体100との間に静電容量が形成されると、電極部21は、発振回路22のコンデンサとして機能して発振が開始される。発振回路22が発振を開始すると、発振回路22に流れ込む検出電流が増大する。図3aに示すように、静電容量センサ10aの検出領域内に被検出体100が存在せず、電極部21がコンデンサとして機能していない状態、即ち発振回路22で発振していない状態でこの発振回路22に流れ込む検出電流を例えば1とする。この場合、図3bに示すように、検出領域内に被検出体100が存在して発振回路22で発振を開始した場合に、この値が例えば3~4に増加する。反対に、検出領域内に被検出体100が存在する状態から、被検出体100が存在しない状態となると発振回路22で発振を停止し、発振回路22に流れ込む検出電流は3~4から、1に減少する。なお、上記した検出電流の値は一例であり、被検出体100が存在する状態と存在しない状態とを電流値で示しているに過ぎないため、電流値の大きさはこの限りではない。静電容量センサ10aでは、発振回路21に流れ込む検出電流を検波回路23で検波し、トリガ回路24で検出電流の増減と、予め設定された電流閾値とを比較して静電容量センサ10aのオン/オフを決定する。即ち、検出電流値が電流閾値以上であればオンとなる。一方、検出電流値が電流閾値より小値であればオフとなる。そして、オン/オフを示す出力信号を出力回路25から出力する。検出回路22に流れ込む検出電流は、電極部21と被検出体100との間に形成される静電容量によって決定される。当該決定の際に、被検出体100の誘電率が大きな要因の1つになる。従って、静電容量センサ10aでは、誘電率の異なる被検出体100に対して感度に差異が生じる。ここで、誘電率がある一定の範囲内の被検出体100を見込んで、静電容量センサ10aにおけるトリガ回路24の電流閾値が設定されている。そのため、誘電率が上記の範囲を著しく超える小さい場合及び大きい場合の双方が考えられる。被検出体100に対しては、これを適宜検出することが困難となる。このような場合、第1~第3のセンサ群11~13のうちで同一のセンサ群に、例えば感度の相異なる複数の静電容量センサ10aを互いに電気的に干渉しないように配置する。この構成により、被検出体100の誘電率が大きく異なる場合でも対応することができる。空気の誘電率を1とした場合、静電容量センサ10aの検出可能な誘電率は1.5以上であるとされている。参考に所定の各種誘電率を以下に示す。空気:1ポリエステル:1.2木材:6~8ガラス:5~10金属:50水:80静電容量センサと被検出体との間で検出される静電容量は、静電容量センサの電極部の前面に被検出体が存在する場合だけでなく、電極部の側面に被検出体が存在する場合においても程度の差はあるが形成される。そのため、電極部の周辺に何らかの手立てが加えられていない静電容量センサにおいては、静電容量センサの電極部の前面だけでなく側面においても測定感度を持つことになる。この現象は、静電容量センサの特性、使用方法を決定するに際して利点とも欠点ともなるので、静電容量センサには、前面のみを検出するタイプのものと、前面及び側面の双方を検出するタイプのものがある。本実施形態では、前者のタイプを採用し、静電容量センサ10aの電極部21の側面をシールド部26で覆う構成を採る。この構成により、静電容量センサ10aの検出領域を電極部21の前面のみに限定することが可能になる。このようにしてシールドされた電極部21を有する静電容量センサ10aの検出領域は、電極面方向に対して垂直に伸び、拡散することはない。一方、ノンシールドタイプの静電容量センサを用いる場合には、静電容量センサ10aの側面にも検出領域が存在する。そのため、複数の静電容量センサを並設して使用する際には互いに電気的に干渉しない程度の距離をおいて設置する。静電容量センサとしては、静電容量センサ10a以外でも、図4に示すような静電容量センサ10bを用いても良い。この静電容量センサ10bでは、アクティブ回路27に複数の電極部15が並設されてキャパシタアレイ28が構成されており、キャパシタアレイ28上を覆うように所定誘電率の絶縁材料等からなる表面保護膜29が形成されている。静電容量センサ10bを用いて被検出体100の検知を行う様子を図5に示す。静電容量センサ10bでは、キャパシタアレイ28と被検出体100との間に形成される静電容量を検出し、その静電容量と、アクティブ回路27において予め設定された容量閾値とを比較して静電容量センサ10bのオン/オフを決定する。即ち、検出容量値が電流閾値以上であればオンとなる。一方、検出容量値が電流閾値より小値であればオフとなる。ここで、静電容量センサ10bの表面保護膜29と被検出体100とが接触した状態において、静電容量センサ10bで検知される静電容量をC0とする図5a。また、静電容量センサ10bの表面保護膜29に対して被検出体100が近い距離で対向する場合、静電容量センサ10bで検知される静電容量をC1とする。同様に、静電容量センサ10bの表面保護膜29と被検出体100とが所定距離、例えば両者の最大離間距離だけ離れて対向する場合、静電容量センサ10bで検知される静電容量をC2とする図5b。同様に、静電容量センサ10bの表面保護膜29と被検出体100とが図5bよりも大きい所定距離だけ離れて対向する場合、静電容量センサ10bで検知される静電容量をC3とする図5c。このように検出容量を規定した場合、C0>C1>C2>C3となる。静電容量センサ10bでは、このように相異なる容量を検出して、オン/オフを判断する。データ記憶部3は、センサ部2を構成する各静電容量センサ10aの検知結果オン又はオフを記憶例えば一時的に記憶する機能を有しており、所定のROMやRAM等を有して構成されている。判定部4は、データ記憶部3に記憶された各静電容量センサ10aの検知結果に基づいて、基板の反り状態、例えば基板が搭載面1aに対して下に凸に反った状態又は上に凸に反った状態とされている旨を判断する。当該判断を示す判定部4からの出力信号は、基板をチャッキングして各種プロセスを行う処理室の制御部不図示へ送出される。また、判定部4による判定の情報を例えばデータ記憶部3に記憶するようにしても良い。図6は、図1の破線I-Iに沿った概略断面図である。ここで、図6の支持台1上に基板、ここでは半導体基板20を載置し、判定部4により半導体基板20の反り状態を判定する場合について説明する。先ず、半導体基板20が搭載面1aに対して下に凸に反った状態である場合を図7aに示す。このとき、例えば第1のセンサ群11を構成する静電容量センサ10aと、第2のセンサ群12を構成する静電容量センサ10aとが共にオンとなり、第3のセンサ群13を構成する静電容量センサ10aがオフとなる。このとき、判定部4は、第1~第3のセンサ群11~13の各静電容量センサ10aのオン/オフの結果から、基板が搭載面1aに対して下に凸に反った状態であると判断する。一方、半導体基板20が搭載面1aに対して上に凸に反った状態である場合を図7bに示す。このとき、例えば第3のセンサ群13を構成する静電容量センサ10aと、第2のセンサ群12を構成する静電容量センサ10aとが共にオンとなり、第1のセンサ群11を構成する静電容量センサ10aがオフとなる。このとき、判定部4は、第1~第3のセンサ群11~13の各静電容量センサ10aのオン/オフの結果から、基板が搭載面1aに対して上に凸に反った状態であると判断する。また、判定部4は、例えば第1のセンサ群11を構成する静電容量センサ10aがオンであり、第2のセンサ群12を構成する静電容量センサ10aと第3のセンサ群13を構成する静電容量センサ10aとが共にオフであった場合には、以下のように判断する。即ち、基板が搭載面1aに対して下に凸に反った状態であるが、上記した下に凸の場合よりは反り量が大きいと判断する。一方、判定部4は、例えば第3のセンサ群13を構成する静電容量センサ10aがオンであり、第1のセンサ群11を構成する静電容量センサ10aと第2のセンサ群12を構成する静電容量センサ10aとが共にオフであった場合には、以下のように判断する。即ち、基板が搭載面1aに対して上に凸に反った状態であるが、上記した上に凸の場合よりは反り量が大きいと判断する。なお、第2のセンサ群12は、基板の反りの判定精度を向上させるために設けられたものである。そこで例えば、第2のセンサ群12を構成する静電容量センサ10aのトリガ回路24の電流閾値を適宜変えて、第2のセンサ群12に関する判定基準を上記と異なるものとしても良い。上記のように構成された基板検知装置は、図8に示すように、各種の半導体プロセスを行う複数の処理室が設けられてなる半導体製造ユニットに配置される。半導体製造ユニットには、各種の真空処理チャンバ内を所定の真空状態として、或いは続いて所定の雰囲気に制御して実行される、成膜処理やイオン注入処理等をそれぞれ複数の処理室31~36にて行う構成を採る。処理室31~36は、内部が所定の真空状態又は雰囲気に調整される真空チャンバ31a~36aと、半導体基板20がチャッキングされる基板ステージ31b~36bとを有して構成されている。この半導体製造ユニットでは、半導体基板20は、ローディング機構44を通過して、搬送機構43により半導体製造ユニットの内部に搬入される。加熱機構37,38では、半導体基板20が必要な温度まで加熱される。加熱機構37,38は、チャンバ37a,38aと、半導体基板20がチャッキングされる基板ステージ37b,38bとを有して構成されている。また、冷却機構39では、半導体基板20が所定温度まで冷却される。冷却機構39は、半導体基板20がチャッキングされる基板ステージ39a,39bとを有して構成されている。半導体基板20は導体製造ユニットの内部において、搬送機構42により所望の処理室に搬入又は処理室から搬出される。この半導体製造ユニットにおいて、本実施形態による基板検知装置40は、例えば図8に示すように、ローディング機構44の近傍に配置される。基板検知装置40は、チャンバ41内が例えば常温常圧に保たれており、常温常圧における半導体基板20の反り状態が検知される。基板検知装置40をこのような部位に配置することにより、半導体製造ユニット外に配置された例えばリソグラフィー装置と同等の状態において半導体基板20の反り状態を検知する。判定部4は、出力信号をこれらの処理室に送信する。本実施形態による基板検知装置40は、図8の構成と異なり、例えば図9に示すように、処理室33,34の間に配置しても良い。基板検知装置40は、チャンバ41内が例えば所期の真空状態に保たれており、所期の真空状態における半導体基板20の反り状態が検知される。基板検知装置40をこのような部位に配置することにより、処理室31~36特に処理室33,34等と同等の真空状態において半導体基板20の反り状態を検知する。判定部4は、出力信号をこれらの処理室に送信する。更には、例えば図10に示すように、例えば処理室33,34の間と、ローディング機構44の近傍との双方に配置しても良い。この構成により、常温常圧における半導体基板20の反り状態と、所期の真空状態における半導体基板20の反り状態との情報が、判定部4により、半導体基板20の検知時と同様の条件下で処理が行われる処理室等に適宜供される。以下、本実施形態による基板検知装置を用いた基板検知方法、及び基板の反り状態の情報を得て所定のプロセスを行う処理方法について説明する。図11は、第1の実施形態による基板検知装置を用いた基板検知方法をステップ順に示すフロー図である。図12は、第1の実施形態による基板検知装置から基板の反り状態の情報を得て所定のプロセスを行う処理方法をステップ順に示すフロー図である。先ず、本実施形態による基板検知方法について説明する。搬送機構42,43は、基板、ここでは半導体基板20を基板検知装置の支持台1の搭載面1aに載置するステップS1。続いて、半導体基板20の反り状態に応じて、センサ部2における第1~第3のセンサ群11~13の各静電容量センサ10aがオン又はオフとなる。このオン/オフの情報はデータ記憶部3に記憶されるステップS2。続いて、判定部4は、データ記憶部3に記憶された情報に基づいて、センサ部2のうち第1のセンサ群11を構成する静電容量センサ10aと、第2のセンサ群12を構成する静電容量センサ10aとが共にオンであるか否かを判定するステップS3。ここで、第1のセンサ群11を構成する静電容量センサ10aのみ、或いは第3のセンサ群13を構成する静電容量センサ10aのみがオンであるか否かを併せて判定するようにしても良い。本実施形態では、半導体基板20の反り状態としては、搭載面1aに対して下に凸に反った状態と上に凸に反った状態以外の反り状態は想定が困難であり、不要であると考えられるため、これら2つの態様のみを考慮する。続いて、判定部4は、ステップS3の判定結果に基づいて、半導体基板20の反り状態を判断する。具体的に、ステップS3において第1のセンサ群11と第2のセンサ群12とが共にオンであると判定された場合には、判定部4は、半導体基板20が搭載面1aに対して下に凸に反った状態であると判断するステップS4。一方、第1のセンサ群11と第2のセンサ群12とが共にオンではない、即ち第3のセンサ群13を構成する静電容量センサ10aと、第2のセンサ群12を構成する静電容量センサ10aとが共にオンであると判定される場合がある。このとき判定部4は、半導体基板20が搭載面1aに対して上に凸に反った状態であると判断するステップS5。ステップS3において、第1のセンサ群11を構成する静電容量センサ10aのみ、或いは第3のセンサ群13を構成する静電容量センサ10aのみがオンであるか否かを併せて判定する場合には、以下のように半導体基板20の反り状態を判断する。第1のセンサ群11と第2のセンサ群12とが共にオンであると判定された場合には、ステップS4と同様となる。第1のセンサ群11のみがオンであると判定された場合には、判定部4は、半導体基板20が搭載面1aに対して下に凸に反った状態であるが、ステップS4における下に凸の状態よりは反り量が大きいと判断する。第3のセンサ群13と第2のセンサ群12とが共にオンであると判定された場合には、ステップS5と同様となる。第3のセンサ群13のみがオンであると判定された場合には、判定部4は、半導体基板20が搭載面1aに対して上に凸に反った状態であるが、ステップS5における上に凸の状態よりは反り量が大きいと判断する。ステップS4,S5の判断を示す出力信号は、半導体基板20をチャッキングして各種プロセスを行う処理室の制御部不図示へ送出される。次に、基板検知装置から基板の反り状態の情報を得て所定のプロセス、例えば図13の装置を用いて行う処理方法について説明する。図13は、半導体製造ユニットの処理室31~36のうち、例えば処理室32であるスパッタ装置等のPVD装置の概略構成を示す模式図である。このPVD装置32には、排気系56を備えた真空チャンバ32a内に、半導体基板20をチャッキングする静電吸着方式の基板ステージ32bが設けられている。基板ステージ32aにはESC電源55が接続されている。基板ステージ32bは、中央部分のインナーチャック部51aと、インナーチャック部51aを同心円状に囲むミドルチャック部51bと、ミドルチャック部51bを同心円状に囲み周縁部分に位置するアウターチャック部51cとを備えて構成されている。インナーチャック部51a、ミドルチャック部51b及びアウターチャック部51cは、ESC電源55からそれぞれ独立に所定電圧が印加される構成を採る。真空チャンバ32a内の基板ステージ32bに対向する部位には、成膜材料となるターゲット57が設置されるマグネット52と、マグネット52を回転させる回転機構53とが設けられている。マグネット52に設置されたターゲット57には、ターゲット57に所定の直流電圧を印加するDC電源54が接続される。半導体基板20は、搬送機構42,43により基板検知装置からPVD装置32内に搬送される。PVD装置32では、先ず、判定部4からのステップS4,S5の判断を示す出力信号が所定の制御部に入力する。出力信号が、半導体基板20が搭載面1aに対して下に凸に反った状態である旨を示すものであればステップS11に進む。一方、半導体基板20が搭載面1aに対して上に凸に反った状態である旨を示すものであればステップS12に進む。ステップS11では、搭載面1aに対して下に凸に反った状態となった半導体基板20に対応して、基板ステージ32bは、内側から外側に向かって半導体基板20をチャッキングする。即ち、インナーチャック部51a、ミドルチャック部51b、アウターチャック部51cの順にチャッキングを行う。続いて、チャッキングされた半導体基板20にPVD処理を適宜行いステップS13、半導体基板20の表面に所期の薄膜を形成した後、PVD処理を終了するステップS14。続いて、基板ステージ32bは、外側から内側に向かって半導体基板20のチャッキングを解除するステップS15。即ち、アウターチャック部51c、ミドルチャック部51b、インナーチャック部51aの順にチャッキングを解除する。しかる後、搬送機構43は、半導体基板20を基板ステージ32bから外すステップS17。一方、ステップS12では、搭載面1aに対して上に凸に反った状態となった半導体基板20に対応して、基板ステージ32bは、外側から内側に向かって半導体基板20をチャッキングする。即ち、アウターチャック部51c、ミドルチャック部51b、インナーチャック部51aの順にチャッキングを行う。続いて、ステップS13,S14を経た後、基板ステージ32bは、内側から外側に向かって半導体基板20のチャッキングを解除する。即ち、インナーチャック部51a、ミドルチャック部51b、アウターチャック部51cの順にチャッキングを解除するステップS16。しかる後、ステップS17において、搬送機構43は半導体基板20を基板ステージ32bから外す。以上説明したように、本実施形態によれば、半導体基板20に電圧を印加して半導体基板20にダメージを及ぼすことなく、当該半導体基板20における、大型基板において特に顕在化する複雑な態様の反りの発生部位及び発生状態を容易且つ正確に特定することができる。この半導体基板20の反り状態の情報を利用して、大型基板でも確実なチャッキングに供することが可能とする。変形例ここで、第1の実施形態の変形例について説明する。この変形例では、第1の実施形態と同様に基板検知装置及び方法、並びにプロセス処理方法を開示するが、基板検知装置の支持台の形状が異なる点で相違する。なお、第1の実施形態で説明した構成部材等と同様のものについては同符号を付し、詳しい説明を省略する。図14は、第1の実施形態の変形例による基板検知装置の概略構成を示す模式図である。ここで、基板が載置される支持台については、その平面視の状態を図示する。本例では、検知対象である基板として、薄膜トランジスタ等が形成される矩形状のガラス基板を対象とする。支持台30は、本例で対象とされるガラス基板の形状に対応させて、搭載面30aが矩形状とされている。ここで、支持台30の搭載面の面積30aはガラス基板の基板面の面積よりも大きい。搭載面30aには、ガラス基板を支持する基板リフトピン14が設けられている。本例では、支持台30の形状に対応して、センサ部2の第1~第3のセンサ群11~13は以下のように配置ここでは埋め込み配置される。第1のセンサ群11の各静電容量センサ10aは、搭載面30aの中央部分の列方向に設けられる。第2のセンサ群12の各静電容量センサ10aは、第1のセンサ群11の外側の列方向第1のセンサ群11の両側に設けられる。第3のセンサ群13の各静電容量センサ10aは、第2のセンサ群12の外側の列方向第2のセンサ群12の両側に設けられる。本例によれば、半導体基板20に電圧を印加してガラス基板にダメージを及ぼすことなく、当該ガラス基板における、大型基板において特に顕在化する複雑な態様の反りの発生部位及び発生状態を容易且つ正確に特定することができる。このガラス基板の反り状態の情報を利用して、大型基板でも確実なチャッキングに供することが可能とする。第2の実施形態以下、第1の実施形態の変形例について説明する。この変形例では、第1の実施形態と同様に基板検知装置及び方法、並びにプロセス処理方法を開示するが、基板検知装置のセンサ部2の形態が異なる点で相違する。なお、第1の実施形態及びその変形例で説明した構成部材等と同様のものについては同符号を付し、詳しい説明を省略する。図15は、第2の実施形態による基板検知装置の概略構成を示す模式図である。図16は、第2の実施形態による基板検知装置の他の例を示す模式図である。ここで、基板が載置される支持台については、その平面視の状態を図示する。図17は、図15又は図16の破線I-Iに沿った概略断面図である。センサ部2は、図15に示すように、搭載面1aのほぼ全面に亘って複数の静電容量センサ、ここでは例えば図4に示した静電容量センサ10bが均一に配置されて構成されている。本実施形態では、支持台1上で半径Rの円Cが例えば判定部4において規定されている。センサ部2は、円C内の領域に位置する静電容量センサ10bを有する内側センサ群61と、円C外の領域に位置する静電容量センサ10bを有する外側センサ群62とから構成される。円Cの半径Rは、例えば、内側センサ群61の静電容量センサ10bの数と、外側センサ群62の静電容量センサ10bの数とが等しくなるように規定される。ここで、第1の実施形態の変形例と同様に、矩形状のガラス基板に対応して搭載面30aが矩形状とされた支持台30を適用しても良い。この場合、センサ部2は、図16に示すように、搭載面30aのほぼ全面に亘って複数の静電容量センサ10bが均一に配置されて構成されている。図16では、支持台30上で中心線から距離L、即ち短辺が長さ2Lの矩形の枠Fが例えば判定部4において規定されている。センサ部2は、枠F内の領域に位置する静電容量センサ10bを有する内側センサ群63と、枠F外の領域に位置する静電容量センサ10bを有する外側センサ群64とから構成される。枠Fの距離Lは、例えば、内側センサ群63の静電容量センサ10bの数と、外側センサ群64の静電容量センサ10bの数とが等しくなるように規定される。以下、本実施形態による基板検知装置を用いた基板検知方法、及び基板の反り状態の情報を得て所定のプロセスを行う処理方法について説明する。図18は、第2の実施形態による基板検知装置を用いた基板検知方法をステップ順に示すフロー図である。図19は、第2の実施形態による基板検知装置から基板の反り状態の情報を得て所定のプロセスを行う処理方法をステップ順に示すフロー図である。先ず、本実施形態による基板検知方法について説明する。搬送機構42,43は、半導体基板20又はガラス基板を基板検知装置の支持台1の搭載面1aに載置するステップS21。続いて、半導体基板20又はガラス基板の反り状態に応じて、センサ部2におけるセンサ部2の各静電容量センサ10aがオン又はオフとなる。このオン/オフの情報はデータ記憶部3に記憶される。そして、判定部4は、データ記憶部3に記憶された情報に基づいて、センサ部2のうちでオンとされた静電容量センサ10bの数をカウントする。具体的には、内側センサ群61又は63でオンとされた静電容量センサ10bの数MINと、外側センサ群62又は64でオンとされた静電容量センサ10bの数MOUTとをそれぞれカウントするステップS22。続いて、判定部4は、MINとMOUTとを比較し、MINとMOUTとの大小を判定するステップS23。続いて、判定部4は、ステップS23の判定結果に基づいて、半導体基板20又はガラス基板の反り状態を判断する。具体的に、ステップS23においてMINがMOUTよりも大値であると判定された場合には、判定部4は、半導体基板20又はガラス基板が搭載面1a又は30aに対して下に凸に反った状態であると判断するステップS24。一方、MINがMOUTよりも小値であると判定された場合には、判定部4は、半導体基板20又はガラス基板が搭載面1a又は30aに対して上に凸に反った状態であると判断するステップS25。ここで、判定部4において、円Cの半径R又は枠Fの距離Lの規定を適宜調節し、半導体基板20又はガラス基板の反り状態に適合させるようにしても良い。例えば、半径R又は距離Lを大きく、即ち内側センサ群61又は63の静電容量センサ10bの数が外側センサ群62又は64の静電容量センサ10bの数よりも多くなるように規定することが考えられる。この場合、下に凸の反り状態の半導体基板20又はガラス基板に対する感度に重み付けをすることができる。これは、半導体基板20又はガラス基板の反り状態が上に凸の場合よりも下に凸の場合の方が多いと予め判明しているときに適用して好適である。一方、半径R又は距離Lを小さく、即ち外側センサ群62又は64の静電容量センサ10bの数が内側センサ群61又は63の静電容量センサ10bの数よりも多くなるように規定することが考えられる。この場合、上に凸の反り状態の半導体基板20又はガラス基板に対する感度に重み付けをすることができる。これは、半導体基板20又はガラス基板の反り状態が下に凸の場合よりも上に凸の場合の方が多いと予め判明しているときに適用して好適である。ステップS24,S25の判断を示す出力信号は、半導体基板20又はガラス基板をチャッキングして各種プロセスを行う処理室の制御部不図示へ送出される。次に、基板検知装置から基板の反り状態の情報を得て所定のプロセス、例えば図13で示したPVD装置32を用いて行う処理方法について説明する。半導体基板20又はガラス基板は、搬送機構42,43により基板検知装置からPVD装置32内に搬送される。PVD装置32では、先ず、判定部4からのステップS24,S25の判断を示す出力信号が所定の制御部に入力する。出力信号が、半導体基板20又はガラス基板が搭載面1a又は30aに対して下に凸に反った状態である旨を示すものであればステップS31に進む。一方、半導体基板20又はガラス基板が搭載面1a又は30aに対して上に凸に反った状態である旨を示すものであればステップS32に進む。ステップS31では、搭載面1a又は30aに対して下に凸に反った状態となった半導体基板20又はガラス基板に対応して、基板ステージ32bでは、内側から外側に向かって半導体基板20又はガラス基板をチャッキングする。即ち、インナーチャック部51a、ミドルチャック部51b、アウターチャック部51cの順にチャッキングを行う。続いて、チャッキングされた半導体基板20又はガラス基板にPVD処理を適宜行いステップS33、半導体基板20又はガラス基板の表面に所期の薄膜を形成した後、PVD処理を終了するステップS34。続いて、基板ステージ32bは、外側から内側に向かって半導体基板20又はガラス基板のチャッキングを解除するステップS35。即ち、アウターチャック部51c、ミドルチャック部51b、インナーチャック部51aの順にチャッキングを解除する。しかる後、搬送機構42は、半導体基板20又はガラス基板を基板ステージ32bから外すステップS37。一方、ステップS32では、搭載面1a又は30aに対して上に凸に反った状態となった半導体基板20又はガラス基板に対応して、基板ステージ32bでは、外側から内側に向かって半導体基板20又はガラス基板をチャッキングする。即ち、アウターチャック部51c、ミドルチャック部51b、インナーチャック部51aの順にチャッキングを行う。続いて、ステップS33,S34を経た後、基板ステージ32bは、内側から外側に向かって半導体基板20又はガラス基板のチャッキングを解除する。即ち、インナーチャック部51a、ミドルチャック部51b、アウターチャック部51cの順にチャッキングを解除するステップS36。しかる後、ステップS37において、搬送機構42は半導体基板20又はガラス基板を基板ステージ32bから外す。以上説明したように、本実施形態によれば、半導体基板20に電圧を印加して半導体基板20又はガラス基板にダメージを及ぼすことなく、当該半導体基板20又はガラス基板における、大型基板において特に顕在化する複雑な態様の反りの発生部位及び発生状態を容易且つ正確に特定することができる。この半導体基板20又はガラス基板の反り状態の情報を利用して、大型基板でも確実なチャッキングに供することが可能とする。以下、本件の諸態様を付記としてまとめて記載する。付記1基板が載置される支持台を備え、前記支持台の前記基板の搭載面に、複数の静電容量センサを有するセンサ部が配置されたことを特徴とする基板検知装置。付記2前記センサ部は、前記基板面の中央部分に対応して設けられた少なくとも1つの前記静電容量センサを有する第1のセンサ群と、前記第1のセンサ群を囲む複数の前記静電容量センサを有する第2のセンサ群と、前記第2のセンサ群を囲む複数の前記静電容量センサを有する第3のセンサ群とを有することを特徴とする付記1に記載の基板検知装置。付記3基板が載置される支持台を備え、前記支持台の前記基板の搭載面に、複数の静電容量センサを有するセンサ部が配置された基板検知装置を用いて、前記基板を前記支持台に載置するステップと、前記各静電容量センサにより前記基板を検知するステップと、前記検知の結果に応じて、前記基板の反り状態を判断するステップとを含むことを特徴とする基板検知方法。付記4前記センサ部は、前記静電容量センサが前記搭載面の全面に均一に配置されて構成されており、前記基板の反り状態を判断するステップにおいて、前記搭載面の中央部分から所定距離内の領域に存する前記静電容量センサの前記検知の結果と、前記搭載面の前記所定距離外の領域に存する前記静電容量センサの前記検知の結果とに基づいて、前記基板の反り状態を判断することを特徴とする付記3に記載の基板検知方法。付記5前記支持台上において前記基板を所定の真空状態で保持することを特徴とする付記3又は4に記載の基板検知方法。付記6複数の静電容量センサが配置された基板搭載面を有する第1の支持台に基板を載置するステップと、前記各静電容量センサにより前記基板の反り状態を判断し、前記反り状態を示す信号を処理室の制御部へ送信するステップと、前記基板を前記処理室の第2の支持台に載置するステップと、前記信号に基づき、前記基板を前記第2の支持台にチャックするステップとを含むことを特徴とする半導体装置の製造方法。付記7前記第2の支持台は、複数のチャック部を有することを特徴とする付記6に記載の半導体装置の製造方法。"