基板の電極パッド部上に形成されたバリアメタル層と、前記バリアメタル層上面の中央部に形成され、外径よりも小さい外径を有して形成されたはんだ層とからなるはんだバンプを備える半導体装置。前記バリアメタル層上面のはんだ層が形成されていない面には、溶融したはんだ層に対して濡れ性の悪い材料からなるストッパ膜が形成されている請求項1に記載の半導体装置。ストッパ膜は、酸化膜からなる請求項2に記載の半導体装置。ストッパ膜は、金属材料からなる請求項2に記載の半導体装置。基板に形成された電極パッド部上部に、バリアメタル層を形成する工程と、前記バリアメタル層上部に、前記バリアメタル層の外径よりも小さい外径のはんだ層を形成する工程と、を含む半導体装置の製造方法。前記バリアメタル層は、電極パッド部の中央部が開口した第1のフォトレジスト層を介して形成し、前記はんだ層は、前記バリアメタル層の中央部が開口され、前記第1のフォトレジスト層の開口の内径よりも小さい内径の開口を有する第2のフォトレジスト層を介して形成する請求項5に記載の半導体装置の製造方法。さらに、前記バリアメタル層上面のはんだ層が形成されない領域に、前記はんだ層に対して濡れ性の悪い材料からなるストッパ膜を形成する工程を有する請求項6に記載の半導体装置の製造方法。アッシングにより、前記第1及び第2のフォトレジスト層を除去する工程を有し、前記ストッパ膜は、前記アッシングによって前記バリアメタル層上面に形成される酸化膜によって構成する請求項7に記載の半導体装置の製造方法。前記ストッパ膜は、前記はんだ層を形成する前に、前記バリアメタル層上面の周縁に形成する請求項7に記載の半導体装置の製造方法。前記ストッパ膜は、金属材料で形成する請求項9に記載の半導体装置の製造方法。基板に形成された電極パッド部の中央部を開口するフォトレジスト層を形成する工程と、前記フォトレジスト層を介して前記電極パッド部上部にはんだ層を形成する工程と、を含む配線基板の製造方法。ところで、図14A、Bに示したチップ間接続の工程では、フリップチップボンダーの機械精度や制御性に起因して、フリップチップボンダーによって移動される側の半導体装置205aに、傾きや反りが発生してしまうという問題がある。また、半導体装置205a、205bのはんだバンプ200が形成される面にはグローバルな段差が形成されている場合がある。このため、半導体装置205の接続時には、図14A、Bに示すように、一方の半導体装置205aが他方の半導体装置205bに対して傾いて接触され、半導体装置205a、205b間のギャップが広い領域aと狭い領域bとに、ギャップ差が発生する。そして、現状では、この半導体装置205a、205b間のギャップ差をキャンセルするために、はんだ層202は一定以上厚く形成しておく必要がある。そうすると、対向する半導体装置205a、205b間のギャップが最適とされた領域aでは、図15Aに示すように低融点金属からなるはんだ層202があまり潰れない状態で接合する。しかしながら、半導体装置205a、205b間のギャップが狭い領域bでは、図15Bに示すように、はんだ層202が潰れ、高融点金属からなるバリアメタル層201の外径から大きくはみ出てしまう。半導体装置205a、205b上に形成されるはんだバンプ200が微細ピッチで形成されている場合、図15Bに示すように、ギャップが狭い領域bでは隣接するはんだ層202が接触し、ショートする恐れがある。近年、デバイスの小型化に伴い、はんだバンプ200間の挟ピッチ化が求められている。このため、はんだバンプ200間のピッチが縮小化した場合にも、隣接するはんだバンプ200間がショートしない構成が望まれている。本開示は、はんだバンプを介した半導体装置の接合プロセスにおいて、接合精度の向上が図られ、歩留まりの向上が図られた半導体装置、並びに配線基板を提供することを目的とする。上記課題を解決し、本開示の半導体装置は、基板の電極パッド部上に形成されたバリアメタル層と、バリアメタル層上面の中央部に形成され、バリアメタル層の外径よりも小さい外径を有して形成されたはんだ層とからなるはんだバンプを備える。本開示の半導体装置の製造方法は、基板に形成された電極パッド部上部に、バリアメタル層を形成する工程と、バリアメタル層上部に、バリアメタル層の外径よりも小さい外径のはんだ層を形成する工程を含む。本開示の半導体装置及びその製造方法では、バリアメタル層の外径が、はんだ層の外径よりも小さい径を有して形成されるため、溶融したはんだ層が潰れた場合に、バリアメタル層上部から大幅にはみ出るのを防ぐことができる。本開示の配線基板の製造方法は、基板に形成された電極パッド部の中央部を開口するフォトレジスト層を形成する工程と、フォトレジスト層を介して電極パッド部上部にはんだ層を形成する工程を含む。本開示の配線基板の製造方法では、電極パッド部上部に形成されるはんだ層が、パターニングされたフォトレジスト層を介して形成されるため、配線パッド部上部の所望の領域に精度良く形成することができる。本開示によれば、チップ間接合において、歩留まりの向上や品質の向上が図られる半導体装置、及び配線基板を得ることができる。以下に、本開示の実施形態に係る半導体装置、半導体装置の製造方法、配線基板の製造方法の一例を、図1~図12を参照しながら説明する。本開示の実施形態は以下の順で説明する。なお、本開示は以下の例に限定されるものではない。1.第1の実施形態:半導体装置1-1半導体装置の構成1-2半導体装置の製造方法1-3変形例11-4変形例22.第2の実施形態:半導体装置3.第3の実施形態:配線基板の製造方法1.第1の実施形態:半導体装置まず、本開示の第1の実施形態に係る半導体装置、及びその半導体装置の製造方法について説明する。[1-1半導体装置の構成]図1に、本開示の第1の実施形態に係る半導体装置50のはんだバンプ1が形成された部分の断面構成を示す。図1に示すように、本実施形態例の半導体装置50は、半導体基板5の回路面上に形成された電極パッド部9と、電極パッド部9の周縁及び半導体基板5の回路面を覆う絶縁膜以下パッシベーション膜6とを備える。そして、電極パッド部9上に順に形成された密着層7及びシードメタル層8と、そのシードメタル層8上部に順に形成されたバリアメタル層2、及びはんだ層3とで構成されるはんだバンプ1を備える。さらに、はんだバンプ1を構成するバリアメタル層2上面にはストッパ膜4が形成されている。電極パッド部9は、例えば、アルミニウムAlから成り、半導体装置50を構成する半導体基板5の主面、例えば回路面図示せず上に所望の面積を有して構成されている。パッシベーション膜6は、例えばSiN又はSiO2からなり、電極パッド部9の中央部分を露出する開口部10を有し、電極パッド部9の周縁及び半導体基板5表面を被覆するように形成されている。密着層7は、例えばTiから成り、パッシベーション膜6に露出された電極パッド部9上部に形成されている。密着層7により、はんだバンプ1と電極パッド部9との密着性が向上する。シードメタル層8は、例えばCuからなり、密着層7上部に形成されている。シードメタル層8は、バリアメタル層2を電解めっきで形成するために設けられる層である。バリアメタル層2は、電極パッド部9直上に、密着層7、シードメタル層8を介して形成されており、電極パッド部9の面積よりも小さい面積で形成されている。バリアメタル層2は、はんだ層3に用いられる材料の融点よりも高い融点を有する高融点金属材料を用いることができ、例えば、Ni、Cu、Auのいずれかを用いることができる。バリアメタル層2の厚みは、1~10μmで形成されている。はんだ層3は、バリアメタル層2直上の中央部に形成され、バリアメタル層2の外径よりも小さい外径を有して形成されている。はんだ層3は、バリアメタル層2に用いられる材料の融点よりも低い融点を有する低融点金属材料を用いることができ、例えばSn、In、Biのいずれかを用いることができる。はんだ層3の厚みは、2~20μmで形成されており、バリアメタル層2とはんだ層3との高さの比が例えば2:1となるように形成されている。ストッパ膜4は、バリアメタル層2上面のはんだ層3が形成されていない領域、すなわち、バリアメタル層2上面の周縁に形成されている。ストッパ膜4は、はんだ層3を溶融したときに、溶融したはんだ層3がバリアメタル層2上面に広がるのを抑制するための層であり、はんだ層3の材料に対して濡れ性の悪い材料で構成される。本実施形態例では、ストッパ膜4は、SiO2膜で形成された例とする。本実施形態例のはんだバンプ1では、低融点金属材料で構成されるはんだ層3の外径が高融点金属材料で構成されるバリアメタル層2の外径よりも小さく形成されている。このため、はんだ層3が潰れて横方向半導体基板5の面に水平な方向広がった場合にも、バリアメタル層2上面から著しくはみ出るようなことが無くなる。また、バリアメタル層2上面のはんだ層3が形成されていない領域にははんだ層3の材料に対して濡れ性の悪い材料からなるストッパ膜4が形成されている。このため、溶融したはんだ層3とストッパ膜4表面の接触角が大きく、はんだ層3が横方向に広がりにくくなる。[1-2半導体装置の製造方法]図2A~図5Kに、本実施形態例の半導体装置50の要部の製造工程図を示す。図2A~図5Kを用いて、本実施形態例の半導体装置50の製造方法について説明する。まず、図2Aに示すように、半導体基板5を準備し、半導体基板5上部の回路面上にアルミニウムからなる電極パッド部9を形成する。次に、電極パッド部9の周縁及び半導体基板5上部を覆い、電極パッド部9の中央部分を露出する開口部10を有するパッシベーション膜6を形成する。その後、Arガスを用いたプラズマエッチングにより、露出した電極パッド部9表面を洗浄する。次に、図2Bに示すように、スパッタ法を用いて100nm~500nm程度の厚みのTiからなる密着層7を形成する。密着層7は、電極パッド部9とはんだバンプ1の密着性を高めるために設けられる層である。次に、図2Cに示すように、スパッタ法を用いて、100~1000nm程度の厚みのCuからなるシードメタル層8を形成する。シードメタル層8は、抵抗を下げるための膜であり、後の工程で用いられる電解めっき法におけるシードメタルとして機能する。次に、図3Dに示すように、半導体基板5の表面側全面に第1のフォトレジスト層11を塗布により形成する。次に、図3Eに示すように、図2Aの工程において、パッシベーション膜6に露出された電極パッド部9の領域よりも少し大きい領域が開口されたマスク12を第1のフォトレジスト層11上部に形成し、露光する。次に、現像することにより、図3Fに示すように、第1のフォトレジスト層11の露光された部分が除去され、シードメタル層8の中央部分が露出する開口部13が形成される。その後、露出されたシードメタル層8上部を、酸素、及びArガスを用いてディスカム処理を行う。次に、図4Gに示すように、電解めっき法を用いて、シードメタル層8上部にNiからなるバリアメタル層2を例えば1~10μmの厚みに形成する。次に、バリアメタル層2上面、及び第1のフォトレジスト層11全面を被覆する第2のフォトレジスト層14を更に形成する。第2のフォトレジスト層14では、バリアメタル層2直上において、バリアメタル層2の外径よりも小さい外径の開口が形成されたマスクを第2のフォトレジスト層14上部に形成し、露光する。次に、現像することにより、図4Hに示すように、第2のフォトレジスト層14の露光された部分が除去され、バリアメタル層2の中央部分を露出する開口部15が形成される。この開口部15に露出された面積はバリアメタル層2の面積よりも小さい。次に、図4Iに示すように、電解めっき法を用いて、露出したバリアメタル層2上部にSnからなるはんだ層3を例えば2~20μmの厚みに形成する。次に、図5Jに示すように、O2ガスを用いて第1及び第2のフォトレジスト層11、14をアッシングし除去する。このアッシング工程により、露出したバリアメタル層2表面にストッパ膜4となるNiの酸化膜が形成される。このNiの酸化膜は、はんだ層3に対して濡れ性の悪い膜であり、はんだ層3が横方向に流れるのを防ぐストッパ膜4として用いられる。その後、露出したシードメタル層8をウェットエッチングで除去し、続けて、露出した密着層7をウェットエッチングで除去する。このようにして、本実施形態例では、はんだバンプ1を有する半導体装置50が形成される。次に、本実施形態例で形成されたはんだバンプを備える半導体装置50同士をはんだバンプを介して接続する工程について説明する。図6A、Bは、本実施形態例で形成された2つの半導体装置をはんだバンプを介して接合する工程を示す図である。図6A、Bでは、半導体装置50において、半導体基板5と、その半導体基板5上に形成されるバリアメタル層2及びはんだ層3から成るはんだバンプ1のみを図示し、その他の構造は省略して示す。上述したはんだバンプ1を備える2つの半導体装置50を準備する。以下の説明では、2枚の半導体装置を区別する場合には、それぞれ、上側半導体装置50a、下側半導体装置50bとし、区別しない場合には、半導体装置50として説明する。まず、図6Aに示すように、一方の半導体装置以下、下側半導体装置50bを、図示しないフリップチップボンダー装置内のステージにはんだバンプ1が上方を向くように設置する。次に、下側半導体装置50bのはんだバンプ1を被覆するようにフラックス16を塗布する。そして、フリップチップボンダー装置の吸着ヘッド図示せずで他方の半導体装置以下、上側半導体装置50aをはんだバンプ1同士が対向するように下側半導体装置50b上部にマウントする。これにより、フラックス16の粘着性を利用して下側半導体装置50bと上側半導体装置50aが固定される。次に、固定された上側半導体装置50aと下側半導体装置50bとをリフロー炉図示せず内に装填する。そして、リフロー炉内で加熱及び冷却の処理を施すことで、上側半導体装置50aと下側半導体装置50bのはんだ層3同士が溶融して接着しその状態で固まるため、はんだ付けが完了する。次に、はんだ付けされた上側半導体装置50aと下側半導体装置50bとの間に残存しているフラックス16を除去した後、上側半導体装置50aと下側半導体装置50bとの間に、毛細管現象を用いて熱硬化性樹脂を充填し、硬化する。これにより、図6Bに示すように、アンダーフィル層17を形成する。アンダーフィル層17を形成することで、上側半導体装置50aと下側半導体装置50bとのはんだ層3の接合部を外部ストレスから保護することができ、また、接合後に起こり得るショートを防止することができる。このようにして、上側半導体装置50aと下側半導体装置50bがはんだバンプ1を介して電気的に接続される。ところで、上述したように、フリップチップボンダーに起因する上側半導体装置50aの傾きや反り、又は半導体装置50のグローバルな段差により、接合時に上側半導体装置50aと下側半導体装置50bとのギャップに差が出ることがある。図7Aに、ギャップ差が広い領域における断面の拡大図図6Bのaに相当を示し、図7Bに、ギャップ差が狭い領域における断面の拡大図図6Bのbに相当を示す。現状のフリップチップボンダーの機械精度や半導体装置50のグローバル段差により、上側半導体装置50aと下側半導体装置50bとの間の領域で、例えば±3~5μmのギャップ差が発生する。そうすると、はんだ層3の高さはそのギャップ差に対応し得る高さにする必要があり、はんだ層3の高さを一定以上にしなければならないという制約がある。本実施形態例では、従来のはんだバンプにおけるはんだ層の高さ本実施形態例では、2~20μmを維持したはんだバンプ1を形成することができる。このため、図7A、Bに示すように、上側半導体装置50aと下側半導体装置50bの接合時において、ギャップ差の異なる全領域において確実に接合が行える。また、本実施形態例では、はんだバンプ1において、はんだ層3の外径がバリアメタル層2の外径よりも小さく形成され、さらに、バリアメタル層2上面のはんだ層3が形成されない領域にはストッパ膜4が形成される。これにより、上側半導体装置50aと下側半導体装置50bの接合時において、ギャップが狭い領域で溶融したはんだ層3が潰れた場合にも、横方向に著しく広がることがない。このため、図7Bに示すように、ギャップ差が狭い領域において、はんだ層3が潰れた場合にも、隣接するはんだバンプ1同士が接触するのを防ぐことができる。そして、本実施形態例では、はんだ層3が横方向に広がりにくい構成とされるので、はんだバンプ1の狭ピッチ化により、隣接するはんだバンプ1間の距離が小さくなった場合にも、接合時において、隣接するはんだバンプ1同士が接触するのを防ぐことができる。以上のように、本実施形態例のはんだバンプ1を形成することにより、チップオンチップやチップオンウエハの構成とする場合において、確実に接合ができ、かつ、隣接するはんだバンプ1間のショートを防止することができる。これにより、チップ間接合において、歩留まりや、品質の向上を図ることができる。なお、上述した図6A、Bの例では、上側半導体装置50aと下側半導体装置50bのはんだ層3を接合した後、アンダーフィル層17を形成する例としたが、接合と同時にアンダーフィル層17を形成する例としてもよい。この場合は、下側半導体装置50bのはんだバンプ1を被覆するようにフラックス機能を有する熱硬化性樹脂からなるアンダーフィル層を塗布し、上側半導体装置50aをマウントする。そして、はんだ層3の融点以上であり、熱硬化性樹脂の硬化開始温度よりも低い温度で加熱して上側半導体装置50aと下側半導体装置50bのはんだ層3を接合し、冷却して凝固させる。その後、熱硬化性樹脂の熱硬化開始温度以上の温度で加熱することにより、熱硬化性樹脂が硬化しアンダーフィル層が形成される。このように、本実施形態例では、様々な接合方法に適用可能である。ところで、本実施形態例では、接合する2つの半導体装置のうち、少なくとも一方の半導体装置を本実施形態例の半導体装置50とすることで、接合時における接合精度を向上させることができる。[1-3変形例1]図8A、Bに、変形例1に係る半導体装置と半導体装置の接合工程図を示す。変形例1では、本実施形態例で形成したはんだバンプ1を有する半導体装置50と、従来のはんだバンプ200を有する半導体装置205とを接合する例について説明する。図8Aに示すように、変形例1では、マウントされる側の半導体装置以下、下側半導体装置205を、従来のはんだバンプ200が形成された半導体装置とする。また、マウントする側の半導体装置以下、上側半導体装置50を本実施形態例の半導体装置とする。下側半導体装置205では、半導体基板203上部にバリアメタル層201と、そのバリアメタル層201の外径とほぼ同じ外径で形成されたはんだ層202からなるはんだバンプ200が複数個形成されている。変形例1においても、図6Aと同様にして、下側半導体装置205にフラックス16を塗布した後、上側半導体装置50をマウントし、リフロー炉内で両者のはんだ層3、202を溶融して接合する。これにより、図8Bに示すように、下側半導体装置205と上側半導体装置50とが接合する。変形例1においても、上側半導体装置50に形成されたはんだバンプ1におけるはんだ層3が横方向に広がりにくいため、隣接するはんだバンプ1200間のショートを防止することができる。このように、接合される2つの半導体装置のうち、どちらか一方を本実施形態例の半導体装置とした場合にも、本実施形態例と同様の効果を得ることができる。[1-4変形例2]次に、図9A、Bに、変形例2に係る半導体装置と配線基板との接合工程図を示す。変形例2では、配線基板102に、本実施形態例のはんだバンプ1を有する半導体装置50を接合する例について説明する。図9Aに示すように、本実施形態例では、マウントされる側に配線基板102を配置し、マウントする側を本実施形態例のはんだバンプ1が形成された半導体装置50とする。配線基板102では、基板100の回路面側に、配線ランド101が形成され、配線ランド101以外の基板100上面はソルダーレジストからなる絶縁膜図示せずに被覆された構成とされている。変形例2においても、図6Aと同様にして配線基板102の露出した配線ランド101にはんだバンプ1が対向するように半導体装置50をマウントし、はんだ層3を溶融させて配線ランド101に接合する。これにより、配線基板102と半導体装置50とが接合する。変形例2においても、半導体装置50に形成されたはんだバンプ1におけるはんだ層3が横方向に広がりにくいため、隣接するはんだバンプ1間のショートを防止することができる。その他、第1の実施形態と同様の効果を得ることができる。2.第2の実施形態:半導体装置次に、本開示の第2の実施形態に係る半導体装置、及び半導体装置の製造方法について説明する。本実施形態例では、ストッパ膜を、はんだ層に対して濡れ性の悪い金属材料で形成する例である。図10A~図11Fは本実施形態例の半導体装置の製造方法について説明する。バリアメタル層2を形成するまでの工程は図2A~図4Gと同様であるから重複説明を省略する。なお、このとき、第1のフォトレジスト層11の高さは、形成するバリアメタル層2の高さとほぼ同じ高さに形成するのが好ましい。バリアメタル層2を形成した後、図10Aに示すように、バリアメタル層2上面を含む全面にストッパ膜20を構成する金属材料層を形成する。このストッパ膜20を構成する金属材料としては、はんだ層3に対して濡れ性の悪い材料であればよく、例えば、Ti、W、Taのいずれかの金属材料や、TiN、TiW、TiON、又はTiN等の合金を用いることができる。その後、図10Bに示すように、ストッパ膜20を残す部分のみを被覆する第2のフォトレジスト層21を形成し、露出した部分の金属材料層を除去する。これにより、バリアメタル層2の周縁にのみストッパ膜20が形成される。次に、図10Cに示すように、第1及び第2のフォトレジスト層11、21を除去する。次に、図11Dに示すように、図4Hと同様にして、はんだ層3が形成される部分のみを開口する第3のフォトレジスト層22を形成する。その後、電解めっき法を用い、第3のフォトレジスト層22の開口に露出したバリアメタル層2上部にSnからなるはんだ層3を2~10μmの厚みに形成する。その後、第3のフォトレジスト層22を除去し、第1の実施形態と同様にしてシードメタル層8、及び密着層7を除去することにより、半導体基板5上にはんだバンプ1が形成される。本実施形態例の半導体装置50においても、はんだバンプ1において、はんだ層3の外径がバリアメタル層2の外径よりも小さい径で形成されるので、はんだバンプ1が狭ピッチ化した場合にも、隣接するはんだバンプ1間でのショートが低減される。また、本実施形態例の半導体装置50では、ストッパ膜20が金属材料で形成されるため、酸化膜でストッパ膜20を形成する場合よりもはんだ層3がぬれ広がりにくくなる。その他、第1の実施形態と同様の効果を得ることができる。本実施形態例では、ストッパ膜をはんだ層の形成前に金属材料で形成する例としたが、同様の工程で、酸化膜をストッパ膜として形成することもできる。すなわち、はんだ層の形成前の工程で酸化膜からなるストッパ膜を形成し、図10A~図11Fと同様の工程でパターニングしてもよい。酸化膜からなるストッパ膜を、第1の実施形態のようにアッシング工程で形成するのではなく、アッシング工程とは別の工程で形成することで、確実にストッパ膜を形成することができる。3.第3の実施形態:配線基板の製造方法次に、本開示の第3の実施形態に係る配線基板の製造方法について説明する。本実施形態例では、プリント配線基板に形成された電極パッド部以下、配線ランドに、はんだ層をパターニング形成する例である。図12A~図12Dに、本実施形態例の配線基板の製造工程を示すまず、図12Aに示すように、所望の回路が形成された基板30と、基板30上面の配線ランド31が形成された領域を開口する開口部33を有し、基板30全面を被覆するソルダーマスク32が形成されたプリント配線基板37を準備する。本実施形態例では、配線ランド31は、銅で構成された例とする。次に、図12Bに示すように、露出した配線ランド31の中央部を露出する開口部35を有するフォトレジスト層34を基板30全面に形成する。次に、図12Cに示すように、フォトレジスト層34を介して露出した配線ランド31上に、電解めっき法を用いてはんだ層36を形成する。これにより、露出した配線ランド31の中央部に、配線ランド31よりも小さい径ではんだ層36が形成される。その後、フォトレジスト層34を除去することにより、はんだ層36が形成されたプリント配線基板37が完成する。本実施形態例では、プリント配線基板37において、フォトレジスト層34で開口された部分にはんだ層36を形成することができるので、はんだ層36の外径を、配線ランド31の径よりも小さくすることができ、また、所定の径に精度良く形成することができる。これにより、このプリント配線基板37上に、例えば第1の実施形態の半導体装置40を接合する場合にも、隣接するはんだ層間がショートしてしまうのを防ぐことができる。その他、第1の実施形態と同様の効果を得ることができる。以上、第1~第3の実施形態に本開示の実施形態を示したが、本開示は上述の例に限られるものではなく、趣旨を逸脱しない範囲内において種々の変更が可能である。また、第1~第3の実施形態に係る構成を組み合わせて構成することも可能である。なお、本開示は、以下の構成をとることもできる。1基板の電極パッド部上に形成されたバリアメタル層と、前記バリアメタル層上面の中央部に形成され、外径よりも小さい外径を有して形成されたはんだ層とからなるはんだバンプを備える半導体装置。2前記バリアメタル層上面のはんだ層が形成されていない面には、溶融したはんだ層に対して濡れ性の悪い材料からなるストッパ膜が形成されている1に記載の半導体装置。3ストッパ膜は、酸化膜からなる2に記載の半導体装置。4ストッパ膜は、金属材料からなる2に記載の半導体装置。5基板に形成された電極パッド部上部に、バリアメタル層を形成する工程と、前記バリアメタル層上部に、前記バリアメタル層の外径よりも小さい外径のはんだ層を形成する工程と、を含む半導体装置の製造方法。6前記バリアメタル層は、電極パッド部の中央部が開口した第1のフォトレジスト層を介して形成し、前記はんだ層は、前記バリアメタル層の中央部が開口され、前記第1のフォトレジスト層の開口の内径よりも小さい内径の開口を有する第2のフォトレジスト層を介して形成する5記載の半導体装置の製造方法。7さらに、前記バリアメタル層上面のはんだ層が形成されない領域に、前記はんだ層に対して濡れ性の悪い材料からなるストッパ膜を形成する工程を有する6に記載の半導体装置の製造方法。8アッシングにより、前記第1及び第2のフォトレジスト層を除去する工程を有し、前記ストッパ膜は、前記アッシングによって前記バリアメタル層上面に形成される酸化膜によって構成する7に記載の半導体装置の製造方法。9前記ストッパ膜は、前記はんだ層を形成する前に、前記バリアメタル層上面の周縁に形成する7に記載の半導体装置の製造方法。10前記ストッパ膜は、の金属材料で形成する9に記載の半導体装置の製造方法。11基板に形成された電極パッド部の中央部を開口するフォトレジスト層を形成する工程と、前記フォトレジスト層を介して前記電極パッド部上部にはんだ層を形成する工程と、を含む配線基板の製造方法。