データを送信する第1ノードと、前記第1ノードから送信された前記データを受信する第2ノードと、前記第1および第2ノードの間で伝送される前記データを中継する複数の中継器とを備えたデータ伝送システムにおいて用いられる中継器であって、前記通信バスに接続された他の中継器における負荷値の情報を取得する負荷値処理部と、複数のトラヒックが発生しているときにおいて、各中継器から得られた前記負荷値の情報に基づき、各トラヒックに要求される伝送品質に応じて、前記複数のトラヒックが伝送される伝送経路、および、前記複数のトラヒックのデータの宛先の少なくとも一方を集約する集約判定部とを備えた中継器。前記負荷値は、伝送遅延時間、スループット、遅延時間の揺らぎ、中継器内でのデータ残留時間、バッファ量、取得可能帯域のいずれかである、請求項1に記載の中継器。前記伝送品質は、遅延時間、スループット、取得可能帯域のいずれかである、請求項1に記載の中継器。バスマスターと複数のメモリとの間において、ネットワーク化された通信バス上で、トラヒックを中継する中継器であって、前記通信バスに接続された他の中継器における処理遅延時間の情報を取得する遅延時間処理部と、複数のトラヒックが発生しているときにおいて、各中継器から得られた前記伝送遅延時間の情報に基づき、各トラヒックの許容遅延時間に応じて、前記複数のトラヒックが伝送される伝送経路、および、前記複数のトラヒックのデータが格納されるメモリの少なくとも一方を集約する集約判定部とを備えた中継器。データを受信する受信部と、前記処理遅延時間の情報を送信する送信部とをさらに備え、前記中継器が前記複数のメモリのいずれかに接続されているときは、前記遅延時間処理部は、前記送信部を介して、前記受信部での前記処理遅延時間の情報を他の中継器へ転送する、請求項4に記載の中継器。前記処理遅延時間の情報を受信する受信部をさらに備え、前記中継器が前記バスマスターに接続されているときは、前記遅延時間処理部は、前記受信部を介して、前記他の中継器における前記処理遅延時間の情報を収集する、請求項4に記載の中継器。前記集約判定部は、低遅延を要求するトラヒックの遅延時間、中継段数、および、前記通信バスを流れる伝送単位のデータ長を少なくとも1つ用いて評価値を生成し、前記評価値に応じて、前記伝送経路および前記メモリの少なくとも一方を決定する、請求項4に記載の中継器。トラヒックのデータを受信する受信部と、前記データに基づいて前記トラヒックの振幅を解析する解析部をさらに備え、前記集約判定部は、前記トラヒックの振幅の大きさに基づいて前記伝送経路、および、前記メモリの少なくとも一方を集約する、請求項4に記載の中継器。前記複数のトラヒックの送信先に基づいてトラヒックの交差の有無を判定し、トラヒックの交差が発生しているときは、前記複数のトラヒックのうちの少なくとも1つのトラヒックの送信先を変更することにより、交差を抑制する交差フロー判定部をさらに備えた、請求項4に記載の中継器。前記集約判定部は、前記複数のトラヒックが連続して発生する場合には前記伝送経路および前記メモリの少なくとも一方を集約し、前記複数のトラヒックが間欠的に発生する場合には集約の対象から除外する、請求項4に記載の中継器。少なくとも1つのバスマスターと、複数のメモリと、前記少なくとも1つのバスマスターおよび前記複数のメモリの間のネットワーク化された通信バス上に複数設けられた、請求項1に記載の中継器とを備えた、チップ回路。複数の前記中継器のうち、少なくとも1つの中継器に備えられた集約判定部は、前記複数のトラヒックが伝送される伝送経路、および、前記複数のトラヒックのデータが格納されるメモリの少なくとも一方を集約し、集約された結果、トラヒックを伝送しなくなった中継器の動作を停止させる、請求項11に記載のチップ回路。複数の前記中継器のうち、少なくとも1つの中継器に備えられた集約判定部は、前記複数のトラヒックが伝送される伝送経路、および、前記複数のトラヒックのデータが格納されるメモリの少なくとも一方を集約し、集約された結果、トラヒックのデータが収容されないメモリの動作を停止させる、請求項11に記載のチップ回路。複数の前記中継器のうち、少なくとも1つの中継器に備えられた集約判定部は、前記複数のトラヒックが伝送される伝送経路、および、前記複数のトラヒックのデータが格納されるメモリの少なくとも一方を集約し、集約された結果、トラヒックのデータが収容されないメモリの動作を停止させる、請求項12に記載のチップ回路。NoCにおいては、メモリアクセスは時々刻々と変化するため、メモリアクセスの要求に追随できるようメモリアクセスの負荷を分散することが必要とされている。それを実現するためには、データを格納するメモリの決定と、バスマスター例えば、CPUやDSPからメモリまでの伝送経路の決定の両方が必要である。トラヒックが複数のメモリおよび複数の伝送経路に分散されるように、メモリおよび伝送経路をそれぞれ決定することで、メモリや伝送経路の負荷の低減は可能である。そして、メモリや伝送経路の負荷を分散することで、負荷のピーク値を下げることができる。その結果、必要となる伝送経路の最大性能を設計時に抑えることができ、より低い動作周波数で動作する伝送経路の採用で省電力化を図ることが可能となる。上述した省電力化のためのパワーゲーティング技術には、各中継器で負荷の有無を計測して中継器の電源供給を遮断するスリープ制御と、負荷が発生した時点ですばやく、電力供給を再開ウェイクアップ制御とが含まれる。パワーゲーティングでは、トラヒックの発生状況によってはスリープ制御およびウェイクアップ制御が多発するため、遅延が増大することがある。このような問題に対し、非特許文献1では、各中継器で、その遅延の隠蔽のための制御部を設けて対処している。しかしながら、そのような制御部を特別に設けると、複雑な制御に要する設計コストや部品コストが増大するという問題が生じる。本発明は上記課題に鑑みてなされたものであり、その目的は、中継器で遅延の隠蔽を行う特別な制御部を必要とせずに、パワーゲーティングによる遅延を低減しながら、NoCにおける省電力化を図ることにある。本発明のある実施形態による中継器は、データを送信する第1ノードと、前記第1ノードから送信された前記データを受信する第2ノードと、前記第1および第2ノードの間で伝送される前記データを中継する複数の中継器とを備えたデータ伝送システムにおいて用いられる中継器であって、前記通信バスに接続された他の中継器における負荷値の情報を取得する負荷値処理部と、複数のトラヒックが発生しているときにおいて、各中継器から得られた前記負荷値の情報に基づき、各トラヒックに要求される伝送品質に応じて、前記複数のトラヒックが伝送される伝送経路、および、前記複数のトラヒックのデータの宛先の少なくとも一方を集約する集約判定部とを備えている。前記負荷値は、伝送遅延時間、スループット、遅延時間の揺らぎ、中継器内でのデータ残留時間、バッファ量、取得可能帯域のいずれかであってもよい。前記伝送品質は、遅延時間、スループット、取得可能帯域のいずれかであってもよい。本発明の他の実施形態による中継器は、バスマスターと複数のメモリとの間において、ネットワーク化された通信バス上で、トラヒックを中継する中継器であって、前記通信バスに接続された他の中継器における処理遅延時間の情報を取得する遅延時間処理部と、複数のトラヒックが発生しているときにおいて、各中継器から得られた前記伝送遅延時間の情報に基づき、各トラヒックの許容遅延時間に応じて、前記複数のトラヒックが伝送される伝送経路、および、前記複数のトラヒックのデータが格納されるメモリの少なくとも一方を集約する集約判定部とを備えている。前記中継器は、データを受信する受信部と、前記処理遅延時間の情報を送信する送信部とをさらに備え、前記中継器が前記複数のメモリのいずれかに接続されているときは、前記遅延時間処理部は、前記送信部を介して、前記受信部での前記処理遅延時間の情報を他の中継器へ転送してもよい。前記中継器は、前記処理遅延時間の情報を受信する受信部をさらに備え、前記中継器が前記バスマスターに接続されているときは、前記遅延時間処理部は、前記受信部を介して、前記他の中継器における前記処理遅延時間の情報を収集してもよい。前記集約判定部は、低遅延を要求するトラヒックの遅延時間、中継段数、および、前記通信バスを流れる伝送単位のデータ長を少なくとも1つ用いて評価値を生成し、前記評価値に応じて、前記伝送経路および前記メモリの少なくとも一方を決定してもよい。前記中継器は、トラヒックのデータを受信する受信部と、前記データに基づいて前記トラヒックの振幅を解析する解析部をさらに備え、前記集約判定部は、前記トラヒックの振幅の大きさに基づいて前記伝送経路、および、前記メモリの少なくとも一方を集約してもよい。前記中継器は、前記複数のトラヒックの送信先に基づいてトラヒックの交差の有無を判定し、トラヒックの交差が発生しているときは、前記複数のトラヒックのうちの少なくとも1つのトラヒックの送信先を変更することにより、交差を抑制する交差フロー判定部をさらに備えていてもよい。前記集約判定部は、前記複数のトラヒックが連続して発生する場合には前記伝送経路および前記メモリの少なくとも一方を集約し、前記複数のトラヒックが間欠的に発生する場合には集約の対象から除外してもよい。本発明によるさらに他の実施形態によるチップ回路は、少なくとも1つのバスマスターと、複数のメモリと、前記少なくとも1つのバスマスターおよび前記複数のメモリの間のネットワーク化された通信バス上に複数設けられた、請求項1に記載の中継器とを備えている。複数の前記中継器のうち、少なくとも1つの中継器に備えられた集約判定部は、前記複数のトラヒックが伝送される伝送経路、および、前記複数のトラヒックのデータが格納されるメモリの少なくとも一方を集約し、集約された結果、トラヒックを伝送しなくなった中継器の動作を停止させてもよい。複数の前記中継器のうち、少なくとも1つの中継器に備えられた集約判定部は、前記複数のトラヒックが伝送される伝送経路、および、前記複数のトラヒックのデータが格納されるメモリの少なくとも一方を集約し、集約された結果、トラヒックのデータが収容されないメモリの動作を停止させてもよい。本発明による中継器は、同時に複数のトラヒックが発生しているときにおいて、各中継器から得られた各中継器における処理遅延時間の情報に基づき、各トラヒックに要求される品質に応じて、複数のトラヒックが伝送される伝送経路、および、前記複数のトラヒックのデータが格納されるメモリの少なくとも一方を集約する。これにより、ネットワークオンチップNoCにおいて、中継装置で遅延の隠蔽を行う特別な制御部を必要とせずに、パワーゲーティングによる遅延を低減しながら、省電力化を図ることができる。以下、添付の図面を参照して、本発明による中継器の実施形態を説明する。中継器は、低遅延でデータの伝送を行う。まず、図1aおよび図1bは、NoCの一部の構成を示す。図1aはハードウェア接続構成例を示す図であり、図1bはその模式図である。図1aおよびbによれば、チップ10上に設けられたバスマスター1a~1cが、それぞれ中継器R2を介してバス3に接続されていることが示されている。図2は、2次元メッシュ型でバスマスターを結合した一般的なNoCの構成例を示す。マイクロプロセッサやDSP、メモリ、入出力回路等のバスマスター毎に、データ転送経路の制御を行う中継器Rが配置される。そして、中継器R間が短配線で接続リンクされる。なお、図2に示す構成では、各中継器とバスマスターとは直結されている。しかしながら、各中継器とバスマスターとの間は、ネットワークインタフェースコントローラNetworkInterfaceController;以後NICと記述する。等の他の機能部が接続される。例えば、NICは、バスプロトコルの変換処理機能や、バスマスターが要求するメモリサイズを確保できるメモリを複数のメモリの中から選択し、選択したメモリをバスマスターに通知する機能を備えている。また、中継器とメモリとの間には、NICおよびメモリコントローラが接続される。NICは、バスプロトコル変換処理や、データ伝送の往路と復路の対応関係付けを行い、往路に対する復路の応答をNICへ返信する。メモリコントローラは、NICに接続され、メモリへのアクセス順序の制御などを行う。次に、本発明の実施形態において想定するNoCバスの構成を説明する。図3は、本実施形態による経路制御方法に従って伝送経路の制御が行われるNoCの一例を模式的に示す。図3のシステムには、一方でメモリに接続され、他方で1または複数のチップに接続されているアービター調停器が設けられている。1または複数のチップは、それぞれがインターネット処理やマルチメディア処理を行う。アービターおよびメモリの詳細な構成が、図3右側のブロックに示されている。なお、図3右側のアービターとメモリとをまとめたブロックは、最上段に記載された複数のチップと2本の接続線で接続されている。しかしこの記載は単なる例である。本数は任意である。複数のチップはアービター調停器を介してメモリアクセスを行う。そして、アービター内部がNoCで構成されている。図3右側のブロックに示すように、NoCを用いて複数のメモリへアクセスを分散化することで、バスの負荷を集中することなく、低い動作クロックでNoCを動作することが可能となる。図の例では、インターネットの処理とメディア処理の2種類のトラヒックが混在し、アービター内のNoCの伝送経路上でのトラヒック干渉により、伝送遅延が発生する。具体的には、インターネット機能を内蔵したテレビや携帯電話のバスをネットワークオンチップで構成した場合、ネットワークオンチップのネットワーク上には、低遅延伝送が要求されるトラヒックと、そうでないトラヒックとが伝送される。例えば、低遅延要求レベルの高い伝送として、テレビのチャンネル切替えにおけるユーザ操作のように、高い応答性が必要な処理がある。一方、低遅延要求レベルの低い伝送として、インターネットのコンテンツ表示での背景描写のように応答性が必要でないトラヒックが存在する。これらのトラヒックが同一のネットワーク上で混在する場合、トラヒックの相互干渉により、遅延を許容できるトラヒック低遅延要求レベルの低いトラヒックが、低遅延伝送を必要とするトラヒック低遅延要求レベルの高いトラヒックに影響を与える。本実施形態では、トラヒックの特性の違いがある伝送を想定する。トラヒックの特性として、例えば、トラヒックレート、アプリケーション毎のパケットサイズ、トラヒックフローの数、アプリケーションが必要とする低遅延の度合い低遅延要求レベルが挙げられる。本実施形態によるNoCでは、規定の時間長の伝送スロットを設け、伝送スロットに同期して対象情報を伝送してもよいし、非同期で対象情報を伝送してもよい。また、中継器ではパケットの廃棄は発生せず、伝送が可能になるまでパケットは保持されるものとする。さらに、フロー制御を導入して、送信するパケット間隔を調整してもよい。なお、本実施形態では、伝送するデータの単位を、パケット又はフリットとよぶ。図4および図5は、中継器の構成を示す。図4は、複数のバスマスター2001、中継器2002およびメモリ2003の接続関係を示している。バスマスター2001たとえばDSP、CPU、IOなどからの要求に従い、複数段の中継器2002を介して、複数のメモリ2003のうちの適切なメモリへアクセスが行われる。トラヒックの負荷を分散させるために、複数の中継器2002を多段接続することで、伝送経路上での輻輳が抑制される。また、複数のメモリ2003を用意して、アクセス先を集中させないことで、メモリへのアクセス負荷を軽減する。図5は、中継器内部の構成例を示す。この構成では、バスマスターからメモリへの伝送と、メモリからバスマスターへの伝送が独立して制御される。中継器は、受信部201および202と、送信部205および206とを有している。受信部B1、、BX201は、他の中継器またはバスマスターから命令やデータ列を受信する。受信部M1、、MZ202は、他の中継器またはメモリからの命令やデータ列を受信する。送信部B1、、BN205および送信部M1、、MY206は、決定された伝送先他の中継器またはメモリに命令やデータ列を送信する。受信部を2系統有している理由は、複数の中継器、バスマスター、メモリからのトラヒックを同時に処理できるようにするためである。また送信部を2系統有している理由は、複数の中継器、バスマスター、メモリへのトラヒックを同時に処理できるようにするためである。なお、受信部および送信部の少なくとも一方が3系統以上設けられていてもよいし、一方または両方が1系統であってもよい。また、図の構成では、バスマスターからのアクセス要求と、メモリからのアクセス要求を同時に処理できるようにするため、行き先ごとバスマスター側又は、メモリ側に受信バッファ図示せずを設けている。中継器はさらに、パケット構造解析部203またはパケット構造解析部204と、遅延時間処理部207と、接続関係データベース208と、経路情報部209と、経路メモリ集約判定部210と、交差フロー判定部213とを備えている。パケット構造解析部203またはパケット構造解析部204は、受信したパケットの構造を解析し、低遅延伝送の要求の有無を判定する。なお、パケットの構造伝送フォーマットは図8を参照しながら後に詳述する。遅延時間処理部207は、中継器の接続関係を示す情報を格納した接続関係データベース208を参照して、トラヒックの遅延時間の収集又は、送信のいずれかの動作を決定する。より具体的には、遅延時間処理部207は、受信部B1、、BX201を介して、バスマスター側にある他の中継器、又は、バスマスターから受信状況の情報を受信する。この中継器は前述のNICであってもよい。受信状況の情報は、例えば、伝送遅延時間だけではなく、受信部のバッファ量やパケットの残留時間、遅延時間のゆらぎジッター、伝送効率スループットや取得可能な帯域など、伝送路や受信先のバスマスター例えば、メモリの負荷値であってもよい。そして送信部M1~MY206を介して受信状況の情報を、他の中継器又は、メモリへ伝送する。また遅延時間処理部207は、受信部M1~MZ202を介して、メモリ側にある他の中継器からの受信情報の情報、又は、メモリから受信状況の情報を受信し、送信部B1~BN205を用いて他の中継器又は、バスマスターへ伝送する。これにより、決定された伝送先にデータが送信される。経路情報部209は経路情報を管理する。経路メモリ集約判定部210は、伝送先の中継器、又はメモリを決定する。経路メモリ集約判定部210が行う決定処理は、本実施形態では集約とも呼ぶ。集約とは、トラヒックを伝送するメモリと伝送経路との少なくとも一方が複数存在し得る場合において、その数をより少ない数に減らすことをいう。たとえば、複数のプロセッサ間で同時に複数のトラヒックが発生する場合、一部または全てのトラヒックを同一のメモリに送信することをメモリの集約と呼ぶ。また、一部または全てのトラヒックが共通する伝送経路を経て伝送されるよう伝送経路を決定することを、伝送経路の集約と呼ぶ。以下では、メモリの集約および伝送経路の集約の少なくとも一方を含むとき、トラヒックの集約と記述する。経路メモリ集約判定部210は、連続して発生する一連のトラヒックを集約し、間欠的に発生するトラヒックは集約しない。トラヒックを上述のように分別して集約することにより、間欠的なトラヒックが多く発生してもそれらは集約の対象から除外する。これにより、集約処理が多発することを防止でき、経路やメモリの集約処理に必要となる処理のオーバーヘッドを削減できる。なお、ここでいう間欠的なトラヒックとは、バスマスターやメモリがそれぞれ独立して発行する複数のトラヒックをいう。間欠的なトラヒック間では、互いの送信元および送信先に関連がない。一方、連続して発生する一連のトラヒックとは、バスマスターやメモリが相互に関連する複数のトラヒックをいう。一連のトラヒック間では、送信元および/または送信先に関連がある。なお、間欠的なトラヒックは連続的に伝送されているトラヒックと同じメモリや同じ伝送経路を用いて伝送される。交差フロー判定部213は、中継器での交差フローの有無を判定する。交差フローの判定処理は、図14を参照しながら後に詳述する。図6は、ユーザが携帯電話の内蔵カメラやムービーカメラなどの撮像装置で映像を撮影し、撮影内容を確認する際の撮像装置の処理に関連するデータの流れを示す。図6には、バスマスターの種々の処理に関連して行われるメモリの動作と、中継器を介してバスマスターとメモリとの間で授受されるデータの例が示されている。たとえばバスマスターが行う撮像処理では、映像データおよび音声データがメモリに送信されてメモリに記録される。また、変換処理では、映像データおよび音声データがメモリから読み出され、バスマスターによって変換された映像データおよび音声データがメモリに送られてメモリに記録される。以下、この例を用いて本実施形態で対象とするトラヒックを具体的に説明する。バスマスターは、端末を構成する撮像処理、変換処理、再生指示、表示処理の各処理を実現するプロセッサ、I/Oなどに対応する。メモリは、DRAMやSDメモリカードのような外部メモリや、SRAMのような内部メモリなどが対応する。メモリは複数存在していてもよい。そして、その各々の性能は一致している必要はない。また、メモリは物理的に1箇所に設けられる必要はなく、複数の位置に必要とされる個数配置されていてればよい。撮像装置は、図示される撮像処理、変換処理、再生指示、表示処理の順に処理を進める。以下、上記の処理順に従い、発生するトラヒックのフローを説明する。まず撮像処理では、カメラとマイクから得られた映像データ、音声データは、メモリに一旦記録される。映像、音声データはリアルタイムで生成されるため、バスマスターからメモリへのデータ伝送時には低遅延伝送の要求は高い。次に、変換処理では、撮影処理で得られた映像データの画像符号化方式が再生処理に適した画像符号化方式に変換される例:JPEGからMPEG。また、音声データについても、必要な場合には符号化方式が変換される。上述の符号化方式の変換処理はトランスコード処理とも呼ばれる。トランスコード処理の際には、メモリに記録された映像データ、音声データが読み出され、DSPなどによって変換処理が行われ、その結果がメモリへ記録される。トランスコード処理は、撮影処理のバックグランドで処理可能であるため、変換処理時のバスマスターとメモリ間の伝送には低遅延伝送の要求は最も低い。次の再生指示は、端末を操作するユーザからの指示に応答して発せられる。再生指示が発せられた場合、該当するメモリに格納された映像、音声データの読み出し要求に関する制御データが、バスマスターからメモリへ送信される。また、その応答を示す制御データがメモリからバスマスターへ返信される。送受信される制御データは、低遅延伝送の要求が最も高い。その理由は、ユーザの操作性を高めるために、他の全てのデータよりも優先的に処理されるためである。最後にユーザの再生指示に従い、メモリから該当する映像データ、音声データが読み出されてバスマスターへ伝送される。ユーザの操作性を高めるために、バスマスターに伝送される映像データおよび音声データの低遅延伝送の要求は、撮像処理と同様に低遅延伝送要求は高い。以下では、本アプリケーションを例に具体的に説明する。なお、本実施形態は、このアプリケーションには限定されない。図7は、低遅延伝送を実現するNoCのネットワーク構造を示す。図の例では、中継すべき処理をバイパスする経路と、バイパスしない普通の経路とが区別されている。また、低遅延要求レベルが所定レベルより高いメモリと、そうでないメモリとが区別されて記載されている。例えば、低遅延要求レベルが予め定められたレベルよりも高いトラヒックたとえば撮像処理のトラヒックのみを収容するメモリとして、SRAMなどの物理的に高速なメモリを利用してもよい。低遅延要求レベルが予め定められたレベルよりも高くはないトラヒックを収容するメモリとして、上述の物理的に高速なメモリ以外のメモリたとえばDRAMなどの比較的低速なメモリを利用してもよい。バイパスする経路を選択する方法や、低遅延要求が高いトラヒックを収容するメモリを選択する方法は、後に詳細に説明する。なお、バイパスする経路の設定は、図に示した例に制限されず、全ての中継器にバイパスする経路を設定しても良い。また、低遅延を要求するメモリは必ずしも設定する必要はない。図8はパケット60の伝送フォーマットの一例、および、パケット60を複数のフリット群64、65に分割した例を示す。パケット60は、ヘッダフィールド61、データフィールド62および制御コードフィールド63を備えている。フリット64は、主にヘッダフィールド61を伝送するフリットである。フリット群65は、主にデータフィールド62を伝送するフリットである。ヘッダフィールド61には、図面右側から順に、送信先のアドレス、送信元のアドレス、フローID、データ種別、要求する品質を区別するための情報例えば、低遅延要求レベル低遅延要求のタイプ、振幅を示す情報がそれぞれ記述される。これらの情報の後に、伝送するデータが記述される。低遅延要求のタイプの記述方法は任意であるが、多値で表現されてもよい。例えば、低遅延要求レベルが高く、高い応答性が必要なユーザインターフェース図6の例では、再生指示の処理は低い数値を割り当てる。一方、低遅延要求レベルが低く、バックグラウンド処理で対応可能な映像のトランスコード処理図6の例では、変換処理には高い数値を割当てる。低遅延要求が高いほど低い数値を割り当てればよい。次に、トラヒックの振幅を説明する。たとえば、映像再生のスピードによって、必要とする映像データの量も変化するため、メモリからバスマスターへの転送速度やトラヒックの振幅は異なる。より具体的には、2倍速再生であれば、2倍のトラヒック量とトラヒックの振幅が必要になる。トラヒックの振幅は、利用するデータの種類たとえばテキストデータであるか、動画データであるか等や再生速度などにより決まる。データフィールド62には、たとえば映像データ、音声データが記述される。制御コードフィールド63には、たとえば、予め定められたパケット60の終了コードが記述される。上述のヘッダフィールド61のデータのうち、送信先のアドレスと、送信元のアドレスとに基づいて、パケットの中継処理と、受信側での受信処理とが行われる。また、低遅延要求のタイプに基づき、伝送経路が決定される。送信側のバスマスターは、パケットを、フリットと呼ばれる小さなパケット単位に分解して伝送する。受信側のメモリでは、終了コードに基づき、伝送されたフリットをパケットへ再構築する。図の例で示したように、フリットの長さは、送信先のアドレスと、送信元のアドレス、低遅延要求のタイプを記述するフィールドなど、制御データを記述できる長さを基準としてもよい。たとえば、1パケットのサイズは128バイト、1フリットのサイズは32ビットまたは64ビットである。ただし、1パケットのサイズおよび1フリットのサイズはアプリケーションによって異なり得るため、上述のサイズは一例に過ぎないことに留意されたい。図9は、NoC上を流れるフローの特性例を示す。フローを識別するIDと、データ種別を識別する項目、低遅延伝送の要求の程度の高さ示す項目、トラヒックの特性を示す項目を用意する。低遅延伝送の要求の程度の高さについては、図9の例では、数値が低いほど要求が高い。図6の例で示したように再生指示のような制御データは要求が最も高い。本実施形態では、トラヒックの振幅をトラヒックの特性として採用する。トラヒックの振幅とは、トラヒック量の大きさの時間的な変動幅を示し、平均的な振幅トラヒック量に対して、どの程度のずれがあるかを示している。たとえば±30は、平均の振幅に対して±30のずれがあることを示す。この数値が大きい程、トラヒックの負荷変動が高くなる。なお、トラヒックがパケット化されてネットワーク上で伝送される場合、振幅が大きく、その周期が短いトラヒックは、相対的に長いパケットで、短い送信間隔で伝送される。逆に、振幅が小さく、その周期が長いトラヒックは、相対的に短いパケットで、長い送信間隔で伝送される。このように、トラヒックの周期も含めてトラヒックの特性として定義してもよい。上述したデータ種別、低遅延伝送の要求の高低、トラヒックの振幅の情報は、半導体の設計時に想定されるトラヒックを評価することにより、事前に把握されてもよい。または、現実的には、ユーザ操作などの、半導体の設計時点では見積もりきれないトラヒックが発生することに鑑み、半導体の動作時に各中継器を利用してそれらの情報を収集してもよい。このフローの特性に基づき、後述の方法で伝送経路やメモリを選択する。なお、経路メモリ集約判定部210で記憶するフロー特性に関する情報は、各フローが一定時間以上、伝送されなくなると消去する。また、経路メモリ集約判定部210に記憶されたフロー特性に基づいて、ルーティングを決定しても良い。中継器の受信部201、202は、図8で示した伝送フォーマットのパケットを受信する。パケット構造解析部203、204は、受信したパケットを解析し、解析した結果を経路メモリ集約判定部210に記憶する。経路メモリ集約判定部210が記憶する項目は、図9に示す項目であればよい。上述のとおり、本実施形態では、トラヒックの振幅をトラヒックの特性の一例としている。図10は、遅延時間の情報の収集と転送の処理手順を示すフローチャートである。ステップS401において、遅延時間処理部207は、接続関係データベース208を参照して、中継器の接続関係を把握する。ステップS402において遅延時間処理部207は、自身が所属する中継器以下自中継器と記述する。がバスマスターに接続されているか否かを判定する。図7の中継器群Xのように、バスマスターに接続されていれば処理はステップS403に進み、接続されていなければ処理はステップS404に進む。ステップS403では、遅延時間処理部207は、メモリに直接接続された全ての中継器の遅延時間の情報を収集し、その情報を内部に記憶する。ステップS404では、遅延時間処理部207は、自中継器がメモリに接続されているか否かを判定する。図7の中継器群Yのようにメモリに接続されていれば処理はステップS405に進み、接続されていなければ処理はステップS401に戻る。ステップS405では、遅延時間処理部207は、自中継器の受信部201での処理遅延時間の情報を、バスマスターに直接接続された全ての中継器へ送信する。送信先は、問い合わせをしてきた中継器のアドレス、または、予め設定されたアドレスである。バスマスターに接続された中継器図7の中継器群Xは、得られた遅延時間に基づき、伝送経路とメモリを決定する。なお、中継器図7の中継器群Xは、前述のNICであってもよい。また、一般に実時間制約のあるアプリケーションは、設計時に定められた遅延時間内許容遅延時間に伝送しなければならない場合が多い。この許容遅延時間に基づき、各バスマスターは伝送経路とメモリを決定してもよい。さらに、許容遅延時間の大きなアプリケーションは、スループットが重視されることが多く、スループットまたは取得可能な帯域に基づき、各バスマスターは伝送経路とメモリを決定してもよい。遅延時間の情報は、上述の中継器から定期的に送信されてもよいし、遅延時間処理部207から上述の中継器に対して要求を送信し、その要求に基づく中継器からの応答として送信されてもよい。遅延時間の情報は、受信部201でのデータの滞在時間で表現されてもよいし、単位時間当たりに処理したパケット数で表現されてもよい。なお、次元順ルーティングなどNoCにおいて一般的なルーティングで実装した場合や、メモリへの伝送経路が一意に決定されるネットワークの構造例えば、バタフライを設計時に定義して宛先のメモリを選択する場合には、経路は一意に決定される。メモリに接続された中継器の遅延時間の情報を収集することで、主に、メモリのアクセス負荷を収集することが可能となる。上述の伝送遅延は、バスマスターからメモリまでの経路で測定してもよい。また、遅延時間の情報のみならず、振幅の値を収集してもよい。以上、バスマスターからメモリへのデータ伝送時に、メモリの直前に接続された中継器の受信部201の受信状態に基づいて遅延時間の収集を行う方法を説明した。バスマスターからメモリへのデータ伝送要求により、メモリからバスマスターへのデータ伝送時に、メモリの直前に接続された中継器の受信部202の受信状態に基づいて遅延時間を収集することで、バスマスターからメモリへの往路だけでなく、メモリからバスマスターへの復路についても、遅延時間を用いたメモリと伝送経路の選択が可能となる。本実施形態は、メモリからバスマスターへのデータ伝送時の往路についての説明を中心とするが、メモリからバスマスターへの復路についても同じ方法が適用可能である。なお、中継器で生じる伝送遅延も含めたメモリと伝送経路の選択方法の詳細は後述する。次に、本実施形態による、トラヒックを集約する処理を説明する。まず初めに、トラヒックが集約される態様を説明し、その後、集約のための中継器の動作を説明する。図11は、評価式に基づくトラヒックの集約を行い中継器動作の有無を制御する例を示す。図11Aは、マスタkからメモリkk:1~4の整数へトラヒックが伝送されている状態を示している伝送の初期状態。初期状態では、全ての中継器がトラヒックの中継動作を行っている。なお、低遅延伝送の要求の高い一部のトラヒックは、低遅延伝送のために設けられた伝送経路を経由している。初期状態で、トラヒックの伝送レートが低い伝送経路や書き込み速度が遅いメモリがあると、中継転送するトラヒックが少ないにもかかわらず、中継器は動作し続けなければならない。そこで、利用するメモリおよび/または伝送経路を他のメモリおよび/または伝送経路に集約して、その資源リソースの能力を最大限に使う。これにより、トラヒック伝送を行わないメモリおよび/または伝送経路を作り出すことが可能になる。そしてトラヒックを中継しない中継器の動作を停止させることにより、省電力化を図る。図11Bは、評価式に基づくトラヒックの集約を行い、トラヒックを中継する中継器のみ動作させた場合の具体例である。後述の評価式を適用して、メモリや伝送経路の集約を行うことで、トラヒックを中継しない伝送経路を作り出し、トラヒックを中継しない中継器R0の動作を停止させる。動作を停止させるとは、電源オフOFF状態にすること、または、休止状態に移行することを意味する。これにより、省電力化を図ることが可能となる。なお電源オフ状態とは、中継器内の全ての内部回路群への電源供給を遮断することをいう。また休止状態とは、中継器の内部回路群の一部への電源またはクロックの供給を停止すること、または、供給は行うが供給量を低下させることを言う。図12は、トラヒックの特性に応じて決定したメモリと伝送経路の例を示す。図の例では、トラヒックの振幅の大きさ毎に、トラヒックのデータを収容するメモリを使い分けている。メモリ1は±5の振幅のトラヒックのデータを収容し、メモリ2およびメモリ3は、それぞれ、±10、±30の振幅のトラヒックのデータを収容する。また、低遅延伝送の要求の高いトラヒックは低遅延の伝送経路を経由する。その他のトラヒックは、割当てられたメモリへ最小の中継回数で伝送できる伝送経路を選択する。図示されるように伝送経路およびメモリを集約すると、複数の中継器R0はトラヒックを中継する必要はなくなり、またメモリ4はトラヒックのデータを収容する必要がなくなる。よって中継器R0およびメモリ4の動作を停止することが可能になる。以上のように、伝送品質を加味しながら特定のメモリや特定の伝送経路を利用するようトラヒックを集約する。これにより、トラヒックを中継しない伝送経路を作り出し、トラヒックを中継しない中継器およびトラヒックのデータを収容しないメモリを電源オフ状態または休止状態に遷移させることで省電力化を図ることが可能になる。図の例では、トラヒックの振幅が近いトラヒック同士が同じメモリへ割当てられるように、各メモリへトラヒックが割り当てられている。ただし、この割り当て方法は一例である。逆に、なるべく、異なる振幅のトラヒックが各メモリへ割当てられるように、メモリと伝送経路を決定してもよい。同じ振幅のトラヒックを同じメモリに収容することで、伝送品質の保証が行いやすくなり、逆に、異なる振幅のトラヒックを各メモリへ割当てることで、各メモリへの負荷が均一になることが期待できる。次に、トラヒックのフローの交差を低減することによって輻輳を抑制し、資源リソースの能力のより効率的な利用を可能にするための伝送経路を決定する方法を説明する。図13Aおよび図13Bは、中継器でのトラヒックの交差回数の削減前後のトラヒックのフローの例を示す。図13Aは、図12の例で示した、トラヒックの特性に応じてメモリと伝送経路を選択した例である。いま、マスタ2およびマスタ3直下の各中継器によって中継されるトラヒックに注目する。まず、マスタ4からメモリ1に向かうトラヒックのフローと、マスタ2からメモリ2へ向かうトラヒックのフローとが交差している。さらにマスタ4からメモリ1に向かうトラヒックのフローは、マスタ3からメモリ3へ向かうトラヒックのフローとも交差している。交差は、中継器が異なるトラヒックのデータを中継する際、図5に示す送信部B1~BN205および送信部M1~MY206のうち、異なる送信部を用いるときに発生する。言い換えると、異なるトラヒックのデータを送信するために送信部を切り換えなければならないとき、トラヒックのフローが交差しているといえる。図14Aは、交差するトラヒックのフローを示す。図の例では、送信先アドレスBおよびDは、異なる送信部を利用して送信されるとする。アドレスAからアドレスBへ伝送されるトラヒック主経路上のトラヒックのフローに着目すると、アドレスCからアドレスDへ伝送される2本のトラヒックのフローが交差している。したがって、アドレスAからアドレスBへ伝送されるトラヒックと、アドレスCからアドレスDへ伝送される2本のトラヒックとは交差しているといえる。図5に示す交差フロー判定部213は、上述の交差が発生しているか否かを判定する。図14のBおよびCは、交差フロー判定部213が管理する交差情報テーブルの構成を示す。交差情報テーブルには、交差するフローに関する情報が記述されている。図14のBの例では、交差情報テーブルには、トラヒックのフローを識別する識別番号フローID、フローの送信元アドレス、送信先アドレスが記述されている。図の例では、識別番号の1は、送信元アドレスがA、送信先アドレスがBである。交差情報テーブルに記述された送信元アドレスと送信先アドレスの組合せから交差フローの有無を判定する。また、図14のCの例では、交差情報テーブルには、フローを識別する識別番号フローIDおよびその中継器が利用する送信部が記述されている。図の例では、識別番号の1のフローは、送信部M1を利用して他の中継器またはメモリに伝送される。交差フロー判定部213は、交差情報テーブルに記述された送信部が複数のトラヒックのフロー間で一致するか否かを判定する。一致していれば交差は発生しない。一方、一致していない場合には、交差が発生する。交差が発生している中継器では、パケット転送の振分け処理が発生するため、輻輳の原因になりやすい。中継器での交差を防ぐことで、輻輳の抑制が期待できる。図13Bは、交差を回避してメモリと伝送経路を選択した例である。マスタ4からメモリ1へのトラヒック伝送を、マスタ4からメモリ4への伝送へ切替えることで交差を減らすることができる。また、マスタ1からメモリ3へのトラヒック伝送を、マスタ1からメモリ2へのトラヒック伝送へ切替えることで交差を減らすことができ、それにより、中継器でのトラヒック干渉を抑制でき、輻輳の抑制が期待できる。以上の方法で、伝送品質トラヒックの特性、交差の有無を加味しながら特定のメモリや特定の伝送経路へ集約することでトラヒックを中継しない伝送路を作り出し、トラヒックを中継しない中継器の動作を停止させることで省電力化を図る。なお、図12で示した方法に対して、集約処理が複雑となるが、図12の伝送品質を改善しながら省電力化を図ることが可能である。図15は、中継器の処理手順を示すフローチャートである。まず、図15の処理は全ての中継器で行われる処理ではないことに留意されたい。図15の処理は、バスマスターと直接接続されている中継器図7の中継器群Xに属する中継器が、そのバスマスターからデータフリットを受信したときに行う。トラヒックの集約は、トラヒックを中継する中継器によって行われるのではない。トラヒック発生直後にそのトラヒックを受信した中継器によって行うことにより、資源リソースの能力をより効率的に利用できる。なお、メモリからバスマスターに送信されるトラヒックも存在する。その場合には、メモリと直接接続されている中継器図7の中継器群Yに属する中継器が、そのメモリからデータフリットを受信したときに行えばよい。他の中継器は、受けたトラヒックをそのまま通常どおり中継すればよい。他の中継器が行う処理手順の説明は省略する。図15に記載の処理を実行する中継器は、他の中継器又はバスマスターからフリットを受信し、以下の処理手順に従って、メモリ又は中継器へフリットを転送する。図15の処理によれば、音声データや制御データのように、トラヒックの振幅が小さく、かつ、高い低遅延伝送が望まれるアプリケーション例えば、NoCで実装された多機能携帯電話で実現されるIP電話や、オーディオ再生が動作している場合は、評価式を用いたトラヒックの集約を行う。評価式を用いることで、遅延となる様々な要素例えば、中継器の負荷、中継段数、データ長を加味した、メモリと伝送経路に集約することが可能となる。また、映像やウェブWeb機能に関するトラヒックのようにトラヒックの振幅が大きいアプリケーション例えば、地上デジタル放送の受信処理、映像再生が動作している場合は、トラヒックの振幅に応じたメモリと伝送経路の決定を行う。映像に関するトラヒックおよびウェブWeb機能に関するトラヒックのような、振幅が類似するトラヒックを集約することで、トラヒックの多重効果により、集約を行いながら伝送効率の改善が期待できる。なお、振幅が大きいトラヒックを集約したとしても、伝送帯域が不足することがないように回路を設計することは可能である。統計的にみると、バスマスターやメモリが、同時にかつ継続して最大振幅に近い振幅でトラヒックを伝送させることがないためであるトラヒックの多重効果。いずれかのトラヒックの振幅が小さくなったとき、他のトラヒックの振幅が大きくなることで、伝送帯域を効率的に利用できる。ステップS701において、受信部201は、バスマスターからフリット単位でデータを受信する。パケット構造解析部203は、受信したフリット単位のデータから、図8に示されるデータ列パケットを構築して送信先を特定し、再びフリットに分解して中継処理を行う。ステップS702において、経路メモリ集約判定部210は、評価式を利用してトラヒックの集約を行うか否かを判定する。評価式でトラヒックの集約を行うかは、設計時に静的に決定しておいてもよいし、アプリケーションが要求する品質要求図8で示したフリットの低遅延要求のフィールドで区別に応じて集約方法を動的に決定してもよい。ステップS702において、評価式でトラヒックの集約を行うのであれば処理はステップS703に進み、そうでない場合には処理はステップS706に進む。ステップS703では、経路メモリ集約判定部210は、各経路の遅延時間Dを収集する。そして、ステップS704において、経路メモリ集約判定部210は、低遅延要求の高い要求を収容するメモリを選択し、そのメモリへの遅延時間が最も小さい経路を選択する。ここで低遅延要求の高い要求を収容するメモリは、設計時や実装時に予め特定されている、SRAMなどの高速メモリである。なお、経路の具体的な選択方法については図16で説明する。一方、ステップS706では、パケット構造解析部203は、受信データに基づいてトラヒックの振幅の大きさを解析し、ステップS707において各メモリのトラヒックの振幅を取得する。なお、各中継器に予めメモリ毎に収容するトラヒック振幅を定義してもよいし、各メモリとトラヒックの振幅について定義した記憶部からトラヒックの振幅の情報を取得してもよい。その結果、パケットの解析結果と各メモリで収容するトラヒックの振幅の定義から、経路メモリ集約判定部210は、トラヒックの振幅の最も近いメモリを選択するステップ708。次に、各中継器の経路メモリ集約判定部210は、交差が発生しているかを探索しステップ709、中継器で交差が発生しているか否かを判定するステップS710。中継器で交差が発生していると判断された場合には、処理はステップ711に進む。ステップS711では、経路メモリ集約判定部210は、他のメモリを再選択し、交差の解消を試みるステップ711。なお、全メモリへ再選択しても、全て交差が検出された場合、ランダムにメモリを選択するか、最短経路のメモリを選択する。一方、中継器で交差が発生していないと判断された場合は、バスマスターからデータの送信を開始する。図16は、図15のステップS704の処理の詳細な手順を示すフローチャートである。本実施形態では、伝送先のメモリおよび伝送経路の少なくとも一方を集約するために評価式を定義する。この評価式では、主にメモリのアクセス負荷を反映したパラメータである低遅延を要求するトラヒックの遅延時間Dだけではなく、中継器での中継処理によって生じる遅延時間に影響する対象とするメモリまでの中継段数Hや伝送対象とするデータのデータ長Lを加味する。これにより、伝送先のメモリと伝送経路を選択する。評価式は、H×L×Dによって定義される。具体的には、ステップS901において、まず、ある中継器から、低遅延を要求するトラヒックの遅延時間D、対象とするメモリまでの中継段数H、伝送対象とするデータのデータ長Lの各情報が収集される。低遅延要求のトラヒックの遅延時間Dについては、図5で示した遅延時間処理部207が収集する。遅延時間処理部207は、メモリに接続された中継器図7の中継器群Yに属する中継器から遅延時間を収集する。メモリに接続された中継器の遅延時間処理部207については、受信部201でのパケットの残留時間や残留時間のバラツキ、残留量などの情報が遅延時間の情報として収集される。対象とするメモリまでの中継段数Hは、対象とするメモリまでに介在する中継器の数である。上述の通り、中継段数は、設計時に、バスマスターやメモリの構成方法で一意に決定される。そこで、各メモリまでの中継段数の情報を各中継器に与えておけばよい。または、システム構成の変更の容易さを考慮して、システム上に1箇所に各中継器から各メモリまでの中継段数に関する情報を集めておき、それを読み出しても良い。伝送対象とするデータのデータ長Lは、設計時に、決定されるデータであり、中継器、バスマスター、メモリで処理を行う基本単位である、設計時に決定したデータ長で、データの処理が行われる。システム構成の変更の容易さを考慮して、システム上に1箇所に各中継器から各メモリまでの中継段数に関する情報を集めておき、それを読み出して、中継器、バスマスター、メモリの各部が動作してもよい。一般に、データ長はアプリケーションで必要とされる伝送品質に応じて決定する。例えば、低遅延要求が高いアプリケーションに対しては、データ長を小さくすることで低遅延伝送を実現することができる。また、高いスループットが必要な場合は、データ長を長くすることで高スループット伝送を実現する。ステップS902では、経路メモリ集約判定部203は、これらの情報に基づいて、経路選択を計算する評価式=H×L×D。そして、評価式によって計算された評価値の閾値内で、最も小さい評価値の経路を対象に、フロー数が多い順に、又は、フロー数が均一になるように、転送先を決定する。図15および図16で説明した方法により、メモリのアクセス負荷だけではなく、中継器により生じる伝送遅延も含めたメモリと伝送経路の選択が可能となる。図17は、メモリと経路の選択基準となる評価値の具体例を示す。評価値を算出するパラメータとして、バスマスターからメモリまでの中継段数H、パケットの長さL、バスマスターからメモリまでの伝送遅延時間Dを用いる。評価値の算出方法の具体例として、各パラメータ数値の掛け算が考えられる。ただし、本実施形態では掛け算で評価式を構築したが、必ずしも、本実施形態は評価式の演算方法には限定されない。たとえば、評価式は加減算であっても良い。評価値を加算式例えば、評価値=HLDで構成した場合には、少ない演算量で、特定の項目例えば、伝送遅延時間の項目だけを重み付けして、その項目を重視した評価が可能となる。また、バスマスターからメモリまでの中継段数H、パケットの長さL、バスマスターからメモリまでの伝送遅延時間Dに応じた評価結果を算出できる評価式であればよい。また、全ての中継段数H、パケットの長さL、伝送遅延時間Dの全ての指標を用いる必要はなく、1つ以上の指標を用いてメモリおよび伝送経路を選択できればよい。図17の例から理解されるように、中継段数が増加するほど、評価値は高くなる図17の1。また、データ長も長くなるほど評価値は高くなる図17の2。さらに、遅延時間も長くなるほど評価値は高くなる図17の3。図の例では評価値が高いほど、低遅延伝送には向かない経路であることがわかる。前述のフローの特性の低遅延要求レベルを示す数値に基づき、得られた評価値に合致した伝送経路とメモリを選択する。なお、低遅延要求レベルを示す数値と評価値の関係を事前に設計時に決めておき、動作時には、その関係から伝送経路とメモリを選択する。図17を参照しながら、集約の方法を具体的に説明する。図17の例では、経路毎の評価値として4、8、16の値が算出されている。いま、閾値が8であると定義する。図17の例では、最も小さい評価値の経路を対象に、フロー数が均一になるように、転送先を決定する。最も小さい評価値の経路は、評価値が4である経路1と経路3である。図17の例では、フロー数の格差が小さくなるように経路1が選択される。この方法によれば、ある程度の集約効果に代えて、経路の評価値が閾値を越えにくく、伝送品質を容易に確保することができる。集約の効果を高める他の方法として、閾値である8、又は8に最も近い経路を選択候補とする。図の例では、経路2、経路4、経路5が候補として挙げられる。フロー数が最も大きい経路図の例では、経路5を選択することで、経路の集約効果を高めることができる。後者の方法は、高い経路の集約効果を得やすい。図18は、メモリと経路の選択基準となる評価値に基づいてメモリと経路を選択する具体例を示す。この図は、バスマスターからメモリまでの経路を各中継器で管理する例を示している。図の例では、中継器5の経路情報マスタ2から、各メモリへ伝送するための伝送経路を示している。図の例マスタ2→中継器3→メモリ1ではマスタ2から中継器1を経てメモリ1に経路が設定されている。中継器5において、設定された各経路に対して評価値が算出されており、低遅延伝送が必要な場合、評価値の低い、マスタ2→中継器3→メモリ1の経路が選択される。これらの経路情報は、適応ルーティングに代表されるような方法で動的に構築されてもよいし、設計時に事前に決められていてもよい。適応ルーティングによるルーティング方法で実現した場合、設計時には想定していなかった負荷上昇などへの対応が容易になる。一方、図の例のように、設計時にバスマスターからメモリへルーティングを固定的に決めておいた場合、ルーティングの実装やチップ回路の消費電力を抑えることができる。この評価値を用いた方法を実現することで、メモリアクセスの負荷と中継器で発生する遅延の両方を加味したメモリと経路の選択が可能となる。図19AおよびBは、機能ブロックごとにバスマスターや中継器の回路の電源を切る場合の利用例を示す。図19Aは、全てのバスマスターや中継器の回路の電源がONにされたときの伝送経路の例を示す。図19Bは、一部のバスマスターや中継器の回路の電源がOFFにされたときの伝送経路の例を示す。後者の例は、ウェブWeb機能と映像処理機能とをNoCによって実装する多機能携帯電話で想定される。具体的には、カメラの撮影処理時にはWeb機能に関連するバスマスター群や中継器群の電源をOFFにし、映像処理機能に関連するバスマスター群や中継器群の電源をONにしたときが想定される。図19Aおよび図19Bにおいて、最上段のバスマスターに直接接続されている中継器Rが図7の中継器群Xに属する中継器に相当し、最下段の中継器が図7の中継器群Yに属する中継器に相当する。メモリは記載されていないが、図面上のバスマスターの一部をメモリに置き換えればよい。図19Aでは、各トラヒックが独立して伝送されるよう、各伝送経路が選択されている。これにより、トラヒックの伝送負荷は分散されている。一方の図19Bでは、電源がOFFになった経路を避けて、利用する伝送経路を共通化し、伝送経路を集約している。これにより、動作させる中継器を抑え消費電力の低減を図っている。なお、電源がOFFされることによってどの経路が利用できなくなったかは、バスマスターがアプリケーションレベルで取得する情報に基づいて特定することが可能である。本実施形態によれば、伝送品質を加味しながら特定のメモリや特定の伝送経路へ集約することでトラヒックを中継しない伝送路を作り出し、トラヒックを中継しない中継器の動作を停止させる。これにより、省電力化を可能としている。さらに、それだけではなく、アプリケーション動作の休止などにより、一部のバスマスターや中継器の回路の電源をOFFした場合に、限られた伝送経路を用いて伝送するために、伝送品質を加味したトラヒックの集約を行う用途にも利用できる。加えて、設計ツールとしては、集約の結果、設計時に遊休となった中継器を実装時に削除することが可能となり、実装面積が小さな半導体の実現や、バスマスターの追加修正なども容易になるため、半導体の最適設計に応用することも可能である。本願発明は、チップNoC上に実装されるだけでなく、チップ上に実装するための設計及び検証を行うシミュレーションプログラムとしても実施される。そのようなシミュレーションプログラムは、コンピュータによって実行される。本実施形態においては、図5に示される各構成要素は、シミュレーションプログラム上のオブジェクト化されたクラスとして実装される。各クラスは、予め定められたシミュレーションシナリオを読み込むことにより、上述した実施形態の各構成要素に対応する動作をコンピュータ上で実現する。言い換えると、各構成要素に対応する動作は、コンピュータの処理ステップとして直列的または並列的に実行される。バスマスターとして実装されたクラスは、シミュレータで定義されたシミュレーションシナリオを読み込むことにより、中継器のクラスにパケットを仮想的に送信するタイミング等の条件を決定する。そして、各経路での送信状態および本実施形態による処理をシミュレーションし、メモリおよび送信経路を決定する動作を行う。バスマスターとして実装されたクラスは、シミュレーションシナリオに記述されたシミュレーションの終了条件が成立する迄の間、動作を行い、動作中のスループットやレイテンシ、バスの流量の変動の様子、動作周波数、消費電力の見積値等を算出しプログラムの利用者に提供する。これらに基づき、プログラムの利用者はトポロジーや性能の評価を行い、設計及び検証を行う。例えばシミュレーションシナリオの各行には、送信元バスマスターのID、宛先バスマスターまたはメモリのID、送信するパケットまたはフリットのサイズ、送信するタイミング等の情報が記述されるのが普通である。また複数のシミュレーションシナリオをバッチ処理的に評価することで、想定した全てのシナリオで所望の性能が保証できているか否かを効率的に検証できる。またバスのトポロジーやノード数、プロセッサやDSP、メモリ、周辺IOの配置を変化させて性能比較することにより、シミュレーションシナリオに最も適した網構成を特定することもできる。本実施形態による構成は、本態様の設計及び検証ツールとしても適用可能である。本願発明は、設計及び検証ツールとして実施される際にも適用可能である。