スイッチング電源の制御回路であって、スイッチングトランジスタの両端間の検出電圧を所定のしきい値電圧と比較し、前記検出電圧が前記しきい値電圧より小さくなるとアサートされる比較信号を生成するコンパレータと、前記スイッチング電源の出力が安定化するようにデューティ比が調節されるパルス変調信号を生成するパルス変調器と、前記パルス変調信号および前記比較信号にもとづき、前記スイッチングトランジスタの駆動パルス信号を生成するドライバであって、1前記パルス変調信号が、前記スイッチングトランジスタのオフに対応する第1レベルから、前記スイッチングトランジスタのオンに対応する第2レベルに遷移すると、前記駆動パルス信号を、前記スイッチングトランジスタのオンに対応する第3レベルに遷移させ、2前記パルス変調信号が前記第2レベルから前記第1レベルに遷移するタイミングと、前記比較信号がアサートされるタイミングのうち、遅いタイミングで、前記駆動パルス信号を、前記スイッチングトランジスタのオフに対応する第4レベルに遷移させるドライバと、を備えることを特徴とする制御回路。前記ドライバは、前記パルス変調信号が前記第1レベルから前記第2レベルに遷移すると、前記スイッチングトランジスタのオンに対応する第5レベルに遷移し、前記比較信号がアサートされると前記スイッチングトランジスタのオフに対応する第6レベルに遷移する中間パルス信号を生成する第1論理ゲートと、前記パルス変調信号および前記中間パルス信号の少なくとも一方が、前記スイッチングトランジスタのオンに対応するレベルをとるとき、前記駆動パルス信号を前記第3レベルとし、それ以外のとき、前記駆動パルス信号を前記第4レベルとする第2論理ゲートと、を含むことを特徴とする請求項1に記載の制御回路。前記ドライバは、そのセット端子に前記パルス変調信号が入力され、そのリセット端子に前記比較信号が入力されたSRフリップフロップと、前記SRフリップフロップの出力と前記パルス変調信号の論理和を、前記駆動パルス信号として出力するORゲートと、を含むことを特徴とする請求項1または2に記載の制御回路。1つの半導体基板に一体集積化されることを特徴とする請求項1から3のいずれかに記載の制御回路。請求項1から4のいずれかに記載の制御回路を備えることを特徴とするスイッチング電源。請求項5に記載のスイッチング電源を備えることを特徴とする電子機器。スイッチングトランジスタM1は、ゲート抵抗RGおよびゲート容量CGなどの寄生パラメータを有し、特にパワートランジスタのゲート容量は大きいため、スイッチングトランジスタM1のゲート電圧VGは完全なパルス波形とはならず、なまってしまう。図2aは、MOSFETMetalOxideSemiconductorFieldEffectTransistorのゲート電圧-ドレイン電流VG-IM1特性を示す図であり、図2bは、パルス変調信号S1とゲート電圧VGの波形図である。図2aに示すように、ゲート電圧VGがしきい値電圧VTHより低い領域では、スイッチングトランジスタM1にはほとんど電流が流れない。ここで、スイッチング電源2rの出力電流IOUTが小さな軽負荷状態では、パルス変調信号S1のデューティ比オン時間が小さくなり、パルス変調信号S1がハイレベルに遷移しているにもかかわらず、ゲート電圧VGがしきい値電圧VTHを超えない状況が生じうる。ゲート電圧VGを変化させるためには、ゲート容量CGを充放電する必要があるため、ドライバ20rにおいて電力が消費される一方、スイッチングトランジスタM1には電流IM1が流れず、インダクタL1にエネルギーが蓄えられない。すなわち、図2bにてハッチングを付したゲート電圧変化に相当する電荷が無駄に消費され、スイッチング電源の効率が悪化する。なお、かかる問題は、昇圧DC/DCコンバータに限らず、降圧DC/DCコンバータ、あるいはAC/DCコンバータ、DC/ACコンバータなど別のスイッチング電源においても生じうる。本発明はこうした課題に鑑みてなされたものであり、そのある態様の例示的な目的のひとつは、スイッチング電源の高効率化にある。本発明のある態様は、スイッチング電源の制御回路に関する。制御回路は、スイッチングトランジスタの両端間の検出電圧を所定のしきい値電圧と比較し、検出電圧がしきい値電圧より小さくなるとアサートされる比較信号を生成するコンパレータと、スイッチング電源の出力が安定化するようにデューティ比が調節されるパルス変調信号を生成するパルス変調器と、パルス変調信号および比較信号にもとづき、スイッチングトランジスタの駆動パルス信号を生成するドライバと、を備える。ドライバは、1パルス変調信号が、スイッチングトランジスタのオフに対応する第1レベルから、スイッチングトランジスタのオンに対応する第2レベルに遷移すると、駆動パルス信号を、スイッチングトランジスタのオンに対応する第3レベルに遷移させる。またドライバは、2パルス変調信号がスイッチングトランジスタのオンに対応する第2レベルからオフに対応する第1レベルに遷移するタイミングと、比較信号がアサートされるタイミングのうち、遅いタイミングで、駆動パルス信号を、スイッチングトランジスタのオフに対応する第4レベルに遷移させる。スイッチングトランジスタのゲート電圧が、FETFieldEffectTransistorのしきい値電圧を超えると、スイッチングトランジスタの両端間の検出電圧が小さくなる。この態様によれば、検出電圧にもとづいて、スイッチングトランジスタのゲート電圧がしきい値電圧を超えたことを検出した後に、駆動パルス信号をスイッチングトランジスタがオフするレベルに遷移させるため、確実にスイッチングトランジスタに電流を流して、誘導性素子にエネルギーを蓄えることができるため、無駄なゲート容量の充放電を抑制できる。ドライバは、パルス変調信号がスイッチングトランジスタのオフに対応する第1レベルからオンに対応する第2レベルに遷移すると、スイッチングトランジスタのオンに対応する第5レベルに遷移し、比較信号がアサートされると、スイッチングトランジスタのオフに対応する第6レベルに遷移する中間パルス信号を生成する第1論理ゲートと、パルス変調信号と中間パルス信号の少なくとも一方が、スイッチングトランジスタのオンに対応するレベルをとるとき、駆動パルス信号を第3レベルとし、それ以外のとき、駆動パルス信号を第4レベルとする第2論理ゲートと、を含む。ドライバは、そのセット端子にパルス変調信号が入力され、そのリセット端子に比較信号が入力されたSRフリップフロップと、SRフリップフロップの出力とパルス変調信号の論理和を、駆動パルス信号として出力するORゲートと、を含んでもよい。制御回路は、1つの半導体基板に一体集積化されてもよい。一体集積化とは、回路の構成要素のすべてが半導体基板上に形成される場合や、回路の主要構成要素が一体集積化される場合が含まれ、回路定数の調節用に一部の抵抗やキャパシタなどが半導体基板の外部に設けられていてもよい。本発明の別の態様は、スイッチング電源に関する。このスイッチング電源は、上述のいずれかの制御回路を備える。本発明の別の態様は、電子機器に関する。この電子機器は、上述のスイッチング電源を備える。なお、以上の構成要素の任意の組み合わせや、本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。本発明のある態様によれば、スイッチング電源の効率を高めることができる。以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。本明細書において、部材Aが、部材Bと接続された状態とは、部材Aと部材Bが物理的に直接的に接続される場合のほか、部材Aと部材Bが、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。また、部材Cが、部材Aと部材Bの間に設けられた状態とは、部材Aと部材C、あるいは部材Bと部材Cが直接的に接続される場合のほか、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。図3は、実施の形態に係るスイッチング電源2を備える電子機器1の構成を示す回路図である。電子機器1は、たとえば携帯電話端末、PDAPersonalDigitalAssistants、携帯型オーディオプレイヤ、デジタルカメラなどの電池駆動型デバイスであり、スイッチング電源2および負荷4を備える。スイッチング電源2は、その入力端子P1に、図示しない電池やACアダプタからの直流の入力電圧VINを受け、それを昇圧して、出力端子P2に接続される負荷4に対して出力電圧VOUTを出力する昇圧DC/DCコンバータスイッチングレギュレータである。スイッチング電源2は、制御回路100、スイッチングトランジスタM1、出力回路102を備える。制御回路100は、ひとつの半導体基板に一体集積化された機能ICであり、スイッチングトランジスタM1も制御回路100に集積化されている。スイッチング電源2は、その出力をフィードバックによって安定化させるDC/DCコンバータである。制御回路100のフィードバックFB端子には、スイッチング電源2の出力である出力電圧VOUTあるいは出力電流IOUTの少なくとも一方、あるいは両方がフィードバックされる。本実施の形態において、FB端子には、出力電圧VOUTを分圧したフィードバック電圧VFBが入力される。出力回路102は、インダクタL1、整流素子D1、出力キャパシタC1を含む。出力回路102の構成は一般的な昇圧型DC/DCコンバータの整流平滑回路であるため、ここでの詳細な説明は省略する。整流素子D1に代えて、同期整流用トランジスタが設けられてもよい。スイッチングトランジスタM1は、インダクタL1の一端が接続されるスイッチング端子SWと接地端子の間に設けられる。制御回路100は、スイッチング電源2の電気的状態のひとつである出力電圧VOUTに応じたフィードバック信号VFBが所定の基準値に近づくように、スイッチングトランジスタM1をスイッチングする。これにより入力電圧VINや負荷4の状態によらずに、出力電圧VOUTが安定化される。制御回路100は、スイッチングトランジスタM1、パルス変調器10、コンパレータ12、ドライバ20、を備える。パルス変調器10は、フィードバック電圧VFBが所定の基準電圧と一致するようにデューティ比が調節されるパルス変調信号S1を生成する。パルス変調器10の構成は特に限定されず、電圧モードの変調器、ピーク電流モードあるいは平均電流モードの変調器、ヒステリシス制御の変調器など、公知の回路を用いればよい。コンパレータ12は、スイッチングトランジスタM1の両端間の検出電圧VDSを所定のしきい値電圧VTH_DSと比較し、検出電圧VDSがしきい値電圧VTH_DSより小さくなるとアサートたとえばハイレベルされる比較信号S2を生成する。コンパレータ12は、チャタリングを防止するためにヒステリシスコンパレータとしてもよい。しきい値電圧VTH_DSは、ゲート電圧VGがしきい値電圧VTHと等しいときのドレインソース間電圧VDS1よりも、小さく設定される。ドライバ20は、パルス変調信号S1および比較信号S2にもとづき、スイッチングトランジスタM1の駆動パルス信号S3を生成し、スイッチングトランジスタM1のゲートに出力する。具体的には、ドライバ20は、1パルス変調信号S1が、スイッチングトランジスタM1のオフに対応する第1レベルたとえばローレベルから、スイッチングトランジスタM1のオンに対応する第2レベルたとえばハイレベルに遷移すると、駆動パルス信号S3を、スイッチングトランジスタM1のオンに対応する第3レベルたとえばハイレベルに遷移させる。またドライバ20は、2パルス変調信号S1が第2レベルハイレベルから第1レベルローレベルに遷移するタイミングと、比較信号S2がアサートされるタイミングのうち、遅いタイミングで、駆動パルス信号S3を、スイッチングトランジスタM1のオフに対応する第4レベルたとえばローレベルに遷移させる。一例としてドライバ20は、第1論理ゲート22と、第2論理ゲート24を含む。第1論理ゲート22は、中間パルス信号S4を生成する。第1論理ゲート22は、パルス変調信号S1がスイッチングトランジスタM1のオフに対応する第1レベルローレベルからオンに対応する第2レベルハイレベルに遷移すると、中間パルス信号S4を、スイッチングトランジスタM1のオンに対応する第5レベルハイレベルに遷移させる。また、第1論理ゲート22は、比較信号S2がアサートされると、中間パルス信号S4を、スイッチングトランジスタM1のオフに対応する第6レベルローレベルに遷移させる。第2論理ゲート24は、パルス変調信号S1と中間パルス信号S4の少なくとも一方が、スイッチングトランジスタM1のオンに対応するレベルをとるとき、駆動パルス信号S3を、スイッチングトランジスタM1のオンに対応する第3レベルハイレベルとし、それ以外のとき、駆動パルス信号S3を、スイッチングトランジスタM1のオフに対応する第4レベルローレベルとする。たとえば第1論理ゲート22は、そのセット端子Sにパルス変調信号S1が入力され、そのリセット端子Rに比較信号S2が入力されるSRフリップフロップであってもよい。また、第2論理ゲート24は、パルス変調信号S1と中間パルス信号S4の論理和を生成するORゲートであってもよい。なおドライバ20の構成は図3のそれには限定されず、当業者であれば、デジタル論理演算回路によって、図3と同等の機能を有する回路を設計することができ、それらも本発明の範囲に含まれる。以上がスイッチング電源2の構成である。続いてその動作を説明する。図4は、図3のスイッチング電源2の動作を示す波形図である。パルス変調器10によって、スイッチング電源2の出力電圧VOUTが一定レベルに保たれるようにパルス変調信号S1のデューティ比が調節される。時刻t1にパルス変調信号S1がローレベルからハイレベルに遷移すると、第1論理ゲート22のSRフリップフロップがセットされ、中間パルス信号S4がハイレベルとなる。時刻t1に、第2論理ゲート24から出力される駆動パルス信号S3もハイレベルとなる。駆動パルス信号S3がハイレベルとなると、スイッチングトランジスタM1のゲート電圧VGが上昇し始める。時刻t2に、パルス変調信号S1がローレベルに遷移するが、中間パルス信号S4がハイレベルを維持しているため、駆動パルス信号S3はハイレベルを維持する。ゲート電圧VGの上昇にともない、スイッチングトランジスタM1のドレインソース間の検出電圧VDSが小さくなる。時刻t3に、検出電圧VDSがしきい値電圧VTH_DSより低くなると、比較信号S2がアサートされ、第1論理ゲート22のSRフリップフロップがリセットされる。これにより中間パルス信号S4がローレベルに遷移し、駆動パルス信号S3もローレベルとなる。このスイッチング電源2では、パルス変調信号S1がローレベルに遷移した後であっても、検出電圧VDSがしきい値電圧VTH_DSに低下するまで、駆動パルス信号S3のハイレベルが持続する。上述のように、しきい値電圧VTH_DSは、ゲート電圧VGがしきい値電圧VTHと等しいときのドレインソース間電圧VDS1よりも小さく設定される。したがって、検出電圧VDSがしきい値電圧VTH_DSに低下する過程において、ゲート電圧VGが、しきい値電圧VTHを上回ることが保証される。実施の形態に係るスイッチング電源2によれば、パルス変調信号S1の毎サイクルごとに、スイッチングトランジスタM1を確実にオンして、ドレイン電流IM1を発生させ、インダクタL1にエネルギーを蓄えることができる。結果として、スイッチングトランジスタM1のゲート容量を充放電するための電荷は無駄とならず、スイッチング電源2の効率を高めることができる。上記実施の形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。実施の形態は昇圧DC/DCコンバータについて説明したが、本発明は降圧型、昇降圧型のDC/DCコンバータにも適用可能である。この変形例においては、スイッチングトランジスタが、接地端子側ではなく、入力電圧側に接続されることになるが、その両端間の電圧をしきい値電圧と比較するコンパレータを設ければよい。さらには、インダクタL1に代えてトランスを有する絶縁型スイッチング電源にも適用可能である。また、DC/DCコンバータに限らず、それと同様にスイッチングトランジスタを有するAC/DCコンバータ、あるいはDC/ACコンバータにも適用可能であり、こうした変形例も本発明に含まれる。本実施の形態において、各信号のハイレベル、ローレベルの論理値、電圧信号の大小の関係は一例であって、インバータなどによって適宜反転させることにより自由に変更することが可能である。実施の形態にもとづき、具体的な用語を用いて本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められる。