"ショットキーダイオードであって、或るドーパント濃度を有するn型領域を有する半導体構造、前記半導体構造と接し、前記n型領域のドーパント濃度より大きいドーパント濃度を有する、第1のn型ストリップ、半導体構造と接し、前記n型領域のドーパント濃度より大きいドーパント濃度を有し、前記第1のn型ストリップから間隔を空けて配置される、第2のn型ストリップであって、n型で、n型領域のドーパント濃度より大きいドーパント濃度を有し、第1のn型ストリップ及び第2のn型ストリップ両方に接するドープされた領域がない、前記第2のn型ストリップ、前記第1のn型ストリップ及び前記第2のn型ストリップを横方向に囲むように前記半導体構造に接する、シャロートレンチアイソレーションSTIリング、前記第1のn型ストリップの上面に接する第1の金属ストリップ、前記第2のn型ストリップの上面に接する第2の金属ストリップ、及び前記半導体構造に接し、第1の金属ストリップ及び前記第2の金属ストリップ横方向の間にあり、前記第1の金属ストリップ及び前記第2の金属ストリップから間隔を空けて配置される、金属領域、を含む、ショットキーダイオード。請求項1に記載のショットキーダイオードであって、前記STIリングが、前記第1のn型ストリップ及び前記第2のn型ストリップに接する、ショットキーダイオード。請求項2に記載のショットキーダイオードであって、前記第1の金属ストリップ、前記第2の金属ストリップ、及び前記金属領域が単一平面にある、ショットキーダイオード。請求項3に記載のショットキーダイオードであって、前記半導体構造の上面に接し、前記第1の金属ストリップ及び前記金属領域の横方向の間にある、第1の非導電性ストリップ、及び前記半導体構造の上面に接し、前記第1の非導電性ストリップから間隔を空けて配置され、前記第2の金属ストリップ及び前記金属領域の横方向の間にある、第2の非導電性ストリップ、を更に含む、ショットキーダイオード。請求項4に記載のショットキーダイオードであって、前記半導体構造に接し、前記第1のn型ストリップ及び前記第2のn型ストリップの横方向の間にある、第1のp型領域、及び前記半導体構造に接し、前記第1のn型ストリップ及び前記第2のn型ストリップの横方向の間にあり、前記第1のp型領域及び前記第2のp型領域両方に接するp型領域がないように、前記第1のp型領域から間隔を空けて配置される、第2のp型領域、を更に含む、ショットキーダイオード。請求項5に記載のショットキーダイオードであって、前記第1のn型ストリップが、前記n型半導体材料のドーパント濃度より大きいドーパント濃度を備えた第1の領域、及び前記第1の領域のドーパント濃度より大きいドーパント濃度を備えた第2の領域を含む、ショットキーダイオード。請求項6に記載のショットキーダイオードであって、前記STIリングが、前記第1のp型領域及び前記第2のp型領域に接する、ショットキーダイオード。請求項7に記載のショットキーダイオードであって、前記第1の非導電性ストリップの上面に接する第1の導電性ストリップ、前記第2の非導電性ストリップの上面に接する第2の導電性ストリップ、前記第1の導電性ストリップの上面に接する第3の金属ストリップ、及び前記第2の導電性ストリップの上面に接する第4の金属ストリップ、を更に含む、ショットキーダイオード。請求項8に記載のショットキーダイオードであって、前記半導体構造内に位置する第1のSTIストリップであって、前記第1のn型ストリップが前記第1のSTIストリップ及び前記STIリング間にありかつそれらに接する、前記第1のSTIストリップ、及び前記半導体構造内に位置する第2のSTIストリップであって、前記第2のn型ストリップが前記第2のSTIストリップ及び前記STIリング間にありかつそれらに接する、前記第2のSTIストリップ、を更に含む、ショットキーダイオード。請求項9に記載のショットキーダイオードであって、前記第1の導電性ストリップが、前記第1のSTIストリップの一部の直上にあり、前記第2の導電性ストリップが、前記第2のSTIストリップの一部の直上にある、ショットキーダイオード。請求項7に記載のショットキーダイオードであって、前記第1の非導電性ストリップ、前記第2の非導電性ストリップ、前記第1の金属ストリップ、前記第2の金属ストリップ、及び前記金属領域に接する非導電性層を更に含み、前記非導電性層と前記第1の非導電性ストリップの如何なる部分との間にも導電性部材がなく、前記非導電性層と前記第2の非導電性ストリップの如何なる部分との間にも導電性部材がない、ショットキーダイオード。請求項8に記載のショットキーダイオードであって、半導体構造が、絶縁層、前記絶縁層に接する第1のn型領域、及び前記絶縁層に接する第2のn型領域を含み、前記金属領域の底面が前記絶縁層に接する、ショットキーダイオード。請求項12に記載のショットキーダイオードであって、前記金属領域の側壁が、前記第1及び第2のn型領域に接する、ショットキーダイオード。或るドーパント濃度を有するn型領域を含む半導体構造内にショットキーダイオードを形成する方法であって、前記方法が、前記半導体構造内に第1のn型ストリップ及び第2のn型ストリップを形成するように前記半導体構造を注入することであって、前記第1のn型ストリップ及び前記第2のn型ストリップが、各々前記n型領域のドーパント濃度より大きいドーパント濃度を有し、前記第2のn型ストリップが、前記第1のn型ストリップから間隔を空けて配置され、n型で、n型領域のドーパント濃度より大きいドーパント濃度を有し、第1のn型ストリップ及び第2のn型ストリップ両方に接するドープされた領域がないこと、金属の層を堆積すること、及び前記第1のn型ストリップの上面に接する第1の金属ストリップ、前記第2のn型ストリップの上面に接する第2の金属ストリップ、及び前記半導体構造に接し、前記第1の金属ストリップ及び前記第2の金属ストリップの横方向の間にあり、前記第1の金属ストリップ及び前記第2の金属ストリップから間隔を空けて配置される、金属領域を形成するよう、前記金属の層を作用させること、を含む、方法。請求項14に記載の方法であって、前記第1のn型ストリップに接する第1の側壁スペーサ、及び前記第2のn型ストリップに接する第2の側壁スペーサを形成することを更に含む、方法。請求項15に記載の方法であって、半導体構造内に位置し、前記第1のn型ストリップ及び前記第2のn型ストリップの横方向の間にある、第1のp型領域を形成するように前記半導体構造を注入すること、及び第2のp型領域半導体構造内に位置し、前記第1のn型ストリップ及び前記第2のn型ストリップの横方向の間にあり、かつ、前記第1のp型領域及び前記第2のp型領域両方に接するp型領域がないように前記第1のp型領域から間隔を空けて配置される、第2のp型領域を形成するように前記半導体構造を注入すること、を更に含む、方法。請求項16に記載の方法であって、前記半導体構造が、前記半導体構造の上面に接する第1の非導電性ストリップ、前記半導体構造の上面に接し、前記第1の非導電性ストリップから間隔を空けて配置される第2の非導電性ストリップ、前記第1の非導電性ストリップの上面に接する第1の導電性ストリップ、及び前記第2の非導電性ストリップの上面に接する第2の導電性ストリップ、を含む、方法。請求項16に記載の方法であって、前記半導体構造が、前記半導体構造の上面に接する第1の非導電性ストリップ、及び前記半導体構造の上面に接し、前記第1の非導電性ストリップから間隔を空けて配置される、第2の非導電性ストリップ、を含み、前記方法が、前記第1の非導電性ストリップ、前記第2の非導電性ストリップ、前記第1の金属ストリップ、前記第2の金属ストリップ、及び前記金属領域に接する非導電性層を形成することを更に含み、前記非導電性層と前記第1の非導電性ストリップの如何なる部分との間にも導電性部材がなく、前記非導電性層と前記第2の非導電性ストリップの如何なる部分との間にも導電性部材がない、方法。請求項17に記載の方法であって、前記半導体構造が、絶縁層、前記絶縁層に接する第1のn型領域、及び前記絶縁層に接する第2のn型領域を含み、前記金属領域の底面が前記絶縁層に接する、方法。請求項17に記載の方法であって、前記半導体構造が、前記第1のn型ストリップ、前記第2のn型ストリップ、前記第1のp型領域、及び前記第2のp型領域に接するSTIリング、前記半導体構造に接し、前記第1のSTIストリップ及び前記STIリングに接して存在する、第1のSTIストリップ、及び前記半導体構造に接し、前記第2のSTIストリップ及び前記STIリングに接して存在する、第2のSTIストリップ、を含む、方法。図2A~図2Cは、本発明に従ったショットキーダイオード200の一例を図示する図を示す。図2Aは平面図を示し、図2Bは、図2Aの線2B-2Bによる断面図であり、図2Cは、図2Aの線2C-2Cによる断面図である。図2A~図2Cに図示するように、ショットキーダイオード200は、n型基板、エピタキシャル層、又はウェルなどのn型半導体材料210、及び半導体材料210内に形成されるシャロートレンチアイソレーションSTIリング212を含む。ショットキーダイオード200は、STIリング212の内壁の一部に接するように半導体材料210内に形成される第1のn型ストリップ214及び第2のn型領域216を更に含む。各々がn領域及び低密度ドレインLDD領域を含むN型ストリップ214及び216は、離れており、この例において、互いに平行である。その結果、n型ストリップ214及び216は各々、半導体材料210のドーパント濃度より大きいドーパント濃度を有する。更に、n型ストリップ214及びn型ストリップ216両方に接する半導体材料210のドーパント濃度より大きいドーパント濃度のn型領域はない。図2A~図2Cに更に示すように、ショットキーダイオード200は、STIリング212の内壁の一部に接するように半導体材料210内に形成される、第1のp領域220及び第2のp領域222を含む。p領域220及び222は、n型ストリップ214及び216の横方向の間にあり、p領域220及びp領域222両方に接するp型領域がないように離れている。更に、ショットキーダイオード200は、半導体材料210の上面に接する、第1の非導電性ストリップ224及び第2の非導電性ストリップ226を含む。酸化物などの非導電性材料で実装され得る第1の非導電性ストリップ224及び第2の非導電性ストリップ226は、離れており、n型ストリップ214及び216間にある。ショットキーダイオード200は、それぞれ、第1及び第2の非導電性ストリップ224及び226の上面に接する、第1の導電性ストリップ230及び第2の導電性ストリップ232を更に含む。ドープされたポリシリコンなどの導電性材料で実装され得る、第1の導電性ストリップ230及び第2の導電性ストリップ232は、離れており、n型ストリップ214及び216間にある。更に、ショットキーダイオード200は、半導体材料210の上面に接する、第1の非導電性側壁スペーサ234及び第2の非導電性側壁スペーサ236を含む。側壁スペーサ234は、非導電性ストリップ224及び導電性ストリップ230の側壁にも接し、側壁スペーサ236は、非導電性ストリップ226及び導電性ストリップ232の側壁に接する。ショットキーダイオード200は、n型ストリップ214の上面に接する金属ストリップ240、n型ストリップ216の上面に接する金属ストリップ242、半導体材料210及びp領域220及び222の上面に接する金属領域244、導電性ストリップ230の上面に接する金属ストリップ246、及び導電性ストリップ232の上面に接する金属ストリップ248を更に含む。図示するように、金属ストリップ240、金属ストリップ242、及び金属領域244は、単一平面Pにある。金属ストリップ240、242、246、及び248及び金属領域244は、コバルトシリサイドなどのシリサイドで実装され得る。また、ショットキーダイオード200は、STIリング212、側壁スペーサ234及び236、金属ストリップ240、242、246、及び248、及び金属領域244に接し、かつそれらの上にある、非導電性層250を含む。ショットキーダイオード200は、多数の第1のコンタクト260、多数の第2のコンタクト262、多数の第3のコンタクト264、多数の第4のコンタクト266、及び多数の第5のコンタクト268を更に含む。多数の第1のコンタクト260は、非導電性層250を介して伸びて、金属ストリップ240との電気的接続をつくり、多数の第2のコンタクト262は、非導電性層250を介して伸びて、金属ストリップ242との電気的接続をつくる。金属ストリップ240及び242は、金属相互接続構造内で共に電気的に接続される。多数のコンタクト264は、非導電性層250を介して伸びて、金属領域244との電気的接続をつくり、多数のコンタクト266は、非導電性層250を介して伸びて、金属ストリップ246との電気的接続をつくり、多数のコンタクト268は、非導電性層250を介して伸びて、金属ストリップ248との電気的接続をつくる。オペレーションにおいて、金属領域244はダイオード200のアノードとして機能し、半導体材料210はダイオード200のカソードとして機能する。また、n型ストリップ214及び216は、カソードコンタクトとして機能し、p領域220及び222は漏れ電流を低減する。その結果、金属領域244に印加される電圧が半導体領域210に印加される電圧を約0.35Vを上回って上昇するとき、金属領域244からn型ストリップ214に電流が流れ、金属領域244からn型ストリップ216に電流が流れる。また、p領域220及び222及び下にあるn型半導体材料210は、PN接合を形成する。その結果、金属領域244に印加される電圧が半導体領域210に印加される電圧が約0.7Vを上回って上昇するとき、p領域220及び222からn型ストリップ214及び216に電流が流れる。このため、ショットキーダイオード200は、PN接合がオンになる前にオンになる。一方、金属領域244に印加される電圧が半導体材料210に印加される電圧を下回って下がるとき、半導体材料210から金属領域244には実質的に電流は流れない。また、ダイオード200のオペレーションを改変するように導電性ストリップ230及び232上に電圧を置くことができる。導電性ストリップ230及び232に正の電圧が印加されるとき、電子が、導電性ストリップ230及び232の直下で半導体210の上面に引きつけられる。引きつけられた電子は、直列抵抗を低減し、かつn型ストリップ214及び216に流れる電流の大きさを増大させる、チャネル型領域を形成する。このため、正電圧の大きさを選択することにより、ダイオード200のオン抵抗が最適化され得る。一方、導電性ストリップ230及び232に負の電圧が印加されるとき、導電性ストリップ230及び232の直下の半導体材料210の上面は、空乏となり、これは、逆漏れ電流を実質的に低減し、逆降伏電圧を実質的に増加させる。このため、負の電圧の大きさを選択することにより、逆漏れ電流及び逆降伏電圧が最適化され得る。その結果、本発明の利点の一つは、導電性ストリップ230及び232をバイアスすることにより、ダイオード200の特性が最適化され得ることである。本発明の別の利点は、本発明は、pガードリング及びアノードの2つの側に沿った例えば、図1Aに示す金属領域122の縦の2つの側に沿ったコンタクトの形成をなくすことである。pガードリング及びアノードの2つの側に沿ったコンタクトの形成をなくすことにより、ダイオードの幅は低減され得、これは、アノードに適用され得る電圧の周波数を増加させる。図3A~図3Cは、本発明の第1の代替実施例に従ったショットキーダイオード300の一例を図示する図を示す。図3Aは平面図を示し、図3Bは、図3Aの線3B-3Bによる断面図を示し、図3Cは、図3Aの線3C-3Cによる断面図を示す。ショットキーダイオード300は、ショットキーダイオード200に類似し、そのため、両方のダイオードに共通の構造を示す場合に同じ参照符号を用いる。図3A~図3Cに図示するように、ダイオード300は、ダイオード300が、部分的に導電性ストリップ230の下にあるように半導体材料210内に形成されるシャロートレンチアイソレーションSTIストリップ310、及び部分的に導電性ストリップ232の下にあるように半導体材料210内に形成されるSTIストリップ312を含む点で、ダイオード200とは異なる。また、STIストリップ310及び312は、部分的に導電性ストリップ230及び232の下にあるため、n型導電性ストリップ214及び216のLDD領域はなくなる。ショットキーダイオード300は、STIストリップ310及び312が、逆漏れ電流を更に低減し、ダイオードの逆降伏電圧を更に増加させることを除き、ショットキーダイオード200と同じく動作する。図4A~図4Cは、本発明の第2の代替実施例に従ったショットキーダイオード400の一例を図示する図を示す。図4Aは平面図を示し、図4Bは、図4Aの線4B-4Bによる断面図であり、図4Cは、図4Aの線4C-4Cによる断面図である。ショットキーダイオード400は、ショットキーダイオード200に類似し、そのため、両方のダイオードに共通の構造を示す場合に同じ参照符号を用いる。図4A~図4Cに図示するように、ダイオード400は、ダイオード400が、第1の非導電性ストリップ224及び第1の導電性ストリップ230の代わりに第1の非導電性ストリップ410を、及び第2の非導電性ストリップ226及び第2の導電性ストリップ232の代わりに第2の非導電性ストリップ412を用いる点で、ダイオード200とは異なる。その結果、非導電性層250と第1の非導電性ストリップ410の如何なる部分との間にも導電性部材がなく、非導電性層250と第2の非導電性ストリップ412の如何なる部分との間にも導電性部材がない。非導電性ストリップ410及び412は、例えば、酸化物又は酸化物及び窒化物で実装され得、非導電性ストリップ230及び232より厚い。ショットキーダイオード400は、ダイオード400が、逆漏れ電流を低減及び逆降伏電圧を増加させないことを除き、ショットキーダイオード200と同じく動作する。ダイオード400は、一層高い逆漏れ電流及び一層低い逆降伏電圧が許容され得る高周波数アプリケーションにおいてもっとも良好に用いられる。図5A~図5Cは、図5Aは、本発明の第3の代替実施例に従ったショットキーダイオード500の一例を図示する図を示す。図5Aは平面図を示し、図5Bは、図5Aの線5B-5Bによる断面図であり、図5Cは、図5Aの線5C-5Cによる断面図である。ショットキーダイオード500はショットキーダイオード200に類似し、そのため、両方のダイオードに共通の構造を示す場合に同じ参照符号を用いる。図5A~図5Cに図示するように、ダイオード500は、ダイオード500が、半導体材料210の代わりにSOIシリコンオンインシュレータ構造510を用いる点で、ダイオード200とは異なる。SOI構造510は、p型又はn型ハンドル領域512、絶縁層514、及び薄いn型シリコンフィルム516を含む。フィルム516は、絶縁層514によりハンドル領域512から、及びSTIリング212により隣接するデバイスから隔離される。また、ダイオード500は完全に隔離されているため、p領域220及び222は省かれる。更に、金属ストリップ240及び242の形成の間、n型ストリップ214及び216のLDD領域の一部のみを残し、n型ストリップ214及び216のn領域は消費される。同様に、金属領域244の形成も下にあるフィルム516の全てを消費する。ショットキーダイオード500は、ダイオード500の金属シリコン接合が、もはや主として金属領域244の下にはなく、代わりに金属領域244の側壁Sに沿って存在することを除き、ショットキーダイオード200と同じく動作する。図6A~図6F及び図7A~図7Fは、本発明に従ってショットキーダイオード200を形成する方法の一例を図示する一連の断面図を示す。図6A~図6Fは、図2Aの線2B-2Bによる断面図であり、図7A~図7Fは、図2Aの線2C-2Cによる断面図である。図6A及び7Aに示すように、この方法は、p型基板610、基板610内に形成されるNウェル612、及び基板610及びNウェル612内に形成されるシャロートレンチアイソレーションSTIリング614を含む、従来通り形成されるウエハを用いる。また、この方法は、多数の隣接するMOSトランジスタが形成されるのと同時に従来の方式で形成されるトランジスタスタック616及びトランジスタスタック618を用いる。トランジスタスタック616は、Nウェル612の上面上に形成される第1の非導電性ストリップ620を含み、トランジスタスタック618は、Nウェル612の上面上に形成される第2の非導電性ストリップ622を含む。非導電性ストリップ620及び622は、隣接するMOSトランジスタのゲート酸化物領域が形成されるのと同時に形成され得る。更に、トランジスタスタック616は、第1の非導電性ストリップ620の上面上に形成される第1の導電性ストリップ624を含み、トランジスタスタック618は、第2の非導電性ストリップ622の上面上に形成される第2の導電性ストリップ626を含む。導電性ストリップ624及び626は、隣接するMOSトランジスタのポリゲートが形成されるのと同時にポリシリコンから形成され得る。図6A及び7Aに更に示すように、この方法は、Nウェル612の上面に接するマスク630を形成及びパターニングすることから始まる。マスク630は、第1及び第2の導電性ストリップ624及び626間にある、Nウェル612の領域を保護する。マスク630がパターニングされた後、n型ドーパントがマスク630内の開口を介してNウェル612に注入されて、第1のn型ストリップ632及び第2のn型ストリップ634を形成する。この注入は任意で導電性ストリップ624及び626の上面全てを注入することもできる。第1及び第2のn型ストリップ632及び634は、隣接するNMOSトランジスタのLDD領域が形成されるのと同時に形成され得る。注入に続いて、マスク630が取り除かれる。マスク630の除去に続いて、酸化物の層がNウェル612及び第1及び第2の導電性ストリップ624及び626上に堆積される。図6B及び7Bに示すように、堆積された酸化物は、その後、異方性エッチングバックされて堆積された酸化物を第1及び第2の導電性ストリップ624及び626の上面から取り除き、それにより、第1の側壁スペーサ640及び第2の側壁スペーサ642を形成する。第1の側壁スペーサ640は、非導電性ストリップ620及び導電性ストリップ624の側壁に接し、第2の側壁スペーサ642は、非導電性ストリップ622及び導電性ストリップ626の側壁に接する。第1及び第2の側壁スペーサ640及び642は、隣接するMOSトランジスタの側壁スペーサが形成されるのと同時に形成され得る。図6C及び7Cに図示するように、スペーサ640及び642が形成された後、マスク650が、Nウェル612の上面に接するように形成及びパターニングされる。マスク650は、第1及び第2の導電性ストリップ624及び626間にある、Nウェル612の領域を保護する。マスク650がパターニングされた後、n型ドーパントが、マスク650内の開口を介してNウェル612に注入されて第1のn型ストリップ652及び第2のn型ストリップ654を形成する。この注入は任意で導電性ストリップ624及び626の上面全てを注入することもできる。第1及び第2のn型ストリップ652及び654は、隣接するNMOSトランジスタのn領域が形成されるのと同時に形成され得る。注入に続いて、マスク650が取り除かれる。図6D及び7D図示するように、マスク650の除去に続いて、マスク660が、Nウェル612の上面に接するように形成及びパターニングされる。マスク660は、第1及び第2の導電性ストリップ624及び626間にあるNウェル612の領域の一部を保護する。マスク660がパターニングされた後、p型ドーパントが、マスク660内の開口を介してNウェル612に注入されて第1のp型領域662及び第2のp型領域664を形成する。第1及び第2のp型領域662及び664の幅を低減することにより、静電容量が低減され、これは、ダイオード200のスイッチング速度を改善する。第1及び第2のp型領域662及び664は、隣接するPMOSトランジスタのp領域が形成されると同時に形成され得る。注入に続いて、マスク660が取り除かれる。マスク660の除去に続いて、露出された表面が完全に洗浄され、コバルトなどの金属の層が、Nウェル612、STIリング614、第1及び第2の導電性ストリップ624及び626、第1及び第2の側壁スペーサ640及び642、第1及び第2のn型ストリップ652及び654、及び第1及び第2のp型領域662及び664上に堆積される。コバルトは、先進の例えば、0.25ミクロンCMOSプロセスにおいて通例用いられ、プラチナより低いシート抵抗を有する。プラチナは、ナローゲートなど小さなフォト寸法の問題も有する。図6E及び7Eに図示するように、金属の層は、その後、第1のn型ストリップ652の上面に接する金属シリサイドストリップ670、第2のn型ストリップ654の上面に接する金属シリサイドストリップ672、Nウェル612及びp型領域662及び664の上面に接する金属シリサイド領域674、導電性ストリップ624の上面に接する金属シリサイドストリップ676、及び導電性ストリップ626の上面に接する金属シリサイドストリップ678を形成する従来の方式で作用される。金属シリサイドは、STIリング614及び側壁スペーサ640及び642上に形成せず、金属シリサイドストリップ670、672、676、及び678、及び金属シリサイド領域674の形成に続いて、従来の方式で金属の層がSTIリング614及び側壁スペーサ640及び642から取り除かれる。参照のため本明細書に組み込まれる、2001年7月3日にDonatonらに付与された、米国特許番号第6,255,227Bl号は、金属が堆積される前のウエハを完全に洗浄するためのアプローチを含む、コバルトシリサイドの形成を開示する。金属シリサイドストリップ670、672、676、及び678、及び金属シリサイド領域674は、隣接するMOSトランジスタがシリサイドされるのと同時に形成され得る。このため、本発明の利点の一つは、ショットキーダイオードが、標準的なCMOSプロセスフローの一部として自己整合プロセスにおいて形成され得ることである。図6F及び7Fに図示するように、金属シリサイドストリップ670、672、676、及び678、及び金属シリサイド領域674が形成された後、非導電性層680が、STIリング614、第1及び第2の側壁スペーサ640及び642、金属シリサイドストリップ670、672、676、及び678、及び金属シリサイド領域674上に形成される。また、多数の第1のコンタクト690、多数の第2のコンタクト692、多数の第3のコンタクト694、多数の第4のコンタクト、及び多数の第5のコンタクトが、従来の方式で形成される。第1のコンタクト690は、非導電性層680を介して伸びて、金属シリサイドストリップ670との電気的接続をつくり、多数の第2のコンタクト692は、非導電性層680を介して伸びて、金属シリサイドストリップ672との電気的接続をつくり、多数の第3のコンタクト694は、非導電性層680を介して伸びて、金属シリサイド領域674との電気的接続をつくり、多数の第4のコンタクトは、非導電性層680を介して伸びて金属シリサイドストリップ676との電気的接続をつくり、多数の第5のコンタクトは、非導電性層680を介して伸びて金属シリサイドストリップ678との電気的接続をつくる。図8は、本発明に従ってショットキーダイオード300を形成する方法を図示する図3Aの線3B-3Bによる断面図である。ショットキーダイオード300は、図8に示すように、この方法が、p型基板610、Nウェル612、及びSTIリング614を含むことに加え、STIストリップ810及びSTIストリップ812を更に含む、従来通り形成されるウエハを用いることを除き、ショットキーダイオード200が形成されるのと同じようにして形成される。STIストリップ810及び812は、STIリング614が形成されるのと同時にNウェル612内に従来のように形成される。更に、非導電性ストリップ620及び導電性ストリップ624は、STIストリップ810の一部の上にあるように形成され、非導電性ストリップ622及び導電性ストリップ626は、STIストリップ812の一部の上にあるように形成される。また、LDD領域は最初に形成されるが、STIストリップ810及び812は、形成されるべき側壁スペーサの下のLDD領域の形成を防ぐ。その結果、n領域652及び654の後続の形成により、LDD領域はなくなる。図9は、本発明に従ってショットキーダイオード400を形成する方法を図示する図4Aの線4B-4Bによる断面図である。ショットキーダイオード400が、図9に示すように、それぞれ、トランジスタスタック616及びトランジスタスタック618の代わりに非導電性ストリップ910及び非導電性ストリップ912が用いられることを除き、ショットキーダイオード200が形成されるのと同じようにして形成される。非導電性ストリップ910及び912は、従来の方式で形成される。例えば、酸化物の層、又は酸化物及び窒化物の層がストリップ910及び912を形成するように堆積及びパターニングされ得る。その結果、この方法は、第1及び第2のn型ストリップ632及び634を、それぞれ、非導電性ストリップ620及び622に隣接するのではなく、それぞれ、非導電性ストリップ912及び914に隣接して存在するように形成することから始まる。図10は、本発明に従ってショットキーダイオード500を形成する方法を図示する図5Aの線5B-5Bによる断面図である。ショットキーダイオード500が、図10に示すように、この方法が、ダイオード200、300、及び400を形成するために用いられるウエハの代わりに、従来のように形成されるSOIウエハ1010を用いることを除き、ショットキーダイオード200が形成されるのと同じようにして形成される。SOIウエハ1010は、順に、p型又はn型ハンドル領域1012、絶縁層1014、及び薄いn型シリコンフィルム1016を含む。フィルム1016は、絶縁層1014によりハンドル領域1012から隔離される。STI領域1018も隣接するデバイスを横方向に隔離するようにフィルム1016に従来のように形成される。また、各デバイスが完全に隔離されているため、p領域662及び664を形成するために用いられる図6D及び7Dに示す注入は省かれる。更に、フィルム1016が薄いため、金属シリサイドストリップ670及び672を形成する、図6E及び7Eに示す作用は、LDD領域632及び634の一部のみを残し、n領域652及び654を消費する。同様に、金属シリサイド領域674の形成は、下にあるフィルム1016を消費する。上記記述は、本発明の例であり、本発明を実施するために本明細書に記載の本発明の種々の代替例を用い得ることを理解されたい。従って、後に続く特許請求の範囲が本発明の範囲を定義し、これらの請求項及びそれらの等価物の範囲内の構造及び方法がここに含有されることを意図している。"