予増幅回路と、フィードバック回路と、判断回路とを含むPWMコンパレータにおいて、前記予増幅回路は、高周波三角波信号を受信する入力端と、オーディオ信号を受信する入力端とを具備し、且つ高周波三角波信号とオーディオ信号との波形の変形状況を前記フィードバック回路と判断回路とに出力し、前記フィードバック回路は、前記フィードバック回路と判断回路とに接続され、内部に設けられている電流源を具備し、且つ前記予増幅回路から受信した高周波三角波信号の波形状況と、PWMコンパレータのPWM信号のテータス状態とにより、前記電流源から前記判断回路の入力端に入力される電流を調節し、前記判断回路は、前記フィードバック回路に接続され、前記判断回路の入力端に入力される電流の変化により高周波三角波信号とオーディオ信号との波形の変形状況を検出するとともに、高周波三角波信号とオーディオ信号とを比較した結果を得る、ことを特徴とするPWMコンパレータ。前記PWMコンパレータは、前記フィードバック回路と判断回路とに接続されている出力バッファ回路をさらに含み、前記出力バッファ回路は、前記判断回路が出力した結果に基づいてPWM信号を生成して出力する、ことを特徴とする請求項1に記載のPWMコンパレータ。前記予増幅回路は、第一入力NMOS電界効果トランジスターと、第二入力NMOS電界効果トランジスターと、第一画像PMOS電界効果トランジスターと、第二画像PMOS電界効果トランジスターとを含み、第一入力NMOS電界効果トランジスターのゲートは、入力されたオーディオ信号を受信し、第一入力NMOS電界効果トランジスターのドレインは、第一画像PMOS電界効果トランジスターのドレインに接続され、第一入力NMOS電界効果トランジスターのソースは、第二入力NMOS電界効果トランジスターのソースに接続されており、第二入力NMOS電界効果トランジスターのゲートは、入力された高周波三角波信号を受信し、第二入力NMOS電界効果トランジスターのドレインは、第二画像PMOS電界効果トランジスターのドレインに接続されており、第一入力NMOS電界効果トランジスター、第二入力NMOS電界効果トランジスターのソースと接地端との間には、第一電流源が形成されており、第一画像PMOS電界効果トランジスターのゲートとドレインとは、短絡され、第一画像PMOS電界効果トランジスターのソースは、電源に接続されており、第二画像PMOS電界効果トランジスターのゲートとドレインとは、短絡され、第二画像PMOS電界効果トランジスターのソースは、電源に接続されている、ことを特徴とする請求項2に記載のPWMコンパレータ。前記フィードバック回路は、第二電流源と、第三電流源と、第一スイッチと、第二スイッチK2とを含み、第一スイッチの一端は、第二電流源に接続され、他端は、高周波三角波信号の波形により第一接続端又は第二接続端に接続され、第一接続端は、第二画像PMOS電界効果トランジスターのゲートに接続され、第二接続端は、第一画像PMOS電界効果トランジスターのゲートに接続されており、第二スイッチの一端は、第三電流源に接続され、他端は、PWM信号のテータス状態により第三接続端又は第四接続端に接続され、第三接続端は、第二画像PMOS電界効果トランジスターのゲートに接続され、第四接続端は、第一画像PMOS電界効果トランジスターのゲートに接続されている、ことを特徴とする請求項3に記載のPWMコンパレータ。高周波三角波信号が立ち上がりエッジになる場合、第一スイッチが第一接続端に接続され、高周波三角波信号が立ち下がりエッジになる場合、第一スイッチが第二接続端に接続され、PWM信号が低テータス状態になる場合、第二スイッチが第三接続端に接続され、PWM信号が高テータス状態になる場合、第二スイッチが第四接続端に接続される、ことを特徴とする請求項4に記載のPWMコンパレータ。前記判断回路は、第三画像PMOS電界効果トランジスターと、第四画像PMOS電界効果トランジスターと、第一比較NMOS電界効果トランジスターと、第二比較NMOS電界効果トランジスターと、第三比較NMOS電界効果トランジスターと、第四比較NMOS電界効果トランジスターと、を含み、第三画像PMOS電界効果トランジスターのソースは、電源に接続され、第三画像PMOS電界効果トランジスターのゲートは、第一画像PMOS電界効果トランジスターのゲートに接続され、第三画像PMOS電界効果トランジスターのドレインは、第一比較NMOS電界効果トランジスターのドレインに接続されており、第四画像PMOS電界効果トランジスターのソースは、電源に接続され、第四画像PMOS電界効果トランジスターのゲートは、第二画像PMOS電界効果トランジスターのゲートに接続され、第四画像PMOS電界効果トランジスターのドレインは、第四比較NMOS電界効果トランジスターのドレインに接続されており、第一比較NMOS電界効果トランジスターのゲートとドレインとは、短絡され、第一比較NMOS電界効果トランジスターのソースは、接地されており、第二比較NMOS電界効果トランジスターのゲートは、第三比較NMOS電界効果トランジスターのドレインに接続され、第二比較NMOS電界効果トランジスターのドレインは、第三比較NMOS電界効果トランジスターのゲートに接続され、第二比較NMOS電界効果トランジスターのソースと第三比較NMOS電界効果トランジスターのソースとは、両方とも接地されており、第三比較NMOS電界効果トランジスターのゲートは、第三画像PMOS電界効果トランジスターのドレインに接続され、第三比較NMOS電界効果トランジスターのドレインは、第四画像PMOS電界効果トランジスターのドレインに接続されており、第四比較NMOS電界効果トランジスターのゲートとドレインとは、短絡され、第四比較NMOS電界効果トランジスターのソースは、接地されている、ことを特徴とする請求項3に記載のPWMコンパレータ。前記出力バッファ回路は、2つの入力端と、1つの出力端とを含み、2つの入力端は、第三比較NMOS電界効果トランジスターのゲートとドレインにそれぞれ接続され、1つの出力端は、PWM信号を出力する、ことを特徴とする請求項6に記載のPWMコンパレータ。前記予増幅回路と判断回路は、CMOSオペレーショナルトランスコンダクタンスアンプ構造を用いる、ことを特徴とする請求項1に記載のPWMコンパレータ。前記予増幅回路は、第一入力NPNトランジスターと、第二入力NPNトランジスターと、第一画像PMOS電界効果トランジスターと、第二画像PMOS電界効果トランジスターと、第一画像NMOS電界効果トランジスターと、第二画像NMOS電界効果トランジスターと、を含み、第一入力NPNトランジスターのベース電極は、入力されたオーディオ信号を受信し、第一入力NPNトランジスターの集電極は、第一画像PMOS電界効果トランジスターのドレインに接続され、第一入力NPNトランジスターのエミッターは、第二入力NPNトランジスターのエミッターに接続されており、第二入力NPNトランジスターのベース電極は、高周波三角波信号を受信し、第二入力NPNトランジスターの集電極は、第二画像PMOS電界効果トランジスターのドレインに接続されており、第二画像NMOS電界効果トランジスターのドレインは、第一入力NPNトランジスターに接続され、第二入力NPNトランジスターのエミッターに接続され、第一画像NMOS電界効果トランジスターのソースと第二画像NMOS電界効果トランジスターのソースとは、それぞれ接地されており、第一画像PMOS電界効果トランジスターのゲートとドレインは、短絡され、第一画像PMOS電界効果トランジスターのソースは、電源に接続されており、第二画像PMOS電界効果トランジスターのゲートとドレインは、短絡され、第二画像PMOS電界効果トランジスターのソースは、電源に接続されている、ことを特徴とする請求項2に記載のPWMコンパレータ。前記フィードバック回路は、第一フィードバックNMOS電界効果トランジスターと、第二フィードバックNMOS電界効果トランジスターと、第三フィードバックNMOS電界効果トランジスターと、第四フィードバックNMOS電界効果トランジスターと、第三画像NMOS電界効果トランジスターと、第四画像NMOS電界効果トランジスターと、を含み、第一フィードバックNMOS電界効果トランジスターのゲートは、外部からの制御信号を受信し、第一フィードバックNMOS電界効果トランジスターのドレインは、第二画像PMOS電界効果トランジスターのゲートに接続され、第一フィードバックNMOS電界効果トランジスターのソースは、第二フィードバックNMOS電界効果トランジスターのソースに接続されるとともに、第三画像NMOS電界効果トランジスターのドレインに接続されており、第二フィードバックNMOS電界効果トランジスターのゲートは、基準電圧を受信し、第二フィードバックNMOS電界効果トランジスターのドレインは、第一画像PMOS電界効果トランジスターのゲートに接続されており、第三フィードバックNMOS電界効果トランジスターのゲートは、基準電圧を受信し、第三フィードバックNMOS電界効果トランジスターのドレインは、第二画像PMOS電界効果トランジスターのゲートに接続され、第三フィードバックNMOS電界効果トランジスターのソースは、第四フィードバックNMOS電界効果トランジスターのソースに接続されるとともに、第四画像NMOS電界効果トランジスターのドレインに接続されており、第四フィードバックNMOS電界効果トランジスターのゲートは、出力バッファ回路の出力端に接続されてPWM信号を受信し、第四フィードバックNMOS電界効果トランジスターのドレインは、第一画像PMOS電界効果トランジスターのゲートに接続されており、第三画像NMOS電界効果トランジスターのソースと、第四画像NMOS電界効果トランジスターのソースとは、両方とも接地されている、ことを特徴とする請求項9に記載のPWMコンパレータ。前記判断回路は、第三画像PMOS電界効果トランジスターと、第四画像PMOS電界効果トランジスターと、第一比較NMOS電界効果トランジスターと、第二比較NMOS電界効果トランジスターと、第三比較NMOS電界効果トランジスターと、第四比較NMOS電界効果トランジスターと、第五画像NMOS電界効果トランジスターと、第六画像NMOS電界効果トランジスターと、第五画像PMOS電界効果トランジスターと、第六画像PMOS電界効果トランジスターと、を含み、前記第三画像PMOS電界効果トランジスターのソースは、電源に接続され、前記第三画像PMOS電界効果トランジスターのゲートは、第一画像PMOS電界効果トランジスターのゲートに接続され、第三画像PMOS電界効果トランジスターのドレインは、第一比較NMOS電界効果トランジスターのドレインに接続されており、第四画像PMOS電界効果トランジスターのゲートは、第二画像PMOS電界効果トランジスターのゲートに接続され、第四画像PMOS電界効果トランジスターのドレインは、第二比較NMOS電界効果トランジスターのドレインに接続されており、第一比較NMOS電界効果トランジスターのゲートとドレインは、短絡され、第一比較NMOS電界効果トランジスターのソースは、接地されており、第三比較NMOS電界効果トランジスターのゲートは、第四比較NMOS電界効果トランジスターのドレインに接続され、第三比較NMOS電界効果トランジスターのドレインは、第四比較NMOS電界効果トランジスターのゲートに接続され、第三比較NMOS電界効果トランジスターのソースと第四比較NMOS電界効果トランジスターのソースとは、両方とも接地され、第四比較NMOS電界効果トランジスターのゲートは、第三画像PMOS電界効果トランジスターのドレインに接続され、第四比較NMOS電界効果トランジスターのドレインは、第四画像PMOS電界効果トランジスターのドレインに接続されており、第二比較NMOS電界効果トランジスターのゲートとドレインは、短絡され、第二比較NMOS電界効果トランジスターのソースは、接地されており、第五画像NMOS電界効果トランジスターのソースは、接地され、第五画像NMOS電界効果トランジスターのドレインは、第六画像PMOS電界効果トランジスターのドレインに接続されており、第六画像NMOS電界効果トランジスターのソースは、接地され、第六画像NMOS電界効果トランジスターのドレインは、第五画像PMOS電界効果トランジスターのドレインに接続されている、ことを特徴とする請求項10に記載のPWMコンパレータ。前記出力バッファ回路は、順番に接続されている第一インバーターと、シュミットトリガと、第二インバーターとを含み、第一インバーターの入力端は、第六画像PMOS電界効果トランジスターのドレインに接続され、第二インバーターは、PWM信号を出力する、ことを特徴とする請求項11に記載のPWMコンパレータ。第一画像NMOS電界効果トランジスターと、第三画像NMOS電界効果トランジスターと、第四画像NMOS電界効果トランジスターとの幅/長さの比率は、同様であり、第二画像NMOS電界効果トランジスターの幅/長さの比率は、第一画像NMOS電界効果トランジスターの幅/長さの比率の四倍であり、第一画像PMOS電界効果トランジスターと、第二画像PMOS電界効果トランジスターと、第三画像PMOS電界効果トランジスターと、第四画像PMOS電界効果トランジスターとの幅/長さの比率は、互いに同様であり、且つ第二画像NMOS電界効果トランジスターの長さの比率より大きく、第一比較NMOS電界効果トランジスターと、第二比較NMOS電界効果トランジスターと、第五画像NMOS電界効果トランジスターと、第六画像NMOS電界効果トランジスターとの幅/長さの比率は、互いに同様であり、且つ第一画像NMOS電界効果トランジスターの幅/長さの比率より大きく、且つ第二画像NMOS電界効果トランジスターの幅/長さの比率より小さく、第三比較NMOS電界効果トランジスターと、第四比較NMOS電界効果トランジスターとの幅/長さの比率は、互いに同様であり、且つ第一比較NMOS電界効果トランジスターの幅/長さの比率より大きく、第二画像NMOS電界効果トランジスターの幅/長さの比率より小さく、第五画像PMOS電界効果トランジスターと、第六画像PMOS電界効果トランジスターとの幅/長さの比率は、互いに同様であり、且つ第一画像PMOS電界効果トランジスターの幅/長さの比率より大きく、第一フィードバックNMOS電界効果トランジスターと、第四フィードバックNMOS電界効果トランジスターとの幅/長さの比率は、互いに同様であり、且つ第一画像NMOS電界効果トランジスターの幅/長さの比率より小さい、ことを特徴とする請求項11に記載のPWMコンパレータ。D級増幅器において、請求項1~13のいずれに記載のPWMコンパレータを含むことを特徴とするD級増幅器。以上の問題点に鑑みて、アンチノイズ能力を向上させることができるPWMコンパレータ及びD級増幅器を提供することを目的とする。上記の課題を解決するため、本発明において、予増幅回路と、フィードバック回路と、判断回路とを含むPWMコンパレータを提供する。前記予増幅回路は、高周波三角波信号を受信する入力端と、オーディオ信号を受信する入力端とを具備し、且つ高周波三角波信号とオーディオ信号との波形の変形状況を前記フィードバック回路と判断回路とに出力する。前記フィードバック回路は、前記フィードバック回路と判断回路とに接続され、内部に設けられている電流源を具備する。前記フィードバック回路は、前記予増幅回路から受信した高周波三角波信号の波形状況と、PWMコンパレータのPWM信号のテータス状態とにより、前記電流源から前記判断回路の入力端に入力される電流を調節する。前記判断回路は、前記フィードバック回路に接続され、前記判断回路の入力端に入力される電流の変化により高周波三角波信号とオーディオ信号との波形の変形状況を検出するとともに、高周波三角波信号とオーディオ信号とを比較した結果を得る。上記の課題を解決するため、前記PWMコンパレータを含むD級増幅器も提供する。前記PWMコンパレータとD級増幅器は、以下の発明の効果を招来することができる。即ち、前記PWMコンパレータに2つの電流フィードバック回路が設けられているので、受信した高周波三角波信号の波形状態とオーディオ信号のテータス状態により、動的にヒステリシスを変換することができる。同じなレゾリューションになる場合、本発明のPWMコンパレータのアンチノイズが従来のヒステリシスPWMコンパレータよりよいので、入力する信号のデューティ比がほぼ100になっても安定に作動することができる。以下、本発明の実施例に係る技術的内容について詳しく説明する。本発明の実施例を詳しく説明することは、これにより本発明の技術的範囲を定めるものではなく、本発明をいろいろな分野に応用できるということを説明するためである。本発明の図面に示した部品において、必需になる部品を除く、他の部品は需要によりその数を加減することができる。本発明において、従来のヒステリシスPWMコンパレータに電流フィードバック回路を設けることができる。前記電流フィードバック回路により、高周波三角波信号VOSCの波形状態立ち上がりエッジ又は立ち下がりエッジとPWM信号VPのテータス状態高テータス又は低テータスとを検出することができる。且つ、高周波三角波信号VOSCの形状とPWM信号VPの形状との間の相違点により、ヒステリシスを確定ことができる。図5は、本発明の実施例に係るPWMコンパレータを示す図である。図5のPWMコンパレータは、予増幅回路10と、フィードバック回路20と、判断回路30と、出力バッファ回路40とを含む。前記予増幅回路10は、2つの入力端を具備する。1つの入力端は、高周波三角波信号VOSCを受信し、他の1つの入力端は、オーディオ信号Vsinを受信する。前記出力バッファ回路40は、前記高周波三角波信号VOSCとオーディオ信号Vsinのサイズに基づいて、応じるPWM信号VPを出力する。前記予増幅回路10は、第一入力NMOS電界効果トランジスターM1と、第二入力NMOS電界効果トランジスターM2と、第一画像PMOS電界効果トランジスターM31と、第二画像PMOS電界効果トランジスターM41とを含む。第一入力NMOS電界効果トランジスターM1のゲートは、入力されたオーディオ信号Vsinを受信する。第一入力NMOS電界効果トランジスターM1のドレインは、第一画像PMOS電界効果トランジスターM31のドレインに接続され、第一入力NMOS電界効果トランジスターM1のソースは、第二入力NMOS電界効果トランジスターM2のソースに接続されている。第二入力NMOS電界効果トランジスターM2のゲートは、入力された高周波三角波信号VOSCを受信する。第二入力NMOS電界効果トランジスターM2のドレインは、第二画像PMOS電界効果トランジスターM41のドレインに接続されている。第一入力NMOS電界効果トランジスターM1又は第二入力NMOS電界効果トランジスターM2のソースと、接地端GNDとの間には、電流ISSを出力する第一電流源11が形成されている。第一画像PMOS電界効果トランジスターM31のゲートとドレインとは、短絡され、第一画像PMOS電界効果トランジスターM31のソースは、電源VCCに接続されている。第二画像PMOS電界効果トランジスターM41のゲートとドレインとは、短絡され、第二画像PMOS電界効果トランジスターM41のソースは、電源VCCに接続されている。前記フィードバック回路20は、第二電流源21と、第三電流源22と、第一スイッチK1と、第二スイッチK2とを含む。第二電流源21と第三電流源22は、電流I1と電流I2をそれぞれ出力する。電流I1=電流I2=電流Iである。第一スイッチK1の一端は、第二電流源21に接続され、他端は、高周波三角波信号VOSCの波形により第一接続端a又は第二接続端bに接続される。第一接続端aは、第二画像PMOS電界効果トランジスターM41のゲートに接続され、第二接続端bは、第一画像PMOS電界効果トランジスターM31のゲートに接続されている。第二スイッチK2の一端は、第三電流源22に接続され、他端は、PWM信号VPのテータス状態により第三接続端c又は第四接続端dに接続される。第三接続端cは、第二画像PMOS電界効果トランジスターM41のゲートに接続され、第四接続端dは、第一画像PMOS電界効果トランジスターM31のゲートに接続されている。第一スイッチK1と第二スイッチK2は、以下のとおり作動する。即ち、高周波三角波信号VOSCが立ち上がりエッジになる場合、第一スイッチK1が第一接続端aに接続され、高周波三角波信号VOSCが立ち下がりエッジになる場合、第一スイッチK1が第二接続端bに接続される。且つ、PWM信号VPが低テータス状態になる場合、第二スイッチK2が第三接続端cに接続され、PWM信号VPが高テータス状態になる場合、第二スイッチK2が第四接続端dに接続される。前記判断回路30は、第三画像PMOS電界効果トランジスターM3と、第四画像PMOS電界効果トランジスターM4と、第一比較NMOS電界効果トランジスターM5と、第二比較NMOS電界効果トランジスターM6と、第三比較NMOS電界効果トランジスターM7と、第四比較NMOS電界効果トランジスターM8と、を含む。第三画像PMOS電界効果トランジスターM3のソースは、電源VCCに接続され、第三画像PMOS電界効果トランジスターM3のゲートは、第一画像PMOS電界効果トランジスターM31のゲートに接続され、第三画像PMOS電界効果トランジスターM3のドレインは、第一比較NMOS電界効果トランジスターM5のドレインに接続されている。第三画像PMOS電界効果トランジスターM3と第一画像PMOS電界効果トランジスターM31とにより、電流ミラーが構成される。第四画像PMOS電界効果トランジスターM4のソースは、電源VCCに接続され、第四画像PMOS電界効果トランジスターM4のゲートは、第二画像PMOS電界効果トランジスターM41のゲートに接続され、第四画像PMOS電界効果トランジスターM4のドレインは、第四比較NMOS電界効果トランジスターM8のドレインに接続されている。第四画像PMOS電界効果トランジスターM4のソースと第二画像PMOS電界効果トランジスターM41とにより、電流ミラーが構成される。第一比較NMOS電界効果トランジスターM5のゲートとドレインとは、短絡され、第一比較NMOS電界効果トランジスターM5のソースは、接地されている。第二比較NMOS電界効果トランジスターM6のゲートは、第三比較NMOS電界効果トランジスターM7のドレインに接続され、第二比較NMOS電界効果トランジスターM6のドレインは、第三比較NMOS電界効果トランジスターM7のゲートに接続されている。第二比較NMOS電界効果トランジスターM6のソースと、第三比較NMOS電界効果トランジスターM7のソースとは、両方とも接地されている。第三比較NMOS電界効果トランジスターM7のゲートは、第三画像PMOS電界効果トランジスターM3のドレインに接続され、第三比較NMOS電界効果トランジスターM7のドレインは、第四画像PMOS電界効果トランジスターM4のドレインに接続されている。第四比較NMOS電界効果トランジスターM8のゲートとドレインとは、短絡され、第四比較NMOS電界効果トランジスターM8のソースは、接地されている。前記出力バッファ回路40は、2つの入力端と、1つの出力端とを含む。2つの入力端は、第三比較NMOS電界効果トランジスターM7のゲートとドレインにそれぞれ接続され、1つの出力端は、PWM信号VPを出力する。図5に示すPWMコンパレータについて、以下の通り説明する。前記PWMコンパレータのヒステリシスHysteresisは、第一スイッチK1と第二スイッチK2の状態により変わる。即ち、前記PWMコンパレータは、動的コンパレータである。フィードバック回路は、第一スイッチK1と第二スイッチK2がどんな状態になっても、以下のような式7を満たす。ID3ID4=2IISS式7この場合、第二比較NMOS電界効果トランジスターM6と第三比較NMOS電界効果トランジスターM7との幅/長さの比率W/L6、7=βCであり、第一比較NMOS電界効果トランジスターM5と第四比較NMOS電界効果トランジスターM8との幅/長さの比率W/L5、8=βAである。且つ、高周波三角波信号VOSCとPWM信号VPとに基づいて、各々のスイッチが色々な状態になった時の前記PWMコンパレータのヒステリシスをそれぞれ検出する。1高周波三角波信号VOSCが立ち上がりエッジになるとともに、PWM信号VPの高テータス状態になる場合、スイッチK1が接続端aに接続され、スイッチK2が接続端bに接続され、且つ、以下の式8を満たす。この場合、PWM信号VPのテータス状態が高テータスから低テータスになるしかないので、変換下限VSPL0のみを考慮しても良い。検出した前記PWMコンパレータのヒステリシスに基づいて、且つ式1、式2、式7、式8によるβCをβBに変換する。変換下限VSPL0は、以下の式9を満たす。2高周波三角波信号VOSCが立ち上がりエッジになるとともに、PWM信号VPの低テータス状態になる場合、スイッチK1が接続端aに接続され、スイッチK2が接続端cに接続され、且つ、以下の式10を満たす。この場合、PWM信号VPのテータス状態が低テータスから高テータスになるしかないので、変換上限VSPL1のみを考慮しても良い。変換上限VSPL1は、以下の式11を満たす。3高周波三角波信号VOSCが立ち下がりエッジになるとともに、PWM信号VPの低テータス状態になる場合、スイッチK1が接続端bに接続され、スイッチK2が接続端cに接続され、且つ、以下の式12を満たす。この場合、PWM信号VPのテータス状態が低テータスから高テータスになるしかないので、変換上限VSPL0のみを考慮しても良い。変換上限VSPL0は、以下の式13を満たす。4高周波三角波信号VOSCが立ち下がりエッジになるとともに、PWM信号VPの高テータス状態になる場合、スイッチK1が接続端bに接続され、スイッチK2が接続端dに接続され、且つ、以下の式14を満たす。この場合、PWM信号VPのテータス状態が高テータスから低テータスになるしかないので、変換下限VSPL1のみを考慮しても良い。変換下限VSPL1は、以下の式15を満たす。図6は、図5のPWMコンパレータの状態トランスファー特性を示す曲線図である。図6の座標において、横座標は、Vsin-VOSCの値を示し、縦座標は、VPを示す。図5と図6に示すとおり、VH0=VSPH0-VSPL0、VH1=VSPH1-VSPL1である。前述した座標に示すよう通り、正確な変換は、前述したステップ1と3において生じるしかない。即ち、ステップ2と4において生じる変換は、間違い変換である。VH0はPWMコンパレータのレゾリューションに影響を与え、VH1によりアンチノイズの範囲が決まる。βC=βBになるとともに、V0=VHになるようにβCを変換して、図5と図3に示すPWMコンパレータのレゾリューションが互いに同様になるようにする。式9、式11、式13、式15により、以下の式16を得ることができる。前述したとおり、動的ヒステリシスPWMコンパレータにおいて、異なるヒステリシス値がPWMコンパレータのレゾリューション精度とアンチノイズの範囲に影響をそれぞれ与える。本実施例において、レゾリューションとアンチノイズと含む2つの特徴を分離した。式16に示す通り、レゾリューションが同じである場合、図5に示すPWMコンパレータが図3に示す従来のPWMコンパレータより大きいアンチノイズ値を有する。図7は、本発明の他の実施例に係るPWMコンパレータを示す図である。図7のPWMコンパレータは、予増幅回路100と、フィードバック回路200と、判断回路300と、出力バッファ回路400とを含む。前記予増幅回路100は、2つの入力端を具備する。1つの入力端は、高周波三角波信号VOSCを受信し、他の1つの入力端は、オーディオ信号Vsinを受信する。前記出力バッファ回路400は、前記高周波三角波信号VOSCとオーディオ信号Vsinのサイズに基づいて、応じるPWM信号VPを出力する。前記予増幅回路100は、第一入力NPNトランジスターQ1と、第二入力NPNトランジスターQ2と、第一画像PMOS電界効果トランジスターM5aと、第二画像PMOS電界効果トランジスターM6aと、第一画像NMOS電界効果トランジスターM1aと、第二画像NMOS電界効果トランジスターM2aと、を含む。第一入力NPNトランジスターQ1のベース電極は、入力されたオーディオ信号Vsinを受信する。第一入力NPNトランジスターQ1の集電極は、第一画像PMOS電界効果トランジスターM5aのドレインに接続され、第一入力NPNトランジスターQ1のエミッターは、第二入力NPNトランジスターQ2のエミッターに接続されている。第二入力NPNトランジスターQ2のベース電極は、高周波三角波信号VOSCを受信し、第二入力NPNトランジスターQ2の集電極は、第二画像PMOS電界効果トランジスターM6aのドレインに接続されている。第一画像NMOS電界効果トランジスターM1aと第二画像NMOS電界効果トランジスターM2aとにより、電流ミラーが構成される。第一画像NMOS電界効果トランジスターM1aのドレインは、電流源101の一端に接続され、第二画像NMOS電界効果トランジスターM2aのドレインは、第一入力NPNトランジスターQ1と第二入力NPNトランジスターQ2のエミッターにそれぞれ接続されている。第一画像NMOS電界効果トランジスターM1aのソースと第二画像NMOS電界効果トランジスターM2aのソースは、両方とも接地されている。前記電流源101の他端は、電源VCCに接続されている。前記電流源101は、基準電流Irを提供する。第一画像PMOS電界効果トランジスターM5aのゲートとドレインは、短絡され、第一画像PMOS電界効果トランジスターM5aのソースは、電源VCCに接続されている。第二画像PMOS電界効果トランジスターM6aのゲートとドレインは、短絡され、第二画像PMOS電界効果トランジスターM6aのソースは、電源VCCに接続されている。前記フィードバック回路200は、第一フィードバックNMOS電界効果トランジスターM17と、第二フィードバックNMOS電界効果トランジスターM18と、第三フィードバックNMOS電界効果トランジスターM19と、第四フィードバックNMOS電界効果トランジスターM20と、第三画像NMOS電界効果トランジスターM3aと、第四画像NMOS電界効果トランジスターM4aと、を含む。前記第一フィードバックNMOS電界効果トランジスターM17のゲートは、外部からの制御信号VCTLを受信する。前記第一フィードバックNMOS電界効果トランジスターM17のドレインは、第二画像PMOS電界効果トランジスターM6aのゲートに接続され、前記第一フィードバックNMOS電界効果トランジスターM17のソースは、第二フィードバックNMOS電界効果トランジスターM18のソースに接続されるとともに、第三画像NMOS電界効果トランジスターM3aのドレインに接続されている。第二フィードバックNMOS電界効果トランジスターM18のゲートは、基準電圧Vrを受信し、第二フィードバックNMOS電界効果トランジスターM18のドレインは、第一画像PMOS電界効果トランジスターM5aのゲートに接続されている。第三フィードバックNMOS電界効果トランジスターM19のゲートは、基準電圧Vrを受信する。第三フィードバックNMOS電界効果トランジスターM19のドレインは、第二画像PMOS電界効果トランジスターM6aのゲートに接続され、第三フィードバックNMOS電界効果トランジスターM19のソースは、第四フィードバックNMOS電界効果トランジスターM20のソースに接続されるとともに、第四画像NMOS電界効果トランジスターM4aのドレインに接続されている。第四フィードバックNMOS電界効果トランジスターM20のゲートは、出力バッファ回路400の出力端に接続されて、PWM信号VPを受信する。第四フィードバックNMOS電界効果トランジスターM20のドレインは、第一画像PMOS電界効果トランジスターM5aのゲートに接続されている。第三画像NMOS電界効果トランジスターM3aと第一画像NMOS電界効果トランジスターM1aとにより、電流ミラーが形成され、第四画像NMOS電界効果トランジスターM4aと第一画像NMOS電界効果トランジスターM1aとにより、電流ミラーが形成される。第三画像NMOS電界効果トランジスターM3aのソースと、第四画像NMOS電界効果トランジスターM4aのソースとは、両方とも接地されている。前記判断回路300は、第三画像PMOS電界効果トランジスターM7aと、第四画像PMOS電界効果トランジスターM8aと、第一比較NMOS電界効果トランジスターM9と、第二比較NMOS電界効果トランジスターM10と、第三比較NMOS電界効果トランジスターM11と、第四比較NMOS電界効果トランジスターM12と、第五画像NMOS電界効果トランジスターM13と、第六画像NMOS電界効果トランジスターM14と、第五画像PMOS電界効果トランジスターM15と、第六画像PMOS電界効果トランジスターM16と、を含む。前記第三画像PMOS電界効果トランジスターM7aのソースは、電源VCCに接続され、前記第三画像PMOS電界効果トランジスターM7aのゲートは、第一画像PMOS電界効果トランジスターM5aのゲートに接続されている。前記第三画像PMOS電界効果トランジスターM7aと第一画像PMOS電界効果トランジスターM5aとにより、電流ミラーが形成され、第三画像PMOS電界効果トランジスターM7aのドレインは、第一比較NMOS電界効果トランジスターM9のドレインに接続されている。第四画像PMOS電界効果トランジスターM8aのソースは、電源VCCに接続され、第四画像PMOS電界効果トランジスターM8aのゲートは、第二画像PMOS電界効果トランジスターM6aのゲートに接続されている。第四画像PMOS電界効果トランジスターM8aと第二画像PMOS電界効果トランジスターM6aとにより、電流ミラーが形成され、第四画像PMOS電界効果トランジスターM8aのドレインは、第二比較NMOS電界効果トランジスターM10のドレインに接続されている。第一比較NMOS電界効果トランジスターM9のゲートとドレインは、短絡され、第一比較NMOS電界効果トランジスターM9のソースは、接地されている。第三比較NMOS電界効果トランジスターM11のゲートは、第四比較NMOS電界効果トランジスターM12のドレインに接続され、第三比較NMOS電界効果トランジスターM11のドレインは、第四比較NMOS電界効果トランジスターM12のゲートに接続されている。第三比較NMOS電界効果トランジスターM11のソースと第四比較NMOS電界効果トランジスターM12のソースとは、両方とも接地されている。第四比較NMOS電界効果トランジスターM12のゲートは、第三画像PMOS電界効果トランジスターM7aのドレインに接続され、第四比較NMOS電界効果トランジスターM12のドレインは、第四画像PMOS電界効果トランジスターM8aのドレインに接続されている。第二比較NMOS電界効果トランジスターM10のゲートとドレインは、短絡され、第二比較NMOS電界効果トランジスターM10のソースは、接地されている。第五画像NMOS電界効果トランジスターM13と第一比較NMOS電界効果トランジスターM9とにより、電流ミラーが形成される。第五画像NMOS電界効果トランジスターM13のソースは、接地され、第五画像NMOS電界効果トランジスターM13のドレインは、第六画像PMOS電界効果トランジスターM16のドレインに接続されている。第六画像NMOS電界効果トランジスターM14と第二比較NMOS電界効果トランジスターM10とにより、電流ミラーが形成される。第六画像NMOS電界効果トランジスターM14のソースは、接地され、第六画像NMOS電界効果トランジスターM14のドレインは、第五画像PMOS電界効果トランジスターM15のドレインに接続されている。第五画像PMOS電界効果トランジスターM15と第六画像PMOS電界効果トランジスターM16とにより、電流ミラーが形成される。第五画像PMOS電界効果トランジスターM15のソースと、第六画像PMOS電界効果トランジスターM16のソースとは、両方とも電源VCCに接続されている。前記出力バッファ回路400は、順番に接続されている第一インバーター403と、シュミットトリガ401と、第二インバーター402とを含む。前記第一インバーター403の入力端は、第六画像PMOS電界効果トランジスターM16のドレインに接続されている。第二インバーター402は、PWM信号VPを出力する。図7に示すPWMコンパレータを以下の通り説明する。予増幅回路100に形成される2つのトランジスターQ1、Q2は、NPNトランジスターである。NPNトランジスターは、同パターンで同面積であるMOS部品より、オフセット電圧が小さく、ゲインが高い。予増幅回路100と判断回路300は、CMOSオペレーショナルトランスコンダクタンスアンプOperationalTransconductanceAmplifier、OTA構造を用いる。且つ、第六画像PMOS電界効果トランジスターM16のドレインと第五画像NMOS電界効果トランジスターM13のドレインと除くすべての接続点が小抵抗の接続点であるので、広帯域幅を実現することができる。前記出力バッファ回路400は、2つのインバーターとシュミットトリガとにより構成され、以下の効果を奏する。1判断回路が出力する信号を修正し、出力したパルス信号の形状を変換する時間を短くする。2駆動能力を増加する。3外部の負荷を隔離する。4シュミットトリガは、一定なアンチノイズの能力を有している。前記フィードバック回路200の第一フィードバックNMOS電界効果トランジスターM17~第四フィードバックNMOS電界効果トランジスターM20は、図5に示す第一スイッチK1と第二スイッチK2のような役割をし、外部制御信号VCTLと高周波三角波信号VOSCの波形が互いに対応する。高周波三角波信号VOSCが立ち上がりエッジになる場合、外部制御信号VCTLが高テータス状態になる。高周波三角波信号VOSCが立ち下がりエッジになる場合、外部制御信号VCTLが低テータス状態になる。図7に示すPWMコンパレータの機能をさらに検証するため、各部品のサイズを次の通り設ける。即ち、第一画像NMOS電界効果トランジスターM1aと、第三画像NMOS電界効果トランジスターM3aと、第四画像NMOS電界効果トランジスターM4aとの幅/長さの比率は、同様である。第二画像NMOS電界効果トランジスターM2aの幅/長さの比率は、第一画像NMOS電界効果トランジスターM1aの幅/長さの比率の四倍である。第一画像PMOS電界効果トランジスターM5aと、第二画像PMOS電界効果トランジスターM6aと、第三画像PMOS電界効果トランジスターM7aと、第四画像PMOS電界効果トランジスターM8aとの幅/長さの比率は、互いに同様であり、且つ第二画像NMOS電界効果トランジスターM2aの長さの比率より大きい。第一比較NMOS電界効果トランジスターM9と、第二比較NMOS電界効果トランジスターM10と、第五画像NMOS電界効果トランジスターM13と、第六画像NMOS電界効果トランジスターM14との幅/長さの比率は、互いに同様であり、且つ第一画像NMOS電界効果トランジスターM1aの幅/長さの比率より大きく、第二画像NMOS電界効果トランジスターM2aの幅/長さの比率より小さい。第三比較NMOS電界効果トランジスターM11と、第四比較NMOS電界効果トランジスターM12との幅/長さの比率は、互いに同様であり、且つ第一比較NMOS電界効果トランジスターM9の幅/長さの比率より大きく、第二画像NMOS電界効果トランジスターM2aの幅/長さの比率より小さい。第五画像PMOS電界効果トランジスターM15と、第六画像PMOS電界効果トランジスターM16との幅/長さの比率は、互いに同様であり、且つ第一画像PMOS電界効果トランジスターM5aの幅/長さの比率より大きい。第一フィードバックNMOS電界効果トランジスターM17と、第四フィードバックNMOS電界効果トランジスターM20との幅/長さの比率は、互いに同様であり、且つ第一画像NMOS電界効果トランジスターM1aの幅/長さの比率より小さい。且つ、適当な基準電流と基準電圧を設定する。前述した通り設定したサイズと基準電流/基準電圧とに基づいて、図7に示すPWMコンパレータがスペクトル状態下のシミュレーションを行う場合、VOSC端に振幅が1~4Vである三角波信号を入力し、Vsin端に模擬オーディオ信号を入力する。図8は、図7のPWMコンパレータの状態トランスファー特性を示すシミュレーション図である。図8に示す通り、前記PWMコンパレータがステップ1と3の状態になる場合、VSPH0が略2.51Vになり、VSPL0が略2.49Vになる。従って、VH0が略20mVになる。前記PWMコンパレータがステップ2と4の状態即ち、間違い変換になる場合、VSPH1が略2.54Vになり、VSPL1が略2.46Vになる。従って、VH1が略80mVになる。前述したとおり、レゾリューションが同じであるVH0=VHである場合、図7のPWMコンパレータのアンチノイズの範囲が、図3のPWMコンパレータよりアンチノイズの範囲より高い。即ち、図7のPWMコンパレータのアンチノイズの範囲が、従来のヒステリシスPWMコンパレータのアンチノイズの範囲より略60mVより高いので、コンパレータのアンチノイズを大幅に向上させることができる。図9は、図7のPWMコンパレータの交流ゲインのシミュレーション波形を示す図である。図9に示す通り、図7のPWMコンパレータのゲインが79dBまで高まる。3dBの帯域幅が1MHzより大きく、単位ゲインの帯域幅が10MHzより大きいので、高速度、高精度の設計要求を満たすことができる。図10は、図7のPWMコンパレータの瞬間シミュレーション波形を示す図である。図10に示す通り、Vsin端にコモンモードボルテージが2.5Vで、振幅が0.5Vで、周波数が10kHzである正弦波信号を入力する場合、VOSC端では、周波数が250kHzで、振幅が2~3Vである三角波信号を出力する。PWMコンパレータを調節する時、デューティ比がほぼ100になっても図7のPWMコンパレータが安定に作動することができる。本発明において、前記PWMコンパレータを含むD級増幅器をさらに提供する。前記D級増幅器のPWMコンパレータの前半又は後半回路には、従来のD級増幅器の対応する回路を用いることができる。ここでは、これについて再び詳しく説明しない。前述したとおり、本発明のPWMコンパレータに2つの電流フィードバック回路が設けられているので、動的にヒステリシスを変換することができる。即ち、同じなレゾリューションになる場合、本発明のPWMコンパレータのアンチノイズが従来のヒステリシスPWMコンパレータよりずいぶんよいので、入力する信号のデューティ比がほぼ100になっても安定に作動することができる。前述した実施例により本発明の具体的な構造の特徴と/又は方法のロジック原理などを具体的に説明してきたが、実施例はこの発明の例示にしか過ぎないものであるため、この発明は実施例の構成にのみ限定されるものではなく、本発明の要旨を逸脱しない範囲の設計の変更等があってもこの発明に含まれることは勿論である。