一つのパルスが第1ビット数で定められるデューティー比のPWM波形を出力するPWM波形出力手段と、前記第1ビット数よりも大きい第2ビット数で定められたデューティー比を示す制御信号が入力される入力手段と、前記入力手段に入力された前記制御信号に基づいて、前記第2ビット数に応じて連続した複数の前記パルスから構成される組を1周期とするように、前記PWM波形出力手段から出力させる前記PWM波形を設定する設定手段と、を備えたパルス発生装置。前記組を構成する複数の前記パルスの数は、前記第2ビット数と前記第1ビット数の差をnとした場合に、2n個とされる請求項1記載のパルス発生装置。前記設定手段は、前記第2ビットで示される前記制御信号のうち、前記第1ビット数に相当する上位ビットを前記第1ビット数で定められる一つの前記パルスで表わし、残りのビットを2n-1個nは前記第2ビット数と前記第1ビット数の差の前記パルスで表わすように設定する請求項2記載のパルス発生装置。前記設定手段は、前記残りのビットを、上位から桁が一つ増加する毎に、前の桁の2倍の数の前記パルスで表わすように設定する請求項3記載のパルス発生装置。一つのパルスが第1ビット数で定められるデューティー比のPWM波形を出力するパルス発生方法であって、前記第1ビット数よりも大きい第2ビット数で定められたデューティー比を示す制御信号が入力される第1工程と、前記制御信号に基づいて、前記第2ビット数に応じて連続した複数の前記パルスから構成される組を1周期とするように設定する第2工程と、前記第2工程によって設定された前記組を1周期としてPWM波形を出力する第3工程と、を含むパルス発生方法。しかしながら、パルス幅変調で出力されるパルスのデューティー比の精度は、出力されるパルスのデューティー比を定めるビット数に依存する。すなわち、パルス発生回路から出力させるパルスのデューティー比を制御する制御信号のビット数が、パルス発生回路が出力するパルスのビット数よりも大きい場合には、パルス発生回路が出力するパルスは、制御信号により示されるデューティー比の精度を有しないこととなる。本発明は、このような事情に鑑みてなされたものであって、出力するパルスのデューティー比を定めるビット数よりも、高い精度のデューティー比を示すPWM波形を出力することができる、パルス発生装置及びパルス発生方法を提供することを目的とする。上記課題を解決するために、本発明のパルス発生装置及びパルス発生方法は以下の手段を採用する。すなわち、本発明の第一態様に係るパルス発生装置は、一つのパルスが第1ビット数で定められるデューティー比のPWM波形を出力するPWM波形出力手段と、前記第1ビット数よりも大きい第2ビット数で定められたデューティー比を示す制御信号が入力される入力手段と、前記入力手段に入力された前記制御信号に基づいて、前記第2ビット数に応じて連続した複数の前記パルスから構成される組を1周期とするように、前記PWM波形出力手段から出力させる前記PWM波形を設定する設定手段と、を備える。上記構成によれば、PWM波形出力手段によって、一つのパルスが第1ビット数で定められるデューティー比のPWM波形が出力される。ところが、入力手段によって入力されるデューティー比を示す制御信号は、第1ビット数よりも大きい第2ビット数で定められている。すなわち、PWM波形出力手段から出力される一つのパルスは、上記第2ビット数で定められるデューティー比の精度を有しない。そこで、設定手段によって、入力手段に入力された制御信号に基づいて、第2ビット数に応じて連続した複数のパルスから構成される組を1周期とするように、PWM波形出力手段から出力させるPWM波形が設定される。すなわち、第1ビット数で定められるパルス一つでは、第2ビット数で定められたデューティー比の精度を得ることはできないため、連続した複数のパルスを組み合わせ、これを1周期とすることによって、第2ビット数で定められたデューティー比の精度を得る。例えば、第1ビット数を6ビットとし、一つのパルスを1周期とした場合のデューティー比の解像度精度は、1周期当たり63であり、約1.6刻みでデューティー比は設定可能とされる。一方、第2ビット数を7ビットとすると、6ビットのパルス2つから構成される組を1周期としたPWM波形を出力する。これにより、仮想的に7ビット6ビット×2で定められるデューティー比のPWM波形が出力されることとなる。この場合のデューティー比の解像度は、1周期当たり126であり、約0.8刻みでデューティー比は設定可能となる。従って、本構成によれば、出力するパルスのデューティー比を定めるビット数よりも、高い精度のデューティー比を示すPWM波形を出力することができる。上記第一態様では、前記組を構成する複数の前記パルスの数を、前記第2ビット数と前記第1ビット数の差をnとした場合に、2n個とすることが好ましい。上記構成によれば、第2ビット数と第1ビット数の差を算出するだけで、組を構成する第1ビット数のパルスの数を簡易に求めることができる。上記第一態様では、前記設定手段が、前記第2ビットで示される前記制御信号のうち、前記第1ビット数に相当する上位ビットを前記第1ビット数で定められる一つの前記パルスで表わし、残りのビットを2n-1個nは前記第2ビット数と前記第1ビット数の差の前記パルスで表わすように設定することが好ましい。上記構成によれば、例えば、第1ビット数が6ビットであり、第2ビット数が7ビットである場合、6ビットのパルス2つから構成される組を1周期としたPWM波形が出力されるので、7ビットで示される制御信号のうち、上位6ビットの制御信号が一方のパルスで表わされ、残りが他方のパルスで表わされることとなる。また。例えば、第1ビット数が6ビットであり、第2ビット数が8ビットである場合、6ビットのパルス4つから構成される組を1周期としたPWM波形が出力されるので、8ビットで示される制御信号のうち、上位6ビットの制御信号が一つのパルスで表わされ、残りが3つのパルスで表わされることとなる。従って、本構成は、組を構成する複数のパルスを簡易に生成することができる。上記第一態様では、前記設定手段が、前記残りのビットを、上位から桁が一つ増加する毎に、前の桁の2倍の数の前記パルスで表わすように設定することが好ましい。上記構成によれば、例えば、第1ビット数が6ビットであり、第2ビット数が9ビットである場合、制御信号の上位1ビットから6ビットが一つのパルスで表わされ、制御信号の7ビット目が一つのパルスで表わされ、制御信号の8ビット目が7ビット目の2倍の数のパルスである2つのパルスで表わされ、制御信号の9ビット目が8ビット目の2倍の数のパルスである4つのパルスで表わされることとなる。従って、本構成は、制御信号を構成する各ビットを表わすパルスを簡易に生成することができる。一方、本発明の第二態様に係るパルス発生方法は、一つのパルスが第1ビット数で定められるデューティー比のPWM波形を出力するパルス発生方法であって、前記第1ビット数よりも大きい第2ビット数で定められたデューティー比を示す制御信号が入力される第1工程と、前記制御信号に基づいて、前記第2ビット数に応じて連続した複数の前記パルスから構成される組を1周期とするように設定する第2工程と、前記第2工程によって設定された前記組を1周期としてPWM波形を出力する第3工程と、を含む。本発明によれば、出力するパルスのデューティー比を定めるビット数よりも、高い精度のデューティー比を示すPWM波形を出力することができる、という優れた効果を有する。以下に、本発明に係るパルス発生装置及びパルス幅変調方法の一実施形態について、図面を参照して説明する。図1は、本実施形態に係る駆動回路10の構成を示すブロック図である。駆動回路10は、パルス発生回路12、絶縁トランス14、整流回路16、被駆動体18を備える。なお、絶縁トランス14の1次側を流れる電流は、不図示の電流測定装置で測定するものとする。本実施形態に係る駆動回路10は、絶縁トランス14の1次側に電力をパルス電圧として出力するパルス発生回路12を備え、2次側に計測、駆動、及び制御のいずれかを行う被駆動体18が整流回路16を介して接続されている。そして、駆動回路10は、2次側に接続された被駆動体18によって電力が消費されることで生じる1次側の電流の変化を測定して、計測手段による計測、及び、駆動、制御などの手段による駆動または制御、並びに対象回路における断線や短絡などの有無や信号状態の診断、すなわち健全性診断を行う。図2は、本実施形態に係るパルス発生回路12の機能を示す機能ブロック図である。パルス発生回路12は、一つのパルスが第1ビット数で定められるデューティー比のPWMPulseWidthModulation波形を出力するPWM波形出力部20、第1ビット数よりも大きい第2ビット数で定められたデューティー比を示す制御信号が入力される入力コネクタ22を備える。なお、本実施形態に係るパルス発生回路12は、一例として図3に示されるように、10ns100MHzの微小パルスが0から63個の何れかで並ぶ波形を繰り返すことで6ビット、つまり解像度精度が63のPWMパルスを630ns100/63=1.58MHz周期で出力する。すなわち、パルス発生回路12は、第1ビット数が6ビットであり、約1.6刻みでPWMパルスのデューティー比を設定可能とする。一方、パルス発生回路12に入力される制御信号の第2ビット数は、一例として20ビットとされる。このため、6ビットのPWMパルスそのものだけでは、20ビットの制御信号の解像度1032192を実現できない。そこで、パルス発生回路12は、入力コネクタ22に入力された制御信号に基づいて、第2ビット数に応じて連続した複数のPWMパルスから構成される組を1周期とするように、PWM波形出力部20から出力させるPWM波形を設定する設定部24を備える。すなわち、6ビットのPWMパルス一つでは、20ビットの制御信号で定められたデューティー比の精度を得ることはできないため、連続した複数の6ビットのPWMパルスを組み合わせることによって、20ビットで定められたデューティー比の精度を得る。次に、6ビットのPWMパルスを複数用いて、仮想的に7ビット以上のPWMパルスを出力する場合の具体的に説明する。以下の説明において、6ビットのPWMパルスをリニアPWMパルスといい、7ビット以上のPWMパルスを単にPWMパルスという。図4は、設定部24による6ビットのリニアPWMパルスを用いて、仮想的に7ビットのPWMパルスを出力する場合における設定の一例を示した図である。なお、7ビットのPWMパルスでは、約0.8刻みでデューティー比が設定可能となる。解像度63の6ビットのリニアPWMパルスを用いて解像度126の7ビットのPWMパルスを出力する場合は、6ビットのリニアPWMパルスが2周期組み合わされることで実現される。そして、このように設定された7ビットのPWMパルスが連続して出力されることで、PWM波形となる。図4の例では、デューティー比50.832/63≒50.8のリニアPWMパルスAとデューティー比49.231/63≒49.2のリニアPWMパルスA’が一組とされ、繰り返し出力されることで、5063/126=50のデューティー比である7ビット6ビット×2=7ビットのPWMパルスBによるPWM波形が仮想的に実現されることとなる。なお、7ビットのPWMパルスBは、6ビットのリニアPWMパルスが2つ組み合わされて実現されているため、周期が1.26μs790kHzとなる。図5は、設定部24による6ビットのリニアPWMパルスを用いて仮想的に8ビットのPWMパルスを出力する場合における設定の一例を示した図である。なお、8ビットのPWMパルスでは、約0.4刻みでデューティー比が設定可能となる。6ビットのリニアPWMパルスを用いて解像度252の8ビットのPWMパルスを出力する場合は、7ビットのPWMパルスを2周期、すなわち6ビットのリニアPWMパルスが4周期組み合わされることで実現される。図5の例では、デューティー比50.832/63≒50.8のリニアPWMパルスAを2周期一組として7ビットのPWMパルスBとし、デューティー比50.832/63≒50.8のリニアPWMパルスAとデューティー比49.231/63≒49.2のリニアPWMパルスA’を一組として7ビットのPWMパルスB’とする。そして、7ビットのPWMパルスBとPWMパルスB’が一組とされ、繰り返し出力されることで、50.4127/252=50.4のデューティー比である8ビットのPWMパルスCによるPWM波形が仮想的に実現されることとなる。なお、8ビットのPWMパルスCは、リニアPWMパルスが4つ組み合わされて実現されているため、周期が2.52μs395kHzとなる。以下、同様に、設定部24は、組み合わせるリニアPWMパルスの数を増加させることによって、仮想的に20ビットのPWMパルスを設定する。なお、20ビットのPWMパルスは、19ビットのPWMパルスを2周期、すなわちリニアPWMパルスを16384個組み合わせることによって実現される。これにより、6ビットのリニアPWMパルスでは実現ができなかった、解像度1032192のPWMパルスによるPWM波形が実現されることとなる。なお、20ビットのPWMパルスは、周期が10.3ms96.5Hzとなる。このように、パルス発生回路12は、設定部24の設定によって、リニアPWMパルスのデューティー比を時間的に変化させることによって、リニアPWMパルスのデューティー比を定めるビット数よりも、高い精度のデューティー比を示すPWM波形を出力する。換言すると、パルス発生回路12はPWMとPDMPulseDensityModulation:パルス密度変調とを組み合わせてパルスを発生させる。また、組を構成する複数のリニアPWMパルスの数は、第1ビット数が6ビットであり第2ビット数が7ビットの場合では2つ、第1ビット数が6ビットであり第2ビット数が8ビットの場合では4つ、第1ビット数が6ビットであり第2ビット数が9ビットの場合では8つ、第1ビット数が6ビットであり第2ビット数が20ビットの場合では16384個というように、第2ビット数と第1ビット数の差以下、ビット差という。をnとした場合に、2n個となる。そこで、設定部24は、第2ビット数と第1ビット数の差を算出することによって、簡易に第2ビット数となるPWMパルスを構成するリニアPWMパルスの数を求めることができる。次に、第2ビット数のPWMパルスを構成するリニアPWMパルス各々のデューティー比の決定方法について説明する。上述したように、第2ビット数のPWMパルスは、複数のリニアPWMパルスから構成される組を1周期として実現される。すなわち、複数のリニアPWMパルスで構成される第2ビット数のPWMパルスのデューティー比が、制御信号により示されるデューティー比に合致していれば、組を構成するリニアPWMパルス各々のデューティー比は何れでも構わない。しかしながら、パルス発生回路12に設定部24の機能を実装プログラミングするためには、組を構成するリニアPWMパルス各々のデューティー比の決定に規則性を持たせる方が好ましい。そこで、本実施形態に係る設定部24は、第2ビットで示される制御信号のうち、第1ビット数に相当する上位ビットを一つのリニアPWMパルスで表わし、残りのビットを2n-1個のリニアPWMパルスで表わすように設定する。nは、ビット差である。また、第1ビット数に相当する上位ビットとは、第1ビット数と同数の上位ビットのことであり、第1ビット数が6ビットの場合は、上位ビットとは上位6ビットのことをいう。図6は、設定部24による設定の具体例であり、第1ビット数が6ビットで第2ビット数が7ビットであり、制御信号が0101011=43の場合において出力されるPWM波形である。この場合、ビット差nは7-6=1となる。そして、図6に示されるように、7ビットの制御信号のうち、第1ビット数である6ビットに相当する上位6ビット010101=21が一つのリニアPWMパルスで表わされ、残りとなる下位1ビットである7ビット目010101000001=211=22が一つ21-1=1のリニアPWMパルスで表わされる。図7は、制御信号が8ビットの01010101=85の場合におけるPWM波形である。この場合、ビット差nは8-6=2となる。そして、図8に示されるように、制御信号のうち、第1ビット数である6ビットに相当する上位ビット010101=21がリニアPWMパルスで表わされ、残りとなる下位2ビットが3つ22-1=3のリニアPWMパルスで表わされる。そして、図7の例では、制御信号の7ビット目が一つのリニアPWMパルスで表わされ、8ビット目が二つのリニアPWMパルスで表わされる。具体的には、7ビット目のリニアPWMパルスが010101000000=210=21を表わし、8ビット目の2つのリニアPWMパルスが各々010101000001=212=22と010101000000=210=21を表わす。図8は、制御信号が8ビットの01010110=86の場合におけるPWM波形である。図8に示されるように、制御信号のうち、第1ビット数である6ビットに相当する上位ビット010101=21が一つのリニアPWMパルスで表わされ、図7の例と同様に残りとなる7ビット目が一つのリニアPWMパルスで表わされ、8ビット目が二つのリニアPWMパルスで表わされる。図8の例では、7ビット目のリニアPWMパルスが010101000001=211=22を表わし、8ビット目のリニアPWMパルスが各々010101000000=210=21と010101000001=211=22を表わす。さらに、制御信号が例えば10ビットの場合は、制御信号のうち、第1ビット数である6ビットに相当する上位6ビットが一つのリニアPWMパルスで表わされ、残りとなる下位4ビットが15個24-1=15のリニアPWMパルスで表わされる。具体的には、7ビット目が1つのリニアPWMパルスで表わされ、8ビット目が2つのリニアPWMパルスで表わされ、9ビット目が4つのリニアPWMパルスで表わされ、10ビット目が8つのリニアPWMパルスで表わされる。すなわち、制御信号のうち第1ビット数に相当する上位ビットを除いた残りのビットは、上位から桁が一つ増加する毎に、前の桁の2倍のリニアPWMパルスで表わされる。このことを利用して、設定部24は、制御信号のうち第1ビット数に相当する上位ビットを除いた残りのビットを、上位から桁が一つ増加する毎に、前の桁の2倍のリニアPWMパルスで表わすように設定する。さらに、上述しているように、6ビットのリニアPWMパルスの1周期を1単位として考えると、7ビットのPWMパルスはリニアPWMパルス2周期で表わされ、8ビットのPWMパルスはリニアPWMパルス4周期で表わされ、9ビットのPWMパルスはリニアPWMパルス8周期で表わされ、以下同様にビットの桁が一つ上がる毎に、リニアPWMパルスの周期が2倍ずつ増加する。表現を変えると、パルス発生回路12から出力されるPWM波形において、制御信号の7ビット目を表わすビットは2周期に1回足され、制御信号の8ビット目を表わすビットは4周期に1回足され、制御信号の9ビット目を表わすビットは8周期に1回足され、以下同様に制御信号の各ビット目を表わすビットは、2nnはビット差周期に1回足されるという、桁上がりと同じ再帰関係となる規則性が見出される。この規則性を、図9を参照して説明する。図9において、リニアは制御信号の最上位の1ビット目から6ビット目の値を表わし、TYPE_Aは制御信号の7ビット目の値を表わし、TYPE_Bは制御信号の8ビット目の値を表わし、TYPE_Cは制御信号の9ビット目の値を表わし、TYPE_Dは制御信号の10ビット目の値を表わし、TYPE_Eは制御信号の11ビット目の値を表わす。なお、以下同様に続き、制御信号が20ビットで示されている場合は、TYPE_Nが制御信号の20ビット目の値を表わすこととなる。具体的には、設定部24は、制御信号が6ビットの場合では一つのリニアPWMパルスを設定し、制御信号が7ビットの場合ではリニアPWMパルスと制御信号の7ビット目であるTYPE_Aを表わすリニアPWMパルスとを設定し、制御信号が8ビットの場合ではリニアPWMパルスと制御信号の7ビット目であるTYPE_Aを表わすリニアPWMパルスに加え、制御信号の8ビット目であるTYPE_Bを表わすリニアPWMパルスと制御信号の7ビット目であるTYPE_Aを表わすリニアPWMパルスが連続した組として出力されるように設定する。また、設定部24は、制御信号が9ビットの場合では、リニアPWMパルス、制御信号の7ビット目であるTYPE_Aを表わすリニアPWMパルス、制御信号の8ビット目であるTYPE_Bを表わすリニアPWMパルス及び制御信号の7ビット目であるTYPE_Aを表わすリニアPWMパルスに加え、制御信号の9ビット目であるTYPE_Cを表わすリニアPWMパルス、制御信号の7ビット目であるTYPE_Aを表わすリニアPWMパルス、制御信号の8ビット目であるTYPE_Bを表わすリニアPWMパルス、及び制御信号の7ビット目であるTYPE_Aを表わすリニアPWMパルスが連続した組として出力されるように設定する。以下、同様に、設定部24は、制御信号が10ビットの場合では、制御信号の10ビット目を示すTYPE_Dを表わすリニアPWMパルスを含む8つのリニアPWMパルスがさらに加えられ、制御信号が11ビットの場合では、制御信号の11ビット目を示すTYPE_Eを表わすリニアPWMパルスを含む16個のリニアPWMパルスがさらに加えられる。ここで、図9に示される例のPWM波形を出力させるためのコンピュータプログラムの一例を説明する。リニアPWMパルスの周期のカウントをblkcntと表わし、出力したい20ビットの値をPWMDATA190と表わすと各TYPEは下記表1のような関係となる。なお、PWM値とは、リニアPWMパルスに含まれるデューティー比を示すこととなる微小パルスの数であり、PWM値を示す式における右辺の第1項は制御信号の上位6ビットまでの値を示している。一方、右辺の第2項は制御信号の上位7ビット目以降内の値から20を引いたビット目を示している。さらに、第1ビット数をMとすると共に第2ビット数をNとして、表1に示される式を一般化した式が下記1式である。下記1式において、1rは1をrビット0≦r≦N-M1だけ左シフトした状態を示す。また、LINEARDATAはMビットのPWMパルスの値を示し、TARGETDATAはNビットの制御信号の設定値を示す。すなわち、LINEARDATAは表1に示される式のPWM値に対応し、TARGETDATAN1NMは右辺の第1項に対応し、TARGETDATANM1rは右辺の第2項に対応する。ifLINEARDATATARGETDATAN1NMTARGETDATANM1r1パルス発生回路12は、上記表1又は1式に示される関係式を用いたプログラムを設定部24として実装されることにより、組を構成する複数のリニアPWMパルスを簡易に設定することができることとなる。以上説明したように、本実施形態に係るパルス発生回路12は、第1ビット数よりも大きい第2ビット数で定められたデューティー比を示す制御信号が入力され、制御信号に基づいて、第2ビット数に応じて連続した複数のリニアPWMパルスから構成される組を1周期とするように設定し、設定した組を1周期としてPWM波形を出力する。従って、パルス発生回路12は、出力するリニアPWMパルスのデューティー比を定めるビット数よりも、高い精度のデューティー比を示すPWM波形を出力することができる。また、従来の技術では、デューティー比の精度を上げるために、パルス発生回路が出力するパルスを定めるビット数本実施形態でいう第1ビット数を単純に大きくすることが考えられる。この場合、1ビットに相当する時間が一定であると、出力されるパルスの周期が長くなる。すなわち、低い精度で十分な場合であっても、パルス発生回路からは周期の長いパルスが出力される。しかしながら、本実施形態に係るパルス発生回路12では、デューティー比の精度が低い精度で十分な場合、制御信号を示す第2ビット数を小さくすることで、パルス発生回路12からは、該低い精度に応じた少ない数のリニアPWMパルスの組を1周期としたPWM波形が出力されることとなる。そのため、本実施形態に係るパルス発生回路12は、低い精度のデューティー比のPWM波形を短い周期短い時間で出力することができる。また、本実施形態に係る設定部24は、組を構成する複数のリニアPWMパルスの数を、第2ビット数と第1ビット数の差をnとした場合に、2n個に設定する。従って、パルス発生回路12は、組を構成する第1ビット数のリニアPWMパルスの数を簡易に求めることができる。また、本実施形態に係る設定部24は、第2ビットで示される制御信号のうち、第1ビット数に相当する上位ビットを第1ビット数で定められる一つのリニアPWMパルスで表わし、残りのビットを2n-1個のリニアPWMパルスで表わすように設定する。従って、パルス発生回路12は、組を構成する複数のPWMパルスを簡易に生成することができる。さらに、本実施形態に係る設定部24は、制御信号のうち第1ビット数に相当する上位ビットを除いた残りのビットを、上位から桁が一つ増加する毎に前の桁の2倍の数のリニアPWMパルスで表わすように設定する。従って、パルス発生回路12は、制御信号を構成する各ビットを表わすPWMパルスを簡易に生成することができる。以上、本発明を、上記実施形態を用いて説明したが、本発明の技術的範囲は上記実施形態に記載の範囲には限定されない。発明の要旨を逸脱しない範囲で上記実施形態に多様な変更または改良を加えることができ、該変更または改良を加えた形態も本発明の技術的範囲に含まれる。例えば、上記実施形態では、パルス発生回路12を図1に示す駆動回路10に用いられる形態について説明したが、本発明は、これに限定されるものではなく、PWM波形を必要とする様々な回路に用いられる形態としてもよい。また、上記実施形態で説明したパルス発生回路12に実装されるプログラムに用いる表1又は1式に示される関係式も一例であり、プログラムとして他の関係式を用いてもよい。