"正の極性を持つ信号と負の極性を持つ信号とからなる一対の差動信号を送受信する集積回路と、前記正の極性を持つ信号を伝送する第1の信号端子と、前記負の極性を持つ信号を伝送する第2の信号端子と、前記第1の信号端子と前記第2の信号端子との間に配置された第3の端子とを備え、前記第1及び第2の端子は前記集積回路に電気的に接続され、前記第3の端子は前記集積回路に電気的に接続されていない、ICパッケージ。前記第3の端子は基準電位に接続される端子である、請求項1記載のICパッケージ。前記第3の端子を複数個設けた、請求項1または2記載のICパッケージ。前記第1及び第2の信号端子並びに前記第3の端子は、ICパッケージ外部に表出した部分とICパッケージ内部に延在した部分を有しており、前記第3の端子のICパッケージ内部に延在した部分は、前記第1の信号端子のICパッケージ内部に延在した部分と、前記第2の信号端子のICパッケージ内部に延在した部分のそれぞれから等距離の位置に配置される、請求項1または2記載のICパッケージ。基準電位に接続される第1及び第2の接地端子をさらに備え、前記第1の接地端子と前記第2の接地端子との間に、前記第1及び第2及び第3の端子が配置された、請求項1ないし4のいずれかに記載のICパッケージ。正の極性を持つ信号と負の極性を持つ信号とからなる一対の差動信号を伝送する伝送線路であって、前記正の極性を持つ信号を伝送する第1の信号端子と、前記負の極性を持つ信号を伝送する第2の信号端子と、前記第1の信号端子と前記第2の信号端子との間に配置され、いずれの電位にも接続されていない第3の端子とを備えた、差動信号伝送線路。基準電位に接続される第1及び第2の接地端子をさらに備え、前記第1の接地端子と前記第2の接地端子との間に、前記第1及び第2及び第3の端子が配置された、請求項6記載の差動信号伝送線路。前記第3の端子は、当該差動信号伝送線路の所定の性能試験時においてテスト端子として使用される、請求項6または7記載の差動信号伝送線路。請求項6ないし8のいずれかに記載の差動信号伝送線路を備えたICパッケージ。請求項6ないし8のいずれかに記載の差動信号伝送線路を備えたコネクタ。請求項8に記載の差動信号伝送線路の試験方法であって、前記第3の端子にテスト用のノイズ信号を印加し、前記第3の端子へのノイズ信号の印加時において、受信性能を評価することにより、測定した信号に基づきコモンモードノイズ耐性を評価する、差動信号伝送線路の試験方法。請求項8に記載の差動信号伝送線路の試験方法であって、前記第3の端子にESDを印加し、前記第3の端子へのESDの印加時において、受信性能を評価することにより、測定した信号に基づきESD耐性を評価する、差動信号伝送線路の試験方法。請求項8に記載の差動信号伝送線路の試験方法であって、前記第3の端子を、抵抗を介して接地電位に接続し、前記第1及び第2の信号端子それぞれにテスト用の差動信号を印加し、前記第3の端子に接続された抵抗に発生する電圧を測定し、測定した電圧に基づき差動信号のスキューを評価する、差動信号伝送線路の試験方法。請求項1ないし5のいずれかに記載のICパッケージの試験方法であって、前記第3の端子にテスト用のノイズ信号を印加し、前記第3の端子へのノイズ信号の印加時において、受信性能を評価することにより、測定した信号に基づきコモンモードノイズ耐性を評価する、ICパッケージの試験方法。請求項1ないし5のいずれかに記載のICパッケージの試験方法であって、前記第3の端子にESDを印加し、前記第3の端子へのESDの印加時において、受信性能を評価することにより、測定した信号に基づきESD耐性を評価する、ICパッケージの試験方法。請求項1ないし5のいずれかに記載のICパッケージの試験方法であって、前記第3の端子を、抵抗を介して接地電位に接続し、前記第1及び第2の信号端子それぞれにテスト用の差動信号を印加し、前記第3の端子に接続された抵抗に発生する電圧を測定し、測定した電圧に基づき差動信号のスキューを評価する、ICパッケージの試験方法。しかしながら、これらの文献では、LSI単体のノイズ耐性を試験する方法は明示されていない。さらに、実際の装置においては要素間の特性インピーダンスの整合をとることは困難であり、一般には図11bに示すように要素間の接続部分において特性インピーダンスの変動が生じる。例えば、図11bでは、ICパッケージリードフレームとボンディングワイヤとLSIの接続部分付近において特性インピーダンスが大きく低下している。このようなICパッケージとLSIの接続部分付近における特性インピーダンスの低下は、リターンロス特性の悪化を招き、結果としてリターンロス規制を順守できないという問題を生じる。本発明は、上記課題を解決すべくなされたものであり、その目的とするところは、伝送線路の特性インピーダンスを改善し良好なリターンロス特性を実現する差動信号伝送線路及びそれを含むICパッケージを提供することにある。さらには、ICパッケージやコネクタを用いてLSI単体のノイズ耐性を評価する伝送線路構造とその試験方法を提供することにある。本発明に係るICパッケージは、正の極性を持つ信号と負の極性を持つ信号とからなる一対の差動信号を送受信する集積回路と、正の極性を持つ信号を伝送する第1の信号端子と、負の極性を持つ信号を伝送する第2の信号端子と、第1の信号端子と第2の信号端子との間に配置された第3の端子とを備える。第1及び第2の端子は集積回路に電気的に接続され、第3の端子は集積回路に電気的に接続されていない。本発明に係る差動信号伝送線路は、第1の差動信号と第2の差動信号からなる一対の差動信号を伝送する装置であって、第1の差動信号を伝送する第1の信号端子と、第2の差動信号を伝送する第2の信号端子と、第1の信号端子と第2の信号端子との間に配置され、いずれの電位にも接続されていない第3の端子とを備える。本発明に係る第1の試験方法は、上記のICパッケージまたは差動信号伝送線路の試験方法であって、非接続端子にテスト用のノイズ信号を印加し、第3の端子へのノイズ信号の印加時において、受信性能の評価を行なうことによりコモンモードノイズ耐性を評価する。本発明に係る第2の試験方法は、上記のICパッケージまたは差動信号伝送線路の試験方法であって、第3の端子にESDを印加し、第3の端子へのESDの印加時において、受信性能の評価を行なうことによりESD耐性を評価する。本発明に係る第3の試験方法は、上記のICパッケージまたは差動信号伝送線路の試験方法であって、第3の端子を、抵抗を介して接地電位に接続し、第1及び第2の信号端子それぞれにテスト用の差動信号を印加し、第3の端子に接続された抵抗に発生する電圧を測定し、測定した電圧に基づき差動信号のスキューを評価する。本発明のICパッケージまたは差動信号伝送線路によれば、第3の端子を差動信号端子間に設けたことで、差動信号端子間の間隔を広くでき、信号端子間の結合容量および相互インダクタンスを低下でき、差動信号伝送線路の特性インピーダンスを上昇させることができる。その結果、差動信号伝送線路のリターンロス特性を向上できる。また、本発明のICパッケージまたは差動信号伝送線路によれば、第3の端子を、ICパッケージまたは差動信号伝送線路の性能を評価する際のテスト端子として用いることができ、種々の試験が可能となる。以下、添付の図面を参照して本発明の実施の形態を説明する。実施の形態11.ICパッケージの構成図1aは、本発明に係る差動信号伝送線路または差動信号伝送装置の一実施形態であるICパッケージの構成を示した図である。本実施形態のICパッケージ50は内部にLSIチップ10を備える。LSIチップ10は複数の端子図示せずを備え、各端子は、ボンディングワイヤ20、21a、21b、を介して、リードフレーム40、41a、41b、に接続されている。なお、図1aでは、説明の便宜上、ICパッケージ50の一部の接続端子のみ記載している。ICパッケージ50は樹脂モールドされ、その内部に、LSIチップ10、ボンディングワイヤ20、21a、21b、、及びリードフレーム40、41a、41b、の一部を封入している。リードフレーム40、41a、41b、において樹脂モールドの外部に露出する部分は、ICパッケージ50をプリント基板60に実装する際の接続端子として機能する。本実施形態のLSIチップ10は、SATASerialATAやUSB3.0等の差動信号を用いて高速な信号伝送が可能なインタフェースに対応しており、このためICパッケージ50は差動信号を伝送するための信号端子を備える。図1bは、本実施形態のICパッケージ50における差動信号伝送に関連した接続端子の配置を説明した図である。接続端子41a、41bは差動信号を伝送する端子であり、接続端子41aは正側の差動信号Sを、接続端子41bは負側の差動信号S-をそれぞれ伝送する。また、接続端子42a、42bは基準電位に接続された端子である。以下、接続端子41a、41bを差動信号端子と、接続端子42a、42bをグランド端子と称す。特に、本実施形態では、差動信号端子41aと差動信号端子41bの間に端子43を設けている。この端子43は、いずれの電位にも接続されていない端子である以下、このような端子をNC端子と称す。。すなわち、差動信号端子41a、41bすなわちリードフレーム41a、41b及びグランド端子42a、42bすなわちリードフレーム42a、42b等はボンディングワイヤ21a、21b、を介して、LSIチップ10の各端子に接続されているのに対して、NC端子43すなわちリードフレーム43は、LSIチップ10の端子及び他のいずれのノードにも接続されていない。差動信号端子41aと差動信号端子41bの間にこのようなNC端子43を設けたことでリターンロス特性を改善できる詳細は後述。ここで、NC端子43を設けたことで、NC端子43に印加されるノイズの影響が懸念される。しかし、本実施形態では、NC端子43はLSIチップ10の端子には接続されていない。このため、NC端子43にノイズが印加されたとしても、そのノイズがLSIチップ10に伝達することが防止される。また、NC端子43に印加されたノイズが、NC端子43と差動信号端子41a及び差動信号端子41bとの間の結合を介して、差動信号端子41a及び差動信号端子41bに伝達されたとしても、差動信号の特性から、差動信号を受けた装置側においてノイズはキャンセルされる。なお、本実施形態では、NC端子43リードフレーム43は、ボンディングワイヤに接続されていないが、ボンディングワイヤがLSI内部のいずれの電位にも接続されていなければ、NC端子43リードフレーム43にボンディングワイヤが接続されていてもよい。2.NC端子を用いたICパッケージの各種試験本実施形態のICパッケージ50のNC端子43は、通常使用時は非接続端子としていずれの電位ノードにも接続されない状態で使用されるが、ICパッケージの性能を評価する所定の試験時においてはテスト端子として使用できる。以下、NC端子43をテスト端子として用いた試験方法について説明する。2.1差動信号へのコモンモードノイズ印加試験図2を参照して、ICパッケージ50に対する差動信号へのコモンモードノイズ印加試験について説明する。NC端子43に0オームの抵抗Rを介して信号端子63を接続し、差動信号端子41a、41bにコネクタ61を接続する。NC端子43に信号端子63を介してノイズ信号を印加する。これによって、NC端子43すなわちリードフレーム43から、2つの差動信号端子41a、41bすなわちリードフレーム41a、41bにコモンモードノイズが印加される。その状態で、受信性能を評価することにより、LSIのコモンモードノイズ耐性を評価する。以上のように、本実施の形態のICパッケージ50は、通常の使用時にはNC端子43には何も接続せず、コモンモードノイズ耐性試験時には、抵抗Rを接続してNC端子43を、ノイズを印加するためのテスト用端子として使用することで、コモンモードノイズ耐性の評価が可能となる。2.2差動信号へのESD印加試験図3を参照して、ICパッケージ50に対する差動信号へのESD印加試験について説明する。NC端子43にESD静電気放電:ElectrostaticDischargeを、ESDガン等を用いて印加する。これによって、NC端子のリードフレーム43から、2つの差動信号端子のリードフレーム41a、41bへESDが印加される。その状態で、受信性能を評価することにより、LSIのESD耐性を評価することができる。以上のように、本実施の形態のICパッケージ50は、通常の使用時にはNC端子43には何も接続せず、ESD耐性試験時には、NC端子43をESDを印加するためのテスト用端子として使用することで、ESD耐性試験が可能となる。2.3差動信号のイントラスキュー評価試験図4を参照して、ICパッケージ50に対する差動信号のイントラスキュー評価試験について説明する。イントラスキューとは、正側の差動信号Sと負側の差動信号Sの時間差スキューである。NC端子43を抵抗Rを介してグランドに接続する。そして、差動信号端子41a、41bのそれぞれに差動信号SSを印加する。ここで、それぞれの差動信号端子41a、41bを伝播する差動信号間にずれがなければ、NC端子43に接続された抵抗Rには電圧が発生しない。しかし、それぞれの差動信号端子41a、41bを伝播する差動信号間に時間差スキューがあると、そのずれの間、抵抗Rの両端に電圧が発生する。この発生した電圧を測定することで、差動信号のイントラスキューを評価することができる。差動信号端子41a、41bに伝送される信号に時間差スキューがない場合、NC端子43上では、差動信号端子41aによる電界の影響と差動信号端子41bによる電界の影響とが互いに打ち消しあうため、抵抗Rには電圧が発生しない。しかし、差動信号端子41a、41bで伝送される信号に時間差スキューがあると、その時間差の期間内は、差動信号端子41aによる電界の影響と差動信号端子41bによる電界の影響とが互いに打ち消されないため、NC端子43に接続された抵抗Rに電圧が発生する。よって、この抵抗Rに発生する電圧を測定することでイントラスキューを評価することができる。以上のように、本実施の形態のICパッケージ50は、通常の使用時にはNC端子43には何も接続せず、イントラスキュー評価時には、NC端子43をテスト用端子として使用することで、イントラスキュー評価が可能となる。3.NC端子を用いたICパッケージの特性インピーダンス本実施形態のICパッケージ50では、差動信号端子41a、41b間にNC端子43を設けている。これにより、差動信号端子41a、41bすなわちリードフレーム41a、41b間の距離を、NC端子43を設けない場合に比して、より長く確保することができる。よって、それらの端子リードフレーム41a、41b間の結合容量および相互インダクタンスをより低下させることができ、ICパッケージ50の特性インピーダンスを上昇さることができ、結果としてリターンロス特性を向上させることが可能となる。図5は、ICパッケージのインピーダンス特性の測定結果を示した図である。また、図6は、ICパッケージのリターンロス特性の測定結果を示した図である。図5,6において、実線は、本実施形態のように差動信号端子41a、41b間にNC端子43を設けた場合の特性を示し、破線は、NC端子43を設けていない従来の構成の場合における特性を示す。なお、図5において横軸は時間を示しているが、時間はICパッケージの端子からの距離に対応している。例えば、図6において、6400μsec付近で特性インピーダンスが大きく変動しているが、6400μsec付近はLSIチップと接続端子すなわちリードフレームが接続されている位置付近に相当する。図5から、本実施形態のように差動信号端子41a、41b間にNC端子43を設けることにより、インピーダンス特性の変動を抑制できることが理解できる。また、図6から、本実施形態のように差動信号端子41a、41b間にNC端子43を設けることにより、リターンロスを抑制できることが理解できる。以上のように、ICパッケージ50のテスト時には、NC端子43をテスト端子として使用することでICパッケージ50の種々の性能評価が可能となる一方で、ICパッケージ50の通常の使用時には、NC端子43をいずれの電位にも接続しないことでリターンロス特性を改善できる。4.変形例以下いくつかの変形例について説明する。1上記の例では、NC端子43がいずれの電位にも接続されない例を説明したが、NC端子43を基準電位に接続してもよい。すなわち、ICパッケージ50の動作時において、NC端子43を基準電位に接続してもよい図7参照。NC端子43を基準電位に接続することにより、NC端子43と差動信号端子41a、41bの間に容量が形成される。ICパッケージの動作において、差動信号端子41a、41bにコモンモードノイズやESDが入力されても、NC端子43と差動信号端子41a、41bの間に形成される容量により、コモンモードノイズやESDが接地電位に逃されるため、コモンモードノイズやESDの影響を防止できる。2上記の例では、差動信号端子41aと差動信号端子41bの間に1つのNC端子43を設けた例を説明したが、NC端子は複数設けても良い。例えば、図8に示すように2本設けても良いし、3または4本設けても良い特性インピーダンスを100Ωとするためには、2本または3本が好ましい。3NC端子43の配置について、NC端子43と差動信号端子41a間の距離と、NC端子43と差動信号端子41b間の距離とが等しくなるように、NC端子43を配置するのが好ましい。図9に示すように、ICパッケージ50の内部から外部に向かうほど、NC端子43と差動信号端子41a、41b間の間隔は広がるがd1<d2<d3、NC端子43と差動信号端子41a間の間隔と、NC端子43と差動信号端子41b間の間隔が等しくなるように、NC端子43を配置する。このようにNC端子を配置することで、テーパー構造と同様の効果が得られ、特性インピーダンスの急激な変化を防止できる。実施の形態2実施の形態1では、本発明の思想をICパッケージに適用した例を示した。本実施形態では、本発明の思想をコネクタに適用した例を示す。図10aは本実施形態のコネクタの上面図であり、図10bは本実施形態のコネクタの側面図である。本実施形態のコネクタ100は開口部を有し、その開口部に、コネクタ100の端子群に対応する端子群を備えた別のコネクタ図示せず以下プラグコネクタと称す。が挿入可能なコネクタである。本実施形態のコネクタ100も、SATASerialATAやUSB3.0等の差動信号を用いて高速な信号伝送が可能なインタフェースに対応している。図10aに示すように、コネクタ100の開口部内側に、プラグコネクタの各々の端子と電気的に接続するための接続端子が複数配置されている。複数の接続端子には、接続端子141a、141b、142a、143が含まれている。接続端子141a、141bは差動信号SSをそれぞれ伝送するための差動信号端子である。また、接続端子142a、142bは基準電位に接続されたグランド端子である。接続端子143は、いずれの電位にも接続されていないNC端子である。また、コネクタ100の外側には、プリント基板と電気的に接続するための複数の接続端子が設けられている図10a、b参照。コネクタ100の外側に設けられた接続端子は、コネクタ開口部の内側に配置された接続端子に対応して設けられている。コネクタ100の外側に設けられた複数の接続端子には、接続端子151a、151b、152a、153が含まれる。接続端子151a、151bは差動信号端子であり、それぞれ開口部の内側に設けられた接続端子141a、141bと物理的に接続されている。接続端子152a、152bはグランド端子であり、それぞれ開口部の内側に設けられた接続端子142a、142bと物理的に接続されている。接続端子153は、いずれの電位にも接続されていない端子であり、接続端子143と物理的に接続されている。以上のような端子構成を有する本実施形態のコネクタ100においても、実施の形態1と同様の原理で、インピーダンス特性を改善し、リターンロス特性を向上させることができる。また、コネクタ100の端子153をテスト端子として使用することもできる。なお、本実施形態のコネクタ100の開口に挿入可能なプラグコネクタは、コネクタ100の接続端子141a、141b、142a、143の各々に対応した端子を備えてもよい。すなわち、プラグコネクタは、差動信号端子141a、141bに対応した2つの差動信号端子を備え、さらに、その差動信号端子間に、いずれの電位にも接続されない、端子143に対応した端子を備えてもよい。上記の実施の形態1、2では、本発明の思想をICパッケージやコネクタに適用したが、これらに限定されるものではない。本発明の思想は、差動信号を伝送する端子を含む複数の端子が配列された装置に対して適用することができる。"