"上面、及び前記上面とは反対側の下面を有するダイパッドと、前記ダイパッドの周囲に配置された複数のリードと、第1主面、前記第1主面に形成された第1半導体素子、前記第1主面に形成され、かつ前記第1半導体素子と電気的に接続された複数の第1電極パッド、前記複数の第1電極パッドを露出するように前記第1主面上に形成された第1保護膜、及び前記第1主面とは反対側の第1裏面を有し、前記第1裏面が前記ダイパッドの前記上面と対向するように前記ダイパッド上に搭載された第1半導体チップと、第2主面、前記第2主面に形成された第2半導体素子、前記第2主面に形成され、かつ前記第2半導体素子と電気的に接続された複数の第2電極パッド、前記複数の第2電極パッドを露出するように前記第2主面上に形成された第2保護膜、及び前記第2主面とは反対側の第2裏面を有し、前記第2裏面が前記第1半導体チップの前記第1主面と対向するように前記第1半導体チップ上に搭載された第2半導体チップと、前記複数の第1電極パッドと前記複数のリードとをそれぞれ電気的に接続する複数の第1導電性部材と、前記複数の第1電極パッドと前記複数の第2電極パッドとをそれぞれ電気的に接続する複数の第2導電性部材と、前記ダイパッドの前記下面が露出するように、前記ダイパッド、前記第1半導体チップ、前記第2半導体チップ、前記複数の第1導電性部材、および前記複数の第2導電性部材を封止する封止体と、を含み、前記第2保護膜は、有機モノマーとしてベンゾシクロブテンを骨格に含む高分子から成ることを特徴とする半導体装置。請求項1に記載の半導体装置において、前記第2半導体チップの前記第2主面上には、さらに配線層が形成されており、前記第2保護膜は、前記配線層の一部を露出するように、前記配線層上に形成されていることを特徴とする半導体装置。請求項2に記載の半導体装置において、前記第2半導体チップ上に、さらに第3半導体チップが積層されており、前記第2半導体チップの前記第2電極パッドは、平面視において、前記第3半導体チップと重なる位置に形成されており、前記第2半導体チップの前記配線層の一部は、平面視において、前記第3半導体チップと重ならない位置に形成されており、前記第2導電性部材は、前記配線層を介して前記第2電極パッドと電気的に接続されていることを特徴とする半導体装置。請求項3に記載の半導体装置において、前記第3半導体チップの上に前記封止体の一部が配置されていることを特徴とする半導体装置。請求項4に記載の半導体装置において、前記封止体は、エポキシ系の熱硬化性樹脂から成ることを特徴とする半導体装置。請求項1に記載の半導体装置において、平面視において、前記ダイパッドの外形サイズは、前記第1半導体チップの外形サイズより大きく、前記ダイパッドは、前記第1導電性部材を介して前記第1半導体チップの前記第1電極パッドと電気的に接続されていることを特徴とする半導体装置。請求項1に記載の半導体装置において、平面視において、前記ダイパッドの外形サイズは、前記第1半導体チップの外形サイズより小さいことを特徴とする半導体装置。請求項1に記載の半導体装置において、前記ダイパッドは、複数の吊りリードで支持されており、前記複数の吊りリードのうちの互いに隣り合う吊りリード間で、かつ平面視において前記ダイパッドと前記複数のリードとの間には、バーリードが設けられていることを特徴とする半導体装置。請求項8に記載の半導体装置において、前記バーリードは、断面視において、前記ダイパッドが位置する高さと、前記リードが位置する高さの間の高さに配置されていることを特徴とする半導体装置。請求項1に記載の半導体装置において、前記複数のリードのそれぞれの下面は、前記封止体の下面に露出していることを特徴とする半導体装置。請求項1に記載の半導体装置において、前記第1半導体チップの前記第1主面に前記第1主面の四辺それぞれに沿って前記複数の第1電極パッドが形成されており、かつ前記第1主面の四辺それぞれの周囲に前記複数のリードが配置されていることを特徴とする半導体装置。半導体チップ以降、単にチップとも呼ぶが搭載される基材としてリードフレームを用いた半導体装置例えば、QFPQuadFlatPackageは、配線層と絶縁層とで構成される配線基板を用いた半導体装置例えば、BGABallGridArrayに比べて、半導体装置の製造コストを安くできる。しかし、QFP型の半導体装置では、外部端子となるリードが半導体装置封止体の周縁部に配置されるため、BGA型の半導体装置と同じ数の外部端子を設ける場合、半導体装置の外形サイズが大きくなってしまう小型化、多ピン化が困難となる。そこで、本願発明者は、半導体チップが搭載されるダイパッドチップ搭載部を、半導体チップを封止する封止体の下面実装面から露出させ、このダイパッドも外部端子の一つとして使用することを検討した。一方、近年では、半導体装置の高機能化、あるいは半導体装置が搭載される実装基板の小型化の要求がある。そのため、本願発明者は、さらに、複数あるいは複数種類の半導体チップを1つの半導体装置内に搭載することも検討した。このような構造の半導体装置について評価をした結果、半導体装置に吸湿不良が発生した。この原因について本願発明者が検討したところ、ダイパッドの一部を封止体から露出させたことにより、封止体とダイパッドとの界面で剥離が生じ、この剥離による隙間を介して外部から水分が封止体の内部に侵入したことがわかった。また、上記の界面剥離は、ある保護膜有機モノマーとして少なくともベンゾシクロブテンを骨格に含む高分子から成る膜であって、例えばベンゾシクロブテン膜以降、単にBCB膜とも呼ぶが主面に形成された半導体チップと封止体との界面でも発生し易いことがわかった。なお、この吸湿不良により半導体チップの主面まで水分が到達すると、半導体チップの主面に形成された電極パッドが汚染される。そのため、例えばワイヤを介して半導体チップの電極パッドとリードとを電気的に接続する製品に関しては、このワイヤが電極パッドから剥離断線する原因となる半導体装置の信頼性が低下する。本発明の目的は、半導体装置の信頼性の低下を抑制することができる技術を提供することにある。本願発明のその他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。本願において開示される課題を解決するための手段のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。代表的な実施の形態による半導体装置は、ダイパッドと、複数のリードと、ダイパッド上に搭載された第1半導体チップと、第1半導体チップ上に搭載された第2半導体チップと、複数の第1及び第2導電性部材と、ダイパッドの下面が露出するように封止する封止体と、を含み、第2半導体チップの第2主面上に形成された第2保護膜は、有機モノマーとしてベンゾシクロブテンを骨格に含む高分子から成るものである。本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。半導体装置の信頼性の低下を抑制することができる。以下の実施の形態では特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。さらに、以下の実施の形態では便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明などの関係にある。また、以下の実施の形態において、要素の数など個数、数値、量、範囲などを含むに言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合などを除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良いものとする。また、以下の実施の形態において、その構成要素要素ステップ等も含むは、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。また、以下の実施の形態において、構成要素等について、Aからなる、Aよりなる、Aを有する、Aを含むと言うときは、特にその要素のみである旨明示した場合等を除き、それ以外の要素を排除するものでないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲等についても同様である。以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、図面をわかりやすくするために平面図であってもハッチングを付す場合がある。実施の形態1図1は本発明の実施の形態1の半導体装置の構造の一例を示す平面図、図2は図1の半導体装置の構造の一例を示す裏面図、図3は図1の半導体装置の構造を封止体を透過して示す平面図、図4は図3のA-A線に沿って切断した構造の一例を示す断面図、図5は図3のB-B線に沿って切断した構造の一例を示す断面図である。また、図6は図1の半導体装置に搭載される1段目の半導体チップの構造の一例を示す平面図、図7は図6のA-A線に沿って切断した構造の一例を示す部分断面図、図8は図1の半導体装置に搭載される2段目の半導体チップの構造の一例を示す平面図、図9は図8のA-A線に沿って切断した構造の一例を示す断面図、図10は図9のBCB膜の分子構造を表す構造式の一例を示す平面図である。まず、本実施の形態1の半導体装置の構造について説明する。本実施の形態1の半導体装置は、図1~図3に示すように、複数のリード8aのうち、外部端子となる複数のアウタリード8bが、封止体4の側面4aから突出した樹脂封止型のものである。詳細に説明すると、複数のリード8aは封止体4の4つの側面4aからそれぞれ露出している。また、それぞれのアウタリード8bがガルウィング状に曲げ成形されている。さらに、図2、図4および図5に示すように、半導体チップが搭載されるダイパッド8dの一部が封止体4の下面4bから露出している。次に、前記QFP6の各部位の詳細構成について説明する。まず、図3に示すように、平面形状が略四角形のダイパッドタブ、チップ搭載部8dと、ダイパッド8dを支持するダイパッド8dと連結する複数の吊りリード8cと、平面視においてダイパッド8dの周囲に配置され、かつ複数の吊りリード8cのうちの互いに隣り合う吊りリード8c間に配置された複数のインナリード8eと、インナリード8eと一体で繋がり、外部端子となる複数のアウタリード8bとを有している。なお、図4に示すように、インナリード8eは、後述するワイヤが接続される上面ワイヤ接合面8eaを有している。一方、アウタリード8bは、下面実装面8baを有している。なお、ダイパッド8dの外形サイズは、1段目の半導体チップの外形サイズよりも大きい。言い換えると、平面視では、図3に示すように、ダイパッド8dの一部周縁部が、1段目の半導体チップ1から露出している。また、断面視では、図4及び図5に示すように、ダイパッド8dの一部周縁部、側面が、1段目の半導体チップ1の周縁部側面から迫り出している。また、QFP6では、図3~図5に示すように、ダイパッド8dの上面チップ搭載面8daにダイボンド材11を介して半導体チップ1がフェイスアップ状態で搭載され、さらに半導体チップ1上にダイボンド材12を介して半導体チップ2が、同様にフェイスアップ状態で搭載されている。すなわち、半導体チップ1は、表面1aと、表面1aとは反対側の裏面1bとを有し、その裏面1bがダイパッド8dの上面8daと対向するようにダイパッド8d上に搭載されている。一方、半導体チップ2も、表面2aと、表面2aとは反対側の裏面2bとを有し、その裏面2bが半導体チップ1の表面1aと対向するように半導体チップ1上に搭載されている。したがって、本実施の形態1のQFP6は、ダイパッド8dに2つの半導体チップ1,2が積層されて成るチップ積層型の半導体パッケージである。また、図6及び図7に示すように、下段側の半導体チップ1は、その表面1aに複数の電極パッドボンディングパッド1cと、図示しない半導体素子回路素子1eが形成されている。複数の電極パッド1cは、前記半導体素子1eと電気的に接続されている。一方、図8及び図9に示すように、上段側の半導体チップ2は、その表面2aに複数の電極パッド2cと、前述の半導体素子1eとは異なる図示しない半導体素子回路素子2eが形成されている。複数の電極パッド2cは、前記半導体素子2eと電気的に接続されている。また、QFP6では、ダイパッド8dを共通端子化した外部端子として用いており、ダイパッド8dの一部下面8db、実装面を封止体4から露出させたダイパッド露出型となっている。したがって、図2、図4及び図5に示すように、封止用樹脂から成る封止体4は、ダイパッド8dの下面8dbが露出するように、ダイパッド8d、半導体チップ1、半導体チップ2、及び複数のワイヤ5a、5bを封止している。ここで、本実施の形態1のQFP6では、ダイパッド8dに搭載された1段目の半導体チップ1は、例えばコントローラチップDSPDigitalSignalProcessorである。一方、半導体チップ1上に積層された2段目の半導体チップ2は、例えばSDRAMSynchronousDynamicRandomAccessMemoryである。そして、半導体チップ1は、QFP6の外部との信号のやり取りと、半導体チップ2である制御を行っている。すなわち、QFP6は、SIPSystemInPackage型の半導体装置でもある。したがって、コントローラチップ半導体チップ1は内部インタフェースと外部インタフェースを含む多くの機能を備えているため、SDRAM等のメモリチップ半導体チップ2に比べて多くの端子数パッド数を有している。したがって、図3に示すように、半導体チップ1の複数の電極パッド1cは、平面視において、四角形の表面1aの四辺のそれぞれに沿って形成されている。そして、半導体チップ1の表面1aの四辺に沿って複数のインナリードリード8a8eがそれぞれ配置されている。すなわち、表面1aに設けられた複数の電極パッド1cのそれぞれが、半導体チップ1の周囲に設けられた複数のインナリード8eとワイヤ接続し易いように、半導体チップ1の表面1aの4つの辺に沿って複数の電極パッド1cが設けられている。一方、2段目の半導体チップ2では、対向する2辺のみに沿って再配置パッド2k配線層2jのうちのワイヤ2bが接続される部分が複数設けられている。複数の再配置パッド2kは、複数の電極パッド2cとそれぞれ電気的に接続されている。すなわち、ワイヤ2bは、配線層2jを介して電極パッド2cと電気的に接続されている。半導体チップ2の再配置パッド2kについては後で詳しく説明する。なお、図3及び図6に示すように、半導体チップ1の複数の電極パッド1cのうち、半導体チップ2の複数の再配置パッド2kが設けられた辺と並ぶ辺に沿って配置された複数の電極パッド1cは、少なくとも2列に亘って設けられている。すなわち、この2列に設けられた複数の電極パッド1cのうち、外側に配置された複数の電極パッド1cは、複数のワイヤ5aを介して複数のインナリード8eとそれぞれ電気的に接続し、一方、2列のうちの内側に配置された複数の電極パッド1cは、複数のワイヤ5bを介して上段側の半導体チップ2の複数の再配置パッド2kとそれぞれ電気的に接続している。また、QFP6では、図3に示すように、ダイパッド8dを支持する吊りリード8cが、ダイパッド8d、言い換えると、QFP6の中央部から各角部に向かってQFP6の対角線に沿って4本設けられている。そして、この4本の吊りリード8cのうちの互いに隣り合う吊りリード8c間に配置され、かつ平面視においてダイパッド8dと複数のインナリードリード8a8eとの間にバーリード8fバスバーともいうが設けられている。つまり、複数のインナリード8eとダイパッド8dとの間の位置に、平面視においてスリット状の開口部8gを介してバーリード8fが設けられている。バーリード8fは、吊りリード8cと一体に形成されているとともに、共通化端子であるダイパッド8dとも連結部8h図12参照を介して一体に繋がっているため、ダイパッド8dを電源電位あるいは基準電位等の共通化端子として使用する場合、バーリード8fも同じ電源電位あるいは基準電位となる。したがって、半導体チップ1の複数の基準電位以下、GNDと言う用の電極パッド1cと、バーリード8fとを複数箇所でワイヤ5aを介してダウンボンディングすることで、GND用の外部端子アウタリード8bの数を減らすことができる。言い換えると、GND用の外部端子の数を減らすことにより、アウタリード8bの本数を減らしてQFP6の小型化を図ることができる。また、GND用の外部端子の数を減らすことにより、その減る分の外部端子を他の機能の端子に振り分けることもでき、その結果、QFP6の高機能化高集積化を図ることができる。なお、図4及び図5に示すように、各バーリード8fは、断面視において、ダイパッド8dが位置する高さH1と、リードインナリード8eが位置する高さH2との間の位置高さH3に配置されている。これは、ダイパッド8dとバーリード8fとを連結している図12に示す連結部8hで折り曲げ加工を施し、バーリード8fの高さがダイパッド8dとインナリード8eの間の高さになるようにしたものである。これにより、バーリード8fに対してダウンボンディングを行う際の2ndボンドの位置を高くしてチップ表面の高さに近づけることができ、その結果、ダウンボンディングにおけるワイヤ接続性を向上できる。なお、半導体チップ1,2は、例えばシリコンSiから成る。また、インナリード8eとアウタリード8bから成る複数のリード8a、ダイパッド8d、複数の吊りリード8c及びバーリード8fは、例えば銅Cu等の金属から成る。さらに、ワイヤ5a,5bは、例えば金Auまたは銅Cuから成る。また、封止体4は、例えばエポキシ系の熱硬化性樹脂から成る。次に、QFP6に搭載される半導体チップ1,2について説明する。本実施の形態1のQFP6では、1段目に搭載される半導体チップ1は、コントローラチップであり、前述のようにパッド数端子数が多いため、図6に示すように複数の電極パッド1cは、4つの辺のそれぞれに振り分けて配置されている。また、半導体チップ1は、図7に示すように、シリコン基板1dと、その表面1aに形成された窒化シリコン膜SiN1fと、ボンディング用の複数の電極パッド1cを露出するように窒化シリコン膜1f上に形成されたポリイミド膜保護膜、絶縁膜1gとを有している。一方、半導体チップ1上に積層された2段目の半導体チップ2は、SDRAMであるが、このSDRAMには、図8に示すように複数の電極パッド2cと、これらの電極パッド2cと電気的に接続する再配線配線層2jと、前記再配線2jと電気的に接続する再配置パッド2kとが設けられている。なお、この再配置パッド2kは、再配線配線層2jの一部から成る。また、複数の再配置パッド2kは、互いに対向する2つの辺に沿って設けられており、本実施の形態では、平面形状が長方形からなる半導体チップ2の2つの短辺に沿ってそれぞれ設けられている。また、半導体チップ2は、図9に示すように、シリコン基板2dと、その表面2aに形成された窒化シリコン膜SiN2fと、複数の電極パッド2cを露出するように窒化シリコン膜2f上に形成されたポリイミド膜2gと、複数の電極パッド2cを露出するようにポリイミド膜2g上に形成され、かつポリイミド膜1g,2gとは異なるBCB膜保護膜、絶縁膜2hとを有している。さらに、半導体チップ2の表面2a上には、前述のように、複数の電極パッド2cと、これらの電極パッド2cと電気的に接続する再配線配線層2jと、前記再配線2jの一部から成る再配置パッド2kと、複数の電極パッド2c及び再配置パッド2kを露出するように再配線2j上に形成されたBCB膜保護膜、絶縁膜2iとを有している。なお、本実施の形態では、半導体チップ2の表面2aと再配線2jとの間に配置される絶縁膜として、窒化シリコン膜2f、ポリイミド膜2gおよびBCB膜2hの3層構造で説明したが、これに限定されるものではなく、ポリイミド膜2gは配置されていなくてもよい。また、本実施の形態では、複数の電極パッド2c及び再配置パッド2kがBCB膜2iから露出する構造について説明したが、再配置パッド2k以外は、BCB膜2iで覆われていても良い。ここで、BCB膜2h,2iは、有機モノマーとして少なくとも図10の構造式に示すベンゾシクロブテン7を骨格に含む高分子から成る膜である。なお、ベンゾシクロブテン7は、多環芳香族炭化水素の一種であり、ベンゼン環にシクロブタンが結合したものであり、低誘電率の絶縁膜として用いることができる。一方、ポリイミド膜1g,2gを形成するポリイミドは、主鎖中にイミド結合を有する高分子である。なお、BCB膜2h,2iは、樹脂との密着力は、ポリイミド膜に比べて低いが、誘電率もポリイミド膜に比べて低いという特徴を有している。したがって、高密度に配線が設けられた箇所での配線間に配置する絶縁膜としてBCB膜2h,2iを採用することは、より効果的である。本実施の形態1の半導体チップ2SDRAMでは、図8に示すように、表面2aに高密に複数の再配線2jが設けられている。これらの再配線2jは、例えば金Auから成り、かつ各電極パッド2cそれぞれに対応する再配置パッド2kに引き出すための引き出し配線となっているため、長さが長い。すなわち、半導体チップ2の表面2aには、長さが長く、かつ金から成る再配線2jが狭い間隔で高密に並んで設けられているため、再配線2jを覆う絶縁膜として誘電率が低くない絶縁膜を用いると、再配線2jにおける導体損が大きくなり、半導体チップ2の特性が低下する。しかしながら、本実施の形態1のQFP6のように、半導体チップ2における再配線2jを覆う絶縁膜としてBCB膜2h,2iを採用することで、再配線2jにおける導体損を小さく維持することができ、再配線2jを通過する信号の損失を低減して半導体チップ2の特性の低下を抑制することができる。なお、図9に示す半導体チップ2では、再配線2jと窒化シリコン膜2fとの間に配置される絶縁膜として、BCB膜2hとポリイミド膜2gの2種類の絶縁膜が配置されている場合を示しているが、再配線2jと窒化シリコン膜2fとの間に配置される絶縁膜は、BCB膜のみであってもよい。次に、本実施の形態1のQFP6の半導体チップ2SDRAMにおいて、再配線2jが設けられている理由について説明する。SDRAM半導体チップ2は、基本的に様々なコントローラチップ半導体チップ1に対応するようなメモリであるが、コントローラチップのメモリ用インタフェースの位置がチップの種類によって種々異なるため、本実施の形態1のQFP6では、SDRAMの方でパッド表面電極の位置を再配置する技術を用いている。すなわち、SDRAMのパッドの位置を、使用するコントローラチップ半導体チップ1のメモリ用インタフェースの位置に合わせてワイヤボンディング用のパッドの位置を再配置している。そこで、本実施の形態1のQFP6では、コントローラチップ半導体チップ1のメモリ用インタフェースの位置に合わせてSDRAM半導体チップ2の電極パッド2cの位置を変えている。すなわち、SDRAM半導体チップ2では、半導体チップ1の四角形の表面1aの何れか対向する2辺に対応するように、図8に示すように、対向する2辺のみに沿ってワイヤボンディング用のボンディングパッドである再配置パッド一部2kが複数設けられている。つまり、複数の電極パッド2cのそれぞれを複数の再配線2jによって複数の再配置パッド2kの位置に再配置して、半導体チップ1の電極パッド1cと半導体チップ2の再配置パッド2kとを、及び半導体チップ1の電極パッド1cとインナリード8eとを容易にワイヤボンディングによって接続できるようにしている。以上により、本実施の形態1のQFP6では、SDRAM半導体チップ2に再配線2jが形成されており、したがって、この再配線2jを覆う絶縁膜として、BCB膜2h,2iが用いられている。ただし、前述のようにBCB膜2h,2iは、樹脂との密着力がポリイミド膜に比較して低いという特徴も有している。本実施の形態1のQFP6は、ダイパッド露出型であるため、ダイパッド8dと樹脂の界面から水分が浸入して界面剥離による吸湿不良を引き起こし易い構造である。しかしながら、樹脂との密着力が低いBCB膜2h,2iが形成されたSDRAM半導体チップ2を上段側封止体4における高さ方向の中央付近に配置することにより、界面剥離の原因となる可能性の高いダイパッド8dからSDRAM半導体チップ2の位置を遠ざけることができ、QFP6における吸湿不良に対するマージンを増やすことができる。次に、本実施の形態1のQFP半導体装置6の製造方法について説明する。図11は図1の半導体装置の組み立てで用いられるリードフレームの構造の一例を示す平面図、図12は図1のリードフレームにおける1つのデバイス領域の構造の一例を示す部分平面図である。また、図13は図1の半導体装置の組み立てにおける1段目チップのダイボンディング後の構造の一例を示す部分平面図、図14は図13のA-A線に沿って切断した構造の一例を示す断面図、図15は図13のB-B線に沿って切断した構造の一例を示す断面図である。さらに、図16は図1の半導体装置の組み立てにおける2段目チップのダイボンディング後の構造の一例を示す部分平面図、図17は図16のA-A線に沿って切断した構造の一例を示す断面図、図18は図16のB-B線に沿って切断した構造の一例を示す断面図、図19は図1の半導体装置の組み立てにおけるワイヤボンディング後の構造の一例を示す部分平面図である。また、図20は図19のA-A線に沿って切断した構造の一例を示す断面図、図21は図19のB-B線に沿って切断した構造の一例を示す断面図、図22は図1の半導体装置の組み立てにおける樹脂モールド後の構造の一例を示す部分平面図、図23は図22のA-A線に沿って切断した構造の一例を示す断面図、図24は図22のB-B線に沿って切断した構造の一例を示す断面図である。まず、図11に示すようなデバイス領域8iが複数連なって形成された薄板状のリードフレーム8を準備する。なお、デバイス領域8iは、1つのQFP6が形成される領域であり、本実施の形態1では、便宜上、1つのデバイス領域8iを示す図を用いながらQFP6の組み立てを説明する。図12に示すように、デバイス領域8iには、1つのダイパッドチップ搭載部8dと、このダイパッド8dを支持する複数の吊りリード8cと、ダイパッド8dの周囲に配置され、かつ複数の吊りリード8cのうちの互いに隣り合う吊りリード8c間に配置された複数のインナリード8eと、インナリード8eと一体に形成された複数のアウタリード8bとが形成されている。さらに、ダイパッド8dの周囲には、ダイパッド8dと連結部8hによって繋がるバーリード8fが開口部8gを介して設けられている。バーリード8fは吊りリード8cとも一体で繋がっている。なお、各デバイス領域8iは、図11及び図12に示すように枠部8jによって囲まれており、複数のアウタリード8bや複数の吊りリード8cは枠部8jによって支持されている。また、リードフレーム8は、例えば銅Cu等の金属から成る。まず、前述のような複数のデバイス領域8iを有する薄板状のリードフレーム8を準備する。その後、ダイボンドを行う。ダイボンド工程では、まず、図13~図15に示すように1段目の半導体チップ1であるコントローラチップをダイパッド8dに搭載し、その後、図16~図18に示すように2段目の半導体チップ2であるSDRAMを半導体チップ1上に搭載積層する。この時、半導体チップ1及び半導体チップ2は、それぞれの表面1a,2aが上方に向くように両チップともフェイスアップ状態で搭載する。すなわち、まず、ダイパッド8dの上面8daに表面1aを上方に向けてダイパッド8dの上面8daと半導体チップ1の裏面1bが対向するように半導体チップ1を搭載し、その後、半導体チップ1上に表面2aを上方に向けて半導体チップ1の表面1aと半導体チップ2の裏面2bが対向するように半導体チップ2を搭載積層する。なお、半導体チップ1は、図6に示すようにその表面1aの4つの辺それぞれに沿って複数の電極パッド1cが形成されているとともに、図7に示すように、表面1aの各電極パッド1cの周囲にはポリイミド膜1gが形成されている。すなわち、半導体チップ1の表面1aには複数の電極パッド1cが露出するようにポリイミド膜1gが形成されている。一方、半導体チップ2は、図8及び図9に示すようにその表面2aに、複数の電極パッド2cと、複数の再配置パッド2kと、電極パッド2cと再配置パッド2kとを電気的に接続する複数の再配線2jと、再配線2jを覆うBCB膜2h,2iとが形成されている。そこで、本実施の形態1のダイボンド工程では、その表面1aがポリイミド膜1gによって覆われている半導体チップ1を1段目に搭載し、その表面2aがBCB膜2h,2iによって覆われている半導体チップ2を2段目に搭載する。すなわち、QFP6がダイパッド露出型であるため、樹脂との密着力が低い吸湿不良を引き起こし易いBCB膜2h,2iを用いた半導体チップ2が、吸湿要因となり易いダイパッド8dから遠ざかる位置なるべくダイパッド8dから離れる位置に配置されるようにダイボンドを行う。これにより、ダイボンド工程終了時点で吸湿不良対策が施されていることになる。その後、ワイヤボンディングを行う。ワイヤボンディング工程では、図19~図21に示すように、半導体チップ1の電極パッド1cとインナリード8e、半導体チップ1の電極パッド1cとバーリード8f、及び半導体チップ2の電極パッド2cと半導体チップ1の電極パッド1cを、それぞれ導電性部材を介して電気的に接続する。なお、本実施の形態では、導電性部材は、ワイヤ5a、5bである。また、前記ワイヤボンディングでは、まず、チップ間のワイヤボンディングを行い、その後、チップーリード間のワイヤボンディングを行う。その際、チップーリード間のワイヤボンディングでは、それぞれのワイヤループの高さの低い順にワイヤボンディングを行うことが好ましい。例えば図19~図21に示す構造の場合、まず、半導体チップ2の電極パッド2cと半導体チップ1の電極パッド1cとをワイヤ5bによって接続する。その後、半導体チップ1の電極パッド1cとバーリード8fとをワイヤ5aによって接続し、最後に、半導体チップ1の電極パッド1cとインナリード8eとを接続する。ただし、図示しないキャピラリのワイヤボンディング時の動作への影響等により、前述のワイヤボンディング順が変わってもよいことは言うまでもない。また、ワイヤ5aについては、1段目の半導体チップ1にワイヤ5aの一部を接続した後、ワイヤ5aの他部をバーリード8f、あるいはインナリード8eに接続する、所謂、正ボンディング方式を採用している。一方、ワイヤ5bについても、2段目の半導体チップ2にワイヤ5bの一部を接続した後、ワイヤ5bの他部を1段目の半導体チップ1に接続する、所謂、正ボンディング方式を採用している。ここで、上記のように、本実施の形態では、電源電位あるいは基準電位用のワイヤが接続される部分バーリード8fが、ダイパッド8dの上面8daよりも高い位置半導体チップ1の表面1aと裏面1bとの間に位置している。そのため、ワイヤボンディング工程において正ボンディング方式を採用した場合、2ndボンディング側ここでは、バーリード8fにおいても、電源電位あるいは基準電位用のワイヤは接続し易い。その後、樹脂モールドを行う。樹脂モールド工程では、例えばエポキシ系の熱硬化性樹脂を用いて、図22~図24に示すように、各デバイス領域8iごとに封止体4を形成する。その際、QFP6はダイパッド露出型であるため、ダイパッド8dの下面8dbが露出するように、ダイパッド8d、半導体チップ1、半導体チップ2、複数のインナリード8e、複数の吊りリード8c、複数のワイヤ5a及びワイヤ5bを封止する。封止体4の各側面4aからは複数のアウタリード8bが突出した状態となる。その後、タイバーカットを行う。タイバーカット工程では、隣り合うアウタリード8bを連結するタイバー8kを切断し、隣り合うアウタリード8b同士を分離する。その後、バリ取りを行う。本実施の形態1のバリ取り工程では、例えばウォータージェット方式によりバリ取りを行う。ウォータージェット方式を採用することにより、パッケージ本体へのダメージを低減することができる。また、ウォータージェット方式を採用しても、本実施の形態1のQFP6では、ダイボンド工程終了時点で吸湿不良対策が施されているため、吸湿不良の問題を回避することができる。その後、めっき形成を行う。めっき工程では、封止体4から突出した複数のアウタリード8b及びダイパッド8dの下面8dbに、例えば錫-ビスマス系等の外装めっきを施す。その後、切断成形を行う。切断成形工程では、複数のアウタリード8bをリードフレーム8の枠部8jから切断分離するとともに、ガルウィング状に曲げ成形する。これにより、個片化の完了となる。その後、マーキングを行う。マーキング工程では、封止体4の表面に、例えばレーザ等を用いて、その製造履歴等をマーキングする。その後、テスト選別を行う。テスト選別工程では、組み立てられたQFP6の電気的特性テストを行い、良品と不良品の選別を行う。その後、ベーク処理を行う。本ベーク処理工程では、例えば125°Cで、約16時間、QFP6を加熱処理する。これにより、QFP6内に含まれている水分を除去することができるため、吸湿不良に対するマージンを増やすこともできる。また、QFP6の反り対策も施すことができる。特にパッケージサイズの大きな半導体装置の反り対策としてより有効である。なお、本ベーク処理は、樹脂モールド工程終了後から所定の時間内に行うことが好ましいが、少なくとも出荷時の梱包前までに行うものである。その後、外観スキャナーを行う。ここでは、スキャナーによりQFP6の外観を検査し、これによってQFP6の組み立て完了となる。その後、完成したQFP6は、QFP6の内部に湿気が入らないように梱包防湿梱包される。その後、このQFP6は、図45に示すように、半田材13を介してマザーボード等に実装リフロー実装される。その際、本実施の形態1のQFP6では、BCB膜2h,2iを有する半導体チップ2がダイパッド8dから遠い位置に配置されており、QFP6の吸湿不良に対するマージンが増えているため、QFP6の吸湿不良を起こりにくくすることができる。さらに、QFP6の組み立てのダイボンド工程終了時点で吸湿不良対策が施されているため、その組み立てにおいて、仮に早い段階で吸湿不良が発生したとしても、半導体チップ1,2のアルミニウム製の電極パッド1c,2cの腐食の発生を抑制することができる。本実施の形態1のQFP6によれば、半導体チップ1上に半導体チップ2が搭載されたチップ積層型で、かつダイパッド8dの下面8dbを封止体4の下面4bから露出させた構造の半導体パッケージQFP6において、有機モノマーとして少なくともベンゾシクロブテン7を骨格に含む高分子から成るBCB膜2h,2iが形成された半導体チップ2をダイパッド8dから遠ざけた位置に配置することにより、ダイパッド8dと封止体4の界面から水分が浸入したとしてもこの半導体チップ2に水分が到達するのには時間がかかる。つまり、ダイパッド露出型のQFP6のダイパッド8d上に積層された半導体チップ1,2において、BCB膜2h,2iが形成された半導体チップ2を2段目に搭載することにより、半導体チップ2が半導体チップ1よりダイパッド8dから離れた位置となるため、ダイパッド8dと封止体4の界面から水分が浸入したとしても、この半導体チップ2に水分が到達する時間を長くかかるようにすることができる。すなわち、QFP6における吸湿不良に対するマージンを増やすことができる。これにより、吸湿不良を起こりにくくすることができるため、QFP6の信頼性の低下を抑制することができる。また、複数本実施の形態1では2個の半導体チップを積層する構造であるため、複数の半導体チップを平置きする構造に比べてチップ搭載領域が少なくて済み、その結果、QFP6の小型化を実現することができる。また、ダイパッド8dの下面8dbを封止体4の下面4bから露出させることにより、ダイパッド8dをGNDや電源等の共通化端子として用いて外部端子の一つとして使用できるため、QFP6の端子数を増やすことができ、QFP6の多ピン化を実現することができる。さらに、ダイパッド8dと繋がるバーリード8fが設けられていることにより、バーリード8fにダウンボンディングを行えるため、共通化する端子数をより増やすことができ、QFP6の多ピン化をさらに図ることができる。また、QFP6の端子数を増やすことができるため、端子数を固定的に考えた場合には、QFP6の外形サイズを小さくすることができる。すなわち、QFP6の小型化を実現することができる。また、チップ積層によって複数あるいは複数種類の半導体チップが搭載されているため、QFP6の高機能化高集積化を実現することができる。実施の形態2図25は本発明の実施の形態2の半導体装置の構造の一例を示す平面図、図26は図25の半導体装置の構造の一例を示す裏面図、図27は図25の半導体装置の構造を封止体を透過して示す平面図、図28は図27のA-A線に沿って切断した構造の一例を示す断面図、図29は図27のB-B線に沿って切断した構造の一例を示す断面図である。さらに、図30は図25の半導体装置に搭載される3段目の半導体チップの構造の一例を示す平面図、図31は図30のA-A線に沿って切断した構造の一例を示す部分断面図である。本実施の形態2の半導体装置は、実施の形態1のQFP6と同様に、チップ積層型で、かつダイパッド露出型の半導体装置であるが、実施の形態1のQFP6との相違点は、3つの半導体チップが搭載積層されたことであり、本実施の形態2でも、前記半導体装置の一例としてQFP9を取り上げて説明する。図25~図29に示す本実施の形態2のQFP9は、実施の形態1のQFP6における2段目の半導体チップ2上に半導体チップ3を積層したものであり、ダイパッド8dの下面8dbが封止体4の下面4bに露出していること等のそれ以外の構造は、実施の形態1のQFP6と同様である。すなわち、QFP9では、図28及び図29に示すように、ダイパッド8d上に1段目の半導体チップ1コントローラチップが搭載され、半導体チップ1上に半導体チップ2SDRAMが積層され、さらに半導体チップ2上に半導体チップ3が積層されている。半導体チップ3は、例えばフラッシュメモリ不揮発性メモリである。図30及び図31に示すように、半導体チップ3は、表面3aとその反対側の裏面3bを有しており、表面3aに複数の電極パッドボンディングパッド3cとともに、図示しない半導体素子回路素子3eが形成されており、複数の電極パッド3cは、前記半導体素子3eと電気的に接続されている。また、半導体チップ3は、図31に示すように、シリコン基板3dと、その表面3aに形成された窒化シリコンSiN膜3fと、ボンディング用の複数の電極パッド3cを露出するように窒化シリコン膜3f上に形成されたポリイミド膜保護膜、絶縁膜3gとを有している。なお、本実施の形態2のQFP9では、2段目の半導体チップSDRAM2上に3段目の半導体チップフラッシュメモリ3が積層されているため、図27に示すように2段目の半導体チップ2の複数の電極パッド2cの一部は、平面視において、半導体チップ3と重なる位置に形成されている。つまり、2段目の半導体チップ2の複数の電極パッド2cのうち、一部の電極パッド2cは、3段目の半導体チップ3の下方に隠れた配置状態となっており、これらの電極パッド2cは、平面視において露出していない。したがって、3段目の半導体チップ3の下方に隠れた状態で配置されているため、これらの電極パッド2cに対してはワイヤボンディングを行うことができない。そこで、半導体チップ2SDRAMにおいては、実施の形態1の構造と同様に、図8及び図9に示すように再配線2jが表面2aに形成されている。すなわち、複数の電極パッド2cを、ワイヤボンディングを行うことが可能な位置に再配線2jによって再配置している。図27に示す構造では、複数の電極パッド2cのそれぞれを再配線2jによって引き出して、平面視で、図8の表面2aにおける露出した2つの対向する辺に沿って複数の再配置パッド2kが形成されており、複数の電極パッド2cと複数の再配置パッド2kとがそれぞれ再配線2jによって電気的に接続されている。つまり、半導体チップ2において、再配線配線層2jの再配置パッド2kは、平面視において、3段目の半導体チップ3と重ならない位置に形成されている。また、半導体チップ2の表面2aには、実施の形態1で説明したように、長さが長く、かつ金から成る再配線2jが狭い間隔で高密に並んで設けられているため、再配線2jを覆う絶縁膜として誘電率が低いBCB膜2h,2iが形成されている。なお、本実施の形態2のQFP9もダイパッド露出型であるため、実施の形態1のQFP6と同様にダイパッド8dからの吸湿に対して対策を取る必要があるが、本実施の形態2のQFP9でも、BCB膜2h,2iを有した半導体チップ2をダイパッド8dから遠ざけた位置に配置している。すなわち、BCB膜2h,2iを有する半導体チップ2をダイパッド8dから遠ざけて2段目ダイパッド側からに配置している。なお、QFP9は、3つの半導体チップを積層した構造であり、3段目の半導体チップ3の上には封止体4の一部が配置されているが、チップ3層構造であることから3段目のチップ表面は、封止体表面に比較的近い位置となり易い。そこで、ダイパッド8dから遠ざけることと、封止体表面からの吸湿も考慮すると、チップ3層構造の場合、中段2段目の位置にBCB膜2h,2iを有する半導体チップSDRAM2を配置することが好ましい。その結果、半導体チップ2がダイパッド8dから離れた位置となり、かつ封止体表面からも離れているため、ダイパッド8dと封止体4の界面や封止体表面から水分が浸入したとしても、この半導体チップ2に水分が到達する時間を長くかかるようにすることができる。すなわち、チップ3層構造のQFP9における吸湿不良に対するマージンを増やすことができる。これにより、吸湿不良を起こりにくくすることができるため、QFP9の信頼性の低下を抑制することができる。本実施の形態2のQFP9のその他の構造については、実施の形態1のQFP6と同様であるため、その重複説明は省略する。次に、QFP9の組み立てについて説明する。QFP9はチップ3層構造であるため、実施の形態1のQFP6の組み立てとの相違点は、3段目の半導体チップ3のダイボンドとこの半導体チップ3に対するワイヤボンディングが追加されることである。QFP9の組み立てでは、実施の形態1のQFP6と同様に、まず、図11に示すようなデバイス領域8iが複数連なって形成された薄板状のリードフレーム8を準備する。なお、デバイス領域8iは、1つのQFP9が形成される領域であり、本実施の形態2でも、便宜上、1つのデバイス領域8iを示す図を用いながらQFP9の組み立てを説明する。図12に示すように、デバイス領域8iには、1つのダイパッドチップ搭載部8dと、このダイパッド8dを支持する複数の吊りリード8cと、ダイパッド8dの周囲に配置され、かつ複数の吊りリード8cのうちの互いに隣り合う吊りリード8c間に配置された複数のインナリード8eと、インナリード8eと一体に形成された複数のアウタリード8bとを有する薄板状のリードフレーム8を準備する。また、ダイパッド8dの周囲には、ダイパッド8dと連結部8hによって繋がるバーリード8fが開口部8gを介して設けられている。バーリード8fは吊りリード8cとも一体で繋がっている。なお、各デバイス領域8iは、図11及び図12に示すように枠部8jによって囲まれており、複数のアウタリード8bや複数の吊りリード8cは枠部8jによって支持されている。また、リードフレーム8は、例えば銅Cu等の金属から成る。その後、ダイボンドを行う。ダイボンド工程では、まず、図13~図15に示すように1段目の半導体チップ1であるコントローラチップをダイパッド8dに搭載し、その後、図16~図18に示すように2段目の半導体チップ2であるSDRAMを半導体チップ1上に搭載積層し、さらに、図32~図34に示すように3段目の半導体チップ3であるフラッシュメモリを半導体チップ2上に搭載積層する。この時、半導体チップ1、半導体チップ2、及び半導体チップ3は、それぞれの表面1a,2a,3aが上方に向くように全てフェイスアップ状態で搭載する。すなわち、まず、ダイパッド8dの上面8daに表面1aを上方に向けてダイパッド8dの上面8daと半導体チップ1の裏面1bが対向するように半導体チップ1を搭載し、その後、半導体チップ1上に表面2aを上方に向けて半導体チップ1の表面1aと半導体チップ2の裏面2bが対向するように半導体チップ2を搭載積層する。さらに、半導体チップ2上に表面3aを上方に向けて半導体チップ2の表面2aと半導体チップ3の裏面3bが対向するように半導体チップ3を搭載積層する。なお、半導体チップ1は、図6に示すようにその表面1aの4つの辺それぞれに沿って複数の電極パッド1cが形成されているとともに、図7に示すように、表面1aの各電極パッド1cの周囲にはポリイミド膜1gが形成されている。すなわち、半導体チップ1の表面1aには複数の電極パッド1cが露出するようにポリイミド膜1gが形成されている。一方、半導体チップ2は、図8及び図9に示すようにその表面2aに、複数の電極パッド2cと、複数の再配置パッド2kと、電極パッド2cと再配置パッド2kとを電気的に接続する複数の再配線2jと、再配線2jを覆うBCB膜2h,2iとが形成されている。また、半導体チップ3は、半導体チップ1の断面構造と同様の構造であり、図31に示すように、表面3aの各電極パッド3cの周囲にはポリイミド膜3gが形成されている。つまり、半導体チップ3の表面3aには複数の電極パッド3cが露出するようにポリイミド膜3gが形成されている。そこで、本実施の形態2のダイボンド工程では、その表面1aがポリイミド膜1gによって覆われている半導体チップ1を1段目に搭載し、その表面2aがBCB膜2h,2iによって覆われている半導体チップ2を2段目に搭載し、さらに表面3aがポリイミド膜3gによって覆われている半導体チップ3を3段目に搭載する。すなわち、QFP9もダイパッド露出型であるため、樹脂との密着力が低い吸湿不良を引き起こし易いBCB膜2h,2iを用いた半導体チップ2を、ダイパッド8dから遠ざけた位置に配置するとともに、封止体表面からも離れた中段の2段目に配置する。これにより、QFP9の組み立てにおいても、実施の形態1のQFP6と同様にダイボンド工程終了時点で吸湿不良対策が施されていることになる。その後、ワイヤボンディングを行う。ワイヤボンディング工程では、図19~図21に示すように、半導体チップ1の電極パッド1cとインナリード8e、半導体チップ1の電極パッド1cとバーリード8f、半導体チップ2の電極パッド2cと半導体チップ1の電極パッド1c、及び図35~図37に示すように半導体チップ3の電極パッド3cと半導体チップ1の電極パッド1cを、それぞれワイヤボンディングによって電気的に接続する。なお、前記ワイヤボンディングでは、まず、チップ間のワイヤボンディングを行い、その後、チップーリード間のワイヤボンディングを行う。その際、チップーリード間のワイヤボンディングでは、それぞれのワイヤループの高さの低い順にワイヤボンディングを行うことが好ましい。例えばQFP9のワイヤボンディングの場合、まず、半導体チップ3の電極パッド3cと半導体チップ1の電極パッド1cとをワイヤ5bによって接続し、さらに半導体チップ2の電極パッド2cと半導体チップ1の電極パッド1cとをワイヤ5bによって接続する。その後、半導体チップ1の電極パッド1cとバーリード8fとをワイヤ5aによって接続し、最後に、半導体チップ1の電極パッド1cとインナリード8eとを接続する。ただし、図示しないキャピラリのワイヤボンディング時の動作への影響等により、前述のワイヤボンディング順が変わってもよいことは言うまでもない。その後、樹脂モールドを行う。樹脂モールド工程では、例えばエポキシ系の熱硬化性樹脂を用いて、各デバイス領域8iごとに図28及び図29に示すような封止体4を形成する。その際、QFP9もダイパッド露出型であるため、ダイパッド8dの下面8dbが露出するように、ダイパッド8d、半導体チップ1、半導体チップ2、半導体チップ3、複数のインナリード8e、複数の吊りリード8c、複数のワイヤ5a及びワイヤ5bを封止する。封止体4の各側面4aからは複数のアウタリード8bが突出した状態となる。その後、タイバーカットを行う。タイバーカット工程では、図35に示す隣り合うアウタリード8bを連結するタイバー8kを切断し、隣り合うアウタリード8b同士を分離する。その後、バリ取りを行う。本実施の形態1のバリ取り工程では、例えばウォータージェット方式によりバリ取りを行う。ウォータージェット方式を採用することにより、パッケージ本体へのダメージを低減することができる。また、ウォータージェット方式を採用しても、本実施の形態2のQFP9では、ダイボンド工程終了時点で吸湿不良対策が施されているため、吸湿不良の問題を回避することができる。その後、めっき形成を行う。めっき工程では、封止体4から突出した複数のアウタリード8b及びダイパッド8dの下面8dbに、例えば錫-ビスマス系等の外装めっきを施す。その後、切断成形を行う。切断成形工程では、複数のアウタリード8bをリードフレーム8の枠部8jから切断分離するとともに、ガルウィング状に曲げ成形する。これにより、個片化の完了となる。その後、マーキングを行う。マーキング工程では、封止体4の表面に、例えばレーザ等を用いて、その製造履歴等をマーキングする。その後、テスト選別を行う。テスト選別工程では、組み立てられたQFP9の電気的特性テストを行い、良品と不良品の選別を行う。その後、ベーク処理を行う。本ベーク処理工程では、例えば125°Cで、約16時間、QFP9を加熱処理する。これにより、QFP9内に含まれている水分を除去することができるため、吸湿不良に対するマージンを増やすこともできる。また、QFP9の反り対策も施すことができる。特にパッケージサイズの大きな半導体装置の反り対策としてより有効である。なお、本ベーク処理は、樹脂モールド工程終了後から所定の時間内に行うことが好ましいが、少なくとも出荷時の梱包前までに行うものである。その後、外観スキャナーを行う。ここでは、スキャナーによりQFP9の外観を検査し、これによってQFP9の組み立て完了となる。その後、完成したQFP9は、QFP9の内部に湿気が入らないように梱包防湿梱包される。その後、このQFP9は、半田材13図45参照を介してマザーボード等に実装リフロー実装される。その際、本実施の形態2のQFP9では、BCB膜2h,2iを有する半導体チップ2がダイパッド8d及び封止体表面から遠い位置に配置されており、QFP9の吸湿不良に対するマージンが増えているため、QFP9の吸湿不良を起こりにくくすることができる。さらに、QFP9の組み立てのダイボンド工程終了時点で吸湿不良対策が施されているため、その組み立てにおいて、仮に早い段階で吸湿不良が発生したとしても、半導体チップ1,2,3のアルミニウム製の電極パッド1c,2c,3cの腐食の発生を抑制することができる。本実施の形態2のQFP9においても、BCB膜2h,2iが形成された半導体チップ2をダイパッド8d及び封止体表面から遠ざけた2段目の位置に配置することにより、ダイパッド8dと封止体4の界面、あるいは封止体表面から水分が浸入したとしてもこの半導体チップ2に水分が到達するのには時間がかかる。つまり、ダイパッド露出型のQFP9のダイパッド8d上に積層された半導体チップ1,2,3において、BCB膜2h,2iが形成された半導体チップ2を2段目に搭載することにより、半導体チップ2が半導体チップ1や半導体チップ3よりダイパッド8dや封止体表面から離れた位置となるため、ダイパッド8dと封止体4の界面、もしくは封止体表面から水分が浸入したとしても、この半導体チップ2に水分が到達する時間を長くかかるようにすることができる。すなわち、QFP9における吸湿不良に対するマージンを増やすことができる。これにより、吸湿不良を起こりにくくすることができるため、QFP9の信頼性の低下を抑制することができる。なお、本実施の形態2のQFP9によって得られるその他の効果については、実施の形態1のQFP6のものと同様であるため、その重複説明は省略する。以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記発明の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。変形例1例えば、前記実施の形態1,2では、ダイパッド8dの周囲に設けられた複数のバーリード8fを有するQFP構造について説明したが、図38及び図39に示すように、バーリード8fがなくてもよい。この場合、前記実施の形態1,2で説明したダイパッド8dの外形サイズよりも大きい外形サイズのダイパッド8dを使用する。そして、1段目の半導体チップ1から露出するダイパッド8dの上面8daにおける周縁部にワイヤ5aを接続するものである。これにより、前記実施の形態1、2に比べ、QFP9の放熱効果をより高めることができる。また、ダイパッド8dの半田接続を行う場合、前記実施の形態1,2に比べ、QFP9を実装基板に実装した際の実装強度を高めることができる。変形例2また、例えば図40及び図41に示すように、ダイパッドの外形サイズが1段目の半導体チップの外形サイズよりも小さいダイパッド、詳細に説明すると、ダイパッド8dの上面8daが半導体チップ1の裏面1bより小さい、所謂、小タブを採用してもよい。なお、図40では、便宜上、図を分かり易くするために各チップの電極パッド及び複数のワイヤを省略して示している。図40のQFP9では、半導体チップ1の裏面1bより小さい面積のダイパッド8dの周囲に開口部8gを介してバーリード8fが設けられており、ダイパッド8dとバーリード8fは、連結部8hによって繋がれている。また、図41の変形例2のQFP9は、実施の形態2のQFP9と同様に、各バーリード8fに対してダウンボンディングが行われている。図41の変形例2のようにQFP9を小タブ構造とすることにより、ダイパッド8dの側面と封止体4との間で剥離が生じたとしても、この剥離が半導体チップ1の表面1aまで到達進展するのを抑制することができる。すなわち、半導体チップ1はシリコンSiから成り、金属例えば、銅Cuから成るリードフレーム8ダイパッド8dと封止体4を構成する樹脂例えば、エポキシ系の熱硬化性樹脂との密着力よりも、半導体チップ1と封止体4を構成する樹脂との密着力の方が高いため、半導体チップ1と樹脂との密着面積がより大きい小タブ構造は、吸湿不良に対するマージンがより大きいと言える。変形例3また、前記実施の形態1,2では、半導体装置がQFPの場合を取り上げて説明したが、前記半導体装置は、ダイパッド露出型で、かつ複数の半導体チップが積層された構造であれば、QFPに限らず、図42~図44の変形例3に示すようなQFNQuadFlatNonleadedPackage10であってもよい。QFN10は、複数のリード8aのそれぞれが上面ワイヤ接合面8aaと下面実装面8abを有し、各リード8aの下面8abが、アウタ部として封止体4の下面4bに露出しているものである。前記半導体装置がQFN10であることにより、実施の形態1,2のQFP6,9に比べて半導体装置の外形サイズを小さくすることができる。なお、変形例1の大タブ構造のQFP9、変形例2の小タブ構造のQFP9、さらには変形例3のQFN10においても、前述のそれぞれの効果以外に、実施の形態1のQFP9と同様の効果を得ることができることは言うまでもない。"