"データ信号線及び走査信号線を備えた表示パネルを備えた表示装置であって、同一基板上に、複数の表示パネルと、外部から入力された入力信号を各表示パネルに供給するための複数の入力信号線とが形成され、上記表示パネルごとに、複数のデータ信号線及び走査信号線と、該データ信号線及び走査信号線それぞれを駆動する、データ信号線駆動回路及び走査信号線駆動回路とが、個別に設けられており、平面的に視て、上記複数の入力信号線は、互いに交差しないように配されていることを特徴とする表示装置。平面的に視て、上記入力信号の入力側とは反対側に設けられた上記表示パネルに対応する入力信号線は、上記入力信号の入力側に設けられた上記表示パネルに対応する入力信号線の外側に配されていることを特徴とする請求項1に記載の表示装置。隣り合う2つの上記表示パネルにおいて、一方の表示パネルに対応する上記複数の入力信号線と、他方の表示パネルに対応する上記複数の入力信号線との間には、各表示パネルに対応する電源線が配されていることを特徴とする請求項1に記載の表示装置。さらに、上記表示パネルごとに対向電極が個別に設けられていることを特徴とする請求項1に記載の表示装置。上記各対向電極には、互いに異なる電位が供給されることを特徴とする請求項4に記載の表示装置。上記複数の表示パネルは、上記対向電極に直流電圧が供給される表示パネルと、上記対向電極に交流電圧が供給される表示パネルとで構成されていることを特徴とする請求項4に記載の表示装置。さらに、上記複数の表示パネルに共通する対向電極が設けられ、上記対向電極には、一定の電位が供給されることを特徴とする請求項1に記載の表示装置。上記表示パネルごとに、データ信号線及び走査信号線の本数が異なっていることを特徴とする請求項1に記載の表示装置。ところが、上記従来の技術では、メインパネル130及びサブパネル140に対して、共通のゲートドライバが設けられているため、無駄な電力を消費してしまうという問題がある。例えば、メインパネル130のみに画像を表示させ、サブパネル140を非表示にするような場合でも、ゲートドライバを構成する各シフトレジスタは順次動作が行われるため、サブパネル140に対応する部分のシフトレジスタについて、その動作に消費される電力が無駄となる。また、ソースドライバ及びドレイン線もメインパネル130及びサブパネル140に対して共通に設けられているため、例えば両パネルにおいて駆動方法を異ならせるようなことはできず、設計自由度が低いという問題がある。本発明は、上記問題点に鑑み、同一基板上に複数の表示パネルを備えた表示装置において、消費電力の削減を図るとともに、設計自由度を高めることを目的とする。本発明に係る表示装置は、上記課題を解決するために、データ信号線及び走査信号線を備えた表示パネルを備えた表示装置であって、同一基板上に、複数の表示パネルと、外部から入力された入力信号を各表示パネルに供給するための複数の入力信号線とが形成され、上記表示パネルごとに、複数のデータ信号線及び走査信号線と、該データ信号線及び走査信号線それぞれを駆動する、データ信号線駆動回路及び走査信号線駆動回路とが、個別に設けられており、平面的に視て、上記複数の入力信号線は、互いに交差しないように配されていることを特徴とする。上記の構成によれば、同一基板上の異なる領域に、表示パネルが設けられ、それぞれに対応して駆動回路及び信号線が個別に設けられているため、各表示パネルを独立して駆動することができる。例えば、2つの表示パネルABが設けられている場合に、1表示パネルABをともに駆動する、2表示パネルAを駆動し、表示パネルBの駆動を停止する、3表示パネルAの駆動を停止し、表示パネルBを駆動する、4表示パネルABの駆動をともに停止する、など使用状況に応じて駆動を制御することができる。よって、消費電力を削減することができるとともに、設計自由度を高めることができる。また、上記の構成によれば、表示パネルAに対応する入力信号線群と、表示パネルBに対応する入力信号線群とによるクロストークの影響を抑えることができる。そのため、表示パネルABで異なる駆動を行う場合に、特に好適である。以上のように、本発明に係る表示装置では、同一基板上に、複数の表示パネルと、外部から入力された入力信号を各表示パネルに供給するための複数の入力信号線とが形成され、上記表示パネルごとに、複数のデータ信号線及び走査信号線と、該データ信号線及び走査信号線それぞれを駆動する、データ信号線駆動回路及び走査信号線駆動回路とが、個別に設けられており、平面的に視て、上記複数の入力信号線は、互いに交差しないように配されている構成である。これにより、同一基板上に複数の表示パネルを備えた表示装置において、消費電力の削減を図るとともに、設計自由度を高めることができる。実施の形態1本発明に係る実施の形態1について、図面を用いて説明すれば、以下のとおりである。なお、説明の便宜のため、以下ではデータ信号線の延伸方向を列方向、走査信号線の延伸方向を行方向とする。ただし、本液晶表示装置あるいはこれに用いられる表示パネルやアクティブマトリクス基板の利用視聴状態において、その走査信号線が横方向に延伸していても縦方向に延伸していてもよいことはいうまでもない。また、アクティブマトリクス基板の1つの画素領域は、表示パネルの1つの画素に対応している。まず、図1及び図2に基づいて本発明の表示装置に相当する液晶表示装置100の構成について説明する。なお、図1は、液晶表示装置100の全体構成を示すブロック図であり、図2のaは、液晶表示装置100における表示パネル10Aの1画素の電気的構成を示す等価回路図であり、図2のbは、液晶表示装置100における表示パネル10Bの1画素の電気的構成を示す等価回路図である。液晶表示装置100は、表示パネル10A10B、データ信号線駆動回路20A20B、走査信号線駆動回路30A30B、保持容量配線駆動回路40A40B、及び、表示制御回路50を備えている。表示パネル10A10Bは、同一のガラス基板2上の異なる領域に、個別に形成されている。表示パネル10Aには、データ信号線11A、走査信号線12A、トランジスタ13A、画素電極14A、及び保持容量配線15Aがそれぞれ設けられ、データ信号線11A及び走査信号線12Aの各交差部に対応して画素PAが設けられている。表示パネル10Bには、データ信号線11B、走査信号線12B、トランジスタ13B、画素電極14B、及び保持容量配線15Bがそれぞれ設けられ、データ信号線11B及び走査信号線12Bの各交差部に対応して画素PBが設けられている。なお、対向基板3図5参照上には、表示パネル10A10Bに共通する対向電極共通電極16が設けられ、対向電極16には一定の電位comが供給される。表示パネル10Aでは、データ信号線11Aは、列方向縦方向、図中上下方向に互いに平行となるように各列に1本ずつ形成されており、走査信号線12Aは、行方向横方向、図中左右方向に互いに平行となるように各行に1本ずつ形成されている。また、保持容量配線15Aが、行方向に互いに平行となるように各行に1本ずつ形成され、走査信号線12Aと対をなすように配置されている。トランジスタ13A及び画素電極14Aは、データ信号線11Aと走査信号線12Aとの各交差部に対応してそれぞれ形成されており、トランジスタ13Aのソース電極sがデータ信号線11Aに接続され、ゲート電極gが走査信号線12Aに接続され、ドレイン電極dが画素電極14Aに接続されている。また、画素電極14Aは、対向電極16との間に液晶を介して液晶容量ClAが形成され、保持容量配線15Aとの間に保持容量ChAが形成されている図2のa参照。これにより、走査信号線12Aに供給されるゲート信号走査信号によってトランジスタ13Aのゲートがオンし、データ信号線11Aからのソース信号データ信号が画素電極14Aに書き込まれると、画素電極14Aに上記ソース信号に応じた電位が付与される。この結果、画素電極14Aと対向電極16との間に介在する液晶に対して上記ソース信号に応じた電圧が印加されることによって、上記ソース信号に応じた階調表示を実現することができる。表示パネル10Bでは、データ信号線11Bは、列方向に互いに平行となるように各列に1本ずつ形成されており、走査信号線12Bは、行方向に互いに平行となるように各行に1本ずつ形成されている。また、保持容量配線15Bが、行方向に互いに平行となるように各行に1本ずつ形成され、走査信号線12Bと対をなすように配置されている。トランジスタ13B及び画素電極14Bは、データ信号線11Bと走査信号線12Bとの各交差部に対応してそれぞれ形成されており、トランジスタ13Bのソース電極sがデータ信号線11Bに接続され、ゲート電極gが走査信号線12Bに接続され、ドレイン電極dが画素電極14Bに接続されている。また、画素電極14Bは、対向電極16との間に液晶を介して液晶容量ClBが形成され、保持容量配線15Bとの間に保持容量ChBが形成されている図2のb参照。これにより、走査信号線12Bに供給されるゲート信号走査信号によってトランジスタ13Bのゲートがオンし、データ信号線11Bからのソース信号データ信号が画素電極14Bに書き込まれると、画素電極14Bに上記ソース信号に応じた電位が付与される。この結果、画素電極14Bと対向電極16との間に介在する液晶に対して上記ソース信号に応じた電圧が印加されることによって、上記ソース信号に応じた階調表示を実現することができる。上記のように構成される表示パネル10Aは、データ信号線駆動回路20A、走査信号線駆動回路30A、及び保持容量配線駆動回路40Aによって駆動され、表示パネル10Bは、データ信号線駆動回路20B、走査信号線駆動回路30B、及び保持容量配線駆動回路40Bによって駆動される。また、表示制御回路50は、データ信号線駆動回路20A20B、走査信号線駆動回路30A30B、及び、保持容量配線駆動回路40A40Bに、表示パネル10A10Bの駆動に必要な各種の信号を供給する。なお、表示制御回路50は、各駆動回路とは異なる外部領域に設けられていても良く、また、各駆動回路と同一基板2上に設けられていても良い。本液晶表示装置100では、周期的に繰り返される垂直走査期間におけるアクティブ期間有効走査期間において、各行の水平走査期間を順次割り当て、各行を順次走査していく。そのため、表示パネル10Aでは、走査信号線駆動回路30Aが、トランジスタ13Aをオンするためのゲート信号を各行の水平走査期間に同期して当該行の走査信号線12Aに対して順次出力し、表示パネル10Bでは、走査信号線駆動回路30Bが、トランジスタ13Bをオンするためのゲート信号を各行の水平走査期間に同期して当該行の走査信号線12Bに対して順次出力する。また、表示パネル10Aでは、データ信号線駆動回路20Aが、各データ信号線11Aに対してソース信号を出力し、表示パネル10Bでは、データ信号線駆動回路20Bが、各データ信号線11Bに対してソース信号を出力する。このソース信号は、液晶表示装置100の外部から表示制御回路50を介してデータ信号線駆動回路20A20Bに供給された映像信号を、データ信号線駆動回路20A20Bにおいて各列に割り当て、昇圧等を施した信号である。さらに、表示パネル10Aでは、保持容量配線駆動回路40Aが、各保持容量配線15Aに対してCS信号を出力し、表示パネル10Bでは、保持容量配線駆動回路40Bが、各保持容量配線15Bに対してCS信号を出力する。このCS信号は、例えば一定の電位comに設定されている。表示制御回路50は、上述したデータ信号線駆動回路20A20B、走査信号線駆動回路30A30B、保持容量配線駆動回路40A40Bを制御することにより、これら各回路から各種の信号を出力させる。なお、具体的な駆動方法については後述する。上記のとおり、本液晶表示装置100では、同一基板2上の異なる領域に、表示パネル10A10Bが設けられ、それぞれに対応して駆動回路及び信号線が個別に設けられているため、表示パネル10A10Bを独立して駆動することができる。そのため、表示パネル10A10Bは、互いに異なる駆動方法を採用することもできる。図3のaは、表示パネル10Aにおける入力信号SigA-1、SigA-2、SigA-3のタイミングチャートを示し、bは、表示パネル10Bにおける入力信号SigB-1、SigB-2、SigB-3のタイミングチャートを示している。この図に示すように、表示パネル10A10Bそれぞれの入力信号の周波数、周期例えば、TA、TB、デューティ比を互いに異ならせることができる。また、図4のaは、表示パネル10Aに供給される電源電圧の範囲を示し、bは、表示パネル10Bに供給される電源電圧の範囲を示している。この図に示すように、例えば、表示パネル10Aの高電位側電源電圧VHAを、表示パネル10Bの高電位側電源電圧VHBよりも大きくなるように設定し、表示パネル10Aの低電位側電源電圧VLAを、表示パネル10Bの低電位側電源電圧VLBよりも小さくなるように設定することができる。これにより、表示パネル10Aの入力電圧の範囲を、表示パネル10Bの入力電圧の範囲よりも大きくすることができる。具体的には、例えば、VHA=10V、VLA=-5V、VHB=5V、VLB=0V、に設定することができる。上記のように各種信号を表示パネル10A10Bそれぞれに応じて設定することができるため、例えば、表示パネル10Aでは、1ライン1H反転駆動を行い、表示パネル10Bでは、2ライン2H反転駆動を行う構成とすることもできる。この場合、データ信号線駆動回路20Aは、出力するソース信号の極性を、同一行の全ての画素について極性を同一にし、かつ1ラインごとに逆転するように設定する。また、データ信号線駆動回路20Bは、出力するソース信号の極性を、同一行の全ての画素について極性が同一にし、かつ2ラインごとに逆転するように設定する。また、表示パネル10A10Bが、互いに異なる解像度で表示する構成とすることもできる。例えば、表示パネル10Aでは、等倍表示を行い、表示パネル10Bでは、2倍角表示を行うこともできる。この場合、データ信号線駆動回路20Aは、映像信号の解像度を行列方向に2倍に変換して表示を行うために、第1行に出力されるソース信号と、第2行に出力されるソース信号との電圧極性および階調を互いに等しくし、第3行に出力されるソース信号と、第4行に出力されるソース信号との電圧極性および階調を互いに等しくする。本液晶表示装置100は、これらの駆動方法に限定されるものではなく、様々な駆動方法を適用することができる。また、本液晶表示装置100では、表示パネル10A10Bを独立して制御することができるため、例えば、1表示パネル10A10Bをともに駆動する、2表示パネル10Aを駆動し、表示パネル10Bの駆動を停止する、3表示パネル10Aの駆動を停止し、表示パネル10Bを駆動する、4表示パネル10A10Bの駆動をともに停止する、など使用状況に応じて駆動を制御することができる。ここで、例えば上記3表示パネル10Aの駆動を停止し、表示パネル10Bを駆動する構成では、表示パネル10Aの駆動信号及び電源電圧をGNDに設定することによって、データ信号線駆動回路20A走査信号線駆動回路30Aを停止状態とすることができる。また、駆動信号をGNDに設定し、電源電圧を通常通りの電圧に設定することによって、データ信号線駆動回路20A走査信号線駆動回路30Aをスタンバイ状態とすることができる。上記の構成によれば、一方の表示パネルの駆動を完全に停止することができるため、消費電力を削減することができる。さらに、本液晶表示装置100では、同一基板2上において、表示制御回路50から端子部80を介して入力される信号を表示パネル10Aに供給するための入力信号線群17Aと、表示制御回路50から端子部80を介して入力される信号を表示パネル10Bに供給するための入力信号線群17Bとが互いに交差しないように配されている。具体的には、図1では、表示制御回路50から端子部80を介して入力される信号を表示パネル10Bに供給するための入力信号線群17Bが、表示制御回路50から端子部80を介して入力される信号を表示パネル10Aに供給するための入力信号線群17Aの外側に配されている。この構成によれば、入力信号線群17A及び入力信号線群17Bによるクロストークの影響を抑えることができる。そのため、表示パネル10A10Bで異なる駆動を行う場合に、特に好適である。なお、外側に配される入力信号線群17Bは、例えばAlのような低抵抗なメタル配線を用いることが好ましい。これにより、配線幅を小さくすることができるため、表示パネルの額縁を狭くすることができる。ここで、本液晶表示装置100の断面構成について説明する。図5は図1のX-Y矢視を模式的に示す断面図である。なお、同図では、各信号線および各絶縁膜は、周知の構成であるため省略している。同図に示すように、本表示パネル10A10Bは、アクティブマトリクス基板4と、これに対向するカラーフィルタ基板5と、両基板45間に配される液晶層6とで構成される。アクティブマトリクス基板4では、ガラス基板基板2上の、表示パネル10Aの領域に走査信号線12A及び保持容量配線15A図示せずが形成され、表示パネル10Bの領域に走査信号線12B及び保持容量配線15B図示せずが形成され、これらを覆うようにゲート絶縁膜図示せずが形成されている。ゲート絶縁膜の上層には、表示パネル10Aの領域にデータ信号線11A図示せずが形成され、表示パネル10Bの領域にデータ信号線11B図示せずが形成されている。なお、ゲート絶縁膜の上層には、表示パネル10A10Bそれぞれの領域に対応して、各トランジスタ13A13B図示せずの半導体層i層及びn層と、n層に接するソース電極及びドレイン電極が形成されている。さらに、各データ信号線を含むメタル層を覆うように無機層間絶縁膜図示せずが形成され、無機層間絶縁膜上に、これよりも厚い有機層間絶縁膜図示せずが形成されている。有機層間絶縁膜上には、表示パネル10Aの領域に画素電極14Aが形成され、表示パネル10Bの領域に画素電極14Bが形成され、さらに、これら画素電極を覆うように配向膜が形成されている。一方、カラーフィルタ基板5では、ガラス基板対向基板3上にブラックマトリクス及び着色層カラーフィルタ層図示せずが形成され、その上層に、表示パネル10A10Bそれぞれの領域に共通する対向電極16が形成され、さらにこれを覆うように配向膜が形成されている。次に、上記の構成を有する本表示パネル10A10Bの製造方法について説明する。表示パネル10A10Bの製造方法には、アクティブマトリクス基板4の製造工程と、カラーフィルタ基板5の製造工程と、両基板を貼り合わせて液晶を充填する組み立て工程とが含まれる。まず、ガラス、プラスチックなどの基板図5ではガラス基板2上に、チタン、クロム、アルミニウム、モリブデン、タンタル、タングステン、銅などの金属膜、それらの合金膜、または、それらの積層膜厚さ1000Å~3000Åをスパッタリング法により成膜し、その後、フォトリソグラフィー技術PhotoEngravingProcess、以下、PEP技術と称し、これにはエッチング工程が含まれるものとするによりパターニングを行い、走査信号線12A12B各トランジスタ13A13Bのゲート電極及び保持容量配線15A15Bを形成する。次いで、走査信号線12A12B及び保持容量配線15A15Bが形成された基板全体に、CVDChemicalVaporDeposition法により窒化シリコンや酸化シリコンなどの無機絶縁膜厚さ3000Å~5000Å程度を成膜し、フォトレジストの除去を行い、ゲート絶縁膜を形成する。続いて、ゲート絶縁膜上基板全体に、CVD法により真性アモルファスシリコン膜厚さ1000Å~3000Åと、リンがドープされたnアモルファスシリコン膜厚さ400Å~700Åとを連続して成膜し、その後、PEP技術によってパターニングを行い、フォトレジストを除去することにより、ゲート電極上に、真性アモルファスシリコン層とnアモルファスシリコン層とからなるシリコン積層体を島状に形成する。続いて、シリコン積層体が形成された基板全体に、チタン、クロム、アルミニウム、モリブデン、タンタル、タングステン、銅などの金属膜、それらの合金膜、または、それらの積層膜厚さ1000Å~3000Åをスパッタリング法により成膜し、その後、PEP技術によりパターニングを行い、データ信号線11A11B、トランジスタ13A13Bのソース電極ドレイン電極、ドレイン引き出し電極、容量電極、及び延伸配線を形成するメタル層の形成。ここでは必要に応じてレジストを除去する。さらに、上記メタル配線形成時のフォトレジスト、またはソース電極及びドレイン電極をマスクとして、シリコン積層体を構成するnアモルファスシリコン層をエッチング除去し、フォトレジストを除去することにより、トランジスタのチャネルを形成する。ここで、半導体層は、上記のようにアモルファスシリコン膜により形成させてもよいが、ポリシリコン膜を成膜させてもよく、また、アモルファスシリコン膜及びポリシリコン膜にレーザアニール処理を行って結晶性を向上させてもよい。これにより、半導体層内の電子の移動速度が速くなり、トランジスタTFTの特性を向上させることができる。次いで、データ信号線11A11Bなどが形成された基板全体に層間絶縁膜を形成する。具体的には、SiH4ガスとNH3ガスとN2ガスとの混合ガスを用い、基板全面を覆うように、厚さ約3000ÅのSiNxからなる無機層間絶縁膜パッシベーション膜をCVDにて形成し、さらに、厚さ約3μmのポジ型感光性アクリル樹脂からなる有機層間絶縁膜をスピンコートやダイコートにて形成する。その後、PEP技術により有機層間絶縁膜にコンタクトホールのパターニングを行い、その後有機層間絶縁膜を焼成する。さらに、有機層間絶縁膜のパターンを用いて、無機層間絶縁膜あるいは無機層間絶縁膜とゲート絶縁膜をエッチング除去してコンタクトホールを形成する。続いて、コンタクトホールが形成された層間絶縁膜上の基板全体に、ITOIndiumTinOxide、IZOIndiumZincOxide、酸化亜鉛、酸化スズなどからなる透明導電膜厚さ1000Å~2000Åをスパッタリング法により成膜し、その後、PEP技術によりパターニングを行い、レジストを除去して各画素電極14A14Bを形成する。最後に、画素電極14A14B上の基板全体に、ポリイミド樹脂を厚さ500Å~1000Åで印刷し、その後、焼成して、回転布にて一方向にラビング処理を行って、配向膜を形成する。以上のようにして、アクティブマトリクス基板4が製造される。以下に、カラーフィルタ基板5の製造工程について説明する。まず、ガラス、プラスチックなどの基板上対向基板全体に、クロム薄膜、または黒色顔料を含有する樹脂を成膜した後にPEP技術によってパターニングを行い、ブラックマトリクスを形成する。次いで、ブラックマトリクスの間隙に、顔料分散法などを用いて、赤、緑及び青のカラーフィルタ層厚さ2μm程度をパターン形成する。続いて、カラーフィルタ層上の基板全体に、ITO、IZO、酸化亜鉛、酸化スズなどからなる透明導電膜厚さ1000Å程度を成膜し、対向電極16comを形成する。最後に、対向電極16上の基板全体に、ポリイミド樹脂を厚さ500Å~1000Åで印刷し、その後、焼成して、回転布にて一方向にラビング処理を行って、配向膜を形成する。上記のようにして、カラーフィルタ基板を製造することができる。以下に、組み立て工程について、説明する。まず、アクティブマトリクス基板4及びカラーフィルタ基板5の一方に、スクリーン印刷により、熱硬化性エポキシ樹脂などからなるシール材料を液晶注入口の部分を欠いた枠状パターンに塗布し、他方の基板に液晶層の厚さに相当する直径を持ち、プラスチックまたはシリカからなる球状のスペーサーを散布する。なお、スペーサーを散布する代わりに、PEP技術によりカラーフィルタ基板5のブラックマトリクス上あるいはアクティブマトリクス基板4のメタル配線上にスペーサーを形成してもよい。次いで、アクティブマトリクス基板4とカラーフィルタ基板5とを貼り合わせ、シール材料を硬化させる。最後に、アクティブマトリクス基板4及びカラーフィルタ基板5並びにシール材料で囲まれる空間に、減圧法により液晶材料を注入した後、液晶注入口にUV硬化樹脂を塗布し、UV照射によって液晶材料を封止することで液晶層6を形成する。以上のようにして、表示パネル10A10Bは、同一の製造工程において、同一の基板上の異なる領域に製造される。次に、本液晶表示装置100の基本的な駆動方法の一例を説明する。ここでは、便宜上、保持容量配線駆動回路15A15Bは省略する。なお、表示パネル10A10Bは互いに独立して駆動することができるものであるため、ここでは、表示パネル10Aを例に挙げて説明する。図6は、液晶表示装置100の駆動方法を説明するためのブロック面図である。表示制御回路50は、外部の信号源例えばチューナから、表示すべき画像を表すデジタルビデオ信号Dvと、当該デジタルビデオ信号Dvに対応する水平同期信号HSYおよび垂直同期信号VSYと、表示動作を制御するための制御信号Dcとを受け取る。また、表示制御回路50は、受け取ったこれらの信号Dv,HSY,VSY,Dcに基づき、そのデジタルビデオ信号Dvの表す画像を表示部に表示させるための信号として、データスタートパルス信号SSPと、データクロック信号SCKと、チャージシェア信号shと、表示すべき画像を表すデジタル画像信号DAビデオ信号Dvに対応する信号と、ゲートスタートパルス信号GSPと、ゲートクロック信号GCKと、ゲートドライバ出力制御信号走査信号出力制御信号GOEとを生成し、これらを出力する。より詳しくは、ビデオ信号Dvを内部メモリで必要に応じてタイミング調整等を行った後に、デジタル画像信号DAとして表示制御回路50から出力し、そのデジタル画像信号DAの表す画像の各画素に対応するパルスからなる信号としてデータクロック信号SCKを生成し、水平同期信号HSYに基づき1水平走査期間毎に所定期間だけハイレベルHレベルとなる信号としてデータスタートパルス信号SSPを生成し、垂直同期信号VSYに基づき1フレーム期間1垂直走査期間毎に所定期間だけHレベルとなる信号としてゲートスタートパルス信号GSPを生成し、水平同期信号HSYに基づきゲートクロック信号GCKを生成し、水平同期信号HSYおよび制御信号Dcに基づきチャージシェア信号sh、ならびにゲートドライバ出力制御信号GOEを生成する。上記のようにして表示制御回路50において生成された信号のうち、デジタル画像信号DA、チャージシェア信号sh、信号電位データ信号電位の極性を制御する信号POL、データスタートパルス信号SSP、およびデータクロック信号SCKは、データ信号線駆動回路20Aに入力され、ゲートスタートパルス信号GSPとゲートクロック信号GCKとゲートドライバ出力制御信号GOEとは、走査信号線駆動回路30Aに入力される。データ信号線駆動回路20Aは、デジタル画像信号DA、データクロック信号SCK、チャージシェア信号sh、データスタートパルス信号SSP、および極性反転信号POLに基づき、デジタル画像信号DAの表す画像の各走査信号線12Aにおける画素値に相当するアナログ電位信号電位を1水平走査期間毎に順次生成し、これらのデータ信号をデータ信号線11Aに出力する。走査信号線駆動回路30Aは、ゲートスタートパルス信号GSPおよびゲートクロック信号GCKと、ゲートドライバ出力制御信号GOEとに基づき、ゲートオンパルス信号を生成し、これらを走査信号線12Aに出力し、これによって走査信号線12Aを選択的に駆動する。上記のようにデータ信号線駆動回路20Aおよび走査信号線駆動回路30Aにより表示パネル10Aのデータ信号線11Aおよび走査信号線12Aが駆動されることで、選択された走査信号線12Aに接続されたトランジスタ13Aを介して、データ信号線11Aから画素電極14Aに信号電位が書き込まれる。これにより各画素PAの液晶層6に電圧が印加され、これによってバックライトからの光の透過量が制御され、デジタルビデオ信号Dvの示す画像が各画素PAに表示される。次に、本実施の形態1における液晶表示装置100の構成例について説明する。図7は、構成例1に係る液晶表示装置100における表示パネル10A10Bの一部を示す等価回路図である。同図に示すように、構成例1の液晶表示装置100では、表示パネル10A10Bが互いに同一の構成を有している。なお、便宜上、表示パネル10A10Bを紙面の横方向に並べて図示しているが、両パネルの並びの方向は限定されるものではない。表示パネル10Aでは、列方向に延伸するデータ信号線11Aが順に並べられ、行方向に延伸する走査信号線12Aが順に並べられ、走査信号線12Aと対をなすように行方向に延伸する保持容量配線15Aが順に並べられている。データ信号線11A及び走査信号線12Aの交差部に対応して画素PAが配されている。また、各画素PAには1つずつ画素電極14Aが設けられ、画素電極14Aは、走査信号線12Aに繋がるトランジスタ13Aを介してデータ信号線11Aに接続されている。上記の構成において、画素電極14A及び保持容量配線15A間に保持容量ChAが形成され、画素電極14Aおよび対向電極com間に液晶容量ClAが形成されている。同様に、表示パネル10Bでは、列方向に延伸するデータ信号線11Bが順に並べられ、行方向に延伸する走査信号線12Bが順に並べられ、走査信号線12Bと対をなすように行方向に延伸する保持容量配線15Bが順に並べられている。データ信号線11B及び走査信号線12Bの交差部に対応して画素PBが配されている。また、各画素PBには1つずつ画素電極14Bが設けられ、画素電極14Bは、走査信号線12Bに繋がるトランジスタ13Bを介してデータ信号線11Bに接続されている。上記の構成において、画素電極14B及び保持容量配線15B間に保持容量ChBが形成され、画素電極14Bおよび対向電極com間に液晶容量ClBが形成されている。図8は、構成例2に係る液晶表示装置100における表示パネル10A10Bの一部を示す等価回路図である。同図に示すように、構成例2の液晶表示装置100では、表示パネル10Aにおけるデータ信号線11A、走査信号線12A、トランジスタ13A、画素電極14A、及び保持容量配線15Aの配列と、表示パネル10Bにおけるデータ信号線11B、走査信号線12B、トランジスタ13B、画素電極14B、及び保持容量配線15Bの配列とが互いに異なっている。表示パネル10Aでは、1つの画素列に対応して2本ずつデータ信号線11Aが設けられ、列方向に隣り合う2つの画素に対応して1本ずつ走査信号線12A及び保持容量配線15Aが設けられている。また、各画素列αβにおいて、列方向に隣り合う2つの画素PAの一方に含まれる画素電極14Aがトランジスタ13Aを介して接続されるデータ信号線11Aと、上記隣り合う2つの画素PAの他方に含まれる画素電極14Aがトランジスタ13Aを介して接続されるデータ信号線11Aとが、互いに異なっている。そして、画素電極14A及び保持容量配線15A間に保持容量ChAが形成され、画素電極14Aおよび対向電極com間に液晶容量ClAが形成されている。上記の構成によれば、隣接する2つの画素に同時にデータ信号電位を書き込むことができるため、画面の書き換え速度を高めることができ、各画素の充電時間を増加させることができる。これに対して、表示パネル10Bでは、各画素PBに2つの画素電極主画素電極14Bm、副画素電極14Bsが設けられ、主画素電極14Bmは、走査信号線12Bに繋がるトランジスタ13Bを介してデータ信号線11Bに接続され、副画素電極14Bsは、容量CBを介して主画素電極14Bmに接続容量結合されている。そして、主画素電極14Bm及び副画素電極14Bsと、保持容量配線15Bとの間に保持容量ChBmChBsが形成され、主画素電極14Bm及び副画素電極14Bsと、対向電極com間に液晶容量ClBmClBsが形成され、主画素電極14Bm及び副画素電極14Bs間に結合容量CBが形成されている。上記の構成によれば、主画素電極14Bmを含む副画素を明副画素とし、副画素電極14Bsを含む副画素を暗副画素とすることができ、明暗副画素によって中間調を表示することができるため、視野角特性を高めることができる。なお、1つの画素PBに3つ以上の画素電極が設けられていても良い。表示パネル10A10Bの画素構成を互いに異ならせる形態について、他の構成構成例3として、DRAM及びSRAMを併用する形態が挙げられる。構成例3の液晶表示装置100では、例えば、表示パネル10Aについては、図7に示すようなDRAM型の画素構成とし、表示パネル10Bについては、図9に示すようなSRAM型の画素構成とすることができる。以下では、表示パネル10Bに適用するSRAM型の画素構成について説明する。図9には、1つの画素PBの電気的構成を概略的に示している。同図において、符号12B112B2は、何れも走査信号線を示し、走査信号線12B2には、走査信号線12B1に入力されるデータの反転信号が入力される。また、符号SW1~SW4はスイッチ回路を示し、符号INV1INV2はインバータを示し、符号M1M2はメモリ信号を示し、符号V1V2は画素電極用信号を示している。スイッチ回路SW1及びスイッチ回路SW2は、相反する動作を行い、例えばスイッチ回路SW1がオン開のときは、スイッチ回路SW2はオフ閉となり、スイッチ回路SW1がオフ閉のときは、スイッチ回路SW2はオン開となる。走査信号線12B2には、走査信号線12B1に入力されるデータの反転信号が入力されるため、例えば、走査信号線12B1がハイレベルのときは、走査信号線12B2はローレベルとなり、走査信号線12B1がローレベルのときは、走査信号線12B2はハイレベルとなる。ここで、走査信号線12B1がハイレベル走査信号線12B2がローレベルになると、スイッチ回路SW1がオン開し、データ信号線11Bのデータが、スイッチ回路SW1を通過し、メモリ信号M1に書き込まれる。次に、走査信号線12B1がローレベル走査信号線12B2がハイレベルになると、スイッチ回路SW2がオン開し、メモリ信号M1に書き込まれたデータが、インバータINV1、メモリ信号M2、インバータINV2、スイッチ回路SW2、メモリ信号M1の経路で保持記憶される。なお、このときのスイッチ回路SW1はオフ閉状態のため、たとえ走査信号線11Bのデータレベルが変化しても、メモリ信号M1のデータは、影響を受けることなく電位レベルは保持記憶される。ここで、メモリ信号M2のレベルは、メモリ信号M1の反転レベルとなる。また、スイッチ回路SW3及びスイッチ回路SW4は、相反する動作を行い、例えばスイッチ回路SW3がオン開のときは、スイッチ回路SW4はオフ閉となり、スイッチ回路SW3がオフ閉のときは、スイッチ回路SW4はオン開となる。これにより、メモリ信号M1がハイレベルメモリ信号M2がローレベルのときは、スイッチ回路SW3がオン開し、画素電極用信号V1が、画素電極14Bに書き込まれる。一方、メモリ信号M1がローレベルメモリ信号M2がハイレベルのときは、スイッチ回路SW4がオン開し、画素電極用信号V2が、画素電極14Bに書き込まれる。なお、画素電極用信号V1V2は、画素電極の電位レベルを設定するものであり、例えば、画素電極用信号V1が黒に相当するレベルであり、画素電極用信号V2が白に相当するレベルである。これにより、メモリ信号M1に記憶されたデータのレベルに応じて、画素電極用信号V1または画素電極用信号V2の何れかが画素電極14Bに書き込まれる。なお、表示パネル10A10Bは、上記の構成例に限定されるものではなく、様々な形態を組み合わせて構成することができる。実施の形態2本発明の実施の形態2に係る液晶表示装置200について、以下に説明する。なお、説明の便宜上、実施の形態1において示した部材と同一の機能を有する部材には同一の符号を付し、その説明を省略する。また、実施の形態1において定義した用語については、特に断らない限り実施の形態2においてもその定義に則って用いるものとする。上述した実施の形態1に係る液晶表示装置100では、対向電極16が、表示パネル10A10Bに共通して設けられているが、本液晶表示装置200では、対向電極が表示パネル10A10Bそれぞれに対応して個別に設けられている。図10は、液晶表示装置200の全体構成を示すブロック図である。同図に示すように、表示パネル10Aに対向電極16Aが設けられ、表示パネル10Bに対向電極16Bが設けられている。それぞれの対向電極16A16Bには、表示制御回路50から個別に対向電極電位COMACOMBが供給される。図11は図10のX-Y矢視を模式的に示す断面図である。アクティブマトリクス基板4側は、図5に示す実施の形態1に係る液晶表示装置100と同様の構成であるが、カラーフィルタ基板5側では、ガラス基板対向基板3上にブラックマトリクス及び着色層カラーフィルタ層図示せずが形成され、その上層において、表示パネル10Aの領域に対向電極16Aが形成され、表示パネル10Bの領域に対向電極16Bが形成され、さらにこれらを覆うように配向膜が形成されている。このように、本液晶表示装置200では、同一基板1上の異なる領域に、表示パネル10A10Bが設けられ、それぞれに対応して駆動回路、信号線及び対向電極が個別に設けられているため、液晶表示装置の駆動方法の設計自由度をさらに向上させることができる。例えば、図12のaに示すように、対向電極16Aに供給する電圧を直流電圧に設定し、対向電極16Bに供給する電圧を交流電圧に設定することにより、表示パネル10AをDC駆動とし、表示パネル10BをAC駆動とすることができる。また、図12のbに示すように、対向電極16A16Bに供給する電圧を何れも交流電圧に設定するとともに、互いの周期周波数を異ならせて、表示パネル10A10Bの駆動タイミングを異ならせることもできる。ここで、本実施の形態2に係る液晶表示装置200は、以下の構成としても良い。図13は、構成例4に係る液晶表示装置200の全体構成を示すブロック図である。同図に示すように、構成例4に係る液晶表示装置200では、表示パネル10Bに対応する対向電極駆動回路60Bが設けられている。対向電極駆動回路60Bは、外部から入力された信号に基づいて対向電極電位COMBを生成し、対向電極16Bに供給する。なお、本構成例4では、対向電極16Aに印加する対向電極電位COMAについては、表示制御回路50から供給する構成としているが、これに限定されるものではなく、表示パネル10Bと同様に、対向電極駆動回路60A図示せずを設け、対向電極駆動回路60Aが、対向電極電位COMAを生成し、対向電極16Aに供給する構成としても良い。なお、本実施の形態2に係る液晶表示装置200では、上記実施の形態1において示した各駆動方法及び製造方法を適用することができる。また、本液晶表示装置200における表示パネル10A10Bは、上記実施の形態1における構成例1~3の表示パネル10A10Bの形態を適用することができることは言うまでもない。実施の形態3本発明の実施の形態3に係る液晶表示装置300について、以下に説明する。なお、説明の便宜上、実施の形態1及び2において示した部材と同一の機能を有する部材には同一の符号を付し、その説明を省略する。また、実施の形態1及び2において定義した用語については、特に断らない限り実施の形態3においてもその定義に則って用いるものとする。本実施の形態3に係る液晶表示装置300では、同一基板2上において、表示制御回路50から端子部80を介して入力される信号を表示パネル10Aに供給するための入力信号線群17Aと、表示制御回路50から端子部80を介して入力される信号を表示パネル10Bに供給するための入力信号線群17Bとが互いに交差しないように配され、かつ、入力信号線群17Aと入力信号線群17Bとの間に、表示パネル10Aに対応する電源線18A、及び、表示パネル10Bに対応する電源線18Bが配されている。なお、電源線18A及び電源線18Bは共通の電源線であっても良い。図14は、構成例5に係る液晶表示装置300の全体構成を示すブロック図である。この図に示す液晶表示装置300では、表示制御回路50から端子部80を介して入力される信号を表示パネル10Bに供給するための入力信号線群17Bが、表示制御回路50から端子部80を介して入力される信号を表示パネル10Aに供給するための入力信号線群17Aの外側に配されているとともに、入力信号線群17Aと入力信号線群17Bとの間に、電源線18A及び電源線18Bが配されている。このように、入力信号線群17A及び入力信号線群17Bの間に、電源線18A及び電源線18Bを介在させることによって、クロストークの影響を、図1に示す液晶表示装置100よりもさらに抑えることができる。ここで、本液晶表示装置は、図15に示すように、表示パネル10A10Bの並ぶ方向と、表示制御回路50から端子部80を介して信号が入力される方向とが互いに異なるように構成されていても良い。この構成構成例6に係る液晶表示装置400では、中央部分に電源線18A18Bを配することにより、上記と同様の効果が得られる。なお、図15に示す、表示パネル10A10Bの並ぶ方向と、表示制御回路50から端子部80を介して信号が入力される方向とが互いに異なる構成は、上記実施の形態1,2に示した各液晶表示装置に適用することができる。図16は、構成例7に係る液晶表示装置500の全体構成を示すブロック図である。同図に示すように、構成例7に係る液晶表示装置500では、表示パネル10Aでは、両サイドに走査信号線駆動回路31A32Aが設けられ、表示パネル10Bでは、一方サイドに走査信号線駆動回路30Bが設けられ、他方サイドに保護回路70Bが設けられ、下側に駆動制御回路90Bデータ信号線駆動回路、タイミングジェネレータ、共通電極駆動回路等が設けられている。ここで、入力信号線群17B1には、端子付近の内部負荷容量が比較的小さいためにESD破壊が懸念される、保護回路70Bが必要な信号線を割り当てる。また、入力信号線群17B2には、内部負荷容量が大きく、保護回路70Bの必要がない信号線群を割り当てる。入力信号線群17B1に入力された信号は、保護回路70Bを通ったあと、タイミングジェネレータに入力され、タイミングジェネレータで生成されたタイミング信号が、走査信号線駆動回路30Bあるいはデータ信号線駆動回路に入力される。なお、保護回路70Bは、各駆動回路内部に設けられていても良い。表示パネル10Aの走査信号線駆動回路31A32A、及び、データ信号線駆動回路20Aには、入力信号線群17Aを介して各制御信号が入力される。なお、表示パネル10Bの走査信号線駆動回路30Bは、表示パネル10Bの列方向片側に設けられていても良く、また、データ信号線駆動回路、タイミングジェネレータ、共通電極駆動回路等は、表示パネル10Bの行方向に設けられていても良い。上記の構成によれば、表示パネル10A10Bの額縁を小さくすることができる。また、表示パネル10A10Bそれぞれを、単体で動作させる場合と同等の動作が可能となるため、効率的な配置が可能となる。さらに、表示パネル10Bの3辺に全ての回路を配置することができるため、表示パネル10Aと表示パネル10Bの間に回路を配置することなく全体パネルを構成することができる。なお、本実施の形態3に係る液晶表示装置500では、上記実施の形態1において示した各駆動方法及び製造方法を適用することができる。また、本液晶表示装置500における表示パネル10A10Bは、上述した各構成例の表示パネル10A10Bの形態を適用することができることは言うまでもない。また、以上説明した液晶表示装置100200300400500では、1つの基板上に2つの表示パネル10A10Bが形成されている構成であるが、本発明の液晶表示装置はこれに限定されるものではなく、1つの基板上に3つ以上の表示パネルが形成され、それぞれの表示パネルに対応する駆動回路データ信号線駆動回路、走査信号線駆動回路等が個別に設けられている構成であっても良い。以上のように、本発明に係る表示装置は、データ信号線及び走査信号線を備えた表示パネルを備えた表示装置であって、同一基板上に、複数の表示パネルと、外部から入力された入力信号を各表示パネルに供給するための複数の入力信号線とが形成され、上記表示パネルごとに、複数のデータ信号線及び走査信号線と、該データ信号線及び走査信号線それぞれを駆動する、データ信号線駆動回路及び走査信号線駆動回路とが、個別に設けられており、平面的に視て、上記複数の入力信号線は、互いに交差しないように配されていることを特徴とする。上記の構成によれば、同一基板上の異なる領域に、表示パネルが設けられ、それぞれに対応して駆動回路及び信号線が個別に設けられているため、各表示パネルを独立して駆動することができる。例えば、2つの表示パネルABが設けられている場合に、1表示パネルABをともに駆動する、2表示パネルAを駆動し、表示パネルBの駆動を停止する、3表示パネルAの駆動を停止し、表示パネルBを駆動する、4表示パネルABの駆動をともに停止する、など使用状況に応じて駆動を制御することができる。よって、消費電力を削減することができるとともに、設計自由度を高めることができる。また、上記の構成によれば、表示パネルAに対応する入力信号線群と、表示パネルBに対応する入力信号線群とによるクロストークの影響を抑えることができる。そのため、表示パネルABで異なる駆動を行う場合に、特に好適である。上記表示装置では、平面的に視て、上記入力信号の入力側とは反対側に設けられた上記表示パネルに対応する入力信号線は、上記入力信号の入力側に設けられた上記表示パネルに対応する入力信号線の外側に配されている構成とすることもできる。上記表示装置では、隣り合う2つの上記表示パネルにおいて、一方の表示パネルに対応する上記複数の入力信号線と、他方の表示パネルに対応する上記複数の入力信号線との間には、各表示パネルに対応する電源線が配されている構成とすることもできる。これにより、表示パネルAに対応する入力信号線群と、表示パネルBに対応する入力信号線群とによるクロストークの影響をさらに抑えることができる。上記表示装置では、さらに、上記表示パネルごとに対向電極が個別に設けられている構成とすることもできる。上記表示装置では、上記各対向電極には、互いに異なる電位が供給される構成とすることもできる。上記表示装置では、上記複数の表示パネルは、上記対向電極に直流電圧が供給される表示パネルと、上記対向電極に交流電圧が供給される表示パネルとで構成されていてもよい。上記の構成によれば、対向電極が表示パネルごとに個別に設けられているため、液晶表示装置の駆動方法の設計自由度をさらに向上させることができる。例えば、一方の対向電極に供給する電圧を直流電圧に設定することにより、対応する表示パネルをDC駆動とし、他方の対向電極に供給する電圧を交流電圧に設定することにより、対応する表示パネルをAC駆動とすることができる。上記表示装置では、さらに、上記複数の表示パネルに共通する対向電極が設けられ、上記対向電極には、一定の電位が供給される構成とすることもできる。これにより、表示装置の構成を簡略することができるとともに、消費電力を削減することもできる。上記表示装置では、上記表示パネルごとに、データ信号線及び走査信号線の本数が異なっている構成とすることもできる。本発明は上記の実施の形態に限定されるものではなく、上記実施の形態を技術常識に基づいて適宜変更したものやそれらを組み合わせて得られるものも本発明の実施の形態に含まれる。"