"LSIを搭載したプリント配線板を筐体の内部に収容し、前記プリント配線板へ前記筐体の外部からケーブルで電気接続するためのコネクタを備える電子装置であって、前記コネクタの近くで、前記LSIに接続する前記プリント配線板の高電位配線と低電位配線の間に、バイパスコンデンサが挿入されてなり、容量素子が、前記筐体側のグランドプレーンと、前記高電位配線および前記低電位配線の少なくとも一方との間に、挿入されてなることを特徴とする電子装置。前記LSIの近くで、前記高電位配線と前記低電位配線の間に、第2のバイパスコンデンサが挿入されてなり、前記容量素子が、前記筐体側のグランドプレーンと、前記LSIと前記第2のバイパスコンデンサの間にある前記高電位配線および前記低電位配線の少なくとも一方との間に、挿入されてなることを特徴とする請求項1に記載の電子装置。前記容量素子が、前記筐体側のグランドプレーンと前記高電位配線および前記低電位配線のいずれか一方の間に、挿入されてなることを特徴とする請求項1または2に記載の電子装置。前記LSIが、前記高電位配線および前記低電位配線のいずれかに切り替え接続可能で、出力信号の取り出しに使用されていない出力端子を有してなり、前記容量素子が、前記筐体側のグランドプレーンと前記出力端子の間に、挿入されてなることを特徴とする請求項3に記載の電子装置。前記高電位配線が、前記LSIの電源配線であり、前記低電位配線が、前記LSIのグランド配線であることを特徴とする請求項1乃至4のいずれか一項に記載の電子装置。前記プリント配線板の基板面に垂直な方向において、前記筐体と前記LSIを搭載したプリント配線板との間で、両者の間隔が周りに較べて最短となる所定面積の最短間隔部が構成され、前記最短間隔部に、前記容量素子の対となる電極が配置されてなることを特徴とする請求項1乃至5のいずれか一項に記載の電子装置。前記筐体が、金属材料からなり、前記容量素子の対となる電極が、前記プリント配線板に形成された配線パターンと、前記筐体の突起部とで構成されてなることを特徴とする請求項6に記載の電子装置。前記筐体が、樹脂材料からなり、前記容量素子の対となる電極が、前記プリント配線板に形成された配線パターンと、前記筐体の突起部に配置された前記グランドプレーンに接続する金属パターンとで構成されてなることを特徴とする請求項6に記載の電子装置。前記配線パターンが、前記プリント配線板における前記LSIの搭載面と反対側の面に形成されてなることを特徴とする請求項7または8に記載の電子装置。前記配線パターンが、前記LSIの直下に形成されてなることを特徴とする請求項9に記載の電子装置。前記容量素子の対となる電極が、前記高電位配線および前記低電位配線の少なくとも一方と接続する前記LSIの上面に形成された金属パターンと、金属材料からなる前記筐体の突起部または樹脂材料からなる前記筐体の突起部に配置された前記グランドプレーンに接続する金属パターンとで構成されてなることを特徴とする請求項6に記載の電子装置。前記電子装置が、車載用の電子機器であることを特徴とする請求項1乃至11のいずれか一項に記載の電子装置。非特許文献2によれば、図13dに示した数式を満たすことで、コモンモードノイズを最小化することができる。従って、コモンモードノイズを低減するためには、必ずしも特許文献1のようにコモンモードチョークをコネクタ付近に備える必要はない。また、大きなコイルや大きなコンデンサを設ければ、それに比例してコモンモードノイズが低減するわけではない。コモンモードノイズを低減するためのちょうど良いインダクタンスとキャパシタンスの組み合わせが存在し、図13dに示した数式を満たしたとき、広い周波数にわたってコモンモードノイズを低減することができる。一方、図13dに示した数式には、LSIとプリント配線板の配線パターンおよび第2のバイパスコンデンサの構成に依存する、多くのパラメータが存在する。従って、実際の電子装置においては、上記高電位配線と低電位配線の寄生インダクタンスおよび寄生キャパシタンスを、設計段階において図13dに示した数式を満たすように所望の値に設定することは困難である。このため、一般的な電子装置においては、図13dに示した数式は満たされておらず、ワイヤハーネスを流れるコモンモード電流で、ワイヤハーネスからノイズ電磁波が放射される。そこで本発明は、LSIを搭載したプリント配線板を筐体の内部に収容し、前記プリント配線板へ筐体の外部からケーブルで電気接続するためのコネクタを備える電子装置であって、コモンモードチョークを用いることなく、前記LSIと前記プリント配線板の配線パターンの構成に依存する寄生インダクタンスと寄生キャパシタンスが存在する場合であってもコモンモードノイズを低減する条件式を満たすことのできる、簡単な構成で安価な電子装置を提供することを目的としている。請求項1に記載の電子装置は、LSIを搭載したプリント配線板を筐体の内部に収容し、プリント配線板へ筐体の外部からケーブルで電気接続するためのコネクタを備える電子装置である。上記電子装置においては、コネクタの近くで、LSIに接続するプリント配線板の高電位配線と低電位配線の間に、バイパスコンデンサが挿入されている。そして、容量素子が、筐体側のグランドプレーンと、プリント配線板の高電位配線および低電位配線の少なくとも一方との間に、挿入されている。上記電子装置におけるLSIは、一般的にはノイズ源であり、コネクタの近くでプリント配線板の高電位配線と低電位配線の間に挿入されているバイパスコンデンサにより、高電位配線と低電位配線で逆向きに流れるノーマルモードノイズを除去している。一方、高電位配線および低電位配線とグランドプレーンの間に発生するコモンモードノイズは、高電位配線と低電位配線を同じ向きに流れ、上記バイパスコンデンサでは除去できない。このため、従来の電子装置では、コモンモードノイズを除去する高価なコモンモードチョークを、コネクタの近くの高電位配線と低電位配線に配置していた。一方、これまでに得られているコモンモードノイズの発生メカニズムの検討結果によれば、コモンモードノイズは、リファレンス電位グランドプレーンの電位とケーブルワイヤハーネス電位の電位差平均電位の差ΔVによって生じ、ケーブルを流れるコモンモード電流で、ケーブルからノイズ電磁波が放射される。また、上記電位差ΔVの発生は、高電位配線と低電位配線の寄生インダクタンスLV,LGおよび高電位配線と低電位配線のグランドプレーンに対する寄生キャパシタンスCV,CGに起因しており、上記電位差ΔVを0にしてコモンモードノイズを最小化するための条件式は、次のようになる。数1LVCV-LGCG=0しかしながら、設計段階において高電位配線と低電位配線の寄生インダクタンスLV,LGおよび寄生キャパシタンスCV,CGを所望の値に設定することは、一般的に困難である。従って、数1の左辺の関係式LVCV-LGCGは、一般的には、>0または<0の値となってしまう。そこで、請求項1に記載の電子装置においては、筐体側のグランドプレーンとプリント配線板の高電位配線および低電位配線の少なくとも一方との間に、容量素子容量値CAを挿入している。該容量素子を挿入することにより、高電位配線および低電位配線の少なくとも一方とグランドプレーンの間の容量値を、容量値CAだけ増加することができる。例えば、数1の左辺の寄生インダクタンスLV,LGと寄生キャパシタンスCV,CGに関する関係式LVCV-LGCGが>0の場合には、適当な容量値CAの容量素子を低電位配線とグランドプレーンの間に挿入することで、LVCV-LGCGCA=0とすることができる。逆に、関係式LVCV-LGCG<0の場合には、適当な容量値CAの容量素子を高電位配線とグランドプレーンの間に挿入することで、LVCVCA-LGCG=0とすることができる。以上のようにして高電位配線および低電位配線が有しているグランドプレーンとの間の寄生キャパシタンスCV,CGならびに高電位配線および低電位配線が有している寄生インダクタンスLV,LGの間の関係式LVCV-LGCGを、上記容量素子の容量値CAの追加で変更し、該関係式の値を0に調整して、ケーブルの電位高電位配線と低電位配線を高周波的に短絡するバイパスコンデンサの接続点の電位とグランドプレーンの電位の電位差ΔVを0にする。これによって、ノイズ源であるLSIが発生するコモンモードノイズを筐体内でキャンセルし、筐体の外部のケーブルにコモンモードノイズが伝達しないようにすることができる。尚、数1の左辺の関係式LVCV-LGCGを変更して値を0に調整する場合、容量素子の追加によらず、インダクタンス素子の追加によっても可能である。しかしながら、容量素子の追加による方法は、後述するように種々の方法で容量値CAの調整が可能であり、より好ましい。以上のようにして、上記電子装置は、LSIを搭載したプリント配線板を筐体の内部に収容し、前記プリント配線板へ筐体の外部からケーブルで電気接続するためのコネクタを備える電子装置であって、コモンモードチョークを用いることなく、前記LSIと前記プリント配線板の配線パターンの構成に依存する寄生インダクタンスと寄生キャパシタンスが存在する場合であってもコモンモードノイズを低減する条件式を満たすことのできる、簡単な構成で安価な電子装置とすることができる。上記電子装置においては、請求項2に記載のように、LSIの近くで、高電位配線と低電位配線の間に、第2のバイパスコンデンサが挿入されていることが好ましい。そして、前記容量素子が、筐体側のグランドプレーンと、LSIと第2のバイパスコンデンサの間にあるプリント配線板の高電位配線および前記低電位配線の少なくとも一方との間に、挿入されている構成とする。上記第2のバイパスコンデンサを有するより詳細な回路モデルを用いたシミュレーションによれば、上記グランドプレーンの電位とケーブル電位との電位差ΔVを0にしてコモンモードノイズを最小化するための条件式は、以下のようになる。数2LIVCIV-LIGCIG{LESL/LPVLPGLESL}LPVCPV-LPGCPG=0ここで、各符号は、第2のバイパスコンデンサよりLSI側の高電位配線と低電位配線についての寄生インダクタンスLIV,LIGとグランドプレーンに対する寄生キャパシタンスCIV,CIG、第2のバイパスコンデンサよりコネクタ側の高電位配線と低電位配線についての寄生インダクタンスLPV,LPGとグランドプレーンに対する寄生キャパシタンスCPV,CPG、および第2のバイパスコンデンサの寄生インダクタンスLESLである。数2において、左辺の第1項であるLIVCIV-LIGCIGは、第2のバイパスコンデンサよりLSI側の高電位配線と低電位配線についての数1の左辺と同様の式であり、左辺の第2項の第2因子であるLPVCPV-LPGCPGは、第2のバイパスコンデンサよりコネクタ側の高電位配線と低電位配線についての数1の左辺と同様の式である。これら左辺の第1項と第2項の第2因子が共に0となれば数2の条件式が満たされるが、一般的には、どちらも0にならない。ここで、数2を詳細に検討すると、左辺の第1項は、LSIの近くに挿入される第2のバイパスコンデンサよりLSI側の高電位配線と低電位配線についての小さな寄生インダクタンスLIV,LIGと寄生キャパシタンスCIV,CIGに係る量であり、第2項の第2因子は、第2のバイパスコンデンサよりコネクタ側の高電位配線と低電位配線についての大きな寄生インダクタンスLPV,LPGと寄生キャパシタンスCPV,CPGに係る量である。従って、これら左辺の第1項と第2項の第2因子が0からずれる量についても、一般的には、左辺の第1項のほうが第2項の第2因子より小さな量となる。また、数2の左辺の第2項の第1因子は、第2のバイパスコンデンサよりコネクタ側の高電位配線と低電位配線についての大きな寄生インダクタンスLPVLPGLESLに対する第2のバイパスコンデンサの非常に小さな寄生インダクタンスLESLの比である。従って、寄生インダクタンスLESLが十分に小さな第2のバイパスコンデンサを用いれば、左辺の第2項は、第1項に較べて十分に小さな量となり、無視することができる。以上の検討結果より、請求項2に記載の電子装置においては、第2のバイパスコンデンサよりLSI側の高電位配線および低電位配線の少なくとも一方と筐体側のグランドプレーンの間に容量素子を挿入して、数2の左辺の第1項が0となるように補正している。この構成によれば、補正のための上記容量素子も、第2のバイパスコンデンサよりLSI側の高電位配線と低電位配線の寄生キャパシタンスCIV,CIGに対応した、小さな容量値のものであってよい。従って、後述するように、例えば上記容量素子をプリント配線板の配線パターンを用いて形成する場合には、該配線パターンの占有面積を小さくすることができる。上記電子装置において、数1や数2の左辺を補正して0にする上記容量素子は、高電位配線および低電位配線の両方に挿入して、左辺を0にするようにしてもよい。特に、数1の左辺の関係式LVCV-LGCGについて、>0または<0が推定できない場合には、上記容量素子を予め高電位配線および低電位配線の両方に挿入して、後でトリミング等により容量値CAを調整することが好ましい。しかしながら、第1項の高電位配線の寄生インダクタンスLVと寄生キャパシタンスCVの積LVCVと、第1項の低電位配線の寄生インダクタンスLGと寄生キャパシタンスCGの積LGCGとで、どちらが大きいか予め推定できる場合には、積の小さいほうの配線に挿入すれば十分である。従って、この場合には、請求項3に記載のように、上記容量素子が筐体側のグランドプレーンと高電位配線および低電位配線のいずれか一方の間に挿入されている構成とすることが、小型化する上でより好ましい。また、請求項4に記載のように、LSIが、高電位配線および低電位配線のいずれかに切り替え接続可能で、出力信号の取り出しに使用されていない出力端子を有している場合には、前記容量素子が、筐体側のグランドプレーンと該出力端子の間に挿入されている構成とすることが好ましい。これによれば、上記寄生インダクタンスと寄生キャパシタンスの積について、高電位配線と低電位配線のどちらが大きいかを予め推定できない場合であっても、上記出力端子に挿入した一つの容量素子で、高電位配線に挿入した状態と低電位配線に挿入した状態を切り替え使用することができる。上記電子装置における高電位配線と低電位配線は、代表的には、請求項5に記載のように、高電位配線が、LSIの電源配線であり、低電位配線が、LSIのグランド配線である。しかしながら、これに限らず、高電位配線がCAN通信を制御するLSIのHigh配線であり、低電位配線が該LSIのLow配線であってもよい。上記電子装置における容量素子は、前述したように、高電位配線または低電位配線の寄生キャパシタンスを補正する、該寄生キャパシタンス程度の容量値の小さなものである。また、上記容量素子は、プリント配線板の高電位配線または低電位配線と、グランドプレーンとの間に挿入する必要がある。一般的には、高電位配線および低電位配線が形成されたプリント配線板に最も近い金属からなる筐体が、グランドプレーンとなる。また、樹脂からなる筐体の場合には、グランドプレーンと等電位の電極を筐体内に設ける必要がある。以上のことから、上記電子装置においては、請求項6に記載のように、プリント配線板の基板面に垂直な方向において、筐体とLSIを搭載したプリント配線板との間で、両者の間隔が周りに較べて最短となる所定面積の最短間隔部を構成し、該最短間隔部に、前記容量素子の対となる電極を配置することが好ましい。これによれば、高電位配線または低電位配線の寄生キャパシタンスを補正する上記容量素子を、筐体内の上記最短間隔部に特定できるため、上記容量素子の容量値の設定が容易になる。すなわち、上記電極の対向面積と間隔および電極間への誘電体の挿入等により、所望する容量値の上記容量素子を、所望するサイズで構成することができる。上記最短間隔部に容量素子の対となる電極を配置する場合、筐体が金属材料からなる場合には、請求項7に記載のように、容量素子の対となる電極を、プリント配線板に形成された配線パターンと、当該筐体の突起部とで構成することができる。また、筐体が樹脂材料からなる場合には、請求項8に記載のように、容量素子の対となる電極を、プリント配線板に形成された配線パターンと、当該筐体の突起部に配置されたグランドプレーンに接続する金属パターンとで構成することができる。ノイズ源であるLSIの周辺は、一般的にプリント配線板上において電子部品の実装密度が特に大きい部分であるが、上記容量素子の一方の電極を構成する配線パターンは、請求項9に記載のように、プリント配線板における電子部品の配置が比較的少ない、LSIの搭載面と反対側の面に形成してもよい。また、この場合には、請求項9に記載のように、上記配線パターンをLSIの直下に形成してもよい。また、上記最短間隔部に容量素子の対となる電極を配置する場合、請求項11に記載のように、容量素子を、高電位配線および低電位配線の少なくとも一方と接続するLSIの上面に形成された金属パターンと、金属材料からなる筐体の突起部または樹脂材料からなる筐体の突起部に配置されたグランドプレーンに接続する金属パターンとで構成することも可能である。尚、上記した各構成の容量素子において、前述したケーブルとグランドプレーンの電位差ΔVを0にする最適な容量値に設定するには、例えば上記した配線パターンや金属パターンを予め大きめの面積に形成しておき、ノイズ発生状況の確認と上記配線パターンや金属パターンのトリミングの実施を繰り返すことで、最適値を見いだすことができる。以上のようにして、上記電子装置は、LSIを搭載したプリント配線板を筐体の内部に収容し、前記プリント配線板へ筐体の外部からケーブルで電気接続するためのコネクタを備える電子装置であって、コモンモードチョークを用いることなく、前記LSIと前記プリント配線板の配線パターンの構成に依存する寄生インダクタンスと寄生キャパシタンスが存在する場合であってもコモンモードノイズを低減する条件式を満たすことのできる、簡単な構成で安価な電子装置とすることができる。従って、上記電子装置は、請求項12に記載のように、種々の電子機器が密集して配置され、多数のワイヤハーネス接続されている、車載用の電子機器として好適である。以下、本発明に係る電子装置の実施形態を、図に基づいて説明する。図1は、本発明の一例である電子装置100を模式的に示した図で、図1aは、電子装置100に収容されているプリント配線板20の外観を示した上面図であり、図1bは、電子装置100の断面図である。尚、図1bに示す電子装置100の断面は、筐体30に収容された状態にあるプリント配線板20についての図1aにおける一点鎖線A-Aでの断面に対応している。また、図1に示すプリント配線板20と電子装置100において、図12に示した回路モデルと対応する部分については、同じ符号を付した。図1に示す電子装置100は、LSI10を搭載したプリント配線板20を筐体30の内部に収容し、プリント配線板20へ筐体30の外部からケーブル図示省略で電気接続するためのコネクタ40を備える電子装置である。該電子装置100においては、図1aに示すように、コネクタ40の近くで、LSI10に接続するプリント配線板20の高電位配線である電源配線VCCと低電位配線であるグランド配線GNDの間に、図12の回路モデルに示したバイパスコンデンサBP1が挿入されている。そして、図1bに示す容量素子50が、グランドプレーンである筐体30と、プリント配線板20のグランド配線GNDの間に挿入されている。図1bに示す電子装置100においては、プリント配線板20の基板面に垂直な方向において、筐体30とLSI10を搭載したプリント配線板20との間で、両者の間隔が周りに較べて最短の間隔dとなる所定面積の最短間隔部MNSを構成し、該最短間隔部MNSに、容量素子50の対となる電極50a,50bを配置した構成となっている。すなわち、筐体30は金属材料からなり、容量素子50の対となる電極50a,50bは、プリント配線板20に形成されたグランド配線GNDに接続する配線パターン電極50aと、筐体30の突起部30t電極50bとで構成されている。図1の電子装置100におけるLSI10は、一般的にはノイズ源であり、コネクタ40の近くでプリント配線板20の電源配線VCCとグランド配線GNDの間に挿入されている図1aに示すバイパスコンデンサBP1により、電源配線VCCとグランド配線GNDで逆向きに流れるノーマルモードノイズを除去している。一方、電源配線VCCおよびグランド配線GNDとグランドプレーンである筐体30の間に発生するコモンモードノイズは、電源配線VCCとグランド配線GNDを同じ向きに流れ、上記バイパスコンデンサBP1では除去できない。このため、従来の電子装置では、コモンモードノイズを除去する高価なコモンモードチョークを、コネクタ40の近くの電源配線VCCとグランド配線GNDに配置していた。一方、図11~図13で説明したように、これまでに得られているコモンモードノイズの発生メカニズムの検討結果によれば、コモンモードノイズは、リファレンス電位グランドプレーンの電位とケーブルワイヤハーネス電位の電位差平均電位の差ΔVによって生じ、ケーブルを流れるコモンモード電流で、ケーブルからノイズ電磁波が放射される。また、上記電位差ΔVの発生は、電源配線VCCとグランド配線GNDの寄生インダクタンスLV,LGおよび電源配線VCCとグランド配線GNDのグランドプレーンに対する寄生キャパシタンスCV,CGに起因しており、上記電位差ΔVを0にしてコモンモードノイズを最小化するための条件式は、次のようになる。数1LVCV-LGCG=0しかしながら、設計段階において電源配線VCCとグランド配線GNDの寄生インダクタンスLV,LGおよび寄生キャパシタンスCV,CGを所望の値に設定することは、一般的に困難である。従って、数1の左辺の関係式LVCV-LGCGは、一般的には、>0または<0の値となってしまう。そこで、図1の電子装置100においては、グランドプレーン筐体30とプリント配線板20のグランド配線GNDの間に、容量素子50容量値CAを挿入している。該容量素子50を挿入することにより、図1の電子装置100においては、グランド配線GNDとグランドプレーン筐体30の間の容量値を、容量値CAだけ増加することができる。図1の電子装置100は、数1の左辺の寄生インダクタンスLV,LGと寄生キャパシタンスCV,CGに関する関係式LVCV-LGCGが>0の場合に相当し、適当な容量値CAの容量素子50をグランド配線GNDとグランドプレーンの間に挿入することで、LVCV-LGCGCA=0としている。図2は、別の例である電子装置101を模式的に示した図で、図2aは、電子装置101に収容されているプリント配線板21の外観を示した上面図であり、図2bは、電子装置101の断面図である。尚、図2bに示す電子装置101の断面は、筐体31に収容された状態にあるプリント配線板21についての図2aにおける一点鎖線B-Bでの断面に対応している。図1に示す電子装置100においては、容量素子50が、グランドプレーンである筐体30とLSI10に接続するプリント配線板20の低電位配線であるグランド配線GNDの間に挿入されていた。これに対して、図2に示す電子装置101においては、容量素子51が、グランドプレーンである金属材料からなる筐体31と、LSI11に接続するプリント配線板21の高電位配線である電源配線VCCとの間に挿入されている。すなわち、電子装置101においては、容量素子51の対となる電極51a,51bが、プリント配線板21に形成された電源配線VCCに接続する配線パターン電極51aと、筐体31の突起部31t電極51bとで構成されている。図2の電子装置101は、数1の左辺の寄生インダクタンスLV,LGと寄生キャパシタンスCV,CGに関する関係式LVCV-LGCGが<0の場合に相当し、適当な容量値CAの容量素子50をグランド配線GNDとグランドプレーンの間に挿入することで、LVCVCA-LGCG=0としている。以上のようにして、図1および図2に示す電子装置100,101においては、プリント配線板20,21の高電位配線である電源配線VCCおよび低電位配線であるグランド配線GNDが有しているグランドプレーンとの間の寄生キャパシタンスCV,CGならびに電源配線VCCおよびグランド配線GNDが有している寄生インダクタンスLV,LGの間の関係式LVCV-LGCGを、容量素子50,51の容量値CAの追加で変更し、該関係式の値を0に調整して、図12に示したケーブルの電位電源配線VCCとグランド配線GNDを高周波的に短絡するバイパスコンデンサBP1の接続点の電位とグランドプレーンの電位の電位差ΔVを0にする。これによって、ノイズ源であるLSI10,11が発生するコモンモードノイズを筐体30,31内でキャンセルし、筐体30,31の外部のケーブルにコモンモードノイズが伝達しないようにすることができる。尚、数1の左辺の関係式LVCV-LGCGを変更して値を0に調整する場合、容量素子50,51の追加によらず、インダクタンス素子の追加によっても可能である。しかしながら、容量素子50,51の追加による方法は、図1と図2に示した構造に限らず、後述するように種々の方法で容量値CAの調整が可能であり、より好ましい。以上のようにして、図1および図2に例示した上記電子装置100,101は、LSI10,11を搭載したプリント配線板20,21を筐体30,31の内部に収容し、プリント配線板20,21へ筐体30,31の外部からケーブルで電気接続するためのコネクタ40を備える電子装置であって、コモンモードチョークを用いることなく、LSI10,11とプリント配線板20,21の配線パターンの構成に依存する寄生インダクタンスLV,LGと寄生キャパシタンスCV,CGが存在する場合であってもコモンモードノイズを低減する条件式を満たすことのできる、簡単な構成で安価な電子装置とすることができる。次に、図1および図2に示した電子装置100,101の変形例について説明する。図3は、電子装置に収容される別のプリント配線板22の外観を示した上面図である。尚、以降に示すプリント配線板22~25を筐体内に収容した電子装置の断面図については、図1bおよび図2bと同様であり、記載を省略した。図3に示すプリント配線板22においては、数1の関係式を補正する容量素子の一方の電極が、LSI12に接続する高電位配線の電源配線VCCおよび低電位配線のグランド配線GNDの両方電極52av,52agに挿入されている。そして、グランド配線GNDに挿入されている電極52agは、トリミングTR1,TR2によって、その容量値CAが調整されている。図3に示す電子装置のプリント配線板22のように、数1の左辺を補正して0にする容量素子は、高電位配線および低電位配線の両方に挿入して、左辺を0にするようにしてもよい。特に、数1の左辺の関係式LVCV-LGCGについての>0または<0が推定できない場合には、図3のプリント配線板22のように、容量素子の一方の電極を予め高電位配線および低電位配線の両方電極52av,52agに挿入しておき、後でトリミング等により容量値CAを調整することが好ましい。しかしながら、高電位配線の寄生インダクタンスLVと寄生キャパシタンスCVの積LVCVと、低電位配線の寄生インダクタンスLGと寄生キャパシタンスCGの積LGCGとで、どちらが大きいか予め推定できる場合には、積の小さいほうの配線に挿入すれば十分である。従って、この場合には、図1および図2に示した電子装置100,101のように、容量素子50,51が筐体30,31側のグランドプレーンと高電位配線の電源配線VCCおよび低電位配線のグランド配線GNDのいずれか一方の間に挿入されている構成とすることが、小型化する上でより好ましい。図4は、電子装置に収容される別のプリント配線板23の外観を示した上面図である。図4に示すプリント配線板23のLSI13は、高電位配線である電源配線VCCおよび低電位配線であるグランド配線GNDのいずれかに切り替え接続可能で、出力信号の取り出しに使用されていない出力端子13oを有している。そして、筐体側のグランドプレーンとの間に挿入されて数1の関係式を補正する容量素子の一方の電極53aが、該出力端子13oに接続されている。図4のプリント配線板23を備える電子装置によれば、上記寄生インダクタンスと寄生キャパシタンスの積LVCV,LGCGについて、高電位配線電源配線VCCと低電位配線グランド配線GNDのどちらが大きいかを予め推定できない場合であっても、上記電極53aを持つ出力端子13oに挿入した一つの容量素子で、高電位配線に挿入した状態と低電位配線に挿入した状態を切り替え使用することができる。図5は、電子装置に収容される別のプリント配線板24の外観を示した上面図である。図5に示す電子装置のプリント配線板24においては、LSI14の近くで、高電位配線である電源配線VCCと低電位配線であるグランド配線GNDの間に、図12に示した第2のバイパスコンデンサBP2が挿入されている。そして、筐体側のグランドプレーンとの間に挿入される容量素子の一方の電極54aが、LSI14と第2のバイパスコンデンサBP2の間にあるプリント配線板24のグランド配線GNDに接続された構成となっている。図11~図13で説明したように、上記第2のバイパスコンデンサBP2を有する詳細な回路モデルを用いたシミュレーションによれば、グランドプレーンの電位とケーブル電位との電位差ΔVを0にしてコモンモードノイズを最小化するための条件式は、以下のようになる。数2LIVCIV-LIGCIG{LESL/LPVLPGLESL}LPVCPV-LPGCPG=0ここで、各符号は、第2のバイパスコンデンサBP2よりLSI側の高電位配線と低電位配線についての寄生インダクタンスLIV,LIGとグランドプレーンに対する寄生キャパシタンスCIV,CIG、第2のバイパスコンデンサよりコネクタ側の高電位配線と低電位配線についての寄生インダクタンスLPV,LPGとグランドプレーンに対する寄生キャパシタンスCPV,CPG、および第2のバイパスコンデンサの寄生インダクタンスLESLである。数2において、左辺の第1項であるLIVCIV-LIGCIGは、第2のバイパスコンデンサBP2よりLSI側の高電位配線と低電位配線についての数1の左辺と同様の式であり、左辺の第2項の第2因子であるLPVCPV-LPGCPGは、第2のバイパスコンデンサBP2よりコネクタ側の高電位配線と低電位配線についての数1の左辺と同様の式である。これら左辺の第1項と第2項の第2因子が共に0となれば数2の条件式が満たされるが、一般的には、どちらも0にならない。ここで、数2を詳細に検討すると、左辺の第1項は、LSIの近くに挿入される第2のバイパスコンデンサBP2よりLSI側の高電位配線と低電位配線についての小さな寄生インダクタンスLIV,LIGと寄生キャパシタンスCIV,CIGに係る量であり、第2項の第2因子は、第2のバイパスコンデンサBP2よりコネクタ側の高電位配線と低電位配線についての大きな寄生インダクタンスLPV,LPGと寄生キャパシタンスCPV,CPGに係る量である。従って、これら左辺の第1項と第2項の第2因子が0からずれる量についても、一般的には、左辺の第1項のほうが第2項の第2因子より小さな量となる。また、数2の左辺の第2項の第1因子は、第2のバイパスコンデンサBP2よりコネクタ側の高電位配線と低電位配線についての大きな寄生インダクタンスLPVLPGLESLに対する第2のバイパスコンデンサBP2の非常に小さな寄生インダクタンスLESLの比である。従って、寄生インダクタンスLESLが十分に小さな第2のバイパスコンデンサBP2を用いれば、左辺の第2項は、第1項に較べて十分に小さな量となり、無視することができる。以上の検討結果より、図5のプリント配線板24を備える電子装置においては、第2のバイパスコンデンサBP2よりLSI14側のグランド配線GNDに接続した電極54aと金属材料からなる筐体の電極で容量素子を構成し、第2のバイパスコンデンサBP2よりLSI14側のグランド配線GNDと筐体側のグランドプレーンの間に容量素子を挿入して、数2の左辺の第1項が0となるように補正している。この構成によれば、補正のための上記容量素子も、第2のバイパスコンデンサBP2よりLSI14側の電源配線VCCとグランド配線GNDの寄生キャパシタンスCIV,CIGに対応した、小さな容量値のものであってよい。従って、図5に示すように、上記容量素子の電極電極54aをプリント配線板24の配線パターンを用いて形成する場合には、該配線パターンの占有面積を小さくすることができる。尚、図5に示したプリント配線板24では、数2の左辺の第1項LIVCIV-LIGCIGが>0であるため、容量素子の電極54aが、第2のバイパスコンデンサBP2よりLSI14側のグランド配線GNDに接続されていた。しかしながら、数2の左辺の第1項LIVCIV-LIGCIGが<0の場合には、容量素子の電極を第2のバイパスコンデンサBP2よりLSI14側の電源配線VCCに接続することは言うまでもない。また、図3に示したプリント配線板22のように、容量素子の電極を第2のバイパスコンデンサBP2よりLSI14側の電源配線VCCとグランド配線GNDの両方に接続しておき、後でトリミングにより容量値を調整することも可能である。図6は、電子装置に収容される別のプリント配線板25の外観を示した上面図である。図6に示すプリント配線板25のLSI15は、図4に示したLSI13と同様で、電源配線VCCおよびグランド配線GNDのいずれかに切り替え接続可能で、出力信号の取り出しに使用されていない出力端子15oを有している。そして、筐体側のグランドプレーンとの間に挿入されて数2の左辺の第1項LIVCIV-LIGCIGを補正する容量素子の一方の電極55aが、該出力端子15oに接続されている。図6のプリント配線板25を備える電子装置においても、図4に示したプリント配線板23を備える電子装置と同様に、上記電極55aを持つ出力端子15oに挿入した一つの容量素子で、電源配線VCCに挿入した状態とグランド配線GNDに挿入した状態を切り替え使用することができる。一方、図6のプリント配線板25における電極55aは、LSI15の近くで電源配線VCCとグランド配線GNDの間に第2のバイパスコンデンサBP2が挿入されているため、図4に示したプリント配線板23における電極53aに較べて、より小さな占有面積とすることができる。以上に説明した電子装置においては、筐体側のグランドプレーンと高電位配線である電源配線VCCおよび低電位配線であるグランド配線GNDの少なくとも一方との間に容量素子を挿入して、ケーブルとグランドプレーンの間の電位差ΔVを0に補正し、ケーブルにコモンモード電流が流れないようにして、ケーブルからのコモンモードノイズの放射を抑制していた。電子装置に接続するケーブルからのコモンモードノイズの放射は、上記したように、代表的には、高電位配線であるLSIの電源配線VCCと低電位配線であるLSIのグランド配線GNDの組で発生する。しかしながら、これに限らず、CAN通信を制御するLSIを有した電子装置においては、高電位配線であるCAN通信を制御するLSIのHigh配線と低電位配線である該LSIのLow配線の組においても発生する可能性がある。該CAN通信を制御するLSIを有した電子装置においても、筐体側のグランドプレーンと高電位配線であるHigh配線および低電位配線であるLow配線の少なくとも一方との間に上記と同様の容量素子を挿入して、ケーブルとグランドプレーンの間の電位差ΔVを0に補正し、ケーブルにコモンモード電流が流れないようにして、ケーブルからのコモンモードノイズの放射を抑制することができる。次に、上記した高電位配線および低電位配線の寄生キャパシタンスCV,CGを補正する容量素子の構成について、詳細に説明する。上記した電子装置における容量素子は、前述したように、高電位配線または低電位配線の寄生キャパシタンスCV,CGを補正する、該寄生キャパシタンスCV,CG程度の容量値CAの小さなものである。また、上記容量素子は、プリント配線板の高電位配線または低電位配線と、グランドプレーンとの間に挿入する必要がある。一般的には、高電位配線および低電位配線が形成されたプリント配線板に最も近い金属からなる筐体が、グランドプレーンとなる。また、樹脂からなる筐体の場合には、グランドプレーンと等電位の電極を筐体内に設ける必要がある。以上のことから、上記電子装置においては、図1bと図2bで例示したように、プリント配線板20,21の基板面に垂直な方向において、筐体30,31とLSI10,11を搭載したプリント配線板20,21との間で、両者の間隔が周りに較べて最短となる所定面積の最短間隔部MNSを構成し、該最短間隔部MNSに、容量素子50,51の対となる電極50a,50bおよび電極51a,51bを配置することが好ましい。これによれば、高電位配線または低電位配線の寄生キャパシタンスCV,CGを補正する上記容量素子を、筐体内の上記最短間隔部に特定できるため、上記容量素子の容量値CAの設定が容易になる。すなわち、上記電極の対向面積と間隔および電極間への誘電体の挿入等により、所望する容量値CAの上記容量素子を、所望するサイズで構成することができる。上記最短間隔部MNSに容量素子の対となる電極を配置する場合、図1bと図2bで例示したように、筐体30,31が金属材料からなる場合には、容量素子50,51の対となる電極50a,50bおよび電極51a,51bを、プリント配線板20,21に形成された配線パターン電極50a,51aと、当該筐体30,31の突起部30t,31t電極50b,51bとで構成することができる。図7は、樹脂材料からなる筐体を用いる場合を示した図で、図7aは、プリント配線板20の外観を示した上面図であり、図7bは、図7aのプリント配線板20を収容した電子装置102の断面図である。尚、図7aに示すプリント配線板20は、図1aに示したプリント配線板20と同じものである。また、図7bに示す電子装置102の断面は、筐体32に収容された状態にあるプリント配線板20についての図7aにおける一点鎖線C-Cでの断面に対応している。図7bに示す電子装置102のように、筐体32が樹脂材料からなる場合には、容量素子56の対となる電極50a,56bを、プリント配線板20に形成された配線パターン電極50aと、当該筐体32の突起部32tに配置されたグランドプレーンに接続する金属パターン電極56bとで構成することができる。図8は、別の容量素子の構成例を模式的に示した図で、図8aは、プリント配線板26の外観を示した上面図であり、図8bは、図8aのプリント配線板26を収容した電子装置103の断面図である。尚、図8bに示す電子装置103の断面は、筐体33に収容された状態にある図8aのプリント配線板26の一点鎖線D-Dでの断面に対応している。図8に示す電子装置103においては、筐体33側のグランドプレーンと低電位配線であるグランド配線GNDの間に、容量素子57が挿入されている。容量素子57の一方の電極57aを構成するグランド配線GNDに接続された配線パターンは、LSI10の搭載面と反対側の面に形成されている。そして、該反対側の面において、筐体33とプリント配線板26との間で最短間隔部MNSが構成され、該最短間隔部MNSに、容量素子57の対となる電極57a,57bが配置されている。ノイズ源であるLSIの周辺は、一般的にプリント配線板上において電子部品の実装密度が特に大きい部分であるが、図8に示す電子装置103のように、容量素子の一方の電極を構成する配線パターンは、プリント配線板における電子部品の配置が比較的少ない、LSIの搭載面と反対側の面に形成してもよい。図9は、図8に示した電子装置103の変形例で、図9aは、プリント配線板27の外観を示した上面図であり、図9bは、図9aのプリント配線板27を収容した電子装置104の断面図である。尚、図9bに示す電子装置104の断面は、筐体34に収容された状態にある図9aのプリント配線板27の一点鎖線E-Eでの断面に対応している。図9に示す電子装置104のプリント配線板27においては、LSI16の近くで、電源配線VCCとグランド配線GNDの間に、第2のバイパスコンデンサBP2が挿入されている。そして、グランドプレーンである筐体34とグランド配線GNDの間で、LSI16の直下に容量素子58が挿入された構成となっている。すなわち、容量素子58の一方の電極58aを構成するグランド配線GNDに接続された配線パターンは、LSI16の搭載面と反対側で、LSI16の直下に形成されている。そして、該反対側の面において、筐体34とプリント配線板27との間で最短間隔部MNSが構成され、該最短間隔部MNSに、容量素子58の対となる電極58a,58bが配置された構成となっている。このように、容量素子の一方の電極を構成する配線パターンは、プリント配線板におけるLSIの搭載面と反対側で、LSIの直下に形成してもよい。図10は、別の容量素子の構成例を模式的に示した図で、図10aは、プリント配線板28の外観を示した上面図であり、図10bは、図10aのプリント配線板28を収容した電子装置105の断面図である。尚、図10bに示す電子装置105の断面は、筐体35に収容された状態にある図10aのプリント配線板28の一点鎖線F-Fでの断面に対応している。図10に示す電子装置105のプリント配線板28においても、LSI17の近くで、電源配線VCCとグランド配線GNDの間に、第2のバイパスコンデンサBP2が挿入されている。一方、図10に示す電子装置105では、図9に示した電子装置104と異なり、グランドプレーンである筐体35とグランド配線GNDの間で、LSI17の直上に容量素子59が挿入された構成となっている。すなわち、容量素子59を構成するプリント配線板28側の電極59aは、グランド配線GNDと接続するLSI17の上面に形成された金属パターンからなる。そして、LSI17の上方において、金属材料からなる筐体35とプリント配線板28に搭載されたLSIとの間で最短間隔部MNSが構成され、該最短間隔部MNSに、容量素子59の対となる電極59a,59bが配置された構成となっている。このように、容量素子は、高電位配線および低電位配線の少なくとも一方と接続するLSIの上面に形成された金属パターンと、金属材料からなる筐体の突起部または樹脂材料からなる筐体の突起部に配置されたグランドプレーンに接続する金属パターンとで構成することも可能である。また、図10に示す電子装置105においては、LSI17の上面に形成された電極59aとの電気接続が、LSI17の外部に引き出されたグランド配線GNDとの間で行われている。しかしながらこれに限らず、LSI17の上面に形成された電極59aとの電気接続は、LSI17のパッケージ内にあるグランド配線GNDとの間で行うようにしてもよい。また、この場合には、図10に示す電極59aを、LSI17のパッケージの内側に形成するようにしてもよい。尚、上記した各構成の容量素子において、前述したケーブルとグランドプレーンの電位差ΔVを0にする最適な容量値に設定するには、図3aのプリント配線板22における電極52agで例示したように、上記した配線パターンや金属パターンを予め大きめの面積に形成しておき、ノイズ発生状況の確認と上記配線パターンや金属パターンのトリミングの実施を繰り返すことで、最適値を見いだすことができる。以上のようにして、上記した電子装置は、いずれも、LSIを搭載したプリント配線板を筐体の内部に収容し、前記プリント配線板へ筐体の外部からケーブルで電気接続するためのコネクタを備える電子装置であって、コモンモードチョークを用いることなく、前記LSIと前記プリント配線板の配線パターンの構成に依存する寄生インダクタンスと寄生キャパシタンスが存在する場合であってもコモンモードノイズを低減する条件式を満たすことのできる、簡単な構成で安価な電子装置とすることができる。従って、上記電子装置は、種々の電子機器が密集して配置され、多数のワイヤハーネス接続されている、車載用の電子機器として好適である。しかしながら、車載電子機器に限らず、LSIを搭載したプリント配線板で、筐体内に収容され長いワイヤハーネスで接続される電子装置であれば、上記した本発明の電子装置の適用が可能である。例えば、船、飛行機、鉄道、医療、ロボット、産業機器、家電全般、アミューズメント機器、エレベータ、複写機等の各制御に用いる電子装置に適用することができる。"