下部電極の上に形成され、磁化容易方向が厚さ方向を向く垂直磁気異方性膜と、前記垂直磁気異方性膜の上に配置され、非磁性材料で形成されたスペーサ層と、前記スペーサ層の上に配置されたアモルファスの導電材料からなる下地層と、前記下地層の上に配置され、磁化容易方向が面内方向を向く磁化自由層と、前記磁化自由層の上に配置されたトンネルバリア層と、前記トンネルバリア層の上に配置され、磁化方向が面内方向に固定された磁化固定層とを有し、前記スペーサ層は、前記垂直磁気異方性膜と前記磁化自由層との間に交換相互作用が働かない厚さであり、かつスピン緩和長よりも薄い磁気トンネル接合素子。前記磁化自由層は、CoFe、NiFe、CoNiFe、CoFeB、NiFeB、CoNiFeB、またはFeBで形成されており、前記下地層はTaを含む請求項1に記載の磁気トンネル接合素子。前記垂直磁気異方性膜は、CoPt、FePt、CoPd、またはFePdで形成されているか、Fe層とPt層との交互積層構造、Fe層とPd層との交互積層構造、Co層とPt層との交互積層構造、Co層とPd層との交互積層構造、またはCo層とNi層との交互積層構造を有し、前記垂直磁気異方性膜の厚さは4nm~10nmの範囲内である請求項1または2に記載の磁気トンネル接合素子。前記スペーサ層は、厚さ0.3nm~1.5nmの範囲内のAl層、厚さ0.3nm~2nmの範囲内のCu層、または厚さ0.8nm~1.1nmの範囲内のRu層である請求項1乃至3のいずれか1項に記載の磁気トンネル接合素子。さらに、前記垂直磁気異方性膜と前記スペーサ層との間に配置され、前記垂直磁気異方性膜よりもスピン分極率の大きな材料で形成されたスピン分極増強膜を有する請求項1乃至4のいずれか1項に記載の磁気トンネル接合素子。前記スピン分極増強膜は、磁化容易方向が面内方向の強磁性材料で形成され、前記垂直磁気異方性膜と交換結合することによって、磁化方向が垂直方向を向いている請求項5に記載の磁気トンネル接合素子。基板上に形成され、一方向に延在する複数のワード線と、前記ワード線と交差する方向に延在する複数のビット線と、前記ワード線と前記ビット線との交差箇所に対応して配置されたメモリセルとを有し、前記メモリセルは、請求項1乃至6のいずれか1項に記載の磁気トンネル接合素子とスイッチング素子との直列接続を含み、該直列接続の一方の端子は、対応する前記ビット線に接続され、他方の端子は接地され、前記スイッチング素子は、対応する前記ワード線に印加される電気信号によってオンオフ制御される磁気ランダムアクセスメモリ。GMR素子では、十分大きなMR比を得ることが困難である。大きなMR比を実現することが可能なMTJ素子において、反転電流を低減させることが望まれている。本発明の一観点によると、下部電極の上に形成され、磁化容易方向が厚さ方向を向く垂直磁気異方性膜と、前記垂直磁気異方性膜の上に配置され、非磁性材料で形成されたスペーサ層と、前記スペーサ層の上に配置されたアモルファスの導電材料からなる下地層と、前記下地層の上に配置され、磁化容易方向が面内方向を向く磁化自由層と、前記磁化自由層の上に配置されたトンネルバリア層と、前記トンネルバリア層の上に配置され、磁化方向が面内方向に固定された磁化固定層とを有し、前記スペーサ層は、前記垂直磁気異方性膜と前記磁化自由層との間に交換相互作用が働かない厚さであり、かつスピン緩和長よりも薄い磁気トンネル接合素子が提供される。本発明の他の観点によると、上述の磁気トンネル接合素子を用いた磁気ランダムアクセスメモリが提供される。垂直磁気異方性膜を配置することにより、書込み電流の低減を図ることができる。また、下地層を配置することにより、スペーサ層の上に直接磁化自由層を形成した場合に比べて、高いMR比を得ることができる。図1に、実施例1によるMTJ素子の概略図を示す。基板10の上に、下部電極11が形成されている。下部電極11には、例えばTaが用いられる。下部電極11の一部の領域上に、バッファ層12、垂直磁気異方性膜13、スピン分極増強膜14、スペーサ層15、下地層16、磁化自由層磁化フリー層17、トンネルバリア層18、磁化固定層磁化ピンド層19、反強磁性層磁化ピニング層20、上部電極21、及び接続層22が、この順番に積層されている。バッファ層12は、その上に配置される垂直磁気異方性膜13の結晶品質を高め、垂直磁気異方性を発現させる機能を持つ。バッファ層12には、例えばRu、Pt、Rh、Pd、Cu等が用いられ、その厚さは、例えば2nm~10nmである。垂直磁気異方性膜13には、磁化容易方向が膜面に対して垂直である強磁性材料が用いられる。垂直磁気異方性膜13は、伝導電子のスピン方向を、膜面に対して垂直な方向に向ける。本明細書において、膜面に対して垂直な方向を、単に垂直方向という。垂直磁気異方性膜13には、例えば、CoPt、FePt、CoPd、FePd等が用いられる。また、垂直磁気異方性膜13を多層膜構造としてもよい。多層膜構造の例として、Fe層とPt層との交互積層構造、Fe層とPd層との交互積層構造、Co層とPt層との交互積層構造、Co層とPd層との交互積層構造、及びCo層とNi層との交互積層構造が挙げられる。垂直磁気異方性膜13の厚さは、十分な垂直磁気異方性を発現させるために、4nm以上とすることが好ましい。また、加工容易性の観点から、10nm以下とすることが好ましい。スピン分極増強膜14は、伝導電子のスピン分極率を高める。スピン分極増強膜14には、垂直磁気異方性膜13よりもスピン分極率の高い磁性材料、例えばCoFe、CoFeB等が用いられる。これらの強磁性材料を用いたスピン分極増強膜14の磁化容易方向は、面内方向を向く。ただし、スピン分極増強膜14と垂直磁気異方性膜13とが交換結合することにより、スピン分極増強膜14の磁化方向は垂直方向になる。スピン分極増強膜14を厚くしすぎると、垂直磁気異方性膜13との交換相互作用よりも、スピン分極増強膜14自体の磁気異方性が支配的になり、面内方向の磁化を持つようになる。スピン分極増強膜14の磁化を垂直方向に向けるために、その厚さを1nm以下にすることが好ましい。逆に、スピン分極増強膜14が薄すぎると、伝導電子のスピン分極率を高める効果が低下してしまう。高いスピン分極率を確保するために、スピン分極増強膜14の厚さを0.4nm以上にすることが好ましい。スペーサ層15は、垂直磁気異方性膜13とスピン分極増強膜14とを含む磁性膜と、磁化自由層17との間に交換相互作用が働かないようにするために、または両者の間に働く交換相互作用を弱くするために配置される。スピン分極増強膜14でスピン分極された電子を、そのスピン状態を保ったまま磁化自由層17に到達させるために、スペーサ層15には、スピン緩和長の長い非磁性導電材料を用いることが好ましい。スペーサ層15の厚さは、その材料のスピン緩和長よりも短くすることが好ましい。さらに、スペーサ層15には、磁化自由層17の結晶性を乱さない材料を選択することが好ましい。上述の条件を満たす材料として、Al及びCuが挙げられる。Al及びCuのスピン緩和長は、数μm程度である。スペーサ層15にCuを用いる場合、膜厚が3nm以下の範囲では、膜厚によってスピン分極増強膜14と磁化自由層17とが交換結合する場合がある。従って、スペーサ層15にCuを用い、その膜厚を3nm以下にする場合には、スピン分極増強膜14と磁化自由層17とが交換結合しないように、スペーサ層15の膜厚を設定するする必要がある。スペーサ層15にAlを用いる場合には、その厚さを0.3nm~1.5nmの範囲内にすることが好ましい。スペーサ層15にCuを用いる場合には、その厚さを0.3nm~2.0nmの範囲内にすることが好ましい。Ruのスピン緩和長は数nmであり、AlやCuのスピン緩和長に比べて短いが、スペーサ層15にRuを用いることも可能である。スペーサ層15にRuを用いる場合、スペーサ層15をスピン緩和長より薄くし、かつスピン分極増強膜14と磁化自由層17との交換相互作用が弱くなる膜厚にすることが好ましい。具体的には、スペーサ層15の厚さを0.8nm~1.1nmの範囲内にすることが好ましい。スペーサ層15の上に、直接CoFeB等の磁化自由層17を形成すると、磁化自由層17が110配向した体心立方格子構造になる。磁化自由層17が110配向すると、大きなMR比が確保できなくなってしまう。下地層16は、CoFeB等の磁化自由層17を001配向した体心立方格子構造にする役割を有する。磁化自由層17を001配向させることにより、MR比を大きくすることができる。下地層16には、アモルファスの導電材料が用いられる。例えば、Ta、CoFeBTa等を用いることができる。磁化自由層17の配向性を高めるために、下地層17の厚さを0.1nm以上にすることが好ましい。下地層16を厚くし過ぎると、下地層16によるスピン散乱が顕在化するため、下地層16は0.4nm以下にすることが好ましい。磁化自由層17には、磁化容易方向が面内方向を向く強磁性材料が用いられる。このような磁性材料として、CoFe、NiFe、CoNiFe、CoFeB、NiFeB、CoNiFeB、FeB等が挙げられる。MTJ素子をSTT-MRAMに適用したときの反転電流書込み電流及び情報保持能力リテンションは、磁化自由層17の膜厚に依存する。磁化自由層17にCo42Fe42B16を用いる場合、その厚さを0.9nm~1.8nmの範囲内とすることが好ましい。トンネルバリア層18は、磁化自由層17と磁化固定層19との間で、量子トンネル効果によって電子が移動する厚さに設定される。トンネルバリア層18の材料及び厚さは、素子抵抗RAを決める一因になる。一例として、トンネルバリア層18にMgOを用いる場合、その厚さは1nmに設定される。MgO以外に、AlO、ZnO、HfO等の酸化物を用いてもよい。磁化固定層19は、例えば、トンネルバリア層18側から順番に、厚さ2.5nmのCoFeB層、厚さ0.5nmのCoFe層、厚さ0.7nmのRu層、及び厚さ3nmのCoFe層が積層された積層フェリ構造を有する。反強磁性層20には、反強磁性材料、例えばPtMn、IrMn等が用いられる。一例として、厚さ15nmのPtMn層が用いられる。反強磁性層20は、磁化固定層19と交換結合することにより、磁化固定層19の磁化方向を、面内の一方向に固定する。上部電極21には、例えば厚さ5nmのRu層が用いられる。接続層22には、例えば厚さ100nmのTa層が用いられる。接続層22は、上部電極21からバッファ層12までの各層をパターニングするときのハードマスクとして用いられる。磁化自由層17の磁化方向が、磁化固定層19の磁化方向と平行になっている状態平行状態が、MTJ素子の低抵抗状態に対応し、反平行になっている状態反平行状態が、高抵抗状態に対応する。磁化自由層17の磁化方向を、平行状態から反平行状態に反転させる動作について説明する。平行状態から反平行状態に移行させる際には、上部電極21から下部電極11に向かって書込み電流I1を流す。伝導電子eは、下部電極11から上部電極21に向かって移動する。伝導電子eが垂直磁気異方性膜13に注入されると、伝導電子eのスピンが、垂直磁気異方性膜13内の局在スピンの向き、すなわち垂直方向を向く。スピン分極増強膜14によって、伝導電子eのスピン分極率が高められる。伝導電子eが磁化自由層17を通過するときに、磁化自由層17の磁化M1に、伝導電子eからスピントランスファートルクが作用し、磁化M1の方向が膜面に対して傾斜する。さらに、伝導電子eのスピンが面内方向を向く。磁化固定層19の磁化M2と反平行のスピンを持つ伝導電子eが、トンネルバリア層18と磁化固定層19との界面で反射されて、磁化自由層17に再注入される。再注入された伝導電子eからのスピントランスファートルクの作用により、磁化自由層17の磁化M1の向きが反転する。磁化固定層19で反射された伝導電子eが磁化自由層17に再注入される時点で、磁化自由層17の磁化M1が膜面に対して傾斜している。このため、磁化自由層17の磁化M1が反転しやすい。従って、より少ない電流で、かつ高速に、磁化自由層17の磁化M1を反転させることができる。図2を参照して、反平行状態から平行状態に反転させるときの動作について説明する。この場合には、下部電極11から上部電極21に向かう書込み電流I2を流す。伝導電子eが、磁化固定層19から磁化自由層17に注入される。伝導電子eのスピンは、磁化固定層19の磁化M2の向きを向いている。磁化自由層17の磁化M1に作用するスピントランスファートルクにより、磁化自由層17の磁化M1が、反平行状態から平行状態に反転する。図3A及び図3Bを参照して、Alのスペーサ層15の厚さと、素子特性との関係について説明する。作製した評価用試料は、図1に示した実施例1のMTJ素子と同一の積層構造を有する。Alのスペーサ層15の厚さが異なる複数の評価用試料を作製した。各層の材料及び厚さは、下記の通りである。バッファ層12:厚さ2nmのRu膜垂直磁気異方性膜13:厚さ6nmのCoPt膜スピン分極増強膜14:厚さ0.6nmのCoFe膜スペーサ層15:厚さ0.4nm~1.2nmのAl膜下地層16:厚さ0.2nmのTa膜磁化自由層17:厚さ1.4nmのCoFeB膜トンネルバリア層18:厚さ1.0nmのMgO膜磁化固定層19:厚さ2.0nmのCoFeB層、厚さ0.5nmのCoFe層、厚さ0.75nmのRu層、及び厚さ3.0nmのCoFe層反強磁性層20:厚さ15nmのPtMn膜上部電極21:厚さ5nmのRu層接続層22:厚さ100nmのTa層図3Aに、素子抵抗RAと、スペーサ層15の厚さとの関係を示し、図3Bに、MR比と、スペーサ層15の厚さとの関係を示す。図3A及び図3Bの横軸は、スペーサ層15の厚さを単位nmで表し、図3Aの縦軸は、素子抵抗RAを単位Ωμm2で表し、図3Bの縦軸はMR比を単位で表す。スペーサ層15が厚くなるに従って、素子抵抗RAが高くなり、MR比が小さくなっている。この原因は、スペーサ層15が厚くなると、スペーサ層15のAlがトンネルバリア層18内まで拡散するためと考えられる。Alの拡散を抑制するという観点から、Alのスペーサ層15の厚さを1.2nm以下にすることが好ましい。図4A及び図4Bを参照して、CoFeBの磁化自由層17の厚さと、素子特性との関係について説明する。作製した評価用試料は、図1に示した実施例1のMTJ素子と同一の積層構造を有する。スペーサ層15、下地層16、及び磁化自由層17の材料及び厚さは、下記の通りである。その他の層の材料及び厚さは、図3A及び図3Bの測定を行った評価用試料のものと同一である。スペーサ層15:厚さ1.0nmのAl膜下地層16:厚さ0.1nm~0.2nmのTa膜磁化自由層17:厚さ1.2nm~1.5nmのCoFeB膜図4Aに、素子抵抗RAと、磁化自由層17の厚さとの関係を示し、図4Bに、MR比と、磁化自由層17の厚さとの関係を示す。図4A及び図4Bの横軸は、磁化自由層17の厚さを単位nmで表し、図4Aの縦軸は、素子抵抗RAを単位Ωμm2で表し、図4Bの縦軸はMR比を単位で表す。図4A及び図4B中の丸記号及び四角記号は、それぞれ下地層16の厚さが0.1nm及び0.2nmの試料の測定結果を示す。磁化自由層17の厚さが、1.2nm~1.5nmの範囲内で厚くなるに従って、素子抵抗RAが減少し、MR比が大きくなっている。図5A及び図5Bを参照して、Taの下地層16の厚さと、素子特性との関係について説明する。作製した評価用試料は、図1に示した実施例1のMTJ素子と同一の積層構造を有する。スペーサ層15及び下地層16の材料及び厚さは、下記の通りである。その他の層の材料及び厚さは、図3A及び図3Bの測定を行った評価用試料のものと同一である。スペーサ層15:厚さ0.4nm、1.0nmのAl膜下地層16:厚さ0~0.4nmのTa膜図5Aに、素子抵抗RAと、下地層16の厚さとの関係を示し、図5Bに、MR比と、下地層16の厚さとの関係を示す。図5A及び図5Bの横軸は、下地層16の厚さを単位nmで表し、図5Aの縦軸は、素子抵抗RAを単位Ωμm2で表し、図5Bの縦軸はMR比を単位で表す。図5A及び図5B中の丸記号及び四角記号は、それぞれスペーサ15の厚さが0.4nm及び1.0nmの試料の測定結果を示す。下地層16の厚さが0、すなわち下地層16を配置しない試料は、下地層16を配置した試料に比べて、MR比が著しく低いことがわかる。下地層16を配置することにより、MR比を高めることができる。これは、下地層16が、磁化自由層17を001配向させるためである。スペーサ層15にCuまたはRuが用いられている場合にも、下地層16を配置することにより、同様の効果が得られる。図6A及び図6Bを参照して、磁化自由層17の厚さと、素子特性との関係について説明する。作製した評価用試料は、図1に示した実施例1のMTJ素子と同一の積層構造を有する。スペーサ層15、下地層16、及び磁化自由層17の材料及び厚さは、下記の通りである。その他の層の材料及び厚さは、図3A及び図3Bの測定を行った評価用試料のものと同一である。スペーサ層15:厚さ1.5nmのCu膜下地層16:厚さ0.1nm~0.2nmのTa膜磁化自由層17:厚さ1.1nm~1.4nmのCoFeB膜図6Aに、素子抵抗RAと、磁化自由層17の厚さとの関係を示し、図6Bに、MR比と、磁化自由層17の厚さとの関係を示す。図6A及び図6Bの横軸は、磁化自由層17の厚さを単位nmで表し、図6Aの縦軸は、素子抵抗RAを単位Ωμm2で表し、図6Bの縦軸はMR比を単位で表す。図6A及び図6B中の丸記号及び四角記号は、それぞれ下地層16の厚さが0.1nm及び0.2nmの試料の測定結果を示す。図4A及び図4Bでは、スペーサ層15にAlを用いた試料の評価結果を示したが、スペーサ層15にCuを用いても、図4A及び図4Bと同様の評価結果が得られている。図7A及び図7Bを参照して、Ruのスペーサ層15の厚さと、素子特性との関係について説明する。作製した評価用試料は、図1に示した実施例1のMTJ素子と同一の積層構造を有する。スペーサ層15、下地層16、及び磁化自由層17の材料及び厚さは、下記の通りである。その他の層の材料及び厚さは、図3A及び図3Bの測定を行った評価用試料のものと同一である。スペーサ層15:厚さ0.4nm~1.2nmのRu膜下地層16:厚さ0.1nmのTa膜磁化自由層17:厚さ1.1nm~1.4nmのCoFeB膜図7Aに、素子抵抗RAと、スペーサ層15の厚さとの関係を示し、図7Bに、MR比と、スペーサ層15の厚さとの関係を示す。図7A及び図7Bの横軸は、スペーサ層15の厚さを単位nmで表し、図7Aの縦軸は、素子抵抗RAを単位Ωμm2で表し、図7Bの縦軸はMR比を単位で表す。図7A及び図7B中の丸記号、三角記号、四角記号、及び六角形記号は、それぞれ磁化自由層17の厚さが1.1nm、1.2nm、1.3nm、及び1.4nmの試料の測定結果を示す。スペーサ層15の厚さが0.7nmより薄い領域では、0.8nm~1.1nmの領域に比べて、MR比が著しく低い。これは、磁化方向が垂直になっているスピン分極増強膜14と、磁化自由層17との間に交換相互作用が働くためである。なお、スペーサ層15の厚さが1.2nm以上になっても、スピン分極増強膜14と磁化自由層17との間に交換相互作用が働くため、MR比は低下する。従って、スペーサ層15にRuを用いる場合には、その厚さを0.8nm~1.1nmの範囲内にすることが好ましい。図8を参照して、下地層16を配置することの効果について説明する。図8に、種々のMTJ素子のMR比の測定結果を示す。作製したMTJ素子は、下部電極11、磁化自由層17、トンネルバリア層18、及び磁化固定層19を含む。磁化自由層17には、CoFeBを用い、トンネルバリア層19には、MgOを用いた。磁化固定層20は、図1に示した実施例1の磁化固定層20の構造と同一の積層フェリ構造を有する。下部電極11の材料として、Ta、Ru、Cr、Pt、及びTiを用いた5種類の試料を作製した。図8の横軸は、磁化自由層17の膜厚を、単位nmで表し、縦軸はMR比を単位で表す。図8の曲線に付した元素記号は、下部電極11の材料を示す。下部電極11にTaを用いると、他の材料を用いた場合に比べて大きなMR比が得られている。下部電極11にTaを用いた場合には、成膜後の結晶化熱処理時に、磁化自由層17内において、トンネルバリア層18から下方に結晶化が進む。下部電極11を形成しているTaはアモルファス状態であるため、下部電極11のTaは、結晶の成長核にならない。このため、下部電極11からは、ほとんど結晶化が進まない。従って、磁化自由層17とトンネルバリア層18との界面の品質を高めることができる。これに対し、下部電極11にTa以外の材料を用いた場合には、下部電極11から磁化自由層17に向かって進む結晶化が優勢になる。このため、磁化自由層17とトンネルバリア層18との界面の品質が低下してしまう。この界面の品質の低下に起因して、MR比の低下が引き起こされる。実施例1によるMTJ素子では、磁化自由層17の下に下地層16が配置されている。この下地層16が、図8に示したTaからなる下部電極11と同じ機能を持つ。下地層16を配置することにより、スペーサ層15から磁化自由層17内に向かう結晶化を抑制し、MR比の低下を回避することができる。図9A~図9Fを参照して、実施例1によるMTJ素子の製造方法について説明する。図9Aに示すように、基板10の上に、下部電極11から接続層22までの各層を、スパッタリングにより形成する。基板10内に、下地電極11に接続される導電プラグ10Aが埋め込まれている。接続層22を形成した後、磁場中で熱処理を行うことにより、反強磁性層27に反強磁性を出現させる。この熱処理時に、磁化自由層17が結晶化する。図9Bに示すように、MTJ積層構造を配置すべき領域に接続層22が残るように、接続層22をパターニングする。接続層22のパターニングには、例えばエッチングマスクとして酸化シリコン膜を用い、エッチングガスとしてCl2ガスを用いる。接続層22をパターニングした後、エッチングマスクとして使用した酸化シリコン膜は除去する。パターニングされた接続層22の平面形状は、例えば長方形または楕円形である。平面視において、パターニングされた接続層22は、導電プラグ10Aと重ならない。図9Cに示すように、パターニングされた接続層22をエッチングマスクとして用い、上部電極21からバッファ層12までの各層をエッチングする。このエッチングには、COとNH3との混合ガスを用いた反応性イオンエッチングが適用される。COとNH3との流量比は、例えば1:10とし、エッチングチャンバ内の圧力は、例えば10Paとする。なお、エッチングガスとしてメタノールガスを用いることもできる。Taからなる下部電極11が露出すると、下部電極11の表面が酸化され、タンタル酸化物層が形成される。タンタル酸化物層がエッチングストッパとして作用するため、下部電極11はエッチングされない。ここまでの工程で、バッファ層12から接続層22まで各層を含む積層構造体30が形成される。図9Dに示すように、積層構造体30及び下部電極11の上にフォトレジスト膜を形成し、このフォトレジスト膜をパターニングすることにより、レジストパターン33を形成する。レジストパターン33は、積層構造体30、及びその周囲の下部電極11を覆う。平面視において、レジストパターン33は導電プラグ10Aを内包する。レジストパターン33をエッチングマスクとして、下部電極11をエッチングする。このエッチングには、例えばエッチングガスとしてCl2を用いた反応性イオンエッチングが適用される。エッチング後、レジストパターン33を除去する。ここまでの工程で、図1に示したMTJ素子が形成される。パターニングされた下部電極11は、導電プラグ10Aに電気的に接続されている。図9Eに示すように、基板10、下部電極11、及び積層構造体30の上に、層間絶縁膜35を形成する。層間絶縁膜35には、例えば窒化シリコン、酸化シリコン等の絶縁材料が用いられる。層間絶縁膜35の形成には、例えば化学気相成長CVDが適用される。図9Fに示すように、層間絶縁膜35に、接続層22の上面を露出させるビアホールを形成し、その中に導電プラグ37を充填する。導電プラグ37は、接続層22を介して、MTJ素子の上部電極21に電気的に接続される。図10に、実施例2によるスピントルク注入型MRAMSTT-MRAMの等価回路図を示す。複数のワード線53が、図10の縦方向に延在し、複数のビット線65が図10の横方向に延在する。ワード線53とビット線65との交差箇所に対応して、メモリセルが配置される。メモリセルは、スイッチング素子52とMTJ素子60とを含む。スイッチング素子52には、例えばMOSトランジスタが用いられる。スイッチング素子52の制御端子MOSトランジスタのゲート電極が、対応するワード線53に接続される。ワード線53に印加される電気信号によって、スイッチング素子52のオンオフ制御が行われる。スイッチング素子52の一方の電流端子が接地され、他方の電流端子が、MTJ素子60を介して、対応するビット線65に接続される。図11A~図11Cを参照して、実施例2によるSTT-MRAMの製造方法について説明する。図11A~図11Cにおいては、1つのメモリセルに対応する部分の断面図を示している。図11Aに示すように、シリコン等の半導体基板50の表層部に素子分離絶縁膜51を形成し、活性領域を画定する。この活性領域に、MOSトランジスタ52を形成する。MOSトランジスタ52のゲート電極がワード線53図10を兼ねる。半導体基板50及びMOSトランジスタ52の上に、酸化シリコン等からなる層間絶縁膜55を、例えば化学気相成長CVDにより堆積させる。堆積後、化学機械研磨CMPにより、層間絶縁膜55の表面を平坦化する。層間絶縁膜55にビアホールを形成し、このビアホール内をタングステン等の導電プラグ56で埋め込む。なお、バリアメタルとして、例えばTiNが用いられる。導電プラグ56は、MOSトランジスタ52の一方の不純物拡散領域に接続される。層間絶縁膜55の上に、導電プラグ56に接続されたグランド配線57を形成する。層間絶縁膜55及びグランド配線57の上に、酸化シリコン等からなる層間絶縁膜58を、例えばCVDにより堆積させる。堆積後、CMPにより、層間絶縁膜58の表面を平坦化する。図11Bに示すように、層間絶縁膜55、58にビアホールを形成し、このビアホール内を、タングステン等の導電プラグ59で埋め込む。なお、バリアメタルとして、例えばTiNが用いられる。導電プラグ59は、MOSトランジスタ52のもう一方の不純物拡散領域に接続される。層間絶縁膜58の上に、MTJ素子60を形成する。MTJ素子60は、図1に示した実施例1の下部電極11から接続層22までの積層構造と同一の積層構造を有する。MTJ素子60は、実施例1と同じ方法で作製される。下部電極11は、導電プラグ59に接続される。図11Cに示すように、MTJ素子60及び層間絶縁膜58の上に、酸化シリコン等からなる層間絶縁膜63を、例えばCVDにより堆積させる。その後、CMPにより、層間絶縁膜63の表面を平坦化する。MTJ素子60と重なる位置にビアホールを形成し、このビアホール内を、導電プラグ64で埋め込む。導電プラグ64には、例えばAl/TiNの積層膜が用いられる。層間絶縁膜63の上に、ビット線65を形成する。ビット線65は、例えば、厚さ10nmのTi層、厚さ30nmのNiFe層、及び厚さ600nmのAl層がこの順番に堆積した3層構造を有する。ビット線65は、導電プラグ64に接続される。ビット線65及び層間絶縁膜63の上に、必要に応じて上層の配線層及び電極パッドを形成する。実施例2によるSTT-MRAMにおいては、実施例1によるMTJ素子が用いられている。このため、書き込み電流を低減させ、かつ磁化反転の高速化を図ることができる。実施例1によるMTJ素子は、STT-MRAMの他に、例えばスピントルクオシレータ等に適用することができる。以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。