"第1回路と、前記第1回路の後段に位置する第2回路を整合させる整合回路の設計方法であって、第1周波数f1と第2周波数f2の間における前記第1回路の出力インピーダンスZ1=αβj、及び前記第2回路の前記第1の周波数f1と前記第2周波数f2の間における入力インピーダンスZ2=γδjをそれぞれ取得する工程と、前記第1回路と前記第2回路のインピーダンスのずれの実部の許容値Re及び虚部の許容値Imを取得する工程と、下記1式、2式、及び3式を満たすように、前記第1回路と前記第2回路の間に位置する整合回路のインピーダンスの実部X及び虚部Yを設定する工程と、を備える整合回路の設計方法。|αX-γ|≦Re|f1≦f≦f21|βY-δ|≦Im|f1≦f≦f22βY ́f=0|f≦f1、f≧f23ただし、βY ́fは、βYのfによる導関数である。請求項1に記載の整合回路の設計方法において、前記X及び前記Yの組み合わせが複数ある場合に、前記整合回路の大きさが最も小さくなる前記X及び前記Yを選択する整合回路の設計方法。請求項1に記載の整合回路の設計方法において、前記X及び前記Yの組み合わせが複数ある場合に、前記整合回路の大きさが最も大きくなる前記X及び前記Yを選択する整合回路の設計方法。請求項1~3のいずれか一項に記載の整合回路の設計方法において、前記X及び前記Yを決定する工程において、前記Xの許容範囲及び前記Yの許容範囲を予め定めておき、前記予め定めた範囲では前記1~3式を満たす前記X及び前記Yが定まらなかった場合、前記第1回路及び前記第2回路の設計を修正する整合回路の設計方法。請求項1~4のいずれか一項に記載の整合回路の設計方法において、前記第1回路の前記出力インピーダンスは、前記第2回路の前記入力インピーダンスよりも高い整合回路の設計方法。請求項1~5のいずれか一項に記載の整合回路の設計方法において、前記整合回路は、容量と、インダクタ又は伝送線路を有している整合回路の設計方法。第1回路と、前記第1回路の後段に位置する第2回路と、前記第1回路と前記第2回路の間に位置する整合回路と、を備え、前記第1回路の出力インピーダンスZ1=αβj、前記第2回路の入力インピーダンスZ2=γδj、前記整合回路のインピーダンスZ3=XYjとしたとき、第1周波数f1と第2周波数f2の間において、以下の1~3式を満たす、電気装置。|αX-γ|≦Re|f1≦f≦f21|βY-δ|≦Im|f1≦f≦f22βY ́f=0|f≦f1、f≧f23ただし、βY ́fは、βYのfによる微分値であり、Re及びImは定数である。請求項7に記載の電気装置において、前記第1回路の前記出力インピーダンスは、前記第2回路の前記入力インピーダンスよりも高い電気装置。請求項7又は8に記載の電気装置において、前記整合回路は、容量と、インダクタ又は伝送線路を有している電気装置。近年は、無線通信の高速大容量化が求められている。無線通信の高速大容量化の手法の1つに通信帯域の広帯域化が挙げられる。しかし、周波数が変化すると、回路のインピーダンスも変化する。この傾向は、信号の周波数が高くなると、特に顕著になる。このため、高速通信が求められる周波数帯域において、信号の周波数を広帯域化すると、既存のインピーダンスの整合技術では、全ての帯域で十分なインピーダンス整合を確保することは難しかった。本発明の目的は、広い周波数帯域でも十分に回路間のインピーダンスを整合させることができる整合回路の設計方法及び電気装置を提供することにある。本発明によれば、第1回路と、前記第1回路の後段に位置する第2回路を整合させる整合回路の設計方法であって、第1周波数f1と第2周波数f2の間における第1回路の出力インピーダンスZ1=αβj、及び前記第1回路の後段に位置する第2回路の前記第1の周波数f1と前記第2周波数f2の間における入力インピーダンスZ2=γδjをそれぞれ取得する工程と、前記第1回路と前記第2回路のインピーダンスのずれの実部の許容値Re及び虚部の許容値Imを取得する工程と、下記1式、2式、及び3式を満たすように、前記第1回路と前記第2回路の間に位置する整合回路のインピーダンスの実部X及び虚部Yを設定する工程と、を備える整合回路の設計方法が提供される。|αX-γ|≦Re|f1≦f≦f21|βY-δ|≦Im|f1≦f≦f22βY ́f=0|f≦f1、f≧f23ただし、βY ́fは、βYのfによる導関数である。本発明によれば、第1回路と、前記第1回路の後段に位置する第2回路と、前記第1回路と前記第2回路の間に位置する整合回路と、を備え、第1回路の出力インピーダンスZ1=αβj、前記第2回路の入力インピーダンスZ2=γδj、前記整合回路のインピーダンスZ3=XYjとしたとき、第1周波数f1と第2周波数f2の間において、上記した1~3式を満たす、電気装置が提供される。本発明によれば、広い周波数帯域でも第1回路と第2回路のインピーダンスを整合させることができる。以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。第1の実施形態図1は、第1の実施形態に係る電気装置が有する回路の構成を示す図である。この回路は、第1回路10、整合回路20、及び第2回路30を有している。第2回路30は第1回路10の後段に位置している。そして整合回路20は第1回路10と第2回路30の間に位置しており、第1回路10の出力インピーダンスと第2回路30の入力インピーダンスを整合している。第1回路10、整合回路20、及び第2回路30を流れる信号の周波数は、第1周波数f1と第2周波数f2ただしf1<f2の間の任意の値を取り得る。そして第1回路10の出力インピーダンスZ1=αβj、第2回路30の入力インピーダンスZ2=γδj、整合回路20のインピーダンスZ3=XYjとしたとき、第1周波数f1と第2周波数f2の間において、1~3式が満たされている。|αX-γ|≦Re|f1≦f≦f21|βY-δ|≦Im|f1≦f≦f22βY ́f=0|f≦f1、f≧f23ただし、βY ́fは、βYのfによる導関数であり、Re及びImは定数である。上記した条件が満たされているとき、第1回路10の出力インピーダンスと第2回路30の入力インピーダンスは、以下に詳細を述べるように、第1周波数f1と第2周波数f2の間において十分に整合する。まず、第1回路10と整合回路20を一つの回路としてみた場合、この回路の出力インピーダンスZpは、以下の4式で示される。Zp=αXβYj4一般的に、第1回路10と第2回路30のインピーダンスの整合が最も取れるのは、第2回路30の入力インピーダンスの複素共役Z2※が、Zpに一致するとき、すなわち以下の5式及び6式を満たすときである。γ=αX5δ=-βY6しかし、図1に示す回路が広い周波数帯域で使用される場合、すなわち第1周波数f1と第2周波数f2の間隔が広い場合、第1周波数f1と第2周波数f2の間の全てで上記した5式及び6式を満たすことは、次に詳細を述べるように、現実的ではない。図2のスミスチャートは、第2回路30の入力インピーダンスの複素共役Z2※の一例を示している。この図において、Aは周波数f1のときの複素共役Z2※を示しており、Bは周波数f2のときの複素共役Z2※を示している。そして第1周波数f1と第2周波数f2の間の全てで上記した5式及び6式を満たすためには、A~Bの間に位置する全ての領域で、第1回路10と整合回路20の出力インピーダンスZpが複素共役Z2※と重なる必要がある。しかし、このようにすることは非常に難しい。そこで本発明者は、図3のスミスチャートにおいて実線で示すように、Zpが、点A及び点Bそれぞれで直交し、かつ点Aと点Bの間で円弧に近い形状、すなわち円又は楕円に近い曲線を描けば、第1回路10と第2回路30が整合回路20を介してよく整合する、と考えた。このようになるためには、Zpが、周波数f1及び周波数f2でZ2※と一致すること、及び、周波数f1~f2においてZpが円弧を描くことである。前者の条件は、以下の7式及び8式で示される。後者の条件は、Zpの虚部、つまりリアクタンスが2点で共振すること、すなわち変曲点を2つ持つことである。ただし変曲点となる周波数はf1およびf2である必要はなく、図3のようにf1~f2の範囲すべてが円弧内にあればいい。これは、以下の9式で示される。なお、9式は、上記した3式と同じである。|αX-γ|=0|f=f1,f27|βY-γ|=0|f=f1,f28βY ́f=0|f≦f1、f≧f297式および8式は、所望帯域の両端すなわちf1とf2で第1回路10と第2回路30の整合が完全に取れることを意味している。例えば第1回路10及び第2回路30が増幅回路である場合、これらの回路は、所望帯域の中心付近で利得が最大となり、両端で最も利得が低くなる山型の特性を持つことが多い。このような利得特性を考慮すると、第1回路10及び第2回路30が増幅回路である場合、整合回路20は、整合損失が所望帯域の両端で最も少なくなるように、上記した7式及び8を満たすことが望ましい。しかし、7式と8式において、周波数f1,f2は予め定められており、変更できない。このため、上記した7~9式を満たす解が必ず存在するとは限らない。このため、本発明者は、7式と8式を、第1回路10と第2回路30のインピーダンスの整合にある程度のずれ実部がRe、虚部がImが許容されるよう変更することを考えた。それが、上記した1式及び2式である。Re及びImは、設計段階において設計者によって定められる。ただし、可能な場合には、Re及びImはいずれも0であることが好ましい。図4は、図1に示した回路を設計する方法を示すフローチャートである。まず、第1回路10の出力インピーダンスZ1と第2回路30の入力インピーダンスZ2を取得するステップS20。次に、第1回路10と第2回路30のインピーダンスの整合に許容されるずれ実部がRe、虚部がImを設定するステップS40。次いで、上記した式1~3を満たすように、整合回路20のインピーダンスZ3=XYjを設定するステップS60。そして設定したインピーダンスを満たすように、整合回路20を設計するステップS80。以上、本実施形態によれば、整合回路20は、上記した式1~3を満たすように設計されている。従って、周波数f1,f2の間隔が広い場合であっても、第1回路10と第2回路30の整合を十分にとることができる。第2の実施形態図5は、第2の実施形態に係る整合回路の設計方法を示すフローチャートである。この方法により設計される電気回路は、第1の実施形態と同様である。まず、第1回路10及び第2回路30を設計するステップS10。そして、第1回路10及び第2回路30のインピーダンスを算出するステップS12。次いで、第1回路10と第2回路30のインピーダンスの整合に許容されるずれ実部がRe、虚部がImを設定するステップS40。そして、第1の実施形態で示した式1~3に基づいて、整合回路20のインピーダンスZ3=XYjの候補すなわちX及びYの候補を算出するステップS50。ここで解が無かった場合ステップS52:No、ステップS10に戻って第1回路10及び第2回路30の少なくとも一方の設計をやり直す。解がありステップS52:Yes、かつその解が一つであった場合ステップS54:Yes、その解を整合回路20のインピーダンスとして設定し、整合回路20を設計するステップS80。また解が複数あった場合ステップS52:YesかつステップS54:No、いずれかの解すなわちインピーダンスを選択するステップS56。例えば整合回路20の大きさを小さくする必要がある場合は、整合回路20が最も小さくなるようなインピーダンスを選択する。また整合回路20の製造のばらつきを小さくする必要がある場合は、整合回路20が最も大きくなるようなインピーダンスを選択する。また、特性を最優先にするのであれば、式1及び2の左辺が最も小さい値をとるようなインピーダンスを選択する。そして選択したインピーダンスとなるように、整合回路20を設計するステップS80。本実施形態によっても、第1の実施形態と同様の効果を得ることができる。またインピーダンスの候補が複数あった場合、整合回路20に求められる特性に応じて、インピーダンスを選択することができる。第3の実施形態図6は、第3の実施形態に係る整合回路の設計方法を示すフローチャートである。この方法により設計される電気回路は、第2の実施形態と同様である。図6に示した方法は、ステップS42及びステップS53を有している点を除いて、図5第2の実施形態に示した方法と同様である。すなわち本実施形態では、整合回路20のインピーダンスZ3=XYjの候補が算出されるステップS50前に、Xの許容範囲及びYの許容範囲が予め定められるステップS42。そして第1の実施形態で示した式1~3に基づいて、整合回路20のインピーダンスZ3=XYjの候補が算出された場合ステップS52:Yes、算出された候補がステップS42で設定された許容範囲内にあるか否かを判断するステップS53。許容範囲にある場合ステップS53:Yes、ステップS54以降に進む。また許容範囲外である場合ステップS53:No、第1回路10及び第2回路30の少なくとも一方の設計をやり直すステップS10。本実施形態によっても、第2の実施形態と同様の効果を得ることができる。また、整合回路20のインピーダンスZ3の許容範囲を予め設定しておくため、整合回路20のインピーダンスZ3が非現実的な値になることを抑制できる。第4の実施形態図7は、第4の実施形態に係る電気装置が有する電気回路の構成を示す図である。この電気回路は、第1回路10及び第2回路30として、カスコード増幅器を有している。第1回路10は、トランジスタ12及びトランジスタ14を直列に接続した構成を有しており、第2回路30は、トランジスタ32及びトランジスタ34を直列に並べた構成を有している。また第2回路30は、コンデンサ36を有している。本図に示す例では、トランジスタ12,14,32,34は、いずれもNPN型のバイポーラトランジスタである。ただしトランジスタ12,14,32,34はこれに限定されない。トランジスタ14のエミッタは接地されており、トランジスタ14のコレクタはトランジスタ12のエミッタに接続されている。トランジスタ12のコレクタは、整合回路20及びコンデンサ36を介して、トランジスタ34のベースに接続されている。トランジスタ34のエミッタは接地されており、トランジスタ34のコレクタはトランジスタ32のエミッタに接続されている。なお、第1回路10の出力インピーダンスは、第2回路30の入力インピーダンスよりも高い。整合回路20は、容量と、インダクタ又は伝送線路を有している。詳細には、整合回路20は、インダクタ22、コンデンサ24、コンデンサ26、及びインダクタ28を有している。コンデンサ26は、一方の電極が第1回路10に接続されており、他方の電極が第2回路30に接続されている。インダクタ22は、一端が第1回路10とコンデンサ26の間に接続されており、他端がコンデンサ24を介して接地されている。コンデンサ24は、第1回路10から出力される信号から直流成分をカットするために設けられており、整合に影響を与えないように、十分大きな値に設定される。インダクタ28は、一端がコンデンサ26と第2回路30の間に接続されており、他端が接地されている。なお、インダクタ22,28は、第1回路10及び第2回路30を流れる信号の波長の1/4以下の伝送線路であっても良い。なお、図示していないが、第1回路10の入力側、及び第2回路30の出力側それぞれには整合回路が設けられている。また第1回路10及び第2回路30は、バイアス回路図示せずも有している。ここで、インダクタ22のインダクタンスをL1、コンデンサ26の容量をCとして、インダクタ28のインダクタンスをL2とすると、第1回路10及び整合回路20をあわせた回路の出力インピーダンスZpは、以下のように表記される。10ここで、ω=2πfである。そして上記した式10は、以下のように整理される。11ただし、Za、Zb、Zcは実数であり、それぞれ以下の式で示される。121314上記式12~14を上記式1~3に代入すると、以下の式15~17が得られる。151617だだし、ω1=2πf1、ω2=2πf2である。そして、上記した式15~17を満たすように、L1、L2、Cを設定する。この際、L1,L2及びCを、Si系半導体装置で実現可能な値として、それぞれ数百pH、数百fF程度に予め限定する。また所望周波数帯における第1回路10の出力インピーダンスZ1が図8の実線で示す範囲にあり、かつ第2回路30の入力インピーダンスの複素共役Z2※が図8の点線で示す範囲にあるとして、α~δを限定する。これらの仮定より17式の左辺の微小項を省略すると、次の式18が得られる。18式17によれば、式18の右辺をωで微分した値が0になればよい。このため、次の式19が得られる。19ここでαとβはそれぞれα、βをωで微分したものである。よって15式、16式、及び19式を満たすL1、L2、Cを求めればよい。そして、このようにして整合回路20のL1、L2、Cを設定した上で、回路シミュレータを用いて、第1回路10及び整合回路20のインピーダンスZp、第2回路30のインピーダンスZ2、及び回路全体の利得特性を計算した。図9は、一般的な設計手法を用いて整合回路20を設計した場合の、第1回路10及び整合回路20のインピーダンスZpを、第2回路30のインピーダンスZ2の複素共役Z2※と共に示している比較例。図10は、本実施形態に示した設計手法を用いて整合回路20を設計した場合の、第1回路10及び整合回路20のインピーダンスZpを、第2回路30のインピーダンスZ2の複素共役Z2※と共に示している。なお、図9及び図10において○は、計算時の最低周波数を示している。図9から、比較例にかかる電気回路では、Zpは、第1周波数f1近辺ではZ2と整合が取れているが、第2周波数f2近辺では整合が取れていないことがわかる。これに対して本実施形態に係る電気回路では、図10から、Zpは、第1周波数f1から第2周波数f2までの間で、十分に整合が取れていることが分かる。図11は、比較例に係る電気回路点線と実施形態に係る電気回路実線の利得特性を示している。この図から、実施形態では、比較例と比較して、広い周波数域で高い利得が得られることが分かる。例えば-3dB以上の利得が得られる周波数域は、実施形態は、比較例の約2倍となっている。以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。"