"基板と、該基板上に形成された導電層と、該導電層上に形成されたIb族元素、IIIb族元素およびVIb族元素を含有する化合物半導体からなる光電変換層と、該光電変換層上に形成された透明電極とを有するサブストレート型の光電変換素子であって、前記光電変換層が前記導電層に接するように形成されてなるものであり、前記導電層の前記光電変換層側の少なくとも表層がイリジウムからなるなるものであることを特徴とする光電変換素子。前記導電層が、前記表層の下層にモリブデン層を備えていることを特徴とする請求項1記載の光電変換素子。基板上に、導電層と、Ib族元素、IIIb族元素およびVIb族元素を含有する化合物半導体からなる光電変換層と、透明導電層とをこの順に積層してなる積層構造を有する光電変換素子の製造方法であって、前記基板上に、少なくとも表層がイリジウムからなる導電層を形成する導電層形成工程と、前記表層上に前記光電変換層を蒸着法により形成する光電変換層形成工程とを含むことを特徴とする光電変換素子の製造方法。前記基板として可撓性を有する基板を用い、前記導電層形成工程および/または前記光電変換層形成工程をロールトウロール方式で行うことを特徴とする請求項3記載の光電変換素子の製造方法。既述の通り特許文献1~3においては、CIGS層をセレン化法により形成する場合における、MoSe2層の抑制方法が開示されている。一方、蒸着法によりCIGS層を形成する場合、生成されるMoSe2層は50nm程度とセレン化法の場合と比較して薄いため、従来あまり問題とされていなかった。ガラス基板等の非可撓性の基板上への素子形成では大きな問題にならなかったと考えられるが、取扱い性および生産性向上のため可撓性の基板を用いたロールトウロール方式での素子製造に適用する場合には、50nm程度の厚みであっても層状のMoSe2層が形成されると、剥離の問題が顕著となることが分かってきた。現状では、蒸着法を用いたCIGS層形成時に生成されるMoSe2層の抑制方法は未だ確立されていない。既述の通り、特許文献4では、Ru,Ir、OsなどはSeと反応し反応層界面を形成することにより、CIGS層と良い格子マッチングを有する旨記載されているが、本発明者の検討によれば、Seと反応し界面層を形成すると密着性が低下する。本発明は上記事情に鑑みなされたものであり、密着性が高く、剥離が生じにくい化合物半導体系の光電変換素子およびその製造方法を提供することを目的とするものである。本発明の光電変換素子は、基板と、該基板上に形成された導電層と、該導電層上に形成されたIb族元素、IIIb族元素およびVIb族元素を含有する化合物半導体からなる光電変換層と、該光電変換層上に形成された透明電極とを有するサブストレート型の光電変換素子であって、前記光電変換層が前記導電層に接するように形成されてなるものであり、前記導電層の前記光電変換層側の少なくとも表層がイリジウムからなるなるものであることを特徴とするものである。光電変換層を構成する元素としては、特に、前記Ib族元素が、Cuであり、前記IIIb族元素が、Al,Ga及びInからなる群より選択された少なくとも1種であり、前記VIb族元素が、SeあるいはSであることが好ましい。前記導電層が、前記表層の下層にモリブデン層を備えているものであることが好ましい。本発明の光電変換素子の製造方法は、基板上に、導電層と、Ib族元素、IIIb族元素およびVIb族元素を含有する化合物半導体からなる光電変換層と、透明導電層とをこの順に積層してなる積層構造を有する光電変換素子の製造方法であって、前記基板上に、少なくとも表層がイリジウムからなる導電層を形成する導電層形成工程と、前記表層上に前記光電変換層を蒸着法により形成する光電変換層形成工程とを含むことを特徴とする。なお、前記基板として可撓性を有する基板を用い、前記導電層形成工程および/または前記光電変換層形成工程をロールトウロール方式で行うことが望ましい。本発明の光電変換素子は、サブストレート型の光電変換素子において、光電変換層が裏面電極を構成する導電層に接するように形成されてなるものであり、導電層の光電変換層側の少なくとも表層がイリジウムからなるものである。導電層の表層がイリジウムから構成されていると、導電層の表層にカルコゲン元素が侵入するのを抑制することができ、剥離しやすい層状構造を有する界面層遷移金属カルコゲニド例えば、MoSe2などの生成を抑制することがで、密着性を向上させることができる。密着性の向上は歩留まりの向上に繋がり、また、密着性低下に起因する不良部分減少によるモジュールとしての変換効率の向上に繋がる。本発明の光電変換層の製造方法は、基板上に、表層がイリジウムからなる導電層を形成する導電層形成工程と、イリジウム層上に光電変換層を蒸着法により形成する光電変換層形成工程とを含み、イリジウム層上に光電変換層を形成することにより、蒸着法を用いた場合においても、光電変換層のVIb族が導電層に侵入せず容易に剥離する層状構造の生成を効果的に抑制することができる。なお、上記背景技術の項に記載した特許文献4では、導電層の上部層としてイリジウム層を備えてもよいと記載されているが、セレン化によりイリジウムとSeとの反応層が形成されると記載されている。一方、本発明のように、蒸着法により光電変換層を形成することにより、イリジウム層はVIb族元素と反応せず、イリジウム層表面に反応層が形成されることなく光電変換層を形成することができる。以下、図面を参照して、本発明の実施形態にかかる光電変換素子およびその製造方法について説明する。図1は本実施形態の光電変換素子1の概略構成を示す断面図である。視認しやすくするため、図中、各構成要素の縮尺等は実際のものとは適宜異ならせてある。光電変換素子1は、基板10と、基板10上に形成された導電層20と、導電層20上に形成されたIb族元素、IIIb族元素およびVIb族元素を含有する化合物半導体からなる光電変換層30と、光電変換層30上にバッファ層40、窓層50および透明電極60とが順次積層されてなるサブストレート型の光電変換素子であって、光電変換層30が導電層20に接するように形成されており、導電層20の光電変換層側の少なくとも表層22がイリジウムIrからなることを特徴とする。図1に示す例では透明電極60上にさらに取出し電極グリッド電極70をさらに備えている。本実施形態において、裏面電極を構成する導電層20は、基板側に形成されたモリブデン層21とその上に形成されたイリジウムからなる表層22以下においてイリジウム層22とする。とから構成されている。導電層20の表層としてイリジウム層22を備えることによって、このイリジウム層22上にIIIIVI族化合物半導体からなる光電変換層30を蒸着形成する際に、その構成元素であるVIb族元素とモリブデンとからなるモリブデンカルコゲニド薄膜が導電層20と光電変換層30との界面に形成されるのを抑制することができる。VIb元素はイリジウムと反応せず、また、イリジウム層に侵入することもほとんどない。導電層20の表層22以外の部分下部導電層を構成する材料としては、電極として用いることができる遷移金属であれば特に限定されず、モリブデン以外にCr,W,およびこれらの組合せなどであってもよい。導電層20の膜厚は制限されず、200~1000nm程度が好ましい。導電層20のうち、表層となるイリジウム層22は、50nm以下が好ましく、さらには20nm以下であっても、下層を覆うことができれば数nm程度であってもよい。導電層の表層をイリジウムで構成することにより、MoSe2層の形成が抑制できることを本発明者は見出した。MoSe2層に代表される層状構造の遷移金属二カルコゲニド薄膜が裏面電極上に一様に形成されることにより、光電変換素子における密着性が低下するため、遷移金属二カルコゲニド薄膜の生成を抑制することにより剥離抑制が実現できる。導電層の表層をイリジウムとすることにより、VIb族元素が導電層に入り込みにくくすることができると考えられる。基板図2は基板10の具体的な形態10Aおよび10Bの概略断面図を示すものである。基板10A,10Bは基材11の少なくとも一方の面側を陽極酸化して得られた基板である。基材11は、Alを主成分とするAl基材、Feを主成分とするFe材例えば、SUSの少なくとも一方の面側にAlを主成分とするAl材が複合された複合基材、あるいはFeを主成分とするFe材の少なくとも一方の面側にAlを主成分とするAl膜が成膜された基材であることが好ましい。図2の左図に示す基板10Aは、基材11の両面に陽極酸化膜12が形成されたものであり、図2の右図に示す基板10Bは、基材11の片面に陽極酸化膜12が形成されたものである。陽極酸化膜12はAl2O3を主成分とする膜である。デバイスの製造過程において、AlとAl2O3との熱膨張係数差に起因した基板の反り、およびこれによる膜剥がれ等を抑制するには、図2の左図に示すように基材11の両面に陽極酸化膜12が形成されたものがより好ましい。陽極酸化は、必要に応じて洗浄処理研磨平滑化処理等が施された基材11を陽極とし陰極と共に電解質に浸漬させ、陽極陰極間に電圧を印加する周知の方法で行うことができる。基材11および陽極酸化膜12の厚みは特に制限されない。基板10の機械的強度および薄型軽量化等を考慮すれば、陽極酸化前の基材11の厚みは例えば0.05~0.6mmが好ましく、0.1~0.3mmがより好ましい。基板の絶縁性、機械的強度、および薄型軽量化を考慮すれば、陽極酸化膜12の厚みは例えば0.1~100μmが好ましい。さらに、基板10は、陽極酸化膜12上にソーダライムガラスSLG層が設けられたものであってもよい。ソーダライムガラス層を備えることにより、光電変換層にNaを拡散させることができる。光電変換層がNaを含むことにより、光電変換効率をさらに向上させることができる。光電変換層光電変換層30の主成分は、Ib族元素とIIIb族元素とVIb族元素とからなる少なくとも1種の化合物半導体である。具体的には、CuおよびAgからなる群より選択された少なくとも1種のIb族元素と、Al,GaおよびInからなる群より選択された少なくとも1種のIIIb族元素と、S,Se,およびTeからなる群から選択された少なくとも1種のVIb族元素とからなる少なくとも1種の化合物半導体であることが好ましい。上記化合物半導体としては、CuAlS2,CuGaS2,CuInS2,CuAlSe2,CuGaSe2,AgAlS2,AgGaS2,AgInS2,AgAlSe2,AgGaSe2,AgInSe2,AgAlTe2,AgGaTe2,AgInTe2,CuIn,AlSe2,CuIn,GaS,Se2,Cu1zIn1xGaxSe2ySy式中、0≦x≦1,0≦y≦2,0≦z≦1CIGS,AgIn,GaSe2,およびAgIn,GaS,Se2等が挙げられる。特には、CuInGaSe2が好ましい。光電変換層30の膜厚は特に制限されず、1.0~3.0μmが好ましく、1.5~2.5μmが特に好ましい。バッファ層バッファ層40は、CdS、ZnS、ZnS,O、ZnS,O,OH、を主成分とする層からなる。バッファ層40の膜厚は特に制限されず、10nm~0.5μmが好ましく、15~200nmがより好ましい。窓層窓層50は、光を取り込む中間層である。窓層50の組成としては特に制限されず、i-ZnO等が好ましい。窓層50の膜厚は特に制限されず、15~200nmが好ましい。なお、窓層は任意の層であり、窓層50のない光電変換素子としてもよい。透明電極透明電極60は、光を取り込むと共に電極として機能する層である。透明電極60の組成としては特に制限されず、ZnO:Al等のn-ZnO等が好ましい。透明電極60の膜厚は特に制限されず、50nm~2μmが好ましい。取出し電極取出し電極70は、裏面電極20および透明電極60間に生じる電力を効率的に外部に取り出すための電極である。取出し電極70の主成分としては特に制限されず、Al等が挙げられる。取出し電極70膜厚は特に制限されず、0.1~3μmが好ましい。光電変換素子1は、太陽電池として好ましく使用することができる。例えば、上記の光電変換素子1を多数集積化し、必要に応じて、カバーガラス、保護フィルム等を取り付けて、太陽電池とすることができる。なお、多数の光電変換素子セルが集積化された太陽電池においては、セル毎に取出し電極を設ける必要はなく、直列接続されたセルのうち、電力取出し端となるセルに設けられていればよい。集積化太陽電池は、例えば、可撓性の長尺基板を用いてロールトゥロール方式にて、基板上に各層を形成する工程、集積化のためのパターニングスクライブプロセスを含む光電変換素子形成工程、および素子形成された基板を1モジュールに切断する工程等を経て形成される。なお、ロールトゥロール方式による製造を行う場合には、スクライブ処理や、各処理工程での基板の巻き取り工程を伴うため、導電層と光電変換層との間の剥離の問題がより顕著となるので、導電層と光電変換層との高い密着性を有する本発明の光電変換素子が非常に有効である。なお、本発明の製造方法で作製される光電変換素子は、太陽電池のみならずCCD等の他の用途にも適用可能である。<光電変換素子の製造方法>本発明の光電変換素子の製造方法の実施形態を説明する。ここでは、上記構成の光電変換素子の製造方法を説明する。本発明の光電変換素子の製造方法は、基板上に、導電層と、Ib族元素、IIIb族元素およびVIb族元素を含有する化合物半導体からなる光電変換層と、透明導電層とをこの順に積層してなる積層構造を有する光電変換素子の製造方法であって、基板上に、表層がイリジウムからなる導電層を形成する導電層形成工程と、イリジウムからなる表層上に光電変換層を蒸着法により形成する光電変換層形成工程とを含むことを特徴とする。より具体的に、手順を説明する。基板10を用意し、導電層形成工程において基板10上に導電層20を形成する。導電性形成工程においては、スパッタ法により、最初に基板10上に下部導電層例えば、Mo層21を成膜し、さらに下部導電層21上にイリジウム層22を成膜する。このようにして、表層にイリジウム層22を備えた導電層20を形成する。スパッタの成膜時間等を調整することにより表層導電層の厚みを所望の厚みとすることができる。イリジウム層22の厚みとしては50nm程度までが好ましい。その後、導電層20の表層22の上に、Ib、IIIb、VIb族元素からなる光電変換層30を蒸着法により形成する。ここでは、CuInGaSe層を形成するものとする。蒸着法のうち、特に多源同時蒸着法が好適である。その代表的な方法としては、3段階法JRTuttleetalMatResSocSympProcVol426p143等と、ECグループの同時蒸着法LStoltetal:Proc13thECPVSEC1451等とが知られている。3段階法は、高真空中で最初にIn、Ga、Seを基板温度400°Cで同時蒸着し、次に500~560°Cに昇温してCu、Seを同時蒸着後、In、Ga、Seを更に同時蒸着する方法で、禁制帯幅が傾斜したグレーデッドバンドギャップCIGS膜が得られる。ECグループの方法は、蒸着初期にCu過剰CIGS、後半でIn過剰CIGSを蒸着するBoeing社の開発したバイレーヤー法をインラインプロセスに適用できるように改良したものである。バイレーヤー法は、WEDevaney,WSChen,JMStewart,andRAMickelsen:IEEETransElectronDevices37428に記載されている。3段階法及びECグループの同時蒸着法は共に、膜成長過程でCu過剰なCIGS膜組成とし、相分離した液相Cu2-xSex=0~1による液相焼結を利用するため、大粒径化が起こり、結晶性に優れたCIGS膜が形成されるという利点がある。更に、近年CIGS膜の結晶性を向上させるため、この方法に加えた種々の方法に関する検討が行われており、これらを用いてもよい。CIGS膜の結晶性を向上させるため、上記方法に改良を加えた方法として、aイオン化したGaを使用する方法HMiyazakietalphysstatsolVol2032006p2603等、bクラッキングしたSeを使用する方法第68回応用物理学会学術講演会講演予稿集2007秋北海道工業大学7P-L-6等、cラジカル化したSeを用いる方法第54回応用物理学会学術講演会講演予稿集2007春青山学院大学29P-ZW-10等、d光励起プロセスを利用した方法第54回応用物理学会学術講演会講演予稿集2007春青山学院大学29P-ZW-14等等が知られている。光電変換層30の形成後、光電変換層30の上にバッファ層40を形成する。バッファ層40としては、例えばCdSを、CBD法化学浴析出法等により形成する。次いで、CdSバッファ層40の表面に窓層50として、たとえばZnO層を、さらに、透明電極60として、例えばAl-ZnO層をスパッタ法により形成する。最後に、透明電極60の表面に、取出し電極70として、例えばAl層を蒸着法により形成して光電変換素子1とする。基板として可撓性を有する基板を用いる場合、導電層形成工程および/または光電変換層形成工程は、長尺な可撓性基板をロール状に巻回してなる供給ロール巻出しロールと、成膜済の基板をロール状に巻回する巻取りロールとを用いる、いわゆるロールトゥロールRolltoRoll方式を用いることが好ましい。本発明の光電変換素子について実施例、比較例のサンプルを作製し、その界面を観察すると共に、密着性試験クロスカット試験を行った。本発明の光電変換素子の実施例および比較例のサンプルを、以下の方法で作製した。実施例まず、3cm×3cm×1.1mmtのソーダライムガラス基板を用意し、アセトン,エタノール,純水にて各5分間超音波洗浄を施した。その後スパッタ装置に基板を導入し、DCスパッタにて、DC電力1kW、Arガス圧0.5Pa、基板温度室温にて、基板上にMoをスパッタ成膜した成膜時間45min。その後同一スパッタ条件DC電力1kW、Arガス圧0.5Pa、基板温度室温にて、Irをスパッタ成膜した成膜時間1min。このとき、Mo層600nm、Ir層は50nmであった。次に、光電変換層半導体層として、裏面電極上に、基板温度を550°CとしてCuIn0.7Ga0.3Se2を成膜した。CuIn0.7Ga0.3Se2は、KセルknudsenCell:クヌーセンセルを蒸発源として用いた多元同時蒸発法を用いて、1.8μmの厚さに形成した。次に、光電変換層CIGS層の表面にCdSバッファ層を、50nmの厚さにCBD法化学浴析出法により成膜した。次いで、CdSバッファ層の表面に透明電極としてAl-ZnO層を、300nmの厚さにスパッタ法により形成した。最後に、Al-ZnO層の表面に、取出し電極として、Al層を蒸着法により形成した。比較例1比較例1として、実施例と同様の製造工程において、Irを成膜せず、Moのみからなる導電層Mo層約600nm厚を備えた素子を形成した。比較例2比較例2として、実施例と同様の製造工程において、Irの代わりにCrクロムをMo層上に成膜した。なお、このとき、Crの厚みが50nmになるように成膜時間を調整した。<クロスカット試験>また、実施例と比較例の各方法で作製したサンプルについて、JIS規格JIS-K5600に基づきクロスカット試験を行った。カット間隔を1mmとし、付着力密着力試験後の25個の碁盤目およびカット交差部の剥がれ状況により密着性を判断した。剥がれたマスの個数をパーセントで評価し、剥離無し100を10点、全面剥離0を0点としてランク付けをした。実施例および比較例について、粘着力が0.5~24.5N/25mmの複数の粘着テープを用いて密着力テープ粘着力とクロスカット試験評価値を図3に示す。図3に示すように、比較例1、2の場合と比較して実施例のように、導電層の表層にIr層を備えることにより、密着力を飛躍的に向上させることができた。<界面観察>実施例と比較例の各方法で作製したサンプルについて、断面を切り出し透過型電子顕微鏡にて導電層とCIGS層との界面を観察した。図5が実施例、図6が比較例1、図6が比較例2の各TEM像倍率:500000倍である。図5に示すように実施例のサンプルでは、Ir層はCIGSと全く反応しておらず、Seの侵入もないことが確認できた。なお、Ir層とCIGSとは反応しないため、Ir層の厚みは、CIGSと反応する下部導電層ここではMo層が露出しない程度に形成しておけばよいと考えられる。一方、図6に示すように比較例1のサンプルでは、Mo層の表面に沿って一様に層状のMoSe2層が形成されている様子が観察された。図7に示すように比較例2ではCrがSeと反応しており純粋なCr層はほとんど消失し、CrがCIGS層側に拡散すると共に、SeがCrを通過してその下層のMoと反応し層状のMo2Seを形成している様子が観察された。なお、比較例2については、TEM像を撮影したサンプルについてX線構造解析を行い、CIGSとCrとの反応層からのピークが生じていることを確認した。比較例1、2のように導電層とCIGSとの界面において、導電層を構成する元素とCIGSとの反応が大きいと密着性が低下し、実施例のように導電層とCIGSとの界面で両者が反応しない場合には密着性が高いことが明らかになった。"