"表示領域に互いに平行に形成された複数の走査配線と、前記表示領域において前記複数の走査配線と交差するよう、かつ互いに平行に形成された複数のデータ配線と、端子配置領域に配置された複数の走査端子および複数のデータ端子とを備えたアクティブマトリクス基板において、前記複数の走査配線には、一端側に走査信号の入力端を有する複数の第1走査配線と、他端側に走査信号の入力端を有する複数の第2走査配線とを含み、かつ、前記表示領域には、前記第1走査配線と前記第2走査配線とが、1本毎に交互に形成されており、前記アクティブマトリクス基板は、前記第1走査配線の走査信号の入力端と前記走査端子とを接続する複数の第1接続配線と、前記第2走査配線の走査信号の入力端と前記走査端子とを接続する複数の第2接続配線と、前記データ配線のデータ信号の入力端と前記データ端子とを接続する複数の第3接続配線と、前記複数の第1接続配線のそれぞれに接続された複数の第1スイッチング素子と、前記複数の第1接続配線のそれぞれと交差するよう、かつ前記複数の第1スイッチング素子のうちで互いに隣接しない第1スイッチング素子へ検査信号を入力可能な第1検査配線と、前記複数の第1接続配線のそれぞれと交差するよう、かつ前記複数の第1スイッチング素子のうち前記第1検査配線が接続されておらずかつ互いに隣接しない第1スイッチング素子へ検査信号を入力可能な第2検査配線と、前記複数の第2接続配線のそれぞれに接続された複数の第2スイッチング素子と、前記複数の第2接続配線のそれぞれと交差するよう、かつ前記複数の第2スイッチング素子のうちで互いに隣接しない第2スイッチング素子へ検査信号を入力可能な第3検査配線と、前記複数の第2接続配線のそれぞれと交差するよう、かつ前記複数の第2スイッチング素子のうち前記第3検査配線が接続されておらずかつ互いに隣接しない第2スイッチング素子へ検査信号を入力可能な第4検査配線とを備え、前記第1検査配線、前記第2検査配線、前記第3検査配線、および前記第4検査配線は、前記端子配置領域および前記表示領域以外の額縁配線領域に形成されており、前記第1検査配線と前記第2検査配線とは互いに隣接しており、前記第3検査配線と前記第4検査配線とは互いに隣接しており、前記複数の第1スイッチング素子のうち少なくとも1つが、前記第1検査配線と前記第2検査配線との間に配置されており、前記複数の第2スイッチング素子のうち少なくとも1つが、前記第3検査配線と前記第4検査配線との間に配置されているアクティブマトリクス基板。前記複数の第1スイッチング素子の全てが、前記第1検査配線と前記第2検査配線との間に配置されており、前記複数の第2スイッチング素子の全てが、前記第3検査配線と前記第4検査配線との間に配置されている、請求項1に記載のアクティブマトリクス基板。前記第1検査配線と前記第2検査配線との間には、前記第1スイッチング素子のオン/オフを制御する制御信号を入力可能な制御配線が形成されており、前記第1スイッチング素子は、前記制御配線を挟んで両側に配置され、前記第3検査配線と前記第4検査配線との間には、前記第2スイッチング素子のオン/オフを制御する制御信号を入力可能な制御配線が形成されており、前記第2スイッチング素子は、前記制御配線を挟んで両側に配置されている、請求項1または2に記載のアクティブマトリクス基板。前記第1スイッチング素子は、前記制御配線を挟んで左右交互に配置され、前記第2スイッチング素子は、前記制御配線を挟んで左右交互に配置されている、請求項3に記載のアクティブマトリクス基板。前記複数の第1接続配線がそれぞれ接続された複数の走査端子から個々に延長する複数の第1延長配線と、前記複数の第1延長配線のそれぞれと接続され、かつ検査信号を入力可能な第5検査配線と、前記複数の第2接続配線がそれぞれ接続された複数の走査端子から個々に延長する複数の第2延長配線と、前記複数の第2延長配線のそれぞれと接続され、かつ検査信号を入力可能な第6検査配線とをさらに備える、請求項1~4のいずれか一項に記載のアクティブマトリクス基板。前記データ配線は、一端側にデータ信号の入力端を有し、前記データ配線の他端側に接続された複数の第3スイッチング素子と、前記複数の第3スイッチング素子のうちで互いに隣接しない第3スイッチング素子へ検査信号を入力可能な第7検査配線と、前記複数の第3スイッチング素子のうち前記第7検査配線が接続されておらずかつ互いに隣接しない第3スイッチング素子へ検査信号を入力可能な第8検査配線とをさらに備える、請求項1~5のいずれか一項に記載のアクティブマトリクス基板。請求項1~6のいずれか一項に記載のアクティブマトリクス基板を備える、表示装置。前記表示装置は、液晶表示装置である、請求項7に記載の表示装置。請求項1~4のいずれか一項に記載のアクティブマトリクス基板、または、請求項1~4のいずれか一項に記載のアクティブマトリクス基板を備えた表示装置の検査方法であって、前記第1スイッチング素子をオン状態としながら、前記第1検査配線および前記第2検査配線に互いに独立した検査信号を入力することにより、前記第1接続配線の検査を行う工程と、前記第2スイッチング素子をオン状態としながら、前記第3検査配線および前記第4検査配線に互いに独立した検査信号を入力することにより、前記第2接続配線の検査を行う工程とを含む、アクティブマトリクス基板または表示装置の検査方法。請求項5を引用する請求項6に記載のアクティブマトリクス基板、または、請求項5を引用する請求項6に記載のアクティブマトリクス基板を備えた表示装置の検査方法であって、前記第5検査配線から検査信号を入力することにより、前記第1走査配線の検査を行う工程と、前記第6検査配線から検査信号を入力することにより、前記第2走査配線の検査を行う工程と、前記第3スイッチング素子をオン状態としながら、前記第7検査配線および前記第8検査配線に互いに独立した検査信号を入力することにより、前記データ配線の検査を行う工程と、前記複数の第1延長配線および前記複数の第2延長配線を切断する工程と、前記第1スイッチング素子をオン状態としながら、前記第1検査配線および前記第2検査配線に互いに独立した検査信号を入力することにより、前記第1接続配線の検査を行う工程と、前記第2スイッチング素子をオン状態としながら、前記第3検査配線および前記第4検査配線に互いに独立した検査信号を入力することにより、前記第2接続配線の検査を行う工程とを含む、アクティブマトリクス基板または表示装置の検査方法。本発明は、上記の問題点に鑑みてなされたものであり、その目的は、接続配線間の短絡を検査するための検査配線を端子配置領域に形成することなく、しかも、表示品質を向上できるアクティブマトリクス基板、表示装置、アクティブマトリクス基板の検査方法、および表示装置の検査方法を提供することにある。上記目的を達成するために本発明におけるアクティブマトリクス基板は、表示領域に互いに平行に形成された複数の走査配線と、前記表示領域において前記複数の走査配線と交差するよう、かつ互いに平行に形成された複数のデータ配線と、端子配置領域に配置された複数の走査端子および複数のデータ端子とを備えたアクティブマトリクス基板において、前記複数の走査配線には、一端側に走査信号の入力端を有する複数の第1走査配線と、他端側に走査信号の入力端を有する複数の第2走査配線とを含み、かつ、前記表示領域には、前記第1走査配線と前記第2走査配線とが、1本毎に交互に形成されており、前記アクティブマトリクス基板は、前記第1走査配線の走査信号の入力端と前記走査端子とを接続する複数の第1接続配線と、前記第2走査配線の走査信号の入力端と前記走査端子とを接続する複数の第2接続配線と、前記データ配線のデータ信号の入力端と前記データ端子とを接続する複数の第3接続配線と、前記複数の第1接続配線のそれぞれに接続された第1スイッチング素子と、前記複数の第1接続配線のそれぞれと交差するよう、かつ前記複数の第1スイッチング素子のうちで互いに隣接しない第1スイッチング素子へ検査信号を入力可能な第1検査配線と、前記複数の第1接続配線のそれぞれと交差するよう、かつ前記複数の第1スイッチング素子のうち前記第1検査配線が接続されておらずかつ互いに隣接しない第1スイッチング素子へ検査信号を入力可能な第2検査配線と、前記複数の第2接続配線のそれぞれに接続された複数の第2スイッチング素子と、前記複数の第2接続配線のそれぞれと交差するよう、かつ前記複数の第2スイッチング素子のうちで互いに隣接しない第2スイッチング素子へ検査信号を入力可能な第3検査配線と、前記複数の第2接続配線のそれぞれと交差するよう、かつ前記複数の第2スイッチング素子のうち前記第3検査配線が接続されておらずかつ互いに隣接しない第2スイッチング素子へ検査信号を入力可能な第4検査配線とを備え、前記第1検査配線、前記第2検査配線、前記第3検査配線、および前記第4検査配線は、前記端子配置領域および前記表示領域以外の額縁配線領域に形成されている。本発明のアクティブマトリクス基板によれば、複数の第1スイッチング素子、第1検査配線、および第2検査配線を備えているので、隣接する第1接続配線の各々には互いに異なる検査信号を入力することが可能となる。これにより、製造時等の検査工程において、隣接する第1接続配線間の短絡が検出できる。すなわち、第1検査配線および第2検査配線は、第1接続配線間の短絡を検査するための検査配線である。また、本発明のアクティブマトリクス基板によれば、複数の第2スイッチング素子、第3検査配線、および第4検査配線を備えているので、隣接する第2接続配線の各々には互いに異なる検査信号を入力することが可能となる。これにより、製造時等の検査工程において、隣接する第2接続配線間の短絡が検出できる。すなわち、第3検査配線および第4検査配線は、第2接続配線間の短絡を検査するための検査配線である。また、第1検査配線と第2検査配線とは、複数の第1接続配線のそれぞれと交差している。また、第3検査配線と第4検査配線とは、複数の第2接続配線のそれぞれと交差している。このように、複数の第1接続配線および複数の第2接続配線ともに、同じ本数の検査配線が交差しているので、第1接続配線にかかる負荷と、第2接続配線にかかる負荷とは等しくなる。このため、第1接続配線に接続された第1走査配線の到達電位と、第2接続配線に接続された第2走査配線の到達電位とは同一となる。そのため、本発明のアクティブマトリクス基板が表示装置に組み込まれた場合に、当該表示装置の表示画面には、輝度が均一な画像が表示されることになる。また、第1~4検査配線は、端子配置領域および表示領域以外の額縁配線領域に形成されている。この結果、接続配線間の短絡を検査するための検査配線を端子配置領域に形成することなく、しかも、表示品質を向上できるアクティブマトリクス基板を実現することができる。以上のように、上記のアクティブマトリクス基板、表示装置、およびアクティブマトリクス基板の検査方法は、接続配線間の短絡を検査するための検査配線を端子配置領域に形成することなく、しかも、表示品質を向上できるという効果を奏する。本発明の一実施形態にかかるアクティブマトリクス基板は、表示領域に互いに平行に形成された複数の走査配線と、前記表示領域において前記複数の走査配線と交差するよう、かつ互いに平行に形成された複数のデータ配線と、端子配置領域に配置された複数の走査端子および複数のデータ端子とを備える。前記複数の走査配線は、一端側に走査信号の入力端を有する複数の第1走査配線と、他端側に走査信号の入力端を有する複数の第2走査配線とを含む。前記表示領域には、前記第1走査配線と前記第2走査配線とが、1本毎に交互に形成されている。前記アクティブマトリクス基板は、前記第1走査配線の走査信号の入力端と前記走査端子とを接続する複数の第1接続配線と、前記第2走査配線の走査信号の入力端と前記走査端子とを接続する複数の第2接続配線と、前記データ配線のデータ信号の入力端と前記データ端子とを接続する複数の第3接続配線と、前記複数の第1接続配線のそれぞれに接続された第1スイッチング素子とを有する。前記アクティブマトリクス基板は、さらに、前記複数の第1接続配線のそれぞれと交差するよう、かつ前記複数の第1スイッチング素子のうちで互いに隣接しない第1スイッチング素子へ検査信号を入力可能な第1検査配線と、前記複数の第1接続配線のそれぞれと交差するよう、かつ前記複数の第1スイッチング素子のうち前記第1検査配線が接続されておらずかつ互いに隣接しない第1スイッチング素子へ検査信号を入力可能な第2検査配線と、前記複数の第2接続配線のそれぞれに接続された複数の第2スイッチング素子と、前記複数の第2接続配線のそれぞれと交差するよう、かつ前記複数の第2スイッチング素子のうちで互いに隣接しない第2スイッチング素子へ検査信号を入力可能な第3検査配線と、前記複数の第2接続配線のそれぞれと交差するよう、かつ前記複数の第2スイッチング素子のうち前記第3検査配線が接続されておらずかつ互いに隣接しない第2スイッチング素子へ検査信号を入力可能な第4検査配線とを備えている。前記第1検査配線、前記第2検査配線、前記第3検査配線、および前記第4検査配線は、前記端子配置領域および前記表示領域以外の額縁配線領域に形成されている。上記した本実施形態にかかるアクティブマトリクス基板においては、前記複数の第1スイッチング素子は、前記第1走査配線の走査信号の入力端の近傍の額縁配線領域に形成されており、前記複数の第2スイッチング素子は、前記第2走査配線の走査信号の入力端の近傍の額縁配線領域に形成されている態様とするのが好ましい。ここで、仮に、上記とは逆に、第1スイッチング素子が、第1走査配線の走査信号の末端側すなわち、第1走査配線の他端側の近傍の額縁配線領域に形成されており、かつ、第2スイッチング素子が、第2走査配線の走査信号の末端側すなわち、第2走査配線の一端側の近傍の額縁配線領域に形成されている場合を考える。この場合、第1スイッチング素子と走査信号の末端側とを接続するための第1引出配線を額縁配線領域に新たに形成する必要がある。また、第2スイッチング素子と走査信号の末端側とを接続するための第2引出配線を額縁配線領域に新たに形成する必要がある。すなわち、第1引出配線が額縁配線領域に新たに形成されるので、第1引出配線と第2接続配線との間で短絡が生じ易くなる。また、第2引出配線が額縁配線領域に新たに形成されるので、第2引出配線と第1接続配線との間で短絡が生じ易くなる。さらに、第1引出配線および第2引出配線が額縁配線領域に新たに形成されるので、他の配線を額縁配線領域に形成するためのスペースが狭くなる。また、蓄積容量幹配線が額縁配線領域に形成されていれば、蓄積容量幹配線と第1引出配線、および、蓄積容量幹配線と第2引出配線とが交差することになる。蓄積容量幹配線と第1引出配線とが交差するので、第1走査配線には大きな負荷がかかる。また、蓄積容量幹配線と第2引出配線とが交差するので、第2走査配線には大きな負荷がかかる。つまり、走査配線に大きな負荷がかかるので、走査配線に入力される走査信号が遅延する。走査信号が遅延するので、データ配線からのデータ信号が蓄積容量に充電され難くなる。この結果、このようなアクティブマトリクス基板が表示装置に組み込まれた場合に、当該表示装置の表示画面には、例えば、所望の輝度が得られない画像が表示されることになる。これに対して、本実施形態にかかるアクティブマトリクス基板では、複数の第1スイッチング素子が、第1走査配線の走査信号の入力端の近傍の額縁配線領域に形成されており、かつ、複数の第2スイッチング素子が、第2走査配線の走査信号の入力端の近傍の額縁配線領域に形成されているので、上記の第1引出配線および第2引出配線を額縁配線領域に形成しなくともよい。そのため、本実施形態に係るアクティブマトリクス基板では、上述したような問題は生じない。この結果、表示品質が向上するとともに、歩留まりが向上するアクティブマトリクス基板を実現することができる。上記本実施形態にかかるアクティブマトリクス基板においては、前記第1検査配線と前記第2検査配線とは互いに隣接しており、前記第3検査配線と前記第4検査配線とは互いに隣接しており、前記複数の第1スイッチング素子のうち少なくとも1つが、前記第1検査配線と前記第2検査配線との間に配置されており、前記複数の第2スイッチング素子のうち少なくとも1つが、前記第3検査配線と前記第4検査配線との間に配置されている態様とするのが好ましい。特に、前記複数の第1スイッチング素子の全てが、前記第1検査配線と前記第2検査配線との間に配置されており、前記複数の第2スイッチング素子の全てが、前記第3検査配線と前記第4検査配線との間に配置されている態様とするのが好ましい。これにより、製造上の不良発生率を抑制することができ、アクティブマトリクス基板の小型化を実現することができる。上記本実施形態にかかるアクティブマトリクス基板においては、前記第1検査配線と前記第2検査配線との間には、前記第1スイッチング素子のオン/オフを制御する制御信号を入力可能な制御配線が形成されており、前記第1スイッチング素子は、前記制御配線を挟んで両側に配置され、前記第3検査配線と前記第4検査配線との間には、前記第2スイッチング素子のオン/オフを制御する制御信号を入力可能な制御配線が形成されており、前記第2スイッチング素子は、前記制御配線を挟んで両側に配置されている態様とするのが好ましい。特に、前記第1スイッチング素子は、前記制御配線を挟んで左右交互に配置され、前記第2スイッチング素子は、前記制御配線を挟んで左右交互に配置されている態様とするのが好ましい。これにより、製造上の不良発生率を抑制することができ、アクティブマトリクス基板の小型化を実現することができる。上記本実施形態にかかるアクティブマトリクス基板においては、前記複数の第1接続配線がそれぞれ接続された複数の走査端子から個々に延長する複数の第1延長配線と、前記複数の第1延長配線のそれぞれと接続され、かつ検査信号を入力可能な第5検査配線と、前記複数の第2接続配線がそれぞれ接続された複数の走査端子から個々に延長する複数の第2延長配線と、前記複数の第2延長配線のそれぞれと接続され、かつ検査信号を入力可能な第6検査配線とをさらに備える態様とするのが好ましい。上記の構成によれば、第5検査配線から第1延長配線および走査端子を介して、第1接続配線および第1走査配線へ、検査信号を入力可能である。また、第6検査配線から第2延長配線および走査端子を介して、第2接続配線および第2走査配線へ、検査信号を入力可能である。ところで、アクティブマトリクス基板の配線に静電気が帯電すると、短絡や断線を伴う放電が起こる恐れがある。これに対して、本実施形態に係るアクティブマトリクス基板では、第5検査配線には、複数の走査端子から個々に延長する第1延長配線がそれぞれ接続されており、かつ、第6検査配線には、複数の走査端子から個々に延長する第2延長配線がそれぞれ接続されている。このため、アクティブマトリクス基板にて発生する静電気を第5検査配線および第6検査配線から除去または分散できる。そのため、静電気によるアクティブマトリクス基板の不良の発生を抑制できる。この結果、歩留まりが向上するアクティブマトリクス基板を実現することができる。上記本実施形態にかかるアクティブマトリクス基板においては、前記データ配線は、一端側にデータ信号の入力端を有し、前記データ配線の他端側に接続された複数の第3スイッチング素子と、前記複数の第3スイッチング素子のうちで互いに隣接しない第3スイッチング素子へ検査信号を入力可能な第7検査配線と、前記複数の第3スイッチング素子のうち前記第7検査配線が接続されておらずかつ互いに隣接しない第3スイッチング素子へ検査信号を入力可能な第8検査配線とをさらに備える態様とするのが好ましい。上記の構成によれば、複数の第3スイッチング素子、第7検査配線、および第8検査配線を備えているので、隣接するデータ配線および隣接する第3接続配線の各々には互いに異なる検査信号を入力することが可能となる。これにより、製造時等の検査工程において、隣接するデータ配線間および隣接する第3接続配線間の短絡が検出できる。また、上記のいずれかの構成にかかるアクティブマトリクス基板を備えた表示装置も、本発明の一実施形態である。この表示装置は、例えば液晶表示装置として実施することができる。また、上記目的を達成するために本発明の一実施形態におけるアクティブマトリクス基板または表示装置の検査方法は、前記第1スイッチング素子をオン状態としながら、前記第1検査配線および前記第2検査配線に互いに独立した検査信号を入力することにより、前記第1接続配線の検査を行う工程と、前記第2スイッチング素子をオン状態としながら、前記第3検査配線および前記第4検査配線に互いに独立した検査信号を入力することにより、前記第2接続配線の検査を行う工程とを含む。上記の検査方法によれば、第1スイッチング素子をオン状態としながら、第1検査配線および第2検査配線に互いに独立した検査信号を入力することにより、少なくとも、第1接続配線の短絡が検出できる。また、第2スイッチング素子をオン状態としながら、第3検査配線および第4検査配線に互いに独立した検査信号を入力することにより、少なくとも、第2接続配線の短絡が検出できる。なお、第1接続配線の検査を行う工程は、第2接続配線の検査を行う工程の前であってもよいし、後であってもよい。さらに、上記の検査方法は、前記第5検査配線から検査信号を入力することにより、前記第1走査配線の検査を行う工程と、前記第6検査配線から検査信号を入力することにより、前記第2走査配線の検査を行う工程と、前記第3スイッチング素子をオン状態としながら、前記第7検査配線および前記第8検査配線に互いに独立した検査信号を入力することにより、前記データ配線の検査を行う工程と、前記複数の第1延長配線および前記複数の第2延長配線を切断する工程と、前記第1スイッチング素子をオン状態としながら、前記第1検査配線および前記第2検査配線に互いに独立した検査信号を入力することにより、前記第1接続配線の検査を行う工程と、前記第2スイッチング素子をオン状態としながら、前記第3検査配線および前記第4検査配線に互いに独立した検査信号を入力することにより、前記第2接続配線の検査を行う工程とを含む。この検査方法によれば、第5検査配線から検査信号を入力することにより、少なくとも、第1走査配線の断線が検出できる。また、第6検査配線から検査信号を入力することにより、少なくとも、第2走査配線の断線が検出できる。また、第3スイッチング素子をオン状態としながら、第7検査配線および第8検査配線に互いに独立した検査信号を入力することにより、データ配線の短絡断線が検出できる。そして、切断する工程において、複数の第1延長配線および複数の第2延長配線を切断することにより、第5検査配線および第6検査配線によって電気的に接続されていた走査端子が、電気的に切り離される。そして、第1スイッチング素子をオン状態としながら、第1検査配線および第2検査配線に互いに独立した検査信号を入力することにより、少なくとも、第1接続配線の短絡が検出できる。また、第2スイッチング素子をオン状態としながら、第3検査配線および第4検査配線に互いに独立した検査信号を入力することにより、少なくとも、第2接続配線の短絡が検出できる。以下、本発明のより具体的な実施形態について、図面を参照しながら説明する。ただし、以下で参照する各図は、説明の便宜上、本発明の一実施形態の構成部材のうち、本発明を説明するために必要な主要部材のみを簡略化して示したものである。したがって、本発明に係るアクティブマトリクス基板は、本明細書が参照する各図に示されていない任意の構成部材を備え得る。また、各図中の部材の寸法は、実際の構成部材の寸法および各部材の寸法比率等を忠実に表したものではない。図1は、本実施形態に係る液晶パネル1の概略構成を示す平面図である。図1に示すように、液晶パネル1は、アクティブマトリクス基板2と、アクティブマトリクス基板2に対向する対向基板3とを備えている。アクティブマトリクス基板2と対向基板3との間には、図示しない液晶材料が狭持されている。なお、本実施形態に係る対向基板3には、R赤、G緑、B青のカラーフィルタと、これらのカラーフィルタ間の光漏れを防止するブラックマトリクスとを含むカラーフィルタ層が形成されている。また、カラーフィルタ層の上には、共通電極が形成されている。ここで、本実施形態に係る液晶パネル1は、例えば、携帯電話、PDAPersonalDigitalAssistant、PHSPersonalHandyphoneSystem、HHTHandHeldTerminal等の携帯端末用の電子機器に用いられる。また、本実施形態に係る液晶パネル1は、携帯端末用の電子機器以外に、ゲーム端末、カーナビゲーションシステム、パーソナルコンピュータ、テレビ、ビデオカメラ、デジタルカメラ等の電子機器にも用いられる。ここで、液晶パネル1を備えた電子機器が、本発明に係る液晶表示装置の一実施形態となる。なお、本実施形態に係るアクティブマトリクス基板2を電界放出ディスプレイ、プラズマディスプレイ、有機ELディスプレイ等の、液晶パネル1以外のパネル表示装置に設けるようにしてもよい。アクティブマトリクス基板2は、表示領域4と、端子配置領域5と、表示領域4の外側にあって、かつ表示領域4を囲む額縁配線領域6とを有している。なお、以下では、液晶パネル1の1辺を第1辺S1図1では、下辺とし、この第1辺S1を挟んで左右の辺を各々第2辺S2、第3辺S3とし、第1辺S1に対向する辺を第4辺S4とする。ここで、図1に示すように、アクティブマトリクス基板2の第2辺S2第3辺S3の長さHは、対向基板3の第2辺S2第3辺S3の長さLよりも長い。このため、アクティブマトリクス基板2と対向基板3とが図示しない液晶材料を介して互いに貼り合わされた場合に、アクティブマトリクス基板2の端子配置領域5は、対向基板3よりも第1辺S1側に位置することとなる。表示領域4には、複数の第1走査配線401、403、405、40mと、複数の第2走査配線402、404、406、40nと、複数のデータ配線411、412、413、41iと、複数の蓄積容量配線421、422、423、42kとが形成されている。ここで、第1走査配線401、403、405、40mには、一端側に走査信号の入力端431、433、435、43mをそれぞれ有している。また、第2走査配線402、404、406、40nには、他端側に走査信号の入力端432、434、436、43nをそれぞれ有している。さらに、データ配線411、412、413、41iには、一端側にデータ信号の入力端441、442、443、44iをそれぞれ有している。なお、図1では、データ配線411、412、413、41iを単に41とし、かつデータ信号の入力端441、442、443、44iを単に44として表している。なお、以下では、個々の配線やスイッチング素子を区別する必要のある場合にのみ、例えば、データ配線411のように、それぞれを区別するための小数字を付して説明し、特に区別する必要がない場合、あるいは、総称する場合には、例えば、データ配線41のように、小数字を付さずに説明する。ここで、本実施形態においては、第1走査配線401、403、405、40mと、第2走査配線402、404、406、40nとは、1本毎に交互に、かつ互いに平行となるように表示領域4に形成されている。また、蓄積容量配線421、422、423、42kは、走査配線40に平行となるように表示領域4に形成されている。すなわち、表示領域4には、第4辺S4側から第1辺S1側に向かって、第1走査配線401、蓄積容量配線421、第2走査配線402、蓄積容量配線422、第1走査配線403、蓄積容量配線423、第2走査配線404、となるように、走査配線40および蓄積容量配線42が形成されている。また、データ配線411、412、413、41iは、走査配線40および蓄積容量配線42と交差するよう、かつ互いに平行に表示領域4に形成されている。本実施形態においては、データ配線40は、R赤、G緑、B青毎に表示領域4に形成されている。但し、モノクロ用の液晶パネル1の場合には、これに限定されない。なお、走査配線40とデータ配線41との交差部分には、図示しないTFTThinFilmTransistorやMIMMetalInsulatorMetal等のスイッチング素子、および、このスイッチング素子に接続される図示しない絵素電極R、G、またはB等が形成されている。さらに、蓄積容量配線42は、スイッチング素子に接続された電極を蓄積容量対向電極として、図示しない蓄積容量を形成している。端子配置領域5は、アクティブマトリクス基板2において、複数の走査端子51および複数のデータ端子52が配置された領域である。ドライバ、またはドライバが設けられたフレキシブル配線基板が、端子配置領域5において走査端子51およびデータ端子52と電気的に接続される。このため、走査端子51は、ドライバから走査信号が入力可能な端子となる。また、データ端子52は、ドライバからデータ信号が入力可能な端子となる。なお、ドライバは、COGChipOnGlass方式にて端子配置領域5に接続することが可能である。また、ドライバが設けられたフレキシブル配線基板は、TCPTapeCarrierPackage方式にて端子配置領域5に接続することが可能である。なお、接続する方式については、ここでは特に限定されない。なお、図1では、端子配置領域5に、1個のドライバを配置することが可能な例を示しているが、これに限定されない。例えば、アクティブマトリクス基板2上に端子配置領域5を複数設けることにより、複数の端子配置領域5のそれぞれに、複数のドライバをそれぞれ配置することが可能なようにしてもよい。額縁配線領域6には、第1走査配線401、403、405、40mの一端側に有する走査信号の入力端431、433、435、43mと、走査端子51とを接続する複数の第1接続配線611、613、615、61mが形成されている。すなわち、第1接続配線61は、走査信号の入力端431、433、435、43mから第3辺S3側に引き出され、第3辺S3に沿って額縁配線領域6に形成され、そして複数の走査端子51へ接続される。なお、図1では、第1接続配線611、613、615、61mを単に61として表している。ここで、第1接続配線61が接続された複数の走査端子51には、当該複数の走査端子51のそれぞれから第1辺S1側へ延長する複数の第1延長配線53が接続されている。また、複数の第1延長配線53には、第1走査配線用検査配線第5検査配線62が接続されている。すなわち、第1走査配線用検査配線62は、複数の第1延長配線53のそれぞれと接続されている。また、第1走査配線用検査配線62には、第1走査配線用検査パッド63がさらに接続されている。第1走査配線用検査パッド63は、走査検査信号が入力可能なパッドである。なお、走査検査信号は、走査信号として機能する検査信号である。本実施形態においては、第1走査配線用検査配線62は、複数の第1延長配線53のそれぞれと接続されているので、第1走査配線401、403、405、40mには、第1走査配線用検査パッド63から走査検査信号を一括して入力することが可能となる。また、第1走査配線用検査配線62は、複数の第1延長配線53のそれぞれと接続されているので、アクティブマトリクス基板2にて発生した静電気を、第1走査配線用検査配線62および第1走査配線用検査パッド63から除去または分散することが可能となる。アクティブマトリクス基板2にて発生した静電気を除去または分散することができるので、当該静電気による配線の短絡や断線、TFTやMIMの特性の変化等を抑制することができる。また、額縁配線領域6には、第2走査配線402、404、406、40nの他端側に有する走査信号の入力端432、434、436、43nと、走査端子51とを接続する複数の第2接続配線642、644、646、64nが形成されている。すなわち、第2接続配線64は、走査信号の入力端432、434、436、43nから第2辺S2側に引き出され、第2辺S2に沿って額縁配線領域6に形成され、そして複数の走査端子51へ接続される。なお、図1では、第2接続配線642、644、646、64nを単に64として表している。ここで、第2接続配線64が接続された複数の走査端子51には、当該複数の走査端子51のそれぞれから第1辺S1側へ延長する複数の第2延長配線54が接続されている。また、複数の第2延長配線54には、第2走査配線用検査配線第6検査配線65が接続されている。すなわち、第2走査配線用検査配線65は、複数の第2延長配線54のそれぞれと接続されている。また、第2走査配線用検査配線65には、第2走査配線用検査パッド66がさらに接続されている。第2走査配線用検査パッド66は、走査検査信号が入力可能なパッドである。本実施形態においては、第2走査配線用検査配線65は、複数の第2延長配線54のそれぞれと接続されているので、第2走査配線402、404、406、40nには、第2走査配線用検査パッド66から走査検査信号を一括して入力することが可能となる。また、第2走査配線用検査配線65は、複数の第2延長配線54のそれぞれと接続されているので、アクティブマトリクス基板2にて発生した静電気を、第2走査配線用検査配線65および第2走査配線用検査パッド66から除去または分散することが可能となる。また、額縁配線領域6には、第1接続配線61および第2接続配線64よりも表示領域4側に、蓄積容量幹配線67が形成されている。蓄積容量幹配線67は、表示領域4を左右から挟むように、第2辺S2および第3辺S3に沿って額縁配線領域6に形成されている。すなわち、蓄積容量配線42の一端側と他端側とは、共に蓄積容量幹配線67に接続されている。また、蓄積容量幹配線67には、端子配置領域5を介して、蓄積容量配線用検査パッド68がさらに接続されている。蓄積容量配線用検査パッド68は、蓄積容量検査信号が入力可能なパッドである。これにより、蓄積容量配線42には、蓄積容量配線用検査パッド68から蓄積容量検査信号を入力することが可能となる。なお、蓄積容量検査信号は、蓄積容量配線42の断線を検出するための検査信号である。なお、液晶パネル1の状態において、走査配線40およびデータ配線41に、それぞれの検査信号を入力することにより、絵素の表示状態から、各絵素の欠陥や各配線の導通状態を検査する場合を考える。この場合、特に、走査検査信号が、スイッチング素子をオンさせる電位と、スイッチング素子をオフさせる電位とを周期的に繰り返す信号である場合、表示が不安定にならないように、各絵素の蓄積容量の一方の電極に、基準となる電位を供給することが好ましい。また、蓄積容量幹配線67は、走査配線40および蓄積容量配線42の短絡の検査にも使用できる。例えば、液晶パネル1の状態において、データ配線41にデータ検査信号を入力し、走査配線40には信号を入力せずに、蓄積容量配線用検査パッド68から蓄積容量配線42へ走査検査信号を入力する。このとき、蓄積容量配線42と走査配線40とが短絡していた場合、短絡部分から、走査配線40に走査検査信号が入力されるため、蓄積容量配線42と短絡した走査配線40のみが異常表示をする。同様の方法で、データ配線41と蓄積容量配線42との短絡の検査にも使用できる。また、額縁配線領域6には、第1接続配線611、613、615、61mのそれぞれに接続された複数の第1スイッチング素子691、693、695、69mが形成されている。すなわち、第1スイッチング素子69は、走査信号の入力端431、433、435、43mの近傍の額縁配線領域6に形成されている。ここで、複数の第1スイッチング素子69のうち第1スイッチング素子691、695、699、69m1には、第1接続配線用第1検査配線第1検査配線70がさらに接続されている。すなわち、第1接続配線用第1検査配線70は、複数の第1スイッチング素子69のうちで互いに隣接しない第1スイッチング素子へ走査検査信号を入力可能な検査配線である。なお、第1接続配線用第1検査配線70は、複数の第1接続配線61と交差して額縁配線領域6に形成されている。また、第1接続配線用第1検査配線70には、第1接続配線用第1検査パッド71がさらに接続されている。第1接続配線用第1検査パッド71は、走査検査信号が入力可能なパッドである。これにより、第1接続配線611、615、619、61m1には、第1接続配線用第1検査パッド71から走査検査信号を入力することが可能となる。また、複数の第1スイッチング素子69のうち第1スイッチング素子693、697、6911、69mには、第1接続配線用第2検査配線第2検査配線72がさらに接続されている。すなわち、第1接続配線用第2検査配線72は、複数の第1スイッチング素子69のうち第1接続配線用第1検査配線70が接続されておらずかつ互いに隣接しない第1スイッチング素子へ走査検査信号を入力可能な検査配線である。なお、第1接続配線用第2検査配線72は、複数の第1接続配線61と交差して額縁配線領域6に形成されている。また、第1接続配線用第2検査配線72には、第1接続配線用第2検査パッド73がさらに接続されている。第1接続配線用第2検査パッド73は、走査検査信号が入力可能なパッドである。これにより、第1接続配線613、617、6111、61mには、第1接続配線用第2検査パッド73から走査検査信号を入力することが可能となる。すなわち、額縁配線領域6には、上記のように、第1接続配線用第1検査配線70、第1接続配線用第1検査パッド71、第1接続配線用第2検査配線72、および第1接続配線用第2検査パッド73が形成されているので、隣接する第1接続配線61の各々には異なる走査検査信号を入力することが可能となる。これにより、第1接続配線61の短絡リークを検出することができる。また、額縁配線領域6には、上記のように、複数の第1接続配線61のそれぞれと交差するように、第1接続配線用第1検査配線70および第1接続配線用第2検査配線72が形成されている。また、額縁配線領域6には、第2接続配線642、644、646、64nのそれぞれに接続された第2スイッチング素子742、744、746、74nが形成されている。すなわち、第2スイッチング素子74は、走査信号の入力端432、434、436、43nの近傍の額縁配線領域6に形成されている。ここで、複数の第2スイッチング素子74のうち第2スイッチング素子742、746、7410、74n1には、第2接続配線用第1検査配線第3検査配線75がさらに接続されている。すなわち、第2接続配線用第1検査配線75は、複数の第2スイッチング素子74のうちで互いに隣接しない第2スイッチング素子へ走査検査信号を入力可能な検査配線である。なお、第2接続配線用第1検査配線75は、第2接続配線64と交差して額縁配線領域6に形成されている。また、第2接続配線用第1検査配線75には、第2接続配線用第1検査パッド76がさらに接続されている。第2接続配線用第1検査パッド76は、走査検査信号が入力可能なパッドである。これにより、第2接続配線642、646、6410、64n1には、第2接続配線用第1検査パッド76から走査検査信号を入力することが可能となる。また、複数の第2スイッチング素子74のうち第2スイッチング素子744、748、7412、74nには、第2接続配線用第2検査配線第4検査配線77がさらに接続されている。すなわち、第2接続配線用第2検査配線77は、複数の第2スイッチング素子74のうち第2接続配線用第1検査配線75が接続されておらずかつ互いに隣接しない第2スイッチング素子へ走査検査信号を入力可能な検査配線である。なお、第2接続配線用第2検査配線77は、第2接続配線64と交差して額縁配線領域6に形成されている。また、第2接続配線用第2検査配線77には、第2接続配線用第2検査パッド78がさらに接続されている。第2接続配線用第2検査パッド78は、走査検査信号が入力可能なパッドである。これにより、第2接続配線644、648、6412、64nには、第2接続配線用第2検査パッド78から走査検査信号を入力することが可能となる。すなわち、額縁配線領域6には、上記のように、第2接続配線用第1検査配線75、第2接続配線用第1検査パッド76、第2接続配線用第2検査配線77、および第2接続配線用第2検査パッド78が形成されているので、隣接する第2接続配線64の各々には異なる走査検査信号を入力することが可能となる。これにより、第2接続配線64の短絡リークを検出することができる。また、額縁配線領域6には、上記のように、複数の第2接続配線64のそれぞれと交差するように、第2接続配線用第1検査配線75および第2接続配線用第2検査配線77が形成されている。ところで、本実施形態においては、上述したように、第1スイッチング素子69は、走査信号の入力端431、433、435、43mの近傍の額縁配線領域6に形成されており、かつ、第2スイッチング素子74は、走査信号の入力端432、434、436、43nの近傍の額縁配線領域6に形成されている。ここで、仮に、これとは逆に、第1スイッチング素子69が、走査信号の末端側すなわち、第1走査配線401、403、405、40mの他端側の額縁配線領域6に形成されており、かつ、第2スイッチング素子74が、走査信号の末端側すなわち、第2走査配線402、404、406、40nの一端側の額縁配線領域6に形成されている場合を考える。図2は、第1スイッチング素子69および第2スイッチング素子74が走査信号の末端側の額縁配線領域6に形成された場合の液晶パネル1aの概略構成を示す平面図である。なお、図2では、説明の簡略化のために、主要な部材のみ図面番号を付している。図2に示すように、第1スイッチング素子69が走査信号の末端側の額縁配線領域6に形成されているので、第1走査配線401、403、405、40mの他端側から第2辺S2側へ引き出される第1引出配線40aが額縁配線領域6に新たに形成されることになる。つまり、第1引出配線40aは、第1走査配線401、403、405、40mの他端側と第1スイッチング素子69とを接続する。また、第2スイッチング素子74が走査信号の末端側の額縁配線領域6に形成されているので、第2走査配線402、404、406、40nの他端側から第3辺S3側へ引き出される第2引出配線40bが額縁配線領域6に新たに形成されることになる。つまり、第2引出配線40bは、第2走査配線402、404、406、40nの他端側と第2スイッチング素子74とを接続する。すなわち、図2に示すD1の部分において、蓄積容量幹配線67と第1引出配線40aとが交差することになる。蓄積容量幹配線67と第1引出配線40aとが交差するので、第1走査配線401、403、405、40mには大きな負荷がかかる。また、図2に示すD2の部分において、蓄積容量幹配線67と第2引出配線40bとが交差することになる。蓄積容量幹配線67と第2引出配線40bとが交差するので、第2走査配線402、404、406、40nには大きな負荷がかかる。つまり、走査配線40に大きな負荷がかかるので、走査配線40に入力される走査信号が遅延する。走査信号が遅延するので、データ配線41からのデータ信号が蓄積容量に充電され難くなる。この結果、図2に示す液晶パネル1aが電子機器に組み込まれた場合に、当該電子機器の表示画面では、例えば、所望の輝度が得られない画像が表示されることになる。つまり、液晶パネル1aの表示品質が低下する。これに対して、本実施形態に係る液晶パネル1では、図1に示すように、第1スイッチング素子69および第2スイッチング素子74が走査信号の入力端の近傍の額縁配線領域6に形成されているので、上記の第1引出配線40aおよび第2引出配線40bを額縁配線領域6に形成しなくともよい。このため、蓄積容量幹配線67と第1引出配線40a、および、蓄積容量幹配線67と第2引出配線40bとが交差することはない。この結果、本実施形態に係る液晶パネル1では、上述したような問題は生じない。また、図2に示す液晶パネル1aでは、第1引出配線40aが額縁配線領域6に新たに形成されるので、第1引出配線40aと第2接続配線64との間で短絡が生じ易くなる。また、第2引出配線40bが額縁配線領域6に新たに形成されるので、第2引出配線40bと第1接続配線61との間で短絡が生じ易くなる。さらに、第1引出配線40aおよび第2引出配線40bが額縁配線領域6に新たに形成されるので、他の配線やスイッチング素子を額縁配線領域6に形成するためのスペースが狭くなる。そのため、配線やスイッチング素子の短絡不良が増加する。これに対して、本実施形態に係る液晶パネル1では、図1に示すように、第1スイッチング素子69および第2スイッチング素子74が走査信号の入力端43の近傍の額縁配線領域6に形成されているので、上記の第1引出配線40aおよび第2引出配線40bを額縁配線領域6に形成しなくともよい。この結果、本実施形態に係る液晶パネル1では、上述したような問題は生じない。以上より、第1スイッチング素子69および第2スイッチング素子74を走査信号の末端側の額縁配線領域6に形成する態様図2参照よりも、第1スイッチング素子69および第2スイッチング素子74を走査信号の入力端43の近傍の額縁配線領域6に形成する態様図1参照の方が好ましい。すなわち、図1に示す液晶パネル1は、図2に示す液晶パネル1aと比較して、表示品質が向上するとともに、歩留まりも向上する。図1に戻り、額縁配線領域6には、データ配線411、412、413、41iの一端側に有するデータ信号の入力端441、442、443、44iと、データ端子52とを接続する複数の第3接続配線791、792、793、79iが形成されている。すなわち、第3接続配線79は、データ信号の入力端441、442、443、44iから第1辺S1側に引き出され、そして複数のデータ端子52へ接続される。なお、図1では、第3接続配線791、792、793、79iを単に79として表している。また、額縁配線領域6には、データ配線411、412、413、41iの他端側に接続された第3スイッチング素子801、802、803、80iが形成されている。ここで、複数の第3スイッチング素子80のうち第3スイッチング素子801、804、807、80i2には、データ配線用第1検査配線第7検査配線81がさらに接続されている。すなわち、データ配線用第1検査配線81は、複数の第3スイッチング素子80のうちで互いに隣接しない第3スイッチング素子へデータ検査信号を入力可能な検査配線である。なお、データ配線用第1検査配線81は、第4辺S4側および第2辺側S2の額縁配線領域6に形成されている。また、データ配線用第1検査配線81には、データ配線用第1検査パッド82がさらに接続されている。データ配線用第1検査パッド82は、データ検査信号が入力可能なパッドである。なお、データ検査信号は、データ信号として機能する検査信号である。これにより、データ配線411、414、417、41i2には、データ配線用第1検査パッド82からデータ検査信号を入力することが可能となる。また、複数の第3スイッチング素子80のうち第3スイッチング素子802、805、808、80i1には、データ配線用第2検査配線第8検査配線83がさらに接続されている。すなわち、データ配線用第2検査配線83は、複数の第3スイッチング素子80のうちデータ配線用第1検査配線81が接続されておらずかつ互いに隣接しない第3スイッチング素子へデータ検査信号を入力可能な検査配線である。なお、データ配線用第2検査配線83は、データ配線用第1検査配線81と同様に、第4辺S4側および第2辺S2側の額縁配線領域6に形成されている。また、データ配線用第2検査配線83には、データ配線用第2検査パッド84がさらに接続されている。データ配線用第2検査パッド84は、データ検査信号が入力可能なパッドである。これにより、データ配線412、415、418、41i1には、データ配線用第2検査パッド84からデータ検査信号を入力することが可能となる。さらに、複数の第3スイッチング素子80のうち第3スイッチング素子803、806、809、80iには、データ配線用第3検査配線第8検査配線85がさらに接続されている。すなわち、データ配線用第3検査配線85は、複数の第3スイッチング素子80のうちデータ配線用第1検査配線81およびデータ配線用第2検査配線83が接続されておらずかつ互いに隣接しない第3スイッチング素子へデータ検査信号を入力可能な検査配線である。なお、データ配線用第3検査配線85は、データ配線用第1検査配線81およびデータ配線用第2検査配線83と同様に、第4辺S4側および第2辺S2側の額縁配線領域6に形成されている。データ配線用第3検査配線85には、データ配線用第3検査パッド86がさらに接続されている。データ配線用第3検査パッド86は、データ検査信号が入力可能なパッドである。これにより、データ配線413、416、419、41iには、データ配線用第3検査パッド86からデータ検査信号を入力することが可能となる。すなわち、額縁配線領域6には、上記のように、データ配線用第1検査配線81、データ配線用第1検査パッド82、データ配線用第2検査配線83、データ配線用第2検査パッド84、データ配線用第3検査配線85、およびデータ配線用第3検査パッド86が形成されているので、隣接するデータ配線41および隣接する第3接続配線79の各々には異なるデータ検査信号を入力することが可能となる。これにより、データ配線41および第3接続配線79の短絡を検出することができる。また、額縁配線領域6には、第1スイッチング素子69、第2スイッチング素子74、および第3スイッチング素子80に接続されたスイッチング素子制御配線87が形成されている。スイッチング素子制御配線87は、データ配線用第1検査配線81、データ配線用第2検査配線83、およびデータ配線用第3検査配線85よりも表示領域4側に形成されている。スイッチング素子制御配線87には、制御パッド88が接続されている。制御パッド88は、スイッチング素子をオン/オフするための制御信号が入力可能なパッドである。これにより、第1スイッチング素子69、第2スイッチング素子74、および第3スイッチング素子80には、制御パッド88から制御信号を入力することが可能となる。さらに、第2辺S2側の額縁配線領域6には、共通検査配線89が形成されている。共通検査配線89には、共通電極パッド90が接続されている。また、共通検査配線89には、トランスファーパッド91がさらに接続されている。トランスファーパッド91は、対向基板3に形成されている図示しない共通電極に接続されている。これにより、対向基板3に形成されている共通電極には、共通電極パッド90から共通電圧を印加することが可能となる。なお、以下では、第2接続配線用第1検査配線75と、第2接続配線用第2検査配線77と、スイッチング素子制御配線87と、第2スイッチング素子74との好ましい配置関係について、詳細に説明する。なお、第1接続配線用第1検査配線70と、第1接続配線用第2検査配線72と、スイッチング素子制御配線87と、第1スイッチング素子69との好ましい配置関係についても、これと同様であるので、ここではその詳細な説明は省略する。すなわち、走査配線40や第2スイッチング素子74のゲート電極は、第1層において、例えば、Al、Ta、Ti、Cr、Cu、Mo等の金属、もしくはその合金を用いて、単層で、もしくは積層して形成される以下、第1層に形成される配線をゲート層配線と称する。そして、データ配線41および第2スイッチング素子74のソース電極やドレイン電極は、第2層において、例えば、Al、Ta、Ti、Cr、Cu、Mo等の金属、もしくはその合金を用いて、単層で、もしくは積層して形成される以下、第2層に形成される配線をソース層配線と称する。ここで、ゲート層配線とソース層配線とは、絶縁膜を介して互いに離間している。また、走査配線40はゲート層配線であるため、第2接続配線用第1検査配線75、第2接続配線用第2検査配線77、およびスイッチング素子制御配線87は、ゲート層配線とは別の配線層で形成する必要がある。すなわち、第2接続配線用第1検査配線75、第2接続配線用第2検査配線77、およびスイッチング素子制御配線87は、工程プロセスの増加を避けるために、既存の配線層を用いることが好ましく、配線の低抵抗化のためには、絵素電極を形成するための配線層ではなく、ソース層配線として形成することが好ましい。このような配線構成において、第2スイッチング素子74のゲート電極を、ソース層配線であるスイッチング素子制御配線87と接続する必要があり、第2スイッチング素子74のドレイン電極を、ゲート層配線であるゲート配線40に接続する必要があるため、ゲート層配線とソース層配線とを接続すべき接続部分の数が増加する。接続構造の一例として、まず、図3Aおよび図3Bに示すように、ゲート層配線第2スイッチング素子74のゲート電極74aと、ソース層配線スイッチング素子制御配線87との間の絶縁膜91に開口部Hを設けて、ゲート層配線とソース層配線とを直接接触させる構成が考えられる。ここで、図3において、92は保護膜を示しており、Jは接続部分を示している。なお、図3Aは、ゲート層配線とソース層配線とが接続された状態を示す図である。図3Bは、図3A中に示した切断線a-aに沿って切断した断面図である。また、接続構造の他の例として、図4Aおよび図4Bに示すように、ゲート層配線第2スイッチング素子74のゲート電極74aを覆う保護膜92と絶縁膜91とに、ゲート層配線を露出させる第1の開口部H1を設け、ソース層配線スイッチング素子制御配線87を覆う保護膜92に、ソース層配線を露出させる第2の開口部H2を設ける。そして、保護膜92上に形成した電極パターン93を介して、ゲート層配線とソース層配線とを接触させる構成が考えられる。ここで、電極パターン93には、例えば、絵素電極と同じ材料が用いられる。なお、図4Aは、ゲート層配線とソース層配線とが接続された状態を示す図である。図4Bは、図4A中に示した切断線b-bに沿って切断した断面図である。さらに、接続構造の他の例として、図5に示すように、ゲート層配線第2スイッチング素子74のゲート電極74aと、ソース層配線スイッチング素子制御配線87とが、平面視で重なる部分において、ゲート層配線の一部が露出するように、ソース層配線に第1の開口部H1と絶縁層91に第1の開口部H1とを設け、さらにソース層配線の一部が露出するように保護膜92に第2の開口部H2を設ける。そして、ソース層配線とゲート層配線とが電気的に接続するように、電極パターン93を形成する構成が考えられる。ここで、電極パターン93には例えば絵素電極と同じ材料が用いられる。なお、図5Aは、ゲート層配線とソース層配線とが接続された状態を示す図である。図5Bは、図5A中に示した切断線c-cに沿って切断した断面図である。いずれの接続構造においても、フォト工程における不良等で、絶縁膜91や保護膜92の開口部や、電極パターン93が形成されなかったり、また、大きさが適切でなかった場合には、配線が導通しなかったり、抵抗が極めて大きくなったりするため、該当する走査配線40の検査を正常に行うことができない。さらに、接続構造を形成するためのスペースが必要であり、隣接する配線とリークし易くなる。もしくは、接続構造を形成するための領域を確保するため、液晶パネルの外形を大きくする必要がある。そのため、接続部分Jの数は、できるだけ少ないことが好ましい。以下、ゲート層配線とソース層配線とを接続すべき接続部分Jの数を低減するための構成について説明する。図6および図7は、第2接続配線用第1検査配線75と第2接続配線用第2検査配線77とが互いに隣接する構成において、第2スイッチング素子74が第2接続配線用第1検査配線75と第2接続配線用第2検査配線77との間には配置されていない構成を示す。この構成においては、少なくとも一方の第2スイッチング素子74のソース電極は、ソース層配線であるスイッチング素子制御配線87や第2接続配線用第2検査配線77または第2接続配線用第1検査配線75をまたいで、第2接続配線用第1検査配線75または第2接続配線用第2検査配線77に接続する必要がある。そのため、第2スイッチング素子74のソース電極は、一度ゲート層配線に切り替える必要があるため、接続部分Jの数が増加する。例えば、図6および図7に示すように、第2接続配線用第1検査配線75用の第2スイッチング素子74を1つ、第2接続配線用第2検査配線77用の第2スイッチング素子74を1つ配置する場合、接続部分Jの数は、図6に示す構成においては6個となり、図7に示す構成においては8個となる。図8は、第2接続配線用第1検査配線75と第2接続配線用第2検査配線77とが互いに隣接する構成において、第2接続配線用第1検査配線75と第2接続配線用第2検査配線77との間に、第2スイッチング素子74を配置する構成を示す。この構成では、第2スイッチング素子74のソース電極をゲート層配線に切り替える必要はない。このため、図8に示すように、例えば、第2接続配線用第1検査配線75用の第2スイッチング素子74を1つ、第2接続配線用第2検査配線77用の第2スイッチング素子74を1つ配置する場合、接続部分Jの数は4個となり、図6および図7の構成と比較して、接続部分Jの数を2個少なくすることができる。すなわち、図6および図7の構成と比較して、歩留まりの向上が期待でき、液晶パネルの小型化に貢献できる。特に、図8の構成は、第2接続配線用第1検査配線75と、第2接続配線用第2検査配線77と、第2スイッチング素子74とを効率よく額縁配線領域6に形成できるので、液晶パネルの小型化を実現することが可能となる。また、図9は、第2接続配線用第1検査配線75と第2接続配線用第2検査配線77とが互いに隣接する構成において、第2接続配線用第1検査配線75と第2接続配線用第2検査配線77との間に、第2接続配線用第1検査配線75用の第2スイッチング素子74および第2接続配線用第2検査配線77用の第2スイッチング素子74のいずれかを配置する構成を示す。この構成においても、図8の構成と同様に、接続部分Jの数は4個となり、同様に歩留まりの向上が期待でき、液晶パネルの小型化に貢献できる。このように、第2接続配線用第1検査配線75と第2接続配線用第2検査配線77とを隣接させ、第2接続配線用第1検査配線75と第2接続配線用第2検査配線77との間に、第2接続配線用第1検査配線75用の第2スイッチング素子74および第2接続配線用第2検査配線77用の第2スイッチング素子74のうちの、少なくともいずれか一方を配置する構成とすることが好ましい。これにより、製造上の不良発生率を抑制することができ、液晶パネルの小型化に貢献できる。図10および図11は、第2接続配線用第1検査配線75と第2接続配線用第2検査配線77との間にスイッチング素子制御配線87を形成した構成において、スイッチング素子制御配線87に対して、第2接続配線用第1検査配線75側、または第2接続配線用第2検査配線77側のいずれか一方の側にのみ、第2スイッチング素子74を配置した構成を示す。この構成においては、少なくとも一方の第2スイッチング素子74のソース電極は、ソース層配線であるスイッチング素子制御配線87をまたいで、第2接続配線用第1検査配線75または第2接続配線用第2検査配線77に接続する必要がある。そのため、第2スイッチング素子74のソース電極は、一度ゲート層配線に切り替える必要があるため、接続部分Jの数が増加する。例えば、図10および図11に示すように、第2接続配線用第1検査配線75用の第2スイッチング素子74を1つ、第2接続配線用第2検査配線77用第2スイッチング素子74を1つ配置する場合、接続部分Jの数は6個となる。一方、図12および図13は、第2接続配線用第1検査配線75と第2接続配線用第2検査配線77との間にスイッチング素子制御配線87を配置した構成において、スイッチング素子制御配線87に対して、第2接続配線用第1検査配線75側と第2接続配線用第2検査配線77側の両側において、左右交互に、第2スイッチング素子74を配置した構成を示す。この構成では、第2スイッチング素子74のソース電極をゲート層配線に切り替える必要はない。このため、例えば、図12および図13に示すように、第2接続配線用第1検査配線75用の第2スイッチング素子74を1つ、第2接続配線用第2検査配線77用の第2スイッチング素子74を1つ配置する場合、接続部分Jの数は4個となり、図10および図11の構成と比較して、接続部分Jの数を2個少なくすることができる。すなわち、図12および図13の構成は、図10および図11の構成と比較して、歩留まりの向上が期待でき、液晶パネルの小型化に貢献できる。このように、第2接続配線用第1検査配線75と第2接続配線用第2検査配線77との間にスイッチング素子制御配線87を配置し、スイッチング素子制御配線87に対して、第2接続配線用第1検査配線75側と第2接続配線用第2検査配線77側の両側において、左右交互に、第2スイッチング素子74を配置することが好ましい。これにより、製造上の不良発生率を抑制することができ、液晶パネルの小型化に貢献できる。次に、本実施形態に係る液晶パネル1の製造方法について説明する。なお、以下では、特に液晶パネル1の電気的な接続状態を検査する検査工程について、詳細に説明する。すなわち、透明なガラス基板上に、導電膜、絶縁膜、保護膜、配向膜等の薄膜を積層し、アクティブマトリクス基板2として切り出されるべきアクティブマトリクス基板領域が複数形成されるアクティブマトリクス基板用のベース基板を製造する。また、透明なガラス基板上に、ブラックマトリクス、カラーフィルタ、導電膜、配向膜等の薄膜を積層し、対向基板3として切り出されるべき対向基板領域が複数形成される対向基板用のベース基板を製造する。両ベース基板のうちの一方のベース基板にシール剤を塗布する。そして、シール剤を塗布した後、両ベース基板を貼り合わせる。貼り合わされた両ベース基板は、アクティブマトリクス基板2と対向基板3とを有する液晶パネル1が所定の枚数形成されるマザー基板として切断する。マザー基板として切断された液晶パネル1の個々に、アクティブマトリクス基板2と対向基板3との間に形成される注入口を介して、例えば、真空注入方式を用いることにより液晶材料を注入する。なお、真空注入方式に代えて、滴下注入方式を用いることにより液晶材料を注入してもよい。この場合、前記注入口は不要であり、注入口部分を封止する工程も不要である。また、図1に示す液晶パネル1は、液晶材料を注入した後のマザー基板として切断した液晶パネルの1つを示している。したがって、図示は省略したが、図1の液晶パネル1の例えば上下左右には他の液晶パネルが存在している。そして、端子配置領域5にドライバを取り付ける前に、液晶パネル1の電気的な接続状態を検査する検査工程が行われる。すなわち、検査工程は、液晶パネル1のアクティブマトリクス基板2における配線の断線短絡や絵素の欠陥を検査する。また、検査工程として、詳細は後述するように、第1検査工程と、第2検査工程とに分けて行われる。検査方法として、第1検査工程では、第1走査配線用検査パッド63、第2走査配線用検査パッド66、蓄積容量配線用検査パッド68、データ配線用第1検査パッド82、データ配線用第2検査パッド84、データ配線用第3検査パッド86、制御パッド88、および共通電極パッド90に、例えば、検査用プローブを接触させ、電圧を印加する。また、第2検査工程では、蓄積容量配線用検査パッド68、第1接続配線用第1検査パッド71、第1接続配線用第2検査パッド73、第2接続配線用第1検査パッド76、第2接続配線用第2検査パッド78、データ配線用第1検査パッド82、データ配線用第2検査パッド84、データ配線用第3検査パッド86、制御パッド88、および共通電極パッド90に、例えば、検査用プローブを接触させ、電圧を印加する。なお、検査用プローブを各パッドに接触させる順番については、ここでは特に限定されない。これにより、走査配線40に、走査信号として機能する走査検査信号が入力される。ここで、走査検査信号は、例えば、各絵素が有するスイッチング素子を少なくとも一定期間、オンさせるような信号である。また、データ配線41に、データ信号として機能するデータ検査信号が入力される。ここで、データ検査信号は、例えば、各絵素領域の液晶を所望の方向に配向させるような信号である。このため、各絵素のスイッチング素子がオン状態になり、各絵素電極にデータ信号が印加されることで、液晶の分子配列方向が制御され、例えば、液晶パネル1の背面からバックライトのような照射手段にて照射すると、アクティブマトリクス基板2の表示領域4に対応する液晶パネル1の表示画面以下、液晶パネル1の表示画面と称するに画像が表示されるようになる。したがって、液晶パネル1の表示画面上で、例えば、検査員の目視検査により、液晶パネル1のアクティブマトリクス基板2における配線の断線短絡を検査することが可能となる。なお、検査員の目視検査に代えてまたは加えて、画像認識処理装置を用いてもよいし、配線の断線短絡を電気的に検出する検出装置等を用いて検査してもよい。ここで、第1検査工程について、詳述する。以下では、まず、走査配線40、第1接続配線61、および第2接続配線64の断線の検出方法について説明する。すなわち、データ配線41にデータ検査信号が入力され、かつ、走査配線40、第1接続配線61、および第2接続配線64には、第1走査配線用検査パッド63および第2走査配線用検査パッド66から走査検査信号が入力される。このため、走査配線40が断線していた場合には、液晶パネル1の表示画面において、断線していた箇所以降の走査配線40に対応するラインの絵素が表示しなくなる。そのため、検査員は、走査配線40が断線していることを検出することができる。また、第1接続配線61が断線していた場合には、液晶パネル1の表示画面において、断線した第1接続配線61に接続された第1走査配線401、403、405、40mに対応する1ライン全てが表示しなくなる。そのため、検査員は、第1接続配線61が断線していることを検出することができる。さらに、第2接続配線64が断線していた場合には、液晶パネル1の表示画面において、断線した第2接続配線64に接続された第2走査配線402、404、406、40nに対応する1ライン全てが表示しなくなる。そのため、検査員は、第2接続配線64が断線していることを検出することができる。次に、走査配線40および蓄積容量配線42の短絡の検出方法について説明する。すなわち、走査配線40には信号を入力せずに、蓄積容量配線用検査パッド68から蓄積容量配線42へ走査検査信号を入力する。このとき、蓄積容量配線42と走査配線40とが短絡していた場合、短絡部分から、走査配線40に走査検査信号が入力されるため、蓄積容量配線42および短絡した走査配線40のみが異常表示をする。そのため、検査員は、走査配線40と蓄積容量配線42とが短絡していることを検出することができる。ところで、上記では、第1接続配線61には、第1走査配線用検査パッド63から走査検査信号が一括して入力される。すなわち、隣接する第1接続配線61の各々には、同一の走査検査信号が入力される。つまり、隣接する第1接続配線61の各々は同電位となっている。また、第2接続配線64には、第2走査配線用検査パッド66から走査検査信号が一括して入力される。すなわち、隣接する第2接続配線64の各々には、同一の走査検査信号が入力される。つまり、隣接する第2接続配線64の各々は同電位となっている。したがって、第1接続配線61に、第1走査配線用検査パッド63から走査検査信号が一括して入力され、かつ、第2接続配線64に、第2走査配線用検査パッド66から走査検査信号が一括して入力されるので、上記第1検査工程では、第1接続配線61同士の短絡、および第2接続配線64同士の短絡を検出することができない。このため、第2検査工程において、第1接続配線61および第2接続配線64の短絡の有無を検査する。なお、第2検査工程については後述する。次に、データ配線41の断線の検出方法について説明する。すなわち、走査配線40に走査検査信号が入力され、データ配線41には、データ配線用第1検査パッド82、データ配線用第2検査パッド84、およびデータ配線用第3検査パッド86からデータ検査信号が入力される。このため、データ配線41が断線していた場合には、液晶パネル1の表示画面において、断線していた箇所以降のデータ配線41に対応するラインの絵素が正常なラインの絵素と異なる表示をする。そのため、検査員は、データ配線41が断線していることを検出することができる。次に、データ配線41および第3接続配線の短絡の検出方法について説明する。すなわち、第3スイッチング素子80には、制御パッド88から当該第3スイッチング素子80をオンする制御信号が入力される。これにより、第3スイッチング素子80はオンする。ここで、例えば、複数のデータ配線41のうちデータ配線411、414、417、41i2のみにデータ検査信号が入力されるようにし、当該データ配線411、414、417、41i2以外のデータ配線412、413、415、41i1、41iにはデータ検査信号が入力されないようにする。例えば、データ配線用第1検査パッド82のみに検査用プローブを接触させ、データ配線用第2検査パッド84およびデータ配線用第3検査パッド86には検査用プローブを接触させないようにする。このようにすると、データ配線411、414、417、41i2が短絡していた場合には、当該データ配線411、414、417、41i2に対応しているラインだけでなく、短絡しているデータ配線412、413、415、41i1、41iに対応するラインも表示することになる。そのため、検査員は、データ配線411、414、417、41i2が短絡していることを検出することができる。また、第3接続配線791、794、797、79i2が短絡していた場合には、当該第3接続配線791、794、797、79i2に接続されたデータ配線411、414、417、41i2に対応するラインだけでなく、短絡している第3接続配線792、793、795、79i1、79iに接続されたデータ配線412、413、415、41i1、41iに対応するラインも表示することになる。そのため、検査員は、第3接続配線791、794、797、79i2が短絡していることを検出することができる。これと同様に、データ配線用第2検査パッド84のみに検査用プローブを接触させ、データ配線用第1検査パッド82およびデータ配線用第3検査パッド86には検査用プローブを接触させないようにすると、検査員は、データ配線412、415、418、41i1および第3接続配線792、795、798、79i1の短絡を検出することができる。また、データ配線用第3検査パッド86のみに検査用プローブを接触させ、データ配線用第1検査パッド82およびデータ配線用第2検査パッド84には検査用プローブを接触させないようにすると、検査員は、データ配線413、416、419、41iおよび第3接続配線793、796、799、79iの短絡を検出することができる。以上のように、第1検査工程では、第1接続配線61および第2接続配線64の短絡を検出することができない。このため、第1接続配線61および第2接続配線64の短絡の有無を検査するために、引き続き第2検査工程が行われる。ここで、第2検査工程の前に、第1延長配線53および第2延長配線54を切断する切断工程が行われる。具体的には、第1延長配線53および第2延長配線54を例えば図1に示すカットラインCに沿って切断する。切断方法として、例えば、レーザーを用いて切断する。これにより、第1接続配線61が接続された走査端子51間が電気的に切断される。また、第2接続配線64が接続された走査端子51間が電気的に切断される。なお、複数の走査端子51間が電気的に切断されれば、カットラインCに代えて、他のラインに沿って切断してもよい。次に、第2検査工程について、詳述する。以下では、第1接続配線61および第2接続配線64の短絡の検出方法について説明する。なお、走査配線40および蓄積容量配線42の短絡の検出方法、データ配線41の断線の検出方法、データ配線41および第3接続配線の短絡の検出方法については、第1検査工程にて説明したのと同様であるため、ここではその詳細な説明は省略する。また、走査配線40の断線の検出方法は、第1検査工程における第1走査配線用検査パッド63および第2走査配線用検査パッド66の代わりに、第1接続配線用第1検査パッド71、第1接続配線用第2検査パッド73、第2接続配線用第1検査パッド76、第2接続配線用第2検査パッド78を用いることで、第1検査工程と同様に実施できる。すなわち、第1スイッチング素子69には、制御パッド89から当該第1スイッチング素子69をオンする制御信号が入力される。これにより、第1スイッチング素子69はオンする。ここで、複数の第1接続配線61のうち第1接続配線611、615、619、61m1のみに走査検査信号が入力されるようにし、当該第1接続配線611、615、619、61m1以外の第1接続配線613、617、6111、61mには走査検査信号が入力されないようにする。例えば、第1接続配線用第1検査パッド71のみに検査用プローブを接触させ、第1接続配線用第2検査パッド73には検査用プローブを接触させないようにする。このようにすると、第1接続配線611、615、619、61m1が短絡していた場合には、当該第1接続配線611、615、619、61m1に接続された第1走査配線401、405、409、40m1に対応するラインだけでなく、短絡している第1接続配線613、617、6111、61mに接続された第1走査配線403、407、4011、40mに対応するラインも表示することになる。そのため、検査員は、第1接続配線611、615、619、61m1が短絡していることを検出することができる。これと同様に、例えば、第1接続配線用第2検査パッド73のみに検査用プローブを接触させ、第1接続配線用第1検査パッド71には検査用プローブを接触させないようにすると、検査員は、第1接続配線613、617、6111、61mの短絡を検出することができる。また、第2スイッチング素子74には、制御パッド88から当該第2スイッチング素子74をオンする制御信号が入力される。これにより、第2スイッチング素子74はオンする。ここで、複数の第2接続配線64のうち第2接続配線642、646、6410、64n1のみに走査検査信号が入力されるようにし、当該第2接続配線642、646、6410、64n1以外の第2接続配線644、648、6412、64nには走査検査信号が入力されないようにする。例えば、第2接続配線用第1検査パッド76のみに検査用プローブを接触させ、第2接続配線用第2検査パッド78には検査用プローブを接触させないようにする。このようにすると、第2接続配線642、646、6410、64n1が短絡していた場合には、当該第2接続配線642、646、6410、64n1に接続された第2走査配線402、406、4010、40n1に対応するラインだけでなく、短絡している第2接続配線644、648、6412、64nに接続された第2走査配線404、408、4012、40nに対応するラインも表示することになる。そのため、検査員は、第2接続配線642、646、6410、64n1が短絡していることを検出することができる。これと同様に、例えば、第2接続配線用第2検査パッド78のみに検査用プローブを接触させ、第2接続配線用第1検査パッド76には検査用プローブを接触させないようにすると、検査員は、第2接続配線644、648、6412、64nの短絡を検出することができる。ところで、上記の切断工程にて、第1延長配線53および第2延長配線54を切断する際、当該延長配線53,54の一部が除去されずに残ってしまうことがある。また、切断くずが端子配置領域5上に飛び散ることで走査端子51と延長配線53,54とが短絡することもある。このため、第1接続配線61および第2接続配線64が接続された走査端子51間が電気的に切断されているか否かの検査を行うことが好ましい。すなわち、第1接続配線61および第2接続配線64に、第1走査配線用検査パッド63および第2走査配線用検査パッド66から走査検査信号を入力させる。したがって、第1延長配線53および第2延長配線54の一部が除去されずに残っていたり、走査端子51と延長配線53,54とが短絡していたりすると、液晶パネル1の表示画面に画像が表示されることとなる。それゆえ、上記の切断工程で生じる不具合を検出できる。そして、上記の第1検査工程または第2検査工程において、配線の断線や短絡を検出すると、配線の断線や短絡を検出した液晶パネル1を不良品として除去する。これにより、液晶パネル1の不良品にドライバを実装する必要がなくなるため、ドライバ実装工程における歩留まりを向上でき、コストダウンを図ることができる。なお、配線の断線や短絡を検出した液晶パネル1を除去する代わりに、配線の断線や短絡が生じている箇所にレーザー等を照射することで断線や短絡を修復してもよい。次に、上記の検査工程第1検査工程、第2検査工程の後に、実装工程が行われる。実装工程は、例えばアクティブマトリクス基板2の端子配置領域5に、走査配線40およびデータ配線41を駆動制御するドライバを実装する工程である。そして、マザー基板から個々の液晶パネル1を切り出す。そして、切り出した液晶パネル1に偏光板などの光学フィルムを貼り付ける。これにより、液晶パネル1が製造される。なお、液晶パネル1を製造する方法は、上記の方法に限定されるものではない。例えば、モノクロ用の液晶パネルでは、対向基板にはカラーフィルタを積層しなくともよい。また、個々の液晶パネルを切り出した後に検査工程、実装工程を行ってもよい。以上に述べたように、本実施形態におけるアクティブマトリクス基板2によれば、第1接続配線用第1検査配線70と第1接続配線用第2検査配線72とは、複数の第1接続配線61のそれぞれと交差している。また、第2接続配線用第1検査配線75と第2接続配線用第2検査配線77とは、複数の第2接続配線64のそれぞれと交差している。このように、複数の第1接続配線61および複数の第2接続配線64ともに、同じ本数の検査配線が交差しているので、第1接続配線61にかかる負荷と、第2接続配線64にかかる負荷とは等しくなる。このため、第1接続配線61に接続された第1走査配線401、403、405、40mの到達電位と、第2接続配線64に接続された第2走査配線402、404、406、40nの到達電位とは同一となる。そのため、本実施形態に係るアクティブマトリクス基板2が表示装置に組み込まれた場合に、当該表示装置の表示画面には、輝度が均一な画像が表示されることになる。また、上記の検査配線70,72,75,77は、端子配置領域5および表示領域4以外の額縁配線領域6に形成されている。この結果、接続配線間の短絡を検査するための検査配線を端子配置領域に形成することなく、しかも、表示品質を向上できるアクティブマトリクス基板2を実現することができる。なお、本実施形態においては、対向基板に共通電極を形成し、対向基板の共通電極に共通電圧を印加する例について説明したが、これに限定されない。例えば、共通電極がアクティブマトリクス基板に形成されるIPSInPlaneSwitchingモードの液晶パネルにも本発明を適用できることは勿論である。ここで、IPSモードの液晶パネルのアクティブマトリクス基板には、トランスファーパッドを形成しなくともよい。また、MVAMultiDomainVerticalAlignedモードの液晶パネル、OCBOpticallyCompensatedbendモードの液晶パネル等にも本発明を適用できることは勿論である。また、本実施形態においては、独立した蓄積容量配線を表示領域に形成し、当該蓄積容量配線を利用して蓄積容量を形成したCsonCommonタイプの液晶パネルの例について説明したが、これに限定されない。すなわち、隣接する走査配線を利用して蓄積容量を形成したCsonGateタイプの液晶パネルにも本発明を適用できることは勿論である。ここで、CsonGateタイプの液晶パネルでは、独立した蓄積容量配線を表示領域に形成する必要はない。このため、CsonGateタイプの液晶パネルは、高開口率を実現できる。また、本実施形態においては、額縁配線領域には、第1スイッチング素子、第2スイッチング素子、および第3スイッチング素子にそれぞれ共通のスイッチング素子制御配線が形成されている例について説明したが、これに限定されない。例えば、額縁配線領域には、第1スイッチング素子、第2スイッチング素子、および第3スイッチング素子にそれぞれ個別のスイッチング素子制御配線が形成されていてもよい。また、本実施形態においては、アクティブマトリクス基板上に形成された各検査パッドは、他のアクティブマトリクス基板上に形成された各検査パッドと接続されていない例について説明したが、これに限定されない。すなわち、アクティブマトリクス基板上に形成された各検査パッドは、他のアクティブマトリクス基板上に形成された各検査パッドと接続されていてもよい。特に、第1走査配線用検査パッドおよび第2走査配線用検査パッドが、他のアクティブマトリクス基板上に形成された検査パッドと接続されていれば、アクティブマトリクス基板上にて発生した静電気の除去および分散効果はより大きくなる。さらに、本実施形態においては、各検査パッドがアクティブマトリクス基板上に形成されている例について説明したが、これに限定されない。例えば、アクティブマトリクス基板とは異なる基板上に各検査パッドを形成し、当該アクティブマトリクス基板上には、各検査パッドから供給される検査信号が入力可能な検査配線のみが形成されていてもよい。すなわち、本発明は上述した実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能である。すなわち、請求項に示した範囲で適宜変更した技術的手段を組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。"