監視対象の半導体素子の近傍に敷設されるモニタ用配線と、前記モニタ用配線の一端に接続され、前記モニタ用配線にクロックを出力するクロック出力手段と、前記モニタ配線の他端に接続され前記クロック出力手段により出力されるクロックの伝播を監視する手段であって、前記クロックの伝播が途絶えたことを検出した場合に、前記半導体素子の破壊を通知する旨の破壊検知信号を出力する監視手段と、を有することを特徴とする検知回路。前記クロック出力手段と前記監視手段は、前記監視対象の半導体素子とは異なるチップ領域に形成されることを特徴とする請求項1に記載の検知回路。前記クロック出力手段と前記監視手段は、動作電圧が異なっていることを特徴とする請求項1または2に記載の検知回路。しかしながら、特許文献1や特許文献2に開示された技術では、過電流や異常な発熱など半導体素子の破壊を生じさせ得る事象の発生を検知しているのであって、半導体素子の破壊が実際に生じたことを直接的に検知している訳ではない。このため、半導体素子或いは当該半導体素子を含むデバイスの破壊が実際に生じたことを外部のデバイスへ通知することを要求される場合にその要求に応えることができない、といった問題がある。本発明は上記課題に鑑みて為されたものであり、監視対象の半導体素子の破壊を直接的に検知することを可能にする技術を提供することを目的とする。上記課題を解決するために本発明は、監視対象の半導体素子近傍に敷設されるモニタ用配線と、前記モニタ用配線の一端に接続され、前記モニタ用配線にクロックを出力するクロック出力手段と、前記モニタ配線の他端に接続され前記クロック出力手段により出力されるクロックの伝播を監視する手段であって、前記クロックの伝播が途絶えたことを検出した場合に、前記半導体素子の破壊を通知する破壊検知信号を出力する監視手段と、を有することを特徴とする半導体素子の破壊を検知する検知回路、を提供する。半導体素子が過電流等によって破壊される場合、異常発熱したり、その周囲を巻き込んで爆発することが一般に知られている。本発明の検知回路のモニタ用配線は、監視対象の半導体素子例えば、アンプの出力段を構成する出力トランジスタや電源間保護回路を構成するダイオードなどの近傍に敷設される。このため、当該半導体素子が過電流等によって破壊される場合には、当該半導体素子の異常発熱による溶断、半導体素子の爆発に巻き込まれることによる一部欠損、或いは爆発により飛び散った破片による切断などの種々の原因によって当該モニタ用配線の断線が生じる。モニタ用配線が断線すると、クロック出力手段から出力されるクロックは監視手段まで伝播せず、監視手段は上記破壊検知信号を出力する。このように本発明の検知回路によれば、上記クロックの伝播の有無を通じてモニタ用配線の断線すなわち、監視対象の半導体素子の破壊を直接的に検知することが可能となり、監視対象の半導体素子の破壊が実際に生じた場合にのみ、アンプを緊急停止するなどの緊急時の処理を実行することが可能になる。より好ましい態様においては、前記クロック出力手段と前記監視手段は、前記監視対象の半導体素子とは異なるチップ領域に形成されることを特徴とする。一般に電源間保護回路や出力トランジスタは高耐圧素子領域に形成されることが多く、高耐圧素子領域は半導体チップの外周部に形成され、その内側にはより動作電圧の低い半導体素子からなる低電圧素子領域が形成されることが多い。このため、クロック出力手段および監視手段を低電圧素子領域に形成するようにすれば、これら各手段は監視対象の素子から離れた位置に形成されることとなり、これら各手段が監視対象の半導体素子の破壊に巻き込まれないようにすることが可能になる。なお、上記各手段と監視対象の半導体素子とを同一のチップ領域に形成する場合であっても、これら各手段を監視対象の半導体素子から離れた位置に形成することが好ましいことは言うまでもない。上記各手段が監視対象の半導体素子の破壊に巻き込まれないようにするためである。さらに好ましい態様においては、前記クロック出力手段と前記監視手段は、動作電圧が異なっていることを特徴とする。例えば、D級アンプの出力段を構成する出力トランジスタを監視対象とする場合、クロック出力手段の動作電圧を当該出力トランジスタの動作電圧と等しくておけば、PWM発振回路により生成したパルスを上記クロックとして用いることが可能になる。以下、図面を参照し、この発明の実施形態について説明する。図1Aは、本発明の一実施形態の検知回路31を含む半導体チップの一例を示す図である。この半導体チップは、例えばスピーカなどの負荷を駆動するデジタルアンプであり、図1Aに示すように、チップの中心から外部に向う方向に、低電圧素子領域30、高耐圧素子領域20およびPAD領域10を有している。PAD領域10には、出力PADや電源PAD、電源間保護回路何れも図示略などが形成されている。電源間保護回路とは、例えば上記デジタルアンプに動作電圧を供給するための高電位電源線と低電電位電源線との間に介挿され、低電位電源線から高電位電源線の方向に電流が流れることを規制するダイオードである。高耐圧素子領域20には、上記デジタルアンプの出力段の役割を果たす出力バッファ回路を構成する出力トランジスタ図1Aでは、PMOS或いはNMOSと表記が形成され、低電圧素子領域30には、上記ダイオードや出力トランジスタの破壊を検知するための検知回路31が形成される。図1Aに示すように、本実施形態では、検知回路31は、監視対象の半導体素子とは異なるチップ領域に形成されており、この点に本実施形態の特徴の1つがある。本実施形態の検知回路31は監視対象の半導体素子とは異なるチップ領域に形成されるため、監視対象の出力トランジスタ等から離れた位置に形成されることになる。このため、監視対象の半導体素子の破壊が生じた場合であっても、検知回路31が監視対象の半導体素子の破壊に巻き込まれて破損することはないのである。図1Aに示すように、検知回路31には、電源間保護回路や出力トランジスタの破壊を検知するための2系統のモニタ用配線40-1および40-2が接続される。図1Aに示すように、モニタ用配線40-1および40-2は、PAD領域10と高耐圧素子領域20の間、および出力トランジスタの周囲に沿って配線されている。つまり、モニタ用配線40-1および40-2は監視対象の半導体素子の近傍に敷設されている。このように、モニタ用配線40-1および40-2を監視対象の半導体素子の近傍に敷設したのは、電源間保護回路や出力トランジスタの破壊が生じた場合に、その破壊に巻き込まれて断線するようにするためである。例えば、監視対象の半導体素子に過剰に大きい電流が流れ異常発熱すると、その熱によってモニタ用配線40-1および40-2は溶断する。また、監視対象の半導体素子が周囲を巻き込んで爆発するといった壊れ方をすると、モニタ用配線40-1および40-2はその一部が爆発に巻き込まれて欠損したり、爆発により飛び散った破片等によって切断される。本実施形態ではモニタ用配線40-1および40-2を図1Aに示すように配線する場合について説明するが、その目的すなわち、監視対象の半導体素子の破壊に巻き込まれて断線することを達することができる配線レイアウトであれば、どのようなレイアウトであっても良い。例えば、図1Bに示すレイアウトであっても良い。なお、図1Aおよび図1Bに示すように、PAD領域10と高耐圧素子領域20との間の領域では監視対象の半導体素子に沿って延在するようにモニタ用配線を配線する一方、高耐圧素子領域20と低電圧素子領域30との間の領域ではそのような配線としなかったのは、高耐圧素子領域20のうちPAD領域10に近い部分では外部に出力する電流が集中し易く、半導体素子の破壊が生じ易い一方、低電圧素子領域30に近い領域ではそのような電流の集中は発生せず、半導体素子の破壊は生じ難いからである。本実施形態の検知回路31は、モニタ用配線40-1或いは40-2の断線を検知することで、監視対象の半導体素子が実際に破壊されたことを直接的に検知するのである。以下、検知回路31の構成および動作を中心に説明する。図2は、検知回路31の構成例を示す図である。なお、図2では、モニタ用配線40-1の断線の有無を検知するための構成のみを図示したが、モニタ用配線40-2についても同様の構成によりその断線を検知することが可能である。図2に示すように、検知回路31は、高耐圧素子回路310Aと低電圧素子回路310Bとレベルシフト回路310Cとを含んでいる。高耐圧素子回路310Aは、出力トランジスタと同じ電源系で動作する回路である。図2に示すように、高耐圧素子回路310Aは、Nチャネル電界効果トランジスタ312Nおよび314Nと、Pチャネル電界効果トランジスタ316P、318Pおよび320Pと、ANDゲート322と、出力バッファ324と、インバータ326と、を含んでいる。ANDゲート322の一方の入力端子には、上記デジタルアンプを駆動するPWM発振回路図示略により発生させたパルスがクロックCLK1として与えられ、他方の入力端子にはパワーダウン信号PDNが与えられる。ここで、パワーダウン信号PDNとは、上記デジタルアンプの作動および停止に連動した信号であり、デジタルアンプが作動している状態ではパワーダウン信号PDNはHighレベルとなり、逆にデジタルアンプが停止した状態ではパワーダウン信号PDNはLowレベルとなる。ANDゲート322の出力端子にはモニタ用配線40-1の一端が接続されている。したがって、上記デジタルアンプが作動している状態では、ANDゲート322からモニタ用配線40-1にクロックCLK1が送出される。このように、ANDゲート322は、モニタ用配線40-1に所定のクロック本実施形態ではクロックCLK1を出力するクロック出力手段の役割を果たすのである。モニタ用配線40-1の他端は出力バッファ324の入力端子に接続されている。このため、デジタルアンプが作動している状態すなわち、パワーダウン信号PDNがHighレベルである状態において、モニタ用配線40-1が断線していなければ、出力バッファ324からはクロックCLK1が出力される。これに対して、モニタ用配線40-1が断線していると、出力バッファ324の出力信号はHighレベルに貼り付いた状態となる。その理由は以下の通りである。出力バッファ324の入力端子とデジタルアンプに動作電圧を供給するための高電位電源線図示略との間には、Pチャネル電界効果トランジスタ320Pおよび318Pが直列に介挿されている。図2に示すように、Pチャネル電界効果トランジスタ318PはPチャネル電界効果トランジスタ316Pとともにカレントミラー回路以下、第1のカレントミラー回路を構成する。一方、Pチャネル電界効果トランジスタ320Pのゲートには、インバータ326による反転を経たパワーダウン信号PDNが与えられる。したがって、デジタルアンプが作動している間は、Pチャネル電界効果トランジスタ320Pは常にオン状態に維持される。Pチャネル電界効果トランジスタ316PとNチャネル電界効果トランジスタ314Nは、デジタルアンプに動作電圧を供給するための高電位電源線および低電位電源線の間に直列に介挿されている。図2に示すように、Pチャネル電界効果トランジスタ316Pのゲートは、Pチャネル電界効果トランジスタ316PとNチャネル電界効果トランジスタ314Nの各々のドレインの共通接続点に接続されており、同共通接続点にはPチャネル電界効果トランジスタ318Pのゲートが接続されている。これにより、Pチャネル電界効果トランジスタ316Pと318Pによって上記第1のカレントミラー回路が形成される。図2に示すようにNチャネル電界効果トランジスタ314NはNチャネル電界効果トランジスタ312Nとともにカレントミラー回路以下、第2のカレントミラー回路を形成する。より詳細に説明すると、Nチャネル電界効果トランジスタ312Nのソースは上記低電位電源線に接続されており、同ドレインは参照電流IREFを出力する定電流源図示略に接続されている。そして、Nチャネル電界効果トランジスタ312Nのゲートは同ドレインに接続されており、Nチャネル電界効果トランジスタ314Nのゲートも同ドレインに接続されている。このため、上記定電流源の出力する参照電流IREFは上記第2のカレントミラー回路によってNチャネル電界効果トランジスタ314Nのドレインソース間電流すなわち、Pチャネル電界効果トランジスタ316Pのドレインソース間電流としてコピーされ、参照電流IREFと等しいドレインソース間電流が流れるようにPチャネル電界効果トランジスタ318Pのゲート電圧が上記第1のカレントミラー回路によって調整され、Pチャネル電界効果トランジスタ318Pはオン状態になる。前述したように、デジタルアンプが作動している間はPチャネル電界効果トランジスタ320Pは常にオン状態となるのであるから、モニタ用配線40-1が断線した状態では、出力バッファ324の入力端子の電位は高電位電源線の電位と略等しくなる。その結果、モニタ用配線40-1が断線した状態では、出力バッファ324の出力信号AはHighレベルに貼り付いた状態となるのである。高耐圧素子回路310Aより正確には、同回路の出力バッファ324の出力信号Aは、レベルシフト回路310Cによるレベルシフトを経て低電圧素子回路310Bに与えられる。図2に示すように、低電圧素子回路310Bは、ANDゲート342と、D-フリップフロップ図2では、DFと表記344および346と、インバータ348と、緊急停止処理回路350と、を含んでいる。ANDゲート342の一方の入力端子にはパワーダウン信号PDNが与えられ、他方の入力端子には出力バッファ324の出力信号Aがレベルシフト回路310Cによるレベルシフトを経て与えられる。ANDゲート342の出力端子はD-フリップフロップ344のリセット端子rnに接続されている。図2に示すように、D-フリップフロップ344のリセット端子rnはローアクティブであり、ANDゲート342の出力信号がHighレベルからLowレベルに変化したときにD-フリップフロップ344のリセットが行われる。ANDゲート342の出力信号はパワーダウン信号PDNと出力バッファ324の出力信号Aの論理積信号であり、デジタルアンプが作動している状態ではパワーダウン信号PDNは常にHighレベルに維持されるのであるから、この状態ではANDゲート342の出力信号は出力バッファ324の出力信号Aと等しくなる。したがって、デジタルアンプが作動している状態では、出力信号AがHighレベルからLowレベルに切り換るのに同期してD-フリップフロップ344のリセットが行われる。D-フリップフロップ344のデータ入力端子dは、低電圧素子回路310Bに動作電圧デジタルアンプの動作電圧よりも低い電圧を供給するための高電位電源線に接続されており、同クロック端子cにはクロックCLK1よりも周期の長いクロックCLK2が入力される。なお、低電圧素子回路310Bの動作電圧についてはレギュレータ等を用いてデジタルアンプの動作電圧から生成するようにすれば良い。D-フリップフロップ344では、ANDゲート342の出力信号がHighレベルである間、クロックCLK2が立ち上がる毎に、データ入力端子dに入力される信号の信号値を保持し、保持した信号値に応じた出力信号Bを出力する処理が行われる。そして、ANDゲート342の出力信号がHighレベルからLowレベルに変化すると、D-フリップフロップ344は、保持されている信号値をゼロにリセットする。D-フリップフロップ346のデータ入力端子dには、D-フリップフロップ344の出力信号Bが与えられ、同クロック端子cにはクロックCLK2が与えられ、同リセット端子rnにはパワーダウン信号PDNが与えられる。D-フリップフロップ346のリセット端子rnもD-フリップフロップ344のリセット端子rnと同様にローアクティブである。したがって、D-フリップフロップ346では、パワーダウン信号PDNがHighレベルからLowレベルに切り換ったときにリセットが行われ、パワーダウン信号PDNがHighレベルである間すなわち、デジタルアンプが作動している間は、上記リセットは行われず、出力信号Bの信号値をクロックCLK2の立ち上がりに同期させて保持して出力する処理が継続される。図2に示すようにD-フリップフロップ346の出力信号はインバータ348による反転を経て破壊検知信号OUT_Nとして緊急停止処理回路350に与えられる。緊急停止処理回路350は、破壊検知信号OUT_NがHighレベルからLowレベルに変化したことを契機として、デジタルアンプを緊急停止させるための緊急停止信号例えば、出力トランジスタ等を強制的にオフにする信号を出力し、さらに監視対象の半導体素子の破壊が生じた旨を報知する緊急停止処理を行う。つまり、本実施形態では、破壊検知信号OUT_Nの信号レベルがHighレベルからLowレベルに変化したことが監視対象の半導体素子の破壊を意味し、低電圧素子回路310Bから緊急停止処理回路350を除いた部分は、クロック出力手段によりモニタ用配線40-1に出力されるクロックの伝播を監視し、当該クロックの伝播が途絶えたことを検出した場合に、監視対象の半導体素子の破壊を通知する旨の破壊検知信号を出力する監視手段の役割を果たすのである。以上が検知回路31の構成である。次いで、検知回路31の動作を図3を参照しつつ説明する。図3は、検知回路31の各部における信号波形の一例を示す図である。より詳細に説明すると、図3Aは、モニタ用配線40-1の断線が生じていない場合すなわち、監視対象の半導体素子の破壊が生じていない場合の検知回路31の各部における信号波形の一例を示す図であり、図3Bはモニタ用配線40-1が断線している場合すなわち、監視対象の素子の破壊が生じた場合の検知回路31の各部における信号波形の一例を示す図である。なお、図3AおよびBの何れにおいても図示が省略されているがパワーダウン信号PDNはHighレベルに維持されている。モニタ用配線40-1が断線していない状況下では、図3Aに示すように、このモニタ用配線40-1を介してANDゲート322から出力バッファ324にクロックCLK1が与えられ、このクロックCLK1そのものが出力信号Aとして出力バッファ324から出力される。一方、低電圧素子回路310Bでは、パワーダウン信号PDNがHighレベルである場合には出力信号AがD-フリップフロップ344のリセット端子に与えられる。モニタ用配線40-1が断線していない状況下では、図3Aに示すように、出力信号AはクロックCLK1に等しく、周期的にHighレベルとLowレベルとが切り換る。出力信号Aの信号レベルがHighレベルである間は、D-フリップフロップ344においてはクロックCLK2が立ち上がる毎に、データ入力端子に入力される信号の信号値を保持して出力する処理が行われ、出力信号Aの信号レベルがHighレベルからLowレベルに切り換るときに、D-フリップフロップ344のリセットが行われる。その結果、D-フリップフロップ344の出力信号Bは、図3Aに示すように、クロックCLK1がHighレベルとなっている期間においてクロックCLK2の立ち上がりに同期して立ち上がり、出力信号AクロックCLK1がHighレベルからLowレベルに切り換るのに同期して立ち下がる。前述したように、クロックCLK2はクロックCLK1に比較して周期が長いため、次にクロックCLK2が立ち上がる時点では、出力信号Bは必ずLowレベルとなっている。このためモニタ用配線40-1に断線が生じていない状況下ではD-フリップフロップ346においてHighレベルの信号値が保持されることはない。つまり、モニタ用配線40-1に断線が生じていない状況下ではD-フリップフロップ346の出力信号がHighレベルになることはなく、破壊検知信号OUT_NがLowレベルになることもない。したがって、モニタ用配線40-1が断線していない状況下では、緊急停止処理回路350によって緊急停止処理が実行されることはない。これに対して、監視対象の半導体素子の破壊が生じ、その破壊に巻き込まれてモニタ用配線40-1が断線すると、出力バッファ324の出力信号AはHighレベルに貼り付いた状態となる。この状態ではD-フリップフロップ344のリセットが行われることはない。D-フリップフロップ344のリセットが行われないため、破壊の発生後、最初のクロックCLK2の立ち上がり時点で保持された信号値が保持され続けることとなる。その結果、クロックCLK2が次に立ち上がる時点ではD-フリップフロップ344の出力信号BはHighレベルになっており、D-フリップフロップ346の出力信号もHighレベルとなる。その結果、破壊検知信号OUT_NはLowレベルとなり、緊急停止処理回路350は緊急停止処理を実行する。以上説明したように本実施形態によれば、モニタ用配線40-1或いは40-2の断線を検知することを通じて監視対象の半導体素子の破壊を直接的に検知することが可能となり、デジタルアンプの駆動を停止するなどの緊急停止処理を半導体素子が実際に破壊された場合にのみ実行することが可能になる。以上本発明の一実施形態について説明したが、この実施形態に以下に述べる変形を加えても勿論良い。1上述した実施形態では、クロック出力手段の動作電圧と監視手段の動作電圧を異ならせたが、両者の動作電圧を共通にしても勿論良い。2上述した実施形態では、クロック出力手段と監視手段を低電圧素子領域に形成したが、高耐圧素子領域に形成しても勿論良い。このようにクロック出力手段と監視手段とを監視対象の素子と同じチップ領域に形成する場合であっても、クロック出力手段と監視手段の両者を監視対象の素子から離れた位置に形成することが好ましいことは言うまでもない。これら各手段が監視対象の素子の破壊に巻き込まれないようにするためである。3上述した実施形態では、1つの検知回路31に2系統のモニタ用配線を接続したが、検知回路31に接続されるモニタ用配線は1系統だけであっても良く、また3系統以上であっても勿論良い。