"コンテントアドレサブルメモリCAMのデータ入力と関連付けられたマッチ線を、前記データ入力の有効性に応じて条件付きでプリチャージするステップを含む、方法。前記データ入力が無効である場合には、前記CAMの前記マッチ線において不一致を強制するステップをさらに含む、請求項1の方法。前記マッチ線において前記不一致を強制するステップは、前記データ入力が無効である場合に、前記マッチ線を基準電圧に接続するステップを含む、請求項2の方法。前記CAMの前記マッチ線を条件付きでプリチャージするステップは、前記データ入力が有効である場合にのみ、前記マッチ線をレール電圧に接続するステップを含む、請求項1の方法。コンテントアドレサブルメモリCAMであって、第1の入力、第2の入力および出力を含むプリチャージコンポーネントと、前記プリチャージコンポーネントと、前記CAMのマッチ線と、レール電圧とに接続された第1のトランジスタと、を含み、前記プリチャージコンポーネントの第1の入力および第2の入力が第1の状態になると、前記プリチャージコンポーネントの出力が第2の状態になり、前記第1のトランジスタが活性化されて前記マッチ線が前記レール電圧に接続され、前記プリチャージコンポーネントの第1の入力が第2の状態になると、前記プリチャージコンポーネントの出力が第1の状態になり、前記第1のトランジスタが活性化されない、CAM。第1の入力、第2の入力および出力を含む評価コンポーネントと、前記評価コンポーネントと、前記CAMのマッチ線と、基準電圧とに接続された第2のトランジスタと、をさらに含み、前記評価コンポーネントの第1の入力および第2の入力が共に前記第1の状態になると、前記評価コンポーネントの出力が前記第2の状態になり、前記第2のトランジスタが活性化されず、前記評価コンポーネントの第1の入力が第2の状態になると、前記評価コンポーネントの出力が第1の状態になり、前記第2のトランジスタが活性化されて、前記マッチ線が前記基準電圧に接続される、請求項5のCAM。前記第1の状態は高状態であり、前記第2の状態は低状態である、請求項6のCAM。前記評価コンポーネントの第1の入力および前記プリチャージコンポーネントの第1の入力は、有効なデータ入力の信号入力であり、前記評価コンポーネントの第2の入力は評価クロック信号であり、前記プリチャージコンポーネントの第2の入力はプリチャージクロック信号である、請求項6のCAM。前記評価クロック信号が高状態にある場合には、前記プリチャージクロック信号は低状態になり、前記プリチャージクロック信号が高状態にある場合には、前記評価クロック信号は低状態になる、請求項8のCAM。前記マッチ線を入力として有するインバータと、前記レール電圧と、前記マッチ線と、前記インバータの出力とに接続された第3のトランジスタと、前記プリチャージコンポーネントの出力と、前記マッチ線とに接続された第4のトランジスタと、前記インバータの出力と、基準電圧と、前記第4のトランジスタとに接続された第5のトランジスタと、をさらに含み、前記プリチャージコンポーネント出力が前記第1の状態になると、前記第3のトランジスタが活性化されず、前記第4のトランジスタおよび前記第5のトランジスタが活性化されて、前記マッチ線が前記基準電圧に接続され、前記プリチャージコンポーネント出力が前記第2の状態になると、前記第3のトランジスタが活性化されて、前記マッチ線が前記レール電圧に接続され、前記第3のトランジスタおよび前記第4のトランジスタが活性化されない、請求項6のCAM。前記第2のトランジスタ、第4のトランジスタおよび第5のトランジスタは、p型トランジスタであり、前記第1のトランジスタおよび第3のトランジスタは、n型トランジスタである、請求項10のCAM。前記第1のトランジスタのゲートは、前記プリチャージコンポーネントの出力に接続されており、前記第1のトランジスタのソースは、前記レール電圧に接続されており、前記第1のトランジスタのドレインは、前記マッチ線に接続されており、前記第2のトランジスタのゲートは、前記評価コンポーネントの出力に接続されており、前記第2のトランジスタのソースは、前記基準電圧に接続されており、前記第2のトランジスタのドレインは、前記マッチ線に接続されており、前記第3のトランジスタのゲートは、前記インバータの出力に接続されており、前記第3のトランジスタのソースは、前記レール電圧に接続されており、前記第3のトランジスタのドレインは、前記マッチ線に接続されており、前記第4のトランジスタのゲートは、前記プリチャージコンポーネントの出力に接続されており、前記第4のトランジスタのドレインは、前記第3のトランジスタのドレインおよび前記マッチ線に接続されており、前記第4のトランジスタのソースは、前記第5のトランジスタのドレインに接続されており、前記第5のトランジスタのゲートは、前記インバータの出力および前記第3のトランジスタのゲートに接続されており、前記第5のトランジスタのソースは、前記基準電圧へに接続されており、前記第5のトランジスタのドレインは、前記第4のトランジスタのソースに接続されている、請求項11のCAM。前記評価コンポーネントは、前記評価デバイスの第1の入力および第2の入力を入力として有するとともに、出力を有するラッチデバイスと、前記評価コンポーネントの第2の入力と、前記ラッチデバイスの出力とを入力として有するAND論理ゲートであって、前記AND論理ゲートの出力は、前記評価コンポーネントの出力である、AND論理ゲートと、をさらに含み、前記評価コンポーネントの第1の入力および第2の入力が共に前記第1の状態になった場合には、前記ラッチの出力が第2の状態になり、前記AND論理ゲートの出力が第2の状態になり、前記第1の入力が第2の状態になった場合には、前記ラッチの出力が第1の状態になり、前記AND論理ゲートの出力が第1の状態になる、請求項6のCAM。前記プリチャージコンポーネントは、NAND論理ゲートをさらに含み、前記NAND論理ゲートは、前記プリチャージコンポーネントの入力を入力として有し、前記プリチャージコンポーネントの出力を出力として有する、請求項5のCAM。コンテントアドレサブルメモリCAMであって、前記CAMのデータ入力と関連付けられたマッチ線を、前記データ入力の有効性に応じて条件付きでプリチャージするように構成されている、コンテントアドレサブルメモリCAM、を含む、半導体デバイス。前記CAMは、前記データ入力が無効である場合に、前記CAMの前記マッチ線において不一致を強制するように構成されている、請求項15の半導体デバイス。前記CAMは、前記データ入力が有効である場合にのみ前記マッチ線を前記レール電圧へ接続することにより、前記CAMの前記マッチ線をプリチャージするように構成されている、請求項15の半導体デバイス。前記CAMは、前記データ入力が無効である場合に、前記マッチ線を基準電圧に接続するように構成されている、請求項15の半導体デバイス。半導体デバイスのハードウェア設計を表す命令を格納するコンピュータ可読媒体であって、前記半導体デバイスは、コンテントアドレッサブルメモリCAMを含み、前記コンテントアドレッサブルメモリCAMは、データ入力の有効性に応じて、前記CAMの前記データ入力と関連付けられたマッチ線を条件付きでプリチャージするように構成されている、コンピュータ可読媒体。前記CAMは、前記データ入力が有効である場合にのみ前記マッチ線を前記レール電圧に接続することによって、前記CAMの前記マッチ線をプリチャージするように構成されている、請求項19のコンピュータ可読媒体。CAMによる電力消費を制御しつつ、前記CAMの高性能および高速検索を達成するために、メモリアレイの全てのデータ入力が常時有効であるわけではないという事実を利用した技術が用いられる。よって、CAM設計により、入力の有効性に応じて、入力毎に一致を可能または不可能にすることが可能になる。前記可能または不可能にすることは、入力が無効である場合には、前記CAMの前記マッチ線を引き下げることによって、不一致を強制することにより行われる。また、プリチャージフェーズの動作時において、データが有効である場合にのみ前記マッチ線をプリチャージすることによって、節電を実現することができる。図1は、条件付きでプリチャージされる動的CAMデバイス100の一例を示す図である。CAM100は、M1,M2,M3,M4,M5と示された複数のトランジスタと、評価コンポーネント110と、プリチャージコンポーネント120と、インバータ130とを含む。評価コンポーネント110およびプリチャージコンポーネント120は、CAMデバイス100用の評価機能およびプリチャージ機能をそれぞれ行うための回路の形態をとり得る。例示的なCAMデバイス100において、トランジスタM1,M4,M5はP型金属酸化膜半導体PMOSトランジスタであり、トランジスタM2,M3はNMOSトランジスタである。トランジスタM2,M3のソースは、レール電圧に接続されており、トランジスタM2,M3のドレインは、前記CAMデバイス100のマッチ線に接続されている。また、トランジスタM3のドレインは、トランジスタM4のドレインに接続されている。評価コンポーネント110は、有効信号線および評価クロック線を入力として含み、評価コンポーネント110の出力評価信号は、トランジスタM1のゲートに接続されている。トランジスタM1のドレインは、前記マッチ線に接続されており、前記ソースは基準電圧へに接続されている。プリチャージコンポーネント120は、有効信号線およびプリチャージクロック線を入力として有する。プリチャージコンポーネント120は、プリチャージ信号線を出力する。前記プリチャージ信号線は、トランジスタM2,M4のゲートに接続されている。インバータ130の入力は前記マッチ線に接続されており、出力はトランジスタM3,M5のゲートに接続されている。さらに、トランジスタM4のソースはトランジスタM5のドレインに接続されており、トランジスタM5のソースは前記基準電圧に接続されている。CAMデバイス例えば、CAMデバイス100に存在し得る追加的な名目上のコンポーネントを図1中に図示していないが、このような名目上のコンポーネントが設けられてもよい。例えば、データが有効である場合にはマッチ線を引き下げ、且つ、CAMデバイス100においてサーチラインビットと格納ビットとの間に不一致が発生するように構成された回路を、図示していないが設けることが可能である。評価フェーズおよびプリチャージフェーズにおけるCAMデバイス100のコンポーネントの動作について以下により詳細に説明するが、評価コンポーネント110およびトランジスタM1は、通常、データ入力が無効である場合には、評価フェーズにおいてマッチ線を基準電圧に引き下げるように動作し、これにより、不一致が強制される。プリチャージコンポーネント120およびトランジスタM2は、CAMデバイス100のデータ入力が有効である場合にのみ、プリチャージフェーズにおいてマッチ線をプリチャージするように動作する。トランジスタM3およびインバータ130は、いわゆるハーフキーパー回路として動作し、活性状態となった場合にマッチ線を高く保持する。さらに、トランジスタM3,M4,M5およびインバータ130をフルキーパー回路と呼ぶ場合があり、このような回路において、トランジスタM5は、マッチ線を引き下げた状態で保持する。トランジスタM4は、トランジスタM4,M5が相互に離隔方向に移動するのを回避するために用いられる。この動作について、以下により詳細に説明する。しかし、CAMデバイス100を、キーパー回路を用いることなく実装してもよいし、あるいは、ハーフキーパー回路例えば、トランジスタM3およびインバータ130のみを用いて実装してもよい点に留意されたい。例えば、各評価フェーズにおいてマッチ線を引き下げる場合、前記マッチ線は、キーパー回路を用いるための充分な充電を蓄積するために、充分に長くフロートすることができない場合がある。図2は、評価コンポーネント回路110’の一例を示す図である。例示的な評価コンポーネント回路110’は、BラッチまたはB-フェーズラッチ115と、ANDゲート116とを含む。Bラッチ115は、有効信号線および評価クロック線を入力として含み、valid_bx線をANDゲート116への1つの入力として出力する。ANDゲート116の他の入力は、評価クロック線である。ANDゲート116から出力される評価信号線は、図1のトランジスタM1のゲートに接続されている。よって、Bラッチ115は、評価クロック線信号が低い場合には透過的になり、評価クロック線信号が高い場合にはその状態を保持する。図1のCAMデバイス100を用いることで、CAMデバイス100のデータ入力が常時全て有効であるわけではないという事実を利用することができる。よって、電力消費の低減が可能となる。図3は、条件付きでプリチャージされる動的CAM例えば、CAMデバイス100において評価およびプリチャージを行う方法300の一例を示すフロー図である。以下、CAMデバイス100と、図3の方法300とを参照して、条件付きでプリチャージされる動的CAMにおいて評価およびプリチャージを行う方法について説明する。ステップ310において、入力が有効であるか否かについて判別する。例えば、メモリアレイに入力データが書き込まれた場合には、入力毎の有効ビットが第1の状態すなわち高状態に設定され得る。第1の状態すなわち高状態は、有効入力が存在することを示す。また、当該入力が無効である場合には、有効ビットは第2状態すなわち[低]状態に設定され得る。第2状態すなわち[低]状態は、有効入力が存在しないことを示す。よって、入力が有効であるか否かに応じて、有効信号線が高または低に設定される。評価フェーズにおいて、CAMデバイス100の評価コンポーネント110は、入力として有効信号を、高状態に設定された評価クロック信号と共に受信する。前記入力が有効である場合にはステップ310、評価フェーズにおいて不一致が強制されないステップ320。例えば、評価コンポーネント110が、有効クロックおよび評価クロックを高状態入力信号として受信した場合には、出力評価信号は引き下げられ、その結果、トランジスタM1は活性化されず、マッチ線は基準電圧に引き下げられない。図2の例示的な評価コンポーネント110’においてこのことが達成される様態としては、Bラッチ115が、高有効信号線および評価クロック線を受信すると、valid_bx線出力が低くなり、valid_bx線出力がANDゲート116に入力されて、評価信号線が低状態となる。プリチャージフェーズにおいて、前記入力が有効であると判別された場合には、マッチ線はプリチャージされるステップ330。よって、有効線およびプリチャージクロック線が、プリチャージコンポーネント120への入力として高い場合には、プリチャージコンポーネント120からのプリチャージ線出力は低くなり、その結果、トランジスタM2が活性化されて、マッチ線はレール電圧まで引き上げられる。トランジスタM4は、オフになって、トランジスタM5を通るキーパープルダウン経路を無効にすることにより、プリチャージ処理を支援し、これにより、マッチ線をプリチャージしているトランジスタM2に対する逆の作用すなわち競合する駆動を防ぐ。トランジスタM2がトランジスタM5に打ち勝つほど充分に強い場合、トランジスタM4は不要であり得る点に留意されたい。この状態において、マッチ線が引き上げられるため、インバータ130は低信号を出力し、トランジスタM3をオンにする。その結果、前記マッチ線は高状態に保持される。トランジスタM4,M5は活性化されない。なぜならば、トランジスタM4,M5の各ゲートは、低レベルになるからである。ステップ310において入力が有効と判別されなかった場合、評価フェーズにおいて不一致が強制されるステップ340。この例において、評価コンポーネント110が、低状態入力信号として有効信号を受信し、且つ、高状態入力信号として評価クロックを受信した場合には、出力評価信号が引き上げられ、その結果、トランジスタM1が引き上げられ、マッチ線が基準電圧に引き下げられて、不一致が強制される。図2の例示的な評価コンポーネント110’において、このことが達成される様態として、Bラッチ115が、低有効信号線および高評価クロック線を受信すると、valid_bx線出力が高になり、これがANDゲート116に入力された場合、全AND入力が高となることに起因して、評価信号線は高状態になる。プリチャージにおいて、入力が無効であると判別された場合、マッチ線をプリチャージしないことが望ましいステップ350。よって、プリチャージコンポーネント120への入力として、有効線が低く、且つ、プリチャージクロック線が高い場合には、プリチャージコンポーネント120からのプリチャージ線出力が高くなり、よってトランジスタM2は活性化されない。よって、上記入力が無効であると判別された場合には、マッチ線はレール電圧に引き上げられない。この状態において、マッチ線が引き下げられるため、インバータ130から高信号が出力され、その結果トランジスタM5が活性化される。さらに、プリチャージコンポーネント120からのプリチャージ電線出力は、高い状態でトランジスタM4のゲートへ入力されるため、このトランジスタも活性化される。トランジスタM4,M5が活性化されるため、マッチ線は基準電圧において低く保持される。例示的な方法300において、プリチャージ段階の前に評価段階を提示しているが、評価段階の前にプリチャージ段階を行うように上記方法を行うことも可能である点に留意されたい。上記において特徴および要素を特定の組み合わせで説明しているが、各特徴または要素は、その他の特徴および要素を用いずに単独で用いることも可能であるし、他の特徴および要素を用いてまたは用いずに多様な組み合わせで用いることも可能である。本明細書に記載の方法またはフローチャートは、汎用コンピュータまたはプロセッサによって実行される、コンピュータで読み出し可能な記憶媒体コンピュータ可読媒体において用いられるコンピュータプログラム、ソフトウェアまたはファームウェアにおいて実装され得る。コンピュータ可読媒体の例を挙げると、リードオンリーメモリROM、ランダムアクセスメモリRAM、レジスタ、キャッシュメモリ、半導体メモリデバイス、磁気媒体例えば、内蔵ハードディスク、リムーバブルディスク、磁気光学媒体、ならびに光学媒体例えば、CD-ROMディスクおよびデジタル多用途ディスクDVDがある。例えば、上記の記載において、プリチャージコンポーネント120は、NANDゲートによって実装可能であるが、プリチャージコンポーネント120の機能を行うために、任意の適切な回路が利用可能である。さらに、評価コンポーネント110について、例えば実装対象としてBラッチ115およびANDゲート116を含むものとして説明してきた。しかし、他の適切な回路を用いて評価コンポーネント110を実行することが可能である点に留意されたい。また、上記の例示的なCAMデバイス100において、第1の状態を高状態として説明し、第2の状態を低状態として説明してきた。しかし、異なるコンポーネント例えば、トランジスタを用いることにより、高状態および低状態を逆転して、各コンポーネントを活性化させることも可能である。NMOSトランジスタをM1として用い、且つ、PMOSトランジスタをM2として用いることにより、低評価信号線によってトランジスタM1が活性化され、高プリチャージ信号線によってトランジスタM2が活性化される。他のコンポーネントを改変して、例示的なCAMデバイス100において同様に用いることが可能である。評価フェーズおよびプリチャージフェーズを連続的に行う例示的実装様態を用いた、CAMデバイス100および方法300について説明する。この場合、評価フェーズを最初に行う。よって、評価フェーズ動作時には、評価クロック信号が高くなり、プリチャージクロックが低くなる。プリチャージフェーズ時には、プリチャージクロックが高くなり、評価クロックが低くなる。そのため、プリチャージフェーズ時において評価コンポーネントは非活性であり、評価フェーズ時においてプリチャージコンポーネントは非活性である。プリチャージフェーズおよび評価フェーズが逆転した例すなわち、プリチャージフェーズの後に評価フェーズが行われる例において、Bラッチ115の代わりにフロップを用いることができる。例えば、入力が有効から無効となる際の遷移時において、Bラッチ115によって回路安定性が得られ、またその逆も成り立つ。例えば、CAMデバイス100のBラッチ115により、評価クロック信号が高いときのvalid_bx信号の変化が回避され、その結果、ANDゲート116から短縮信号が生成される。よって、CAMデバイス100における不安定性を回避するように、任意の態様で評価コンポーネント110を設計することが可能である。上記した例示的なCAMデバイス100および方法300は、動的CAMデバイスを指し得、局所的CAMマッチ線および大域的CAMマッチ線の何れかにおいて実行することが可能である。すなわち、いくつかの動的不一致CAMにおいては、複数の段階が用いられ、1つ以上の局所的マッチ線からの出力が大域的マッチ線に供給される。よって、CAMデバイス100のコンポーネントおよび方法300を、局所的マッチ線のみ若しくは大域的マッチ線のみに用いてもよいし、またはこれら両方に用いてもよい。さらに、例示的なCAMデバイス100および方法300を、静的CAMにおいて用いることが可能である。適切なプロセッサを非限定的に挙げると、汎用プロセッサ、特殊目的用プロセッサ、従来のプロセッサ、デジタル信号プロセッサDSP、複数のマイクロプロセッサ、DSPコアと共に用いられる1つ以上のマイクロプロセッサ、コントローラ、マイクロコントローラ、特定用途向け集積回路ASIC、フィールドプログラマブルゲートアレイFPGA回路、他の任意の種類の集積回路ICおよび/または状態機械がある。このようなプロセッサは、処理されたハードウェア記述言語HDL命令このような命令は、コンピュータ可読媒体に格納することが可能であるの結果を用いて製造プロセスを構成することにより、製造することが可能である。このような処理の結果はマスクワークであり得、このマスクワークをその後半導体製造プロセスにおいて用いて、本発明の態様を実装するプロセッサを製造する。"