半導体層上に形成された誘電体膜の一部を前記誘電体膜の表面から所定の深さまでエッチングする第1のエッチング工程と、前記第1のエッチング工程により前記誘電体膜がエッチングされた第1のエッチング領域において前記誘電体膜をエッチングして前記半導体層の表面を露出し、かつ、前記第1のエッチング領域を包含する第2のエッチング領域において前記第1のエッチング領域以外の領域に配置された前記誘電体膜を所定の膜厚までエッチングする第2のエッチング工程とを含む半導体装置の製造方法。前記第1のエッチング工程および前記第2のエッチング工程のうち少なくとも一方を、異なる層に設けられた配線を接続するためのコンタクト領域を形成するために前記誘電体膜を開口する第3のエッチング工程と同時に行う請求項1に記載の半導体装置の製造方法。前記半導体層は、3-5族化合物半導体である請求項1または2に記載の半導体装置の製造方法。前記第1のエッチング領域における前記誘電体膜の側壁と前記第2のエッチング領域のける前記誘電体膜の側壁との距離は、0.5μm以上である請求項1~3のいずれか1項に記載の半導体装置の製造方法。前記エッチングは、ドライエッチングである請求項1~4のいずれか1項に記載の半導体装置の製造方法。前記第1のエッチング工程および第2のエッチング工程において、前記第2のエッチング領域の前記誘電体膜の膜厚が、前記第1のエッチング工程および前記第2のエッチング工程前の前記誘電体膜の膜厚の10以上となるようにエッチングする請求項1~5のいずれか1項に記載の半導体装置の製造方法。半導体層上に形成された誘電体膜と、前記誘電体膜の一部がエッチングされ前記誘電体膜から前記半導体層が露出した第1のエッチング領域と、前記誘電体膜が所定の膜厚までエッチングされた第2のエッチング領域とを有する半導体装置。前記半導体層は、3-5族化合物半導体である請求項7に記載の半導体装置。前記第1のエッチング領域における前記誘電体膜の側壁と前記第2のエッチング領域における前記誘電体膜の側壁との距離は、0.5μm以上である請求項7または8に記載の半導体装置。前記第2のエッチング領域における前記誘電体膜の膜厚は、前記第1のエッチング工程および前記第2のエッチング工程前の前記誘電体膜の膜厚の10以上である請求項7~9のいずれか1項に記載の半導体装置。図5は、一般的な従来の半導体装置および半導体装置の製造方法を示す断面図である。まず、図5aに示すように、CVD法化学気相成長法等により、GaAsで構成される半導体層301上に、酸化シリコン膜や窒化シリコン膜等で構成される誘電体膜202が成膜される。次に、図5bに示すように、該誘電体膜302上に貫通ビア領域31を開口したレジスト303が形成される。次に、図5cに示すように、ドライエッチングにより、貫通ビア領域31における誘電体膜302がエッチングされ、貫通ビア領域31の半導体層301が露出される。しかしながら、従来技術では、図5cに示すように、そのドライエッチング工程において、エッチング条件によってはポリマーと呼ばれる有機高分子物質が開口である貫通ビア領域31の側壁に不均一に堆積し、開口である貫通ビア領域31の側壁の誘電体膜302の形状が凹凸状に形成されることが知られている。特に、3-5族化合物半導体においては、3族元素に起因するポリマーにより良好な側壁形状を実現することが困難である。側壁形状が凹凸状に形成されると、後工程で成膜する配線もしくは誘電体膜302の段切れ、または、成膜する配線もしくは誘電体膜内にボイドが形成されるという、信頼性不良の原因となる。本発明は、上記の課題を解決したもので、良好な側壁形状の開口を有する半導体装置の製造方法および半導体装置を提供することを目的とする。上記課題を解決するために、本発明の一態様に係る半導体装置の製造方法は、半導体層上に形成された誘電体膜の一部を前記誘電体膜の表面から所定の深さまでエッチングする第1のエッチング工程と、前記第1のエッチング工程により前記誘電体膜がエッチングされた第1のエッチング領域において前記誘電体膜をエッチングして前記半導体層の表面を露出し、かつ、前記第1のエッチング領域を包含する第2のエッチング領域において前記第1のエッチング領域以外の領域に配置された前記誘電体膜を所定の膜厚までエッチングする第2のエッチング工程とを含む。この構成によれば、露出した半導体層と、半導体層に形成された開口の側壁に配置された誘電体膜の側壁とが近接することがなく、開口における誘電体膜の側壁が凹凸状に形成されるのを抑制して、良好な側壁形状を有する半導体装置を提供することができる。また、前記第1のエッチング工程および前記第2のエッチング工程のうち少なくとも一方を、異なる層に設けられた配線を接続するためのコンタクト領域を形成するために前記誘電体膜を開口する第3のエッチング工程と同時に行うこととしてもよい。この構成によれば、製造工程を増加することなく、半導体層に形成された開口の誘電体膜の側壁が凹凸状に形成されるのを抑制することができる。また、前記半導体層は、3-5族化合物半導体であることとしてもよい。また、前記第1のエッチング領域における前記誘電体膜の側壁と前記第2のエッチング領域における前記誘電体膜の側壁との距離は、0.5μm以上であることとしてもよい。この構成によれば、半導体層に形成された開口において、半導体層が露出している領域から半導体層に形成された開口の誘電体膜の側壁を十分離すことができるので、半導体層に形成された開口の誘電体膜の側壁が凹凸状に形成されるのを抑制することができる。また、前記エッチングは、ドライエッチングであることとしてもよい。また、前記第1のエッチング工程および第2のエッチング工程において、前記第2のエッチング領域の前記誘電体膜の膜厚が、第1のエッチング工程および第2のエッチング工程前の前記誘電体膜の膜厚の10以上となるようにエッチングすることとしてもよい。この構成によれば、第2のエッチング領域に誘電体膜を確実に残すことができ、半導体層に形成された開口の誘電体膜の側壁が凹凸状に形成されるのを抑制することができる。また、上記課題を解決するために、本発明の一態様に係る半導体装置は、前記誘電体膜の一部がエッチングされ前記誘電体膜から前記半導体層が露出した第1のエッチング領域と、前記第1のエッチング領域を含み、前記第1のエッチング領域以外の領域における前記誘電体膜が所定の膜厚までエッチングされた第2のエッチング領域とを備える。この構成によれば、露出した半導体層と、半導体層に形成された開口の側壁に配置された誘電体膜の側壁とが近接することがなく、開口における誘電体膜の側壁が凹凸状に形成されるのを抑制して、良好な側壁形状を有する半導体装置を提供することができる。また、前記半導体層は、3-5族化合物半導体であることとしてもよい。また、前記第1のエッチング領域における前記誘電体膜の側壁と前記第2のエッチング領域における前記誘電体膜の側壁との距離は、0.5μm以上であることとしてもよい。この構成によれば、半導体層が露出している領域から半導体層に形成された開口の誘電体膜の側壁を十分離すことができるので、半導体層に形成された開口の誘電体膜の側壁が凹凸状に形成されるのを抑制することができる。また、前記第2のエッチング領域における前記誘電体膜の膜厚は、前記第1のエッチング工程および前記第2のエッチング工程前の前記誘電体膜の膜厚の10以上であることとしてもよい。この構成によれば、第2のエッチング領域に誘電体膜を確実に残すことができ、半導体層に形成された開口の誘電体膜の側壁が凹凸状に形成されるのを抑制することができる。本発明によれば、良好な側壁形状の開口を有する半導体装置の製造方法および半導体装置を提供することができる。以下、本発明の実施形態について図面を参照しながら説明する。なお、本発明について、以下の実施形態および添付の図面を用いて説明を行うが、これは例示を目的としており、本発明がこれらに限定されることを意図しない。第1の実施形態以下、本発明の第1の実施形態に係る半導体装置について、図を用いてより詳細に説明する。図1は、本発明の実施形態に係る半導体装置および半導体装置の製造方法を説明するための断面図である。本実施形態に係る半導体装置1は、図1dに示すように、半導体層であるGaAs基板101と、GaAs基板101上に形成された誘電体膜102とを備えている。また、誘電体膜102上には、第2のレジスト膜104が形成されている。誘電体膜102は、所定のパターンに形成され、一部が開口され、開口の底面にはGaAs基板101が露出している。以下、半導体装置1の製造方法について説明する。図2は、本実施形態に係る半導体装置1の製造方法を示すフローチャートである。まず、図1aに示すように、CVD法化学気相成長法等によりGaAs基板101上に酸化シリコン膜や窒化シリコン膜等の誘電体膜102を1.0μm程度成膜しステップS10、該誘電体膜102上に貫通ビアを形成する領域として、第1のエッチング領域11を開口した第1のレジスト膜103を形成するステップS11。次に、図1bに示すように、第1のエッチング領域11の誘電体膜102をGaAs基板101が露出しない所定の膜厚例えば、誘電体膜102の10以上を残すようにドライエッチングするステップS12。なお、この工程は、本実施形態における第1のエッチング工程に相当する。次に、図1cに示すように、第1のエッチング領域11を包含する第2のエッチング領域12を開口した第2のレジスト膜104を形成するステップS13。この時、第1のエッチング領域11の側壁と第2のエッチング領域12の側壁との距離は、0.5μm以上であることが望ましい。次に、図1dに示すように、第2のエッチング領域12のうち第1のエッチング領域11は、GaAs基板101が露出し、第2のエッチング領域12のうち第1のエッチング領域11を含まない領域は、誘電体膜102を所定の膜厚例えば、誘電体膜102の10以上を残すようにドライエッチングするステップS14。なお、この工程は、本実施形態における第2のエッチング工程に相当する。第1のエッチング工程および第2のエッチング工程により、誘電体膜102は、図1dに示すように、第2のエッチング領域12のうち第1のエッチング領域11以外の領域が誘電体膜102で被覆された構成となる。つまり、第2のエッチング領域12における誘電体膜102の側壁から所定距離、例えば、0.5μmの領域が、誘電体膜102で被覆された構成となる。以上のように、本実施形態に係る半導体装置の製造方法によれば、GaAs基板101を露出する第2のドライエッチング工程において、第2のレジスト膜104の側壁はGaAs基板101の側壁から0.5μm以上隔離しており、第2のレジスト膜104の側壁へのポリマーの付着が抑制され、誘電体膜102の側壁が凹凸状に形成されるのを抑制することができる。なお、上記した膜厚、比率等の数値は一例であり、上記した値に限定されるものではなく適宜変更してもよい。第2の実施形態次に、本発明の第2の実施形態に係る半導体装置について、図を用いてより詳細に説明する。本実施形態に係る半導体装置が第1の実施形態に係る半導体装置と異なる点は、配線層間コンタクトの形成と同時にエッチングを行う点である。図3は、本実施形態に係る半導体装置および半導体装置の製造方法を説明するための断面図である。本実施形態に係る半導体装置2は、図3gに示すように、半導体層であるGaAs基板201と、GaAs基板201上に形成された第1の誘電体膜202と、第1の誘電体膜202に形成された開口の内部に形成された第1の金属膜204と、第1の金属膜204および第1の誘電体膜202上に形成された第2の誘電体膜205と、第2の誘電体膜205に形成された開口の内部および第2の誘電体膜205上に形成された第2の金属膜207と、第2の誘電体膜205および第2の金属膜207上に形成された第3の誘電体膜208と、第3の誘電体膜208に形成された開口の内部および第3の誘電体膜208上に形成された第3の金属膜210とを備えている。以下、半導体装置2の製造方法について説明する。図4は、本実施形態に係る半導体装置2の製造方法を示すフローチャートである。まず、図3aに示すようにCVD法化学気相成長法等によりGaAs基板201上に酸化シリコン膜や窒化シリコン膜等の第1の誘電体膜202を0.5μm程度成膜するステップS20。次に、図3bに示すように、第1の誘電体膜202上に所望の領域を開口するように第1のレジスト膜203を形成し、誘電体膜202を例えばHF-NH4F水溶液などのウェットエッチングにて開口するステップS21。続いて、開口の内部および第1のレジスト膜203上に蒸着等により第1の金属膜204を成膜し、リフトオフ法により第1のレジスト膜203と第1のレジスト膜203上の金属膜204を除去するステップS22。これにより、第1の誘電体膜202に形成された開口の内部に第1の金属膜204が形成される。なお、第1の金属膜204は、例えば配線パターンとして使用されるものである。次に、図3cに示すようにCVD法化学気相成長法等により第1の誘電体膜202および第1の誘電体膜202の開口の内部に形成された第1の金属膜204上に、酸化シリコン膜や窒化シリコン膜等で構成される第2の誘電体膜205を0.5μm程度成膜するステップS23。次に、図3dに示すように、第1の貫通ビア領域21と第1の金属膜204上の第1のコンタクト領域22とを開口するように、第2の誘電体膜205上に第2のレジスト膜206を形成する。続いて、第1のコンタクト領域22においては第2の誘電体膜205を抜き切り、第1の貫通ビア領域21においては第2の誘電体膜205を抜き切るとともに第1の誘電体膜202を所定の膜厚例えば、第1の誘電体膜202の10以上残すように、第1のドライエッチングを行うステップS24。つまり、第1のコンタクト領域22を形成するためのエッチング工程と、第1の貫通ビア領域21の形成および第1の誘電体膜202のエッチング工程とを同時に行う。その後、第2のレジスト膜206を、リフトオフ法により除去する。なお、第1の貫通ビア領域21は、本実施形態における第1のエッチング領域に相当する。第1の貫通ビア領域21の側壁として露出された第1の誘電体膜202の側壁は、本実施形態における第1のエッチング領域における誘電体膜の側壁に相当する。また、第1の貫通ビア領域21を形成する工程は、本実施形態における第1のエッチング工程に相当する。次に、図3eに示すように、第2の金属膜207を所望の第1の金属膜204とコンタクトが取れるようにパターニング形成した後ステップS25、CVD法等により第1の誘電体膜202と第2の誘電体膜205と第2の金属膜207との上に酸化シリコン膜や窒化シリコン膜等で構成される第3の誘電体膜208を、膜厚が1.0μm程度となるように成膜するステップS26。次に、図3fに示すように、第1の貫通ビア領域21を包含するように第1の貫通ビア領域21の外側に1.0μm程度広い領域を有する第2の貫通ビア領域23と、第2の金属膜207上の第2のコンタクト領域24を形成する。第2の貫通ビア領域23と第2のコンタクト領域24とを開口するように、第3の誘電体膜208上に第3のレジスト膜209を形成する。続いて、第2のドライエッチングにより第2のコンタクト領域24においては誘電体膜208を抜き切り、同時に、第2の貫通ビア領域23における第1の貫通ビア領域21においては第3の誘電体膜208、第2の誘電体膜205および第1の誘電体膜202を抜き切り、第2の貫通ビア領域23のうち第1の貫通ビア領域21以外の領域においては所定の膜厚例えば、第1の誘電体膜202の10以上の第1の誘電体膜202を残しつつ第3の誘電体膜208と第2の誘電体膜205を抜き切るように、第2のドライエッチングを行うステップS27。なお、本実施形態では第2の誘電体膜205を抜き切るとしたが、第2の誘電体膜205を抜き切らなくても同様の効果を得ることはできる。また、第2の貫通ビア領域23は、本実施形態における第2のエッチング領域に相当する。第2の貫通ビア領域23の側壁として露出された第1の誘電体膜202、第2の誘電体膜205、第3の誘電体膜208は、本実施形態における第2のエッチング領域における誘電体膜の側壁に相当する。第2の貫通ビア領域23を形成する工程は、本実施形態における第2のエッチング工程、第1のコンタクト領域22および第2のコンタクト領域24を形成する工程は、それぞれ本実施形態における第3のエッチング工程に相当する。第1のエッチング工程および第2のエッチング工程により、第1の誘電体膜202は、図3fに示すように、第2のエッチング領域23のうち第1のエッチング領域21以外の領域が誘電体膜202で被覆された構成となる。つまり、第2のエッチング領域23の側壁から所定距離、例えば、1.0μmの領域が、誘電体膜202で被覆された構成となる。これにより、第3のレジスト膜209の側壁から連続する第3の誘電体膜208、第2の誘電体膜205および第1の誘電体膜202の側壁はGaAs基板201の半導体被エッチング表面から隔離されるので、半導体被エッチング表面と第3のレジスト膜209とを1.0μm程度隔離できるため、第2の貫通ビア領域23の側壁に配置された第2の誘電体膜205および第3の誘電体膜208の側壁が凹凸状に形成されるのを抑制することが可能となる。次に、図3gに示すように、第1の貫通ビア領域21の内部に第3の貫通ビア領域26を形成する。第3の貫通ビア領域26は、例えば、平面視において直径50μm程度の円形形状に形成される。続けて、第3の貫通ビア領域26の内部を少なくとも被覆するとともに第2の貫通ビア領域23を覆い所望の第2の金属膜207と接続するように、第3の金属膜210を成膜するステップS28。第2の貫通ビア領域23の側壁に配置された第2の誘電体膜205および第3の誘電体膜208の側壁形状が良好であるので、第3の金属膜210に段切れ等の信頼性不良が発生するのを抑制できる。また、上記したような貫通ビア領域の形成に限らず、半導体装置におけるスクライブ領域の形成においても、スクライブ領域に配置された誘電体膜の側壁が凹凸形状である場合、誘電体膜を覆うようにスクライブ領域にさらに誘電体膜を成膜したときに、ボイドが発生することによる信頼性不良が懸念される。この場合であっても、本発明を適用すれば、スクライブ領域に配置された誘電体膜の側壁に凹凸形状が形成されるのを抑制し、ボイド発生を防ぎ、半導体装置の良好な信頼性を確保できることは言うまでもない。なお、上記した膜厚、比率等の数値は一例であり、上記した値に限定されるものではなく適宜変更してもよい。まとめ以上、図面を用いて説明したように、本発明の実施形態に係る半導体装置の製造方法は、半導体層上に形成された誘電体膜の一部を前記誘電体膜の表面から所定の深さまでエッチングする第1のエッチング工程と、前記第1のエッチング工程により前記誘電体膜がエッチングされた第1のエッチング領域において前記誘電体膜をエッチングして前記半導体層の表面を露出し、かつ、前記第1のエッチング領域を包含する第2のエッチング領域において前記第1のエッチング領域以外の領域に配置された前記誘電体膜を所定の膜厚までエッチングする第2のエッチング工程とを含む。この構成によれば、露出した半導体層と、半導体層に形成された開口の側壁に配置された誘電体膜の側壁とが近接することがなく、開口における誘電体膜の側壁が凹凸状に形成されるのを抑制して、良好な側壁形状を有する半導体装置を提供することができる。また、誘電体膜は、例えば酸化シリコン膜や窒化シリコン膜であり、一般にプラズマCVD法またはスパッタ法により形成される。また、ドライエッチング技術は、反応性スパッタエッチング法や、反応性イオンエッチング法等を含む。誘電体膜をエッチングするガスとしては、例えば、CF4H2、CHF3、CHF3不活性ガスのような大きな選択比の得られるものを用いる。なお、本発明は上記した実施形態に限定されるものではなく、本発明の製造方法について、本発明の要旨を逸脱しない範囲内で当業者が思いつく各種変形を施したものも本発明の範囲内に含まれる。例えば、半導体層は、上記したGaAs基板に限らず、その他の半導体基板であってもよい。また、GaAs以外の3-5族化合物半導体であってもよい。3族元素に起因するポリマーにより良好な開口の側壁形状を実現することが難しい3-5族化合物半導体であっても、本発明を用いることにより、良好な側壁状態を実現することができる。