駆動信号に応答して発光素子を発光させる駆動回路であって、前記駆動信号に応答して前記発光素子への駆動電流の供給を開始する第1電流供給回路と、前記駆動信号に応答して前記発光素子への補助電流の供給を開始する第2電流供給回路とを備え、前記第2電流供給回路は、前記発光素子に印加されている電圧が閾値電圧に到達したことを検知して前記補助電流の供給を停止することを特徴とする駆動回路。前記閾値電圧は前記発光素子の発光電圧以下であることを特徴とする請求項1に記載の駆動回路。前記第1電流供給回路は、定電流源から供給された電流に依存した電流を前記駆動電流として前記発光素子へ供給するカレントミラー回路を含み、前記カレントミラー回路は前記駆動信号に応答して駆動状態になることを特徴とする請求項1又は2に記載の駆動回路。前記カレントミラー回路は第1MOSトランジスタと第2MOSトランジスタにより構成され、前記第1MOSトランジスタの第1主電極と前記第2MOSトランジスタの第1主電極とはともに定電圧源に接続され、前記第1MOSトランジスタの第2主電極は前記定電流源に接続され、前記第2MOSトランジスタの第2主電極は前記発光素子に接続されることを特徴とする請求項3に記載の駆動回路。前記第2電流供給回路は、ソース電極が前記発光素子に接続され、ドレイン電極に定電圧が印加されるMOSトランジスタと、前記駆動信号に応答して前記MOSトランジスタのゲート電極の電位を固定するダイオードとを含み、前記第2電流供給回路は、前記発光素子に印加されている電圧が前記閾値電圧に到達した場合に前記MOSトランジスタがソースフォロア動作を停止することによって、前記補助電流の供給を停止することを特徴とする請求項1乃至4の何れか1項に記載の駆動回路。前記第2電流供給回路は、ソース電極が前記発光素子に接続され、ドレイン電極に定電圧が印加されるMOSトランジスタと、入力端子が前記発光素子に接続されたインバータとを有し、前記インバータは、前記発光素子に印加されている電圧が前記閾値電圧に到達した場合に出力する信号のレベルを変更し、前記第2電流供給回路は、前記インバータの出力に基づいて前記MOSトランジスタのゲート電極の電位を変化することによって、前記補助電流の供給を停止することを特徴とする請求項1乃至4の何れか1項に記載の駆動回路。前記第2電流供給回路は、ソース電極が前記発光素子に接続され、ドレイン電極に定電圧が印加されるMOSトランジスタと、第1入力端子が前記発光素子に接続され、第2入力端子に参照電圧が印加されたコンパレータとを有し、前記コンパレータは、前記発光素子に印加されている電圧が前記閾値電圧に到達した場合に出力する信号のレベルを変更し、前記第2電流供給回路は、前記コンパレータの出力に基づいて前記MOSトランジスタのゲート電極の電位を変化することによって、前記補助電流の供給を停止することを特徴とする請求項1乃至4の何れか1項に記載の駆動回路。前記駆動電流の供給開始前に前記発光素子へ予備電流を供給する第3電流供給回路をさらに備えることを特徴とする請求項1乃至7の何れか1項に記載の駆動回路。特許文献1に記載の技術では、レーザダイオードの発光状態を維持するための駆動電流によりレーザダイオードの接合容量を充電する。そのため、事前にレーザダイオードを予備電流で充電していたとしても、特に駆動電流の電流値が低い場合にレーザダイオードの立ち上がり時間が長くなる。そこで、本発明の1つの側面は、発光素子の立ち上がり時間を短縮するための技術を提供することを目的とする。上記課題に鑑みて、本発明の1つの側面に係る駆動回路は、駆動信号に応答して発光素子を発光させる駆動回路であって、前記駆動信号に応答して前記発光素子への駆動電流の供給を開始する第1電流供給回路と、前記駆動信号に応答して前記発光素子への補助電流の供給を開始する第2電流供給回路とを備え、前記第2電流供給回路は、前記発光素子に印加されている電圧が閾値電圧に到達したことを検知して前記補助電流の供給を停止することを特徴とする。上記手段により、発光素子の立ち上がり時間を短縮するための技術が提供される。以下、本発明の実施形態について図面を用いて詳細に説明する。本発明の1つの実施形態に係る駆動回路は入力された駆動信号に応答して発光素子を発光させる。このような駆動回路および発光素子は複写機やレーザビームプリンタLBPなどに含まれうる。まず、図1を用いて本発明の1つの実施形態に係る例示の駆動回路10の機能構成を説明する。駆動回路10は入力回路20、第1電流供給回路30および第2電流供給回路40を備えうる。駆動回路10は発光素子50に接続されており、発光素子50の発光消灯を制御する。入力回路20は駆動回路10の外部からデータ信号を取得し、このデータ信号に応じて第1電流供給回路30および第2電流供給回路40を制御する。第1電流供給回路30は発光素子50へ駆動電流を供給する。この駆動電流により発光素子50は消灯状態から発光状態へ移行し、駆動電流が供給される限り、発光状態を維持する。第2電流供給回路40は発光素子50へ補助電流を供給する。この補助電流により、発光素子50は立ち上がり時間が短縮される。第2電流供給回路40は発光素子50に印加されている電圧が閾値電圧に到達したことを検知して補助電流の供給を停止する。上述の実施形態によれば、発光素子50の発光状態を維持するための駆動電流とは別に、発光素子50の立ち上がりにおいて補助電流が発光素子50へ供給される。それにより、発光素子50の立ち上がり時間を短縮できる。また、レーザダイオードは発光する光量に依存して駆動電流の値が変化する。また、レーザダイオードは経年変化に起因して同一光量を発光するために必要な駆動電流の値が変化する。駆動電流の値が高い場合に比べて、この値が低い場合にレーザダイオードの立ち上がり時間が長くなる。従って、駆動電流のみで発光素子50を充電した場合には駆動電流の大きさに依存して発光素子50の立ち上がり時間にばらつきが生じてしまう。本実施形態によれば、充電期間中に補助電流が発光素子50へ供給されるため、駆動電流の電流値のばらつきに起因する発光素子50の立ち上がり時間のばらつきを低減できる。すなわち、駆動回路10はパルス幅が駆動電流に寄らず均一な定電流パルスを発光素子50へ供給することが可能となる。以下、図1に示された駆動回路10の機能構成を実現する具体的な回路構成について説明する。<第1実施例>図2を用いて駆動回路10の第1実施例に係る回路構成を説明する。入力回路20は入力端子INおよびインバータINV1、INV2を含みうる。入力端子INは駆動回路10の外部からデータ信号の入力を受け付ける。データ信号は例えばLVDSLowVoltageDifferentialSignalingなどの差動信号をシングルエンド出力に変換したものであり、例えば複写機などのCPUにより与えられる。入力端子INはインバータINV1の出力端子に接続される。インバータINV1の入力端子はインバータINV2の入力端子に接続される。第1電流供給回路30は、4つのPMOSトランジスタM1~M4を含みうる。PMOSトランジスタM1第1MOSトランジスタのソース電極第1主電極は定電圧源VDDに接続される。PMOSトランジスタM1のドレイン電極第2主電極は定電流源ILDを介して接地GNDに接続される。また、PMOSトランジスタM1のドレイン電極とPMOSトランジスタM1のゲート電極とは短絡している。PMOSトランジスタM2第2MOSトランジスタのソース電極は定電圧源VDDに接続される。PMOSトランジスタM2のドレイン電極はレーザダイオードLDのアノード電極に接続される。PMOSトランジスタM3のドレイン電極はPMOSトランジスタM1のゲート電極およびドレイン電極に接続される。PMOSトランジスタM3のソース電極はPMOSトランジスタM2のゲート電極に接続される。従って、PMOSトランジスタM3がオンの場合に、PMOSトランジスタM1、M2は、定電流源ILDから供給された電流に依存した電流をレーザダイオードLDのアノード電極へ供給するカレントミラー回路を構成する。PMOSトランジスタM3のゲート電極はインバータINV1の出力端子に接続される。PMOSトランジスタM4のドレイン電極はPMOSトランジスタM2のゲート電極に接続される。PMOSトランジスタM4のソース電極は定電圧源VDDに接続される。PMOSトランジスタM4のゲート電極はインバータINV2の出力端子に接続される。第2電流供給回路40は、NMOSトランジスタM5、インバータINV3および3つのダイオードD1~D3を含みうる。インバータINV3の入力端子はインバータINV1の出力端子に接続され、インバータINV3の出力端子はNMOSトランジスタM5のゲート電極に接続される。NMOSトランジスタM5のドレイン電極は定電圧源VDDに接続される。NMOSトランジスタM5のソース電極はレーザダイオードLDのアノード電極に接続される。3つのダイオードD1~D3は直列に接続される。ダイオードD1のアノード電極はNMOSトランジスタM5のゲート電極に接続され、ダイオードD3のカソード電極は接地GNDに接続される。発光素子50はレーザダイオードLDとその寄生容量CLDとを含みうる。レーザダイオードLDのカソード電極は接地GNDに接続される。続いて、図3を参照しつつ、第1実施例に係る駆動回路10の動作を説明する。この例において駆動回路10は、データ信号がハイレベル以下、Hレベルである場合に発光素子50を発光させ、データ信号がローレベル以下、Lレベルである場合に発光素子50を消灯させる。すなわち、Hレベルであるデータ信号が発光素子50を発光させるための駆動信号となる。まず、データ信号がHレベルに変化した場合、すなわち発光素子50を発光させる場合の駆動回路10の動作を説明する。入力端子INがHレベルになると、PMOSトランジスタM3のゲート電極の電位はLレベルとなり、PMOSトランジスタM3はオンとなる。これとともに、PMOSトランジスタM4のゲート電極の電位はHレベルとなり、PMOSトランジスタM4はオフとなる。これにより、第1電流供給回路30に含まれるカレントミラー回路は駆動状態となり、第1電流供給回路30は定電流源ILDから供給された電流に比例した駆動電流をレーザダイオードLDのアノード電極へ供給し始める。また、インバータINV3の出力はHレベルとなるため、NMOSトランジスタM5のゲート電極の電位は瞬間的にHレベルとなり、その後に直列接続された3つのダイオードD1~D3により3VFに固定クランプされる。ここで、VFはダイオードD1~D3のそれぞれの順方向電圧である。NMOSトランジスタM5のソース電極の電位はレーザダイオードLDのアノード電極の電位に等しく、データ信号がHレベルに変化した直後はおおよそ接地電位である。そのため、NMOSトランジスタM5はソースフォロア動作を開始し、NMOSトランジスタM5はレーザダイオードLDのアノード電極への補助電流の供給を開始する。レーザダイオードLDのアノード電極の電位が上昇して、レーザダイオードLDへの印加電圧が閾値電圧に到達すると、NMOSトランジスタM5のゲートソース間電圧が動作閾値電圧以下となり、NMOSトランジスタM5はソースフォロア動作を停止する。これにより、第2電流供給回路40による発光素子50への補助電流の供給が停止する。以上のように、第1実施例では、NMOSトランジスタM5とダイオードD1~D3とが、レーザダイオードLDに印加されている電圧が閾値電圧に到達したことを検出する検出回路として機能する。この検出に用いられる閾値電圧がレーザダイオードLDの発光電圧に等しい場合に、第2電流供給回路40はレーザダイオードLDが発光し始めると補助電流の供給を停止することになる。従って、レーザダイオードLDの発光中は第1電流供給回路30からの駆動電流は供給されるが第2電流供給回路40からの補助電流が供給されないので、駆動電流に応じた所望の発光状態が維持される。また、検出に用いられる閾値電圧はレーザダイオードLDの発光電圧より低くてもかまわない。この場合でも、レーザダイオードLDが発光状態になるまでの間に補助電流が供給されるため、発光素子50の立ち上がり時間は短縮される。続いて、データ信号がLレベルに変化した場合、すなわち発光素子50を消灯させる場合の駆動回路10の動作を説明する。入力端子INがLレベルになると、PMOSトランジスタM3のゲート電極の電位はHレベルとなり、PMOSトランジスタM3はオフとなる。これとともに、PMOSトランジスタM4のゲート電極の電位はLレベルとなり、PMOSトランジスタM4はオンとなる。これにより、第1電流供給回路30に含まれるカレントミラー回路は停止状態となり、第1電流供給回路30から発光素子50への駆動電流の供給が停止する。また、NMOSトランジスタM5のゲート電極の電位はLレベルとなり、第2電流供給回路40は発光素子50への補助電流の供給を停止した状態を維持する。<第1実施例の変形例>図4を用いて駆動回路10の第1実施例の変形例に係る回路構成を説明する。図4において図2と同様の構成要素は同一の参照符号を付して重複する説明を省略する。図4の回路構成では、駆動回路10は第3電流供給回路として定電流源IBIASをさらに備える。定電流源IBIASは一端が定電圧源VDDに接続され、他端がレーザダイオードLDのアノード電極に接続される。定電流源IBIASはデータ信号のレベルにかかわらず、発光素子50へ予備電流を供給する。これにより、第1電流供給回路30による駆動電流の供給開始前にレーザダイオードLDが予備充電された状態となり、図3に示されるように図2の回路構成よりもさらに立ち上がり時間を短縮できる。また、第2電流供給回路40も発光素子50が予備充電された状態から補助電流を供給すればよいため、図2の回路構成と比較してNMOSトランジスタM5のサイズを小さくでき、且つインバータINV3の駆動力も小さく構成しうる。図5は図4の回路構成による立ち上がり時間の短縮を説明する図である。図5の各グラフにおいて、横軸は時間秒であり、縦軸は電流値アンペアを示す。図5の上段のグラフは従来の回路構成によるレーザダイオードLDに流れる電流のシミュレーション値をグラフにしたものである。図5の中段のグラフは図4の回路構成による補助電流のシミュレーション値をグラフにしたものである。図5の下段のグラフは図4の回路構成によるレーザダイオードLDに流れる電流のシミュレーション値をグラフにしたものである。従来の回路構成では2ns以上要していた立ち上がり時間が図4の回路構成では1nsに短縮されることが見て取れる。<第2実施例>図6を用いて駆動回路10の第2実施例に係る回路構成を説明する。図6の回路構成は図4の回路構成と比べて、主に第2電流供給回路40の構成が異なる。第2実施例の第2電流供給回路40はNMOSトランジスタM5、アンド回路ANDおよびインバータINV4を含みうる。NMOSトランジスタM5のドレイン電極は定電圧源VDDに接続され、NMOSトランジスタM5のソース電流はレーザダイオードLDのアノード電極に接続される。インバータINV4の入力端子はNMOSトランジスタM5のソース電極に接続され、インバータINV4の出力端子はアンド回路ANDの第1入力端子に接続される。アンド回路ANDの第2入力端子はインバータINV1の出力端子に接続される。アンド回路ANDの出力端子はNMOSトランジスタM5のゲート電極に接続される。第2実施例の回路構成において、図2の回路構成と同様に定電流源IBIASを配置しない構成も取りうる。図2および図4の回路構成ではデータ信号がHレベルの間、インバータINV3およびダイオードD1~D3に電流が流れ続ける。この電流値はインバータINV3内のPMOSトランジスタのサイズで定まり、シミュレーションでは約100μAとなる。第2電流供給回路40はこの電流によって電力を消費する。第2実施例では電流が発生しない構成をとることによって低電力化を実現する。続いて、第2実施例に係る駆動回路10の動作を説明する。この例において駆動回路10は、第1実施例とは異なり、データ信号がLレベルである場合に発光素子50を発光させ、データ信号がHレベルである場合に発光素子50を消灯させる。すなわち、Lレベルであるデータ信号が発光素子50を発光させるための駆動信号となる。このため、第1電流供給回路30において、PMOSトランジスタM3、M4の代わりにそれぞれNMOSトランジスタM3 ́、M4 ́を用いる。第1電流供給回路30の動作は第1実施例と同様のため、重複する説明を省略する。以下では第2電流供給回路40の動作を中心に説明する。入力端子INがLレベルに変化すると、アンド回路ANDの第2入力端子の電位はHレベルになる。インバータINV4の入力端子の電位はレーザダイオードLDのアノード電極の電位に等しく、データ信号がLレベルに変化した直後はおおよそ予備充電されたカソード電極の電位以下、予備充電電位である。インバータINV4は入力端子における予備充電電位をLレベルとみなし、Hレベルの信号を出力する。その結果、アンド回路ANDの第1入力端子の電位もHレベルとなり、アンド回路ANDはHレベルの信号を出力する。これにより、NMOSトランジスタM5はソースフォロア動作を開始し、第2電流供給回路40からレーザダイオードLDのアノード電極に補助電流が供給され始める。レーザダイオードLDのアノード電極の電位が上昇して、レーザダイオードLDへの印加電圧が閾値電圧に到達すると、インバータINV4の入力端子の電位もインバータINV4の閾値電圧に到達する。その結果、インバータINV4の出力はLレベルに変更され、アンド回路ANDの出力はLレベルになる。それにより、NMOSトランジスタM5はソースフォロア動作を停止し、第2電流供給回路40から発光素子50への補助電流の供給が停止する。インバータINV4の閾値電圧はレーザダイオードLDの発光電圧以下としうる。これにより、レーザダイオードLDの立ち上がりにおいてのみ補助電流が供給される。第2実施例では、インバータINV4が、レーザダイオードLDに印加されている電圧が閾値電圧に到達したことを検出する検出回路として機能する。一方、入力端子INがHレベルになると、アンド回路ANDの第2入力端子の電位はLレベルとなり、アンド回路ANDはLレベルの信号を出力する。そのため、第2電流供給回路40は発光素子50への補助電流の供給を停止した状態を維持する。図6ではアンド回路ANDに、インバータINV1の出力とインバータINV4の出力とが与えられる構成を示した。しかし、インバータINV1の出力に換えてインバータINV2の出力が与えられるように構成してもよい。その場合に、NMOSトランジスタM3 ́、M4 ́を、PMOSトランジスタM3、M4に置き換える。このように構成することで、第1実施例と同様にHレベルのデータ信号に同期してレーザダイオードLDが発光する。<第3実施例>図7を用いて駆動回路10の第3実施例に係る回路構成を説明する。図7の回路構成は図4の回路構成と比べて、主に第2電流供給回路40の構成が異なる。第3実施例の第2電流供給回路40はNMOSトランジスタM5、ノア回路NOR、およびコンパレータCMPを含みうる。NMOSトランジスタM5のドレイン電極は定電圧源VDDに接続され、NMOSトランジスタM5のソース電流はレーザダイオードLDのアノード電極に接続される。コンパレータCMPの第1入力端子正入力端子はNMOSトランジスタM5のソース電極に接続され、コンパレータCMPの第2入力端子負入力端子は定電圧源VREFを介して接地GNDに接続される。コンパレータCMPの出力端子はノア回路NORの第1入力端子に接続される。ノア回路NORの第2入力端子はインバータINV1の出力端子に接続される。ノア回路NORの出力端子はNMOSトランジスタM5のゲート電極に接続される。第3実施例の回路構成において、図2の回路構成と同様に定電流源IBIASを配置しない構成も取りうる。図7の構成も図6の構成と同様に低電力化を実現する。続いて、第3実施例に係る駆動回路10の動作を説明する。この例において駆動回路10は、第1実施例と同様に、データ信号がHレベルである場合に発光素子50を発光させ、データ信号がLレベルである場合に発光素子50を消灯させる。すなわち、Hレベルであるデータ信号が発光素子50を発光させるための駆動信号となる。第1電流供給回路30の動作は第1実施例と同様のため、重複する説明を省略する。以下では第2電流供給回路40の動作を中心に説明する。入力端子INがHレベルに変化すると、ノア回路NORの第2入力端子の電位はLレベルになる。コンパレータCMPの第1入力端子の電位はレーザダイオードLDのアノード電極の電位に等しく、データ信号がLレベルに変化した直後はおおよそ予備充電電位である。定電圧源VREFからコンパレータCMPの第2入力端子に印加される参照電圧は予備充電電位よりも高く設定されているため、コンパレータCMPはLレベルの信号を出力する。その結果、ノア回路NORの第1入力端子の電位もLレベルとなり、ノア回路NORはHレベルの信号を出力する。これにより、NMOSトランジスタM5はソースフォロア動作を開始し、第2電流供給回路40からレーザダイオードLDのアノード電極に補助電流が供給され始める。レーザダイオードLDのアノード電極の電位が上昇して、レーザダイオードLDへの印加電圧が閾値電圧に到達すると、コンパレータCMPの第1入力端子へ印加される電圧は参照電圧に到達する。その結果、コンパレータCMPの出力はHレベルに変更され、ノア回路NORの出力はLレベルになる。それにより、NMOSトランジスタM5はソースフォロア動作を停止し、第2電流供給回路40から発光素子50への補助電流の供給が停止する。定電圧源VREFが供給する参照電圧はレーザダイオードLDの発光電圧以下としうる。これにより、レーザダイオードLDを流れる電流の立ち上がりにおいてのみ補助電流が供給される。第3実施例では、コンパレータCMPがレーザダイオードLDに印加されている電圧が閾値電圧に到達したことを検出する検出回路として機能する。一方、入力端子INがLレベルになると、ノア回路NORの第2入力端子の電位はHレベルとなり、ノア回路NORはLレベルの信号を出力する。そのため、第2電流供給回路40は発光素子50への補助電流の供給を停止した状態を維持する。上述の各実施例ではカソードコモンタイプのレーザダイオードを例として用いたが、アノードコモンタイプのレーザダイオードを用いることも可能である。また、上述の各実施例では、定電圧源VDDからカレントミラー回路の一部を構成するPMOSトランジスタM2およびレーザダイオードLDを通り接地GNDに到る経路は定電流源を有していない。これにより、このような経路が定電流源を有する回路構成と比較して、駆動回路をより低い電圧で駆動することが可能となり、システムの製造コストの低下につながる。