"第1Aノードと第1Bノードの間に結合される第1の1次コイルと、前記第1の1次コイルと磁気結合する第1の2次コイルと、前記第1Aノードと前記第1Bノードを差動出力ノードとし、差動対のトランジスタを含む第1差動増幅器と、前記第1Aノードと前記第1Bノードの間に直列に結合される第1リアクタンス素子および第1スイッチとを備え、前記第1スイッチは、前記第1差動増幅器が非動作状態に制御される際にはオンに制御され、前記第1差動増幅器が動作状態に制御される際にはオフに制御されることを特徴とする高周波電力増幅装置。請求項1記載の高周波電力増幅装置において、前記第1差動増幅器の前記差動対のトランジスタは、前記第1差動増幅器が前記非動作状態に制御される際に等価的にオフ容量で表され、前記第1リアクタンス素子は、前記第1差動増幅器が前記非動作状態に制御される際に、前記第1の1次コイルの両端から前記オフ容量で表される前記第1差動増幅器側を見た回路が並列共振回路に見えるリアクタンス値に設定されることを特徴とする高周波電力増幅装置。請求項2記載の高周波電力増幅装置において、前記第1リアクタンス素子は、前記第1Aノードと前記第1スイッチの一端の間に結合される第1Aインダクタ素子と、前記第1Bノードと前記第1スイッチの他端の間に結合される第1Bインダクタ素子とを有することを特徴とする高周波電力増幅装置。請求項3記載の高周波電力増幅装置において、前記第1の1次コイルは、中点に電源電圧が供給され、前記第1スイッチは、スイッチ用トランジスタを備え、前記高周波電力増幅装置は、さらに、前記スイッチ用トランジスタの一端と前記第1Aインダクタ素子の間に挿入される第1A直流カット用容量と、前記スイッチ用トランジスタの他端と前記第1Bインダクタ素子の間に挿入される第1B直流カット用容量とを備え、前記スイッチ用トランジスタのオンオフは、前記スイッチ用トランジスタの制御入力ノードと前記スイッチ用トランジスタの一端および他端とに前記電源電圧および接地電源電圧を印加することで制御されることを特徴とする高周波電力増幅装置。請求項2記載の高周波電力増幅装置において、さらに、第2Aノードと第2Bノード間に結合され、前記第1の2次コイルと磁気結合する第2の1次コイルと、前記第2Aノードと前記第2Bノードを差動出力ノードとし、差動対のトランジスタを含む第2差動増幅器とを備え、前記第2差動増幅器の前記差動対のトランジスタは、前記第1差動増幅器の前記差動対のトランジスタよりもトランジスタサイズが小さいことを特徴とする高周波電力増幅装置。請求項5記載の高周波電力増幅装置において、さらに、前記第2Aノードと前記第2Bノードの間に直列に結合される第2リアクタンス素子および第2スイッチとを備え、前記第2スイッチは、前記第2差動増幅器が非動作状態に制御される際にはオンに制御され、前記第2差動増幅器が動作状態に制御される際にはオフに制御され、前記第2差動増幅器の前記差動対のトランジスタは、前記第2差動増幅器が前記非動作状態に制御される際に等価的にオフ容量で表され、前記第2リアクタンス素子は、前記第2差動増幅器が前記非動作状態に制御される際に、前記第2の1次コイルの両端から前記オフ容量で表される前記第2差動増幅器側を見た回路が並列共振回路に見えるリアクタンス値に設定されることを特徴とする高周波電力増幅装置。請求項2記載の高周波電力増幅装置において、さらに、第3Aノードと第3Bノード間に結合され、前記第1の2次コイルと磁気結合する第3の1次コイルと、前記第3Aノードと前記第3Bノードを差動出力ノードとし、差動対のトランジスタを含む第3差動増幅器と、前記第3Aノードと前記第3Bノードの間に直列に結合される第3リアクタンス素子および第3スイッチとを備え、前記第1差動増幅器は、第1周波数帯の入力信号を増幅し、前記第3差動増幅器は、前記第1周波数帯とは異なる第2周波数帯の入力信号を増幅し、前記第3スイッチは、前記第3差動増幅器が非動作状態に制御される際にはオンに制御され、前記第3差動増幅器が動作状態に制御される際にはオフに制御され、前記第3差動増幅器の前記差動対のトランジスタは、前記第3差動増幅器が前記非動作状態に制御される際に等価的にオフ容量で表され、前記第3リアクタンス素子は、前記第3差動増幅器が前記非動作状態に制御される際に、前記第3の1次コイルの両端から前記オフ容量で表される前記第3差動増幅器側を見た回路が前記第1周波数帯において並列共振回路に見えるリアクタンス値に設定され、前記第1リアクタンス素子は、前記第1差動増幅器が前記非動作状態に制御される際に、前記第1の1次コイルの両端から前記オフ容量で表される前記第1差動増幅器側を見た回路が前記第2周波数帯において並列共振回路に見えるリアクタンス値に設定されることを特徴とする高周波電力増幅装置。請求項2記載の高周波電力増幅装置において、前記第1リアクタンス素子は、第2Aおよび第2Bインダクタ素子と、第1容量素子とを備え、前記第1スイッチは、第1Aおよび第1Bスイッチを備え、前記第2Aインダクタ素子は、前記第1Aノードと前記第1Aスイッチの一端の間に結合され、前記第2Bインダクタ素子は、前記第1Bノードと前記第1Aスイッチの他端の間に結合され、前記第1容量素子および前記第1Bスイッチは、前記第1Aノードと前記第1Bノードの間に直列に結合され、前記第1Aおよび第1Bスイッチは、前記第1差動増幅器が非動作状態に制御される際には共にオンに制御され、前記第1差動増幅器が動作状態に制御される際には共にオフに制御されることを特徴とする高周波電力増幅装置。請求項1記載の高周波電力増幅装置において、前記第1差動増幅器の前記差動対のトランジスタは、前記第1差動増幅器が前記非動作状態に制御される際に等価的にオフ容量で表され、前記第1リアクタンス素子は、前記第1差動増幅器が前記非動作状態に制御される際に、前記第1の2次コイルの両端から前記第1の2次コイル側を見た回路が並列共振回路に見えるリアクタンス値に設定されることを特徴とする高周波電力増幅装置。請求項9記載の高周波電力増幅装置において、さらに、第4Aノードと第4Bノード間に結合される第4の1次コイルと、前記第4の1次コイルと磁気結合し、前記第1の2次コイルと並列接続される第2の2次コイルと、前記第4Aノードと前記第4Bノードを差動出力ノードとし、差動対のトランジスタを含む第4差動増幅器と、前記第4Aノードと前記第4Bノードの間に直列に結合される第4リアクタンス素子および第4スイッチとを備え、前記第4スイッチは、前記第4差動増幅器が非動作状態に制御される際にはオンに制御され、前記第4差動増幅器が動作状態に制御される際にはオフに制御され、前記第4差動増幅器の前記差動対のトランジスタは、前記第4差動増幅器が前記非動作状態に制御される際に等価的にオフ容量で表され、前記第4リアクタンス素子は、前記第4差動増幅器が前記非動作状態に制御される際に、前記第2の2次コイルの両端から前記第2の2次コイル側を見た回路が並列共振回路に見えるリアクタンス値に設定されることを特徴とする高周波電力増幅装置。請求項1記載の高周波電力増幅装置において、前記高周波電力増幅装置は、1個の半導体チップ上に形成されることを特徴とする高周波電力増幅装置。第1Aノードと第1Bノードの間に結合され、中点に電源電圧が供給される第1の1次コイルと、前記第1の1次コイルと磁気結合する第1の2次コイルと、前記第1Aノードと前記第1Bノードを差動出力ノードとし、差動対のトランジスタを含む第1差動増幅器と、前記第1Aノードと前記第1Bノードの間に結合される第1スイッチとを備え、前記第1スイッチは、前記第1差動増幅器が非動作状態に制御される際にはオンに制御され、前記第1差動増幅器が動作状態に制御される際にはオフに制御され、前記第1差動増幅器の前記差動対のトランジスタは、前記第1差動増幅器が前記非動作状態に制御される際にはオフに制御されることを特徴とする高周波電力増幅装置。請求項12記載の高周波電力増幅装置において、さらに、第2Aノードと第2Bノード間に結合される第2の1次コイルと、前記第2の1次コイルと磁気結合し、前記第1の2次コイルと直列接続される第2の2次コイルと、前記第2Aノードと前記第2Bノードを差動出力ノードとし、差動対のトランジスタを含む第2差動増幅器と、前記第2Aノードと前記第2Bノードの間に結合される第2スイッチとを備え、前記第2スイッチは、前記第2差動増幅器が非動作状態に制御される際にはオンに制御され、前記第2差動増幅器が動作状態に制御される際にはオフに制御され、前記第2差動増幅器の前記差動対のトランジスタは、前記第2差動増幅器が前記非動作状態に制御される際にはオフに制御されることを特徴とする高周波電力増幅装置。請求項13記載の高周波電力増幅装置において、前記高周波電力増幅装置は、1個の半導体チップ上に形成されることを特徴とする高周波電力増幅装置。それぞれが差動対のトランジスタを含む第1~第NNは2以上の整数の差動増幅器と、第1~第Nの1次コイルと、前記第1~第Nの1次コイルに磁気結合される単数または複数の2次コイルとを含むトランスフォーマとを備え、第KK=1,...,Nの1次コイルは、第Kの差動増幅器の差動出力ノード間に接続され、前記第1~第Nの差動増幅器の内の少なくとも1個以上の差動増幅器の差動出力ノード間にリアクタンス素子とスイッチが直列に接続されていることを特徴とする高周波電力増幅装置。請求項15記載の高周波電力増幅装置において、前記第1~第Nの差動増幅器にそれぞれ含まれる前記差動対のトランジスタは、前記第1~第Nの差動増幅器毎にトランジスタサイズが異なり、前記第1~第Nの差動増幅器の内、前記トランジスタサイズが最も小さい差動増幅器は前記リアクタンス素子および前記スイッチを備えず、前記第1~第Nの差動増幅器の内、前記トランジスタサイズが最も大きい差動増幅器は前記リアクタンス素子および前記スイッチを備えることを特徴とする高周波電力増幅装置。請求項15記載の高周波電力増幅装置において、前記第1~第Nの差動増幅器は、それぞれ入力信号の周波数帯が異なることを特徴とする高周波電力増幅装置。近年、携帯電話機を代表とする無線通信機器は、小型化、低コスト化が加速している。アンテナに向けて所定の送信電力を出力する高周波電力増幅装置では、小型化、低コスト化のため、部品数の低減が求められる。例えば、特許文献1に示されるようなトランスフォーマを出力整合回路とする高周波電力増幅装置を用いると、出力整合回路と電力増幅器を同一半導体チップ内に形成できる場合があり、部品数の低減の観点から有益となる。図1は、本発明の前提として検討した高周波電力増幅装置において、その構成の一例を示す回路図である。図1に示す高周波電力増幅装置は、3個の差動増幅器AD11,AD12,AD13と、3個のトランスフォーマTR11,TR12,TR13を備えている。AD11,AD12,AD13の出力は、それぞれTR11,TR12,TR13の1次コイルLD11/LD12,LD13/LD14,LD15/LD16に接続され、TR11,TR12,TR13の2次コイルLD21,LD22,LD23は順に直列に接続されている。AD11,AD12,AD13は、それぞれ異なるパワーモード例えば、高パワーモード、中パワーモード、低パワーモードに対応している。ここで、特定のパワーモード例えば高パワーモードが選択された場合、それに対応する差動増幅器例えばAD11が動作状態とされ、それ以外の差動増幅器AD12,AD13を非動作状態とされる。非動作状態では、差動増幅器は、高インピーダンス状態、もしくは低インピーダンス状態のいずれかに制御される。具体的には、高インピーダンス状態時には差動増幅器を構成するトランジスタをオフ状態とし、低インピーダンス状態時には差動増幅器のトランジスタをオン状態とする。しかしながら、このような方式を用いると、以下のような問題が生じる恐れがあることが本発明者等の検討によって見出された。図2は、図1の高周波電力増幅装置において、その差動増幅器を非動作に伴い高インピーダンス状態に制御した際の当該差動増幅器およびそれに対応するトランスフォーマ周りの等価回路の一例を示す回路図である。図2では、例えば図1の差動増幅器AD11が高インピーダンス状態に制御されるものとし、AD11は、例えばMOSFETの差動対等で構成されるものとする。高インピーダンス状態ではAD11の差動対MOSFETはオフに制御されるが、実際には、それらのソースドレイン間に寄生容量CP11,CP12が残留している。また、インピーダンス調整用としてAD11の出力に容量CD11が接続されている。これらの容量によってトランスフォーマTR11の1次コイルLD11/LD12の両端が高周波的に接続され、閉回路を構成する。そのため、TR11の2次コイルから1次コイル側を見たインピーダンスは、完全な開放状態とはならず、中途半端な値となる。その結果、その中途半端なインピーダンスが、動作状態にある差動増幅器と負荷図1のR1との間のインピーダンス整合をずらせてしまうことにより、電力増幅器の出力電力の伝達効率が低下する恐れがある。また、それを防止するために、電力増幅器の回路構成が複雑化する恐れがある。特に、高パワーモード用の差動増幅器を非動作状態とする場合に、当該差動増幅器のトランジスタサイズが大きく寄生容量が大きいことや、インピーダンス調整用の容量の値も大きいことから、これらの問題がより顕著になり得る。図3は、図1の高周波電力増幅装置において、その差動増幅器を非動作に伴い低インピーダンス状態に制御した際の当該差動増幅器およびそれに対応するトランスフォーマ周りの等価回路の一例を示す回路図である。図3では、図2と同様、例えば図1の差動増幅器AD11が低インピーダンス状態に制御されるものとし、AD11は、例えばMOSFETの差動対等で構成されるものとする。低インピーダンス状態ではAD11のMOSFETがオンに制御されることにより、トランスフォーマTR11の1次コイルLD11/LD12の中間に接続された電源電圧VDDが接地電源電圧VSSに接続される。その結果、それらの間に電流が貫通し消費電力が増大する恐れがある。また、それを防止するため、例えば非動作状態とするトランスフォーマ内のVDDを0Vに制御することが考えられるが、この場合、VDDを制御するための回路が必要となり、回路面積の増大や制御の複雑化を招く恐れがある。本発明は、このようなことを鑑みてなされたものであり、その目的の一つは、出力電力を高効率で伝達可能な高周波電力増幅装置を提供することにある。本発明の前記並びにその他の目的と新規な特徴は、本明細書の記述及び添付図面から明らかになるであろう。本願において開示される発明のうち、代表的な実施の形態の概要を簡単に説明すれば、次のとおりである。本実施の形態による高周波電力増幅装置は、第1の1次コイルと、第1の2次コイルと、第1差動増幅器と、第1リアクタンス素子および第1スイッチとを備える。第1の1次コイルLD1/LD2は、第1AノードN1と第1BノードN2の間に結合される。第1の2次コイルLD3は第1の1次コイルと磁気結合する。第1差動増幅器AD1は、第1Aノードと第1Bノードを差動出力ノードとし、差動対のトランジスタMN1/MN2を含む。第1リアクタンス素子L1,L2等および第1スイッチS1等は、第1Aノードと第1Bノードの間に直列に結合される。ここで、第1スイッチは、第1差動増幅器が非動作状態に制御される際にはオンに制御され、第1差動増幅器が動作状態に制御される際にはオフに制御される。このような構成を用いると、第1差動増幅器が非動作状態の際に、差動対のトランジスタのオフ容量が別の動作状態の差動増幅器に与える影響を低減でき、その結果、当該動作状態の差動増幅器では出力電力を高効率で負荷に伝達することが可能となる。この際に、第1差動増幅器の差動対のトランジスタは等価的にオフ容量で表されるものとして、第1リアクタンス素子は、例えば第1の1次コイルの両端から当該オフ容量で表される第1差動増幅器側を見た回路が並列共振回路に見えるリアクタンス値に設定される。あるいは、第1リアクタンス素子は、例えば第1の2次コイルの両端から当該2次コイル側を見た回路が並列共振回路に見えるリアクタンス値に設定される。また、本実施の形態による高周波電力増幅装置は、第1の1次コイルと、第1の2次コイルと、第1差動増幅器と、第1スイッチとを備える。第1の1次コイルLD1/LD2は、第1AノードN1と第1BノードN2の間に結合され、中点に電源電圧VDDが供給される。第1の2次コイルLD3は、第1の1次コイルと磁気結合する。第1差動増幅器AD1は、第1Aノードと第1Bノードを差動出力ノードとし、差動対のトランジスタを含む。第1スイッチS3は、第1Aノードと第1Bノードの間に結合される。ここで、第1スイッチは、第1差動増幅器が非動作状態に制御される際にはオンに制御され、第1差動増幅器が動作状態に制御される際にはオフに制御される。また、第1差動増幅器の差動対のトランジスタは、第1差動増幅器が非動作状態に制御される際にはオフに制御される。このような構成を用いると、第1差動増幅器が非動作状態の際に、差動対のトランジスタがオフであるため貫通電流が流れずに、第1の2次コイルを等価的にほぼ短絡状態とすることが可能になる。この際にも、差動対のトランジスタのオフ容量が別の動作状態の差動増幅器に与える影響を低減でき、その結果、当該動作状態の差動増幅器では出力電力を高効率で負荷に伝達することが可能となる。本願において開示される発明のうち、代表的な実施の形態によって得られる効果を簡単に説明すると、出力電力を高効率で伝達可能な高周波電力増幅装置を実現できる。以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらは互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。また、以下の実施の形態において、要素の数等個数、数値、量、範囲等を含むに言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。さらに、以下の実施の形態において、その構成要素要素ステップ等も含むは、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。また、実施の形態の各機能ブロックを構成する回路素子は、特に制限されないが、公知のCMOS相補型MOSトランジスタ等の集積回路技術によって、単結晶シリコンのような半導体基板上に形成される。なお、実施の形態では、MISFETMetalInsulatorSemiconductorFieldEffectTransistorの一例としてMOSFETMetalOxideSemiconductorFieldEffectTransistorMOSトランジスタと略すを用いるが、ゲート絶縁膜として非酸化膜を除外するものではない。以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。実施の形態1《高周波電力増幅装置の主要部の基本構成タイプ1》図4は、本発明の実施の形態1による高周波電力増幅装置において、その差動増幅器を非動作状態に制御した際の当該差動増幅器およびそれに対応するトランスフォーマ周りの等価回路の一例を示す回路図である。図4には、差動増幅器AD1と、トランスフォーマTR1と、インピーダンス調整用の容量CD1に加えて、インピーダンス補正ブロックMBK1が備わっている。AD1は、例えばMOSFETの差動対図示せずで構成され、ここでは非動作状態に伴い当該MOSFETがオフに制御される。この場合、AD1は、等価的に差動対となる各MOSFETのソースドレイン間寄生容量CP1,CP2で表される。CP1,CP2の一端MOSFETのソース側は、接地電源電圧VSSに共通接続される。なお、非動作状態とは、対応する差動増幅器が電力増幅を行わない状態を意味し、逆に動作状態とは、対応する差動増幅器が電力増幅を行う状態を意味する。トランスフォーマTR1は、一端が電源電圧VDDに共通接続された1次コイルLD1,LD2と、2次コイルLD3を備えている。LD1の他端となるノードN1は、CP1の他端MOSFETのドレイン側に接続され、LD2の他端となるノードN2は、CP2の他端MOSFETのドレイン側に接続される。インピーダンス調整用の容量CD1は、N1とN2の間に接続される。当該CD1は、主に、実際上TR1に含まれ得るリアクタンス成分を打ち消すために設けられる。インピーダンス補正ブロックMBK1は、ノードN1とノードN2の間でN1から順に直列接続されたインダクタリアクタンス素子L1、スイッチS1、インダクタリアクタンス素子L2を備えている。このMBK1が、前述した図2の構成とは異なる部分となっている。差動増幅器AD1を非動作状態にする場合には、S1がオンに制御される。L1とL2は同じインダクタンス値を有する。ここで、S1がオンの際のL1,L2の直列結合のアドミッタンス値は、寄生容量CP1,CP2および容量CD1から構成される容量ネットワークのアドミッタンスを打ち消すように調整されている。すなわち、所定の周波数において、1次コイルLD1/LD2の両端からAD1側を見た場合に並列共振回路高インピーダンス状態に見えるようにL1,L2の値が調整される。次に、アドミッタンスの打ち消しが可能な理由を説明する。スイッチS1がオンした場合、インダクタL1とL2は同値であるので、それらの間のノードは差動信号に対して仮想グラウンドとなる。また、容量CD1を、等価的にCD1の2倍の容量値を持つ容量が2個直列に接続されている構成とみなすと、それらの間のノードが差動信号に対して仮想グラウンドになっていると見なせる。差動増幅器AD1の寄生容量オフ容量CP1,CP2は、その間の共通ノードが実際のグラウンドに接続されている。すなわち、L1,L2の片方、CD1を構成する2個の直列容量の片方、およびAD1のオフ容量CP1,CP2の片方は、AD1の差動出力ノードN1,N2の片方とグラウンドの間に並列に接続されていることになる。従って、L1のアドミッタンス値を、CD12個の直列容量の片方とCP1,CP2の片方の和のアドミッタンス値と同じにすることにより、それらを打ち消すことが可能となる。その結果、差動信号に対して、トランスフォーマTR1の1次コイルLD1/LD2との間に形成される閉回路を開放状態とすることが可能となる。それによって、トランスフォーマの1次コイルとそれに接続される素子は電気的に不活性となり、図4に示すように、実質的にTR1の2次コイルLD3のみが残ることとなる。一方、差動増幅器AD1を動作状態にする場合には、スイッチS1がオフに制御される。この場合、インダクタL1,L2の効果は消滅し、AD1は、L1,L2が付加されていない状態とほぼ同様に動作することが可能である。また、インピーダンス補正ブロックMBK1は、図4に示すような別のインピーダンス補正ブロックMBK1aに置き換えることも有益である。MBK1aは、ノードN1とノードN2の間でN1から順に直列接続されたインダクタL3、スイッチS1a、インダクタL4と、ノードN1とノードN2の間で直列接続されたスイッチS1bおよび容量リアクタンス素子C1を備えている。差動増幅器AD1を非動作状態にする場合、S1a,S1bは共にオンに制御され、AD1を動作状態にする場合、S1a,S1bは共にオフに制御される。このように、非動作状態の際に、L3,L4に対してC1が並列接続されるような構成を用いることで、L3,L4の回路面積を小さくすることが可能になる。すなわち、L3,L4の直列結合とC1のアドミッタンスは逆符号となる。その結果、MBK1におけるL1,L2のインダクタンス値と比較して、L3,L4のインダクタンス値を小さくできる。通常、容量に比べてインダクタンスの方が大きな回路面積が必要とされるため、MBK1aを用いることでMBK1を用いる場合と比べて回路面積を低減できる場合がある。《高周波電力増幅装置の主要部の基本構成タイプ2》図5は、本発明の実施の形態1による高周波電力増幅装置において、その差動増幅器を非動作状態に制御した際の当該差動増幅器およびそれに対応するトランスフォーマ周りの等価回路の他の一例を示す回路図である。図5に示す構成例は、前述した図4の構成例と比較して、図4のインピーダンス補正ブロックMBK1が図5のインピーダンス補正ブロックMBK2に置き換わり、また、トランスフォーマTR1の2次コイルLD3の両端にインピーダンス調整用の容量CD2が接続された点が異なっている。当該CD2は、前述したCD1と同様に、主に、実際上TR1に含まれ得るリアクタンス成分を打ち消すために設けられる。インピーダンス補正ブロックMBK2は、ノードN1とノードN2の間でN1から順に直列接続されたインダクタリアクタンス素子L5、スイッチS2、インダクタリアクタンス素子L6を備えている。MBK2は、前述した図4のMBK1とほぼ同様な回路構成となっており、図4の場合と同様に、差動増幅器AD1を非動作状態にする場合にS2がオンに制御され、AD1を動作状態にする場合にS2がオフに制御される。MBK2とMBK1の違いは、L5,L6の値とL1,L2の値にある。L5とL6は同じインダクタンス値を有する。ここで、S2がオンの際のL5,L6の直列結合のアドミッタンス値は、寄生容量CP1,CP2、容量CD1、トランスフォーマTR1および容量CD2から構成される受動素子ネットワークのアドミッタンスを打ち消すように調整されている。すなわち、所定の周波数において、2次コイルLD3の両端から2次コイルLD3側を見た回路が並列共振回路高インピーダンス状態に見えるようにL5,L6の値が調整される。このように、図5のMBK2における図4のMBK1との相違は、アドミッタンスが打ち消される範囲が、トランスフォーマの2次コイルLD3とそれに接続される容量CD2まで拡張されている点にある。アドミッタンスの打ち消しが可能な理由は前述した図4の場合と同様である。CD2も、容量CD1と同様に、等価的に2個の容量素子に分割され、その中間ノードを仮想グラウンドと見なすことができる。そのため、インダクタL5,L6の値を調整することにより、AD1のオフ容量CP1,CP2、CD1、TR1およびCD2のアドミッタンスの和を打ち消すことができる。また、インピーダンス補正ブロックMBK2は、図5に示すような別のインピーダンス補正ブロックMBK2a,MBK2b,MBK2cのいずれかに置き換えることも可能である。MBK2aは、ノードN1とノードN2の間に直列接続されたスイッチS2および容量リアクタンス素子C2を備え、MBK2bは、N1とN2の間でN1から順に直列接続された容量リアクタンス素子C2a、スイッチS2、容量リアクタンス素子C2bを備える。図5の方式の場合、図4の方式と異なり、MBK2で打ち消し対象となるアドミッタンスの和がインダクタンス性となる場合がある。このような場合には、MBK2a,MBK2bに示すような容量を用いることでアドミッタンスの打ち消しが可能となる。ここで、MBK2bの場合には、AD1の動作状態に伴いS2がオフとなる際にノードN1,N2における寄生容量C2a,C2bのバランスが保てるが、S2がオンになる際に、容量の直列接続であるためC2a,C2bに大きな容量値が必要とされる恐れがある。一方、MBK2aの場合には、MBK2bの場合と比較して、C2の容量値を小さく設定することができる。MBK2cは、N1とN2の間でN1から順に直列接続されたインダクタリアクタンス素子L7、スイッチS2a、インダクタリアクタンス素子L8と、N1とN2の間で直列接続されたスイッチS2bおよび容量リアクタンス素子C3を備えている。差動増幅器AD1を非動作状態にする場合、S2a,S2bは共にオンに制御され、AD1を動作状態にする場合、S2a,S2bは共にオフに制御される。このように、非動作状態の際に、L7,L8に対してC3が並列接続されるような構成を用いると、図4の場合と同様に、L7,L8の回路面積を小さくすることが可能になる。図5のような構成例を用いると、アドミッタンスの打ち消しにより、差動信号に対して、トランスフォーマTR1、TR1の1次コイルLD1/LD2に接続される素子、およびTR1の2次コイルLD3に接続される容量CD2の全体を、電気的に不活性とすることが可能となる。すなわち、それらの回路部分は、図5に示すように、実質的に開放状態となり、外部の回路に対して何ら影響を及ぼさないようにすることができる。一方、差動増幅器AD1を動作状態とする場合は、スイッチS2がオフに制御される。この場合、MBK2におけるインダクタL5,L6の効果は消滅し、AD1は、L5,L6が付加されていない状態とほぼ同様に動作することが可能である。以上のように、図4の高周波電力増幅装置タイプ1又は図5の高周波電力増幅装置タイプ2を用いることで、図2で述べたような、非動作状態の差動増幅器が中途半端なインピーダンスを持つことにより動作状態の差動増幅器に悪影響を与えるという問題を解決することが可能になる。その結果、動作状態の差動増幅器は、出力電力を負荷に向けて高効率で伝達することが可能になる。《高周波電力増幅装置の主要部の基本構成タイプ3》図6は、本発明の実施の形態1による高周波電力増幅装置において、その差動増幅器を非動作状態に制御した際の当該差動増幅器およびそれに対応するトランスフォーマ周りの等価回路の更に他の一例を示す回路図である。図6に示す構成例は、前述した図4の構成例と比較して、図4のインピーダンス補正ブロックMBK1がノードN1とノードN2の間に接続されたスイッチS3に置き換わっている点が異なっている。図6では、図4の方式と異なり、差動増幅器AD1を非動作状態にする場合に、1次コイルLD1/LD2の両端からAD1側を見たインピーダンスが低インピーダンス状態となるような制御が行われる。図6では、差動増幅器AD1を非動作状態にする場合に、スイッチS3がオンに制御される。この場合、AD1の差動出力ノードN1とN2の間が短絡されると共に、トランスフォーマTR1の1次コイルLD1/LD2の両端も短絡される。その結果、図6に示すように、TR1が理想的でその結合乗数K=1の場合、その2次コイルLD3も短絡となる。実際には、K<1であるためにLD3に小さいインダクタンス成分が残留する。一方、差動増幅器AD1を動作状態にする場合には、スイッチS3がオフに制御される。この場合、AD1は、S3が存在しない場合とほぼ同様な動作を行う。以上のように、図6の高周波電力増幅装置タイプ3を用いると、前述した図3の場合と異なり差動増幅器AD1のトランジスタがオフの状態で低インピーダンス化への制御が行われるため、1次コイルLD1/LD2の中間ノードとなる電源電圧VDDと接地電源電圧VSSとの間に直流的な接続を無くすことができる。その結果、図3の述べたような、VDDとGNDとの間の貫通電流による消費電力の増大を防ぐことができる。また、その貫通電流を防ぐための電源電圧の制御が不要になる効果もある。さらに、非動作状態の差動増幅器に対応する2次コイルは、前述したように配線あるいは小さいインダクタンスとみなせる。このため、動作状態の差動増幅器では、出力インピーダンス整合が容易に実現でき、当該差動増幅器は、出力電力を負荷に向けて高効率で伝達することが可能になる。以上に述べたように、非動作の差動増幅器を高インピーダンス状態に見せるタイプ1およびタイプ2と、非動作の差動増幅器を低インピーダンス状態に見せるタイプ3の構成は、トランスフォーマの1次コイルと2次コイルの構成ならびに1次コイルと2次コイルの組合せ方法に応じて適宜使い分けられる。例えば、複数の1次コイルが単一の2次コイルに磁気的に結合しているようなトランスフォーマを用いる場合には、タイプ1の構成が適している。また、2次コイルが互いに並列に接続されているようなトランスフォーマを用いる場合には、タイプ2の構成が適している。さらに、複数の2次コイルが直列に接続されるようなトランスフォーマを用いる場合には、タイプ3の構成が適しており、場合によってはタイプ1の構成を用いることも可能である。これらの詳細に関しては、以降の各実施の形態で適宜説明を行う。実施の形態2《複数パワーモード型高周波電力増幅装置の回路構成および動作タイプ1[1]》図7は、本発明の実施の形態2による高周波電力増幅装置において、その構成の一例を示す回路図である。図7に示す高周波電力増幅装置は、2個の差動増幅器AD101,AD102と、2本の1次コイルと1本の2次コイルを持つトランスフォーマTR101を備えている。TR101の2本の1次コイルの一方は、2個のコイルLD111,LD112で構成され、2本の1次コイルの他方も、2個コイルLD113,LD114で構成される。LD111はセンタータップを介してLD112に直列接続され、LD113はセンタータップを介してLD114に直列接続される。当該センタータップには電源電圧VDDが供給される。このTR101の2本の1次コイルは、TR101の共通の2次コイルLD121に磁気的に結合している。差動増幅器AD101を構成するトランジスタの方がAD102を構成するトランジスタよりもゲート幅もしくはエミッタ面積が大きくなっている。AD101の差動出力は、1次コイルLD111/LD112に接続され、AD102の差動出力は、1次コイルLD113/LD114に接続されている。1次コイルLD111/LD112と2次コイルLD121の巻き数比L/Nは、AD101とAD102の出力インピーダンスの違いを反映してLD113/LD114とLD121の巻き数比M/Nよりも小さくなっている。AD101の差動出力間には容量CD101が接続され、AD102の差動出力間には容量CD102が接続される。AD101の差動出力間には、さらにインダクタL101、スイッチS101、インダクタL102が直列に接続される。L101とL102は同じインダクタ値を有している。2次コイルLD121の一方の端子はVSSに接続され、他方の端子は、負荷R1に接続される。LD121の両方の端子間に容量CD103が接続される。高出力モードではAD101が動作状態、AD102が非動作状態となり、低出力モードでは、AD102が動作状態、AD101が非動作状態となる。AD101,AD102を構成するトランジスタはMOSFETであってもよいし、化合物FETやバイポーラトランジスタ等であってもよい。また、AD101,AD102の各内部回路は、トランジスタの単純な差動対であってもよいし、これに複数のトランジスタを組み合わせたものであってもよい。図8aは、図7の高周波電力増幅装置を低出力モードで動作させた場合の状態を示す回路図であり、図8bは、図8aの実質的な等価回路を示す回路図である。図9aは、図7の高周波電力増幅装置を高出力モードで動作させた場合の状態を示す回路図であり、図9bは、図9aの実質的な等価回路を示す回路図である。ここでは、差動増幅器AD101,AD102のそれぞれを、MOSFETの差動対によって構成した場合を例とする。AD101を構成するMOSFETの差動対図9のNMOSトランジスタMN11,MN12の方がAD102を構成するMOSFETの差動対図8のNMOSトランジスタMN21,MN22よりもゲート幅が大きくなっている。図8aに示すように、低出力モードではAD101のMOSFETの差動対はオフ状態とされ、当該差動対は、差動出力端子各MOSFETのドレインノードと接地電源電圧VSSの間にそれらのオフ容量CP101,CP102が残された等価回路となる。スイッチS101はオンに制御され、差動出力間にインダクタL101,L102が直列に接続された構成となる。L101,L102のインダクタ値は、図4で説明したように、それらと並列に接続されている、CP101,CP102の直列接続容量とインピーダンス調整用の容量CD101のアドミッタンスの和を打ち消す値に設定される。すなわち、AD101周りの構成は、図4に示したタイプ1の構成となっており、図8aに示すようにAD101を含む破線部分が高インピーダンス状態となる。これにより、図8bに示すように、差動増幅器AD101とそれが接続されたトランスフォーマTR101における一方の1次コイルLD111/LD112の部分が消滅し、実質的に2次コイルLD121のみが残ることになる。差動増幅器AD102は動作状態にあり、その出力電力は、TR101における他方の1次コイルLD113/LD114を介して2次コイルLD121と磁気的に結合し、負荷R1に供給される。このように、差動増幅器AD102の動作に対して、差動増幅器AD101のオフ容量CP101,CP102やCD101は大きな影響を及ぼさないことになる。一方、高出力モードでは、図9aに示すように、AD102のMOSFETの差動対がオフに制御され、当該差動対は、差動出力端子とVSSの間にそれらのオフ容量CP103,CP104が残された等価回路となる。ここで、AD102は、低出力モード用の差動増幅器であるため、そのオフ容量CP103,CP104およびインピーダンス調整用の容量CD102は、高出力モード用であるAD101のオフ容量図8のCP101,CP102およびCD101と比較して小さい。その結果、図9aに示すように、AD102を含む破線部分は高インピーダンス状態となる。AD102周りが高インピーダンス状態となると、等価的には、図9bに示すように、トランスフォーマTR101におけるAD102に接続される側の1次コイルLD113/LD114の部分が消滅し、実質的に2次コイルLD121のみが残る。差動増幅器AD101は動作状態にあり、その出力電力は、TR101におけるAD101に接続される側の1次コイルLD111/LD112を介して2次コイルLD121と磁気的に結合し、負荷R1に供給される。このように、AD101の動作に対して、AD102のオフ容量CP103,CP104やCD102は大きな影響を及ぼさないことになる。なお、ここでは、AD102のトランジスタサイズが小さいことを利用して、AD102側には図4に示したようなインピーダンス補正ブロックMBK1を設けない構成とした。小さいトランジスタサイズに伴いオフ容量等が小さい場合、それを打ち消すためには、その分だけ値が大きいインダクタが必要とされるため、回路面積を低減する上で、このように一部でインピーダンス補正ブロックを省略することが有益となる。ただし、勿論、インピーダンス補正ブロックを設ける構成とすることも可能である。以上の説明から明らかなように、本実施の形態2によると、高出力モード、低出力モードの両方において、図1~図3で述べた前提技術と比較して、非動作となっている差動増幅器の影響をより小さくすることができ、その結果、各パワーモードでの電力増幅器の効率、利得をより高くすることができる。《複数パワーモード型高周波電力増幅装置の回路構成および動作タイプ1[1A]》図10aは、図7を変形した構成例を示す回路図であり、図10bは、図10aを低出力モードで動作させた場合の状態を示す回路図である。図10aに示す高周波電力増幅装置は、図7の構成例と比較して、差動増幅器AD101の差動出力間に、更にスイッチS102と容量C101が直列接続された点が異なっている。スイッチS102は、スイッチS101と同様にしてオンオフが制御される。このような構成例を用いることで、図4のインピーダンス補正ブロックMBK1aで述べたように、インダクタL101,L102の回路面積を低減することが可能になる。ここで、差動増幅器AD101,AD102のそれぞれを、MOSFETの差動対によって構成した場合を例とすると、低出力モードでは、図10bに示すように、AD101のMOSFETの差動対はオフ状態とされ、当該差動対は、差動出力端子とVSSの間にそれらのオフ容量CP101,CP102が残された等価回路となる。スイッチS101,S102は共にオンに制御され、差動出力間には、インダクタL101,L102が直列結合されると共に、容量C101と容量CD101がそれぞれ並列に接続される。L101,L102のインダクタンス値、およびC101の容量値は、それらのアドミッタンスの和によって、それらと並列に接続されているCP101,CP102およびCD101のアドミッタンスの和を打ち消す値に設定される。その結果、図10bに示すように、AD101を含む破線部分が高インピーダンス状態となる。《複数パワーモード型高周波電力増幅装置のレイアウト構成タイプ1[1]》図11は、図7の高周波電力増幅装置において、その概略的なレイアウト構成例を示す平面図である。図中の各符号が示す部分の名称は、それらが図7に含まれている場合はそれらと同じである。それ以外において、TP101は、トランスフォーマTR101の1次コイルLD111/LD112のセンタータップであり、TP102は、TR101の1次コイルLD113/LD114のセンタータップである。当該センタータップにはVDDが供給される。SC101は、差動増幅器AD101,AD102を構成するMOSFETの差動対の共通ソース配線であり、当該共通ソース配線にはVSSが供給される。G101,G102は、AD101におけるMOSFETの差動対図9のMN11,MN12のゲート入力配線差動入力配線であり、G103,G104は、AD102におけるMOSFETの差動対図8のMN21,MN22のゲート入力配線差動入力配線である。このような構成において、容量CD101,CD102,CD103のそれぞれは、例えば、MIMMetalInsulatorMetal構造で実現される。トランスフォーマTR101は、LD111/LD112よりなる一方の1次コイルと、LD113/LD114よりなる他方の1次コイルと、2次コイルLD121を備える。2本の1次コイルは、並列に共通の2次コイルLD121と近接して配置され、LD121と磁気的に結合している。ここでは、LD111/LD112よりなる1次コイルは1巻きであり、LD113/LD114よりなる1次コイルは2巻きである。AD101の差動出力間にはインダクタL101、スイッチS101およびインダクタL102が直列に結合されている。また、当該差動出力間には、容量CD101が接続され、更にLD111/LD112よりなる1次コイルが接続されている。AD102の差動出力間には、容量CD102が接続され、更にLD113/LD114よりなる1次コイルが接続されている。TR101の2次コイルLD121はここでは2巻きであり、その一端はVSSに接続され、他端は負荷R1に接続されている。また、LD121の両端間には容量CD103が接続されている。これらの各コイルは、例えば金属膜配線で形成され、所謂オンチップインダクタ構造で実現される。このように、図7の高周波電力増幅装置は、図11から判るように、1個の半導体チップで実現することができ、これによって高周波電力増幅装置の小型化が実現可能となる。実施の形態3《複数パワーモード型高周波電力増幅装置の回路構成および動作タイプ2[1]》図12は、本発明の実施の形態3による高周波電力増幅装置において、その構成の一例を示す回路図である。図12に示す高周波電力増幅装置は、2個の差動増幅器AD201,AD202と、2個のトランスフォーマTR201,TR202を備えている。TR201の1次コイルは、2本のコイルLD211,LD212がセンタータップを介して直列に接続された構成となっている。同様に、TR202の1次コイルは、2本のコイルLD213,LD214がセンタータップを介して直列に接続された構成となっている。センタータップには、電源電圧VDDが供給される。AD201の差動出力は、トランスフォーマTR201の1次コイルLD211/LD212に接続され、さらに磁気的にTR201の2次コイルLD221に結合している。AD202の差動出力は、トランスフォーマTR202の1次コイルLD213/LD214に接続され、さらに磁気的にTR202の2次コイルLD222に結合している。2次コイルLD221とLD222は、負荷R1の一端と接地電源電圧VSSの間に並列に接続される。また、LD221,LD222の両端の間には、それぞれ、インピーダンス調整用の容量CD203,CD204が接続されている。AD201を構成するトランジスタの方がAD202を構成するトランジスタよりもゲート幅もしくはエミッタ面積が大きくなっている。トランスフォーマの1次コイルと2次コイルの巻き数比は、AD201とAD202の出力インピーダンスの違いを反映して、TR201における巻き数比L/Nの方がTR202における巻き数比M/Nよりも小さくなっている。AD201の差動出力間には、容量CD201が接続され、さらにそれに並列に、インダクタL201、スイッチS201、インダクタL202が直列に接続されている。AD202の差動出力間には容量CD202が接続され、さらにそれに並列に、インダクタL203、スイッチS202、インダクタL204が直列に接続されている。L201とL202は同じインダクタ値を持ち、L203とL204も同じインダクタ値を持っている。このような構成において、高出力モードではAD201が動作状態となり、AD202が非動作状態となる。一方、低出力モードでは、AD202が動作状態となり、AD201が非動作状態となる。なお、差動増幅器AD201,AD202を構成するトランジスタはMOSFETであってもよいし、化合物FETやバイポーラトランジスタであってもよい。また、差動増幅器の内部回路は、トランジスタの単純な差動対であってもよいし、これに複数のトランジスタを組み合わせたものであってもよい。図13aは、図12の高周波電力増幅装置を高出力モードで動作させた場合の状態を示す回路図であり、図13bは、図13aの実質的な等価回路を示す回路図である。ここでは、差動増幅器AD201,AD202のそれぞれが、MOSFETの差動対によって構成される場合を例とする。この場合、AD201を構成するMOSFETの方がAD202を構成するMOSFETよりもゲート幅が大きくなる。高出力モードでは、図13aに示すように、AD202のMOSFETの差動対はオフ状態とされ、当該差動対は、差動出力端子とVSSの間にそれらのオフ容量CP203,CP204が残された等価回路となる。スイッチS201はオフに制御される。一方、スイッチS202はオンに制御され、AD202の差動出力間にインダクタL203,L204が直列に接続された構成となる。L203,L204のインダクタ値は、図5で説明したように、それらと並列に接続される、CP203,CP204とCD202,CD204とトランスフォーマTR202のアドミッタンスの和を打ち消す値に設定される。すなわち、AD202周りの構成は、図5のタイプ2の構成となっている。これによって、図13aに示すように、AD202とTR202を含む破線部分が高インピーダンス状態となる。この場合、等価的には、図13bに示すように、差動増幅器AD202とトランスフォーマTR202が消滅することになる。差動増幅器AD201は動作状態にあり、その出力電力はトランスフォーマTR201を介して負荷R1に供給される。このように、AD201の動作に対して、AD202のオフ容量やTR202のインダクタンスは大きな影響を及ぼさないことになる。なお、図12の高周波電力増幅装置を低出力モードで動作させる場合は、図示は省略するが、図13aの場合と逆の動作になる。すなわち、AD201のMOSFETの差動対がオフに制御され、スイッチS201がオンに、スイッチS202をオフにそれぞれ制御される。この際に、L201,L202のインダクタ値は、図5で説明したように、それらと並列に接続されている、AD201のオフ容量、インピーダンス調整用の容量CD201,CD203、およびトランスフォーマTR201のアドミッタンスの和を打ち消す値に設定される。《複数パワーモード型高周波電力増幅装置の回路構成および動作タイプ2[1A]》図14は、図12を変形した構成例を示す回路図である。図5で述べたように、図12の構成例では、例えばAD202のオフ容量、容量CD202、およびトランスフォーマTR202のインダクタンスとの兼ね合いから、それらのアドミッタンスの和がインダクタンス性となる場合がある。このような場合には、AD202とTR202の部分を高インピーダンス化するために、スイッチとインダクタの直列接続の代わりに、図14に示すようにスイッチと容量の直列接続を用いればよい。図14では、AD201の差動出力間にスイッチS201と容量C201が直列に結合され、AD202の差動出力間にスイッチS202と容量C202が直列に結合される。C201,C202の容量値は、オフ状態となったMOSFETのオフ容量、インピーダンス調整用の容量CD201もしくはCD202、およびトランスフォーマTR201もしくはTR202のアドミッタンスの和を打ち消す値に設定される。その結果、オフ状態の差動増幅器とそれが接続されたトランスフォーマの部分を高インピーダンス化することが可能になる。以上の説明から明らかなように、本実施の形態3によると、高出力モード、低出力モードの両方において、前述した図2の場合と比較して、非動作状態となっている差動増幅器の影響をより小さくすることができ、その結果、それぞれのモードでの電力増幅器の効率、利得をより高くすることができる。実施の形態4《複数パワーモード型高周波電力増幅装置の回路構成および動作タイプ1[2]》図15は、本発明の実施の形態4による高周波電力増幅装置において、その構成の一例を示す回路図である。図15に示す高周波電力増幅装置は、2個の差動増幅器AD301,AD302と、2個のトランスフォーマTR301,TR302を備えている。TR301の1次コイルは、2本のコイルLD311,LD312がセンタータップを介して直列に接続された構成となっている。同様に、TR302の1次コイルは、2本のコイルLD313,LD314がセンタータップを介して直列に接続された構成となっている。センタータップには、電源電圧VDDが供給される。AD301の差動出力はTR301の1次コイルLD311/LD312に接続され、さらに磁気的にTR301の2次コイルLD321に結合している。AD302の差動出力はTR302の1次コイルLD313/LD314に接続され、さらに磁気的にその2次コイルLD322に結合している。2次コイルLD321とLD322は、直列に結合され、負荷R1の一方の端子と接地電源電圧VSSの間に接続されている。また、LD321,LD322の直列結合の両端の間には、インピーダンス調整用の容量CD303が接続されている。差動増幅器AD301を構成するトランジスタの方がAD302を構成するトランジスタよりもゲート幅もしくはエミッタ面積が大きくなっている。トランスフォーマの1次コイルと2次コイルの巻き数比は、AD301とAD302の出力インピーダンスの違いを反映して、TR301における巻き数比L/Nの方がTR302における巻き数比M/Nよりも小さくなっている。AD301の差動出力間には、容量CD301が接続され、さらにそれに並列に、インダクタL301、スイッチS301、インダクタL302が直列に接続されている。AD302の差動出力間には容量CD302が接続されている。L301とL302は同じインダクタ値を有している。高出力モードではAD301が動作状態となり、AD302が非動作状態となる。低出力モードでは、AD302が動作状態となり、AD301が非動作状態となる。差動増幅器AD301,AD302を構成するトランジスタはMOSFETであってもよいし、化合物FETやバイポーラトランジスタであってもよい。また、差動増幅器の内部回路は、トランジスタの単純な差動対であってもよいし、これに複数のトランジスタを組み合わせたものであってもよい。図16aは、図15の高周波電力増幅装置を低出力モードで動作させた場合の状態を示す回路図であり、図16bは、図16aの実質的な等価回路を示す回路図である。ここでは、差動増幅器AD301,AD302のそれぞれが、MOSFETの差動対によって構成される場合を例とする。この場合、AD301を構成するMOSFETの方がAD302を構成するMOSFETよりもゲート幅が大きくなる。低出力モードではAD301のMOSFETの差動対はオフ状態となり、当該差動対は、差動出力端子とVSS間にそれらのオフ容量CP301,CP302が残された等価回路となる。スイッチS301はオンに制御され、差動出力間にインダクタL301,L302が直列に接続される。L301,L302のインダクタ値は、図4で説明したように、それらと並列に接続されている、CP301,CP302の直列結合容量とインピーダンス調整用の容量CD301のアドミッタンスの和を打ち消す値に設定される。すなわち、AD301周りの構成は、図4のタイプ1の構成となっている。これによって、図16aに示すように、AD301を含む破線部分が高インピーダンス状態となる。この場合、等価的には、図16bに示すように、AD301とそれが接続されたトランスフォーマの1次コイルLD311/LD312の部分が消滅し、実質的に2次コイルLD321のみが残ることになる。AD302は動作状態にあり、その出力はトランスフォーマTR302の1次コイルLD313/LD314を介してその2次コイルLD322に磁気的に結合し、負荷R1に供給される。このように、差動増幅器AD302の動作に対して、差動増幅器AD301の寄生容量やCD301は大きな影響を及ぼさないことになる。ただし、2次コイルLD321が残留するため、この影響を踏まえた出力インピーダンス整合が必要となる。図17aは、図15の高周波電力増幅装置を高出力モードで動作させた場合の状態を示す回路図であり、図17bは、図17aの実質的な等価回路を示す回路図である。高出力モードではAD302のMOSFETの差動対がオフ状態とされ、当該差動対は、差動出力端子とVSS間にそれらのオフ容量CP303,CP304が残された等価回路となる。AD302は低出力モード用の差動増幅器であるので、そのオフ容量CP303,CP304やインピーダンス調整用の容量CD302は、高出力モード用であるAD301のオフ容量図16のCP301,CP302やCD301と比較して小さい。その結果、図17aに示すように、差動増幅器AD302を含む破線部分は高インピーダンス状態となる。このように、AD302のオフ容量CP303,CP304とCD302の容量値が小さく、その部分が高インピーダンス状態であるので、等価回路としては、図17bに示すように、当該高インピーダンス部分とそれに接続されたトランスフォーマの1次コイルLD313/LD314の部分が消滅し、実質的に2次コイルLD322のみが残る。差動増幅器AD301は動作状態にあり、その出力はトランスフォーマTR301の1次コイルLD311/LD312を介してTR301の2次コイルLD321に磁気的に結合し、負荷R1に供給される。このように、差動増幅器AD301の動作に対して、差動増幅器AD302のオフ容量やCD302は大きな影響を及ぼさないことになる。ただし、2次コイルLD322が残留するため、この影響を踏まえた出力インピーダンス整合が必要となる。以上の説明から明らかなように、本実施の形態4によると、高出力モード、低出力モードの両方において、前述した図2の場合と比較して、非動作となっている差動増幅器の影響をより小さくすることができ、その結果、それぞれのモードでの電力増幅器の効率、利得をより高くすることができる。なお、ここでは、前述した図7の場合と同様に、AD302側には、そのトランジスタサイズが小さいことを利用して図4のインピーダンス補正ブロックMBK1を設けない構成としたが、勿論、当該ブロックを設けることも可能である。実施の形態5《複数パワーモード型高周波電力増幅装置の回路構成および動作タイプ3[1]》図18は、本発明の実施の形態5による高周波電力増幅装置において、その構成の一例を示す回路図である。図18に示す高周波電力増幅装置は、2個の差動増幅器AD401,AD402と、2個のトランスフォーマTR401,TR402を備えている。TR401の1次コイルは、2本のコイルLD411,LD412がセンタータップを介して直列に接続された構成となっている。同様に、TR402の1次コイルは、2本のコイルLD413,LD414がセンタータップを介して直列に接続された構成となっている。センタータップには、電源電圧VDDが供給される。AD401の差動出力はトランスフォーマTR401の1次コイルLD411/LD412に接続され、さらに磁気的にTR401の2次コイルLD421に結合している。AD402の差動出力はトランスフォーマTR402の1次コイルLD413/LD414に接続され、さらにTR402の2次コイルLD422と磁気的に結合している。2次コイルLD421,LD422は直列に結合され、負荷R1の一方の端子と接地電源電圧VSSの間に接続されている。また、LD421,LD422の直列結合の両端の間には、インピーダンス調整用の容量CD403が接続される。差動増幅器AD401を構成するトランジスタの方がAD402を構成するトランジスタよりもゲート幅もしくはエミッタ面積が大きくなっている。トランスフォーマの1次コイルと2次コイルの巻き数比は、AD401とAD402の出力インピーダンスの違いを反映して、TR401における巻き数比K/Lの方がTR402における巻き数比M/Nよりも小さくなっている。AD401の差動出力間には、容量CD401が接続され、さらにそれに並列にスイッチS401が接続される。AD402の差動出力間には容量CD402が接続され、さらにそれに並列にスイッチS402が接続される。高出力モードではAD401が動作状態となり、AD402が非動作状態となる。低出力モードでは、AD402が動作状態となり、AD401が非動作状態となる。差動増幅器AD401,AD402を構成するトランジスタはMOSFETであってもよいし、化合物FETやバイポーラトランジスタであってもよい。また、差動増幅器の内部回路は、トランジスタの単純な差動対であってもよいし、これに複数のトランジスタを組み合わせたものであってもよい。図19aは、図18の高周波電力増幅装置を高出力モードで動作させた場合の状態を示す回路図であり、図19bは、図19aの実質的な等価回路を示す回路図である。ここでは、差動増幅器AD401,AD402のそれぞれが、MOSFETの差動対によって構成される場合を例とする。この場合、AD401を構成するMOSFETの方がAD402を構成するMOSFETよりもゲート幅が大きくなる。高出力モードではAD402のMOSFETの差動対はオフ状態となり、当該差動対は、差動出力端子とVSS間にそれらのオフ容量CP403,CP404が残された等価回路となる。スイッチS402はオンに、スイッチS401はオフにそれぞれ制御され、AD402の差動出力間がショートされ、その結果、図19aに示すように、AD402を含む破線部分が低インピーダンス状態となる。すなわち、AD402周りの構成は、図6のタイプ3の構成となっている。この場合、等価的には、図19bに示すように、TR402が理想的でその結合乗数K=1の場合、その2次コイルLD422は、短絡となり、回路図から消滅することになる。差動増幅器AD401は動作状態にあり、その出力はトランスフォーマTR401の1次コイルLD411/LD412を介してTR401の2次コイルLD421と磁気的に結合し、負荷R1に供給される。このように、差動増幅器AD401の動作に対して、差動増幅器AD402のオフ容量やCD402は大きな影響を及ぼさないことになる。更に、本実施の形態5では、前述した図3の場合と比べて次のような効果が得られる。すなわち、差動増幅器AD402のトランジスタがオフしているため、トランスフォーマTR402の1次コイルLD413/LD414のセンタータップに接続された電源電圧VDDとVSSとの間に直流的な接続が無くなっている。その結果、図3の場合に問題となり得る、VDDとVSSとの間の貫通電流による消費電力の増大を防ぐことができる。また、その貫通電流を防ぐための電源の電圧制御が不要になる効果もある。更に、実施の形態4で述べた図17bの場合と比較して、等価的に、2次コイル図17のLD322に対応する図18のLD422が消滅することになるため、出力インピーダンス整合の容易化も実現可能となる。図20aは、図18の高周波電力増幅装置を低出力モードで動作させた場合の状態を示す回路図であり、図20bは、図20aの実質的な等価回路を示す回路図である。低出力モードでは、AD401のMOSFETの差動対がオフ状態とされ、当該差動対は、差動出力端子とVSS間にそれらのオフ容量CP401,CP402が残された等価回路となる。スイッチS401はオンに、スイッチS402はオフにそれぞれ制御され、AD401の差動出力間がショートされ、その結果、図20aに示すように、AD401を含む破線部分が低インピーダンス状態となる。すなわち、AD401周りの構成は、AD402周りと同様に、図6のタイプ3の構成となっている。この場合、差動増幅器AD401の差動出力間とそれが接続されたトランスフォーマTR401の1次コイルLD411/LD412の両端が短絡される結果、TR401が理想的でその結合乗数K=1の場合、その2次コイルLD421は、短絡となり、図20bに示すように回路図から消滅することになる。差動増幅器AD402は動作状態にあり、その出力はトランスフォーマTR402の1次コイルLD413/LD414を介してTR402の2次コイルLD422と磁気的に結合し、負荷R1に供給される。このように、差動増幅器AD402の動作に対して、差動増幅器AD401のオフ容量やCD401は大きな影響を及ぼさないことになる。前述した高出力モードの場合と同様に、差動増幅器AD401のトランジスタがオフしているため、トランスフォーマTR401の1次コイルLD411/LD412のセンタータップに接続されたVDDとVSSとの間に直流的な接続が無くなっている。その結果、図3の場合に問題となり得る、貫通電流に伴う消費電力の増大を防ぐことができる。また、その電流貫通を防ぐための電源の電圧制御が不要になる効果もある。更に、図16bの場合と比較して、出力インピーダンス整合の容易化が実現可能となる。《複数パワーモード型高周波電力増幅装置のレイアウト構成タイプ3[1]》図21は、図18の高周波電力増幅装置において、その概略的なレイアウト構成例を示す平面図である。図中の各符号が示す部分の名称は、それらが図18に含まれている場合はそれらと同じである。それ以外において、TP401は、トランスフォーマTR401の1次コイルLD411/LD412のセンタータップであり、TP402は、TR402の1次コイルLD413/LD414のセンタータップである。当該センタータップにはVDDが供給される。SC401は、差動増幅器AD401を構成するMOSFETの差動対の共通ソース配線であり、SC402は、差動増幅器AD402を構成するMOSFETの差動対の共通ソース配線である。当該共通ソース配線にはVSSが供給される。G401,G402は、AD401におけるMOSFETの差動対のゲート入力配線差動入力配線であり、G403,G404は、AD402におけるMOSFETの差動対のゲート入力配線差動入力配線である。このような構成例において、容量CD401,CD402,CD403は例えばMIMMetalInsulatorMetal構造で実現される。トランスフォーマTR401はLD411/LD412よりなる1次コイルと2次コイルLD421を備え、トランスフォーマTR402はLD413/LD414よりなる1次コイルと2次コイルLD422を備える。両方のトランスフォーマの1次コイルは共に1巻きで、それぞれセンタータップTP401,TP402を有する。TR401の2次コイルLD421は2巻きであり、TR402の2次コイルLD422は1巻きである。それらの2次コイルは互いに直列に結合され、その一端はVSSに接続され、他端は負荷R1に接続されている。これらの各コイルは、例えば金属膜配線で形成され、所謂オンチップインダクタ構造で実現される。また、その直列接続の2次コイルLD421,LD422の両端間には容量CD403が接続される。AD401の差動出力間には、スイッチS401、容量CD401、およびLD411/LD412よりなるトランスフォーマTR401の1次コイルがそれぞれ並列に接続される。AD402の差動出力間には、スイッチS402、容量CD402、およびLD413/LD414よりなるトランスフォーマTR402の1次コイルがそれぞれ並列に接続される。このように、図18の高周波電力増幅装置は、図21から判るように、1個の半導体チップで実現することができ、これによって高周波電力増幅装置の小型化が実現可能となる。以上、本実施の形態5によると、高出力モード、中出力モード、低出力モードの全てにおいて、前述した図2の場合と比較して非動作となっている差動増幅器の影響をより小さくすることができ、図3の場合と比較して消費電力の低減が図れる。また、図16、図17の場合と比較して、出力インピーダンス整合の容易化も図れる。それらの結果、図2や図3の場合と比較して、それぞれのモードでの電力増幅器の効率、利得をより高くすることができる。実施の形態6《複数パワーモード型高周波電力増幅装置の回路構成および動作タイプ1[3]》図22は、本発明の実施の形態6による高周波電力増幅装置において、その構成の一例を示す回路図である。図22に示す高周波電力増幅装置は、3個の差動増幅器AD501,AD502,AD503と、3本の1次コイルと1本の2次コイルよりなるトランスフォーマTR501を備えている。図22の構成例は、実施の形態2で述べた図7の構成例と比較して、差動増幅器の数が1つ増えた点が異なっている。差動増幅器AD501,AD502,AD503は、それぞれ高出力モード用、中出力モード用、低出力モード用である。トランスフォーマTR501の3本の1次コイルの中の1本は2個のコイルLD511,LD512で構成され、他の1本も2個のコイルLD513,LD514で構成され、残りの1本も2個のコイルLD515,LD516で構成される。LD511はセンタータップを介してLD512に直列接続され、同様に、LD513もセンタータップを介してLD514に直列接続され、LD515もセンタータップを介してLD516に直列接続される。該センタータップには電源電圧VDDが供給される。このTR501の3本の1次コイルは、共通の2次コイルLD521と磁気的に結合している。差動増幅器AD501,AD502,AD503は、それぞれ例えばMOSFETの差動対によって構成され、それらのゲート幅は、AD501>AD502>AD503の関係となっている。AD501の差動出力は、1次コイルLD511/LD512に接続され、AD502の差動出力は、1次コイルLD513/LD514に接続され、AD503の差動出力は、1次コイルLD515/LD516に接続される。1次コイルLD511/LD512と2次コイルLD521の巻き数比K/N、1次コイルLD513/LD514と2次コイルLD521の巻き数比L/N、1次コイルLD515/LD516と2次コイルLD521の巻き数比M/Nは、AD501,AD502,AD503の出力インピーダンスの違いを反映してK/N≦L/N≦M/Nとなっている。AD501の差動出力間には容量CD501が、AD502の差動出力間には容量CD502が、AD503の差動出力間には容量CD503がそれぞれ接続される。さらに、AD501の差動出力間には、インダクタL501、スイッチS501、インダクタL502が直列に接続される。同様に、AD502の差動出力間にも、インダクタL503、スイッチS502、インダクタL504が直列に接続される。L501とL502は、同じインダクタ値を有し、L503とL504も同じインダクタ値を有する。2次コイルLD521の一端はVSSに接続され、他端は負荷R1に接続される。LD521の両端間には、容量CD504が接続される。高出力モードでは、スイッチS501がオフ、スイッチS502がオンとなり、AD502とAD503が非動作状態トランジスタがオフとなり、AD501が動作状態となる。中出力モードでは、スイッチS501がオン、スイッチS502がオフとなり、AD501とAD503が非動作状態トランジスタがオフとなり、AD502が動作状態となる。低出力モードでは、スイッチS501、スイッチS502が共にオンとなり、AD501とAD502が非動作状態トランジスタがオフとなり、AD503が動作状態となる。L501,L502,L503,L504のインダクタ値は、図4タイプ1で説明したように、オフになったMOSFETのオフ容量やインピーダンス調整用容量のアドミッタンスの和を打ち消す値に設定される。したがって、図7の場合と同様に、各モード用の差動増幅器の動作に対して、非動作状態となっている他モード用の差動増幅器のオフ容量やインピーダンス調整用容量は、大きな影響を与えないことになる。以上、本実施の形態6によると、高出力モード、中出力モード、低出力モードの全てにおいて、前述した図2の場合と比較して、非動作状態となっている差動増幅器の影響をより小さくすることができ、その結果、それぞれのモードでの電力増幅器の効率、利得をより高くすることができる。なお、ここでは、図7の場合と同様に、AD503側には、そのトランジスタサイズが小さいことを利用して図4のインピーダンス補正ブロックMBK1を設けない構成としたが、勿論、当該ブロックを設けることも可能である。実施の形態7《複数パワーモード型高周波電力増幅装置の回路構成および動作タイプ1[4]》図23は、本発明の実施の形態7による高周波電力増幅装置において、その構成の一例を示す回路図である。図23に示す高周波電力増幅装置は、3個の差動増幅器AD601,AD602,AD603と、3個のトランスフォーマTR601,TR602,TR603を備えている。図23の構成例は、実施の形態4で述べた図15の構成例と比較して、差動増幅器の数が1つ増えた点が異なっている。差動増幅器AD601,AD602,AD603は、それぞれ高出力モード用、中出力モード用、低出力モード用である。TR601の1次コイルは、2個のコイルLD611,LD612がセンタータップを介して直列に接続された構成となっている。同様に、TR602の1次コイルは、2個のコイルLD613,LD614がセンタータップを介して直列に接続された構成となっており、TR603の1次コイルは、2個のコイルLD615,LD616がセンタータップを介して直列に接続された構成となっている。当該センタータップには電源電圧VDDが供給される。差動増幅器AD601,AD602,AD603は、それぞれ、例えばMOSFETの差動対によって構成され、それらのゲート幅はAD601>AD602>AD603の関係になっている。AD601の差動出力は、トランスフォーマTR601の1次コイルLD611/LD612に接続され、更にTR601の2次コイルLD621と磁気的に結合している。AD602の差動出力は、トランスフォーマTR602の1次コイルLD613/LD614に接続され、更にTR602の2次コイルLD622と磁気的に結合している。AD603の差動出力は、トランスフォーマTR603の1次コイルLD615/LD616に接続され、更にTR603の2次コイルLD623と磁気的に結合している。TR601の1次コイル/2次コイルの巻き数比K/N、TR602の1次コイル/2次コイルの巻き数比L/N、TR603の1次コイル/2次コイルの巻き数比M/NはAD601,AD602,AD603の出力インピーダンスの違いを反映してK/N≦L/N≦M/Nとなっている。TR601,TR602,TR603の2次コイルLD621,LD622,LD623は互いに直列に結合され、その一端は接地電源電圧VSSに接続され、他端は負荷R1に接続されている。また、LD621,LD622,LD623の直列接合の両端には容量CD604が接続される。AD601の差動出力間には容量CD601が、AD602の差動出力間には容量CD602が、AD603の差動出力間には容量CD603がそれぞれ接続される。さらに、AD601の差動出力間には、インダクタL601、スイッチS601、インダクタL602が直列に接続される。同様に、AD602の差動出力間にも、インダクタL603、スイッチS602、インダクタL604が直列に接続される。L601とL602は同じインダクタ値を有し、L603とL604も同じインダクタ値を有する。高出力モードでは、スイッチS601がオフ、スイッチS602がオンとなり、AD602とAD603が非動作状態トランジスタがオフとなり、AD601が動作状態となる。中出力モードでは、スイッチS601がオン、スイッチS602がオフとなり、AD601とAD603が非動作状態トランジスタがオフとなり、AD602が動作状態となる。低出力モードでは、スイッチS601、スイッチS602が共にオンとなり、AD601とAD602が非動作状態トランジスタがオフとなり、AD603が動作状態となる。L601,L602,L603,L604のインダクタ値は、図4タイプ1で説明したように、オフなったMOSFETのオフ容量とインピーダンス調整用容量のアドミッタンスの和を打ち消す値に設定される。したがって、図15の場合と同様に、各モード用の差動増幅器の動作に対して、非動作状態となっている他モード用の差動増幅器のオフ容量やインピーダンス調整用容量は、大きな影響を与えないことになる。以上、本実施の形態7によると、高出力モード、中出力モード、低出力モードの全てにおいて、前述した図2の場合と比較して、非動作状態となっている差動増幅器の影響をより小さくすることができ、その結果、それぞれのモードでの電力増幅器の効率、利得をより高くすることができる。なお、ここでは、図7の場合と同様に、AD603側には、そのトランジスタサイズが小さいことを利用して図4のインピーダンス補正ブロックMBK1を設けない構成としたが、勿論、当該ブロックを設けることも可能である。実施の形態8《複数パワーモード型高周波電力増幅装置の回路構成および動作タイプ3[2]》図24は、本発明の実施の形態8による高周波電力増幅装置において、その構成の一例を示す回路図である。図24に示す高周波電力増幅装置は、3個の差動増幅器AD701,AD702,AD703と、3個のトランスフォーマTR701,TR702,TR703を備えている。図24の構成例は、実施の形態5で述べた図18の構成例と比較して、差動増幅器の数が1つ増えた点が異なっている。差動増幅器AD701,AD702,AD703は、それぞれ高出力モード用、中出力モード用、低出力モード用である。TR701の1次コイルは、2個のコイルLD711,LD712がセンタータップを介して直列に接続された構成となっている。同様に、TR702の1次コイルは、2個のコイルLD713,LD714がセンタータップを介して直列に接続された構成となっており、TR703の1次コイルは、2個のコイルLD715,LD716がセンタータップを介して直列に接続された構成となっている。当該センタータップには電源電圧VDDが供給される。差動増幅器AD701,AD702,AD703は、それぞれ、例えばMOSFETの差動対によって構成され、それらのゲート幅はAD701>AD702>AD703の関係になっている。AD701の差動出力は、TR701の1次コイルLD711/LD712に接続され、更にTR701の2次コイルLD721と磁気的に結合している。AD702の差動出力は、TR702の1次コイルLD713/LD714に接続され、更にTR702の2次コイルLD722と磁気的に結合している。AD703の差動出力は、TR703の1次コイルLD715/LD716に接続され、更にTR703の2次コイルLD723と磁気的に結合している。TR701の1次コイル/2次コイルの巻き数比K/N、TR702の1次コイル/2次コイルの巻き数比L/N、TR703の1次コイル/2次コイルの巻き数比M/NはAD701,AD702,AD703の出力インピーダンスの違いを反映してK/N≦L/N≦M/Nとなっている。トランスフォーマTR701,TR702,TR703の2次コイルLD721,LD722,LD723は互いに直列に結合され、その一端は接地電源電圧VSSに接続され、他端は負荷R1に接続されている。また、このLD721,LD722,LD723の直列結合の両端には容量CD704が接続される。AD701の差動出力間には容量CD701が、AD702の差動出力間には容量CD702が、AD703の差動出力間には容量CD703がそれぞれ接続される。さらに、AD701の差動出力間にはスイッチS701が、AD702の差動出力間にはスイッチS702が、AD703の差動出力間にはスイッチS703がそれぞれ接続される。高出力モードでは、スイッチS701がオフ、スイッチS702,S703がオンとなり、AD702とAD703が非動作状態トランジスタがオフとなり、AD701が動作状態となる。中出力モードでは、スイッチS702がオフ、スイッチS701,S703がオンとなり、AD701とAD703が非動作状態トランジスタがオフとなり、AD702が動作状態となる。低出力モードでは、スイッチS703がオフ、スイッチS701,S702がオンとなり、AD701とAD702が非動作状態トランジスタがオフとなり、AD703が動作状態となる。このような動作により、図18等の場合と同様に、各モード用の差動増幅器の動作に対して、非動作となっている他モード用の差動増幅器のオフ容量やインピーダンス調整用容量は、大きな影響を与えないことになる。以上、本実施の形態8によると、高出力モード、中出力モード、低出力モードの全てにおいて、前述した図2の場合と比較して非動作となっている差動増幅器の影響をより小さくすることができ、図3の場合と比較して消費電力の低減が図れる。また、図18等でも述べたように、出力インピーダンス整合の容易化も図れる。それらの結果、図2や図3の場合と比較して、それぞれのモードでの電力増幅器の効率、利得をより高くすることができる。実施の形態9《複数パワーモード型高周波電力増幅装置の回路構成および動作タイプ1[5]》図25は、本発明の実施の形態9による高周波電力増幅装置において、その構成の一例を示す回路図である。図25に示す高周波電力増幅装置は、3個の差動増幅器AD801,AD802,AD803と、2個のトランスフォーマTR801,TR802を備えている。TR801は1本の1次コイルと1本の2次コイルを備え、TR802は2本の1次コイルと1本の2次コイルを備える。TR801の1次コイルは、2個のコイルLD811,LD812がセンタータップを介して直列に接続された構成となっており、2次コイルLD821と磁気的に結合している。TR802の2本の1次コイルの一方は、2個のコイルLD813,LD814がセンタータップを介して直列に接続された構成となっており、2本の1次コイルの他方も、2個のコイルLD815,LD816がセンタータップを介して直列に接続された構成となっている。このTR802の2本の1次コイルは、共通の2次コイルLD822と磁気的に結合している。また、センタータップには電源電圧VDDが供給される。差動増幅器AD801,AD802,AD803は、それぞれ、高出力モード用、中出力モード用、低出力モード用である。AD801,AD802,AD803は、それぞれ、例えばMOSFETの差動対によって構成され、それらのゲート幅はAD801>AD802>AD803の関係になっている。AD801の差動出力は、TR801の1次コイルLD811/LD812に接続され、更にTR801の2次コイルLD821と磁気的に結合している。AD802の差動出力は、TR802の一方の1次コイルLD813/LD814に接続され、AD803の差動出力は、TR802の他方の1次コイルLD815/LD816に接続され、それら2本の1次コイルは、2次コイルLD822に対して並列状態で磁気的に結合している。TR801の1次コイル/2次コイルの巻き数比J/K、TR802の1次コイル/2次コイルの一方の巻き数比L/Nおよび他方の巻き数比M/Nは、AD801,AD802,AD803の出力インピーダンスの違いを反映してJ/K≦L/N≦M/Nとなっている。トランスフォーマTR801,TR802の2次コイルLD821,LD822は互いに直列に結合され、その一端は接地電源電圧VSSに接続され、他端は負荷R1に接続される。また、LD821,LD822の直列結合の両端には容量CD804が接続される。AD801の差動出力間には容量CD801が、AD802の差動出力間には容量CD802が、AD803の差動出力間には容量CD803がそれぞれ接続される。さらに、AD801の差動出力間にはインダクタL801、スイッチS801、インダクタL802が直列に接続される。同様に、AD802の差動出力間にも、インダクタL803、スイッチS802、インダクタL804が直列に接続される。高出力モードでは、スイッチS801がオフ、スイッチS802がオンとなり、AD802とAD803が非動作状態トランジスタがオフとなり、AD801が動作状態となる。中出力モードでは、スイッチS801がオン、スイッチS802がオフとなり、AD801とAD803が非動作状態トランジスタがオフとなり、AD802が動作状態となる。低出力モードでは、スイッチS801,S802が共にオンとなり、AD801とAD802が非動作状態トランジスタがオフとなり、AD803が動作状態となる。L801,L802,L803,L804のインダクタ値は、図4タイプ1で説明したように、オフとなっているMOSFETのオフ容量とインピーダンス調整用容量のアドミッタンスの和を打ち消す値に設定される。これにより、図4等で述べたように、各モード用の差動増幅器の動作に対して、非動作状態となっている他モード用の差動増幅器のオフ容量やインピーダンス調整用容量は、大きな影響を与えないことになる。以上、本実施の形態9によると、高出力モード、中出力モード、低出力モードの全てにおいて、前述した図2の場合と比較して、非動作状態となっている差動増幅器の影響をより小さくすることができ、その結果、それぞれのモードでの電力増幅器の効率、利得をより高くすることができる。なお、ここでは、図7の場合と同様に、AD803側には、そのトランジスタサイズが小さいことを利用して図4のインピーダンス補正ブロックMBK1を設けない構成としたが、勿論、当該ブロックを設けることも可能である。実施の形態10《複数パワーモード型高周波電力増幅装置の回路構成および動作タイプ1[6]》図26は、本発明の実施の形態10による高周波電力増幅装置において、その構成の一例を示す回路図である。図26に示す高周波電力増幅装置は、3個の差動増幅器AD901,AD902,AD903と、2個のトランスフォーマTR901,TR902を備えている。TR901は2本の1次コイルと1本の2次コイルを備え、TR902は1本の1次コイルと1本の2次コイルを備える。TR901の2本の1次コイルの一方は、2個のコイルLD911,LD912がセンタータップを介して直列に接続された構成となっており、2本の1次コイルの他方も、2個のコイルLD913,LD914がセンタータップを介して直列に接続された構成となっている。このTR901の2本の1次コイルは、共通の2次コイルLD921と磁気的に結合している。TR902の1次コイルは、2個のコイルLD915,LD916がセンタータップを介して直列に接続された構成となっており、2次コイルLD922と磁気的に結合している。センタータップには電源電圧VDDが供給される。差動増幅器AD901,AD902,AD903は、それぞれ高出力モード用、中出力モード用、低出力モード用である。AD901,AD902,AD903は、それぞれ例えばMOSFETの差動対によって構成され、それらのゲート幅はAD901>AD902>AD903の関係になっている。AD901の差動出力は、TR901の一方の1次コイルLD911/LD912に接続され、AD902の差動出力は、TR901の他方の1次コイルLD913/LD914に接続され、それら2本の1次コイルは、2次コイルLD921に対して並列状態で磁気的に結合している。AD903の差動出力は、TR902の1次コイルLD915/LD916に接続され、2次コイルLD922と磁気的に結合している。TR901の1次コイル/2次コイルの一方の巻き数比J/Nおよび他方の巻き数比K/N、TR902の1次コイル/2次コイルの巻き数比L/Mは、AD901,AD902,AD903の出力インピーダンスの違いを反映してJ/N≦K/N≦L/Mとなっている。トランスフォーマTR901,TR902の2次コイルLD921,LD922は互いに直列に結合され、その一端は接地電源電圧VSSに接続され、他端は負荷R1に接続されている。また、LD921,LD922の直列結合の両端には容量CD904が接続される。AD901の差動出力間には容量CD901が、AD902の差動出力間には容量CD902が、AD903の差動出力間には容量CD903がそれぞれ接続される。さらに、AD901の差動出力間にはインダクタL901、スイッチS901、インダクタL902が直列に接続される。同様に、AD902の差動出力間にも、インダクタL903、スイッチS902、インダクタL904が直列に接続される。高出力モードでは、スイッチS901がオフ、スイッチS902がオンとなり、AD902とAD903が非動作状態トランジスタがオフとなり、AD901が動作状態となる。中出力モードでは、スイッチS901がオン、スイッチS902がオフとなり、AD901とAD903が非動作状態トランジスタがオフとなり、AD902が動作状態となる。低出力モードでは、スイッチS901,S902が共にオンとなり、AD901とAD902が非動作状態トランジスタがオフとなり、AD903が動作状態となる。L901,L902,L903,L904のインダクタ値は、図4で説明したように、オフとなっているMOSFETのオフ容量とインピーダンス調整用容量のアドミッタンスの和を打ち消す値に設定される。これにより、図4等で述べたように、各モード用の差動増幅器の動作に対して、非動作状態となっている他モード用の差動増幅器のオフ容量やインピーダンス調整用容量は、大きな影響を与えないことになる。以上、本実施の形態10によると、高出力モード、中出力モード、低出力モードの全てにおいて、前述した図2の場合と比較して、非動作状態となっている差動増幅器の影響をより小さくすることができ、その結果、それぞれのモードでの電力増幅器の効率、利得をより高くすることができる。なお、ここでは、図7の場合と同様に、AD903側には、そのトランジスタサイズが小さいことを利用して図4のインピーダンス補正ブロックMBK1を設けない構成としたが、勿論、当該ブロックを設けることも可能である。実施の形態11《複数パワーモード型高周波電力増幅装置の回路構成および動作タイプ1タイプ3[1]》図27は、本発明の実施の形態11による高周波電力増幅装置において、その構成の一例を示す回路図である。図27に示す高周波電力増幅装置は、実施の形態9で述べた図25の構成例の変形例となっている。当該高周波電力増幅装置は、3個の差動増幅器ADa01,ADa02,ADa03と、2個のトランスフォーマTRa01,TRa02を備えている。TRa01は1本の1次コイルと1本の2次コイルを備え、TRa02は2本の1次コイルと1本の2次コイルを備える。TRa01の1次コイルは、2個のコイルLDa11,LDa12がセンタータップを介して直列に接続された構成となっており、2次コイルLDa21と磁気的に結合している。TRa02の2本の1次コイルの一方は、2個のコイルLDa13,LDa14がセンタータップを介して直列に接続された構成となっており、2本の1次コイルの他方も、2個のコイルLDa15,LDa16がセンタータップを介して直列に接続された構成となっている。このTRa02の2本の1次コイルは、共通の2次コイルLDa22と磁気的に結合している。また、センタータップには電源電圧VDDが供給される。差動増幅器ADa01,ADa02,ADa03は、それぞれ、高出力モード用、中出力モード用、低出力モード用である。ADa01,ADa02,ADa03は、それぞれ、例えばMOSFETの差動対によって構成され、それらのゲート幅はADa01>ADa02>ADa03の関係になっている。ADa01の差動出力は、TRa01の1次コイルLDa11/LDa12に接続され、更にTRa01の2次コイルLDa21と磁気的に結合している。ADa02の差動出力は、TRa02の一方の1次コイルLDa13/LDa14に接続され、ADa03の差動出力は、TRa02の他方の1次コイルLDa15/LDa16に接続され、それら2本の1次コイルは、2次コイルLDa22に対して並列状態で磁気的に結合している。TRa01の1次コイル/2次コイルの巻き数比J/K、TRa02の1次コイル/2次コイルの一方の巻き数比L/Nおよび他方の巻き数比M/Nは、ADa01,ADa02,ADa03の出力インピーダンスの違いを反映してJ/K≦L/N≦M/Nとなっている。トランスフォーマTRa01,TRa02の2次コイルLDa21,LDa22は互いに直列に結合され、その一端は接地電源電圧VSSに接続され、他端は負荷R1に接続される。また、LDa21,LDa22の直列結合の両端には容量CDa04が接続される。ADa01の差動出力間には容量CDa01が、ADa02の差動出力間には容量CDa02が、ADa03の差動出力間には容量CDa03がそれぞれ接続される。さらに、図25の構成例と異なり、ADa01の差動出力間にはスイッチSa01が接続され、ADa02の差動出力間には、インダクタLa01、スイッチSa03、インダクタLa02からなる直列接続回路とスイッチSa02とが並列に接続される。高出力モードでは、スイッチSa01がオフ、スイッチSa02がオンとなり、ADa02とADa03が非動作状態トランジスタがオフとなり、ADa01が動作状態となる。この際に、Sa03は、オンとされるか、場合によってはオフであってもよい。すなわち、当該モードでは、ADa02周りは、図6のタイプ3の構成となり、これに伴いTRa02の2次コイルLDa22は、結合乗数K=1の場合、短絡とみなせる。中出力モードでは、スイッチSa01がオン、スイッチSa02,Sa03がオフとなり、ADa01とADa03が非動作状態トランジスタがオフとなり、ADa02が動作状態となる。すなわち、当該モードでは、ADa01周りの構成は、図6のタイプ3の構成となり、これに伴いTRa01の2次コイルLDa21は、結合乗数K=1の場合、短絡とみなせる。低出力モードでは、スイッチSa01,Sa03がオン、Sa02がオフとなり、ADa01とADa02が非動作状態トランジスタがオフとなり、ADa03が動作状態となる。La01、La02のインダクタ値は、図4タイプ1で説明したように、オフとなっているMOSFETのオフ容量とインピーダンス調整用容量CDa02のアドミッタンスの和を打ち消す値に設定されている。このように、当該モードでは、ADa01周りが図6のタイプ3の構成となり、ADa02周りが図4のタイプ1の構成となることから、等価的にTRa01のLDa21が短絡とみなせ、また、TRa02の一方の1次コイルLDa13/LDa14が存在しないものとみなすことができる。これにより、図4で述べたように、各モード用の差動増幅器の動作に対して非動作状態となっている他モード用の差動増幅器のオフ容量やインピーダンス調整用容量は大きな影響を与えないことになり、また、図6で述べたように、消費電力の問題も特に生じないことになる。さらに、2次コイルLDa21,LDa22を適宜短絡とみなせるように制御できることから、図18等で述べたように、出力インピーダンス整合の容易化が図れる。以上、本実施の形態11によると、高出力モード、中出力モード、低出力モードの全てにおいて、前述した図2の場合と比較して非動作となっている差動増幅器の影響をより小さくすることができ、図3の場合と比較して消費電力の低減が図れる。また、図18等でも述べたように、出力インピーダンス整合の容易化も図れる。それらの結果、図2や図3の場合と比較して、それぞれのモードでの電力増幅器の効率、利得をより高くすることができる。実施の形態12《複数パワーモード型高周波電力増幅装置の回路構成および動作タイプ1タイプ3[2]》図28は、本発明の実施の形態12による高周波電力増幅装置において、その構成の一例を示す回路図である。図28に示す高周波電力増幅装置は、実施の形態10で述べた図26の構成例の変形例となっている。当該高周波電力増幅装置は、3個の差動増幅器ADb01,ADb02,ADb03と、2個のトランスフォーマTRb01,TRb02を備えている。TRb01は2本の1次コイルと1本の2次コイルを備え、TRb02は1本の1次コイルと1本の2次コイルを備える。TRb01の2本の1次コイルの一方は、2個のコイルLDb11,LDb12がセンタータップを介して直列に接続された構成となっており、2本の1次コイルの他方も、2個のコイルLDb13,LDb14がセンタータップを介して直列に接続された構成となっている。このTRb01の2本の1次コイルは、共通の2次コイルLDb21と磁気的に結合している。TRb02の1次コイルは、2個のコイルLDb15,LDb16がセンタータップを介して直列に接続された構成となっており、2次コイルLDb22と磁気的に結合している。センタータップには電源電圧VDDが供給される。差動増幅器ADb01,ADb02,ADb03は、それぞれ高出力モード用、中出力モード用、低出力モード用である。ADb01,ADb02,ADb03は、それぞれ例えばMOSFETの差動対によって構成され、それらのゲート幅はADb01>ADb02>ADb03の関係になっている。ADb01の差動出力は、TRb01の一方の1次コイルLDb11/LDb12に接続され、ADb02の差動出力は、TRb01の他方の1次コイルLDb13/LDb14に接続され、それら2本の1次コイルは、2次コイルLDb21に対して並列状態で磁気的に結合している。ADb03の差動出力は、TRb02の1次コイルLDb15/LDb16に接続され、2次コイルLDb22と磁気的に結合している。TRb01の1次コイル/2次コイルの一方の巻き数比J/Nおよび他方の巻き数比K/N、TRb02の1次コイル/2次コイルの巻き数比L/Mは、ADb01,ADb02,ADb03の出力インピーダンスの違いを反映してJ/N≦K/N≦L/Mとなっている。トランスフォーマTRb01,TRb02の2次コイルLDb21,LDb22は互いに直列に結合され、その一端は接地電源電圧VSSに接続され、他端は負荷R1に接続されている。また、LDb21,LDb22の直列結合の両端には容量CDb04が接続される。ADb01の差動出力間には容量CDb01が、ADb02の差動出力間には容量CDb02が、ADb03の差動出力間には容量CDb03がそれぞれ接続される。さらに、ADb01の差動出力間にはインダクタLb01、スイッチSb01、インダクタLb02が直列に接続される。一方、図26の構成例と異なり、ADb02の差動出力間には、スイッチSb02が接続され、ADb03の差動出力間には、スイッチSb03が接続される。高出力モードでは、スイッチSb01,Sb02がオフ、スイッチSb03がオンとなり、ADb02とADb03が非動作状態トランジスタがオフとなり、ADb01が動作状態となる。すなわち、当該モードでは、ADb03周りは、図6のタイプ3の構成となり、これに伴いTRb02の2次コイルLDb22は、結合乗数K=1の場合、短絡とみなせる。また、ADb02に関しては、ADb02を構成するトランジスタサイズがある程度小さいものとして、1次コイルLDb13/LDb14からADb02側を見た場合のインピーダンスが、十分に高いものとする。この場合、実質的には、当該1次コイルLDb13/LDb14が存在しないものとみなせる。中出力モードでは、スイッチSb01,Sb03がオン、スイッチSb02がオフとなり、ADb01とADb03が非動作状態トランジスタがオフとなり、ADb02が動作状態となる。すなわち、当該モードでは、ADb03周りは、図6のタイプ3の構成となり、これに伴いTRb02の2次コイルLDb22は短絡とみなせる。また、Lb01,Lb02のインダクタ値は、図4タイプ1で説明したように、オフとなっているMOSFETのオフ容量とインピーダンス調整用容量のアドミッタンスの和を打ち消す値に設定されている。これに伴い、等価的に1次コイルLDb11/LDb12は存在しないものとみなせる。低出力モードでは、スイッチSb02がオン、スイッチSb03がオフとなり、ADb01とADb02が非動作状態トランジスタがオフとなり、ADb03が動作状態となる。この際に、スイッチSb01は、オンか、場合によってはオフであってもよい。すなわち、当該モードでは、ADb02周りは、図6のタイプ3の構成となり、これに伴いTRb01の2次コイルLDb21は短絡とみなせる。これにより、図4で述べたように、各モード用の差動増幅器の動作に対して非動作状態となっている他モード用の差動増幅器のオフ容量やインピーダンス調整用容量は大きな影響を与えないことになり、また、図6で述べたように、消費電力の問題も特に生じないことになる。さらに、2次コイルLDb21,LDb22を適宜短絡とみなせるように制御できることから、図18等で述べたように、出力インピーダンス整合の容易化が図れる。以上、本実施の形態12によると、高出力モード、中出力モード、低出力モードの全てにおいて、前述した図2の場合と比較して非動作となっている差動増幅器の影響をより小さくすることができ、図3の場合と比較して消費電力の低減が図れる。また、図18等でも述べたように、出力インピーダンス整合の容易化も図れる。それらの結果、図2や図3の場合と比較して、それぞれのモードでの電力増幅器の効率、利得をより高くすることができる。《複数パワーモード型高周波電力増幅装置のレイアウト構成タイプ1タイプ3[2]》図29は、図28の高周波電力増幅装置において、その概略的なレイアウト構成例を示す平面図である。図中の各符号が示す部分の名称は、それらが図28に含まれている場合はそれらと同じである。それ以外において、TPb01は、トランスフォーマTRb01の一方の1次コイルLDb11/LDb12のセンタータップであり、TPb02は、TRb01の他方の1次コイルLDb13/LDb14のセンタータップである。また、TPb03は、トランスフォーマTRb02の1次コイルLDb15/LDb16のセンタータップである。当該センタータップにはVDDが供給される。SCb01は、差動増幅器ADb01,ADb02を構成するMOSFETの差動対の共通ソース配線であり、SCb02は、差動増幅器ADb03を構成するMOSFETの差動対の共通ソース配線である。当該共通ソース配線にはVSSが供給される。Gb01,Gb02は、ADb01におけるMOSFETの差動対のゲート入力配線差動入力配線であり、Gb03,Gb04は、ADb02におけるMOSFETの差動対のゲート入力配線差動入力配線であり、Gb05,Gb06は、ADb03におけるMOSFETの差動対のゲート入力配線差動入力配線である。このような構成例において、容量CDb01,CDb02,CDb03,CDb04は、例えばMIMMetalInsulatorMetal構造で実現される。トランスフォーマTRb01は、LDb11/LDb12よりなる一方の1次コイルと、LDb13/LDb14よりなる他方の1次コイルと、2次コイルLDb21を備える。2本の1次コイルは、並列に共通の2次コイルLDb21と近接して配置され、それと磁気的に結合している。LDb11/LDb12よりなる1次コイルは1巻きで、LDb13/LDb14よりなる1次コイルは2巻きで、2次コイルLDb21は2巻きである。トランスフォーマTRb02は1次コイルLDb15/LDb16と2次コイルLDb22を備える。1次コイルLDb15/LDb16は2次コイルLDb22と近接して配置され、それと磁気的に結合している。1次コイルLDb15/LDb16と2次コイルLDb22は共に1巻きである。この例では、図28における巻き線比K/NとL/Mが同一となっており、ADb02とADb03の出力インピーダンスの違いに応じて、例えばCDb02とCDb03の容量値が調整される。TRb01の2次コイルLDb21とTRb02の2次コイルLDb22は直列に結合され、その一端はVSSに接続され、他端は負荷R1に接続される。また、LDb21,LDb22の直接結合の両端間には容量CDb04が接続される。ADb01の差動出力間にはインダクタLb01、スイッチSb01、インダクタLb02が直列に結合される。また、ADb01の差動出力間には、容量CDb01、およびLDb11/LDb12よりなるTRb01の一方の1次コイルが並列に接続される。ADb02の差動出力間には、スイッチSb02、容量CDb02が並列に接続され、更に、LDb13/LDb14よりなるTRb01の他方の1次コイルが並列に接続される。ADb03の差動出力間には、容量CDb03、およびLDb15/LDb16よりなるTRb02の1次コイルが並列に接続される。これらの各コイルは、例えば金属膜配線で形成され、所謂オンチップインダクタ構造で実現される。このように、図28の高周波電力増幅装置は、図29から判るように、1個の半導体チップで実現することができ、これによって高周波電力増幅装置の小型化が実現可能となる。実施の形態13《複数バンド型高周波電力増幅装置の回路構成および動作タイプ1》図30は、本発明の実施の形態13による高周波電力増幅装置において、その構成の一例を示す回路図である。図30に示す高周波電力増幅装置は、3個の差動増幅器ADc01,ADc02,ADc03と、3本の1次コイルと1本の2次コイルよりなるトランスフォーマTRc01を備えている。これまでの各実施の形態では、複数個の差動増幅器の動作、非動作を出力レベルの違いにより切り替える複数パワーモード型の高周波電力増幅装置を示したが、本実施の形態では、複数の差動増幅器の動作、非動作を信号周波数の違いにより切り替える複数バンド型の高周波電力増幅装置について説明する。差動増幅器ADc01,ADc02,ADc03は、それぞれ、バンド1用、バンド2用、バンド3用周波数帯:バンド1<バンド2<バンド3である。トランスフォーマTRc01の3本の1次コイルの中の1本は、2個のコイルLDc11,LDc12がセンタータップを介して直列に接続された構成となっている。TRc01の3本の1次コイルの中の他の1本は、2個のコイルLDc13,LDc14がセンタータップを介して直列に接続された構成となっており、残りの1本は、2個のコイルLDc15,LDc16がセンタータップを介して直列に接続された構成となっている。これらの3本の1次コイルは、TRc01の共通の2次コイルLDc21に磁気的に結合している。また、各センタータップには電源電圧VDDが供給される。差動増幅器ADc01,ADc02,ADc03は、それぞれ例えばMOSFETの差動対によって構成される。ADc01の差動出力は、1次コイルLDc11/LDc12に接続され、ADc02の差動出力は、1次コイルLDc13/LDc14に接続され、ADc03の差動出力は、1次コイルLDc15/LDc16に接続される。1次コイルLDc11/LDc12と2次コイルLDc21の巻き数比はK/N、1次コイルLDc13/LDc14と2次コイルLDc21の巻き数比はL/N、1次コイルLDc15/LDc16と2次コイルLDc21の巻き数比はM/Nとなっている。ADc01の差動出力間には容量CDc01が、ADc02の差動出力間には容量CDc02が、ADc03の差動出力間には容量CDc03がそれぞれ接続される。さらに、ADc01の差動出力間には、インダクタLc01、スイッチSc01、インダクタLc02が直列に結合され、さらにそれに並列にスイッチSc02と容量Cc01の直列接続回路が結合されている。ADc02の差動出力間にも、インダクタLc03、スイッチSc03、インダクタLc04が直列に結合され、さらにそれに並列にスイッチSc04と容量Cc02の直列接続回路が結合されている。ADc03の差動出力間にも、インダクタLc05、スイッチSc05、インダクタLc06が直列に結合され、さらにそれに並列にスイッチSc06と容量Cc03の直列接続回路が結合されている。Lc01とLc02は同じインダクタ値を有し、Lc03とLc04も同じインダクタ値を有し、Lc05とLc06も同じインダクタ値を有している。2次コイルLDc21の一端は接地電源電圧VSSに接続され、他端は負荷R1に接続される。LDc21の両端間には容量CDc04が接続される。バンド1動作モードでは、スイッチSc01,Sc02がオフ、Sc03がオン、Sc04がオフ、Sc05がオン、Sc06がオフとなり、ADc02とADc03が非動作状態トランジスタがオフとなり、ADc01が動作状態となる。Lc03,Lc04のインダクタ値は、バンド1の周波数帯において、図4タイプ1で説明したように、非動作状態のADc02のオフ容量とインピーダンス調整用容量CDc02のアドミッタンスの和を打ち消す値に設定される。同様に、Lc05,Lc06のインダクタ値は、バンド1の周波数帯において、非動作状態のADc03のオフ容量とインピーダンス調整用容量CDc03のアドミッタンスの和を打ち消す値に設定される。バンド2動作モードでは、スイッチSc01がオン、Sc02がオフ、Sc03,Sc04がオフ、Sc05,Sc06がオンとなり、ADc01とADc03が非動作状態トランジスタがオフとなり、ADc02が動作状態となる。Lc01,Lc02のインダクタ値は、バンド2の周波数帯において、非動作状態のADc01のオフ容量とインピーダンス調整用容量CDc01のアドミッタンスの和を打ち消す値に設定される。また、Cc03の容量値は、バンド2の周波数帯において、Lc05/Lc06とCc03が並列に接続された場合のアドミッタンスが、非動作状態のADc03のオフ容量とインピーダンス調整用容量CDc03のアドミッタンスの和を打ち消すように設定される。すなわち、Lc05/Lc06のインダクタ値は、前述したように、バンド1の場合を基準に設定されているため、バンド2の場合には周波数帯が上がった場合には、その分だけインダクタ成分が増大することになる。そこで、このインダクタ成分の増大分をCc03によって補償する。バンド3動作モードでは、スイッチSc01,Sc02,Sc03,Sc04がオン、Sc05、Sc06がオフとなり、ADc01とADc02が非動作状態トランジスタがオフとなり、ADc03が動作状態となる。Cc01の容量値は、バンド3の周波数帯において、Lc01/Lc02とCc01が並列に接続された場合のアドミッタンスが、非動作状態のADc01のオフ容量とインピーダンス調整用容量CDc01のアドミッタンスの和を打ち消すように設定される。また、Cc02の容量値は、バンド3の周波数帯において、Lc03/Lc04とCc02が並列に接続された場合のアドミッタンスが、非動作状態のADc02のオフ容量とインピーダンス調整用容量CDc02のアドミッタンスの和を打ち消すように設定される。すなわち、Lc01/Lc02のインダクタ値は、前述したように、バンド2の場合を基準に設定されているため、バンド3の場合には周波数帯が上がった場合には、その分だけインダクタ成分が増大することになる。そこで、このインダクタ成分の増大分をCc01によって補償する。同様に、Lc03/Lc04のインダクタ値は、前述したように、バンド1の場合を基準に設定されているため、バンド3の場合には周波数帯が上がった場合には、その分だけインダクタ成分が増大することになる。そこで、このインダクタ成分の増大分をCc02によって補償する。これにより、図4で説明したように、各バンド用の差動増幅器の動作に対して、非動作状態となっている他バンド用の差動増幅器のオフ容量やインピーダンス調整用容量は、大きな影響を与えないことになる。以上、本実施の形態13によると、3つのバンド全てにおいて、前述した図2の場合と比較して、非動作となっている差動増幅器の影響をより小さくすることができ、その結果、それぞれのバンドでの電力増幅器の効率、利得をより高くすることができる。この際には、図4のインピーダンス補正ブロックMBK1におけるインダクタ成分の周波数帯に伴う変動を適宜容量成分の追加によって補償することで、非動作となっている差動増幅器の影響をより小さくすることができる。なお、ここでは、周波数が低い側のバンドを基準に各インダクタ値を設定し、周波数が高い側のバンドに変わった場合に容量成分で補償する構成としたが、例えば各インダクタ値を周波数が高い側のバンドを基準に設定するようなことも可能である。この場合、周波数が低い側のバンドに変わった場合に、インダクタ成分の不足分を別のインダクタ成分で補償するような構成となる。ただし、通常、インダクタの方が容量よりも回路面積が大きくなり得るため、この観点では、図30のように、容量成分で補償するような構成を用いる方が望ましい。実施の形態14《インピーダンス補正ブロックのスイッチ構成[1]》図31は、本発明の実施の形態14による高周波電力増幅装置において、それに含まれるインピーダンス補正ブロック内のスイッチの構成例を示す回路図である。図31には、例えば図4を例として、差動増幅器AD1がNMOSトランジスタMN1,MN2の差動対で構成され、インピーダンス補正ブロックMBK1内のスイッチS1が、インダクタL1の一端とインダクタL2の一端の間にソースドレイン経路が接続されたNMOSトランジスタMNs1で構成された例が示されている。MNs1のゲートにはバイアス電圧VGが印加される。このように構成例において、バイアス電圧VGによってMNs1のオンオフを制御する際には、2通りの制御方法がある。第1の制御方法では、トランスフォーマTR1の1次コイルLD1/LD2のセンタータップに固定の電源電圧VDD例えば3Vが供給され、ゲート電圧VGとして、MNs1がオンの場合に例えば6V、オフの場合に例えば0Vが印加される。MNs1のソースドレインには、VDDが1次コイルLD1/LD2、インダクタL1,L2を介して印加される。第1の制御方法によると、VDDは固定のままでよく、制御が容易になるという効果が得られる。ただし、VGにVDDよりも高い電圧を供給する必要があり、そのための回路が必要になる恐れがある。第2の制御方法では、センタータップに供給する電源電圧VDDが可変とされ、MNs1がオンの場合にはバイアス電圧VGに例えば3V、VDDに例えば0Vが印加され、MNs1がオフの場合にはVGに例えば0V、VDDに例えば3Vが印加される。第2の制御方法によると、VDDよりも高い電圧を供給するための回路を不要にできるという効果が得られる。ただし、VDDを可変とするための回路が必要となる恐れがある。《インピーダンス補正ブロックのスイッチ構成[2]》図32は、本発明の実施の形態14による高周波電力増幅装置において、それに含まれるインピーダンス補正ブロック内のスイッチの他の構成例を示す回路図である。図32では、図31に対して、NMOSトランジスタMNs1のソースドレインの一方とインダクタL1の一端の間に容量C5が接続され、MNs1のソースドレインの他方とインダクタL2の一端の間に容量C6が接続されている。C5,C6は、DC的な接続を遮断するためのものである。さらに、MNs1のソースドレインから配線が引き出され、そこにソース電圧VSが印加されている。このような構成例において、MNs1がオンの場合にはバイアス電圧VGに例えば3V、ソース電圧VSに例えば0Vが印加され、MNs1がオフの場合にはVGに例えば0V、VSに例えば3Vが印加される。この第3の制御方法によると、電源電圧VDDよりも高い電圧を供給するための回路やVDDを可変とするための回路が不要にできる効果がある。ただし、スイッチのオンオフの効果を高く保つためには、容量C5,C6の容量値を大きくすることが望ましく、その占有面積が大きくなる恐れがある。なお、C5,C6は、例えばMIMMetalInsulatorMetal構造で実現される。以上のような、スイッチの構成および制御方法を用いると、当該スイッチを差動増幅器等と同一の半導体チップ上で実現することが可能となる。この際には、前述した制御方法1~制御方法3の中から求められる要求に応じて最適な制御方法が選択される。なお、ここでは、図4のタイプ1の構成を例に説明を行ったが、図5のタイプ2や図6のタイプ3の構成に関しても図31および図32と同様なスイッチの構成および制御方法が適用可能である。また、スイッチの構成および制御方法は、勿論、前述した制御方法1~制御方法3に限られるものではなく、例えばPMOSトランジスタを用いる等、適宜変更することも可能である。実施の形態15《無線通信システムの構成[1]》図33は、本発明の実施の形態15による高周波電力増幅装置において、それを適用した無線通信システムの構成例を示すブロック図である。図33には、例えば、1個のバンドで3個のパワーモードに対応した無線通信システムにおけるアンテナ周りの送受信部の構成例が示されている。図33において、BL1~BL3は入力バラン、AD_1~AD_3は差動増幅器、TR_1はトランスフォーマ、IS1はアイソレータ、DPX1はデュプレクサ、FT1はバンドパスフィルタ、LNA1は低雑音増幅器、ANTはアンテナである。ここで、差動増幅器AD_1~AD_3およびトランスフォーマTR_1の部分に、実施の形態6~12で述べたような高周波電力増幅装置が適用される。それらの各実施の形態で説明したように、TR_1から、高出力モード、中出力モード、低出力モードのいずれかの電力が出力され、当該出力電力が、アイソレータIS1、デュプレクサDPX1およびアンテナANTを経て送信される。一方、ANTで受信された受信波は、DPX1およびバンドパスフィルタFT1を経て低雑音増幅器LNA1で増幅される。《無線通信システムの構成[2]》図34は、本発明の実施の形態15による高周波電力増幅装置において、それを適用した無線通信システムの他の構成例を示すブロック図である。図34には、例えば、2個のバンドで、各バンド毎に3個のパワーモードに対応した無線通信システムにおけるアンテナ周りの送受信部の構成例が示されている。図34において、BL1~BL6は入力バラン、AD_1~AD_6は差動増幅器、TR_1,TR_2はトランスフォーマ、IS1,IS2はアイソレータ、DPX1,DPX2はデュプレクサ、FT1,FT2はバンドパスフィルタ、LNA1,LNA2は低雑音増幅器、ANTはアンテナ、ANTSW1はアンテナスイッチである。ここで、差動増幅器AD_1~AD_3およびトランスフォーマTR_1の部分と、差動増幅器AD_4~AD_6およびトランスフォーマTR_2の部分に、それぞれ、実施の形態6~12で述べたような高周波電力増幅装置が適用される。AD_1~AD_3およびTR_1の部分がバンド1用であり、AD_4~AD_6およびTR_2の部分がバンド2用である。アンテナスイッチANTSW1は、デュプレクサDPX1,DPX2のいずれか一方をアンテナANTに接続し、これによって各バンドの切り替えが行われる。各バンドでの送受信信号の流れは図33の場合と同様である。《無線通信システムの構成[3]》図35は、本発明の実施の形態15による高周波電力増幅装置において、それを適用した無線通信システムの更に他の構成例を示すブロック図である。図35には、例えば、3個のバンドに対応した無線通信システムにおけるアンテナ周りの送受信部の構成例が示されている。図35において、BL1~BL3は入力バラン、AD_1~AD_3は差動増幅器、TR_1はトランスフォーマ、IS1はアイソレータ、FT1~FT3はバンドパスフィルタ、LNA1~LNA3は低雑音増幅器、ANTはアンテナ、ANTSW2はアンテナスイッチである。ここで、差動増幅器AD_1~AD_3およびトランスフォーマTR_1の部分に、実施の形態13で述べたような高周波電力増幅装置が適用される。実施の形態13で説明したように、TR_1から、バンド1~バンド3のいずれかの電力が出力され、当該出力電力が、アイソレータIS1とアンテナANTを経て送信される。一方、ANTで受信された受信波は、バンド1~バンド3に応じてアンテナスイッチANTSW2により経路が選択され、各経路に応じてバンドパスフィルタFT1~FT3のいずれかを経て、低雑音増幅器LNA1~LNA3のいずれかで増幅される。以上のように、本実施の形態による高周波電力増幅装置を用いることで、図33~図35に示したような複数バンドおよび/または複数パワーモード対応の無線通信システムにおいて、アンテナに向けて高効率で電力を伝達することが可能になる。また、トランスフォーマを用いることで、無線通信システムの部品点数を削減でき、無線通信システムの小型化が図れる。以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能である。例えば、ここではタイプ1~タイプ3を用いた代表的な高周波電力増幅装置の構成例を示したが、勿論、これらに限定されるものではなく、タイプ1~タイプ3の1つ以上を用いて、これまでに述べた以外の高周波電力増幅装置を構成することも可能である。例えば図23において、LD622,LD623の直列接続に対してLD621を並列接続したような構成とし、AD601にタイプ2の機能を適用し、AD602,AD603のそれぞれにタイプ2とタイプ3の両機能を備えさせるなど、タイプ2とタイプ3を組み合わせた構成とすることも可能である。また、例えば、図24のような構成を用いて、図30で述べたような複数バンドを実現することも可能である。さらに、本実施の形態による高周波電力増幅装置は、携帯電話機を代表に、無線LAN、Bluetooth登録商標、UWBUltraWideBand等も含めて様々な無線通信システムに対して適用可能である。ここで、前述した各実施の形態の高周波電力増幅装置によって得られる特徴的な構成を以下に纏める。1本実施の形態による高周波電力増幅装置は、第1、...、第nnは2以上の整数の差動増幅器と第1のトランスフォーマを備え、第1のトランスフォーマは第1、...、第nの差動増幅器の出力が各々接続された第1、...、第nの1次コイルと、それらが磁気的に結合した第1の2次コイルを有し、少なくとも1個以上の差動増幅器の差動出力間にインダクタ素子とスイッチ素子が直列に接続されていることを特徴とする図4、図7、図22等。2本実施の形態による高周波電力増幅装置は、第1、...、第nnは2以上の整数の差動増幅器と第1のトランスフォーマを備え、第1のトランスフォーマは第1、...、第nの差動増幅器の出力が各々接続された第1、...、第nの1次コイルと、それらが磁気的に結合した第1の2次コイルを有し、少なくとも1つ以上の差動増幅器の差動出力間にインダクタとスイッチ素子が直列に接続され、さらにそれと並列に、容量とスイッチ素子が直列に接続されていることを特徴とする図4、図10等。3本実施の形態による高周波電力増幅装置は、第1、...、第nnは2以上の整数の差動増幅器と第1、...、第nのトランスフォーマを備え、第1、...、第nの差動増幅器の出力はそれぞれ第1、...、第nのトランスフォーマの1次コイルと接続され、第1、...、第nのトランスフォーマの2次コイルは並列に接続されており、少なくとも1つ以上の差動増幅器の差動出力間にインダクタとスイッチ素子が直列に接続されていることを特徴とする図5、図12等。4本実施の形態による高周波電力増幅装置は、第1、...、第nnは2以上の整数の差動増幅器と第1、...、第nのトランスフォーマを備え、第1、...、第nの差動増幅器の出力はそれぞれ第1、...、第nのトランスフォーマの1次コイルと接続され、第1、...、第nのトランスフォーマの2次コイルは並列に接続されており、少なくとも1つ以上の差動増幅器の差動出力間に容量とスイッチ素子が直列に接続されていることを特徴とする図5、図12、図14等。5本実施の形態による高周波電力増幅装置は、第1、...、第nnは2以上の整数の差動増幅器と第1、...、第nのトランスフォーマを備え、第1、...、第nの差動増幅器の出力はそれぞれ第1、...、第nのトランスフォーマの1次コイルと接続され、第1、...、第nのトランスフォーマの2次コイルは直列に接続されており、少なくとも1つ以上の差動増幅器の差動出力間にインダクタとスイッチ素子が直列に接続されていることを特徴とする図15、図23等。6本実施の形態による高周波電力増幅装置は、第1、...、第nnは2以上の整数の差動増幅器と第1、...、第nのトランスフォーマを備え、第1、...、第nの差動増幅器の出力はそれぞれ第1、...、第nのトランスフォーマの1次コイルと接続され、第1、...、第nのトランスフォーマの2次コイルは直列に接続されており、少なくとも1つ以上の差動増幅器の差動出力間にインダクタとスイッチ素子が直列に接続され、さらにそれと並列に、容量とスイッチ素子が直列に接続されていることを特徴とする図4、図15、図23等。7本実施の形態による高周波電力増幅装置は、第1、...、第nnは2以上の整数の差動増幅器と第1、...、第nのトランスフォーマを備え、第1、...、第nの差動増幅器の出力はそれぞれ第1、...、第nのトランスフォーマの1次コイルと接続され、第1、...、第nのトランスフォーマの2次コイルは直列に接続されており、少なくとも1つ以上の差動増幅器の差動出力間にスイッチ素子が接続されていることを特徴とする図6、図18、図24等。8本実施の形態による高周波電力増幅装置は、第1、...、第mnm,nは1以上の整数の差動増幅器と第1、...、第n1のトランスフォーマを備え、第1のトランスフォーマは第1、...、第mの差動増幅器の出力が各々接続された第1、...、第mの1次コイルと、それらが磁気的に結合した第1の2次コイルを有し、第m1、...、第mnの差動増幅器n個の出力はそれぞれ第2、...、第n1のトランスフォーマの1次コイルと接続され、第1、...、第n1のトランスフォーマの2次コイルは並列に接続されており、第1、...、第mnの差動増幅器のうちで少なくとも1つ以上の差動増幅器の差動出力間にインダクタとスイッチ素子が直列に接続されていることを特徴とする。これは、例えば、図25において、LD821とLD822の接続を並列に変更したような構成に該当する。9本実施の形態による高周波電力増幅装置は、第1、...、第mnm,nは1以上の整数の差動増幅器と第1、...、第n1のトランスフォーマを備え、第1のトランスフォーマは第1、...、第mの差動増幅器の出力が各々接続された第1、...、第mの1次コイルと、それらが磁気的に結合した第1の2次コイルを有し、第m1、...、第mnの差動増幅器n個の出力はそれぞれ第2、...、第n1のトランスフォーマの1次コイルと接続され、第1、...、第n1のトランスフォーマの2次コイルは直列に接続されており、第1、...、第mの差動増幅器のうちで少なくとも1つ以上の差動増幅器の差動出力間にインダクタとスイッチ素子が直列に接続されていることを特徴とする図25~図28等。10本実施の形態による高周波電力増幅装置は、前述した9の構成において、第m1、...、第mnの差動増幅器のうちで少なくとも1つ以上の差動増幅器の差動出力間に、インダクタとスイッチ素子が直列に接続されていることを特徴とする。11本実施の形態による高周波電力増幅装置は、前述した9の構成において、第1、...、第mnの差動増幅器のうちで少なくとも1つ以上の差動増幅器の差動出力間に、スイッチ素子が接続されていることを特徴とする。12本実施の形態による高周波電力増幅装置は、前述した9の構成において、第m1、...、第mnの差動増幅器のうちで少なくとも1つ以上の差動増幅器の差動出力間に、スイッチ素子が接続されていることを特徴とする。13本実施の形態による高周波電力増幅装置は、第1、...、第mnm,nは1以上の整数の差動増幅器と第1、第2のトランスフォーマを備え、第1のトランスフォーマは第1、...、第mの差動増幅器の出力が各々接続された第1、...、第mの1次コイルと、それらが磁気的に結合した第1の2次コイルを有し、第2のトランスフォーマは第m1、...、第mnの差動増幅器n個の出力が各々接続された第m1、...、第mnの1次コイルと、それらが磁気的に結合した第2の2次コイルを有し、第1と第2のトランスフォーマの2次コイルは並列に接続されており、第1、...、第mnの差動増幅器のうちで少なくとも1つ以上の差動増幅器の差動出力間にインダクタとスイッチ素子が直列に接続されていることを特徴とする。これは、例えば、図7の構成を2個設け、その2個の2次コイルを並列に接続したような構成に該当する。14本実施の形態による高周波電力増幅装置は、第1、...、第mnm,nは1以上の整数の差動増幅器と第1、第2のトランスフォーマを備え、第1のトランスフォーマは第1、...、第mの差動増幅器の出力が各々接続された第1、...、第mの1次コイルと、それらが磁気的に結合した第1の2次コイルを有し、第2のトランスフォーマは第m1、...、第mnの差動増幅器n個の出力が各々接続された第m1、...、第mnの1次コイルと、それらが磁気的に結合した第2の2次コイルを有し、第1と第2のトランスフォーマの2次コイルは直列に接続されており、第1、...、第mnの差動増幅器のうちで少なくとも1つ以上の差動増幅器の差動出力間にインダクタとスイッチ素子が直列に接続されていることを特徴とする。これは、例えば、図7の構成を2個設け、その2個の2次コイルを直列に接続したような構成に該当する。15本実施の形態による高周波電力増幅装置は、前述した14の構成において、第1、...、第mnの差動増幅器のうちで少なくとも1つ以上の差動増幅器の差動出力間にスイッチ素子が接続されていることを特徴とする。16本実施の形態による高周波電力増幅装置は、複数の差動増幅器と、それらの差動増幅器の出力がその1次コイルに接続されたトランスフォーマを備え、少なくとも1つ以上の差動増幅器の差動出力間にインダクタとスイッチ素子が直列に接続されていることを特徴とする。17本実施の形態による高周波電力増幅装置は、複数の差動増幅器と、それらの差動増幅器の出力がその1次コイルに接続されたトランスフォーマを備え、少なくとも1つ以上の差動増幅器の差動出力間に容量とスイッチ素子が直列に接続されていることを特徴とする。18本実施の形態による高周波電力増幅装置は、複数の差動増幅器と、それらの差動増幅器の出力がその1次コイルに接続されたトランスフォーマを備え、少なくとも1つ以上の差動増幅器の差動出力間にスイッチ素子が接続されていることを特徴とする。19本実施の形態による高周波電力増幅装置は、前述した1~18の構成において、スイッチ素子がFETよりなり、差動増幅器の差動出力とそのFETのソースおよびドレインの間にそれぞれ容量が接続され、FETと差動出力との間のDC接続が遮断されていることを特徴とする図32。20本実施の形態による高周波電力増幅装置は、前述した1~18の構成において、スイッチ素子がFETよりなり、トランスフォーマの1次コイルに供給される電源電圧が可変であり、差動増幅器の差動出力間に接続されたスイッチをオフさせる場合にはその電源電圧が高く制御され、差動増幅器の差動出力間に接続されたスイッチをオンさせる場合にはその電源電圧が低く制御されることを特徴とする図31。21本実施の形態による高周波電力増幅装置は、前述した1~18の構成において、各差動増幅器がそれぞれ電力レベルの異なる信号を出力することを特徴とする。22本実施の形態による高周波電力増幅装置は、前述した1~18の構成において、各差動増幅器がそれぞれ周波数の異なる信号を出力することを特徴とする。23本実施の形態による高周波電力増幅装置は、前述した1~22の構成において、複数の差動増幅器のうち1つのみが動作状態、他が非動作状態とされ、その動作状態の差動増幅器の差動出力間に接続されたスイッチはオフに制御され、非動作状態の差動増幅器のトランジスタはオフに制御され、非動作状態の差動増幅器の差動出力間に接続されたスイッチはオンに制御されることを特徴とする。"