半導体基板の表面上に電極パターンを形成する工程と、前記半導体基板の前記表面上において前記電極パターンを覆う絶縁膜を形成する工程と、成膜装置の基板支持台上に、前記絶縁膜が前記基板支持台に接するように前記半導体基板を取り付ける工程と、前記基板支持台に取り付けられた前記半導体基板の裏面上に前記成膜装置によって電極層を堆積する工程と、前記電極層を堆積する工程の後に、前記電極パターンの少なくとも一部が露出するように前記絶縁膜をパターニングする工程とを備える、半導体装置の製造方法。前記電極層を堆積する工程の後、かつ前記絶縁膜をパターニングする工程の前に、前記半導体基板をダイシングする工程をさらに備える、請求項1に記載の半導体装置の製造方法。前記半導体基板をダイシングする工程の後、かつ前記絶縁膜をパターニングする工程の前に、前記半導体基板の前記裏面をダイボンディングする工程をさらに備える、請求項2に記載の半導体装置の製造方法。前記絶縁膜をパターニングする工程によって露出された前記電極パターンの上へボンディングワイヤを接続する工程をさらに備える、請求項1~3のいずれかに記載の半導体装置の製造方法。前記絶縁膜をパターニングする工程は、前記絶縁膜を等方的にエッチングする工程を含み、前記絶縁膜をパターニングする工程の後に、前記絶縁膜をパターニングする工程によって露出された前記電極パターンの上にめっき膜を形成する工程をさらに備える、請求項1~4のいずれかに記載の半導体装置の製造方法。前記絶縁膜をエッチングする工程は、前記絶縁膜上にエッチングマスクを設ける工程を含む、請求項5に記載の半導体装置の製造方法。前記絶縁膜をエッチングする工程は、前記絶縁膜の一部の上にエッチング液を滴下することによって部分的に前記絶縁膜をエッチングする工程を含む、請求項5に記載の半導体装置の製造方法。前記絶縁膜をパターニングする工程は、前記絶縁膜をレーザエッチングする工程を含む、請求項1~4のいずれかに記載の半導体装置の製造方法。前記絶縁膜をレーザエッチングする工程は、前記絶縁膜の一部に粘着テープを貼り付ける工程と、レーザ光によって、前記粘着テープと、前記絶縁膜の前記粘着テープが貼り付けられた部分とを除去する工程とを含む、請求項8に記載の半導体装置の製造方法。前記絶縁膜は半絶縁性膜である、請求項1~9のいずれかに記載の半導体装置の製造方法。前記絶縁膜はポリイミド膜である、請求項1~9のいずれかに記載の半導体装置の製造方法。上記公報に記載の技術によれば、裏面電極が形成される際に、半導体基板の表面上のアルミ電極はMOSセル領域において露出している。よって裏面電極が形成される際にMOSセル領域においてアルミ電極にダメージが生じることがあった。具体的には、裏面電極の成膜のために半導体基板の表面が基板支持台によって支持される際に、成膜装置の基板支持台による圧迫によってMOSセル領域のアルミ電極に痕跡が残ることがあった。このような痕跡があると、外観検査において半導体装置が不良品と判断されたり、あるいは半導体装置の信頼性が低下したりすることがあった。本発明は、上記の課題に鑑みてなされたものであり、その目的は、電極パターンが基板支持台に直接押し付けられることによって生じる電極パターンへのダメージの発生を防止することができる半導体装置の製造方法を提供することである。本発明の半導体装置の製造方法は、以下の工程を有する。半導体基板の表面上に電極パターンが形成される。半導体基板の表面上において電極パターンを覆う絶縁膜が形成される。成膜装置の基板支持台上に、絶縁膜が基板支持台に接するように半導体基板が取り付けられる。基板支持台に取り付けられた半導体基板の裏面上に成膜装置によって電極層が堆積される。電極層が堆積された後に、電極パターンの少なくとも一部が露出するように絶縁膜がパターニングされる。なお絶縁膜は半絶縁膜であってもよい。本発明によれば、電極パターンを覆う絶縁膜のパターニングは、電極層を堆積した後に行われる。これにより、絶縁膜のパターニングによって露出される電極パターンは、電極層が堆積される際にはまだ絶縁膜によって覆われており、よって基板支持台に直接押し付けられることがない。よって電極パターンが基板支持台に直接押し付けられることによって生じる電極パターンへのダメージの発生を防止することができる。以下、本発明の実施の形態について図に基づいて説明する。実施の形態1図1および図2を参照して、本実施の形態の半導体装置91は、回路基板90と、半導体素子81と、ボンディングワイヤ61および62とを有する。半導体素子81は、たとえば、IGBT、MOSFET、またはダイオードである。半導体素子81は、好ましくは電力用半導体素子である。また半導体素子81は、好ましくは、縦型素子である。半導体素子81は、半導体基板40と、裏面電極44電極層と、表面電極41および42電極パターンと、めっき膜51および52と、保護膜43絶縁膜とを有する。半導体基板40は、互いに対向する表面S1および裏面S2を有する。また半導体基板40は、平面視図1において、セル領域CLおよびガードリング領域GRを有する。ガードリング領域GRはセル領域CLを囲んでいる。セル領域CLは、半導体素子81の主要部であり、半導体素子81がスイッチング素子である場合、その主電流のスイッチングが行われる領域を含む。ガードリング領域GRは、半導体素子81の耐圧を向上させるためのものである。ガードリング領域GRにおける表面S1上には、ガードリング図示せずが形成されている。半導体基板40の裏面S2上には裏面電極44が形成されている。裏面電極44は、通常、積極的なパターニングがなされておらず、裏面S2のほぼ全体を覆っていてもよい。半導体素子81は、裏面電極44が回路基板90上に接合されることによって、回路基板90にダイボンディングされている。半導体基板40の表面S1上には表面電極41および42が形成されている。表面電極41および42の各々は、表面S1の一部の上に設けられている。表面電極41および42の材料は、たとえばアルミニウムである。表面電極41および42が形成された表面S1を覆うように保護膜43が形成されている。保護膜43は、表面電極41および42の各々の少なくとも一部を露出するように、開口部P1を有する。表面電極41を露出する開口部P1内において表面電極41上にめっき膜51が形成されており、また表面電極42を露出する開口部P1内において表面電極42上にめっき膜52が形成されている。開口部P1の内壁はオーバーハングした部分を有し、この部分の下方にできた空間の少なくとも一部がめっき膜51または52によって埋められている。保護膜43は絶縁膜である。絶縁膜は半絶縁膜であってもよく、具体的には半絶縁性シリコン窒化膜sinSiNであってもよい。あるいは保護膜43は半絶縁膜でない通常の絶縁膜であってもよく、具体的にはポリイミド膜であってもよい。また絶縁膜はガラス膜であってもよい。ボンディングワイヤ61の一方端はめっき膜51を介して表面電極41に接続されており、またボンディングワイヤ62の一方端はめっき膜52を介して表面電極42に接続されている。ボンディングワイヤ61および62の各々の他方端は、半導体装置91が有する他の部材図示せずに接続されていてもよい。この他の部材は、たとえば、電極基板、または他の半導体素子である。他の半導体素子は、たとえば還流ダイオードである。次に半導体装置91の製造方法について説明する。図3を参照して、半導体基板40としての半導体ウエハが準備される。次に半導体ウエハに複数のチップ領域CHが形成される。たとえば半導体素子81がIGBTまたはMOSFETの場合、チップ領域CHを形成する工程は、ゲート絶縁膜を形成する工程を含む。また複数のチップ領域CHを形成する工程は、各チップ領域CHにおいてセル領域CLおよびガードリング領域GRを形成する工程を含む。図4を参照して、半導体基板40の表面S1上に表面電極41および42が形成される。たとえば、半導体基板40上へのアルミニウム膜の成膜と、そのパターニングとが行われる。図5を参照して、半導体基板40の表面S1上において表面電極41および42を覆う保護膜43が形成される。図6を参照して、基板支持台100を有する成膜装置が準備される。成膜装置は、たとえばスパッタリング成膜装置である。この成膜装置の基板支持台100上に、保護膜43が基板支持台100に接するように、半導体基板40が取り付けられる。好ましくは基板支持台100は、半導体基板40と基板支持台100とが互いに押し付け合うように構成されており、たとえば、静電チャック、真空チャック、または機械的チャックを有する。図7を参照して、基板支持台100に取り付けられた半導体基板40の裏面S2上に、図中矢印で示すように、成膜装置によって裏面電極44が堆積される。さらに図8を参照して、裏面電極44が形成された半導体基板40が、基板支持台100から取り外される。図9を参照して、保護膜43上にエッチングマスク200が載置される。エッチングマスク200は、表面電極41および42の各々の上方において貫通孔THを有する。エッチングマスク200の材料は、たとえばステンレス鋼である。図10を参照して、エッチングマスク200の貫通孔TH内にエッチング液300が入れられる。エッチング液300は、たとえばフッ素系のものである。図11を参照して、エッチングマスク200の貫通孔TH内に入れられたエッチング液300が保護膜43をウエットエッチングすることによって、表面電極41および42の各々の一部が露出するように保護膜43がパターニングされる。これにより保護膜43に開口部P1が形成される。ウエットエッチングは一般に等方的であり、よってサイドエッチングが生じる。開口部P1の内壁は、サイドエッチングに起因して、オーバーハングした部分を有する。さらに図12を参照して、エッチング液300が除去される。図13を参照して、保護膜43がパターニングされることによって露出された表面電極41および42のそれぞれの上に、めっき膜51および52が形成される。めっき膜51および52の材料は、たとえばアルミニウムまたは銅である。さらに図14を参照して、エッチングマスク200が取り外される。図15を参照して、半導体基板40がダイシングラインDLに沿ってダイシングされる。これにより複数のチップ領域CHが互いに分離される。図16を参照して、上記ダイシングによって、半導体素子81が得られる。再び図1および図2を参照して、半導体素子81の回路基板90へのダイボンディングが行われる。次に半導体素子81のワイヤボンディングが行われる。具体的には、めっき膜51および52のそれぞれにボンディングワイヤ61および62が接続される。言い換えると、表面電極41上へめっき膜51を介してボンディングワイヤ61が接続され、また表面電極42上へめっき膜52を介してボンディングワイヤ62が接続される。これにより半導体装置91が得られる。本実施の形態によれば、表面電極41および42を覆う保護膜43のパターニング図11は、裏面電極44図7を堆積した後に行われる。これにより、保護膜43のパターニングによって露出される表面電極41および42は、裏面電極44が堆積される際にはまだ保護膜43によって覆われており、よって基板支持台100図7に直接押し付けられることがない。よって表面電極41および42が基板支持台100に直接押し付けられることによって生じる表面電極41および42へのダメージの発生を防止することができる。また保護膜43のエッチングによって露出された表面電極41および42のそれぞれの上にめっき膜51および52が形成される。これにより、保護膜43の開口部P1の内壁がオーバーハングすることによって形成された隙間、言い換えると、保護膜43の表面と表面電極41および42のそれぞれとの間にサイドエッチングに起因して生じた隙間を、めっき膜51および52によって埋めることができる。ただしこの隙間が問題とならない場合は、めっき膜51および52の形成が省略されてもよい。なおこの隙間の大きさを抑制するには、保護膜43のエッチングに、より異方性の大きいエッチング法を用いればよい。なお本実施の形態においては、2つの表面電極41および42を有する半導体素子81について説明したが、表面電極41および42の数は任意である。半導体素子81がIGBTの場合、表面電極41および42のそれぞれがゲート電極およびエミッタ電極であってもよい。半導体素子81がMOSFETの場合、表面電極41および42のそれぞれが、ゲート電極およびソース電極であってもよい。半導体素子81がダイオードである場合、表面電極41および42の2つの電極の代わりに、1つのアノード電極またはカソード電極が設けられてもよい。また半導体素子81は終端構造としてガードリングを有するガードリング領域GRを含むが、ガードリングの代わりに他の終端構造が用いられてもよく、たとえばリサーフ構造を有するリサーフ領域が設けられてもよい。また保護膜43をエッチングするのに、ウエットエッチング法に代わってドライエッチング法が用いられてもよい。また保護膜43が半絶縁膜の場合、保護膜43中に微小な電流が流れ得るので、保護膜43が半絶縁膜でない絶縁膜の場合に比して、保護膜43内における電位差の発生を抑制することができる。これにより、ガードリング領域GRによる耐圧向上の効果をより高めることができる。実施の形態2本実施の形態においては、まず図8に示す工程までが、実施の形態1と同様に行われる。図17を参照して、半導体基板40がダイシングされることで、複数のチップ領域CHが互いに分離される。図18を参照して、裏面電極44と回路基板90とが接合されることにより半導体基板40の裏面S2がダイボンディングされる。図19~図24のそれぞれを参照して、図9~図14とほぼ同様の工程が行われる。図1および図2を参照して、実施の形態1と同様のワイヤボンディングが行われることで実施の形態1の半導体装置91とほぼ同様のものが得られる。本実施の形態によれば、裏面電極44が堆積された後、かつ保護膜43がパターニングされる前に、半導体基板40がダイシングされる。これにより、表面電極41および42を覆う保護膜43のパターニングは、ダイシング後に行われる。よって、保護膜43のパターニングによって露出される表面電極41および42は、ダイシングの際にはまだ保護膜43によって覆われている。よってダイシングの際に表面電極41および42に生じるダメージを防止することができる。また半導体基板40がダイシングされた後、かつ保護膜43がパターニングされる前に、半導体基板40の裏面がダイボンディングされる。これにより、表面電極41および42を覆う保護膜43のパターニングは、ダイボンディング後に行われる。よって、保護膜43のパターニングによって露出される表面電極41および42は、ダイボンディングの際にはまだ保護膜43によって覆われている。よってダイボンディングの際に表面電極41および42に生じるダメージを防止することができる。実施の形態3本実施の形態においては、まず図8に示す工程までが、実施の形態1と同様に行われる。図25を参照して、表面電極41および42のそれぞれの上方において、保護膜43の上にエッチング液301が、図中矢印DRに示すように滴下される。エッチング液の滴下は、たとえば、エッチング液301の吐出装置201によって行われ得る。これにより保護膜43上の一部に選択的にエッチング液301が供給される。さらに図26を参照して、エッチング液301によるウエットエッチングにより保護膜43に、実施の形態1と同様、開口部P1が形成される。この後、めっき膜51および52の形成、ダイシング、ダイボンディング、およびワイヤボンディングが実施の形態1と同様に行われることで、実施の形態1の半導体装置91とほぼ同様のものが得られる。本実施の形態によれば、保護膜43の一部の上にエッチング液301図25を滴下することによって、部分的に保護膜43がエッチングされる。これにより、エッチングマスク200図19を用いることなく、保護膜43の一部をエッチングすることができる。なおはじめに実施の形態1の図8に示す工程までが行われる代わりに、実施の形態2の図18に示す工程までが行われてもよい。この場合、ダイシングされることによって互いに分離されたチップ領域CHの各々に形成された保護膜43上に、エッチング液301が滴下される。実施の形態4図27を参照して、本実施の形態の半導体装置92は、半導体装置91図2の半導体素子81の代わりに、半導体素子82を有する。半導体素子82においては、保護膜43には、保護膜43の厚さ方向にほぼ平行な内壁を有する開口部P2が設けられている。なお半導体素子82にはめっき膜51および52図2が設けられていない。なお、上記以外の構成については、上述した実施の形態1の構成とほぼ同じであるため、同一または対応する要素について同一の符号を付し、その説明を繰り返さない。次に半導体装置92の製造方法について説明する。まず図8に示す工程までが実施の形態1と同様に行われる。図28を参照して、表面電極41および42のそれぞれの上方において保護膜43の上に粘着テープ401および402が貼り付けられる。図29を参照して、粘着テープ401および402のそれぞれを目標としてレーザ光403および404が照射される。さらに図30を参照して、レーザ光403および404によるレーザエッチングによって、粘着テープ401および402と、保護膜43のうち粘着テープ401および402が貼り付けられた部分とが除去される。これにより保護膜43に開口部P2が形成される。再び図27を参照して、ダイシング、ダイボンディング、およびワイヤボンディングが実施の形態1と同様に行われることで、半導体装置92が得られる。本実施の形態によれば保護膜43を非等方性エッチングによって加工することができる。これにより開口部P1図2におけるサイドエッチングを抑制することができる。よって実施の形態1において説明した隙間の形成を抑制することができる。なお本実施の形態においてはレーザ光403および404の照射の際に粘着テープ401および402が目標とされたが、粘着テープ401および402の代わりに他の目標物が設けられてもよく、たとえばエッチングマスク200図9を用いてその貫通孔THが目標とされてもよい。この場合、エッチングマスク200の貫通孔THによってレーザ光403および404の照射範囲が規制されてもよい。また保護膜43を介して表面電極41および42が十分に認識可能な場合は、目標物を別途設けることなく、レーザ光403および404が照射され得る。またはじめに実施の形態1の図8に示す工程までが行われる代わりに、実施の形態2の図18に示す工程までが行われてもよい。この場合、ダイシングされることによって互いに分離されたチップ領域CHの各々に形成された保護膜43上にレーザ光403および404が照射される。今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。