ゲート信号線と、前記ゲート信号線に選択信号及び非選択信号を出力する、第1のゲートドライバ回路及び第2のゲートドライバ回路と、前記ゲート信号線と電気的に接続され、前記選択信号及び前記非選択信号が入力される複数の画素と、を有し、前記ゲート信号線が選択される期間において、前記第1のゲートドライバ回路及び前記第2のゲートドライバ回路の双方は、前記ゲート信号線に前記選択信号を出力し、前記ゲート信号線が選択されない期間において、前記第1のゲートドライバ回路及び前記第2のゲートドライバ回路の一方は、前記ゲート信号線に前記非選択信号を出力し、前記第1のゲートドライバ回路及び前記第2のゲートドライバ回路の他方は、前記ゲート信号線に前記選択信号及び前記非選択信号を出力しないことを特徴とする半導体装置。請求項1において、前記第1のゲートドライバ回路及び前記第2のゲートドライバ回路は、前記複数の画素を有する画素部を挟んで配置されることを特徴とする半導体装置。請求項1又は請求項2において、前記複数の画素のうち前記選択信号が出力された前記ゲート信号線に対応する画素に、ビデオ信号を書き込むソースドライバ回路を有することを特徴とする半導体装置。請求項1乃至請求項3のいずれか一項において、前記複数の画素の一つは、ゲートが前記ゲート信号線と電気的に接続され、ソース又はドレインがソース線と電気的に接続されたトランジスタを有することを特徴とする半導体装置。請求項1乃至請求項4のいずれか一項に記載の半導体装置を用いた表示装置。図58を参照して説明した表示装置のように、ゲートドライバ回路を画素部の左右に分割した構成を有する表示装置では、ゲート線ゲート信号線ともいう。が選択される期間選択期間ともいう。において、第1のゲートドライバ回路及び第2のゲートドライバ回路の一方からゲート線に信号が出力される。また、ゲート線が選択されない期間非選択期間ともいう。では、第1のゲートドライバ回路及び第2のゲートドライバ回路の両方から、ゲート線に信号が出力されない。本発明の一態様では、選択期間においてゲート信号線に出力される信号の遅延又はなまりが低減された半導体装置を提供することを課題とする。または、本発明の一態様では、第1のゲートドライバ回路及び第2のゲートドライバ回路が有するトランジスタの劣化が抑制された半導体装置を提供することを課題とする。または、本発明の一態様では、ゲート信号線の電位の立ち上がり時間又は立ち下がり時間が短い半導体装置を提供することを課題とする。本発明の一態様は、ゲート信号線と、ゲート信号線に選択信号及び非選択信号を出力する、第1のゲートドライバ回路及び第2のゲートドライバ回路と、ゲート信号線と電気的に接続され、選択信号及び非選択信号が入力される複数の画素と、を有する半導体装置であって、ゲート信号線が選択される期間において、第1のゲートドライバ回路及び第2のゲートドライバ回路の双方は、ゲート信号線に選択信号を出力し、ゲート信号線が選択されない期間において、第1のゲートドライバ回路及び第2のゲートドライバ回路の一方は、ゲート信号線に非選択信号を出力し、第1のゲートドライバ回路及び第2のゲートドライバ回路の他方は、ゲート信号線に選択信号及び非選択信号を出力しない。また、第1のゲートドライバ回路及び第2のゲートドライバ回路は、複数の画素を有する画素部を挟んで配置されてもよい。また、半導体装置は、選択信号が出力されたゲート信号線に対応する画素にビデオ信号を書き込むソースドライバ回路を有していてもよい。本発明の一態様は、選択期間においてゲート信号線に出力される信号の遅延又はなまりが低減された半導体装置を提供することができる。または、本発明の一態様は、第1のゲートドライバ回路及び第2のゲートドライバ回路が有するトランジスタの劣化が抑制された半導体装置を提供することができる。または、本発明の一態様は、ゲート信号線の電位の立ち上がり時間又は立ち下がり時間が短い半導体装置を提供することができる。本発明を説明するための実施の形態の一例について、図面を参照して以下に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。従って、本発明は、以下に示す実施の形態の記載内容に限定して解釈されるものではないものとする。なお、図面を参照するにあたり、異なる図面間において、同じものを指し示す符号を共通して用いる場合がある。また、異なる図面間において、同様のものを指し示す際には同じハッチパターンを使用し、符号を付さない場合がある。なお、各実施の形態の内容を互いに適宜組み合わせることができる。また、各実施の形態の内容を互いに適宜置き換えることができる。また、本明細書において用いる第kkは自然数という用語は、構成要素の混同を避けるために付したものであり、数的に限定するものではない。なお、一般に、二点間における電位の差電位差ともいう。を電圧という。しかし、電子回路では、回路図等において、ある一点の電位と基準となる電位基準電位ともいう。との電位差を用いることがある。また、電圧と電位はいずれも、単位としてボルトVを用いることがある。そこで、本明細書では、特に指定する場合を除き、ある一点の電位と基準電位との電位差を、当該一点の電圧として用いる場合がある。なお、本明細書において、トランジスタは少なくとも3つの端子ソース、ドレイン、及びゲートを有し、1つの端子の電位により他の2つの端子間の導通が制御される構成を有する。また、トランジスタの構造や動作条件等によって、トランジスタのソースとドレインが互いに入れ替わる場合がある。なお、ソースとは、ソース電極の一部若しくは全部、又は、ソース配線の一部若しくは全部のことをいう。また、ソース電極とソース配線とを区別せずに、ソース電極及びソース配線の両方の機能を有する導電層をソースという場合がある。また、ドレインとは、ドレイン電極の一部若しくは全部、又は、ドレイン配線の一部若しくは全部のことをいう。また、ドレイン電極とドレイン配線とを区別せずに、ドレイン電極及びドレイン配線の両方の機能を有する導電層をドレインという場合がある。また、ゲートとは、ゲート電極の一部若しくは全部、又は、ゲート配線の一部若しくは全部のことをいう。また、ゲート電極とゲート配線とを区別せずに、ゲート電極及びゲート配線の両方の機能を有する導電層をゲートという場合がある。なお、本明細書において、AとBとが接続されているとは、AとBとが直接接続されているものの他に、電気的に接続されているものを含むものとする。具体的には、トランジスタ等のスイッチとして機能する素子を介してAとBとが接続され、当該スイッチとして機能する素子が、導通状態であるときにAとBとが概略同電位である場合や、抵抗素子を介してAとBとが接続され、当該抵抗素子の両端に発生する電位差が、AとBとを含む回路の所定の動作に影響を与えない程度である場合等、回路の動作を説明する上で、AとBとの間の部分が、同じノードであると捉えて差し支えない状態にある場合に、AとBとが接続されているという。なお、本明細書において、概ねとは、ノイズによる誤差、プロセスのばらつきによる誤差、素子の作製工程のばらつきによる誤差、又は測定誤差等の、様々な誤差を含むものとする。なお、本明細書において、Lレベルの信号L信号ともいう。の電位をV1とし、Hレベルの信号H信号ともいう。の電位をV2V2>V1とする。また、L信号の電位、Lレベルの電位、又は電圧V1と記載する場合は、これらの電位が概ねV1であるものとし、H信号の電位、Hレベルの電位、又は電圧V2と記載する場合は、これらの電位が概ねV2であるものとする。実施の形態1本実施の形態では、ゲートドライバ回路ゲートドライバともいう。を有する半導体装置について、図1A~図3Cを参照して説明する。図1Aに、ゲートドライバ回路を有する半導体装置の構成の一例を示す。また、図1Bは、半導体装置の動作の一例を示すタイミングチャートである。なお、半導体装置は、ゲートドライバ回路の他にも、ソースドライバ回路ソースドライバともいう。、制御回路等を有していてもよい。図1Aにおいて、半導体装置は、画素部50と、第1のゲートドライバ回路51と、第2のゲートドライバ回路52と、第1のゲートドライバ回路51及び第2のゲートドライバ回路52に接続されたゲート線54ゲート信号線ともいう。を有する。図1Aでは、半導体装置が有する複数のゲート線G1~ゲート線Gmmは自然数のうち、ゲート線Gi~ゲート線Gi2iは1~m-2のいずれか一つを示している。ゲート線54が選択される場合、ゲートドライバ回路51及びゲートドライバ回路52から、ゲート線54にH信号が入力される。このように、ゲートドライバ回路51及びゲートドライバ回路52の両方からH信号が入力されることによって、ゲート線54の電位の立ち上がり時間又は立ち下がり時間を短くすることができ、また、ゲート線54に出力される信号の遅延又はなまりを低減することができる。一方、ゲート線54が選択されない場合、ゲートドライバ回路51及びゲートドライバ回路52の一方から、ゲート線54にL信号が出力され、他方からはゲート線54に信号が出力されない。よって、当該他方のゲートドライバ回路が有するトランジスタの一部又は全てをオフにすることができる。また、図1Aに示す半導体装置の動作の一例について、以下に説明する。図2A~図2Cはkフレーム目、図3A~図3Cはk1フレーム目における半導体装置の動作の一例を示す。なお、図2A~図3Cにおいて、矢印は、ゲートドライバ回路第1のゲートドライバ回路51又は第2のゲートドライバ回路52がゲート線54に信号を出力することを意味し、×印は、ゲートドライバ回路がゲート線54に信号を出力しないことを意味する。ここで、ゲートドライバ回路がゲート線54に出力する信号の種類によって、矢印の向きを使い分ける。ゲートドライバ回路がゲート線54に、信号例えば、非選択信号を出力する場合は、矢印の向きをゲート線54からゲートドライバ回路への方向とする。一方、ゲートドライバ回路がゲート線54に、上記信号例えば、非選択信号とは別の信号例えば、選択信号を出力する場合は、矢印の向きをゲートドライバ回路からゲート線54への方向とする。図2Aに示すように、kフレーム目において、ゲート線Giが選択され、ゲート線Gi1及びゲート線Gi2が選択されない場合図1Bの期間k_iに対応、ゲートドライバ回路51及びゲートドライバ回路52からゲート線GiにH信号が出力される。また、ゲートドライバ回路51からゲート線Gi1及びゲート線Gi2にL信号が出力され、ゲートドライバ回路52からゲート線Gi1及びゲート線Gi2に信号が出力されない。よって、ゲートドライバ回路52が有するトランジスタの一部又は全てをオフにすることができる。次に、図3Aに示すように、k1フレーム目において、ゲート線Giが選択され、ゲート線Gi1及びゲート線Gi2が選択されない場合図1Bの期間k1_iに対応、ゲートドライバ回路51及びゲートドライバ回路52からゲート線GiにH信号が出力される。また、ゲートドライバ回路51からゲート線Gi1及びゲート線Gi2に信号が出力されず、ゲートドライバ回路52からゲート線Gi1及びゲート線Gi2にL信号が出力される。よって、ゲートドライバ回路51が有するトランジスタの一部又は全てをオフにすることができる。同様に、図2Bに示すように、kフレーム目において、ゲート線Gi1が選択され、ゲート線Gi及びゲート線Gi2が選択されない場合、ゲートドライバ回路51及びゲートドライバ回路52からゲート線Gi1にH信号が出力される。また、ゲートドライバ回路51からゲート線Gi及びゲート線Gi2にL信号が出力され、ゲートドライバ回路52からゲート線Gi及びゲート線Gi2に信号が出力されない。よって、ゲートドライバ回路52が有するトランジスタの一部又は全てをオフにすることができる。次に、図3Bに示すように、k1フレーム目において、ゲート線Gi1が選択され、ゲート線Gi及びゲート線Gi2が選択されない場合、ゲートドライバ回路51及びゲートドライバ回路52からゲート線Gi1にH信号が出力される。また、ゲートドライバ回路51からゲート線Gi及びゲート線Gi2に信号が出力されず、ゲートドライバ回路52からゲート線Gi及びゲート線Gi2にL信号が出力される。よって、ゲートドライバ回路51が有するトランジスタの一部又は全てをオフにすることができる。同様に、図2Cに示すように、kフレーム目において、ゲート線Gi2が選択され、ゲート線Gi及びゲート線Gi1が選択されない場合、ゲートドライバ回路51及びゲートドライバ回路52からゲート線Gi2にH信号が出力される。また、ゲートドライバ回路51からゲート線Gi及びゲート線Gi1にL信号が出力され、ゲートドライバ回路52からゲート線Gi及びゲート線Gi1に信号が出力されない。よって、ゲートドライバ回路52が有するトランジスタの一部又は全てをオフにすることができる。次に、図3Cに示すように、k1フレーム目において、ゲート線Gi2が選択され、ゲート線Gi及びゲート線Gi1が選択されない場合、ゲートドライバ回路51及びゲートドライバ回路52からゲート線Gi2にH信号が出力される。また、ゲートドライバ回路51からゲート線Gi及びゲート線Gi1に信号が出力されず、ゲートドライバ回路52からゲート線Gi及びゲート線Gi1にL信号が出力される。よって、ゲートドライバ回路51が有するトランジスタの一部又は全てをオフにすることができる。このようにして、選択されないゲート線54には、ゲートドライバ回路51及びゲートドライバ回路52の一方からは信号が出力されないので、当該一方のゲートドライバ回路が有するトランジスタの一部又は全てをオフにすることができる。よって、当該トランジスタの劣化を抑制することができる。実施の形態2本実施の形態では、ゲートドライバ回路の構成及び動作について説明する。<ゲートドライバ回路の構成>ゲートドライバ回路の構成について、図4Aを参照して説明する。図4Aに、ゲートドライバ回路の構成の一例を示す。ゲートドライバ回路は、回路10Aと回路10Bとを有する。なお、図4Aでは、ゲートドライバ回路が、回路10Aと回路10Bの2つの回路を有する場合を示しているが、ゲートドライバ回路が、回路10Aと回路10Bを含む3つ以上の回路を有していてもよい。回路10Aは配線11と接続され、回路10Bは配線11と接続される。配線11に回路10A又は回路10Bから信号が入力され、配線11は、信号線としての機能を有する。なお、回路10A及び回路10Bとは別の回路から、配線11に信号が入力されてもよい。なお、図4Aのゲートドライバ回路を、画素部を有する表示装置に用いる場合、配線11は画素部に延伸して配置され、画素部を構成する画素のトランジスタ例えば、スイッチングトランジスタ、選択トランジスタ等のゲートと接続される。この場合、配線11はゲート線ゲート信号線ともいう。、走査線、又は電源線としての機能を有する。または、配線11に回路10A又は回路10Bから一定の電圧が供給され、配線11は、電源線としての機能を有する。なお、回路10A及び回路10Bとは別の回路から、配線11に電圧が入力されてもよい。次に、回路10Aと回路10Bの機能について説明する。回路10Aは、配線11に信号例えば、選択信号又は非選択信号を出力するタイミングを制御する機能を有する。または、回路10Aは、配線11に信号を出力しないタイミングを制御する機能を有する。または、回路10Aは、ある期間において配線11に信号例えば、非選択信号を出力し、別の期間では配線11に別の信号例えば、選択信号を出力する機能を有する。または、回路10Aは、ある期間において配線11に信号例えば、選択信号又は非選択信号を出力し、別の期間において配線11に信号を出力しない機能を有する。このように、回路10Aは、駆動回路、又は制御回路としての機能を有する。なお、回路10Aは、配線11にさらに別の信号を出力してもよい。この場合、回路10Aは、配線11に3種類以上の信号を出力することができる。回路10Bは、配線11に信号例えば、選択信号又は非選択信号を出力するタイミングを制御する機能を有する。または、回路10Bは、配線11に信号を出力しないタイミングを制御する機能を有する。または、回路10Bは、ある期間において配線11に信号例えば、非選択信号を出力し、別の期間では配線11に別の信号例えば、選択信号を出力する機能を有する。または、回路10Bは、ある期間において配線11に信号例えば、選択信号又は非選択信号を出力し、別の期間において配線11に信号を出力しない機能を有する。このように、回路10Bは、駆動回路、又は制御回路としての機能を有する。なお、回路10Bは、配線11にさらに別の信号を出力してもよい。この場合、回路10Bは、配線11に3種類以上の信号を出力することができる。<ゲートドライバ回路の動作>図4Aのゲートドライバ回路の動作について、図4B及び図5A~図5Iを参照して説明する。図4Bに、ゲートドライバ回路の動作の一例を示す。図4Bでは、ゲートドライバ回路が行う各動作における、回路10Aの出力信号OUTA及び回路10Bの出力信号OUTBを示している。図5A~図5Iは、図4Aのゲートドライバ回路が行う各動作の一例に対応する模式図である。なお、図4Aのゲートドライバ回路は、回路10Aと回路10Bのそれぞれが、配線11に信号例えば、非選択信号を出力する場合と、回路10Aと回路10Bのそれぞれが、配線11に当該信号とは別の信号例えば、選択信号を出力する場合と、回路10Aと回路10Bのそれぞれが、配線11に信号例えば、非選択信号及び選択信号を出力しない場合と、を適宜組み合わせることによって、図4Bに示す9つの動作を行うことができる。本実施の形態では、上記9つの動作について説明する。なお、図4Aのゲートドライバ回路は、9つの動作の全てを行う必要はなく、9つの動作の一部を選択して行うことができる。また、図4Aのゲートドライバ回路は、この9つの動作以外の動作を行ってもよい。なお、図4Bにおいて、○は、回路回路10A又は回路10Bが配線11に信号例えば、非選択信号を出力することを意味する。◎は、回路が配線11に当該信号とは別の信号例えば、選択信号を出力することを意味する。×は、回路が配線11に信号例えば、非選択信号及び選択信号を出力しないことを意味する。なお、図5A~図5Iの模式図において、矢印は、回路回路10A又は回路10Bが配線11に信号を出力することを意味し、×印は、回路が配線11に信号を出力しないことを意味する。ここで、回路が配線11に出力する信号の種類によって、矢印の向きを使い分ける。回路が配線11に、信号例えば、非選択信号を出力する場合は、矢印の向きを配線11から回路への方向とする。一方、回路が配線11に、上記信号例えば、非選択信号とは別の信号例えば、選択信号を出力する場合は、矢印の向きを回路から配線11への方向とする。なお、図5A~図5Iの模式図において、矢印の向きは、電流の向き及び電流が生じることを示すものではなく、回路回路10A又は回路10Bから配線11に信号が出力されることを意味する。なお、電流の向きは、配線11の電位によって決まる。また、回路から出力される信号の電位と配線11の電位とがおおむね等しいと、電流が生じない又は電流が微少になることがある。図4Aのゲートドライバ回路の動作の一例について、以下に説明する。図5Aの動作1では、回路10Aは配線11に信号例えば、非選択信号を出力し、回路10Bは配線11に信号例えば、非選択信号を出力する。図5Bの動作2では、回路10Aは配線11に信号例えば、非選択信号を出力し、回路10Bは配線11に信号を出力しない。図5Cの動作3では、回路10Aは配線11に信号を出力せず、回路10Bは配線11に信号例えば、非選択信号を出力する。図5Dの動作4では、回路10Aは配線11に信号を出力せず、回路10Bは配線11に信号を出力しない。図5Eの動作5では、回路10Aは配線11に別の信号例えば、選択信号を出力し、回路10Bは配線11に別の信号例えば、選択信号を出力する。図5Fの動作6では、回路10Aは配線11に別の信号例えば、選択信号を出力し、回路10Bは配線11に信号を出力しない。図5Gの動作7では、回路10Aは配線11に信号を出力せず、回路10Bは配線11に別の信号例えば、選択信号を出力する。図5Hの動作8では、回路10Aは配線11に信号例えば、非選択信号を出力し、回路10Bは配線11に別の信号例えば、選択信号を出力する。図5Iの動作9では、回路10Aは配線11に別の信号例えば、選択信号を出力し、回路10Bは配線11に信号例えば、非選択信号を出力する。以上のように、図4Aのゲートドライバ回路は、様々な動作を行うことができる。次に、それぞれの動作における利点について説明する。動作1及び動作5において、回路10Aと回路10Bが配線11に同じ信号を出力することにより、配線11の電位をノイズが少なく安定した値にすることができる。例えば、配線11と接続された画素に本来書き込まれるべきでない信号例えば、別の行の画素に入力されるビデオ信号が書き込まれるのを防止することができる。または、配線11と接続された画素が保持するビデオ信号の電位が変化するのを防止することができる。これらの結果、表示装置の表示品位の向上を図ることができる。また、動作1及び動作5において、回路10Aと回路10Bが配線11に同じ信号を出力することにより、配線11の電位の変化を急峻にする例えば、立ち上がり時間を短くする又は立ち下がり時間を短くすることができる。よって、配線11の電位のなまりを低減することができる。例えば、配線11と接続された画素に本来書き込まれるべきでない信号例えば、前の行の画素に入力されるビデオ信号が書き込まれるのを防止することができる。この結果、クロストークを低減することができるので、表示装置の表示品位の向上を図ることができる。動作8及び動作9において、回路10Aと回路10Bが配線11に別々の信号例えば、選択信号及び非選択信号を出力することにより、配線11の電位を、回路10Aが出力する信号の電位と、回路10Bが出力する信号の電位との間の電位にすることができる。そのため、配線11の電位を精度良く制御することができる。動作2、動作3、動作6、及び動作7において、回路10A及び回路10Bの一方から配線11に信号を出力することにより、回路10Aと回路10Bの他方は信号を出力しないため、当該信号を出力しない回路が有するトランジスタをオフにすることができる。よって、当該トランジスタの劣化を抑制することができる。動作4において、回路10A及び回路10Bから配線11に信号を出力しないため、回路10Aと回路10Bが有するトランジスタをオフにすることができる。よって、当該トランジスタの劣化を抑制することができる。上記のように、動作2、動作3、動作4、動作6、動作7において、トランジスタの劣化を抑制することができるため、トランジスタの半導体層として、非晶質半導体若しくは微結晶半導体等の非単結晶半導体、有機半導体、又は酸化物半導体等の、劣化しやすい材料を用いることができる。よって、半導体装置を作製する際に、工程数を削減し、歩留まりを高くし、又はコストを削減することができる。また、半導体装置の作製方法が容易になるため、表示装置を大型にすることができる。また、動作2、動作3、動作4、動作6、動作7において、トランジスタの劣化を抑制することができるため、トランジスタの劣化を考慮してトランジスタのチャネル幅を大きくする必要がない。このため、トランジスタのチャネル幅を小さくすることができるので、レイアウト面積を小さくすることができる。特に、本実施の形態のゲートドライバ回路を表示装置に用いる場合、ゲートドライバ回路のレイアウト面積を小さくすることができるので、画素の解像度を高くすることができる。また、上記のように、動作2、動作3、動作4、動作6、動作7において、トランジスタのチャネル幅を小さくすることができるので、ゲートドライバ回路の負荷を小さくすることができる。そのため、本実施の形態のゲートドライバ回路に信号等を供給する回路例えば、外部回路の電流供給能力を小さくすることができる。この結果、当該信号等を供給する回路の規模を小さくすること、又は、当該信号等を供給する回路として用いられるICチップの数を減らすことができる。また、ゲートドライバ回路の負荷を小さくすることができるため、ゲートドライバ回路の消費電力を低減することができる。次に、図4Aのゲートドライバ回路の動作が、図5A~図5Iで示す動作1~動作9のうちのいくつかを組み合わせて行われる場合の、タイミングチャートについて以下に説明する。ここで、図4Aのゲートドライバ回路の動作を示すタイミングチャートは、複数の期間を有する。各期間、又は、ある期間から別の期間に移行する期間において、図4Aのゲートドライバ回路は、図5A~図5Iで示す動作1~動作9のいずれかを行うことができる。また、図4Aのゲートドライバ回路は、図5A~図5Iで示す動作1~動作9以外の動作を行ってもよい。図6A~図6Lは、ゲートドライバ回路の動作の一例を示すタイミングチャートである。図6A~図6Lのタイミングチャートでは、期間aと期間bと期間cとを順に有し、それ以外に期間dを有する。なお、図6A~図6Lでは、期間a~期間dがこの順に配置されているが、期間a~期間dの配置の順番はこれに限定されない。また、タイミングチャートは、期間a~期間d以外の期間を有していてもよい。また、図6A~図6Lのタイミングチャートにおいて、実線は回路回路10A又は回路10Bが配線11に信号を出力していることを意味し、点線は回路が配線11に信号を出力していないことを意味する。図6Aに示すタイミングチャートを参照して、期間a、期間aから期間bに移行する期間、期間b、期間bから期間cに移行する期間、期間c、及び期間dにおける、図4Aのゲートドライバ回路の動作について説明する。期間a、期間bから期間cに移行する期間、期間c、及び期間dにおいて、図4Aのゲートドライバ回路は図5Bの動作2を行う。つまり、期間a、期間bから期間cに移行する期間、期間c、及び期間dにおいて、回路10Aは配線11に信号例えば、非選択信号を出力し、回路10Bは配線11に信号を出力しない。期間aから期間bに移行する期間、及び期間bにおいて、図4Aのゲートドライバ回路は図5Fの動作6を行う。つまり、期間aから期間bに移行する期間、及び期間bにおいて、回路10Aは配線11に別の信号例えば、選択信号を出力し、回路10Bは配線11に信号を出力しない。このように、期間a、期間aから期間bに移行する期間、期間b、期間bから期間cに移行する期間、期間c、及び期間dにおいて、回路10Bは、配線11に信号を出力しない。そのため、回路10Bが有するトランジスタの劣化を抑制することができる。また、回路10Bにおいて、信号を出力しないためのスイッチを設ける、又は、トランジスタをオフにする等、簡単な回路設計によって、回路10Bの消費電力を低減することができる。なお、図6Aに示すタイミングチャートにおいて、期間a、期間aから期間bに移行する期間、期間b、期間bから期間cに移行する期間、期間c、及び期間dのうちの少なくとも一つにおいて、回路10Aは、配線11に信号を出力しなくてもよい。また、図6Bに示すように、回路10Bは、期間aから期間bに移行する期間において、配線11に別の信号例えば、選択信号を出力してもよい。これにより、配線11の電位の変化を急峻にすることができる。また、図6Cに示すように、回路10Bは、期間aにおいて、配線11に信号例えば、非選択信号を出力し、期間aから期間bに移行する期間において、配線11に別の信号例えば、選択信号を出力してもよい。これにより、配線11の電位の変化を急峻にすることができる。また、図6Dに示すように、回路10Bは、期間aから期間bに移行する期間、及び期間bにおいて、配線11に別の信号例えば、選択信号を出力してもよい。これにより、配線11の電位の変化を急峻にすることができる。また、図6Eに示すように、回路10Bは、期間aにおいて、配線11に信号例えば、非選択信号を出力し、期間aから期間bに移行する期間、及び期間bにおいて、配線11に別の信号例えば、選択信号を出力してもよい。これにより、配線11の電位の変化を急峻にすることができる。また、図6Fに示すように、回路10Bは、期間bから期間cに移行する期間において、配線11に信号例えば、非選択信号を出力してもよい。これにより、配線11の電位の変化を急峻にすることができる。また、図6Gに示すように、回路10Bは、期間bから期間cに移行する期間において、配線11に信号例えば、非選択信号を出力し、期間bにおいて、配線11に別の信号例えば、選択信号を出力してもよい。これにより、配線11の電位の変化を急峻にすることができる。また、図6Hに示すように、回路10Bは、期間bから期間cに移行する期間、及び期間cにおいて、配線11に信号例えば、非選択信号を出力してもよい。これにより、配線11の電位の変化を急峻にすることができる。また、図6Iに示すように、回路10Bは、期間bから期間cに移行する期間、及び期間cにおいて、配線11に信号例えば、非選択信号を出力し、期間bにおいて、配線11に別の信号例えば、選択信号を出力してもよい。これにより、配線11の電位の変化を急峻にすることができる。また、図6Jに示すように、回路10Bは、期間aから期間bに移行する期間において、配線11に別の信号例えば、選択信号を出力し、期間bから期間cに移行する期間において、配線11に信号例えば、非選択信号を出力してもよい。これにより、配線11の電位の変化を急峻にすることができる。また、図6Kに示すように、回路10Bは、期間a、及び期間bから期間cに移行する期間において、配線11に信号例えば、非選択信号を出力し、期間aから期間bに移行する期間、及び期間bにおいて、配線11に別の信号例えば、選択信号を出力してもよい。これにより、配線11の電位の変化を急峻にすることができる。また、図6Lに示すように、回路10Bは、期間a、期間bから期間cに移行する期間、及び期間cにおいて、配線11に信号例えば、非選択信号を出力し、期間aから期間bに移行する期間、及び期間bにおいて、配線11に別の信号例えば、選択信号を出力してもよい。これにより、配線11の電位の変化を急峻にすることができる。なお、上記の説明において、選択信号及び非選択信号は、回路10A及び回路10Bが出力する信号の一例であって、互いに異なる信号であればよい。次に、図4Aのゲートドライバ回路の動作が、図5A~図5Iで示す動作1~動作9のうちのいくつかを組み合わせて行われる場合の、図6A~図6Lとは異なるタイミングチャートについて以下に説明する。図7A~図7Lは、ゲートドライバ回路の動作の一例を示すタイミングチャートである。図7Aに示すタイミングチャートを参照して、期間a、期間aから期間bに移行する期間、期間b、期間bから期間cに移行する期間、期間c、及び期間dにおける、図4Aのゲートドライバ回路の動作について説明する。期間a、期間bから期間cに移行する期間、期間c、及び期間dにおいて、図4Aのゲートドライバ回路は図5Cの動作3を行う。つまり、期間a、期間bから期間cに移行する期間、期間c、及び期間dにおいて、回路10Aは配線11に信号を出力せず、回路10Bは配線11に信号例えば、非選択信号を出力する。期間aから期間bに移行する期間、及び期間bにおいて、図4Aのゲートドライバ回路は図5Gの動作7を行う。つまり、期間aから期間bに移行する期間、及び期間bにおいて、回路10Aは配線11に信号を出力せず、回路10Bは配線11に別の信号例えば、選択信号を出力する。このように、期間a、期間aから期間bに移行する期間、期間b、期間bから期間cに移行する期間、期間c、及び期間dにおいて、回路10Aは、配線11に信号を出力しない。そのため、回路10Aが有するトランジスタの劣化を抑制することができる。また、回路10Aにおいて、信号を出力しないためのスイッチを設ける、又は、トランジスタをオフにする等、簡単な回路設計によって、回路10Aの消費電力を低減することができる。なお、図7Aに示すタイミングチャートにおいて、期間a、期間aから期間bに移行する期間、期間b、期間bから期間cに移行する期間、期間c、及び期間dのうちの少なくとも一つにおいて、回路10Bは、配線11に信号を出力しなくてもよい。また、図7Bに示すように、回路10Aは、期間aから期間bに移行する期間において、配線11に別の信号例えば、選択信号を出力してもよい。これにより、配線11の電位の変化を急峻にすることができる。また、図7Cに示すように、回路10Aは、期間aにおいて、配線11に信号例えば、非選択信号を出力し、期間aから期間bに移行する期間において、配線11に別の信号例えば、選択信号を出力してもよい。これにより、配線11の電位の変化を急峻にすることができる。また、図7Dに示すように、回路10Aは、期間aから期間bに移行する期間、及び期間bにおいて、配線11に別の信号例えば、選択信号を出力してもよい。これにより、配線11の電位の変化を急峻にすることができる。また、図7Eに示すように、回路10Aは、期間aにおいて、配線11に信号例えば、非選択信号を出力し、期間aから期間bに移行する期間、及び期間bにおいて、配線11に別の信号例えば、選択信号を出力してもよい。これにより、配線11の電位の変化を急峻にすることができる。また、図7Fに示すように、回路10Aは、期間bから期間cに移行する期間において、配線11に信号例えば、非選択信号を出力してもよい。これにより、配線11の電位の変化を急峻にすることができる。また、図7Gに示すように、回路10Aは、期間bから期間cに移行する期間において、配線11に信号例えば、非選択信号を出力し、期間bにおいて、配線11に別の信号例えば、選択信号を出力してもよい。これにより、配線11の電位の変化を急峻にすることができる。また、図7Hに示すように、回路10Aは、期間bから期間cに移行する期間、及び期間cにおいて、配線11に信号例えば、非選択信号を出力してもよい。これにより、配線11の電位の変化を急峻にすることができる。また、図7Iに示すように、回路10Aは、期間bから期間cに移行する期間、及び期間cにおいて、配線11に信号例えば、非選択信号を出力し、期間bにおいて、配線11に別の信号例えば、選択信号を出力してもよい。これにより、配線11の電位の変化を急峻にすることができる。また、図7Jに示すように、回路10Aは、期間aから期間bに移行する期間において、配線11に別の信号例えば、選択信号を出力し、期間bから期間cに移行する期間において、配線11に信号例えば、非選択信号を出力してもよい。これにより、配線11の電位の変化を急峻にすることができる。また、図7Kに示すように、回路10Aは、期間a、及び期間bから期間cに移行する期間において、配線11に信号例えば、非選択信号を出力し、期間aから期間bに移行する期間、及び期間bにおいて、配線11に別の信号例えば、選択信号を出力してもよい。これにより、配線11の電位の変化を急峻にすることができる。また、図7Lに示すように、回路10Aは、期間a、期間bから期間cに移行する期間、及び期間cにおいて、配線11に信号例えば、非選択信号を出力し、期間aから期間bに移行する期間、及び期間bにおいて、配線11に別の信号例えば、選択信号を出力してもよい。これにより、配線11の電位の変化を急峻にすることができる。なお、上記の説明において、選択信号及び非選択信号は、回路10A及び回路10Bが出力する信号の一例であって、互いに異なる信号であればよい。次に、図4Aのゲートドライバ回路の動作が、図5A~図5Iで示す動作1~動作9のうちのいくつかを組み合わせて行われる場合の、図6A~図6L及び図7A~図7Lとは異なるタイミングチャートについて以下に説明する。図8A~図8Eは、ゲートドライバ回路の動作の一例を示すタイミングチャートである。図8A~図8Cのタイミングチャートは、期間T1と期間T2とを有する。また、図8A及び図8Cでは、期間T1と期間T2とが交互に配置されているが、図8Bに示すように、複数の期間T1と複数の期間T2とが交互に配置されていてもよい。また、期間T1及び期間T2以外の期間を有していてもよい。図8Aのタイミングチャートを参照して、期間T1と期間T2における、図4Aのゲートドライバ回路の動作について説明する。期間T1では、図6Aに示すタイミングチャートを用いている。そのため、期間T1では、回路10Bが有するトランジスタの劣化を抑制することができる。また、期間T2では、図7Aに示すタイミングチャートを用いている。そのため、期間T2では、回路10Aが有するトランジスタの劣化を抑制することができる。このように、図8Aでは、回路10Bが有するトランジスタの劣化を抑制することができる期間T1と、回路10Aが有するトランジスタの劣化を抑制することができる期間T2とが、交互に配置されている。ここで、回路10Aと回路10Bとが同様の構成を有する場合、期間T1と期間T2との長さを概ね等しくすることにより、回路10Aが有するトランジスタと回路10Bが有するトランジスタとの劣化の度合いを概ね等しくすることができる。これにより、期間T1と期間T2とを交互に配置することによって回路10Aと回路10Bの動作が切り替わっても、配線11の電位の変化をおおむね等しくすることができる。したがって、図4Aのゲートドライバ回路を、ビデオ信号を保持する画素を有する表示装置に用い、配線11の電位によってビデオ信号が変化する場合例えば、フィードスルー、容量結合等、回路10Aと回路10Bの動作が切り替わっても、配線11に接続された画素が保持するビデオ信号の変化を概ね等しくすることができる。よって、画素の輝度又は透過率等を概ね等しくすることができるので、表示品位の向上を図ることができる。また、期間T1では、図6A~図6Lに示すタイミングチャートのいずれを用いてもよく、期間T2では、図7A~図7Lに示すタイミングチャートのいずれを用いてもよい。例えば、図8Cに示すように、期間T1では図6Kのタイミングチャートを用い、期間T2では図7Kのタイミングチャートを用いてもよい。次に、図6A~図6L、図7A~図7L、図8A、及び図8Cに示す期間dにおける、図4Aのゲートドライバ回路の動作の一例を示すタイミングチャートについて、図8Dを参照して説明する。図8Dは、期間dにおけるゲートドライバ回路の動作の一例を示すタイミングチャートである。図6A~図6L、図7A~図7L、図8A、及び図8Cに示すタイミングチャートにおいて、期間dを複数の期間に分割する。例えば、図8Dに示すように、期間dを、期間d1と期間d2の2つの期間に分割する。ただし、期間dの分割数などはこれに限定されず、期間dを3つ以上の期間に分割してもよい。また、図8Dでは、期間d1と期間d2とが交互に配置されているが、複数の期間d1と複数の期間d2とが交互に配置されていてもよい。図8Dのタイミングチャートを参照して、期間d1と期間d2における、図4Aのゲートドライバ回路の動作について説明する。期間d1において、ゲートドライバ回路は図5Bの動作2を行う。つまり、期間d1において、回路10Aは配線11に信号を出力し、回路10Bは配線11に信号を出力しない。また、期間d2において、ゲートドライバ回路は図5Cの動作3を行う。つまり、期間d2において、回路10Aは配線11に信号を出力せず、回路10Bは配線11に信号を出力する。このように、回路10Aと回路10Bのそれぞれが有するトランジスタのゲートに信号を入力することができるので、それぞれのトランジスタの劣化を抑制することができる。よって、回路10Aと回路10Bの動作が切り替わっても、配線11の電位の変化をおおむね等しくすることができる。したがって、図4Aのゲートドライバ回路を、ビデオ信号を保持する画素を有する表示装置に用い、配線11の電位によってビデオ信号が変化する場合例えば、フィードスルー、容量結合等、回路10Aと回路10Bの動作が切り替わっても、配線11に接続された画素が保持するビデオ信号の変化を概ね等しくすることができる。よって、画素の輝度又は透過率等を概ね等しくすることができるので、表示品位の向上を図ることができる。次に、図4Aのゲートドライバ回路の動作の他の一例を示すタイミングチャートについて説明する。図6A~図6L、図7A~図7L、図8A、図8C、及び図8Dにおいて、回路10Aの出力信号OUTAの電位及び回路10Bの出力信号OUTBの電位は、それぞれの期間において一定である。または、ある期間において、出力信号の電位が複数の値を有していてもよい。例えば、図8Eに示すように、期間dにおいて、回路10Aの出力信号OUTAの電位及び回路10Bの出力信号OUTBの電位のそれぞれが、交互に繰り返される二つの値を有していてもよい。また、期間dにおける出力信号OUTAの電位及び出力信号OUTBの電位のそれぞれを、アナログ的に変化させてもよい。以上のように、図4Aのゲートドライバ回路は、様々な動作を行うことができる。<ゲートドライバ回路の他の構成>次に、図4Aとは異なるゲートドライバ回路の構成について、図9Aを参照して説明する。図9Aに、ゲートドライバ回路の構成の一例を示す。ゲートドライバ回路は、回路10Aと、回路10Bと、回路10Cと、回路10Dとを有する。回路10C及び回路10Dはそれぞれ、回路10A又は回路10Bと同様の機能を有していてもよい。なお、図9Aのゲートドライバ回路は、回路10A~回路10Dがそれぞれ、配線11に信号例えば、非選択信号を出力する場合と、回路10A~回路10Dがそれぞれ、配線11に当該信号とは別の信号例えば、選択信号を出力する場合と、回路10A~回路10Dがそれぞれ、配線11に信号例えば、非選択信号及び選択信号を出力しない場合と、を適宜組み合わせることによって、様々な動作を行うことができる。なお、図9Aでは、ゲートドライバ回路が配線11と接続される4つの回路回路10A~回路10Dを有する場合について説明したが、本実施の形態のゲートドライバ回路の構成は、これに限定されない。本実施の形態のゲートドライバ回路がNNは自然数個の回路を有していてもよい。なお、N個の回路のそれぞれは、回路10A又は回路10Bと同様の機能を有していてもよい。<ゲートドライバ回路の動作>図9Aのゲートドライバ回路の動作について、図9Bを参照して説明する。図9Bに、ゲートドライバ回路の動作の一例を示す。動作1では、回路10Aは、配線11に信号例えば、非選択信号を出力し、回路10B、回路10C、及び回路10Dは、配線11に信号を出力しない。動作2では、回路10Bは、配線11に信号例えば、非選択信号を出力し、回路10A、回路10C、及び回路10Dは、配線11に信号を出力しない。動作3では、回路10Cは、配線11に信号例えば、非選択信号を出力し、回路10A、回路10B、及び回路10Dは、配線11に信号を出力しない。動作4では、回路10Dは、配線11に信号例えば、非選択信号を出力し、回路10A、回路10B、及び回路10Cは、配線11に信号を出力しない。動作5では、回路10A及び回路10Cは、配線11に信号例えば、非選択信号を出力し、回路10B及び回路10Dは、配線11に信号を出力しない。動作6では、回路10B及び回路10Dは、配線11に信号例えば、非選択信号を出力し、回路10A及び回路10Cは、配線11に信号を出力しない。動作7では、回路10A、回路10B、回路10C、及び回路10Dは、配線11に信号例えば、非選択信号を出力する。動作8では、回路10A、回路10B、回路10C、及び回路10Dは、配線11に信号を出力しない。動作9では、回路10Aは、配線11に別の信号例えば、選択信号を出力し、回路10B、回路10C、及び回路10Dは、配線11に信号を出力しない。動作10では、回路10Bは、配線11に別の信号例えば、選択信号を出力し、回路10A、回路10C、及び回路10Dは、配線11に信号を出力しない。動作11では、回路10Cは、配線11に別の信号例えば、選択信号を出力し、回路10A、回路10B、及び回路10Dは、配線11に信号を出力しない。動作12では、回路10Dは、配線11に別の信号例えば、選択信号を出力し、回路10A、回路10B、及び回路10Cは、配線11に信号を出力しない。動作13では、回路10A及び回路10Cは、配線11に別の信号例えば、選択信号を出力し、回路10B及び回路10Dは、配線11に信号を出力しない。動作14では、回路10B及び回路10Dは、配線11に別の信号例えば、選択信号を出力し、回路10A及び回路10Cは、配線11に信号を出力しない。動作15では、回路10A、回路10B、回路10C、及び回路10Dは、配線11に別の信号例えば、選択信号を出力する。以上のように、図9Aのゲートドライバ回路は、様々な動作を行うことができる。なお、本実施の形態のゲートドライバ回路が有する回路回路10A、回路10B、等の数が多いほど、すなわち、回路の個数を示すNが大きいほど、各回路が信号を出力する回数を減らすことができる。よって、各回路が有するトランジスタの劣化を抑制することができる。ただし、Nが大きすぎると回路規模が大きくなってしまうため、Nを6よりも小さくし、好ましくはNを4よりも小さくし、さらに好ましくは、N=2とするとよい。また、本実施の形態のゲートドライバ回路を表示装置に用いる場合、表示装置の額縁を左右で概ね等しくするために、Nが偶数であることが好ましい。また、画素部を挟んで両側に配置される回路の数を等しくするために、Nが偶数であることが好ましい。実施の形態3本実施の形態では、ゲートドライバ回路の構成及び動作について説明する。<ゲートドライバ回路の構成>ゲートドライバ回路の構成について、以下に説明する。図10A、図10B、図11A、及び図11Bに、ゲートドライバ回路の構成の一例を示す。ゲートドライバ回路は、回路100Aと回路100Bとを有する。回路100Aは、スイッチ101A及びスイッチ102Aを有する。スイッチ101Aは、配線112Aと配線111との間に接続される。スイッチ102Aは、配線113Aと配線111との間に接続される。回路100Bは、スイッチ101B及びスイッチ102Bを有する。スイッチ101Bは、配線112Bと配線111との間に接続される。スイッチ102Bは、配線113Bと配線111との間に接続される。ここで、図10B及び図11Bに示すように、配線112Aと配線111との間の経路を経路121A、配線113Aと配線111との間の経路を経路122A、配線112Bと配線111との間の経路を経路121B、配線113Bと配線111との間の経路を経路122Bとする。なお、AとBとの間の経路と記載する場合、AとBとの間には、スイッチが接続されてもよい。また、AとBとの間には、スイッチの他にも、素子例えば、トランジスタ、ダイオード、抵抗素子、又は容量素子等、又は回路例えば、バッファ回路、インバータ回路、又はシフトレジスタ回路等が接続されてもよい。または、AとBとの間には、スイッチと直列に、又はスイッチと並列に、素子例えば、抵抗素子、又はトランジスタ等が接続されてもよい。なお、回路100A、回路100B、及び配線111はそれぞれ、実施の形態2の回路10A、回路10B、及び配線11に対応し、同様の機能を有する。次に、配線112A、配線113A、配線112B、及び配線113Bについて説明する。配線112A及び配線112Bにクロック信号CK1が入力される場合、配線112A及び配線112Bは、信号線又はクロック信号線クロック線、クロック供給線ともいう。としての機能を有する。または、配線112A及び配線112Bに一定の電圧が供給される場合、配線112A及び配線112Bは、電源線としての機能を有する。なお、配線112Aと配線112Bに同じ信号又は同じ電圧が入力される場合、配線112Aと配線112Bを接続してもよい。また、この場合、図11Aに示すように、配線112Aと配線112Bとに同じ配線112を用いてもよい。または、配線112Aと配線112Bには、別々の信号又は別々の電圧が供給されてもよい。配線113A及び配線113Bに電源電圧、基準電圧、グランド電圧、アース、又は負電源電位等の機能を有する電圧V1が供給される場合、配線113A及び配線113Bは、電源線又はグランドとしての機能を有する。または、配線113A及び配線113Bに信号が入力される場合、配線113A及び配線113Bは、信号線としての機能を有する。なお、配線113Aと配線113Bに同じ信号又は同じ電圧が供給される場合、配線113Aと配線113Bを接続してもよい。また、この場合、図11Aに示すように、配線113Aと配線113Bとに同じ配線113を用いてもよい。または、配線113Aと配線113Bには、別々の信号又は別々の電圧が供給されてもよい。次に、スイッチ101A、スイッチ102A、スイッチ101B、及びスイッチ102Bについて説明する。スイッチ101Aは、配線112Aと配線111とが導通するタイミングを制御する機能を有する。または、スイッチ101Aは、配線112Aの電位を配線111に供給するタイミングを制御する機能を有する。または、スイッチ101Aは、配線112Aに供給される信号又は電圧等例えば、クロック信号CK1、クロック信号CK2、又は電圧V2を配線111に供給するタイミングを制御する機能を有する。または、スイッチ101Aは、信号又は電圧等を配線111に供給しないタイミングを制御する機能を有する。または、スイッチ101Aは、H信号例えば、クロック信号CK1を配線111に供給するタイミングを制御する機能を有する。または、スイッチ101Aは、L信号例えば、クロック信号CK1を配線111に供給するタイミングを制御する機能を有する。または、スイッチ101Aは、配線111の電位を上昇させるタイミングを制御する機能を有する。または、スイッチ101Aは、配線111の電位を減少させるタイミングを制御する機能を有する。または、スイッチ101Aは、配線111の電位を維持するタイミングを制御する機能を有する。なお、クロック信号CK2がクロック信号CK1の反転信号に相当する場合、クロック信号CK1とクロック信号CK2は、互いに反転した信号、又は位相が概ね180°ずれた信号とするとよい。また、クロック信号CK1又はクロック信号CK2は、平衡であっても非平衡不平衡ともいう。であってもよい。平衡とは、1周期のうち、Hレベルになる期間とLレベルになる期間とが概ね等しいことをいう。非平衡とは、Hレベルになる期間とLレベルになる期間とが異なることをいう。なお、クロック信号CK1及びクロック信号CK2が非平衡であり、且つクロック信号CK2がクロック信号CK1の反転信号ではない場合は、クロック信号CK1のHレベルになる期間とクロック信号CK2がHレベルになる期間との長さを、概ね等しくしてもよい。スイッチ102Aは、配線113Aと配線111とが導通するタイミングを制御する機能を有する。または、スイッチ102Aは、配線113Aの電位を配線111に供給するタイミングを制御する機能を有する。または、スイッチ102Aは、配線113Aに供給される信号又は電圧等例えば、クロック信号CK2、又は電圧V1を配線111に供給するタイミングを制御する機能を有する。または、スイッチ102Aは、信号又は電圧等を配線111に供給しないタイミングを制御する機能を有する。または、スイッチ102Aは、電圧V1を配線111に供給するタイミングを制御する機能を有する。または、スイッチ102Aは、配線111の電位を減少させるタイミングを制御する機能を有する。または、スイッチ102Aは、配線111の電位を維持するタイミングを制御する機能を有する。スイッチ101Bは、配線112Bと配線111とが導通するタイミングを制御する機能を有する。または、スイッチ101Bは、配線112Bの電位を配線111に供給するタイミングを制御する機能を有する。または、スイッチ101Bは、配線112Bに供給される信号又は電圧等例えば、クロック信号CK1、クロック信号CK2、又は電圧V2を配線111に供給するタイミングを制御する機能を有する。または、スイッチ101Bは、信号又は電圧等を配線111に供給しないタイミングを制御する機能を有する。または、スイッチ101Bは、H信号例えば、クロック信号CK1を配線111に供給するタイミングを制御する機能を有する。または、スイッチ101Bは、L信号例えば、クロック信号CK1を配線111に供給するタイミングを制御する機能を有する。または、スイッチ101Bは、配線111の電位を上昇させるタイミングを制御する機能を有する。または、スイッチ101Bは、配線111の電位を減少させるタイミングを制御する機能を有する。または、スイッチ101Bは、配線111の電位を維持するタイミングを制御する機能を有する。スイッチ102Bは、配線113Bと配線111とが導通するタイミングを制御する機能を有する。または、スイッチ102Bは、配線113Bの電位を配線111に供給するタイミングを制御する機能を有する。または、スイッチ102Bは、配線113Bに供給される信号又は電圧等例えば、クロック信号CK2、又は電圧V1を配線111に供給するタイミングを制御する機能を有する。または、スイッチ102Bは、信号又は電圧等を配線111に供給しないタイミングを制御する機能を有する。または、スイッチ102Bは、電圧V1を配線111に供給するタイミングを制御する機能を有する。または、スイッチ102Bは、配線111の電位を減少させるタイミングを制御する機能を有する。または、スイッチ102Bは、配線111の電位を維持するタイミングを制御する機能を有する。<ゲートドライバ回路の動作>次に、図10Aのゲートドライバ回路の動作について、以下に説明する。図10Cに、図10Aのゲートドライバ回路が行う動作の一例を示す。図10Cでは、ゲートドライバ回路が行う各動作における、スイッチ101A、スイッチ102A、スイッチ101B、及びスイッチ102Bの状態オン又はオフを示す。これらのスイッチのオンとオフとを組み合わせることによって、図10Aのゲートドライバ回路は、様々な動作を行うことができる。図10Aのゲートドライバ回路の各動作について、図10C、及び図12A~図13Eを参照して説明する。ここでは、実施の形態2で説明した図5A~図5Gで示す動作1~動作7を実現するための、図10Aのゲートドライバ回路の動作について説明する。まず、図5Aの動作1を実現するための、図10Aのゲートドライバ回路の動作について説明する。図12Aの動作1aに示すように、スイッチ101Aはオンになるので、配線112Aと配線111とは導通状態になる。よって、配線112Aの電位例えば、クロック信号CK1は、配線111に供給される。スイッチ102Aはオンになるので、配線113Aと配線111とは導通状態になる。よって、配線113Aの電位例えば、電圧V1は、配線111に供給される。スイッチ101Bはオンになるので、配線112Bと配線111とは導通状態になる。よって、配線112Bの電位例えば、クロック信号CK1は、配線111に供給される。また、スイッチ102Bはオンになるので、配線113Bと配線111とは導通状態になる。よって、配線113Bの電位例えば、電圧V1は、配線111に供給される。よって、回路100A及び回路100Bから配線111に電位が供給されることにより、図5Aの動作1を実現することができる。また、図12Aの動作1aにおいて、図12Bの動作1bに示すように、スイッチ101A及びスイッチ101Bをオフにしてもよい。または、図12Aの動作1aにおいて、図12Cの動作1cに示すように、スイッチ102A及びスイッチ102Bをオフにしてもよい。または、図12Aの動作1aにおいて、スイッチ101A、スイッチ102A、スイッチ101B、及びスイッチ102Bのいずれか一つをオフにしてもよい。または、図12Aの動作1aにおいて、スイッチ101A及びスイッチ102Bをオフにしてもよい。または、図12Aの動作1aにおいて、スイッチ101B及びスイッチ102Aをオフにしてもよい。次に、図5Bの動作2を実現するための、図10Aのゲートドライバ回路の動作について説明する。図12Dの動作2aに示すように、スイッチ101Aはオンになるので、配線112Aと配線111とは導通状態になる。よって、配線112Aの電位例えば、クロック信号CK1は、配線111に供給される。スイッチ102Aはオンになるので、配線113Aと配線111とは導通状態になる。よって、配線113Aの電位例えば、電圧V1は、配線111に供給される。スイッチ101Bはオフになるので、配線112Bと配線111とは非導通状態になる。また、スイッチ102Bはオフになるので、配線113Bと配線111とは非導通状態になる。よって、回路100Aから配線111に電位が供給され、回路100Bから配線111に電位が供給されないことにより、図5Bの動作2を実現することができる。なお、図12Dの動作2aにおいて、図12Eの動作2bに示すように、スイッチ102Aをオフにしてもよい。または、図12Dの動作2aにおいて、図12Fの動作2cに示すように、スイッチ101Aをオフにしてもよい。次に、図5Cの動作3を実現するための、図10Aのゲートドライバ回路の動作について説明する。図12Gの動作3aに示すように、スイッチ101Aはオフになるので、配線112Aと配線111とは非導通状態になる。スイッチ102Aはオフになるので、配線113Aと配線111とは非導通状態になる。スイッチ101Bはオンになるので、配線112Bと配線111とは導通状態になる。よって、配線112Bの電位例えば、クロック信号CK1は、配線111に供給される。また、スイッチ102Bはオンになるので、配線113Bと配線111とは導通状態になる。よって、配線113Bの電位例えば、電圧V1は、配線111に供給される。よって、回路100Aから配線111に電位が供給されず、回路100Bから配線111に電位が供給されることにより、図5Cの動作3を実現することができる。なお、図12Gの動作3aにおいて、図12Hの動作3bに示すように、スイッチ102Bをオフにしてもよい。または、図12Gの動作3aにおいて、図13Aの動作3cに示すように、スイッチ101Bをオフにしてもよい。次に、図5Dの動作4を実現するための、図10Aのゲートドライバ回路の動作について説明する。図13Bの動作4aに示すように、スイッチ101Aはオフになるので、配線112Aと配線111とは非導通状態になる。スイッチ102Aはオフになるので、配線113Aと配線111とは非導通状態になる。スイッチ101Bはオフになるので、配線112Bと配線111とは非導通状態になる。また、スイッチ102Bはオフになるので、配線113Bと配線111とは非導通状態になる。よって、回路100A及び回路100Bから配線111に電位が供給されないことにより、図5Dの動作4を実現することができる。次に、図5Eの動作5を実現するための、図10Aのゲートドライバ回路の動作について説明する。図13Cの動作5aに示すように、スイッチ101Aはオンになるので、配線112Aと配線111とは導通状態になる。よって、配線112Aの別の電位例えば、クロック信号CK2は、配線111に供給される。スイッチ102Aはオフになるので、配線113Aと配線111とは非導通状態になる。スイッチ101Bはオンになるので、配線112Bと配線111とは導通状態になる。よって、配線112Bの別の電位例えば、クロック信号CK2は、配線111に供給される。また、スイッチ102Bはオフになるので、配線113Bと配線111とは非導通状態になる。よって、回路100A及び回路100Bから配線111に別の電位が供給されることにより、図5Eの動作5を実現することができる。次に、図5Fの動作6を実現するための、図10Aのゲートドライバ回路の動作について説明する。図13Dの動作6aに示すように、スイッチ101Aはオンになるので、配線112Aと配線111とは導通状態になる。よって、配線112Aの別の電位例えば、クロック信号CK2は、配線111に供給される。スイッチ102Aはオフになるので、配線113Aと配線111とは非導通状態になる。スイッチ101Bはオフになるので、配線112Bと配線111とは非導通状態になる。また、スイッチ102Bはオフになるので、配線113Bと配線111とは非導通状態になる。よって、回路100Aから配線111に別の電位が供給され、回路100Bから配線111に電位が出力されないことにより、図5Fの動作6を実現することができる。次に、図5Gの動作7を実現するための、図10Aのゲートドライバ回路の動作について説明する。図13Eの動作7aに示すように、スイッチ101Aはオフになるので、配線112Aと配線111とは非導通状態になる。スイッチ102Aはオフになるので、配線113Aと配線111とは非導通状態になる。スイッチ101Bはオンになるので、配線112Bと配線111とは導通状態になる。よって、配線112Bの別の電位例えば、クロック信号CK2は、配線111に供給される。また、スイッチ102Bはオフになるので、配線113Bと配線111とは非導通状態になる。よって、回路100Aから配線111に電位が供給されず、回路100Bから配線111に別の電位が供給されることにより、図5Gの動作7を実現することができる。以上のように、スイッチ101A、スイッチ102A、スイッチ101B、及びスイッチ102Bのオンとオフとを制御することによって、実施の形態2の図5A~図5Gを参照して説明したゲートドライバ回路の動作を実現することができる。なお、図12Aの動作1a、図12Dの動作2a、及び図12Gの動作3aにおいて、配線112A及び配線112Bの電位は、概ね等しいことが好ましい。また、配線113A及び配線113Bの電位は概ね等しいことが好ましい。例えば、配線113A及び配線113Bに電圧V1が供給される場合、クロック信号CK1はLレベルであることが好ましい。また、図13Cの動作5a、図13Dの動作6a、及び図13Eの動作7aにおいて、配線113A及び配線113Bの電位がV1である場合、配線112A及び配線112Bの電位は、概ねV2であることが好ましい。例えば、配線112A及び配線112Bに入力されるクロック信号CK2は、Hレベルであることが好ましい。次に、実施の形態2で説明した図6A~図6L、及び図7A~図7Lに示すタイミングチャートを実現するための、図10Aのゲートドライバ回路の動作について説明する。なお、実施の形態2では、任意の期間における図4Aのゲートドライバ回路の動作について図5A~Iを参照して説明したが、当該動作を実現するために、図10Aのゲートドライバ回路は、当該任意の期間において図10Cに示す動作のいずれかを行うことができる。例えば、図5Aに示す動作1を実現するために、図10Aのゲートドライバ回路は、図10Cに示す動作1a、動作1b、及び動作1c図12A、図12B、及び図12Cに対応のいずれかを行うことができる。まず、図6Aに示すタイミングチャートを実現するための、図10Aのゲートドライバ回路の動作について説明する。実施の形態2で説明したように、期間a、期間bから期間cに移行する期間、期間c、及び期間dにおいて、図10Aのゲートドライバ回路は図5Bに示す動作2を行う。よって、当該動作2を実現するために、期間a、期間bから期間cに移行する期間、期間c、及び期間dにおいて、図10Aのゲートドライバ回路は、例えば、図10Cに示す動作2a、動作2b、及び動作2c図12D、図12E、及び図12Fに対応のいずれかを行うことができる。また、期間aから期間bに移行する期間、及び期間bにおいて、図10Aのゲートドライバ回路は図5Fの動作6を行う。よって、当該動作6を実現するために、期間aから期間bに移行する期間、及び期間bにおいて、図10Aのゲートドライバ回路は、例えば、図10Cに示す動作6a図13Dに対応を行うことができる。このようにして、図10Aのゲートドライバ回路が、図6Aに示すタイミングチャートに対応する動作を行うことができる。なお、図6Aのタイミングチャートにおいて、期間a、及び期間bから期間cに移行する期間において、回路100Bが、配線111に信号例えば、非選択信号を出力する場合、図10Aのゲートドライバ回路は、例えば、図10Cに示す動作1a、動作1b、及び動作1c図12A、図12B、及び図12Cに対応のいずれかを行うことができる。また、図6Aのタイミングチャートにおいて、期間aから期間bに移行する期間、及び期間bにおいて、回路100Bが、配線111に別の信号例えば、選択信号を出力する場合、図10Aのゲートドライバ回路は、例えば、図10Cに示す動作5a図13Cに対応を行うことができる。このようにして、図10Aのゲートドライバ回路が、図6Kに示すタイミングチャートに対応する動作を行うことができる。同様にして、図10Aのゲートドライバ回路は、図10Cで説明した動作のいずれかを行うことにより、図6B~図6J、及び図6Lに示すタイミングチャートを実現することができる。次に、図7Aに示すタイミングチャートを実現するための、図10Aのゲートドライバ回路の動作について説明する。実施の形態2で説明したように、期間a、期間bから期間cに移行する期間、期間c、及び期間dにおいて、図10Aのゲートドライバ回路は図5Cに示す動作3を行う。よって、当該動作3を実現するために、期間a、期間bから期間cに移行する期間、期間c、及び期間dにおいて、図10Aのゲートドライバ回路は、例えば、図10Cに示す動作3a、動作3b、及び動作3c図12G、図12H、及び図13Aに対応のいずれかを行うことができる。また、期間aから期間bに移行する期間、及び期間bにおいて、図10Aのゲートドライバ回路は図5Gの動作7を行う。よって、当該動作7を実現するために、期間aから期間bに移行する期間、及び期間bにおいて、図10Aのゲートドライバ回路は、例えば、図10Cに示す動作7a図13Eに対応を行うことができる。このようにして、図10Aのゲートドライバ回路が、図7Aに示すタイミングチャートに対応する動作を行うことができる。なお、図7Aのタイミングチャートにおいて、期間a、及び期間bから期間cに移行する期間において、回路100Aが、配線111に信号例えば、非選択信号を出力する場合、図10Aのゲートドライバ回路は、例えば、図10Cに示す動作1a、動作1b、及び動作1c図12A、図12B、及び図12Cに対応のいずれかを行うことができる。また、図7Aのタイミングチャートにおいて、期間aから期間bに移行する期間、及び期間bにおいて、回路100Aが、配線111に別の信号例えば、選択信号を出力する場合、図10Aのゲートドライバ回路は、例えば、図10Cに示す動作5a図13Cに対応を行うことができる。このようにして、図10Aのゲートドライバ回路が、図7Kに示すタイミングチャートに対応する動作を行うことができる。同様にして、図10Aのゲートドライバ回路は、図10Cで説明した動作のいずれかを行うことにより、図7B~図7J、及び図7Lに示すタイミングチャートを実現することができる。以上のように、図10Aのゲートドライバ回路は、図10Cに示す動作を組み合わせることによって、図6A~図6L、及び図7A~図7Lに示すタイミングチャートを実現することができる。<ゲートドライバ回路の構成>次に、図10Aとは異なるゲートドライバ回路の構成について、以下に説明する。ここでは、ゲートドライバ回路が、回路100A又は回路100Bと同様の機能を有するNNは自然数個の回路を有する場合について説明する。図11Cに、ゲートドライバ回路の構成の一例を示す。ゲートドライバ回路は、回路100A、回路100B、回路100C、及び回路100Dを有する。回路100C及び回路100Dは、回路100A又は回路100Bと同様の機能を有する。回路100Cは、スイッチ101C及びスイッチ102Cを有する。そして、スイッチ101Cは、配線112Cと配線111との間に接続され、スイッチ102Cは、配線113Cと配線111との間に接続される。スイッチ101Cは、スイッチ101A又はスイッチ101Bと同様の機能を有する。スイッチ102Cは、スイッチ102A又はスイッチ102Bと同様の機能を有する。配線112Cは、配線112A又は配線112Bと同様の機能を有し、同様の信号又は電圧が入力される。配線113Cは、配線113A又は配線113Bと同様の機能を有し、同様の信号又は電圧が入力される。回路100Dは、スイッチ101D及びスイッチ102Dを有する。そして、スイッチ101Dは、配線112Dと配線111との間に接続され、スイッチ102Dは、配線113Dと配線111との間に接続される。スイッチ101Dは、スイッチ101A又はスイッチ101Bと同様の機能を有する。スイッチ102Dは、スイッチ102A又はスイッチ102Bと同様の機能を有する。配線112Dは、配線112A又は配線112Bと同様の機能を有し、同様の信号又は電圧が入力される。配線113Dは、配線113A又は配線113Bと同様の機能を有し、同様の信号又は電圧が入力される。図14Aに、ゲートドライバ回路の別の構成の一例を示す。ゲートドライバ回路は、回路100A及び回路100Bを有する。回路100Aは、スイッチ101A及びスイッチ102Aに加え、スイッチ103Aを有する。スイッチ103Aは、配線113Aと配線111との間に接続される。スイッチ103Aは、スイッチ102Aと同様の動作を行うことができる。回路100Bは、スイッチ101B及びスイッチ102Bに加え、スイッチ103Bを有する。スイッチ103Bは、配線113Bと配線111との間に接続される。スイッチ103Bは、スイッチ102Bと同様の動作を行うことができる。<ゲートドライバ回路の動作>図14Aのゲートドライバ回路の動作について、図14B、及び図15A~図15Eを参照して説明する。ここでは、実施の形態2で説明した図5A~図5Gで示す動作1~動作7を実現するための、図14Aのゲートドライバ回路の動作について説明する。まず、図5Aの動作1を実現するための、図14Aのゲートドライバ回路の動作について説明する。図14Bの動作1dに示すように、スイッチ101Aはオフになるので、配線112Aと配線111とは非導通状態になる。スイッチ102A及びスイッチ103Aはオンになるので、配線113Aと配線111とは導通状態になる。よって、配線113Aの電位例えば、電圧V1は、配線111に供給される。スイッチ101Bはオフになるので、配線112Bと配線111とは非導通状態になる。スイッチ102B及びスイッチ103Bはオンになるので、配線113Bと配線111とは導通状態になる。よって、配線113Bの電位例えば、電圧V1は、配線111に供給される。なお、図14Bの動作1dにおいて、図14Bの動作1eに示すように、スイッチ103A及びスイッチ103Bをオフにしてもよい。または、図14Bの動作1dにおいて、図14Bの動作1fに示すように、スイッチ102A及びスイッチ102Bをオフにしてもよい。または、図14Bの動作1d、動作1e、及び動作1fにおいて、スイッチ101A又はスイッチ101Bをオンにしてもよい。次に、図5Bの動作2を実現するための、図14Aのゲートドライバ回路の動作について説明する。図14Bの動作2dに示すように、スイッチ101Aはオフになるので、配線112Aと配線111とは非導通状態になる。スイッチ102A及びスイッチ103Aはオンになるので、配線113Aと配線111とは導通状態になる。よって、配線113Aの電位例えば、電圧V1は、配線111に供給される。スイッチ101Bはオフになるので、配線112Bと配線111とは非導通状態になる。スイッチ102B及びスイッチ103Bはオフになるので、配線113Bと配線111とは非導通状態になる。なお、図14Bの動作2dにおいて、図14Bの動作2e図15Aに対応に示すように、スイッチ103Aをオフにしてもよい。または、図14Bの動作2dにおいて、図14Bの動作2f図15Bに対応に示すように、スイッチ102Aをオフにしてもよい。または、図14Bの動作2d、動作2e、及び動作2fにおいて、スイッチ101Aをオンにしてもよい。次に、図5Cの動作3を実現するための、図14Aのゲートドライバ回路の動作について説明する。図14Bの動作3dに示すように、スイッチ101Aはオフになるので、配線112Aと配線111とは非導通状態になる。スイッチ102A及びスイッチ103Aはオフになるので、配線113Aと配線111とは非導通状態になる。スイッチ101Bはオフになるので、配線112Bと配線111とは非導通状態になる。スイッチ102B及びスイッチ103Bはオンになるので、配線113Bと配線111とは導通状態になる。よって、配線113Bの電位例えば、電圧V1は、配線111に供給される。なお、図14Bの動作3dにおいて、図14Bの動作3e図15Cに対応に示すように、スイッチ103Bをオフにしてもよい。または、図14Bの動作3dにおいて、図14Bの動作3f図15Dに対応に示すように、スイッチ102Bをオフにしてもよい。または、図14Bの動作3d、動作3e、及び動作3fにおいて、スイッチ101Bをオンにしてもよい。次に、図5Dの動作4を実現するための、図14Aのゲートドライバ回路の動作について説明する。図14Bの動作4bに示すように、スイッチ101Aはオフになるので、配線112Aと配線111とは非導通状態になる。スイッチ102A及びスイッチ103Aはオフになるので、配線113Aと配線111とは非導通状態になる。スイッチ101Bはオフになるので、配線112Bと配線111とは非導通状態になる。スイッチ102B及びスイッチ103Bはオフになるので、配線113Bと配線111とは非導通状態になる。次に、図5Eの動作5を実現するための、図14Aのゲートドライバ回路の動作について説明する。図14Bの動作5b図15Eに対応に示すように、スイッチ101Aはオンになるので、配線112Aと配線111とは導通状態になる。よって、配線112Aの電位例えば、クロック信号CK1は、配線111に供給される。スイッチ102A及びスイッチ103Aはオフになるので、配線113Aと配線111とは非導通状態になる。スイッチ101Bはオンになるので、配線112Bと配線111とは導通状態になる。よって、配線112Bの電位例えば、クロック信号CK1は、配線111に供給される。スイッチ102B及びスイッチ103Bはオフになるので、配線113Bと配線111とは非導通状態になる。次に、図5Fの動作6を実現するための、図14Aのゲートドライバ回路の動作について説明する。図14Bの動作6bに示すように、スイッチ101Aはオンになるので、配線112Aと配線111とは導通状態になる。よって、配線112Aの電位例えば、クロック信号CK1は、配線111に供給される。スイッチ102A及びスイッチ103Aはオフになるので、配線113Aと配線111とは非導通状態になる。スイッチ101Bはオフになるので、配線112Bと配線111とは非導通状態になる。スイッチ102B及びスイッチ103Bはオフになるので、配線113Bと配線111とは非導通状態になる。次に、図5Gの動作7を実現するための、図14Aのゲートドライバ回路の動作について説明する。図14Bの動作7bに示すように、スイッチ101Aはオフになるので、配線112Aと配線111とは非導通状態になる。スイッチ102A及びスイッチ103Aはオフになるので、配線113Aと配線111とは非導通状態になる。スイッチ101Bはオンになるので、配線112Bと配線111とは導通状態になる。よって、配線112Bの電位例えば、クロック信号CK1は、配線111に供給される。スイッチ102B及びスイッチ103Bはオフになるので、配線113Bと配線111とは非導通状態になる。以上のように、スイッチ101A、スイッチ102A、スイッチ103A、スイッチ101B、スイッチ102B、及びスイッチ103Bのオンとオフとを制御することによって、実施の形態2の図5A~図5Gを参照して説明したゲートドライバ回路の動作を実現することができる。実施の形態4本実施の形態では、上記実施の形態で説明したゲートドライバ回路を有する半導体装置について説明する。<半導体装置の構成>本実施の形態の半導体装置の構成の一例について、図16Aを参照して説明する。図16Aに、半導体装置の回路図の一例を示す。図16Aの半導体装置は、ゲートドライバを構成する回路200A及び回路200Bを有する。回路200Aは、トランジスタ201A、トランジスタ202A、及び回路300Aを有する。回路200Bは、トランジスタ201B、トランジスタ202B、及び回路300Bを有する。なお、図16Aにおいて、トランジスタ201A、トランジスタ202A、トランジスタ201B、及びトランジスタ202Bは、Nチャネル型トランジスタとして説明する。Nチャネル型のトランジスタは、ゲートとソースとの間の電位差Vgsがしきい値電圧Vthを上回った場合にオンになる。なお、これらのトランジスタは、Pチャネル型トランジスタであってもよい。Pチャネル型トランジスタは、ゲートとソースとの間の電位差Vgsがしきい値電圧Vthを下回った場合にオンになる。トランジスタ201Aは、第1の端子が配線112Aと接続され、第2の端子が配線111と接続される。トランジスタ202Aは、第1の端子が配線113Aと接続され、第2の端子が配線111と接続される。回路300Aは、配線113A、配線114A、配線115A、配線116A、トランジスタ201Aのゲート、及びトランジスタ202Aのゲートと接続される。なお、回路300Aは、配線113A~配線116Aの全てと接続される必要はなく、配線113A~配線116Aのいずれかと接続されない構成としてもよい。なお、トランジスタ201Aのゲートと回路300Aとの接続箇所をノードA1、トランジスタ202Aのゲートと回路300Aとの接続箇所をノードA2、と示す。また、ノードA1の電位のことを電位Va1、ノードA2の電位のことを電位Va2とも示す。トランジスタ201Bは、第1の端子が配線112Bと接続され、第2の端子が配線111と接続される。トランジスタ202Bは、第1の端子が配線113Bと接続され、第2の端子が配線111と接続される。回路300Bは、配線113B、配線114B、配線115B、配線116B、トランジスタ201Bのゲート、及びトランジスタ202Bのゲートと接続される。なお、回路300Bは、配線113B~配線116Bの全てと接続される必要はなく、配線113B~配線116Bのいずれかと接続されない構成としてもよい。なお、トランジスタ201Bのゲートと回路300Bとの接続箇所をノードB1、トランジスタ202Bのゲートと回路300Bとの接続箇所をノードB2、と示す。また、ノードB1の電位のことを電位Vb1、ノードB2の電位のことを電位Vb2とも示す。次に、配線111、配線114A、配線115A、配線116A、配線114B、配線115B、及び配線116Bについて説明する。配線111には、回路200Aから信号OUTAが出力され、回路200Bから信号OUTBが出力される。配線111は画素部に延伸して配置され、ゲート信号線ゲート線ともいう。、走査線、又は信号線としての機能を有する。よって、信号OUTA及び信号OUTBは、ゲート信号、走査信号、又は選択信号に相当する。また、半導体装置が回路200Aを複数有する場合、配線111は、別の段例えば、次段の回路200Aの配線114Aと接続されてもよい。この場合、信号OUTAは、転送用の信号又はスタート信号に相当する。また、半導体装置が回路200Aを複数有する場合、配線111は、別の段例えば、前段の回路200Aの配線116Aと接続されてもよい。この場合、信号OUTAは、リセット信号に相当する。また、半導体装置が回路200Bを複数有する場合、配線111は、別の段例えば、次段の回路200Bの配線114Bと接続されてもよい。この場合、信号OUTBは、転送用の信号又はスタート信号に相当する。また、半導体装置が回路200Bを複数有する場合、配線111は、別の段例えば、前段の回路200Bの配線116Bと接続されてもよい。この場合、信号OUTBは、リセット信号に相当する。配線114A及び配線114Bには、スタート信号SPが入力される。よって、配線114A及び配線114Bは、信号線としての機能を有する。また、半導体装置が回路200Aを複数有する場合、配線114Aは、別の段例えば、前段の回路200Aの配線111と接続されてもよい。この場合、配線114Aは、ゲート信号線ゲート線ともいう。、走査線、又は信号線としての機能を有する。よって、スタート信号SPは、ゲート信号、走査信号、又は選択信号に相当する。また、半導体装置が回路200Bを複数有する場合、配線114Bは、別の段例えば、前段の回路200Bの配線111と接続されてもよい。この場合、配線114Bは、ゲート信号線ゲート線ともいう。、信号線、又は走査線としての機能を有する。よって、スタート信号SPは、ゲート信号、選択信号、又は走査信号に相当する。なお、配線114Aと配線114Bに同じ信号が入力される場合、配線114Aと配線114Bとが接続されてもよい。また、この場合、配線114Aと配線114Bとに同じ配線を用いてもよい。または、配線114Aと配線114Bに、別々の信号が入力されてもよい。配線115Aには、信号SELAが入力され、配線115Bには、信号SELBが入力される。信号SELAと信号SELBは、互いに反転した信号、又は位相が概ね180°ずれた信号とするとよい。そして、信号SELA及び信号SELBが、ある期間毎例えば、フレーム期間毎にHレベルとLレベルとを繰り返す場合、信号SELA及び信号SELBは、制御信号、クロック信号、又はクロック制御信号に相当する。よって、配線115A及び配線115Bは、信号線、制御線、又はクロック信号線クロック線、クロック供給線ともいう。としての機能を有する。また、信号SELA及び信号SELBは、数フレーム毎、電源が投入される毎、又はランダムに、HレベルとLレベルとを繰り返してもよい。また、同じ期間に、信号SELAと信号SELBとの両方を、Hレベル又はLレベルとしてもよい。配線116A及び配線116Bには、リセット信号REが入力される。よって、配線116A及び配線116Bは、信号線としての機能を有する。また、半導体装置が回路200Aを複数有する場合、配線116Aは、別の段例えば、次段の回路200Aの配線111と接続されてもよい。この場合、配線116Aは、ゲート信号線ゲート線ともいう。、信号線、又は走査線としての機能を有する。よって、リセット信号REは、ゲート信号、選択信号、又は走査信号に相当する。また、半導体装置が回路200Bを複数有する場合、配線116Bは、別の段例えば、次段の回路200Bの配線111と接続されてもよい。この場合、配線116Bは、ゲート信号線ゲート線ともいう。、信号線、又は走査線としての機能を有する。よって、リセット信号REは、ゲート信号、選択信号、又は走査信号に相当する。なお、配線116Aと配線116Bに同じ信号が入力される場合、配線116Aと配線116Bとが接続されてもよい。また、この場合、配線116Aと配線116Bとに同じ配線を用いてもよい。または、配線116Aと配線116Bに、別々の信号が入力されてもよい。次に、トランジスタ201A、トランジスタ202A、回路300A、トランジスタ201B、トランジスタ202B、及び回路300Bについて説明する。トランジスタ201Aは、実施の形態3で説明したスイッチ101Aと同様の機能を有する。または、トランジスタ201Aは、ブートストラップ動作を行う機能を有していてもよい。または、トランジスタ201Aは、ノードA1の電位をブートストラップ動作によって上昇させる機能を有していてもよい。このように、トランジスタ201Aは、スイッチとしての機能、又はバッファとしての機能等を有する。なお、トランジスタ201Aは、ノードA1の電位に応じて制御されてもよい。トランジスタ202Aは、実施の形態3で説明したスイッチ102Aと同様の機能を有する。なお、トランジスタ202Aは、ノードA2の電位に応じて制御されてもよい。回路300Aは、ノードA1の電位又はノードA2の電位を制御する機能を有する。または、回路300Aは、ノードA1又はノードA2に、信号又は電圧等を供給するタイミングを制御する機能を有する。または、回路300Aは、ノードA1又はノードA2に、信号又は電圧等を供給しないタイミングを制御する機能を有する。または、回路300Aは、ノードA1又はノードA2に、H信号又は電圧V2を供給するタイミングを制御する機能を有する。または、回路300Aは、ノードA1又はノードA2に、L信号又は電圧V1を供給するタイミングを制御する機能を有する。または、回路300Aは、ノードA1の電位又はノードA2の電位を上昇させるタイミングを制御する機能を有する。または、回路300Aは、ノードA1の電位又はノードA2の電位を減少させるタイミングを制御する機能を有する。または、回路300Aは、ノードA1の電位又はノードA2の電位を維持するタイミングを制御する機能を有する。または、回路300Aは、ノードA1又はノードA2を浮遊状態にするタイミングを制御する機能を有する。なお、回路300Aは、スタート信号SP、信号SELA、又はリセット信号REに応じて制御されてもよい。または、回路300Aは、前述の信号スタート信号SP、信号SELA、及びリセット信号REとは別の信号例えば、信号OUTA、クロック信号CK1、又はクロック信号CK2等に応じて制御されてもよい。トランジスタ201Bは、実施の形態3で説明したスイッチ101Bと同様の機能を有する。または、トランジスタ201Bは、ブートストラップ動作を行う機能を有していてもよい。または、トランジスタ201Bは、ノードB1の電位をブートストラップ動作によって上昇させる機能を有していてもよい。このように、トランジスタ201Bは、スイッチとしての機能、又はバッファとしての機能等を有する。なお、トランジスタ201Bは、ノードB1の電位に応じて制御されてもよい。トランジスタ202Bは、実施の形態3で説明したスイッチ102Bと同様の機能を有する。なお、トランジスタ202Bは、ノードB2の電位に応じて制御されてもよい。回路300Bは、ノードB1の電位又はノードB2の電位を制御する機能を有する。または、回路300Bは、ノードB1又はノードB2に、信号又は電圧等を供給するタイミングを制御する機能を有する。または、回路300Bは、ノードB1又はノードB2に、信号又は電圧等を供給しないタイミングを制御する機能を有する。または、回路300Bは、ノードB1又はノードB2に、H信号又は電圧V2を供給するタイミングを制御する機能を有する。または、回路300Bは、ノードB1又はノードB2に、L信号又は電圧V1を供給するタイミングを制御する機能を有する。または、回路300Bは、ノードB1の電位又はノードB2の電位を上昇させるタイミングを制御する機能を有する。または、回路300Bは、ノードB1の電位又はノードB2の電位を減少させるタイミングを制御する機能を有する。または、回路300Bは、ノードB1の電位又はノードB2の電位を維持するタイミングを制御する機能を有する。または、回路300Bは、ノードB1又はノードB2を浮遊状態にするタイミングを制御する機能を有する。なお、回路300Bは、スタート信号SP、信号SELB、又はリセット信号REに応じて制御されてもよい。または、回路300Bは、前述の信号スタート信号SP、信号SELB、及びリセット信号REとは別の信号例えば、信号OUTB、クロック信号CK1、又はクロック信号CK2等に応じて制御されてもよい。<半導体装置の動作>図16Aの半導体装置の動作の一例について、図17に示すタイミングチャートを参照して説明する。また、図18A~図23はそれぞれ、図16Aの半導体装置の動作の一例を説明するための図及び動作の一例を示すタイミングチャートである。なお、上記実施の形態で説明した内容と共通するところは、その説明を省略する。まず、期間a1において、図18Aに示すように、スタート信号SPがHレベルになる。このスタート信号SPがHレベルになるタイミングで、回路300Aは、H信号又は電圧V2をノードA1に供給し始める。よって、ノードA1の電位は上昇する。このとき、ノードA1の電位が上昇するので、回路300Aは、L信号又は電圧V1をノードA2に供給する。よって、ノードA2の電位は減少して、Lレベルになる。すると、トランジスタ202Aはオフになるので、配線113Aと配線111とは非導通状態になる。その後、ノードA1の電位は上昇し続ける。やがて、ノードA1の電位がV1Vth201AVth201A:トランジスタ201Aのしきい値電圧まで上昇すると、トランジスタ201Aはオンになるので、配線112Aと配線111とは導通状態になる。すると、Lレベルのクロック信号CK1が、トランジスタ201Aを介して配線111に供給される。この結果、信号OUTAはLレベルになる。その後、ノードA1の電位はさらに上昇する。やがて、回路300Aは、ノードA1への信号又は電圧の供給を止めるので、回路300AとノードA1とは非導通状態になる。この結果、ノードA1は、浮遊状態になり、ノードA1の電位は、V1Vth201AVxVxは正の数に維持される。なお、期間a1において、回路300Aは、ノードA1への信号又は電圧の供給を止めるかわりに、V1Vth201AVxの電圧をノードA1に供給し続けてもよい。一方、期間a1において、スタート信号SPがHレベルになるタイミングで、回路300Bは、H信号又は電圧V2をノードB1に供給し始める。よって、ノードB1の電位は上昇する。このとき、信号SELBがLレベルなので、又はノードB1の電位が上昇するので、回路300Bは、L信号又は電圧V1をノードB2に供給する。よって、ノードB2の電位は減少して、Lレベルになる。すると、トランジスタ202Bはオフになるので、配線113Bと配線111とは非導通状態になる。その後、ノードB1の電位は上昇し続ける。やがて、ノードB1の電位がV1Vth201BVth201B:トランジスタ201Bのしきい値電圧まで上昇すると、トランジスタ201Bはオンになるので、配線112Bと配線111とは導通状態になる。すると、Lレベルのクロック信号CK1が、トランジスタ201Bを介して配線111に供給される。この結果、信号OUTBはLレベルになる。その後、ノードB1の電位はさらに上昇する。やがて、回路300Bは、ノードB1への信号又は電圧の供給を止めるので、回路300BとノードB1とは非導通状態になる。この結果、ノードB1は、浮遊状態になり、ノードB1の電位は、V1Vth201BVxに維持される。なお、期間a1において、回路300Bは、ノードB1への信号又は電圧の供給を止めるかわりに、V1Vth201BVxの電圧をノードB1に供給し続けてもよい。次に、期間b1において、図18Bに示すように、スタート信号SPがLレベルになる。よって、回路300Aは、信号又は電圧をノードA1に供給しない状態に保たれる。よって、ノードA1は浮遊状態を保持しているので、ノードA1の電位は、V1Vth201AVxに維持される。つまり、トランジスタ201Aはオンの状態を保持するので、配線112Aと配線111とは導通状態を保持する。また、ノードA1の電位が期間a1において上昇した値に保たれるので、回路300Aは、L信号又は電圧V1をノードA2に供給する状態に保たれる。よって、トランジスタ202Aはオフの状態を保持するので、配線113Aと配線111とは非導通状態を保持する。このとき、クロック信号CK1はLレベルからHレベルに上昇する。すると、Hレベルのクロック信号CK1が、トランジスタ201Aを介して配線111に供給されるので、配線111の電位が上昇する。すると、ノードA1は浮遊状態を保持しているので、ノードA1の電位は、トランジスタ201Aのゲートと第2の端子との間の寄生容量によって、V2Vth202AVxVth202A:トランジスタ202Aのしきい値電圧まで上昇する。いわゆる、ブートストラップ動作である。こうして、配線111の電位は、V2まで上昇するので、信号OUTAはHレベルになる。一方、期間b1において、スタート信号SPがLレベルになるので、回路300Bは、信号又は電圧をノードB1に供給しない状態に保たれる。よって、ノードB1は浮遊状態を保持しているので、ノードB1の電位は、V1Vth201BVxに維持される。つまり、トランジスタ201Bはオンの状態を保持するので、配線112Bと配線111とは導通状態を保持する。また、信号SELBがLレベルなので、又はノードB1の電位が期間a1において上昇した値に保たれるので、回路300Bは、L信号又は電圧V1をノードB2に供給する状態に保たれる。よって、トランジスタ202Bはオフの状態を保持するので、配線113Bと配線111とは非導通状態を保持する。このとき、クロック信号CK1はLレベルからHレベルに上昇する。すると、Hレベルのクロック信号CK1が、トランジスタ201Bを介して配線111に供給されるので、配線111の電位が上昇する。すると、ノードB1は浮遊状態を保持しているので、ノードB1の電位は、トランジスタ201Bのゲートと第2の端子との間の寄生容量によって、V2Vth202BVxVth202B:トランジスタ202Bのしきい値電圧まで上昇する。いわゆる、ブートストラップ動作である。こうして、配線111の電位は、V2まで上昇するので、信号OUTBはHレベルになる。次に、期間c1において、図19Aに示すように、リセット信号REがHレベルになる。このリセット信号REがHレベルになるタイミングで、回路300Aは、L信号又は電圧V1をノードA1に供給する。よって、ノードA1の電位は、電圧V1になるように減少する。すると、トランジスタ201Aはオフになるので、配線112Aと配線111とは非導通状態になる。一方、ノードA1の電位が減少するので、回路300Aは、H信号又は電圧V2をノードA2に供給する。よって、ノードA2の電位は上昇する。すると、トランジスタ202Aはオンになるので、配線113Aと配線111とは導通状態になる。この結果、電圧V1は、トランジスタ202Aを介して配線111に供給される。こうして、配線111の電位は減少するので、信号OUTAはLレベルになる。なお、期間c1において、クロック信号CK1がLレベルになるタイミングは、トランジスタ201Aがオフになるタイミングよりも早い場合がある。そのため、トランジスタ201Aがオフになるまでは、Lレベルのクロック信号CK1が、トランジスタ201Aを介して配線111に供給されるとよい。また、トランジスタ201Aのチャネル幅を大きくすると、信号OUTAの立ち下がり時間を短くすることができる。期間c1において、配線111に関しては、電圧V1がトランジスタ202Aを介して配線111に供給される場合と、Lレベルのクロック信号CK1がトランジスタ201Aを介して配線111に供給される場合と、電圧V1がトランジスタ202Aを介して配線111に供給され、且つLレベルのクロック信号CK1がトランジスタ201Aを介して配線111に供給される場合と、の三つのパターンがある。一方、期間c1において、リセット信号REがHレベルになるタイミングで、回路300Bは、L信号又は電圧V1をノードB1に供給する。よって、ノードB1の電位は、電圧V1になるように減少する。すると、トランジスタ201Bはオフになるので、配線112Bと配線111とは非導通状態になる。一方、信号SELBはLレベルに維持されているので、回路300Bは、L信号又は電圧V1をノードB2に供給する状態に保たれる。よって、ノードB2の電位はLレベルに維持される。すると、トランジスタ202Bはオフの状態を保持するので、配線113Bと配線111とは非導通状態を保持する。なお、期間c1において、クロック信号CK1がLレベルになるタイミングは、トランジスタ201Bがオフになるタイミングよりも早い場合がある。そのため、トランジスタ201Bがオフになるまでは、Lレベルのクロック信号CK1が、トランジスタ201Bを介して配線111に供給されるとよい。また、トランジスタ201Bのチャネル幅を大きくすると、信号OUTBの立ち下がり時間を短くすることができる。次に、期間d1において、図19Bに示すように、回路300Aは、L信号又は電圧V1をノードA1に供給する状態に保たれる。よって、ノードA1の電位はLレベルに維持される。すると、トランジスタ201Aはオフの状態に保たれるので、配線112Aと配線111とは非導通状態を保持する。また、回路300Aは、H信号又は電圧V2をノードA2に供給する状態に保たれる。よって、ノードA2の電位はHレベルに維持される。すると、トランジスタ202Aはオンの状態に保たれるので、配線113Aと配線111とは導通状態を保持する。この結果、電圧V1が、トランジスタ202Aを介して配線111に供給される状態に保たれる。一方、期間d1において、回路300Bは、L信号又は電圧V1をノードB1に供給する状態に保たれる。よって、ノードB1の電位はLレベルに維持される。すると、トランジスタ201Bはオフの状態に保たれるので、配線112Bと配線111とは非導通状態を保持する。また、回路300Bは、L信号又は電圧V1をノードB2に供給する状態に保たれる。よって、ノードB2の電位はLレベルに維持される。すると、トランジスタ202Bはオフの状態に保たれるので、配線113Bと配線111とは非導通状態を保持する。次に、期間a2における半導体装置の動作は、図20Aに示すように、期間a1における半導体装置の動作と同様である。ただし、信号SELAがLレベルになり、信号SELBがHレベルになるところが異なる。次に、期間b2における半導体装置の動作は、図20Bに示すように、期間b1における半導体装置の動作と同様である。ただし、信号SELAがLレベルになり、信号SELBがHレベルになるところが異なる。次に、期間c2における半導体装置の動作について、図21Aを参照して説明する。期間c1における半導体装置の動作とは、信号SELAがLレベルになり、信号SELBがHレベルになるところが異なる。信号SELAがLレベルになるので、回路300Aは、L信号又は電圧V1をノードA2に供給する。よって、トランジスタ202Aはオフになるので、配線113Aと配線111とは非導通状態になる。一方、信号SELBがHレベルになるので、回路300Bは、H信号又は電圧V2をノードB2に供給する。よって、トランジスタ202Bはオンになるので、配線113Bと配線111とは導通状態になる。すると、電圧V1が、トランジスタ202Bを介して配線111に供給される。なお、期間c2において、クロック信号CK1がLレベルになるタイミングは、トランジスタ201Aがオフになるタイミングよりも早い場合がある。そのため、トランジスタ201Aがオフになるまでは、Lレベルのクロック信号CK1が、トランジスタ201Aを介して配線111に供給されるとよい。また、トランジスタ201Aのチャネル幅を大きくすると、信号OUTAの立ち下がり時間を短くすることができる。なお、期間c2において、クロック信号CK1がLレベルになるタイミングは、トランジスタ201Bがオフになるタイミングよりも早い場合がある。そのため、トランジスタ201Bがオフになるまでは、Lレベルのクロック信号CK1が、トランジスタ201Bを介して配線111に供給されるとよい。また、トランジスタ201Bのチャネル幅を大きくすると、信号OUTBの立ち下がり時間を短くすることができる。期間c2において、配線111に関しては、電圧V1がトランジスタ202Bを介して配線111に供給される場合と、Lレベルのクロック信号CK1がトランジスタ201Bを介して配線111に供給される場合と、電圧V1がトランジスタ202Bを介して配線111に供給され、且つLレベルのクロック信号CK1がトランジスタ201Bを介して配線111に供給される場合と、の三つのパターンがある。次に、期間d2における半導体装置の動作について、図21Bを参照して説明する。期間d1における半導体装置の動作とは、信号SELAがLレベルになり、信号SELBがHレベルになるところが異なる。信号SELAがLレベルになるので、回路300Aは、L信号又は電圧V1をノードA2に供給する。よって、トランジスタ202Aはオフになるので、配線113Aと配線111とは非導通状態になる。一方、信号SELBがHレベルになるので、回路300Bは、H信号又は電圧V2をノードB2に供給する。よって、トランジスタ202Bはオンになるので、配線113Bと配線111とは導通状態になる。すると、電圧V1が、トランジスタ202Bを介して配線111に供給される。以上のように、トランジスタ202Aとトランジスタ202Bのうち、交互にオンにすることによって、それぞれのトランジスタの特性劣化を抑制することができる。そのため、トランジスタの半導体層として、非晶質半導体若しくは微結晶半導体等の非単結晶半導体、有機半導体、又は酸化物半導体等の、劣化しやすい材料を用いることができる。よって、半導体装置を作製する際に、工程数を削減し、歩留まりを高くし、又はコストを削減することができる。また、本実施の形態の半導体装置を表示装置に用いる場合、半導体装置の作製方法が容易になるため、表示装置を大型にすることができる。また、トランジスタの特性劣化を抑制することができるため、トランジスタの劣化を考慮してトランジスタのチャネル幅を大きくする必要がない。このため、トランジスタのチャネル幅を小さくすることができるので、レイアウト面積を小さくすることができる。特に、本実施の形態の半導体装置を表示装置に用いる場合、ゲートドライバ回路のレイアウト面積を小さくすることができるので、画素の解像度を高くすることができる。また、トランジスタのチャネル幅を小さくすることができるので、ゲートドライバ回路の負荷を小さくすることができる。そのため、ゲートドライバ回路を有するドライバ回路の消費電力を低減することができる。また、期間b1と期間b2において、Hレベルのクロック信号CK1が、トランジスタ201Aとトランジスタ201Bとを介して配線111に供給されるので、配線111に供給される信号の立ち上がり時間又は立ち下がり時間を短くすることができる。よって、選択された行に属する画素に、別の行に属する画素へのビデオ信号が書き込まれるのを防止することができる。この結果、クロストークを低減することができるので、表示装置の表示品位の向上を図ることができる。また、配線111に供給される信号の立ち上がり時間又は立ち下がり時間を短くすることができるため、走査信号がスタート信号等に相当する場合、ゲートドライバ回路の駆動周波数を高くすることができる。よって、本実施の形態の半導体装置を表示装置に用いる場合、表示装置を大型にすることができ、又は画素の解像度を高くすることができる。なお、期間T1における信号OUTA及び信号OUTBの波形は、図6Kのタイミングチャートに対応する。なお、期間T1における信号OUTA及び信号OUTBの波形としては、図6A~図6Lを用いることができる。なお、期間T2における信号OUTA及び信号OUTBの波形は、図7Kのタイミングチャートに対応する。なお、期間T2における信号OUTA及び信号OUTBの波形としては、図7A~図7Lを用いることができる。なお、クロック信号CK1を、非平衡とすることができる。図22は、1周期のうち、Hレベルになる期間がLレベルになる期間よりも短い場合の、半導体装置の動作の一例を示すタイミングチャートである。図22のタイミングチャートでは、期間c1又は期間c2において、Lレベルのクロック信号CK1を配線111に供給することができるので、信号OUTA及び信号OUTBの立ち下がり時間を短くすることができる。特に、配線111が画素部に延伸して形成される場合、画素への本来書き込まれるべきでないビデオ信号の書き込みを防止することができる。また、1周期のうち、Hレベルになる期間をLレベルになる期間よりも長くしてもよい。なお、半導体装置には、多相のクロック信号を用いることができる。例えば、半導体装置には、nnは自然数相のクロック信号を用いることができる。n相のクロック信号とは、周期がそれぞれ1/n周期ずつずれたn個のクロック信号を指す。図23は、半導体装置に3相のクロック信号を用いる場合の、半導体装置の動作の一例を示すタイミングチャートである。なお、nが大きいほど、クロック周波数が低くなるので、消費電力の低減を図ることができる。ただし、nが大きすぎると、信号の数が増えるので、レイアウト面積が大きくなる、又は、外部回路の規模が大きくなる。よって、nを8よりも小さくし、好ましくはnを6よりも小さく、さらに好ましくはn=4又はn=3とする。なお、期間c1、期間d1、期間c2、又は期間d2において、トランジスタ202Aとトランジスタ202Bとを、同時にオンにすることができる。このため、電圧V1を、トランジスタ202Aとトランジスタ202Bとを介して配線111に供給すると、配線111のノイズを低減することができるので、ノイズの影響を受けにくい半導体装置を得ることができる。なお、期間a1、期間b1、期間a2、又は期間b2において、トランジスタ201A及びトランジスタ201Bの一方をオンにすることができる。例えば、期間a1及び期間b1において、トランジスタ201Aをオンにし、トランジスタ201Bをオフにすることができる。または、期間a2及び期間b2において、トランジスタ201Aをオフにし、トランジスタ201Bをオンにすることができる。よって、トランジスタ201Aとトランジスタ201Bとが、それぞれオンになる回数が少なくなるので、それぞれのトランジスタの劣化を抑制することができる。このような駆動方法を実現するために、例えば、期間T1において、配線114Bに入力される信号をLレベルに維持し、期間T2において、配線114Aに入力される信号をLレベルに維持するとよい。別の例として、回路200Aには、期間T1において、信号SELAに応じてノードA1の電位をLレベルに維持する機能を有する回路を設け、回路200Bには、期間T2において、信号SELBに応じてノードB1の電位をLレベルに維持する機能を有する回路を設けるとよい。<トランジスタのサイズ>次に、トランジスタのチャネル幅、チャネル長等の、トランジスタのサイズについて説明する。なお、トランジスタのチャネル幅と記載する場合、トランジスタのW/LWはチャネル幅、Lはチャネル長比と言い換えることがある。トランジスタ201Aのチャネル幅と、トランジスタ201Bのチャネル幅とは、概ね等しいことが好ましい。または、トランジスタ202Aのチャネル幅と、トランジスタ202Bのチャネル幅とは、概ね等しいことが好ましい。このように、トランジスタのチャネル幅を概ね等しくすることによって、電流供給能力を概ね等しくし、又は、トランジスタの劣化の程度を概ね等しくすることができる。よって、選択されるトランジスタが切り替わっても、出力される信号OUTの波形を概ね等しくすることができる。なお、同様の理由で、トランジスタ201Aのチャネル長と、トランジスタ201Bのチャネル長とは、概ね等しいことが好ましい。または、トランジスタ202Aのチャネル長と、トランジスタ202Bのチャネル長とは、概ね等しいことが好ましい。なお、トランジスタ201A又はトランジスタ201Bに接続されるゲート信号線の負荷が大きい場合、回路200Aにおいて、回路200Aが有する他のトランジスタよりもトランジスタ201Aのチャネル幅を大きくし、又は、回路200Bにおいて、回路200Bが有する他のトランジスタよりもトランジスタ201Bのチャネル幅を大きくすることが好ましい。なお、トランジスタ201A又はトランジスタ201Bが駆動するゲート信号線の負荷が大きい場合、トランジスタ201A又はトランジスタ201Bのチャネル幅を大きくすることが好ましい。具体的には、トランジスタ201Aのチャネル幅及びトランジスタ201Bのチャネル幅を、好ましくは1000μm~30000μm、より好ましくは2000μm~20000μm、さらに好ましくは3000μm~8000μm又は10000μm~18000μmとするとよい。<半導体装置の構成>次に、本実施の形態の半導体装置の構成の一例について、図16Aとは異なる半導体装置の回路図の一例を、図16B、及び図24A~図25Bを参照して説明する。図16B、及び図24A~図25Bに、半導体装置の回路図の一例を示す。図16Bに示す半導体装置は、図16Aに示す半導体装置が有するトランジスタ201Aのゲートと第2の端子との間に容量素子203Aを接続した構成に対応する。または、トランジスタ201Bのゲートと第2の端子との間に容量素子203Bを接続した構成に対応する。このような構成とすることによって、ブートストラップ動作時に、ノードA1の電位又はノードB1の電位が上昇しやすくなる。よって、トランジスタ201Aのゲートとソースとの間の電位差Vgs又はトランジスタ201Bのゲートとソースとの間の電位差Vgsを大きくすることができる。この結果、トランジスタ201A又はトランジスタ201Bのチャネル幅を小さくすることができる。または、信号OUTA又は信号OUTBの立ち下がり時間又は立ち上がり時間を短くすることができる。容量素子203A及び容量素子203Bとしては、例えばMOS容量を用いることができる。なお、容量素子203A及び容量素子203Bの一方の電極の材料は、トランジスタ201A及びトランジスタ201Bのゲートとそれぞれ同様な材料であることが好ましい。または、容量素子203A及び容量素子203Bの他方の電極の材料は、トランジスタ201A及びトランジスタ201Bのソース又はドレインとそれぞれ同様な材料であることが好ましい。このような材料を用いることによって、レイアウト面積を小さくすることができ、又は、容量値を大きくすることができる。なお、容量素子203Aの容量値と容量素子203Bの容量値は、概ね等しいことが好ましい。または、容量素子203Aと容量素子203Bにおいて、一方の電極と他方の電極とが重なる面積は、概ね等しいことが好ましい。このような構成とすることによって、回路200Aから配線111に信号が入力される場合と、回路200Bから配線111に信号が入力される場合とで、配線111に入力される信号の波長を概ね等しくすることができる。また、図16A及び図16Bに示す半導体装置において、図24Aに示すように、トランジスタ201Aを、一方の電極例えば、正極がノードA1と接続され、他方の電極例えば、負極が配線111と接続されるダイオード211Aと置き換えてもよい。または、トランジスタ202Aを、一方の電極例えば、正極が配線111と接続され、他方の電極例えば、負極がノードA2と接続されるダイオード212Aと置き換えてもよい。また、トランジスタ201Bを、一方の電極例えば、正極がノードB1と接続され、他方の電極例えば、負極が配線111と接続されるダイオード211Bと置き換えてもよい。または、トランジスタ202Bを、一方の電極例えば、正極が配線111と接続され、他方の電極例えば、負極がノードB2と接続されるダイオード212Bと置き換えてもよい。また、図16A及び図16Bに示す半導体装置において、図24Bに示すように、トランジスタ201Aの第1の端子は、ノードA1に接続されてもよい。また、トランジスタ202Aの第1の端子は、ノードA2に接続され、トランジスタ202Aのゲートは、配線111と接続されてもよい。又は、トランジスタ201Bの第1の端子は、ノードB1に接続されてもよい。また、トランジスタ202Bの第1の端子は、ノードB2に接続され、トランジスタ202Bのゲートは、配線111と接続されてもよい。次に、信号OUTAとは別に転送用の信号を生成する構成を有する、又は信号OUTBとは別に転送用の信号を生成する構成を有する半導体装置の一例を、図25A及び図25Bを参照して説明する。半導体装置が、複数の回路回路200A及び回路200Bを含むを有する場合、転送用の信号を、配線111に入力せずに、次段の回路にスタート信号として入力することにより、転送用の信号の遅延又はなまりを、信号OUTA又は信号OUTBよりも小さくすることができる。したがって、遅延又はなまりが低減された信号を用いて半導体装置を駆動することができるので、半導体装置の出力信号の遅延を低減することができる。または、ノードA1又はノードB1を充電するタイミングを早くすることができるので、動作範囲を広くすることができる。また、転送用の信号を、配線111に出力してもよい。このため、図16A、図16B、図24A、及び図24Bに示す半導体装置において、図25Aに示すように、回路200Aに、第1の端子が配線112Aと接続され、第2の端子が配線117Aと接続され、ゲートがノードA1と接続される、トランジスタ204Aを設けてもよい。また、回路200Bに、第1の端子が配線112Bと接続され、第2の端子が配線117Bと接続され、ゲートがノードB1と接続される、トランジスタ204Bを設けてもよい。又は、図16A、図16B、図24A、及び図24Bに示す半導体装置において、図25Bに示すように、回路200Aに、第1の端子が配線113Aと接続され、第2の端子が配線117Aと接続され、ゲートがノードA2と接続される、トランジスタ205Aを設けてもよい。また、回路200Bに、第1の端子が配線113Bと接続され、第2の端子が配線117Bと接続され、ゲートがノードB2と接続される、トランジスタ205Bを設けてもよい。なお、トランジスタ204Aはトランジスタ201Aと同様の機能を有し、同じ極性を有することが好ましい。また、トランジスタ205Aはトランジスタ202Aと同様の機能を有し、同じ極性を有することが好ましい。また、トランジスタ204Bはトランジスタ201Bと同様の機能を有し、同じ極性を有することが好ましい。また、トランジスタ205Bはトランジスタ202Bと同様の機能を有し、同じ極性を有することが好ましい。なお、トランジスタ204A、トランジスタ204B、トランジスタ205A、及びトランジスタ205Bは、Nチャネル型トランジスタ及びPチャネル型トランジスタのいずれを用いてもよい。なお、半導体装置が有する複数の回路が接続される場合、配線117Aは、別の段例えば、次段の半導体装置の配線114Aと接続されてもよい。また、配線117Bは、別の段例えば、次段の半導体装置の配線114Bと接続されてもよい。このような構成を有することにより、配線117A及び配線117Bは、信号線としての機能を有する。なお、半導体装置が有する複数の回路が接続される場合、配線117Aは、別の段例えば、前段の半導体装置の配線116Aと接続されてもよい。また、配線117Bは、別の段例えば、前段の半導体装置の配線116Bと接続されてもよい。また、配線117Aは、画素部に延伸して配置されてもよい。また、配線117Bは、画素部に延伸して配置されてもよい。このような構成を有することにより、配線117A及び配線117Bは、ゲート信号線又は走査線としての機能を有する。<半導体装置の構成>次に、本実施の形態の半導体装置の構成の一例について、図16A、図16B、及び図24A~図25Bとは異なる半導体装置の回路図の一例について、図26を参照して説明する。図26に示す半導体装置は、図16Aに示す半導体装置において、トランジスタ207Aとトランジスタ207Bを設けた構成に対応する。トランジスタ207Aは、第1の端子が配線113Aと接続され、第2の端子が配線111と接続され、ゲートが回路300Aと接続されている。また、トランジスタ207Bは、第1の端子が配線113Bと接続され、第2の端子が配線111と接続され、ゲートが回路300Bと接続されている。なお、トランジスタ207Aのゲートと回路300Aとの接続箇所をノードA3、トランジスタ207Bのゲートと回路300Bとの接続箇所をノードB3、と示す。なお、トランジスタ207Aはトランジスタ202Aと同様の機能を有することが好ましい。また、トランジスタ207Bはトランジスタ202Bと同様の機能を有することが好ましい。<半導体装置の動作>図26の半導体装置の動作の一例について、図27に示すタイミングチャートを参照して説明する。また、図28A~図29Bは、図26の半導体装置の動作の一例を説明するための図である。トランジスタ202Aとトランジスタ207Aは、期間T1において、1ゲート選択期間毎、又はクロック信号CK1の半周期毎に、交互にオンになる。例えば、期間d1のうちクロック信号CK1がHレベルになる期間では、図28Aに示すように、トランジスタ202Aがオンになり、トランジスタ207Aがオフになる。一方、期間d1のうちクロック信号CK1がLレベルになる期間では、図28Bに示すように、トランジスタ202Aがオフになり、トランジスタ207Aがオンになる。また、トランジスタ202Bとトランジスタ207Bは、期間T2において、1ゲート選択期間毎、又はクロック信号CK1の半周期毎に、交互にオンになる。例えば、期間d2のうちクロック信号CK1がHレベルになる期間では、図29Aに示すように、トランジスタ202Bがオンになり、トランジスタ207Bがオフになる。一方、期間d2のうちクロック信号CK1がLレベルになる期間では、図29Bに示すように、トランジスタ202Bがオフになり、トランジスタ207Bがオンになる。このように、期間T1において、トランジスタ202Aとトランジスタ207Aとが交互にオンになり、期間T2において、トランジスタ202Bとトランジスタ207Bとが交互にオンになる。これにより、各トランジスタがオンになる時間を短くすることができるため、各トランジスタの劣化を抑制することができる。又は、ノードA2及びノードA3の一方に、クロック信号CK2例えば、クロック信号CK1の反転信号が入力される配線が接続されていてもよい。また、ノードB2及びノードB3の一方に、クロック信号CK2が入力される配線が接続されていてもよい。又は、同じ期間例えば、期間b1又は期間b2において、トランジスタ202A、トランジスタ207A、トランジスタ202B、及びトランジスタ207Bは、オフであってもよい。または、同じ期間例えば、期間a1又は期間a2において、トランジスタ202A、トランジスタ207A、トランジスタ202B、及びトランジスタ207Bの二つ以上のトランジスタがオンであってもよい。又は、トランジスタ202Aとトランジスタ207Aがオンになる順番は任意に設定してもよく、また、トランジスタ202Bとトランジスタ207Bがオンになる順番は任意に設定してもよい。次に、図26の半導体装置の動作の一例について、図27とは異なるタイミングチャートについて、図30を参照して説明する。トランジスタ202A、トランジスタ207A、トランジスタ202B、及びトランジスタ207Bは、1フレーム期間毎にオンであってもよい。図30において、期間T1のうち、トランジスタ202Aがオンになる期間を期間T1a、トランジスタ207Aがオンになる期間を期間T1bと示す。また、期間T2のうち、トランジスタ202Bがオンになる期間を期間T2a、トランジスタ207Bがオンになる期間を期間T2bと示す。なお、図30のタイミングチャートでは、期間T1a、期間T2a、期間T1b、及び期間T2bが順番に配置される場合について示しているが、これらの期間の順番は任意に設定してもよい。例えば、期間T1a、期間T1b、期間T2a、期間T2bの順に配置、複数期間ずつ配置、又はランダムに配置されてもよい。期間T1aの期間d1では、ノードA2の電位はHレベルになり、ノードA3の電位ノードA3の電位のことを電位Va3とも示す、ノードB2の電位、及びノードB3の電位ノードB3の電位のことを電位Vb3とも示すはLレベルになる。したがって、図28Aに示すように、トランジスタ202Aがオンになり、トランジスタ207A、トランジスタ202B、及びトランジスタ207Bがオフになる。期間T1bの期間d1では、ノードA3の電位はHレベルになり、ノードA2の電位、ノードB2の電位、及びノードB3の電位はLレベルになる。したがって、図28Bに示すように、トランジスタ207Aがオンになり、トランジスタ202A、トランジスタ202B、及びトランジスタ207Bがオフになる。期間T2aの期間d2では、ノードB2の電位はHレベルになり、ノードA2の電位、ノードA3の電位、及びノードB3の電位はLレベルになる。したがって、図29Aに示すように、トランジスタ202Bがオンになり、トランジスタ202A、トランジスタ207A、及びトランジスタ207Bがオフになる。期間T2bの期間d2では、ノードB3の電位はHレベルになり、ノードA2の電位、ノードA3の電位、及びノードB2の電位はLレベルになる。したがって、図29Bに示すように、トランジスタ207Bがオンになり、トランジスタ202A、トランジスタ207A、及びトランジスタ202Bがオフになる。図26に示す半導体装置が上記の動作を行うことによって、トランジスタがオンになる時間を短くすることができる。または、トランジスタの導通状態を制御するための信号の周波数を低くすることができるので、消費電力を小さくすることができる。又は、第1の端子が配線113Aと接続され、第2の端子が配線111と接続されるトランジスタを複数設けてもよい。当該複数のトランジスタは、トランジスタ202A又はトランジスタ207Aと同様の機能を有する。そして、これら複数のトランジスタを、1ゲート選択期間毎、又は1フレーム毎等に、順番にオンにすればよい。また、第1の端子が配線113Bと接続され、第2の端子が配線111と接続されるトランジスタを複数設けてもよい。当該複数のトランジスタは、トランジスタ202B又はトランジスタ207Bと同様の機能を有する。そして、これら複数のトランジスタを、1ゲート選択期間毎、又は1フレーム毎等に、順番にオンにすればよい。このような複数トランジスタを設けることによって、それぞれのトランジスタがオンになる時間を短くすることができるので、それぞれのトランジスタの劣化を抑制することができる。実施の形態5本実施の形態では、上記実施の形態で説明したゲートドライバ回路を有する半導体装置について説明する。<半導体装置の構成>本実施の形態の半導体装置の構成について、図31A及び図31Bを参照して説明する。図31A及び図31Bに、半導体装置の回路図の一例を示す。図31Aにおいて、回路300Aは、トランジスタ301A、トランジスタ302A、及び回路400Aを有する。回路300Bは、トランジスタ301B、トランジスタ302B、及び回路400Bを有する。トランジスタ301A、トランジスタ302A、回路400A、トランジスタ301B、トランジスタ302B、及び回路400Bの構成の一例について、図31Aを参照して説明する。ここで、トランジスタ301A、トランジスタ302A、トランジスタ301B、及びトランジスタ302Bは、Nチャネル型トランジスタとして説明する。なお、これらのトランジスタは、Pチャネル型トランジスタであってもよい。トランジスタ301Aは、第1の端子が配線114Aと接続され、第2の端子がノードA1と接続され、ゲートが配線114Aと接続される。トランジスタ302Aは、第1の端子が配線113Aと接続され、第2の端子がノードA1と接続され、ゲートが配線116Aと接続される。回路400Aは、配線115A、ノードA1、配線113A、及びノードA2と接続される。トランジスタ301Bは、第1の端子が配線114Bと接続され、第2の端子がノードB1と接続され、ゲートが配線114Bと接続される。トランジスタ302Bは、第1の端子が配線113Bと接続され、第2の端子がノードB1と接続され、ゲートが配線116Bと接続される。回路400Bは、配線115B、ノードB1、配線113B、及びノードB2と接続される。次に、トランジスタ301A、トランジスタ302A、回路400A、トランジスタ301B、トランジスタ302B、及び回路400Bの機能の一例について説明する。トランジスタ301Aは、配線114AとノードA1とが導通するタイミングを制御する機能を有する。または、トランジスタ301Aは、配線114Aの電位をノードA1に供給するタイミングを制御する機能を有する。または、トランジスタ301Aは、配線114Aに供給される信号又は電圧等例えば、スタート信号SP、クロック信号CK1、クロック信号CK2、信号SELA、信号SELB、又は電圧V2をノードA1に供給するタイミングを制御する機能を有する。または、トランジスタ301Aは、信号又は電圧等をノードA1に供給しないタイミングを制御する機能を有する。または、トランジスタ301Aは、H信号又は電圧V2をノードA1に供給するタイミングを制御する機能を有する。または、トランジスタ301Aは、ノードA1の電位を上昇させるタイミングを制御する機能を有する。または、トランジスタ301Aは、ノードA1を浮遊状態にするタイミングを制御する機能を有する。このように、トランジスタ301Aは、スイッチ、整流素子、ダイオード、又はダイオード接続のトランジスタ等としての機能を有する。なお、トランジスタ301Aは、スタート信号SPに応じて制御されてもよい。トランジスタ302Aは、配線113AとノードA1とが導通するタイミングを制御する機能を有する。または、トランジスタ302Aは、配線113Aの電位をノードA1に供給するタイミングを制御する機能を有する。または、トランジスタ302Aは、配線113Aに供給される信号又は電圧等例えば、クロック信号CK2、又は電圧V1をノードA1に供給するタイミングを制御する機能を有する。または、トランジスタ302Aは、電圧V1をノードA1に供給するタイミングを制御する機能を有する。または、トランジスタ302Aは、ノードA1の電位を減少させるタイミングを制御する機能を有する。または、トランジスタ302Aは、ノードA1の電位を維持するタイミングを制御する機能を有する。このように、トランジスタ302Aは、スイッチとしての機能を有する。なお、トランジスタ302Aは、リセット信号REに応じて制御されてもよい。回路400Aは、ノードA2の電位を制御する機能を有する。または、回路400Aは、信号又は電圧等をノードA2に供給するタイミングを制御する機能を有する。または、回路400Aは、信号又は電圧等をノードA2に供給しないタイミングを制御する機能を有する。または、回路400Aは、H信号又は電圧V2をノードA2に供給するタイミングを制御する機能を有する。または、回路400Aは、L信号又は電圧V1をノードA2に供給するタイミングを制御する機能を有する。または、回路400Aは、ノードA2の電位を上昇させるタイミングを制御する機能を有する。または、回路400Aは、ノードA2の電位を減少させるタイミングを制御する機能を有する。または、回路400Aは、ノードA2の電位を維持するタイミングを制御する機能を有する。このように、回路400Aは、制御回路としての機能を有する。なお、回路400Aは、信号SELA、又はノードA1の電位に応じて制御されてもよい。トランジスタ301Bは、配線114BとノードB1とが導通するタイミングを制御する機能を有する。または、トランジスタ301Bは、配線114Bの電位をノードB1に供給するタイミングを制御する機能を有する。または、トランジスタ301Bは、配線114Bに供給される信号又は電圧等例えば、スタート信号SP、クロック信号CK1、クロック信号CK2、信号SELA、信号SELB、又は電圧V2をノードB1に供給するタイミングを制御する機能を有する。または、トランジスタ301Bは、信号又は電圧等をノードB1に供給しないタイミングを制御する機能を有する。または、トランジスタ301Bは、H信号又は電圧V2をノードB1に供給するタイミングを制御する機能を有する。または、トランジスタ301Bは、ノードB1の電位を上昇させるタイミングを制御する機能を有する。または、トランジスタ301Bは、ノードB1を浮遊状態にするタイミングを制御する機能を有する。このように、トランジスタ301Bは、スイッチ、整流素子、ダイオード、又はダイオード接続のトランジスタ等としての機能を有する。なお、トランジスタ301Bは、スタート信号SPに応じて制御されてもよい。トランジスタ302Bは、配線113BとノードB1とが導通するタイミングを制御する機能を有する。または、トランジスタ302Bは、配線113Bの電位をノードB1に供給するタイミングを制御する機能を有する。または、トランジスタ302Bは、配線113Bに供給される信号又は電圧等例えば、クロック信号CK2、又は電圧V1をノードB1に供給するタイミングを制御する機能を有する。または、トランジスタ302Bは、電圧V1をノードB1に供給するタイミングを制御する機能を有する。または、トランジスタ302Bは、ノードB1の電位を減少させるタイミングを制御する機能を有する。または、トランジスタ302Bは、ノードB1の電位を維持するタイミングを制御する機能を有する。このように、トランジスタ302Bは、スイッチとしての機能を有する。なお、トランジスタ302Bは、リセット信号REに応じて制御されてもよい。回路400Bは、ノードB2の電位を制御する機能を有する。または、回路400Bは、信号又は電圧等をノードB2に供給するタイミングを制御する機能を有する。または、回路400Bは、信号又は電圧等をノードB2に供給しないタイミングを制御する機能を有する。または、回路400Bは、H信号又は電圧V2をノードB2に供給するタイミングを制御する機能を有する。または、回路400Bは、L信号又は電圧V1をノードB2に供給するタイミングを制御する機能を有する。または、回路400Bは、ノードB2の電位を上昇させるタイミングを制御する機能を有する。または、回路400Bは、ノードB2の電位を減少させるタイミングを制御する機能を有する。または、回路400Bは、ノードB2の電位を維持するタイミングを制御する機能を有する。このように、回路400Bは、制御回路としての機能を有する。なお、回路400Bは、信号SELB、又はノードB1の電位に応じて制御されてもよい。次に、回路400A及び回路400Bの構成の一例について、図31Bを参照して説明する。回路400Aは、トランジスタ401A及びトランジスタ402Aを有する。回路400Bは、トランジスタ401B及びトランジスタ402Bを有する。トランジスタ401A、トランジスタ402A、トランジスタ401B、及びトランジスタ402Bの構成の一例について、図31Bを参照して説明する。ここで、トランジスタ401A、トランジスタ402A、トランジスタ401B、及びトランジスタ402Bは、Nチャネル型トランジスタとして説明する。なお、これらのトランジスタは、Pチャネル型トランジスタであってもよい。トランジスタ401Aは、第1の端子が配線115Aと接続され、第2の端子がノードA2と接続され、ゲートが配線115Aと接続される。トランジスタ402Aは、第1の端子が配線113Aと接続され、第2の端子がノードA2と接続され、ゲートがノードA1と接続される。トランジスタ401Bは、第1の端子が配線115Bと接続され、第2の端子がノードB2と接続され、ゲートが配線115Bと接続される。トランジスタ402Bは、第1の端子が配線113Bと接続され、第2の端子がノードB2と接続され、ゲートがノードB1と接続される。次に、トランジスタ401A、トランジスタ402A、トランジスタ401B、及びトランジスタ402Bの機能の一例について説明する。トランジスタ401Aは、配線115AとノードA2とが導通するタイミングを制御する機能を有する。または、トランジスタ401Aは、配線115Aの電位をノードA2に供給するタイミングを制御する機能を有する。または、トランジスタ401Aは、配線115Aに供給される信号又は電圧等例えば、信号SELA、又は電圧V2をノードA2に供給するタイミングを制御する機能を有する。または、トランジスタ401Aは、信号又は電圧をノードA2に供給しないタイミングを制御する機能を有する。または、トランジスタ401Aは、H信号又は電圧V2等をノードA2に供給するタイミングを制御する機能を有する。または、トランジスタ401Aは、ノードA2の電位を上昇させるタイミングを制御する機能を有する。このように、トランジスタ401Aは、スイッチ、整流素子、ダイオード、又はダイオード接続のトランジスタ等としての機能を有する。なお、トランジスタ401Aは、信号SELAに応じて制御されてもよい。トランジスタ402Aは、配線113AとノードA2とが導通するタイミングを制御する機能を有する。または、トランジスタ402Aは、配線113Aの電位をノードA2に供給するタイミングを制御する機能を有する。または、トランジスタ402Aは、配線113Aに供給される信号又は電圧等例えば、クロック信号CK2、又は電圧V1をノードA2に供給するタイミングを制御する機能を有する。または、トランジスタ402Aは、電圧V1をノードA2に供給するタイミングを制御する機能を有する。または、トランジスタ402Aは、ノードA2の電位を減少させるタイミングを制御する機能を有する。または、トランジスタ402Aは、ノードA2の電位を維持するタイミングを制御する機能を有する。このように、トランジスタ402Aは、スイッチとしての機能を有する。なお、トランジスタ402Aは、ノードA1の電位又は配線111の電位に応じて制御されてもよい。トランジスタ401Bは、配線115BとノードB2とが導通するタイミングを制御する機能を有する。または、トランジスタ401Bは、配線115Bの電位をノードB2に供給するタイミングを制御する機能を有する。または、トランジスタ401Bは、配線115Bに供給される信号又は電圧等例えば、信号SELB、又は電圧V2をノードB2に供給するタイミングを制御する機能を有する。または、トランジスタ401Bは、信号又は電圧をノードB2に供給しないタイミングを制御する機能を有する。または、トランジスタ401Bは、H信号又は電圧V2等をノードB2に供給するタイミングを制御する機能を有する。または、トランジスタ401Bは、ノードB2の電位を上昇させるタイミングを制御する機能を有する。このように、トランジスタ401Bは、スイッチ、整流素子、ダイオード、又はダイオード接続のトランジスタ等としての機能を有する。なお、トランジスタ401Bは、信号SELBに応じて制御されてもよい。トランジスタ402Bは、配線113BとノードB2とが導通するタイミングを制御する機能を有する。または、トランジスタ402Bは、配線113Bの電位をノードB2に供給するタイミングを制御する機能を有する。または、トランジスタ402Bは、配線113Bに供給される信号又は電圧等例えば、クロック信号CK2、又は電圧V1をノードB2に供給するタイミングを制御する機能を有する。または、トランジスタ402Bは、電圧V1をノードB2に供給するタイミングを制御する機能を有する。または、トランジスタ402Bは、ノードB2の電位を減少させるタイミングを制御する機能を有する。または、トランジスタ402Bは、ノードB2の電位を維持するタイミングを制御する機能を有する。このように、トランジスタ402Bは、スイッチとしての機能を有する。なお、トランジスタ402Bは、ノードB1の電位又は配線111の電位に応じて制御されてもよい。<半導体装置の動作>次に、図31Bの半導体装置の動作の一例について、図32A~図35Bを参照して説明する。図32A~図35Bは、順に、実施の形態4で説明した期間a1、期間b1、期間c1、期間d1、期間a2、期間b2、期間c2、期間d2における半導体装置の模式図に相当する。なお、図31Bの半導体装置のうち、図16Aの半導体装置と共通する部分における動作については、図17のタイミングチャートを参照して説明する。まず、図32Aに示すように、期間a1において、スタート信号SPがHレベルになる。よって、トランジスタ301Aはオンになるので、配線114AとノードA1とは導通状態になる。すると、Hレベルのスタート信号SPは、トランジスタ301Aを介してノードA1に供給されるので、ノードA1の電位が上昇する。やがて、ノードA1の電位が、トランジスタ301Aのゲートの電位例えば、電圧V2から、トランジスタ301Aの閾値電圧Vth301Aを引いた値V2-Vth301Aになったところで、トランジスタ301Aはオフになる。よって、配線114AとノードA1とは非導通状態になるため、ノードA1の電位が上昇する。ノードA1の電位が上昇すると、トランジスタ402Aはオンになるので、配線113AとノードA2とは導通状態になる。すると、電圧V1は、トランジスタ402Aを介してノードA2に供給される。また、期間a1において、信号SELAはHレベルになる。よって、トランジスタ401Aはオンになるので、配線115AとノードA2とは導通状態になる。この結果、Hレベルの信号SELAは、トランジスタ401Aを介してノードA2に供給される。ここで、トランジスタ402Aの電流供給能力をトランジスタ401Aの電流供給能力よりも大きくする例えば、トランジスタ402Aのチャネル幅をトランジスタ401Aのチャネル幅よりも大きくすることによって、ノードA2の電位はLレベルになる。なお、期間a1において、リセット信号REはLレベルになる。よって、トランジスタ302Aはオフになるので、配線113AとノードA1とは非導通状態になる。一方、期間a1において、スタート信号SPがHレベルになる。よって、トランジスタ301Bはオンになるので、配線114BとノードB1とは導通状態になる。すると、Hレベルのスタート信号SPは、トランジスタ301Bを介してノードB1に供給されるので、ノードB1の電位が上昇する。やがて、ノードB1の電位が、トランジスタ301Bのゲートの電位例えば、電圧V2から、トランジスタ301Bの閾値電圧Vth301Bを引いた値V2-Vth301Bになったところで、トランジスタ301Bはオフになる。よって、配線114BとノードB1とは非導通状態になるため、ノードB1の電位が上昇する。ノードB1の電位が上昇すると、トランジスタ402Bはオンになるので、配線113BとノードB2とは導通状態になる。すると、電圧V1は、トランジスタ402Bを介してノードB2に供給される。また、期間a1において、信号SELBはLレベルになる。よって、トランジスタ401Bはオフになるので、配線115BとノードB2とは非導通状態になる。この結果、ノードB2の電位はLレベルになる。なお、期間a1において、リセット信号REはLレベルになる。よって、トランジスタ302Bはオフになるので、配線113BとノードB1とは非導通状態になる。次に、図32Bに示すように、期間b1において、スタート信号SPはLレベルになる。よって、トランジスタ301Aはオフの状態を保持するので、配線114AとノードA1とは非導通状態を保持する。また、期間b1において、リセット信号REはLレベルに維持されている。よって、トランジスタ302Aはオフの状態を保持するので、配線113AとノードA1とは非導通状態を保持する。ノードA1の電位は、ブートストラップ動作によって上昇する。よって、トランジスタ402Aはオンの状態を保持するので、配線113AとノードA2とは導通状態を保持する。また、期間b1において、信号SELAはHレベルに維持されている。よって、トランジスタ401Aはオンの状態を保持するので、配線115AとノードA2とは導通状態を保持する。この結果、ノードA2の電位はLレベルに維持される。一方、期間b1において、スタート信号SPがLレベルになると、トランジスタ301Bはオフの状態を保持するので、配線114BとノードB1とは非導通状態を保持する。また、期間b1において、リセット信号REはLレベルに維持されている。よって、トランジスタ302Bはオフの状態を保持するので、配線113BとノードB1とは非導通状態を保持する。ノードB1の電位は、ブートストラップ動作によって上昇する。よって、トランジスタ402Bはオンの状態を保持するので、配線113BとノードB2とは導通状態を保持する。また、期間b1において、信号SELBはLレベルに維持されている。よって、トランジスタ401Bはオフの状態を保持するので、配線115BとノードB2とは非導通状態を保持する。この結果、ノードB2の電位はLレベルに維持される。次に、図33Aに示すように、期間c1において、スタート信号SPはLレベルに維持されている。よって、トランジスタ301Aはオフの状態を保持するので、配線114AとノードA1とは非導通状態を保持する。また、期間c1において、リセット信号REはHレベルになる。よって、トランジスタ302Aはオンになるので、配線113AとノードA1とは導通状態になる。すると、電圧V1は、トランジスタ302Aを介してノードA1に供給されるので、ノードA1の電位は減少し、Lレベルになる。ノードA1の電位がLレベルになると、トランジスタ402Aはオフになるので、配線113AとノードA2とは非導通状態になる。また、期間c1において、信号SELAはHレベルに維持されている。よって、トランジスタ401Aはオンの状態を保持するので、配線115AとノードA2とは導通状態を保持する。すると、Hレベルの信号SELAは、トランジスタ401Aを介してノードA2に供給されるので、ノードA2の電位は上昇し、Hレベルになる。一方、期間c1において、スタート信号SPはLレベルに維持されている。よって、トランジスタ301Bはオフの状態を保持するので、配線114BとノードB1とは非導通状態を保持する。また、期間c1において、リセット信号REはHレベルになる。よって、トランジスタ302Bはオンになるので、配線113BとノードB1とは導通状態になる。すると、電圧V1は、トランジスタ302Bを介してノードB1に供給されるので、ノードB1の電位は減少し、Lレベルになる。ノードB1の電位がLレベルになると、トランジスタ402Bはオフになるので、配線113BとノードB2とは非導通状態になる。また、期間c1において、信号SELBはLレベルに維持されている。よって、トランジスタ401Bはオフの状態を保持するので、配線115BとノードB2とは非導通状態を保持する。この結果、ノードB2は浮遊状態になるので、ノードB2の電位はLレベルに維持される。次に、図33Bに示すように、期間d1において、スタート信号SPはLレベルに維持されている。よって、トランジスタ301Aはオフの状態を保持するので、配線114AとノードA1とは非導通状態を保持する。また、期間d1において、リセット信号REはLレベルになる。よって、トランジスタ302Aはオフになるので、配線113AとノードA1とは非導通状態になる。すると、ノードA1は浮遊状態になり、ノードA1の電位はLレベルに維持される。よって、トランジスタ402Aはオフの状態を保持するので、配線113AとノードA2とは非導通状態を保持する。また、期間d1において、信号SELAはHレベルに維持されている。よって、トランジスタ401Aはオンの状態を保持するので、配線115AとノードA2とは導通状態を保持する。すると、Hレベルの信号SELAは、トランジスタ401Aを介してノードA2に供給されるので、ノードA2の電位は上昇し、Hレベルになる。一方、期間d1において、スタート信号SPはLレベルに維持されている。よって、トランジスタ301Bはオフの状態を保持するので、配線114BとノードB1とは非導通状態を保持する。また、期間d1において、リセット信号REはLレベルになる。よって、トランジスタ302Bはオフになるので、配線113BとノードB1とは非導通状態になる。すると、ノードB1は浮遊状態になり、ノードB1の電位はLレベルに維持される。よって、トランジスタ402Bはオフの状態を保持するので、配線113BとノードB2とは非導通状態を保持する。また、期間d1において、信号SELBはLレベルに維持されている。よって、トランジスタ401Bはオフの状態を保持するので、配線115BとノードB2とは非導通状態を保持する。この結果、ノードA2は浮遊状態を保持するので、ノードB2の電位はLレベルに維持される。次に、期間a2における半導体装置の動作について、図34Aを参照して説明する。図32Aに示す期間a1における半導体装置と動作と異なるところは、信号SELAがLレベルになり、信号SELBがHレベルになるところである。よって、トランジスタ401Aはオフになるので、配線115AとノードA2とは非導通状態になる。一方、トランジスタ401Bはオンになるので、配線115BとノードB2とは導通状態になる。よって、Hレベルの信号SELBが、トランジスタ401Bを介してノードB2に供給される。ここで、トランジスタ402Bの電流供給能力をトランジスタ401Bの電流供給能力よりも大きくする例えば、トランジスタ402Bのチャネル幅をトランジスタ401Bのチャネル幅よりも大きくすることによって、ノードB2の電位はLレベルになる。次に、期間b2における半導体装置の動作について、図34Bを参照して説明する。図32Bに示す期間b1における半導体装置と動作と異なるところは、信号SELAがLレベルになり、信号SELBがHレベルになるところである。よって、トランジスタ401Aはオフの状態を保持するので、配線115AとノードA2とは非導通状態になる。一方、トランジスタ401Bはオンの状態を保持するので、配線115BとノードB2とは導通状態を保持する。次に、期間c2における半導体装置の動作について、図35Aを参照して説明する。図33Aに示す期間c1における半導体装置と動作と異なるところは、信号SELAがLレベルになり、信号SELBがHレベルになるところである。よって、トランジスタ401Aはオフの状態を保持するので、配線115AとノードA2とは非導通状態になる。すると、ノードA2は浮遊状態になるので、その電位はLレベルに維持される。一方、トランジスタ401Bはオンの状態を保持するので、配線115BとノードB2とは導通状態を保持する。よって、Hレベルの信号SELBが、トランジスタ401Bを介してノードB2に供給されるので、ノードB2の電位は上昇する。次に、期間d2における半導体装置の動作について、図35Bを参照して説明する。図33Bに示す期間d1における半導体装置と動作と異なるところは、信号SELAがLレベルになり、信号SELBがHレベルになるところである。よって、トランジスタ401Aはオフの状態を保持するので、配線115AとノードA2とは非導通状態になる。すると、ノードA2は浮遊状態になるので、その電位はLレベルに維持される。一方、トランジスタ401Bはオンの状態を維持するので、配線115BとノードB2とは導通状態を保持する。よって、Hレベルの信号SELBは、トランジスタ401Bを介してノードB2に供給されるので、ノードB2の電位はHレベルに維持される。<トランジスタのサイズ>次に、トランジスタの、チャネル幅、チャネル長等の、トランジスタのサイズについて説明する。トランジスタ301Aのチャネル幅と、トランジスタ301Bのチャネル幅とは、概ね等しいことが好ましい。または、トランジスタ302Aのチャネル幅と、トランジスタ302Bのチャネル幅とは、概ね等しいことが好ましい。または、トランジスタ401Aのチャネル幅と、トランジスタ401Bのチャネル幅とは、概ね等しいことが好ましい。または、トランジスタ402Aのチャネル幅と、トランジスタ402Bのチャネル幅とは、概ね等しいことが好ましい。このように、トランジスタのチャネル幅を概ね等しくすることによって、電流供給能力を概ね等しくし、又は、トランジスタの劣化の程度を概ね等しくすることができる。よって、選択されるトランジスタが切り替わっても、出力される信号OUTの波形を概ね等しくすることができる。なお、同様の理由で、トランジスタ301Aのチャネル長と、トランジスタ301Bのチャネル長とは、概ね等しいことが好ましい。または、トランジスタ302Aのチャネル長と、トランジスタ302Bのチャネル長とは、概ね等しいことが好ましい。または、トランジスタ401Aのチャネル長と、トランジスタ401Bのチャネル長とは、概ね等しいことが好ましい。または、トランジスタ402Aのチャネル長と、トランジスタ402Bのチャネル長とは、概ね等しいことが好ましい。具体的には、トランジスタ301Aのチャネル幅及びトランジスタ301Bのチャネル幅を、好ましくは500μm~3000μm、より好ましくは800μm~2500μm、さらに好ましくは1000μm~2000μmとするとよい。また、トランジスタ302Aのチャネル幅及びトランジスタ302Bのチャネル幅を、好ましくは100μm~3000μm、より好ましくは300μm~2000μm、さらに好ましくは300μm~1000μmとするとよい。また、トランジスタ401Aのチャネル幅及びトランジスタ401Bのチャネル幅を、好ましくは100μm~2000μm、より好ましくは200μm~1500μm、さらに好ましくは300μm~700μmとするとよい。また、トランジスタ402Aのチャネル幅及びトランジスタ402Bのチャネル幅は、好ましくは300μm~3000μm、より好ましくは500μm~2000μm、さらに好ましくは700μm~1500μmとするとよい。<半導体装置の構成>次に、本実施の形態の半導体装置の回路の一例について、図31Bとは異なる半導体装置の回路図の一例を、図36A~図41Bを参照して説明する。図36A~図41Bに、半導体装置の回路図の一例を示す。図36Aに示す半導体装置は、図31Bに示す半導体装置が有するトランジスタ202Aの第1の端子とトランジスタ302Aの第1の端子とトランジスタ402Aの第1の端子とが、別々の配線と接続された構成に対応する。または、図31Bに示す半導体装置が有するトランジスタ202Bの第1の端子とトランジスタ302Bの第1の端子とトランジスタ402Bの第1の端子とが、別々の配線と接続された構成に対応する。図36Aでは、配線113Aは、配線113A_1~配線113A_3という複数の配線に分割される。配線113Bは、配線113B_1~配線113B_3という複数の配線に分割される。トランジスタ202Aの第1の端子は配線113A_1と接続され、トランジスタ302Aの第1の端子は配線113A_2と接続され、トランジスタ402Aの第1の端子は配線113A_3と接続される。トランジスタ202Bの第1の端子は配線113B_1と接続され、トランジスタ302Bの第1の端子は配線113B_2と接続され、トランジスタ402Bの第1の端子は配線113B_3と接続される。なお、配線113A_1~配線113A_3は、配線113Aと同様の機能を有し、配線113B_1~配線113B_3は、配線113Bと同様の機能を有する。一例として、配線113A_1~配線113A_3及び配線113B_1~配線113B_3には、電圧V1等の電圧を供給することができる。または、配線113A_1~配線113A_3には、別々の電圧又は別々の信号を供給してもよい。または、配線113B_1~配線113B_3には、別々の電圧又は別々の信号を供給してもよい。また、図31B及び図36Aに示す構成において、図37Aに示すように、トランジスタ302Aを、一方の電極例えば、正極がノードA1と接続され、他方の電極例えば、負極が配線116Aと接続されるダイオード312Aと置き換えてもよい。または、トランジスタ402Aを、一方の電極例えば、正極がノードA2と接続され、他方の電極例えば、負極がノードA1と接続されるダイオード412Aと置き換えてもよい。また、トランジスタ302Bを、一方の電極例えば、正極がノードB1と接続され、他方の電極例えば、負極が配線116Bと接続されるダイオード312Bと置き換えてもよい。または、トランジスタ402Bを、一方の電極例えば、正極がノードB2と接続され、他方の電極例えば、負極がノードB1と接続されるダイオード412Bと置き換えてもよい。また、図31B及び図36Aに示す構成において、図37Bに示すように、トランジスタ302Aの第1の端子が配線116Aと接続され、トランジスタ302AのゲートがノードA1と接続されてもよい。または、トランジスタ402Aの第1の端子がノードA1と接続され、トランジスタ402AのゲートがノードA2と接続されてもよい。また、トランジスタ302Bの第1の端子が配線116Bと接続され、トランジスタ302BのゲートがノードB1と接続されてもよい。または、トランジスタ402Bの第1の端子がノードB1と接続され、トランジスタ402BのゲートがノードB2と接続されてもよい。また、図31B、図36A、図37A、及び図37Bに示す構成において、図38Aに示すように、トランジスタ402Aのゲートが配線111と接続されてもよい。また、トランジスタ402Bのゲートが配線111と接続されてもよい。また、図31B、図36A、及び図37A~図38Aに示す構成において、図38Bに示すように、トランジスタ301Aの第1の端子が配線118Aと接続され、トランジスタ301Aのゲートが配線114Aと接続されてもよい。また、トランジスタ301Bの第1の端子が配線118Bと接続され、トランジスタ301Bのゲートが配線114Bと接続されてもよい。又は、トランジスタ301Aの第1の端子は、配線114Aと接続され、トランジスタ301Aのゲートは、配線118Aと接続されてもよい。また、トランジスタ301Bの第1の端子は、配線114Bと接続され、トランジスタ301Bのゲートは、配線118Bと接続されてもよい。なお、配線118A及び配線118Bに電圧V2が供給される場合、配線118A及び配線118Bは、電源線としての機能を有する。または、配線118A及び配線118Bには、クロック信号CK2が入力されてもよい。または、配線118Aと配線118Bに、別々の電圧又は別々の信号が供給されてもよい。なお、配線118Aと配線118Bに同じ電圧が入力される場合、配線118Aと配線118Bとが接続されてもよい。また、この場合、配線118Aと配線118Bとに同じ配線を用いてもよい。また、図31B、図36A、及び図37A~図38Bに示す構成において、図39Aに示すように、トランジスタ401Aを抵抗素子403Aと置き換えてもよい。抵抗素子403Aは、配線115AとノードA2との間に接続される。また、図39Bに示すように、トランジスタ401Bを抵抗素子403Bと置き換えてもよい。抵抗素子403Bは、配線115BとノードB2との間に接続される。図39A及び図39Bに示す構成とすることによって、期間c1及び期間d1において、ノードB2に、Lレベルの信号SELBを供給することができる。または、期間c2及び期間d2において、ノードA2に、Lレベルの信号SELAを供給することができる。よって、ノードA2の電位及びノードB2の電位を固定することができるので、ノイズの影響を受けにくい半導体装置を得ることができる。また、図31B、図36A、及び図37A~図38Bに示す構成において、図39Cに示すように、第1の端子が配線115Aと接続され、第2の端子がノードA2と接続され、ゲートがノードA2と接続されるトランジスタ404Aを設けてもよい。また、図39Dに示すように、第1の端子が配線115Bと接続され、第2の端子がノードB2と接続され、ゲートがノードB2と接続されるトランジスタ404Bを設けてもよい。図39C及び図39Dに示す構成とすることによって、図39A及び図39Bの場合と同様に、ノードA2の電位及びノードB2の電位を固定することができるので、ノイズの影響を受けにくい半導体装置を得ることができる。また、図31B、図36A、及び図37A~図39Dに示す構成において、図39Eに示すように、回路400Aは、第1の端子が配線115Aと接続され、第2の端子がノードA2と接続され、ゲートがトランジスタ401Aの第2の端子とトランジスタ402Aの第2の端子との接続箇所と接続されるトランジスタ405Aと、第1の端子が配線113Aと接続され、第2の端子がノードA2と接続され、ゲートがノードA1と接続されるトランジスタ406Aと、を有していてもよい。また、図39Fに示すように、回路400Bは、第1の端子が配線115Bと接続され、第2の端子がノードB2と接続され、ゲートがトランジスタ401Bの第2の端子とトランジスタ402Bの第2の端子との接続箇所と接続されるトランジスタ405Bと、第1の端子が配線113Bと接続され、第2の端子がノードB2と接続され、ゲートがノードB1と接続されるトランジスタ406Bと、を有していてもよい。図39E及び図39Fに示す構成とすることによって、ノードA2の電位又はノードB2の電位をV2にすることができるので、信号の振幅を大きくすることができる。又は、トランジスタ401Aの第1の端子と、トランジスタ405Aの第1の端子とは、別々の配線と接続されてもよい。一例として、図40Aにおいて、配線115Aが配線115A_1及び115A_2という複数の配線に分割され、トランジスタ401Aの第1の端子が配線115A_1と接続され、トランジスタ405Aの第1の端子が配線115A_2と接続される。この場合、配線115A_1及び115A_2の一方に信号SELAを入力し、他方に電圧V2を供給すればよい。又は、トランジスタ401Bの第1の端子と、トランジスタ405Bの第1の端子とは、別々の配線と接続されてもよい。一例として、図40Bにおいて、配線115Bが配線115B_1及び115B_2という複数の配線に分割され、トランジスタ401Bの第1の端子が配線115B_1と接続され、トランジスタ405Bの第1の端子が配線115B_2と接続される。この場合、配線115B_1及び115B_2の一方に信号SELBを入力し、他方に電圧V2を供給すればよい。図40A及び図40Bに示す構成とすることによって、期間c1及び期間d1において、ノードB2に、Lレベルの信号SELBを供給することができる。または、期間c2及び期間d2において、ノードA2に、Lレベルの信号SELAを供給することができる。よって、ノードA2の電位及びノードB2の電位を固定することができるので、ノイズの影響を受けにくい半導体装置を得ることができる。また、図31B、図36A、及び図37A~図39Dに示す構成において、図40Cに示すように、回路400Aは、第1の端子が配線118Aと接続され、第2の端子がノードA2と接続され、ゲートが配線118Aと接続されるトランジスタ407Aと、第1の端子が配線113Aと接続され、第2の端子がノードA2と接続され、ゲートがノードA1と接続されるトランジスタ408Aと、第1の端子が配線113Aと接続され、第2の端子がノードA2と接続され、ゲートが配線115Aと接続されるトランジスタ409Aと、を有していてもよい。また、図40Dに示すように、回路400Bは、第1の端子が配線118Bと接続され、第2の端子がノードB2と接続され、ゲートが配線118Bと接続されるトランジスタ407Bと、第1の端子が配線113Bと接続され、第2の端子がノードB2と接続され、ゲートがノードB1と接続されるトランジスタ408Bと、第1の端子が配線113Bと接続され、第2の端子がノードB2と接続され、ゲートが配線115Bと接続されるトランジスタ409Bと、を有していてもよい。図40C及び図40Dに示す構成とすることによって、期間c1及び期間d1において、ノードB2に、Lレベルの信号SELBを供給することができる。または、期間c2及び期間d2において、ノードA2に、Lレベルの信号SELAを供給することができる。よって、ノードA2の電位及びノードB2の電位を固定することができるので、ノイズの影響を受けにくい半導体装置を得ることができる。また、図31B、図36A、及び図37A~図40Dに示す構成において、図41Aに示すように、トランジスタ206A及び回路500Aを設けてもよい。回路500Aは、トランジスタ501A及びトランジスタ502Aを有する。トランジスタ206Aは、第1の端子が配線113Aと接続され、第2の端子がノードA1と接続される。トランジスタ501Aは、第1の端子が配線118Aと接続され、第2の端子がトランジスタ206Aのゲートと接続され、ゲートが配線118Aと接続される。トランジスタ502Aは、第1の端子が配線113Aと接続され、第2の端子がトランジスタ206Aのゲートと接続され、ゲートがノードA1と接続される。また、図41Aに示すように、トランジスタ206B及び回路500Bを設けてもよい。回路500Bは、トランジスタ501B及びトランジスタ502Bを有する。トランジスタ206Bは、第1の端子が配線113Bと接続され、第2の端子がノードB1と接続される。トランジスタ501Bは、第1の端子が配線118Bと接続され、第2の端子がトランジスタ206Bのゲートと接続され、ゲートが配線118Bと接続される。トランジスタ502Bは、第1の端子が配線113Bと接続され、第2の端子がトランジスタ206Bのゲートと接続され、ゲートがノードB1と接続される。なお、図41Aにおいて、トランジスタ206Aのゲートと、トランジスタ501Aの第2の端子と、トランジスタ502Aの第2の端子との接続箇所をノードA3と示す。また、トランジスタ206Bのゲートと、トランジスタ501Bの第2の端子と、トランジスタ502Bの第2の端子との接続箇所をノードB3と示す。また、トランジスタ502Aのゲートは、配線111と接続されてもよい。また、トランジスタ502Bのゲートは、配線111と接続されてもよい。別の例として、図41Bに示すように、回路500Aを省略し、トランジスタ206AのゲートがノードA2と接続されてもよい。また、回路500Bを省略し、トランジスタ206BのゲートがノードB2と接続されてもよい。図41Bに示す構成とすることによって、回路規模を小さくすることができるので、レイアウト面積を小さくすること、又は消費電力を削減することができる。次に、トランジスタ206A、回路500A、トランジスタ501A、トランジスタ502A、トランジスタ206B、回路500B、トランジスタ501B、トランジスタ502Bの機能の一例について、図41A及び図41Bを参照して説明する。トランジスタ206Aは、配線113AとノードA1とが導通するタイミングを制御する機能を有する。または、トランジスタ206Aは、配線113Aの電位をノードA1に供給するタイミングを制御する機能を有する。または、トランジスタ206Aは、配線113Aに供給される信号又は電圧等例えば、クロック信号CK2、又は電圧V1をノードA1に供給するタイミングを制御する機能を有する。または、トランジスタ206Aは、電圧V1をノードA1に供給するタイミングを制御する機能を有する。または、トランジスタ206Aは、ノードA1の電位を減少させるタイミングを制御する機能を有する。または、トランジスタ206Aは、ノードA1の電位を維持するタイミングを制御する機能を有する。このように、トランジスタ206Aは、スイッチとしての機能を有する。なお、トランジスタ206Aは、ノードA3の電位に応じて制御されてもよい。回路500Aは、ノードA3の電位を制御する機能を有する。または、回路500Aは、信号又は電圧等をノードA3に供給するタイミングを制御する機能を有する。または、回路500Aは、信号又は電圧等をノードA3に供給しないタイミングを制御する機能を有する。または、回路500Aは、H信号又は電圧V2をノードA3に供給するタイミングを制御する機能を有する。または、回路500Aは、L信号又は電圧V1をノードA3に供給するタイミングを制御する機能を有する。または、回路500Aは、ノードA3の電位を上昇させるタイミングを制御する機能を有する。または、回路500Aは、ノードA3の電位を減少させるタイミングを制御する機能を有する。または、回路500Aは、ノードA3の電位を維持するタイミングを制御する機能を有する。または、回路500Aは、ノードA1の電位を反転してノードA3に出力するタイミングを制御する機能を有する。このように、回路500Aは、制御回路、又はインバータ回路としての機能を有する。なお、回路500Aは、ノードA1の電位に応じて制御されてもよい。トランジスタ501Aは、配線118AとノードA3とが導通するタイミングを制御する機能を有する。または、トランジスタ501Aは、配線118Aの電位をノードA3に供給するタイミングを制御する機能を有する。または、トランジスタ501Aは、配線118Aに供給される信号又は電圧等例えば、電圧V2をノードA3に供給するタイミングを制御する機能を有する。または、トランジスタ501Aは、信号又は電圧等をノードA3に供給しないタイミングを制御する機能を有する。または、トランジスタ501Aは、H信号又は電圧V2をノードA3に供給するタイミングを制御する機能を有する。または、トランジスタ501Aは、ノードA3の電位を上昇させるタイミングを制御する機能を有する。このように、トランジスタ501Aは、スイッチ、整流素子、ダイオード、又はダイオード接続のトランジスタ等としての機能を有する。トランジスタ502Aは、配線113AとノードA3とが導通するタイミングを制御する機能を有する。または、トランジスタ502Aは、配線113Aの電位をノードA3に供給するタイミングを制御する機能を有する。または、トランジスタ502Aは、配線113Aに供給される信号又は電圧等例えば、クロック信号CK2、又は電圧V1をノードA3に供給するタイミングを制御する機能を有する。または、トランジスタ502Aは、電圧V1をノードA3に供給するタイミングを制御する機能を有する。または、トランジスタ502Aは、ノードA3の電位を減少させるタイミングを制御する機能を有する。または、トランジスタ502Aは、ノードA3の電位を維持するタイミングを制御する機能を有する。このように、トランジスタ502Aは、スイッチとしての機能を有する。トランジスタ206Bは、配線113BとノードB1とが導通するタイミングを制御する機能を有する。または、トランジスタ206Bは、配線113Bの電位をノードB1に供給するタイミングを制御する機能を有する。または、トランジスタ206Bは、配線113Bに供給される信号又は電圧等例えば、クロック信号CK2、又は電圧V1をノードB1に供給するタイミングを制御する機能を有する。または、トランジスタ206Bは、電圧V1をノードB1に供給するタイミングを制御する機能を有する。または、トランジスタ206Bは、ノードB1の電位を減少させるタイミングを制御する機能を有する。または、トランジスタ206Bは、ノードB1の電位を維持するタイミングを制御する機能を有する。このように、トランジスタ206Bは、スイッチとしての機能を有する。なお、トランジスタ206Bは、ノードB3の電位に応じて制御されてもよい。回路500Bは、ノードB3の電位を制御する機能を有する。または、回路500Bは、信号又は電圧等をノードB3に供給するタイミングを制御する機能を有する。または、回路500Bは、信号又は電圧等をノードB3に供給しないタイミングを制御する機能を有する。または、回路500Bは、H信号又は電圧V2をノードB3に供給するタイミングを制御する機能を有する。または、回路500Bは、L信号又は電圧V1をノードB3に供給するタイミングを制御する機能を有する。または、回路500Bは、ノードB3の電位を上昇させるタイミングを制御する機能を有する。または、回路500Bは、ノードB3の電位を減少させるタイミングを制御する機能を有する。または、回路500Bは、ノードB3の電位を維持するタイミングを制御する機能を有する。または、回路500Bは、ノードB1の電位を反転してノードB3に出力するタイミングを制御する機能を有する。このように、回路500Bは、制御回路、又はインバータ回路としての機能を有する。なお、回路500Bは、ノードB1の電位に応じて制御されてもよい。トランジスタ501Bは、配線118BとノードB3とが導通するタイミングを制御する機能を有する。または、トランジスタ501Bは、配線118Bの電位をノードB3に供給するタイミングを制御する機能を有する。または、トランジスタ501Bは、配線118Bに供給される信号又は電圧等例えば、電圧V2をノードB3に供給するタイミングを制御する機能を有する。または、トランジスタ501Bは、信号又は電圧等をノードB3に供給しないタイミングを制御する機能を有する。または、トランジスタ501Bは、H信号又は電圧V2をノードB3に供給するタイミングを制御する機能を有する。または、トランジスタ501Bは、ノードB3の電位を上昇させるタイミングを制御する機能を有する。このように、トランジスタ501Bは、スイッチ、整流素子、ダイオード、又はダイオード接続のトランジスタ等としての機能を有する。トランジスタ502Bは、配線113BとノードB3とが導通するタイミングを制御する機能を有する。または、トランジスタ502Bは、配線113Bの電位をノードB3に供給するタイミングを制御する機能を有する。または、トランジスタ502Bは、配線113Bに供給される信号又は電圧等例えば、クロック信号CK2、又は電圧V1をノードB3に供給するタイミングを制御する機能を有する。または、トランジスタ502Bは、電圧V1をノードB3に供給するタイミングを制御する機能を有する。または、トランジスタ502Bは、ノードB3の電位を減少させるタイミングを制御する機能を有する。または、トランジスタ502Bは、ノードB3の電位を維持するタイミングを制御する機能を有する。このように、トランジスタ502Bは、スイッチとしての機能を有する。<半導体装置の動作>次に、図41Aの半導体装置の動作について、図42A~図45Bを参照して説明する。図42A~図45Bは、順に、期間a1、期間b1、期間c1、期間d1、期間a2、期間b2、期間c2、期間d2における半導体装置の模式図に相当する。期間a1、期間b1、期間a2、及び期間b2では、ノードA1は、Hレベルの電位になる。よって、回路500Aは、回路400Aと同様に、ノードA3にL信号を出力する。すると、トランジスタ206Aはオフになるので、配線113AとノードA1とは非導通状態になる。具体的には、期間a1、期間b1、期間a2、及び期間b2において、トランジスタ502Aはオンになるので、配線113AとノードA3とは導通状態になる。よって、電圧V1は、トランジスタ502Aを介してノードA3に供給される。このとき、トランジスタ501Aはオンになるので、配線118AとノードA3とは導通状態になる。よって、電圧V2は、トランジスタ501Aを介してノードA3に供給される。ここで、トランジスタ502Aの電流供給能力をトランジスタ501Aの電流供給能力よりも大きくする例えば、トランジスタ502Aのチャネル幅をトランジスタ501Aのチャネル幅よりも大きくすることによって、ノードA3の電位はLレベルになる。また、期間a1、期間b1、期間a2、及び期間b2では、ノードB1は、Hレベルの電位になる。よって、回路500Bは、回路400Bと同様に、ノードB3にL信号を出力する。すると、トランジスタ206Bはオフになるので、配線113BとノードB1とは非導通状態になる。具体的には、期間a1、期間b1、期間a2、及び期間b2において、トランジスタ502Bはオンになるので、配線113BとノードB3とは導通状態になる。よって、電圧V1は、トランジスタ502Bを介してノードB3に供給される。このとき、トランジスタ501Bはオンになるので、配線118BとノードB3とは導通状態になる。よって、電圧V2は、トランジスタ501Bを介してノードB3に供給される。ここで、トランジスタ502Bの電流供給能力をトランジスタ501Bの電流供給能力よりも大きくする例えば、トランジスタ502Bのチャネル幅をトランジスタ501Bのチャネル幅よりも大きくすることによって、ノードB3の電位はLレベルになる。期間c1、期間d1、期間c2、及び期間d2では、ノードA1は、Lレベルの電位になる。よって、回路500Aは、回路400Aと同様に、ノードA3にH信号を出力する。すると、トランジスタ206Aはオンになるので、配線113AとノードA1とは導通状態になる。すると、電圧V1は、トランジスタ206Aを介してノードA1に供給される。具体的には、期間c1、期間d1、期間c2、及び期間d2において、トランジスタ502Aはオフになるので、配線113AとノードA3とは非導通状態になる。このとき、トランジスタ501Aはオンになるので、配線118AとノードA3とは導通状態になる。よって、電圧V2は、トランジスタ501Aを介してノードA3に供給される。また、期間c1、期間d1、期間c2、及び期間d2では、ノードB1は、Lレベルの電位になる。よって、回路500Bは、回路400Bと同様に、ノードB3にH信号を出力する。すると、トランジスタ206Bはオンになるので、配線113BとノードB1とは導通状態になる。すると、電圧V1は、トランジスタ206Bを介してノードB1に供給される。具体的には、期間c1、期間d1、期間c2、及び期間d2において、トランジスタ502Bはオフになるので、配線113BとノードB3とは非導通状態になる。このとき、トランジスタ501Bはオンになるので、配線118BとノードB3とは導通状態になる。よって、電圧V2は、トランジスタ501Bを介してノードB3に供給される。このように、期間c1及び期間d1において、トランジスタ206Aはオンになるので、配線113AとノードA1とは導通状態になる。すると、電圧V1は、トランジスタ206Aを介してノードA1に供給される。よって、ノードA1の電位を固定することができるので、ノイズの影響を受けにくい半導体装置を得ることができる。また、期間c2及び期間d2において、トランジスタ206Bはオンになるので、配線113BとノードB1とは導通状態になる。すると、電圧V1は、トランジスタ206Bを介してノードB1に供給される。よって、ノードB1の電位を固定することができるので、ノイズの影響を受けにくい半導体装置を得ることができる。<トランジスタのサイズ>次に、トランジスタの、チャネル幅、チャネル長等の、トランジスタのサイズについて説明する。トランジスタ501Aのチャネル幅と、トランジスタ501Bのチャネル幅とは、概ね等しいことが好ましい。または、トランジスタ502Aのチャネル幅と、トランジスタ502Bのチャネル幅とは、概ね等しいことが好ましい。このように、トランジスタのチャネル幅を概ね等しくすることによって、電流供給能力を概ね等しくし、又は、トランジスタの劣化の程度を概ね等しくすることができる。よって、選択されるトランジスタが切り替わっても、出力される信号OUTの波形を概ね等しくすることができる。なお、同様の理由で、トランジスタ501Aのチャネル長と、トランジスタ501Bのチャネル長とは、概ね等しいことが好ましい。または、トランジスタ502Aのチャネル長と、トランジスタ502Bのチャネル長とは、概ね等しいことが好ましい。具体的には、トランジスタ501Aのチャネル幅及びトランジスタ501Bのチャネル幅は、好ましくは100μm~2000μm、より好ましくは200μm~1500μm、さらに好ましくは300μm~700μmとするとよい。また、トランジスタ502Aのチャネル幅及びトランジスタ502Bのチャネル幅は、好ましくは300μm~3000μm、より好ましくは500μm~2000μm、さらに好ましくは700μm~1500μmとするとよい。なお、図31B、図36A、及び図37A~図41Bに示す構成において、トランジスタ302Aの第2の端子は、配線111と接続されてもよく、トランジスタ302Bの第2の端子は、配線111と接続されてもよい。または、このような接続関係を実現するためのトランジスタを設けてもよい。このような構成とすることによって、信号OUTAの立ち下がり時間、及び信号OUTBの立ち下がり時間を短くすることができる。又は、図31B、図36A、及び図37A~図41Bに示す構成において、トランジスタ302Aの第1の端子は、配線118Aと接続され、トランジスタ302Aの第2の端子は、ノードA2と接続され、トランジスタ302Aのゲートは、配線116Aと接続されていてもよい。また、トランジスタ302Bの第1の端子は、配線118Bと接続され、トランジスタ302Bの第2の端子は、ノードB2と接続され、トランジスタ302Bのゲートは、配線116Bと接続されていてもよい。または、このような接続関係を実現するためのトランジスタを設けてもよい。このような構成とすることによって、トランジスタ302Aとトランジスタ302Bとに逆バイアスを印加することができるので、それぞれのトランジスタの劣化を抑制することができる。なお、図31B、図36A、及び図37A~図41Bに示す構成において、図36Bに示すように、トランジスタとして、Pチャネル型トランジスタを用いてもよい。図36Bにおいて、トランジスタ201pA、トランジスタ202pA、トランジスタ301pA、トランジスタ302pA、トランジスタ401pA、及びトランジスタ402pAは、Pチャネル型トランジスタであり、それぞれ、図36Aにおけるトランジスタ201A、トランジスタ202A、トランジスタ301A、トランジスタ302A、トランジスタ401A、及びトランジスタ402Aと同様の機能を有する。また、図36Bにおいて、トランジスタ201pB、トランジスタ202pB、トランジスタ301pB、トランジスタ302pB、トランジスタ401pB、及びトランジスタ402pBは、Pチャネル型トランジスタであり、それぞれ、図36Aにおけるトランジスタ201B、トランジスタ202B、トランジスタ301B、トランジスタ302B、トランジスタ401B、及びトランジスタ402Bと同様の機能を有する。なお、トランジスタがPチャネル型トランジスタの場合、配線113A及び配線113Bには、電圧V1が供給されている。また、この場合、信号OUTA、信号OUTB、クロック信号CK1、スタート信号SP、リセット信号RE、信号SELA、信号SELB、ノードA1の電位、ノードA2の電位、ノードB1の電位、及びノードB2の電位を示すタイミングチャートは、図17のタイミングチャートを反転したものに対応する。実施の形態6本実施の形態では、ゲートドライバ回路ゲートドライバともいう。、及びゲートドライバ回路を有する表示装置について、図46A~図49を参照して説明する。<表示装置の構成>表示装置の構成の一例について、図46A~図46Dを参照して説明する。図46A~図46Dの表示装置は、回路1001、回路1002、回路1003_1、回路1003_2、画素部1004、及び端子1005を有する。画素部1004には、回路1003_1及び回路1003_2から延伸した複数の配線が配置される。当該複数の配線は、ゲート線ゲート信号線ともいう。、走査線、又は信号線としての機能を有する。また、画素部1004には、回路1002から延伸した複数の配線が配置される。当該複数の配線は、ビデオ信号線、データ線、信号線、又はソース線ソース信号線ともいう。としての機能を有する。そして、画素部1004には、回路1003_1及び回路1003_2から延伸した複数の配線と、回路1002から延伸した複数の配線とに対応して、複数の画素が配置される。また、画素部1004には、上記の配線の他にも、電源線、又は容量線等の機能を有する配線が配置されてもよい。回路1001は、回路1002、回路1003_1、及び回路1003_2に、信号、電圧、又は電流等を供給するタイミングを制御する機能を有する。または、回路1001は、回路1002、回路1003_1、及び回路1003_2を制御する機能を有する。このように、回路1001は、コントローラ、制御回路、タイミングジェネレータ、電源回路、又はレギュレータとしての機能を有する。回路1002は、ビデオ信号を画素部1004に供給するタイミングを制御する機能を有する。または、回路1002は、画素部1004が有する画素の輝度又は透過率等を制御する機能を有する。このように、回路1002は、ソースドライバ回路、又は信号線駆動回路としての機能を有する。回路1003_1は、上記実施の形態で説明した回路10A、回路100A、又は回路200Aと同様の機能を有する。また、回路1003_2は、上記実施の形態で説明した回路10B、回路100B、又は回路200Bと同様の機能を有する。このように、回路1003_1及び回路1003_2はそれぞれ、ゲートドライバ回路としての機能を有する。なお、図46A及び図46Bに示すように、回路1001及び回路1002を、画素部1004が形成された基板1006とは別の基板例えば、半導体基板、又はSOI基板に形成してもよい。また、回路1003_1及び回路1003_2を、画素部1004と同じ基板に形成してもよい。回路1003_1及び回路1003_2の駆動周波数が、回路1001及び回路1002と比較して低い場合には、回路1003_1及び回路1003_2を構成するトランジスタとして移動度の低いトランジスタを用いてもよい。そのため、回路1003_1及び回路1003_2を構成するトランジスタの半導体層として、非晶質半導体若しくは微結晶半導体等の非単結晶半導体、有機半導体、又は酸化物半導体等を用いることができる。よって、半導体装置を作製する際に、工程数を削減し、歩留まりを高くし、又はコストを削減することができる。また、半導体装置の作製方法が容易になるため、表示装置を大型にすることができる。なお、図46A、図46C、及び図46Dに示すように、回路1003_1と回路1003_2とを、画素部1004を挟んで対峙して配置してもよい。例えば、図46Aに示すように、回路1003_1は、画素部1004の左側に配置され、回路1003_2は、画素部1004の右側に配置される。または、図46Bに示すように、回路1003_1と回路1003_2とは、画素部1004に対して同じ側例えば左側又は右側に配置してもよい。なお、図46A及び図46Bに示す構成において、図46Cに示すように、回路1002を画素部1004と同じ基板1006に形成してもよい。なお、図46A~図46Cに示す構成において、図46Dに示すように、回路1002の一部例えば、回路1002aを画素部1004が設けられた基板1006に形成し、回路1002の別の一部例えば、回路1002bを基板1006とは別の基板に形成してもよい。この場合、回路1002aとして、スイッチ、シフトレジスタ、又はセレクタ等の、比較的駆動周波数が低い回路を用いることが好ましい。次に、表示装置の画素部が有する画素について、図46Eを参照して説明する。図46Eに画素の構成の一例を示す。画素3020は、トランジスタ3021、液晶素子3022、及び容量素子3023を有する。トランジスタ3021は、第1の端子が配線3031と接続され、第2の端子が液晶素子3022の一方の電極及び容量素子3023の一方の電極と接続され、ゲートが配線3032と接続される。液晶素子3022の他方の電極は、電極3034と接続される。容量素子3023の他方の電極は、配線3033と接続される。配線3031には、図46A~図46Dに示す回路1002からビデオ信号が入力される。よって、配線3031は、信号線、ビデオ信号線、又はソース線ソース信号線ともいう。としての機能を有する。配線3032には、図46A~図46Dに示す回路1003_1及び回路1003_2から、ゲート信号、走査信号、又は選択信号が入力される。よって、配線3032は、ゲート線ゲート信号線ともいう。、走査線、又は信号線としての機能を有する。配線3033及び電極3034には、図46A~図46Dに示す回路1001から一定の電圧が供給される。よって、配線3033は、電源線、又は容量線としての機能を有する。また、電極3034は、共通電極、又は対向電極としての機能を有する。なお、配線3031には、プリチャージ電圧が供給されてもよい。プリチャージ電圧は、電極3034に供給される電圧と概ね等しい値に設定するとよい。または、配線3033には、信号が入力されてもよい。このように、液晶素子3022に印加される電圧を制御することによって、ビデオ信号の振幅を小さくすることができ、また、反転駆動を実現することができる。または、電極3034に信号が入力されることにより、フレーム反転駆動を実現することができる。トランジスタ3021は、配線3031と、液晶素子3022の一方の電極とが導通するタイミングを制御する機能を有する。または、画素にビデオ信号を書き込むタイミングを制御する機能を有する。このように、トランジスタ3021は、スイッチとしての機能を有する。容量素子3023は、液晶素子3022の一方の電極の電位と、配線3033の電位との電位差を保持する機能を有する。または、液晶素子3022に印加される電圧が一定となるように保持する機能を有する。このように、容量素子3023は、保持容量としての機能を有する。<シフトレジスタの構成>次に、表示装置が有するゲートドライバ回路の構成について、以下に説明する。具体的には、ゲートドライバ回路が有するシフトレジスタの構成について、図47及び図48を参照して説明する。図47及び図48は、シフトレジスタの回路図の一例である。図47において、シフトレジスタ1100Aは、フリップフロップ1101A_1~フリップフロップ1101A_NNは自然数という複数のフリップフロップを有する。図47に示すフリップフロップ1101A_1~フリップフロップ1101A_Nとして、それぞれ、図16Aに示す半導体装置が有する回路200Aを用いることができる。また、シフトレジスタ1100Bは、フリップフロップ1101B_1~フリップフロップ1101B_NNは自然数という複数のフリップフロップを有する。図47に示すフリップフロップ1101B_1~フリップフロップ1101B_Nとして、それぞれ、図16Aに示す半導体装置が有する回路200Bを用いることができる。シフトレジスタ1100Aは、配線1111_1~配線1111_N、配線1112A、配線1113A、配線1114A、配線1115A、配線1116A、及び配線1119Aと接続される。そして、フリップフロップ1101A_iiは、1~Nのいずれか一つにおいて、配線111、配線112A、配線113A、配線114A、配線115A、及び配線116Aは、それぞれ、配線1111_i、配線1112A、配線1113A、配線1111_i-1、配線1115A、配線1111_i1と接続される。なお、配線112Aを配線1112Aと配線1119Aの一方と接続させる際に、奇数段目のフリップフロップと、偶数段目のフリップフロップとで、配線112Aの接続先を異ならせてもよい。また、シフトレジスタ1100Bは、配線1111_1~配線1111_N、配線1112B、配線1113B、配線1114B、配線1115B、配線1116B、及び配線1119Bと接続される。そして、フリップフロップ1101B_iiは、1~Nのいずれか一つにおいて、配線111、配線112B、配線113B、配線114B、配線115B、及び配線116Bは、それぞれ、配線1111_i、配線1112B、配線1113B、配線1111_i-1、配線1115B、配線1111_i1と接続される。なお、配線112Bを配線1112Bと配線1119Bの一方と接続させる際に、奇数段目のフリップフロップと、偶数段目のフリップフロップとで、配線112Bの接続先を異ならせてもよい。シフトレジスタ1100Aは、信号GOUTA_1~信号GOUTA_Nを配線1111_1~配線1111_Nに出力する。信号GOUTA_1~信号GOUTA_Nは、それぞれ、フリップフロップ1101A_1~フリップフロップ1101A_Nの出力信号であり、信号OUTAに対応する。また、シフトレジスタ1100Bは、信号GOUTB_1~信号GOUTB_Nを配線1111_1~配線1111_Nに出力する。信号GOUTB_1~信号GOUTB_Nは、それぞれ、フリップフロップ1101B_1~フリップフロップ1101B_Nの出力信号であり、信号OUTBに対応する。よって、配線1111_1~配線1111_Nは、配線111と同様の機能を有する。配線1112A及び配線1112Bには、信号GCK1が入力され、配線1119A及び配線1119Bには、信号GCK2が入力される。信号GCK1と信号GCK2は、それぞれ、クロック信号CK1とクロック信号CK2に対応する。よって、配線1112A及び配線1119Aは、配線112Aと同様の機能を有し、配線1112B及び配線1119Bは、配線112Bと同様の機能を有する。配線1113A及び配線1113Bには、電圧V1が供給される。よって、配線1113Aは配線113Aと同様の機能を有し、配線1113Bは配線113Bと同様の機能を有する。配線1114A及び配線1114Bには、信号GSPが入力される。信号GSPは、スタート信号SPに対応する。よって、配線1114Aは配線114Aと同様の機能を有し、配線1114Bは配線114Bと同様の機能を有する。配線1115Aには、信号SELAが入力され、配線1115Bには、信号SELBが入力される。よって、配線1115Aは配線115Aと同様の機能を有し、配線1115Bは配線115Bと同様の機能を有する。配線1116A及び配線1116Bには、信号GREが入力される。信号GREは、リセット信号REに対応する。よって、配線1116Aは配線116Aと同様の機能を有し、配線1116Bは配線116Bと同様の機能を有する。なお、配線1112Aと配線1112Bに同じ信号が入力される場合、配線1112Aと配線1112Bとが接続されてもよい。または、この場合、図48に示すように、配線1112Aと配線1112Bに同じ配線配線1112を用いてもよい。または、配線1112Aと配線1112Bに、別々の信号又は別々の電圧を入力してもよい。また、配線1113Aと配線1113Bに同じ信号が入力される場合、配線1113Aと配線1113Bとが接続されてもよい。または、この場合、図48に示すように、配線1113Aと配線1113Bに同じ配線配線1113を用いてもよい。または、配線1113Aと配線1113Bに、別々の信号又は別々の電圧を入力してもよい。また、配線1114Aと配線1114Bに同じ信号が入力される場合、配線1114Aと配線1114Bとが接続されてもよい。または、この場合、図48に示すように、配線1114Aと配線1114Bに同じ配線配線1114を用いてもよい。または、配線1114Aと配線1114Bに、別々の信号又は別々の電圧を入力してもよい。また、配線1116Aと配線1116Bに同じ信号が入力される場合、配線1116Aと配線1116Bとが接続されてもよい。または、この場合、図48に示すように、配線1116Aと配線1116Bに同じ配線配線1116を用いてもよい。または、配線1116Aと配線1116Bに、別々の信号又は別々の電圧を入力してもよい。また、配線1119Aと配線1119Bに同じ信号が入力される場合、配線1119Aと配線1119Bとが接続されてもよい。または、この場合、図48に示すように、配線1119Aと配線1119Bに同じ配線配線1119を用いてもよい。または、配線1119Aと配線1119Bに、別々の信号又は別々の電圧を入力してもよい。<シフトレジスタの動作>シフトレジスタの動作の一例について、図49を参照して説明する。図49は、シフトレジスタの動作の一例を示すタイミングチャートである。図49では、信号GCK1、信号GCK2、信号GSP、信号GRE、信号SELA、信号SELB、信号GOUTA_1~信号GOUTA_N、及び信号GOUTB_1~信号GOUTB_Nを示す。まず、kkは自然数フレーム目におけるフリップフロップ1101A_iの動作と、k-1フレーム目におけるフリップフロップ1101B_iの動作と、を説明する。まず、信号GOUTA_i-1及び信号GOUTB_iがHレベルになる。すると、フリップフロップ1101A_i及びフリップフロップ1101B_iは、実施の形態4で説明した期間a1における動作を開始する。よって、フリップフロップ1101A_iは配線1111_iにL信号を出力し、フリップフロップ1101B_iは配線1111_iにL信号を出力する。その後、信号GCK1及び信号GCK2が反転すると、フリップフロップ1101A_i及びフリップフロップ1101B_iは、実施の形態4で説明した期間b1における動作を開始する。よって、フリップフロップ1101A_iは配線1111_iにH信号を出力し、フリップフロップ1101B_iは配線1111_iにH信号を出力する。その後、信号GCK1及び信号GCK2が再び反転すると、信号GOUTA_i1及び信号GOUTB_i1はHレベルになる。すると、フリップフロップ1101A_i及びフリップフロップ1101B_iは、実施の形態4で説明した期間c1における動作を開始する。よって、フリップフロップ1101A_iは、配線1111_iにL信号を出力し、フリップフロップ1101B_iは、配線1111_iに信号を出力しない。その後、再び、信号GOUTA_i-1及び信号GOUTB_iがHレベルになるまで、フリップフロップ1101A_i及びフリップフロップ1101B_iは、実施の形態4で説明した期間d1における動作を行う。よって、フリップフロップ1101A_iは配線1111_iにL信号を出力し、フリップフロップ1101B_iは配線1111_iに信号を出力しない。次に、k1フレーム目におけるフリップフロップ1101A_iの動作と、kフレーム目におけるフリップフロップ1101B_iの動作と、を説明する。まず、信号GOUTA_i-1及び信号GOUTB_iがHレベルになる。すると、フリップフロップ1101A_i及びフリップフロップ1101B_iは、実施の形態4で説明した期間a2における動作を開始する。よって、フリップフロップ1101A_iは配線1111_iにL信号を出力し、フリップフロップ1101B_iは配線1111_iにL信号を出力する。その後、信号GCK1及び信号GCK2が反転すると、フリップフロップ1101A_i及びフリップフロップ1101B_iは、実施の形態4で説明した期間b2における動作を開始する。よって、フリップフロップ1101A_iは配線1111_iにH信号を出力し、フリップフロップ1101B_iは配線1111_iにH信号を出力する。その後、信号GCK1及び信号GCK2が再び反転すると、信号GOUTA_i1及び信号GOUTB_i1はHレベルになる。すると、フリップフロップ1101A_i及びフリップフロップ1101B_iは、実施の形態4で説明した期間c2における動作を開始する。よって、フリップフロップ1101A_iは、配線1111_iに信号を出力せず、フリップフロップ1101B_iは、配線1111_iにL信号を出力する。その後、再び、信号GOUTA_i-1及び信号GOUTB_iがHレベルになるまで、フリップフロップ1101A_i及びフリップフロップ1101B_iは、実施の形態4で説明した期間d2における動作を行う。よって、フリップフロップ1101A_iは配線1111_iに信号を出力せず、フリップフロップ1101B_iは配線1111_iにL信号を出力する。実施の形態7本実施の形態では、ソースドライバ回路ソースドライバともいう。について、図50A~図50Dを参照して説明する。図50Aに、ソースドライバ回路の構成の一例を示す。ソースドライバ回路は、回路2001及び回路2002を有する。回路2002は、回路2002_1~回路2002_NNは自然数という複数の回路を有する。回路2002_1~回路2002_Nは、それぞれ、トランジスタ2003_1~トランジスタ2003_kkは自然数という複数のトランジスタを有する。トランジスタ2003_1~トランジスタ2003_kとして、Nチャネル型トランジスタ又はPチャネル型トランジスタを用いることができる。また、トランジスタ2003_1~トランジスタ2003_kをCMOS型のスイッチとして用いることができる。ソースドライバ回路が有する回路2002_1~回路2002_Nの接続関係について、回路2002_1を例にして説明する。回路2002_1が有するトランジスタ2003_1~トランジスタ2003_kは、第1の端子がそれぞれ、配線2004_1~配線2004_kと接続され、第2の端子がそれぞれ、ソース線2008_1~ソース線2008_k図50Bにおいて、S1、S2、及びSkと示す。と接続され、ゲートが配線2005_1と接続される。回路2001は、配線2005_1~配線2005_Nに順番にH信号を出力するタイミングを制御する機能を有する。または、回路2002_1~回路2002_Nを順番に選択する機能を有する。このように、回路2001は、シフトレジスタとしての機能を有する。又は、回路2001は、配線2005_1~配線2005_Nに様々な順番でH信号を出力することができる。または、回路2002_1~回路2002_Nを様々な順番で選択することができる。このように、回路2001は、デコーダとしての機能を有する。回路2002_1は、配線2004_1~配線2004_kとソース線2008_1~ソース線2008_kとがそれぞれ導通するタイミングを制御する機能を有する。または、回路2002_1は、配線2004_1~配線2004_kの電位をソース線2008_1~ソース線2008_kに供給するタイミングを制御する機能を有する。このように、回路2002_1は、セレクタとしての機能を有する。なお、回路2002_2~回路2002_Nは、回路2002_1と同様の機能を有する。トランジスタ2003_1~トランジスタ2003_Nは、それぞれ、配線2004_1~配線2004_kとソース線2008_1~ソース線2008_kとが導通するタイミングを制御する機能を有する。例えば、トランジスタ2003_1は、配線2004_1とソース線2008_1とが導通するタイミングを制御する機能を有する。または、トランジスタ2003_1~トランジスタ2003_Nは、それぞれ、配線2004_1~配線2004_kの電位をソース線2008_1~ソース線2008_kに供給するタイミングを制御する機能を有する。例えば、トランジスタ2003_1は、配線2004_1の電位をソース線2008_1に供給するタイミングを制御する機能を有する。このように、トランジスタ2003_1~トランジスタ2003_Nは、それぞれ、スイッチとしての機能を有する。なお、配線2004_1~配線2004_kのそれぞれに、ビデオ信号に応じたアナログ信号等の、ビデオ信号に対応する信号が入力される場合、配線2004_1~配線2004_kは、信号線としての機能を有する。または、配線2004_1~配線2004_kのそれぞれには、デジタル信号、アナログ電圧、又はアナログ電流が入力されてもよい。次に、図50Aに示すソースドライバ回路の動作の一例について、図50Bのタイミングチャートを参照して説明する。図50Bに、信号2015_1~信号2015_N、及び信号2014_1~信号2014_kを示す。信号2015_1~信号2015_Nはそれぞれ、回路2001の出力信号であり、信号2014_1~信号2014_kはそれぞれ、配線2004_1~配線2004_kに入力される信号である。なお、ソースドライバ回路の1動作期間は、表示装置における1ゲート選択期間に対応する。1ゲート選択期間は、例えば、期間T0、及び期間T1~期間TNに分割される。期間T0は、選択された行に属する画素にプリチャージ用の電圧を同時に印加するための期間であり、プリチャージ期間ともいう。期間T1~期間TNはそれぞれ、選択された行に属する画素にビデオ信号を書き込むための期間であり、書き込み期間ともいう。まず、期間T0において、回路2001は、H信号を配線2005_1~配線2005_Nに出力する。すると、回路2002_1において、トランジスタ2003_1~トランジスタ2003_kがオンになるので、配線2004_1~配線2004_kと、ソース線2008_1~ソース線2008_kとがそれぞれ導通状態になる。このとき、配線2004_1~配線2004_kには、プリチャージ電圧Vpが供給される。よって、プリチャージ電圧Vpは、トランジスタ2003_1~トランジスタ2003_kを介して、ソース線2008_1~ソース線2008_kにそれぞれ出力される。プリチャージ電圧Vpは、選択された行に属する画素に書き込まれるので、選択された行に属する画素がプリチャージされる。期間T1~期間TNにおいて、回路2001は、H信号を配線2005_1~配線2005_Nに順番に出力する。例えば、期間T1において、回路2001は、H信号を配線2005_1に出力する。すると、トランジスタ2003_1~トランジスタ2003_kはオンになるので、配線2004_1~配線2004_kと、ソース線2008_1~ソース線2008_kとが導通状態になる。このとき、配線2004_1~配線2004_kには、DataS1~DataSkが入力される。DataS1~DataSkは、それぞれ、トランジスタ2003_1~トランジスタ2003_kを介して、選択された行に属する画素のうち、1列目~k列目の画素に書き込まれる。このようにして、期間T1~期間TNにおいて、選択された行に属する画素に、k列ずつ順番にビデオ信号が書き込まれる。以上のように、ビデオ信号が複数の列ずつ画素に書き込まれることによって、ビデオ信号の数、又はビデオ信号を画素に書き込むために要する配線の数を減らすことができる。よって、画素部が形成される基板と外部回路との接続数を減らすことができるので、歩留まりの向上、信頼性の向上、部品数の削減、又はコストの削減を図ることができる。また、ビデオ信号が複数の列ずつ画素に書き込まれることによって、書き込み時間を長くすることができる。よって、ビデオ信号の書き込み不足を防止することができるので、表示品位の向上を図ることができる。なお、kを大きくすることによって、外部回路との接続数を減らすことができる。ただし、kが大きすぎると、画素への書き込み時間が短くなる。よって、好ましくはkが6以上、より好ましくはkが3以上、さらに好ましくはk=2とする。特に、画素の色要素がnnは自然数個である場合、k=n、又はk=n×ddは自然数であることが好ましい。例えば、画素の色要素が赤Rと緑Gと青Bとの三つに分割される場合、k=3、又はk=3×dであることが好ましい。また、画素がmmは自然数個のサブ画素サブ画素のことをサブピクセル又は副画素ともいう。に分割される場合、k=m、又はk=m×dであることが好ましい。例えば、画素が2個のサブ画素に分割される場合、k=2であることが好ましい。または、画素の色要素がn個である場合、k=m×n、又はk=m×n×dであることが好ましい。また、ソースドライバ回路の構成の別の一例を、図50Cを参照して説明する。回路2001の駆動周波数及び回路2002の駆動周波数が低い場合は、回路2001及び回路2002を単結晶半導体で設けてもよいので、図50Cに示すように、回路2001及び回路2002を画素部2007と同じ基板に形成することができる。この構成によって、画素部が形成される基板と外部回路との接続数を減らすことができるので、歩留まりの向上、信頼性の向上、部品数の削減、又はコストの削減を図ることができる。さらに、ゲートドライバ回路2006A及びゲートドライバ回路2006Bも画素部2007と同じ基板に形成することによって、外部回路との接続数をさらに減らすことができる。なお、ゲートドライバ回路2006Aは、上記実施の形態で説明した回路10A、回路100A、又は回路200Aに対応し、ゲートドライバ回路2006Bは、上記実施の形態で説明した回路10B、回路100B、又は回路200Bに対応する。また、ソースドライバ回路の構成の別の一例を、図50Dを参照して説明する。図50Dに示すように、回路2001を画素部2007とは別の基板に形成し、回路2002を画素部2007と同じ基板に形成してもよい。この構成によって、画素部が形成される基板と外部回路との接続数を減らすことができるので、歩留まりの向上、信頼性の向上、部品数の削減、又はコストの削減を図ることができる。また、画素部2007と同じ基板に形成する回路が少なくなるので、額縁を小さくすることができる。実施の形態8表示装置において、画素に設けられた素子例えば、トランジスタ、表示素子、容量素子が静電気放電ESD:ElectrostaticDischargeやノイズ等によって破壊されることを防止するために、ゲート線又はソース線に保護回路を設けることがある。本実施の形態では、保護回路の構成、及び当該保護回路を用いた半導体装置の構成について説明する。保護回路の回路図の一例について、図51A~図51Gを参照して説明する。保護回路として、図51Aに示す保護回路3000を用いてもよい。図51Aに示す保護回路3000は、配線3011に接続される画素に設けられた素子が静電気破壊やノイズ等によって破壊されることを防止するために設けられている。保護回路3000は、トランジスタ3001及びトランジスタ3002を有する。トランジスタ3001及びトランジスタ3002には、Nチャネル型トランジスタ又はPチャネル型トランジスタを用いることができる。トランジスタ3001は、第1の端子が配線3012と接続され、第2の端子が配線3011と接続され、ゲートが配線3011と接続される。トランジスタ3002は、第1の端子が配線3013と接続され、第2の端子が配線3011と接続され、ゲートが配線3013と接続される。配線3011には、信号例えば、走査信号、ビデオ信号、クロック信号、スタート信号、リセット信号、又は選択信号等、並びに、電圧例えば、負電源電位、グランド電圧、又は正電源電位等が供給される。配線3012には、高電源電位VDDが供給され、配線3013には、低電源電位VSS又は、グランド電圧が供給される。配線3011の電位が低電源電位VSS~高電源電位VDDの間の値であれば、トランジスタ3001及びトランジスタ3002はオフになる。よって、配線3011に供給される信号又は電圧は、配線3011と接続される画素に供給される。一方、静電気等の影響によって、配線3011に高電源電位VDDよりも高い電位又は低電源電位VSSよりも低い電位が供給される場合がある。この場合、この高電源電位VDDよりも高い電位又は低電源電位VSSよりも低い電位によって、配線3011と接続される画素に設けられた素子が破壊されることがある。このような静電破壊を防止するために、静電気等の影響によって、配線3011に高電源電位VDDよりも高い電位が供給される場合、トランジスタ3001がオンになる。すると、配線3011の電荷は、トランジスタ3001を介して配線3012に移動するので、配線3011の電位が減少する。また、静電気等の影響によって、配線3011に低電源電位VSSよりも低い電位が供給される場合、トランジスタ3002がオンになる。すると、配線3011の電荷は、トランジスタ3002を介して配線3013に移動するので、配線3011の電位が上昇する。以上のように、保護回路3000を設けることによって、配線3011と接続される画素が有する素子の静電気等による破壊を防ぐことができる。なお、保護回路として、図51B又は図51Cに示す保護回路3000を用いてもよい。図51Bに示す構成は、図51Aに示す構成においてトランジスタ3002及び配線3013を省略したものに対応する。図51Cに示す構成は、図51Aに示す構成においてトランジスタ3001及び配線3012を省略したものに対応する。また、保護回路として、図51Dに示す保護回路3000を用いてもよい。図51Dに示す構成は、図51Aに示す構成において、配線3011と配線3012との間にトランジスタ3003が直列に接続され、配線3011と配線3013との間にトランジスタ3004が直列に接続されたものに対応する。図51Dにおいて、トランジスタ3003は、第1の端子が配線3012と接続され、第2の端子がトランジスタ3001の第1の端子と接続され、ゲートがトランジスタ3001の第1の端子と接続されている。トランジスタ3004は、第1の端子が配線3013と接続され、第2の端子がトランジスタ3002の第1の端子と接続され、ゲートが配線3013と接続されている。また、保護回路として、図51Eに示す保護回路3000を用いてもよい。図51Eに示す構成は、図51Dに示す構成において、トランジスタ3001のゲートがトランジスタ3003のゲートと接続され、トランジスタ3002のゲートがトランジスタ3004のゲートと接続されたものに対応する。また、保護回路として、図51Fに示す保護回路3000を用いてもよい。図51Fに示す構成は、図51Aに示す構成において、配線3011と配線3012との間にトランジスタ3001とトランジスタ3003が並列に接続され、配線3011と配線3013との間にトランジスタ3002とトランジスタ3004が並列に接続されたものに対応する。図51Fにおいて、トランジスタ3003は、第1の端子が配線3012と接続され、第2の端子が配線3011と接続され、ゲートが配線3011と接続されている。また、トランジスタ3004は、第1の端子が配線3013と接続され、第2の端子が配線3011と接続され、ゲートが配線3013と接続されている。また、保護回路として、図51Gに示す保護回路3000を用いてもよい。図51Gに示す構成は、図51Aに示す構成において、トランジスタ3001のゲートと第1の端子との間に、容量素子3005と抵抗素子3006とを並列に接続し、トランジスタ3002のゲートと第1の端子との間に、容量素子3007と抵抗素子3008とを並列に接続したものに対応する。図51Gの構成を適用することによって、保護回路3000自体の破壊又は劣化を防止することができる。例えば、配線3011に電源電位よりも高い電圧が供給される場合、トランジスタ3001のゲートとソースとの間の電位差Vgsが大きくなる。よって、トランジスタ3001がオン状態になるので、配線3011の電圧が減少する。しかし、トランジスタ3001のゲートと第2の端子との間に大きな電圧が印加されるので、トランジスタ3001が破壊又は劣化することがある。これを防止するために、容量素子3005を用いてトランジスタ3001のゲート電圧を上昇させ、トランジスタ3001のゲートとソースとの間の電位差Vgsを小さくする。具体的には、トランジスタ3001がオン状態になると、トランジスタ3001の第1の端子の電圧が瞬間的に上昇する。そして、容量素子3005の容量結合によって、トランジスタ3001のゲート電圧が上昇する。このようにして、トランジスタ3001のゲートとソースとの間の電位差Vgsを小さくすることができるため、トランジスタ3001の破壊又は劣化を抑制することができる。同様に、配線3011に電源電位よりも低い電圧が供給される場合、トランジスタ3002の第1の端子の電圧が瞬間的に減少する。そして、容量素子3007の容量結合によって、トランジスタ3002のゲート電圧が減少する。このようにして、トランジスタ3002のゲートとソースとの間の電位差Vgsを小さくすることができるため、トランジスタ3002の破壊又は劣化を抑制することができる。次に、保護回路を設けた半導体装置の構成について、図52A及び図52Bを用いて説明する。図52Aに、ゲート線に保護回路を設けた半導体装置の構成の一例を示す。図52Aにおいて、ゲート線3102_1及びゲート線3102_2はそれぞれ、図51A~図51Gの配線3011に対応する。配線3012及び配線3013は、ゲートドライバ回路3100に接続される配線のいずれかと接続される。このような構成とすることにより、保護回路3000を動作させるための電源電圧としてゲートドライバ回路の電源電圧を用いることができるため、電源電圧の種類、及び保護回路3000に電源電圧を供給するための配線の数を減らすことができる。図52Bに、FPC等の外部から信号又は電圧が供給される端子に保護回路を設けた半導体装置の構成の一例を示す。図52Bにおいて、配線3012及び配線3013は、外部端子のいずれかと接続される。例えば、配線3012が端子3101aと接続される場合、端子3101aに設けられる保護回路において、トランジスタ3001を省略することができる。同様に、配線3013が端子3101bと接続される場合、端子3101bに設けられる保護回路において、トランジスタ3002を省略することができる。また、端子3101c、端子3101dに設けられる保護回路においても同様である。このような構成とすることによって、トランジスタの数を減らすことができるので、レイアウト面積の縮小を図ることができる。実施の形態9本実施の形態では、トランジスタと表示素子を有する表示装置の構造、及びトランジスタの構造について、図53A~図53Cを参照して説明する。トランジスタとして、例えば電界効果トランジスタ又はバイポーラトランジスタが挙げられる。電界効果トランジスタとして、薄膜トランジスタTFTともいう。を用いてもよい。また、電界効果トランジスタとして、トップゲート型のトランジスタ、又はボトムゲート型のトランジスタを用いてもよい。また、ボトムゲート型のトランジスタとしては、チャネルエッチ型のトランジスタ又はボトムコンタクト型逆コプレナ型ともいう。のトランジスタが挙げられる。また、電界効果トランジスタは、N型又はP型の導電型にしてもよい。なお、電界効果トランジスタは、例えば、ゲート電極と、ソース領域、チャネル領域、及びドレイン領域を有する半導体層と、断面視においてゲート電極と半導体層との間に設けられたゲート絶縁層と、により構成される。半導体層は、半導体膜又は半導体基板を用いて形成される。半導体膜又は半導体基板に適用される半導体材料としては、非晶質半導体、微結晶半導体、単結晶半導体、及び多結晶半導体が挙げられる。また、半導体材料として酸化物半導体を用いてもよい。酸化物半導体としては、四元系金属酸化物In-Sn-Ga-Zn-O系金属酸化物等、三元系金属酸化物In-Ga-Zn-O系金属酸化物、In-Sn-Zn-O系金属酸化物、In-Al-Zn-O系金属酸化物、Sn-Ga-Zn-O系金属酸化物、Al-Ga-Zn-O系金属酸化物、Sn-Al-Zn-O系金属酸化物等、及び、二元系金属酸化物等In-Zn-O系金属酸化物、Sn-Zn-O系金属酸化物、Al-Zn-O系金属酸化物、Zn-Mg-O系金属酸化物、Sn-Mg-O系金属酸化物、In-Mg-O系金属酸化物、In-Ga-O系金属酸化物、In-Sn-O系金属酸化物等が挙げられる。また、酸化物半導体として、In-O系金属酸化物、Sn-O系金属酸化物、Zn-O系金属酸化物等を用いることもできる。また、酸化物半導体として、上記酸化物半導体として用いることができる金属酸化物にSiO2を含ませた酸化物半導体を用いることもできる。また、酸化物半導体として、InMO3ZnOmm>0で表記される材料を用いることができる。ここで、Mは、Ga、Al、Mn、及び、Coから選ばれた一つ又は複数の金属元素を示す。例えば、Mとしては、Ga、Ga及びAl、Ga及びMn、Ga及びCo等が挙げられる。図53A及び図53Bに、トランジスタと表示素子を有する表示装置の構造の一例を示す。トランジスタとして、図53Aではトップゲート型トランジスタ、図53Bではボトムゲート型トランジスタを用いている。図53Aにおいて、基板5260と、基板5260上に設けられた絶縁層5261と、絶縁層5261上に設けられ、領域5262a~領域5262eを有する半導体層5262と、半導体層5262を覆うように設けられた絶縁層5263と、半導体層5262及び絶縁層5263上に設けられた導電層5264と、絶縁層5263及び導電層5264上に設けられ、開口部を有する絶縁層5265と、絶縁層5265上及び絶縁層5265の開口部に設けられた導電層5266と、を示す。図53Bにおいて、基板5300と、基板5300上に設けられた導電層5301と、導電層5301を覆うように設けられた絶縁層5302と、導電層5301及び絶縁層5302上に設けられた半導体層5303aと、半導体層5303a上に設けられた半導体層5303bと、半導体層5303b及び絶縁層5302上に設けられた導電層5304と、絶縁層5302及び導電層5304上に設けられ、開口部を有する絶縁層5305と、絶縁層5305上及び絶縁層5305の開口部に設けられた導電層5306と、を示す。また、図53Cに、トランジスタの構造の他の一例を示す。図53Cにおいて、領域5353及び領域5355を有する半導体基板5352と、半導体基板5352上に設けられた絶縁層5356と、半導体基板5352上に設けられた絶縁層5354と、絶縁層5356上に設けられた導電層5357と、絶縁層5354、絶縁層5356、及び導電層5357上に設けられ、開口部を有する絶縁層5358と、絶縁層5358上及び絶縁層5358の開口部に設けられた導電層5359と、を示す。図53Cでは、領域5350と領域5351のそれぞれに、トランジスタが設けられる。図53Cに示すトランジスタの構造を、図53A及び図53Bに示すトランジスタに適用してもよい。なお、図53Aで示すように、導電層5266及び絶縁層5265上に設けられ、開口部を有する絶縁層5267と、絶縁層5267及び絶縁層5267の開口部に設けられた導電層5268と、絶縁層5267及び導電層5268上に設けられ、開口部を有する絶縁層5269と、絶縁層5269上及び絶縁層5269の開口部に設けられたEL層5270と、絶縁層5269及びEL層5270上に設けられた導電層5271と、を表示装置が有していてもよい。図53Bの表示装置についても同様である。なお、図53Bに示すように、絶縁層5305及び導電層5306上に配置される液晶層5307と、液晶層5307上に設けられた導電層5308と、を表示装置が有していてもよい。図53Aの表示装置についても同様である。絶縁層5261は、下地膜として機能する。絶縁層5354は、素子間分離層例えば、フィールド酸化膜として機能する。絶縁層5263、絶縁層5302、及び絶縁層5356は、ゲート絶縁膜として機能する。導電層5264、導電層5301、及び導電層5357は、ゲート電極として機能する。絶縁層5265、絶縁層5267、絶縁層5305、及び絶縁層5358は、層間膜又は平坦化膜として機能する。導電層5266、導電層5304、及び導電層5359は、配線、トランジスタの電極、又は容量素子の電極として機能する。導電層5268及び導電層5306は、画素電極又は反射電極として機能する。絶縁層5269は、隔壁として機能する。導電層5271及び導電層5308は、対向電極又は共通電極として機能する。基板5260及び基板5300としては、ガラス基板、石英基板、半導体基板例えば、シリコン基板、又は単結晶基板、SOI基板、プラスチック基板、金属基板、ステンレス基板、ステンレススチルホイルを有する基板、タングステン基板、タングステンホイルを有する基板、又は可撓性基板等を用いてもよい。ガラス基板として、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス等を用いても良い。可撓性基板としては、ポリエチレンテレフタレートPET、ポリエチレンナフタレートPEN、ポリエーテルサルフォンPESに代表されるプラスチック、又はアクリル等の、可撓性を有する合成樹脂等を用いてもよい。他にも、貼り合わせフィルムポリプロピレン、ポリエステル、ビニル、ポリフッ化ビニル、塩化ビニル等、繊維状な材料を含む紙、基材フィルムポリエステル、ポリアミド、ポリイミド、無機蒸着フィルム、紙類等等を用いてもよい。半導体基板5352としては、n型又はp型の導電型を有する単結晶シリコン基板を用いてもよい。または、当該単結晶シリコン基板の一部又は全部を半導体基板5352として用いてもよい。領域5353は、不純物元素が半導体基板5352に添加された領域であり、ウェルとして機能する。例えば、半導体基板5352がp型の導電型を有する場合、領域5353はn型の導電型を有し、nウェルとして機能する。また、半導体基板5352がn型の導電型を有する場合、領域5353はp型の導電型を有し、pウェルとして機能する。領域5355は、不純物元素が半導体基板5352に添加された領域であり、ソース領域又はドレイン領域として機能する。なお、半導体基板5352に、LDDLightlyDopedDrain領域を設けてもよい。絶縁層5261としては、酸化珪素膜、窒化珪素膜、酸化窒化珪素SiOxNyx>y>0膜、窒化酸化珪素SiNxOyx>y>0膜等の、酸素又は窒素を有する膜、又はこれらの積層構造等がある。絶縁層5261が2層構造で設けられる場合の例としては、1層目の絶縁層として窒化珪素膜、2層目の絶縁層として酸化珪素膜を設けた絶縁層が挙げられる。絶縁層5261が3層構造で設けられる場合の例としては、1層目の絶縁層として酸化珪素膜、2層目の絶縁層として窒化珪素膜、3層目の絶縁層として酸化珪素膜を設けた絶縁層が挙げられる。半導体層5262、半導体層5303a、及び半導体層5303bとしては、非単結晶半導体例えば、非晶質アモルファスシリコン、多結晶シリコン、微結晶シリコン等、単結晶半導体、化合物半導体若しくは酸化物半導体例えば、ZnO、InGaZnO、SiGe、GaAs、IZOインジウム亜鉛酸化物、ITOインジウム錫酸化物、SnO、TiO、AlZnSnOAZTO、有機半導体、又はカーボンナノチューブ等を用いることができる。また、領域5262aは、不純物元素が半導体層5262に添加されていない真性の状態であり、チャネル領域として機能する。なお、領域5262aに不純物元素を添加されてもよい。領域5262aに添加される不純物元素は、領域5262b、領域5262c、領域5262d、又は領域5262eに添加される不純物元素の濃度よりも低いことが好ましい。領域5262b及び領域5262dは、領域5262c及び領域5262eよりも低濃度の不純物元素が半導体層5262に添加された領域であり、LDDLightlyDopedDrain領域として機能する。なお、領域5262b及び領域5262dは省略してもよい。領域5262c及び領域5262eは、高濃度の不純物元素が半導体層5262に添加された領域であり、ソース領域又はドレイン領域として機能する。また、半導体層5303bは、不純物元素としてリン等が添加された半導体層であり、n型の導電型を有する。なお、半導体層5303aとして、酸化物半導体又は化合物半導体が用いられる場合、半導体層5303bを省略してもよい。絶縁層5263及び絶縁層5356として、酸化珪素膜、窒化珪素膜、酸化窒化珪素SiOxNyx>y>0膜、窒化酸化珪素SiNxOyx>y>0膜等の、酸素若しくは窒素を有する膜、又はこれらの積層構造を用いるとよい。導電層5264、導電層5266、導電層5268、導電層5271、導電層5301、導電層5304、導電層5306、導電層5308、導電層5357、及び導電層5359として、単層構造の導電膜、又はこれらの積層構造等を用いるとよい。当該導電膜として、アルミニウムAl、タンタルTa、チタンTi、モリブデンMo、タングステンW、ネオジムNd、クロムCr、ニッケルNi、白金Pt、金Au、銀Ag、銅Cu、マンガンMn、コバルトCo、ニオブNb、シリコンSi、鉄Fe、パラジウムPd、炭素C、スカンジウムSc、亜鉛Zn、ガリウムGa、インジウムIn、錫Sn、ジルコニウムZr、セリウムCeによって構成される群、この群から選ばれた一つの元素の単体膜、又は、この群から選ばれた一つの元素若しくは複数の元素を含む化合物からなる膜、等を用いるとよい。なお、当該単体膜又は当該化合物は、リンP、ボロンB、ヒ素As、又は酸素O等を含んでもよい。上記化合物としては、前述した複数の元素から選ばれた一つの元素若しくは複数の元素を含む化合物例えば、合金、前述した複数の元素から選ばれた一つの元素若しくは複数の元素と窒素との化合物例えば、窒化膜、前述した複数の元素から選ばれた一つの元素若しくは複数の元素とシリコンとの化合物例えばシリサイド膜、又はナノチューブ材料等がある。合金としては、インジウム錫酸化物ITO、インジウム亜鉛酸化物IZO、酸化珪素を含むインジウム錫酸化物ITSO、酸化亜鉛ZnO、酸化錫SnO、酸化錫カドミウムCTO、アルミニウムネオジムAl-Nd、アルミニウムタングステンAl-W、アルミニウムジルコニウムAl-Zr、アルミニウムチタンAl-Ti、アルミニウムセリウムAl-Ce、マグネシウム銀Mg-Ag、モリブデンニオブMo-Nb、モリブデンタングステンMo-W、又はモリブデンタンタルMo-Ta等がある。窒化膜としては、窒化チタン、窒化タンタル、窒化モリブデン等がある。シリサイド膜としては、タングステンシリサイド、チタンシリサイド、ニッケルシリサイド、アルミニウムシリコン、又はモリブデンシリコン等がある。ナノチューブ材料としては、カーボンナノチューブ、有機ナノチューブ、無機ナノチューブ、又は金属ナノチューブ等がある。絶縁層5265、絶縁層5267、絶縁層5269、絶縁層5305、及び絶縁層5358としては、単層構造の絶縁層、又はこれらの積層構造等を用いるとよい。当該絶縁層としては、酸化珪素膜、窒化珪素膜、若しくは酸化窒化珪素SiOxNyx>y>0膜、窒化酸化珪素SiNxOyx>y>0膜等の酸素若しくは窒素を含む膜、DLCダイヤモンドライクカーボン等の炭素を含む膜、又は、シロキサン樹脂、エポキシ、ポリイミド、ポリアミド、ポリビニルフェノール、ベンゾシクロブテン、若しくはアクリル等の有機材料からなる膜等がある。EL層5270は、発光材料からなる発光層を有する。発光層の他にも、正孔注入材料からなる正孔注入層、正孔輸送材料からなる正孔輸送層、電子輸送材料からなる電子輸送層、電子注入材料からなる電子注入層、又はこれらの材料のうち複数の材料を混合した層、等を含んでいてもよい。導電層5268と、EL層5270と、導電層5271とで、有機EL素子が構成される。液晶層5307は、複数の液晶分子を含む液晶を有する。液晶分子の状態は主に、画素電極と対向電極との間に印加される電圧により決定され、液晶の光の透過率が変化する。液晶として、例えば、電気制御複屈折型液晶ECB型液晶ともいう。、二色性色素を添加した液晶GH液晶ともいう。、高分子分散型液晶、ディスコチック液晶等を用いることができる。また、液晶として、ブルー相を示す液晶を用いてもよい。ブルー相を示す液晶は、例えば、ブルー相を示す液晶とカイラル剤とを含む液晶組成物により構成される。ブルー相を示す液晶は、応答速度が1msec以下と短く、光学的等方性であるため、配向処理が不要であり、視野角依存性が小さい。よって、ブルー相を示す液晶を用いることにより、動作速度を向上させることができる。なお、絶縁層5305上及び導電層5306上には、配向膜として機能する絶縁層、突起部として機能する絶縁層等を設けてもよい。なお、導電層5308上には、カラーフィルタ、ブラックマトリクス、又は突起部として機能する絶縁層等を形成してもよい。導電層5308の下には、配向膜として機能する絶縁層を形成してもよい。本実施の形態の表示装置に対し、上記実施の形態で説明したゲートドライバ回路及び半導体装置を適用することができる。また、本実施の形態で説明したトランジスタを、上記実施の形態で説明したゲートドライバ回路及び半導体装置に用いることができる。特に、トランジスタの半導体層として、非晶質半導体若しくは微結晶半導体等の非単結晶半導体、有機半導体、又は酸化物半導体等を用いる場合であっても、上記実施の形態で説明したゲートドライバ回路及び半導体装置の構成を有することによって、トランジスタの劣化の抑制等の効果を得ることができる。実施の形態10本実施の形態では、表示装置の構成について、図54A~図54Cを参照して説明する。表示装置の構成の一例として、図54Aには、表示装置の上面図、図54B及び図54Cには、図54AのA-Bの断面図をそれぞれ示す。図54Aにおいて、基板5400に、駆動回路5392と画素部5393とが設けられている。駆動回路5392は、ゲートドライバ回路、又はソースドライバ回路等を有する。図54Bには、基板5400と、基板5400上に設けられた導電層5401と、導電層5401を覆うように設けられた絶縁層5402と、導電層5401及び絶縁層5402上に設けられた半導体層5403aと、半導体層5403a上に設けられた半導体層5403bと、半導体層5403b及び絶縁層5402上に設けられた導電層5404と、絶縁層5402及び導電層5404上設けられ、開口部を有する絶縁層5405と、絶縁層5405上及び絶縁層5405の開口部に設けられた導電層5406と、絶縁層5405及び導電層5406上に配置される絶縁層5408と、絶縁層5405上に設けられた液晶層5407と、液晶層5407及び絶縁層5408上に設けられた導電層5409と、導電層5409上に設けられた基板5410と、を示す。導電層5401は、ゲート電極として機能する。絶縁層5402は、ゲート絶縁膜として機能する。導電層5404は、配線、トランジスタの電極、又は容量素子の電極として機能する。絶縁層5405は、層間膜、又は平坦化膜として機能する。導電層5406は、配線、画素電極、又は反射電極として機能する。絶縁層5408は、シール材として機能する。導電層5409は、対向電極、又は共通電極として機能する。ここで、駆動回路5392と、導電層5409との間には、寄生容量が生じることがある。この結果、駆動回路5392の出力信号又は各ノードの電位に、なまり、又は遅延等が生じてしまう。また、駆動回路5392の消費電力が大きくなってしまう。一方、図54Bに示すように、駆動回路5392上に、シール材として機能し、且つ液晶層の誘電率よりも低い絶縁層5408を設けることによって、駆動回路5392と導電層5409との間に生じる寄生容量を低減することができる。したがって、駆動回路5392の出力信号又は各ノードの電位の、なまり、又は遅延等を低減することができる。または、駆動回路5392の消費電力を低減することができる。また、図54Cに示すように、駆動回路5392の一部の上に、シール材として機能する絶縁層5408を設けることによっても、同様の効果が得られる。なお、寄生容量の影響が懸念されない場合は、絶縁層5408は設けなくてもよい。なお、本実施の形態では、液晶層を有する液晶素子を設けた表示装置について説明しているが、表示装置の表示素子には、液晶素子の他にも、EL素子又は電気泳動素子等を用いることができる。本実施の形態の表示装置では、駆動回路の寄生容量を小さくできるため、出力信号又は各ノードの電位の、遅延又はなまりを低減することができる。よって、トランジスタの電流供給能力を高くすることを要しないので、トランジスタのチャネル幅を小さくすることができる。したがって、駆動回路のレイアウト面積を小さくし、表示装置の狭額縁化又は高精細化を図ることができる。実施の形態11本実施の形態では、半導体装置のレイアウト図上面図ともいう。について説明する。一例として、図55に、図31Bに示す半導体装置のレイアウト図を示す。図55に示す半導体装置は、導電層901、半導体層902、導電層903、導電層904、及びコンタクトホール905を有する。なお、他の導電層又はコンタクトホール、もしくは絶縁膜等を有していてもよい。例えば、導電層901と導電層903とを接続するためのコンタクトホールを形成してもよい。導電層901は、ゲート電極又は配線として機能する部分を含む。半導体層902は、トランジスタの半導体層として機能する部分を含む。導電層903は、配線、ソース、又はドレインとして機能する部分を含む。導電層904は、透明電極、画素電極、又は配線として機能する部分を含む。コンタクトホール905を介して、導電層901と導電層904とを接続する、又は導電層903と導電層904とを接続することができる。なお、導電層901と導電層903とが重なる部分に半導体層902を形成することによって、導電層901と導電層903との間の寄生容量を小さくすることができるので、ノイズの低減を図ることができる。同様の理由で、導電層901と導電層904とが重なる部分、又は導電層903と導電層904とが重なる部分に、半導体層902を設けてもよい。なお、導電層901の一部の上に導電層904を形成し、コンタクトホール905を介して、導電層901と導電層904とを接続されることによって、配線抵抗を下げることができる。また、導電層901の一部の上に導電層903及び導電層904を形成し、コンタクトホール905を介して、導電層901と導電層904とが接続され、別のコンタクトホール905を介して、導電層903と導電層904とが接続されることによって、配線抵抗をさらに下げることができる。また、導電層903の一部の上に導電層904を形成し、コンタクトホール905を介して、導電層903と導電層904とが接続されることによって、配線抵抗を下げることができる。また、導電層904の一部の下に導電層901又は導電層903を形成し、コンタクトホール905を介して、導電層904と、導電層901又は導電層903とが接続されることによって、配線抵抗を下げることができる。実施の形態12本実施の形態において、上記実施の形態で説明したゲートドライバ回路、半導体装置、又は表示装置を用いた電子機器の一例、及び半導体装置の応用例について、図56A~図57Hを参照して説明する。図56A~図56H、及び図57A~図57Dは、電子機器の一例を示す図である。これらの電子機器は、筐体5000、表示部5001、スピーカ5003、LEDランプ5004、操作キー5005、接続端子5006、センサ5007、マイクロフォン5008等を有する。なお、操作キー5005は、電源スイッチ又は操作スイッチを含む。なお、センサ5007は、力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい、又は赤外線を測定する機能を有する。図56Aはモバイルコンピュータであり、上述したものの他に、スイッチ5009、赤外線ポート5010等を有する。図56Bは記録媒体を備えた携帯型の画像再生装置例えば、DVD再生装置であり、上述したものの他に、表示部5002、記録媒体読込部5011等を有する。図56Cはゴーグル型ディスプレイであり、上述したものの他に、表示部5002、支持部5012、イヤホン5013等を有する。図56Dは携帯型遊技機であり、上述したものの他に、記録媒体読込部5011等を有する。図56Eはプロジェクタであり、上述したものの他に、光源5033、投射レンズ5034等を有する。図56Fは携帯型遊技機であり、上述したものの他に、表示部5002、記録媒体読込部5011等を有する。図56Gはテレビ受像器であり、上述したものの他に、チューナ、画像処理部等を有する。図56Hは持ち運び型テレビ受像器であり、上述したものの他に、信号の送受信が可能な充電器5017等を有する。図57Aはディスプレイであり、上述したものの他に、支持台5018等を有する。図57Bはカメラであり、上述したものの他に、外部接続ポート5019、シャッターボタン5015、受像部5016等を有する。図57Cはコンピュータであり、上述したものの他に、ポインティングデバイス5020、外部接続ポート5019、リーダ/ライタ5021等を有する。図57Dは携帯電話機であり、上述したものの他に、アンテナ、携帯電話移動端末向けの1セグメント部分受信サービス用チューナ等を有する。また、図56A~図56H、及び図57A~図57Dに示す電子機器は、上記以外に様々な機能を有していてもよい。例えば、情報静止画、動画、テキスト画像等を表示部に表示する機能、タッチパネル機能、カレンダー、日付、又は時刻等を表示する機能、ソフトウェアプログラム等によって処理を制御する機能、無線通信機能、無線通信機能を用いてコンピュータネットワークに接続する機能、無線通信機能を用いてデータの送信又は受信を行う機能、記録媒体に記録されているプログラム又はデータを読み出して表示部に表示する機能、等を有していてもよい。さらに、複数の表示部を有する電子機器においては、一つの表示部に主として映像情報を表示し、別の一つの表示部に主として文字情報を表示する機能、又は、複数の表示部に視差を考慮した画像を表示することで立体的な画像を表示する機能等を有していてもよい。さらに、受像部を有する電子機器においては、静止画を撮影する機能、動画を撮影する機能、撮影した画像を自動又は手動で補正する機能、撮影した画像を記録媒体外部に設置、又は電子機器に内蔵に保存する機能、撮影した画像を表示部に表示する機能、等を有していてもよい。本実施の形態において説明した電子機器は、何らかの情報を表示するための表示部を有する。本実施の形態の電子機器の表示部に、上記実施の形態で説明したゲートドライバ回路、半導体装置、又は表示装置を適用することによって、信頼性の向上、歩留まりの向上、コストの削減、表示部の大型化、表示部の高精細化、等を図ることができる。次に、半導体装置の応用例を、図57E~図57Hを参照して説明する。半導体装置を、建造物に設けた例について、図57E及び図57Fを参照して説明する。また、半導体装置を、移動体と一体にして設けた例について、図57G及び図57Hを参照して説明する。図57Eにおいて、半導体装置は、建造物である壁と一体にして設けている。図57Eにおいて、半導体装置は、筐体5022、表示部5023、操作部であるリモコン装置5024、スピーカ5025等を含む。半導体装置は、建物の壁と一体となっているため、半導体装置を設置するためのスペースを広く要することなく設置できる。図57Fにおいて、半導体装置は、建造物であるユニットバス5027と一体にして設けられている。半導体装置を構成する表示パネル5026は、ユニットバス5027と一体に取り付けられており、入浴者は表示パネル5026の視聴が可能になる。なお、図57E及び図57Fでは、建造物として壁及びユニットバスを挙げたが、他にも様々な建造物に半導体装置を設置することができる。図57Gにおいて、半導体装置は、自動車の車体5029の表示パネル5028に取り付けられており、車体の動作又は車体内外から入力される情報をオンデマンドに表示することができる。なお、半導体装置はナビゲーション機能を有していてもよい。図57Hにおいて、半導体装置は、旅客用飛行機と一体にして設けられている。図57Hは、旅客用飛行機の座席上部の天井5030に表示パネル5031を設けたときの、使用時の形状について示した図である。表示パネル5031は、ヒンジ部5032を介して天井5030と一体に取り付けられており、ヒンジ部5032の伸縮により乗客は表示パネル5031の視聴が可能になる。表示パネル5031は乗客が操作することで情報を表示する機能を有する。なお、図57G及び図57Hでは、移動体として自動車、飛行機を示したが、他にも自動二輪車、自動四輪車自動車、バス等を含む、電車モノレール、鉄道等を含む、船舶、等の様々な移動体に半導体装置を設置することができる。本実施例では、2つのゲートドライバ回路を有する半導体装置において、ゲート信号線に出力される信号の遅延又はなまりが低減されることを、回路シミュレーションにより検証する。回路シミュレーションでは、上記実施の形態5の図31Bで説明した半導体装置を用いた。図31Bに示す半導体装置において、配線111はゲート信号線、回路200A及び回路200Bはそれぞれゲートドライバ回路に対応する。また、図59は、比較例として用いた半導体装置の回路図である。図59において、回路6200は、トランジスタ6201、トランジスタ6202、トランジスタ6301、トランジスタ6302、トランジスタ6401、及びトランジスタ6402を有する。トランジスタ6201は、第1の端子が配線6112と接続され、第2の端子が配線6111と接続され、ゲートがノードC1と接続される。トランジスタ6202は、第1の端子が配線6113と接続され、第2の端子が配線6111と接続され、ゲートがノードC2と接続される。トランジスタ6301は、第1の端子が配線6114と接続され、第2の端子がノードC1と接続され、ゲートが配線6114と接続される。トランジスタ6302は、第1の端子が配線6113と接続され、第2の端子がノードC1と接続され、ゲートが配線6116と接続される。トランジスタ6401は、第1の端子が配線6115と接続され、第2の端子がノードC2と接続され、ゲートが配線6115と接続される。トランジスタ6402は、第1の端子が配線6113と接続され、第2の端子がノードC2と接続され、ゲートがトランジスタ6201のゲートと接続される。図60A~図61に、回路シミュレーションによる計算結果を示す。なお、計算ソフトには、PSpiceを用いた。また、トランジスタのしきい値電圧を5V、電界効果移動度を1cm2/Vsと仮定した。さらに、クロック信号CK1の電圧振幅を30VHレベルの電位を30V、Lレベルの電位を0V、接地電位を0Vと仮定した。ここで、図31Bにおけるトランジスタ201A及びトランジスタ201Bと、図59におけるトランジスタ6201とは、同じ特性のものを用いた。同様に、トランジスタ202Aとトランジスタ202Bとトランジスタ6202、トランジスタ301Aとトランジスタ301Bとトランジスタ6301、トランジスタ302Aとトランジスタ302Bとトランジスタ6302、トランジスタ401Aとトランジスタ401Bとトランジスタ6401、トランジスタ402Aとトランジスタ402Bとトランジスタ6402、はそれぞれ同じ特性のものを用いた。また、図31Bにおける配線113A及び配線113Bと、図59における配線6113には、同じ電圧を入力した。同様に、配線114Aと配線114Bと配線6114には、同じスタートパルスSPを入力し、配線116Aと配線116Bと配線6116には、同じリセット信号REを入力した。また、配線115Aには信号SELAを入力し、配線115Bには信号SELBを入力した。配線6115には一定の電圧を入力した。図60Aは、図31Bに示す回路図を用いた回路シミュレーションによる計算結果であり、図60Bは、図59に示す回路図を用いた回路シミュレーションによる計算結果である。図60Aにおいて、ノードA1の電位Va1、ノードA2の電位Va2、ノードB1のVb1、ノードB2のVb2、配線111の出力信号OUTの電位を示す。また、図60Bにおいて、ノードC1の電位Vc1、ノードC2の電位Vc2、信号線6111の出力信号OUTの電位を示す。また、図61を用いて、図60Aにおける配線111の出力信号OUTの電位と、図60Bにおける信号線6111の出力信号OUTの電位とを比較する。図61に示すように、図60Aの配線111に出力される出力信号OUTの方が、図60Bの信号線6111に出力される出力信号OUTよりも、遅延が低減されることが確認された。