電圧の出力側に接続されたコンデンサを一端とするインダクタと、電圧の入力側と前記インダクタの間に接続され、前記インダクタを介して出力される出力電圧を制御する電源制御手段と、前記電源制御手段の電流流出端子にカソードが接続され、アノードが前記入力側と前記出力側の低電位側に接続された整流手段と、前記出力電圧に比例した電圧と基準電圧を比較した結果に応じて、前記電源制御手段をオン又はオフする差動増幅手段と、前記電源制御手段のオン状態が所定の時間、継続されるように、前記差動増幅手段の前記出力電圧に比例した電圧を前記所定の時間、変更する変更手段と、を具備することを特徴とする電源装置。前記変更手段は、抵抗とコンデンサによる時定数回路を有し、前記所定の時間は、前記時定数回路の時定数により決定されることを特徴とする請求項1に記載の電源装置。前記変更手段の前記時定数回路を構成する前記抵抗は、制御信号によりオン又はオフされるスイッチ手段に直列に接続された第1の抵抗と、前記第1の抵抗と並列に接続された第2の抵抗の2つの抵抗からなり、前記抵抗の抵抗値は、前記スイッチ手段がオンのときは、第1の抵抗と第2の抵抗が並列に接続された場合の抵抗値であり、前記スイッチ手段がオフのときは、第2の抵抗の抵抗値であり、前記所定の時間は、前記制御信号による前記スイッチ手段のオン又はオフにより変更されることを特徴とする請求項2に記載の電源装置。前記制御信号は、負荷の状態に応じて、前記スイッチ手段をオン又はオフすることを特徴とする請求項3に記載の電源装置。前記差動増幅手段は、前記出力電圧に比例した電圧が前記基準電圧より高いときには前記電源制御手段をオフし、前記出力電圧に比例した電圧が前記基準電圧より低いときには前記電源制御手段をオンするコンパレータであることを特徴とする請求項1ないし4のいずれか1項に記載の電源装置。前記インダクタは、一端が前記電源制御手段の電流流出端子に接続され、他端が前記コンデンサ、及び前記差動増幅手段の前記出力電圧に比例した電圧の入力端子に接続されたチョークコイルであり、前記電源制御手段は、電流流入端子が前記入力側に接続され、電流流出端子が前記インダクタと前記変更手段に接続され、制御端子が前記差動増幅手段の出力端子に接続されたスイッチング素子であり、前記変更手段は、前記電源制御手段がオンしたときに前記電流流出端子に発生する電圧を入力とし、前記差動増幅手段の前記基準電圧より低い前記出力電圧に比例した電圧を出力とするワンショットマルチバイブレータであることを特徴とする請求項1ないし5のいずれか1項に記載の電源装置。記録媒体に画像形成する手段を有する画像形成装置であって、前記画像形成装置に電力供給する手段として、請求項1ないし6のいずれか1項に記載の電源装置を備えたことを特徴とする画像形成装置。しかしながら、特許文献1で提案されているチョッパ電源は、電流検出抵抗による電圧降下を利用してスイッチング素子の導通時間を決定しているため、電流検出抵抗による導通損失が必ず発生するという課題があった。また、導通時間を任意の時間に変更することができないために、チョッパ電源により動作する装置の負荷状況に応じて、スイッチング素子の発振周波数を任意の周波数に変更することができない。そのため、特に負荷が軽いときのチョッパ電源の変換効率向上が課題となっていた。本発明は、このような状況のもとでなされたもので、負荷電流の変動による導通損失を減らし、変換効率を向上させることを目的とする。前述の課題を解決するために、本発明は以下の構成を備える。1電圧の出力側に接続されたコンデンサを一端とするインダクタと、電圧の入力側と前記インダクタの間に接続され、前記インダクタを介して出力される出力電圧を制御する電源制御手段と、前記電源制御手段の電流流出端子にカソードが接続され、アノードが前記入力側と前記出力側の低電位側に接続された整流手段と、前記出力電圧に比例した電圧と基準電圧を比較した結果に応じて、前記電源制御手段をオン又はオフする差動増幅手段と、前記電源制御手段のオン状態が所定の時間、継続されるように、前記差動増幅手段の前記出力電圧に比例した電圧を前記所定の時間、変更する変更手段と、を具備する電源装置。本発明によれば、負荷電流の変動による導通損失を減らし、変換効率を向上させることができる。[チョッパ電源の概要]従来方式の一般的なチョッパ電源について、回路例を用いて説明する。図1aは、オープンコレクタ出力のコンパレータを用いたチョッパ電源の構成を示す回路図である。本電源は、コンパレータI61、主スイッチング素子Q61、スイッチング素子Q62、回生ダイオードD61、チョークコイルL61、コンデンサC61、C62、ツェナーダイオードZD61、電流検出抵抗R61、抵抗R62~R68から構成されている。まず、チョッパ電源各部の接続関係について、図1aを用いて説明する。コンデンサC61は電源入力端となり、電源制御手段である主スイッチング素子Q61の電流流入端子に、電流検出抵抗R61を介して接続されている。主スイッチング素子Q61の電流流出端子には、インダクタであるチョークコイルL61が接続され、チョークコイルL61の他端には、電源出力端であるコンデンサC62が接続されている。主スイッチング素子Q61の電流流出端子とチョークコイルL61の接続点には、整流手段である回生ダイオードD61のカソード端子が接続され、回生ダイオードD61のアノード端子は、電源入力端及び電源出力端の低電位側GND側を指すに接続されている。コンパレータI61の出力端子は、抵抗R62を介して主スイッチング素子Q61の制御端子に接続されている。主スイッチング素子Q61の制御端子と電流流入端子との間には、抵抗R63が接続され、コンパレータI61がオープンコレクタ出力のときに、電流流入端子と制御端子間に電位差が生じないようにしている。コンパレータI61の反転入力端子は、抵抗R64と抵抗R65の接続点に接続されている。抵抗R64の他端を電源入力の高電位側に接続し、抵抗R65の他端を電源入力の低電位側に接続することにより、コンパレータI61の反転入力端子に、抵抗R64、R65で決定される基準電圧が入力される。コンパレータI61の非反転入力端子は、出力電圧に比例した電圧が入力されるように、抵抗R66を介してコンデンサC62の出力電圧に接続されている。電流検出抵抗R61の電源入力端側は、スイッチング素子Q62の電流流入端子に接続され、電流検出抵抗R61の主スイッチング素子Q61端側は、抵抗R67を介してスイッチング素子Q62の制御端子に接続されている。スイッチング素子Q62の電流流出端子は、抵抗R68を介してコンパレータI61の非反転入力端子に接続される。ツェナーダイオードZD61は、カソード側が主スイッチング素子Q61の電流流出端子に接続され、アノード側はコンパレータI61の反転入力端子に接続されている。次に、チョッパ電源の各部の動作について、図1aを用いて説明する。図1aにおいて、主スイッチング素子Q61はPチャネルのMOSFET、スイッチング素子Q62はPNP型のトランジスタから構成されている。図1aは、電源入力電圧Vinとしては、例えば24Vを入力し、出力電圧Voutとしては、例えば3.3Vを出力する降圧型のチョッパ電源の例を示している。ツェナーダイオードZD61は、ツェナー電圧Vzが下記の式1を満足するものが選択される。すなわち、ツェナー電圧が、電源入力電圧Vinである24Vから、電源入力電圧を抵抗R64、R65で分圧した、コンパレータI61の反転入力端子の基準電圧Vrefを引いた差分の電圧よりも小さい数値のツェナーダイオードが選択される。コンパレータI61の出力がローレベルになり、主スイッチング素子Q61がオン状態となったときは、ツェナーダイオードZD61のカソード端子には入力電圧である24Vが印加される。そして、ツェナーダイオードZD61のアノード端子の電圧はコンパレータI61の反転入力端子の基準電圧Vrefと同じなので、式1を満足するツェナー電圧を選択することにより、ツェナーダイオードZD61が導通状態となる。その結果、コンパレータI61の反転入力端子電圧が上昇し、このときの反転入力端子の電圧は、式1を満足するツェナー電圧が選択されていれば、電源入力電圧VinとコンパレータI61の反転入力端子の基準電圧であるVrefの間の電圧になる。Vz<Vin-Vref1すなわち、コンパレータI61の反転入力端子電圧は上昇するので、コンパレータI61の出力はローレベルのままであり、主スイッチング素子Q61はオン状態を継続することになる。その後、主スイッチング素子Q61に流れる電流、すなわち電流検出抵抗R61に流れる負荷電流が増加していく。この電流による電流検出抵抗R61の電圧降下値がスイッチング素子Q62の動作電圧例えば0.7Vを超えると、スイッチング素子Q62はオン状態となり、スイッチング素子Q62の電流流出端子の電圧が上昇する。そして、スイッチング素子Q62の電流流出端子の電圧は、コンパレータI61の非反転入力端子の電圧に重畳される。そのため、スイッチング素子Q62の電流流出端子の電圧上昇により、コンパレータI61の非反転入力端子電圧が上昇することになる。その結果、コンパレータI61の非反転入力端子の電圧が反転入力端子の電圧より高くなって、コンパレータI61の出力がハイレベルとなり、主スイッチング素子Q61はオフ状態になる。チョークコイルL61には、主スイッチング素子Q61のオンによってエネルギーが蓄えられているため、チョークコイルL61は、回生ダイオードD61を介して電流を流す。このとき、ツェナーダイオードZD61のカソード電位は、電源入力の低電位側の電圧この場合、GNDより回生ダイオードD61の順方向電圧降下分だけ低い電位になる。そのため、ツェナーダイオードZD61のカソード側は負電圧、アノード側は正電圧となり、ツェナーダイオードZD61には順方向バイアスがかかる。そして、コンパレータI61の反転入力端子電圧は、回生ダイオードD61とツェナーダイオードZD61の電圧降下の差分電圧となる。すなわち、回生ダイオードD61の順方向電圧降下が0.3V程度であり、ツェナーダイオードZD61の順方向電圧降下が0.7V程度だとすると、コンパレータI61の反転入力端子電圧は-0.3V0.7V=0.4Vとなる。従って、回生ダイオードD61が導通状態を維持している間は、コンパレータI61の出力はハイレベルを維持し、主スイッチング素子Q61はオフ状態を維持することになる。チョークコイルL61の回生エネルギー放出が終了し、回生ダイオードD61が非導通状態となると、コンパレータI61の反転入力端子電圧は上昇し、基準電圧に戻る。その後、基準電圧に比べて、コンパレータI61の非反転入力端子電圧が低いと、コンパレータI61の出力はローレベルとなり、主スイッチング素子Q61は再びオン状態となる。[主スイッチング素子Q61のオンオフ制御]以上の一連の動作にて述べたように、主スイッチング素子Q61のオン時間オン状態の時間は、電流検出抵抗R61の電圧降下値がスイッチング素子Q62の動作電圧例えば0.7Vに達するまでの時間により決定される固定値である。そして、主スイッチング素子Q61のオフ時間オフ状態の時間は、コンパレータI61の非反転入力端子電圧が基準電圧よりも低下するまでの時間にて決定されることになる。従って、負荷電流が大きい場合には、チョークコイルL61の回生時間が短くなるので、非反転入力端子電圧が基準電圧よりも低下するまでの時間も短くなり、その結果、主スイッチング素子Q61のオフ時間が短くなる。逆に、負荷電流が小さい場合には、非反転入力端子電圧が基準電圧よりも低下するまでの時間が長くなるために、主スイッチング素子Q61のオフ時間も長くなる。その結果、主スイッチング素子Q61のオンオフが繰り返される周波数である、発振周波数は、負荷電流が小さいときには低下し、負荷電流が大きいときには上昇することになる。図1bは、前述したチョッパ電源の動作時の各部波形を示したものであり、横軸は、時間単位:msecミリ秒を示し、時間8.635msec~8.705msecにおける波形を示した図である。更に、図1bにおいて、左側の縦軸は電流値単位:Aアンペアを、右側の縦軸は電圧値単位:Vボルトを示し、表示幅は電流値が-5A~35A、電圧値が0V~25Vである。また、図1bの波形は、上から順に、主スイッチング素子Q61の制御端子の電圧、出力電圧Vout、主スイッチング素子Q61の電流流出端子の電流波形を示している。図1bにおいて、コンパレータI61の出力がハイレベルのとき、主スイッチング素子Q61の制御端子の電圧は約24Vであり、Q61はオフ状態である。このとき、チョークコイルL61に蓄積されたエネルギーの回生が行われる。そして、チョークコイルL61の回生が終了すると、コンパレータI61の出力がローレベルとなり、その結果、主スイッチング素子Q61の制御端子の電圧は約18Vに下がり、Q61はオン状態となる。主スイッチング素子Q61がオン状態になることにより、Q61を介して、電源入力側Vinから電源出力側Voutへ負荷電流主スイッチング素子Q61の流出電流が流れる。負荷電流が大きくなる約2Aと、電流検出抵抗R61における電圧降下が大きくなることにより、スイッチング素子Q62がオン状態となり、コンパレータI61の非反転入力端子の電圧が上昇する。その結果、コンパレータI61の出力がハイレベルとなって、主スイッチング素子Q61の制御端子の電圧が約23.6Vに上がり、再び、主スイッチング素子Q61はオフ状態となり、上記の状態変化が繰り返される。なお、出力電圧Voutは、図1bに示すように、温度変動はあるが、3.3Vより大きい約4ボルトの出力が負荷に供給されている。主スイッチング素子Q61のオン時間は、電流検出抵抗R61の電圧降下値がスイッチング素子Q62の動作電圧例えば0.7Vに達するまでの時間にて決定される。そのため、負荷電流Ioが抵抗R61を流れることによる導通損失、すなわちR61×Io2が必ず発生する。この導通損失は、例えば負荷電流Io=1A、電流検出抵抗R61の抵抗値が0.5Ωとすると、0.5Wという大きなものになり、チョッパ電源の変換効率向上の大きな妨げになっている。また、チョッパ電源から負荷電流を供給されて動作する機器においては、機器の動作状態によって負荷電流が大きく変動する場合がある。特に、機器の待機時等は負荷電流が小さくなる場合が多く、機器待機時には、チョッパ電源は、より効率よく動作することが望ましい。しかしながら、前述した従来方式では、主スイッチング素子Q61のオン時間が固定値となるため、発振周波数を大きく下げることができず、その結果、チョッパ電源のスイッチング損失を大きく減少させることが難しい。図2は、本実施例のチョッパ電源の構成を示す回路図である。図2において、前述した従来方式の図1と同じ回路素子については、同一符号を付し、従来方式と同一機能の回路についての説明は省略する。本実施例の図2と、従来方式の図1との違いは2つある。まず、1つ目は、図2では、図1で設けられていた電流検出抵抗R61、スイッチング素子Q62、抵抗R67、R68によるオン時間固定回路が削除されている。そして、2つ目は、図2では、新たに、スイッチング素子Q11、Q12、ダイオードD11、コンデンサC11、C12、抵抗R11~R16から構成されるワンショットマルチバイブレータ回路が付加されている。また、従来方式の図1では、ツェナーダイオードZD61を使用していたが、本実施例では、オン時間をワンショットマルチバイブレータにて決定するため、ツェナーダイオードZD61はダイオードD12に変更されている。更に、図2では、スイッチング素子Q13、抵抗R17、R18によるレベル変換回路が、コンパレータI61の非反転入力端子に接続されている点が、従来方式の図1とは異なる。[オン時間生成回路の概要]本実施例では、図1のオン時間固定回路の代わりに、主スイッチング素子Q61のオン時間を生成する回路が付加されている。このオン時間生成回路は、ワンショットマルチバイブレータとレベル変換回路から構成されている。まず、ワンショットマルチバイブレータの動作について、図2を用いて説明する。図2において、電源入力の高電位側に接続された抵抗R11、R12により、スイッチング素子Q11は、制御端子に電圧が印加されることでオン状態となる。抵抗R13も高電位側に接続されているものの、スイッチング素子Q11がオン状態となることにより、抵抗R14、R15を介して、スイッチング素子Q12の制御端子の印加電圧が低下することにより、Q12はオフ状態となる。すなわち、主スイッチング素子Q61がオフ状態で、トリガ電圧が印加されていない初期状態においては、スイッチング素子Q11がオン状態、スイッチング素子Q12はオフ状態となっている。主スイッチング素子Q61がオン状態となると、電流流出端子に発生した電圧により、カップリングコンデンサC11を介して、トリガ検出抵抗R16にスイッチング素子Q12をオンさせるトリガ電圧が発生する。そして、ダイオードD11を介して、スイッチング素子Q12の制御端子にトリガ電圧が印加される。その結果、スイッチング素子Q12がオン状態に移行し、スイッチング素子Q12がオン状態に移行することによって、スイッチング素子Q11の制御端子の印加電圧が低下し、Q11がオフ状態に移行する。その後、抵抗R12を介して、コンデンサC12が充電されることにより、スイッチング素子Q11の制御端子電圧が上昇し、再び、スイッチング素子Q11はオン状態、Q12はオフ状態に移行する。すなわち、スイッチング素子Q11がオフ状態である時間は、抵抗R12、コンデンサC12の充電時定数により決定されることになる。次に、レベル変換回路について説明する。前述したワンショットマルチバイブレータの入力信号には、主スイッチング素子Q61の電流流出端子に発生する電圧が使用され、ワンショットマルチバイブレータの出力信号としては、スイッチング素子Q11の電流流入端子電圧が使用される。スイッチング素子Q11の電流流入端子の電圧は、抵抗R17を介して、レベル変換回路を構成するスイッチング素子Q13の制御端子に印加される。スイッチング素子Q13の電流流入端子は、抵抗R18を介して、コンパレータI61の非反転入力端子に接続され、電流流出端子は電源入出力の低電位側GNDに接続されている。主スイッチング素子Q61がオン状態となり、Q61の電流流出端子の電圧が上昇すると、ワンショットマルチバイブレータにトリガ電圧が入力され、スイッチング素子Q12がオン状態、スイッチング素子Q11がオフ状態となる。その結果、ワンショットマルチバイブレータの出力信号であるスイッチング素子Q11の電流流入端子電圧はハイレベルとなり、レベル変換回路を構成するスイッチング素子Q13はオン状態となる。そして、スイッチング素子Q13の電流流入端子の電圧が低電位側GNDになることにより、コンパレータI61の非反転入力端子の電圧が低下する。そのため、コンパレータI61の出力はローレベルのままであり、主スイッチング素子Q61はオン状態を継続する。抵抗R12、コンデンサC12にて決定される時定数に相当する所定の時間が経過すると、スイッチング素子Q11がオン状態になることにより、ワンショットマルチバイブレータの出力信号はローレベルとなる。その結果、スイッチング素子Q13の電流流入端子がオープン状態となるため、コンパレータI61の非反転入力端子の電圧が上昇し、コンパレータI61の出力はハイレベルとなり、主スイッチング素子Q61はオフ状態に移行する。以上の一連の動作により、抵抗R12、コンデンサC12にて決定される時定数に相当する時間だけ、主スイッチング素子Q61はオン状態となり、従来方式で設けられていたオン時間固定回路を用いることなく、チョッパ電源のオン時間固定制御が可能になる。以上説明したように、本実施例によれば、負荷電流の変動による導通損失を減らし、変換効率を向上させることができる。時定数回路を用いたオン時間生成回路の導入により、従来方式のオン時間固定回路が不要となった結果、負荷電流がオン時間固定回路の電流検出抵抗に流れることにより発生していた導通損失もなくすことができ、チョッパ電源の変換効率の向上が可能となる。[オン時間生成回路の概要]図3は、本実施例のチョッパ電源の構成を示す回路図である。本実施例では、主スイッチング素子Q61のオン時間生成回路であるワンショットマルチバイブレータの回路構成が変更され、NORゲート回路以下、NOR回路と略すを用いて構成されている点が実施例1と異なる。図3のワンショットマルチバイブレータは、NOR回路I21、I22にて構成されている。NOR回路I21の入力端子の一端には、抵抗R21、R22にて分圧された、主スイッチング素子Q61の電流流出端子の電圧が入力される。NOR回路I21の出力端子は、コンデンサC21、抵抗R23を介してNOR回路I22の入力端子の一端に接続されている。NOR回路I22の入力端子の他端は、低電位側GNDに接続され、出力端子は、スイッチング素子Q13、抵抗R17、R18によるレベル変換回路に接続されると共に、NOR回路I21の入力端子の他端に接続されている。コンデンサC21の抵抗R23側の端子は、抵抗R24を介してプルアップ接続されている。NOR回路I22の入力端子の一端がプルアップされているため、初期状態においてNOR回路I22の出力端子はローレベルとなっている。このとき、NOR回路I21の2つの入力端子は、共にローレベルとなるため、NOR回路I21の出力端子はハイレベルとなっている。主スイッチング素子Q61がオン状態となり、Q61の電流流出端子からのトリガ電圧が、NOR回路I21の入力端子に入力されると、I21の出力端子はローレベルとなる。その結果、NOR回路I22の入力端子は共にローレベルとなるので、I22の出力端子がハイレベルになる。その後、抵抗R24を介して、コンデンサC21が充電され、コンデンサC21の抵抗R23側の電圧が上昇すると、NOR回路I22の出力端子は、再度ローレベルとなる。すなわち、NOR回路I22の出力端子がハイレベルを継続している時間は、主スイッチング素子Q61の電流流出端子からのトリガ電圧が入力されてから、抵抗R24、コンデンサC21により構成される時定数回路の時定数によって決定されることになる。以上説明したように、本実施例によれば、負荷電流の変動による導通損失を減らし、変換効率を向上させることができる。特に、NOR回路にて構成されたワンショットマルチバイブレータを用いることによっても実施例1と同じ回路動作が可能となる。その結果、負荷電流が電流検出抵抗を流れることによる導通損失を低下させることが可能となり、チョッパ電源の効率向上を図ることが可能になる。なお、オン時間生成回路としてのワンショットマルチバイブレータは、実施例1に示したディスクリート部品にて構成したものや、本実施例にて示したNOR回路によるもの以外にさまざまな回路構成が考えられ、実施例1や本実施例で説明したものに限定されない。[オン時間生成回路の概要]図4aは、本実施例のチョッパ電源の構成を示す回路図である。実施例1では、主スイッチング素子Q61のオン時間は、オン時間生成回路によって決定されていた。本実施例では、主スイッチング素子Q61のオン時間は、チョッパ電源により動作する機器の動作状態に応じて変更される。チョッパ電源からの電力供給により動作する機器の動作状態は、不図示のマイクロコントローラにより監視されている。そして、マイクロコントローラによって、機器の各種機能制御が行われるため、負荷状態の監視、判断が可能となる。マイクロコントローラから出力されたオン時間制御信号は、抵抗R31を介して、スイッチング素子Q31の制御端子に入力される。スイッチング素子Q31の電流流出端子は、低電位側GNDに接続され、電流流入端子は抵抗R32を介して、スイッチング素子Q32の制御端子に接続されている。スイッチング素子Q32の電流流入端子は、第2の抵抗である抵抗R12の高電位側に接続され、電流流出端子は、直列接続された第1の抵抗である抵抗R33を介して、抵抗R12の他端に接続されている。これにより、コンデンサC12と共にオン時間を決める時定数回路を構成する抵抗R12と抵抗R33が並列に接続された回路が構成される。例えば、機器が通常動作しており、より多くの負荷電流が必要な場合には、オン時間制御信号をハイレベルにすることにより、スイッチング素子Q31の制御端子にハイレベルの電圧が印加されて、Q31がオン状態となる。スイッチング素子Q31がオン状態になると、スイッチング素子Q32の制御端子はローレベルとなり、Q32はオン状態となる。スイッチング素子Q32がオン状態になることにより、時定数回路の抵抗値は、抵抗R12の抵抗値でなく、抵抗R12と抵抗R33からなる並列回路の抵抗値になるため、時定数回路の抵抗値は、抵抗R12の抵抗値よりも小さくなる。時定数回路の時定数は小さくなるため、ワンショットマルチバイブレータのオン時間は短くなるが、主スイッチング素子Q61がオン状態となる回数が増えるため、チョッパ電源はより多くの負荷電流を機器に供給することができる。逆に、機器が待機動作に入る等により、負荷電流が小さくても機器が動作可能な状態においては、オン時間制御信号をローレベルにすることにより、スイッチング素子Q31はオフ状態となると共に、スイッチング素子Q32もオフ状態になる。その結果、時定数回路の抵抗値は抵抗R12の抵抗値のみとなることで、ワンショットマルチバイブレータのオン時間が長くなる本来の時定数回路により決定されるオン時間に戻る。図4bは、同一負荷状態におけるオン時間制御信号のオンオフによる各部波形の違いを示したものであり、横軸は、時間単位:msecミリ秒を示し、時間4.525msec~4.855msecにおける波形を示した図である。更に、図4bにおいて、左側の縦軸は電流値単位:Aアンペアを、右側の縦軸は電圧値単位:Vボルトを示し、表示幅は電流値が-5A~30A、電圧が-1V~4Vである。また、図4bの波形は、上側の波形は、オン時間制御信号がハイレベル、ローレベルの場合の出力電圧Voutの波形を、下側の波形は、上側の出力電圧に対応した主スイッチング素子Q61の流出電流の波形を示している。なお、図4bにおいては、図1bの波形図と比べ、時間横軸と電圧値縦軸の表示幅が小さくなっているため、図1bと比べて、表示されている波形の変化が顕著になっている。図4bにおいて、オン時間制御信号がローレベルのときの出力電圧の波形は、波形に丸印が付与された、約4.6msecと約4.8msecに約3.9ボルトの電圧を出力している波形である。出力電圧が約3.9ボルトのときには、主スイッチング素子Q61の電流流出端子には、約6アンペアの負荷電流が流れている。一方、オン時間制御信号がハイレベルのときの出力電圧の波形は、波形に正方形の印が付与された、約4.55msec、約4.6msec、約4.67msec、約4.73msec、約4.83msecに約3.6ボルトの電圧を出力している波形である。出力電圧が約3.6ボルトのときには、主スイッチング素子Q61の電流流出端子には、約3アンペアの負荷電流が流れている。また、オン時間制御信号がローレベル、ハイレベルのどちらの場合においても、主スイッチング素子Q61がオン状態からオフ状態となり、電流流出端子の負荷電流値が0Aになると、出力電圧値は、時間の経過と共に約3.3Vに収束している。図4bに示したように、オン時間制御信号のオンオフレベルを切り替えることにより、主スイッチング素子Q61のオン時間を変化させ、スイッチング周波数を変更できることを示している。実際の機器においては、オン時間制御信号がハイレベルの状態が機器の通常動作時に、オン時間制御信号がローレベルの状態が機器の待機時にほぼ該当する。図4bは、同一負荷状態での比較であるため、負荷電流値が大きくなっているが、実際の機器においては、特に機器待機時には負荷電流が更に小さくなるため、主スイッチング素子Q61のスイッチング周波数は更に低下する。以上説明したように、本実施例によれば、負荷電流の変動による導通損失を減らし、変換効率を向上させることができる。更に、機器待機時にオン時間を長くすることにより、主スイッチング素子Q61の単位時間当たりのスイッチング回数を低減し、発振周波数を下げることができる。その結果、スイッチング損失を大きく低減することができ、チョッパ電源の機器待機時における効率向上を図ることが可能となる。[オン時間生成回路の概要]図5は、本実施例のチョッパ電源の構成を示す回路図である。本実施例と実施例3との違いは、実施例3では、オンオフの2値であったオン時間制御信号を、本実施例では任意の値に変更可能になるように構成した点である。更に、実施例3では、オン時間制御信号の入力先がスイッチング素子であったのに対し、本実施例では、オペアンプである点が異なる。本実施例では、オン時間制御信号は、例えばDA変換器の出力であるアナログ信号とし、オンオフの2値信号ではなく、多値信号とする。アナログ信号であるオン時間制御信号は、抵抗R51を介して、オペアンプI51の非反転入力端子に入力される。オペアンプI51は、出力端子が反転入力端子に接続されたボルテージフォロア回路であり、オペアンプI51は、抵抗R52を介してスイッチング素子Q32の制御端子に、オン時間制御信号の電圧と同じ電圧を出力する。すなわち、アナログ信号であるオン時間制御信号の電圧により、スイッチング素子Q32のオンオフを制御できることになる。オン時間制御信号の電圧により、スイッチング素子Q32をオンする時間を可変制御できるようになり、時定数回路の時定数を可変にできるので、ワンショットマルチバイブレータのオン時間を任意の時間に変更できる。その結果、スイッチング素子Q32の制御端子に入力されるアナログ電圧の値をオン時間制御信号により切り換えることにより、主スイッチング素子Q61のオン時間が複数段階で調整可能となる。以上説明したように、本実施例によれば、負荷電流の変動による導通損失を減らし、変換効率を向上させることができる。機器の動作状態に応じて、オン時間を任意の時間に調整可能となるため、きめ細かにチョッパ電源の主スイッチング素子のスイッチング周波数発振周波数を制御することができる。これにより、スイッチング損失を大きく低減することができ、チョッパ電源の機器待機時における効率向上を図ることが可能となる。なお、チョッパ電源の構成を示す図2~図5においては、1ないし2の回路を例として示した。各回路において、例えば主スイッチング素子Q61をバイポーラトランジスタから構成する場合、コンパレータI61を差動増幅器から構成する場合などの如く、適宜構成に変更を加えることは可能である。また、上述した実施例においては、コンパレータI61の基準電圧を抵抗分圧にて作成したが、基準電圧の作成方法は本手段に限定するものではない。[画像形成装置の概要]図6は、実施例1ないし4で説明した電源回路を有する電源装置100を備えた画像形成装置200の模式図である。図6において、記録媒体101は画像形成を行う用紙やシートなどであり、ローラ102、103は記録媒体101を搬送し、画像形成部104は電子写真プロセスによって記録媒体101上に画像形成を行う。転写部105は、電子写真プロセスによって形成された画像を記録媒体101上に転写する。定着ローラ107や、発熱ヒータ6を備えた定着部106は、発熱ヒータ6による加熱と定着ローラ107による加圧によって、記録媒体101上に形成された画像を定着させる。そして、排出ローラ108は記録媒体101を排出トレイ109に排出し、110は排出トレイ109によって排出され、積載された記録媒体である。コントローラ111には、CPUマイクロコントローラ、メモリ等の回路が含まれ、画像形成装置の動作を制御する。なお、画像形成装置200は、電源装置100を経由して、不図示の商用交流電源に接続されている。電源装置100は、負荷に対して、24V、及び3.3Vの直流電圧を供給する低圧電源回路を有している。ここで、3.3Vの直流電圧を供給する電源回路が、実施例1ないし4において説明した電源回路である。画像形成装置が画像形成動作状態のときには、低圧電源回路において生成された3.3V電圧は、例えば、CPU、メモリを含むコントローラ111に供給され、24V電圧は、用紙を搬送するローラを駆動するモータ類に供給される。また、画像形成装置が画像形成動作を停止している状態のときには、低圧電源回路は、24V電圧の生成を停止し、3.3V電圧のみをコントローラ111に供給することにより、消費電力を抑制する。そして、コントローラ111内のCPUは、電源装置100の3.3V直流電源を供給する電源回路に対し、画像形成装置の動作状態に応じて、オン時間制御信号を出力することにより、機器待機時における効率向上を図ることができる。以上説明したように、本実施例によれば、画像形成の動作状態に応じて、低圧電源回路における電圧生成を制御する回路を有する電源装置を備えることにより、画像形成装置は機器待機時における効率向上を図ることができる。特に、機器の動作状態に応じて、CPUが主スイッチング素子のオン時間を任意の時間に調整可能となるため、3.3V直流電圧を供給するチョッパ電源の主スイッチング素子のスイッチング周波数発振周波数をきめ細かに制御することができる。これにより、スイッチング損失を大きく低減することができ、チョッパ電源の機器待機時における効率向上を図ることが可能となる。