"加速度を特徴付けている信号を生成するための加速度センサと、前記加速度を特徴付けている信号を検査するように構成された論理部26と、プロセッサ12と、を備えた、乗員保護手段を駆動制御するための制御装置において、前記論理部26は、前記加速度を特徴付けている信号を前記プロセッサ12へ伝送し、前記プロセッサ12は前記信号に基づいて、前記乗員保護手段をトリガするためのトリガアルゴリズムを計算し、前記論理部26は前記加速度センサ10に一体化されており、前記論理部26は、前記プロセッサ12をテストするための少なくとも1つのウォッチドッグ201;202を有し、前記論理部26は、前記信号の検査の結果と、前記少なくとも1つのウォッチドッグ201;202による前記プロセッサ12のテストの結果とに基づいて前記乗員保護手段に対する出力段14をイネーブル化するように、該出力段14に接続されていることを特徴とする制御装置。論理部26が少なくとも1つの固定のしきい値を用いて信号を有効性について検査する請求項1記載の制御装置。論理部26は第1の線路16で少なくとも1つのプラス側出力段に接続されかつ第2の線路17で少なくとも1つのマイナス側出力段に接続されていて、出力段14は独立してイネーブル化されるようになっている請求項1または2記載の制御装置。論理部26は、該論理部26が出力段14を検査に依存して予め定めた時間の間イネーブル化するように構成されている請求項1から3までのいずれか1項記載の制御装置。加速度センサ10は、該加速度センサ10がセルフテストに依存して出力段14をイネーブル化するように構成されている請求項1から4までのいずれか1項記載の制御装置。論理部26はテストのためにさらに別のウオッチドッグ201,202を有している請求項1から5までのいずれか1項記載の制御装置。第1および第2のウオッチドッグはそれぞれタイマーを有している請求項6記載の制御装置。論理部26は加速度センサ10のケーシングに配置されている請求項1から7までのいずれか1項記載の制御装置。本発明の課題は、加速度センサを備えた制御装置において、比較的簡単な構成かつ高い安全性を実現することである。前記課題は、加速度を特徴付けている信号を検査するように構成された論理部26は、前記加速度を特徴付けている信号を前記プロセッサ12へ伝送し、前記プロセッサ12は前記信号に基づいて、前記乗員保護手段をトリガするためのトリガアルゴリズムを計算し、前記論理部26は前記加速度センサ10に一体化されており、前記論理部26は、前記プロセッサ12をテストするためのウォッチドッグ201;202を有し、前記論理部26は、前記信号の検査の結果と、ウォッチドッグ201;202による前記プロセッサ12のテストの結果とに基づいて前記乗員保護手段に対する出力段14をイネーブル化するように、該出力段14に接続されていることを特徴とする制御装置によって解決される。独立請求項の特徴部分に記載の構成を有する本発明の制御装置における加速度センサは、センサ値の有効性検査が制御装置における加速度センサに組み込まれているという利点を有している。従ってこのアプリケーションは、外部のセンサが使用されないとき殊に有利である。これにより本発明は、殊に中央に配置されている加速度センサによりドライブ制御される数個の点火回路を有している簡単な拘束システムに適している。加速度センサはセンサ値をプロセッサに伝送するための論理部を使用している。その際プロセッサは制御装置においてトリガアルゴリズムを計算する。この論理部は付加的に、出力段に接続されている。このことは、この有効性テストに依存して出力段がイネーブル化されるかまたはディスネーブル化されるようにするために必要である。比較的簡単な構成にも拘わらず、本発明の加速度センサを備えた制御装置は高い安全性を有している。従属請求項に記載の手段および発展形態により、独立請求に記載の、制御装置における加速度センサの有利な改良形態が可能である。論理部が加速度信号を固定のしきい値を用いてその有効性について検査すると、特別有利である。ここでは異なった方向において測定されるとき、1つまたは2つの加速度が扱われるので、このために2つの固定のしきい値を使用することができるかまたは走行方向だけがセンシングされるとき、1つだけの固定のしきい値を使用するようにしてもよい。更に、論理部が出力段と、1つの線路がプラス正電位側出力段に通じておりかつ別の、これとは無関係な線路がマイナス負電位側の出力段に通じているように接続されていると有利である。これにより、出力段を異なってイネーブル化しかつ相互に別個にテストすることが可能である。更に、論理部が出力段を検査に依存して予め定めた時間だけイネーブル化すると有利である。すなわち、論理部はモノフロップのような時限素子を有していて、イネーブル化もしくはディスネーブル化が予め定めた時間の間だけ実施される。これにより、出力段がイネーブル化される場合、トリガ発生時に準備状態にあるためには十分でなければならない長い時間の間イネーブル化されず、短い時間の間しかイネーブル化されないことが妨げられる。更に、加速度センサが自己テストに依存しても複数の出力段または少なくとも1つの出力段をイネーブル化すると有利である。センサが自己テストの際にエラーが発生していることを検出すると、このために少なくとも1つの出力段はただちに阻止されるようにしなければならない。これにより系全体の安全性は著しく高められることになる。制御装置の監視を更に一段と簡単化するために、論理部に、プロセッサの1つの検査のための1つの機能または複数の機能も組み込まれる。すなわち、加速度センサ自体が、センサデータを評価するプロセッサをテストすると言うことである。ここではこのためにウオッチドッグが使用される。殊に2つのウオッチドッグが使用されて、一方においてプロセッサのオペレーションシステムのリアルタイムレベルがテストされ、他方においてバックグラウンドレベルがテストされる。その際リアルタイムレベルに対しては短い応答時間を有するウオッチドッグタイマーが使用されかつバックグラウンドレベルに対しては著しく長い応答時間を有するウオッチドッグタイマーが使用される。ウオッチドッグとはここでは、ウオッチドッグがプロセッサにより連続的に操作されて、プログラムの流れに関してプロセッサの機能性が証明されるようになっているものである。すなわち、予め定めた時間間隔においてプロセッサはウオッチドッグに信号を伝送しなければならず、このことが欠落すると、ウオッチドッグはプロセッサのエラーを指示する。このテストに依存しても、加速度センサからプラス側およびマイナス側出力段に通じている2つの線路を介する出力段のディスネーブル化もしくはイネーブル化が実施される。更に、論理部が加速度センサのケーシングに配置されていても有利である、この場合一体構造が生じる。これにより加速度センサは論理部により容易に取り扱い可能でありかつ制御装置に容易に組み込み可能でもある。本発明の実施例が図面に示されており、以下詳細に説明する。有効なセンサ信号が存在しておりかつプロセッサの機能がウオッチドッグにより証明されているときにだけ、拘束システムの制御装置における出力段をイネーブル化する別個のハードウェアパスを設けることは既に提案されている。例えばフロントエアバッグおよびベルトテンショナーだけを有しているミニマルシステムに対して、これらの機能を加速度センサ自体に、その場合加速度センサの論理部に組み込むことが提案される。これにより、コスト面で有利であるが同時に非常に安全でもある拘束システムが実現される。センサデータの有効性は簡単なしきい値比較により、例えばコンパレータを用いて実現される。ウオッチドッグ機能は、プロセッサによって規則的に操作されなければならないウオッチドッグタイマーによって実現される。ここに説明する本発明において、制御装置における中央センサは論理部を有しており、この論理部が出力段がイネーブル化されるように線路の特性を設定する。これによりセンサ信号を別個のモジュールで別個に評価する必要はなくなり、従って著しいコストを節約することになる。普通は、マイクロメカニカルセンサエレメント、例えばフィンガ構造が加速により変位する。この変位は容量的な方法により測定されかつ引き続いてA/D変換器においてデジタル化される。センサは更に、プロセッサ、有利にはマイクロコントローラからの命令を解釈しかつ加速度センサにおける内部シーケンスを制御する論理部を含んでいる。例えば加速度センサによるリードデータ命令の送出により加速度データが使用できるようになる。データパケットは通例16ビット幅でかつ次の情報を含んでいる:-10ビットのセンサデータ-3ビットのセンサ形式識別符号-1ビットの、実行中のセンサテストの識別符号-1ビットの、センサの上手くいくプログラミングの識別符号-1ビットの、エラーのあるSPISerialPeripherialInterface伝送の識別符号。論理部は今や、センサ信号の有効性およびプロセッサの機能性を検査するための機能を加速度センサに組み込むために、1つのしきい値比較器および2つのウオッチドッグタイマーだけ拡張される。センサデータが読み出されるとその結果はその都度しきい値と比較される。ここで1つの固定のしきい値だけが可能である。というのは1つの固定のセンサだけが考察されるからでもある。このセンサが異なった方向においてセンシングすることができるまたはこのセンサが複数のセンサエレメントであるならば、相応の数のしきい値が必要である。センサデータが対称的なしきい値を上回ると、ハイサイドへの、すなわちプラス側出力段への線路は再トリガ可能なモノフロップによって所定の時間の間イネーブルにセットされる。しきい値に対する値も、イネーブル時間も実験によって予め定められている。マイナス側出力段に通じている線路はセンサテストビットに直接接続される。センサテストが実施されるとき、センサは、イネーブルしきい値を上回るテストデータを送信する。同時にテストビットTESTがセットされかつこれによりマイナス側出力段に通じている線路もセットされる。マイナス側出力段は以下にDIS_ALPと表され、一方プラス側出力段への線路はDIS_AHPと表される。2つのウオッチドッグタイマーはタイムベースとしてセンサ内部の周波数を使用する。タイマーを結合するための別個のコマンドに代わって、このことが自動的に行われるようにすることもできる。リアルタイムレベルにおいて例えばリードデータコマンドは、高速のタイマーを操作するために使用されかつ緩慢なバックグラウンドレベルにおいてリードASICIDコマンドが使用される。図1において本発明のセンサを備えている拘束手段をドライブ制御するための制御装置の構成が図示されている。加速度センサ10は、ここではシリアルペリフェリアルインタフェースである双方向線路11を介してマイクロコントローラ12に接続されている。シリアルペリフェリアルインタフェース11は複数の線路を有しており、その際1つの線路はセンサ10からマイクロコントローラ12へのデータ伝送のために設けられておりかつ別の線路はマイクロコントローラ12からセンサ10へのデータ伝送のために設けられている。SPIインタフェースの別の線路はチップセレクト線路、すなわちモジュールの選択もしくは起動およびクロックに関連している。加速度センサ10はここでは異なった空間方向での複数のセンシングエレメントを有していることができる。SPI線路11を介してセンサ10は測定されたセンサデータをマイクロコントローラ12に伝送する。マイクロコントローラはこれらセンサデータに依存してアルゴリズムを計算し、その際このアルゴリズムの結果に依存して拘束手段がドライブ制御される。このためにマイクロコントローラ12は別のSPI線路13を介して、ここではFLICと表されている点火回路ドライブ制御部14に接続されている。つまりSPI線路13を介して点火命令が伝送される。スイッチ18を介してマイクロコントローラ12、ひいては制御装置がスイッチインされる。すなわちここではそれは点火キーのシンボリック表示で示されている。センサ10は、DIS_ALPと表される出力線路16を介してFLIC14に接続されている。第2の線路を介してセンサ10は別個にFLIC14に接続されている。線路16はマイナス側出力段のイネーブル化のために用いられ、一方線路17はプラス側出力段のイネーブル化のために用いられる。ここではFLIC14に点火エレメント15がシンボリックに示されているにすぎないが、点火エレメントはトリガ発生時に高い点火電流が供給されて、エアバックまたはベルトテンショナーをトリガするパイロ技術的リアクションが引き起こされるようにする。センサ10は上で説明したウオッチドッグ機能をSPI線路11を介して実施し、すなわちマイクロコントローラ12はセンサ10のウオッチドッグタイマーを線路11を介して操作しなければならない。このことが行われるべきでなければ、例えばセンサ10はそのウオッチドッグタイマーおよび線路19を介してマイクロコントローラ12をリセット状態に移行させかつ同時に線路16および17を介して出力段をディスネーブル化するので、点火エレメント15の制御されないトリガがプロセッサ12により行われる可能性はない。その際第1のウオッチドッグタイマーは百ミリ秒毎にドライブ制御されなければならず、このことはオペレーションシステムのいわゆるバックグラウンドレベルに対して考察されており、一方オペレーションシステムのリアルタイムレベルに対してはセンサ10におけるウオッチドッグタイマーは毎ミリ秒毎にドライブ制御されなければならない。更にスイッチ18を介するスイッチオンの際にセンサ10は自己テストを開始する。この自己テストに依存して、点火回路電子装置14の出力段も線路16および17を介してイネーブル化される。図2には本発明の加速度センサの構成が図示されている。マイクロメカニカルセンサエレメント20で生じる加速度の容量測定が行われる。すなわち、発生する加速度に依存して、マイクロメカニカルセンサエレメント20の容量が変化する。この容量変化はCUコンバータ21によってアナログ電圧に変換される。増幅器22の後で信号は低域フィルタ23に供給され、該フィルタの出力信号がA/D変換器25に供給される。それからデジタル化された信号は論理部26に供給されて引き続き処理される。センサのスイッチオン後に自動的に測定されるオフセットの補償のために、D/A変換器24が存在している。該変換器は論理部26からデジタル入力されかつ相応の出力電圧を出し、これはコンパレータ22に供給される。こうして測定信号のオフセットは除去される。論理部26に命令デコーダおよびシーケンス制御部が含まれている。プロセッサ12との交信は16ビット幅を有するSPIインタフェースを介して行われる。データフォーマットは決められておりかつ次のように分割されている:-10ビットのセンサデータ-3ビットのセンサ識別符号-1ビットの、モジュールはまだ命令エンドオブプログラミングを受け取っていないことに対する指示-1ビットの、TSTと称されるセンサテストの指示-1ビットの、TFFと称される、SPIステータスの指示。細長いボックス27はこれらデータを示し、その際センサデータは28で示されかつTSTビットには29が付されている。センサデータ27は論理部26においてコンパレータ200に供給される。コンパレータ200においてこれらは予め定めたしきい値と、ここでは2.8Gの値と比較されて、センサデータが有効であるか否かが検出される。そうであるかどうかは、モジュール204に供給される。このモジュール204はモノフロップを含んでおり、これがセンサデータがしきい値を上回っている際に所定の時間の間、線路DIS_AHPをイネーブル化にセットする。この時間は例えば32ミリ秒であってよい。イネーブル化時間はSPI命令の送信によって延長することができる。センサテストビット29は、線路DIS_ALPに信号を供給する別のモノフロップ205に接続されている。センサテストの間線路DIS_ALPは阻止され、一方線路DIS_AHPはセンサテストデータによりイネーブル状態にある。このストラテジーによりプラス側およびマイナス側出力段を相互に無関係にテストすることができる。センサテストデータはプロセッサ12からセンサ10に伝送され、一方測定データは線路MISOを介してプロセッサ12に伝送される。論理部26にはウオッチドッグタイマー201および292も設けられている。ウオッチドッグタイマー201は命令リードASICIDASICIDを読み出すによって正常時にはプロセッサ12により100ミリ秒毎にトリガされ、一方ウオッチドッグタイマー202は命令リードデータデータを読み出すによってトリガされる。2つのタイマー201もしくは202のいずれかにウオッチドッグエラーが発生すると、ステータス線路がセットされて、線路DIS_AHPも、線路DIS_ALPも阻止状態にセットされる。このことはそれぞれのパワーオンリセット後の状態でもある。2つのウオッチドッグタイマーが正しく操作されると、内部のステータス線路はリセットされる。モノフロップは例えば1秒の時間の間線路にイネーブル信号を有しており、その後これらは通常状態に復帰しかつこのことは線路DIS_AHPは阻止されていることでありかつ線路DIS_ALPはイネーブル化されていることである。"