MOSトランジスタを含む半導体装置の製造方法であって、半導体基板の上に形成された第1絶縁膜の上にゲート電極材料層を形成する工程と、前記ゲート電極材料層の上にエッチングマスクを形成する工程と、前記ゲート電極材料層をパターニングすることによりゲート電極を形成する工程と、前記ゲート電極が形成された前記半導体基板の上に第2絶縁膜を形成する工程と、を含み、前記ゲート電極を形成する工程では、前記ゲート電極材料層がパターニングされるとともに、少なくとも、前記ゲート電極の側面の下部と、前記第1絶縁膜のうち前記側面に隣接する部分とを保護する保護膜が形成され、前記第2絶縁膜を形成する工程では、前記保護膜を覆うように前記第2絶縁膜が形成される、ことを特徴とする半導体装置の製造方法。前記エッチングマスクを形成する工程は、前記ゲート電極材料層の上に絶縁膜を形成する工程と、前記絶縁膜をパターニングする工程と、を含む、ことを特徴とする請求項1に記載の半導体装置の製造方法。前記第2絶縁膜を形成する工程では、前記保護膜のほか前記エッチングマスクを覆うように前記第2絶縁膜が形成される、ことを特徴とする請求項1又は2に記載の半導体装置の製造方法。前記第2絶縁膜をエッチングすることにより前記ゲート電極の側面を覆うサイドスペーサを形成する工程を更に含む、ことを特徴とする請求項1乃至3のいずれか1項に記載の半導体装置の製造方法。前記第2絶縁膜は、層間絶縁膜である、ことを特徴とする請求項1乃至3のいずれか1項に記載の半導体装置の製造方法。前記ゲート電極を形成する工程では、前記ゲート電極の側面における前記ゲート電極の上面と下面との間にくびれが形成される、ことを特徴とする請求項1乃至5のいずれか1項に記載の半導体装置の製造方法。前記半導体装置は、固体撮像装置を含む、ことを特徴とする請求項1乃至6のいずれか1項に記載の半導体装置の製造方法。上記のようなアンダーカットが形成されると、ゲート絶縁膜の端部の構造にばらつきが生じやすく、これがMOSトランジスタの特性例えば、閾値、電流駆動能力のばらつきを招きうる。本発明は、MOSトランジスタの特性のばらつきを低減するために有利な技術を提供することを目的とする。本発明の1つの側面は、MOSトランジスタを含む半導体装置の製造方法に係り、前記製造方法は、半導体基板の上に形成された第1絶縁膜の上にゲート電極材料層を形成する工程と、前記ゲート電極材料層の上にエッチングマスクを形成する工程と、前記ゲート電極材料層をパターニングすることによりゲート電極を形成する工程と、前記ゲート電極が形成された前記半導体基板の上に第2絶縁膜を形成する工程とを含み、前記ゲート電極を形成する工程では、前記ゲート電極材料層がパターニングされるとともに、少なくとも、前記ゲート電極の側面の下部と、前記第1絶縁膜のうち前記側面に隣接する部分とを保護する保護膜が形成され、前記第2絶縁膜を形成する工程では、前記保護膜を覆うように前記第2絶縁膜が形成される。本発明によれば、MOSトランジスタの特性のばらつきを低減するために有利な技術が提供される。本発明の一つの実施形態は、MOSトランジスタを含む半導体装置の製造方法に関する。図1を参照しながら、本発明の一つの実施形態として、MOSトランジスタを含む半導体装置の製造方法を説明する。まず、図1aに示す工程では、半導体基板101の上に第1絶縁膜102を形成し、次いで、第1絶縁膜102の上にゲート電極材料層103を形成する。ここで、半導体基板101は、シリコン基板でありうる。第1絶縁膜102は、該シリコン基板を熱酸化して形成されたシリコン酸化膜でありうる。ゲート電極材料層103は、ポリシリコン層でありうる。ゲート電極材料層103は、例えばCVD法によって形成されうる。次に、図1b、cに示す工程では、ゲート電極材料層103の上にエッチングマスク104’を形成する。より具体的には、図1b、cに示す工程では、ゲート電極材料層103の上に絶縁膜104を形成し、絶縁膜104の上にフォトレジストパターン105を形成する。次いで、フォトレジストパターン105をマスクとして絶縁膜104をエッチングする。これにより絶縁膜104がパターニングされてエッチングマスク104’が形成される。フォトレジストパターン105は、エッチングマスク104’の形成後に除去されうる。絶縁膜104は、シリコン酸化膜でありうる。次に、図1dに示す工程では、ゲート電極材料層103をパターニングすることによりゲート電極103’を形成する。この工程では、ゲート電極材料層103がパターニングされるとともに、少なくとも、ゲート電極103’の側面の下部1と、第1絶縁膜102のうちゲート電極103’の側面に隣接する部分2とを保護する保護膜106が形成される。保護膜106は、典型的には、エッチングマスク104’および/またはゲート電極材料層103の上にも形成される。図1dに示す例では、保護膜106は、ゲート電極103’の側面、エッチングマスク104’およびゲート電極材料層102を覆うように連続的に形成されている。ゲート電極材料層103のパターニングは、ゲート電極材料層103のうちエッチングマスク104’によって覆われていない部分をエッチングによって除去することによってなされる。ゲート電極材料層103をエッチングするためのガスとしては、例えば、Cl2、HBrおよびO2の混合ガスを使用することができる。保護膜106は、ゲート電極材料層103のエッチングによって発生するシリコンとエッチングのために使用するガスとの反応によって、即ちゲート電極材料層103のエッチングの副産物として、形成されうる。保護膜106は、あるいは、ゲート電極材料層103のエッチングの終了後に、保護膜106を堆積するためのガスを処理チャンバに導入することによって形成されうる。例えば、HBrの流量を多くする等の方法がある。なお、ゲート電極材料層103のエッチングにおいて、エッチングマスク104’、および、ゲート電極材料層102の露出した部分の厚さが薄くなりうる。次に、図1eに示す工程では、保護膜106が存在する状態で半導体基板101にイオンを注入することによって拡散領域107を形成する。拡散領域107は、例えば、ソース領域およびドレイン領域を構成する。次に、図1fに示す工程では、保護膜106の上に層間絶縁膜115第2絶縁膜の一例などの絶縁膜を形成する。ここで、ゲート電極103’の形成の際に形成される保護膜106を覆うように絶縁膜を形成することは、形成された保護膜106を除去することなく該絶縁膜を形成することを意味する。これは、前述のようなアンダーカットの形成を防止するために効果的であり、アンダーカットの形成の防止は、MOSトランジスタの特性例えば、閾値、電流駆動能力のばらつきを抑えるために有利である。一方、ゲート電極103’の形成の際に形成された保護膜106を除去するためのウエットエッチングなどを実施すると、それによって前述のようなアンダーカットが形成されうる。以下、上記の半導体装置の製造方法を固体撮像装置の製造に適用した例を説明する。図2は、半導体装置の一例としての固体撮像装置の構成を模式的に示す断面図である。固体撮像装置は、光電変換素子PDを有する画素が配列された画素部10と、画素部10から画素の信号を読み出すための周辺回路部20とを含む。図2では、画素部10の構成要素として、代表的に、1つの光電変換部PDと、光電変換部PDに蓄積された電荷をフローティングディフュージョンFDに転送する転送MOSトランジスタ転送ゲートTXと、1つのMOSトランジスタTR1とが示されている。MOSトランジスタTR1は、例えば、増幅トランジスタ、リセットトランジスタまたは選択トランジスタでありうる。光電変換部PD、フローティングディフュージョンFD、転送MOSトランジスタTX、MOSトランジスタTR1を構成する拡散領域は、例えば、半導体基板101に形成されたウエル101aに配置されうる。図2では、周辺回路部20の構成要素として、代表的に、1つのMOSトランジスタTR2が示されている。MOSトランジスタTR2を構成する拡散領域は、例えば、半導体基板101に形成されたウエル101bに配置されうる。画素部10では、転送MOSトランジスタ転送ゲートTXおよびMOSトランジスタTR1を含むMOSトランジスタが形成されている。そして、これらのMOSトランジスタを覆う保護膜106の上にシリコン酸化膜108、シリコン窒化膜109、シリコン酸化膜111、層間絶縁膜115などの絶縁膜これらは、第2絶縁膜の例が形成されている。周辺回路部20では、MOSトランジスタTR2のゲート電極103’の上面の保護膜106が除去されている。しかし、サイドスペーサシリコン酸化膜108およびシリコン窒化膜109;第2絶縁膜の例とゲート電極103’との間および該サイドスペーサとゲート絶縁膜第1絶縁膜102との間には保護膜106が残っている。図2に記載されたその他の構成要素については、図3~図7を参照しながら説明する。図3~図5には、周辺回路部20のMOSトランジスタの形成方法が示され、図6および図7には、画素部10の光電変換部PDおよびMOSトランジスタの形成方法が示されている。周辺回路部20については、図1a~dに示す工程の後に、図3aに示すように、ソース領域およびドレイン領域を形成するための拡散領域107をイオン注入によって形成する。画素部10については、図1a~dに示す工程の後に、図6aに示すように、光電変換部PDの不純物領域例えば、電荷を蓄積するN型不純物領域107aを形成する。また、転送MOSトランジスタTXのドレインであるとともにフローティングディフュージョンFDでもある不純物領域例えば、N型不純物領域107bをイオン注入によって形成する。次いで、図6bに示すように、不純物領域107aの上部に不純物領域107aとは異なる導電型の不純物領域SRをイオン注入によって形成する。これにより、埋め込み型の光電変換部PDが形成される。次いで、図3aおよび図6bに示すように、周辺回路部20および画素部10の双方に、シリコン酸化膜108として、例えばTEOS膜を形成する。次いで、図3bおよび図6cに示すように、周辺回路部20および画素部10の双方にシリコン窒化膜109を形成する。次いで、画素部10をフォトレジストマスクで覆い、図3cに示すように、周辺回路部20のシリコン窒化膜109およびシリコン酸化膜108をエッチングする。これにより、周辺回路部20では、シリコン窒化膜109およびシリコン酸化膜108のうちゲート電極103’の側面を覆っている部分が残る。このようにして残ったシリコン窒化膜109およびシリコン酸化膜108により、ゲート電極103’の側面を覆うサイドスペーサが形成される。ここで、マスク104’が露出するまでエッチングを行ってもよい。その場合にはサイドスペーサの高さが、図3cの構成よりも低くなる。次いで、周辺回路部20については、図4aに示すように、拡散領域107に対して更にイオン注入を行う。この際にサイドスペーサが存在する領域よりもサイドスペーサが存在しない領域に対して多くのイオンが注入され、いわゆるLDD構造のソース領域およびドレイン領域が形成される。その後、画素部10のフォトレジストマスクを除去する。次いで、図4bおよび図6cに示すように、周辺回路部20および画素部10の双方にシリコン酸化膜111を形成する。そして、画素部10をフォトレジストマスクで覆い、周辺回路部20をエッチングする。これにより、図4cに示すように、ゲート電極103’の上面を覆っている保護膜106およびエッチングマスク104’が除去され、ゲート電極103’の上面が露出する。ここで、シリコン酸化膜111は、画素部10を覆った状態で残っていて、以下のシリサイドの形成時においてシリサイドの形成を防止する層として機能する。つまり、シリサイドを形成しない部分を覆うようにシリコン酸化膜111を残す。シリコン酸化膜111は画素部10のみに限られず周辺回路部20に存在してもよい。次いで、周辺回路部20および画素部10の双方にコバルト等の高融点金属を堆積し、熱処理を行う。これにより、図5aに示すように、周辺回路部20では、該高融点金属がゲート電極103’の上部のシリコンと反応し、シリサイド例えば、コバルトシリサイド112が形成される。なお、画素部10では、シリコン酸化膜111の上に高融点金属が配置されているので、シリサイドは形成されない。次いで、図5bおよび図7aに示すように、周辺回路部20および画素部10の双方にシリコン酸化膜113を形成し、更に、シリコン酸化膜113の上にシリコン窒化膜114を形成する。次いで、図5bおよび図7bに示すように、画素部10の光電変換部PDの上方の領域以外の領域におけるシリコン酸化膜113およびシリコン窒化膜114を除去する。次いで、図5cおよび図7cに示すように、周辺回路部20および画素部10の双方に層間絶縁膜115を形成する。次いで、図7cに示すように、層間絶縁膜115のうち画素部10の光電変換部PDの上方の部分に開口を形成し、該開口にシリコン窒化物などの高屈折率材料を埋め込み、光導波路を形成してもよい。この後、一般の半導体技術によって、コンタクトプラグや配線などを形成し、マイクロレンズ等の光学部材を形成することで固体撮像装置が完成する。後のコンタクトプラグを形成する工程において、画素部10のシリコン窒化膜109はエッチングストップとして機能可能である。同様に、後のコンタクトプラグを形成する工程において、周辺回路部20のシリコン窒化膜114はエッチングストップとして機能可能である。ここで、光導波路の採用は任意である。光導波路を採用しない場合には、画素部10の光電変換部PDの上方の領域に設けられていたシリコン酸化膜113とシリコン窒化膜114を設けなくてもよい。図8は、上記の実施形態の変形例を示している。ここで、図8aは、周辺回路部20のMOSトランジスタの構成例を示し、図8bは、画素部10のMOSトランジスタの構成例を示している。この変形例では、ゲート電極103’を形成する工程において、ゲート電極103’の側面におけるゲート電極103’の上面と下面との間にくびれ200が形成される。この変形例においても、保護膜106を除去することなく保護膜106の上に層間絶縁膜115、シリコン酸化膜108、シリコン窒化膜109などの絶縁膜これらは、第2絶縁膜の一例を形成する。これは、前述のようなアンダーカットの形成を防止するために効果的であり、アンダーカットの形成の防止は、MOSトランジスタの特性例えば、閾値、電流駆動能力のばらつきを抑えるために有利である。