制御端子11を有し、前記制御端子11に印加される駆動電流に従って前記制御端子11の電圧がミラー電圧に達した後にこのミラー電圧よりも高い駆動電圧に達する半導体スイッチング素子10と、前記半導体スイッチング素子10の前記制御端子11に駆動電流を印加することにより前記半導体スイッチング素子10を駆動するものであり、前記半導体スイッチング素子10の前記制御端子11の電圧が前記ミラー電圧から前記駆動電圧に達するまでの時間は前記制御端子11に印加される駆動電流の大きさが大きくなるほど短くなるように設定された駆動手段60と、前記半導体スイッチング素子10の前記制御端子11の電圧を検出するものであり、前記制御端子11の電圧が前記ミラー電圧よりも大きくなったときに前記ミラー電圧が維持されたミラー区間が終了したことを示すミラー区間終了信号を出力する状態検出手段20と、前記半導体スイッチング素子10の短絡状態を検出するものであり、前記ミラー区間終了信号を入力すると前記短絡状態の検出を開始すると共に前記短絡状態の検出を開始したことを示す制御信号を出力する短絡検出手段30と、前記短絡検出手段30から前記制御信号を入力すると、この制御信号の入力をトリガとして前記短絡検出手段30による前記短絡状態の検出が終了するまでの検出時間を測定し、当該検出時間経過後に当該検出時間が経過したことを示す時間設定信号を出力する時間設定手段40と、前記時間設定手段40から前記時間設定信号を入力すると、この時間設定信号の入力をトリガとして前記半導体スイッチング素子10の前記制御端子11に印加する駆動電流を増加するための電流制御信号を出力する信号生成手段50と、を備え、前記駆動手段60は、前記信号生成手段50からの前記電流制御信号に従って、前記制御端子11に印加する駆動電流の電流量を前記制御端子11の電圧が前記ミラー電圧に達するまでに前記制御端子11に印加する駆動電流の電流量よりも増加することを特徴とする半導体スイッチング素子駆動装置。前記短絡検出手段30が前記半導体スイッチング素子10の短絡状態の検出を行う短絡検出区間では前記半導体スイッチング素子10の前記制御端子11の電圧を前記ミラー電圧よりも高く前記駆動電圧よりも低いクランプ電圧に保持するクランプ手段90を備え、前記時間設定手段40は、前記時間設定信号を前記クランプ手段90および前記信号生成手段50に出力することにより、前記クランプ手段90に前記クランプ電圧の保持を解除させると共に、前記信号生成手段50に前記電流制御信号を出力させることで前記駆動手段60に前記制御端子11に印加する駆動電流を増加させることを特徴とする請求項1に記載の半導体スイッチング素子駆動装置。前記駆動手段60は、電源70と前記制御端子11との間に設けられた可変抵抗65に流れる駆動電流を前記制御端子11に印加するようになっており、前記電流制御信号に従って前記可変抵抗65の抵抗値が小さくなったことにより前記制御端子11に印加する駆動電流を増加することを特徴とする請求項1または2に記載の半導体スイッチング素子駆動装置。前記駆動手段60は、前記電流制御信号に従って前記可変抵抗65の抵抗値が段階的に小さくなったことにより前記制御端子11に印加する駆動電流を段階的に増加することを特徴とする請求項3に記載の半導体スイッチング素子駆動装置。前記駆動手段60は、電源70に接続されると共に参照電流が流れる可変抵抗61と、前記制御端子11に印加する駆動電流と参照電流との比較または差分を出力する出力手段66と、を有し、前記電流制御信号に従って前記参照電流が流れる可変抵抗61の抵抗値が大きくなったことにより前記出力手段66の出力を変化させることで前記制御端子11に印加する駆動電流を増加することを特徴とする請求項1または2に記載の半導体スイッチング素子駆動装置。前記駆動手段60は、前記電流制御信号に従って前記可変抵抗61の抵抗値が段階的に大きくなったことにより前記制御端子11に印加する駆動電流を段階的に増加することを特徴とする請求項5に記載の半導体スイッチング素子駆動装置。前記駆動手段60は、参照電流が流れる抵抗61と、前記制御端子11に印加する駆動電流と前記参照電流とを比較する比較手段66と、を有し、前記抵抗61に流れる前記参照電流が前記電流制御信号に従って大きくなったことにより前記比較手段66の出力を変化させることで前記制御端子11に印加する駆動電流を増加することを特徴とする請求項1または2に記載の半導体スイッチング素子駆動装置。前記駆動手段60は、前記抵抗61に流れる前記参照電流が前記電流制御信号に従って段階的に大きくなったことにより前記制御端子11に印加する駆動電流を段階的に増加することを特徴とする請求項7に記載の半導体スイッチング素子駆動装置。しかしながら、IGBTが完全にオフ状態から制御端子に電流を流し始め、制御端子の電圧が一定電圧であるミラー電圧に達すると共にこのミラー電圧が維持されるミラー区間が完了するまでのサージ発生区間において、スイッチング速度を速くするために制御端子に流す電流を増加して制御端子の電圧のスルーレートを増加させると、サージ電圧は発生しやすくなり、半導体スイッチング素子の破壊に至る可能性がある。このように、スイッチング速度とサージ電圧とは相反する関係にあるため、サージ電圧の発生を抑制するために制御端子に流す電流を小さくするとスイッチング速度が遅くなってしまい、制御端子の電圧がミラー電圧よりも高い駆動電圧完全にオン状態に遷移するまでに時間が掛かってしまう。したがって、サージ電圧の抑制と電圧の遷移時間の短縮との両立は極めて困難である。また、特許文献1では、制御端子への印加電流を増加するタイミングを決定するために、電圧モニターゲート電圧監視回路を用いているため、駆動回路の回路規模が大きくなるという問題があった。なお、上記では、半導体スイッチング素子としてIGBTを駆動する駆動回路について述べたが、もちろんIGBTは素子の一例であり、他の半導体スイッチング素子についても上記と同様の問題が生じる。本発明は上記点に鑑み、サージの発生を抑制すると共に半導体スイッチング素子のスイッチング速度を向上しつつ、回路規模を小さくすることができる半導体スイッチング素子駆動装置を提供することを目的とする。上記目的を達成するため、請求項1に記載の発明では、制御端子11を有し、制御端子11に印加される駆動電流に従って制御端子11の電圧がミラー電圧に達した後にこのミラー電圧よりも高い駆動電圧に達する半導体スイッチング素子10を備えている。また、半導体スイッチング素子10の制御端子11に駆動電流を印加することにより半導体スイッチング素子10を駆動するものであり、半導体スイッチング素子10の制御端子11の電圧がミラー電圧から駆動電圧に達するまでの時間は制御端子11に印加される駆動電流の大きさが大きくなるほど短くなるように設定された駆動手段60と、半導体スイッチング素子10の制御端子11の電圧を検出するものであり、制御端子11の電圧がミラー電圧よりも大きくなったときにミラー電圧が維持されたミラー区間が終了したことを示すミラー区間終了信号を出力する状態検出手段20と、を備えている。さらに、半導体スイッチング素子10の短絡状態を検出するものであり、ミラー区間終了信号を入力すると短絡状態の検出を開始すると共に短絡状態の検出を開始したことを示す制御信号を出力する短絡検出手段30と、短絡検出手段30から制御信号を入力すると、この制御信号の入力をトリガとして短絡検出手段30による短絡状態の検出が終了するまでの検出時間を測定し、当該検出時間経過後に当該検出時間が経過したことを示す時間設定信号を出力する時間設定手段40と、時間設定手段40から時間設定信号を入力すると、この時間設定信号の入力をトリガとして半導体スイッチング素子10の制御端子11に印加する駆動電流を増加するための電流制御信号を出力する信号生成手段50と、を備えている。そして、駆動手段60は、信号生成手段50からの電流制御信号に従って、制御端子11に印加する駆動電流の電流量を制御端子11の電圧がミラー電圧に達するまでに制御端子11に印加する駆動電流の電流量よりも増加することを特徴としている。これによると、サージの心配が無い短絡状態の検出終了後に制御端子11に印加する駆動電流を増加しているので、サージ電圧の発生を抑制することができる。また、制御端子11に印加する駆動電流を増加させるので、半導体スイッチング素子10の制御端子11の電圧が駆動電圧に達するまでの時間を短縮することができ、ひいてはスイッチング速度を向上させることができる。さらに、ミラー区間の終了後に短絡検出手段30が半導体スイッチング素子10の短絡状態の検出を開始することを利用し、短絡状態の検出が終了する検出時間経過後に駆動電流を増加する構成としているので、制御端子11の電圧を監視するための新たな手段を追加する必要がない。したがって、半導体スイッチング素子駆動装置の回路規模を小さくすることができる。請求項2に記載の発明では、短絡検出手段30が半導体スイッチング素子10の短絡状態の検出を行う短絡検出区間では半導体スイッチング素子10の制御端子11の電圧をミラー電圧よりも高く駆動電圧よりも低いクランプ電圧に保持するクランプ手段90を備えている。そして、時間設定手段40は、時間設定信号をクランプ手段90および信号生成手段50に出力することにより、クランプ手段90にクランプ電圧の保持を解除させると共に、信号生成手段50に電流制御信号を出力させることで駆動手段60に制御端子11に印加する駆動電流を増加させることを特徴とする。このように、半導体スイッチング素子10の制御端子11のクランプ電圧が解除されるタイミングで駆動手段60に流す駆動電流を大きくすることができる。このため、制御端子11の電圧をクランプ電圧から駆動電圧に短時間で上昇させることができるので、半導体スイッチング素子10のスイッチング速度を向上させることができる。請求項3に記載の発明では、請求項1または2に記載の発明において、駆動手段60は、電源70と制御端子11との間に設けられた可変抵抗65に流れる駆動電流を制御端子11に印加するようになっており、電流制御信号に従って可変抵抗65の抵抗値が小さくなったことにより制御端子11に印加する駆動電流を増加することができる。そして、請求項4に記載の発明のように、請求項3に記載の発明において、駆動手段60は、電流制御信号に従って可変抵抗65の抵抗値が段階的に小さくなったことにより制御端子11に印加する駆動電流を段階的に増加することもできる。請求項5に記載の発明のように、請求項1または2に記載の発明において、駆動手段60は、電源70に接続されると共に参照電流が流れる可変抵抗61と、制御端子11に印加する駆動電流と参照電流との比較または差分を出力する出力手段66と、を有し、電流制御信号に従って参照電流が流れる可変抵抗61の抵抗値が大きくなったことにより出力手段66の出力を変化させることで制御端子11に印加する駆動電流を増加することができる。そして、請求項6に記載の発明のように、請求項5に記載の発明において、駆動手段60は、電流制御信号に従って可変抵抗61の抵抗値が段階的に大きくなったことにより制御端子11に印加する駆動電流を段階的に増加することもできる。請求項7に記載の発明のように、請求項1または2に記載の発明において、駆動手段60は、参照電流が流れる抵抗61と、制御端子11に印加する駆動電流と参照電流とを比較する比較手段66と、を有し、抵抗61に流れる参照電流が電流制御信号に従って大きくなったことにより比較手段66の出力を変化させることで制御端子11に印加する駆動電流を増加することができる。そして、請求項8に記載の発明のように、請求項7に記載の発明において、駆動手段60は、抵抗61に流れる参照電流が電流制御信号に従って段階的に大きくなったことにより制御端子11に印加する駆動電流を段階的に増加することもできる。なお、この欄および特許請求の範囲で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、図中、同一符号を付してある。第1実施形態以下、本発明の第1実施形態について図を参照して説明する。本実施形態で示される半導体スイッチング素子駆動装置は、例えばIGBTやパワーMOSFET等の半導体スイッチング素子を定電流で駆動する装置である。図1は、本実施形態に係る半導体スイッチング素子駆動装置の概念図である。この図に示されるように、半導体スイッチング素子駆動装置は、半導体スイッチング素子10と、状態検出手段20と、短絡検出手段30と、時間設定手段40と、信号生成手段50と、駆動手段60と、を備えている。半導体スイッチング素子10は、図示しない負荷を駆動するためのスイッチング素子である。本実施形態では、半導体スイッチング素子10としてNch型のIGBTが採用されている。半導体スイッチング素子10はゲートである制御端子11を有し、この制御端子11は駆動手段60に接続されている。なお、図示しない負荷は半導体スイッチング素子10のソース側もしくはドレイン側のいずれかに接続されている。このような半導体スイッチング素子10は、制御端子11に印加される駆動電流iに従って駆動されると共に、制御端子11の電圧がミラー電圧に達した後にこのミラー電圧よりも高い駆動電圧に達するように動作する。状態検出手段20は、半導体スイッチング素子10の制御端子11の電圧電圧状態を検出するものである。ここで、電圧状態とは、上述の制御端子11の電圧がミラー電圧や駆動電圧になっていることである。このような状態検出手段20は、例えば、半導体スイッチング素子10に接続された図示しない抵抗の電位差等から制御端子11の電圧状態を判定するように回路構成されている。そして、状態検出手段20は、検出した制御端子11の電圧がミラー電圧よりも大きくなったときにミラー電圧が維持されたミラー区間が終了したことを示すミラー区間終了信号を出力する。なお、ミラー区間が終了したことを示すミラー区間終了信号とは、ハイレベルからローレベルへの信号の変化、もしくはローレベルからハイレベルへの信号の変化に相当する。短絡検出手段30は、半導体スイッチング素子10の短絡状態つまり過電流を検出するものである。この短絡検出手段30は、一般的にIGBT等の半導体スイッチング素子10に付随された保護機能である。短絡検出手段30は、エミッタ-コレクタ間の電位差を検出し、設定された閾値電圧との比較により短絡検出を行う。もちろん、半導体スイッチング素子10の他の通電経路において短絡状態を検出および判定しても構わない。そして、本実施形態では、短絡検出手段30は状態検出手段20からミラー区間終了信号を入力すると短絡状態の検出を開始する。これに伴い、短絡検出手段30は短絡状態の検出を開始したことを示す制御信号を時間設定手段40に出力する。なお、短絡状態の検出を開始したことを示す制御信号とは、例えばパルス信号である。このパルス信号のローレベルからハイレベルへの立ち上がりが短絡状態の検出の開始を示すこととなる。時間設定手段40は、短絡検出手段30が短絡状態の検出を開始してから完了するまでの検出時間を測定するものである。具体的に、時間設定手段40は、短絡検出手段30から制御信号を入力すると、この制御信号の入力をトリガとして短絡検出手段30による短絡状態の検出が終了するまでの検出時間を測定する。ここで、制御信号の入力をトリガとしてというのは、制御信号がローレベルからハイレベルへの立ち上がったことを指す。そして、時間設定手段40は、この検出時間が経過した後に、検出時間が経過したことを示す時間設定信号を信号生成手段50に出力する。検出時間が経過したことを示す時間設定信号とは、例えば時間設定信号がハイレベルからローレベルに立ち下がったことを指す。図2は、時間設定手段40の具体的な回路構成を示した図である。この図に示されるように、時間設定手段40は、遅延回路41とAND回路42とを備えている。遅延回路41はパルス信号である制御信号を入力し、この制御信号を一定時間遅延させて出力する回路である。遅延回路41は、例えば図3aに示されるように抵抗43とコンデンサ44とで構成されたRC回路である。すなわち、RC回路の時定数が短絡状態の検出時間taに設定されている。遅延回路41は、図3bに示されるように抵抗43の両端にダイオード45が接続されたものでも良い。また、AND回路42は、複数の入力の信号がハイレベルである場合に、ハイレベルの信号を出力し、それ以外の場合は全てローレベルの信号を出力する論理回路である。図4は、時間設定手段40に制御信号が入力されたときの動作を示したタイミングチャートである。AND回路42における制御信号の入力をA、遅延回路41の反転入力をB、AND回路42の出力をOとすると、図4に示されるように、入力Aがハイレベルとなると、AND回路42の出力Oはハイレベルとなり、遅れて遅延回路41の入力Bがハイレベルとなると、そのタイミングでAND回路42の出力Oはローレベルとなる。このAND回路42の出力Oがハイレベルの期間が、短絡検出手段30が短絡状態の検出を開始してから終了するまでの検出時間taに対応する。そして、検出時間ta後にAND回路42の出力がローレベルに変化すると、これが検出時間taの測定完了を示すこととなる。信号生成手段50は、時間設定手段40から時間設定信号を入力すると、この時間設定信号の入力をトリガとして駆動手段60に対して半導体スイッチング素子10の制御端子11に印加する駆動電流iを増加するための電流制御信号を出力するものである。ここで、時間設定信号の入力をトリガとしてというのは、時間設定信号がハイレベルからローレベルに変化したことを指す。駆動手段60は、半導体スイッチング素子10の制御端子11に印加するための駆動電流iを生成し、この駆動電流iを制御端子11に印加することにより半導体スイッチング素子10を駆動するものである。この駆動電流iは、駆動手段60の能力すなわちスイッチング速度を決定する電流である。半導体スイッチング素子10の制御端子11の電圧がミラー電圧から駆動電圧に達するまでの時間は制御端子11に印加される駆動電流iの大きさが大きくなるほど短くなるように設定されている。この時間が短いほど、スイッチング速度が速い。また、駆動手段60は外部から入力される駆動信号に従って半導体スイッチング素子10をオン/オフ駆動するように構成されている。そして、半導体スイッチング素子10の制御端子11の電圧がミラー電圧から駆動電圧に達するまでの時間は駆動電流iの大きさが大きくなるほど短くなるため、駆動手段60は駆動電流iの大きさに応じた時間で半導体スイッチング素子10をミラー電圧から駆動電圧に遷移させる。上記の半導体スイッチング素子駆動装置において、駆動手段60および信号生成手段50の具体的な構成について、図5を参照して説明する。まず、駆動手段60について説明する。図5に示されるように、駆動手段60は、抵抗61図5のR2、可変定電流回路62、第1切替スイッチ63、および第2切替スイッチ64を備えている。抵抗61は一端側が電源70に接続され、他端側が信号生成手段50に接続されている。以下、抵抗61を第2抵抗61という。可変定電流回路62は、第1抵抗65図5のR1と、オペアンプ66と、スイッチング素子67と、を備えている。第1抵抗65は、半導体スイッチング素子10の制御端子11に流れる駆動電流iに対応する電流が流れるセンシング用の抵抗である。第1抵抗65の一端側は電源70図5のVBに接続され、他端側はスイッチング素子67に接続されている。オペアンプ66は、第2抵抗61の他端側の電圧に基づいて第1抵抗65に流れる電流をフィードバック制御することで、半導体スイッチング素子10の制御端子11に流す駆動電流iの大きさを調整する役割を果たすものである。また、オペアンプ66の非反転入力端子は第2抵抗61の他端側と信号生成手段50との接続点に接続されている。これにより、オペアンプ66の非反転入力端子には第2抵抗61の他端側に対応する第1電圧が印加される。すなわち、電源70の電圧をVBとし、第2抵抗61に流れる電流をIaとし、第2抵抗61の抵抗値をR2とすると、第1電圧は電源70の電源電圧から基準電圧が差し引かれた電圧VB-Ia×R2に相当する。一方、オペアンプ66の反転入力端子-は第1抵抗65の他端側に接続されている。これにより、オペアンプ66の反転入力端子-には第1抵抗65の他端側に対応する第2電圧が印加される。すなわち、第1抵抗65に流れる電流をiとし、第1抵抗65の抵抗値をR1とすると、第2電圧は電源70の電源電圧から第1抵抗65の電圧降下分が差し引かれた電圧VB-i×R1に相当する。スイッチング素子67は、オペアンプ66の出力によって駆動される半導体素子である。本実施形態では、スイッチング素子67としてPch型のMOSFETが用いられている。そして、スイッチング素子67のゲートはオペアンプ66の出力端子に接続され、ソースは第1抵抗65の他端側に接続されている。さらに、スイッチング素子67のドレインは半導体スイッチング素子10の制御端子11に接続されている。また、駆動手段60に備えられた第1切替スイッチ63は電源70とオペアンプ66の出力端子との間に接続されている。本実施形態では、第1切替スイッチ63としてPch型のMOSFETが採用される。したがって、第1切替スイッチ63のソースが電源70に接続され、ドレインがオペアンプ66の出力端子に接続されている。一方、第2切替スイッチ64は制御端子11とグランド等の基準電圧ラインとの間に接続されている。本実施形態では、第2切替スイッチ64としてNch型のMOSFETが採用される。したがって、第2切替スイッチ64のソースが半導体スイッチング素子10の制御端子11に接続され、ドレインがグランド等の基準電圧ラインに接続されている。さらに、第1切替スイッチ63のゲートにはインバータ68が接続されている。したがって、第1切替スイッチ63にはインバータ68を介して駆動信号が入力され、第2切替スイッチ64には駆動信号が直接入力される。これによると、各切替スイッチ63、64には一方に入力される信号に対して他方に入力される信号が反転する。信号生成手段50は、第2抵抗61に流れる電流Iaの電流量を可変できる電流源として構成されており、第2抵抗61の他端側とグランド等の基準電圧ラインとの間に接続されている。この信号生成手段50は、スイッチ51と、第1定電流源52と、第2定電流源53と、を備えている。第1定電流源52はスイッチ51を介して第2抵抗61の他端側に接続されている。また、第2定電流源53は第2抵抗61の他端側に直接接続されている。スイッチ51は、時間設定信号に従ってオン/オフする。本実施形態では、時間設定信号がハイレベルからローレベルへの立ち下がるとスイッチ51がオンする。なお、第1定電流源52の電流能力と第2定電流源53の電流能力とは同じでも良いし、異なっていても良い。スイッチ51のオン/オフによって第2抵抗61に流す電流の大きさをどのように設計するかによって各定電流源52、53の電流能力を設定すれば良い。このような構成により、時間設定信号によってスイッチ51がオンされると第2抵抗61には第1定電流源52に流れる電流と第2定電流源53に流れる電流とが足し合わされた第1電流値の電流がIaとして流れる。一方、時間設定信号によってスイッチ51がオフされると第1定電流源52に流れる電流は電源70とグランド等の基準電圧ラインとの間の経路から切り離されるので、第2抵抗61には第2定電流源53に流れる電流のみがIaとして流れる。すなわち、第2定電流源53に流れる電流の電流値を第2電流値とすると、スイッチ51がオフの場合、第2抵抗61には第1電流値よりも小さい第2電流値の電流が流れる。そして、信号生成手段50に流れる電流の電流値が変化することで、第2抵抗61の他端側の電圧が変化する。この第2抵抗61の他端側の電圧が信号生成手段50の電流制御信号に対応する。以上が、本実施形態に係る半導体スイッチング素子駆動装置の回路構成である。本実施形態では、駆動信号は、例えば外部のECU等から入力される。次に、図5に示される半導体スイッチング素子駆動装置の作動について、図6を参照して説明する。図6は、半導体スイッチング素子10の制御端子の電圧vの波形と半導体スイッチング素子10を駆動するための駆動電流iの波形を示したものである。ここで、駆動信号がハイレベルの場合、第1切替スイッチ63がオンされてスイッチング素子67のゲートに電源電圧が印加されるため、スイッチング素子67がオフする。また、第2切替スイッチ64はオンされ、制御端子11からグランド等の基準電圧ラインに電流が流れて半導体スイッチング素子10がオフする。一方、駆動信号がローレベルの場合、第1切替スイッチ63はオフするため、スイッチング素子67はオペアンプ66の出力によって駆動される。このように、駆動手段60は、ハイレベルの駆動信号に従って半導体スイッチング素子10をオフし、ローレベルの駆動信号に従って半導体スイッチング素子10をオンする動作を行う。そして、はじめに、駆動手段60に入力される駆動信号がハイレベルからローレベルに切り替わることにより、第1切替スイッチ63および第2切替スイッチ64がオフし、スイッチング素子67がオペアンプ66によって駆動される。これにより、電源70、第1抵抗65、スイッチング素子67、制御端子11という経路が形成される。そして、半導体スイッチング素子10の制御端子11に駆動電流iが流れる。さらに、信号生成手段50のスイッチ51はオフされているので、第2抵抗61には信号生成手段50の第2定電流源53に流れる第2電流値の電流が流れる。これに伴い、制御端子11に駆動電流iが流れると、この駆動電流iの大きさに応じた傾きで半導体スイッチング素子10のゲート電圧が上昇する。そして、ゲート電圧が半導体スイッチング素子10の閾値電圧に達すると、半導体スイッチング素子10がオンし、制御端子11の電圧vはミラー電圧に達する。ミラー電圧は、半導体スイッチング素子10であるIGBTの増幅率等の特性によって決まる電圧であり、図6に示されるミラー区間で一定になる。ここで、可変定電流回路62は、第1抵抗65の他端側に対応する第1電圧と第2抵抗61の他端側に対応する第2電圧とが等しくなるように第1抵抗65に流れる電流の大きさをフィードバック制御している。具体的には、可変定電流回路62のオペアンプ66の各入力端子の電位は同電位となるため、第1抵抗65の他端側に対応する第1電圧VB-i×R1と第2抵抗61の他端側に対応する第2電圧VB-Ia×R2とが等しくなるようにオペアンプ66がスイッチング素子67を制御する。したがって、第1抵抗65に流れる駆動電流iはi=Ia×R2/R1となり、第1抵抗65に流れる電流が一定の定電流として半導体スイッチング素子10の制御端子11に印加される。上記の式i=Ia×R2/R1に表されるように、第1抵抗65には第2抵抗61に流れる電流の大きさに比例した駆動電流iが流れるようになっている。そして、第2抵抗61には、第2定電流源53に流れる電流のみが電流Iaとして流れているので、第1抵抗65には当該第2電流値に比例した電流が流れる。サージの発生はこのミラー区間に入るとほぼ起こらなくなる。つまり、サージ発生が終了する。また、ミラー区間では半導体スイッチング素子10の短絡状態の検出はまだ開始されていない。ミラー区間が終わると、制御端子11の電圧vが再び上昇する。ここで、状態検出手段20が、制御端子の電圧vがミラー電圧よりも大きくなったことを検出し、ミラー区間終了信号を出力する。短絡検出手段30は、半導体スイッチング素子10の短絡状態の検出を開始すると共に、上述の制御信号を出力する。これにより、時間設定手段40は、図6に示される検出時間taを測定する。この検出時間taは、短絡検出手段30が半導体スイッチング素子10の短絡状態の検出を行う短絡検出区間である。そして、時間設定手段40が検出時間taを測定すると、ハイレベルからローレベルに変化する時間設定信号を出力する。これにより、信号生成手段50のスイッチ51がオンする。このため、第2抵抗61には信号生成手段50の第1定電流源52に流れる電流と第2定電流源53に流れる電流とが足し合わされた第1電流値の電流がIaとして流れる。そして、第1抵抗65には第2電流値よりも大きい第1電流値に比例した電流が流れることになり、信号生成手段50のスイッチ51がオフされた場合よりも第1抵抗65に流れる電流が増加する。したがって、図6に示されるように、短絡検出区間の終了後に駆動電流iが増加し、これに伴って半導体スイッチング素子10の制御端子11の電圧vの上昇速度も増加する。なお、短絡検出区間が終了すると、短絡検出手段30における短絡状態の検出も終了する。この後、半導体スイッチング素子10の制御端子11の電圧vは最大の駆動電圧に達する。この駆動電圧は電源電圧、もしくはそれとほぼ同電位の電圧であり、半導体スイッチング素子10であるIGBTをフルオンさせる電圧である。上記のように、駆動手段60は、信号生成手段50からの電流制御信号に従って、すなわち第2抵抗61に流す電流の電流量を第2電流値から第1電流値に増加させてオペアンプ66に印加する電圧VB-Ia×R2を増加することによって、制御端子11に印加する駆動電流iの電流量を制御端子11の電圧vがミラー電圧に達するまでに制御端子11に印加する駆動電流iの電流量よりも増加する。このため、制御端子11の電圧vが駆動電圧に達するまでの時間が短くなるので、スイッチング速度が向上する。これに対し、短絡検出期間後も駆動電流iの大きさを変化させない場合は、図6の一点鎖線で示されるように、ミラー区間後の制御端子11の電圧vが駆動電流iの大きさに従った傾きで上昇を続けるため、駆動電圧に達するまでにさらにΔtbの時間が掛かる。言い換えると、本実施形態では制御端子11の電圧vが駆動電圧に達する時間がこの時間差Δtbだけ速くなる。以上説明したように、本実施形態では、サージの発生が予想されるミラー区間後に行われる短絡状態の検出が終了した後、制御端子11に印加する駆動電流iを増加することが特徴となっている。このように、サージの発生が懸念されるミラー区間後に駆動電流iを増加しているので、サージの発生を抑制することができる。また、サージの心配が無い短絡状態の検出終了後に制御端子11に印加する駆動電流iを増加しているので、半導体スイッチング素子10の制御端子11の電圧を速く駆動電圧に到達させることができる。したがって、サージの発生を抑制しつつ、スイッチング速度を向上させることができる。さらに、駆動電流iを増加するタイミングは、状態検出手段20、短絡検出手段30、および時間設定手段40から出力される各信号を利用している。このため、制御端子11の電圧vを監視するためのコンパレータ等の新たな手段を追加しなくても、制御端子11に流す駆動電流iの電流量を制御することができる。したがって、半導体スイッチング素子駆動装置の回路規模を小さくすることができる。なお、本実施形態の記載と特許請求の範囲の記載との対応関係については、第2抵抗61が特許請求の範囲の抵抗に対応し、オペアンプ66が特許請求の範囲の比較手段に対応する。第2実施形態本実施形態では、第1実施形態と異なる部分について説明する。上記第1実施形態では、駆動電流iを増加させるために第2抵抗61に流す電流Iaを増加させていたが、本実施形態では第2抵抗61に流す電流Iaを一定にして第2抵抗61の抵抗値を変化させることが特徴となっている。図7は、本実施形態に係る半導体スイッチング素子駆動装置の回路構成を示した図である。この図に示されるように、駆動手段60は、一定の参照電流Iaを流す定電流源69を有している。また、信号生成手段50は、第2抵抗61とスイッチ51とを備えて構成されている。第2抵抗61は抵抗値がR2の抵抗61aと抵抗値がR3の抵抗61bとが直列接続されて構成されている。抵抗61bは電源70に接続され、抵抗61aは定電流源69に接続されている。そして、抵抗61aと定電流源69との接続点がオペアンプ66の非反転入力端子に接続されている。さらに、抵抗61bには並列にスイッチ51が接続されている。スイッチ51がオンされると第2抵抗61の抵抗値は抵抗61aのみの抵抗値となる。一方、スイッチ51がオフされると第2抵抗61の抵抗値は抵抗61aと抵抗61bとの合成抵抗値となる。このように、第2抵抗61はスイッチ51によって抵抗値が可変になるように構成されている。本実施形態では、時間設定信号がハイレベルからローレベルへの立ち下がるとスイッチ51がオフする。このような構成では、抵抗61aのうち抵抗61bが接続された側とは反対側定電流源69側の電圧が信号生成手段50の電流制御信号に対応している。オペアンプ66は、制御端子11に印加する駆動電流と参照電流との比較または差分を出力することとなる。すなわち、第1抵抗65の他端側に対応する第1電圧と第2抵抗61の他端側つまり抵抗61aの他端側に対応する第2電圧とがオペアンプ66に印加されると共に、第1電圧と第2電圧とが等しくなるようにオペアンプ66がスイッチング素子67を駆動する。そして、スイッチ51がオンされて抵抗61aのみに参照電流Iaが流れるとすると、第1抵抗65に流れる駆動電流iは上述のようにi=Ia×R2/R1として表され、第1抵抗65には抵抗61aの抵抗値R2に比例した電流が流れる。一方、スイッチ51がオフされて抵抗61aおよび抵抗61bの両方に参照電流Iaが流れるとすると、第1抵抗65に流れる駆動電流iはi=Ia×R2R3/R1として表され、第1抵抗65には抵抗61aの抵抗値R2および抵抗61bの抵抗値R3の和に比例した電流が流れる。したがって、駆動手段60は電流制御信号に従ってつまりスイッチ51がオフされて参照電流Iaが流れる第2抵抗61の抵抗値が大きくなったことによりオペアンプ66の出力を変化させることで制御端子11に印加する駆動電流iを増加させる。以上説明したように、第2抵抗61の抵抗値を調整することにより半導体スイッチング素子10の制御端子11に印加する駆動電流iを増減させることができる。なお、本実施形態の記載と特許請求の範囲の記載との対応関係については、第2抵抗61が特許請求の範囲の可変抵抗に対応し、オペアンプ66が特許請求の範囲の出力手段に対応する。第3実施形態本実施形態では、第2実施形態と異なる部分について説明する。本実施形態では、第2抵抗61を多段とすることで、第2抵抗61の抵抗値を段階的に変化させることにより駆動電流iを段階的に増加させることが特徴となっている。図8は、本実施形態に係る半導体スイッチング素子駆動装置の回路構成を示した図である。この図に示されるように、本実施形態では、信号生成手段50は、第2抵抗61とスイッチ54、55を備えている。第2抵抗61は抵抗61a、抵抗61b、および抵抗61cの3つの抵抗で構成されている。これらは電源70と定電流源69との間に直列接続されている。なお、各抵抗の抵抗値は同じでも良いし、異なっていても良い。また、抵抗61bに並列にスイッチ54が接続され、抵抗61cに並列にスイッチ55が接続されている。これによると、スイッチ54、55のオンまたはオフによって第2抵抗61の合成抵抗値が変化するため、オペアンプ66に入力される電流制御信号すなわち第2電圧が変化する。ここで、本実施形態では、時間設定信号後述するX1、X2がローレベルからハイレベルへの立ち上がるとスイッチ54、55がオフする。また、半導体スイッチング素子駆動装置は2つの時間設定手段40、46を備えている。これら各時間設定手段40、46の構成は図2で示されたものと同じであり、一方の時間設定手段40にはB1の遅延時間が設定され、他方の時間設定手段46にはB1よりも長いB2の遅延時間が設定されている。したがって、短絡検出手段30から各時間設定手段40、46にパルス状の制御信号がそれぞれ同時に入力されると、B1後に一方の時間設定手段40から時間設定信号O1が出力され、B2後に他方の時間設定手段46から時間設定信号O2が出力される。さらに、半導体スイッチング素子駆動装置は論理回路80を備えている。この論理回路80は各時間設定手段40、46からの時間設定信号O1、O2に基づいて各スイッチ54、55をオフするための時間設定信号X1、X2を生成するように構成された回路である。図9は、論理回路80の動作を説明するためのタイミングチャートである。この図に示されるように、一方の時間設定手段40で生成される時間設定信号O1は、制御信号Aの立ち上がりから遅延時間B1後の制御信号の立ち上がりまでがハイレベルとなる信号となる。また、他方の時間設定手段46で生成される時間設定信号O2は、制御信号Aの立ち上がりから遅延時間B2後の制御信号の立ち上がりまでがハイレベルとなる信号となる。そして、論理回路80は、時間設定信号O1がハイレベルからローレベルに立ち下がるとハイレベルの時間設定信号X1を出力する。これにより、信号生成手段50のスイッチ54がオフする。また、論理回路80は、時間設定信号O2がハイレベルからローレベルに立ち下がるとハイレベルの時間設定信号X2を出力する。これにより、信号生成手段50のスイッチ55がオフする。上記のように、第2抵抗61が3つの抵抗で構成された場合の制御端子11の電圧vの変化について、図10を参照して説明する。なお、短絡検出区間が終了するまでは第1実施形態と同じであるため、本実施形態では主に短絡検出区間後について説明する。まず、短絡検出区間が終了するまでは信号生成手段50の各スイッチ54、55はそれぞれオンの状態になっているため、第2抵抗61の抵抗値は抵抗61aのR2となり、この抵抗値に従った駆動電流i=Ia×R2/R1が制御端子11に印加されている。そして、短絡検出区間が終了すると、すなわち遅延時間B1が経過すると、一方の時間設定手段40から出力される時間設定信号O1がハイレベルからローレベルに変化するので、これに伴って論理回路80から出力される時間設定信号X1がローレベルからハイレベルに変化する。これにより、スイッチ54がオフするので、第2抵抗61の抵抗値は抵抗61aのR2と抵抗61bのR3との合成抵抗値となり、抵抗値が増加する。このため、駆動電流iはi=Ia×R2R3/R1となるので、図10に示されるように駆動電流iが一段階増加し、制御端子11の電圧vの上昇速度も一段階速くなる。この後、他方の時間設定手段46から出力される時間設定信号O2がハイレベルからローレベルに変化すると、論理回路80から出力される時間設定信号X2がローレベルからハイレベルに変化する。これにより、スイッチ55がオフするので、第2抵抗61の抵抗値は全ての抵抗値R2~R4の合成抵抗値となり、さらに抵抗値が増加する。このため、駆動電流iはi=Ia×R2R3R4/R1となるので、図10に示されるように駆動電流iがさらに一段階増加し、制御端子11の電圧vの上昇速度もさらに一段階速くなる。以上のように、駆動手段60は、電流制御信号すなわちオペアンプ66に入力される第2電圧の変化に従って第2抵抗61の抵抗値が段階的に大きくなったことにより制御端子11に印加する駆動電流iを段階的に増加することもできる。第4実施形態本実施形態では、第1~第3実施形態と異なる部分について説明する。上記各実施形態では、第2抵抗61の抵抗値や、信号生成手段50の電流値を変化させることで制御端子11に印加する駆動電流iを増加していたが、本実施形態では第1抵抗65の抵抗値を変化させることにより駆動電流iを増加することが特徴となっている。図11は、本実施形態に係る半導体スイッチング素子駆動装置の回路構成を示した図である。この図に示されるように、信号生成手段50は、第1抵抗65とスイッチ54とを備えて構成されている。第1抵抗65は抵抗値がR1の抵抗65aと抵抗値がR3の抵抗61bとが直列接続されて構成されている。抵抗61bは電源70に接続され、抵抗65aはスイッチング素子67に接続されている。さらに、抵抗61bには並列にスイッチ54が接続されている。本実施形態では、時間設定信号がローレベルからハイレベルに立ち上がるとスイッチ54がオフする。これにより、第1抵抗65の抵抗値はR1R3となるので、駆動電流iはi=Ia×R2/R1R3となり、駆動電流iは小さくなる。短絡検出区間が終了するまではこの駆動電流iが制御端子11に印加される。一方、時間設定信号がハイレベルからローレベルへの立ち下がるとスイッチ54がオンする。これにより、第1抵抗65の抵抗値は抵抗65aのR1のみとなってスイッチ54がオフの場合よりも小さくなるので、駆動電流iはi=Ia×R2/R1となり、駆動電流iが増加する。このような駆動電流iは短絡検出区間終了後に制御端子11に印加される。以上のように、電源70と制御端子11との間に設けられた第1抵抗65に流れる駆動電流iを制御端子11に印加するようになっており、電流制御信号に従って第1抵抗65の抵抗値が小さくなったことにより制御端子11に印加する駆動電流を増加するように駆動手段60を構成することもできる。第5実施形態本実施形態では、第1~第4実施形態と異なる部分について説明する。近年、IGBT等の半導体スイッチング素子10はコストダウンのため、素子自体の短絡耐量は下がる傾向にある。ここで、装置の短絡事故等で半導体スイッチング素子10に短絡電流が流れ続けると素子自身に急激な温度上昇が起こって破壊に至るが、この短絡電流の流れ始めから破壊に至るまでの時間またはエネルギーのことを短絡耐量という。この低い短絡耐量のために短絡を検知した後保護する構成では、この短絡検出をしている間に、短絡耐量を超えて破壊に至る場合があり、保護が間に合わない場合がある。そこで、本実施形態では、ミラー区間終了の短絡検出区間で制御端子11の電圧をミラー電圧よりも高く駆動電圧よりも低いクランプ電圧に保持することが特徴となっている。図12は、本実施形態に係る半導体スイッチング素子駆動装置の概念図である。この図に示されるように、半導体スイッチング素子駆動装置はクランプ手段90を備えている。クランプ手段90は、制御端子11に印加される電圧をミラー電圧よりも高く駆動電圧よりも低いクランプ電圧にクランプすることにより、制御端子11に印加される電圧の急激な変動を回避して半導体スイッチング素子10のオーバーシュートやサージによる破壊を防止する役割を果たす回路である。このクランプ手段90は制御端子11とグランド等の基準電圧ラインとの間に接続されている。また、クランプ手段90は制御端子11に接続されたスイッチ91を備えている。このスイッチ91は時間設定手段40からクランプ手段90に入力される時間設定信号に従ってオフする。クランプ手段90は、短絡検出手段30が半導体スイッチング素子10の短絡状態の検出を行う短絡検出区間では半導体スイッチング素子10の制御端子11の電圧をクランプ電圧に保持するので、時間設定信号がハイレベルからローレベルへの立ち下がるとスイッチ91がオフになる。すなわち、時間設定手段40は、時間設定信号を信号生成手段50に出力することにより、クランプ手段90にクランプ電圧の保持を解除させる。なお、その他の構成については、例えば第1実施形態と同じである。図13は、図12に半導体スイッチング素子駆動装置の動作を説明するための図である。ミラー区間が終了するまでは第1実施形態と同じ動作である。また、クランプ手段90は外部のECU等の指令により、スイッチ91をオンする。そして、ミラー区間後に制御端子11の電圧vが上昇すると、任意のタイミングで短絡検出区間クランプ期間に移行する。このとき、クランプ手段90のスイッチ91がオンしているので、制御端子11の電圧vはミラー電圧よりも高くなるが、駆動電圧よりも低い電圧にクランプされる。そして、短絡検出区間が終了して時間設定手段40から時間設定信号が出力されると、信号生成手段50は電流制御信号を出力して駆動手段60に制御端子11に印加する駆動電流iを増加する。また、クランプ手段90はスイッチ91をオフすることによりクランプを解除する。これにより、短絡検出区間終了は制御端子11の電圧vがクランプ電圧から駆動電圧に向かって一気に上昇する。したがって、駆動電流iを増加しなかった場合一点破線と比較して、フルオン区間へ到達する時間差Δtbだけスイッチング速度が速くなる。以上説明したように、半導体スイッチング素子駆動装置にクランプ手段90を備え、短絡検出区間終了に制御端子11のクランプ電圧を解除するタイミングで駆動手段60から流す駆動電流iを大きくすることができる。これにより、半導体スイッチング素子10の破壊を防止しつつ、半導体スイッチング素子10のスイッチング速度を向上させることができる。他の実施形態上記各実施形態で示された半導体スイッチング素子駆動装置の構成は一例であり、上記で示した構成に限定されることなく、他の構成とすることもできる。例えば、第1実施形態の信号生成手段50において、第2抵抗61に流れる電流Iaの電流量を段階的に大きくすることにより制御端子11に印加する駆動電流iを段階的に増加することもできる。この場合、信号生成手段50に複数の定電流源を設け、それぞれに接続されたスイッチの切り替えにより第2抵抗61に流れる電流Iaの電流量を段階的に変化させれば良い。また、第2~第4実施形態において抵抗値を変化させて駆動電流iを増加する構成においても、第5実施形態で示されたクランプ手段90を備えた構成とすることができる。もちろん、クランプ手段90を備えた構成において駆動電流iを段階的に増加させても良い。さらに、駆動電流iを段階的に増加する場合、ミラー電圧もしくはクランプ電圧から何段階で駆動電圧にするかは、スイッチング速度の調整により適宜設定される。そして、上記各実施形態で示された各スイッチが信号のどのようなレベル例えばローレベルやハイレベルでオン/オフするかについても一例であり、適宜設定できる。もちろん、各信号においてどのようなレベルに意味を持たせるかについても同様に適宜設定できる。