"入力電圧が供給されるスイッチ回路をスイッチングさせることにより前記入力電圧から出力電圧を生成する電源の制御回路において、前記出力電圧の交流成分を利得調整する利得調整回路と、前記利得調整回路の出力信号を前記出力電圧に応じた第1帰還電圧に付加して第2帰還電圧を生成する、又は前記利得調整回路の出力信号を前記出力電圧の目標値に応じて設定された第1基準電圧に付加して第2基準電圧を生成する付加回路と、前記第1基準電圧を所定の割合で変化させて第1参照電圧を生成する、又は前記第2基準電圧を所定の割合で変化させて第2参照電圧を生成する電圧生成回路と、前記第2帰還電圧と前記第1参照電圧との比較結果、又は、前記第1帰還電圧と前記第2参照電圧との比較結果に応じたタイミングで前記スイッチ回路をスイッチングさせるスイッチング制御回路と、を有することを特徴とする制御回路。前記利得調整回路は、前記出力電圧の交流成分を電流変換する電流変換回路と、前記電流変換した信号を電圧変換する電圧変換回路と、を有することを特徴とする請求項1に記載の制御回路。前記電流変換回路は、前記出力電圧の交流成分のみの信号が非反転入力端子に入力される第1の増幅回路と、前記第1の増幅回路の出力がゲートに入力される第1のトランジスタと、前記第1のトランジスタのソースと前記第1の増幅回路の反転入力端子に接続された第1の抵抗と、を有し、前記電圧変換回路は、前記電流変換回路の出力端子が接続された第2の抵抗を有し、前記付加回路は、前記第1帰還電圧又は前記第1基準電圧が非反転入力端子に入力され、出力端子が前記第2の抵抗を介して反転入力端子に接続された第2の増幅回路を有し、前記利得調整回路は、前記第1の抵抗と前記第2の抵抗の比に応じて、前記出力電圧の交流成分の利得を調整することを特徴とする請求項2に記載の制御回路。前記利得調整回路は、前記出力信号の交流成分を抽出するACカップリング回路を有し、前記第1の増幅回路の非反転入力端子には、前記ACカップリング回路で抽出された前記出力信号の交流成分が入力されることを特徴とする請求項3に記載の制御回路。前記利得調整回路は、前記第1のトランジスタのドレインに接続されるカレントミラー回路を有することを特徴とする請求項3に記載の制御回路。前記利得調整回路は、前記カレントミラー回路のミラー比に応じて、前記利得を調整することを特徴とする請求項5に記載の制御回路。前記付加回路は、前記第1帰還電圧が生じるノードとは別のノードで、前記利得調整回路の出力信号を前記第1帰還電圧又は前記第1基準電圧に付加することを特徴とする請求項1~6のいずれか1つに記載の制御回路。入力電圧が供給されるスイッチ回路をスイッチングさせることにより前記入力電圧から出力電圧を生成する電源の制御回路において、前記出力電圧の交流成分を利得調整した信号を差動出力する利得調整回路と、前記利得調整回路の第1出力信号を前記出力電圧に応じた第1帰還電圧に付加して第2帰還電圧を生成する第1付加回路と、前記利得調整回路の第2出力信号を前記出力電圧の目標値に応じて設定された第1基準電圧に付加して第2基準電圧を生成する第2付加回路と、前記第2基準電圧を所定の割合で変化させて参照電圧を生成する電圧生成回路と、前記第2帰還電圧と前記参照電圧との比較結果に応じたタイミングで前記スイッチ回路をスイッチングさせるスイッチング制御回路と、を有することを特徴とする制御回路。入力電圧が供給されるスイッチ回路と、前記スイッチ回路をスイッチング制御する制御回路とを有し、前記入力電圧から出力電圧を生成する電源装置であって、前記制御回路は、前記出力電圧の交流成分を利得調整する利得調整回路と、前記利得調整回路の出力信号を前記出力電圧に応じた第1帰還電圧に付加して第2帰還電圧を生成する、又は前記利得調整回路の出力信号を前記出力電圧の目標値に応じて設定された第1基準電圧に付加して第2基準電圧を生成する付加回路と、前記第1基準電圧を所定の割合で変化させて第1参照電圧を生成する、又は前記第2基準電圧を所定の割合で変化させて第2参照電圧を生成する電圧生成回路と、前記第2帰還電圧と前記第1参照電圧との比較結果、又は、前記第1帰還電圧と前記第2参照電圧との比較結果に応じたタイミングで前記スイッチ回路をスイッチングさせるスイッチング制御回路と、を有することを特徴とする電源装置。入力電圧が供給されるスイッチ回路をスイッチングさせることにより前記入力電圧から出力電圧を生成する電源の制御方法であって、前記出力電圧の交流成分を利得調整した出力信号を生成し、前記出力信号を前記出力電圧に応じた第1帰還電圧に付加して第2帰還電圧を生成、又は前記出力信号を前記出力電圧の目標値に応じて設定された第1基準電圧に付加して第2基準電圧を生成し、前記第1基準電圧を所定の割合で変化させて第1参照電圧を生成、又は前記第2基準電圧を所定の割合で変化させて第2参照電圧を生成し、前記第2帰還電圧と前記第1参照電圧との比較結果、又は、前記第1帰還電圧と前記第2参照電圧との比較結果に応じたタイミングで前記スイッチ回路をスイッチングさせることを特徴とする電源の制御方法。ところで、近年のDC-DCコンバータでは、安価である等の理由から、コンバータ部5内のコンデンサC11には、等価直列抵抗ESRの低いセラミックコンデンサが採用されることが多い。しかし、そのセラミックコンデンサの等価直列抵抗ESRが低くなりすぎると、位相余裕を十分に確保することができなくなり、負荷急変時などの高周波動作において、出力電圧Vo1にリンギングが生じるという問題が発生する。本発明の一観点によれば、入力電圧が供給されるスイッチ回路をスイッチングさせることにより前記入力電圧から出力電圧を生成する電源の制御回路において、前記出力電圧の交流成分を利得調整する利得調整回路と、前記利得調整回路の出力信号を前記出力電圧に応じた第1帰還電圧に付加して第2帰還電圧を生成する、又は前記利得調整回路の出力信号を前記出力電圧の目標値に応じて設定された第1基準電圧に付加して第2基準電圧を生成する付加回路と、前記第1基準電圧を所定の割合で変化させて第1参照電圧を生成する、又は前記第2基準電圧を所定の割合で変化させて第2参照電圧を生成する電圧生成回路と、前記第2帰還電圧と前記第1参照電圧との比較結果、又は、前記第1帰還電圧と前記第2参照電圧との比較結果に応じたタイミングで前記スイッチ回路をスイッチングさせるスイッチング制御回路と、を有する。本発明の一観点によれば、位相余裕を確保することができるという効果を奏する。以下、一実施形態を図1~図6に従って説明する。図1に示すように、DC-DCコンバータ1は、入力電圧Viに基づいてその入力電圧Viよりも低い出力電圧Voを生成するコンバータ部2と、そのコンバータ部2を制御する制御回路3とを有している。まず、コンバータ部2の内部構成例を説明する。入力電圧Viの供給される入力端子Piと、入力電圧Viよりも低い電位の電源線ここでは、グランドとの間には、メイン側のトランジスタT1と同期側のトランジスタT2とが直列に接続されている。なお、メイン側のトランジスタT1はPチャネルMOSトランジスタであり、同期側のトランジスタT2はNチャネルMOSトランジスタである。トランジスタT1は、その第1端子ソースが入力端子Piに接続されるとともに、第2端子ドレインがトランジスタT2の第1端子ドレインに接続されている。このトランジスタT2の第2端子ソースは、グランドに接続されている。また、トランジスタT1の制御端子ゲートには制御回路3から制御信号DHが供給されるのに対し、トランジスタT2の制御端子ゲートには制御回路3から制御信号DLが供給される。これらトランジスタT1,T2は、制御信号DH,DLに応答して相補的にオンオフする。両トランジスタT1,T2間の接続点は、コイルL1の第1端子に接続されている。このコイルL1の第2端子は、出力電圧Voを出力する出力端子Poに接続されている。このように、入力端子Piと出力端子Poとの間には、メイン側のトランジスタT1とコイルL1とが直列に接続されている。また、上記コイルL1の第2端子は平滑用コンデンサC1の第1端子に接続されるとともに、そのコンデンサC1の第2端子はグランドに接続されている。この平滑用コンデンサC1は、出力電圧Voを平滑化する平滑回路に含まれる。なお、コイルL1に直列に接続される抵抗は、コイルL1に含まれる等価直流抵抗DCRであり、コンデンサC1に直列に接続される抵抗は、コンデンサC1に含まれる等価直列抵抗ESRである。このようなコンバータ部2では、メイン側のトランジスタT1がオンし同期側のトランジスタT2がオフした場合に、入力電圧Viと出力電圧Voとの電位差に応じたコイル電流ILがコイルL1に流れる。これにより、コイルL1にはエネルギーが蓄積される。また、メイン側のトランジスタT1がオフし同期側のトランジスタT2がオンすると、コイルL1が蓄えたエネルギーを放出するため、そのコイルL1に誘導電流コイル電流ILが流れる。このような動作により、入力電圧Viよりも降圧された出力電圧Voが生成される。そして、その出力電圧Voが出力端子Poに接続される負荷図示略に供給される。なお、負荷には出力電流Ioも供給される。制御回路3は、コンバータ部2から帰還される出力電圧Voに基づいて、制御信号DH,DLのパルス幅を調整する。次に、この制御回路3の内部構成例を説明する。制御回路3は、抵抗R1,R2と、利得調整回路10と、付加回路30と、比較器40と、参照電圧生成回路50と、RS-フリップフロップRS-FF回路60と、発振器61と、駆動回路62とを有している。上記コンバータ部2の出力端子Poは、抵抗R1,R2を介してグランドに接続されている。これら抵抗R1と抵抗R2との間のノードN1は、付加回路30に接続されている。そして、これら抵抗R1,R2は、それぞれの抵抗値に応じて、出力電圧Voを分圧した分圧電圧Vnを生成する。この分圧電圧Vnの値は、抵抗R1,R2の抵抗値の比と、出力電圧Voとグランドの電位差とに対応する。このため、抵抗R1,R2は、出力電圧Voに比例した分圧電圧Vnを生成することになる。利得調整回路10は、出力電圧Voが上記抵抗R1,R2の分圧回路を通じて比較器40に帰還する経路とは別の経路に設けられている。利得調整回路10は、出力電圧VoのAC成分交流成分を利得調整し、その調整後の出力信号Saを付加回路30に供給する。この利得調整回路10では、ACカップリング部11によって出力電圧VoのAC成分がAC信号Vaとして抽出され、利得調整部20によってAC信号Vaが所定の利得で増幅されて上記出力信号Saが生成される。付加回路30は、分圧電圧Vnに利得調整回路10の出力信号Saを付加する。本実施形態では、付加回路30は、分圧電圧Vnに出力信号Saを加算して帰還電圧VFBを生成し、その帰還電圧VFBを比較器40の反転入力端子に供給する。すなわち、付加回路30は、出力電圧Voの交流成分変動成分を所定の利得で増幅した信号Saを出力電圧Voの分圧電圧Vnに加算して生成した帰還電圧VFBを、比較器40の反転入力端子に供給する。比較器40の非反転入力端子には、参照電圧生成回路50から出力される参照電圧VR1が供給される。参照電圧生成回路50は、定電流源51と、コンデンサC2と、スイッチ回路SW1と、基準電源E1とを有している。定電流源51は、一定の電流I1を流す。この定電流源51は、第1端子がバイアス電圧VBの供給される電源線に接続され、第2端子がコンデンサC2の第1端子に接続されている。なお、上記バイアス電圧VBは、例えば図示しない電源回路により生成された電圧、又は入力電圧Viである。コンデンサC2の第2端子は基準電源E1のプラス側端子に接続され、その基準電源E1のマイナス側端子はグランドに接続されている。この基準電源E1は、出力電圧Voの目標値に応じて電圧値が設定された基準電圧VR0を生成する。コンデンサC2には、スイッチ回路SW1が並列に接続されている。スイッチ回路SW1は、RS-FF回路60から出力される出力信号S3に応答してオンオフする。このスイッチ回路SW1は、例えばPチャネルMOSトランジスタである。そして、コンデンサC2の第1端子ノードN2が上記比較器40の非反転入力端子に接続され、そのコンデンサC2の第1端子の電位が参照電圧VR1として比較器40の非反転入力端子に供給される。この参照電圧生成回路50では、スイッチ回路SW1がオンされると、コンデンサC2の両端子間が短絡されるため、コンデンサC2の第1端子における電位が基準電圧VR0と等しくなる。すなわち、この場合には、基準電圧VR0が参照電圧VR1として比較器40の非反転入力端子に供給される。一方、スイッチ回路SW1がオフされると、コンデンサC2の両端子間の電位差は、定電流源51から供給される電流I1に応じて大きくなる。そして、その電位差の変化量は、電流I1に比例する。このとき、コンデンサC2の第2端子における電位は基準電圧VR0となる。したがって、コンデンサC2の第1端子における電位は、基準電圧VR0に、当該コンデンサC2の両端子間の電位差を重畳した電位となる。そして、そのコンデンサC2の第1端子における電位が参照電圧VR1として比較器40の非反転入力端子に供給される。したがって、参照電圧VR1は、スイッチ回路SW1がオンしている間、一定の基準電圧VR0となり、スイッチ回路SW1がオフすると、基準電圧VR0から所定の割合傾斜にて変化上昇する。換言すると、参照電圧VR1は、基準電圧VR0に対して、所定の傾斜にて上昇するスロープを付加した電圧である。比較器40は、帰還電圧VFBと参照電圧VR1との比較結果に応じた信号S1を生成する。具体的には、比較器40は、帰還電圧VFBが参照電圧VR1よりも高いときにLレベルの信号S1を生成し、帰還電圧VFBが参照電圧VR1よりも低いときにHレベルの信号S1を生成する。この信号S1は、RS-FF回路60のセット端子Sに供給される。RS-FF回路60のリセット端子Rには、発振器61が接続されている。発振器61は、所定周波数のクロック信号CLK例えば、一定周期で生成されるパルス信号を有する信号を生成する。上記RS-FF回路60は、セット端子Sに供給されるHレベルの信号S1に応答して、出力端子QからHレベルの出力信号S2を出力するとともに、反転出力端子XQからLレベルの出力信号S3を出力する。また、RS-FF回路60は、リセット端子Rに供給されるHレベルのクロック信号CLKに応答して、Lレベルの出力信号S2及びHレベルの出力信号S3を出力する。すなわち、RS-FF回路60に対して、Hレベルの信号S1はセット信号であるとともに、Hレベルのクロック信号CLKはリセット信号である。そして、RS-FF回路60から出力される出力信号S2が駆動回路62に供給されるとともに、出力信号S3が上記参照電圧生成回路50のスイッチ回路SW1に供給される。駆動回路62は、RS-FF回路60からの出力信号S2,S3に基づいて、コンバータ部2のトランジスタT1,T2を相補的にオンオフさせる制御信号DH,DLを生成する。具体的には、駆動回路62は、Hレベルの出力信号S2及びLレベルの出力信号S3に応答してLレベルの制御信号DH,DLを生成し、Lレベルの出力信号S2及びHレベルの出力信号S3に応答してHレベルの制御信号DH,DLを生成する。メイン側のトランジスタT1は、Lレベルの制御信号DHに応答してオンする一方、Hレベルの制御信号DHに応答してオフする。同様に、同期側のトランジスタT2は、Hレベルの制御信号DLに応答してオンする一方、Lレベルの制御信号DLに応答してオフする。なお、上記駆動回路62において、両トランジスタT1,T2が同時にオンしないように、制御信号DH,DLにデッドタイムを設定するようにしてもよい。このような制御回路3では、参照電圧VR1が帰還電圧VFBよりも高くなると図2の時刻t1参照、比較器40からHレベルの信号S1が出力される。このHレベルの信号S1に応答して、RS-FF回路60は、Hレベルの出力信号S2及びLレベルの出力信号S3を出力する。そして、駆動回路62は、それらHレベルの出力信号S2及びLレベルの出力信号S3に応答してLレベルの制御信号DH,DLを生成する。すると、Lレベルの制御信号DHに応答してメイン側のトランジスタT1がオンされ、Lレベルの制御信号DLに応答して同期側のトランジスタT2がオフされる。このように、制御回路3は、参照電圧VR1が帰還電圧VFBを横切ると、メイン側のトランジスタT1をオンさせるためのHレベルの制御信号DHを生成する。換言すると、帰還電圧VFBと参照電圧VR1との比較結果に応じてトランジスタT1のオンタイミングが設定される。なお、以下の説明では、メイン側のトランジスタT1がオンしている期間をオン期間Tonという時刻t1~t2参照。また、上述のようにRS-FF回路60からLレベルの出力信号S3が出力されると時刻t1、参照電圧生成回路50内のスイッチ回路SW1がオンされる。すると、コンデンサC2の第1端子と第2端子が短絡される。これにより、コンデンサC2に蓄えられた電荷が放電されてコンデンサC2の第1端子ノードN2の電圧、つまり参照電圧VR1がコンデンサC2の第2端子の電圧にリセットされる。このため、トランジスタT1のオン期間における参照電圧VR1は、基準電圧VR0と等しい一定レベルとなる時刻t1~t2。また、上述のように参照電圧VR1がコンデンサC2の第2端子の電圧にリセットされると、換言すると、参照電圧VR1が帰還電圧VFBよりも低くなると、比較器40からLレベルの信号S1が出力される。すなわち、比較器40から出力される信号S1は、参照電圧VR1が帰還電圧VFBよりも高くなる時点時刻t1から、RS-FF回路60からLレベルの出力信号S3が出力され、スイッチ回路SW1がオンされて参照電圧VR1の放電によって該参照電圧VR1が帰還電圧VFBよりも低くなる時点までの遅延時間分だけHレベルで出力される。続いて、発振器61からHレベルのクロック信号CLKが一定周期で出力される時刻t2。このHレベルのクロック信号CLKに応答して、RS-FF回路60は、Lレベルの出力信号S2及びHレベルの出力信号S3を出力する。そして、駆動回路62は、それらLレベルの出力信号S2及びHレベルの出力信号S3に応答してHレベルの制御信号DH,DLを生成する。すると、Hレベルの制御信号DHに応答してメイン側のトランジスタT1がオフされ、Hレベルの制御信号DLに応答して同期側のトランジスタT2がオンされる。このように、制御回路3は、一定周期毎に、メイン側のトランジスタT1をオフさせるためのHレベルの制御信号DHを生成する。なお、以下の説明では、メイン側のトランジスタT1がオフしている期間をオフ期間Toffという時刻t2~t3参照。また、上述のようにRS-FF回路60からHレベルの出力信号S3が出力されると時刻t2、参照電圧生成回路50内のスイッチ回路SW1がオフされる。すると、上記コンデンサC2は、定電流源51から供給される電流I1により充電される。これにより、時刻t2~t3に示すように、トランジスタT1のオフ期間に、参照電圧VR1が電流I1に応じた傾斜割合にて上昇する。具体的には、オフ期間に電流I1に応じた傾斜にて上昇する電圧が基準電圧VR0に加算され、その加算された電圧が参照電圧VR1として比較器40に供給される。そして、再び参照電圧VR1が帰還電圧VFBを横切ると時刻t3、制御回路3は、メイン側のトランジスタT1をオンする。このような動作が繰り返されることにより、出力電圧Voが基準電圧VR0に応じた目標電圧に維持される。次に、上記利得調整回路10及び付加回路30の内部構成例を図3に従って説明する。ACカップリング部11は、コンデンサC3と、抵抗R3とを有している。コンデンサC3は、その第1端子が出力端子Poに接続され、第2端子が抵抗R3の第1端子に接続されている。抵抗R3の第2端子はグランドに接続されている。これらコンデンサC3と抵抗R3との間の接続点は、利得調整部20の入力端子、つまり利得調整部20内の増幅回路21の非反転入力端子に接続されている。上記コンデンサC3は、カップリングコンデンサとして機能する。すなわち、コンデンサC3は、ACカップリングにより出力電圧VoからDC成分を除去し、出力電圧VoのAC成分のみをAC信号Vaとして利得調整部20に出力する。利得調整部20は、増幅回路21と、NチャネルMOSトランジスタT21と、抵抗Rsと、定電流源22と、抵抗Rdとを有している。増幅回路21の非反転入力端子には、上記AC信号Vaが供給される。この増幅回路21の出力端子はNチャネルMOSトランジスタT21のゲートに接続されている。トランジスタT21は、そのドレインが定電流源22の第1端子に接続されるとともに、ソースが増幅回路21の反転入力端子と抵抗Rsの第1端子とに接続されている。この抵抗Rsの第2端子はグランドに接続されている。また、定電流源22の第2端子は、バイアス電圧VBの供給される電源線に接続されている。上記増幅回路21は、例えばボルテージフォロアとして機能するバッファであって、増幅率が1倍のオペアンプである。この増幅回路21は、反転入力端子の電圧をAC信号Vaの電圧値と等しくするように、トランジスタT21を制御する。すなわち、抵抗Rsの第1端子の電圧がAC信号Vaの電圧値になるように制御される。したがって、抵抗Rsの両端子間には、この抵抗Rsの抵抗値と、両端子間の電位差AC信号Vaとに応じた電流が流れる。このように、増幅回路21、トランジスタT21、定電流源22及び抵抗Rsでは、AC信号Vaの電圧値が電流に変換される。定電流源22とトランジスタT21との間の接続点は、抵抗Rdの第1端子に接続されている。この抵抗Rdの第1端子は、付加回路30内の増幅回路31の反転入力端子に接続されている。また、抵抗Rdの第2端子は、増幅回路31の出力端子に接続されている。この抵抗RdにはAC信号Vaに応じた電流が流れ、この抵抗Rdにおいて、AC信号Vaに応じた電流が電圧に変換される。ここで、抵抗Rdの両端子間に生じる電位差が上記出力信号Saに相当する。このような利得調整部20では、抵抗Rs,Rdの抵抗比により調整された利得A=Rd/RsによってAC信号Vaが増幅される。付加回路30内の増幅回路31の非反転入力端子には、上記抵抗R1,R2間のノードN1が接続され、上記分圧電圧Vnが供給される。増幅回路31の出力端子は上記抵抗Rdを介して増幅回路31の反転入力端子に接続されている。すなわち、増幅回路31は、抵抗Rdの両端子間に生じた電位差を反転入力端子にフィードバックしている。また、増幅回路31と抵抗Rdとの間のノードN3は、上記比較器40図1参照の反転入力端子に接続されている。すなわち、増幅回路31の出力電圧、つまりノードN3の電圧が上記帰還電圧VFBになる。増幅回路31は、例えばボルテージフォロアとして機能するバッファであって、増幅率が1倍のオペアンプである。この増幅回路31は、抵抗Rdの第1端子の電圧を、非反転入力端子に供給される分圧電圧Vnと等しくなるように出力電圧帰還電圧VFBを変更する。このような増幅回路31及びノードN3によって、AC信号Vaを利得調整した信号Saが分圧電圧Vnに加算された帰還電圧VFBが生成される。なお、本実施形態において、DC-DCコンバータ1は電源装置の一例、トランジスタT1はスイッチ回路の一例、分圧電圧Vnは第1帰還電圧の一例、帰還電圧VFBは第2帰還電圧の一例、基準電圧VR0は第1基準電圧の一例、参照電圧VR1は第1参照電圧の一例である。また、参照電圧生成回路50は電圧生成回路の一例、比較器40、RS-FF回路60、発振器61及び駆動回路62はスイッチング制御回路の一例、増幅回路21、トランジスタT21、定電流源22及び抵抗Rsは電流変換回路の一例、抵抗Rdは電圧変換回路の一例である。また、増幅回路21は第1の増幅回路の一例、トランジスタT21は第1のトランジスタの一例、抵抗Rsは第1の抵抗の一例、抵抗Rdは第2の抵抗の一例、ACカップリング部11はACカップリング回路の一例、AC信号Vaは出力電圧の交流成分の一例である。次に、従来例と対比しつつDC-DCコンバータ1とくに、利得調整回路10及び付加回路30の作用を説明する。ここでは、まず、従来のDC-DCコンバータ4において、コンデンサC12で確保可能な位相余裕について説明する。コンデンサC12で確保できる位相余裕は、出力端子Poから比較器80の反転入力端子までの伝達関数H2sから算出することができる。この伝達関数H2sは、と表わすことができる。ここで、基準電圧VR0に加算されるスロープの電圧値が基準電圧VR0に比して十分に小さい場合には、と近似することができる。このため、コンデンサC12で確保可能な位相余裕∠φ2maxは、上記式1、2より、と求めることができる。上記式3より、出力電圧Vo1と基準電圧VR0がVo1>>VR0という関係であれば、理論上90度の位相余裕を確保することができる。但し、比較器80の入力オフセットがVo1/VR0倍されるため、Vo1>>VR0という関係では出力電圧精度が悪い。そこで、実際には例えばという関係になるように基準電圧VR0が設定される。出力電圧Vo1と基準電圧VR0の関係が式4で表わされるときに、コンデンサC12で確保可能な位相余裕∠φ2maxは、上記式3より、19.47度になる。ここで、位相余裕は、発振に対する安定性を得るためには、30度以上確保することが好ましい。したがって、コンデンサC12だけでは位相余裕を十分に確保することができない。さらに、例えば抵抗R12がR12=∞となって出力電圧Vo1と基準電圧VR0とが等しくなるとVo1=VR0、上記式3より、コンデンサC12で確保可能な位相余裕∠φ2maxは0度となる。このため、Vo1=VR0になると、コンデンサC12による位相補償の効果がなくなる。このように、従来のDC-DCコンバータ4では、抵抗R1,R2によって生成された出力電圧Vo1の分圧電圧Vnが生じる点ノードN1で、その分圧電圧Vnに対してコンデンサC12で抽出された出力電圧Vo1のAC成分が加算されるため、抵抗R12の影響を受けてコンデンサC12の位相補償の効果がなくなる場合がある。これに対し、本実施形態のDC-DCコンバータ1では、出力電圧VoのAC成分をカップリングするACカップリング部11と、ACカップリング部11から出力されるAC信号Vaを所定の利得Aで増幅する利得調整部20とを、抵抗R1,R2の分圧回路を通る負帰還経路とは別の経路に設けるようにした。そして、上記負帰還経路で帰還される分圧電圧Vnが生じる点ノードN1とは別の点ノードN3で、その分圧電圧Vnに対して利得調整部20で生成された出力信号Saを加算する付加回路30を設けるようにした。この場合の伝達関数、具体的には出力端子Poから比較器40の反転入力端子までの伝達関数H1sは、と表わすことができる。ここで、基準電圧VR0に加算されるスロープの電圧値が基準電圧VR0に比して十分に小さい場合には、と近似することができる。このため、上記式5及び式6から、利得調整回路10により確保可能な位相余裕∠φ1maxは、と求めることができる。したがって、上記式7から明らかなように、利得調整部20における利得Aを調整することにより、位相余裕∠φ1maxを十分に確保することができる。例えば出力電圧Voと基準電圧VR0がVo=2VR0のときに、利得調整部20における利得Aを、に調整すると、上記式7より、利得調整回路10で確保可能な位相余裕∠φ1maxが41.81度となる。すなわち、利得調整回路10及び付加回路30を設けたことにより、従来のコンデンサC12を設けた場合の位相余裕∠φ2max=19.47度よりも位相余裕を約20度多く確保することが可能となる。また、抵抗R2がR2=∞となって出力電圧Voと基準電圧VR0とが等しくなる場合Vo=VR0には、利得調整回路10で確保可能な位相余裕∠φ1maxは、上記式7より、となる。このとき、利得調整部20における利得Aを2に調整すると、利得調整回路10で確保可能な位相余裕∠φ1maxが30度となる。このように、利得調整回路10及び付加回路30によれば、出力電圧Voと基準電圧VR0とが等しくなる場合であっても、位相余裕を確保することができる。さらに、利得調整回路10及び付加回路30によれば、利得Aを調整することによりそれらの回路10,30のみで十分な位相余裕30度以上の位相余裕を確保することができるため、コンデンサC1の等価直列抵抗ESRが小さくなっても十分な位相余裕を確保することができる。以下に、この点について図4及び図5に示したシミュレーション結果を参照して説明する。図4は、本実施形態のDC-DCコンバータ1と従来のDC-DCコンバータ4との周波数特性についてシミュレーションした結果を示したものである。なお、図4aには、周波数に対するDC-DCコンバータ1,4の負帰還ループの利得の変化を表わすゲイン曲線が示され、図4bには、周波数に対する利得の位相の変化を表わす位相曲線が示されている。また、図5は、DC-DCコンバータ1,4において、出力電流Ioを急変させたときの出力電圧Vo,Vo1の変化についてシミュレーションした結果を示したものである。なお、図4及び図5のシミュレーション条件は、入力電圧Viが3.6[V]、出力電圧Vo,Vo1が1.2[V]、基準電圧VR0が0.6[V]、クロック信号CLKの周波数が3[MHz]、コンデンサC1,C11の容量値が20[μF]、コイルL1,L11のインダクタンス値が1.5[μH]である。また、上記シミュレーション条件は、コンデンサC12の容量値が8[pF]、抵抗R1,R2の抵抗値が100[kΩ]、利得Aが2倍、コンデンサC3の容量値が3[pF]、抵抗R3の抵抗値が100[kΩ]である。そして、図4及び図5は、等価直列抵抗ESRを小さい値ここでは、3[mΩ]に設定したときのシミュレーション結果を示している。ここで、等価直列抵抗ESRで出来る零点Z1は、と表わすことができる。この等価直列抵抗ESRが小さくなると零点周波数が高周波になり、等価直列抵抗ESRでの位相余裕の確保が困難になる。このため、従来のDC-DCコンバータ4では、主にコンデンサC12によって位相余裕が確保される。しかし、上述したように、従来のDC-DCコンバータ4では、コンデンサC12のみで十分な位相余裕を確保することができない。したがって、図4のシミュレーション結果に示されるように、従来のDC-DCコンバータ4では、等価直列抵抗ESRが小さくなると、位相余裕を28.2度しか確保できず、位相余裕を十分に確保することができない。すると、図5に示すように、出力電流Ioが急変して高周波動作になったときに、位相余裕が足りないために、出力電圧Vo1にリンギングが生じるという問題が発生する。これに対し、本実施形態のDC-DCコンバータ1では、等価直列抵抗ESRでの位相余裕の確保が困難になった場合であっても、利得調整回路10及び付加回路30によって十分な位相余裕を確保することができる。具体的には、DC-DCコンバータ1は、図4のシミュレーション結果では、位相余裕が51.8度となり、従来のDC-DCコンバータ4よりも約20度位相余裕を多く確保することができる。なお、DC-DCコンバータ1では、出力端子Poから抵抗R1,R2を通じて比較器40に帰還する経路とは別の経路に利得調整回路10が設けられているため、従来のDC-DCコンバータ4よりも周波数帯域が高周波側に広がっている。そして、上述のように十分な位相余裕が確保されたDC-DCコンバータ1では、図5に示すように、出力電流Ioが急変して高周波動作になっても、出力電圧Voにリンギングが発生することが抑制される。すなわち、DC-DCコンバータ1は、十分な位相余裕を確保できたことにより、従来のDC-DCコンバータ4よりも発振に対する安定性が向上している。次に、負荷が急変した場合におけるDC-DCコンバータ1利得調整回路10及び付加回路30の動作について、図6のシミュレーション結果を参照して説明する。今、時刻t5において、負荷が急増して出力電流Ioが0[A]から1[A]に急激に増加すると、出力電圧Voが急激に低下する。このとき、出力端子Poから抵抗R1,R2の分圧回路を通じて比較器40に帰還する負帰還経路では、抵抗R1,R2で出力電圧Voを分圧して分圧電圧Vnが生成されるが、出力電圧Voの変動値も分圧して分圧電圧Vnに伝わるため、負荷応答性が悪くなる。これに対し、利得調整回路10では、出力電圧Voの変動分低下分がAC信号Vaとして迅速に抽出され、そのAC信号Vaが所定の利得Aで増幅されて出力信号Saが生成される。そして、利得調整回路10の出力信号Saが分圧電圧Vnに加算されて帰還電圧VFBが生成されるため、上記出力電圧Voの急激な低下分が利得調整回路10を通じて帰還電圧VFBに迅速に伝達される。このため、時刻t5の後に、出力電圧Voの低下に伴って帰還電圧VFBが迅速に低下する。すると、参照電圧VR1が帰還電圧VFBを横切るタイミングが、例えば帰還電圧VFBが分圧電圧Vnと等しい場合よりも早くなる。そして、参照電圧VR1が帰還電圧VFBを横切ると、比較器40からHレベルの出力信号S1が出力され、RS-FF回路60からHレベルの出力信号S2が出力され、メイン側のトランジスタT1がオンされる。これにより、オン期間Tonが迅速に変更され、オンデューティが迅速に変更される。具体的には、負荷急変後から直ぐにオン期間Tonが長くなるように変更され、オンデューティが大きくなるように変更される。このため、上記低下した出力電圧Voを迅速に上昇させることができ、負荷急変から短時間で出力電圧Voを目標電圧に収束させることができる。このように、本実施形態のDC-DCコンバータ1では、利得調整回路10及び付加回路30を設けたことにより、出力電圧Voの変動成分を帰還電圧VFBに迅速に伝達することができるため、負荷応答性を向上させることができる。以上説明したように、本実施形態によれば、以下の効果を奏することができる。1出力電圧VoのAC成分を所定の利得Aで増幅した信号Saを、出力電圧Voの分圧電圧Vnに加算して帰還電圧VFBを生成するようにした。これにより、利得Aを調整することで、確保可能な位相余裕を制御することができるようになる。したがって、利得Aを適切に調整することにより、十分な位相余裕を確保することができる。2さらに、出力電圧Voの変動成分を帰還電圧VFBに迅速に伝達することができるため、負荷応答性を向上させることができる。3抵抗Rs,Rdの抵抗比によって利得調整部20における利得Aを調整するようにした。これにより、抵抗Rs,Rdの抵抗値を調整するだけで利得Aを調整することができるため、利得Aを容易に調整でき、ひいては確保可能な位相余裕を容易に制御することができる。4利得調整回路10のみで十分な位相余裕を確保することができるため、コンデンサC1として、等価直列抵抗ESRの小さいセラミックコンデンサを用いることができる。これにより、DC-DCコンバータ1の小型化及び低コスト化を図ることができる。他の実施形態なお、上記実施形態は、これを適宜変更した以下の態様にて実施することもできる。図7に示されるように、利得調整回路10の利得調整部20に、カレントミラー回路23,24を追加するようにしてもよい。詳述すると、カレントミラー回路23は、PチャネルMOSトランジスタT22,T23を有し、カレントミラー回路24はNチャネルMOSトランジスタT24,T25を有している。増幅回路21の出力端子がゲートに接続されるNチャネルMOSトランジスタT21のドレインは、トランジスタT22のドレインに接続されている。トランジスタT22は、そのソースにバイアス電圧VBが供給されるとともに、ゲートが同トランジスタT22のドレインとトランジスタT23のゲートに接続されている。トランジスタT23は、そのソースにはバイアス電圧VBが供給され、ドレインがトランジスタT24のドレインに接続されている。これらトランジスタT22,T23を有するカレントミラー回路23は、両トランジスタT22,T23の電気的特性ミラー比に応じて、抵抗Rsに流れる電流に比例した電流をトランジスタT23に流す。トランジスタT24は、そのソースがグランドに接続され、ゲートが同トランジスタT24のドレインとトランジスタT25のゲートに接続されている。トランジスタT25は、そのソースがグランドに接続され、ドレインが抵抗Rdと付加回路30内の増幅回路31の反転入力端子に接続されている。これらトランジスタT24,T25を有するカレントミラー回路24は、両トランジスタT24,T25の電気的特性ミラー比に応じて、トランジスタT23に流れる電流に比例した電流をトランジスタT25及び抵抗Rdに流す。このようなカレントミラー回路23,24の追加された利得調整部20では、カレントミラー回路23,24のミラー比によっても上記利得Aを調整することができる。上記実施形態では、基準電圧VR0と帰還電圧VFBのうち、帰還電圧VFB側に出力電圧VoのAC成分を利得調整した出力信号Saを付加するようにした。これに限らず、例えば基準電圧VR0に上記出力信号Saを付加するようにしてもよい。例えば図8に示すように、制御回路3Aは、利得調整回路10Aと、付加回路30Aと、比較器40Aと、参照電圧生成回路50Aとを有している。なお、先の図1~図7に示した部材と同一の部材にはそれぞれ同一の符号を付して示し、それら各要素についての詳細な説明は省略する。利得調整回路10Aは、ACカップリング部11Aと、利得調整部20Aとを有している。ACカップリング部11Aは、上記ACカップリング部11と同様に、出力電圧VoのAC成分を抽出してAC信号Vaを生成する。利得調整部20Aは、上記利得調整部20と同様に、AC信号Vaを利得調整して出力信号Saを生成する。付加回路30Aには、利得調整部20Aから出力される出力信号Saと、基準電源E1で生成される基準電圧VR0とが入力される。この付加回路30Aの出力端子には、コンデンサC2及びスイッチ回路SW1が接続されている。付加回路30Aは、基準電圧VR0から出力信号Saを減算して補正基準電圧VN4を生成する。このため、付加回路30Aの出力端子とコンデンサC2及びスイッチ回路SW1との間のノードN4の電位が補正基準電圧VN4となる。参照電圧生成回路50Aでは、スイッチ回路SW1がオンされると、コンデンサC2の両端子間が短絡されるため、コンデンサC2の第1端子における電位が補正基準電圧VN4と等しくなる。すなわち、この場合には、補正基準電圧VN4が参照電圧VR2として比較器40Aの非反転入力端子に供給される。一方、スイッチ回路SW1がオフされると、コンデンサC2の両端子間の電位差は、定電流源51から供給される電流I1に応じて大きくなる。このとき、コンデンサC2の第2端子における電位は補正基準電圧VN4となる。したがって、コンデンサC2の第1端子における電位は、補正基準電圧VN4に、当該コンデンサC2の両端子間の電位差を重畳した電位となる。そして、そのコンデンサC2の第1端子ノードN2における電位が参照電圧VR2として比較器40Aの非反転入力端子に供給される。したがって、参照電圧VR2は、スイッチ回路SW1がオンしている間、補正基準電圧VN4となり、スイッチ回路SW1がオフすると、補正基準電圧VN4から所定の割合傾斜にて変化上昇する。比較器40Aの反転入力端子には、出力電圧Voを抵抗R1,R2によって分圧した分圧電圧Vnが供給される。この比較器40Aは、分圧電圧Vnが参照電圧VR2よりも高いときにLレベルの出力信号S1を生成し、分圧電圧Vnが参照電圧VR2よりも低いときにHレベルの信号S1を生成する。次に、上記利得調整回路10A及び付加回路30Aの内部構成例を図9に従って説明する。ACカップリング部11Aは、ACカップリング部11と同様に、出力端子Poとグランドとの間に直列に接続されたコンデンサC3及び抵抗R3を有している。利得調整部20Aは、ACカップリング部11AからAC信号Vaが非反転入力端子に供給される増幅回路21と、増幅回路21の出力端子がゲートに接続されるトランジスタT21と、トランジスタT21とグランドとの間に接続される抵抗Rsと、カレントミラー回路23と、抵抗Rdとを有している。抵抗Rdは、その第1端子がカレントミラー回路23の出力端子トランジスタT23のドレインと付加回路30A内の増幅回路32の反転入力端子とが接続され、第2端子が増幅回路32の出力端子に接続されている。このような利得調整部20Aでは、抵抗Rs,Rdの抵抗比及びカレントミラー回路23のミラー比により調整された利得AによってAC信号Vaが増幅される。付加回路30A内の増幅回路32の非反転入力端子には、基準電源E1で生成された基準電圧VR0が供給される。この増幅回路32の出力端子と抵抗Rdとの接続点が上記ノードN4になる。すなわち、増幅回路32の出力電圧、つまりノードN4の電圧が上記補正基準電圧VN4になる。増幅回路32は、例えばボルテージフォロアとして機能するバッファであって、増幅率が1倍のオペアンプである。この増幅回路32は、抵抗Rdの第1端子の電圧を、非反転入力端子に供給される基準電圧VR0と等しくなるように出力電圧補正基準電圧VN4を変更する。このような増幅回路32及びノードN4によって、AC信号Vaを利得調整した信号Saが基準電圧VR0から減算された補正基準電圧VN4が生成される。このようなDC-DCコンバータ1Aであっても、出力信号Saを基準電圧VR0から減算することによって、出力電圧VoのAC成分を利得調整した信号が参照電圧VR2に伝達されるため、上記実施形態と同様の効果を奏する。なお、参照電圧生成回路50Aは電圧生成回路の一例、分圧電圧Vnは第1帰還電圧の一例、補正基準電圧VN4は第2基準電圧の一例、参照電圧VR2は第2参照電圧の一例、ACカップリング部11AはACカップリング回路の一例、増幅回路32は第2の増幅回路の一例である。上記実施形態では、基準電圧VR0と帰還電圧VFBのうち、帰還電圧VFB側のみに出力電圧VoのAC成分を利得調整した出力信号Saを付加するようにした。これに限らず、例えば基準電圧VR0側及び帰還電圧VFB側の双方に上記出力信号Saを付加するようにしてもよい。例えば図10に示すように、制御回路3Bは、利得調整回路10Bと、付加回路30B,30Cと、比較器40Bと、参照電圧生成回路50Bとを有している。なお、先の図1~図9に示した部材と同一の部材にはそれぞれ同一の符号を付して示し、それら各要素についての詳細な説明は省略する。利得調整回路10Bは、ACカップリング部11Bと、利得調整部20Bとを有している。ACカップリング部11Bは、上記ACカップリング部11と同様に、出力電圧VoのAC成分を抽出してAC信号Vaを生成する。利得調整部20Bは、差動の利得調整回路であり、AC信号Vaを利得調整した信号を差動出力する。具体的には、利得調整部20Bは、AC信号Vaを上記利得調整部20と同様に利得調整した出力信号Saを出力するとともに、グランドを基準にして上記出力信号Saを反転させた反転信号XSaを出力する。付加回路30Bは、付加回路30と同様に、分圧電圧Vnに利得調整部20Bの出力信号Saを加算して帰還電圧VFBを生成し、その帰還電圧VFBを比較器40の反転入力端子に供給する。付加回路30Cは、基準電圧VR0に利得調整部20Bの反転信号XSaを加算して補正基準電圧VN4を生成する。ここで、反転信号XSaは、上記出力信号Saをグランドを基準にして反転させた信号である。このため、付加回路30Cで生成された補正基準電圧VN4は、基準電圧VR0から利得調整部20Bの出力信号Saを減算した電圧である、とも言える。参照電圧生成回路50Bは、上記参照電圧生成回路50Aと同様に、スイッチ回路SW1がオンしている間は補正基準電圧VN4となり、スイッチ回路SW1がオフしている間は補正基準電圧VN4から所定の割合で上昇する参照電圧VR2を生成する。そして、参照電圧生成回路50Bは、生成した参照電圧VR2を比較器40Bの非反転入力端子に供給する。比較器40Bは、帰還電圧VFBが参照電圧VR2よりも高いときにLレベルの出力信号S1を生成し、帰還電圧VFBが参照電圧VR2よりも低いときにHレベルの信号S1を生成する。次に、上記利得調整回路10B及び付加回路30B,30Cの内部構成例を説明する。図11に示すように、コンデンサC3と抵抗R3との間の接続点は、PチャネルMOSトランジスタT26のゲートに接続されている。トランジスタT26の第1端子は抵抗Rs1の第1端子に接続されている。また、トランジスタT26の第2端子は、抵抗Rd1の第1端子に接続されている。この抵抗Rd1の第2端子はグランドに接続されている。そして、これらトランジスタT26と抵抗Rd1との間のノードN5が、比較器40B図10参照の反転入力端子に接続されている。抵抗Rs1の第2端子は、抵抗Rs2の第1端子に接続されている。抵抗Rs2の第2端子は、PチャネルMOSトランジスタT27の第1端子に接続されている。このトランジスタT27のゲートには、グランドが接続されている。また、トランジスタT27の第2端子は、抵抗Rd2の第1端子に接続されている。この抵抗Rd2の第2端子はグランドに接続されている。そして、これらトランジスタT27と抵抗Rd2との間のノードが、参照電圧生成回路50B図10参照内のノードN4になる。上記抵抗Rs1,Rs2間の接続点は、定電流源25の第1端子に接続されている。この定電流源25の第2端子は、バイアス電圧VBが供給される電源線に接続されている。一方、出力電圧Voの分圧電圧Vnが生じるノードN1は、PチャネルMOSトランジスタT31のゲートに接続されている。トランジスタT31の第1端子は、定電流源33の第1端子に接続されている。このトランジスタT31の第2端子は、抵抗Rd1の第1端子及び上記トランジスタT26の第2端子、つまりノードN5に接続されている。基準電源E1で生成された基準電圧VR0は、PチャネルMOSトランジスタT32のゲートに供給される。トランジスタT32の第1端子は、定電流源33の第1端子と上記トランジスタT31の第1端子に接続されている。なお、定電流源33の第2端子は、バイアス電圧VBが供給される電源線に接続されている。上記トランジスタT32の第2端子は、抵抗Rd2の第1端子及び上記トランジスタT27の第2端子、つまりノードN4に接続されている。そして、上記ノードN5から、分圧電圧Vnに出力信号Saが加算された帰還電圧VFBが出力される。また、上記ノードN4から、基準電圧VR0に反転信号XSaが加算された補正基準電圧VN4が出力される。このようなDC-DCコンバータ1Bであっても、出力電圧VoのAC成分を利得調整した信号が帰還電圧VFB及び参照電圧VR2に伝達されるため、上記実施形態と同様の効果を奏する。なお、付加回路30Bは第1付加回路の一例、付加回路30Cは第2付加回路の一例、参照電圧生成回路50Bは電圧生成回路の一例、定電流源25、トランジスタT26,T27及び抵抗Rs1,Rs2は電流変換回路の一例、抵抗Rd1,Rd2は電圧変換回路の一例である。また、定電流源33及びトランジスタT31は第1付加回路の一例、定電流源33及びトランジスタT32は第2付加回路の一例、出力信号Saは第1出力信号の一例、反転信号XSaは第2出力信号の一例である。図12に示されるように、DC-DCコンバータ1の抵抗R1に対して並列にコンデンサC4を接続するようにしてもよい。このコンデンサC4によって、上記利得調整回路10とは別に位相余裕を確保することができるため、より多くの位相余裕を確保することができる。なお、上記同様に、DC-DCコンバータ1A,1Bの抵抗R1に対して並列にコンデンサC4を接続するようにしてもよい。上記実施形態では、出力電圧Voを抵抗R1,R2にて分圧した分圧電圧Vnに、利得調整回路10の出力信号Saを付加するようにした。これに限らず、例えば出力電圧Voに、利得調整回路10の出力信号Saを付加するようにしてもよい。なお、この場合には、出力電圧Voが第1帰還電圧の一例になる。上記実施形態では、スロープ生成用のコンデンサC2と並列に接続されたスイッチ回路SW1に出力信号S3を供給するようにしたが、メイン側のトランジスタT1のオン期間又はオフ期間に対応する信号であれば特に制限されない。例えば制御信号DH,DLやトランジスタT1,T2間の接続点の電圧であってもよい。上記実施形態の参照電圧生成回路50では、基準電圧VR0を一定の傾斜割合で変化させて参照電圧VR1を生成するようにした。これに限らず、例えば参照電圧生成回路50において、入力電圧Viや出力電圧Voや負荷の変動に応じて可変される傾斜で基準電圧VR0を変化させて参照電圧VR1を生成するようにしてもよい。上記実施形態では、所定周期で立ち上がるHレベルのクロック信号CLKに従ってトランジスタT1をオフさせるようにした。これに限らず、例えば比較器40から出力される信号S1の立ち上がりタイミングトランジスタT1のオンタイミングから所定時間経過後にトランジスタT1をオフさせるようにしてもよい。この場合、例えば発振器61の代わりに、上記信号S1の立ち上がりタイミングから、入力電圧Viや出力電圧Voに依存した時間経過後にHレベルのパルス信号をRS-FF回路60のリセット端子Rに出力するタイマ回路を設けてもよい。あるいは、RS-FF回路60及び発振器61に代えて1ショットフリップフロップ回路を設けるようにしてもよい。上記実施形態では、スイッチ回路の一例としてPチャネルMOSトランジスタT1を開示したが、NチャネルMOSトランジスタを用いてもよい。また、スイッチ回路としてバイポーラトランジスタを用いてもよい。あるいは、複数のトランジスタを含むスイッチ回路を用いてもよい。上記実施形態における基準電圧VR0を制御回路3の外部で生成するようにしてもよい。上記実施形態におけるトランジスタT1,T2を制御回路3に含めるようにしてもよい。また、コンバータ部2を制御回路3に含めるようにしてもよい。上記実施形態では、同期整流方式のDC-DCコンバータに具体化したが、非同期整流方式のDC-DCコンバータに具体化してもよい。上記実施形態では、帰還電圧VFBと参照電圧VR1とを比較し、その比較結果に応じてメイン側のトランジスタT1のオンタイミングを設定するDC-DCコンバータに具体化した。これに限らず、例えば帰還電圧VFBと参照電圧VR1とを比較し、その比較結果に応じてメイン側のトランジスタT1のオフタイミングを設定するDC-DCコンバータに具体化してもよい。図13に、上記DC-DCコンバータ1又はDC-DCコンバータ1A,1Bを有する電子機器100の一例を示す。電子機器100は、本体部110と、本体部110に電力を供給する電源部130とを有している。まず、本体部110の内部構成例を説明する。プログラムを実行する中央処理装置CPU111には、そのCPU111で実行されるプログラム又はCPU111が処理するデータを記憶するメモリ112が接続されている。また、CPU111には、インタフェースI/F113を介してキーボード114A及びポインティングデバイス114Bが接続されている。ポインティングデバイス114Bは、例えばマウス、トラックボール、タッチパネルや静電センサを有するフラットデバイス等である。また、CPU111には、インタフェース115を介してディスプレイ116が接続され、インタフェース117を介して通信部118が接続されている。ディスプレイ116は、例えば液晶ディスプレイやエレクトロルミネッセンスパネル等である。通信部118は、例えばローカルエリアネットワークボード等である。また、CPU111には、インタフェース119を介して外部記憶装置120が接続され、インタフェース121を介して着脱可能記録媒体アクセス装置122が接続されている。外部記憶装置120は、例えばハードディスクである。アクセス装置122がアクセスする着脱可能な記録媒体としては、例えばCDCompactDisc、DVDDigitalVersatileDisk、フラッシュメモリカード等が挙げられる。次に、電源部130の内部構成例を説明する。DC-DCコンバータ1と交流アダプタ131は、スイッチSWを介して上記本体部110に接続されている。これらDC-DCコンバータ1及び交流アダプタ131のいずれか一方から電力が本体部110に供給される。DC-DCコンバータ1は、図13の例では、例えば電池132からの入力電圧Viを出力電圧Voに変換し、その出力電圧Voを本体部110に供給する。このような電子機器としては、ノート型のパーソナルコンピュータ、携帯電話等の通信機器、携帯情報端末PDA等の情報処理装置、デジタルカメラやビデオカメラ等の映像機器、テレビジョン装置等の受信機などが挙げられる。"