基板の上に形成された半導体層と、前記半導体層の上に形成された絶縁膜と、前記絶縁膜に埋め込まれた部分を有し、前記半導体層と接触する電極と、を有し、前記電極の前記埋め込まれた部分は、前記半導体層に接触する第2導電膜、及び前記第2導電膜と前記絶縁膜との間に形成された第1導電膜を有し、前記第1の導電膜は、窒化物又はタングステンを含む材料を含み、前記第2の導電膜は、金属材料を含むことを特徴とする半導体装置。前記第1の導電膜は前記絶縁膜上をカバーし、前記第1導電膜上を第2の導電膜がカバーすることを特徴とする請求項1に記載の半導体装置。前記第2の導電膜の上に形成され、前記電極に含まれる第3の導電膜を有し、前記第3の導電膜は、前記第2の導電膜に含まれる前記金属材料とは異なる金属材料を含むことを特徴とする請求項2に記載の半導体装置。前記第3の導電膜は、Ti、Ni、Al、Ta、Si、Zr、Mo、Cu、W、Auから選ばれる1または2以上の元素を含む材料により形成されていることを特徴とする請求項3に記載の半導体装置。前記第1の導電膜は、TaN、TiN、TiW、W、ZrN、WN、VN、TiSiN、TaCNから選ばれる1または2以上を含む材料により形成されていることを特徴とする請求項1から4のいずれかに記載の半導体装置。前記第2の導電膜は、Ti、Ni、Al、Ta、Si、Zr、Mo、Cu、W、Auから選ばれる1または2以上の元素を含む材料により形成されていることを特徴とする請求項1から5のいずれかに記載の半導体装置。前記半導体層において、前記第2の導電膜と接する部分は、AlGaN、GaN、InAlNのいずれかの材料により形成されていることを特徴とする請求項1から6のいずれかに記載の半導体装置。基板の上に半導体層を形成する工程と、前記半導体層の上に絶縁膜を形成する工程と、前記絶縁膜の所定の領域に、前記半導体層の底面、及び前記絶縁膜の側面を露出させる開口部を形成する工程と、前記開口部により露出した前記絶縁膜の前記側面に第1の導電膜を形成する工程と、前記開口部により露出した前記半導体層の前記底面、及び前記第1の絶縁膜の側面に第2の導電膜を形成する工程と、前記第1の導電膜及び前記第2の導電膜を形成した後に、熱処理を行なう工程と、を有し、前記第1の導電膜は、窒化物又はタングステンを含む材料により形成されており、前記第2の導電膜は、金属材料により形成されていることを特徴とする半導体装置の製造方法。前記熱処理の温度は、400°C以上、700°C以下であることを特徴とする請求項8に記載の半導体装置の製造方法。第1の導電膜を形成する工程は、前記開口部により露出した前記絶縁膜の前記側面及び前記開口部により露出した前記半導体層の前記底面に、第1の導電膜を成膜する工程と、前記開口部により露出した前記半導体層の前記底面の位置に対応して開口を有するレジストパターンを形成する工程と、前記レジストパターンの形成されていない領域の前記第1の導電膜をドライエッチング又はウェットエッチングにより除去する工程と、を有するものであることを特徴とする請求項8または9に記載の半導体装置の製造方法。窒化物半導体を用いたHEMT等の窒化物半導体素子において、図1aに基づき、表面に絶縁膜を形成して、ソース電極及びドレイン電極を形成する工程について、より詳細に説明する。最初に、基板910の上に、窒化物半導体層911を形成し、更に、窒化物半導体層911の上に絶縁膜912を成膜する。この後、ソース電極及びドレイン電極が形成される領域の絶縁膜912を除去することにより、窒化物半導体層911の表面を露出させ、絶縁膜912が除去された領域に金属膜920を成膜する。この後、オーミックコンタクトさせるためのアニールを行なうことにより、金属膜920によりソース電極及びドレイン電極が形成される。ところで、図1aに示すように、金属膜920が、Ti膜921とAl膜922とが積層されて形成されている場合、アニール工程において、Al膜922に含まれるAlがTi膜921を介して絶縁膜912の内部に入り込み拡散してしまう。このように絶縁膜912内にAlが拡散してしまうと、絶縁膜912の耐圧が低下し、形成される窒化物半導体素子の特性が低下し、また、歩留りも低下する。従って、図1bに示すように、絶縁膜912内におけるAlの拡散を防ぐため、Al膜922と絶縁膜912との間にTaN等のバリアメタル層923を形成する方法がある。即ち、底面において窒化物半導体層911の表面が露出している絶縁膜912の開口部に、Ti膜921、バリアメタル層923及びAl膜922を積層することにより導電膜930を形成し、この導電膜930によりソース電極及びドレイン電極を形成する方法である。この方法により形成された導電膜930では、バリアメタル層923において、Al膜922からのAlの拡散が遮られるため、アニール工程において、絶縁膜912の内部にAlが拡散することを防ぐことができる。しかしながら、TaN等のバリアメタル層923を形成している材料は導電性を有しているものの、電気抵抗が高いため、ソース電極及びドレイン電極においてコンタクト抵抗が高くなるという問題点が新たに生じる。よって、特性が均一であって、歩留りが高く、ソース電極及びドレイン電極におけるコンタクト抵抗の低い窒化物半導体を用いた半導体装置が求められている。本実施の形態の一観点によれば、基板の上に形成された半導体層と、前記半導体層の上に形成された絶縁膜と、前記絶縁膜に埋め込まれた部分を有し、前記半導体層と接触する電極と、を有し、前記電極の前記埋め込まれた部分は、前記半導体層に接触する第2導電膜、及び前記第2導電膜と前記絶縁膜との間に形成された第1導電膜を有し、前記第1の導電膜は、窒化物又はタングステンを含む材料を含み、前記第2の導電膜は、金属材料を含むことを特徴とする。また、本実施の形態の他の一観点によれば、基板の上に半導体層を形成する工程と、前記半導体層の上に絶縁膜を形成する工程と、前記絶縁膜の所定の領域に、前記半導体層の底面、及び前記絶縁膜の側面を露出させる開口部を形成する工程と、前記開口部により露出した前記絶縁膜の前記側面に第1の導電膜を形成する工程と、前記開口部により露出した前記半導体層の前記底面、及び前記第1の絶縁膜の側面に第2の導電膜を形成する工程と、前記第1の導電膜及び前記第2の導電膜を形成した後に、熱処理を行なう工程と、を有し、前記第1の導電膜は、窒化物又はタングステンを含む材料により形成されており、前記第2の導電膜は、金属材料により形成されていることを特徴とする。開示の半導体装置及び半導体装置の製造方法によれば、特性が均一であって、歩留りが高く、ソース電極及びドレイン電極におけるコンタクト抵抗の低い半導体装置を得ることができる。実施するための形態について、以下に説明する。尚、同じ部材等については、同一の符号を付して説明を省略する。第1の実施の形態半導体装置第1の実施の形態における半導体装置について説明する。本実施の形態における半導体装置は、窒化物半導体を用いたHEMTであり、図2に示されるように、基板10の上に、不図示のバッファ層、電子走行層21、電子供給層22が積層形成されている。これにより、電子走行層21と電子供給層22との界面近傍の電子走行層21には2DEGtwodimensionalelectrongas21aが形成される。また、電子供給層22の上には、ゲート電極31及び絶縁膜40が形成されており、絶縁膜40に形成された開口部41を埋め込むようにソース電極32及びドレイン電極33が形成されている。本実施の形態における半導体装置は、電子走行層21及び電子供給層22は、ともに窒化物半導体により形成されており、電子供給層21はGaNにより形成されており、電子供給層22はAlGaNにより形成されている。尚、本実施の形態における半導体装置においては、電子供給層21をGaNにより形成し、電子供給層22はInAlNにより形成した構造のものであってもよい。本実施の形態における半導体装置のソース電極32及びドレイン電極33について、図3に基づきより詳細に説明する。図3は、一例としてソース電極32の構造を示すものであるが、ドレイン電極33についても同様の構造を有している。図3に示すように、本実施の形態は、ソース電極32は、バリアメタルとなる第1の導電膜51、Ti等の金属により形成された第2の導電膜52、Al等の金属材料により形成された第3の導電膜53を積層形成したものである。本実施の形態においては、絶縁膜40は厚さが約300nmのSiN等の窒化物又は酸化物の絶縁体材料により形成されており、絶縁膜40に形成される開口部41の幅は数μm程度である。第1の導電膜51は、バリアメタルとなる材料であって、導電性を有する窒化物またはタングステンWを含む材料により形成されている。具体的には、TaN、TiN、TiW、W、ZrN、WN、VN、TiSiN、TaCN等から選ばれる1または2以上を含む材料により形成されている。第2の導電膜52及び第3の導電膜53は、金属材料により形成されている。第2の導電膜52は、Ti、Ni、Al、Ta、Si、Zr、Mo、Cu、W、Au等から選ばれる1または2以上の元素を含む材料により形成されている。尚、第2の導電膜52は、AlGaN、InAlN、GaN等の窒化物半導体とオーミックコンタクトを取ることができる金属材料により形成されており、Ti、Ni、Tiを含む材料またはNiを含む材料等により形成されていることが好ましい。また、第3の導電膜53は、Ti、Ni、Al、Ta、Si、Zr、Mo、Cu、W、Au等から選ばれる1または2以上の元素を含む材料により形成されているが、第2の導電膜52よりも導電性の高い材料により形成されていることが好ましい。本実施の形態では、第1の導電膜51は厚さが約50nmのTaNにより形成されており、第2の導電膜52は厚さが約25nmのTiにより形成されており、第3の導電膜53は厚さが約300nmのAlにより形成されている。図3に基づき開口部41に形成されるソース電極32を形成している第1の導電膜51、第2の導電膜52及び第3の導電膜53についてより詳細に説明する。第1の導電膜51は、開口部41の側面41bに形成されており、開口部41の底面41aにおいて露出している電子供給層22の表面上には形成されない。第2の導電膜52は、開口部41の底面41aにおいて露出している電子供給層22の表面上、及び、開口部41の側面41bに形成されている第1の導電膜51の上に形成される。第3の導電膜53は、開口部41の底面41a及び側面41bに形成されている第2の導電膜52の上に形成される。尚、本実施の形態においては、側面において形成されている膜の表面上に形成される膜を側面において形成されている膜の上に形成される膜と記載する場合がある。このように、本実施の形態における半導体装置では、絶縁膜40の開口部41の側面41bには、側面41bにおいて絶縁膜40と接して、バリアメタルとなる第1の導電膜51が形成されている。従って、オーミックコンタクトさせるためのアニール等の熱処理を行なっても、第2の導電膜52又は第3の導電膜53に含まれる金属材料は、バリアメタルとなる第1の導電膜51により拡散が遮られるため、これらの金属材料が絶縁膜40内に拡散することはない。また、絶縁膜40の開口部41の底面41aとなる電子供給層22の上には、第1の導電膜51は形成されておらず、第2の導電膜52が形成されている。即ち、電子供給層22の上には第2の導電膜52が形成されており、電子供給層22と第2の導電膜52とが直接接触している。第2の導電膜52を形成している材料は金属材料であり、第1の導電膜51を形成しているバリアメタルとなる材料よりも一般的に抵抗が低いため、ソース電極32において、電子供給層22とのコンタクト抵抗が高くなることを防ぐことができる。尚、本実施の形態における半導体装置は、図4に示すように、電子供給層22の上に、キャップ層23を形成し、キャップ層23の上に、絶縁膜40、ゲート電極31、ソース電極32及びドレイン電極33が形成されている構造のものであってもよい。尚、キャップ層23は、第3の半導体層となる層であり、GaNにより形成されている。この構造の半導体装置においては、キャップ層23であるGaNの上に、開口部41を有する絶縁膜40が形成され、開口部41にソース電極32及びドレイン電極33が形成される。従って、絶縁膜40の開口部41の底面41aにおいて露出しているキャップ層23の上には、第2の導電膜52が形成される。また、本実施の形態は、図5に示すように、第2の導電膜52、第1の導電膜51、第3の導電膜53を順次積層することによりソース電極32aを形成したものであってもよい。図5に基づき、開口部41に形成されるソース電極32aについて、より詳細に説明する。第2の導電膜52は、開口部41の側面41b及び電子供給層22が露出している底面41aの上に形成される。第1の導電膜51は、第2の導電膜52の上において、開口部41の底面41aを除く領域、即ち、開口部41の側面41bに形成された第2の導電膜52の上に形成される。第3の導電膜53は、開口部41の底面41aに形成された第2の導電膜52の上及び開口部41の側面41bに形成された第1の導電膜51の上に形成される。このような構造の半導体装置においても、図3に示す場合と同様の効果を得ることができる。しかしながら、第2の導電膜52に含まれる金属材料が絶縁膜40の内部を拡散する材料である場合には、図3に示す構造の窒化物半導体装置の方が、絶縁膜40における金属の拡散を防止することができるため好ましい。また、本実施の形態における半導体装置は、ゲート電極31と電子供給層22との間にゲート絶縁膜となる絶縁膜を形成した構造のものであってもよい。更に、本実施の形態における半導体装置において、キャップ層23を形成する場合には、ゲート電極31とキャップ層23との間にゲート絶縁膜となる絶縁膜を形成した構造のものであってもよい。また、ゲート電極31が形成される領域の窒化物半導体を一部除去することによりリセスを形成した構造のものであってもよい。尚、図示はしないが、本実施の形態は、窒化物半導体を用いたHEMT以外にも、窒化物半導体を用いた半導体装置においても適用することができる。具体的には、AlGaN、GaN、InAlN等の表面に、オーミックコンタクトさせた電極が形成されている構造の窒化物半導体を用いた半導体装置においても適用することができる。半導体装置の製造方法次に、本実施の形態における半導体装置の製造方法について説明する。最初に、図6aに示すように、基板10上に、半導体層となる不図示のバッファ層、電子走行層21、電子供給層22を順次MOVPEMetalOrganicVaporPhaseEpitaxy法によりエピタキシャル成長させることにより形成する。これにより、電子走行層21と電子供給層22との界面近傍の電子走行層21には2DEG21aが形成される。基板10としては、Si、サファイア、SiC、GaN、AlN等の基板を用いることができる。電子走行層21は、第1の半導体層となる層であり、厚さが3μmのインテンショナリーアンドープGaNにより形成されている。電子供給層22は、第2の半導体層となる層であり、厚さが20nmのインテンショナリーアンドープAl0.25Ga0.75Nにより形成されている。尚、電子供給層22は、Si等の不純物元素をドープして、n型としたものを用いてもよい。また、電子供給層22の上には、更に、GaNまたはAlGaN等により形成される不図示のキャップ層を形成してもよい。本実施の形態においては、MOVPEでは、Gaの原料ガスにはTMGトリメチルガリウム、Alの原料ガスにはTMAトリメチルアルミニウム、Nの原料ガスにはNH3アンモニアが用いられ、Siの原料ガスにはSiH4モノシラン等が用いられる。尚、これらの原料ガスは、水素H2をキャリアガスとしてMOVPE装置の反応炉に供給される。次に、図6bに示すように、絶縁膜40を形成する。絶縁膜40は、酸化物または窒化物等の絶縁性を有する材料により形成された膜であり、プラズマCVD、スパッタリング、真空蒸着等により成膜することができる。本実施の形態では、絶縁膜40は、プラズマCVDによりSiN膜を約300nm成膜することにより形成している。次に、図7に示すように、絶縁膜40においてソース電極32及びドレイン電極33が形成される領域に開口部41を形成し、開口部41にソース電極32及びドレイン電極33を形成する。具体的に、この工程について、図8~図10に基づき詳細に説明する。尚、図8~図10においては、ソース電極32について説明するが、ドレイン電極33を形成する場合も同様であり、本実施の形態では、ドレイン電極33はソース電極32と同時に形成される。最初に、図8aに示すように、絶縁膜40の表面にレジストパターン61を形成する。具体的には、絶縁膜40の表面にフォトレジストを塗布し、露光装置による露光、現像を行なうことにより、開口部41が形成される領域に開口を有するレジストパターン61を形成する。次に、図8bに示すように、絶縁膜40に開口部41を形成する。具体的には、SiNを除去することのできるエッチング液を用いてウェットエッチングを行なうことにより、レジストパターン61が形成されていない領域の絶縁膜40を除去し、この領域において電子供給層22の表面を露出させる。これにより絶縁膜40には、底面41aにおいて電子供給層22が露出している開口部41が形成される。尚、この後、レジストパターン61は、有機溶剤等により除去される。ウェットエッチングにより所定の領域の絶縁膜40を除去し開口部41を形成することにより、電子供給層22に与えるエッチングダメージを少なくすることができる。また、ウェットエッチングは、等方性エッチングであるため、絶縁膜40に形成される開口部41の側面41bにおける形状を基板面に対し垂直ではなく、傾斜した形状で形成することができる。このように、開口部41の側面41bを傾斜した形状で形成することにより、後述する第1の導電膜51を成膜する際のステップカバレッジを良好にすることができる。次に、図9aに示すように、絶縁膜40の開口部41の底面41a及び側面41bに、第1の導電膜51を形成する。具体的には、第1の導電膜51として、スパッタリングにより導電性を有する窒化物であるTaNを膜厚が約50nmとなるように成膜する。これにより、絶縁膜40の開口部41の側面41b及び電子供給層22が露出している開口部41の底面41aの上に、第1の導電膜51が形成される。次に、図9bに示すように、第1の導電膜51の上にレジストパターン62を形成する。具体的には、第1の導電膜51の表面にフォトレジストを塗布し、露光装置による露光、現像を行なうことにより、開口部41において開口を有するレジストパターン62を形成する。次に、図10aに示すように、レジストパターン62が形成されていない領域における第1の導電膜51をエッチングにより除去し、開口部41における底面41aにおいて、電子供給層22の表面を露出させる。具体的には、第1の導電膜51を除去することのできるエッチング液を用いたウェットエッチング、または、RIEReactiveIonEtching等のドライエッチングによりレジストパターン62が形成されていない領域の第1の導電膜51を除去する。この工程では、開口部41の底面41aにおいて、電子供給層22の全面が露出するまでエッチングを行なうことが好ましいが、電子供給層22の表面の一部が露出した状態でエッチングを終了してもよい。ウェットエッチングにより第1の導電膜51を除去する場合には、エッチング液としては、H2O2を含む溶液、HF等のフッ素成分を含む溶液、H2O2とHF等のフッ素成分との双方を含む溶液等が用いられる。また、ドライエッチングにより第1の導電膜51を除去する場合には、Cl成分を含むガス、F成分を含むガス等が、エッチングガスとして用いられる。尚、この後、レジストパターン62は、有機溶剤等により除去される。次に、図10bに示すように、開口部41に第2の導電膜52及び第3の導電膜53を順次積層形成する。具体的には、スパッタリングにより、第2の導電膜52として膜厚が約25nmのTi膜、第3の導電膜53として膜厚が約300nmのAl膜を順次積層形成する。これにより、第1の導電膜51、第2の導電膜52及び第3の導電膜53からなるソース電極32を形成することができる。このソース電極32は、絶縁膜40における開口部41の底面41aには、電子供給層22の上に、第2の導電膜52及び第3の導電膜53が積層形成されており、側面41bには、第1の導電膜51、第2の導電膜52及び第3の導電膜53が積層形成されている。この後、熱処理であるアニールを行なうことにより、形成されたソース電極32を電子供給層22とオーミックコンタクトさせる。この際行なわれるアニールの温度は、400°C以上、700°C以下が好ましく、更には、550°C以上、700°C以下が好ましい。アニール温度が400°C未満では、電子供給層22とのオーミックコンタクトを十分にとることができない。また、700°Cを超える温度では、第3の導電膜53として形成したAlの融点が約660°Cであるため、長時間のアニールを行なった場合、第3の導電膜53等を形成している金属材料が溶けてしまうからである。以上の工程により、ソース電極32及びドレイン電極33を形成することができる。この後、絶縁膜40において、ゲート電極31が形成される領域に開口部を形成し、形成された開口部にゲート電極31を形成することにより、図2に示される本実施の形態における半導体装置を製造することができる。尚、本実施の形態は、上述したように、窒化物半導体を用いたHEMT等に以外にも、窒化物半導体にオーミックコンタクトさせた電極を有する構造の半導体装置に適用することが可能である。第2の実施の形態次に、第2の実施の形態について説明する。本実施の形態は、第1の実施の形態と異なる方法により、ソース電極32及びドレイン電極33が形成される半導体装置の製造方法である。本実施の形態における半導体装置の製造方法は、第1の実施の形態における製造方法と図6bに示す工程までは同一であるため、これ以降のソース電極32及びドレイン電極33を形成する工程について説明する。第1の実施の形態の製造方法における図6bに示す工程の後、図8aに示す工程と同様に、図11aに示すように、絶縁膜40の表面にレジストパターン61を形成する。具体的には、絶縁膜40の表面にフォトレジストを塗布し、露光装置による露光、現像を行なうことにより、開口部41が形成される領域に開口を有するレジストパターン61を形成する。次に、図11bに示すように、絶縁膜40に開口部41を形成する。具体的には、SiNを除去することのできるエッチング液を用いてウェットエッチングを行なうことにより、レジストパターン61が形成されていない領域の絶縁膜40を除去し、この領域において電子供給層22の表面を露出させる。これにより絶縁膜40には、底面41aにおいて電子供給層22が露出している開口部41が形成される。尚、この後、レジストパターン61は、有機溶剤等により除去される。ウェットエッチングにより所定の領域の絶縁膜40を除去し開口部41を形成することにより、電子供給層22に与えるエッチングダメージを少なくすることができる。また、ウェットエッチングは、等方性エッチングであるため、絶縁膜40に形成される開口部41の側面41bにおける形状を基板面に対し垂直ではなく、傾斜した形状で形成することができる。このように、開口部41の側面41bを傾斜した形状で形成することにより、後述する第1の導電膜51を成膜する際のステップカバレッジを良好なものとすることができる。次に、図12aに示すように、絶縁膜40の開口部41の底面41aにおいて露出している電子供給層22の上に、レジストパターン162を形成する。具体的には、電子供給層22が露出している面上に、フォトレジストを塗布し、露光装置による露光、現像を行なうことにより、絶縁膜40の開口部41の底面41aにレジストパターン162を形成する。形成されるレジストパターン162は、底面41aにおいて露出している電子供給層22の上に、絶縁層40の開口部41の底面41aと略同じか、または、若干小さな形状となるように形成する。次に、図12bに示すように、レジストパターン162が形成されている面に、第1の導電膜51を形成する。具体的には、真空蒸着等により、第1の導電膜51として導電性を有する窒化物であるTaNを膜厚が約50nmとなるように成膜する。これにより、レジストパターン162の上及び開口部41の側面41bの上に第1の導電膜51が形成される。次に、図13aに示すように、第1の導電膜51が成膜された基板10を有機溶剤等に浸漬させることにより、レジストパターン162とともに、レジストパターン162の上に形成された第1の導電膜51をリフトオフにより除去する。これにより、開口部41の底面41aには第1の導電膜51が形成されることなく、開口部41の側面41bに第1の導電膜51を形成することができる。本実施の形態は、リフトオフにより第1の導電膜51を形成する方法であるため、開口部41の底面41aにおいて露出している電子供給層22にエッチングによるダメージを与えることなく、第1の導電膜51を開口部40の側面41bに形成することができる。次に、図13bに示すように、開口部41に第2の導電膜52及び第3の導電膜53を順次積層形成する。具体的には、スパッタリングにより、第2の導電膜52として膜厚が約25nmのTi膜、第3の導電膜53として膜厚が約300nmのAl膜を順次積層形成する。これにより、第1の導電膜51、第2の導電膜52及び第3の導電膜53からなるソース電極32を形成することができる。このソース電極32は、絶縁膜40における開口部41の底面41aには、電子供給層22の上に、第2の導電膜52及び第3の導電膜53が積層形成されており、側面41bには、第1の導電膜51、第2の導電膜52及び第3の導電膜53が積層形成されている。この後、熱処理であるアニールを行なうことにより、形成されたソース電極32を電子供給層22とオーミックコンタクトさせる。この際行なわれるアニールの温度は、400°C以上、700°C以下が好ましく、更には、550°C以上、700°C以下が好ましい。アニール温度が400°C未満では、電子供給層22とのオーミックコンタクトを十分にとることができない。また、700°Cを超える温度では、第3の導電膜53として形成したAlの融点が約660°Cであるため、長時間のアニールを行なった場合、第3の導電膜53等を形成している金属材料が溶けてしまうからである。以上の工程により、ソース電極32及びドレイン電極33を形成することができる。この後、絶縁膜40において、ゲート電極31が形成される領域に開口部を形成し、形成された開口部にゲート電極31を形成することにより、図2に示される第1の実施の形態における半導体装置と同様の半導体装置を製造することができる。本実施の形態では、リフトオフにより第1の導電膜51を形成しているため、絶縁膜40の開口部41の底面41aにおいて露出している電子供給層22にダメージを与えることなく、絶縁膜40の開口部41の側面41bに第1の導電膜51を形成することができる。よって、より一層信頼性及び均一性の高い半導体装置を作製することができる。尚、上記以外の内容については、第1の実施の形態と同様である。以上、実施の形態について詳述したが、特定の実施形態に限定されるものではなく、特許請求の範囲に記載された範囲内において、種々の変形及び変更が可能である。上記の説明に関し、更に以下の付記を開示する。付記1基板の上に形成された半導体層と、前記半導体層の上に形成された絶縁膜と、前記絶縁膜に埋め込まれた部分を有し、前記半導体層と接触する電極と、を有し、前記電極の前記埋め込まれた部分は、前記半導体層に接触する第2導電膜、及び前記第2導電膜と前記絶縁膜との間に形成された第1導電膜を有し、前記第1の導電膜は、窒化物又はタングステンを含む材料を含み、前記第2の導電膜は、金属材料を含むことを特徴とする半導体装置。付記2前記第1の導電膜は前記絶縁膜上をカバーし、前記第1導電膜上を第2の導電膜がカバーすることを特徴とする付記1に記載の半導体装置。付記3前記第2の導電膜の上に形成され、前記電極に含まれる第3の導電膜を有し、前記第3の導電膜は、前記第2の導電膜に含まれる前記金属材料とは異なる金属材料を含むことを特徴とする付記2に記載の半導体装置。付記4前記第3の導電膜は、Ti、Ni、Al、Ta、Si、Zr、Mo、Cu、W、Auから選ばれる1または2以上の元素を含む材料により形成されていることを特徴とする付記3に記載の半導体装置。付記5前記第1の導電膜は、TaN、TiN、TiW、W、ZrN、WN、VN、TiSiN、TaCNから選ばれる1または2以上を含む材料により形成されていることを特徴とする付記1から4のいずれかに記載の半導体装置。付記6前記第1の導電膜は、TaNを含む材料により形成されていることを特徴とする付記1から4のいずれかに記載の半導体装置。付記7前記第2の導電膜は、Ti、Ni、Al、Ta、Si、Zr、Mo、Cu、W、Auから選ばれる1または2以上の元素を含む材料により形成されていることを特徴とする付記1から6のいずれかに記載の半導体装置。付記8前記第2の導電膜は、Tiを含む材料により形成されていることを特徴とする付記1から6のいずれかに記載の半導体装置。付記9前記半導体層において、前記第2の導電膜と接する部分は、AlGaN、GaN、InAlNのいずれかの材料により形成されていることを特徴とする付記1から8のいずれかに記載の半導体装置。付記10前記半導体層は、第1の半導体層及び第2の半導体層を順に積層することにより形成されているものであって、前記絶縁膜の開口部の底面において、前記第2の導電膜は前記第2の半導体層と接触していることを特徴とする付記1から9のいずれかに記載の半導体装置。付記11前記半導体層は、第1の半導体層、第2の半導体層及び第3の半導体層を順に積層することにより形成されているものであって、前記絶縁膜の開口部の底面において、前記第2の導電膜は前記第3の半導体層と接触していることを特徴とする付記1から9のいずれかに記載の半導体装置。付記12前記電極はソース電極及びドレイン電極であることを特徴とする付記1から11のいずれかに記載の半導体装置。付記13基板の上に半導体層を形成する工程と、前記半導体層の上に絶縁膜を形成する工程と、前記絶縁膜の所定の領域に、前記半導体層の底面、及び前記絶縁膜の側面を露出させる開口部を形成する工程と、前記開口部により露出した前記絶縁膜の前記側面に第1の導電膜を形成する工程と、前記開口部により露出した前記半導体層の前記底面、及び前記第1の絶縁膜の側面に第2の導電膜を形成する工程と、前記第1の導電膜及び前記第2の導電膜を形成した後に、熱処理を行なう工程と、を有し、前記第1の導電膜は、窒化物又はタングステンを含む材料により形成されており、前記第2の導電膜は、金属材料により形成されていることを特徴とする半導体装置の製造方法。付記14前記開口部を形成する工程の後、前記開口部の側面に第1の導電膜を形成する工程を行ない、前記第1の導電膜を形成する工程の後、前記開口部の底面及び前記開口部の側面に形成された第1の導電膜の上に第2の導電膜を形成する工程を行なうものであることを特徴とする付記13に記載の半導体装置の製造方法。付記15前記開口部に形成された前記第2の導電層の上に第3の導電層を形成する工程を有し、前記第3の導電層は前記第2の導電層を形成する材料とは異なる材料により形成されていることを特徴とする付記14に記載の半導体装置の製造方法。付記16前記半導体層において、前記第2の導電膜と接する部分は、AlGaN、GaN、InAlNのいずれかにより形成されていることを特徴とする付記13から15のいずれかに記載の半導体装置の製造方法。付記17前記熱処理の温度は、400°C以上、700°C以下であることを特徴とする付記13から16のいずれかに記載の半導体装置の製造方法。付記18第1の導電膜を形成する工程は、前記開口部により露出した前記絶縁膜の前記側面及び前記開口部により露出した前記半導体層の前記底面に、第1の導電膜を成膜する工程と、前記開口部により露出した前記半導体層の前記底面の位置に対応して開口を有するレジストパターンを形成する工程と、前記レジストパターンの形成されていない領域の前記第1の導電膜をドライエッチング又はウェットエッチングにより除去する工程と、を有するものであることを特徴とする付記13から17のいずれかに記載の半導体装置の製造方法。付記19前記ドライエッチングでは、Cl成分またはF成分を含むガスをエッチングガスとして用いることを特徴とする付記18に記載の半導体装置の製造方法。付記20前記ウェットエッチングでは、H2O2を含む溶液、フッ素成分を含む溶液のうちのいずれか一方、又は、双方を含むエッチング液を用いることを特徴とする付記18に記載の半導体装置の製造方法。付記21第1の導電膜を形成する工程は、前記開口部にレジストパターンを形成する工程と、前記レジストパターンが形成されている面に、第1の導電膜を成膜する工程と、前記レジストパターンの上に形成されている第1の導電膜を前記レジストパターンとともにリフトオフにより除去する工程と、を有するものであることを特徴とする付記13から17のいずれかに記載の半導体装置の製造方法。