"半導体集積回路のノイズに対する耐性を評価する半導体集積回路のノイズ耐性評価方法であって、前記半導体集積回路の回路図から、回路ネットリストを作成する第1のステップと、前記回路ネットリストにある能動素子を高周波的に等価な受動素子回路に置き換えて、置換回路ネットリストを作成する第2のステップと、前記置換回路ネットリストから、前記置き換え前のトランジスタの制御端子に該当する制御ノードを抽出する第3のステップと、前記置換回路ネットリストから所定のノードを選択して、ノイズ注入ノードを設定する第4のステップと、所定周波数のノイズを設定し、前記置換回路ネットリストにおいて、互いに異なる前記制御ノードと前記ノイズ注入ノード間の経路のインピーダンスを計算する第5のステップと、前記制御ノード、前記ノイズ注入ノードおよび前記経路の各組み合わせにおける前記インピーダンスのリストを作成する第6のステップと、前記リストにおける前記インピーダンスの最小値から、前記半導体集積回路のノイズ耐性を判定する第7のステップとを有してなることを特徴とする半導体集積回路のノイズ耐性評価方法。前記半導体集積回路のレイアウト図を作成して、該レイアウト図から寄生素子を抽出し、前記第1のステップにおいて、前記寄生素子を含めた回路ネットリストを作成することを特徴とする請求項1に記載の半導体集積回路のノイズ耐性評価方法。前記第3のステップにおいて、前記置換回路ネットリストから、全ての制御ノードを抽出することを特徴とする請求項1または2に記載の半導体集積回路のノイズ耐性評価方法。前記第3のステップにおいて、前記置換回路ネットリストから、所定の制御ノードを選択して抽出することを特徴とする請求項1または2に記載の半導体集積回路のノイズ耐性評価方法。前記第4のステップにおいて、前記置換回路ネットリストから全てのノードを選択して、ノイズ注入ノードを設定することを特徴とする請求項1乃至4のいずれか一項に記載の半導体集積回路のノイズ耐性評価方法。前記第4のステップにおいて、前記置換回路ネットリストから外部端子のノードを選択して、ノイズ注入ノードを設定することを特徴とする請求項1乃至4のいずれか一項に記載の半導体集積回路のノイズ耐性評価方法。前記第5のステップにおいて、前記制御ノードとノイズ注入ノード間のネット経路の合成インピーダンスを計算し、前記第6のステップにおいて、前記制御ノードおよび前記ノイズ注入ノードの各組み合わせにおける前記合成インピーダンスのリストを作成することを特徴とする請求項1乃至6のいずれか一項に記載の半導体集積回路のノイズ耐性評価方法。前記合成インピーダンスは、回路シミュレータを用いて、前記制御ノードとノイズ注入ノードに所定の交流電位差もしくは交流電流を与え、該制御ノードとノイズ注入ノード間に流れる全電流もしくは該ノード間の電位差から計算することを特徴とする請求項7に記載の半導体集積回路のノイズ耐性評価方法。前記合成インピーダンスは、ハードウェア記述言語を用いて、前記制御ノードとノイズ注入ノードに所定の交流電位差もしくは交流電流を与え、該制御ノードとノイズ注入ノード間に流れる全電流もしくは該ノード間の電位差から計算することを特徴とする請求項7に記載の半導体集積回路のノイズ耐性評価方法。前記第5のステップにおいて、前記制御ノードとノイズ注入ノード間のライン経路のインピーダンスを計算し、前記第6のステップにおいて、前記制御ノード、前記ノイズ注入ノードおよび前記ライン経路の各組み合わせにおける前記インピーダンスのリストを作成することを特徴とする請求項1乃至9のいずれか一項に記載の半導体集積回路のノイズ耐性評価方法。前記置換回路ネットリストの接地GNDノードおよび電源ノードを、交流的に0電位に設定されたAC接地ノードとすることを特徴とする請求項1乃至10のいずれか一項に記載の半導体集積回路のノイズ耐性評価方法。前記半導体集積回路が、一つの半導体チップに形成されている全体回路であることを特徴とする請求項1乃至11のいずれか一項に記載の半導体集積回路のノイズ耐性評価方法。前記半導体集積回路が、一つの半導体チップに形成されている全体回路の構成要素である、回路ブロックであることを特徴とする請求項1乃至11のいずれか一項に記載の半導体集積回路のノイズ耐性評価方法。前記第5のステップにおいて設定するノイズの周波数を所定の周波数範囲で変化させ、前記制御ノードとノイズ注入ノード間の経路のインピーダンスを計算して、該インピーダンスの周波数依存性を評価することを特徴とする請求項1乃至13のいずれか一項に記載の半導体集積回路のノイズ耐性評価方法。前記第7のステップにおいてノイズ耐性無しと判定された前記制御ノードと前記ノイズ注入ノードの組み合わせについて、前記制御ノードと交流的に0電位に設定されたAC接地ノード間に、所定のインピーダンスのノイズ対策素子を挿入することを特徴とする請求項1乃至14のいずれか一項に記載の半導体集積回路のノイズ耐性評価方法。前記第7のステップにおいてノイズ耐性無しと判定された前記制御ノードと前記ノイズ注入ノードの組み合わせについて、前記経路のインピーダンスが周波数に反比例する容量性である場合、前記置き換え前のトランジスタについて、前記制御ノードと前記AC接地ノード間の対地インピーダンスを計算し、前記ノイズ対策素子として、前記対地インピーダンスの最小値より小さなインピーダンスの容量を、前記制御ノードと前記AC接地ノードの間に挿入することを特徴とする請求項15に記載の半導体集積回路のノイズ耐性評価方法。前記置き換え前のトランジスタについて計算する対地インピーダンスが、前記置き換え後における前記制御ノードとAC接地ノード間のネット経路の合成インピーダンスであることを特徴とする請求項16に記載の半導体集積回路のノイズ耐性評価方法。前記第7のステップにおいてノイズ耐性無しと判定された前記制御ノードと前記ノイズ注入ノードの組み合わせについて、前記経路のインピーダンスが周波数に依存しない抵抗性、または周波数に比例して増大する誘導性である場合、前記ノイズ対策素子として、抵抗およびインダクタンスの少なくとも一方を前記制御ノードの前段に直列に挿入すると共に、容量を前記制御ノードと前記AC接地ノード間に挿入し、前記抵抗およびインダクタンスの少なくとも一方と前記容量とで、ローパスフィルタを構成することを特徴とする請求項15に記載の半導体集積回路のノイズ耐性評価方法。請求項1に記載のノイズ耐性評価方法を実施する半導体集積回路のノイズ耐性評価装置であって、前記半導体集積回路の回路図から得られる回路情報を基にして、前記回路ネットリストを作成する回路ネットリスト作成部と、能動素子から受動素子回路への置換情報を基にして、前記回路ネットリストにある能動素子を高周波的に等価な受動素子回路に置き換えて、前記置換回路ネットリストを作成する置換回路ネットリスト作成部と、前記置換回路ネットリストから、前記置き換え前のトランジスタの制御端子に該当する前記制御ノードを抽出する制御ノード抽出部と、前記置換回路ネットリストから所定のノードを選択して、前記ノイズ注入ノードを設定するノイズ注入ノード設定部と、前記所定周波数のノイズを設定するノイズ周波数設定部と、前記置換回路ネットリストにおいて、互いに異なる前記制御ノードと前記ノイズ注入ノード間の前記経路のインピーダンスを計算する経路インピーダンス計算部と、前記制御ノード、前記ノイズ注入ノードおよび前記経路の各組み合わせにおける前記インピーダンスのリストを作成するインピーダンスリスト作成部と、前記リストにおける前記インピーダンスの最小値から、前記半導体集積回路のノイズ耐性を判定するノイズ耐性判定部とを有してなることを特徴とする半導体集積回路のノイズ耐性評価装置。前記半導体集積回路のレイアウト図から得られるレイアウト情報を基にして、該レイアウト情報から寄生素子を抽出する寄生素子抽出部を有してなり、前記回路ネットリスト作成部において、前記寄生素子を含めた前記回路ネットリストを作成することを特徴とする請求項19に記載の半導体集積回路のノイズ耐性評価装置。前記ノイズ耐性判定部においてノイズ耐性無しと判定された前記制御ノードと前記ノイズ注入ノードの組み合わせについて、ノイズ対策回路制約情報を基にして、前記制御ノードと交流的に0電位に設定されたAC接地ノード間に、所定のインピーダンスのノイズ対策素子を挿入するノイズ対策回路作成部を有してなることを特徴とする請求項19または20に記載の半導体集積回路のノイズ耐性評価装置。設計した半導体集積回路について外来ノイズに対する耐性誤動作発生の可能性を評価するためには、従来から、図29および図30のステップS2,S3に示したように、回路シミュレータSPICEによるノイズ耐性についての回路シミュレーションが実施されてきている。しかしながら、半導体集積回路が大規模なLSIとなるに従い、一つのチップに多数の回路ブロックが構成され、チップに搭載される各素子の数が著しく増大している。このため、図29のステップS11における回路ネットリストには、トランジスタ、抵抗、容量などの各素子モデルが多量に含まれて、大規模なネットリストになる。それに加えて、図30のステップS11における回路ネットリストでは、レイアウト情報から抽出した高周波信号の伝播経路となる寄生抵抗、寄生容量、寄生インダクタンス等の寄生素子が付加されることになり、さらに大規模なネットリスト情報となってしまう。加えて、図29および図30に示したステップS2のノイズ耐性についての回路シミュレーションには、機能動作させる入力信号とは別に、外来ノイズに相当する数kHz~数GHzの広い周波数レンジの信号を入力させる必要がある。例えば、近年の事例では、数十MHzからGHz程度での回路誤動作が報告されている。各回路ブロックのノイズ耐性の評価には、外来ノイズの周期や各回路ブロックの応答性の時定数に対して十分長い時間の解析が必要であり、外来ノイズが高周波になるほど単位時間当たりの回路シミュレーションの解析ポイント数が増えることで、長い解析時間が必要になる。また、ステップS2の回路シミュレーションで用いる外来ノイズのパラメータとしては、周波数だけでなく、ノイズの振幅、ノイズの入力ノード端子なども考慮する必要がある。以上のような状況から、図29および図30のステップS2,S3に示した従来の回路シミュレータSPICEによるノイズ耐性評価方法90,91は、大規模な半導体集積回路のノイズ耐性の解析に適用しても収束しない場合が多く、また収束したとしても解析時間が膨大になり、現実的でなくなっていきている。本発明は、上記実情に鑑みてなされたもので、従来の回路シミュレーションに代わる新規なノイズ耐性評価方法およびそれを実施するノイズ耐性評価装置であって、大規模な半導体集積回路であっても実質的なノイズ耐性評価が短時間で可能な半導体集積回路のノイズ耐性評価方法およびノイズ耐性評価装置を提供することを目的としている。請求項1に記載の発明は、半導体集積回路のノイズに対する耐性を評価する半導体集積回路のノイズ耐性評価方法であって、前記半導体集積回路の回路図から、回路ネットリストを作成する第1のステップと、前記回路ネットリストにある能動素子を高周波的に等価な受動素子回路に置き換えて、置換回路ネットリストを作成する第2のステップと、前記置換回路ネットリストから、前記置き換え前のトランジスタの制御端子に該当する制御ノードを抽出する第3のステップと、前記置換回路ネットリストから所定のノードを選択して、ノイズ注入ノードを設定する第4のステップと、所定周波数のノイズを設定し、前記置換回路ネットリストにおいて、互いに異なる前記制御ノードと前記ノイズ注入ノード間の経路のインピーダンスを計算する第5のステップと、前記制御ノード、前記ノイズ注入ノードおよび前記経路の各組み合わせにおける前記インピーダンスのリストを作成する第6のステップと、前記リストにおける前記インピーダンスの最小値から、前記半導体集積回路のノイズ耐性を判定する第7のステップとを有してなることを特徴としている。上記半導体集積回路のノイズ耐性評価方法は、従来の回路シミュレーションに代わる新規なノイズ耐性評価方法である。上記ノイズ耐性評価方法では、ノイズの伝播経路と該経路のインピーダンスを解析することにより、回路シミュレータSPICEを基本的に用いることなく、半導体集積回路を構成している各トランジスタのノイズによる誤動作発生の可能性を短時間で簡便に評価することができる。上記ノイズ耐性評価方法において、第1のステップ~第7のステップで行う各処理を、以下詳細に説明する。上記ノイズ耐性評価方法における第1のステップは、半導体集積回路の回路図から、回路ネットリストを作成するステップである。回路ネットリストは、評価対象とする半導体集積回路の回路トポロジー情報、すなわち該半導体集積回路を構成している各デバイス間の接続情報を記述したものである。上記第1のステップにおける回路ネットリストの作成は、シミュレーションを行う場合の基本的なステップであり、例えば従来の回路シミュレータSPICEを用いたノイズ耐性評価方法でも最初に行うステップである。次に、上記ノイズ耐性評価方法における第2のステップでは、第1のステップで作成した回路ネットリストにある能動素子を高周波的に等価な受動素子回路に置き換えて、置換回路ネットリストを作成する。従って、当該置換回路ネットリストでは、評価対象とする半導体集積回路が、全て受動素子からなる受動素子集積回路として記述され、それら全ての受動素子の接続情報が記述される。次に、上記ノイズ耐性評価方法における第3のステップでは、第2のステップで作成した置換回路ネットリストから、前記置き換え前のトランジスタの制御端子に該当する制御ノードを抽出する。尚、上記したトランジスタの制御端子は、バイポーラトランジスタであればベース端子であり、MOSトランジスタであればゲート端子である。第3のステップにおける制御ノードの抽出は、置換回路ネットリストにある全ての制御ノードを抽出してもよいし、例えば高増幅率や微少電流、微少電圧を扱うような誤動作が発生し易いと思われる一部の制御ノードを抽出するようにしてもよい。また、上記ノイズ耐性評価方法における第4のステップでは、第2のステップで作成した置換回路ネットリストから所定のノードを選択して、ノイズ注入ノードを設定する。第4のステップにおいて、例えば外部端子に該当するノードだけにノイズ注入ノードを設定すれば、外来ノイズに対する当該半導体集積回路のノイズ耐性を評価することになる。一方、例えば発振回路、クロック発生回路などのノイズが発生し易いと思われる置き換え前のトランジスタに該当する一部のノードだけにノイズ注入ノードを設定すれば、内部ノイズに対する当該半導体集積回路のノイズ耐性を評価することになる。尚、言うまでもなく、置換回路ネットリストにある全てのノードに対してノイズ注入ノードを設定するようにしてもよい。次に、上記ノイズ耐性評価方法における第5のステップで、所定周波数のノイズを設定し、第2のステップで作成した置換回路ネットリストにおいて、互いに異なる前記制御ノードと前記ノイズ注入ノード間の経路のインピーダンスを計算する。そして、第6のステップで、制御ノード、ノイズ注入ノードおよび経路の各組み合わせにおける上記インピーダンスの計算結果を集積して、インピーダンスのリストを作成する。上記第5のステップにおけるインピーダンスの計算は、互いに異なる制御ノードとノイズ注入ノードに対して、後述するように、ライン経路毎にインピーダンスを計算してもよいし、ネット経路の合成インピーダンスとして計算するようにしてもよい。最後に、上記ノイズ耐性評価方法における第7のステップで、上記リストにおけるインピーダンスの最小値から、当該半導体集積回路のノイズ耐性を判定する。すなわち、上記リストにおけるインピーダンスの最小値が所定の基準値より小さい場合には、ノイズ耐性無しと判定して、上記第1のステップまで戻り、当該半導体集積回路の回路図を修正する。そして、修正した回路図について、上記した第1のステップ~第7のステップを繰り返し、ノイズ耐性評価を継続する。そして、最終的に、第6のステップで作成したリストにおけるインピーダンスの最小値が第7のステップで所定の基準値より大きくなった場合に、ノイズ耐性有りと判定して、当該半導体集積回路のノイズ耐性評価を終了する。以上のように、上記した半導体集積回路のノイズ耐性評価方法は、ノイズの伝播経路と該経路のインピーダンスを解析することにより半導体集積回路のノイズ耐性を評価するもので、従来のノイズ耐性評価方法のように、回路シミュレータSPICEによる回路シミュレーションを実施するものではない。このため、従来の回路シミュレーションによるノイズ耐性評価方法のように大規模な解析を実施する必要がなく、限られた設計期間のなかで、効率的にノイズ耐性を評価することが可能である。以上のようにして、上記半導体集積回路のノイズ耐性評価方法は、従来の回路シミュレーションに代わる新規なノイズ耐性評価方法であって、大規模な半導体集積回路であっても実質的なノイズ耐性評価が短時間で可能な半導体集積回路のノイズ耐性評価方法とすることができる。上記半導体集積回路のノイズ耐性評価方法は、短時間でノイズ耐性についての評価が可能であることから、請求項2に記載のように、前記半導体集積回路のレイアウト図を作成して、該レイアウト図から寄生素子を抽出し、前記第1のステップにおいて、前記寄生素子を含めた回路ネットリストを作成することが好ましい。これによって、寄生素子を含めた高周波信号ノイズの伝播経路についてのノイズ耐性評価を実施することとなり、該半導体集積回路のノイズ耐性をより正確に評価することができる。上記半導体集積回路のノイズ耐性評価方法においては、例えば請求項3に記載のように、前記第3のステップにおいて、前記置換回路ネットリストから、全ての制御ノードを抽出して、該半導体集積回路に存在する全てのトランジスタについてのノイズ耐性を評価することができる。また、請求項4に記載のように、前記第3のステップにおいて、前記置換回路ネットリストから、所定の制御ノードを選択して抽出し、該半導体集積回路に存在するトランジスタの中で例えば増幅率が高くて誤動作が発生し易いと考えられるトランジスタを選択してノイズ耐性を評価するようにしてもよい。上記半導体集積回路のノイズ耐性評価方法においては、請求項5に記載のように、前記第4のステップにおいて、前記置換回路ネットリストから全てのノードを選択して、ノイズ注入ノードを設定することができる。これによれば、該半導体集積回路の外部端子から伝播する外来ノイズおよび該半導体集積回路にある特定のトランジスタが発生する内部ノイズの両者について、ノイズ耐性を評価することが可能である。また、内部ノイズによる誤動作発生の可能性はないと考えられる場合には、請求項6に記載のように、前記第4のステップにおいて、前記置換回路ネットリストから外部端子のノードを選択して、ノイズ注入ノードを設定するようにしてもよい。これによれば、該半導体集積回路の外部端子から伝播する外来ノイズだけについて、ノイズ耐性を評価することができる。上記半導体集積回路のノイズ耐性評価方法においては、請求項7に記載のように、前記第5のステップにおいて、前記制御ノードとノイズ注入ノード間のネット経路の合成インピーダンスを計算し、前記第6のステップにおいて、前記制御ノードおよび前記ノイズ注入ノードの各組み合わせにおける前記合成インピーダンスのリストを作成することが好ましい。これによれば、後述する請求項10に記載の制御ノードとノイズ注入ノード間のライン経路のインピーダンスを計算する方法に較べて、実際には制御ノードとノイズ注入ノード間のネット経路において各ライン経路に分散して伝播するノイズを、より忠実に反映する。このため、より正確なノイズ耐性評価が可能である。この場合、前記合成インピーダンスは、例えば請求項8に記載のように、回路シミュレータを用いて、前記制御ノードとノイズ注入ノードに所定の交流電位差もしくは交流電流を与え、該制御ノードとノイズ注入ノード間に流れる全電流もしくは該ノード間の電位差から簡単に計算することが可能であり、前記合成インピーダンスのリストの作成が容易である。また、前記合成インピーダンスは、請求項9に記載のように、ハードウェア記述言語を用いて、前記制御ノードとノイズ注入ノードに所定の交流電位差もしくは交流電流を与え、該制御ノードとノイズ注入ノード間に流れる全電流もしくは該ノード間の電位差から計算することも可能である。請求項8に記載の回路シミュレータを用いる方法では、一つのノイズの伝播経路に対して、ノイズの伝播方向を識別して取り扱うことができない。このため、回路シミュレータを用いる方法では、第2のステップにおいて例えばダイオードを受動素子に置き換える場合に、順方向のノイズ伝播と逆方向のノイズ伝播のいずれかを選択して置き換える必要がある。これに対して、請求項9に記載のハードウェア記述言語を用いる方法では、一つのノイズの伝播経路に対して、ノイズの伝播方向を識別して取り扱うことが可能である。このため、請求項9に記載のハードウェア記述言語を用いる方法は、請求項8に記載の回路シミュレータを用いる方法に較べて、より正確なノイズ耐性評価が可能である。一方、制御ノードとノイズ注入ノード間のネット経路において、ノイズが伝播し易いライン経路やノイズが伝播し難いライン経路をある程度特定できる場合には、請求項10に記載のように、前記第5のステップにおいて、前記制御ノードとノイズ注入ノード間のライン経路のインピーダンスを計算し、前記第6のステップにおいて、前記制御ノード、前記ノイズ注入ノードおよび前記ライン経路の各組み合わせにおける前記インピーダンスのリストを作成するようにしてもよい。また、上記半導体集積回路のノイズ耐性評価方法においては、請求項11に記載のように、前記置換回路ネットリストの接地GNDノードおよび電源ノードを、交流的に0電位に設定されたAC接地ノードとしてもよい。上記したGNDノードおよび電源ノードは、例えばIC端子のGND端子や電源端子で、これらのIC端子がICの外部で低インピーダンスとなっている場合に、交流的に0電位に設定可能なAC接地ノードとすることができる。上記AC接地ノードは、GNDノードと電源ノードに限らず、次のようなノードであってもよい。例えば、IC内の各回路ブロックにおけるGND端子と電源端子で、これらがそのままIC端子を介してICの外に接続され、これらのIC端子がICの外部で低インピーダンスとなっている場合である。また、外部に大容量コンデンサ数μF以上が付加されるその他のIC端子や各回路ブロックの端子を、あるいはシリコンSi基板が確実に接地GNDされている場合にはSi基板ノードを、AC接地ノードとしてもよい。尚、上記した各ノードは、個別にAC接地ノードとすることもできるし、全てのノードをAC接地ノードとすることもできる。上記のようにAC接地ノードを設定することで、評価するノイズの伝播経路の数を削減できるため、第5のステップにおけるインピーダンスの計算が容易になる。また、上記半導体集積回路のノイズ耐性評価方法においては、請求項12に記載のように、前記半導体集積回路が、一つの半導体チップに形成されている全体回路であってもよいし、請求項13に記載のように、前記半導体集積回路が、一つの半導体チップに形成されている全体回路の構成要素である、回路ブロックであってもよい。上記半導体集積回路のノイズ耐性評価方法においては、請求項14に記載のように、前記第5のステップにおいて設定するノイズの周波数を所定の周波数範囲で変化させ、前記制御ノードとノイズ注入ノード間の経路のインピーダンスを計算して、該インピーダンスの周波数依存性を評価することが好ましい。これによれば、一点のノイズ周波数だけでノイズ耐性を評価する場合に較べて、より確実なノイズ耐性の評価が可能となる。また、上記のように制御ノードとノイズ注入ノード間の各インピーダンスの周波数依存性を評価することで、ノイズの各伝播経路が、容量性、抵抗性、あるいは誘導性のいずれであるかを判別することができる。すなわち、伝播経路のインピーダンスがノイズ周波数に反比例する場合、容量性であり、伝播経路のインピーダンスがノイズ周波数に依存しない場合、抵抗性であり、伝播経路のインピーダンスがノイズ周波数に比例する場合、誘導性である。ノイズの伝播経路が容量性、抵抗性、あるいは誘導性のいずれであるかを判別することで、次に示す伝播経路の特性に合致した適切かつ確実なノイズ対策を実施することが可能となる。例えば、上記半導体集積回路のノイズ耐性評価方法においては、請求項15に記載のように、前記第7のステップにおいてノイズ耐性無しと判定された前記制御ノードと前記ノイズ注入ノードの組み合わせについて、前記制御ノードと交流的に0電位に設定されたAC接地ノード間に、所定のインピーダンスのノイズ対策素子を挿入するようにしてもよい。この場合、請求項16に記載のように、前記第7のステップにおいてノイズ耐性無しと判定された前記制御ノードと前記ノイズ注入ノードの組み合わせについて、前記経路のインピーダンスが周波数に反比例する容量性である場合には、前記置き換え前のトランジスタについて、前記制御ノードと前記AC接地ノード間の対地インピーダンスを計算し、前記ノイズ対策素子として、前記対地インピーダンスの最小値より小さなインピーダンスの容量を、前記制御ノードと前記AC接地ノードの間に挿入することが好ましい。制御ノードは、前述したようにバイポーラトランジスタのベースやMOSトランジスタのゲートであり、上記した対地インピーダンスは、一般的に大きな値となる。従って、ノイズの伝播する経路が容量性である場合には、トランジスタの対地インピーダンスより小さなインピーダンスの容量を制御ノードとAC接地ノードの間に挿入する。これにより、制御ノードに到達したノイズをAC接地ノードへ逃がす新たな経路が配置されることとなり、ノイズによる該トランジスタの誤動作等を抑制することができる。制御ノードとAC接地ノードの間に挿入する容量のインピーダンスが十分に小さい場合には、該制御ノードは、ノイズに対して擬似的にAC接地された状態となる。ノイズ対策を実施する場合、上記と異なり、ノイズ注入ノードにノイズ対策容量を付加してAC接地ノードと接続し、ノイズ注入ノードに注入されたノイズをなるべく早くAC接地ノードへ逃がす方法も考えられる。しかしながら、ノイズ対策容量をノイズ注入ノードに付加する方法は、ノイズ注入ノードに注入されるノイズが減衰していないため、大きな値の容量が必要である。これに対して、上記のノイズ耐性無しと判定されたノイズの影響を受け易いトランジスタの制御ノードにノイズ対策容量を付加する方法は、ノイズ注入ノードから制御ノードまでの伝播経路のインピーダンスでノイズが減衰されるため、より小さな値の容量であってよい。尚、前記置き換え前のトランジスタについて計算する対地インピーダンスは、例えば、回路シミュレータSPICEを用いて計算することができる。また、例えば請求項17に記載のように、前記置き換え後における前記制御ノードとAC接地ノード間のネット経路の合成インピーダンスとしてもよい。また、請求項18に記載のように、前記第7のステップにおいてノイズ耐性無しと判定された前記制御ノードと前記ノイズ注入ノードの組み合わせについて、前記経路のインピーダンスが周波数に依存しない抵抗性、または周波数に比例して増大する誘導性である場合には、前記ノイズ対策素子として、抵抗およびインダクタンスの少なくとも一方を前記制御ノードの前段に直列に挿入すると共に、容量を前記制御ノードと前記AC接地ノード間に挿入し、前記抵抗およびインダクタンスの少なくとも一方と前記容量とで、ローパスフィルタを構成することが好ましい。上記のようにノイズの伝播する経路が抵抗性あるいは誘導性である場合には、抵抗およびインダクタンスの少なくとも一方を制御ノードの前段に直列に挿入し、制御ノードまでの経路インピーダンスが十分に高くなるようにして、ノイズの減衰を大きくする。また、前記抵抗およびインダクタンスの少なくとも一方と前記制御ノードとAC接地ノード間に挿入した容量とで、ローパスフィルタを構成する。これによれば、前記抵抗およびインダクタンスの少なくとも一方と前記容量の値を適宜設定することにより、問題となる高周波のノイズ成分をカットして、該ノイズ成分のトランジスタへの伝達を抑制することができる。尚、ノイズの伝播する経路が抵抗性である場合、前記抵抗を制御ノードの前段に直列に挿入することなく、制御ノードとAC接地ノード間に挿入した容量と抵抗性の前記経路のインピーダンスとで、ローパスフィルタを構成することも可能である。請求項19~21に記載の発明は、上記したノイズ耐性評価方法を実施する、半導体集積回路のノイズ耐性評価装置に関する。請求項19に記載のノイズ耐性評価装置は、請求項1に記載のノイズ耐性評価方法を実施する半導体集積回路のノイズ耐性評価装置であって、前記半導体集積回路の回路図から得られる回路情報を基にして、前記回路ネットリストを作成する回路ネットリスト作成部と、能動素子から受動素子回路への置換情報を基にして、前記回路ネットリストにある能動素子を高周波的に等価な受動素子回路に置き換えて、前記置換回路ネットリストを作成する置換回路ネットリスト作成部と、前記置換回路ネットリストから、前記置き換え前のトランジスタの制御端子に該当する前記制御ノードを抽出する制御ノード抽出部と、前記置換回路ネットリストから所定のノードを選択して、前記ノイズ注入ノードを設定するノイズ注入ノード設定部と、前記所定周波数のノイズを設定するノイズ周波数設定部と、前記置換回路ネットリストにおいて、互いに異なる前記制御ノードと前記ノイズ注入ノード間の前記経路のインピーダンスを計算する経路インピーダンス計算部と、前記制御ノード、前記ノイズ注入ノードおよび前記経路の各組み合わせにおける前記インピーダンスのリストを作成するインピーダンスリスト作成部と、前記リストにおける前記インピーダンスの最小値から、前記半導体集積回路のノイズ耐性を判定するノイズ耐性判定部とを有してなることを特徴としている。これにより、請求項1に記載の半導体集積回路のノイズ耐性評価方法を実施することができる。請求項20に記載のノイズ耐性評価装置は、さらに、前記半導体集積回路のレイアウト図から得られるレイアウト情報を基にして、該レイアウト情報から寄生素子を抽出する寄生素子抽出部を有してなり、前記回路ネットリスト作成部において、前記寄生素子を含めた前記回路ネットリストを作成することを特徴としている。これにより、請求項2に記載の半導体集積回路のノイズ耐性評価方法を実施することができる。また、請求項21に記載のノイズ耐性評価装置は、上記ノイズ耐性評価装置が、前記ノイズ耐性判定部においてノイズ耐性無しと判定された前記制御ノードと前記ノイズ注入ノードの組み合わせについて、ノイズ対策回路制約情報を基にして、前記制御ノードと交流的に0電位に設定されたAC接地ノード間に、所定のインピーダンスのノイズ対策素子を挿入するノイズ対策回路作成部を有してなることを特徴としている。これにより、請求項15に記載の半導体集積回路のノイズ耐性評価方法を実施することができる。尚、請求項19~21に記載のノイズ耐性評価装置を用いて実施する半導体集積回路のノイズ耐性評価方法によって得られる効果については、前述したとおりであり、その説明は省略する。以下、本発明を実施するための形態を、図に基づいて説明する。図1は、本発明に係る半導体集積回路のノイズ耐性評価方法の基本的な構成を示した図で、ノイズ耐性評価方法100の概略を示したフロー図である。尚、図1のノイズ耐性評価方法100にある各処理ステップにおいて、図29に示した従来のノイズ耐性評価方法90にある処理ステップと同じ処理を行うものについては、同じ符号を付した。また、図2は、図1に示した半導体集積回路のノイズ耐性評価方法100を実施するためのノイズ耐性評価装置の一例で、ノイズ耐性評価装置200の構成を示した図である。図1に示す半導体集積回路のノイズ耐性評価方法100は、ステップS1で設計した半導体集積回路の回路図から、回路ネットリストを作成する第1のステップS11と、前記回路ネットリストにある能動素子を高周波的に等価な受動素子回路に置き換えて、置換回路ネットリストを作成する第2のステップS12と、前記置換回路ネットリストから、前記置き換え前のトランジスタの制御端子に該当する制御ノードを抽出する第3のステップS13と、前記置換回路ネットリストから所定のノードを選択して、ノイズ注入ノードを設定する第4のステップS14と、所定周波数のノイズを設定し、前記置換回路ネットリストにおいて、互いに異なる前記制御ノードと前記ノイズ注入ノード間の経路のインピーダンスを計算する第5のステップS15と、前記制御ノード、前記ノイズ注入ノードおよび前記経路の各組み合わせにおける前記インピーダンスのリストを作成する第6のステップS16と、前記リストにおける前記インピーダンスの最小値から、前記半導体集積回路のノイズ耐性を判定する第7のステップS17とを有している。そして、第7のステップS17においてノイズ耐性無しと判定された場合には、ステップS1に戻って回路図を修正し、第1のステップS11以降の各処理を繰り返す。また、第7のステップS17においてノイズ耐性有りと判定された場合には、ステップS4に進み、半導体集積回路のノイズ耐性評価を終了する。また、図2に示す半導体集積回路のノイズ耐性評価装置200は、図1に示したノイズ耐性評価方法100を実施する半導体集積回路のノイズ耐性評価装置であって、半導体集積回路の回路図から得られる回路情報M1を基にして、前記回路ネットリストを作成する回路ネットリスト作成部M11と、能動素子から受動素子回路への置換情報M2を基にして、前記回路ネットリストにある能動素子を高周波的に等価な受動素子回路に置き換えて、前記置換回路ネットリストを作成する置換回路ネットリスト作成部M12と、前記置換回路ネットリストから、前記置き換え前のトランジスタの制御端子に該当する前記制御ノードを抽出する制御ノード抽出部M13と、前記置換回路ネットリストから所定のノードを選択して、前記ノイズ注入ノードを設定するノイズ注入ノード設定部M14と、前記所定周波数のノイズを設定するノイズ周波数設定部M15aと、前記置換回路ネットリストにおいて、互いに異なる前記制御ノードと前記ノイズ注入ノード間の前記経路のインピーダンスを計算する経路インピーダンス計算部M15bと、前記制御ノード、前記ノイズ注入ノードおよび前記経路の各組み合わせにおける前記インピーダンスのリストを作成するインピーダンスリスト作成部M16と、前記リストにおける前記インピーダンスの最小値から、前記半導体集積回路のノイズ耐性を判定するノイズ耐性判定部M17とを有している。これにより、図1に示した半導体集積回路のノイズ耐性評価方法100を実施することができる。図1に示す半導体集積回路のノイズ耐性評価方法100は、図29に示した従来のノイズ耐性評価方法90に代わる新規なノイズ耐性評価方法である。図1のノイズ耐性評価方法100では、ノイズの伝播経路と該経路のインピーダンスを解析することにより、回路シミュレータSPICEを基本的に用いることなく、半導体集積回路を構成している各トランジスタのノイズによる誤動作発生の可能性を短時間で簡便に評価することができる。図1に示すノイズ耐性評価方法100は、ノイズの伝播経路のインピーダンスを解析して、ノイズが伝播しやすい制御ノードを抽出することが目的である。該制御ノードは、例えばバイポーラトランジスタやMOSトランジスタのデバイスであれば、ベースやゲートであり、アンプやコンパレータの回路ブロックレベルであれば、感度が高い入力端子である。これら制御ノードを複数ピックアップした上で、その複数のピックアップした制御ノードに対してノイズ伝播の容易性の順位付けを行うのが、図1に示す半導体集積回路のノイズ耐性評価方法100である。次に、図1のノイズ耐性評価方法100において、第1のステップS11~第7のステップS17で行う各処理を、具体例を参照しながら、以下詳細に説明する。図1のノイズ耐性評価方法100における第1のステップS11は、半導体集積回路の回路図から、回路ネットリストを作成するステップである。図3は、回路図の一例で、以後の説明を分かり易くするため、簡単なアナログ回路のコンパレータ回路10の回路図を例示している。図3で例示したように、回路図においては、能動素子であるトランジスタおよび受動素子である抵抗や容量などのデバイスの接続が示される。尚、図1に示す半導体集積回路のノイズ耐性評価方法100は、アナログ回路に限らず、論理回路等のデジタル回路にも適用できる。また、図1のノイズ耐性評価方法100で実際に評価対象とする半導体集積回路は、大規模なLSIである。このため、図1のノイズ耐性評価方法100で取り扱う回路図も、図3のような簡単な回路図ではなく、アナログ回路やデジタル回路が複合した大規模な回路図である。図4は、回路ネットリストの一部を例示した図である。また、図5は、図4の一点鎖線で囲った部分を例にして、各デバイスの接続情報を説明した図である。図1の第1のステップS11で作成する回路ネットリストは、回路図から生成されるテキストデータ以後、回路図データとも呼ぶで、評価対象とする半導体集積回路の回路トポロジー情報、すなわち該半導体集積回路を構成している各デバイスの接続情報を記述したものである。図1の第1のステップS11における回路ネットリストの作成は、シミュレーションを行う場合の基本的なステップであり、例えば図29に示した従来のノイズ耐性評価方法90のように、回路シミュレータSPICEを用いたノイズ耐性評価方法でも最初に行うステップである。次に、図1のノイズ耐性評価方法100における第2のステップS12では、第1のステップS11で作成した回路ネットリストにある能動素子を高周波的に等価な受動素子回路に置き換えて、置換回路ネットリストを作成する。図6は、上記能動素子から高周波的に等価な受動素子回路への置き換えの一例を示した図である。図6aは、抵抗、インダクタンスおよび容量の各受動素子であり、上記置き換えは行わない。抵抗のインピーダンスは、高周波ノイズの周波数ωに依存しないが、インダクタンスと容量のインピーダンスは、記号の括弧内に示したように、周波数ωに依存する。尚、次に示す図6b~dのダイオード、MOSトランジスタおよびバイポーラトランジスタの置き換えに用いている容量のインピーダンスも、高周波ノイズの周波数ωに依存する。回路ネットリスト置換回路ネットリストにおいて、周波数領域を|Z|=|RjωL1/jωC|で定義した後、抵抗は、スルーと指定し、R値を加算する。インダクタンスは、スルーと指定し、L値を加算する。容量は、スルーと指定し、C値を加算する。図6bは、能動素子のダイオードである。ダイオードは、ノイズの伝播方向で置き換え方が異なり、順方向はゼロ抵抗に、逆方向は容量に置き換える。ダイオードから高周波的に等価な受動素子回路への該置き換えを、表右の白抜き矢印で示したように、四角で囲った記号と伝播方向を示す矢印で図示している。置換回路ネットリストにおいて、例えば、ダイオードの順方向は、スルーと指定し、値は加算しない。ダイオードの逆方向は、スルーと指定し、容量Cj値を加算する。尚、一般的に容量Cjの値は小さいため、逆方向は伝播せずに指定してもよい。図6cは、能動素子のMOSトランジスタである。MOSトランジスタは、ソース-ドレイン間を抵抗で置き換え、ゲート-ドレイン間およびゲート-ソース間を容量で置き換える。MOSトランジスタでは、ノイズの伝播方向に対する依存性はなくてよい。置換回路ネットリストにおいて、例えば、MOSトランジスタのドレインD-ソースS間は、スルーと指定し、オン抵抗R_ON値を加算する。MOSトランジスタのゲートG-ドレインD間およびゲートG-ソースS間は、それぞれ、スルーと指定し、容量Cgd値および容量Cgs値を加算する。また、図6cの置き換えに限らず、例えば、D→S方向は、スルーと指定し値は加算せず、S→D方向は、スルーと指定しオン抵抗R_ON値を加算し、G→DとG→Sは伝播せずに指定してもよい。図6dは、能動素子のバイポーラトランジスタである。バイポーラは、エミッタ-コレクタ間を抵抗で置き換え、ベース-コレクタ間を容量で置き換える。バイポーラトランジスタのベース-エミッタ間は、ノイズの伝播方向で置き換え方が異なり、ベースからエミッタ方向はゼロ抵抗に、エミッタからベース方向は容量に置き換える。置換回路ネットリストにおいて、例えば、バイポーラトランジスタのベースB→エミッタE方向は、スルーと指定し値は加算しない。逆のエミッタE→ベースB方向は、スルーと指定し、容量Cbe値を加算する。バイポーラトランジスタのコレクタC-エミッタE間は、スルーと指定し、オン抵抗R_ON値を加算する。ベースB-コレクタC間は、スルーと指定し、容量Cbc値を加算する。また、図6dの置き換えに限らず、例えば、B→E方向は、スルーと指定して値は加算せず、E-C間は、スルーと指定してオン抵抗R_ON値を加算し、B→C方向は、伝播せずと指定し、C→B方向は、スルーと指定してオン抵抗R_ON値を加算するようにしてもよい。MOSトランジスタやバイポーラトランジスタでは、オン状態とオフ状態の違いやオン抵抗および接合容量等が動作点により異なってくるため、適宜選択して、上記受動素子回路への置き換えを行う。尚、能動素子から受動素子への置き換えのルールは、上記の手法に限ったものでない。例えば、ノイズ無しの通常状態で事前にSPICEシミュレーションを実施して各ノードの動作点をモニタし、このモニタした動作点の情報を事前に準備した動作点-抵抗、動作点-容量の関係を記載したテーブルに照らし合わせる方法で、各動作点に対応する抵抗値、容量値を一意的に選択するようにしてもよい。図7は、デバイス特性を考慮したMOSトランジスタの受動素子への置き換えを具体的に説明する図である。図7aは、基板電位Vbをパラメータとして、MOSトランジスタのゲート電圧Vgとドレイン電流Idの関係を示した図であり、図7bは、ゲート電圧Vgをパラメータとして、MOSトランジスタのドレイン電位Vdとドレイン電流Idの関係を示した図である。例えば、図7bに示す動作点MのMOSトランジスタでは、ドレインD-ソースS間を、ON抵抗Rds=3.5[V]/6.3[A]=0.56[Ω]で置き換える。MOSトランジスタであれば、回路シミュレーションを用いて、ソースS、ドレインD、ゲートGの各動作点から、より精密に電流値をインピーダンスに置き換えることが可能である。前述した回路図ネットリストを用いて回路シミュレーションを実施すれば、安定点における各ノードの動作点を、動作点データとしてリスト化することができる。この動作点データを入力することで、デバイス特性データから読み取られる各動作点に対応したインピーダンスを定義することが可能である。また、ゲートG-ドレインD間およびゲートG-ソースS間の寄生容量は、回路シミュレーションのトランジスタパラメータにより与えられ、これも同様にインピーダンスに置き換えることができる。上記の回路図データ回路ネットリスト、動作点データある時間における各ノード、各トランジスタのバイアス点の規定、デバイス特性データノイズ周波数を設定して得られる、動作点データに対応したトランジスタのインピーダンス値を組み合わせることで、能動素子を含まない受動素子だけからなる等価回路において、後述するインピーダンスチェックを実施することができる。図8は、図6に示した能動素子の置き換え例をもとにして、図3に示したコンパレータ回路10の能動素子を高周波的に等価な受動素子回路へ置き換えた、置換回路図13aである。従って、図1のノイズ耐性評価方法100において第2のステップS12で作成する置換回路ネットリストは、図3のコンパレータ回路10の例を参照して説明すると、図8の置換回路図13aの回路ネットリストである。具体的には、図4で示したような図3のコンパレータ回路10の回路ネットリストに対して、該回路ネットリストにある能動素子を図6に示した能動素子の置き換え表をもとにして、高周波的に等価な受動素子回路に置き換えた、置換回路ネットリストを作成する。従って、当該置換回路ネットリストでは、評価対象とする半導体集積回路が、全て受動素子からなる受動素子集積回路として記述され、それら全ての受動素子の接続情報が記述される。次に、図1のノイズ耐性評価方法100における第3のステップS13では、第2のステップS12で作成した置換回路ネットリストから、置き換え前のトランジスタの制御端子に該当する制御ノードを抽出する。尚、該制御ノードの抽出は、図1のステップS1における半導体集積回路の回路図の段階で、あるいは第1のステップS11における回路ネットリストの作成段階で、予め抽出するようにしてもよい。上記したトランジスタの制御端子は、バイポーラトランジスタであればベース端子であり、MOSトランジスタであればゲート端子である。図3のコンパレータ回路10と図8の置換回路図13aの例では、制御ノードT1~T8が示されている。上記第3のステップS13における制御ノードの抽出は、置換回路ネットリストにある全ての制御ノードを抽出してもよいし、例えば高増幅率や微少電流、微少電圧を扱うような誤動作が発生し易いと思われる一部の制御ノードを抽出するようにしてもよい。また、図1のノイズ耐性評価方法100における第4のステップS14では、第2のステップで作成した置換回路ネットリストから所定のノードを選択して、ノイズ注入ノードを設定する。尚、該ノイズ注入ノードの設定は、図1のステップS1における半導体集積回路の回路図の段階で、あるいは第1のステップS11における回路ネットリストの作成段階で、予め設定するようにしてもよい。図3のコンパレータ回路10と図8の置換回路図13aの例では、ノイズ注入ノードP1~P4が示されている。上記第4のステップS14において、例えば外部端子に該当するノードだけにノイズ注入ノードを設定すれば、外来ノイズに対する当該半導体集積回路のノイズ耐性を評価することになる。一方、例えば発振回路、クロック発生回路などのノイズが発生し易いと思われる置き換え前のトランジスタに該当する一部のノードだけにノイズ注入ノードを設定すれば、内部ノイズに対する当該半導体集積回路のノイズ耐性を評価することになる。尚、言うまでもなく、置換回路ネットリストにある全てのノードに対してノイズ注入ノードを設定するようにしてもよい。次に、図1のノイズ耐性評価方法100における第5のステップS15で、所定周波数のノイズを設定し、第2のステップS12で作成した置換回路ネットリストにおいて、互いに異なる前記制御ノードと前記ノイズ注入ノード間の経路のインピーダンスを計算する。尚、ノイズ周波数の設定は、図1における第5のステップS15より前の段階であれば、どのステップで設定してもよい。そして、次の第6のステップS16で、制御ノード、ノイズ注入ノードおよび経路の各組み合わせにおける上記インピーダンスの計算結果を集積して、インピーダンスのリストを作成する。最後に、図1のノイズ耐性評価方法100における第7のステップS17で、上記リストにおけるインピーダンスの最小値から、当該半導体集積回路のノイズ耐性を判定する。すなわち、上記リストにおけるインピーダンスの最小値が所定の基準値より小さい場合には、ノイズ耐性無しと判定して、ステップS1に戻り、当該半導体集積回路の回路図を修正する。そして、修正した回路図について、上記した第1のステップS11~第7のステップS17を繰り返し、ノイズ耐性評価を継続する。そして、最終的に、第6のステップS16で作成したリストにおけるインピーダンスの最小値が第7のステップS17で所定の基準値より大きくなった場合に、ノイズ耐性有りと判定して、ステップS4に進み、当該半導体集積回路のノイズ耐性評価を終了する。以上のように、図1に示した半導体集積回路のノイズ耐性評価方法100は、ノイズの伝播経路と該経路のインピーダンスを解析することにより半導体集積回路のノイズ耐性を評価するもので、図29に示した従来のノイズ耐性評価方法90のように、回路シミュレータSPICEによる回路シミュレーションを実施するものではない。このため、従来の回路シミュレーションによるノイズ耐性評価方法のように大規模な解析を実施する必要がなく、限られた設計期間のなかで、効率的にノイズ耐性を評価することが可能である。次に、上記したノイズ耐性評価方法100における第5のステップS15のインピーダンス計算について、より詳細に説明する。上記第5のステップS15におけるインピーダンスの計算は、互いに異なる制御ノードとノイズ注入ノードに対して、以下に示すように、ライン経路毎にインピーダンスを計算してもよいし、ネット経路の合成インピーダンスとして計算するようにしてもよい。図9は、上記ライン経路毎にインピーダンスを計算する場合について、図1に示した第3のステップS13~第6のステップS16で行う処理をより詳細に示した、詳細フロー20である。図9に示す詳細フロー20では、図1の第3のステップS13に該当するステップS13aにおいて、A個の制御ノードTaを抽出する。次に、図1の第4のステップS14に該当するステップS14aにおいて、B個のノイズ注入ノードPbを設定する。次に、ステップS15aにおいて、特定の制御ノードTaとノイズ注入ノードPbに対して、C個のライン経路Lcを抽出する。尚、ライン経路Lcを抽出する場合には、ノイズの伝播経路がループしないようにする。また、同じノードや同じ素子について、2度以上通過しないという条件を与えるようにしてもよい。図10は、図8の置換回路図13aにおいて、制御ノードT7とノイズ注入ノードP1に対して、破線で示した2本のライン経路L1,L2を例示した図である。図9の詳細フロー20におけるステップS15bでは、周波数ωのノイズ高周波を設定し、ライン経路Lcのインピーダンスを計算する。図10では、ライン経路L1,L2のインピーダンスZ1,Z2を例示しており、それぞれ、Z1=R111/jωC11,Z2=R21R22R23である。尚、並列接続されている素子のインピーダンスは、縮退させてもよい。一つのライン経路についてステップS15bのインピーダンス計算が終了すると、次にステップS15c,S15dに進んで、ライン経路を変えながらステップS15bのインピーダンス計算を繰り返し、特定の制御ノードTaとノイズ注入ノードPbに対して抽出したライン経路の全てC本のインピーダンス値を算出する。特定の制御ノードTaとノイズ注入ノードPbについて、ステップS15a~ステップS15dの一連の処理が終了すると、次にステップS15e,S15fに進んで、ノイズ注入ノードPbを変えながら、ステップS15a~ステップS15dの一連の処理を繰り返す。そして、特定の制御ノードTaと設定した全てB個のノイズ注入ノードPbについて、抽出した各ライン経路のインピーダンス値を算出する。同様に、特定の制御ノードTaについて、ステップS14a~ステップS15fの一連の処理が終了すると、次にステップS15g,S15hに進んで、制御ノードTaを変えながら、ステップS14a~ステップS15fの一連の処理を繰り返す。そして、抽出した全てA個の制御ノードTaと設定した全てB個のノイズ注入ノードPbについて、抽出した各ライン経路のインピーダンス値を算出する。以上の一連の処理が終了すると、次にステップS16aに進んで、計算した全てのライン経路についてのインピーダンス値のリストを作成する。以上説明したように、図9に示す詳細フロー20では、図1のノイズ耐性評価方法100における第5のステップS15において、制御ノードとノイズ注入ノード間のライン経路のインピーダンスを計算し、第6のステップS16において、制御ノード、ノイズ注入ノードおよびライン経路の各組み合わせにおけるインピーダンスのリストを作成するようにしたものである。図9に示す詳細フロー20のように、ライン経路毎にインピーダンスを計算する場合には、置換回路ネットリスト半導体集積回路に存在する全てのライン経路についてのインピーダンス値のリストを作成してもよい。しかしながら、上記したライン経路毎にインピーダンスを計算する方法は、特定の制御ノードとノイズ注入ノード間においてノイズが伝播し易いライン経路やノイズが伝播し難いライン経路をある程度特定できる場合、図9のステップS15aで抽出するライン経路Lcが絞り込めるため、特に好適である。次に、図1のノイズ耐性評価方法100における第5のステップS15のインピーダンス計算について、互いに異なる制御ノードとノイズ注入ノードに対して、ネット経路の合成インピーダンスとして計算する場合を説明する。図11は、上記ネット経路の合成インピーダンスを計算する場合について、図1に示した第3のステップS13~第6のステップS16で行う処理をより詳細に示した、詳細フロー30である。尚、図11に示す詳細フロー30において、図9に示した詳細フロー20と同様の処理ステップについては、同じ符号を付した。図11に示す詳細フロー30では、図1の第3のステップS13に該当するステップS13aにおいて、A個の制御ノードTaを抽出する。次に、図1の第4のステップS14に該当するステップS14aにおいて、B個のノイズ注入ノードPbを設定する。上記ステップS13aとステップS14aまでは、図9に示した詳細フロー20と同様である。一方、図9に示した詳細フロー20では、ステップS15aで特定の制御ノードTaとノイズ注入ノードPbに対してC個のライン経路Lcを抽出し、ステップS15bで個々のライン経路Lcのインピーダンスを計算していた。これに対して、図11に示す詳細フロー30では、ステップS15iにおいて、周波数ωのノイズ高周波を設定し、特定の制御ノードTaとノイズ注入ノードPbに対して、ネット経路の合成インピーダンスを計算する。すなわち、図11に示す詳細フロー30では、図9に示した詳細フロー20のように特定の制御ノードTaとノイズ注入ノードPbに対して個々のライン経路Lcのインピーダンスを計算するのではなく、ノイズの伝播経路を制御ノードTaからノイズ注入ノードPbに繋がるネット経路として全体的に捉え、その合成インピーダンスを計算する。図12は、上記ネット経路によるノイズの伝播の様子を説明する図である。図12は、図8の置換回路図13aにおいて、ノイズ注入ノードP1に注入されたノイズが破線矢印で示したようにネット経路の各方向に分かれて流れ出し、各方向から制御ノードT7に達する様子を模式的に示している。図11の詳細フロー30におけるステップS15e以降の処理ステップは、図9の詳細フロー20と同様である。すなわち、図11の詳細フロー30において、特定の制御ノードTaとノイズ注入ノードPbについてのステップS15iの処理が終了すると、次にステップS15e,S15fに進んで、ノイズ注入ノードPbを変えながらステップS15iの処理を繰り返す。そして、特定の制御ノードTaと設定した全てB個のノイズ注入ノードPbについて、合成インピーダンス値を算出する。同様に、図11の詳細フロー30において、特定の制御ノードTaについてのステップS14a~ステップS15fにおける一連の処理が終了すると、次にステップS15g,S15hに進んで、制御ノードTaを変えながらステップS14a~ステップS15fにおける一連の処理を繰り返す。そして、抽出した全てA個の制御ノードTaと設定した全てB個のノイズ注入ノードPbについて、各ネット経路の合成インピーダンス値を算出する。以上の一連の処理が終了すると、次にステップS16bに進んで、計算した全てのネット経路についての合成インピーダンス値のリストを作成する。以上説明したように、図11に示す詳細フロー30では、図1のノイズ耐性評価方法100における第5のステップS15において、制御ノードとノイズ注入ノード間のネット経路の合成インピーダンスを計算し、第6のステップS16において、制御ノードおよびノイズ注入ノードの各組み合わせにおける合成インピーダンスのリストを作成する。図11に示す詳細フロー30のように制御ノードとノイズ注入ノード間のネット経路の合成インピーダンスを計算する方法によれば、前述した図9の詳細フロー20のように制御ノードとノイズ注入ノード間のライン経路のインピーダンスを計算する方法に較べて、実際には制御ノードとノイズ注入ノード間のネット経路において各ライン経路に分散して伝播するノイズを、より忠実に反映する。このため、より正確なノイズ耐性評価が可能である。図11の詳細フロー30のステップS15iにおける合成インピーダンスは、図1の第2のステップS12で作成した置換回路ネットリストから、ネット経路にある各受動素子のインピーダンスを合成して、直接計算することができる。一方、回路シミュレータやVerilog-AMSAnalogMixedSignal、VHDL-AMS等のハードウェア記述言語を用いて、制御ノードとノイズ注入ノードに所定の交流電位差もしくは交流電流を与え、該制御ノードとノイズ注入ノード間に流れる全電流もしくは該ノード間の電位差から簡単に計算することが可能であり、このほうが合成インピーダンスのリストの作成が容易である。図13は、上記回路シミュレータやハードウェア記述言語による合成インピーダンスの算出の様子を説明する図である。図13は、図8の置換回路図13aにおいて、ノイズ注入ノードP1と制御ノードT7にそれぞれ電位Vp,Vtを与え、ノイズ注入ノードP1から各方向に分かれて流れ出し、各方向から制御ノードT7に流れ込む全電流Iを実線で示している。該全電流Iを、回路シミュレータSPICEやハードウェア記述言語により求めることで、ノイズ注入ノードP1と制御ノードT7間の合成インピーダンスZ=Rを、算出式R=Vp-Vt/Iから簡単に求めることができる。尚、図13では、制御ノードとノイズ注入ノードに所定の交流電位差を与え、該制御ノードとノイズ注入ノード間に流れる全電流から合成インピーダンスを計算する方法を示した。しかしながらこれに限らず、制御ノードとノイズ注入ノードに所定の交流電流を与え、該ノード間の電位差から合成インピーダンスを計算するようにしてもよい。上記回路シミュレータを用いる方法とハードウェア記述言語を用いる方法では、次のような違いがある。回路シミュレータを用いる方法では、一つのノイズの伝播経路に対して、ノイズの伝播方向を識別して取り扱うことができない。このため、回路シミュレータを用いる方法では、図1の第2のステップS12において例えばダイオードを受動素子に置き換える場合に、図6bに示した順方向のノイズ伝播と逆方向のノイズ伝播のいずれかを選択して置き換える必要がある。図6dに示したバイポーラトランジスタのベース-エミッタ間も、同様に、選択しての置き換えが必要である。これに対して、Verilog-AMS等のハードウェア記述言語を用いる方法では、一つのノイズの伝播経路に対して、ノイズの伝播方向を識別して取り扱うことが可能である。このため、ハードウェア記述言語を用いる方法は、回路シミュレータを用いる方法に較べて、より正確なノイズ耐性評価が可能である。以上ようにして、図1のノイズ耐性評価方法100における第5のステップS15で図9に示したライン経路または図11に示したネット経路のインピーダンス計算を実施し、図1の第6のステップS16でライン経路のインピーダンスリストまたはネット経路の合成インピーダンスリストを作成すれば、次の第7のステップS17におけるノイズ耐性の判定に供することができる。前述したように、図1に示す半導体集積回路のノイズ耐性評価方法100おいては、第3のステップS13において、第2のステップS12で作成した置換回路ネットリストから、全ての制御ノードを抽出して、該半導体集積回路に存在する全てのトランジスタについてのノイズ耐性を評価することができる。また、第3のステップS13において、第2のステップS12で作成した置換回路ネットリストから、所定の制御ノードを選択して抽出し、該半導体集積回路に存在するトランジスタの中で、例えば増幅率が高くて誤動作が発生し易いと考えられるトランジスタを選択してノイズ耐性を評価するようにしてもよい。図1に示す半導体集積回路のノイズ耐性評価方法100おいては、第4のステップS14において、第2のステップS12で作成した置換回路ネットリストから全てのノードを選択して、ノイズ注入ノードを設定することができる。これによれば、該半導体集積回路の外部端子から伝播する外来ノイズおよび該半導体集積回路にある特定のトランジスタが発生する内部ノイズの両者について、ノイズ耐性を評価することが可能である。また、内部ノイズによる誤動作発生の可能性はないと考えられる場合には、第4のステップS14において、第2のステップS12で作成した置換回路ネットリストから外部端子のノードを選択して、ノイズ注入ノードを設定するようにしてもよい。これによれば、該半導体集積回路の外部端子から伝播する外来ノイズだけについて、ノイズ耐性を評価することができる。また、図1に示す半導体集積回路のノイズ耐性評価方法100おいては、第2のステップS12で作成した置換回路ネットリストの接地GNDノードおよび電源ノードを、交流的に0電位に設定されたAC接地ノードとしてもよい。上記したGNDノードおよび電源ノードは、例えばIC端子のGND端子や電源端子で、これらのIC端子がICの外部で低インピーダンスとなっている場合に、交流的に0電位に設定可能なAC接地ノードとすることができる。上記AC接地ノードは、GNDノードと電源ノードに限らず、次のようなノードであってもよい。例えば、IC内の各回路ブロックにおけるGND端子と電源端子で、これらがそのままIC端子を介してICの外に接続され、これらのIC端子がICの外部で低インピーダンスとなっている場合である。また、外部に大容量コンデンサ数μF以上が付加されるその他のIC端子や各回路ブロックの端子を、あるいはシリコンSi基板が確実に接地GNDされている場合にはSi基板ノードを、AC接地ノードとしてもよい。尚、上記した各ノードは、個別にAC接地ノードとすることもできるし、全てのノードをAC接地ノードとすることもできる。上記のように、GNDノードや電源ノードなど回路的にインピーダンスの低いノードに0V電位を与えてAC接地ノードとした上で、第5のステップS15を実施する。図14は、上記電源ノードおよびGNDノードに0電位を設定する場合を説明する図である。図14は、図8の置換回路図13aにおいて、電源ラインと接地GNDラインをAC接地して、電源ノードとGNDノードが共に0電位に設定されたAC接地ノードとなるようにしている。これによれば、図1のノイズ耐性評価方法100における第5のステップS15、すなわち図9の詳細フロー20におけるステップS15a~S15dや図11の詳細フロー30におけるステップS15iで評価するノイズの伝播経路の数を削減できるため、図1の第5のステップS15におけるインピーダンスの計算が容易になる。図15は、図1に示したノイズ耐性評価方法100の変形例で、ノイズ耐性評価方法101の概略を示したフロー図である。尚、図15のノイズ耐性評価方法101にある各処理ステップにおいて、図1に示したノイズ耐性評価方法100にある処理ステップと同じ処理を行うものについては、同じ符号を付した。また、図16は、図15に示した半導体集積回路のノイズ耐性評価方法101を実施するためのノイズ耐性評価装置の一例で、ノイズ耐性評価装置201の構成を示した図である。尚、図16に示すノイズ耐性評価装置201において、図2に示したノイズ耐性評価装置200と同様の部分については、同じ符号を付した。図15に示す半導体集積回路のノイズ耐性評価方法101は、図1に示したノイズ耐性評価方法100と比較して、ステップS1aで示したレイアウト図の作成と寄生素子の抽出処理が、ステップS1の後に付加されている。すなわち、図15に示すノイズ耐性評価方法101は、図1に示したノイズ耐性評価方法100に対して、半導体集積回路を構成する各素子のレイアウト情報を組み込んで、該半導体集積回路のより精密なノイズ耐性評価方法としたものである。従って、図15の第1のステップS11で作成する回路ネットリストには、半導体集積回路を構成している各素子の接続情報が記載されるだけでなく、各素子のレイアウトに起因して発生する各寄生素子の接続情報も付加して記載される。先に説明したように、図1に示した半導体集積回路のノイズ耐性評価方法100は、短時間でノイズ耐性についての評価が可能である。このことから、図15に示す半導体集積回路のノイズ耐性評価方法101のように、ステップS1aにおいて半導体集積回路のレイアウト図を作成して、該レイアウト図から寄生素子を抽出し、第1のステップS11において、前記寄生素子を含めた回路ネットリストを作成することが好ましい。これによって、寄生素子を含めた高周波信号ノイズの伝播経路についてのノイズ耐性評価を実施することとなり、該半導体集積回路のノイズ耐性をより正確に評価することができる。図16に示す半導体集積回路のノイズ耐性評価装置201は、図15に示したノイズ耐性評価方法101を実施する半導体集積回路のノイズ耐性評価装置であって、図2に示したノイズ耐性評価装置200の構成に追加して、前記半導体集積回路のレイアウト図から得られるレイアウト情報M1aaを基にして、該レイアウト情報M1aaから寄生素子を抽出する寄生素子抽出部M1abを有しており、回路ネットリスト作成部M11において、前記寄生素子を含めた前記回路ネットリストを作成する。これにより、図15に示した半導体集積回路のノイズ耐性評価方法101を実施することができる。図17は、レイアウト図の一例で、分かり易くするため、簡単なCMOS回路40のレイアウト図を例示している。また、図18は、半導体集積回路50の模式的な断面図で、半導体集積回路50を構成している各素子のレイアウトや構造に起因する種々の寄生素子とノイズの伝播経路を例示した図である。図17に示すCMOS回路40のレイアウト図では、P基板41,Nウェル42,P領域43,N領域44,ポリシリコン層45,第1アルミニウム層46および第2アルミニウム層47について、それぞれ塗りパターンを変えて重ねて図示している。また、二重の四角で囲った×印は、各拡散領域へのコンタクトや、各層間を接続するビアホールの位置を示す。図17に示す小さなCMOS回路40であっても、多数の寄生素子が存在し、これらが高周波信号ノイズの伝播経路となる。例えば、配線-配線間の寄生容量、配線-シリコン基板間の寄生容量、配線の寄生抵抗、シリコン基板におけるデバイス間の寄生容量や寄生抵抗である。また、埋め込み酸化膜を有するSOI構造の基板を用いる場合には、埋め込み酸化膜の容量、トレンチ分離構造におけるトレンチの容量なども寄生素子となる。例えば、図18に示す半導体集積回路50では、支持基板51、埋め込み酸化膜52、SOI層53からなるSOI構造の基板が用いられている。そして、トレンチ絶縁分離TD、TrenchDielectricisolation技術により、パワートランジスタTr1、CMOSトランジスタTr2、およびバイポーラトランジスタTr3の各素子が、それぞれ絶縁分離トレンチ54で取り囲まれ、SOI層53に形成されている。また、SOI層53上には、層間絶縁膜56を介して、アナログ回路を高精度化するためのオンチップ調整が可能な薄膜抵抗Rfが形成されている。図18に示す各種の素子が集積された半導体集積回路50の構造は、多電源対応、高温での安定動作、高耐圧と高集積の両立などが必要とされる自動車用ICの構造として好適で、自動車特有の負入力サージに対しても強く、ラッチアップフリーの実現も可能である。一方、図18に示す各種の素子が集積された半導体集積回路50の構造においては、多くの寄生素子が発生するため、それら寄生素子の影響を評価する必要がある。図18では、寄生容量として、埋め込み酸化膜52の酸化膜容量や絶縁分離トレンチ54のトレンチ容量、および配線55の間の配線容量等が例示されている。寄生抵抗としては、シリコンSiからなる支持基板51やSOI層53の基板抵抗、およびアルミニウムAl等からなる配線55の配線抵抗が例示されている。また、寄生インダクタンスとしては、配線55の配線インダクタンスが例示されている。また、ノイズの伝播経路として、図18では、ICリードおよび配線55を介して注入される外部ノイズN1とパワートランジスタTr1が発生する内部ノイズN2が例示されている。図15に示したノイズ耐性評価方法101で、実際に評価対象とする半導体集積回路は、大規模なLSIである。このため、該半導体集積回路のレイアウト図も、実際には図17のようなレイアウト図を多数並べた、大規模なレイアウト図となる。従って、図15に示したノイズ耐性評価方法101のステップS1aにおいは、半導体集積回路のレイアウト図を作成して、該レイアウト図から大きな容量値や抵抗値を持つ寄生素子を適宜選択して抽出し、第1のステップS11で作成する回路ネットリストに組み込む。従って、図15の第1のステップS11で作成する回路ネットリストは、回路図から生成されるテキストデータ回路図データとレイアウト図から生成される寄生素子のテキストデータレイアウトデータを合わせたもので、評価対象とする半導体集積回路の寄生素子を含めた回路トポロジー情報、すなわち該半導体集積回路を構成している各デバイスと寄生素子の接続情報を記述したものである。尚、図15の第1のステップS11で作成する回路ネットリストにおいては、回路図から得られる回路素子のデータとレイアウト図から得られる回路素子および寄生素子のデータについて、LVS検証等を実施して、一致がとられていることを確認する。これにより、回路素子のノードと抽出した寄生素子のノードの接続が可能となり、寄生素子を回路ネットリストに付加することができる。図15の第1のステップS11で作成する回路ネットリストは、図1の第1のステップS11で作成する回路ネットリストとデータ形式的は同等であり、図4で例示したような記述形式をとる。尚、図15のノイズ耐性評価方法101においては、第7のステップS17でノイズ耐性無しと判定された場合、ステップS1ではなく、ステップS1aに戻って回路素子のレイアウトだけを修正するようにしてもよい。特に、先に図1に示したノイズ耐性評価方法100を実施し、該半導体集積回路のノイズ耐性が確認されている場合に有効である。図1および図15に示した半導体集積回路のノイズ耐性評価方法100,101においては、前記半導体集積回路が、一つの半導体チップに形成されている全体回路であってもよいし、一つの半導体チップに形成されている全体回路の構成要素である、回路ブロックであってもよい。図19は、論理回路60の一部を例示した回路図である。図19に示す論理回路60は、一点鎖線で囲った回路ブロックCB1~CB6で構成されている。各回路ブロックCB1~CB6は、上述したノイズ耐性評価方法100,101により、それぞれノイズ耐性を評価済みである。このため、一点鎖線で囲った各回路ブロックCB1~CB6においては、一点鎖線で囲った入出力する端子ノードの中で、どの端子ノードがノイズに対して最も敏感であり、耐性がどの程度であるか判明している。従って、図19に示す論理回路60のノイズ耐性評価をするにあたっては、各回路ブロックCB1~CB6においてノイズに対して最も敏感なノードを前述したノイズ耐性評価方法100,101におけるトランジスタの制御ノードとし、一点鎖線で囲った各回路ブロックCB1~CB6の内部はブラックボックスとして取り扱うことができる。以上のようにして、上記した半導体集積回路のノイズ耐性評価方法は、従来の回路シミュレーションに代わる新規なノイズ耐性評価方法であって、大規模な半導体集積回路であっても実質的なノイズ耐性評価が短時間で可能な半導体集積回路のノイズ耐性評価方法とすることができる。尚、上記したノイズ耐性評価方法で、ノイズの伝播経路や誤動作が発生し易いトランジスタを絞り込み、絞り込んだイズの伝播経路やトランジスタについて、従来の回路シミュレータSPICEによる回路シミュレーションを実施するようにしてもよい。図20は、図1に示したノイズ耐性評価方法100の変形例で、ノイズ耐性評価方法102の概略を示したフロー図である。尚、図20のノイズ耐性評価方法102にある各処理ステップにおいて、図1に示したノイズ耐性評価方法100にある処理ステップと同じ処理を行うものについては、同じ符号を付した。図20に示す半導体集積回路のノイズ耐性評価方法102においては、図1に示したノイズ耐性評価方法100に対して、ノイズ注入ノードを設定する第4のステップS14と経路のインピーダンスを計算する第5のステップS15の間に、評価するノイズの周波数範囲ωa<ωi<ωbを設定するステップS18が追加されている。図20のノイズ耐性評価方法102においては、第5のステップS15において設定するノイズの周波数ωiを、ステップS18に示した所定の周波数範囲ωa<ωi<ωbで変化させ、第5のステップS15と第6のステップS16で各周波数ωiにおける制御ノードとノイズ注入ノード間の経路のインピーダンスを計算して、該インピーダンスの周波数依存性を評価するようにしている。これによれば、図1に示したノイズ耐性評価方法100のように一点のノイズ周波数だけでノイズ耐性を評価する場合に較べて、より確実なノイズ耐性の評価が可能となる。また、上記のように制御ノードとノイズ注入ノード間の各インピーダンスの周波数依存性を評価することで、ノイズの各伝播経路が、容量性、抵抗性、あるいは誘導性のいずれであるかを判別することができる。図21は、ノイズ伝播経路のインピーダンスの周波数依存性と、該ノイズ伝播経路が容量性、抵抗性、あるいは誘導性のいずれであるかをまとめて示した図である。図21に示すように、伝播経路のインピーダンスがノイズ周波数に反比例する場合、容量性であり、伝播経路のインピーダンスがノイズ周波数に依存しない場合、抵抗性であり、伝播経路のインピーダンスがノイズ周波数に比例する場合、誘導性である。ノイズの伝播経路が容量性、抵抗性、あるいは誘導性のいずれであるかを判別することで、次に示す伝播経路の特性に合致した適切かつ確実なノイズ対策を実施することが可能となる。次に、図1、図15および図20に示したノイズ耐性評価方法100~102の第7のステップS17において、ノイズ耐性無しと判定された制御ノードに対するノイズ対策の方法について説明する。図22と図23は、図20に示したノイズ耐性評価方法102の変形例で、それぞれ、ノイズ耐性評価方法102a,102bの概略を示したフロー図である。図22と図23に示す半導体集積回路のノイズ耐性評価方法102a,102bにおいては、図20に示したノイズ耐性評価方法102に対して、第7のステップS17においてノイズ耐性無しと判定された制御ノードに対して、後述するノイズ対策回路の設定を行うステップS19が追加されている。尚、図22のノイズ耐性評価方法102aでは、第7のステップS17においてノイズ耐性無しと判定された制御ノードに対して、ステップS19のノイズ対策回路設定を実施した後、再びステップS1に戻り、第1のステップS11以降のステップを繰り返して、ノイズ耐性が確保されたことを再び確認する構成となっている。これに対して、図23のノイズ耐性評価方法102bは、第7のステップS17においてノイズ耐性無しと判定された制御ノードに対して、ステップS19のノイズ対策回路設定を実施した後、ステップS4に進み、そのままインピーダンスチェックによるノイズ耐性評価を終了するようにしている。図23のノイズ耐性評価方法102bは、ステップS19のノイズ対策回路の設定による回路全体への影響と効果が予め分かっている場合に採用することができる。図24は、図22と図23に示した半導体集積回路のノイズ耐性評価方法102a,102bを実施するためのノイズ耐性評価装置の一例で、ノイズ耐性評価装置202の構成を示した図である。尚、図24に示すノイズ耐性評価装置202において、図16に示したノイズ耐性評価装置201と同様の部分については、同じ符号を付した。図24に示す半導体集積回路のノイズ耐性評価装置202は、図16に示したノイズ耐性評価装置201の構成に追加して、ノイズ耐性判定部M17においてノイズ耐性無しと判定された前記制御ノードと前記ノイズ注入ノードの組み合わせについて、ノイズ対策回路制約情報M19aを基にして、前記制御ノードと交流的に0電位に設定されたAC接地ノード間に、後述する所定のインピーダンスのノイズ対策素子を挿入するノイズ対策回路作成部M19bを有している。これにより、図22と図23に示した半導体集積回路のノイズ耐性評価方法102a,102bを実施することができる。図25は、前述したノイズ耐性評価方法100~102,102a,102bでノイズ耐性無しと判定された制御ノードに対するノイズ対策の概略を示す図で、図25aはノイズ対策前の構成であり、図25bはノイズ対策後の構成である。また、図26は、ノイズ伝播経路の特性を考慮したより詳細なノイズ対策の例を示す図で、図26aは容量性の伝播経路の場合についての構成であり、図26bは抵抗性または誘導性の伝播経路の場合についての構成である。図25aにおいて、ノイズ注入ノードPa、制御ノードTa、およびノイズ伝播経路のインピーダンスZ1は、前述したノイズ耐性評価方法100~102,102a,102bにおける第7のステップS17でノイズ耐性無しと判定された組み合わせである。また、制御ノードTaとAC接地ノードGaの間のインピーダンスZ2は、制御ノードTaが属するトランジスタや回路ブロックのAC接地ノードGaに対する対地インピーダンスである。ノイズ耐性無しと判定された制御ノードTaのノイズ対策として、基本的には図25bに示すように、制御ノードTaの対地インピーダンスZ2より小さなインピーダンスZ3のノイズ対策素子を制御ノードTaとAC接地ノードGaの間に挿入して、ノイズ成分がAC接地ノードGaに逃げ易くする。より詳細には、図20,図22および図23に示した半導体集積回路のノイズ耐性評価方法102,102a,102bにおいて、第7のステップS17においてノイズ耐性無しと判定された制御ノードとノイズ注入ノードの組み合わせについて、経路のインピーダンスが周波数に反比例する容量性である場合、置き換え前のトランジスタについて、制御ノードと交流的に0電位に設定されたAC接地ノード間の対地インピーダンスを計算し、対地インピーダンスの最小値より小さなインピーダンスの容量を、制御ノードとAC接地ノードの間に挿入することが好ましい。すなわち、図25aに示したノイズ注入ノードPaと制御ノードTa間のノイズ伝播経路のインピーダンスZ1が、図26aに示すように、周波数に反比例する容量性Cである場合、置き換え前のトランジスタについて、制御ノードTaと交流的に0電位に設定されたAC接地ノードGa間の対地インピーダンスZ2を計算し、対地インピーダンスZ2の最小値より小さなインピーダンス[1/jωC3<Z2]の容量C3を、制御ノードTaとAC接地ノードGaの間に挿入する。図26aに示す制御ノードTaは、前述したようにバイポーラトランジスタのベースやMOSトランジスタのゲートであり、上記した対地インピーダンスZ2は、一般的に大きな値となる。従って、ノイズの伝播する経路が容量性Cである場合には、トランジスタの対地インピーダンスZ2より小さなインピーダンス[1/jωC3<Z2]の容量C3を制御ノードTaとAC接地ノードGaの間に挿入する。これにより、制御ノードTaに到達したノイズをAC接地ノードGaへ逃がす新たな経路が配置されることとなり、ノイズによる該トランジスタの誤動作等を抑制することができる。制御ノードTaとAC接地ノードGaの間に挿入する容量C3のインピーダンスが十分に小さい場合には、該制御ノードTaは、ノイズに対して擬似的にAC接地された状態となる。ノイズ対策を実施する場合、上記と異なり、図26aに示すノイズ注入ノードPaにノイズ対策容量を付加してAC接地ノードと接続し、ノイズ注入ノードPaに注入されたノイズをなるべく早くAC接地ノードへ逃がす方法も考えられる。しかしながら、ノイズ対策容量をノイズ注入ノードPaに付加する方法は、ノイズ注入ノードPaに注入されるノイズが減衰していないため、大きな値の容量が必要である。これに対して、上記のノイズ耐性無しと判定されたノイズの影響を受け易いトランジスタの制御ノードTaにノイズ対策容量C3を付加する方法は、ノイズ注入ノードPaから制御ノードTaまでの伝播経路のインピーダンスでノイズが減衰されるため、より小さな値の容量であってよい。尚、置き換え前のトランジスタについて計算する図26aの対地インピーダンスZ2は、例えば、回路シミュレータSPICEを用いて計算することができる。また、例えば、前述した受動素子回路への置き換え後における制御ノードTaとAC接地ノードGa間のネット経路の合成インピーダンスとしてもよい。図20,図22および図23に示した半導体集積回路のノイズ耐性評価方法102,102a,102bにおいて、第7のステップS17においてノイズ耐性無しと判定された制御ノードとノイズ注入ノードの組み合わせについて、経路のインピーダンスが周波数に依存しない抵抗性、または周波数に比例して増大する誘導性である場合、抵抗およびインダクタンスの少なくとも一方を該制御ノードの前段に直列に挿入すると共に、容量を該制御ノードと交流的に0電位に設定されたAC接地ノード間に挿入し、前記抵抗およびインダクタンスの少なくとも一方と前記容量とで、ローパスフィルタを構成することが好ましい。すなわち、図25aに示したノイズ注入ノードPaと制御ノードTa間のノイズ伝播経路のインピーダンスZ1が、図26bに示すように、周波数に依存しない抵抗性R、または周波数に比例して増大する誘導性Lである場合、抵抗R4を制御ノードTaの前段に直列に挿入すると共に、容量C4を制御ノードTaとAC接地ノードGa間に挿入し、抵抗R4と容量C4とで、ローパスフィルタを構成する。尚、図示していないが、抵抗R4の代わりにインダクタンスL4を制御ノードTaの前段に直列に挿入してもよいし、抵抗R4とインダクタンスL4の両方を制御ノードTaの前段に直列に挿入してもよい。ノイズの伝播する経路が抵抗性Rあるいは誘導性Lである場合には、例えば図26bに示すように、抵抗R4を制御ノードTaの前段に直列に挿入し、制御ノードTaまでの経路インピーダンスRR4,jωLR4が十分に高くなるようにして、ノイズの減衰を大きくする。また、抵抗R4と制御ノードTaとAC接地ノードGa間に挿入した容量C4とで、高域遮断周波数ωh=1/C4RR4,R4のローパスフィルタを構成する。これによれば、抵抗R4と容量C4の値を適宜設定することにより、問題となる高周波のノイズ成分をカットして、該ノイズ成分のトランジスタへの伝達を抑制することができる。尚、ノイズの伝播する経路が抵抗性Rである場合、抵抗R4を制御ノードTaの前段に直列に挿入することなく、制御ノードTaとAC接地ノードGa間に挿入した容量C4と抵抗性Rの経路のインピーダンスとで、ローパスフィルタを構成することも可能である。尚、図1、図15および図20に示したノイズ耐性評価方法100~102では、図22に示したノイズ耐性評価方法102aと同様に、第7のステップS17においてノイズ耐性無しと判定された制御ノードに対して、ステップS1に戻り上記したノイズ対策を実施して、第1のステップS11以降のステップを繰り返して、ノイズ耐性が確保されたことを再び確認する構成となっている。しかしながら、図26に示したノイズ対策用の容量C3,C4や抵抗R4を挿入するノイズ対策のように、インピーダンスに対するノイズ対策の影響と効果が予め分かっている場合には、図23に示したノイズ耐性評価方法102bと同様に、該ノイズ対策を実施してステップS4に進み、そのままノイズ耐性評価を終了するようにしてもよい。一方、図26に示したノイズ対策用の容量C3,C4や抵抗R4を挿入するノイズ対策を実施した場合には、制御ノードTaの属するトランジスタや回路ブロックの回路動作への影響を、回路シミュレーションにて確認する必要がある。容量C3,C4の挿入は、回路動作の動作点が変り難いというメリットがあるが、遅延時間に影響がある。また、抵抗R43の挿入は、回路動作の電流能力やIRドロップ電圧降下および遅延時間に影響がある。次に、上記したノイズ対策を、具体的な回路を例にして説明する。図27aは、バンドギャップ低電圧回路BG回路の回路構成、および寄生容量Ca介した外部ノイズの注入がある場合を示した図であり、図27bは、制御ノードTaとAC接地ノードGa間にノイズ対策容量C3を挿入した場合の回路構成を示した図である。図27aに示すように、外部配線等のノイズ注入ノードPaから、寄生容量Ca数10fFを介して、バイポーラトランジスタTraのベース制御ノードTaにノイズが伝播する場合を例にする。この場合、以下のようにして、誤動作が発生する。PN接合バイポーラトランジスタTraのベース-エミッタ間にノイズAC成分の電圧が加わると、PN接合の非線形性により、動作電流が増加しようとする。しかしながら、バイポーラトランジスタTraの動作電流は、定電流で供給されているため、増加しようとする電流が供給されず、その分、動作点が低くなって、ベース-エミッタ間電圧VBEアンプの入力が低下する。このため、BG回路の出力電圧VBGが低下し、BG回路が誤動作する。図27aに示すように、バイポーラトランジスタTraのベース-エミッタ間容量やノイズ経路となっている寄生容量Caに対して十分大きい10pFの容量C3を制御ノードTaとAC接地ノードGa間に挿入することで、低インピーダンスで注入されたノイズをGNDへ逃がすことができる。図27に示すBG回路の誤動作解析5V出力過渡解析シミュレーション結果によれば、例えば設計出力電圧VBGが1.19VのBG回路に対してノイズ相当の電圧振幅をノイズ注入ノードPaに注入した場合、ノイズ対策容量C3を挿入していない図27aの場合には、出力電圧VBGが0.68Vに低下する約43の低下。これに対して、ノイズ対策容量C3を挿入した図27bの場合には、ノイズが注入されても出力電圧VBGが1.13Vを確保することができる約5の低下。図28は、図3に示したコンパレータ回路10と同様の回路をバイポーラトランジスタで構成した、コンパレータ回路10aの回路図である。図28に示すコンパレータ回路10aにおいても、図27に示したBG回路と同様に、外部配線等の寄生容量Caを介してノイズ注入ノイズ注入ノードPaがある場合を想定しており、図20のノイズ耐性評価方法102における第7のステップS17でノイズ耐性無しと判定された制御ノードTaとAC接地ノードGa間に、ノイズ対策容量C3を挿入している。尚、ノイズ対策容量C3の値は、図26aに示した対地インピーダンスZ2としてノイズ対策容量C3の挿入前の制御ノードTaとAC接地ノードGa間のネット経路の合成インピーダンスを計算して、それより小さな値となるように設定する。以上に説明したようにして、上記した半導体集積回路のノイズ耐性評価方法およびそれを実施するノイズ耐性評価装置は、いずれも、従来の回路シミュレーションに代わる新規なノイズ耐性評価方法およびノイズ耐性評価装置であって、大規模な半導体集積回路であっても実質的なノイズ耐性評価が短時間で可能な半導体集積回路のノイズ耐性評価方法およびノイズ耐性評価装置となっている。"