半導体ウエハ上にフォトレジスト膜を形成する工程と、前記フォトレジスト膜に、露光用マスクを介して第1の露光を行う工程と、前記フォトレジスト膜に、前記露光用マスクを介して第2の露光を行う工程と、前記フォトレジスト膜に、前記露光用マスクを介して第3の露光を行う工程とを有し、前記第1の露光で前記フォトレジスト膜に投影される第1ショット領域に対し、前記第2の露光で前記フォトレジスト膜に投影される第2ショット領域は、第1の方向に隣接し、前記第2ショット領域に対し、前記第3の露光で前記フォトレジスト膜に投影される第3ショット領域は、前記第1の方向に隣接し、前記露光用マスクは、1回の露光で前記半導体ウエハに投影されるショット領域が矩形状であり、前記ショット領域は、外周部に配置された外周スクライブ領域と、前記外周スクライブ領域の内側に配置されたチップ領域とを含み、前記外周スクライブ領域は、前記第1の方向に交差し、対向する第1の辺及び第2の辺と、前記第1の方向に平行で、対向する第3の辺及び第4の辺とを有し、前記第1の辺上に第1パターンが配置されており、前記第2の辺上で、前記第1パターンと対向する位置に第2パターンが配置されており、前記フォトレジスト膜がポジタイプであり、前記第1パターンは遮光パターンとして形成され、前記第2パターンは前記第1パターンを内包する大きさの透光領域として形成されているか、または、前記フォトレジスト膜がネガタイプであり、前記第1パターンは透光パターンとして形成され、前記第2パターンは前記第1パターンを内包する大きさの透光領域として形成されており、前記第1の露光及び前記第2の露光は、前記第1ショット領域と前記第2ショット領域とが重ならず、前記第1ショット領域及び前記第2ショット領域の一方のショット領域の前記第1パターンと、他方のショット領域の前記第2パターンとが重ならないように行われ、前記第2の露光及び前記第3の露光は、前記第1パターンと前記第2パターンとが重なるように行われる、半導体装置の製造方法。前記第1の露光及び前記第2の露光は、前記第1ショット領域と前記第2ショット領域とが接する請求項1に記載の半導体装置の製造方法。前記第1の露光及び前記第2の露光は、前記第1ショット領域の前記第2ショット領域側の縁と、前記第2ショット領域の前記第1ショット領域側の縁とが、前記チップ領域の幅だけ離れている請求項1に記載の半導体装置の製造方法。前記第1ショット領域は、前記半導体ウエハの縁と交差する位置に配置される請求項1~3のいずれか1項に記載の半導体装置の製造方法。前記半導体ウエハは、第1の膜を有し、前記フォトレジスト膜は、前記第1の膜上方に形成され、さらに、前記第1の露光及び前記第2の露光により前記第1パターンが転写された前記フォトレジスト膜を現像して、レジストパターンを形成する工程と、前記レジストパターンをマスクとし、前記第1の膜をパターニングして、目印を形成する工程とを有する請求項1~4のいずれか1項に記載の半導体装置の製造方法。前記第1の膜は、配線材料で形成されている請求項5に記載の半導体装置の製造方法。前記第1の露光、前記第2の露光、及び前記第3の露光は、前記半導体ウエハに複数の半導体チップを形成するために行われる露光工程に含まれ、さらに、前記目印に基づいて、前記複数の半導体チップのうちの基準チップを特定する工程を有する請求項5または6に記載の半導体装置の製造方法。さらに、前記基準チップに基づいて、他の前記半導体チップを特定し、前記複数の半導体チップに試験を行なう工程を有する請求項7に記載の半導体装置の製造方法。半導体ウエハ上に形成され、一方向に複数並んだチップ領域と、隣接する前記チップ領域同士の間に配置された間隙と、前記間隙に形成された目印とを有し、前記複数並んだチップ領域のうちの第1チップ領域より前記半導体ウエハ内側では、前記チップ領域同士の間隙が第1の幅であり、前記第1チップ領域と、前記半導体ウエハ外側で前記第1チップ領域と隣接する第2チップ領域との間隙は、前記第1の幅より広い第2の幅であり、前記目印は、前記第2の幅を持つ前記第1チップ領域と前記第2チップ領域との間隙に形成され、前記第1の幅を持つ間隙には形成されていない半導体装置。本発明の一目的は、基準チップの特定に用いることができる目印を半導体ウエハ上に形成することができる、半導体装置の製造方法を提供することである。本発明の一観点によれば、半導体ウエハ上にフォトレジスト膜を形成する工程と、前記フォトレジスト膜に、露光用マスクを介して第1の露光を行う工程と、前記フォトレジスト膜に、前記露光用マスクを介して第2の露光を行う工程と、前記フォトレジスト膜に、前記露光用マスクを介して第3の露光を行う工程とを有し、前記第1の露光で前記フォトレジスト膜に投影される第1ショット領域に対し、前記第2の露光で前記フォトレジスト膜に投影される第2ショット領域は、第1の方向に隣接し、前記第2ショット領域に対し、前記第3の露光で前記フォトレジスト膜に投影される第3ショット領域は、前記第1の方向に隣接し、前記露光用マスクは、1回の露光で前記半導体ウエハに投影されるショット領域が矩形状であり、前記ショット領域は、外周部に配置された外周スクライブ領域と、前記外周スクライブ領域の内側に配置されたチップ領域とを含み、前記外周スクライブ領域は、前記第1の方向に交差し、対向する第1の辺及び第2の辺と、前記第1の方向に平行で、対向する第3の辺及び第4の辺とを有し、前記第1の辺上に第1パターンが配置されており、前記第2の辺上で、前記第1パターンと対向する位置に第2パターンが配置されており、前記フォトレジスト膜がポジタイプであり、前記第1パターンは遮光パターンとして形成され、前記第2パターンは前記第1パターンを内包する大きさの透光領域として形成されているか、または、前記フォトレジスト膜がネガタイプであり、前記第1パターンは透光パターンとして形成され、前記第2パターンは前記第1パターンを内包する大きさの透光領域として形成されており、前記第1の露光及び前記第2の露光は、前記第1ショット領域と前記第2ショット領域とが重ならず、前記第1ショット領域及び前記第2ショット領域の一方のショット領域の前記第1パターンと、他方のショット領域の前記第2パターンとが重ならないように行われ、前記第2の露光及び前記第3の露光は、前記第1パターンと前記第2パターンとが重なるように行われる、半導体装置の製造方法が提供される。第1の露光及び第2の露光では、第1パターンと第2パターンとが重ならないので、フォトレジスト膜に第1パターンを転写できる。第2の露光及び第3の露光では、第1パターンと第2パターンとが重なるので、フォトレジスト膜に第1パターンが転写されないようにできる。まず、比較例による半導体装置の製造方法について説明する。図8Aは、比較例によるウエハマップ図である。フォトレジスト膜の形成された半導体ウエハ101に、露光用マスクを介して露光が行われる。1回ごとの露光で投影されるショット領域102が、半導体ウエハ101上で走査されて、フォトレジスト膜の全面へのパターン転写が行われる。ショット領域102の縁を太線で示す。露光用マスクは、例えば3×4のブロックレチクルであり、ショット領域102内に、3列4行に12個のチップ領域103が配置されている。ショット領域102の外周部、及び隣接するチップ領域103の間に、スクライブ領域104が配置されている。比較例では、すべてのショット領域102について、隣接するショット領域102同士が、外周部のスクライブ領域を重ね合わせるようにして、走査が行われる。半導体ウエハに形成された複数のチップは、試験工程や組立切断工程において、チップごとに管理される。このため、基準となる基準チップが特定され、基準チップとの相対位置関係に基づいて、その他のチップが特定される。半導体ウエハに、基準チップを特定するための目印が形成される。目印との相対位置関係に基づいて、基準チップを特定することができる。比較例による目印は、特定層例えばアルミニウム配線層をパターニングするためのレジストマスクを形成する露光工程において、特定のショット領域を未露光とすることにより形成される。図8Bは、比較例による未露光ショット領域の例を示す半導体ウエハの概略平面図である。この例では、左上縁部のショット領域102A、右下縁部のショット領域102B、及び、右上縁部のショット領域102Cが未露光とされている。未露光のショット領域102A、102B、及び102Cを、右上がりのハッチングで示す。なお、未露光ショット領域内でクロスハッチングを施したチップ領域については、後に図11を参照して説明する。例えば、フォトレジスト膜がポジタイプであり、アルミニウム配線層を利用して目印を形成する場合について考える。通常の露光が行われたショット領域102では、アルミニウム膜が配線形状にパターニングされる。一方、未露光のショット領域102A、102B、及び102Cでは、アルミニウム膜が配線形状にはパターニングされず全面に残る。未露光のショット領域102A、102B、及び102Cは、通常のショット領域102とは異なったアルミニウム膜のパターンが形成されるので、目印として機能する。図9は、目印と基準チップとの関係の例を示す半導体ウエハの概略平面図である。未露光のショット領域102A、102B、及び102Cに、それぞれ、目印105A、105B、及び105Cが形成されている。未露光ショット領域102A、102B、及び102Cは、それぞれ、半導体ウエハ101の縁と交差する位置に配置されており、各目印は扇形状に形成されている。例えば、扇形状目印の中心の角を、目印の位置と定めることができる。図9に示す例では、目印105Aから行方向右側に2チップ、列方向上側に2チップずれた位置のチップCH100が、基準チップとして画定されている。他の目印105B及び105Cのそれぞれに基づいても、基準チップCH100を画定することができる。図10は、試験手順の例を示す半導体ウエハの概略平面図である。なお、図8A等で説明した例とは異なるブロックレチクルを用いた例となっている。ウエハ101の縁の少し内側に、無効チップを定める境界106が画定されている。境界106よりも外側に形成されたチップ、あるいは境界106に掛かるチップは、無効チップとして試験対象から外される。無効チップをハッチングで示す。境界106の内側に含まれるチップが、有効チップとして試験対象となる。図10に示す例では、最も上の行の左端のチップCH101が、試験工程の基準チップスタートチップとして定められている。チップCH101の配置された行のチップについて、チップCH101から順に右方向へ、1チップ毎に試験が行なわれる。チップCH101の配置された行について右端のチップCH102まで試験が終了したら、その直下の行のチップに対し、右端のチップCH103から順に左方向へ、1チップ毎に試験が行なわれる。チップCH103の配置された行について左端のチップCH104まで試験が終了したら、さらにその直下の行のチップに対し、左端のチップCH105から順に右方向へ、1チップ毎に試験が行なわれる。このような手順の繰り返しにより、全ての有効チップに対して試験が行なわれ、各チップの良不良が判別される。ここで、図9に示したように、目印をウエハ上の複数箇所に設けた理由について説明する。目印が少なくとも1箇所に形成されていれば、基準チップを特定することができる。ただし、半導体ウエハ上に形成された多数のチップは、一度に全部が切り出されるのではなく、複数回に分けて部分的に切り出される場合がある。例えば、1回目の切り出しで、左上の目印105Aを含む左上象限部分のチップが切り出される。すると、半導体ウエハに残されたチップについては、目印105Aに基づいて各チップを特定することはできなくなる。個々のチップを特定できないと、試験で得られた良不良の判別ができなくなる。しかし、右下象限部分の目印105B、あるいは右上象限部分の目印105Cが形成されていれば、これらのいずれかに基づいて各チップを特定することができる。このような場合には、目印を複数箇所に形成することが好ましい。複数個の目印を形成する場合、例えば、ある象限に1つ目の目印を配置し、その象限と対角方向の象限に2つ目の目印を配置し、その他の象限に3つ目の目印を配置することができる。次に、比較例による目印形成方法に起因する課題について説明する。図11は、比較例における課題を示す半導体ウエハの概略平面図である。未露光ショット領域102A内、102B内、及び102C内で、クロスハッチングで示されたチップ領域は、もし、未露光ショット領域102A、102B、及び102Cに対し通常の露光が行われて、通常のチップ製造工程が実施された場合、有効チップが形成されたはずの領域である。このように、比較例の目印形成方法は、有効チップの減耗を伴う。未露光ショット領域102A、102B、及び102Cに隣接し、左上がりのハッチングで示されたチップ領域は、有効チップが形成される領域ではあるが、不良が生じやすい領域である。比較例の目印形成方法は、ショット領域程度の広い目印形成領域について、形成パターンを通常のパターンから変えてしまう。これに起因して、目印形成領域に隣接するチップ領域は、通常のチップ領域同士が隣接する領域に比べて、周囲の環境の均一性が大きく低下する。例えば、半導体ウエハ上に形成されるパターンの面積占有率差に起因して、配線の線幅の不良や、コンタクトの開口不良等が発生しやすくなる。このように、比較例の目印形成方法は、未露光ショット領域近傍の有効チップに不良が生じやすい。次に、本発明の第1実施例による半導体装置の製造方法について説明する。図1Aは、第1実施例によるウエハマップ図である。以下に説明するように、半導体ウエハ1上において、それぞれ楕円で囲んだ左上縁部の領域R1、右下縁部の領域R2、及び右上縁部の領域R3に、実施例による目印が形成される。図1Bは、第1実施例によるショット領域2、あるいは、露光用マスクレチクルのショット領域対応部分を示す概略平面図である。ショット領域2は矩形状である。ショット領域2は、ショット領域2の外周部に配置された外周スクライブ領域3と、外周スクライブ領域3の内側に配置された内側領域4とを含む。なお、ここで、矩形には正方形を含むとする。内側領域4内に、この例では3列4行で12個分のチップ領域5が配置されている。各チップ領域5に、半導体チップを形成するためのマスクパターンが形成されている。チップ領域5同士の間に、スクライブ領域6が配置されている。スクライブ領域6は、図示の煩雑さを避けるため図1B等において、線状に細く示しているが、外周スクライブ領域3と等しい幅である。第1実施例は、半導体ウエハ1上に形成されるフォトレジスト膜をポジタイプとする。例えば、アルミニウム配線層形成工程を利用して目印が形成される。アルミニウム配線層形成時の露光用マスクは、アルミニウム膜を残す部分に配線形状で遮光パターンが形成され、アルミニウム膜を除去する部分が透光パターンとなっている。第1実施例の露光用マスクは、外周スクライブ領域3及びスクライブ領域6が、透光領域として形成されている。外周スクライブ領域3は、相互に対向する辺3a及び3bと、これらの辺と交差し、相互に対向する辺3c及び3dとを有する。辺3a上に、遮光パターンとして目印パターン7が形成されている。辺3b上で、目印パターン7と対向する位置目印パターン7を、辺3cまたは辺3dと平行に仮想的に移動した位置に、カバーパターン8が配置されている。第1実施例のカバーパターン8は、目印パターン7を内包する大きさの透光領域部分である。カバーパターン8となる透光領域部分の縁を、破線で示している。なお、図示の煩雑さを避けるために、図1A等は単純化されている。1枚の半導体ウエハに形成されるチップ個数等について、より実際的な例を説明する。半導体ウエハの直径は例えば300mmであり、各チップの大きさは例えば1mm角程度であり、1枚の半導体ウエハに例えば65000個程度の有効チップが形成される。無効チップの境界は、例えば、半導体ウエハの縁より3mm~5mm程度内側に設定される。外周スクライブ領域の幅、及び、チップ領域間のスクライブ領域の幅は、それぞれ、例えば100μm程度である。以下に説明するように、図1Aに示す最も上側の行のショット領域2A、2B、2C、及び2Dへの露光を利用して、領域R1及びR3に目印が形成される。なお、領域R2の目印も、同様な方法により形成することができる。図2は、第1実施例による目印形成工程を示す概略平面図である。ショット領域2A、2B、2C、及び2Dへの露光が、それぞれ、露光EXA、EXB、EXC、及びEXDである。図1A、図1B及び図2を参照して、説明を進める。ショット領域を左方から右方に走査する場合、つまり、ショット領域2A、2B、2C、2Dの順に露光を行う場合を例として説明する。走査方向を、矢印AR1で示す。走査方向は、外周スクライブ領域の辺3cまたは3dと平行である。外周スクライブ領域の、走査方向と交差する辺3a及び3b上に、それぞれ、目印パターン7及びカバーパターン8が形成されている。まず、ショット領域2Aへの露光EXAを行う。ショット領域2Aは、半導体ウエハ1の左上縁部に配置され、半導体ウエハ1の縁と交差している。ショット領域2Aのうち、半導体ウエハ1上に配置された右下部分で、フォトレジスト膜が露光される。ショット領域2Aへの露光EXAに引き続き、ショット領域2Bへの露光EXBを行う。ショット領域2Bは、ショット領域2Aの外周スクライブ領域の辺3aと、ショット領域2Bの外周スクライブ領域3bとが接する位置に配置されている。ショット領域2Bへの露光EXBに引き続き、ショット領域2Cへの露光EXCを行う。ショット領域2Cは、ショット領域2Bの外周スクライブ領域の辺3aと、ショット領域2Cの外周スクライブ領域3bとがちょうど重なる位置に配置されている。ショット領域2Cへの露光EXCに引き続き、ショット領域2Dへの露光EXDを行う。ショット領域2Dは、ショット領域2Cの外周スクライブ領域の辺3aと、ショット領域2Dの外周スクライブ領域3bとが接する位置に配置されている。ショット領域2Dは、半導体ウエハ1の右上縁部に配置され、半導体ウエハ1の縁と交差している。ショット領域2Dのうち、半導体ウエハ1上に配置された左下部分で、フォトレジスト膜が露光される。露光EXAで転写された目印パターン7Aは、露光EXBにより転写されるカバーパターン8Bで覆われない。従って、目印パターン7Aが、最終的にフォトレジスト膜に転写される。このようにして、左上縁部領域R1に、目印パターン7Aが転写される。一方、露光EXBで転写された目印パターン7Bは、露光EXCにより転写されるカバーパターン8Cで覆われる。これにより、目印パターン7Bの転写が無効化される。カバーパターン8Cは、単に、透光領域である外周スクライブ領域3の一部分であるので、カバーパターン8Cの転写では、何もパターンが形成されない。このようにして、目印パターン7Bは、最終的にはフォトレジスト膜に転写されない。露光EXCで転写された目印パターン7Cは、露光EXDにより転写されるカバーパターン8Dで覆われない。従って、目印パターン7Cが、最終的にフォトレジスト膜に転写される。このようにして、右上縁部領域R3に、目印パターン7Cが転写される。以上説明したように、目印パターン7を形成しない領域では、連続して露光される隣接するショット領域を、目印パターンとカバーパターンとが重なるように配置することにより、目印パターン7を最終的には転写しないことができる。一方、目印パターン7を形成する領域では、連続して露光される隣接するショット領域を、ショット領域同士が重ならず、目印パターンとカバーパターンとが重ならないように配置することにより、目印パターン7を最終的に転写することができる。目印パターン7は、外周スクライブ領域3上に形成される。目印パターン7を形成しない場合は、連続して露光されるショット領域同士が、外周スクライブ領域同士がちょうど重なるように配置される。つまり、隣接するチップ領域同士の間隙が、スクライブ領域1本分の幅となるように、露光が行われる。第1実施例において、目印パターン7を形成する場合は、連続して露光されるショット領域同士が、互いに接するように配置される。つまり、目印パターン7を形成しない場合に対し、スクライブ領域1本分の幅のオフセットが設けられており、目印パターン7が配置される隣接チップ領域同士の間隙は、スクライブ領域2本分の幅となる。なお、図1Aでは、図示をわかりやすくするために、ショット領域2Aとショット領域2Bとの間、及び、ショット領域2Cとショット領域2Dとの間に、隙間を挟んで表示している。図2に示したように、第1実施例の目印形成方法では、ショット領域2Aとショット領域2Bとが接し、ショット領域2Cとショット領域2Dとが接している。次に、第1実施例の変形例による目印形成方法について説明する。本変形例は、第1実施例で図2に示した目印形成方法において、走査方向を反転したものである。つまり、ショット領域を右方から左方に走査する場合、つまり、ショット領域2D、2C、2B、2Aの順に露光を行う場合である。本変形例の走査方向を、矢印AR2で示す。ショット領域2A~2Dの配置は、第1実施例と同様である。まず、ショット領域2Dへの露光EXDを行い、次に、ショット領域2Cへの露光EXCを行い、次に、ショット領域2Bへの露光EXBを行い、次に、ショット領域2Aへの露光EXAを行う。露光EXDで転写されたカバーパターン8Dは、露光EXCにより転写される目印パターン7Cと重ならず、目印パターン7Cが、フォトレジスト膜に転写される。露光EXCで転写されたカバーパターン8Cに、露光EXBにより転写される目印パターン7Bが重なる。カバーパターン8Cの転写により、目印パターン7Bが転写される領域は既に光照射されているので、目印パターン7Bは転写されない。露光EXBで転写されたカバーパターン8Bは、露光EXAにより転写される目印パターン7Aと重ならず、目印パターン7Aが、フォトレジスト膜に転写される。このように、第1実施例の変形例による方法でも、不要な場所には目印パターン7を形成せず、所望の場所に目印パターン7を形成することができる。次に、第2実施例による半導体装置の製造方法について説明する。第2実施例では、半導体ウエハ1上に形成されるフォトレジスト膜をネガタイプとする。図3は、第2実施例によるショット領域2、あるいは、露光用マスクレチクルのショット領域対応部分を示す概略平面図である。第2実施例のショット領域は、基本的に、第1実施例のショット領域とネガポジが反転したものである。例えばアルミニウム配線層形成時の露光用マスクは、アルミニウム膜を残す部分に配線形状で透光パターンが形成され、アルミニウム膜を除去する部分が遮光パターンとなっている。第2実施例では、外周スクライブ領域3及びスクライブ領域6が、遮光領域として形成されている。外周スクライブ領域の辺3a上に、透光パターンとして目印パターン7が形成されている。辺3b上の、目印パターン7と対向する位置に、カバーパターン8が配置されている。第2実施例のカバーパターン8は、目印パターン7を内包する大きさの、例えば矩形形状の透光領域として形成されている。図4は、第2実施例による目印形成工程を示す概略平面図である。ショット領域2A、2B、2C、及び2Dの配置は、第1実施例と同様である。ショット領域を左方から右方に走査する場合を例として説明する。第1実施例と同様に、ショット領域2Aへの露光EXA、ショット領域2Bへの露光EXB、ショット領域2Cへの露光EXC、及び、ショット領域2Dへの露光EXDが順に行われる。露光EXAで転写された目印パターン7Aは、露光EXBにより転写されるカバーパターン8Bで覆われない。従って、ショット領域2Aにおいて、目印パターン7Aが形成される。第2実施例では、カバーパターン8が、遮光領域の外周スクライブ領域3中に配置された透光パターンとして形成されている。このため、ショット領域2Bにおいて、例えば矩形のカバーパターン8Bが形成される。露光EXBで転写された目印パターン7Bは、露光EXCにより転写されるカバーパターン8Cで覆われる。従って、目印パターン7Bの転写が無効化されるとともに、カバーパターン8Cが形成される。このようにして、目印パターン7Bは、最終的にはフォトレジスト膜に転写されない。露光EXCで転写された目印パターン7Cは、露光EXDにより転写されるカバーパターン8Dで覆われない。従って、ショット領域2Cにおいて、目印パターン7Cが形成される。また、ショット領域2Dにおいて、カバーパターン8Dが形成される。次に、第2実施例の変形例による目印形成方法について説明する。本変形例は、第1実施例に対する変形例と同様に、第2実施例と走査方向を反転したものである。ショット領域2Dへの露光EXD、ショット領域2Cへの露光EXC、ショット領域2Bへの露光EXB、及び、ショット領域2Aへの露光EXAが順に行われる。露光EXDで転写されたカバーパターン8Dは、露光EXCにより転写される目印パターン7Cと重ならず、カバーパターン8Dが形成されるとともに、目印パターン7Cが形成される。露光EXCで転写されたカバーパターン8Cに、露光EXBにより転写される目印パターン7Bが重なる。カバーパターン8Cの転写により目印パターン7Bは転写されず、カバーパターン8Cが形成される。露光EXBで転写されたカバーパターン8Bは、露光EXAにより転写される目印パターン7Aと重ならず、カバーパターン8Bが形成されるとともに、目印パターン7Aが形成される。このように、第2実施例、及び第2の実施例の変形例による方法でも、不要な場所には目印パターン7を形成せず、所望の場所に目印パターン7を形成することができる。なお、第2実施例及びその変形例では、目印パターン7を形成しない領域に、例えば矩形のカバーパターン8が形成される。目印を利用する際に、カバーパターン8により形成されるマークは無視することとなる。一方、第1実施例及びその変形例では、目印パターン7を形成しない領域に、特定形状のカバーパターン8が形成されない。目印として不要な、カバーパターン8に起因するマークが残らないという観点からは、第1実施例の方が好ましいといえる。図5は、その後の目印形成工程から試験工程までの流れをまとめたフローチャートである。フォトレジスト膜に目印パターンを転写した後、フォトレジスト膜を現像して、レジストパターンを形成する。レジストパターンをマスクとし、例えば配線用のアルミニウム膜をパターニングして、半導体ウエハに目印を形成する。フォトレジスト膜へ目印パターンを転写するための露光は、半導体チップを形成するための露光工程の一部を利用して行われる。半導体ウエハに目印を形成するパターニングは、半導体チップを形成するためのパターニング工程の一部を利用して行われる。半導体チップの完成後、目印との相対位置関係に基づいて、基準チップを特定することができる。基準チップとの相対位置関係に基づいて他のチップも特定し、試験等を行なうことができる。図6は、目印7が形成され、半導体チップ5が完成した半導体ウエハ1を示す概略平面図である。なおここで、説明の便宜のため、半導体ウエハ1に形成された目印7を、転写パターンである目印パターン7と同じ参照符号で参照し、また、半導体チップ5を、チップ領域5と同じ参照符号で参照している。上述のように、実施例の目印形成方法は、全てのショット領域2に対する露光を行いつつ、ショット領域同士の配置関係を工夫することにより、外周スクライブ領域に配置された目印パターン7を、目印7を形成したい領域で転写することができる。クロスハッチングで示された半導体チップは、比較例の方法で減耗した有効チップに対応する。実施例の方法は、比較例のような未露光ショット領域を生じさせず、すべてのチップ領域で通常の製造工程を実施することができるので、有効チップの減耗を抑制することができる。左上がりのハッチングで示された半導体チップは、比較例の方法で未露光ショット領域に隣接し不良が生じやすい有効チップに対応する。実施例の方法は、比較例のような未露光ショット領域を生じさせず、チップ領域周囲の環境の均一性を向上できるので、環境の均一性低下に起因した不良の発生を抑制することができる。このように、実施例の方法は、比較例に比べて、基準チップの特定に利用できる目印を、チップ製造プロセスへの影響を低減して形成することができるので、チップ収率低減を抑制することができる。次に、第3実施例による半導体装置の製造方法について説明する。第1実施例及び第2実施例では、例えば図2に示したように、目印パターンを形成する際、隣接ショット領域同士例えばショット領域2Aと2B、あるいは、ショット領域2Cと2Dを接するように配置した。走査において隣接するショット領域同士で、目印パターン7とカバーパターン8とが重ならなければ、目印パターン7を転写することができるので、隣接ショット領域同士は、離れるように配置してもよい。以下に説明するように、第3実施例では、目印パターン7を形成する際の隣接ショット領域同士を、チップ領域の幅だけ離して配置する。図7は、第3実施例による目印形成方法を示す概略平面図である。例えば、半導体ウエハ1の右上縁部に目印を形成する場合を例として説明する。半導体ウエハ1の縁の少し内側に、無効チップを定める境界9が画定されている。無効チップをハッチングで示す。右上縁部のショット領域2Fと、走査方向で隣接し、ショット領域2Fと同じ行で左側ウエハ内側に配置されるショット領域2Eとを重ならせないことにより、目印パターンが形成される。例えば、ショット領域2Eの外周スクライブ領域の右側辺上に目印パターンが形成される。第3実施例では、ショット領域2Fの左側の縁が、ショット領域2Eの右側の縁からチップ領域1つ分の幅だけ右側にずれるように、ショット領域2Fが配置されている。つまり、目印パターン7を形成しない場合に対し、スクライブ領域1本分の幅チップ領域1つ分の幅のオフセットが設けられている。ショット領域2Eの下側にショット領域2Gが配置され、ショット領域2Fの下側にショット領域2Hが配置されている。ショット領域2Gとショット領域2Hとは、外周スクライブ領域同士がちょうど重なるように左右に隣接して配置されている。ショット領域2Eとショット領域2Gとは、外周スクライブ領域同士がちょうど重なるように上下に隣接して配置されている。ショット領域2Fとショット領域2Hとは、外周スクライブ領域同士がちょうど重なるように上下に隣接して配置されている。例えば、第1実施例においては、図1Aからわかるように、目印パターン形成のため左右方向にずれて配置されたショット領域例えばショット領域2Aや2Dは、そのショット領域の下側に隣接するショット領域と、上下方向に延在するスクライブ領域が整合しない。第3実施例では、ショット領域2Fがショット領域2Eからチップ領域1つ分の幅だけ離れて配置されていることにより、ショット領域2Fの上下方向に延在するスクライブ領域と、ショット領域2Hの上下方向に延在するスクライブ領域とが、整合して一直線上に配置される。これにより、例えば、ダイシングが容易になる。なお、第3実施例では、ショット領域2Fとショット領域2Eとの隙間に、チップ領域幅の未露光領域が生じる未露光領域をハッチングで示す。また、ショット領域2Eからショット領域2Fが離れるほど、ショット領域2F内に配置できる有効チップ数は減る。チップサイズが小さいほど、未露光領域は狭くでき、また有効チップ数の減少を抑制できる。従って、第3実施例で説明した、スクライブ領域を整合させるようにショット領域をずらす方法は、チップサイズが比較的小さい例えば1mm角以下の場合に、特に好ましい方法といえる。なお、第3実施例は、走査方向が紙面左右方向X方向で、目印パターンを紙面上下方向Y方向のスクライブ領域上に形成し、Y方向のスクライブ領域を整合させる場合について例示した。第3実施例の技術は、走査方向がY方向で、目印パターンをX方向のスクライブ領域上に形成し、X方向のスクライブ領域について整合させる場合へ応用することもできる。この場合は、ショット領域のY方向の配置を調整することにより、目印形成を行うことができる。以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。以上説明した第1実施例~第3実施例を含む実施形態に関し、さらに以下の付記を開示する。付記1半導体ウエハ上にフォトレジスト膜を形成する工程と、前記フォトレジスト膜に、露光用マスクを介して第1の露光を行う工程と、前記フォトレジスト膜に、前記露光用マスクを介して第2の露光を行う工程と、前記フォトレジスト膜に、前記露光用マスクを介して第3の露光を行う工程とを有し、前記第1の露光で前記フォトレジスト膜に投影される第1ショット領域に対し、前記第2の露光で前記フォトレジスト膜に投影される第2ショット領域は、第1の方向に隣接し、前記第2ショット領域に対し、前記第3の露光で前記フォトレジスト膜に投影される第3ショット領域は、前記第1の方向に隣接し、前記露光用マスクは、1回の露光で前記半導体ウエハに投影されるショット領域が矩形状であり、前記ショット領域は、外周部に配置された外周スクライブ領域と、前記外周スクライブ領域の内側に配置されたチップ領域とを含み、前記外周スクライブ領域は、前記第1の方向に交差し、対向する第1の辺及び第2の辺と、前記第1の方向に平行で、対向する第3の辺及び第4の辺とを有し、前記第1の辺上に第1パターンが配置されており、前記第2の辺上で、前記第1パターンと対向する位置に第2パターンが配置されており、前記フォトレジスト膜がポジタイプであり、前記第1パターンは遮光パターンとして形成され、前記第2パターンは前記第1パターンを内包する大きさの透光領域として形成されているか、または、前記フォトレジスト膜がネガタイプであり、前記第1パターンは透光パターンとして形成され、前記第2パターンは前記第1パターンを内包する大きさの透光領域として形成されており、前記第1の露光及び前記第2の露光は、前記第1ショット領域と前記第2ショット領域とが重ならず、前記第1ショット領域及び前記第2ショット領域の一方のショット領域の前記第1パターンと、他方のショット領域の前記第2パターンとが重ならないように行われ、前記第2の露光及び前記第3の露光は、前記第1パターンと前記第2パターンとが重なるように行われる、半導体装置の製造方法。付記2前記第1の露光に引き続き前記第2の露光が行われ、前記第2の露光に引き続き前記第3の露光が行われ、前記第2の露光は、前記第1の露光で前記フォトレジスト膜に転写された前記第1パターンに、前記第2の露光で転写される前記第2パターンが重ならないように行われ、前記第3の露光は、前記第2の露光で前記フォトレジスト膜に転写された前記第1パターンに、前記第3の露光で転写される前記第2パターンが重なるように行われる付記1に記載の半導体装置の製造方法。付記3前記第3の露光に引き続き前記第2の露光が行われ、前記第2の露光に引き続き前記第1の露光が行われ、前記第2の露光は、前記第3の露光で前記フォトレジスト膜に転写された前記第1パターンに、前記第2の露光で転写される前記第2パターンが重なるように行われ、前記第1の露光は、前記第2の露光で前記フォトレジスト膜に転写された前記第1パターンに、前記第1の露光で転写される前記第2パターンが重ならないように行われる付記1に記載の半導体装置の製造方法。付記4前記第1の露光に引き続き前記第2の露光が行われ、前記第2の露光に引き続き前記第3の露光が行われ、前記第2の露光は、前記第1の露光で前記フォトレジスト膜に転写された前記第2パターンに、前記第2の露光で転写される前記第1パターンが重ならないように行われ、前記第3の露光は、前記第2の露光で前記フォトレジスト膜に転写された前記第2パターンに、前記第3の露光で転写される前記第1パターンが重なるように行われる付記1に記載の半導体装置の製造方法。付記5前記第3の露光に引き続き前記第2の露光が行われ、前記第2の露光に引き続き前記第1の露光が行われ、前記第2の露光は、前記第3の露光で前記フォトレジスト膜に転写された前記第2パターンに、前記第2の露光で転写される前記第1パターンが重なるように行われ、前記第1の露光は、前記第2の露光で前記フォトレジスト膜に転写された前記第2パターンに、前記第1の露光で転写される前記第1パターンが重ならないように行われる付記1に記載の半導体装置の製造方法。付記6前記第1の露光及び前記第2の露光は、前記第1ショット領域と前記第2ショット領域とが接する付記1~5のいずれか1つに記載の半導体装置の製造方法。付記7前記第1の露光及び前記第2の露光は、前記第1ショット領域の前記第2ショット領域側の縁と、前記第2ショット領域の前記第1ショット領域側の縁とが、前記チップ領域の幅だけ離れている付記1~5のいずれか1つに記載の半導体装置の製造方法。付記8前記第1ショット領域は、前記半導体ウエハの縁と交差する位置に配置される付記1~7のいずれか1つに記載の半導体装置の製造方法。付記9前記半導体ウエハは、第1の膜を有し、前記フォトレジスト膜は、前記第1の膜上方に形成され、さらに、前記第1の露光及び前記第2の露光により前記第1パターンが転写された前記フォトレジスト膜を現像して、レジストパターンを形成する工程と、前記レジストパターンをマスクとし、前記第1の膜をパターニングして、目印を形成する工程とを有する付記1~8のいずれか1つに記載の半導体装置の製造方法。付記10前記第1の膜は、配線材料で形成されている付記9に記載の半導体装置の製造方法。付記11前記第1の露光、前記第2の露光、及び前記第3の露光は、前記半導体ウエハに複数の半導体チップを形成するために行われる露光工程に含まれ、さらに、前記目印に基づいて、前記複数の半導体チップのうちの基準チップを特定する工程を有する付記9または10に記載の半導体装置の製造方法。付記12さらに、前記基準チップに基づいて、他の前記半導体チップを特定し、前記複数の半導体チップに試験を行なう工程を有する付記11に記載の半導体装置の製造方法。付記13半導体ウエハ上に形成され、一方向に複数並んだチップ領域と、隣接する前記チップ領域同士の間に配置された間隙と、前記間隙に形成された目印とを有し、前記複数並んだチップ領域のうちの第1チップ領域より前記半導体ウエハ内側では、前記チップ領域同士の間隙が第1の幅であり、前記第1チップ領域と、前記半導体ウエハ外側で前記第1チップ領域と隣接する第2チップ領域との間隙は、前記第1の幅より広い第2の幅であり、前記目印は、前記第2の幅を持つ前記第1チップ領域と前記第2チップ領域との間隙に形成され、前記第1の幅を持つ間隙には形成されていない半導体装置。付記14半導体ウエハを準備する工程であって、一方向に複数並んだチップ領域を含む、複数のチップ領域と、前記一方向に複数並んだチップ領域について、隣接する前記チップ領域同士の間に配置された間隙と、前記間隙に形成された目印とを有し、前記一方向に複数並んだチップ領域のうちの第1チップ領域より前記半導体ウエハ内側では、前記チップ領域同士の間隙が第1の幅であり、前記第1チップ領域と、前記半導体ウエハ外側で前記第1チップ領域と隣接する第2チップ領域との間隙は、前記第1の幅より広い第2の幅であり、前記目印は、前記第2の幅を持つ前記第1チップ領域と前記第2チップ領域との間隙に形成され、前記第1の幅を持つ間隙には形成されていない、半導体ウエハを準備する工程と、前記目印に基づいて、前記複数のチップ領域のうちの基準のチップ領域を特定する工程を有する半導体装置の製造方法。付記15さらに、前記基準のチップ領域に基づいて、他の前記チップ領域を特定し、前記複数のチップ領域について試験を行なう工程を有する付記14に記載の半導体装置の製造方法。