光電変換素子と、フローティングディフュージョン部と、前記光電変換素子の電荷を前記フローティングディフュージョン部に転送する転送トランジスタと、前記フローティングディフュージョン部の電位に基づく信号を出力する増幅トランジスタとが配された半導体基板と、第1の配線層と、前記第1の配線層の上に配される第2の配線層とを含む複数の配線層と、を有する光電変換装置において、前記転送トランジスタのゲート電極と、前記第2の配線層とがスタックコンタクト構造で接続されていることを特徴とする光電変換装置。請求項1に記載の光電変換装置と、前記光電変換装置から出力された信号を処理する信号処理回路と、を有することを特徴とする撮像システム。光電変換素子とトランジスタとを含む画素が複数配された画素領域と、トランジスタを有し、前記画素領域よりも多くの配線層を有する周辺回路領域と、が配された半導体基板と、第1の層間絶縁膜と前記第1の層間絶縁膜の上に配された第2の層間絶縁膜とを含む複数の層間絶縁膜と、第1の配線層と前記第1の配線層の上に配される第2の配線層とを含む複数の配線層とを有する前記半導体基板の上に配された配線部と、を有する光電変換装置において、前記配線部は、前記第1の配線層と前記第1の配線層と接続する前記第1の層間絶縁膜に配されたプラグとを前記周辺回路領域に有し、前記第2の配線層と前記第2の配線層と接続する前記第1の層間絶縁膜に配されたプラグと前記第2の層間絶縁膜に配されたプラグとを前記画素領域に有し、前記半導体基板に最も近接して配された配線層は、前記周辺回路領域において前記第1の配線層であり、前記画素領域において前記第2の配線層であることを特徴とする光電変換装置。前記画素領域に配された前記第1の層間絶縁膜に配されたプラグと前記第2の層間絶縁膜に配されたプラグは、互いに接して積層されるスタックコンタクト構造を有することを特徴とする請求項3の光電変換装置。前記画素領域に配されたトランジスタは、前記光電変換素子にて生じた電荷を転送する転送トランジスタと、前記電荷に基づく信号を出力する増幅トランジスタとを含み、前記配線部は、前記転送トランジスタが電荷を転送するフローティングディフュージョン部と前記画素領域の増幅トランジスタのゲート電極とを接続するシェアードコンタクト構造のプラグを前記第1の層間絶縁膜に有することを特徴とする請求項4の光電変換装置。前記第1の配線層の少なくとも一部は、前記シェアードコンタクト構造のプラグの上に配され、前記フローティングディフュージョン部の上に配されたことを特徴とする請求項5に記載の光電変換装置。前記第1の層間絶縁膜に配されたプラグと前記第1の層間絶縁膜に配されたプラグと前記第2の層間絶縁膜に配されたプラグはバリアメタル膜と導電体とで形成されており、前記バリアメタル膜の材料はチタン、タンタル、シリコン、タングステンのいずれかを含み、前記導電体の材料はタングステンを含むことを特徴とする請求項3に記載の光電変換装置。前記複数の配線層の材料は、銅あるいはアルミニウムのいずれかを含むことを特徴とする請求項3に記載の光電変換装置。前記配線部は、前記周辺回路領域において、前記第2の配線層と接続する前記第2の層間絶縁膜に配されたプラグを有し、前記画素領域の前記第2の層間絶縁膜に配されたプラグは前記周辺回路領域の前記第2の層間絶縁膜に配されたプラグよりも長いことを特徴とする請求項3に記載の光電変換装置。前記光電変換装置は、基準信号を得るための遮光された画素を有するオプティカルブラック領域を有し、前記オプティカルブラック領域の前記配線部は、前記第1の配線層と、前記第1の配線層と接続する前記第1の層間絶縁膜に配されたプラグとを有し、前記オプティカルブラック領域の前記半導体基板に最も近接して配された配線層は、前記第1の配線層であることを特徴とする請求項3に記載の光電変換装置。請求項2に記載の光電変換装置と、前記光電変換装置から出力された信号を処理する信号処理回路と、を有することを特徴とする撮像システム。光電変換素子とトランジスタとを含む画素が複数配された画素領域と、トランジスタを有し、前記画素領域よりも多くの配線層を有する周辺回路領域と、が配された半導体基板と、前記半導体基板の上に配された、複数の層間絶縁膜と、複数の配線層と、を有する配線部と、を有する光電変換装置の製造方法において、前記半導体基板の上に第1の層間絶縁膜を形成する工程と、前記第1の層間絶縁膜に複数のプラグを形成する工程と、前記第1の層間絶縁膜に形成された複数のプラグの一部に接続する第1の配線層を前記周辺回路領域の前記第1の層間絶縁膜の上に形成する工程と、前記第1の配線層を形成する工程の後に、第2の層間絶縁膜を形成する工程と、前記第2の層間絶縁膜の一部を除去し、前記画素領域において前記第1の層間絶縁膜に形成された複数のプラグの一部を露出するホールと前記周辺回路領域において前記第1の配線層の一部が露出するホールとを前記第2の層間絶縁膜に形成する工程と、前記第2の層間絶縁膜に形成されたホールに導電体を埋めることで、前記第2の層間絶縁膜にプラグを形成する工程と、前記第2の層間絶縁膜にプラグを形成する工程の後に、前記第2の層間絶縁膜の上に第2の配線層を形成する工程と、を含むことを特徴とする光電変換装置の製造方法。ここで、光電変換装置の高速化、高機能化からの要請から、光電変換装置全体の回路規模が大きくなりつつある。この要求を満たすには更なる微細化が必要となる。特許文献1においては、半導体基板に近い方から第1の配線層と第2の配線層の2層の配線層と、第1の層間絶縁膜と第2の層間絶縁膜を有している。また、第2の配線層から半導体基板に接続するような2層以上の層間絶縁膜を介して電気的接続を行う場合、まず第2の層間絶縁膜に配された第2のビアによって第2の配線層と第1の配線層を接続する。更に、第1の層間絶縁膜に配された第1のビアによって第1の配線層と半導体基板の電気的接続を行っている。このような構成において、発明者らは以下の課題を見出した。上述のような構成においては、第1のビアと第2のビアを接続するための第1の配線層を形成する面積を確保する必要があり、第1の配線層の微細化が困難である。また、例えば、CMOS型の光電変換装置のフローティングディフュージョン部において、対向する金属配線の面積が多い場合には、フローティングディフュージョン部と金属配線との間の静電容量が大きくなってしまう。静電容量の増大の問題は、より微細化が進むにつれ、フローティングディフュージョン部と金属配線との間の距離が縮むため、より影響が大きくなってしまう。このようなフローティングディフュージョン部の容量の増大は、光電変換によって生じた信号電荷の減少を引き起こす可能性がある。更に、配線層の層数が異なる領域を有する場合には、領域間における段差が生じる可能性がある。そこで、本発明では、フローティングディフュージョン部の容量の増大を抑制することが可能な光電変換装置を提供することを目的とする。また、配線層の層数が異なる領域を有する場合には、領域間における段差を低減することを目的とする。本発明の光電変換装置は、光電変換素子と、フローティングディフュージョン部と、前記光電変換素子の電荷を前記フローティングディフュージョン部に転送する転送トランジスタと、前記フローティングディフュージョン部の電位に基づく信号を出力する増幅トランジスタとが配された半導体基板と、第1の配線層と、前記第1の配線層の上に配される第2の配線層とを含む複数の配線層と、を有する光電変換装置において、転送トランジスタのゲート電極と、前記第2の配線層とがスタックコンタクト構造で接続されている。また、本発明の別の光電変換装置は、光電変換素子とトランジスタとを含む画素が複数配された画素領域と、トランジスタを有し、前記画素領域よりも多くの配線層を有する周辺回路領域と、が配された半導体基板と、第1の層間絶縁膜と前記第1の層間絶縁膜の上に配された第2の層間絶縁膜とを含む複数の層間絶縁膜と、第1の配線層と前記第1の配線層の上に配される第2の配線層とを含む複数の配線層とを有する前記半導体基板の上に配された配線部と、を有する光電変換装置において、前記配線部は、前記第1の配線層と前記第1の配線層と接続する前記第1の層間絶縁膜に配されたプラグとを前記周辺回路領域に有し、前記第2の配線層と前記第2の配線層と接続する前記第1の層間絶縁膜に配されたプラグと前記第2の層間絶縁膜に配されたプラグとを前記画素領域に有し、前記半導体基板に最も近接して配された配線層は、前記周辺回路領域において前記第1の配線層であり、前記画素領域において前記第2の配線層である。また、本発明の光電変換装置の製造方法は、光電変換素子とトランジスタとを含む画素が複数配された画素領域と、トランジスタを有し、前記画素領域よりも多くの配線層を有する周辺回路領域と、が配された半導体基板と、前記半導体基板の上に配された、複数の層間絶縁膜と、複数の配線層と、を有する配線部と、を有する光電変換装置の製造方法において、前記半導体基板の上に第1の層間絶縁膜を形成する工程と、前記第1の層間絶縁膜に複数のプラグを形成する工程と、前記第1の層間絶縁膜に形成された複数のプラグの一部に接続する第1の配線層を前記周辺回路領域の前記第1の層間絶縁膜の上に形成する工程と、前記第1の配線層を形成する工程の後に、第2の層間絶縁膜を形成する工程と、前記第2の層間絶縁膜の一部を除去し、前記画素領域において前記第1の層間絶縁膜に形成された複数のプラグの一部を露出するホールと前記周辺回路領域において前記第1の配線層の一部が露出するホールとを前記第2の層間絶縁膜に形成する工程と、前記第2の層間絶縁膜に形成されたホールに導電体を埋めることで、前記第2の層間絶縁膜にプラグを形成する工程と、前記第2の層間絶縁膜にプラグを形成する工程の後に、前記第2の層間絶縁膜の上に第2の配線層を形成する工程と、を含む。本発明の光電変換装置によって、フローティングディフュージョン部の容量の増大を抑制することが可能となる。本発明の光電変換装置は、光電変換素子とトランジスタとが配された半導体基板と、第1の配線層と、第2の配線層とを含む複数の配線層と、を有する。そして、半導体基板と複数の配線層のいずれかとの間、トランジスタのゲート電極と複数の配線層のいずれかとの間の接続がスタックコンタクト構造を有する。このような構造を有することで、フローティングディフュージョン部の容量の増大を抑制することが可能となる。また、本発明の光電変換装置は、画素領域と周辺回路領域とを半導体基板に有し、半導体基板の上に配された配線部とを有する。配線部は、半導体基板側からこの順に配された第1の層間絶縁膜と、第1の配線層と、第2の層間絶縁膜と、第2の配線層とを有する。更に、配線部は、周辺回路領域は第1の配線層と接続するための第1の層間絶縁膜に配されたプラグを有し、画素領域においては第2の配線層と接続するための第1の層間絶縁膜に配されたプラグと第2の層間絶縁膜に配されたプラグを有する。そして、本発明の光電変換装置は、半導体基板に最も近接して配された配線層が、周辺回路領域においては第1の配線層であり、画素領域においては第2の配線層である。このような構造を有することで、フローティングディフュージョン部の容量の増大を抑制しつつ、画素領域と周辺回路領域との間の段差を抑制し、周辺回路領域の配線層数を増加させることが可能となる。本発明の光電変換装置について説明する。図6は、各実施形態の光電変換装置の平面模式図である。図6において、601は画素領域であり、602は周辺回路領域である。画素領域601は、撮像信号を得るための光電変換素子を含む画素611が2次元アレイ状に配列された有効画素領域を含む。いくつかの実施形態においては、周辺回路領域602は、画素領域601以外の領域であり、画素領域601よりも多くの配線層を有する。図6において、周辺回路領域602には、画素領域601から信号を読み出すための垂直走査回路612と、読み出された信号を処理及び出力するための水平走査回路613と、読み出された信号を処理する回路を含む読み出し回路614等が配置されうる。読み出し回路614は増幅回路や相関二重サンプリング回路やAD変換回路など任意の回路である。画素領域601及び周辺回路領域602は同一の半導体基板に集積されている。また、図6において光電変換装置は、遮光膜によって遮光された画素が配された、基準信号を得るためのオプティカルブラック領域603を含む。次に、光電変換装置の画素の回路と平面レイアウトについて、図5を用いて説明する。図5aは、光電変換装置の画素回路の一例を示した回路図である。画素611は、光電変換素子であるフォトダイオードPDと、転送トランジスタTTと、増幅トランジスタATと、リセットトランジスタRTとを有する。図5aにおいて、転送トランジスタTT、増幅トランジスタAT、リセットトランジスタRTは、NMOSトランジスタであり、信号電荷は電子である。この構成例では、フォトダイードPDは、アノードが接地され、カソードが転送トランジスタTTに接続されている。増幅トランジスタATは、定電流回路不図示と接続しており、ソースフォロワ回路を構成する。フォトダイードPDは、カソードである第1導電型この構成例ではn型の電荷蓄積部を有する。ノードFDは、フローティングディフュージョン部FD部を含む。ノードFDは、リセットトランジスタRTのゲートにリセットパルスRESが印加されることによって所定電圧にリセットされる。この所定電位によって、画素の選択状態及び非選択状態が制御される。具体的には、リセットトランジスタRTのドレインの電圧VFDCが第1電圧に設定された状態でリセットトランジスタRTにリセットパルスRESが印加されると、画素が選択状態になる。また、リセットトランジスタRTのドレインの電圧VFDCが第2電圧に設定された状態でリセットトランジスタRTにリセットパルスRESが印加されると、画素が非選択状態になる。第1電圧は、増幅トランジスタATをオン状態にする電圧であり、第2電圧は、増幅トランジスタATをオフ状態にする電圧である。また、転送トランジスタTTのゲートに転送パルスTxが印加されることによって電荷蓄積部に蓄積された信号電荷がノードFDに転送される。ノードFDの電圧は、転送されてきた電荷の量に応じて変化する。このリセットトランジスタRTによる選択及び非選択動作と、転送トランジスタTTの転送動作によって、ノードFDの電圧に応じた信号が増幅トランジスタATから、垂直出力線VSLに出力される。図5bは、図5aに示した画素回路の平面レイアウト図である。図5bにおいて、フォトダイオードPDとFD部FDとの間に、転送トランジスタのゲート電極GTTが配置されている。また、FD部FDとリセットトランジスタのドレイン501の間に、リセットトランジスタのゲート電極GRTが配置されている。ここで、FD部FDは、前述したように転送トランジスタTTのドレインでもあり、リセットトランジスタRTのソースでもある。そして、増幅トランジスタのソース502及びドレイン503との間に増幅トランジスタのゲート電極GATが配されている。この増幅トランジスタのゲート電極GATはシェアードコンタクトを介してFD部FDと接続される。この時、増幅トランジスタのゲート電極GATは、FD部FDから増幅トランジスタまで延在し、FD部FDと増幅トランジスタのゲート電極GATとを接続する配線を兼ねている。なお、図5bにおいて、バツ印が四角で囲われた部分はコンタクトである。以下、このような画素611を元に本発明の光電変換装置について説明を行う。なお、本発明の画素の回路や平面レイアウトは図5に示した構成に限られず、また、選択トランジスタを有する構成であってもよい。なお、以下の説明において、上に配されたとは直上のみならず、上方や上部に配置された構成を含むものとする。第1の実施形態本実施形態の光電変換装置について図1を用いて説明する。図1は、画素領域601の一部と周辺回路領域602の一部とを示した断面模式図である。図1における画素領域601の一部の断面図とは図5bに対応したものであり、周辺回路領域602の一部の断面図とは周辺回路領域602が有する任意のトランジスタの断面である。図1において、図5bと同じ構成については、同一の符号を付し、説明を省略する。また、図1の画素領域601と周辺回路領域602は説明のため隣接させて表記している。図1の画素領域601には、LOCOS等の素子分離102、フォトダイオードを構成するn型の電荷蓄積部103、転送トランジスタのゲート電極104、FD部105が配されている。更に、画素領域601には、増幅トランジスタのゲート電極106、画素領域のトランジスタのサイドウォール107及びソースドレイン108が配されている。そして、図1の周辺回路領域602には、例えば、図6の読み出し回路614を構成するトランジスタが配されている。トランジスタはゲート電極109と、サイドウォール110と、ソースドレイン111とを含む。図1の画素領域601及び周辺回路領域602において、半導体基板101の主面112上に、配線部が配されている。配線部は、画素領域601及び周辺回路領域602において、複数の層間絶縁膜と複数のプラグと複数の配線層とを有する。複数の層間絶縁膜は、少なくとも第1の層間絶縁膜201と、第2の層間絶縁膜202と、第3の層間絶縁膜203とを有する。第1の層間絶縁膜201と、第2の層間絶縁膜202と、第3の層間絶縁膜203は、図1において主面112からこの順に積層されて配されている。複数のプラグは、第1の層間絶縁膜201に配されたプラグ204、205、210と、第2の層間絶縁膜202に配されたプラグ206、212と、第3の層間絶縁膜203に配された208、214とを有する。複数の配線層は、第1の層間絶縁膜201上に配された第1の配線層と、第2の層間絶縁膜202上に配された第2の配線層と、第3の層間絶縁膜203上に配された第3の配線層とを有する。各配線層は、同一の高さあるいは同一工程にて形成された配線の集合を示しており、複数の配線を有する。第1の配線層は配線211を有し、第2の配線層は配線207、213を有し、第3の配線層は配線209、215を有する。ここで、複数配されているプラグ、例えばプラグ205の個々を示す場合には205a、205bとし、複数配されている配線、例えば配線211の個々を示す場合には211a、211bと示す。他の構成についても同様に示す。画素領域601において、第1の層間絶縁膜201に配されたプラグ204及びプラグ205は半導体基板101に配された素子と接続している。プラグ205は、第2の層間絶縁膜202に配されたプラグ206と接続し、プラグ206はプラグ205と第2の層間絶縁膜202上に配された第2の配線層207とを接続する。第2の配線層の一部の配線207bは、第3の層間絶縁膜203に配されたプラグ208bと接続し、プラグ208bは第3の層間絶縁膜203上に配された第3の配線層の一部の配線209bと接続される。ここで、第1の層間絶縁膜201に配されたプラグ204は、FD部105と増幅トランジスタのゲート電極106とを配線を介することなく電気的に接続するシェアードコンタクト構造を有する。また、第1の層間絶縁膜201に配されたプラグ205と第2の層間絶縁膜202上に配されたプラグ206とは、積層構造スタックコンタクト構造を有する。プラグ205及びプラグ206は、転送トランジスタのゲート電極104や、増幅トランジスタのソースドレイン108と、その上に配された第2の配線層207の配線とを電気的に接続する。つまり、転送トランジスタのゲート電極104や、増幅トランジスタのソースドレイン108と、その上に配された第2の配線層207の配線との接続は、スタックコンタクト構造を有している。次に、周辺回路領域602において、第1の層間絶縁膜201に配されたプラグ210は半導体基板101に配された素子と接続している。プラグ210は第1の層間絶縁膜201上に配された第1の配線層の配線211と接続し、第1の配線層の配線211は第2の層間絶縁膜202に配されたプラグ212と接続する。第2の層間絶縁膜202上に配された第2の配線層の配線213はプラグ212を介して第1の配線層の配線211と電気的に接続される。第2の配線層の配線213は第3の層間絶縁膜203に配されたプラグ214を介して第3の層間絶縁膜203上に配された第3の配線層の配線215と電気的に接続される。周辺回路領域602にスタックコンタクト構造は配されていない。ここで、第1の配線層は、画素領域601に配されず、周辺回路領域602にのみ配されており、周辺回路領域602において最も半導体基板に近接する配線層となる。このようなFD部105の近傍に第1の配線層が配置されない構成によって、FD部の容量の増大を抑制することが可能となる。ここで、第2の配線層の配線は、画素領域601及び周辺回路領域602に配されており、第1の配線層が配されていない画素領域601においては最も半導体基板に近接する配線層となる。つまり、最も半導体基板に近接して配された配線の高さが、画素領域601と周辺回路領域602とで異なる。ここで、高さとは半導体基板の主面122からの高さである。具体的には、周辺回路領域602の最も半導体基板に近接して配された配線211は、画素領域の最も半導体基板に近接して配された配線207よりも半導体基板101から低い位置にその下面が位置している。そして、画素領域601の最も半導体基板101に近接して配された配線207と、周辺回路領域602において半導体基板101から2層目に配された配線213とが、半導体基板の表面112からの高さが等しい。よって、周辺回路領域602の方が半導体基板の主面112から等しい高さまでの間に、多くの配線層を有することがわかる。このような構成によって、周辺回路領域602の配線層数が多い構成においても、画素領域601との段差を低減することが可能となり、画素領域601の層間絶縁膜を厚くすることを抑制することが可能となる。また、図1において、第1の配線層は、画素領域601におけるプラグ204及び205の上に配され、プラグ206と同じ高さに配されている。図1においては配線211の底面とプラグ206の底面とが同じ高さに配されているが、底面同士が同じ高さでなくてもよい。少なくとも同じ高さに配線211とプラグ206が配されている。また、第2の層間絶縁膜202に配されたプラグ206とプラグ212とを比較すると、第1の配線層が配されている分だけプラグ212の長さが短い。このような短いプラグ212を有することで、第2の配線層の配線207と配線213とを同じ高さに配することが可能となる。次に、図2を用いて本実施形態の光電変換装置の層間絶縁膜の薄膜化について説明する。図2aは図1の光電変換装置の断面模式図であり、図2bは特許文献1に記載の構成を元にした比較のための光電変換装置の断面模式図である。図2a及び図2bにおいて、等しい回路で、画素領域及び周辺回路領域における配線層数が等しい構造を比較している。以下、図2において、図1に対応する構成には同一の符号を付し説明を省略する。図2bの光電変換装置200は、図2aの光電変換装置100に対して、特に周辺回路領域602の配線部の構造が異なる。ここで、図2bの配線部について説明する。図2bの配線部については、対比のため図2aと同様の名称を用いて説明する。図2bの配線部は、複数の層間絶縁膜と複数のプラグと複数の配線層とを有する。複数の層間絶縁膜は、半導体基板101側から順に配された第1の層間絶縁膜220と、第2の層間絶縁膜221と、第3の層間絶縁膜222と、第4の層間絶縁膜223とを有する。複数のプラグは、第1の層間絶縁膜220にプラグ224、225、230と、第2の層間絶縁膜221にプラグ226、231と、第3の層間絶縁膜222にプラグ228、233と、第4の層間絶縁膜223にプラグ235とを有する。複数の配線層は、第2の層間絶縁膜221上に配された第1の配線層と、第3の層間絶縁膜222上に配された第2の配線層と、第4の層間絶縁膜223上に配された第3の配線層と、を有する。第1の配線層は配線227、232を有し、第2の配線層は配線229、234を有し、第3の配線層は配線236を有する。第1の層間絶縁膜220に配されたプラグ224、225、230は半導体基板101の素子と接続している。ここで、画素領域601の第1の層間絶縁膜220に配されたプラグ225は、第2の層間絶縁膜221に配されたプラグ226と接続し、スタックコンタクト構造を構成する。そして、周辺回路領域602の第1の層間絶縁膜220に配されたプラグ230は、第2の層間絶縁膜221に配されたプラグ231と接続し、スタックコンタクト構造を構成する。なお、プラグ224は図2aと同様にシェアードコンタクト構造である。そして、画素領域601のプラグ226は第2の層間絶縁膜221上に配された第1の配線層の配線227と接続し、周辺回路領域602のプラグ231は第2の層間絶縁膜221上に配された第1の配線層の配線232と接続する。その後、画素領域601の第1の配線層の一部の配線227bは、第3の層間絶縁膜222上に配された第2の配線層の一部の配線229bと第3の層間絶縁膜222に配されたプラグ228bを介して電気的に接続される。周辺回路領域602の第1の配線層の配線232は、第3の層間絶縁膜222上に配された第2の配線層の配線234と第3の層間絶縁膜222に配されたプラグ233を介して電気的に接続される。そして、周辺回路領域602の第2の配線層の配線234は、第4の層間絶縁膜223上の第3の配線層の配線236と、第4の層間絶縁膜223に配されたプラグ235を介して電気的に接続される。ここで、図2aの光電変換装置100と図2bの光電変換装置200における層の高さを比較する。光電変換装置100では、画素領域601の最上配線層第3の配線層の配線209と周辺回路領域602の最上配線層第3の配線層の配線215とが等しい高さh1に配置されている。そして、画素領域601と周辺回路領域602との間に段差がないことがわかる。一方、光電変換装置200においては、画素領域601の最上配線層第2の配線層の配線229は高さh2に配置されており、周辺回路領域602の最上配線層第3の配線層の配線236は高さh3に配置されている。ここで、光電変換装置100の光電変換素子上には層間絶縁膜が高さh1分の厚みで配され、光電変換装置200の光電変換素子上には層間絶縁膜が高さh3分の厚みで配されている。よって、光電変換装置100の光電変換素子上に配される層間絶縁膜は、光電変換装置200と比べて、差d2分だけ薄くなる。この差d2は、プラグ1つ分の高さである。例えば、130nmの配線プロセスでは、h3までの高さが約2.4μmの場合、d2は0.30μm程度であり、h3までの高さの10~20程度を低くすることが出来る。よって、本実施形態の光電変換装置100は層間絶縁膜の厚膜化を抑制しつつ、周辺回路領域602の配線層を多層化することが可能となる。また、図2において画素領域に配された、周辺回路領域の配線層のための層間絶縁膜を除去した場合には、図2bの光電変換装置200において画素領域601と周辺回路領域602との間に大きな段差d1が生じてしまう。このような段差が生じてしまうと、この後の工程、例えばカラーフィルタを形成する場合やレンズを形成する場合に、段差によって形状にばらつきが生じてしまう可能性がある。形状ばらつきを抑制するために段差を平坦化するための平坦化層が必要になり、また、その平坦化層を厚く設けなくてはならなくなる。しかし、本実施形態の光電変換装置100によれば、画素領域の層間絶縁膜を除去した場合においても、周辺回路領域との段差を低減することが可能となる。周辺回路領域が画素領域よりも更に多くの配線層を有する場合においても、配線層の1層分の段差を削減することが可能である。次に、図3を用いて図1の光電変換装置の製造方法の一例を説明する。図3において、図1の光電変換装置に対応する部材については、加工前であっても加工後であっても図1と同一の符号を付している。図3において図1と同一の符号を付した構成については説明を省略する。まず、一般的な半導体プロセスを用いて半導体基板101に、素子分離部102を形成する。その後、例えば、ポリシリコンからなるトランジスタのゲート電極104、106、109を形成する。フォトダイオードの電荷蓄積部103やLDD構造を形成するための半導体領域不図示をイオン注入によって形成する。そして、ゲート電極にサイドウォール107、110を形成する。その後、ソース及びドレイン108、111やFD部105をイオン注入によって形成する。このように形成した素子の上にシリコン酸化膜からなる第1の層間絶縁膜201を形成し、図3aの構造を得る。次に、第1の層間絶縁膜201上に、フォトレジストを塗布し、フォトリソグラフィによってフォトレジストをパターニングし、フォトレジストマスクを形成する。フォトレジストマスクを用いて第1の層間絶縁膜201のエッチングを行い、図1に示す各プラグのためのコンタクトホール310、311、312を第1の層間絶縁膜201に形成する。フォトレジストマスクを除去すると図3bに示す構成が得られる。ここで、シェアードコンタクト構造のためのコンタクトホール310は、FD部105と増幅トランジスタのゲート電極106とを露出する。次に、各コンタクトホール310、311、312に、例えばチタンや窒化チタンの単層あるいは積層膜からなるバリアメタル膜を形成する。バリアメタル膜としては、その他にチタン、タンタル、シリコン、タングステンなどを含む膜を用いることが出来る。続いて、このバリアメタル膜を覆って、例えばタングステン膜からなるプラグを形成する金属膜を形成する。そして、CMP法やエッチング法によって、各コンタクトホールに埋め込まれた以外のこれらの膜を除去する。除去後には、バリアメタル313を有するプラグ204、205、210が形成され、図3cに示す構成が得られる。次に、配線層を形成する。バリアメタル膜と、例えばアルミニウムを含む配線材料膜と、バリアメタル膜とをこの順に積層する。そして、フォトリソグラフィによって形成されたレジストパターンをマスクとし、これらの膜に対してエッチングを行い、第1の配線層の配線211及びそのバリアメタル314を形成する。その上を覆って、例えばシリコン酸化膜からなる第2の層間絶縁膜202を形成し、平坦化処理を行うことで、図3dの構造が得られる。ここで、第1の層間絶縁膜201に配されたプラグのバリアメタル313及び金属膜のエッチング選択比を、第1の配線層のバリアメタル314より大きくするように材料やエッチング条件を選択することが望ましい。これは、第1の配線層の配線211を形成する時に、その下層の第1の層間絶縁膜201に配されたプラグがエッチングされてしまわないようにする、あるいはエッチングされる量を低減するためである。次に、第2の層間絶縁膜202上にフォトレジストパターンによるマスクを形成し、第2の層間絶縁膜202に対してエッチングを行い、フォトレジストパターンを除去し、図3eの構成を得る。図3eでは、画素領域601には、プラグ205の上に、プラグ205の表面を露出するビアホール315が形成される。そして、周辺回路領域602には、第1の配線層の配線211の上に、配線211の表面を露出するビアホール316が形成される。ビアホール315と316とはそれぞれの深さが異なるが、配線211やプラグ205がエッチングストップ層として機能するため、同時にエッチングによって形成することが可能である。そして、図3cに示した第1の層間絶縁膜201に配されたプラグと同様のバリアメタルの形成工程などを含むプラグの形成工程を経て、図1に示したプラグ206とプラグ212とを形成する。その後、図1に示した第2の配線層の配線207と配線213を、配線211と同様の工程で、第2の層間絶縁膜202の上に形成する。そして、今までの工程と同様に、図1に示した第3の層間絶縁膜203を形成し、プラグ208とプラグ214を形成し、第3の配線層の配線209及び配線215とを形成することで、図1の構造を得る。その後、必要に応じて、プラグ、配線層、層間絶縁膜を更に形成してもよい。そして、図1等には示していないが、更に、保護膜、カラーフィルタやマイクロレンズを配置することで光電変換装置が完成する。本実施形態の光電変換装置によれば、FD部の容量の増大を抑制することが可能となる。また、層間絶縁膜の厚膜化を抑制し、周辺回路領域に画素領域よりも多くの配線層を配置することができる。また、周辺回路領域と画素領域との段差を低減することが可能である。また、図1において、第1の配線層の一部の配線207aは、シェアードコンタクト構造を有する第1のプラグ204の上及びFD部105の上に、平面的にみて重なるように配置されている。画素領域601において半導体基板101に最も近接して配された第1の配線層の一部の配線が、FD部105を覆うことによって、FD部105の遮光性が向上し、FD部105への光の混入を低減することが可能となる。ここで、平面的とは半導体基板の主面112に垂直な方向で、主面112の上方から主面112に向かってみた場合の平面レイアウトである。このような構成によって、FD部の遮光性が向上し、得られる画像信号の質を向上させることが可能となる。ここで、図6に示したオプティカルブラック領域603が遮光膜を含めて画素領域601と同じ層数の配線層を有する場合には、図1の画素領域601と同様の構造の配線部を有することが可能である。また、図6に示したオプティカルブラック領域603が遮光膜を含めて画素領域601よりも多くの層数の配線層を有する場合には、図1の周辺回路領域602と同様の構造の配線部を有することが可能である。この場合には、遮光膜を有しつつ、画素領域601の画素と同様の構成のオプティカルブラック領域を得ることが可能となる。なお、光電変換装置は図6に示したオプティカルブラック領域603を設けなくても良い。第2の実施形態本実施形態は第1の実施形態の配線層に各種ダマシン構造を適用した構成である。本実施形態について、図4を用いて説明する。図4は光電変換装置の断面模式図である。図4は、図1の半導体基板101から第2の配線層の配線207及び配線213の間の部分に対応する構成を示した物である。図4において、図1と同様の構成については、同一の符号を付し、説明を省略する。本実施形態のようなダマシン構造の配線層及びプラグを有することで、微細な配線幅、厚みともにが形成可能である。また、デュアルダマシン構造においては配線層とプラグとが同一工程で形成されることから、工程毎に設ける必要があるプロセスマージン分の層間絶縁膜の厚みを低減することが可能である。例えば、130nmの配線プロセスにおいてh3までの高さを約2.4umとすると、プラグを形成する場合のマージンはその約3程度である。よって、本実施形態の光電変換装置によれば、第1の実施形態の光電変換装置に比べて層間絶縁膜の厚さを低減することが可能となる。まず、図4aの光電変換装置は、画素領域601における第2の配線層の配線207及び周辺回路領域602における第2の配線層の配線213がシングルダマシン構造を有している。シングルダマシン構造の第2の配線層の配線207及び配線213は、導電体として銅を有する、いわゆる銅配線である。そして、配線207及び配線213の上には銅の拡散防止膜402、403が配されている。ここで、配線207や配線213はシングルダマシン法によって形成され、配線207や配線213の上面は第2の層間絶縁膜202の上面と同じ面を形成する。図4aの光電変換装置の製造方法について、第1の実施形態と異なる部分を説明する。第1の実施形態と同様にプラグ206及びプラグ212までを形成した後、第2の層間絶縁膜202上に層間絶縁膜401を形成する。そして、層間絶縁膜401に第1の配線層及び第4の配線層のための配線溝をエッチング等によって形成する。次に、配線溝の内壁を覆い、層間絶縁膜401の上面を覆うように、窒化チタン等のバリアメタルの膜を形成する。その後、バリアメタルの膜が配された配線溝を埋め、バリアメタルの膜が形成された層間絶縁膜401の上面を覆うように、銅の膜を形成する。配線溝以外に形成されたバリアメタルの膜と銅の膜をCMPなどによって除去し、銅配線が形成される。最後に、銅配線の上を覆うようにシリコン窒化膜などの銅のための拡散防止膜を形成し、必要に応じて拡散防止膜のパターニングを行い、図4aに示す光電変換装置の構成が得られる。この後、配線層やプラグを所望の構成になるまで形成すればよい。図4bの光電変換装置は、図4aの構成に加えて、第1の配線層の配線211がシングルダマシン構造となっている。図4bの製造方法は、図4aとほぼ同様である。具体的には、第1の層間絶縁膜201に配されたプラグ204、205、210の形成の後、第1の層間絶縁膜201上に層間絶縁膜408を形成する。第1の配線層のための配線溝をエッチング等によって層間絶縁膜408に形成する。そして、配線溝の内壁を覆い、層間絶縁膜408の上面を覆うように、窒化チタン等のバリアメタルの膜を形成する。その後、バリアメタルの膜が配された配線溝を埋め、バリアメタルの膜が形成された層間絶縁膜408の上面を覆うように、銅の膜を形成する。配線溝以外に形成されたバリアメタルの膜と銅の膜をCMPなどによって除去し、銅配線の配線211が形成される。そして、配線211上に拡散防止膜407を形成し、拡散防止膜407及び層間絶縁膜408を覆う層間絶縁膜409を形成する。その後、第1の実施形態と同様にプラグ206、212を形成し、図4aに示したような第2の配線層を形成し、図4bに示す光電変換装置が得られる。次に、図4cの光電変換装置は、図4bのように第1の配線層の配線211がシングルダマシン構造となっている。そして、図4cの光電変換装置は、図4bにおける第2の配線層の配線207とプラグ206とがデュアルダマシン構造を有している。また、配線213とプラグ212とが、デュアルダマシン構造を有している。図4cの製造方法は次のようになる。まず、図4bと同様に第1の配線層の配線211及び拡散防止膜404を形成した後、層間絶縁膜409を形成し、層間絶縁膜401を形成する。そして、層間絶縁膜408、409及び401の任意の箇所に配線用とプラグ用の連続した溝を、フォトリソグラフィ技術及びエッチングによって、形成する。配線用及びプラグ用の溝をエッチングによって形成する際には、例えば層間絶縁膜409と層間絶縁膜401とを異なる材料からなる膜によって形成し、層間絶縁膜409と層間絶縁膜401のエッチング選択比を利用して形成することが可能である。そして、配線用及びプラグ用の溝の内壁を覆い、層間絶縁膜401の上面を覆うように、窒化チタン等のバリアメタルの膜を形成する。そして、バリアメタルの膜が配された配線用及びプラグ用の溝を埋め、バリアメタルの膜が形成された層間絶縁膜401の上面を覆うように、銅の膜を形成する。次に、配線用及びプラグ用の溝以外に形成されたバリアメタルの膜と銅の膜をCMPなどによって除去し、デュアルダマシン構造の銅配線の第2の配線層の配線207と配線213とが形成される。第2の配線層の配線及びプラグは、デュアルダマシン方によって形成され、一体となって形成される。この第2の配線層の配線の上面は、層間絶縁膜の上面と1つの面を形成する。そして、第1の配線層上に拡散防止膜402、403を形成し、図4cの光電変換装置が得られる。本実施形態のようなダマシン構造の配線層及びプラグを有することで、微細な配線幅、厚みともにが形成可能である。また、デュアルダマシン構造においては配線層とプラグとが同一工程で形成されることから、例えばプラグを形成するためのCMP工程におけるプロセスマージンを設けずに済むため、プロセスマージン分の層間絶縁膜の厚みを低減することが可能である。よって、本実施形態の光電変換装置によれば、FD部の容量の増大を抑制することが可能である。また、第1の実施形態の光電変換装置よりも層間絶縁膜の厚さを低減することが可能となる。また、本実施形態のように銅配線を適用する場合には、第1の層間絶縁膜201に配されるプラグ204、205、210にはタングステンを主成分とする導電体を用いることが好ましい。半導体基板との接続のためのプラグに銅を主成分とする導電体を用いてしまうと、銅の拡散係数が大きいため、半導体基板への銅の拡散が生じ、暗電流などの問題が生じてしまう可能性があるためである。第3の実施形態本実施形態の光電変換装置は、第1の実施形態のシェアードコンタクト構造を用いない構成を有する。本実施形態の光電変換装置について、図7aを用いて説明を行う。図7aは図1と対応した図面であり、同様の構成には同じ符号を付し、説明を省略する。図7aに示した光電変換装置700は、図1のシェアードコンタクト構造のプラグ204を有しておらず、スタックコンタクト構造及び配線によって、FD部105と増幅トランジスタのゲート電極106とを接続している。具体的には、第1の層間絶縁膜201に配された、FD部105と接続するプラグ705aと、増幅トランジスタのゲート電極106と接続するプラグ705bとを有する。そして、プラグ705aは第2の層間絶縁膜202に配されたプラグ706aと接続し、第1の配線層に含まれる配線707と接続する。プラグ705bは第2の層間絶縁膜202に配されたプラグ706bと接続し、第1の配線層に含まれる配線707と接続する。つまり、プラグ705、プラグ706と配線707によって、FD部105と増幅トランジスタのゲート電極106とが電気的に接続される。このような構成においては、周辺回路領域と画素領域との段差を低減しつつ、周辺回路領域に画素領域よりも多くの配線層を配置することが可能となる。また、本実施形態の変形例について、図7bを用いて説明する。図7bの光電変換装置701には、図7aの構成に加えて、光電変換素子上に光導波路702が設けられている。このような構成によって、更に光の集光効率を向上させることが可能となる。光導波路702は他の実施形態の構成に適用可能である。撮像システムへの適用図8は、撮像システムの1つであるカメラの概略構成を示す図である。なお、カメラの概念には、撮影を主目的とする装置のみならず、撮影機能を補助的に備える装置例えば、パーソナルコンピュータ、携帯端末も含まれる。カメラ400は、上記の光電変換装置100に代表される固体撮像素子1004を備える。被写体の光学像は、レンズ1002によって固体撮像素子1004の撮像面に結像する。レンズ1002の外側には、レンズ1002のプロテクト機能とメインスイッチを兼ねるバリア1001が設けられうる。レンズ1002には、それから出射される光の光量を調節するための絞り1003が設けられうる。固体撮像素子1004から出力される撮像信号は、撮像信号処理回路1005によって各種の補正、クランプ等の処理が施される。撮像信号処理回路1005から出力される撮像信号は、A/D変換器1006でアナログ-ディジタル変換される。A/D変換器1006から出力される画像データは、信号処理部1007によって補正、データ圧縮などの信号処理がなされる。固体撮像素子1004、撮像信号処理回路1005、A/D変換器1006及び信号処理部1007は、タイミング発生部1008が発生するタイミング信号にしたがって動作する。ブロック1005~1008は、固体撮像素子1004と同一チップ上に形成されてもよい。カメラ400の各ブロックは、全体制御演算部1009によって制御される。カメラ400は、その他、画像データを一時的に記憶するためのメモリ部1010、記録媒体への画像の記録又は読み出しのための記録媒体制御インターフェース部1011を備える。記録媒体1012は、半導体メモリ等を含んで構成され、着脱が可能である。カメラ400は、外部コンピュータ等と通信するための外部インターフェースI/F部1013を備えてもよい。第4の実施形態次に、第4の実施形態について説明する。これまでの実施形態では、画素領域と周辺回路領域とで配線層の数が異なったが、本実施形態では配線層の数が等しい。第4の実施形態においては、少なくともFD部の近傍において第1の配線層の配線を設けずにスタックコンタクト構造を適用する構成について説明する。このような構成を有することによって、FD部の容量の増大を低減することが可能となり、信号の低下感度の低下を抑制することが可能となる。まず、FD部の容量について説明する。FD部は、増幅トランジスタのゲート電極GATと接続しており、ソースフォロワ回路の入力部として機能する。ソースフォロワ回路に入力する信号Vfdは、FD部を含むノードFDの容量Cfd及びノードFDに蓄積される電荷Qfdを用いて簡易的にVfd=Qfd/Cfdであらわされる。よって、FD部の容量が増大するとノードFDの容量Cfdが増大してしまい、信号Vfdが小さくなってしまう。ここで、FD部の近傍において、第1の層間絶縁膜に配されたプラグと第2の層間絶縁膜に配されたプラグとを接続するためだけの第1の配線層の配線を形成する場合には、FD部に対向する配線の面積が増大してしまう。この時、FD部と配線間の静電容量が増加してしまう。このような課題を鑑みて、本実施形態においては、少なくともFD部の近傍において第1の配線層の配線を設けずにスタックコンタクト構造を適用する。最初に、図9を用いて本実施形態の画素回路の平面レイアウトについて説明する。図9は、図5bに示した画素回路の平面レイアウト図の別の構成を示すものである。図9において、図5bと同一の構成には同一の符号を付して説明を省略する。図9において、第1の配線層に含まれる配線906が配置されている。配線906aは、FD部と、増幅トランジスタのゲート電極GATと、リセットトランジスタのドレインとを接続するための配線である。配線906cは、第2の配線層に含まれる配線と転送トランジスタのゲート電極GTTとを接続するための配線である。配線906dは、第2の配線層に含まれる配線と任意の半導体基板とを接続するための配線である。以下、このような画素611を元に本実施形態の光電変換装置について説明を行う。なお、本発明の画素の回路や平面レイアウトは図9に示した構成に限られず、また、選択トランジスタを有する構成であってもよい。本実施形態の光電変換装置について図10を用いて説明する。図10は、図9に基づく光電変換装置の断面模式図であり、図7aに示した構成の変形例を示したものである。図7a及び図9と同様の構成については説明を省略する。図10の画素領域601及び周辺回路領域602において、半導体基板101の主面112の上に、配線部が配されている.配線部は、画素領域601及び周辺回路領域602において、複数の層間絶縁膜と複数のプラグと複数の配線層とを有する。複数のプラグは、第1の層間絶縁膜201と第2の層間絶縁膜202と第3の層間絶縁膜203に配されたプラグを含む。第1の層間絶縁膜201に配されたプラグはプラグ904、905、911等である。第2の層間絶縁膜202に配されたプラグはプラグ907a、907b、913a、913bである。第3の層間絶縁膜203に配されたプラグは、プラグ909、915である。複数の配線層は、第1の層間絶縁膜201上に配された第1の配線層と、第2の層間絶縁膜202上に配された第2の配線層と、第3の層間絶縁膜203上に配された第3の配線層とを有する。第1の配線層は配線906、912を有し、第2の配線層は配線908、914を有し、第3の配線層は配線910、916を有する。ここで、図10は図7aの構成と比べてFD部と増幅トランジスタのゲート電極106との接続構造が異なり、周辺回路領域602におけるトランジスタのソースドレイン111と第2の配線層の配線914との接続構造が異なる。具体的には、図10においてFD部と増幅トランジスタのゲート電極106とは、第2の配線層の配線ではなく第1の配線層の配線906bによって接続されている。また、ソースドレイン111は第1の配線層の配線を介さずにプラグ911b、913bを介して第2の配線層の配線914bと接続している。また、図10においても、FD部105の近傍のプラグ904aについては、第1の配線層を介さずに第2の層間絶縁膜202に配されたプラグ907aと接続させるスタックコンタクト構造を形成する。ここで、FD部105近傍とは、FD部を取り囲む領域やFD部105に隣接する領域である。例えば、CMOS型の光電変換装置の場合において、FD部105近傍とは、図9におけるリセットトランジスタのゲート電極GRT及び転送トランジスタのゲート電極GTTの上方等である。つまり、それらのトランジスタのゲート電極とゲート電極への制御信号を供給する配線との接続を、スタックコンタクト構造を用いて行う。そして、FD部はシェアードコンタクトで、あるいは第1の配線層の配線とコンタクトを用いて増幅トランジスタのゲート電極と接続される。本実施形態においては、FD部と接続するトランジスタのゲート電極と接続するための配線に近接する別の配線を削減することによって容量の増大を抑制することが可能となる。このような構成によって、FD部105の容量の増大を低減することが可能となり、信号の低下感度の低下を抑制することが可能となる。また、第1の層間絶縁膜に配されたプラグと第2の層間絶縁膜に配されたプラグとを接続するためだけの第1の配線層の配線を形成する場合には、第1の配線層の配線を形成するための面積を確保する必要があるため微細化を進めることが困難となる。よって、本実施形態の構成によって、微細化を容易にすることが可能となる。また、第1の層間絶縁膜に配されたプラグと第2の層間絶縁膜に配されたプラグとを接続するためだけの第1の配線層の配線を削減できることから、例えば第1の配線層における配線同士が向かい合う領域、すなわち配線対向長を短縮することが可能となる。よって、配線間の短絡に起因する不良発生を少なくすることが可能となる。また、第3の実施形態に示したように、FD部105近傍でない領域においても、スタックコンタクト構造を適用してもよい。このような構成によって、低背化及び配線間の短絡に起因する不良発生を少なくすることが可能となる。なお、図10において、周辺回路領域602の一部のプラグ911bは第1の層間絶縁膜201上に配された第1の配線層の配線と接続せず、第2の層間絶縁膜202に配されたプラグ913bと直接接続させるスタックコンタクト構造有する。このように、周辺回路領域602において、スタックコンタクト構造を混在する構成をとってもよい。特に、周辺回路領域602において静電容量の増大を望まない領域、例えば増幅部等の周りに適用することが好ましい。次に、図11を用いて図10の光電変換装置の製造方法の一例を説明する。図11の符号は、図10と対応しており、同一の符号を付した構成については説明を省略する。図11において、図10の光電変換装置に対応する部材については、加工前であっても加工後であっても図10と同一の符号を付している。また、第1の実施形態の製造方法図3と同一の工程については説明を省略する。一般的な半導体プロセスを用いて素子分離部102、トランジスタのゲート電極104、106、109、サイドウォール107、110、フォトダイオードの電荷蓄積部103を含む半導体領域を形成する。このように形成した素子の上にシリコン酸化膜からなる絶縁膜201を形成し、図11aの構成を得る。なお、第1の実施形態の説明時と同様に、後に第1の層間絶縁膜となる絶縁膜201と第1の層間絶縁膜201は簡単のため同一の符号を付している。他の層間絶縁膜についても同様である。次に、絶縁膜201のエッチングを行い、図10に示す各プラグのためのコンタクトホール1110~1106を絶縁膜201に形成する図11b。そして、各コンタクトホールに、プラグ904a、904b、905a、905b、911a、911bを形成し、図11cに示す構成を得る。次に、図11dに示すように第1の配線層の配線906a、906b、912a、912bを形成する。その上を覆って、例えばシリコン酸化膜からなる絶縁膜202を形成し、平坦化処理を行うことで、図11dの構造が得られる。次に、絶縁膜202に対してエッチングを行い、図11eの構成を得る。図11eでは、画素領域601には、一部のプラグ904aの上に、プラグ904aの表面を露出するビアホール1107が形成される。また、904a上以外のビアホール1108は、第1の配線層の配線906b上に、配線906bの表面を露出する形で形成される。そして周辺回路領域602には、一部のプラグ911bの上に、プラグ911bの表面を露出するビアホール1110が形成される。また、911b上以外のビアホール1109は、第1の配線層の配線212の上に、配線212の表面を露出する形で形成される。そして、図11cと同様に、プラグ907a、907bと、プラグ913a、213bとを形成する。その後、図10に示した第2の配線層の配線、第3の層間絶縁膜203、プラグ909とプラグ915等と、第3の配線層の配線910及び配線916等とを形成することで、図10の構造を得る。その後、必要に応じて、プラグ、配線層、層間絶縁膜を更に形成し、保護膜、カラーフィルタ、マイクロレンズを配置することで光電変換装置が完成する。そして、更に形成した層間絶縁膜に配されるプラグ及び層間絶縁膜上に配される配線層に対してもスタックビア構造を適用しても良い。以上述べてきたように、本実施形態の光電変換装置によって、FD部の容量を低減させることが可能となる。本実施形態は、画素領域と周辺回路領域との配線層数は同一でもよく限定されない。第5の実施形態本実施形態は、第2の実施形態と同様に第4の実施形態の配線層に各種ダマシン構造を適用した構成である。本実施形態について、図12を用いて説明する。図12は光電変換装置の断面模式図である。図12は、図10の半導体基板101から第2の配線層の配線908及び配線914の間の部分に対応する構成を示した物である。図12において、図10と同様の構成については、同一の符号を付し、説明を省略する。また、ダマシン構造については第2の実施形態と同様である。本実施形態のようなダマシン構造の配線層及びプラグを有することで、微細な配線幅、厚みともにが形成可能となり、更に配線レイアウトの自由度を向上させることが可能となる。また、第4の実施形態の光電変換装置に比べて層間絶縁膜の厚さを低減することが可能となる。まず、図12aの光電変換装置は、図10の画素領域601における第2の配線層の配線908及び周辺回路領域602における第2の配線層の配線914がシングルダマシン構造となっている。シングルダマシン構造の第2の配線層の配線1208及び配線1214は、導電体として銅を有しており、いわゆる銅配線である。そして、配線1208及び配線1214の上には銅の拡散防止膜1202、1203が配されている。図12aの光電変換装置の製造方法について、第4の実施形態と異なる部分を説明する。第4の実施形態と同様にプラグ907a、907b及びプラグ913a、913bまでを形成した後、第2の層間絶縁膜202上に層間絶縁膜1201を形成する。そして、層間絶縁膜1201に第2の配線層のための配線溝をエッチング等によって形成する。次に、配線溝の内壁を覆い、層間絶縁膜1201の上面を覆うように、窒化チタン等のバリアメタルの膜を形成する。その後、バリアメタルの膜が配された配線溝を埋め、バリアメタルの膜が形成された層間絶縁膜1201の上面を覆うように、銅の膜を形成する。配線溝以外に形成されたバリアメタルの膜と銅の膜をCMPなどによって除去し、銅配線が形成される。図12において、1204a、1204b、1205a、1205bはバリアメタルである。最後に、銅配線の上を覆うようにシリコン窒化膜などの銅のための拡散防止膜を形成し、必要に応じて拡散防止膜のパターニングを行い、図12aに示す光電変換装置の構成が得られる。この後、配線層やプラグを所望の構成になるまで形成すればよい。その際はシングルダマシンに限らず、デュアルダマシンを用いて形成してもよい。図12bの光電変換装置は、図12aの構成に加えて、第1の配線層の配線1206、1212がシングルダマシン構造となっている。図12bの製造方法は図12aや図4bの場合とほぼ同様であるため、その説明を省略する。図12bにおいて、拡散防止膜1207および1208が第1の配線層の配線上に配置されている。また、1209、1210は層間絶縁膜である。次に、図12cの光電変換装置は、図12bのように第1の配線層の配線912がシングルダマシン構造となっている。そして、図12cの光電変換装置は、図12bにおける第2の配線層の配線1208a、1208bとプラグ907a、907bとがデュアルダマシン構造1220、1221を有している。また、配線1214a、1214bとプラグ1213a、1213bとが、デュアルダマシン構造1222、1223を有している。図12cの製造方法は図12bや図4cと同様であるため、その説明を省略する。本実施形態のようなダマシン構造の配線層及びプラグを有することで、微細な配線幅、厚みともにが形成可能である。また、デュアルダマシン構造においては配線層とプラグとが同一工程で形成されることから、例えばプラグを形成するためのCMP工程におけるプロセスマージンを設けずに済むため、プロセスマージン分の層間絶縁膜の厚みを低減することが可能である。よって、本実施形態の光電変換装置によれば、第1の実施形態の光電変換装置に比べて更に層間絶縁膜の厚さを低減することが可能となる。また、本実施形態のように銅配線を適用する場合には、第1の層間絶縁膜201に配されるプラグ904、905、911にはタングステンを主成分とする導電体を用いることが好ましい。半導体基板との接続のためのプラグに銅を主成分とする導電体を用いてしまうと、銅の拡散係数が大きいため、半導体基板への銅の拡散が生じ、暗電流などの問題が生じてしまう可能性があるためである。第6の実施形態本実施形態の光電変換装置は、第4の実施形態にシェアードコンタクト構造を用いる構成を有する。ここで、シェアードコンタクト構造とは図10における第1の層間絶縁膜201に配されたプラグ905a及び905bが、FD部105と増幅トランジスタのゲート電極106とを配線906aを介することなく電気的に接続する構造である。本実施形態の光電変換装置について、図13aを用いて説明を行う。図13aは図10と対応した図面であり、同様の構成には同じ符号を付し、説明を省略する。図13aに示した光電変換装置は、シェアードコンタクト構造のプラグ1305を有しており、プラグ1305によってFD部105と増幅トランジスタのゲート電極106とを接続している。つまり、プラグ1305によって、FD部105と増幅トランジスタのゲート電極106とが電気的に接続される。このような構成においても、他の実施形態と同様に、スタックコンタクト構造を形成することが可能である。さらにシェアードコンタクト構造を用いることでFD部近傍の中間配線層を廃することができるため、FD部の容量を低減することが可能である。また、本実施形態の変形例について、図13bを用いて説明する。図13bの光電変換装置は図13aの構成における画素領域より周辺回路領域の配線層数が多い構成である。このような構成によって、回路の大規模化が顕著な周辺回路部の配線層数のみを増やすことができ、かつ画素領域の半導体基板と最近接配線の距離は維持することができることから感度の向上につながる。また、このように周辺回路部の配線層数だけ増やす構造はシェアードコンタクト構造を用いなくとも実現可能である不図示。また、スタックコンタクト構造は2つのプラグに限らず、図13bのプラグ1302a、1303a、1304aに示すような3つ以上のプラグを直接接続させた構成を有していてもよい。また、周辺回路部において、配線を介した接続1308~1310やスタックコンタクト構造1306と1307が混在していてもよい。更に、スタックコンタクト構造は第1の層間絶縁膜と第2の層間絶縁膜に配されたプラグのみならず、第2の層間絶縁膜と第3の層間絶縁膜に配されたプラグで構成されていてもよい。これは他の実施形態においても同様である。本発明は、CMOS型の光電変換装置に限らず、複数の配線層を有する光電変換装置に適用可能である。また、いくつかの実施形態にて示したシェアードコンタクト構造のプラグは周辺回路領域に配されていてもよい。更に、本発明において、容量の増大を抑制する部分としてFD部の近傍に関して述べてきたが、周辺回路部の増幅部の近傍など、容量の増大を望まない任意の部分に適用することが可能である。以上説明してきた本発明の各実施形態の構成は適宜変更可能であり、また組み合わせも可能である。また、第4~第6の実施形態に記載の光電変換装置を撮像システムに適用できることも明らかである。