"フォトダイオード、及び該フォトダイオードに一端が接続された読出用スイッチを各々含むM×N個Mは3以上の整数、Nは2以上の整数の画素がM行N列に2次元配列されて成る受光領域を備える固体撮像素子の制御方法であって、前記受光領域のうち一部の領域を構成する一又は複数の行以下、読出対象行というに含まれる前記画素に蓄積された電荷を、L回Lは2以上の整数の撮像フレームの各々において選択的に読み出すとともに、前記L回の撮像フレームのそれぞれにおいて、前記読出対象行を除く他の二以上の行以下、非読出対象行というのうち一部の前記非読出対象行に含まれる前記画素に蓄積された電荷の排出処理を行い、且つ、前記二以上の非読出対象行の各々について前記L回の撮像フレームの間に少なくとも一回、前記排出処理を行うことを特徴とする、固体撮像素子の制御方法。前記読出対象行に隣接する一又は複数の前記非読出対象行の前記排出処理の頻度が、他の前記非読出対象行の前記排出処理の頻度より多いことを特徴とする、請求項1に記載の固体撮像素子の制御方法。前記一部の非読出対象行が複数行存在しており、前記L回の撮像フレームのそれぞれにおいて、前記一部の非読出対象行に含まれる前記画素に蓄積された電荷の排出処理を同時に行うことを特徴とする、請求項1または2に記載の固体撮像素子の制御方法。前記一部の非読出対象行が複数行存在しており、前記L回の撮像フレームのそれぞれにおいて、前記一部の非読出対象行に含まれる前記画素に蓄積された電荷の排出処理を逐次に行うことを特徴とする、請求項1または2に記載の固体撮像素子の制御方法。前記一部の非読出対象行が複数行存在しており、前記L回の撮像フレームのそれぞれにおいて、前記一部の非読出対象行同士の間隔を1行以上あけることを特徴とする、請求項1~4のいずれか一項に記載の固体撮像素子の制御方法。フォトダイオード、及び該フォトダイオードに一端が接続された読出用スイッチを各々含むM×N個Mは3以上の整数、Nは2以上の整数の画素がM行N列に2次元配列されて成る受光領域を備える固体撮像素子の制御方法であって、前記受光領域のうち一部の領域を構成する一又は複数の行以下、読出対象行というに含まれる前記画素に蓄積された電荷を、L回Lは2以上の整数の撮像フレームの各々において選択的に読み出すとともに、前記L回の撮像フレームのそれぞれにおいて、前記読出対象行を除く他の行以下、非読出対象行というに含まれる二以上の行のうち一部の行に含まれる前記画素に蓄積された電荷の排出処理を行い、且つ、前記二以上の行の各々について前記L回の撮像フレームの間に少なくとも一回、前記排出処理を行うことを特徴とする、固体撮像素子の制御方法。前記L回の撮像フレームにおいて、前記非読出対象行のうち前記二以上の行を除く他の行に含まれる前記画素に蓄積された電荷の排出処理を行わないことを特徴とする、請求項6に記載の固体撮像素子の制御方法。固体撮像素子は、複数の画素が複数行及び複数列にわたって二次元状に配置された受光領域を有する。各画素には、入射した光を電子に変換するためのフォトダイオードが配置される。各画素のフォトダイオードは、各列毎に配設された読出用配線にスイッチを介して接続されており、フォトダイオード内に蓄積された電荷は、スイッチを接続状態とすることによって読出用配線へ流出する。このような構成を備える固体撮像素子の動作方法の一つとして、受光領域のうち一部の領域以下、関心領域というの画素に蓄積された電荷のみを選択的に読み出す、いわゆる部分読み出し動作がある。この部分読み出し動作において、電荷が読み出される関心領域では、各画素にて電荷が読み出される毎にフォトダイオードがリセットされるので、フォトダイオードに電荷が蓄積し過ぎてオーバーフローが生じることはない。しかし、電荷が読み出されない他の領域以下、非関心領域というでは、各画素のフォトダイオードに電荷が蓄積され続け、オーバーフローが生じる。オーバーフローが生じると、溢れた電荷が周辺画素に侵入し、周辺画素の撮像データに影響を及ぼしてしまう。従って、非関心領域に含まれる各画素のフォトダイオードをリセットする必要が生じる。例えば、特許文献1に記載された方法では、撮像フレーム毎に、非関心領域に含まれる全画素のフォトダイオードを同時に、或いは順次にリセットしている。しかしながら、固体撮像素子の制御には、一つの撮像フレームに要する時間フレームレートを可能な限り短くすることも要求される。非関心領域に含まれる全画素のフォトダイオードを各撮像フレームにおいて順次にリセットすると、各撮像フレームの所要時間を長引かせる一因となる。特に、受光領域の面積が大きくなり、受光領域を構成する画素の個数が多いほど、非関心領域のフォトダイオードのリセットに長時間を要し、撮像フレームの所要時間が更に長くなってしまう。これに対し、特許文献1には、各撮像フレームにおいて、非関心領域に含まれる全画素のフォトダイオードを同時にリセットする方法も開示されている。しかし、このような方法では、非関心領域のフォトダイオードがリセットされた瞬間、フォトダイオードに接続された配線に大きな電流が流れるので、電源等の周辺回路への負荷が大きくなってしまう。本発明は、このような課題に鑑みてなされたものであって、受光領域のうち一部の領域の画素に蓄積された電荷を選択的に読み出す際に、一つの撮像フレームに要する時間を抑制し、また周辺回路への負荷を低減することができる固体撮像素子の制御方法を提供することを目的とする。上述した課題を解決するために、本発明による固体撮像素子の制御方法は、フォトダイオード、及び該フォトダイオードに一端が接続された読出用スイッチを各々含むM×N個Mは3以上の整数、Nは2以上の整数の画素がM行N列に2次元配列されて成る受光領域を備える固体撮像素子の制御方法であって、受光領域のうち一部の領域を構成する一又は複数の行以下、読出対象行というに含まれる画素に蓄積された電荷を、L回Lは2以上の整数の撮像フレームの各々において選択的に読み出すとともに、L回の撮像フレームのそれぞれにおいて、読出対象行を除く他の二以上の行以下、非読出対象行というのうち一部の非読出対象行に含まれる画素に蓄積された電荷の排出処理を行い、且つ、二以上の非読出対象行の各々についてL回の撮像フレームの間に少なくとも一回、排出処理を行うことを特徴とする。上述した固体撮像素子の制御方法では、受光領域のうち一部の領域前述した関心領域に相当を構成する読出対象行に含まれる画素に蓄積された電荷を、L回の撮像フレームの各々において選択的に読み出す、いわゆる部分読み出し動作を行う。更に、この制御方法では、L回の撮像フレームのそれぞれにおいて、二以上の非読出対象行前述した非関心領域に相当のうち一部に含まれる画素に蓄積された電荷の排出処理リセットを行う。且つ、この排出処理リセットを、二以上の非読出対象行の各々について、L回の撮像フレームの間に少なくとも一回行う。すなわち、上述した制御方法では、各撮像フレームにおいて二以上の非読出対象行の全てをリセットするのではなく、その一部のみをリセットしている。従って、各撮像フレームにおいて複数の非読出対象行を順次にリセットする場合にあっては、この制御方法によって一つの撮像フレームに要する時間を抑制できる。特に、受光領域の面積が大きくなり、受光領域を構成する画素の個数が多いほど、この効果は顕著となる。また、各撮像フレームにおいて、複数の非読出対象行を同時にリセットする場合にあっては、フォトダイオードに接続された配線に流れる電流を少なくし、電源等の周辺回路への負荷を低減することができる。また、固体撮像素子の制御方法は、読出対象行に隣接する一又は複数の非読出対象行の排出処理の頻度が、他の非読出対象行の排出処理の頻度より多いことを特徴としてもよい。これにより、読出対象行への電荷のオーバーフローをより効果的に抑制し、読出対象行の各画素に蓄積された電荷を更に精度良く読み出すことができる。また、固体撮像素子の制御方法は、一部の非読出対象行が複数行存在しており、L回の撮像フレームのそれぞれにおいて、一部の非読出対象行に含まれる画素に蓄積された電荷の排出処理を同時に行うことを特徴としてもよい。上述したように、本発明に係る固体撮像素子の制御方法によれば、複数の非読出対象行の排出処理リセットを同時に行う場合であっても、配線に流れる電流を少なくして電源等の周辺回路への負荷を低減することができる。そして、このように複数の非読出対象行の排出処理リセットを同時に行うことによって、各撮像フレームの所要時間をより短くすることができる。或いは、固体撮像素子の制御方法は、一部の非読出対象行が複数行存在しており、L回の撮像フレームのそれぞれにおいて、一部の非読出対象行に含まれる画素に蓄積された電荷の排出処理を逐次に行うことを特徴としてもよい。上述したように、本発明に係る固体撮像素子の制御方法によれば、複数の非読出対象行の排出処理リセットを順次に行う場合であっても、一つの撮像フレームに要する時間を抑制できる。そして、このように複数の非読出対象行の排出処理リセットを順次に行うことによって、配線に流れる電流をより少なくし、電源等の周辺回路への負荷を格段に低減することができる。また、固体撮像素子の制御方法は、一部の非読出対象行が複数行存在しており、L回の撮像フレームのそれぞれにおいて、一部の非読出対象行同士の間隔を1行以上あけることを特徴としてもよい。これにより、各撮像フレームにおいて排出処理リセットが行われる非読出対象行の位置を分散させることができ、読出対象行への電荷のオーバーフローをより効果的に抑制することができる。また、本発明による固体撮像素子の制御方法は、フォトダイオード、及び該フォトダイオードに一端が接続された読出用スイッチを各々含むM×N個Mは3以上の整数、Nは2以上の整数の画素がM行N列に2次元配列されて成る受光領域を備える固体撮像素子の制御方法であって、受光領域のうち一部の領域を構成する一又は複数の行以下、読出対象行というに含まれる画素に蓄積された電荷を、L回Lは2以上の整数の撮像フレームの各々において選択的に読み出すとともに、L回の撮像フレームのそれぞれにおいて、読出対象行を除く他の行以下、非読出対象行というに含まれる二以上の行のうち一部の行に含まれる画素に蓄積された電荷の排出処理を行い、且つ、二以上の行の各々についてL回の撮像フレームの間に少なくとも一回、排出処理を行うことを特徴とする。上述した固体撮像素子の制御方法では、読出対象行に含まれる画素に蓄積された電荷を、L回の撮像フレームの各々において選択的に読み出す。更に、この制御方法では、L回の撮像フレームのそれぞれにおいて、非読出対象行のうち二以上の行の一部に含まれる画素に蓄積された電荷の排出処理リセットを行う。且つ、この排出処理リセットを、二以上の行の各々について、L回の撮像フレームの間に少なくとも一回行う。すなわち、上述した制御方法では、各撮像フレームにおいて非読出対象行に含まれる二以上の行の全てをリセットするのではなく、その一部のみをリセットしている。従って、各撮像フレームにおいて複数の非読出対象行を順次にリセットする場合にあっては、この制御方法によって一つの撮像フレームに要する時間を抑制できる。また、各撮像フレームにおいて、複数の非読出対象行を同時にリセットする場合にあっては、フォトダイオードに接続された配線に流れる電流を少なくし、電源等の周辺回路への負荷を低減することができる。また、固体撮像素子の制御方法は、L回の撮像フレームにおいて、非読出対象行のうち二以上の行を除く他の行に含まれる画素に蓄積された電荷の排出処理を行わないことを特徴としてもよい。このように、上述した固体撮像素子の制御方法では、非読出対象行の全てについて電荷の排出処理を行うことは必須ではなく、排出処理の対象である二以上の行を除く他の行について排出処理を行わない場合も含まれる。本発明による固体撮像素子の制御方法によれば、受光領域のうち一部の領域の画素に蓄積された電荷を選択的に読み出す際に、一つの撮像フレームに要する時間を抑制し、且つ周辺回路への負荷を低減することができる。以下、添付図面を参照しながら本発明による固体撮像素子の制御方法の実施の形態を詳細に説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。以下の各実施形態において使用される固体撮像素子は、例えば医療用X線撮像システムに用いられ、特に歯科医療におけるパノラマ撮影、セファロ撮影、CT撮影といった撮像モードによって、被検者の顎部のX線像を撮像するシステムに用いられる。このため、以下の各実施形態に係る固体撮像素子は、大面積のガラス基板上に多結晶シリコンが堆積されて成る薄膜トランジスタや、アモルファスシリコンが堆積されて成るフォトダイオードを備えており、単結晶シリコンウェハから作製される従来の固体撮像素子と比較して、格段に広い受光面積を有する。図1~図3は、以下に述べる各実施形態に係る制御方法を実現するための装置の一例として、固体撮像装置10の構成を示す図である。図1は固体撮像装置10を示す平面図であり、図2は固体撮像装置10の一部を拡大した平面図である。さらに、図3は、図2のI-I線に沿った断面を示す側断面図である。なお、図1~図3には、理解を容易にするためXYZ直交座標系が併せて示されている。図1に示されるように、固体撮像装置10は、固体撮像素子11を備えている。固体撮像素子11は、以下の各実施形態における制御対象であり、ガラス基板12と、ガラス基板12の主面上に作製された受光領域20及び垂直シフトレジスタ部30とを備えている。垂直シフトレジスタ部30は、受光領域20の側辺に沿って配置されている。また、固体撮像装置10は、固体撮像素子11とは別に配置された信号出力部40を更に備えている。信号出力部40は、例えば受光領域20と電気的に接続された複数のC-MOS型ICチップ41によって構成される。信号出力部40は、受光領域20のN列それぞれに設けられたN個の積分回路を含んでおり、これらN個の積分回路は、第1列ないし第N列の画素から出力される電荷の量に応じた電圧値を生成する。信号出力部40は、各積分回路から出力された電圧値を保持し、その保持した電圧値を逐次に出力する。なお、受光領域20及び垂直シフトレジスタ部30は、それぞれ別個のガラス基板12上に設けられてもよい。また、信号出力部40は、受光領域20及び垂直シフトレジスタ部30と並んでガラス基板12上に設けられてもよい。受光領域20は、M×N個の画素がM行N列に2次元配列されることにより構成されている。図2に示される画素Pm,nは、第m行第n列に位置する画素である。ここで、mは1以上M以下の整数であり、nは1以上N以下の整数である。Mは3以上の整数であり、Nは2以上の整数である。なお、図2において、列方向はX軸方向と一致し、行方向はY軸方向と一致する。受光領域20に含まれる複数の画素P1,1~PM,Nそれぞれは、読出用スイッチとしてのトランジスタ21と、フォトダイオード22とを備えている。トランジスタ21の一方の電流端子は、フォトダイオード22に接続されている。また、トランジスタ21の他方の電流端子は、対応する読出用配線例えば画素Pm,nの場合、第n列読出用配線Rnに接続されている。トランジスタ21の制御端子は、対応する行選択用配線例えば画素Pm,nの場合、第m行選択用配線Qmに接続されている。図3に示されるように、ガラス基板12上の全面には、多結晶シリコン膜14が設けられている。トランジスタ21、フォトダイオード22、および第n列読出用配線Rnは、この多結晶シリコン膜14の表面に形成されている。トランジスタ21、フォトダイオード22、及び第n列読出用配線Rnは絶縁層16によって覆われており、絶縁層16の上にはシンチレータ18がガラス基板12の全面を覆うように設けられている。シンチレータ18は、入射したX線に応じてシンチレーション光を発生してX線像を光像へと変換し、この光像を受光領域20へ出力する。第n列読出用配線Rnは、金属からなる。フォトダイオード22は、入射光強度に応じた量の電荷を発生し、その発生した電荷を接合容量部に蓄積する。フォトダイオード22は、n型半導体層22a、i型半導体層22b、及びp型半導体層22cを有するPIN型フォトダイオードである。n型半導体層22aは、n型多結晶シリコンからなる半導体層である。i型半導体層22bは、i型アンドープアモルファスシリコンからなる半導体層でありn型半導体層22a上に設けられている。このように、i型半導体層22bがアモルファスシリコンによって形成されることにより、i型半導体層22bを厚くすることができ、フォトダイオード22の光電変換効率を高めて固体撮像装置10の感度を向上させることができる。p型半導体層22cは、p型アモルファスシリコンからなる半導体層でありi型半導体層22b上に設けられている。トランジスタ21は、好適には電界効果トランジスタFETによって構成されるが、バイポーラトランジスタによって構成されてもよい。トランジスタ21がFETである場合、以下の説明において制御端子はゲートを、電流端子はソースまたはドレインをそれぞれ意味する。図3に示されるトランジスタ21はFETの構成を有しており、多結晶シリコンからなる領域を含む。一例としては、トランジスタ21は、それぞれ多結晶シリコンからなるチャネル領域21a、ソース領域21b、及びドレイン領域21cを有する。ソース領域21bは、チャネル領域21aの一方の側面に沿って形成されている。ドレイン領域21cは、チャネル領域21aの他方の側面に沿って形成されている。また、チャネル領域21a上にはゲート電極21eが設けられており、ゲート電極21eとチャネル領域21aとの間にはゲート絶縁膜21dが介在している。トランジスタ21のチャネル領域21a、ソース領域21b、及びドレイン領域21cを構成する多結晶シリコンは、低温多結晶シリコンLowTemperaturePolycrystallineSilicon;LTPSであると尚よい。低温多結晶シリコンは100~600°Cといった比較的低温のプロセス温度下において堆積される多結晶シリコンである。このような低温下においては、例えば無アルカリガラスといったガラス基板12を支持基板として利用可能であることから、上記各領域21a、21b及び21cの構成材料を低温多結晶シリコンとすることによって、単結晶シリコンウェハと較べて広い面積を有するガラス基板12を支持基板として用い、そのガラス基板12上に大面積の受光領域20を作製することが可能となる。一実施例では、ガラス基板12の材料として、例えば0.3mm~1.2mmといった厚さを有する板状のサブストレート用の無アルカリガラスが用いられる。無アルカリガラスは、アルカリ分を殆ど含まず、膨張率が低く且つ耐熱性が高く、安定した特性を有している。また、低温多結晶シリコンにおける電子移動度は10~600cm2/Vsであり、アモルファスシリコンにおける電子移動度0.3~1.0cm2/Vsより大きいので、トランジスタ21の領域21a、21b及び21cを低温多結晶シリコンによって形成することにより、トランジスタ21のオン抵抗を低減することが可能となる。図3に示されるような画素Pm,nは、例えば次のような工程によって作製される。まず、ガラス基板12上にアモルファスシリコン膜を形成する。成膜方法としては、例えばプラズマCVDが好適である。次に、レーザビーム例えばエキシマレーザビームをアモルファスシリコン膜の全体に順次照射することにより、アモルファスシリコン膜の全面を多結晶シリコン化するエキシマレーザアニール。こうして、多結晶シリコン膜14が形成される。続いて、多結晶シリコン膜14の一部の領域上に、ゲート絶縁膜21dとしてのSiO2膜を形成したのち、その上にゲート電極21eを形成する。続いて、ソース領域21b及びドレイン領域21cとなるべき各領域にイオンを注入する。その後、多結晶シリコン膜14のパターニングを実施し、露光およびエッチングを繰り返し実施して、他の電極やコンタクトホール等を形成する。また、多結晶シリコン膜14における画素Pm,nとなるべき領域にイオンを注入してn型としたのち、その上に、i型およびp型のアモルファスシリコン層すなわちi型半導体層22b及びp型半導体層22cを順に積層してPIN型フォトダイオード22を形成する。その後、絶縁層16となるパシベーション膜を形成する。続いて、固体撮像装置10の回路構成について詳細に説明する。図4は、固体撮像装置10の内部構成を示す図である。前述したように、受光領域20は、M×N個の画素P1,1~PM,NがM行N列に2次元配列されて成る。第m行のN個の画素Pm,1~Pm,Nは、第m行選択用配線Qmを介して垂直シフトレジスタ部30に接続されている。なお、図4において、垂直シフトレジスタ部30は制御部6に含まれている。信号出力部40は、各列毎に設けられたN個の積分回路42及びN個の保持回路44を有している。積分回路42及び保持回路44は、各列毎に互いに直列に接続されている。N個の積分回路42は互いに共通の構成を有している。また、N個の保持回路44は互いに共通の構成を有している。N個の積分回路42それぞれは、読出用配線R1~RNそれぞれに接続された入力端を有し、読出用配線R1~RNから入力端に入力された電荷を蓄積し、その蓄積電荷量に応じた電圧値を出力端からN個の保持回路44それぞれへ出力する。N個の積分回路42それぞれは、N個の積分回路42に対して共通に設けられたリセット用配線46を介して制御部6に接続されている。N個の保持回路44それぞれは、積分回路42の出力端に接続された入力端を有し、この入力端に入力される電圧値を保持し、その保持した電圧値を出力端から電圧出力用配線48へ出力する。N個の保持回路44それぞれは、N個の保持回路44に対して共通に設けられた保持用配線45を介して制御部6に接続されている。また、N個の保持回路44それぞれは、第1列選択用配線U1~第N列選択用配線UNそれぞれを介して制御部6の水平シフトレジスタ部61に接続されている。制御部6の垂直シフトレジスタ部30は、第m行選択制御信号VSmを、第m行選択用配線Qmを介して第m行のN個の画素Pm,1~Pm,Nそれぞれに提供する。垂直シフトレジスタ部30において、行選択制御信号VS1~VSMは順次に有意値とされる。また、制御部6の水平シフトレジスタ部61は、列選択制御信号HS1~HSNを、列選択用配線U1~UNを介してN個の保持回路44それぞれに提供する。水平シフトレジスタ部61において、列選択制御信号HS1~HSNは順次に有意値とされる。また、制御部6は、リセット制御信号REを、リセット用配線46を介してN個の積分回路42それぞれに提供するとともに、保持制御信号Hdを、保持用配線45を介してN個の保持回路44それぞれに提供する。図5は、固体撮像装置10の画素Pm,n、積分回路42、及び保持回路44それぞれの回路構成の一例を示す図である。ここでは、M×N個の画素P1,1~PM,Nを代表して画素Pm,nの回路図を示している。図5に示されるように、画素Pm,nのフォトダイオード22のアノード端子は接地され、カソード端子は、トランジスタ21を介して読出用配線Rnに接続されている。画素Pm,nのトランジスタ21には、垂直シフトレジスタ部30から第m行選択用配線Qmを介して第m行選択制御信号VSmが提供される。第m行選択制御信号VSmは、第m行のN個の画素Pm,1~Pm,Nそれぞれに含まれるトランジスタ21の開閉動作を指示する。例えば、第m行選択制御信号VSmが非有意値例えばローレベルであるときに、トランジスタ21が非導通状態となる。このとき、フォトダイオード22において発生した電荷は、列読出用配線Rnへ出力されることなくフォトダイオード22の接合容量部に蓄積される。一方、第m行選択制御信号VSmが有意値例えばハイレベルであるときに、トランジスタ21が接続状態となる。このとき、フォトダイオード22の接合容量部に蓄積されていた電荷が、トランジスタ21を経て読出用配線Rnへ出力される。この電荷は、読出用配線Rnを介して積分回路42へ送られる。積分回路42は、アンプ42a、容量素子42b、及び放電用スイッチ42cを含む。容量素子42b及び放電用スイッチ42cは、互いに並列に接続され、且つアンプ42aの入力端子と出力端子との間に接続されている。アンプ42aの入力端子は読出用配線Rnに接続されている。放電用スイッチ42cには、制御部6からリセット用配線46を介してリセット制御信号REが提供される。リセット制御信号REは、N個の積分回路42それぞれの放電用スイッチ42cの開閉動作を指示する。例えば、リセット制御信号REが非有意値例えばハイレベルであるときに、放電用スイッチ42cが閉じて、容量素子42bが放電され、積分回路42の出力電圧値が初期化される。また、リセット制御信号REが有意値例えばローレベルであるときに、放電用スイッチ42cが開いて、積分回路42に入力された電荷が容量素子42bに蓄積され、その蓄積電荷量に応じた電圧値が積分回路42から出力される。保持回路44は、入力用スイッチ44a、出力用スイッチ44b及び容量素子44cを含む。容量素子44cの一端は接地されている。容量素子44cの他端は、入力用スイッチ44aを介して積分回路42の出力端に接続され、且つ、出力用スイッチ44bを介して電圧出力用配線48と接続されている。入力用スイッチ44aには、制御部6から保持用配線45を介して保持制御信号Hdが与えられる。保持制御信号Hdは、N個の保持回路44それぞれの入力用スイッチ44aの開閉動作を指示する。保持回路44の出力用スイッチ44bには、制御部6から第n列選択用配線Unを通った第n列選択制御信号HSnが与えられる。選択制御信号HSnは、保持回路44の出力用スイッチ44bの開閉動作を指示する。例えば、保持制御信号Hdがハイレベルからローレベルに転じると、入力用スイッチ44aが閉状態から開状態に転じて、そのときに保持回路44に入力されている電圧値が容量素子44cに保持される。また、第n列選択制御信号HSnがローレベルからハイレベルに転じると、出力用スイッチ44bが閉じて、容量素子44cに保持されている電圧値が電圧出力用配線48へ出力される。第1の実施の形態図6及び図7は、第1実施形態に係る固体撮像素子の制御方法において固体撮像素子11に付与される各信号のタイミングチャートである。図6は、受光領域20の全ての画素から電荷を読み出すモード通常読み出しモードを示している。また、図7は、受光領域20のうち一部の領域関心領域の画素のみから電荷を読み出すモード部分読み出しモードを示している。なお、図6には、上から順に、aリセット制御信号RE、b第1行選択制御信号VS1、c第2行選択制御信号VS2、d第3行選択制御信号VS3、e第4行選択制御信号VS4、f第5行選択制御信号VS5、g第M行選択制御信号VSM、h保持制御信号Hd、及びi第1列選択制御信号HS1~第N列選択制御信号HSNがそれぞれ示されている。また、図7には、上から順に、aリセット制御信号RE、b第1行選択制御信号VS1、c第2行選択制御信号VS2、d第3行選択制御信号VS3、e第4行選択制御信号VS4、f第5行選択制御信号VS5、g第mp-2行選択制御信号VSmp-2、h第mp-1行選択制御信号VSmp-1、i第mp行選択制御信号VSmp、j第mp1行選択制御信号VSmp1、k第M行選択制御信号VSM、m保持制御信号Hd、及びn第1列選択制御信号HS1~第N列選択制御信号HSNがそれぞれ示されている。<第1の制御方法通常読み出しモード>第1の制御方法通常読み出しモードでは、受光領域20の全ての画素P1,1~PM,Nに蓄積された電荷を読み出す。図6に示されるように、まず、時刻t10から時刻t11までの期間、制御部6がリセット制御信号REをハイレベルとする。これにより、N個の積分回路42それぞれにおいて、放電用スイッチ42cが閉状態となり、容量素子42bが放電される。時刻t11より後の時刻t12から時刻t13までの期間、制御部6が第1行選択制御信号VS1をハイレベルとする。これにより、第1行の画素P1,1~P1,Nにおいてトランジスタ21が接続状態となり、画素P1,1~P1,Nそれぞれのフォトダイオード22において蓄積された電荷が読出用配線R1~RNを通って積分回路42に出力され、容量素子42bに蓄積される。積分回路42からは、容量素子42bに蓄積された電荷量に応じた大きさの電圧値が出力される。なお、時刻t13ののち、第1行の画素P1,1~P1,Nそれぞれのトランジスタ21は非接続状態とされる。そして、時刻t13より後の時刻t14から時刻t15までの期間、制御部6が保持制御信号Hdをハイレベルとし、これにより、N個の保持回路44のそれぞれにおいて入力用スイッチ44aが接続状態となり、積分回路42から出力された電圧値が容量素子44cによって保持される。続いて、時刻t15より後の時刻t16から時刻t17までの期間、制御部6が第1列選択制御信号HS1~第N列選択制御信号HSNを順次ハイレベルとする。これにより、N個の保持回路44の出力用スイッチ44bが順次閉状態となり、容量素子44cに保持されていた電圧値が逐次に電圧出力用配線48へ出力される。また、この間、制御部6がリセット制御信号REをハイレベルとし、積分回路42の容量素子42bが放電される。続いて、時刻t17より後の時刻t18から時刻t19までの期間、制御部6が第2行選択制御信号VS2をハイレベルとする。これにより、第2行の画素P2,1~P2,Nにおいてトランジスタ21が接続状態となり、画素P2,1~P2,Nそれぞれのフォトダイオード22において蓄積された電荷が読出用配線R1~RNを通って積分回路42に出力され、容量素子42bに蓄積される。以降、第1行と同様の動作によって、容量素子42bに蓄積された電荷量に応じた大きさの電圧値がN個の保持回路44から逐次に電圧出力用配線48へ出力される。そして、第3行ないし第M行の画素に蓄積された電荷についても、第1行と同様の動作によって電圧値に変換され、逐次に電圧出力用配線48へ出力される。こうして、受光領域20からの一つの撮像フレーム分の画像データの読み出しが完了する。<第2の制御方法部分読み出しモード>第2の制御方法部分読み出しモードでは、受光領域20の画素P1,1~PM,Nのうち一部の画素、すなわち読出対象行である第mp行から第M行に含まれる画素Pmp,1~PM,N但し、ここではmpは3以上M-1以下の奇数とするに蓄積された電荷を読み出し、非読出対象行である残りの第1行から第mp-1行に含まれる画素P1,1~Pmp-1,Nに蓄積された電荷については排出処理リセットを行う。図7に示されるように、まず、時刻t20から時刻t21までの期間、制御部6がリセット制御信号REをハイレベルとする。これにより、N個の積分回路42それぞれにおいて、放電用スイッチ42cが閉状態となる。また、この時刻t20から時刻t21までの期間内に、制御部6は、非読出対象行である第1行から第mp-1行のうち、奇数番目の行すなわち第1行選択制御信号VS1、第3行選択制御信号VS3、、第mp-2行選択制御信号VSmp-2を逐次にハイレベルとする。これにより、mp-1行の非読出対象行のうち奇数番目の行において逐次に次の動作が行われる。すなわち、当該行に含まれる各画素においてトランジスタ21が順次接続状態となり、フォトダイオード22に蓄積された電荷が読出用配線R1~RNを通って積分回路42に出力される。この間、積分回路42の放電用スイッチ42cが常に閉状態なので、積分回路42に達した電荷は基準電位線GND線へ排出される。このような動作により、mp-1行の非読出対象行のうち奇数番目の行に含まれる画素のフォトダイオード22がリセットされる。続いて、時刻t21より後の時刻t22から時刻t23までの期間、制御部6が第mp行選択制御信号VSmpをハイレベルとする。これにより、第mp行の画素Pmp,1~Pmp,Nにおいてトランジスタ21が接続状態となり、画素Pmp,1~Pmp,Nそれぞれのフォトダイオード22において蓄積された電荷が読出用配線R1~RNを通って積分回路42に出力され、容量素子42bに蓄積される。積分回路42からは、容量素子42bに蓄積された電荷量に応じた大きさの電圧値が出力される。なお、時刻t23ののち、第mp行の画素Pmp,1~Pmp,Nそれぞれのトランジスタ21は非接続状態とされる。そして、時刻t23より後の時刻t24から時刻t25までの期間、制御部6が保持制御信号Hdをハイレベルとする。これにより、積分回路42から出力された電圧値が容量素子44cによって保持される。続いて、時刻t25より後の時刻t26から時刻t27までの期間、制御部6が第1列選択制御信号HS1~第N列選択制御信号HSNを順次ハイレベルとする。これにより、容量素子44cに保持されていた電圧値が逐次に電圧出力用配線48へ出力される。また、この間、制御部6がリセット制御信号REをハイレベルとし、積分回路42の容量素子42bが放電される。続いて、時刻t27より後の時刻t28から時刻t29までの期間、制御部6が第mp1行選択制御信号VSmp1をハイレベルとする。これにより、第mp1行の画素Pmp1,1~Pmp1,Nにおいてトランジスタ21が接続状態となり、画素Pmp1,1~Pmp1,Nそれぞれのフォトダイオード22において蓄積された電荷が読出用配線R1~RNを通って積分回路42に出力され、容量素子42bに蓄積される。以降、第mp行と同様の動作によって、容量素子42bに蓄積された電荷量に応じた大きさの電圧値がN個の保持回路44から逐次に電圧出力用配線48へ出力される。そして、第mp2行ないし第M行の画素に蓄積された電荷についても、第mp行と同様の動作によって電圧値に変換され、逐次に電圧出力用配線48へ出力される。こうして、受光領域20の読出対象行からの一つの撮像フレーム分の画像データの読み出しが完了する。続いて、時刻t30から時刻t31までの期間、制御部6がリセット制御信号REをハイレベルとする。これにより、N個の積分回路42それぞれにおいて、放電用スイッチ42cが閉状態となる。また、この時刻t30から時刻t31までの期間内に、制御部6は、非読出対象行である第1行から第mp-1行のうち、偶数番目の行すなわち第2行選択制御信号VS2、第4行選択制御信号VS4、、第mp-1行選択制御信号VSmp-1を逐次にハイレベルとする。これにより、mp-1行の非読出対象行のうち偶数番目の行において、逐次にフォトダイオード22がリセットされる。その後、上述した時刻t21から時刻t29までの動作を再び繰り返す。こうして、受光領域20の読出対象行からの次の1フレーム分の画像データの読み出しが完了する。以下、本実施形態に係る固体撮像素子の制御方法によって得られる効果について説明する。撮像領域を部分的に読み出す場合、電荷が読み出されない領域非読出対象行では、フォトダイオードに電荷が蓄積され続け、オーバーフローが生じる。オーバーフローが生じると、溢れた電荷が周辺画素に侵入し、周辺画素の撮像データに影響を及ぼしてしまう。ここで、図8は、オーバーフローの様子を説明するための図である。図8aは、トランジスタ21を含む切断面により切断された、受光領域20の断面を示す模式図である。また、図8bは、トランジスタ21を含まない切断面により切断された、受光領域20の断面を示す模式図である。フォトダイオード22に電荷が過度に蓄積すると、その電荷によってフォトダイオード22のn型半導体層22aの電位が低下する。そして、n型半導体層22aの電位の低下が限度を越えると、トランジスタ21のゲート電極21eに電界が印加されていなくても、ソース領域21bとドレイン領域21cとの電位差によって、非接続状態を維持できずにチャネル領域21aを電荷が移動してしまう図8aに示される矢印E1。そして、このような電荷の移動によって、読出用配線Rnへのオーバーフローが生じることとなる。また、図8bに示されるように、フォトダイオード22のうちトランジスタ21に接していない部分では、n型半導体層22aが周囲のフォトダイオード22から独立して存在していることから、隣り合うフォトダイオード22へ電荷が移動することはない。しかし、フォトダイオード22にバイアス電圧を印加する為に、p型半導体層22cは、透明な基準電位線GND線23に接続される。したがって、フォトダイオード22において電荷が過剰に蓄積されると、p型半導体層22cを介して基準電位線23の電位が局所的に変動してしまうと考えられる。なお、基準電位線23が有意の抵抗値を有することから、このような電位変動は当該画素の近傍にのみ生じるものと考えられる。上記のようなオーバーフロー等を回避する為に、非読出対象行に含まれるフォトダイオード22の電荷を適宜排出リセットする必要が生じる。ここで、図9は、非読出対象行に含まれるフォトダイオード22の電荷をリセットする過程を含む、固体撮像素子の制御方法の一例を示すタイミングチャートである。なお、図9において、a~nに示された各信号は、前述した図7と同様である。この例では、制御部6がリセット制御信号REをハイレベルとする時刻t20から時刻t21までの期間内に、非読出対象行である第1行から第mp-1行に対応する第1行選択制御信号VS1、第2行選択制御信号VS2、、第mp-1行選択制御信号VSmp-1を逐次にハイレベルとする。これにより、mp-1行の非読出対象行の全てにおいて、逐次にフォトダイオード22がリセットされる。その後、図7に示された時刻t22から時刻t29までの動作を同様に行うことにより、受光領域20の読出対象行からの一つの撮像フレーム分の画像データの読み出しを完了する。固体撮像素子11の制御には、一つの撮像フレームに要する時間フレームレートを可能な限り短くすることが要求される。しかしながら、上述した例では、全ての非読出対象行のフォトダイオード22を一つの撮像フレームにおいて順次にリセットしているので、各撮像フレームの所要時間が長くなってしまうという問題がある。特に、受光領域20の面積が大きくなり、受光領域20を構成する画素の個数が多いほど、非読出対象行のフォトダイオード22のリセットに長時間を要し、撮像フレームの所要時間が更に長くなってしまう。上述した制御方法が有する課題に対し、本実施形態に係る固体撮像素子の制御方法のうち第2の制御方法部分読み出しモードでは、2回の撮像フレームのそれぞれにおいて、二以上の非読出対象行第1行~第mp-1行のうち一部のみについて排出処理リセットを行う。具体的には、一の撮像フレームにおいて奇数番目の非読出対象行第1行、第3行、、第mp-2行に含まれる画素に蓄積された電荷のリセットを行い、次の撮像フレームにおいて偶数番目の非読出対象行第2行、第4行、、第mp-1行に含まれる画素に蓄積された電荷のリセットを行う。そして、このような動作によって、画素に蓄積された電荷のリセットを、二以上の非読出対象行の各々について2回の撮像フレームの間に一回は必ず行うこととなる。発明者の知見によれば、非読出対象行の画素からのオーバーフロー等を防ぐためには、撮像フレーム毎に全ての非読出対象行の画素をリセットすることは必ずしも必要ではない。そこで、本実施形態に係る制御方法のように、2回の撮像フレームの間に非読出対象行の画素を一回ずつリセットできるように、各撮像フレームにおいて奇数番目及び偶数番目の非読出対象行を交互にリセットすることによって、一つの撮像フレームに要する時間を大幅に抑制することができる。特に、受光領域20の面積が大きくなり、受光領域20を構成する画素P1,1~PM,Nの個数が多いほど、この効果は顕著となる。また、本実施形態のように、非読出対象行に含まれる画素に蓄積された電荷のリセットは、逐次に行われることが好ましい。上述したように、本実施形態に係る制御方法によれば、非読出対象行のリセットを逐次に行う場合であっても、一つの撮像フレームに要する時間を抑制できる。そして、非読出対象行のリセットを逐次に行うことによって、配線に流れる電流をより少なくし、電源等の周辺回路への負荷を格段に低減することができる。また、本実施形態では、一つの撮像フレームにおいてリセットされる非読出対象行第1行、第3行、、及び第mp-2行、若しくは第2行、第4行、、及び第mp-1行は、相互の間隔を1行ずつ空けて配置されている。このように、各撮像フレームにおいて、非読出対象行同士の間隔は1行以上あいていることが好ましい。これにより、各撮像フレームにおいてリセットが行われる非読出対象行の位置を分散させることができ、読出対象行第mp行~第M行への電荷のオーバーフローをより効果的に抑制することができる。また、本実施形態においては、トランジスタ21のチャネル領域21a、ソース領域21b、及びドレイン領域21cが、多結晶シリコンからなる。近年、例えば医療用途歯科のX線撮影などに用いられる2次元フラットパネルイメージセンサといった固体撮像素子には、より広い受光面が求められている。しかし、従前の固体撮像素子のように単結晶シリコンウェハ上に受光部を作製したのでは、最大のものでも直径12インチという単結晶シリコンウェハの大きさに起因して、固体撮像素子の受光面の広さが制限されてしまう。これに対し、例えばガラス基板といった絶縁基板上に多結晶シリコンを成膜し、この多結晶シリコンの表面にフォトダイオードや他のトランジスタ等の電子部品を形成することにより、単結晶シリコンウェハを用いて形成される従来の固体撮像素子と比較して受光面を格段に広くすることが可能となる。なお、本実施形態において、トランジスタ21のチャネル領域21a、ソース領域21b、及びドレイン領域21cは、アモルファスシリコンからなってもよく、多結晶シリコン及びアモルファスシリコンの双方からなってもよい。この場合においても、上述した効果を好適に得ることができる。但し、フレームレートが速い場合、アモルファスシリコンからなるトランジスタ21では、非接続状態とした際に過渡的に電荷がトラップされてしまうという問題があるいわゆるメモリ効果。アモルファスシリコンは非晶質であるため、FETのチャネルに電荷をトラップする順位の密度が高くなるからである。これに対し、多結晶シリコン特に、低温多結晶シリコンはトラップ順位の密度が低いので、トランジスタ21を多結晶シリコンによって構成することにより、このようなメモリ効果の発生を抑えることが可能となる。第2の実施の形態続いて、本発明に係る固体撮像素子の制御方法に関する第2実施形態について説明する。なお、本実施形態において、第1の制御方法通常読み出しモードは前述した第1実施形態と同様なので、その説明を省略する。<第2の制御方法部分読み出しモード>図10は、第2実施形態に係る固体撮像素子の制御方法において固体撮像素子11に付与される各信号のタイミングチャートであって、受光領域20のうち一部の領域関心領域の画素のみから電荷を読み出すモード部分読み出しモードを示している。図10のa~nには、第1実施形態の図7のa~nに相当する各信号が示されている。本実施形態に係る第2の制御方法部分読み出しモードにおいても、第1実施形態と同様に、受光領域20の画素P1,1~PM,Nのうち一部の画素、すなわち読出対象行である第mp行から第M行に含まれる画素Pmp,1~PM,Nに蓄積された電荷を読み出し、非読出対象行である残りの第1行ないし第mp-1行に含まれる画素P1,1~Pmp-1,Nに蓄積された電荷については排出処理リセットを行う。まず、第1実施形態と同様にして、時刻t20から時刻t21までの期間、制御部6がリセット制御信号REをハイレベルとする。これにより、N個の積分回路42それぞれにおいて、放電用スイッチ42cが閉状態となる。そして、この時刻t20から時刻t21までの期間内、制御部6が、非読出対象行である第1行ないし第mp-1行のうち、奇数番目の行すなわち第1行選択制御信号VS1、第3行選択制御信号VS3、、第mp-2行選択制御信号VSmp-2をハイレベルとする。但し、本実施形態では、これらの行選択制御信号VS1、VS3、、VSmp-2をハイレベルとするタイミングが第1実施形態と異なる。第1実施形態ではこれらの行選択制御信号VS1、VS3、、VSmp-2を逐次にハイレベルとしていたが、本実施形態では、これらの行選択制御信号VS1、VS3、、VSmp-2を同時にハイレベルとする。これにより、mp-1行の非読出対象行のうち奇数番目の行において同時に次の動作が行われる。すなわち、これらの行に含まれる各画素においてトランジスタ21が一斉に接続状態となり、フォトダイオード22に蓄積された電荷が読出用配線R1~RNを通って積分回路42に出力される。この間、積分回路42の放電用スイッチ42cが常に閉状態なので、積分回路42に達した電荷は基準電位線GND線へ排出される。このような動作により、mp-1行の非読出対象行のうち奇数番目の行に含まれる画素のフォトダイオード22がリセットされる。続いて、時刻t21より後の時刻t22から時刻t29までの期間、第1実施形態と同様の制御方法によって、受光領域20の読出対象行第mp行ないし第M行からの一つの撮像フレーム分の画像データの読み出しを行う。続いて、時刻t30から時刻t31までの期間、制御部6がリセット制御信号REをハイレベルとする。これにより、N個の積分回路42それぞれにおいて、放電用スイッチ42cが閉状態となる。そして、この時刻t30から時刻t31までの期間内、制御部6は、非読出対象行である第1行ないし第mp-1行のうち、偶数番目の行すなわち第2行選択制御信号VS2、第4行選択制御信号VS4、、第mp-1行選択制御信号VSmp-1をハイレベルとする。このとき、先の撮像フレームと同様に、これらの行選択制御信号VS1、VS3、、VSmp-2を同時にハイレベルとする。これにより、mp-1行の非読出対象行のうち偶数番目の行において、フォトダイオード22が同時にリセットされる。その後、上述した時刻t21から時刻t29までの動作を再び繰り返す。こうして、受光領域20の読出対象行からの次の撮像フレームの画像データの読み出しが完了する。以下、本実施形態に係る固体撮像素子の制御方法によって得られる効果について、比較例を示しつつ説明する。図11は、固体撮像素子の制御方法の一比較例を示すタイミングチャートである。図11に示されるように、この比較例では、制御部6がリセット制御信号REをハイレベルとする時刻t20から時刻t21までの期間内に、非読出対象行である第1行ないし第mp-1行に対応する第1行選択制御信号VS1、第2行選択制御信号VS2、、第mp-1行選択制御信号VSmp-1を同時にハイレベルとする。これにより、全ての非読出対象行において、フォトダイオード22が同時にリセットされる。その後、図10に示された時刻t22から時刻t29までの動作を同様に行うことにより、受光領域20の読出対象行からの一つの撮像フレーム分の画像データの読み出しを完了する。しかしながら、上述した比較例では、全ての非読出対象行のフォトダイオード22を一つの撮像フレームにおいて同時にリセットするので、リセットされた瞬間、フォトダイオード22に接続された配線に大きな電流が流れる。従って、配線や電源等の周辺回路への負荷が大きくなってしまう。具体的に説明すると、全ての非読出対象行に対応する行選択制御信号VS1ないしVSmp-1が垂直シフトレジスタ部30から一斉に出力されるので、電源の電流供給能力が十分ではない場合には、行選択制御信号VS1ないしVSmp-1の立ち上がり時間が長くなってしまう。また、垂直シフトレジスタ部30の内部には電源電流を受けるための配線が存在するが、行選択制御信号VS1ないしVSmp-1を生成するための電源電流がこの配線に一度に流れることとなり、該配線における電圧降下が大きくなることによって行選択制御信号VS1ないしVSmp-1の立ち上がり時間が更に長くなってしまう。また、全ての非読出対象行のフォトダイオード22に蓄積されていた電荷が各読出用配線R1~RNに対して一斉に出力されるので、読出用配線R1~RNにおける電圧降下が大きくなることによってフォトダイオード22の素早いリセットが妨げられてしまう。更に、積分回路42に対して、電源は、全ての非読出対象行から一斉に出力された電荷をリセットするための電流を供給しなければならないので、電源の電流供給能力が低い場合、積分回路42のリセット動作に要する時間が長くなってしまう。或いは、積分回路42の動作が不安定になるおそれもある。また、積分回路42の出力インピーダンスが高い場合にも、積分回路42のリセット動作に要する時間が長くなってしまう。そして、全ての非読出対象行のフォトダイオード22を同時にリセットすることに起因するこれらの現象を回避するためには、十分な容量を有する電源回路と、出力インピーダンスが十分に小さい積分回路42とが必要になり、製造コストが増加する一因となる。上記のような比較例が有する課題に対し、本実施形態に係る固体撮像素子の制御方法のうち第2の制御方法部分読み出しモードでは、前述した第1実施形態と同様に、二以上の非読出対象行第1行~第mp-1行の各々について2回の撮像フレームの間に一回の排出処理リセットを確保しつつ、各撮像フレームにおいて、一部の非読出対象行のみに含まれる画素に蓄積された電荷のリセットを行う。これにより、垂直シフトレジスタ部30の内部や読出用配線R1~RNに流れる電流を少なくして、電源等の周辺回路への負荷を低減することができる。また、本実施形態のように、非読出対象行に含まれる画素に蓄積された電荷のリセットは、同時に行われてもよい。上述したように、本実施形態に係る制御方法によれば、非読出対象行のリセットを同時に行う場合であっても、周辺回路への負荷を低減することができる。そして、非読出対象行のリセットを同時に行うことによって、各撮像フレームの所要時間をより短くすることができる。また、本実施形態では、第1実施形態と同様に、一つの撮像フレームにおいてリセットされる非読出対象行第1行、第3行、、及び第mp-2行、若しくは第2行、第4行、、及び第mp-1行は、相互の間隔を1行ずつ空けて配置されている。このように、各撮像フレームにおいて、非読出対象行同士の間隔は1行以上あいていることが好ましい。これにより、各撮像フレームにおいてリセットが行われる非読出対象行の位置を分散させることができ、読出対象行第mp行~第M行への電荷のオーバーフローをより効果的に抑制することができる。変形例上述した各実施形態では、2回の撮像フレームの間に非読出対象行の画素を一回ずつリセットできるように、各撮像フレームにおいて奇数番目及び偶数番目の非読出対象行を交互にリセットする場合を例示した。図12は、このような制御方法における非読出対象行のリセットの様子を模式的に示す図である。図12a~dそれぞれは、4つの連続する撮像フレームそれぞれを示しており、各図には、一又は二以上の読出対象行からなる関心領域A1と、二以上の非読出対象行からなる非関心領域A2と、各撮像フレームにおいてリセット対象となる非読出対象行A3とが示されている。図12に示されるように、上述した各実施形態では、第1撮像フレーム図12a及び第3撮像フレーム図12cにおいて奇数番目の非読出対象行A3がリセットされ、第2撮像フレーム図12b及び第4撮像フレーム図12dにおいて偶数番目の非読出対象行A3がリセットされる。しかしながら、本発明による固体撮像素子の制御方法において、各撮像フレームにおけるリセット対象行の配列はこれに限られるものではない。図13は、各撮像フレームにおけるリセット対象行の配列の第2の例を示す模式図である。図13に示される例では、非関心領域A2に含まれる複数の行を4行ずつの行群に分け、各行群毎に一フレーム当たり1行ずつ、逐次にリセットを行う。また、図14は、各撮像フレームにおけるリセット対象行の配列の第3の例を示す模式図である。図14に示される例では、非関心領域A2に含まれる複数の行を3行ずつの行群に分け、一フレーム当たり一つの行群を逐次にリセットする。例えばこれらのようにリセット対象行を配列した場合においても、上述した各実施形態と同様の効果を好適に得ることができる。また、図15は、各撮像フレームにおけるリセット対象行の配列の第4の例を示す模式図である。図15に示される例では、非関心領域A2に含まれる複数の行を4つの行群A21~A24に分けている。なお、この例では、行群A21は1つの非読出対象行からなり、行群A22は2つの非読出対象行からなり、行群A23は4つの非読出対象行からなり、行群A24は8つの非読出対象行からなるものとする。そして、関心領域A1に隣接する行群A21では、撮像フレーム毎に、全ての非読出対象行A3についてリセットを行う。すなわち、行群A21では、4つの撮像フレームの間に各非読出対象行のリセットが4回ずつ行われる。また、関心領域A1に近い行群A22では、第1撮像フレーム図15a及び第3撮像フレーム図15cにおいて一つの非読出対象行A3をリセットし、第2撮像フレーム図15b及び第4撮像フレーム図15dにおいて他の一つの非読出対象行A3をリセットする。すなわち、行群A22では、4つの撮像フレームの間に各非読出対象行のリセットが2回ずつ行われる。また、関心領域A1からやや離れた行群A23では、第1撮像フレーム図15aないし第4撮像フレーム図15dのそれぞれにおいて、一つの非読出対象行A3をリセットする。すなわち、行群A23では、4つの撮像フレームの間に各非読出対象行のリセットが1回ずつ行われる。また、関心領域A1から最も離れた行群A24では、第1撮像フレーム図15aないし第8撮像フレーム不図示のそれぞれにおいて、一つの非読出対象行A3をリセットする。すなわち、行群A24では、8つの撮像フレームの間に各非読出対象行のリセットが1回ずつ行われる。図16は、図15に示されたリセット対象行の配列を実現するための制御方法を示すタイミングチャートである。図16は、非読出対象行第1行ないし第15行それぞれに対するリセット動作を示しており、各撮像フレーム図には第1撮像フレームから第24撮像フレームまで表示毎に、リセットが行われる撮像フレームではハイレベルとして示し、リセットが行われない撮像フレームではローレベルとして示している。図15及び図16に示された例のように、関心領域A1に隣接する行群A21のリセットの頻度は、他の行群のリセットの頻度より多いことが好ましい。或いは、関心領域A1に近づくほど非読出対象行のリセットの頻度が多く、関心領域A1から離れるほど非読出対象行のリセットの頻度が少ないことが好ましい。これにより、非読出対象行における電荷のオーバーフロー等による読出対象行関心領域A1への影響をより効果的に抑制し、読出対象行関心領域A1の各画素に蓄積された電荷を更に精度良く読み出すことができる。図17は、各撮像フレームにおけるリセット対象行の配列の第5の例を示す模式図である。図17に示される例では、非関心領域A2に含まれる複数の行を4つの行群A21~A23及びA25に分けている。なお、この例では、行群A21は1つの非読出対象行からなり、行群A22は2つの非読出対象行からなり、行群A23は4つの非読出対象行からなり、行群A25は8つの非読出対象行からなるものとする。そして、行群A21~A23では、前述した第4の例と同様にして、各非読出対象行のリセットが行われる。一方、行群A25では、リセットが全く行われない。図18は、図17に示されたリセット対象行の配列を実現するための制御方法を示すタイミングチャートである。図18は、非読出対象行第1行ないし第15行それぞれに対するリセット動作を示しており、各撮像フレーム図には第1撮像フレームから第24撮像フレームまで表示毎に、リセットが行われる撮像フレームではハイレベルとして示し、リセットが行われない撮像フレームではローレベルとして示している。図17及び図18に示された例のように、各撮像フレームにおいて、非読出対象行のうち二以上の行この例では第9行ないし第15行を除く他の行この例では第1行ないし第8行のリセットを行わないことも想定される。このように、本発明による固体撮像素子の制御方法では、非読出対象行の全てについてリセットを行うことは必須ではなく、非読出対象行のうちリセット対象である二以上の行を除く他の行について、リセットが行われない形態も考えられる。また、このような場合、この第5の例のように、リセットを行わない行群は関心領域A1から最も離れた行群A25であることが好ましい。そして、関心領域A1に近い行群ほど非読出対象行のリセットの頻度が多く、関心領域A1から離れた行群ほど非読出対象行のリセットの頻度が少ないことが尚好ましい。これにより、非読出対象行における電荷のオーバーフロー等による読出対象行関心領域A1への影響をより効果的に抑制しつつ、周辺回路への負荷を更に低減することができる。本発明による固体撮像素子の制御方法は、上述した各実施形態及び変形例に限られるものではなく、他に様々な変形が可能である。例えば、上記実施形態及び各変形例ではガラス基板上に多結晶シリコンやアモルファスシリコンが成膜されて成る固体撮像装置に本発明を適用した例を示したが、本発明は、このような構成に限らず、例えば単結晶シリコン基板上に作製される固体撮像素子に対しても適用可能である。図19は、p型単結晶シリコン基板70上に受光領域が作成された場合における、部分読み出し時のオーバーフローの様子を説明するための図である。p型単結晶シリコン基板70上に作成された受光領域は、図2に示されたフォトダイオード22に代えて、フォトダイオード24を各画素毎に有する。図19aは、トランジスタ21を含む切断面にてフォトダイオード24を切断して得られる断面を示す模式図であり、図19bは、トランジスタ21を含まない切断面にてフォトダイオード24を切断して得られる断面を示す模式図である。図19a及びbに示されるように、フォトダイオード24は、p型単結晶シリコン基板70に対するイオン注入等によって形成されたn型半導体領域24aを含む。そして、このn型半導体領域24aは、p型単結晶シリコン基板70に対するイオン注入等によって形成されたp型半導体領域24bによって囲まれている。フォトダイオード24に電荷が過度に蓄積すると、その電荷によってフォトダイオード24のn型半導体領域24aの電位が低下する。そして、n型半導体領域24aの電位の低下が限度を越えると、トランジスタ21のゲート電極21eに電界が印加されていなくても、ソース領域21bとドレイン領域21cとの電位差によって、非接続状態を維持できずにチャネル領域21aを電荷が移動してしまう図19aに示される矢印E2。そして、このような電荷の移動によって、読出用配線Rnへのオーバーフローが生じることとなる。また、図19bに示されるように、フォトダイオード24のうちトランジスタ21に接していない部分では、n型半導体領域24aの電位の低下が限度を越えると、p型単結晶シリコン基板70を介して隣接画素のフォトダイオード24へ電荷が移動してしまう図19bに示される矢印E3。上述したように、単結晶シリコン基板上に作製される固体撮像素子においても、部分読み出し時のオーバーフロー等による問題が生じ得る。本発明に係る制御方法によれば、このような固体撮像素子の部分読み出し動作においても、一つの撮像フレームに要する時間を抑制し、且つ周辺回路への負荷を低減することができる。また、上述した実施形態及び各変形例では各画素が有するトランジスタ21としてFETを例示したが、トランジスタ21はバイポーラトランジスタであってもよい。その場合、制御端子はベースを、電流端子はコレクタまたはエミッタを意味する。また、上述した実施形態では、非読出対象行について、2回の撮像フレームの間に少なくとも一回の排出処理を行っており、上述した各変形例では、最多で8回の撮像フレームの間に少なくとも一回の排出処理を行っている。しかしながら、排出処理の為の撮像フレーム数はこれらに限られるものではなく、任意のL回Lは2以上の整数の撮像フレームの間に少なくとも一回の排出処理を行うことにより、各実施形態において述べた効果を好適に奏することができる。"