"III族窒化物半導体層を有する複数の半導体発光素子が第1基板の表面に形成されてなる、素子群形成基板における当該半導体発光素子の形成面と、当該第1基板とは異なる第2基板の第1の面とを、接合部を介して接合する接合工程と、前記素子群形成基板、前記接合部および前記第2基板が積層された積層体から、前記第1基板を分離する第1基板分離工程と、前記接合部を介して複数の前記半導体発光素子と前記第2基板とが接合された接合体において複数の当該半導体発光素子が露出する露出面と、前記第1基板および当該第2基板とは異なる第3基板の一方の面とを、接着部を介して接着する接着工程と、前記接着部を介して前記接合体と前記第3基板とが接着された接着体に対し、前記第2基板における前記第1の面の背面側となる第2の面側から、当該第2基板および前記接合部を貫通し、且つ、一端が前記半導体発光素子に接続されるとともに他端が当該第2基板における当該第2の面側に露出する外部電極を形成する外部電極形成工程と、前記外部電極が形成された前記接着体から、前記接着部とともに前記第3基板を分離する第3基板分離工程と、前記外部電極が形成され且つ前記第3基板が分離された前記接合体に対し、前記第2基板および前記接合部を分割する分割工程とを含む発光チップの製造方法。前記接合部は、シロキサン構造を含む絶縁性材料にて構成され、前記接合工程の前に、前記第2基板の前記第1の面に、前記絶縁性材料の前駆体を塗布し、前記接合工程では、前記素子群形成基板における前記半導体発光素子の形成面と、前記第2基板における前記前駆体が塗布された面とを対峙させ、当該素子群形成基板と当該第2基板とに圧力をかけながら加熱することを特徴とする請求項1記載の発光チップの製造方法。前記素子群形成基板において、前記第1基板がサファイア単結晶で構成されることを特徴とする請求項1または2記載の発光チップの製造方法。前記素子群形成基板には、複数の前記半導体発光素子のそれぞれに対して正の内部電極および負の内部電極が設けられており、前記外部電極形成工程では、前記第2基板および前記接合部を貫通し且つ前記半導体発光素子に設けられた前記正の内部電極と接続される正の外部電極と、当該第2基板および当該接合部を貫通し且つ当該半導体発光素子に設けられた前記負の内部電極と接続される負の外部電極とを形成することを特徴とする請求項1乃至3のいずれか1項記載の発光チップの製造方法。前記外部電極形成工程は、前記接着部を介して前記接合体と前記第3基板とが接着された接着体に対し、前記第2基板における前記第1の面の背面側となる第2の面側から、当該第2基板および前記接合部を貫通する貫通孔を形成する貫通孔形成工程と、前記第2基板および前記接合部を貫通して形成された前記貫通孔の内壁面に絶縁部を形成する絶縁部形成工程と、前記第2基板および前記接合部を貫通して形成され且つ前記内壁面に前記絶縁部が形成された前記貫通孔に、導電性材料を充填する充填工程とを有することを特徴とする請求項1乃至4のいずれか1項記載の発光チップの製造方法。前記第2基板は、シリコン単結晶で構成されることを特徴とする請求項1乃至5のいずれか1項記載の発光チップの製造方法。III族窒化物半導体層を有する複数の半導体発光素子が第1基板の表面に形成されてなる、素子群形成基板における当該半導体発光素子の形成面と、当該第1基板とは異なる第2基板の第1の面とを、接合部を介して接合する接合工程と、前記素子群形成基板、前記接合部および前記第2基板が積層された積層体に対し、当該第2基板における前記第1の面の背面側となる第2の面側から、当該第2基板および当該接合部を貫通し、且つ、一端が前記半導体発光素子に接続されるとともに他端が当該第2基板における当該第2の面側に露出する外部電極を形成する外部電極形成工程と、前記外部電極が形成された前記積層体から、前記第1基板を分離する第1基板分離工程と、前記外部電極が形成され且つ前記第1基板が分離された、前記接合部を介して複数の前記半導体発光素子と前記第2基板とが接合された接合体に対し、当該第2基板および前記接合部を分割する分割工程とを含む発光チップの製造方法。第1導電型を有するIII族窒化物半導体で構成される第1半導体層と、III族窒化物半導体で構成され、当該第1半導体層に接して設けられるとともに通電により発光する発光層と、当該第1導電型とは逆の第2導電型を有するIII族窒化物半導体で構成され、当該発光層に接して設けられる第2半導体層とを有する半導体発光素子と、前記半導体発光素子に設けられた前記第2半導体層に対向して設けられる基部と、前記半導体発光素子と前記基部との間に設けられ、当該半導体発光素子と当該基部とを接合させる接合部と、前記基部および前記接合部を貫通して設けられ、一端側が前記半導体発光素子における前記第1半導体層と電気的に接続され、他端側が当該基部から外側に露出する第1電極と、前記基部および前記接合部を貫通して設けられ、一端側が前記半導体発光素子における前記第2半導体層と電気的に接続され、他端側が当該基部から外側に露出する第2電極とを含む発光チップ。前記基部および前記接合部に設けられ、前記第1電極と前記第2電極とを電気的に絶縁する絶縁部をさらに含むことを特徴とする請求項8記載の発光チップ。前記基部がシリコン単結晶にて構成され、前記接合部が珪素酸化物を含むことを特徴とする請求項8または9記載の発光チップ。前記半導体発光素子において前記発光層からみて前記第1半導体層側の端面には、凹凸加工が施されていることを特徴とする請求項8乃至10のいずれか1項記載の発光チップ。板状の構造を有する基部と、それぞれがIII族窒化物半導体層を有する複数の半導体発光素子と、前記基部の一方の面に対し、複数の前記半導体発光素子を並べた状態で接合させる接合部と、複数の前記半導体発光素子のそれぞれに対応して前記基部および前記接合部を貫通して形成され、複数の当該半導体発光素子のそれぞれに対して給電を行う複数の外部電極とを有する素子群形成基板。複数の前記半導体発光素子を形成するための前記III族窒化物半導体層の成長過程で用いられ、複数の当該半導体発光素子が当該III族窒化物半導体層を介して取り付けられるとともに、複数の当該半導体発光素子および前記接合部を介して前記基部に対向して配置される成長用基板をさらに備えることを特徴とする請求項12記載の素子群形成基板。複数の前記半導体発光素子は、第1導電型を有するIII族窒化物半導体で構成される第1半導体層と、III族窒化物半導体で構成され、当該第1半導体層に接して設けられるとともに通電により発光する発光層と、当該第1導電型とは逆の第2導電型を有するIII族窒化物半導体で構成され、当該発光層に接して設けられる第2半導体層とを有し、前記外部電極は、前記基部および前記接合部を貫通して設けられ、一端側が前記半導体発光素子における前記第1半導体層と電気的に接続され、他端側が当該基部から外側に露出する第1電極と、当該基部および当該接合部を貫通して設けられ、一端側が当該半導体発光素子における前記第2半導体層と電気的に接続され、他端側が当該基部から外側に露出する第2電極とを有することを特徴とする請求項12または13記載の素子群形成基板。しかしながら、特許文献1に記載のように、サファイア等の成長用基板上に成長させたIII族窒化物半導体層に加工を施して複数の半導体発光素子を形成した後、成長用基板ごと複数の半導体発光素子に分割する手法を採用した場合には、その後に半導体発光素子毎にサファイア基板を取り外す必要があり、発光チップの生産性の低下やコストアップを招いていた。本発明は、成長用基板上に形成された複数の半導体発光素子を分割して発光チップを製造する場合に、発光チップの生産性を向上させることを目的とする。本発明によれば、下記[1]~[14]に係る発明が提供される。[1]III族窒化物半導体層を有する複数の半導体発光素子が第1基板の表面に形成されてなる、素子群形成基板における半導体発光素子の形成面と、第1基板とは異なる第2基板の第1の面とを、接合部を介して接合する接合工程と、素子群形成基板、接合部および第2基板が積層された積層体から、第1基板を分離する第1基板分離工程と、接合部を介して複数の半導体発光素子と第2基板とが接合された接合体において複数の半導体発光素子が露出する露出面と、第1基板および第2基板とは異なる第3基板の一方の面とを、接着部を介して接着する接着工程と、接着部を介して接合体と第3基板とが接着された接着体に対し、第2基板における第1の面の背面側となる第2の面側から、第2基板および接合部を貫通し、且つ、一端が半導体発光素子に接続されるとともに他端が第2基板における第2の面側に露出する外部電極を形成する外部電極形成工程と、外部電極が形成された接着体から、接着部とともに第3基板を分離する第3基板分離工程と、外部電極が形成され且つ第3基板が分離された接合体に対し、第2基板および接合部を分割する分割工程とを含む発光チップの製造方法。[2]接合部は、シロキサン構造を含む絶縁性材料にて構成され、接合工程の前に、第2基板の第1の面に、絶縁性材料の前駆体を塗布し、接合工程では、素子群形成基板における半導体発光素子の形成面と、第2基板における前駆体が塗布された面とを対峙させ、素子群形成基板と第2基板とに圧力をかけながら加熱することを特徴とする[1]記載の発光チップの製造方法。[3]素子群形成基板において、第1基板がサファイア単結晶で構成されることを特徴とする[1]または[2]記載の発光チップの製造方法。[4]素子群形成基板には、複数の半導体発光素子のそれぞれに対して正の内部電極および負の内部電極が設けられており、外部電極形成工程では、第2基板および接合部を貫通し且つ半導体発光素子に設けられた正の内部電極と接続される正の外部電極と、第2基板および接合部を貫通し且つ半導体発光素子に設けられた負の内部電極と接続される負の外部電極とを形成することを特徴とする[1]乃至[3]のいずれかに記載の発光チップの製造方法。[5]外部電極形成工程は、接着部を介して接合体と第3基板とが接着された接着体に対し、第2基板における第1の面の背面側となる第2の面側から、第2基板および接合部を貫通する貫通孔を形成する貫通孔形成工程と、第2基板および接合部を貫通して形成された貫通孔の内壁面に絶縁部を形成する絶縁部形成工程と、第2基板および接合部を貫通して形成され且つ内壁面に絶縁部が形成された貫通孔に、導電性材料を充填する充填工程とを有することを特徴とする[1]乃至[4]のいずれかに記載の発光チップの製造方法。[6]第2基板は、シリコン単結晶で構成されることを特徴とする[1]乃至[5]のいずれかに記載の発光チップの製造方法。[7]III族窒化物半導体層を有する複数の半導体発光素子が第1基板の表面に形成されてなる、素子群形成基板における半導体発光素子の形成面と、第1基板とは異なる第2基板の第1の面とを、接合部を介して接合する接合工程と、素子群形成基板、接合部および第2基板が積層された積層体に対し、第2基板における第1の面の背面側となる第2の面側から、第2基板および接合部を貫通し、且つ、一端が半導体発光素子に接続されるとともに他端が第2基板における第2の面側に露出する外部電極を形成する外部電極形成工程と、外部電極が形成された積層体から、第1基板を分離する第1基板分離工程と、外部電極が形成され且つ第1基板が分離された、接合部を介して複数の半導体発光素子と第2基板とが接合された接合体に対し、第2基板および接合部を分割する分割工程とを含む発光チップの製造方法。[8]第1導電型を有するIII族窒化物半導体で構成される第1半導体層と、III族窒化物半導体で構成され、第1半導体層に接して設けられるとともに通電により発光する発光層と、第1導電型とは逆の第2導電型を有するIII族窒化物半導体で構成され、発光層に接して設けられる第2半導体層とを有する半導体発光素子と、半導体発光素子に設けられた第2半導体層に対向して設けられる基部と、半導体発光素子と基部との間に設けられ、半導体発光素子と基部とを接合させる接合部と、基部および接合部を貫通して設けられ、一端側が半導体発光素子における第1半導体層と電気的に接続され、他端側が基部から外側に露出する第1電極と、基部および接合部を貫通して設けられ、一端側が半導体発光素子における第2半導体層と電気的に接続され、他端側が基部から外側に露出する第2電極とを含む発光チップ。[9]基部および接合部に設けられ、第1電極と第2電極とを電気的に絶縁する絶縁部をさらに含むことを特徴とする[8]記載の発光チップ。[10]基部がシリコン単結晶にて構成され、接合部が珪素酸化物を含むことを特徴とする[8]または[9]記載の発光チップ。[11]半導体発光素子において発光層からみて第1半導体層側の端面には、凹凸加工が施されていることを特徴とする[8]乃至[10]のいずれか1項記載の発光チップ。[12]板状の構造を有する基部と、それぞれがIII族窒化物半導体層を有する複数の半導体発光素子と、基部の一方の面に対し、複数の半導体発光素子を並べた状態で接合させる接合部と、複数の半導体発光素子のそれぞれに対応して基部および接合部を貫通して形成され、複数の半導体発光素子のそれぞれに対して給電を行う複数の外部電極とを有する素子群形成基板。[13]複数の半導体発光素子を形成するためのIII族窒化物半導体層の成長過程で用いられ、複数の半導体発光素子がIII族窒化物半導体層を介して取り付けられるとともに、複数の半導体発光素子および接合部を介して基部に対向して配置される成長用基板をさらに備えることを特徴とする請求項12記載の素子群形成基板。[14]複数の半導体発光素子は、第1導電型を有するIII族窒化物半導体で構成される第1半導体層と、III族窒化物半導体で構成され、第1半導体層に接して設けられるとともに通電により発光する発光層と、第1導電型とは逆の第2導電型を有するIII族窒化物半導体で構成され、発光層に接して設けられる第2半導体層とを有し、外部電極は、基部および接合部を貫通して設けられ、一端側が半導体発光素子における第1半導体層と電気的に接続され、他端側が基部から外側に露出する第1電極と、基部および接合部を貫通して設けられ、一端側が半導体発光素子における第2半導体層と電気的に接続され、他端側が基部から外側に露出する第2電極とを有することを特徴とする[12]または[13]記載の素子群形成基板。本発明によれば、成長用基板上に形成された複数の半導体発光素子を分割して発光チップを製造する場合に、発光チップの生産性を向上させることができる。以下、添付図面を参照して、本発明の実施の形態について詳細に説明する。◎実施の形態1図1は、本実施の形態が適用された発光チップ1の一例の斜視図であり、図2は、図1に示す発光チップ1の断面図である。この発光チップ1は、給電により発光する半導体発光素子10と、この半導体発光素子10が実装される実装用基板50と、実装用基板50と半導体発光素子10に対する給電系とを絶縁する絶縁部60と、半導体発光素子10に対する正の給電系を構成するp側外部電極70と、半導体発光素子10に対する負の給電系を構成するn側外部電極80とを備えている。発光チップ1において、半導体発光素子10は、下地層13と、下地層13の上に積層されるn型半導体層14と、n型半導体層14の上に積層される発光層15と、発光層15の上に積層されるp型半導体層16とを備える。また、この半導体発光素子10においては、図中上方に向けてn型半導体層14の上面が露出するように、積層されたp型半導体層16、発光層15およびn型半導体層14が、一部の領域において厚さ方向に切り欠かれている。そして、下地層13のうち、発光チップ1において外部に露出する図中下方の面は、凹凸加工が施された凹凸加工面13aとなっている。さらに、この半導体発光素子10は、発光層15から出力される光に対する透過性および導電性を有し、p型半導体層16の上に積層される透明導電層17を備えている。さらにまた、この半導体発光素子10は、発光層15から出力される光に対する透過性および絶縁性を有し、透明導電層17の上面から、p型半導体層16、発光層15およびn型半導体層14の側面を介して、n型半導体層14の上面に至るように、一体的に積層される透明絶縁層18を備えている。この透明絶縁層18は、発光層15等を保護する保護膜としての機能もあり、化学的に安定で、耐湿性の優れた材質が適する。また、透明絶縁層18は、透明な低屈折率誘電体として、AgやAl等の金属反射膜と組み合わせて次のような条件の下、発光層15からの光を増反射する機能を有する。ここで、発光層15の発光波長λnmにおける、透明導電層17の屈折率を第1屈折率n1とし、透明絶縁層18の屈折率を第2屈折率n2としたとき、両者はn1>n2の関係を有している。そして、両者の屈折率の大きさの差n1-n2により、透明導電層17と透明絶縁層18との界面での反射が増大し、半導体発光素子10からの光取り出し効率が向上する。この屈折率の大きさの差は、0.4以上であることが望ましい。また、透明絶縁層18には、透明絶縁層18の厚さ方向に貫通する複数の貫通孔が設けられている。本実施の形態において、複数の貫通孔は、例えば透明導電層17の上方に複数個この例では16個:後述する図6および図7を参照配置されるとともに、例えばn型半導体層14の上面の上方にも複数個この例では4個:後述する図6および図7を参照配置されている。これにより、例えば透明導電層17の上に透明絶縁層18を積層した状態では、複数の貫通孔を介して透明導電層17の一部が露出することになり、また、例えばn型半導体層14の上面の上に透明絶縁層18を積層した状態では、複数の貫通孔を介してn型半導体層14の一部が露出することになる。ここで、透明絶縁層18に設けられる複数の貫通孔は、上方から見たときにそれぞれが円形状を有しており後述する図6参照、しかも、透明導電層17に近づくにつれてその直径が減少する所謂テーパ状の断面を有している図2参照。なお、透明絶縁層18に形成される貫通孔の形状は、応力集中がない円形が最適であるが、角部に、大きな曲率半径を有する多角形、楕円などの形状であってもよい。また、図2に示す例では、貫通孔が、透明絶縁層18と透明導電層17との境界部まで到達しているが、透明導電層17を貫通するものでなければ、その一部が透明導電層17内に入り込んでいてもかまわない。さらに、この半導体発光素子10は、p型半導体層16上に積層された透明導電層17および透明絶縁層18の上にさらに積層され、発光層15を発光させる際に一方の電極正電極として機能するp側内部電極20を備える。ここで、p側内部電極20は、透明絶縁層18に設けられた複数の貫通孔をそれぞれ貫通し、その一端が透明導電層17と接するように設けられる複数この例では16個のp側接続導体21と、透明絶縁層18上に形成され、複数のp側接続導体21のそれぞれの他端が接続されるとともに、p側外部電極70との電気的な接続に用いられるp側内部パッド22とを有している。これらの複数のp側接続導体21は、電気的には、発光層15に均一な電流密度で電流を流すことにより、発光層15全体の発光効率および光取り出し効率を向上させる。また、透明絶縁層18には、微小な貫通孔を多数配置するのが望ましいが、貫通孔の形成上のばらつき、微細加工技術の難しさから、貫通孔のサイズは、1~20μmが好適な範囲である。なお、本実施の形態では、p側内部電極20において複数のp側接続導体21およびp側内部パッド22が一体化した構造を有しているのであるが、このことについては後述する。さらにまた、この半導体発光素子10は、n型半導体層14の上面に積層された透明絶縁層18の上にさらに積層され、発光層15を発光させる際に他方の電極負電極として機能するn側内部電極30を備える。なお、n側内部電極30では、n型半導体層14の上面に形成される透明絶縁層18は、あってもなくても良い。以下、透明絶縁層18を当該n型半導体層14の上面に形成する場合について記載する。ここで、n側内部電極30は、透明絶縁層18に設けられた複数の貫通孔をそれぞれ貫通し、その一端がn型半導体層14の上面と接するように設けられる複数この例では4個のn側接続導体31と、透明絶縁層18上に形成され、複数のn側接続導体31のそれぞれの他端が接続されるとともに、n側外部電極80との電気的な接続に用いられるn側内部パッド32とを有している。なお、本実施の形態では、上述したp側内部電極20と同様に、n側内部電極30において複数のn側接続導体31およびn側内部パッド32が一体化した構造を有しているのであるが、このことについては後述する。そして、この半導体発光素子10は、p側内部電極20、p側内部電極20の周縁、p型半導体層16、発光層15およびn型半導体層14の側面、n側内部電極30およびn側内部電極30の周縁にわたって一体的に積層されることで、p側内部電極20およびn側内部電極30を保護する保護層19を有している。ただし、保護層19は、p側内部電極20の上面のうちの複数領域この例ではそれぞれが円形状に構成された9つの領域およびn側内部電極30の上面のうちほぼ中央部となる部位この例では円形状に構成された1つの領域には設けられていない。これにより、この半導体発光素子10では、p側内部電極20の上面の一部が外部に露出し、また、n側内部電極30の上面の一部が外部に露出するようになっている。そして、発光チップ1を全体としてみたときに、p側内部電極20における露出部位にはp側外部電極70が接続され、n側内部電極30における露出部位にはn側外部電極80が接続される。このように、発光チップ1に設けられる半導体発光素子10は、下地層13より具体的には凹凸加工面13aとは反対側となる一方の面側に、p側内部電極20およびn側内部電極30が形成された構造を有している。そして、この半導体発光素子10においては、p側内部電極20を正電極、n側内部電極30を負電極とし、両者を介してp型半導体層16、発光層15およびn型半導体層14に電流を流すことで、発光層15が発光するようになっている。また、発光チップ1を構成する実装用基板50は、板状の形状を有し、半導体発光素子10に設けられたp側内部電極20およびn側内部電極30と対向する側に配置される基部51と、基部51と半導体発光素子10との間において両者と接触するように設けられ、基部51と半導体発光素子10とを接合させる接合部52とを有している。この接合部52は、半導体発光素子10の電極形成面側に存在する凹凸を埋めるように設けられている。もし、この接合が不十分で、半導体発光素子10と実装用基板50との間に空隙が存在しているとすると、後述するLLOを用いた成長用基板分離工程図3に示すステップ14参照において窒素ガスが発生することに伴い、空隙が存在する箇所においてヒビ割れが発生する恐れがある2GaN→2GaN2↑。そして、p側内部電極20の図中上方となる部位には、実装用基板50基部51、接合部52および半導体発光素子10の保護層19を貫通する複数の貫通孔後述するビアホールVHが設けられている。また、n側内部電極30の図中上方となる部位には、実装用基板50および半導体発光素子10の保護層19を貫通する単数の貫通孔後述するビアホールVHが設けられている。さらに、発光チップ1を構成する絶縁部60は、p側外部電極70および半導体発光素子10におけるp側内部電極20に対応して設けられ、p側外部電極70からp側内部電極20に至る正の給電経路において実装用基板50基部51および接合部52への電流のリークを規制するp側絶縁層61と、n側外部電極80および半導体発光素子10におけるn側内部電極30に対応して設けられ、n側内部電極30からn側外部電極80に至る負の給電経路において実装用基板50への電流のリークを規制するn側絶縁層62と、実装用基板50における基部51の外側の面に積層して設けられ、p側外部電極70とn側外部電極80との間での電流のリークを規制するpn間絶縁層63とを有している。なお、図1から明らかなように、pn間絶縁層63は発光チップ1の上面に露出している。これらのうち、p側絶縁層61は、半導体発光素子10におけるp側内部電極20の図中上方において、実装用基板50基部51および接合部52を貫通する複数の貫通孔後述するビアホールVHのそれぞれの内壁面を覆うように設けられている。そして、各々のp側絶縁層61の一端側は半導体発光素子10におけるp側内部電極20の上面に形成された保護層19に接続され、各々のp側絶縁層61の他端側はpn間絶縁層63と接続されている。また、n側絶縁層62は、半導体発光素子10におけるn側内部電極30の図中上方において、実装用基板50基部51および接合部52を貫通する単数の貫通孔後述するビアホールVHの内壁面を覆うように設けられている。そして、n側絶縁層62の一端側は半導体発光素子10におけるn側内部電極30の上面に形成された保護層19に接続され、n側絶縁層62の他端側はpn間絶縁層63と接続されている。さらに、発光チップ1を構成する正の外部電極あるいは第2電極の一例としてのp側外部電極70は、半導体発光素子10におけるp側内部電極20の図中上方に設けられた複数の貫通孔において、p側内部電極20の上面およびp側絶縁層61にそれぞれ接触するように設けられるp側バリア/シード層71と、これら複数の貫通孔において、p側バリア/シード層71に接触し且つ各貫通孔を埋めるように設けられるp側プラグ部72と、実装用基板50の図中上方において、複数のp側プラグ部72およびpn間絶縁層63と接するように設けられ、外部との電気的な接続に用いられるp側外部パッド73とを有している。これに対し、発光チップ1を構成する負の外部電極あるいは第1電極の一例としてのn側外部電極80は、半導体発光素子10におけるn側内部電極30の図中上方に設けられた単数の貫通孔において、n側内部電極30の上面およびn側絶縁層62に接触するように設けられるn側バリア/シード層81と、この単数の貫通孔において、n側バリア/シード層81に接触し且つこの貫通孔を埋めるように設けられるn側プラグ部82と、実装用基板50の図中上方において、単数のn側プラグ部82およびpn間絶縁層63と接するように設けられ、外部との電気的な接続に用いられるn側外部パッド83とを有している。なお、この発光チップ1を、後述する図25等に示すようにフリップチップ接続で使用する場合、図2に示すp側外部電極70におけるp側外部パッド73およびn側外部電極80におけるn側外部パッド83に、それぞれ、予めはんだバンプを形成することがある。はんだバンプは、例えばAuSnなど、低融点400°C未満の共晶金属が好適な材料である。そして、このような目的で使用するはんだバンプは、1μm以上の厚膜が望ましく、例えばメッキ法で形成することが、生産性の観点からは望ましい。図3は、実施の形態1における発光チップ1の製造方法の一例を示すフローチャートである。本実施の形態では、まず、後述するウエハ状の成長用基板11図7参照の一方の面に、複数の半導体発光素子10を形成してなる素子群形成基板40後述する図5参照を製造する素子群形成基板製造工程を実行するステップ11。また、素子群形成基板40とは別に、ウエハ状の基部51の一方の面に、接合部52を積層してなる実装用基板50を製造する実装用基板製造工程を実行するステップ12。次に、ステップ11で得られた素子群形成基板40における各半導体発光素子10の形成面と、ステップ12で得られた実装用基板50における接合部52の形成面とを対峙させ、接合部52を介して素子群形成基板40と実装用基板50とを接合させる接合工程を実行するステップ13。ステップ13の後、素子群形成基板40および実装用基板50の積層体から、成長用基板11を分離する、第1基板分離工程の一例としての成長用基板分離工程を実行するステップ14。ステップ14の後、成長用基板11が分離された素子群形成基板40および実装用基板50の接合体に対し、成長用基板11が取り付けられていた部位に、成長用基板11に代えて支持用基板90を接着させる、接着工程の一例としての支持用基板接着工程を実行するステップ15。ステップ15の後、素子群形成基板40および実装用基板50の接合体と支持用基板との接着体に対し、実装用基板50に設けられた基部51を薄層化するために研磨する実装用基板研磨工程を実行するステップ16。ステップ16の後、基部51が研磨された接着体に対し、実装用基板50側から各半導体発光素子10のp側内部電極20およびn側内部電極30を露出させるためのビアホールVHを形成する、貫通孔形成工程の一例としてのビアホール形成工程を実行するステップ17。ステップ17の後、ビアホールVHまでが形成された接着体に対し、絶縁部60p側絶縁層61、n側絶縁層62およびpn間絶縁層63を形成する絶縁部形成工程を実行するステップ18。ステップ18の後、絶縁部60までが形成された接着体に対し、p側バリア/シード層71およびn側バリア/シード層81を形成するバリア/シード層形成工程を実行するステップ19。ステップ19の後、p側バリア/シード層71およびn側バリア/シード層81までが形成された接着体に対し、p側プラグ部72およびn側プラグ部82を形成する、充填工程の一例としてのプラグ部形成工程を実行するステップ20。ステップ20の後、p側プラグ部72およびn側プラグ部82までが形成された接着体に対し、実装用基板50における基部51側を研磨してpn間絶縁層63を露出させる電極形成面研磨工程を実行するステップ21。ステップ21の後、pn間絶縁層63を露出させるための研磨までが施された接着体に対し、pn間絶縁層63の上にp側外部パッド73およびn側外部パッド83を形成する外部パッド形成工程を実行するステップ22。なお、本実施の形態では、上述したステップ17のビアホール形成工程からステップ22の外部パッド形成工程までが、外部電極形成工程に対応している。ステップ22の後、p側外部パッド73およびn側外部パッド83までが形成された接着体から、支持用基板90を分離する、第3基板分離工程の一例としての支持用基板分離工程を実行するステップ23。ステップ23の後、支持用基板90が分離された素子群形成基板40および実装用基板50の接合体に対し、下地層13の表面に凹凸加工を施して凹凸加工面13aとする光取り出し面加工工程を実行するステップ24。ステップ24の後、凹凸加工面13aまでが形成された素子群形成基板40および実装用基板50の接合体に対し、切断加工を施すことにより、1枚の素子群形成基板40を、複数の半導体発光素子10に個片化する、分割工程の一例としての個片化工程を実行するステップ25。続いて、上述したステップ11の素子群形成基板製造工程について、より具体的に説明する。図4は、素子群形成基板40の製造方法の一例を示すフローチャートである。この例では、まず、ウエハ状の成長用基板11後述する図7参照の一方の面に、中間層12後述する図7参照、下地層13、n型半導体層14、発光層15およびp型半導体層16を順次積層する半導体層積層工程を実行するステップ111。ステップ111の後、p型半導体層16の上に、さらに透明導電層17を形成する透明導電層形成工程を実行するステップ112。ステップ112の後、積層された透明導電層17、p型半導体層16、発光層15およびn型半導体層14に対し、各半導体発光素子10の形成予定領域における一部領域この例では上方からみたときの四隅のうちの1つの領域を掘り込むことで、n型半導体層14の上面を露出させる掘り込み工程を実行するステップ113。ステップ113の後、各半導体発光素子10の形成予定領域に対応して複数の貫通孔を設けた透明絶縁層18を形成する透明絶縁層形成工程を実行するステップ114。ステップ114の後、各半導体発光素子10の形成予定領域に対応する透明導電層17上の透明絶縁層18の上にそれぞれp側内部電極20を形成するとともに、各半導体発光素子10の形成予定領域に対応するn型半導体層14上の透明絶縁層18の上にそれぞれn側内部電極30を形成する内部電極形成工程を実行するステップ115。ステップ115の後、p側内部電極20およびn側内部電極30を含む各半導体発光素子10の上面を覆うように、保護層19を形成する保護層形成工程を実行するステップ116。ステップ116の後、各半導体発光素子10の形成予定領域を区画するように、縦方向および横方向に沿ってそれぞれ複数の溝部T後述する図5b参照を形成する溝部形成工程を実行しステップ117、素子群形成基板40を得る。なお、素子群形成基板製造工程では、p側内部電極20の上に設けられる保護層19に対する貫通孔の形成を行っておらず、また、n側内部電極30の上に設けられる保護層19に対する貫通孔の形成も行っていない。では、上述した手順によって得られる素子群形成基板40の構成について、より詳細に説明する。図5は、素子群形成基板40の全体構成の一例を示す図であり、ここでは、各半導体発光素子10の形成面側をみた素子群形成基板40の上面図を示している。ここで、図5aはステップ116の保護層形成工程が実行され且つステップ117の溝部形成工程が実行される前の素子群形成基板40を示しており、図5bはステップ117の溝部形成工程が実行された後の素子群形成基板40を示している。また、図6は図5bに示す素子群形成基板40における1つの半導体発光素子10の拡大図であり、図7は図6におけるVII-VII断面図である。素子群形成基板40は、ウエハ状の成長用基板11と、成長用基板11の一方の面に積層された中間層12と、中間層12の上に形成された複数の半導体発光素子10とを備える。なお、この例では、各半導体発光素子10に設けられた下地層13が、中間層12の上に積層されることで、1枚の成長用基板11と複数の半導体発光素子10とが、中間層12を介して一体化した素子群形成基板40を構成している。また、素子群形成基板40に形成される各溝部Tは、各半導体発光素子10の形成面側に設けられている。そして、各溝部Tは、各半導体発光素子10の間において中間層12まで掘り込まれており、各溝部Tの底部には、成長用基板11が露出するようになっている。なお、各溝部Tは、成長用基板11内にまで入り込まないように形成することが望ましい。さらに、素子群形成基板40を構成する各半導体発光素子10において、p側内部電極20では、p側内部パッド22の背面側に、複数この例では4×4=16個のp側接続導体21が配置されており、n側内部電極20では、n側内部パッド32の背面側に、複数この例では2×2=4個のn側接続導体31が配置されている。以下、本実施の形態における素子群形成基板40の構成、および、半導体発光素子10の構成について説明する。なお、本明細書では、AlGaNおよびGaInNについて、各元素の組成比を省略した形で記述する場合がある。<成長用基板>第1基板の一例としての成長用基板11としては、III族窒化物半導体結晶が表面にエピタキシャル成長される基板であれば、特に限定されず、各種基板材料を用いることができる。成長用基板11には、例えば、サファイア、SiC、シリコン、酸化亜鉛、酸化マグネシウム、酸化マンガン、酸化ジルコニウム、酸化マンガン亜鉛鉄、酸化マグネシウムアルミニウム、ホウ化ジルコニウム、酸化ガリウム、酸化インジウム、酸化リチウムガリウム、酸化リチウムアルミニウム、酸化ネオジウムガリウム、酸化ランタンストロンチウムアルミニウムタンタル、酸化ストロンチウムチタン、酸化チタン、酸化ハフニウム、酸化タングステン、酸化モリブデン等からなる基板を用いることができる。本実施の形態では、C面を主面とするサファイアを成長用基板11として用いている。サファイアを成長用基板11として用いる場合には、サファイアのC面上に中間層120バッファ層を形成するとよい。<中間層>中間層12は、多結晶のAlxGa1xN0≦x≦1からなるものが好ましく、単結晶のAlxGa1xN0≦x≦1のものがより好ましく、例えば、多結晶のAlxGa1xN0≦x≦1からなる厚さ10~500nmのものとすることができる。なお、中間層12は、成長用基板11と下地層13との格子定数の違いを緩和し、成長用基板11の0001面C面上にc軸配向した単結晶層の形成を容易にする働きがある。したがって、中間層12の上に単結晶の下地層13を積層すると、より一層結晶性の良い下地層13が積層できる。なお、この例では、中間層12をAlNで構成している。<下地層>下地層13としては、AlxGayInzN0≦x≦1、0≦y≦1、0≦z≦1、xyz=1を用いることができるが、AlxGa1xN0≦x<1を用いると、結晶性の良い下地層13を形成しやすくなる。下地層13の膜厚は0.1μm以上が好ましく、この膜厚以上にした方が結晶性の良好なAlxGa1xN層が得られやすい。また、下地層13の膜厚は10μm以下が好ましい。なお、この例では、下地層13をアンドープのGaNで構成している。<n型半導体層>第1の導電型この例ではn型を有する第1半導体層の一例としてのn型半導体層14は、成長用基板11側この例では下地層13に積層されるnコンタクト層と、nコンタクト層に積層されるnクラッド層とで構成することが好ましい。なお、nコンタクト層はnクラッド層を兼ねることも可能である。また、前述の下地層13をn型半導体層14に含めてもよい。nコンタクト層は、n側内部電極30を設けるための層である。したがって、n型半導体層14における上面には、nコンタクト層を露出させておくとよい。nコンタクト層としては、AlxGa1xN層0≦x<1、好ましくは0≦x≦0.5、さらに好ましくは0≦x≦0.1を用いるとよい。nクラッド層は、発光層15へのキャリアの注入とキャリアの閉じ込めとを行なう層である。nクラッド層はAlGaN、GaN、GaInNなどで形成することが可能である。また、これらの構造のヘテロ接合や複数回積層した超格子構造としてもよい。nクラッド層をGaInNで形成する場合には、発光層15のGaInNのバンドギャップよりも大きくすることが望ましい。なお、nクラッド層を、超格子構造を含む層とする場合には、10nm以下の膜厚を有したIII族窒化物半導体からなるn側第1層と、n側第1層と組成が異なるとともに10nm以下の膜厚を有したIII族窒化物半導体からなるn側第2層とが積層された構造を含むものであってもよい。また、nクラッド層は、n側第1層とn側第2層とが交互に繰返し積層された構造を含んだものであってもよく、この場合には、GaInNとGaNとの交互構造又は組成の異なるGaInN同士の交互構造とすることが好ましい。<発光層>発光層15としては、単一量子井戸構造あるいは多重量子井戸構造などを採用することができる。量子井戸構造の井戸層としては、通常、Ga1yInyN0<y<0.4からなるIII族窒化物半導体層が用いられる。井戸層の膜厚としては、量子効果の得られる程度の膜厚、例えば1~10nmとすることができ、好ましくは2~6nmとすると発光出力の点で好ましい。また、多重量子井戸構造の発光層15の場合は、上記Ga1yInyNを井戸層とし、井戸層よりバンドギャップエネルギーが大きいAlzGa1zN0≦z<0.3を障壁層とする。井戸層および障壁層には、不純物をドープしてもよいし、しなくてもよい。<p型半導体層>第2の導電型この例ではp型を有する第2半導体層の一例としてのp型半導体層16は、発光層15に積層されるpクラッド層と、pクラッド層に積層されるpコンタクト層とで構成することが好ましい。ただし、pコンタクト層がpクラッド層を兼ねることも可能である。pクラッド層は、発光層15へのキャリアの閉じ込めとキャリアの注入とを行なう層である。pクラッド層としては、発光層15のバンドギャップエネルギーより大きくなる組成であり、発光層15へのキャリアの閉じ込めができるものであれば特に限定されないが、例えばAlxGa1xN0<x≦0.4を用いることができる。pクラッド層が、このようなAlGaNからなると、発光層15へのキャリアの閉じ込めの点で好ましい。pクラッド層の膜厚は、特に限定されないが、好ましくは1~400nmであり、より好ましくは5~100nmである。また、pクラッド層は、複数回積層した超格子構造としてもよく、この場合には、AlGaNとAlGaNとの交互構造又はAlGaNとGaNとの交互構造とすることが好ましい。pコンタクト層は、透明導電層17を介してp側内部電極20を設けるための層である。pコンタクト層は、AlxGa1xN0≦x≦0.4とすることが好ましい。pコンタクト層におけるAl組成が上記範囲であると、良好な結晶性の維持および透明導電層17との良好なオーミック接触の維持が可能となる点で好ましい。pコンタクト層の膜厚は、特に限定されないが、10~500nmが好ましく、より好ましくは50~200nmである。pコンタクト層の膜厚をこの範囲とすると、順方向電圧Vfを低減できる点で好ましい。<透明導電層>透明導電層17は、p型半導体層16の上面のうち周縁部を除くほぼ全面を覆うように形成されている。透明導電層17は、p型半導体層16とオーミックコンタクトがとれ、しかもp型半導体層16との接触抵抗が小さいものを用いることが好ましい。また、この半導体発光素子10では、発光層15からの光を、透明導電層17および透明絶縁層18等を介して下地層13側に取り出すことから、透明導電層17は光透過性に優れたものを用いることが好ましい。さらにまた、p型半導体層16の全面に渡って均一に電流を拡散させるために、透明導電層17は優れた導電性を有し、且つ、抵抗分布が少ないものを用いることが好ましい。なお、透明導電層17の厚さは2nm~500nmの範囲より選択することができる。ここで、透明導電層17の厚さが2nmよりも薄いと、p型半導体層16とオーミックコンタクトが取れにくい場合があり、また、透明導電層17の厚さが500nmよりも厚いと、発光層15から出力される光および透明絶縁層18等からの反射光に対する光透過性の点で好ましくない場合がある。透明導電層17としては、例えば酸化物の導電性材料であって、発光層15から出射される波長の光に対する光透過性のよいものを用いることができる。発光層15から出力される波長の光に対する透過率は、90以上、望ましくは95以上である。特に、Inを含む酸化物の一部は、他の透明導電膜と比較して光透過性および導電性の両者がともに優れている点で好ましい。Inを含む導電性の酸化物としては、例えばIZO酸化インジウム亜鉛In2O3-ZnO、ITO酸化インジウム錫In2O3-SnO2、IGO酸化インジウムガリウムIn2O3-Ga2O3、ICO酸化インジウムセリウムIn2O3-CeO2等が挙げられる。なお、これらの中に、例えばフッ素などのドーパントが添加されていてもかまわない。また、例えばInを含まない酸化物、例えばキャリアをドープしたSnO2、ZnO2、TiO2等の導電性材料を用いてもよい。これらの材料を、この技術分野でよく知られた慣用の手段によって設けることで、透明導電層17を形成することができる。そして、透明導電層17を形成した後に、熱処理を施して結晶化を促進させることにより、透明導電層17の光透過率が上がるとともに、仕事関数が上がり且つシート抵抗が下がることでp型半導体層16p-GaNとのオーミックコンタクトが取りやすくなる。本実施の形態において、透明導電層17は、結晶化された構造のものを使用してよく、特に六方晶構造又はビックスバイト構造を有するIn2O3結晶を含む透光性材料例えば、IZOやITO等を好ましく使用することができる。また、透明導電層17に用いる膜としては、比抵抗が低くなる組成を使用することが好ましい。例えば、IZO中のZnO濃度は1~20質量であることが好ましく、5~15質量の範囲であることが更に好ましく、10質量であると特に好ましい。さらに、透明導電層17は、得られた膜の密着性を高めるという観点からすれば、例えばスパッタ法で形成することが望ましい。<透明絶縁層>透明絶縁層18は、例えば図7に示すように、透明導電層17、透明導電層17が積層されていないp型半導体層16、および発光層15が積層されていないn型半導体層14をそれぞれ覆うように積層されている。また、透明絶縁層18は、各層の表面を覆うだけでなく、発光層15およびp型半導体層16の側面、すなわちp型半導体層16とn型半導体層14とで形成される段差の壁部にあたる部分を覆い、さらに透明導電層17の側面も覆う。そして、透明絶縁層18は、上述のように、発光層15から出力される光に対する透過性、透明導電層17の屈折率第1屈折率n1よりも低い屈折率第2屈折率n2、および絶縁性を有する材質にて構成される。透明絶縁層18を構成する材料としては、例えばSiO2酸化珪素やMgF2フッ化マグネシウム、CaF2フッ化カルシウム、Si3N4窒化珪素、Al2O3酸化アルミニウムを使用することができる。なお、この例では、透明絶縁層18として、絶縁性が高く、屈折率が小さく1.4~1.5、耐湿性に優れた、最適な材料であるSiO2二酸化珪素を用いた。また、本実施の形態において、透明絶縁層18の膜厚をHとし、発光層15の発光波長λnmを、透明絶縁層18の屈折率である第2屈折率n2の4倍で除したものをQとしたとき、膜厚Hは、以下に示す式1の関係で設定される。但しAは整数である。H=AQ...1そして、透明絶縁層18の膜厚Hは、以下の式2に基づいて設定されていること、すなわち、膜厚Hが3λ/4n2以上となる範囲にあること膜厚Hが3Q以上であること、望ましくは3Q以上且つ奇数倍のQであることがより好ましい。なお、ここでいう膜厚H=AQとは、そのAQを中心として、A-0.5×Q≦H=AQ≦A0.5×Qの膜厚範囲をいう。更に、発光出力の向上には望ましくは5Q以上である。ただし、生産コストの制約および、膜厚の増加に伴い本発明の課題であるクラック発生がしやすくなる点から、膜厚Hは20Q以下、望ましくは、10Q以下が好適である。透明絶縁層18の膜厚Hをこの範囲から選択した場合、発光層15から出力される光に対する光学的な反射率が増大し、結果として高い発光出力が得られる。この例において、透明絶縁層18の膜厚Hは、例えばA=5、λ=460nm、n2=1.5とした場合、H=375nmである。3λ/4n2≧H...2<p側内部電極>図8は、本実施の形態の半導体発光素子10におけるp側内部電極20周辺の断面構成の一例を示す図である。ここで、図8は、図7におけるp側内部電極20周辺の断面を拡大したものとなっている。正の内部電極の一例としてのp側内部電極20は、最も透明導電層17および透明絶縁層18に近い側において、これら透明導電層17および透明絶縁層18と接するように積層されるp密着層201と、p密着層201に積層されるp金属反射層202と、p金属反射層202に積層されるp拡散防止層203と、p拡散防止層203に積層されるpボンディング層204と、pボンディング層204に積層され、さらにその上に保護層19が積層されるp保護密着層205とを有する。そして、本実施の形態では、p密着層201、p金属反射層202、p拡散防止層203、pボンディング層204およびp保護密着層205によって、複数のp側接続導体21とp側内部パッド22とが一体化した、p側内部電極20を構成している。以下、本実施の形態におけるp側内部電極20の各構成を説明する。[p密着層]p密着層201は、図8に示したように、透明絶縁層18および透明絶縁層18に設けられた各貫通孔を介して露出する透明導電層17の上に積層され、且つ、その上にはp金属反射層202が積層される。このp密着層201は、これら3つの層を構成する材料の物理的な密着性を高めるために設けられている。ただし、透明絶縁層18とp金属反射層202との密着性が良好な場合は、p密着層201を省略することできる。また、本実施の形態の半導体発光素子10では、発光層15から出力される光のうち、p側内部電極20側に入射してきた光を、透明導電層17、透明絶縁層18およびp金属反射層202などを介して下地層13側に反射させることから、p密着層201として光透過性に優れた材料を用いることが好ましい。さらにまた、p側内部電極20からp型半導体層16の全面に渡って均一に電流を拡散させるために、p密着層201として、導電性に優れ、面方向における抵抗分布が少なく、しかも透明導電層17との接触抵抗が低く抑えられたものを用いることが好ましい。これらの点から、p密着層201として透明導電層を用いることが好ましい。この例では、p密着層201として、導電性を有する金属酸化物であって、発光層15から出射される波長の光に対する光透過性のよいものが用いられる。特に、Inを含む金属酸化物は、他の透明導電膜と比較して光透過性および導電性の両者がともに優れている点で好ましい。Inを含む導電性の金属酸化物としては、例えばITO酸化インジウム錫In2O3-SnO2、IZO酸化インジウム亜鉛In2O3-ZnO、IGO酸化インジウムガリウムIn2O3-Ga2O3、ICO酸化インジウムセリウムIn2O3-CeO2等が挙げられる。特に好ましくはIZO酸化インジウム亜鉛In2O3-ZnOが挙げられる。このp密着層201の膜厚は、上述した理由により、好ましくは1nm~50nmの範囲から選ばれる。p密着層201の膜厚が1nm未満の場合には、透明導電層17との密着性が低下し、接触抵抗が高くなる恐れがある。一方、p密着層201の膜厚が50nmを越える場合には、光透過性が低下することになってしまい、得られる半導体発光素子10における発光出力の低下を招く。この例において、p密着層201の膜厚は例えば、1~5nmが望ましい。[p金属反射層]p金属反射層202は、図8に示したように、p密着層201の上に積層され、且つ、その上にはp拡散防止層203が積層される。p金属反射層202は、発光層15から出射され、透明導電層17および透明絶縁層18を通過してきた光を、下地層13側に向けて反射させるために設けられている。ここで、本実施の形態では、p密着層201を介して透明絶縁層18とp金属反射層202とを配置することにより、これら透明絶縁層18およびp金属反射層202が直接には接触しない構造となっている。また、p金属反射層202は、p側内部電極20の構成要素の1つとなっていることから、自身の抵抗が低く且つp密着層201との接触抵抗が低く抑えられるものを用いることが好ましい。本実施の形態のp金属反射層202は、銀、パラジウム、銅、アルミニウム、ニッケル、金、白金などの金属および少なくともこれらのうちの1つを含む合金で構成されている。特に、p金属反射層202として銀または銀合金を用いることは、発光層15から出力される可視光領域の全波長の光に対して、高い光反射性を有している点で好ましい。ここで、p金属反射層202として銀を用いると、使用環境によっては耐熱性、耐高温高湿性所謂マイグレーションの抑制が十分でない場合があることから、銀合金が好ましく使用される。特に、パラジウム、銅を含む銀合金を用いることが望ましい。p金属反射層202として銀あるいは銀合金を用いた場合、p密着層201の材質としては、Inを含む酸化物、例えばIZOやITO等の透明導電性材料を用いることが好ましい。ここで、p密着層201を設けずに透明絶縁層18の上にp金属反射層202を直接に積層した場合、p密着層201を設けた場合と比較して、密着性が著しく低下する。このp金属反射層202の膜厚は、好ましくは80nm~200nmの範囲から選ばれる。p金属反射層202の膜厚が80nm未満の場合には、p金属反射層202による光反射率が低下する。また、p金属反射層202の膜厚が200nmを越える場合には、半導体発光素子10の製造にかかるコストが上昇する。なお、この例において、p金属反射層202の膜厚は100nmである。[p拡散防止層]p拡散防止層203は、図8に示したように、p金属反射層202の上に積層され、且つ、その上にはpボンディング層204が積層される。p拡散防止層203は、接触状態にあるp金属反射層202を構成する金属この例では銀合金、および、接触状態にあるpボンディング層204を構成する金属この例では金詳細は後述の拡散を、それぞれ抑制するために設けられている。ここで、本実施の形態では、p拡散防止層203を介してp金属反射層202とpボンディング層204とを配置することにより、これらp金属反射層202およびpボンディング層204が直接には接触しない構造となっている。また、p拡散防止層203は、p側内部電極20の構成要素の1つとなっていることから、自身の抵抗が低く且つp金属反射層202およびpボンディング層204との接触抵抗がそれぞれ低く抑えられるものを用いることが好ましい。なお、p拡散防止層203は、発光層15からの光を透過させる機能を基本的に必要としないので、上述したp密着層201とは異なり、光透過性を有している必要はない。p拡散防止層203には、チタン、タンタル、タングステン、モリブデン、クロム、白金、パラジウム、ニッケル等の、高温で安定な高融点金属を用いることが望ましい。また、p拡散防止層203は単層構成としてもよいが、p金属反射層202およびpボンディング層204の両者に対して、良好な密着性が得られるとともにこれらと合金化しない適切な材料がない場合には、以下に説明するように多層構造を用いるのが望ましい。本実施の形態におけるp拡散防止層203は、p金属反射層202に積層されるp第1拡散防止層203aと、p第1拡散防止層203aに積層されるp第2拡散防止層203bと、p第2拡散防止層203bに積層され、さらにその上にpボンディング層204が積層されるp第3拡散防止層203cとを備える。本実施の形態では、p第1拡散防止層203aとして例えばタンタルを、p第2拡散防止層203bとして例えばチタンを、p第3拡散防止層203cとして例えば白金を、それぞれ用いている。なお、p第2拡散防止層203bとして、チタンに代えてニッケルを用いてもよい。ここで、p第1拡散防止層203aおよびp第2拡散防止層203bは、上述したp金属反射層202を構成する金属この例では銀合金の拡散を抑制するだけでなく、p第3拡散防止層203cを構成する金属この例では白金の拡散を抑制する機能も有している。また、p第3拡散防止層203cは、上述したpボンディング層204を構成する金属この例では金の拡散を抑制するだけでなく、p第2拡散防止層203bを構成する金属この例ではチタンの拡散を抑制する機能も有している。そして、p第1拡散防止層203aの膜厚は、好ましくは20nm~200nmの範囲から選ばれる。p第1拡散防止層203aの膜厚が20nm未満の場合には、p金属反射層202この例では銀合金とp第3拡散防止層203cこの例では白金とのバリア性が不十分となり、この例では銀と白金とが反応するおそれがある。また、p第1拡散防止層203aの膜厚が200nmを越える場合には、半導体発光素子10の製造にかかるコストが上昇する。なお、この例において、p第1拡散防止層203aの膜厚は50nm~100nmである。また、p第2拡散防止層203bの膜厚は、好ましくは20nm~500nmから選ばれる。p第2拡散防止層203bの膜厚が20nm未満の場合には、p第2拡散防止層203bとp第3拡散防止層203cとの密着性が低下する懸念がある。さらに、p金属反射層202この例では銀合金とp第3拡散防止層203cこの例では白金とのバリア性が不十分となり、この例では銀と白金が反応するおそれがある。また、p第2拡散防止層203bの膜厚が500nmを越える場合には、半導体発光素子10の製造にかかるコストが上昇する。なお、この例において、p第2拡散防止層203bの膜厚は300nmである。さらに、p第3拡散防止層203cの膜厚は、好ましくは50nm~200nmの範囲から選ばれる。p第3拡散防止層203cの膜厚が50nm未満の場合には、p第2拡散防止層203bこの例ではチタンとpボンディング層204この例では金とが反応するおそれがある。また、p第3拡散防止層203cの膜厚が200nmを越える場合には、半導体発光素子10の製造にかかるコストが上昇する。なお、この例において、p第3拡散防止層203cの膜厚は100nmである。[pボンディング層]pボンディング層204は、図8に示したように、p拡散防止層203の上に積層され、且つ、その上にはp保護密着層205が積層される。pボンディング層204は、p側外部電極70と電気的に接続されることによりp側内部電極20に給電を行うために設けられている。ここで、本実施の形態では、p拡散防止層203を介してp金属反射層202とpボンディング層204とを配置することにより、これらp金属反射層202とpボンディング層204が直接には接触しない構造となっている。また、pボンディング層204は、p側内部電極20の構成要素の1つとなっていることから、自身の抵抗が低く且つp拡散防止層203との接触抵抗が低く抑えられるものを用いることが好ましい。なお、pボンディング層204は、p拡散防止層203と同様、発光層15からの光を透過させる機能を基本的に必要としないので、光透過性を有している必要はない。本実施の形態におけるpボンディング層204は、最上位すなわち外部に露出する最表層が金であれば、金属の多層構造を有するものであってもよいし、金の単層構造を有するものであってもよい。なお、本実施の形態では、pボンディング層204として、金の単層膜を採用している。このpボンディング層204の膜厚は、好ましくは100nm~2μmの範囲から選ばれる。pボンディング層204の膜厚が100nm未満の場合には、ボンディング時における衝撃吸収性が低下する。また、pボンディング層204の膜厚が2μmを越える場合には、半導体発光素子10の製造にかかるコストが上昇する。なお、この例において、pボンディング層204の膜厚は550nmである。[p保護密着層]p保護密着層205は、図8に示したように、pボンディング層204の上に積層され、且つ、その上には保護層19が積層される。このp保護密着層205は、これら2つの層を構成する材料の物理的な密着性を高めるために設けられている。本実施の形態のp保護密着層205は、チタンで構成されている。なお、p保護密着層205として、チタンに代えてタンタルを用いてもよい。そして、p保護密着層205の膜厚は、好ましくは5nm~50nmの範囲から選ばれる。p保護密着層205の膜厚が5nm未満の場合には、pボンディング層204と保護層19との密着性が低下する。また、p保護密着層205の膜厚が20nmを越える場合には、エッチング工程における作業時間が長くなり、半導体発光素子10の製造にかかるコストが上昇する。なお、この例において、p保護密着層205の膜厚は15nmである。<n側内部電極>図9は、本実施の形態の半導体発光素子10におけるn側内部電極30周辺の断面構成の一例を示す図である。ここで、図9は、図7におけるn側内部電極30周辺の断面を拡大したものとなっている。負の内部電極の一例としてのn側内部電極30は、最もn型半導体層14および透明絶縁層18に近い側において、これらn型半導体層14および透明絶縁層18と接するように積層されるn密着層301と、n密着層301に積層されるn金属反射層302と、n金属反射層302に積層されるn拡散防止層303と、n拡散防止層303に積層されるnボンディング層304と、nボンディング層304に積層され、さらにその上に保護層19が積層されるn保護密着層305とを有する。そして、本実施の形態では、n密着層301、n金属反射層302、n拡散防止層303、nボンディング層304およびn保護密着層305によって、複数のn側接続導体31とn側内部パッド32とが一体化した、n側内部電極30を構成している。以下、本実施の形態におけるn側内部電極30の各構成を説明する。[n密着層]n密着層301は、図9に示したように、透明絶縁層18および透明絶縁層18に設けられた各貫通孔を介して露出するn型半導体層14の上に積層され、且つ、その上にはn金属反射層302が積層される。このn密着層301は、これら3つの層を構成する材料の物理的な密着性を高め、n型半導体層14と接触抵抗の低いオーミック接触を得るために設けられている。また、本実施の形態の半導体発光素子10では、発光層15から出力される光のうち、n側内部電極30側に入射してきた光を、透明絶縁層18およびn金属反射層302などを介して下地層13側に反射させることから、n密着層301として光透過性に優れた材料を用いるか、光の吸収が少ないとともに光反射性の高い材料を用いることが好ましい。さらにまた、n側内部電極30からn型半導体層14に電流を拡散させるために、n密着層301として、導電性に優れ、面方向における抵抗分布が少なく、しかもn型半導体層14との接触抵抗が低く抑えられたものを用いることが好ましい。これらの点から、n密着層301として透明導電層を用いることが好ましい。例えば、n密着層301として、導電性を有し仕事関数が低く且つ極めて薄く形成された金属からなる透光性金属薄膜を用いている。本実施の形態では、n密着層301はチタンで構成されている。また、上述したp密着層201と同様に、金属酸化物からなる透明導電層を用いてもよい。また、n金属反射層302が、n密着層301と同等の機能を果たす材質で構成される場合は、n密着層301を省略することができる。このn密着層301の膜厚は、上述した理由により、好ましくは1nm~50nmの範囲から選ばれる。n密着層301の膜厚が1nm未満の場合には、n型半導体層14との密着性が低下し、接触抵抗が高くなる恐れがある。一方、n密着層301の膜厚が50nmを越える場合には、光透過性が低下するとともに、厚さ方向の抵抗直列抵抗が高くなるため、得られる半導体発光素子10における順方向電圧Vfの増加を招く。この例において、n密着層301の膜厚は例えば2nmである。[n金属反射層]n金属反射層302は、図9に示したように、n密着層301の上に積層され、且つ、その上にはn拡散防止層303が積層される。n金属反射層302は、発光層15から出射され、内部反射等に伴ってn型半導体層14および透明絶縁層18を通過してきた光を、下地層13側に向けて反射させるために設けられている。ここで、本実施の形態では、n密着層301を介して透明絶縁層18とn金属反射層302とを配置することにより、これら透明絶縁層18およびn金属反射層302が直接には接触しない構造となっている。また、n金属反射層302は、n側内部電極30の構成要素の1つとなっていることから、自身の抵抗が低く且つn密着層301との接触抵抗が低く抑えられるものを用いることが好ましい。本実施の形態のn金属反射層302は、アルミニウム、パラジウム、銅、ニッケル、銀、ネオジウム、金、白金などの金属および少なくともこれらのうちの1つを含む合金で構成されている。特に、n金属反射層302として仕事関数が低いアルミニウム合金を用いることは、n密着層301を介したn型半導体層14との接触抵抗を低く抑えられる点で好ましい。n金属反射層302としてアルミニウムあるいはアルミニウム合金を用いた場合、n密着層301の材質としては、n型半導体層14との接触抵抗が低く仕事関数が低いチタン等の透光性金属薄膜材料を用いることが好ましい。ここで、n密着層301を設けずに透明絶縁層18の上にn金属反射層302を直接に積層した場合、n密着層301を設けた場合と比較して、密着性が低下する。このn金属反射層302の膜厚は、好ましくは80nm~200nmの範囲から選ばれる。n金属反射層302の膜厚が80nm未満の場合には、n金属反射層302による光反射率が低下する。また、n金属反射層302の膜厚が200nmを超える場合には、半導体発光素子10の製造にかかるコストが上昇してしまう。なお、この例において、n金属反射層302の膜厚は100nmである。[n拡散防止層]n拡散防止層303は、図9に示したように、n金属反射層302の上に積層され、且つ、その上にはnボンディング層304が積層される。n拡散防止層303は、接触状態にあるn金属反射層302を構成する金属この例ではアルミニウム合金、および、接触状態にあるnボンディング層304を構成する金属この例では金詳細は後述の拡散を、それぞれ抑制するために設けられている。ここで、本実施の形態では、n拡散防止層303を介してn金属反射層302とnボンディング層304とを配置することにより、これらn金属反射層302およびnボンディング層304が直接には接触しない構造となっている。また、n拡散防止層303は、n側内部電極30の構成要素の1つとなっていることから、自身の抵抗が低く且つn金属反射層302およびnボンディング層304との接触抵抗がそれぞれ低く抑えられるものを用いることが好ましい。なお、n拡散防止層303は、発光層15からの光を透過させる機能を基本的に必要としないので、上述したn密着層301とは異なり、光透過性を有している必要はない。n拡散防止層303には、チタン、タンタル、タングステン、モリブデン、クロム、白金、パラジウム、ニッケル等の、高温で安定な高融点金属を用いることが望ましい。また、n拡散防止層303は単層構成としてもよいが、n金属反射層302およびnボンディング層304の両者に対して、良好な密着性が得られるとともにこれらと合金化しない適切な材料がない場合には、以下に説明するように多層構造を用いるのが望ましい。本実施の形態におけるn拡散防止層303は、n金属反射層302に積層されるn第1拡散防止層303aと、n第1拡散防止層303aに積層されるn第2拡散防止層303bと、n第2拡散防止層303bに積層され、さらにその上にnボンディング層304が積層されるn第3拡散防止層303cとを備える。ここで、n第1拡散防止層303aおよびn第2拡散防止層303bは、上述したn金属反射層302を構成する金属この例ではアルミニウム合金の拡散を抑制するだけでなく、n第3拡散防止層303cを構成する金属この例では白金の拡散を抑制する機能も有している。また、n第3拡散防止層303cは、上述したnボンディング層304を構成する金属この例では金の拡散を抑制するだけでなく、n第2拡散防止層303bを構成する金属この例ではチタンの拡散を抑制する機能も有している。そして、本実施の形態では、n第1拡散防止層303aおよびp第1拡散防止層203a、n第2拡散防止層303bおよびp第2拡散防止層203b、そしてn第3拡散防止層303cおよびp第3拡散防止層203cが、それぞれ、同一材料且つ同一厚さで構成されている。[nボンディング層]nボンディング層304は、図9に示したように、n拡散防止層303の上に積層され、且つ、その上にはn保護密着層305が積層される。nボンディング層304は、外部と電気的に接続されることによりn側内部電極30に給電を行うために設けられている。ここで、本実施の形態では、n拡散防止層303を介してn金属反射層302とnボンディング層304とを配置することにより、これらn金属反射層302とnボンディング層304が直接には接触しない構造となっている。また、nボンディング層304は、n側内部電極30の構成要素の1つとなっていることから、自身の抵抗が低く且つn拡散防止層303との接触抵抗が低く抑えられるものを用いることが好ましい。なお、nボンディング層304は、n拡散防止層303と同様、発光層15からの光を透過させる機能を基本的に必要としないので、光透過性を有している必要はない。そして、本実施の形態では、nボンディング層304およびpボンディング層204が、同一材料且つ同一厚さで構成されている。[n保護密着層]n保護密着層305は、図9に示したように、nボンディング層304の上に積層され、且つ、その上には保護層19が積層される。このn保護密着層305は、これら2つの層を構成する材料の物理的な密着性を高めるために設けられている。そして、本実施の形態では、n保護密着層305およびp保護密着層205が、同一材料且つ同一厚さで構成されている。また、本実施の形態では、n密着層301、n金属反射層302、n第1拡散防止層303aおよびn第2拡散防止層303bの周囲側面も含むを覆うようにn第3拡散防止層303cが積層され、このn第3拡散防止層303cの周囲側面も含むを覆うようにnボンディング層304が積層され、さらに、上記一部の領域を除いてこのnボンディング層304の周囲側面も含むを覆うようにn保護密着層305が積層されている。そして、上記一部の領域を除いてn型半導体層14および透明絶縁層18に対しn側内部電極30の周囲を覆うように、保護層19が積層されている。なお、本実施の形態では、p拡散防止層203およびn拡散防止層303を、それぞれ3層構成としていたが、これらの構成層数については、適宜設計変更して差し支えない。<保護層>本実施の形態では、p密着層201、p金属反射層202、p第1拡散防止層203aおよびp第2拡散防止層203bの周囲側面も含むを覆うようにp第3拡散防止層203cが積層され、このp第3拡散防止層203cの周囲側面も含むを覆うようにpボンディング層204が積層され、さらに、上記一部の領域を除いてこのpボンディング層204の周囲側面も含むを覆うようにp保護密着層205が積層されている。そして、上記一部の領域を除いて透明導電層17および透明絶縁層18に対しp側内部電極20の周囲を覆うように、保護層19が積層されている。保護層19は、絶縁性を有し且つ耐湿性に優れた材質にて構成される。保護層19を構成する材料としては、例えばSiO2酸化珪素、Si3N4窒化珪素、Al2O3酸化アルミニウムを使用することができる。なお、この例では、保護層19として、絶縁性が高く、耐湿性に優れた、最適な材料であるSiO2二酸化珪素を用いた。特に、SiO2やAl2O3のような酸化物は、シロキサン構造を含む絶縁性材料の前駆体と堅固な結合を形成することができ、好ましい。続いて、図3に示す発光チップ1の製造方法について、詳細に説明する。図10は、ステップ11の素子群形成基板製造工程の一例およびステップ12の実装用基板製造工程の一例を説明するための図である。より具体的に説明すると、図10aは、素子群形成基板製造工程を実行することによって得られる素子群形成基板40の断面構成の一例を示す図であり、図10bは、実装用基板製造工程を実行することによって得られる実装用基板50の断面構成の一例を示す図である。図10aに示す素子群形成基板40は、図5~図8を用いて説明したものと同じ構成を有している。すなわち、素子群形成基板40では、複数の溝Tによって分離された複数の半導体発光素子10が、中間層12を介して、ウエハ状に形成された1枚の成長用基板11の一方の面に取り付けられた状態となっている。なお、ここでは、成長用基板11として直径が100mmのものを用いている。一方、図10bに示す実装用基板50は、ウエハ状に形成された1枚の基部51の一方の面に、接合部52が形成された構成を有している。ここで、第2基板の一例としての基部51としては、特に限定されず、各種基板材料を用いることができる。基部51には、例えば、シリコン、サファイア、SiC、酸化亜鉛、酸化マグネシウム、酸化マンガン、酸化ジルコニウム、酸化マンガン亜鉛鉄、酸化マグネシウムアルミニウム、ホウ化ジルコニウム、酸化ガリウム、酸化インジウム、酸化リチウムガリウム、酸化リチウムアルミニウム、酸化ネオジウムガリウム、酸化ランタンストロンチウムアルミニウムタンタル、酸化ストロンチウムチタン、酸化チタン、酸化ハフニウム、酸化タングステン、酸化モリブデン等からなる基板を用いることができる。また、基部51として、ガラスからなる基板を用いることもできる。中でも、シリコンやガラスは放熱性が高く、基部51として好ましい。さらに、基部51における一方の面の大きさは、素子群形成基板40の成長用基板11における各半導体発光素子10の形成面の大きさと同等以上とすることが望ましい。本実施の形態では、100面を主面とする、アンドープのシリコンを基部51として用いている。また、この例において、シリコンからなる基部51の直径は100mmであり、その厚さは525μmである。なお、基部51として、p型不純物がドープされたシリコンあるいはn型不純物がドープされたシリコンを用いてもかまわない。一方、実装用基板50を構成する接合部52としては、実装用基板製造工程において基部51との密着性がよく、且つ、接合工程において接合対象この例では、素子群形成基板40に設けられた、SiO2二酸化珪素からなる保護層19との接合性がよいものであれば、特に限定されず、各種材料を用いることができる。ただし、接合部52は、絶縁性、耐候性、耐薬品性を有するとともに、後述する接合工程において、200°C以下の温度、好ましくは100°C~200°Cの温度で素子群形成基板40との接合が可能な材料であることが望ましい。接合部52としては、例えば、半導体プロセスにおいて実装に用いられるアンダーフィル用接着剤や、半導体プロセスにおいて絶縁膜の形成に用いられるSOGSpinOnGlassおよびSODSpinOnDielectric等を用いることができる。本実施の形態では、接合部52として、シロキサン構造を含む材料を用いた。例えば、接合部52を形成する前駆体として、炭素数1乃至10の炭化水素基や炭素数6乃至10の芳香族置換基を含むシロキサン構造を含み、さらにアクリル基、エポキシ基等の架橋反応が可能な置換基も含まれる無機有機ハイブリッド材料が好ましく用いられる。シロキサン構造を含む接合部52の形成材料前駆体は、加熱硬化前には液状の性質を有し、このため基部51の一方の面に容易に塗布することができ、そして加熱硬化処理により液状でない接合部52を形成する。また、接合部52は、用いる材料系によっては加熱硬化後であっても、当該材料の置換基の効果により加熱に伴って軟化して流動性を有することがある。そして、シロキサン構造を含む前駆体材料としては、例えば東京応化株式会社製のOCRT-11等が使用できる。そして、実装用基板製造工程では、フッ酸あるいはフッ化アンモニウムにて表面を洗浄した、シリコンからなる基部51を、公知のスピンコータにセットし、基部51の一方の面の中央部にSOGの溶液を滴下させるとともに基部51を回転させることで、基部51の一方の面にSOGの塗布膜からなる接合部52を形成する。その後、基部51の一方の面に形成された接合部52を熱硬化して実装用基板50を得る。なお、基部51を上述したフッ素系の溶液によって事前に洗浄してから接合部52の形成を行うことにより、後述する接合工程において、基部51と接合部52との密着性を向上させることができる。ただし、これに限られるものではなく、シリコンからなる基部51の一方の面に酸化膜すなわち二酸化珪素からなる層を形成し、この層の上に、接合部52を形成する構成を採用した場合にも、後述する接合工程において、基部51と接合部52との密着性を向上させることが可能である。図11は、ステップ13の接合工程の一例を説明するための図である。より具体的に説明すると、図11は、接合工程を実行することによって得られる、素子群形成基板40および実装用基板50の接合体の断面構成の一例を示す図である。接合工程では、図10aに示す素子群形成基板40における各半導体発光素子10の形成面と、図10bに示す実装用基板50における接合部52とを対峙させ且つ接触させた状態で、これらを例えば200°Cに加熱する。すると、実装用基板50に設けられた接合部52が、使用する材料系によっては加熱に伴って軟化することで流動性を有するようになり、対峙する素子群形成基板40の凹凸を埋めるように変形する。なお、このとき、素子群形成基板40に設けられた溝部Tについては、接合部52が埋め込まれないようにすることが望ましい。そして、予め決められた時間が経過した後、加熱の停止および冷却を行うことで、素子群形成基板40と実装用基板50の基部51とが、接合部52を介して接合される。図12は、ステップ14の成長用基板分離工程の一例を説明するための図である。より具体的に説明すると、図12は、成長用基板分離工程を実行することによって得られる、素子群形成基板40および実装用基板50の接合体成長用基板11および中間層12を除く、および、この接合体から分離された成長用基板11および中間層12の断面構成の一例を示す図である。成長用基板分離工程では、所謂レーザリフトオフLaserLiftOffLLOと呼ばれる手法を用い、接合体からの成長用基板11の分離を行う。より具体的に説明すると、成長用基板分離工程では、図11に示す素子群形成基板40および実装用基板50の接合体に対し、まず、成長用基板11の外側図11において成長用基板11の上部側から素子群形成基板40の内部に向けてレーザ光の照射を行う。このレーザ光の照射は、成長用基板11における一方の面のほぼ全面にわたって行われる。ここで、本実施の形態では、LLOで使用するレーザ光として、KrFエキシマレーザを用いている。KrFエキシマレーザの発振波長は248nmであるが、この発振波長は、サファイアからなる成長用基板11およびAlNからなる中間層12では透過域となるのに対し、アンドープのGaNからなる下地層13では吸収域となる。このため、成長用基板11側から接合体に照射されるレーザ光は、成長用基板11および中間層12を透過した後、中間層12と下地層13との境界部において下地層13に吸収される。すると、下地層13のうち、中間層12との境界部となる領域が、レーザ光の吸収に伴ってガリウムと窒素とに熱分解2GaN→2GaN2↑され、中間層12と下地層13との接合度合いが著しく低下する。その結果、図12に示したように、素子群形成基板40および実装用基板50の接合体から、中間層12を積層した成長用基板11が分離されることになる。また、これに伴い、成長用基板11および中間層12が分離された素子群形成基板40および実装用基板50の接合体では、各半導体発光素子10に設けられた下地層13が、外部に露出した状態となる。ところで、本実施の形態の素子群形成基板40のように、成長用基板11と成長用基板11上に形成される各半導体層とで、格子定数が整合していない場合、素子群形成基板40を構成する成長用基板11に大きなストレスがかかり、その結果、素子群形成基板40に、成長用基板11に起因する反りが生じることがある。ここで、LLOでは、レーザ光の照射に伴って中間層12と下地層13との結合が解放されていくことになるが、その際、成長用基板11にかかっていたストレスが解消されるのに伴い、各半導体発光素子10に力が加わることで、各半導体発光素子10が損傷してしまう懸念がある。そこで、本実施の形態では、素子群形成基板40に、予め、各半導体発光素子10を個別に区画する溝Tを設けておくことで、レーザ光の照射に伴って例えばある半導体発光素子10に力が加わった場合でも、この力が、各半導体層を介してこの半導体発光素子10に隣接する他の半導体発光素子10に伝達されにくくすることで、各半導体発光素子が損傷を受けるのを抑制している。なお、成長用基板分離工程において、素子群形成基板40および実装用基板50の接合体から分離された、成長用基板11および中間層12については、例えば薬剤処理等によって成長用基板11から中間層12を除去することで、再び、素子群形成基板40の製造に利用することが可能である。特に、本実施の形態では、素子群形成基板製造工程および接合工程の両者において、成長用基板11を割る必要がないために、成長用基板11を研磨して薄層化する工程が存在してないことから、成長用基板11を例えば複数回にわたって再利用することも可能である。なお、本実施の形態では、素子群形成基板40から成長用基板11および中間層12が分離されたものについても、素子群形成基板40と称することにする。図13は、ステップ15の支持用基板接着工程の一例を説明するための図である。より具体的に説明すると、図13は、支持用基板接着工程を実行することで得られる、素子群形成基板40および実装用基板50の接合体と、支持用基板90との接着体の断面構成の一例を示す図である。支持用基板接着工程で用いられる支持用基板90は、ウエハ状に形成された1枚の基材91と、基材91の一方の面に設けられたワックス層92とを有している。ここで、第3基板の一例としての基材91としては、特に限定されず、各種基板材料を用いることができる。基材91には、例えば、シリコン、サファイア、SiC、酸化亜鉛、酸化マグネシウム、酸化マンガン、酸化ジルコニウム、酸化マンガン亜鉛鉄、酸化マグネシウムアルミニウム、ホウ化ジルコニウム、酸化ガリウム、酸化インジウム、酸化リチウムガリウム、酸化リチウムアルミニウム、酸化ネオジウムガリウム、酸化ランタンストロンチウムアルミニウムタンタル、酸化ストロンチウムチタン、酸化チタン、酸化ハフニウム、酸化タングステン、酸化モリブデン等からなる基板を用いることができる。また、基材91として、ガラスからなる基板を用いることもできる。例えば、基材91として、パイレックスコーニング社の商標やテンパックスショット社の商標等の安価なホウケイ酸ガラス基板を用いることもできる。さらに、基材91における一方の面の大きさは、実装用基板50の基部51における一方の面の大きさと同等以上とすることが望ましい。本実施の形態では、シリカガラスを基材91として用いている。また、シリカガラスからなる基材91の直径は100mmであり、その厚さは500μmである。一方、接着部の一例としてのワックス層92としては、公知の、電子部品用素材の切断や研磨時の仮止めに使用される接着剤を用いることができる。ここで、接着剤としては、接着時に熱がかかることを考慮し、基部51として用いられる材料シリコン等に近い熱膨張係数を持つものであることが望ましく、また、後述する各種工程における光学的なアライメントの実行を容易とするために、可視領域において透明な材料であることが望ましい。そして、支持用基板接着工程では、素子群形成基板40および実装用基板50の接合体における下地層13の露出面と、基材91の一方の面とを対峙させ且つ両者の間にワックス層92を配置した状態で圧力をかけつつ加熱する。すると、ワックス層92が、加熱に伴って軟化することで流動性を有するようになり、接合体における下地層13および基材91の両者に接触する。そして、予め決められた時間が経過した後、加熱の停止および冷却を行うこととで、素子群形成基板40および実装用基板50の接合体と、支持用基板90の基材91とが、ワックス層92を介して接着され、これらが一体化した接着体となる。なお、支持用基板接着工程では、実装用基板50の基部51と支持用基板90の基材91とが平行な位置関係となるように、両者を接着させることが望ましい。図14は、ステップ16の実装用基板研磨工程の一例を説明するための図である。より具体的に説明すると、図14は、実装用基板研磨工程を実行することによって得られる、素子群形成基板40および実装用基板50の接合体と、支持用基板90との接着体の断面構成の一例を示す図である。実装用基板研磨工程では、公知のラッピング加工およびポリッシング加工と呼ばれる手法を用い、接着体を構成する実装用基板50における基部51の研磨を行う。より具体的に説明すると、実装用基板研磨工程では、図13に示す素子群形成基板40および実装用基板の接合体と、支持用基板90との接着体において、実装用基板50を構成する基部51の厚さを低減するための研磨を行う。本実施の形態では、実装用基板研磨工程において、基部51の厚さを、接合時の525μmから100μm程度にまで低減させる。なお、例えば実装用基板50として基部51の厚さが薄いものを用いた場合や、厚みがある発光チップ1を得たい場合などにおいては、ステップ16の実装用基板研磨工程を省略することができる。図15は、ステップ17のビアホール形成工程の一例を説明するための図である。より具体的に説明すると、図15は、ビアホール形成工程を実行することで得られる、素子群形成基板40および実装用基板50の接合体と、支持用基板90との接着体の断面構成の一例を示す図である。ビアホール形成工程では、公知の反応性イオンエッチングReactiveIonEtching:RIEのうち、特に深掘りRIEと呼ばれる手法を用い、接着体における素子群形成基板40および実装用基板50の接合体に、複数のビアホールVHを形成する。より具体的に説明すると、ビアホール形成工程では、図14に示す素子群形成基板40および実装用基板50の接合体と、支持用基板90との接着体に対し、実装用基板50の基部51側から各半導体発光素子10のp側内部電極20に向かって、複数この例では3×3=9個のビアホールVHを形成し、且つ、実装用基板50の基部51側から各半導体発光素子10のn側内部電極30に向かって、単数1個のビアホールVHを形成する。本実施の形態では、基部51からp側内部電極20に至るビアホールVHおよび基部51からn側内部電極30に至るビアホールVHを形成するために、深掘りRIEによって、シリコンで構成された基部51と、二酸化珪素を含むSOGで構成された接合部52と、二酸化珪素で構成された保護層19とを削ることが要求される。そこで、本実施の形態では、深掘りRIEにおいて、基部51を掘るために使用する反応ガスと、接合部52および保護層19を掘るために使用する反応ガスとを、1バッチで行うRIEプロセスの途中において変更している。深掘りRIEにおいて使用する各反応ガスについては、好ましくはフッ素を含むガスとO2との混合ガスを用いることができる。図16は、ステップ18の絶縁部形成工程の一例を説明するための図である。より具体的に説明すると、図16は、絶縁部形成工程を実行することで得られる、素子群形成基板40および実装用基板50の接合体と、支持用基板90との接着体の断面構成の一例を示す図である。絶縁部形成工程では、公知の化学的気相成長法ChemicalVaporDeposition:CVDおよび公知のRIEを用い、接着体における素子群形成基板40および実装用基板50の接合体に形成された各ビアホールVHの内壁に、p側絶縁層61およびn側絶縁層62を形成し、且つ、接合体における実装用基板50の基部51の露出面に、pn間絶縁層63を形成する。より具体的に説明すると、絶縁部形成工程では、まず、図15に示す素子群形成基板40および実装用基板50の接合体と、支持用基板90との接着体に対し、実装用基板50の基部51側から、CVDによって、例えば二酸化珪素からなる絶縁膜の形成を行う。このとき、素子群形成基板40および実装用基板50の接合体では、各p側内部電極20に対応して設けられる各ビアホールVHの内壁面および底面、各n側内部電極30に対応して設けられる各ビアホールVHの内壁面および底面、そして、基部51の露出面に、二酸化珪素からなる絶縁膜が形成される。このとき、各ビアホールVHの内壁面に形成される絶縁膜の厚さは、各ビアホールVHの底面に形成される絶縁膜の厚さよりも大きくなり、且つ、基部51の露出面に形成される絶縁膜の厚さよりも小さくなる。そして、絶縁部形成工程では、次に、素子群形成基板40および実装用基板50の接合体と、支持用基板90との接着体に対し、実装用基板50の基部51側から、所謂全面RIEによるエッチバックを行う。このとき、素子群形成基板40および実装用基板50の接合体では、各p側内部電極20に対応して設けられる各ビアホールVHの内壁面および底面、各n側内部電極30に対応して設けられる各ビアホールVHの内壁面および底面、そして、基部51の露出面に形成された絶縁膜が、それぞれ削られていくことになる。ただし、RIE特有の異方性により、各ビアホールVHの内壁面に形成された絶縁層は、各ビアホールVHの底面および基部51の露出面に形成された絶縁層よりも、削れられるレートが低くなる。ここで、本実施の形態では、上述したように、各ビアホールVHの底面に形成された絶縁層の厚さが、基部51の露出面に形成された絶縁層の厚さよりも小さいことから、各ビアホールVHの底面に形成された絶縁層が除去されるタイミングで全面RIEを終了することにより、基部51の露出面に形成された絶縁層は露出面上に残存し、且つ、各ビアホールVHの内壁面に形成されたp側絶縁層61およびn側絶縁層62も残存することになる。したがって、このような手順を実行することで、素子群形成基板40および実装用基板50の接合体において各p側内部電極20に対応して設けられた複数のビアホールVHの内壁面には、それぞれp側絶縁層61が形成され、素子群形成基板40および実装用基板50の接合体において各n側内部電極30に対応して設けられた単数のビアホールVHの内壁面にはn側絶縁層62が形成され、素子群形成基板40および実装用基板50の接合体における基部51の露出面にはpn間絶縁層63が形成される。また、p側絶縁層61の一端側は半導体発光素子10におけるp側内部電極20の上面に形成された保護層19に、n側絶縁層62の一端側は、半導体発光素子10におけるn側内部電極30の上面に形成された保護層19に、それぞれ接続される。さらに、p側絶縁層61およびn側絶縁層62の他端側は、pn間絶縁層63にそれぞれ接続される。なお、実装用基板50を構成する基部51および接合部52の両者を、ともに高い絶縁性を有する材料で構成した場合は、ステップ18の絶縁部形成工程を省略することができる。図17は、ステップ19のバリア/シード層形成工程の一例を説明するための図である。より具体的に説明すると、図17は、バリア/シード層形成工程を実行することで得られる、素子群形成基板40および実装用基板50の接合体と、支持用基板90との接着体の断面構成の一例を示す図である。バリア/シード層形成工程では、接着体における素子群形成基板40および実装用基板50の接合体に形成された絶縁部60p側絶縁層61、n側絶縁層62およびpn間絶縁層63の表面、各ビアホールVHの底面に露出するp側内部電極20およびn側内部電極30の各上面に、まずバリア層を形成し、バリア層の上にシード層を形成することで、バリア層とシード層とが積層されたバリア/シード層を得る。ここで、シード層は、後述するプラグ部形成工程における銅メッキのシードとなるものであり、本実施の形態では銅で構成される。一方、バリア層は、シード層を形成する銅が、絶縁部60を介してシリコンからなる基部51に拡散するのを抑制するものであり、本実施の形態ではチタンで構成される。なお、バリア層については、チタンの他に、タンタル、チタンタングステンなどを用いることができ、また、窒化チタンや窒化タンタルを用いることもできる。また、バリア/シード層形成工程において、バリア層はCVDまたはスパッタによって形成することができ、シード層はスパッタによって形成することができる。そして、このような手順を実行することで、素子群形成基板40および実装用基板50の接合体において各p側内部電極20に対応して設けられた複数のビアホールVHの内壁面では、それぞれp側絶縁層61の上にp側バリア/シード層71が形成され、素子群形成基板40および実装用基板50の接合体において各n側内部電極30に対応して設けられた単数のビアホールVHの内壁面では、n側絶縁層62の上にn側バリア/シード層81が形成される。また、素子群形成基板40および実装用基板50の接合体における基部51の露出面側でも、pn間絶縁層63の上に、p側バリア/シード層71およびn側バリア/シード層81と同じ層構成を有し且つこれらと一体化した膜が形成される。図18は、ステップ20のプラグ部形成工程の一例を説明するための図である。より具体的に説明すると、図18は、プラグ部形成工程を実行すること得られる、素子群形成基板40および実装用基板50の接合体と、支持用基板90との接着体の断面構成の一例を示す図である。プラグ部形成工程では、接着体における素子群形成基板40および実装用基板50の接合体に形成されたバリア/シード層p側バリア/シード層71、n側バリア/シード層81およびpn間絶縁層63の上に形成されたバリア/シード層をシードとする銅メッキを行う。これにより、素子群形成基板40および実装用基板50の接合体において各p側内部電極20に対応して設けられた複数のビアホールVHには、p側プラグ部72が充填して形成され、素子群形成基板40および実装用基板50の接合体において各n側内部電極30に対応して設けられた単数のビアホールVHには、n側プラグ部82が充填して形成される。また、素子群形成基板40および実装用基板50の接合体における基部51の露出面側でも、バリア/シード層の上に、p側プラグ部72およびn側プラグ部82と一体化したメッキ層が形成される。図19は、ステップ21の電極形成面研磨工程の一例を説明するための図である。より具体的に説明すると、図19は、電極形成面研磨工程を実行することで得られる、素子群形成基板40および実装用基板50の接合体と、支持用基板90との接着体の断面構成の一例を示す図である。電極形成面研磨工程では、公知の化学的機械研磨ChemicalMechanicalPolishing:CMPと呼ばれる手法を用い、図18に示す素子群形成基板40および実装用基板50の接合体と、支持用基板90との接着体に対し、実装用基板50における基部51の露出面上に形成された、銅メッキ層およびバリア/シード層を除去するための研磨を行う。これにより、実装用基板50における基部51の露出面側では、積層されていた銅メッキ層およびバリア/シード層が取り除かれることで、pn間絶縁層63が外部に露出した状態となる。また、pn間絶縁層63とともに、各p側プラグ部72および各n側プラグ部82も外部に露出した状態となる。なお、この例では、電極形成面研磨工程において、CMPにより、銅メッキ層およびバリア/シード層を除去する一方で、pn間絶縁層63を残すようにしていたが、これに限られない。例えば、電極形成面研磨工程において、銅メッキ層およびバリア/シード層に加えてpn間絶縁層63も除去し、基部51を露出させるようにしてもかまわない。この場合には、電極形成面研磨工程の後、次の外部パッド形成工程を実行する前に、CVD等によって再びpn間絶縁層63の形成を行えばよい。図20は、ステップ22の外部パッド形成工程の一例を説明するための図である。より具体的に説明すると、図20は、外部パッド形成工程を実行することで得られる、素子群形成基板40および実装用基板50の接合体と、支持用基板90との接着体の断面構成の一例を示す図である。外部パッド形成工程では、公知のスパッタを用い、接着体における素子群形成基板40および実装用基板50の接合体において、実装用基板50の基部51側から、各半導体発光素子10に対応して設けられた複数のp側プラグ部72を覆うようにp側外部パッド73を形成するとともに、各半導体発光素子10に対応して設けられた単数のn側プラグ部82を覆うようにn側外部パッド83を形成する。なお、p側外部パッド73およびn側外部パッド83は、ともに金で構成される。このように、ステップ19のバリア/シード層形成工程からステップ22の外部パッド形成工程までの手順を経ることにより、素子群形成基板40を構成する複数の半導体発光素子10には、p側バリア/シード層71、p側プラグ部72およびp側外部パッド73を有するp側外部電極70と、n側バリア/シード層81、n側プラグ部82およびn側外部パッド83を有するn側外部電極80とが設けられることになる。図21は、ステップ23の支持用基板分離工程の一例を説明するための図である。より具体的に説明すると、図21は、支持用基板分離工程を実行することによって得られる、素子群形成基板40および実装用基板50の接合体、および、この接合体から分離された支持用基板90基材91およびワックス層92の断面構成の一例を示す図である。支持用基板分離工程では、素子群形成基板40および実装用基板50の接合体と支持用基板90との接着体を加熱することでワックス層92を軟化させた後、素子群形成基板40および実装用基板50の接合体から支持用基板90を分離する。そして、分離の後、素子群形成基板40および実装用基板50の接合体において、下地層13の露出面に付着したワックス層92の残留物は、公知の手法を用いて除去される。図22は、ステップ24の光取り出し面加工工程の一例を説明するための図である。より具体的に説明すると、図22は、光取り出し面加工工程を実行することによって得られる、素子群形成基板40および実装用基板50の接合体の断面構成の一例を示す図である。光取り出し面加工工程では、素子群形成基板40および実装用基板50の接合体における下地層13を、例えばTMAH水酸化テトラメチルアンモニウムに浸漬させる具体的な手法については、例えば特開2010-016055号公報を参照。これにより下地層13は、その露出面側から徐々にエッチングされる。ここで、TMAHは、下地層13を構成するガリウムおよび窒素のうち、窒素側を選択的に浸食しやすい機能を有している。このため、下地層13の露出面は、窒素を含む領域が選択的に削られるようになり、その結果、下地層13の露出面は、凹凸が形成された凹凸加工面13aとなる。この凹凸加工面13aは、各半導体発光素子10において、発光層15から出力される光を外部に取り出すための光取り出し面として機能することになる。図23は、ステップ25の個片化工程の一例を説明するための図である。より具体的に説明すると、図23は、個片化工程を実行することによって得られる、複数の発光チップ1の断面構成の一例を示している。個片化工程では、素子群形成基板40および実装用基板50の接合体に対し、素子群形成基板40に形成された複数の溝Tにそれぞれ沿って、実装用基板50基部51および接合部52にダイシングを施すことで、それぞれが半導体発光素子10を有する発光チップ1に個片化する。ここで、ダイシングの手法としては、公知のブレードを用いた切断や、公知のレーザ照射による切断等を用いることができる。また、ステップ13の接合工程において、予め、素子群形成基板40に形成された各溝Tの向きと、実装用基板50の基部51における結晶方位の向きとの整合を図っておけば、基部51を構成するシリコンの劈開を利用することができるようになることから、個片化がより容易に行えるようになるとともに、個片化された発光チップ1において、特に研磨処理等を行わなくても、基部1の端面切断面を平坦化させることが可能になる。図24は、上述した発光チップ1を搭載した発光装置100の構成の一例を示す図である。ここで、図24aは発光装置100の上面図を示しており、図24bは図6aのXXIVB-XXIVB断面図である。なお、図24に示す発光装置100は、ランプと呼ばれることもある。この発光装置100は、一方の側に凹部101aが形成された筐体101と、筐体101に形成されたリードフレームからなるpリード部102およびnリード部103と、凹部101aの底面に取り付けられた発光チップ1と、発光チップ1および凹部101aを覆うように設けられた封止部104とを備えている。なお、図24aにおいては、封止部104の記載を省略している。筐体101は、pリード部102およびnリード部103を含む金属リード部に、白色の熱可塑性樹脂を射出成型することによって形成されている。pリード部102およびnリード部103は、0.1~0.5mm程度の厚みをもつ金属板であり、加工性、熱伝導性に優れた金属として例えば鉄/銅合金をベースとし、その上にめっき層としてニッケル、チタン、金、銀などを数μm積層して構成されている。そして、本実施の形態では、pリード部102およびnリード部103の一部が、凹部101aの底面に露出するようになっている。また、pリード部102およびnリード部103の一端部側は筐体101の外側に露出し、且つ、筐体101の外壁面から裏面側に折り曲げられている。また、半導体チップ1は、凹部101aに、pリード部102とnリード部103とに跨って取り付けられている。なお、pリード部102およびnリード部103に対する発光チップ1の取り付け手法の詳細については後述する。そして、封止部104は、可視領域の波長において光透過率が高い透明樹脂にて構成される。封止部104を構成する耐熱性、耐候性、及び機械的強度が高い特性を満たす樹脂としては、例えばエポキシ樹脂やシリコン樹脂を用いることができる。そして、本実施の形態では、封止部104を構成する透明樹脂に、発光チップ1から出射される光の一部を、緑色光および赤色光に変換する蛍光体を含有させている。なお、このような蛍光体に代えて、青色光の一部を黄色光に変換する蛍光体、あるいは、青色光の一部を黄色光および赤色光に変換する蛍光体を含有させるようにしてもよい。なお、本実施の形態の発光装置100を組み込んだバックライト、携帯電話、ディスプレイ、各種パネル類、コンピュータ、ゲーム機、照明などの電子機器や、それらの電子機器を組み込んだ自動車などの機械装置は、優れた発光特性を有する半導体発光素子1を備えたものとなる。特に、バックライト、携帯電話、ディスプレイ、ゲーム機、照明などのバッテリ駆動させる電子機器において、優れた発光特性を有する半導体発光素子1を具備した優れた製品を提供することができ、好ましい。また、半導体発光素子1を備えた発光装置100の構成は、図24に示すものに限られるわけではなく、例えば砲弾型と呼ばれるパッケージ構成を採用したものであってもよい。図25は、図24に示す発光装置100における発光チップ1の実装状態の一例を示す図である。ただし、図25においては、発光装置100に設けられる筐体101および封止部104の記載を省略している。本実施の形態では、図2に示す発光チップ1の上下を反転させることで,発光チップ1に設けられたp側外部電極70におけるp側外部パッド73をpリード部102に対向させ、且つ、発光チップ1に設けられたn側外部電極80におけるn側外部パッド83をnリード部103に対向させている。そして、pリード部102とp側外部電極70におけるp側外部パッド73とをはんだ105にて接続し、且つ、nリード部103とn側外部電極80におけるn側外部パッド83とをはんだ105にて接続している。これにより、発光チップ1は、pリード部102およびnリード部103と電気的に接続され、且つ、pリード部102およびnリード部103を介して筐体101図24参照に対し機械的に固定されている。このような発光チップ1の接続手法は、一般にフリップチップ接続と呼ばれる。フリップチップ接続においては、発光チップ1に設けられた半導体発光素子1の下地層13凹凸加工面13a側が、発光層15よりもリード部から遠い側に配置されることになる。では、図24に示す発光装置100の発光動作を、図24および図25を参照しつつ説明する。発光装置100に設けられたpリード部102およびnリード部103を介して、発光チップ1にpリード部102からnリード部103に向かう電流を流すと、発光チップ1では、p側外部電極70からp側内部電極20、透明導電層17、p型半導体層16、発光層15、n型半導体層14およびn側内部電極30を介してn側外部電極80に向かう電流が流れる。その結果、発光層15が例えば青色の光を出力する。このとき、発光層15から出力される光は、主として、下地層13側と、p側内部電極20側とに向かう。ここで、本実施の形態では、発光チップ1を構成する半導体発光素子10に透明絶縁層18が設けられているが、透明絶縁層18に設けられた複数の貫通孔を介して、p側内部電極20より具体的には複数のp側接続導体21と透明導電層17とが導通し、且つ、n側内部電極30より具体的には複数のn側接続導体31とn型半導体層14とが導通することで、発光層15に対する給電が行われる。続いて、発光チップ1に設けられた半導体発光素子10における、発光層15から出力された光の挙動について説明する。発光層15から出射される光のうち下地層13側に向かう光の大部分は、n型半導体層14および下地層13を通過し、下地層13に設けられた凹凸加工面13aから半導体発光素子10発光チップ1の外部図25における上方に出射される。しかしながら、下地層13側に向かう光の一部は、例えば下地層13とn型半導体層14との境界部において両者の屈折率差によって反射し、発光層15側に戻ってくる。また、発光層15から出射される光のうち下地層13とは反対側に向かう光および下地層13側から戻ってきた光の一部は、p型半導体層16および透明導電層17を介して、p側内部電極20が設けられている側の透明絶縁層18との境界部透明絶縁層18のうち貫通孔が形成されていない部位に到達する。そして、この境界部に到達した光の一部は、透明導電層17および透明絶縁層18の屈折率差によって反射し、透明導電層17を介してp型半導体層16側へと向かう。また、透明導電層17と透明絶縁層18との境界部を通過した光は、透明絶縁層18を介してp側内部電極20との境界部に到達する。そして、この境界部に到達した光は、p側内部電極20に設けられたp金属反射層202によって反射し、透明絶縁層18および透明導電層17を介してp型半導体層16側へと向かう。一方、発光層15から出射される光のうち下地層13とは反対側に向かう光および下地層13側から戻ってきた光の一部は、p型半導体層16および透明導電層17を介して、p側内部電極20との境界部透明絶縁層18に貫通孔が形成されている部位に到達する。そして、この境界部に到達した光は、p側内部電極20に設けられたp金属反射層202によって反射し、透明導電層17を介してp型半導体層16側へと向かう。このようにしてp側内部電極20側で反射した光は、発光層15、n型半導体層14および下地層13をさらに通過し、下地層13に設けられた凹凸加工面13aから半導体発光素子10発光チップ1の外部図25における上方に出射される。これに対し、下地層13側から戻ってきた光の一部は、n型半導体層14を介して、n側内部電極30が設けられている側の透明絶縁層18との境界部透明絶縁層18のうち貫通孔が形成されていない部位に到達する。そして、この境界部に到達した光の一部は、n型半導体層14および透明絶縁層18の屈折率差によって反射し、n型半導体層14を介して下地層13側へと向かう。また、n型半導体層14と透明絶縁層18との境界部を通過した光は、透明絶縁層18を介してn側内部電極30との境界部に到達する。そして、この境界部に到達した光は、n側内部電極30に設けられたn金属反射層302によって反射し、透明絶縁層18およびn型半導体層14を介して下地層13側へと向かう。一方、下地層13側から戻ってきた光の一部は、n型半導体層14を介して、n側内部電極30との境界部透明絶縁層18に貫通孔が形成されている部位に到達する。そして、この境界部に到達した光は、n側内部電極30に設けられたn金属反射層302によって反射し、n型半導体層14を介して下地層13側へと向かう。このようにしてn側内部電極30側で反射した光は、下地層13に設けられた凹凸加工面13aから、半導体発光素子10発光チップ1の外部図25における上方に出射される。その後、発光チップ1から出力された光青色光は、封止部104内すなわち凹部101a内を進行し、直接あるいは凹部101aの内壁底面や壁面で反射した後に、封止部104の上部側に設けられた出射面から外部に出射される。但し、出射面に向かう光の一部は、出射面で反射し、再び封止部104内を進行する。この間、封止部104内において、青色光の一部は蛍光体によって緑色光および赤色光に変換され、変換された緑色光および赤色光は、直接あるいは底面や壁面で反射した後、青色光と共に出射面から外部に出射される。したがって、発光装置100からは、青色光、緑色光および赤色光を含む白色光が出射されることになる。ここで、本実施の形態の発光装置100では、発光チップ1の光取り出し面に成長用基板11が取り付けられていない発光チップ1から成長用基板11が取り外されているため、成長用基板11による光吸収および光損失が生じなくなる分、発光装置100からの光の出力量が向上することになる。そして、本実施の形態では、発光チップ1の光取り出し面となる凹凸加工面13aが凹凸を有していることにより、様々な角度で凹凸加工面13aに入射してくる光を、発光チップ1の外部により多く取り出すことが可能になり、その分、発光装置100からの光の出力量が向上することになる。◎実施の形態2本実施の形態は、実施の形態1とほぼ同様であるが、図1および図2に示す発光チップ1の製造方法が実施の形態1とは異なる。より具体的に説明すると、実施の形態1では、素子群形成基板40および実装用基板50の接合体に対して各種加工を施すために、素子群形成基板40に設けられた成長用基板11の取り外しおよび支持用基板90への貼り替えを行っていた。これに対し、本実施の形態では、素子群形成基板40および実装用基板50の接合体から成長用基板11を取り外さないまま各種加工を施すとともに、素子群形成基板40および実装用基板50の接合体を各発光チップ1に個片化する前に、この接合体から成長用基板11を取り外すようにしている。なお、本実施の形態において、実施の形態1と同様のものについては、同じ符号を付してその詳細な説明を省略する。図26は、実施の形態2における発光チップ1の製造方法の一例を示すフローチャートである。本実施の形態では、まず、ウエハ状の成長用基板11の一方の面に、複数の半導体発光素子10を形成してなる素子群形成基板40を製造する素子群形成基板製造工程を実行するステップ51。また、素子群形成基板40とは別に、ウエハ状の基部51の一方の面に、接合部52を積層してなる実装用基板50を製造する実装用基板製造工程を実行するステップ52。次に、ステップ51で得られた素子群形成基板40における各半導体発光素子10の形成面と、ステップ52で得られた実装用基板50における接合部52の形成面とを対峙させ、接合部52を介して素子群形成基板40と実装用基板50とを接合させる接合工程を実行するステップ53。ステップ53の後、素子群形成基板40および実装用基板50の積層体に対し、実装用基板50に設けられた基部51を薄層化するために研磨する実装用基板研磨工程を実行するステップ54。ステップ54の後、基部51が研磨された積層体に対し、実装用基板50側から各半導体発光素子10のp側内部電極20およびn側内部電極30を露出させるためのビアホールVHを形成するビアホール形成工程を実行するステップ55。ステップ55の後、ビアホールVHまでが形成された積層体に対し、絶縁部60p側絶縁層61、n側絶縁層62およびpn間絶縁層63を形成する絶縁部形成工程を実行するステップ56。ステップ56の後、絶縁部60までが形成された積層体に対し、p側バリア/シード層71およびn側バリア/シード層81を形成するバリア/シード層形成工程を実行するステップ57。ステップ57の後、p側バリア/シード層71およびn側バリア/シード層81までが形成された積層体に対し、p側プラグ部72およびn側プラグ部82を形成するプラグ部形成工程を実行するステップ58。ステップ58の後、p側プラグ部72およびn側プラグ部82までが形成された積層体に対し、実装用基板50における基部51側を研磨してpn間絶縁層63を露出させる電極形成面研磨工程を実行するステップ59。ステップ59の後、pn間絶縁層63を露出させるための研磨までが施された積層体に対し、pn間絶縁層63の上にp側外部パッド73およびn側外部パッド83を形成する外部パッド形成工程を実行するステップ60。なお、本実施の形態では、上述したステップ55のビアホール形成工程からステップ60の外部パッド形成工程までが、外部電極形成工程に対応している。ステップ60の後、p側外部パッド73およびn側外部パッド83までが形成された積層体から成長用基板11を分離する、第1基板分離工程の一例としての成長用基板分離工程を実行するステップ61。ステップ61の後、成長用基板11が分離された素子群形成基板40および実装用基板50の接合体に対し、下地層13の表面に凹凸加工を施して凹凸加工面13aとする光取り出し面加工工程を実行するステップ62。ステップ62の後、凹凸加工面13aまでが形成された素子群形成基板40および実装用基板50の接合体に対し、切断加工を施すことにより、1枚の素子群形成基板40を、複数の半導体発光素子10に個片化する、分割工程の一例としての個片化工程を実行するステップ63。続いて、図26に示す発光チップ1の製造方法について、詳細に説明する。ただし、実施の形態2におけるステップ51~ステップ53については、実施の形態1におけるステップ11~ステップ13とそれぞれ同じになり、また、実施の形態2におけるステップ62およびステップ63については、実施の形態1におけるステップ24およびステップ25とそれぞれ同じになることから、ここでは、これらについての詳しい説明を省略する。図27は、ステップ54の実装用基板研磨工程の一例を説明するための図である。より具体的に説明すると、図27は、実装用基板研磨工程を実行することで得られる、素子群形成基板40および実装用基板50の接合体の断面構成の一例を示す図である。本実施の形態の実装用基板研磨工程では、実施の形態1のステップ16で説明したものと同様の手順を用いて、接合体を構成する実装用基板50における基部51の研磨を行う。なお、例えば実装用基板50として基部51の厚さが薄いものを用いた場合や、厚みがある発光チップ1を得たい場合などにおいては、実施の形態1と同様に、ステップ54の実装用基板研磨工程を省略することができる。図28は、ステップ55のビアホール形成工程の一例を説明するための図である。より具体的に説明すると、図28は、素子群形成基板40および実装用基板50の接合体の断面構成の一例を示す図である。本実施の形態のビアホール形成工程では、実施の形態1のステップ17で説明したものと同様の手順を用いて、素子群形成基板40および実装用基板50の接合体に対し、複数のビアホールVHを形成する。図29は、ステップ56の絶縁部形成工程の一例を説明するための図である。より具体的に説明すると、図29は、絶縁部形成工程を実行することで得られる、素子群形成基板40および実装用基板50の接合体の断面構成の一例を示す図である。本実施の形態の絶縁部形成工程では、実施の形態1のステップ18で説明したものと同様の手順を用いて、素子群形成基板40および実装用基板50の接合体に対し、絶縁部p側絶縁層61、n側絶縁層およびpn間絶縁層63を形成する。なお、実装用基板50を構成する基部51および接合部52の両者を、ともに高い絶縁性を有する材料で構成した場合は、実施の形態1と同様に、ステップ56の絶縁部形成工程を省略することができる。図30は、ステップ57のバリア/シード層形成工程の一例を説明するための図である。より具体的に説明すると、図30は、バリア/シード層形成工程を実行することで得られる、素子群形成基板40および実装用基板50の接合体の断面構成の一例を示す図である。本実施の形態のバリア/シード層形成工程では、実施の形態1のステップ19で説明したものと同様の手順を用いて、素子群形成基板40および実装用基板50の接合体に対し、p側バリア/シード層71およびn側バリア/シード層82等を形成する。図31は、ステップ58のプラグ部形成工程の一例を説明するための図である。より具体的に説明すると、図31は、プラグ部形成工程を実行すること得られる、素子群形成基板40および実装用基板50の接合体の断面構成の一例を示す図である。本実施の形態のプラグ部形成工程では、実施の形態1のステップ20で説明したものと同様の手順を用いて、素子群形成基板40および実装用基板50の接合体に対し、p側プラグ部72およびn側プラグ部82等を形成する。図32は、ステップ59の電極形成面研磨工程の一例を説明するための図である。より具体的に説明すると、図32は、電極形成面研磨工程を実行することで得られる、素子群形成基板40および実装用基板50の接合体の断面構成の一例を示す図である。本実施の形態の電極形成面研磨工程では、実施の形態1のステップ21で説明したものと同様の手順を用いて、接合体を構成する実装用基板50における基部51側の研磨余分な銅メッキ層およびバリア/シード層の除去を行う。図33は、ステップ60の外部パッド形成工程の一例を説明するための図である。より具体的に説明すると、図33は、外部パッド形成工程を実行することで得られる、素子群形成基板40および実装用基板50の接合体の断面構成の一例を示す図である。本実施の形態の外部パッド形成工程では、実施の形態1のステップ22で説明したものと同様の手順を用いて、素子群形成基板40および実装用基板50の接合体に対し、p側外部パッド73およびn側外部パッド83を形成する。図34は、ステップ61の成長用基板分離工程の一例を説明するための図である。より具体的に説明すると、図34は、成長用基板分離工程を実行することによって得られる、素子群形成基板40および実装用基板50の接合体成長用基板11および中間層12を除く、および、この接合体から分離された成長用基板11および中間層12の断面構成の一例を示す図である。本実施の形態の成長基板分離工程では、実施の形態1のステップ14で説明したものと同様の手順を用いて、素子群形成基板40および実装用基板50の接合体から、中間層12を積層した成長用基板11を分離する。以上の手順を経ることで、実施の形態1における支持用基板分離工程の終了時と同じ構造を有する、素子群形成基板40および実装用基板50の接合体成長用基板11および中間層12を除くが得られる。そして、その後、ステップ62の光取り出し面加工工程およびステップ63の個片化工程を実行することで、図1および図2に示す発光チップ1を得ることができる。実施の形態1および実施の形態2の発光チップ1の製造方法で説明したように、本発明においては、III族窒化物半導体層を有する複数の半導体発光素子が第1基板の表面に形成されてなる、素子群形成基板における半導体発光素子の形成面と、第1基板とは異なる第2基板の第1の面とを、接合部を介して接合する接合工程と、素子群形成基板、接合部および第2基板が積層された積層体から、第1基板を分離する第1基板分離工程と、接合部を介して複数の半導体発光素子と第2基板とが接合された接合体において複数の半導体発光素子が露出する露出面と、第1基板および第2基板とは異なる第3基板の一方の面とを、接着部を介して接着する接着工程と、接着部を介して接合体と第3基板とが接着された接着体に対し、第2基板における第1の面の背面側となる第2の面側から、第2基板および接合部を貫通し、且つ、一端が半導体発光素子に接続されるとともに他端が第2基板における第2の面側に露出する外部電極を形成する外部電極形成工程と、外部電極が形成された接着体から、接着部とともに第3基板を分離する第3基板分離工程と、外部電極が形成され且つ第3基板が分離された接合体に対し、第2基板および接合部を分割する分割工程とを実施することにより、発光チップ1の生産性を向上させることができる。特に、本発明では、接合部が、シロキサン構造を含む絶縁性材料にて構成され、接合工程の前に、第2基板の第1の面に、絶縁性材料の前駆体を塗布し、接合工程では、素子群形成基板における半導体発光素子の形成面と、第1の面に接合部の前駆体が形成された第2基板における接合部の形成面とを対峙させ、素子群形成基板と第2基板とを加熱することにより、両界面において堅固な接着性結合を形成することができる。そして、本発明で用いる接合方法は、公知な金属金属界面に適用される常温接合法表面活性化結合や原子拡散接合法に比べ極めて簡便な方法であり、また常温接合法で要求されるような真空中での表面処理等を必要としない等の利点がある。また、本発明で用いる接合工程では、200°C以下の低温度下で接合可能な為に、被接合材料例えば第2基板や素子上の保護膜等の熱膨張係数を考慮した選択は必要がなく、安価な酸化物系の被接合材料を用いることができる。特に、本発明では、素子群形成基板における半導体発光素子の形成面が保護層で構成されるとともに、第1基板とは異なる第2基板の第1の面とを、接合部を介して接合する接合工程を含めることが好ましい。"