所定動作を実行するための内部回路と、前記内部回路に対して第1の電源電圧を供給するための第1電源ラインと、前記内部回路に対して第1の電源電圧よりも低い第2の電源電圧を供給するための第2電源ラインと、ウェハテスト用電極パッドと、前記ウェハテスト用電極パッドを前記内部回路に接続するための電気線と、前記電気線を前記内部回路に対して非導通状態にすると共に、前記電気線を前記第1電源ラインと前記第2電源ラインのうち何れか一方に対して選択的に導通状態とする接続切替手段と、を備えた半導体装置。請求項1に記載の半導体装置であって、前記接続切替手段は、前記電気線上に設けられるヒューズ素子と、前記電気線と前記第1電源ラインとの間に設けられる第1アンチヒューズ素子と、前記電気線と前記第2電源ラインとの間に設けられる第2アンチヒューズ素子と、によって実現される、半導体装置。請求項1又は2に記載の半導体装置であって、前記第1電源ラインは前記内部回路を取り囲むように環状に形成されており、前記第2電源ラインも前記内部回路を取り囲むように環状に形成されている、半導体装置。請求項3に記載の半導体装置であって、前記ウェハテスト用電極パッドは、前記第1電源ライン及び前記第2電源ラインに沿って複数形成されている、半導体装置。ところで、昨今、半導体集積回路の動作周波数は上昇の一途を辿っており、必要電力増大に伴った電源ノイズ電源ノイズは、IRドロップを含む。問題が改めて顕在化してきている。その一方で、一層のコストダウンが強く求められ、小型パッケージで製品を立ち上げるべく半導体パッケージの電源端子高電位側電源端子及び低電位側電源端子を含む。の削減が繰り返し課題として挙げられている。このように、電源の強化を迫りつつも電源の強化に制限が課されている現況に鑑みて、一層の技術改良が求められていた。ところで、前記半導体装置における電源ノイズの発生状況は、コンピューターシミュレーションを用いれば設計段階である程度把握することが可能である。しかし、実際にウェハテストを実施してみると、コンピューターシミュレーションでは特定できなかった電源ノイズが発生していることがある。ここで、前記第1電源ラインに電源ノイズが発生する場合と、前記第2電源ラインに電源ノイズが発生する場合とがある。これに対し、特許文献1の構成を採用するならば、理屈上、ウェハテスト後において前記電気線を前記第1電源ラインと前記第2電源ラインのうち何れに対して導通状態とするのかを、ウェハテスト前の設計段階において予め決定しておかなければならない。従って、特許文献1の構成を採用すると、ウェハテストの結果を踏まえ実際には前記第1電源ラインを強化すべきなのに前記第2電源ラインしか強化できなかったり、逆に、ウェハテストの結果を踏まえ実際には前記第2電源ラインを強化すべきなのに前記第1電源ラインしか強化できなかったりする。この結果、特許文献1の構成を採用してみたところで、確かに、ウェハテスト用電極パッドを流用するかたちで前記第1電源ライン又は前記第2電源ラインの何れかを強化することはできるものの、電源ノイズをオンデマンドに解消するには至らなかった。本願発明の観点によれば、以下のように構成される半導体装置が提供される。即ち、半導体装置は、所定動作を実行するための内部回路と、前記内部回路に対して第1の電源電圧を供給するための第1電源ラインと、前記内部回路に対して第1の電源電圧よりも低い第2の電源電圧を供給するための第2電源ラインと、ウェハテスト用電極パッドと、前記ウェハテスト用電極パッドを前記内部回路に接続するための電気線と、前記電気線を前記内部回路に対して非導通状態にすると共に、前記電気線を前記第1電源ラインと前記第2電源ラインのうち何れか一方に対して選択的に導通状態とする接続切替手段と、を備える。本願発明によれば、実際にウェハテストを実施してみて特定できた電源ノイズを解消すべく、強化すべき電源ラインをオンデマンドに選択することができる。従って、特許文献1の構成と比較して、電源ノイズを一層効果的に解消することができるようになる。図1に示すように、半導体装置1は、リードフレーム2と、半導体チップ3半導体集積回路と、封止樹脂4と、によって構成されている。リードフレーム2は、半導体チップ3を支持するダイパッド2aと、半導体チップ3の各種パッドに対してボンディングワイヤ5を介して接続されるリード2bと、を有する。この構成で、半導体チップ3をダイパッド2aに接着し、半導体チップ3とリード2bとをボンディングワイヤ5で接続した上で、これらを封止樹脂4で封止することで半導体装置1が形成される。図2には、ダイサーで切り分けられる前の半導体チップ3を示している。図2に示すように、半導体チップ3は、内部回路6と、電源ライン7と、グラウンドライン8と、ウェハテスト用電極パッド9と、電気線10と、接続切替部11接続切替手段と、を有している。半導体チップ3は、更に、IO用パッド12と、電源パッド13と、グラウンドパッド14と、を有している。内部回路6は、所定動作を実行するためのものである。電源ライン7は、内部回路6に対して高電位電圧第1の電源電圧を供給するためのものである。本実施形態において、電源ライン7は、内部回路6を取り囲むように環状に形成されている。グラウンドライン8は、内部回路6に対して低電位電圧第2の電源電圧を供給するためのものである。グラウンドライン8も、電源ライン7と同様に、内部回路6を取り囲むように環状に形成されている。ウェハテスト用電極パッド9、IO用パッド12、電源パッド13、グラウンドパッド14は、何れも、リードフレーム2のリード2bと、ボンディングワイヤ5図1を併せて参照を介して接続されるパッドである。ウェハテスト用電極パッド9は、ウェハテストウェハプローブテスト、プローブテスト、電気的特性検査用の電極パッドである。ウェハテストとは、ウェハ上に形成した内部回路6に対して信号を送受信することで、内部回路6が正常に動作していることを検査するテストである。ウェハテストでは、プローブカードのプローブをウェハテスト用電極パッド9に押し当て、このプローブとウェハテスト用電極パッド9を介することで、テスタは内部回路6との間で信号を送受信する。なお、通常、ウェハテストは、多数の半導体チップ3がダイサーによって切り分けられる前の状態、即ち、多数の半導体チップ3が相互に連なった状態のまま行われる。電気線10は、ウェハテスト用電極パッド9を内部回路6に接続するためのものである。図2に示すように、ウェハテストの際は、電気線10はウェハテスト用電極パッド9と内部回路6を接続しており、一方で、電気線10は電源ライン7にもグラウンドライン8にも接続されていない。IO用パッド12は、半導体装置1の周辺回路が内部回路6と信号の送受信を行うためのパッドである。電源パッド13は、半導体装置1の外部電源が電源ライン7に高電位電圧を供給するためのパッドである。グラウンドパッド14は、半導体装置1の外部電源がグラウンドライン8に低電位電圧を供給するためのパッドである。接続切替部11そして、接続切替部11は、電気線10を内部回路6に対して非導通状態にすると共に、電気線10を電源ライン7とグラウンドライン8のうち何れか一方に対して選択的に導通状態とするものである。この接続切替部11は、第1ヒューズ素子15ヒューズ素子と、第2ヒューズ素子16ヒューズ素子と、第1アンチヒューズ素子17と、第2アンチヒューズ素子18と、によって構成されている。第1ヒューズ素子15及び第2ヒューズ素子16は、電気線10上に形成されている。第1アンチヒューズ素子17は、電気線10と電源ライン7の間に形成されている。第2アンチヒューズ素子18は、電気線10とグラウンドライン8の間に形成されている。そして、第1ヒューズ素子15、第2ヒューズ素子16、第1アンチヒューズ素子17、第2アンチヒューズ素子18は、内部回路6からウェハテスト用電極パッド9に向かって順に、第1ヒューズ素子15、第1アンチヒューズ素子17、第2ヒューズ素子16、第2アンチヒューズ素子18の順で配置されている。接続切替部11は、更に、第1ヒューズ素子制御パッド対19、第2ヒューズ素子制御パッド対20、第1アンチヒューズ素子制御パッド対21、第2アンチヒューズ素子制御パッド対22、を有している。第1ヒューズ素子制御パッド対19は、第1ヒューズ素子15に対して所定の電圧を印加するのに用いられるパッド対である。第1ヒューズ素子制御パッド対19に所定の電圧を印加すると、第1ヒューズ素子15に対して所定の電圧が印加され、第1ヒューズ素子15が導通状態から非導通状態へと変化し、この結果、電気線10が第1ヒューズ素子15の配置位置で切断される。第2ヒューズ素子制御パッド対20は、第2ヒューズ素子16に対して所定の電圧を印加するのに用いられるパッド対である。第2ヒューズ素子制御パッド対20に所定の電圧を印加すると、第2ヒューズ素子16に対して所定の電圧が印加され、第2ヒューズ素子16が導通状態から非導通状態へと変化し、この結果、電気線10が第2ヒューズ素子16の配置位置で切断される。第1アンチヒューズ素子制御パッド対21は、第1アンチヒューズ素子17に対して所定の電圧を印加するのに用いられるパッド対である。第1アンチヒューズ素子制御パッド対21に所定の電圧を印加すると、第1アンチヒューズ素子17に対して所定の電圧が印加され、第1アンチヒューズ素子17が非導通状態から導通状態へと変化し、この結果、電気線10が第1アンチヒューズ素子17の配置位置で、電源ライン7に接続される。第2アンチヒューズ素子制御パッド対22は、第2アンチヒューズ素子18に対して所定の電圧を印加するのに用いられるパッド対である。第2アンチヒューズ素子制御パッド対22に所定の電圧を印加すると、第2アンチヒューズ素子18に対して所定の電圧が印加され、第2アンチヒューズ素子18が非導通状態から導通状態へと変化し、この結果、電気線10が第2アンチヒューズ素子18の配置位置で、グラウンドライン8に接続される。なお、図2には、ウェハテスト用電極パッド9と電気線10と接続切替部11の組み合わせを1組しか示されていないが、実際の製品では、内部回路6を取り囲むように、電源ライン7及びグラウンドライン8に沿って多数組例えば、30~40組形成されている。IO用パッド12、電源パッド13、グラウンドパッド14も図2には、それぞれ1つしか示されていないが、実際の製品では、それぞれが複数形成されている。作動次に、図2~4を参照して、本実施形態の作動を説明する。作動:ウェハテスト工程図2に示す状態で、ウェハテストを行うには、電源パッド13とグラウンドパッド14を介して、電源ライン7には高電位電圧を供給し、グラウンドライン8には定電位電圧を供給しておく。次に、プローブカードのプローブをウェハテスト用電極パッド9に押し当てて、内部回路6の動作を確認する。このとき、環状に形成された電源ライン7に電源ノイズ電圧降下、IRドロップが発生していないか、また、発生している場合はどこで発生しているか、を把握し記録しておく。なお、内部回路6の周囲に多数配置されている電源パッド13やグラウンドパッド14に図示しない電圧測定プローブ等を接触させることで、電源ノイズの発生とその発生の位置を把握することができる。同様に、環状に形成されたグラウンドライン8に電源ノイズ電圧上昇が発生していないか、また、発生している場合はどこで発生しているか、を把握し記録しておく。作動:接続切替工程次に、上記の電源ノイズを解消すべく、電源ライン7又はグラウンドライン8を補強する。具体的には、電源ノイズが発生している箇所に最も近い位置に配置されている接続切替部11を用いて、電源ライン7又はグラウンドライン8を選択的に補強する。また、電源ノイズは電極パッド9でオシロスコープなどを当てて観測することもできる。もし電極パッド9でノイズを観測した場合は、そのウェハテスト用電極パッド9に接続されている電気線10に設けられている接続切替部11を用いることになる。例えば、ウェハテストの結果、環状に形成されている電源ライン7上において第1アンチヒューズ素子17の配置位置近傍で電源ノイズが発生し、一方で、グラウンドライン8上において第2アンチヒューズ素子18の配置位置近傍では電源ノイズが発生していなかったとする。この場合、ウェハテスト用電極パッド9を内部回路6から切り離し、電源ライン7に接続し直し、このウェハテスト用電極パッド9を電源パッド13のように活用することで、電源ライン7上において第1アンチヒューズ素子17の配置位置近傍で発生した電源ノイズを解消することができる。具体的には、図3に示すように第1ヒューズ素子制御パッド対19と第1アンチヒューズ素子制御パッド対21に所定の電圧を印加する。すると、第1ヒューズ素子15が非導通状態となることで、電気線10が第1ヒューズ素子15の配置位置で切断される。また、第1アンチヒューズ素子17が導通状態となることで、電気線10が第1アンチヒューズ素子17の配置位置で、電源ライン7に接続される。この結果、ウェハテスト用電極パッド9は、内部回路6に対して導通状態から非導通状態へと切り替わると共に、電源ライン7に対して第1アンチヒューズ素子17の配置位置で非導通状態から導通状態へと切り替わる。これによれば、ウェハテスト後に不要となったウェハテスト用電極パッド9を、第1アンチヒューズ素子17の配置位置で電源ライン7を補強する電源パッドとして利用することができるようになる。また、例えば、ウェハテストの結果、環状に形成されているグラウンドライン8上において第2アンチヒューズ素子18の配置位置近傍で電源ノイズが発生し、一方で、電源ライン7上において第1アンチヒューズ素子17の配置位置近傍では電源ノイズが発生していなかったとする。この場合、ウェハテスト用電極パッド9を内部回路6から切り離し、グラウンドライン8に接続し直し、このウェハテスト用電極パッド9をグラウンドパッド14のように活用することで、グラウンドライン8上において第2アンチヒューズ素子18の配置位置近傍で発生した電源ノイズを解消することができる。具体的には、図4に示すように第2ヒューズ素子制御パッド対20と第2アンチヒューズ素子制御パッド対22に所定の電圧を印加する。すると、第2ヒューズ素子16が非導通状態となることで、電気線10が第2ヒューズ素子16の配置位置で切断される。また、第2アンチヒューズ素子18が導通状態となることで、電気線10が第2アンチヒューズ素子18の配置位置で、グラウンドライン8に接続される。この結果、ウェハテスト用電極パッド9は、内部回路6に対して導通状態から非導通状態へと切り替わると共に、グラウンドライン8に対して第2アンチヒューズ素子18の配置位置で非導通状態から導通状態へと切り替わる。これによれば、ウェハテスト後に不要となったウェハテスト用電極パッド9を、第2アンチヒューズ素子18の配置位置でグラウンドライン8を補強するグラウンドパッドとして利用することができるようになる。作動:マウンティング工程等こうして、ウェハテストの結果を踏まえ、電源ライン7やグラウンドライン8をオンデマンドに補強し終えたら、ウェハをダイサーで所定間隔で切り分け、半導体チップ3をリードフレーム2のダイパッド2a上に接着する。そして、ウェハテスト用電極パッド9、IO用パッド12、電源パッド13、グラウンドパッド14をそれぞれリードフレーム2のリード2bとボンディングワイヤ5で接続する。最後に、これらを封止樹脂4で封止して半導体装置1が完成する。以上に本願発明の好適な実施形態を説明したが、上記実施形態は、要するに、以下の特長を有している。1半導体装置1は、内部回路6と、電源ライン7と、グラウンドライン8と、ウェハテスト用電極パッド9と、電気線10と、接続切替部11と、を備えている。以上の構成によれば、以下の問題を解決することができる。即ち、半導体装置1における電源ノイズの発生状況は、コンピューターシミュレーションを用いれば設計段階である程度把握することが可能である。しかし、実際にウェハテストを実施してみると、コンピューターシミュレーションでは特定できなかった電源ノイズが発生していることがある。ここで、電源ライン7に電源ノイズが発生する場合と、グラウンドライン8に電源ノイズが発生する場合とがある。これに対し、特許文献1の構成を採用するならば、理屈上、ウェハテスト後において電気線10を電源ライン7とグラウンドライン8のうち何れに対して導通状態とするのかを、ウェハテスト前の設計段階において予め決定しておかなければならない。従って、特許文献1の構成を採用すると、ウェハテストの結果を踏まえ実際には電源ライン7を強化すべきなのにグラウンドライン8しか強化できなかったり、逆に、ウェハテストの結果を踏まえ実際にはグラウンドライン8を強化すべきなのに電源ライン7しか強化できなかったりする。この結果、特許文献1の構成を採用してみたところで、確かに、ウェハテスト用電極パッド9を流用する形で電源ライン7又はグラウンドライン8の何れかを強化することはできるものの、電源ノイズをオンデマンドに解消するには至らなかった。そこで、接続切替部11を備えた半導体装置1によれば、実際にウェハテストを実施してみて特定できた電源ノイズを解消すべく、強化すべき電源ライン電源ライン7又はグラウンドライン8をオンデマンドに選択することができる。従って、特許文献1の構成と比較して、電源ノイズを一層効果的に解消することができるようになる。また、付随的な効果としてエレクトロマイグレーション制限の保証が可能となる。2また、接続切替部11は、第1ヒューズ素子15、第2ヒューズ素子16、第1アンチヒューズ素子17、第2アンチヒューズ素子18によって構成されている。以上の構成によれば、接続切替部11を簡素な構成で実現することができる。なお、第1ヒューズ素子15及び第2ヒューズ素子16のうち第2ヒューズ素子16は省略することができる。この場合、ウェハテスト用電極パッド9をグラウンドライン8に接続する際は、第2アンチヒューズ素子制御パッド対22に所定の電圧を印加することに代えて、第1ヒューズ素子制御パッド対19に所定の電圧を印加することになる。3また、電源ライン7は内部回路6を取り囲むように環状に形成されており、グラウンドライン8も内部回路6を取り囲むように環状に形成されている。しかし、これに代えて、電源ライン7又はグラウンドライン8の何れか一方又は両方が、環状に形成されていなくてもよい。4また、ウェハテスト用電極パッド9は、内部回路6及び電源ライン7に沿って複数形成されている。以上の構成によれば、電源ライン7やグラウンドライン8上における電源ノイズの具体的な発生分布に応じてきめ細かな対応が可能となる。