マトリクス状に配列された複数の画素電極と、列方向に延伸されたソース配線とを備えるアクティブマトリクス基板であって、該ソース配線は、該複数の画素電極に含まれる少なくとも一つの画素電極の列方向の一辺に沿って延伸された第一の側辺部と、該画素電極を横断する横断部と、該画素電極の列方向の他辺に沿って延伸された第二の側辺部とを有し、該第一の側辺部と該第二の側辺部とは、該横断部を介して互いにつながっており、該横断部は、複数の画素電極の列方向に並ぶ少なくとも二つの画素電極のそれぞれに対して少なくとも一本ずつ設けられていることを特徴とするアクティブマトリクス基板。前記複数の画素電極の行方向に並ぶ画素電極の、行方向に隣接する二つの画素電極は、互いに極性が異なっていることを特徴とする請求項1記載のアクティブマトリクス基板。前記複数の画素電極の列方向に並ぶ画素電極の、列方向に隣接する二つの画素電極は、互いに極性が異なっていることを特徴とする請求項1又は2記載のアクティブマトリクス基板。前記列方向に並ぶ少なくとも二つの画素電極のうちの二つの画素電極は、互いに隣接しており、該二つの画素電極のうち、一方の画素電極の列方向の一辺に沿って延伸された第二の側辺部と、他方の画素電極の列方向の一辺に沿って延伸された第一の側辺部とは、画素電極を横断する横断部を介さずに互いにつながっていることを特徴とする請求項1~3のいずれかに記載のアクティブマトリクス基板。前記列方向に並ぶ少なくとも二つの画素電極のうちの二つの画素電極は、互いに隣接しており、該二つの画素電極のうち、一方の画素電極の列方向の一辺に沿って延伸された第一の側辺部と、他方の画素電極の列方向の一辺に沿って延伸された第二の側辺部とは、画素電極を横断する横断部を介さずに互いにつながっていることを特徴とする請求項1~4のいずれかに記載のアクティブマトリクス基板。前記横断部は、前記複数の画素電極のうち列方向に隣接する少なくとも二つの画素電極に対し、それぞれ一本ずつ設けられていることを特徴とする請求項1~5のいずれかに記載のアクティブマトリクス基板。前記横断部は、前記複数の画素電極のうち列方向に隣接する少なくとも二つの画素電極に対し、それぞれ偶数本ずつ設けられていることを特徴とする請求項1~5のいずれかに記載のアクティブマトリクス基板。前記横断部は、前記画素電極の列方向の一辺を略均等に区切る位置にあることを特徴とする請求項1~7のいずれかに記載のアクティブマトリクス基板。前記横断部は、透明電極で構成されていることを特徴とする請求項1~8のいずれかに記載のアクティブマトリクス基板。前記少なくとも一つの画素電極は、略矩形であることを特徴とする請求項1~9のいずれかに記載のアクティブマトリクス基板。前記少なくとも一つの画素電極は、略V字形であることを特徴とする請求項1~9のいずれかに記載のアクティブマトリクス基板。前記少なくとも一つの画素電極は、略W字形であることを特徴とする請求項1~9のいずれかに記載のアクティブマトリクス基板。前記第一の側辺部は分岐点を境に二つに分岐され、分岐された各第一の側辺部は、それぞれ行方向に隣接する画素電極と重畳していることを特徴とする請求項1~12のいずれかに記載のアクティブマトリクス基板。前記第二の側辺部は分岐点を境に二つに分岐され、分岐された各第二の側辺部は、それぞれ行方向に隣接する画素電極と重畳していることを特徴とする請求項1~13のいずれかに記載のアクティブマトリクス基板。前記アクティブマトリクス基板は、更に、行方向に伸びるゲート配線を備え、該ゲート配線は、画素電極を横断していることを特徴とする請求項1~14のいずれかに記載のアクティブマトリクス基板。前記アクティブマトリクス基板は、更に、行方向に伸びるゲート配線を備え、該ゲート配線は、列方向に隣接する画素電極の間隙と重なって形成されていることを特徴とする請求項1~14のいずれかに記載のアクティブマトリクス基板。前記アクティブマトリクス基板は、更に、前記ソース配線及び前記ゲート配線のそれぞれと接続された薄膜トランジスタを備え、該薄膜トランジスタは、画素電極の行方向の一辺の二等分線と重なっていることを特徴とする請求項15又は16記載のアクティブマトリクス基板。請求項1~17のいずれかに記載のアクティブマトリクス基板、液晶層、及び、対向基板をこの順に積層して有することを特徴とする液晶表示装置。前記液晶表示装置は、TNモードであることを特徴とする請求項18記載の液晶表示装置。前記液晶表示装置は、VAモードであることを特徴とする請求項18記載の液晶表示装置。前記液晶表示装置は、IPSモードであることを特徴とする請求項18記載の液晶表示装置。前記液晶表示装置は、TBAモードであることを特徴とする請求項18記載の液晶表示装置。前記液晶表示装置は、CPAモードであることを特徴とする請求項18記載の液晶表示装置。前記液晶表示装置は、MVAモードであることを特徴とする請求項18記載の液晶表示装置。液晶表示装置内に形成される電極や配線は、例えば、スパッタ法を用いて基板面の全体に導電膜を形成した後、フォトリソグラフィー法を用いて所望の形状にパターニングすることで形成することができる。ただし、大画面のパネルに対する露光工程では、フォトマスクを介した露光工程の際に、マスク継ぎレンズ継ぎを行う必要がある。このとき、マスク継ぎを行う前と行った後とでアライメントが正確でないと、各画素電極間で位置ズレが出てしまう。図26及び図27は、露光範囲がアライメントズレを起こしたときの、ソース配線と画素電極との配置関係を示す平面模式図である。図26は、画素電極のアライメントが左へずれたときを示し、図27は、画素電極のアライメントが右へずれたときを示している。図26及び図27に示すように、画素電極111、121がマトリクス状に配列される場合、通常、ソース配線112、122は、画素電極111、121の間隙と重なるように配置される。特に、ソース配線112、122と画素電極111、121とを絶縁膜を介して別の層に設けてソース配線112、122の一部と画素電極111、121の一部とを重ねて配置することで、これらを同一の層に配置し、互いが導通しないように画素電極とソース配線との間に一定間隔を空けて設けた場合と比べて開口率を向上させることができる。このような場合、絶縁膜を介してソース配線112、122と画素電極111、121とが重なった領域においては、一定量の寄生容量が生じることになる。寄生容量の大きさは、これらが重なる面積に比例する。ところが、ソース配線112、122が形成される層と画素電極111、121が形成される層とを異なる層とした場合、マスク継ぎレンズ継ぎが正確に行われなかったときに、図26及び図27に示すように、ソース配線112、122と画素電極111、121とでアライメントズレが起こり、ある画素電極111の一方の側辺に沿って形成されたソース配線112aが画素電極111と重なる面積と、他の画素電極121の一方の側辺に沿って形成されたソース配線122aが画素電極121と重なる面積とが、互いに相違することになる。また、同様に、ある画素電極111の他方の側辺に沿って形成されたソース配線112bが画素電極111と重なる面積と、他の画素電極121の他方の側辺に沿って形成されたソース配線122bが画素電極121と重なる面積とが、互いに相違することになる。このようにソース配線と画素電極との重なり面積が各画素間で異なるとき、例えば、隣り合う画素電極間で極性を異ならせる駆動方式を用いた場合に、以下のような不都合が生じうる。ここでは、画素電極の書き込みが行われる信号を供給する配線は、図26及び図27における画素電極の左辺と重なるように配置したものとして説明する。以下、画素電極111、121の左辺と重なるソース配線112a、122aを自画素ソース配線ともいい、画素電極111、121の右辺と重なるソース配線112b、122bを隣画素ソース配線ともいう。画素電極111、121と自画素ソース配線112a、122aとの間で形成される寄生容量をCsd1とし、画素電極111、121と隣画素ソース配線112b、122bとの間で形成される寄生容量をCsd2とすると、図26に示すようなアライメントズレが生じた場合のCsd1-Csd2で示される値と、図27に示すようなアライメントズレが生じた場合のCsd1-Csd2で示される値とは、大きさが異なることになる。各画素電極への書き込み電位の大きさは寄生容量の大きさによって変動するため、図26に示される画素電極と図27に示される画素電極とでは、同じ実効値をもつ書き込み電位を加えたとしても、Csd1及びCsd2の大きさに基づき変動する画素電位の大きさがそれぞれ異なるため、結果として、各画素電極によって液晶層間に印加される実効電圧が異なる値となってしまう。このような実効電圧の違いは、表示装置に適用したときに明るさの違いとなって表れ、表示領域がブロックムラとなって視認される。本発明は、上記現状に鑑みてなされたものであり、アライメントズレが起こったとしても画素電位のばらつきを抑制することを可能にするアクティブマトリクス基板、及び、開口率を低下させずに画素電位のばらつきによる表示品位の劣化が抑制された液晶表示装置を提供することを目的とするものである。本発明者らは、ソース配線の一部を屈曲させることによりソース配線が画素電極と重なる面積のバランスを図る方法について種々検討したところ、ソース配線の屈曲のさせ方に着目した。上述の特許文献2に記載の方法を用いることにより、寄生容量の違いによる表示品位の劣化を防ぐことは可能であるが、大半のソース配線が開口部に形成されているため、開口率が低下することになる。本発明者らは、ソース配線の屈曲のさせ方について鋭意検討を行ったところ、ソース配線を屈曲させる部分を行方向に隣接する画素電極同士の間隙を横断するように配置するのではなく、画素電極自体を横断するように配置し、その他の部分は、行方向に隣接する画素電極同士の間隙と重なるように配置することで、開口率の低下を抑制するとともに、画素電極間での書き込み電位のばらつきを抑制することができることを見いだした。より詳細に説明すると、画素電極を行方向に横断する横断部を設け、一つの画素電極に対し、列方向に伸びる一本のソース配線が画素電極の列方向の両方の辺に沿うように配置することで、行方向のアライメントズレが起こり、かつそのアライメントズレの程度が画素電極間又はソース配線間で異なっていたとしても、画素電極の一辺に対し、自画素ソース配線及び隣画素ソース配線の両方が重なるため、行方向に隣接する画素電極間での書き込み電位のばらつきは抑制される。また、ソース配線の大半は行方向に隣接する画素電極の間隙と重複することになるので、開口率の低下が抑制される。更に、上記横断部は、列方向に隣接する画素電極同士の間隙ではなく画素電極自体と重なるようにして設けられるので、列方向のアライメントズレが生じたとしても、列方向に隣接する画素間での書き込み電位にばらつきが生じにくい。こうして、本発明者らは、上記課題をみごとに解決することができることに想到し、本発明に到達したものである。すなわち、本発明は、マトリクス状に配列された複数の画素電極と、列方向に延伸されたソース配線とを備えるアクティブマトリクス基板であって、上記ソース配線は、上記複数の画素電極に含まれる少なくとも一つの画素電極の列方向の一辺に沿って延伸された第一の側辺部と、上記画素電極を横断する横断部と、上記画素電極の列方向の他辺に沿って延伸された第二の側辺部とを有し、上記第一の側辺部と上記第二の側辺部とは、上記横断部を介して互いにつながっており、上記横断部は、複数の画素電極の列方向に並ぶ少なくとも二つの画素電極のそれぞれに対して少なくとも一本ずつ設けられているアクティブマトリクス基板である。本発明のアクティブマトリクス基板は、マトリクス状に配列された複数の画素電極と、列方向に延伸されたソース配線とを備える。ソース配線は、画素電極に対しデータ信号書き込み電位を供給する配線であり、画素電極は、ソース配線から供給される書き込み電位の大きさに応じて帯電する。上記ソース配線は、上記複数の画素電極に含まれる少なくとも一つの画素電極の列方向の一辺に沿って延伸された第一の側辺部と、上記画素電極を横断する横断部と、上記画素電極の列方向の他辺に沿って延伸された第二の側辺部とを有し、上記第一の側辺部と上記第二の側辺部とは、上記横断部を介して互いにつながっており、上記横断部は、複数の画素電極の列方向に並ぶ少なくとも二つの画素電極のそれぞれに対して少なくとも一本ずつ設けられている。ソース配線の一部を画素電極の側辺に沿って形成することで、行方向に隣接する画素電極の間隙に光漏れが起こることを防止し、コントラスト比を向上させることができる。また、このような構成によれば、一つの画素電極につき、ソース配線単線で、上記画素電極の側辺に沿った二つの部分、及び、上記画素電極を横切る部分が形成されているので、行方向及び列方向のアライメントズレのいずれにも強く、かつ開口率の低下が少ないアクティブマトリクス基板を得ることができる。本発明のアクティブマトリクス基板の構成としては、このような構成要素を必須として形成されるものである限り、その他の構成要素により特に限定されるものではない。本発明のアクティブマトリクス基板の好ましい形態について、以下に詳しく説明する。上記複数の画素電極の行方向に並ぶ画素電極群の、行方向に隣接する二つの画素電極は、互いに極性が異なっていることが好ましい。これにより、本発明のアクティブマトリクス基板を表示装置に適用した際に、表示にフリッカや焼き付き等が生じることを防止することができる。また、本発明のアクティブマトリクス基板の特徴により、アライメントズレが起こったときに行方向に並ぶ各画素電極で寄生容量にバラつきが生じるという極性反転の課題が解消されているので、特に好適に適用される。上記複数の画素電極の列方向に並ぶ画素電極群の、列方向に隣接する二つの画素電極は、互いに極性が異なっていることが好ましい。これにより、本発明のアクティブマトリクス基板を表示装置に適用した際に、表示にフリッカや焼き付き等が生じることを防止することができる。また、本発明のアクティブマトリクス基板の特徴により、アライメントズレが起こったときに列方向に並ぶ各画素電極で寄生容量の大きさにバラつきが生じるという極性反転の課題が解消されているので、特に好適に適用される。上記列方向に並ぶ少なくとも二つの画素電極のうちの二つの画素電極は、互いに隣接しており、上記二つの画素電極のうち、一方の画素電極の列方向の一辺に沿って延伸された第二の側辺部と、他方の画素電極の列方向の一辺に沿って延伸された第一の側辺部とは、画素電極を横断する横断部を介さずに互いにつながっていることが好ましい。また、上記列方向に並ぶ少なくとも二つの画素電極のうちの二つの画素電極は、互いに隣接しており、上記二つの画素電極のうち、一方の画素電極の列方向の一辺に沿って延伸された第一の側辺部と、他方の画素電極の列方向の一辺に沿って延伸された第二の側辺部とは、画素電極を横断する横断部を介さずに互いにつながっていることが好ましい。このように、ソース配線の屈曲パターンが二つの画素電極単位での繰り返しパターンをもつことで、列方向に隣接する二つの画素電極間での画素電位のバラツキを生じにくくさせることができ、かつ横断部の数を最小限に減らすことができるので、パターンが複雑とならず歩留まりが向上する。上記横断部は、上記複数の画素電極のうち列方向に隣接する少なくとも二つの画素電極に対し、それぞれ一本ずつ設けられていることが好ましい。本発明は、上記第一の側辺部、上記第二の側辺部、及び、上記第一の側辺部と上記第二の側辺部とを結ぶ横断部がそれぞれ少なくとも一つずつあることを必須の構成要素としているが、列方向に並ぶ画素電極のそれぞれに一本ずつ横断部を設けることで、低容量化とともに、開口率の低下を最小限に抑えることが可能となる。上記横断部は、上記複数の画素電極のうち列方向に隣接する少なくとも二つの画素電極に対し、それぞれ偶数本ずつ設けられていることが好ましい。本発明は、上記第一の側辺部、上記第二の側辺部、及び、上記第一の側辺部と上記第二の側辺部とを結ぶ横断部がそれぞれ少なくとも一つずつあることを必須の構成要素としているが、横断部の本数を偶数本にすることで、列方向に並ぶ各画素内に形成される電極、配線、薄膜トランジスタ等のパターンを変える必要がなく、全ての画素で同じパターンを作製することが可能となるので、画素電位のパラメータのバラツキや、液晶表示装置に適用したときの液晶分子の配向状態のバラツキを抑制しやすくなる。上記横断部は、上記画素電極の列方向の一辺を略均等に区切る位置にあることが好ましい。これにより、ソース配線の第一の側辺部の長さと第二の側辺部の長さとが一致するので、より画素電位のバラツキを抑制しやすくなる。上記横断部は、透明電極で構成されていることが好ましい。配線に用いる材料としては、一般的には、比抵抗の低いアルミニウム、銅、クロム、チタン、タンタル、モリブデン等が好適である。しかしながら高い開口率を得るという観点からは、インジウム酸化スズITO:IndiumTinOxide、インジウム酸化亜鉛IZO:IndiumZincOxide等の透光性を有する材料が好適に用いられる。本形態においては、横断部においては透光性を有する材料を用いているので、より高い開口率を得ることができる。また、ソース配線の側辺部において上記比抵抗の低い材料を用いれば、充分な導電性を得ることができるので、配線遅延についてもほとんど影響がない。本発明において、上記少なくとも一つの画素電極の好ましい形状としては、略矩形である形態、略V字形である形態、及び、略W字形である形態が挙げられる。上記第一の側辺部は分岐点を境に二つに分岐され、分岐された各第一の側辺部は、それぞれ行方向に隣接する画素電極と重畳していることが好ましい。また、上記第二の側辺部は分岐点を境に二つに分岐され、分岐された各第二の側辺部は、それぞれ行方向に隣接する画素電極と重畳していることが好ましい。ソース配線の第一及び/又は第二の側辺部に分岐点を設け、輪っかを作るような形状をソース配線の一部に設け、ソース配線全体を梯子状とすることで、行方向にアライメントズレが起こったとしても、分岐された各側辺部が行方向に隣接する二つの画素電極の間隙と重なりにくくなるので、行方向に隣接する画素電極間での画素電位のバラツキを抑制しやすくなる。上記アクティブマトリクス基板は、更に、行方向に伸びるゲート配線を備え、上記ゲート配線は、画素電極を横断していることが好ましい。ゲート配線が画素電極と重なって設けられることで、ゲート電界によって液晶分子に配向乱れが起こった領域を遮光する必要がなくなるので、パターンが簡素化され、歩留まりに貢献する。また、列方向に隣接する画素電極の間隙と重なるように配置する形態と比べ、列方向のアライメントズレが起こったときに、画素電極とゲート配線との間で形成される寄生容量にバラツキが生じることを抑制し、画素電位に変動が生じることを抑制することができる。上記アクティブマトリクス基板は、更に、行方向に伸びるゲート配線を備え、上記ゲート配線は、列方向に隣接する画素電極の間隙と重なって形成されていることが好ましい。列方向に隣接する画素電極の間隙と重なるようにゲート配線を設けることで、液晶表示装置に適用した際の列方向に隣接する画素電極の間隙における光漏れを遮光することができ、コントラスト比が向上する。上記アクティブマトリクス基板は、更に、上記ソース配線及び上記ゲート配線のそれぞれと接続された薄膜トランジスタを備え、上記薄膜トランジスタは、画素電極の行方向の一辺の二等分線と重なっていることが好ましい。TFTThinFilmTransistor:薄膜トランジスタをこのように配置することで、TFT周辺の画素電極のパターンを偶数行と奇数行とで同じにしやすくなるので、画素電極の形状の違いによる画素電位のパラメータ変動を起こしにくい。本発明はまた、上述の本発明のアクティブマトリクス基板、液晶層、及び、対向基板をこの順に積層して有する液晶表示装置でもある。本発明のアクティブマトリクス基板の構造によれば、開口率の低下を抑制するとともに、画素電位のばらつきを抑制することができるため、高品質の表示を得ることができる。本発明の液晶表示装置に好適に用いられる液晶の配向モードとしては、TNTwistedNematicモード、VAVerticalAlignmentモード、IPSInplaneSwitchingモード、TBATransverseBendAlignmentモード、CPAContinuousPinwheelAlignmentモード、MVAMultidomainVerticalAlignmentモードが挙げられる。本発明のアクティブマトリクス基板によれば、画素電位のばらつきを抑制することができる。また、本発明の液晶表示装置によれば、開口率の低下を抑制するとともに、画素電位のばらつきを抑制することができるため、高品質の表示を得ることができる。以下に実施形態を掲げ、本発明について図面を参照して更に詳細に説明するが、本発明はこれらの実施形態のみに限定されるものではない。本明細書において略を用いて形状を表したときは、対象物が実質的に当該形状を表していることをいい、例えば、略矩形とした場合には、実質的に全体が矩形となっていればよく、一部に張り出し部や切り欠き部が形成されていてもよいことを意味する。本明細書において画素とは、画素電極一つ分に相当する範囲をいう。実施形態1実施形態1は、本発明のアクティブマトリクス基板を適用した本発明の液晶表示装置の一例である。実施形態1の液晶表示装置は、画素電極、TFT等を備えるアクティブマトリクス基板を備えている。実施形態1においてアクティブマトリクス基板は、ガラス基板を土台として有しており、ガラス基板上には複数の画素電極が行方向及び列方向に並んで配列されており、全体としてマトリクス状に配列されている。これにより、画素電極ごとに液晶分子の配向制御を行うことができる。図1は、実施形態1の液晶表示装置が備えるアクティブマトリクス基板の画素電極とソース配線との配置関係を示す平面模式図である。実施形態1において画素電極11a、11b、21a、21b、31a、31bの形状は、略矩形である。実施形態1においてソース配線12、22、32は、一部が行方向に隣接する2つの画素電極の間隙と重なるようにして形成されている。また、ソース配線12、22、32は、屈曲点を有し、その屈曲点を境に横断部が形成され、横断部が画素電極11a、11b、21a、21b、31a、31bをそれぞれ横切るように形成されている。このように、ソース配線12、22、32は、全体としてジグザグ形状を有している。より詳しくは、例えば、第一のソース配線12は、画素電極11a、11bのそれぞれの一辺に沿って列方向に延伸された第一の側辺部12a、12dと、画素電極11a、11bのそれぞれの他辺に沿って列方向に延伸された第二の側辺部12b、12eと、第一の側辺部12a、12dと第二の側辺部12b、12eとをつなぐ横断部12c、12fとを有し、これらの各部位は、一つの画素電極11a、11bにつきそれぞれ一つずつ設けられた構成となっている。横断部12c、12fは、11a、11bの各画素電極の列方向の一辺の二等分線と重なる位置に形成されており、第一の側辺部の長さの合計と、第二の側辺部の長さの合計とは略一致している。また、第二のソース配線22及び第三のソース配線32においても、同様のパターンで、第一の側辺部22a、32a、22d、32d、第二の側辺部22b、22e、32b、32e、及び、横断部22c、22f、32c、32fが形成されている。画素電極11a、11b、21a、21b、31a、31bとソース配線12、22、32とは、絶縁膜を介してそれぞれ異なる層に形成されている。また、図1においては明示していないが、画素電極とソース配線の側辺部とは、一部が互いに重なり合っていてもよい。こうすることで、画素電極間の光漏れを防ぎ、コントラスト比を向上させることができる。なお、その結果、画素電極とソース配線との間には、寄生容量が形成される。実施形態1のソース配線の配置構成によれば、特に、行方向に隣り合う画素電極が異なる極性を有する場合に有利である。通常では、行方向に隣り合って配置された二つの画素電極の極性が互いに異なる場合であって、かつ画素電極とソース配線とが重畳する面積が各画素電極間で大きく異なる場合、ソース配線との間で形成される寄生容量の大きさが各画素電極間で異なることとなり、画素電極が保持する電圧に差が生じうる。しかしながら、実施形態1のソース配線の配置構成によれば、ソース配線又は画素電極間で行方向のアライメントズレが起こったときであっても、一つの画素電極のエッジと、そのエッジに隣接するソース配線との距離が、画素電極の左辺と重なるソース配線自画素ソース配線と、画素電極の右辺と重なるソース配線隣画素ソース配線とでほぼ均等になる、又は、一つの画素電極に対し複数のソース配線がそれぞれ重なり合い、かつ画素電極の左辺と重なるソース配線自画素ソース配線と、画素電極の右辺と重なるソース配線隣画素ソース配線との重なり面積がほぼ均等となるため、画素電極と自画素ソース配線との間で形成される寄生容量Csd1から、画素電極と隣画素ソース配線との間で形成される寄生容量をCsd2を差し引いた値、すなわち、Csd1-Csd2で示される値が各画素で均一化される。各画素電極間で、ソース配線12、22、32の影響により変動する電位の大きさに大きなズレはなくなるので、行方向に隣接する画素電極11a、21a、31a、又は、画素電極11b、21b、31b間で、それぞれ画素電位にバラツキが生じにくい。より詳細には、例えば、図1における画素電極21aを中心としてみると、画素電極21aが右側にずれた場合、画素電極21aとの間で形成される寄生容量の関係については、第二のソース配線22の第一の側辺部22aとの間で形成されるCsd1の値は小さく、第二のソース配線22の第二の側辺部22bとの間で形成されるCsd1の値は大きくなる。また、第一のソース配線12の第二の側辺部12bとの間で形成されるCsd2の値は小さく、第三のソース配線32の第一の側辺部32aとの間で形成されるCsd2の値は大きくなる。ドット反転駆動の場合、第一のソース配線12から供給される信号電圧と、第三のソース配線32から供給される信号電圧とは、同極性である。したがって、一つの画素電極21a単位で見れば、Csd1の合計値と、Csd2の合計値とは、均一化される。同様の原理で、画素電極21aが左側にずれた場合、画素電極21aとの間で形成される寄生容量の関係については、第二のソース配線22の第一の側辺部22aとの間で形成されるCsd1の値は大きく、第二のソース配線22の第二の側辺部22bとの間で形成されるCsd1の値は小さくなる。また、第一のソース配線12の第二の側辺部12bとの間で形成されるCsd2の値は大きく、第三のソース配線32の第一の側辺部32aとの間で形成されるCsd2の値は小さくなる。ドット反転駆動の場合、第一のソース配線12から供給される信号電圧と、第三のソース配線32から供給される信号電圧とは、同極性である。したがって、一つの画素電極21a単位で見れば、Csd1の値の合計値と、Csd2の値の合計値とは、均一化される。このように、実施形態1では、画素電極21aが右側にずれた場合と、画素電極21aが左側にずれた場合とのいずれの場合であっても、Csd1の値とCsd2の値とがほぼ等しくなるように調整されるので、画素電極が左右いずれにアライメントズレしたとしても、画素電位にバラつきが生じにくい。また、実施形態1では、列方向に隣接する二つの画素電極11a、11b、画素電極21a、21b、又は、画素電極31a、31bの間隙と重なるようにソース配線が配置されていないので、列方向のアライメントズレが起こったとしても、列方向に隣接する二つの画素電極11a、11b、画素電極21a、21b、又は、画素電極31a、31b間で画素電位にバラツキが生じにくい。したがって、実施形態1によれば、画素電極及びソース配線がいずれの方向にアライメントズレを起こしたとしても、画素電位にバラツキが生じにくいため、優れた表示品位を得ることができる。図2~4は、実施形態1の液晶表示装置が備える画素電極が有する極性を示す平面模式図である。図2は、ドット反転駆動であるときを示し、図3-1は、隣接する列間で極性が入れ変わるライン反転駆動であるときを示し、図3-2は、隣接する行間で極性が入れ変わるライン反転駆動であるときを示し、図4は、2Hドット反転駆動であるときを示す。実施形態1における画素電極の駆動方式としては、例えば、ドット反転駆動方式が挙げられる。ドット反転駆動は、液晶層を挟んで対向する位置にある対向基板が備える電極の電位Com電位をDC直流駆動とし、アクティブマトリクス基板におけるソース信号をAC交流駆動とするとともに、各画素電極に印加される信号の極性を市松模様状に正負反転させる駆動方法である。したがって、実施形態1の画素電極は、図2に示すように、行方向及び列方向のいずれにおいても、-、、-の順に極性が異なって配置されている。このような極性は、ソース配線と接続されたソースドライバを用いて変換することができる。ドット反転駆動によれば、フリッカの発生を効果的に抑制することができる。なお、実施形態1では、図3-1及び図3-2に示すように、行方向又は列方向のいずれか一方のラインのみで画素電極に印加される信号の極性が入れ替わるライン反転駆動方式を採用してもよい。また、図4に示すように、列方向では2画素単位で極性が入れ替わるとともに、行方向では1画素単位で極性が入れ替わる2Hドット反転駆動例えば、、、-、-を採用してもよい。実施形態1の構成によれば、隣り合う画素電極11が異なる極性を有する場合であっても表示品位を保つことが可能であるので、フリッカの発生を抑制するとともに、画素電極間の輝度が隣同士で異なることによる輝度ムラを防ぎ、かつ画素電極11a、21a、31a、又は、画素電極11b、21b、31b同士の隙間で起こる光漏れを防止してコントラスト比を向上させ、高品位の表示を得ることができる。実施形態1のアクティブマトリクス基板の構成について、より詳細に説明する。図5~7は、実施形態1の液晶表示装置が備えるアクティブマトリクス基板の一例実施例1~実施例3を示す平面模式図である。実施例1~実施例3においてアクティブマトリクス基板は、画素電極11a、11b及びソース配線12のほかに、ゲート配線13a、13b、保持容量配線CS配線14a、14b、ドレイン配線15a、15b等の各種配線、及び、スイッチング素子であるTFT薄膜トランジスタ17a、17bを有し、これらは、絶縁膜を介してそれぞれ異なる層に設けられている。TFT17a、17bは、シリコン等を材料とする半導体層と、ゲート電極、ソース電極及びドレイン電極の三つの電極とを有している。ゲート電極はゲート配線13a、13bと接続され、ソース電極はソース配線12と接続されている。ドレイン電極からは、ドレイン配線15a、15bが引き出されている。そして、絶縁膜のドレイン配線15a、15bと重なる位置にコンタクトホール16a、16bが設けられており、このコンタクトホール16a、16bを介して、ドレイン配線15a、15bと画素電極11a、11bとが接続されている。なお、これら各種配線は、全てがそれぞれ別の層に設けられる必要はなく、例えば、ゲート配線13a、13bとCS配線14a、14bとを同一材料を用いて同一層に形成する、又は、ソース配線12とドレイン配線15a、15bとを同一材料を用いて同一層に形成することができ、これにより、製造効率の向上が図れる。ソース配線12、ゲート配線13a、13b、CS配線14a、14b等の各種配線、及び、TFT17a、17bの各電極の構成としては、例えば、アルミニウムAl、銅Cu、クロムCr、チタンTi、タンタルTa、モリブデンMo等の比抵抗の低い材料を用いることができる。また、より具体的には、アルミニウムAlや銅Cuで構成される層と、これらの下面及び上面に窒化タンタルTaN、窒化チタンTiN、モリブデンMo等で構成される層を重ねた構造が挙げられる。画素電極11a、11bの構成としては、例えば、ITOインジウム酸化スズ、IZOインジウム酸化亜鉛等の透光性を有する金属酸化物のパターン膜が挙げられる。実施形態1のアクティブマトリクス基板においては、ソース配線とゲート配線とで囲まれた一つの領域につき一つの画素電極を配置し、一つのTFTに対し一つの画素電極を制御する形態であっても、ソース配線とゲート配線とで囲まれた一つの領域につき一つの副画素電極を配置し、一本のゲート配線によってゲート配線を挟んで両側に位置する副画素電極の両方を二つのTFTによって制御するいわゆるマルチ画素駆動方式の形態であってもよい。この場合、一つの画素電極が複数の副画素電極に分割して制御されることと同じことになるが、本発明の効果を得るためには、分割された副画素電極のそれぞれに対して、ソース配線の第一の側辺部、第二の側辺部、及び、横断部が形成される必要がある。実施形態1のアクティブマトリクス基板によれば、ソース配線又は画素電極に行方向のアライメントズレが起こったときであっても、一つの画素電極のエッジと、そのエッジに隣接するソース配線との距離が、画素電極の左辺と重なるソース配線自画素ソース配線と、画素電極の右辺と重なるソース配線隣画素ソース配線とでほぼ均等になる、又は、一つの画素電極に対し複数のソース配線がそれぞれ重なり合い、かつ画素電極の左辺と重なるソース配線自画素ソース配線と、画素電極の右辺と重なるソース配線隣画素ソース配線との重なり面積がほぼ均等となるため、画素電極と自画素ソース配線との間で形成される寄生容量Csd1から、画素電極と隣画素ソース配線との間で形成される寄生容量をCsd2を差し引いた値、すなわち、Csd1-Csd2で示される値が各画素で均等化される。そのため、グレー階調表示の場合には、輝度変化を抑制する効果を得ることができ、特に、電子ブック等、グレー階調表示のモードを有するアプリケーションにおいて好適に用いることができる。また、実施形態1のアクティブマトリクス基板によれば、ソース配線の大半が行方向に隣接する画素電極間に配置されており、Csdの値が小さくなるので、単色又は補色表示におけるCsdの影響による輝度ズレを抑制することができる。更に、実施形態1のアクティブマトリクス基板によれば、一つの画素電極に対し形成されるソース配線の横断部の数は一つであるので、開口率の低下を最小限に抑えることができる。更に、ソース配線の屈曲パターンを2画素単位としているため、1画素単位で形成している場合と比べ、画素電極を横断するソース配線の横断部の数を減らすことができるので、高開口率及び低容量化を行うことができる。図5は、実施例1のアクティブマトリクス基板の平面模式図である。図5に示すように、実施例1では、画素電極11a、11bのそれぞれは、矩形に対し三箇所のスリットが行方向に形成された形状を有している。これにより、画素電極11a、11bはそれぞれ全体として四つの領域に分けられるが、各領域は接続部を介して互いにつながっている。接続部は、画素電極11a、11bの一方の辺に沿って形成された部位と、画素電極11a、11bの他方の辺に沿って形成された部位とがあり、これらは列方向に交互に配置されるように形成されている。なお、実施例1では、CPA方式の液晶表示装置に適用する場合を想定しており、四つに分けられた各領域のそれぞれと重なる位置に、柱状又はホール状の配向制御用パターン18が配置できるように構成されている。実施例1では、TFT17a、17bは、画素電極11a、11bの真ん中のスリットの中に配置されている。すなわち、画素駆動用のスイッチング素子であるTFT17a、17bは、画素電極11a、11bの中心付近、すなわち、画素電極11a、11bの行方向の一辺の二等分線と列方向の一辺の二等分線とが交わる位置と重なるようにして配置されている。ソース配線12の第一側辺部12a、12d、及び、第二側辺部12b、12eは列方向に延伸されている。すなわち、第一の側辺部12a、12d及び第二の側辺部12b、12eは、互いに平行な関係にある。ゲート配線13a、13bは、行方向に延伸されており、ソース配線12の横断部12c、12fに沿って画素電極11a、11bの中央を横切るようにして配置されている。ゲート配線13a、13bの半導体層と重なる部分がTFT17a、17bのゲート電極の役割を果たし、一定のゲート電圧の下、ソース配線12とドレイン配線15a、15bとは接続される。このように、TFT17a、17bによって、ゲート配線13a、13bから送られてくるゲート電圧のタイミングにより、ソース配線12から送られてくる信号電圧を画素電極11a、11bに印加するタイミングを制御することができる。なお、TFT17a、17bをこのように配置することで、TFT17a、17b周辺の画素電極11a、11bのエッジの形状を偶数行と奇数行とで同じにすることができるので、画素電極の形状の違いによる画素電位のパラメータ変動を起こしにくい。実施例1においては、列方向に隣接する画素電極11a、11bの間隙と重なる位置に、CS配線14a、14bが行方向に延伸されている。CS配線14a、14bは、画素の中央部において絶縁膜を介してドレイン配線15a、15bと重畳して配置されており、ドレイン配線15a、15bとの間で一定量の保持容量を形成することができる。また、実施例1においてCS配線は、列方向に隣接する画素電極11a、11bの間隙からの光漏れを防止する役割も果たすため、コントラスト比の向上に寄与する。図6は、実施例2のアクティブマトリクス基板の平面模式図である。図6に示すように、実施例2では、画素電極11a、11bのそれぞれは、矩形に対し一箇所のスリットが行方向に形成された形状を有している。これにより、画素電極11a、11bはそれぞれ全体として二つの領域に分けられるが、各領域は接続部を介して互いにつながっている。また、画素電極11a、11bの一部からは配線が引き出されており、TFT17a、17bのドレイン配線15a、15bと重なる位置で幅広に形成されている。更に、この幅広に形成された領域において、画素電極11a、11bとドレイン配線15a、15bとは、絶縁膜中に設けられたコンタクトホール16a、16bを介して互いに接続されている。なお、実施例2では、CPA方式の液晶表示装置に適用する場合を想定しており、二つに分けられた各領域のそれぞれと重なる位置に点状の配向制御用パターン例えば、柱状の誘電体突起物、ホール等18が配置できるように構成されている。ソース配線12の第一側辺部12a、12d、及び、第二側辺部12b、12eは列方向に延伸されており、横断部12c、12fは、画素電極11a、11bの中央を横切るようにして配置されている。ゲート配線13a、13bは、画素電極11a、11bの上端付近と重なる位置に、行方向に伸びて配置されている。ゲート配線13a、13bの半導体層と重なる部分がTFT17a、17bのゲート電極の役割を果たし、一定のゲート電圧の下、ソース配線12とドレイン配線15a、15bとは接続される。このように、TFT17a、17bによって、ゲート配線13a、13bから送られてくるゲート電圧のタイミングにより、ソース配線12から送られてくる信号電圧を画素電極11a、11bに印加するタイミングを制御することができる。実施例2においては、ゲート配線13a、13bの行間にCS配線14a、14bが行方向に延伸されている。CS配線14a、14bは、絶縁膜を介してドレイン配線15a、15bと重畳して配置されており、ドレイン配線15a、15bとの間で一定量の保持容量を形成することができる。実施例2においては、列方向に隣接する画素電極11a、11bの間隙、及び、画素電極11a、11bからの引き出し配線と重なる位置に、CS配線14a、14bが行方向に延伸されている。CS配線14a、14bは、列方向に隣接する画素電極11a、11bの間隙と重なる位置において絶縁膜を介してドレイン配線15a、15bと重畳して配置されており、ドレイン配線15a、15bとの間で一定量の保持容量を形成することができる。また、実施例2においてCS配線14a、14b、ドレイン電極15a、15bは、列方向に隣接する画素電極11a、11bの間隙、及び、画素電極11a、11bからの引き出し配線からの光漏れを防止する役割も果たすため、コントラスト比の向上に寄与する。図7は、実施例3のアクティブマトリクス基板の平面模式図である。図7に示すように、実施例3では、画素電極11a、11bのそれぞれは、矩形に対し一箇所のスリットが行方向に形成された形状を有している。これにより、画素電極11a、11bはそれぞれ全体として二つの領域に分けられるが、各領域は接続部を介して互いにつながっている。なお、実施例3では、CPA方式の液晶表示装置に適用する場合を想定しており、二つに分けられた各領域のそれぞれと重なる位置に点状の配向制御用パターン例えば、柱状の誘電体突起物、ホール等18が配置できるように構成されている。実施例3では、TFT17a、17bは、画素電極11a、11bのスリットの中に配置されている。すなわち、画素駆動用のスイッチング素子であるTFT17a、17bは、画素電極11a、11bの中心付近、すなわち、画素電極11a、11bの行方向の一辺の二等分線と列方向の一辺の二等分線とが交わる位置と重なるようにして配置されている。ソース配線12の第一側辺部12a、12d、及び、第二側辺部12b、12eは列方向に延伸されている。ゲート配線13a、13bは、行方向に延伸されており、ソース配線12の横断部12c、12fに沿って画素電極11a、11bの中央を横切るようにして配置されている。ゲート配線13a、13bの半導体層と重なる部分がTFT17a、17bのゲート電極の役割を果たし、一定のゲート電圧の下、ソース配線12とドレイン配線15a、15bとは接続される。このように、TFT17a、17bによって、ゲート配線13a、13bから送られてくるゲート電圧のタイミングにより、ソース配線12から送られてくる信号電圧を画素電極11a、11bに印加するタイミングを制御することができる。実施例3においては、列方向に隣接する画素電極11a、11bの間隙と重なる位置に、CS配線14a、14bが行方向に延伸されている。また、CS配線14a、14bは、画素の中央部において絶縁膜を介してドレイン配線15a、15bと重畳して配置されており、ドレイン配線15a、15bとの間で一定量の保持容量を形成することができる。また、実施例3においてCS配線は、列方向に隣接する画素電極11a、11bの間隙からの光漏れを防止する役割も果たすため、コントラスト比の向上に寄与する。図8~19は、実施形態1の液晶表示装置の斜視模式図であり、液晶分子の配向方式によってそれぞれ区別されている。図8及び図9は、TNモードの液晶表示装置であり、図10及び図11は、VAモードの液晶表示装置であり、図12及び図13は、IPSモードの液晶表示装置であり、図14及び図15は、TBAモードの液晶表示装置であり、図16及び図17は、CPAモードの液晶表示装置であり、図18及び図19は、MVAモードの液晶表示装置である。本発明の液晶表示装置はこれらいずれの方式に対しても適用することができる。図8、図10、図12、図14、図16、図18は、電圧無印加状態での液晶分子の配向をそれぞれ示し、図9、図11、図13、図15、図17、図19は、閾値以上の電圧印加状態での液晶分子の配向をそれぞれ示している。図8~19に示すように、実施形態1の液晶表示装置は、画素電極、TFT等を備えるアクティブマトリクス基板1、及び、対向基板2からなる一対の基板と、これら一対の基板に挟持された液晶層3とを有する液晶表示パネルを備えている。一対の基板のそれぞれの液晶層3と逆側の面上には、偏光板4、5がそれぞれ貼り付けられている。アクティブマトリクス基板側の偏光板4の偏光軸の向きと、対向基板側の偏光板5の偏光軸の向きは、互いに直交しており、いわゆるクロスニコル配置となっている。液晶層3内には、それぞれポジ型正の誘電異方性を有する、又は、ネガ型負の誘電異方性を有する液晶材料6が充填されている。図8及び図9に示すようにTNモードの液晶表示装置では、液晶層3中にポジ型の液晶材料6が充填されており、一対の基板1、2のそれぞれに、互いに対になる電極が形成されている。電圧無印加時には、配向膜の影響により基板面近くの液晶分子は基板面に対して水平な方向に配向し、一方の基板1から他方の基板2に向かうにつれ、面内方向にねじれている。これにより、一方の基板1に近接する液晶分子の長軸と、他方の基板2に近接する液晶分子の長軸とは、基板1、2面に対して法線方向から見たときに、略90°の角度をなす。一方、電圧印加時には、各液晶分子6は、基板1、2面に対して垂直の方向に向かって傾斜する。図10及び図11に示すように、VAモードの液晶表示装置では、液晶層3中にネガ型の液晶材料6が充填されており、一対の基板1、2のそれぞれに、互いに対になる電極が形成されている。電圧無印加時には、配向膜の影響により基板1、2面近くの液晶分子6は基板面に対して垂直な方向に配向しており、電圧印加時には、各液晶分子6は、基板1、2面に対して水平な方向に向かって傾斜する。図12及び図13に示すように、IPSモードの液晶表示装置では、液晶層3中にポジ型の液晶材料6が充填されており、一対の基板1、2のいずれか一方に、互いに対になる電極が形成されている。電圧無印加時には、配向膜の影響により基板1、2面近くの液晶分子6は基板面に対して水平な方向に配向している。一方、電圧印加時には、各液晶分子6は、傾斜角は維持したまま面内方向に回転する。図14及び図15に示すように、TBAモードの液晶表示装置では、液晶層3中にポジ型の液晶材料6が充填されており、一対の基板1、2のいずれか一方に、互いに対になる電極が形成されている。電圧無印加時には、配向膜の影響により基板1、2面近くの液晶分子6は基板面に対して垂直な方向に配向しており、電圧印加時には、基板面に対してアーチを描くように配向する。図16及び図17に示すように、CPAモードの液晶表示装置では、液晶層3中にネガ型の液晶材料6が充填されており、一対の基板1、2のそれぞれに、互いに対になる電極が形成されている。また、一対の基板1、2のいずれか一方又は両方の基板表面に、点状の配向制御用パターン例えば、柱状の誘電体突起物、ホール等18が形成されている。電圧無印加時には、配向膜の影響により基板1、2面近くの液晶分子6は基板1、2面に対して垂直な方向に配向し、電圧印加時には、液晶分子6が配向制御用パターン18を中心として放射状に配向する。図18及び図19に示すように、MVAモードの液晶表示装置では、液晶層3中にネガ型の液晶材料6が充填されており、一対の基板1、2のそれぞれに、互いに対になる電極が形成されている。また、一対の基板1、2のいずれか一方又は両方の基板表面に、線状の配向制御用パターン例えば、壁状の誘電体突起物、スリット等19が形成されている。電圧無印加時には、配向膜の影響により基板面近くの液晶分子6は基板1、2面に対して垂直な方向に配向し、電圧印加時には、液晶分子6が配向制御用パターン19に向かって横並びに配向する。実施形態1の液晶表示装置は、これらいずれの配向モードにも適用することが可能であるが、TNモード又はCPAモードを採用する場合には、画素電極の形状が略矩形である本形態に好適に用いられる。実施形態2実施形態2は、本発明のアクティブマトリクス基板を適用した本発明の液晶表示装置の一例である。実施形態2の液晶表示装置は、画素電極の形状が略矩形ではなく、略V字状である、すなわち、1回の折れ曲がり構造を有していること以外は、実施形態1の液晶表示装置と同様である。図20は、実施形態2の液晶表示装置が備えるアクティブマトリクス基板の画素電極とソース配線との配置関係を示す平面模式図である。実施形態2において画素電極11a、11b、21a、21b、31a、31bの形状は、略くの字状半回転したV字状である。ソース配線12、22、32は、一部が行方向に隣接する2つの画素電極の間隙と重なるようにして形成されている。また、ソース配線12、22、32は、屈曲点を有し、その屈曲点を境に横断部が形成され、横断部が画素電極11a、11b、21a、21b、31a、31bを横切るように形成されている。このように、ソース配線12、22、32は、全体としてジグザグ形状を有している。より詳しくは、例えば、ソース配線12は、画素電極11a、11bの一辺に沿って列方向に延伸された第一の側辺部12a、12dと、画素電極11a、11bの他辺に沿って列方向に延伸された第二の側辺部12b、12eと、第一の側辺部12a、12dと第二の側辺部12b、12eとをつなぐ横断部12c、12fとを有し、これらの各部位は、一つの画素電極11a、11bにつきそれぞれ一つずつ設けられた構成となっている。横断部12c、12fは、11a、11bの各画素電極の列方向の一辺の二等分線と重なる位置に形成されており、第一の側辺部の長さと、第二の側辺部の長さとはほぼ一致している。実施形態2では、第一の側辺部12a、12d及び第二の側辺部12b、12eは平行でなく、互いの延長線が角度をもつことになる。なお、第二のソース配線22及び第三のソース配線32においても、同様のパターンで、第一の側辺部22a、32a、22d、32d、第二の側辺部22b、22e、32b、32e、及び、横断部22c、22f、32c、32fが形成されている。実施形態2のソース配線の配置構成によれば、各画素電極間で、ソース配線12、22、32の影響により変動する電位の大きさに大きなズレはなくなるので、行方向に隣接する画素電極11a、21a、31a、又は、画素電極11b、21b、31b間で、それぞれ画素電位にバラツキが生じにくい。また、列方向に隣接する二つの画素電極11a、11b、画素電極21a、21b、又は、画素電極31a、31bの間隙と重なるようにソース配線が配置されていないので、列方向のアライメントズレが起こったとしても、列方向に隣接する二つの画素電極11a、11b、画素電極21a、21b、又は、画素電極31a、31b間で画素電位にバラツキが生じにくい。実施形態2の液晶表示装置は、上述のいずれの配向モードにも適用することが可能であるが、画素電極が略くの字状半回転したV字状を有しているため、特に、IPSモード、VAモード、MVAモード及びTBAモードに好適に用いることで、視角特性の向上及び高開口率をより行うことができる。実施形態3実施形態3は、本発明のアクティブマトリクス基板を適用した本発明の液晶表示装置の一例である。実施形態3の液晶表示装置は、画素電極の形状が略矩形ではなく、略W字状である、すなわち、3回の折れ曲がり構造を有しているくの字が2段であること以外は、実施形態1の液晶表示装置と同様である。図21は、実施形態3の液晶表示装置が備えるアクティブマトリクス基板の画素電極とソース配線との配置関係を示す平面模式図である。実施形態3において画素電極11a、11b、21a、21b、31a、31bの形状は、略くの字が列方向に二つ並んだ形状半回転したW字状である。ソース配線12、22、32は、一部が行方向に隣接する2つの画素電極の間隙と重なるようにして形成されている。また、ソース配線12、22、32は、屈曲点を有し、その屈曲点を境に横断部が形成され、横断部が画素電極11a、11b、21a、21b、31a、31bを横切るように形成されている。このように、ソース配線12、22、32は、全体としてジグザグ形状を有している。より詳しくは、例えば、ソース配線12は、画素電極11a、11bの一辺に沿って列方向に延伸された第一の側辺部12a、12dと、画素電極11a、11bの他辺に沿って列方向に延伸された第二の側辺部12b、12eと、第一の側辺部12a、12dと第二の側辺部12b、12eとをつなぐ横断部12c、12fとを有し、これらの各部位は、一つの画素電極11a、11bにつきそれぞれ一つずつ設けられた構成となっている。横断部12c、12fは、各画素電極11a、11bの列方向の一辺の二等分線と重なる位置に形成されており、第一の側辺部の長さと、第二の側辺部の長さとはほぼ一致している。実施形態3では、第一の側辺部12a、12d及び第二の側辺部12b、12eは、いずれもくの字状半回転したV字状である。なお、第二のソース配線22及び第三のソース配線32においても、同様のパターンで、第一の側辺部22a、32a、22d、32d、第二の側辺部22b、22e、32b、32e、及び、横断部22c、22f、32c、32fが形成されている。実施形態3のソース配線の配置構成によれば、各画素電極間で、ソース配線12、22、32の影響により変動する電位の大きさに大きなズレはなくなるので、行方向に隣接する画素電極11a、21a、31a、又は、画素電極11b、21b、31b間で、それぞれ画素電位にバラツキが生じにくい。また、列方向に隣接する二つの画素電極11a、11b、画素電極21a、21b、又は、画素電極31a、31bの間隙と重なるようにソース配線が配置されていないので、列方向のアライメントズレが起こったとしても、列方向に隣接する二つの画素電極11a、11b、画素電極21a、21b、又は、画素電極31a、31b間で画素電位にバラツキが生じにくい。実施形態3の液晶表示装置は、上述のいずれの配向モードにも適用することが可能であるが、略くの字が列方向に二つ並んだ形状半回転したW字状を有しているため、特に、IPSモード、VAモード、MVAモード及びTBAモードに好適に用いることで、視角特性の向上及び高開口率をより行うことができる。実施形態4実施形態4は、本発明のアクティブマトリクス基板を適用した本発明の液晶表示装置の一例である。実施形態4の液晶表示装置は、画素電極を横断するソース配線の横断部の数が一本ではなく二本であること以外は、実施形態1の液晶表示装置と同様である。すなわち、実施形態4における画素電極の形状は、略矩形である。図22は、実施形態4の液晶表示装置が備えるアクティブマトリクス基板の画素電極とソース配線との配置関係を示す平面模式図である。ソース配線12、22、32は、一部が行方向に隣接する2つの画素電極の間隙と重なるようにして形成されている。また、ソース配線12、22、32は、屈曲点を有し、その屈曲点を境に横断部が形成され、横断部が画素電極11a、21a、31aを横切るように形成されている。このように、ソース配線12、22、32は、全体としてジグザグ形状を有している。より詳しくは、例えば、ソース配線12は、画素電極11aの一辺に沿って列方向に延伸された第一の側辺部12aと、画素電極11aの他辺に沿って列方向に延伸された第二の側辺部12bと、第一の側辺部12aと第二の側辺部12bとをつなぐ横断部12cとを有し、これらの各部位は、一つの画素電極11aにつきそれぞれ二つずつ設けられた構成となっている。横断部12cは、各画素電極11aの列方向の一辺を略均等に三つに分けられるように形成されており、第一の側辺部の長さの合計と、第二の側辺部の長さの合計とはほぼ一致している。実施形態4では、第一の側辺部12a及び第二の側辺部12bは、互いに平行な関係にある。なお、第二のソース配線22及び第三のソース配線32においても、同様のパターンで、第一の側辺部22a、32a、第二の側辺部22b、32b及び、横断部22c、32cが形成されている。実施形態4のソース配線の配置構成によれば、各画素電極間で、ソース配線12、22、32の影響により変動する電位の大きさに大きなズレはなくなるので、行方向に隣接する画素電極11a、21a、31a間で、それぞれ画素電位にバラツキが生じにくい。また、列方向に隣接する二つの画素電極の間隙と重なるようにソース配線が配置されていないので、列方向のアライメントズレが起こったとしても、列方向に隣接する二つの画素電極間で画素電位にバラツキが生じにくい。特に、実施形態4では、一つの画素電極11aに対して、第一の側辺部12aは二つ形成されているので、開口率の点では実施形態1には及ばないものの、画素電極と自画素ソース配線との間で形成される寄生容量Csd1の値が、二箇所によって形成される第一のCsd1第二のCsd1≒Csd2ので、Csd1-Csd2で示される値をほぼゼロにすることができる。実施形態4の液晶表示装置は、これらいずれの配向モードにも適用することが可能であるが、TNモード又はCPAモードを採用する場合には、画素電極の形状が略矩形である本形態に好適に用いられる。実施形態5実施形態5は、本発明のアクティブマトリクス基板を適用した本発明の液晶表示装置の一例である。実施形態5の液晶表示装置は、画素電極を横断するソース配線の横断部の数が一本ではなく二本であること以外は、実施形態3の液晶表示装置と同様である。すなわち、実施形態5における画素電極の形状は、略W字状である。図23は、実施形態5の液晶表示装置が備えるアクティブマトリクス基板の画素電極とソース配線との配置関係を示す平面模式図である。ソース配線12、22、32は、一部が行方向に隣接する2つの画素電極の間隙と重なるようにして形成されている。また、ソース配線12、22、32は、屈曲点を有し、その屈曲点を境に横断部が形成され、横断部が画素電極11a、21a、31aを横切るように形成されている。このように、ソース配線12、22、32は、全体としてジグザグ形状を有している。より詳しくは、例えば、ソース配線12は、画素電極11aの一辺に沿って列方向に延伸された第一の側辺部12aと、画素電極11aの他辺に沿って列方向に延伸された第二の側辺部12bと、第一の側辺部12aと第二の側辺部12bとをつなぐ横断部12c、12eとを有し、これらの各部位は、一つの画素電極につきそれぞれ二つずつ設けられた構成となっている。横断部12c、12eは、各画素電極11aの列方向の一辺を略均等に三つに分けられるように形成されており、第一の側辺部の長さの合計と、第二の側辺部の長さの合計とはほぼ一致している。実施形態5では、第一の側辺部側辺部12a又は第二の側辺部12bの一方のみが、くの字状半回転したV字状である。また、一つの画素電極11aに対して、第一の側辺部12aはそれぞれ二つずつ形成されることになる。なお、第二のソース配線22及び第三のソース配線32においても、同様のパターンで、第一の側辺部22a、32a、第二の側辺部22b、32b及び、横断部22c、22e、32c、32eが形成されている。実施形態5のソース配線の配置構成によれば、各画素電極間で、ソース配線12、22、32の影響により変動する電位の大きさに大きなズレはなくなるので、行方向に隣接する画素電極11a、21a、31a間で、それぞれ画素電位にバラツキが生じにくい。また、列方向に隣接する二つの画素電極の間隙と重なるようにソース配線が配置されていないので、列方向のアライメントズレが起こったとしても、列方向に隣接する二つの画素電極間で画素電位にバラツキが生じにくい。特に、実施形態5では、一つの画素電極11aに対して、第一の横断部12cは二本形成されているので、開口率の点では実施形態1には及ばないものの、画素電極と自画素ソース配線との間で形成される寄生容量Csd1の値が、二箇所によって形成される第一のCsd1第二のCsd1≒Csd2ので、Csd1-Csd2で示される値をほぼゼロにすることができる。また、横断部の本数を偶数本にすることで、列方向に並ぶ画素毎に、電極、配線、薄膜トランジスタ等のパターンを変える必要がなく、全ての画素で同じパターンを作製することが可能となるので、画素電位のパラメータのバラツキや、液晶分子の配向状態のバラツキを抑制しやすくなる。実施形態5の液晶表示装置は、上述のいずれの配向モードにも適用することが可能であるが、略くの字が列方向に二つ並んだ形状半回転したW字状を有しているため、特に、IPSモード、VAモード、MVAモード及びTBAモードに用いることで、視角特性の向上及び開口率の向上をより行うことができる。実施形態6実施形態6は、本発明のアクティブマトリクス基板を適用した本発明の液晶表示装置の一例である。実施形態6の液晶表示装置は、画素電極の側辺部の一部が輪っか形状となっており、全体として梯子状になっていること以外は、実施形態1の液晶表示装置と同様である。すなわち、実施形態6における画素電極の形状は、略矩形である。図24は、実施形態6の液晶表示装置が備えるアクティブマトリクス基板の画素電極とソース配線との配置関係を示す平面模式図である。ソース配線12、22、32は、一部が行方向に隣接する2つの画素電極の間隙と重なるようにして形成されている。また、ソース配線12、22、32は、屈曲点を有し、その屈曲点を境に横断部が形成され、横断部が画素電極11a、11b、21a、21b、31a、31bを横切るように形成されている。このように、ソース配線12、22、32は、全体としてジグザグ形状を有している。より詳しくは、ソース配線12は、画素電極11a、11bの一辺に沿って列方向に延伸された第一の側辺部12a、12dと、画素電極11a、11bの他辺に沿って列方向に延伸された第二の側辺部12b、12eと、第一の側辺部12a、12dと第二の側辺部12b、12eとをつなぐ横断部12c、12fとを有し、これらの各部位は、一つの画素電極につきそれぞれ一つずつ設けられた構成となっている。なお、第二のソース配線22及び第三のソース配線32においても、同様のパターンで、第一の側辺部22a、32a、22d、32d、第二の側辺部22b、22e、32b、32e、及び、横断部22c、22f、32c、32fが形成されている。実施形態6では、ソース配線が分岐点を境に二つに分かれ、他の分岐点を境に一つに結合されている。このようにして形成された輪っか形状は、画素電極一つに対し一つずつ設けられている。すなわち、第一の側辺部12a、12d、及び、第二の側辺部12b、12eのいずれか一方が、輪っか形状を有し、全体として一本のソース配線12が梯子状となっている。実施形態6によれば、行方向のアライメントズレが起こったとしても、そもそも画素電極とソース配線との重なり面積が、行方向に隣接する画素電極間で均一化されるので、画素電位にバラツキが生じにくい。また、ソース配線の全体を画素電極と重畳させ、行方向に隣接する画素電極の間隙を横断する形態と比べて、開口率の低下を抑制することができる。実施形態6のソース配線の配置構成によれば、各画素電極間で、ソース配線12、22、32の影響により変動する電位の大きさに大きなズレはなくなるので、行方向に隣接する画素電極11a、21a、31a、又は、画素電極11b、21b、31b間で、それぞれ画素電位にバラツキが生じにくい。また、列方向に隣接する二つの画素電極11a、11b、画素電極21a、21b、又は、画素電極31a、31bの間隙と重なるようにソース配線が配置されていないので、列方向のアライメントズレが起こったとしても、列方向に隣接する二つの画素電極11a、11b、画素電極21a、21b、又は、画素電極31a、31b間で画素電位にバラツキが生じにくい。特に、実施形態6によれば、行方向のアライメントズレが起こったとしても、そもそも画素電極とソース配線との重なり面積が、行方向に隣接する画素電極間で均一化されるので、画素電位にバラツキが生じにくい。また、ソース配線の大半を画素電極と重畳させ、行方向に隣接する画素電極の間隙を横断する形態と比べて、開口率の低下を抑制することができる。実施形態6の液晶表示装置は、これらいずれの配向モードにも適用することが可能であるが、TNモード又はCPAモードを採用する場合には、画素電極の形状が略矩形である本形態に好適に用いられる。実施形態7実施形態7は、本発明のアクティブマトリクス基板を適用した本発明の液晶表示装置の一例であり、実施形態1~6のいずれにも適用することができる。図25は、実施形態7の液晶表示装置が備えるアクティブマトリクス基板の画素電極とソース配線との配置関係を示す平面模式図である。図25は実施形態1に順じた形態を示しているが、実施形態2~6のいずれに順じて作製してもよい。ソース配線12、22、32は、一部が行方向に隣接する2つの画素電極の間隙と重なるようにして形成されている。また、ソース配線12、22、32は、屈曲点を有し、その屈曲点を境に横断部が形成され、横断部が画素電極11a、11b、21a、21b、31a、31bを横切るように形成されている。このように、ソース配線12、22、32は、全体としてジグザグ形状を有している。実施形態7においては、ソース配線の横断部12c、22c、32c、12f、22f、32fが、インジウム酸化スズITO、インジウム酸化亜鉛IZO等の透光性を有する材料で構成されている。一方、第一の側辺部12a、22a、32a、12d、22a、32d、及び、第二の側辺部12b、12e、22b、22e、32b、32eは、アルミニウムAl、銅Cu、クロムCr、チタンTi、タンタルTa、モリブデンMo等の比抵抗の低い材料や、これらの窒化物、あるいは、これらの層を積層した構造となっている。第一の側辺部12a、12d、22a、22d、32a、32d及び第二の側辺部12b、12e、22b、22e、32b、32eと、横断部12c、12f、22c、22f、32c、32fとの接続点においては、いずれか一方が他方の上に直接積層されたものであっても、絶縁膜を介してそれぞれが異なる層に設けられ、かつ絶縁膜内のコンタクトホールを介して、これらが接続されたものであってもよい。これによって、実施形態1~6の場合と比べて、高い開口率を得るとともに、配線遅延についてもほとんど影響がないので、より優れた表示特性をもつ液晶表示装置を得ることができる。なお、本願は、2010年5月24日に出願された日本国特許出願2010-118734号を基礎として、パリ条約ないし移行する国における法規に基づく優先権を主張するものである。該出願の内容は、その全体が本願中に参照として組み込まれている。