パケットのヘッダ及びペイロードから計算される巡回冗長検査CRC値を誤り検出符号FCSとして前記パケットの末尾に付与し、前記FCSを用いた前記パケットの誤り検出を、前記パケットが入力されてから出力されるまでの過程で複数回行う伝送装置であって、パケットの誤り検出を行う1以上の誤り検出回路と、パケットの誤り検出に加えて誤りを含むパケットの廃棄を行う誤り廃棄回路とを備え、前記誤り検出回路は、入力されるパケットのCRC値算出の過程において、前記パケットのメモリ領域への蓄積及び保持を行わずに、前記パケットの転送を行い、前記パケットの誤り検出処理の結果を示す情報を前記パケットに追加する機能を有し、前記誤り廃棄回路は、入力されるパケットの誤りの有無を、前記パケットのFCSの確認結果及び前記誤り検出回路で追加された前記パケットの誤り検出処理の結果を示す情報から判断し、前記パケットに誤りが含まれる場合に前記パケットの廃棄を行う機能を有することを特徴とする伝送装置。請求項1記載の伝送装置であって、前記パケットに対して行う複数回n回の誤り検出の処理のうち、1回目からn-1回目までの誤り検出の処理を前記1以上のそれぞれの誤り検出回路によって行い、n回目の誤り検出の処理を前記誤り廃棄回路によって行うことを特徴とする伝送装置。請求項2記載の伝送装置であって、1回目の誤り検出の処理を行う前記誤り検出回路は、パケットの誤り検出処理の結果を示す情報の前記パケットへの追加を、前記パケットの誤り検出の結果を示すビット列としての廃棄フラグ領域を設け、該領域内に前記誤り検出処理の結果を示す情報を格納することにより行う誤り検出廃棄フラグ付与回路であり、2回目からn-1回目の誤り検の出処理を行う前記誤り検出回路は、廃棄フラグ領域を含むパケットが入力され、前記廃棄フラグ領域により前記パケットの誤りありが示されるとき、前記パケットの廃棄フラグ領域の透過を行い、前記廃棄フラグ領域により前記パケットの誤りなしが示されるとき、自誤り検出回路における前記パケットの誤り検出結果を元に前記廃棄フラグ領域の編集を行う誤り検出廃棄フラグ編集回路であることを特徴とする伝送装置。請求項3記載の伝送装置であって、前記誤り検出廃棄フラグ付与回路は、前記パケットへの廃棄フラグ領域を、前記パケットのペイロード末尾の直後に付与することを特徴とする伝送装置。パケットのヘッダ及びペイロードから計算される巡回冗長検査CRC値を誤り検出符号FCSとして前記パケットの末尾に付与し、前記FCSを用いた前記パケットの誤り検出を、前記パケットが入力されてから出力されるまでの過程で複数回行う伝送装置を複数備えて構成される伝送網システムであって、前記伝送装置は、パケットの誤り検出を行う1以上の誤り検出回路と、パケットの誤り検出に加えて誤りを含むパケットの廃棄を行う0以上の誤り廃棄回路とを備え、前記誤り検出回路は、入力されるパケットのCRC値算出の過程において、前記パケットのメモリ領域への蓄積及び保持を行わずに、前記パケットの転送を行い、前記パケットの誤り検出処理の結果を示す情報を前記パケットに追加する機能を有し、前記誤り廃棄回路は、入力されるパケットの誤りの有無を、前記パケットのFCSの確認結果及び前記誤り検出回路で追加された前記パケットの誤り検出処理の結果を示す情報から判断し、前記パケットに誤りが含まれる場合に前記パケットの廃棄を行う機能を有し、前記伝送網内に伝送するパケットについての誤り検出の処理を、前記1以上の前記誤り検出回路のみによって行い、前記パケットに誤りが含まれる場合もパケットの廃棄を行わず、また、前記伝送網外に伝送するパケットについての誤り検出の処理を、前記伝送装置内で最後に前記誤り廃棄回路によって行い、前記パケットに誤りが含まれていた場合、前記パケットの廃棄を行うことを特徴とする伝送網システム。請求項5記載の伝送網システムであって、前記伝送装置の1以上の誤り検出回路は、廃棄フラグ領域を含むパケットが入力され、前記廃棄フラグ領域により前記パケットの誤りありが示されるとき、前記パケットの廃棄フラグ領域の透過を行い、前記廃棄フラグ領域により前記パケットの誤りなしが示されるとき、自誤り検出回路における前記パケットの誤り検出結果を元に前記廃棄フラグ領域の編集を行う誤り検出廃棄フラグ編集回路であり、前記伝送網から伝送され前記伝送網に伝送するパケットについて行う1回以上の誤り検出の処理の全てを、前記1以上の誤り検出廃棄フラグ編集回路によって行うことを特徴とする伝送網システム。請求項5または6記載の伝送網システムであって、前記伝送装置は、前記伝送網外から伝送され前記伝送網内に伝送するパケットについて行う1回以上の誤り検出の処理のうち、1回目の誤り検出の処理を前記誤り検出廃棄フラグ付与回路によって行い、その他の0回以上の誤り検出の処理を前記誤り検出廃棄フラグ編集回路によって行うことを特徴とする伝送網システム。請求項5ないし7のうちいずれか1記載の伝送網システムであって、前記伝送装置は、前記伝送網から伝送され前記伝送網外に伝送するパケットについて行う1回以上n回の誤り検出の処理のうち、1回目からn-1回目の誤り検出の処理を前記誤り検出廃棄フラグ編集回路によって行い、n回目の誤り検出の処理を前記誤り廃棄回路によって行うことを特徴とする伝送網システム。請求項5ないし8のうちいずれか1記載の伝送網システムであって、前記伝送装置は、前記伝送網外から伝送され前記伝送網に伝送するパケットについて行う1回以上n回の誤り検出の処理のうち、1回目の誤り検出の処理を前記誤り検出廃棄フラグ付与回路によって行い、2回目からn-1回目の誤り検出の処理を前記誤り検出廃棄フラグ編集回路によって行い、n回目の誤り検出の処理を前記誤り廃棄回路によって行うことを特徴とする伝送網システム。請求項5ないし9のうちいずれか1記載の伝送網システムであって、前記伝送装置の前記誤り検出廃棄フラグ付与回路は、前記パケットへの廃棄フラグ領域を、前記パケットのペイロード末尾の直後に付与することを特徴とする伝送網システム。パケットのヘッダから計算される巡回冗長検査CRC値をヘッダ誤り検出符号ヘッダFCSとして前記パケットのヘッダとペイロードとの間に挿入し、前記ヘッダFCSを用いた前記パケットの誤り検出を、前記パケットが入力されてから出力されるまでの過程で複数回行う伝送装置であって、パケットの誤り検出を行う1以上の誤り検出回路と、パケットの誤り検出に加えて誤りを含むパケットの廃棄を行う誤り廃棄回路とを備え、前記誤り検出回路は、入力されるパケットのCRC値算出の過程において、前記パケットのメモリ領域への蓄積及び保持を行わずに、前記パケットの転送を行い、前記パケットの誤り検出処理の結果を示す情報を前記パケットに追加する機能を有し、前記誤り廃棄回路は、入力されるパケットの誤りの有無を、前記パケットのヘッダFCSの確認結果及び前記誤り検出回路で追加された前記パケットの誤り検出処理の結果を示す情報から判断し、前記パケットに誤りが含まれる場合に前記パケットの廃棄を行う機能を有することを特徴とする伝送装置。請求項11記載の伝送装置であって、前記パケットに対して行う複数回n回の誤り検出の処理のうち、1回目からn-1回目までの誤り検出の処理を前記1以上のそれぞれの誤り検出回路によって行い、n回目の誤り検出の処理を前記誤り廃棄回路によって行うことを特徴とする伝送装置。請求項12の伝送装置であって、1回目の誤り検出の処理を行う前記誤り検出回路は、パケットの誤り検出処理の結果を示す情報の前記パケットへの追加を、前記パケットの誤り検出の結果を示すビット列としての廃棄フラグ領域を設け、該領域内に前記誤り検出処理の結果を示す情報を格納することにより行う誤り検出廃棄フラグ付与回路であり、2回目からn-1回目の誤り検の出処理を行う前記誤り検出回路は、廃棄フラグ領域を含むパケットが入力され、前記廃棄フラグ領域により前記パケットの誤りありが示されるとき、前記パケットの廃棄フラグ領域の透過を行い、前記廃棄フラグ領域により前記パケットの誤りなしが示されるとき、自誤り検出回路における前記パケットの誤り検出結果を元に前記廃棄フラグ領域の編集を行う誤り検出廃棄フラグ編集回路であることを特徴とする伝送装置。請求項13記載の伝送装置であって、前記誤り検出廃棄フラグ付与回路は、前記パケットへの廃棄フラグ領域を、前記パケットのヘッダとペイロードとの間に付与することを特徴とする伝送装置。パケットのヘッダ及びペイロードから計算される巡回冗長検査CRC値を誤り検出符号FCSとして前記パケットの末尾に付与し、前記FCSを用いた前記パケットの誤り検出を、前記パケットが入力されてから出力されるまでの過程で複数回行う伝送装置を複数備えて構成される伝送網システムであって、前記伝送装置は、パケットの誤り検出を行う1以上の誤り検出回路と、パケットの誤り検出に加えて誤りを含むパケットの廃棄を行う誤り廃棄回路とを備え、前記誤り検出回路は、入力されるパケットのCRC値算出の過程において、前記パケットのメモリ領域への蓄積及び保持を行わずに、前記パケットの転送を行い、前記パケットの誤り検出処理の結果を示す情報を前記パケットに追加する機能を有し、前記誤り廃棄回路は、入力されるパケットの誤りの有無を、前記パケットのヘッダFCSの確認結果及び前記誤り検出回路で追加された前記パケットの誤り検出処理の結果を示す情報から判断し、前記パケットに誤りが含まれる場合に前記パケットの廃棄を行う機能を有し、前記伝送装置は、前記伝送網内に伝送するパケットについての誤り検出の処理を、前記1以上の前記誤り検出回路のみによって行い、前記パケットに誤りが含まれる場合もパケットの廃棄を行わず、また、前記伝送網外に伝送するパケットについての誤り検出の処理を、前記伝送装置内で最後に前記誤り廃棄回路によって行い、前記パケットに誤りが含まれていた場合、前記パケットの廃棄を行うことを特徴とする伝送網システム。請求項15記載の伝送網システムであって、前記伝送装置の1以上の誤り検出回路は、廃棄フラグ領域を含むパケットが入力され、前記廃棄フラグ領域により前記パケットの誤りありが示されるとき、前記パケットの廃棄フラグ領域の透過を行い、前記廃棄フラグ領域により前記パケットの誤りなしが示されるとき、自誤り検出回路における前記パケットの誤り検出結果を元に前記廃棄フラグ領域の編集を行う誤り検出廃棄フラグ編集回路であり、前記伝送網から伝送され前記伝送網に伝送するパケットについて行う1回以上の誤り検出の処理の全てを、前記1以上の誤り検出廃棄フラグ編集回路によって行うことを特徴とする伝送網システム。請求項15または16記載の伝送網システムであって、前記伝送装置は、前記伝送網外から伝送され前記伝送網内に伝送するパケットについて行う1回以上の誤り検出の処理のうち、1回目の誤り検出の処理を前記誤り検出廃棄フラグ付与回路によって行い、その他の0回以上の誤り検出の処理を前記誤り検出廃棄フラグ編集回路によって行うことを特徴とする伝送網システム。請求項15ないし17のうちいずれか1記載の伝送網システムであって、前記伝送装置は、前記伝送網から伝送され前記伝送網外に伝送するパケットについて行う1回以上n回の誤り検出の処理のうち、1回目からn-1回目の誤り検出の処理を前記誤り検出廃棄フラグ編集回路によって行い、n回目の誤り検出の処理を前記誤り廃棄回路によって行うことを特徴とする伝送網システム。請求項15ないし18のうちいずれか1記載の伝送網システムであって、前記伝送装置は、前記伝送網外から伝送され前記伝送網に伝送するパケットについて行う1回以上n回の誤り検出の処理のうち、1回目の誤り検出の処理を前記誤り検出廃棄フラグ付与回路によって行い、2回目からn-1回目の誤り検出の処理を前記誤り検出廃棄フラグ編集回路によって行い、n回目の誤り検出の処理を前記誤り廃棄回路によって行うことを特徴とする伝送網システム。請求項11ないし19のうちいずれか1記載の伝送網システムであって、前記伝送装置の前記誤り検出廃棄フラグ付与回路は、前記パケットへの廃棄フラグ領域を、前記パケットのヘッダとペイロードとの間に付与することを特徴とする伝送網システム。前述したように、今後、さらに多くの利用が期待されているパケット伝送網は、パケットが伝送網内を伝送される過程での遅延時間の低減及び保証が求められている。この要求に応えるためには、ストアアンドフォワード回路を用いることによる遅延及び遅延変動の要因となっている信号の誤り検出に伴う遅延及び遅延変動の低減が必要不可欠である。誤り検出に伴う遅延を低減する従来技術として、前述したような特許文献1、2等に記載されて提案されている技術が知られているが、いずれも誤りの検出対象パケットにおける誤り検出範囲を限ることによって遅延の低減を実現する技術である。このため、これらの従来技術は、検出対象外の部分で信号の誤りが生じた場合に、誤りを検出することができず、また、パケットの誤り検出範囲についてはメモリ領域に保持する必要があり、その際の遅延が生じるという問題点を解決することのできないものである。本発明の目的は、前述に鑑み、パケット全体の誤り検出を行う方式で、パケット伝送装置及びパケット伝送網における遅延及び遅延変動の低減を図ることができる伝送装置及び伝送網システムを提供することにある。本発明によれば前記目的は、パケットのヘッダ及びペイロードから計算される巡回冗長検査CRC値を誤り検出符号FCSとして前記パケットの末尾に付与し、前記FCSを用いた前記パケットの誤り検出を、前記パケットが入力されてから出力されるまでの過程で複数回行う伝送装置であって、パケットの誤り検出を行う1以上の誤り検出回路と、パケットの誤り検出に加えて誤りを含むパケットの廃棄を行う誤り廃棄回路とを備え、前記誤り検出回路が、入力されるパケットのCRC値算出の過程において、前記パケットのメモリ領域への蓄積及び保持を行わずに、前記パケットの転送を行い、前記パケットの誤り検出処理の結果を示す情報を前記パケットに追加する機能を有し、前記誤り廃棄回路が、入力されるパケットの誤りの有無を、前記パケットのFCSの確認結果及び前記誤り検出回路で追加された前記パケットの誤り検出処理の結果を示す情報から判断し、前記パケットに誤りが含まれる場合に前記パケットの廃棄を行う機能を有することにより達成される。本発明によれば、パケット伝送網及びパケット伝送装置における遅延及び遅延変動の低減を図ることができる。以下、本発明による伝送装置及び伝送網システムの実施形態を図面により詳細に説明する。[実施形態1]以下に説明する本発明の実施形態は、IEEEInstituteofElectricalandElectronicEngineers802.1Qに規定されるVLANVirtualLANタグ及びMACアドレスMediaAccessControladdressに基づくイーサネットフレームの転送処理に加えて、VLANタグの追加削除等のヘッダ編集処理を行う装置において、誤り検出及び廃棄処理に伴う遅延時間を低減するパケット伝送装置及び伝送網システムの例である。なお、以下に説明する本発明の実施形態での誤り検出方式は、イーサネットで通常用いられるCRC-32をFCSとして用いる方式とするが、本発明の誤り検出及び廃棄の方式は、伝送信号のビット列から算出されたCRCを誤り検出に用いる方式であれば、具体的な符号化方式に依らず適用することができる。図1は本発明の第1の実施形態によるパケット伝送装置の構成例を示すブロック図である。図1に示すパケット伝送装置10が接続されるパケット伝送網15は、中継網において広く用いられている10ギガビットイーサネット10GigabitEthernet、10GbEにより単位時間当たり10ギガビットの信号の伝送を行うパケット伝送網であるものとし、パケット伝送装置10の各処理部は、クロック周波数156.25MHz、1クロックサイクル当たりの並列処理数64ビットで動作することにより、10GbEのパケット伝送に対応している。パケット伝送装置10は、パケット伝送網15に属する伝送路150-1~150-nとの間でパケットの送受信を行うためのインタフェース以下IFという1100-1~1100-nと、各IFから受信したフレーム及び各IFへ送信するフレームに対する後述の処理を行うフレーム処理ブロック1200-1~1200-nと、受信フレームの宛先IFに接続されるフレーム処理ブロックへの転送を行う転送処理ブロック1300とを備えて構成されている。なお、図1に示す実施形態は、複数のIFに対し、複数のフレーム処理ブロックを1対1で接続しているが、本発明は、複数のIFとのフレーム送受信処理を1つのフレーム処理ブロックで行うように構成することもできる。フレーム処理ブロック1200-1~1200-nは、これらの処理ブロックの全てが同様の処理を行うブロックであり、次に、フレーム処理ブロック1200-1の構成を例に、動作の説明を行う。フレーム処理ブロック1200-1は、IF1100-1からフレームを受信し、転送処理ブロック1300に送信するフレームに対する処理を行う構成として、FCS検査廃棄フラグ付与回路1210、受信フレーム処理部1220及びFCS付与回路1230を備えている。また、フレーム処理ブロック1200-1は、転送処理ブロック1300からフレームを受信し、IF1100-1に送信するフレームに対する処理を行う構成として、FCSエラー廃棄処理部1240、送信フレーム処理部1250及びFCS付与回路1260を備えている。FCS検査廃棄フラグ付与回路1210は、受信したフレームのFCS検査を行い、検査結果に基づき廃棄フラグのビット列を決定し、該フレームのFCSを除いたビット列の末尾に廃棄フラグ領域を設け廃棄フラグの付与を行う。このFCS検査廃棄フラグ付与回路1210は、一般的なFCS検査廃棄処理を行うブロックと異なり、フレーム単位でメモリ領域に蓄積するストアアンドフォワードの動作を伴わず、フレームを随時次の処理ブロックである受信処理ブロック1220へ転送するものである。なお、FCS検査廃棄フラグ付与回路1210の詳細な動作については、図4~図6により後述する。受信フレーム処理部1220は、フレームのヘッダ情報の解析及びその結果に基づいたヘッダの編集処理を行う。なお、ここで説明している本発明の実施形態における構成の特徴及び効果は、受信フレーム処理部1220の処理内容に依らないため、受信フレーム処理部1220は、統計処理やイーサネットOAMフレームの終端処理等を行うような構成としてもよい。FCS付与回路1230は、受信したFCSを含まないフレームのビット列からFCSの計算を行い、そのフレームの末尾へ計算したFCSの付与を行う。FCSエラー廃棄処理部1240は、ストアアンドフォワード回路12401を用いてフレームを保持し、FCSエラー検出時及び廃棄フラグ領域が誤り有りを示す場合に、そのフレームの廃棄処理を行う。なお、FCSエラー廃棄処理部1240の詳細な動作については、図9及び図10により後述する。送信フレーム処理部1250は、フレームのヘッダ情報の解析及びその結果に基づいたヘッダの編集処理を行う。なお、ここで説明している本発明の実施形態における構成の特徴及び効果は、送信フレーム処理部1250の処理内容に依らないため、送信フレーム処理部1250は、統計処理やイーサネットOAMフレームの挿入処理等を行うような構成としてもよい。FCS付与回路1260は、受信したFCSを含まないフレームのビット列からFCSの計算を行い、そのフレーム末尾へ計算したFCSの付与を行う。転送処理ブロック1300は、フレーム処理ブロック1200-1~1200-nから受信したフレームに対して、FCS検査廃棄フラグ編集回路1310、転送処理部1320、FCS付与回路1330によって処理を行い、1つあるいは複数のフレーム処理ブロックへフレームの転送を行う。FCS検査廃棄フラグ編集回路1310は、前述したFCS検査廃棄フラグ付与回路1210と同様に、ストアアンドフォワード回路を伴わずにFCS検査を行うものであり、廃棄フラグ領域を含むフレームに対し処理を行う点が、FCS検査廃棄フラグ付与回路1210とは異なる。なお、FCS検査廃棄フラグ編集回路1310の詳細な動作については、図7及び図8により後述する。転送処理部1320は、受信したフレームのVLANタグ及びMACアドレスを元に宛先となるフレーム処理ブロックの決定を行う。なお、ここで説明している本発明の実施形態における構成の特徴及び効果は、転送処理部1320の処理内容に依らないため、転送処理部1320は、VLANタグに含まれるプライオリティビットの値を元に、優先度毎に分けられたキューを用いて転送処理の優先制御を行うような構成としてもよい。FCS付与回路1330は、FCSを含まないフレームのビット列からFCSの計算を行い、そのフレーム末尾へ計算したFCSの付与を行う。図2は従来技術によるパケット伝送装置における遅延について説明するシーケンスチャートであり、ここで、本発明の実施形態によるパケット伝送装置での遅延との比較のために、従来技術によるパケット伝送装置における遅延について説明する。なお、ここでの従来技術によるパケット伝送装置は、誤り検出以外の処理は、図1に示すパケット伝送装置10と同様に行うものとする。図2に示すように、従来技術のパケット伝送装置は、フレーム処理ブロックにおけるIFからの受信時、転送処理ブロックにおけるフレーム処理ブロックからの受信時及びフレーム処理ブロックにおける転送処理ブロックからの受信時のそれぞれで、処理S-0210、S-0310、S-0240として示す処理を行うが、この処理において、FCS検査を行い検査結果がFCSエラーであった場合廃棄処理を行っている。従来技術は、この処理の過程において、フレームをバッファに格納するストアアンドフォワード方式を用いるため、フレーム長に応じた遅延Ta-0210、Ta-0310、Ta-0240を生じさせる。図3は図1に示した本発明の第1の実施形態によるパケット伝送装置における遅延及び遅延低減効果を説明するシーケンスチャートである。なお、図3には、図2に示した従来技術でのパケット伝送装置におけるシーケンスを点線で示しており、本発明の実施形態のパケット伝送装置10は、従来技術におけるシーケンスと比較したとき、後述する動作の差異により、遅延低減効果dT-1が得られる。図1に示したパケット伝送装置10は、従来技術によるパケット伝送装置の場合と同様に、各ブロックでの受信時にFCS検査処理を行うが、第1のFCS検査処理部であるFCS検査廃棄フラグ付与回路1210及び第2のFCS検査処理部であるFCS検査廃棄フラグ編集回路1310は、それぞれ処理S-1210、S-1310として示す処理において、フレーム受信時にフレームの蓄積滞留を行わずにフレームを随時転送し、フレームに対する廃棄フラグの付与編集を行って、FCS検査の結果がFCSエラーであった場合、廃棄フラグをALL1にしている。これらの処理に伴う遅延Ta-1210、Ta-1310は、図2により説明した従来技術でのパケット伝送装置における処理S-0210、S-0130による遅延Ta-0210、Ta-0310と比較すると、バッファへのフレーム単位での保持を行わないため、大幅に低減される。第3のFCS検査処理部であるFCSエラー廃棄処理部1240は、処理S-1240により、ストアアンドフォワード回路を用いて、FCS検査及び廃棄フラグ検査処理に基づく廃棄処理を行う。この処理に伴う遅延Ta-1240は、従来技術でのストアアンドフォワードを用いたFCSエラー廃棄処理S-0240の遅延Ta-0240と同等である。本発明の第1の実施形態によるパケット伝送装置10は、図1に示して説明したような構成を備えることにより、FCSエラーの廃棄箇所を、転送されるフレームに対し装置内で最後にFCSエラー検出を行うFCSエラー廃棄処理部1240のみとし、その他のFCSエラー検出箇所であるFCS検査廃棄フラグ付与回路1210、FCS検査廃棄フラグ編集回路1310では、FCS検査及び廃棄フラグ領域の付与編集を行いながらフレームを随時転送とすることとしているので、FCSエラー検出部毎に用いられていたストアアンドフォワード回路を不要とし、誤り検出に伴う遅延の低減効果dT-1を得ることができる。図4は図1に示す本発明の第1の実施形態によるパケット伝送装置10のFCS検査廃棄フラグ付与回路1210の処理動作を説明するフローチャートであり、次に、これについて説明する。1FCS検査廃棄フラグ付与回路1210は、フレームの先頭を受信するのを待ち、フレームの先頭を受信した場合、CRC演算処理を行って、そのフレームを受信フレーム処理部1220に随時転送するステップS1210~S1212。2FCS検査廃棄フラグ付与回路1210は、フレームの末尾を受信したか否かを判定し、フレームの末尾を受信していなかった場合、ステップS1211からの処理に戻って処理を繰り返すステップS1213。3ステップS1213の判定で、フレームの末尾を受信した場合、CRCの演算結果を用いてFCS検査を行ってFCS検査結果確認を行い、FCS検査結果が正常であったか否かを判定するステップS1214。4ステップS1214の判定で、FCS検査結果が正常であった場合、FCS検査廃棄フラグ付与回路1210は、フレームの末尾に付与する廃棄フラグ領域の各ビットを0として、そのフレームを受信フレーム処理部1220に転送し、FCS検査結果が異常であった場合、フレームの末尾に付与する廃棄フラグ領域を正常時と異なる値、例えば各ビット1として、そのフレームを受信フレーム処理部1220に転送する。なお、フレーム処理においてフレーム長が8ビットの整数倍整数バイト以外の場合に処理が難しかったり、不正フレームと見なされる場合があるため、本発明の実施形態では、廃棄フラグ領域の大きさは1バイトとしている。しかし、本来廃棄フラグを表現するために必要な領域は1ビットで十分であり、各処理部においてフレーム長が8ビットの整数倍整数バイト以外のフレームを許容できる構成を用いるのであれば、廃棄フラグ領域を1ビットとしてもよいステップS1215、S1216。図5は図1に示す本発明の第1の実施形態によるパケット伝送装置10のフレーム処理ブロック1200-1における受信方向のフレーム構成の変化及びFCS検査廃棄フラグ付与回路1210の機能構成を示すブロック図である。FCS検査廃棄フラグ付与回路1210は、図4により説明したフローの処理に従った動作をするため、固定遅延回路12101、廃棄フラグ付与回路12102及びFCS検査処理部12103を備えて構成される。FCS検査処理部12103は、図示していないが、CRC-32の算出回路及びFCS比較回路により構成される。CRC-32の算出回路は、様々な構成が研究されているが、本発明の実施形態では、例として、1クロックサイクル当たり64ビットのデータに対し排他的論理和演算等によりCRC値を算出する一般的な回路を用いる。また、FCS比較回路は、ヘッダ先頭からペイロード末尾までのビット列から計算されたCRC値とフレームの末尾に付与されていたFCSの比較を行い、一致の場合にFCS検査結果正常、不一致の場合にFCS検査結果異常FCSエラーともいうとして、その検査結果を廃棄フラグ付与回路12102に伝える。廃棄フラグ付与回路12102は、フレームのフォワーディング処理を行い、また、FCS検査処理部12103からのFCS検査結果を示す情報を元に、フレームのペイロード末尾に続いて廃棄フラグ領域を挿入する。この処理を行うため、廃棄フラグ付与回路12102の前段に固定遅延回路12101が設けられている。FCS検査処理部12103がペイロード末尾を受信した後、FCS受信完了までに1クロックサイクル、FCS比較完了までに1クロックサイクルの処理時間が生じるとすると、廃棄フラグ付与回路12102がペイロード末尾に続いて廃棄フラグ領域を挿入するためには、固定遅延回路12101に2クロックサイクル分の遅延を与えればよい。次に、フレーム処理ブロック1200-1におけるフレーム構成の変化について説明する。フレーム処理ブロック1200-1が受信するフレーム1000aは、ヘッダ及びペイロード10001aとFCS10002aとにより構成される。FCS検査廃棄フラグ付与回路1210の処理後のフレーム1000bは、受信したフレーム1000aからFCS10002aが削除されたヘッダ及びペイロード10001aに1byteの廃棄フラグ領域10003aが付与されたものとなる。また、受信フレーム処理部1220がフレームの処理を行った結果のフレーム1000cは、フレーム処理後のヘッダ及びペイロード10001bと廃棄フラグ領域10003aとにより構成される。FCS付与回路1230は、フレーム1000cからCRC-32の計算を行い、その計算結果をFCS10002bとして付与する。この結果、転送処理ブロック1300へ送られるフレーム1000dは、フレーム処理後のヘッダ及びペイロード10001b、廃棄フラグ領域10003a及び再付与されたFCS10002bにより構成されたものとなる。図6は図1に示す本発明の第1の実施形態によるパケット伝送装置10のFCS検査廃棄フラグ付与回路1210におけるフレームの入出力の際に生じる遅延Ta-1210を説明するタイムチャートである。なお、図6には比較のために、図6bとして点線の枠内に従来技術の場合の遅延を説明するタイムチャートも示している。図6において、入力フレーム1000a-1~1000a-3は、それぞれ、ヘッダ及びペイロード10001a-1~10001a-3と、FCS10002a-1~10002a-3とから構成される。入力フレーム1000a-1及び1000a-3のフレーム長は、イーサネットにおける最小フレーム長である64バイトであるとし、入力フレーム1000a-2のフレーム長は、イーサネットにおける最大フレーム長1518バイトであるとする。また、入力フレーム1000a-1と1000a-2との間隔Td-1は、十分開いているものとし、入力フレーム1000a-2と1000a-3つの間隔Td-2は、イーサネットにおける最小フレーム間隔20バイトIFGインターフレームギャップ12バイト及びプリアンブル8バイトであるとする。図6aに示す本発明の実施形態におけるFCS検査廃棄フラグ付与回路1210での各フレームの遅延時間Ta-1210-1、Ta-1210-2、Ta-1210-3は、フレーム長に依らず、前述したFCS検査に伴う2クロックサイクル及び廃棄フラグの付与に伴う1クロックサイクルの合計3クロックサイクルに起因する遅延時間であり、クロック周波数156.25MHzの場合、1クロックサイクル当たりの時間は6.4nsであるため、3クロックサイクルで19.2nsとなる。図6bとして点線の枠内に、従来技術のストアアンドフォワード回路を用いたFCS検査廃棄処理部に対し同様のフレームが入力された場合の遅延時間を示している。従来技術の場合、フレームの受信時にメモリ領域に格納し、フレーム受信完了後、FCS検査結果が正常であればそのフレームの読出しを開始する。その際生じる遅延時間は、FCS検査に伴う12.8ns、フレームの読出しに伴う時間及び先行するフレームの有無に起因する遅延時間の合計となる。フレームの読出しに伴う時間は、そのフレームのフレーム長に応じて変化する。例えば、入力フレーム1000a-1のようにフレーム長64バイトの場合、8クロックサイクル、すなわち、51.2nsであるのに対し、入力フレーム1000a-2のように1518バイトの場合、190クロックサイクル、すなわち、1216nsである。そして、FCS検査に伴う処理時間と合わせると1228.8nsとなり、本発明の実施形態における遅延時間19.2nsの64倍となる。また、入力フレーム1000a-3の場合、時刻t1にFCS検査が終了し、正常であっても、この時刻において、入力フレーム1000a-2からFCSを除いた出力フレーム1000b-2の読出しが行われており、入力フレーム1000a-3に対応する出力フレーム1000b-3の読出しが開始される時刻は、出力フレーム1000b-2の読出し終了時刻t2からさらに次処理部へのフレーム転送最短間隔Td-3が経過した時刻となる。フレーム転送最短間隔Td-3は、次処理部の処理内容によるが、通常は0クロックサイクル即時転送から数クロックサイクル程度である。その結果、入力フレーム1000a-3のフレーム長が64バイトであるにも関わらず、入力フレーム1000a-3に対する遅延時間Ta-0210-3は、先行する入力フレーム1000a-2に対する遅延時間Ta-0210-2に近い値となる。入力フレーム1000a-1と1000a-3とのフレーム長は同一であるが、前述のように、1000a-3に先行するフレーム1000a-2の影響により、誤り検出に伴う遅延時間が大きく異なったものとなる。前述から判るように、本発明の実施形態は、各フレームに対する遅延時間が、19.2nsでよいことになり、従来技術の場合に比較して、誤り検出に伴う遅延時間の大幅な低減及び遅延時間変動の低減を図ることが可能となる。図7は図1に示す本発明の第1の実施形態によるパケット伝送装置10のFCS検査廃棄フラグ編集回路1310での処理動作を説明するフローチャートであり、次に、これについて説明する。FCS検査廃棄フラグ編集回路1310の動作は、廃棄フラグ領域を含むフレームを扱うという点を除いて、FCS検査廃棄フラグ付与回路1210と同様であり、処理動作も、図4に示したFCS検査廃棄フラグ付与回路1210の処理フローと類似である。すなわち、図7に示すフローのステップS1310~S1313の処理は、図4に示すフローのステップS1210~S1213の処理と同一の処理であり、また、図7に示すフローのステップS1315~S1317の処理は、図4に示すフローのステップS1214~S1216の処理と同一の処理である。そして、相違点は、フレームの末尾を受信したときに、図7に示すフローでは、ステップS1314の処理として、廃棄フラグ領域の各ビットの値の確認を行い、0でなかった場合に、廃棄フラグ領域の値の変更を行わないという点である。前述したような処理により、FCS検査廃棄フラグ付与回路1210においてFCSエラーを検出し、廃棄フラグ領域が各ビット1となっているフレームに対して、FCS検査廃棄フラグ編集回路1310では、FCS検査結果に関わらず、廃棄フラグ領域の値を保持するようにしている。図8は図1に示す本発明の第1の実施形態によるパケット伝送装置10の転送処理ブロック1300におけるフレーム構成の変化及びFCS検査廃棄フラグ編集回路1310の機能構成を示すブロック図である。FCS検査廃棄フラグ編集回路1310は、図7により説明したフローの処理に従った動作をするため、固定遅延回路13101、廃棄フラグ編集回路13102及びFCS検査廃棄フラグ検出処理部13103を備えて構成されている。固定遅延回路13101は、図5に示して説明したフレーム処理ブロック1200-1の固定遅延回路12101と同一の動作を行う。FCS検査廃棄フラグ検出処理部13103は、FCS検査処理部12103と同様に、図示しないCRC-32の算出回路及びFCS比較回路を含んで構成される。そして、FCS検査廃棄フラグ検出処理部13103は、受信するフレームに対するCRC算出処理及びFCS受信時のFCSとの比較を行い、一致の場合、FCS検査結果正常、不一致の場合はFCS検査結果異常として、検査結果を廃棄フラグ編集回路13102に伝える。FCS検査廃棄フラグ検出処理部13103は、さらに加えて、廃棄フラグ検出部を備え、FCSの直前の1バイトに位置する廃棄フラグ領域の値を検査し、廃棄フラグ領域の各ビットが0であれば廃棄フラグ検出なし、廃棄フラグ領域の値がその他の場合、廃棄フラグ検出ありを、検出結果として廃棄フラグ編集回路13102に伝える。廃棄フラグ編集回路13102は、FCS検査廃棄フラグ検出処理部13103から、廃棄フラグ検出ありと伝えられた場合、そのフレームの廃棄フラグ領域の変更を行わずに転送し、廃棄フラグ検出なしの場合、FCS検査廃棄フラグ検出処理部13103から伝えられるFCS検査結果に基づき、廃棄フラグ領域の編集を行う。FCS検査廃棄フラグ編集回路1310の入出力においてフレームに生じる遅延は、図6に示して説明したFCS検査廃棄フラグ付与回路1210の入出力フレームにおける遅延と同等であり、FCS検査廃棄フラグ編集回路1310においても、従来技術によるストアアンドフォワード回路を用いたFCS検査廃棄処理部を用いる場合と比較すると、誤り検出に伴う遅延時間の大幅な低減及び遅延時間変動の低減を図ることが可能となる。次に、転送処理ブロック1300におけるフレーム構成の変化について説明する。例えば、フレーム処理ブロック1200-1から受信する前述のフレーム1000dに対し、FCS検査廃棄フラグ編集回路1310は、FCS10002aの削除及び廃棄フラグ領域10003aの透過あるいは編集を行う。その結果、転送処理部1320に送信されるフレーム1000eは、フレーム1000dのヘッダ及びペイロード10001bと、透過あるいは編集処理後の廃棄フラグ領域10003bとにより構成される。転送処理部1320は、フレーム構成の変更を行わないため、FCS付与回路1330に送信されるフレーム1000fのフレーム構成は、入力されたフレーム1000eと同一の構成となる。このフレーム1000fに対し、FCS付与回路1330は、FCSの再計算を行って、FCS10002bを付与したフレーム1000gを生成する。このフレーム1000gが転送処理ブロック1300から、例えば、フレーム処理ブロック1200-1に出力されることになる。図9は図1に示す本発明の第1の実施形態によるパケット伝送装置10のFCSエラー廃棄処理部1240での処理動作を説明するフローチャートであり、次に、これについて説明する。1FCSエラー廃棄処理部1240は、フレーム先頭が受信されるのを待ち、フレーム先頭が受信されると、CRC演算処理を行って、受信したフレームを随時自処理部内に備えられるフレームバッファに格納するステップS1240~S1242。2FCSエラー廃棄処理部1240は、フレームの末尾を受信したか否かを判定し、フレームの末尾を受信していなかった場合、ステップS1241からの処理に戻って処理を繰り返すステップS1243。3ステップS1243の判定で、フレーム末尾を受信したと判定された場合、廃棄フラグ領域の値を確認し各ビットが0となっているか否かを判定し、廃棄フラグ領域の値が0でなかった場合、廃棄フラグ検出ありとして、そのフレームの廃棄を行うステップS1244、S1247。4ステップS1244の判定で、で廃棄フラグ領域の各ビットが0であった場合、廃棄フラグ検出なしとし、そのフレームのFCS検査結果が正常であったか否かを判定し、正常でなかった、すなわち、検査結果が異常であった場合、FCSエラーとして、そのフレームの廃棄を行うステップS1245、S1247。5ステップS1245の判定で、そのフレームのFCS検査結果が正常であった場合、そのフレームの読出しを行って、ここでの処理を終了するステップS1246。図10は図1に示す本発明の第1の実施形態によるパケット伝送装置10のフレーム処理ブロック1200-1における送信方向のフレーム構成の変化及びFCSエラー廃棄処理部1240の機能構成を示すブロック図である。FCSエラー廃棄処理部1240は、図9により説明したフローの処理に従った動作をするため、ストアアンドフォワード回路12401及びFCS検査廃棄フラグ検出処理部12405を備えて構成される。FCS検査廃棄フラグ検出処理部12405は、図8に示して説明したFCS検査廃棄フラグ検出処理部13103と同様に、CRC算出及びFCS比較、廃棄フラグ検出の処理を行う。ストアアンドフォワード回路12401は、書込み制御回路12402、フレームバッファ12403及び読出制御回路12404を備えて構成され、アドレス信号及びデータ信号を用いてフレームバッファ12403への書込み及び読出しを行う一般的な構成であってよい。従来技術によるFCSエラー廃棄処理を行うストアアンドフォワード回路は、フレームバッファにフレーム末尾まで蓄積された時点で、FCSエラーなしであれば、書込み制御回路が読出し制御回路に読出し指示を与えることによりフレームの読出しを行い、FCSエラーありであれば、読出し指示は与えずに次フレームに対する処理に移るという処理動作を行っている。これに対して、図10に示す本発明の実施形態のストアアンドフォワード回路12401の書込み制御回路12402は、フレームバッファ12403にフレーム末尾まで蓄積後、FCS検査廃棄フラグ検出処理部12405からFCSエラーありを伝えられた場合、または、廃棄フラグありを伝えられた場合に、読出し制御回路12404に読出し指示を与えずに次フレームに対する処理に移るという処理動作を行う。そして、本発明の実施形態は、ストアアンドフォワード回路12401によってフレームを蓄積後、必要に応じて廃棄処理を行うため、FCSエラー廃棄処理部1240の入出力フレームにおいて生じる遅延は、従来技術によるFCSエラー廃棄処理を行うストアアンドフォワード回路と同等である。次に、フレーム処理ブロック1200-1におけるフレーム構成の変化について説明する。転送処理ブロック1300から受信する前述のフレーム1000gに対し、FCSエラー廃棄処理部1240は、FCS10002bの削除及び廃棄フラグ領域10003bの削除を行う。その結果、送信フレーム処理部1250に送信されるフレーム1000hは、フレーム1000gのヘッダ及びペイロード10001bだけによりにより構成されたものとなる。また、送信フレーム処理部1250がフレーム処理を行った結果のフレーム構成は、ヘッダ及びペイロード10001cだけによるフレーム1000iとなる。このフレーム1000iに対し、FCS付与回路1330は、FCSの再計算を行って、FCS10002cを付与したフレーム1000jを生成する。このフレーム1000jがフレーム処理ブロック1200-1から、例えば、インタフェース1100-1に出力されることになる。[実施形態2]次に、イーサネットフレームの伝送を行うパケット伝送網であって、FCSエラーの検出及び廃棄処理に伴う遅延時間を低減することのできる廃棄フラグを使用したパケットを伝送するパケット伝送網の例について説明する。図11は本発明の実施形態によるパケット伝送網のシステム構成例を示すブロック図である。図11に示すパケット伝送網25の例は、複数のパケット伝送装置20-1~20-3がループ状に接続されて構成されている。そして、各パケット伝送装置20-1~20-3は、パケット伝送網25の外部のパケット伝送網、あるいは、パケット伝送網25からのパケットを受信し、本発明の実施形態によるパケット伝送網25内にパケットを中継し、また、外部のパケット網に送信することができるように構成されている。そして、パケット伝送装置20-1は、パケット伝送網25内に転送するフレームに対しては、FCS検査処理において、フレームを随時転送し、FCSエラー検出時には、廃棄フラグをALL1としてフレームをパケット網25に転送する。パケット伝送装置20-2は、パケット伝送網25内に転送するフレームに対しては、FCS検査処理において、フレームを随時転送し、FCSエラー検出時には、廃棄フラグをALL1としてフレームをパケット網25に転送する。また、パケット伝送装置20-3は、パケット伝送網25外に転送するフレームに対しては、FCS検査処理において、ストアアンドフォワードの処理を行い、FCSエラーか、廃棄フラグALL1を検出したとき、フレームの廃棄処理を行う。本発明の実施形態でのパケット伝送網25の網内では、FCS検査結果に応じた廃棄処理を行わず、フレームの廃棄フラグ領域を付与し、あるいは、廃棄フラグ領域の編集を行う方法を用いることにより、FCSエラー検出処理部におけるストアアンドフォワード回路を不要とし、誤り検出に伴う遅延及び遅延変動を低減している。パケット伝送網25の網内において付与編集された廃棄フラグ領域は、網外に伝送される際に終端される。また、パケット伝送網25の網内において、FCSエラーが検出されていたフレームは、廃棄され、FCSエラーが検出されていなかったフレームは、そのフレームの廃棄フラグ領域を取り除いたフレームが網外に伝送される。前述したようなパケット伝送網25は、そのパケット伝送網によっては、誤り検出に伴う遅延及び遅延変動が低減される一方、各フレームのフレーム長が1バイト分長くなり、また、エラーを含むフレームが網内を伝送されるため、伝送帯域を圧迫するというデメリットが生じる。各フレームのフレーム長が1バイト長くなる影響は、伝送されるフレームのフレーム長が短い場合に顕著となるが、最小フレーム長の64バイトの場合でも1.5程度である。エラーを含むフレームが網内を伝送される影響は、一般的なパケット伝送網におけるビット誤り率が10のマイナス10乗程度であり、パケット単位の誤り率が10のマイナス7~8乗程度となることを考えると、前述のフレーム長が1バイト長くなる影響と比較した場合、無視できる影響の大きさである。これらを踏まえると、FCS検査結果に応じたフレームの廃棄処理を行わず、フレームの廃棄フラグ領域を付与し、あるいは、廃棄フラグ領域の編集を行う方法を用いる本発明の実施形態によるパケット伝送網25は、最大で1.5程度の伝送帯域増加があるが、一般的に低遅延伝送が求められるパケット伝送網が、図6により説明した遅延Ta-0210-3のような遅延の低減を図るため、余裕をもった伝送帯域設計がされていることと対比すると、より大きな遅延低減を実現するパケット網を構成することができる。次に、図11を参照して、パケット伝送網25の網外から入力され、パケット伝送網25の網内を伝送後、パケット伝送網25の網外に出力されるフレームにおけるフレーム構成の変化を説明する。パケット伝送装置20-1に網外のパケット伝送網15-1から入力されるフレーム2000aは、ヘッダ及びペイロード20001aとFCS20002aとにより構成されている。このフレーム2000a対し、パケット伝送装置20-1は、FCS検査に伴う廃棄フラグ領域20003aを挿入する。また、パケット伝送装置20-1は、ヘッダ及びペイロードの編集、FCSの再付与も行うため、パケット伝送装置20-1からパケット伝送装置20-2へ伝送されるフレーム2000bは、ヘッダ及びペイロード20001b、廃棄フラグ領域20003a、FCS20002bにより構成されることになる。このようなフレーム2000bをパケット伝送網25内で中継するパケット伝送装置20-2は、フレーム2000bに対して、ヘッダ及びペイロードの編集、FCS検査結果に基づく廃棄フラグ領域の編集、FCSの再付与を行う。この結果、出力されるフレーム2000cは、ヘッダ及びペイロード20001c、廃棄フラグ領域20003b、FCS20002cにより構成されることになる。このパケット2000cをパケット伝送網25の網外のパケット伝送網15-2に送信するパケット伝送装置20-3は、フレーム2000cを受信し、パケット伝送網15-2に送信する過程において、ヘッダ及びペイロードの編集、FCS検査結果及び廃棄フラグ領域に基づく伝送あるいは廃棄、FCSの再付与を行う。この結果、パケット伝送網15-2に送信されるフレーム2000dは、ヘッダ及びペイロード20001dとFCS20002dとにより構成されることになる。図12はパケット伝送網25を構成するパケット伝送装置20-1~20-3の構成例を示すブロック図であり、以下、図12に示すパケット伝送装置を本発明の第2の実施形態によるパケット伝送装置20として説明する。図12において、図1に示しものと同一の符号が付されたブロックは、図1に示して説明したブロックと同一の機能を有するものであるため、以下では、その説明を省略する。図12に示す本発明の第2の実施形態によるパケット伝送装置20は、図11で説明したパケット伝送網25の網外のパケット伝送網15を構成する複数のパケット伝送路150-1~150-nのそれぞれとの間でフレームの送受信を行うIF1100-1~1100-nと、これらの各IFから受信したフレーム及び各IFへ送信するフレームに対して図1により説明したと同様な処理を行うフレーム処理ブロック1200-1~1200-nと、本発明の実施形態でのパケット伝送網25を構成する複数のパケット伝送路250-1~250-nのそれぞれとの間でフレームの送受信を行うIF2100-1~2100-nと、これらの各IFから受信したフレーム及び各IFへ送信するフレームに対して後述の処理を行うフレーム処理ブロック2200-1~2200-nと、前述したフレーム処理ブロックの1つからの受信フレームについて、そのフレームを宛先IFに接続されるフレーム処理ブロックへの転送を行う転送処理ブロック1300とを備えて構成されている。前述したように構成されるパケット伝送装置20において、パケット伝送網25に属する伝送路250-1~250-nとのフレームの送受信を行うIF2100-1~2100-nは、図1により説明したIF1100-1~1100-nと同一の機能を備え、フレーム処理ブロック2200-1~2200-nとの間でフレーム送受信を行う。フレーム処理ブロック2200-1~2200-nは、これらの処理ブロックの全てが同様の処理を行うブロックである。以下に、フレーム処理ブロック2200-1の構成を例として、その動作について説明する。フレーム処理ブロック2200-1は、FCS検査廃棄フラグ編集回路2210、受信フレーム処理部2220、FCS付与回路2230、FCS検査廃棄フラグ編集回路2240、送信フレーム処理部2250、FCS付与回路2260により構成される。そして、受信フレーム処理部2220は、受信フレーム処理部1220と、送信フレーム処理部2250は、送信フレーム処理部1250と、FCS付与回路2230、2260は、FCS付与回路1230と、FCS検査廃棄フラグ編集回路2210、2240は、FCS検査廃棄フラグ編集回路1310と、それぞれ図1により説明した場合と同様の処理を行う。フレーム処理ブロック2200-1とフレーム処理ブロック1200-1との構成の差異による処理の相違点は、IF2100-1から受信するフレームに対して、FCS検査廃棄フラグ編集回路2210が廃棄フラグ付与ではなく廃棄フラグ編集の処理を行う点、及び、転送処理ブロック1300から受信するフレームに対して、FCS検査廃棄フラグ編集回路2240がストアアンドフォワード回路を用いたFCSエラー廃棄ではなく廃棄フラグ編集フレーム転送を行う点である。図12に示した本発明の第2の実施形態によるパケット伝送装置は、前述したような構成を備えることにより、どの伝送路から受信したフレームも、パケット網25に送信される場合、パケット伝送装置20におけるストアアンドフォワード回路を用いたFCSエラー廃棄処理を行うことがなくなり、前述した実施形態1の場合よりもさらに少ない遅延でのフレームの伝送を行うことが可能となる。[実施形態3]次に、イーサネットフレームの伝送を行うパケット伝送装置であって、特許文献1に記載されているような、ヘッダの誤り検出を行うためのヘッダエラーチェック情報ヘッダFCSともいうをフレームのヘッダとペイロードとの間に挿入したフレームを用い、ヘッダFCSによりヘッダの誤り検出のみを行い、その結果に基づいてフレームの転送あるいは廃棄を行うことにより誤り検出に伴う遅延を低減するようにしたパケット伝送装置に、本発明による廃棄フラグを用いる技術を適用することによって、誤り検出に伴う遅延を更に低減することができるようにしたパケット伝送装置30の例を本発明の第3の実施形態として説明する。図13は本発明の第3の実施形態によるパケット伝送装置30の構成例を示すブロック図である。図13において、図1に示しものと同一の符号が付されたブロックは、図1に示して説明したブロックと同一の機能を有するものであるため、以下では、その説明を省略する。図13に示す本発明の第3の実施形態によるパケット伝送装置30は、ヘッダFCSを使用するパケット伝送網35に属する伝送路350-1~350-nとの間でパケットの送受信を行うためのインタフェース以下IFという1100-1~1100-nと、各IFから受信したフレーム及び各IFへ送信するフレームに対する後述の処理を行うフレーム処理ブロック3200-1~3200-nと、受信フレームの宛先IFに接続されるフレーム処理ブロックへの転送を行う転送処理ブロック3300とを備えて構成されている。フレーム処理ブロック3200-13200-2~3200-nも同様は、IF1100-1からフレームを受信し、転送処理ブロック3300に送信するフレームに対する処理を行う構成として、ヘッダFCS検査廃棄フラグ付与回路3210、受信フレーム処理部1220及びFCS付与回路3230を備えている。また、フレーム処理ブロック1200-1は、転送処理ブロック3300から受信し、IF1100-1に送信するフレームに対する処理を行う構成として、FCSエラー廃棄処理部3240、送信フレーム処理部1250及びFCS付与回路3260を備えている。また、転送処理ブロック3300は、フレーム処理ブロック3200-1~3200-nから受信したフレームに対して、ヘッダFCS検査廃棄フラグ編集回路3310、転送処理部1320、FCS付与回路3330によって処理を行い、1つあるいは複数のフレーム処理ブロックへフレームの転送を行う。前述したように構成されるパケット伝送装置30内のフレーム処理ブロック3200-1~3200-n及び転送処理ブロック3300を構成するヘッダFCS検査廃棄フラグ付与回路3210、ヘッダFCS検査廃棄フラグ編集回路3310、ヘッダFCSエラー廃棄処理部3240は、それぞれ図1に示して説明した本発明の第1の実施形態によるパケット伝送装置10におけるFCS検査廃棄フラグ付与回路1210、FCS検査廃棄フラグ編集回路1310、FCSエラー廃棄処理部1240と類似したものであり、相違点は、フレームのヘッダ先頭からペイロード末尾までのビット列から算出されるCRC値であるFCSの代わりに、フレームのヘッダ先頭からヘッダ末尾までのビット列から算出されるCRC値であるヘッダFCSを用いてフレームの誤り検出及びそれに伴う廃棄フラグの付与編集を行う点である。ヘッダFCSを用いたフレームの誤り検出及びそれに伴う廃棄フラグの付与編集の処理動作については、ヘッダFCS検査廃棄フラグ付与回路3210を例として、図14、図15により後述する。また、FCS付与回路3230、3330、3260は、図1に示して説明したFCS付与回路1230と類似であり、相違点は、ヘッダとペイロードとの間へのヘッダFCSの付与も行う点である。なお、図13に示すパケット伝送装置30の構成では、フレームの誤り検出をヘッダFCSの検査によって行うため、本来フレーム末尾にFCSを付与する必要はないが、本発明の実施形態では、イーサネットフレームのフォーマットに従い、FCSを付与する構成とした。特許文献1に記載のヘッダFCSを用いてフレームの誤り検出及び廃棄処理を行う場合、各誤り検出処理部において、フレームのヘッダを格納後、フレームの廃棄あるいは転送処理を行っている。これに対して、図13に示す本発明の第3の実施形態によるパケット伝送装置30は、ヘッダFCS検査廃棄フラグ付与回路3210、ヘッダFCS検査廃棄フラグ編集回路3310の処理においてヘッダの格納を行わず、ヘッダFCSエラー廃棄処理部3240の処理においてヘッダの格納後、フレームの廃棄あるいは転送処理を行っており、その結果、誤り検出に伴う遅延を低減することが可能となる。図14は図13に示す本発明の第3の実施形態によるパケット伝送装置30のヘッダFCS検査廃棄フラグ付与回路3210の処理動作を説明するフローチャートであり、次に、これについて説明する。図14に示すフローチャートは、図4に示して説明したFCS検査廃棄フラグ付与回路1210の動作を説明するフローチャートと類似であり、相違点は、ステップS3213の処理において、ヘッダFCSまで受信した時点でステップS3214の検査処理に移行する点、及び、ステップS3215及びステップS3216の処理において挿入する廃棄フラグ領域がヘッダとペイロードの間に位置する点であるので、これ以上の説明を省略する。図15は図13に示す本発明の第3の実施形態によるパケット伝送装置30のフレーム処理ブロック3200-1における受信方向のフレーム構成の変化及びヘッダFCS検査廃棄フラグ付与回路3210の機能構成を示すブロック図である。ヘッダFCS検査廃棄フラグ付与回路3210は、図14により説明したフローの処理に従った動作をするため、固定遅延回路32101、廃棄フラグ付与回路32102及びヘッダFCS検査処理部32103を備えて構成される。ヘッダFCS検査廃棄フラグ付与回路3210を構成する固定遅延回路32101、廃棄フラグ付与回路32102及びヘッダFCS検査処理部32103は、それぞれ図5に示した固定遅延回路12101、廃棄フラグ付与回路12102及びFCS検査処理部12103と類似する構成を備えるものである。そして、ヘッダFCS検査処理部32103は、ヘッダFCS受信時点で、ヘッダ先頭からヘッダ末尾までのビット列から算出されるCRC値をヘッダFCSと比較し、一致の場合、ヘッダFCS検査結果正常、不一致の場合、ヘッダFCS検査結果異常ヘッダFCSエラーとも称すとして廃棄フラグ付与回路32102に伝える。廃棄フラグ付与回路32102は、フレームのフォワーディング処理を行い、また、ヘッダFCS検査処理部32103からのヘッダFCS検査結果を示す情報を元に、そのフレームのヘッダとペイロードとの間に廃棄フラグ領域を挿入する。固定遅延回路32101の目的及び動作は、固定遅延回路12101と同様である。次に、フレーム処理ブロック3200-1におけるフレーム構成の変化について説明する。フレーム処理ブロック3200-1が受信するフレーム3000aは、ヘッダ30001a、ヘッダFCS30002a、ペイロード30003a、FCS30004aにより構成される。ヘッダFCS検査廃棄フラグ付与回路3210の処理後のフレーム3000bは、フレーム3000aからヘッダFCS30002a及びFCS30004aが削除され、廃棄フラグ領域30005aがヘッダ30001aとペイロード30003aとの間に挿入されたものとなる。受信フレーム処理部1220においてフレームの処理が行われた結果のフレーム3000cは、フレーム処理後のヘッダ30001b、廃棄フラグ領域30005a、ペイロード30003aにより構成される。FCS付与回路3230は、フレーム3000cのヘッダ30001bからヘッダFCS30002bの算出付与を行い、その結果のヘッダ30001b、ヘッダFCS30002b、廃棄フラグ領域30005a、ペイロード30003aにより構成されるビット列からFCS30004bの算出付与が行われたものとなる。前述した本発明の実施形態によれば、パケット伝送網及びパケット伝送装置における遅延及び遅延変動の低減を図ることができる。そして、本発明の実施形態は、パケット伝送装置において、伝送装置内の複数個所で誤り検出を行う場合に、パケット全体の誤りを検出可能な方式においても誤り検出に伴う遅延時間の低減を実現することができる。また、誤り検出に伴うストアアンドフォワード回路を削減し、処理に必要なメモリ領域を低減することができる。また、本発明の実施形態は、パケット伝送網内の各伝送装置で誤り検出を行う場合に、パケット全体の誤りを検出可能な方式においても誤り検出に伴う遅延時間の低減を実現することができ、また、特許文献1、2に示されるようなパケットの限られた範囲で誤り検出を行う方式に適用した場合にも、誤り検出に伴う遅延の低減を実現することができる。