発光部を含む多層構造の半導体層上に、前記発光部から放射される光に対して透明な透明導電膜を形成する工程と、前記透明導電膜の一部にマスク材を形成する工程と、前記マスク材を用いて、前記透明導電膜をウェットエッチングし、前記半導体層を露出させる工程と、前記マスク材を用いて、前記露出した半導体層を異方性エッチングし、前記発光部を除去する工程と、前記マスク材を除去する工程と、前記半導体層であって前記活性層が除去されて露出した部分上に第1電極を形成し、前記透明導電膜上に第2電極を形成する工程と、を具備することを特徴とする半導体発光素子の製造方法。前記マスク材を除去した後に、前記透明導電膜を熱処理することを特徴とする請求項1に記載の半導体発光素子の製造方法。前記半導体層は、窒化物半導体層であることを特徴とする請求項1に記載の半導体発光素子の製造方法。前記透明導電膜はITO膜であることを特徴とする請求項1に記載の半導体発光素子の製造方法。前記ウェットエッチングにより残置された前記透明導電膜の面積と、前記異方性エッチングにより残置された前記発光部の面積の比が0.98以上であることを特徴とする請求項1に記載の半導体発光素子の製造方法。本発明は、透明導電膜の被覆率を向上させた半導体発光素子の製造方法を提供する。一つの実施形態によれば、半導体発光素子の製造方法では、発光部を含む多層構造の半導体層上に、前記発光部から放射される光に対して透明な透明導電膜を形成する。前記透明導電膜の一部にマスク材を形成する。前記マスク材を用いて、前記透明導電膜をウェットエッチングし、前記半導体層を露出させる。前記マスク材を用いて、前記露出した半導体層を異方性エッチングし、前記発光部を除去する。前記マスク材を除去し、前記半導体層であって前記活性層が除去されて露出した部分上に第1電極を形成し、前記透明導電膜上に第2電極を形成する。以下、本発明の実施例について図面を参照しながら説明する。本実施例に係る半導体発光素子の製造方法について図1乃至図3を用いて説明する。図1は本実施例の半導体発光素子を示す断面図、図2および図3は半導体発光素子の製造工程を順に示す断面図である。図1に示すように、本実施例の半導体発光素子10では、半導体層11は、例えばN型GaN層12上に形成された発光部13を含む多層構造の窒化物半導体層半導体積層体である。半導体層11は、発光部13から放射される光に対して透明な絶縁性の基板14、例えばサファイア基板上に形成されている。以後、基板14をサファイア基板14とも記す。N型GaN層12は、発光部13をエピタキシャル成長させるための下地単結晶層であり、基板14上に、例えば約3μmと厚く形成されている。発光部13は、N型GaN層12上の一部に形成されている。発光部13は、例えば厚さ2μm程度のN型GaNクラッド層と、厚さが5nmのGaN障壁層と厚さが2.5nmのInGaN井戸層とが交互に積層され、最上層がInGaN井戸層である多重量子井戸MQW:MultipleQuantumWell層と、厚さ100nm程度のP型GaNクラッド層と、厚さ10nm程度のP型GaNコンタクト層とで構成されている。InGaN井戸層InxGa1-xN層、0<x<1のIn組成比xは、半導体層11から取り出された光のピーク波長が、例えば約450nmになるように0.1程度に設定されている。半導体層11上、即ちP型GaNコンタクト層上には、発光部13から放射される光に対して透明な透明導電膜15として、例えば厚さ100nmのITOIndiumThinOxide膜が形成されている。半導体層11における電流の拡がりを改善して、発光部13の電流分布を均一化するとともに、発光部13から放射される光が電極材で遮蔽されるのを防止するためである。以後、透明導電膜15をITO膜15とも記す。透明導電膜15のサイズは半導体層11の発光部13のサイズより2ΔW1だけ、例えば2μmだけ僅かに小さい。発光部13のサイズが320μm□のとき、透明導電膜15のサイズは318μm□である。従って、透明導電膜15は、半導体層11の発光部13、即ちP型GaNコンタクト層の表面積の98以上を覆っている。第1電極N側電極16は、例えばチタンTi/白金Pt/金Auの積層膜で、半導体層11のN型GaN層12上に形成されている。第2電極P側電極17は、例えば金AuまたはアルミニウムAlで、透明導電膜15上に形成されている。本実施例の半導体発光素子10は、透明導電膜15が半導体層11の発光部13の略全面を覆い、発光部13に流れる電流の分布を均一化するとともに、発光部13から放射される光が電極材で遮蔽されるのを防止するように構成されている。発光部13の電流密度が部分的に高くなることにより、発光効率が低下し、動作電圧が増大することを防止している。更に、ITO自体は光透過率が高く約90以上、GaNとのオーミックコンタクト性も良好である。従って、透明導電膜15による素子特性への影響光吸収による光損失増大、コンタクト抵抗による動作電圧の上昇などはほとんど見られない。次に、半導体発光素子10の製造方法について説明する。図2および図3は半導体発光素子10の製造工程を順に示す断面図である。図2aに示すように、MOCVDMetalOrganicChemicalVaporDeposition法により、エピタキシャル成長用の基板14にN型GaN層12、発光部13を順にエピタキシャル成長させて半導体層11を形成する。具体的には、C面サファイア基板14に前処理として、例えば有機洗浄、酸洗浄を施した後、MOCVD装置の反応室内に収納する。次に、例えば窒素N2ガスと水素H2ガスの常圧混合ガス雰囲気中で、高周波加熱により、基板14の温度を、例えば1100°Cまで昇温する。これにより、基板14の表面が気相エッチングされ、表面に形成されている自然酸化膜が除去される。次に、N2ガスとH2ガスの混合ガスをキャリアガスとし、プロセスガスとして、例えばアンモニアNH3ガスと、トリメチルガリウムTMG:TriMethylGalliumを供給し、N型ドーパントとして、例えばシランSiH4ガスを供給し、厚さ3μmのN型GaN層12を形成する。次に、同様にして厚さ2μmのN型GaNクラッド層を形成した後、NH3ガスは供給し続けながらTMGおよびSiH4ガスの供給を停止し、基板14の温度を1100°Cより低い温度、例えば800°Cまで降温し、800°Cで保持する。次に、N2ガスをキャリアガスとし、プロセスガスとして、例えばNH3ガスおよび、TMGを供給し、厚さ5nmのGaN障壁層を形成し、この中にトリメチルインジウムTMI:TriMethylIndiumを供給することにより、厚さ2.5nm、In組成比が0.1のInGaN井戸層を形成する。次に、TMIの供給を断続することにより、GaN障壁層とInGaN井戸層の形成を、例えば7回繰返す。これにより、MQW層が得られる。次に、TMG、NH3ガスは供給し続けながらTMIの供給を停止し、アンドープで厚さ5nmのGaNキャップ層を形成する。次に、NH3ガスは供給し続けながらTMG、TMAの供給を停止し、N2ガス雰囲気中で、基板14の温度を800°Cより高い温度、例えば1030°Cまで昇温し、1030°Cで保持する。次に、N2ガスとH2ガスの混合ガスをキャリアガスとし、プロセスガスとしてNH3ガス、TMG、P型ドーパントとしてビスシクロペンタジエニルマグネシウムCp2Mgを供給し、Mg濃度が1E20cm-3、厚さが100nm程度のP型GaNクラッド層を形成する。次に、Cp2Mgの供給を増やして、Mg濃度が1E21cm-3、厚さ10nm程度のP型GaNコンタクト層を形成する。次に、NH3ガスは供給し続けながらTMGの供給を停止し、キャリアガスのみ引き続き供給し、基板14を自然降温する。NH3ガスの供給は、基板14の温度が500°Cに達するまで継続する。これにより、サファイア基板14上に半導体層11が形成され、P型GaNコンタクト層が表面になる。次に、例えばスパッタリング法によりP型GaNコンタクト層上に厚さ約100nmのITO膜15を形成する。一般に、スパッタリング等でITO膜を形成すると、成膜時の基板温度、プラズマ密度、酸素分圧等に依存して、アモルファスITOと結晶質ITOが混在したITO膜が得られることが知られている。例えば、基板温度で言えば、ITOの結晶化温度は150°C乃至200°C付近にある。基板温度が結晶化温度付近にあると、アモルファスITOと結晶質ITOが混在したITO膜が得られる。次に、図2bに示すように、IOT膜15を電極形状にパターニングするために、IOT膜15上にマスク材として、フォトリソグラフィ法によりレジスト膜20を形成する。次に、図3aに示すように、レジスト膜20をマスクとしてIOT膜15を、例えば塩酸と硝酸の混酸によりウェットエッチングする。エッチングは、結晶質ITOおよびアモルファスITOがともに除去されるまでおこなう。結晶質ITOのエッチング速度は、アモルファスITOのエッチング速度より遅くなる。結晶質ITOのエッチング速度は、例えば50乃至100nm/min程度である。アモルファスITOエッチング速度は、例えば100乃至500nm/min程度である。このとき、IOT膜15は、例えば1μm程度サイドエッチングされる。図1に示すΔW1はサイドエッチング幅を示している。一方、レジスト膜20は、エッチングされないので、薄くなることは無く、略初期の厚さを維持している。なお、結晶質ITOは、残渣として残留し易いため、超音波を印加してエッチングするか、またはエッチング後に超音波洗浄を施して物理的に除去することが望ましい。次に、図3bに示すように、レジスト膜20を除去せずに残置したまま、例えば塩素Cl系ガスを用いたRIEReactiveIonEtching法により半導体層11の発光部13を異方性エッチングし、下地層のN型GaN層12を露出させる。RIEによるエッチング深さは1μm程度であるが、発光部13のサイドエッチング幅は100nm程度に抑えられる。従って、ITO膜15のサイズと発光部13のサイズの差は、略2ΔW1に等しい。ここで、IOT膜15の面積をS1とし、発光部13の面積をS2とする。IOT膜15の面積S1と発光部13の面積S2の比として、0.98以上が得られている。次に、図3cに示すように、レジスト膜20を、例えばアッシャーを用いて除去し、電極形状にパターニングされたITO膜15を露出させる。次に、ITO膜15に熱処理を施す。熱処理は、例えば窒素中、もしくは窒素と酸素の混合雰囲気中で、温度400乃至750°C程度、時間1乃至20分程度が適当である。ITO膜15の結晶化を促進し、ITO膜15の導電率を高めるためである。次に、N型GaN層12上にN側電極16を形成し、ITO膜15上にP側電極17を形成する。次に、基板14をブレードでダイシングして個片化することにより、図1に示す半導体発光素子10が得られる。次に、比較例の半導体発光素子の製造方法について、図4乃至図6を用いて説明する。図4乃至図6は比較例の半導体発光素子の製造工程を順に示す断面図である。ここで、比較例の製造方法とは、ウェットエッチングとRIEを別々のマスク材を用いて行う方法を意味している。図4aに示すように、図2aと同様にして、基板14上に半導体層11を形成する。半導体層11上に、透明導電膜15を形成する。次に、図4bに示すように、図2bと同様にして、フォトリソグラフィ法により、電極パターンに対応したレジスト膜30を形成する。レジスト膜30は、図2bに示すレジスト膜20より小さ目に形成されている。後述するように、発光部13のサイズが、図3bに示す発光部13のサイズと同じになるようにするためである。次に、図5aに示すように、図3aと同様にして、レジスト膜30をマスクとして、透明導電膜15をウェットエッチングする。透明導電膜15は、ΔW1だけサイドエッチングされる。透明導電膜15の面積S3は、図3aに示す透明導電膜15の面積S1より小さい。次に、レジスト膜30を、例えばアッシャーを用いて除去した後に、図5bに示すように、透明導電膜15に熱処理を施す。次に、図5cに示すように、透明導電膜15上にレジスト膜31を形成する。レジスト膜31は本質的には透明導電膜15の上面のみを覆うように形成できればよい。然しながら、フォトリソグラフィ工程におけるパターニング精度に起因して、レジスト膜31は透明導電膜15の上面および側面を覆うようにオーバコートされる。その結果、レジスト膜31のサイズは、透明導電膜15のサイズよりオーバコート幅ΔW2、例えば5μmの2倍の10μmも大きくなってしまう。従って、レジスト膜31のサイズが、図2bに示すレジスト膜20のサイズに略等しくなるように、レジスト膜30のサイズを、2ΔW2だけ小さくしておくことが必要である。次に、図6aに示すように、レジスト膜31をマスクとして、RIE法により、発光部13を異方性エッチングし、N型GaN層12を露出させる。その結果、透明導電膜15のサイズは、発光部13のサイズより2ΔW2だけ小さいので、IOT膜15の面積S3と発光部13の面積S2の比S3/S2は、0.94に低下してしまう。次に、図6bに示すように、レジスト膜31を除去する。次に、図6cに示すように、N型GaN層12上にN側電極16を形成し、ITO膜15上にP側電極17を形成する。これにより、比較例の半導体発光素子40が得られる。比較例の製造方法では、フォトリソグラフィ工程が2回必要である。透明導電膜15の面積S3は面積S1より小さいので、発光部13の外周まで透明導電膜15を形成することができない。これにより、発光部13の外周部は電流が流れづらいので、発光部13の電流分布は不均一になる。電流分布が不均一な場合、電流密度が部分的に高くなり、発光効率の低下、動作電圧が増大するなどの問題が生じる。一方、本実施例の製造方法では、フォトリソグラフィ工程が1回で済む。透明導電膜15の面積S1は面積S2と略等しいので、発光部13の外周まで透明導電膜15を形成することができる。これにより、発光部13の外周部まで電流が流れるので、発光部13の電流分布は略均一になる。上述した電流密度が不均一な場合に生じる不具合を未然に防止することが可能である。半導体発光素子10では、半導体発光素子40に比べて発光面積が5向上したことになり、光出力においては3乃至5程度向上することが見込まれる。更に、動作電圧においては、5程度の改善が見込まれる。以上説明したように、本実施例の半導体発光素子10の製造方法では、レジスト膜20をマスクとして、透明導電膜15をウェットエッチングし、同じレジスト膜20をマスクとして発光部13を異方性エッチングしている。その結果、フォトリソグラフィ工程は1回で済み、発光部13の略全面に透明導電膜15を形成することができる。従って、透明導電膜の被覆率を向上させた半導体発光素子の製造方法が得られる。ここでは、マスク材20、30、31がレジスト膜である場合について説明したが、その他のマスク材、例えばシリコン酸化膜などでも構わない。基板14がサファイア基板である場合について説明したが、SiC基板、GaN基板を用いることできる。この場合、基板は導電性なので、第1電極は基板の裏面に形成する。本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。