"基板を検査する検査装置において、前記基板に光を照明する照明光学系と、前記基板からの光を検出して結像する検出光学系と、前記結像された像を検出する検出器と、前記基板の検査領域別に用意された専用のアルゴリズムを複数種保存する記憶部と、前記アルゴリズムを使って前記欠陥を検出する複数の処理部と、前記基板の情報を基に、複数種の検査領域のうち、同一チップ内で一定方向に繰り返し形成された特定領域以外の検査に使用する前記処理部の回路規模が最小となるように前記処理部と前記アルゴリズムとの組み合わせを決定し、前記処理部の他の回路を前記特定領域の検査に割り当てる決定部と、前記決定部で決定した組み合わせに従って前記処理部に前記アルゴリズムを読み出す読み出し部と、前記検出器で検出された画像を前記基板の検査領域毎のデータに分割し、対応するアルゴリズムが格納された前記処理部へ各々の前記検査領域のデータを分配する分配部とを備え、前記記憶部には、前記特定領域の検査について、同一チップ内のもの同士を比較する特定領域用のアルゴリズムが保存してあり、前記読み出し部は、前記処理部の前記他の回路に前記特定領域用のアルゴリズムをローディングし、前記特定領域用のアルゴリズムがローディングされた処理部では、前記特定領域用のアルゴリズムに従って、同一チップ内の前記特定領域同士のデータの比較によって当該特定領域の欠陥が検出されることを特徴とする検査装置。請求項1に記載の検査装置において、前記特定領域はペリ部であることを特徴とする検査装置。請求項2に記載の検査装置において、前記特定領域用のアルゴリズムがローディングされた処理部では、前記特定領域用のアルゴリズムに従って、同一チップ内で前記検出器のスキャン方向に並ぶペリ部を比較してペリ部の欠陥を抽出することを特徴とする検査装置。請求項2に記載の検査装置において、前記特定領域用のアルゴリズムがローディングされた処理部では、前記特定領域用のアルゴリズムに従って、同一チップ内の隣接ペリ部同士の差画像をとってその平均をチップ単位で出し、各チップの平均を平均してしきい値を算出し、このしきい値を用いてペリ部の欠陥を抽出することを特徴とする検査装置。請求項2に記載の検査装置において、前記特定領域用のアルゴリズムがローディングされた処理部では、前記特定領域用のアルゴリズムに従って、同一チップ内における前記検出器の1スキャン幅内で前記検出器の画素方向に並ぶペリ部を比較してペリ部の欠陥を抽出することを特徴とする検査装置。請求項2に記載の検査装置において、前記特定領域用のアルゴリズムがローディングされた処理部では、前記特定領域用のアルゴリズムに従って、前記検出器の複数回のスキャンで取得された同一チップ内で前記検出器の画素方向に並ぶペリ部を比較してペリ部の欠陥を抽出することを特徴とする検査装置。基板を検査する検査装置において、前記基板に光を照明する照明光学系と、前記基板からの光を検出して結像する検出光学系と、前記結像された像を検出する検出器と、前記検出器で検出された画像を処理して欠陥を検出する画像処理部と、を有し、前記画像処理部は、前記基板の領域ごとに対応した複数のアルゴリズムを保存することが可能な記憶部と、前記アルゴリズムを使って前記欠陥を検出する複数の処理部と、前記画像を前記領域ごとのデータに分割して、前記領域に対応した前記アルゴリズムが格納された前記処理部へ前記領域ごとのデータを分配する分配部と、を有し、前記基板のデザインデータから前記処理部と前記アルゴリズムとの組み合わせを決定する決定部と、を有し、さらに前記画像処理部は、前記決定部の組み合わせに従って、前記複数のアルゴリズムを読み出すことを特徴とする検査装置。請求項7に記載の検査装置において、前記決定部は、検査時間が最小となるように前記組み合わせを決定することを特徴とする検査装置。請求項7に記載の検査装置において、前記決定部は、検査規模が最小となるように前記組み合わせを決定することを特徴とする検査装置。半導体デバイスの微細化に伴い、欠陥検査装置に対して、スループットを維持あるいは向上させつつ検出感度を向上すること、及び装置の低価格化が求められている。スループットの向上には、画素数の多いセンサや複数のセンサを使うことで光学系の視野特に長辺サイズを十分に大きくすることが有効である。検出感度の向上には、画素の検査サイズを小さくしてS/N比を向上させることや、コントラストの小さいメモリセル部、複雑なパターンで形成されるロジック部、繰り返しパターンで形成されるペリ部等を、領域別に最適なアルゴリズムを用いて処理する方法が有効である。しかし、処理データ量が増加するため、処理時間増加によるスループットの低下、処理回路の並列化による回路規模増加、及びコストの増加という課題がある。本発明は例えば、以下の点を特徴とする。本発明は、メモリセル部は回路規模小、処理時間小、ロジック部は回路規模大、処理時間大、ペリ部は回路規模中、処理時間中、と領域により回路規模、処理時間共に差があることに着目し、ウェハ内をメモリセル部、ロジック部、ペリ部等検査領域別に分類し、それぞれ最適なアルゴリズムで処理を行うことを特徴とする。本発明は、検査領域の量から処理時間が最短、及び回路規模が最小のうち少なくとも1つの条件を満たす処理基板とアルゴリズムとの組み合わせを得ることを特徴とする。本発明は、処理基板とアルゴリズムとの組み合わせを任意に変えることを特徴とする。本発明は、従来処理の様に全領域を共通のアルゴリズムで処理していた場合に発生していた処理時間の増加、回路規模の増加を抑えることを特徴とする。本発明は、複数種の検査領域のうち特定の領域の検査を重要視する場合、特定の領域以外の検査領域の検査に用いる回路の規模を抑え、残りの回路を特定の領域の検査に当てることを特徴とする。本発明は例えば、以下の効果を奏する。1高速な検査を行うことができる。2高感度な検査を行うことができる。3付加価値の高い検査を行うことができる。4データ処理回路の増加に伴うコストの増加を抑えることができる。5拡張性の高い画像処理装置を提供できる。本発明の上記特徴及びその他の特徴は、以下の記載により、更に説明される。以下、欠陥榛査装置に本発明を適用した場合の実施例を、図面を用いて説明する。図1は本実施例1の暗視野欠陥検査装置の概略図である。主要な構成要素は、ウェハ基板101を搭載するウェハチャック102、ウェハをθ回転するθステージ103、ウェハを上下移動するZステージ104、ウェハをY移動するYステージ105、ウェハをX移動するXステージ106、検出光学系111、検出器112、画像処理部113、全体制御部114、入出力操作部115、照明光学系116である。ウェハ101を欠陥検査装置に装填する時、オペレータはウェハ101のデザインデータや暗視野画像、明視野画像から取得したウェハ内の領域情報を、入出力操作部115に入力する。全体制御部114はこの情報を用いて、後述のように最適な画像処理アルゴリズムを選定する他、各部を制御する。なお、デザインデータとは、ウェハ101上に形成する回路パターンに関する図面や領域の識別データを含む情報である。照明光学系116を介して、ウェハ101に、斜方から光を照明する。ウェハ101からの正反射光は検出光学系111の開口外に出射するので、本光学系では暗視野像が得られる。検出光学系111を通過した光は、検出器112に結像する。検出器112は画像センサとA/D変換器によって構成される。検出器112のイメージセンサは、例えば時間遅延積分型TDI:TimeDelayIntegrationセンサである。電荷の積分方向とステージの走査方向は、視野の短辺方向と一致する。検査画像は、デジタル信号に変換され、画像処理部113の各処理回路へ転送される。画像処理部113には、検査チップと隣接または近接し、同一回路パターンを有するチップで取得した参照画像が記録されている。この検査画像と参照画像に対して、位置合わせ等の処理を行った後、両者の差画像を出力する。この差画像の明るさを予め算出した統計的しきい値と比較し、欠陥の有無を判定している。ここで、ウェハには、例えば周辺画素とのコントラストの低いメモリセル部や複雑なパターンで形成されるロジック部等があり、これらを専用のアルゴリズムで処理することで感度が向上する。例えば、メモリセル部では、周辺画像とのコントラストが低いため隣接チップ間での位置合わせ処理が不要である。そこで、自身の周辺の画像情報を用いて明るさのバラツキから欠陥を判定する等簡易なアルゴリズムで欠陥を検出できる。この方法はウェハに同心円状で発生する色むらの影響を受けない利点もある。ロジック部では、隣接チップの差分値から算出した統計的しきい値を用いた欠陥判定を行うアルゴリズムを用いた欠陥検出を行うことができる。繰り返しパターンで構成されるペリ部は一次元方向の繰り返し抽出による仲間はずれから欠陥判定するアルゴリズムで欠陥を検出できる。またウェハ上に構成されている各チップに専用のアルゴリズムで処理しても良い。この方法はウェハの色むらによる影響を受けない利点がある。また隣接するチップの数が少なく、差画像から作成する統計的しきい値の精度が出せない場合に、自チップ内の比較処理で欠陥を検出することもできる。またウェハに構成されたチップのマトリックス最外周のチップでは、左右どちらかしかチップが存在しないため隣接チップでの比較ができないが、専用のアルゴリズムを用意し、上下方向のチップの画像情報を振り分けて供給することで、チップ比較処理を行うこともできる。このようにウェハを画素単位でセル部、パターン部、ペリ部等の領域別に分類し、個別の欠陥判定アルゴリズムにより処理する、またはチップ毎に専用のアルゴリズムで処理することで感度の向上を図ることができる。本実施例1では、全体制御部114は、入出力操作部115によって入力されたデザインデータに基づいて、検査時間が最小になるような回路構成を決定する。ここで、回路構成とは、例えば、複数の欠陥検査用の処理基板1-6ともしくは処理基板と同等の機能を有するもの、上述したセル部用のアルゴリズム、パターン部用のアルゴリズム、ペリ部用の検査アルゴリズムとの組み合わせの仕方と表現することができる。そして、欠陥判定部117では、全体制御部114にて決定された基板とアルゴリズムの組み合わせに基づいて、アルゴリズム保存部120からアルゴリズムを読み出し、基板1-6にそれぞれ分配する。そして、基板1-6では分配されたアルゴリズムを用いてバッファ部118から送信されたデータに関して欠陥検査を並列に行う。より具体的には、検出器112で検出された画像は、バッファ部118へ送られる。バッファ部118へ送られた画像データは、入出力操作部115によって入力されたデザインデータに基づいて、領域別セル部、パターン部及びペリ部に分割される。欠陥判定部117の基板1-6には、検査に先立ち、アルゴリズム保存部120から、検出器112で検出された画像を最短時間で検査できるアルゴリズムがそれぞれ読み出されている。ここで、検査時間は、全体制御部114においてデザインデータの情報例えば、領域の種類、領域毎のデータ量、基板の情報例えば、基板の枚数、基板の処理性能単位時間当たりに処理できるデータ量等に基づいて決定される。本実施例1の場合では、基板1-3にはペリ部用アルゴリズム、基板4及び基板5にはパターン用アルゴリズム、基板6にはセル部用アルゴリズムが設定されている。バッファ部118によって、バッファされ、分割されたデータは、領域の種類によってそれぞれ基板1-6に分配される。基板1-6は分配されたデータの処理欠陥の検出を行う。基板1-6でそれぞれ処理されたデータはマージ部119で一旦まとめられた後、に全体制御部114に送られる。検査結果は、入出力操作部115に表示される。このようにすることで、最短の検査時間で欠陥検査を行うことができる。次に本実施例1のフローチャートについて説明する。図2は、本実施例のフローチャートを示した図である。以下、図2のフローチャートに沿って本実施例を詳細に説明する。ステップS1では、入出力操作部115で入力されたデザインデータを全体制御部114へ送信する。ステップS2では、バッファ部118でデザインデータから、検出画像を画素サイズ単位で検査領域別に分類する。ステップS3では、デザインデータの各領域のデータ量から、処理時間が最短となる最適な回路構成基板とアルゴリズムの組み合わせを決定する。ステップS4として、選択した回路構成に従い、FPGAやDSPにアルゴリズムをローディングする。ステップS5として、ローディングしたアルゴリズムにより欠陥判定し、欠陥を抽出する。ステップS6として、検査結果を入出力操作部115に表示する。なお、本実施例1では、6枚の基板1-6を用いる例を説明したが、本実施例1は基板の枚数は6枚でなくても良い。例えば予め追加の基板を挿入するためのスロットを設けたり、基板を取り外し可能にしたりすれば拡張性の高い画像処理部113を構成することもできる。また、デザインデータの替わりに検出器112で実際に得られた暗視野画像、又は別に備える明視野光学系で得られた明視野画像の明るさ分布を用いても良い。また、本実施例1は検査時間を最小とする例を説明したが、この検査時間は入出力操作部115によって作業者が任意に設定できるようにして、全体制御部114は作業者の設定に従ってアルゴリズムの分記を決定しても良い。また、このアルゴリズムの分配は、ウェハ単位やウェハの種別毎に変更するようにしても良い。次に実施例2について説明する。実施例1は検査時間を最短にする場合について説明したが、本実施例2は、回路規模を最小にして、さらに検査用以外のアルゴリズムを効率的に使用する実施例である。実施例2では、実施例1と異なる部分を主に説明する。図3は本実施例2の暗視野欠陥検査装置の概略図である。本実施例2では、全体制御部114は、入出力操作部115によって入力されたデザインデータに基づいて、回路規模が最小になるような回路構成を決定する。そして、欠陥判定部117では、全体制御部114にて決定された基板とアルゴリズムとの組み合わせに基づいて、アルゴリズム保存部120からアルゴリズムを読み出し、基板1-3にそれぞれ分配する。さらに本実施例2では空き領域121となった基板4-6に、ペリ部、パターン部、セル部用以外のアルゴリズムをアルゴリズム保存部120からローディングする。基板1-3での検査結果は、基板4-6に送信され様々な画像処理が行われる。そして、基板1-3毎の検査結果、及び基板4-6での画像処理結果はマージ部119に送信され、全体制御部114を経由して、入出力操作部115に表示される。次に本実施例2のフローチャートについて説明する。図4は、本実施例2のフローチャートを示した図である。以下、図4のフローチャートに沿って本実施例2を詳細に説明する。ステップS1では、入出力操作部115で入力されたデザインデータを全体制御部114へ送信する。ステップS2では、バッファ部118でデザインデータから、検出画像を画素サイズ単位で検査領域別に分類する。ステップS3では、デザインデータの各領域のデータ量から、回路規模が最小となる最適な回路構成基板とアルゴリズムの組み合わせ、及び他の画像処理のための空き領域を決定する。ステップS4として、選択した回路構成に従い、FPGAやDSPにアルゴリズムをローディングする。ステップS5として、空き領域に画像処理用のアルゴリズムをローディングする。ステップS6では、ローディングしたアルゴリズムにより欠陥判定し、欠陥を抽出する。ステップS7として、検出画像に対しての画像処理、ステップS6の結果についての更なる画像処理のうちの少なくとも1つを行う。ステップS8では入出力操作部115に検査結果、画像処理結果を表示する。本実施例2では、この基板4-6に様々な画像処理アルゴリズムをローディングすることで、より付加価値の高い検査を行うことができる。本実施例2では、回路規模を最小にする場合について説明したが、回路規模は入出力操作部115で作業者が任意に設定できるようにしても良い。また、基板4-6にローディングする画像処理アルゴリズムはアルゴリズム保存部120で複数保存できるし、新たな画像処理アルゴリズムの保存、更新を行うこともできる。このようにすることで拡張性の高い画像処理部113を提供することができる。上述した実施例1、及び2は、半導体ウェハの暗視野欠陥検査装置について説明したが、これに限定されるものではなく、明視野視欠陥検査装置や、半導体以外の液晶装置やマスク装置等、高速で高精度を要求する検奪装置にも適用可能である。また、上述した画像処理装置113を暗視野欠陥検査装置の外に配置して、ネットワークで接続することもできる。図5はチップの構造の一例を表した図である。ペリ部はメモリセルの周辺回路であり、例えばセル数ビット当たりに1つの割合で同一の回路構成で繰り返し形成されている。チップ内のペリ部が全て同じ回路構成というわけでは必ずしもないが、一定の領域内においては一定の方向に繰り返し形成されるものについては同じ回路構成になっているのが通常である。また、パターン部、ペリ部、セル部のうち、パターン部は配線間の隙間が大きく微細な異物によってはショートし難く、セル部は異物が載っていても致命的な問題になり難いのに対し、ペリ部のショートはチップの誤動作を招くため許されない上、配線間の隙間にも余裕がない。その意味では、ペリ部の検査はパターン部やセル部の検査に比べると重要視され得る。ここで、実施例2によれば回路規模を抑えることができるため、検査の重要度に応じて、例えば検査の重要度が比較的低いパターン部やセル部の検査用の回路規模を抑え、広く空いた他の回路で重要度の高いペリ部を検査することができる。また、パターン部の検査回路は最も大きな検査規模を要しセル部やペリ部の検査回路としても使用できる上位互換があるがセル部やペリ部の検査回路としては必要以上の規模である。そして、一般にパターン部は繰り返し形成された同じ形状の回路ではないので、隣接するもの同士でも形状が一般に異なる。したがって、チップ内の隣接パターン部同士を比較することができず、同一構成の隣接チップの対応箇所のパターン部同士を比較しており、同じ検査回路を使用するペリ部やセル部の検査においても隣接チップの対応するもの同士を比較していたのが現状である。しかしながら、セル部やペリ部については、隣接チップ同士で比較する必要がなく、むしろ同一チップ内のもの同士を比較することでウェハ101の色むらの影響を抑えることができる等のメリットが得られる。また、セル部の場合は一定範囲で見ても形状的特徴に欠け、どの範囲とどの範囲を比較しているのかが判別し難いのに対し、ペリ部の場合は回路単体の構成にある程度の特徴を有しているためマッチングし易く、特にペリ部については同一回路内で比較するのに適している。本実施例では、重要度に応じて領域によって検査規模を変え、かつ、隣接チップ同士の対応箇所を比較する検査アルゴリズムと同一チップ内の対応箇所を比較する検査アルゴリズムを領域によって使い分ける。以下、本実施例について説明する。図6は本発明の実施例3に係る検査装置の概略図である。図6において既述した部分と同様の部分には既出図面と同符号を付する。本実施例に係る検査装置は、検査対象であるウェハ101を搭載するウェハチャック102と、ウェハをθ回転するθステージ103と、ウェハ101を上下に移動させるZステージ104と、ウェハ101をY方向に移動させるYステージ105と、ウェハ101をX方向に移動させるXステージ106と、ウェハ101に光を照明する照明光学系116と、ウェハ101からの光散乱光を検出して結像する検出光学系111と、検出光学系111によって結像された像を検出する検出器112と、検出器112で検出された画像を処理して欠陥を検出する画像処理部113と、画像処理部113を含む検査装置全体を制御する全体制御部114と、全体制御部114との間で信号を授受し各種入力操作や出力表示を行う入出力操作部115とを備えている。ウェハ101を検査装置に装填する時、オペレータはウェハ101のデザインデータや暗視野画像、明視野画像から取得したウェハ101内の各チップの検査領域の情報を入出力操作部115で入力する。全体制御部114は、入出力操作部115で入力された情報を用いて、最適な画像処理アルゴリズムを選定するとともに後述、装置各部を制御する。なお、デザインデータとは、ウェハ101上に形成された回路パターンに関する図面や検査領域の識別データを含む情報である。また、検査領域とは、ペリ部、セル部、パターン部等といったウェハ101上の回路パターンの部位をいい、ペリ部、セル部、パターン部等の各部の単一個数単位又は複数個数単位の区分をいう。照明光学系116はその光源から出射した検査光をウェハ101に斜方照射するものであり、検出光学系111はウェハ101からの光散乱光を上方検出するものである。具体的には、検出光学系111の光軸はウェハ101の表面に直交しており、照明光学系116の光軸は検出光学系111の光軸に対して傾斜していて検出光学系111の光軸とウェハ101の表面との交点でウェハ101の表面と交わっている。したがって、照明光学系116からの検査光はウェハ101に対して斜めに照射され、ウェハ101で反射した正反射光は検出光学系111の開口には入射せず、ウェハ101からの散乱光の一部が検出光学系111の開口に入射し、これによって本光学系では暗視野像が得られる。検出光学系111を通過した光は検出器112に結像する。検出器112は画像センサとA/D変換器によって構成される。検出器112の画像センサは、時間遅延積分型TDI:TimeDelayIntegrationセンサ等である。電荷の積分方向とステージの走査方向は、視野の短辺方向と一致する。画像センサの検出信号はA/D変換機でデジタル信号に変換され、セル部、パターン部、ペリ部の各領域のデータに分割されて画像処理部113に転送される。画像処理部113は、領域毎の欠陥検査用の検査アルゴリズムを保存したアルゴリズム保存部120と、複数の検査基板1-6を有する欠陥判定部117と、検出器112から転送されてきた画像データを一時記憶し領域毎に分割して検査基板1-6に分配するバッファ部118と、検査基板1-6で処理されたデータを合成して全体制御部114に出力するマージ部119とを備えている。アルゴリズム保存部120には、ウェハ101の検査領域別に用意された専用のアルゴリズムが複数種保存されており、特に本実施例ではペリ部を特定領域とし、ペリ部用の検査アルゴリズムとして、同一チップ内のもの同士を比較するものが用意されている。セル部及びパターン部の検査アルゴリズムは実施例1,2と同様である。全体制御装置114は、入出力操作部115によって入力されたウェハ101のデザインデータ等を含む情報を基に、セル部、ペリ部及びパターン部のうち、セル部及びパターン部の検査に使用する回路規模が最小となるように回路構成を決定し本例では検査基板1,2にそれぞれセル部及びパターン部の検査アルゴリズムを割り当て、検査基板1-6のうちの残りの回路本例では検査基板3-6を全てペリ部の検査に割り当てる。ここで回路構成とは、例えば、検査基板1-6又はこれと同等の機能を有するものと前述したセル部用の検査アルゴリズム、パターン部用の検査アルゴリズム、ペリ部用の検査アルゴリズムとの組み合わせをいう。この回路構成は、デザインデータを含むウェハ101の情報例えば、領域の種類、領域毎のデータ量、検査基板1-6の情報例えば、検査基板の枚数、検査基板の処理性能等に基づいて決定される。また、検査アルゴリズムは検査基板単位に限らず、1枚の検査基板に複数の回路が構成されている場合には回路単位でローディングすることも可能である。欠陥判定部117は、全体制御装置114で決定した組み合わせに従って検査基板1-6に検査アルゴリズムを、本実施例では、検査基板1にセル部用検査アルゴリズムを、検査基板2にパターン部用検査アルゴリズムを、検査基板3-6にペリ部用検査アルゴリズムをそれぞれ読み出す。バッファ部118は、検出器112で検出されたウェハ101の画像をセル部、パターン部及びペリ部のデータに分割し、対応するアルゴリズムが格納された検査基板、本例では、セル部のデータを検査基板1に、パターン部のデータを検査基板2に、ペリ部のデータを検査基板3-6に分配する。検査基板1-6は、それぞれに格納された検査アルゴリズムを使って欠陥を並列に検出する。本実施例の場合、検査基板1では、セル部用検査アルゴリズムを使用して、同一チップ内又は隣接チップ同士でセル部の画像を比較してセル部の欠陥を検査する。検査基板2では、パターン部用検査アルゴリズムを使用して、隣接チップ同士で対応箇所のパターン部の画像を比較してパターン部の欠陥を検査する。検査基板3-6では、ペリ部用検査アルゴリズムを使用して、同一チップ内のペリ部の画像を比較してペリ部の欠陥を検査する。マージ部119は、検査基板1-6でそれぞれ処理されたデータを一旦まとめて全体制御部114に送る。全体制御部114に入力された情報は、検査結果として入出力操作部115に表示される。なお、本実施例では、6枚の検査基板1-6を用いる場合を例に挙げて説明したが、検査基板は6枚に限られず、7枚以上又は5枚以下とすることもできる。例えば追加の検査基板を挿入するためのスロットを設けたり、検査基板を取り外し可能にしたりすることによって拡張性の高い画像処理部113を構成することもできる。また、デザインデータの代わりに検出器112で実際に得られた暗視野画像、又は別途備えた明視野光学系で得られた明視野画像の明るさ分布を用いて領域を判別する構成とすることもできる。図7は本実施例に係る欠陥検査装置による欠陥検査手順を表すフローチャートである。欠陥検査装置は、まず、入出力操作部115で入力されたウェハ101内の領域を示すデザインデータ等の情報を全体制御部114へ送信するステップS31。続いて、検出器112からバッファ部118に送られてきたウェハ101の画像データを、デザインデータ等を基にして画素単位で検査領域別、すなわちセル部、パターン部及びペリ部に分類するステップS32。また、デザインデータの各領域のデータ量から、全体制御部114は、セル部及びパターン部の検査用の回路規模が最小となる回路構成検査基板とアルゴリズムの組み合わせを決定し、残りをペリ部の検査に割り当てるステップS33。本実施例では、前述した通り、全体制御部114によって、検査基板1にセル部用検査アルゴリズムが、検査基板2にパターン部用検査アルゴリズムが、検査基板3-6にペリ部用検査アルゴリズムがそれぞれ割り当てられる。そして、全体制御部114によって決定された回路構成に従って、欠陥判定部117は、検査基板1にセル部用検査アルゴリズムを、検査基板2にパターン部用検査アルゴリズムをそれぞれローディングしステップS34、検査基板3-6にペリ部用検査アルゴリズムをローディングするステップS35。検査基板1-6に検査アルゴリズムが読み込まれたら、検査基板1,2では、バッファ部180から振り分けられてくる画像データを処理してそれぞれセル部及びパターン部の欠陥を抽出しステップS36、検査基板3-6では、ペリ部用検査アルゴリズムによって同一チップ内のペリ部同士を比較してペリ部の欠陥を抽出するステップS37。ステップS34,S36の処理とステップS35,S37の処理は並列処理同時処理される。その後、検査基板1-6による検査結果は、マージ部119で一旦まとめられて全体制御部114に送信され、入出力操作部115に表示されステップS38、この手順が終了する。なお、図7ではステップS32をステップS33の前に実行する場合を例示しているが、ステップS33-S35と同時又はステップS33-S35の後でステップS32が実行されるようにしても良い。図8は本実施例によるペリ部の欠陥検査の概念を表す図である。図に示すように、本実施例では、1Swath検出器の1スキャンの幅内において同一チップ内でスキャン方向に並ぶペリ部を比較処理し、ペリ部の欠陥を検出する。従来は、前述した通り同一構成のチップが複数並んでいることに鑑みて隣接チップ同士でパターン部を比較して検査していたところ、図9に示すように、ペリ部についても、パターン部の検査アルゴリズムと同様に1Swathにおける各チップの対応位置のペリ部同士を比較して欠陥を検出していた。しかしペリ部については、同一チップ内に同じ構成の回路が繰り返し形成されているため、図8に示すようにチップ内の同一回路構成のペリ部同士を比較することで欠陥を検出することができる。加えて、本実施例では、セル部やパターン部に比べて重要視されるペリ部の検査用の回路規模を最大限に確保することができるので、信頼性及び妥当性の高い欠陥検査をすることができる。また、ウェハの微視的な反り等に起因して部位によって像の見え方が異なる色むらが生じる。ウェハの大型化が進めば、この事象はより顕著になり得る。ウェハ上の位置が離れた部位同士を比較する場合、同じ条件で撮像しても像の明るさに差がある場合があり、実際には正常であってもしきい値を超えてしまう場合、或いはその逆の場合が起こり得る。それに対し、本実施例では同一チップ内の例えば隣接ペリ部同士を比較するので、色むらに起因する画像の輝度差が抑えられるため、ウェハの色むらの影響がほとんどなく検査感度の向上が期待できる。図10は本実施例に係る欠陥検査装置による欠陥検査手順を表すフローチャートである。図10に示したステップS41-S48のうち図7と異なるのはペリ部の欠陥検査に関するステップS47であり、他のステップS41-S46,S48の手順は図7のステップS31-S36,S38と同様である。図11は本実施例によるペリ部の欠陥検査の概念を表す図である。本実施例によるペリ部の検査アルゴリズムは、図8に示した検査アルゴリズムに図9の従来の概念を組み合わせたものである。具体的には、同一チップ内でスキャン方向に並ぶペリ部同士の差画像をとってその平均をチップ単位で出し、各チップの平均を平均してしきい値を算出し、このしきい値を用いてペリ部の欠陥を抽出するものである。この場合、しきい値を算出するのに用いる母数を増やすことができる。S/N比は母数の1/2乗に比例して向上するため、この方式によれば欠陥検出性能の更なる向上が期待できる。図12は本実施例に係る欠陥検査装置による欠陥検査手順を表すフローチャートである。図12に示したステップS51-S58のうち図7と異なるのはペリ部の欠陥検査に関するステップS57であり、他のステップS51-S56,S58の手順は図7のステップS31-S36,S38と同様である。図13は本実施例によるペリ部の欠陥検査の概念を表す図である。本実施例によるペリ部の検査アルゴリズムは、同一チップ内における1Swath内で検出器112の画素方向ウェハ101の表面内でスキャン方向と直交する方向に並ぶペリ部を比較処理し、ペリ部の欠陥を検出するものである。例えば1Swathがスキャン方向のチップの幅よりも大きい場合には、実施例3に比べて多数の比較処理を行うことができる。また、スキャン方向に比較する場合は2つの比較対象の読み込みに僅かな時間差があるため、先に読み込まれた画像をバッファしておかなければならないのに対し、画素方向の場合は、比較対象が同時に読み込まれるため処理速度の向上も期待される。図14は本実施例に係る欠陥検査装置による欠陥検査手順を表すフローチャートである。図14に示したステップS61-S68のうち図12と異なるのはペリ部の欠陥検査に関するステップS67であり、他のステップS61-S66,S68の手順は図12のステップS51-S56,S58と同様である。図15は本実施例によるペリ部の欠陥検査の概念を表す図である。本実施例によるペリ部の検査アルゴリズムは、検出器112の複数回のスキャンで取得された、同一チップ内で前記検出器の画素方向に並ぶペリ部、すなわち複数のSwathのペリ部を比較してペリ部の欠陥を抽出するものである。前の実施例では1Swath内で画素方向に並ぶペリ部を比較したが、本実施例のように1Swath目のペリ部の画像をバッファ部118に一時記憶しておけば、画素方向に並ぶ複数Swath分のペリ部を比較することができる。これにより、しきい値画像の母数を増やすことができ、欠陥検出性能の向上が期待できる。"