半導体基板上に、絶縁層とアッシング除去可能な材料層を形成する工程と、前記材料層をパターニングする工程と、パターニングされた前記材料層をマスクに、前記絶縁層を貫通し、少なくとも前記半導体基板の一部をエッチングする第1のエッチング工程と、前記材料層がなくなる前にエッチングを一旦停止し、残存する前記材料層をアッシング除去する工程と、前記絶縁層をマスクに前記半導体基板を所定の深さにエッチングする第2のエッチング工程とを含むことを特徴とする半導体装置の製造方法。前記材料層は、反射防止膜であり、前記材料層をパターニングする工程は、フォトリソグラフィ技術を用いてフォトレジスト膜パターンを形成した後、該フォトレジスト膜パターンをマスクに、前記反射防止膜をドライエッチングする工程を含む請求項1に記載の半導体装置の製造方法。前記反射防止膜は、前記絶縁層上に形成されるノボラック系ポリフェノール樹脂である第1の反射防止膜と、該第1の反射防止膜上に形成されるシリコン含有ノボラック系ポリフェノール樹脂である第2の反射防止膜の積層膜である請求項2に記載の半導体装置の製造方法前記絶縁層は、半導体基板上に形成される保護膜としてのシリコン酸化膜と、マスク膜としてのシリコン窒化膜の積層膜である請求項1乃至3のいずれか1項に記載の半導体装置の製造方法。前記第1のエッチング工程後であって、残存する前記材料層をアッシング除去する工程の前に、半導体基板の構成原子とエッチングガス中の成分との化合物による堆積膜を除去する工程を有する請求項1乃至4のいずれか1項に記載の半導体装置の製造方法。残存する前記材料層をアッシング除去する工程の後であって、前記第2のエッチング工程の前に、前記アッシングにより生成した酸化膜を除去する工程を有する請求項1乃至5のいずれか1項に記載の半導体装置の製造方法。前記第1のエッチング工程から第2のエッチング工程までを、同一の装置内で実施する請求項1乃至6のいずれか1項に記載の半導体装置の製造方法。前記第1及び第2のエッチング工程は、前記半導体基板に素子分離用の溝を形成する工程である請求項1乃至7のいずれか1項に記載の半導体装置の製造方法。前記形成された前記素子分離用の溝内に絶縁膜を埋め込み、素子分離領域を形成する工程をさらに有する請求項8に記載の半導体装置の製造方法。前記素子分離領域を形成する工程は、ラジカル酸化法によりシリコン酸化膜である保護膜を形成する工程と、該保護膜上に、シリコン窒化膜である第1の絶縁膜を形成する工程とを含む請求項9に記載の半導体装置の製造方法。前記シリコン窒化膜は、前記溝内に空洞を有して形成され、前記空洞上部のシリコン窒化膜を除去して前記空洞を露出させた後、該空洞内に別の絶縁膜を埋込み、前記溝内を絶縁膜で充填する工程を有する請求項10に記載の半導体装置の製造方法。前記溝内を絶縁膜で充填する工程は、第2の絶縁膜を成膜して前記空洞を充填した後、該第2の絶縁膜の一部を除去し、続いて、第3の絶縁膜を成膜して前記溝内を充填する工程を有する請求項11に記載の半導体装置の製造方法。このように、エッチング深さの粗密差を低減するエッチング方法が求められている。本発明の一実施形態によれば、半導体基板上に、絶縁層とアッシング除去可能な材料層を形成する工程と、前記材料層をパターニングする工程と、パターニングされた前記材料層をマスクに、前記絶縁層を貫通し、少なくとも前記半導体基板の一部をエッチングする第1のエッチング工程と、前記材料層がなくなる前にエッチングを一旦停止し、残存する前記材料層をアッシング除去する工程と、前記絶縁層をマスクに前記半導体基板を所定の深さにエッチングする第2のエッチング工程とを含むことを特徴とする半導体装置の製造方法が提供される。本発明によれば、ハードマスクの肩落ちがなくなるため、エッチング深さの粗密差を低減することが可能となる。以下、添付図面を参照しながら、本発明の好ましい実施形態について、詳細に説明する。図1図1a及びbは、本発明の好ましい実施形態による半導体デバイス100の素子分離構造を示す図面であり、aは略平面図、bはaのAA部における略断面図である。図1a及びbに示すように、本実施形態による半導体デバイス100は、シリコン等の半導体基板1に素子分離領域2が設けられており、素子分離領域2に取り囲まれるようにして、トランジスタの活性領域3が設けられている。素子分離領域2には、STIShallowTrenchIsolation構造のトレンチ4が設けられており、トレンチ4の内壁はシリコン酸化膜である保護膜5で覆われている。保護膜5で覆われたトレンチ4の下部を埋め込むように、シリコン窒化膜である第1の絶縁膜6が設けられている。さらに詳細に述べると、第1の絶縁膜6の上面は活性領域3となる半導体基板1の表面よりも下方に位置しており、さらに第1の絶縁膜6の上面には、凹部7がトレンチ4の幅の中心線上に位置している。凹部7を埋め込むようにシリコン酸化膜である題意2の絶縁膜8が設けられており、さらにトレンチ4の上部となっている第2の絶縁膜8の上方には、シリコン酸化膜である第3の絶縁膜9が設けられている。なお、第2の絶縁膜8は凹部7の内部に位置すると共に、トレンチ4の上部において保護膜5と第3の絶縁膜9の間に介在している。さらに、第2及び第3の絶縁膜8と9の上面は、活性領域3となる半導体基板1の上面で構成される仮想平面内に位置している。以上のような構造を有する半導体デバイス100では、第1~第3の絶縁膜6と8と9が夫々素子分離絶縁膜の一部として機能している。特に、第1の絶縁膜6における凹部7の内部にも第2の絶縁膜8を位置させることで、第1の絶縁膜6と第2の絶縁膜8が一体化して、トレンチ4の内部に空洞ボイドが存在することなく、素子分離絶縁膜を設けている。従って、後続工程で用いるゲート電極あるいは配線材料が、ボイド内に残留して生じる電気的な短絡ショートを防止することができる。次に、本実施形態による半導体デバイス100の製造方法について、詳細に説明する。なお図2~図13は、本実施形態による半導体デバイス100の製造方法を説明するための工程図であり、aは略平面図、bはaのAA部における略断面図である。図3~6、9~11、13はAA部における略断面図を示す。図2半導体デバイス100の製造では、まずシリコンである半導体基板1を用意し、この半導体基板1上に熱酸化法によって、シリコン酸化膜である保護膜パッド酸化膜10を形成した。さらに保護膜10の全面を覆うように、CVDChemicalVaporDeposition法によって、シリコン窒化膜であるマスク膜11を形成した。この時、保護膜10の厚さは9nmとし、マスク膜11の厚さは100nmとした。次に、マスク膜11上に、アッシング除去可能な材料層を形成する。本実施例では、アッシング除去可能な材料層としてノボラック系ポリフェノール樹脂である第1の反射防止膜12と、シリコンSiを含有させたノボラック系ポリフェノール樹脂である第2の反射防止膜13を夫々塗布し、最後にフォトレジスト14を塗布した。この時、第1の反射防止膜12の厚さは260nmとし、第2の反射防止膜13の厚さは35nmとし、フォトレジスト14の厚さは150nmとした。次に、フォトリソグラフィによって、フォトレジスト14に幅X1を42nmとした開口部15を形成した。この時、フォトレジスト14は、活性領域3となる半導体基板1上に残留させており、開口部15の底部には、第2の反射防止膜13の一部が露出している。図3次に、フォトレジスト14をエッチングマスクとしたドライエッチングによって、開口部15の底面を構成している第2の反射防止膜13を除去して、第1の反射防止膜12の一部を露出させた。この時のドライエッチング条件は、ジフルオロメタンCH2F2と六フッ化硫黄SF6と窒素N2を原料ガスとし、流量を50sccmCH2F2と20sccmSF6と45sccmN2、ソースパワーを450W、バイアスパワーを100W、ステージ温度を20°C、圧力を0.67Pa5mTorrとした。ここでは、キャリアガスとして、ヘリウムHeを200sccm供給した。次に、ドライエッチングによって、露出させた第1の反射防止膜12を除去して、マスク膜11の一部を露出させた。この時のドライエッチング条件は、塩素Cl2と臭化水素HBrと酸素O2を原料ガスとし、流量を10sccmCl2と20sccmHBrと50sccmO2、ソースパワーを500W、バイアスパワーを115W、ステージ温度を20°C、圧力を1.3Pa10mTorrとした。次に、ドライエッチングによって、露出させたマスク膜11と保護膜10を除去して、半導体基板1の一部を露出させた。この時のドライエッチング条件は、トリフルオロメタンCHF3とテトラフルオロメタンCF4と酸素O2を原料ガスとし、流量を80sccmCHF3と110sccmCF4と2sccmO2、ソースパワーを500W、バイアスパワーを200W、ステージ温度を20°C、圧力を0.67Pa5mTorrとした。以上のドライエッチングによって、開口部15は新たな開口部16となる。ここで、開口部16の位置は、素子分離領域2を形成する位置と一致させており、200nm厚となって残留した第1の反射防止膜12とマスク膜11と保護膜10の位置は、活性領域3を形成する位置と一致させている。なお実際の半導体基板1では、多数の活性領域を形成するが、b図ではその一部となる3つの活性領域を形成している。図4次に、第1の反射防止膜12とマスク膜11をエッチングマスクとしたドライエッチング第1のエッチング工程によって、露出している半導体基板1をその主面に対して垂直な方向Z方向に除去して、活性領域3となる半導体基板1が残留するように、トレンチ4Aを形成した。この時のドライエッチング条件は、臭化水素HBrと酸素O2を原料ガスとし、流量を400sccmHBrと4sccmO2、ソースパワーを750W、バイアスパワーを200W、ステージ温度を20°C、圧力を2.7Pa20mTorrとした。この時、トレンチ4Aの深さZ1は150nmとしており、残留した第1の反射防止膜12の厚さZ2は、100nmとなっている。またトレンチ4Aの幅は、開口部15の幅と同じくX1が42nmとなっており、トレンチ4Aにおける深さZ1と幅X1の比であるアスペクト比=Z1/X1は、約3.6となっている。ここで、トレンチ4Aの側壁には、半導体基板1のエッチング残渣であるシリコンSiが原料ガスに含まれる臭素Brと化合して堆積した堆積膜17が形成されている。なおトレンチ4Aの深さZ1は、素子分離領域2に対する所望の深さとはなっていない。これは、エッチングマスクとなるフォトレジスト14と第1の反射防止膜12と第2の反射防止膜13を厚く形成すると、開口部15の幅X1の寸法が拡大することに起因しており、許容される膜厚でエッチングすることができる深さに留めることによって、第2の反射防止膜13と第1の反射防止膜12を残留させて、マスク膜11とトレンチ4Aの幅X1が拡大しないようにしている。図5次に、ドライエッチングによって、トレンチ4Aの側壁における堆積膜17を除去した。この時のドライエッチング条件は、テトラフルオロメタンCF4と酸素O2を原料ガスとし、流量を180sccmCF4と40sccmO2、ソースパワーを1200W、ステージ温度を20°C、圧力を1.3Pa10mTorrとした。ここでは、キャリアガスとして、アルゴンArを200sccm供給した。次に、アッシングによって、残留している第1の反射防止膜12を除去して、マスク膜11を露出させた。この時のアッシング条件は、酸素O2を原料ガスとし、流量を100sccm、ソースパワーを1500W、バイアスパワーを50W、ステージ温度を20°C、圧力を1.3Pa10mTorrとした。このアッシングでは、第1の反射防止膜12だけを除去するように条件設定しているので、トレンチ4Aと同じく、深さZ1が150nmであり幅X1が42nmとなっている新たなトレンチ4Bの底面には、半導体基板1の一部が露出している。ここでは、堆積膜17を除去してからアッシングを行っているので、第1の反射防止膜12が、堆積膜17で保護されて残留することはない。しかしながら、トレンチ4Bの側壁には、トレンチ4Bを構成している半導体基板1と保護膜10とマスク膜11に含まれるシリコンが、原料ガスの酸素と化合したシリコン酸化膜である絶縁膜18が形成されている。図6次に、ドライエッチングによって、半導体基板1のエッチングを阻害する絶縁膜18を除去した。この時のドライエッチング条件は、テトラフルオロメタンCF4を原料ガスとし、流量を100sccm、ソースパワーを300W、バイアスパワーを100W、ステージ温度を20°C、圧力を0.53Pa4mTorrとした。このように、絶縁膜18を除去することによって、後続の半導体基板1のエッチングを円滑に行うことができる。次に、露出させたマスク膜11をエッチングマスクとしたドライエッチング第2のエッチング工程によって、露出している半導体基板1をその主面に対して垂直な方向Z方向に除去して、活性領域3となる半導体基板1が残留するように、トレンチ4を形成した。この時のドライエッチング条件は、塩素Cl2と窒素N2と酸素O2を原料ガスとし、流量を180sccmCl2と20sccmN2と8sccmO2、ソースパワーを750W、バイアスパワーを300W、ステージ温度を20°C、圧力を2.7Pa20mTorrとした。この時、トレンチ4の深さZ3は270nmとしており、残留したマスク膜11の厚さZ4は80nmとなっている。なおトレンチ4の幅は、開口部15の幅と同じくX1が42nmとなっている。従って、トレンチ4における深さZ3と幅X1の比であるアスペクト比=Z3/X1は、約6.4となっている。このようにトレンチ4の形成では、後退して先端部が丸くなった第1の反射防止膜12を事前に除去して、開口部の幅X1が42nmとなっているマスク膜11をエッチングマスクとしている。しかし、トレンチ4Aの形成時からマスク膜11をエッチングマスクとするためには、マスク膜11を厚く形成しなければならないので、マスク膜11の開口部を寸法精度良く形成するのが困難となる。このため、トレンチ4の形成を2ステップに分けて、第1ステップでは、第2の反射防止膜13などの積層膜をエッチングマスクとしてトレンチ4の一部を構成するトレンチ4Aまで形成し、第1のステップで残留した第1の反射防止膜12を除去してから、続く第2のステップで、マスク膜11をエッチングマスクとしたドライエッチングを行うことで、トレンチ4を精度良く形成することができる。図7次に、半導体基板1に形成されたトレンチ4の内壁を覆うように、ISSGInSituSteamGenerationなどのラジカル酸化法によって、シリコン酸化膜である保護膜5を形成した。この保護膜5は、後続工程で、トレンチ4に絶縁膜を埋め込む際に生じる半導体基板1の損傷を防ぐ役割を果すものである。さらに保護膜5は、トレンチ4の表面に生じたドライエッチングによる結晶欠陥を除去する犠牲膜にもなる。なお保護膜5は、トレンチ4の内壁だけでなく、保護膜10の側面並びにマスク膜11の上面と側面にも形成されており、その膜厚は4nmとした。なおラジカル酸化法によるシリコン酸化膜は、膜厚の50がシリコンである半導体基板1中に形成されるので、膜厚を4nmとしても実質的な膜厚増加分は2nmとなる。従って、トレンチ4の幅X2は、その両側面で増加した膜厚の合計値である4nmだけ低減して、38nmとなっている。次に、保護膜5で覆われたトレンチ4内を埋め込むように、半導体基板1の全面にCVD法によってシリコン窒化膜である第1の絶縁膜6を形成した。特に限定されるものではないが、トレンチ4内を十分に埋め込むためには、第1の絶縁膜6の膜厚を50nmにすることが好ましい。このとき、トレンチ4に対する第1の絶縁膜6の被覆性が悪いので、第1の絶縁膜6の内部に空洞以降、ボイドと称する19が生ずる。このボイド19は、トレンチ4内の対向する内壁に成膜された第1の絶縁膜6が、徐々にその厚みを増していく途中で、トレンチ4の上方が第1の絶縁膜6によって閉鎖されて生じるので、必然的にトレンチ4の幅の中心線上に位置している。図8次に、燐酸H3PO4を薬液に用いたウェットエッチングにより、半導体基板1の表面に形成した第1の絶縁膜6を除去した。このとき、シリコン窒化膜である第1の絶縁膜6だけが等方的かつ選択的に除去されるので、ボイド19に達した薬液によってボイド19の上部を構成するシリコン窒化膜が除去されて、ボイド19の上部が開口された凹部7となる。ここでトレンチ4の上部には、溝20が形成されている。さらにウェットエッチングを継続すると、最終的に凹部7は消滅するが、第1の絶縁膜6の高さも低くなってしまうので、第1の絶縁膜6だけでトレンチ4内を埋め込むことは困難となる。図9次に、凹部7を含めた溝20の内壁を覆うように、半導体基板1の全面にCVD法によって、60nm厚のシリコン酸化膜である第2の絶縁膜8を成膜した。この成膜処理によれば、溝20の内壁を第2の絶縁膜8で覆うことができるものの、溝20を完全に埋め込むことは出来ず、トレンチ4の上部においてボイド21が残留している。図10次に、ボイド21の上部を拡大するため、ドライエッチングによって第2の絶縁膜8を除去した。このドライエッチングによって、トレンチ4の上部における第2の絶縁膜8を除去して、ボイド21の上部を拡大して、開放することができる。このドライエッチング処理によって、トレンチ4の上部の内壁を覆っていた第2の絶縁膜8は、ほぼ除去されるが、それ以外の第2の絶縁膜8は、ほぼそのまま残留して、新たな溝22が形成される。図11次に、溝22を埋め込むように、半導体基板1の全面にCVD法によって、150nm厚のシリコン酸化膜である第3の絶縁膜9を成膜した。この成膜は、溝22の内壁だけを埋め込むようにしているので、トレンチ4の上部に生じていた溝22は消滅する。さらに、第3の絶縁膜9の表面を覆うように、半導体基板1の全面にCVD法によって、280nm厚のシリコン酸化膜である第4の絶縁膜23を成膜した。ここで第4の絶縁膜23は、マスク膜11の表面に生じていた第2の絶縁膜8の凹凸を低減させる目的で成膜している。図12次に、マスク膜11をストッパーとしたCMPChemicalMechanicalPolishingによって、マスク膜11上の第2の絶縁膜8と第4の絶縁膜23を除去し、マスク膜11の上面を基準面として第4の絶縁膜23を平坦化した。この処理により、素子分離領域2におけるトレンチ4が絶縁膜で完全に埋め込まれる。図13次に、フッ酸HFを薬液に用いたウェットエッチングによって、CMPで除去できずにマスク膜11の上面に薄く残留していたシリコン酸化膜である保護膜5を完全に除去した。さらに、燐酸H3PO4を薬液に用いたウェットエッチングによって、マスク膜11を除去した。これらの処理によって、半導体基板1の表面は、活性領域3における保護膜10と、素子分離領域2において一部が突出した保護膜5と絶縁膜8と9と23で覆われた状態となっている。ここで、保護膜10及び突出した保護膜5と絶縁膜8と9と23は、いずれもシリコン酸化膜で構成されている。最後に、フッ酸HFを薬液に用いたウェットエッチングによって、保護膜10と絶縁膜23を完全に除去するとともに、保護膜5と絶縁膜8と9の一部を除去すると、図1に示す半導体デバイス100となり、素子分離領域2におけるトレンチ4が保護膜5と絶縁膜6、8及び9で埋め込まれたSTI構造が完成する。なお保護膜5と絶縁膜8と9の一部を除去して半導体基板1の表面に合わせるには、ウェットエッチングの処理時間を制御することで行うことができる。以上説明したように、本実施形態の半導体デバイス100の製法によれば、素子分離領域2におけるトレンチ4を2ステップに分けたドライエッチングで形成している。すなわち、第1ステップにおいて、第1の反射防止膜12をエッチングマスクに用いて、所望のトレンチ4の一部となるトレンチ4Aを形成し、残留した第1の反射防止膜12を除去してから、第2ステップにおいて、マスク膜11をエッチングマスクとして、トレンチ4を形成している。このような製法とすると、各ステップのエッチングマスクの寸法バラツキを低減させることができるため、トレンチ4の寸法ばらつきを制御して、絶縁膜中にボイドを残存させることなく、STIを形成することができる。そのため、ボイドに起因した電気的な短絡ショートを防止して、半導体デバイスの動作を安定させることができる。以上、本発明の好ましい実施形態について説明したが、本発明は、上記の実施形態に限定されることなく、本発明の主旨を逸脱しない範囲で種々の変更が可能であり、それらも本発明の範囲内に包含されるものであることはいうまでもない。