"超電導単一磁束集積回路チップのメインの超電導グランド面と、前記メインの超電導グランド面から分離したローカルな超電導グランド面と、前記ローカルなグランド面上に形成された超電導単一磁束集積回路と、前記メインの超電導グランド面と前記ローカルな超電導グランド面との間に接続されたトータルの抵抗値が1μΩ乃至0.1Ωの薄膜抵抗体と前記超電導単一磁束集積回路に直流バイアスを供給するバイアス電源線とを有することを特徴とする超電導単一磁束量子集積回路装置。前記超電導単一磁束集積回路を複数の小規模な機能回路ブロックに分割し、前記ローカルな超電導グランド面を前記分割した機能回路ブロックごとに対応するようにサブ超電導グランド面に分割し、且つ、分割した各サブ超電導グランド面と前記メインの超電導グランド面との間に前記薄膜抵抗体を接続するとともに、前記各機能回路ブロック毎にバイアス電源線から直流バイアス電流を供給することを特徴とする請求項1に記載の超電導単一磁束量子集積回路装置。前記薄膜抵抗体を前記超電導単一磁束集積回路と外部との間或いは前記分割した機能回路ブロック同士の間に単一磁束量子パルスを伝達する受動的なマイクロストリップライン或いはストリップラインのいずれかを設け、前記薄膜抵抗体を前記マイクロストリップライン或いはストリップラインの擬似的グランド面とすることを特徴とする請求項1または請求項2に記載の超電導単一磁束量子集積回路装置。前記超電導単一磁束集積回路に供給したバイアス電流による前記ローカルな超電導グランド面と前記メインの超電導グランド面の電位差が、単一磁束量子パルスの電圧振幅レベルに比べて十分小さいことを特徴とする請求項1乃至請求項3のいずれか1項に記載の超電導単一磁束量子集積回路装置。前記薄膜抵抗体を前記超電導単一磁束集積回路或いは前記分割した機能回路ブロックの周囲に並列に配置し、前記並列に配置された薄膜抵抗体の抵抗値の比によって前記バイアス電流の引き抜き経路と割合を制御することを特徴とする請求項1乃至請求項4のいずれか1項に記載の超電導単一磁束量子集積回路装置。前記薄膜抵抗体を、回路動作の安定化に応じて前記超電導単一磁束集積回路或いは前記分割した機能回路ブロックの周囲の1辺乃至4辺全辺のいずれかに選択して配置したことを特徴とする請求項1乃至請求項5のいずれか1項に記載の超電導単一磁束量子集積回路装置。前記超電導単一磁束集積回路チップの外部回路との接続のためのパッドから前記超電導単一磁束集積回路或いは前記分割した機能回路ブロックまでのメインのバイアス電源線を、前記超電導単一磁束集積回路或いは前記分割した機能回路ブロックの近傍で複数のサブバイアス電源線に分岐するとともに、前記分岐したサブバイアス電源線と前記超電導単一磁束集積回路或いは前記分割した機能回路ブロックとをトータルの抵抗値が1mΩ乃至0.1Ωの薄膜抵抗体で並列的に接続し、前記並列的に接続された薄膜抵抗体の抵抗値の比にバイアス電流の供給経路と割合を制御することを特徴とする請求項1乃至請求項6のいずれか1項に記載の超電導単一磁束量子集積回路装置。前記薄膜抵抗体が、Mo、Ti、Au或いは金合金のいずれかからなることを特徴とする請求項1乃至請求項7のいずれか1項に記載の超電導単一磁束量子集積回路装置。前記薄膜抵抗体が、前記超電導単一磁束量子集積回路の動作温度においてトータルの抵抗値が1μΩ乃至0.1Ωの導電性部材からなることを特徴とする請求項1乃至請求項7のいずれか1項に記載の超電導単一磁束量子集積回路装置。しかし、回路規模が大きくなるとともにグランド電流が作る磁場がSFQ回路に鎖交し、誤動作などを引き起こすという問題がある。したがって、本発明は、バイアス電流の戻り電流及びバイアス電流自身がチップ内のSFQ論理回路に与える影響をなくすことを目的とする。開示する一観点からは、超電導単一磁束集積回路チップのメインの超電導グランド面と、前記メインの超電導グランド面から分離したローカルな超電導グランド面と、前記ローカルなグランド面上に形成された超電導単一磁束集積回路と、前記メインの超電導グランド面と前記ローカルな超電導グランド面との間に接続されたトータルの抵抗値が1μΩ乃至0.1Ωの膜抵抗体と、前記超電導単一磁束集積回路に直流バイアスを供給するバイアス電源線とを有することを特徴とする超電導単一磁束量子集積回路装置が提供される。開示の超電導単一磁束量子集積回路装置によれば、バイアス電流の戻り電流及びバイアス電流自身がチップ内のSFQ論理回路に与える影響をなくすことが可能になる。ここで、図1及び図2を参照して、本発明の実施の形態の超電導単一磁束量子集積回路装置を説明する。図1は、本発明の実施の形態の超電導単一磁束量子集積回路装置の構成説明図であり、図1aは要部等価回路図であり、図1bはレイアウト図である。図1aに示すように、SFQ論理ゲート11やアナログ回路には、従来と同様に、SFQ論理ゲート11内の超電導配線からなる直流バイアス電源線12からバイアス抵抗13を介してバイアス電流が供給される。本発明の実施の形態においては、さらに、複数のSFQ論理ゲート11を備えたSFQ集積回路或いはそれを分割した複数の小規模な機能回路ブロック20のグランドをSFQ集積回路チップのメインな超電導グランド面14から分離してローカルな超電導グランド面15とする。SFQ集積回路或いはそれを分割した各機能回路ブロック毎にバイアス電源線から直流バイアス電流を供給する。また、超電導グランド面14と超電導グランド面15との間には、トータルの抵抗値が1μΩ乃至0.1Ωの低い抵抗値を有する薄膜抵抗体16を接続して、超電導グランド面14と超電導グランド面15の電位差を、単一磁束量子パルスの電圧振幅レベルに比べて十分小さくする。即ち、供給されたバイアス電流は薄膜抵抗体16を介してメインの超電導グランド面14に流れ、ローカルな超電導グランド面15の電位はメインの超電導グランド面14の電位よりもやや高くなる。それによって、メインな超電導グランド面14からの不要な電流の流れ込みを防止することができる。ローカルな超電導グランド面15からメインな超電導グランド面14に流れる電流の割合は等価回路に示したように並列接続された薄膜抵抗体16の抵抗値の比率によって制御できる。このように、周辺のどの部分からどれだけの割合量のバイアス電流が流れるかを制御して誤動作や動作マージンの低下などの悪影響を避けた安定に動作する機能ブロックを設計することができる。また、図1bに示すように、論理ゲートセル21に加えてバイアス電源用および不要な磁場をトラップして回路誤動作を避けるためのモートセル22が用意されている。図においては、2箇所のモートセル22に直流バイアス電源線17が接続されている。これらの機能回路ブロック20間のSFQパルス信号伝達或いはSFQ集積回路と外部回路との間のSFQパルス信号伝達には、マイクロストリップ線路あるいはストリップ線路といった受動的な伝送線路PTLを用いる。したがって、SFQパルス信号伝達の際には直流バイアス電流の供給はなくグランドには電流は流れない。これらの伝送線路のグランドとしては、薄膜抵抗体16を疑似的なグランド層として利用できる。したがって、設計した多数の機能ブロックを一つのSFQ集積回路チップ内の任意の位置に配置しSFQパルス信号は伝送線路で伝達することが可能であり、所望の機能の集積回路チップを容易に設計することができる。図2は、本発明の実施の形態の超電導単一磁束量子集積回路装置の他の構成説明図であり、図2aは要部等価回路図であり、図2bは、レイアウト図である。ここでは、図1に示したローカルグランドを設け、ローカルグランドとメイングランドを低い抵抗値の薄膜抵抗性で接続した構成に加えて、バイアス電源線17に低い抵抗値の薄膜抵抗を介して直流バイアス電流の供給経路と割合を制御したものである。即ち、ボンディングパッドからメインのバイアス電源線17から機能回路ブロック20の直流バイアス電源線12に接続する際、トータルの抵抗値が0.1mΩ乃至0.1Ωの薄膜抵抗体18を介して複数個所からバイアス電流を供給する。また、それぞれの供給箇所からのバイアス電流の割合は、並列接続された薄膜抵抗体18の抵抗値の比率によって制御できる。このように、本発明の実施の形態においては、超電導単一磁束量子集積回路チップ内の機能回路ブロック20に供給されたバイアス電流は相互影響なく、共通のメインの超電導グランド面14を介してチップ部に流れる。また、ローカルな超電導グランド面15とメインの超電導グランド面14との間は低い抵抗値の薄膜抵抗体16で接続しているので、SFQパルスの伝搬を可能としながら他の機能回路ブロック20からの直流のグランド電流の影響をなくすあるいは低減することができる。それによって、SFQ集積回路チップ全体の回路動作の安定化をはかることができる。なお、薄膜抵抗体16及び各々のバイアス電流供給用の薄膜抵抗体18は、SFQ集積回路の動作温度においてそれぞれ、トータルの抵抗値が1μΩ乃至0.1Ω及びトータルの抵抗値が0.1mΩ乃至0.1Ωのものであれば良い。例えば、SFQ回路チップの形成に用いているMo、Ti、Au或いは金合金を用いれば良い。次に、図3を参照して、本発明の実施例1の超電導単一磁束量子集積回路装置を説明する。図3は実施例1の超電導単一磁束量子集積回路装置の概念的構成図である。ここでは、単一磁束量子集積回路を一つの機能回路ブロックで構成した場合として示しており、比較的小規模な回路、或いは、中規模回路で適切にバイアス電流の集中を避けるように設計した場合にはこのような構成となる。図に示すように、複数の直流バイアス電源線17を外部との接続用のボンディングパッド31に接続しており、これらから機能回路ブロック20の周辺の複数個所へ接続している。具体的には、2個のボンディングパッド31を2本のメインとなる直流バイアス電源線17に接続し、さらに直流バイアス電源線17を2分岐して夫々が機能回路ブロック20の2辺の計4個所に接続してバイアス電流供給の均等化をはかっている。この実施例1においては、機能回路ブロック20の周囲にはチップの共通グランド面となるメイン超電導グランド面23と超電導接続を分離するためのグランド面の堀24を設ける。分離された機能回路ブロック20のローカル超電導グランド面25とチップのメイン超電導グランド面23は例えば、トータルの抵抗値が0.1mΩとなる薄膜抵抗体26で接続する。機能回路ブロック20に供給された直流バイアス電流は、グランド接続の薄膜抵抗体26を通してチップのメイン超電導グランド面23に流れる。この際、機能回路ブロック20のローカル超電導グランド面25はメイン超電導グランド面23より少し高い電位、例えば、0.01mV高い電位となっている。また、図2に概念図を示したようにバイアス電源線17側に例えば、1mΩの抵抗値の薄膜抵抗体を設けて機能回路ブロック20の周辺のバイアス供給点からのバイアス電流の供給割合も制御可能である。なお、機能回路ブロック20の内部のバイアス電源線は超電導配線により薄膜抵抗の比率とは無関係に同電位になる。なお、図3に示したセルベース設計によれば、周辺に設けたモートセルを多段にすることによってもバイアス電流の供給の均等化を図ることができる。次に、図4を参照して、本発明の実施例2の超電導単一磁束量子集積回路装置を説明するが、ここでは、比較的小規模な複数の機能回路ブロックに分けて回路設計およびレイアウトした例として示している。図4は、本発明の実施例2の超電導単一磁束量子集積回路装置の概念的構成図であり、二つの機能回路ブロック201,202からなる集積回路を示している。各機能回路フロック201,202の周囲には、実施例1と同様にチップの共通グランド面であるメイン超電導グランド面23と超電導接続を分離するためのグランド面の堀241,242を設ける。分離された機能回路ブロック20のローカル超電導グランド面251,252とチップのメイン超電導グランド面23は例えば、トータルの抵抗値が0.1mΩとなる薄膜抵抗体261,262で接続する。このように小規模な機能回路ブロック201,202とすることでこのブロック内でのバイアス電流やグランド電流による磁場の影響をなくすあるいは軽減することができる。また、バイアス電流供給箇所やメイン超電導グランド面23への流出箇所、及びその電流量の制御した設計が容易であり、機能回路ブロック201,202の安定な動作を確保しやすい。また、機能回路ブロック201,202間でのSFQパルスの伝搬にはマイクロストリップラインやストリップラインなどの受動的な伝送線路パッシブトランスミッションライン:PTL32で接続する。この構造により、原理的には供給したバイアス電流はメイン超電導グランド面23に流れる。この際、各機能回路ブロック20のローカル超電導グランド面251,252はメイン超電導グランド面23より少し高い電位となっており、他の論理ブロック201,202から共通のメイン超電導グランド面23に流れた直流電流が流れ込むことはない。したがって、機能回路ブロック201,202間での直流バイアス電流の相互の影響を避けることができる。なお、図2の概念図を示したように、バイアス電源線171,172側に例えば、1mΩの抵抗値の薄膜抵抗体を設けても良く、それによって、機能回路ブロック201,202の周辺の複数個所からのバイアス電流の供給割合も制御可能となる。次に、図5を参照して、本発明の実施例3の超電導単一磁束量子集積回路装置を説明するが、ここでは、ローカル超電導グランド面とメイン超電導グランド面との接続方法として説明する。図5は、本発明の実施例3の超電導単一磁束量子集積回路装置における1個の機能回路ブロック近傍の概念的構成図であり、正方形に配置された機能回路ブロック20の4辺全てから直流バイアス電源線17により直流バイアス電流を供給する。また、それぞれの辺から供給したバイアス電流を薄膜抵抗体26を介してメイン超電導グランド面23に流し出すようにレイアウトしている。この薄膜抵抗体26は単一のベタ状パタンからなるが、実効的には複数の並列接続された抵抗として作用する。なお、図2の概念図を示したように、直流バイアス電源線17側に例えば、1mΩの抵抗値の薄膜抵抗体を設けて機能回路ブロック20の周辺の複数個所からのバイアス電流の供給割合を制御することも可能である。次に、図6を参照して、本発明の実施例4の超電導単一磁束量子集積回路装置を説明するが、ここでも、ローカル超電導グランド面とメイン超電導グランド面との接続方法として説明する。図6は、本発明の実施例4の超電導単一磁束量子集積回路装置における1個の機能回路ブロック近傍の概念的構成図であり、長方形に配置された機能回路ブロック40の4辺全てから直流バイアス電源線17により直流バイアス電流を供給する。また、それぞれの辺から供給したバイアス電流は、一対の長辺から薄膜抵抗体26を介してメイン超電導グランド面23に流れる。この薄膜抵抗体26も単一のベタ状パタンからなるが、実効的には複数の並列接続された抵抗として作用する。なお、機能回路ブロック40内の構成内容によっては、左右からの電流の供給を無くし、上下の一対の長辺のみからのバイアス供給も可能である。したがって、小規模な機能回路ブロックで最適な設計をし、これらを組み合わせることで安定に動作する中規模あるいは大規模な単一磁束量子集積回路装置を実現することが可能になる。なお、図2の概念図を示したように、直流バイアス電源線17側に例えば、1mΩの抵抗値の薄膜抵抗体を設けて機能回路ブロック40の周辺の複数個所からのバイアス電流の供給割合を制御することも可能である。次に、図7及び図8を参照して、本発明の実施例5の超電導単一磁束量子集積回路装置を説明するが、ここでは、具体的な素子構造及び配線構造を説明する。図7は、Nb/AlOx/Al/Nbジョセフソン接合を用いたNb多層薄膜プロセスによる超電導単一磁束量子集積回路装置の断面図である例えば、上記の非特許文献3参照。図に示すように、シリコン基板51上に、Nb超電導体を用いてグランド521,522を形成する。次いで、層間絶縁膜となるSiO2膜53を形成後、Moにより抵抗56を形成する。また、Nb超電導体54からなる下部電極と上部電極との間にAlOx/Alを設けてNb/AlOx/Al/Nb構造のジョセフソン接合55を形成する。さらに、図に示すようなNb超電導体と層間絶縁膜を形成後、Nb超電導体に接続するAu層57を設ける。図8は、超電導SFQ回路に用いる薄膜抵抗の構成図であり、図8aはMoにより形成する場合であり、図8b及び図8cはMoとAu層57を形成する際に堆積したAu膜58の一部を利用して並列接続したものである。ここで、図8bは最上層のNb超電導体CTL層とAu層を接続したものであり、図8cはジョセフソン接合の上の配線層COU層とAu層を接続した場合である。なお、各図における上図は一部透視平面図であり、下図は要部断面図である。本発明の実施例5においては、このような構造を利用してローカル超電導グランド面60とメイン超電導グランド面59とを接続する薄膜抵抗体26を形成する。図8aに示す構造の場合には、Moが用いられており、その長さに比べて幅を広くすることでローカル超電導グランド面60とメイン超電導グランド面59とを接続する低い抵抗値の抵抗が実現可能である。なお、このプロセスでは外部接続用のパッドの表面には金のスパッタ膜や金メッキ膜を使用している。また、図8b或いは図8cに示した構造の場合には、Au膜58を薄膜抵抗として使用することにより、さらに抵抗値を低くすることが可能である。なお、この場合、Mo抵抗も並列接続されて併用した構造としているが、Au膜58だけでも十分低い抵抗体として使用できるので必ずしも併用する必要はない。また、これらの薄膜抵抗体は、直流バイアス電源線に設けたバイアス電流分配用の薄膜抵抗体としても使用できる。ここでは、Nbプロセスの実施例を示したが、NbNや多層薄膜を用いた集積回路技術が使用可能であればYBCOなどの高温超電導材料、鉄系の超電導材料の集積回路プロセスを用いることも可能である。次に、図9を参照して、本発明の実施例6の超電導単一磁束量子集積回路装置を説明するが、ここでは、ローカル超電導グランド面とメイン超電導グランド面との間を架橋する伝送線路の構造を説明する。図9は、Nb/AlOx/Al/Nbジョセフソン接合を用いたNb多層薄膜プロセスによる超電導単一磁束量子集積回路装置の伝送線路の一部透視平面図であり、ここでは、伝送線路をストリップラインで構成した例として示している。SFQパルス信号を高速に伝搬するには受動的な伝送線路PTLが用いられ、グランド分離した機能回路ブロック間で信号のやり取りをするには、メイン超電導グランド面上を介して信号の伝達をすることが必要となる。したがって、ストリップ線路は信号線路の上下に連続したグランド面が必要であるが、ローカル超電導グランド面とメイン超電導グランド面との間には堀があり、両者は超電導配線的には分離されている。しかし、ローカルグランドとメイングランドは低い抵抗値の抵抗で接続されており、この抵抗薄膜層を伝送線路用のグランド面として使用することが可能である。本発明の実施例6においては、実施例5に関して示した図8bの抵抗体56とAu膜58を上下のグランド面としてストリップライン構造の伝送線路33を形成したものであり、ここでは、セルベース設計の1ユニットセル分の例を示している。なお、直流バイアス電源線17の上下のグランド面は、機能回路ブロック20に供給したバイアス電流をメイン超電導グランド面59に流し出すためであり、直流バイアス電源線17の上下に必要なものではなく、なくても良い。次に、図10を参照して、本発明の実施例7の超電導単一磁束量子集積回路装置を説明するが、ここでは、ローカル超電導グランド面とメイン超電導グランド面との間を架橋する伝送線路をマイクロストリップラインで構成した例として示している。本発明の実施例7においては、実施例5に関して示した図8bの抵抗56のみをグランド面としてマイクロストリップライン構造の伝送線路34を形成したものであり、ここでは、セルベース設計の2ユニットセル分の例を示している。なお、この場合も直流バイアス電源線17の下のグランド面は、機能回路ブロック20に供給したバイアス電流をメイン超電導グランド面59に流し出すためであり、直流バイアス電源線17の上下に必要なものではなく、なくても良い。次に、図11及び図12を参照して、本発明の実施例8の超電導単一磁束量子集積回路装置を説明するが、図11は、本発明の実施例8の超電導単一磁束量子集積回路装置のレイアウトの全体構成図であり、Nbプロセスを想定してセルベース設計によりレイアウト設計したアナログ/ディジタル変換回路の例である。図に示すように、小規模な機能回路ブロック毎に設計し、機能回路ブロック間はマイクロストリップラインを用いてSFQパルスの信号伝達を行っている。論理ゲートセルの周辺には多くのモートセルを設けており、これと直流バイアス電源線との接続をしてバイアス電流を供給する。また、直流バイアス電源線から供給された直流バイアス電流は、薄膜抵抗体を介してメイン超電導グランド面に流れ、他の機能回路ブロックには流れない。図12は、本発明の実施例6の超電導単一磁束量子集積回路装置の各機能回路ブロックのレイアウトの構成図である。図12aは機能回路ブロックの対向する2面からバイアス電流の供給を行った例であり、図12bは機能回路ブロックの1面からバイアス電流の供給を行った例である。"