マイクロホンと、前記マイクロホンの出力側に配置したアナログ-デジタル変換器と、前記アナログ-デジタル変換器の出力がしきい値に達したことを検出するクリッピング検出回路と、前記マイクロホンに関連する可変入力負荷として機能する可変コンデンサと、前記クリッピング検出回路の出力に基づいて前記可変コンデンサを制御する制御回路とを備えるマイクロホン回路。前記可変コンデンサは、前記マイクロホンの出力と制御端子との間に並列に配置されるコンデンサのアレイを備え、前記アレイのコンデンサは、前記コンデンサの並列回路に個々に切り替えるか、または前記並列回路から個々に切り替えることができる、請求項1に記載の回路。前記可変コンデンサは、2進荷重のコンデンサのアレイを備える、請求項2に記載の回路。前記制御回路はカウンタを備え、前記カウンタはクリッピング検出信号及び非クリッピング検出信号のいずれか一方に応答してカウントアップし、他方に応答してカウントダウンするように制御される、請求項1~3のいずれかに記載の回路。前記アナログ-デジタル変換器は、パルス密度変調出力を有する1ビットのシグマデルタ型変換器から成る、請求項1~4のいずれかに記載の回路。クリッピングの検出は、しきい値に達するパルス密度変調信号に基づいて成される、請求項5に記載の回路。マイクロホンの出力信号を処理する方法であって、アナログ-デジタル変換器を用いて前記マイクロホンのアナログ出力信号をデジタル信号に変換する変換ステップと、前記アナログ-デジタル変換器の出力がしきい値に達したことを検出することによって、クリッピングの検出を実施する検出ステップと、前記クリッピングの検出に基づいて、前記マイクロホンに関連する可変入力負荷として機能する可変コンデンサを制御する制御ステップと、を含む、マイクロホンの出力信号を処理する方法。前記可変コンデンサは、並列に配置されたコンデンサのアレイを備え、前記可変入力負荷を制御する際に、前記アレイのコンデンサを、回路に個々に切り替えるか、または回路から個々に切り替えることを含む、請求項7に記載の方法。前記制御ステップは、クリッピング検出信号及び非クリッピング検出信号のいずれか一方に応答してカウントアップし、他方に応答してカウントダウンするように制御されるカウンタを動作させるステップを含む、請求項7または8に記載の方法。前記変換ステップは、パルス密度変調出力を有する1ビットのシグマデルタ型変換器を用いるステップを含む、請求項7~9のいずれか一項に記載の方法。前記クリッピングの検出は、しきい値に達したパルス密度変調の信号に基づいて成される、請求項10に記載の方法。ロックコンサート中にレコーディングを行う場合に、そのコンサートのスピーカに近い非常に高い音圧は、モジュールに過負荷を掛けることになる。結果、レコーディング音は、あとで聞くと歪んでしまっていた。MEMSセンサ自体は、機械的なダメージが起こりそうになるまでに、最大140dBSPLの音圧に対処することができる。しかしながら、ADCは必要なSN比を提供することができず、そのためADCは最弱リンクである。背景雑音、特に風騒音がある場合には、高い音圧レベルが発生することがある。この風騒音はADCのクリッピングも引き起こす。後のノイズキャンセラでの雑音の除去は、信号が歪んでしまい信号が非線形になるから、歪みなしで達成することはできない。本発明は、ADCのこのような過負荷クリッピングの問題に向けたものである。本発明によれば、請求項1に記載されるマイクロホン回路が提供される。本発明は、ADCのクリッピングに基づいて可変減衰を供与することにより、最大音圧の拡大化を可能にする。クリッピングを早期に検出することで、速いアタックタイムに対応することができる。可変減衰器は、ADCがクリッピングしなくなるまで入力信号を減少させるのに用いされる、可変入力負荷を備える。可変入力負荷は可変コンデンサで構成する。この場合、この可変コンデンサはマイクロホン自体のキャパシタンスと直列にして、可変コンデンサのディバイダ回路を形成することができる。可変コンデンサは、マイクロホンの出力と制御端子との間に並列に配置されるコンデンサのアレイを備え、このアレイのコンデンサは、並列回路に、または並列回路から個々に切り替えることができる。例えば、可変コンデンサは2進荷重のコンデンサのアレイを備えることができる。制御回路はカウンタを備えることができ、該カウンタはクリッピング検出信号及び非クリッピング検出信号のいずれか一方に応答してカウントアップし、クリッピング検出信号及び非クリッピング検出信号の他方に応答してカウントダウンするように制御される。従って、ADCが限界に達し、入力音圧が信号減衰を必要とすることを示すクリッピングがある場合には、カウンタのカウント値が変化して、コンデンサ回路の構成が変更される。クリッピングが止まった場合のみに、コンデンサ回路の構成は以前の状態に復帰する。これは簡単な制御方式を提供する。アナログ-デジタル変換器は、パルス密度変調出力を有する1ビットのシグマデルタ型変換器で構成することができる。この場合、クリッピング検出は、しきい値に達するパルス密度変調信号に基づいて行うことができる。しきい値は例えば、所定の長さのビットストリームにおける1の割合で構成することができる。本発明はまた、請求項7に記載されるマイクロホンの出力信号を処理する方法を提供する。以下、添付の図面を参照して本発明の実施例を詳述する。本発明は、マイクロホン回路におけるADCアナログ-デジタル変換器のダイナミックレンジを拡大する方法に関するものである。ダイナミックレンジを拡大する既知の方法がいくつかある。第1の例を図1に示す。例えば1dBステップで0~20dBの減衰量をプログラム可能なプログラマブルゲインアンプPGA10がADC12の入力側に設けられている。プログラマブルゲインアンプは、アンプ13によって増幅されるマイクロホン11の信号を処理する。ベースバンドBBプロセッサ14または他のサブシステムは制御を実施して、PGA10を適切な増幅レベルに設定する。この場合、BBプロセッサ14がアタックタイムを決定するため、動作が遅いという欠点がある。また、PGAの切り替え中にクリック音が聞こえないようにするために、PGAのゲインを1dBのステップで補償する必要がある。クリック音の問題を解決するために、2つのADCを設けることもできる。2つのADCを配置した例を図2に示す。12aは100mVrmsの電圧で処理する一般的なADCである。第2のADC12bは、1Vrms20dB以上の電圧を処理する。2つの経路は異なるゲインを持つ。従って、BBプロセッサ14には2つのデータストリーム例えばPDMストリームが結合される。BBプロセッサは、2つのストリームを1つの歪みの無い信号に合成する、何らかの後処理を実行する必要がある。一方のストリームから他方のストリームへの切り替えは非常に高速に行うことができ、該切り替えはBBプロセッサ内で実施される。2つのストリームをマッチングさせる際には注意する必要がある。2つのADCのそれぞれは、差動ADC変換器の一方の入力の電圧を設定するための、基準電圧源22a、22bの形態をとった制御回路と、ADCの入力端子間の高インピーダンス素子24a、24bとを有している。ここで示す例では、高インピーダンス素子は逆並列接続された2つのダイオードで構成される。これらのダイオードは、マイクロホンからの入力電圧がほぼ100mV程度であって、該入力電圧がダイオードが導電するしきい値電圧を下回る場合には、導電しない。ダイオードは別の高インピーダンス素子と置き換えることもできる。各ADC回路は一定のゲインを有する。2つの経路に対する異なるゲインは、マイクロホンのキャパシタンスとともにコンデンサディバイダの回路を規定するコンデンサ28a、28bによって実装される。また、圧縮/復元システムを使用することができる。その際マイクロホンモジュールは、信号を圧縮してADCのダイナミックレンジに適合させる。BBプロセッサでは、上記とは逆の機能が必要とされ、信号を復元して歪みの無いオーディオ信号を再生する。これらの手段の欠点は、BBプロセッサが、マイクロホンモジュールのダイナミックレンジの拡大を実施する必要があることにある。あらゆる場合において、入力信号を増幅または減衰させる必要がある。このことは、ベースバンドコントローラに特殊化された制御アルゴリズムが必要となることを意味する。該制御はマイクロホンモジュールの外部で行われるため、タイムラグによって、マイクロホン回路の特性に必要な適合を図る必要がある。BBプロセッサはまた、マイクロホン回路の拡大ダイナミックレンジに相当する、拡張ダイナミックレンジを持たせるためにも必要である。本発明は、マイクロホンモジュール自体が、マイクロホンのゲイン設定を実施するというアプローチに基づく。本発明は、クリッピング検出回路が、アナログ-デジタル変換器の出力がしきい値に達したことを検出する、マイクロホン回路を提供する。好ましくはマイクロホンに関連する可変入力負荷の形態をとった可変減衰器は、クリッピング検出回路の出力に基づいて制御される。それ故に、フィードバックはADCの出力レベルに基づく。そしてこの信号処理は、信号のベースバンド処理を必要とすることなく行うことができ、即ち単にADCの出力状態に基づいて行うことができる。その結果、フィードバック経路をマイクロホンモジュールの内で、ベースバンド処理の前に実装することができる。従って、フィードバック制御を提供するために用いられる検出信号が直接ADCの出力となる。サンプル周波数は高いため、クリッピング事象を検出するまでの遅延は非常に小さい。そのためアタックタイムを高速化することができる。上述したようなシステムでは、増幅または減衰が必要となる。マイクロホンは、コンデンサの電気特性を有するものとみなすことができ、その実効値は3pFの範囲内である。本発明の好ましい実施形態では、マイクロホンセンサからの信号を、プログラム可能なコンデンサにロードさせて減衰させる。図3は、本発明のマイクロホン回路の一例を示す。ADCは図2について説明した方法と同じように、基準電圧源及び基準入力とマイクロホンのアナログ入力との間の高インピーダンス素子とで駆動される。ADC12の出力はクリッピング検出回路30に供給される。クリッピングとは、ADCが好適な動作範囲の限界に達するように、デジタル出力がしきい値に達することを意味する。このクリッピングは、ADCのデジタル出力の最大値またはその付近とすることができる。しかしながら、ADCのSN比は、このデジタル出力の最大値に達する前に低下するため、しきい値は、デジタル出力の最大値の例えば70~90に低く設定することができる。クリッピングの検出は、マイクロホン信号を減衰させるのに用いられる。減衰制御ユニット32は、必要な制御信号を生成する。減衰は多数の異なる方法で実施することができ、その方法には図1に示され、ADC12の出力によって直接制御される、プログラム可能なアンプが含まれる。しかしながら、図3に示す好適な実施形態では、可変の入力負荷が設けられている。これは、図3に示すように、コンデンサスイッチユニット34a、34b、34c及び34dのアレイを備える、2進荷重の容量性減衰器として実装される。コンデンサのアレイは、マイクロホン11の出力と制御端子アースとの間に並列に設けられる。アレイのコンデンサはそれぞれ、関連するスイッチによって、個々に並列回路に組み込んだり、並列回路から切り離したりすることができる。最大20dBの減衰を達成する必要がある場合には、全体のキャパシタンスの値を、マイクロホンのキャパシタンスの約10倍以上とする必要がある。マイクロホンのキャパシタンスが3pFの例では、30pFの最大キャパシタンスが必要である。2進荷重関数を用いて、それぞれのコンデンサを8ビットの減衰器として、約16pF、8pF、4pF、2pF、1pF、05pF、025pF、0125pFに設定することができる。全てのコンデンサをスイッチオンさせると、減衰が最大となる。図4は、上述した8ビットの制御システムのコードに対する減衰度を示す図である。減衰器の制御は、アップ/ダウンカウンタにより実施することができる。一例では、コード0は減衰が無いことを示し、コード255は減衰が最大であることを示すことができる。クリッピングが検出されている間は、カウンタはカウントアップし続ける。このカウントアップは高速に行われアタック、その速度はプログラム可能である。例えば004、008または016のプログラム可能な増分値を用いることができる。クリッピングが検出されない場合、カウンタはゆっくりカウントダウンする。プログラム可能な減分値は、例えば004×103、008×103または016×103、すなわちクリッピング検出信号に応答するよりも1000分の1遅い速度で、ゆっくりカウントダウンする。しかしながら、カウンタはADCと同じクロックで動作しているため、カウンタのカウントアップは非常に高速である。カウンタは、実際のアップ/ダウンカウンタとして実装することができ、また積分器の形態で実装することもできる。クリッピング検出器は、ADCの出力を入力とする。ADCの種類は、典型的には1ビットのシグマデルタ型変換器である。ADCの出力は、1ビットデータのPDMストリームである。所与のストリーム長さに対するパルス密度は、0すべての値が0から100すべての値が1までの範囲内にある。データストリームのある時間フレームにおける、実際の1の数と1の最大数との比率がしきい値として機能し、入力信号の実際の値を決定する。例えば、ADCから受け取る10ビットのデータストリームに対して3つの論理値1を受け取る場合、最大値の30の値が符号化されることを意味する。1ビットのシグマデルタ型ADCの無歪み最大出力レベルは70~80の範囲内であるため、クリッピング検出器は、8つの論理値1最大出力の80のしきい値で、10ビットのデータストリームにおける1をカウントすることに基づくものとすることができる。そして、クリッピング検出信号がアクティブになると、結果として減衰制御器がADCの入力信号を減少させる。クリッピングの検出はADCの出力に作用し、ADCの出力の10ビットを調べるから、クリッピングの検出はADCの10クロックサイクル内で行うことができる。典型的なクロック周波数は、3MHzの範囲である。これにより検出時間は約3μs10×1/fとなる。本発明は、例えば120dBSPLを超えるような高負荷事象に対処するために、拡大ダイナミックレンジを必要とする、デジタルマイクロホンモジュールに利用することができる。ベースバンドプロセッサは、この拡大ダイナミックレンジを必要としないので、標準のベースバンドプロセッサを変更せずに使用することができる。ベースバンドプロセッサの内に拡大ダイナミックレンジが必要とされる場合、または音響エコーキャンセラにおけるように一定のゲインが必要とされる場合には、減衰器で実施される逆の機能を、ベースバンドプロセッサ内で行うことができる。これは、クリッピングの検出機能がPDMストリームに基づき、このPDMストリームはマイクロホンモジュール及びベースバンドプロセッサの両方に利用可能であるため、複雑なフィードバックまたはフィードフォワードの経路を必要とすることなく実施することができる。本発明を、1ビットのシグマデルタ型変換器につき説明したが、ADCのクリッピング検出器は、他の変換器、例えばマルチビットのシグマデルタ型ADC、MASH型ADC、及びナイキスト型ADCで実施することができる。静的なゲイン制御を、1つの入力に対する基準電圧を持つ差動ADCに基づいて説明してきたが、他の制御またはバイアス方式を、本発明の減衰制御と組み合わせることもできる。コンデンサのアレイは、マイクロホンの信号がアナログ-デジタル変換器によって処理される前に減衰される限り、他の可変負荷に置き換えることができ、例えば純粋な容量性負荷でなくてもよい。上述したキャパシタンスの値は単なる例示であり、本発明は種々のマイクロホンの設計に適用することができる。本発明の概念は、アナログ-デジタル変換器のデジタルレベルをマイクロホンの電気出力信号の減衰機能を制御するパラメータとして用いていることにある。当業者にとって様々な変更例が明らかである。