CPUCentralProcessingUnitと、OSOperatingSystem機能のうちの、少なくともタスクの切替えを制御するタスク制御機能をハードウェアにより実行するOSブロックと、メインメモリと、前記CPUと、前記OSブロックと、前記メインメモリとに接続された汎用バスとを備え、前記CPUは、タスク実行のためのデータを一時的に保持する処理レジスタと、前記汎用バスを介して、命令及びオペランドを前記メインメモリから前記処理レジスタにロードして前記命令とオペランドに従ってタスクを実行する実行制御回路とを有し、前記メインメモリは、前記処理レジスタのデータを退避させるための、複数のタスクに対して夫々対応付けられた複数の退避領域を有し、前記OSブロックは、タスクの切替え時に、前記汎用バスを介して、前記メインメモリの前記複数の退避領域に含まれた、現在のタスクと次に実行するタスクに夫々対応付けられた退避領域を示す切替指示を前記CPUに送信し、前記CPUにおける前記実行制御回路は、前記OSブロックからの前記切替指示に応じて、前記汎用バスを介して、前記切替指示が示す現在のタスクに対応付けられた退避領域に前記処理レジスタのデータを退避させると共に、前記切替指示が示す次のタスクに対応付けられた退避領域のデータを前記処理レジスタにロードすることを特徴とする半導体装置。前記OSブロックは、タスクスケジューラと、割込要求を受け付ける割込要求受付回路と、前記タスクスケジューラが指示するタスクと、前記割込要求受付回路が受け付けた割込要求に対応するタスクについて、前記切替指示を送信するタスク切替制御回路とを含むことを特徴とする請求項1に記載の半導体装置。しかし、特許文献1と特許文献2のいずれに開示された技術も、タスク制御回路またはハードウェアスケジューラがCPUの処理レジスタにアクセスする必要があり、タスク制御回路とハードウェアスケジュールにより処理レジスタをアクセス可能な、特殊なCPUが必要である。本発明の1つの態様は、半導体装置である。この半導体装置は、CPUと、OSブロックと、メインメモリと、汎用バスを備える。汎用バスは、CPUと、OSブロックと、メインメモリと接続されている。CPUは、処理レジスタと実行制御回路を有する。処理レジスタは、タスク実行のためのデータを一時的に保持するものである。実行制御回路は、汎用バスを介して、命令及びオペランドをメインメモリから処理レジスタにロードし、ロードした命令とオペランドに従ってタスクを実行する。OSブロックは、OS機能のうちの、少なくともタスクの切替えを制御するタスク制御機能をハードウェアにより実行するものである。メインメモリは、処理レジスタのデータを退避させるための複数の退避領域を有し、該複数の退避領域は、複数のタスクに対して夫々対応付けられている。OSブロックは、タスクの切替え時に、汎用バスを介して、メインメモリの複数の退避領域に含まれた、現在のタスクと次に実行するタスクに夫々対応付けられた退避領域を示す切替指示をCPUに送信する。CPUの実行制御回路は、OSブロックからの切替指示に応じて、汎用バスを介して、切替指示が示す現在のタスクに対応付けられた退避領域に処理レジスタのデータを退避させると共に、切替指示が示す次のタスクに対応付けられた退避領域のデータを処理レジスタにロードする。なお、上記態様の装置を方法やシステムに置き換えて表現したものなども、本発明の態様としては有効である。本発明にかかる技術によれば、汎用CPUに対して、タスク切替えの高速化を図ることができる。以下、図面を参照して本発明の実施の形態について説明する。説明の明確化のため、以下の記載及び図面は、適宜、省略、及び簡略化がなされている。また、各図面において、同一の要素には同一の符号が付されており、必要に応じて重複説明は省略されている。<第1の実施の形態>図1は、本発明の第1の実施の形態に半導体装置100を示す。半導体装置100は、CPU110、OSブロック120、メインメモリとなるRAMRandomAccessMemory130、汎用バス150を備える。CPU110、OSブロック120、RAM130は、汎用バス150を介して接続されている。CPU110は、処理レジスタ112と、実行制御回路114を有する。処理レジスタ112は、タスク実行のためのデータを一時的に保持するものである。実行制御回路114は、汎用バス150を介して、命令及びオペランドをRAM130から処理レジスタ112にロードして、ロードした命令とオペランドに従ってタスクを実行する。RAM130は、処理レジスタ112のデータを退避させるための複数の退避領域132を有し、これらの退避領域132は、複数のタスクに対して夫々対応付けられている。OSブロック120は、OSの機能をハードウェアにより実行するものであり、本実施の形態の半導体装置100において、OSブロック120は、OS機能のうちの、タスクの切替えを制御するタスク制御機能を備える。図示のように、OSブロック120は、スケジューラ122、割込受付回路124、タスク切替制御回路126を備える。スケジューラ122は、タスクのスケジューリング機能をハードウェアにより実現するものであり、例えばスケジューリングテーブルを備え、該スケジューリングテーブルに基づいて、次に実行すべきタスクをタスク切替制御回路126に通知する。割込受付回路124は、割込要求を受け付け、その旨をタスク切替制御回路126に通知する。タスク切替制御回路126は、スケジューラ122により次に実行すべきタスクを通知されたときと、割込受付回路124から割込みを通知されたときに、CPU110に対してタスクの切替えを制御する。タスクの切替えの制御は、現在実行中のタスクを中止すると共に、次に実行すべきタスクを実行するようにCPU110に対する制御である。タスク切替制御回路126は、夫々のタスクと、RAM130において、該タスクに対応付けられた退避領域132を示す情報アドレス情報とを対応付けて管理しており、CPU110が現在実行しているタスクを示す情報も保持している。タスクの切替え時に、タスク切替制御回路126は、汎用バス150を介してCPU110に切替指示を送信する。この切替指示には、少なくとも、CPU110が現在実行中のタスクに対応付けられた退避領域132を示す情報と、次に実行すべきタスクに対応付けられた退避領域132を示す情報とを含む。CPU110において、実行制御回路114は、OSブロック120から切替指示を受信すると、汎用バス150を介して、該切替指示が示す現在実行中のタスクに対応する退避領域132に処理レジスタ112のデータを退避させると共に、切替指示が示す次のタスクに対応する退避領域132のデータを処理レジスタ112にロードする。その後、実行制御回路114は、処理レジスタ112にロードされたデータを実行する。半導体装置100によれば、タスクの切替制御は、ハードウェアにより実行されるため、ソフトウエアにより実現されるタスクの切替制御より、5倍~10倍の速さを得ることができる。また、動作クロック数に揺らぎが少ないため、タスクの切替え時間がほぼ一定にできる。また、タスクの切替えに際して、OSブロック120がCPU110の処理レジスタにアクセスする必要が無いため、汎用のCPUでも対応可能である。なお、本実施の形態の半導体装置100は、タスクの切替制御のみをハードウェアにより実行するようにしているが、OSの全ての機能をハードウェアにより実行するようにしてもよい。その際、半導体装置100におけるOSブロック120と同様に、CPU110にアクセスしないようにすることで、汎用のCPUへの適応が可能になる。<第2の実施の形態>本発明にかかる技術は、マルチOSシステムへの適用が容易である。図2は、本発明にかかるマルチOSシステム200を示す。マルチOSシステム200は、CPU110、第1のOSブロック220、第2のOSブロック230、RAM130、汎用バス150を備える。CPU110は、図1に示す半導体装置100におけるCPU110と同様である。RAM130には、第1のOSブロック220と第2のOSブロック230に夫々対応する2つのOS毎に、複数の退避領域132が設けられている。第1のOSブロック220は、第1のOSに対応し、該OSのタスク切替制御をハードウェアにより実行する。第2のOSブロック230は、第2のOSに対応し、該OSのタスク切替制御をハードウェアにより実行する。第1のOSブロック220と第2のOSブロック230は、図1に示す半導体装置100におけるOSブロック120と同様の構成を有し、同様の動作をする。CPU110、第1のOSブロック220、第2のOSブロック230、RAM130は、汎用バス150を介して接続されている。すなわち、本発明の技術によれば、OSブロックを追加するだけでマルチOSシステムを実現することができ、開発が簡単である。<第3の実施の形態>本発明にかかる技術によれば、ハードウェア化されたOS機能のみを半導体デバイス化し、汎用マイコンマイクロプロセッサに外付けすることもできる。図3を参照して説明する図3に示すシステム300は、マイコンである半導体装置310、半導体装置320、RAM130、外部バス350を備える。半導体装置310、半導体装置320、RAM130は、外部バス350を介して接続されている。半導体装置310には、汎用CPUであるCPU110が設けられている。CPU110は、図1に示す半導体装置100におけるCPU110と同様である。半導体装置320は、OSのタスク制御機能を半導体デバイス化したものであり、OSブロック120を備える。OSブロック120は、図1に示す半導体装置100におけるOSブロック120と同様である。タスク切替えの際、半導体装置320におけるOSブロック120は、外部バス350を介して切替指示を半導体装置310に送信する。半導体装置310におけるCPU110は、該切替指示に応じて、処理レジスタのデータの退避と、次に実行すべきタスクのデータのロードを行う。なお、処理レジスタのデータの退避と、次のタスクのデータのロードのいずれも、外部バス350を介してRAM130との間で行われる。このように、半導体装置320を既存のマイコンに外付けることにより、半導体装置320でのアプリケーションの実行の高速化を図ることができる。以上、実施の形態をもとに本発明を説明した。実施の形態は例示であり、本発明の主旨から逸脱しない限り、上述した各実施の形態に対してさまざまな変更、増減、組合せを行ってもよい。これらの変更、増減、組合せが行われた変形例も本発明の範囲にあることは当業者に理解されるところである。