"コア基板と、配線パターンおよび第1のフローティング導体パターンを含み、前記コア基板の第1の面に形成された第1の配線層と、データ信号の伝送用の信号端子および電源用の電源端子を含み、前記コア基板の前記第1の面に対向する第2の面に形成された第2の配線層と、を有し、前記第1のフローティング導体パターンは、前記コア基板の前記第1の面において前記信号端子と対向する部分を除いた領域に配置されている、配線基板。前記第2の配線層は前記信号端子と接続された信号配線を有し、前記第1のフローティング導体パターンは、前記コア基板の前記第1の面において前記信号端子および前記信号配線と対向する部分を除いた領域に配置されている、請求項1に記載の配線基板。前記第1のフローティング導体パターンは多数のドットからなる、請求項1または2に記載の配線基板。前記第2の配線層は、前記信号端子、前記電源端子および前記信号配線を除いた領域全体に点在した多数のドットからなる第2のフローティング導体パターンを有しており、前記第1のフローティング導体パターンは、前記コア基板の前記第2の面の前記信号端子および前記信号配線と対向する部分を除いた領域全体に点在している、請求項3に記載の配線基板。前記信号端子および前記電源端子はマトリクス状に配置されている、請求項1から4のいずれか1項に記載の配線基板。前記第1の配線層の前記配線パターンは、前記第2の配線層の前記信号端子および前記電源端子とビアを介して電気的に接続されている、請求項1から5のいずれか1項に記載の配線基板。請求項1から6のいずれか1項に記載の配線基板と、前記配線基板に搭載された半導体チップと、を備えた半導体装置。本願発明者は、上記構成の配線基板について以下のような問題を発見した。すなわち、配線基板の一方の面に形成されたフローティング導体パターンによって、配線基板の他方の面に形成されたデータ信号の伝送用の信号端子に寄生する電気容量が増大する。この寄生容量によって、データ信号の高速伝送が阻害される虞がある。特許文献1では、信号端子とフローティング導体パターンとの間で生じる電気容量については全く考慮されていない。一実施態様における配線基板は、コア基板と、第1の配線層と、第2の配線層とを有する。第1の配線層は、配線パターンおよび第1のフローティング導体パターンを含み、コア基板の第1の面に形成されている。第2の配線層は、データ信号の伝送用の信号端子および電源用の電源端子を含み、コア基板の第1の面に対向する第2の面に形成されている。第1のフローティング導体パターンは、コア基板の第1の面において信号端子と対向する部分を除いた領域に配置されている。一実施態様における半導体装置は、上記の配線基板と、この配線基板に搭載された半導体チップとを備えている。上記の構成よれば、第1のフローティング導体パターンと信号端子とが対向しないため、信号端子に寄生する電気容量が低下する。これにより、配線基板の電気特性、特にデータ信号の高速伝送特性が改善される。以下、本発明について図面を用いて説明する。図1は、第1の実施形態の配線基板を備えた半導体装置の一例を示す断面図である。図1はCoCChiponChip型の半導体装置30を示している。CoC型の半導体装置30は、配線基板10と、配線基板10に搭載されたチップ積層体32と、を備えている。チップ積層体32は、互いに積層された複数の半導体チップ34を含んでいる。チップ積層体32は、例えばフリップチップ接続により配線基板10に固定されている。一例として、チップ積層体32は、8枚のコアCoreチップ34と1枚のインターフェースIFチップ34とを含む。インターフェースチップ34は非導電ペースト31により配線基板10に接続されている。各コアチップ34は、チップを貫通する貫通電極35によって互いに電気的に接続されている。コアチップ34は、例えばメモリ回路のような所定の回路が形成されている。最上層のコアチップ34の上面は、非導電フィルムNonconductiveFilm:NCF36及びリードフレーム37によって覆われている。配線基板10は、半導体チップ34に形成された貫通電極35の電極ピッチを拡大するための再配線基板として機能する。半導体チップ34間の隙間には第1の封止樹脂38、例えばアンダーフィル材が充填されている。チップ積層体32および第1の封止樹脂38は第2の封止樹脂39によって覆われている。これらの封止樹脂38,39によってチップ積層体32が保護されている。配線基板10は、第1の配線層14および第2の配線層16が形成されたコア基板12を有する。コア基板12としては、ガラスエポキシを用いることができる。コア基板12のチップ積層体32側の面第1の面に第1の配線層14が形成されている。コア基板12の当該第1の面に対向する第2の面に第2の配線層16が形成されている。図2aは配線基板10の第1の面に形成された第1の配線層14を示しており、図2bは配線基板10の第2の面に形成された第2の配線層16を示している。ここで、図2aと図2bは、同じ方向から見たときの配線層14,16のパターンを示していることに留意されたい。第1の配線層14は、配線パターン21,22および第1のフローティング導体パターン23を含み、コア基板12の第1の面に形成されている。第2の配線層16は、データ信号の伝送用の信号端子24および電源用の電源端子25を含み、コア基板12の第1の面に対向する第2の面に形成されている。なお図2では、それぞれの端子24,25の種類が示されている。第2の配線層16は、信号端子24に接続された信号配線26や第2のフローティング導体パターン28を含んでいても良い。第2の配線層16の信号端子24および電源端子25と、第1の配線層14の配線パターン21,22とは、ビア19を介して電気的に接続されている。本実施形態では、第2の配線層16の信号端子24および電源端子25はマトリクス状に配置されており、ボールグリッドアレイBGA型の半導体装置に用いられる。第2の配線層16は、信号端子24および電源端子25の部分を除いて、ソルダーレジスト膜等の絶縁膜18によって覆われていることが好ましい。同様に、第1の配線層14が不図示の絶縁膜によって覆われていても良い。信号端子24および電源端子25には、外部接続用のバンプ電極40が設けられる。バンプ電極40としては、例えば半田ボールを用いることが出来る。第1の配線層14の第1のフローティング導体パターン23は、コア基板12の第1の面において、信号端子24と対向する部分を除いた領域に配置されている。図2aは、コア基板12の第1の配線層14を示しており、便宜上第2の配線層16の信号端子24の位置が点線によって示されている。第1のフローティング導体パターン23は、信号端子24および信号配線25と対向する部分を除いた領域に配置されていることがより好ましい。上記の構成よれば、第1のフローティング導体パターン23と、信号端子24および/または信号配線26とが対向しないため、信号端子24および/または信号配線26の電気容量が低下する。これにより、配線基板10の電気特性、特に高周波信号の高速伝送特性が改善される。第1および第2のフローティング導体パターン23,28は、小分割された多数のドットからなることが好ましい。図2に示す例では、第2のフローティング導体パターン28は、信号端子24、電源端子25および信号配線26を除いた領域全体に点在している。そして、第1のフローティング導体パターン23は、コア基板の第1の面において、信号端子24および信号配線26と対向する部分を除いた領域全体に点在している。これにより、コア基板12の第1の面と第2の面とで、配線層14,16を形成する導体の量がほぼ等しくなり、配線基板10の反りや湾曲が抑制される。次に、配線基板10の信号端子24の電気容量を見積もった結果について説明する。上記の配線基板10の実施例として、第1のフローティング導体パターン23を形成する各々のドットの一辺を150μmの正方形とし、ドット間の距離を50μmとした配線基板を考える。また、本実施例に対する比較例として図3に示す配線基板を考える。図3aは比較例の配線基板の第1の面に形成された第1の配線層を示しており、図3bは比較例の配線基板の第2の面に形成された第2の配線層を示している。図3aと図3bは、同じ方向から見たときの配線層のパターンを示していることに留意されたい。図3において、図2と同じ構成には同じ符号が付されている。比較例における第1の配線層および第2の配線層の配線パターン21,22や端子24,25は、本実施例の配線基板と同様である。しかし、比較例の配線基板では、第1の配線層および第2の配線層は、メッシュ状のフローティング導体パターン43,48を有している。ここで、フローティング導体パターン43,48のメッシュを形成するラインの幅は70μmとし、このラインによって囲まれた開口を一辺が200μmの正方形とした。第1の配線層のフローティング導体パターン43は、信号端子24と対向する部分には設けられていない。図4では、実施例の配線基板および比較例の配線基板について、三次元電磁界解析ツールを用いて信号端子21の電気容量を見積もった結果が示されている。グラフ中の横軸は各々の信号端子24の位置を示しており、縦軸は電気容量を示している。本実施例の配線基板では、信号端子21の電気容量が、比較例における電気容量の約20小さくなっている。これは、第1のフローティング導体パターン23が小分割化されたドット形状からなることに起因する。本発明の配線基板10は、図1に示す半導体装置に用いられるものに限定されない。例えば、この配線基板10は、図5に示すように、フリップチップ-ボールグリッドアレイFC-BGA型の半導体装置に用いることもできる。具体的には、この半導体装置70は、上記構成の配線基板10と、配線基板10に搭載された半導体チップ34とを備えている。半導体チップ34は、配線基板10の一方の面に設けられたバンプ電極72によって配線基板10に接続されている。半導体チップ34と配線基板10との接続部および半導体チップ34の周辺には、封止樹脂78が設けられている。封止樹脂78は、当該接続部および半導体チップ34を保護している。配線基板10の他方の面には、外部端子となるバンプ電極40が設けられている。また、本発明の配線基板10は、図6に示すように、2層μBGA型の半導体装置に用いることもできる。具体的には、この半導体装置80は、配線基板10と、配線基板10に搭載された半導体チップ34とを備えている。配線基板10における、配線パターン、信号端子、電極端子、フローティング導体パターンについては、第1の実施形態の配線基板と同様である。ただし、図6に示す配線基板10は、その中央部に貫通口83が形成されている。半導体チップ34は、この配線基板10の貫通口83に跨っており、接着剤82により配線基板10に固定されている。配線基板10に形成された第1の配線層から貫通口83に向けて配線84が突出している。この突出した配線84が半導体チップ34の接続パッドに接続されている。配線基板10の貫通口83には封止樹脂85が充填されている。さらに、半導体チップ34を覆う別の封止樹脂78が設けられている。以上、本発明者によってなされた発明を実施形態に基づいて説明したが、本発明は上記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更が可能であることは言うまでもない。"