溝190を含む絶縁層185を含む第1の半導体チップ105を提供するステップと、第2の半導体チップ110を、前記第1の半導体チップ上に隙間を残すように積層するステップと、ポリマー充填剤187の一部が前記溝の内部に吸い込まれるように、前記ポリマー充填剤187を前記隙間内に配置するステップと、を含む製造方法。前記第2の半導体チップ上に第3の半導体チップ115を積層するステップを含む、請求項1の方法。前記絶縁層から材料を取り除くことによって前記溝を形成するステップを含む、請求項1の方法。前記溝の外側の前記絶縁層に半田濡れフィルム205を付加するステップを含む、請求項1の方法。前記半田濡れフィルムに半田熱インターフェース材料195を付加するステップを含む、請求項4の方法。前記第1の半導体チップを基板125に実装するステップを含む、請求項1の方法。前記半田熱インターフェース材料と熱的に接触するように熱分散部材130を配置するステップを含む、請求項6の方法。前記溝は、傾斜した側壁を備える、請求項1の方法。第1の半導体チップ105に絶縁層185を付加するステップと、ポリマー充填剤187を受け入れるように適合された溝190を前記絶縁層に形成するステップと、を含み、前記第1の半導体チップは、前記ポリマー充填剤の一部が配置される隙間を残すように、前記第1の半導体チップ上に第2の半導体チップ110を積層させるように適合されている、製造方法。前記絶縁層から材料を取り除くことによって前記溝を形成するステップを含む、請求項9の方法。前記溝の外側の前記絶縁層に半田濡れフィルム205を付加するステップを含む、請求項9の方法。前記半田濡れフィルムに半田熱インターフェース材料195を付加するステップを含む、請求項11の方法。前記第1の半導体チップを回路基板125に実装するステップを含む、請求項9の方法。前記半田熱インターフェース材料と熱的に接触するように熱分散部材130を配置するステップを含む、請求項13の方法。第1の半導体チップ105と、前記第1の半導体チップ上に位置する絶縁層185であって、溝190を有する絶縁層と、前記第1の半導体チップ上に隙間を残すように積層される第2の半導体チップ110と、前記隙間内に配置されるポリマー充填剤187であって、一部が前記溝内に位置するポリマー充填剤と、を備える装置。前記ポリマー充填剤は、前記溝を超えて前記絶縁層上に延びていない、請求項15の装置。前記第1の半導体チップ上に積層された複数の半導体チップ110、115、120を備える、請求項15の装置。前記溝の外側の前記絶縁層上に位置する半田濡れフィルム205と、前記半田濡れフィルム上に位置する半田熱インターフェース材料195とを備える、請求項15の装置。前記半田熱インターフェース材料と熱的に接触する熱分散部材130を備える、請求項18の装置。前記溝は、傾斜した側壁を備える、請求項15の装置。第1の半導体チップ105と、前記第1の半導体チップ上に位置する絶縁層185であって、溝190を有する絶縁層とを備える、コンピュータ読取可能媒体に記憶された命令で具現化される装置。従来の濡れフィルムがインジウムとうまく接合するためには、熱リフロープロセスの間に接合を妨げる汚染物質があってはならない。多くの半導体チップパッケージデザインの重要な特徴である1つの可能性がある汚染物質はアンダーフィルであり、それは2つの基板の間の熱膨張係数の相違による影響を少なくするべく2つの基板の間に配置される。これにより、冶金学的接合のために被せられた濡れフィルムの一部をアンダーフィルが汚染しないようにすることが好ましい。本発明は、前述した一つ以上の短所の影響を克服しあるいは減少させるものを提供することを目的とする。本発明の一実施形態の1つの態様によると、絶縁層を有した半導体チップを提供することを含む製造方法が提供される。絶縁層は溝を含む。第2の半導体チップは隙間を残すように第1の半導体チップ上に積層される。ポリマー充填剤が隙間内に配置され、ポリマー充填剤の一部が溝の内側に吸い込まれる。本発明の一実施形態の別の態様によると、第1の半導体チップに絶縁層を付加すると共に、絶縁層に溝を形成することを含む製造方法が提供される。溝は、ポリマー充填剤を受け入れるように適合されている。第1の半導体チップは、ポリマーの充填剤の一部がその内部に配置される隙間を残すように、その上に第2の半導体チップを積層させるように、適合されている。本発明の一実施形態の別の態様によると、第1の半導体チップと、第1の半導体チップ上の絶縁層とを含む装置が提供される。絶縁層は、溝を含んでいる。第2の半導体チップは、隙間を残すように第1の半導体チップ上に積層される。ポリマー充填剤は隙間の内部に配置され、ポリマー充填剤の一部は溝の内部にある。本発明の上記のおよび他の優位点は、以下の詳細な説明を読み、図面を参照することによって明らかとなるであろう。様々な積層された半導体チップ配置が開示される。開示された実施形態は、不動態化構造の役割を果たす絶縁フィルムを組み入れている。この絶縁フィルムは溝を含む。この溝は、半田濡れフィルムの汚染を回避するべく、ポリマー充填剤の付加および硬化の間にポリマー充填剤を引き込むように設計されている。本質的に、この溝は、さもなければ濡れフィルムをコーティングするかもしれないポリマーの充填剤の側方への移動を抑制する。追加の詳細について、ここで説明する。以下に説明する図面において、同一の要素が二つ以上の図面に現れるところでは参照符号は一般的に繰り返される。ここで図面に戻ると、特に図1には、半導体チップ105とその上に積層された3つの半導体チップ110、115および120の配置を含む半導体チップデバイス100の、例示的な実施形態の断面図が示されている。半導体チップ105は、以下に詳細に説明する複数の層を含んでもよい。ここで理解されるべきことは、半導体チップ105およびチップ110、115および120が、所望に応じて無数の異なるタイプの回路基板または担体基板のいずれかに実装されてもよいことである。本願明細書において、説明する実装構造および技術は、いかなる特定のタイプの半導体装置にも限定されない。したがって、半導体チップ105、110、115および120は、マイクロプロセッサ、図形プロセッサ、組み合わせたマイクロプロセッサ/図形プロセッサ、特定用途向け集積回路、記憶装置、レーザのようなアクティブな光学的デバイス、その他の電子部品に用いられる無数の異なるタイプの回路デバイスのいずれであってもよく、シングルもしくはマルチコア、または追加のダイスを横方向に積層したものであってもよい。さらにまた、半導体チップ105、110、115および120の一つ以上は、なんらかの論理回路有り又は無しのインターポーザとして構成される可能性がある。これによりチップという用語にはインターポーザが含まれ、その逆もまた同様である。半導体チップ105、110、115および120は、ケイ素またはゲルマニウムのようなバルク半導体、シリコン-オン-インシュレータ材料のような絶縁体上の半導体材料、または、二酸化ケイ素、オルトケイ酸テトラエチル、その他の絶縁材料などの他のタイプの材料から構成されてもよい。チップの数は変更されてもよいことは理解されるべきである。この実例となる実施形態において、半導体チップ105、110、115および120は基板125に実装されてもよい。基板125は、様々な構成を取る場合がある。実施例は、半導体チップパッケージ基板、回路カードまたは実質的に任意の他のタイプのプリント基板ボードを含む。モノリシック構造を基板125に用いることができるが、より典型的な構成はビルドアップ設計を利用する。この点に関しては、基板125は、一つ以上のビルドアップ層がその上に形成されるとともに、一つ以上の追加のビルドアップ層がその下に形成されるセントラルコアから成ってもよい。コア自体は、一つ以上の層の積層から構成されてもよい。半導体チップパッケージを基板として実施する場合、回路基板125の層の数は、4~16以上に変化させることができるが、4つ未満を用いることもできる。いわゆるコアレス設計もまた用いることができる。基板125の層は、金属製の相互接続部材を介装させた様々な周知のエポキシ化合物といった絶縁材料から成ってもよい。ビルドアップ以外の多層構造を用いることもできる。選択的に、回路基板125は、パッケージ基板または他のプリント回路基板に適した周知のセラミックまたは他の材料から成ってもよい。回路基板125は、例えば半導体チップ105、110、115および120と、例えば別の回路基板のような他のデバイスとの間に電力、接地および信号伝達を提供するために、多くの導体配線、ビアおよび他の構造不可視が提供される。この実例となる実施形態における半田ボール127のような入力/出力構造は、回路基板125を別のデバイスに接続するために用いられてもよい。当然ながら、ピングリッドアレイ、ランドグリッドアレイ、その他といったボールグリッドアレイ以外のシステムを用いてもよい。半導体チップ105、110、115および120からの熱伝達を容易にするために、半導体チップデバイス100には、接着性ビード135により基板125に固定されてもよい熱分散部材または蓋130が設けられてもよい。接着剤135は、周知のチキソトロピー接着剤、エポキシ、別のタイプのポリマーまたは半田とすることができる。蓋130は、所望に応じて、図1に描かれているトップハット構造や、バスタブ設計あるいは他の構造といった、様々に異なる構造のいずれであってもよい。周知の合成樹脂、セラミックまたは金属材料といった多くのタイプの異なる材料が所望に応じて蓋130のために用いられてもよい。いくつかの例示的な材料には、ニッケルメッキされた銅、アルマイト、アルミニウムケイ素炭化物、窒化アルミニウム、窒化ボロン等が含まれる。半導体チップ105は、回路基板125に対し複数の相互接続構造140によりフリップチップ実装されるとともにそれに電気的に接続される。相互接続構造140は、例えば、導電性バンプ、半田補強有りまたは無しの導電性ピラー、または他のタイプの相互接続構造とすることができる。少数の相互接続構造140のみが見られるが、半導体チップ105の寸法および複雑さに応じて、20の数倍、数百または数千ものかかる導体構造が有ってもよい。アンダーフィル材料層145は半導体チップ105と回路基板125との間に介装されて、熱膨張率の差に関連する問題を緩和できる。アンダーフィル材料層145は、シリカ充填剤有りまたは無しのエポキシ樹脂およびフェノール樹脂等といった周知のエポキシ材料から構成されてもよい。2つの実施例は、Namics社から入手可能なタイプ119および2BDである。半導体チップ105の追加の詳細について説明する。上記したように、半導体チップ105は複数の層から構成されてもよい。この実例となる実施形態においては、半導体チップ105はバルク半導体層150、デバイス層155、接触絶縁層160および金属被覆層165から構成できる。バルク半導体層155は、ケイ素、ゲルマニウムあるいは集積回路の製作に適した他の材料から成ってもよい。素子層155は、トランジスタ、キャパシタ等を含む無数の回路構造から成ってもよい。接触絶縁層160は、二酸化ケイ素または接触絶縁層に適した他の周知の絶縁材料から成ってもよく、モノリシックまたは積層体とすることができる。金属被覆層165は、複数の金属被覆および層間誘電体フィルムの交互層から成ってもよく、いくつかのそのようなフィルムを含んでもよい。金属被覆層165の2つの部分は、ライン167および169によって、図式的に示されている。バルク半導体層150の反対側には、再配線層170が提供される。このRDL層170は、金属被覆とRDL機能をもたらす層間誘電体フィルムとの一つ以上の層から成ってもよい。2つのRDL導体構造は、ライン175および180によって、描かれかつ図式的に示されている。しかしながら、当業者はRDL層170および金属被覆層165の両方を構成する金属被覆構造の実際の数は非常に多い場合があることを理解するであろう。複数のシリコン貫通ビアTSVは、そのうちの2つが示されかつ参照符号177および179が付されているが、半導体層150、デバイス層155および接触絶縁層160を通って延びてもよい。2つのTSVが示されているが、TSV177および179の数は20個以上であってもよい。さらに図1を参照すると、不活性化層185がRDL層170上に配置されている。この不活性化層185は、例えば二酸化ケイ素、窒化ケイ素、ポリイミド等の周知の不活性化層材料で構成されるモノリシック層であってもよい。任意選択的に、この不活性化層185は、所望に応じて二酸化ケイ素と窒化ケイ素の交互層のような、絶縁材料の複数層の積層体とすることができる。ポリマー充填剤187は、不活性化層185と半導体チップ110の間に配置されて、半導体チップ105、110、115および120の間の熱膨張率の差の影響を少なくする役割を果たす。ポリマー充填剤187は、アンダーフィル145について説明したものと同じタイプの材料、または圧縮接着剤のような非電導性の接着剤から成ってもよい。不活性化層185には、半導体チップ110、115および120のうちの少なくとも一つで好ましくは最も下側のものの外壁189の近傍に有利に配置された溝190が設けられている。この溝190は、ポリマー充填剤187の一部を吸い込んで収容するように機能する。ポリマー充填剤187の部分を溝190に吸い込む1つの技術的な目的は、ポリマー充填剤187が濡れフィルム205の上面にわたって広がって硬化することを防止することにある。ポリマー充填剤187の一部が濡れフィルム205の上面を被覆して硬化し、次いで半田タイプの熱インターフェース材料195がそれらの被覆領域の濡れフィルム205に濡れない場合があり、エアポケットまたは他のタイプの離層領域を生じさせると、それは半導体チップ105と熱インターフェース材料195との間の経路の熱インピーダンスを大きく上昇させる。別の関連する技術的な目的は、ポリマー充填剤187の一部が、少なくとも半導体チップ110の壁189の近傍で凝集できるようにすることにある。壁189の近傍に構築されたポリマー充填剤187は、ばねのように作用して熱歪みを緩衝する。半導体チップ105と半導体チップ110、115および120の両方から蓋130への熱伝達を助けるために、半導体チップ105と蓋130の間でかつ半導体チップ110、115および120の周りに熱インターフェース材料195を配置してもよい。例えば様々な半田または有機熱インターフェース材料のような様々な材料を、熱インターフェース材料195のために用いてもよい。例示的な金属材料には、例えばインジウム、インジウム半田、スズ-銀、ビスマス―スズ、他の鉛半田、ガリウムにポリマーを加えたもの等が含まれる。様々な非金属材料には、熱インターフェース材料に適した、酸化亜鉛を混合したシリコーンゴムのような様々なポリマー材料が含まれる。任意選択的に、シリコーンゴム以外の規格に準拠したベース材料で熱伝導性ではあるが導電性でない粒子を用いてもよい。半田タイプの熱インターフェース材料195は、半導体チップ105の上面および蓋130の下面200に対して容易に濡れることが望ましい。不活性化層185が半田タイプ材料に対して容易に濡れない場合があるので、濡れフィルム205が不活性化構造185上に有利に形成され、または別の方法で配置される。同様に、濡れフィルム210は、蓋130の下側表面200に形成され、または別の方法で付加されてもよい。濡れフィルム205および210の組成は、半田タイプの熱インターフェース材料195に好ましい濡れを有利に提供するために調整されてもよい。例えば、熱インターフェース材料195がインジウムまたはそれらの合金から構成される場合、金またはプラチナが濡れフィルム205および210に適した材料である場合がある。半導体チップ105と半導体チップ110、115および120との間の電気的インターフェースは、複数の導体ピラー215、半田継手等により提供されてもよい。導体ピラー215は、銅、銀、ニッケル、プラチナ、金、アルミニウム、パラジウム、これらの合金または積層体のような様々な導体から成ってもよく、半田で覆われてもよい。半導体チップ110、115および120は、複数のシリコン貫通電極220を介してピラー215と電気的に接続してもよい。従って、半導体チップ120から相互接続構造140のうちの1つへの典型的な例示的電気経路は、シリコン貫通電極220のうちの1つと、導体ピラー215のうちの1つと、ライン175によって図式的に示されているRDL構造と、シリコン貫通電極177と、ライン167によって図式的に示されている金属被覆構造と、相互接続構造140のうちの1つとを含んでもよい。しかしながら、当業者は、様々な半導体チップ105、110、115および120と基板125とを接続するために、様々に異なるタイプの導体構造および電気相互接続のスキームが用いられてもよいことを理解するであろう。ここで図2に注目すると、半導体チップデバイス100から取り除かれ、その上に積層された半導体チップ110、115および120が無い半導体チップ105が図で表されている。バルク半導体層150、デバイス層155、接触絶縁層160、金属被覆積層体165、RDL層170、不活性化層185および濡れフィルム205が見えることに注意すべきである。複数の導体ピラー215が不活性化層185の中央部分225から上方に突出しているのが見える。中央部分225のフットプリントは、溝190の形状およびサイズにより画定されている。この実例となる実施形態において、不活性化層185の溝190は、所望に応じて、半導体チップ105の長方形、正方形等の同じ一般的なフットプリント、あるいは異なるフットプリントを有してもよい。不活性化層185、その中の溝190およびカスタマイズされたポリマーの充填剤187を製造する例示的な方法は、図3、図4、図5および図6のうち最初に図3を参照することによって、理解される場合がある。図3は、バルク半導体層150上のデバイス層155、接触絶縁層160ならびに金属被覆積層体165の製造に従う半導体チップ105の断面図である。加えて、RDL層170およびTSV177および179は、周知の技術を用いて構成される。不活性化層185は、周知の材料堆積およびパターニング技術によって、形成されてもよい。例示的な実施形態においては、二酸化ケイ素および窒化ケイ素の複数の層が交互に付加されて積層体構造を確立してもよい。交互層の数は、例えば二酸化ケイ素の3層および窒化ケイ素の3層とすることができる。不活性化層185を付加するために、周知の化学蒸着技術が用いられてもよい。同様に、導体ピラー215は、不活性化層185を形成する前あるいは後のいずれかに、半導体チップ105上に製造されてもよい。この段階では、溝を形成するために不活性化層185がセットされる。ここで図4に注目すると、溝190の形成が示されている。溝190は、周知のリソグラフィ、ケミカルエッチング定義、レーザアブレーションまたは機械切削といった様々な技術を用いて作られてもよい。リソグラフィを用いる場合、周知のレジストマスクおよびパターニング技術が適用されてもよい。任意選択的に、不活性化フィルム185の所望の部分をカバーしつつ溝190を形成する部分を露出させたままにする非接触マスク図示せずを用いてもよい。図4に示したように、RDL層170まで溝190を確立することが可能である。選択的に、溝190は、RDL層170まで完全に延びないいくらかより小さな深さに形成できる。溝190を形成すると、上述した半導体チップ110、115および120のスタックを、導体ピラー215にフリップチップあるいは別の方法で実装してもよい。TSV220と導体ピラー215との間に冶金学的接合を確立するために、半田リフローあるいは別の方法によるなどの熱的な段階を必要とする場合、半導体チップ105および半導体チップ110、115および120は、この段階でいくつかの加熱プロセスを受けてもよい。ここで理解されるべきことは、半導体チップ110、115および120は半導体チップ105上に積層されてもよいが、半導体チップ105はウエハのレベルにあり若しくはダイシングに従うことである。次に、半導体チップ105および半導体チップ110、115および120の断面図である図6に示したように、ポリマー充填剤187は適切なアプリケータ230によって、堆積されてもよい。ポリマー充填剤187が吐出されると、毛管作用は半導体チップ110と不活性化層185の中央部分225の間にその一部を吸い込む。ポリマー充填剤187の一部は、重力と表面張力の組合せによって、溝190の内部に引き込まれ、これによって、濡れフィルム205の上面から離れる。このようにして、濡れフィルム205は、ポリマー充填剤187の一部により汚染されない。堆積の後、ポリマー充填剤187をセットするために適切な硬化プロセスが用いられてもよい。これは、加熱ステップ、適切な放射の適用、または所望に応じてこれらの2つの組合せを伴ってもよい。1つの例示的な硬化プロセスは、約240~260°Cでの約30分間の加熱、およびその後に続く緩やかな温度低下を含む。図3、図4、図5および図6に描かれている例示的な方法において、ポリマー充填剤187はモノリシック層として吐出される。しかしながら、当業者は、複数段階の堆積および硬化プロセスも用いる可能性があることを理解するであろう。この点に関して、図6と同様の断面図である図7および図8に注目すると、複数段階の充填剤の堆積および硬化プロセスを受けている半導体チップ105が描かれている。まず図7を参照すると、ポリマーの充填剤187’をアプリケータ230から吐出させると、少なくともその一部が溝190の内部に、かつそのいくらかが半導体間チップ110と不活性化層185の中央部分225との間に流入する。ポリマー充填剤187’は、本願明細書の他の部分で説明したようものと同じあるいは異なるタイプの充填剤とすることができる。この段階で、ポリマーの充填剤187’は、部分的な若しくは完全な硬化プロセスのいずれかを受けてもよい。次に、図8に示すように、本願明細書の他の部分に開示したタイプの追加のポリマー充填剤187’’がポリマー充填剤187’の上に吐出されて2回目の硬化プロセスを受けてもよい。複数のそのような堆積および硬化処理が実行される可能性があるが、その一方で半導体チップ110の壁189の近傍にばねのような充填材インターフェースを提供するという技術的な目的が達成される。前述した実例となる実施形態において、溝190は、相対的に垂直な側壁を有している。しかしながら、当業者は、純粋に垂直な輪郭以外のものを用いてもよいことを理解するであろう。この点に関して、図4と同様の断面図である図9を注目すると、半導体チップ105には代わりの例示的な不活性化層185’が装着されている。ここで、本願明細書の他の部分で説明した溝190と同じ機能を果たす場合がある溝190’は、傾斜した側壁と共に形成されていてもよい。溝190’の傾斜した側壁輪郭は、いくらかより大きな容量の充填剤を確立する利点を有しているが、それはいくらかより大きなばね動作を提供して、異なる熱膨張率に関連する有害な応力および歪みに対する良好な保護を提供することができる。溝190の傾斜した側壁輪郭を、またプラズマ強化有りまたは無しのケミカルエッチングを用いる場合には、エッチングの化学的性質および/または圧力もしくは電力を変化させることによって、提供してもよい。任意選択的に、レーザアブレーションを用いられる場合は、傾斜した側壁はレーザースポットサイズ、滞留時間およびパワー設定の正確な制御によって提供されてもよい。本願明細書に開示する溝190および190’の寸法は、デバイスのジオメトリおよび利用可能な材料パターニング技術に応じて変化する場合がある。例示的な実施形態においては、溝190および190’は、約1~5μmの幅および深さであってもよい。さらに別の例示的な実施形態においては、ポリマー充填剤187は、図10に示したように最も下側のチップ110の設置および使用される圧縮接合の前に半導体チップ105上に配置されてもよい。ここで、ポリマー充填剤187は、本願明細書の他の部分に開示したものと同じタイプの材料から構成され、かつ導体ピラー215の近傍で不活性化層185の上に分与されてもよい。その後で、最も下側の半導体チップ110またはそのようなチップのスタックでさえは、ポリマー充填剤187の上に圧縮されてもよい。溝190は、この圧縮ステップの間にポリマー充填剤187の一部を吸い込む。本願明細書に開示した例示的な実施形態のいずれかが、例えば半導体、磁気ディスク、光学的ディスクまたは他の記憶媒体またはコンピュータデータ信号等のコンピュータ可読媒体に配置された命令で具体化されてもよい。命令またはソフトウェアは、本願明細書に開示した回路構成を合成しかつ/またはシミュレーションすることができる場合がある。ある例示的な具体例では、例えばCadenceAPD、CadenceSpectra、Encore等の電子設計オートメーションプログラムが、開示した回路構成を合成するために用いられてもよい。その結果として得られるコードは、開示した回路構成を製造するために用いられてもよい。本発明が様々な変形および代替の形態の影響を受けることが可能である一方で、特定の実施形態を実例として図面に示しかつ本願明細書に詳細に説明してきた。しかしながら、本発明が開示された特定の形態に限定されることを意図していないことを理解するべきである。むしろ本発明は、以下の添付の特許請求の範囲によって定められる本発明の精神および範囲内にある変形、均等物および代替の全てを包含する。