"半導体基板内の複数のセル領域内のそれぞれに設けられるフォトダイオード形成領域と、前記各フォトダイオード形成領域に設けられ、少なくとも1つの不純物層を含むフォトダイオードと、前記各フォトダイオード形成領域内に設けられ、前記フォトダイオードの下方に設けられる空洞と、を具備することを特徴とする固体撮像装置。前記フォトダイオードのそれぞれは、照射光が含む複数の波長域の光のうちカラーフィルタを介して入射されるいずれか1つに波長域に対応し、前記半導体基板の表面に対して垂直方向における前記空洞の位置は、前記フォトダイオードが対応する前記波長域に応じてそれぞれ異なる、ことを特徴とする請求項1に記載の固体撮像装置。前記各セル領域は、フローティングディフュージョンが設けられる信号検出部形成領域を含み、前記空洞は、前記フローティングディフュージョンの下方に設けられていない、ことを特徴とする請求項1又は2に記載の固体撮像装置。絶縁膜が、前記空洞に沿って、前記半導体基板内に設けられている、ことを特徴とする請求項1乃至3のいずれか1項に記載の固体撮像装置。前記不純物層の屈折率は、前記空洞の屈折率より大きい、ことを特徴とする請求項1乃至4のうちいずれか1項に記載の固体撮像装置。画質の劣化を抑制する技術を提案する。本実施形態の固体撮像装置は、半導体基板内の複数のセル領域内のそれぞれに設けられるフォトダイオード形成領域と、前記各フォトダイオード形成領域に設けられ、少なくとも1つの不純物層を含むフォトダイオードと、前記各フォトダイオード形成領域内に設けられ、前記フォトダイオードの下方に設けられる空洞と、を含む。[実施形態]以下、図面を参照しながら、本実施形態について詳細に説明する。以下の説明において、同一の機能及び構成を有する要素については、同一符号を付し、重複する説明は必要に応じて行う。1第1の実施形態図1乃至図13を用いて、第1の実施形態に係る固体撮像装置について説明する。a基本例図1乃至図3を用いて、第1の実施形態に係る固体撮像装置の基本例について、説明する。まず、図1及び図2を用いて、本実施形態の固体撮像装置の全体構成について説明する。図1は、固体撮像装置以下、イメージセンサとよぶのチップのレイアウト例を示す模式図である。図1に示されるように、本実施形態のイメージセンサにおいて、画素アレイ2及びそれを制御するための回路アナログ回路又はロジック回路8が、1つの半導体基板チップ10内に設けられている。画素アレイ2は、複数のセル領域20を含む。互いに隣接するセル領域20は、素子分離領域素子分離部9によって、分離されている。各セル領域20は、素子分離領域9に取り囲まれている。各セル領域20は、少なくとも1つの光電変換部を含む。光電変換部5は、外部からの入射光を電気信号へ変換する。図2は、画素アレイ2の断面構造を示している。セル領域20は、素子分離領域9内に埋め込まれた素子分離層90によって、半導体基板10内に、区画されている。半導体基板10は、例えば、シリコン単結晶基板である。光電変換部5は、例えば、フォトダイオードである。フォトダイオード5は、セル領域20内の所定の領域内に、形成される。以下では、フォトダイオード5が形成される領域のことを、フォトダイオード形成領域或いは、光電変換部形成領域とよぶ。フォトダイオード5は、半導体基板10内に設けられている。素子分離層90は、例えば、シャロートレンチアイソレーションShallowTrenchIsolationである。フォトダイオード5において、入射光の光量に応じて、フォトダイオード内部に電荷が発生し、フォトダイオード5の端子間に電位差が生じる。フォトダイオード5は発生した電荷を蓄積できる。1つのフォトダイオード5は、1つの画素100に対応する。画素アレイ2内のフォトダイオード5によって、CMOSセンサ或いはCCDセンサが形成される。半導体基板10上に、層間絶縁膜75が設けられている。層間絶縁膜75内に、複数の金属膜70が、設けられている。金属膜70は、例えば、半導体基板10上に形成された素子間を接続する配線や、互いに隣接する画素100間における遮光膜として用いられる。層間絶縁膜75及び金属膜70は、多層配線技術によって形成され、所定の配線レベル基板表面からの高さ内に設けられている。異なる配線レベルの金属膜70は、層間絶縁膜75内に埋め込まれたプラグ図示せずによって、接続されている。例えば、層間絶縁膜は、酸化シリコンを用いて、形成される。金属膜70は、アルミニウムAl或いは銅Cuを用いて、形成される。本実施形態において、層間絶縁膜75が設けられた面を、半導体基板10の表面とよび、層間絶縁膜75が設けられた面に対向する半導体基板10の面を、半導体基板10の裏面とよぶ。カラーフィルタCF及びマイクロレンズアレイMLは、半導体基板10の表面側において、層間絶縁膜75を介して画素アレイ2上方に設けられている。カラーフィルタCFは、取得される画像に対応する光が含む赤、青及び緑のうち少なくとも1つの色波長の成分光を透過させる。カラーフィルタCFは、複数のフィルタを含み、各フィルタは各画素100に対応するように配列されている。マイクロレンズアレイMLは、取得される画像に対応する光を集光する。マイクロレンズアレイMLは、複数のマイクロレンズを含み、各マイクロレンズは、各画素100に対応するようにそれぞれ配列されている。本実施形態において、取得される画像に対応する光は、半導体基板10の表面側から照射される。このように、半導体基板10の表面側から照射された光を画素フォトダイオードに取り込むイメージセンサは、表面照射型イメージセンサとよばれる。図3は、本実施形態のイメージセンサにおける、画素100の構造を示している。画素100内のフォトダイオード5は、半導体基板10内に形成された少なくとも1つの不純物層55を含む。半導体基板10がp型の導電型である場合、不純物層55は、少なくともn型の導電型の不純物層を含む。尚、図示の簡単化のために、フォトダイオード5が含む不純物層として1つの不純物層55のみが図示されているが、フォトダイオード5の特性例えば、感度を向上させるために、半導体基板10の深さ方向において不純物濃度の異なる複数のn型及びp型不純物層を用いて、フォトダイオード5が形成されてもよい。図2及び図3に示されるように、フォトダイオード5は、空洞59を有する半導体基板10内に設けられている。本実施形態のイメージセンサの画素100において、フォトダイオード5の下方に、空洞キャビティ、エアギャップともよばれる59が設けられている。フォトダイオード5は空洞59に隣接し、フォトダイオードの不純物層55は、例えば、空洞59に接している。但し、フォトダイオードの不純物層55の底面は、空洞59と直接接触しなくともよく、不純物層55と空洞59との間に、半導体基板10と同じ不純物濃度の半導体層が設けられていてもよい。空洞59は、光が入射する側照射面とは反対側に設けられている。空洞59は、フォトダイオード5が含む不純物層55よりも半導体基板10の裏面側に設けられている。つまり、フォトダイオード5は、層間絶縁膜75と空洞59との間の領域に設けられている。例えば、空洞59は、半導体基板10表面に対して垂直方向において素子分離層90の底面より下方に配置されている。空洞59は、例えば、ESSEmptySpaceinSilicon形成技術によって、形成される。ESS形成技術については、後述する。ESS形成技術によって形成された空洞59のことを、ESS領域ともよぶ。空洞59上方の半導体領域半導体層19は、基板10の構成原子例えば、シリコンが再結晶化した半導体領域である。このESS領域59上の再結晶化領域再結晶化層19は、SONSiliconOnNothing領域又は、SON層ともよばれる。空洞59の内部は、空洞の形成時の製造プロセス及びその条件に応じて、例えば、真空状態、又は、空気が封入された状態、又は、プロセスガスが封入された状態となっている。空洞59空洞の内部の部材の屈折率は、不純物層半導体層55の屈折率よりも小さい。すなわち、光の照射面に対して垂直方向において、フォトダイオード5の不純物層55の下方照射面と反対側に、その不純物層55の屈折率よりも小さい屈折率を有する部材例えば、真空層、空気層又はガス層が設けられている。尚、図3において、平板状の空洞59が、半導体基板10内に形成されている例が示されているが、これに限定されない。例えば、球状又はパイプ状の空洞が、半導体基板10内に形成されてもよい。また、1つの画素100内に形成される空洞の個数は、1個でもよいし複数個でもよい。ここで、不純物層55としてのシリコンの屈折率NSiが3.6であり、空洞真空又は空気59の屈折率Nairが1.0である場合を考える。フォトダイオード5に照射された光LAがフォトダイオード底面に入射する角度θAが15°以上である場合、その入射光LAは、空洞59とシリコンからなる不純物層半導体層55との界面で、全反射する。反射された光は、フォトダイオード5内に入射し、フォトダイオード5の不純物層55によって、電荷に変換される。フォトダイオードの底面に対する光LBの入射角度θBが15°より小さい場合、光は界面を通過し、空洞59内に侵入する。但し、空洞59がフォトダイオード5の不純物層55の下方に設けられていない構造と比較して、不純物層55と空洞59との界面で、フォトダイオードを貫通した光が反射するので、半導体基板10の深部フォトダイオード5の下方に侵入する光は、非常に減少する。尚、図2を用いて説明したように、画素100間の素子分離領域上方に遮光膜が設けられているため、入射角度が15°以下の光は、画素100に、照射されにくくなっている。従来のイメージセンサにおいて、あるフォトダイオードを貫通した光に起因して半導体基板の深部で発生した電荷が、隣接する他のフォトダイオード内に侵入する場合、他のフォトダイオードによって蓄積された電荷が検出された光量に対応した値から変動するため、形成される画像の解像度の劣化や、画素間の混色が生じる可能性があった。これに対して、本実施形態において、イメージセンサの画素100は、フォトダイオード5と、照射面に対してフォトダイオード5の下方の領域照射面と反対側の領域内に設けられた空洞59を含んでいる。このように、フォトダイオード5の下方に空洞59が設けられていることによって、フォトダイオード5に入射した光は、フォトダイオード5をほとんど貫通せずに、不純物層半導体層又は不純物層55と空洞真空又は空気59との界面で反射され、フォトダイオード5に再度入り込む。反射された光は、フォトダイオード5によって、光電変換される。それゆえ、画素100がフォトダイオード5とその下方の空洞59とを含むことによって、形成される画像の解像度の劣化や混色の発生を低減できる。したがって、本実施形態の固体撮像装置によれば、画質の劣化を抑制できる。b構成例図4乃至図7を用いて、本実施形態の固体撮像装置イメージセンサの構成例について、説明する。例えば、本実施形態におけるイメージセンサは、単板式のイメージセンサである。単板式のイメージセンサは、単一の画素アレイ2で複数の色情報を取得する。図4は、単板式のイメージセンサに用いられるカラーフィルタCFの構成を示している。図2に示されるように、カラーフィルタCFは画素アレイ2上方に設けられている。図4において、カラーフィルタCFの各色の配列の一例として、ベイヤー配列が示されている。ベイヤー配列は、赤色R、緑色R及び青色Bのフィルタから形成される。カラーフィルタCFに照射された光において、各フィルタの色に応じた波長成分の光が、フィルタを透過する。赤、青及び緑のうち少なくとも1色のフィルタが、1つの画素にそれぞれ対応する。フォトダイオード5を形成する半導体層不純物層55の光の吸収特性を考慮すると、各色のフィルタを透過してフォトダイオード5に入射される光の成分色、波長域に応じて半導体層55の厚さを調整するために、基板表面に対して垂直方向における空洞59の位置を異ならせることが好ましい。例えば、フォトダイオード5がシリコンSi層によって形成された場合、青色の光に対するシリコンの吸収係数が大きく、赤色の光に対するシリコンの吸収係数は、青色の光に対する吸収係数よりも小さい。つまり、波長の短い青色の光は、シリコン層に比較的吸収されやすく、波長の長い赤色の光は、青色の光に比較して、シリコン層に吸収されにくい。緑色の光の波長は、青色の光と赤色の光のほぼ中間に位置し、緑色の光は、緑色の光より吸収されにくく、赤色の光より吸収されやすい。それゆえ、青色の光は、シリコンからなる半導体層の表面近傍で、吸収される。これに対して、赤色の光の吸収は、青色の光よりもシリコン層の深い領域まで要する。フォトダイオード5を形成するための材料ここでは、シリコンの光の吸収特性を考慮して、フィルタと画素との対応関係に応じて、フォトダイオード5を形成するための半導体層の厚さ膜厚を確保するために、基板表面に対して垂直方向におけるフォトダイオード5下方の空洞59の形成位置深さが、カラーフィルタCFの各色に対応するように、それぞれ設定される。例えば、図5に示されるように、青色のカラーフィルタF1に対応するフォトダイオード51において、上述のように青色の光L1は半導体層シリコン層551に吸収されやすく、光電変換されやすいため、フォトダイオード51を形成するための半導体層551の膜厚は、比較的薄くてもよい。例えば、半導体層551の膜厚は、0.3μm以上、1μm以下程度であることが好ましい。基板表面に対して垂直方向において、空洞591の上面の位置Z1-Z1’は、例えば、基板表面Z0-Z0’の位置を基準として、0.3μmから1μmの範囲内の位置に設けられる。このように、青色のフィルタF1に対応するフォトダイオード51下方の空洞591の形成位置は、半導体基板10の表面Z0-Z0’側に近い領域に設けられる。一方、赤色のカラーフィルタF3に対応するフォトダイオード53において、赤色の光L3は、青色や緑色の光L1,L2よりも吸収されにくく、光電変換されにくい。それゆえ、フォトダイオード53を形成するための半導体層553の膜厚は、半導体層551の膜厚よりも厚くされる。例えば、半導体層553は、3μm以上の膜厚で形成されることが好ましい。それゆえ、基板表面に対して垂直方向において、赤色のフィルタF3に対応するフォトダイオード53下方の空洞593の上面の位置Z3-Z3’が、例えば、基板表面Z0-Z0’の位置から3μm以上の深さに位置するように、空洞593が形成される。また、緑色のカラーフィルタF2に対応するフォトダイオード52において、緑色の光L2は、青色の光L1よりも吸収されにくく、赤色の光L2より吸収されやすい。それゆえ、フォトダイオード52を形成するための半導体層552の膜厚は、例えば、半導体層551の膜厚よりも厚ければよい。例えば、半導体層552の膜厚は、2μm程度に設定される。それゆえ、基板表面に対して垂直方向において、フォトダイオード52下方の、空洞591の上面の位置Z1-Z1’と空洞593の上面の位置Z3-Z3’との間に、位置している。例えば、空洞592の上面の位置Z2-Z2’は、基板表面Z0-Z0’の位置から2μm程度の下方の位置に設けられる。このように、各画素100に対応するフォトダイオード51,52,53にフィルタF1,F2,F3を介して入射される光の波長色を考慮して、基板表面に対して垂直方向における空洞591,592,593の位置深さが適宜設定されることによって、形成される画像の画質が向上する。但し、フィルタF1,F2,F3に応じて空洞59の位置を変更させずに、複数の空洞59の位置深さが画素アレイ2内で同じでもよいのは、もちろんである。図6は、画素アレイ2及びその近傍の回路の回路構成例を示す図である。図6に示されるように、複数のセル20は、画素アレイ2内に、マトリクス状に配置されている。各セル20は、読み出し信号線TRFと垂直信号線VSLとの交差位置に、設けられている。セル単位セルともよばれる20は、光電変換部フォトダイオード5及び信号走査回路部を含む。セル20の信号走査回路部は、例えば、4つの電界効果トランジスタ132,133,134,135によって形成される。各電界効果トランジスタ132,133,134,135は、例えば、nチャネル型MOSトランジスタである。以下では、セル20に含まれる4つの電界効果トランジスタのことを、トランスファゲートリードトランジスタ132、アンプトランジスタ133、アドレストランジスタ134及びリセットトランジスタ135とそれぞれよぶ。図6に示されるセル20において、フォトダイオード5のアノードは接地されている。フォトダイオード5のカソードは、トランスファゲート132の電流経路を介して、信号検出部としてのフローティングディフュージョン浮遊拡散層FDに、接続されている。トランスファゲートリードトランジスタ132は、フォトダイオード5の信号電荷の蓄積及び放出を制御する。トランスファゲート132のゲートは読み出し信号線TRFに接続されている。トランスファゲート132のソースはフォトダイオード5のカソードに接続され、トランスファゲート132のドレインはフローティングディフュージョンFDに接続されている。アンプトランジスタ133は、フローティングディフュージョンFDからの信号を増幅する。アンプトランジスタ133のゲートは、フローティングディフュージョンFDに接続されている。アンプトランジスタ133のドレインは、垂直信号線VSLに接続され、アンプトランジスタ133のソースは、アドレストランジスタ134のドレインに接続されている。アンプトランジスタ133によって増幅された信号は、垂直信号線VSLに出力される。アンプトランジスタ133は、セル20内において、ソースフォロワとして機能する。リセットトランジスタ135は、アンプトランジスタ133のゲート電位フローティングディフュージョンFDの電位をリセットする。リセットトランジスタ135のゲートは、リセット信号線RSTに接続されている。リセットトランジスタ135のドレインは、フローティングディフュージョンFDに接続され、リセットトランジスタ135のソースは、電源端子124に接続されている。電源端子124は、ドレイン電源に接続されている。アドレストランジスタ134のゲートは、アドレス信号線ADRに接続されている。アドレストランジスタ134のドレインはアンプトランジスタ133のソースに接続され、アドレストランジスタ134のソースは電源端子124に接続されている。1つのセル20が、1つのフォトダイオード5を含む回路構成は、1画素1セル構造とよばれる。これに対して、1つのセル20が、2つのフォトダイオードを含む回路構成は、2画素1セル構造とよばれる。2画素1セル構造の場合、2つのフォトダイオードは、それぞれ異なるトランスファゲートを経由して、共通のフローティングディフュージョンFDに接続される。2画素1セル構造において、2つのフォトダイオードは、アンプトランジスタ133、アドレストランジスタ134及びリセットトランジスタ135を共有する。垂直シフトレジスタ89は、読み出し信号線TRF、アドレス信号線ADR及びリセット信号線RSTに接続されている。垂直シフトレジスタ89は、読み出し信号線TRF、アドレス信号線ADR及びリセット信号線RSTの電位を制御することによって、画素アレイ2内の複数のセル20をロウ単位で制御及び選択する。垂直シフトレジスタ89は、各トランジスタ132,134,135のオン及びオフを制御するための制御信号電圧パルスを、各信号線TRF,ADR,RSTに出力する。AD変換回路80は、垂直信号線VSLに接続されている。AD変換回路80は、複数のCDSCorrectedDoubleSampling:相関二重サンプリングユニット85を含む。1つのCDSユニット85が、1本の垂直信号線VSLに接続されている。AD変換回路80は、垂直信号線VSLに出力されたセル20からの信号をデジタル値に変換する。AD変換回路80は、CDSユニット85によるCDS処理によって、各セル画素が含むノイズを除去する。負荷トランジスタ121は、垂直信号線VSLに対する電流源として用いられる。負荷トランジスタ121のゲートは選択信号線SFに接続されている。負荷トランジスタ121のドレインは、垂直信号線VSLを介して、アンプトランジスタ133のドレインに接続される。負荷トランジスタ121のソースは、制御信号線DCに接続されている。画素アレイ2のセル20からの信号電荷の読み出し動作は、次のように実行される。画素アレイ2の所定のロウが、垂直シフトレジスタ89によって選択され、選択されたロウに属する複数のセル20が活性化される。選択されたロウに属するアドレストランジスタ134が、垂直シフトレジスタ89からのロウ選択パルスによって、オン状態になる。また、垂直シフトレジスタ89からのリセットパルスによって、リセットトランジスタ135が、オン状態になる。垂直信号線VSLの電位は、ソースフォロワを形成しているアンプトランジスタ133によって、フローティングディフュージョンFDの電位に近い電圧リセット電圧に、リセットされる。セル20からのリセット電圧は、AD変換回路80に入力される。リセット電圧が垂直信号線VSLに出力された後、リセットトランジスタ135は、オフ状態にされる。続いて、トランスファゲート132が、垂直シフトレジスタ89からの読み出しパルスによってオン状態になり、フォトダイオード5に蓄積された電荷信号電荷が、オン状態のトランスファゲート132を経由して、フローティングディフュージョンFDに放出される。フローティングディフュージョンFDの電位は、読み出された信号電荷数に応じて変調される。変調された電位信号電圧が、ソースフォロワを形成しているアンプトランジスタ133によって垂直信号線VSLに出力される。信号電圧は、AD変換回路80に入力される。リセット電圧及び信号電圧は、AD変換回路80によって、アナログ値からデジタル値へ順次変換される。これらの電圧値のAD変換とともに、リセット電圧及び信号電圧に対するCDS処理が、CDSユニット85によって実行される。リセット電圧と信号電圧との差分値が画素データDsigとして、後段の回路例えば、画像処理回路へ出力される。これによって、所定のロウに属する複数のセル画素からの信号の読み出し動作が、完了する。このような、画素アレイ2に対するロウ単位の読み出し動作が順次繰り返されて、所定の画像が形成される。尚、各セル20は、アドレストランジスタ134を含まなくともよい。この場合、セル20は、3つのトランジスタ132,133,135を含み、リセットトランジスタ135のドレインが、アンプトランジスタ133のソースに接続された構成となる。また、この場合、アドレス信号線ADRも設けられない。図7及び図8を用いて、本実施形態のイメージセンサのセルの構造について、説明する。図7は、セルの平面構造の一例を示している。図8は、図7のL-L’線に沿う断面構造を示している。尚、図7及び8において、図示の簡単化のため、セル20の構成要素として、フォトダイオード5、トランスファゲート132及びフローティングディフュージョンFDを図示し、他のトランジスタの図示は省略する。図7及び図8に示されるように、1つのフォトダイオード5は、電荷蓄積部としての少なくとも1つの不純物層55を含んでいる。表面シールド層57は、不純物層55内に設けられている。表面シールド層57は、例えば、p型不純物層である。表面シールド層57は、トランスファゲート132のチャネル領域から離間されるように、不純物層55の表層部に形成されている。表面シールド層57の上面は、図2に示される層間絶縁膜75に接触する。フローティングディフュージョンFDは、トランスファゲート132を挟んでフォトダイオード5に対向するように、半導体基板10内に設けられている。フォトダイオード5とフローティングディフュージョンFDとは、トランスファゲート132のチャネル長方向に配列している。フローティングディフュージョンFDは、例えば、半導体基板10内に形成されたn型の不純物層35である。フローティングディシュージョンFDとしてのn型不純物層35の不純物濃度は、例えば、フォトダイオード12が含むn型不純物層55の不純物濃度より高い。トランスファゲート132は、フォトダイオード5とフローティングディフュージョンFD35とに隣接し、トランスファゲート132は、フォトダイオード5とフローティングディフュージョンFDとの間に配置されている。トランスファゲート132のゲート電極31は、半導体基板10上のゲート絶縁膜32を介して、半導体基板10上方に設けられている。フォトダイオード5のn型不純物層55及びフローティングディフュージョンFDのn型不純物層35が、トランスファゲート132のソース及びドレインとして、それぞれ機能する。そして、半導体基板10内において、2つのn型不純物層55,35との間の半導体領域が、トランスファゲート132のチャネル領域となる。尚、図7に示される例において、トランスファゲート132のゲート電極31は、複数のフォトダイオード5が配列されるロウ及びカラム方向に対して傾いて、基板10上に設けられている。但し、これに限定されず、トランジスタ132のチャネル長方向及びチャネル幅方向が、ロウ方向及びカラム方向とそれぞれ一致するように、トランジスタ132のゲート電極31が基板10上に配置されてもよい。以下では、トランスファゲート132のゲート電極31及びフローティングディフュージョンFDの形成領域のことを、信号検出部形成領域30ともよぶ。トランスファゲート132がオフ状態である場合、フォトダイオード5内に、電荷が蓄積されている。そして、フォトダイオード5の蓄積電荷を読み出す際に、トランスファゲート132がオン状態にされる。オン状態のトランスファゲート132のゲート電極41下方に形成されたチャネルを経由して、n型不純物層55内の蓄積電荷が、フローティングディフュージョンFDに放出される。図7及び図8に示されるように、フォトダイオード5の下方に設けられた空洞59は、トランスファゲート132のチャネル領域の下方、及び、フローティングディフュージョンFDとしての不純物層35の下方には、設けられていない。空洞59の形成領域は、基板表面に対して垂直な方向から見て、信号検出部形成領域30とは上下に重ならないように、レイアウトされている。このように、空洞59がフォトダイオード形成領域50から信号検出部形成領域30へ延在しないように形成されることによって、不純物層半導体層55と空洞59との界面で反射した光が、トランジスタ132のチャネル領域やフローティングディフュージョンFDとしての不純物層35に、入り込むことが防止される。それゆえ、空洞59によって反射された光がトランジスタ132やフローティングディフュージョンFDに入射されることに起因して、画像に対応した検出されるべき電荷量及びそれに対応する信号が変動するのを防止できる。以上のように、図4乃至図7に示される構成例においても、図3を用いて説明した例と同様に、基板深部に発生した電荷に起因する解像度の劣化や混色を低減できる。したがって、本実施形態の固体撮像装置によれば、形成される画像の画質の劣化を抑制できる。c製造方法図7乃至図14を用いて、第1の実施形態の固体撮像装置イメージセンサの製造方法について、説明する。なお、ここでは、セルの構成要素としてフォトダイオード5、トランスファゲート132及びフローティングディフュージョンFDの形成領域を図示して、本実施形態の製造方法について、説明する。図9は、本実施形態のイメージセンサの製造方法の一工程を示す断面図である。図9に示されるように、半導体基板10上、例えば、単結晶のシリコン基板1上に、マスク材60が、形成される。マスク材60上に、レジストマスク61が、形成される。レジストマスク61は、フォトリソグラフィ技術によって、所定のパターンが形成されている。そして、レジストマスク61をマスクとして、異方性エッチング、例えば、RIEReactiveIonEtching法によって、マスク材60がパターニングされる。マスク材60に、レジストマスク61のパターンが転写される。尚、マスク材60は、半導体基板ここでは、シリコン基板10よりもエッチングレートが十分に遅い材料が望ましい。例えば、RIE法がシリコン基板の加工に用いられた場合、シリコン酸化膜、又は、シリコン窒化膜、又は、シリコン窒化膜とシリコン酸化膜との積層膜などが、用いられる。例えば、マスク材60は、フォトダイオード形成領域50上方に、開口部79が形成されるように、パターニングされている。この開口部79が形成される位置に対応して、ESS形成技術による空洞を形成するためのトレンチが、形成される。図10は、本実施形態のイメージセンサの製造方法の一工程を示す平面図である。図11は、本実施形態のイメージセンサの製造方法の一工程において、図10のXI-XI線に対応する断面図である。レジストマスクが、例えば、アッシング灰化によって除去された後、図10及び図11に示されるように、パターニングされたマスク材60をマスクとして、例えば、RIE法により、半導体基板10が加工される。これによって、半導体基板10内のフォトダイオード形成領域50内に、ESS形成技術のための複数のトレンチ70が形成される。複数のトレンチ70は、図10に示されるように、フォトダイオード形成領域50内に2次元的に配列するように、形成される。この一方で、信号検出部形成領域30の上面は、マスク材に覆われ、信号検出部形成領域30内には、トレンチが形成されない。ここで、トレンチの半径は、例えば、0.2μmに設定され、トレンチ70は、0.4μmの直径口径D1を有する。隣接するトレンチ70の間隔トレンチ70の中心間の距離D2は、0.8μm程度に設定される。トレンチ70の深さD3は、例えば、2μm程度に設定される。トレンチ70において、深さD3と口径D1との比率深さ/口径、すなわち、トレンチ70のアスペクト比は、5程度になる。但し、図5を用いて説明したように、カラーフィルタとフォトダイオードとの対応関係に応じて、深さ方向における空洞の位置を調整する場合、トレンチ70の直径、トレンチ70間の間隔、トレンチ70の深さが、各色に対応する画素ごとに、適宜調整される。尚、トレンチ70のアスペクト比やトレンチ間の間隔に応じて、トレンチの加工難度が変化する。なお、後述するように、高温のアニールが実行されると、トレンチ70の上部は、Siがマイグレーションによって、閉塞されてしまう。そのため、ESS形成技術により形成される空洞の位置が判別しにくくなる。それゆえ、アライメントマーク用のトレンチが、図9乃至図11に示される工程において、ESS形成技術のためのトレンチ70と同時に形成されることが好ましい。アライメントマーク用のトレンチ78において、トレンチ78の深さとトレンチ78の開口寸法口径との比率深さ/口径が、0.6程度であることが、トレンチ78の開口が塞がらないために好ましい。例えば、トレンチ79の深さが2μmである場合、トレンチの口径は、3.3μm程度に設定される。アライメントマークの形状平面形状は、例えば、円形、四角形或いは十字形などが用いられる。例えば、アライメントマーク用のトレンチは、例えば、素子分離領域内又は画素アレイ2内の所定の位置に形成される。図12及び図13は、本実施形態のイメージセンサの製造方法の一工程をそれぞれ示す断面図である。マスク材が除去された後、減圧下大気圧よりも低い圧力の非酸化性雰囲気中、より好ましくは、酸化シリコンを還元する雰囲気中において、図10及び図11に示されたトレンチが形成された半導体基板10に対して、高温アニール処理が施される。より具体的な条件例としては、例えば、10Torr1.33×103Pa、水素100雰囲気中において、1100°Cの熱が、半導体基板ここでは、シリコン基板10に与えられる。尚、ここでは、アニールの温度が1100°Cに設定されているが、それよりも高い温度が用いられてもよい。高温アニール処理に対して、表面エネルギーを小さくするように、基板10の構成原子であるシリコン原子のマイグレーションが、生じる。それゆえ、トレンチが形成された領域フォトダイオード形成領域50において、隣接するトレンチ間のシリコン原子がトレンチの底部側からトレンチ70Xの開口部側に移動する。その結果として、図12に示されるように、トレンチ70Xの開口部の寸法が狭くなり、トレンチ70Xの底部の寸法が大きくなる。そして、所定の期間の高温アニール処理により、シリコン原子のマイグレーションがさらに進行すると、トレンチ70Xの開口部が、トレンチの底部側からトレンチの開口部側基板表面側にマイグレートしたシリコン原子よって塞がり、シリコン基板10内に、空洞が形成される。そして、トレンチの底部側において、空洞同士がつながって、一体化する。それゆえ、図13に示されるように、フォトダイオード形成領域50内において、ESS形成技術によって、半導体基板10の内部に、平板状の空洞59が形成される。空洞59上には、マイグレートしたシリコン原子が再結晶化した層再結晶化層19が、形成される。信号検出部形成領域30内には、ESS形成技術のためのトレンチが形成されないため、信号検出部形成領域30内に、空洞は形成されない。このように、半導体基板10内の所定の領域50内において、所定の形状の空洞59が、選択的に形成される。空洞59の形状は、フォトダイオード形成領域50内に形成されるトレンチの寸法直径及び深さや隣接するトレンチ間の間隔によって、球状やパイプ状にすることもできる。尚、ESS形成技術により空洞59が形成された場合、空洞59の上方の再結晶化層19の上面が、空洞59が形成されない領域例えば、信号検出部形成領域における半導体基板10の上面より基板の深さ方向に窪み、セル形成領域内に段差が生じる場合がある。また、アライメントマークのためのトレンチにおいて、そのトレンチの開口寸法は、ESS形成技術のためのトレンチの開口寸法より大きいので、アライメントマークのためのトレンチの開口部は塞がらず、トレンチが残存する。図14は、本実施形態のイメージセンサの製造方法の一工程を示す断面図である。図14に示されるように、隣接する画素100及びセル20間に素子分離用のトレンチが形成される。そのトレンチ内に、絶縁膜90が埋め込まれる。これによって、素子分離領域において、STI構造の素子分離絶縁膜90が形成される。尚、素子分離絶縁膜90の下方に、シリコン基板10の導電型と異なる導電型の不純物層が、イオン注入法によって形成されてもよい。例えば、素子分離領域内のトレンチは、ESS形成技術のためのトレンチと同時に形成されてもよい。また、素子分離絶縁膜90のかわりに、素子分離のための不純物層が素子分離領域内に形成されてもよい。次に、フォトダイオード形成領域50の上面が露出するように、レジストマスク65が、半導体基板10上に形成される。信号検出部形成領域30の上面は、レジストマスク65によって、覆われている。フォトダイオード形成領域50内において、空洞59上方の再結晶化層19内に、n型の不純物層55が、イオン注入によって形成される。これによって、空洞59を有する半導体基板10のフォトダイオード形成領域50内に、フォトダイオード5が形成される。フォトダイオード5は、上述のESS形成技術によって形成された空洞59上方に形成されている。n型及びp型の複数の不純物層が、フォトダイオードの構成要素として、再結晶化層19内に形成されてもよい。レジストマスク65が除去された後、別途のマスクが形成され、表面シールド層例えば、p型不純物層が、イオン注入法によって、不純物層55の表層部に形成される。図8に示されるように、表面シールド層57が形成された後、例えば、熱酸化法により、半導体基板10の表面に、酸化膜が形成される。その酸化膜上に、導電体たとえば、ポリシリコン又はシリサイドが形成される。フォトリソグラフィ技術及びRIEReactiveIonEtching法によって、導電体が加工される。これによって、図8に示されるように、トランスファゲート132のゲート電極41が、半導体基板10上の酸化膜ゲート絶縁膜42上に形成される。半導体基板10上に、所定のパターンのレジストマスクが形成され、フローティングディフュージョンFDが形成される。この後、層間絶縁膜及び所定のレイアウトの配線が、多層配線技術によって、半導体基板10の表面上に、順次積層される。これによって、図2に示されるように、配線70及び層間絶縁膜75が形成される。そして、層間絶縁膜75上に、カラーフィルタCF及びマイクロレンズアレイMLが、保護層及び接着層を介して、順次取り付けられる。また、配線70に接続されるパッド図示せずが、周辺領域8の上方及び下方において、層間絶縁膜75上又は半導体基板10の裏面上にそれぞれ形成される。以上の製造工程によって、本実施形態のイメージセンサが作製される。図7乃至図14に示されるように、ESS形成技術により、半導体基板10内に空洞59が形成される。そして、空洞59上の半導体層55再結晶化層19内に、フォトダイオード5が形成される。これによって、フォトダイオード5とその下方に設けられた空洞59を含む画素100が形成される。本実施形態の製造方法によって形成されたイメージセンサにおいて、フォトダイオード5の下方に空洞59が形成されることによって、入射光が半導体層55,19と空洞真空又は空気59との界面で反射する。それゆえ、入射光が、フォトダイオード5を貫通して、半導体基板10の深部に達するのを低減できる。この結果として、半導体基板10の深部に到達した光によって生じる電荷が他の画素に侵入するのを、抑制できる。したがって、本実施形態の製造方法によって形成されたイメージセンサは、解像度の低下や混色の発生を低減できる。以上のように、本実施形態の固体撮像装置の製造方法によれば、画質の劣化を抑制する固体撮像装置を提供できる。2第2の実施形態図15乃至図19を参照して、第2の実施形態の固体撮像装置及びその製造方法について説明する。尚、第2の実施形態において、第1の実施形態と共通する部材及び製造工程に関する説明は、必要に応じて行う。図15に示されるように、ESS形成技術によって形成された空洞59の形状にそって、半導体基板10内に、絶縁膜58が設けられてもよい。絶縁膜58は、例えば、シリコン酸化膜である。シリコン酸化膜の屈折率は、例えば、1.46程度である。この絶縁膜58によって、半導体基板10中に金属不純物が、ゲッタリングされる。金属不純物をゲッタリングする絶縁膜58のことを、ゲッタリング絶縁膜ともよぶ。例えば、空洞59側の素子分離層90の底面端部は、空洞59に接触する。本実施形態において、空洞59に沿う絶縁膜58は、以下の図16乃至図19に示されるように形成される。図16乃至図19は、本実施形態のイメージセンサの製造方法の一工程を示す断面図である。図16に示されるように、図9乃至図13を用いて説明した工程と実質的に同様の工程によって、空洞59が、ESS形成技術を用いて、半導体基板10内の所定の領域50内に形成される。その空洞59が形成された後、図17に示されるように、素子分離層を形成するためのトレンチ95が、空洞ESS層59の上面の端部に接続されるように、半導体基板10内に形成される。これによって、空洞59の端部に、開口スリットが形成される。トレンチが形成された後、半導体基板10に対して、熱酸化処理が施される。この熱酸化処理は、例えば、酸素とHClとの混合ガス雰囲気中で、半導体基板例えば、シリコン基板10が900°Cに加熱されることによって、実行される。空洞59に形成された開口を介して、空洞59内に、ガスが注入される。すると、図18に示されるように、半導体基板10表面に酸化膜58Aが形成されるとともに、トレンチ95の側壁上、空洞59の内壁上に、空洞59の形状に沿って、絶縁膜酸化膜58が半導体基板10内に形成される。空洞59の開口の近傍において、形成された絶縁膜58が接触する場合もある。そして、図19に示されるように、トレンチ95内に、素子分離層を形成するための絶縁体90が、埋め込まれる。尚、トレンチ95の側壁上の絶縁膜は、除去されてもよい。半導体基板10表面上の酸化膜58Aは、除去してもよいし、トランジスタのゲート絶縁膜として用いてもよい。この後、図7及び図14を用いて説明した工程と同様の工程によって、空洞59上方に、フォトダイオード5が形成され、トランスファゲート132及びフローティングディフュージョンFDが、順次形成される。その後、半導体基板10上に、層間絶縁膜75及び配線70が形成され、カラーフィルタCF及びマイクロレンズアレイMLが層間絶縁膜75上面に、貼り付けられる。これによって、本実施形態のイメージセンサが完成する。本実施形態のイメージセンサ及びその製造方法において、ESS形成技術によって形成された空洞59に沿って、絶縁膜58が半導体基板10内に形成される。この絶縁膜58によって、半導体基板10が含む金属不純物が、ゲッタリングされる。本実施形態のように、絶縁膜58が空洞59の内面に沿って設けられた場合においても、第1の実施形態と同様に、半導体層55,19と空洞59との界面による入射光の反射により、半導体基板10の深部に達する光を低減できる。それゆえ、第2の実施形態のイメージセンサは、第1の実施形態と同様に、解像度の劣化及び混色の発生を抑制できる。上述のように、ESS形成技術は、高温例えば、1100°C以上の加熱処理を含み、かつ、フォトダイオード5が形成される半導体層55,19は、シリコン原子のマイグレーションによって形成された再結晶化層である。本実施形態のように、空洞59の側面に沿って、ゲッタリングのための絶縁膜58が設けられることによって、再結晶化層19内の金属不純物を低減できる。その結果として、再結晶化層19内に形成されるフォトダイオード5の特性を、向上できる。以上のように、本実施形態の固体撮像装置及びその製造方法によれば、画質の劣化を抑制した固体撮像装置を提供できる。3変形例図20を用いて、本実施形態の固体撮像装置の変形例について説明する。尚、第1及び第2の実施形態の構成要素と共通の部材に関して、重複する説明は、必要に応じて行う。図20に示されるように、ESS形成技術によって半導体基板10内に形成される空洞59Xは、2つのフォトダイオード5A,5Bの下方で、連続してもよい。フォトダイオード5A,5Bは、それぞれ異なる画素に対応する。空洞59Xは、素子分離領域90の下方を経由して、2つのフォトダイオード形成領域50A,50Bにまたがっている。ただし、この場合においても、空洞59Xは、フローティングディフュージョンFDの下方に延在しないことが好ましい。2つのフォトダイオード5A,5Bの方で連続する空洞59Xの内面に沿って、絶縁膜58Xが設けられてもよい。本変形例のイメージセンサも、フォトダイオード5A,5Bの下方に空洞59Xが設けられていることによって、第1及び第2の実施形態のイメージセンサと同様に、解像度の低下や混色の発生を抑制できる。したがって、本実施形態の変形例の固体撮像装置によれば、画質の劣化を抑制できる。本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。"