"それぞれ所定周期でオン/オフされる昇圧トランジスタを有し、互いに並列に接続された複数の昇圧回路と、システム停止時、前記昇圧トランジスタをオフするタイミングを前記複数の昇圧回路間でずらす制御手段と、を備えることを特徴とするマルチフェーズ型DC-DCコンバータ。ところで、上記した特許文献1記載のマルチフェーズ型DC-DCコンバータでは、出力電圧の過電圧の発生が検出されると、互いに並列に接続されたすべての昇圧回路の昇圧トランジスタが同時にオフされる。しかし、このようにすべての昇圧回路の昇圧トランジスタが同時にオフされると、各昇圧回路のインダクタに蓄えられた電力が同時かつ一気に出力側の負荷に放出されるので、その昇圧トランジスタのオフ前後で出力電圧が急激に上昇する。このため、かかる過電圧発生時における昇圧トランジスタのオフ制御では、負荷に定格電圧以上の電圧が印加される事態が生じ得、負荷が破壊される可能性が高くなってしまう。本発明は、上述の点に鑑みてなされたものであり、過電圧発生時に安全に昇圧を停止することが可能なマルチフェーズ型DC-DCコンバータを提供することを目的とする。上記の目的は、それぞれ所定周期でオン/オフされる昇圧トランジスタを有し、互いに並列に接続された複数の昇圧回路と、システム停止時、前記昇圧トランジスタをオフするタイミングを前記複数の昇圧回路間でずらす制御手段と、を備えるマルチフェーズ型DC-DCコンバータにより達成される。本発明によれば、過電圧発生時に安全に昇圧を停止することができる。以下、図面を用いて、本発明に係るマルチフェーズ型DC-DCコンバータの具体的な実施の形態について説明する。図1は、本発明の第1実施例であるマルチフェーズ型DC-DCコンバータ10の構成図を示す。本実施例のマルチフェーズ型DC-DCコンバータ以下、単にDC-DCコンバータと称す10は、例えば、車両に搭載されており、車載バッテリの電圧を昇圧して車載電気負荷に電力供給を行うシステムであり、更には例えば、アイドリングストップシステム搭載車両においてエンジン再始動時にバックアップ電源確保等のために昇圧を行うシステムである。本実施例において、DC-DCコンバータ10は、バッテリ12と電気負荷14との間に介在されている。バッテリ12は、蓄えている電力を所定電圧例えば12ボルトVbattで外部出力することが可能である。また、電気負荷14は、バッテリ12の電圧Vbattよりも高い電圧で作動することが可能な電気負荷であって、例えば、車両に搭載されるブレーキユニットなどである。尚、電気負荷14は、複数設けられていてもよい。DC-DCコンバータ10は、複数の昇圧回路16を備えている。これら複数の昇圧回路16は、バッテリ12と電気負荷14とを繋ぐ配線18上で互いに並列に接続されている。尚、本実施例では、4つの昇圧回路16が設けられるものとし、それぞれ昇圧回路16a,16b,16c,16dとする。また、昇圧回路16a,16b,16c,16dを総称する場合は昇圧回路16とする。各昇圧回路16はそれぞれ、インダクタ20と、MOS-FET22と、ダイオード24と、コンデンサ26と、を有している。インダクタ20の一端は、DC-DCコンバータ10すなわち昇圧回路16の入力端として、バッテリ12に接続されている。インダクタ20の一端には、バッテリ12の電圧Vbattが入力電圧Vinとして入力される。また、MOS-FET22は、インダクタ20の他端と接地端との間に設けられており、具体的には、そのドレイン端がインダクタ20の他端に、かつ、そのソース端が接地端に、それぞれ接続されている。インダクタ20の他端及びMOS-FET22のドレイン端には、ダイオード24のアノード端が接続されている。コンデンサ26は、ダイオード24のカソード端と接地端との間に設けられている。また、ダイオード24のカソード端及びコンデンサ26の一端は、DC-DCコンバータ10すなわち昇圧回路16の出力端として、電気負荷14に接続されている。DC-DCコンバータ10は、電圧監視回路30を備えている。電圧監視回路30は、昇圧回路16の出力端に生ずる電圧出力電圧Voutを監視する回路である。電圧監視回路30は、かかる出力電圧Voutを基準電圧Vrefと比較する通常監視機能と、かかる出力電圧Voutを過電圧閾値電圧Vthと比較する過電圧監視機能と、を有している。尚、基準電圧Vrefは、DC-DCコンバータ10がバッテリ12の電圧Vbattを昇圧する際に目標とする電圧であって、予め定められている。また、過電圧閾値電圧Vthは、DC-DCコンバータ10により昇圧される出力電圧Voutとしてこれ以上の昇圧を希望しない電圧であって、少なくとも上記の基準電圧Vrefよりも高くかつ電気負荷14の定格電圧よりも低い値に設定されている。電圧監視回路30は、通常監視機能として、昇圧回路16の出力端に生じずる出力電圧Voutが基準電圧Vrefよりも低いときには駆動信号として昇圧回路16での昇圧スイッチング動作を指示する信号オン信号を出力し、一方、その出力電圧Voutが基準電圧Vrefよりも高いときには駆動信号として昇圧回路16での昇圧スイッチング動作の停止を指示する信号オフ信号を出力する。電圧監視回路30は、また、過電圧監視機能として、上記の出力電圧Voutが過電圧閾値電圧Vthよりも低いときには過電圧信号として出力電圧Voutに過電圧が生じていないことを示す信号正常信号を出力し、一方、その出力電圧Voutが過電圧閾値電圧Vthよりも高いときには過電圧信号として出力電圧Voutに過電圧が生じていることを示す信号異常信号を出力する。また、DC-DCコンバータ10は、昇圧制御回路32を備えている。昇圧制御回路32は、各昇圧回路16それぞれの昇圧スイッチング動作を制御する回路である。昇圧制御回路32には、上記の電圧監視回路30が接続されており、その電圧監視回路30の出力する駆動信号及び過電圧信号が入力される。昇圧制御回路32には、また、上記の各昇圧回路16それぞれのMOS-FET22のゲート端が接続されている。昇圧制御回路32は、電圧監視回路30から供給される駆動信号に基づいて、各昇圧回路16それぞれのMOS-FET22のゲート端に入力させるゲート信号を生成する。具体的には、電圧監視回路30からの駆動信号がオン信号であるときは、MOS-FET22をオン/オフが所定周期で繰り返されるようにパルス状のゲート信号を生成することで、MOS-FET22に昇圧スイッチング動作を実施させる。コンデンサ26に蓄えられている電力がゼロ或いは少ない場合は、DC-DCコンバータ10の出力電圧Voutが基準電圧Vrefよりも低い。この場合は、電圧監視回路30からの駆動信号がオン信号となるので、MOS-FET22が所定周期でオン/オフを繰り返す。MOS-FET22がオフであると、バッテリ12から流れた電流がインダクタ20及びダイオード24を介してコンデンサ26に流入するので、コンデンサ26が充電され、出力電圧Voutが上昇する。一方、MOS-FET22がオンであると、インダクタ20の両端に電位差が発生するので、バッテリ12から流れた電流がインダクタ20に流れることによりインダクタ20に電力が蓄えられる。この際、インダクタ20側からダイオード24を介してコンデンサ26側へ電流が流れないので、コンデンサ26の充電は停止される。その後再び、MOS-FET22がオフすると、インダクタ20の他端の電圧が高電位となるので、出力電圧Voutがコンデンサ26の充電電位にそのインダクタ20の電位を加算したものへ更に上昇する。一方、昇圧制御回路32は、電圧監視回路30からの駆動信号がオフ信号であるときは、MOS-FET22をオフするようにゲート信号を生成することで、MOS-FET22の昇圧スイッチング動作を停止させる。コンデンサ26に蓄える電力が多くなると、DC-DCコンバータ10の出力電圧Voutが基準電圧Vrefよりも高くなる。この場合は、電圧監視回路30からの駆動信号がオフ信号となるので、MOS-FET22がオフされる。このMOS-FET22のオフは、出力電圧Voutが基準電圧Vrefよりも高い限り継続される。MOS-FET22のオフが継続されると、コンデンサ26に蓄えている電力が電気負荷14へ供給されるので、出力電圧Voutが徐々に低下する。この点、DC-DCコンバータ10の出力端に現れる出力電圧Voutが基準電圧Vrefよりも低い場合は、MOS-FET22の昇圧スイッチング動作が繰り返し行われることで、そのDC-DCコンバータ10の出力電圧Voutが所望の電圧基準電圧Vrefにまで昇圧される。一方、DC-DCコンバータ10の出力端に現れる出力電圧Voutが基準電圧Vrefよりも高い場合は、MOS-FET22の昇圧スイッチング動作が停止されてMOS-FET22のオフが継続されることで、そのDC-DCコンバータ10の出力電圧Voutが所望の電圧基準電圧Vrefにまで低下される。従って、本実施例のDC-DCコンバータ10によれば、入力電圧Vinとしてのバッテリ12の電圧Vbattを所望の電圧近傍にまで昇圧し、その昇圧した電圧を出力電圧Voutとして安定して電気負荷14側へ出力することができる。そして、コンデンサ26やインダクタ20に蓄えられた電力を昇圧後の出力電圧Voutで電気負荷14へ供給することができるので、電気負荷14を適切に作動させることができる。尚、昇圧制御回路32は、各昇圧回路16での昇圧スイッチング動作を、複数の昇圧回路16間でタイミング位相をずらして行う。DC-DCコンバータ10は、互いに並列に接続された複数の昇圧回路16の出力すなわち、位相のずれた出力を合成して出力電圧Voutとして電気負荷14側へ供給する。かかるマルチフェーズ処理によれば、DC-DCコンバータ10の出力を更に安定させることができる。また、昇圧制御回路32は、電圧監視回路30から供給される過電圧信号に基づいて、各昇圧回路16それぞれのMOS-FET22のゲート端に入力させるゲート信号を生成する。具体的には、電圧監視回路30からの過電圧信号が異常信号であるときは、MOS-FET22をオフするようにゲート信号を生成することで、電気負荷14やMOS-FET22を保護する動作を実施させる。一方、電圧監視回路30からの過電圧信号が正常信号であるときは、上記の保護動作を実施させることなく、通常どおり上記の昇圧スイッチング動作などを実施させる。MOS-FET22がオフされると、その昇圧スイッチング動作が停止されるので、以後、出力電圧Voutが過電圧閾値電圧Vthを超えて大きく上昇することはない。このため、本実施例のDC-DCコンバータ10によれば、過電圧発生時に電気負荷14やMOS-FET22を過電圧から保護することができる。ところで、出力電圧Voutに過電圧が発生した際にすべての昇圧回路16のMOS-FET22が同時にオフされると、それらの各昇圧回路16のインダクタ20に蓄えられた電力が同時かつ一気に電気負荷14側に放出されるので、その出力電圧Voutが更に急激に上昇するおそれがある。図2は、本実施例のDC-DCコンバータ10において過電圧発生時に実現される一例のタイムチャートを示す。これに対して、本実施例の昇圧制御回路32は、電圧監視回路30からの過電圧信号が異常信号であるとき、配線18上で互いに並列に接続されている4つの昇圧回路16間で、MOS-FET22をオフするタイミング位相をずらす処理を実行する。例えば図2に示す如く、電圧監視回路30からの過電圧信号が正常信号から異常信号へ切り替わった後、昇圧制御回路32は、まず、昇圧回路16aの昇圧スイッチング動作を停止させる昇圧停止信号aをオンすることでそのMOS-FET22をオフさせるゲート信号を出力し、その所定時間T後、昇圧回路16bの昇圧スイッチング動作を停止させる昇圧停止信号bをオンすることでそのMOS-FET22をオフさせるゲート信号を出力し、その所定時間T後、昇圧回路16cの昇圧スイッチング動作を停止させる昇圧停止信号cをオンすることでそのMOS-FET22をオフさせるゲート信号を出力し、その所定時間後、昇圧回路16dの昇圧スイッチング動作を停止させる昇圧停止信号dをオンすることでそのMOS-FET22をオフさせるゲート信号を出力する。尚、上記した4つの昇圧回路16間でMOS-FET22をオフするタイミングの時間間隔Tは、少なくとも、MOS-FET22がオンからオフへ切り替わってからそのオフに起因した昇圧スイッチング動作の停止後に出力電圧Voutが低下し始めるまでの時間に設定されていればよく、予め定められたものであればよい。このように過電圧発生時に各昇圧回路16のMOS-FET22が互いにタイミングをずらしてオフされれば、各昇圧回路16のインダクタ20に蓄えられている電力が、対応のMOS-FET22がオフされた際に電気負荷14側に放出されること、すなわち、タイミング的に分散して電気負荷14に供給されることとなるので、すべての昇圧回路16のインダクタ20に蓄えられている電力が同時かつ一気に電気負荷14側に供給されることは回避される。このため、かかる過電圧発生時の処理によれば、過電圧保護のためのMOS-FET22のオフに伴う出力電圧Voutの上昇を抑制することができる。従って、本実施例のDC-DCコンバータ10によれば、出力電圧Voutの過電圧発生に伴って各昇圧回路16での昇圧スイッチング動作が停止される際のその出力電圧Voutの更なる上昇を抑制することができるので、電気負荷14やMOS-FET22に定格電圧以上の電圧が印加されるのを抑止することができ、電気負荷14やMOS-FET22の破壊を防止することができる。これにより、出力電圧Voutの過電圧発生に伴う昇圧スイッチング動作の停止を安全かつ適切に行うことができる。尚、図2に示す如く、電圧監視回路30からの過電圧信号が異常信号から正常信号へ切り替わった場合は、昇圧制御回路32は、すべての昇圧回路16の昇圧スイッチング動作を停止させる昇圧停止信号を同時にオフすることで、MOS-FET22へ出力するゲート信号を通常どおりのものに戻すこととすればよい。この処理によれば、Voutが過電圧閾値電圧Vthを下回ることで過電圧が解消された場合に、各昇圧回路16での昇圧スイッチング動作を速やかに再開することができる。ところで、上記の第1実施例においては、MOS-FET22が特許請求の範囲に記載した昇圧トランジスタに相当していると共に、昇圧制御回路32が過電圧発生時にMOS-FET22をオフするタイミングを、互いに並列に接続される4つの昇圧回路16間でずらすことにより特許請求の範囲に記載した制御手段が実現されている。図3は、本発明の第2実施例であるマルチフェーズ型DC-DCコンバータ100の構成図を示す。尚、図3において、上記図2に示す構成と同一の構成部分については、同一の符号を付してその説明を省略又は簡略する。また、図4は、本実施例のDC-DCコンバータ100において過電圧発生時に実現される一例のタイムチャートを示す。本実施例において、マルチフェーズ型DC-DCコンバータ以下、単にDC-DCコンバータと称す100は、複数本実施例では4つの昇圧回路16と、電圧監視回路30と、昇圧制御回路32と、を備えている。各昇圧回路16はそれぞれ、インダクタ20と、MOS-FET22と、ダイオード24と、コンデンサ26と、を有している。また、昇圧制御回路32は、各昇圧回路16それぞれの昇圧スイッチング動作を制御する。この昇圧制御回路32による制御は、上記した第1実施例と同様の制御である。また、本実施例において、DC-DCコンバータ100には、電気負荷14が接続されていると共に、その電気負荷14以外に電気負荷102が接続されている。電気負荷102は、電気負荷14と同様にバッテリ12の電圧Vbattよりも高い電圧で作動することが可能であって、電気負荷14とは異なる電気負荷である。尚、電気負荷102は、バッテリ12の電圧Vbattよりも高い電圧で作動することが可能なすべての電気負荷14のうちの一つであって、過電圧発生時点で作動していないものであってもよい。また、電気負荷102は、通常は用いられない過電圧発生時にのみ作動されるものであってもよい。また、電気負荷102は、一つに限らず、2つ以上設けられていてもよい。DC-DCコンバータ100は、また、オン/オフ切替スイッチ104を備えている。オン/オフ切替スイッチ104は、DC-DCコンバータ100の出力と電気負荷102とを繋ぐ配線106上に設けられており、その導通/遮断を切り替えるスイッチであって、例えば半導体により構成されている。オン/オフ切替スイッチ104には、上記した電圧監視回路30が接続されている。電圧監視回路30は、過電圧監視機能において生成する過電圧信号を、昇圧制御回路32に供給すると共に、オン/オフ切替スイッチ104に供給する。オン/オフ切替スイッチ104は、電圧監視回路30から供給される過電圧信号に基づいてDC-DCコンバータ100と電気負荷102との導通/遮断を切り替える。具体的には、図4に示す如く、電圧監視回路30からの過電圧信号が正常信号であるときは、DC-DCコンバータ100と電気負荷102とを遮断し、一方、電圧監視回路30からの過電圧信号が異常信号であるときは、DC-DCコンバータ100と電気負荷102とを導通する。かかる構成においては、過電圧発生時に、各昇圧回路16のMOS-FET22を互いにタイミングをずらしてオフすると共に、DC-DCコンバータ100の出力に接続する電気負荷の数を電気負荷14だけでなく電気負荷102を加えて増やすことができる。上述の如く、過電圧発生時に各昇圧回路16のMOS-FET22が互いにタイミングをずらしてオフされれば、各昇圧回路16のインダクタ20に蓄えられている電力が、対応のMOS-FET22がオフされた際に電気負荷14側に放出されるので、すべての昇圧回路16のインダクタ20に蓄えられている電力が同時かつ一気に電気負荷14側に供給されることは回避される。また、過電圧発生時にDC-DCコンバータ100の出力に接続して作動する電気負荷の数が増えれば、DC-DCコンバータ100の出力から電気負荷に流れる負荷電流が増加するので、同じ量の電力が昇圧回路16側から電気負荷側に供給される際にも、そのDC-DCコンバータ100の出力電圧Voutは低く抑えられる。従って、本実施例のDC-DCコンバータ100によれば、出力電圧Voutの過電圧発生時に、各昇圧回路16のMOS-FET22のオフをタイミングをずらして行うことにより、更に、電気負荷に流れる負荷電流を増やすことにより、過電圧発生に伴って各昇圧回路16での昇圧スイッチング動作が停止される際のその出力電圧Voutの更なる上昇を抑制することができる。このため、本実施例によれば、上記第1実施例と比べても、更に顕著な効果を得ることができる。尚、図4に示す如く、電圧監視回路30からの過電圧信号が異常信号から正常信号へ切り替わった場合は、オン/オフ切替スイッチ104は、DC-DCコンバータ100と電気負荷102とを遮断することで、DC-DCコンバータ100の出力に接続する電気負荷から電気負荷102を除外し、電気負荷14のみとすればよい。この処理によれば、Voutが過電圧閾値電圧Vthを下回ることで過電圧が解消された場合に、各昇圧回路16での昇圧スイッチング動作により生成された昇圧電圧を電気負荷14にのみ供給することが可能となる。また、本実施例の如く、出力電圧Voutの過電圧発生時に、各昇圧回路16のMOS-FET22のオフを互いにタイミングをずらして行いつつ、電気負荷に流れる負荷電流を増やす構成によれば、各昇圧回路16のMOS-FET22のオフをすべて同時に行ったうえで、電気負荷に流れる負荷電流を増やす構成対比構成に比べても、過電圧保護のためのMOS-FET22のオフに伴う出力電圧Voutの上昇を同じように抑制するのに、追加する電気負荷102の数や電気負荷に向けて増やすべき負荷電流の量を減らすことができる。このため、本実施例のDC-DCコンバータ100によれば、かかる対比構成に比べて簡易な構成で、出力電圧Voutの過電圧発生に伴って各昇圧回路16での昇圧スイッチング動作が停止される際のその出力電圧Voutの更なる上昇を抑制することができる。ところで、上記の第2実施例においては、それぞれ所定周期でオン/オフされる昇圧トランジスタを有し、互いに並列に接続された複数の昇圧回路と、システム停止時、前記複数の昇圧回路の前記昇圧トランジスタをすべてオフすると共に、出力に接続する電気負荷に流れる負荷電流を増加させる制御手段と、を備えることを特徴とするマルチフェーズ型DC-DCコンバータの発明を導き出すことができると共に、それぞれ所定周期でオン/オフされる昇圧トランジスタを有し、互いに並列に接続された複数の昇圧回路と、システム停止時、前記複数の昇圧回路の前記昇圧トランジスタをすべてオフするタイミングを前記複数の昇圧回路間でずらすと共に、出力に接続する電気負荷に流れる負荷電流を増加させる制御手段と、を備えることを特徴とするマルチフェーズ型DC-DCコンバータの発明を導き出すことができる。また、上記の第2実施例においては、DC-DCコンバータ100の出力電圧Voutの過電圧発生時、DC-DCコンバータ100の出力から電気負荷に流れる負荷電流を増加させるのに、DC-DCコンバータ100の出力に接続する電気負荷の数を増やすこととしているが、DC-DCコンバータ100の出力に元々接続する電気負荷14での負荷電気量を増やすこととしてもよい。また、上記の第2実施例においては、DC-DCコンバータ100の出力電圧Voutの過電圧発生時に、各昇圧回路16のMOS-FET22のオフを互いにタイミングをずらして行い、かつ、電気負荷に流れる負荷電流を増やすこととしているが、その過電圧発生時に、各昇圧回路16のMOS-FET22のオフをすべて同時に行いつつ、電気負荷に流れる負荷電流を増やすこととしてもよい。かかる変形例においても、出力電圧Voutの過電圧発生に伴って各昇圧回路16での昇圧スイッチング動作が停止される際のその出力電圧Voutの更なる上昇を抑制することができる。尚、上記の第1及び第2実施例においては、DC-DCコンバータ10,100が、互いに並列に接続された4つの昇圧回路16を備えるものとしたが、本発明はこれに限定されるものではなく、2つや3つ或いは5つ以上の昇圧回路16を備えるものとしてもよい。また、上記の第1及び第2実施例においては、各昇圧回路16が備える所定周期でオン/オフされる昇圧トランジスタとして、MOS-FET22を用いることとしたが、本発明はこれに限定されるものではなく、他のトランジスタを用いることとしてもよい。また、上記の第1及び第2実施例においては、DC-DCコンバータ10,100の出力電圧Voutの過電圧発生時に、各昇圧回路16のMOS-FET22のオフを互いにタイミングをずらして行い、或いは、電気負荷に流れる負荷電流を増やすこととしているが、過電圧発生時に限らず、DC-DCコンバータ10,100の起動停止を行う際に、各昇圧回路16のMOS-FET22のオフを互いにタイミングをずらして行い、或いは、電気負荷に流れる負荷電流を増やすこととしてもよい。"