データ制御装置から転送されたデータを処理する情報処理装置であって、前記データ制御装置へデータを転送するように要求する要求手段と、前記転送された前記データを処理して逐次出力する出力手段と、前記転送が完了してから次に転送が開始されるまでの第1の時間を、前記要求手段により要求されたデータの転送量と、前記出力手段により出力される出力レートとに基づいて算出する算出手段と、前記第1の時間と、前記データ制御装置と接続するチップ間バスを省電力状態へ遷移させるのに要する時間と前記省電力状態から復帰させるのに要する時間との合計である第2の時間と、を比較する比較手段と、前記比較手段により前記第1の時間が前記第2の時間よりも長いと判断されると、前記チップ間バスを前記省電力状態へ遷移させる変更手段とを備えることを特徴とする情報処理装置。前記データ制御装置から転送された前記データを受信して蓄積する蓄積手段をさらに備え、前記要求手段は、前記出力手段により前記データが出力されていき、前記蓄積手段のバッファ残量が閾値以下になった場合に、前記データ制御装置へデータを転送するように要求することを特徴とする請求項1に記載の情報処理装置。前記チップ間バスにPCI-Expressを使用することを特徴とする請求項1または2に記載の情報処理装置。前記省電力状態はL1状態であることを特徴とする請求項3に記載の情報処理装置。データ制御装置から転送されたデータを処理する情報処理装置の制御方法であって、前記データ制御装置へデータを転送するように要求する要求工程と、前記転送された前記データを処理して逐次出力する出力工程と、前記転送が完了してから次に転送が開始されるまでの第1の時間を、前記要求工程により要求されるデータの転送量と、前記出力工程により出力される出力レートとに基づいて算出する算出工程と、前記第1の時間と、前記データ制御装置と接続するチップ間バスを省電力状態へ遷移させるのに要する時間および前記省電力状態から復帰させるのに要する時間の合計である第2の時間と、を比較する比較工程と、前記比較工程により前記第1の時間が前記第2の時間よりも長いと判断されると、前記チップ間バスを前記省電力状態へ遷移させる変更工程と、を備えることを特徴とする情報処理装置の制御方法。コンピュータに請求項5に記載の情報処理装置の制御方法の各工程を実行させるためのプログラム。しかしながら、特許文献1に記載の方法は、PCI-Express規格で規定されている省電力状態の中で、省電力効果が比較的低いL0s状態を利用するものであるため省電力効果の大幅な向上は見込めない。また、PCI-Express規格で規定されている省電力遷移は、データ転送が行われていない論理的アイドル状態である時間に依存して遷移が行われるため、必要なデータ転送完了から省電力状態への移行に際して無駄な時間が生じるという課題がある。上記の課題に鑑み、本発明は、データ転送を行わない期間に、より省電力効果の高い状態に効率的に遷移させることを目的とする。上記の目的を達成する本発明に係る情報処理装置は、データ制御装置から転送されたデータを処理する情報処理装置であって、前記データ制御装置へデータを転送するように要求する要求手段と、前記転送された前記データを処理して逐次出力する出力手段と、前記転送が完了してから次に転送が開始されるまでの第1の時間を、前記要求手段により要求されたデータの転送量と、前記出力手段により出力される出力レートとに基づいて算出する算出手段と、前記第1の時間と、前記データ制御装置と接続するチップ間バスを省電力状態へ遷移させるのに要する時間と前記省電力状態から復帰させるのに要する時間との合計である第2の時間と、を比較する比較手段と、前記比較手段により前記第1の時間が前記第2の時間よりも長いと判断されると、前記チップ間バスを前記省電力状態へ遷移させる変更手段とを備えることを特徴とする。本発明によれば、データ転送を行わない期間に、より省電力効果の高い状態に効率的に遷移させることができる。第1実施形態最初に、PCI-Expressの省電力管理機構の概要を説明する。図7に示すように、PCI-Expressでは消費電力を低く抑えるために、L0/L0s/L1/L2というリンクステートリンク状態が定義されている。L0は通常モードで、L0sからL2へと移るにつれて低消費電力となる。L0s状態は、リンクがコモンモード電圧であり、クロックや主電源がオンの状態である。L1状態は、リンクがコモンモード電圧であり、クロックはオフの状態であり、主電源がオンの状態である。L2状態は、クロックや主電源がオフの状態であり、補助電源がある場合は供給が行われる状態である。図8は、L0s/L1/L2の各状態について示している。図8aでは、msオーダでL2状態の省電力モードに入りその期間をL2で示す、ソフトウェア制御により電源管理を行う。図8bでは、μsオーダでL1状態の省電力モードに入りその期間をL1で示す、図8cでは、nsオーダでL0s状態の省電力モードに入るその期間をL0sで示す。L0s状態およびL1状態では、それぞれハードウェア制御により電源管理を行う。L0状態からL0s/L1/L2の各省電力モードへ移行するために、また、各省電力モードからL0状態へ復帰するために、時間を要する。この時間が最も短いL0s状態においては、復帰にかかる時間が16ns~4μsである。これらの省電力状態へ遷移させる条件として、リンク上に通信が存在しない状態論理的アイドル状態がデバイス固有の期間継続した場合に省電力状態へ遷移させることがPCI-Express規格で規定されている。次に、L0状態からL1状態への遷移とその復帰についての概要を説明する。ハードウェア制御による省電力制御ActiveStatePowerManagement、以下ASPMと称するが行われるL1状態への遷移は、ダウンストリームコンポーネント受信側から開始される。ASPML1への遷移を開始しようとするダウンストリームコンポーネントは、L1遷移要求PMActiveStateRequestL1として定義されているDataLinkLayerPacketをアップストリームコンポーネント送信側に送信する。アップストリームコンポーネントがL1状態への遷移を受け入れる場合には、アップストリームコンポーネントは受領通知PMRequestAckとして定義されているDataLinkLayerPacketをダウンストリームコンポーネントに送信する。受領通知を受け取ったダウンストリームコンポーネントは、リンクを電気的アイドル状態に移行する。アップストリームコンポーネントは、ダウンストリームコンポーネントと接続されているリンクが電気的アイドル状態に移行したことを確認し、自身も電気的アイドル状態に移行する。これによりL0状態からL1状態への遷移が完了する。一方、L1状態からL0状態への遷移復帰はアップストリームコンポーネントとダウンストリームコンポーネントのどちらからも開始可能であることが規格で定義されている。L1状態でリンクを介して通信を行おうとするコンポーネントは、自身をL0状態に復帰させてから通信を開始することが規格で規定されている。また、L1状態からL0状態に復帰させる際の手続きについても仕様で定義されている。以下、特にチップ間接続に用いる高速インタフェースとしてPCI-Expressを用いた場合の実施形態について、図面を用いて詳細説明を行う。受信側がチップ間インタフェースを省電力状態に移行させるコマンドインタフェースを有しており、送信側から受信側へのデータ転送完了時に受信側を低消費電力状態に移行させるコマンドを実行する。さらに、データ転送を開始する時間間隔が一定、あるいは、一定でなくても次回のデータ転送開始時間が予測可能であり、次回のデータ転送開始までの時間が省電力状態への移行に要する時間よりも大きい場合に当該コマンドを発行するようにする。図1を参照して、本発明をプリンタに適用した場合の全体概略ブロック図を示す。データ制御装置101は、不図示のホストコンピュータから印刷データを受け取り保持する。データ制御装置101は、ホストインタフェース102と、CPU103と、メモリ制御部104と、割り込み受信回路106と、チップ間インタフェース107とを備える。ホストインタフェース102は、不図示のホストコンピュータと通信を行う。CPU103は、各構成要素を制御する。メモリ制御部104は、メモリデバイス105を制御する。メモリデバイス105は、メモリ制御部104により制御され、データを記憶する外付けのメモリデバイスである。割り込み受信回路106は、画像データ出力装置108からタイミング信号を受信する。チップ間インタフェース107は、データ制御装置101側のチップ間バス接続用インタフェースである。情報処理装置としての画像データ出力装置108は、印刷データに基づいて印刷を行い出力する。画像データ出力装置108は、チップ間インタフェース109と、画像データ出力インタフェース110と、画像データ出力制御部111と、DMA部112と、L1遷移要求回路113と、選択回路114とを備える。チップ間インタフェース109は、画像データ出力装置108側のチップ間バス接続用インタフェースである。画像データ出力インタフェース110は、不図示の印刷エンジンに画像データを出力する。また、画像データ出力インタフェース110は、図4で後述するように画像データ出力インタフェース110内部のバッファ残量があらかじめ設定されている閾値以下になった場合に、DMA転送要求をDMA部112に対して出力する。画像データ出力制御部111は、画像データ出力装置108内部の各構成要素および不図示の印刷エンジンを制御する。DMA部112は、データ制御装置101に接続されたメモリデバイス105から印刷に必要なデータを読み出し、画像データ出力インタフェース110にデータを提供する。L1遷移要求回路113は、DMA部112からの要求を受けて、チップ間インタフェース109をL1状態に遷移させる要求を行う。選択回路114は、画像データ出力インタフェース110に入力される画像データを選択するである。図4は、図2および図3のフローチャートで示される動作の前提となるタイミング関係を示すタイミングチャートである。図4は、画像データ出力インタフェース110に含まれるバッファに蓄積されているデータ残量と、受信側である画像データ出力装置108からのDMA転送要求と、DMA部112の転送要求コマンドと、受信データと、L1遷移要求信号とを示す。画像データ出力インタフェース110のバッファ残量は時刻t0以降徐々に低下していく。そして時刻t1において、受信側である画像データ出力装置108からのDMA転送要求が行われる。そしてDMA部112により転送要求コマンドが発行され、送信側であるデータ制御装置101からデータを受信する。データを受信すると、画像データ出力インタフェース110のバッファ残量が増加していく。そして時刻t1’において、L1遷移要求信号が発せられ、L0状態からL1状態へ遷移する。L1状態へ遷移している間、データは逐次出力され、バッファ残量が徐々に低下していく。以降同様の処理が繰り返されることになる。次に、図2および図3のフローチャートを参照して、データ制御装置101による処理の手順および画像データ出力装置108が印刷動作を行う際の処理の手順を説明する。本実施形態に係る情報処理装置画像データ出力装置108は、接続しているデータ制御装置からの転送が完了した時から次に転送が開始されるまでの第1の時間を、データの転送量と、出力レートとに基づいて算出する。そして、転送が完了した時に、第1の時間が、データ制御装置と接続するチップ間バスを省電力状態へ遷移させるのに要する時間と省電力状態から復帰させるのに要する時間との合計である第2の時間よりも長い場合に、十分な時間があるとしてチップ間バスを省電力状態へ遷移させる。以下、省電力状態へ変更する際の具体的な処理を説明する。図2のS201において、データ制御装置101は、画像データ出力装置108に対して、印刷される画像の各種情報用紙サイズ、カラー、DMA部112に必要な設定等を設定する。S202において、その後、データ制御装置101は、画像データ出力制御部111に、選択回路114の入力選択をデータ制御装置101からのデータ受信状態として設定させる。S203において、データ制御装置101は、その上でデータを送信し、画像データ出力インタフェース110内の不図示の出力データバッファを一杯の状態とする。S204において、データ制御装置101は、出力データバッファを一杯の状態にした後、画像データ出力制御部111に対して、選択回路114の入力選択をDMA部112からの入力に切り替える指示を行った後、印刷実行を指示する。S205において、印刷実行指示を受け取った画像データ出力制御部111は、不図示の印刷装置に対して起動指示を行い、画像データ出力インタフェース110は、印刷装置から入力されるタイミング信号に基づいて、画像データの出力を開始する。印刷動作が開始されると、画像データ出力インタフェース110内の画像データバッファのバッファ残量は、図4に示されるように徐々に減少する。画像データ出力インタフェース110は、バッファ残量があらかじめ設定されている閾値トリガレベル以下になったらDMA転送要求をDMA部112に対して出力する。DMA部112はDMA転送要求を受け取ると、あらかじめ設定されている量の画像データ転送要求を、画像データ出力装置108内のチップ間バス経由でデータ制御装置101に送信する。この時、DMA部112がデータ制御装置101に対して要求を行うデータ要求量は、データ要求量≦画像データバッファサイズ-トリガレベルという関係を満たすようにあらかじめ設定される。DMA部112は、要求したデータをすべて受信すると、L1遷移要求回路113に対してL1要求信号を出力する。L1遷移要求回路113は、DMA部112からL1要求信号を受け取ると、チップ間インタフェース109に対してL1状態への遷移を行わせるtoL1信号を出力する。ここで、図5は、L1遷移要求回路113の一例を示す。図5に示されるように、チップ内部のモジュールからのチップ間インタフェース109を経由したアクセス要求AccessRequest信号により、あるいは、データ制御装置101からのチップ間インタフェース107を経由したアクセスL1toL0信号により、L1遷移要求回路113は、L1遷移要求を解除する。S206において、CPU103は、終了割り込み信号を受信したか否かを判定する。終了割り込み信号を受信したと判定された場合S206;YES、処理を終了する。一方、終了割り込み信号を受信していないと判定された場合S206;NO、受信があるまで待機する。次に図3のフローチャートを参照して、DMA部112の処理手順を説明する。DMA部112は、その内部に、1回のDMA要求で実行される読み出し要求回数をカウントする転送回数カウンタを有する。S301において、DMA部112は、画像データ出力インタフェース110からDMA要求信号を受信したか否かを判定する。DMA要求信号を受信したと判定された場合S301;YES、S302へ進む。一方、DMA要求信号を受信していないと判定された場合S301;NO、受信するまで待機する。S302において、DMA部112は、画像データ出力インタフェース110からDMA要求を受け取ると、まず、転送回数カウンタを0に初期化する。転送回数カウンタは、1回のDMA要求でデータ制御装置101から読み出してくるデータ要求量を満たすために、DMA部112が接続された画像データ出力装置108内部のバスにおける1回のデータ転送量から必要とされる要求回数をカウントするために使用される。S303において、DMA部112は、画像データ出力インタフェース110からDMA転送要求を受け取る。その後、DMA部112は、チップ内部のバス経由でデータ制御装置101に対して画像データの読み出し要求を行う。S304において、読み出し要求発行後、DMA部112は、転送済みのデータ量を示す転送量カウンタ不図示を、読み出し要求サイズだけ増加させる。また、1回のDMA転送要求により実行される転送の回数をカウントするために使用される転送回数カウンタに1を加える。さらに、次の転送要求のために読み出しアドレス値を更新する。S305において、DMA部112は、その後、ページ印刷に必要な転送がすべて完了したか否か、すなわち、総転送量が設定値に達したか否かを判定する。ページ印刷に必要なデータの転送が完了していないと判定された場合S305;NO、S306へ進む。一方、ページ印刷に必要なデータの転送が完了したと判定された場合S305;YES、S310へ進む。S306において、DMA部112は、転送回数カウンタの値から転送回数が設定値に達したか否かを判定する。転送回数が設定値に達したと判定された場合S306;YES、S307へ進む。一方、転送回数が設定値に達していないと判定された場合S306;NO、S303に戻る。S307において、DMA部112は、要求したすべての転送が完了したか否かを判定する。転送が完了したと判定された場合S307;YES、S308へ進む。一方、転送が完了していないと判定された場合S307;NO、待機する。S308において、DMA部112は、次回の転送を開始するまでに十分な時間があるか否か判定する。以下、この判定処理の内容について説明する。DMA部112は、DMA部112の内部に存在する不図示のタイマ値を参照する。このタイマは、カウンタ初期値がDMA要求の発生する周期をカウンタのクロック周期で表す値に設定されている。つまり、カウンタ初期値=データ要求量/データ消費レートである。ここで、データ消費レートは、印刷エンジンの処理速度によって決定される値をタイマクロック周期に換算した値である。タイマは、DMA要求信号を受け取ると、カウンタ初期値をロードし、クロック周期に従い、1ずつカウント値を減らしていき、値が0となることによって、あるいは、DMA部112からの指示によって、カウント動作を停止するように構成されている。要求したすべてのデータの受信を完了した時、このタイマの値を参照し、予め設定されている設定値と比較する。その結果、次回の転送を開始するまでに十分な時間があると判定された場合、すなわちタイマの値が設定値よりも大きいと判定された場合S308;YES、S309へ進む。一方、次回の転送を開始するまでに十分な時間がないと判定された場合、すなわちタイマの値が設定値以下であると判定された場合S308;YES、L1遷移要求信号を出力せずに、S301へ戻る。S309において、DMA部112は、L1遷移要求回路113に対して省電力移行コマンドであるL1遷移要求信号を出力し、次の転送要求を受け取るために、S301へ戻る。タイマカウンタの値を判断する上述の設定値はあらかじめ、例えばデータ制御装置101内のCPU103によりチップ間インタフェースを介して設定される。その設定値は、チップ間インタフェースがL1状態に遷移し、その状態からL0状態に復帰するのに必要とする時間であってもよく、またはこれらに加えて、データ制御装置101に接続されたメモリデバイス105から実際にデータを読み出せる時間を加味して決定されてもよい。このカウンタの値が次回転送までの時間を示すものである。すなわち、接続しているデータ制御装置からの転送が完了した時から次に転送が開始されるまでの第1の時間と、データ制御装置と接続するチップ間バスを省電力状態へ遷移させるのに要する時間と省電力状態から復帰させるのに要する時間との合計である第2の時間との長短が判定されることになる。次に、省電力移行コマンドインタフェースについて説明を行う。本実施形態では画像データ出力装置108におけるL1遷移要求回路113がその機能を有している。先に説明したように、PCI-Express規格においてはどちら側からでも低消費電力状態であるL1状態から通常状態L0への復帰を開始してもよいことが仕様で規定されている。そのため、省電力移行コマンドインタフェースは、DMA部112からの読み出し要求を受けてL1状態からL0状態への復帰を開始できるようにしておく必要がある。その一具体例が図5に示され、その概略動作タイミングチャートが図6に示される。図6は、画像データ出力装置108の内部モジュールからアクセス要求があった場合を示してある。省電力移行コマンドインタフェースは、接続相手であるデータ制御装置101からのアクセス要求によるL0復帰信号L1toL0および画像データ出力装置108の内部モジュールからのアクセス要求AccessRequest信号の両方を考慮する必要がある。それらの何れかからのアクセスによりチップ間インタフェース109をL1状態へ遷移させる要求信号toL1を解除する。図5では、データ出力装置108の内部モジュールからのアクセス要求があった場合が示されている。画像データ出力装置108の画像データ出力レートが入手可能であり、また、チップ間インタフェースのL1状態への遷移時間および復帰時間ならびにDMA転送量が既知であることから、タイマは転送間隔予測機能を有する。また遷移を行うか否かの判断処理は、DMA部112が転送完了後にタイマの残り時間と、設定値との比較を行うことで実現している。以上説明したように、本実施形態によれば、データ転送を行わない期間の消費電力を、より省電力効果の高い状態に早く遷移させることができる。その他の実施形態また、本発明は、以下の処理を実行することによっても実現される。即ち、上述した実施形態の機能を実現するソフトウェアプログラムを、ネットワーク又は各種記憶媒体を介してシステム或いは装置に供給し、そのシステム或いは装置のコンピュータまたはCPUやMPU等がプログラムを読み出して実行する処理である。