"発光ダイオードのアノードに電圧を供給するための電圧源回路と、発光ダイオードのカソードに選択的に電流を供給する電流源回路と、上記電流源回路に接続された発光ダイオードのカソード電圧と第1の基準電圧とを比較する第1の電圧検出回路と、上記カソード電圧と上記第1の基準電圧よりも低い第2の基準電圧とを比較する第2の電圧検出回路と、上記電圧源回路が供給する電圧の電圧値を制御する電圧制御回路と、を含み、上記電圧制御回路は、上記電圧源回路が供給する電圧が上記第1の基準電圧と上記第2の基準電圧との間になるように、上記電圧源回路を制御する、発光ダイオード制御装置。上記電流源回路が、複数の発光ダイオードにそれぞれ電流を供給する複数の電流供給素子を含み、上記第1の電圧検出回路が、上記電流源回路に接続された複数の発光ダイオードのカソード電圧をそれぞれ検出する複数の検出回路を含み、上記第2の電圧検出回路が、上記複数のカソード電圧をそれぞれ検出する複数の検出回路を含み、上記電圧制御回路は、上記第1の電圧検出回路が上記複数のカソード電圧の全てが上記第1の基準電圧よりも高いことを検出すると、上記電圧源回路の供給電圧を下げるように上記電圧源回路を制御し、上記第2の電圧検出回路が上記複数のカソード電圧の何れかが上記第2の基準電圧よりも低いことを検出すると、上記電圧源回路の供給電圧を上げるように上記電圧源回路を制御する、請求項1に記載の発光ダイオード制御装置。上記カソード電圧と上記第1の基準電圧よりも高い第3の基準電圧とを比較する第3の電圧検出回路を更に含み、上記電圧制御回路は、上記第1の電圧検出回路が上記カソード電圧が上記第1の基準電圧よりも高いことを検出すると、上記電圧源回路の供給電圧を下げるように上記電圧源回路を制御し、上記第2の電圧検出回路が上記カソード電圧が上記第2の基準電圧よりも低いことを検出すると、上記電圧源回路の供給電圧を上げるように上記電圧源回路を制御し、上記第3の電圧検出回路が上記カソード電圧が上記第3の基準電圧よりも高いことを検出すると、上記第2の電圧検出回路の検出結果を無視する、請求項1に記載の発光ダイオード制御装置。上記複数のカソード電圧をそれぞれ上記第1の基準電圧よりも高い第3の基準電圧と比較する複数の検出回路を含む第3の電圧検出回路を更に含み、上記電圧制御回路は、上記第3の電圧検出回路が上記複数のカソード電圧の何れかが上記第3の電圧よりも高いことを検出すると、上記第2の電圧検出回路の検出結果を無視する、請求項2に記載の発光ダイオード制御装置。他の発光ダイオード制御装置に接続され、上記他の発光ダイオード制御装置へデータを送信するためのデータインターフェース部を更に含み、上記データインターフェース部は、上記第3の電圧検出回路が上記カソード電圧が上記第3の基準電圧よりも高いことを検出すると、それを示すデータを送信する、請求項3又は4に記載の発光ダイオード制御装置。上記電圧源回路は、予め設定された供給電圧で上記発光ダイオードの点灯を開始した後、供給電圧を調整する、請求項1乃至5の何れかに記載の発光ダイオード制御装置。上記電圧制御回路は、上記第1の電圧検出回路の検出結果に応じて値が更新される制御値を生成する制御値生成部と、上記制御値をアナログ電圧へ変換するDAコンバータと、を含み、上記電圧源回路は、上記アナログ電圧に応じた電圧を供給する、請求項1又は6の何れかに記載の発光ダイオード制御装置。上記電圧制御回路は、上記制御値生成部が生成する制御値に、予め設定された値を加算して加算値を得る加算部と、上記制御値生成部の制御値および上記加算部の加算値のいずれか一方を選択して上記DAコンバータへ供給するセレクタと、を更に含む、請求項7に記載の発光ダイオード制御装置。上記電流源回路の電流供給を制御する発光制御部を更に含み、上記発光制御部は、上記セレクタが上記加算値を選択した状態で、上記電流源回路に電流供給を開始させる、請求項8に記載の発光ダイオード制御装置。上記発光制御部は、受信した発光制御データに応じたデューティで、上記電流源回路に電流を供給させる、請求項9に記載の発光ダイオード制御装置。上記電圧制御回路は、上記制御値生成部が生成する制御値に、予め設定された値を加算して加算値を得る複数の加算部と、上記制御値生成部の制御値および上記複数の加算部の複数の加算値のいずれか1つを選択して上記ADコンバータへ供給するセレクタと、を更に含む請求項7に記載の発光ダイオード制御装置。発光ダイオードの降下電圧は、製造ばらつきにより、実際に製造した素子毎に異なる。また、発光ダイオードの温度特性も、実際に製造した素子毎に異なる。そのため、ある発光ダイオードでは順方向の降下電圧が小さくなり、他の発光ダイオードでは順方向の降下電圧が大きくなる。その結果、実際に製造するLED表示装置では、順方向の降下電圧が最も大きくなる場合を想定し、その想定した電圧より大きい電源電圧をコモンドライバから発光ダイオードへ供給することになる。その一方で、実際に製造するLED表示装置では、発光ダイオードの順方向降下電圧が想定した電圧より小さくなる可能性がある。そして、実際に使用した発光ダイオードの順方向降下電圧が小さい場合、発光ダイオードには、不必要に大きい電圧が印加されることになる。また、この不必要に大きな電圧により、必要以上に余分な電力が消費される。LED表示装置には、余分な熱が発生する。下記式1は、余分な電力の演算式である。式1において、PLossは余分な消費電力、Vfmaxは製造ばらつきなどによる発光ダイオードの順方向降下電圧の最大値、Vfminは発光ダイオードの順方向降下電圧の最小値、Nは直列に接続される発光ダイオードの個数、Iは発光ダイオードに流す電流値である。PLoss=Vfmax-Vfmin×N×I式1本発明は、発光ダイオードの製造ばらつきまたは温度特性に起因した無駄な消費電力を削減できる発光ダイオード制御装置を提供することにある。本発明の発光ダイオード制御装置は、発光ダイオードのアノードに電圧を供給するための電圧源回路と、発光ダイオードのカソードに選択的に電流を供給する電流源回路と、電流源回路に接続された発光ダイオードのカソード電圧と第1の基準電圧とを比較する第1の電圧検出回路と、カソード電圧と第1の基準電圧よりも低い第2の基準電圧とを比較する第2の電圧検出回路と、電圧源回路が供給する電圧の電圧値を制御する電圧制御回路とを含む。そして、電圧制御回路は、電圧源回路が供給する電圧が第1の基準電圧と第2の基準電圧との間になるように、電圧源回路を制御する。本発明では、発光ダイオードの製造ばらつきまたは温度特性に起因した無駄な消費電力を削減することができる。以下、本発明の実施形態を、図面に関連付けて説明する。なお、本発明は、以下の実施形態に限定されない。また、以下の実施形態は、適宜組み合わせてもよい。<第1実施形態>図1は、本発明の第1実施形態に係る発光ダイオード制御装置10の概略ブロック図である。図1の発光ダイオード制御装置10は、集積回路11、電源12、および複数、たとえばn個の発光ダイオード13a1~13an、13b1~13bn、13c1~13cnを有する。ここで、nは1以上の自然数である。集積回路11は、入出力端子として、電源端子21、グランド端子22、アノード端子23、3個のカソード端子24a、24b、24c、転送データ入力端子SIN26、転送クロック入力端子SCKIN27、転送データ出力端子SOUT28、転送クロック出力端子SCKOUT29を有する。なお、転送データ入力端子26、転送クロック入力端子27、転送データ出力端子28、転送クロック出力端子29は、一対の端子で構成され、一対の端子に差動信号が入力されてもよい。電源12は、電源端子21とグランド端子22との間に接続される。そして、電源12は、電源端子21に対して、たとえば24Vボルトの直流電圧としての電源電圧Vccを印加する。なお、電源電圧Vccは、12V、48Vなどでもよい。複数の発光ダイオード13a1~13anは、直列に接続される。複数の発光ダイオード13b1~13bn、および複数の発光ダイオード13c1~13cnも直列に接続される。これにより、n個の発光ダイオードが直列に接続された3列の発光ダイオード列14a、14b、14cが形成される。発光ダイオード列14aは、列の上端のアノードがアノード端子23に接続され、列の下端のカソードがカソード端子24aに接続される。発光ダイオード列14bは、列の上端のアノードがアノード端子23に接続され、列の下端のカソードがカソード端子24bに接続される。発光ダイオード列14cは、列の上端のアノードがアノード端子23に接続され、列の下端のカソードがカソード端子24cに接続される。以下、発光ダイオード13a1~13an、13b1~13bn、13c1~13cnを総称して、発光ダイオード13と記載する。また、発光ダイオード列14a、14b、14cを総称して、発光ダイオード列14と記載する。また、カソード端子24a、24b、24cを総称して、カソード端子24と記載する。なお、発光ダイオード列14a、14b、14cに用いる複数の発光ダイオード13は、同じ色に発光するものであっても、異なる色に発光するものであってもよい。たとえば3つの発光ダイオード列14a、14b、14cは、赤色に発光する列、青色に発光する列、および緑色に発光する列を組み合わせたものでもよい。また、1つの発光ダイオード列14内で、複数の色の発光ダイオード13が組み合わされていてもよい。また、各発光ダイオード列14の発光ダイオード13の個数nは、発光ダイオード列14a、14b、14cの間で同じでも、異なっていてもよい。また、集積回路11のアノード端子23は、2つ以上であってもよい。カソード端子24は、1つ、2つまたは4つ以上であってもよい。そして、1つのアノード端子23と1つのカソード端子24との間に接続される発光ダイオード列14の本数は、2本以上でもよい。また、3個のカソード端子24の一部に発光ダイオード列14が接続され、残りのカソード端子24に発光ダイオード列14が接続されていなくてもよい。さらに、アノード端子23とカソード端子24との間には、1つの発光ダイオード13が接続されてもよい。集積回路11は、内部回路として、電源回路31、DADigitaltoAnalogコンバータDAC32、電圧源回路VA_SOURCE33、電流源回路34、出力電圧制御部VA_CTRL35、調整電圧検出回路36、下限電圧検出回路37、データインタフェイス部DATA_I/F41、表示タイミング制御部T_CTRL42、発振器OSC43、リセット回路RST44を有する。電源回路31は、電源端子21に接続される。電源回路31は、電源端子21に入力される電源電圧Vccから、内部電源電圧Vddを生成する。内部電源電圧Vddは、DAコンバータ32、電流源回路34、出力電圧制御部35、調整電圧検出回路36、および下限電圧検出回路37、データインタフェイス部I/F部41、表示タイミング制御部42、発振器43、リセット回路44へ供給される。図2は、図1中のDAコンバータDAC32および電圧源回路VA_SOURCE33の一例を示す回路図である。DAコンバータDAC32は、電圧生成回路51、m個の抵抗素子52-1~52-m、m個のトランジスタ53-1~53-m、およびセレクタ54を有する。ここで、mは、2以上の自然数である。m個の抵抗素子52-1~52-mは、直列に接続される。また、m個の抵抗素子52-1~52-mの全体は、電圧生成回路51に接続される。電圧生成回路51および複数の抵抗素子52の間の複数のノードN1~Nmは、m個のトランジスタ53-1~53-mのソースに接続される。m個のトランジスタ53-1~53-mのゲートは、セレクタ54に接続される。m個のトランジスタ53-1~53-mのドレインは、ノードNoutとして1つに接続される。ノードNoutの電圧レベルが、DAコンバータ32の出力信号S32の電圧レベルとなる。そして、DAコンバータ32の電圧生成回路51は、基準電圧V51を生成する。直列に接続されたm個の抵抗素子52-1~52-mは、抵抗値の比率で基準電圧V51を分圧する。これにより、複数のノードN2~Nmは、基準電圧V51を分圧した電圧になる。また、セレクタ54には、制御値D35が入力される。制御値D35は、後述するように出力電圧制御部35が生成したアノード電圧VAの指令値である。セレクタ54は、制御値D35に応じて、複数のトランジスタ53-1~53-mの内の1つをオン状態に制御し、且つ残りのすべてのトランジスタ53-1~53-mをオフ状態に制御する。セレクタ54は、複数のノードN1~Nmから1つのノードを選択する。これにより、DAコンバータ32は、制御値D35に基づいてセレクタ54が選択したノードの電圧を、アナログ電圧として出力する。このアナログ電圧は、参照電圧Vrefとして電圧源回路33に入力される。電圧源回路VA_SOURCE33は、スイッチング電源であり、スイッチング制御回路61、トランジスタ62、コイル63、ダイオード66、コンデンサ64、および2つの分圧用抵抗素子65-1、65-2を有する。電圧源回路33は、アノード端子23にアノード電圧VAを出力する。トランジスタ62のドレインは電源端子21に接続され、ソースはコイル63の一方の端子とダイオード66のカソードとに接続される。ダイオード66のアノードは、グランド端子22に接続される。コイル63の他方の端子は、アノード端子23に接続される。コンデンサ64は、アノード端子23とグランド端子22との間に接続される。2つの分圧用抵抗素子65-1、65-2は、互いに直列に接続される。また、その全体は、アノード端子23とグランド端子22との間に接続される。スイッチング制御回路61は、トランジスタ62のゲートを制御する。電圧源回路33において、アノード電圧VAは、2つの分圧用抵抗素子65-1、65-2により分圧される。2つの分圧用抵抗素子65-1、65-2の間のノードN65は、アノード電圧VAを分圧した電圧V65となる。スイッチング制御回路61は、ノードN65の分圧電圧V65とDAコンバータ32の出力信号S32の電圧参照電圧Vrefとを比較し、その比較結果に応じてトランジスタ62のゲートをスイッチング制御する。そして、たとえばDAコンバータ32の出力信号S32の電圧参照電圧Vrefより分圧電圧V65が低い場合、アノード端子23に供給される電流が増えるように、トランジスタ62のON/OFFのデューティ比を制御する。一方、DAコンバータ32の出力信号S32の電圧参照電圧Vrefより分圧電圧V65が高い場合、アノード端子23に供給される電流が減るように、トランジスタ62のON/OFFのデューティ比を制御する。このように電圧源回路33は、アノード電圧VAを分圧した電圧V65が、DAコンバータ32の出力電圧参照電圧Vrefと等しくなるように、コンデンサ64を充電する。そして、電圧源回路33は、下記式2のアノード電圧VAを、アノード端子23へ出力する。下記式2において、R1は、分圧用抵抗素子65-1の抵抗値、R2は分圧用抵抗素子65-2の抵抗値、V65は分圧電圧V65である。VA=R1R2×V65÷R2式2図3は、図1中の電流源回路34の一例を示す回路図である。電流源回路34は、3つのカソード端子24a、24b、24cと、表示タイミング制御部42とに接続される。電流源回路34は、図3に示すように、基本的にカレントミラー回路として構成され、1つのNPNトランジスタ71、電流出力トランジスタとしての3個のNPNトランジスタ72~74、トランジスタ72~74をオン状態にする3個のオントランジスタ75―1、75-2、75-3、およびトランジスタ72~74をオフ状態にする3個のオフトランジスタ76-1、76-2、76-3を有する。すなわち、電流源回路34は、オンオフ機能付きの電流源回路34である。なお、電流出力トランジスタ72~74は、カソード端子24と同数であればよい。トランジスタ71は、コレクタが電流源Iに接続され、エミッタがグランド端子22に接続され、ベースがコレクタに接続される。したがって、トランジスタ71は、ダイオードとして機能する。トランジスタ72~74は、それぞれのコレクタが3つのカソード端子24a,24b,24cに接続され、エミッタがグランド端子22に接続され、それぞれのベースが3つのオントランジスタ75-1~75-3のドレインに接続される。オントランジスタ75-1~75-3のソースは、ダイオードとして機能するトランジスタ71のベースの接続されたノードN71に接続される。また、オフトランジスタ76-1~76-3は、それぞれのドレインがトランジスタ72~74のベースに接続されたノードN72、N73、N74に接続され、ソースはグランド端子22に接続される。したがって、たとえばオントランジスタ75-1のゲートがハイレベルに制御されてオントランジスタ75-1がオン状態となり、且つオフトランジスタ76-1のゲートがローレベルに制御されてオフトランジスタ76-2がオフ状態になると、トランジスタ72のベースN72は、オントランジスタ75を介して、ダイオードとして機能するトランジスタ71のベースN71に接続される。これにより、トランジスタ72とトランジスタ71とのカレントミラー回路が形成される。そして、トランジスタ72のコレクタおよびカソード端子24aには、ダイオードとして機能するトランジスタ71のコレクタ電流Irefと同じ電流Ia、またはコレクタ電流Irefを逓倍した電流Iaが流れる。逆に、オントランジスタ75-1のゲートがローレベルに制御されてオントランジスタ75-1がオフ状態となり、且つオフトランジスタ76-1のゲートがハイレベルに制御されてオフトランジスタ76-1がオン状態になると、トランジスタ72のベースN72は、オフトランジスタ76-1を介してプルダウンされる。このプルダウンにより、トランジスタ72はオフ状態になる。また、トランジスタ72のコレクタおよびカソード端子24aには、電流Iaが流れない。なお、オントランジスタ75-2およびオフトランジスタ76-2のオンオフ制御状態とトランジスタ73のコレクタおよびカソード端子24bの電流Ibとの関係、およびオントランジスタ75-3およびオフトランジスタ76-3のオンオフ制御状態とトランジスタ74のコレクタおよびカソード端子24cの電流Icとの関係も同様である。このように定電流源回路34は、3組のカレントミラーとして構成される定電流源34a、34b、34cとして機能する。また、このように発光ダイオード列14の上端の発光ダイオード13a1のアノードに電圧源回路33を接続し、下端の発光ダイオード13anのカソードにオンオフ機能付きの電流源回路34を接続することで、安定して高速に発光ダイオード13に流れる電流をオンオフすることができるので、発光ダイオード13を安定して高速に点滅させることができる。図4は、図1中の制御値生成系の回路の一例を示す回路図である。図4には、図1中の調整電圧検出回路VH_DTCT36、下限電圧検出回路VL_DTCT37、出力電圧制御部VA_CTRL35が描画されている。調整電圧検出回路VH_DTCT36は、電圧生成回路81、3個のコンパレータ82-1、82-2、82-3およびアンド回路83を有する。調整電圧検出回路36の電圧生成回路81は、たとえば電流源回路34のトランジスタ71、72、73のベース電圧以下、制御端子ノードN72~N74の電圧ともいうV71、V72、V73よりも少し高い電圧を生成すればよい。通電時の制御端子N72~N74の電圧は、たとえば約0.7V程度である。そのため、電圧生成回路81は、たとえば1.1Vの調整基準電圧V81を生成すればよい。調整電圧検出回路36のコンパレータ82-1~82-3は、カソード端子24a~24cと同数であればよい。コンパレータ82-1~82-3の反転入力端子は、電圧生成回路81に共通に接続される。非反転入力端子は、別々のカソード端子24a~24cに接続される。コンパレータ82-1~82-3は、それぞれに入力されるカソード電圧VKa~VKcが調整基準電圧V81より高い場合、ハイレベルの信号を出力し、低い場合、ローレベルの信号を出力する。調整電圧検出回路36のコンパレータ82-1~82-3は、アンド回路83に接続される。アンド回路83は、3個のコンパレータ82-1~82-3のすべての出力信号がハイレベルである場合、ハイレベルの信号を出力し、それ以外の場合、ローレベルの信号を出力する。そのため、調整電圧検出回路36は、3つのカソード電圧VKa~VKcのすべてが調整基準電圧V81たとえば1.1Vより高い場合、ハイレベルの信号S36を出力する。また、調整電圧検出回路36は、3つのカソード電圧VKa~VKcのいずれか1つでも調整基準電圧V81たとえば1.1Vより低い場合、ローレベルの信号S36を出力する。下限電圧検出回路VL_DTCT37は、電圧生成回路91、3個のコンパレータ92-1、92-2、92-3およびオア回路93を有する。下限電圧検出回路37の電圧生成回路91は、たとえば電流源回路34の制御端子の電圧V72~V74と、調整基準電圧V81との間となる電圧V91を生成すればよい。通電時の電流源回路34の制御端子の電圧V72~V74は、たとえば0.7V程度である。また、調整基準電圧V81はたとえば約1.1Vである。この場合、電圧生成回路91は、たとえば0.9Vの下限基準電圧V91を生成すればよい。下限電圧検出回路37のコンパレータ92-1~92-3は、カソード端子24a~24cと同数であればよい。コンパレータ92-1~92-3の非反転入力端子は、電圧生成回路91に共通に接続される。反転入力端子はそれぞれ、カソード端子24a~24cに接続される。コンパレータ92-1~92-3はそれぞれ、カソード電圧VKa~VKcが下限基準電圧V91より低い場合、ハイレベルの信号を出力し、高い場合、ローレベルの信号を出力する。下限電圧検出回路37のコンパレータ92-1~92-3は、オア回路93に接続される。オア回路93は、3個のコンパレータ92のすべての出力信号がローレベルである場合、ローレベルの信号を出力し、それ以外の場合、ハイレベルの信号を出力する。そのため、下限電圧検出回路37は、3つのカソード電圧VKa~VKcの少なくとも1つが下限基準電圧V91たとえば0.9Vより低い場合、ハイレベルの信号S37を出力する。また、下限電圧検出回路37は、3つのカソード電圧VKa~VKcのすべてが下限基準電圧V91たとえば0.9Vより高い場合、ローレベルの信号S37を出力する。出力電圧制御部VA_CTRL35は、標準値レジスタ101、およびアップダウンカウンタ102を有する。標準値レジスタ101は、制御値を記憶する。標準値レジスタ101に記憶される制御値は、すべての発光ダイオード列14に対して、発光に必要となる電流Ia~Icを流すことができるアノード電圧VAに対応する値とされる。特に、標準値レジスタ101に記憶される制御値は、発光ダイオード13の製造ばらつき、環境温度または動作温度範囲により降下電圧が変動したとしても、発光に必要となる電流Ia~Icを流すことができるアノード電圧VAに対応する値とされればよい。そして、具体的にはたとえば、標準値レジスタ101は、3列の発光ダイオード列14に発生する最大の電圧降下に、電流源回路34の制御端子の電圧V72~V74を加えたアノード電圧VAに対応する制御値を記憶すればよい。なお、このアノード電圧VAにさらに電圧マージンを加えた電圧に対応する制御値を、標準値レジスタ101に記憶させてもよい。1つの発光ダイオード列14に発生する最大の電圧降下は、たとえば下記式3で演算できる。式3において、Vfmaxは製造ばらつきや環境温度動作温度範囲を考慮した発光ダイオード13の降下電圧の最大値、nは直列に接続された発光ダイオード13の個数、Vftotalは1つの発光ダイオード列14に発生する最大の電圧降下である。Vftotal=Vfmax×n式3式3のVftotalに対応する制御値を標準値レジスタ101に記憶させることにより、3列の発光ダイオード列14に最大の電圧降下Vfmaxが発生しても、3列の発光ダイオード列14に必要な電圧を印加して、複数の発光ダイオード13に電流Ia~Icを流すことができる。アップダウンカウンタ102は、リセット信号S44が入力されると、標準値レジスタ101から読み込んだ制御値を初期値として読み込む。また、アップダウンカウンタ102は、スタート信号S42Dが入力されると、標準値レジスタ101から読み込んだ制御値D102をDAコンバータ32へ出力する。よって、アップダウンカウンタ102の出力値が、出力電圧制御部35が出力する制御値D35となる。そして、スタート信号が入力された後、調整電圧検出回路36からのダウン入力Dがハイレベルになると、アップダウンカウンタ102は、クロック信号S42Eに同期して制御値を下げる。また、下限電圧検出回路37からのアップ入力Uがハイレベルになると、アップダウンカウンタ102は、クロック信号S42Eに同期して制御値を上げる。図5は、図4中の各部の信号波形を示すタイミングチャートである。図5Aは調整電圧検出回路36の検出信号S36の信号波形、図5Bは下限電圧検出回路37の検出信号S37の波形、図5Cはアップダウンカウンタ102に入力されるクロック信号S42Eの波形、図5Dはアップダウンカウンタ102が出力する制御値D35に対応する波形である。そして、図5Aの調整電圧検出回路36の検出信号S36がハイレベルである期間では、図5Cのクロック信号S42Eが入力される度に、図5Dのアップダウンカウンタ102の制御値D35が1ステップずつ減る。また、図5Bの下限電圧検出回路37の検出信号S37がハイレベルである期間では、図5Cクロック信号S42Eが入力される度に、図5Dのアップダウンカウンタ102の制御値D35が1ステップずつ増える。なお、1ステップの幅は、1でも、2以上でもよい。また、クロック信号S42Eの周期を適切に設定することで、このフィードバック制御系が発振しないようにできる。次に、以上の図1~図4の構成を有する第1実施形態の発光ダイオード制御装置10の全体的な発光制御について説明する。図6は、図1の発光ダイオード制御装置10でのアノード電圧制御の一例を示すタイミングチャートである。図6Aは表示タイミング制御部42がアップダウンカウンタ35へ出力するスタート信号S42Dの波形、図6Bはアップダウンカウンタ102が出力する制御値D35に対応する波形、図6Cはアノード電圧VAの波形、図6Dは調整電圧検出回路36の検出信号S36の波形、図6Eは下限電圧検出回路37の検出信号S37の波形である。そして、図6のタイミングチャートは、発光ダイオード13を一定の輝度で発光させるための点灯制御を開始したときのタイミングチャートである。発光ダイオード13を発光させる場合、表示タイミング制御部42は、点灯制御を開始するタイミングにおいて、図6Aに示すように、アップダウンカウンタ35へスタート信号S42Dを出力する。スタート信号S42Dが入力されると、アップダウンカウンタ102は、図6Bに示すように、DAコンバータ32へ制御値D35を出力する。この発光開始時の制御値D35は、標準値レジスタ101に記憶された制御値D35である。DAコンバータ32は、制御値D35に対応するアナログ電圧を出力する。電圧源回路33は、このアナログ電圧を参照電圧Vrefとして、図6Cに示すように参照電圧に対応するアノード電圧VAを生成する。また、表示タイミング制御部42は、制御期間毎に、輝度に応じたDutyの定電流オンオフ信号S42a~S42cを出力する。電流源回路34は、定電流オンオフ信号S42a~S42cの入力により、オントランジスタ75-1~75-3がオン状態となり且つオフトランジスタ76-1~76-3がオフ状態になる。電流源回路34に3組のカレントミラー回路が構成され、電流源回路34は、通電可能状態となる。このように点灯開始時に、3列の発光ダイオード列14には、標準値レジスタ101に記憶された制御値D35に基づくアノード電圧VAが印加される。また、定電流オンオフ信号S42a~S42cにより、電流源回路34には、定電流源34a~34c用のカレントミラー回路が形成される。これにより、3列の発光ダイオード列14には、電流Ia~Icが流れる。複数の発光ダイオード13は、発光する。その後、最初の制御期間において、輝度に対応するDutyの期間が経過すると、表示タイミング制御部42は、定電流オンオフ信号S42a~S42cをローレベルに制御する。これにより、電流源回路34のオントランジスタ75-1~75-3はオフ状態になり、且つオフトランジスタ76-1~76-3はオン状態になる。電流源回路34には、カレントミラー回路が形成されなくなる。そのため、3列の発光ダイオード列14にはアノード電圧VAが印加されているが、複数の発光ダイオード13には電流が流れなくなる。複数の発光ダイオード13は、消灯する。その後、表示タイミング制御部42は、制御期間毎に、輝度に対応するDutyの期間で定電流オンオフ信号S42a~S42cをハイレベルに制御する。電流源回路34には、定電流源34a~34c用のカレントミラー回路が形成される。これにより、複数の発光ダイオード13は、制御期間毎に、Dutyに対応した期間で発光する。その結果、複数の発光ダイオード13は、制御期間毎に通電電流がPWMPulseWidthModulation制御され、デューティDutyに対応した輝度で発光する。なお、複数の発光ダイオード13は、発光ダイオード列14a~14c毎に発光が制御される。このときのデューティDutyの情報は、たとえば図1中のデータインタフェイス部41が、図示外の他の発光ダイオード制御装置10から転送データとして受信すればよい。このように複数の発光ダイオード13を転送データの輝度で発光させる制御を実行しつつ、表示タイミング制御部42は、アップダウンカウンタ102へクロック信号S42Eを出力する。具体的には、表示タイミング制御部42は、たとえば発光ダイオード13を発光させる点灯期間Dutyの期間のみ、アップダウンカウンタ102へクロック信号S42Eを出力する。そして、アノード電圧VAが高く、図6Dに示すように標準電圧検出回路36の検出信号S36がハイレベルになると、アップダウンカウンタ102は、クロック信号S42Eが入力される度に図6Bに示すように制御値D35を減らす。制御値D35が減ると、図6Cに示すように、電圧源回路33が生成するアノード電圧VAも、それに応じて下がる。この制御により、カソード電圧VKa~VKcは、そのすべてがたとえば1.1V以上になってしまわないように制御される。したがって、カソード電圧VKa~VKcと、電流源回路34の制御端子の電圧V72~V73との電位差は、小さくなる。また、アノード電圧VAが低く、図6Eに示すように下限電圧検出回路37の検出信号S37がハイレベルになると、図6Bに示すように、アップダウンカウンタ102は、クロック信号S42Eが入力される度に制御値D35を増やす。制御値D35が増えると、図6Cに示すように、電圧源回路33が生成するアノード電圧VAもそれに応じて上がる。このアノード電圧VAの制御により、カソード電圧VKa~VKcは、そのいずれもがたとえば0.9V以下にならないように制御される。したがって、カソード電圧VKa~VKcと、電流源回路34の制御端子の電圧V72~V73との電位差として、最小限の電位差を確保できる。その結果、発光ダイオード列14a~14cには電流Ia、Ib、Icが流れ、発光ダイオード列14a~14cは所望の輝度で発光できる。以上のように、第1実施形態では、出力電圧生成部35は、調整電圧検出回路36の検出に応じて値が更新される制御値D35を生成する。DAコンバータ32は、制御値D35をアナログ電圧Vrefへ変換する。電圧源回路33の電圧レギュレータ用のトランジスタ62は、アナログ電圧Vrefに応じたアノード電圧VAを生成する。そして、電圧源回路33は、アノード電圧VAを下げる。したがって、第1実施形態では、複数の発光ダイオード13の特性に製造ばらつきが生じたとしても、実際に使用される複数の発光ダイオード13の組み合わせに応じて決まる順方向降下電圧に合わせて、アノード電圧VAを下げることができる。すなわち、第1実施形態では、カソード電圧VKa~VKcのすべてが調整基準電圧V81以上であると調整電圧検出回路36により検出されないように、アノード電圧VAを下げることができる。そして、第1実施形態では、電流源回路34の制御端子の電圧V72~V74とカソード電圧VKa~VKcとの電位差を小さくして無駄な電力消費を抑え、しかも、その消費電力が抑制された制御の下で、複数の発光ダイオード13を所望の輝度で発光させることができる。また、第1実施形態では、カソード電圧VKa~VKcの少なくとも1つが下限基準電圧V91以下であると、電圧源回路33がアノード電圧VAを上げる。したがって、第1実施形態の電圧源回路33は、下限電圧検出回路37により検出されるカソード電圧VKa~VKcと、電流源回路34の制御端子の電圧V72~V74との間に電位差が確保できる範囲で、ノード電圧VAを調整できる。そのため、第1実施形態では、発光ダイオード13に流れる電流Ia~Icを確保でき、発光ダイオード13の輝度が不足しないようにできる。そして、第1実施形態では、これらの制御により、カソード電圧VKa~VKcの少なくとも1つを、たとえば0.9~1.1Vの範囲内の最適な電圧に制御できる。また、第1実施形態では、製造ばらつきや温度変動などにより発光ダイオード13の降下電圧が一定しないにもかかわらず、電流源回路34での無駄な電力ロスを最小限に抑えることができる。また、第1実施形態では、制御値D35は、クロック信号S42Eに同期してデジタル的に更新される。そのため、第1実施形態では、アナログフィードバック制御の場合のように、アノード電圧VAが発振して振動しないように、または不安定にならないようにできる。また、第1実施形態では、発光ダイオード13が点灯している期間のみカソード電圧VKa、VKb、VKcの検出結果をフィードバックし、消灯時にはアノード電圧VAを維持するように制御する。したがって、第1実施形態では、点灯開始直後から必要なアノード電圧VAを印加して迅速に点灯させ、且つ迅速に消灯させることができる。また、第1実施形態では、高速に発光ダイオード13を点滅させることができる。これに対して、本実施形態と異なり、たとえば発光ダイオード13の電流Iaをモニタしてアノード電圧VAを制御する場合には、アノード電圧VAが必要な電圧になるまでに時間がかかってしまう。そのため、この制御方式では、迅速に点灯し、また迅速に消灯することができない。また、第1実施形態の表示タイミング制御部42は、データインタフェイス部41が受信したデータに応じたデューティで、電流源回路34から発光ダイオード列14a~14cへ電流Ia~Icを供給する。なお、第1実施形態では、発光ダイオード列14a~14cの表示を、データに応じて変更することができる。<第2実施形態>図7は、本発明の第2実施形態に係る発光ダイオード制御装置10の概略ブロック図である。図7の発光ダイオード制御装置10は、図1の発光ダイオード制御装置10と比べた場合、異常電圧検出回路111が追加されている点で異なる。図8は、図7中の制御値生成系の回路の一例を示す回路図である。異常電圧検出回路VHMAX_DTCT111は、電圧生成回路112、3個のコンパレータ113-1、113-2、113-3およびオア回路114を有する。異常電圧検出回路111の電圧生成回路112は、たとえば調整基準電圧V81より大きい電圧V112を生成すればよい。電圧生成回路112は、たとえば約4.0Vの異常検出電圧V112を生成すればよい。高輝度緑色発光ダイオードの降下電圧Vfと、高輝度青色発光ダイオードの降下電圧Vfとの電圧差は、たとえば約1.5Vである。そのため、3列の発光ダイオード列14において、赤色発光ダイオード、青色発光ダイオードおよび緑色発光ダイオードを2つずつ直列に接続可能な仕様とする場合、3列の発光ダイオード列14の間での降下電圧差として、最低限3Vの電圧差を許容できるようにする必要がある。また、電流源回路34には、たとえば約1.0Vの電圧が必要である。したがって、このような仕様の場合、異常検出電圧V112はたとえば4.0V以上とする必要がある。異常電圧検出回路111のコンパレータ113-1~113-3の反転入力端子-には、電圧生成回路112が接続される。非反転入力端子には、カソード端子24a~24cが接続される。コンパレータ113-1~113-3は、カソード端子24a~24cの電圧が異常検出電圧V112より高い場合、ハイレベルの信号を出力し、低い場合、ローレベルの信号を出力する。異常電圧検出回路111のコンパレータ113-1~113-3は、オア回路114に接続される。オア回路114の出力信号S114は、3個のコンパレータ113-1~113-3のすべての出力信号がローレベルである場合、ローレベルとなり、それ以外の場合、ハイレベルとなる。そのため、異常電圧検出回路111は、3つのカソード電圧VKa~VKcの少なくとも1つが異常検出電圧V112たとえば4.0Vより高い場合、ハイレベルの信号S111を出力する。また、異常電圧検出回路111は、3つのカソード電圧VKa~VKcのすべてが異常検出電圧V112たとえば4.0Vより低い場合、ローレベルの信号S111を出力する。そして、図8に示すように、出力電圧制御部35は、標準値レジスタ101、アップダウンカウンタ102に加えて、アンド回路104を有する。アンド回路104の2つの入力端子の一方は、反転入力端子である。そして、アンド回路104の反転入力端子には、異常電圧検出回路111が接続される。他方の入力端子には、下限電圧検出回路37が接続される。また、アンド回路104は、アップダウンカウンタ102のアップ入力Uに接続される。そのため、出力電圧制御部35のアンド回路104は、異常電圧検出回路111の出力信号S111がローレベルである場合、下限電圧検出回路37の出力信号S37をアップダウンカウンタ102のアップ入力Uへ供給する。アップダウンカウンタ102は、クロック信号S42Eに同期して、制御値D35をカウントアップする。また、異常電圧検出回路111の出力信号がハイレベルである場合、アンド回路104は、アップダウンカウンタ102のアップ入力Uをローレベルに維持する。たとえば下限電圧検出回路37が3つのカソード電圧VKa~VKcのいずれか1つが低いことを検出していたとしても、アンド回路104の出力信号S114は、強制的にローレベルに制御される。その結果、アップダウンカウンタ102のアップ入力Uは、ローレベルに維持される。クロック信号S42Eが入力されても、アップダウンカウンタ102は、制御値D35をカウントアップしない。アップダウンカウンタ102が出力する制御値D35は増えなくなり、アノード電圧VAおよびカソード電圧VKa~VKcも増えなくなる。以上のように、第2実施形態では、いずれかのカソード電圧VKa~VKcが低いことが下限電圧検出回路37により検出されても、異常電圧検出回路111が異常を検出した場合、制御値D35は増えない。また、アノード電圧VAおよびカソード電圧VKa~VKcは、上がらない。そのため、第2実施形態では、アノード電圧VAおよびカソード電圧VKa~VKcが上昇し過ぎないようにできる。たとえば3つのカソード端子24a~24cに接続されていた3列の発光ダイオード列14a~14cの一部が外れた場合、または一部の発光ダイオード列14a~14cに断線などの不具合が発生した場合、下限電圧検出回路37がこれを検出して制御値D35が増える。この検出の結果、制御値D35の増加にしたがってアノード電圧VAが上昇し、残りの正常な発光ダイオード列14a、14b、14cのカソード電圧VKa~VKcも上昇する。カソード電圧VKa~VKcは、高い電圧になる。そして、正常な発光ダイオード列14のカソード電圧VKa~VKcがたとえば4.0Vを超えると、異常電圧検出回路111が異常を検出する。その後は、制御値D35が増えなくなる。また、アノード電圧VAおよびカソード電圧VKa~も、それ以上に増えなくなる。<第3実施形態>図9は、本発明の第3実施形態に係る発光ダイオード制御装置10の要部の概略ブロック図である。図9に示す第3実施形態に係る発光ダイオード制御装置10は、図1の発光ダイオード制御装置10と比べた場合、出力電圧制御部35に、加算器ADDR121およびセレクタSEL122が追加されている点で異なる。加算器ADDR121は、アップダウンカウンタ102の制御値D102に、予め設定された値N、たとえば2を加算して加算値D121を得る。セレクタSEL123は、アップダウンカウンタ102の制御値D102と、加算器121の加算値D121のいずれか一方を選択し、DAコンバータ32へ供給する。したがって、この実施形態では、セレクタ123が選択した値が、出力電圧制御部35の制御値D35となる。なお、図9の概略ブロック図は、図1の概略ブロック図と比べて、発光ダイオード制御装置10の表記が異なっている。図9では、発光ダイオード制御装置10は、各種の信号端子21~29、電源回路31、発光ダイオード列14a~14c、データインタフェイス部41、リセット回路44、発振器43、及び電流源回路34などが省略して、または簡略化して描画されている。また、不図示の電圧源回路33は、スイッチング式電圧コントローラVSW_CTRL125、出力段回路126、およびコンデンサ64を有する。出力段回路126は、たとえばFETFieldEffectTransistor、コイル、整流ダイオードなどで構成すればよい。さらに、表示タイミング制御部42は、階調コントロール回路GR_CTRL127、および階調データレジスタGR_REG128を有する。階調データレジスタ128は、たとえばデータインタフェイス部41が受信した階調データを格納する。階調データは、たとえば36ビットであればよい。階調コントロール回路127は、階調コントロールタイミングクロック信号GTCLKが入力される度に、階調データレジスタ128の値に応じたDutyで、複数の発光ダイオード13を発光させる。なお、階調コントロールタイミングクロック信号GTCLKは、たとえば図6の制御期間毎の開始タイミングを設定するための信号である。階調コントロールタイミングクロック信号GTCLKは、たとえば図示外のコントローラにより生成されて階調コントロール回路127へ供給されればよい。図10は、図9の各部の信号波形の一例を示すタイミングチャートである。図10Aは階調コントロール回路127に入力される階調コントロールタイミングクロック信号GTCLKの波形、図10Bは階調コントロール回路127からセレクタ122へ出力される切替信号S127Fの波形、図10Cはアノード電圧VAの波形、図10Dはカソード電圧VKaの波形、図10Eは発光ダイオード13a1~13anのオンオフの制御状態を示す波形、図10Fは発光ダイオード13a1~13anの電流Iaの波形である。階調コントロール回路127は、図10Aのタイミングクロック信号GTCLKが入力されると、図10Bに示すように、ハイレベルの切替信号S127Fをセレクタ122へ出力する。そして、セレクタ122は、制御値D102の換わりに加算値D121を選択し、DAコンバータ32へ供給する。DAコンバータ32は、加算値D121に対応するアナログ電圧Vrefを生成する。スイッチング式電圧コントローラ125は、出力電圧VAの検出電圧V65とアナログ電圧Vrefとの電位差に応じたスイッチング動作を実行する。出力段回路126は、コンデンサ64を充電する。これにより、図10Cに示すように、アノード電圧VAは、制御値D102に応じた電圧から加算値D121に応じた電圧まで上昇する。また、図10Dに示すように、カソード電圧VKaも、アノード電圧VAとともに上昇する。カソード電圧VKaおよびアノード電圧VAはプレブーストされる。セレクタ122へハイレベルの切替信号S127Fを出力した後、階調コントロール回路127は、電流源回路34をオン状態に制御する。階調コントロール回路127は、たとえば、切替信号S127Fをハイレベルに制御してからクロック信号GTCLKの3~16周期分の後に、電流源回路34をオン状態に制御すればよい。これにより、図10Eに示すように、発光ダイオード13の制御状態は、オフ状態からオン状態へ切り替わる。この時点では既に、複数の発光ダイオード13には、加算値D121に応じた高いアノード電圧VAが印加されている。そのため、図10Fに示すように、複数の発光ダイオード13には、発光ダイオード13の制御状態をオン状態へ切り替えた直後から、電流源回路34に引き込ませる電流Ia、Ib、Icが流れる。電流源回路34をオン状態に制御した後、階調コントロール回路127は、切替信号S127Fをハイレベルからローレベルへ戻す。階調コントロール回路127は、たとえば電流源回路34をオン状態に制御してからクロック信号GTCLKの数周期分の後に、切替信号S127Fをハイレベルからローレベルへ戻せばよい。これにより、セレクタ122は、加算値D121の換わりに制御値D102を選択し、DAコンバータ32へ供給する。DAコンバータ32は、制御値D102に対応するアナログ電圧を生成する。スイッチング式電圧コントローラ125は、アノード電圧VAの検出電圧V65とアナログ電圧Vrefとの電位差に応じたスイッチング動作を実行する。出力段回路126は、制御値D102に応じた電圧までコンデンサ64を充電しようとする。また、コンデンサ64の蓄積電荷は、発光ダイオード13の発光により消費される。これにより、図10Cに示すように、アノード電圧VAは、加算値D121に応じた電圧から、制御値D102に応じた電圧まで降下する。また、図10Dに示すように、カソード電圧VKaもアノード電圧VAとともに降下する。この一連の制御が実行される期間では、図10Eに示すように発光ダイオード13の制御状態がオフ状態からオン状態へ切り替わった後、図10Cおよび図10Dに示すようにアノード電圧VAおよびカソード電圧VKaが瞬時的に低下する。これは、スイッチング式電圧コントローラ125および出力段回路126を有する電圧源回路33がコンデンサ64を充電する電流よりも、複数の発光ダイオード13の突入電流が大きくなるからである。また、スイッチング式電圧コントローラ125および出力段回路126に、制御の応答遅れなどが存在して、瞬時的に不足電流を補うことができないからである。しかしながら、第3実施形態では、発光ダイオード13の制御状態をオフ状態からオン状態へ切り替える前に、図10Dに示すようにカソード電圧VKaを昇圧している。そのため、カソード電圧VKaが一時的に低下したとしても、カソード電圧VKa、VKb、VKcは、電流源回路34の制御端子の電圧V72、V73、V74以下にならない。したがって、図10Fに示すように、発光ダイオード13の制御状態をオフ状態からオン状態へ切り替えた直後から、発光ダイオード13には、電流源回路34が引き込む電流Ia、Ib、Icが流れる。これに対して、たとえば図1の発光ダイオード制御装置10では、カソード電圧VKa、VKb、VKcと電流源回路34の制御端子の電圧V72、V73、V74との電圧差が、必要最小限な電圧差となるように、アノード電圧VAを制御している。そのため、図1の発光ダイオード制御装置10では、発光ダイオード13の制御状態をオフ状態からオン状態へ切り替えた直後に、カソード電圧VKa、VKb、VKcが電流源回路34の制御端子N72、V73、V74の電圧以下まで低下する虞がある。この場合、発光ダイオード13には、電流源回路34に設定した電流Ia、Ib、Icが流れない。以下、これについて詳しく説明する。図11は、図1の発光ダイオード制御装置10での、図10に対応する各部の信号波形の一例を示すタイミングチャートである。図11Aは制御値D102に基づくアノード電圧VAの波形、図11Bはカソード電圧VKaの波形、図11Cは発光ダイオード13a1~13anのオンオフの制御状態を示す波形、図11Dは発光ダイオード13の電流Iaの波形である。図11Aおよび図11Bに示すように、図1の発光ダイオード制御装置10でも、発光ダイオード13がオン状態へ切り替わった直後に、アノード電圧VAおよびカソード電圧VKaが一時的に低下する。しかも、図1の発光ダイオード制御装置10では、一時的に低下したカソード電圧VKaは、電流源回路34の制御端子の電圧V72より低い電圧まで降下してしまう。そのため、図11Dに示すように、発光ダイオード13の制御状態をオフ状態からオン状態へ切り替えたとしても、カソード電圧VKaが電流源回路34の制御端子N72の電圧以上に戻るまでの期間Aでは、発光ダイオード13に設定電流Iaが流れない。その結果、1制御期間当たりでの発光ダイオード13の発光光量は減る。また、発光ダイオード13は所望の輝度で発光できない。以上のように、第3実施形態では、発光ダイオード13をオフ状態からオン状態へ制御するタイミングの前後において、DAコンバータ32へ供給する指令値D35制御値D102と加算値D121との総称。以下、同じ。を一時的に増やし、アノード電圧VAを昇圧している。したがって、第3実施形態では、発光ダイオード13がオフ状態からオン状態へ切り替わっても、カソード電圧VKa、VKb、VKcが電流源回路34の制御端子の電圧V72、V73、V74以下まで低下してしまうことはなく、正しい輝度で発光ダイオード13を発光させることができる。しかも、第3実施形態では、DAコンバータ32へ供給する指令値D35を一時的に上昇することで、発光ダイオード13を正しい輝度で発光させる効果を得ている。そのため、第3実施形態では、たとえばDAコンバータ32へ供給する指令値D35を定常的に上げる必要はない。DAコンバータ32へ供給する定常的な指令値D35は、無駄な電力を効果的に削減できるアノード電圧VAに対応する値とすることができる。また、第3実施形態では、突入電流でも電圧変動がし難くなるように、コンデンサ64の容量を増やす必要もない。そして、第3実施形態では、容量が小さいコンデンサ64を使用して、コストダウンや省スペース化を図れる。また、第3実施形態では、電源側の図示外のコンデンサの容量を下げることができ、また、応答スピードの低い安価な電源12を使用できる。<第4実施形態>図12は、本発明の第4実施形態に係る発光ダイオード制御装置10の要部の概略ブロック図である。図12に示す第4実施形態に係る発光ダイオード制御装置10は、図9の発光ダイオード制御装置10と比べた場合、出力電圧制御部35が、1つの加算器ADDRの換わりに、第1~第xxは自然数までの複数の加算器ADDR121-1~121-ppは自然数を有する点で異なる。加算器ADDR121-1~121-pは、アップダウンカウンタ102の制御値D102に、それぞれに設定された値N、、Npを加算して加算値D1211~D121pを得る。なお、加算器121-1~121-pに設定される値は、すべてが異なっていても、一部が同じでもよい。そして、セレクタ122は、階調コントロール回路127からの切替信号S127Fに応じて、アップダウンカウンタ102の制御値D102、および加算器121-1~121-pの複数の加算値D1211~D121pから1つの値を選択し、DAコンバータ32へ指令値D35として出力する。このような構成の場合、階調コントロール回路127は、たとえば以下のような制御が可能である。たとえば加算器121-1~121-pに対して順番に1ずつ増える値を設定し、図10に示すタイミングチャートにおいて、階調コントロール回路127は、セレクタ122に対して、加算器121-1~121-pを連続的に切り替える切替信号S127Fを出力することができる。これにより、たとえばDAコンバータ32へ供給される指令値D35は、段階的に増加し、また段階的に減少する。そのため、アノード電圧VAは、ゆっくりと増減する。また、アノード電圧VAがランプ波形になり、アノード電圧VAやカソード電圧VKaを変化させる場合にこれらに含まれる高周波成分または高調波成分を抑えることができる。その結果、調整電圧検出回路36、下限電圧検出回路37または異常電圧検出回路111は、カソード電圧VKa、VKb、VKcに高周波成分または高調波成分が含まれて歪んでいたとしても、誤った検出をし難くなる。また、このように指令値D35を時間をかけて段階的に変化させることで、電源側の図示外のコンデンサを小さくできる。電源側のコンデンサとして、応答速度が遅い安価なものを使用することができる。この他にもたとえば、階調コントロール回路127は、たとえば最初の制御期間において、制御値D102にNを加算する加算器121-1をセレクタ122に選択させ、その結果として、カソード電圧VKaが電流源回路34の制御端子N72の電圧を割り込んで、下限電圧検出回路37がハイレベルの検出信号S37を出力した場合には、次の制御期間において、制御値D102に2Nを加算する別の加算器121-2をセレクタ122に選択させることができる。また、階調コントロール回路127は、下限電圧検出回路37により検出されなくなるまで、セレクタ122か選択する加算器を、加算器121-1~121-pの間で切り替えることができる。これにより、発光ダイオード13を周期的に点灯開始させる期間においても、アノード電圧VAは、カソード電圧VKaが電流源回路34の制御端子の電圧V72を割り込まない最低限の電圧になる。その結果、無駄な電力消費を抑えることができる。また、階調コントロール回路127は、たとえばモードに応じて、加算器121-1~121-pを使い分けることができる。以上のように、第4実施形態では、加算器121-1~121-pは、アップダウンカウンタ102が生成した制御値D102に対して、それぞれに予め設定された値を加算し、セレクタ122は、制御値D102および加算値D1211~D121pから1つを選択してDAコンバータ32へ供給する。これにより、セレクタ122がいずれかの加算値D1211~D121pを選択してアノード電圧VAを上げた状態で、階調コントロール回路127は、電流源回路34による発光ダイオード13への電流供給を開始させることができる。したがって、発光ダイオード13の点灯開始時の突入電流によりアノード電圧VAが低下したとしても、カソード電圧VKa~VKcは、電流源回路34の制御端子の電圧V72~V74より低くならない。その結果、第4実施形態では、電流源回路34による発光ダイオード13への電流供給を開始した直後から、発光ダイオード13に電流Ia~Icを流して発光させることができる。<第5実施形態>図13は、本発明の第5実施形態に係る発光ダイオード制御装置10の要部の概略ブロック図である。図13に示す第5実施形態に係る発光ダイオード制御装置10は、図7の発光ダイオード制御装置10と比べた場合、異常電圧検出回路111がデータインタフェイス部41に接続されている点で異なる。図14は、図13中のデータインタフェイス部41の一例を示す概略ブロック図である。データインタフェイス部41は、nビットのシフトレジスタSHIFT_REG131、セレクタSEL132、出力回路133、およびクロックバッファCLK_BUFF134を有する。転送データ入力端子SIN26および転送クロック入力端子SCKIN27は、シフトレジスタ131に接続される。シフトレジスタ131および異常電圧検出回路111は、セレクタ132に接続される。セレクタ132は、出力回路133に接続される。出力回路133は、転送データ出力端子SOUT28に接続される。転送クロック入力端子27は、クロックバッファ134に接続される。クロックバッファ134は、転送クロック出力端子SCKOUT29に接続される。シフトレジスタ131は、qビットのデータを記憶する。なお、qは、自然数であり、たとえば40であればよい。また、シフトレジスタ131は、記憶するqビットのデータの最上位ビットMSBのデータDOFLをセレクタ132へ出力する。また、シフトレジスタ131は、転送クロック入力端子27から転送クロック信号が入力されると、転送データ入力端子26から入力されるデータをラッチする。ラッチ動作後のシフトレジスタ131は、ラッチ動作前に記憶していた複数ビットのデータを下位ビットから上位ビットへビットシフトし、ラッチしたデータを最下位ビットLSBとして記憶する。セレクタ132は、シフトレジスタ131の出力データDOFLと、異常電圧検出回路111の異常電圧検出信号S111の電圧レベルの一方を選択し、出力回路133へ出力する。具体的には、セレクタ132は、異常電圧検出信号S111がローレベルである場合、シフトレジスタ131の出力データDOFLを選択して出力回路133へ出力する。また、セレクタ132は、異常電圧検出信号S111がハイレベルである場合、異常電圧検出信号S111の電圧レベルを選択して出力回路133へ出力する。出力回路133は、転送クロック入力端子27から転送クロック信号が入力されると、セレクタ133の出力データをラッチし、転送データ出力端子28へ出力する。出力回路133の出力データが転送データSOUTになる。そして、異常電圧検出回路111は、いずれかのカソード電圧VKa、VKb、VKcのいずかがたとえば4.0V以上の電圧になると、異常電圧検出信号S111をハイレベルに制御する。それ以外の場合、異常電圧検出回路111は、異常電圧検出信号S111をローレベルに制御する。したがって、異常電圧検出回路111が異常を検出しない通常の状態では、異常電圧検出信号S111はローレベルとなる。この場合、シフトレジスタ131の出力データDOFLが出力回路133へ供給される。出力回路133は、転送クロック信号が入力されると、出力データDOFLをラッチして転送データ出力端子28へ出力する。このため、転送クロック信号の入力によりシフトレジスタ131に記憶されなくなったオーバーフローデータの信号が、転送データ出力端子28から出力される。また、異常電圧検出回路111が異常を検出した場合、異常電圧検出信号S111はハイレベルとなる。この場合、異常電圧検出信号S111の電圧レベルハイレベルが出力回路133へ供給される。出力回路133は、転送クロック信号が入力されると、この電圧レベルハイレベルをラッチして転送データ出力端子28へ出力する。このため、転送データ出力端子28からは、ハイレベルの信号が出力される。図15は、図13の発光ダイオード制御装置10を複数台用いた発光システム1の一例を示すシステム構成図である。図15の発光システム1は、複数の発光ダイオード列14、r台の発光ダイオード制御装置10、コントローラCTRL2、および電源12を有する。複数の発光ダイオード列14により表示部4が形成される。ここで、rは自然数である。なお、表示部4は、たとえばビルの外壁や、建物内の広場などに設置されればよい。表示部4は、RGBRed-Green-Blueによるフルカラー画像などを表示し、メッセージボードなどとして利用できる。発光ダイオード制御装置10には、複数の発光ダイオード列14が接続される。なお、図15とは異なり、たとえば、1つの発光ダイオード列14に対して、複数の発光ダイオード制御装置10を接続してもよい。これにより、1つの発光ダイオード列14に対して複数の発光ダイオード制御装置10から電流を供給して、大電流を流すことができる。この他にもたとえば、1つの発光ダイオード制御装置10のアノード端子23に、他の発光ダイオード制御装置10の発光ダイオード列14のアノードを接続してもよい。コントローラ2およびr台の発光ダイオード制御装置10は、信号ケーブル3により直列に接続される。具体的には、コントローラ2の転送データ出力端子SOUT28および転送クロック出力端子SCKOUT29は、信号ケーブル3により、1台目の発光ダイオード制御装置10の転送データ入力端子SIN26および転送クロック入力端子SCKIN27に接続される。1台目の発光ダイオード制御装置10の転送データ出力端子SOUT28および転送クロック出力端子SCKOUT29は、信号ケーブル3により、2台目の発光ダイオード制御装置10の転送データ入力端子SIN26および転送クロック入力端子SCKIN27に接続される。また、r台目の最後の発光ダイオード制御装置10の転送データ出力端子SOUT28および転送クロック出力端子SCKOUT29は、信号ケーブル3により、コントローラ2の転送データ入力端子26SINおよび転送クロック入力端子SCKIN27に接続される。この接続により、コントローラ2が転送データ出力端子SOUT28からシリアル出力した転送データは、コントローラ2が出力した転送クロック信号SCKに同期して、r台の発光ダイオード制御装置10の間で順番に転送される。具体的には、コントローラ2がシリアル出力した転送データは、1台目の発光ダイオード制御装置10のシフトレジスタ131、2台目の発光ダイオード制御装置10のシフトレジスタ131、、最後のr台目の発光ダイオード制御装置10のシフトレジスタ131で転送されて、コントローラ2へ戻る。そして、発光ダイオード制御装置10のシフトレジスタ131がqビットである場合、q×r個のクロックパルスの後に、コントローラ2がシリアル出力した転送データは、コントローラ2へ戻る。そして、たとえば2台目の発光ダイオード制御装置10において、1つの発光ダイオード列14が外れた場合、または1つの発光ダイオード列14において断線が生じた場合、異常電圧検出回路111の検出信号がハイレベルとなる。2台目の発光ダイオード制御装置10の出力信号SOUTは、ハイレベルに維持される。そのため、コントローラ2へ戻るq×rビットのデータのうち、最初のqビット以降の値は、ハイレベルの値たとえば1へ変更される。したがって、コントローラ2は、自らが転送したq×rビットのデータと、受信したq×rビットのデータとを比較することで、直列に接続されたr台の発光ダイオード制御装置10の2台目に異常が発生したことを容易に認識できる。そのため、コントローラ2は、検出した異常に応じた表示制御などの例外処理などを実行できる。なお、図15では、直列に接続されたr台の発光ダイオード制御装置10のうち、2台目以降の発光ダイオード制御装置10の転送クロック入力端子SCKIN27は、前段の発光ダイオード制御装置10の転送クロック出力端子SCKOUT29に接続されている。この他にもたとえば、図16に示すように、r台のすべての発光ダイオード制御装置10の転送クロック出力端子SCKIN29は、コントローラ2の転送クロック出力端子SCKOUT29に接続されてもよい。さらに他にもたとえば、r台の発光ダイオード制御装置10は、複数台ずつにグループ化され、各グループの1台目の発光ダイオード制御装置10の転送クロック入力端子27が図16のようにコントローラ2の転送クロック出力端子29に接続され、且つ、グループ内の2台目以降の発光ダイオード制御装置10の転送クロック入力端子27が図15のようにグループ内の前段の発光ダイオード制御装置10の転送クロック出力端子29に接続されてもよい。以上のように、第5実施形態の各発光ダイオード制御装置10は、コントローラ2から受信した発光制御データを用いて、発光ダイオード13の発光を制御する。しかも、各発光ダイオード制御装置10は、異常電圧検出回路111が異常発光ダイオード列14の外れや断線を検出した場合、これを示すデータを、データインタフェイス部41から他の発光ダイオード制御装置10およびコントローラ2へ送信する。したがって、各発光ダイオード制御装置10およびコントローラ2は、他の発光ダイオード制御装置10から通知された異常情報に基づいて異常の発生を検知し、任意の異常時シーケンスなどを実行できる。なお、第5実施形態では、図13に示すように異常電圧検出回路111が直接にデータインタフェイス部41に接続されているが、図17に示すように、出力電圧制御部35がデータインタフェイス部41に接続されてもよい。図17の接続の場合、出力電圧制御部35は、たとえば、異常電圧検出回路111の出力をバッファし、そのバッファした信号を、データインタフェイス部41のセレクタ132への信号S35として出力すればよい。これにより、異常電圧検出回路111が異常、たとえば発光ダイオード列14の外れや断線を検出した場合、データインタフェイス部41は、異常を示す信号SOUTを、他の発光ダイオード制御装置10およびコントローラ2へ送信できる。図17に示す接続の場合、この他にもたとえば、出力電圧制御部35は、アップダウンカウンタ102の制御値D102が最大値になったとき、または制御値D102が予め設定された上限値に達したときに、データインタフェイス部41のセレクタ132へ異常検出信号S35を出力してもよい。このようにアップダウンカウンタ102の制御値D102が最大値になった場合、または制御値D102が予め設定された上限値に達した場合に、出力電圧制御部35が異常検出信号S35を生成してデータインタフェイス部41のセレクタ132へ出力することにより、データインタフェイス部41は、すべての発光ダイオード列14に異常が発生している場合でも、その異常を示す信号SOUTを、他の発光ダイオード制御装置10およびコントローラ2へ送信できる。すなわち、出力電圧制御部35は、一部の発光ダイオード列14に異常、たとえば発光ダイオード列14の外れや断線が発生している場合だけでなく、すべての発光ダイオード列14に異常が発生している場合にも異常を検出し、データインタフェイス部41は、その異常を他の発光ダイオード制御装置10およびコントローラ2へ通知できる。<第6実施形態>図18は、図1の発光ダイオード制御装置10を、電源系を中心に書き直した概略ブロック図である。図18の概略ブロック図では、図1の発光ダイオード制御装置10は、集積回路11の各種の信号端子21~29、発光ダイオード列14の数、DAコンバータ32、出力電圧制御部35、調整電圧検出回路36、下限電圧検出回路37、リセット回路44、発振器43などが省略されて描画されている。そして、発光ダイオード制御装置10の電圧源回路33は、スイッチング式電圧コントローラVSW_CTRL125、出力段回路126およびコンデンサ64を有する。データインタフェイス部41は、インプットバッファIN_BUFF141、階調データレジスタGR_REG128、アウトプットバッファOUT_BUFF143を有する。表示タイミング制御部42は、階調コントロール回路GR_CTRL127を有する。また、発光ダイオード制御装置10の電源回路31は、リニアレギュレータLRGTR145を有する。リニアレギュレータ145が生成したレギュレータ電圧Vregは、内部電源電圧Vddとして、データインタフェイス部41、LEDドライバ部144表示タイミング制御部42および電流源回路34、DAコンバータ32、出力電圧制御部35、調整電圧検出回路36、下限電圧検出回路37、リセット回路44、発振器43に供給される。よって、発光ダイオード制御装置10の集積回路11中の電圧源回路33以外の内部回路は、レギュレータ電圧Vregで動作する。このように図18の発光ダイオード制御装置10では、電圧源回路33、データインタフェイス部41およびLEDドライバ部144が1つの集積回路11に集積化されている。そのため、集積回路11中の電圧源回路33以外の内部回路が消費する電力は、下記式4になる。式4において、Pは消費電力、Vccは集積回路11へ供給される電源電圧、Isumは集積回路11中の電圧源回路33以外の内部回路で消費する電流の合計値である。P=Vcc×Isum式4式4において明らかなように、集積回路11中の電圧源回路33以外の内部回路の消費電力は、電源電圧Vccが高いほど大きくなる。そして、集積回路11中の電圧源回路33以外の内部回路がたとえば5Vの電圧で動作可能である場合、それ以上の電圧供給により消費される電力は、無駄に消費される電力である。しかも、無駄に消費される電力は集積回路11の内部で消費され、集積回路11のパッケージが加熱される。その結果、集積回路11内の図示外の保護回路が頻繁に作動する。なお、発光ダイオード制御装置10では、集積回路11の保護回路は、たとえば電圧源回路33の出力段回路126などに、温度センサとともに設けられる。この場合、集積回路11のパッケージが発熱すると、保護回路が作動し、発光ダイオード13に流す電流が制限されることになる。そこで、第6実施形態に係る発光ダイオード制御装置10では、集積回路11中の電圧源回路33以外の内部回路へ供給する電力を、アノード電圧VAから生成する。これにより、第6実施形態では、電力の消費を抑えることができる。図19は、本発明の第6実施形態に係る発光ダイオード制御装置10の要部の概略ブロック図である。図19の発光ダイオード制御装置10は、図18の発光ダイオード制御装置10と比べた場合、切替参照電圧発生回路151、切替コンパレータ152、切替スイッチSW153を有する点で異なる。切替参照電圧発生回路151は、切替コンパレータ152の反転入力端子に接続される。切替コンパレータ152の非反転入力端子には、電圧源回路33が接続される。切替コンパレータ152は、切替スイッチ153に接続される。切替スイッチ153には、電圧源回路33、電源端子21およびリニアレギュレータ145が接続される。切替参照電圧発生回路151は、切替参照電圧V151を発生する。切替参照電圧V151は、リニアレギュレータ145へ供給する電圧を、電圧源回路33のアノード電圧VAと、電源端子21の電源電圧Vccとの間で切り替える判断をするための参照電圧である。このため、切替参照電圧V151は、たとえば集積回路11中の電圧源回路33以外の内部回路が動作に必要とする電圧以上の電圧であればよい。たとえば、切替参照電圧V151は、リニアレギュレータ145が生成する内部電源電圧Vddたとえば7Vと同じであればよい。切替コンパレータ152は、アノード電圧VAと切替参照電圧V151とを比較し、切替スイッチ153へ切替信号S152を出力する。具体的には、切替参照電圧V151よりアノード電圧VAが低い場合、切替信号S152はローレベルとなる。また、切替参照電圧V151よりアノード電圧VAが高い場合、切替信号S152はハイレベルとなる。切替スイッチ153は、切替信号S152に応じて、電圧源回路33および電源端子21の一方を選択してリニアレギュレータ145に接続する。具体的には、切替信号S152がローレベルである場合、切替スイッチ153は電源端子12を選択してリニアレギュレータ145に接続する。この場合、電源電圧Vccがリニアレギュレータ145へ供給される。そして、電源電圧Vccから生成したレギュレータ電圧Vregが、集積回路11中の電圧源回路33以外の内部回路へ供給される。また、切替信号S152がハイレベルである場合、切替スイッチ153は、電圧源回路33を選択してリニアレギュレータ145に接続する。この場合、アノード電圧VAが、リニアレギュレータ145へ供給される。そして、アノード電圧VAから生成したレギュレータ電圧Vregが、集積回路11中の電圧源回路33以外の内部回路へ供給される。次に、第6実施形態に係る発光ダイオード制御装置10の動作を説明する。図19の集積回路11に電源12が接続されると、集積回路11の内部回路は、動作し始める。たとえば電圧源回路33は、電源電圧Vccからアノード電圧VAを生成する。ただし、電圧源回路33はスイッチング動作によりコンデンサ64を充電するので、アノード電圧VAは、電源12が投入されて直ちに所望の電圧になるのではなく、暫く時間が経過してから所望の電圧になる。そのため、電源12投入直後では、アノード電圧VAは、切替参照電圧発生回路151が生成する切替参照電圧V151より低い。そして、切替コンパレータ152はローレベルの出力信号S152を出力する。切替スイッチ153は電源端子21を選択する。その結果、電源電圧Vccがリニアレギュレータ145へ供給される。そして、電源電圧Vccから生成したレギュレータ電圧Vregが、集積回路11中の電圧源回路33以外の内部回路へ供給される。この場合、集積回路11中の電圧源回路33以外の内部回路が消費する電力は、上記式4で計算される電力になる。電源投入から時間が経過すると、コンデンサ64が充電され、アノード電圧VAが上昇する。アノード電圧VAは、切替参照電圧V151より高くなる。これにより、切替コンパレータ152の出力信号S152は、ローレベルからハイレベルへ切り替わる。切替スイッチ153は電圧源回路33を選択する。その結果、電圧源回路33のアノード電圧VAから生成したレギュレータ電圧Vregが、集積回路11中の電圧源回路33以外の内部回路へ供給される。この場合、集積回路11中の電圧源回路33以外の内部回路が消費する電力は、上記式4のVccをアノード電圧VAに置き換えて計算される電力になる。そして、アノード電圧VAは、電源電圧Vccに基づいて電圧源回路33が生成する電圧であり、電源電圧Vccより低い。その結果、第6実施形態では、集積回路11中の電圧源回路33以外の内部回路が消費する電力を抑えることができる。第6実施形態では、無駄な電力消費を削減して、集積回路11全体の消費電力を抑えることができる。しかも、第6実施形態では、消費電力を削減することで、集積回路11のパッケージ温度の上昇を抑え、図示外の保護回路が頻繁に作動しないようにできる。なお、第6実施形態では、切替スイッチ153は、1つのリニアレギュレータ145へ供給する電圧を、電源電圧Vccとアノード電圧VAとの間で切り替えている。この他にもたとえば、切替スイッチ153は、集積回路11中の電圧源回路33以外の内部回路へ供給するレギュレータ電圧を切り替えてもよい。図20は、第6実施形態の変形例に係る発光ダイオード制御装置10の要部の概略ブロック図である。第6実施形態の変形例に係る発光ダイオード制御装置10は、図19の発光ダイオード制御装置10と比べた場合、リニアレギュレータ145の換わりに、起動リニアレギュレータVcc_LRGTR161、および常用リニアレギュレータVA_LRGTR162を有する点で異なる。そして、起動リニアレギュレータ161は、電源端子21に接続される。起動リニアレギュレータ161は、電源電圧Vccに基づいて起動用電源電圧Vreg1を生成する。常用リニアレギュレータ162は、電圧源回路33に接続される。常用リニアレギュレータ162は、アノード電圧VAに基づいて常用電源電圧Vreg2を生成する。なお、起動リニアレギュレータ161および常用リニアレギュレータ162は、同じ電圧レベルのレギュレータ電圧を生成しても、異なる電圧レベルのレギュレータ電圧を生成してもよい。切替スイッチ153は、起動リニアレギュレータ161、常用リニアレギュレータ162、および集積回路11中の電圧源回路33以外の内部回路と接続される。切替スイッチ153は、起動用電源電圧Vreg1および常用電源電圧Vreg2の一方を選択し、集積回路11中の電圧源回路33以外の内部回路へ供給する。図20の発光ダイオード制御装置10において、切替スイッチ153は、起動時に、起動用電源電圧Vreg1を選択し、集積回路11中の電圧源回路33以外の内部回路へ供給する。また、起動してから時間が経過すると、切替スイッチ153は、常用電源電圧Vreg2を選択し、集積回路11中の電圧源回路33以外の内部回路へ供給する。その結果、図20の構成でも、電力消費を削減できる。以上のように、電圧源回路33とともに1つの集積回路11に集積化されたデータインタフェイス部41およびLEDドライバ部144は、集積回路11を起動した後の定常状態では、アノード電圧VAに基づいて生成したレギュレータ電圧で動作する。したがって、データインタフェイス部41およびLEDドライバ部144を、集積回路11を起動した後の定常状態でも、電源電圧Vccに基づいて生成したレギュレータ電圧で動作させ続けた場合と比べて、集積回路11の消費電力を削減できる。<第8実施形態>図21は、本発明の第8実施形態に係る発光ダイオード制御装置10の概略ブロック図である。図21の発光ダイオード制御装置10は、図1の発光ダイオード制御装置10と比べた場合、出力電流Ia~Icの電流値を制御するために、電流レジスタC_REG171、および電流コントローラC_CTRL172が追加されている点で異なる。電流レジスタ171は、データインタフェイス部41に接続される。電流レジスタ171は、データインタフェイス部41が受信したデータを、出力電流Ia~Icの設定値として記憶する。電流レジスタ171は、たとえば7ビット、またはたとえば21ビットのデータを記憶すればよい。電流コントローラ172は、表示タイミング制御部42、電流レジスタ171、および電流源回路34に接続される。電流コントローラ172は、定電流源34a~34cに流れる電流Ia~Icを変更する。そして、表示タイミング制御部42が定電流オンオフ信号S42a~S42cを出力すると、電流源回路34は、定電流源34a~34cを形成する。また、電流コントローラ172は、電流レジスタ171に記憶された値に応じて、定電流源34a~34cに流れる電流Ia~Icを変更する。これにより、第8実施形態では、複数の発光ダイオード13の明るさを、データインタフェイス部41が受信したデータに応じて変更することができる。また、第8実施形態では、複数の発光ダイオード列14a~14cの間で明るさにばらつきがある場合、このばらつきを抑えて明るさを統一することができる。なお、電流レジスタ171が複数個設けられ、その複数の電流レジスタ171の1つをセレクタで選択して電流コントローラ172に接続するようにしてもよい。以上の実施形態は、本発明の好適な実施形態であるが、本発明はこれに限定されるものではなく、種々の変形または変更が可能である。"