主面および裏面を有し、炭化珪素を含む第1導電型の半導体基板と、前記半導体基板の主面上に設けられた、炭化珪素を含む第1導電型の第1エピタキシャル層と、前記第1エピタキシャル層に設けられた第2導電型のボディ領域と、前記ボディ領域に接して設けられた第1導電型の不純物領域と、前記ボディ領域に設けられた第2導電型のコンタクト領域と、前記コンタクト領域に接する第1オーミック電極と、前記ボディ領域の少なくとも一部の上方に設けられたゲート絶縁膜と、前記ゲート絶縁膜上に設けられたゲート電極とを備え、前記コンタクト領域は、前記第1オーミック電極に接する第1領域と、前記第1領域よりも深い位置に配置され、前記ボディ領域に接する第2領域とを含み、前記第1領域および前記第2領域は、深さ方向に、それぞれ少なくとも1つの不純物濃度のピークを有し、前記第1領域における前記少なくとも1つの不純物濃度のピークは、前記第2領域における前記少なくとも1つの不純物濃度のピークよりも高い値であり、前記第2領域の底面は、前記不純物領域の底面より深く、前記ボディ領域の底面よりも浅い位置に設けられている、半導体装置。前記第1領域における前記少なくとも1つのピークの値は6×1020cm3以上2×1021cm3以下である、請求項1に記載の半導体装置。前記第2領域における前記少なくとも1つのピークの値は、5×1019cm3以上2×1021cm3以下である、請求項1または2に記載の半導体装置。前記第2領域における前記少なくとも1つのピークの値は、前記第1領域におけるピークの値の15以下である、請求項1から3のいずれかに記載の半導体装置。前記コンタクト領域における第2導電型の不純物の濃度は、前記第1オーミック電極と接する界面において最も高くなっている、請求項1から4のいずれかに記載の半導体装置。前記第1エピタキシャル層において前記ボディ領域以外の領域はドリフト領域であり、前記ゲート絶縁膜は、前記ボディ領域のうち前記不純物領域と前記ドリフト領域との間に位置する部分の少なくとも一部の上方に設けられている、請求項1から5のいずれかに記載の半導体装置。前記ボディ領域のうち前記不純物領域と前記ドリフト領域との間に位置する部分の少なくとも一部と、前記ゲート絶縁膜との間には、炭化珪素を含む第2エピタキシャル層がさらに設けられている、請求項6に記載の半導体装置。前記ボディ領域のうち前記不純物領域と前記ドリフト領域との間に位置する部分の少なくとも一部は、前記ゲート絶縁膜と接している、請求項6に記載の半導体装置。前記第1オーミック電極は、ニッケルシリサイドまたはチタンシリサイドを含む、請求項1から8のいずれかに記載の半導体装置。前記不純物領域は、前記ボディ領域の任意の深さにおいて、前記コンタクト領域を囲んでいる、請求項1から9のいずれかに記載の半導体装置。主面および裏面を有し、炭化珪素を含む第1導電型の半導体基板を用い、前記半導体基板の主面上に、炭化珪素を含む第1導電型の第1エピタキシャル層を形成する工程aと、前記第1エピタキシャル層に第2導電型のボディ領域を形成する工程bと、前記ボディ領域に接して第1導電型の不純物領域を形成する工程cと、前記ボディ領域内に第2導電型のコンタクト領域を形成する工程dと、前記不純物領域の主面上に接する第1オーミック電極を形成する工程eと、前記ボディ領域のうちの少なくとも一部の上方に、ゲート絶縁膜を形成する工程fと、前記ゲート絶縁膜上にゲート電極を形成する工程gと、前記半導体基板の裏面に第2オーミック電極を形成する工程hとを包含し、前記工程dは、少なくとも1回のイオン注入を行うことにより、第1領域を形成する工程d1と、前記工程d1における前記イオン注入よりも大きなエネルギーで少なくとも1回のイオン注入を行うことにより、第2領域を形成する工程d2とを含み、前記第1領域および前記第2領域は、それぞれ少なくとも1つの不純物濃度のピークを有し、前記第1領域における前記少なくとも1つの不純物濃度は、前記第2領域における前記少なくとも1つの不純物濃度のピークよりも高い値であり、前記第2領域は前記ボディ領域に接し、前記第2領域の底面は、前記不純物領域の底面より深く、前記ボディ領域の底面よりも浅い位置に配置され、前記工程eにおいて、前記第1オーミック電極は前記第1領域と接するように形成される、半導体装置の製造方法。前記工程d1におけるイオン注入のうちの少なくとも1回の注入条件は70keV以上100keV以下、かつ3.6×1015cm2以上6×1016cm2以下である、請求項11に記載の半導体装置の製造方法。前記工程d1におけるイオン注入のうちの少なくとも1回の注入条件は7.2×1015cm2以上である、請求項12に記載の半導体装置の製造方法。前記工程d2におけるイオン注入のうちの少なくとも1回の注入条件は150keV以上200keV以下、かつ2.8×1015cm2以上5×1016cm2以下である、請求項11から13のいずれかに記載の半導体装置の製造方法。前記工程d1における前記イオン注入は、前記工程eにおいて形成する前記第1オーミック電極の厚さと該同一の注入飛程で行う、請求項11から14のいずれかに記載の半導体装置の製造方法。コンタクト領域201は、ボディ領域104と第1オーミック電極122を同電位にする役割を果たす。また、コンタクト領域201内の導電性は十分に確保されている必要があるため、コンタクト領域201の不純物濃度は高いほうが好ましい。そのため、コンタクト領域201は、深さ方向に均一な高い濃度の不純物を含み、コンタクト領域201の底面においてボディ領域104と接触するように設けられる。一般に、炭化珪素層中においては不純物が拡散しにくい。そのため、注入エネルギーの異なる条件で多段のイオン注入を行うことにより、コンタクト領域201の深さ方向に均一な濃度の不純物プロファイルを形成している。しかしながら、コンタクト領域201を形成するために要する時間が長く、イオン注入機への負荷が大きいという課題がある。また、通常、p型炭化珪素へ良好なオーミックコンタクトを形成することは、n型炭化珪素に比べて難しい。これは主なオーミック金属とp型炭化珪素との間に形成される障壁が、オーミック金属とn型炭化珪素との間に形成される障壁に比べて大きいからである。p型炭化珪素へ良好なオーミックコンタクトを形成するためには、オーミック金属がp型炭化珪素へより高濃度で注入される必要がある。しかし、炭化珪素への不純物の固溶には限界がある。また、オーミック金属の拡散を高めるためにアニール温度を高くすると、ウエハの反りが生じる可能性が高くなる。さらに、本願発明者は、アニールによってSiCが蒸発し、消失するなどの新たな課題が生じることを明らかにした。半導体装置1000において、上述した理由等により、第1オーミック電極122とボディ領域104とのコンタクト抵抗が低減できない場合、次のような不具合が生じる。以下、本願発明者が検討した結果について説明する。図11に示す半導体装置1000において、第1オーミック電極122とゲート電極108との間に閾値Vth以下の電圧例えば、0Vが印加される場合オフ状態、JFETJunctionField-EffectTransistor領域60では、ボディ領域104の両側から延びる空乏層が繋がっている。このオフ状態からオン状態へ高速で移行するためには、第1オーミック電極122とゲート電極108との間に電圧が印加されると瞬時に、JFET領域60の空乏層が縮小し、JFET領域60に電流パスが形成されることが必要である。しかし、ボディ領域104へのコンタクト抵抗が大きいと、ボディ領域104の端まで電位が伝わるのが遅く、空乏層の縮小が遅くなる。そのため、半導体装置1000が完全にオン状態になるまで時間がかかる。つまり、図12Aに示すように、ボディ領域104のうち不純物領域103とJFET領域60とに挟まれた領域をゲートとする寄生トランジスタT1が存在するのと等価な構造となり、トランジスタT1のスイッチングに要する時間が半導体装置1000のスイッチングの遅延を引き起こす。一方、図12Bに示すように、第1オーミック電極122とゲート電極108との間に閾値Vthより高い電圧例えば20Vが印加される場合オン状態、ゲート絶縁膜107を介して第2エピタキシャル層105に蓄積型チャネル41が形成され、この蓄積型チャネル41に電子が流れ込む。このとき、ボディ領域104とドリフト領域102との間に形成されている空乏層に蓄積されている電子も利用される。これにより、ボディ領域104の電位がソース電位に近づき、空乏層が縮小することによって、JFET領域60の電流経路が形成され、オン状態となる。このとき、外部抵抗の電圧降下によってドレイン電圧が1Vないし2V程度となるように外部抵抗の値が選択される。ここで、トランジスタをオフした場合は、ソース電圧、ボディウエル電圧共に0Vとなり、ドレイン電圧はほぼ0から2Vとなる。しかしながら、ボディ領域104へのコンタクト抵抗が大きいと、ボディ領域104の端まで電位が伝わるのが遅く、ボディ電位が約2.7V上昇し、ソース、ボディ領域ウエル領域、ドレインの間に形成される寄生バイポーラT2がオンするために電流がドレインからソースへ向って流れることになる。したがって、完全にオフ状態になるまで時間がかかる。また、特許文献5に示される方法では、依然として、コンタクトメタルとの低抵抗のオーミックコンタクトを得ることが困難であった。本願発明者の検討により、その原因は、炭化珪素表面付近に不純物のピークを配置させるために水素エッチング等を行った後に、さらに炭化珪素の表面が後退することにあることがわかった。すなわち、水素エッチング等を行った後の不純物活性化のためのアニール時には炭化珪素が消失し、コンタクトメタルのシリサイド化工程には炭化珪素が消費されるが、特許文献5ではこれらの工程が考慮されていない。本発明はこのような課題に鑑みてなされたものであり、その目的は、ボディ領域へのコンタクト抵抗値の低減を実現し、かつ、イオン注入の処理時間を短縮することができる、高速動作が可能な半導体装置を提供することにある。本発明の半導体装置は、主面および裏面を有し、炭化珪素を含む第1導電型の半導体基板と、前記半導体基板の主面上に設けられた、炭化珪素を含む第1導電型の第1エピタキシャル層と、前記第1エピタキシャル層に設けられた第2導電型のボディ領域と、前記ボディ領域に接して設けられた第1導電型の不純物領域と、前記ボディ領域に設けられた第2導電型のコンタクト領域と、前記コンタクト領域に接する第1オーミック電極と、前記ボディ領域の少なくとも一部の上方に設けられたゲート絶縁膜と、前記ゲート絶縁膜上に設けられたゲート電極とを備え、前記コンタクト領域は、前記第1オーミック電極に接する第1領域と、前記第1領域よりも深い位置に配置され、前記ボディ領域に接する第2領域とを含み、前記第1領域および前記第2領域は、深さ方向に、それぞれ少なくとも1つの不純物濃度のピークを有し、前記第1領域における前記少なくとも1つの不純物濃度のピークは、前記第2領域における前記少なくとも1つの不純物濃度のピークよりも高い値であり、前記第2領域の底面は、前記不純物濃度の底面より深く、前記ボディ領域の底面より浅い位置に設けられている。ある実施形態において、前記第1領域における前記少なくとも1つのピークの値は6×1020cm3以上2×1021cm3以下である。ある実施形態において、前記第2領域における前記少なくとも1つのピークの値は、5×1019cm3以上2×1021cm3以下である。ある実施形態において、前記第2領域における前記少なくとも1つのピークの値は、前記第1領域におけるピークの値の15以下である。ある実施形態において、前記コンタクト領域における第2導電型の不純物の濃度は、前記第1オーミック電極と接する界面において最も高くなっている。ある実施形態において、前記第1エピタキシャル層において前記ボディ領域以外の領域はドリフト領域であり、前記ゲート絶縁膜は、前記ボディ領域のうち前記不純物領域と前記ドリフト領域との間に位置する部分の少なくとも一部の上方に設けられている。ある実施形態において、前記ボディ領域のうち前記不純物領域と前記ドリフト領域との間に位置する部分の少なくとも一部と、前記ゲート絶縁膜との間には、炭化珪素を含む第2エピタキシャル層がさらに設けられている。ある実施形態において、前記ボディ領域のうち前記不純物領域と前記ドリフト領域との間に位置する部分の少なくとも一部は、前記ゲート絶縁膜と接している。ある実施形態において、前記第1オーミック電極は、ニッケルシリサイドまたはチタンシリサイドを含む。ある実施形態において、前記不純物領域は、前記ボディ領域の任意の深さにおいて、前記コンタクト領域を囲んでいる。本発明の半導体装置の製造方法は、主面および裏面を有し、炭化珪素を含む第1導電型の半導体基板を用い、前記半導体基板の主面上に、炭化珪素を含む第1導電型の第1エピタキシャル層を形成する工程aと、前記第1エピタキシャル層に第2導電型のボディ領域を形成する工程bと、前記ボディ領域に接して第1導電型の不純物領域を形成する工程cと、前記ボディ領域内に第2導電型のコンタクト領域を形成する工程dと、前記不純物領域の主面上に接する第1オーミック電極を形成する工程eと、前記ボディ領域のうちの少なくとも一部の上方に、ゲート絶縁膜を形成する工程fと、前記ゲート絶縁膜上にゲート電極を形成する工程gと、前記半導体基板の裏面に第2オーミック電極を形成する工程hとを包含し、前記工程dは、少なくとも1回のイオン注入を行うことにより、第1領域を形成する工程d1と、前記工程d1における前記イオン注入よりも大きなエネルギーで少なくとも1回のイオン注入を行うことにより、第2領域を形成する工程d2とを含み、前記第1領域および前記第2領域は、それぞれ少なくとも1つの不純物濃度のピークを有し、前記第1領域における前記少なくとも1つの不純物濃度は、前記第2領域における前記少なくとも1つの不純物濃度のピークよりも高い値であり、前記第2領域は前記ボディ領域に接し、前記第2領域の底面は、前記不純物領域の底面より深く、前記ボディ領域の底面よりも浅い位置に配置され、前記工程eにおいて、前記第1オーミック電極は前記第1領域と接するように形成される。ある実施形態において、前記工程d1におけるイオン注入のうちの少なくとも1回の注入条件は70keV以上100keV以下、かつ3.6×1015cm2以上6×1016cm2以下である。ある実施形態において、前記工程d1におけるイオン注入のうちの少なくとも1回の注入条件は7.2×1015cm2以上である。ある実施形態において、前記工程d2におけるイオン注入のうちの少なくとも1回の注入条件は150keV以上200keV以下、かつ2.8×1015cm2以上5×1016cm2以下である。ある実施形態において、前記工程d1における前記イオン注入は、前記工程eにおいて形成する前記第1オーミック電極の厚さと該同一の注入飛程で行う。本発明によれば、コンタクト領域において第1オーミック電極と接する位置に配置された第1領域においてコンタクトメタルとの良好なオーミック接続を得ることができる。これにより、ボディ領域へのコンタクト抵抗を低減することができる。したがって、スイッチング動作の遅延を抑制し、高速で動作することが可能な半導体装置を実現することができる。また、コンタクト領域において第1領域よりも深い位置に配置された第2領域の不純物ピークの値を第1領域の不純物ピークの値よりも小さくすることにより、イオン注入工程に要する時間を短縮することができる。これにより、イオン注入機への負荷を低減することができ、量産性を向上させることができる。以下、図面を参照しながら、本発明の実施形態を説明する。以下の図面において、従来の半導体装置の構成要素と実質的に同一の機能を有する構成要素には同一の参照符号を付している。本発明は以下の実施形態に限定されない。また、第1導電型はn型およびp型のいずれであってもよく、この場合、第2導電型はp型またはn型である。図1Aは、本発明による半導体装置の実施形態である半導体装置100の断面構造を模式的に示している。半導体装置100は、主面101aおよび裏面101bを有し、炭化珪素を含む第1導電型の半導体基板101を含む。半導体基板101の主面101a上には、半導体基板101よりも低い不純物濃度を有し、炭化珪素から構成される第1導電型の第1エピタキシャル層120が設けられている。第1エピタキシャル層120には、第2導電型のボディ領域104が設けられており、ボディ領域104内にさらに第1導電型の不純物領域103が設けられている。第1導電型の不純物領域103の不純物濃度は、半導体基板101の不純物濃度よりも高い。第1エピタキシャル層120のうち、ボディ領域104以外の領域は、ドリフト領域102となる。したがって、ドリフト領域102の不純物濃度は半導体基板101の不純物濃度よりも低い。より具体的には、第1エピタキシャル層120の上面120aから所定の深さまでの領域にボディ領域104が設けられており、ボディ領域104内において、上面120aから所定の深さまでの領域に不純物領域103が設けられている。不純物領域103の底部底面103bはボディ領域104の底部の位置よりも浅く、不純物領域103はボディ領域104から突き出してはいない。ボディ領域104および不純物領域103は第1エピタキシャル層120の上面120aにおいて露出している。図1Bはボディ領域104の拡大断面図である。図1Bに示すように、ボディ領域104には、第2導電型のコンタクト領域201が設けられている。コンタクト領域201は、第1オーミック電極122と接する第1領域201aと、第1領域201aよりも深い位置に配置され、ボディ領域104に接する第2領域201bに分けられている。第2領域201bの底面は、不純物領域103の底面103bより深く、ボディ領域104の底面よりも浅い位置に配置されている。すなわち、コンタクト領域201は、ボディ領域104を貫通しておらず、第2領域201bの底面はボディ領域104によって覆われている。図1Cはボディ領域104の平面図である。図1Cに示すように、平面視して、ボディ領域104の内部には不純物領域103が設けられ、不純物領域103の内部にはコンタクト領域201が設けられている。仮にコンタクト領域201がボディ領域104を貫通していれば、ボディ領域104よりも第2導電型不純物の濃度が高いコンタクト領域201とドリフト領域102との間にpn接合が形成される。pn接合が形成される領域の第2導電型不純物の濃度が高いほど接合リーク電流が発生しやすい。本実施形態においては、コンタクト領域201第2の領域201bがドリフト領域102と接しておらず、ボディ領域104とドリフト領域102との間にpn接合が形成される。よって、本実施形態では、接合リーク電流の発生を抑制しつつ、ボディ領域104とコンタクト領域201との接触面積を大きくすることができる。よって、接合リーク電流を抑制しながら、ボディコンタクト抵抗ボディ領域104とコンタクト領域201との間の抵抗値を低減することができる。なお、図1Aから図1Cにおいては、不純物領域103とコンタクト領域201とが接するように設けられているが、不純物領域103とコンタクト領域201とが離間して設けられていてもよい。第1領域201aの少なくとも一部と接するように、第1オーミック電極122が設けられている。図2は、コンタクト領域201における不純物プロファイルを模式的に示すグラフである。図2に示すグラフには、注入深さの小さい順に、3つの不純物プロファイルa~cが示されている。例えば、プロファイルaの不純物は、エネルギー30keVで注入され、プロファイルbの不純物は、エネルギー70keVで注入され、プロファイルcの不純物は、エネルギー150keVで注入されている。図2に示すグラフにおいて、プロファイルa、bのピークの不純物濃度の値は互いにほぼ等しい。実際の半導体装置の製造工程では、コンタクト領域201を形成するための不純物のイオン注入を行った後、アニール工程、シリサイド工程およびエッチング工程を経ることにより、コンタクト領域201の表面からある深さまでの領域が消失し、コンタクト領域201の表面は後退する場合がある。図2のグラフにおいて、横軸の値がゼロの位置は、コンタクト領域201の表面が後退する前のコンタクト領域201の表面の位置に対応している。コンタクト領域201の表面は、例えば、グラフにおける位置Aまで後退する。コンタクト領域201の表面が位置Aまで後退した場合、不純物プロファイルaのピークはコンタクト領域201内に存在しない。コンタクト領域201における第1領域201aには不純物プロファイルbのピークが存在し、コンタクト領域201における第2領域201bには不純物プロファイルcのピークが存在する。図2のグラフに示すように、本実施形態において、第1領域201aに属する不純物プロファイルプロファイルbのピークは、第2領域201bに属する不純物プロファイルプロファイルcのピークよりも高い値である。なお、本実施形態において、同一のエネルギーで複数回の注入を行った場合には、同じ深さにピークを有する複数のプロファイルが形成される。この場合、同じ深さにピークを有する複数のプロファイルの不純物濃度は互いに等しくなくてもよい。例えば、プロファイルbおよびプロファイルcが、それぞれ複数存在する場合には、プロファイルbのピークのそれぞれは、プロファイルcのピークのそれぞれよりも高い値であることが好ましい。なお、コンタクト領域201の後退は位置Aまで起こる必要はなく、後退しなくてもよいし、位置Aよりも浅い位置まで後退してもよいし、位置Aよりも深い位置まで後退してもよい。ただし、コンタクト領域201の後退は、第1領域201aにおいて最も浅い位置に存在する不純物プロファイルaのピーク位置よりも深く、最も深い位置に存在する不純物プロファイルcのピークの位置よりも浅い位置までであることが好ましい。これにより、実際の製造工程において後退量のバラツキが発生したとしても、表面の濃度をほぼ一定に出来るため、コンタクト抵抗のバラツキを抑制することができる。なお、第1領域201aの第2導電型の不純物濃度は、第1オーミック電極122と接する界面において最も高くなっていることが好ましい。図3に、コンタクト領域における第1領域201aの界面のピーク濃度と、第1領域201aと第1オーミック電極との間のコンタクト抵抗との関係を測定した結果を示す。コンタクト抵抗の測定は、ケルビンパターンによって行った。測定の対象となるサンプルとして、コンタクト領域の不純物のピーク濃度がそれぞれ1.8×1019cm3、2×1020cm3、6×1020cm3および1.2×1021cm3である4種のサンプルA、B、CおよびDを形成した。それぞれのサンプルA、B、CおよびDに対して、30keV、70keV、150keVの3段階の注入エネルギーでイオン注入を行った。サンプルAピーク濃度が1.8×1019cm3を形成する際には、注入エネルギー30keVのときの注入量は1.5×1014cm2、注入エネルギー70keVのときの注入量は3.5×1014cm2、注入エネルギー150keVのときの注入量は8.4×1014cm2とした。サンプルBピーク濃度が2×1020cm3を形成する際には、注入エネルギー30keVのときの注入量は5.5×1014cm2、注入エネルギー70keVのときの注入量は1.2×1015cm2、注入エネルギー150keVのときの注入量は5.5×1014cm2とした。サンプルCピーク濃度が6×1020cm3を形成する際には、注入エネルギー30keVのときの注入量が1.65×1014cm2、注入エネルギー70keVのときの注入量が3.6×1015cm2、注入エネルギー150keVのときの注入量は8.4×1014cm2とした。サンプルDピーク濃度が1.2×1021cm3を形成する際には、注入エネルギー30keVのときの注入量が3.3×1015cm2、注入エネルギー70keVのときの注入量は7.2×1015cm2、注入エネルギー150keVのときの注入量は1.68×1016cm2とした。それぞれのサンプルA~Dに対して注入エネルギーの異なる条件で多段のイオン注入を行うことにより、それぞれのサンプルA~Dにおいては、ピークの深さの異なる複数の不純物プロファイルが設けられている。上述の条件でイオン注入を行うことにより、サンプルA~Dのそれぞれにおいては、複数の不純物プロファイルにおけるピークの不純物濃度が、ほぼ等しい値になっている。図3に示すように、サンプルBピーク濃度が2×1020cm3では、コンタクト抵抗が目標の1×103Ωcm2に若干足りていない。サンプルCピーク濃度が6×1020cm3では、ウエハの測定点のうちの大半のコンタクト抵抗が目標値を下回っている。さらにサンプルDピーク濃度が1.2×1021cm3では、ウエハ内の全点のコンタクト抵抗が目標値を下回ることが分かる。本実施形態では、コンタクト領域201における第1領域201aが第1オーミック電極122に接触する。第1領域201aにおいて第1オーミック電極122と接触する部分の不純物濃度は6×1020cm3以上6×1021cm3以下である。なお、コンタクト領域201における不純物濃度は、第1オーミック電極122と接する界面において最も高くなっていることが好ましい。ただし、必ずしもこの条件は満たされている必要はなく、コンタクト領域201において第1オーミック電極122と接する部分の不純物濃度が6×1020cm3以上6×1021cm3以下であればよい。第1領域201aにおける不純物プロファイルのピークも、6×1020cm3以上6×1021cm3以下であることが好ましい。第1領域201aに複数のピークが存在する場合、それぞれのピークの値の平均値は、6×1020cm3以上6×1021cm3以下であることが好ましい。なお、本実施形態の半導体装置100の製造工程では、コンタクト領域201を形成した後にアニール工程、シリサイド化およびエッチング工程を行うため、コンタクト領域201の表面が除去される。この除去される領域の深さをあらかじめ算出し、不純物濃度のピークが、除去される領域の深さ見積もり深さと同程度の位置に存在するように不純物をイオン注入する。これにより、本実施形態の半導体装置の完成品においては、コンタクト領域201のうち第1オーミック電極122と接する界面付近に、不純物濃度のピークを配置させることができる。本実施形態では、コンタクト領域201において第1オーミック電極122と接する部分の不純物濃度が高いため、ボディ領域104へのコンタクト抵抗を低減することができる。従来では、コンタクト領域を多段のイオン注入によって形成する場合には、コンタクト領域内に複数存在する不純物濃度のピーク値がほぼ等しくなるような条件でイオン注入を行っていた。本願発明者の検討によって、コンタクト領域201のうち第1オーミック電極122と接する部分第1領域201aの不純物濃度が高ければ、コンタクト領域201内において第1領域201aよりも深い領域第2領域201bの不純物濃度を高くしなくても、ボディ領域104と第1オーミック電極122との間の抵抗は著しく高くならないことが明らかとなった。本実施形態によると、第2領域201bの不純物濃度を低くすることにより、イオン注入に要する時間を短くできるため、イオン注入機への負担を軽減できると共に、生産性を高めることができる。さらに、本願発明者は、コンタクト領域201をイオン注入によって形成した後のアニーリング工程、シリサイド工程およびエッチング工程等によって、コンタクト領域201の表面が後退する場合があることを見出した。このような後退が生じた場合においてもコンタクト領域201が第1オーミック電極122と接する部分の不純物濃度を高くするために、本実施形態では、第1領域201aを、コンタクト領域201の表面の後退が生じる深さよりも深く形成している。これにより、コンタクト領域201の表面の後退量にかかわらず、確実に、コンタクト領域201が第1オーミック電極122と接する部分の不純物濃度を高くすることができる。たとえば第2領域201bにおいて最も高い不純物濃度不純物濃度のピーク値は、5×1019cm3以上6×1020cm3以下の濃度を持つことが好ましい。第2領域201bに複数のピークが存在する場合、それぞれのピークの値の平均値は、5×1019cm3以上6×1020cm3以下であることが好ましい。第2領域201bがこの濃度を有することにより、第2領域201bを形成する際のイオン注入にかかる時間を少なくすることができるため、イオン注入機への負荷を低減することができる。なお、第2領域201bにおけるピークの値は、第1領域201aにおけるピークの値の15以下であることがさらに好ましい。この場合には、第1領域201aにおいてボディ領域104へのコンタクト抵抗を低く保つことができると共に、第2領域201bを短い時間で形成することができるため、コンタクト抵抗の低減とイオン注入機への負担の軽減とをより効果的に両立することができる。ドリフト領域102のうち隣接するボディ領域104に挟まれた領域は、JFET領域60と呼ばれる。半導体装置100においては、ボディ領域104に設けられた不純物領域103からJFET領域60を経て半導体基板101の裏面101bへと至るパスにおける電流の制御が行われる。このために、半導体装置100は、少なくとも不純物領域103と第1エピタキシャル層120の上面120aに露出したドリフト領域102、つまり、不純物領域103とJFET領域60との間に位置するボディ領域104の一部領域40の上方に設けられたゲート絶縁膜107およびゲート絶縁膜107上に設けられたゲート電極108とを備え、第1オーミック電極122とゲート電極108との間に印加する電圧によって、上述の電流制御を行う。この際、上述したようにボディ領域104の一部領域40の電位を第1オーミック電極122の電位と極めて速く一致させることができる。したがって、第1オーミック電極122とゲート電極108との間に印加する電圧によるスイッチングに対して、遅延を生じることなく半導体装置100を動作させることが可能となる。このような理由から、第1オーミック電極122とゲート電極108との間に印加する電圧による電流制御が可能である限り、半導体装置100は蓄積型チャネルを備えていてもよいし、反転型チャネルを備えていてもよい。図1Aに示す半導体装置100は、不純物領域103およびJFET領域60の間に位置するボディ領域104の一部領域40とゲート絶縁膜107との間に設けられた、炭化珪素を含む第2エピタキシャル層105をさらに備えている。第2エピタキシャル層105は、蓄積型チャネルとして機能する。一般に、注入した不純物を活性化するためには1000°C以上、好ましくは1600°C以上の高温でアニールすることが必要である。しかしながらこの活性化アニールの際に炭化珪素の表面にステップバンチング等が発生し、キャリアの移動度低下を招く。第2エピタキシャル層105を形成することによりステップバンチングの無い平滑な炭化珪素表面を得ることができる。本実施形態の半導体装置が反転型チャネルを有している場合には、第2エピタキシャル層105は設けられていない。この場合、ゲート絶縁膜107は、不純物領域103およびJFET領域60の間に位置するボディ領域104の一部領域40と直接接触している。図1Aに示すように、第2エピタキシャル層105は、不純物領域103およびボディ領域104の一部領域40とそれぞれ電気的に接続されている。第1エピタキシャル層120の上面120aを覆うように層間絶縁膜109が設けられており、層間絶縁膜109にはゲート電極108を露出するコンタクトホール109aおよび第1オーミック電極122を露出するコンタクトホール109bが設けられている。コンタクトホール109a内には配線112が設けられており、配線112はゲート電極108と接触し、電気的に接続している。本実施形態では、配線112とゲート電極108との間に金属シリサイド層123が設けられている。また、コンタクトホール109b内には配線110が設けられており、配線110は第1オーミック電極122と接触し、電気的に接続している。半導体基板101の裏面101bには第2オーミック電極111が設けられている。本実施形態の半導体装置100によれば、コンタクト領域に不純物濃度の高い第1領域201aと比較的濃度の低い第2領域201bを設けることによって、第1オーミック電極122のボディ領域へのコンタクト抵抗値を小さくしつつ、イオン注入機への負荷を低減し、量産性に優れた半導体装置を提供することができる。また、コンタクト抵抗を小さくできるため、ボディ領域104の電位を第1オーミック電極122の電位と極めて速い速度で一致させることができ、ボディ電位変動の遅延を抑制し、半導体装置100のスイッチングスピードの遅延を抑制することが可能となる。また、本実施形態によると、不純物濃度が相対的に高い第1領域201aを設けることにより、不純物の活性化率が低くても十分なキャリア濃度を得ることができる。したがって、不純物を活性化するためのアニール温度を低くすることができる。これにより、ウエハの反りが生じる可能性を低減することができる。本実施形態の半導体装置100は、例えば、SiC半導体から構成されるパワー半導体デバイスであり、高耐圧、大電流、高速動作用に好適に使用される。以下、図1Aに示す構成の具体的な一例を示す。本実施形態の一例において、第1導電型はn型であり、第2導電型はp型である。この場合、第1オーミック電極122はソース電極であり、第2オーミック電極111はドレイン電極である。また、不純物領域103はソース領域である。以下の例において、不純物の濃度は>>-の関係を満たす。半導体基板101は、六方晶系炭化珪素から構成される。半導体基板101の厚さは、例えば、250μm以上350μm以下であり、半導体基板101の不純物濃度は、例えば、8×1018cm3nである。不純物濃度を低く設定する場合には、立方晶系炭化珪素から構成される基板を半導体基板101に用いることもできる。第1エピタキシャル層120は、半導体基板101の主面101a上にエピタキシャル成長によって形成されたSiC層である。第1エピタキシャル層120の厚さは、例えば、4μm~15μmであり、不純物濃度は、例えば、5×1015cm3nである。半導体基板101と第1エピタキシャル層120との間に、別のエピタキシャル層例えば、6×1016cm3の濃度を有するSiC層を設けてもよい。ボディ領域104の厚さ即ち、上面120aからの深さは、例えば、0.5μm以上1.0μm以下であり、ボディ領域104の不純物濃度は、例えば、1.5×1018cm3pである。また、不純物領域103の厚さ即ち、上面120aからの深さは、例えば、0.25μmであり、不純物領域103の不純物濃度は、例えば、5×1019cm3nである。本実施形態において、ボディ領域104の第1オーミック電極122との界面の不純物濃度は、例えば、2×1020cm3pである。JFET領域60の長さ幅は、例えば、3μmである。第2エピタキシャル層105は、第1エピタキシャル層120上にエピタキシャル成長によって形成されたSiC層であり、第2エピタキシャル層105の厚さは、例えば、30nm以上150nm以下である。ボディ領域104の一部領域40の長さ幅は、例えば、0.5μmである。ゲート絶縁膜107は、例えば、SiO2酸化シリコンから構成されている。厚さは、例えば、70nmである。ゲート電極108は、例えば、poly-Siポリシリコンからなり、その厚さは、例えば、500nmである。第1オーミック電極122は、例えば、NiニッケルとSiシリコンとの合金からなり、その厚さは、例えば、70nmである。第1オーミック電極122は、TiチタンおよびSiシリコンの合金によって構成されていてもよい。また、第2オーミック電極111も、例えば、TiチタンおよびSiシリコンの合金もしくはNiニッケルおよびSiシリコンの合金によって構成され、その厚さは、例えば、100nmである。第2オーミック電極111には、半導体装置100をプラスチックパッケージに実装する際のはんだ付けを容易にするために、NiとAgやNiとAuとを堆積してもよい。図4は、第1領域201a、第2領域201bおよびボディ領域104の不純物プロファイルを模式的に示すグラフである。図4においては、第1領域201a、第2領域201bおよびボディ領域104は、多段のイオン注入によって形成されている。したがって、それぞれの領域201aにおける不純物濃度破線は、ほぼ一様な値となる。第1領域201aと第2領域201bとの境界第1領域201aの底面および第2領域201bとボディ領域104との境界第2領域201bの底面においては、他の深さよりも、深さ方向の不純物濃度が急峻に変化している。次に、図5Aから図9Bを参照しながら、本実施形態の半導体装置100の製造方法を説明する。図5Aから図9Bは、本実施形態の製造方法を説明するための工程断面の模式図である。まず、図5Aに示す構造を得るために、以下の工程を行う。半導体基板101として、n型4H-SiC0001基板を用意する。この基板は、例えば、<11-20>方向に8°または4°オフカットされており、n型不純物濃度は1×1018cm3以上5×1019cm3以下である。次いで、半導体基板101の主面101a上に、エピタキシャル成長によって第1エピタキシャル層120を形成する。例えば原料ガスとして、シランSiH4とプロパンC3H8を用い、キャリアガスとして水素H2を、ドーパントガスとして窒素N2ガスを用い、熱CVD法によって第1エピタキシャル層120をエピタキシャル成長させる。第1エピタキシャル層120の厚さは10μm以上であり、不純物濃度は、1×1015cm3~1×1016cm3である。次に、第1エピタキシャル層120の上面120a上に、注入マスク材料を堆積し図示しない、その注入マスク材料の上にフォトレジスト図示しないを形成する。注入マスク材料は、例えば、SiO2酸化シリコンである。酸化シリコンの注入マスク材料は、例えば、シランSiH4およびN2Oガスを用い、200WのパワーでプラズマCVD法によって堆積する。注入マスク材料の厚さは、例えば、0.5μm以上1.0μm以下である。フォトレジスト図示しないは、ボディ領域104およびJFET領域60を規定する位置および寸法を有している。フォトレジストは、例えば、感光性有機膜であり、典型的なフォトリソグラフィー法を用いて形成される。フォトレジストの厚さは、例えば、1.5μm以上2.0μm以下である。フォトレジストをマスクとして、注入マスク材料に対して異方性エッチングを行うことにより、注入マスクパターン72を形成し、その後、フォトレジストを除去する。注入マスク材料のエッチングは、例えば、CF4ガスとCHF3ガスを用いた異方性ドライエッチング法によって行う。フォトレジストは、例えば、酸素プラズマによるアッシングによって除去する。以下、特に説明しない限り、イオン注入のための注入マスクは同様の方法によって形成される。次いで、注入マスクパターン72をマスクとして、Alイオン80を第1エピタキシャル層120に注入することによって、第1エピタキシャル層120の上面120a近傍に、所定の深さを有するボディ領域104を形成する。イオン注入は、例えば、基板の温度を500°Cに保ち、30keVから350keVの範囲の異なるエネルギーで複数回に分けて行う。ボディ領域104の深さは、例えば、0.5μm以上1.0μm以下である。ボディ領域104に挟まれて規定される、第1エピタキシャル層120の上面120a近傍領域がJFET領域60となる。本実施形態のJFET領域60の幅は、例えば、3μmである。また、第1エピタキシャル層120のうち、ボディ領域104が形成されなかった残りの領域がドリフト領域102となる。以上の工程により、図5Aに示す構造が得られる。次に、図5Bに示すように、注入マスクパターン72を覆うように、第1エピタキシャル層120の上面120aに注入マスク材料を堆積する。注入マスク材料は、例えば、poly-Siポリシリコンであり、SiH4を原料ガスとして熱CVD法を行うことによって形成される。注入マスク材料の上に所定のパターンを有するフォトレジスト図示せずを形成した後、注入マスク材料を異方性エッチングすることによって、注入マスクパターン71aおよび71bを形成する。図示した注入マスクパターン71bは、フォトレジストの下方にあるパターンであり、コンタクト領域201を形成する領域に不純物を導入しないために設けられる。注入マスクパターン71aは、注入マスクパターン72のサイドウォールであり、チャネルの幅長さを規定する。異方性エッチングに用いるガスは、例えば、Cl2、O2、HBrなどの混合ガスである。次に、注入マスクパターン72、71a及び71bをマスクとして、第1エピタキシャル層120の上面120aに向かってNイオン窒素イオンまたはPイオンリンイオン82を注入することによって、不純物領域103を形成する。イオン注入は、例えば、基板101の温度を500°Cに保ち、30keVから90keVの範囲の異なるエネルギーで複数回に分けて行う。不純物領域103の深さは、例えば、0.25μmである。次に、図5Cに示すように、注入マスクパターン71a、71bおよび72を除去する。注入マスクパターン71aおよび71bは、例えば、酸化膜であるためHF水溶液で除去し、注入マスクパターン72はポリシリコンであるため、HFとHNO3およびH2O混合液で除去する。その後、注入マスクパターン73を形成する。次に、図6Aに示すように、注入マスクパターン73をマスクとして、ボディ領域104に、AlイオンアルミニウムイオンまたはBイオンボロンイオン84を注入することによって、コンタクト領域201を形成する。このとき、例えば、基板101の温度を500°Cに保ち、30keV、70keV、150keVのそれぞれのエネルギーで注入を行う。このとき、例えば、エネルギー30keV、70keVの注入によって第1領域201aが形成され、エネルギー150keVの注入によって第2領域201bが形成される。例えば、エネルギー30keVのイオン注入は3.3×1015cm2で、エネルギー70keVのイオン注入は7.2×1015cm2で行う。この場合、第1領域201aは、例えば、表面から約70nmの深さで形成される。第1領域201a内には、エネルギー30keVおよび70keVのイオン注入の合計の回数の分だけ、不純物のピークが存在している。この不純物のピークは、6×1020cm3以上6×1021cm3以下の濃度である。なお、第1領域201aの厚さは、例えば70nm以上100nm以下である。第1領域201aを形成するためのイオン注入の条件は上述の条件に限られない。ただし、本実施形態において、第1領域201aを形成するためのイオン注入のうちの少なくとも1回は、エネルギー70keV以上100keV以下、かつドーズ量3.6×1015cm2以上6×1016cm2以下の条件で注入を行うことが好ましい。このイオン注入は、7.2×1015cm2以上のドーズ量で行うことがさらに好ましい。この条件を満たすイオン注入を行えば、たとえ製造工程においてコンタクト領域201の表面が後退しても、半導体装置の完成品において、コンタクト領域201の表面の不純物濃度を6×1020cm3以上6×1021cm3以下の範囲内にすることができる。一方、エネルギー150keVのイオン注入によって、コンタクト領域201のうちの第2領域201bが形成される。例えば、エネルギー150keVのイオン注入は8×1016cm2で行われる。この不純物のピークの濃度は、第1領域201aにおける不純物のピークの濃度よりも低いことが好ましい。具体的には、第2領域201bにおける不純物のピークの平均値は、5×1019cm3以上1×1020cm3以下である。第2領域201bを形成するためのイオン注入の条件は上述の条件に限られない。ただし、本実施形態において、第2領域201bを形成するためのイオン注入のうちの少なくとも1回は、エネルギー150keV以上200keV以下、かつドーズ量2.8×1015cm2以上1×1016cm2以下の条件で行うことが好ましい。この条件を満たすイオン注入を行えば、従来と比較して、イオン注入に必要な時間を短縮することができる。また、コンタクト領域201に必要な深さを確保することができる。なお、図5Aに示される工程においては、ボディ領域104を形成するための複数のイオン注入を、30keVから350keVの範囲の異なる注入エネルギーで行っている。第2の領域201bを形成するためのイオン注入は、典型的には、ボディ領域104を形成するためのイオン注入における最大の注入エネルギーの値よりも小さい値で行う。これにより、第2の領域201bにおける不純物濃度のピークが、ボディ領域104において最も深い位置に配置される不純物濃度のピークよりも浅い位置に配置される。コンタクト領域201における第1領域201aの深さは、後に形成する第1オーミック電極122と接する界面において、不純物濃度が最も高くなるように決定することが好ましい。第1オーミック電極122は、金属と炭化珪素が合金化することによって形成され、この際、金属の厚さと同程度の厚さの炭化珪素が合金化される図9A。なお、この合金化によって、コンタクト領域201の表面は、第1オーミック電極122を形成するための金属の厚さと同程度の厚さだけ後退するおそれがある。例えば、第1オーミック電極122を形成するための金属の厚さが35nmであれば、合金化によってコンタクト領域201の表面は35nm程度後退するおそれがある。この場合、厚さ70nm程度の第1オーミック電極122が形成される。また、この合金化シリサイド化だけではなく、後工程の高温のアニールによっても、コンタクト領域201の表面のSiの消失が生じる場合がある。さらに、後工程のエッチング図6Cおよび図8Aによって、コンタクト領域201の表面が後退するおそれがある。コンタクト領域201の表面の後退が生じる場合、その後退は、例えば、最大で50nmの深さまで起こりうる。コンタクト領域201における第1領域201aの深さは、この除去されるおそれのある深さの最大値より大きくしておくことが好ましい。次に、注入マスクパターン73を除去した後に半導体基板101より正確には、各層第1エピタキシャル層120の各領域を1000°C以上、ここでは1800°Cの温度で活性化アニールする工程の図示は省略する。。次に、図6Bに示すように、第2エピタキシャル層105を形成する。本実施形態における第2エピタキシャル層105はSiCから構成される。例えば、原料ガスとしてシランSiH4およびプロパンC3H8を、キャリアガスとして水素H2を、ドーパントガスとして窒素N2ガスを用いて熱CVD法を行うことにより、第2エピタキシャル層105を形成する。第2エピタキシャル層105の不純物濃度は、例えば、1×1015cm3以上5×1015cm3以下であり、厚さは30nm以上150nm以下である。なお、第2エピタキシャル層105の成長の途中で窒素N2ガスを導入して、第2エピタキシャル層105の一部を高濃度にしてもよい。次に、図6Cに示すように、第2エピタキシャル層105上に、フォトレジスト75を形成した後、フォトレジスト75をマスクとして、第2エピタキシャル層105に対してエッチングを行う。第2エピタキシャル層105のエッチングは、例えば、CF4およびO2の混合ガスを用いたドライエッチングである。次に、図7Aに示すように、フォトレジスト75を除去した後、第2エピタキシャル層105の上にゲート絶縁膜SiO2107を形成し、次いで、ゲート絶縁膜107の上にゲート電極poly-Si108を形成する。その後、そのゲート電極108の上に、フォトレジスト図示せずを形成し、ゲート電極108をエッチングして、フォトレジストを除去する。次に、図7Bに示すように、ゲート電極108および第2エピタキシャル層105を覆うように第1エピタキシャル層120の上に層間絶縁膜109を形成する。層間絶縁膜109は、例えば酸化シリコンSiO2からなり、その厚さは例えば1000nmである。次に、図8Aに示すように、フォトレジスト76をマスクとして、層間絶縁膜109に対してエッチングを行う。層間絶縁膜109のエッチングは、例えば、CHF3とO2の混合ガスを用いたドライエッチングである。次に、図8Bに示すように、フォトレジスト76を除去した後に、コンタクトホール109aおよびコンタクトホール109b内にコンタクト金属チタンTiまたはニッケルNi123aを堆積する。次に、図9Aに示すように、コンタクト金属123aに熱処理を行ってシリサイド化を実行する。次いで、未反応コンタクト金属を除去することによって、コンタクトホール109b内に第1オーミック電極122を形成し、コンタクトホール109a内のゲート電極108上に金属シリサイド層123を形成する。第1オーミック電極122は不純物領域103およびボディ領域104と接触している。この際、ボディ領域104に設けられていたコンタクト領域201はコンタクト金属と合金化し、第1オーミック電極122となる。コンタクト領域201のすべてがコンタクト金属と合金化してもよいし、一部が残っていてもよい。コンタクト金属が例えばTiである場合、Tiを堆積した後に950°Cの熱処理が実行される。また、半導体基板101の裏面101bに金属を堆積し、熱処理を行うことによって第2オーミック電極111が形成される。例えば、Tiを堆積した後に950°Cで熱処理を行うことによって形成される。最後に図9Bに示すように、第1オーミック電極122および金属シリサイド層123と接触するようにコンタクトホール109aおよび109b内に配線112、110をそれぞれ形成することによって半導体装置100が完成する。本発明は、トレンチ型MISFETにも適用することができる。図10は、本実施形態のトレンチ型MISFETの構造を示す断面図である。図10に示すように、本実施形態のトレンチ型MISFETは、第1導電型の炭化珪素基板303と、炭化珪素基板303の主面上に設けられたドリフト層305とを備える。炭化珪素基板303とドリフト層305との間には、これら2つの層の間の不純物濃度を有する炭化珪素バッファ層が設けられていてもよい。ドリフト層305の表層には、第2導電型のボディ領域306が設けられている。ボディ領域306と接して、第1導電型の不純物領域307と、第2導電型のコンタクト領域308とが配置されている。コンタクト領域308は、第1領域308aおよび第2領域308bを有し、図2に示される不純物プロファイルと同様の不純物プロファイルを有する。トレンチ型MISFETを形成する工程においても、コンタクト領域308の表面は後退し得る。具体的には、コンタクトエッチング工程、アニール工程、シリサイド工程等によってコンタクト領域308の表面は後退し得る。この後退する深さは、合計で例えば70nmである。コンタクト領域308を形成する工程において、第1領域308aの深さは、50nm以上に設定することが好ましい。ボディ領域306および不純物領域307は、トレンチ331によって区切られている。トレンチ331は、ボディ領域306および不純物領域307を貫通して設けられ、トレンチ331の底面は、ドリフト層305内に配置されている。コンタクト領域308と、その周囲に位置する不純物領域307との上には、第1オーミック電極313が設けられている。第1オーミック電極313は、例えば、ニッケル、シリコンおよび炭素から構成される合金層またはチタン、シリコンおよび炭素から構成される合金層である。第1オーミック電極313の周囲における不純物領域307の上、およびトレンチ331の表面には、炭化珪素により構成されるチャネルエピタキシャル層309が設けられている。チャネルエピタキシャル層309のうち、ボディ領域306と接する部分は、MISFETのチャネルとして機能する。チャネルエピタキシャル層309の上には、例えばシリコン酸化膜のゲート絶縁膜310が設けられている。ゲート絶縁膜310の上には、例えばポリシリコンのゲート電極311が設けられている。ゲート電極311およびゲート絶縁膜310の上には、例えばシリコン酸化物の層間絶縁膜312が設けられている。第1オーミック電極313および層間絶縁膜312の上には、例えばアルミニウムまたはその合金層のパッド用電極315が設けられている。パッド用電極315の上には、シリコン窒化物を含む絶縁体の保護絶縁膜316が設けられている。炭化珪素基板303の裏面には、裏面電極317が設けられている。裏面電極317は、炭化珪素基板303側から順に、チタン/ニッケル/銀の積層構造を有しており、また、裏面電極317と炭化珪素基板303の裏面の間には、ドレイン電極314が設けられている。ドレイン電極314も、第1オーミック電極313と同様に、例えば、ニッケル、シリコンおよび炭素から構成される合金層またはチタン、シリコンおよび炭素から構成される合金層である。なお、トレンチ型MISFETにおいても、チャネルエピタキシャル層309は必ずしも設けられていなくてもよい。以上、本発明を好適な実施形態により説明してきたが、本発明は上記実施形態に限定されず種々の改変が可能である。特に、上記実施形態では半導体装置は、MISFET構造を備えているが、絶縁ゲートバイポーラトランジスタIGBT構造を備えていてもよい。この場合、不純物領域はエミッタまたはコレクターであり、第1オーミック電極はエミッタ電極またはコレクター電極であり、第2オーミック電極はコレクター電極またはエミッタ電極である。