"信号線の電圧をサンプリングする書込回路と、前記書込回路の出力に応じた電流を前記信号線から生成し、電流駆動型の発光素子に流す駆動回路とを備えた画素回路。前記駆動回路は、ソースまたはドレインが前記信号線に接続されるとともに、ソースおよびドレインのうち前記信号線に非接続の方が前記発光素子に接続され、さらに、ゲートが前記書込回路の出力に接続された駆動トランジスタと、前記駆動トランジスタのゲート-ソース間に接続された第1容量素子とを含む請求項1に記載の画素回路。前記書込回路は、ソースまたはドレインが前記信号線に接続されるとともに、ソースおよびドレインのうち前記信号線に非接続の方が前記駆動トランジスタのゲートに接続され、さらに、ゲートが前記信号線に接続された書込トランジスタと、前記書込トランジスタのソース-ドレイン間に接続された第2容量素子とを含む請求項2に記載の画素回路。前記発光素子は、有機EL素子である請求項1に記載の画素回路。電流駆動型の発光素子と、前記発光素子を駆動する画素回路とを画素ごとに備え、各画素回路は、信号線の電圧をサンプリングする書込回路と、前記書込回路の出力に応じた電流を前記信号線から生成し、前記発光素子に流す駆動回路とを有する表示パネル。電流駆動型の発光素子と、前記発光素子を駆動する画素回路とを画素ごとに有する表示パネルと、前記画素回路を駆動する周辺回路とを備え、各画素回路は、信号線の電圧をサンプリングする書込回路と、前記書込回路の出力に応じた電流を前記信号線から生成し、前記発光素子に流す駆動回路とを有する表示装置。前記駆動回路は、ソースまたはドレインが前記信号線に接続されるとともに、ソースおよびドレインのうち前記信号線に非接続の方が前記発光素子に接続され、さらに、ゲートが前記書込回路の出力に接続された駆動トランジスタと、前記駆動トランジスタのゲート-ソース間に接続された第1容量素子とを含む請求項6に記載の表示装置。前記書込回路は、ソースまたはドレインが前記信号線に接続されるとともに、ソースおよびドレインのうち前記信号線に非接続の方が前記駆動トランジスタのゲートに接続され、さらに、ゲートが前記信号線に接続された書込トランジスタと、前記書込トランジスタのソース-ドレイン間に接続された第2容量素子とを含む請求項7に記載の表示装置。前記周辺回路は、映像信号に対応する信号電圧を前記信号線に印加している間に前記信号線の電圧を前記駆動トランジスタにサンプリングさせ、前記駆動トランジスタによるサンプリングによって得られた電圧を用いて前記駆動トランジスタのゲート-ソース間電圧を補正したのち、映像信号とは無関係な電圧を前記信号線に印加し、前記第1容量素子および前記第2容量素子による容量結合を利用して前記駆動トランジスタをオンさせるとともに前記発光素子を発光させる請求項8に記載の表示装置。表示装置を備え、前記表示装置は、電流駆動型の発光素子と、前記発光素子を駆動する画素回路とを画素ごとに有する表示パネルと、前記画素回路を駆動する周辺回路とを有し、各画素回路は、信号線の電圧をサンプリングする書込回路と、前記書込回路の出力に応じた電流を前記信号線から生成し、前記発光素子に流す駆動回路とを有する電子機器。ところで、アクティブマトリクス方式の表示装置において、各画素回路は、通常、列方向に延在する信号線と、行方向に延在する走査線および電源線とに接続されている。そのため、これらの配線が、今後の高精細化における障害になる可能性がある。本技術はかかる問題点に鑑みてなされたものであり、その第1の目的は、配線数が従来よりも削減された画素回路を提供することにある。また、第2の目的は、上記画素回路を備えた表示パネル、表示装置および電子機器を提供することにある。本技術による画素回路は、信号線の電圧をサンプリングする書込回路と、書込回路の出力に応じた電流を信号線から生成し、電流駆動型の発光素子に流す駆動回路とを備えている。本技術による表示パネルは、電流駆動型の発光素子と、その発光素子を駆動する画素回路とを画素ごとに備えている。各画素回路は、上記の画素回路と同一の構成要素を有している。本技術による表示装置は、上記の表示パネルと、画素回路を駆動する周辺回路とを備えている。本技術による電子機器は、上記の表示装置を備えている。本技術による画素回路、表示パネル、表示装置および電子機器では、書込回路の出力に応じた電流が信号線から生成され、電流駆動型の発光素子に流れる。そのため、駆動回路に電流を供給するための配線を信号線とは別個に設けることなく、書込回路の出力に応じた電流が発光素子に流れる。本技術による画素回路、表示パネル、表示装置および電子機器によれば、駆動回路に電流を供給するための配線を信号線とは別個に設けることなく、書込回路の出力に応じた電流が発光素子に流れるようにしたので、配線数を従来よりも1つ、削減することができる。以下、発明を実施するための形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。1.実施の形態表示装置駆動トランジスタのドレインが信号線に接続されている例2.適用例電子機器上記実施の形態の表示装置が電子機器に適用される例<1.実施の形態>[構成]図1は、本技術による一実施の形態に係る表示装置1の概略構成を表したものである。この表示装置1は、表示パネル10と、表示パネル10を駆動する周辺回路20とを備えている。周辺回路20は、例えば、タイミング生成回路21、映像信号処理回路22、信号線駆動回路23、および走査線駆動回路24を有している。表示パネル10表示パネル10は、複数の画素11が表示パネル10の表示領域10A全面に渡って行方向および列方向に2次元配置されたものである。表示パネル10は、外部から入力された映像信号20Aに基づく画像を、各画素11をアクティブマトリクス駆動することにより表示するものである。各画素11は、例えば、図2に示したように、赤色用のサブピクセル12Rと、緑色用のサブピクセル12Gと、青色用のサブピクセル12Bとを含んでいる。なお、以下では、サブピクセル12R,12G,12Bの総称としてサブピクセル12を用いるものとする。サブピクセル12Rは、例えば、画素回路13と、赤色光を発する有機EL素子14Rとを有している。同様に、サブピクセル12Gは、例えば、画素回路13と、緑色光を発する有機EL素子14Gとを有している。また、サブピクセル12Bは、例えば、画素回路13と、青色光を発する有機EL素子14Bとを有している。なお、以下では、有機EL素子14R,14G,14Bの総称として有機EL素子14を用いるものとする。有機EL素子14は、電流駆動型の発光素子の1つであり、例えば、アノード電極、有機層およびカソード電極が順に積層された構成を有している。画素回路13は、例えば、図2に示したように、駆動トランジスタTr1、書き込みトランジスタTr2、保持容量Csおよび補助容量Csubによって構成されたものであり、2Tr2Cの回路構成となっている。保持容量Csは、第1容量素子の一具体例に相当する。補助容量Csubは、第2容量素子の一具体例に相当する。書き込みトランジスタTr2は、書込回路の一具体例に相当する。駆動トランジスタTr1、保持容量Csおよび補助容量Csubを含む回路は、駆動回路の一具体例に相当する。駆動トランジスタTr1、保持容量Csおよび補助容量Csubを含む回路は、書き込みトランジスタTr2の出力に応じた電流を信号線DTLから生成し、有機EL素子14に流すようになっている。なお、画素回路13は、上述の2Tr2Cの回路構成に、さらに、トランジスタや容量素子を追加した回路構成となっていてもよい。書き込みトランジスタTr2は、後述の信号線DTLの電圧をサンプリングするとともに駆動トランジスタTr1のゲートに書き込むものである。駆動トランジスタTr1は、書き込みトランジスタTr2によって書き込まれた電圧の大きさに応じて有機EL素子14に流れる電流を制御するものである。保持容量Csは、駆動トランジスタTr1のゲート-ソース間に所定の電圧を保持するものである。補助容量Csubは、後述の信号書込み後に、保持容量Csおよび補助容量Csubによる容量結合を利用して駆動トランジスタTr1をオンさせるためのものである。駆動トランジスタTr1および書き込みトランジスタTr2は、例えば、nチャネルMOS型の薄膜トランジスタTFTThinFilmTransistorにより形成されている。なお、TFTの種類は特に限定されるものではなく、例えば、逆スタガー構造ボトムゲート型であってもよいし、スタガー構造トップゲート型であってもよい。また、駆動トランジスタTr1または書き込みトランジスタTr2は、pチャネルMOS型のTFTであってもよい。表示パネル10は、図1、図2に示したように、行方向に延在する複数の走査線WSLと、列方向に延在する複数の信号線DTLとを有している。各信号線DTLは、画素列ごとに対応して設けられており、信号線駆動回路23の出力端図示せずに接続されている。各信号線DTLは、図2に示したように、サブピクセル12ごとに対応して設けられた複数の分枝DTL_R,DTL_G,DTL_Bを有している。分枝DTL_Rは、サブピクセル12Rに対応して設けられており、サブピクセル12Rに赤色用の信号電圧VsigRを供給するためのものである。同様に、分枝DTL_Gは、サブピクセル12Gに対応して設けられており、サブピクセル12Gに緑色用の信号電圧VsigGを供給するためのものである。分枝DTL_Bは、サブピクセル12Bに対応して設けられており、サブピクセル12Bに青色用の信号電圧VsigBを供給するためのものである。分枝DTL_Rは、サブピクセル12R内の書き込みトランジスタTr2のソースまたはドレインに接続されている。同様に、分枝DTL_Gは、サブピクセル12G内の書き込みトランジスタTr2のソースまたはドレインに接続されている。また、分枝DTL_Bは、サブピクセル12B内の書き込みトランジスタTr2のソースまたはドレインに接続されている。分枝DTL_Rにおいて、分枝DTL_R,DTL_G,DTL_Bが互いに接続された接続点Aと、分枝DTL_Rと書き込みトランジスタTr2とが互いに接続された接続点Bとの間には、スイッチング用のトランジスタTr3が挿入されている。同様に、分枝DTL_Gにおいて、接続点Aと、分枝DTL_Gと書き込みトランジスタTr2とが互いに接続された接続点Cとの間には、スイッチング用のトランジスタTr4が挿入されている。また、分枝DTL_Bにおいて、接続点Aと、分枝DTL_Bと書き込みトランジスタTr2とが互いに接続された接続点Dとの間には、スイッチング用のトランジスタTr5が挿入されている。各走査線WSLは、画素行ごとに対応して設けられている。各走査線WSLは、図2に示したように、画素行に含まれる各サブピクセル12内の書き込みトランジスタTr2のゲートに接続されている。各走査線WSLは、後述の走査線駆動回路24の出力端図示せずにも接続されている。書き込みトランジスタTr2のゲートは、走査線WSLに接続されている。書き込みトランジスタTr2のソースまたはドレインが信号線DTLに接続され、書き込みトランジスタTr2のソースおよびドレインのうち信号線DTLに未接続の端子が駆動トランジスタTr1のゲートに接続されている。駆動トランジスタTr1のソースまたはドレインが信号線DTLに接続され、駆動トランジスタTr1のソースおよびドレインのうち信号線DTLに未接続の端子が有機EL素子14のアノードに接続されている。保持容量Csの一端が駆動トランジスタTr1のゲートに接続され、保持容量Csの他端が駆動トランジスタTr1のソースおよびドレインのうち有機EL素子14のアノードに接続された端子に接続されている。補助容量Csubの一端が駆動トランジスタTr1のゲートに接続され、補助容量Csubの他端が駆動トランジスタTr1のソースおよびドレインのうち信号線DTLに接続された端子に接続されている。有機EL素子14のカソードは、グラウンド線GNDに接続されている。グラウンド線GNDは、基準電位例えばグラウンド電位となっている外部回路図示せずと電気的に接続されるものである。周辺回路20次に、周辺回路20内の各回路について、図1を参照して説明する。タイミング生成回路21は、信号線駆動回路23、および走査線駆動回路24が連動して動作するように制御するものである。タイミング生成回路21は、例えば、外部から入力された同期信号20Bに応じて同期して、上述した各回路に対して制御信号21Aを出力するようになっている。タイミング生成回路21は、例えば、映像信号処理回路22、信号線駆動回路23および走査線駆動回路24などと共に、例えば、表示パネル10とは別体の制御回路基板図示せず上に形成されている。映像信号処理回路22は、例えば、外部から入力されたデジタルの映像信号20Aに対して所定の補正を行うようになっている。所定の補正としては、例えば、ガンマ補正や、オーバードライブ補正などが挙げられる。映像信号処理回路22は、さらに、外部から入力された同期信号20Bに応じて同期して、例えば上記の補正をした後の映像信号20Aをアナログに変換して、アナログの信号電圧22Aとして信号線駆動回路23に出力するようになっている。信号線駆動回路23は、映像信号処理回路22から入力された信号電圧22Aを、制御信号21Aの入力に応じて同期して各信号線DTLに出力し、これにより、選択対象の各画素11への書き込みを行うものである。なお、書き込みとは、駆動トランジスタTr1のゲートに所定の電圧を印加することを指している。信号線駆動回路23は、例えば、信号電圧22Aに対応する信号電圧Vsigと、信号電圧22Aとは無関係な一定の電圧Vss,Vddとを出力することが可能となっている。ここで、信号電圧Vsigは、VsigR,VsigG,VsigBを時系列に含む信号電圧である。電圧Vssは、有機EL素子14の閾値電圧よりも低い電圧値一定値である。電圧Vddは、有機EL素子14の閾値電圧よりも高い電圧値一定値である。走査線駆動回路24は、制御信号21Aの入力に応じて同期して、複数の走査線WSLの中から1または複数の走査線WSLに選択パルスを順次印加し、これにより、1または複数の画素行を順次選択するものである。走査線駆動回路24は、例えば、書き込みトランジスタTr2をオンさせるときに印加する電圧Von1と、書き込みトランジスタTr2をオフさせるときに印加する電圧Voff1とを出力することが可能となっている。周辺回路20は、上述のスイッチング用のトランジスタTr3の制御信号SelRをトランジスタTr3のゲートに出力するようになっている。同様に、周辺回路20は、上述のスイッチング用のトランジスタTr4の制御信号SelGをトランジスタTr4のゲートに出力するようになっている。また、周辺回路20は、上述のスイッチング用のトランジスタTr5の制御信号SelBをトランジスタTr5のゲートに出力するようになっている。周辺回路20は、トランジスタTr3,Tr4,Tr5をオンさせるときに印加する電圧Von2と、トランジスタTr3,Tr4,Tr5をオフさせるときに印加する電圧Voff2とを出力するようになっている。動作次に、表示装置1の動作の一例について説明する。図3は、表示装置1を駆動させたときの各種波形の一例を表したものである。図3Aには、走査線WSLに電圧Von1、電圧Voff1が所定のタイミングで印加されている様子が示されている。図3Bには、信号線DTLに電圧Vsig,電圧Vss,電圧Vddが周期的に印加されている様子が示されている。また、図3C~Eには、トランジスタTr3のゲートに制御信号SelRが、トランジスタTr4のゲートに制御信号SelGが、トランジスタTr5のゲートに制御信号SelBが、それぞれ印加されている様子が示されている。図3F~Hには、分枝DTL_R,DTL_G,DTL_Bの電圧VsigR,VsigG,VsigBが時々刻々変化している様子が示されている。図3I,Jには、分枝DTL_Rに接続された駆動トランジスタTr1のゲート電圧Vgおよびソース電圧Vsが時々刻々変化している様子が示されている。Vth補正準備期間まず、Vth補正閾値補正の準備を行う。具体的には、走査線WSLの電圧VwsがVoff1となっており、制御信号SelR,SelG,SelBがVon2となっており、かつ信号線DTLの電圧がVddとなっている時つまり有機EL素子14が発光している時に、信号線駆動回路23が信号線DTLの電圧VdtをVddからVssに下げるT1。すると、ゲート電圧Vgおよびソース電圧VsがVss近傍の値となり、有機EL素子14が消光する。その後、周辺回路20は、制御信号SelR,SelG,SelBをVon2からVoff2に下げるT2。信号書き込みVth補正期間制御信号SelR,SelG,SelBがVoff2となっている時に、信号線駆動回路23は、信号線DTLにVsigVsigR,VsigG,VsigBを印加するT3。周辺回路20は、VsigR,VsigG,VsigBの経時的な変化に同期して、制御信号SelR,SelG,SelBを順次、Von2に上げたのち、Voff2に下げる。これにより、分枝DTL_Rの電圧VsigRがVsigRとなり、分枝DTL_Gの電圧VsigGがVsigGとなり、分枝DTL_Bの電圧VsigBがVsigBとなる。次に、信号線駆動回路23は、映像信号20Aに対応する信号電圧Vsigを信号線DTLに印加している間に、周辺回路20が、信号線DTLの電圧Vdtを駆動トランジスタTr1にサンプリングさせる。その後、周辺回路20は、駆動トランジスタTr1によるサンプリングによって得られた電圧を用いて駆動トランジスタTr1のゲート-ソース間電圧Vgsを補正する。具体的には、信号線駆動回路23は、信号線DTLの電圧VdtをVsigからVddに上げたのち、走査線駆動回路24が走査線WSLの電圧VwsをVoff1からVon1に上げるT4。すると、書き込みトランジスタTr2がオンし、駆動トランジスタTr1のゲートにVsが書き込まれ、駆動トランジスタTr1がオンする。すると、駆動トランジスタTr1に電流が流れ、保持容量Csおよび補助容量Csubに電荷が充電され、駆動トランジスタTr1のソース電圧Vsが上昇する。ソース電圧Vsが上昇して、駆動トランジスタTr1のゲート-ソース間電圧VgsがVth駆動トランジスタTr1の閾値電圧となったところで、駆動トランジスタTr1はオフする。その結果、駆動トランジスタTr1には電流が流れなくなり、ソース電圧Vsの上昇が止まる。発光期間次に、信号線駆動回路23が、映像信号20Aとは無関係な電圧Vddを信号線DTLに印加し、保持容量Csおよび補助容量Csubによる容量結合を利用して駆動トランジスタTr1をオンさせるとともに有機EL素子14を発光させる。具体的には、走査線駆動回路24が走査線WSLの電圧VwsをVon1からVoff1に下げたT5のち、周辺回路20が、制御信号SelR,SelG,SelBをVoff2からVon2に上げるT6。すると、分枝DTL_R,DTL_G,DTL_Bの電圧VsigR,VsigG,VsigBがVddとなり、駆動トランジスタTr1のゲート電圧Vgが、保持容量Csおよび補助容量Csubによる容量結合で上昇する。その結果、駆動トランジスタTr1のゲート-ソース間電圧Vgsが大きく開き、駆動トランジスタTr1がオンするので、駆動トランジスタTr1に電流が流れ、有機EL素子14が所望の輝度で発光する。ところで、分枝DTL_R,DTL_G,DTL_Bの信号電圧VsigR,VsigG,VsigBがVddとなった瞬間に、例えば、図4に拡大して示したように、保持容量Csおよび補助容量Csubによる容量結合により、駆動トランジスタTr1のゲート電圧Vgおよびソース電圧Vsも上昇する。このときのゲート電圧Vg1、ソース電圧Vs1およびゲート-ソース間電圧Vgs1は、図4に示した式で表される。従って、このプロセスで、Vth補正を行うことができる。さらに、ゲート-ソース間電圧Vgs1がVdの関数となっているので、Vdの値によって、駆動トランジスタTr1の電流値を決めることができる。なお、図4中のVdは、Vth補正終了後のゲート電圧である。Csは、保持容量Csの容量であり、Csubは補助容量Csubの容量である。Voledは有機EL素子14の閾値電圧であり、Coledは有機EL素子14の容量成分である。Vcathは有機EL素子14のカソード電圧である。その後は、ソース電圧Vsが駆動トランジスタTr1の電流値と、有機EL素子14のIV特性とに応じた電圧VcathVoledになり、ゲート電圧Vgは容量素子Csを介してブートストラップし、有機EL素子14が発光する。なお、走査線駆動回路24は、例えば、図5に示したように、n行の画素行に対して順次、信号書込みを行った後、各画素行に対してVth補正を一斉に行い、さらに、続けて、発光を一斉に行う。このようにして、表示領域10Aに画像が表示される。効果次に、本実施の形態の表示装置1の効果について説明する。図12は、従来の画素サブピクセル120R,120G,120Bの構成の一例を表したものである。図12に示したように、従来では、各画素回路130は、列方向に延在する信号線DTLと、行方向に延在する走査線WSLおよび電源線DSLとに接続されている。そのため、これらの配線が、今後の高精細化における障害になる可能性がある。一方、本実施の形態では、電源線DSLの代わりに、信号線DTLが駆動トランジスタTr1に接続されている。そのため、信号線DTLDTL_R,DTL_G,DTL_Bの電圧に応じた電流が信号線DTLから生成され、有機EL素子14を流れる。そのため、駆動トランジスタTr1に電流を供給するための配線電源線DSLを信号線DTLとは別個に設けることなく、信号線DTLDTL_R,DTL_G,DTL_Bの電圧に応じた電流を有機EL素子14に流すことができる。従って、本実施の形態では、配線数を従来よりも1つ、削減することができる。また、本実施の形態では、電源線DSLが不要であることから、電源線DSLをスキャンするドライバも不要である。従って、電源線DSLをスキャンするドライバの分だけ製造コストを低減することができる。また、従来、電源線DSLをスキャンするドライバを表示パネル10のフレームに設けていた場合には、電源線DSLをスキャンするドライバがなくなった分だけ、フレームの幅を小さくすることができる。<2.適用例>以下、上記実施の形態で説明した表示装置1の適用例について説明する。上述の表示装置1は、テレビジョン装置、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置あるいはビデオカメラなど、外部から入力された映像信号あるいは内部で生成した映像信号を、映像あるいは映像として表示するあらゆる分野の電子機器の表示装置に適用することが可能である。モジュール上述の表示装置1は、例えば、図6に示したようなモジュールとして、後述する適用例1~5などの種々の電子機器に組み込まれる。このモジュールは、例えば、基板31の一辺に、封止用基板32から露出した領域210を設け、この露出した領域210に、周辺回路20の配線を延長して外部接続端子図示せずを形成したものである。外部接続端子には、信号の入出力のためのフレキシブルプリント配線基板FPC;FlexiblePrintedCircuit220が設けられていてもよい。適用例1図7は、上述の表示装置1が適用されるテレビジョン装置の外観を表したものである。このテレビジョン装置は、例えば、フロントパネル310およびフィルターガラス320を含む映像表示画面部300を有しており、この映像表示画面部300は、上述の表示装置1により構成されている。適用例2図8は、上述の表示装置1が適用されるデジタルカメラの外観を表したものである。このデジタルカメラは、例えば、フラッシュ用の発光部410、表示部420、メニュースイッチ430およびシャッターボタン440を有しており、その表示部420は、上述の表示装置1により構成されている。適用例3図9は、上述の表示装置1が適用されるノート型パーソナルコンピュータの外観を表したものである。このノート型パーソナルコンピュータは、例えば、本体510,文字等の入力操作のためのキーボード520および映像を表示する表示部530を有しており、その表示部530は、上述の表示装置1により構成されている。適用例4図10は、上述の表示装置1が適用されるビデオカメラの外観を表したものである。このビデオカメラは、例えば、本体部610,この本体部610の前方側面に設けられた被写体撮影用のレンズ620,撮影時のスタート/ストップスイッチ630および表示部640を有しており、その表示部640は、上述の表示装置1により構成されている。適用例5図11は、上述の表示装置1が適用される携帯電話機の外観を表したものである。この携帯電話機は、例えば、上側筐体710と下側筐体720とを連結部ヒンジ部730で連結したものであり、ディスプレイ740,サブディスプレイ750,ピクチャーライト760およびカメラ770を有している。そのディスプレイ740またはサブディスプレイ750は、上述の表示装置1により構成されている。以上、実施の形態、変形例および適用例を挙げて本技術を説明したが、本技術は上記実施の形態等に限定されるものではなく、種々変形が可能である。例えば、上記実施の形態等では、上述の表示装置1がアクティブマトリクス型である場合について説明したが、アクティブマトリクス駆動のための画素回路13の構成は上記実施の形態等で説明したものに限られず、必要に応じて容量素子やトランジスタを画素回路13に追加してもよい。その場合、画素回路13の変更に応じて、上述した信号線駆動回路23、走査線駆動回路24のほかに、必要な駆動回路を追加してもよい。また、例えば、上記実施の形態等では、映像信号処理回路22、信号線駆動回路23、走査線駆動回路24の駆動をタイミング生成回路21が制御していたが、他の回路がこれらの駆動を制御するようにしてもよい。また、映像信号処理回路22、信号線駆動回路23、走査線駆動回路24の制御は、ハードウェア回路で行われていてもよいし、ソフトウェアプログラムで行われていてもよい。また、例えば、本技術は以下のような構成を取ることができる。1信号線の電圧をサンプリングする書込回路と、前記書込回路の出力に応じた電流を前記信号線から生成し、電流駆動型の発光素子に流す駆動回路とを備えた画素回路。2前記駆動回路は、ソースまたはドレインが前記信号線に接続されるとともに、ソースおよびドレインのうち前記信号線に非接続の方が前記発光素子に接続され、さらに、ゲートが前記書込回路の出力に接続された駆動トランジスタと、前記駆動トランジスタのゲート-ソース間に接続された第1容量素子とを含む1に記載の画素回路。3前記書込回路は、ソースまたはドレインが前記信号線に接続されるとともに、ソースおよびドレインのうち前記信号線に非接続の方が前記駆動トランジスタのゲートに接続され、さらに、ゲートが前記信号線に接続された書込トランジスタと、前記書込トランジスタのソース-ドレイン間に接続された第2容量素子とを含む1または2に記載の画素回路。4前記発光素子は、有機EL素子である1ないし3のいずれか1つに記載の画素回路。5電流駆動型の発光素子と、前記発光素子を駆動する画素回路とを画素ごとに備え、各画素回路は、信号線の電圧をサンプリングする書込回路と、前記書込回路の出力に応じた電流を前記信号線から生成し、前記発光素子に流す駆動回路とを有する表示パネル。6電流駆動型の発光素子と、前記発光素子を駆動する画素回路とを画素ごとに有する表示パネルと、前記画素回路を駆動する周辺回路とを備え、各画素回路は、信号線の電圧をサンプリングする書込回路と、前記書込回路の出力に応じた電流を前記信号線から生成し、前記発光素子に流す駆動回路とを有する表示装置。7前記駆動回路は、ソースまたはドレインが前記信号線に接続されるとともに、ソースおよびドレインのうち前記信号線に非接続の方が前記発光素子に接続され、さらに、ゲートが前記書込回路の出力に接続された駆動トランジスタと、前記駆動トランジスタのゲート-ソース間に接続された第1容量素子とを含む6に記載の表示装置。8前記書込回路は、ソースまたはドレインが前記信号線に接続されるとともに、ソースおよびドレインのうち前記信号線に非接続の方が前記駆動トランジスタのゲートに接続され、さらに、ゲートが前記信号線に接続された書込トランジスタと、前記書込トランジスタのソース-ドレイン間に接続された第2容量素子とを含む6または7に記載の表示装置。9前記周辺回路は、映像信号に対応する信号電圧を前記信号線に印加している間に前記信号線の電圧を前記駆動トランジスタにサンプリングさせ、前記駆動トランジスタによるサンプリングによって得られた電圧を用いて前記駆動トランジスタのゲート-ソース間電圧を補正したのち、映像信号とは無関係な電圧を前記信号線に印加し、前記第1容量素子および前記第2容量素子による容量結合を利用して前記駆動トランジスタをオンさせるとともに前記発光素子を発光させる8に記載の表示装置。10表示装置を備え、前記表示装置は、電流駆動型の発光素子と、前記発光素子を駆動する画素回路とを画素ごとに有する表示パネルと、前記画素回路を駆動する周辺回路とを有し、各画素回路は、信号線の電圧をサンプリングする書込回路と、前記書込回路の出力に応じた電流を前記信号線から生成し、前記発光素子に流す駆動回路とを有する電子機器。"