画像形成装置を駆動するための第1クロックを逓倍して第2クロックを生成する逓倍手段と、画像形成装置内の印刷部が用いる第3クロックの周波数を保持する第1保持手段と、該逓倍手段の倍率設定を保持する第2保持手段と、該印刷部が対応する分解能を保持する第3保持手段と、微小変倍率を保持する第4保持手段と、該第1保持手段から該第4保持手段に保持された値をもとに、該逓倍手段の倍率を設定する逓倍率制御手段と、該第4保持手段に保持された値を用いて、微小変倍を実施する対象画素であるかを判定する判定手段と、該判定手段の判定結果に応じて、該逓倍手段により生成される第2クロックの計数比較値を切り替えて該第3クロックを生成する生成手段と、該判定手段の判定結果に対応する対象画素の画像データをもとに画素片を生成し、生成した画素片を第3クロックの周期に合わせて挿入する手段とを有することを特徴とする画像形成装置。該逓倍手段は倍率設定としてnm倍の設定が可能であり、前記nおよび/あるいはmの設定に、該第2クロックの周波数と、該第3クロックの周波数を該第3保持手段に保持した分解能分逓倍したクロック周波数との比率、および該第4保持手段に保持した値との掛け合わせを用い、該印刷部の主走査方向を構成する各画素に微小変倍が実施されるように、該第3保持手段に保持した値に準じて倍率を設定することを特徴とする請求項1記載の画像形成装置。該逓倍手段は倍率設定としてnm倍の設定が可能であり、前記nおよび/あるいはmの設定に、該第2クロックの周波数と、該第3クロックの周波数を該第3保持手段に保持した分解能分逓倍したクロック周波数との比率、および該第4保持手段に保持した値との掛け合わせを用い、該印刷部の主走査方向を構成する画素に対し、最も多く微小変倍が実施されるように、該第3保持手段に保持した値に準じて倍率を設定することを特徴とする請求項1記載の画像形成装置。該逓倍手段は倍率設定としてnm倍の設定が可能であり、前記nおよび/あるいはmの設定に、該第2クロックの周波数を該第3保持手段に保持した分解能分、分周したクロック周波数と該第3クロックの周波数との比率、および該第4保持手段に保持した値との掛け合わせを用い、該印刷部の主走査方向を構成する各画素に微小変倍が実施されるように、該第3保持手段に保持した値に準じて倍率を設定することを特徴とする請求項1記載の画像形成装置。該逓倍手段は倍率設定としてnm倍の設定が可能であり、前記nおよび/あるいはmの設定に、該第2クロックの周波数を該第3保持手段に保持した分解能分、分周したクロック周波数と該第3クロックの周波数との比率、および該第4保持手段に保持した値との掛け合わせを用い、該印刷部の主走査方向を構成する画素に対し、最も多く微小変倍が実施されるように、該第3保持手段に保持した値に準じて倍率を設定することを特徴とする請求項1記載の画像形成装置。画像形成装置を駆動するための第1クロックを逓倍して第2クロックを生成する逓倍手段と、画像形成装置内の印刷部が用いる第3クロックの周波数を保持する第1保持手段と、該逓倍手段の倍率設定を保持する第2保持手段と、該印刷部が対応する分解能を保持する第3保持手段と、該印刷部を構成する感光体の主走査方向を複数の領域に分割し、分割領域毎の微小変倍率を保持する第4保持手段と、該第1保持手段から該第4保持手段に保持された値をもとに、該逓倍手段の倍率を設定する逓倍率制御手段と、入力される画像データの主走査方向位置を検出し、前記分割領域のいずれに属するかを判定する第1判定手段と、該第1判定手段による判定結果に応じた該第4保持手段に保持した値を選択する選択手段と、該選択手段の出力値を用いて、微小変倍を実施する対象画素であるかを判定する第2判定手段と、該第2判定手段の判定結果に応じて、該逓倍手段により生成される第2クロックの計数比較値を切り替えて該第3クロックを生成する生成手段と、該第2判定手段の判定結果に対応する画像データをもとに画素片を生成し、生成した画素片を第3クロックの周期に合わせて挿入する手段とを有することを特徴とする画像形成装置。該逓倍手段は倍率設定としてnm倍の設定が可能であり、前記nおよび/あるいはmの設定に、該第2クロックの周波数と、該第3クロックの周波数を該第3保持手段に保持した分解能分逓倍したクロック周波数との比率、および該第4保持手段に保持した値との掛け合わせを用い、該印刷部の主走査方向を構成する各画素に微小変倍が実施されるように、該第3保持手段に保持した値に準じて倍率を設定することを特徴とする請求項6記載の画像形成装置。該逓倍手段は倍率設定としてnm倍の設定が可能であり、前記nおよび/あるいはmの設定に、該第2クロックの周波数と、該第3クロックの周波数を該第3保持手段に保持した分解能分逓倍したクロック周波数との比率、および該第4保持手段に保持した値との掛け合わせを用い、該印刷部の主走査方向を構成する画素に対し、最も多く微小変倍が実施されるように、該第3保持手段に保持した値に準じて倍率を設定することを特徴とする請求項6記載の画像形成装置。該逓倍手段は倍率設定としてnm倍の設定が可能であり、前記nおよび/あるいはmの設定に、該第2クロックの周波数を該第3保持手段に保持した分解能分、分周したクロック周波数と該第3クロックの周波数との比率、および該第4保持手段に保持した値との掛け合わせを用い、該印刷部の主走査方向を構成する各画素に微小変倍が実施されるように、該第3保持手段に保持した値に準じて倍率を設定することを特徴とする請求項6記載の画像形成装置。該逓倍手段は倍率設定としてnm倍の設定が可能であり、前記nおよび/あるいはmの設定に、該第2クロックの周波数を該第3保持手段に保持した分解能分、分周したクロック周波数と該第3クロックの周波数との比率、および該第4保持手段に保持した値との掛け合わせを用い、該印刷部の主走査方向を構成する画素に対し、最も多く微小変倍が実施されるように、該第3保持手段に保持した値に準じて倍率を設定することを特徴とする請求項6記載の画像形成装置。画像形成装置全体を制御する制御手段が画像形成装置の印刷部と、少なくとも印刷部が対応する画素クロック周波数、および/あるいは印刷部が対応する分解能を通信する通信手段とを設け、画像形成装置の印刷部の構成が変わった場合、該第1保持手段から該第4保持手段が保持する情報を変更して、該逓倍手段の逓倍率を設定することを特徴とする請求項1または6記載の画像形成装置。画像形成装置を駆動するための第1クロックを逓倍して第2クロックを生成する逓倍工程と、画像形成装置内の印刷部が用いる第3クロックの周波数を保持する第1保持工程と、該逓倍工程の倍率設定を保持する第2保持工程と、該印刷部が対応する分解能を保持する第3保持工程と、微小変倍率を保持する第4保持工程と、該第1保持工程から該第4保持工程において保持された値をもとに、該逓倍工程の倍率を設定する逓倍率制御工程と、該第4保持工程において保持された値を用いて、微小変倍を実施する対象画素であるかを判定する判定工程と、該判定工程の判定結果に応じて、該逓倍工程により生成される第2クロックの計数比較値を切り替えて該第3クロックを生成する生成工程と、該判定工程の判定結果に対応する対象画素の画像データをもとに画素片を生成し、生成した画素片を第3クロックの周期に合わせて挿入する工程とを有することを特徴とする画像形成方法。画像形成装置を駆動するための第1クロックを逓倍して第2クロックを生成する逓倍工程と、画像形成装置内の印刷部が用いる第3クロックの周波数を保持する第1保持工程と、該逓倍工程の倍率設定を保持する第2保持工程と、該印刷部が対応する分解能を保持する第3保持工程と、該印刷部を構成する感光体の主走査方向を複数の領域に分割し、分割領域毎の微小変倍率を保持する第4保持工程と、該第1保持工程から該第4保持工程において保持された値をもとに、該逓倍工程の倍率を設定する逓倍率制御工程と、入力される画像データの主走査方向位置を検出し、前記分割領域のいずれに属するかを判定する第1判定工程と、該第1判定工程による判定結果に応じた該第4保持工程において保持した値を選択する選択工程と、該選択工程の出力値を用いて、微小変倍を実施する対象画素であるかを判定する第2判定工程と、該第2判定工程の判定結果に応じて、該逓倍工程により生成される第2クロックの計数比較値を切り替えて該第3クロックを生成する生成工程と、該第2判定工程の判定結果に対応する画像データをもとに画素片を生成し、生成した画素片を第3クロックの周期に合わせて挿入する工程とを有することを特徴とする画像形成方法。請求項12または13記載の画像形成方法をコンピュータに実行させるプログラムを記憶する記憶媒体。しかしながら、特許文献1による画素クロック発生器、あるいは画像形成装置においては、電子写真方式の印刷部に出力する画素クロックの選択に用いる選択信号を、主走査方向画素数分所持する必要がある。所持するためのメモリあるいは、それに準ずる保持部の構成は、回路規模を増大させ、コストアップの要因となる。また、常時3種類の画素クロックを生成するため、画像形成装置の放射ノイズレベルを高める可能性がある。更に、画素クロック生成に使用する基準クロックの周波数は、画像形成装置を構成する電子写真方式の印刷部に準ずるものであるため、転送元である画像データを処理する画像処理部を制御するクロック周波数と異なる可能性がある。この場合、画像形成装置を構成するために必要となる発振子、あるいは発振器が少なくとも2種必要となり、コストアップの要因となる。上述の課題を解決するため、本発明は、画像形成装置を駆動するための第1クロックを逓倍して第2クロックを生成する逓倍手段と、画像形成装置内の印刷部が用いる第3クロックの周波数を保持する第1保持手段と、逓倍手段の倍率設定を保持する第2保持手段と、印刷部が対応する分解能を保持する第3保持手段と、微小変倍率を保持する第4保持手段と、第1保持手段から第4保持手段に保持された値をもとに、逓倍手段の倍率を設定する逓倍率制御手段と、第4保持手段に保持された値を用いて、微小変倍を実施する対象画素であるかを判定する判定手段と、判定手段の判定結果に応じて、逓倍手段により生成される第2クロックの計数比較値を切り替えて第3クロックを生成する生成手段と、判定手段の判定結果に対応する対象画素の画像データをもとに画素片を生成し、生成した画素片を第3クロックの周期に合わせて挿入する手段とを有する画像形成装置を提供する。本発明によれば、単一、且つ固定のシステムクロック入力から、画像形成装置の印刷部の画素クロックを生成する場合において、出力画像品位を向上させることが出来る。具体的な制御としては、PLLの逓倍率を、印刷部が対応する分解能に応じた倍率近傍の高周波クロックとなるように設定し、主走査方向を構成する各画素に微小変倍が実施されるように制御する。この制御により、主走査方向に微小な画素単位でずれることがなくなり、また、副走査方向に微小なずれが生じることがなくなる。また、単一のシステムクロックにより印刷部の画素クロックを生成しているため、印刷部固有のクロックを構成することがなくなる。これにより、実装面積を抑え、装置の小型化を達成することが出来る。また、部品数を減らせることによるコスト低減も実現出来る。以下、本発明を実施するための最良の形態について図面を用いて説明する。<第1実施例>図1は、本発明の画像形成装置の構成を示す図である。同図において、100は画像形成装置全体を制御するCPUCentralProcessingUnit、101はCPU100の動作プログラムおよび参照するテーブル等を保持するROMReadOnlyMemoryである。102はCPU100あるいは、後述する画像形成装置内部のモジュールのワークメモリであるRAMRandomAccessMemoryである。なお、CPU100の動作プログラムをROM101ではなくRAM102に保持しておく構成でも良い。103は、本発明の画像形成装置におけるシステムバス、104は画像形成装置に入力される画像データである。画像データ104は、図示しない画像読取装置等から入力される画像データ、あるいは、画像形成装置内部のリッピング処理による画像データ等となる。105は、画像処理部であり、例えば画像データ104が画像読取装置により出力されるRGBの輝度データである場合、輝度濃度変換処理部やN値化処理部等により構成される。なお、画像処理部105は、後述する画素クロック110に同期して動作する。106は発振子あるいは発振器であり、本発明の画像形成装置、あるいは本発明の画像形成装置を含む複合機等システムの装置を駆動するために必要となるクロック第1クロックを出力する。107は、発振子106によって発振出力されるクロックであり、複合機がUSBUniversalSerialBus等の標準インターフェースを備える場合、実装する発振子106の周波数は限定される。例えば、前記USBの場合、クロック107の周波数は、標準インターフェース用の周波数である48MHzのクロックを生成可能な発振周波数となる。108は画素クロック発生部であり、画像形成装置における画像出力部111に供給する高周波クロック第2クロック109、および画像データを画素単位でハンドリングするための画素クロック第3クロック110を出力する。なお、画像出力部111は電子写真方式の印刷部を含み、画像処理部105から転送される画像データを画素クロック発生部108から出力される画素クロック110および高周波クロック109を用いて制御する。112はPLLPhaseLockedLoopであり、発振子106が出力するクロック107をCPU100の駆動周波数に逓倍する。113はPLL112によって逓倍されたクロックであり、通常、非常に高周波のものとなる。次に画像処理部105の内部構成を説明する。図3は画像処理部105の構成例を示す図である。同図において、301は輝度濃度変換部であり、画像データ104として入力される輝度の画像データRGBを印刷出力するための濃度信号CMYKに変換する。302は、N値化処理部であり、輝度濃度変換部301の出力に対して、N値化処理を行う。Nの値は後段の電子写真方式の印刷部のインターフェースに依存する。例えば、印刷部のインターフェースが16ビットのデータを受けることが可能な場合、N値化処理部302は、輝度濃度変換部301の出力を4ビット16レベルの信号に変換する。変換は、ディザ処理、誤差拡散処理等を用いる。303は、N値化処理部302によりN値化されたデータを、印刷部に出力する形式に変換するLUTLookUpTableである。図4に16値化されたデータを印刷部に出力する形式に変換するテーブルの一例を示す。図4において、入力値はN値化処理部の出力に対応し、1の数が多いほど濃度が高いことを示す。したがって、濃度の最小値は入力値b’0000であり、濃度の最大値は入力値b’1111である。出力値は、後段の印刷部への出力データを示し、入力値同様、1の数が多いほど濃度が高いことを示す。例えば、入力値がb’1000の場合、LUT303は、出力として、16ビットの出力x’00FFb’0000000011111111に変換出力する。これは1の数が8であるため、印刷後画素の濃度レベルとしては816を示すこととなる。なお、この変換後の出力値は、画像データ104が転送されるクロック周波数よりも高い周波数で転送される。上記例の場合、原則的には、画像データ104が転送されるクロックの16倍の高周波クロックで出力値を1ビットずつ出力する形態となる。転送される順序は印刷部として表現したい形態に準ずる。図4に示す出力値を下位ビットから転送する場合、16ビットの出力値x’00FFは1が8回出力された後、0が8回出力される形となるため、印刷部による表現は左成長の形態となる。逆に上位ビットから転送する場合、0が8回出力された後、1が8回出力されるため、右成長の形態となる。なお、図4に示すテーブルは一例であり、中央から1の数が多くなるような中央成長の形態もある。次に画像出力部111の構成を説明する。図5は、電子写真方式の印刷部の構成を示す図である。図5において、501はレーザービーム照射口、502は回転多面鏡以下、ポリゴンミラーと称する、503はfθレンズ、504は感光体である。レーザービーム照射口501から照射されたレーザービームは、ポリゴンミラー502によって反射され、fθレンズ503を介して感光体504に到達する。fθレンズ503により、反射されるレーザー光を等速角度で感光体に到達するよう調整するが、主走査方向の画像データの露光は入力データに対して、等長で再現はされない。図5において、印刷することが可能な主走査方向の長さを符号505とし、4つの領域に分割すると、理想的には符号506で示す長さは、符号505の14となる。しかし、fθレンズ503によって、レーザー光を厳密に等速で感光体504に到達させることが出来ないため、実際には4つの領域毎に長さが異なる。図5においては、符号507、および符号508は等長である符号506よりも短くなり、符号509、および符号510は符号506より長くなる。感光体504に露光される画像データは、主走査方向の各領域で等長でなければ、画像出力部111による印刷出力において歪んだものとなるため、領域毎に微小変倍を実施する。一般的には、領域毎の微小変倍率に応じて、画素片の挿入、あるいは抜き出しを実施して等長となるように制御する。次に本発明の最も特徴的な画素クロック発生部108に関して説明する。図2は、画素クロック発生部108の内部構成を示す図である。なお、図2において、図1と同じ要素に関しては、同一符号を付与している。画素クロック発生部108は、本発明の画像形成装置、あるいは画像形成装置を含む印刷部の駆動の元となる発振子106の出力であるクロック107から、高周波クロック109および画素クロック110を出力する。200は、PLLであり、入力されるクロック107の周波数を逓倍することで高周波クロック109を出力する。本発明は、画像形成装置の駆動に関するクロックが単一であっても、画像出力部111に構成される電子写真方式の印刷部が如何なる周波数のクロックであっても対応可能とすることが特徴である。したがって、PLL200に設定可能な逓倍率は自由度が高いことが望ましい。これは、本発明においては、クロック107を逓倍して出力する高周波クロック109を電子写真方式の印刷部固有の高周波クロックよりも高周波とすることで、画素片挿入による補正を実施出来るようにするためである。電子写真方式の印刷部固有の高周波クロックは、印刷部が所望する画素クロックを分解能分逓倍したものにより求められる。このように生成した高周波クロック109を用い、補正の手段として、画素片抜き出しを除き、画素片挿入のみで行えるようにすることが重要となる。具体例を述べる。PLL200の逓倍率の設定としてn倍しか許容していない場合、クロック107を電子写真方式の印刷部固有の高周波クロックに近づける設定が限定されてしまう。例えば、クロック107の周波数が48MHz、電子写真方式の印刷部固有の高周波クロック109が500MHzだとする。この場合、印刷部固有の高周波クロック109よりも高周波で、且つ、周波数近傍の高周波クロックを生成するnの値としては、1111逓倍によって生成すべき高周波クロックは528MHzのみとなる。これに対し、PLL200の逓倍率として、nm倍が設定可能な場合、上記例に適応可能なmあるいはnの設定は非常に多岐に渡る。例えばn198、m19とすれば、倍率として1042倍の設定が可能となり、生成される高周波クロック109は50016MHzとなる。また、この近傍の設定として、n188、m18での1044倍50112MHz、n199、m19での1047倍50256MHz等がある。なお、前記nとmの組み合わせは一例であり、PLL200の設定倍率がnm対応であれば、500MHz近傍の周波数は他の設定でも多種多様に生成することが可能である。201は、画素クロック出力部であり、PLL200が出力する高周波クロック109を元に生成する。図6に、画像出力部111が16ビットの画像データを受けることが出来る場合の例を示す。説明を簡易化するため、高周波クロック109は、発振子106が出力するクロック107を10逓倍したものとする。この場合、画素クロック出力部201が出力する画素クロック110は、受け取った16ビットの画素データを1ビットずつ出力するため、高周波クロック109の16周期分以下、分解能16と称するとなる。また、図示しないが、画像処理部105が出力する画像データが5ビットである場合、画像出力部111が出力する画素クロック110の周期は、高周波クロック109の32周期分以下、分解能32と称するとなる。202は、画像形成装置、あるいは画像形成装置を含む複合機の印刷部固有の画素クロック周波数を保持するエンジン画素クロック周波数保持部第1保持手段である。203は、PLL200に設定することが可能な倍率設定形式を保持するPLL倍率対応保持部第2保持手段であり、例えば、PLL200がnm倍の設定が可能な場合は、mおよびnの値を保持することが可能な構成とする。204は画像形成装置の印刷部のインターフェースとして対応する分解能を保持する画素片分解能保持部第3保持手段である。205は、画像形成装置の印刷部において、感光体を主走査方向に分割した、分割領域毎の微小変倍率を保持する微小変倍率保持部第4保持手段である。なお、上記各保持部は、CPU100により設定可能とする。つまり、画像形成装置として構成する画像出力部111の印刷部が変わった場合でも、前記各保持部の値を印刷部に合わせて設定することで、任意の印刷部に対応可能な構成とする。具体的には、画素片分解能保持部204の設定は分解能16、あるいは分解能32に限定されるものではなく、印刷部に合わせて多種の分解能が設定可能出来るものとする。更に、微小変倍率保持部205に関しても、保持する領域数は図5に示した4に限定されるものではなく、任意の数が設定出来るものとする。206はエンジン画素クロック周波数保持部202、PLL倍率対応保持部203、画素片分解能保持部204、および微小変倍率保持部205に保持された情報をもとに、PLL200の倍率を制御する逓倍率制御部である。なお、逓倍率制御部206がPLL200に対して設定する倍率の詳細に関しては後述する。207は計数部であり、画素クロック出力部201が出力する画素クロック110をもとに計数制御する。208は、領域制御部であり、微小変倍率保持部205に保持された情報、および画素クロック出力部201が出力する画素クロック110により領域を判別し、計数部207に対する制御を行う。なお、逓倍率制御部206がPLL200に対して設定する倍率の詳細、計数制御の詳細構成、計数部207の制御の詳細に関しては後述する。画素片挿入による主走査長の補正に関して別図を用いて更に説明する。図7は画素片挿入による補正前のPLL200出力高周波クロック109、画素クロック出力部201出力画素クロック110と、画像出力部111に構成した印刷部固有の画素クロック周波数の関係を示すものである。分解能16とすると、画素クロック110は、高周波クロック109の16周期分となる。画像出力部111が印刷部に出力する画像データを黒0xFFFF、白0x0000交互とすると、図7に示すように、画素サイクルA1の16周期で黒データを出力し、画素サイクルA2の16周期で白データを出力することとなる。なお、画素サイクルA1と画素サイクルA2の周期は同一である。画素クロック110は、発振子106の出力であるクロック107の逓倍高周波クロック109をもとに生成されているため、画像出力部111の印刷部固有の画素クロック周期とは一致しない。したがって、画像出力部111の印刷部固有の画素クロック周期画素サイクルB1、あるいは画素サイクルB2と画素クロック出力部111が出力する画素クロック110の周期には差分が発生する。例えば、画素クロック110の周期と画像出力部111の印刷部固有の画素クロック周期に画素クロック110を生成する高周波クロック109の半周期分のずれがあったとする。この場合、画素クロック110の2周期分で、高周波クロック109の1周期分ずれが生じることとなる図7のD。画素片挿入による補正は、図7のDの差分を補正するものである。補正後の画素クロック110、および印刷部に出力する出力画像データの関係を図8に示す。なお、図8における前提条件は図7と同一であり、画像クロック110の周期と印刷部に求められる画素クロックの周期には、高周波クロック109の半周期分のずれがあるものとする。この場合、画素クロック110の2周期で、高周波クロック109の1周期分図7のDのずれが発生するため、周期差が発生する画素サイクルA2において、画素片挿入による補正を行う。したがって、本来、画素クロック110の画素サイクルA2位置に相当する周期は、高周波クロック109の1サイクル分長くなる画素サイクルA2’。高周波クロック109を1サイクル分延ばした部分の出力画像データは、その画素クロック110の周期で出力すべき画像データをもとに生成する。図8においては、画素サイクルA2位置で出力する画像データは白0x0000であるため、1サイクル延ばした高周波クロック109の位置では0を転送する。なお、画素片挿入の高周波クロック109の延ばした部分で転送する画像データの選定には多くの方法がある。延ばすべき高周波クロックサイクルの1サイクル前で出力した画像データを用いても良いし、画素クロックサイクル中の所定の高周波クロック109転送サイクルで出力する画像データを用いても良い。本発明の特徴は、画像形成装置に入力される単一のクロッククロック107を逓倍して得られる高周波クロック109の周期を基準とし、画素片挿入の手法を用いて、印刷部固有の画素クロックの周期に合わせることにある。画素片の挿入率は、PLL200によって生成する高周波クロック109の周期と印刷部固有の画素クロック周期を分解能分逓倍した周期の比率、および感光体504を分割した分割領域毎の微小変倍率によって求まる。感光体504を分割した分割領域毎の画素片挿入数は、分割領域の画素数と微小変倍率、および印刷部の分解能により定義される[式、式、式]。分割領域の画素片数分割領域に相当する画素数×分解能式分割領域の画素片挿入後の総画素片数分割領域の画素片数×分割領域微小変倍率式分割領域の画素片挿入数分割領域の画素片挿入後の総画素片数分割領域の画素片数式例えば、符号507で示した領域に相当する画素数が500画素、分割領域の微小変倍率が1012倍、分解能が16であった場合、挿入する画素片数は、~式により、分割領域の画素片数=500×16=8000分割領域の画素片挿入後の総画素片数=8000×1012=8096分割領域の画素片挿入数8096-800096となる。つまり、500画素中の96画素に画素片を挿入するように制御することが求められる。これに対し、単一のクロックを逓倍して得られる高周波クロック109の周波数と印刷部の画素クロックを分解能分逓倍した周波数の比率が掛け合わされる。例えば、高周波クロック109の周波数が512MHz、印刷部の画素クロックを分解能分逓倍した周波数が、500MHzである場合、その比率は式で求まる。高周波クロック109の周波数÷印刷部の画素クロックを分解能分逓倍した周波数式4式に周波数を当てはめると、512÷5001024倍となる。つまり、上記例の場合、最終的な画素片挿入数は、分割領域の画素片挿入数×高周波周波数比=96×1024983となる。したがって、分割領域を構成する画素数:500画素中に98、ないしは99の画素片を挿入することで、fθレンズ503により補正しきれない主走査方向の歪みが補正される[挿入率は51画素で10の画素片を挿入]。分割領域の各挿入率に応じ、算出される画素片を挿入することで、fθレンズ503で補正しきれない主走査方向の歪みは補正されるが、印刷出力される画像データが高品質となるとは限らない。また、PLL200によって生成する高周波クロック109の周波数を、画像形成装置の印刷部に依存する画素クロックの分解能分逓倍した周波数に近づければ良いというものでもない。以下、別図を参照して、詳細に説明する。図9は、1つの分割領域の主走査方向の固定画素位置に画素片を挿入した場合を示したものである。図9においては、奇数ラインは黒画素、白画素の順で出力され、偶数ラインは白画素、黒画素の順で出力される場合の例を示している。また、画素片挿入対象を破線で囲むものとし、ライン0においては先頭から3画素目が画素片挿入対象であることを示している。この場合印刷出力される画像データは、主走査方向の同一画素位置に、画素片が挿入されることになり、周期的な画素片の挿入がテクスチャとなって目立つ。常に同一の主走査方向画素位置に画素片が挿入されないようにするため、ライン毎に画素片挿入の主走査位置を変更することが考えられる。例えば、乱数により、画素片挿入される主走査方向位置を副走査方向に連続としないように制御する。この場合の例を図10に示す。図10において、出力する画像データは図9と同じであり、奇数ラインは黒画素、白画素の順で出力され、偶数ラインは白画素、黒画素の順で出力される。各ラインの画素片挿入位置は乱数で制御されるものとし、図10においては、その結果として、破線で囲んだ画素が画素片挿入位置であることを示している。したがって、ライン0に関しては、先頭から3画素目が画素片挿入位置となる。3画素目で出力するべき画素データは黒データであるため、画素片挿入位置においては、黒の画素片を挿入している。ライン1に関しては、2画素目が画素片挿入位置であることを示している。2画素目で出力するべき画素データは黒データであるため、画素片挿入位置においては、黒の画素片を挿入している。また、この結果として、次の白の画素データが、1分解能分116画素片分、主走査方向にずれて出力される。ライン2に関しては、1画素目が画素片挿入位置であることを示している。1画素目で出力するべき画素データも黒データであるため、画素片挿入位置においては、黒の画素片を挿入している。また、この結果として、次以降の白の画素データ、および黒の画素データが1分解能分:116画素片分ずれて出力される。この手法をとった場合、主走査方向の所定位置に画素片挿入位置が集中することはなくなるが、別の問題が発生する。注目すべきポイントは、P0、P1、およびP2である。例えば、P0に着目すると、ライン1の黒の画素片と、ライン2の黒の画素片が副走査方向に連続して再現されてしまう。また、P1においては、ライン0の黒の画素片、ライン1の黒の画素片、ライン2の黒の画素片が連続してしまう。更にP2においては、ライン1の白の画素片とライン2の白の画素片が連続してしまう。つまり、乱数制御により画素片挿入位置が副走査方向に連続しないように制御すると、印刷出力に黒画素片の重なり、白画素片の重なりが再現されてしまう。印刷部固有の画素クロックを、画像形成装置の発振子とは別とする従来構成であれば、画素片挿入による補正倍率が微小であるため影響度は少ないかもしれない。しかし、単一クロックによる制御においては、分割領域毎の変倍率は、少なくとも、印刷部の発振子を個別で持つ構成に比べ大きくなる。つまり、画素片挿入箇所が増加するため、テクスチャ再現箇所、あるいは、黒画素片の重なり、白画素片の重なり箇所が多数発生してしまうことになる。そこで、本発明の画像形成装置においては、主走査方向を構成する各画素で画素片挿入がされるように、高周波クロック109の周波数を制御する。より具体的には、印刷部固有の画素クロックの周波数、分解能、感光体504の分割領域毎の微小変倍率、および、PLL200が対応する設定可能倍率情報をもとに、各画素で画素片挿入が成されるPLL200の設定倍率を求めるようにする。例えば、分解能16である場合、各画素に画素片を1挿入すると、各画素は17の画素片で構成されることとなる。この場合の倍率は、17÷16となり、10625倍となる。つまり、式1~式の演算結果が10625となれば、各画素に画素片が挿入されることとなる。この逆算によって求まる高周波クロック109が生成されるように、PLL200の倍率設定を行えば、テクスチャ、黒画素片の重なり、白画素片の重なりが回避出来る。こうして構成された状態を図11に示す。画素片挿入対象を破線で囲んでいるが、この場合は全画素が対象となるため、各画素に画素片が挿入されている。つまり、各ラインの黒の画素、および白の画素は17の画素片で構成される。この結果、副走査方向に黒、あるいは白の画素片の重なりはなく、印刷部の画像出力を高品位とすることが出来る。なお、分割領域が複数存在し、各分割領域による微小変倍率が異なる場合は、画像形成装置において、PLL200に相当するPLLの構成数を分割領域数と一致させることで、主走査方向全画素の画素片挿入は可能となる。ただし、単一のPLL200の倍率設定で、全画素の画素片挿入の達成は出来ない。この場合は、全分割領域の微小変倍率を考慮し、最も有効なPLL200の倍率を設定することとする。全画素に画素片挿入は実施されなくなるが、画素片挿入がされない画素位置が少なくなるため、テクスチャ、あるいは黒の画素片、白の画素片が連続する箇所は目立たなくなる。次に、画素片挿入位置の判定に関して説明する。領域制御部208は、画素クロック201が出力する画素クロック110を計数することで、主走査方向の画素位置を認識する。なお、画素クロック110を計数するカウンタは、図示しない、ライン単位の制御信号によってクリア初期化されるものとする。領域制御部208は、計数値によって、主走査方向の画素位置が感光体504のどの分割領域に属しているかを判定する。そして、判定した分割領域に応じた微小変倍率を、計数部207に対して設定する。なお、領域制御部208は、感光体504の分割領域が切り替わる毎に、対応する微小変倍率を計数部207に設定するものとする。計数部207は、領域制御部208の設定に基づき、画素片挿入する主走査方向画素位置の検出を行う。計数部207の内部構成を図12に示す。なお、図1および図2に図示した要素と同じものは同一符号を付与している。図12において、計数部207は入力される画素クロック110による同期回路で構成されている。1201は画素片挿入単位保持部であり、感光体504の分割領域毎の画素片が挿入される単位が保持されている。例えば、14画素中の1画素に画素片が挿入される場合であれば、画素片挿入単位保持部1201に保持される値は14となる。1202は計数部207の中心要素である加算部であり、画素片挿入位置判定の基準となる演算結果を出力する。なお、加算部1202の詳細な動作に関しては後述する。1203は、減算部であり、加算部1202の出力から画素片挿入単位保持部1201に保持した値を減算した結果を出力する。1204は、初期値保持部であり、加算器1202の初期値を保持する。1205はセレクタMUXであり、加算部1202の演算出力、減算部1203の演算出力、および初期値保持部1204が入力され、後述する選択信号に基づき加算器1202に対して値を出力する。1206は領域制御係数保持部であり、感光体504の分割領域毎の画素片挿入数を保持する。例えば、画素片挿入単位保持部1201に保持した画素数単位を単位として3つの画素片を挿入したい場合、領域制御係数保持部1206に保持する値は3となる。1207は、画素片挿入箇所判定部であり、画素片挿入単位保持部1201に保持した値と、加算器1202の演算出力を参照して、次の画素クロック110を、画素片挿入したサイクルとするのか否かの判定信号1208を出力する。更に詳細に計数部207の動作を説明する。例えば、分割領域の画素片挿入率が、14画素中の3画素だとする。この場合、CPU100または、領域制御部208は、計数部207の画素片挿入単位保持部1201に14を設定する。また、領域制御係数保持部1206に対しては、単位画素中に挿入する画素片数、すなわち3を設定する。CPU100、または、領域制御部208が初期値保持部1204に設定する値は、画素片挿入単位保持部1201に保持した値よりも小さい値を設定するが、以降においては0を設定した場合に関して説明する。入力画像データに対応した画素クロック110の入力に応じて、計数部207は動作する。加算器1202の入力初期値、すなわちMUX1205の出力は、初期値保持部1204に保持されている0が出力される。また、領域制御係数保持部1206には、3が保持されているため、第1画素入力に対応する画素クロック110で、加算部1202は03の演算結果、すなわち3を出力する。画素片挿入箇所判定部1207は、第1判定に関しては、加算器1202の出力が、領域制御係数保持部1206よりも小さい場合は画素片挿入箇所の判定を行う式。第2判定以降に関しては、加算部1202の出力値が、画素片挿入単位保持部1201の保持結果本説明においては14を保持よりも大きい場合に画素片挿入箇所の判定を行う式。このような制御にする理由は、感光体504を分割した各分割領域において、初期値保持部1204に如何なる値が設定されたとしても、領域制御係数保持部1206に保持した値分の画素片を、各ラインで均等に挿入するためである。<ライン第1判定>加算部1202出力<領域制御係数保持部1206保持値5式<ライン第2判定以降>加算部1202出力>画素片挿入単位保持部1201保持値6式本説明例の場合、加算部1202の第1出力は0、領域制御係数保持部1206に保持した値が3であるため、5式が成立する。したがって、第1判定は画素片挿入対象であると判定する。なお、MUX1205は、第1判定結果出力前は初期値保持部1204に保持した値を出力し、第2判定結果出力前は加算部1202からの値を出力するように制御される。第三判定結果以降に関しては、画素片挿入箇所判定部1207の判定結果信号である判定結果1208の値に応じて、出力を制御する。例えば、判定結果1208が画素片挿入箇所であることを示す場合は、減算部1203の値を出力し、それ以外の場合は加算部1202からの値を出力する。本説明において、画素クロック110の入力による第1判定結果出力後の加算部1202の出力は3である。したがって、画素片挿入箇所判定部1207は、加算部1202出力を用いて判定を行う。具体的には、画素片挿入箇所判定部1207は、加算部1202の第2出力値3、および、画素片挿入単位保持部1201の保持値14を参照して判定する。この場合、式を満たさないため、画素片挿入箇所ではないと判定する。MUX1205は、第2判定時には、加算部1202の出力値を選択している。したがって、加算部1202には、その時点の加算部1202の出力値と領域制御係数保持部1206の保持値が入力される。その結果、画素クロック110の入力に応じて加算部1202の出力が6となる。画素片挿入箇所判定部1207は、加算部1202の出力値と画素片挿入単位保持部1201の値を比較し、画素片挿入箇所の判定を行う。この場合においても、式を満たさないため、画素片挿入対象とは判定しない。このように制御した場合のライン先頭14画素の画素片挿入箇所判定結果を図13に示す。図13において、主走査方向画素位置はライン先頭からの画素位置を示し、主走査方向画素位置13は入力画素位置14を示す。加算部1202出力は、画素クロック110の入力に応じて加算部1202が出力する値を示し、画素クロック110の入力毎に領域制御係数保持部1206に保持した値が累積加算された値となる。また、画素片挿入対象に関しては、画素片挿入箇所判定部1207の判定結果を示し、丸印で記した画素位置は画素片挿入対象であることを示し、バツ印で記した画素位置は画素片挿入非対象であることを示す。図13において、特徴部分である第6入力画素主走査方向画素位置:5の画素片挿入対象判定部分に関して、説明する。第5入力画素時点での加算部1202の出力は12である。したがって、画素クロック110の入力により加算部1202の出力は、領域制御係数保持部1206に保持した値を加算し、15を出力する。画素片挿入箇所判定部1207は、加算部1202の出力値15と、画素片挿入単位保持部1201に保持した値14と比較して、判定結果1208を出力する。画素片挿入箇所判定部1207は、前記比較を行い、式を満たしていることを確認すると、画素片挿入対象であることを示す判定結果1208を出力する。このとき、減算部1203においては、加算部1202の出力値から、画素片挿入単位保持部1201の保持値を減算している。したがって、減算部1203は、MUX1205に対して、15から14を減算した1を出力する。画素片挿入箇所判定部1207の判定結果1208が画素片挿入対象を示す場合、MUX1205は減算部1203の出力値を、加算部1202に出力する。つまり、次の入力画素位置の判定の際には、1が出力される。このように制御することにより、画素片挿入対象の判定を行う。上記説明例においては、画素片挿入単位が14、挿入画素片が3とした。図13の画素片挿入対象の丸印は3箇所となっており、制御が成立していることがわかる。なお、図13においては、ライン先頭の14画素分の判定を示したが、感光体504の分割領域を構成する画素において、繰り返し制御することによって、所定分割領域の画素片挿入を可能とする。なお、感光体504の分割領域が切り替わった場合は、CPU100、あるいは領域制御部208によって、画素片挿入単位保持部1201、および領域制御係数保持部1206の値を再設定するようにする。また、画素片挿入単位保持部1201および領域制御係数保持部1206の構成が、感光体504の分割領域分保持可能な場合は、画素クロック110を別途計数し、属する領域に対応した画素片挿入単位および領域制御係数を切り替えるように制御する。なお、本発明の手法においては、分解能に応じ、全画素に画素片が挿入されるようにPLL200の倍率を設定することを前提としている。しかし、PLL200に設定した倍率により、感光体504の分割領域毎に少なからず、画素片が挿入されない画素が存在する場合、副走査方向に画素片挿入位置が連続しないように制御することが必要となる。この場合、CPU100、あるいは領域制御部208によって、ライン単位で、初期値保持部1204を可変として制御するようにする。例えば、M系列の乱数制御で初期値保持部1204の値を変更するようにしても良いし、所定の複数の値を、ランダムで設定するようにしても良い。計数部207が出力する画素片挿入対象の判定結果1208は、後段の画素クロック出力部201に出力される。画素クロック出力部201には、PLL200が出力する高周波クロック109が入力されているため、前記判定結果1208の結果に応じて、画素クロック110の周期を変えることが可能である。つまり、複数の画素クロックを生成して選択する形態ではなく、画素片挿入対象となる画素位置のみ画素クロック110の周期を変える制御が可能となる。図14に画像クロック出力部201の詳細構成を示す。なお、図14においても、図2に示した構成と同じものは同一符号を付与している。図14において、1400はカウンタであり、高周波クロック109の入力に応じて計数し、計数値1401を出力する。1402は分解能に1加算した値を保持する画素片挿入サイクル保持部、1403は分解能保持部である。1404は、画素片挿入サイクル保持部1402の保持値、および分解能保持部1403の保持値のいずれかを出力するMUX、1405は、MUX1404の出力値を画素クロック110で同期化する同期化部である。1406は、比較部であり、カウンタ計数値1401と、分解能保持部に保持した値を2で除算した値、あるいは同期化部1405出力値と比較する。なお、分解能保持部1403に保持した値を2で除算した値が同一である場合は、比較結果1407をHighレベルとし、同期化部1405の出力とが同一である場合は、比較結果1408をHighレベルとする。1409は画素クロック110を生成する画素クロック生成部である。画素クロック生成部1409は、比較結果1408がHighレベル且つ、高周波クロック109の立ち上がりエッジでHighレベルを出力する。また、比較結果1407がHighレベル且つ、高周波クロック10の立ち上がりエッジでLowレベルを出力するように制御する。図15に、画素片挿入判定部1207が出力する判定結果1208に応じた、画素クロック110の生成概要を示す。なお、図15に示す例は分解能16の場合であり、画素片挿入非対象画素の画素クロック110は、PLL200出力の高周波クロック109の16サイクル分となる。そして、画素片挿入対象画素の画素クロック110は、PLL200出力の高周波クロック109の17サイクル分となる。図15に関して更に詳細に説明する。画素片挿入箇所判定部1207は、入力される画素クロック110に同期して判定結果1208を出力する。PLL200が出力する高周波クロック109は、カウンタ1400により計数され、画素クロック110に同期した判定結果1208のレベルに応じて、比較値を切り替える。すなわち、カウンタ1400の出力値が比較値と一致した時点の高周波クロック109の立ち上がりサイクル1、34で、判定結果1208が画素片挿入非対象画素を示すレベルLowレベルである場合は、分解能保持部1403の保持値を出力する。また、カウンタ1400の出力値が比較値と一致した時点の高周波クロック109の立ち上がりサイクル17で、画素片挿入対象画素を示すレベルHighレベルである場合は、画素片挿入サイクル保持部に保持した値を出力する。画素クロック110の生成は、カウンタによる計数値が同期化部1405の出力する値と同一となった時点でHighレベルとする。また、分解能保持部1403を2で除算した値に達した時点でLowレベルとする。したがって、画素片挿入非対象画素である場合は、Highレベルの時間とLowレベルの時間が同一となり、画素片挿入対象画素である場合は、Highレベルの時間がLowレベルの時間よりも高周波クロック109の1周期分短くなる。なお、カウンタ1400は比較部1406によって、比較結果1408がHighレベルとなり、高周波クロック109の立ち上がりで0にクリアされるものとする。このように、PLL200により生成した高周波クロック109を計数し、画素片挿入対象あるいは画素片挿入非対象の判定信号に応じて、比較する計数値を変えることで、画素クロック110の生成が可能となる。これによって、複数の画素クロックを生成し、選択する形態とはならないため、画像形成装置の回路規模を簡易化し、放射ノイズ低減を実施することが可能となる。次に別図を用いて、本発明の画像形成装置の動作を説明する。図16は、PLL200の倍率を設定するフローチャートである。なお、以下の説明においては、CPU100を中心とした制御に関して説明するが、領域制御部208が同等の制御を行うようにしても良い。CPU100は、画像形成装置に構成されているシステムクロック、つまりは発振子106が出力するクロック107の周波数を読み取るステップS101。クロック107の周波数は、構成する画像形成装置毎に単一なものであるため、CPU100の内部の保持部、あるいはROM101、ないしはRAM102に保持させるようにしても良い。つまり、本発明の画像形成装置の動作開始前の時点で、参照出来る構成であれば良い。CPU100は、次に画像形成装置の印刷部が所望とする画素クロック周波数、すなわち、エンジン画素クロック周波数保持部202に保持した値を読み取るステップS102。画像形成装置における印刷部の画素クロック周波数が、単一なものであれば、前記クロック107の周波数を保持する形態と同様に、CPU100内部の保持部、あるいはROM101、RAM102に保持する形態としても良い。次にCPU100は、画像形成装置内部に構成したPLL200に設定可能な倍率対応、すなわちPLL倍率対応保持部203の読み取りを行うステップS103。例えば、nmの倍率設定が可能なPLLである場合は、m、nの値を読み取る。CPU100は、続いて、画像形成装置の印刷部が対応する分解能、感光体504の分割領域毎の微小変倍率を読み取るステップS104、ステップS105。CPU100は、ステップ101から、ステップ105までの読み取り制御、および式式により、感光体504の各分割領域の画素片挿入数を算出することが出来る。CPU100は、入力される各画素データに画素片が挿入されるように、PLL200の倍率を設定する。すなわち、ステップS101で読み取ったシステム周波数クロック107の周波数をPLL200でどの程度逓倍すれば良いかを算出し、倍率mおよびnを設定する。感光体504の分割領域で、画素片が挿入されない画素が存在する場合、CPU100は、領域毎の画素片挿入率に関する制御を行う。図17は、CPU100が感光体504の各分割領域の画素片挿入率に関する制御を示すものである。CPU100は、感光体504の各分割領域の倍率、すなわち、画素片挿入数に応じた計数初期値を設定するステップS201。CPU100は、画素片挿入単位保持部1201に対して、画素片を挿入する周期を設定し、その周期に挿入する画素片数を領域制御係数保持部1206に設定する。前記各保持部が、感光体504の分割領域分存在する場合は、画像形成装置の起動前の状態で、全ての分割領域に対する設定を実施する。CPU100は、倍率の設定が終了すると、画像形成装置の起動制御を行う。本発明の画像形成装置は、CPU100からの起動制御がかかると動作を開始する。PLL200は、CPU100により設定された倍率でクロック107を逓倍して高周波クロック109を出力する。画素クロック出力部110は、高周波クロック109により、分解能に応じた画素クロック110を生成する。計数部207に構成した加算部1202は、画素クロック出力部201からの画素クロック110の入力をもとに、CPU100によって設定された領域制御係数保持部1206に設定された保持値を用いて加算を行うステップS202。計数部207の画素片挿入箇所判定部1207は、加算部1202の出力値と画素片挿入単位保持部1201に保持した値を比較するステップS203。加算部1202の出力値が画素片挿入単位保持部1201の保持値よりも大きい場合、画素片挿入箇所判定部1207は、画素片挿入対象画素であることを示すレベルの判定結果1208を出力する。判定結果1208が画素片挿入対象画素を示す場合、画素クロック出力部201は、高周波クロック109の計数比較値として分解能に1足した値とする。これにより、画素クロック110の周期を1分解能分長く制御する。そして、周期を延ばした高周波クロック109の1サイクル分に、その画素のデータとして出力する画像データに対応した画素片を挿入するステップS204。加算部1202の出力値が画素片挿入単位保持部1201の保持値よりも小さい場合、画素片挿入箇所判定部1207は、画素片挿入非対象であることを示すレベルの判定結果1208を出力する。この場合、画素クロック出力部201はステップS204の制御は行わず、分解能に対応した周期の画素クロック110を出力するように制御する。本発明の画像形成装置は、感光体504の分割領域の切り替わりまで、上記ステップS201からステップS204までの処理を継続して行う。そして、感光体504の分割領域の境界位置までの処理が終了すると、次の分割領域に応じた倍率計数初期値を設定するよう制御するステップS205。なお、計数部207において、画素片挿入単位保持部1201および領域制御係数保持部1206が、感光体504の分割領域数分存在する場合、ステップS201による制御は、分割領域に対応した設定値に切り替える制御となる。以上、説明したように、CPU100が、画像形成装置の動作前にPLL200の倍率設定に必要となるパラメータを読み取り、各入力画素に画素片挿入が行われる適正な倍率を算出することで高画質を実現することが出来る。読み取るパラメータは、印刷部の画素クロック周波数、PLLの倍率対応、画素片挿入分解能、および分割領域毎の微小変倍率であり、算出した適正な倍率は、クロック107を逓倍するPLL200に対して、nmの形で設定する。印刷部固有の画素クロックを生成するための発振子を構成することなく、画像形成装置を含むシステムのクロッククロック107単一構成を実現し、装置の小型化、コストダウンを実現することが出来る。<第2実施例>第1実施例においては、画像形成装置の印刷部の画素クロック周波数が固定である場合を中心に説明を行った。しかし、印刷装置によっては、動作モード毎に画素クロック周波数を可変とする場合がある。例えば、記録制御を通常の半分で搬送する半速モードを持つものがある。このようなモードを持つ印刷部においては、印刷部として複数の発振子を構成しなければならず、画像形成装置を含むシステムとしては、少なくとも3種類システム系、印刷系2種の発振子を持たなければならなかった。本発明の画像形成装置は、システムの発振子が生成するクロック107単一での制御が可能となるため、上記問題点も解決されるが、印刷部の画素クロックが変わる場合を認識しなければならない。そこで、以下より、図を用いて印刷部の画素クロックを認識する場合に関して説明する。図18は、印刷部の画素クロックが切り替わる場合のCPU100の制御を示すフローチャートである。CPU100は、画像形成装置の起動を行う前に、システムクロックの周波数、構成したPLLの倍率対応、画素片分解能を読み取るステップS301、ステップS302、ステップS303。前記3つのパラメータの読み取りが終了すると、CPU100は印刷部と通信を開始するステップS304。印刷部との通信により、認識するパラメータは、印刷部が所望する動作モード毎の画素クロック周波数、および感光体504の分割領域毎の変倍率であるステップS305、ステップS306。CPU100は、前記印刷部との通信により得られた、印刷部が所望する動作モード毎の画素クロック周波数を認識すると、各動作モードに応じたPLL200の倍率設定を算出し、設定するステップS307。そして、画像形成装置の動作モードに応じて、前記算出値に対応した高周波クロック周波数をもとに、画素片挿入単位、および領域毎の画素片挿入数を該当保持部に設定する。なお、本発明においては、画像形成装置と印刷部の通信方式には特に制限はない。つまり、単線によるコマンド通信でも良いし、SRAM等共通の記憶媒体を介して情報のやり取りを行っても良い。更に、画像形成装置が動作する毎に通信を行っても良いし、画像形成装置の電源が入った時点で通信を行い、CPU100内部の保持部、あるいはRAM102に、動作モード毎の画素クロック周波数を保持する形をとってもよい。また、通信によって得られた動作モード毎の画素クロック周波数に対応したPLL200の倍率設定、および画素片挿入に関連するパラメータをCPU100内部の保持部、あるいはRAM102に保持する形態をとっても良い。第2実施例においても、画像形成装置が動作する際の画素片挿入箇所に関する設定は第1実施例の説明における図17と同一であるため、ここでの説明は省略する。以上、説明したように、第2実施例においては、画像形成装置が動作する前に、CPU100が、印刷部と通信を行うことによって、動作モード毎の画素クロック周波数を把握することが出来る。CPU100は前記通信より得られる動作モード毎の画素クロック周波数、およびPLL200に対する逓倍率設定に関係するパラメータを保持、あるいは参照することで動作モードに応じた画素クロック周波数に対応することが可能となる。<その他の実施例>また、本発明は、以下の処理を実行することによっても実現される。即ち、上述した実施形態の機能を実現するソフトウェアプログラムを、ネットワーク又は各種記憶媒体を介してシステム或いは装置に供給し、そのシステム或いは装置のコンピュータまたはCPUやMPU等がプログラムを読み出して実行する処理である。