"半導体装置に形成するパターンのレイアウトデータに基づいてパターン密度の偏在率をコンピュータにて算出する偏在率算出方法であって、前記コンピュータが実行するステップは、検証レイヤにおいて所定サイズのエリア毎に前記パターン密度を算出するステップと、少なくとも隣接領域間における前記パターン密度の密度差が第1基準値以上となるエラー領域を抽出するステップと、前記エラー領域の総面積を算出するステップと、前記総面積と第2基準値とを比較するステップと、を有することを特徴とする偏在率算出方法。前記エラー領域を抽出するステップは、前記エリア毎に算出された前記パターン密度を複数の密度範囲に分別し、各々の密度範囲に属するパターン密度の分布を示す複数の密度マップを生成するステップと、前記各密度マップに所定量のプラスシフトを加えるステップと、前記パターン密度の密度差が前記第1基準値以上となる組み合わせの、前記プラスシフト後の密度マップを重ね合わせ、両密度マップで重複した領域を前記エラー領域として抽出するステップと、を有することを特徴とする請求項1に記載の偏在率算出方法。前記パターン密度を算出するステップは、前記検証レイヤを、少なくとも2×2個のチップが含まれるブロックにブロック化するステップと、前記ブロック内で前記所定サイズのエリアを所定ステップ毎に移動させるとともに、その移動毎に前記エリア内のパターン密度を算出するステップと、を有することを特徴とする請求項1又は2に記載の偏在率算出方法。前記パターン密度を算出するステップの前に、前記検証レイヤ内の全てのパターンに、所定量のマイナスシフトを加えるステップを有することを特徴とする請求項1~3のいずれか1つに記載の偏在率算出方法。請求項1~4のいずれか1つに記載の偏在率算出方法における前記比較結果に基づいて、化学機械研磨工程における研磨条件を設定するステップと、前記設定された研磨条件にて前記化学機械研磨工程を実施するステップと、を有することを特徴とする半導体装置の製造方法。前記化学機械研磨工程は、絶縁膜に設けた凹部を覆うように堆積させた導電層の不要部を粗削りする第1の研磨工程と、前記第1の研磨工程の後の前記導電層の不要部を研磨して終点検知を行った後に過剰研磨を行う第2の研磨工程とを有し、前記研磨条件を設定するステップでは、前記比較結果に応じて前記偏在率が大きいと判定された場合には、前記第1の研磨工程における研磨量を増加させるとともに、前記第2の研磨工程における前記過剰研磨の研磨量を増加させるように前記研磨条件を設定することを特徴とする請求項5に記載の半導体装置の製造方法。半導体装置に形成するパターンのレイアウトデータに基づいてパターン密度の偏在率を算出するコンピュータが実行するプログラムであって、検証レイヤにおいて所定サイズのエリア毎にパターン密度を算出するステップと、少なくとも隣接領域間における前記パターン密度の密度差が第1基準値以上となるエラー領域を抽出するステップと、前記エラー領域の総面積を算出するステップと、前記総面積と第2基準値とを比較するステップと、を有することを特徴とするプログラム。ところが、パターン密度の疎密を検証しただけでは、Cu残が発生しやすい品種又はレイヤであるか否かということまでは判断することができない。このため、上記従来手法では、パターン密度の低い領域が存在する場合には、常にダミーパターンを追加する必要がある、つまり回路としては無駄なパターンを常に追加する必要がある。また、CMP工程における研磨条件を調整することによってCu残の発生を抑制する方法も考えられるが、この場合には、製造ラインでの製造処理が行われてはじめてCu残の発生するレイヤが特定される。このため、この方法では、上記研磨条件の調整だけでCu残の発生を抑制できない場合には、レイアウトデータを修正し、レチクルフォトマスクを再作成する必要があるなど処理負荷が掛かるといった問題がある。このため、従来、レイアウトデータからCu残の発生しやすい品種やレイヤであるか否かを判定することのできる新たな技術の創出が求められていた。本発明の一観点によれば、半導体装置に形成するパターンのレイアウトデータに基づいてパターン密度の偏在率をコンピュータにて算出する偏在率算出方法であって、前記コンピュータが実行するステップは、検証レイヤにおいて所定サイズのエリア毎に前記パターン密度を算出するステップと、少なくとも隣接領域間における前記パターン密度の密度差が第1基準値以上となるエラー領域を抽出するステップと、前記エラー領域の総面積を算出するステップと、前記総面積と第2基準値とを比較するステップと、を有する。本発明の一観点によれば、レイアウトデータからCu残が発生しやすい品種やレイヤであるか否かを判定することができるという効果を奏する。以下、一実施形態を図1~図13に従って説明する。図1に示すように半導体装置に形成するパターンのレイアウトデータを生成するための設計装置コンピュータ10は、例えば一般的な設計支援装置ComputerAidedDesign:CADである。この設計装置10は、中央処理装置CentralProcessingUnit:CPU11と、メモリ12と、記憶装置13と、表示装置14と、入力装置15と、ドライブ装置16とを有している。これら各装置11,13,14,15,16及びメモリ12は、バス17を介して相互に接続されている。CPU11は、メモリ12を利用してプログラムを実行し、半導体装置のレイアウト設計やパターン密度の偏在率の算出等の必要な処理を実現する。プログラムは、CPU11を半導体装置のレイアウトデータを生成する設計装置としての各種手段として機能させるためのものである。また、プログラムは、CPU11をパターン密度の偏在率を算出する算出装置としての各種手段として機能させるためのものである。メモリ12には、各種処理を提供するために必要なプログラムとデータが格納される。このメモリ12としては、通常、キャッシュメモリ、システムメモリ及びディスプレイメモリ等が含まれる。表示装置14は、レイアウト表示、パラメータ入力画面等の表示に用いられる。この表示装置14としては、例えばCRT,LCD,PDP等が用いられる。入力装置15は、ユーザからの要求や指示、パターン、パラメータの入力に用いられる。この入力装置15としては、例えばキーボード及びマウス装置等が用いられる。コンピュータ10は、レイアウトデータに基づき半導体装置に形成するパターン図形を表示装置14に表示させる。そして、コンピュータ10は、ユーザが操作する入力装置15からの信号に従って、表示装置14上のパターンの追加、削除を行うとともに、レイアウトデータに対してパターンデータの追加、削除を行う。記憶装置13は、通常、磁気ディスク装置、光ディスク装置、光磁気ディスク装置等を含む。この記憶装置13には、半導体装置半導体集積回路装置のレイアウトデータを生成するためのプログラムデータとファイルが格納されている。CPU11は、入力装置15による指示に応答してプログラムやデータをメモリ12に転送し、それを実行する。CPU11が実行するプログラムデータは、記録媒体18にて提供される。ドライブ装置16は、記録媒体18を駆動し、その記憶内容にアクセスする。CPU11は、ドライブ装置16を介して記録媒体18からプログラムデータを読み出し、それを記憶装置13にインストールする。記録媒体18としては、磁気テープMT、メモリカード、フレキシブルディスク、光ディスクCD-ROM,DVD-ROMなど、光磁気ディスクMO,MDなど等、任意のコンピュータ読み取り可能な記録媒体を使用することができる。この記録媒体18に、上述のプログラムやデータを格納しておき、必要に応じて、メモリ12にロードして使用することもできる。なお、記録媒体18には、通信媒体を介してアップロード又はダウンロードされたプログラムデータを記録した媒体やディスク装置が含まれる。さらに、コンピュータによって直接実行可能なプログラムを記録した記録媒体だけでなく、一旦他の記録媒体ハードディスク等にインストールすることによって実行可能となるようなプログラムを記録した記録媒体や、暗号化されたり、圧縮されたりしたプログラムを記録した記録媒体も含まれる。ここで、Cu残の発生しやすい箇所やレイヤ層について考察する。Cu残は、前述した通り、配線密度パターン密度が低い領域や幅の狭い配線パターンが密集して形成される領域で発生しやすい。具体的には、図15に示すように、半導体基板ウェハWには複数のチップ20がマトリクス状に形成されており、それら各チップ20の内部回路が形成される領域R11や各チップ20間のスクライブラインの形成される領域R12において、Cu残が発生しやすい。さらに、レイヤ単位で見ると、パターン密度の疎密の偏り度合が大きい場合、すなわち近隣領域間でのパターン密度差が大きい領域が広範囲に存在する場合に、上記領域R11,R12にCu残が発生しやすいということが、本発明者らの鋭意研究によって明らかになった。そこで、パターン密度の偏在率偏在の度合を数値化することにより、その偏在率からCu残が発生しやすい品種レイヤであるか否かを判定するようにした。次に、パターン密度の偏在率を考慮したレイアウトデータの生成方法、及びそれらパターン密度の偏在率及びレイアウトデータを利用した半導体装置の製造方法について図2に従って説明する。まず、CPU11は、チップ20全体のパターンの形状の作成を行って、レイアウトデータ21を生成するステップS1。このレイアウトデータ21は、図1に示す記憶装置13に記憶される。なお、このレイアウトデータ21は、他のレイアウト設計装置等により作成されたものであってもよい。次に、CPU11は、上記記憶装置13から読み出したレイアウトデータ21に基づいて、検証するレイヤ全体のパターン密度の偏在率を各レイヤ層毎に算出するステップS2。続いて、CPU11は、算出したパターン密度の偏在率と基準値とを比較しステップS3、その比較結果に基づいて、検証レイヤがCu残の発生しやすいレイヤであるか否かを判定する。そして、CPU11は、上記偏在率と基準値との比較結果に基づいて、パターンの修正が必要であるか否かを判定するステップS4。ここで、パターンの修正が必要であると判定された場合にはステップS1に戻って、CPU11はパターンの編集処理を行ってレイアウトデータ21を更新する。この場合、CPU11は、例えばパターン密度が低い領域にダミーパターンなどを追加してレイアウトデータ21を更新する。一方、ステップS4において、パターンの修正が不要であると判定された場合にはレイアウトが確定され、CPU11は、上記偏在率と基準値との比較結果に応じて、CMPレシピ、つまりCMP工程化学機械研磨工程における研磨条件を設定するステップS5。すなわち、CPU11は、CMP工程の施される対象レイヤがCu残の発生しやすいレイヤであるか否かによってCMPレシピを変更し、対象レイヤに最適なCMPレシピを設定する。なお、例えばCMPレシピを調整してもCu残の発生を回避することができない場合に、上記ステップS4でパターンの修正が必要であると判定される。次に、CPU11は、レイアウトデータ21に基づいてレチクルフォトマスクを生成するステップS6。そして、そのレチクルを用いて、製造ラインにおいて半導体装置の製造処理が実施されるステップS7。この製造処理には、上記ステップS5で設定されたCMPレシピに基づいて実施されるCMP工程も含まれる。次に、パターン密度の偏在率の算出方法を図3~図12に従って詳述する。図3に示すように、まず、CPU11は、レイアウトデータ21を上記記憶装置13図1参照から読み出し、そのレイアウトデータ21から読み出した検証レイヤ例えば、任意の配線層のパターンに対して所定量例えば、0.5μmだけマイナスシフトを加えて、検証レイヤ内の全てのパターンを細らせるステップS11。この処理により、配線幅の狭いパターン例えば、図14eの領域71に形成されるCu埋込配線64などのパターンが消えることになる。すると、図4a、bに示すように、配線幅の狭いパターンの密集している領域例えば、図4の領域R1,R2参照ではパターン密度が大幅に低くなるのに対し、配線幅の広いパターンが存在する領域例えば、図4の領域R3参照ではパターン密度の変動が小さく、パターン密度がほとんど変わらない。なお、図4では、各領域R1~R3内のドットの濃さがその領域のパターン密度の高さを示している。このようなマイナスシフト処理により、図4に示すように、これらの領域R1,R2と領域R3間でのパターン密度の疎密、具体的にはCu残が発生され得る領域R1,R2とパターン密度が高い領域R3との境界パターン密度差が強調されることになる。すなわち、この処理におけるマイナスシフト量は、予めシミュレーションなどによって設定され、具体的にはCu残が発生され得る領域とその近隣領域との境界を強調させることのできる量に設定されている。なお、このマイナスシフト処理後のレイアウトデータは、上記レイアウトデータ21とは別に上記記憶装置13図1参照に記憶される。次に、CPU11は、図5に示すように、検証レイヤを所定サイズの検証ブロックB1にブロック化する図3のステップS12。ここでは、検証ブロックB1を2×2個のチップ20が含まれるサイズとなるように設定する。このようなサイズでブロック化することにより、Cu残の発生され得る各チップ20間の領域のパターン密度を検証することができ、その領域のパターン密度を考慮してパターン密度の偏在率を算出することができる。続いて、CPU11は、上記マイナスシフト処理後のレイアウトデータに基づいて、検証レイヤにおいてパターン密度を検証ブロックB1毎に算出するステップS13。具体的には、各検証ブロックB1内を図6に示す2mm角の検証エリアA1で区切り、その検証エリアA1内のパターン密度パターンの占有率を算出する。ここで、パターン密度パターン占有率は、検証エリアA1の面積に対する、検証エリアA1内のパターンの面積の合計値の比率である。次いで、CPU11は、検証エリアA1をX軸方向又はY軸方向に検証ステップ値V1例えば、0.5mmだけ移動させて、その移動先における検証エリアA1内のパターン密度を算出する。このような検証エリアA1の移動とパターン密度の算出とが検証ブロックB1内で繰り返し実行される。そして、CPU11は、検証エリアA1の移動毎に算出したパターン密度を基に、図7に示すような密度テーブル22を作成する。この図7の密度テーブル22では、検証エリアA1の移動毎に算出されたパターン密度の数値の一例が、1辺が検証ステップ値V1ここでは、0.5mmである各ステップ区画D1内に示されている。なお、この密度テーブル22は、図1に示す記憶装置13に記憶される。次に、CPU11は、上記記憶装置13から読み出した密度テーブル22内のパターン密度を所定の密度範囲毎に分別して、図8に示すような複数の密度マップMAP0~MAP7を作成する図3のステップS14。具体的には、CPU11は、密度テーブル22内のパターン密度を8つの密度範囲に分別して、それぞれの密度範囲に対応する8つの密度マップMAP0~MAP7を作成する。密度マップMAP0密度マップMAP0は、図7及び図8aに示すように、パターン密度が0以上10未満の密度範囲であるステップ区画D1を抽出し、その抽出したステップ区画D1図8aのハッチング領域参照を当該マップMAP0上にマッピングすることにより生成される。これにより、密度マップMAP0には、パターン密度が0以上10未満の密度範囲であるステップ区画D1の分布位置情報に対応するマップパターンMP0が形成される。密度マップMAP1密度マップMAP1は、図7及び図8bに示すように、パターン密度が10以上20未満の密度範囲であるステップ区画D1を抽出し、その抽出したステップ区画D1図8bのハッチング領域参照を当該マップMAP1上にマッピングすることにより生成される。これにより、密度マップMAP1には、パターン密度が10以上20未満の密度範囲であるステップ区画D1の分布に対応するマップパターンMP1が形成される。密度マップMAP2密度マップMAP2は、図7及び図8cに示すように、パターン密度が20以上30未満の密度範囲であるステップ区画D1を抽出し、その抽出したステップ区画D1図8cのハッチング領域参照を当該マップMAP2上にマッピングすることにより生成される。これにより、密度マップMAP2には、パターン密度が20以上30未満の密度範囲であるステップ区画D1の分布に対応するマップパターンMP2が形成される。密度マップMAP3密度マップMAP3は、図7及び図8dに示すように、パターン密度が30以上40未満の密度範囲であるステップ区画D1を抽出し、その抽出したステップ区画D1図8dのハッチング領域参照を当該マップMAP3上にマッピングすることにより生成される。これにより、密度マップMAP3には、パターン密度が30以上40未満の密度範囲であるステップ区画D1の分布に対応するマップパターンMP3が形成される。密度マップMAP4密度マップMAP4は、図7及び図8eに示すように、パターン密度が40以上50未満の密度範囲であるステップ区画D1を抽出し、その抽出したステップ区画D1図8eのハッチング領域参照を当該マップMAP4上にマッピングすることにより生成される。これにより、密度マップMAP4には、パターン密度が40以上50未満の密度範囲であるステップ区画D1の分布に対応するマップパターンMP4が形成される。密度マップMAP5密度マップMAP5は、図7及び図8fに示すように、パターン密度が50以上60未満の密度範囲であるステップ区画D1を抽出し、その抽出したステップ区画D1図8fのハッチング領域参照を当該マップMAP5上にマッピングすることにより生成される。これにより、密度マップMAP5には、パターン密度が50以上60未満の密度範囲であるステップ区画D1の分布に対応するマップパターンMP5が形成される。密度マップMAP6密度マップMAP6は、図7及び図8gに示すように、パターン密度が60以上70未満の密度範囲であるステップ区画D1を抽出し、その抽出したステップ区画D1図8gのハッチング領域参照を当該マップMAP6上にマッピングすることにより生成される。これにより、密度マップMAP6には、パターン密度が60以上70未満の密度範囲であるステップ区画D1の分布に対応するマップパターンMP6が形成される。密度マップMAP7密度マップMAP7は、図7及び図8hに示すように、パターン密度が70以上80未満の密度範囲であるステップ区画D1を抽出し、その抽出したステップ区画D1図8hのハッチング領域参照を当該マップMAP7上にマッピングすることにより生成される。これにより、密度マップMAP7は、パターン密度が70以上80未満の密度範囲であるステップ区画D1の分布に対応するマップパターンMP7が形成される。このように作成された密度マップMAP0~MAP7は、例えば図1に示す記憶装置13に記憶される。次に、図3に示すように、CPU11は、8つの密度マップMAP0~MAP7具体的には、マップパターンMP0~MP7に対して所定量ここでは、1.5μmだけプラスシフトを加えて、各マップパターンMP0~MP7を太らせるステップS15。具体的には、図9に示すように、1つのステップ区画D1に対応する単位マップパターンMU図9a参照、すなわち0.5mm角の単位マップパターンMUの四側面を1.5mmずつ太らせる図9bのハッチング領域参照。これにより、単位マップパターンMUがその周囲2mmの領域に広がり、その周囲2mmの領域で以下に説明するパターン密度の偏在率の検証が行われることになる。すなわち、上記プラスシフト量1.5mmは、単位マップパターンMUのパターン密度の値が影響を及ぼす周辺の領域まで当該単位マップパターンMUを拡大するために設定された量である。このプラスシフト量は、予めシミュレーションなどによって設定され、具体的にはCu残が発生するレイヤ品種を浮き彫りにできるように調整されている。ここでは、上記ステップS13において、2mm角の検証エリアA1で算出されたパターン密度が0.5mm角のステップ区画D1単位マップパターンMUのパターン密度になっているため、このパターン密度の値が影響を及ぼす領域を単位マップパターンMUの周囲2mmの領域に広げるためにプラスシフト量が1.5mmに設定されている。なお、上記ステップS14で作成された密度マップMAP0のマップパターンMP0図10a参照に1.5mmのプラスシフトを付加した後のマップパターンMP0aを図10bに示している。また、上記ステップS14で作成された密度マップMAP3のマップパターンMP3図10c参照に1.5mmのプラスシフトを付加した後のマップパターンMP3aを図10dに示している。なお、本ステップS15では、図示を省略するが、その他の密度マップMAP2,MAP4~MAP7のマップパターンMP2,MP4~MP7にもプラスシフトを付加する。このようなプラスシフトの付加後に、記憶装置13に記憶された密度マップMAP0~MAP7は更新される。次に、図3に示すように、CPU11は、上記プラスシフト後の密度マップMAP0~MAP7に基づいて、近隣領域のパターン密度の密度差が第1基準値ここでは、30以上となる領域を抽出するステップS16。具体的には、図11に示すように、密度マップMAP0~MAP7のうち密度差が30以上となる密度マップ同士黒丸参照を重ね合わせて、両密度マップのマップパターンが重なる領域を抽出する。より具体的には、例えば図12aに示すプラスシフト後の密度マップMAP0,MAP3を重ね合わせ、図12bに示すように、プラスシフト後のマップパターンMP0a及びマップパターンMP3aが重なる領域太線枠内の領域をエラー領域EAとして抽出する。同様に、先の図11の黒丸で示した以下の密度マップ同士を組み合わせて、両密度マップ内に形成された上記プラスシフト後のマップパターンの重複領域をエラー領域EAとして抽出する。密度マップMAP0と密度マップMAP4密度マップMAP0と密度マップMAP5密度マップMAP0と密度マップMAP6密度マップMAP0と密度マップMAP7密度マップMAP1と密度マップMAP4密度マップMAP1と密度マップMAP5密度マップMAP1と密度マップMAP6密度マップMAP1と密度マップMAP7密度マップMAP2と密度マップMAP5密度マップMAP2と密度マップMAP6密度マップMAP2と密度マップMAP7密度マップMAP3と密度マップMAP6密度マップMAP3と密度マップMAP7密度マップMAP4と密度マップMAP7これにより、Cu残の発生しやすさを評価するための指標となる、近隣領域のパターン密度の密度差が大きい領域をエラー領域EAとして抽出することができる。なお、上記第1基準値は、予めシミュレーションなどによって設定され、具体的にはCu残が発生するレイヤ品種を浮き彫りにできるように調整されている。次に、図3に示すように、CPU11は、上述した各組み合わせで抽出された各エラー領域EAの面積を算出し、それら全てのエラー領域EAの面積を合計してエラー領域EAの総面積を算出するステップS17。なお、図12に示した密度マップMAP0,MAP3の組み合わせで抽出されたエラー領域EAは、0.5mm角の単位マップパターンMUを55個有しているため、そのエラー領域EAの面積は13.75mm2=0.5×0.5×55となる。続いて、図3に示すように、CPU11は、算出したエラー領域EAの総面積と第2基準値例えば、320mm2とを比較するステップS18。このステップS18において、エラー領域EAの総面積が第2基準値以上である場合には、CPU11は、検証レイヤのパターン密度の偏在率が大であると判定するステップS19。すなわち、この場合には、近隣領域間におけるパターン密度差の大きい領域が広範囲に存在し、Cu残が発生しやすいレイヤであると判定することができる。このときのパターン密度の偏在率を示す判定結果は、上述したステップS4においてパターンの修正が必要であるか否かの判定や、ステップS5においてCMPレシピの設定に利用される。一方、エラー領域EAの総面積が第2基準値未満である場合には、CPU11は、検証レイヤのパターン密度の偏在率が小であると判定するステップS20。すなわち、この場合には、近隣領域間におけるパターン密度差の大きい領域が少なく、Cu残の発生する確率が低いレイヤであると判定することができる。なお、上記第2基準値は、予めシミュレーションなどによって設定され、具体的にはCu残が発生しやすいレイヤであるか否かを判定することが可能な値に設定されている。以上説明した処理によって、レイアウトデータ21に基づいて検証レイヤのパターン密度の偏在率の大小を判定することができ、その検証レイヤがCu残の発生しやすいレイヤであるか否かをレイアウトデータ21から判定することができる。また、上記ステップS13で作成した密度テーブル22からパターン密度の低い領域の位置を検出できるため、検証レイヤがCu残の発生しやすいレイヤである場合には、Cu残の発生しやすい箇所まで特定することができる。さらに、上記ステップS11のマイナスシフト処理によって配線幅の狭いパターンが密集している領域がパターン密度の低い領域に置換されているため、パターン密度の低い領域をCu残の発生しやすい箇所と検出することによって、配線幅の狭いパターンが密集している領域についてもCu残の発生しやすい箇所として特定することができる。次に、図2に示すステップS5におけるCMPレシピの設定方法の一例を説明する。まず、図2に示すステップS7内で実施されるCMP工程の概要及びそのCMP工程で使用される研磨装置について説明する。図13aに示すように、CMP工程では、処理対象のウェハが3つの研磨装置30,40,50において順に所定の研磨処理が施される。図14d、eを併せ参照して詳述すると、第1の研磨装置30では、絶縁膜60に形成された配線溝60Xを覆うように堆積されたCu層63の不要部を粗削りする第1の研磨工程が行われる。第2の研磨装置40では、第1の研磨工程の後のCu層63の不要部を更に研磨して、Cu研磨の終点検知EPDを行った後、Cu残対策としてオーバー研磨過剰研磨を行う第2の研磨工程が行われる。そして、第3の研磨装置50では、絶縁膜60表面上に形成されたバリアメタル61を研磨するバリアメタル研磨が行われる。このようなCMP工程によって、絶縁膜60に形成された配線溝60X内にCu埋込配線64が形成される。図13bに示すように、第1の研磨装置30は、研磨パッド31が表面に貼り付けられ回転可能なプラテン32と、ウェハW表面が研磨パッド31と接するようにウェハWを固定する研磨ヘッド33と、研磨中に発生する削りカスを研磨パッド31から除去するドレス部34とを有している。プラテン32の中央部には、ノズル35から研磨液スラリ36が供給される。また、研磨ヘッド33及びドレス部34は、回転可能であると共に、プラテン32の半径方向に移動可能である。第1の研磨装置30では、ウェハW表面のCuの凹凸を平坦化する目的で研磨処理が行われる。このため、第1の研磨装置30の研磨パッド31には平坦化能力の高い材料例えば、ウレタン樹脂層などが用いられ、その研磨パッド31表面の剛性が高められている。この第1の研磨装置30における第1の研磨工程は、例えばプラテン32の回転数を64rpm、研磨ヘッド33の回転数を58rpm、研磨液36の供給量を300ml/min、ウェハWを研磨パッド31に押し付ける圧力を3.5psiという研磨条件で行われる。図13cに示すように、第2の研磨装置40は、研磨パッド41が表面に貼り付けられ回転可能なプラテン42と、ウェハW表面が研磨パッド41と接するようにウェハWを固定する研磨ヘッド43と、研磨中に発生する削りカスを研磨パッド41から除去するドレス部44とを有している。プラテン42の中央部には、ノズル45から研磨液スラリ46が供給される。また、研磨ヘッド43及びドレス部44は、回転可能であると共に、プラテン42の半径方向に移動可能である。第2の研磨装置40では、不要なCuを完全に除去Cuクリアする目的で研磨処理が行われる。このため、第2の研磨装置40の研磨パッド41は、ウェハW表面上の凹凸に追従させるために段差追従性の高い第1樹脂層41aと、ウェハWに接する第2樹脂層41bとを有している。第1樹脂層41aの材料としては、クッション性の高い材料であることが好ましく、例えば弾性を有する樹脂などを用いることができる。また、第2樹脂層41bの材料としては、例えばウレタン樹脂層などを用いることができる。この第2の研磨装置40における第2の研磨工程は、例えばプラテン42の回転数を64rpm、研磨ヘッド43の回転数を58rpm、研磨液46の供給量を300ml/min、ウェハWを研磨パッド41に押し付ける圧力を3.5psiという研磨条件で行われる。第3の研磨装置50における研磨処理では、上記第2の研磨装置40による研磨処理によって露出されたバリアメタルが除去され、ダマシン法によるCu埋込配線が形成される。なお、その後、例えば界面活性剤を含む洗浄液により研磨残渣が除去され、純水で再洗浄されることによって、CMP工程が終了する。次に、パターン密度の偏在率に基づくCMPレシピの設定方法について説明する。エラー領域EAの総面積が第2基準値以上である場合、すなわちパターン密度の偏在率が大きいと判定された場合には、第1の研磨装置30による第1の研磨工程での研磨量を、偏在率が小さいと判定された場合の研磨量よりも増加するように設定する。例えば偏在率が小さい場合の第1の研磨工程での研磨量が1000μmである場合には、偏在率が大きいと判定された場合には、その研磨量の1.1倍である1100μmに設定する。これは、偏在率が大きいと判定された場合、つまりCu残が発生しやすいと判定された場合には、Cuの凹凸の高低差が大きくなっていると考えられるため、その凹凸の平坦化を目的とする第1の研磨装置30による第1の研磨工程での研磨量が増加するように設定している。なお、この研磨量は、例えば研磨処理時間などによって調整することができる。また、パターン密度の偏在率が大きいと判定された場合には、第2の研磨装置40による第2の研磨工程でのオーバー研磨量を、偏在率が小さいと判定された場合のオーバー研磨量よりも増加するように設定する。具体的には、まず、偏在率が小さいと判定された場合には、第2の研磨装置40による第2の研磨工程において、Cu研磨の終点検知が行われた後、研磨量400nmのオーバー研磨が行われる。これに対し、偏在率が大きいと判定された場合には、第2の研磨装置40による第2の研磨工程において、Cu研磨の終点検知が行われた後、研磨量400nmのオーバー研磨が行われ、研磨を阻害する添加剤などを取り除くために水洗が行われ、再度、研磨量400nmのオーバー研磨が行われる。すなわち、偏在率が大きいと判定された場合には、偏在率が小さい場合の2倍のオーバー研磨が行われる。このようなオーバー研磨によって不必要なCuが除去され、Cu残の発生が好適に抑制される。このように、パターン密度の偏在率からCu残の発生しやすいレイヤであると判定された場合には、第1の研磨装置30第1の研磨工程での研磨量を増加させるとともに、第2の研磨装置40第2の研磨工程でのオーバー研磨量を増加させるようにCMPレシピが設定される。そして、図2に示すステップS7において、このCMPレシピに基づいてCMP工程が実施される。これにより、Cu残の発生しやすいレイヤに対して、CMPの強度が大きく調整されたCMP工程が実施されるため、上記レイヤにおいてCu残が発生することを好適に抑制することができる。なお、マップパターンMP0~MP7は密度マップの一例、配線溝60Xは凹部の一例、Cu層63は導電層の一例である。以上説明した本実施形態によれば、以下の効果を奏することができる。1近隣領域間におけるパターン密度差が第1基準値30以上となるエラー領域EAを抽出し、そのエラー領域EAの総面積をパターン密度の偏在率として算出するようにした。また、このエラー領域EAの総面積と第2基準値とを比較することにより、パターン密度の偏在率の大小を判定するようにした。これにより、このように判定されたパターン密度の偏在率の大小から、検証レイヤがCu残の発生しやすいレイヤであるか否かを判定することができる。すなわち、レイアウトデータからCu残の発生しやすい検証レイヤを特定することができ、ひいてはCu残の発生しやすい品種を特定することができる。したがって、Cu残の発生しやすいレイヤであると判定された場合には、レチクルの作成前にレイアウトデータの修正を行ったり、CMP工程の実施前に最適なCMP条件を設定したりすることができる。また、Cu残の発生しにくいレイヤであると判定された場合には、無駄にダミーパターンなどを追加することなくレイアウトを確定することができる。2エラー領域EAの総面積と第2基準値との比較結果に応じて、CMPレシピを設定するようにした。すなわち、CMP工程の施される対象レイヤがCu残の発生しやすいレイヤであるか否かによってCMPレシピを変更し、対象レイヤに最適なCMPレシピを設定するようにした。このように設定されたCMPレシピに基づいてCMP工程を実施することにより、Cu残の発生を好適に抑制することができる。3パターン密度差が第1基準値以上となる組み合わせの密度マップ、具体的には所定量のプラスシフトを加えた後の密度マップを重ね合わせて、プラスシフト後のマップパターンMP0~MP7が重複する領域をエラー領域EAとして抽出するようにした。これにより、ステップ区画D1単位マップパターンMUの隣接領域間におけるパターン密度差だけでなく、ステップ区画D1の近隣領域ここでは、周囲2mmの領域間におけるパターン密度差を考慮してパターン密度の偏在率を算出することができる。4レイアウトデータ21から読み出した検証レイヤの全てのパターンに所定量のマイナスシフトを加えるようにした。これにより、配線幅の狭いパターンが消えることになるため、このような配線幅の狭いパターンが密集している領域例えば、図14の領域71のパターン密度が低くなる。ところで、このような領域は、上述したように、オーバープレートが発生しやすく、Cu残の発生の原因となる凹凸を生じさせ得る領域であるが、パターンが密集しているためパターン密度がそれほど低くない。このため、マイナスシフトを加えない場合には、例えば、配線幅の狭いパターンの密集している領域と、配線幅の広いパターンが形成されたパターン密度の高い領域との間では、大きな密度差が生じない。したがって、この場合には、パターン密度の偏在率の算出に際して、Cu残の発生され得る領域である、配線幅の狭いパターンが密集している領域がそれほど考慮されない。これに対し、本実施形態では、上記マイナスシフト処理により、配線幅の狭いパターンの密集している領域がパターン密度の低い領域に置換される。このため、このように置換された領域と、パターン密度の高い領域との間において、大きな密度差が生じ、エラー領域EAが生じることになる。換言すると、この場合には、Cu残の発生され得る、配線幅の狭いパターンが密集している領域を考慮してパターン密度の偏在率を算出することができる。したがって、そのパターン密度の偏在率に基づいて、検証レイヤがCu残の発生しやすいレイヤであるか否かを精度良く判定することができる。他の実施形態なお、上記実施形態は、これを適宜変更した以下の態様にて実施することもできる。上記実施形態では、第2基準値を1つの値としたが、第2基準値を複数の値に設定してもよい。この場合、エラー領域EAの総面積が属する第2基準値の区分ごとにCMPレシピを設定するようにしてもよい。これによれば、パターン密度の偏在率の大きさに合わせてCMPレシピを細かく設定することができ、パターン密度の偏在率により適したCMPレシピを設定することができる。上記実施形態におけるステップS11図3参照の処理を省略してもよい。上記実施形態では、ブロックB1を2×2個のチップ20が含まれるサイズとしたが、チップ20間の領域のパターン密度についても算出することが可能なサイズであれば、そのサイズに特に制限されない。また、例えば検証レイヤ全体を1つの検証領域に設定するようにしてもよい。この場合には、ステップS12図3参照のの検証レイヤのブロック化処理を省略してもよい。上記実施形態における検証エリアA1のサイズや検証ステップ値V1の値は任意に設定される値であり、特に制限されない。上記実施形態では、パターン密度差が第1基準値以上となる組み合わせの密度マップ、具体的には所定量のプラスシフトを加えた後の密度マップを重ね合わせて、プラスシフト後のマップパターンが重複する領域をエラー領域EAとして抽出するようにした。これに限らず、例えばパターン密度差が第1基準値以上となる組み合わせの密度マップ、具体的にはプラスシフトを付加していない密度マップを重ね合わせて、両マップパターンが隣接する領域をエラー領域EAとして抽出するようにしてもよい。この場合には、ステップS15の処理を省略してもよい。このように、少なくとも隣接領域間におけるパターン密度差が第1基準値以上となる領域を抽出することができるのであれば、その方法は特に制限されない。上記実施形態では、レイアウトデータ21を生成する設計装置10のCPU11がパターン密度の偏在率を算出するようにしたが、設計装置10とは別のコンピュータがパターン密度の偏在率を算出するようにしてもよい。なお、この場合の上記別のコンピュータは、図1と同様の構成を有していればよい。"