信号線と低電位側電源の間に設けられ、前記信号線に印加される静電気が入力される複数のダイオードから構成されるESD保護ダイオードと、前記信号線と前記複数のダイオードの少なくともいずれか1つを接続する第一の配線と前記複数のダイオードが形成される半導体基板の間に設けられる第一の空隙部と、前記複数のダイオードの間を接続する第二の配線と前記半導体基板の間に設けられる第二の空隙部と、を具備することを特徴とするESD保護回路。静電気が印加される信号線に接続される信号端子と、カソードが前記信号端子に接続され、アノードが低電位側電源に接続される第一のダイオードと、アノードが前記信号端子に接続される第二のダイオードと、カソードが前記第二のダイオードのカソードに接続され、アノードが前記低電位側電源に接続されるツェナーダイオードと、前記第一のダイオードのカソード端子或いは前記第二のダイオードのアノード端子と前記信号端子の間を接続する第一の配線と、前記第一のダイオード、前記第二のダイオード、及び前記ツェナーダイオードが形成される半導体基板と前記第一の配線の間に設けられる第一の空隙部と、前記第一のダイオードのカソード電極と前記第二のダイオードのアノード電極の間を接続する第二の配線と、前記第二の配線と前記半導体基板の間に設けられる第二の空隙部と、前記第二のダイオードのカソード電極と前記ツェナーダイオードのカソード電極の間を接続する第三の配線と、前記第三の配線と前記半導体基板の間に設けられる第三の空隙部と、を具備することを特徴とするESD保護回路。前記空隙部は、側面及び底面の半導体基板上に絶縁膜が形成されていることを特徴とする請求項1又は2に記載のESD保護回路。前記空隙部は、上面、側面及び底面の半導体基板上に第一の絶縁膜が形成され、前記配線を覆うように第二の絶縁膜が形成されていることを特徴とする請求項1又は2に記載のESD保護回路。前記空隙部の直下には、前記半導体基板を貫通する貫通部が設けられることを特徴とする請求項1乃至4のいずれか1項に記載のESD保護回路。本発明は、配線部の寄生容量を低減できるESD保護回路を提供することにある。一つの実施形態によれば、ESD保護回路は、複数のダイオードから構成されるESD保護ダイオード、第一の空隙部、及び第二の空隙部が設けられる。ESD保護ダイオードは、信号線と低電位側電源の間に設けられ、信号線に印加される静電気が入力される。第一の空隙部は、信号線と複数のダイオードの少なくともいずれか1つを接続する第一の配線と複数のダイオードが形成される半導体基板の間に設けられる。第二の空隙部は、複数のダイオードの間を接続する第二の配線と半導体基板の間に設けられる。以下本発明の実施形態について図面を参照しながら説明する。第一の実施形態まず、本発明の第一の実施形態に係るESD保護回路について、図面を参照して説明する。図1はESD保護回路を示す回路図である。図2はESD保護回路を示す平面図である。図3は図2のA-A線に沿う断面図である。図4は図2のB-B線に沿う断面図である。本実施形態では、ESD保護回路の配線直下に空隙部を設けて、配線部の寄生容量を低減している。図1に示すように、ESDelectrostaticdischarge静電気放電保護回路91は、信号線Lsと低電位側電源接地電位Vssの間に設けられ、ダイオードD1乃至3から構成される。ESD保護回路91は、複数のダイオードから構成されるCrowbar型ESDダイオードである。ESD保護回路91は、信号線Lsを介して、電子機器や半導体集積回路などに設けられる回路部100の信号端子Plsに印加される静電気に対して、回路部100を保護する機能を有する。ダイオードD1は、カソードが信号線Lsに接続され、アノードが低電位側電源接地電位Vssに接続される。ダイオードD2は、アノードが信号線Lsに接続される。ダイオードD3は、カソードがダイオードD2のカソードに接続され、アノードが低電位側電源接地電位Vssに接続される。低電位側電源接地電位Vssは、回路部100の接地端子Pvssに接続される。図2に示すように、ダイオードD1は、不純物濃度が低いN-層2とP層1及びP層3が接合部を形成する低容量なダイオードである。ダイオードD1は、N-層2の中央部にN層7が配置され、N層7に接続されるカソード電極である電極8が設けられる。ダイオードD2は、不純物濃度が低いN-層2とP層6が接合部を形成する低容量なダイオードである。ダイオードD2は、N-層2の周囲にN層4が配置され、P層6に接続されるアノード電極である電極9が設けられ、N層4に接続されるカソード電極である電極10が設けられる。ダイオードD3は、不純物濃度が高いN層7とP層5が接合部を形成し、ダイオードD1及びD2よりも容量が大きなツェナーダイオードである。ダイオードD3は、N層7に接続されるカソード電極である電極11が設けられる。信号端子15は、静電気が印加される信号線Lsに接続され、絶縁膜を介してN-層2上に設けられる。配線12は、信号端子15と電極9を接続する。配線13は、電極8と電極9を接続する。配線14は、電極10と電極11を接続する。配線12乃至14の直下には空隙部が設けられ、ダイオードD1乃至3が形成される半導体基板と配線12乃至14の間は、空気が充填される。詳細は後述する。ここでは、配線12が信号端子15と電極9を接続しているが、代わりに配線12が信号端子15と電極8を接続してもよい。図3に示すように、P層1の第一主面表面には、N-エピタキシャル層であるN-層2が形成される。P層1の第一主面と相対向する第二主面裏面には、P層1よりも不純物濃度が高いP層16が形成される。P層1、N-層2、及びP層16は、例えばESD保護回路91の半導体基板として用いられる。P層16の第一主面と相対向する第二主面裏面には、低電位側電源接地電位に接続される接地電極17が設けられる。P層1の第一主面表面には、N-層2に隣接配置され、N-層2とは逆導電型のP層3が形成される。P層1の第一主面表面には、P層1よりも不純物濃度が高いP層5が形成される。P層1の第一主面表面には、N-層2とP層3の間、N-層2とP層5の間にはそれぞれ、N-層2よりも不純物濃度が高いN層4が形成される。P層5の第一主面表面には、N層4よりも不純物濃度が高いN層7が設けられる。P層3の間のN-層2の第一主面表面には、N層7が設けられる。N層4の間のN-層2の第一主面表面には、P層1よりも不純物濃度が高いP層6が設けられる。N-層2のN層7上には電極8が設けられる。P層6上には電極9が設けられる。N-層2とP層5の間のN層4上には電極10が設けられる。P層5のN層7上には電極11が設けられる。電極8と電極9は、配線13で接続される。電極10と電極11は、配線14で接続される。配線13の直下のN層7と接するN-層2、P層3、N層、及びP層6と接するN-層2の第一主面表面上には、絶縁膜21が設けられず、空隙部31が形成され、空隙部31には空気が充填される。配線14の直下のP層5の第一主面表面上には、絶縁膜21が設けられず、空隙部31が形成される。なお、空隙部31を除く半導体基板上には絶縁膜21が設けられる。図4に示すように、P層6上の電極9と絶縁膜21上の信号端子15は、配線12で接続される。配線12の直下のP層6と接するN-層2、N層、及びN-層2の第一主面表面上には、絶縁膜21が設けられず、空隙部31が形成され、空隙部31には空気が充填される。ここで、配線12と信号端子15は、同一の金属材料を使用して同一工程で形成されているが、異なる金属材料を用いてもよい。次に、ESD保護回路の配線部の寄生容量について、図5乃至7を参照して説明する。図5はESD保護回路の等価回路図である。図6及び7は等価回路図を説明する図である。図5に示すように、ダイオードD1は、等価的な接合容量C1と寄生容量C11を有する。ダイオードD2は、等価的な接合容量C2と寄生容量C21乃至25を有する。ダイオードD3は、等価的な接合容量C3と寄生容量C31を有する。図6に示すように、接合容量C1はN-層2とP層1及びP層3の間の接合容量である。接合容量C2はN-層2とP層6の間の接合容量である。接合容量C3はN層7とP層5の間の接合容量である。寄生容量C11は、配線13とP層3の間の空気絶縁された容量である。寄生容量C21は、配線13とN層4の間の空気絶縁された容量である。寄生容量C22は、配線13とN-層2の間の空気絶縁された容量である。寄生容量C31は、配線14とP層5の間の空気絶縁された容量である。図7に示すように、寄生容量C23は、配線12とP層6に接するN-層2の間の空気絶縁された容量である。寄生容量C24は、配線12とN層4の間の空気絶縁された容量である。寄生容量C25は、配線12とN-層2の間の空気絶縁された容量である。ここで、本実施形態の寄生容量と空隙部31が設けられずに絶縁膜21が残置された場合の寄生容量の比較を行う。絶縁膜21が残置されたときの配線13とP層3の間の容量をC111、配線13とN層4の間の容量をC211、配線13とN-層2の間の容量をC221、配線12とP層6に接するN-層2の間の容量をC231、配線12とN層4の間の容量をC241、配線12とN-層2の間の容量をC251、配線14とP層5の間の容量をC311とし、絶縁膜21を比誘電率4を有するシリコン酸化膜SiO2、空気の比誘電率を1とすると、C111=4C11、C211=4C21、C221=4C22、C231=4C23、C241=4C24、C251=4C25、C311=4C31と表される。即ち、空隙部31を設けることにより、絶縁膜21が残置された場合と比較し、配線部の寄生容量を1/4に低減することができる。上述したように、本実施形態のESD保護回路では、ダイオードD1乃至3が設けられる。配線12は信号端子15と電極9の間を接続する。配線13は電極8と電極9の間を接続する。配線14は電極10と電極11の間を接続する。配線12と半導体基板の間に第一の空隙部が設けられる。配線13と半導体基板の間に第二の空隙部が設けられる。配線14と半導体基板の間に第三の空隙部が設けられる。第一乃至三の空隙部は空気が充填される。このため、ESD保護回路91の配線部の寄生容量を大幅に低減することができる。空隙部は、ESD保護回路91のESD保護機能には影響を与えない。なお、本実施形態では配線と半導体基板の間に空隙部31を設けているが必ずしもこれに限定されるものではない。例えば、図8のESD保護回路91aに示すように、空隙部31の側面、底面の半導体基板上に絶縁膜42を設けてもよい。この場合、半導体基板表面が露呈されないのでESD保護回路91aの特性及び信頼性が向上する。また、本実施形態では電極と配線を別個に形成しているが、図8に示すように、代わりに配線42を用いて直接ダイオードと接続させてもよい。また、本実施形態ではESD保護回路をダイオードD1乃至3で構成しているが必ずしもこれに限定されるものではない。例えば、図9のESD保護回路91bに示すように、ダイオードD11a、ダイオードD11b、ダイオードD12a、ダイオードD12bの4つのダイオードから構成してもよい。ここで、ダイオードD11a及びダイオードD11bは、トリガダイオードを構成し、ダイオードD12a及びダイオードD12bは、カソードが互いに接するツェナーダイオードである。第二の実施形態次に、本発明の第二の実施形態に係るESD保護回路について、図面を参照して説明する。図10はESD保護回路を示す平面図である。図11は図10のC-C線に沿う断面図である。図12は図10のD-D線に沿う断面図である。本実施形態では、ESD保護回路の配線と半導体基板の間に空隙部を設けて寄生容量を低減し、ESD保護回路の配線部を絶縁膜で覆っている。以下、第一の実施形態と同一構成部分には、同一符号を付してその部分の説明を省略し、異なる部分のみ説明する。図10に示すように、ESD保護回路92は、ダイオードD1乃至3から構成される。ESD保護回路92には、配線12乃至14及びその側面部と半導体基板の間に空隙部51が設けられる。空隙部51には、空隙部51の形成用として複数の開口部52が設けられる。図11に示すように、ESD保護回路92には、空隙部51の上面配線と接する面、側面絶縁膜21の側面と接する面、及び底面半導体基板表面に絶縁膜53が設けられる。配線13、配線14、及び絶縁膜21上には、配線13及び14を覆うように絶縁膜54が設けられる。図12に示すように、ESD保護回路92には、空隙部51の上面配線と接する面、側面絶縁膜21の側面と接する面、及び底面半導体基板表面に絶縁膜53が設けられる。絶縁膜53の上面部は、絶縁膜53がエッチングされた開口部52が形成される。配線14、絶縁膜21、及び絶縁膜53上には、配線14を覆うように絶縁膜54が設けられる。開口部52直下の空隙部51には、開口部52を介して絶縁膜54a絶縁膜54と同一の膜が堆積される。次に、ESD保護回路の製造方法について図13乃至16を参照して説明する。図13乃至16はESD保護回路の製造工程を示す断面図である。図13に示すように、P層16、P層1、及びN-層2から構成される半導体基板のN-層2に、P層5、P層6、及びN層8をそれぞれ形成する。電極8乃至11の形成後に絶縁膜21を堆積し、図示しないレジスト膜をマスクにして絶縁膜21をエッチングして開口部を形成する。次に、図14に示すように、レジスト膜を除去後、開口部の側面及び底面に絶縁膜53を形成する。絶縁膜53上に開口部を覆うように有機膜55を埋め込む。この有機膜55上に絶縁膜53を形成して、有機膜55の周囲を絶縁膜53で覆う。ここで、絶縁膜53には、例えばシリコン窒化膜を8nm形成している。有機膜55には、例えばポリシラザンPolysilazane膜を用いている。ポリシラザン膜の形成方法は、ジブチルエーテルと過水素化ポリシラザン混合物を半導体基板上に塗布スピンコートし、例えば450°C程度のウエット酸化処理を実施して膜中のカーボンを酸素に置換させシリコン酸化膜を形成する。なお、ポリシラザン膜の代わりにHSG膜などの無機SOGSpinonGlass膜を用いてもよい。続いて、図15に示すように、配線12乃至14及び信号端子15の形成後、図示しないレジスト膜をマスクとして絶縁膜53をエッチングして開口部52を形成する。そして、図16に示すように、レジスト膜をマスクとして、開口部52から、例えば弗酸HFを2に希釈した希弗酸希HF溶液を用いて空隙部51中の有機膜55をエッチングする。ここで、シリコン窒化膜である絶縁膜53は、希弗酸希HF溶液にほとんどエッチングされない有機膜55に対して選択比が非常に大きい。この結果、配線部12乃至14、及びその側面部と半導体基板の間に周囲を絶縁膜53で覆われた空隙部51が形成される。空隙部51の形成後、絶縁膜21、絶縁膜53、及び配線12乃至14上に、配線12乃至14の周囲を覆うように絶縁膜54を形成する。上述したように、本実施形態のESD保護回路では、ダイオードD1乃至3が設けられる。配線12と半導体基板の間に周囲を絶縁膜53で覆われた第一の空隙部が設けられる。配線13と半導体基板の間に周囲を絶縁膜53で覆われた第二の空隙部が設けられる。配線14と半導体基板の間に周囲を絶縁膜53で覆われた第三の空隙部が設けられる。第一乃至三の空隙部は空気が充填される。配線12乃至14、及び絶縁膜21上には、配線12乃至14を覆うように絶縁膜54が設けられる。このため、ESD保護回路92の配線部の寄生容量を大幅に低減することができる。また、第一の実施形態よりも特性及び信頼性の向上したESD保護回路92を提供することができる。空隙部は、ESD保護回路92のESD保護機能には影響を与えない。第三の実施形態次に、本発明の第三の実施形態に係るESD保護回路について、図面を参照して説明する。図17はESD保護回路を示す平面図である。本実施形態では、ESD保護回路の配線直下に空隙部及び貫通部を設けて配線部の寄生容量を低減している。以下、第一の実施形態と同一構成部分には、同一符号を付してその部分の説明を省略し、異なる部分のみ説明する。図17に示すように、ESD保護回路93には、配線12乃至14及びその側面部と半導体基板の間に空隙部31が設けられる。ESD保護回路93は、ダイオードD1乃至3から構成される。配線13及び14の空隙部31直下のダイオードの接合部よりも外側の半導体基板を貫通するように貫通部61が設けられる。図示していないが配線12の空隙部31直下にも貫通部61が設けられる。ここで、貫通部61を設けることにより、配線13とP層3の間の空気絶縁された寄生容量C11aは、第一の実施形態の寄生容量C11よりも低減される。配線13とN層4の間の空気絶縁された寄生容量C21aは、第一の実施形態の寄生容量C21よりも低減される。配線14とP層5の間の空気絶縁された寄生容量C31aは、第一の実施形態の寄生容量C31よりも低減される。配線12とN-層2の間の空気絶縁された寄生容量C23a図示しないは、第一の実施形態の寄生容量C23よりも低減される。配線12とN層4の間の空気絶縁された寄生容量C24a図示しないは、第一の実施形態の寄生容量C24よりも低減される。配線12とN-層2の間の空気絶縁された寄生容量C25a図示しないは、第一の実施形態の寄生容量C25よりも低減される。即ち、貫通部61を設けることにより、配線部の寄生容量を第一の実施形態よりも低減することができる。上述したように、本実施形態のESD保護回路では、ダイオードD1乃至3が設けられる。配線12と半導体基板の間に周囲を絶縁膜53で覆われた第一の空隙部が設けられる。配線13と半導体基板の間に周囲を絶縁膜53で覆われた第二の空隙部が設けられる。配線14と半導体基板の間に周囲を絶縁膜53で覆われた第三の空隙部が設けられる。第一乃至三の空隙部直下には、半導体基板を貫通する貫通部61が設けられる。このため、第一の実施形態よりもESD保護回路93の配線部の寄生容量を低減することができる。空隙部及び貫通部61は、ESD保護回路93のESD保護機能には影響を与えない。本発明は、上記実施形態に限定されるものではなく、発明の趣旨を逸脱しない範囲で、種々、変更してもよい。第三の実施形態では、配線部の直下に基板を貫通する貫通部61を設けているが、必ずしもこれに限定されるものではない。貫通部61の代わりに、例えばP層1上のP層3、N層4をエッチングしてP層1の表面が露呈するように溝部を設けてもよい。また、ESD保護回路は、3つ或いは4つのダイオードから構成されているが必ずしもこれに限定されるものではない。2つ或いは5つ以上のダイオードから構成されるESD保護回路にも適用することができる。以上、幾つかの実施形態について述べたが、これらの実施形態は単に例として示したもので、本発明の範囲を限定することを意図したものではない。実際、ここにおいて述べた新規なESD保護回路は、種々の他の形態に具体化されても良いし、更に、本発明の主旨或いはスピリットから逸脱することなく、ここにおいて述べたESD保護回路の形態における種々の省略、置き換え及び変更を行ってもよい。付随する請求項及びそれらの均等物は、本発明の範囲及び主旨或いはスピリットに入るようにそのような形態或いは変形を含むことを意図している。