第1の端子と第2の端子によって制御可能である少なくとも1つのマルチレベル相変化メモリPCMセルをプログラミングするための方法であって、前記PCMセルに印加された少なくとも1つの電流パルスによってそれぞれの確定セル状態を有するように前記PCMセルをプログラミングすることであって、前記それぞれの確定セル状態が少なくともそれぞれの確定抵抗レベルによって定義されることと、前記第1の端子に印加されたそれぞれの第1のパルスと前記第2の端子に印加されたそれぞれの第2のパルスによって前記それぞれの電流パルスを制御することと、前記PCMセルの実際の抵抗値および前記確定抵抗レベルについて定義されるそれぞれの基準抵抗値に応じて、前記それぞれの第1のパルスと前記それぞれの第2のパルスを制御することを含む、方法。前記電流パルスを制御する前記ステップが、第1のパルス、特にビット線パルスと、第2のパルス、特にワード線パルスの初期対によって開始され、前記初期対が複数のPCMセルに依存して提供された平均プログラミング曲線から導出される、請求項1記載の方法。前記第2のパルスが前記PCMセルへのアクセスを制御するためにアクセスエンティティの制御端子に印加されたワード線電圧パルスであり、前記第1のパルスが前記ビット線に印加されたビット線電圧パルスであり、前記PCMセルが前記ビット線と前記アクセスエンティティとの間に結合され、前記ワード線電圧パルスと前記ビット線電圧パルスが前記実際の抵抗値と前記基準抵抗値との差の値によって制御される、請求項1または2記載の方法。前記PCMセルの最低抵抗値と最高抵抗値との間の抵抗ウィンドウの少なくとも一部を複数の別個の抵抗範囲に分割することと、前記別個の抵抗範囲を異なるプログラミング軌道にそれぞれ関連付けることであって、前記異なるプログラミング軌道が異なるワード線パルスまたは異なるビット線パルスによってそれぞれ定義されることと、それぞれの確定抵抗レベルを前記別個の抵抗範囲の1つにマッピングすることであって、前記マッピングされた別個の抵抗範囲が関連のプログラミング軌道を有することと、ビット線パルスまたはワード線パルスと、前記それぞれの確定抵抗レベルがマッピングされる前記抵抗範囲に関連付けられた前記プログラミング軌道とを使用して、前記それぞれの確定抵抗レベルを達成するために前記PCMセル上で反復プログラミングを適用することとを含む、請求項1ないし3のいずれか1項に記載の方法。前記PCMセルの前記最低抵抗値と前記最高抵抗値との間のフルスケール抵抗ウィンドウが前記複数の別個の抵抗範囲に分割される、請求項4記載の方法。前記それぞれの抵抗範囲が、前記それぞれの確定抵抗レベルをカバーし、前記それぞれの確定抵抗レベルをカバーする前記プログラミング軌道のうちの最大分解能を有する前記プログラミング軌道に関連付けられ、特に、前記それぞれの抵抗範囲が、前記プログラミング電圧または電流ウィンドウの線形性あるいは幅またはその両方を増加するように適合される前記プログラミング軌道に関連付けられる、請求項4または5記載の方法。前記それぞれのプログラミング軌道が、前記PCMセルに流れる前記それぞれの電流パルスの最大電流を制限するためにそれぞれの最大抵抗値に関連付けられる最大プログラミング電流に関連付けられる、請求項4ないし6のいずれか1項に記載の方法。振幅が変化するビット線パルスまたはワード線パルスと、前記それぞれの確定抵抗レベルがマッピングされる前記抵抗範囲に関連付けられた前記プログラミング軌道を使用して、前記それぞれの確定抵抗レベルを達成するために前記PCMセル上で前記反復プログラミングが適用される、請求項4ないし7のいずれか1項に記載の方法。前記PCMセルに流れるいくつかの異なる電流パルスによってそれぞれの確定セル状態を有するように前記それぞれのPCMセルをプログラミングすることであって、前記それぞれの確定セル状態が少なくともいくつかの異なる確定抵抗レベルによって定義されることを含む、請求項1ないし8のいずれか1項に記載の方法。コンピュータ上で実行されたときに請求項1ないし9のいずれか1項に記載の方法を実行するためのプログラムコードを含むコンピュータプログラム。第1の端子と第2の端子によって制御可能である少なくとも1つのマルチレベル相変化メモリPCMセルをプログラミングするための装置であって、前記PCMセルの実際の抵抗値および前記PCMセルの確定抵抗レベルについて定義される基準抵抗値に応じて、前記第1の端子に印加された第1のパルスと前記第2の端子に印加された第2のパルスを制御するための制御手段であって、前記第1のパルスと前記第2のパルスが、それぞれの確定セル状態を有するように前記PCMセルをプログラミングするために前記PCMセルに印加された少なくとも1つの電流パルスを制御するように適合され、前記それぞれの確定セル状態が少なくとも前記それぞれの確定抵抗レベルによって定義される制御手段を含む装置。前記PCMセルの前記実際の抵抗値を測定し、前記測定した実際の抵抗値を前記制御手段に提供するための測定手段をさらに含む、請求項11記載の装置。前記制御手段が前記PCMセルの最低抵抗値と最高抵抗値との間の抵抗ウィンドウの少なくとも一部を複数の別個の抵抗範囲に分割するための分割手段と、前記別個の抵抗範囲を異なるプログラミング軌道にそれぞれ関連付けるための関連付け手段であって、前記異なるプログラミング軌道が異なるワード線パルスによってまたは異なるビット線パルスによってそれぞれ定義される関連付け手段と、それぞれの確定抵抗レベルを前記別個の抵抗範囲の1つにマッピングするためのマッピング手段であって、前記マッピングされた抵抗範囲が関連のプログラミング軌道を有するマッピング手段とを含む、請求項11または12記載の装置。第1の制御信号に依存して、前記PCMセルにビット線パルスを提供するためのビット線パルス発生手段と、第2の制御信号に依存して、いくつかの定義されたワード線パルスのうちの1つのワード線パルスを選択するための選択手段とをさらに含み、前記制御手段が、前記確定抵抗値について定義される前記基準抵抗値および前記実際の抵抗値に依存して、前記第1の制御信号および前記第2の制御信号を提供するように適合される、請求項11ないし13のいずれか1項に記載の装置。前記選択手段が、反復プログラミング中に前記PCMセル特性に適合させるために、前記最初に選択されたワード線パルスを変更するように適合される、請求項14記載の装置。1つまたは複数の相変化メモリPCMセルと、請求項11ないし15のいずれか1項に記載の装置とを含むメモリデバイス。セル変動性の存在下では、従来のWLベースのプログラミングおよびBLベースのプログラミングは複数の状態のセルをプログラミングするために複数の反復を必要とする。本発明の第1の態様の一実施形態により、少なくとも1つのマルチレベル相変化メモリPCMセルをプログラミングするための方法が提供される。PCMセルは、特にビット線に結合された第1の端子と、特にワード線に結合された第2の端子によって制御可能にすることができる。この方法は、-PCMセルに流れる少なくとも1つの電流パルスによってそれぞれの確定セル状態を有するようにPCMセルをプログラミングするステップであって、前記それぞれの確定セル状態が少なくともそれぞれの確定抵抗レベルによって定義されるステップと、-第1の端子に印加されたそれぞれの第1のパルスと第2の端子に印加されたそれぞれの第2のパルスによって前記それぞれの電流パルスを制御するステップと、-PCMセルの実際の抵抗値および確定抵抗レベルについて定義されるそれぞれの基準抵抗値に応じて、前記それぞれの第1のパルスと前記それぞれの第2のパルスを制御するステップとを含む。特に、前記少なくとも1つのマルチレベルPCMセルをプログラミングするために反復プログラミング方式が使用される。この反復プログラミング方式は、PCMセルのそれぞれの確定抵抗レベルをプログラミングするために複数の書き込み検証ステップを使用することができる。第1のパルスはビット線パルスにすることができる。ビット線パルスはビット線で印加することができる。さらに、第2のパルスはワード線パルスにすることができる。ワード線パルスはワード線で印加することができる。PCMセルの確定セル状態は、PCMセルのターゲット抵抗レベルとしても示され、少なくともPCMセルのそれぞれの確定抵抗レベルによって定義されるターゲットセル状態としても示すことができる。第2の態様の一実施形態により、本発明は、コンピュータ上で実行されたときに少なくとも1つのマルチレベル相変化メモリPCMセルをプログラミングするための方法を実行するためのプログラムコードを含むコンピュータプログラムに関する。本発明の第3の態様の一実施形態により、特にビット線に結合された第1の端子と、特にワード線に結合された第2の端子によって制御可能である少なくとも1つのマルチレベル相変化メモリPCMセルをプログラミングするための装置が提案される。この装置は、PCMセルの実際の抵抗値およびPCMセルの確定抵抗レベルについて定義される基準抵抗値に応じて、第1の端子に印加された第1のパルスと第2の端子に印加された第2のパルスを制御するための制御手段を含み、前記第1のパルスと前記第2のパルスは、それぞれの確定セル状態を有するようにPCMセルをプログラミングするためにPCMセルに流れる少なくとも1つの電流パルスを制御するように適合され、それぞれの確定セル状態は少なくともそれぞれの確定抵抗レベルによって定義される。それぞれのPCMセルのプログラミングされた抵抗レベルは、印加された第1のパルス、たとえば、ビット線パルスと、印加された第2のパルス、たとえば、ワード線パルスに依存している。したがって、ワード線パルスとビット線パルスによって提供される空間は、PCMセルをプログラミングするためのプログラミング表面を決定することができる。PCMセルの相変化エレメントを通る電流を制御するためのアクセスデバイスまたはアクセスエンティティがFETである場合、ワード線パルスはゲート電圧VGにすることができ、ビット線パルスはドレイン電圧VDにすることができる。その場合、プログラミング表面はVG-VD空間にすることができる。本発明の諸実施形態はマルチレベルPCMセルをプログラミングするためのビット線パルスおよびワード線パルスの最適制御を提供することができるので、本発明の諸実施形態はプログラミング表面の最適制御を提供することができる。本発明の諸実施形態により提供されたプログラミング表面の最適制御により、反復プログラミング方式を適用するときにマルチレベルPCMセルをプログラミングするために最小数の必要な反復が行われる。したがって、それぞれの確定抵抗レベルがプログラミングされる場合、本発明の諸実施形態は高速収束fastconvergenceを提供することができる。さらに、本発明の諸実施形態は強化されたプログラミング電圧/電流分解能resolutionを提供することができる。この態様は、アクセスデバイスのしきい電圧が高いときに非常に重要なものになる可能性がある。さらに、この態様は固定小数点実現例に関する恩恵をもたらすことができる。その上、雑音およびセル変動性の下でより優れた制御を提供することができる。さらに、結合されたワード線-ビット線プログラミングは、非線形挙動を表示するプログラミング体制regimeの線形化という能力を提供することができる。これは、高速収束、強化されたレベル配置、およびより低い雑音感度を提供することができる。本発明の諸実施形態は、SET側からおよびRESET側からのプログラミングを使用できるので、本発明の方式は双方向プログラミングに使用することができる。この点に関しては、部分アモルファス体制を使用することができる。本発明の方法の一実施形態では、電流パルスを制御する前記ステップは、ビット線パルスとワード線パルスの初期結合initialcoupleによって開始され、前記初期結合は複数のPCMセルに依存して提供される平均プログラミング曲線から導出される。他の実施形態では、前記ワード線パルスは、PCMセルへのアクセスを制御するためにアクセスエンティティの制御端子に印加されたワード線電圧パルスである。その上、前記ビット線パルスは、ビット線に印加されたビット線電圧または電流パルスにすることができる。前記PCMセルは前記ビット線と前記アクセスエンティティとの間に結合することができる。前記ワード線電圧パルスおよび前記ビット線電圧または電流パルスは、実際の抵抗値と基準抵抗値との差の値によって制御することができる。特に、アクセスエンティティは電界効果トランジスタFETにすることができる。この点に関しては、ワード線電圧パルスはFETのゲートで印加されたゲート電圧VGにすることができる。さらに、ビット線電圧パルスはFETのドレインで印加されたドレイン電圧VDにすることができる。他の実施形態では、この方法は、-PCMセルの最低抵抗値と最高抵抗値との間の抵抗ウィンドウの少なくとも一部を複数の別個の抵抗範囲に分割するステップと、-別個の抵抗範囲を異なるプログラミング軌道programmingtrajectoryにそれぞれ関連付けるステップであって、前記異なるプログラミング軌道が異なるワード線パルスによってそれぞれ定義されるステップと、-それぞれの確定抵抗レベルを別個の抵抗範囲の1つにマッピングするステップであって、マッピングされた別個の抵抗範囲が関連のプログラミング軌道を有するステップと、-ビット線パルスと、それぞれの確定抵抗レベルにマッピングされた抵抗範囲に関連付けられたそのプログラミング軌道とを使用して、それぞれの確定抵抗レベルを達成するために反復プログラミングを適用するステップとを含む。さらに、PCMセルにアクセスするためのアクセスエンティティとしてのFETの場合、上記は以下のように記述することができる。すなわち、いくつかの異なる基準ゲート電圧を使用してマルチ軌道プログラミング曲線を効果的に可能にすることができる。PCMセルのターゲット抵抗ウィンドウは、異なるプログラミング軌道、すなわち、異なるゲート電圧によって対応することができる別個の範囲または体制に分割することができる。さらに、それぞれのターゲットレベルは、異なるプログラミング体制、すなわち、異なるゲート電圧の1つにマッピングすることができる。最後に、レベル割り振りに基づく固定ゲート電圧および特に振幅が変化するビット線パルスに基づいて、反復プログラミングを適用することができる。したがって、より高いレベルのデータ管理による完全並列化の能力を引き起こす並列ビット線ベースのプログラミングを可能にすることができる。上記のビット線ベースのプログラミング方式は、広帯域幅のマルチセルプログラミングとともに高性能のマルチレベルストレージを結合することができる。上記の方式は反復書き込み検証方式に基づくものにすることができ、これは適応電流制御アルゴリズムを使用することができ、適応アルゴリズムの分解能を強化するためにマルチレベルおよびマルチ軌道プログラミングの概念を活用することができる。他の実施形態では、PCMセルの最低抵抗値と最高抵抗値との間のフルスケール抵抗ウィンドウが複数の別個の抵抗範囲に分割される。PCMセルの最低SET抵抗値と最高RESET抵抗値とのギャップは、フルスケール抵抗ウィンドウを定義することができ、したがって、PCMセルをプログラミングするための最大抵抗ウィンドウを定義することができる。他の実施形態では、それぞれの抵抗範囲は、それぞれの確定抵抗レベルをカバーするプログラミング軌道のうちの最大分解能を有するプログラミング軌道に関連付けられる。特に、それぞれの抵抗範囲は、プログラミング電圧または電流ウィンドウの線形性あるいは幅またはその両方を増加するように適合されるプログラミング軌道に関連付けることができる。他の実施形態では、それぞれのプログラミング軌道はそれぞれの最大抵抗値に関連付けられる。その結果、PCMセルに流れるそれぞれのプログラミングパルスの最大電流は制限される。PCMセルに流れるそれぞれのプログラミングパルスの限られた電流により、有利なことに、それぞれのプログラミング軌道を使用してPCMセルがプログラミングされるときにオーバシュートが回避される。他の実施形態では、振幅が変化するビット線パルスを使用し、それぞれの確定抵抗レベルにマッピングされた抵抗範囲に関連付けられたプログラミング軌道を使用して、それぞれの確定抵抗レベルを達成するために前記反復プログラミングが適用される。他の実施形態では、この方法は、PCMセルに流れるいくつかの異なる電流または電圧パルスによってそれぞれの確定セル状態を有するようにそれぞれのPCMセルをプログラミングするステップであって、前記それぞれの確定セル状態が少なくともいくつかの異なる確定抵抗レベルによって定義されるステップを含む。本発明の装置の一実施形態では、この装置は、PCMセルの実際の抵抗値を測定し、測定した実際の抵抗値を前記制御手段に提供するための測定手段を有する。他の実施形態では、前記制御手段は分割手段と関連付け手段とを含む。この点に関しては、前記分割手段は、PCMセルの最低抵抗値と最高抵抗値との間の抵抗ウィンドウの少なくとも一部を複数の別個の抵抗範囲に分割するように適合させることができる。さらに、前記関連付け手段は、別個の抵抗範囲を異なるプログラミング軌道にそれぞれ関連付けるように適合させることができる。異なるプログラミング軌道は異なるワード線パルスによってそれぞれ定義することができる。さらに、前記マッピング手段は、それぞれの確定抵抗レベルを別個の抵抗範囲の1つにマッピングするように適合させることができる。マッピングされた抵抗範囲は関連のプログラミング軌道を有することができる。他の実施形態では、この装置は、ビット線パルス発生手段と選択手段とをさらに有する。ビット線パルス発生手段またはビット線パルス発生器は、第1の制御信号に依存して、PCMセルにビット線パルスを提供するように適合させることができる。その上、前記選択手段は、第2の制御信号に依存して、いくつかの定義されたワード線パルスのうちの1つのワード線パルスを選択するように適合させることができる。この点に関しては、前記制御手段は、確定抵抗値について定義される基準抵抗値および実際の抵抗値に依存して、第1の制御信号および第2の制御信号を提供するように適合させることができる。他の実施形態では、前記選択手段は、反復プログラミング中にPCMセル特性に適合させるために、最初に選択されたワード線パルスを変更するように適合させることができる。それぞれの手段、たとえば、前記制御手段は、ハードウェアでまたはソフトウェアで実現することができる。前記手段がハードウェアで実現される場合、デバイスとして、たとえば、コンピュータとしてまたはプロセッサとして、あるいはシステム、たとえば、コンピュータシステムの一部として、実施することができる。前記手段がソフトウェアで実現される場合、コンピュータプログラムcomputerprogramproductとして、機能として、ルーチンとして、プログラムコードとして、または実行可能オブジェクトとして実施することができる。以下では、添付図面に関連して本発明の模範的な諸実施形態について説明する。すべての図面において同様の要素または機能的に似ている要素には、他の指示がない場合、同じ参照符号が割り当てられている。本発明の諸実施形態は、マルチレベル相変化メモリPCMセルに適用することができる。マルチレベルの機能性、すなわち、PCMセルあたり複数のビットというのは、容量を増加し、それにより、コストを低減するための優れた方法である。マルチレベルPCMセルは、最低SET抵抗値と最高RESET抵抗値との間の複数の抵抗レベルを保管することに基づくものである。PCMセルの複数のレベルまたは複数の抵抗レベルは、部分アモルファス部分RESETおよび部分結晶部分SETの相分布に対応する。相変化、すなわち、状態プログラミングは、ジュール加熱によって、特に温度または電流制御によって可能にすることができ、電気的に、特にしきい値切り替えメカニズムによって開始することができるたとえば、図2を参照。この点に関しては、図1は、PCMセルをプログラミングするためのRESETパルスおよびSETパルスを示す図を示している。図1の図のx軸は時間tを示し、y軸は温度Tおよび電流Iを示している。RESETパルスはSETパルスより短いが、より大きい電流振幅を有する。さらに、RESETパルスは融解温度T_meltより上に位置する。対照的に、SETパルスは融解温度T_meltとガラス温度T_glassとの間に位置する。さらに、図2は、PCMセルのI-V特性を示している。この場合、曲線21はRESETから発生している。対照的に、曲線22はSETから発生している。PCMセルのしきい電圧VTHは、プログラミンが行われる動的ON体制への遷移の境界を示し、OFF体制は、原則的に低い電圧でPCMセルの状態を読み取るために使用される。PCMセルをプログラミングするための電流制御の2つの異なるモードを区別するために、図3はPCMセルのワード線ベースの電流制御の一例を示しており、図4はPCMセルのビット線ベースの電流制御の一例を示している。この点に関しては、図3および図4の左側部分はそれぞれ、アクセスエンティティとして相変化エレメントPCEおよび電界効果トランジスタFETを有する回路を示している。さらに、ビット線BLおよびワード線WLへの端子が示されている。さらに、図3の右側部分は一定の高いVDを有する電界効果トランジスタFETのI-VG特性を示している。同様に、図4の右側部分は一定の高いVGを有するFETのI-VD特性を示している。図3に関しては、電界効果トランジスタFETは電流源として使用することができる。高い電圧VDであるドレイン電圧は、ビット線BLを越えて印加することができる。電流Icellはワード線WLに印加されたゲート電圧VGにより制御することができる。図4に関しては、電界効果トランジスタFETはスイッチとして使用することができる。図3とは対照的に、高い電圧VGはワード線WLで印加される。電流Icellはビット線BLに印加されたドレイン電圧VDによって制御することができる。さらに、ワード線ベースのプログラミングとビット線ベースのプログラミングを区別するために、図5および図6は、それぞれRESETから始まるPCMセルのワード線ベースのプログラミング曲線とビット線ベースのプログラミング曲線の模範的な図を示している。図5と図6の比較により、図5のワード線ベースのプログラミング曲線が左プログラミングスロープと右プログラミングスロープを有し、図6のビット線ベースのプログラミング曲線が右プログラミングスロープのみを有することが分かる。したがって、図5のワード線ベースのプログラミング曲線の利点は、それがU字形であり、したがって、2つのプログラミング体制、すなわち、左スロープと右スロープを有することである。対照的に、図6のビット線ベースのプログラミング曲線は1つのプログラミング体制、すなわち、右スロープのみを有する。図7は、少なくとも1つのマルチレベルPCMセルをプログラミングするための方法ステップの一実施形態を示しており、PCMセルはビット線およびワード線によって制御可能である。図7の方法はステップS10~S40を有する。ステップS10では、図7の方法が開始される。ステップS20では、少なくとも1つのそれぞれの確定抵抗レベルまたはターゲット抵抗レベルがロードされる。ターゲット抵抗レベルとともに、他のパラメータをロードすることもできる。前記他のパラメータとしては、反復プログラミングステップS30を開始するためのワード線パルスとビット線パルスの初期結合、それぞれのターゲット抵抗レベルのそれぞれのエラーマージン、およびコントローラ利得を含む。ワード線パルスとビット線パルスの初期結合は平均プログラミング曲線から導出することができる。平均プログラミング曲線は複数のPCMセルに依存して提供することができる。反復プログラミングステップS30は方法ステップS31~S34を含む。ステップS31では、PCMセルがプログラミングされる。PCMセルは、それぞれの確定セル状態を有するようにプログラミングされる。特に、PCMセルは、PCMセルに流れる少なくとも1つの電流パルスによってプログラミングされる。それぞれの確定セル状態は、少なくともそれぞれの確定抵抗レベルまたはターゲット確定抵抗レベルによって定義することができる。ステップS31が初めてそれぞれのPCMセルについて適用される場合、ステップS20によって提供されるワード線パルスとビット線パルスの初期結合が使用される。ステップS32では、それぞれのPCMセルの実際の抵抗値が測定され、読み取られる。ステップS33では、読み取られた実際の抵抗レベルがステップS20で提供されるエラーマージンの範囲内であるかどうかが判断される。読み取られた実際の抵抗値が前記エラーマージンの範囲内に位置する場合、この方法はステップS40を続ける。そうではない場合、この方法はステップS34を続ける。ステップS34では、PCMセルをプログラミングするための新しいそれぞれの電流パルスが提供される。このそれぞれの電流パルスは、それぞれのビット線パルスとそれぞれのワード線パルスによって制御される。さらに、それぞれのビット線パルスとそれぞれのワード線パルスは、ステップS33によって提供されるようにPCMセルの読み取られた実際の抵抗値に依存して制御され、それぞれの基準抵抗値はターゲット抵抗レベルについて定義される。ステップS40では、この方法が終了される。図8は、異なる一定のゲート電圧を有するPCMセルのビット線ベースのプログラミング曲線の模範的な図を示している。比較問題のために、図9は、異なる一定のドレイン電圧を有するPCMセルのワード線ベースのプログラミング曲線の模範的な図を示している。どちらの図でもPCMセルはSETから始まっている。図8に関しては、プログラミング軌道81は3.0Vという固定ゲート電圧VGを有するVG=3.0V。さらに、図8のプログラミング軌道82および83はそれぞれ2.2Vおよび1.6Vという固定ゲート電圧VGを有する。同様に、図9に関しては、プログラミング軌道91は3.0Vという固定ドレイン電圧VDを有するVD=3.0V。さらに、図9のプログラミング軌道92は1.4Vという固定ドレイン電圧VDを有するVD=1.4V。さらに、図8および図9のプログラミング軌道81~83および91、92に関しては、1つのターゲット抵抗レベルについて複数の軌道が存在することを導出することができる。図8および図9を考慮すると、VG-VDプログラミング空間はPCMセルをプログラミングするためのプログラミング表面を決定できることを導出することができる。この点に関しては、図10は、PCMセルをプログラミングするためのこのようなプログラミング表面の模範的な図を示している。図10は、PCMセルをプログラミングするために2自由度、すなわち、ワード線パルス、たとえば、VGと、ビット線パルス、たとえば、VDが存在することを明確に示している。その結果、PCMセルをプログラミングするためのそれぞれの電流パルスはビット線パルスとワード線パルスの結合によって制御することができる。図11は、相変化エレメントと対応するアクセスデバイス、たとえば、FETとを含み、少なくとも1つのマルチレベルPCMセル200をプログラミングするための装置100の一実施形態のブロック図を示している。装置100は制御手段300を含む。前記制御手段300は、基準抵抗値Rrefを受け取り、ビット線パルスとしてドレイン電圧VDおよびワード線パルスとしてゲート電圧VGを出力する、単一入力複数出力エンティティとして実施することができる。前記制御手段300は、PCMセル200の実際の抵抗値Rおよび基準抵抗値Rrefに応じて、ビット線パルスVDおよびワード線パルスVGを制御するように適合させることができる。基準抵抗値Rrefは、PCMセル200の確定抵抗レベルまたはターゲット抵抗レベルについて定義することができる。前記制御手段300によって提供された前記ビット線パルスVDおよび前記ワード線パルスVGは、それぞれの確定セル状態を有するようにPCMセルをプログラミングするためにPCMセル200の相変化エレメントに印加された少なくとも1つの電流パルスを制御するように適合させることができる。それぞれの確定セル状態は、少なくともそれぞれの確定抵抗レベルまたはターゲット抵抗レベルによって定義することができる。ビット線パルスVDおよびワード線パルスVGを制御するために、前記制御手段300は、フィードフォワード制御エンティティおよびフィードバック制御エンティティを含むことができる。この点に関しては、図12は、本発明の一実施形態の実験結果を示す図を示している。この実施形態によれば、使用されたPCMセルは、4ビットの情報を保管するために2桁分の範囲内の16個の別個の抵抗レベルに応じてプログラミングされる。より詳細には、図13は、PCMセルをプログラミングするための異なる電圧ウィンドウVW1およびVW2を示す2つのビット線ベースのプログラミング曲線191および192の模範的な図を示している。プログラミング曲線191はより高いVG値に対応する。したがって、電圧ウィンドウVW1はプログラミング曲線192の電圧ウィンドウVW2より狭い。すなわち、図13では参照符号TRで示されている同じターゲット抵抗範囲の場合、より低いVGを有するプログラミング軌道192は、より大きい電圧ウィンドウVW2を提供するVW2>VW1。より広い電圧ウィンドウVW2は、反復マルチレベルプログラミングのためにより高い分解能およびより良好な制御を提供することができる。図14は、PCMセルをプログラミングするための3つのビット線ベースのプログラミング曲線201、202、203の模範的な図を示している。前記図14に関連して、本発明の一実施形態について説明することができる。すなわち、第1のステップでは、PCMセルの最低抵抗値と最高抵抗値との間に位置するターゲット抵抗範囲TRは、複数の別個の抵抗範囲TR1、TR2、およびTR3に分割することができる。別個の抵抗範囲TR1~TR3はそれぞれ、異なるプログラミング軌道201~203に関連付けられる。図13の例では、別個の抵抗範囲TR1はプログラミング軌道201に関連付けることができる。さらに、別個の抵抗範囲TR2はプログラミング軌道202に関連付けることができる。さらに、別個の抵抗範囲TR3はプログラミング軌道203に関連付けることができる。異なるプログラミング軌道201~203はそれぞれ、異なるワード線パルスによって定義することができる。さらに、それぞれの確定抵抗レベル、たとえば、Rは別個の抵抗範囲TR1~TR3の1つにマッピングすることができる。図14の現在の例では、抵抗レベルRはプログラミング軌道202にマッピングすることができる。さらに、振幅が変化するビット線パルスと、それぞれの確定抵抗レベルにマッピングされた抵抗範囲に関連付けられたプログラミング軌道、この場合はプログラミング軌道202を使用して、それぞれの確定抵抗レベル、たとえば、Rを達成するために反復プログラミングを適用することができる。特に、ターゲット抵抗範囲TRは、PCMセルの最低抵抗値と最高抵抗値との間のフルスケール抵抗ウィンドウにすることができる。特に、それぞれの抵抗範囲TR1~TR3は、それぞれの確定抵抗レベルをカバーし、それぞれの確定抵抗レベルをカバーするプログラミング軌道201~203のうちの最大分解能を有するプログラミング軌道201~203に関連付けることができる。図14の例では、プログラミング軌道202は抵抗レベルRをプログラミングするために最適のものになる可能性がある。図15は、少なくとも1つのマルチレベルPCMセル200をプログラミングするための装置100の第2の実施形態のブロック図を示している。PCMセル200は相変化エレメント201とFET202とを含むことができる。装置100はコントローラ300を含むことができる。前記コントローラは図11の制御手段として実施することができる。図15の装置100は、FET202のゲートで固定ゲート電圧VG1~VGNを使用してビット線ベースのプログラミングを提供する。さらに、コントローラ300は、PCMセル200の確定抵抗レベルを示す制御信号levおよび実際の抵抗値Rkを受け取る。信号levおよびRkに応じて、コントローラ300は第1の制御信号VBLkおよびSELlevを提供する。さらに、装置100はビット線パルス発生器400を有する。ビット線パルス発生器400は、前記第1の制御信号VBLkに依存して、PCMセル200にビット線パルスを提供するように適合させることができる。さらに、装置100は選択手段500を有することができる。前記選択手段500は前記固定ゲート電圧VG1およびVGNを受け取ることができる。受け取った第2の制御信号SELlevに依存して、前記選択手段500は、PCMセル200のFET202に結合されたワード線WLに対し、受け取ったゲート電圧VG1~VGNの1つを提供することができる。前記選択手段500は、必要な場合にPCMセル特性に適合させるために、反復プログラミング中に最初に選択されたゲート電圧を変更することができる。さらに、前記装置100は、PCMセル200の実際の抵抗値Rkを測定し、測定した実際の抵抗値Rkを前記コントローラ300に提供するための測定手段600を有することができる。図16は、本発明の一実施形態の実験結果を示す図を示している。この実施形態によれば、PCMセルアレイは、4ビットの情報を保管するためにほぼ2桁分の範囲内の16個の別個の抵抗レベルに応じてプログラミングされる。図17は、従来の方法と比較して本発明の方法の一実施形態の収束速度の改善を示す図を示している。詳細には、図17は、単一VGを適用する従来の方法に比較して複数のVGを使用する本発明の方法の収束速度の改善、すなわち、平均反復数の低減をで示している。図17の結果は16通りのレベルでプログラミングされた単一セルに対応する。本発明の方法の上述の実施形態はいずれも、本発明の上述の第3の態様により少なくとも1つのマルチレベルPCMセルをプログラミングするための装置のそれぞれの実施形態になるはずのそれぞれの手段により実施することができる。本明細書に記載されているものは単に本発明の原理の適用例を例示しているものに過ぎない。当業者であれば、本発明の範囲および思想から逸脱せずに、その他の配置およびシステムを実現することができる。