"集積回路41が形成されたチップ領域40を複数有する半導体ウエハ11と、複数の前記チップ領域40に対応して複数のバーンイン領域20を有しており、各バーンイン領域20に、対応する前記集積回路41に所定電圧を供給するための第1外部接続端子23,24と、バーンイン信号を生成するバーンイン信号生成回路27と、生成されたバーンイン信号を対応する前記集積回路41に供給するための第2外部接続端子25,26が形成されたバーンイン用ウエハ12と、を備え、前記半導体ウエハ11に前記バーンイン用ウエハ12を貼り合わせた状態で、前記バーンイン用ウエハ12から前記半導体ウエハ11に所定電圧とバーンイン信号が供給され、前記半導体ウエハ11のバーンインが実行されるように構成されたバーンインシステムであって、前記半導体ウエハ11は、前記集積回路41に対応して形成された複数のテスト用回路42を有し、前記テスト用回路42には、対応する前記集積回路41に供給される所定電圧とバーンイン信号が供給され、前記テスト用回路42は、バーンインが正常に実行されると、バーンイン実行前と異なる状態を示しつつその状態を保持するバーンイン履歴素子54,56を有することを特徴とするバーンインシステム。前記半導体ウエハ11において、前記テスト用回路42は、対応する前記集積回路41の形成されたチップ領域40内に形成されていることを特徴とする請求項1に記載のバーンインシステム。前記バーンイン履歴素子54は、バーンインにより故障する素子であることを特徴とする請求項1又は請求項2に記載のバーンインシステム。前記バーンイン履歴素子54は、前記チップ領域40に形成された集積回路41の配線よりも幅が狭く、バーンインにより断線する細線部54aを有した抵抗であることを特徴とする請求項3に記載のバーンインシステム。前記バーンイン履歴素子56は、バーンインによりデータの書き込みがなされる不揮発性のメモリであることを特徴とする請求項1又は請求項2に記載のバーンインシステム。前記半導体ウエハ11は、前記第1外部接続端子23,24と電気的に接続される第3外部接続端子43,44と、前記第2外部接続端子25,26と電気的に接続される第4外部接続端子45,46と、前記第3外部接続端子43,44と前記集積回路41を電気的に接続する第1配線48と、前記第3外部接続端子43,44と前記テスト用回路42を電気的に接続する第2配線49と、前記第4外部接続端子45,46と前記集積回路41を電気的に接続する第3配線50と、前記第4外部接続端子45,46と前記テスト用回路42を電気的に接続する第4配線51と、を有することを特徴とする請求項1~5いずれか1項に記載のバーンインシステム。前記バーンイン用ウエハ12は、各テスト用回路42に所定電圧をそれぞれ供給するための第5外部接続端子33,34と、前記バーンイン信号生成回路27にて生成されたバーンイン信号を、該バーンイン信号が供給される前記集積回路41に対応した前記テスト用回路42へ供給するための第6外部接続端子35,36を有することを特徴とする請求項1~5いずれか1項に記載のバーンインシステム。請求項1~7いずれか1項に記載のバーンインシステムを用いた前記半導体ウエハ11のバーンイン方法であって、前記バーンイン用ウエハ12を前記半導体ウエハ11に貼り合わせる貼り合わせ工程と、前記貼り合わせ工程後、前記バーンイン用ウエハ12から前記半導体ウエハ11の各集積回路41及び各テスト用回路42に所定電圧とバーンイン信号を供給して、バーンインを行うバーンイン工程と、前記バーンイン工程後、前記半導体ウエハ11の各チップ領域40に形成された集積回路41の良/不良を検査するとともに、各テスト用回路42のバーンイン履歴素子54,56が、バーンインが正常に実行された状態にあるか否かを検査する検査工程と、を備えることを特徴とするバーンイン方法。上記したように、バーンインが実行される半導体ウエハとは別に、半導体ウエハをバーンインするためのバーンイン用ウエハを備える構成では、バーンイン用ウエハを繰り返し使用することとなる。このため、バーンイン用ウエハにおいて、例えばバーンイン信号生成回路を構成する素子が劣化しやすい。バーンイン信号生成回路を構成する素子が劣化した場合、正常なバーンイン信号が、対応するチップ領域の集積回路に供給されないこととなる。しかしながら、従来の構成では、半導体ウエハ集積回路に故障があるのか、バーンイン用ウエハに故障があるのか判別することができない。このため、従来の構成において、半導体ウエハが正しい条件でバーンインされたことを保障するには、バーンイン実行前に、バーンイン用ウエハを検査しなければならない。本発明は上記問題点に鑑み、バーンイン用ウエハをバーンイン毎に検査せずとも、半導体ウエハが正しい条件でバーンインされたことを保障することのできるバーンインシステム及びバーンイン方法を提供することを目的とする。上記目的を達成するために請求項1に記載のバーンインシステムは、集積回路41が形成されたチップ領域40を複数有する半導体ウエハ11と、複数のチップ領域40に対応して複数のバーンイン領域20を有しており、各バーンイン領域20に、対応する集積回路41に所定電圧を供給するための第1外部接続端子23,24と、バーンイン信号を生成するバーンイン信号生成回路27と、生成されたバーンイン信号を対応する集積回路41に供給するための第2外部接続端子25,26が形成されたバーンイン用ウエハ12と、を備え、半導体ウエハ11にバーンイン用ウエハ12を貼り合わせた状態で、バーンイン用ウエハ12から半導体ウエハ11に所定電圧とバーンイン信号が供給され、半導体ウエハ11のバーンインが実行されるようになっている。そして、半導体ウエハ11は、集積回路41に対応して形成された複数のテスト用回路42を有し、テスト用回路42には、対応する集積回路41に供給される所定電圧とバーンイン信号が供給され、テスト用回路42は、バーンインが正常に実行されると、バーンイン実行前と異なる状態を示しつつその状態を保持するバーンイン履歴素子54,56を有することを特徴とする。本発明では、半導体ウエハ11にテスト用回路42が形成され、このテスト用回路42がバーンイン履歴素子54,56を有している。このため、バーンイン後に行う、各集積回路41の検査において、テスト用回路42を併せて検査することで、テスト用回路42が正常にバーンインされたか否かを判定することができる。テスト用回路42には、対応する集積回路41に供給される所定電圧とバーンイン信号が供給されるため、テスト用回路42の検査結果から、該テスト用回路42の対応する集積回路41が正常にバーンインされたか否かを判定することができる。したがって、バーンイン用ウエハ12をバーンイン毎に検査せずとも、半導体ウエハ11が正しい条件でバーンインされたことを保障することができる。請求項2に記載のように、半導体ウエハ11において、テスト用回路42は、対応する集積回路41の形成されたチップ領域40内に形成されることが好ましい。これによれば、対応する集積回路41の形成されたチップ領域40の外に、テスト用回路42が形成される構成に較べて、構成を簡素化することができる。請求項3に記載のように、バーンイン履歴素子54として、バーンインにより故障する素子を採用すると良い。これによれば、正常にバーンインがなされると、バーンイン履歴素子54が故障する。したがって、バーンイン後に集積回路41の検査と併せて行われるテスト用回路42の検査結果から、該テスト用回路42の対応する集積回路41が正常にバーンインされたか否かを判定することができる。このようなバーンイン履歴素子54としては、例えば請求項4に記載のように、チップ領域40に形成された集積回路41の配線よりも幅が狭く、バーンインにより断線する細線部54aを有した抵抗を採用することができる。この場合、正常にバーンインがなされると、バーンイン履歴素子54としての抵抗の細線部54aが断線する。また、請求項5に記載のように、バーンイン履歴素子56として、バーンインによりデータの書き込みがなされる不揮発性のメモリを採用しても良い。これによれば、正常にバーンインがなされると、バーンイン履歴素子56のデータが0→1、若しくは、1→0となる。したがって、バーンイン後に集積回路41の検査と併せて行われるテスト用回路42の検査結果から、該テスト用回路42の対応する集積回路41が正常にバーンインされたか否かを判定することができる。請求項6に記載のように、半導体ウエハ11は、第1外部接続端子23,24と電気的に接続される第3外部接続端子43,44と、第2外部接続端子25,26と電気的に接続される第4外部接続端子45,46と、第3外部接続端子43,44と集積回路41を電気的に接続する第1配線48と、第3外部接続端子43,44とテスト用回路42を電気的に接続する第2配線49と、第4外部接続端子45,46と集積回路41を電気的に接続する第3配線50と、第4外部接続端子45,46とテスト用回路42を電気的に接続する第4配線51と、を有する構成としても良い。これによれば、バーンイン用ウエハ12の外部接続端子23,24,25,26が劣化したとしても、テスト用回路42の検査結果から、該テスト用回路42の対応する集積回路41が正常にバーンインされたか否かを判定することができる。また、請求項7に記載のように、バーンイン用ウエハ12は、各テスト用回路42に所定電圧をそれぞれ供給するための第5外部接続端子33,34と、バーンイン信号生成回路27にて生成されたバーンイン信号を、該バーンイン信号が供給される集積回路41に対応したテスト用回路42へ供給するための第6外部接続端子35,36を有する構成を採用することもできる。次に、請求項8に記載の発明は、請求項1~7いずれか1項に記載のバーンインシステムを用いた半導体ウエハ11のバーンイン方法であって、バーンイン用ウエハ12を半導体ウエハ11に貼り合わせる貼り合わせ工程と、貼り合わせ工程後、バーンイン用ウエハ12から半導体ウエハ11の各集積回路41及び各テスト用回路42に所定電圧とバーンイン信号を供給して、バーンインを行うバーンイン工程と、バーンイン工程後、半導体ウエハ11の各チップ領域40に形成された集積回路41の良/不良を検査するとともに、各テスト用回路42のバーンイン履歴素子54,56が、バーンインが正常に実行された状態にあるか否かを検査する検査工程と、を備えることを特徴とする。本発明の作用効果は、上記したバーンインシステムにて記載の作用効果と同じであるため、その記載を省略する。以下、本発明の実施の形態を、図面を参照して説明する。なお、以下に示す各図において、共通乃至関連する要素には同一の符号を付与するものとする。また、平面図においても、便宜上、部分的にハッチングを施している。本実施形態に係るバーンインシステム10図5参照は、半導体ウエハ11と、該半導体ウエハ11をバーンインするためのバーンイン用ウエハ12とを備え、半導体ウエハ11にバーンイン用ウエハ12を貼り合わせた状態で、バーンイン用ウエハ12から半導体ウエハ11に所定電圧とバーンイン信号が供給され、半導体ウエハ11のバーンインが実行される構成のものである。このバーンインシステム10のうち、先ずバーンイン用ウエハ12について説明する。本実施形態に係るバーンイン用ウエハ12は、従来特許第3443947号公報と同じ構成となっている。図1に示すように、バーンイン用ウエハ12上には、後述する半導体ウエハ11のチップ領域40ダイシング後にICチップ40となる領域と同じチップサイズ、ピッチのバーンイン領域20換言すれば、バーンイン用ICチップ20が複数形成されている。そして、各バーンイン領域20上に、アルミニウムなどからなる電源パターン21及びグランドパターン22が、図1及び図2に示すようなパターンにて形成されている。図3に示すように、各バーンイン領域20の表面には、外部接続端子として、電源バンプ23、グランドバンプ24、及びバーンイン信号バンプ25,26が形成されている。電源バンプ23及びグランドバンプ24は、特許請求の範囲に記載の第1接続端子に相当するものであり、電源バンプ23は電源パターン21上、グランドバンプ24はグランドパターン22上に形成されている。また、バーンイン領域20の内部には、バーンイン信号生成回路27が設けられており、バーンイン信号バンプ25,26は、このバーンイン信号生成経路27と電気的に接続されている。なお、バーンイン信号バンプ25,26は、特許請求の範囲に記載の第2外部接続端子に相当する。バーンイン信号生成回路27は、図4に示すように、発振回路28、分周回路29、プログラマブルロジックアレイ回路PLA30等によって構成されており、バーンイン時に、電源パターン21、グランドパターン22からの電源供給を受けて動作する。このバーンイン信号生成回路27では、電源供給の開始によりパワーオンリセット回路POR31からリセット信号が出力されると、その後、発振回路28が発振動作する。この発振回路28からの発振出力は、複数のカウンタにて構成される分周回路29にて分周される。この分周信号のいくつかを用いてPLA30により、バーンイン信号としてクロックCLK信号とテストTEST信号が出力される。このバーンイン信号は、上記したバーンイン信号バンプ25,26を介して、後述する半導体ウエハ11の対応する集積回路41に供給される。図5は、上記したバーンイン用ウエハ12を、半導体ウエハ11に貼りつけた状態を示している。すなわち、バーンインシステム10を示している。バーンイン用ウエハ12は、半導体ウエハ11より大きなサイズにて構成されており、バーンイン用ウエハ12上に形成された電源パターン21の電源コンタクト21a、及び、グランドパターン22のグランドコンタクト22aが、半導体ウエハ11の外周より外側に位置している。この電源コンタクト21a、グランドコンタクト22aは、バーンイン時に、後述する図11のハウジング60の電源コネクタ64、グランドコネクタ65とそれぞれ電気的に接続される。半導体ウエハ11には、バーンイン用ウエハ12のバーンイン領域20とほぼ同サイズのチップ領域40が複数形成されており、各チップ領域40には、図6に示すように、電源パッド43、グランドパッド44、及びバーンイン信号パッド45,46が形成されている。そして、バーンイン用ウエハ12を半導体ウエハ11に貼りつけた状態において、電源バンプ23、グランドバンプ24、電源パッド43、及びグランドパッド44を介して、チップ領域40に電源が供給される。ここで、図7に示すように、電源パターン21は、電源バンプ23及び異方性導電シート10を介して、チップ領域40の電源パッド43に電気的に接続される。なお、グランドパッド44、及び、バーンイン信号パッド45,46に対しても同様にして電気的に接続される。なお、図7に示す符号32,47は、保護膜である。上記した異方性導電シート13は、その厚さ方向にのみ電流を流すものであり、厚さ方向に垂直な横方向に対してはハイインピーダンスになるものである。したがって、各バンプ23~26による電気的接続において、異方性導電シート13を用いてもそれらを電気的に分離した状態にすることができる。このように異方性導電シート13を用いるのは、バーンイン用ウエハ12の各バンプ23~26に高さバラツキがあったり、バーンイン用ウエハ12に反りがあったりした場合でも、確実な電気的コンタクトがとれるようにするためである。したがって、確実に電気的コンタクトがとれるような場合には、異方性導電シート13を用いなくとも良い。また、各チップ領域40の内部には、図8に示すように、所定の機能を発揮する集積回路IC41と、該集積回路41に対してバーンインが正常に実行されたか否かをテストするためのテスト用回路42がそれぞれ形成されている。このテスト用回路42が、本実施形態の特徴部分である。集積回路41は、第1配線48を介して、電源パッド43及びグランドパッド44とそれぞれ電気的に接続されている。また、第3配線50を介して、バーンイン信号パッド45,46とそれぞれ電気的に接続されている。一方、テスト用回路42は、第2配線49を介して、電源パッド43及びグランドパッド44とそれぞれ電気的に接続されている。また、第4配線51を介して、バーンイン信号パッド4546の一方と電気的に接続されている。テスト用回路42が接続されるバーンイン信号パッド45,46はいずれでも良いが、本実施形態では、クロック信号を供給するためのバーンイン信号パッド45と電気的に接続されている。このように、テスト用回路42には、同じチップ領域40内に形成された集積回路41に供給される所定電圧とバーンイン信号が供給される。テスト用回路42は、バーンインが正常に実行されると、すなわち、所定電圧が供給され、且つ、正常なバーンイン信号が供給された状態でバーンインが実行されると、バーンイン実行前と異なる状態を示しつつその状態を保持するバーンイン履歴素子54を有している。本実施形態では、バーンイン履歴素子54として、バーンインにより故障する素子、具体的には、図9及び図10に示すように、同じチップ領域40に形成された集積回路41の配線よりも幅が狭く、バーンインにより断線する細線部54aを有した抵抗を採用している。また、テスト用回路42は、上記したバーンイン履歴素子54とともに、インバータ53NOTゲートを有している。具体的には、インバータ53に、電源パッド43及びグランドパッド44が電気的に接続されるとともに、その入力端子にバーンイン信号パッド45が電気的に接続されている。すなわち、バーンイン信号としてクロック信号が入力される。そして、インバータ53の出力端子とバーンイン履歴素子54としての抵抗の一端とが接続され、バーンイン履歴素子54抵抗の他端がグランドパッド44と電気的に接続されている。さらに、インバータ53の出力端子とバーンイン履歴素子54抵抗との接続点に、検査用パッド52が電気的に接続されている。この検査用パッド52は、他のパッド43~46とともに、チップ領域40の表面に形成されている。なおインバータ53の入力端子に、クロック信号に代えてテスト信号が入力されるようにしても良い。このように構成されるバーンインシステム10において、バーンイン信号バンプ25,26は、チップ領域40のバーンイン信号パッド45,46に対して、バーンイン信号クロック信号、テスト信号を供給する。チップ領域40内の各集積回路41は、テスト信号を受けてテストモードに入り、クロック信号を受けてテスト動作を行う。この種のテスト動作については従来周知のことであるので、その説明については省略する。なお、このテスト動作のための信号としては、クロック信号、テスト信号以外に他の信号を用いてもよく、その場合には必要な数だけバーンイン信号パッドが設けられる。なお、本実施形態では、バーンイン用ウエハ12側から半導体ウエハ11に電圧を供給する構成としており、バーンイン用ウエハ12において、電源パターン21、グランドパターン22を、バーンイン領域20のチップサイズのほぼ2分の1の幅といった太い配線パターンにて形成できる。このようにバーンイン用ウエハ12に太い電源配線の電源パターン21、グランドパターン22を形成することにより、電源配線の抵抗を極めて低く設定できる。このため、複数の集積回路41及びテスト用回路42全体に対して十分な電源供給を行うことができ、それらの同時バーンインを確実に行うことができる。次に、バーンインについて説明する。バーンインを行う場合には、図11に示す装置により行う。先ず、半導体ウエハ11にバーンイン用ウエハ12が貼り合わされた貼り合わせウエハをハウジング60に複数枚セッティングする。ハウジング60の各ウエハ収納部分の上下には、電源コネクタ64とグランドコネクタ65が設けられており、ハウジング60にウエハがセッティングされることにより、それぞれのウエハの電源コンタクト21a、グランドコンタクト22aに、電源コネクタ64、グランドコネクタ65がそれぞれ電気的に接触する。したがって、給電装置61からの電源が、電源配線62、グランド配線63、ハウジング60の電源コネクタ64、グランドコネクタ65を介し、複数枚の貼り合わせウエハに同時に供給され、バーンインが行われる。次に、このバーンインを行う手順を説明する。まず、バーンイン用ウエハ12を半導体ウエハ11に貼り合わせる。その際、上記したように確実な電気的コンタクトを取る必要がある場合は、間に異方性導電シート13を挟んで貼り合わせる。この貼り合わせたウエハを、ウエハ専用のクリップ等で機械的に圧着し、電気的なコンタクトを持続する。この貼り合わせウエハを、図11に示すハウジング60にセッティングしてバーンインを行う。すなわち、ハウジング60に貼り合わせウエハをセッティングすることにより、給電装置61から、電源配線62、グランド配線63、電源コネクタ64、グランドコネクタ65を介し、各ウエハに電源が供給される。バーンイン用ウエハ12に形成されたバーンイン信号生成回路27のPLA30から出力されるクロック信号、テスト信号等のバーンイン信号は、バーンイン信号バンプ25,26、バーンイン信号パッド45,46を介して、半導体ウエハ11の各チップ領域40に供給される。詳しくは、集積回路41に、電源、クロック信号、及びテスト信号が供給され、テスト用回路42に、電源及びクロック信号が供給される。この状態で恒温槽120°C~150°Cにハウジング60を入れバーンインを行う。また、このバーンインにおいて、各集積回路41に印加する電圧は、5V作動の集積回路41に対し、例えば6~9Vの電圧である。したがって、テスト用回路42にも、集積回路41と同程度の電圧例えば6~9Vの電圧を印加する。このバーンインにおいて、電源パターン21、グランドパターン22、バーンイン信号生成回路27、及び各バンプ23~26に劣化が生じていない場合には、集積回路41に対して正常なバーンインが実行される。そして、該集積回路41に対応するテスト用回路42同じチップ領域40内のテスト用回路42において、バーンイン履歴素子54としての配線が、細線部54aにて断線する。バーンインが終了すると、半導体ウエハ11からバーンイン用ウエハ12を取り外し、半導体ウエハ11の各チップ領域40に対し、テスタ検査を行い、不良チップをインキング等で選別、除去する。本実施形態では、このテスタ検査において、各チップ領域40に形成された集積回路41の良/不良を検査するとともに、各テスト用回路42のバーンイン履歴素子54が、バーンインが正常に実行された状態にあるか否かを検査する。具体的には、図9に示すグランドパッド44と検査用パッド52にテスタの針を当てて、バーンイン履歴素子54としての抵抗が断線しているか否かを検査する。なお、ウエハ状態でバーンインを行う場合、消費電流が多い不良のチップ領域40が含まれていると、不良のチップ領域40に電流が集中し、良品のチップ領域40に適切な電圧が印加されない可能性がある。このため、上記バーンインに先立ってウエハ検査を行うと良い。そして、ウエハ検査にて良品とされたチップ領域40に対してのみ上記バーンインが行われることが好ましい。次に、本実施形態に係るバーンインシステム10及びそれを用いたバーンイン方法の特徴部分の効果について説明する。上記したように、本実施形態では、半導体ウエハ11に、各集積回路41に対応してテスト用回路42を設けている。このテスト用回路42には、対応する集積回路41に供給される所定電圧とバーンイン信号が供給され、テスト用回路42は、バーンインが正常に実行されると、バーンイン実行前と異なる状態を示しつつその状態を保持するバーンイン履歴素子54を有している。したがって、バーンイン工程後に、半導体ウエハ11の各チップ領域40に形成された集積回路41の良/不良を検査する際に、各テスト用回路42のバーンイン履歴素子54が、バーンインが正常に実行された状態にあるか否かを検査することで、その検査結果から、該テスト用回路42の対応する集積回路41が正常にバーンインされたか否かを判定することができる。したがって、バーンイン用ウエハ12をバーンイン毎に検査せずとも、半導体ウエハ11が正しい条件でバーンインされたことを保障することができる。特に本実施形態では、バーンイン履歴素子54として、バーンインにより故障する素子、具体的には、対応する集積回路41の配線よりも幅が狭く、バーンインにより断線する細線部54aを有した抵抗を採用している。このため、正常にバーンインがなされると、バーンイン履歴素子54が故障する。したがって、上記した検査結果から、テスト用回路42の対応する集積回路41が正常にバーンインされたか否かを判定することができる。また、本実施形態では、テスト用回路42が、対応する集積回路41の形成されたチップ領域40内に形成されている。このため、対応する集積回路41の形成されたチップ領域40の外に、テスト用回路42が形成される構成に較べて、配線などを構成を簡素化することができる。また、本実施形態では、バーンイン用ウエハ12の各バーンイン領域20に、1つの電源バンプ23、1つのグランドバンプ24、及び2つのバーンイン信号バンプ25,26クロック信号用とテスト信号用が設けられている。また、半導体ウエハ11の各チップ領域40にも、1つの電源パッド43、1つのグランドパッド44、及び2つのバーンイン信号パッド45,46が設けられている。そして、共通の電源パッド43、グランドパッド44から、集積回路41とテスト用回路42に電源がそれぞれ供給され、共通のバーンイン信号パッド45から、集積回路41とテスト用回路42にバーンイン信号がそれぞれ供給されるようになっている。このため、バーンイン用ウエハ12のバンプ23~26やパターン21,22が劣化したとしても、テスト用回路42の検査結果から、該テスト用回路42の対応する集積回路41が正常にバーンインされたか否かを判定することができる。以上、本発明の好ましい実施形態について説明したが、本発明は上記した実施形態になんら制限されることなく、本発明の主旨を逸脱しない範囲において、種々変形して実施することが可能である。バーンインにより故障するバーンイン履歴素子54としては、抵抗に限定されるものではない。それ以外にも、例えばゲート酸化膜や層間絶縁膜がバーンインにより絶縁破壊されることでバーンインの履歴を残す素子を採用することもできる。また、バーンインによりデータの書き込みがなされる不揮発性のメモリ電気的にデータの書込みが可能な不揮発性メモリをバーンイン履歴素子56として採用しても良い。図12に示す例では、バーンイン履歴素子56としてフラッシュメモリを採用している。そして、バーンイン履歴素子56としてのフラッシュメモリのコントロールゲートに書き込み回路55が接続されている。また、フラッシュメモリのドレインが電源パッド43に、ソースがグランドパッド44に接続されている。書き込み回路55には、各パッド43~46が接続されており、電源が供給された状態で、バーンイン信号が入力されると、フラッシュメモリのコントロールゲートにハイレベルの信号を出力するように構成されている。このため、正常なバーンインが実行されると、フラッシュメモリのコントロールゲートにハイレベルの信号が印加され、ホットエレクトロンがフローティングゲートに注入されて、コントロールゲートから見たトランジスタの閾値電圧が上昇する。これにより、バーンイン履歴素子56フラッシュメモリのデータが0→1となる。一方、バーンイン後の検査において、電源パッド43に低電圧例えば1.5Vを印加したときに、ドレイン電流が流れて電源パッド43の電位が瞬間的に上昇すると、メモリのデータが0、ドレイン電流が流れず、電位が変化しないと、メモリデータが1である。したがって、テスト用回路42の検査結果から、該テスト用回路42の対応する集積回路41が正常にバーンインされたか否かを判定することができる。なお、バーンインの前にバーンイン履歴素子56フラッシュメモリのデータ1を書き込んでおき、正常なバーンインが実行されると、そのデータが1→0となるようにしても良い。また、フラッシュメモリに代えて、EEPROMを採用することもできる。対応する集積回路41とテスト用回路42とで、異なるパッドから電源やバーンイン信号が供給される構成としても良い。例えば図13及び図14に示す例では、バーンイン用ウエハ12の各バーンイン領域20が、電源バンプ23、グランドバンプ24とは別に、各テスト用回路42に所定電圧をそれぞれ供給するためのテスト用電源バンプ33、テスト用グランドバンプ34を有している。また、バーンイン信号バンプ25,26とは別に、各テスト用回路42に所定電圧をそれぞれ供給するためのテスト用バーンイン信号バンプ35,36を有している。バーンイン信号バンプ25,26と、テスト用バーンイン信号バンプ35,36は、図14に示すように、共通のバーンイン信号生成回路27に接続されている。このような構成としても、バーンイン信号を供給するバーンイン信号生成回路27は、対応する集積回路41とテスト用回路42とで共通であるので、バーンイン信号生成回路27の劣化をテスト用回路42にて検出することができる。すなわち、バーンイン用ウエハをバーンイン毎に検査せずとも、半導体ウエハが正しい条件でバーンインされたことを保障することのできる。なお、テスト用電源バンプ33、テスト用グランドバンプ34が、特許請求の範囲に記載の第5外部接続端子に相当し、テスト用バーンイン信号バンプ35,36が、特許請求の範囲に記載の第6外部接続端子に相当する。また、図13、14では、2つのテスト用バーンイン信号バンプ35,36を有する例を示したが、その個数は特に限定されず、テスト用バーンイン信号バンプを1つのみ有する構成としても良い。テスト用回路42は、対応する集積回路41が形成されたチップ領域40内に形成される例を示したが、対応する集積回路41が形成されたチップ領域40外、例えばダイシングラインに形成されても良い。"