"複数ビットの階調データをそれぞれ有する複数の画素を含むデジタル映像が入力される階調データ検出装置であって、前記複数の画素が有する複数の前記階調データにおいて同一ビットの0又は1である特定値の数をビット毎にカウントするカウント部と、該カウント部によりカウントされた前記特定値の数が所定数であるか否かを判定する判定部と、該判定部での判定結果を用いて、前記複数の階調データからその半数よりも多い数の特定階調データを検出する検出部とを有することを特徴とする階調データ検出装置。前記所定数は、複数の前記階調データの数の50より多く、100より少ない数であることを特徴とする請求項1に記載の階調データ検出装置。複数の画素を有する電気光学表示装置であって、複数本の走査線および複数本のデータ線のうち互いに異なる1本の走査線および互いに異なる1本のデータ線に接続され、前記1本の走査線に選択電圧が印加されることに応じて当該1本の走査線に対応する画素列に含まれる画素への前記1本のデータ線を介した画素電圧の印加を可能とする複数の画素スイッチング素子と、前記複数のデータ線に供給可能なサンプリング用電圧を、前記1本の走査線に前記選択電圧が印加される期間において単調変化させるように生成する電圧生成部と、前記複数の走査線のうち順次選択した前記1本の走査線に前記選択電圧を印加する走査線駆動回路および前記複数のデータ線への前記サンプリング用電圧の供給をオン/オフする複数のデータ線スイッチとにより構成され、前記サンプリング用電圧から前記画素電圧をサンプリングする電圧サンプリング部と、請求項1又は2に記載の階調データ検出装置と、該階調データ検出装置により検出された前記特定階調データに対応する前記画素電圧を前記電圧サンプリング部によりサンプリングした後に、前記サンプリングを一時的に停止させるとともに、前記電圧生成部での前記サンプリング用電圧の単調変化を停止させるコントローラとを有することを特徴とする電気光学表示装置。請求項3に記載の電気光学表示装置を備えたことを特徴とする電子機器。しかしながら、特許文献1にて開示された方法では、映像データの中から数が多い例えば、最も数が多い階調データを検出することはできない。本発明は、回路規模の増大を抑制しつつ、映像データの中から数が多い階調データを検出することができるようにした階調データ検出装置およびこれを備えた電気光学表示装置、さらにはこれを備えた電子機器を提供する。本発明の一側面としての階調データ検出装置には、複数ビットの階調データをそれぞれ有する複数の画素を含むデジタル映像が入力される。該装置は、複数の画素が有する複数の階調データにおいて同一ビットの0又は1である特定値の数をビット毎にカウントするカウント部と、該カウント部によりカウントされた特定値の数が所定数であるか否かを判定する判定部と、該判定部での判定結果を用いて、複数の階調データからその半数よりも多い数の特定階調データを検出する検出部とを有することを特徴とする。また、本発明の他の一側面としての電気光学表示装置は、複数本の走査線および複数本のデータ線のうち互いに異なる1本の走査線および互いに異なる1本のデータ線に接続され、1本の走査線に選択電圧が印加されることに応じて当該1本の走査線に対応する画素列に含まれる画素への1本のデータ線を介した画素電圧の印加を可能とする複数の画素スイッチング素子と、複数のデータ線に供給可能なサンプリング用電圧を、1本の走査線に選択電圧が印加される期間において単調変化させるように生成する電圧生成部と、複数の走査線のうち順次選択した1本の走査線に選択電圧を印加する走査線駆動回路および複数のデータ線へのサンプリング用電圧の供給をオン/オフする複数のデータ線スイッチとにより構成され、サンプリング用電圧から画素電圧をサンプリングする電圧サンプリング部と、上記階調データ検出装置と、該階調データ検出装置により検出された特定階調データに対応する画素電圧を電圧サンプリング部によりサンプリングした後に、サンプリングを一時的に停止させるとともに、電圧生成部でのサンプリング用電圧の単調変化を停止させるコントローラとを有することを特徴とする。なお、上記電気光学表示装置を備えた電子機器も、本発明の他の一側面を構成する。本発明によれば、回路規模を増大させることなく、デジタル映像において数が多い階調データを検出することが可能な階調データ検出装置を実現できる。そして、この階調データ検出装置を用いることで、負荷変動により発生する表示品位の低下を、従来よりも簡単な構成で、かつより効果的に防止することが可能な電気光学表示装置を実現することができる。以下、本発明の実施例について図面を参照しながら説明する。図1には、本発明の実施例1である電気光学表示装置の構成を示している。電気光学表示装置は、表示部としての液晶表示パネル100と、制御回路200と、電圧生成部としてのランプ電圧生成回路300とにより構成されている。液晶表示パネル100は、複数の画素ここでは、例としてXGA解像度対応する水平1024画素×垂直768画素とするを含む表示領域130にて画像を表示する。本実施例の電気光学表示装置は、液晶プロジェクタ、液晶テレビ、携帯電話、ノートパソコン、デジタルスチルカメラ、カーナビゲーション装置等の各種電子機器に搭載することができる。制御回路200内のパネル制御回路210は、不図示のスケーラ等からデジタル化された映像入力を受けて液晶表示パネル100への駆動制御信号を生成する。サンプリング数検出部としての同一データサンプリング数検出回路230は、パネル制御回路210でガンマ補正、色むら補正等の各種補正を受けた映像データから同一の階調データ以下、同一データというが設定された画素数を検出する。同一データが設定された画素数を、以下の説明では同一データサンプリング数という。コントローラとしてのサンプリング制御回路220は、同一データサンプリング数検出回路230にて検出された同一データサンプリング数検出結果に応じて、ランプ電圧生成回路300での電圧生成制御と液晶表示パネル100の駆動制御とを行う。液晶表示パネル100内には、表示領域130と、H駆動回路110と、走査線駆動回路としてのVシフトレジスタ120とが設けられている。H駆動回路110は、パネル制御回路210からの駆動制御信号および映像データと、サンプリング制御回路220からの駆動制御信号とを受けて、表示領域130に含まれる各水平画素列以下、ラインというの画素を駆動する。図2に示すように、H駆動回路110内のインプットデータレジスタ111は、パネル制御回路210でガンマ補正、色むら補正等の各種補正を受けた映像データを順次受けて、N1ライン分の映像データを記憶する。また、H駆動回路110内のデータメモリ112は、インプットデータレジスタ111にて受けたNライン目の映像データを記憶する。データコンパレータ113はデータメモリ112に記憶している映像データと、データコンパレータ113に入力されるカウンタークロックサンプリングクロックであるCCLKのカウント値とを比較する。SWコントローラ114は、データコンパレータ113からの出力をもとに、データ線スイッチとしてのアナログSW133のスイッチングを行うSW信号132を、アナログSW133をON/OFF可能な電圧に変換して出力する。ランプ電圧生成回路300は、複数本のビデオ線134に供給可能なサンプリング用電圧としてのランプ電圧RV131を生成する。そして、アナログSW133は、表示領域130に垂直方向に延びるように配線された複数本のデータ線としてのビデオ線134に対するランプ電圧RV131の供給をオン/オフする。なお、XGAでは、1024本のビデオ線134が表示領域130に含まれ、ビデオ線134ごとにアナログSW133が設けられている。Vシフトレジスタ120は、パネル制御回路210からのVS信号とVCLK信号を受けて、表示領域130に水平方向に延びるように配線された複数本の水平走査線135へのV走査信号選択電圧の出力を制御する。なお、XGAでは、768本の水平走査線135が表示領域130に含まれる。詳しくは後述するが、ランプ電圧RV131は、1本の水平走査線135にV走査信号が印加される期間において、単調変化単調増加するように生成される。Vシフトレジスタ120およびアナログSW133によって電圧サンプリング部が構成される。各水平走査線1本の走査線135と各ビデオ線1本のデータ線134とが交差する箇所には、画素スイッチング素子としての画素トランジスタ136、画素コンデンサ137および液晶LC138が設けられている。これら画素トランジスタ136、画素コンデンサ137および液晶LC138により1つの画素が構成される。アナログSW133を介してビデオ線134に供給されるランプ電圧RV131は、画素トランジスタ136のドレインに接続される。これにより、画素トランジスタ136のゲートが水平走査線135に接続され、水平走査線135からのV走査信号によって画素トランジスタ136のオン/オフ制御が行われる。画素コンデンサ137は、画素トランジスタ136のソースに接続され、ビデオ線134に印加されたランプ電圧を受けて、該ランプ電圧を液晶駆動電圧画素電圧としてチャージする。ビデオ線134は、画素トランジスタ136のソースに接続されるとともに、配線としてのビデオ線134自体がコンデンサ容量として機能し、画素コンデンサ137の容量より大きい容量数百から数万倍を構成する。また、画素コンデンサ137の他端は、所定電圧であるVcomCに接続されている。液晶LC138は、画素コンデンサ137にチャージされて不図示の画素電極に印加される液晶駆動電圧画素電圧と、不図示の透明電極に印加される所定電圧であるVcomLとの差である電位差に応じて駆動される。なお、前述した同一階調データを意味する同一データは、同一の液晶駆動電圧とも言い換えることができる。また、本実施例では、液晶駆動電圧がゼロに近い場合に液晶138の光透過率が最小となって黒色が表示され、液晶駆動電圧が大きくなるにつれて光透過率が増加する、いわゆるノーマリーブラックモードの液晶駆動方式が採用されている場合について説明する。引き続き、図1および図2を用いて、液晶表示パネル100およびランプ電圧生成回路300の動作について詳しく説明する。前述したように、制御回路200内のパネル制御回路210は、映像入力を受けてガンマ補正、色むら補正等の各種補正が行われた映像データを生成する。生成された映像データは、DATAラインを介して液晶表示パネル100のH駆動回路110に入力されるとともに、制御回路200内の同一データサンプリング数検出回路230に入力される。H駆動回路110に入力された映像データは、H駆動回路110内のインプットデータレジスタ111に格納される。このときの様子を図8に示す。インプットデータレジスタ111は、映像データを、パネル制御回路210からの水平スタート信号であるHS信号を起点として、HCLKに同期してデータD1~D1024として格納していく。XGA解像度では、水平方向の映像データとして1024個のデータを記憶する。データメモリ112は、インプットデータレジスタ111にて受けたNライン目の映像データを記憶する。このとき、インプットデータレジスタ111には、次のラインであるN1ライン目の映像データが入力される。データコンパレータ113は、図9に示すように、サンプリング制御回路220から出力されるCRST信号を起点としてCCLKのカウントを行うカウンタを含む。そして、データコンパレータ113は、データメモリ112に記憶されている映像データと、上記カウンタによるカウント値とを比較する。例えば、映像データが10ビットの階調であり、D1のデータが100であるとすると、データコンパレータ113は、CK100にてSWコントローラ114にコンパレータ出力を行う。また、例えば、D2のデータが4であるとすると、データコンパレータ113は、CK4にてSWコントローラ114にコンパレータ出力を行う。このようにして、データコンパレータ113は、水平方向に1024のコンパレータ出力を行うことが可能である。SWコントローラ114は、データコンパレータ113からの1024のコンパレータ出力を電圧変換し、1024個のアナログSW133に対して制御信号を出力する。このアナログSW133をオン/オフすることにより、ランプ電圧生成回路300から出力されるランプ電圧RV131をビデオ線134に印加したり遮断したりする制御を行う。1024個のアナログSW133は、CRST信号により全てがオン状態となってランプ電圧RV131がビデオ線134に印加された状態としている。アナログSW133はコンパレータ出力を受けるとオフ状態となり、ランプ電圧RV131がビデオ線134に印加されない状態遮断状態とする。次に、ランプ電圧生成回路300におけるランプ電圧の生成について説明するが、本実施例ではランプ電圧生成回路300が、デジタルデータをアナログ変換するD/Aコンバータである場合について説明する。サンプリング制御回路220は、ランプ電圧生成回路300であるD/Aコンバータに、該D/Aコンバータのデータ更新を行わせるクロックであるD/ACLKとランプ電圧のインクリメントを指示するデータであるD/ADATAとを入力する。D/ACLKとD/ADATAは、前述したCRST信号を起点として、CCLKと同期してサンプリング制御回路220から出力される。また、D/ADATAは、D/ACLKのクロック数に応じてインクリメントしていくデータとして出力される。例えば、ランプ電圧生成回路300の階調を10bitとした場合、ランプ電圧生成回路300は1024の分解能にてランプ波形を生成する。この結果、D/Aコンバータは、図4aに示すように、単調増加単調変化するランプ電圧を生成する。すなわち、ランプ電圧生成回路300から出力されるランプ電圧RV131は、CRST信号の入力時点で所定の開始電圧となり、例えばD1においては図4a中にD1:100で示す電圧としてビデオ線134に印加される。前述したようにランプ電圧生成回路300の階調を10bitの1024分解能とした場合に、ランプ電圧の最大電圧Δ電圧が4Vであるとするとき、D1:100で示す電圧は、{100-1/1024}×4V=0.3867Vとなり、ランプ電圧の開始電圧に対して0.3867Vがビデオ線134に印加されることになる。また、ランプ電圧RV131は、例えばD2においては図4a中にD2:4で示す電圧としてビデオ線134に印加される。D2:4で示す電圧は、{4-1/1024}×4V=0.0117Vとなり、ランプ電圧の開始電圧に対して0.0117Vがビデオ線134に印加されることになる。このようなランプ電圧からのサンプリングを行い、1024本のビデオ線134に対してサンプリングされた電圧液晶駆動電圧を印加する。ビデオ線134に印加された電圧は、Vシフトレジスタ120から出力されるV走査信号によって、1ラインにおける1024個H1~H1024の画素トランジスタ136のゲートに接続される。これにより、1024個の画素トランジスタ136がオンになる。この画素トランジスタ136のオンにより、ビデオ線134と画素コンデンサ137は画素トランジスタ136を介して接続され、画素トランジスタ136にランプ電圧からサンプリングした液晶駆動電圧をチャージする。こうして、H1~H1024の画素コンデンサ137にそれぞれチャージされた液晶駆動電圧により、液晶138を駆動する。パネル制御回路210から垂直走査スタート信号VSと垂直走査クロック信号VCLKを受けたVシフトレジスタ120は、水平走査線135に出力されるV走査信号を、クロックVCLKごとに垂直方向にV1からV768まで順次走査順次選択する。この走査により、液晶表示パネル100の表示領域130の全画素に対して、液晶駆動電圧の書き込みチャージ制御を行うことができる。そして、透明電極に印加されるVcomLと画素電極に印加される液晶駆動電圧との差に応じて液晶138が駆動され、表示領域130に画像が表示される。次に、上述したランプ電圧からの液晶駆動電圧のサンプリング以下、電圧サンプリングともいうの際に発生するノイズの影響について説明する。図10には、表示領域130に表示される画像パターンの例を示している。図10aは、階調が徐々に変化するグラデーションパターンを示す。本実施例では、前述したようにノーマリーブラックモードで液晶駆動を行うので、このようなグラデーションパターンを表示する場合には、まずCRST信号によって1024個のアナログSW133が全てオン状態とされる。これにより、ランプ電圧RV131が1024本のビデオ線134の全てに供給される。そして、例えば、H1の画素に対するデータが最も低い1であるとすると、CCLKの1クロック目でデータコンパレータ113から出されたコンパレータ出力に応じて、SWコントローラ114がH1のアナログSW133をオフにする。これにより、H1の画素に対応するビデオ線134には、{1-1/1024}×4V=0Vより、ランプ電圧の開始電圧に対して、0Vがチャージされる。したがって、H1の画素にも、ランプ電圧の開始電圧に対して0Vがチャージされる。次に、例えば、H2の画素に対するデータが1より高い2であるとすると、CCLKの2クロック目でデータコンパレータ113から出されたコンパレータ出力に応じて、SWコントローラ114がH2のアナログSW133をオフにする。これにより、H2の画素に対応するビデオ線134には、{2-1/1024}×4V=0.0039Vより、ランプ電圧の開始電圧に対して0.0039Vがチャージされる。したがって、H2の画素にも、ランプ電圧の開始電圧に対して0.0039Vがチャージされる。このようにして、グラデーションパターンの階調が徐々に変化する。このとき、1024個のアナログSW133が順次オフされていくため、ビデオ線134の負荷変動が小さい状態が続き、安定的にランプ電圧からサンプリングした液晶駆動電圧を得ることができる。これに対し、図10cには、矩形ボックス内の階調が499で、その周囲の階調が500であるボックスパターンを示している。前述した通り、まずCRST信号によって1024個のアナログSW133が全てオン状態とされ、ランプ電圧RV131が1024本のビデオ線134の全てに供給される。そして、例えばH151~H850の画素に対するデータが499である場合、CCLKの499クロック目でデータコンパレータ113から出されたコンパレータ出力に応じて、SWコントローラ114がH151~H850のアナログSW133をオフにする。これにより、H151~H850の画素に対応するビデオ線134には、{499-1/1024}×4V=1.945Vより、ランプ電圧の開始電圧に対して1.945Vがチャージされる。したがって、H151~H850の画素にも、ランプ電圧の開始電圧に対して1.945Vがチャージされる。ただし、このときランプ電圧RVに対しては、1024本のビデオ線134のうち半分以上の700本がオフになる、つまりはランプ電圧RV131に繋がっていた負荷ビデオ線134の容量のうち700/1024が解放されることになる。このため、概ね700/1024の容量変動が発生する。一方、例えばH1~H150の画素とH801~H1024の画素に対するデータが500であるとする。このとき、CCLKの500クロック目でデータコンパレータ113から出されたコンパレータ出力に応じて、SWコントローラ114がH1~H150とH801~H1024のアナログSW133をオフにする。これにより、H1~H150の画素とH801~H1024の画素に対応するビデオ線134には、{500-1/1024}×4V=1.949Vより、ランプ電圧の開始電圧に対して1.949Vがチャージされることが望ましい。しかし、前述した負荷変動により、図4bに示すように、CCLKの499クロック目より後にランプ電圧の変動が発生する。すなわち、ランプ電圧生成回路300のインダクタンスやリアクタンス等による負荷変動や液晶表示パネル100内に設けられたランプ電圧用アンプ不図示の負荷変動に伴うリンギングやパネル内の配線抵抗により発生する電位差により、図4b中の点線内に示すようなランプ電圧の波形が変動する。そして、このようなランプ電圧の変動が生じている間に、H1~H150とH801~H1024の画素ビデオ線134は液晶駆動電圧をサンプリングすることになる。図4bには、CCLKの499クロック目に負荷が一旦軽くなったために、500クロック目のランプ電圧が本来の電圧よりも上昇した様子を示している。そのタイミングで、ビデオ線134への電圧サンプリングを行うと、前述したようにビデオ線134には本来はランプ電圧の開始電圧に対して1.949Vがチャージされるはずが、1.949Vαノイズ成分電圧がチャージされる。したがって、画素コンデンサ137にも、ランプ電圧の開始電圧に対して1.949Vαがチャージされる。この場合、図10dに示すように、H1~H150の画素とH851~H1024の画素に、図10cに示した同画素の液晶駆動電圧より高い液晶駆動電圧がチャージされ、図10cの本来の階調より明るい階調が表示されてしまう。さらに、例えばH1~H150の画素とH801~H1024の画素に対する本来のデータが501であるとすると、これらの画素に対応するビデオ線134には、{501-1/1024}×4V=1.953Vより、ランプ電圧の開始電圧に対して1.953Vがチャージされることが望ましい。しかし、図4bに示すように一度上昇したランプ電圧が501クロック目のタイミングでは、本来のランプ電圧より低い電圧に変動する。このため、ビデオ線134にランプ電圧の開始電圧に対して1.953Vがチャージされるはずが、1.953V-αノイズ成分電圧がチャージされることになる。この場合、図10eに示すように、H1~H150の画素とH851~H1024の画素に、図10cに示した同画素の液晶駆動電圧より低い液晶駆動電圧がチャージされ、図10cの本来の階調より暗い階調が表示されてしまう。このような問題に対して、本実施例では、装置が図11のフローチャートに示す動作処理を行うことでこれを解決する。パネル制御回路210が、ステップS101において垂直走査スタート信号VS、水平スタート信号HSおよび各種補正後の映像データを生成することで、処理が開始される。ステップS103では、パネル制御回路210は、水平スタート信号HSを起点としてN1ライン例えば、Nラインが2ライン目であれば、N1ラインは3ライン目となるの映像データを、同一データサンプリング数検出回路230に入力する。液晶表示パネル100へのN1ラインの映像データの入力は、同一データサンプリング数検出回路230へのデータ入力ステップS103と並行して行う。また、これと並行して、ステップS113では、インプットデータレジスタ111内の映像データをデータメモリ112に転送する。ここで、階調データ検出装置として機能する同一データサンプリング数検出回路230の動作を説明する。図6には、同一データサンプリング数検出回路230内の構成を示している。同一データサンプリング数検出回路230は、入力された映像データの1ライン中の1024個の階調データにおいて、最も数が多い階調データ最多データを検出するための同一データサンプリング数検出を行う。具体的には、同一データサンプリング数検出回路230には、上述したステップS103において、複数ビットの階調データをそれぞれ有する複数の画素により構成された映像データデジタル映像が入力される。ステップS104では、同一データサンプリング数検出回路230内のカウント部としてのビット毎カウンタ231が、以下に説明する特定値カウントを行う。そして、1ラインの1024個の階調データに対する特定値カウントが終了するまでこれを継続しステップS105、1024個の階調データのサンプリングが終了すると、ステップS107に進む。ステップS107では、同一データサンプリング数検出回路230内の判定部としてのカウンタデータ比較回路232が、ビット毎カウンタ231が行った特定値カウントの結果に基づいて以下の判定を行う。ビット毎カウンタ231が行う特定値カウントは、1ライン中の1024個の階調データ複数の画素が有する複数の階調データにおける同一ビットの0又は1である特定値の数をビット毎にカウントするものである。本実施例では、1を特定値としてこれをカウントする場合について説明する。カウンタデータ比較回路232は、ビット毎カウンタ231によりビット毎にカウントされた特定値1の数が、所定の閾値以上すなわち所定数であるか否かを判定する。本実施例では、閾値を1024個の約60である615個とする。このとき特定値の数が所定数であるとは、該数が615以上であることを意味する。なお、所定数は、1024個の50より多く、100より少ない数であればよい。さらに、同じくステップS107では、検出部としての最多データ出力回路233は、カウンタデータ比較回路232での判定結果を用いて、上述した1ライン中の1024個の階調データからその半数よりも多い数の階調データ特定階調データを出力する。特に本実施例では、特定階調データとして、1024個の階調データのうち最も多い数の最多階調データを出力する。同一データサンプリング数検出は、このような最多階調データの有無の検出と、最多階調データがある場合にはそれがどの階調のデータであるかの検出を行う処理である。図5には、階調データのヒストグラムを示している。横軸は1024段階の階調を示し、縦軸は1024個の画素の階調データにおける同一の階調データの数を示している。例えば、図10aに示すようなグラデーションパターンでは、図5aに示すように、0~1024の階調の広い範囲に少数ずつの同一の階調データが分布したヒストグラムが得られる。この場合、1024個の階調データからその半数図5中に横点線で示すよりも多い数の階調データはもとより、最多階調データも検出されない。この場合において、ビット毎カウンタ231によりビット毎にカウントされた1の数を図7aに示す。カウンタデータ比較回路232は、1の数が図7a中に横点線で示した判定カウント値Count_Comp以上であるか否かの判定をビット毎に行う。判定結果としては、0bit:0,1bit:0,2bit:0,3bit:0,4bit:0,5bit:0,6bit:0,7bit:0,8bit:0,9bit:0がカウンタデータ比較回路232から出力される。最多データ出力回路233は、カウンタデータ比較回路232からの判定結果を受けて、バイナリデータである0000000000000decを同一データサンプリング数検出の結果として生成して出力する。本来、グラデーションパターンのような画像の場合は、60より多い数の階調データは存在しないので、本検出結果は、誤りの検出結果である。また、例えば図10bに示すようなラスタパターンの画像全画素が階調500の画像では、図5bに示すように、最多階調データが500であるヒストグラムが得られる。この場合においてビット毎カウンタ231によりビット毎にカウントされた1の数を図7bに示す。カウンタデータ比較回路232の判定結果としては、0bit:0,1bit:0,2bit:1,3bit:0,4bit:1,5bit:1,6bit:1,7bit:1,8bit:1,9bit:0が得られる。このときの最多データ出力回路233により生成される同一データサンプリング数検出の結果バイナリデータは、0111110100500decとなる。この検出結果は、正しい検出結果である。また、図10cに示すボックスパターンの画像1ラインの70が階調499の矩形ボックスで、その周囲が階調500の画像では、図5cに示すように、最多階調データが499であるヒストグラムが得られる。矩形ボックス内の階調499をバイナリデータに変換すると、0111110011であり、周囲の階調500をバイナリデータに変換すると、0111110100である。この場合においてビット毎カウンタ231によりビット毎にカウントされた1の数を図7cに示す。カウンタデータ比較回路232の判定結果としては、0bit:1,1bit:1,2bit:0,3bit:0,4bit:1,5bit:1,6bit:1,7bit:1,8bit:1,9bit:0が得られる。このときの最多データ出力回路233により生成される同一データサンプリング数検出の結果バイナリデータは、0111110011499decとなる。この検出結果は、正しい検出結果である。ステップS109では、同一データサンプリング数検出回路230は、上記の同一データサンプリング数検出結果0000000000000dec,0111110100500dec又は0111110011499decを記憶するとともに、最多階調データの数も記憶する。こうして1ラインにおける同一データサンプリング数検出は終了する。そして、後述するCCLK制御、パネルデータインプット制御および同一データサンプリング数検出結果の記憶が終了するのを待ってステップS137、サンプリング制御回路220は、ステップS139にて、768ラインのV走査が完了したか否かを判定する。V走査が完了すると1フレーム走査完了としてステップS141、本処理を終了する。一方、V走査が完了していなければ、ステップS101に戻って、次のラインに対する処理を行う。次に、液晶表示パネル100への映像データの入力について説明する。ステップS101にて水平スタート信号HSを受けた液晶表示パネル100内のH駆動回路110は、インプットデータレジスタ111内のNラインの映像データをデータメモリ112に転送する。そして、ステップS115では、H駆動回路110は、インプットデータレジスタ111に対してN1ラインの映像データを入力する。このとき、データメモリ112には、ステップS113でインプットデータレジスタ111から転送されてきたNラインの映像データが記憶されている。データメモリ112に記憶された映像データをもとに、後述するパネル駆動制御が行われる。次に、ステップS117では、H駆動回路110は、インプットデータレジスタ111に対してN1ラインの映像データ1024画素分のデータの入力が完了したか否かを判定する。完了していない場合は、ステップS115に戻って、完了するまで該ステップS115の処理を繰り返す。完了した場合は、前述したステップS137に進む。次に、サンプリング制御回路220およびパネル駆動制御について説明する。前述したように、ステップS103にて水平スタート信号HSステップS101を起点としてパネル制御回路210はN1ラインの映像データを同一データサンプリング数検出回路230に入力する。これと並行して、同一データサンプリング数検出回路230は、ステップS119にて、サンプリング制御回路220内のクロック停止タイミング設定回路221に、入力中の映像データの前ラインNラインでの同一データサンプリング数の検出結果を送る。この検出結果は、ステップS109で同一データサンプリング数検出回路230が記憶したものである。次にステップS123では、図3に示すクロック停止タイミング設定回路221は、同一データサンプリング数の検出結果から、RampDAC制御回路222とCCLKコントロール回路223の停止タイミング停止ポイントを設定する。次にステップS125では、サンプリング制御回路220は、RampDAC制御回路222から、D/ACLKのクロック数に応じて単調にインクリメントしていくデータD/ADATAを出力させる。また、このとき、CCLKコントロール回路223は、H駆動回路110内データコンパレータ113へのクロックCCLKの出力カウントを開始する。そして、前述したランプ電圧の生成と、液晶表示パネル100の1ライン1024画素の画素コンデンサ137への液晶駆動電圧のチャージつまりは電圧サンプリングとを行う。そして、サンプリング制御回路220は、ステップS127において、クロックCCLKのカウント値がステップS123で設定されたサンプリングの停止ポイントに相当するカウント値所定クロックに達したか否かを判定する。停止ポイントに相当するカウント値に達していない場合は、達するまで該判定を繰り返す。停止ポイントに相当するカウント値に達した場合は、ステップS129に進み、サンプリング制御回路220は、RampDAC制御回路222にD/ACLKの出力を停止させるとともに、D/ADATAのインクリメントも停止させる。さらに、サンプリング制御回路220は、CCLKコントロール回路223に、液晶表示パネル100へのCCLKの出力を停止させる。その後、サンプリング制御回路220は、ステップS131にて、CCLKコントロール回路223内でカウントしている内部CCLKのカウント値が所定停止クロックに対応するカウント値に達したが否かを判定する。所定停止クロックに対応するカウント値に達していない場合は、達するまで該判定を繰り返す。所定停止クロックに対応するカウント値に達した場合は、ステップS132にて、それまで停止していたD/ACLKの出力と、D/ADATAのインクリメントと、CCLKの出力とを再開させる。前述したように、図10aに示すグラデーションパターンの画像を表示する場合は、階調を徐々に変化させるために1024個のアナログSW133が順次オフされていくので、ビデオ線134の負荷変動が小さい状態が続く。したがって、安定的にランプ電圧からサンプリングした液晶駆動電圧を得ることができ、ランプ電圧の単調増加や液晶駆動電圧のチャージを一時停止する必要はない。しかし、この場合は、前述したように同一データサンプリング数の検出結果として誤りの検出結果000decが得られ、これに応じて停止ポイントが階調000に設定される。この結果、一時停止が行われることになるが、ランプ電圧の開始電圧での液晶駆動電圧のチャージを一時的に停止するのみなので、特に問題はない。すなわち、ランプ電圧の変動が生じないグラデーションパターンの画像を表示する場合でも、ランプ電圧の単調増加や液晶駆動電圧のチャージの一時停止はするものの、良好な液晶駆動電圧のチャージが行われる。また、図10bに示すラスタパターンの画像を表示する場合は、1024個の画素の階調を一度に変化させるために1024個のアナログSW133が一挙にオフされる。このため、ビデオ線134の負荷変動が大きく、ランプ電圧にリンギングが発生するが、その後のランプ電圧のサンプリングは行われない。このため、各画素に対して安定した液晶駆動電圧のチャージを行うことができ、ランプ電圧の単調増加や液晶駆動電圧のチャージを一時停止する必要はない。しかし、この場合は、前述したように同一データサンプリング数の検出結果として検出結果500decが得られ、これに応じて停止ポイントが階調500に設定される。この結果、一時停止が行われることになるが、その後に行われない液晶駆動電圧のチャージを一時的に停止するのみなので、特に問題はない。さらに、図10cに示すボックスパターンの画像を表示する場合も、1024個の画素の階調を499と500に変化させるため、1024個のアナログSW133が一挙にオフされる。このため、ビデオ線134の負荷変動が大きく、ランプ電圧にリンギングが発生する。この場合は、前述したように同一データサンプリング数の検出結果として検出結果499decが得られ、これに応じて停止ポイントが階調499に設定される。そして、階調499での液晶駆動電圧のチャージ後、ランプ電圧の単調増加と液晶駆動電圧のチャージを一時停止し、ランプ電圧が安定するのを待ってその単調増加と液晶駆動電圧のチャージを再開する階調500での液晶駆動電圧のチャージを行う。すなわち、図4cに示す停止位置から再開位置までランプ電圧生成回路300からのランプ電圧の単調増加を停止させるとともに、CCLKの出力停止によって液晶駆動電圧のチャージを停止させる。これにより、ランプ電圧の変動の影響を受けることなく各画素に対して液晶駆動電圧をチャージすることができる。所定停止クロックは、負荷変動によるランプ電圧のリンギングが収束する期間に対応するように設定される。例えば、CCLKのクロック数で10クロック分とする。このようなランプ電圧の単調増加の停止と画素コンデンサ137への電圧サンプリングの停止とにより、負荷変動によるリンギングの影響によって、図10dやeに示したように、本来の階調と異なる階調が表示されることを防止することができる。そして、ステップS133にて、CCLKカウント値が所定値階調数に対応する1024以上に達すると、サンプリング制御回路220は、画素コンデンサ137への電圧サンプリングの完了を検出する。そして、サンプリング制御回路220は、ステップS134にて、ランプ電圧生成とCCLKカウントを停止する。その後、前述したステップS137に進む。このように本実施例では、ビデオ線134に供給されるランプ電圧に、負荷変動に伴うリンギング等のノイズが発生したおそれがある場合は、そのノイズが収束するとみなせる期間の間、ランプ電圧の単調増加と画素への電圧サンプリングとを一時的に停止させる。これにより、ノイズがほとんどないランプ電圧からの画素への電圧サンプリングを行うことができ、表示品質の低下を防止することができる。なお、上記実施例では、1ライン中に発生するアナログ的なノイズリンギングの対策のために、同一データサンプリング数検出を1ライン毎に行う場合について説明した。しかし、これは例に過ぎず、映像データ全体に相当する1フレームごとに同一データサンプリング数検出を行ってもよい。以上説明した各実施例は代表的な例にすぎず、本発明の実施に際しては、各実施例に対して種々の変形や変更が可能である。"