"主基板と、第一の導電層と、第一の絶縁層と、第二の導電層と、第二の絶縁層と、第三の導電層とをこの順に積層して有し、かつ該第一の絶縁層及び該第二の絶縁層を貫通する開口部において、該第一の導電層と、該第二の導電層と、該第三の導電層とが接続された電子基板の製造方法であって、該製造方法は、第一の導電層を形成する工程と、該第一の導電層の少なくとも一部が露出するように開口部が設けられた第一の絶縁層を形成する工程と、該第一の導電層の露出部上及び該第一の絶縁層上に、導電膜を塗布する工程と、該導電膜上の一部にレジストを塗布した後、該レジストと重畳しない導電膜をエッチングし、該第一の導電層の露出部の表面を覆う第二の導電層を形成する工程と、該第二の導電層の少なくとも一部が露出するように開口部が設けられた第二の絶縁層を形成する工程と、該第二の導電層の露出部上及び該第二の絶縁層上に、第三の導電層を形成する工程とを含むことを特徴とする電子基板の製造方法。前記第二の導電層を形成する工程は、前記導電膜上の他の一部にレジストを塗布した後、該レジストと重畳しない導電膜をエッチングし、第二の導電層とは電気的に切り離された第四の導電層を形成する工程でもあることを特徴とする請求項1記載の電子基板の製造方法。前記第三の導電層と、前記第四の導電層とは、前記第二の絶縁膜で静電容量を形成することを特徴とする請求項2記載の電子基板の製造方法。一対の基板と、該一対の基板に挟持される液晶層とを有し、かつ該一対の基板の一方は、請求項1記載の製造方法を用いて製造される液晶表示装置の製造方法であって、前記第一の絶縁層は、有機絶縁層であり、前記第二の絶縁層は、無機絶縁層であり、前記第二の導電層及び前記第三の導電層は、透光性を有することを特徴とする液晶表示装置の製造方法。一対の基板と、該一対の基板に挟持される液晶層とを有し、かつ該一対の基板の一方は、請求項2又は3記載の製造方法を用いて製造される液晶表示装置の製造方法であって、前記第一の絶縁層は、有機絶縁層であり、前記第二の絶縁層は、無機絶縁層であり、前記第二の導電層、前記第三の導電層、及び、前記第四の導電層は、透光性を有することを特徴とする液晶表示装置の製造方法。主基板と、第一の導電層と、第一の絶縁膜と、第二の導電層と、第二の絶縁膜と、第三の導電層とをこの順に積層して有する電子基板であって、該第一の絶縁層は、第一の導電層の少なくとも一部を露出させる第一の開口部を有し、該第二の絶縁層は、第二の導電層の少なくとも一部を露出させる第二の開口部を有し、該第一の導電層と、該第二の導電層と、該第三の導電層とは、該第一の開口部及び該第二の開口部において接続され、該第二の導電層は、該第一の導電層の露出部の表面を覆い、該第三の導電層は、該第二の導電層の露出部の表面を覆うことを特徴とする電子基板。前記電子基板は、前記第二の導電層と同じ層に、前記第二の導電層と電気的に切り離された第四の導電層を有することを特徴とする請求項6記載の電子基板。前記第三の導電層と、前記第四の導電層とは、前記第二の絶縁膜で静電容量を形成することを特徴とする請求項7記載の電子基板。請求項6記載の電子基板、及び、対向基板からなる一対の基板と、該一対の基板に挟持される液晶層とを有する液晶表示装置であって、前記第一の絶縁層は、有機絶縁層であり、前記第二の絶縁層は、無機絶縁層であり、前記第二の導電層及び前記第三の導電層は、透光性を有することを特徴とする液晶表示装置。請求項7又は8記載の電子基板、及び、対向基板からなる一対の基板と、該一対の基板に挟持される液晶層とを有する液晶表示装置であって、前記第一の絶縁層は、有機絶縁層であり、前記第二の絶縁層は、無機絶縁層であり、前記第二の導電層、前記第三の導電層、及び、前記第四の導電層は、透光性を有することを特徴とする液晶表示装置。本発明者らは、近年、液晶表示装置の画素開口率の向上が強く要望されている点に鑑み、画素開口率を向上する方法として、画素電極容量を保持するためのCS電極層保持容量電極を透光性を有する材料を用いて形成する方法に着目した。しかしながら、本発明者らが検討を行った結果、CS電極層を形成する方法として、まず、全体にITOIndiumTinOxide、IZOIndiumZincOxide等の透明導電膜を塗布し、塩酸系又はシュウ酸系のエッチング液を用いてエッチングを行う手段を採用すると、エッチングが行われた際に、透明導電膜の下層に配置されたTFTの電極等にダメージを与えることがあることを見いだした。TFTの電極に腐食が起こると、画素電極とTFTとの導通がとれなくなり、画素欠陥が起こってしまう。本発明は、上記現状に鑑みてなされたものであり、信頼性の高い電子素子や配線を備える電子基板を作製することができる方法を提供することを目的とするものである。本発明者らは、電子基板が備える配線、電極等をパターニングする際に、TFT等の電子素子や配線にダメージを与えない方法について種々検討したところ、レジストの配置に着目した。そして、従来においては、電極又は配線として機能する導電膜上に透明導電膜が形成された場合であっても、配線又は電極に用いる透明導電膜上にのみレジストを塗布していたために、エッチングにより除去される透明導電膜下に形成された配線又は電極に対して腐食が発生していたことを見いだすとともに、電極又は配線の直上の導電膜については、その導電膜が残るように、あえて導電膜上にレジストを残すことで、電極又は配線として機能する導電膜がダメージを受けることを防ぐことができることを見いだし、上記課題をみごとに解決することができることに想到し、本発明に到達したものである。すなわち、本発明は、主基板と、第一の導電層と、第一の絶縁層と、第二の導電層と、第二の絶縁層と、第三の導電層とをこの順に積層して有し、かつ上記第一の絶縁層及び上記第二の絶縁層を貫通する開口部において、上記第一の導電層と、上記第二の導電層と、上記第三の導電層とが接続された電子基板の製造方法であって、上記製造方法は、第一の導電層を形成する工程と、上記第一の導電層の少なくとも一部が露出するように開口部が設けられた第一の絶縁層を形成する工程と、上記第一の導電層の露出部上及び上記第一の絶縁層上に、導電膜を塗布する工程と、上記導電膜上の一部にレジストを塗布した後、上記レジストと重畳しない導電膜をエッチングし、上記第一の導電層の露出部の表面を覆う第二の導電層を形成する工程と、上記第二の導電層の少なくとも一部が露出するように開口部が設けられた第二の絶縁層を形成する工程と、上記第二の導電層の露出部上及び上記第二の絶縁層上に、第三の導電層を形成する工程とを含む電子基板の製造方法である。本発明の製造方法によって作製される電子基板は、主基板と、第一の導電層と、第一の絶縁層と、第二の導電層と、第二の絶縁層と、第三の導電層とをこの順に積層して有し、かつ上記第一の絶縁層及び上記第二の絶縁層を貫通する開口部において、上記第一の導電層と、上記第二の導電層と、上記第三の導電層とが接続されている。主基板は、トランジスタ、抵抗器、コンデンサ、ダイオード等の電子素子や配線を載置することができる基板であり、ガラス、プラスチック等、その材質は特に限定されない。上記電子基板においては、上記第一の導電層と、上記第二の導電層と、上記第三の導電層とが接続されているため、これらは電気的に一体化されているということもできる。上記第一の導電層、上記第二の導電層、及び上記第三の導電層はいずれも、透光性を有していても、遮光性を有していてもよい。上記製造方法は、第一の導電層を形成する工程と、上記第一の導電層の少なくとも一部が露出するように開口部が設けられた第一の絶縁層を形成する工程とを有する。上記開口部は、第一の導電層と第二の導電層と第三の導電層とを接続するために形成される穴コンタクトホールである。上記開口部の形成方法としては、例えば、フォトリソグラフィー法が挙げられる。上記製造方法は、上記第一の導電層の露出部上及び上記第一の絶縁層上に、導電膜を塗布する工程と、上記導電膜上の一部にレジストを塗布した後、上記レジストと重畳しない導電膜をエッチングし、上記第一の導電層の露出部の表面を覆う第二の導電層を形成する工程とを有する。本工程は、レジストと重畳していない導電膜をエッチングによって削ることで、所望の形状を有する電極又は配線をパターニングする工程であり、これにより、レジストの下に位置する導電膜下の第一の導電層は、エッチングによる影響を受けない。したがって、本工程によれば、第一の導電層にダメージを与えることなく、効率的に、第二の導電層を所望の形状にパターニングすることができる。なお、レジスト下の導電膜は除去されないことから、第一の導電層上には、導電膜の一部が残膜層として残存することになる。本明細書においてこのような残膜層は第二の導電層ともいう。上記製造方法は、上記第二の導電層の少なくとも一部が露出するように開口部が設けられた第二の絶縁層を形成する工程と、上記第二の導電層の露出部上及び上記第二の絶縁層上に、第三の導電層を形成する工程とを含む。これにより、上記第一の導電層と上記第三の導電層とは、上記第二の導電層を介して互いに接続されることになる。また、第一の導電層は、エッチングによるダメージを受けていないので、信頼性の高い電子素子や配線が得られる。本発明の電子基板の製造方法としては、このような工程を必須として形成されるものである限り、その他の工程を含んでいてもよい。以下に、本発明の電子基板の製造方法の好ましい例について詳述する。上記第二の導電層を形成する工程は、上記導電膜上の他の一部にレジストを塗布した後、上記レジストと重畳しない導電膜をエッチングし、上記第二の導電層とは電気的に切り離された第四の導電層を形成する工程でもあることが好ましい。このような方法によれば、第一の導電層を保護するための工程を、他の導電部材の形成のための工程と合わせて行うことができ、製造工程が効率化される。上記第二の導電層は、上記第一の導電層と上記第三の導電層とを接続する部材であるため、特別な用途を付すことが難しいのに対し、第四の導電層は、種々の配線や電極として利用することができる。上記第三の導電層と、上記第四の導電層とは、上記第二の絶縁膜で静電容量を形成することが好ましい。上記第四の導電層は、上記第一の絶縁層と第二の絶縁層との間に配置することで、必要に応じて上記第三の導電層との間で静電容量を形成してもよく、例えば、コンデンサとして利用することができる。本発明は、一対の基板と、上記一対の基板に挟持される液晶層とを有し、かつ上記一対の基板の一方は、上記本発明の製造方法を用いて製造される液晶表示装置の製造方法であって、上記第一の絶縁層は、有機絶縁層であり、上記第二の絶縁層は、無機絶縁層であり、上記第二の導電層及び上記第三の導電層は、透光性を有する液晶表示装置の製造方法でもある。また、上記第四の導電層が形成される場合には、上記第四の導電層は透光性を有する。配線や電極として透明導電材料を用いることで、これらが遮光性を有する材料で構成されている場合と比べ、開口率を向上させることができる。また、各絶縁層の材料を無機材料と有機材料とで異ならせることで、以下の効果を得ることができる。第一の絶縁層は平坦化と下層の電極および配線の電界の効果を弱めるために1μm以上の厚さを有することが好ましく、樹脂等の有機絶縁膜が適している。また、第二の絶縁層は第三の導電層と第四の導電層の間で容量を形成する観点からは、リーク電流の小さい無機絶縁膜が適している。各導電層の利用形態としては、例えば、第一の導電層を薄膜トランジスタのドレイン電極として用い、第三の導電層を画素電極として用い、第四の導電層を保持容量電極として用いる形態が挙げられる。本発明の液晶表示装置の製造方法としては、このような工程を必須として形成されるものである限り、その他の工程を含んでいてもよい。本発明の液晶表示装置の製造方法によれば、高い開口率を有しつつ、信頼性の高い電子素子や配線を有する液晶表示装置を作製することができる。特に、透光性を有する導電材料と、透光性を有さない導電材料とでは、エッチング液の種類が異なる場合が多いため、異なる導電材料を組み合わせて用いる場合に、特に本発明は適しているということができる。すなわち、上記第一の導電層の材料と、上記第二の導電層の材料とは、異なる材料であることが好ましく、上記第一の導電層の材料と、上記第三の導電層の材料とは、異なる材料であることが好ましい。本発明は、主基板と、第一の導電層と、第一の絶縁膜と、第二の導電層と、第二の絶縁膜と、第三の導電層とをこの順に積層して有する電子基板であって、上記第一の絶縁層は、第一の導電層の少なくとも一部を露出させる第一の開口部を有し、上記第二の絶縁層は、第二の導電層の少なくとも一部を露出させる第二の開口部を有し、上記第一の導電層と、上記第二の導電層と、上記第三の導電層とは、上記第一の開口部及び上記第二の開口部において接続され、上記第二の導電層は、上記第一の導電層の露出部の表面を覆い、上記第三の導電層は、上記第二の導電層の露出部の表面を覆う電子基板でもある。本発明の電子基板では、第一の絶縁層を貫通する第一の開口部と、第二の絶縁層を貫通する第二の開口部とを有し、これらが第一の導電層と第二の導電層と第三の導電層とを接続するために形成される穴コンタクトホールとして機能する。上記第二の導電層は、上記第一の導電層の露出部の表面を覆い、上記第三の導電層は、上記第二の導電層の露出部の表面を覆っているので、これらは電気的に一体化されており、かつ互いが直接接している。本発明の電子基板としては、このような構成要素を必須として有するものである限り、その他の構成要素を有していてもよい。以下に、本発明の電子基板の好ましい形態について、詳述する。上記電子基板は、上記第二の導電層と同じ層に、上記第二の導電層と電気的に切り離された第四の導電層を有することが好ましい。これによれば、第二の導電層を形成する際に合わせて、他の導電部材としての第四の導電層を形成することができ、製造工程が簡略化される。上記第二の導電層は、上記第一の導電層と上記第三の導電層とを接続するための部材であるため、特別な用途を付すことが難しいのに対し、第四の導電層は、種々の配線や電極として利用することができる。上記第三の導電層と、上記第四の導電層とは、上記第二の絶縁膜で静電容量を形成することが好ましい。上記第四の導電層は、上記第一の絶縁層と第二の絶縁層との間に挟まれて配置することで、必要に応じて上記第三の導電層との間で静電容量を形成してもよく、例えば、コンデンサとして利用することができる。また、本発明は、上記本発明の電子基板、及び、対向基板からなる一対の基板と、上記一対の基板に挟持される液晶層とを有する液晶表示装置であって、上記第一の絶縁層は、有機絶縁層であり、上記第二の絶縁層は、無機絶縁層であり、上記第二の導電層及び上記第三の導電層は、透光性を有する液晶表示装置でもある。また、上記第四の導電層が形成される場合には、上記第四の導電層は透光性を有する。配線や電極として透明導電材料を用いることで、これらが遮光性を有する材料で構成されている場合と比べ、開口率を向上させることができる。また、各絶縁層の材料を無機材料と有機材料とで異ならせることで、以下の効果を得ることができる。第一の絶縁層は平坦化と下層の電極及び配線の電界の効果を弱めるために1μm以上の厚さを有することが好ましく、樹脂等の有機絶縁膜が適している。また、第二の絶縁層は第三の導電層と第四の導電層の間で容量を形成する観点からは、リーク電流の小さい無機絶縁膜が適している。各導電層の利用形態としては、例えば、第一の導電層を薄膜トランジスタのドレイン電極として用い、第三の導電層を画素電極として用い、第四の導電層を保持容量電極として用いる形態が挙げられる。本発明の液晶表示装置としては、このような構成要素を必須として有するものである限り、その他の構成要素を有していてもよい。本発明の液晶表示装置によれば、高い開口率を有しつつ、信頼性の高い電子素子や配線を有する液晶表示装置を作製することができる。なお、上記第一の導電層の材料と、上記第二の導電層の材料とは、異なる材料であることが好ましく、上記第一の導電層の材料と、上記第三の導電層の材料とは、異なる材料であることが好ましい。本発明の電子基板の製造方法によれば、製造工程において、電子素子が備える電極又は配線上に導電膜が一旦形成され、その導電膜の一部がパターニングされる工程を含んでいたとしても、導電膜下の電極又は配線が腐食することを効果的に防止することができるので、信頼性の高い電子基板を作製することができる。以下に実施形態を掲げ、本発明について図面を参照して更に詳細に説明するが、本発明はこれらの実施形態のみに限定されるものではない。実施形態1実施形態1のTFT基板電子基板は、携帯電話、PDA、ゲーム機等の表示画面に用いられる液晶表示装置の基板として用いることができる。図1は、実施形態1のTFT基板の断面模式図である。図1に示すように、TFT基板は、ガラス基板主基板11上にベースコート層12を有し、ベースコート層12上にTFTを有する。TFTは、半導体層13、ゲート電極15、ソース電極17及びドレイン電極第一の導電層18を有している。半導体層13とゲート電極15との間にはゲート絶縁膜14が形成され、ゲート電極15とソース電極17との間、及び、ゲート電極15とドレイン電極18との間には層間膜16が形成されている。半導体層13は、ゲート電極15と重なっているチャネル領域13a、ソース電極17と接続されたソース領域13b、ドレイン電極18と接続されたドレイン領域13c、並びに、ソース領域13bとチャネル領域との間、及び、ドレイン領域13cとチャネル領域13aとの間に形成されたLDDLightlyDopedDrain:低濃度不純物領域13dを有している。TFT上には、有機絶縁層第一の絶縁層19が形成されており、有機絶縁層19上には、CS電極層第四の電極層20aが配置されている。CS電極層20a上には無機絶縁層第二の絶縁層21が形成されており、有機絶縁層19上には画素電極第三の導電層22が配置されている。CS電極層20aは、画素電極22との間で容量を形成することができるので、液晶表示装置においては画素電極22の電位を保持する機能を果たす。画素電極22は、有機絶縁層19及び無機絶縁層21を貫通する開口部24においてドレイン電極18と接続されている。ドレイン電極18と画素電極22との間には、CS電極層20aを形成する際に残存した残膜層第二の透明導電層20bが、ドレイン電極18の表面を覆うように配置されている。実施形態1のTFT基板が液晶表示装置に用いられる場合、TFTと重なる位置にある液晶層は表示に寄与しない。図1中の点線よりも右側の領域が画素開口部Dとなり、表示に寄与する。以下、実施形態1のTFT基板の各構成について、実施形態1のTFT基板の製造方法を例にしながら、より詳細に説明する。ここでは、実施形態1のTFT基板が液晶表示装置を構成する基板に用いられる場合を想定して説明を行う。まず、ガラス基板11を準備する。ガラス基板11は、表面が絶縁性を有していれば他の材質例えば、プラスチック、シリコン、又は、表面に絶縁処理がなされた金属若しくはステンレスを代わりに用いてもよく、透光性を有していることが好ましい。次に、膜厚100~400nmのベースコート層12を形成する。ベースコート層12は、シリコンを含む絶縁材料例えば、SiO2、SiN、SiNOを用いたプラズマCVD法又はスパッタ法によって形成することができる。ベースコート層12を形成することにより、ガラス基板11からのアルカリ金属元素等の不純物の拡散を防ぐとともに、TFTの電気的特性のバラツキを低減することができる。ベースコート層12は、積層構造であってもよい。次に、膜厚30~100nmの島状の半導体層13を形成する。半導体層13は、スパッタ法、LPCVD法、プラズマCVD法等を用いて非晶質半導体アモルファスシリコン膜を成膜した後、レーザー結晶化法、熱結晶化法、ニッケル等の触媒を用いた熱結晶化法等の結晶化処理を行って結晶質半導体ポリシリコン膜を形成し、更に、フォトリソ工程により島状にパターニングすることによって形成することができる。半導体層13の材料は特に限定されないが、好ましくは、シリコンSiやシリコンゲルマニウムSiGe合金である。次に、膜厚30~100nmのゲート絶縁膜14を形成する。ゲート絶縁膜14は、シリコンを含む絶縁材料例えば、SiO2、SiN、SiNOを用いたプラズマCVD法又はスパッタ法によって形成することができる。ゲート絶縁膜14は、積層構造であってもよい。ゲート絶縁膜14の材料としては、SiO2が特に好適であり、ゲート絶縁膜14が積層構造を有する場合には、半導体層13に接する層をSiO2層とすることが好ましい。また、このときの半導体層13の材料は、シリコンSiであることが好ましい。これにより、ゲート絶縁膜14と半導体層13との界面における界面準位を低減することができるので、TFTの電気的特性を向上することができる。次に、TFTのしきい値電圧を制御する目的で半導体層13の全体にボロンB等の不純物元素をイオン注入法により、ドーピングする。このときのイオン注入の条件は、50kV、5×1012~3×1013cm-2程度とする。また、イオン注入された半導体層13中の不純物元素の濃度は、5×1016~5×1017cm-3程度とする。次に、膜厚200~600nmの導電膜をスパッタ法により形成した後、フォトリソ工程により導電膜を所望の形状にパターニングすることによってゲート電極15を形成する。ゲート電極15の材料としては、タンタルTa、タングステンW、チタンTi、モリブデンMo等の高融点金属、又は、これら高融点金属を主成分とする合金若しくは化合物が好適である。また、高融点金属を主成分とする化合物としては、窒化物が好適である。ゲート電極15は、これらの材料を用いて形成された導電膜が積層された構造であってもよい。次に、ゲート電極15をマスクとして、自己整合的に、半導体層13に対して窒素N等の不純物をイオン注入法によりドーピングする。このときのイオン注入の条件は、70kV、1×1013~3×1013cm-2程度とする。また、イオン注入された半導体層13中の不純物元素の濃度は、1×1013~3×1013cm-3程度とする。これにより、ゲート電極下の半導体層13がチャネル領域13aとなる。次に、LDD領域となる領域の半導体層13をレジストによりマスクした状態で、半導体層13に対して窒素N等の不純物をイオン注入法によりドーピングする。このときのイオン注入の条件は、50kV、5×1015~1×1016cm-2程度とする。また、イオン注入された半導体層13中の不純物元素の濃度は、1×1019~1×1020cm-3程度とする。半導体層13のうち、この工程によってイオン注入された領域がソース領域13b及びドレイン領域13c高濃度不純物領域となり、イオン注入されなかった領域がLDD領域13dとなる。次に、膜厚0.5~1.5μmの層間膜16を形成する。層間膜16は、それぞれ材料の異なる第一の層間膜16aと、第二の層間膜16bとが積層されて構成されている。第一の層間膜16a及び第二の層間膜16bは、シリコンを含む絶縁材料例えば、SiO2、SiN、SiNOを用いたプラズマCVD法又はスパッタ法によって形成することができる。より具体的には、例えば、第一の層間膜16aを膜厚0.2~0.4μmの水素含有窒化シリコンSiN:H層とし、第二の層間膜16bを、膜厚0.4~0.6μmのSiO2層とする。これにより、半導体層13の水素化及び活性化を行う際に、窒化シリコン層16aに含まれる水素を効果的に利用することができる。水素化及び活性化の条件としては、例えば、400~450°Cで0.5~1.0時間程度加熱する方法が挙げられる。なお、層間膜16は単層構造であってもよい。次に、フォトリソ工程により、半導体層のソース領域13b上及びドレイン領域13c上の層間膜16及びゲート絶縁膜14にコンタクトホール開口部を形成する。これにより、半導体層のソース領域13bの一部と、ドレイン領域13cの一部とが露出した状態となる。次に、膜厚400~1000nmの導電膜をスパッタ法により形成した後、フォトリソ工程により導電膜を、所望の形状でパターニングすることによってソース電極17及びドレイン電極第一の導電層18を形成する。ソース電極17及びドレイン電極18は、第二の層間膜16b上及びコンタクトホール内に形成される。これにより、半導体層のソース領域13bがソース電極17と接続され、半導体層のドレイン領域13cがドレイン電極18と接続される。ソース電極17及びドレイン電極18の材料としては、アルミニウムAl、銅Cu、銀Ag等の低抵抗金属、又は、これら低抵抗金属を主成分とする合金若しくは化合物が好適である。中でもアルミニウムAlは、配線抵抗を低くする上で特に好適である。なお、ソース電極17及びドレイン電極18は、これらの材料又はその他の材料を用いて形成された導電膜が積層された構造であってもよい。次に、膜厚1.0~3.0μmの有機絶縁層第一の絶縁層19を形成する。有機絶縁層19は、スピンコート法等により絶縁膜材料を塗布した後、適宜、焼成を行うことによって形成することができる。有機絶縁層19の材料としては、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、BCBベンゾシクロブテン等の樹脂材料が好適であり、特に、感光性アクリル樹脂が好適である。樹脂材料が感光性を有することで、有機絶縁層19を形成した後に、露光及び現像処理を行うだけでコンタクトホールを形成することができる。有機絶縁層19は、積層構造であってもよい。次に、フォトリソ工程により、ドレイン電極18上の有機絶縁層19に、ドレイン電極18の少なくとも一部が露出するようにコンタクトホール第一の開口部を形成する。次に、膜厚50~300nmの透明導電膜をスパッタ法により形成した後、レジストを、CS電極層となる領域上、及び、ドレイン電極18上の透明導電膜上に配置し、フォトリソ工程により透明導電膜を所望の形状にパターニングすることによってCS電極層保持容量電極;第四の導電層20a及び残膜層第二の導電層20bを形成する。透明導電膜の材料としては、ITO、IZO等の透光性を有する金属酸化物が好適である。ITOについては、非晶質アモルファスのものであっても、結晶性ポリのものであっても、非晶質から結晶化したものであってもいずれであってもよい。CS電極層20aにこのような透光性を有する導電材料を用いることで、画素開口率の低下を防ぐことができる。また、ドレイン電極18上の透明導電膜上にもレジストを形成することで、エッチング液によってドレイン電極18が腐食することを防ぐことができる。ITO、IZO等の金属酸化物のエッチング液としては、塩化鉄若しくは塩酸系のエッチング液、又は、シュウ酸が好適に用いられる。ただし、ドレイン電極の材料としてアルミニウムAlが用いられている場合には、これらのエッチング液が容易にアルミニウムを腐食させる。図2は、ドレイン電極18上のITO上にレジストが配置されていないときのエッチング工程を示す模式図である。従来においては、この部分にレジストが形成されていなかったために、ドレイン電極の図2中の点線で囲った部位がダメージを受け、ドレイン電極18と、後述する画素電極との間の導通がとれないという課題があった。アルミニウムAl層の上層にチタンTi層をバリア層として配置することも考えられるが、成膜時に欠陥があった場合、その欠陥が微小なものであったとしても、容易に腐食が進行する。これに対し、図3は、ドレイン電極上のITO上にレジストが配置されたときのエッチング工程を示す模式図であり、本発明はこの方法を採用している。本発明の製造方法によれば、CS電極層20a形成時に用いるレジスト23をドレイン電極上にも配置しているため、ドレイン電極18の腐食を防止することができる。これによって、従来よりも信頼性が向上し、効率的に歩留まりを上げることができる。CS電極層20a及びドレイン電極18上の残膜層20bは、積層構造であってもよい。ITO、IZO等の金属酸化物の抵抗は、Alアルミニウム等に比べ大きいが、残膜層20bの面積は小さいので、ドレイン電極18と画素電極との間の導通に関してほとんど悪影響を与えない。なお、これにより、残膜層20bは、ドレイン電極18の露出部の表面を覆うように形成される。次に、膜厚100~400nmの無機絶縁層第二の絶縁膜21を形成する。無機絶縁層21は、シリコンを含む絶縁材料例えば、SiO2、SiN、SiNOを用いたプラズマCVD法又はスパッタ法によって形成することができる。より具体的には、例えば、無機絶縁層21をプラズマCVD法による水素含有窒化シリコンSiN:H層で形成する。無機絶縁層21は、積層構造であってもよい。次に、フォトリソ工程により残膜層20b上の無機絶縁層21に、残膜層20bの少なくとも一部が露出するように、コンタクトホール第二の開口部を形成する。最後に、膜厚30~200nmの透明導電膜をスパッタ法により形成した後、フォトリソ工程により透明導電膜を所望の形状にパターニングすることによって画素電極22を形成する。これにより、画素電極22とドレイン電極18とが、有機絶縁層19及び層間膜16を貫通する開口部24において接続される。画素電極22の材料としては、ITO、IZO等の透光性を有する金属酸化物が好適である。ITOについては、非晶質アモルファスのものであっても、結晶性ポリのものであっても、非晶質から結晶化したものであってもいずれであってもよい。なお、実施形態1において画素電極22の材料は、CS電極層20a及び残膜層20bと異なっていてもよい。したがって、CS電極層20a及び残膜層20bと、画素電極22との透明導電材料の組み合わせの例としては、1ポリITOとアモルファスITOとの組み合わせ、2アモルファスITO形成後ベーク化して結晶化したITOと、アモルファスITOとの組み合わせ、3ポリITOとIZOとの組み合わせ、4アモルファスITO形成後ベークして結晶化したITOと、IZOとの組み合わせ、5IZOとIZOとの組み合わせが挙げられる。なお、画素電極22、CS電極層20a及び残膜層20bの形状は、例えば、走査型電子顕微鏡SEM:ScanningElectronMicroscopeを用いて確認することができ、成分については、EDXEnergyDispersiveXraySpectrometry分析を用いて確認することができる。以上のような工程によれば、配線抵抗が低く、高い開口率を有し、かつ導通が充分に確保された信頼性の高いTFT基板を作製することができる。図4は、実施形態1の製造方法によって作製されたTFT基板のうち、特に、ドレイン電極上の領域を拡大した断面模式図である。図4に示すように、実施形態1の製造方法によれば、ドレイン電極18を保護するために、ドレイン電極18上の透明導電膜上にレジストが形成されることになるので、ドレイン電極18上には、残膜層20bが残存することになる。この点は、本発明の製造方法を用いたときの一つの大きな特徴である。上述のようにして作製されたTFT基板は、液晶表示装置のアクティブマトリクス基板として好適に用いることができる。図5は、実施形態1のTFT基板を適用した液晶表示装置の斜視模式図である。図5に示すように、TFT薄膜トランジスタ34のゲート電極は、行方向に延伸された走査信号を供給するゲート配線31と接続され、ソース電極は、列方向に延伸された画像信号を供給するソース配線32と接続される。そして、ゲートドライバから所定のタイミングでパルス的に供給される走査信号となるゲート電圧がゲート電極に印加されると、そのタイミングで画像信号がソース電極、半導体層、ドレイン電極を通じて画素電極22へと供給される。画素電極22は、マトリクス状に複数配置され、画素電極と重なる領域が一つの画素として機能する。なお、CS電極層20aは、例えば、ゲート配線31と平行に、かつ画素電極22を横切るように配置される。液晶表示装置は、TFT基板電子基板51及び対向基板52からなる一対の基板と、上記一対の基板51,52に挟持された液晶層53とを備えている。対向基板52は、ガラス基板41等を主基板として有し、ガラス基板41上に、画素電極22との間で液晶層53内に電界を形成する対向電極42を有している。対向電極42の材料としては、ITO、IZO等の透光性を有する金属酸化物が好適である。これにより、液晶層53内に電圧を印加して液晶分子の配向状態を変化させ、液晶層53を透過する光の偏光状態を変化させて表示の制御を行うことができる。なお、本願は、2010年4月16日に出願された日本国特許出願2010-095100号を基礎として、パリ条約ないし移行する国における法規に基づく優先権を主張するものである。該出願の内容は、その全体が本願中に参照として組み込まれている。"