動作記述からRTLRegisterTransferLevel記述を生成する動作合成装置であって、前記動作記述による動作を実現するデータフローグラフと、前記データフローグラフにより定義される演算を実現する演算器及びレジスタを決定して前記演算器及び前記レジスタによるデータパスグラフと、前記データフローグラフに基づく処理順序を制御する制御回路と、を生成し、前記データパスグラフと前記制御回路とを含むRTL記述を生成する動作合成部と、前記動作記述に含まれる処理属性情報によりステートリテンション動作に必要な被制御変数を特定し、前記データパスグラフの前記レジスタに関する情報に基づき前記被制御変数に対応するリテンションレジスタを特定し、前記リテンションレジスタを含む電力仕様記述を生成する電力仕様記述抽出部と、を有する動作合成装置。前記動作合成部は、前記データフローグラフと共に、データフローグラフ中の状態と前記動作記述中の変数とを関連付ける状態-変数対応表を生成し、前記データパスグラフと共に前記データパスグラフ中のレジスタと前記動作記述中の変数とを関連付ける変数-レジスタ対応表を生成する請求項1に記載の動作合成装置。前記電力仕様記述抽出部は、前記処理属性情報から前記ステートリテンション動作が行われる制御対象状態を示す電力制御-状態対応表を生成し、前記状態-変数対応表と前記電力制御-状態対応表とに基づき前記被制御変数を特定し、前記被制御変数に対応する被制御レジスタを前記変数-レジスタ対応表から特定し、被制御レジスタを前記リテンションレジスタとして明示する前記電力仕様記述を生成する請求項2に記載の動作合成装置。動作記述からRTLRegisterTransferLevel記述を生成する動作合成方法であって、前記動作記述による動作を実現するデータフローグラフと、前記データフローグラフにより定義される演算を実現する演算器及びレジスタを決定して前記演算器及び前記レジスタによるデータパスグラフと、前記データフローグラフに基づく処理順序を制御する制御回路と、を生成し、前記データパスグラフと前記制御回路とを含むRTL記述を生成し、前記動作記述に含まれる処理属性情報によりステートリテンション動作に必要な被制御変数を特定し、前記データパスグラフの前記レジスタに関する情報に基づき前記被制御変数に対応するリテンションレジスタを特定し、前記リテンションレジスタを含む電力仕様記述を生成する動作合成方法。前記データフローグラフと共に、データフローグラフ中の状態と前記動作記述中の変数とを関連付ける状態-変数対応表を生成し、前記データパスグラフと共に前記データパスグラフ中のレジスタと前記動作記述中の変数とを関連付ける変数-レジスタ対応表を生成する請求項4に記載の動作合成方法。前記処理属性情報から前記ステートリテンション動作が行われる制御対象状態を示す電力制御-状態対応表を生成し、前記状態-変数対応表と前記電力制御-状態対応表とに基づき前記被制御変数を特定し、前記被制御変数に対応する被制御レジスタを前記変数-レジスタ対応表から特定し、被制御レジスタを前記リテンションレジスタとして明示する前記電力仕様記述を生成する請求項5に記載の動作合成方法。演算装置において実行され、記憶装置に格納された動作記述からRTLRegisterTransferLevel記述を生成し、前記RTL記述を前記記憶装置に格納する動作合成プログラムであって、前記記憶装置から前記動作記述を読み込み、前記動作記述による動作を実現するデータフローグラフと、前記データフローグラフにより定義される演算を実現する演算器及びレジスタを決定して前記演算器及び前記レジスタによるデータパスグラフと、前記データフローグラフに基づく処理順序を制御する制御回路と、を生成し、前記データパスグラフと前記制御回路とを含むRTL記述を生成して前記記憶装置に格納し、前記動作記述に含まれる処理属性情報によりステートリテンション動作に必要な被制御変数を特定し、前記データパスグラフの前記レジスタに関する情報に基づき前記被制御変数に対応するリテンションレジスタを特定し、前記リテンションレジスタを含む電力仕様記述を生成して、前記電力仕様記述を前記記憶装置に格納する動作合成プログラム。前記データフローグラフと共に、データフローグラフ中の状態と前記動作記述中の変数とを関連付ける状態-変数対応表を生成し、前記データパスグラフと共に前記データパスグラフ中のレジスタと前記動作記述中の変数とを関連付ける変数-レジスタ対応表を生成する請求項7に記載の動作合成プログラム。前記処理属性情報から前記ステートリテンション動作が行われる制御対象状態を示す電力制御-状態対応表を生成し、前記状態-変数対応表と前記電力制御-状態対応表とに基づき前記被制御変数を特定し、前記被制御変数に対応する被制御レジスタを前記変数-レジスタ対応表から特定し、被制御レジスタを前記リテンションレジスタとして明示する前記電力仕様記述を生成する請求項8に記載の動作合成プログラム。上記した動作合成技術を用いて動作記述からRTL記述を作成した場合、RTL記述に含まれるインスタンス名は動作合成装置により自動的に割り振られる。そのため、動作合成技術により生成されたRTL記述のレジスタ名と動作記述中の変数との関係は不明である。そのため、動作合成によりRTL記述を作成した場合、電力仕様記述を作成することができない。つまり、従来の設計方法により動作記述から設計を行う場合、電力仕様記述を作成できず、ステートリテンション技術を適用した半導体装置を設計できない問題がある。また、高位言語に基づく従来の設計方法では、低消費電力の半導体装置を設計できない問題がある。本発明にかかる動作合成装置の一態様は、動作記述からRTLRegisterTransferLevel記述を生成する動作合成装置であって、前記動作記述による動作を実現するデータフローグラフと、前記データフローグラフにより定義される演算を実現する演算器及びレジスタを決定して前記演算器及び前記レジスタによるデータパスグラフと、前記データフローグラフに基づく処理順序を制御する制御回路と、を生成し、前記データパスグラフと前記制御回路とを含むRTL記述を生成する動作合成部と、前記動作記述に含まれる処理属性情報によりステートリテンション動作に必要な被制御変数を特定し、前記データパスグラフの前記レジスタに関する情報に基づき前記被制御変数に対応するリテンションレジスタを特定し、前記リテンションレジスタを含む電力仕様記述を生成する電力仕様記述抽出部と、を有する。本発明にかかる動作合成方法の一態様は、動作記述からRTLRegisterTransferLevel記述を生成する動作合成方法であって、前記動作記述による動作を実現するデータフローグラフと、前記データフローグラフにより定義される演算を実現する演算器及びレジスタを決定して前記演算器及び前記レジスタによるデータパスグラフと、前記データフローグラフに基づく処理順序を制御する制御回路と、を生成し、前記データパスグラフと前記制御回路とを含むRTL記述を生成し、前記動作記述に含まれる処理属性情報によりステートリテンション動作に必要な被制御変数を特定し、前記データパスグラフの前記レジスタに関する情報に基づき前記被制御変数に対応するリテンションレジスタを特定し、前記リテンションレジスタを含む電力仕様記述を生成する。本発明にかかる動作合成プログラムの一態様は、演算装置において実行され、記憶装置に格納された動作記述からRTLRegisterTransferLevel記述を生成し、前記RTL記述を前記記憶装置に格納する動作合成プログラムであって、前記記憶装置から前記動作記述を読み込み、前記動作記述による動作を実現するデータフローグラフと、前記データフローグラフにより定義される演算を実現する演算器及びレジスタを決定して前記演算器及び前記レジスタによるデータパスグラフと、前記データフローグラフに基づく処理順序を制御する制御回路と、を生成し、前記データパスグラフと前記制御回路とを含むRTL記述を生成して前記記憶装置に格納し、前記動作記述に含まれる処理属性情報によりステートリテンション動作に必要な被制御変数を特定し、前記データパスグラフの前記レジスタに関する情報に基づき前記被制御変数に対応するリテンションレジスタを特定し、前記リテンションレジスタを含む電力仕様記述を生成して、前記電力仕様記述を前記記憶装置に格納する。本発明にかかる動作合成装置、動作合成方法及び動作合成プログラムによれば、動作記述中の処理属性情報により指定された被制御変数が格納される被制御レジスタとRTL記述に含まれるレジスタとの関係を特定できる。これにより、本発明にかかる動作合成装置、動作合成方法及び動作合成プログラムは、特定された被制御レジスタをリテンションレジスタとして含む電力仕様記述を作成することができる。本発明にかかる動作合成装置、動作合成方法及び動作合成プログラムによれば、動作合成方法及び動作合成プログラムによれば、動作記述からRTL記述と当該RTL記述に対応する電力仕様記述とを生成することができる。実施の形態1以下、図面を参照して本発明の実施の形態について説明する。実施の形態1にかかる動作合成装置は、半導体装置の設計段階で用いられる。動作合成処理は、高位合成処理とも呼ばれ、半導体装置の設計の初期の段階で行われる処理である。そこで、半導体装置の設計手順を示すフローチャートを図1に示す。なお、図1に示すフローチャートは、動作記述等の高位言語に基づく半導体装置の設計手順を示すものである。図1に示すフローチャートでは、まず、作成する半導体装置の動作をC言語等の高位言語を用いて記述した動作記述F1を作成するステップS1。続いて。動作記述F1を読み込み、動作合成処理を行うステップS2。動作合成処理では、RTLRegisterTransferLevel記述F2と電力仕様記述F3が生成される。ここで、RTL記述F2は、動作記述F1に基づく演算を行うための演算器とレジスタとを含む回路構成を記述したものである。また、動作合成処理によって電力仕様記述F3を生成する点が実施の形態1にかかる動作合成処理の特徴の1つである。続いて、RTL記述F2と電力仕様記述F3とを読み込んで、論理合成処理を行い、ネットリストF4を生成するステップS3。このネットリストF4では、RTL記述F2に記載された演算器及びレジスタ等を実現するためのゲートと、これらゲート間の接続関係と、が記載される。このネットリストF4は、ゲートレベルネットリストとも呼ばれる。続いて、ネットリストF4に基づきレイアウト工程が行われるステップS4。レイアウト工程ではネットリストF4に基づきゲートに対応するライブラリを読み込み、当該ライブラリに基づきトランジスタを配置する。そして、レイアウト工程によってレイアウトデータF5が生成され、このレイアウトデータF5に基づき半導体装置の製造が行われるステップS5。以下の説明では、図1に示すように、動作合成処理によって、RTL記述F2と電力仕様記述F3とを別々に生成する例について説明する。しかし、電力仕様記述F3において記述される内容は、RTL記述F2に含めることもできる。また、電力仕様記述F3に基づく構成を半導体装置の構成に反映させるのは、論理合成処理ステップS3に限られず、動作合成処理ステップS2、レイアウト工程ステップS4であっても可能である。つまり、電力仕様記述F3に関連する情報を回路構成に反映させる工程は、利用する設計支援ツールの仕様、工程管理上の理由によって適宜変更することが可能である。続いて、実施の形態1にかかる動作合成装置1のブロック図を図2に示す。図2に示すように、動作合成装置1は、動作合成部10と、電力仕様記述抽出部20と、を有する。なお、動作合成装置1では、処理に用いるデータを格納するために記憶装置を用いる、図2に示す例では、符号としてMを付したブロックが記憶装置に該当する。この記憶装置は、演算部に用いられるメモリ主記憶装置でも良く、より大容量の情報を格納できるハードディスクHDD、ソリッドステートディスクSSD等であっても良い。また、以下の説明では、動作合成装置1は、図1のステップS2で示した動作合成処理を行う専用のハードウェアとして説明するが、CPU等の演算装置上で実行されるソフトウェア動作合成プログラムであっても良い。動作合成部10は、記憶装置M1から動作記述を読み込む。そして、動作合成部10は、動作記述による動作を実現するデータフローグラフと、データフローグラフにより定義される演算を実現する演算器及びレジスタを決定して、演算器及びレジスタによるデータパスグラフと、データフローグラフに基づく処理順序を制御する制御回路と、を生成し、データパスグラフと制御回路とを含むRTL記述を生成する。このRTL記述は、記憶装置M2に格納される。この動作合成部10についてさらに詳細について説明する。図2に示すように動作合成部10は、スケジューリング処理部11と、バインディング処理部12と、RTL記述生成部と、を有する。スケジューリング処理部11は、動作記述で示された演算を行うタイミングを決定する。より具体的には、スケジューリング処理部11は、動作記述による動作を複数の状態に分解して、演算をいずれの状態で行うかを示したデータフローグラフと、データフローフラグ中の状態と当該状態で用いられる変数との関係を示した状態-変数対応表とを作成する。データフローグラフと状態-変数対応表は、記憶装置M11に格納される。また、スケジューリング処理部11は、データフローグラフで示される状態の遷移過程を示す状態遷移図を生成する。有限状態マシーンFSM:FiniteStateMachineを生成する。バインディング処理部12は、データフローグラフにより定義される演算を実現する演算器及びレジスタを決定して、演算器及びレジスタによるデータパスグラフと、データフローグラフに基づく処理順序を制御する制御回路と、を生成する。この制御回路は、回路の状態遷移を制御する有限状態マシーンFSM:FiniteStateMachineとして実現される。また、バインディング処理部12では、データパスグラフ内のレジスタと、当該レジスタに対応する動作記述中の変数と、の関係を示す変数-レジスタ対応表を生成する。データパスグラフと変数-レジスタ対応表とは記憶装置M12に格納される。なお、データパスグラフのファイルには制御回路に関する情報も含むものとする。RTL記述生成部13は、データパスグラフと制御回路とを含むRTL記述を生成する。続いて、電力仕様記述抽出部20の詳細について説明する。図2に示すように電力仕様記述抽出部20は、電力制御解析部21と、電力仕様記述生成部22とを有する。電力制御解析部21は、動作記述とデータフローグラフとを読み込み、動作記述中の処理属性情報からステートリテンション動作が行われる制御対象状態を示す電力制御-状態対応表を生成する。電力制御-状態対応表は記憶装置M21に格納される。電力仕様記述生成部22は、電力制御-状態対応表と、状態-変数対応表と、変数-レジスタ対応表と、を読み込む。そして、電力仕様記述生成部22は、状態-変数対応表と電力制御-状態対応表とに基づき被制御変数を特定し、被制御変数に対応する被制御レジスタを変数-レジスタ対応表から特定し、被制御レジスタをリテンションレジスタとして明示する電力仕様記述を生成する。続いて、実施の形態1にかかる動作合成装置1の動作について具体例を用いて説明する。そこで、図3に動作合成装置1の動作手順を示すフローチャートを示す。また、図4に説明に用いる動作記述の例を示す。図4に示す動作記述では、1行目から3行目で入力信号と出力信号とが定義される。そして、4行目から13行目に具体的な演算が逐次演算処理として記載される。このとき、図4に示す動作記述では、8行目と10行目とに変数s1、s2が0の間は動作を待機する旨の記述がある。そして、変数s2が0以外の値になるまでの時間が長い場合例えば、入力i7が入力されるまでの時間が長いことが仕様上判明している場合、変数s2が0以外の値になるまでの期間は電力制御を行った方が消費電力を低減できる。このような場合、10行目の処理に対して電力仕様を作成する。そこで、本実施の形態では、動作記述中において電力仕様記述の作成を希望する箇所に処理属性情報例えば、アトリビュートを付加する。図4に示す例では、付加される処理属性情報を下線で明示した。以下で行う動作合成装置1では、図4で示した動作記述に基づきRTL記述及び電力仕様記述を生成する手順について説明する。図3に示すように、動作合成装置1は、まず図4で示した動作記述を読み込むステップS10。続いて、スケジューリング処理部11においてスケジューリング処理ステップS11が行われ、データフローグラフと変数-状態対応表が出力される。ここで、図4の動作記述に対応したデータフローグラフの例を図5に示す。図5に示したデータフローグラフは、状態ST1~ST4を有する。図4の動作記述では5行目から7行目の処理を並列して処理可能である。そのため、状態ST1では、5行目から7行目の処理が行われる。続いて、動作記述の8行目の待機処理後の9行目の処理が状態ST2で行われる。なお、9行目の処理と並行して行うことが可能な演算はないため、状態ST2で、他の処理は行われない。続いて、動作記述の10行目の待機処理後の11行目と12行目の処理が行われるが、12行目の処理は、11行目の処理の演算結果を利用するものである。従って、状態ST3では、11行目の処理が行われる。そして、状態ST3に続く状態ST4において12行目の処理が行われる。また、図6に、図5で示したデータフローグラフに対応する状態遷移図を示す。図6に示すように、図5でデータフローグラフに基づく処理を行うためには、状態ST1、ST2において、処理が完了するまで現状態を維持する状態遷移を有する。また、図5でデータフローグラフに基づく処理では、状態ST1から状態ST4まで順に状態を遷移させる。また、状態-変数対応表の例を図7に示す。図7に示すように、図4の動作記述に基づく動作では、状態ST1において変数a、b、cが保持されている必要がある。状態ST2では、変数a、dが保持されている必要がある。状態ST3では、変数a、eが保持されている必要がある。状態ST4では、変数として保持される必要がある値はない。言い換えると、変数aは、状態ST1、ST2、ST3において保持されている必要があり、変数b、cは、状態ST1で保持されている必要があり、変数dは状態ST2で保持されている必要があり、変数eは状態ST3で保持されている必要がある。続いて、動作合成装置1は、データフローグラフを読み込みステップS13、バインディング処理部12によるバインディング処理を行うステップS14。このバインディング処理では、データパスグラフと変数-レジスタ対応表とが出力されるステップS15。ここで、図4の動作記述に対応したデータパスグラフの例を図8に示す。図8に示す例では、データパスグラフ40と、有限状態マシーン以下FSMと称す30と、を示した。データパスグラフ40は、演算器として、AND回路41、OR回路42、減算器43、XOR回路44、加算器45、乗算器46、セレクタ47~49、レジスタ50~52を有する。ここで、データパスグラフ40では、動作記述中の5つの変数に対して3つのレジスタが対応付けられている。これは、データフローグラフの処理を行う場合に、併存する必要のない変数については、レジスタを共用した方が回路規模を抑制できるとの判断に基づきレジスタの共用化処理が行われたためである。なお、レジスタ50は変数aを格納するものであり、レジスタ51は変数b、eを格納するものであり、レジスタ52は変数c、dを格納するものである。AND回路41は、動作記述の5行目の演算に対応して設けられるものであり、入力i1と入力i2との論理積を出力する。OR回路42は、動作記述の6行目の演算に対応して設けられるものであり、入力i3と入力i4との論理和を出力する。減算器43は、動作記述の11行目の演算に対応して設けられるものであり、変数dから入力i7を減算した値を出力する。XOR回路44は、動作記述の7行目の演算に対応して設けられるものであり、入力i5と入力i6の排他的論理和を出力する。加算器45は、動作記述の9行目の演算に対応して設けられるものであり、変数bに変数cを加算して出力する。乗算器46は、動作記述の12行目の動作に対応して設けられるものであり、変数aに変数eを加算して出力値o1として出力する。また、FSM30は、レジスタ31を有する。FSM30は、レジスタ31の値に基づきセレクタ47~49がいずれの入力を選択するかを制御する。レジスタ50~52は、セレクタ47~49が出力した値を格納する。また、図8のデータパスグラフに基づき生成された変数-レジスタ対応表の一例を図9に示す。図9に示すように、図8のデータパスグラフでは、レジスタ50a_regが変数aに対応し、レジスタ51b_e_regが変数b、eに対応し、レジスタ52c_d_regが変数c、dに対応していることを示している。続いて、動作合成装置1は、データフローグラフとデータパスグラフとを読み込みステップS16、RTL記述生成部13によるRTL記述生成処理を行うステップS17。このRTL記述生成処理では、RTL記述が出力されるステップS18。続いて、動作合成装置1では、電力仕様記述抽出部20の動作が開始される。電力仕様記述抽出部20は、動作記述とデータフローグラフとを読み込みステップS20、電力制御解析処理を行うステップS21。この電力制御解析処理では、電力制御-状態対応表が出力されるステップS22。ここで、図4の動作記述に基づき生成される電力制御-状態対応表の例を図10に示す。図4に動作記述では、10行目に処理属性情報が付されている。この10行目の処理は状態ST2の処理に対応することがデータフローグラフと動作記述より導きさせる。従って、図10に示す電力制御-状態対応表では、状態ST2に対応してステートリテンション動作が行われるべきことが示される。続いて、動作合成装置1は、変数-状態対応表と、変数-レジスタ対応表と、電力制御-状態対応表とを読み込みステップS23、電力仕様記述生成部22による電力仕様記述生成処理を行うステップS24。この電力仕様記述生成処理では、電力仕様記述が出力されるステップS25。ここで、図4の動作記述に基づき生成される電力仕様記述の一例を図11に示す。図10に示す電力制御-状態対応表より、状態ST2が本動作例における制御対象状態であることわかる。そして、図7に示す状態-変数対応表より、状態ST2において変数a、dがステートリテンション動作の対象となる被制御変数であることがわかる。さらに、図9に示す変数-レジスタ対応表より、被制御変数である変数a、dには、それぞれレジスタ50a_regとレジスタ52c_d_regとが対応することがわかる。このようなことから、本動作例にかかる電力仕様記述では、インスタンスa_reg、c_d_reg、fsm_regとして、ステートリテンションレジスタ例えば、ライブラリst_ret_1で定義されるレジスタを利用することが記述される。上記説明より、実施の形態1にかかる動作合成装置1では、動作記述に含まれる処理属性情報に基づき、当該処理属性情報が付された処理に付随する被制御変数を特定する。さらに、動作合成装置1では、データパスグラフ上のレジスタのうち当該被制御変数に対応する被制御レジスタを特定することができる。つまり、実施の形態1にかかる動作合成装置1によれば、従来動作合成処理において動作記述から合成されるRTL記述上で特定できなかった所定の変数に対応するレジスタを特定することが可能になる。さらに、動作合成装置1によれば、当該特定したレジスタに基づきステートリテンション動作に用いるレジスタを記載した電力仕様記述を生成することができる。このように、動作記述からRTL記述とRTL記述に対応する電力仕様記述とを生成することで、低消費電力な半導体装置の設計を実現することができる。また、動作記述に基づき電力仕様記述を自動的に生成できることから低消費電力な半導体装置の設計にかかる手順を簡略化し、設計期間を短縮することができる。また、従来の動作合成方法では、1つのレジスタに複数の変数を割り当てることで、回路規模を削減することが行われていた。このような場合、ステートリテンション動作で必要なレジスタを特定することが極めて難しくなる。しかしながら、実施の形態1にかかる動作合成装置1によれば、RTL記述の生成過程において、レジスタと変数との関係を明確に特定できるため、従来の動作合成方法のように、レジスタがどの変数に対応しているかが特定できなくなる不具合はない。このようなことから、実施の形態1にかかる動作合成装置1によれば、回路規模を抑制しながら、ステートリテンション動作に対応した半導体装置を効率よく設計できる。なお、本発明は上記実施の形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。