半導体基板周辺部に周回状に形成され、内部の素子領域を画定する分離構造と、前記半導体基板であって前記分離構造の外側に形成された周辺拡散領域と、前記素子領域内に形成され、絶縁されたトレンチゲートで分割され、表面部にエミッタ領域を有するベース領域と、コレクタ領域と、前記エミッタ領域および前記ベース領域と接続されるエミッタ電極とを備えた複数のセル構造と、前記セル構造に隣接し、表面部に前記エミッタ電極と接続されたエミッタ領域を有しないベース領域であるダミーベース領域と、前記周辺拡散領域を前記エミッタ電極と電気的に接続する接続部と、を備え、前記ベース領域および前記ダミーベース領域は、それぞれ前記トレンチゲートを挟んで、交互に配置されることを特徴とする絶縁ゲート型半導体装置。前記エミッタ電極は複数列2行の分割部分に分割され、各分割部分の端部において前記接続部が設けられたことを特徴とする請求項1に記載の絶縁ゲート型半導体装置。両端の列のいずれかのコーナ部にゲート電極が設けられ、このゲート電極とこのコーナ部が属する区画に設けられた分割エミッタ電極との間に前記周辺拡散領域が延びており、この区画ではこの周辺拡散領域と前記分割エミッタ電極との間に前記接続部が設けられたことを特徴とする請求項2に記載の絶縁ゲート型半導体装置。本発明は、絶縁ゲート型半導体装置において、オン電圧の低減を可能としつつ、スイッチング時の残留キャリアによる破壊を防止することが可能な素子構造を提供することを目的とする。また、本発明は、絶縁ゲート型半導体装置において、特にターンオフ時におけるチップ周辺領域での残留キャリアの排出を促し、遮断耐量を高めることのできる素子構造を提供することを目的とする。本発明の一態様は、半導体基板周辺部に周回状に形成され、内部の素子領域を画定する分離構造と、前記半導体基板であって前記分離構造の外側に形成された周辺拡散領域と、前記素子領域内に形成され、絶縁されたトレンチゲートで分割され、表面部にエミッタ領域を有するベース領域と、コレクタ領域と、前記エミッタ領域および前記ベース領域と接続されるエミッタ電極とを備えた複数のセル構造と、前記セル構造に隣接し、表面部に前記エミッタ電極と接続されたエミッタ領域を有しないベース領域であるダミーベース領域と、前記周辺拡散領域を前記エミッタ電極と電気的に接続する接続部と、を備え、前記ベース領域および前記ダミーベース領域は、それぞれ前記トレンチゲートを挟んで、交互に配置されることを特徴とする絶縁ゲート型半導体装置を提供する。以下、図面を参照して本発明の実施の形態を説明する。図1は本発明が適用される絶縁ゲート型半導体装置を示す平面図、図2はそのA-A’線に沿った拡大断面図である。これらの図に示されるように、N型基板10の周辺部を分離用トレンチ8が周回することにより外周リング部と素子部が分離され、この分離用トレンチ8の外側にP型拡散領域の最内周終端部9、内側にフローティング構成のP型拡散領域であるダミーベース領域7が設けられている。図2の断面図においては、素子部の構成も示されており、ダミーベース7の内周側には絶縁膜4で覆われたトレンチゲート電極3により画定されたP型のベース領域6とダミーベース領域7が交互に形成されている。ベース領域の上端部でゲート電極3に隣接してN型のエミッタ領域5が形成されている。なお、ダミーベース領域とは、表面部に前記エミッタ電極と接続されたエミッタ領域を有しないベース領域であるダミーベース領域という意味である。ダミーベース領域7およびゲート電極3の上には層間絶縁膜2が形成され、全体の上にはエミッタ電極1が形成されている。図3は本発明の第1の実施の形態の第一の実施例を示す模式的な平面図であり、半導体素子を上から見た平面図である。この半導体素子は例えば1辺約15mm程度の大きさの高出力型IGBTである。同図によれば、外周部にリング状電極11が形成され、その内部にエミッタ電極12、ゲート電極13が形成されている。図3の例では、エミッタ電極が4列に形成され、右から2番目の列の図中下側がゲート電極となっている。また、図中の太線は低抵抗化のためにゲート配線上に設けられる金属配線14を示している。また、この実施例では各エミッタ電極12の図中上側で外周リング状電極11とを接続し、これらと同一工程で一体的に形成された金属配線15が設けられている。図4から図6は、エミッタ電極と外周リング電極とを接続した様子を示す。図4は配線箇所15でゲート電極が分断される配線構造を示す断面図、図5はこの配線構造の斜視図である。図4に示されるように、分離用トレンチ8の外側にはリング状拡散領域の最内周終端部9が位置しており、その一部の上方には絶縁膜2を介してゲート電極19が形成されている。このゲート電極19は、図5に示されるように、配線箇所では分断され、この部分には金属配線15が設けられ、分離用トレンチの内側のエミッタ電極1と分離用トレンチの外側に位置する外周リング状電極11間を連結している。リング状拡散領域9と分離用トレンチ8の外側に位置する外周リング状電極11とは絶縁膜2に設けられたスルーホール18を介して接続される。このような構成では、素子の周辺部に存在するキャリアを外周リング状電極11、金属配線15およびエミッタ配線を介して排出することができ、遮断耐量を向上させることができる。図6はエミッタ電極と外周リング電極との接続構造の他の例を示す断面図である。この例では図4と比較することにより明らかなように、ゲート電極19は絶縁膜17により覆われているので、このゲート電極19は分断される必要はなく、全体がエミッタ電極1で覆われた状態となっている。この例ではエッチング処理などが少なくて済む。図7は本発明の第1の実施の形態の第2の実施例として、エミッタ電極12が5列設けられ、各列はそれぞれ上下に分割されているものを示す。なお、最も右側の列では上下のエミッタ電極間にゲート電極13が設けられた構成となっている。そして、この実施例でも、総てのエミッタ電極12と外周部のリング状電極11との間に金属配線15が設けられており、実施例1と同様に外周部領域のキャリアを電流遮断時に排出できるが、実施例1と比べて導通箇所が多くなっているため、特に大電流を扱う大面積の半導体素子に適している。図8は本発明の第1の実施の形態の第3の実施例を示す平面図であり、4列に形成されたエミッタ領域12が上下に分割された点では図4と類似するが、最右列の下端のコーナ部にゲート電極13が設けられ、その上側のエミッタ電極との間に外周リング電極11の一部11aが延びて位置している。この延びた部分11aとエミッタ電極12aとの間にも接続用の金属配線15aが設けられる。この実施例では、ゲート電極13がコーナ部に位置しており、ゲート電極の配置がそのように設計がされた素子に最適である。図9は本発明の第1の実施の形態の第4の実施例を示す平面図であり、エミッタ電極12は7列に形成され、そのうち中央の4列目の下側はゲート電極13となっている。これらのエミッタ電極12とその周囲に配置された外周リング状電極11とは最左端と最右端のエミッタ電極では側面に、偶数列のエミッタ電極では上側に、最左端と最右端を除く奇数列では下側にそれぞれ接続用の金属配線が設けられている。この実施例では接続用の金属配線が設けられるのは上側と下側が交互になっているので、配線領域を余裕を持って製作することができる。図10は以下に示す本発明の第2の実施の形態に共通なIGBT構造の平面図であり、基板50の外周部51と内周部を分離する周回状のトレンチ形状の分離領域52を有しているのは従来と同様であるが、このトレンチ状分離領域をエミッタセル外周部だけではなくエミッタセル内部にも設けるようにし、複数の列状に形成されたエミッタ領域53間を分離する直線状のトレンチ形状の分離領域54が設けられている。また、図1で説明したのと同様に、分離領域のすぐ外側には最内周終端部55が設けられ、内側にはダミーベース領域56が形成されている。このダミーベース領域56はエミッタ領域間の各分離領域に沿っても形成されている。なお、エミッタセル外周部は耐圧を保持するための最内周終端部でエミッタ電極と同電位となっている。図11は本発明の第2の実施の形態における第1の実施例にかかるIGBTの構造を示す図11におけるB-B’線に沿った断面図である。多数のトレンチが形成されているが、分離用トレンチ5254とトレンチゲート電極59とがある。これらのトレンチ上の基板表面上には層間絶縁膜58が形成されている。トレンチ間の領域の上部に層間絶縁膜がなく、エミッタ電極61が形成されている場合は、当該トレンチはトレンチゲート電極59となっており、このトレンチゲート間の領域はベース領域57であり、その表面にはエミッタ領域60がN型不純物拡散領域として形成されている。また、トレンチゲート間の領域でその上部に層間絶縁膜が形成された領域はP型のダミーベース領域56となっている。また、層間絶縁膜58の下方領域で、トレンチゲート電極59と分離用トレンチ54との間の領域もダミーベース領域56となっている。さらに、分離用トレンチ54間の領域は例えばP型のキャリア排出用拡散層62となっている。図12は図11におけるC-C’線に沿って奥行き方向の様子を表した一部切り欠き斜視図である。この図においては、右側の4つのトレンチの上に形成される層間絶縁膜58とエミッタ電極の大部分を省略して表してある。これは、キャリア排出用拡散層62の上の層間絶縁膜には図12中に破線で示されたコンタクト領域63において層間絶縁膜58に形成されたコンタクトホールおよび配線いずれも図示せずを介してエミッタ電極と接続され、同一電位とされる。この様子は図13に簡略的に構造が示される。このような構成によれば、スイッチング時には残留キャリアがエミッタセル内部のP型拡散層62を通りエミッタに排出されるため、キャリアの蓄積がなく、破壊耐量の改善になる。図13ではキャリア排出用拡散層62はエミッタ電極61とつながる配線64と接続されているが、同様に簡略的な構造を示す図14に示すように、エミッタ電極61とは分離されたゲート電極65と接続するようにしても良い。これはゲート電極直下にはアクティブ層を形成することはできず、かつゲート電極は一般に100μm程度の広い幅を有しているため、キャリアを集めるキャリア排出用拡散層62を設けることに適しているためである。図15は素子内部の領域からのキャリア排出を行う第2の実施例を示す素子断面図であり、図11の場合と同様に図11のB-B’断面を示すものである。また、図16は図15におけるD-D’断面を示す。これらの図において図11および図12における構成要素と同じものについては同じ参照番号を付すこととする。この実施例では、図11および図12に示した実施例では設けられていた分離領域52および54が設けられておらず、代わりに拡散層66、例えばn型不純物拡散層で分離したものである。この実施例は分離領域の構成が異なるのみであるので、実施例1の場合と作用効果は全く同じで、スイッチング時には残留キャリアがエミッタセル内部のp型拡散層を通りエミッタに排出されるため、キャリアの蓄積がなく、破壊耐量の改善になる。図17は本発明の第2の実施の形態の第3の実施例の構成を示す、図11におけるB-B’断面図である。上述した第1および第2の実施例ではp型拡散層および配線を介して残留キャリアをエミッタに排出していたが、この実施例ではキャリア排出用P型拡散層62に直接コンタクトするエミッタ電極67を設けたものである。この実施例の場合も残留キャリアを効率的に排出することができるが、実施例1および2の場合とは異なって、配線を介さずにキャリア排出用p型拡散層から直接エミッタ電極に残留キャリアを排出することができるため、排出能力は実施例1および2の場合よりも高い。以上説明した第1の実施の形態と第2の実施の形態は単独で適用しても良いが、両者を共に適用することも可能である。