帯状の自由磁性層と、前記自由磁性層の表面上に密着された絶縁層と、前記絶縁層の表面上に密着して互いに離間して配置され、同一の方向に磁化された第一、第二の固定層部とを有し、前記絶縁層のうち、表面が前記第一、第二の固定層部と密着した部分の前記表面から裏面の間の部分を第一、第二の絶縁層部と呼び、前記自由磁性層のうち、表面が前記第一、第二の絶縁層部と密着した部分の前記表面から裏面の間の部分を第一、第二の自由層部と呼ぶと、前記第一の自由層部と前記第一の絶縁層部と前記第一の固定層部とで、前記第一の絶縁層部を通ってトンネル電流が流れる第一の素子が形成され、前記第二の自由層部と前記第二の絶縁層部と前記第二の固定層部とで、前記第二の絶縁層部を通ってトンネル電流が流れる第二の素子が形成され、前記第一、第二の固定層部の磁化方向を固定方向とすると、前記第一、第二の素子の前記トンネル電流が流れるときの抵抗値は、前記第一、第二の自由層部の磁化方向が前記固定方向と同方向の時に小さく、逆方向の時に大きくなるようにされ、前記第一、第二の素子の抵抗値が両方とも大きいときを第一の状態、前記第一、第二の素子の抵抗値のうち一方が大きく他方が小さいときを第二の状態、前記第一、第二の素子の抵抗値が両方とも小さいときを第三の状態として区別された三値記憶素子であって、前記自由磁性層の前記第一、第二の自由層部の間の部分を中間部とし、前記自由磁性層のうちの前記中間部と前記第一、第二の自由層部との外部であって、前記第一、第二の自由層部に接触した部分を第一、第二の端部とすると、前記自由磁性層内には、磁化方向が互いに異なる領域の境界である磁壁が形成され、前記磁壁は、前記自由磁性層を帯状の長さ方向に流れる書き込み電流によって移動され、前記第一の端部と、前記第二の端部と、前記中間部のいずれかに位置するようにされた三値記憶素子。前記第一、第二の固定層部の磁化方向と前記第一、第二の自由層部の磁化方向はいずれも膜厚方向に垂直な方向である請求項1記載の三値記憶素子。前記第一、第二の固定層部の磁化方向と前記第一、第二の自由層部の磁化方向はいずれも膜厚方向に平行な方向である請求項1記載の三値記憶素子。前記第一、第二の端部にはそれぞれ第一、第二の電極が電気的に接続され、前記磁壁は前記第一、第二の電極の間の部分に配置され、前記書き込み電流は前記第一、第二の電極の間を流れるように構成された請求項1乃至請求項3のいずれか1項記載の三値記憶素子。帯状の下部自由磁性層と、前記下部自由磁性層の表面の一部に密着された下部絶縁層と、裏面の一部が前記下部絶縁層の表面に密着された帯状の上部自由磁性層と、前記上部自由磁性層の表面の一部に密着された上部絶縁層と、前記上部絶縁層の表面に密着され、一方向に磁化された固定層とを有し、前記上部絶縁層のうち、前記表面が前記固定層と密着した部分の前記表面から裏面の間の部分を上部絶縁層部と呼び、前記上部自由磁性層のうち、前記表面が前記上部絶縁層部と密着した部分の前記表面から裏面の間の部分を第一の上部自由層部、前記裏面が前記下部絶縁層と密着した部分の前記裏面から前記表面の間の部分を第二の上部自由層部と呼び、前記下部自由磁性層のうち、前記表面が前記下部絶縁層と密着した部分の前記表面から裏面の間の部分を下部自由層部と呼ぶと、前記固定層と前記上部絶縁層部と前記第一の上部自由層部とで、前記上部絶縁層部を通ってトンネル電流が流れる第一の素子が形成され、前記第二の上部自由層部と前記下部絶縁層と前記下部自由層部とで、前記下部絶縁層を通ってトンネル電流が流れる第二の素子が形成され、前記第一の素子の前記トンネル電流が流れるときの抵抗値は前記第一の上部自由層部の磁化方向が前記固定層の磁化方向と同方向の時に小さく、逆方向の時に大きくなるようにされ、前記第二の素子の前記トンネル電流が流れるときの抵抗値は前記第二の上部自由層部の磁化方向と前記下部自由層部の磁化方向が同方向の時に小さく、逆方向の時に大きくなるようにされ、前記第一、第二の素子の抵抗値が両方とも大きいときを高抵抗状態、前記第一、第二の素子の抵抗値のうち一方が大きく他方が小さいときを中間抵抗状態、前記第一、第二の素子の抵抗値が両方とも小さいときを低抵抗状態として区別された三値の記憶素子であって、前記上部自由磁性層のうちの前記第一の上部自由層部の外部でかつ前記第二の上部自由層部の外部であって、前記上部自由磁性層の帯状の長さ方向の互いに異なる端部に接続した部分を第一、第二の上方端部とし、前記下部自由磁性層のうちの前記下部自由層部の外部であって、前記下部自由磁性層の帯状の長さ方向の互いに異なる端部に接続した部分を第一、第二の下方端部とすると、前記上部自由磁性層内には、磁化方向が互いに異なる領域の境界である上方磁壁が形成され、前記下部自由磁性層内には、磁化方向が互いに異なる領域の境界である下部磁壁が形成され、前記上部磁壁は、前記上部自由磁性層を前記長さ方向に流れる上部書き込み電流によって移動され、前記第一の上方端部と、前記第二の上方端部のいずれかに位置するようにされ、前記下部磁壁は、前記下部自由磁性層を前記長さ方向に流れる下部書き込み電流によって移動され、前記第一の下方端部と、前記第二の下方端部のいずれかに位置するようにされて三値が記憶される記憶素子。前記高抵抗状態、前記低抵抗状態に加えて、前記第一の素子の抵抗値が大きく、前記第二の素子の抵抗値が小さいときを第一の中間抵抗状態、前記第一の素子の抵抗値が小さく、前記第二の素子の抵抗値が大きいときを第二の中間抵抗状態として区別されて四値が記憶される請求項5記載の記憶素子。前記固定層の磁化方向と前記第一、第二の上部自由層部の磁化方向と前記下部自由層部の磁化方向はいずれも膜厚方向に垂直な方向である請求項5又は請求項6のいずれか1項記載の記憶素子。前記固定層の磁化方向と前記第一、第二の上部自由層部の磁化方向と前記下部自由層部の磁化方向はいずれも膜厚方向に平行な方向である請求項5又は請求項6のいずれか1項記載の記憶素子。前記第一、第二の上方端部にはそれぞれ第一、第二の上部書き込み電極が電気的に接続され、前記上部磁壁は前記第一、第二の上部書き込み電極の間の部分に配置され、前記上部書き込み電流は前記第一、第二の上部書き込み電極の間を流れるように構成され、前記第一、第二の下方端部にはそれぞれ第一、第二の下部書き込み電極が電気的に接続され、前記下部磁壁は前記第一、第二の下部書き込み電極の間の部分に配置され、前記下部書き込み電流は前記第一、第二の下部書き込み電極の間を流れるように構成された請求項5又は請求項6のいずれか1項記載の記憶素子。自由層部と、前記自由層部の表面上に密着された絶縁層と、前記絶縁層の表面上に密着され、一方向に磁化された固定層とを有し、前記自由層部と前記絶縁層と前記固定層とで、前記絶縁層を通ってトンネル電流が流れる素子が形成され、前記トンネル電流が流れるときの抵抗値は、前記自由層部の磁化方向が前記固定層の磁化方向と同方向の時に小さく、逆方向の時に大きくなるようにされた素子を二つ並列接続し、二つの前記素子の抵抗値が両方とも大きいときと、一方の前記素子の抵抗値が大きく他方の前記素子の抵抗値が小さいときと、二つの前記素子の抵抗値が両方とも小さいときの三通りの抵抗値を判別して三値を記憶する記憶方法であって、二つの前記素子の前記自由層部を同一の帯状の自由磁性層内の長手方向に離間した互いに異なる位置に形成し、前記自由磁性層のうち、二つの前記自由層部の間の部分を中間部とし、前記中間部と二つの前記自由層部の外側を第一、第二の端部とすると、前記自由磁性層内に磁化方向が互いに異なる領域の境界である磁壁を形成し、前記磁壁を前記自由磁性層で前記長さ方向に移動させ、前記第一の端部と、前記第二の端部と、前記中間部のいずれかに位置させる記憶方法。前記第一、第二の端部にそれぞれ第一、第二の電極を電気的に接続し、前記磁壁を前記第一、第二の電極の間の部分に位置させ、前記第一、第二の電極の間に書き込み電流を流して前記磁壁を移動させる請求項10記載の記憶方法。自由層部と、前記自由層部の表面上に密着された絶縁層と、前記絶縁層の表面上に密着され、一方向に磁化された固定層とを有し、前記自由層部と前記絶縁層と前記固定層とで、前記絶縁層を通ってトンネル電流が流れる素子が形成され、前記トンネル電流が流れるときの抵抗値は、前記自由層部の磁化方向が前記固定層の磁化方向と同方向の時に小さく、逆方向の時に大きくなるようにされた素子を二つ直列接続し、二つの前記素子の抵抗値が両方とも大きいときと、一方の前記素子の抵抗値が大きく他方の前記素子の抵抗値が小さいときと、二つの前記素子の抵抗値が両方とも小さいときの三通りの抵抗値を判別して三値を記憶する記憶方法であって、一方の前記素子の前記自由層部を帯状の下部自由磁性層内に形成し、当該一方の前記素子の前記固定層と他方の前記素子の前記自由層部とを同一の帯状の上部自由磁性層内に形成し、前記上部自由磁性層のうち、当該一方の前記素子の前記固定層の外側であって当該他方の前記素子の前記自由層部の外側を第一、第二の上方端部とし、前記下部自由磁性層のうち、当該一方の前記素子の前記自由層部の外側を第一、第二の下方端部とすると、前記上部自由磁性層内に磁化方向が互いに異なる領域の境界である上部磁壁を形成し、前記下部自由磁性層内に下部磁壁を形成し、前記上部磁壁を前記上部自由磁性層で前記長さ方向に移動させ、前記第一の上方端部と、前記第二の上方端部のいずれかに位置させ、前記下部磁壁を前記下部自由磁性層で前記長さ方向に移動させ、前記第一の下方端部と、前記第二の下方端部のいずれかに位置させる記憶方法。二つの前記素子の抵抗値が両方とも大きいときと、一方の前記素子の抵抗値が大きく他方の前記素子の抵抗値が小さいときと、当該一方の前記素子の抵抗値が小さく当該他方の前記素子の抵抗値が大きいときと、二つの前記素子の抵抗値が両方とも小さいときの四通りの抵抗値を判別して四値を記憶する請求項12記載の記憶方法。前記第一、第二の上方端部にそれぞれ第一、第二の上部書き込み電極を電気的に接続し、前記上方磁壁を前記第一、第二の上部書き込み電極の間の部分に位置させ、前記第一、第二の上部書き込み電極の間に書き込み電流を流して前記上部磁壁を移動させ、前記第一、第二の下方端部にそれぞれ第一、第二の下部書き込み電極を電気的に接続し、前記下方磁壁を前記第一、第二の下部書き込み電極の間の部分に位置させ、前記第一、第二の下部書き込み電極の間に書き込み電流を流して前記下部磁壁を移動させる請求項12又は請求項13のいずれか1項記載の記憶方法。本発明は上記従来技術の不都合を解決するために創作されたものであり、その目的は、トンネル磁気抵抗効果を用いて三値又は四値の情報が記憶される記憶素子及び記憶方法を提供することにある。上記課題を解決するために本発明は、帯状の自由磁性層と、前記自由磁性層の表面上に密着された絶縁層と、前記絶縁層の表面上に密着して互いに離間して配置され、同一の方向に磁化された第一、第二の固定層部とを有し、前記絶縁層のうち、表面が前記第一、第二の固定層部と密着した部分の前記表面から裏面の間の部分を第一、第二の絶縁層部と呼び、前記自由磁性層のうち、表面が前記第一、第二の絶縁層部と密着した部分の前記表面から裏面の間の部分を第一、第二の自由層部と呼ぶと、前記第一の自由層部と前記第一の絶縁層部と前記第一の固定層部とで、前記第一の絶縁層部を通ってトンネル電流が流れる第一の素子が形成され、前記第二の自由層部と前記第二の絶縁層部と前記第二の固定層部とで、前記第二の絶縁層部を通ってトンネル電流が流れる第二の素子が形成され、前記第一、第二の固定層部の磁化方向を固定方向とすると、前記第一、第二の素子の前記トンネル電流が流れるときの抵抗値は、前記第一、第二の自由層部の磁化方向が前記固定方向と同方向の時に小さく、逆方向の時に大きくなるようにされ、前記第一、第二の素子の抵抗値が両方とも大きいときを第一の状態、前記第一、第二の素子の抵抗値のうち一方が大きく他方が小さいときを第二の状態、前記第一、第二の素子の抵抗値が両方とも小さいときを第三の状態として区別された三値記憶素子であって、前記自由磁性層の前記第一、第二の自由層部の間の部分を中間部とし、前記自由磁性層のうちの前記中間部と前記第一、第二の自由層部との外部であって、前記第一、第二の自由層部に接触した部分を第一、第二の端部とすると、前記自由磁性層内には、磁化方向が互いに異なる領域の境界である磁壁が形成され、前記磁壁は、前記自由磁性層を帯状の長さ方向に流れる書き込み電流によって移動され、前記第一の端部と、前記第二の端部と、前記中間部のいずれかに位置するようにされた三値記憶素子である。本発明は三値記憶素子であって、前記第一、第二の固定層部の磁化方向と前記第一、第二の自由層部の磁化方向はいずれも膜厚方向に垂直な方向である三値記憶素子である。本発明は三値記憶素子であって、前記第一、第二の固定層部の磁化方向と前記第一、第二の自由層部の磁化方向はいずれも膜厚方向に平行な方向である三値記憶素子である。本発明は三値記憶素子であって、前記第一、第二の端部にはそれぞれ第一、第二の電極が電気的に接続され、前記磁壁は前記第一、第二の電極の間の部分に配置され、前記書き込み電流は前記第一、第二の電極の間を流れるように構成された三値記憶素子である。本発明は、帯状の下部自由磁性層と、前記下部自由磁性層の表面の一部に密着された下部絶縁層と、裏面の一部が前記下部絶縁層の表面に密着された帯状の上部自由磁性層と、前記上部自由磁性層の表面の一部に密着された上部絶縁層と、前記上部絶縁層の表面に密着され、一方向に磁化された固定層とを有し、前記上部絶縁層のうち、前記表面が前記固定層と密着した部分の前記表面から裏面の間の部分を上部絶縁層部と呼び、前記上部自由磁性層のうち、前記表面が前記上部絶縁層部と密着した部分の前記表面から裏面の間の部分を第一の上部自由層部、前記裏面が前記下部絶縁層と密着した部分の前記裏面から前記表面の間の部分を第二の上部自由層部と呼び、前記下部自由磁性層のうち、前記表面が前記下部絶縁層と密着した部分の前記表面から裏面の間の部分を下部自由層部と呼ぶと、前記固定層と前記上部絶縁層部と前記第一の上部自由層部とで、前記上部絶縁層部を通ってトンネル電流が流れる第一の素子が形成され、前記第二の上部自由層部と前記下部絶縁層と前記下部自由層部とで、前記下部絶縁層を通ってトンネル電流が流れる第二の素子が形成され、前記第一の素子の前記トンネル電流が流れるときの抵抗値は前記第一の上部自由層部の磁化方向が前記固定層の磁化方向と同方向の時に小さく、逆方向の時に大きくなるようにされ、前記第二の素子の前記トンネル電流が流れるときの抵抗値は前記第二の上部自由層部の磁化方向と前記下部自由層部の磁化方向が同方向の時に小さく、逆方向の時に大きくなるようにされ、前記第一、第二の素子の抵抗値が両方とも大きいときを高抵抗状態、前記第一、第二の素子の抵抗値のうち一方が大きく他方が小さいときを中間抵抗状態、前記第一、第二の素子の抵抗値が両方とも小さいときを低抵抗状態として区別された三値の記憶素子であって、前記上部自由磁性層のうちの前記第一の上部自由層部の外部でかつ前記第二の上部自由層部の外部であって、前記上部自由磁性層の帯状の長さ方向の互いに異なる端部に接続した部分を第一、第二の上方端部とし、前記下部自由磁性層のうちの前記下部自由層部の外部であって、前記下部自由磁性層の帯状の長さ方向の互いに異なる端部に接続した部分を第一、第二の下方端部とすると、前記上部自由磁性層内には、磁化方向が互いに異なる領域の境界である上方磁壁が形成され、前記下部自由磁性層内には、磁化方向が互いに異なる領域の境界である下部磁壁が形成され、前記上部磁壁は、前記上部自由磁性層を前記長さ方向に流れる上部書き込み電流によって移動され、前記第一の上方端部と、前記第二の上方端部のいずれかに位置するようにされ、前記下部磁壁は、前記下部自由磁性層を前記長さ方向に流れる下部書き込み電流によって移動され、前記第一の下方端部と、前記第二の下方端部のいずれかに位置するようにされて三値が記憶される記憶素子である。本発明は記憶素子であって、前記高抵抗状態、前記低抵抗状態に加えて、前記第一の素子の抵抗値が大きく、前記第二の素子の抵抗値が小さいときを第一の中間抵抗状態、前記第一の素子の抵抗値が小さく、前記第二の素子の抵抗値が大きいときを第二の中間抵抗状態として区別されて四値が記憶される記憶素子である。本発明は記憶素子であって、前記固定層の磁化方向と前記第一、第二の上部自由層部の磁化方向と前記下部自由層部の磁化方向はいずれも膜厚方向に垂直な方向である記憶素子である。本発明は記憶素子であって、前記固定層の磁化方向と前記第一、第二の上部自由層部の磁化方向と前記下部自由層部の磁化方向はいずれも膜厚方向に平行な方向である記憶素子である。本発明は記憶素子であって、前記第一、第二の上方端部にはそれぞれ第一、第二の上部書き込み電極が電気的に接続され、前記上部磁壁は前記第一、第二の上部書き込み電極の間の部分に配置され、前記上部書き込み電流は前記第一、第二の上部書き込み電極の間を流れるように構成され、前記第一、第二の下方端部にはそれぞれ第一、第二の下部書き込み電極が電気的に接続され、前記下部磁壁は前記第一、第二の下部書き込み電極の間の部分に配置され、前記下部書き込み電流は前記第一、第二の下部書き込み電極の間を流れるように構成された記憶素子である。本発明は、自由層部と、前記自由層部の表面上に密着された絶縁層と、前記絶縁層の表面上に密着され、一方向に磁化された固定層とを有し、前記自由層部と前記絶縁層と前記固定層とで、前記絶縁層を通ってトンネル電流が流れる素子が形成され、前記トンネル電流が流れるときの抵抗値は、前記自由層部の磁化方向が前記固定層の磁化方向と同方向の時に小さく、逆方向の時に大きくなるようにされた素子を二つ並列接続し、二つの前記素子の抵抗値が両方とも大きいときと、一方の前記素子の抵抗値が大きく他方の前記素子の抵抗値が小さいときと、二つの前記素子の抵抗値が両方とも小さいときの三通りの抵抗値を判別して三値を記憶する記憶方法であって、二つの前記素子の前記自由層部を同一の帯状の自由磁性層内の長手方向に離間した互いに異なる位置に形成し、前記自由磁性層のうち、二つの前記自由層部の間の部分を中間部とし、前記中間部と二つの前記自由層部の外側を第一、第二の端部とすると、前記自由磁性層内に磁化方向が互いに異なる領域の境界である磁壁を形成し、前記磁壁を前記自由磁性層で前記長さ方向に移動させ、前記第一の端部と、前記第二の端部と、前記中間部のいずれかに位置させる記憶方法である。本発明は記憶方法であって、前記第一、第二の端部にそれぞれ第一、第二の電極を電気的に接続し、前記磁壁を前記第一、第二の電極の間の部分に位置させ、前記第一、第二の電極の間に書き込み電流を流して前記磁壁を移動させる記憶方法である。本発明は、自由層部と、前記自由層部の表面上に密着された絶縁層と、前記絶縁層の表面上に密着され、一方向に磁化された固定層とを有し、前記自由層部と前記絶縁層と前記固定層とで、前記絶縁層を通ってトンネル電流が流れる素子が形成され、前記トンネル電流が流れるときの抵抗値は、前記自由層部の磁化方向が前記固定層の磁化方向と同方向の時に小さく、逆方向の時に大きくなるようにされた素子を二つ直列接続し、二つの前記素子の抵抗値が両方とも大きいときと、一方の前記素子の抵抗値が大きく他方の前記素子の抵抗値が小さいときと、二つの前記素子の抵抗値が両方とも小さいときの三通りの抵抗値を判別して三値を記憶する記憶方法であって、一方の前記素子の前記自由層部を帯状の下部自由磁性層内に形成し、当該一方の前記素子の前記固定層と他方の前記素子の前記自由層部とを同一の帯状の上部自由磁性層内に形成し、前記上部自由磁性層のうち、当該一方の前記素子の前記固定層の外側であって当該他方の前記素子の前記自由層部の外側を第一、第二の上方端部とし、前記下部自由磁性層のうち、当該一方の前記素子の前記自由層部の外側を第一、第二の下方端部とすると、前記上部自由磁性層内に磁化方向が互いに異なる領域の境界である上部磁壁を形成し、前記下部自由磁性層内に下部磁壁を形成し、前記上部磁壁を前記上部自由磁性層で前記長さ方向に移動させ、前記第一の上方端部と、前記第二の上方端部のいずれかに位置させ、前記下部磁壁を前記下部自由磁性層で前記長さ方向に移動させ、前記第一の下方端部と、前記第二の下方端部のいずれかに位置させる記憶方法である。本発明は記憶方法であって、二つの前記素子の抵抗値が両方とも大きいときと、一方の前記素子の抵抗値が大きく他方の前記素子の抵抗値が小さいときと、当該一方の前記素子の抵抗値が小さく当該他方の前記素子の抵抗値が大きいときと、二つの前記素子の抵抗値が両方とも小さいときの四通りの抵抗値を判別して四値を記憶する記憶方法である。本発明は記憶方法であって、前記第一、第二の上方端部にそれぞれ第一、第二の上部書き込み電極を電気的に接続し、前記上方磁壁を前記第一、第二の上部書き込み電極の間の部分に位置させ、前記第一、第二の上部書き込み電極の間に書き込み電流を流して前記上部磁壁を移動させ、前記第一、第二の下方端部にそれぞれ第一、第二の下部書き込み電極を電気的に接続し、前記下方磁壁を前記第一、第二の下部書き込み電極の間の部分に位置させ、前記第一、第二の下部書き込み電極の間に書き込み電流を流して前記下部磁壁を移動させる記憶方法である。一素子で三値又は四値の情報を記憶できるので、微細化によらずに記憶素子の記録密度を向上させることができる。本発明の多値記憶素子の第一例である三値の記憶素子の構造を説明する。図1は本発明の三値記憶素子1の平面図、図2は同A-A線切断断面図を示している。図1では層間絶縁膜2a、2bを省略している。三値記憶素子1は平面形状が帯状の自由磁性層13を有している。図1を参照し、ここでは自由磁性層13の平面形状は、幅と、幅よりも長い長手方向を有する帯状の自由磁性層中央部13aと、自由磁性層中央部13aの長手方向のそれぞれ異なる端部に接続され、自由磁性層中央部13aの幅方向に平行な同一方向に延びるように形成された帯状の第一、第二の自由磁性層端部13b、13cとを有する長方形から一辺が除かれた形状に形成されている。自由磁性層13内の磁化方向磁気モーメントの向きは後述するように帯状の長さ方向に平行な方向を向くようになっている。図1、図2の矢印は磁化方向を示している。図2を参照し、自由磁性層中央部13a表面には絶縁層12が密着して配置され、絶縁層12表面には第一、第二の固定層部111、112が密着して、互いに自由磁性層中央部13aの長手方向に離間して配置されている。第一、第二の固定層部111、112の磁化方向磁極の向きは同一方向に向けられて固定されている。以下第一、第二の固定層部111、112の磁化方向を固定方向と呼ぶ。ここでは固定方向は自由磁性層中央部13aの長手方向に平行であり、図2の符号F01は固定方向を示している。ここでは図1、図2に示すように第一、第二の固定層111、112はそれぞれ異なる絶縁層12表面に密着されているが、本発明はこの構成に限定されず、一枚の絶縁層12表面の互いに異なる位置に密着されていてもよい。絶縁層12のうち、第一、第二の固定層部111、112と密着した部分の表面から裏面の間の部分を第一、第二の絶縁層部121、122と呼び、自由磁性層13のうち、第一、第二の絶縁層部121、122と密着した部分の表面から裏面の間の部分を第一、第二の自由層部131、132と呼ぶ。上述のように第一、第二の固定層部111、112は互いに離間しているため、第一、第二の自由層部131、132も互いに離間して位置している。図2の符号F11、F21は第一、第二の自由層部131、132の磁化方向を示している。後述するように、第一、第二の自由層部131、132の磁化方向F11、F21は自由磁性層13を帯状の長さ方向に流れる書き込み電流によって反転可能に構成されている。第一の自由層部131と第一の絶縁層部121と第一の固定層部111とで第一の素子101が形成され、第二の自由層部132と第二の絶縁層部122と第二の固定層部112とで第二の素子102が形成されている。第一、第二の固定層部111、112上にはそれぞれ第一、第二の上部電極151、152が電気的に接続され、第一、第二の自由磁性層端部13b、13cにはそれぞれ第一、第二の下部電極第一、第二の電極14a、14bが電気的に接続されている。第一、第二の上部電極151、152と第一、第二の下部電極14a、14bの間に電圧が印加されると、第一、第二の絶縁層部121、122の膜厚は薄いため、トンネル効果により、第一、第二の素子101、102内では第一、第二の絶縁層部121、122を通ってトンネル電流が流れる。トンネル電流は書き込み電流よりも電流量が小さいため、トンネル電流が流れても後述する磁壁19は移動しないようになっている。第一、第二の素子101、102のトンネル電流が流れるときの抵抗値は、トンネル磁気抵抗効果により、第一、第二の自由層部131、132の磁化方向F11、F21が第一、第二の固定層部111、112の磁化方向固定方向F01と同じ向きの時に小さく、逆向きの時に大きい。三値記憶素子1内では、第一、第二の素子101、102が並列に接続された並列接続回路が構成され、後述するように、第一、第二の素子101、102の抵抗値が両方とも大きいときを第一の状態、第一、第二の素子101、102のうち一方の抵抗値が大きく他方が小さいときを第二の状態、第一、第二の素子101、102の抵抗値が両方とも小さいときを第三の状態として区別される。次に、第一、第二の自由層部131、132の磁化方向F11、F21の変化について説明する。先ず磁化方向の初期化として、図3a又は図3cに示すように、自由磁性層13の膜面に平行で、第一、第二の自由磁性層端部13b、13cの長手方向に平行な方向から外部磁場Hを印加し、第一、第二の自由磁性層端部13b、13cを外部磁場Hと同一の方向に磁化させる。符号Fb、Fcはそれぞれ第一、第二の自由磁性層端部13b、13cの磁化方向を示している。次いで、外部磁場Hを除去したのち、ここでは第二の下部電極14bから第一の下部電極14aに向けて初期化電流I0を流すと、伝導電子から磁気モーメントへのスピントランスファー効果スピン角運動量の授受により、図3cのように第一の自由磁性層端部13bの磁化方向Fbが初期化電流I0の向きと同じ場合には、図3dのように自由磁性層中央部13aの磁化方向Faも初期化電流の向きと同じ方向を向き、図3aのように第一の自由磁性層端部13bの磁化方向Fbが初期化電流I0の向きと逆の場合には、図3bのように自由磁性層中央部13aの磁化方向Faも初期化電流I0の向きと逆の方向を向くため、自由磁性層中央部13aと第二の自由磁性層端部13cとの境界には、磁化方向が互いに異なる領域の境界である磁壁19が形成される。言い換えると、磁化方向が自由磁性層13の長さ方向に流れる初期化電流の向きと同じ向きの順部分と逆向きの逆部分が磁壁19を間に位置している。外部磁場Hを除去したのち、第一の下部電極14aから第二の下部電極14bに向けて初期化電流I0を流して、自由磁性層中央部13aと第一の自由磁性層端部13bとの境界に磁壁19を形成してもよい。図4a~cは、固定方向F01に対する、第一、第二の自由層部131、132の磁化方向F11、F21の変化を示している。第一、第二の素子101、102のコンダクタンスの最小値をそれぞれC1、C2、最大値をそれぞれC1ΔC1、C2ΔC2とするコンダクタンス値は抵抗値の逆数である。ここでは、まず図4aに示すように、磁壁19は第二の下部電極14bと第二の自由層部132の間の領域以下第二の端部18cと呼ぶに位置し、第一、第二の自由層部131、132の磁化方向F11、F21の両方が、固定方向F01と同じ向きであり、三値記憶素子1のコンダクタンスはC1C2ΔC1ΔC2で表される最大値になっている。次に、図4bに示すように、第一の下部電極14aから第二の下部電極14bに向けて予め定められたパルス幅の書き込み電流Iwを流すと、伝導電子から磁気モーメントへのスピントランスファー効果により、磁壁19は第二の端部18cから第一の自由層部131と第二の自由層部132の間の領域以下中間部18bと呼ぶに移動し、すなわち第二の自由層部132の磁化方向F21だけが反転して、三値記憶素子1のコンダクタンス値はC1C2ΔC1になる。次に、図4cに示すように、第一の下部電極14aから第二の下部電極14bに向けて予め定められたパルス幅の書き込み電流Iwを流すと、磁壁19は中間部18bから第一の自由層部131と第一の下部電極14aの間の領域以下第一の端部18aと呼ぶに移動し、すなわち第一の自由層部131の磁化方向F11も反転して、三値記憶素子1のコンダクタンス値は最小値C1C2になる。次に、第二の下部電極14bから第一の下部電極14aに向けて予め定められたパルス幅の書き込み電流Iwを流すと、磁壁19は第一の端部18aから第二の端部18cに移動し、第一、第二の自由層部131、132の磁化方向F11、F21は両方とも再度反転して、図4aに示すようなコンダクタンスが最大値C1C2ΔC1ΔC2の状態に戻る。このように、三値記憶素子1のコンダクタンスは、最大値C1C2ΔC1ΔC2、中間値C1C2ΔC1、最小値C1C2の3通りのコンダクタンス値をとる。最大値と中間値の間に第一の基準値を置き、中間値と最小値の間に第二の基準値を置いて、最大値、最小値、中間値の3通りのコンダクタンス値を判別することで三値の記憶素子1が得られる。上記説明では書き込み電流Iwのパルス幅で磁壁19の移動量を制御しているが、書き込み電流Iwのパルスの数で磁壁19の移動量を制御してもよい。本発明は、図14の断面図に示すように、第一、第二の下部電極14a、14bとは別に、第一、第二の自由層部131、132に第一、第二の読み出し下部電極161、162が電気的に接続されていてもよい。第一、第二の上部電極151、152と第一、第二の読み出し下部電極161、162の間に電圧が印加されると、第一、第二の素子101、102にトンネル電流が流れる。トンネル電流は自由磁性層13内で膜厚方向に流れるため、トンネル電流によって磁壁19が移動する虞がない。本発明の自由磁性層13は例えばCoFeB層からなり、絶縁層12はMgO層からなり、第一、第二の固定層部111、112は絶縁層12上にCoFeB層と、Ru層と、CoFe層と、PtMn層と、Ta層とがこの順に積層された多層膜からなっている。本発明の自由磁性層13の平面形状は上述のような長方形から一辺が除かれた形状に限定されず、図16に示すように、自由磁性層中央部13aの長手方向の一端に帯状の自由磁性層端部13cが自由磁性層中央部13aの幅方向に平行な方向に延びるように接続されたL字形状に形成されていてもよい。本発明の自由磁性層13の平面形状が長方形から一辺が除かれた形状の場合には、第一、第二の素子101、102が自由磁性層中央部13aに位置する構成に限定されず、図6に示すように第一、第二の自由層端部13b、13cにそれぞれ位置するように構成されてもよい。さらに本発明の自由磁性層13の平面形状は、図7に示すように、上述の長方形から一辺が除かれた形状に比べて、自由磁性層中央部13aの形状が外側に弓なりに曲がった形状であるU字形状でもよい。U字形状の自由磁性層13の場合には、図8に示すように第一、第二の自由磁性層端部13b、13cの長手方向に沿って外部磁場Hを印加して自由磁性層13を外部磁場Hと同一の方向に磁化させたのち、外部磁場Hを除去することにより、弓形状の自由磁性層中央部13a内に磁壁19が形成される。つまり本発明の自由磁性層13の平面形状は、内部に磁壁19を形成できる形状であればよい。本発明の第一、第二の固定層部111、112と第一、第二の自由層部131、132の磁化方向は上述のようにいずれも膜厚方向に垂直な方向に磁化されている場合に限定されず、膜厚方向に平行に磁化されていてもよい。膜厚方向に平行に磁化されている場合には、自由磁性層13の平面形状は上述のような長方形から一辺が除かれた形状やL字形状やU字形状に限定されない。本発明である多値記憶素子の第二例である三値又は四値の記憶素子の構造を説明する。図9は本発明の記憶素子21の平面図、図10は同B-B線切断断面図を示している。図9では層間絶縁膜22a、22b、22cを省略している。記憶素子21は平面形状がそれぞれ帯状の上部自由磁性層33と下部自由磁性層37を有している。図9を参照し、ここでは上部自由磁性層33の平面形状は、帯状の上部自由磁性層中央部33aと、上部自由磁性層中央部33aの長手方向のそれぞれ異なる端部に接続され、上部自由磁性層中央部33aの幅方向に平行な同一方向に延びるように形成された帯状の第一、第二の上部自由磁性層端部33b、33cとを有する長方形から一辺が除かれた形状に形成され、下部自由磁性層37の平面形状は、帯状の下部自由磁性層中央部37aと、下部自由磁性層中央部37aの長手方向のそれぞれ異なる端部に接続され、下部自由磁性層中央部37aの幅方向に平行な同一方向に延びるように形成された帯状の第一、第二の下部自由磁性層端部37b、37cとを有する長方形から一辺が除かれた形状に形成されている。上部、下部自由磁性層33、37内の磁化方向は前述のように、それぞれ帯状の長さ方向に平行な方向を向くようになっている。図9、図10の矢印は磁化方向を示している。図10を参照し、下部自由磁性層中央部37a表面には下部絶縁層36が密着して配置され、上部自由磁性層中央部33a裏面は下部絶縁層36表面に密着して配置されている。上部自由磁性層33裏面と下部自由磁性層37表面に挟まれた部分であって下部絶縁層36の外側には層間絶縁膜22bが充填するように配置され、層間絶縁膜22bには後述するトンネル電流は流れないようになっている。上部自由磁性層中央部33a表面には上部絶縁層32が密着して配置され、上部絶縁層32表面には固定層31が密着して配置されている。固定層31の磁化方向はここでは上部、下部自由磁性層中央部33a、37aの長手方向に平行な向きに固定されている。図10の符号F02は固定層31の磁化方向を示している。上部絶縁層32のうち、固定層31と密着した部分の表面から裏面の間の部分を上部絶縁層部320と呼ぶ。また上部自由磁性層33のうち、上部絶縁層部320と密着した部分の表面から裏面の間の部分を第一の上部自由層部331、下部絶縁層36と密着した部分の裏面から表面の間の部分を第二の上部自由層部332と呼ぶ。さらに下部自由磁性層37のうち、下部絶縁層36と密着した部分の表面から裏面の間の部分を下部自由層部370と呼ぶ。図10の符号F12、F22、F32はそれぞれ第一、第二の上部自由層部331、332と下部自由層部370の磁化方向を示している。後述するように、第一、第二の上部自由層部331、332の磁化方向F12、F22は上部自由磁性層33を帯状の長さ方向に流れる書き込み電流上部書き込み電流によって反転可能に構成され、下部自由層部370の磁化方向F32は下部自由磁性層37を帯状の長さ方向に流れる書き込み電流下部書き込み電流によって反転可能に構成されている。固定層31と上部絶縁層部320と第一の上部自由層部331とで第一の素子301が形成され、第二の上部自由層部332と下部絶縁層36と下部自由層部370とで第二の素子302が形成されている。固定層31上には上部電極35が電気的に接続され、第一、第二の上部自由磁性層端部33b、33cにはそれぞれ第一、第二の中間電極第一、第二の上部書き込み電極34a、34bが電気的に接続され、第一、第二の下部自由磁性層端部37b、37cにはそれぞれ第一、第二の下部電極第一、第二の下部書き込み電極38a、38bが電気的に接続されている。上部電極35と第一、第二の下部電極38a、38bの間に電圧が印加されると、上部、下部絶縁層32、36の膜厚は薄いため、トンネル効果により、上部、下部絶縁層32、36を通ってトンネル電流が流れる。トンネル電流は書き込み電流よりも電流量が小さいため、トンネル電流が流れても後述する上部、下部磁壁391、392は移動しないようになっている。第一の素子301のトンネル電流が流れるときの抵抗値は、第一の上部自由層部331の磁化方向F12が固定層31の磁化方向固定方向F02と同じ向きの時に小さく、逆向きの時に大きい。第二の素子302のトンネル電流が流れるときの抵抗値は、下部自由層部370の磁化方向F32が第二の上部自由層部332の磁化方向F22と同じ向きの時に小さく、逆向きの時に大きい。記憶素子21内では、第一、第二の素子301、302が直列に接続された直列接続回路が構成されている。後述するように、第一、第二の素子301、302の抵抗値が両方とも大きいときを高抵抗状態、第一、第二の素子301、302のうち一方の抵抗値が大きく他方が小さいときを中間抵抗状態、第一、第二の素子301、302の抵抗値が両方とも小さいときを低抵抗状態として区別される。次に、図11a~dを参照し、第一、第二の上部自由層部331、332の磁化方向F12、F22と下部自由層部370の磁化方向F32の変化について説明する。第一、第二の素子301、302の抵抗の最小値をそれぞれR1、R2、最大値をそれぞれR1ΔR1、R2ΔR2とする。上部自由磁性層33のうち第一の上部自由層部331の外部でかつ第二の上部自由層部332の外部であって、第一、第二の中間電極34a、34bに接続する領域をそれぞれ第一、第二の上方端部41a、41bと呼び、下部自由層部370と第一、二の下部電極38a、38bの間の領域をそれぞれ第一、第二の下方端部42a、42bと呼ぶ。ここでは上述したような磁化方向の初期化により、図11aに示すように、第二の上方端部41bと第二の下方端部42bにはそれぞれ上部磁壁391と下部磁壁392が位置し、第一、第二の上部自由層部331、332の磁化方向F12、F22と下部自由層部370の磁化方向F32のいずれもが、固定方向F02と同じ向きであり、記憶素子21の抵抗値はR1R2で表される最小値になっている。次に、図11bに示すように、第一の下部電極38aから第二の下部電極38bに向けて予め定められたパルス幅の書き込み電流Iwを流すと、下部磁壁392は第二の下方端部42bから第一の下方端部42aに移動し、すなわち下部自由層部370の磁化方向F32だけが反転して、記憶素子21の抵抗値はR1R2ΔR2になる。次に、図11cに示すように、第一の中間電極34aから第二の中間電極34bに向けて予め定められたパルス幅の書き込み電流Iwを流すと、上部磁壁391は第二の上方端部41bから第一の上方端部41aに移動し、すなわち第一、第二の上部自由層部331、332の磁化方向F12、F22も反転して、記憶素子21の抵抗値はR1R2ΔR1になる。次に、図11dに示すように、第二の下部電極38bから第一の下部電極38aに向けて予め定められたパルス幅の書き込み電流Iwを流すと、下部磁壁392は第一の下方端部42aから第二の下方端部42bに移動し、下部自由層部370の磁化方向F32は再度反転して、記憶素子21の抵抗値は最大値R1R2ΔR1ΔR2になる。このように、記憶素子21の抵抗は、最大値R1R2ΔR1ΔR2、第一の中間値R1R2ΔR1、第二の中間値R1R2ΔR2、最小値R1R2の4通りの抵抗値をとる。第一の抵抗差ΔR1が第二の抵抗差ΔR2より大きい場合ΔR1>ΔR2には、第一の中間値が大なる中間値になり、第二の中間値が小なる中間値になる。第一の抵抗差ΔR1が第二の抵抗差ΔR2より小さい場合ΔR1<ΔR2には、第二の中間値が大なる中間値になり、第一の中間値が小なる中間値になる。最大値と中間値の間に第一の基準値を置き、中間値と最小値の間に第二の基準値を置いて、最大値、最小値、中間値の3通りの抵抗値を判別することで三値の記憶素子21が得られる。更に、第一、第二の基準値に加えて、大なる中間値と小なる中間値の間に第三の基準値を置いて、最大値、大なる中間値、小なる中間値、最小値の4通りの抵抗値を判別することで四値の記憶素子21が得られる。本発明では、図15の断面図に示すように、第一、第二の下部電極38a、38bとは別に、下部自由層部370に読み出し下部電極44が電気的に接続されていてもよい。上部電極35と読み出し下部電極44の間に電圧が印加されると、第一、第二の素子301、302にトンネル電流が流れる。トンネル電流は上部、下部自由磁性層33、37内で膜厚方向に流れるため、トンネル電流によって第一、第二の上方端部41a、41bに位置する上方磁壁391や第一、第二の下方端部42a、42bに位置する下方磁壁392が移動する虞がない。本発明の記憶素子21では、図10に示すように、第一、第二の上部自由層部331、332が互いに重なり合っている構成に限定されず、図12に示すように第一、第二の上部自由層部331、332が互いに離間して構成されていてもよい。第一、第二の上部自由層部331、332が互いに離間している場合には、上部磁壁391を第一、第二の上部自由層部331、332の間の領域に位置させてもよい。また第一、第二の上部自由層部331、332が互いに離間している場合には、図13に示すように、一方の中間電極ここでは第一の中間電極34aは第一、第二の上部自由層部331、332の間の領域に電気的に接続されて構成されていてもよい。本発明の上部、下部自由磁性層33、37の平面形状は、内部に磁壁391、392を形成できる形状であれば、上述のような長方形から一辺が除かれた形状に限定されない。本発明の固定層31と第一、第二の上部自由層部331、332と下部自由層部370の磁化方向は上述のようにいずれも膜厚方向に垂直な方向に磁化されている場合に限定されず、膜厚方向に平行に磁化されていてもよい。次に本発明の多値記憶素子を用いた記憶装置の構造を説明する。図5はMRAM等の記憶装置9の一例を示す断面図である。ここでは三値記憶素子1を用いた構成で代表して説明する。三値記憶素子1の代わりに第二例の記憶素子21を用いることもできる。記憶装置9は第一、第二の配線4、5を複数本ずつ有している。第一の配線4は所定間隔を空けて互いに平行に配置され、第二の配線5は第一の配線4が配置された平面と平行な異なる平面内で、第一の配線4と交差するように配置されている。ここでは、第一、第二の配線4、5は層間絶縁膜2に埋設されている。第一の配線4と第二の配線5の立体交差位置の近傍には、本発明の三値記憶素子1が配置されている。第一の配線4と第二の配線5の交差位置は行列状に配置されているから、三値記憶素子1は行列状に配置されている。三値記憶素子1の第一、第二の上部電極151、152は両方とも近傍で交差する第一の配線4に電気的に接続され、ここでは第一の下部電極14aは第二の配線5に電気的に接続されている。第一、第二の配線4、5は制御装置7に接続され、制御装置7には測定装置8が接続されている。情報を読み出す場合、制御装置7は、第一、第二の配線4、5を選択して所望の三値記憶素子1にセンス電流を流し、測定装置8はセンス電流が流れた三値記憶素子1のコンダクタンスを測定し、測定結果を制御装置7へ伝送する。上述したように、本発明の三値記憶素子1のコンダクタンスは、最大値、最小値、中間値の3通りが得られ、制御装置7には少なくともコンダクタンスの最大値と最小値が設定されている。制御装置7は測定装置8の測定結果と設定されたコンダクタンスの値とを比較し、測定結果が最大値、最小値、又は最大値と最小値の間中間値のいずれかに相当するか判断する。制御装置7は、判断した結果をそれぞれ012等の情報に関連付け、情報として読み出す。従って、この記憶装置9では、第一、第二の配線4、5と、制御装置7と、測定装置8とで、情報を読み出す読み出し手段が構成される。次に、情報の書き換えについて説明する。この記憶装置9では、第二の配線5の配線に沿って第三の配線6が延設されている。三値記憶素子1の第二の下部電極14bは第三の配線6に電気的に接続されている。制御装置7は、第二、第三の配線5、6を選択して所望の三値記憶素子1に書き込み電流を流す。三値記憶素子1のコンダクタンスを最大値、最小値、中間値にする書き込み電流の向きとパルス幅の長さの条件は予め求められ、制御装置7に設定されている。制御装置7は記憶したい情報と三値記憶素子1のコンダクタンスを関連付け、コンダクタンスを関連付けた値にする通電条件で、第二、第三の配線5、6に電流を流し、三値記憶素子1に所望の記憶情報をコンダクタンスとして記憶する。このように、第二、第三の配線5、6と、制御装置7とで、情報を書き換える書き換え手段が構成される。上記説明ではコンダクタンス値を測定して三値のコンダクタンス値を得たが、抵抗値を測定して三値の抵抗値を得てもよい。