バーティカル型のバイポーラトランジスタをシリコン基板に備える半導体装置であって、前記バイポーラトランジスタは、前記シリコン基板に形成された第1導電型のベース領域と、前記シリコン基板に形成されて前記ベース領域と接する第2導電型のエミッタ領域と、前記シリコン基板の表面であって前記ベース領域と前記エミッタ領域との境界部上に形成されたシリコン酸化膜と、前記シリコン酸化膜上に形成されたシリコン膜と、を有し、前記シリコン酸化膜と前記シリコン基板との界面に塩素元素が1×1017cm-3以上の濃度で存在することを特徴とする半導体装置。前記シリコン膜に塩素元素が1×1016cm-3以上の濃度で存在することを特徴とする請求項1に記載の半導体装置。バーティカル型のバイポーラトランジスタとMOSトランジスタとを同一のシリコン基板に備える半導体装置であって、前記バイポーラトランジスタは、前記シリコン基板に形成された第1導電型のベース領域と、前記シリコン基板に形成されて前記ベース領域と接する第2導電型のエミッタ領域と、前記シリコン基板の表面であって前記ベース領域と前記エミッタ領域との境界部上に形成されたシリコン酸化膜と、前記シリコン酸化膜上に形成されたシリコン膜と、を有し、前記MOSトランジスタは、前記シリコン基板上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極と、を有し、前記シリコン酸化膜と前記シリコン基板との界面、及び、前記ゲート絶縁膜と前記シリコン基板との界面にはそれぞれ、塩素元素が1×1017cm-3以上の濃度で存在することを特徴とする半導体装置。バーティカル型のバイポーラトランジスタをシリコン基板に形成する半導体装置の製造方法であって、前記シリコン基板に第1導電型のベース領域を形成する工程と、前記ベース領域が形成された前記シリコン基板上にシリコン酸化膜を形成する工程と、前記シリコン酸化膜上にシリコン膜を形成する工程と、前記シリコン膜と前記シリコン酸化膜とが形成された前記シリコン基板に、オキシ塩化リンを含む雰囲気中での熱処理を施して、前記オキシ塩化リンに含まれる塩素元素を前記シリコン酸化膜と前記シリコン基板との界面に導入する工程と、前記熱処理が施された後で、前記シリコン膜を部分的にエッチングして開口部を形成する工程と、前記開口部を通して前記シリコン基板に第2導電型の不純物を導入して、前記シリコン基板に前記ベース領域と接する第2導電型のエミッタ領域を形成する工程と、を含むことを特徴とする半導体装置の製造方法。特許文献1には、未結合手を水素元素以下、単に水素ともいう。で終端することが記載されている。しかしながら、水素のシリコンに対する結合力は弱い。また、水素はシリコン酸化膜中で容易に拡散してしまう。このため、水素による未結合手の終端は不十分であり、界面準位の低減が安定しないという課題があった。そこで、この発明は、このような事情に鑑みてなされたものであって、バーティカル型のバイポーラトランジスタにおいて、エミッタ領域からベース領域にかけて存在する界面準位を安定に低減することを可能とした半導体装置とその製造方法を提供することを目的とする。上記課題を解決するために、本発明の一態様に係る半導体装置の製造方法は、バーティカル型のバイポーラトランジスタをシリコン基板に備える半導体装置であって、前記バイポーラトランジスタは、前記シリコン基板に形成された第1導電型のベース領域と、前記シリコン基板に形成されて前記ベース領域と接する第2導電型のエミッタ領域と、前記シリコン基板の表面であって前記ベース領域と前記エミッタ領域との境界部上に形成されたシリコン酸化膜と、前記シリコン酸化膜上に形成されたシリコン膜と、を有し、前記シリコン酸化膜と前記シリコン基板との界面に塩素元素が1×1017cm-3以上の濃度で存在することを特徴とする。このような構成であれば、シリコン基板の表面即ち、界面であって、ベース領域とエミッタ領域との境界部に存在する未結合手を塩素元素以下、単に塩素ともいう。で終端することができる。これにより、エミッタ領域からベース領域にかけて存在する界面準位を低減することができる。また、塩素は、水素と比べてシリコンに対する結合力が強く、拡散し難い。さらに、上記境界部はシリコン酸化膜を介してシリコン膜で覆われている。このため、シリコン膜が形成され、上記境界部の未結合手が塩素で終端された後は、上記境界部がエッチングされる例えば、フッ酸溶液に触れたり、プラズマ雰囲気に晒されたりすることはなく、未結合手が新たに形成されることを抑制することができる。このように、未結合手を終端している状態を維持することができ、界面準位が増える方向に変化することを抑制することができるので、界面準位を安定に低減することができる。これにより、β値が大きく、且つβ値のばらつきが小さい即ち、電流増幅率に関する特性を向上させたバーティカル型のバイポーラトランジスタを実現することができる。なお、本発明の第1導電型はP型又はN型の一方であり、第2導電型はP型又はN型の他方である。また、ポリシリコン膜としては、例えば、後述するポリシリコンパターン19又はポリシリコン膜19 ́が該当する。また、上記の半導体装置において、前記シリコン膜に塩素元素が1×1016cm-3以上の濃度で存在することを特徴としてもよい。このような構成であれば、未結合手を終端した後の製造工程、及び、完成後の使用環境下においても、例えば、塩素元素を高濃度に含むシリコン膜からシリコン酸化膜を介して、上記界面に塩素を供給することが可能である。本発明の別の態様に係る半導体装置は、バーティカル型のバイポーラトランジスタとMOSトランジスタとを同一のシリコン基板に備える半導体装置であって、前記バイポーラトランジスタは、前記シリコン基板に形成された第1導電型のベース領域と、前記シリコン基板に形成されて前記ベース領域と接する第2導電型のエミッタ領域と、前記シリコン基板の表面であって前記ベース領域と前記エミッタ領域との境界部上に形成されたシリコン酸化膜と、前記シリコン酸化膜上に形成されたシリコン膜と、を有し、前記MOSトランジスタは、前記シリコン基板上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極と、を有し、前記シリコン酸化膜と前記シリコン基板との界面、及び、前記ゲート絶縁膜と前記シリコン基板との界面にはそれぞれ、塩素元素が1×1017cm-3以上の濃度で存在することを特徴とする。このような構成であれば、シリコン基板の表面であって、ベース領域とエミッタ領域との境界部に存在する未結合手を塩素で終端することができ、エミッタ領域からベース領域にかけて存在する界面準位を低減することができる。このため、上記の半導体装置と同様に、β値が大きく、且つβ値のばらつきが小さいバーティカル型のバイポーラトランジスタを実現することができる。また、シリコン基板とゲート絶縁膜との界面に存在する未結合手も塩素で終端することができる。このため、1/fノイズなどの界面準位に敏感な、MOSトランジスタの特性についても改善効果を期待することができる。なお、本発明のゲート絶縁膜としては、例えば、後述するゲート酸化膜97が該当する。本発明のさらに別の態様に係る半導体装置の製造方法は、バーティカル型のバイポーラトランジスタをシリコン基板に形成する半導体装置の製造方法であって、前記シリコン基板に第1導電型のベース領域を形成する工程と、前記ベース領域が形成された前記シリコン基板上にシリコン酸化膜を形成する工程と、前記シリコン酸化膜上にシリコン膜を形成する工程と、前記シリコン膜と前記シリコン酸化膜とが形成された前記シリコン基板に、オキシ塩化リンを含む雰囲気中での熱処理を施して、前記オキシ塩化リンに含まれる塩素元素を前記シリコン酸化膜と前記シリコン基板との界面に導入する工程と、前記熱処理が施された後で、前記シリコン膜を部分的にエッチングして開口部を形成する工程と、前記開口部を通して前記シリコン基板に第2導電型の不純物を導入して、前記シリコン基板に前記ベース領域と接する第2導電型のエミッタ領域を形成する工程と、を含むことを特徴とする。このような製造方法であれば、シリコン基板の表面であって、ベース領域とエミッタ領域との境界部に塩素を導入することができる。そして、この境界部に存在する未結合手を、導入した塩素で終端することができる。つまり、上記の半導体装置を製造することができる。従って、エミッタ領域からベース領域にかけて存在する界面準位を安定に低減することができる。β値が大きく、且つβ値のばらつきが小さい即ち、電流増幅率に関する特性を向上させたバーティカル型のバイポーラトランジスタを実現することができる。本発明によれば、シリコン基板の表面であってベース領域とエミッタ領域との境界部に存在する未結合手を塩素で終端することができる。これにより、エミッタ領域からベース領域にかけて存在する界面準位を安定に低減することができる。β値が大きく、且つβ値のばらつきが小さい即ち、電流増幅率に関する特性を向上させたバーティカル型のバイポーラトランジスタを実現することができる。以下、本発明による実施形態を、図面を用いて説明する。なお、以下に説明する各図において、同一の機能を有する部分には同一の符号を付し、その繰り返しの説明は省略する。1第1実施形態1.1構成図1は、本発明の第1実施形態に係る半導体装置100の構成例を示す断面図である。図1に示すように、この半導体装置100は、シリコンSi基板1と、シリコン基板1の表面とその近傍に局所的に形成された素子分離膜3と、シリコン基板1の素子分離膜3で囲まれた領域即ち、素子分離された領域に形成されたバーティカル型のバイポーラトランジスタ10と、シリコン基板1上に形成されて素子分離膜3とバイポーラトランジスタ10とを覆う層間絶縁膜41と、バイポーラトランジスタ10の端子領域例えば、後述するコレクタ領域11、ベース領域13、エミッタ領域15を層間絶縁膜41上に引き出すためのプラグ電極43a~43cと、層間絶縁膜41上に形成されてプラグ電極43a~43cにそれぞれ接続された配線45a~45cと、を備える。シリコン基板1は、単結晶のバルクシリコン基板である。或いは、シリコン基板1は、単結晶のバルクシリコン基板に、単結晶のシリコン層をエピタキシャル成長させた基板であってもよい。素子分離膜3は、例えばLOCOSlocaloxidationofsilicon法で形成されたシリコン酸化膜即ち、LOCOS膜である。或いは、素子分離膜3は、例えば溝部に絶縁膜が埋め込まれた構造体即ち、STI:shallowtrenchisolationであってもよい。バイポーラトランジスタ10は、例えばNPNバイポーラトランジスタであり、シリコン基板1に形成されたN型のコレクタ領域11と、シリコン基板1に形成され、その側面及び底面がコレクタ領域11に接する即ち、コレクタ領域11の内側に形成されたP型のベース領域13と、シリコン基板1に形成され、その側面及び底面がベース領域13に接する即ち、ベース領域13の内側に形成されたエミッタ領域15と、を有する。また、このバイポーラトランジスタ10は、シリコン基板1に形成されたN型のコレクタコンタクト領域12とP型のベースコンタクト領域14とを有する。コレクタコンタクト領域12はN型のコレクタ領域11に接続している。コレクタコンタクト領域12におけるN型不純物即ち、N型極性となるドーパントの濃度は、コレクタ領域11におけるN型不純物の濃度よりも高い。また、ベースコンタクト領域14はP型のベース領域13に接続している。ベースコンタクト領域14におけるP型不純物即ち、P型極性となるドーパントの濃度は、ベース領域13におけるP型不純物の濃度よりも高い。また、このバイポーラトランジスタ10は、シリコン基板1の表面に形成されたシリコン酸化膜SiO2膜17と、シリコン酸化膜17上に形成されたポリシリコン膜のパターン即ち、ポリシリコンパターン19と、を有する。シリコン酸化膜17は、例えば、シリコン基板1の表面を熱酸化することにより形成されたもの即ち、熱酸化膜であり、その厚さは6.5nmである。また、ポリシリコンパターン19は、このシリコン酸化膜17を介して境界部21を覆うように形成されている。ここで、境界部21とは、シリコン基板1の表面であって、ベース領域13とエミッタ領域15との境界及びその近傍の部位のことである。層間絶縁膜41は、例えばシリコン酸化膜若しくはシリコン窒化膜、若しくは、これらを積層した膜である。また、層間絶縁膜41のうちのコレクタ領域11上、ベース領域13上及びエミッタ領域15上には、それぞれコンタクトホールが設けられている。プラグ電極43a~43cは、これらのコンタクトホールにそれぞれ埋め込まれた状態で、コレクタ領域11、ベース領域13及びエミッタ領域15にそれぞれ接続している。プラグ電極43a~43cは、例えばタングステンからなる。また、プラグ電極43a~43cにそれぞれ接続している配線45a~45cは、例えばアルミニウムAl、又は、Alに銅Cu若しくはシリコンSiが添加されたアルミニウム合金からなる。ところで、上記のポリシリコンパターン19には塩素元素即ち、塩素が1×1016cm-3以上の濃度で存在する。また、シリコン酸化膜17とシリコン基板1との界面には塩素が1×1017cm-3以上の濃度で存在する。これにより、境界部21に存在する未結合手を塩素で終端し、エミッタ領域15からベース領域13にかけて存在する界面準位を低減することが可能となっている。次に、上記の半導体装置100の製造方法について説明する。1.2製造方法図2~図8は、本発明の第1実施形態に係る半導体装置100の製造方法を示す断面図である。図2に示すように、まず始めに、シリコン基板1にN型のコレクタ領域11を形成する。コレクタ領域11は、例えば、シリコン基板1にN型不純物をイオン注入して熱処理例えば、アニール又は熱酸化を行うことにより形成する。又は、コレクタ領域11は、シリコン基板1の表面にN型の単結晶シリコンをエピタキシャル成長させることにより形成する。なお、コレクタ領域11に含まれるN型不純物の種類、濃度等は、バイポーラトランジスタ10に求められる特性に応じて任意の値に設定することができる。一例を挙げると、コレクタ領域11に含まれるN型不純物はリンPであり、その濃度は2×1016cm-3程度である。次に、例えばLOCOS法により、シリコン基板1の表面に素子分離膜3を形成する。この素子分離膜3によって、シリコン基板1のバイポーラトランジスタが形成される予定領域は、シリコン基板1の他の領域から素子分離される。なお、上述したように、素子分離膜3はSTIであってもよい。素子分離膜3は、素子間を分離する機能を有することを前提に、任意の形態を採ることができる。次に、図3に示すように、コレクタ領域11の一部の上方を開口し、他の領域を覆う形状のレジストパターン51をシリコン基板1上に形成する。レジストパターン51は、フォトリソグラフィ技術により形成する。そして、このレジストパターン51をマスクに用いて、P型不純物をイオン注入して、シリコン基板1にP型のベース領域13を形成する。なお、このイオン注入の条件は、例えばイオン種はBであり、加速エネルギーは125keV程度であり、ドーズ量は5×1012cm-2程度である。イオン注入の後、レジストパターン51を例えばアッシングして除去する。次に、図4に示すように、シリコン基板1の表面を熱酸化してシリコン酸化膜17を形成する。上述したように、シリコン酸化膜17の厚さは、例えば6.5nmである。なお、シリコン酸化膜17の形成方法は、熱酸化に限定されるものではなく、例えば、CVDchemicalvapordeposition法であってもよい。次に、このシリコン酸化膜17上にポリシリコン膜19 ́を形成する。ポリシリコン膜19 ́の厚さは、例えば350nmである。また、ポリシリコン膜19 ́の形成方法は、例えばCVD法である。シリコン基板1の表面はシリコン酸化膜17で覆われているため、ポリシリコン膜19 ́はシリコン基板1から絶縁された状態で成膜される。なお、ポリシリコン膜19 ́の代わりに、例えばアモルファスシリコン膜をシリコン酸化膜17上に形成してもよい。次に、図5に示すように、ポリシリコン膜19 ́が形成された後のシリコン基板1を、オキシ塩化リンPOCl3を含む雰囲気中でアニール処理する。即ち、ポリシリコン膜19 ́が形成された後のシリコン基板1にPOCl3アニールを実施する。POCl3アニールの条件は、例えば、アニール温度は870°C、アニールの処理時間は30分、POCl3の流量は150mg/min程度、である。このPOCl3アニールでは、POCl3に含まれる塩素をポリシリコン膜19 ́を介してシリコン酸化膜17の側に拡散させ、拡散させた塩素をシリコン酸化膜17とシリコン基板1との界面に偏析させる。次に、ポリシリコン膜19 ́を部分的にエッチングして、図6に示すように、ポリシリコンパターン19を形成する。ポリシリコン膜19 ́の部分的なエッチング即ち、パターニングは、例えば、フォトリソグラフィ技術及びドライエッチング技術により行う。次に、図7に示すように、P型のベース領域13の一部を覆い、それ以外の領域の上方を開口する形状のレジストパターン53をシリコン基板1上に形成する。レジストパターン53は、フォトリソグラフィ技術により形成する。そして、このレジストパターン53をマスクに用いて、N型不純物をイオン注入して、シリコン基板1にN型のエミッタ領域15と、コレクタ領域11に接続するコレクタコンタクト領域12とを形成する。なお、このイオン注入の条件は、例えばイオン種はヒ素Asであり、加速エネルギーは60keV程度であり、ドーズ量は5×1015cm-2程度である。このイオン注入の後、レジストパターン53を例えばアッシングして除去する。なお、N型のエミッタ領域15とコレクタコンタクト領域12の形成は、必要に応じて、別々のドーズ量又は別々の加速エネルギーで打ち分けても良い。これにより、エミッタ領域15とコレクタコンタクト領域12とにおけるN型不純物の濃度又はその拡散深さに、差異を設けることができる。また、このイオン注入工程では、ポリシリコンパターン19もマスクとして機能する。このため、シリコン基板1の表面において、N型不純物が注入される領域と注入されない領域との境界は、ポリシリコンパターン19の縁辺直下の位置となる。半導体装置100の製造工程では、レジストパターン53を除去した後で、アニール又は熱酸化等の熱処理を行う。この熱処理の過程でN型不純物はシリコン基板1中を拡散する。その結果、図7に示すように、エミッタ領域15は、ポリシリコンパターン19の直下の位置に入りこむように形成される。次に、図8に示すように、N型のエミッタ領域15とコレクタコンタクト領域12とを覆い、それ以外の領域の上方を開口する形状のレジストパターン55をシリコン基板1上に形成する。レジストパターン55は、フォトリソグラフィ技術により形成する。そして、このレジストパターン55をマスクに用いて、P型不純物をイオン注入して、P型のベース領域13に接続するベースコンタクト領域14をシリコン基板1に形成する。なお、このイオン注入の条件は、例えばイオン種は2フッ化ボロンBF2であり、加速エネルギーは60keV程度であり、ドーズ量は2.5×1015cm-2程度である。このイオン注入の後、レジストパターン55を例えばアッシングして除去する。次にドーパントを活性化させるための熱処理を行う。熱処理の条件は、例えば熱処温度が950°C、熱処理時間は1分程度である。その後、図1に示したように、シリコン基板1上に層間絶縁膜41を形成する。さらに、この層間絶縁膜41を部分的にエッチングしてコンタクトホールを形成し、コンタクトホール内にプラグ電極43a~43cを形成する。そして、これらプラグ電極43a~43cと接続するように、層間絶縁膜41上に配線45a~45cを形成する。配線45a~45cにより、バイポーラトランジスタ10は例えば他の素子と電気的に接続される。これにより、図1に示した半導体装置100が完成する。1.3第1実施形態の効果本発明の第1実施形態によれば、シリコン基板1の表面であって、少なくともエミッタ領域15とベース領域13との境界部21上にシリコン酸化膜17とポリシリコンパターン19とを形成している。そして、シリコン酸化膜17とシリコン基板1との界面に塩素を偏析させている。これにより、境界部21に存在する未結合手を塩素で終端することができ、エミッタ領域15からベース領域13にかけて存在する界面準位を低減することができる。また、塩素は、水素と比べてシリコンに対する結合力が強く、拡散し難い。さらに、上記の境界部21はシリコン酸化膜17を介してポリシリコンパターン19で覆われている。このため、ポリシリコンパターン19を形成し、上記境界部21の未結合手を塩素で終端した後即ち、図5の工程以降は、上記境界部21がエッチングされる例えば、境界部21がフッ酸溶液に触れたり、プラズマ雰囲気に晒されたりすることはなく、未結合手が新たに形成されることを抑制することができる。このように、未結合手を終端している状態を維持することができ、界面準位が増える方向に変化することを抑制することができるので、界面準位を安定に低減することができる。これにより、β値が大きく、且つβ値のばらつきが小さい即ち、電流増幅率に関する特性を向上させたバーティカル型のバイポーラトランジスタを実現することができる。2第2実施形態本発明では、例えば、上記のバーティカル型のバイポーラトランジスタ10と、他の素子とを同一の基板に混載していてもよい。他の素子としては、例えば、抵抗素子若しくは容量素子、又は、MOSmetaloxidesemiconductorトランジスタなどが挙げられる。第2実施形態では、素子の一例として、MOSトランジスタを混載する場合について説明する。図9は、本発明の第2実施形態に係る半導体装置200の構成例を示す断面図である。図9に示すように、この半導体装置200は、バーティカル型のバイポーラトランジスタ10と、NMOSトランジスタ70及びPMOSトランジスタ80とを同一のシリコン基板1に備えるバイシーモスBiCMOS型の半導体装置である。図9に示すように、シリコン基板1には、例えばバイポーラ領域とCMOS領域とが用意されている。バイポーラ領域には、例えば第1実施形態で説明したバーティカル型のバイポーラトランジスタ10が形成されている。また、CMOS領域には、例えばNMOSトランジスタ70とPMOSトランジスタ80とが形成されている。以下、NMOSトランジスタ70とPMOSトランジスタ80とを合せて、CMOSトランジスタ90という。図9に示す半導体装置200において、バイポーラ領域では、シリコン基板1とシリコン酸化膜17との界面に塩素が、例えば1×1017cm-3以上の濃度で存在する。これにより、バイポーラトランジスタ10の境界部21に存在する未結合手を塩素で終端することができ、エミッタ領域15からベース領域13にかけて存在する界面準位を安定に低減することができる。従って、第2実施形態は、第1実施形態と同様の効果を奏する。また、第2実施形態は、第1実施形態の効果に加えて、下記の効果を奏する。図9に示した半導体装置200では、その製造の過程において、バイポーラトランジスタ10を形成するための工程と、CMOSトランジスタ90を形成するための工程とを一部兼用すること即ち、工程の一部を共通化することが可能である。即ち、シリコン酸化膜17は、ポリシリコンパターン19とシリコン基板1とを絶縁するために形成する膜であり、絶縁性を有していれば足りる。このため、上記のバイポーラトランジスタ10をCMOSプロセスに組み込む場合は、シリコン酸化膜17を、CMOSトランジスタ90のゲート酸化膜97と同時に形成することが可能である。また、ポリシリコンパターン19も、CMOSトランジスタ90のゲート電極99と同時に形成することが可能である。例えば、上記のシリコン酸化膜17の形成工程図4参照。では、バイポーラ領域だけでなく、CMOS領域においてもシリコン基板1の表面を熱酸化する。これにより、バイポーラ領域でシリコン酸化膜17を形成すると同時に、CMOS領域ではゲート酸化膜97を形成する。バイポーラトランジスタ10におけるシリコン酸化膜17の形成工程を利用して、ゲート酸化膜97を同時に形成することが可能である。また、上記のポリシリコン膜19 ́の形成工程図4参照。では、バイポーラ領域だけでなく、CMOS領域においてもゲート酸化膜97上にポリシリコン膜19 ́を形成する。このCMOS領域に形成されたポリシリコン膜19 ́は、ゲート電極の材料膜である。次に、例えば上記のPOCl3アニール図5参照。では、バイポーラ領域だけでなく、CMOS領域においてもポリシリコン膜19 ́の表面を露出しておく。バイポーラ領域とCMOS領域の両方において、POCl3アニールを同時に行う。これにより、バイポーラ領域とCMOS領域の両方において、ポリシリコン膜19 ́に塩素を導入すると共に、その抵抗値をリンで低減することができる。さらに、ポリシリコンパターン19の形成工程図6参照。では、バイポーラ領域だけでなく、CMOS領域においてもポリシリコン膜19 ́のパターニングを同時に行う。これにより、バイポーラ領域でポリシリコンパターン19を形成すると同時に、CMOS領域ではゲート電極99を形成する。バイポーラトランジスタ10におけるポリシリコンパターン19の形成工程を利用して、低抵抗のゲート電極99を同時に形成することが可能である。このように、バイポーラトランジスタ10とCMOSトランジスタ90とを同一のシリコン基板1に混載する場合でも、複数の工程を兼用することができる。従って、半導体装置の製造コストの増大を抑制することができる。また、上記のPOCl3アニールでは、CMOSトランジスタ90のゲート酸化膜97とシリコン基板1との界面にも塩素が注入される。その結果、ゲート酸化膜97とシリコン基板1との界面には塩素が、例えば1×1017cm-3以上の濃度で存在する。これにより、ゲート酸化膜97とシリコン基板1との界面に存在する未結合手も塩素で終端することができる。このため、1/fノイズなどの界面準位に敏感なMOSFETMOSfieldeffecttransistor特性についても改善効果を期待することができる。3他の実施形態なお、第1実施形態で説明した半導体装置100、又は、第2実施形態で説明した半導体装置200は、N型をP型に、P型をN型にそれぞれ入れ替えた構成であってもよい。例えば、図10に示すように、バイポーラトランジスタ10は、NPNではなく、PNPバイポーラトランジスタであってもよい。このような構成であっても、POCl3アニールを行うことにより、β値を大きくすることができ、且つβ値のばらつきを小さくすることができる。また、上記の第1、第2実施形態では、シリコン基板1はバルクの単結晶シリコン基板である場合、又は、シリコン基板1はバルクの単結晶シリコン基板に単結晶のシリコン層をエピタキシャル成長させた基板である場合について説明した。しかしながら、本発明のシリコン基板は、上記の何れかに限定されるものではない。本発明のシリコン基板は、例えば、絶縁層上にシリコン層が配置された構造のSOIsilicononinsulator基板であってもよい。このような場合であっても、SOI基板のシリコン層にバイポーラトランジスタ10を形成したり、バイポーラトランジスタ10とCMOSトランジスタ90の両方を形成したりすることで、上記の第1、第2実施形態と同様の効果を奏する。4効果の確認結果図11は、POCl3アニールを行ったもの即ち、実施形態と、POCl3アニールを行っていないもの即ち、比較形態とについて、SIMS解析により塩素の濃度分布を確認した結果を示す図である。なお、実施形態と比較形態は、POCl3アニールの有り/無し以外は、全て同一の条件で形成したバーティカル型のNPNバイポーラトランジスタであり、その構造は図1に示した通りである。図11の横軸はポリシリコン表面からの深さを示し、縦軸は塩素濃度を示す。図11に示すように、POCl3アニールを行うことで、ポリシリコンパターン19とシリコン基板1との間のシリコン酸化膜17中に塩素が偏析することが確認された。シリコン酸化膜17中に偏析した塩素は、その一部が、シリコン酸化膜17とシリコン基板1との界面にも存在しており、シリコンの未結合手を終端することで界面準位を低減させる。界面準位の低減は、次に示す図12で確認された。図12は、本発明の実施形態と比較形態とについて、β値の分布を試作したウエハにて確認した結果を示す図である。図12の横軸はβ値を示し、縦軸は測定サンプル数の累積度である。また、下記の表1は、図12に示したβ値の平均値ave.とばらつきσを示した図である。図12において、実施形態POCl3アニール有りと比較形態POCl3アニール無しとを比較すると、実施形態の方がβ値が大きく、且つ、β値のばらつきが小さい。より詳しく説明すると、下記の表1に示すように、実施形態は、比較形態と比べて、β値が約1.4倍、β値のばらつきσ/ave.が約1/3となる特性を実現することが確認された。