"第1及び第2電極と、前記第1電極と前記第2電極との間に配置された可変抵抗層と、を有するメモリセルと、前記第1電極と前記第2電極との間に電圧を印加して、書き込み、消去、及び読み出しを行う制御回路とを具備し、前記制御回路は、書き込み動作時に、前記第1電極と前記第2電極との間に、第1電圧パルスを与え、前記第1電圧パルスを与えた後、前記第1電圧パルスと極性の異なる第2電圧パルスを与えることを特徴とする抵抗変化メモリ。前記制御回路は、消去動作時に、前記第1電極と前記第2電極との間に、前記第2電圧パルスと極性が同じで、パルス振幅とパルス幅の積が前記第2電圧パルスより大きい第3電圧パルスを与えることを特徴とする請求項1に記載の抵抗変化メモリ。前記制御回路は、読み出し動作時に、前記第1電極と前記第2電極との間に、前記第1電圧パルスと極性が同じで、パルス振幅とパルス幅の積が前記第1電圧パルスより小さい第4電圧パルスを与えることを特徴とする請求項1または2に記載の抵抗変化メモリ。前記制御回路は、前記読み出し動作時に、前記第1電極と前記第2電極との間に、前記第4電圧パルスを与えた後に、前記第2電圧パルスを与えることを特徴とする請求項3に記載の抵抗変化メモリ。第1及び第2電極と、前記第1電極と前記第2電極との間に配置された可変抵抗層と、前記第1電極と前記第2電極との間に電圧を印加する制御回路とを具備し、前記可変抵抗層は、オン状態、オフ状態、及び中間状態のいずれかの状態を備え、前記オフ状態の抵抗値は前記オン状態の抵抗値より大きく、前記中間状態の抵抗値は前記オン状態の抵抗値よりも大きく、前記制御回路により、第1電圧パルスが印加されると、前記可変抵抗層は前記オン状態に遷移し、前記オン状態にある前記可変抵抗層は、前記第1電圧パルスと極性の異なる第2電圧パルスが印加されると前記中間状態に遷移し、前記中間状態にある前記可変抵抗層は、前記第2電圧パルスよりパルス振幅とパルス幅の積が大きい第3電圧パルスが印加されると前記オフ状態に遷移し、前記中間状態にある前記可変抵抗層は、前記第1電圧パルスよりパルス振幅とパルス幅の積が小さい第4電圧パルスが印加されるとオン状態に遷移することを特徴とする抵抗変化メモリ。実施形態は、メモリセルにセレクターを搭載せずに、非選択のメモリセルに流れる回り込み電流を十分に抑制することができる抵抗変化メモリを提供する。一実施態様の抵抗変化メモリは、第1及び第2電極と、前記第1電極と前記第2電極との間に配置された可変抵抗層とを有し、少なくとも3つの状態を有するメモリセルと、前記第1電極と前記第2電極との間に電圧を印加して、書き込み、消去、及び読み出しを行う制御回路とを具備する。前記制御回路は、書き込み動作時に、前記第1電極と前記第2電極との間に、第1電圧パルスを与え、前記第1電圧パルスを与えた後、前記第1電圧パルスと極性の異なる第2電圧パルスを与える。以下、図面を参照して実施形態の抵抗変化メモリについて説明する。なお、以下の説明において、同一の機能及び構成を有する構成要素については、同一符号を付し、重複説明は必要な場合にのみ行う。[実施形態の概念]まず、実施形態の概念を説明する。実施形態の抵抗変化メモリは、抵抗値が変化する抵抗変化素子を有する。抵抗変化素子の抵抗値例えば、高抵抗オフと低抵抗オンの2値は、電流又は電圧によりプログラムされ、抵抗変化メモリは抵抗変化素子の抵抗値の状態によってデータを記憶する。図1は、実施形態における抵抗変化素子の典型的な電流-電圧特性である。図示するように、オフ状態の抵抗変化素子に正方向の電圧を印加していくと、電圧がある値Vsetを超えると低抵抗化が起こり、オン状態へと遷移する。次に、オン状態の抵抗変化素子に負方向の電圧を印加していくと、抵抗変化素子は再び高抵抗化する。この高抵抗化の過程は、与える電圧値に依存して段階的に起こる。例えば、負方向電圧をVreset2まで印加した場合には、抵抗変化素子はオフ状態に完全に戻ることはなく、中間状態にとどまる。中間状態は、オン状態よりも抵抗値の高い状態である。さらに、中間状態の抵抗変化素子に負方向電圧をVresetまで印加すれば、抵抗変化素子は中間状態からオフ状態へと遷移する。ここで、中間状態は、正方向の電圧を印加した場合に、オフ状態がオン状態に遷移する電圧Vsetよりも低い電圧Vset2でオン状態に遷移する。中間状態は、オン状態よりも抵抗値が高く、オフ状態と同等もしくはそれ以下の抵抗値を有する。このような特徴を持つ抵抗変化素子の場合、オン状態ではなく中間状態にすることを書き込みとし、オフ状態にすることを消去とし、読み出し電圧をVset2以上Vset未満の値とする。これにより、実質的に、メモリセルとしての抵抗変化素子にセレクターを搭載した場合と同様の機能を付加することが可能となる。[第1実施形態]第1実施形態の抵抗変化メモリについて説明する。ここでは、抵抗変化メモリとして、クロスポイント型の抵抗変化メモリを例に取る。[1]メモリセルアレイ図2は、第1実施形態の抵抗変化メモリにおけるメモリセルアレイ構造を示す図である。図示するように、メモリセルアレイは、クロスポイント型を形成している。ワード線WL0,WL1,WL2は、X方向に延伸し、Y方向に所定間隔を空けて配列されている。ビット線BL0,BL1,BL2は、Y方向に延伸し、X方向に所定間隔を空けて配列されている。メモリセルMC、、...、は、ワード線WL0,WL1,WL2とビット線BL0,BL1,BL2との交差部にそれぞれ配置される。これにより、抵抗変化メモリは、クロスポイント型のメモリセルアレイ構造を有している。メモリセルには、後述する抵抗変化素子が用いられる。ここでは、ワード線とビット線との間に抵抗変化素子が配置されたメモリセルアレイを示したが、このメモリセルアレイが積層された積層タイプのメモリセルアレイ構造であってもよい。[2]抵抗変化素子図3は、図1に示したメモリセル抵抗変化素子MCの構成を示す図である。抵抗変化素子MCは、図3に示すように、第1電極1a、第2電極1b、及び可変抵抗層1cを有する。第1電極1aと第2電極1bとの間には、可変抵抗層1cが配置されている。抵抗変化素子MCは、少なくとも異なる3つの状態オン状態、オフ状態、中間状態を取りうる。まず、上記3つの状態間を遷移させることができる電圧パルスの条件を下記のように分類する。ここで、電圧パルスの条件とは、電圧パルスの極性、振幅及び幅を示す。a.電圧パルス条件1オフ状態もしくは中間状態からオン状態に遷移させることが可能な電圧パルス条件。b.電圧パルス条件2オン状態から中間状態に遷移させることが可能な電圧パルス条件。c.電圧パルス条件3オン状態もしくは中間状態からオフ状態に遷移させることが可能な電圧パルス条件。d.電圧パルス条件4中間状態からオン状態に遷移させることが可能な電圧パルス条件。前述した、オン状態、オフ状態、中間状態はそれぞれ互いに以下のような関係を持っている。中間状態及びオフ状態は、オン状態よりも高抵抗である。電圧パルス条件4には含まれるが、電圧パルス条件1には含まれない電圧パルス条件条件Aとするが存在する。つまり、中間状態からオン状態に遷移可能だが、オフ状態からオン状態には遷移不可能な電圧パルス条件が存在する。電圧パルス条件2には含まれるが、電圧パルス条件3には含まれない電圧パルス条件を有する。つまり、オン状態から中間状態に遷移可能だが、オフ状態には遷移不可能な電圧パルス条件が存在する。図4Bは、電圧パルス条件1,2,3,4,A,Bを模式的に示したものである。電圧パルス条件4は電圧パルス条件Aの領域と電圧パルス条件1の領域を含み、電圧パルス条件2は電圧パルス条件Bの領域と電圧パルス条件3の領域を含む。これら電圧パルス条件は、図4Bに示すように、電圧パルスの電圧振幅と時間パルス幅によって決定される。これから分かるように、抵抗変化素子の状態遷移は、電圧だけでなく、時間にも依存する。[3]書き込み、消去、及び読み出し第1実施形態の抵抗変化素子に対する書き込み、消去、及び読み出しの動作について説明する。1書き込み図5Aは、書き込み時における抵抗変化素子の状態遷移を示す図である。書き込みでは、図5Aに示すように、抵抗変化素子を中間状態に遷移させる。具体的には、図5Bに示すように、電圧パルス条件1の電圧パルスとして電圧Vset以上の正電圧を印加して、オフ状態からオン状態へ遷移させる。その後、図5Cに示すように、電圧パルス条件Bの電圧パルスとして絶対値がVreset2以上Vreset未満の負電圧を印加して、オン状態から中間状態へ遷移させる。2消去図6Aは、消去時における抵抗変化素子の状態遷移を示す図である。消去では、図6Aに示すように、抵抗変化素子を中間状態からオフ状態へ遷移させる。具体的には、図6Bに示すように、電圧パルス条件3の電圧パルスとして絶対値がVreset以上の負電圧を印加して、中間状態からオフ状態へ遷移させる。3a読み出し1図7Aは、読み出し時における抵抗変化素子の状態遷移を示す図である。この読み出しは、中間状態にあった抵抗変化素子が読み出し電圧の印加終了後に自動的に中間状態に戻る場合に用いられる。読み出しでは、図7Bに示すように、電圧パルス条件Aの電圧パルスとしてVset2以上Vset未満の正電圧を印加する。読み出し対象の抵抗変化素子が中間状態であった場合書き込まれた素子であった場合、前記正電圧が印加されると、抵抗変化素子は中間状態からオン状態へ瞬時に遷移し、オン状態での電流値が読み出される。正電圧の印加が終了すると、抵抗変化素子はオン状態から中間状態へ戻る。読み出し対象の抵抗変化素子がオフ状態であった場合消去された素子であった場合、抵抗変化素子はオフ状態を保ち、オフ状態での電流値が読み出される。3b読み出し2図8Aは、他の読み出し時における抵抗変化素子の状態の遷移を示す図である。この読み出しは、中間状態にあった抵抗変化素子が読み出し電圧の印加終了後に中間状態に戻らない場合に用いられる。読み出しでは、図8Bに示すように、電圧パルス条件Aの電圧パルスとしてVset2以上Vset未満の正電圧を印加する。その後、図8Cに示すように、電圧パルス条件Bの電圧パルスとしてVreset2以上Vreset未満の負電圧を印加する。読み出し対象の抵抗変化素子が中間状態であった場合書き込まれた素子であった場合、前記正電圧が印加されると、抵抗変化素子は中間状態からオン状態へと瞬時に遷移し、オン状態での電流値が読み出される。その後、前記負電圧が印加され、抵抗変化素子はオン状態から中間状態へ遷移する。読み出し対象の抵抗変化素子がオフ状態であった場合消去された素子であった場合、抵抗変化素子はオフ状態を保ち、オフ状態での電流値が読み出される。その後、前記負電圧が印加されるが、オフ状態であった抵抗変化素子は、変化せずオフ状態のままである。図4Aは、以上説明した本実施形態の動作における、状態遷移と電圧パルス条件との関係をまとめたものである。なお、上述では各動作の条件として電圧値のみを用いて説明したが、図4Bに示したように、抵抗変化素子の状態遷移は、電圧値のみではなく、電圧を与えている時間にも依存する。よって、前述した書き込み、消去、及び読み出しの動作は、電圧値パルス振幅と時間パルス幅の積によって行うことができる。[4]効果第1実施形態によれば、読み出し時は大きな電流差を有するオン状態とオフ状態に分かれるが、読み出し時以外は、書き込まれた素子あるいは消去された素子のいずれも中間状態あるいはオフ状態であり、抵抗変化素子に流れる電流は抑制された状態となる。読み出される時以外は、抵抗変化素子はオン状態よりも高抵抗状態に常に保たれるため、非選択のメモリセルに流れる回り込み電流を抑制することが可能である。すなわち、読み出し対象の選択された抵抗変化素子以外は、いずれも電流が抑制された状態であり、実質的にセレクターを搭載したメモリセルと同等の機能を有する。さらに、第1実施形態では、バイポーラ型の抵抗変化メモリにおいて、各メモリセルにセレクターを搭載することなしに、実質的にセレクター機能を実現し、動作電圧の上昇、プロセス複雑化及びコスト増大を回避することが可能となる抵抗変化メモリを提供できる。[第2実施形態]第2実施形態の抵抗変化メモリについて説明する。第2実施形態では、メモリセルとしてイオン伝導型の抵抗変化素子を備える場合を述べる。なお、メモリセルアレイの構造は、第1実施形態と同様であるため、説明は省略する。[1]抵抗変化素子抵抗変化素子には、例えばイオン伝導型の抵抗変化素子が用いられる。以下に、イオン伝導型の抵抗変化素子について詳細に述べる。図9は、イオン伝導型の抵抗変化素子の構成を示す図である。抵抗変化素子MCは、第1電極1a及び第2電極1bと、第1電極1aと第2電極1bとの間に配置された可変抵抗層1cとを備える。可変抵抗層1cは、第1電極1aと第2電極1bとの間に形成されたフィラメント3を有する。ここで、オン状態におけるフィラメント3の長さや太さ等の形状は、オフ状態におけるフィラメントの長さや太さ等の形状よりも少なくとも長いか、または太い。制御回路2は、第1電極1aと第2電極1bとの間に電圧を印加して、書き込み、消去、及び読み出しを行う。高抵抗材料1dは、例えば、非晶質シリコン、多結晶シリコン、硫化金属Cu2S、AgSなどから形成される。高抵抗材料1dは、絶縁体から形成されていてもよい。第1電極1a及び第2電極1bのうちの一方は、例えば、下部電極として機能し、他方は、上部電極として機能する。下部電極とは、可変抵抗層1cを形成するときの下地となる電極のことであり、上部電極とは、可変抵抗層1cを形成した後に形成される電極のことである。フィラメント3は、図示するように、第1電極1aから伸びていてもよいし、これに代えて、第2電極1bから伸びていてもよい。以下に、イオン伝導型の抵抗変化素子としての具体例を述べる。図9において、第1電極上部電極1aがニッケルNi層、第2電極下部電極1bがp型シリコン層、可変抵抗層1cが非晶質シリコン層から形成された抵抗変化素子MCを例に取る。図10Aは第1電極上部電極1aが銀Ag層の場合の抵抗変化素子MCの電流-電圧特性を、図10Bは第1電極1aがニッケルNi層の場合の抵抗変化素子MCの電流-電圧特性を示す。なお、いずれの図も縦軸は対数表記である。抵抗変化素子がそれぞれオン状態、オフ状態、中間状態にある場合の電流-電圧特性を示している。図10Bに示した例について具体的に説明する。中間状態は、オン状態の抵抗変化素子に対し、-2V程度の電圧Vreset2弱消去電圧と記すを印加して中間状態に遷移させた後の電流-電圧特性を示す。中間状態の抵抗変化素子は、3.6V程度の電圧が印加されるとオン状態へ遷移し、元々オン状態にあった抵抗変化素子とほぼ同様な特性を示す。オフ状態にある抵抗変化素子は、8V程度の電圧印加によりオフ状態からオン状態へ遷移する。また、図11Aに、第1電極上部電極1aがニッケルNi層の場合において、オン状態の抵抗変化素子に弱消去電圧を印加した後に、抵抗変化素子がオン状態へ遷移するのに必要な電圧と、弱消去電圧との関係を示す。図11Bに、オン状態の抵抗変化素子に弱消去電圧を印加した後に、抵抗変化素子を3Vで読み出した場合の電流値の弱消去電圧依存性を示す。なお、図11Bの縦軸は対数表記である。図10Bに示すように、オン状態の抵抗変化素子への-2V程度の弱消去電圧の印加により、オン状態になるのに必要な電圧が8Vから3.6V程度まで低下する。さらに、3.6V以下の電圧領域では、オン状態の電流値オン電流に比べて電流値が低い中間状態が実現する。[2]書き込み、消去、及び読み出し図10B、図11A及び図11Bに示した特性を有する抵抗変化素子をメモリセルとして用いた場合の書き込み、消去、及び読み出しの動作を、3×3のメモリセルアレイを例として具体的に説明する。制御回路2は、書き込み、消去、及び読み出しの動作において、以下のような電圧パルスを抵抗変化素子MCに印加する。1書き込み図12は、書き込み時における抵抗変化素子の状態遷移と印加電圧を示す図である。図示するように、選択された抵抗変化素子には、電圧パルスP1が印加され、その後、電圧パルスP2が印加される。電圧パルスP1の電圧値パルス振幅は例えば8Vであり、電圧パルスP2の電圧値は例えば-2Vである。電圧パルスP1の印加によって、抵抗変化素子はオフ状態からオン状態へ遷移する。その後、電圧パルスP2の印加によって、抵抗変化素子はオン状態から中間状態へ遷移する。図13A及び図13Bは、メモリセルアレイにおける書き込み動作を示す図である。図13Aに示すように、選択ワード線WL2には8Vの電圧パルスを与え、選択ビット線BL0には0Vの電圧パルスを与える。これにより、選択された抵抗変化素子MC0-2には8Vの電圧パルスP1が印加され、抵抗変化素子MC0-2はオン状態へ遷移する。このとき、非選択ワード線WL1,WL0には3Vの電圧パルスを与え、非選択ビット線BL1,BL2には5Vの電圧パルスを与える。これにより、非選択の抵抗変化素子MC1-2,MC2-2,MC0-1,MC0-0には、3Vの電圧パルスがそれぞれ印加される。非選択の抵抗変化素子MC1-1,MC2-1,MC1-0,MC2-0には、-2Vの電圧パルスが印加される。いずれの場合も非選択の抵抗変化素子の状態は変化しない。これに続いて、図13Bに示すように、選択ワード線WL2には0Vの電圧パルスを与え、選択ビット線BL0には2Vの電圧パルスを与える。これにより、選択された抵抗変化素子MC0-2には-2Vの電圧パルスP2が印加され、抵抗変化素子MC0-2はオン状態から中間状態へ遷移する。このとき、非選択ワード線WL1,WL0及び、非選択ビット線BL1,BL2には1Vの電圧パルスを与える。これにより、非選択の抵抗変化素子MC1-2,MC2-2,MC0-1,MC0-0には、-1Vの電圧パルスがそれぞれ印加される。非選択の抵抗変化素子MC1-1,MC2-1,MC1-0,MC2-0には、0Vの電圧パルスが印加される。いずれの場合も非選択の抵抗変化素子の状態は変化しない。以上のような書き込みにより、選択された抵抗変化素子のみを中間状態へ遷移させることができる。2消去図14は、消去時における抵抗変化素子の状態遷移と印加電圧を示す図である。図示するように、選択された抵抗変化素子には、電圧パルスP3が印加される。電圧パルスP3の印加によって、抵抗変化素子は中間状態からオフ状態へ遷移する。電圧パルスP3の電圧値パルス振幅は例えば-5Vである。電圧パルスP3が有するパルス振幅とパルス幅の積は、電圧パルスP2が有するパルス振幅とパルス幅の積よりも大きい。図15は、メモリセルアレイにおける消去動作を示す図である。図示するように、選択ワード線WL2には0Vの電圧パルスを与え、選択ビット線BL0には5Vの電圧パルスを与える。これにより、選択された抵抗変化素子MC0-2には-5Vの電圧パルスP3が印加され、抵抗変化素子MC0-2はオフ状態へ遷移する。このとき、非選択ワード線WL1及びWL0には3.0Vの電圧パルスを与え、非選択ビット線BL1及びBL2には、2.0Vの電圧パルスを与える。これにより、非選択の抵抗変化素子MC1-2,MC2-2,MC0-1,MC0-0には、-2.0Vの電圧パルスがそれぞれ印加される。非選択の抵抗変化素子MC1-1,MC2-1,MC1-0,MC2-0には、1.0Vの電圧が印加される。いずれの場合も非選択の抵抗変化素子の状態は変化しない。以上のような消去により、選択された抵抗変化素子のみをオフ状態へ遷移させることができる。3読み出し図16は、読み出し時における抵抗変化素子の状態遷移と印加電圧を示す図である。図示するように、選択された抵抗変化素子には、電圧パルスP4が印加され、その後、電圧パルスP2が印加される。電圧パルスP4の電圧値パルス振幅は例えば4Vであり、電圧パルスP2の電圧値は例えば-2Vである。電圧パルスP4が有するパルス振幅とパルス幅の積は、電圧パルスP1が有するパルス振幅とパルス幅の積よりも小さい。電圧パルスP4は、電圧パルスP1と比べて、パルス振幅もしくはパルス幅の少なくともいずれか一方が大きい電圧パルスP4の印加によって、抵抗変化素子は中間状態からオン状態へ遷移する。その後、電圧パルスP2の印加によって、抵抗変化素子はオン状態から中間状態へ遷移する。図17A及び図17Bは、メモリセルアレイにおける読み出し動作を示す図である。図17Aに示すように、選択ワード線WL2には4Vの電圧パルスを与え、選択ビット線BL0には0Vの電圧パルスを与える。これにより、選択された抵抗変化素子MC0-2には4Vの電圧パルスP4が印加され、抵抗変化素子MC0-2が中間状態であった場合は、直ちにオン状態へ遷移する。そして、抵抗変化素子MC0-2のオン状態が読み出される。選択された抵抗変化素子MC0-2がオフ状態であった場合は、状態変化せずにオフ状態が読み出される。このとき、非選択ワード線WL1,WL0及び非選択ビット線BL1,BL2には、2Vの電圧パルスを与える。これにより、非選択の抵抗変化素子MC1-2,MC2-2,MC0-1,MC0-0には、2Vの電圧パルスが印加される。非選択の抵抗変化素子MC1-1,MC2-1,MC1-0,MC2-0には、0Vの電圧パルスが印加される。いずれの場合も非選択の抵抗変化素子の状態は変化しない。これに続いて、図17Bに示すように、選択ワード線WL2には0Vの電圧パルスを与え、選択ビット線BL0には2Vの電圧パルスを与える。これにより、選択された抵抗変化素子MC0-2には-2Vの電圧パルスP2が印加され、抵抗変化素子MC0-2がオン状態の場合は、オン状態から中間状態へ遷移する。一方、抵抗変化素子MC0-2がオフ状態の場合は、状態変化は起こらない。このとき、非選択ワード線WL1,WL0及び、非選択ビット線BL1,BL2には1Vの電圧パルスを与える。これにより、非選択の抵抗変化素子MC1-2,MC2-2,MC0-1,MC0-0には、-1Vの電圧パルスがそれぞれ印加される。非選択の抵抗変化素子MC1-1,MC2-1,MC1-0,MC2-0には、0Vの電圧パルスが印加される。いずれの場合も非選択の抵抗変化素子の状態は変化しない。[3]効果クロスポイント型のメモリセルアレイにおいては、以下のような一般的な問題がある。図18に示すように、メモリセルMC0-2を選択的に読み出す場合、実際には図18に点線で示すような経路に回り込み電流が流れ、それにより選択メモリセルMC0-2の状態の判別が困難になる。回り込み電流は必ず逆方向の電流でメモリセルを経由するため、従来は、メモリセル毎に抵抗変化素子に、逆方向の電流が抑制されるようなセレクターを搭載することでこの問題を解決していた。本実施形態によれば、このようなセレクターを搭載せずに、前述したように逆方向の電流値が抑制されるため、この問題を回避することができる。本実施形態では、抵抗変化素子が有する中間状態はオン状態よりも高抵抗であり、この中間状態はオフ状態がオン状態に遷移するのに必要な電圧よりも低い電圧でオン状態へ遷移する。オフ状態がオン状態に遷移する電圧未満、かつ中間状態がオン状態に遷移する電圧以上の電圧を読み出し電圧とすれば、オンオフ比を低下させることなく、逆方向及び順方向の低電圧領域での電流値が抑制される。これにより、抵抗変化素子は、セレクターを搭載したメモリセルと実質的に同じ特性を得ることができる。また、選択された抵抗変化素子の状態が中間状態かオフ状態かを、それぞれオン状態もしくはオフ状態での電流値により判別することができる。さらに、電圧パルス条件Aにより中間状態がオン状態へ不揮発に遷移した場合にも、続けて電圧パルス条件Bを印加することで中間状態へ戻すことができ、読み出し前の情報が失われることはない。なお、本実施形態では、電圧パルスP1,P2,P3,P4がそれぞれ単一の電圧パルスから成る場合について説明したが、電圧パルスP1,P2,P3,P4が前述したそれぞれの電圧パルス条件1,B,3,Aを満たしている限り、様々な電圧波形で実施することができる。例えば、図19及び図20に示すように、振幅の異なる複数の電圧パルスや、振幅が同じ複数の電圧パルスから構成されていてもよい。また、図21に示すように、階段状の電圧パルスから構成されていてもよい。以上説明したように実施形態によれば、メモリセルにセレクターを搭載せずに、非選択のメモリセルに流れる回り込み電流を抑制することができる抵抗変化メモリを提供可能である。さらに、各メモリセルにセレクターを搭載しなくても、実質的に抵抗変化素子とセレクターが直列接続された場合と同様の機能を実現することができるため、実際にセレクターを接続した場合に生じる、動作電圧の上昇、プロセス複雑化及びコスト増大などの問題を回避することができる。本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。"