"長さ方向及び幅方向に沿って延びる第1及び第2の主面と、長さ方向及び厚み方向に沿って延びる第1及び第2の側面と、幅方向及び厚み方向に沿って延びる第1及び第2の端面とを有する直方体状のセラミック積層体本体と、前記セラミック積層体本体の内部において前記第1及び第2の主面と平行に設けられており、前記第1の端面並びに前記第1及び第2の側面に露出している第1の内部電極と、前記セラミック積層体本体の内部において前記第1の内部電極とセラミック層を介して厚み方向に対向するように設けられており、前記第2の端面並びに前記第1及び第2の側面に露出している第2の内部電極とを有するセラミック積層体を用意する工程と、前記第1の側面上に形成される第1のペースト層は、セラミック粉末と分散媒とを含むセラミックペーストからなり、前記第1のペースト層を膨潤体に接触させ、前記第1のペースト層に含まれる前記分散媒を前記膨潤体に吸収させる第1のペースト層形成工程と、前記第2の側面上に形成される第2のペースト層は、セラミック粉末と分散媒とを含むセラミックペーストからなり、前記第2のペースト層を膨潤体に接触させ、前記第2のペースト層に含まれる前記分散媒を前記膨潤体に吸収させる第2のペースト層形成工程と、前記第1及び第2のペースト層を乾燥してセラミック層を形成する工程と、を備えるセラミック電子部品の製造方法。前記第1のペースト層形成工程において、前記膨潤体の上に形成した前記第1のペースト層を前記第1の側面に接触させ、前記第2のペースト層形成工程において、前記膨潤体の上に形成した前記第2のペースト層を前記第2の側面に接触させる、請求項1に記載のセラミック電子部品の製造方法。前記第1のペースト層形成工程の後に、前記第1のペースト層を前記第1の側面の大きさに合わせて打ち抜く第1の打ち抜き工程と、前記第2のペースト層形成工程の後に、前記第2のペースト層を前記第2の側面の大きさに合わせて打ち抜く第2の打ち抜き工程と、をさらに備える、請求項1または2に記載のセラミック電子部品の製造方法。前記第1のペースト層形成工程において、前記膨潤体を固定している基材と前記第1の側面との間の距離が一定となるように保持し、前記第2のペースト層形成工程において、前記膨潤体を固定している基材と前記第2の側面との間の距離が一定となるように保持する、請求項1~3のいずれか一項に記載のセラミック電子部品の製造方法。前記膨潤体は、シリコンからなる、請求項1~4に記載のセラミック電子部品の製造方法。しかしながら、特許文献1に記載の方法では、マージン部を薄く形成するために切断溝1は狭く形成する必要があるが、狭いと十分にセラミックペーストが覆われていないため、マージン部に構造欠陥が生じる。マージン部に構造欠陥があると、そこから水分が侵入して、セラミック電子部品として信頼性が低下する。従って、高い信頼性のセラミック電子部品を製造するのが困難であるという問題がある。本発明は、斯かる点に鑑みてなされたものであり、その目的は、信頼性の高いセラミック電子部品を製造することが可能な方法を提供することにある。本発明に係るセラミック電子部品の製造方法では、セラミック積層体を用意する。セラミック積層体は、直方体状のセラミック積層体本体と、第1の内部電極と、第2の内部電極とを有する。セラミック積層体本体は、第1及び第2の主面と、第1及び第2の側面と、第1及び第2の端面とを有する。第1及び第2の主面は、長さ方向及び幅方向に沿って延びている。第1及び第2の側面は、長さ方向及び厚み方向に沿って延びている。第1及び第2の端面は、幅方向及び厚み方向に沿って延びている。第1の内部電極は、セラミック積層体本体の内部において第1及び第2の主面と平行に設けられている。第1の内部電極は、第1の端面並びに第1及び第2の側面に露出している。第2の内部電極は、セラミック積層体本体の内部において第1の内部電極とセラミック層を介して厚み方向に対向するように設けられている。第2の内部電極は、第2の端面並びに第1及び第2の側面に露出している。セラミック粉末と分散媒とを含むセラミックペーストからなる第1のペースト層に膨潤体を接触させて第1のペースト層に含まれる分散媒を膨潤体に吸収させながら第1のペースト層を第1の側面上に第1のペースト層を形成する第1ペースト形成工程を行う。セラミック粉末と分散媒とを含むセラミックペーストからなる第2のペースト層に膨潤体を接触させて第2のペースト層に含まれる分散媒を膨潤体に吸収させながら第2のペースト層を第2の側面上に第2のペースト層を形成する第2のペースト層形成工程を行う。第1及び第2のペースト層を焼成してセラミック層を形成する工程を行う。本発明に係るセラミック電子部品の製造方法のある特定の局面では、第1のペースト層形成工程において、膨潤体の上に形成した第1のペースト層を第1の側面に接触させる。第2のペースト層形成工程において、膨潤体の上に形成した第2のペースト層を第2の側面に接触させる。本発明に係るセラミック電子部品の製造方法の他の特定の局面では、セラミック電子部品の製造方法は、第1の打ち抜き工程と、第2の打ち抜き工程とをさらに備えている。第1の打ち抜き工程は、第1のペースト層形成工程の後に、第1のペースト層を第1の側面の大きさに合わせて打ち抜く工程である。第2の打ち抜き工程は、第2のペースト層形成工程の後に、第2のペースト層を第2の側面の大きさに合わせて打ち抜く工程である。本発明に係るセラミック電子部品の製造方法の他の特定の局面では、第1のペースト層形成工程において、膨潤体を固定している基材と第1の側面との間の距離が一定となるように保持する。第2のペースト層形成工程において、膨潤体を固定している基材と第2の側面との間の距離が一定となるように保持する。本発明に係るセラミック電子部品の製造方法の別の特定の局面では、膨潤体は、シリコンからなる。本発明によれば、信頼性の高いセラミック電子部品を製造することが可能な方法を提供することができる。以下、本発明を実施した好ましい形態の一例について説明する。但し、下記の実施形態は、単なる例示である。本発明は、下記の実施形態に何ら限定されない。また、実施形態等において参照する各図面において、実質的に同一の機能を有する部材は同一の符号で参照することとする。また、実施形態等において参照する図面は、模式的に記載されたものであり、図面に描画された物体の寸法の比率などは、現実の物体の寸法の比率などとは異なる場合がある。図面相互間においても、物体の寸法比率等が異なる場合がある。具体的な物体の寸法比率等は、以下の説明を参酌して判断されるべきである。第1の実施形態セラミック電子部品1の構成図1は、第1の実施形態におけるセラミック電子部品の略図的斜視図である。図2は、図1におけるII-II線で切り出した部分の略図的断面図である。図3は、図1におけるIII-III線で切り出した部分の略図的断面図である。図4は、図3におけるIV-IV線で切り出した部分の略図的断面図である。図5は、図3におけるV-V線で切り出した部分の略図的断面図である。まず、図1~図5を参照しながら、本実施形態において製造するセラミック電子部品1の構成について説明する。図1~3に示すように、セラミック電子部品1は、直方体状のセラミック素体10を備えている。セラミック素体10は、長さ方向L及び幅方向Wに沿って延びる第1及び第2の主面10a、10bを有する。セラミック素体10は、図1及び図3に示すように、厚み方向T及び長さ方向Lに沿って延びる第1及び第2の側面10c、10dを有する。また、図2に示すように、厚み方向T及び幅方向Wに沿って延びる第1及び第2の端面10e、10fを有する。なお、本発明において、直方体状には、角部や稜線部が面取り状または曲面状の面取りのある直方体が含まれるものとする。すなわち、直方体状の部材とは、第1及び第2の主面、第1及び第2の側面並びに第1及び第2の端面とを有する部材全般を意味する。また、主面、側面、端面の一部または全部に凹凸などが形成されていてもよい。セラミック素体10の寸法は、特に限定されないが、例えば、セラミック素体10の高さ寸法、長さ寸法及び幅寸法のそれぞれは、0.1mm~10mm程度とすることができる。セラミック素体10は、適宜のセラミックスからなる。セラミック素体10を構成するセラミックスの種類は、所望するセラミック電子部品1の特性に応じて適宜選択することができる。例えば、セラミック電子部品1が、コンデンサである場合は、セラミック素体10を誘電体セラミックにより形成することができる。誘電体セラミックの具体例としては、例えば、BaTiO3、CaTiO3、SrTiO3、CaZrO3などが挙げられる。例えば、セラミック電子部品1が、圧電部品である場合は、セラミック素体10を圧電セラミックにより形成することができる。圧電セラミックの具体例としては、例えば、PZTチタン酸ジルコン酸鉛系セラミックなどが挙げられる。例えば、セラミック電子部品1が、サーミスタである場合は、セラミック素体10を半導体セラミックにより形成することができる。半導体セラミックの具体例としては、例えば、スピネル系セラミックなどが挙げられる。例えば、セラミック電子部品1が、インダクタである場合は、セラミック素体10を磁性体セラミックにより形成することができる。磁性体セラミックの具体例としては、例えば、フェライトセラミックなどが挙げられる。図2及び図3に示すように、セラミック素体10の内部には、略矩形状の複数の第1及び第2の内部電極11,12が厚み方向Tに沿って等間隔に交互に配置されている。第1及び第2の内部電極11,12のそれぞれは、第1及び第2の主面10a、10bと平行である。第1及び第2の内部電極11,12は、厚み方向Tにおいて、セラミック層10gを介して、互いに対向している。なお、セラミック層10gの厚さは、特に限定されないが、例えば、0.5~10μm程度とすることができる。第1及び第2の内部電極11,12のそれぞれの厚さも、特に限定されないが、例えば、0.5μm~2.0μm程度とすることができる。第1の内部電極11は、第1の端面10eに露出しており、第1及び第2の主面10a、10b、第1及び第2の側面10c、10d並びに第2の端面10fには露出していない。一方、第2の内部電極12は、第2の端面10fに露出しており、第1及び第2の主面10a、10b、第1及び第2の側面10c、10d並びに第1の端面10eには露出していない。このため、第1の内部電極11と、第2の内部電極12とは、セラミック素体10の長さ方向Lにおける中央部であって、幅方向Wにおける中央部において厚み方向Tに対向している。この第1の内部電極11と第2の内部電極12とが厚み方向Tに対向している部分が、セラミック電子部品1の機能を発現している有効部を構成している。図3に示すように、セラミック素体10の幅方向Wの両側部分には、第1及び第2の内部電極11,12が設けられていないギャップ部10hが設けられている。このギャップ部10hは、セラミック電子部品1の機能発現に寄与しない。このため、セラミック電子部品1の高性能化を図る観点からは、ギャップ部10hは、薄いほど好ましい。例えばセラミック電子部品1がセラミックコンデンサである場合は、ギャップ部10hが小さいほど、静電容量を大きくできる。但し、ギャップ部10hが小さすぎたりギャップ部10hを設けなかったりすると、外部から水分が侵入し、第1の内部電極11と第2の内部電極12との間で絶縁性を低下させてしまうため、好ましくない。ギャップ部10hの幅方向Wに沿った寸法は、例えば、0.02mm~0.5mm程度であることが好ましい。第1及び第2の内部電極11,12は、適宜の導電材料により構成することができる。第1及び第2の内部電極11,12は、例えば、Ni、Cu,Ag,Pd及びAuからなる群から選ばれた金属またはNi、Cu,Ag,Pd及びAuからなる群から選ばれた一種以上の金属を含む合金例えば、Ag-Pd合金などにより構成することができる。図1及び図2に示すように、セラミック電子部品1は、第1及び第2の外部電極13,14を備えている。第1の外部電極13は、図2及び図4に示すように、第1の内部電極11に接続されている。一方、第2の外部電極14は、図2及び図5に示すように、第2の内部電極12に接続されている。図1,図2,図4及び図5に示すように、第1及び第2の外部電極13,14のそれぞれは、両端面10e、10fから、第1及び第2の主面10a、10b並びに第1及び第2の側面10c、10dに至るように形成されている。換言すれば、第1及び第2の外部電極13,14のそれぞれの一部は、第1及び第2の主面10a、10b並びに第1及び第2の側面10c、10d上に位置している。詳細には、第1の外部電極13は、第1の端面10e上に形成されている第1の部分13aと、第1の主面10a上に形成されている第2の部分13bと、第2の主面10b上に形成されている第3の部分13cと、第1の側面10c上に形成されている第4の部分13dと、第2の側面10d上に形成されている第5の部分13eとを有する。第2の外部電極14は、第2の端面10f上に形成されている第1の部分14aと、第1の主面10a上に形成されている第2の部分14bと、第2の主面10b上に形成されている第3の部分14cと、第1の側面10c上に形成されている第4の部分14dと、第2の側面10d上に形成されている第5の部分14eとを有する。第1の外部電極13の第4の部分13d及び第5の部分13eは、第2の内部電極12とギャップ部10hにより電気的に絶縁されている。第2の外部電極14の第4の部分14d及び第5の部分14eは、第1の内部電極11とギャップ部10hにより電気的に絶縁されている。第1及び第2の外部電極13,14は、適宜の導電材料により構成することができる。また、第1及び第2の外部電極13,14は、複数の導電膜の積層体により構成されていてもよい。本実施形態では、具体的には、第1及び第2の外部電極13,14のそれぞれは、第1,第2の端面10e、10f上に形成されている1または複数の下地層と、下地層の上に形成されている1または複数のめっき層とを有する。下地層は、例えば、焼結金属層や、めっき層、熱硬化性樹脂または光硬化性樹脂に導電性フィラーを添加した導電性樹脂からなる導電性樹脂層により構成することができる。焼結金属層は、第1及び第2の内部電極11,12と同時焼成したコファイアによるものであってもよいし、導電性ペーストを塗布して焼き付けたポストファイアによるものであってもよい。下地層に含ませる導電材料は、特に限定されないが、下地層に含ませる導電材料の具体例としては、例えば、Cu,Ni,Ag,Pd,Auなどの金属、Ag-Pdなどの上記金属の1種以上を含む合金などが挙げられる。下地層の最大厚みは、例えば、20μm~100μmとすることができる。めっき層は、例えば、Cu,Ni,Sn,Ag,Pd,Auなどの金属、Ag-Pdなどの上記金属の1種以上を含む合金などにより形成することができる。めっき層1層あたりの最大厚みは、例えば、1μm~10μmとすることができる。なお、下地層とめっき層との間に、応力緩和用の樹脂層を配置してもよい。セラミック電子部品1の製造方法図6は、導電性ペーストが印刷されたセラミックグリーンシートの模式的平面図である。図7は、セラミックグリーンシート積層体の模式的分解側面図である。図8は、生のセラミック積層体の模式的斜視図である。図9は、生のセラミック積層体の略図的断面図である。図10は、生のセラミック積層体の略図的断面図である。図11は、第1の実施形態における第1のペースト層形成工程を説明するための模式的断面図である。図12は、第1の実施形態における第1のペースト層形成工程を説明するための模式的断面図である。図13は、生のセラミック素体の模式的側面図である。次に、主として図6~図13を参照しながら、本実施形態におけるセラミック電子部品1の製造方法について説明する。まず、セラミック素体10を形成するためのセラミックグリーンシート20図6を参照を複数作製する。セラミックグリーンシート20は、例えば以下の要領で作製することができる。まず、セラミック粉末と、分散媒と、必要に応じてバインダー等を含むセラミックペーストを準備する。このセラミックペーストを樹脂フィルム等のフィルム上に塗布し、乾燥させることによりセラミックグリーンシート20を作製することができる。なお、セラミックペーストの塗布は、例えばダイコーター法、グラビアコーター法、マイクログラビアコーター法等により行うことができる。次に、セラミックグリーンシート20の上に、第1及び第2の内部電極11,12を形成するための導電パターン21を形成する。具体的には、複数の導電パターン21を相互に間隔をおいてストライプ状に印刷する。導電パターン21の印刷は、例えば、スクリーン印刷法、インクジェット印刷法、グラビア印刷法等により行うことができる。導電パターン21の厚みは、例えば1.5μm以下とすることができる。次に、図7に示すように、導電パターン21が印刷されていないセラミックグリーンシート20を複数積層した後に、導電パターン21が印刷されたセラミックグリーンシート20を、導電パターン21の延びる方向yに垂直な方向xに交互にずらして複数積層する。次に、さらにその上から、導電パターン21が印刷されていないセラミックグリーンシート20を複数積層する。これにより、セラミックグリーンシート積層体22を完成させる。必要に応じて、セラミックグリーンシート積層体22を厚み方向zにプレスする。次に、セラミックグリーンシート積層体22を、カッティングラインCLでカッすることにより、図8~図10に示す生のセラミック積層体23を作製する。生のセラミック積層体23は、直方体状のセラミック積層体本体24を有する。セラミック積層体本体24は、第1及び第2の主面24a、24bと、第1及び第2の側面24c、24dと、第1及び第2の端面24e、24fとを有する。第1及び第2の主面24a、24bは、長さ方向L及び幅方向Wに沿って延びている。第1及び第2の側面24c、24dは、長さ方向L及び厚み方向Tに沿って延びている。第1及び第2の端面24e、24fは、幅方向W及び厚み方向Tに沿って延びている。セラミック積層体本体24の内部には、導電パターン21から形成された第1及び第2の内部電極11,12が形成されている。第1の内部電極11は、第1及び第2の主面24a、24bと平行である。第1の内部電極11は、第1の端面24e並びに第1及び第2の側面24c、24dに露出している。第1の内部電極11は、第2の端面24fには露出していない。第2の内部電極12は、第1及び第2の主面24a、24bと平行である。第2の内部電極12は、第2の端面24f並びに第1及び第2の側面24c、24dに露出している。第2の内部電極12は、第1の端面24eには露出していない。第1の内部電極11と第2の内部電極12とは、セラミック層24gを介して厚み方向Tに対向している。次に、生のセラミック積層体23にギャップ部を設ける。具体的には、まず、セラミック粉末と、分散媒と、必要に応じてバインダー等とを含むセラミックペーストを準備する。このセラミックペーストは、セラミックグリーンシート20の形成に用いたセラミックペーストと同種のものであってもよい。次に、このセラミックペーストからなる第1のペースト層25を生のセラミック積層体23の第1の側面24cの上に形成し、第1のペースト層25に膨潤体26を接触させて第1のペースト層25に含まれる分散媒を膨潤体26に吸収させ、乾燥を促進させる。その後、高温雰囲気内で乾燥させる。また、吸収させながら高温雰囲気内で乾燥させてもよい第1のペースト層形成工程。具体的には、まず、図11に示すように、保持部材27の上に、第1の側面24cが下方を向くように生のセラミック積層体23を固定する。一方、基材28の上に配された膨潤体26の上に、各種印刷法等によりセラミックペーストを塗布することにより第1のペースト層25を形成する。その後直ちに、例えばシリコン等からなる膨潤体26の上に形成した第1のペースト層25を第1の側面24cに接触させる。なお、ペースト層25内に第1の側面24cを浸漬してもよい。第1のペースト層25に含まれている分散媒が膨潤体26により吸収され、第1のペースト層25における分散媒の濃度が低下していく。その後、第1の側面24cと基材28との間の距離を一定に保持する。第1のペースト層25を乾燥させる工程においては、第1のペースト層25の乾燥を促進させるために第1のペースト層25を加熱したり、減圧したりしてもよい。なお、第1のペースト層25を形成するペースト層形成工程においては、膨潤体26は、第1のペースト層25に含まれる分散媒を吸収していくと共に膨張する。よって、第1のペースト層25の厚みが徐々に大きくなっていく。具体的には、図11に示す、第1のペースト層25を塗布した直後の膨潤体26の厚みt0よりも、図12に示す、第1のペースト層25が乾燥した後の膨潤体26の厚みt1は、大きくなる。すなわち、第1のペースト層25の分散媒の吸収が進行し、第1のペースト層25の厚みが薄くなるにつれて、その分だけ膨潤体26の厚みが増大する。第1のペースト層25の分散媒が膨潤体に吸収された後、第1のペースト層25を第1の側面24cの大きさに合わせて打ち抜くことにより、図13に示すギャップ部29aを形成する第1の打ち抜き工程。このようにすることにより、側面の平坦度が高いギャップ部29aを形成することができる。なお、ギャップ部29aは、打ち抜きを行わず、分散媒が膨潤体26に吸収された第1のペースト層25を膨潤体26から剥離することにより形成することもできる。次に、セラミックペーストからなる第2のペースト層を生のセラミック積層体23の第2の側面24dの上に形成し、第2のペースト層に膨潤体を接触させて第2のペースト層に含まれる分散媒を膨潤体に吸収させながら第2のペースト層の分散媒の吸収を進行させる第2のペースト層形成工程。この第2のペースト層形成工程は、上記第1のペースト層形成工程と同様にして行うことができる。すなわち、膨潤体の上に形成した第2のペースト層を第2の側面24dに接触させ、その状態で第2のペースト層の分散媒に吸収させ、乾燥を促進させる。その後、高温雰囲気内で乾燥させる。また、吸収させながら高温雰囲気内で乾燥させてもよい。この第2のペースト層形成工程においても、膨潤体を固定している基材と第2の側面24dとの距離を一定に保持する。その後、第2のペースト層の分散媒が膨潤体に吸収された後、第2のペースト層を第2の側面24dの大きさに合わせて打ち抜くことにより、図13に示すギャップ部29bを形成する第2の打ち抜き工程。このようにすることにより、端面の平坦度が高いギャップ部29bを形成することができる。なお、ギャップ部29bは、打ち抜きを行わず、分散媒が膨潤体に吸収された第2のペースト層を膨潤体から剥離することにより形成することもできる。第2のペースト層の乾燥を進行させる工程においては、第2のペースト層の乾燥を進行させるために第2のペースト層を加熱したり、減圧したりしてもよい。以上の要領で作成した生のセラミック素体30を乾燥し、焼成することにより、内部に第1及び第2の内部電極11,12が設けられたセラミック素体10を完成させることができる。ギャップ部10hは、ギャップ部29a、29bが焼成されてなるセラミック層により構成される。最後に、第1及び第2の外部電極13,14を形成することにより、セラミック電子部品1を完成させることができる。第1及び第2の外部電極13,14の形成は、例えばセラミックペーストを塗布し、焼き付けることによって形成してもよいし、めっき法により形成してもよい。ところで、特許文献1に記載の方法では、第1の切断溝に充填されたセラミックペーストが乾燥する際に収縮する。このため、セラミックペースト層にヒビが入ってしまったり、積層ブロックに構造欠陥が生じてしまったりする場合がある。また、セラミックペースト層が積層ブロックから剥離してしまう場合もある。従って、積層セラミックコンデンサに構造欠陥が生じやすい。また、セラミックペーストの乾燥時に積層ブロックにゆがみが生じ、第2の切断溝の形成位置がずれてしまい、高い形状精度を有する積層セラミックコンデンサが得られない場合がある。それに対して本実施形態では、膨潤体26により第1のペースト層25に含まれる分散媒が吸収されることにより第1のペースト層25内の分散剤の量が減り、第1のペースト層25の乾燥が促進される。このため、第1のペースト層25を膨潤体26と接触させずに乾燥させる場合よりも、第1のペースト層25を一定の形状に保ったまま乾燥を促進させるため、面方向における収縮を抑制することができる。同様に、第2のペースト層の乾燥時の面方向における収縮も抑制される。このため、第1及び第2のペースト層の乾燥時に、第1及び第2のペースト層や、生のセラミック積層体23に加わる応力を小さくすることができる。よって、セラミック電子部品1に構造欠陥が生じ難く、高い良品率でセラミック電子部品1を製造することができる。また、本実施形態の方法では、ギャップ部10hを薄く形成することができる。また、ギャップ部10hを高い形状精度で形成することができる。具体的には、例えば側面をセラミックペーストにディップすることによりギャップ部を形成した場合と比較して、表面の平坦度が高く、厚みむらの少ないギャップ部10hを形成することができる。従って、ギャップ部10hをさらに薄くすることができる。従って、高性能なセラミック電子部品1を得ることができる。すなわち、本実施形態の製造方法によれば、高い信頼性のセラミック電子部品1を製造することができる。また、本実施形態では、第1のペースト層形成工程において、膨潤体26を固定している基材28と第1の側面24cとの間の距離を一定に保持する。同様に、第2のペースト層形成工程においても、膨潤体を固定している基材と第2の側面24dとの間の距離を一定に保持する。このため、第1及び第2のペースト層形成工程において、膨潤体と側面とが離間することが抑制されている。よって、第1及び第2の側面10c、10dの平坦度をより高めることができる。なお、第1及び第2のペースト層の厚みは、分散剤が膨潤体に吸収されることで薄くなるため、第1及び第2のペースト層は、ギャップ部10hの厚みよりも厚く形成しておく必要がある。以下、本発明の好ましい実施形態の他の例について説明する。以下の説明において、上記第1の実施形態と実質的に共通の機能を有する部材を共通の符号で参照し、説明を省略する。第2の実施形態図14は、第2の実施形態における第1のペースト層形成工程を説明するための模式的断面図である。第1の実施形態では、膨潤体の上にペースト層を形成した後に第1または第2の側面24c、24dをペースト層に接触させる例について説明した。但し、本発明は、これに限定されない。例えば、図14に示すように、第1の側面24cの上に第1のペースト層25を形成し、その後、膨潤体26を第1のペースト層25に接触させてもよい。また、第2の側面24dの上に第2のペースト層を形成し、その後、膨潤体を第2のペースト層に接触させてもよい。この場合であっても第1の実施形態と同様の効果が得られる。また、第1の実施形態では、セラミック積層体23の焼成と、ギャップ部29a、29bの焼成とを同時に行う例について説明した。但し、本発明は、この構成に限定されない。セラミック積層体23の焼成を行った後に、ギャップ部29a、29bを形成し、その後、ギャップ部29a、29bを焼成してもよい。"