"第1のデータ送信用クロックに同期した第1のディジタルオーディオデータを、上記第1のデータ送信用クロックの周波数と異なる所定の周波数を有する第2のデータ送信用クロックに同期した第2のディジタルオーディオデータにサンプリングレート変換する同期型のサンプリングレートコンバータと、上記第2のデータ送信用クロックの周波数と実質的に同一の周波数を有するデータ受信用クロックに同期しかつ上記データ受信用クロックの周波数より高い所定の周波数を有する高速サンプリングクロックを用いて、上記第2のデータ送信用クロックの周期を測定する周期測定手段と、上記測定された第2のデータ送信用クロックの周期と上記データ受信用クロックの周期との周期差を算出し、上記データ受信用クロックの各出力タイミングにおいて、上記算出された周期差に基づいて当該各出力タイミングにおける上記第2のデータ送信用クロックの位相を算出し、当該各出力タイミングの前後の上記第2のディジタルオーディオデータを、上記算出された位相に基づいて所定の補間方法を用いて補間して補間オーディオデータを生成するデータ補間手段とを備えたことを特徴とするデータ受信回路。上記周期測定手段は、上記第2のデータ送信用クロックを所定の回数だけ入力する毎にリセット信号を出力する第1のカウンタ回路と、上記高速サンプリングクロックを入力する毎にカウント値をインクリメントし、かつ上記リセット信号に応答して上記カウント値をリセットする第2のカウンタ回路とを備え、上記周期測定手段は、上記第2のカウンタ回路のリセット時の上記カウント値に基づいて、上記第2のデータ送信用クロックの周期を測定することを特徴とする請求項1記載のデータ受信回路。上記補間方法は線形補間であることを特徴とする請求項1又は2記載のデータ受信回路。上記補間方法は非線形補間であることを特徴とする請求項1又は2記載のデータ受信回路。上記データ補間手段は、上記周期差の移動平均値を算出し、上記データ受信用クロックの各出力タイミングにおいて、当該各出力タイミングの前後の上記第2のディジタルオーディオデータを、上記算出された移動平均値に基づいて補間して補間オーディオデータを生成することを特徴とする請求項1乃至4のうちのいずれか1つに記載のデータ受信回路。上記データ補間手段は、上記データ受信用クロックの出力タイミングが上記第2のデータ送信用クロックの出力タイミングと一致しているとき、上記第2のデータ送信用クロックの出力タイミングにおいて入力された第2のディジタルオーディオデータを、上記補間オーディオデータとすることを特徴とする請求項1乃至5のうちのいずれか1つに記載のデータ受信回路。上記第1のデータ送信用クロックに従って、上記第1のディジタルオーディオデータを生成して上記サンプリングレートコンバータに出力するデータ送信回路と、請求項1乃至6のうちのいずれか1つに記載のデータ受信回路とを備えたことを特徴とするデータ送受信システム。データ受信回路が、同期型のサンプリングレートコンバータにより、第1のデータ送信用クロックに同期した第1のディジタルオーディオデータを、上記第1のデータ送信用クロックの周波数と異なる所定の周波数を有する第2のデータ送信用クロックに同期した第2のディジタルオーディオデータにサンプリングレート変換するサンプリングレート変換ステップと、データ受信回路が、上記第2のデータ送信用クロックの周波数と実質的に同一の周波数を有するデータ受信用クロックに同期しかつ上記データ受信用クロックの周波数より高い所定の周波数を有する高速サンプリングクロックを用いて、上記第2のデータ送信用クロックの周期を測定する周期測定ステップと、データ受信回路が、上記測定された第2のデータ送信用クロックの周期と上記データ受信用クロックの周期との周期差を算出し、上記データ受信用クロックの各出力タイミングにおいて、上記算出された周期差に基づいて当該各出力タイミングにおける上記第2のデータ送信用クロックの位相を算出し、当該各出力タイミングの前後の上記第2のディジタルオーディオデータを、上記算出された位相に基づいて所定の補間方法を用いて補間して補間オーディオデータを生成するデータ補間ステップとを含むことを特徴とするデータ受信方法。上述した電子機器内で、復調器などのデータ送信回路から、A/D変換器などのデータ受信回路にディジタルオーディオデータを転送する場合、データ送信回路の送信動作周波数とデータ受信回路の受信動作周波数が完全に一致していることが望ましい。しかしながら、システム上の制限により、送信動作周波数と受信動作周波数とは一致していない場合がある。この場合、データ受信回路において、データ過多又はデータ欠損が生じ、ディジタルオーディオデータに含まれる音声又は音楽を正常に再生できない。本発明の目的は以上の問題点を解決し、データ送信回路とデータ受信回路とが互いに同期していないときに、データ受信回路においてデータ過多又はデータ欠損を生じさせることなく、ディジタルオーディオデータに含まれる音声又は音楽の再生品質を向上できるデータ受信回路、データ送受信システム及びデータ受信方法を提供することにある。第1の発明に係るデータ受信回路は、第1のデータ送信用クロックに同期した第1のディジタルオーディオデータを、上記第1のデータ送信用クロックの周波数と異なる所定の周波数を有する第2のデータ送信用クロックに同期した第2のディジタルオーディオデータにサンプリングレート変換する同期型のサンプリングレートコンバータと、上記第2のデータ送信用クロックの周波数と実質的に同一の周波数を有するデータ受信用クロックに同期しかつ上記データ受信用クロックの周波数より高い所定の周波数を有する高速サンプリングクロックを用いて、上記第2のデータ送信用クロックの周期を測定する周期測定手段と、上記測定された第2のデータ送信用クロックの周期と上記データ受信用クロックの周期との周期差を算出し、上記データ受信用クロックの各出力タイミングにおいて、上記算出された周期差に基づいて当該各出力タイミングにおける上記第2のデータ送信用クロックの位相を算出し、当該各出力タイミングの前後の上記第2のディジタルオーディオデータを、上記算出された位相に基づいて所定の補間方法を用いて補間して補間オーディオデータを生成するデータ補間手段とを備えたことを特徴とする。上記データ受信回路において、上記周期測定手段は、上記第2のデータ送信用クロックを所定の回数だけ入力する毎にリセット信号を出力する第1のカウンタ回路と、上記高速サンプリングクロックを入力する毎にカウント値をインクリメントし、かつ上記リセット信号に応答して上記カウント値をリセットする第2のカウンタ回路とを備え、上記周期測定手段は、上記第2のカウンタ回路のリセット時の上記カウント値に基づいて、上記第2のデータ送信用クロックの周期を測定することを特徴とする。また、上記データ受信回路において、上記補間方法は線形補間であることを特徴とする。さらに、上記データ受信回路において、上記補間方法は非線形補間であることを特徴とする。さらに、上記データ受信回路において、上記データ補間手段は、上記周期差の移動平均値を算出し、上記データ受信用クロックの各出力タイミングにおいて、当該各出力タイミングの前後の上記第2のディジタルオーディオデータを、上記算出された移動平均値に基づいて補間して補間オーディオデータを生成することを特徴とする。またさらに、上記データ受信回路において、上記データ補間手段は、上記データ受信用クロックの出力タイミングが上記第2のデータ送信用クロックの出力タイミングと一致しているとき、上記第2のデータ送信用クロックの出力タイミングにおいて入力された第2のディジタルオーディオデータを、上記補間オーディオデータとすることを特徴とする。第2の発明に係るデータ送受信システムは、上記第1のデータ送信用クロックに従って、上記第1のディジタルオーディオデータを生成して上記サンプリングレートコンバータに出力するデータ送信回路と、第1の発明に係るデータ受信回路とを備えたことを特徴とする。第3の発明に係るデータ受信方法は、データ受信回路が、同期型のサンプリングレートコンバータにより、第1のデータ送信用クロックに同期した第1のディジタルオーディオデータを、上記第1のデータ送信用クロックの周波数と異なる所定の周波数を有する第2のデータ送信用クロックに同期した第2のディジタルオーディオデータにサンプリングレート変換するサンプリングレート変換ステップと、データ受信回路が、上記第2のデータ送信用クロックの周波数と実質的に同一の周波数を有するデータ受信用クロックに同期しかつ上記データ受信用クロックの周波数より高い所定の周波数を有する高速サンプリングクロックを用いて、上記第2のデータ送信用クロックの周期を測定する周期測定ステップと、データ受信回路が、上記測定された第2のデータ送信用クロックの周期と上記データ受信用クロックの周期との周期差を算出し、上記データ受信用クロックの各出力タイミングにおいて、上記算出された周期差に基づいて当該各出力タイミングにおける上記第2のデータ送信用クロックの位相を算出し、当該各出力タイミングの前後の上記第2のディジタルオーディオデータを、上記算出された位相に基づいて所定の補間方法を用いて補間して補間オーディオデータを生成するデータ補間ステップとを含むことを特徴とする。第1の発明に係るデータ受信回路、第2の発明に係るデータ送受信システム、及び第3の発明に係るデータ受信方法によれば、a同期型のサンプリングレートコンバータにより、第1のデータ送信用クロックに同期した第1のディジタルオーディオデータを、上記第1のデータ送信用クロックの周波数と異なる所定の周波数を有する第2のデータ送信用クロックに同期した第2のディジタルオーディオデータにサンプリングレート変換し、b上記第2のデータ送信用クロックの周波数と実質的に同一の周波数を有するデータ受信用クロックに同期しかつ上記データ受信用クロックの周波数より高い所定の周波数を有する高速サンプリングクロックを用いて、上記第2のデータ送信用クロックの周期を測定し、c上記測定された第2のデータ送信用クロックの周期と上記データ受信用クロックの周期との周期差を算出し、上記データ受信用クロックの各出力タイミングにおいて、上記算出された周期差に基づいて当該各出力タイミングにおける上記第2のデータ送信用クロックの位相を算出し、当該各出力タイミングの前後の上記第2のディジタルオーディオデータを、上記算出された位相に基づいて所定の補間方法を用いて補間して補間オーディオデータを生成するので、データ送信回路とデータ受信回路とが互いに同期していないときに、データ受信回路においてデータ過多又はデータ欠損を生じさせることなく、ディジタルオーディオデータに含まれる音声又は音楽の再生品質を向上できる。以下、本発明に係る実施形態について図面を参照して説明する。なお、以下の各実施形態において、同様の構成要素については同一の符号を付している。第1の実施形態.図1は、本発明の第1の実施形態に係るデータ送受信システムであって、データ送信回路200とデータ受信回路100とを備えたデータ送受信システムの構成を示すブロック図である。また、図2は、図1の周期測定部1の構成を示すブロック図であり、図3は、図1のデータ補間部2の構成を示すブロック図である。図1において、データ送信回路200は送信LRクロックLRsに同期したディジタルオーディオデータDaを出力する信号処理部5を備えて構成され、データ受信回路100は周期測定部1と、データ補間部2と、D/A変換部3とを備えて構成される。ここで、詳細後述するように、データ受信回路100は、受信LRクロックLRrに同期しかつ受信LRクロックLRrの周波数より高い所定の周波数を有する高速サンプリングクロックfsrを用いて、送信LRクロックLRsの周期を測定する周期測定部1と、測定された送信LRクロックLRsの周期と受信LRクロックLRrの周期との周期差を算出し、受信LRクロックLRrの各出力タイミングにおいて、算出された周期差に基づいて当該各出力タイミングにおける送信LRクロックLRsの位相を算出し、当該各出力タイミングの前後のオーディオデータDaを、算出された位相に基づいて線形補間により補間して補間オーディオデータDinsrを生成するデータ補間部2とを備えたことを特徴としている。さらに、周期測定部1は、送信LRクロックLRsの周期の4096倍の時間間隔で、送信LRクロックLRsの周期を測定することを特徴としている。図1において、信号処理部5は、無線受信信号を送信LRクロックLRsに同期したシリアルのオーディオデータDaに復調し、データ転送クロックBCLKに従ってデータ補間部2に送信する。ここで、送信LRクロックLRsは、オーディオデータDaがLチャネルのオーディオデータ及びRチャネルのオーディオデータのうちのいずれのデータであるかを識別するためのデータ送信用クロック又はデータ送信タイミング信号である。さらに、信号処理部5は、送信LRクロックLRs周期測定部1及びデータ補間部2に送信する。データ受信回路100において、データ補間部2は、詳細後述するようにオーディオデータDaに基づいて補間オーディオデータDinsrを生成し、D/A変換部3に出力する。D/A変換部3は、データ受信用クロック又はデータ受信タイミング信号である受信LRクロックLRrに従って、ディジタルの補間オーディオデータDinsrをアナログデータに変換する。また、D/A変換部3は、受信LRクロックLRrをデータ補間部2に出力するともに、受信LRクロックLRrに同期しかつ受信LRクロックLRrの周波数の128倍の周波数を有する高速サンプリングクロックfsrを発生して周期測定部1に出力する。図2において、周期測定部1は、エッジ検出回路11と、12ビットのカウンタ回路12と、20ビットのカウンタ回路13と、20ビットの送信LRクロック周期レジスタ14とを備えて構成される。高速サンプリングクロックfsrは、エッジ検出回路11と、カウンタ回路12と、カウンタ回路13と、送信LRクロック周期レジスタ14との各クロック入力端子CKに出力される。エッジ検出回路11は、入力される送信LRクロックLRsの立ち下がりエッジを検出する毎に、所定のパルス信号S11を発生してカウンタ回路12のイネーブル入力端子Enableに出力する。カウンタ回路12は、パルス信号S11を4096回だけ入力する毎にリセットされすなわち、一周し、周期測定部1に送信LRクロックLRsが4096周期だけ入力されたことを示すリセット信号S12をカウンタ回路13のクリア信号入力端子Clear及び送信LRクロック周期レジスタ14のロード入力端子Loadに出力する。カウンタ回路13は、リセット信号S12に応答してカウント値C13を0にリセットするとともに、高速サンプリングクロックfsrの立ち下がりエッジを検出する毎にカウント値C13を1だけインクリメントする。さらに、送信LRクロック周期レジスタ14は、リセット信号S12が入力されたときカウント値C13を入力し、送信LRクロック周期測定信号S1としてデータ補間部2に出力する。従って、図2において、送信LRクロック周期測定信号S1は、4096周期分の送信LRクロックLRsを高速サンプリングクロックfsrを用いてカウントしたときのカウント値C13を含む。ここで、送信LRクロックLRsの周波数と受信LRクロックLRrの周波数とが一致しているときカウント値C13は128×4096に等しく、送信LRクロックLRsの周波数が受信LRクロックLRrの周波数より高いときカウント値C13は128×4096より小さく、送信LRクロックLRsの周波数が受信LRクロックLRrの周波数より低いときカウント値C13は128×4096より大きくなる。図3において、データ補間部2は、エッジ検出回路21,22と、入力データバッファメモリ23,24と、データセレクタ25と、減算回路26と、減算器27と、受信LRクロック周期レジスタ28と、20ビットの受信LRクロック位相カウンタ回路29と、シリアル乗算器30と、24ビットの補正値レジスタ31と、加算器32と、出力データレジスタ33とを備えて構成される。ここで、エッジ検出回路21は、送信LRクロックLRsの立ち下がりエッジを検出し、当該検出結果を示す検出信号S21を、入力データバッファメモリ23のロード入力端子Load及びデータセレクタ25に出力する。また、入力データバッファメモリ23は、検出信号S21の入力タイミングn1nは整数である。において、オーディオデータDaを入力データdin[n1]として入力する。入力データバッファメモリ23は、入力タイミングn及びn1において入力した入力データdin[n1]及びdin[n]を格納する。また、図3において、エッジ検出回路22は、受信LRクロックLRrの立ち下がりエッジを検出し、当該検出結果を示す検出信号S22を、入力データバッファメモリ24のロード入力端子Loadと、データセレクタ25と、受信LRクロック位相カウンタ回路29のイネーブル入力端子Enableと、補正値レジスタ31のロード入力端子Loadと、出力データレジスタ33のロード入力端子Loadとに出力する。入力データバッファメモリ24は、検出信号S22の入力タイミングにおいて、入力データバッファメモリ23に格納された入力データdinn1を入力して入力データdins[n1]として格納する。入力データバッファメモリ24は、3個の入力データdins[n1]、dins[n]及びdins[n-1]を格納する。またさらに、図3において、データセレクタ25は、検出信号S21の入力タイミングにおいて、入力データバッファメモリ23から入力データdin[n1]及びdin[n]を読み出すとともに、検出信号S22の入力タイミングにおいて、入力データバッファメモリ24からdins[n1]、dins[n]及びdins[n-1]を読み出する。そして、入力データdins[n]を、入力データdatain[n]として減算回路26に出力する。さらに、データセレクタ25は、周期測定部1からの送信LRクロック周期測定信号S1に基づいて、送信LRクロックLRsの周期が受信LRクロックLRrの周期より長いか否かを判断し、当該判断結果に基づいて、入力データdin[n1]、din[n]及びdins[n1]から、入力データdatain[n]の次の入力データdatain[n1]に対応する入力データを選択して、減算回路26に出力する。また、減算回路26は、入力データdatain[n1]から入力データdatain[n]を減算し、当該減算結果を含む出力信号S26をシリアル乗算器30に出力する。一方、図3において、受信LRクロック周期レジスタ28は、4096周期分の受信LRクロックLRrを高速サンプリングクロックfsrを用いてカウントしたときのカウント値4096×128を格納する。減算器27は、周期測定部1からの送信LRクロック周期測定信号S1に含まれる、4096周期分の送信LRクロックLRsを高速サンプリングクロックfsrを用いてカウントしたときのカウント値C13から、受信LRクロック周期レジスタ28に格納されたカウント値4096×128を減算し、減算結果のカウントアップ値ΔC27を受信LRクロック位相カウンタ回路29に出力する。ここで、カウントアップ値ΔC27は、送信LRクロックLRsの周期の4096倍の期間長から受信LRクロックLRrの周期の4096倍の期間長を減算した期間長を高速サンプリングクロックfsrのカウント数で表した値になる。また、図3において、受信LRクロック位相カウンタ回路29は、検出信号S22に応答して、カウント値C29をカウントアップ値ΔC27/4096送信LRクロックLRsの周期と受信LRクロックLRrとの間の周期差に対応する。だけインクリメントしてシリアル乗算器30に出力する。ここで、カウント値C29は、受信LRクロックLRrの立ち下がりエッジのタイミングにおける送信LRクロックLRsの位相を0以上1以下の値で表した値である。さらに、図3において、シリアル乗算器30は減算回路26からの出力信号にカウント値C29を乗算し、当該乗算結果を含む出力信号S30を補正値レジスタ31に出力する。補正値レジスタ31は、検出信号S22に応答してシリアル乗算器30からの出力信号S30を補正値データS31として加算器32に出力する。さらに、加算器32は、入力データバッファメモリ24から出力された入力データdins[n-1]に補正値データS31を加算して、当該加算結果を含む出力信号S32を出力データレジスタ33に出力する。そして、出力データレジスタ33は、検出信号S22に応答して、加算器32からの出力信号S32を、24ビットの補間オーディオデータDinsrとしてD/A変換部3に出力する。従って、以上説明したように構成されたデータ補間部2は、受信LRクロックLRrの立ち下がりエッジの各タイミングにおいて、当該各タイミングの前後の送信LRクロックLRsの立ち下がりエッジの各タイミングに入力された2個のオーディオデータDaを線形補間して、補間オーディオデータDinsrを生成してD/A変換部3に出力する。また、送信LRクロックLRsの出力タイミングと送信LRクロックLRsの入力タイミングとが一致しているときは、受信LRクロック位相カウンタ回路29からのカウント値C29はゼロになるので、オーディオデータDaはそのまま補間オーディオデータDinsrとして出力される。図4は、図3のデータ補間部2の動作を示すタイミングチャートである。図4において、送信LRクロックLRsの周期は受信LRクロックLRrの周期よりも長く、オーディオデータDaの入力タイミングti1において、送信LRクロックLRsと受信LRクロックLRrはともに立ち下がっている。このため、補間オーディオデータDinsrの出力タイミングto2は、入力タイミングti1と等しく、出力タイミングto2において、オーディオデータDa[1]は、補間オーディオデータDinsr[2]としてそのまま出力される。そして、次の出力タイミングto3において、補間オーディオデータDinsr[3]は、出力タイミングto3における送信LRクロックLRsの位相に対応するカウント値C29を用いて、以下のように算出される。Dinsr[3]=Da[3]-Da[2]×C29Da[2]すなわち、出力タイミングto3における補間オーディオデータDinsr[3]は、オーディオデータDa[3]及びDa[2]を線形補間することにより算出される。従って、本実施形態によれば、データ補間部2は、受信LRクロックLRrの立ち下がりエッジの各タイミングにおいて、当該各タイミングの前後の送信LRクロックLRsの立ち下がりエッジの各タイミングに入力された2個のオーディオデータDaを線形補間して、補間オーディオデータDinsrを生成してD/A変換部3に出力するので、D/A変換部3においてデータ過多及びデータ欠損が生じないので、例えばデータ受信回路100の後段のスピーカから出力される音声又は音楽の再生品質を向上できる。また、本実施形態によれば、周期測定部1において、送信LRクロックLRsを4096周期分だけ入力する毎に、送信LRクロックLRsの周期を高速サンプリングクロックfsrを用いて測定する。従って、送信LRクロックLRsの周期は、送信LRクロックLRsの周期の4096倍の時間間隔で測定される。従って、送信LRクロックLRsの周期が変動しても、当該変動した周期を測定して、例えばデータ受信回路100の後段のスピーカから出力される音声又は音楽の再生品質を向上できる。なお、本実施形態において、データ補間部2は、受信LRクロックLRrの立ち下がりエッジの各タイミングにおいて、当該各タイミングの前後の送信LRクロックLRsの立ち下がりエッジの各タイミングに入力された2個のオーディオデータDaを線形補間したが、本発明はこれに限られない。データ補間部2は、受信LRクロックLRrの立ち下がりエッジの各タイミングにおいて、当該各タイミングの前後の送信LRクロックLRsの立ち下がりエッジの各タイミングに入力された少なくとも3個のオーディオデータDaを、2次以上の関数を用いて非線形補間してもよい。これにより、例えばデータ受信回路100の後段のスピーカから出力される音声の品質をさらに向上できる。また、本実施形態において、送信LRクロック周期レジスタ14は、4096周期分の送信LRクロックLRsを高速サンプリングクロックfsrを用いてカウントしたときのカウント値C13を含む送信LRクロック周期測定信号S1をデータ補間部2に出力したが、本発明はこれに限られず、カウント値C13の移動平均値を算出し、当該算出結果を含む送信LRクロック周期測定信号S1をデータ補間部2に出力してもよい。これにより、送信LRクロックLRsの測定精度を上げることができるので、例えばデータ受信回路100の後段のスピーカから出力される音声の品質をさらに向上できる。さらに、本実施形態において、減算器27は、周期測定部1からの送信LRクロック周期測定信号S1に含まれる、4096周期分の送信LRクロックLRsを高速サンプリングクロックfsrを用いてカウントしたときのカウント値C13から、受信LRクロック周期レジスタ28に格納されたカウント値4096×128を減算し、減算結果のカウントアップ値ΔC27を受信LRクロック位相カウンタ回路29に出力したが、本発明はこれに限られない。減算器27は、カウント値C13から、受信LRクロック周期レジスタ28に格納されたカウント値4096×128を減算し、当該減算結果のカウント値の移動平均値をカウントアップ値ΔC27として受信LRクロック位相カウンタ回路29に出力してもよい。これにより、送信LRクロックLRsの周期と受信LRクロックLRrの周期との差の算出精度を上げることができるので、例えばデータ受信回路100の後段のスピーカから出力される音声の品質をさらに向上できる。第2の実施形態.図5は、本発明の第2の実施形態に係るデータ送受信システムであって、データ送信回路200と、サンプリングレートコンバータ4と、データ受信回路100Aとを備えたデータ送受信システムの構成を示すブロック図である。本実施形態に係るデータ受信回路100Aは、データ受信回路100に比較して、同期型のサンプリングレートコンバータ4をさらに備えたことを特徴としている。サンプリングレートコンバータ4は、送信LRクロックLRsに同期したオーディオデータDaを、送信LRクロックLRsAに同期したオーディオデータDacに変換する。ここで、送信LRクロックLRsAの周波数は、受信LRクロックLRrの周波数に等しい値に設定されている。そして、サンプリングレートコンバータ4は、送信LRクロックLRsAを周期測定部1及びデータ補間部2に出力するとともに、オーディオデータDacをデータ補間部2に出力する。第1の実施形態に係るデータ送受信システムの場合、送信LRクロックLRsの周期と受信LRクロックLRrの周期との間の差が大きくなるほど、データ補間部2における補間の精度は低下してしまう。これに対して、本実施形態では、送信LRクロックLRsを用いてサンプリングされているオーディオデータDaを、送信LRクロックLRsAに同期したオーディオデータDacに変換してデータ補間部2に出力するので、第1の実施形態に係るデータ送受信システムに比較して、データ補間部2における補間の精度を上げることができ、例えばデータ受信回路100Aの後段のスピーカから出力される音声の品質をさらに向上できる。第3の実施形態.図6は、本発明の第3の実施形態に係るデータ送受信システムであって、データ送信回路200Aとデータ受信回路100Bとを備えたデータ送受信システムの構成を示すブロック図である。図6において、データ送信回路200Aは、信号処理部5と、周期測定部1Aと、データ補間部2Aとを備えて構成され、データ受信回路100BはD/A変換部3を備えて構成される。詳細後述するように、データ送信回路200Aは、送信LRクロックLRsに同期しかつ送信LRクロックLRsの周波数より高い所定の周波数を有する高速サンプリングクロックfssを用いて、受信LRクロックLRrの周期を測定する周期測定部1Aと、測定された受信LRクロックLRrの周期と送信LRクロックLRsの周期との周期差を算出し、データ受信用クロックの各出力タイミングにおいて、算出された周期差に基づいて当該各出力タイミングにおける送信LRクロックLRsの位相を算出し、当該各出力タイミングの前後のオーディオデータDaを、算出された位相に基づいて線形補間を用いて補間して補間オーディオデータDinssを生成し、補間オーディオデータDinssをデータ受信回路100Bに出力するデータ補間部2Aとを備えたことを特徴としている。さらに、周期測定部1Aは、受信LRクロックLRrの周期の4096倍の時間間隔で、受信LRクロックLRrの周期を測定することを特徴としている。図6において、信号処理部5は、無線受信信号を送信LRクロックLRsに同期したシリアルのオーディオデータDaに復調し、送信LRクロックLRs及びオーディオデータDaをデータ補間部2Aに出力する。ここで、送信LRクロックLRsは、オーディオデータDaがLチャネルのオーディオデータ及びRチャネルのオーディオデータのうちのいずれのデータであるかを識別するためのデータ送信用クロック又はデータ送信タイミング信号である。さらに、信号処理部5は、送信LRクロックLRsに同期しかつ送信LRクロックLRsの周波数の128倍の周波数を有する高速サンプリングクロックfssを発生して周期測定部1Aに出力する。さらに、データ補間部2Aは、詳細後述するようにオーディオデータDaに基づいて補間オーディオデータDinssを生成し、データ転送クロックBCLKに従ってD/A変換部3に出力する。D/A変換部3は、補間オーディオデータDinssを、データ受信用クロック又はデータ受信タイミング信号である受信LRクロックLRrに従ってアナログのオーディオデータに変換するとともに、受信LRクロックLRrを周期測定部1A及びデータ補間部2Aに送信する。また、図6において、周期測定部1Aは第1の実施形態に係る周期測定部1と同様に構成される。ただし、周期測定部1Aは、周期測定部1に比較して、高速サンプリングクロックfsrに代えて高速サンプリングクロックfssを入力し、送信LRクロックLRsに代えて受信LRクロックLRrを入力する。そして、4096周期分の受信LRクロックLRrを高速サンプリングクロックfssを用いてカウントしたときのカウント値図2のカウント値C13に対応する。を含む受信LRクロック周期測定信号S1Aを発生してデータ補間部2Aに出力する。ここで、受信LRクロックLRrの周波数と送信LRクロックLRsの周波数とが一致しているときカウント値は128×4096に等しく、受信LRクロックLRrの周波数が送信LRクロックLRsの周波数より高いときカウント値は128×4096より小さく、受信LRクロックLRrの周波数が送信LRクロックLRsの周波数より低いときカウント値は128×4096より大きくなる。さらに、図6において、データ補間部2Aは、第1の実施形態に係るデータ補間部2図2参照。と同様に構成される。ただし、データ補間部2Aは、データ補間部2に比較して、送信LRクロック周期測定信号S1に代えて受信LRクロック周期測定信号S1Aを入力する。また、受信LRクロック周期レジスタ28は、4096周期分の送信LRクロックLRsを高速サンプリングクロックfssを用いてカウントしたときのカウント値4096×128を格納する。さらに、減算器27は、受信LRクロック周期レジスタ28に格納されたカウント値4096×128から、周期測定部1Aからの受信LRクロック周期測定信号S1Aに含まれる、4096周期分の受信LRクロックLRsを高速サンプリングクロックfssを用いてカウントしたときのカウント値を減算し、減算結果のカウントアップ値ΔC27を受信LRクロック位相カウンタ回路29に出力する。ここで、カウントアップ値ΔC27は、第1の実施形態と同様に、送信LRクロックLRsの周期の4096倍の期間長から受信LRクロックLRrの周期の4096倍の期間長を減算した期間長を高速サンプリングクロックfsrのカウント数で表した値になる。従って、データ補間部2Aにより、第1の実施形態に係る補間オーディオデータDinsrと同様に、補間オーディオデータDinssが生成され、データ転送クロックBCLKに従ってD/A変換部3に出力される。従って、データ補間部2Aは、受信LRクロックLRrの立ち下がりエッジの各タイミングにおいて、当該各タイミングの前後の送信LRクロックLRsの立ち下がりエッジの各タイミングに入力された2個のオーディオデータDaを線形補間して、補間オーディオデータDinssを生成してD/A変換部3に出力するので、D/A変換部3においてデータ過多及びデータ欠損が生じないので、例えばデータ受信回路100Bの後段のスピーカから出力される音声又は音楽の再生品質を向上できる。また、本実施形態によれば、周期測定部1Aにおいて、受信LRクロックLRrを4096周期分だけ入力する毎に、受信LRクロックLRrの周期を高速サンプリングクロックfssを用いて測定する。従って、受信LRクロックLRrの周期は、受信LRクロックLRrの周期の4096倍の時間間隔で測定される。従って、受信LRクロックLRrの周期が変動しても、当該変動した周期を測定して、例えばデータ受信回路100Bの後段のスピーカから出力される音声又は音楽の再生品質を向上できる。なお、本実施形態において、データ補間部2Aは、受信LRクロックLRrの立ち下がりエッジの各タイミングにおいて、当該各タイミングの前後の送信LRクロックLRsの立ち下がりエッジの各タイミングに入力された2個のオーディオデータDaを線形補間したが、本発明はこれに限られない。データ補間部2Aは、受信LRクロックLRrの立ち下がりエッジの各タイミングにおいて、当該各タイミングの前後の送信LRクロックLRsの立ち下がりエッジの各タイミングに入力された少なくとも3個のオーディオデータDaを、2次以上の関数を用いて非線形補間してもよい。これにより、例えばデータ受信回路100Bの後段のスピーカから出力される音声の品質をさらに向上できる。また、本実施形態において、周期測定部1Aは、4096周期分の受信LRクロックLRrを高速サンプリングクロックfssを用いてカウントしたときのカウント値図2のカウント値C13に対応する。を含む受信LRクロック周期測定信号S1Aをデータ補間部2Aに出力したが、本発明はこれに限られない。周期測定部1Aは、上記カウント値の移動平均値を算出し、当該算出結果を含む受信LRクロック周期測定信号S1Aをデータ補間部2Aに出力してもよい。これにより、送信LRクロックLRsの測定精度を上げることができるので、例えばデータ受信回路100Bの後段のスピーカから出力される音声の品質をさらに向上できる。さらに、本実施形態のデータ補間部2Aは、4096周期分の送信LRクロックLRsを高速サンプリングクロックfssを用いてカウントしたときのカウント値4096×128から、周期測定部1Aからの受信LRクロック周期測定信号S1Aに含まれる、4096周期分の受信LRクロックLRsを高速サンプリングクロックfssを用いてカウントしたときのカウント値を減算し、減算結果のカウントアップ値ΔC27を受信LRクロック位相カウンタ回路29に出力したが、本発明はこれに限られない。データ補間部2Aは、上記減算結果カウント値の移動平均値をカウントアップ値ΔC27として受信LRクロック位相カウンタ回路29に出力してもよい。これにより、送信LRクロックLRsの周期と受信LRクロックLRrの周期との差の算出精度を上げることができるので、例えばデータ受信回路100Bの後段のスピーカから出力される音声の品質をさらに向上できる。またさらに、上述した各実施形態に係るデータ送受信システムは携帯電話機内に設けられたが、本発明はこれに限られず、音楽再生装置及び音楽レコーダなどの、ディジタルオーディオデータを再生する電子機器内に設けられてもよい。また、第1及び第2の実施形態において、データ受信回路100及び100Aは補間オーディオデータDinsrをD/A変換部3によりD/A変換したが、本発明はこれに限られず、補間オーディオデータDinsrをデータ受信回路100内の記憶手段に格納し、他の処理を行い、もしくはデータ受信回路100の外部の他の回路などに出力してもよい。"