コントローラーにより、リフレッシュバンクアドレスをメモリモジュール内のリフレッシュバンクアドレスカウンターに同期させる方法において、前記メモリモジュールに有向自動リフレッシュモードに入るように命令することと、第1の所定のバンクアドレスで始まるメモリに有向自動リフレッシュサイクルを発行することと、を備えた方法。各有向自動リフレッシュサイクルを前記メモリに発行すると前記バンクアドレスをインクリメントすることをさらに備えた、請求項1の方法。有向自動リフレッシュサイクルが実行されている間にメモリアクセス動作を実行することをさらに備え、前記メモリアクセス動作は前記有向自動リフレッシュサイクルによりリフレッシュされなかったバンクにアドレスされる、請求項2の方法。前記メモリに自己リフレッシュモードに入るように指示することをさらに備え、前記自己リフレッシュモードを抜け出すと、第2の所定バンクアドレスで始まるメモリに有向自動リフレッシュサイクルを発行する、請求項1の方法。前記第2の所定バンクアドレスは固定である、請求項4の方法。前記第2の所定バンクアドレスは前記第1の所定バンクアドレスに等しい、請求項4の方法。前記第2の所定バンクアドレスはn1であり、nは前記自己リフレッシュモードの前に前記コントローラーにより発行された最後の有向自動リフレッシュサイクルに相当するバンクアドレスである、請求項4の方法。メモリモジュールにより複数のメモリバンクをリフレッシュする方法において、コントローラーから同期コマンドを受理することと、前記同期コマンドに応答してバンクリフレッシュカウンターを所定のバンクアドレスに設定することと、を備えた方法。前記コントローラーから有向自動リフレッシュコマンドを受信すると、前記アドレスメモリバンクをリフレッシュし所定の順番で前記バンクリフレッシュカウンターをインクリメントする、請求項8の方法。前記バンクリフレッシュカウンターが前記複数のメモリバンクのすべてを循環させると、行アドレスカウンターをインクリメントする、請求項9の方法。前記複数のメモリバンクの1つに向けられた前記コントローラーからの有向自動リフレッシュコマンドと別の前記複数のメモリバンクに向けられたメモリアクセス要求を受信すると、前記リフレッシュ動作と前記アクセス動作の両方を実行することをさらに備えた、請求項9の方法。前記コントローラーから受信した自己リフレッシュコマンドに応答して自己リフレッシュモードに入ることと、前記コントローラーからリフレッシュコマンドを受信せずにデータを維持するのに十分なレートで前記メモリバンクをリフレッシュすることをさらに備えた、請求項8の方法。前記バンクアドレスカウンターによりアドレスされる前記メモリバンクは前記リフレッシュコマンドを受信するとすぐにリフレッシュされる、請求項12の方法。前記すべてのメモリバンクは前記自己リフレッシュコマンドを受信するとすぐに同時にリフレッシュされる、請求項12の方法。前記自己リフレッシュモードを抜け出ると、前記バンクリフレッシュカウンターを第2の所定のバンクアドレスに設定することをさらに備えた、請求項12の方法。前記バンクリフレッシュカウンターを第2の所定のバンクアドレスに設定することは、連続するリフレッシュ動作を実行することと、前記バンクリフレッシュカウンターを前記第2の所定のバンクアドレスに設定するために必要に応じて前記バンクリフレッシュカウンターをインクリメントすることとを備えた、請求項15の方法。前記バンクリフレッシュカウンターを第2の所定のバンクアドレスに設定することは、すべてのバンクを同時にリフレッシュすることと、前記バンクリフレッシュカウンターを前記第2の所定のバンクアドレスに設定することを備えた、請求項15の方法。前記第2の所定のバンクアドレスは固定である、請求項15の方法。前記第2の所定のバンクアドレスは前記第1の所定のバンクアドレスに等しい、請求項15の方法。前記第2の所定のバンクアドレスはn1であり、nは前記自己リフレッシュモードの前に前記コントローラーから受信した最後の有向自動リフレッシュサイクルに相当するバンクアドレスである、請求項15の方法。電子装置において、メモリモジュールに対してデータをリードおよびライトするように機能的に作用し、さらに、前記メモリモジュールを有向自動リフレッシュモードに設定し、有向自動リフレッシュコマンドを発行するように機能的に作用するコントローラーと、DRAMの少なくとも2つのバンクを有するメモリモジュールであって、各バンクはリフレッシュサイクルを実行するために別個にアドレス可能であり、前記メモリモジュールは有向自動リフレッシュモードにおいて1つのバンクに向けられたリフレッシュサイクルを実行するように機能的に作用し、前記コントローラーからのコマンドに応答して前記リフレッシュサイクルが実行されている間に異なるバンクに対してメモリアクセスサイクルを実行するように機能的に作用するメモリモジュールと、前記メモリモジュールが有向自動リフレッシュモードに入ると、第1の所定値を持つように機能的に作用する前記メモリモジュール内のバンクアドレスカウンターと、を備えた電子装置。前記バンクアドレスカウンターは、各有向自動リフレッシュサイクルに続いて所定のシーケンスにおいてインクリメントするようにさらに機能的に作用する、請求項21の電子装置。前記コントローラーはさらに前記メモリモジュールを自己リフレッシュモードに設定するように機能的に作用し、前記メモリモジュールは自己リフレッシュモードに入るとすぐにDRAMバンクに向けられたリフレッシュサイクルを実行する、請求項21の電子装置。前記コントローラーは、前記メモリモジュールを自己リフレッシュモードから取り除くように機能的に作用し、前記バンクアドレスカウンターは自己リフレッシュモードを抜け出すと第2の所定値を持つように機能的に作用する、請求項23の電子装置。前記メモリモジュールは前記DRAMバンクに対して連続リフレッシュサイクルを実行し、自己リフレッシュモードを抜け出すと前記バンクアドレスカウンターを前記第2の所定値に設定するために必要に応じて前記バンクアドレスカウンターをインクリメントするように機能的に作用する、請求項24の電子装置。前記メモリモジュールはすべてのDRAMバンクを同時にリフレッシュし、自己リフレッシュモードを抜け出すと前記バンクアドレスを前記第2の所定値に設定するように機能的に作用する、請求項24の電子装置。前記第2の所定値は固定である、請求項24の電子装置。前記第2の所定バンクアドレスは前記第1の所定バンクアドレスに等しい、請求項24の電子装置。前記第2の所定値はn1であり、nは自己リフレッシュモードの前に前記コントローラーにより発行された最後の有向自動リフレッシュサイクルに相当するバンクアドレスである、請求項24の電子装置。図1はコントローラー12とメモリモジュール14を含む代表的なコンピューターシステムを描く。コントローラー12は、マイクロプロセッサー、デジタルシグナルプロセッサー、FPGAまたはASICで実施される高性能の状態機械、または他のコントローラーを含んでいてもよい。メモリモジュール14は単一のDRAMチップ、マルチチップモジュール、DRAMモジュールのSIMMまたはDIMMアレイまたは同種のものを含んでいてもよい。描かれた実施形態において、メモリモジュール14は4つのDRAMバンク16とリフレッシュ回路18を含む。リフレッシュ回路18は、バンクアドレスカウンター20と行アドレスカウンター21を含む。リフレッシュ回路18は有向自動リフレッシュモードまたは自己リフレッシュモード中に自律的にコントローラー12からのリフレッシュコマンドを受信するとDRAMバンク16に対してリフレッシュサイクルを実行する。さらに、リフレッシュ回路は技術的に知られる他のリフレッシュモードをサポートしてもよい。また、メモリモジュール14は行および列アドレスラッチ、センスアンプ、バスドライバー、およびDRAMメモリに共通している及び技術的に良く知られた種々の他の回路図示せずを含む。図1に描かれた実施形態において、コントローラー12は、メモリモジュール14に対してリード動作およびライト動作を実行するように機能的に作用するメモリコントロール回路22を含む。従って、図1はコントローラー12内のメモリコントロール回路22とメモリモジュール14との間の共通アドレス、データ、及び制御信号例えば、RAS、CAS、WE接続を描く。これらの制御信号は見本にすぎず包括的ではない。そして、任意の所定の実施において、コントローラー12とメモリ14をインターフェースしてもよい種々の制御信号を含まない。RFSH信号により描かれるように、少なくとも1つのモードにおいてメモリコントロール回路22はさらにリフレッシュ信号を発生する。信号RFSHは見本にすぎない。任意の所定の実施において、メモリコントロール回路22は他の制御信号を介して自動リフレッシュコマンドを発行してもよい。また、メモリコントロール回路22はバンクアドレスカウンター23を含む。バンクアドレスカウンター23は有向自動リフレッシュモードの期間中にメモリモジュール14内のバンクアドレスレジスタ20の値を映す。コントローラー12はさらに拡張モードレジスタEMR24を含む。このレジスタは、任意の所定の実施において、必要においてまたは要望に応じて複数のモードビットおよび他の構成情報を含んでいてもよい。一実施形態において、EMR24は有向自動リフレッシュDARFビット26を含む。EMR24はさらに自己リフレッシュSRビット28を含む。コントローラー12は技術的に良く知られたさまざまなさらなる回路、レジスタ、および他のコンポーネント図示せずを含んでいてもよい。一実施形態によれば、メモリモジュール14はコントローラー12がDARFビット26をEMR24に設定することに応答して有向自動リフレッシュモードに入る。DARFビット26が設定されると、メモリバンクアドレスカウンター20が所定値に設定され、コントローラーバンクアドレスカウンター23は同じ値に設定される。一般に、バンクアドレスカウンター20はゼロに設定されてもよい。しかしながら、当業者は、バンクアドレスは、コントローラー12が利用される所定の値に気づいている限り任意の所定値に設定されてもよいことを認識するであろう。各有向自動リフレッシュサイクルに続いてインクリメントされると、バンクアドレスカウンター20はバンクアドレスを所定のシーケンスで循環させる。好適実施形態において、バンクアドレスカウンター20はバイナリカウント例えば、mバンクの場合、0、1、...m-1を循環させる。しかしながら、当業者は、コントローラー12が利用される特定のシーケンスに気づいている限り、バンクアドレスカウンター20は、任意のシーケンスでバンクアドレスビットを循環させてもよく、従ってバンクアドレスレジスタ23は同じシーケンスを用いてもよいことを容易に認識するであろう。1つの実施形態において、有向自動リフレッシュモード期間中に、コントローラー12からリフレッシュコマンドを受信すると、メモリモジュール14は対応するカウンター21、20内の行およびバンクアドレスビットに対してリフレッシュ動作を実行するであろう。次に、バンクアドレスカウンター20はリフレッシュ動作に続いて1だけインクリメントされるであろう。バンクアドレスカウンター20が完全なシーケンスを循環したときすなわち、所定の行アドレスに対して各バンクにリフレッシュサイクルを発行したとき、行アドレスカウンター21は1だけインクリメントされる。コントローラー12はバンクアドレスカウンター20を映すためにバンクアドレスカウンター23を維持し、自動リフレッシュコマンドがメモリモジュール14に発行されるごとにバンクアドレスカウンター23をインクリメントする。コントローラー12とメモリモジュール14は同じ所定のバンクアドレスにイニシャライズし、各自動リフレッシュコマンドに続いてほぼ同じ時間に同じ量だけ同じ順番にバンクアドレスをインクリメントするので、コントローラー12とメモリモジュール14は有向自動リフレッシュモードにおいてバンクアドレスに対して同期される。この同期は、コントローラー12がリフレッシュコマンドを発行したときリフレッシュされるバンク16に気づいているコントローラー12がリフレッシュされているバンク16以外の任意のDRAMバンク16に対してリードアクセスおよびライトアクセスを実行することを継続可能にする。コントローラー12はリフレッシュ行アドレスに気づいている必要が無いことに留意する必要がある。リフレッシュされているバンク16においてのみリフレッシュ動作期間中にすべての行が閉じていなければならない。コントローラー12は任意の他のバンク16に任意のアドレスをリードまたはライトしてもよい。従って、有向自動リフレッシュサイクルがメモリアクセス性能に影響を与えないように、メモリアクセスをスケジューリングすることによりコントローラー12は有向自動リフレッシュサイクルを隠することができる。図2はコントローラー12とメモリモジュール14との間のリフレッシュ活動の時系列一覧を描く。コントローラー12の活動と状態は時系列の下に描かれる。リフレッシュサイクルは時系列の上に一目盛りとして描かれ、バンクアドレスカウンター20の値は時系列の上に描かれる。左端のポイント関心のある時間の始めにおいて、コントローラー12はリセットされる。これはイニシャルパワーアップ、ソフトウエアリセットまたは同種のものに相当してもよい。コントローラー12が有向自動リフレッシュモードに入り最大メモリアクセス性能を得たいと望むなら、コントローラーはDARFビット26を設定する。これはメモリモジュール14を有向自動リフレッシュモードに設定し、図2に描かれた実施形態におけるゼロのようにバンクアドレスカウンター20を所定値に強制する。コントローラー12は次に続けて、時系列に沿った周期的ポイントにおいて、図2内の矢印により示すように有向自動リフレッシュコマンドを周期的に発行するメモリアクセス動作をメモリモジュール14に対して実行する。所定の行内のすべてのDRAMバンク16がリフレッシュされなければならない時刻が図2においてtREFとして示される。相応して、コントローラー12は有向自動リフレッシュコマンド間のスペースを図示するようにtREF/4の平均値に増加させてもよい。各有向自動リフレッシュコマンドを受信すると、メモリモジュール14はバンクアドレスカウンター20によりアドレスされるバンクに対してリフレッシュを実行し、次にバンクアドレスカウンター20をインクリメントする。バンクアドレスカウンター20が完全なシーケンス描かれた実施形態において0、1、2、3を循環すると、行アドレス21はインクリメントされる。各有向自動リフレッシュコマンドを発行すると、コントローラーはバンクアドレスカウンター23をインクリメントする。従って、メモリコントローラー22はバンクアドレスカウンター20の値に気が付いており、現在リフレッシュされているバンク16以外のDRAMバンク16にメモリアクセスを向けることにより有向自動リフレッシュ活動と同時にメモリモジュール14に対してリード動作およびライト動作を実行してもよい。この発明の1つ以上の実施形態によれば、コントローラー12は、メモリモジュール14の自己リフレッシュモードを利用してもよい。特に、コントローラー12は、例えばEMR24内のSRビット28を設定することにより、メモリモジュール14に自己リフレッシュモードに入るように命令してもよい。メモリモジュールに自己リフレッシュモードに入るおよび自己リフレッシュモードから抜け出すように命令するためにSRビット28を使用することは見本に過ぎない。当業者は、SRビット28を設定する以外の様々な方法で、コントローラー12は自己リフレッシュモードをメモリモジュールに通信してもよいことを認識するであろう。例えば、SDRAMを自己リフレッシュモードに向けるための一般的な技術はチップセレクトCS、RAS、CASおよびクロックイネーブルCKE制御信号を同時のロウレベルに保持することである。CKEがハイレベルで戻されると自己リフレッシュが終了する。有向自動リフレッシュモードの期間に、メモリモジュール14は行およびバンクアドレスがリフレッシュされるように維持するがリフレッシュタイミングはコントローラー12に任せる。従って、メモリモジュール14が自己リフレッシュモードに入るためのコマンドを受信するとき、メモリモジュールは、最後の有向自動リフレッシュサイクルからの経過した時間に気づかない。従って、一実施形態によれば、メモリモジュール14のリフレッシュ回路18は自己リフレッシュモードに入るとすぐにリフレッシュサイクルを実行しなければならない。ここに使用されるように、すぐにという用語はtREF/4に対して短い所定の時間期間内を意味する。リフレッシュサイクルは現在アドレスされているバンクに向けられてもよい。あるいはメモリモジュール14は自己リフレッシュモードに入るとすぐにすべてのDRAMバンクを同時にリフレッシュしてもよい。自己リフレッシュモードの期間に、メモリモジュール14は、DRAMバンク16内のデータを維持するために必要に応じてリフレッシュサイクルを実行し続ける。一般に自己リフレッシュモードリフレッシュサイクルのタイミングは温度に依存し、リフレッシュサイクル間の時間はtREF/4を越えてもよい。コントローラー12はリフレッシュ活動への視認性を有さず、リフレッシュサイクルの数またはタイミングを知らず、バンクアドレスカウンター20の内容を追跡することができない。すなわち、メモリモジュール14が自己リフレッシュモードにあるとき、コントローラー12とメモリモジュール14はバンクアドレスに対して非同期化されるようになる。自己リフレッシュモードを抜け出すと、同期化を再確立するために、バンクアドレスカウンター23が同じ値に設定されてもよいように、バンクアドレスカウンター20は所定の値を含まなければならない。さらに、コントローラー12は自己リフレッシュモードの期間中に最後の内部リフレッシュサイクルがいつ生じたかを知らないので、リフレッシュ回路18は自己リフレッシュモードを抜け出すコマンドを検出すると例えば、例示した実施形態において、コントローラー12がSRビット28をクリアすると、すぐに少なくとも1つのリフレッシュサイクルを発行する。これは、データの損失という危険を伴わずに別の有向自動リフレッシュコマンドを発行するためにコントローラー12がtREF/4を有することを保証する。一実施形態において、自己リフレッシュモードを抜け出すためのコマンドを検出すると、リフレッシュ回路18は現在アドレスされているバンクに対してリフレッシュサイクルを実行し、バンクアドレスカウンター20をインクリメントする。次に、バンクアドレスカウンター20の内容が自己リフレッシュを抜け出す所定値と一致しないなら、バンクアドレスカウンター20の内容が自己リフレッシュを抜け出す所定値と一致するまで、バンクアドレスカウンター20はそのシーケンスおよびアドレスされたバンクに対して実行されたリフレッシュサイクルを通してインクリメントされる。バンクアドレスカウンター20の内容が自己リフレッシュを抜け出す所定値に設定されるとおよびそれに相応してバンクアドレスカウンター23が設定されると、コントローラー12とメモリモジュール14は再確立されたバンクアドレス同期を有する。従って、コントローラー12はリフレッシュされているバンク以外のバンクに対してメモリアクセス動作を同時に実行しながら、有向自動リフレッシュコマンドを発行し続ける。他の実施形態において、バンクアドレスカウンター20が自己リフレッシュを抜け出す所定値に到達するまでシーケンシャルバンクリフレッシュサイクルを実行するよりも、メモリモジュール14はすべてのバンクを同時にリフレッシュし、バンクアドレスカウンター20を自己リフレッシュを抜け出す所定値に設定してもよい。このアプローチは、自己リフレッシュモードを抜け出すと、特に8以上の多数のバンクに対して、コントローラー12からのメモリアクセス要求を受け入れて実行する準備ができるまでの待ち時間を低減することができる。自己リフレッシュを抜け出す所定のバンクアドレスに対して2つの可能性がある。一実施形態において、自己リフレッシュモードを抜け出すと、バンクアドレス20は常に所定の値、例えばゼロに設定される。しかしながら、当業者は、コントローラー12が利用される値に気がついている限りバンクアドレスカウンター20は任意の所定値に設定してもよく、従ってバンクアドレスカウンター23は同じ値に設定されてもよいことを容易に認識するであろう。他の実施形態において、自己リフレッシュを抜け出す所定のバンクアドレスは、バンクアドレスカウンター20が自己リフレッシュモードに入ったときのバンクアドレスカウンター20の内容である。すなわち、自己リフレッシュモードの前に有向自動リフレッシュモードでリフレッシュされた最後のバンクがnであったなら、自己リフレッシュを抜け出す所定バンクアドレスはn1である。この実施形態において、バンクアドレスカウンター23はリセットされる必要がないか、そうでなければ、所定値に設定される。しかし、どちらかといえば、コントローラー12は、あたかも自己リフレッシュモードで同期が中断されないように有向自動リフレッシュコマンドを発行し続けてもよい。図3は1つ以上の実施形態に従って、メモリをリフレッシュする方法のフロー図を描く。メモリ14は例えばDARFビット26を検査することにより有向自動リフレッシュモードをチェックするブロック50。メモリ14が有向自動リフレッシュモードに設定されないなら、メモリ14は従来のリフレッシュサイクルを実行するブロック52。これらは典型的なリフレッシュモードで生じてもよい。この場合、コントローラー12はリフレッシュ行アドレスまたは従来の自動リフレッシュモードを供給する。この場合、メモリモジュール14は行アドレスを維持する。いずれにしても、メモリモジュール14はコントローラー12とメモリ14との間の行アドレスの同期がないので、従来のリフレッシュモードの場合にデータの損失の危険にもかかわらずいつでも有向自動リフレッシュモードを命令されてもよいブロック50。有向自動リフレッシュモードに入るためのコマンドを検出するとブロック50、メモリモジュール14はバンクアドレスカウンター20を、例えばゼロのように第1の所定のバンクアドレスに設定するブロック54。次に、メモリモジュール14はコントローラー12により命令されるように、DRAMバンク16に対して有向自動リフレッシュサイクルを実行する。各リフレッシュサイクルに続いて、メモリモジュール14はバンクアドレスカウンター20を所定の順番でインクリメントするブロック56。これは、バンクアドレスカウンター23を同様にインクリメントすることにより、コントローラー12がバンクアドレスカウンター20の値を追跡することを可能にする。コントローラー12はメモリモジュール14に自己リフレッシュモードに入るように命令してもよいブロック58。メモリモジュール14が自己リフレッシュモードに設定されるなら、メモリモジュール14は、最後の有向自動リフレッシュサイクルからの遅延に気が付いていないのですぐにリフレッシュサイクルを実行するブロック60。次に、メモリモジュール14は、メモリのデータの状態を保存するために、必要に応じてDRAMリフレッシュサイクルを実行するであろう。自己リフレッシュモードにおいてはメモリアクセスサイクル例えば、リードまたはライトは実行されてなくてもよい。自己リフレッシュモードから抜け出すように命令されるとブロック64、メモリモジュール14は少なくとも1つのリフレッシュサイクルを実行しなければならないブロック66。これは、自己リフレッシュモードで実行される最後のリフレッシュサイクルのタイミングに気づいていないコントローラー12が、メモリモジュール14に自己リフレッシュモードを抜け出し次の有向自動リフレッシュを発行するように命令した後でtREF/4を有することを保証する。必要なら、メモリモジュール14はさらなるリフレッシュサイクルを実行し、バンクアドレスカウンター20をインクリメントし、第2の所定の値をバンクアドレスカウンター20に残すであろうブロック68。これは、コントローラー12と同期するために必要である。コントローラー12はまたバンクアドレスカウンター23に第2の所定値を有するであろう。次に、コントローラー12はリフレッシュバンクアドレスに対してメモリモジュール14と同期され、リフレッシュされているバンク以外のDRAMバンク16に対してメモリアクセスサイクルを同時に実行しながら、有向自動リフレッシュサイクルを発行し続けてもよい。この発明は特定の特徴、観点および実施形態に対してここに記載されたけれども、この発明の広い範囲内において多数の変形、変更及び他の実施形態が可能であることは明白であり、従って、すべての変形、変更および実施形態はこの発明の範囲内にあると見なされるべきである。それゆえ、この実施形態はあらゆる面で例証として解釈されるべきであり制限するものではなく、添付されたクレームの意味と等価な範囲内に入るすべての変更を包含することが意図される。