"画素領域に設けられた複数のバスラインと、前記画素領域の外側にある接続端子領域に設けられる、前記複数のバスラインそれぞれへ駆動信号を入力するための複数の信号端子と、前記複数の信号端子とバスラインとの間をそれぞれ繋ぐ接続配線と、前記画素領域の外側に設けられ、前記信号端子から入力される駆動信号とは異なる経路で前記複数のバスラインへ信号を入力するための付加信号端子と、前記複数のバスラインと前記付加信号端子との間を繋ぐ付加接続配線と、前記複数のバスラインと付加接続配線との接続をそれぞれ制御する複数のスイッチング素子とを備え、前記複数のスイッチング素子は、複数のグループに分けられ、グループごとにバスラインと付加接続配線との接続が制御可能であり、前記接続端子領域において、前記複数の信号端子の間を接続するダイオードまたはスイッチング素子で構成される接続素子が設けられることを特徴とする、アクティブマトリクス基板。前記接続素子は、前記グループの異なるバスラインにそれぞれ接続される信号端子の間に設けられることを特徴とする、請求項1に記載のアクティブマトリクス基板。前記接続素子は、双方向ダイオード、片方向ダイオードまたはトランジスタである、請求項1または2に記載のアクティブマトリクス基板。前記信号端子それぞれは、隣接する1つの信号端子のみと、前記接続素子を介して接続される、請求項1~3のいずれか1項に記載のアクティブマトリクス基板。前記複数の信号端子をまとめて、画素点灯用の信号を入力するための付加信号端子に接続するショートラインをさらに備え、前記接続素子は、前記複数の信号端子と前記ショートラインとの間に設けられる、請求項1~4のいずれか1項に記載のアクティブマトリクス基板。前記複数の信号端子を複数の群に分類し、それぞれの群ごとに、信号端子をまとめて複数の付加信号端子にそれぞれ接続する複数のショートラインを備え、前記接続素子は、それぞれの群における信号端子と各ショートラインとの間に設けられ、前記各群は、前記グループのうち少なくとも1つのグループのスイッチング素子に接続される信号端子を含む、請求項1~5のいずれか1項に記載のアクティブマトリクス基板。前記接続素子は、複数の信号端子間の接続を制御するトランジスタであって、トランジスタのゲート電極およびソース電極が2つの信号端子に、ソース電極が前記ショートラインに接続される、請求項5または6に記載のアクティブマトリクス基板。前記接続素子への外部からの光を遮断する遮光膜を、さらに備えた請求項1~7のいずれか1項に記載のアクティブマトリクス基板。前記接続素子は、連続する3つの信号端子ごとに設けられ、当該3つの信号端子の中央の信号端子と両側の信号端子との間を接続する、請求項1~8のいずれか1項に記載のアクティブマトリクス基板。請求項1~9のいずれか1項に記載のアクティブマトリクス基板を備えた表示装置。アクティブマトリクス基板の検査方法であって、前記アクティブマトリクス基板は、画素領域に設けられた複数のバスラインと、前記画素領域の外側にある接続端子領域に設けられる、前記複数のバスラインそれぞれへ駆動信号を入力するための複数の信号端子と、前記複数の信号端子とバスラインとの間をそれぞれ繋ぐ接続配線と、前記接続端子領域において、前記複数の信号端子の間を接続する接続素子と、前記画素領域の外側に設けられ、前記複数のバスラインそれぞれへ前記信号端子から入力される前記駆動信号とは異なる経路で信号を入力するための付加信号用端子と、前記複数のバスラインと前記付加信号端子との間をそれぞれ繋ぐ付加接続配線と、前記複数のバスラインと前記付加接続配線との接続をそれぞれ制御する複数のスイッチング素子とを備え、前記複数のスイッチング素子は2以上のグループに分けられ、前記グループの少なくとも1グループのバスラインと前記付加接続配線との接続をONにする工程と、前記検査信号用端子から、信号を入力する工程と、前記信号が、前記ONになったスイッチング素子を介して前記バスラインに入力されるとともに、前記接続配線を介して前記信号端子へ到達し、さらに、前記接続素子を介して、他の信号端子から他の接続配線およびバスラインへ入力される工程とを含む、検査方法。アクティブマトリクス基板の検査方法であって、前記アクティブマトリクス基板は、画素領域に設けられた複数のバスラインと、前記画素領域の外側にある接続端子領域に設けられる、前記複数のバスラインそれぞれへ駆動信号を入力するための複数の信号端子と、前記複数の信号端子とバスラインとの間をそれぞれ繋ぐ接続配線と、前記複数の信号端子に接続されるショートラインと、前記複数の信号端子と前記ショートラインとの間に設けられる接続素子と、前記画素領域の外側に設けられ、前記信号端子から入力される駆動信号とは異なる経路で前記複数のバスラインそれぞれへ信号を入力するための付加信号端子と、前記複数のバスラインと前記付加信号端子との間をそれぞれ繋ぐ付加接続配線と、前記複数のバスラインと付加接続配線との接続をそれぞれ制御する複数のスイッチング素子とを備え、前記複数のスイッチング素子は2以上のグループに分けられ、前記グループの少なくとも1グループのバスラインと付加接続配線との接続をONにする工程と、前記付加信号端子から、信号を入力する工程と、前記入力された信号を、ONになった前記スイッチング素子を介してバスラインに入力する工程と、前記信号が入力されたバスラインの画素を点灯するための信号を前記ショートラインおよび接続素子を介して入力する工程とを含む、検査方法。前記点灯検査信号による画素の点灯検査の後、前記複数の接続素子の少なくとも一部を切断する工程をさらに含む、請求項11または12に記載の検査方法。しかしながら、液晶駆動用の半導体チップも小型であることが好ましい。上記従来技術では、検査用端子および検査用に設けられる素子もある程度のスペースを必要とするため、半導体チップ搭載部への配置が困難になる。このように、例えば、検査のための素子など、画素領域へ信号を入力するための構成を付加する場合、付加した信号入力手段は、小型であることが求められる。ゆえに、本発明は、信号入力のために付加される素子の小型化を容易にすることを目的とする。本願開示のアクティブマトリクス基板は、画素領域に設けられた複数のバスラインと、前記画素領域の外側にある接続端子領域に設けられる、前記複数のバスラインそれぞれへ駆動信号を入力するための複数の信号端子と、前記複数の信号端子とバスラインとの間をそれぞれ繋ぐ接続配線と、前記画素領域の外側に設けられ、前記信号端子から入力される駆動信号とは異なる経路で前記複数のバスラインそれぞれへ信号を入力するための付加信号端子と、前記複数のバスラインと前記付加信号端子との間をそれぞれ繋ぐ付加接続配線と、前記複数のバスラインと前記付加接続配線との接続をそれぞれ制御する複数のスイッチング素子とを備え、前記複数のスイッチング素子は、複数のグループに分けられ、グループごとにバスラインと付加接続配線との接続が制御可能であり、前記接続端子領域において、前記複数の信号端子の間を接続するダイオードまたはスイッチング素子で構成される接続素子が設けられる。上記構成においては、複数のバスラインそれぞれに信号端子からの駆動信号とは異なる経路で信号を入力するためのスイッチング素子は、グループごとに制御される。また、複数のバスラインへそれぞれ接続配線を介して駆動信号を入力するための複数の信号端子間が、接続素子で接続される。そのため、例えば、あるグループのスイッチング素子がONになり、そのグループのバスラインへ付加信号端子からの信号が入力されると、その信号は、接続配線を通じてバスラインから信号端子へも到達し、接続素子を介して接続された他の接続配線および他のバスラインにも入力されることになる。これにより、画素領域に設けられるバスラインだけでなく、バスラインと信号端子とを接続する接続配線における導通を検査することが可能になる。また、接続素子は、ダイオードまたはスイッチング素子で構成され、バスラインと接続配線の導通断線確認に特化することができるので、素子の小型化が可能になる。そのため、小型化、微細化された半導体チップ搭載部や、FPC部等またはその周辺に素子を配置することが可能となる。なお、上記構成において、バスラインは、画素領域にマトリクス状に配置された画素に信号を送るための線路である。バスラインは、例えば、各列の画素に走査信号を送る複数の走査信号線と、これらに直行し、各行に映像信号を送る複数の映像信号配線とを含んでもよい。複数のスイッチング素子は、複数のグループに分けられ、グループごとにON/OFFが制御される。例えば、同じグループのスイッチング素子の制御信号入力端子を、1つの配線に接続することにより、グループごとに制御することができる。すなわち、スイッチング素子のON/OFFを制御するための制御用配線を、グループごとに設けることができる。グループの例として、ゲート配線とソース配線、奇数行列と偶数行列、RGB、ブロック等が挙げられる。接続端子領域は、画素領域の外側に設けられ、バスラインを基板の外部へ接続するための信号端子が配置される領域である。例えば、アクティブマトリクス基板にICを直接実装する方式、いわゆるCOGChipOnGlass方式を用いた機種では、ICが搭載される部分を接続端子領域とすることができる。あるいは、接続端子領域に、フレキシブル基板FPC:FlexiblePrintedCircuitsが接続されてもよい。また、接続端子領域は、ICやFPCの搭載部周囲に設けられてもよい。前記接続素子は、前記グループの異なるバスラインにそれぞれ接続される信号端子の間に設けられることが好ましい。グループの異なるバスラインに接続される信号端子間を接続端子で接続することによって、1つのグループのバスラインに入力された信号を、異なるグループのバスラインへ接続配線を通じて入力することができる。前記接続素子は、双方向ダイオード、片方向ダイオードまたはトランジスタとすることができる。異なるグループのバスラインに接続される信号端子間の接続をトランジスタとした場合は、素子数を半数にできるため、スペースを削減できる。特に、接続端子領域にICが搭載されてIC実装部となる場合は、ICの小型化の流れからこの省スペース化の効果はさらに大きくなる。また、異なるグループ間の接続をダイオードとした場合は、ダイオードは、静電気対策用素子を兼ねることができる。前記信号端子それぞれは、隣接する1つの信号端子のみと、前記接続素子を介して接続される構成であってもよい。これにより、複数の連続する信号端子の間において、一箇所おきに接続素子を配置することができる。これにより、接続端子領域の素子数を削減できるので、さらなる省スペースが可能になる。前記アクティブマトリクス基板は、前記複数の信号端子をまとめて、画素点灯用の信号を入力するための付加信号端子に接続するショートラインをさらに備え、前記接続素子は、前記複数の信号端子と前記ショートラインとの間に設けられる構成であってもよい。これにより、ショートラインと接続素子によって信号端子間が繋がるので、付加信号端子から入力された信号を、ショートラインから信号端子を通じて検査用信号を複数のバスラインへ入力することができる。前記アクティブマトリクス基板は、前記複数の信号端子を複数の群に分類し、それぞれの群ごとに、信号端子をまとめて複数の付加信号端子にそれぞれ接続する複数のショートラインを備え、前記接続素子は、それぞれの群における信号端子と各ショートラインとの間に設けられ、前記各群は、前記グループのうち少なくとも1つのグループのスイッチング素子に接続される信号端子を含む構成であってもよい。これにより、ショートラインからの画素点灯用の信号を、バスラインのグループに応じた信号端子の群へまとめて入力することができる。例えば、全てのショートラインに一括して信号を入力してもよいし、必要に応じて、バスラインのグループ分けと同じ又は異なるグループに分けて、ショートラインの付加信号端子から信号を入力することもできる。前記接続素子は、複数の信号端子間の接続を制御するトランジスタであって、トランジスタのゲート電極およびソース電極が2つの信号端子に、ソース電極が前記ショートラインに接続される構成であってもよい。これにより、ショートラインを通じて信号素子間の接続を制御することが可能になる。上記アクティブマトリクスは、接続素子への外部からの光を遮断する遮光膜を、さらに備えてもよい。遮光膜により、接続素子に対する、外部からの光の影響を抑制することができる。前記接続素子は、連続する3つの信号端子ごとに設けられ、当該3つの信号端子の中央の信号端子と両側の信号端子との間を接続する構成であってもよい。これにより、例えば、中央の信号端子に信号を入力することで、3つの信号端子に接続される配線にも信号を伝達することができる。上記アクティブマトリクス基板を備えた表示装置も、本発明の一実施形態である。本願開示の検査方法は、アクティブマトリクス基板の検査方法であって、前記アクティブマトリクス基板は、画素領域に設けられた複数のバスラインと、前記画素領域の外側にある接続端子領域に設けられる、前記複数のバスラインそれぞれへ駆動信号を入力するための複数の信号端子と、前記複数の信号端子とバスラインとの間をそれぞれ繋ぐ接続配線と、前記接続端子領域において、前記複数の信号端子の間を接続する接続素子と、前記画素領域の外側に設けられ、前記複数のバスラインそれぞれへ前記信号端子から入力される前記駆動信号とは異なる経路で信号を入力するための付加信号端子と、前記複数のバスラインと前記付加信号端子との間をそれぞれ繋ぐ付加接続配線と、前記複数のバスラインと前記付加接続配線との接続をそれぞれ制御する複数のスイッチング素子とを備え、前記複数のスイッチング素子は2以上のグループに分けられ、前記グループの少なくとも1グループのバスラインと前記付加接続配線との接続をONにする工程と、前記付加信号端子から、信号を入力する工程と、前記信号が、前記ONになったスイッチング素子を介して前記バスラインに入力されるとともに、前記接続配線を介して前記信号端子へ到達し、さらに、前記接続素子を介して、他の信号端子から他の接続配線およびバスラインへ入力される工程とを含む。本願開示の検査方法は、アクティブマトリクス基板の検査方法であって、前記アクティブマトリクス基板は、画素領域に設けられた複数のバスラインと、前記画素領域の外側にある接続端子領域に設けられる、前記複数のバスラインそれぞれへ駆動信号を入力するための複数の信号端子と、前記複数の信号端子とバスラインとの間をそれぞれ繋ぐ接続配線と、前記複数の信号端子に接続されるショートラインと、前記複数の信号端子と前記ショートラインとの間に設けられる接続素子と、前記画素領域の外側に設けられ、前記信号端子から入力される駆動信号とは異なる経路で前記複数のバスラインそれぞれへ信号を入力するための付加信号端子と、前記複数のバスラインと前記付加信号端子との間をそれぞれ繋ぐ付加接続配線と、前記複数のバスラインと付加接続配線との接続をそれぞれ制御する複数のスイッチング素子とを備え、前記複数のスイッチング素子は2以上のグループに分けられ、前記グループの少なくとも1グループのバスラインと付加接続配線との接続をONにする工程と、前記付加信号端子から、信号を入力する工程と、前記入力された信号を、ONになった前記スイッチング素子を介してバスラインに入力する工程と、前記信号が入力されたバスラインの画素を点灯するための信号を前記ショートラインおよび接続素子を介して入力する工程とを含む。上記検査方法は、前記信号による画素の点灯検査の後、前記複数の接続素子の少なくとも一部を切断する工程をさらに含んでもよい。本願開示のアクティブマトリクス基板によれば、パネル表示部外へ形成される素子の小型化を容易にすることができる。以下、本発明のより具体的な実施形態について、図面を参照しながら説明する。なお、以下の実施形態は、本発明にかかる表示装置を液晶表示装置として実施する場合の構成例を示したものである。また、以下で参照する各図は、説明の便宜上、本発明の実施形態の構成部材のうち、本発明を説明するために必要な主要部材のみを簡略化して示したものである。従って、本発明にかかる表示装置は、本明細書が参照する各図に示されていない任意の構成部材を備え得る。また、各図中の部材の寸法は、実際の構成部材の寸法および各部材の寸法比率等を忠実に表したものではない。第1の実施形態以下、本発明のアクティブマトリクス基板、及び表示装置の好ましい実施形態について、図面を参照しながら説明する。なお、以下の説明では、本発明を透過型の液晶表示装置に適用した場合を例示して説明する。液晶パネルの構成例図1は、第1の実施形態に係る液晶パネル100の概略構成を示す平面図である。図1に示すように、液晶パネル100は、アクティブマトリクス基板101と、アクティブマトリクス基板101に対向する対向基板102とを備えている。アクティブマトリクス基板101と対向基板102との間には、図示しない液晶材料が狭持されている。図1では、アクティブマトリクス基板101上の配線や電極の構成を示すために、対向基板102および液晶層を透視した状態が描かれている。なお、本実施形態に係る対向基板102には、R赤、G緑、B青のカラーフィルタと、これらのカラーフィルタ間の光漏れを防止するブラックマトリクスとを含むカラーフィルタ層が形成されている。また、カラーフィルタ層の上には、共通電極が形成されている。ただし、この対向基板は一例である。例えば、上記3色のみでないものや全く異なる色から構成されるもの等の色材が含まれていることを特徴とするカラーフィルタを有する基板、色材を含まない透明または半透明な基板、共通電極が形成されていない基板、シールド層のみからなる基板、タッチ入力機能を有する基板、これら何の構造も持たない単なる基板、などあらゆる仕様を持った対向基板も含まれる。アクティブマトリクス基板101は、画素領域Pと、接続端子領域Kと、画素領域Pの外側にあって、画素領域Pを囲む額縁配線領域SRとを含んでいる。また、アクティブマトリクス基板101では、液晶パネル100の画素領域P表示面に含まれる複数の画素に応じて、画素電極や薄膜トランジスタTFT:ThinFilmTransistorなどが上記液晶層との間に形成されている。なお、以下では、液晶パネル100の接続端子領域Kが配置される側の1辺を第1辺S1図1では、下辺とし、この第1辺S1を挟んで左右の辺を各々第2辺S2、第3辺S3とし、第1辺S1に対向する辺を第4辺S4とする。ここで、図1に示すように、アクティブマトリクス基板101の第2辺S2第3辺S3の長さは、対向基板102の第2辺S2第3辺S3の長さよりも長い。このため、アクティブマトリクス基板101と対向基板102とが液晶材料を介して互いに貼り合わされた場合に、アクティブマトリクス基板101の接続端子領域Kは、対向基板102よりも第1辺S1側に位置することとなる。画素領域Pには、複数の走査配線1a1、1b1、1c1、1d1、1a2、1b2、1c2、1d2、1am、1bm、1cm、1dm以下、これらを総称する場合は、走査配線1とする。データ配線2、接続配線3、トランジスタ4、信号端子5等においても同様と、これに直交する複数のデータ配線2e1、2f1、2e2、2f2、22en、2fnが形成されている。走査配線およびデータ配線は、ゲート配線およびソース配線と称することもできる。また、データ配線は信号配線と呼ばれることもある。なお、走査配線1およびデータ配線2は、バスラインの一例である。走査配線1およびデータ配線2は、アクティブマトリクス基板101に含まれた透明なガラス材または透明な合成樹脂製の基材図示せず上で互いに交差するように、マトリクス状に配列されている。すなわち、データ配線2は、マトリクス状の列方向液晶パネル2の縦方向に平行となるように上記基材上に設けられ、走査配線1は、マトリクス状の行方向液晶パネル2の横方向に平行となるように上記基材上に設けられている。なお、図示しないが、画素領域Pには、上記走査配線およびデータ配線の他にも必要に応じて配線を設けることができる。例えば、補助容量を発生させるための補助容量用配線が設けられてもよい。これらの走査配線1と、データ配線2との交差部の近傍には、スイッチング素子としての薄膜トランジスタと、薄膜トランジスタに接続された画素電極を有する画素が設けられている。また、画素領域Pにおいて、各画素の画素電極に対向するように、共通電極が上記液晶層を間に挟んだ状態で形成されている。すなわち、アクティブマトリクス基板101では、薄膜トランジスタ、画素電極、及び共通電極が画素単位に設けられている。また、アクティブマトリクス基板101では、走査配線1と、データ配線2とによってマトリクス状に区画された各領域に、複数の各画素の領域が形成されている。これら複数の画素には、赤色R、緑色G、及び青色Bの画素が含まれている。また、これらのRGBの画素は、例えばこの順番で、各データ配線2e1、2f1、2en、2fnに平行に順次配設されている。さらに、これらのRGBの画素は、対向基板102側に設けられたカラーフィルタ層図示せずにより、対応する色を表示できるようになっている。接続端子領域Kは、アクティブマトリクス基板101において、複数の走査配線1および複数のデータ配線2へ駆動信号を入力するための信号端子5が配置された領域である。例えば、ドライバ図示せず、またはドライバが設けられたフレキシブル配線基板図示せずが、接続端子領域Kにおいて、信号端子5に接続される。これにより、走査配線1およびデータ配線2とドライバが電気的に接続される。具体的には、走査配線1a1、1b1、1c1、1d1、、1am、1bm、1cm、1dmに走査信号を入力するための信号端子5a1、5b1、5c1、5d1、、5am、5bm、5cm、5dmと、データ配線2e1、2f1、2en、2fnに映像信号を入力するための信号端子5e1、5f1、5en、5fnが接続端子領域Kに設けられる。走査配線1a1、1b1、1c1、1d1、、1am、1bm、1cm、1dmと、信号端子5a1、5b1、5c1、5d1、、5am、5bm、5cm、5dmとは、接続配線3a1、3b1、3c1、3d1、、3am、3bm、3cm、3dmによって接続されている。信号端子5の各々は、両隣の信号端子と双方向ダイオード12によって接続されている。双方向ダイオードは、例えば、極性電流の流れる方向が逆である2つのダイオードを並列に接続したものとすることができる。走査配線1へ接続される信号端子5a、5b、5c、5dは、ドライバからの走査信号が入力される端子となる。また、データ配線2へ接続される信号端子5e、5fは、ドライバからのデータ信号が入力される端子となる。なお、ドライバは、例えば、COGChipOnGlass方式にて接続端子領域Kに接続することが可能である。また、ドライバが設けられたフレキシブル配線基板は、例えば、TCPTapeCarrierPackage方式にて接続端子領域Kに接続することが可能である。なお、接続する方式については、ここでは特に限定されない。なお、図1では、接続端子領域Kに、1個のドライバを配置することが可能な例を示しているが、これに限定されない。例えば、アクティブマトリクス基板101上に接続端子領域Kを複数設けることにより、複数の接続端子領域Kのそれぞれに、複数のドライバをそれぞれ配置することが可能なようにしてもよい。また、接続端子領域Kに搭載されるドライバは、例えば、走査配線1に対して、対応する薄膜トランジスタのゲート電極をオン状態にする走査信号ゲート信号を順次出力する。また、ドライバは、データ配線2に対して、表示画像の輝度階調に応じたデータ信号電圧信号階調電圧を出力する。アクティブマトリクス基板101には、上記構成に加えて、信号端子5から入力された信号とは異なる経路で走査配線1およびデータ配線2へ信号を入力するための付加信号端子11が設けられる。付加信号端子11には、例えば、画素の点灯検査のための点灯検査用信号が入力される。以下、付加信号端子11に点灯検査用信号が入力される場合について説明するが、付加信号端子11の用途は、これに限定されない。また、額縁配線領域SRには、付加信号端子11と走査配線1との間、および付加信号端子11とデータ配線2との間を接続する付加接続配線8が形成され、さらに、走査配線1およびデータ配線2と付加接続配線8との接続を制御するトランジスタ4スイッチング素子の一例が設けられる。トランジスタ4は、付加信号端子11から走査配線1およびデータ配線2へ信号入力のON/OFFを切り替える為のものであり、複数のグループに分けられ、グループごとにONOFFが制御可能になっている。本実施形態では、グループごとに、トランジスタ4に制御信号を入力するための制御配線と、制御配線に接続される制御信号端子9が設けられる。例えば、図1に示す例では、走査配線1のうち、奇数行1、3、5行目、...の走査配線1a、1cは、左側辺S2側の額縁配線領域SRに設けられたトランジスタ4a、4cを介して、付加接続配線8a、8cに接続されている。右側のトランジスタ4a、4cはさらに2つのグループA、Cに分けられ、グループごとに独立した制御配線7a、7cおよび制御信号端子9a、9cに接続される。すなわち、グループAのトランジスタ4a1、4a2のゲート電極は、グループAの制御配線7aおよび制御信号端子9aに接続され、グループCのトランジスタ4c1、4c2のゲート電極は、グループCの制御配線7cおよび制御信号端子9cに接続されている。これにより、グループAおよびグループCそれぞれにおいて、独立して検査用信号入力のON/OFF制御が可能になる。走査配線1のうち、偶数行2、4、6行目、...の走査配線1b、1dは、右側辺S3側の額縁配線領域SRに設けられたトランジスタ4b、4dを介して、付加接続配線8b、8dに接続されている。左側のトランジスタ4b、4dはさらに2つのグループB、Dに分けられ、グループごとに独立した制御配線7b、7dおよび制御信号端子9b、9dに接続される。すなわち、グループBのトランジスタ4b1、4b2のゲート電極は、グループBの制御配線7bおよび制御信号端子9bに接続され、グループDのトランジスタ4d1、4d2のゲート電極は、グループDの制御配線7dおよび制御信号端子9dに接続されている。これにより、グループBおよびグループDそれぞれにおいて、独立して検査用信号入力のON/OFF制御が可能になる。データ配線2は、画素領域Pの上側辺S4側の額縁配線領域SRに設けられたトランジスタ4e、4fを介して、付加接続配線8R、8G、8Bに接続されている。トランジスタ4e、4fは2つのグループE、Fに分けられ、グループごとに独立した制御配線7e、7fおよび制御信号端子9e、9fに接続される。すなわち、グループEのトランジスタ4e1、4e2、...のゲート電極は、グループEの制御配線7eおよび制御信号端子9eに接続され、グループFのトランジスタ4f1、4f2、...のゲート電極は、グループFの制御配線7fおよび制御信号端子9fに接続されている。これにより、グループEおよびグループFそれぞれにおいて、独立して検査用信号入力のON/OFF制御が可能になる。なお、グループ分けの態様は上記例に限られない。例えば、データ配線2のトランジスタを、R赤色の階調データのデータ配線に接続されるグループ、G緑色の階調データのデータ配線のグループ、およびB青色の階調データのデータ配線のグループに分けることもできる。[検査時の動作例]図2は、図1に示す液晶パネル100における画素の点灯検査の一例を説明するための図である。以下、図2を用いて、各バスライン走査配線1とデータ配線2の、接続端子領域Kから画素領域Pまでの断線の有無を確認する方法の一例を説明する。まず、走査配線1と付加接続配線8との接続を切り替えるトランジスタ4のうち、グループCのトランジスタ4c1、4c2と、グループDのトランジスタ4d1、4d2をOFFとし、その他のグループA、B、E、Fのトランジスタ4a、4b、4e、4fをONにする。この状態で、点灯検査用信号を付加信号端子11a、11bから入力する。この時の走査配線へ入力する点灯検査用信号は低周波またはDC電位にすることが望ましい。また、データ配線2e、2fに対しても、付加信号端子11R、11G、11Bより検査用信号を入力する。そうすると、グループA、Bの走査配線1a、1bにはトランジスタ4a、4bを介して、点灯検査用信号が入力される。また、グループC、Dの走査配線1c、1dには、グループA、Bへ入力された点灯検査用信号が、接続素子領域Kのダイオード12を経由して入力される。すなわち、トランジスタ4a、4bを介して、走査配線に入力される点灯検査用信号は、接続配線3a、3bを通って信号端子5bに到達し、ダイオード12を介して隣の信号端子5c、5dから接続配線3c、3dに入り、走査配線1c、1dに入力される。ここで、図2に示すように、接続配線3d1に断線がある場合、走査配線1d1には点灯検査用信号が入力されないことになる。その結果、走査配線1d1に対応するdグループの画素は点灯しない。これにより、接続配線3d1の断線が検出することができる。上記例のように、あるグループのバスラインへの点灯検査用信号が入力される際に、信号端子間を接続するダイオード12を介して接続される他のグループのバスラインの検査用配線からの入力をOFFに設定することで、ダイオード12経由で点灯検査用信号を他のバスラインへ入力することができる。このように、グループの異なるバスラインの信号端子間例えば、信号端子5aと5cの間を、双方向のダイオード12により接続することで、各グループ例えば、グループA~Dのバスライン走査配線1a~1dのみならず、グループ間の接続配線3a~3dにおける断線の有無を検査することができる。なお、検査方法は、上記方法に限られない。例えば、データ配線2e、2fへの点灯検査用信号入力を切り替えるトランジスタ4e、4fにおいて、いずれか一方のグループ例えば、グループEのみのトランジスタ4eをONにして、グループEのデータ配線2eに点灯検査用信号を入力することができる。この場合、グループEのデータ配線2eには、検査用配線8からトランジスタ4eを介して点灯検査用信号が入力され、グループFのデータ配線2fには、接続配線および信号端子5e、5f経由で点灯検査用信号が入力されることになる。そのため、各グループE、Fのデータ配線2e、2fのみならず、これらと信号端子5e、5fとの間を繋ぐ接続配線の断線の有無を検査することができる。[信号端子間を接続するダイオードの構成]上記の検査方法においては、接続端子領域Kに設けられる信号端子間のダイオード12は、断線の有無による画素の表示状態の差を明らかにすることに利用される。このように、接続端子領域Kにおけるダイオード12をバスラインおよび接続配線の断線を確認する為のものに特化する構成にすることにより、ダイオード12の小型化が可能になる。また、このダイオード12は、静電気対策用パターンを兼用することもできる。図3Aは、接続端子領域Kにおける、信号端子5間を接続する双方向のダイオード12の構成例を示す平面図である。図3Bは、図3Aに示すA-A線に沿う断面図である。図3A、図3Bに示す例では、複数の信号端子5を形成する電極それぞれから延びる線路の間に、互いに逆方向の2つのダイオード12aが並列に接続されている。2つのダイオード12aの一方は、トランジスタのゲートとドレインが接続されたものであり、他方は、トランジスタのゲートとソースが接続されたものとなっている。具体的には、複数の信号端子5b、5dを形成する電極それぞれから延びる線路の間に、一方の線路からソース電極12sが、他方の線路からドレイン電極12dが、それぞれ内側に向かって延びて、線路の中央付近で対向するように設けられる。ゲート電極12gは、ソース電極12sの先端部とドレイン電極12dの先端部とに挟まれた領域の下方を通り、一部がソース電極12sの先端部とゲート電極12gの先端部に重なる位置に設けられる。ゲート電極12gの上にはゲート電極12gを覆うように絶縁層16が設けられ、絶縁層16の上に、半導体層12hが、ゲート電極12gを覆う位置に形成される。半導体層14hは、ソース電極12sの先端部からドレイン電極12dの先端部にかけて形成される。半導体層14hにおいて、ゲート電極12gおよびソース電極12sで挟まれる領域はソース領域、ゲート電極12gおよびドレイン電極12dで挟まれる領域はドレイン領域となる。半導体層14hにおいて、ソース領域とドレイン領域との間がチャネル領域となる。ゲート電極12gは、信号配線から延びる線路の一方に、例えば、コンタクトホール17を介して接続される。なお、ダイオードの構成は、図3A、図3Bに示す例に限定されない。例えば、トランジスタ接続の替わりに、P領域およびN領域が順に並んで形成されるPN接続を用いることができる。図3に示すダイオード12a、12bは、例えば、バスラインや接続配線の断線を検査するために、信号端子間を接続するものである。これに対して、例えば、接続端子領域Kに、電流測定用トランジスタや、点灯用トランジスタ等の素子を配置するとなると、抵抗を下げる及び許容電流値を確保する為にはある程度の素子のサイズが必要となる。この場合、図3に示すようなダイオードに比べて、素子サイズが大きくなることが想定される。このことは、aSi、pSiのいずれを用いた場合でも同様である。また、パネル内配線である走査配線1、データ配線2等のバスラインや接続配線3の入力端である接続端子領域K例えば、IC実装部に、検査のため、Trなどのスイッチング素子を設ける手法が考えられる。この場合、表示を行う為のものや電流測定用等、ある程度の抵抗値や電流許容値を考慮したり、移動度の高い素子多結晶Siチャネルなどを利用したりしようとすると、配置スペースの確保が難しい。なぜなら、近年のCOG用ICチップは小型化、高精細化が求められているからである。そのため、上記の本実施形態のように、導通検査のためのダイオード12を信号端子間に配置し、検査用配線8やトランジスタ4によるグループごとの検査用信号の入力制御をすることで、接続端子領域Kに設けられる検査用の素子を小型化することができる。[変形例]ここで、接続素子の変形例を示す。なお、接続素子がとりうる形態は、下記変形例に限定されない。また、下記変形例は、後述する他の実施形態にも適用可能である。図4Aは、ダイオード12の変形例を示す図である。図4Aに示す例では、双方向のダイオードの替わりに片方向のダイオードが、信号端子5間に設けられている。図4に示す構成でも、上記動作と同様に断線の検査を行うことができる。このように、片方向のダイオードを接続素子に用いることで、接続素子の配置スペースをさらに小さくすることができる。図4Bに示す例では、各々の信号端子は、隣接する1つの信号端子のみと、双方向のダイオード12を介して接続されている。このように、複数の連続する信号端子5の間において、一箇所おきに双方向のダイオードを配置することができる。この構成では、接続素子例えば、ダイオードの数を減らし、配置スペースをさらに小さくすることができる。また、図4Bに示す例では、異なるグループここでは、一例として、グループAとグループC間の信号端子5a、5cの間を一箇所おきにダイオードにより接続しているが、同じグループの信号端子間を接続する構成であってもよい。さらに、図4Cに示すように、双方向のダイオードに替えて片方向のダイオード12aを接続素子とすることもできる。この場合、接続素子の配置スペースをさらに小さくすることができる。図4Dに示す例は、1つの信号端子は、両側の信号端子と双方向のダイオード12を介して接続されている。すなわち、3つの信号端子ごとに、信号端子間を接続するダイオード12が設けられる。この構成では、3本の信号端子例えば、5b1、5d1、5b2の中央の信号端子5d1のみ信号を入れることで断線の有無を確認できる。また、ダイオード12により接続される3つの信号端子は、図4Dに示すように異なるグループの信号端子を含む構成とすることもできる。あるいは、同じグループの3本の信号端子をダイオードにより互いに接続する構成であってもよい。図4Eに示す例では、1つの信号端子から、その両側の信号端子に電流が流れるように、片方向のダイオード12aが設けられる。図4Fに示す例は、1つの信号端子へ、その両側の信号端子から電流が流れるように、片方向のダイオード12aが設けられる。すなわち、図4Fのダイオード12aは、図4Eに示すダイオード12aの極性が反転したものである。このように、片方向のダイオード12aを用いることにより、電圧の向きを制限するとともに、接続素子の配置スペースをさらに小さくすることができる。図4Gに示す例では、接続素子に、ダイオードの替わりにトランジスタが用いられている。2つの信号端子に、トランジスタのソース電極とドレイン電極がそれぞれ接続されている。ゲート電極は、例えば、トランジスタのON/OFFを制御する制御信号を伝送する配線に接続される。図4Hに示す例では、3つの信号端子間が1つのトランジスタ14で接続される。中央の信号端子5d1が、トランジスタのゲート電極に接続され、ソース電極とドレイン電極は、両側の信号端子5b1、5d2にそれぞれ接続されている。図4Iに示す例では、隣り合う2つの信号端子にトランジスタのソース電極とドレイン電極がそれぞれ接続され、これら2つの信号端子の外側の信号端子にゲート電極が接続されている。図4Iに示す例は、ゲート接続が中央の信号端子でない場合の例である。[第2の実施形態]図5は、第2の実施形態に係る液晶パネル200の概略構成を示す平面図である。図5において、図1と同じ箇所には同じ番号を付している。図5に示す例では、接続端子領域Kにおいて、各信号端子5は、双方向のダイオード12を介してショートライン13に接続される。具体的には、グループAおよびグループCの走査配線1a、1cに接続される信号端子5a、5cは、検査用信号端子9acに接続される1本のショートライン13に、ダイオード12を介して接続される。グループBおよびグループDの走査配線1b、1dに接続される信号端子5b、5dは、検査用信号端子9bdに接続される1本のショートライン13に、ダイオード12を介して接続される。グループEおよびグループFのデータ配線2e、2fに接続される信号端子5e、5fは、検査用信号端子9efに接続される1本のショートライン13に、ダイオード12を介して接続される。すなわち、本実施形態のアクティブマトリクス基板101は、画素領域Pのバスライン走査配線1およびデータ配線2へ点灯検査用信号を入力させる為に設けられたトランジスタ4と、各トランジスタ4をグループに分け、各々ON/OFF制御可能とした配線7と、接続端子領域Kバスライン入力端近傍に配置される1本以上のショートライン13とを含む。そして、ショートライン13と各バスライン間がダイオード12で接続されている。この構成により、接続端子領域Kの検査用素子を小型化しつつも、画素領域内だけでなく、画素領域外における配線の断線も検査することができる。図6は、接続素子の変形例を示す図である。図6に示す例では、接続素子として、双方向のダイオード12の替わりに、片方向のダイオード12aが用いられている。これにより、接続素子の配置スペースをさらに小さくすることができる。なお、図6に示す片方向のダイオード12aとは、反対方向の片方向ダイオードを用いることもできる。[検査時の動作例]ここで、各バスライン走査配線1とデータ配線2の、接続端子領域K例えば、IC実装部から画素領域Pまでの断線確認方法の一例を説明する。本例では、額縁配線領域SRにある検査用信号切り替え用のトランジスタ4のうち、走査配線用のトランジスタ4a、4b、4c、4d全てをOFFとし、データ配線用のトランジスタ4e、4fをONとする。この状態で、データ配線2に対する点灯検査用信号を付加信号端子11R、11G、11Bより入力する。さらに、走査配線1とダイオード接続されているショートライン13へすなわち、検査信号用端子9ab、9cdへ、走査配線に対する点灯検査線用信号を入力する。これにより、グループE、Fのデータ配線2へは、検査用配線8R、8G、8B経由で点灯検査用信号を入力し、グループA~Dの走査配線1へは、ショートライン13から信号端子5a~5dおよび接続配線3a~3d経由で点灯検査用信号を入力することになる。走査配線1への点灯検査用信号は全て、ダイオード12経由で入力される。この時の走査配線1への点灯検査用信号は低周波又はDC電位にすることが望ましい。図5に示す例の様に、信号端子5d1と走査配線1d1との間の接続配線3d1に断線箇所がある場合、グループdの走査配線1d1のみ信号は入らないこととなる。その結果、画素領域Pにおいて、dラインの画素だけ表示状態が異なることとなり、断線の有無を確認できる。また、走査配線1のトランジスタ4a~4dと、データ配線2のトランジスタ4e、4fのONとOFFを入れ替えることで、データ配線2e、2fと、その接続配線における断線も、同様に検査することができる。例えば、走査配線1のトランジスタ4a~4dをONに、データ配線2のトランジスタ4e、4fをOFFにした状態で、付加信号端子11a、11b、11c、11dから走査配線1への点灯検査用信号を入力し、信号端子5e、5fのショートライン13検査用信号端子9efから、データ配線2への点灯検査用信号を入力する。これにより、グループE、Fのデータ配線2へは、ショートライン13から信号端子5e、5fおよび接続配線3e、3f経由で点灯検査用信号を入力し、グループA~Dの走査配線1へは、検査用配線8a~8d経由で点灯検査用信号を入力することになる。データ配線2への点灯検査用信号は全て、ダイオード12経由で入力される。その結果、走査配線1に加えて、接続配線3a~3dにおける断線も検査できる。なお、グループA~Dの走査配線1の検査においては、上記第1の実施形態と同様に、グループA、Bのトランジスタ4a、4bをONにして、グループC、DをOFFとして点灯検査信号を入力することもできる。第2の実施形態によれば、上記第1の実施形態に比べて、接続端子領域Kにおける、検査用の素子のエリアが大きくなるが、確認画面を減らすことが可能となり、工数削減が可能になる。[第3の実施形態]図7は、第3の実施形態に係る液晶パネル300の概略構成を示す平面図である。図7において、図1と同じ箇所には同じ番号を付している。図7に示す例では、接続端子領域Kにおいて、各信号端子5は、隣にある他の1つの信号端子のみとトランジスタ14を介して接続されている。トランジスタ14のソース電極およびドレイン電極は、信号端子に接続され、ゲート電極はショートライン13に接続される。各信号端子5は、トランジスタ14を介してショートライン13に接続される。具体的には、グループAおよびグループCの走査配線1a、1cに接続される信号端子5a、5cは、検査用信号端子9acに接続される1本のショートライン13に、トランジスタ14を介して接続される。すなわち、信号端子それぞれは、隣接する1つの信号端子のみと、トランジスタ14を介して接続される。各トランジスタ14のドレイン電極はグループAの信号端子5aに、ソース電極はグループCの信号端子5cに、ゲート電極はショートライン13に接続される。これにより、複数並ぶ信号端子5において、各信号端子間は、1つおきにトランジスタ14によって接続された構成となる。同様に、グループBおよびグループDの走査配線1b、1dに接続される信号端子5b、5dは、検査用信号端子9bdに接続される1本のショートライン13に、トランジスタ14を介して接続される。グループEおよびグループFのデータ配線2e、2fに接続される信号端子5e、5fは、検査用信号端子9efに接続される1本のショートライン13に、トランジスタ14を介して接続される。図7に示す例は、異なるグループのバスラインに接続される信号端子が、トランジスタにより接続される構成である。すなわち、グループAとグループC、グループBとグループD、およびグループEとグループFが、それぞれ、接続端子領域Kにおいて、トランジスタ14によって接続されることになる。本実施形態のアクティブマトリクス基板101は、画素領域Pのバスライン走査配線1およびデータ配線2へ点灯検査用信号を入力させる為に設けられたトランジスタ4と、各トランジスタ4をグループに分け、各々ON/OFF制御可能とした配線7と、接続端子領域Kバスライン入力端近傍における各ライン間を、1個置きに接続したトランジスタ14を含む。この構成により、接続端子領域Kの検査用素子を小型化しつつも、画素領域内だけでなく、画素領域外における配線の断線も検査することができる。[検査時の動作例]ここで、各バスライン走査配線1とデータ配線2の、接続端子領域KIC実装部から画素領域Pまでの断線確認方法の一例を説明する。本動作例では、走査配線1と検査用配線8との接続を切り替えるトランジスタ4のうち、グループCのトランジスタ4c1、4c2と、グループDのトランジスタ4d1、4d2をOFFとし、その他のグループA、B、E、Fのトランジスタ4a、4b、4e、4fをONにする。この状態で、点灯検査用信号を付加信号端子11a、11bから入力する。この時の走査配線へ入力する点灯検査用信号は低周波またはDC電位にすることが望ましい。また、データ配線2e、2fに対しても、付加信号端子11R、11G、11Bより検査用信号を入力する。そうすると、グループA、Bの走査配線1a、1bにはトランジスタ4a、4bを介して、点灯検査用信号が入力される。また、C,Dグループの走査配線1c、1dには、グループA、Bへ入力された点灯検査用信号が、接続素子領域Kのトランジスタ14を経由して入力される。すなわち、トランジスタ4a、4bを介して、走査配線に入力される点灯検査用信号は、接続配線3a、3bを通って信号端子5bに到達し、トランジスタ14を介して隣の信号端子5c、5dから接続配線3c、3dに入り、走査配線1c、1dに入力される。ここで、図7に示すように、走査配線1d1と信号端子5d1との間の接続配線3d1に断線がある場合、走査配線3d1には点灯検査用信号が入力されないことになる。その結果、走査配線1d1に対応するdグループの画素は点灯しない。これにより、接続配線3d1の断線が検出することができる。このように、グループの異なるバスラインの信号端子間例えば、信号端子5aと5cの間を、トランジスタ14により接続することで、各グループ例えば、グループA~Dのバスライン1a~1dのみならず、グループ間の接続配線3a~3dにおける断線の検査もすることができる。上記第3の実施形態によれば、第1の実施形態や第2の実施形態に比べて、素子エリアをさらに小さくすることができる。また、第1の実施形態に比べて確認画面を減らすことが可能となる。図8Aは、図7に示す接続端子領域Kにおけるトランジスタ14の構成例を示す平面図である。図8Bは、図8Aに示すA-A線に沿う断面図である。図8A、図8Bに示す例では、複数の信号端子5b、5dを形成する電極それぞれから延びる線路の間に、一方の線路からソース電極14sが、他方の線路からドレイン電極14dが、それぞれ内側に向かって延びて、線路の中央付近で対向するように設けられる。ゲート電極14gは、ソース電極14sの先端部とドレイン電極14dの先端部とに挟まれた領域の下方を通り、一部がソース電極14sの先端部とゲート電極14gの先端部に重なる位置に設けられる。ゲート電極14gを覆うようにゲート電極14gの上には絶縁層16が設けられ、絶縁層16の上に、半導体層14hが、ゲート電極14gを覆う位置に形成される。半導体層14hは、ソース電極14sの先端部からドレイン電極14dの先端部にかけて形成される。半導体層14hにおいて、ゲート電極14gおよびソース電極14sで挟まれる領域はソース領域、ゲート電極14gおよびドレイン電極14dで挟まれる領域はドレイン領域となる。半導体層14hにおいて、ソース領域とドレイン領域との間がチャネル領域となる。また、ゲート電極14gと、基板図示せずとの間に、トランジスタ14への外光を遮断する遮光膜15が設けられる。遮光膜15は、例えば、接続端子領域Kの全領域に設けられてもよいし、トランジスタ14が形成される部分のみに設けられてもよい。遮光膜15は、光が透過しにくく、かつ、反射もしにくい材料で形成されることが好ましい。例えば、ODOpticalDensity,光学濃度値の高い有機膜で遮光膜15を形成することが好ましいが、遮光部5の材料は特に限定されない。なお、トランジスタの構成は、図8A、図8Bに示す例に限定されない。トランジスタは、例えば、ソース電極及びドレイン電極と、ゲート電極との上下を反転した構成いわゆるトップゲート方式であってもよい。同様に、図3A、図3Bで示したダイオードを構成するトランジスタも、トップゲート方式であってもよい。[変形例]図9は、接続端子領域Kにおける、接続素子の変形例を示す図である。図9に示す例では、各信号端子5は、隣にある他の1つの信号端子とトランジスタ14を介して接続されている。トランジスタ14のソース電極およびドレイン電極は、ダイオード12を介して信号端子に接続され、ゲート電極はショートライン13に接続される。ソース電極に接続されるダイオード12とドレイン電極に接続されるダイオード12の向きは、ソース電極からドレイン電極へまたはその逆の方向に電流が流れるように設定される。例えば、グループAとグループCの走査配線に接続される信号端子5a、5c間を接続するトランジスタ14およびダイオード12においては、グループAの信号端子5aからグループCの信号端子5cへ電流が流れるようにダイオード12の向きが設定される。このように、図9に示す構成によれば、特定のグループ間における信号端子の接続を、トランジスタ14およびダイオード12により制御することが可能になる。なお、図9に示す構成は、一例であり、トランジスタ14およびダイオード12の組み合わせの構成はこれに限定されない。[切断例]上記第1~第3の実施形態において、例えば、検査工程の後に、ダイオード12やトランジスタ14などの接続端子領域Kにおける接続素子を切断する切断工程が行われてもよい。具体的には、図1、図4、図7に示すダイオード12やトランジスタ14を、信号端子5から電気的に切り離す工程が含まれてもよい。具体的には、信号端子5とダイオード12またはトランジスタ14との間の配線を切断することができる。切断方法として、例えば、レーザーを用いて切断することができる。図10Aは、図1に示す接続端子領域Kにおいて、接続素子であるダイオード12と信号端子5との間の配線を切断した後の回路構成を示す図である。図10Aに示す例では、信号端子5とダイオード12との間を横切る点線C1を切断線として、配線が切断されている。また、切断線はC1に限られず、例えば、C2を切断線とすることができる。図10Bは、図5に示す接続端子領域Kにおいて、接続素子であるダイオード12と信号端子5との間の配線を切断した後の回路構成を示すである。図10Bに示す例では、信号端子5とダイオード12との間を横切る点線C3を切断線として、配線が切断されている。なお、切断箇所は、図10Aおよび図10Bに示す例に限られない。例えば、複数の接続素子と接続端子と間、接続素子へ接続されている配線、接続素子の周囲の配線の少なくとも一部を切断することができる。[スイッチング素子および配線のグループ化の変形例]上記第1~第3の実施形態においては、走査配線1はグループA~D、データ配線2は、グループE、Fに分けられ、グループごとにトランジスタ4を制御する制御配線が設けられている。すなわち、走査配線1およびデータ配線2それぞれが複数のグループに分けられている。グループ分けの方法は、これに限定されない。例えば、走査配線1およびデータ配線2のいずれか一方を一つのグループにまとめ、他方を複数のグループに分けることができる。例えば、走査配線1は、常にONまたはOFFの状態で、データ配線2の導通検査を行う場合等は、走査配線1は1つのグループにまとめることができる。また、上記第1~第3の実施形態においては、グループA~Fごとにトランジスタ4のON/OFFを制御するための制御配線7a~7fが設けられているが、複数のグループにおけるトランジスタ4のゲート電極を纏めて1つの制御配線に接続することもできる。すなわち、複数のグループに属するスイッチング素子のゲート電極が共通の制御配線に接続されてもよい。例えば、図1において、走査配線1のうち、画素領域Pの左側に引き出されるグループA、Cに接続されるトランジスタ4a、4cのゲート電極は、それぞれ制御配線7a、7cに接続されているが、これらトランジスタ4a、4cの制御配線7a、7cは1本の配線にまとめることもできる。このように、制御配線を纏めて複数のグループで共有することにより、配線数を減らすことができ、狭額縁化が容易になる。なお、複数のグループの制御配線を纏めた場合、例えば、付加接続配線をグループごとに設けることにより、グループごとの入力信号の制御することができる。また、上記第1~第3の実施形態の走査配線1においては、グループA~Dごとに付加接続配線8a~8dが設けられているが、複数のグループの走査配線を纏めて1つの付加接続配線に接続することもできる。例えば、図1において、走査配線1のうち、画素領域Pの左側に引き出されるグループA、Cに接続される付加接続配線8a、8cは1本の配線に纏めることもできる。付加接続配線を纏めることによっても、配線数を減らすことができ、狭額縁化が容易になる。複数のグループの付加接続配線を纏めた場合、例えば、付加接続配線をグループごとに設けることにより、グループごとの入力信号の制御することができる。上記のように、付加信号端子から付加接続配線を経てバスラインへ信号を入力する経路を、複数グループ間で一纏めにしてもよいし、複数のグループそれぞれに設けてもよい。また、付加接続配線とバスライン間の接続を制御するスイッチング素子の制御配線も、複数グループ間で一纏めにしてもよいし、複数のグループそれぞれに設けてもよい。このように、付加接続配線および制御配線は、それぞれ必要に応じてグループと対応させることができる。図11は、スイッチング素子および配線の変形例の一つを示す図である。図11に示す例では、画素領域Pの右側へ引き出された走査線1a、1cグループA、Cは、いずれも、共通の付加接続配線8acに接続されている。画素領域Pの左側へ引き出された走査線1b、1dグループB、Dは、いずれも、共通の付加接続配線8bdに接続されている。画素領域の上側に引き出されたデータ配線2e、2fグループE、Fのトランジスタ4e、4fのゲート電極は、共通の制御配線7に接続されている。なお、図11に示す例における点灯検査時の動作は、上記第1の実施形態と同様にすることができる。上記の第1~第3の実施形態に係る液晶パネルは、例えば、携帯電話、PDAPersonalDigitalAssistant、PHSPersonalHandyphoneSystem、HHTHandHeldTerminal等の携帯端末用の電子機器に用いることができる。また、液晶パネルは、携帯端末用の電子機器以外に、ゲーム端末、カーナビゲーションシステム、パーソナルコンピュータ、テレビ、ビデオカメラ、デジタルカメラ等の電子機器にも用いることができる。上記第1~第3の実施形態に係るアクティブマトリクス基板101は、液晶パネルに限られず、例えば、電界放出ディスプレイ、プラズマディスプレイ、有機ELディスプレイ等の、パネル表示装置に用いることもできる。上記の第1~第3の実施形態に係る液晶パネルに、ドライバICまたはドライバに接続されるFPC、および光源ユニットをさらに設けることで液晶表示装置を構成することができる。"