ポーラス絶縁層の表面にトレンチを形成する工程と、ビニル基を含み-Si-O-を含む構造を備える化学物質を、前記ポーラス絶縁層の表面上あるいは前記ポーラス絶縁層中に導入する工程と、前記化学物質の重合を行うことにより、前記ポーラス絶縁層よりも高密度のポアシール絶縁層を前記トレンチの表面上に形成する工程とを含む半導体装置の製造方法。請求項1に記載の半導体装置の製造方法であって、前記構造は、下記式で表される半導体装置の製造方法。請求項1又は2に記載の半導体装置の製造方法であって、前記化学物質の導入は、前記化学物質の修飾塩基の部分を活性化させるに十分な低エネルギープラズマ、または熱の下で行われる半導体装置の製造方法。請求項1乃至3のいずれか一項に記載の半導体装置の製造方法であって、前記化学物質の分子サイズは、前記ポーラス絶縁層の空孔サイズよりも小さい半導体装置の製造方法。請求項1乃至4のいずれか一項に記載の半導体装置の製造方法であって、前記化学物質の重合において、熱硬化処理、紫外線硬化処理、プラズマ硬化処理、あるいは電子線硬化処理が実施される半導体装置の製造方法。請求項1乃至5のいずれか一項に記載の半導体装置の製造方法であって、前記トレンチを形成する工程において、更に、前記ポーラス絶縁層が露出した配線スペース部が銅配線間に形成され、前記化学物質の重合を行うことにより、前記配線スペース部の表面上にも前記ポアシール絶縁層が形成される半導体装置の製造方法。請求項1乃至6のいずれか一項に記載の半導体装置の製造方法であって、前記ポアシール絶縁層は、ビアホールの底において露出する銅の上には形成されない半導体装置の製造方法。請求項1乃至7のいずれか一項に記載の半導体装置の製造方法であって、前記トレンチが形成された後、表面処理を行い、前記ポーラス絶縁層の表面上に活性-Si-O結合を形成し、且つ、ビアホールの底において露出する銅の表面を非活性化する工程を更に含む半導体装置の製造方法。請求項8に記載の半導体装置の製造方法であって、前記表面処理は、水素プラズマ、あるいはヘリウムプラズマを含む水素により行われる半導体装置の製造方法。請求項1乃至9のいずれか一項に記載の半導体装置の製造方法であって、化学気相成長法あるいは原子層堆積法によって、前記ポアシール絶縁層上に金属層を形成する工程と、前記金属層上に銅層を形成する工程とを更に含む半導体装置の製造方法。請求項1乃至9のいずれか一項に記載の半導体装置の製造方法であって、前記ポアシール絶縁層上にCuMn合金を堆積する工程と、熱処理を行うことにより、前記ポアシール絶縁層上にMnSiO層を自己整合的に形成する工程とを更に含む半導体装置の製造方法。ポーラス絶縁層と、前記ポーラス絶縁層上に形成され、前記ポーラス絶縁層よりも高密度のポアシール絶縁層と、前記ポアシール絶縁層上に形成された銅配線とを備え、前記ポアシール絶縁層は、ビニル基を含み-Si-O-を含む構造を備える化学物質を前記ポーラス絶縁層の表面上あるいは前記ポーラス絶縁層中に導入し、前記化学物質の重合を行うことにより形成された半導体装置。請求項12に記載の半導体装置であって、前記構造は、下記式で表される半導体装置。請求項12又は13に記載の半導体装置であって、前記ポアシール絶縁層が、前記銅配線間の配線スペース部の表面上に設けられた半導体装置。本願発明者は、上述の関連技術に関して、次のような問題点を認識した。図2A~図2Dは、上述の関連技術に係るポアシールプロセスを含む製造工程を概略的に示している。当該ポアシールプロセスによれば、ポアシール絶縁層が、ポーラスlow-k層上だけでなく、ビアホールの底部の銅Cu上にも堆積される図2B参照。従って、その後、ビアホール底部においてポアシール絶縁層を開口するために、エッチバックが更に必要となる図2C参照。しかしながら、ビアホール底部におけるポアシール絶縁層を開口するためにエッチバックが実施されると、トレンチ底部等の必要な場所におけるポアシール絶縁層も同時にエッチバックされ、消失してしまう、あるいは、極めて薄くなってしまう図2C参照。薄くなってしまったポアシール絶縁層は、もはやポアシールとして機能しなくなるであろう。ポアシールプロセスに伴う他の問題として、CDCriticalDimension;配線の幅の寸法の制御困難性がある。具体的には、ポアシール絶縁層は、M2配線用のエッチングの後に、ポーラスlow-k層上に堆積する必要がある。従って、M2配線の幅は、そのポアシール絶縁層の分だけ狭くなる図2C参照。このことは、配線抵抗の増加を招くだけでなく、その制御性をも低下させる。図3は、上述のlow-k修復法を概略的に示している。low-k修復法によれば、ポーラスlow-k層の表面ダメージを修復することはできるが、連続的なポアシール絶縁層を得ることはできない。従って、ポーラスlow-k層中の連続的な空孔が、トレンチの側面や底面において露出したままである。本発明の1つの観点において、半導体装置の製造方法が提供される。その製造方法は、Aポーラス絶縁層の表面にトレンチを形成する工程と、Bビニル基を含み-Si-O-を含む構造を備える化学物質を、ポーラス絶縁層の表面上あるいはポーラス絶縁層中に導入する工程と、C当該化学物質の重合を行うことにより、ポーラス絶縁層よりも高密度のポアシール絶縁層をトレンチの表面上に形成する工程と、を含む。本発明の他の観点において、半導体装置が提供される。その半導体装置は、ポーラス絶縁層と、ポーラス絶縁層上に形成されポーラス絶縁層よりも高密度のポアシール絶縁層と、ポアシール絶縁層上に形成された銅配線と、を備える。ポアシール絶縁層は、ビニル基を含み-Si-O-を含む構造を備える化学物質をポーラス絶縁層の表面上あるいはポーラス絶縁層中に導入し、当該化学物質の重合を行うことにより形成されている。本発明によれば、重合により、ポアシール絶縁層は、ポーラス絶縁層の表面上や内部にだけ形成され、その他の材料例えばCu上には堆積されない。そのため、上述の関連技術のようにポアシール絶縁層の堆積後にエッチバックを実施する必要がない。従って、トレンチ底部等におけるポアシール絶縁層は、エッチバックされることなく残留し、ポアシールとしての機能を十分に発揮する。また、エッチバックが行われないため、CD制御性も向上する。添付図面を参照して、本発明の実施の形態を説明する。図5A~図5Dは、本発明の第1の実施の形態に係る半導体装置の製造工程を示す断面図である。図5Aに示されるように、絶縁層1の上に、第1配線層の絶縁層2が形成される。その絶縁層2の表面に、複数のトレンチが形成される。それらトレンチの表面にバリアメタル層3が形成された後、それらトレンチ内部が銅4で埋められる。絶縁層2の表面上、及び、銅銅配線4の表面上に、キャップ絶縁層5が形成される。そのキャップ絶縁層5の上に密着層6が形成される。そして、その密着層6の上に、第2配線層の絶縁層7が形成される。この絶縁層7は、ポーラス絶縁層ポーラスlow-k層であり、例えば、ポーラスSiOCH膜で形成される。その後、ポーラスlow-k層7に対して、M2デュアルダマシン形成のためにガス材料を用いたエッチングが実施され、さらに、ウェットエッチングが行われる。その結果、図5Aに示されるように、ポーラスlow-k層7の表面にトレンチが形成され、また、第1配線層の銅配線4に達するビアホールが形成される。トレンチ表面だけでなく、トレンチ銅配線部間の配線スペース部においても、ポーラスlow-k層7は露出している。次に、図5Bに示されるように、ガス材料が、ポーラスlow-k層7の表面上及び内部に導入される。そのガス材料は、ビニル基を含み-Si-O-を含む構造を備える。また、そのガス材料の分子サイズは、ポーラスlow-k層7の空孔サイズよりも小さい。そのガス材料は、例えば、図4に示されるような化学式で表される。尚、ガス材料の導入は、当該ガス材料の修飾塩基modifiedbaseの部分を活性化させるに十分な熱または低エネルギープラズマの下で行われる。つまり、ガス材料は、熱またはライトプラズマlightplasmaによって活性化される。図6を参照して、この時の真空チャンバ内の化学反応について説明する。図6には、例として、図5B中の左側にあるトレンチの側面及び底面に対する化学反応メカニズムが示されているが、ポーラスlow-k層7が露出している他の部分配線スペース部等に関しても同様である。ポーラスlow-k層7としてのポーラスSiOCH膜の表面には、上記エッチングによりCが失われたダメージ層が存在する。これは、ポーラスSiOCH膜7の表面付近にO-Si-結合O-Si-bondが存在することを意味する図6a。ポーラスSiOCH膜7の表面付近にO-Si-結合が存在する場合、熱あるいはライトプラズマによって、上記導入されたガス材料は容易にそのO-Si-結合に吸着する図6b。そして、ガス導入が停止した後、熱硬化処理、紫外線硬化処理、プラズマ硬化処理、あるいは電子線EB硬化処理が実施される。これにより、ポーラスSiOCH膜7の表面においてガス材料が重合し、図6c及び図5Cに示されるように、SiOCHからなるポアシール絶縁層10が、ポーラスSiOCH膜7の露出表面にだけ選択的に形成される。この重合により形成されるポアシール絶縁層10の密度は、ポーラスlow-k層7の密度よりも高い。そのポアシール絶縁層10は、例えば、最大空孔サイズ<0.5nm、k≦4、C/Si>2、E=20GPa及びCuバリア特性を有する。以上に説明された手法によれば、ガス材料は、ビアホールの底において露出する銅4とは反応せず、ポアシール絶縁層10は、ビアホールの底において露出する銅4の上には形成されない。そのため、上述の関連技術のようにビアホール底部におけるポアシール絶縁層を開口するためにエッチバックを実施する必要がない。従って、トレンチ内部や配線スペース部表面におけるポアシール絶縁層10は、エッチバックされることなく残留する。結果、十分な厚さのポアシール絶縁層10が残るため、ポアシールとしての機能を十分に発揮する。つまり、本実施の形態に係るポアシール構造は、Cu拡散やポーラスlow-k層7からのガス放出に対して、高い耐性を備える。その結果、TDDB、EM寿命、ビアオープン歩留まりといったCu配線特性が向上する。その後、図5Cに示されるように、ポアシール絶縁層10の表面上にバリアメタル層8が形成される。ポアシール絶縁層10がポーラスlow-k層7へのガス拡散を防止するため、Ta、TaN、Ru、Coを用いた物理蒸着法PVD:PhysicalVaporDepositionだけでなく、化学気相成長法CVD:ChemicalVaporDepositionや原子層堆積法ALD:AtomicLayerDepositionも、バリアメタル堆積に使用することができる。その後、メタライゼーション及び化学機械研磨CMP:ChemicalMechanicalPolishingが実施され、図5Dに示されるように、バリアメタル層8上に銅配線9が形成される。図7A~図7Dは、本発明の第2の実施の形態に係る半導体装置の製造工程を示す断面図である。図7B~図7Dに示されるプロセスは、上記図5B~図5Dで示されたプロセスと同じである。従って、図7B~図7Dに対する説明は省略する。既出の図5Aで示されたようにRIEエッチング及びウェットエッチングによってトレンチが形成された後、図7Aに示されるように表面処理surfacetreatmentが実施される。より詳細には、水素プラズマ、あるいはヘリウムプラズマを含む水素を用いることにより、表面処理が行われる。このような表面処理により、ポアシール形成前に、ポーラスlow-k層7の表面が活性化され、活性-Si-O結合が形成される。同時に、ビアホールの底において露出する銅4の表面が非活性化される。次に、本発明の第3の実施の形態を説明する。第3の実施の形態では、ポアシール絶縁層10の形成までは、既出の実施の形態と同じである。ポアシール絶縁層10が形成された後、バリアメタル層が自己整合的に形成される。そのために、既出の図5C及び図5Dで示されたプロセスの代わりに、図9A及び図9Bに示されるプロセスが実施される。より詳細には、図9Aに示されるように、ポアシール絶縁層10上にCuMn合金11Mn=0.1~10atmを堆積する。続いて、200~400°Cで5~60分の熱処理を実施する。これにより、図9Bに示されるように、ポアシール絶縁層10の上に、バリアメタル層としてMnSiO層12が自己整合的に形成される。その後、既出の実施の形態と同様に、MnSiO層12上に銅配線9が形成される。以上に説明されたように、本発明の実施の形態によれば、-Si-O結合に対してガス材料が吸着し、重合することにより、ポーラスlow-k層7の表面上及び内部にポアシール絶縁層10が形成される。これにより、ポアシール絶縁層10を、ポーラスlow-k層7の露出表面にだけ選択的に形成し、銅4の露出表面上には形成させないようにすることが可能となる。従って、上述の関連技術のようなポアシール絶縁層堆積後のエッチバック工程を排除することが可能となる。更に、ポアシール絶縁層10は、トレンチ底部に十分な量残留する。これにより、Cu配線に対するシール特性が向上する。このようなガス吸着及び重合ポアシール膜は、例えば図4に示されるような化学式の前駆体を用いることにより、好適に実現可能である。本発明の実施の形態に係る手法によれば、連続的なポアシール薄膜10をポーラスlow-k層7上にだけ選択的に得ることができる。この手法は、例えば図4に示されるような化学式のガス材料を熱またはライトプラズマで活性化し、ポーラスSiOCH膜のSi-O-結合ドライエッチング及びウェットエッチングにより露出に吸着させる。そして、熱硬化システム、紫外線硬化システム、あるいはプラズマ硬化システムによって重合が行われることにより、連続的なポアシール絶縁膜10がポーラスlow-k層7上にだけ選択的に形成される。図8は、関連技術及び本発明のそれぞれに係るポアシールプロセスのフローチャートの比較を示している。図8から明らかなように、本発明に係るポアシールプロセスは、化学吸着と重合を含んでいる。一方、関連技術に係るポアシールプロセスは、ポアシール堆積とポアシールエッチバックを含んでいる。本発明によれば、そのエッチバックプロセスを排除することができる。以上、本発明の実施の形態が添付の図面を参照することにより説明された。但し、本発明は、上述の実施の形態に限定されず、要旨を逸脱しない範囲で当業者により適宜変更され得る。また、後の審査過程中に補正が行われたとしても、出願人の意図は、全てのクレーム要素の等価物を包含する。