オフセット角が2°以上10°以下である4H炭化珪素単結晶基板を用意する工程と、化学気相堆積法により、1400°C以上1650°C以下の温度で、炭化珪素からなるエピタキシャル層を前記炭化珪素単結晶基板上に成長させる工程と、前記エピタキシャル層を1300°C以上1800°C以下の温度で熱処理する工程と、を包含し、前記エピタキシャル層を成長させる工程において、原料ガス中の炭素原子の珪素原子に対する比C/Siは1.5以上2以下である、炭化珪素半導体エピタキシャル基板の製造方法。前記エピタキシャル層を成長させる工程において成長するエピタキシャル層は、深い準位過渡分光法において、炭化珪素半導体の伝導帯の下端からの活性化エネルギー差ΔEaが1.33ev以上1.53eV以下である準位のピークが、点欠陥EH67センターのピークから分離して観測される請求項1に記載の炭化珪素半導体エピタキシャル基板の製造方法。前記エピタキシャル層を成長させる工程は、前記エピタキシャル層中の点欠陥Z12センターの密度が1×1012cm3以下であり、点欠陥EH67センターの密度が5×1011cm3以下となる成長条件で前記エピタキシャル層を成長させる請求項1に記載の炭化珪素半導体エピタキシャル基板の製造方法。前記エピタキシャル層を成長させる工程は、前記エピタキシャル層中において、炭化珪素半導体の伝導帯の下端からの活性化エネルギー差ΔEaが1.33ev以上1.53eV以下の準位を持つ点欠陥の密度が3×1011cm3以上となる成長条件で前記エピタキシャル層を成長させる請求項3に記載の炭化珪素半導体エピタキシャル基板の製造方法。前記エピタキシャル層を熱処理する工程は、前記エピタキシャル層中において、前記ΔEaが1.33ev以上1.53eV以下の準位を持つ点欠陥の密度が前記熱処理を行う前の1/2以下となる条件で前記エピタキシャル層を熱処理する請求項1に記載の炭化珪素半導体エピタキシャル基板の製造方法。前記エピタキシャル層を熱処理する工程は、前記エピタキシャル層中において、前記1.33ev以上1.53eV以下の準位を持つ点欠陥の密度が3×1011cm3以下となる条件で前記エピタキシャル層を熱処理する請求項5に記載の炭化珪素半導体エピタキシャル基板の製造方法。一方、点欠陥については、炭化珪素単結晶の結晶品位を評価する1つの指標として、点欠陥密度が計測され、結晶成長条件と点欠陥密度との関係が調べられている非特許文献1など。しかし、点欠陥を減少させるための具体的な手法については、これまであまり研究されていない。図8は、炭化珪素単結晶中の点欠陥を説明する模式図である。炭化珪素単結晶は、ケイ素原子と炭素原子とが3次元的に交互に配置されることによって構成されている。図8に示すように、本来原子が存在すべき位置に原子が存在しない場合、空孔欠陥51が生じる。また、反対の原子が存在すべき位置に隣接する原子と同じ種類の原子が存在する場合、アンチサイト欠陥52が生じる。さらに、本来珪素および炭素のいずれの原子も存在しない位置にいずれかの原子が存在する場合、格子間原子欠陥53が生じる。点欠陥とは、主にこうした単結晶の結晶格子中に原子1個程度で存在する格子欠陥をいう。広義には不純物との結合体なども点欠陥に含められる。図8には原子1個による点欠陥しか示していないが、実際には複数個の原子による点欠陥や、これらが組み合わさった複合欠陥として存在することもある。炭化珪素を電力用半導体素子に用いる場合、数kV以上の耐圧が要求されるため、炭化珪素半導体層を10μm以上形成することが好ましい。このため、実用的な時間で炭化珪素半導体層を形成するためには、10μmh以上の成長速度で炭化珪素半導体層を成長させることが好ましい。しかし、10μmh以上の成長速度が得られるような条件で、成長した従来の炭化珪素半導体層には、1013cm3程度の点欠陥が存在している。半導体層中に点欠陥が存在すると、図9に示すように、伝導帯55と価電子帯56との間の本来準位が存在しない禁制帯に、準位57が発生する。これを一般的に深い準位と呼ぶ。こうした点欠陥による準位は、点欠陥の種類などによって異なるエネルギーを持つ。半導体中の深い準位は、バイポーラデバイスの伝導度変調の効果を低減させ、この結果、バイポーラデバイスの順方向の抵抗が増加するといった悪影響を及ぼすと考えられる。また、逆方向の漏れ電流を増加させるといった問題点も指摘されている。本発明はこのような従来技術の上記の課題を解決するためになされたものであり、点欠陥の少ない炭化珪素半導体エピタキシャル基板を製造する方法を提供することを目的とする。本発明の炭化珪素半導体エピタキシャル基板の製造方法は、オフセット角が2°以上10°以下である4H炭化珪素単結晶基板を用意する工程と、化学気相堆積法により、1400°C以上1650°C以下の温度で、炭化珪素からなるエピタキシャル層を前記炭化珪素単結晶基板上に成長させる工程と、前記エピタキシャル層を1300°C以上1800°C以下の温度で熱処理する工程とを包含する。ある好ましい実施形態において、前記エピタキシャル層を成長させる工程は、前記エピタキシャル層中の点欠陥Z12センターの密度が1×1012cm3以下であり、点欠陥EH67センターの密度が5×1011cm3以下となる成長条件で前記エピタキシャル層を成長させる。ある好ましい実施形態において、前記エピタキシャル層を成長させる工程は、前記エピタキシャル層において、炭化珪素半導体の伝導帯の下端からの活性化エネルギー差ΔEaが1.33ev以上1.53eV以下の準位を持つ点欠陥の密度が3×1011cm3以上となる成長条件で前記エピタキシャル層を成長させる。ある好ましい実施形態において、前記エピタキシャル層を熱処理する工程は、前記エピタキシャル層中において、前記ΔEaが1.33ev以上1.53eV以下の準位を持つ点欠陥の密度が前記熱処理を行う前の1/2以下となる条件で前記エピタキシャル層を熱処理する。ある好ましい実施形態において、前記エピタキシャル層を熱処理する工程は、前記エピタキシャル層において、前記1.33ev以上1.53eV以下の準位を持つ点欠陥の密度が3×1011cm3以下となる条件で前記エピタキシャル層を熱処理する。ある好ましい実施形態において、前記エピタキシャル層を成長させる工程は、前記エピタキシャル層を10μm/h以上の速度で成長させる。ある好ましい実施形態において、前記エピタキシャル層を成長させる工程における、原料ガス中の炭素原子の珪素原子に対する比C/Siは1.5以上2以下である。ある好ましい実施形態において、前記エピタキシャル層を成長させる工程により成長するエピタキシャル層は、深い準位過渡分光法において、炭化珪素半導体の伝導帯の下端からの活性化エネルギー差ΔEaが1.33ev以上1.53eV以下である準位のピークが、点欠陥EH67センターのピークから分離して観測される。本発明によれば、点欠陥密度が小さく、良好な品質のエピタキシャル層を有する炭化珪素半導体エピタキシャル基板が得られる。この基板を用いて作成された半導体素子は、優れた半導体特性を備える。本願発明者は、炭化珪素単結晶基板上に種々の条件で炭化珪素からなるエピタキシャル層を形成し、エピタキシャル層中の点欠陥密度が減少する条件について、詳細に検討を行った。これまでの研究報告では、電力用半導体素子を実現するため、エピタキシャル層の成長を実用的な時間で行うことを重視し、エピタキシャル層の成長条件が検討されてきた。このため、概ね10μm/h以上の成長速度を達成することが可能なように、原料ガスの分解を促進することのできる1700°C以上の温度でエピタキシャル層を成長させることが検討されてきた。しかし、成長温度が高いと、反応系中のエントロピーが高くなることにより、エピタキシャル層中の点欠陥が増加してしまう可能性があると考えられる。本願発明者は、従来の炭化珪素エピタキシャル層における深い準位密度が高い原因は、高い成長温度にあると考え、エピタキシャル層を成長させる条件を検討した。その結果、成長温度を1650°C以下に設定することにより、エピタキシャル層中の点欠陥の密度を減少させることできることがわかった。図1は、1700°Cおよび1600°Cの温度で成長させた炭化珪素からなるエピタキシャル層を、深い準位過渡分光法DLTSにより解析した結果を示している。図において、横軸は温度を示し、縦軸はシグナル強度を示している。図1に示すように1700°Cの温度で成長させたエピタキシャル層には、点欠陥Z12センターおよび点欠陥EH67センターに基づく強いピークが観測される。ここで、点欠陥は、炭化珪素半導体の伝導帯の下端からの活性化エネルギー差ΔEaで示されるエネルギー準位を有し、通常、発見者等にちなんだ名称がつけられる。DLTSのグラフでは、ΔEaに対応する温度において、その点欠陥に対応するピークが観測される。点欠陥Z12センターは、Z1センターおよびZ2センターを含む総称である。Z1センターおよびZ2センターに帰属するピークは近接しており、また、Z2センターのピークは小さい。このため、通常、2つのピークは分離して観測されない。EH67センターも同様である。図1から明らかなように、1600°Cの温度で成長させたエピタキシャル層にも、点欠陥Z12センターおよび点欠陥EH67センターは観測される。しかし、これらのピークは1700°Cの温度で成長させたエピタキシャル層に比べて、小さくなっている。このことは、点欠陥Z12センターおよび点欠陥EH67センターの密度が小さくなっていることを示している。また、図1に示すように、1600°Cの温度で成長させたエピタキシャル層には、1700°Cの温度で成長させたエピタキシャル層では観測されなかった新たなピークが、520K付近の温度において、点欠陥EH67センターのピークから分離して観測される。このピークに帰属する点欠陥はこれまで報告されておらず、本願発明者が発見した。以下、このピークに由来する点欠陥をUT1UnknownTrap1センターと称する。図2は、1600°Cの温度で成長させたエピタキシャル層で観測された欠陥のエネルギー準位を模式的に示している。図2に示すように、点欠陥Z12センターおよび点欠陥EH67センターは、炭化珪素半導体の伝導帯下端からそれぞれ0.57eVおよび1.65eVの活性化エネルギー差を有する準位に位置している。また、本願発明者が発見した点欠陥UT1センターは1.33eVから1.53eVの準位を有し、典型的には1.43eVのエネルギー準位を有していることが分かった。六方晶炭化珪素半導体4Hの禁制帯は3.26eVであり、点欠陥EH67センターおよび点欠陥UT1センターによる準位は、禁制帯のほぼ中間に位置する。このため、点欠陥EH67センターおよび点欠陥UT1センターは、キャリアが禁制帯を超えて再結合する原因となりやすい。したがって、発見した点欠陥UT1の密度も低減しなければ、良好な品位を有する炭化珪素半導体エピタキシャル基板は得られない。さらに詳細に実験を行い、実験結果を検討することにより、発見した点欠陥UT1センターは、生成したエピタキシャル層を熱処理することによって、低減できることが分かった。また、エピタキシャル層の点欠陥の密度はエピタキシャル層を生成する際の原料比にも依存することが分かった。これら検討の結果、従来に比べ比較的低温でエピタキシャル層を成長させることによって、公知の点欠陥Z12センターおよび点欠陥EH67センターの密度を低減させることができ、その後エピタキシャル層を熱処理することによって点欠陥UT1センターの密度を低減できることが分かった。これにより、点欠陥密度が小さく、良好な品質のエピタキシャル層を有する炭化珪素半導体エピタキシャル基板が得られる。以下、本発明による炭化珪素半導体エピタキシャル基板の製造方法を詳細に説明する。まず、図3に示すように炭化珪素単結晶基板10を用意する。炭化珪素単結晶基板10を構成する炭化珪素単結晶は六方晶構造を備え、4H-SiCである。炭化珪素単結晶基板10の表面主面10aの0001面のC軸に対するオフセット角θは2°以上10°以下である。オフセット角が2°未満である場合や10°より大きい場合には、異相が生じるなど、体積欠陥、面欠陥、線欠陥が生じやすく、不純物を含まない炭化珪素エピタキシャル層の成長が困難となる。炭化珪素単結晶基板10は、たとえば、公知の方法を用いて単結晶炭化珪素の塊体から切り出される。炭化珪素の塊体の切断には、外周刃または内周刃のカッティングブレードや、ワイヤーソーなどを用いることができる。炭化珪素の塊体は、SiおよびC以外のP型あるいはN型不純物となる元素を含んでいてもよい。また、置換元素としてGeなどの他のIV族元素を含んでいてもよい。また、重金属不純物としてバナジウムVなどを含んでいてもよい。本願明細書では、これら、不純物元素や置換元素を含む炭化珪素を総称して、炭化珪素と呼ぶ。炭化珪素基板10の外形に特に制限はなく、種々の大きさ、厚さおよび平面形状のものを本発明に用いることができる。たとえば、2インチの直径および500μm程度の厚さを備えた円板状の炭化珪素単結晶基板を用意する。塊体から切り出された炭化珪素単結晶基板10は、公知の手順によって、表面に生じた加工変質層が除去され、基板表面及び裏面の面粗度が所定の値になるまで機械的研磨が施される。さらに、エピタキシャル成長を行う表面10aは、ダイヤモンドなどの砥粒により面粗度RMSが0.2~2nmになるまで鏡面研磨される。ここで、面粗度RMSは、原子間力顕微鏡AFMにて試料の10μmのエリアを測定した値をいう。機械的研磨の後、化学的機械研磨や、反応性イオンエッチングにより、表面10aをさらに平滑にし、面粗度RMSを0.1nm以下することが好ましい。特開2005-064392号公報に開示されるように、プラズマ酸化と反応性イオンエッチングを繰り返し研磨する方法を併用してもよい。より平滑に研磨するには少なくとも最後の研磨工程で化学的機械研磨を施すことが好ましい。表面10aの面粗度RMSが0.1nmを越えると、炭化珪素単結晶基板10の表面10a近傍のみに存在する基底面転位が除去しきれずに残存し、成長するエピタキシャル層11の特性に影響を及ぼす可能性がある。表面10aの面粗度RMSは、より好ましくは、0.05nm以下である。次に、炭化珪素単結晶基板10の表面10a上にエピタキシャル層11を成長させる。エピタキシャル層11を成長させる前に炭化珪素単結晶基板10の表面10aを水素エッチングしてもよい。水素エッチングは、たとえばエピタキシャル成長を行う炉内において、水素雰囲気下で炭化珪素単結晶基板10を加熱することによって行うことができる。水素ガス中にはC3H8などの炭化水素やHClなどのハロゲン化水素が含まれていてもよい。これにより、基板表面の加工変質層を除去し、加工により基板表面に導入された基底面転位を除去でき、エピタキシャル薄膜に伝播する基底面転位を減少させることができる。水素エッチングは1300°C以上1800°C以下の温度で炭化珪素単結晶基板10を保持しながら行うことが好ましい。1300°C未満では加工変質層を除去しきれない可能性がある。加工変質層を除去するには1800°Cで充分でありこれを越える温度は非実用的である。水素エッチングに要する時間は通常、10分以上90分以下程度である。またエッチングを行う炉内の圧力は3kPa以上32kPa以下程度で、水素ガスの流量は1slm1×103sm3/分以上30slm30×103sm3/分以下程度が好ましい。ここでsは標準状態を意味する。エピタキシャル成長は、化学気相堆積法により行う。具体的には、炭化珪素単結晶基板10を1400°C以上1650°C以下に加熱し、炉内の圧力を3kPa以上54kPa以下に保ちながらエピタキシャル層の成長を行う。原料ガスには、たとえば、Si原子の供給源としてSiH4ガスを用い、C原子の供給源としてC2H2ガスまたはC3H8ガスを用いる。図4はエピタキシャル層11の成長温度と成長したエピタキシャル層11中の点欠陥の密度との関係を示している。原料ガスの供給比C/Si比が1.5となるようにSiH4ガスを8sccmの流量で炉内に導入し、エピタキシャル層11を成長させた。図4に示すように、1700°Cでエピタキシャル層11を形成した場合、点欠陥Z12センター、点欠陥EH67センターおよび点欠陥UT1センターの密度は、それぞれ約1×1013cm3、約5×1012cm3および約6×1012cm3である。これに対し、1600°Cでエピタキシャル層11を形成した場合、点欠陥Z12センター、点欠陥EH67センターおよび点欠陥UT1センターの密度は、それぞれ約1×1012cm3、約5×1011cm3および約3×1011cm3であり、点欠陥Z12センターおよび点欠陥EH67センターの密度は、1700°Cで成長させた場合に比べて1/10程度になっている。このように、点欠陥密度、特に、点欠陥Z12センターおよび点欠陥EH67センターの密度を減少させるためにはエピタキシャル層11をできるだけ低温で成長させることが好ましい。しかし、成長温度を1400°C未満に設定した場合、エピタキシャル層11上にSiが析出するなどしてエピタキシャル層が良好に成長しない可能性がある。点欠陥が減少した高品質の炭化珪素半導体エピタキシャル基板を得るために、点欠陥Z12センターおよび点欠陥EH67センターの密度は、1700°Cでエピタキシャル層を成長させた場合に比べて1/5程度以下であることが好ましい。このため、エピタキシャル層11の成長温度は1400°C以上1650°C以下であることが好ましく、1600°C以下であることがより好ましい。図5は、炭素原子の珪素原子に対する比C/Siを変化させて1600°Cの成長温度で形成したエピタキシャル層中の点欠陥密度を示している。図5に示すように、C/Si比が大きくなるほど点欠陥Z12センターおよび点欠陥EH67センターの密度は減少する。一方、C/Si比が大きくなるほど点欠陥UT1センターの密度は大きくなる。以下において説明するように、点欠陥UT1センターは熱処理によって減少させることができるため、点欠陥Z12センターおよび点欠陥EH67センターの密度ができるだけ小さくなるように、C/Si比は大きい方が好ましい。具体的には、C/Si比は1.5以上2以下であることが好ましい。C/Si比が1.5より小さい場合、点欠陥Z12センターおよび点欠陥EH67センターの密度の低減が十分ではない。また、C/Si比が2より大きい場合、エピタキシャル層を形成するのが困難となる。C/Si比は1.5以上である場合、点欠陥Z12センターおよび点欠陥EH67センターの密度を、1700°Cでエピタキシャル層を成長させた場合に比べて1/10以下にすることができる。このとき、点欠陥UT1センターの密度は、点欠陥Z12センターおよび点欠陥EH67センターの密度とトレードオフの関係にあるため、3×1011cm3以上になる。なお、エピタキシャル層中の点欠陥密度に影響を与える要因は、厳密な意味では炭化珪素単結晶基板10の表面11a近傍におけるC/Si比である。しかし、表面11a近傍におけるC/Si比を測定するのは困難であるため、原料ガス中のC/Si比を調節することによって、表面11a近傍におけるC/Si比を制御することになる。この場合、エピタキシャル層の成長に用いる化学気相堆積装置によって、原料ガスの炉内における分布が異なったり、サセプタなどが炭素からなる場合においてサセプタから放出される炭素などの影響を受けたりする。このため、用いる化学気相堆積装置によって好ましい原料ガス中の炭素原子の珪素原子に対する比C/Siは上述の範囲から多少ずれる可能性がある。本実施形態では、横型ホットウォール式の化学気相堆積装置を用い、炭素を放出する可能性のないサセプタなどを用いた。エピタキシャル層11を成長中の炉内の圧力は3kPaより小さいと、エピタキシャル層表面にピットが発生する可能性がある。また、炉内の圧力が54kPaを越えると、エピタキシャル層上にSiが析出するなどしてエピタキシャル層が良好に成長しない可能性がある。エピタキシャル層11の成長速度は、生産性の観点から10μm/h以上であることが好ましい。エピタキシャル層11の成長温度を1400°C以上に設定し、原料ガスの流量を調節することによって、10μm/h以上の成長速度を達成することが可能である。エピタキシャル層11の成長温度を高く設定するほど、より原料ガスの分解を促進することができるようになるので、より多くの原料ガスを導入でき、速い速度でエピタキシャル層11を成長させることができるが、前述したように成長温度が高いと、点欠陥の密度は増大する。成長温度を1650°Cに設定した場合、エピタキシャル層11の成長速度は、20μm/h程度以上にできる。図6は、このように得られたエピタキシャル層11を深い準位過渡分光法により解析した結果を示している。C/Si比が2となるように原料ガスを調整し、1600°Cの成長温度および23μmhの速度でエピタキシャル層11を成長させた。図6に示すように、点欠陥Z12センターおよび点欠陥EH67センターに帰属するピークの強度が、図1に示すグラフに比べて大きく低下している。また、図1に示す1700°Cで成長したエピタキシャル層には見られなかった点欠陥UT1センターに帰属する強いピークが観測される。次に、このようにして得られたエピタキシャル層11を熱処理する。熱処理は、エピタキシャル層11の表面が酸化したり反応しないようなガス雰囲気下で行う。例えば、エピタキシャル層11が形成された炭化珪素単結晶基板10を熱処理炉に導入し、アルゴン、ヘリウムなどの雰囲気中、1300°C以上1800°C以下の温度で1分以上120分以下の時間熱処理する。熱処理は、点欠陥UT1センターの密度が熱処理前の半分以下、好ましくは、3×1011cm3以下となるように、温度および時間を調整することが好ましい。熱処理の温度が1800°Cよりも高い場合、点欠陥UT1センターは減少するが、エピタキシャル層11に新たな面欠陥が生じるため、好ましくない。一方、熱処理温度が1300°Cよりも低いと点欠陥UT1センターを低減させる効果があまり得られず、長時間熱処理を行っても点欠陥UT1センターの密度が3×1011cm3以下にはならない。エピタキシャル層11中に点欠陥が存在するといえども、エピタキシャル層の結晶性が著しく悪化しているのではないので、上述の温度範囲において、点欠陥UT1センターを減少させるための熱処理を行ってもエピタキシャル層11の表面モフォロジーが悪化することはない。熱処理は、上述した雰囲気、熱処理温度および熱処理時間を満たす限り、種々の装置を用いて熱処理を行うことができる。例えば、エピタキシャル層11を形成した装置内において形成したエピタキシャル層11を熱処理してもよい。また、エピタキシャル層11の熱処理は、エピタキシャル層11を形成した炭化珪素半導体エピタキシャル基板に半導体プロセスを施し、半導体素子を作製する途中に行ってもよい。ただし、半導体プロセスで形成される金属薄膜や絶縁膜が熱処理によって変質したり反応したりする可能性がある場合や半導体プロセス後に熱処理を行うとエピタキシャル層自体が変質したり、反応したりしてしまう可能性がある場合が考えられる。この場合には、エピタキシャル層11を形成後、引き続いて熱処理を行う、つまり、炭化珪素半導体エピタキシャル基板に半導体プロセスを施す前に行うことが好ましい。この場合、エピタキシャル層を形成後、いったんエピタキシャル層11が形成された炭化珪素単結晶基板10の温度を常温程度にまで低下させた後、熱処理を開始することが好ましい。半導体素子を形成する際に用いられる半導体プロセスでは、通常1300°Cを超える温度で炭化珪素半導体エピタキシャル基板を処理することはない。このため、半導体素子を形成する際に用いられる半導体プロセスのいずれかの工程を上述の熱処理工程と兼ねることはできない。また、半導体素子を形成する際に用いられる半導体プロセスによっては、点欠陥UT1センターの密度を低減させる効果はほとんど得られない。図7は、エピタキシャル層11を形成した直後および熱処理後の点欠陥密度を示すグラフである。図7に示すように、点欠陥UT1センターの密度が約7×1011cm3から2×1011cm3程度に大きく減少している。これに対し、点欠陥Z12センターおよび点欠陥EH67センターの密度も減少はするが、点欠陥UT1センターほど大きく欠陥密度が減少する効果は得られない。このようにして得られたエピタキシャル層11を有する炭化珪素半導体エピタキシャル基板21では、点欠陥Z12センターおよび点欠陥EH67センターが少なく、また、公知ではない1.33eVから1.53eVの準位をもつ点欠陥センターの密度も低減している。このため、本発明の炭化珪素半導体エピタキシャル基板21を用いて作製される半導体素子では、禁制帯中に生じた準位に起因する半導体特性の劣化が抑制される。具体的には、PN接合の順方向抵抗、逆方向リーク電流、およびショットキー接合の逆方向リーク電流などを低減することができる。したがって、本発明の炭化珪素半導体エピタキシャル基板を用いることにより、オン抵抗が低減することによる低消費電力で発熱の少ない電力用半導体素子が得られる。また、耐圧が向上することによる信頼性が高い電力用半導体素子が得られる。なお、本実施形態では、点欠陥をできるだけ低減させた炭化珪素半導体エピタキシャル基板を製造する方法を説明した。一般的には、優れた特性の半導体素子を製造するためには点欠陥はできるだけ少ないほうが好ましいからである。しかし、半導体素子に求められる特性によっては、点欠陥が所定の密度で存在していたほうが好ましい場合もある。そのような場合には、エピタキシャル層を熱処理する時間および温度を調節することによって、点欠陥UT1センターの密度を所望の値に調節することができる。