フォトダイオードが接続されるゲート端子を有し、ソース接地とされた第1のMOSトランジスタと、前記第1のMOSトランジスタからの出力電流が入力されるカレントミラー回路と、前記カレントミラー回路の出力端子の電圧が入力されるゲート端子を有し、ソース接地とされ、前記第1のMOSトランジスタの極性と同じ極性を有する第2のMOSトランジスタと、前記カレントミラー回路の前記出力端子に接続された負荷と、前記第1のMOSトランジスタの前記ゲート端子と、前記第2のMOSトランジスタのドレイン端子と、の間に接続された第1帰還抵抗と、を備え、前記第2のMOSトランジスタは、前記出力端子の前記電圧に対応した電圧を前記ドレイン端子から出力することを特徴とするトランスインピーダンスアンプ。電源電圧端子と、前記電源電圧端子と、前記第2のMOSトランジスタの前記ドレイン端子と、の間に設けられた第1電流源回路と、をさらに備えたことを特徴とする請求項1記載のトランスインピーダンスアンプ。前記第1電流源回路は、前記第1のMOSトランジスタの極性とは反対の極性を有する第3のMOSトランジスタを有し、前記第3のMOSトランジスタのソース端子は、前記電源電圧端子の側に接続され、前記第2のMOSトランジスタの前記ドレイン端子から出力される前記電圧の最大値は、電源電圧から前記第3のMOSトランジスタの飽和ドレイン電圧を差し引いた値であることを特徴とする請求項2記載のトランスインピーダンスアンプ。前記第2のMOSトランジスタにおいて、前記ドレイン端子と、前記ゲート端子と、の間に設けられた第2帰還抵抗をさらに備えたことを特徴とする請求項1~3のいずれか1つに記載のトランスインピーダンスアンプ。光信号が入射されるフォトダイオードと、前記フォトダイオードと接続されたゲート端子を有し、ソース接地とされた第1のMOSトランジスタと、前記第1のMOSトランジスタからの出力電流が入力されるカレントミラー回路と、前記カレントミラー回路の出力端子の電圧が入力されるゲート端子を有し、ソース接地とされ、前記第1のMOSトランジスタの極性と同じ極性を有する第2のMOSトランジスタと、前記カレントミラー回路の前記出力端子に接続された負荷と、前記第1のMOSトランジスタの前記ゲート端子と、前記第2のMOSトランジスタのドレイン端子と、の間に接続された第1帰還抵抗と、を備え、前記第2のMOSトランジスタは、前記フォトダイオードの出力電流に対応した電圧を前記ドレイン端子から出力することを特徴とする受光回路。出力電圧範囲を広げることが容易なトランスインピーダンスアンプおよび受光回路を提供する。実施形態のトランスインピーダンスアンプは、第1のMOSトランジスタと、カレントミラー回路と、第2のMOSトランジスタと、負荷と、第1帰還抵抗と、を有する。前記第1のMOSトランジスタは、フォトダイオードが接続されるゲート端子を有する。前記カレントミラー回路には、前記第1のMOSトランジスタからの出力電流が入力される。前記第2のMOSトランジスタは、前記カレントミラー回路の出力端子の電圧が入力されるゲート端子を有し、ソース接地とされ、前記第1のMOSトランジスタの極性と同じ極性を有する。前記負荷は、前記カレントミラー回路の前記出力端子に接続される。第1帰還抵抗は、前記第1のMOSトランジスタの前記ゲート端子と、前記第2のMOSトランジスタのドレイン端子と、の間に接続される。前記第2のMOSトランジスタは、前記ゲート端子電圧に対応した電圧を前記ドレイン端子から出力することを特徴とする。以下、図面を参照しつつ、本発明の実施の形態について説明する。図1aは第1の実施形態にかかるトランスインピーダンスアンプの回路図、図1bは第1電流源回路、図1cは第2電流源回路、図1dは出力電圧範囲を表すグラフ図、である。トランスインピーダンスアンプ5は、第1のMOSトランジスタM1、カレントミラー回路20、負荷22、第2のMOSトランジスタM4、負荷32、および第1帰還抵抗40、を有する。トランスインピーダンスアンプ5の入力端子15は、第1のMOSトランジスタM1のゲート端子と接続されている。入力端子15は、外部に設けられたフォトダイオード10と接続される。フォトダイオード10とトランスインピーダンスアンプ5とが接続された回路は、受光回路3として機能する。受光回路3は、シリコンなどからなる基板の上に設けられたシリコン集積回路とすることができる。第1のMOSトランジスタM1および第2のMOSトランジスタM4は、ソース接地とされる。第1のMOSトランジスタM1および第2のMOSトランジスタM4は、同じ極性を有する。また、本図において、いずれもNチャンネルMOSトランジスタであるものとする。なお、いずれもPチャンネルMOSトランジスタであってもよい。また、第1および第2のMOSトランジスタM1、M4は、例えば、エンハンスメント型とすることができる。カレントミラー回路20を構成するMOSトランジスタは、第1および第2のMOSトランジスタM1、M4の極性とは反対の極性とする。本図では、PチャンネルMOSトランジスタM2、M3とする。MOSトランジスタM2、M3には、電源電圧端子50を介して、電源から電圧VDDが供給される。また、出力電圧端子52と入力端子15との間には第1帰還抵抗40が設けられている。カレントミラー回路20の出力端子21は、負荷22と、第2のMOSトランジスタM4のゲート端子とに接続されている。負荷22は、第2電流源回路22aまたは抵抗22bなどとすることができる。なお、カレントミラー回路20を構成するMOSトランジスタM3のサイズ例えばゲート幅とMOSトランジスタM2のサイズと異なるようにすると、電流I2と電流I1との比率を変えることができる。負荷32は、第1電流源回路32aまたは抵抗32bなどとすることができる。第1電流源回路32aは、PチャンネルMOSトランジスタM6を含むものとする。また、負荷22は、第2電流源回路22aまたは抵抗22bなどとすることができる。第2電流源回路22aは、NチャンネルMOSトランジスタM5を含むものとする。トランスインピーダンスアンプ5にプラスの電源電圧VDDが加えられると、カレントミラー回路20に流れる電流I1、I2、第2のMOSトランジスタM4に流れる電流、第1電流源回路32aに流れる電流、および第2電流源回路22aに流れる電流、が釣り合った状態で受光回路3は定常状態となる。この定常状態で、VIN入力端子の電圧=VO出力電圧端子の電圧=VthM1ΔovM1となる。この状態から、フォトダイオード10に光が照射されると、発生したキャリアにより光電流Ipが流れる。光電流Ipは、第1帰還抵抗40を流れる。この結果、IpとRf1の積に相当する電圧分だけ出力電圧VOが増大する。以上のように、第1の実施形態において、第1のMOSトランジスタM1は入力段アンプ、第2のMOSトランジスタトランジスタM4は出力段アンプとして動作する。図2は、第1の実施形態の受光回路の光電流に対する出力電圧依存性を示すグラフ図である。縦軸は出力電圧端子52の出力電圧VOV、横軸はフォトダイオード10の光電流IpA、である。入射光の強度に対応して光電流Ipが増加し、出力電圧VOは、V1=VthM1ΔovM1から、光電流Ipに対して略直線的に増加し始める。このとき、抵抗値Rf1は、グラフ図における傾きとして表すことができる。VDsatは、MOSトランジスタの飽和ドレイン電圧Vである。すなわち、MOSトランジスタ動作の直線領域から飽和領域への移行点dID/dVDがゼロにおけるドレイン電圧Vであり、Nチャンネルエンハンスメント型の場合、式1で表される。VDsat=VG-Vth式1また、Δovはオーバードライブ電圧Vであり、ゲート端子にはVthΔovが加えられるものとする。光電流Ipが増大するに伴い出力電圧VOが増大し、ついには最大値V2に達する。第1電流源回路32aがMOSトランジスタM6の場合、最大値V2Vは、電源電圧端子50の電源電圧VDDより僅かに低く、式2となる。V2=VDD-VDsatM6式2また、出力電圧VOの最小値V1vは、式3となる。V1=VthM1ΔovM1式3抵抗値Rf1を表す直線部とVO=VDsatM6との交点をO1Ip=Ip1とすると、Rf1は、式4で表される。Rf1=V2-V1/Ip1式4光電流Ipの変動範囲の最大値をIp1とすると、式4を用いて抵抗値Rf1の目標値を決定できる。すなわち、光電流Ipの最大値Ip1が大きい場合、Rf1を大きくすると、光電流Ipに対して出力電圧VOが低い光電流値で飽和して、直線的に広い出力範囲を得ることが困難となる。逆に、光電流Ipの最大値Ip1が小さい場合、抵抗値Rf1を小さくすると、光電流Ipに対して出力電圧VOが飽和せず、出力電圧VOはVDsatM6まで上昇しない。これに対して、抵抗値Rf1を式4の近傍の値とすると、広い出力電圧範囲とすることができる。MOSトランジスタM1、M2、M3、M4、M5、M6は、シリコンからなり、エンハンスメント型であるものとする。この場合、例えば、Vth=0.8V、Δov=0.2V、VDsat=0.2Vなどとなる。例えばVDD=3Vとすると、V1=1.0V、V2=2.8Vとなり、出力電圧範囲V2-V1は、1.8Vと広くできる。なお、図1a、b、c、dにおいて、フォトダイオード10、およびMOSトランジスタM1、M2、M3、M4、M5、M6の導電形をすべて反対導電形としてもよい。MOSトランジスタをバイポーラトランジスタとすると、例えばソース接地回路をエミッタ接地回路と置き換えればよい。しかしながらMOSトランジスタとするほうが、低電圧および低電流動作において、より広い出力電圧範囲を得ることが容易となる。また、MOSトランジスタの場合、ゲート長を短くすることにより増幅可能な上限周波数を、例えば100MHz以上とすることは容易である。図3aは比較例にかかるトランスインピーダンスアンプの回路図、図3bは第1電流源回路、図3cは第2電流源回路、図3dは出力電圧範囲を表すグラフ図、である。トランスインピーダンスアンプ105は、第1のMOSトランジスタM11、第1電流源回路122、第2のMOSトランジスタ130、第2電流源回路132、および帰還抵抗140、を有する。第1のMOSトランジスタM11は、ソース接地されたNチャンネル型とする。第1のMOSトランジスタM11のゲート端子はフォトダイオード110へ接続される。可視光などの入射光が照射され生じたキャリアは、逆バイアスされたフォトダイオード110を通り光電流Ipとなる。図3aのように、MOSトランジスタM14をドレイン接地コモンドレイン型とすると、さらに第2のMOSトランジスタM14が動作するためのドレインソース間電圧が必要となる。このため、出力電圧端子152の出力電圧VOが取り得る電圧範囲が減少する。図4は、比較例において、光電流Ipに対する出力電圧VOの依存性を示すグラフ図である。比較例において抵抗値Rf11は、グラフ図における傾きとして表すことができる。また、出力電圧VOの最大値V12は、式5で表される。V12=VDD-[VthM14ΔovM14]-VDsatM15式5さらに、出力電圧VOの最小値V11vは、式6で表される。V11=VthM11ΔovM11式6抵抗値Rf11を表す直線部とV12との交点をO11Ip=Ip11とすると、Rf11は、式7で表される。Rf11=V12-V11/Ip11式7なお、第1電流源回路122は、ゲート電圧VG3が適正に制御されたPチャンネルMOSトランジスタの値とすることができる。また、第2電流源回路132は、ゲート電圧VG4が適正に制御されたNチャンネルMOSトランジスタとすることができる。MOSトランジスタM11、M14、M15、M16は、シリコンからなり、エンハンスメント型であるものとする。この場合、例えば、Vth=0.8V、Δov=0.2V、VDsat=0.2Vとする。VDD=3Vとすると、V11=1.0V、V12=1.8Vとなり、出力電圧範囲V12-V11は、0.8Vとなり、第1の実施形態よりも狭くなる。図3aでは、MOSトランジスタM14のバックゲートをソース電位に接続しているが、素子の構造上、バックゲートを接地電位にしか接続できない場合、VthM14が増大するので、出力電圧範囲はさらに狭くなる。図5は、第2の実施形態にかかるトランスインピーダンスアンプの回路図である。本実施形態では、カレントミラー回路20の負荷は、MOSトランジスタM5を用いた電流源回路として表されている。また、第2のMOSトランジスタM4のドレイン端子と電源電圧端子50と、の間には、MOSトランジスタM6を用いた電流源回路が設けられている。また、第2の実施形態では、第2のMOSトランジスタM4のゲート端子と、ドレイン端子と、の間に第2帰還抵抗42が設けられる。第2帰還抵抗42により、トランスインピーダンスアンプ5の帯域を広げることができる。第1および第2の実施形態にかかるトランスインピーダンスアンプ5およびこれを用いた受光回路3は、光センサ、光カプラ光結合器、光ピックアップ、光リンクモジュールなどに広く用いることができる。この結果、これらの装置において、電源電圧を3V以下とし、消費電力を低減することが容易である。本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。