電流をスイッチングするためのゲート電極を有する炭化珪素半導体装置であって、前記電流が貫通する厚さ方向を有し、第1導電型の不純物濃度N1dを有するドリフト層と、前記ドリフト層の一部の上に設けられ、前記ゲート電極によってスイッチングされるチャネルを有し、前記第1導電型の不純物濃度N1bと、前記不純物濃度N1bよりも大きい第2導電型の不純物濃度N2bとを有するボディ領域と、前記ドリフト層上において前記ボディ領域に隣接し、前記第1導電型の不純物濃度N1jと、前記不純物濃度N1jよりも小さい前記第2導電型の不純物濃度N2jとを有し、N1j-N2j>N1dかつN2j<N2bを満たすJFET領域とを備える、炭化珪素半導体装置。N1j-N2j<N2b-N1bが満たされる、請求項1に記載の炭化珪素半導体装置。N1j=N1bが満たされる、請求項1または2に記載の炭化珪素半導体装置。N1d=N1bが満たされる、請求項1または2に記載の炭化珪素半導体装置。電流をスイッチングするためのゲート電極を有する炭化珪素半導体装置の製造方法であって、前記電流が貫通する厚さ方向を有し、第1導電型の不純物濃度N1dを有するドリフト層を形成する工程と、前記ドリフト層の一部の上に、前記ゲート電極によってスイッチングされるチャネルを有し、前記第1導電型の不純物濃度N1bと、前記不純物濃度N1bよりも大きい第2導電型の不純物濃度N2bとを有するボディ領域を形成する工程と、前記ドリフト層上において前記ボディ領域に隣接し、前記第1導電型の不純物濃度N1jと、前記不純物濃度N1jよりも小さい前記第2導電型の不純物濃度N2jとを有し、N1j-N2j>N1dかつN2j<N2bを満たすJFET領域を形成する工程とを備える、炭化珪素半導体装置の製造方法。前記JFET領域を形成する工程は、前記ドリフト層の上に前記第1導電型のエピタキシャル層を成長させる工程を含む、請求項5に記載の炭化珪素半導体装置の製造方法。前記JFET領域を形成する工程は、前記ドリフト層へ前記第1導電型の不純物をイオン注入する工程を含む、請求項5に記載の炭化珪素半導体装置の製造方法。特開2009-158788号公報により開示された上記方法によると、MOSFETにおいて、JFETJunctionFieldEffectTransistorと同様の原理により、p型ボディ領域から延びる空乏層によって、ドリフト層を流れる電流の経路が狭められる。このため、MOSFETのオン抵抗を十分に小さくすることが困難である。また特開2011-023757号公報により開示された上記方法によると、イオン注入によってp型からn型へ導電型が反転された部分がドリフト層の表面側を構成する。この部分は、炭化珪素にp型を付与するための不純物p型不純物とも称すると、p型不純物の濃度よりも高い濃度でドープされた、炭化珪素にn型を付与するための不純物n型不純物とも称するとを有する。この場合、互いに相殺し合うp型不純物およびn型不純物は、導電型の付与に寄与しないにもかかわらず、炭化珪素中の総不純物濃度を高めてしまう。つまり炭化珪素中の不純物濃度が不必要に高くなり、この結果、炭化珪素中を流れるキャリアが不純物散乱される頻度が増大する。このため、MOSFETのオン抵抗を十分に小さくすることが困難である。本発明はこのような課題に対応するためになされたものであって、その目的は、オン抵抗を低減することができる炭化珪素半導体装置およびその製造方法を提供することである。本発明の炭化珪素半導体装置は、電流をスイッチングするためのゲート電極を有するものであって、ドリフト層と、ボディ領域と、JFET領域とを有する。ドリフト層は、電流が貫通する厚さ方向を有し、第1導電型の不純物濃度N1dを有する。ボディ領域は、ドリフト層の一部の上に設けられ、ゲート電極によってスイッチングされるチャネルを有し、第1導電型の不純物濃度N1bと、不純物濃度N1bよりも大きい第2導電型の不純物濃度N2bとを有する。JFET領域は、ドリフト層上においてボディ領域に隣接し、第1導電型の不純物濃度N1jと、不純物濃度N1jよりも小さい第2導電型の不純物濃度N2jとを有する。N1j-N2j>N1dかつN2j<N2bが満たされる。本発明の炭化珪素半導体装置によれば、N1j-N2j>N1dが満たされる。すなわちドリフト層の不純物濃度に比してJFET領域の実質的な不純物濃度が高くなる。これにより、JFET領域における空乏層の拡がりを抑制することができるので、JFET領域における電流経路をより広く確保することができる。またN2j<N2bが満たされる。すなわちJFET領域において実質的に導電型の付与に寄与しない第2導電型の不純物濃度N2jが小さくされる。これにより、JFET領域を流れるキャリアが不純物散乱される頻度が抑制されるので、JFET領域の抵抗率が小さくなる。上記のように本発明の炭化珪素半導体装置によれば、JFET領域における電流経路が広く、かつJFET領域の抵抗率が小さい。この結果、JFET領域の電気抵抗が小さくなる。よって炭化珪素半導体装置のオン抵抗を小さくすることができる。上記の炭化珪素半導体装置においてN1j-N2j<N2b-N1bが満たされてもよい。これによりボディ領域における実質的な不純物濃度が高くなる。よってボディ領域における空乏層の拡がりが抑制されるので、オフ耐圧が改善される。上記の炭化珪素半導体装置においてN1j=N1bが満たされてもよい。これによりJFET領域の第1導電型の不純物濃度と、ボディ領域の第1導電型の不純物濃度とが等しくなる。よって炭化珪素半導体装置の製造において、第1導電型の不純物濃度N1jを有するエピタキシャル層の一部を用いてJFET領域を形成し、かつこの層の他部に対して第2導電型の不純物をイオン注入することでボディ領域を形成することができる。よってJFET領域をイオン注入を用いずに形成することができるので、JFET領域においてイオン注入にともない結晶欠陥が発生することを避けることができる。これにより、オン抵抗をより小さくすることができる。上記の炭化珪素半導体装置においてN1d=N1bが満たされてもよい。これにより、ボディ領域の第1導電型の不純物濃度が、ドリフト層の第1導電型の不純物濃度と同じとされる。よって、ボディ領域の第1不純物濃度がドリフト層の第1導電型の不純物濃度よりも大きくなることを避けることができる。すなわち、ボディ領域において実質的に導電型の付与に寄与しない第1導電型の不純物濃度の増大を避けることができる。これにより、ボディ領域中を流れるキャリアの不純物散乱が抑制されるので、炭化珪素半導体装置のオン抵抗をより小さくすることができる。本発明の炭化珪素半導体装置の製造方法は、電流をスイッチングするためのゲート電極を有する炭化珪素半導体装置の製造方法であって、以下の工程を有する。電流が貫通する厚さ方向を有し、第1導電型の不純物濃度N1dを有するドリフト層が形成される。ドリフト層の一部の上に、ゲート電極によってスイッチングされるチャネルを有し、第1導電型の不純物濃度N1bと、不純物濃度N1bよりも大きい第2導電型の不純物濃度N2bとを有するボディ領域が形成される。ドリフト層上においてボディ領域に隣接し、第1導電型の不純物濃度N1jと、不純物濃度N1jよりも小さい第2導電型の不純物濃度N2jとを有し、N1j-N2j>N1dかつN2j<N2bを満たすJFET領域が形成される。本発明の炭化珪素半導体装置の製造方法によれば、N1j-N2j>N1dが満たされる。すなわちドリフト層の不純物濃度に比してJFET領域の実質的な不純物濃度が高くなる。これにより、JFET領域における空乏層の拡がりを抑制することができるので、JFET領域を流れる電流経路が広くなる。またN2j<N2bが満たされる。すなわちJFET領域において実質的に導電型の付与に寄与しない第2導電型の不純物濃度N2jが小さくされる。これにより、JFET領域を流れるキャリアの不純物散乱が抑制されるので、JFET領域の抵抗率が小さくなる。上記のように本発明の炭化珪素半導体装置の製造方法によれば、JFET領域における電流経路が広く、かつJFET領域の抵抗率が小さいので、JFET領域の電気抵抗が小さくなる。これにより炭化珪素半導体装置のオン抵抗を小さくすることができる。上記の炭化珪素半導体装置の製造方法において、JFET領域が形成される際に、ドリフト層の上に第1導電型のエピタキシャル層が成長させられてもよい。これにより、イオン注入を用いずにJFET領域を形成することができるので、JFET領域においてイオン注入にともない結晶欠陥が発生することを避けることができる。これにより、オン抵抗をより小さくすることができる。上記の炭化珪素半導体装置の製造方法において、JFET領域が形成される際に、ドリフト層へ第1導電型の不純物がイオン注入されもよい。これにより、ドリフト層上において第1導電型の不純物濃度が高くされる部分を、不純物イオンの局所的注入によって選択することができる。よって、ボディ領域の位置における第1導電型の不純物濃度の増大を避けることができる。すなわち、ボディ領域において実質的に導電型の付与に寄与しない第1導電型の不純物濃度の増大を避けることができる。これにより、ボディ領域中を流れるキャリアの不純物散乱が抑制されるので、炭化珪素半導体装置のオン抵抗をより小さくすることができる。以上の説明から明らかなように、本発明によれば、炭化珪素半導体装置のオン抵抗を小さくすることができる。以下、図面に基づいて本発明の実施の形態を説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付し、その説明は繰り返さない。実施の形態1図1に示すように、本実施の形態の炭化珪素半導体装置は、特に電力用半導体装置として適したMOSFET101である。MOSFET101は、より具体的には縦型DiMOSFETである。MOSFET101は、炭化珪素基板1と、バッファ層2と、ドリフト層3と、1対のボディ領域4と、n領域5と、p領域6と、JFET領域7と、ゲート酸化膜91ゲート絶縁膜と、ソースコンタクト電極92と、ゲート電極93と、層間絶縁膜94と、ソース配線95と、ドレイン電極96とを有する。ドリフト層3は、バッファ層2を介して炭化珪素基板1の上面上に設けられており、電流が貫通する厚さ方向図1における縦方向を有する。またドリフト層3は、n型第1導電型の不純物濃度N1dを有する。なおドリフト層3のp型第2導電型の不純物濃度は実質的にゼロであり、無視し得るものである。よって不純物濃度N1dがドリフト層3の実質的な不純物濃度である。不純物濃度N1dは、たとえば1×1014cm3以上1×1017cm3以下である。バッファ層2はドリフト層3と同じ導電型、すなわちn型を有する。炭化珪素基板1はドリフト層3と同じ導電型、すなわちn型を有する。n型不純物は、たとえばN窒素である。ドリフト層3のn型の不純物濃度はバッファ層2のn型の不純物濃度よりも小さい。1対のボディ領域4は、ドリフト層3の一部の上において、互いに分離して設けられている。各ボディ領域4は、ゲート電極93によってスイッチングされるチャネル41を有する。チャネル41の長さ、すなわちチャネル長は、たとえば0.1μm以上1μm以下である。各ボディ領域4は、n型の不純物濃度N1bと、不純物濃度N1bよりも大きいp型の不純物濃度N2bとを有する。つまりN1b<N2bが満たされており、これによりボディ領域4はp型の導電型を有する。ボディ領域4のp型半導体としての実質的な不純物濃度N2b-N1bは、たとえば5×1016cm3以上2×1018cm3以下である。p型不純物は、たとえばアルミニウムAlまたはホウ素Bである。ボディ領域4の厚さは、たとえば0.5μm以上1μ以下である。n領域5は、ボディ領域4の導電型と異なる導電型、すなわちn型を有する。またn領域5はボディ領域4上においてボディ領域4に取り囲まれている。n領域5は、n型不純物として、たとえばリンPを有する。p領域6は、ボディ領域4の導電型と同じ導電型、すなわちp型を有する。p領域6はボディ領域4上においてボディ領域4に取り囲まれるとともに、n領域5に隣接している。p領域6のp型の不純物濃度は、ボディ領域4のp型の不純物濃度よりも大きい。JFET領域7は、ドリフト層3上においてボディ領域4に隣接している。JFET領域7の幅寸法図1における横方向の寸法は、たとえば1μm以上5μm以下である。またJFET領域7は、n型の不純物濃度N1jと、N1jよりも小さいp型の不純物濃度N2jとを有する。つまりN1j>N2jが満たされており、これによりJFET領域7はn型の導電型を有する。JFET領域7のn型半導体としての実質的な不純物濃度N1j-N2jは、たとえば1×1014cm3以上5×1017cm3以下である。またJFET領域7は、N1j-N2j>N1dが満たされるようにドープされている。すなわちJFET領域のn型半導体としての実質的な不純物濃度N1j-N2jは、ドリフト層3のn型半導体としての実質的な不純物濃度N1dに比して大きい。またJFET領域7は、N2j<N2bが満たされるようにドープされている。すなわちn型半導体であるJFET領域7に含まれるp型の不純物濃度は、p型半導体であるボディ領域4に含まれるp型の不純物濃度に比して小さい。またJFET領域7は、n型の不純物濃度N1jおよびp型の不純物濃度N2jを有するようにエピタキシャル成長させられたn型のエピタキシャル層から形成されている。ボディ領域4はこのn型のエピタキシャル層に対してp型不純物をイオン注入することでその導電型をp型に反転させることによって形成されている。よってボディ領域4のn型の不純物濃度N1bは、JFET領域のn型の不純物濃度N1jに等しい。つまりN1j=N1bが満たされている。なお厚さ方向における濃度プロファイルの変化が大きい場合、JFET領域7のn型の不純物濃度と、ボディ領域4のn型の不純物濃度との比較は、同一の深さにおいて行うものとする。またN1j=N1bが満たされているか否かの判定において、製造ばらつきおよび測定誤差の存在を鑑みれば、両者の相違が5以内であれば両者は等しいものとみなす。また好ましくはJFET領域7のp型の不純物濃度N2jは実質的にゼロである。この場合、上述した関係式N1j-N2j>N1dはN1j>N1dに簡略化される。つまりドリフト層3およびJFET領域7の各々が実質的にn型不純物のみを有しており、かつドリフト層3のn型の不純物濃度に比してJFET領域7のn型の不純物濃度の方が大きい。また好ましくはN1j-N2j<N2b-N1bが満たされている。つまりJFET領域のn型半導体としての実質的な不純物濃度に比してボディ領域4のp型半導体としての実質的な不純物濃度の方が大きい。ゲート酸化膜91は、一方のn領域5の上部表面から他方のn領域5の上部表面にまで延在するように形成されている。ゲート酸化膜は、たとえば二酸化珪素SiO2から作られている。ゲート電極93は、電流をスイッチングするためのものであり、ゲート酸化膜91上に配置されている。ゲート電極93は導電体から作られており、たとえば、不純物が添加されたポリシリコン、Alなどの金属、または合金から作られている。ソースコンタクト電極92は、一対のn領域5の各々から、ゲート酸化膜91から離れる向きに延在してp領域6まで達している。ソースコンタクト電極92は、n領域5とオーミックコンタクト可能な材料から作られており、好ましくはシリサイドから作られており、たとえばニッケルシリサイドNixSiyから作られている。層間絶縁膜94は、ゲート電極93を覆っている。層間絶縁膜94は、たとえば二酸化珪素SiO2から作られている。ソース配線95は、層間絶縁膜94上に配置された部分と、ソースコンタクト電極92上に配置された部分とを有する。ソース配線95は、好ましくは金属または合金から作られている。ドレイン電極96は、炭化珪素基板1の裏面上に配置されている。ドレイン電極96は、炭化珪素基板1とオーミックコンタクト可能な材料から作られており、好ましくはシリサイドから作られており、たとえばニッケルシリサイドNixSiyから作られている。次にMOSFET101の製造方法について、以下に説明する。図3に示すように、まず炭化珪素基板1が準備される図2:工程S110。炭化珪素基板1は好ましくは単結晶構造を有する。次に炭化珪素基板1の上面上においてエピタキシャル成長が行われる図2:工程S120~S140。具体的には、まず炭化珪素基板1の上面上にバッファ層2がエピタキシャルに形成される工程S120。次にバッファ層2上にドリフト層3がエピタキシャルに形成される工程S130。次にドリフト層3上にn型のエピタキシャル層70が成長させられる工程S140。エピタキシャル層70は、JFET領域7のn型の不純物濃度N1jおよびp型の不純物濃度N2jのそれぞれと同じn型およびp型の不純物濃度を有するように形成される。なお上述したように、好ましくはN2jは実質的にゼロである。エピタキシャル層70は、JFET領域7として用いられる部分を含む。つまりエピタキシャル層70の形成によってJFET領域7が形成される。次に図4に示すように、エピタキシャル層70へのイオン注入が行われる図2:工程S150および160。具体的には、ボディ領域4が形成される工程S150。またn領域5およびp領域6、すなわちコンタクト領域が形成される工程S160。ボディ領域4の形成は、n型のエピタキシャル層70に対して、エピタキシャル層70のn型の不純物濃度よりも大きい不純物濃度でp型不純物をイオン注入することによって行われる。この結果、ボディ領域4は、エピタキシャル層70のn型の不純物濃度にほほ等しいn型の不純物濃度N1bと、N1bよりも大きいp型の不純物濃度N2bとを有する。p領域6の形成は、ボディ領域4に対してp型不純物をさらにイオン注入することにより行われる。n領域5の形成は、ボディ領域4に対してn型不純物をイオン注入することによって行われる。上述したイオン注入は、たとえば、二酸化珪素SiO2から作られたマスクを用いて行われてもよい。なお工程S150およびS160の順番は任意である。次に、注入された不純物を活性化させるための活性化アニール図2:工程S170が行われる。たとえば、活性化アニールの雰囲気はアルゴンAr雰囲気であり、アニール温度は1700°Cであり、アニール時間は30分間である。次に図5に示すように、ゲート酸化膜91が形成される図2:工程S180。ゲート酸化膜91は、たとえば、酸素雰囲気中での炭化珪素の熱酸化によって形成することができる。たとえば、アニール温度は1300°Cであり、アニール時間は60分間である。次に図1に示すように、ゲート電極93、ソースコンタクト電極92、およびドレイン電極96が形成される図2:工程S190。具体的には、以下の工程が行われる。まずゲート電極93が、成膜およびパターニングによって形成される。成膜方法としては、たとえばCVD法を用いる。次に、たとえばCVD法を用いて、ゲート電極93を覆う層間絶縁膜94が堆積される。次に、ソースコンタクト電極92を形成するための領域が確保されるように、層間絶縁膜94およびゲート酸化膜91の一部が除去される。次にソースコンタクト電極92およびドレイン電極96が形成される。このために、たとえば、蒸着法を用いたニッケルNi膜の形成と、そのシリサイド化とが行われる。次に、たとえば蒸着法を用いて、ソース配線95が形成される。以上の手順により、MOSFET101が完成する。本実施の形態によれば、N1j-N2j>N1dが満たされる。すなわちドリフト層3の実質的な不純物濃度であるN1dに比して、JFET領域7の実質的な不純物濃度であるN1j-N2jの方が大きい。つまりJFET領域7の実質的な不純物濃度が高められている。これにより、JFET領域7における空乏層71図1の拡がりを抑制することができるので、JFET領域7を厚さ方向に流れる電流の経路をより広く確保することができる。具体的には、JFET領域7の幅方向図1における横方向において空乏層71の拡がりを50以内に抑えることが可能である。またN2j<N2bが満たされる。すなわち、ボディ領域4のp型の不純物濃度N2bに比して、JFET領域7において実質的に導電型の付与に寄与しないp型の不純物濃度N2jが小さい。これにより、p型の不純物濃度間の関係式N2j=N2bが満たされる場合に比して、JFET領域7の不純物濃度が、導電型の付与に実質的に寄与しない不純物によって大きくなってしまうことを避けることができる。よって、JFET領域7の総不純物濃度N1jN2jを抑制することでキャリアの不純物散乱を抑制することによりJFET領域7の抵抗率を小さくすることができる。上記のように、JFET領域7を流れる電流経路が広くなり、かつJFET領域7の抵抗率が小さくなることで、JFET領域7の電気抵抗が小さくなる。これによりMOSFET101のオン抵抗を小さくすることができる。またN1j-N2j<N2b-N1bが満たされる。これにより、JFET領域7の実質的な不純物濃度に比して、ボディ領域4における実質的な不純物濃度が高くなる。よってJFET領域7およびボディ領域4の間のpn接合からn領域5の方へ向かう空乏層71の延びが抑制される。これにより、この空乏層71がn領域5に到達しにくくなるので、MOSFET101のオフ耐圧が改善される。またN1j=N1bが満たされる。つまりJFET領域7のn型の不純物濃度と、ボディ領域4のn型の不純物濃度とがほぼ等しくなる。よってMOSFET101の製造において、n型の不純物濃度N1j=N1bを有するエピタキシャル層の一部を用いてJFET領域7を形成し、かつこの層の他部に対してp型不純物をイオン注入することでボディ領域4を形成することができる。よってJFET領域7はイオン注入を用いずに形成することができるので、JFET領域7においてはイオン注入に付随する結晶欠陥の生成を避けることができる。これによりJFET領域7の抵抗率が小さくなるので、MOSFET101のオン抵抗をより小さくすることができる。実施の形態2図6に示すように、本実施の形態のMOSFET102は、MOSFET101図1のボディ領域4、n領域5、およびp領域6のそれぞれの代わりに、ボディ領域4v、n領域5v、およびp領域6vを有する。またボディ領域4vのn型の不純物濃度N1bに関して、実施の形態1と異なりN1b=N1jが満たされておらず、代わりにN1b=N1dが満たされている。すなわちボディ領域4vのn型の不純物濃度は、ドリフト層3のn型の不純物濃度とほぼ等しい。なおドリフト層3の濃度プロファイルの変化が大きい場合は、ドリフト層3のうちボディ領域4vに面する部分の濃度を基準とする。なお、上記以外の構成については、上述した実施の形態1の構成とほぼ同じであるため、同一または対応する要素について同一の符号を付し、その説明を繰り返さない。次にMOSFET102の製造方法について、以下に説明する。まず工程S110およびS120図7が行われる。これらの工程は、実施の形態1におけるもの図2と同様である。次に図8に示すように、ドリフト層3が成膜される図7:工程S230。工程S230においては、工程S130図2:実施の形態1と異なり、最終的なMOSFET102図6のドリフト層3の厚さよりも厚さDTだけ余分に成膜がなされる。厚さDTはボディ領域4v図6の厚さに対応している。次に図9に示すように、イオン注入によってドリフト層3へn型不純物が添加されることでJEFT領域7vが形成される図7:工程S240。また図10に示すように、イオン注入によってドリフト層3へp型不純物が添加されることでボディ領域4vが形成される図7:工程S250。工程S250においては、工程S150図2:実施の形態1に比して、イオン注入量が少なくてもよい。このイオン注入量の差分は、おおよそN1j-N1dに対応する。以降、工程S160~S190図7が実施の形態1図2と同様に行われることで、MOSFET102図6が完成する。本実施の形態によれば、ボディ領域4vがドリフト層3へp型不純物を添加することによって形成されるので、ボディ領域4vのn型の不純物濃度N1bとドリフト層3のn型の不純物濃度N1dとがほぼ等しくなる。すなわちN1b=N1dが満たされる。よって、ボディ領域4vのn型の不純物濃度がドリフト層3のn型の不純物濃度よりも大きくなることを避けることができる。すなわち、p型のボディ領域4vにおいて実質的に導電型の付与に寄与しないn型の不純物濃度の増大を避けることができる。これにより、ボディ領域4v中を流れるキャリアの不純物散乱が抑制されるので、MOSFET102のオン抵抗をより小さくすることができる。上記の実施の形態1および2に関する説明においては第1導電型がn型でありかつ第2導電型がp型であるが、第1および第2導電型は互いに異なる導電型であればよく、よって第1導電型がp型でありかつ第2導電型がn型であってもよい。ただし第1導電型がn型でありかつ第2導電型がp型である場合の方が、逆の場合に比して、チャネル抵抗をより小さくすることができる。またゲート絶縁膜は酸化膜に限定されるものではなく、よって半導体装置はMOSFET以外のMISFETMetalInsulatorSemiconductorFieldEffectTransistorであってもよい。また半導体装置はMISFETに限定されるものではなく、たとえばIGBTInsulatedGateBipolarTransistorであってもよい。また炭化珪素半導体装置の製造方法において複数のイオン注入工程が行われる場合、この複数の工程間で順番が入れ替えられてもよい。また不純物濃度の測定は、たとえばSIMSにより行い得る。今回開示された実施の形態はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味、および範囲内でのすべての変更が含まれることが意図される。