窒化物半導体発光素子を作製する方法であって、成膜装置においてMBE法を用いて、半導体積層を含むエピタキシャル基板の半極性主面の上に金属層を形成する工程と、前記金属層を形成した後に、別の成膜装置に前記エピタキシャル基板を配置する工程と、前記半導体積層及び前記金属層の上に前記別の成膜装置においてチタン膜及び絶縁膜を順に形成して基板生産物を作製する工程と、前記チタン膜及び前記絶縁膜を形成した後に、前記別の成膜装置から前記基板生産物を取り出す工程と、リッジ形状を規定するマスクを用いて前記チタン膜及び前記絶縁膜をエッチングして、Tiマスク及び絶縁体マスクを前記金属層及び前記半導体積層の上に形成する工程と、前記Tiマスク及び前記絶縁体マスクを含む複合マスクを用いて前記金属層及び前記半導体積層のエッチングを行って、半導体リッジを含む窒化物半導体領域と電極層を形成する工程と、前記複合マスクを除去した後に、前記窒化物半導体領域の表面及び前記電極層の上に保護層のための絶縁層を成長する工程と、を備え、前記半極性主面はIII族窒化物半導体からなり、前記半導体積層は、III族窒化物からなる活性層を含み、前記金属層は前記半導体積層と接合を成す、窒化物半導体発光素子を作製する方法。前記成膜装置において、III族窒化物からなる半導体積層の半極性主面の全体をIII族元素の雰囲気にさらす工程を更に備え、前記III族窒化物は、前記III族元素を構成元素として含む、請求項1に記載された、窒化物半導体発光素子を作製する方法。前記半極性主面は窒化ガリウム系半導体からなり、前記雰囲気はガリウムを含み、前記半極性主面を前記雰囲気にさらす前記工程では、摂氏300度以上の基板温度でガリウムフラックスの照射が前記半極性主面に行われる、請求項1又は請求項2に記載された、窒化物半導体発光素子を作製する方法。前記半導体積層の主面は、該III族窒化物半導体のc軸に沿って延びる基準軸に直交する面から10度以上80度以下の範囲の角度で傾斜する、請求項1~請求項3のいずれか一項に記載された、窒化物半導体発光素子を作製する方法。前記絶縁層の上に、レジスト膜を形成する工程と、前記半導体リッジの上面に設けられた開口を有するレジストマスクを前記レジスト膜から形成する工程と、前記レジストマスクを用いて前記絶縁層のエッチングを行って、前記絶縁層から保護層を形成する工程と、を備え、前記窒化物半導体領域は、前記半導体リッジを含む第1領域と第2領域及び第3領域とを含み、前記第1領域、前記第2領域及び前記第3領域は前記半導体リッジの延在方向に延びており、前記第1領域は前記第2領域と前記第3領域との間に設けられ、前記レジスト膜は、前記窒化物半導体領域の前記第1領域の上に設けられた第1部分と、前記窒化物半導体領域の前記第2及び第3領域の上に設けられた第2及び第3部分とを含み、前記レジスト膜の前記第1部分の厚さは前記レジスト膜の前記第2及び第3部分の厚さより薄く、前記レジストマスクを前記レジスト膜から形成する前記工程では、前記レジスト膜の表面から該レジスト膜のレジストを除去していき、前記保護層は、前記半導体リッジの前記上面の上の電極層を露出させる開口を有する、請求項1~請求項4のいずれか一項に記載された、窒化物半導体発光素子を作製する方法。前記レジストマスクを形成する前記工程は、前記絶縁層の上に第1レジスト膜を形成する工程と、フォトリソグラフィ法を用いて、前記半導体リッジの上面及び側面の上の前記絶縁層を露出させる開口を有する第1のマスク層を前記第1レジスト膜から形成する工程と、前記窒化物半導体領域、前記電極層、前記絶縁層、及び前記第1のマスク層の上に第2レジスト膜を形成する工程と、前記半導体リッジの前記上面が露出するように前記第2レジスト膜に開口を形成して第2のマスク層を形成する工程と、を備え、前記レジスト膜は、前記第1のマスク層及び前記第2のマスク層を含む、請求項5に記載された、窒化物半導体発光素子を作製する方法。前記レジストマスクを前記レジスト膜から形成する前記工程では、前記レジスト膜を現象液にさらして、前記半導体リッジの前記上面の上のレジストを除去して、前記レジストマスクを形成する、請求項5又は請求項6に記載された、窒化物半導体発光素子を作製する方法。前記半導体リッジ及び前記電極層はリッジ構造を形成し、前記半導体リッジの上面と前記電極層とは電極接合を成し、前記電極接合のエッジは前記リッジ構造の側面に位置する、請求項5~請求項7のいずれか一項に記載された、窒化物半導体発光素子を作製する方法。前記レジストマスクを除去した後に、前記電極層及び前記絶縁層の上に導電膜を堆積する工程と、前記導電膜を加工して、電極を形成する工程と、を更に備え、前記電極は、前記保護層の前記開口を介して前記電極層に接触を成し、前記導電膜の堆積は摂氏300度以下の基板温度で行われる、請求項5~請求項8のいずれか一項に記載された、窒化物半導体発光素子を作製する方法。前記導電膜の堆積は電子ビーム蒸着法で行われる、請求項9に記載された、窒化物半導体発光素子を作製する方法。前記窒化物半導体領域は、第1溝及び第2溝並びに第1テラス及び第2テラスを含み、前記第1溝及び第2溝は前記半導体リッジを規定し、前記半導体リッジと前記第1テラスは、前記第1溝を規定し、前記半導体リッジと前記第2テラスは、前記第2溝を規定する、請求項1~請求項10のいずれか一項に記載された、窒化物半導体発光素子を作製する方法。前記金属層を形成する前記工程は、前記成膜装置においてMBE法を用いた金属堆積により、金属領域を成膜する工程と、前記金属領域をエッチングして、前記半導体積層の前記半極性主面を部分的に露出させると共に前記エピタキシャル基板の前記半極性主面の上に前記金属層を形成する工程と、を含む、請求項1~請求項11のいずれか一項に記載された、窒化物半導体発光素子を作製する方法。前記金属層は金層を含む、請求項1~請求項12のいずれか一項に記載された、窒化物半導体発光素子を作製する方法。前記マスクを形成する前記工程は、前記半導体積層及び前記金属層の上に、マスク膜を形成する工程と、前記マスク膜のエッチングにより前記マスクを形成する工程と、を含み、前記エッチングは摂氏300度以下の基板温度で行われる、請求項1~請求項13のいずれか一項に記載された、窒化物半導体発光素子を作製する方法。前記マスク膜は、シリコン酸化物膜及びシリコン窒化物膜の少なくともいずれかを含む、請求項14に記載された、窒化物半導体発光素子を作製する方法。基板の主面の上に半導体積層を成長して、前記エピタキシャル基板を形成する工程を更に備え、前記基板の前記主面はIII族窒化物半導体からなり、前記半導体領域は、第1導電型のIII族窒化物半導体層、前記活性層、及び第2導電型のIII族窒化物半導体層を含み、前記エピタキシャル基板は前記基板を含み、前記基板の前記主面は、該III族窒化物半導体のc軸に沿って延びる基準軸に直交する面から10度以上80度以下の範囲の角度で傾斜し、前記エピタキシャル基板の前記半極性主面は、該III族窒化物半導体のc軸に沿って延びる基準軸に直交する面から10度以上80度以下の範囲の角度で傾斜する、請求項1~請求項15のいずれか一項に記載された、窒化物半導体発光素子を作製する方法。前記エピタキシャル基板は、前記活性層の上に設けられたp型窒化ガリウム系半導体層を含み、前記p型窒化ガリウム系半導体層はドーパントとしてマグネシウムを含み、前記p型窒化ガリウム系半導体層の主面は前記エピタキシャル基板の前記半極性主面を構成する、請求項1~請求項16のいずれか一項に記載された、窒化物半導体発光素子を作製する方法。前記エピタキシャル基板の前記半極性主面は、該III族窒化物半導体のc軸に沿って延びる基準軸に直交する面から63度以上80度以下の範囲の角度で傾斜する、請求項1~請求項17のいずれか一項に記載された、窒化物半導体発光素子を作製する方法。前記活性層は、III族構成元素としてインジウムを含む窒化ガリウム系半導体層を含み、前記活性層は、500nm以上540nm以下の波長範囲にピーク発光波長を有する、請求項1~請求項18のいずれか一項に記載された、窒化物半導体発光素子を作製する方法。特許文献1では、リフトオフ及びリッジ形成のために複雑なマスク構造を形成する。例えば、マスク構造では、リフトオフのために、マスク構造内のAl層にサイドエッチを生じさせる。また、保護層の形成にリフトオフを用いるので、保護層の開口形成がリッジ形成と独立して制御しにくい。例えば、サイドエッチされたAl層の側面は、細らせたAl層の下地層の幅よりも狭く、このマスク構造の形状は、堆積される保護膜の形状に影響する。上記のリフトオフ法では、半導体リッジの形成とこの半導体リッジを保護する保護層の形成とを可能にするために、複雑なマスク構造を用いる。この複雑さを避けるプロセスが求められる。一方で、発明者らが検討している方法は、リフトオフ法を用いる特許文献1と異なっており、発明者らの方法では、金属膜を形成した後、金属膜及び半導体積層のエッチングを行って、半導体リッジ及び電極層を形成する。発明者らの知見によれば、このエッチングの際だけでなく、エッチングのためのマスクを形成する際にも、既に形成された金属-半極性半導体の界面が熱的に劣化する可能性がある。これ故に、エッチングマスクのための絶縁膜を堆積する際の成膜温度が制約を受ける。熱的劣化を避ける成膜条件では、絶縁膜と半導体との密着性に関する品質低下が生じる可能性があり、一方、通常の成膜条件を用いた作製では、絶縁膜と半導体との密着性は問題とならない。本発明は、このような事情を鑑みて為されたものであり、半極性面上への良好な電極形成と良好なリッジ形成との両方を可能にする、窒化物半導体発光素子を作製する方法を提供することを目的とする。本発明は、窒化物半導体発光素子を作製する方法に関する。この方法は、a成膜装置においてMBE法を用いて、半導体積層を含むエピタキシャル基板の半極性主面の上に金属層を形成する工程と、b前記金属層を形成した後に、別の成膜装置に前記エピタキシャル基板を配置する工程と、c前記半導体積層及び前記金属層の上に前記別の成膜装置においてチタン膜及び絶縁膜を順に形成して基板生産物を作製する工程と、d前記チタン膜及び前記絶縁膜を形成した後に、前記別の成膜装置から前記基板生産物を取り出す工程と、eリッジ形状を規定するマスクを用いて前記チタン膜及び前記絶縁膜をエッチングして、Tiマスク及び絶縁体マスクを前記金属層及び前記半導体積層の上に形成する工程と、e前記Tiマスク及び前記絶縁体マスクを含む複合マスクを用いて前記金属層及び前記半導体積層のエッチングを行って、半導体リッジを含む窒化物半導体領域と電極層を形成する工程と、f前記複合マスクを除去した後に、前記窒化物半導体領域の表面及び前記電極層の上に保護層のための絶縁層を成長する工程とを備える。前記半極性主面はIII族窒化物半導体からなり、前記半導体積層は、III族窒化物からなる活性層を含み、前記電極層は前記半導体積層と接合を成す。この窒化物半導体発光素子を作製する方法以下作製方法として参照するによれば、電極層を形成した後に、電極層及び半導体積層のエッチングを行って、半導体リッジ及び電極層を形成する。このエッチングの際だけでなく、エッチングのためのマスクを形成する際に、既に形成された金属-半極性半導体界面が熱的に劣化する可能性がある。このために、エッチングマスクのための絶縁膜を堆積する際の成膜温度も制約を受ける。発明者らの知見によれば、熱的劣化を避ける成膜条件では、絶縁膜と半導体との密着性に関する品質低下が生じる可能性がある。発明者らの試行錯誤によれば、密着性に関する品質低下を避けるために、熱的劣化を避ける成膜温度の下で成膜されたチタン膜が有用である。この知見に基づき、電極層及び半導体積層のエッチングに際して、チタン層を含む複合マスクが用いられる。複合マスクでは、絶縁体マスクと半導体積層との間に設けられたTiマスクを含むので、密着性に係る品質の低下を低減できる。また、この作製方法によれば、半導体積層の半極性主面上に金属層を形成した後に、半導体リッジを形成するためのプロセスを適用するので、上記の半極性主面が該プロセスの雰囲気に直接にさらされることがない。また、リフトオフを用いることなく、電極層と半極性主面との界面を保護しながら、複合マスクを除去した後に保護層のための絶縁膜の成長を行うことができる。本発明に係る作製方法は、前記成膜装置において、III族窒化物からなる半導体積層の半極性主面の全体をIII族元素の雰囲気にさらす工程を更に備えることができる。前記III族窒化物は、前記III族元素を構成元素として含む。この作製方法によれば、成膜装置において金属層の形成に先立って半極性主面をIII族元素の雰囲気にさらすので、金属層が接触を成す表面が清浄化される。該成膜装置において、清浄化された半極性主面上に金属層の成膜を行うので、金属層と半極性主面との界面へのコンタミネーションが避けられる。本発明に係る作製方法では、前記半極性主面は窒化ガリウム系半導体からなり、前記雰囲気はガリウムを含み、前記半極性主面を前記雰囲気にさらす前記工程では、摂氏300度以上の基板温度でガリウムフラックスの照射が前記半極性主面に行われることが好ましい。この作製方法によれば、ガリウムフラックスの照射により表面酸化物の還元が生じて、窒化ガリウム系半導体からなる半極性主面の酸化物を低減できる。本発明に係る作製方法では、前記半導体積層の主面は、該III族窒化物半導体のc軸に沿って延びる基準軸に直交する面から10度以上80度以下の範囲の角度で傾斜することができる。この作製方法によれば、半極性主面は上記範囲内の角度で傾斜していることができる。本発明に係る作製方法は、前記絶縁層の上に、レジスト膜を形成する工程と、前記半導体リッジの上面に設けられた開口を有するレジストマスクを前記レジスト膜から形成する工程と、前記レジストマスクを用いて前記絶縁層のエッチングを行って、前記絶縁層から保護層を形成する工程とを備えることができる。前記窒化物半導体領域は、前記半導体リッジを含む第1領域と第2領域及び第3領域とを含み、前記第1領域、前記第2領域及び前記第3領域は前記半導体リッジの延在方向に延びており、前記第1領域は前記第2領域と前記第3領域との間に設けられ、前記レジスト膜は、前記窒化物半導体領域の前記第1領域の上に設けられた第1部分と、前記窒化物半導体領域の前記第2及び第3領域の上に設けられた第2及び第3部分とを含み、前記レジスト膜の前記第1部分の厚さは前記レジスト膜の前記第2及び第3部分の厚さより薄く、前記レジストマスクを前記レジスト膜から形成する前記工程では、前記レジスト膜の表面から該レジスト膜のレジストを除去していき、前記保護層は、前記半導体リッジの前記上面の上の電極層を露出させる開口を有することが好ましい。この作製方法によれば、マスクの第1部分の厚さがマスクの第2部分の厚さより薄いので、半導体リッジの上面に開口を有するマスクをレジスト膜から形成できる。絶縁膜の選択的なエッチングにより、半導体リッジの上面上の電極層を露出させて、保護層を形成できる。本発明に係る作製方法では、前記レジストマスクを形成する前記工程は、前記絶縁膜の上に第1レジスト膜を形成する工程と、フォトリソグラフィ法を用いて、前記半導体リッジの上面及び側面の上の前記絶縁膜を露出させる開口を有する第1のマスク層を前記第1レジスト膜から形成する工程と、前記窒化物半導体領域、前記電極層、前記絶縁膜、及び前記第1のマスク層の上に第2レジスト膜を形成する工程と、前記半導体リッジの前記上面が露出するように前記第2レジスト膜に開口を形成して第2のマスク層を形成する工程とを備えることができる。前記レジスト膜は、前記第1のマスク層及び前記第2のマスク層を含むことができる。この作製方法によれば、半導体リッジの上面上の第1のマスクの開口に、第2レジスト膜を形成するので、窒化物半導体領域の第1領域の上に設けられたレジスト厚が、窒化物半導体領域の第2領域の上に設けられたレジスト厚と異なるようにできる。本発明に係る作製方法では、前記レジストマスクを前記レジスト膜から形成する前記工程では、前記レジスト膜をレジストの現象液にさらして、前記半導体リッジの前記上面の上のレジストを除去して、前記レジストマスクを形成することが好ましい。この作製方法によれば、レジスト膜は、レジストの現象液中において、その表面から徐々に溶けていくので、半導体リッジの上面及びその付近がレジストから露出されるような加工をレジスト膜に施すことが可能になる。本発明に係る作製方法では、前記半導体リッジ及び前記電極層はリッジ構造を形成し、前記半導体リッジの上面と前記電極層とは電極接合を成し、前記電極接合のエッジは前記リッジ構造の側面に位置することができる。この作製方法によれば、電極に係る接合のエッジが保護層により覆われる。本発明に係る作製方法は、前記レジストマスクを除去した後に、前記電極層及び前記絶縁膜の上に導電膜を堆積する工程と、前記導電膜を加工して、電極を形成する工程とを更に備えることができる。前記電極は、前記保護層の前記開口を介して前記電極層に接触を成し、前記金属層の堆積は摂氏300度以下の基板温度で行われる。この作製方法によれば、金属層堆積の際の基板温度による熱劣化が電極に生じることを避けることができる。本発明に係る作製方法では、前記導電膜の堆積は電子ビーム蒸着法で行われることができる。この作製方法によれば、導電膜の堆積中に、電極層とIII族窒化物との界面に熱劣化が生じることを避けることができる。本発明に係る作製方法では、前記窒化物半導体領域は、第1溝及び第2溝並びに第1テラス及び第2テラスを含み、前記第1溝及び第2溝は前記半導体リッジを規定し、前記半導体リッジと前記第1テラスは、前記第1溝を規定し、前記半導体リッジと前記第2テラスは、前記第2溝を規定する。この作製方法では、第1溝及び第2溝を用いて半導体リッジを作製できると共に、第1テラス及び第2テラス並びに半導体リッジにより、半導体リッジのみがエピ面から突出することを避けることができる。本発明に係る作製方法では、前記金属層を形成する前記工程は、前記成膜装置においてMBE法を用いた金属堆積により、金属領域を成膜する工程と、前記金属領域をエッチングして、前記半導体積層の前記半極性主面を部分的に露出させると共に前記エピタキシャル基板の前記半極性主面の上に前記金属層を形成する工程とを含むことができる。この作製方法によれば、半導体リッジが形成されるべき部分を含む半導体積層の一部分の半極性主面に金属層を提供できる。本発明に係る作製方法では、前記金属層は金層を含むことができる。この作製方法によれば、金層はIII族窒化物半導体からなる半極性主面と良好な電気的接触を提供できる。本発明に係る作製方法では、前記マスクを形成する前記工程は、前記半導体積層及び前記金属層の上に、マスク膜を形成する工程と、前記マスク膜のエッチングにより前記マスクを形成する工程とを含むことができる。前記エッチングは摂氏300度以下の基板温度で行われることが好ましい。この作製方法によれば、エッチング時における基板温度が摂氏300度以下であるので、エッチング中における基板温度により金属-半導体接合の熱劣化が発生することを低減できる。本発明に係る作製方法では、前記マスク膜は、シリコン酸化物膜及びシリコン窒化物膜の少なくともいずれかを含むことが好ましい。この作製方法によれば、III族窒化物をエッチングして半導体リッジを形成するためのマスクに、シリコン酸化物膜及びシリコン窒化物膜の少なくともいずれかを用いることができる。本発明に係る作製方法は、基板の主面の上に半導体積層を成長して、前記エピタキシャル基板を形成する工程を更に備えることができる。前記基板の前記主面はIII族窒化物半導体からなり、前記半導体領域は、第1導電型のIII族窒化物半導体層、前記活性層、及び第2導電型のIII族窒化物半導体層を含み、前記エピタキシャル基板は前記基板を含み、前記基板の前記主面は、該III族窒化物半導体のc軸に沿って延びる基準軸に直交する面から10度以上80度以下の範囲の角度で傾斜し、前記エピタキシャル基板の前記半極性主面は、該III族窒化物半導体のc軸に沿って延びる基準軸に直交する面から10度以上80度以下の範囲の角度で傾斜する。この製造方法によれば、傾斜角が10度以上80度以下の範囲であるとき、窒化ガリウム系半導体の半極性面が酸素との結合性に富む。これ故に、オーミック電極の形成の際に、酸素の低減が重要である。本発明に係る作製方法では、前記エピタキシャル基板は、前記活性層の上に設けられたp型窒化ガリウム系半導体層を含み、前記p型窒化ガリウム系半導体層はドーパントとしてマグネシウムを含み、前記p型窒化ガリウム系半導体層の主面は前記エピタキシャル基板の前記半極性主面を構成する。この製造方法によれば、p型窒化ガリウム系半導体層にオーミック接触を成す電極を形成できる。本発明に係る作製方法では、前記エピタキシャル基板の前記半極性主面は、該III族窒化物半導体のc軸に沿って延びる基準軸に直交する面から63度以上80度以下の範囲の角度で傾斜することが好ましい。この製造方法によれば、この角度範囲での半極性面は酸化されやすいステップを有する。本発明に係る作製方法では、前記活性層は、III族構成元素としてインジウムを含む窒化ガリウム系半導体層を含み、前記活性層は、500nm以上540nm以下の波長範囲にピーク発光波長を有することが好ましい。この製造方法によれば、360nm以上600nm以下の波長範囲にピーク発光波長を有する活性層をIII族窒化物半導体発光素子に提供できる。以上説明したように、本発明によれば、窒化物半導体発光素子を作製する方法が提供され、この方法は、半極性面上に良好な接触を成す電極の形成とリッジ構造の形成との両方を可能にする。窒化物半導体素子を作製する方法、半導体リッジを形成する方法、及び電極を形成する方法に係る実施の形態を説明する。可能な場合には、同一の部分には同一の符号を付する。引き続く説明では、窒化物半導体素子として窒化物半導体発光素子、半導体リッジを形成する方法、及び電極を形成する方法について説明する。図1~図8は、本実施の形態に係る窒化物半導体素子を作製する方法、及び半導体リッジを形成する方法、及び電極を形成する方法における主要な工程を模式的に示す図面である。図1~図8の模式図では、矩形の基板が描かれているが、基板の形状はこれに限定されない。また、理解を容易にするために、以下の説明では、基板の一素子のサイズの領域を参照しながら窒化物半導体発光素子を作成する手順を説明する。最初の工程では、基板図1のa部に示される参照符号12を準備する。基板12は、III族窒化物半導体からなる主面12aを有する。主面12aは、III族窒化物半導体のc軸の方向に延在する基準軸図1のa部にベクトルVCによって示されるに直交する平面Scに対して傾斜する。ここで、ベクトルVCは<0001>方向を示す。基板12の主面12aは半極性を示す。基板12のIII族窒化物半導体は、例えばGaN等からなることができる。図1のa部に示されるように、次の工程では、半導体発光素子のための半導体積層14を成長炉10aで基板12の主面12a上に成長して、エピタキシャル基板Eを形成する。エピタキシャル基板Eは基板12及び半導体積層14を含む。引き続き一実施例を説明する。成長炉10aにおける成長法としては、例えば有機金属気相成長法が使用可能である。基板12を成長炉10aに配置した後に、成長炉10aにアンモニア及び水素を供給して基板12の主面12aのサーマルクリーニングを行う。この後に、成長炉10aにおいて、基板12の主面12a上に順に複数のIII族窒化物半導体層を成長する。半導体積層14は、n型III族窒化物半導体領域15といった第1導電型のIII族窒化物半導体層、n側光ガイド層16、活性層17、p側光ガイド層18、及びp型III族窒化物半導体領域19といった第2導電型のIII族窒化物半導体層を含む。n型III族窒化物半導体領域15は、例えばGaN、AlGaN、InAlGaN等からなることができる。n型III族窒化物半導体領域15は、n型クラッド層を含むことができる。p型III族窒化物半導体領域19は、例えばGaN、AlGaN、InAlGaN等からなることができ、またp型クラッド層及びp型コンタクト層を含むことができる。p型III族窒化物半導体領域19は、必要な場合には、電子ブロック層を含むことができる。p型III族窒化物半導体領域19は、p型コンタクト層として働くp型窒化ガリウム系半導体層を含み、このp型窒化ガリウム系半導体層の主面はエピタキシャル基板Eの半極性主面14aを構成することができる。p型窒化ガリウム系半導体層はドーパントとしてマグネシウムを含むことができ、p型窒化ガリウム系半導体層にオーミック接触を成す電極を形成できる。活性層17は例えば量子井戸構造21を有しており、量子井戸構造21は、交互に配列された障壁層24及び井戸層26を含むことができる。障壁層24のバンドギャップは井戸層26のバンドギャップより大きい。障壁層24は例えばGaN、InGaN、InAlGaN等からなることができ、井戸層26は例えばGaN、InGaN、InAlGaN等からなることができる。活性層17の発光スペクトルのピーク発光波長は360nm以上600nm以下の波長範囲内にあることができる。活性層17は、III族構成元素としてインジウムを含む窒化ガリウム系半導体層を含むことが好ましい。積層14の成長が完了した後に、成長炉10aからエピタキシャル基板Eを取り出す。エピタキシャルウエハEの窒化物半導体領域の主面は、基板主面12aの面方位を引き継いで半極性を示す。エピタキシャル基板Eの窒化物半導体領域は活性層17を含み、活性層17も半極性に従う性質を有する。この半極性の利点を生かして、500nm以上540nm以下の波長範囲内に発光スペクトルのピーク波長を有する発光素子を提供することが好ましい。この工程では、基板12の主面12aの上に半導体積層14を成長してエピタキシャル基板Eを形成する。好適な実施例では、エピタキシャル基板Eの最表面にはp型コンタクト層が露出される。p型コンタクト層は、例えば窒化ガリウム系半導体からなることができ、窒化ガリウム系半導体は例えばGaNからなる。エピタキシャル基板Eの形成において、基板12の主面12aは、基準軸Cxに直交する面Scから10度以上80度以下の範囲の角度Angleで傾斜することができる。基準軸Cxは、該III族窒化物半導体のc軸<0001>軸に沿って延びる。また、エピタキシャル基板Eの主面は、基準軸Cxに直交する面から10度以上80度以下の範囲の角度で傾斜することが好ましい。これらの傾斜角が10度以上80度以下の範囲であるとき、窒化ガリウム系半導体の半極性面はc面に比べて酸素との結合性に富む。これ故に、オーミック電極の形成の際に、酸素の低減が重要である。また、エピタキシャル基板Eの主面における傾斜角は、該III族窒化物半導体のc軸に沿って延びる基準軸に直交する面から63度以上80度以下の範囲の角度で傾斜することが好適である。この角度範囲での半極性面は酸化されやすいステップを有する。エピタキシャル基板Eを成長炉10aから取り出すと、酸素を含む大気にエピタキシャル基板Eがさらされる。この結果、エピタキシャル基板Eの表面に露出された窒化ガリウム系半導体面に、III族元素の自然酸化物例えば酸化ガリウムが形成される。成長炉10aからエピタキシャル基板Eを取り出した後に、成膜装置10bにエピタキシャル基板Eを配置する。成膜装置10bでのMBE法を用いた成長を利用して、半導体積層14を含むエピタキシャル基板Eの半極性主面14aの上に金属層図2のa部において符号30として参照されるを形成する。成膜装置10bにおけるMBE法による成長を利用した金属層30の形成は、例えば以下のように行われる。図1のb部に示されるように、この工程では、ガリウムを含む雰囲気を成膜装置10b例えばMBE成長炉のチャンバ内に形成して、この雰囲気にエピタキシャル基板Eの半極性の表面14aをさらす。必要な場合には、この処理に先立って、エピタキシャル基板Eを成膜装置10bで加熱することができる。加熱の条件の一例では、加熱温度は例えば摂氏750度であり、熱処理時間は30分程度であり、熱処理の雰囲気は例えばIII族構成元素のガリウムを含む雰囲気である。この温度範囲は例えば摂氏300度以上であることができ、この温度以上であるとき、エピタキシャル基板Eの表面の酸化ガリウムが、高い蒸気圧を示すガリウム酸化物の組成に還元されやすくなる。ガリウムフラックスの照射により表面酸化物の還元が生じて、窒化ガリウム系半導体からなる半極性主面14aの酸化物を低減できる。また、この温度範囲は例えば摂氏900度以下の範囲であることができ、これは活性層17へのダメージを避けるためである。また、エピタキシャル基板Eの加熱を行った場合には、真空を破ることなく、既に説明したように、成膜装置10bにおいて、図1のb部に示されるように、半導体積層14の半極性主面14aの全体をIII族元素の雰囲気にさらす。半導体積層14の表面におけるIII族窒化物は、III族元素を構成元素として含む。成膜装置10bにおける金属層30の形成に先立って半極性主面14aをIII族元素の雰囲気にさらすので、金属層30が接触を成すことになる表面が清浄化される。成膜装置10bにおいて、清浄化された半極性主面上に金属層30の成膜を引き続き行うので、金属層30と半極性主面との界面へのコンタミネーションが避けられる。半極性主面14aが窒化ガリウム系半導体からなるとき、ガリウムを含む雰囲気28を成膜装置10bのチャンバ内に形成して、この雰囲気28にエピタキシャル基板Eの表面14aをさらす。雰囲気28は、窒化ガリウム系半導体の成長を避けるために雰囲気は窒素を含まないことが好ましい。この処理における基板温度の範囲は例えば摂氏300度以上であることができる。この温度を超えるとき、自然酸化膜が、より蒸気圧の高いガリウム酸化物への変化例えば、還元が促進される。また、この温度範囲は例えば摂氏900度以下の範囲であることができ、これは活性層17へのダメージを避けるためである。この熱処理のための持続時間は例えば0.5時間程度である。この工程の一実施例では、エピタキシャル基板Eの表面14aをさらすことは、ガリウムフラックスを表面14aに照射することによって可能である。ガリウムと酸素との化合物には様々な組成がある。そして、これらのガリウム酸化物が様々な融点を有する。この融点の違いを利用して、半極性主面における酸素濃度の低減が可能である。ガリウム酸化物としては、例えば以下のものがある。Ga2O3の融点例えば摂氏1725度、1気圧、RTは比較的高いが、Ga2Oの融点例えば摂氏500度、1×10-6Torrは比較的低い。これまでの工程では、エピタキシャル基板Eを成膜装置10bの真空チャンバ内に配置した後に、加熱及び/又はGa照射による改質処理を既に行っている。この後に、必要な場合には、半導体積層14の上に窒化ガリウム系半導体層を成長して、新たなエピタキシャル基板Eを形成することができる。この窒化ガリウム系半導体層には所望の導電型のドーパント、例えばマグネシウムといったp型ドーパントを添加することが好ましい。この方法によれば、この成膜によって成長されたIII族窒化物半導体の酸素濃度を低減できる。図2のa部に示されるように、次の工程では、ガリウム雰囲気を除いた後に、成膜装置10bの真空チャンバにおいて真空を破ることなく、エピタキシャル基板Eの半極性主面14aの全面に成膜装置10bの真空チャンバにおいて金属層30を成膜する。真空が破られることがことないので、フラックス照射により清浄化された表面への金属層30を成膜して、基板生産物SP1を形成する。基板生産物SP1では金属層30は半極性主面14aと接合を成す。この製造方法によれば、p型窒化ガリウム系半導体層に低抵抗な接触を成す金属層30を形成できる。金属層30は例えば3nm以上であり、1000nm以下であることができる。金属層30は金Au層を含むことが好適であり、金層は半極性主面14aと良好な電気的接触を提供できる。Auの厚さは例えば200nmである。金属層30を形成する工程では、必要な場合には、後に工程において半導体リッジが形成されたときに半導体リッジ上面を含むエリアに、パターン形成された金属層を設けることができる。この工程は、例えば以下のように行われる。図2のb部に示されるように、成膜装置10bにおいてMBE法を用いた金属堆積により金属領域金属層30に対応するを形成した後に、エッチング装置10cにおいて、マスク32を用いてこの金属領域をエッチングして、半導体積層14の半極性主面14aを部分的に露出させると共に半導体積層14の半極性主面14a上に金属層34を形成することができる。このマスク32は例えばレジストからなることができる。マスク32は半導体積層14及び金属層30上に形成される。金属領域がAuからなるとき、エッチングではエッチャントとして王水を用いるウエット処理によることができる。この結果、半導体積層14の半極性主面14aの一部分半導体リッジが形成されるべき部分に金属層34を提供できる。本実施例では、金属層34はストライプ形状を有する。このストライプ幅は、半導体リッジの上面の幅より大きく、半導体リッジの幅及びこの両側の一対の溝の幅との和よりも小さい。なお、引き続く工程は、金属層30に金属層34を参照して行われる。以下の作製方法は、半導体積層14の半極性主面14aの全体を覆っている金属層30及び金属層34のいずれに適用される。次の工程では、図3のa部に示されるように、処理装置10dを用いてマスク32を除去して、基板生産物SP2を得る。引き続く工程では、マスク32を除去した後に、リッジを規定するマスク図4のa部に示される符号44を形成する。マスク44は、リッジを規定する2つの開口を有する。マスク44は例えば以下のように形成される。図3のb部に示されるように、半導体積層14の半極性主面14a及び金属層34上に、ハードマスクのためのマスク膜36を成膜装置10eで成膜する。マスク膜36の成膜は、例えば電子ビーム蒸着法で行われる。この成膜は、既に形成した金属層34と半極性面14aとの界面を保護するために、摂氏300度以下の基板温度で行われることができ、また摂氏150度以下の基板温度で行うことが好ましい。例えば、マスク膜36の形成では、まず第1膜及び第2膜を成長する。一実施例では、第1膜は密着性を改善するために成長される。第2膜は十分なマスク能力を得るために成長される。第1膜の成長では、チタン膜38を半導体積層14の半極性主面14a上に成長する。第1膜の膜厚は1nm以上であり、1000nm以下であることができる。本実施例におけるチタン膜38の厚さは例えば30nmであることができる。低温での成膜が行われているけれども、チタン膜38の使用により、金属層34及び半極性面14aとマスク膜36との密着性を得ることができる。次いで、第2膜の成長では、シリコン酸化物膜及びシリコン窒化物膜、等の少なくともいずれかの膜を成長する。ハードマスクに、低温成膜のシリコン酸化物膜及びシリコン窒化物膜の少なくともいずれかを用いることができる。第2膜の膜厚は10nm以上であり、10000nm以下であることができる。本実施例におけるシリコン酸化膜40の厚さは例えば300nmであることができる。第1膜及び第2膜は、同一の成膜装置において真空を破ることなく連続して成膜することが好適である。マスク膜36は少なくとも2層からなる複合構造を有する。第2膜の厚さは、エッチング中の膜減りに耐えるために第1膜の厚さより大きいことが好ましい。次の工程では、マスク膜36にパターン形成するためのマスク図4のa部における42として参照されるをマスク膜36上に形成する。マスク42は、リッジ形状を規定するパターンを有し、リッジ形状は2つの開口により基底される。マスク42は例えばレジストからなることができる。図4のa部に示されるように、エッチング装置10fにおいて、マスク42を用いてマスク膜36のエッチングを行って、ハードマスク44を形成する。ハードマスク44は、第1膜の材料からなるチタン層46を含み、チタン層38aは半導体積層14の半極性主面14a上に設けられ、半極性主面14aに接触を成す。チタン層38aは、半導体積層14に対する密着性に優れる。ハードマスク44は、チタン層38a上に設けられたマスク層40aを更に含む。マスク層40aは、シリコン酸化物膜及びシリコン窒化物膜等の少なくともいずれかの膜からなり、マスク膜44の第2膜の材料に同じである。ハードマスク44は、複合マスク構造を有する。本実施例では、ハードマスク44は、Tiマスク及び絶縁体マスクを含む。ハードマスク44は、リッジ形状を規定するパターンを有する。このエッチングは、例えばインダクティブカップリングプラズマ反応性イオンエッチング法ICP-RIE法で行われることが好ましい。このエッチング法によれば、エッチングにおける異方性を実現できる。ハードマスク44を形成した後に、マスク42を除去することができる。エッチングは摂氏300度以下の基板温度で行われ、基板温度が摂氏150度以下であることが好ましい。図4のa部に示されるように、エピタキシャル基板Eにおいて、半導体積層14は第1領域14c、第2領域14d及び第3領域14eを含む。第1領域14c、第2領域14d及び第3領域14eは、基板12の主面12aに沿って配置される。第2領域14dは第1領域14cと第3領域14eとの間に位置する。第2領域14dには半導体リッジ50が形成される。また、半導体積層14は第4領域14f及び第5領域14fを含むことができ、第1領域14c、第2領域14d及び第3領域14eは、第4領域14fと第5領域14fとの間に配列される。第1領域14c、第2領域14d、第3領域14e、第4領域14f及び第5領域14fは、リッジ形状の構造物の延在方向に延びる。基板12の主面12aが該III族窒化物半導体のc軸に沿って延びる基準軸Cx図1のa部を参照に直交する面から10度以上80度以下の範囲の角度で傾斜するとき、エピタキシャル基板Eの半極性主面14aも、基準軸Cxに直交する面から10度以上80度以下の範囲の角度で傾斜する。これらの傾斜角が10度以上80度以下の範囲であるとき、窒化ガリウム系半導体の半極性面が酸素との結合性に富む。これ故に、オーミック電極の形成の際に、酸素の低減が重要である。基板主面12a及び半極性主面14aは基準軸Cxに直交する面から63度以上80度以下の範囲の角度で傾斜することができる。この傾斜の角度範囲では、半極性主面14aは酸化されやすいステップを有する。エピタキシャル基板Eの半極性主面14aも、酸化されやすいステップを有する。次の工程では、図4のb部に示されるように、ハードマスク44を用いて半導体積層14及び金属層34のエッチングを行って、電極層46と窒化物半導体領域48とを形成する。窒化物半導体領域48は半導体リッジ50を含む。電極層46は、半導体リッジ50の上面50aに位置する。金属層34のエッチングは例えばアルゴンAr、窒素N2等を用いることができる。アルゴンArを用いるエッチングは反応性ではないが、異方的エッチングである。半導体積層14のエッチングは例えば塩素や三塩化ホウ素等を用いることができる。実施例では、半導体リッジ高HRは、例えば0.2μm以上であり、例えば2.0μm以下であることができる。このエッチングは、例えばICP-RIE法で行われることが好ましい。このエッチング法によれば、エッチングにおける異方性及び所望のリッジ高さを実現できる。エッチングが終了した後に、ハードマスク44を除去する。このエッチングは、既に形成した金属層34と半極性面14aとの界面を保護するために、摂氏300度以下の基板温度で行われ、摂氏150度以下の基板温度でなわれることが好ましい。窒化物半導体領域48は、第1溝52及び第2溝54並びに第1テラス56及び第2テラス58を含む。第1テラス56、第1溝52、半導体リッジ50、第2溝54及び第2テラス58は、半導体リッジ50の上面50aの法線方向及び半導体リッジ50の延在方向の両方に直交する方向に、この順に配列される。第1溝52及び第2溝54は半導体リッジ50を規定する。半導体リッジ50及び第1テラス56は第1溝52を規定する。半導体リッジ50及び第2テラス58は第2溝54を規定する。この構造によれば、第1溝52及び第2溝54を用いて半導体リッジ50を作製できると共に、第1テラス56及び第2テラス58並びに半導体リッジ50により、半導体リッジ50のみが、第1溝52及び第2溝54の底面エピ面52a、54aに対して突出することを避けることができる。窒化物半導体領域48は、第1領域48c、第2領域48d及び第3領域48eを含み、第1領域48c、第2領域48d及び第3領域48eは、それぞれ、半導体積層14の第1領域14c、第2領域14d及び第3領域14eに対応する。窒化物半導体領域48は、また、第4領域48f及び第5領域48fを含むことができ、第1領域48c、第2領域48d及び第3領域48eは、第4領域48fと第5領域48fとの間に配列される。第4領域48f及び第5領域48fは、それぞれ、半導体積層14の第4領域14f及び第5領域14fに対応する。第1領域48cは半導体リッジ50を含む。第2領域48d及び第3領域48eは、それぞれ、第1溝52及び第2溝54を含む。第4領域48fと第5領域48fは、それぞれ、第1テラス56及び第2テラス58を含む。ハードマスク44を除去した後に、図5のa部に示されるように、成膜装置10hにおいて、窒化物半導体領域48の表面及び電極層46の上に絶縁膜60を成長する。これによって、基板生産物SP3が形成される。成膜装置10hは、例えば電子ビーム蒸着法、プラズマ成膜法、スパッタ成膜法等による成膜を適用できる。例えば、絶縁膜60は、電子ビーム蒸着法で成長されたシリコン系無機絶縁膜等を含むことができる。このシリコン系無機絶縁層は例えばシリコン酸化物具体的にはSiO2、ジルコニア酸化物等からなることができる。成膜等の処理は、既に形成した電極層46と半極性面14aとの電極接合を保護するために、摂氏300度以下の基板温度で行われ、摂氏150度以下の基板温度で行うことが好ましい。この上記の一例の工程を含む作製方法によれば、金属層34を形成した後に、金属層34及び半導体積層14のエッチングを行って、半導体リッジ50及び電極層46を形成する。このエッチングの際だけでなく、エッチングのためのマスク44を形成する際に、既に形成された金属-半極性半導体界面が熱的に劣化する可能性がある。このために、エッチングマスクのためのマスク膜36を堆積する際の成膜温度も制約を受ける。発明者らの知見によれば、熱的劣化を避ける成膜条件では、マスク膜36と半導体との密着性に関する品質低下が生じる可能性がある。発明者らの試行錯誤によれば、密着性に関する品質低下を避けるために、熱的劣化を避ける成膜温度で成膜されたチタン膜38が有用である。この知見に基づき、金属層34及び半導体積層14のエッチングに際して、チタン膜38を含む複合マスクが用いられる。複合マスクでは、マスク膜36と半導体積層14との間に設けられたチタン膜38を含むので、密着性に係る品質の低下を低減できる。また、半導体積層14の半極性主面14a上に金属層34を形成した後に、半導体リッジ50を形成するためのプロセスを適用するので、半極性主面14aが該プロセス雰囲気に対して直接にさらされることがない。複雑な一連の工程からなるリフトオフを用いることなく、また、電極層46と半極性主面14aとの界面を保護しながら、ハードマスク44を除去した後に保護層のための絶縁層60の成長を行うことができる。次いで、半導体リッジ50の上面に開口を絶縁層60に形成して、保護膜を形成する。このために、図5のb部に示されるように、いくつかの装置10iを用いてレジスト膜62を形成する。レジスト膜62は、第1部分62aと、第2部分62bと、第3部分62cとを含む。レジスト膜62の第1部分62a、第2部分62b及び第3部分62cは窒化物半導体領域の上にこの順に配置され、第2部分62bは、窒化物半導体領域48の半導体リッジ50の上面50a上に設けられる。本実施例では、第1部分62a及び第3部分62cはテラス56及びテラス58上に設けられる。レジスト膜62の第1部分62a及び第3部分62cは、半導体リッジ50の上面50aから離れて設けられる。レジスト膜62の第2部分62bの厚さD62bはレジスト膜62の第1部分62a及び第3部分62cの厚さD62a、D62cより薄い。次いで、図7のa部に示されるリッジ上面上の絶縁層60を除去するためのレジストマスク図7のb部において符号64で示されるをレジスト膜62から形成する。レジストマスク64は、半導体リッジ50の上面50aに設けられた開口64aを有する。レジスト膜62からレジストマスク64を形成するために、処理装置10jを用いて、半導体リッジ50の上面50a上の電極層46がレジストから露出されるまで、レジスト膜62の表面からレジストを徐々に除去していく。これらの工程において、塗布、ベーク、除去等の処理は、既に形成した電極界面リッジ上面の半極性面と電極層46との界面を保護するために、摂氏300度以下の基板温度で行われ、基板温度が摂氏150度以下であることが好ましい。この作製方法によれば、図5のb部に示されるように、レジスト膜62の第2部分62bの厚さD62bがレジスト膜62の第1部分62a及び第3部分62cの厚さD62a、D62cより薄いので、レジスト膜62のレジストをその表面から徐々に除去することにより、半導体リッジ50の上面50a上に開口64aを有するレジストマスク64を形成できる。これに引き続く工程で、図7のb部に示されるように、このレジストマスク64を用いて絶縁層60のエッチングを行うことにより、半導体リッジ50の上面50a上の電極層46を露出させて、保護層76を形成できる。第2部分62bの厚さD62bが第1部分62a及び第3部分62cの厚さD62a、D62cより薄いレジスト膜62の作製は、例えば以下のように行われる。図6のa部に示されるように、処理装置10kを用いて、基板生産物Sp3の全面にレジストを塗布して、第1レジスト膜65を形成する。図6のb部に示されるように、フォトリソグラフィ法を用いて、第1レジスト膜65から第1のマスク層68を形成する。第1のマスク層68は、半導体リッジ50の上面50a及び側面50b、50c上の絶縁層60を露出させる開口68aを有する。次いで、図5のb部に示されるように、窒化物半導体領域48、電極層46、絶縁層60、及び第1のマスク層68の上に第2レジスト膜70を形成する。この第1のマスク層68及び第2レジスト膜70は、レジスト膜62を構成する。続けて、図7のa部に示されるように、半導体リッジ50の上面50a上の電極層46上の絶縁層60が露出するように第2レジスト膜70に開口を形成して第2のマスク層74を形成する。第1のマスク層68及び第2のマスク層74はレジストマスク64を構成することができる。この作製方法によれば、半導体リッジ50の上面50a上の第1のマスク層68上及び第1のマスク層68の開口68aに、第2レジスト膜70を形成するので、窒化物半導体領域48の第2領域48d上に設けられたレジスト厚が、窒化物半導体領域48の第2領域48dから離れた領域例えば、48f、48g上に設けられたレジスト厚と異なるようにできる。また、半導体リッジ50の上面50aが露出するように第2レジスト膜70に開口を形成するために、レジスト膜62を現象液にさらして、半導体リッジ50の上面50aの上のレジストを除去して、レジストマスク64を形成することが好適である。この作製方法では、レジスト膜62は、レジストの現象液中において、その表面から徐々に溶けていくので、半導体リッジ50の上面50a及びその付近がレジストから露出されるような加工をレジスト膜62に施すことが可能になる。この工程における現像、ベーク等の処理は、既に形成した金属層46と半極性面14aとの界面を保護するために、摂氏300度以下の基板温度で行われ、基板温度が摂氏150度以下であることが好ましい。この後の工程では、図7のb部に示されるように、エッチング装置10mを用いてレジストマスク64を用いて絶縁層60のエッチングを行って、絶縁層60から保護層76を形成する。保護層76は、半導体リッジ50aの上面50a上の電極層46を露出させる開口76aを有する。このエッチングは、例えばICP-RIE法で行われることが好ましい。このエッチング法によれば、エッチングにおける異方性を実現できる。この工程における処理は、既に形成した金属-半導体界面を保護するために、摂氏300度以下の基板温度で行われ、基板温度が摂氏150度以下であることが好ましい。エッチングの後の工程では、レジストマスク64を除去する。図8のa部に示されるように、半導体リッジ50及び電極層46はリッジ構造を形成する。半導体リッジ50の上面50aと電極層46とは金属-半導体接合78を成す。この金属-半導体接合78のエッジ78aはリッジ構造の側面に位置し、保護層76は、金属-半導体接合78のエッジ78aを覆う。この作製方法によれば、金属-半導体接合78からなる電極接合のエッジ78aが保護層76により覆われるので、n層のドナーでもあるO2を用いた酸素アッシング等から、p層を保護する事ができる。成膜等の処理は、摂氏300度以下の基板温度で行われ、基板温度が摂氏150度以下であることが好ましい。この後の工程では、図8のb部に示されるように、電極層46及び保護膜76上に導電膜を堆積する。導電膜の堆積は摂氏300度以下の基板温度で行われ、更には摂氏150度以下の基板温度で行われることが好適である。この成膜方法によれば、導電膜堆積の際の基板温度に起因する熱劣化がコンタクト抵抗に生じることを避けることができる。導電膜の堆積は電子ビーム蒸着法で行われることが好適である。次いで、この導電膜を加工して電極80aを形成する。この加工は例えばフォトリソグラフィのリフトオフ法で行われる。電極80aは、保護層76の開口76aを介して電極層46に接触を成す。電極80aは電極層46及び保護層76上に形成され、パッド電極を含む。電極80aは例えばAu、Ti、Pt等からなることができる。また、図8のb部に示されるように、パッド電極を形成した後に、電極80bを形成する。必要な場合には、基板12の裏面研磨により、研磨された基板ここでは同じ符号12で参照するを形成した後に、基板の研磨面12bに電極80bを形成する。これらの工程の後に、レーザバー作製、誘電体多層膜の形成、チップ分離等の工程を行うことにより、窒化物半導体レーザといった窒化物半導体発光素子が形成される。図9は、上記の工程により作製された窒化物半導体発光素子の一例を示す図面である。窒化物半導体発光素子LDは例えば半導体レーザであることができる。窒化物半導体発光素子LDは、基板84と、第1電極86と、窒化物半導体領域88と、保護層90と、第2電極92と、誘電体多層膜94とを含む。窒化物半導体領域88は基板84の半極性主面84aに接触を成す。第1電極86は、保護膜90のストライプ開口を介して窒化物半導体領域88の半極性主面88aに接触を成す。第2電極92は、基板84の裏面84a上に接触を成す。基板84には、c軸の傾斜を示すベクトルVCが示されている。窒化物半導体発光素子LDは端面82a、82bを有する。窒化物半導体領域88は、第1領域88c、第2領域88d及び第3領域88eを含み、第1領域88c、第2領域88d及び第3領域88eは、それぞれ、窒化物半導体領域48の第1領域48c、第2領域48d及び第3領域48eに対応する。窒化物半導体領域88は、また、第4領域88f及び第5領域88fを含むことができ、第1領域88c、第2領域88d及び第3領域88eは、第4領域88fと第5領域88fとの間に配列される。第4領域88f及び第5領域88fは、それぞれ、窒化物半導体領域48の第4領域48f及び第5領域48fに対応する。第1領域88cは半導体リッジ96aを含む。第2領域88d及び第3領域88eは、それぞれ、第1溝96b及び第2溝96cを含む。第4領域88fと第5領域88fは、それぞれ、第1テラス96d及び第2テラス96eを含む。パッド電極100は、半導体リッジ96a、第1溝96b、第2溝96c、第1テラス96d及び第2テラス96e上に設けられる。窒化物半導体領域88は、n型クラッド層97a、n側光ガイド層97b、活性層97c、p側光ガイド層97d、p型クラッド層97e、p型コンタクト層97fを含む。p側光ガイド層97dは、必要な場合には、電子ブロック層を含むことができる。本実施例では、半導体リッジ96aは、p側光ガイド層97dの一部、p型クラッド層97e、p型コンタクト層97fを含む。半導体リッジ96aは、基板84の主面84a上において、端面82aから端面82bへの導波路方向に延在する、p側光ガイド層97dの一部、p型クラッド層97e、p型コンタクト層97fは、基板84の主面84aの法線軸Nxの方向に配列されている。窒化物半導体領域88の第1領域88c、第2領域88d及び第3領域88eが、法線Nxの方向及び導波路方向の両方に交差する方向に沿って配列される。本実施例では、第1領域88c及び第3領域88eの表面はp側光ガイド層97dの表面からなり、保護層90は、第1領域88cの表面、第3領域88eの表面、半導体リッジ96aの側面、第4領域88fの表面及び第5領域88fの表面を覆う。半導体リッジ96aが、光ガイド層97d、クラッド層97e及びコンタクト層97fを含み、また、保護層90が第1領域88cの表面、第3領域88eの表面、及び半導体リッジ96aの側面を覆うので、良好な電流閉じ込めと良好な屈折率プロファイルが発光素子に提供される。実施例1発明者らの知見によれば、半極性面上へMBE法による電極形成により低抵抗の電極MBE電極が形成可能である。このように成長された金属層の特性を損なわないように、リッジ構造の窒化物半導体レーザを作成する。c面がm軸の方向の75度の角度で傾斜した主面、例えば{20-21}面を有するGaN基板を準備する。このGaN基板は半極性面を有する。まず、GaN基板の半極性面上にn型GaNバッファ層、n型AlGaNクラッド層、n型及びアンドープInGaNガイド層、InGaN活性層、p型AlGaN電子ブロック層、アンドープ及びp型InGaNガイド層、p型AlGaN層、p型GaNコンタクト層を順にエピタキシャル成長して、レーザ構造のエピタキシャル基板を作製する。p型GaNコンタクト層上に、MBE装置でAu膜MBE電極を形成した。Au膜に対してリソグラフィによりパターン形成して、リッジ構造の幅より広い幅のストライプ形状のAu層をエピタキシャル基板の表面の一部に形成する。ストライプ形状は20μm幅を有する。このAu層は、レジストマスクを用いたエッチングにより、エピタキシャル基板の表面の一部半導体リッジ表面になるべきエリアに残される。Au層のエッチャントとして王水を用い、エッチング後に有機洗浄によりレジストを除去する。次いで、電極層及び半導体リッジを形成するためのマスクを形成する。このマスクの下地は、GaN層と、この上に設けられパターン形成されたAu膜とを有する。GaN層の半極性主面上には、ストライプ状のAu膜が一方向に配列されている。発明者らの実験によれば、GaN層の半極性面とAu膜との金属-半導体接合は、リッジ形成及び電極形成のプロセスにおける熱の影響を受けて、コンタクト抵抗の劣化が生じる。これ故に、金属-半導体接合の形成に引き続く成膜の温度を高くできず、例えばシリコン酸化膜やシリコン窒化膜等のマスク膜の成膜温度を摂氏300度以下で行うことが求められる。ところが、このような低温での成膜では、マスク膜と下地との間で安定した密着性を得ることは容易ではなく。発明者らの観察によれば、密着性が下地表面の一部又は大部分において不足するとき、マスク膜の剥がれが生じる。そこで、発明者らは、これらまでの材料からなる膜の堆積に先立って摂氏300度以下で可能であり且つ所望の密着性を提供できる処理を検討している。この結果、成膜装置において下地領域上にまずチタン膜を成膜した後に、引き続き同じ成膜装置において該チタン膜上にマスク膜を成長する。この一例の処理により、上限温度に制約のあるプロセスにおいても、マスクを作成できる。本実施例では、低温成長チタン膜/低温成長SiO2膜を含むマスク構造を作成する。この構造により、マスクの密着性が改善される。MBEで成長した金属層とマスクとの密着性は改善されて、エッチング等の引き続く処理においてマスクの剥がれが低減される。発明者らの実験によれば、チタン膜/マスク膜を含むマスク構造のための成膜は、同一蒸着炉内で行われることが大切である。チタン膜の成膜後に、このチタン膜の表面を大気中にさらしてしまうと密着性の改善が得られない。発明者の検討によれば、これまで、酸化膜系材料の成膜のための蒸着炉は、金属系材料の成膜のための蒸着炉と使い分けている。これは、原料の違いによるチャンバの汚染、成膜に必要な達成真空度の違い等の点み因る。しかしながら、本実施例では、密着性向上のために、チタン膜の成長を引き続く絶縁膜の成長と同一の成膜炉を用いて行う。本実施例では、チタン膜の厚さは絶縁膜の厚さより薄い。リッジ形成用のマスクのために、チタン膜厚さ30nm及びSiO2膜厚さ300nmを電子ビーム蒸着により形成する。SiO2膜上にリッジ形成用のレジストマスクリッジ幅2μm、溝用の開口幅20μmを形成する。ICP-RIE装置でレジストマスクを用いて、エッチャントCHF3ガスを用いてSiO2膜をエッチングしてSiO2マスクを形成する。同じくICP-RIE装置で、レジストマスク/SiO2マスクを用いて、ArガスでAu層をエッチングする。次いで、同じくICP-RIE装置で、レジストマスク/SiO2マスクを用いて、エッチャントBCl3及び/又はCl2ガスにより、窒化ガリウム系半導体層をエッチングして半導体リッジと一対の溝を形成する。これらのドライエッチングが終わった後に、SiO2マスクをフッ酸で除去する。その後に、埋め込み用のSiO2膜厚さ:300nm~400nmを電子ビーム蒸着で形成する。続いて、p電極表面を露出させるために、半導体リッジとその両側の溝の一部とを露出させる開口を有するレジストを形成する。このレジスト上に、より膜厚の薄い別のレジストを全面に塗布して、レジスト多層膜を形成する。リッジ構造上には、レジスト多層膜のうちの別のレジストのみで覆われる。次に、リッジ構造の上部がわずかに現れるように、時間を調整しながらレジスト多層膜を現像液に浸す。リッジ構造の上部が現れたら、基板を現像液から取り出す。ICP-RIE装置でレジストマスクを用いて、エッチャントCHF3ガスを用いてSiO2膜をエッチングして、p側電極を露出させる。このドライエッチングの後に、レジスト多層膜除去のために有機洗浄を行う。次いで、Au/Pt/Au/Pt/Ti300nm/30nm/450nm/30nm/20nmを真空蒸着炉にて蒸着してp側パッド電極のための導電膜を形成した後に、リフトオフしてパッド電極を形成する。電極プロセスが終了した後に、基板の裏面を研磨して、80μm膜厚まで基板裏面を研磨して、研磨面である裏面をエッチャントBCl3及び/又はCl2ガスにより、研磨のダメージ層をエッチングにより除去する。エッチングされた裏面にAu/Ti/Al600nm/50nm/500nmを真空蒸着炉にて蒸着する。このウエハプロセスの後に、基板生産物が完成される。この基板生産物を分離してレーザバーを形成して、レーザバーからレーザチップを得る。このウエハプロセスでは、注意が必要なことは、MBE法で形成した電極用の金属層例えばAu膜は、その形成後に受ける熱の影響により劣化しやすいことである。これ故に、電極用の金属層を形成した後に行われる全工程において、基板温度は摂氏300度を超えないように実施することが好適である。この実施例におけるウエハプロセスは、摂氏150度を超えないようにプロセスを実施可能である。特に、ICP-REIによるドライエッチング、電極、絶縁膜の形成の際に、摂氏150度を超えないことが好ましい。図10は、p側電極の接触抵抗の熱的安定性を示す図面である。Au電極及びPd電極は半極性面に対して良好な初期接触抵抗を提供できる。Au電極はPd電極に比べて熱的安定性に優れる。横軸のアニール温度で電極のアニールを行って、接触抵抗の変化を調べる。電極接合に熱的ストレスを加えると、Au電極の熱劣化は小さい。図11、図12及び図13を参照しながら、半導体リッジの半極性面を大気に露出した後に電極を形成するプロセス上記の実施例のウエハプロセスと異なるプロセスを上記と同様に作製したエピタキシャル基板に適用する例を説明する。図11のa部に示されるように、エピタキシャル基板上に、SiO2/Ti/Al300nm/50nm/100nmを蒸着する。図11のb部に示されるように、その上に、リッジ形成のための2μm幅のパターンを有するレジストマスクを形成する。図11のc部に示されるように、レジストマスクを用いて、ICP-RIE装置でエッチャントCHF3ガスを用いてSiO2膜をエッチングする。同じくICP-RIE装置で、レジストマスク/SiO2マスクを用いて、エッチャントBCl3及び/又はCl2ガスにより、Ti/Al/窒化ガリウム系半導体層をエッチングする。これらのドライエッチングが終わった後に、SiO2マスクをフッ酸で除去する。図12のa部に示されるように、犠牲層であるAl層の側面に、次に蒸着するSiO2が堆積されないように、塩酸によりAl層にサイドエッチングを行う。この後に、図12のb部に示されるように、埋め込み用となるSiO2厚さ300nm~400nmを形成する。SiO2蒸着の後に、図12のc部に示されるように、リッジ上部のSiO2を除去するために、塩酸でのAlエッチングによりリフトオフを行う。続いて、p側電極を蒸着するために、図13のa部に示されるように、リッジ部に開口を有するレジストマスクを形成した後に、p電極のために厚さ30nmのPd膜を蒸着する。その後に、図13のb部に示されるように、Pd膜のリフトオフによりp電極を形成する。pパッド形成するために、Au/Pt/Au/Pt/Ti300nm/30nm/450nm/30nm/20nmを真空蒸着炉にて蒸着してp側パッド電極のための金属導電膜を形成した後にこの導電膜にパターン形成を行って、図13のc部に示されるように、パッド電極を形成する。電極プロセスが終了した後に、基板の裏面を研磨して、80μm膜厚まで基板裏面を研磨する。研磨面である裏面をエッチャントBCl3及び/又はCl2ガスにより、研磨のダメージ層をエッチングにより除去する。図13のd部に示されるように、エッチングされた裏面にAu/Ti/Al600nm/50nm/500nmを真空蒸着炉にて蒸着する。このウエハプロセスの後に、基板生産物が完成される。この基板生産物を分離してチップを形成して、半導体レーザのチップを得る。この例では、半導体リッジを露出した後に、電極のための金属膜を半導体リッジの上面に形成するので、表面酸化物の影響は不可避である。また、形成されるべき電極の幅が数μmと細いので、酸又はアルカリ溶液を用いて電極をエッチングすることでは、その制御が難しく、エッチング面の側面が乱れる。本発明は、本実施の形態に開示された特定の構成に限定されるものではない。