被形成面に対して、金属粒子の融着層と金属粒子の非融着層とをこの順で有する積層体で構成された電子素子用金属層。被形成面に対して、第1導電層と絶縁層と第2導電層とをこの順で有し、前記第1導電層として、請求項1に記載の電子素子用金属層を備えた電子素子用金属層積層体。請求項2に記載の電子素子用金属層積層体を備えた電子素子。ソース電極と、前記ソース電極と間隔を持って配置されるドレイン電極と、前記ソース電極及びドレイン電極に接続して配置されるチャネル層と、前記ソース電極及び前記ドレイン電極間に前記チャネル層を介して流れる電流を制御するためのゲート電極と、前記チャネル層と前記ゲート電極とを絶縁するためのゲート絶縁層と、を有する積層体で構成され、前記ソース電極及び前記ドレイン電極と前記ゲート電極とのうち、前記積層体の積層方向の下層に位置する電極として、請求項1に記載の電子素子用金属層を備えたトランジスタ素子。本発明の課題は、電流のリークを抑制する電子素子用金属層を提供することである。上記課題は、以下の手段により解決される。即ち、請求項1に係る発明は、被形成面に対して、金属粒子の融着層と金属粒子の非融着層とをこの順で有する積層体で構成された電子素子用金属層。請求項2に係る発明は、被形成面に対して、第1導電層と絶縁層と第2導電層とをこの順で有し、前記第1導電層として、請求項1に記載の電子素子用金属層を備えた電子素子用金属層積層体。請求項3に係る発明は、請求項2に記載の電子素子用金属層積層体を備えた電子素子。請求項4に係る発明は、ソース電極と、前記ソース電極と間隔を持って配置されるドレイン電極と、前記ソース電極及びドレイン電極に接続して配置されるチャネル層と、前記ソース電極及び前記ドレイン電極間に前記チャネル層を介して流れる電流を制御するためのゲート電極と、前記チャネル層と前記ゲート電極とを絶縁するためのゲート絶縁層と、を有する積層体で構成され、前記ソース電極及び前記ドレイン電極と前記ゲート電極とのうち、前記積層体の積層方向の下層に位置する電極として、請求項1に記載の電子素子用金属層を備えたトランジスタ素子。請求項1に係る発明によれば、金属粒子の融着層の単層で構成された金属層に比べ、電流のリークが抑制された電子素子用金属層を提供することができる。請求項2に係る発明によれば、第1導電層として、金属粒子の融着層の単層で構成された金属層を適用した場合に比べ、電流のリークが抑制された電子素子用金属層積層体を提供することができる。請求項3に係る発明によれば、第1導電層として、金属粒子の融着層の単層で構成された金属層を適用した場合に比べ、電流のリークが抑制された電子素子を提供することができる。請求項4に係る発明によれば、積層体の積層方向の下層に位置する電極として、金属粒子の融着層の単層で構成された金属層を適用した場合に比べ、電流のリークが抑制されたトランジスタ素子を提供することができる。以下、本発明の実施形態について図面を参照しつつ詳細に説明する。図1は、本実施形態に係るトランジスタ素子を示す概略断面図である。図2は、本実施形態に係るトランジスタ素子におけるゲート電極電子素子用金属層を示す拡大概略断面図である。本実施形態に係るトランジスタ素子10は、例えば、図1に示すように、基板12上に、ゲート電極14が設けられ、このゲート電極14の設けられた基板12上にゲート絶縁層16が設けられている。このゲート絶縁層16上には、ソース電極18及びドレイン電極20が間隔を隔てて設けられており、これらのソース電極18及びドレイン電極20の間には、例えば、チャネル層22が設けられている。そして、本実施形態に係るトランジスタ素子10は、基板12上に、ゲート電極14と、ゲート絶縁層14と、ソース電極18、ドレイン電極20及びチャネル層22と、がこの順で積層され、これらの積層体で構成されている。チャネル層22は、ソース電極18及びドレイン電極20の双方に接すると共に、これらのソース電極18及びドレイン電極20を導通するように設けられている。ゲート電極14は、ゲート絶縁層16によってソース電極18及びドレイン電極20に対して絶縁されている。また、ソース電極18及びドレイン電極20は、互いに対向する端部が、ゲート絶縁層16を介して、ゲート電極14の端部とそれぞれ対向するように設けられている。つまり、ソース電極18及びドレイン電極20とゲート電極14とは、互いの一部がゲート絶縁層16を介して対向して配置されている。ゲート絶縁層16がゲート電極14上に設けられることによって、ゲート電極14が後工程で形成されるソース電極18及びドレイン電極20の双方から絶縁された状態となる。すなわち、ゲート絶縁層16を設けることによって、ゲート電極14に電圧を印加することでソース電極18及びドレイン電極20間にチャネル層22を介して流れる電流が制御される。なお、ソース電極18及びドレイン電極20は、電極14に電圧が印加されることで、ソース電極18とドレイン電極20との間にチャネル層22を介して電流が流れる位置に設けられていればよい。そして、ゲート電極14に印加する電圧の電圧値を調整することで、ソース電極18とドレイン電極20との間その間のチャネル層22に流れる電流が制御される。本実施形態に係るトランジスタ素子10における各要素について詳細に説明する。-ゲート電極-ゲート電極14は、例えば、電子素子用金属層、具体的には、図2に示すように、基板12の面を被非形成面とし、これに対して、金属粒子の融着層14Aと金属粒子の非融着層14Bとをこの順で有する積層体で構成されている。つまり、ゲート電極14は、例えば、トランジスタ素子10積層体の積層方向図2中、基板12上方に向かって、下層となる金属粒子の融着層14Aと上層となる金属粒子の非融着層14Bとの積層体で構成されている。金属粒子の融着層14Aとは、金属粒子が集合凝集した状態で、溶融し、互いの粒子同士が結着つまり融着している層である。言い換えれば、金属粒子の融着層14Aとは、金属粒子が粒子形状を維持せず、互いの粒子同士が結着つまり融着して、導電性が発現した導電層である。一方、金属粒子の非融着層14Bとは、金属粒子が集合凝集した状態で、互いの粒子同士が結着つまり融着せず、単に接触している層である。言い換えれば、金属粒子の非融着層14Bとは、金属粒子が粒子形状を維持して集合凝集しているのみで、導電性が発現していない絶縁層である。ゲート電極14電子素子用金属層において、金属粒子としては、例えば、粒径最大径10nm以下の粒子であって、銀Ag、金Au、銅Cu、白金Pt等の金属材料の粒子が挙げられる。ゲート電極14電子素子用金属層の厚さは、例えば、0.1μm以上1.0μm以下の範囲内であることがよい。ここで、金属粒子の融着層14Aの厚さは、例えば、0.1μm以上10μm以下望ましくは0.5μm以上1.0μm以下の範囲内であることがよく、金属粒子の非融着層14Bの厚さは、例えば、0.2μm以上0.5μm以下望ましくは0.3μm以上0.4μm以下の範囲内であることがよい。-ソース電極ドレイン電極-ソース電極18ドレイン電極20は、例えば、導電層で構成されており、具体的には、例えば、導電材料を含んで構成される。導電材料としては、例えば、金属、金属酸化物、導電性高分子等が挙げられる。金属としては、例えば、マグネシウム、アルミニウム、金、銀、銅、クロム、タンタル、インジウム、パラジウム、リチウム、カルシウム及びこれらの合金が挙げられる。金属酸化物としては、例えば、酸化リチウム、酸化マグネシウム、酸化アルミニウム、酸化スズインジウムITO、酸化スズNESA、酸化インジウム、酸化亜鉛、酸化インジウム亜鉛等が挙げられる。導電性高分子としては、例えば、ポリアニリン、ポリチオフェン、ポリチオフェン誘導体、ポリピロール、ポリピリジン、ポリエチレンジオキシチオフェンとポリスチレンスルホン酸の錯体等が挙げられる。ソース電極18ドレイン電極20の層さは、例えば、厚み0.1μm以上5.0μm以下の範囲内であることがよい。-チャネル層-チャネル層22は、例えば、半導体を含んで構成される。半導体としては、無機半導体であってもよいし、有機半導体であってもよい。無機半導体としては、Zn、Cd、Ga、In、Si、Ge、及びSnから選択される1以上の元素を含む有機金属化合物や塩化物が挙げられる。有機半導体としては、例えば低分子有機半導体材料例えば、ナフタレン、アントラセン、テトラセン、ペンタセン、ヘキサセン、フタロシアニン、ペリレン、ヒドラゾン、トリフェニルメタン、ジフェニルメタン、スチルベン、アリールビニル、ピラゾリン、トリフェニルアミン、トリアリールアミン、オリゴチオフェン、フタロシアニン、又はこれらの誘導体等、高分子有機半導体材料例えば、ポリ-N-ビニルカルバゾール、ポリビニルピレン、ポリビニルアントラセン、ポリチオフェン、ポリアルキルチオフェン、ポリヘキシルチオフェン、ポリp-フェニレンビニレン、ポリチニレンビニレン、ポリアリールアミン、ピレンホルムアルデヒド樹脂、エチルカルバゾールホルムアルデヒド樹脂、フルオレン-ブチオフェン共重合体、フルオレン-アリールアミン共重合体、又はこれらの誘導体等等が挙げられるが、これに限るものではない。チャネル層22の厚みは、例えば、50nm以上1μm以下の範囲内であることがよい。-ゲート絶縁層16-ゲート絶縁層16は、例えば、絶縁層で構成されており、具体的には、例えば、絶縁性樹脂を含んで構成される。絶縁性樹脂としては、ポリアミド、ポリイミド、ポリウレタン、ポリエステル、エポキシ樹脂、ポリケトン、ポリカーボネート等の縮合樹脂や、ポリビニルケトン、ポリスチレン、ポリアクリルアミドのようなビニル重合体等が挙げられる。また、それらの前駆体を用いてもよい。これらの絶縁性樹脂の中でも、例えば、ポリイミド、ポリエステル、エポキシ樹脂がよく、望ましくはポリイミドである。絶縁性樹脂は、1種のみを用いてもよいし、2種以上を混合して用いてもよい。ゲート絶縁層16の厚さは、例えば、0.1μm以上4μm以下の範囲内であることがよい。-基板-基板12としては、絶縁性体積抵抗で1012Ωcm以上、以下これに準ずるを有し、その上に作製されるゲート電極14、ゲート絶縁層16、ソース電極18、ドレイン電極20、及びチャネル層22等を支持可能な材料から構成されていればよい。基板12としては、具体的には、ガラス、シリコンウェハ、ポリカーボネート樹脂、ポリエステル樹脂、メタクリル樹脂、アクリル樹脂、ポリ塩化ビニル樹脂、セルロース樹脂、ウレタン樹脂、エポキシ樹脂、ポリススチレン樹脂、ポリビニルアセテート樹脂、スチレンブタジエン共重合体、塩化ビニルデン-アクリロニトリル共重合体、塩化ビニル-酢酸ビニル-無水マレイン酸共重合体、又はシリコン樹脂等のプラスチック基板等が挙げられるが、これに限定されるものではない。-トランジスタ素子の製造方法-以下、本実施形態に係るトランジスタ素子10の製造方法について説明する。図3及び図4は、本実施形態に係るトランジスタ素子の製造方法を示す工程図である。まず、図3Aに示すように、基板12を用意する。次に、図3Bに示すように、この基板12上に、上記金属粒子を含む溶液以下、金属インクと称するを各種塗布法インクジェット法、ディスペンサー法、スピンコート法、マイクロシリンジにより滴下する方法等等を利用してパターニングして成膜して、金属粒子層15を形成する。この金属粒子層15は、金属粒子が集合凝集した層である。次に、図3Cに示すように、金属粒子層15に対して、基板12側基板12における金属粒子層15が形成された面とは反対の面側から、フラッシュランプ、レーザ等を照射して加熱し、金属粒子層15の下層部分基板12側の部分における金属粒子を溶融させ、互いの金属粒子同士を結着融着させ、金属粒子の融着層14Aを形成する。一方、金属粒子層15のうち、金属粒子を溶融させない上層部分基板12とは反対側の部分は、金属粒子の非融着層14Bとなる。このようにして、金属粒子の融着層14Aと金属粒子の非融着層14Bとの積層体で構成されたゲート電極14電子素子用金属層を形成する。ここで、ゲート電極14電子素子用金属層を形成するための金属インクは、金属粒子を粒径最大径10nm以下で溶媒に分散したもの所謂、ナノメタルインクが挙げられる。金属インクに含まれる上記金属粒子の濃度は、後述する粘度条件を満たす範囲内の濃度であればよく、溶媒の粘度によって異なるが、例えば、金属インク溶液100質量部に対して、5質量部以上70質量部以下の範囲内であることが好ましく、5質量部以上60質量部以下の範囲内であることが特に好ましい。金属インクにおいて、上記金属粒子を分散させるための溶媒としては、例えば、エステル類例えば酢酸ブチル、又は酢酸エチル等、アルコール類例えばイソプロピルアルコール、又はエチルアルコール等、脂環式化合物例えばトルエン等、直鎖アルカン類例えばデカン、ドデカン、テトラデカン等、又は有機溶剤例えばメチルエチルケトン、又はアセトン等等が挙げられる。金属インクに含まれる溶媒の沸点は、110°C以上であることが好ましく、160°C以上であることが更に好ましい。この条件を満たす溶媒であるという観点から、上記溶媒の中のデカン、ドデカン、又はテトラデカン等が金属インクの溶媒として好適に挙げられる。金属インクの粘度は、2mPas以上30mPas以下であることが好ましく、5mPas以上15mPas以下であることが更に好ましい。この粘度は、例えば、用いる溶媒の種類や、含有する金属材料の濃度等を調整することで調整すればよい。なお、この金属インクの粘度は、ソリッドステート式粘度計Vectron社製、商品名ViSmartを使用し、23°C、55RHの環境下における試料の粘度を算出した。次に、図4Dに示すように、ゲート電極14の形成された基板12上に、ゲート電極14及び基板12の表面を覆うように、ゲート絶縁層16を形成する。ゲート絶縁層16を形成する方法としては。例えば、上記電極材料を蒸着法、スパッタ法によりパターニングして成膜する方法。上記電極材料を含む溶液を各種塗布法インクジェット法、ディスペンサー法、スピンコート法、マイクロシリンジにより滴下する方法等等を利用してパターニングして成膜する方法が挙げられるが、これらの方法に限られない。次に、図4Eに示すように、ゲート絶縁層16上に、ソース電極18及びドレイン電極20が間隔を隔てて形成する。ソース電極18及びドレイン電極20の形成方法としては、例えば、上記電極材料を蒸着法、スパッタ法によりパターニングして成膜する方法、上記電極材料を含む溶液を各種塗布法インクジェット法、ディスペンサー法、スピンコート法、マイクロシリンジにより滴下する方法等等を利用してパターニングして成膜する方法が挙げられるが、これらの方法に限られない。次に、図4Fに示すように、ソース電極18及びドレイン電極20の間のゲート絶縁層16上であって、ソース電極18及びドレイン電極20と接触するようにチャネル層22を形成する。チャネル層22を形成する方法としては、例えば、上記半導体を蒸着法、スパッタ法によりパターニングして成膜する方法、上記半導体を含む溶液を各種塗布法インクジェット法、ディスペンサー法、スピンコート法、マイクロシリンジにより滴下する方法等等を利用してパターニングして成膜する方法が挙げられるが、これらの方法に限られない。これら工程を経て、本実施形態に係るトランジスタ素子10が製造される。以上説明した本実施形態に係る有機トランジスタ素子10では、被非形成面基板12面に対して、金属粒子の融着層14Aと金属粒子の非融着層14Bとをこの順で有する積層体で構成された電子素子用金属層を、ソース電極18及びドレイン電極20とゲート電極14とのうち、トランジスタ素子10積層体の積層方向基板12の上方の下層に位置する、つまり、ソース電極18及びドレイン電極20よりも下層に位置するゲート電極14として適用している。ここで、金属粒子の集合体凝集体を溶融させて、電子素子用金属層を形成する場合、つまり、金属インク金属粒子を含む溶液を用いて成膜加熱して、電子素子用金属層を形成する場合、電子素子用金属層の表面被形成面とは反対側の面に突起部が生じることがある。これは、溶融融着前の金属粒子層において、金属粒子の集合凝集状態にバラツキが生じるため、表面から金属粒子が突出した状態で溶融溶着するためと考えられる。そして、電子素子用金属層の表面に突起部を有すると、電子素子用金属層に電圧印加したとき、当該突起部に対して局所的な電圧が掛かると考えられる。これにより、表面に突起部を持つ電子素子用金属層の上層に絶縁層を介して導電層を有する層構成においては、当該突起部を起点として電流のリークが生じる易くなると考えられる。その結果、表面に突起部を持つ金属層の上層に形成された絶縁層の絶縁破壊が生じると考えられる。この現象は、特に、互いの金属層と導電層とが対向する領域が存在すると顕著に生じ易くなると考えられる。これに対して、本実施形態の如く、被非形成面基板12面に対して、金属粒子の融着層14Aと金属粒子の非融着層14Bとをこの順で有する積層体で構成された電子素子用金属層は、被非形成面基板12面に対して、下層側となる部分において金属粒子を融着させ、導電性を発現する金属粒子の融着層14Aとし、導電層電極として機能させ、上層側となる部分において金属粒子を融着させずに、絶縁性となる金属粒子の非融着層14Bとし、絶縁層として機能させている。これにより、電子素子用金属層は、突起部が生じる表面を持つ上層側の部分金属粒子の非融着層14Bが絶縁層となるため、導電層として機能する下層側の部分金属粒子の融着層14Aの表面、つまり、当該絶縁層となる金属粒子の非融着層14Bと導電層となる金属粒子の融着層14Aとの界面が平坦となっている。つまり、電子素子用金属層では、電流のリークの起点となる突起部を絶縁化していることから、電流のリークが抑制されるものと考えられる。そして、本実施形態に係るトランジスタ素子10は、当該電子素子用金属層をゲート電極14として適用しているため、その上層側に位置するソース電極ドレイン電極との間に生じる電流のリークの発生が抑制される。その結果、ゲート絶縁層16の絶縁破壊が抑制される。なお、本実施形態に係るトランジスタ素子10の構成は、上記構成に限られず、他の構成のトランジスタ素子であってもよい。他の一例である本実施形態に係るトランジスタ素子101としては、例えば、図5に示すように、例えば、基板12上にゲート電極14、ゲート絶縁層16、チャネル層22がこの順に設けられ、このチャネル層22上にソース電極18及びドレイン電極20が離間して設けられた形態が挙げられる。また、他の一例である本実施形態に係るトランジスタ素子102としては、例えば、図6に示すように、基板12上にゲート電極14、ゲート絶縁層16がこの順に設けられ、このゲート絶縁層16上にソース電極18が設けられ、そして、ソース電極18のゲート絶縁層16と接する側と反対側の面をチャネル層22の一端が覆うように、チャネル層22が設けられ、さらに、チャネル層22のソース電極18を覆う一端と反対側の端において、チャネル層22の上にドレイン電極20が設けられた形態が挙げられる。また、他の一例である本実施形態に係るトランジスタ素子103としては、例えば、図7に示すように、基板12上にソース電極18及びドレイン電極20が離間した位置に設けられると共に、ソース電極18及びドレイン電極20を被覆するようにチャネル層22が設けられ、そして、このチャネル層22上に、ゲート絶縁層16、ゲート電極14がこの順に設けられた形態が挙げられる。そして、これら他の一例である本実施形態に係るトランジスタ素子においても、ソース電極18及びドレイン電極20とゲート電極14とのうち、トランジスタ素子10積層体の積層方向基板12の上方の下層に位置する電極図5及び図6ではゲート電極14、図7ではソース電極18及びドレイン電極20として、上記電子素子用金属層を適用することで、電流のリークの発生が抑制される。また、本実施形態では、トランジスタ素子について説明したが、これに限られず、例えば、被形成面に対して、第1導電層と絶縁層と第2導電層とをこの順で有する電子素子用金属積層体の構造を持つ電子素子であればよく、本電子素子用金属積層体の下層となる第1導電層として、上記電子素子用金属層を適用することで、電流のリークが抑制される。なお、第1導電層と第2導電層とは、互いの少なくとも一部が絶縁層を介して対向して配置されていることがよい。また、上記電子素子用金属積層体の構造を持つ電子素子としては、例えば、蓄電素子、多層配線素子、有機トランジスタからなるドライバー、IC、不揮発性メモリ等の電子素子が挙げられる。具体的には、例えば、第1導電層及び第2導電層に相当する一対の電極と、一対の電極間に挟まれた誘電体層絶縁層と、で構成された蓄電素子において、一対の電極のうち、蓄電素子の積層方向の下層となる一方の電極として、上記電子素子用金属層を適用する。また、例えば、第1導電層に相当する第1配線層と、第2導電層に相当する第2配線層と、当該配線層間に介在する層間絶縁層と、を有する多層配線素子において、第1配線層として上記電子素子用金属層を適用する。無論、多層配線素子は、配線層と層間絶縁層とが交互に2以上積層された多層配線素子であってもよく、この場合には、最上層に位置する配線層以外の下層に位置する配線層として、上記電子素子用金属層を適用することがよい。以下、本発明を、実施例を挙げてさらに具体的に説明する。ただし、これら各実施例は、本発明を制限するものではない。実施例1Auナノメタルインクアルバックマテリアル株式会社製、Au1Cden、粒径最大径:10nm、溶媒:シクロドデセンを用いて、インクジェット法により、ガラス基板上にインクジェット法により幅10mm、厚み1.0μmのAu粒子層を形成した。次に、ガラス基板におけるAu粒子層を形成した側とは反対側から、高出力レーザを照射して、Au粒子層におけるガラス基板側の下層部分のAu粒子のみ融着させて、Au粒子の融着層とその上層に位置するAu粒子の非融着層との積層体で構成された下部金属層を形成した。次に、ガラス基板に形成した下部金属層を覆うようにして、スピンコート法により、紫外線硬化性樹脂DIC株式会社製UV硬化型インクを含む塗布液を塗布し、紫外線を照射して、絶縁層を形成した。次に、室温融着25°Cで融着する金属インク種類:バンドー化学株式会社製SR4000、金属:銀、溶媒種:アルカン系を用いて、インクジェット法により、絶縁層上に、下部金属層と交差するようにして幅10mm、厚み1.0μmの上部金属層を形成した。上記工程を経て、金属積層体を作製した。比較例1Auナノメタルインクアルバックマテリアル株式会社製、Au1Cden、粒径最大径:10nm、溶媒:シクロドデセンを用いて、インクジェット法により、ガラス基板上にインクジェット法により幅10mm、厚み1.0μmのAu粒子層を形成した。次に、オーブンにより、ガラス基板に形成したAu粒子層を加熱し、層全体のAu粒子を融着させて、Au粒子の融着層で構成された下部金属層を形成した。次に、ガラス基板に形成した下部金属層を覆うようにして、スピンコート法により、紫外線硬化性樹脂塗布液DIC株式会社製UV硬化型インクを含む塗布液を塗布し、紫外線を照射して、絶縁層を形成した。次に、室温融着25°Cで融着する金属インク種類:バンドー化学株式会社製SR4000、金属:銀、溶媒種:アルカン系を用いて、インクジェット法により、絶縁層上に、下部金属層と交差するようにして幅10mm、厚み1.0μmの上部金属層を形成した。上記工程を経て、金属積層体を作製した。実施例2実施例1におけるAuナノメタルインクアルバックマテリアル株式会社製、Au1Cdenを、Agナノメタルインクアルバックマテリアル株式会社製、L-Ag1TeH、粒径最大径:3nm7nm、溶媒:テトラデカンに変更した以外は、実施例1と同様にして金属積層体を作成した。比較例2比較例1におけるAuナノメタルインクアルバックマテリアル株式会社製、Au1Cdenを、Agナノメタルインクアルバックマテリアル株式会社製、L-Ag1TeH、粒径最大径:3nm7nm、溶媒:テトラデカンに変更した以外は、比較例1と同様にして金属積層体を作成した。評価得られた金属積層体に対して、次のようにして、絶縁性試験を行った。絶縁性試験は、金属積層体の下部金属層及び上部金属層を一対の電極とし、当該一対の電極間に、40Vの電圧を印加し、電極間に流れる電流値を測定し、最大電流値が100nAを超過するかを記録することにより行った。絶縁性試験の結果、実施例1及び2は、最大電流値が100nA以下の絶縁性を有する素子が10素子中8素子という結果が得られた。一方、比較例1及び2は、最大電流値が100nA以下の絶縁性を有する素子が10素子中2素子という結果が得られた。上記結果より、本実施例1及び2では、比較例1及び2に比べ、下部金属層の電流のリークが抑制され、絶縁層の絶縁破壊が抑制されていることがわかる。そして、本実施例の結果から、本実施例の金属積層体の層構成を適用したトランジスタ素子を始めとする電子素子においても、本実施例の金属積層体の層構成と同様のメカニズムから、電流のリークが抑制されることもわかる。