n個nは自然数の発光素子の共通接続された第1端子に駆動電圧を生成するためのDC/DCコンバータを制御するとともに、前記n個の発光素子それぞれに駆動電流を供給する駆動回路であって、それぞれが前記発光素子ごとに設けられ、それぞれが対応する前記発光素子の第2端子と接続されるべき、n個の駆動端子と、それぞれが前記駆動端子ごとに設けられ、それぞれが対応するパルス調光信号を受け、対応するパルス調光信号がアサートされる期間、対応する前記駆動端子を介して対応する前記発光素子に駆動電流を供給する、n個の電流源と、フィードバックキャパシタが接続されるフィードバック端子と、前記n個の駆動端子それぞれの電圧のうち最も低い電圧と、所定の基準電圧との誤差を増幅して誤差信号を生成し、当該誤差信号に応じて、前記フィードバック端子に生ずるフィードバック電圧を変化させる誤差増幅器と、前記n個の電流源に対するn個の前記パルス調光信号がすべてネゲートされるときにアサートされ、少なくともひとつのパルス調光信号がアサートされるときにネゲートされる全チャンネルオフ信号を受け、前記全チャンネルオフ信号がアサートされるタイミングにおいて、前記フィードバック電圧をサンプルホールドする第1サンプルホールド回路と、前記駆動電圧に応じた検出電圧を、前記全チャンネルオフ信号がアサートされるタイミングにおいてサンプリングし、サンプリングされた前記検出電圧に応じたしきい値電圧を出力する第2サンプルホールド回路と、前記検出電圧を前記しきい値電圧と比較し、前記検出電圧の方が低いときにアサートされる比較信号を生成するコンパレータと、i前記全チャンネルオフ信号がネゲートされるとき、少なくとも前記フィードバック端子に生ずる前記フィードバック電圧にもとづき、前記全チャンネルオフ信号がアサートされるとき、前記第1サンプルホールド回路によりサンプルホールドされた前記フィードバック電圧にもとづいて、パルス信号を生成するパルス変調器を含み、前記比較信号がアサートされるとき、または全チャンネルオフ信号がネゲートされるとき、前記パルス信号にもとづき前記DC/DCコンバータのスイッチングトランジスタを駆動し、それ以外のとき、前記スイッチングトランジスタの駆動を停止するDC/DCコンバータ制御部と、を備えることを特徴とする駆動回路。i前記全チャンネルオフ信号がネゲートされるとき、前記フィードバック端子に、前記最も低い電圧と前記基準電圧の誤差に応じた前記誤差信号が印加され、ii前記全チャンネルオフ信号がアサートされるとき、前記フィードバック端子に、前記第1サンプルホールド回路の出力信号が印加されるように、本駆動回路の状態を切りかえるセレクタをさらに備えることを特徴とする請求項1に記載の駆動回路。前記セレクタは、2入力1出力を有し、その出力端子が前記誤差増幅器の反転入力端子と接続され、その第1入力端子に所定のハイレベル電圧を受け、その第2入力端子に前記誤差増幅器の出力信号を受け、前記全チャンネルオフ信号がネゲートされるとき、前記ハイレベル電圧を選択し、前記全チャンネルオフ信号がアサートされるとき、前記誤差増幅器の出力信号を選択する第1スイッチと、2入力1出力を有し、その出力端子が前記誤差増幅器の非反転入力端子と接続され、その第1入力端子に前記基準電圧を受け、その第2入力端子に前記第1サンプルホールド回路の出力信号を受け、前記全チャンネルオフ信号がネゲートされるとき、前記基準電圧を選択し、前記全チャンネルオフ信号がアサートされるとき、前記第1サンプルホールド回路の出力信号を選択する第2スイッチと、を含むことを特徴とする請求項2に記載の駆動回路。前記セレクタは、2入力1出力を有し、その出力端子が前記フィードバック端子と接続され、その第1入力端子に、前記誤差増幅器の出力信号を受け、その第2入力端子に、前記第1サンプルホールド回路の出力信号を受け、前記全チャンネルオフ信号がネゲートされるとき、前記誤差増幅器の出力信号を選択し、前記全チャンネルオフ信号がアサートされるとき、前記第1サンプルホールド回路の出力信号を選択するスイッチを含むことを特徴とする請求項2に記載の駆動回路。前記第1サンプルホールド回路は、前記フィードバック端子に生ずるフィードバック電圧をデジタル値に変換する第1A/Dコンバータと、前記第1A/Dコンバータの出力に応じたデータを、前記全チャンネルオフ信号がアサートされるタイミングでラッチする第1ラッチ回路と、前記第1ラッチ回路の出力データに応じた電圧を出力する第1D/Aコンバータと、を含むことを特徴とする請求項1から4のいずれかに記載の駆動回路。前記第1A/Dコンバータおよび前記第1D/Aコンバータはそれぞれ、抵抗ストリング型であり、前記第1A/Dコンバータおよび前記第1D/Aコンバータそれぞれの抵抗ストリングは共有されることを特徴とする請求項5に記載の駆動回路。前記第1サンプルホールド回路は、前記誤差増幅器の出力端子と前記フィードバック端子の間に設けられ、i前記全チャンネルオフ信号がネゲートされるときオン、ii前記全チャンネルオフ信号がアサートされるときオフするスイッチを含み、前記フィードバック端子の電圧を出力することを特徴とする請求項1に記載の駆動回路。前記第2サンプルホールド回路は、前記検出電圧をデジタル値に変換する第2A/Dコンバータと、前記第2A/Dコンバータの出力に応じたデータを、前記全チャンネルオフ信号がアサートされるタイミングでラッチする第2ラッチ回路と、前記第2ラッチ回路の出力データに応じた前記しきい値電圧を出力する第2D/Aコンバータと、を含むことを特徴とする請求項1から7のいずれかに記載の駆動回路。前記第2A/Dコンバータおよび前記第2D/Aコンバータはそれぞれ、抵抗ストリング型であり、前記第2A/Dコンバータおよび前記第2D/Aコンバータそれぞれの抵抗ストリングは共有されることを特徴とする請求項8に記載の駆動回路。ひとつの半導体基板上に一体集積化されることを特徴とする請求項1から9のいずれかに記載の駆動回路。n個nは自然数の発光素子と、前記n個の発光素子の共通接続された一端に駆動電圧を供給するDC/DCコンバータの出力回路と、前記DC/DCコンバータを制御するとともに、前記n個の発光素子それぞれに駆動電流を供給する、請求項1から10のいずれかに記載の駆動回路と、を備えることを特徴とする発光装置。液晶パネルと、前記液晶パネルのバックライトとして設けられた請求項11に記載の発光装置と、を備えることを特徴とする電子機器。こうした発光装置2rにおいて、LEDストリング6の輝度を調節するために、駆動電流ILEDをPWMPulseWidthModulation制御する場合がある。具体的には、ホストプロセッサ3は、各チャンネルのLEDストリング6の輝度に応じたデューティ比を有するパルス調光信号PWM1~PWMnを生成する。各チャンネルの電流源CS1~CSnは、対応するパルス調光信号PWM1~PWMnにもとづいてスイッチング制御される。このような制御を、バースト調光、バースト制御とも称する。バースト調光を行う場合、あるチャンネルの電流源CSiがオフとなる期間、そのチャンネルのLEDストリング6のカソード端子の電位VLEDiは、ハイレベル電圧にプルアップされて、フィードバックの対象から外される。なぜならそのチャンネルのカソード端子VLEDiは、負荷の状態とは無関係のレベルをとるからである。すべてのチャンネルの電流源CS1~CSnが同時にオフとなる期間、全チャンネルオフ信号PWM_ALL_L以下、PWM_ALL_L信号というがアサートハイレベルされる。PWM_ALL_L信号がアサートされると、駆動回路100rは、スイッチングトランジスタM1のスイッチングを停止する。具体的には、PWM_ALL_L信号がアサートされると、ドライバ30の出力はローレベルに固定され、スイッチングトランジスタM1がオフとなる。またPWM_ALL_L信号がアサートされる期間、スイッチSW1、SW2がオフとなり、FB端子がハイインピーダンスとなって、フィードバック電圧VFBが保存される。ここでDC/DCコンバータ4rの出力ラインと接地ラインの間には、出力電圧VOUTを分圧するための抵抗R1、R1や、放電抵抗R3が設けられ、それらの抵抗R1~R3を介した放電により、出力電圧VOUTは時間とともに低下していく。フィードバック電圧VFBも、リークによって時間とともに低下する。その後、いずれかのチャンネルの電流源CSに対するパルス調光信号PWMがアサートされると、PWM_ALL_L信号がネゲートされ、スイッチングトランジスタM1のスイッチングが再開される。スイッチングの再開時には、ソフトスタート電圧VSSはフィードバック電圧VFBよりも高い電圧となっており、ソフトスタート制御は無効である。したがって、スイッチング再開時に駆動電圧VOUTが低下していると、スイッチングトランジスタM1に流れる電流IM1に制限がかからず、インダクタL1に突入電流が流れてしまう。この対策として、電流容量の大きなインダクタL1を用いるとコストが高くなってしまう。なお以上の考察を、本発明の分野における共通の一般知識の範囲として捉えてはならない。さらに言えば、上記考察自体が、本出願人がはじめて想到したものである。本発明はこうした課題に鑑みてなされたものであり、そのある態様の例示的な目的のひとつは、バースト調光の再点灯時の突入電流を抑制可能な駆動回路の提供にある。本発明のある態様は、n個nは自然数の発光素子の共通接続された第1端子に駆動電圧を生成するためのDC/DCコンバータを制御するとともに、n個の発光素子それぞれに駆動電流を供給する駆動回路に関する。この駆動回路は、n個の駆動端子と、n個の電流源と、誤差増幅器と、フィードバック端子と、第1サンプルホールド回路と、パルス変調器と、第2サンプルホールド回路と、コンパレータと、DC/DCコンバータ制御部と、を備える。n個の駆動端子は、それぞれが発光素子ごとに設けられ、それぞれが対応する発光素子の第2端子と接続される。n個の電流源は、それぞれが駆動端子ごとに設けられ、それぞれが対応するパルス調光信号を受け、対応するパルス調光信号がアサートされる期間、対応する駆動端子を介して対応する発光素子に駆動電流を供給する。フィードバック端子には、フィードバックキャパシタが接続される。誤差増幅器は、n個の駆動端子それぞれの電圧のうち最も低い電圧と、所定の基準電圧との誤差を増幅して誤差信号を生成し、当該誤差信号に応じて、フィードバック端子に生ずるフィードバック電圧を変化させる。第1サンプルホールド回路は、n個の電流源に対するn個のパルス調光信号がすべてネゲートされるときにアサートされ、少なくともひとつのパルス調光信号がアサートされるときにネゲートされる全チャンネルオフ信号を受け、全チャンネルオフ信号がアサートされるタイミングにおいて、フィードバック電圧をサンプルホールドする。第2サンプルホールド回路は、駆動電圧に応じた検出電圧を、全チャンネルオフ信号がアサートされるタイミングにおいてサンプリングし、サンプリングされた検出電圧に応じたしきい値電圧を出力する。コンパレータは、検出電圧をしきい値電圧と比較し、検出電圧の方が低いときにアサートされる比較信号を生成する。DC/DCコンバータ制御部は、パルス変調器を含む。パルス変調器は、i全チャンネルオフ信号がネゲートされるとき、少なくともフィードバック端子に生ずるフィードバック電圧にもとづき、全チャンネルオフ信号がアサートされるとき、第1サンプルホールド回路によりサンプルホールドされたフィードバック電圧にもとづいて、パルス信号を生成する。DC/DCコンバータ制御部は、比較信号がアサートされるとき、または全チャンネルオフ信号がネゲートされるとき、パルス信号にもとづきDC/DCコンバータのスイッチングトランジスタを駆動し、それ以外のとき、スイッチングトランジスタの駆動を停止する。この態様によると、全チャンネルオフ信号がアサートされると、そのタイミングにおけるフィードバック電圧がサンプルホールドされるとともに、そのときの駆動電圧に応じた検出電圧がホールドされ、しきい値電圧が生成される。そして、DC/DCコンバータは、検出電圧がしきい値電圧付近に保たれるように、間欠的に動作する。つまり、間欠動作中、駆動電圧は、その直前の電圧レベルと実質的に同じレベルを維持する。その後、少なくともひとつのチャンネルのパルス調光信号がアサートされると、通常の動作モードに移行する。このとき、フィードバック電圧および駆動電圧はいずれも、全チャンネルオフ信号がアサートされる前の状態と同じ電圧レベルをとっている。DC/DCコンバータの動作再開時において、DC/DCコンバータのインダクタに突入電流が流れるのを防止できる。本発明の別の態様は、発光装置に関する。発光装置は、n個nは自然数の発光素子と、n個の発光素子の共通接続された一端に駆動電圧を供給するDC/DCコンバータの出力回路と、DC/DCコンバータを制御するとともに、n個の発光素子それぞれに駆動電流を供給する上述の駆動回路と、を備える。本発明のさらに別の態様は、電子機器に関する。電子機器は、液晶パネルと、液晶パネルのバックライトとして設けられた上述の発光装置と、を備える。なお、以上の構成要素の任意の組み合わせや本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。本発明のある態様によれば、バースト調光の再点灯時の突入電流を抑制可能な制御回路の提供にある。以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。本明細書において、部材Aが、部材Bと接続された状態とは、部材Aと部材Bが物理的に直接的に接続される場合のほか、部材Aと部材Bが、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。同様に、部材Cが、部材Aと部材Bの間に設けられた状態とは、部材Aと部材C、あるいは部材Bと部材Cが直接的に接続される場合のほか、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。図2は、実施の形態に係る電子機器1の構成を示す回路図である。電子機器1は、ノートPC、デジタルカメラ、デジタルビデオカメラ、携帯電話端末、PDAPersonalDigitalAssistant、ポータブルオーディオプレイヤなどの電池駆動型の機器であり、発光装置2、ホストプロセッサ3、LCDLiquidCrystalDisplayパネル5などを備える。発光装置2はLCDパネル5のバックライトとして設けられる。ホストプロセッサ3は、電子機器1全体を制御するICIntegratedCircuitである。発光装置2は、主としてnチャンネルのLEDストリング6_1~6_nと、駆動回路100と、出力回路102と、を備える。駆動回路100の一部と出力回路102は、入力電圧VINを昇圧し、LEDストリング6の共通に接続された一端アノードに駆動電圧VOUTを供給するDC/DCコンバータ4を形成する。出力回路102は、インダクタL1、スイッチングトランジスタM1、整流ダイオードD1、出力キャパシタC1、抵抗R1、R2、検出抵抗Rsを含む。出力回路102のトポロジーは一般的なものであるため説明を省略する。スイッチングトランジスタM1のゲートは、出力端子OUT端子と接続され、検出抵抗Rsに生ずる検出信号VCSは、電流検出端子CS端子に入力される。駆動回路100は、スイッチングトランジスタM1のオン、オフのデューティ比を制御することにより、駆動電圧VOUTを調節する。具体的には、複数チャンネルのLEDストリング6_1~6_nそれぞれのカソード端子の電圧VLED1~VLEDnのうち最も低い電圧が所定の基準電圧VREFと一致するように、スイッチングトランジスタM1のデューティ比をフィードバック制御する。駆動回路100は、ひとつ、あるいは複数の半導体基板上に一体集積化された機能ICであり、n個nは自然数のLEDストリング6_1~6_nの共通接続された第1端子アノードに駆動電圧VOUTを供給するDC/DCコンバータ4を制御するとともに、n個のLEDストリング6_1~6_nそれぞれに駆動電流ILED1~ILEDnを供給する。一体集積化とは、回路の構成要素のすべてが半導体基板上に形成される場合や、回路の主要構成要素が一体集積化される場合が含まれ、回路定数の調節用に一部の抵抗やキャパシタなどが半導体基板の外部に設けられていてもよい。あるいは駆動回路100は、複数の半導体基板に分割して構成されてもよい。駆動回路100は、n個の駆動端子LED1~LEDn以下、LED端子ともいう、n個の電流源CS1~CSn、誤差増幅器10、フィードバック端子FB以下、FB端子ともいう、第1サンプルホールド回路40と、セレクタ16と、DC/DCコンバータ制御部14と、第2サンプルホールド回路50と、コンパレータ60と、を備える。n個のLED端子LED1~LEDnは、それぞれがLEDストリング6_1~6_nごとに設けられ、i番目のLED端子LEDiは、対応するLEDストリング6_iの第2端子カソードと接続される。n個の電流源CS1~CSnは、それぞれがLED端子LED1~LEDnごとに設けられる。i番目の電流源CSiは、対応するパルス調光信号PWMiを受け、対応するパルス調光信号PWMiがアサート本実施の形態においてハイレベルされる期間、対応するLED端子LEDiを介して、対応するLEDストリング6_iに駆動電流ILEDiを供給する。誤差増幅器10は、n個のLED端子LED1~LEDnそれぞれの電圧VLED1~VLEDnのうち最も低い電圧と、所定の基準電圧VREFとの誤差を増幅する。FB端子と、外部の接地端子の間には、位相補償用のフィードバックキャパシタCFBおよびフィードバック抵抗RFBが直列に設けられる。論理ゲート12は、n個のパルス調光信号PWM1~PWMnにもとづいて、全チャンネルオフ信号以下、PWM_ALL_L信号ともいうを生成する。PWM_ALL_L信号は、すべてのチャンネルのパルス調光信号PWM1~PWMnがネゲート本実施の形態においてローレベルされるときに、アサートされる。たとえば論理ゲート12は、n個のパルス調光信号PWM1~PWMnの否定論理和を生成するNORゲートを含む。第1サンプルホールド回路40は、FB端子に生ずるフィードバック電圧VFBと、PWM_ALL_L信号を受ける。第1サンプルホールド回路40は、PWM_ALL_L信号がアサートされるタイミング、つまりそのポジティブエッジにタイミングにおいて、フィードバック電圧VFBをサンプルホールドする。セレクタ16は、FB端子に印加する信号を切りかえるために設けられる。駆動回路100の状態は、PWM_ALL_L信号に応じて、セレクタ16によって切りかえられる。PWM_ALL_L信号がネゲートされるとき、駆動回路100は第1状態となる。第1状態において、FB端子には、誤差増幅器10により生成される、基準電圧VREFと最も低いLED端子の電圧VLEDの誤差に応じた誤差信号が印加される。PWM_ALL_L信号がアサートされるとき、駆動回路100は第2状態となり、FB端子には、第1サンプルホールド回路40の出力信号VFB_Hが印加される。たとえばセレクタ16は、2入力1出力を有するスイッチを含む。このスイッチの出力端子はFB端子と接続され、その第1入力端子には、誤差増幅器10の出力信号が入力され、その第2入力端子には、第1サンプルホールド回路40の出力信号VFB_Hが入力される。セレクタ16のスイッチは、PWM_ALL_L信号がネゲートされるとき、誤差増幅器10の出力信号を選択し、PWM_ALL_L信号がアサートされるとき、第1サンプルホールド回路40の出力信号VFB_Hを選択する。出力回路102の抵抗R1、R2は、駆動電圧VOUTを分圧し、検出電圧VOUT’を生成する。検出電圧VOUT’は、駆動回路100のOVP過電圧保護端子に入力される。第2サンプルホールド回路50は、駆動電圧VOUTに応じた検出電圧VOUT’を、PWM_ALL_L信号がアサートされるタイミングにおいてサンプリングし、サンプリングされた検出電圧VOUT’に応じたしきい値電圧VTHを出力する。論理ゲート51は、第2サンプルホールド回路50に入力されるPWM_ALL_L信号を、後述のSS_END信号でマスクする。これにより、ソフトスタートが完了する前は、PWM_ALL_L信号に応じたサンプリングが行われないことになる。本実施の形態において、第2サンプルホールド回路50は、しきい値電圧VTHを、サンプリングされた検出電圧VOUT’よりも所定の電圧幅ΔVだけ高いレベルとする。変形例において、第2サンプルホールド回路50は、しきい値電圧VTHを、サンプリングされた検出電圧VOUT’と同じレベルとしてもよい。コンパレータ60は、検出電圧VOUT’をしきい値電圧VTHと比較し、検出電圧VOUT’の方が低いときにアサートされ、検出電圧VOUT’の方が高いときにネゲートされる比較信号S1を生成する。コンパレータ60はヒステリシスコンパレータであってもよい。DC/DCコンバータ制御部14は、パルス変調器20、ドライバ30、停止回路32を含む。パルス変調器20は、少なくともフィードバック電圧VFBにもとづいてパルス信号SPWMを生成する。パルス変調器20は、比較信号S1がアサートされるとき、またはPWM_ALL_L信号がネゲートされるとき、パルス信号SPWMにもとづき、DC/DCコンバータ4のスイッチングトランジスタM1を駆動する。パルス変調器20はそれ以外のとき、言い換えれば、比較信号S1がネゲートされ、かつPWM_ALL_L信号がアサートされるときに、スイッチングトランジスタM1の駆動を停止する。パルス変調器20は、ピーク電流モードの変調器であり、ソフトスタート回路22、コンパレータ24、ロジック部26、スロープ補償回路28、ドライバ30を備える。パルス変調器20の構成および動作は、図1を参照して説明した通りである。ソフトスタート回路22は、ホストプロセッサ3からのスタンバイ信号に応答して、時間とともに上昇するソフトスタート電圧VSSを生成する。ソフトスタート電圧VSSの遷移が終了すると、ソフトスタート終了信号SS_END信号がアサートされる。コンパレータ24は、スイッチングトランジスタM1に流れる電流IMに応じた検出信号VCSを、フィードバック電圧VFBとソフトスタート電圧VSSのうち低い電圧と比較し、比較結果に応じたオフ信号SOFFを生成する。スロープ補償回路28は、検出信号VCSにスロープ信号VSLOPEを重畳する。ロジック部26は、オフ信号SOFFがアサートされると、パルス信号SPWMを、スイッチングトランジスタM1のオフに対応するレベル以下、オフレベルというに遷移させる。また所定のクロック信号と同期して、あるいは所定のオフ時間経過後に、パルス信号SPWMをスイッチングトランジスタM1のオンに対応するレベル以下、オンレベルというに遷移させる。ドライバ30は、ロジック部26からのパルス信号SPWMにもとづいてスイッチングトランジスタM1をスイッチングする。停止回路32は、比較信号S1がネゲートされ、かつPWM_ALL_L信号がアサートされるときに、DC/DCコンバータ制御部14によるスイッチングトランジスタM1の駆動を停止するために設けられる。停止回路32は、比較信号S1がアサートされるとき、またはPWM_ALL_L信号がネゲートされるとき、アサートハイレベルされる制御信号S2を生成する。制御信号S2は、比較信号S1がネゲートされ、かつPWM_ALL_L信号がアサートされるとき、ネゲートローレベルされる。ドライバ30は、制御信号S2がアサートされるときイネーブル状態となり、パルス信号SPWMにもとづいてスイッチングトランジスタM1を駆動する。制御信号S2がネゲートされるときドライバ30はディスエーブル状態であり、スイッチングトランジスタM1のスイッチングを停止する。図1と同様に、FB端子とコンパレータ24の間にスイッチSW2:不図示を設けてもよい。この場合、制御信号S2がアサートされるときスイッチSW2はオン、ネゲートされるときオフする。当然ながら、停止回路32の構成は図2のそれには限定されない。たとえば停止回路32は、比較信号S1の反転信号S1と、PWM_ALL_L信号の否定論理積にもとづいて、制御信号S2を生成してもよい。なお、パルス変調器20の構成は特に限定されず、平均電流モード、電圧モードなど別の変調器であってもよい。同様に停止回路32の構成も図2のそれに限定されず、比較信号S1がネゲートされ、かつPWM_ALL_L信号がアサートされるときに、スイッチングトランジスタM1のゲート信号がオフレベルに固定できればよい。図3a、bは、第1サンプルホールド回路40および第2サンプルホールド回路50の構成例を示す回路図である。図3aに示すように、第1サンプルホールド回路40は、第1A/Dコンバータ42、第1ラッチ回路44、第1D/Aコンバータ46で構成できる。第1A/Dコンバータ42は、FB端子に生ずるフィードバック電圧VFBをデジタル値S3に変換する。第1ラッチ回路44は、第1A/Dコンバータ42の出力S3に応じたデータを、PWM_ALL_L信号がアサートされるタイミングでラッチする。第1D/Aコンバータ46は、第1ラッチ回路44の出力S4を、それに応じたアナログ電圧に変換し、電圧VFB_Hとして出力する。同様に第2サンプルホールド回路50は、第2A/Dコンバータ52、第2ラッチ回路54、第2D/Aコンバータ56を含む。第2A/Dコンバータ52は、検出電圧VOUT’をデジタル値S4に変換する。第2ラッチ回路54は、第2A/Dコンバータ52の出力S3に応じたデータを、PWM_ALL_L信号がアサートされるタイミングでラッチする。第2D/Aコンバータ56は、第2ラッチ回路54の出力データS4を、それに応じたアナログ電圧に変換し、しきい値電圧VTHとして出力する。図3bは、第1サンプルホールド回路40の具体的な構成例を示す回路図である。第1サンプルホールド回路40は、図3aに示すように、第1A/Dコンバータ42、第1ラッチ回路44、第1D/Aコンバータ46を有する。第1A/Dコンバータ42および第1D/Aコンバータ46は、抵抗ストリング型で構成される。第1A/Dコンバータ42は、抵抗ストリング43と、コンパレータ群CMP1~CMPm-1を含む。抵抗ストリング43は、基準電圧VREFH、VREFLの間に直列に接続されたm個の抵抗Ra1~Ramを含み、抵抗の接続点にはタップT1~Tm-1が設けられる。コンパレータCMPiは、入力であるフィードバック電圧VFBを、対応するタップTiの電圧と比較する。コンパレータCMP1~CMPm-1の出力データは、いわゆるサーモメータコードとなる。サーモメータコードとは、あるビットを境界として、そのビットより上の全ビットが第1レベル、そのビットより下の全ビットが第2レベルとなるコードをいう。第1ラッチ回路44は、サーモメータコードを、境界のビットのみが1となり、その他のビットが0である中間コードS4に変換し、中間コードS4をラッチする。第1ラッチ回路44は、複数のラッチ回路LT1~LTm-1と、フォーマット変換回路45を含む。フォーマット変換回路45は、サーモメータコードを、境界と隣接するひとつのビットが1となり、その他のビットが0である中間コードS4に変換する。フォーマット変換回路45は、複数のANDゲートAND2~ANDm-1、複数のインバータN2~Nm-2を含む。インバータNiは、1階調上に隣接するコンパレータCMPi-1の出力を反転する。ANDゲートANDiは、対応するインバータNiの出力と、対応するコンパレータCMPiの出力の論理積を生成する。複数のラッチ回路LT1~LTm-1は、フォーマット変換回路45の出力データをラッチする。なお、フォーマット変換回路45を、ラッチ回路LT1~LTm-1の後段に配置してもよい。第1D/Aコンバータ46は、抵抗ストリング43と、複数のスイッチSWO1~SWOm-1を有する。抵抗ストリング43は、第1A/Dコンバータ42の抵抗ストリングと共有されている。これにより、回路面積を削減できるとともに、A/DコンバータとD/Aコンバータの誤差を小さくができる。i番目のスイッチSWOiは、第1サンプルホールド回路40の出力端子と、抵抗ストリング43の対応するタップTiの間に設けられる。スイッチSWOiは、対応するラッチLTiの出力が1のときにオン、0のときにオフする。バッファBUFは、スイッチSWOiにより選択されたタップの電圧を出力する。これにより、第1ラッチ回路44に保持される中間コードS4に応じたアナログ電圧が生成される。第2サンプルホールド回路50についても、第1サンプルホールド回路40と同様に構成することができる。上述のように、第2サンプルホールド回路50は、しきい値電圧VTHを、サンプリングされた検出電圧VOUT’よりも所定の電圧幅ΔVだけ高いレベルとする。この場合、電圧幅ΔVをD/Aコンバータ56の1LSBの電圧とすればよく、ラッチ回路LT1~LTm-1と、スイッチSWO1~SWOm-1の対応関係を1階調ずらせばよい。もっとも第1サンプルホールド回路40および第2サンプルホールド回路50の構成は図3a、bの構成には限定されず、公知の、あるいは将来利用可能な別構成としてもよい。以上が実施の形態に係る駆動回路100の構成である。続いてその動作を説明する。図4は、図2の駆動回路100の動作を示す波形図である。時刻t0以前において、少なくともひとつのチャンネルのパルス調光信号PWMがアサートされており、PWM_ALL_L信号はネゲートされている。このとき、セレクタ16によって、誤差増幅器10の出力信号が、FB端子に印加される。また、DC/DCコンバータ制御部14は、フィードバック電圧VFBに応じたパルス信号SPWMを生成し、スイッチングトランジスタM1を駆動する。その結果、LED端子LED1~LEDnのうち最も低い電圧VLEDが、基準電圧VREFと一致するように、FB端子の電圧VFBが調節され、それに応じて駆動電圧VOUTが調節される。時刻t0に、全チャンネルのパルス調光信号PWM1~PWMnがネゲートされ、PWM_ALL_L信号がアサートされる。そして時刻t0のフィードバック電圧VFBが第1サンプルホールド回路40によってサンプルホールドされ、ホールドされたフィードバック電圧VFB_HがDC/DCコンバータ制御部14に供給される。また時刻t0の検出電圧VOUT’が第2サンプルホールド回路50よってサンプルホールドされ、それに応じてしきい値電圧VTHのレベルが定まる。上述のようにしきい値電圧VTHは、サンプルホールドのタイミングの検出電圧VOUT’より高く設定される。したがって、PWM_ALL_L信号がアサートされた直後に、比較信号S1は直ちにアサートされる。比較信号S1がアサートされると、スイッチングトランジスタM1は、フィードバック電圧VFB_Hに応じたデューティ比でスイッチングされる。このときDC/DCコンバータ4の負荷電流は実質的にゼロであるから、駆動電圧VOUTは上昇する。そして、検出電圧VOUT’がしきい値電圧VTHを超えると、時刻t1に比較信号S1がネゲートされ、スイッチングトランジスタM1のスイッチングが停止する。スイッチングトランジスタM1のスイッチングが停止すると、駆動電圧VOUT検出電圧VOUT’が時間とともに低下していく。時刻t2に検出電圧VOUT’がしきい値電圧VTHを下回ると、比較信号S1がアサートされ、スイッチングトランジスタM1のスイッチングが再開する。このように、PWM_ALL_L信号がアサートされる期間、駆動回路100はスイッチングトランジスタM1を間欠的に駆動し、検出電圧VOUT’のレベルを、しきい値電圧VTH付近に保つ。駆動電圧VOUTは、VTH×1R1/R2付近に保たれ、これは時刻t0以前と実質的に同じ電圧レベルであり、LED端子の電圧VLEDも、時刻t0以前のそれと実質的に同じ電圧レベルとなる。時刻t3に、いずれかのチャンネルのパルス調光信号がアサートされると、PWM_ALL_L信号がネゲートされる。これを受けてセレクタ16は、誤差増幅器10の出力を、FB端子とカップリングする。時刻t0と時刻t3それぞれにおけるLED端子の電位VLEDはほぼ等しいため、誤差増幅器10の出力は、フィードバック電圧VFB_Hとほぼ等しい。つまり時刻t3において、フィードバック電圧VFBは実質的に連続である。そして、時刻t3以降、スイッチングトランジスタM1のスイッチングが再開し、誤差増幅器10を介したフィードバックによって、最も低いLED端子の電位VLEDが基準電圧VREFと一致するように、駆動電圧VOUTが制御される。以上が駆動回路100の動作である。このように、駆動回路100によれば、PWM_ALL_L信号がアサートされる期間、フィードバック電圧VFBおよび駆動電圧VOUTがそれぞれ、直前の電圧レベルに維持することができる。これにより、あるチャンネルのパルス調光信号をアサートしたときに、直ちにLEDストリング6を発光させることができる。また駆動電圧VOUTが元の電圧レベルに維持されているため、駆動電圧VOUTを上昇させる必要がないため、インダクタL1に突入電流が流れるのを防止できる。駆動電圧VOUTは、基準電圧VREFとLEDストリング6の電圧降下順方向電圧VFを用いて、式1で与えられる。VOUT=VREFVF...1したがってLEDストリング6の電圧降下VFが既知であれば、それに応じて固定的なしきい値電圧VTHを用いることも可能である。VTH≒VREFVFところが現実的にはLEDストリング6を構成するLEDの段数はシステムによって異なっており、またLEDストリング6のばらつきによっても、順方向電圧VFは異なるため、駆動回路100の設計段階において、それが既知であることはまれである。つまり、駆動回路100の設計段階において、しきい値電圧VTHを一意に定めることは難しい。図2の駆動回路100によれば、しきい値電圧VTHは、PWM_ALL_L信号がアサートされるタイミングの検出電圧VOUT’に応じて規定されるため、LEDストリング6の電圧降下VFが異なるさまざまなシステムにおいて、間欠動作中の駆動電圧VOUTの目標値であるしきい値電圧VTHを適切なレベルに保つことが可能となる。つまり、駆動回路100は、さまざまなシステムに利用できる汎用性を有しており、これは従来の回路に比べてきわめて優れた特徴である。以上、本発明について、実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセス、それらの組み合わせには、さまざまな変形例が存在しうる。以下、こうした変形例について説明する。第1の変形例図5は、第1の変形例に係る駆動回路100aの構成の一部を示す回路図である。図5のセレクタ16aは、第1スイッチSW11、第2スイッチSW12を含む。第1スイッチSW11は、2入力1出力を有し、その出力端子が誤差増幅器10の反転入力端子-と接続され、その第1入力端子に所定のハイレベル電圧VHを受け、その第2入力端子に誤差増幅器10の出力信号を受ける。ハイレベル電圧VHは、LED端子の電圧VLED1~VLEDnが取り得る電圧レベルよりも高く設定される。第1スイッチSW11は、PWM_ALL_L信号がネゲートされるとき、ハイレベル電圧VHを選択し、PWM_ALL_L信号がアサートされるとき、誤差増幅器10の出力信号を選択する。第2スイッチSW12は、2入力1出力を有し、その出力端子が誤差増幅器10の非反転入力端子と接続され、その第1入力端子に基準電圧VREFを受け、その第2入力端子に第1サンプルホールド回路40の出力信号VFB_Hを受ける。第2スイッチSW12は、PWM_ALL_L信号がネゲートされるとき、基準電圧VREFを選択し、PWM_ALL_L信号がアサートされるとき、第1サンプルホールド回路40の出力信号VFB_Hを選択する。以上が変形例に係る駆動回路100aの構成である。続いてその動作を説明する。まず、PWM_ALL_L信号がネゲートされるときの動作を説明する。誤差増幅器10は、複数の反転入力端子の電圧のうち最も低い電圧と、非反転入力端子の電圧の誤差を増幅するところ、ハイレベル電圧VHは、その他の電圧VLED1~VLEDnより高いため、誤差増幅器10によって無視される。つまり誤差増幅器10は、LED端子の電圧VLED1~VLEDnのうち最も低いひとつと、基準電圧VREFとの誤差を増幅し、誤差に応じた誤差信号がFB端子に印加される。反対に、PWM_ALL_L信号がアサートされると、誤差増幅器10の非反転入力端子には、第1サンプルホールド回路40からのフィードバック電圧VFB_Hが入力され、反転入力端子のひとつには、誤差増幅器10の出力信号がフィードバックされる。このとき誤差増幅器10は、利得が1のボルテージフォロアバッファとして動作し、その出力信号は、第1サンプルホールド回路40からの信号VFB_Hと等しくなる。つまり、FB端子には、信号VFB_Hが印加される。図5のセレクタ16aによれば、図2のセレクタ16と同様に、PWM_ALL_L信号に応じて駆動回路100の状態を切りかえることができる。図2のセレクタ16を用いる場合、第1サンプルホールド回路40の出力段には、図3bに示すバッファBUFが必要となる。これに対して、図5のセレクタ16aを用いる場合、図3bのバッファBUFが不要となり、回路面積を削減できる。なぜなら誤差増幅器10が、第1サンプルホールド回路40の出力VFB_HをFB端子に印加するボルテージフォロアバッファとして動作するからである。第2の変形例図6は、第2の変形例に係る駆動回路100bの構成の一部を示す回路図である。駆動回路100bにおいて、第1サンプルホールド回路40bは、サンプルホールドスイッチSW21を含む。サンプルホールドスイッチSW21は、誤差増幅器10の出力端子とFB端子の間に設けられる。サンプルホールドスイッチSW21は、iPWM_ALL_L信号がネゲートされるときオン、iiPWM_ALL_L信号がアサートされるときオフする。第1サンプルホールド回路40bは、FB端子の電圧を出力する。図6の駆動回路100bにおいて、PWM_ALL_L信号がネゲートされるときには、サンプルホールドスイッチSW21がオンとなり、FB端子には、誤差増幅器10が生成する誤差信号に応じたフィードバック電圧VFBが発生し、それがパルス変調器20に供給される。PWM_ALL_L信号がアサートされるタイミングでサンプルホールドスイッチSW21がオフする。このときパルス変調器20の入力インピーダンスが十分に高ければ、FB端子の電荷が保存されるため、それ以降、FB端子の電位VFBは維持される。つまり、フィードバック電圧VFBがサンプルホールドされ、それがパルス変調器20に供給される。図6の駆動回路100bによっても、図2の駆動回路100と同様の効果を得ることができる。またセレクタ16が不要となり、回路面積を削減できる。さらに第1サンプルホールド回路40bの回路面積は、図3の第1サンプルホールド回路40に比べて格段に小さいという利点もある。実施の形態では、ピーク電流モードのパルス変調器20を説明したが、パルス変調器20は、平均電流モード、あるいは電圧モードであってもよい。実施の形態ではインダクタを用いた非絶縁型のDC/DCコンバータを説明したが、本発明はトランスを用いた絶縁型のDC/DCコンバータにも適用可能である。実施の形態では、発光装置2のアプリケーションとして電子機器を説明したが、用途は特に限定されず、照明などにも利用できる。また、本実施の形態において、ハイレベル、ローレベルの論理信号の設定は一例であって、インバータなどによって適宜反転させることにより自由に変更することが可能である。たとえば負論理系では、アサートをローレベル、ネゲートをハイレベルに割り当てても良い。実施の形態にもとづき、具体的な用語を用いて本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められる。