素子基板と、前記素子基板に対向して配置される対向基板と、前記素子基板と前記対向基板との間隙に挟持される液晶と、表示領域および当該表示領域を囲む遮光領域のそれぞれに対応し、互いが隣り合うように設けられた複数の画素と、駆動回路と、を備え、前記素子基板は、前記表示領域の画素に対応して設けられる第1画素電極と、前記遮光領域の画素に対応して設けられる第2画素電極と、前記第2画素電極を囲む第1電極と、前記第1電極を囲む第2電極と、を有し、前記対向基板は、所定の電圧が印加されるコモン電極を有し、前記駆動回路は、前記第1画素電極に対し、表示画像に応じた電圧を印加し、前記第2画素電極のうち、前記第1画素電極に隣り合う画素電極に対し、当該第1画素電極と同じ電圧を印加し、前記第1電極に対し、白色電圧および黒色電圧のうち、前記液晶に印加される実効値が高い方の電圧を印加し、前記第2電極に対し、所定範囲の電圧を印加することを特徴とする電気光学装置。前記駆動回路は、前記第2画素電極のうち、前記第1画素電極に隣り合わない画素電極に対し、前記白色電圧および前記黒色電圧のうち、前記液晶に印加される実効値が高い方の電圧を印加することを特徴とする請求項1に記載の電気光学装置。前記白色電圧および黒色電圧は、相対透過率が10以下および90以上となるような電圧であることことを特徴とする請求項1または2に記載の電気光学装置。前記駆動回路は、前記第1電極に印加する電圧を、前記所定の電圧を基準に振幅させることを特徴とする請求項1乃至3のいずれかに記載の電気光学装置。前記第2電極は、平面視したときに枠状であって、当該枠の幅が前記画素の1乃至5個分であることを特徴とする請求項1乃至3のいずれかに記載の電気光学装置。前記駆動回路は、前記コモン電極に印加される電圧を前記第2電極に印加することを特徴とする請求項5に記載の電気光学装置。前記液晶は、ノーマリーブラックモードであることを特徴とする請求項1乃至6のいずれかに記載の電気光学装置。素子基板と、前記素子基板に対向して配置される対向基板と、前記素子基板と前記対向基板との間隙に挟持される液晶と、表示領域および当該表示領域を囲む遮光領域のそれぞれに対応し、互いが隣り合うように設けられた複数の画素と、を備え、前記素子基板は、前記表示領域の画素に対応して設けられる第1画素電極と、前記遮光領域の画素に対応して設けられる第2画素電極と、前記第2画素電極を囲む第1電極と、前記第1電極を囲む第2電極と、を有し、前記対向基板は、所定の電圧が印加されるコモン電極を有する電気光学装置の駆動方法であって、前記第1画素電極に対し、表示画像に応じた電圧を印加し、前記第2画素電極のうち、前記第1画素電極に隣り合う画素電極に対し、当該第1画素電極と同じ電圧を印加し、第1電極に対し、白色電圧および黒色電圧のうち、前記液晶に印加される実効値が高い方の電圧を印加し、第2電極に対し、所定範囲の電圧を印加することを特徴とする電気光学装置の駆動制御方法。請求項1乃至7のいずれかに記載の電気光学装置を有することを特徴とする電子機器。しかしながら、上記技術においても、表示領域の縁端部付近、すなわち表示領域の内側と外側との境界で光が漏れてくるような現象が依然として発生する、という問題のほかに、イオン性の不純物に起因するとみられる表示品位の低下が目立ち始めた。本発明は、上述した事情に鑑みてなされたもので、その目的の一つは、表示領域の縁端部付近での光漏れや、不純物に起因する表示品位の低下を抑えることが可能な技術を提供することにある。上記目的を達成するために、本発明に係る電気光学装置にあっては、素子基板と、前記素子基板に対向して配置される対向基板と、前記素子基板と前記対向基板との間隙に挟持される液晶と、前記表示領域および当該表示領域を囲む遮光領域のそれぞれに対応し、互いが隣り合うように設けられた複数の画素と、駆動回路と、を備え、前記素子基板は、表示領域の画素に対応して設けられる第1画素電極と、前記遮光領域の画素に対応して設けられる第2画素電極と、前記第2画素電極を囲む第1電極と、前記第1電極を囲む第2電極と、を有し、前記対向基板は、所定の電圧が印加されるコモン電極を有し、前記駆動回路は、前記第1画素電極に対し、表示画像に応じた電圧を印加し、前記第2画素電極のうち、前記第1画素電極に隣り合う画素電極に対し、当該第1画素電極と同じ電圧を印加し、前記第1電極に対し、白色電圧および黒色電圧のうち、前記液晶に印加される実効値が高い方の電圧を印加し、前記第2電極に対し、所定範囲の電圧を印加することを特徴とする。本発明によれば、表示領域の縁端部付近での光漏れや、不純物に起因する表示品位の低下を抑えることが可能になる。本発明において、前記駆動回路は、前記第2画素電極のうち、前記第1画素電極に隣り合わない画素電極に対し、前記白色電圧および前記黒色電圧のうち、前記液晶に印加される実効値が高い方の電圧を印加する構成が好ましい。この構成によれば、実効値が高い方の電圧の印加によって、不純物を周辺領域の外側に向けて移動させることができる。前記白色電圧および黒色電圧は、相対透過率が10以下および90以上となるような電圧であることが好ましい。ここで、第1周辺電極には、実効値が高い方の電圧を、TFTのようなスイッチング素子を介して印加する必要がないので、プッシュダウンを考慮しなくて良い。このため、前記駆動回路は、前記第1電極に印加する電圧を、前記所定の電圧を基準に振幅させる構成が好ましい。同様に、第2電極でも、実効値が低い方の電圧を、スイッチング素子を介して印加する必要がないので、プッシュダウンを考慮しなくて良い。このため、前記駆動回路は、前記コモン電極に印加される電圧を前記第2電極に印加する構成にすれば、電圧を新規に生成する必要がなくなる。なお、第2電極は、平面視したときに枠状であって、当該枠の幅は、前記画素の1乃至5個分であれば十分である。一方、前記液晶は、ノーマリーブラックモードである構成が好ましい。ノーマリーブラックモードであれば、黒色近傍電圧として、コモン電極に印加される所定の電圧、または、それに近い電圧を用いることができる。なお、本発明は、電気光学装置のほか、当該電気光学装置の駆動方法、さらには当該電気光学装置を含む電子機器としても概念することが可能である。このような電子機器としては、電気光学装置による光変調画像を拡大投射するプロジェクターが挙げられる。以下、本発明の実施形態について図面を参照して説明する。この実施形態は、プロジェクターのライトバルブとして用いられる電気光学装置である。なお、以下の図においては、各層、各部材、各領域などを認識可能な大きさとするために、縮尺を異ならせている場合がある。図1は、実施形態に係る電気光学装置の全体的な構成を示すブロック図である。この図に示されるように、電気光学装置1は、制御回路2、メモリー3、D/A変換回路4および液晶パネル100を含んだ構成となっている。このうち、液晶パネル100には、480行プラス6行の計486行の走査線112が図において行X方向に沿って設けられる一方、640列プラス6列の計646列のデータ線114が、列Y方向に沿って、かつ、各走査線112と互いに電気的に絶縁を保つように設けられている。画素110は、486行の走査線112と646列のデータ線114との交差に対応して、それぞれ配列している。したがって、本実施形態では、画素110が縦486行×横646列でマトリクス状に配列することになる。画素110のマトリクス配列の詳細については後述するが、外側3周分の画素110は、表示に寄与しないダミー画素である。ただし、ダミー画素は、表示に寄与する表示画素と比較して、電気的な構成についてみれば特別な相違はない。表示画素およびダミー画素については、特に必要がない限り、区別しないことにする。また、本実施形態にあっては、走査線112および画素110の行を区別するために、図1において上から順に、a行、b行、c行、1行、2行、...、480行、d行、e行、f行と呼ぶことにし、同様にデータ線114および画素110の列を区別するために、図1において左から順に、a列、b列、c列、1列、2列、...、640列、d列、e列、f列と呼ぶことにする。液晶パネル100には、マトリクス状に画素110が配列する領域の周辺を囲むように枠状の第1周辺電極51本発明の第1電極に対応するが設けられる。さらに、この第1周辺電極51を囲むように枠状の第2周辺電極52本発明の第2電極に対応するが設けられている。液晶パネル100は、画素110が配列する領域の周辺に走査線駆動回路130、データ線駆動回路140および周辺電極駆動回路150が形成された周辺回路内蔵型となっている。このうち、走査線駆動回路130は、制御回路2から供給される制御信号にしたがって走査信号Ga、Gb、Gc、G1、G2、...、G480、Gd、Ge、Gfを、それぞれの行に対応して出力するものである。詳細には、走査線駆動回路130は、走査線112を順番に選択するとともに、選択した走査線への走査信号をHレベルVHの選択電圧とし、それ以外の走査線への走査信号をLレベルVLの非選択電圧とする。データ線駆動回路140は、サンプリング信号出力回路142と、データ線114毎に対応したTFTThinFilmTransistor:薄膜トランジスター144とを含む。このうち、サンプリング信号出力回路142は、制御回路2の制御にしたがってサンプリング信号Sa、Sb、Sc、S1、S2、...、S640、Sd、Se、Sfを、それぞれの列に対応して出力するものである。詳細には、サンプリング信号出力回路142は、走査線112が選択される期間にわたって順次排他的にHレベルとなるサンプリング信号Sa、Sb、Sc、S1、S2、...、S640、Sd、Se、Sfを出力する。各列に設けられるTFT144は、そのソース電極が信号線146に接続され、そのドレイン電極が列に対応するデータ線114に接続され、そのゲート電極には、列に対応するサンプリング信号が供給される。周辺電極駆動回路150は、制御回路2の制御にしたがって第1周辺電極51に白レベルの信号Vwtを供給し、第2周辺電極52には、黒レベルの信号Vbkを供給する。なお、ここでは、周辺電極駆動回路150について、液晶パネル100の側に内蔵する構成にしたが、第1周辺電極51および第2周辺電極52を駆動する際の負荷が大きいと考えられるので、液晶パネル100の外部に設ける構成としても良い。電気光学装置1には、映像データDaが、図示省略した上位装置から垂直走査信号Vs、水平走査信号Hsおよびドットクロック信号Clkに同期して供給される。この映像データDaは、例えば8ビットのデジタルデータであり、表示画素の濃淡階調値を最も暗い0から最も明るい255までの256階調で指定する。メモリー3は、格納および読出が並列的に実行可能なデュアルポート型のDRAMDynamicRandomAccessMemoryであり、縦486行×横646列で配列する画素110に対応した記憶領域を有する。メモリー3において、表示画素に対応する記憶領域には、制御回路2による指示にしたがって、それぞれ表示画素に対応した映像データDaが格納される。一方、メモリー3において、ダミー画素に対応する記憶領域には、詳細には後述するが、次のようなデータが格納される。すなわち、ダミー画素のうち、表示画素に隣り合うダミー画素に対応する記憶領域には、当該表示画素に格納された階調値がコピーされ、それ以外のダミー画素に対応する記憶領域には、階調値255がプリセットされている。なお、映像データDaが格納されてから、所定の期間1フレーム以内の期間経過した後、液晶パネル100における書込走査に応じて映像データDbとして読み出される構成となっている。D/A変換回路4は、読み出された映像データDbを、極性指示信号Polによって指定された極性のデータ信号Vidに変換するものである。詳細には、D/A変換回路4は、正極性が指示されていれば電圧Vcを基準として高位側電圧に変換する一方、負極性が指示されていれば電圧Vcを基準として低位側電圧に変換し、データ信号Vidとして信号線146に出力する。なお、電圧Vcは、データ信号の振幅中心電位であり、画素110への書込極性の基準であって、電源電圧VH、VLのほぼ中間電圧である後述する図8、図9参照。換言すれば、本実施形態では、データ信号の極性については、電圧Vcよりも高位側を正極性とし、低位側を負極性としている。また、後述する液晶素子の保持電圧については、画素電極とコモン電極との電位差を意味する。他の電圧については、特に示さない限り、電圧VL=Gndを基準とする。データ信号の極性を反転する理由は、画素を交流駆動するためである。本実施形態にあっては、フレーム毎にすべての画素を極性反転させる面反転方式としている。図2aは、液晶パネル100の構造を示す斜視図であり、図2bは、図2aにおけるH-h線で破断した断面図である。これらの図に示されるように、液晶パネル100は、画素電極118や、第1周辺電極51、第2周辺電極52などが形成された素子基板101と、コモン電極108が設けられた対向基板102とが、スペーサー図示省略を含むシール材90によって一定の間隙を保ちつつ互いに電極形成面が対向するように貼り合わせられるとともに、この間隙に例えばVAVerticalAlignment型の液晶105を挟持した構造になっている。素子基板101および対向基板102には、それぞれガラスや石英などの光透過性を有する基板が用いられる。素子基板101にあっては、図2aにおいてY方向のサイズが対向基板102よりも長いが、奥側h側が揃えられているので、素子基板101の手前側H側の一辺が対向基板102から張り出している。この張り出した領域においてX方向に沿って複数の端子107が設けられている。複数の端子107は、FPCFlexiblePrintedCircuits基板に接続されて、各種信号などが供給される。素子基板101において対向基板102と対向する面には、画素電極118、第1周辺電極51、第2周辺電極52が、例えばITOIndiumTinOxideなどの透明性を有する導電性金属から形成されている。このうち、画素電極118は矩形状に、第1周辺電極51および第2周辺電極52は上述したように枠状に、それぞれパターニングされている。なお、走査線駆動回路130およびデータ線駆動回路140は、図1においては、それぞれ第1周辺電極51および第2周辺電極52の外側に配置するように図示したが、これは、電気的な構成を説明するための措置である。実際には、走査線駆動回路130およびデータ線駆動回路140については、素子基板101を断面視したときに、第1周辺電極51および第2周辺電極52の下層側対向基板102とは反対側に形成される。一方、対向基板102において、素子基板101と対向する面に設けられたコモン電極108は、ITOなどの透明性を有するベタ状の導電性金属である。対向基板102には、詳細については後述するようにブラックマトリクス94が設けられる。また、シール材90は、対向基板102の内縁に沿って額縁状に形成されるが、液晶105を注入するために、その一部が開口している。このため、液晶105の注入後に、その開口部分が封止材92によって封止されている。なお、素子基板101の対向面および対向基板102の対向面には、配向膜がそれぞれ設けられるが、図2bでは省略している。図3aは、画素110の等価回路を示す図である。この図に示されるように、各画素110は、nチャネル型のTFT116と液晶素子120と補助容量125とを含む。各画素110については、上述したように表示に寄与するものであるか否かに拘わらず、電気的にみれば、互いに同一構成である。ある行と、ある列とに着目したときに、当該着目行および当該着目列に対応する画素110については、TFT116のゲート電極が着目行の走査線112に接続される一方、そのソース電極が着目列のデータ線114に接続され、そのドレイン電極が画素電極118と補助容量125の一端をなす電極62に接続されている。コモン電極108は、すべての画素110にわたって共通であり、本実施形態では電圧LCcomに保たれている。上述したように、液晶パネル100は、素子基板101と対向基板102との間隙に液晶105を挟持した構造である。このため、液晶素子120は、素子基板101の対向面に形成された画素電極118と対向基板102の対向面に形成されたコモン電極108とで誘電体たる液晶105を挟持した構成になる。本実施形態では、液晶105がVA型としている関係上、電圧無印加状態で黒色となるノーマリーブラックモードに設定される。また、補助容量125の他端は容量電極115であり、電圧LCcomが印加された容量配線72に各画素110にわたって共通接続されている。このため、補助容量125は、画素110毎に液晶素子120に対して並列に接続されている。一方、第1周辺電極51および第2周辺電極52の各々についても、それぞれコモン電極108とで液晶105を挟持した構成になる。このため、図3bに示されるように、第1周辺電極51とコモン電極108とで液晶105を挟持したことによって、液晶素子121が構成され、第2周辺電極52とコモン電極108とで液晶105を挟持したことによって、液晶素子122が構成される。図4は、本実施形態における画素等の配列を説明するための平面図である。この図において四角枠で簡易的に示されているものが画素であり、上述したように縦486行×横686列でマトリクス状に配列している。このうち、a~f行を除いた1~480行と、a~f列を除いた1~640列との交差に対応するものが、表示に寄与する表示画素110aである。一方、a~f行と、a~f列との交差に対応するものが、表示に寄与しないダミー画素110bである。なお、画素を区別するときに、表示画素110aの画素電極第1画素電極については符号を118aと表記し、ダミー画素110bの画素電極第2画素電極については符号を118bと表記することにする。また、図において、枠状の仮想線200は、表示画素110aが配列する表示領域と、ダミー画素110bなどが配列する周辺領域後述するブラックマトリクス94により遮光されており、本発明の遮光領域に対応するとを便宜的に区画するためのものである。図5は、基板面を平面視したときに、対向基板102においてブラックマトリクス遮光部94が形成される領域を示す図である。この図に示されるようにブラックマトリクス94は、仮想線200の内側の表示領域にあっては、画素同士の隙間を遮光するように格子状に設けられる。一方、ブラックマトリクス94は、仮想線200の外側の周辺領域にあっては全面にわたって設けられる。図4および図5については、画素の位置関係を説明するために簡易的に示している。液晶パネル100を平面視したときに、各領域については、図6に示されるとおりである。なお、図6は、各領域を説明するために、対向基板102の側からみたときの素子基板101を示す平面図であるが、図2aで示したシール材90の開口部分および封止材92については簡略化のために省略している。図6において、Aは、表示画素110aが配列する表示領域である。Bは、周辺領域のうち、ダミー画素110bが配列する領域である。周辺領域のうち、Cは、第1周辺電極51が形成される領域であり、Dは、第2周辺電極52が形成される領域である。領域Dの外側においては、四角枠状にシール材90が形成される。シール材90の四隅に位置する導通点91は、複数の端子107の少なくとも1つに、図示省略した配線を介して接続されている。この導通点91には、銀ペーストなどの導電材が充填されて、対向基板102に設けられたコモン電極108との導通が図られている。また、図6では省略しているが、走査線駆動回路130およびデータ線駆動回路140は、領域Cおよび領域Dにおいて、第1周辺電極51および第2周辺電極52の下層側に形成されている。これによって、走査線駆動回路130およびデータ線駆動回路140は、ITO膜によって覆われることになるので、スイッチング動作の影響が容量カップリングによって表示領域A側に伝播しないようなっている。なお、実際には、ブラックマトリクス94が形成されているので、対向基板102の側からみても、領域B、C、Dを区別することはできない。このような構成において、走査線駆動回路130が、ある走査線112への走査信号をHレベルにすると、当該走査線112にゲート電極が接続されたTFT116がオン状態になって、画素電極118がデータ線114に電気的に接続された状態になる。このため、走査線112がHレベルであるときに、データ線駆動回路140が、階調値に応じた電圧のデータ信号をデータ線114に供給すると、当該データ信号は、オン状態になったTFT116を介して画素電極118に印加される。走査線112がLレベルになると、TFT116はオフ状態になるが、画素電極118に印加された電圧は、液晶素子120の容量性および補助容量125によって保持される。走査線駆動回路130は、a、b、c、1、2、...、480、d、e、f行の順番で走査線112を選択する一方、データ線駆動回路140が、選択された走査線112に位置する1行分の画素110に、階調値に応じた電圧のデータ信号を、データ線114を介して供給する、という動作が1フレーム1垂直走査期間毎に繰り返される。これによって、すべての液晶素子120には、表示に必要な電圧が保持される。液晶素子120では、画素電極118およびコモン電極108で保持された電圧、すなわち、両電極で生じる電界の強さに応じて液晶105の分子配向状態が変化する。図2bにおいて対向基板102の側から入射した光は、コモン電極108、液晶105、画素電極118という経路を辿って、素子基板101の側に出射する。このときに液晶素子120に入射する光量に対して出射する光量の比率、すなわち透過率は、液晶素子120に印加保持された電圧が高くなるにつれて、大きくなる。このように液晶パネル100では、液晶素子120毎に透過率が変化するので、実際には、表示領域において1~480行と1~480列との交差に対応する液晶素子120が、表示する画像の最小単位である画素として機能することになる。次に、本実施形態の目的効果を説明するために、前段階として、ダミー画素110bをどのように駆動すべきか、また、そのような駆動において、なぜ第1周辺電極51および第2周辺電極52を設けたのか、という点を説明する。まず、ダミー画素110bをどのように駆動すべきかについて検討する。ダミー画素110bは、ブラックマトリクス94によって遮光されているので、ダミー画素110bの液晶素子において透過率が変化しても表示領域Aに表示される画像に何ら影響を与えないはずである。しかし、実際には基板法線方向に対し斜め方向から入射した光がダミー画素110bの液晶素子120を透過し、表示画像に少なからず影響を与える。このため、斜め方向の光が観察側で視認されるのを防止するためには、すべてのダミー画素110bを透過率最小の黒色にさせる構成が考えられる。ただし、この構成では、例えば白画素と黒画素とが隣り合うときなどのように、画素電極同士の電位差が大きくなるとき、当該画素電極同士において、基板面に対し平行方向の横電界が発生する。液晶105は、基板面に対して垂直方向の縦電界のみで駆動されるべきであるが、横電界が加わってしまうと、液晶の配向が乱れドメインが発生し、表示上の不具合となって現れる。近年のように小型化、高精細化が進んで画素電極同士の隙間も狭くなると、横電界の影響は、より顕著に発生する。このように、ダミー画素110bをすべて黒色にさせる構成では、表示領域の縁端部外周縁に位置する表示画素110aが表示画像の関係で例えば白色になったとき、画素電極同士の電位差が大きくなるので、表示画像の縁端部に表示上の不具合が現れ、斜め光による影響以上に、表示品位を低下させてしまう。一方、すべてのダミー画素110bを白色にさせる構成では、表示領域の縁端部に位置する表示画素110aが表示画像の関係で黒色になったときに、黒画素と白画素とが隣り合うことに変わりはないので、表示上の不具合が同様に現れるだけでなく、そもそも斜め方向からの入射光を阻止することができない。そこで、ダミー画素110bのすべてを、黒色と白色との中間的な灰色にさせる構成が提案された。この構成では、表示領域の縁端部に位置する表示画素110aが白色になっても黒色になっても、横電界の影響を小さくできるとともに、斜め方向からの入射光がダミー画素110bの液晶素子120を透過して視認されてしまうのを、ある程度まで阻止することができるためである。ここで、ノーマリーブラックモードにおいて、液晶素子120の印加電圧と透過率との関係は、図11に示されるV電圧-T透過率特性で表される。このとき、液晶素子120に保持される電圧実効値が、V-T特性において傾き最大のP点のVgrとなるような電圧を、ダミー画素110bの画素電極118に印加すれば良いことになる。なお、図11では、最低透過率を0に、最高透過率を100に、それぞれ正規化している。しかしながら、ダミー画素110bのすべてを灰色にさせる構成においては、ドメインとは別の原因による表示の不具合が発生した。詳細には、図12aに示されるように、ダミー画素110bのすべてを灰色にさせるとともに、表示領域において、矩形状の白領域と矩形状の黒領域とを縦および横方向のそれぞれにわたって交互に配置させた画像を表示させようとしたときに、図12bに示されるように、当該白領域のうち、一部の白領域の左下隅部分が、本来の白色とは異なる暗い色で染まっているかのような表示の不具合が発生した。なお、この表示の不具合については、ドメインに起因するものと区別するために、便宜的にシミと呼ぶことにする。また、ダミー画素110bは、ブラックマトリクス94で遮光されているために実際には視認されることはないが、図12aおよび図12bでは説明便宜のために、ブラックマトリクス94を除外したときの表示状態を示している。さて、シミは、図12bに示されるように、交互に配置する白領域のすべてにおいて発生しているわけではない。そこで、シミが発生する条件を特定するために、白領域に対して、シミの発生部分に近い3つの領域、すなわち左隣に位置する領域、左下に位置する領域、および、下隣に位置する領域について、それぞれ濃度の異なるパターンを表示させて、当該白領域にシミが発生するか否かついて調べた。結果は、図13aから図13dまでに示されるとおりである。すなわち、白領域の左下隅部分にシミが発生するのは、次の3パターンである。詳細には、当該白領域に対して、図13aに示されるように、左隣領域、左下領域および下隣領域を灰色とした場合、図13bに示されるように、左隣領域および左下領域を灰色とし、下隣領域を黒色とした場合、並びに、図13cに示されるように、左隣領域を黒色とし、左下領域および下隣領域を灰色とした場合、である。これらの3パターンにおいて灰色を黒色に置き換えても、同様にシミが発生する。これに対し、図13dに示されるように、白領域に対して左隣領域および下隣領域を黒色としても、左下領域が白色であれば、シミが発生しない。ここで、白領域においてシミの発生する左下隅部分は、素子基板101における液晶の配向方向に一致する。一方、素子基板101と対向基板102との間隙に液晶105を挟持した液晶パネル100においては、液晶105を封入する際に混入した不純物や、液晶105を取り囲んでいるシール材90から溶出したイオン性の不純物が、その後の駆動によって表示領域に凝集することが知られている上述した特開平4-86812号公報。そこで次に、シミの発生原因について、図14および図15を参照して、液晶の動きと不純物の移動とに関連付けて考察してみる。図14aは、画素110の配列を素子基板101側から平面視した図であり、図15は、図14におけるQa-Qb線で破断した断面図であって、白表示の画素に対し配向方向に黒表示の画素が配列したときを示す図である。本実施形態において液晶パネル100は、液晶105としてVA型を用いてノーマリーブラックモードに設定しているので、黒表示の画素110では、画素電極118とコモン電極108との間で生じる電界の大きさがゼロに近くなる。このため、図15に示されるように、黒表示の画素では、液晶分子105aの長軸が基板面に対してほぼ垂直方向に配向する。このとき、液晶分子105aには、素子基板101側の配向膜97および対向基板102側に設けられた配向膜98により、基板面の法線を基準にして若干の傾斜角プレティルトが与えられている。なお、配向膜97、98によってプレティルトを与えている理由は次の通りである。すなわち、電界がゼロに近い状態から電界が強くなる方向に変化するとき、プレティルトを与えていないと、液晶分子105aが一斉に傾斜しにくくなるが、プレティルトを与えていると、液晶分子105aがプレティルトした状態から基板面の平行方向にむかって一斉に傾斜しやすくなるので、良好な光学応答が期待できるからである。また、このような配向膜97、98は、例えばシリコン酸化物などの無機物の斜法蒸着によって、複数の微小な柱状構造体を同一方向に傾斜した状態で気相成長させることで形成可能である。なお、本説明において、液晶の配向方向とは、電界が強くなったときに液晶分子が傾斜する方向を、基板面に投影した状態で示している。一方、画素電極118とコモン電極108との間で生じる電界が強くなるにつれて、液晶分子105aの長軸は、プレティルトした状態から基板面に平行な方向に向かって徐々に傾斜する。そして、白表示の画素110では、電界が最大になるので、図15において実線で示されるように、液晶分子105aの長軸は、基板面の法線に対して最も傾斜した状態になる。ところで、画素電極118への電圧は選択期間に印加され、液晶素子120においては、画素電極118とコモン電極108との間の電位差に応じた電界が生じるが、その後の非選択期間では、TFT116のオフリークなどによって当該電界は徐々に弱くなる。このため、液晶素子120において画素電極118とコモン電極108との間に生じる電界は、選択期間で大きく変化し、非選択期間で徐々に低下する、という動作の繰り返しになる。このため、液晶分子105aは、選択期間の電圧印加によって実線で示されるように傾斜するが、非選択期間におけるリークなどによって、破線で示されるように、基板面の垂直方向に戻るように動く。このとき、液晶分子105aが選択期間の電圧印加によって傾斜する速度は、図において回転する矢印の大きさで示されるように、非選択期間における戻りの速度よりも大きい。このため、液晶分子105aは、選択期間の電圧印加によって基板面の平行方向に向かって速い速度で傾斜し、その後、基板面の垂直方向に向かって遅い速度で戻るような揺動を繰り返す、と考えられる。なお、実際には、電界の強弱に応じて液晶分子が瞬時に応答する訳ではなく、ある程度の時間差をもって揺動していると思われる。さて、白画素において、配向膜97、98基板同士の中間に存在する液晶分子は、その重心を中心に揺動するので、不純物を横方向に移動させる力は、図において左方向と右方向とが互いに相殺し合う。このため、不純物を移動させる力は発生しない。これに対し、配向膜97、98との界面付近に存在する液晶分子は、その一端が配向膜のアンカリングによって固定された状態になるので、傾斜に際し、その他端が大きく振られる。このため、観察側の素子基板101付近では、QaからQbに向かう方向、すなわち配向方向に向かう流動が生じて、不純物を図において左方向に移動させる。なお、対向基板側では逆に、QbからQaに向かう方向になるので、パネル全体としてみれば、不純物を移動させる力は、相殺し合ってゼロである。一方、黒画素では、選択期間の電圧印加による電界の大きさはゼロに近いので、液晶分子105aは、基板面の垂直方向に対してプレティルトした状態になり、非選択期間におけるオフリークが生じていても、ほとんど戻らない。このため、黒画素では、図15に示されるように、液晶分子105aは、ほぼ直立状態を保ったまま、ほとんど揺動しない。したがって、白画素によって移動させられた不純物は、黒画素によって、その移動が阻止される形となる。ここで、図14bに示されるように、白画素に対して、配向方向の下流側三箇所、すなわち左隣、左下および下隣の画素が黒画素であると、白画素によって移動させられた不純物は、黒画素による液晶分子の直立により行き場を失って、白画素、特に左下隅部分に滞留する。この滞留した不純物が、白画素における透過率を低下させて、シミとして視認される、と考えられる。図13a、図13bおよび図13cに示されるように、白画素に対して、配向方向の下流側三箇所が黒画素ではなく、灰画素であっても、当該白画素においてシミが発生する。このため、灰画素においても、液晶分子の揺動が小さく、白画素によって移動させられた不純物を阻止する働きを持つ、と考えられる。一方、図13dに示されるように、白領域に対して配向方向の下流側の三箇所のうち、左隣および下隣が黒領域であっても、左下が白領域であれば、シミが発生しない。これは、図14cに示されるように、上流側の白画素によって移動させられた不純物が、下流側の左下の画素に流れて滞留しにくいため、と考えられる。また、コモン電極108に印加する電圧LCcomは、表示画素110aにおけるTFT116のプッシュダウンや光リークを考慮して、液晶105に直流成分が印加されないように、交流駆動の振幅中心である電圧Vcに対して若干低位となるように設定されている図9参照。換言すれば、電圧LCcomは、表示領域Aを基準にして最適化されている。一方、ダミー画素110bは、ブラックマトリクス94によって遮光されているので、TFT116の光リークの程度が、表示領域Aとは異なる。このため、表示領域Aを基準にして最適化された電圧LCcomは、領域Bのダミー画素110bを駆動する際に、液晶105に直流成分が印加される要因になっている。このため、イオン性の不純物による影響は、領域B付近で問題になりやすい。さて、シミが、白画素によって移動させられた不純物が配向方向の下流側三箇所の黒画素または灰画素で堰き止められて滞留することによって発生するのであれば、シミを防ぐためには、ダミー画素110bのすべてを、不純物を逃がすことができる白画素とすれば良いことになる。ただし、ダミー画素110bのすべてを白画素とするのは、上述したように横電界によるドメインを発生させてしまうことになる。なお、ダミー画素110bのすべてを灰画素としても、二つの表示画素110aと、これらの二つの表示画素110aに対して縦または横方向で隣り合う二つのダミー画素110bとの2×2画素が、図13a、図13bまたは図13cに示したパターンになったときに、シミが発生してしまう。そもそも、ダミー画素110bを、白や灰などの特定の状態に固定してしまうと、表示領域Aの縁端部仮想線200付近でのドメインを抑えることができない。そこでまず、本実施形態では、表示領域Aの縁端部でのドメインを抑えるために、表示画素110aと隣り合うダミー画素110bの画素電極118bに対し、当該表示画素110aの画素電極118aに印加される電圧と、同じ電圧を印加させる構成とした。これにより、仮想線200を挟んで位置する表示画素110aとダミー画素110bとで、横電界を生じさせないことができる。なお、ダミー画素110bは、ブラックマトリクス94によって遮光されているので、隣り合う表示画素110aの画素電極118aと同じ電圧が印加されたとしても、その状態が直接視認されることはない。また、表示画素110aと隣り合うダミー画素110bの画素電極118bに対し、当該表示画素110aの画素電極118aに印加される電圧を印加させると、図13a、図13bまたは図13cに示したパターンになるのも回避される。このため、仮想線に隣り合う表示画素110aに不純物が滞留することもない。この構成だけであると、表示領域Aの縁端部におけるドメインの発生を抑えることができ、なおかつ、仮想線200に隣り合う表示画素110aについてシミの発生を抑えることができるかもしれないが、他の表示画素110aについてのシミの発生を抑えることができないと考えられる。すなわち、仮想線200に隣り合う表示画素110aにおいて不純物が滞留しない、ということは、逆にいえば、液晶パネル100において液晶105が挟持された全域にわたって不純物が拡散し続けていることでもあるからである。したがって、表示領域Aにおいて、図13a、図13bまたは図13cに示したパターンになったときに、その白領域でシミが発生してしまうことになる。結局、表示領域Aにおいてシミの発生パターンになっても、シミが発生しないようにするためには、不純物を表示領域Aの外側に移動させるとともに、移動した不純物が再び表示領域Aに戻らなくするための措置が必要になる。そこでまず、本実施形態では、ダミー画素110bのうち、表示画素110aと隣り合わないものについては、白画素に駆動する構成にした。これにより、白画素で駆動されたダミー画素110bは、不純物を配向方向の下流側に、すなわち表示領域Aの外側に移動させる機能を持つことになる。ただし、表示画素110aを囲むようにダミー画素110bを設けた主目的は、上述したように、表示領域の光学特性を均一化するためである。このため、ダミー画素110bに、不純物を移動させるという機能を持たせることを、今まで想定されていなかった。そもそもダミー画素110bについては、帰線期間で定められる個数以上を配置できない。したがって、ダミー画素110bだけでは、十分な量の不純物を表示領域Aの外側に移動させることができないと考えられる。そこで次に、本実施形態では、液晶パネル100には、マトリクス状にダミー画素110bが配列する領域の周辺を囲むように第1周辺電極51を設けるとともに、その第1周辺電極51によって構成される液晶素子121を、白色で駆動することにした。これによって、ダミー画素110bだけでは不足気味と考えられる不純物の移動機能を補うことが可能になる。なお、第1周辺電極51の役割は、このように不純物の移動機能を補うためであるから、第1周辺電極51を平面視したときの幅W1図4参照については、広くとることが好ましい。ただし、第1周辺電極51の幅W1を広くとると、その分、いわゆる額縁のサイズ、換言すれば液晶パネル100にとって表示に寄与しないデッドスペースの面積が増えることになる。このため、不純物の移動か、額縁を狭くするかを比較考量することによって幅W1が決定されることになる。さらに、本実施形態では、第1周辺電極51を囲むように第2周辺電極52を設けるとともに、その第2周辺電極52によって構成される液晶素子122を、黒色で駆動することにした。このように駆動したとき、図10に示されるように、枠状の第1周辺電極51のうち、左下隅部分では、第2周辺電極52との関係でシミの発生パターンと等価になるので、表示画像とは無関係に不純物が滞留する。不純物が第1周辺電極51の左下隅部分で滞留する、ということは、移動してきた不純物が表示領域Aに戻らない、ということを意味する。なお、第1周辺電極51の左下部分に不純物が滞留しても、ブラックマトリクス94によって遮光されているので、シミとして視認されるわけではない。このような駆動が、ある程度の時間にわたって継続したとき、表示領域Aに内在していた不純物は、第1周辺電極51の左下隅部分に徐々に追いやられて戻らないことになる。このため、表示領域Aにおいてシミの発生パターンになっても、滞留する不純物が存在しなくなっているのでまたは減少しているので、シミの発生を抑えることができる。第2周辺電極52の役割は、第1周辺電極51のように不純物を移動させるためではなく、単に不純物の移動を阻止する堰になることにある。このため、第2周辺電極52を平面視したときの幅W2図4参照は、画素サイズで換算したときに、1~5画素分程度、実測で10~50μmもあれば十分である。本実施形態において、表示画素110aおよびダミー画素110bについては、メモリー3の記憶領域に格納された階調値に応じた状態になる。このため、表示画素110aと隣り合うダミー画素110bに対し、当該表示画素110aと同じ電圧のデータ信号を供給するためには、図7に示されるように、当該表示画素110aに対応する記憶領域に格納した階調値を、当該ダミー画素110bに対応する記憶領域に複写すれば良いことになる。また、ダミー画素110bのうち、表示画素110aと隣り合わないものについては、記憶領域に白に相当する階調値255をそれぞれプリセットすれば良いことになる。なお、図7は、ダミー画素110bの配列を示すと同時に、メモリー3にプリセットされる階調値を示すほか、第1周辺電極51に白電圧が印加され、第2周辺電極52に黒電圧が印加されることも確認的に示している。次に、上述した電気光学装置1の動作について説明する。まず、メモリー3への格納動作について説明する。映像データDaは、垂直走査信号Vsおよび水平走査信号Hsに同期して上位装置から供給される。詳細には、1行1列~1行640列、2行1列~2行640列、3行1列~3行640列、...、480行1列~480行640列という順番で、ドットクロック信号Clkにしたがって画素毎に供給される。メモリー3は、図7に示したように縦486行×横646列で配列する画素110に対応した記憶領域を有する。制御回路2は、上位装置から供給された映像データDaを、メモリー3の記憶領域のうち、表示画素110aに対応する領域に順番に格納させる。制御回路2は、あるフレームの映像データDaを1行1列から480行640列までの画素に対応してメモリー3に格納すると、次のフレームの映像データDaが供給されるまでの帰線期間において次のようなコピー処理を実行する。詳細には、制御回路2は、図7に示されるように、仮想線200に隣り合う、すなわち、表示領域において最外周の表示画素110aに対応する記憶領域から階調値を読み出し、当該表示画素110aに隣り合うダミー画素110bの記憶領域に複写する。これにより、例えば1行4列の表示画素110aに対応する階調値は、図において上側で隣り合うb行4列のダミー画素110bの記憶領域にコピーされる。なお、最外周の表示画素110aのうち、四隅に位置する画素は、3つのダミー画素110bに隣り合うとも言える。このため、本実施形態では、例えば1行640列の表示画素に対応する階調値は、図において上側で隣り合うc行640列、右側で隣り合う1行d列、および斜め右上のc行d列のダミー画素に対応する記憶領域にもそれぞれコピーされる。このようなコピー処理によって、最外周の表示画素に対応する階調値は、当該表示画素に隣り合うダミー画素の記憶領域に複写されることになる。コピー処理後、次フレームの映像データDaが上位装置から供給開始されるまでに、制御回路2は、メモリー3から映像データDbの順次読み出しを開始させる。なお、映像データDaの格納先は、表示画素110aに対応する記憶領域のみであったが、映像データDbの読出元は、表示画素110aに対応する記憶領域のみならず、ダミー画素110bに対応する記憶領域も含まれる。このため、映像データDbは、a、b、c、1、2、...、480、d、e、f行目という順番で読み出される。さらに各行については、a、b、c、1、2、...、640、d、e、f列目という順番で画素毎に読み出される。なお、映像データDaの供給によって規定されるフレーム供給系と、映像データDbの読出によって規定されるフレームパネル系とは、同一ではなく、映像データDaの供給を規定するフレームに対して、映像データDbの読出を規定するフレームが遅延した関係になる。ただし、期間長そのものは、いずれも16.7ミリ秒で共通である垂直走査周波数が60Hzの場合。制御回路2は、読み出している映像データDbの行に対応する走査線112を選択するように、走査線駆動回路130を指示する。図8は、走査線駆動回路130によって出力される走査信号Ga、Gb、Gc、G1、G2、...、G480、Gd、Ge、Gfの波形等を示す図であり、水平走査期間Hずつ順次遅延して排他的にHレベルになる。図において、走査信号のHレベルは電圧VHであり、Lレベルが電圧VLである。本実施形態において、Lレベルに相当する電圧VLは、上述したように実際には接地電位Gndであって電圧ゼロである。なお、行を特定しない場合の走査信号を、一般化して説明するために、Giと表記する場合がある。また、本実施形態では面反転方式としているので、極性指示信号Polの論理レベルは1フレーム毎に反転している。ここで、極性指示信号PolがHレベルであって正極性書込が指定されている期間を、便宜的にnフレームと呼び、極性指示信号PolがLレベルであって負極性書込が指定されている期間を、便宜的にn1フレームと呼ぶことにする。図8には、第1周辺電極51に供給される信号Vwtの波形、および、第2周辺電極52に供給される信号Vbkの波形についても示されている。画素110において、信号線146に供給されたデータ信号Vidは、TFT144、116を順に介して画素電極118に印加される構成となっている。nチャネル型のTFT144、116ではオンからオフに切り換わったときにプッシュダウンが発生するので、このプッシュダウンによる影響が相殺されるように、液晶素子120を交流駆動する際の振幅中心電圧Vcは、コモン電極108の電圧LCcomに対して高位側に設定される。これに対して、第1周辺電極51には、TFTを介することなく、直接、信号Vwkが供給される。このため、第1周辺電極51を含む液晶素子121を白色に交流駆動する際に、プッシュダウンを考慮する必要がないので、信号Vwkの振幅中心は、コモン電極108に印加される電圧LCcomに設定されている。このため、信号Vwtにおける正極性の電圧は、データ信号Vidにおいて正極性の白レベルの電圧Vwtよりも低位になり、同様に、信号Vwtにおける負極性の電圧は、データ信号Vidにおいて負極性の白レベルの電圧Vwtよりも低位になっている。同様に、第2周辺電極52には、TFTを介することなく、直接、信号Vbkが供給される。このため、第2周辺電極52を含む液晶素子122を黒色で交流駆動する際にも、プッシュダウンを考慮する必要がない。したがって、信号Vbkの電圧については、コモン電極108に印加される電圧LCcomと同じに設定すれば、液晶素子122を電圧実効値ゼロで駆動することができる。一方、制御回路2は、読み出している映像データDbの列に対応するサンプリング信号を出力するように、サンプリング信号出力回路142に指示する。図9は、サンプリング信号出力回路142によって出力されるサンプリング信号Sa、Sb、Sc、S1、S2、...、S640、Sd、Se、Sfの波形、および、データ信号Vidの波形を示す図である。この図に示されるように、各列に対応するサンプリング信号は、ある走査信号Giが、Hレベルとなる水平走査期間Hにわたって、1画素分の映像データDbが読み出される期間毎に順次遅延して排他的にHレベルになる。さて、メモリー3からは、パネル系のフレームの初めにおいて、a行目に位置する1行分の映像データDbが、a、b、c、1、2、...、640、d、e、f列という順番で読み出される。ここで、a行目は、すべてダミー画素110bであり、表示画素110aに隣り合うものを含んでいない。このため、メモリー3から読み出される映像データDbは、各列すべて階調値255の白レベルである。当該フレームが、極性指定信号Polによって正極性が指定されたnフレームであった場合、映像データDbは、D/A変換回路4によって、図9aに示されるように、白レベルの電圧Vwのデータ信号Vidに変換されて、信号線146に出力される。a行a列の映像データDbがメモリー3から読み出されると、当該映像データDbはデータ信号Vidに変換されて、信号線146に出力される。このとき、サンプリング信号出力回路142は、サンプリング信号SaをHレベルにして、a列に対応するTFT144をオンさせる。これにより、信号線146に供給されたa行a列のデータ信号Vidは、a列のデータ線114にサンプリングされる。以降同様にして、a行目であって、b、c、1、2、...、640、d、e、f列の映像データDbが、メモリー3から読み出されてデータ信号Vidとして信号線146に出力されるのに合わせて、サンプリング信号出力回路142が、サンプリング信号Sb、Sc、S1、S2、...、S640、Sd、Se、Sfの順にHレベルにする。これによって、各列のTFT144が順にオンして、a行b列、a行c列、a行1列、a行2列、...、a行640列、a行d列、a行e列、a行f列の画素に対応するデータ信号Vidがb、c、1、2、...、640、d、e、f列目のデータ線114に、それぞれサンプリングされる。一方、メモリー3から、a行目に位置する1行分の映像データDbが読み出されている期間において、走査線駆動回路130は、走査信号GaをHレベルにさせて、a行目に対応するTFT116をオンさせる。このため、各列のデータ線114にサンプリングされたデータ信号Vidは、a行目のダミー画素110bにおける画素電極118bにそれぞれ印加される。これにより、a行目のダミー画素110bは、メモリー3に図7に示されるようにプリセットされた階調値255に応じて、白状態になる。ただし、a行目は、ブラックマトリクス94によって遮光されているので、直接視認されることはない。次に、b行目に位置する1行分の映像データDbが、メモリー3から同様な列の順番で読み出され、データ信号Vidに変換されて、対応する列のデータ線114に、それぞれサンプリングされる。メモリー3から、b行目の映像データDbが読み出されている期間において、走査線駆動回路130は、走査信号GbをHレベルにさせる。このため、各列のデータ線114にサンプリングされたデータ信号Vidは、b行目のダミー画素110bにおける画素電極118bにそれぞれ印加される。これにより、b行目のダミー画素110bは、a行目と同様に、メモリー3にプリセットされた階調値255に応じて白状態になるが、ブラックマトリクス94によって遮光されているので、直接視認されることはない。続いて、c行目に位置する1行分の映像データDbが、メモリー3から同様な列の順番で読み出され、データ信号Vidに変換されて、対応する列のデータ線114に、それぞれサンプリングされる。c行目は、すべてダミー画素110bであり、このうち、a、b、eおよびf列については、表示画素110aに隣り合っていないので、これらの画素に対応するデータ信号Vidについては、白レベルに相当する電圧Vwになる。一方、c行目のうち、c列、1~640列、d列については、表示画素110aに隣り合っている。このため、c行目の1~640列の画素に対応するデータ信号Vidについては、それぞれ下側で隣り合う1行1列~1行640列の画素電極118aの各々に対して印加される予定の電圧になる。なお、c行目の選択は、下側で隣り合う1行目の選択よりも時間的に先のタイミングで実行されるので、ここでは印加される予定と表現している。また、c行c列の画素に対応するデータ信号Vidについては、斜め右下側の1行1列の画素電極118aに対して印加される予定の電圧になり、c行d列の画素に対応するデータ信号Vidについては、斜め左下側の1行640列の画素電極118aに対して印加される予定の電圧になる。これにより、c行目のうちa、b、eおよびf列のダミー画素110bについては白状態になる。一方、c行1~c行640列のダミー画素110bについては、1行1列~1行640列の表示画素110aに予定されている状態と同じ状態になる。なお、c行c列のダミー画素110bについては、1行1列の表示画素110aに予定されている状態と同じ状態になり、c行d列のダミー画素110bについては、1行640列の表示画素110aに予定されている状態と同じ状態になる。なお、c行目も、a、b行目と同様にブラックマトリクス94によって遮光されているので、直接視認されることはない。次に、1行目に位置する1行分の映像データDbが、メモリー3から同様な列の順番で読み出され、データ信号Vidに変換されて、対応する列のデータ線114に、それぞれサンプリングされる。ここで、1行目のうち、a、b、c、d、eおよびf列がダミー画素110bであり、それ以外の1~640列が表示画素110aである。1行目のダミー画素110bのうち、a、b、eおよびf列については、表示画素110aに隣り合っていないので、これらの画素に対応するデータ信号Vidについては、白レベルに相当する電圧Vwになる。一方、c、d列については、表示画素110aに隣り合っている。このため、1行c列の画素に対応するデータ信号Vidについては、右隣の1行1列の画素電極118aに対して印加される予定の電圧になり、1行d列の画素に対応するデータ信号Vidについては、左隣の1行640列の画素電極118aに印加された電圧と同じ電圧になる。なお、1行1~1行640列の表示画素110aに対応するデータ信号Vidについては、映像データDbで規定される。これにより、1行目のうちa、b、eおよびf列のダミー画素110bについては白状態になる。また、1行c列のダミー画素110bについては、1行1列の表示画素110aに予定されている状態と同じ状態になり、1行d列のダミー画素110bについては、1行640列の表示画素110aに予定されている状態と同じ状態になる。そして、1行1列~1行640列の表示画素110aについては、映像データDbで規定された状態になって、観察側に視認される。なお、1行目のうち、a、b、c、d、eおよびf列は、ブラックマトリクス94によって遮光されているので、直接視認されることはない。以降、2行目から480行目まで同様な動作が繰り返される。ここで、1行目から480行目までを一般化して説明すると、走査信号GiがHレベルとなる期間に、データ信号Vidは、例えば図9bに示されるような波形になる。すなわち、i行a列およびi行b列に対応したデータ信号Vidは、白レベルの電圧Vwになり、i行c列に対応したデータ信号Vidは、左隣に位置するi行1列の電圧と同じになる。また、i行1列~i行640列までに対応するデータ信号Vidは、映像データDaで指定された階調値に応じた電圧、すなわち正極性が指定されたnフレームでは黒レベルの電圧Vbから白レベルの電圧Vwまでの範囲であって、指定される階調値が高く明るくなるにつれて、電圧Vcよりも高位側の電圧になる。i行d列に対応したデータ信号Vidは、右隣に位置するi行640列の電圧と同じになり、i行e列およびi行f列に対応したデータ信号Vidは、白レベルの電圧Vwになる。これによって、i行a列およびi行b列のダミー画素110bは白状態になり、i行1列からi行640列までの表示画素110aは、それぞれ映像データDaで指定された階調値に対応した透過率になる。また、i行c列のダミー画素110bは、右側で隣り合うi行1列の表示画素110aと同状態になり、i行d列のダミー画素110bは、左側で隣り合うi行640列の表示画素110aと同状態になる。続いて、d行目に位置する1行分の映像データDbが、メモリー3から同様な列の順番で読み出され、データ信号Vidに変換されて、対応する列のデータ線114に、それぞれサンプリングされる。d行目は、すべてダミー画素110bであり、このうち、a、b、eおよびf列については、表示画素110aに隣り合っていないので、これらの画素に対応するデータ信号Vidについては、白レベルに相当する電圧Vwになる。一方、d行目のうち、c列、1~640列、d列については、表示画素110aに隣り合っている。このため、d行目の1~640列の画素に対応するデータ信号Vidについては、それぞれ上側で隣り合う480行1列~480行640列の画素電極118の各々に対してすでに印加された電圧と同じ電圧になる。なお、d行目の選択は、上側で隣り合う480行目の選択よりも時間的に後のタイミングで実行されるので、ここでは印加された電圧と過去形で表現している。また、d行c列の画素に対応するデータ信号Vidについては、斜め右上側の480行1列の画素電極118aに印加された電圧と同じ電圧になり、d行d列の画素に対応するデータ信号Vidについては、斜め左上側の1行640列の画素電極118aに印加された電圧と同じ電圧になる。これにより、d行目のうちa、b、eおよびf列のダミー画素110bについては白状態になる。一方、d行1~d行640列のダミー画素110bについては、480行1列~480行640列の表示画素110aと同じ状態になる。なお、d行c列のダミー画素110bについては、480行1列の表示画素110aと同じ状態になり、d行d列のダミー画素110bについては、480行640列の表示画素110aと同じ状態になる。なお、d行目も、a、b、c行目と同様にブラックマトリクス94によって遮光されているので、直接視認されることはない。そして、e行目の映像データDbが、メモリー3から同様な列の順番で読み出され、データ信号Vidに変換されて、データ線114にそれぞれサンプリングされ、対応する画素電極118bに印加される。同様に、f行目の映像データDbが、メモリー3から読み出され、データ信号Vidに変換されて、データ線114にそれぞれサンプリングされて、対応する画素電極118bに印加される。e、f行目は、いずれも、すべてダミー画素110bであり、表示画素110aに隣り合うものを含んでいないので、映像データDbを変換したデータ信号Vidは、図9aに示されるように、各画素にわたって白レベルの電圧Vwになる。これにより、e、f行目のダミー画素110bは、いずれも白状態になるが、ブラックマトリクス94によって遮光されているので、直接視認されることはない。次のn1フレームでは、極性指定信号PolがLレベルになって書込極性が負極性に指定される以外、同様な動作となる。なお、n1フレームにおいてデータ信号Vidは、図9cまたはdに示されるように、黒レベルの電圧Vbから白レベルの電圧Vwまでの範囲であって、指定される階調レベルが高く明るくなるにつれて、電圧Vcよりも低位側の電圧になる。ここで、図9cは、図9aの波形を、電圧Vcを基準にして反転した関係にあり、また、図9dは、図9bの波形を、電圧Vcを基準にして反転した関係にある。本実施形態において、制御回路2、メモリー3、D/A変換回路4、走査線駆動回路130、データ線駆動回路140および周辺電極駆動回路150が、全体として、画素電極118a、118b、第1周辺電極51、第2周辺電極52に所定の電圧を印加する駆動回路として機能することになる。本実施形態によれば、表示画素110aと隣り合うダミー画素110bの画素電極118bについては、当該表示画素110aの画素電極118aに印加される電圧と同じ電圧を印加させる構成としたので、表示領域Aの縁端部でのドメインを抑えることができるとともに、縁端部でのシミが抑えられる。さらに、十分な量の不純物を表示領域Aの外側に移動させるとともに、第1周辺電極51近傍に滞留させて、表示領域Aに戻らないようにしているので、表示領域Aにおいて不純物に起因してシミが発生するのを抑えることができるのである。本発明は、上述した実施形態に限られず、次のような応用変形が可能である。例えば、実施形態において表示画素110aに隣り合わないダミー画素110bの画素電極118bや、第1周辺電極51に印加する電圧を、白レベルに相当する電圧として液晶素子120、121を駆動し、第2周辺電極52に印加する電圧を、黒レベルに相当する電圧として、液晶素子122を駆動したが、本発明は、これに限られない。すなわち、これらの液晶素子120、121に求められる機能は、配向膜近傍で不純物を移動させることにあり、また、液晶素子122に求められる機能は、移動したきた不純物が表示領域Aの側に戻らないように滞留させる際の堰になることである。したがって、このような機能が確保されれば、必ずしも透過率最大または透過率最小とさせる必要はない。そこでまず、ダミー画素110bにおいて不純物を移動させる機能について検討すると、ノーマリーブラックモードであれば、図11に示されるように、相対透過率で換算したときに、90以上となるような電圧範囲L1で液晶素子120、121を交流駆動すれば、不純物を移動させるような流動を発生させることが期待できる。ここで、相対透過率が90であるときに液晶素子120に保持される電圧実効値をVth1とする。このとき、ダミー画素110bに不純物を移動させる機能を持たせるには、液晶素子120、121に保持される電圧実効値がVth1以上となるような電圧白色電圧を、ダミー画素110bの画素電極118b、第1周辺電極51に、正極性および負極性でそれぞれ印加すれば良いことになる。ノーマリーホワイトモードであれば、電圧が高くなるつれて透過率が減少するので、相対透過率で換算したときに、10以下となるような電圧範囲で液晶素子120、121を交流駆動すれば、不純物を移動させるような流動を発生させることが期待できる。いずれにしてもモードに依存しないで考えたとき、白色電圧または黒色電圧のうち、液晶素子120、121に保持される電圧実効値でみて高い方の電圧を、画素電極118b、第1周辺電極51に印加すれば良い。次に、液晶素子122に対し、移動してきた不純物を阻止する堰とさせる機能について検討する。すでに、図13a、図13bおよび図13cでの考察から、ノーマリーブラックモードであれば、灰色の画素でも不純物の移動が阻止されることが判明している。一方、相対透過率で換算したときに、90以上となるような電圧範囲L1で液晶素子122を交流駆動すると、不純物を移動させてしまう。このため、第2周辺電極52には、相対透過率で換算したときに、図11において、0以上であって90を下回る範囲L2所定の範囲の電圧を印加すれば足りる。なお、液晶素子122を交流駆動する際に、その振幅中心は電圧LCcomになるので、電圧実効値をゼロ以外で駆動するときには、別途の電圧を2つ生成する必要がある。また、不純物を堰き止める機能は、液晶素子122の電圧実効値がゼロのときに最も発揮される。したがって、第2周辺電極52に印加する電圧として望ましいのは、実施形態のようにコモン電極108に印加される電圧LCcomということになる。また、液晶素子120、121、122は、透過型に限られず、反射型であっても良い。さらに、液晶素子120、121、122は、ノーマリーブラックモードに限られず、電圧無印加時において液晶素子120が白状態となるノーマリーホワイトモードとしても良い。<電子機器>次に、上述した実施形態に係る電気光学装置1を適用した電子機器の一例として、プロジェクターを例にとって説明する。図16は、このプロジェクターの構成を示す平面図である。この図に示されるように、プロジェクター2100の内部には、ハロゲンランプ等の白色光源からなるランプユニット2102が設けられている。このランプユニット2102から射出された投射光は、内部に配置された3枚のミラー2106および2枚のダイクロイックミラー2108によってR赤色、G緑色、B青色の3原色に分離されて、各原色に対応するライトバルブ100R、100Gおよび100Bにそれぞれ導かれる。なお、B色の光は、他のR色やG色と比較すると、光路が長いので、その損失を防ぐために、入射レンズ2122、リレーレンズ2123および出射レンズ2124からなるリレーレンズ系2121を介して導かれる。このプロジェクター2100では、実施形態に係る電気光学装置が、R色、G色、B色のそれぞれに対応して3組設けられる。そして、R色、G色、B色のそれぞれに対応する映像データがそれぞれ上位回路から供給されて、各色に対応するデータ信号Vidに変換される構成となっている。ライトバルブ100R、100Gおよび100Bの構成は、上述した液晶パネル100と同様であり、R色、G色、B色のそれぞれに対応するデータ信号に応じて駆動される。ライトバルブ100R、100G、100Bによってそれぞれ変調された光は、ダイクロイックプリズム2112に3方向から入射する。そして、このダイクロイックプリズム2112において、R色およびB色の光は90度に屈折する一方、G色の光は直進する。したがって、各色の画像が合成された後、スクリーン2120には、投射レンズ2114によってカラー画像が投射されることとなる。なお、ライトバルブ100R、100Gおよび100Bには、ダイクロイックミラー2108によって、R色、G色、B色のそれぞれに対応する光が入射するので、カラーフィルターを設ける必要はない。また、ライトバルブ100R、100Bの透過像は、ダイクロイックプリズム2112により反射した後に投射されるのに対し、ライトバルブ100Gの透過像はそのまま投射されるので、ライトバルブ100R、100Bによる水平走査方向は、ライトバルブ100Gによる水平走査方向と逆向きにして、左右を反転させた像を表示する構成となっている。なお、電子機器としては、図16を参照して説明したプロジェクターの他、電子ビューファインダーや、リヤプロジェクション型のテレビジョン、ヘッドマウントディスプレイなどが挙げられる。