"第1電源電圧と第2電源電圧との間の電圧を示す第3電源電圧と、前記第1電源電圧との間の振幅を有する入力信号をゲートに入力する第1導電型の第1MOSトランジスタと、前記入力信号の反転信号である反転入力信号をゲートに入力する前記第1導電型の第2MOSトランジスタと、前記第1および第2MOSトランジスタのソースは共通に前記第1電源電圧に接続され、前記第2MOSトランジスタのドレインにゲートを接続される前記第1導電型と相補の第2導電型の第3MOSトランジスタと、前記第1MOSトランジスタのドレインにゲートを接続される前記第2導電型の第4MOSトランジスタと、前記第3および第4MOSトランジスタのソースは共通に前記第2電源電圧に接続され、前記第1MOSトランジスタのドレインと前記第3MOSトランジスタのドレインとの間に接続される第1電圧生成回路と、前記第2MOSトランジスタのドレインと前記第4MOSトランジスタのドレインとの間に接続される第2電圧生成回路と、前記第3MOSトランジスタのドレインと前記第1電圧生成回路との接続ノードにゲートを接続され、前記第2電源電圧にソースを接続される前記第2導電型の第5MOSトランジスタと、前記第1MOSトランジスタのドレインと前記第1電圧生成回路との接続ノードにゲートを接続され、前記第1電源電圧にソースを接続され、前記第5MOSトランジスタとドレイン同士を接続される前記第1導電型の第6MOSトランジスタとを具備するレベルシフト回路。前記入力信号を入力して論理反転し、前記反転入力信号を出力するインバータをさらに具備する請求項1に記載のレベルシフト回路。前記第4MOSトランジスタのドレインと前記第2電圧生成回路との接続ノードにゲートを接続され、前記第2電源電圧にソースを接続される前記第2導電型の第7MOSトランジスタと、前記第2MOSトランジスタのドレインと前記第2電圧生成回路との接続ノードにゲートを接続され、前記第1電源電圧にソースを接続され、前記第7MOSトランジスタのドレインにドレインを接続される前記第1導電型の第8MOSトランジスタとをさらに具備する請求項1または請求項2に記載のレベルシフト回路。前記第1電圧生成回路は、ドレインとゲートとを接続してカソードとし前記第1MOSトランジスタのドレインに接続され、ソースをアノードとし前記第3MOSトランジスタのドレインに接続される前記第2導電型の第9MOSトランジスタを含み、前記第2電圧生成回路は、ドレインとゲートとを接続してカソードとし前記第2MOSトランジスタのドレインに接続され、ソースをアノードとし前記第4MOSトランジスタのドレインに接続される前記第2導電型の第10MOSトランジスタを含む請求項1から請求項3のいずれかに記載のレベルシフト回路。前記第1電圧生成回路は、ドレインをカソードとし前記第1MOSトランジスタのドレインに接続され、ソースとゲートとを接続してアノードとし前記第3MOSトランジスタのドレインに接続される前記第1導電型の第11MOSトランジスタを含み、前記第2電圧生成回路は、ドレインをカソードとし前記第2MOSトランジスタのドレインに接続され、ソースとゲートとを接続してアノードとし前記第4MOSトランジスタのドレインに接続される前記第1導電型の第12MOSトランジスタを含む請求項1から請求項3のいずれかに記載のレベルシフト回路。前記第1電圧生成回路は、カソードを前記第1MOSトランジスタのドレインに接続され、アノードを前記第3MOSトランジスタのドレインに接続されるPNジャンクションのダイオードを含み、前記第2電圧生成回路は、カソードを前記第2MOSトランジスタのドレインに接続され、アノードを前記第4MOSトランジスタのドレインに接続されるPNジャンクションのダイオードを含む請求項1から請求項3のいずれかに記載のレベルシフト回路。前記第1電圧生成回路は、前記第1MOSトランジスタのドレインと前記第3MOSトランジスタのドレインに接続される抵抗を含み、前記第2電圧生成回路は、前記第2MOSトランジスタのドレインと前記第4MOSトランジスタのドレインに接続される抵抗を含む請求項1から請求項3のいずれかに記載のレベルシフト回路。請求項1から請求項7のいずれかに記載のレベルシフト回路を複数備える表示装置の駆動回路。第1および第2電圧生成回路を備え、基準電源電圧と第1電源電圧との間の振幅で論理レベルを示す第1信号レベルの入力信号を、前記基準電源電圧と第2電源電圧との間の振幅で論理レベルを示す第2信号レベルの変換信号に変換し、前記第1および第2電圧生成回路の両端の電圧をそれぞれ変換信号として出力するレベル変換部と、前記変換信号をそれぞれゲートに印加する第1導電型および第2導電型のトランジスタを備え、前記第1導電型および第2導電型のトランジスタのドレイン同士の接続ノードから前記第2信号レベルの出力信号を出力するバッファ部とを具備し、前記レベル変換部は、前記第2電源電圧と前記基準電源電圧との間に直列に接続される前記第1導電型の第1トランジスタと、前記第2導電型の第2トランジスタと、前記第2電源電圧と前記基準電源電圧との間に直列に接続される前記第1導電型の第3トランジスタと、前記第2導電型の第4トランジスタとをさらに備え、前記第1電圧生成回路は前記第1トランジスタのドレインと前記第2トランジスタのドレインとの間に接続され、前記第2電圧生成回路は前記第3トランジスタのドレインと前記第4トランジスタのドレインとの間に接続されるレベルシフト回路。前記バッファ部は、前記第1電圧生成回路と前記第1トランジスタとの接続ノードにゲートが接続される前記第1導電型の第5トランジスタと、前記第1電圧生成回路と前記第2トランジスタとの接続ノードにゲートが接続される前記第2導電型の第6トランジスタとを備え、前記第5トランジスタと前記第6トランジスタとは前記第2電源電圧と前記基準電源電圧との間に直列に接続され、前記第5トランジスタのドレインと前記第6トランジスタのドレインとの接続ノードから前記入力信号が示す論理を示す前記第2信号レベルの第1出力信号を出力する請求項9に記載のレベルシフト回路。前記バッファ部は、前記第2電圧生成回路と前記第3トランジスタとの接続ノードにゲートが接続される前記第1導電型の第7トランジスタと、前記第2電圧生成回路と前記第4トランジスタとの接続ノードにゲートが接続される前記第2導電型の第8トランジスタとを備え、前記第7トランジスタと前記第8トランジスタとは前記第2電源電圧と前記基準電源電圧との間に直列に接続され、前記第7トランジスタのドレインと前記第8トランジスタのドレインとの接続ノードから前記入力信号が示す論理の反転論理を示す前記第2信号レベルの第2出力信号を出力する請求項9または請求項10に記載のレベルシフト回路。前記第1および第2電圧生成回路は、ドレインとゲートを接続してカソードとし、ソースをアノードとして接続される前記第1導電型の第9および第10MOSトランジスタを含む請求項9から請求項11のいずれかに記載のレベルシフト回路。本発明の目的は、貫通電流の少ないレベルシフト回路、そのレベルシフト回路を内蔵する表示装置の駆動回路を提供することにある。以下に、[発明を実施するための形態]で使用される番号符号を用いて、課題を解決するための手段を説明する。これらの番号符号は、[特許請求の範囲]の記載と[発明を実施するための形態]との対応関係を明らかにするために付加されたものである。ただし、それらの番号符号を、[特許請求の範囲]に記載されている発明の技術的範囲の解釈に用いてはならない。本発明の観点では、レベルシフト回路は、第1導電型Nの第1および第2MOSトランジスタN1/N2と、第1導電型Nと相補の第2導電型Pの第3および第4MOSトランジスタP1/P2と、第1および第2電圧生成回路Z1/Z2と、第2導電型Pの第5MOSトランジスタP4と、第1導電型Nの第6MOSトランジスタN4とを具備する。第1MOSトランジスタN1のゲートは、第1電源電圧VSSと第2電源電圧VDD2との間の電圧を示す第3電源電圧VDD1と、第1電源電圧VSSとの間の振幅を有する入力信号DIを入力し、第2MOSトランジスタN2のゲートは、入力信号DIの反転信号である反転入力信号DIBを入力する。第1および第2MOSトランジスタN1/N2のソースは共通に第1電源電圧VSSに接続される。第3および第4MOSトランジスタP1/P2のソースは共通に第2電源電圧VDD2に接続され、第3MOSトランジスタP1は第2MOSトランジスタN2のドレインにゲートを接続され、第4MOSトランジスタP2は第1MOSトランジスタN1のドレインにゲートを接続される。第1電圧生成回路Z1は、第1MOSトランジスタN1のドレインと第3MOSトランジスタP1のドレインとの間に接続され、第2電圧生成回路Z2は、第2MOSトランジスタN2のドレインと第4MOSトランジスタP2のドレインとの間に接続される。第5MOSトランジスタP4は、第3MOSトランジスタP1のドレインと第1電圧生成回路Z1との接続ノードNDBにゲートを接続され、第2電源電圧VDD2にソースを接続される。第6MOSトランジスタN4は、第1MOSトランジスタN1のドレインと第1電圧生成回路Z1との接続ノードNUBにゲートを接続され、第1電源電圧VSSにソースを接続され、第5MOSトランジスタP4とドレイン同士を接続される。また、レベルシフト回路は、入力信号DIを入力し、第1電源電圧VSSと第3電源電圧VDD1とで動作するインバータ110の出力を反転入力信号DIBとして第2MOSトランジスタN2のゲートに入力してもよい。またさらに、レベルシフト回路は、第4MOSトランジスタP2のドレインと第2電圧生成回路Z2との接続ノードNDにゲートを接続され、第2電源電圧VDD2にソースを接続される第2導電型Pの第7MOSトランジスタP3と、第2MOSトランジスタN2のドレインと第2電圧生成回路Z2との接続ノードNUにゲートを接続され、第1電源電圧VSSにソースを接続され、第7MOSトランジスタP3とドレイン同士を接続される前記第1導電型Nの第8MOSトランジスタN3とを具備してもよい。本発明の他の観点では、表示装置の駆動回路は、上記レベルシフト回路を複数備える。また、本発明の他の観点では、レベルシフト回路は、レベル変換部100と、バッファ部200とを具備する。レベル変換部100は、第1および第2電圧生成回路Z1/Z2を備え、基準電源電圧VSSと第1電源電圧VDD1との間の振幅で論理レベルを示す第1信号レベルの入力信号DI/DIBを、基準電源電圧VSSと第2電源電圧VDD2との間の振幅で論理レベルを示す第2信号レベルの変換信号に変換し、第1および第2電圧生成回路Z1/Z2の両端ND、NU/NDB、NDUの電圧をそれぞれ変換信号として出力する。さらに、レベル変換部100は、第2電源電圧VDD2と基準電源電圧VSSとの間に直列に接続される第1導電型Pの第1トランジスタP1および第2導電型Nの第2トランジスタN1と、第2電源電圧VDD2と基準電源電圧VSSとの間に直列に接続される第1導電型Pの第3トランジスタP2および第2導電型Nの第4トランジスタN2とを備える。第1電圧生成回路Z1は、第1トランジスタP1のドレインと第2トランジスタN1のドレインとの間に接続される。第2電圧生成回路Z2は、第3トランジスタP2のドレインと第4トランジスタN2のドレインとの間に接続される。バッファ部200は、変換信号をそれぞれゲートに印加する第1導電型Pおよび第2導電型NのトランジスタP3、P4/N3、N4を備える。第1導電型Pおよび第2導電型NのトランジスタP3、P4/N3、N4のドレイン同士の接続ノードDOB/DOから第2信号レベルの出力信号DO/DOBを出力する。本発明によれば、貫通電流の少ないレベルシフト回路、そのレベルシフト回路を内蔵する表示装置の駆動回路を提供することができる。図面を参照して、本発明の実施の形態を説明する。図3は、本発明の実施の形態に係るレベルシフト回路の構成を示す等価回路図である。レベルシフト回路は、レベル変換部100とバッファ部200とを備える。レベル変換部100は、PチャネルMOSトランジスタP1、P2と、NチャネルMOSトランジスタN1、N2と、電圧生成回路Z1、Z2と、インバータ110とを備える。バッファ部200は、インバータ210、220を備え、インバータ210はPチャネルMOSトランジスタP3とNチャネルMOSトランジスタN3とを含み、インバータ220はPチャネルMOSトランジスタP4とNチャネルMOSトランジスタN4とを含む。インバータ210、220は、それぞれレベルシフト回路の反転出力信号、正転出力信号を出力する回路であり、いずれかの出力信号が不要であれば省略可能である。トランジスタP1と、電圧生成回路Z1と、トランジスタN1とは、高電源電圧VDD2と基準電源電圧VSSとの間に直列に接続される。トランジスタP2と、電圧生成回路Z2と、トランジスタN2とは、高電源電圧VDD2と基準電源電圧VSSとの間に直列に接続される。トランジスタP1のゲートは、電圧生成回路Z2とトランジスタN2のドレインとの接続ノードNUに接続される。トランジスタP2のゲートは、電圧生成回路Z1とトランジスタN1のドレインとの接続ノードNUBに接続される。ノードNUは、インバータ210のトランジスタN3のゲートに接続され、ノードNUBは、インバータ220のトランジスタN4のゲートに接続される。トランジスタP2のドレインと電圧生成回路Z2との接続ノードNDは、インバータ210のトランジスタP3のゲートに接続される。トランジスタP1のドレインと電圧生成回路Z1との接続ノードNDBは、インバータ220のトランジスタP4のゲートに接続される。インバータ110は、入力される入力信号DIを論理反転して入力信号DIBを出力する。トランジスタN1のゲートには、入力信号DIが印加され、トランジスタN2のゲートには、入力信号DIBが印加される。インバータ110には低電源電圧VDD1と基準電源電圧VSSとが供給され、入力信号DI、DIBは、低電源電圧VDD1と基準電源電圧VSSとの間で振れる振幅を有する。ノードNU、NUB、ND、NDBの電圧によって示される信号は、高電源電圧VDD2と基準電源電圧VSSとの間で振れる振幅を有する。ノードNU、NDの電圧は、セットでインバータ210を駆動し、ノードNUB、NDBの電圧は、セットでインバータ220を駆動する。トランジスタP3とトランジスタN3とは、高電源電圧VDD2と基準電源電圧VSSとの間に直列に接続され、インバータ210を形成する。トランジスタP3のゲートは、ノードNDに接続され、トランジスタN3のゲートはノードNUに接続される。トランジスタP3のドレインとトランジスタN3のドレインとの接続ノードから出力信号DOBが出力される。出力信号DOBは、入力信号DIを論理反転して信号レベルを変換した信号である。トランジスタP4とトランジスタN4とは、高電源電圧VDD2と基準電源電圧VSSとの間に直列に接続され、インバータ220を形成する。トランジスタP4のゲートは、ノードNDBに接続され、トランジスタN4のゲートはノードNUBに接続される。トランジスタP4のドレインとトランジスタN4のドレインとの接続ノードから出力信号DOが出力される。出力信号DOは、入力信号DIの論理をそのままにして信号レベルを変換した信号である。トランジスタP1、P2およびトランジスタN1、N2は、回路の対称性から同じディメンジョンW/Lとすることが好ましい。電圧生成回路Z1、Z2も同じ回路特性あるいはディメンジョンを有する回路であることが好ましい。また、トランジスタP3、P4およびトランジスタN3、N4も同様に、同じディメンジョンW/Lとすることが好ましい。電圧生成回路Z1、Z2は、図4に示されるように、ダイオード接続されるトランジスタP5、P6を用いることができる第1実施例。図4では、各トランジスタは、バックゲートの接続を明示する記法で示されている。トランジスタP5、P6は、トランジスタP1~P4と同様にPチャネルMOSトランジスタである。PチャネルMOSトランジスタのバックゲートは、高電源電圧VDD2に接続される。NチャネルMOSトランジスタであるトランジスタN1~N4のバックゲートは、基準電源電圧VSSに接続される。ここでは、トランジスタP5、P6のバックゲートは、高電源電圧VDD2に接続されるが、それぞれのソースに接続してもよい。図5を参照して、図4に示されるレベルシフト回路の動作を説明する。このレベルシフト回路では、バックゲートに高電源電圧VDD2が印加され、ダイオード接続されるトランジスタP5、P6が電圧生成回路Z1、Z2として用いられる。入力信号DIがローレベルVSSを示して十分時間が経過し回路が安定している状態では図5a、トランジスタN1は、ゲートに入力信号DIローレベルが印加されるため、オフ状態である。トランジスタN2は、インバータ110によって論理反転された入力信号DIBハイレベルがゲートに印加されるため、オン状態である。トランジスタN2がオン状態であるからノードNUの電圧はローレベルであり図5cNU、トランジスタP1はオン状態である。トランジスタP1がオン状態であるがトランジスタN1がオフ状態であるからトランジスタP1に電流が流れず、ノードNDBの電圧は、高電源電圧VDD2に近いハイレベルになる図5cNDB。ダイオード接続されるトランジスタP5は、ノードNUBに接続するドレインからノードNDBに接続するソースに向けて正の値のダイオード順方向電圧降下フォワード電圧VFを有する。したがって、ノードNUBの電圧は、ノードNDBの電圧≒VDD2からVFだけ低い電圧VDD2-VFになる図5cNUB。このとき、トランジスタP5のバックゲートは、高電源電圧VDD2に接続されており、ソースの電圧≒VDD2と同じ電圧であるため、トランジスタP5にバックバイアス効果は発生しない。また、ダイオード接続されるトランジスタP5の順方向電圧降下VFは、閾値電圧Vtpの絶対値に等しくなる。トランジスタP5の閾値電圧Vtpの絶対値、つまり順方向電圧降下VFは、基準電源電圧VSSと高電源電圧VDD2との電圧差より十分に小さい電圧である。トランジスタP2のゲートはノードNUBVDD2-VFに接続されているため、トランジスタP2のゲート-ソース間電圧Vgs-VFが閾値電圧Vtp以下になり、トランジスタP2はオフ状態となる。トランジスタP2がオフ状態、トランジスタN2がオン状態であるから、ノードNUの電圧は、ローレベル≒VSSとなる図5cNU。ダイオード接続されるトランジスタP6は、ドレインからソースに向けて正の値のダイオード順方向電圧降下フォワード電圧VFを有する。したがって、ノードNDの電圧は、ノードNUの電圧≒VSSからVFだけ高い電圧VSSVFになる図5cND。トランジスタP6のバックゲートは高電源電圧VDD2に接続されている。このとき、ソースが基準電源電圧VSSからVFだけ高い電圧、つまり高電源電圧VDD2より低い電圧であるため、トランジスタP6はバックバイアス効果によって閾値電圧Vtpの絶対値ダイオードしての順方向電圧降下VFが大きくなり、ダイオード接続されるトランジスタP6の順方向電圧降下VFは、バックバイアス効果ありの閾値電圧Vtpの絶対値に等しくなる。このときも、トランジスタP6の閾値電圧Vtpの絶対値つまり順方向電圧降下VFは、基準電源電圧VSSと高電源電圧VDD2との電圧差より十分に小さい値である。したがって、ノードNDの電圧は、バックバイアス効果が有るときの順方向電圧降下VFを示すローレベルになる図5cND。このように安定している状態において、入力信号DIがローレベルVSSからハイレベルVDD1に変化すると、インバータ110を介して論理反転される入力信号DIBは、直後にローレベルVSSに変化する図5a。入力信号DIのハイレベルを示す電圧がトランジスタN1の閾値電圧Vtnより十分高いため、トランジスタN1はオン状態に変化する。また、入力信号DIBのローレベルを示す電圧がトランジスタN2の閾値電圧Vtnより低いため、トランジスタN2はオフ状態に変化する。トランジスタN2がオフになった直後は、トランジスタP2もオフ状態であるため、ノードNU、NDの電圧は、ローレベルを保持している。したがって、トランジスタP1は、まだオン状態であり、ダイオード接続されるトランジスタP5を介して貫通電流Ii1が高電源電圧VDD2から基準電源電圧VSSに流れる。この貫通電流の初期電流値は、トランジスタP1、P5、N1のオン抵抗に基づいて定まる。ノードNUBの電圧は、トランジスタP1、P5、N1のオン抵抗の比により定まる。ノードNUBの電圧VNUBがトランジスタP2のソース電圧である高電源電圧VDD2に閾値電圧Vtp負の値を足した電圧より低くなればVNUB<VDD2Vtp、トランジスタP2はオン状態になる。そのとき、トランジスタN2はオフ状態であるため、ノードNDの電圧はハイレベル≒VDD2になる。したがって、ノードNUの電圧は、ノードNDの電圧からトランジスタP6による順方向電圧降下フォワード電圧VF分低い電圧でハイレベルになる。トランジスタP1のソースは高電源電圧VDD2に、ゲートはノードNUに接続されているため、ノードNUの電圧VNUが高電源電圧VDD2にトランジスタP1の閾値電圧Vtp負の値を足した電圧以上になればVNU≧VDD2Vtp、トランジスタP1はオフ状態になる。トランジスタP1がオフ状態になれば、ノードNDB、NUBの電圧は、トランジスタP5による順方向電圧降下フォワード電圧VF分の差を有してローレベルになる。したがって、ノードNUBの電圧は、ほぼ基準電源電圧VSSに等しくなり、ノードNDBの電圧は、ほぼトランジスタP5の順方向電圧降下VFの電圧となる図5cNDB、NUB。このとき、トランジスタP5のバックバイアス効果により、順方向電圧降下VFはバックバイアス効果がない時より大きくなる。十分な時間が経過すれば、入力信号DIがローレベルであった時と逆の状態で回路が安定する。入力信号DIがハイレベルからローレベルに変わる時も、回路が対称であるため、同様の原理で動作する。バッファ部200のトランジスタP3、N3、P4、N4は、ノードND、NU、NDB、NUBの電圧の変化に応答して動作する。ダイオード接続されるトランジスタP5のソースダイオードのアノードに相当がノードNDB、ドレインダイオードのカソードに相当がノードNUBであり、トランジスタP6のソースアノードがノードND、ドレインカソードがノードNUであり、またダイオード接続されるトランジスタP5、P6は常に順方向バイアスされている。この状態では、ノードND-NU間、ノードNDB-NUB間は、順方向電圧降下VF分の電圧差を有する。ダイオード接続されるPチャネルMOSトランジスタの順方向電圧降下VFは、ほぼ閾値電圧Vtpの絶対値に等しい。バックゲートが高電源電圧VDD2に接続されているため、バックバイアス効果がVtpの値、つまり順方向電圧降下VFに影響を与える。具体的には、図5cに示されるように、ノードND、NDBの電圧が高いときの順方向電圧降下VFより、低いときの順方向電圧降下VFの方が大きくなる。これは、ノードND、NDBがバックゲートを高電源電圧VDD2に接続されるトランジスタP6、P5のソースであるため、ノードND、NDBの電圧が高電源電圧VDD2より低くなるとバックバイアス効果により閾値電圧Vtpダイオードとしての順方向電圧降下VFが大きくなるからである。トランジスタP3とトランジスタN3とを含むインバータ210は、それぞれのゲートに印加される入力電圧に順方向電圧降下VF分の電圧差がある。電圧差を有してノード電圧が上下するため、その分早く片側のトランジスタがオフすることになる。片側のトランジスタが早くオフ状態になるため、両方のトランジスタが同時にオン状態である時間が短くなり、貫通電流が少なくなる。さらに、ダイオード接続PチャネルMOSトランジスタP6のバックゲートが高電源電圧VDD2に接続しているため、レベル変換部100の出力ノードNDの電圧が高電源電圧VDD2より下がる場合には、ダイオード接続されるトランジスタP6のソース電圧が下がり、バックバイアス効果が大きくなる。これによって、閾値電圧Vtpの絶対値、つまり順方向電圧降下VFの値が大きくなるため、さらに貫通電流を少なくすることができる。トランジスタP4とトランジスタN4を含むインバータ220についても同様である。ダイオード接続されるトランジスタP5は、トランジスタP1の駆動電流を制限するとともに、そのダイオード順方向電圧降下によってトランジスタP2のゲート電圧を早く下げるように機能する。したがって、より早くトランジスタP2をオンさせることができる。すなわち、NチャネルMOSトランジスタの駆動能力を必要以上に大きくする必要がなくなるとともに、レベルシフト回路の速度を上げることができる。言い換えれば、ダイオード接続PチャネルMOSトランジスタP5の順方向電圧降下VF分だけPチャネルMOSトランジスタP2のゲートが接続するノードNUBの電圧が低くなる。そのため、比較的容易にPチャネルMOSトランジスタP2をオンすることができるようになり、入力電圧VDD1がより低い場合、つまりNチャネルMOSトランジスタN1の駆動電流が小さい場合にも安定した動作ができるようになる。そして、PチャネルMOSトランジスタP3、P4のゲートにかかるローレベルの電圧は、基準電源電圧VSSよりも高いバックバイアス効果を含む電圧VFであるため、貫通電流による消費電流を少なくできる。また、ダイオード接続されたPチャネルMOSトランジスタP5は、大きな駆動能力を必要としないため、チャネル幅Wの小さなトランジスタを使用することができる。このように、本実施の形態に係るレベルシフト回路は、レイアウト面積を小さくし、貫通電流の値を少なくしたままで入力電圧を低くすることができる。上記では、電圧生成回路Z1、Z2として、ダイオード接続されるPチャネルMOSトランジスタP5、P6を例示したが、図6に示されるように、ダイオード接続されるNチャネルMOSトランジスタN5、N6であってもよい第2実施例。トランジスタN5のドレインとゲート、トランジスタN6のドレインとゲートは、それぞれ接続され、バックゲートは基準電源電圧VSSに接続される。このレベルシフト回路の動作は、第1の構成例と同じであるが、この場合、バックバイアス効果は、高電源電圧VDD2側のハイレベルの電圧に現れる。効果はPチャネルMOSトランジスタの場合と同じである。また、図7に示されるように、ダイオードD1、D2を電圧生成回路Z1、Z2として用いてもよい第3実施例。トランジスタP1とトランジスタN1との間にPNジャンクション等のダイオードD1が接続され、トランジスタP2とトランジスタN2との間にPNジャンクション等のダイオードD2が接続される。PNジャンクションの順方向電圧降下VFは、半導体の材質がシリコンの場合で約0.7V、ゲルマニゥムの場合で約0.5V、片方を金属にしたショットキーバリアダイオードで約0.2V程度であることが知られている。電圧生成回路Z1、Z2としてこれらの複数のダイオードを直列に接続した場合、電圧生成回路Z1、Z2の順方向電圧降下VF_Aは、VF_A=VF×ダイオード段数となる。順方向電圧降下VF_Aの値が閾値電圧Vtpの絶対値より大きい場合、レベルシフト回路の動作速度は速くなるが、PチャネルMOSトランジスタP1、P2が完全にオフしない。そのため、レベルシフト回路に定常的に電流が流れるパスができ、消費電力が大きくなる。順方向電圧降下VF_Aの値が閾値電圧Vtpより過小である場合、PチャネルMOSトランジスタP1、P2は完全にオフ状態になるため、そのときの消費電力は無視できる値になるが、本発明による効果が小さくなる。したがって、順方向電圧降下VF_Aの値は、PチャネルMOSトランジスタP1、P2の閾値電圧Vtpの絶対値程度とするのが好ましい。また、図8に示されるように、抵抗R1、R2を電圧生成回路Z1、Z2として用いてもよい第4実施例。抵抗R1、R2を用いる場合、その電圧降下は、流れる電流に依存するため、少ない電流値の領域において電圧を確保するためには抵抗値を大きくする必要がある。しかし、信号のレベル遷移が終了して安定した状態では、抵抗R1、R2に電流が流れないため、ノードNDとノードNUの電圧は等しくなり、ノードNDBとノードNUBの電圧は等しくなる。ハイレベルの場合には、ほぼ高電源電圧VDD2になり、ローレベルの場合には、ほぼ基準電源電圧VSSにあるため、各トランジスタのオンオフを確実にすることができる。図9は、本発明の実施の形態に係る表示装置の構成を示すブロック図である。表示装置300は、コントローラ310、データドライバ部320、ゲートドライバ部330、表示パネル340を備える。表示パネル340は、画素がマトリックス上に配列される液晶表示パネルであり、表示画像を映し出す。コントローラ310は、外部から供給される表示画像を示す信号とその制御信号に基づいて、データドライバ部320およびゲートドライバ部330に制御信号およびデータ信号を供給する。データドライバ部320には、タイミングを示すクロック信号CLKおよびデータストローブ信号DSTBと、表示用データ信号DATAとが供給される。ゲートドライバ部330には、ゲートクロック信号GCLKおよびゲートストローブ信号GSTBが供給される。データドライバ部320は、表示用データ信号DATAと、クロック信号CLKおよびデータストローブ信号DSTBとに基づいて、表示パネル340の列方向の画素ラインにデータ線信号D<1>~D<X>を出力する。データ線信号D<1>~D<X>を駆動する複数の駆動回路329は、それぞれボルテージフォロワ接続される差動増幅回路である。ゲートドライバ部330は、ゲートクロック信号GCLKおよびゲートストローブ信号GSTBに基づいて、表示パネル340の行方向の画素ラインにゲート線信号G<1>~G<Y>を出力する。データドライバ部320内部には、低電圧信号VDD1のDATAからデータ信号のレベルである高電圧信号VDD2に応じたデータ線信号D<1>~D<X>を生成するための上述のレベルシフト回路327が、データ線の数XにDATAのビット幅Nを掛けた数だけ内蔵され、ライン表示のタイミングで全てがほぼ同時に動作する。レベルシフト回路327の出力をディジタルアナログ変換回路DAC328に入力し、DAC328の出力アナログ信号を駆動回路329で増幅して、データ線信号D<1>~D<X>として、表示パネル340のデータ線図示せずに出力する。例えば、表示パネル340がフルハイビジョンFHD;1,920カラム×1,080ラインの縦ストライプ3原色カラーパネルの場合、データドライバ部320の出力数Xは5,760=1,920カラム×3原色になる。この時、DATA信号のビット幅が8ビットフルカラー:約1,677万色の場合は、データドライバ部320に搭載されるレベルシフタの数は、46,080個になる。この表示装置で、白黒カラム市松や白黒横ライン表示等の、ライン毎にDATAが黒00000000と白11111111を繰り返すようなパタンを表示した場合は、ライン毎に46,080個のレベルシフタ327がほぼ同時に動作することになる。さらに、1フレームではこれが1,080ライン分繰り返し、この1フレームを1秒間に60回1倍速表示から240回4倍速表示または2倍速表示の3D繰り返すことになる。これは、46,080個のレベルシフト回路327が、1秒間に25,920回値を変える、つまり貫通電流を流すことになる。このように本発明のレベルシフト回路は、各回路において少量の貫通電流削減であっても、表示装置全体では消費電流およびその電流ピークによるノイズを大きく削減することができる。以上、実施の形態を参照して本願発明を説明したが、上記実施の形態は、矛盾のない限り組み合わせて実施可能である。また、本願発明は上記実施の形態に限定されるものではなく、本願発明の構成や詳細には、本願発明のスコープ内で当業者が理解し得る様々な変更をすることができる。"