"第1および第2電極からなる電極対と、前記電極対の間に介挿された発光層と、前記第1電極に接続された駆動素子と、前記駆動素子に接続された電源線と、からなる画素が行列状に複数配列されてなる表示領域を備え、前記第2電極および前記電源線の少なくとも一方が前記複数の画素間で共通に設けられている、電流駆動型アクティブマトリクス表示装置のエージング方法であって、前記表示領域内に前記画素のうち相互に隣接する複数の画素からなる所定面積のウインドウを設け、当該ウインドウで囲まれる範囲の前記複数の画素を発光させ、当該ウインドウの前記表示領域内における位置を、当該表示領域での未移動領域が存在することなく移動させるように、各画素の前記駆動素子を制御する、電流駆動型アクティブマトリクス表示装置のエージング方法。前記ウインドウは、前記表示領域よりも小さい面積である複数のウインドウを想定し、各ウインドウに対して、当該ウインドウ内の全画素に共通の映像信号が入力された場合の、最大輝度の画素と最小輝度の画素との間の輝度差を算出し、算出された輝度差が一定値以下となるウインドウの中で、最大面積のものを探索することにより決定される、請求項1に記載の電流駆動型アクティブマトリクス表示装置のエージング方法。前記ウインドウは、前記表示領域内で互いに離間した複数の領域からなる、請求項1に記載の電流駆動型アクティブマトリクス表示装置のエージング方法。前記ウインドウの形状は、前記表示領域を行方向または列方向に横切る帯状であり、前記ウインドウの移動方向は、前記帯状の長手方向と直交する方向である、請求項1に記載の電流駆動型アクティブマトリクス表示装置のエージング方法。積算発光時間が互いに異なる画素が存在するように、前記ウインドウを移動させる、請求項1に記載の電流駆動型アクティブマトリクス表示装置のエージング方法。第1および第2電極からなる電極対と、前記電極対の間に介挿された発光層と、前記第1電極に接続された駆動素子と、前記駆動素子に接続された電源線と、からなる画素が行列状に複数配列されてなり、前記第2電極および前記電源線の少なくとも一方が前記複数の画素間で共通に設けられている表示領域と、前記表示領域をエージングモードで動作させる場合に、前記表示領域内に前記画素のうち相互に隣接する複数の画素からなる所定面積のウインドウを設け、当該ウインドウで囲まれる範囲の前記複数の画素を発光させ、当該ウインドウの前記表示領域内における位置を、当該表示領域での未移動領域が存在することなく移動させる制御部と、を備える、電流駆動型アクティブマトリクス表示装置。画素が行列状に複数配列されてなる表示領域を備える電流駆動型アクティブマトリクス表示装置において、前記表示領域内に前記画素のうち相互に隣接する複数の画素からなる所定面積のウインドウを設け、当該ウインドウで囲まれる範囲の前記複数の画素を発光させ、当該ウインドウの前記表示領域内における位置を、当該表示領域での未移動領域が存在することなく移動させることにより前記表示領域をエージングする場合の、前記表示領域におけるウインドウを決定する方法であって、前記表示領域よりも小さい面積である複数のウインドウを想定し、各ウインドウに対して、当該ウインドウ内の全画素に共通の映像信号が入力された場合の、最大輝度の画素と最小輝度の画素との間の輝度差を算出し、算出された輝度差が一定値以下となるウインドウの中で、最大面積のものを探索する探索ステップと、探索された前記最大面積のウインドウを、前記ウインドウとして本設定する本設定ステップと、を含む、表示領域におけるウインドウを決定する方法。画素が行列状に複数配列されてなる表示領域を備える電流駆動型アクティブマトリクス表示装置において、前記表示領域内に前記画素のうち相互に隣接する複数の画素からなる所定面積のウインドウを設け、当該ウインドウで囲まれる範囲の前記複数の画素を発光させ、当該ウインドウの前記表示領域内における位置を、当該表示領域での未移動領域が存在することなく移動させることにより前記表示領域をエージングする場合の、前記表示領域におけるウインドウを決定させるためのプログラムであって、前記表示領域よりも小さい面積である複数のウインドウを想定し、各ウインドウに対して、当該ウインドウ内の全画素に共通の映像信号が入力された場合の、最大輝度の画素と最小輝度の画素との間の輝度差を算出し、算出された輝度差が一定値以下となるウインドウの中で、最大面積のものを探索する探索ステップと、探索された前記最大面積のウインドウを提示する探索結果提示ステップと、を実行させる、表示領域におけるウインドウを決定するプログラム。第1および第2電極からなる電極対と、前記電極対の間に介挿された発光層と、前記第1電極に接続された駆動素子と、前記駆動素子に接続された電源線と、からなる画素が行列状に複数配列されてなる表示領域を備え、かつ、前記第2電極および前記電源線の少なくとも一方が前記複数の画素間で共通に設けられた、電流駆動型アクティブマトリクス表示装置を準備する工程と、前記表示領域内に前記画素のうち相互に隣接する複数の画素からなる所定面積のウインドウを設け、当該ウインドウで囲まれる範囲の前記複数の画素を発光させ、当該ウインドウの前記表示領域内における位置を、当該表示領域での未移動領域が存在することなく移動させることにより、前記表示領域をエージングするエージング工程と、を含む、電流駆動型アクティブマトリクス表示装置の製造方法。第1および第2電極からなる電極対と、前記電極対の間に介挿された発光層と、前記第1電極に接続された駆動素子と、前記駆動素子に接続された電源線と、からなる画素が行列状に複数配列されてなる表示領域を備え、前記第2電極および前記電源線の少なくとも一方が前記複数の画素間で共通に設けられている、電流駆動型アクティブマトリクス表示装置をエージングするエージング装置であって、前記表示領域内に前記画素のうち相互に隣接する複数の画素からなる所定面積のウインドウを設け、当該ウインドウで囲まれる範囲の前記複数の画素を発光させ、当該ウインドウの前記表示領域内における位置を、当該表示領域での未移動領域が存在することなく移動させることにより、前記表示領域のエージング処理を行う、エージング装置。特許文献1のように、表示領域の全面点灯によるエージング処理を行った場合、以下のような問題点がある。有機EL表示装置のような電流駆動型の表示装置の場合、表示領域の周縁部から表示領域の中央部に向かうにつれて共通電極において電圧降下が生じる。このため、有機EL表示装置においては、表示領域の周縁部と中央部との間で輝度差が生じる。輝度差が生じている状態で全面点灯によるエージング処理を行うと、表示領域内でエージング処理の進行度に差が生じる。均一にエージング処理が行われない場合には、例えば、有機EL表示装置の使用状態において表示領域の中央部の輝度が急激に低下し、表示品質が劣化するといった問題が生じる。本発明は、電流駆動型アクティブマトリクス表示装置において、表示領域内で均一にエージング処理を行うことが可能なエージング方法等を提供することを目的とする。本発明の一態様であるエージング方法は、第1および第2電極からなる電極対と、前記電極対の間に介挿された発光層と、前記第1電極に接続された駆動素子と、前記駆動素子に接続された電源線と、からなる画素が行列状に複数配列されてなる表示領域を備え、前記第2電極および前記電源線の少なくとも一方が前記複数の画素間で共通に設けられている、電流駆動型アクティブマトリクス表示装置のエージング方法であって、前記表示領域内に前記画素のうち相互に隣接する複数の画素からなる所定面積のウインドウを設け、当該ウインドウで囲まれる範囲の前記複数の画素を発光させ、当該ウインドウの前記表示領域内における位置を、当該表示領域での未移動領域が存在することなく移動させるように、各画素の前記駆動素子を制御する。本発明の一態様であるエージング方法では、表示領域内に所定面積のウインドウを設け、当該ウインドウで囲まれる範囲の画素を発光させ、当該ウインドウの表示領域内における位置を、表示領域での未移動領域が存在することなく移動させるように、各画素の駆動素子を制御する。このような方法によれば、全面点灯によるエージング処理の場合と比較して、エージング処理時に発光させている領域、すなわちウインドウ内における電圧降下量を小さくすることができる。これに伴って、エージング処理時に発光させている領域における輝度差を小さくすることができる結果、表示領域内におけるエージング処理での進行度の均一化を図ることができる。したがって、本発明の一態様によれば、電流駆動型アクティブマトリクス表示装置において、表示領域内で均一にエージング処理を行うことが可能なエージング方法等を提供することができる。≪本発明の一態様の概要≫本発明の一態様に係る電流駆動型アクティブマトリクス表示装置のエージング方法は、第1および第2電極からなる電極対と、前記電極対の間に介挿された発光層と、前記第1電極に接続された駆動素子と、前記駆動素子に接続された電源線と、からなる画素が行列状に複数配列されてなる表示領域を備え、前記第2電極および前記電源線の少なくとも一方が前記複数の画素間で共通に設けられている、電流駆動型アクティブマトリクス表示装置のエージング方法であって、前記表示領域内に前記画素のうち相互に隣接する複数の画素からなる所定面積のウインドウを設け、当該ウインドウで囲まれる範囲の前記複数の画素を発光させ、当該ウインドウの前記表示領域内における位置を、当該表示領域での未移動領域が存在することなく移動させるように、各画素の前記駆動素子を制御する。また、本発明の一態様に係る電流駆動型アクティブマトリクス表示装置の特定の局面では、前記ウインドウは、前記表示領域よりも小さい面積である複数のウインドウを想定し、各ウインドウに対して、当該ウインドウ内の全画素に共通の映像信号が入力された場合の、最大輝度の画素と最小輝度の画素との間の輝度差を算出し、算出された輝度差が一定値以下となるウインドウの中で、最大面積のものを探索することにより決定される。また、本発明の一態様に係る電流駆動型アクティブマトリクス表示装置の特定の局面では、前記ウインドウは、前記表示領域内で互いに離間した複数の領域からなる。また、本発明の一態様に係る電流駆動型アクティブマトリクス表示装置の特定の局面では、前記ウインドウの形状は、前記表示領域を行方向または列方向に横切る帯状であり、前記ウインドウの移動方向は、前記帯状の長手方向と直交する方向である。また、本発明の一態様に係る電流駆動型アクティブマトリクス表示装置の特定の局面では、積算発光時間が互いに異なる画素が存在するように、前記ウインドウを移動させる。本発明の一態様に係る電流駆動型アクティブマトリクス表示装置は、第1および第2電極からなる電極対と、前記電極対の間に介挿された発光層と、前記第1電極に接続された駆動素子と、前記駆動素子に接続された電源線と、からなる画素が行列状に複数配列されてなり、前記第2電極および前記電源線の少なくとも一方が前記複数の画素間で共通に設けられている表示領域と、前記表示領域をエージングモードで動作させる場合に、前記表示領域内に前記画素のうち相互に隣接する複数の画素からなる所定面積のウインドウを設け、当該ウインドウで囲まれる範囲の前記複数の画素を発光させ、当該ウインドウの前記表示領域内における位置を、当該表示領域での未移動領域が存在することなく移動させる制御部と、を備える。本発明の一態様に係る表示領域におけるウインドウを決定する方法は、画素が行列状に複数配列されてなる表示領域を備える電流駆動型アクティブマトリクス表示装置において、前記表示領域内に前記画素のうち相互に隣接する複数の画素からなる所定面積のウインドウを設け、当該ウインドウで囲まれる範囲の前記複数の画素を発光させ、当該ウインドウの前記表示領域内における位置を、当該表示領域での未移動領域が存在することなく移動させることにより前記表示領域をエージングする場合の、前記表示領域におけるウインドウを決定する方法であって、前記表示領域よりも小さい面積である複数のウインドウを想定し、各ウインドウに対して、当該ウインドウ内の全画素に共通の映像信号が入力された場合の、最大輝度の画素と最小輝度の画素との間の輝度差を算出し、算出された輝度差が一定値以下となるウインドウの中で、最大面積のものを探索する探索ステップと、探索された前記最大面積のウインドウを、前記ウインドウとして本設定する本設定ステップと、を含む。本発明の一態様に係る表示領域におけるウインドウを決定するプログラムは、画素が行列状に複数配列されてなる表示領域を備える電流駆動型アクティブマトリクス表示装置において、前記表示領域内に前記画素のうち相互に隣接する複数の画素からなる所定面積のウインドウを設け、当該ウインドウで囲まれる範囲の前記複数の画素を発光させ、当該ウインドウの前記表示領域内における位置を、当該表示領域での未移動領域が存在することなく移動させることにより前記表示領域をエージングする場合の、前記表示領域におけるウインドウを決定させるためのプログラムであって、前記表示領域よりも小さい面積である複数のウインドウを想定し、各ウインドウに対して、当該ウインドウ内の全画素に共通の映像信号が入力された場合の、最大輝度の画素と最小輝度の画素との間の輝度差を算出し、算出された輝度差が一定値以下となるウインドウの中で、最大面積のものを探索する探索ステップと、探索された前記最大面積のウインドウを提示する探索結果提示ステップと、を実行させる。本発明の一態様に係る電流駆動型アクティブマトリクス表示装置の製造方法は、第1および第2電極からなる電極対と、前記電極対の間に介挿された発光層と、前記第1電極に接続された駆動素子と、前記駆動素子に接続された電源線と、からなる画素が行列状に複数配列されてなる表示領域を備え、かつ、前記第2電極および前記電源線の少なくとも一方が前記複数の画素間で共通に設けられた、電流駆動型アクティブマトリクス表示装置を準備する工程と、前記表示領域内に前記画素のうち相互に隣接する複数の画素からなる所定面積のウインドウを設け、当該ウインドウで囲まれる範囲の前記複数の画素を発光させ、当該ウインドウの前記表示領域内における位置を、当該表示領域での未移動領域が存在することなく移動させることにより、前記表示領域をエージングするエージング工程と、を含む。本発明の一態様に係るエージング装置は、第1および第2電極からなる電極対と、前記電極対の間に介挿された発光層と、前記第1電極に接続された駆動素子と、前記駆動素子に接続された電源線と、からなる画素が行列状に複数配列されてなる表示領域を備え、前記第2電極および前記電源線の少なくとも一方が前記複数の画素間で共通に設けられている、電流駆動型アクティブマトリクス表示装置をエージングするエージング装置であって、前記表示領域内に前記画素のうち相互に隣接する複数の画素からなる所定面積のウインドウを設け、当該ウインドウで囲まれる範囲の前記複数の画素を発光させ、当該ウインドウの前記表示領域内における位置を、当該表示領域での未移動領域が存在することなく移動させることにより、前記表示領域のエージング処理を行う。≪実施の態様1≫[有機EL表示装置]図1は、実施の態様1に係る有機EL表示装置1の構成を示す図であり、図2は、実施の態様1に係る有機EL表示パネル10の構成を示す平面図XY平面図である。図1に示す有機EL表示装置1は、有機EL表示パネル10、これに接続された駆動制御部20を備えており、ディスプレイ、テレビ、携帯電話等に用いられる。図2に示す有機EL表示パネル10は、有機材料の電界発光現象を利用したパネルであり、表示領域11、表示領域11を取り囲む周辺領域12からなる。表示領域11は複数の有機EL素子13が、XY方向に行列状に複数配列されてなる。図2においては、赤色R,緑色G,青色Bの各色に対応する有機EL素子をそれぞれサブピクセル13R,13G,13Bとして示しており、13R,13G,13Bの3つのサブピクセルの組み合わせ14が、本発明における画素に相当する。以下、13R,13G,13Bの3つのサブピクセルの組み合わせを、単に、画素14と記載する。図1に戻り、駆動制御部20は、4つの駆動回路21~24と制御回路25とから構成されている。駆動制御部20は本発明における制御部に相当し、各画素14が備えるTFT駆動素子を制御する。具体的には、制御回路25は、外部から入力される映像信号を基に、各画素14のTFTを駆動制御するための制御信号を生成する。また、表示領域11にエージング処理を施すエージングモードの場合には、制御回路25は内部に記憶されたエージング用の映像信号を基に、各画素14のTFTを駆動制御するための制御信号を生成する。駆動回路21~24は、上記の制御信号を基に各画素14が備えるTFT動作を制御する。本実施の態様における駆動制御部20には、表示領域11を動作させるための動作モードが記憶されている。駆動制御部20の特徴は、動作モードの1つとして、表示領域11にエージング処理を施す際の動作モード、すなわち、上記のエージングモードが記憶されている。駆動制御部20は、エージングモード用の映像信号が外部から入力されなくても、表示領域11にエージング処理を行うことができる。本実施の態様におけるエージングモードでは、駆動制御部20は、表示領域11内に所定面積のエージング領域を設け、当該エージング領域で囲まれる範囲の画素を発光させ、当該エージング領域の表示領域11内における位置を、表示領域11での未移動領域が存在することなく移動させるような制御信号を生成する。このエージング領域は、本発明のウインドウに相当する。[有機EL表示パネル]図3は、実施の態様1に係る有機EL表示パネル10の構成を示す部分断面図ZX断面図である。図3に示す部分断面図は図2におけるA-A’断面図に相当し、図2に示す平面図は図3におけるB-B’線矢視断面図に相当する。有機EL表示パネル10は、同図上側を表示面とする、いわゆるトップエミッション型である。有機EL表示パネル10は、有機EL素子が形成されたEL基板15と、カラーフィルターが形成されたCF基板16とが、シール材115により接合されてなる。EL基板15は、その主な構成として、TFT基板101、引き出し電極102、パッシベーション層103、平坦化層104、画素電極105、バンク106、有機発光層107、電子輸送層108、共通電極109、封止膜110を備える。一方、CF基板16は、その主な構成として、ガラス基板111、カラーフィルター112R,112G,112B、ブラックマトリクス113,114を備える。<TFT基板101>TFT基板101は、有機EL表示パネル10の背面基板であり、無アルカリガラス、ソーダガラス、無蛍光ガラス、燐酸系ガラス、硼酸系ガラス、石英、アクリル系樹脂、スチレン系樹脂、ポリカーボネート系樹脂、エポキシ系樹脂、ポリエチレン、ポリエステル、シリコーン系樹脂、又はアルミナ等の絶縁性材料の何れかを用いて形成することができる。TFT基板101の表面には、有機EL表示パネル10をアクティブマトリクス方式で駆動するためのTFTが形成されたTFT層が存在する。TFTは本発明における駆動素子に相当し、画素電極105と接続される。TFTは、チャネル材料にシリコンを用いたものでも、インジウムガリウム亜鉛酸化物などの酸化物半導体を用いたものでも、ペンタセン等の有機半導体を用いたものでもよい。<引き出し電極102>引き出し電極102は、TFT基板101表面に形成されたTFTに対して、外部より電力を供給するための配線である。引き出し電極102には、図1に示す駆動回路21~24が接続される。<パッシベーション層103>パッシベーション層103は、TFT及び引き出し電極102を被覆して保護する目的で設けられているものであり、例えば、SiO酸化シリコン、SiN窒化シリコン、SiON酸窒化シリコン等の薄膜で構成される。<平坦化層104>平坦化層104は、引き出し電極102およびパッシベーション層103が配設されたことにより生じるTFT基板101における表面段差を、平坦に調整する目的で設けられる。平坦化層104は、例えば、ポリイミド系樹脂またはアクリル系樹脂等の絶縁材料で構成される。<画素電極105>平坦化層104の上には、本発明における第1電極に相当する画素電極陽極105が形成されている。画素電極105は、例えば、APC銀、パラジウム、銅の合金、ARA銀、ルビジウム、金の合金、MoCrモリブデンとクロムの合金、NiCrニッケルとクロムの合金等で形成することができる。画素電極105は、サブピクセル13に対応するようにXY方向に行列状に形成されている。<バンク106>バンク106は、有機発光層107の形成領域を区画する目的で設けられているものである。バンク106の材料としては、絶縁性の有機材料、例えばアクリル系樹脂、ポリイミド系樹脂、ノボラック型フェノール樹脂等が選択される。<有機発光層107>バンク106で区画された領域には、画素電極105と共通電極109からなる電極対の間に介挿されるように有機発光層107が形成されている。有機発光層107は、キャリア正孔と電子の再結合による発光を行う部位である。Rに対応する区画には、Rに対応する有機発光材料を含む有機発光層107Rが、Gに対応する区画には、Gに対応する有機発光材料を含む有機発光層107G、Bに対応する区画には、Bに対応する有機発光材料を含む有機発光層107Bが形成される。有機発光層107として用いることが可能な材料としては、ポリパラフェニレンビニレンPPV、ポリフルオレンや、例えば、特許公開公報特開平5-163488号公報に記載のオキシノイド化合物、ペリレン化合物、クマリン化合物、アザクマリン化合物、オキサゾール化合物、オキサジアゾール化合物、ペリノン化合物、ピロロピロール化合物、ナフタレン化合物、アントラセン化合物、フルオレン化合物、フルオランテン化合物、テトラセン化合物、ピレン化合物、コロネン化合物、キノロン化合物及びアザキノロン化合物、ピラゾリン誘導体及びピラゾロン誘導体、ローダミン化合物、クリセン化合物、フェナントレン化合物、シクロペンタジエン化合物、スチルベン化合物、ジフェニルキノン化合物、スチリル化合物、ブタジエン化合物、ジシアノメチレンピラン化合物、ジシアノメチレンチオピラン化合物、フルオレセイン化合物、ピリリウム化合物、チアピリリウム化合物、セレナピリリウム化合物、テルロピリリウム化合物、芳香族アルダジエン化合物、オリゴフェニレン化合物、チオキサンテン化合物、シアニン化合物、アクリジン化合物、8-ヒドロキシキノリン化合物の金属錯体、2-ビピリジン化合物の金属錯体、シッフ塩とIII族金属との錯体、オキシン金属錯体、希土類錯体等の蛍光物質等が挙げられる。<電子輸送層108>電子輸送層108は、共通電極109から注入された電子を有機発光層107へ輸送する機能を有する。電子輸送層108に用いる材料としては、例えば、バリウム、フタロシアニン、フッ化リチウム等が挙げられる。<共通電極109>電子輸送層108の上には、本発明における第2電極に相当する共通電極陰極109が形成されている。図3に示すように、共通電極109は電子輸送層108の上面全体に亘って形成されていることにより、複数の画素間で共通に設けられている。有機EL表示パネル10はトップエミッション型であるため、共通電極109には、ITO酸化インジウムスズ、IZO酸化インジウム亜鉛等の透明電極材料が用いられている。<封止膜110>共通電極109の上には、有機発光層107が水分や空気等に触れて劣化することを抑制する目的で封止膜110が設けられる。有機EL表示パネル10はトップエミッション型であるため、封止膜110の材料としては、例えば、SiN、SiON等の透光性材料を用いる必要がある。<ガラス基板111>ガラス基板111は、有機EL表示パネル10における表示面基板である。有機EL表示パネル10はトップエミッション型であるため、ガラス基板111に用いる材料は、良好な透明性を有している必要がある。<カラーフィルター112R,112G,112B>カラーフィルター112R,112G,112Bは、それぞれ、EL基板15側に形成されている有機発光層107R,107G,107Bの位置に合わせて配設されている。カラーフィルター112R,112G,112Bは、R,G,Bに対応する波長の可視光を透過する透明層であって、公知の樹脂材料例えば市販製品として、JSR株式会社製カラーレジスト等で構成されている。<ブラックマトリクス113,114>ブラックマトリクス113,114は、有機EL表示パネル10の表示面への外光の照り返しや外光の入射を防止し、表示コントラストを向上させる目的で設けられる黒色層である。ブラックマトリクス113,114は、例えば、光吸収性及び遮光性に優れる黒色顔料を含む紫外線硬化樹脂材料等で構成される。<シール材115>周辺領域12には、EL基板15とCF基板16とを接合するためのシール材115が配設されている。シール材115は、緻密な樹脂材料で構成されており、このような材料としては、例えばシリコーン樹脂等を挙げることができる。<その他>画素電極105と有機発光層107との間に、さらに、正孔注入層を設けられることもある。正孔注入層は、画素電極105から有機発光層107への正孔の注入を促進させる目的で設けられているものである。正孔注入層としては、例えば、銀Ag、モリブデンMo、クロムCr、バナジウムV、タングステンW、ニッケルNi、イリジウムIrなどの酸化物、あるいは、PEDOTポリチオフェンとポリスチレンスルホン酸との混合物などの導電性ポリマー材料を用いることができる。また、画素電極105と正孔注入層との間に、各層間の接合性を良好にする目的でITO層またはIZO層が設けられることもある。さらに、電子輸送層108と共通電極109との間に、共通電極109から有機発光層107への電子注入性を向上させる目的で電子注入層が設けられることもある。電子注入層としては、例えば、電子注入性を有する有機材料にアルカリ金属またはアルカリ土類金属を混合させたものを用いることができる。電子注入性を有する有機材料としては、例えば、特開平5-163488号公報に記載のニトロ置換フルオレノン誘導体、チオピランジオキサイド誘導体、ジフェキノン誘導体、ペリレンテトラカルボキシル誘導体、アントラキノジメタン誘導体、フレオレニリデンメタン誘導体、アントロン誘導体、オキサジアゾール誘導体、ペリノン誘導体、キノリン錯体誘導体等を用いることができる。[画素回路]図4は、1つの有機EL素子13サブピクセル13を構成する回路116以下、単に画素回路116と記載する。の回路構成の一例を示す図である。ここでは、一例として2個のトランジスタと1個の容量からなる、いわゆる2Tr1Cの画素回路を示している。図4に示すように、画素回路116は、駆動トランジスタ118、スイッチングトランジスタ119、電源線120、ゲート線121、データ線122、保持容量123を備える。スイッチングトランジスタ119および駆動トランジスタ118は、薄膜トランジスタ素子である。図4中の105,107,109で示した部分は、それぞれ、図2において説明した画素電極105,有機発光層107,共通電極109に対応する。図4において、117の一点鎖線で囲った領域は、TFT基板101に含まれるTFT層に形成されている回路を示している。TFT基板101に形成されていると述べたTFT本発明における駆動素子は、具体的には、図4に示す駆動トランジスタ118とスイッチングトランジスタ119とを指している。駆動トランジスタ118およびスイッチングトランジスタ119と接続されている電源線120が、本発明における電源線に相当する。本実施の態様では、電源線120は、各行に1本ずつ設けられており、複数の画素14は行単位で共通の電源線120に接続されている。例えば、水平画素数が1920、垂直画素数が1080のパネルであれば、電源線は1080本設けられており、1920画素が1本の電源線に共通に接続されている。一方、共通電極109は、複数の画素14に共通に設けられており、複数の画素14は全画素共通に共通電極109に接続されている。例えば、FHDFullHighDefinitionのパネルであれば、約200万画素が1枚の共通電極109に共通に接続されている。画素回路116はより正確には、サブピクセル13Rに対応する画素回路116Rと、サブピクセル13Gに対応する画素回路116Gと、サブピクセル13Bに対応する画素回路116Bとがある。画素回路116Rには有機発光層107Rが、画素回路116Gには有機発光層107Gが、画素回路116Bには有機発光層107Bがそれぞれ形成されている。すなわち、画素回路116R,116G,116Bは、有機発光層107を除いて同じ回路構成である。ここで、図4において、電源線120から駆動トランジスタ118および画素電極105を介して有機発光層107に流れる電流を、画素電流Ipixと定義する。なお、ここでの画素電流Ipixは、1つのサブピクセルに流れる画素電流ではなく、3つのサブピクセル13R,13G,13Bに流れる画素電流の合計、すなわち1つの画素14に流れる画素電流のことを指している。また、画素回路116のうち、電源線120と画素電極105との間をTFT側と定義し、この電源線120と画素電極105間の電圧値をVTFTとする。さらに、画素回路116のうち、画素電極105と共通電極109との間をEL側と定義し、この画素電極105と共通電極109間の電圧値をVELとする。[有機EL表示装置の製造方法]図5は、実施の態様1に係る有機EL表示装置1の製造方法を示すフローチャートである。以下、有機EL表示装置1の製造方法について、図1,3も併せて参照しながら説明する。まず、一方の面にTFT層を形成したTFT基板101図3を準備しステップS101、各TFTを配線で接続するように引き出し電極102図3を形成するステップS102。ステップS102を終えたTFT基板101をチャンバー内に載置し、パッシベーション層103図3を蒸着法等の薄膜法により形成するステップS103。次に、パッシベーション層103上に、ディスペンス法等により平坦化層104図3を形成するステップS104。そして、ステップS104を終えたTFT基板101を再度チャンバー内に導入し、スパッタリング法により画素電極105図3を成膜するステップS105。次に、形成した画素電極105の上に、バンク106図3をフォトリソグラフィー法により形成するステップS106。そして、バンク106で区画された領域に、インクジェット装置を用いたウェットプロセスにより、有機発光層107図3を形成するステップS107。具体的には、有機発光層107を構成する有機発光材料が溶媒に分散されてなるインクを、バンク106で区画された領域に塗布する。塗布後、これを乾燥させることで有機発光層107が形成される。次に、ステップS107を終えたTFT基板101をチャンバー内に導入し、有機発光層107およびバンク106を覆うように、真空蒸着法に基づき電子輸送層108を形成するステップS108。次に、電子輸送層108の表面上に、真空蒸着法により共通電極109を形成するステップS109。そして、共通電極109の表面に、SiO等の材料を真空蒸着法で成膜し、封止膜110を形成するステップS110。以上、ステップS101~ステップS110に示した工程が、EL基板15を形成する工程に相当する。続くステップS111では、CF基板16を形成する。具体的には、ガラス基板111の一方の面にブラックマトリクス113,114図3の材料となるブラックマトリクスペーストを塗布する。その後、ブラックマトリクス113,114の配設が予定された領域に開口部が施されたパターンマスクを重ね、その上から紫外線照射を行うことにより、ブラックマトリクス113,114を形成する。次に、ブラックマトリクス113,114を形成したガラス基板111に、カラーフィルター112R,112G,112Bの材料となるカラーフィルターペーストを塗布する。カラーフィルターペーストに含まれる溶媒を一定除去した後、カラーフィルター112R,112G,112Bの配設が予定された領域に開口部が施されたパターンマスクを載置し、紫外線を照射する。その後はキュアを行い、パターンマスク及び未硬化のカラーフィルターペーストを除去して現像する。これにより、カラーフィルター112R,112G,112Bが形成され、CF基板16が完成するステップS111。続いて、EL基板15の周辺領域12にシール材115のペーストを塗布するステップS112。シール材115を塗布したEL基板15とCF基板16とを接合するステップS113。以上、ステップS101~ステップS113に示した工程が、有機EL表示パネル10を形成する工程であり、この工程が本発明における電流駆動型アクティブマトリクス表示装置を準備する工程に相当する。次に、表示領域11におけるエージング領域を決定するステップS114。上述したように、本実施の態様では、表示領域11内に所定面積のエージング領域を設け、当該エージング領域で囲まれる範囲の画素を発光させ、当該エージング領域の表示領域11内における位置を、表示領域11での未移動領域が存在することなく移動させることにより、表示領域11のエージング処理を行う。本ステップでは、エージング領域内の全画素に共通の映像信号が入力されたと仮定した場合の、エージング領域内における最大輝度の画素と最小輝度の画素との間の輝度差以下、単に輝度差と記載する。が目標値以下となるように、エージング領域を決定する。次に、エージングモードを制御回路25図1に記憶させる。ここでのエージングモードは、具体的には、ステップS114で決定された面積のエージング領域を設け、エージング領域で囲まれる範囲の画素を発光させ、当該エージング領域の表示領域11内における位置を、表示領域11での未移動領域が存在することなく移動させるように、表示領域11を動作させるものである。そして、この制御回路25を含む駆動制御部20図1を有機EL表示パネル10に接続するステップS115。最後に有機EL表示パネル10に対しエージング工程を行うステップS116。ステップS116では、制御回路25に記憶させたエージングモードに基づき、表示領域11のエージング処理を行う。以上の工程を経ることで、有機EL表示装置1が完成する。なお、ステップS116において、エージング処理を行う時間エージング時間は特に限定されるものではない。[エージング方法の概略]図6は、実施の態様1に係るエージング方法の概略を示す図である。図6a,bにおいて、最も外側の枠は有機EL表示パネル10全体を示しており、その内側の枠は表示領域11の外枠を示している。また、図6a,bにおいて、表示領域11のうち、塗りつぶされていない領域は発光させている領域を示しており、黒く塗りつぶされている領域は発光させていない領域を示している。まず、図6aを用いて説明すると、本実施の態様においては、表示領域11におけるエージング領域17を発光させ、この領域17の表示領域11内での位置を時間経過に伴って、X方向の左から右へ向かって移動させることにより、表示領域11のエージング処理を行うことを特徴としている。図7は、エージング領域17の表示領域11内での位置を移動させる様子を示す図であり、図面の左側から右側に向かって、時間が経過していることを示している。図7に示すように、本実施の態様においては、エージング領域17を表示領域11の左端から右端に向かってスクロールさせ、エージング領域17が右端まで移動したら、再びエージング領域17を左端から右端に向かってスクロールさせることにより、エージング処理を行う。また、別の態様として、図6bに示すように、エージング領域17をY方向の上から下へ向かって移動させることにより、表示領域11のエージング処理を行う。本実施の態様によれば、全面点灯によるエージング処理の場合と比較して、エージング領域17内における電圧降下量を小さくすることができる。これに伴って、エージング領域17における輝度差を小さくすることができる結果、表示領域内におけるエージング処理での進行度の均一化を図ることができる。以下、有機EL表示装置1は一例として、図8に示すようなスペックを有するものであるとして説明する。図8は、実施の態様1に係る有機EL表示装置1のスペックを示す表である。なお、図8に示す各スペックは、有機EL表示装置1の設計段階で、エージング条件とは無関係に決定されているものである。図8の表において有機EL表示パネル10のサイズの欄に示しているように、有機EL表示パネル10を水平画素数が1920、垂直画素数が1080の40型FHDとする場合を例に挙げて、以下、表示領域11におけるエージング領域を決定する工程ステップS114について説明する。ここでは、図6aに示すようにエージング領域17をX方向に移動させながら発光させる場合について、特に、エージング領域17の形状が表示領域11の上端から下端に延びる帯状であり、かつ、1つのエージング領域17を表示領域11に表示させてエージング処理を行う場合について説明する。[表示領域におけるエージング領域を決定する工程]図9~11は、実施の態様1に係る、表示領域11におけるエージング領域17を決定する工程の手順を示すフローチャートである。本工程の概観について説明すると、エージング条件を設定するエージング条件設定ステップステップS201と、領域内における輝度差が目標値以下となるような面積のエージング領域候補のうち、最大面積のエージング領域候補を探索する探索ステップステップS202~S305,ステップS202~S405と、探索ステップにより探索された最大の面積のエージング領域候補を、エージング領域17として本設定する本設定ステップステップS306,S406とからなる。探索ステップと本設定ステップを行うことにより、表示領域11におけるエージング領域17の面積が決定される。ここで、探索ステップと本設定ステップとで、本発明の、表示領域におけるエージング領域を決定する方法を構成している。エージング条件設定ステップ、探索ステップおよび本設定ステップは、有機EL表示装置1とは別に設けられた面積決定手段例えば、パーソナルコンピューター等により行われる。また、本設定ステップの前に、探索ステップの結果は、面積決定手段が備えるディスプレイまたは面積決定手段に接続されたディスプレイ等に提示する探索結果提示ステップを行う。面積決定手段には、表示領域におけるウインドウを決定するプログラムが格納されており、当該プログラムは探索ステップおよび探索結果提示ステップを、面積決定手段に実行させるものである。以下、各ステップの詳細について説明する。<エージング条件設定ステップステップS201>エージング条件設定ステップに相当するステップS201図9においては、エージング条件を設定する。具体的には、本実施の態様においては、1エージング領域17を移動させる方向の設定、2エージング領域17における表示輝度の設定、3エージング領域17の形状の設定、4エージング領域17内における輝度差の目標値の設定を行う。まず、1では、エージング領域17をどの方向に移動させながら発光させるかを設定する。移動させる方向としては、図6で示したX方向、Y方向の他、例えば、最左側の下端から最右側の上端にかけて斜め方向に移動させる等がある。本実施の態様においては、上述したように、エージング領域17をX方向に移動させるように設定する。2では、エージング領域17をどのような輝度で発光させるかを設定する。ここでの輝度をより高いものに設定することで、有機EL素子をより短時間で安定状態背景技術および図25参照に移行させることができるため、エージング処理に要する時間の短縮化を図ることができる。本実施の態様においては、例えば450[cd/m2]に設定する。さらに、本実施の態様では、有機EL表示装置1に255[階調]の映像信号Vdataが入力された場合に、輝度が450[cd/m2]となるように設定されている。3では、表示領域11に表示させるエージング領域17の形状を設定する。本実施の態様においては、表示領域11の上端から下端に延びる帯状とするように設定する。また、3では、エージング領域17を互いに離間した複数の領域に分けて表示領域11に表示させるか否かも設定する。本実施の態様においては、上述したように、複数の領域に分けずに、1つのエージング領域17を表示領域11に表示させるように設定する。最後に、4では、エージング処理を行う際の、エージング領域17内における輝度差を何[]以下とするか、すなわち、エージング領域17内における輝度差の目標値を設定する。この目標値は、有機EL表示装置1有機EL表示パネル10に求める表示品質によって変わる。目標値を小さくするほどエージング処理を行う際におけるエージング領域17の面積が縮小する結果、表示領域11のエージング処理を完了するのに要する時間は長くなる。しかしながら、表示領域11内をより均一にエージングすることができるため、より表示品質の高い有機EL表示装置1を提供することが可能となる。本実施の態様においては、図8の表における目標輝度差の欄に示すように5[]に設定する。<探索ステップ>探索ステップに相当するステップS202~S305,ステップS202~S405では、具体的には、表示領域11よりも小さい面積である複数のエージング領域候補を想定し、各エージング領域候補に対して、当該エージング領域内の全画素に共通の映像信号が入力されたと仮定した場合の、最大輝度の画素と最小輝度の画素との間の輝度差を算出し、算出された輝度差が一定値以下となるエージング領域候補の中で、最大面積のものを探索する。ステップS202まず、ステップS202においては、表示領域11に占めるエージング領域17の面積を仮設定する。ここで、エージング領域17の形状はステップS201において帯状とするように設定した。したがって、図6aに示すように、エージング領域17の面積は、エージング領域17のX方向の幅を変えることにより変更することができる。そのため、本実施の態様においては、エージング領域17の幅Wsetを仮設定することにより、表示領域11に占めるエージング領域17の面積を仮設定している。このようにすることで、本ステップにおける処理の簡素化を図ることができる。ステップS202において仮設定するエージング領域17の幅Wsetは、図6aに示すWminからWmaxで示す範囲のものから選択する。Wminは、画素14一個分のX方向の幅垂直画素列1列分の幅であり、Wmaxは、画素1079個の分のX方向の幅垂直画素列1919列分の幅である。ここで、垂直画素列とは、Y方向に配列された1列の画素群のことを指す。また、X方向に配列された1行の画素群は、水平画素行と記載する。ステップS203以下のステップS203~S205に示す処理は、電子回路のアナログ動作をシミュレーションするプログラム等を使用して行っている。このようなプログラムとしては、例えば、SPICESimulationProgramwithIntegratedCircuitEmphasis等がある。ステップS203~S205の説明においてなされている動作は、上記プログラム上で仮想的に行われているものであり、有機EL表示装置1が実際に行っている動作ではない。ステップS203では、映像信号Vdataを画素電流Ipixに変換する。この変換は、全画素について行われる。図8の画素電流255階調の欄には、255[階調]の映像信号Vdataが入力された場合輝度を450[cd/m2]とする場合における、サブピクセル13R,13G,13Bおよび画素14に流れる画素電流Ipixを示している。画素電流255階調欄のRで示す欄にはサブピクセル13Rに流れる画素電流を、Gで示す欄にはサブピクセル13Gに流れる画素電流を、Bで示す欄にはサブピクセル13Bに流れる画素電流をそれぞれ示している。画素電流255階調欄のWで示す欄には、画素14サブピクセル13R,13G,13Bに流れる画素電流の合計に流れる画素電流Ipixを示している。すなわち、エージング領域17を450[cd/m2]の輝度で発光させる場合に各画素14に流れる画素電流Ipixは、3.5[μA]である。したがって、本実施の態様においては、255[階調]の映像信号Vdataが、3.5[μA]の画素電流に変換されることになる。図12は、映像信号Vdataと各画素に流れる画素電流Ipixとの関係を示す図であり、この関係は有機EL表示装置1の設計段階で決まっているものである。映像信号Vdataと画素電流Ipixとの関係をグラフ形式で示したものが図12aであり、表形式で示したものが図12bである。図8の表における画素電流255階調の欄のWで示す欄には、255[階調]の映像信号Vdataが入力されたときに流れる画素電流Ipixの値のみを示している。この映像信号Vdataと画素電流Ipixとの関係は、グラフ形式図12aまたは表形式図12bで、面積決定手段に記憶されている。ここで、後述するステップのS205においては、ステップS202で仮設定した面積のエージング領域17内における輝度差を算出する。このとき、具体的に表示領域11におけるエージング領域17の位置を定め、その位置にエージング領域17が存在していると想定した場合における、エージング領域17内の輝度差を算出する。そこで、ステップS203では、エージング領域17内の輝度差を算出するために用いる、エージング領域17の表示領域11における位置以下、単に算出位置と記載する。の設定も行うこととしている。なお、言うまでもなく、本実施の態様におけるエージング方法では、時間経過に伴ってエージング領域17の位置を移動させるため、ステップS203で設定した算出位置で終始エージング処理が行われるのではない。次に、図13,14を用いてステップS203における処理の具体例について説明する。図13は、ステップS203における処理の第1例を説明するための図である。図13aは、制御回路25図1に入力される映像信号Vdataの階調を各画素毎に示した表であり、図13bは、図13aに示す映像信号Vdataが入力された場合に各画素に流れる画素電流Ipixを示した表である。図13a,bにおいて、上側には垂直画素列の列番号を、左側には水平画素行の行番号をそれぞれ記している。図13に示す第1例では、ステップS202においてエージング領域17の幅WsetがWmaxと仮設定し、垂直画素列における1列目から1919列目の領域を算出位置とした場合の例である。図13aに示すように、エージング領域17を450[cd/m2]の輝度で発光させるために、垂直画素列における1列目から1919列目には255[階調]の映像信号Vdataが入力され、他の垂直画素列においては0[階調]の映像信号Vdataが入力される。ここで、図8の表に示したように、255[階調]の映像信号Vdataが入力されると3.5[μA]の画素電流Ipixが流れる。したがって、ステップS203では、図13bに示すように、垂直画素列の1列目から1919列目に属する各画素においては、255[階調]の映像信号Vdataが3.5[μA]の画素電流Ipixに変換され、他の垂直画素列においては、0[階調]の映像信号Vdataが0[μA]の画素電流Ipixに変換される。図14は、ステップS203における処理の第2例を説明するための図である。図13と同様に、図14aは映像信号Vdataの階調を示した表であり、図14bは画素電流Ipixを示した表である。第2例では、ステップS202においてエージング領域17の幅Wsetが垂直画素列2列分であると仮設定し、表示領域11のX方向に沿った中央部に相当する、垂直画素列における960,961列目の領域を算出位置とした場合の例である。第1例と同様に、エージング領域17を450[cd/m2]の輝度で発光させるために、垂直画素列における960,961列目には255[階調]の映像信号Vdataが入力され、他の垂直画素列においては0[階調]の映像信号Vdataが入力される。そして、ステップS203では、図14bに示すように、垂直画素列の960,961列目に属する各画素においては、255[階調]の映像信号Vdataが3.5[μA]の画素電流Ipixに変換され、他の垂直画素列においては、0[階調]の映像信号Vdataが0[μA]の画素電流Ipixに変換される。ここで、算出位置は、エージング領域17内の輝度差を算出するために便宜的に設定されるものである。したがって、算出位置は任意に設定することができる。例えば、第1例では、垂直画素列における1列目から1919列目の領域を算出位置としたが、2列目から1920列目の領域を算出位置とすることもできる。また、第2例では、垂直画素列における960,961列目を算出位置としたが、例えば、1,2列目もしくは1919,1920列目を算出位置とすることも可能である。しかしながら、ステップS202で仮設定した幅Wsetが比較的幅狭であるために、表示領域11における算出位置に大きな自由度が生じ得る場合には、算出位置を設定する位置によって、有機EL表示装置1の表示品質が変わる。つまり、ステップS201の4で同じ目標値を設定していたとしても、設定された算出位置が異なる有機EL表示装置1同士の間では、エージング処理における進行度の均一性に差が出る。幅Wsetが幅狭であるために算出位置に大きな自由度が生じ得る場合には、図14の第2例で示したように、算出位置を可能な限り表示領域11の中央部に位置させることが望ましい。このようにすることで、有機EL表示装置1の表示品質をより向上させることが可能である。この理由については、ステップS306,S406の説明の際に併せて述べる。ステップS204ステップS204では、表示領域11内の各画素における電圧降下量ΔVdropを算出する。ここでの電圧降下量ΔVdropとは、表示領域11の四隅の画素のうちいずれか一つの画素本実施の態様においては画素座標1,1の画素とする。における電圧値VTFTまたはVEL図4と、対象とする画素における電圧値との差のことを指す。また、画素座標h,vの画素とは、垂直画素列h列目に属し、かつ、水平画素行v行目に属する画素を指しており、例えば、上記の画素座標1,1の画素は、垂直画素列1列目に属し、かつ、水平画素行1行目に属する画素を指している。電圧降下量ΔVdropは、ステップS203で求めた各画素における画素電流Ipixの数値を、キルヒホッフの法則から導出された連立方程式に代入した上で、この連立方程式を解くことにより算出することができる。以下、この算出方法の詳細について説明する。図15は、表示領域11内の各画素における電圧降下量ΔVdropを算出するためのモデル図平面図である。図15の上方においてX方向に付している数字は垂直画素列の列番号を示しており、1から1920まである。また、同図左側においてY方向に付している数字は、水平画素行の行番号を示しており、1から1080まである。図中に示す黒丸は各画素14が備える画素電極105を示しており、最外周の線は電源線120図4参照である。図15に示すように、水平方向X方向に隣接する画素電極105同士は、配線抵抗RahまたはコンダクタンスGahで接続されているとみなすことができる。同様に、垂直方向Y方向に隣接する画素電極105同士は、配線抵抗RavまたはコンダクタンスGavで接続されているとみなすことができる。図15は、主として画素電極105についてのモデル図であるが、図中における符号の下に波括弧で示しているように、共通電極109についても同様に適用することができる。すなわち、水平方向X方向に隣接する共通電極109同士は、配線抵抗RchまたはコンダクタンスGchで接続されており、垂直方向Y方向に隣接する共通電極109同士は、配線抵抗RcvまたはコンダクタンスGcvで接続されているとみなすことができる。なお、共通電極109の場合における、符号124で示した最外周の線は、共通電極109に電力を供給する配線である。上記の配線抵抗Rah,Rav,Rch,Rcvの数値は、有機EL表示装置1の設計段階で決定されているものである。これらの具体的な数値は、図8に示す表におけるEL側配線抵抗およびTFT側配線抵抗の欄に記載している通りである。図16は、表示領域11内の各画素における電圧降下量ΔVdropを算出するためのモデル図斜視図である。図16のモデル図は、図15に示す画素電極105および共通電極109のモデル図に対し、有機発光層107を書き加えて立体的に示したものである。図中上方がTFT側であり、下方がEL側である。なお、図16では、表示領域11の一部のみを取り出して図示している。図16に示すモデル図において、各画素に対しキルヒホッフの法則を適用することにより、画素数分本実施の態様においては1920×1080個分の式からなる連立方程式が得られる。ここで、表示領域11の電圧降下量ΔVdropは、TFT側における電圧降下量ΔVdrop_TFTとEL側における電圧降下量ΔVdrop_ELとを足し合わせることにより算出される。したがって、TFT側についての連立方程式と、EL側についての連立方程式の2組の連立方程式を解くこととなる。次に、キルヒホッフの法則の具体的な適用方法を、画素座標3,3の場合を例に挙げて説明する。以下の説明において、符号の後ろにh,vと付している場合には、画素座標h,vにおけるものを示すものとする。例えば、VTFT3,3は、画素座標3,3における電圧値VTFTを示している。Ipix、VEL等についても同様とする。図17は、画素座標3,3におけるキルヒホッフの法則の適用方法を説明するための図である。図17aはTFT側にキルヒホッフの法則の適用する場合、図17bはEL側にキルヒホッフの法則の適用する場合をそれぞれ示している。図17aにおいて、画素座標2,3から3,3へ流れる電流をI1、画素座標4,3から3,3へ流れる電流をI2、画素座標3,2から3,3へ流れる電流をI3、画素座標3,4から3,3へ流れる電流をI4で示している。電気回路の任意の節点において、流入する電流の和と流出する電流の和の大きさは等しいとするキルヒホッフの法則第1法則より、画素電流Ipix=I1I2I3I4の関係式が得られる。この関係式にI=V/R,G=1/Rの関係式を代入することにより、画素電流Ipixは電圧値VTFT図4を用いて数1のように表される。数1を画素座標h,vについての一般式で表すと、数2のように表される。各画素について数2に示す式を立てることにより、画素数分の式からなる連立方程式が得られ、この連立方程式を解くことにより、各画素の電圧値VTFTが求まる。求まった各画素における電圧値VTFTと、画素座標1,1の画素における電圧値VTFT1,1との差分より、表示領域11内の各画素におけるTFT側の電圧降下量ΔVdrop_TFTが算出される。一方、EL側にキルヒホッフの法則を適用する場合図17bも、TFT側の場合と略同様に説明できる。図17bにおいて、画素座標3,3から2,3へ流れる電流をI5、画素座標3,3から4,3へ流れる電流をI6、画素座標3,3から3,2へ流れる電流をI7、画素座標3,3から3,4へ流れる電流をI8で示している。この場合、キルヒホッフの法則より、画素電流Ipix=I5I6I7I8の関係式が得られる。この関係式にTFT側の場合と同様にI=V/R,G=1/Rの関係式を代入すると、画素電流Ipixは電圧値VEL図4を用いて数3のように表される。数3を画素座標h,vについての一般式で表すと、数4のように表される。各画素について数4に示す式を立てることで、EL側についての連立方程式が得られる。この連立方程式を解くことにより求まった各画素における電圧値VELと、画素座標1,1の画素における電圧値VEL1,1との差分より、最終的に各画素におけるEL側の電圧降下量ΔVdrop_ELが算出される。そして、TFT側の電圧降下量ΔVdrop_TFTとEL側の電圧降下量ΔVdrop_ELとを足し合わせることにより、1つの画素全体としての電圧降下量ΔVdropが算出されることとなる。ステップS205次に、エージング領域17における輝度差を算出する。具体的には、ステップS204で求めた電圧降下量ΔVdropと、図8の表におけるΔIpix/ΔVdropの欄に示す数値との乗算を行うことにより、輝度差が求まる。ΔIpix/ΔVdropは、一の画素において1[V]の電圧降下があった場合に、当該一の画素の輝度が何[]低下するかを示すものである。例えば、図8に示すようにΔIpix/ΔVdropが17[/V]の場合、1[V]の電圧降下につき輝度が17[]低下することを示している。なお、ΔIpix/ΔVdropは、TFT側のΔIpix/ΔVdropとEL側のΔIpix/ΔVdropとがあり、図8の表におけるΔIpix/ΔVdropは、TFT側ΔIpix/ΔVdropとEL側ΔIpix/ΔVdropを足し合わせたものである。図18は、映像信号VdataとΔIpix/ΔVdropとの関係を示す図であり、この関係は有機EL表示装置1の設計段階で決まっているものである。この関係をグラフ形式で示したものが図18aであり、表形式で示したものが図18bである。図8の表におけるΔIpix/ΔVdropの欄には、255[階調]の映像信号Vdataが入力された場合のΔIpix/ΔVdropの値のみを示している。この映像信号VdataとΔIpix/ΔVdropとの関係は、グラフ形式図18aまたは表形式図18bで制御回路25に記憶されている。この乗算は全画素について行う必要はない。算出領域内における最も輝度が高くなると思われる画素と、最も輝度が低くなると思われる画素についてのみこの乗算を行い、乗算の結果求まった数値の差分をエージング領域17における輝度差とすればよい。図6aを用いて説明すると、エージング領域17内において最も輝度が高くなると思われる左側上端の画素A1と、最も輝度が低くなると思われる中央部の画素A2について上記の乗算を行い、これらの乗算結果の差分をエージング領域17における輝度差とする。ステップS206当ステップでは、エージング領域17における輝度差とステップS201の4で設定した目標値とを比較する。ステップS205で算出された輝度差が目標値を超えていると判定された場合ステップS206においてYES、ステップS207Aへ移行する。一方、輝度差が目標値を超えていないと判定された場合ステップS206においてNO、ステップS207Bへ移行する。ステップS207AステップS207Aでは、前回仮設定した幅WsetステップS202で仮設定した幅WsetからΔWを引いたものを新たな幅Wsetに仮設定し直す。ステップS206において輝度差が目標値を超えていると判定されているため、エージング領域17内における輝度差が小さくなるようにしなければならない。そのため、本ステップでは、エージング領域17の幅Wsetをより幅狭な幅Wsetに仮設定し直すようにしている。ステップS207Aで幅Wsetを仮設定し直したら、次は図10に示すステップS301に移行する。ここで、前回仮設定した幅Wsetから差し引くΔWの大きさは、任意に決定することが可能である。例えば、輝度差が目標値を大きく上回っている場合には、ΔWの大きさを大きくすることが望ましい。このようにすることで、探索ステップを完了するのに要する時間の短縮化を図ることが可能である。反対に、輝度差が目標値を僅かに上回っている場合には、ΔWの大きさを小さくすることが望ましい。このようにすることで、探索ステップにおいてより大きなエージング領域17の面積を探し出すことができ、エージング処理に要する時間の短縮化に貢献できる。また、輝度差が目標値を大きく上回っているか否かに関わらず、固定的に幅Wsetを減じていくこととしてもよい。このようにすることで、本ステップにおける処理の簡素化を図ることができる。ステップS301~S305ステップS301ではステップS207Aで仮設定し直した幅Wsetについて、ステップS203図9と同様の処理を行う。ステップS302,S303における処理も、それぞれ、基本的にステップS204,S205図9におけるものと変わりがない。ステップS304では、仮設定し直した幅Wsetについて算出された輝度差が目標値以下であるか否かを判定する。輝度差が目標値以下であると判定された場合ステップS304においてYES、ステップS306本設定ステップに移行する。一方、輝度差が目標値以下でないと判定された場合ステップS304においてNO、ステップS305へ移行し、ステップS207Aと同様に、前回仮設定した幅WsetからΔWを引いたものを新たな幅Wsetに仮設定し直す。幅Wsetを仮設定し直したのちステップS301~S303を行うという処理を、輝度差が目標値以下になるまで繰り返す。そして、目標値以下であると判定されればステップS304においてYES、ステップS306本設定ステップに移行する。ステップS207B図9に戻り、ステップS207Bでは、前回仮設定した幅WsetステップS202で仮設定した幅WsetからΔWを足したものを新たな幅Wsetに仮設定し直す。ステップS206において輝度差が目標値を超えていないと判定されているため、輝度差が目標値を超えない範囲で、エージング領域17の面積を拡大することが可能であるからである。ステップS207Bで幅Wsetを仮設定し直したら、次は図11に示すステップS401に移行する。ステップS207Bにおいても、前回仮設定した幅Wsetから足し合わせるΔWの大きさは、任意に決定することが可能である。ステップS401~S405ステップS401~403においては、ステップS207Bで仮設定し直した幅Wsetについて、ステップS203図9と同様の処理を行う。ステップS404では、仮設定し直した幅Wsetについて算出された輝度差が目標値を超えているか否かを判定する。輝度差を超えていると判定された場合ステップS404においてYES、ステップS406本設定ステップに移行する。一方、輝度差が目標値を超えていないと判定された場合ステップS404においてNO、ステップS405へ移行し、ステップS207Bと同様に、前回仮設定した幅WsetからΔWを足したものを新たな幅Wsetに仮設定し直す。幅Wsetを仮設定し直したのちステップS401~S403を行うという処理を、輝度差が目標値を超えるまで繰り返す。そして、輝度差が目標値を超えたと判定されればステップS404においてYES、ステップS406本設定ステップに移行する。なお、算出された輝度差が目標値と同値である場合もステップS207Bに移行する。ここで、本実施の態様における探索ステップにおいては、算出した輝度差が目標値以下であるという条件を満たしている面積の中から、最大の面積を探索することとしている。ステップS206までの処理により、ステップS202において仮設定した幅Wsetのエージング領域17であれば、その輝度差が目標値以下であるという条件を満たしていると判断できる。しかしながら、ステップS206までの処理では、ステップS202において仮設定した幅Wsetについてしか検討していないため、この仮設定した幅Wsetのエージング領域17が最大のものであるかは不明である。したがって、この仮設定した幅Wsetのエージング領域17が最大のものであるかを判断するために、算出された輝度差が目標値と同値である場合もステップS207Bに移行することとしている。<本設定ステップステップS306,S406>まず、ステップS306では、ステップS304において初めて輝度差が目標値以下であると判定されたときに仮設定されていた幅Wsetを、エージング処理行う際のエージング領域17の幅として本設定する。一方、ステップS406では、ステップS404において初めて輝度差が目標値を超えたと判定されたときに仮設定されていた幅Wsetではなく、その一つ前に仮設定されていた幅Wsetを、エージング処理行う際のエージング領域17の幅として本設定する。ここで、算出位置を可能な限り表示領域11の中央部に位置させた方が、より高い表示品質の有機EL表示装置1が得られる理由について説明する。表示領域11においては、画素の位置によって電圧降下量ΔVdropが異なり、表示領域11の中央部にいくほど電圧降下量ΔVdropは大きくなる。すなわち、エージング領域17の面積が同じであっても、算出位置を表示領域11の中央部に位置させるほど算出される輝度差は大きくなり、表示領域11の中心点とエージング領域17における中心点とが重なる場合に、エージング領域17における輝度差は最高値となる。そのため、仮に、ステップS203,S301,S401で表示領域11における最左側または最右側に算出位置を設定した場合には、探索ステップにおいて輝度差が目標値以下であると判定されているにも関わらず、表示領域11の中央部にエージング領域17が位置している瞬間は、実際は目標値を超えた輝度差でエージング処理が行われている可能性がある。その結果、エージング処理における進行度の均一性が低下してしまう。この現象は、ステップS205,S303,S403の結果算出される輝度差が比較的小さくなるような算出位置が、ステップS203,S301,S401で設定されたために生じる。一方、最高値となる輝度差を基準に目標値との比較を行っておけば、表示領域11におけるどの位置にエージング領域17が表示されたとしても、エージング領域17内における輝度差が目標値を超えた状態でエージング処理が行われることはない。そのため、エージング処理における進行度の均一性を高く維持することができるので、その結果完成する有機EL表示装置1の表示品質はより高いものとなる。したがって、ステップS203,S301,S401では、最高値の輝度差となるように算出位置を設定する、換言すると、表示領域11の中央部に算出位置を設定することが望ましいのである。<その他>上記の説明においては、図6aのように、表示領域11の上端から下端に延びる帯状のエージング領域17を、X方向に移動させながら発光させる場合について主に説明した。図6bのように、表示領域11の左端から右端に延びる帯状のエージング領域17を、Y方向に移動させながら発光させる場合についても略同様の原理で説明することができる。以下、相違する点について簡単に述べる。図6bのようにY方向に移動させる場合においては、ステップS201図9の1で、エージング領域17をY方向に移動させるように設定する。そして、ステップS201の3で、エージング領域17の形状を表示領域11の左端から右端に延びる帯状とするように設定する。また、ステップS202において仮設定可能なエージング領域17の幅Wsetは、水平画素行1行分の幅~水平画素行1079行分の幅の範囲である。例えば、ステップS202においてエージング領域17の幅Wsetを水平画素行4行分の幅とした場合には、ステップS203では、水平画素行における539行目から542行目の領域を算出位置とすることが望ましい。この例のように設定を行った場合、ステップS203では最終的に、水平画素行における539行目から542行目に属する各画素においては、255[階調]の映像信号Vdataが3.5[μA]の画素電流Ipixに変換され、他の水平画素行においては、0[階調]の映像信号Vdataが0[μA]の画素電流Ipixに変換される。≪実施の態様2≫本実施の態様では、エージング領域17を互いに離間した複数の領域に分けて表示領域11に表示させることにより、エージング処理を行う例について説明する。図19は、実施の態様2に係るエージング方法の概略を示す図である。図19aは、エージング領域17をX方向の左から右へ向かって移動させる場合を、図19bはY方向の上から下へ向かって移動させる場合をそれぞれ示している。図19a,bに示すように、本実施の態様におけるエージング領域17は、表示領域11内で互いに離間した複数の領域からなることとしている。なお、図19a,bにおいては、離間した領域同士の間隔が等間隔である場合を図示している。本実施の態様におけるエージング工程の手順も、実施の態様1と同様に、図9~11に示すフローチャートに沿ったものである。主に、ステップS201~S203図9と、ステップS203に対応するS301図10およびS401ステップ図11での設定事項が、実施の態様1と異なる。まず、ステップS201図9の3においてエージング領域17の形状の設定を行うが、このときに、エージング領域17を互いに離間した複数の領域に分けて表示領域11に表示させるように設定する。このとき、エージング領域17を何個の領域に分けるようにするかも設定する。本実施の態様においては、図19aのように、5個の領域に分けることとする。次に、ステップS202においてエージング領域17の幅Wsetを仮設定する。ここで、本実施の態様でのエージング領域17の幅Wsetは分けられた各領域の幅ではなく、複数の領域に分ける前のエージング領域17の幅分けられた各領域の幅の総和を仮設定する。続くステップS203では、ステップS201の3で設定した領域の個数と対応するように、算出位置も離間した複数の領域からなるように設定する。図20は、実施の態様2に係るステップS203における処理を説明するための図である。図20aは、制御回路25図1に入力される映像信号Vdataの階調を各画素毎に示した表であり、図20bは、図20aに示す映像信号Vdataが入力された場合に各画素に流れる画素電流Ipixを示した表である。図20a,bにおいて、上側には垂直画素列の列番号を、左側には水平画素行の行番号をそれぞれ記している。図20では、上述のようにステップS201の3にてエージング領域17を5個の領域に分けるように設定した上で、ステップS202にて垂直画素列40列分を幅Wsetとして仮設定した場合のものである。図20に示す例では、垂直画素列における1~8列目,479~486列目,957~964列目,1435~1442列目,1913~1920列目の領域を算出位置としている。そのため、図20aに示すように、算出位置として設定された上記垂直画素列には、255[階調]の映像信号Vdataが入力され、他の垂直画素列においては0[階調]の映像信号Vdataが入力される。したがって、図20bに示すように、算出位置として設定された上記垂直画素列に属する各画素においては、255[階調]の映像信号Vdataが3.5[μA]の画素電流Ipixに変換される。他の垂直画素列においては、0[階調]の映像信号Vdataが0[μA]の画素電流Ipixに変換される。ステップS205ではエージング領域17における輝度差を算出する。本実施の態様においては、分けられた各領域について輝度差を算出し、算出した各輝度差のうち最も大きい輝度差を基準に目標値との比較を行うことが望ましい。このようにすることで、実施の態様1におけるステップS306で説明したものと同様の理由により、有機EL表示装置の表示品質はより高いものとなる。本実施の態様によれば、単位時間当たりにより多くの面積の表示領域をエージング処理することができるため、エージング時間の短縮化を図ること可能である。なお、図19a,bでは、分けられた各領域同士の間隔を等間隔とする例について説明したが、本発明においては必ずしも等間隔であることは必須ではない。分けられた各領域同士の間隔が等間隔でない場合には、等間隔である場合と比較して、より輝度ムラが発生するおそれがある。したがって、エージング領域17を互いに離間した複数の領域に分けてエージング処理を行う場合には、図19a,bにように分けられた各領域同士の間隔を等間隔とすることが望ましい。≪実施の態様3≫実施の態様1,2では、エージングモードが動作モードの1つとして記憶された駆動制御部20が、有機EL表示装置1の内部に設けられている例について説明した。つまり、有機EL表示装置1自身が表示領域11のエージング処理を行う例について説明したが、本発明はこれに限定されない。本実施の態様では、有機EL表示装置とは別体のエージング装置を用いて表示領域をエージングする例について説明する。図21は、実施の態様3に係るエージング装置30と有機EL表示装置1Aとの接続関係を示す図である。エージング装置30は、エージングモード用の映像信号を制御回路25Aに出力することで、有機EL表示装置1Aの表示領域におけるエージング領域を発光させ、当該発光させる領域の表示領域内における位置を、表示領域での未移動領域が存在することなく移動させるような、エージングモード用の映像信号を生成するものである。エージング装置30は、エージングモード用の映像信号を有機EL表示装置1Aに出力することにより、表示領域のエージング処理を行う。図21に示す有機EL表示装置1Aと図1に示す有機EL表示装置1との相違点は、制御回路25Aの構成である。有機EL表示装置1Aにおける制御回路25Aは、上記エージングモードを記憶していない点で、有機EL表示装置1における制御回路25と異なる。すなわち、実施の態様1の有機EL表示装置1は、エージングモード用の映像信号の入力を受けなくともエージング処理が行えるのに対し、本実施の態様においては、有機EL表示装置1Aがエージング装置30からエージングモード用の映像信号を受けることにより、エージング処理が行われる。エージング装置30の内部の記憶装置には、有機EL表示装置1Aの表示領域を動作させるための動作モードの1つとして、エージングモードが記憶されている。エージング装置30に記憶されているエージングモードは、表示領域におけるエージング領域を決定する工程図9~11に示すフローチャートに基づき決定された面積のエージング領域を設け、当該エージング領域で囲まれる範囲の画素を発光させ、当該エージング領域の表示領域内における位置を、表示領域での未移動領域が存在することなく移動させるように、表示領域を動作させるものである。すなわち、ステップS115において制御回路25図1に記憶させたエージングモードと同様のエージングモードが、エージング装置30に記憶されていることになる。本実施の態様によれば、エージングモードを持たない駆動制御部を有する有機EL表示装置に対しても、実施の態様1,2に係るエージング方法でエージング処理を行うことができる。[変形例その他]以上、実施の態様1~3について説明したが、本発明は上記の実施の態様に限られない。例えば、以下のような変形例等が考えられる。1有機EL表示装置のエージング処理が行われる者としては、例えば、有機EL表示装置を製造するメーカーや、表示装置のエージング処理を専門に行うエージング業者等が挙げられる。有機EL表示装置を製造するメーカーがエージング処理を行う態様としては、[1]実施の態様1で説明したエージング方法でエージング処理を行う場合、[2]実施の態様1に係る有機EL表示装置1を用いてそのエージング処理を行う場合、および[3]実施の態様3で説明したエージング装置を用いてエージング処理を行う場合等が考えられる。また、エージング処理は、有機EL表示装置が製品として出荷された後においてもなされる場合がある。したがって、これら[1]~[3]は、有機EL表示装置を製造するメーカー自身の工場においてだけでなく、有機EL表示装置を購入した顧客の家または事業所等においてもされることがある。エージング業者がエージング処理を行う態様としては、上記[1]および[3]の場合等が考えられる。エージング業者が行う場合も、エージング業者自身の工場においてだけでなく、有機EL表示装置を購入した顧客の家等においてもされることがある。また、本発明におけるエージング方法は、主に、実施の態様1のように有機EL表示装置自身が行う場合や、実施の態様3のようにエージング装置が行う場合がある。なお、上記で説明したエージング処理の態様は単なる一例であり、上記の態様に限定されるものではない。2上記の実施の態様においては、表示領域におけるエージング領域の形状をY方向またはX方向に延びる帯状であるとしたが、本発明はこれに限定されない。図22は、表示領域におけるエージング領域の形状に係る変形例を示す図である。図22aに示すエージング領域17Aのように、ブロック形状としてもよい。図22aに示すブロック形状は表示領域11におけるY方向に亘って3段になっているが、例えば、エージング処理においてエージング領域をX方向に移動させる場合、全ての段を左から右へ移動させることとしてもよいし、段によって移動させる方向を逆にしてもよい。ブロック形状とする場合、ステップS202図9においては、例えば、ブロックにおけるX方向の幅とブロックにおけるY方向の幅とを仮設定すればよい。また、図22bに示すエージング領域17Bのように、斜め方向に延びる帯状としてもよい。この場合、ステップS202においては、例えば、エージング領域17Bの傾斜角度およびX方向の幅とを仮設定すればよい。さらに、図22cに示すエージング領域17Cのように、ネコの図柄としてもよい。図22cにはネコの図柄を示しているが、これは単なる一例である。ネコのほか、例えば、イヌ、ウサギ、カブトムシ等の動物や昆虫等の図柄とすることもできる。このような図柄とする場合、ステップS202においては、エージング領域17Cとして表示させる図柄を選択した上で、選択した図柄の面積を仮設定すればよい。エージング領域の形状をこのような図柄とすることで、例えば、上述のように有機EL表示装置を購入した顧客の家でエージングを行う場合に、エージング処理を行っている間の待ち時間に顧客を退屈させないようにすることができる。特に、小さな子供が居る顧客の家でエージング処理を行う場合に有効な変形例である。3上記の実施の態様においては、発光させる領域エージング領域を時間経過に伴って移動させる例として、図7に示すようにエージング領域をスクロールさせる場合を例示したが、本発明はこれに限定されない。例えば、エージング領域が図6aに示すようなY方向に延びる帯状である場合に、最左側、その次に中央部、その次に最右側に表示させるというように、エージング領域を時間軸に沿って飛び飛びに発光させるような場合も、本発明に含まれるものとする。また、図6aの例において、最左側、その次に最右側、その次に中央部に表示させるというように、エージング領域を時間軸に沿わずに飛び飛びに発光させるような場合や、表示領域の左端から右端に向かってエージング領域を移動させ、右端まで移動したら再びを左端へ向けてスクロールさせるような場合も、本発明に含まれるものとする。なお、実施の態様においては、主に、エージング領域を表示領域における左から右に向かって、もしくは上から下に向かって移動させる例を示したが、勿論、右から左に向かって、もしくは下から上に向かって移動させることとしてもよい。4図8に示す有機EL表示装置のスペックは単なる一例である。有機EL表示パネルのサイズ等によって大きく変わることも有り得る。5実施の態様1におけるステップS204図9においては、TFT側の電圧降下量ΔVdrop_TFTとEL側の電圧降下量ΔVdrop_ELとを足し合わせることにより、1つの画素全体としての電圧降下量ΔVdropを算出することとしたが、本発明はこれに限定されない。TFT側の電圧降下量ΔVdrop_TFTかEL側の電圧降下量ΔVdrop_ELのいずれか片方のみを算出し、これを1つの画素全体としての電圧降下量ΔVdropとみなすこととしてもよい。この場合、ΔIpix/ΔVdropの値がより大きい側の電圧降下量ΔVdropを算出し、これを1つの画素全体としての電圧降下量ΔVdropとみなすことが望ましい。例えば、TFT側ΔIpix/ΔVdrop>EL側ΔIpix/ΔVdropの関係がある場合、TFT側の電圧降下量ΔVdrop_TFTを1つの画素全体としての電圧降下量ΔVdropとみなすことが望ましい。このようにすることで、より正確な電圧降下量ΔVdropの値が得られる。6上記の実施の態様においては、エージング領域内において最も輝度が高くなると思われる画素と、最も輝度が低くなると思われる画素との間の輝度差を算出することでステップS205図9、直接的に、仮設定した面積の範囲内における最大輝度の画素と最小輝度の画素との間の輝度差を算出することとしたが、本発明はこれに限定されない。例えば、最も輝度が高くなると思われる画素とこの画素から少し離れた場所にある画素との間の輝度差を基にエージング領域内の輝度差を予測する場合のように、間接的にエージング領域内の輝度差を算出する場合も、仮設定した面積の範囲内における最大輝度の画素と最小輝度の画素との間の輝度差を算出するに含まれるものとする。このことは、ステップS205図9と同様の処理を行うステップS303図10,S403図11においても同様である。7制御回路25図1に記憶されているエージングモードの個数は特に限定されない。例えば、エージング領域内の輝度差を5[]以下とするエージングモード、3[]以下とするエージングモードのように、制御回路に複数のエージングモードを記憶させておくこととしてもよい。この場合、エージング工程ステップS116図5において、記憶させた複数のエージングモードの中から1つを選択することとなる。8表示領域におけるエージング領域を決定する工程ステップS114においては、幾つかの仮設定値に対して算出したエージング領域内の輝度差をグラフ化したものを、面積決定手段に記憶させておくこととしてもよい。このようにしておけば、輝度差の目標値を変える場合であっても有機EL表示装置のスペックが同じである限りは、図9~11に示す処理全てを行うことなく、記憶したグラフを基に希望する目標値に合ったエージング領域の面積を選択することができる。この具体例について、図8に示すスペックの有機EL表示装置において、図6a,bで示すようにエージング領域を移動させた場合を取り上げて説明する。図23は、エージング領域の形状をY方向に延びる帯状とした場合において、エージング領域のX方向の幅を変化させた場合の、エージング領域内の輝度差を示すグラフである。図23は、図6aに示したようにエージング領域をX方向に移動させる場合に相当する。また、ここでは、エージング領域のX方向の幅を表示領域におけるX方向に沿った幅の100,80,60,40,20,10,5,3.75,2.5,1.25と変化させたときの輝度差をプロットしている。図24は、エージング領域の形状をX方向に延びる帯状とした場合において、エージング領域のY方向の幅を変化させた場合の、エージング領域内の輝度差を示すグラフである。図24は、図6bに示したようにエージング領域をY方向に移動させる場合に相当する。また、ここでは、エージング領域のY方向の幅を表示領域におけるY方向に沿った幅の100,80,60,40,20,11.1,8.89,6.67,4.44と変化させたときの輝度差をプロットしている。図23,24の各図における輝度差は、エージング領域内での最高輝度-最低輝度/最高輝度×100[]で定義されるものである。図23b,図24bは、それぞれ図23a,図24aにおける二点鎖線で囲った部分の拡大図である。また、図23,24では、エージング領域における表示輝度を450[cd/m2]とした場合を100[]とし、表示輝度を20~140[]と変化させた場合のデータを図示している。20[]の場合を白抜きの四角で、40[]の場合を白抜きの三角で、60[]の場合を白抜きの丸で、80[]の場合を塗りつぶした菱形で、100[]の場合を塗りつぶした四角で、120[]の場合を塗りつぶした三角で、140[]の場合を塗りつぶした丸で、それぞれプロットしている。図23,24に示すプロットより、実施の態様1のように目標値を5[]とする場合には、エージング領域におけるX方向の幅を3.3[]図23、エージング領域におけるY方向の幅を10.7[]図24とすればよいことがわかる。図23,24に示すようなデータを予め取得しておくと、例えば、スペックが同一である複数台の有機EL表示装置に対してエージング処理を行う場合であって、表示装置ごとに表示品質を異ならせたい輝度差の目標値を異ならせたいような場合において有用である。これにより、ステップS114に要する時間を短縮することが可能である。9上記の実施の態様で説明した探索ステップのフローチャート図9~11は単なる一例であり、本発明はこれに限定されない。図25は、表示領域11におけるエージング領域17を決定する工程の第1の変形例に係る手順を示すフローチャートである。ステップS501は、図9におけるステップS201と同様である。ステップS502では、エージング領域17の幅WsetをWmin図6に仮設定する。ステップS503~S507では、ステップS401~S405図11と同様の処理を行う。そして、ステップS508では、ステップS506において初めて輝度差が目標値を超えたと判定されたときに仮設定されていた幅Wsetではなく、その一つ前に仮設定されていた幅Wsetを、エージング処理行う際のエージング領域17の幅として本設定する。本設定されるエージング領域17の幅が、Wmax図6の半分に相当する幅よりも狭くなるWminに近いと予想される場合に本変形例を適用することで、探索ステップに短縮化し、面積決定手段における処理を簡素化することが可能である。図26は、表示領域11におけるエージング領域17を決定する工程の第2の変形例に係る手順を示すフローチャートである。ステップS601はステップS201と同様である。ステップS602では、エージング領域17の幅WsetをWmaxに仮設定する。ステップS603~S607では、ステップS301~S305図10と同様の処理を行う。そして、ステップS608では、ステップS606において初めて輝度差が目標値以下であると判定されたときに仮設定されていた幅Wsetを、エージング処理行う際のエージング領域17の幅として本設定する。本変形例は、図25の場合とは逆に、本設定されるエージング領域17の幅が、Wmaxの半分に相当する幅よりも広くなるWmaxに近いと予想される場合に有効な例である。なお、上記の実施の態様および本変形例に示すフローチャートはいずれも、輝度差が目標値以下となるようなエージング領域の幅の見当がつかない場合であっても対応できる。10上記の実施の態様においては、探索ステップにより探索された面積を、そのままエージング処理を行うエージング領域の面積として本設定することとした。図9~11に示すフローチャートに沿って探索された面積は理論値であるため、この理論値を実測値で補正し、当該補正された値を本設定することとしてもよい。このようにすることで、エージング処理の進行度を有機EL表示装置間で均一にすることが可能である。11エージング工程における積算発光時間は、全画素で共通としてもよいし、全画素で共通でないようにしてもよい。全画素で共通でないようにする場合、電圧降下が原因の輝度低下によりエージングの進行度が遅れる表示領域中央部にいくほど、積算発光時間を長くすることが望ましい。このようにすることで、より一層のエージング処理の均一化を図ることが可能である。表示領域中央部における積算発光時間を増やす方法としては、例えば、表示領域中央部ではエージング領域を移動させる速度を遅くする、エージング領域を何回かスクロールさせるうちの1回は表示領域中央部のみを移動するようにする、飛び飛びでエージング領域を移動させる場合に、表示領域中央部に移動させる頻度を増やす等が考えられる。12本発明における電流駆動型アクティブマトリクス表示装置を準備する工程には、実施の態様1に示すように電流駆動型アクティブマトリクス表示装置を製造することにより当該装置を準備することとしたが、本発明はこれに限定されない。例えば、電流駆動型アクティブマトリクス表示装置を購入することにより、当該装置を準備することとしてもよい。13実施の態様2においては、エージング条件設定ステップでエージング領域を何個の領域に分けるようにするかを予め設定した上で、探索ステップでは分けられた各領域の幅の総和を変えることとしたが、本発明はこれに限定されない。エージング条件設定ステップで離間した各領域の幅を予め設定しておき、探索ステップでは分ける領域の数を変えることとしてもよい。14実施の態様3におけるエージング装置30図21は、有機EL表示装置1Aの制御回路25Aに入力する映像信号の生成および出力をすることにより、表示領域のエージング処理を行っていたが、本発明はこれに限定されない。駆動回路21~24を駆動させるための制御信号の生成および出力をすることにより、表示領域のエージング処理を行うこととしてもよい。15上記の実施の態様においては、電流駆動型アクティブマトリクス表示装置として有機EL表示装置を例に挙げて説明したが、本発明はこれに限定されない。本発明は、電流駆動型であって、かつ、アクティブマトリクス方式を採用している表示装置全般に適用することができる。16上記の実施の態様においては、トップエミッション型の有機EL表示パネルを例に挙げて説明したが、本発明はこれに限定されない。TFT基板101図3側を表示面とするいわゆるボトムエミッション型であってもよい。17有機EL表示装置について、有機EL表示パネルに対する駆動制御部の配置や接続関係については、図1に示すものに限られない。18発明が解決しようとする課題の項において、共通電極が複数の画素間で共通に設けられていることにより発生する電圧降下により、表示領域の周縁部と中央部との間で輝度差が生じてしまうと説明した。この電圧降下が発生するのは、共通電極が複数の画素間で共通に設けられている場合に限られない。画素電極が複数の画素間で共通に設けられている場合にも上記の課題は発生し得るが、このような構成に対しても本発明を適用することで、同様に課題の解決を図ることができる。すなわち、本発明は、画素電極と共通電極の少なくとも一方が複数の画素間で共通に設けられている電流駆動型アクティブマトリクス表示装置に、広く適用することができる。"