窒化物半導体層の主面上に互いに離間して配置された第1及び第2の主電極、及び前記第1の主電極と前記第2の主電極間で前記主面上に配置された制御電極を有するスイッチング素子と、コレクタ端子とエミッタ端子と制御端子とを有する第1の駆動素子及び入力端子を含む駆動回路と、を備え、前記第1の駆動素子の前記コレクタ端子は前記スイッチング素子の前記第1の主電極に接続され、前記第1の駆動素子の前記エミッタ端子は前記スイッチング素子の前記制御電極に接続され、前記第1の駆動素子の前記制御端子は前記入力端子及び前記エミッタ端子に接続されることを特徴とするスイッチング回路。前記第1の駆動素子の耐圧は前記スイッチング素子の耐圧よりも低いことを特徴とする請求項1に記載のスイッチング回路。前記駆動回路は第2の駆動素子を含み、前記第2の駆動素子の第1の主端子は前記スイッチング素子の前記制御電極に接続され、前記第2の駆動素子の第2の主端子は前記スイッチング素子の前記第2の主電極に接続されることを特徴とする請求項1又は2に記載のスイッチング回路。前記駆動回路は第3の駆動素子を含み、前記第3の駆動素子の第1の主端子は前記エミッタ端子に接続され、前記第3の駆動素子の第2の主端子は前記スイッチング素子の前記制御電極に接続され、前記第3の駆動素子は前記第2の主端子から前記第1の主端子に流れる電流を阻止する機能を有することを特徴とする請求項1乃至3のいずれか1項に記載のスイッチング回路。前記第1の駆動素子の飽和領域特性は前記第2の駆動素子の線形領域特性よりも良いことを特徴とする請求項3に記載のスイッチング回路。窒化物FETの優れた動作特性を引き出すためには、窒化物FETを駆動する駆動回路ドライバの構成について十分な検討が必要である。例えば、ショットキゲート型窒化物FETでは、オン状態で流れるゲート電流により消費電力が増大するという問題がある。また、MISゲート型窒化物FETでは、ゲート容量が大きいため、高速動作させるために大きなゲート電流が必要である。このため、これらの問題を解決できる駆動回路が望まれている。本発明は、ゲート電流を抑制し且つ高速動作が可能なスイッチング回路を提供することを目的とする。本発明の一態様によれば、窒化物半導体層の主面上に互いに離間して配置された第1及び第2の主電極、及び前記第1の主電極と前記第2の主電極間で前記主面上に配置された制御電極を有するスイッチング素子と、コレクタ端子とエミッタ端子と制御端子とを有する第1の駆動素子及び入力端子を含む駆動回路と、を備え、前記第1の駆動素子の前記コレクタ端子は前記スイッチング素子の前記第1の主電極に接続され、前記第1の駆動素子の前記エミッタ端子は前記スイッチング素子の前記制御電極に接続され、前記第1の駆動素子の前記制御端子は前記入力端子及び前記エミッタ端子に接続されることを特徴とする。本発明によれば、ゲート電流を抑制し且つ高速動作が可能なスイッチング回路を提供できる。次に、図面を参照して、本発明の第1乃至第6の実施形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであることに留意すべきである。又、以下に示す第1乃至第6の実施形態は、この発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の実施形態は、構成部品の構造、配置等を下記のものに特定するものでない。この発明の実施形態は、特許請求の範囲において、種々の変更を加えることができる。第1の実施形態本発明の第1の実施形態に係るスイッチング回路1は、スイッチング素子TSWと、スイッチング素子TSWを駆動する駆動回路10とを備える。スイッチング素子TSWは、窒化物半導体層の主面上に互いに離間して配置されたドレイン電極DSWとソース電極SSW、及び、ドレイン電極DSWとソース電極SSW間で窒化物半導体層の主面上に配置されたゲート電極GSWを有する。スイッチング素子TSWのドレイン電極DSWとソース電極SSWは、ドレイン端子Dとソース端子Sにそれぞれ接続されている。スイッチング素子TSWは、例えばGaN層とAlGaN層の積層構造を有する窒化物半導体層を備えた窒化物FETである。図2に、スイッチング素子TSWの構成例を示す。図2は、基板21上に配置された窒化物半導体層22の平坦な主面上に、ドレイン電極DSW、ソース電極SSW及びゲート電極GSWが配置された例である。窒化物半導体層22の主面は、リセスが形成された凹凸形状であってもよい。駆動回路10は、IGBTInsulatedGateBipolarTransistorからなる第1の駆動素子TD1とゲート抵抗R1とを有する。図1に示すように、第1の駆動素子TD1のコレクタ電極CD1にスイッチング素子TSWのドレイン電極DSWが接続され、エミッタ電極ED1にスイッチング素子TSWのゲート電極GSWが接続される。第1の駆動素子TD1のゲート電極GD1は入力端子INに接続されている。入力端子INには、スイッチング素子TSWのオンオフを制御するための制御信号が受信される。更に、入力端子INとスイッチング素子TSWのゲート電極GSW間にゲート抵抗R1が接続されている。スイッチング回路1では、第1の駆動素子TD1のオンオフを制御する制御信号が入力端子INを介して第1の駆動素子TD1のゲート電極GD1に入力される。駆動回路10に入力される制御信号によって第1の駆動素子TD1の導通状態を設定することにより、スイッチング素子TSWのオンオフが制御される。なお、第1の駆動素子TD1も、スイッチング素子TSWと同様に、窒化物FETであることが好ましい。高速動作が可能な窒化物FETを第1の駆動素子TD1に採用することにより、スイッチング回路1全体が高速動作する。例えば、スイッチング素子TSWと駆動回路10を同一半導体チップ上に形成することが有効である。第1の駆動素子TD1は、スイッチング素子TSWの動作を制御することができるだけの駆動能力があればよい。したがって、第1の駆動素子TD1のサイズは、スイッチング素子TSWよりも小さくてよい。図3のタイミングチャートを参照して、スイッチング回路1の動作を以下に説明する。図3において、入力電圧VINは入力端子INに入力される信号の電圧レベルである。また、ドレイン電圧VDはドレイン端子Dの電圧であり、ドレイン電流IDは、スイッチング素子TSWのドレイン電極DSWを流れる電流である。ゲート電流IGTSWは、ゲート電極GSWを流れるゲート電流であり、ゲート電圧VGTSWは、ゲート電極GSWの電圧である。コレクタ電流ICTD1及びゲート抵抗電流IR1は、それぞれ、第1の駆動素子TD1のコレクタ電極CD1を流れる電流、及びゲート抵抗R1を流れる電流である。時刻t1において、入力端子INにハイHigh信号が入力されると、第1の駆動素子TD1がオンする。これにより、スイッチング素子TSWをオンさせるのに十分な大きさであるゲート電流値IGSWのゲート電流IGTSWが、第1の駆動素子TD1を介してスイッチング素子TSWのゲート電極GSWに流れる。このため、スイッチング素子TSWがオンする。このとき、ゲート抵抗電流IR1もスイッチング素子TSWのゲート電極GSWに流れる。スイッチング素子TSWがオンした後、ドレイン電圧VDはTSWのオン動作に伴い低下し、その結果、時刻t2において第1の駆動素子TD1がオフする。このため、第1の駆動素子TD1のコレクタ電流ICTD1は流れなくなる。これにより、ゲート電流IGTSWは急激に減少し、スイッチング素子TSWのオン状態を維持するのには十分なゲート電流値IGONのゲート電流IGTSWのみが、ゲート抵抗R1を介してスイッチング素子TSWのゲート電極GSWに流れる。図示しないタイミングにおいて、入力端子INにLow信号が入力されると、第1の駆動素子TD1はオフし、スイッチング素子TSWのゲートにチャージされた電荷はゲート抵抗R1を介して放電され、スイッチング素子TSWがオフする。上記の説明のように、図1に示したスイッチング回路1では、スイッチング素子TSWをオンさせるためにゲートチャージが必要なスイッチング動作開始時だけに、第1の駆動素子TD1からスイッチング素子TSWのゲート電極GSWに大きな電流を流すことができる。そして、第1の駆動素子TD1が非導通状態になってからは、スイッチング素子TSWのオン状態を維持するために必要な最小限のゲート電流が、ゲート抵抗R1を介してスイッチング素子TSWのゲート電極GSWに供給される。したがって、スイッチング回路1によれば、スイッチング素子TSWを高速にオン動作させることができる。ゲート抵抗R1の抵抗値は、ゲート電流IGTSWがスイッチング素子TSWのオン状態を維持するために必要な電流値になるように、スイッチング素子TSWのサイズや入力端子INに入力されるHigh信号の電圧レベルなどを考慮して、設定される。スイッチング素子TSWがショットキゲート型窒化物FETである場合、スイッチング素子TSWはゲート電極にゲート電流が流れる接合型電界効果トランジスタJFETに近いデバイス構造である。このため、スイッチング素子TSWを高速動作させるためには、ゲート電極GSWに高電圧を印加する必要がある。このため、高速動作のためにはゲート電流が増大してしまう。一方、供給するゲート電流を抑制すると、スイッチング動作が遅くなる。したがって、スイッチング素子TSWのスイッチング動作時にのみ大電流を供給し、スイッチング素子TSWがオン状態である間はオン状態を維持する必要最小限の駆動電流を供給するスイッチング回路1は、理想的なスイッチング回路である。次に、図1に示したスイッチング回路1におけるスイッチング素子TSWの保護機能について説明する。図2に示したような構造を有する窒化物FETは、一般的にアバランシェ耐量が低いことが知られている。駆動回路10において、第1の駆動素子TD1の耐圧をスイッチング素子TSWの耐圧よりも低くなるように構成することで、スイッチング素子TSWをアバランシェ破壊から保護することができる。即ち、スイッチング回路1のドレイン端子電圧が上昇したとき、第1の駆動素子TD1がスイッチング素子TSWよりも先にブレイクし、ゲート電流IGTSWが、第1の駆動素子TD1を介してスイッチング素子TSWのゲート電極GSWに流れる。このような動作により、スイッチング素子TSWがオンし、スイッチング素子TSWがアバランシェ破壊から保護される。以上に説明したように、本発明の第1の実施形態に係るスイッチング回路1によれば、スイッチング動作開始時においてのみスイッチング動作に必要な大きさのゲート電流がスイッチング素子TSWに供給され、スイッチング動作後はオン状態を維持するために必要な最小限のゲート電流がスイッチング素子TSWに供給される。したがって、スイッチング回路1によれば、ゲート電流を抑制し且つ高速動作が可能なスイッチング回路を提供できる。第2の実施形態本発明の第2の実施形態に係るスイッチング回路1は、図4に示すように、入力端子IN_HとIN_Lとを備え、第2の駆動素子TD2を備える。入力端子IN_Hは第1のスイッチング素子TD1のゲート電極GD1とゲート抵抗R1とに接続され、入力端子IN_Lは第2のスイッチング素子TD2のゲート電極GD2に接続される。第2の駆動素子TD2のドレイン電極DD2は、スイッチング素子TSWのゲート電極GSWが接続され、ソース電極SD2にスイッチング素子TSWのソース電極SSWが接続されている。スイッチング回路1では、第1の駆動素子TD1のオンオフを制御する制御信号が入力端子IN_Hを介してゲート電極GD1に入力され、第2の駆動素子TD2のオンオフを制御する制御信号が入力端子IN_Lを介してゲート電極GD2に入力される。駆動回路10に入力される制御信号によって第1の駆動素子TD1と第2の駆動素子TD2の導通状態を設定することにより、スイッチング素子TSWのオンオフが制御される。なお、入力端子IN_H及びIN_Lのいずれか一方を省略し、入力された信号の論理を反転させる周知のインバータ回路を用いて、単一の入力端子を備える駆動回路10を構成することもできる。第2の駆動素子TD2は、第1の駆動素子TD1と同様にスイッチング素子TSWの動作を制御することができるだけの駆動能力があればよい。したがって、第1の駆動素子TD1及び第2の駆動素子TD2のサイズは、スイッチング素子TSWよりも小さくてよい。図5のタイミングチャートを参照して、スイッチング回路1の動作を以下に説明する。図5において、入力電圧VIN_Hは入力端子IN_Hに入力される信号の電圧レベルであり、入力電圧VIN_Lは入力端子IN_Lに入力される信号の電圧レベルである。時刻t1において、入力端子IN_HにハイHigh信号、入力端子IN_LにローLow信号が入力されると、第1の駆動素子TD1がオンし、第2の駆動素子TD2はオフする。これにより、スイッチング素子TSWをオンさせるのに十分な大きさであるゲート電流値IGSWのゲート電流IGTSWが、第1の整流素子D1及び第1の駆動素子TD1を介してスイッチング素子TSWのゲート電極GSWに流れる。このため、スイッチング素子TSWがオンする。このとき、ゲート抵抗電流IR1もスイッチング素子TSWのゲート電極GSWに流れる。時刻t2において第1の駆動素子TD1がオフした後、時刻t3において、入力端子IN_HにLow信号、入力端子IN_LにHigh信号が入力されると、第1の駆動素子TD1はオフ状態のまま、第2の駆動素子TD2がオンする。このため、スイッチング素子TSWがオフする。上記の説明のように、図4に示したスイッチング回路1は、図1に示したスイッチング回路1と同様に、高速動作を実現し、且つ消費電力の増大を抑制でき、効率よくスイッチング素子TSWを駆動できる。また、図4に示したスイッチング回路1は、スイッチング素子TSWのゲートにチャージされた電荷を引き抜く第2の駆動素子TD2を備えるため、より高速な動作オフ動作を実現できる。更に、スイッチング素子TSWのゲート端子と第2駆動素子TD2のドレイン端子とがショートされ略同電位となるため、第2の駆動素子TD2がオン状態のとき、スイッチング素子TSWはソース端子からドレイン端子に向かって電流を流すことができる。このため、回生ダイオードが不要である。更に、第1の駆動素子TD1の飽和領域特性を第2の駆動素子TD2の線形領域特性より良くしておくことで、駆動回路10はスイッチング素子TSWをアバランシェ破壊から保護することができる。即ち、スイッチング回路1のドレイン端子電圧が上昇したとき、第2の駆動素子TD2がオン状態であっても第1の駆動素子TD1を介してスイッチング素子TSWのゲート電極GSWをチャージすることができる。その結果、スイッチング素子TSWがオンし、スイッチング素子TSWがアバランシェ破壊から保護される。以上に説明したように、本発明の第2の実施形態に係るスイッチング回路1によれば、ゲート電流を抑制し且つ高速動作が可能なスイッチング回路を提供できる。変形例図6に本発明の第2の実施形態の変形例に係るスイッチング回路1を示す。図6に示したスイッチング回路1では、第1の駆動素子TD1のエミッタ電極ED1とスイッチング素子TSWのゲート電極GSWとの間に第3の駆動素子TD3を備える。第3の駆動素子TD3のドレイン電極DD3は、第1の駆動素子TD1のエミッタ電極ED1に接続され、ソース電極SD3は、スイッチング素子TSWのゲート電極GSWに接続され、ゲート電極GD3は、ドレイン電極DD3に接続される。図3又は図5の時刻t2において第1の駆動素子TD1がオフし、エミッタ電位がコレクタ電位よりも高くなると、エミッタ電極ED1からコレクタ電極CD1に逆電流が流れようとする。第3の駆動素子TD3は、ドレイン電極DD3をアノード電極とし、ソース電極SD3をカソード電極とする逆阻止ダイオードと置き換えても良く、この逆電流を阻止することができる。なお、第3の駆動素子TD3を第1の実施形態に係るスイッチング回路1に適用しても良い。このように、本発明はここでは記載していない様々な実施形態等を含むことは勿論である。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。