"半導体層と、前記半導体層上に設けられ、第1上面と、前記第1上面よりも突出する第2上面と、を有する電極と、前記電極の第1上面に設けられ、上面が前記電極の第2上面よりも前記半導体層側にある密着層と、前記密着層の上面から前記半導体層まで被覆する絶縁層と、を備える半導体素子。前記電極の第2上面は、露出するように周囲が前記絶縁層に被覆されている請求項1に記載の半導体素子。前記電極は、少なくとも第2上面から第1上面まで連続する同一部材から構成されている請求項1又は2に記載の半導体素子。上面視において、前記第2上面の周囲を前記第1上面が囲むように配置されている請求項1乃至3のいずれか一つに記載の半導体素子。半導体層と、前記半導体層上に設けられ、第1上面と、前記第1上面よりも突出する第2上面と、を有する電極と、前記電極の第1上面に設けられる密着層と、前記密着層および前記半導体層を被覆する絶縁層と、を備える半導体素子の製造方法であって、電極の上面に順に積層された密着層及び絶縁層を、前記電極の上面が部分的に露出するように除去し、除去して形成された開口部内に、前記電極をさらに積層する工程、を有する半導体素子の製造方法。前記露出される電極と、前記開口部内に積層される電極とは、同じ材料からなる請求項5に記載の半導体素子の製造方法。半導体層と、前記半導体層上に設けられ、第1上面と、前記第1上面よりも突出する第2上面と、を有する電極と、前記電極の第1上面に設けられる密着層と、前記密着層および前記半導体層を被覆する絶縁層と、を備える半導体素子の製造方法であって、半導体層に設けられた電極の上面周縁を除去して第1面を形成する工程、を有する半導体素子の製造方法。しかしながら、半導体素子を実装する際には、Au等の金属材料からなる接合部材が金属層に接した状態で加熱されるため、特に高温な共晶接合を用いると接合部材が金属層に拡散し易く、金属層の密着性が低下していた。これにより、絶縁層が電極から剥離し、最悪の場合には、剥離した部分から接合部材が浸入することによって、半導体素子が不灯に至る恐れがあった。そこで、本発明はかかる事情に鑑みてなされたものであり、半導体素子を実装する際に用いられる接合部材が、金属層に拡散されるのを軽減することができる半導体素子を提供することを課題とする。本発明によれば、前記課題は次の手段により解決される。本発明に係る半導体素子は、半導体層と、前記半導体層上に設けられ、第1上面と、前記第1上面よりも突出する第2上面と、を有する電極と、前記電極の第1上面に設けられ、上面が前記電極の第2上面よりも前記半導体層側にある密着層と、前記密着層の上面から前記半導体層まで被覆する絶縁層と、を備える。これにより、接合部材と接する第2上面から離間して、密着層が第1上面に設けられているため、接合部材が密着層に拡散されるのを軽減することができる。さらに、前記電極の第2上面は、露出するように周囲が前記絶縁層に被覆されているのが好ましい。これにより、電極の第2上面を、接合部材との主な接面にすることができる。このため、接合部材が、第1上面から電極内部に拡散し、さらに近傍の密着層にまで拡散するのを防止することができる。また、前記電極は、少なくとも第2上面から第1上面まで連続する同一部材から構成されているのが好ましい。これにより、第2上面から接合部材が電極内部に拡散したとしても、第1上面よりも突出する第2上面側の電極が、第1上面側の電極から剥離するのを防止することができる。また、前記電極は、上面視において、前記第2上面の周囲を前記第1上面が囲むように配置されており、絶縁層が電極から剥離するのを防止することができる。本発明に係る半導体素子の製造方法は、半導体層と、前記半導体層上に設けられ、第1上面と、前記第1上面よりも突出する第2上面と、を有する電極と、前記電極の第1上面に設けられる密着層と、前記密着層および前記半導体層を被覆する絶縁層と、を備える半導体素子の製造方法であって、電極の上面に順に積層された密着層及び絶縁層を、前記電極の上面が部分的に露出するように除去し、除去して形成された開口部内に、前記電極をさらに積層する工程、を少なくとも有する。これにより、密着層および絶縁層を除去してから、さらに電極を積層するまでを連続した工程で行なえるため、第1上面よりも突出する第2上面を有する電極を容易に構成することができる。さらに、前記露出された電極と、前記開口部内に積層される電極とは、同じ材料からなるのが好ましい。これにより、電極を、第1上面と、この第1上面よりも突出する第2上面と、が連続する同一部材で構成することが容易にできる。また、前記本発明に係る半導体素子の製造方法としては、半導体層に設けられた電極の上面周縁を除去して第1面を形成する工程、を有することによってもできる。本発明に係る半導体素子及びその製造方法によれば、半導体素子を実装する際に用いられる接合部材が、密着層に拡散されるのを軽減することができる半導体素子を提供することができる。以下、本発明に係る半導体素子及びその製造方法を実施するための形態として、図面と共に詳細に説明する。なお、各図面が示す部材の大きさや位置関係等は、説明を明確にするため誇張していることがある。さらに以下の説明において、同一の名称、符号については、原則として同一もしくは同質の部材を示しており、詳細説明を適宜省略する。<第一の実施形態>図1は、第一の実施形態に係る半導体素子を模式的に示す平面図である。図2は、第一の実施形態に係る半導体素子を模式的に示す図1のA-A’線における断面図である。図4は、第一の実施形態に係る半導体素子の製造方法を模式的に示す断面図である。図5は、第一の実施形態に係る半導体素子の他の製造方法を模式的に示す断面図である。図1及び図2に示すように、第一の実施形態に係る半導体素子は、基板10と、基板10に設けられる半導体層20と、半導体層20に設けられ、第1上面32a,32bと、第1上面32a,32bよりも突出する第2上面34a,34bと、を有する電極3030a,30bと、電極30の第1上面32a,32bに設けられ、上面が電極30の第2上面34a,34bよりも半導体層20側にある密着層40と、密着層40の上面から半導体層20まで被覆する絶縁層60と、を少なくとも備える。なお、本明細書における上とは、半導体層20に対して電極30が積層された側を指し、図2における上方向である。より具体的には、本実施形態に係る半導体素子は発光素子であり、基板10上に半導体層20として、n型半導体層22と、活性層26と、p型半導体層24とが順に積層されている。さらに半導体素子の上面側には一対の電極30a,30bが設けられており、n型半導体層22に電気的に接続されるn側電極30a、およびp型半導体層24に電気的に接続されるp側電極30b、を備えている。このときn側電極30aは、p型半導体層24および活性層26の一部が除去されて露出したn型半導体層22の表面に設けられている。一方、p側電極30bは、p型半導体層24上のほぼ全面に形成された透光性電極50の表面に接して設けられている。n側電極30aおよびp側電極30bは、いずれも第1上面32a,32bと、第1上面32a,32bよりも突出する第2上面34a,34bと、を有しており、上面視において第2上面34a,34bの周囲を第1上面32a,32bが囲むように配置されている。さらにp側電極30bにおける第1上面32bの一部31bは、n側電極30aに向かって延伸しており、透光性電極50に電流を均一に供給することができる。また、各電極の第1上面32a,32bには密着層40が設けられており、密着層40の上面よりも第2上面34a,34bは突出している。これにより、密着層40は、第2上面34a,34bから離間して、第1上面32a,32bに設けられることになる。さらに密着層40の上面には絶縁層60が設けられており、この絶縁層60は、密着層40の上面から半導体層20まで連続して設けられている。第2上面34a,34bは、露出するように周囲が絶縁層60に被覆されており、半導体素子を実装する際に用いられる接合部材図示しないが、第1上面32a,32bに直接に接することが無いように構成されている。これにより、第2上面34a,34bから電極30の内部に拡散した接合部材が、電極30近傍の密着層40にまで拡散するのを防止することができる。さらに第2上面34a,34bは、密着層40上に設けられた絶縁層60の上面よりも低い位置にある。つまり、第2上面34a,34bが、絶縁層60に形成された開口部70の底面を構成しているため、開口部70内に接合部材を十分に留まらせることによって、接合強度を向上させることができる。また、各電極30a,30bは、少なくとも第2上面34a,34bから第1上面32a,32bまで連続する同一部材から構成されている。これにより、第2上面34a,34bから接合部材が電極内部に拡散したとしても、第1上面よりも突出する第2上面側の電極突出部が、第1上面側の電極から剥離するのを防止することができる。また、密着層40は、図1及び2に示すように、各電極の第1上面32a,32bの全面に設けられていることが好ましいが、各電極の第1上面32a,32bよりも突出し第2上面34a,34bに連なる部分に接していれば、各電極の第1上面32a,32bの一部に設けられていてもよい。以上の構成を有する第一の実施形態に係る半導体素子は、実装する際に用いられる接合部材が、密着層40に拡散されるのを軽減することができる。以下、本発明に係る実施形態の各構成について詳述する。基板基板は、窒化物半導体をエピタキシャル成長させることができる部材であれば良く、大きさや厚さ等は特に限定されない。このような基板の材料としては、サファイアAl2O3やスピネルMgA12O4のような絶縁性基板、また炭化ケイ素SiC、ZnS、ZnO、Si、GaAs、ダイヤモンド、および窒化物半導体と格子接合するニオブ酸リチウム、ガリウム酸ネオジウム等の酸化物基板が挙げられる。半導体層半導体層は、n型半導体層と、活性層と、p型半導体層と、から少なくとも構成され、その種類、材料は特に限定されるものでは無いが、例えばInXAlYGa1XYN0≦X、0≦Y、XY≦1等の窒化ガリウム系の半導体材料が好適に用いられる。電極電極は、半導体素子を実装する際に用いられるハンダ等の接合部材が接続され、外部から半導体層に電流を供給するための部材である。n側電極がn型半導体層に、p側電極がp型半導体層に、それぞれ電気的に接続されている。このような電極の材料としては、Ag,Al,Pt,Au,Ni,Ti,Cr,W,Rh,Ru,Ir,Hf,Mo,Ta等の金属材料を用いることができ、特に、Auを主成分とする接合部材の拡散を軽減することができるPt,Rh,Ir,Ruから選択される少なくとも1種を含んでいるのが好ましい。例えば電極は、これらの金属材料を複数用いて積層しても良く、Pt,Rh,Ir,Ru等の金属材料は主に接合部材と接する上面側の層として用いるのが好ましい。一方、半導体層や透光性電極との密着性に優れるTi,Ni,Cr,W,Mo,Ta等の金属材料や、半導体層からの光を効率良く反射することができるAg,Al,Pt,Rh等の金属材料は、半導体層や後述する透光性電極と接する側の層として用いるのが好ましい。より具体的には、半導体層側から順にTiPt、又は、Ti/Rh/Pt、Cr/Rh/Pt、Ag/Ti/Pt等のように金属材料を積層し、最表面のPt層を、第1上面および第2上面を有する凸状の層として形成することができる。これにより、電極内部および密着層への接合部材の拡散を軽減するPt層と、それ以外の層Ti,Cr,Rh,Ag層とで機能を分離することができるため、要求に合わせて最適な金属材料を選択することができる。また、電極の第2上面には、接合部材との接合性を高めるために、接合部材に含まれる材料からなる接合層をさらに積層することもできる。例えば、接合部材の材料としてAnSnを用いた場合、接合層の材料としてはAuを用いるのが好ましい。透光性電極透光性電極は、p型半導体層の上面のほぼ全面に設けられ、p側電極から供給される電流を、p型半導体層の面内全体に均一に流すための部材である。透光性電極は、半導体素子の光取り出し面側に配置されるため、導電性酸化物を材料として用いるのが好ましい。透光性電極として金属薄膜を用いることもできるが、導電性酸化物は金属薄膜に比べて透光性に優れるため、半導体素子を発光効率の高い発光素子とすることができる。このような導電性酸化物としては、Zn,In,Sn,Mgから選択される少なくとも1種を含む酸化物、具体的にはZnO,In2O3,SnO2,ITO等が挙げられる。特にITOは可視光可視領域において高い光透過性を有し、また導電率の比較的高い材料であることから好適に用いることができる。密着層密着層は、絶縁層が電極から剥離しないように、絶縁層と電極との密着性を高めるための部材である。このような密着層の材料としては、絶縁層や電極に対して密着性に優れる材料であれば良い。特にTi,Ni,Cr,W,Mo,Taから選択される少なくとも1種を含む材料からなり、密着層は金属層であることが好ましい。また密着層は、Ti,Ni,Cr,W,Mo,Ta等の酸化物を用いることもできる。これにより、絶縁層及び電極との密着性に優れ、さらに接合部材が密着層に拡散するのを軽減することができる。絶縁層絶縁層は、外部環境から主に半導体層を保護するための部材であり、接合部材が接する電極の第2上面を除いて、半導体素子の上面全体を被覆している。このような絶縁層の材料としては、透光性を有するSi,Ti,Ta,Zr等の酸化物、例えばSiO2やZrO2が用いられる。<半導体素子の製造方法>本発明に係る半導体素子の製造方法について、図4を参照して一例を説明する。図4は、第一の実施形態に係る半導体素子の製造方法を模式的に示す断面図である。なお、第一の実施形態に係る半導体素子の構成については前記説明した通りであるため、説明を省略する。本発明に係る半導体素子の製造方法は、基板10上に半導体層20を積層する第1工程図4参照と、半導体層20上に電極3030a,30bを積層する第2工程図4参照と、電極30の上面に密着層40を積層する第3工程図4参照と、半導体層20および電極30、密着層40を連続して被覆するように絶縁層60を積層する第4工程図4参照と、電極30の上面に順に積層された密着層40及び絶縁層60を、電極30の上面が部分的に露出するように除去し図4参照、除去して形成された開口部70内に、電極をさらに積層する第5工程図4参照と、を少なくとも有する。これにより、密着層40および絶縁層60を除去してから、さらに電極を積層するまでを連続した工程で行なえるため、第1上面32a,32bよりも突出する第2上面34a,34bを有する電極30を容易に構成することができる。このとき、露出される電極と、開口部内に積層される電極とは、同じ材料からなるのが好ましく、半導体素子の電極30を、第1上面32a,32bと、この第1上面32a,32bよりも突出する第2上面34a,34bと、が連続する同一部材で容易に形成することができる。第1工程第1工程は、基板10の上に、n型半導体層22および発光層26、p型半導体層24からなる半導体層20を積層する工程である。具体的には、洗浄されたサファイア等からなる異種基板上の表面に、所定の半導体材料、ドーパントなどを含むガスを供給して、MOVPE有機金属気相成長法、HVPEハライド気相成長法、MBE分子線気相成長法、MOMBE有機金属分子線気相成長法等の気相成長装置を用いて、n型半導体層22、発光層26、p型半導体層24の順に気相成長させる。第2工程第2工程は、n型半導体層22上にn側電極30aを、p型半導体層24上にp側電極30bをそれぞれ積層する工程である。第2工程では、まず半導体層20を構成するp型半導体層24上に、所定形状のレジストマスク図示しないを形成する。続いて、マスクの上からRIE反応性イオンエッチング装置にて、n型半導体層22の表面が露出するまでエッチングを行い、レジストを除去する。次に、スパッタリング装置にて半導体層20上にITOを成膜する。続いて、p型半導体層24上のほぼ全面にITO膜が残るように、レジストマスク図示しないを形成してエッチングを行い、レジストを除去する。そして、ITO膜のオーミック接触性を向上させるためにアニールを行い、透光性電極50とする。次に、露出させたn型半導体層22上、および透光性電極50上のそれぞれ所定の領域を空けたレジストマスク図示しないを形成する。このマスク上からスパッタリング装置にて、電極30を構成するTi,Pt等の金属材料を成膜する。このとき、複数の金属材料を連続的に成膜することで、複数の層からなる電極例えば、Ti/Pt等を容易に構成することができる。第3工程第3工程は、積層された電極30の上面に、後述する絶縁層60との密着性を向上させる密着層40を積層する工程である。第3工程では、第2工程で電極を積層する際に用いたマスク上から、続けてスパッタリング装置にて密着層40を構成するNi等の金属材料を成膜する。そして、レジストをその上に成膜された金属材料Ti,Pt,Ni等ごと除去する。これにより、前記所定の領域にn側電極30aおよびp側電極30bが積層され、またその上には各電極30と同じ平面視形状で密着層40が積層された状態となる。第4工程第4工程は、半導体素子上の全面を被覆するように絶縁層60を積層する工程である。第4工程では、半導体素子上から、絶縁層60としてSiO2膜をスパッタリング装置にて成膜する。第5工程第5工程は、第1上面32a,32bから突出するように、第2上面34a,34bを有する電極30を積層する工程である。第5工程では、まず密着層40上の所定の領域を部分的に空けたレジストマスク図示しないを形成し、絶縁層60および密着層40をエッチングし、電極30の上面を露出させる。続いて同じマスクを用いて、エッチングにより形成された開口部70内に、露出された電極30と同じ金属材料をスパッタリング装置にて成膜し、レジストを除去する。これにより、絶縁層60および密着層40を除去してから、さらに電極を積層するまでを連続した工程で行なえるため、工程を短縮化することができる。また、本発明に係る半導体素子の製造方法では、説明を分かり易くするために、1つの半導体素子を用いて説明しているが、ウェハ半導体素子ごとに分割する前の状態でも同様にすることができる。例えば、第4の工程においては、ウェハの状態で、半導体素子ごとに分割する予定線上の半導体層20をエッチングし、基板10を露出させた後に絶縁層60を積層する。これにより、1つの半導体素子を用いた場合と同様に、半導体層20の側面まで絶縁層60で被覆することができる。なお、これに限定されず、絶縁層60を積層した後例えば、第5工程の後に、ウェハを半導体素子ごとに分割しても良い。この場合、半導体層の側面が絶縁層60から露出されるが、半導体層の側面にまで接合部材が回り込むことは無く、材料費を下げることができるため好ましい。<半導体素子の他の製造方法>図5に示すように、上記第3~5工程以外の方法を用いることもできる。なお、図5は、第一の実施形態に係る半導体素子の他の製造方法を模式的に示す断面図である。まず、電極30の上面周縁に対応する領域を空けたレジストマスク80を形成し、このマスク80の上からRIE装置にて、電極30の上面周縁を除去する図5参照。続いてスパッタリング装置にて、密着層40を構成するNi等の金属材料を成膜し、レジスト80を除去する図5参照。これにより、第1上面32a,32bと、第1上面32a,32bよりも突出する第2上面34a,34bと、を有する電極30を形成でき、さらに電極30の第1上面32a,32bには密着層40が積層された状態となる。次に、半導体素子上からスパッタリング装置にて、絶縁層60としてSiO2膜を成膜することによって、半導体素子上の全面を被覆するように絶縁層60が積層される図5参照。最後に、電極30の第2上面34a,34bに対応する領域を空けたレジストマスク80を形成し、このマスク上からRIE装置にて、電極30の第2上面34a,34bが露出するように絶縁層60を除去する図5参照。その後、レジスト80を除去する。<第二の実施の形態>図3は、第二の実施形態に係る半導体素子を模式的に示す断面図である。第二の実施形態に係る半導体素子は、電極30が拡散軽減層37a,37bを有する多層構造である以外は、第一の実施形態と実質的に同じ構造を有している。なお、同じ構造については、説明を省略する部分もある。本実施形態に係る半導体素子は、基板10と、半導体層20と、電極30と、密着層40と、絶縁層60と、を少なくとも備える。基板10に設けられた半導体層20の上面には、電極30が設けられている。電極30は、第1上面32a,32bと、この第1上面32a,32bよりも突出する第2上面34a,34bとを有している。電極の第1上面32a,32bには密着層40が積層されており、さらに密着層40の上面には絶縁層60が積層されている。この絶縁層60は、電極の第2上面34a,34bが露出するように周囲を囲んでおり、密着層40の上面から半導体層20までを連続して被覆している。これにより、第一の実施形態と同様に、実装する際に用いられる接合部材が、密着層40に拡散されるのを軽減することができる。さらに電極30は、複数の層から構成されており、具体的には半導体層20側から順に、拡散軽減層37a,37bと、第1上面および第2上面を有する凸状の層36a,36bと、が少なくとも積層されている。これにより、接合部材が、第2上面34a,34bから電極内部に拡散されたとしても、その下の拡散軽減層37a,37bによって、半導体層20又は透光性電極50との接面にまで接合部材が拡散されるのを防止することができる。このため、電極30と、半導体層20又は透光性電極50とのオーミック接触性が損なわれたり、最悪、電極30が半導体層20又は透光性電極50から剥離したりするのを防止することができる。また、本実施形態に係る電極30は、拡散軽減層37a,37bと、半導体層20又は透光性電極50との間に、さらに光反射層38a,38bを積層することができる。このような光反射層38a,38bとしては、半導体層20からの光を効率良く反射することができるAg,Al,Pt,Rh等の金属材料を用いることができる。また、電極30の第2上面34a,34bには、接合部材との接合性を高めるために、接合部材に含まれる材料からなる接合層図示しないをさらに積層することもできる。例えば、接合部材の材料としてAnSnを用いた場合、接合層の材料としてはAuを用いるのが好ましい。拡散軽減層拡散軽減層は、電極を構成する層の一つであり、半導体素子を実装する際に用いる接合部材が、電極内部で広がらないように拡散を軽減するための部材である。本実施形態に係る拡散軽減層は、第1上面および第2上面を有する凸状の層よりも半導体層側に積層されているがこれに限定されず、例えば、凸状の層よりも上面側に積層されていても良い。このような拡散軽減層の材料としては、Ti,Ni,Cr,W,Mo,Ta等から選択される少なくとも1種の金属材料を用いることができる。<他の実施形態>A上記実施形態では、n側電極30aの第1上面32a上に密着層40が設けられるとともに、p側電極30bの第1上面32b上に密着層40が設け設けられることとしたが、これに限られるものではない。密着層40は、第1上面32aおよび第1上面32bの一方にのみ設けられていてもよい。B上記実施形態では、第2上面34a,34bが、絶縁層60の上面よりも半導体層20側に位置することとしたが、これに限られるものではない。絶縁層60の上面は、第2上面34a,34bよりも半導体層20側に位置していてもよいし、第2上面34a,34bと面一であってもよい。"