"クロック信号が入力される第一入力端子と、前記クロック信号の周期に応じて、高レベル又は低レベルの電圧がそれぞれ入力される複数の第二入力端子と、コンデンサと、前記コンデンサの充放電を行ない、当該コンデンサにより生成された電圧をランプ信号として出力する充放電回路とを備え、前記充放電回路は、前記クロック信号に同期して前記コンデンサを放電させる放電回路と、前記コンデンサと複数の前記第二入力端子との間にそれぞれ接続された複数組の抵抗素子と整流素子からなり、当該抵抗素子と前記整流素子を介して前記コンデンサを充電する充電回路とを備え、前記充電回路は、それぞれの前記第二入力端子から入力される電圧のレベルが変化すると、前記コンデンサを充電する電流値が変化するように構成されていることを特徴とするランプ信号生成回路。基本クロックを分周したクロック信号を生成するクロック信号生成回路と、複数の端子を備え、前記クロック信号の周期に応じてそれぞれの端子から高レベル又は低レベルの電圧を出力する信号出力回路と、コンデンサと、前記コンデンサの充放電を行い、当該コンデンサにより生成された電圧をランプ信号として出力する充放電回路とを備え、前記充放電回路は、前記クロック信号に同期して前記コンデンサを放電させる放電回路と、前記コンデンサと複数の前記端子との間にそれぞれ接続された複数組の抵抗素子と整流素子からなり、当該抵抗素子と前記整流素子を介して前記コンデンサを充電する充電回路とを備え、前記充電回路は、それぞれの前記端子から入力される電圧のレベルが変化すると、前記コンデンサを充電する電流値が変化するように構成されていることを特徴とするランプ信号調整回路。クロック信号が入力される第一入力端子と、前記クロック信号の周期に応じて、高レベル又は低レベルの電圧がそれぞれ入力される複数の第二入力端子と、コンデンサと、前記コンデンサの充放電を行ない、当該コンデンサにより生成された電圧をランプ信号として出力する充放電回路とを備え、前記充放電回路は、前記クロック信号に同期して前記コンデンサを放電させる放電回路と、前記コンデンサと電源電圧ラインとの間に接続された複数組の抵抗素子とスイッチ素子からなり、当該抵抗素子とスイッチ素子を介して前記コンデンサを充電する充電回路とを備え、前記充電回路は、それぞれの前記第二入力端子から入力される電圧のレベルに応じてそれぞれの前記スイッチ素子がオン又はオフすることにより、前記コンデンサを充電する電流値が変化するように構成されていることを特徴とするランプ信号生成回路。基本クロックを分周したクロック信号を生成するクロック信号生成回路と、複数の端子を備え、前記クロック信号の周期に応じてそれぞれの端子から高レベル又は低レベルの電圧を出力する信号出力回路と、コンデンサと、前記コンデンサの充放電を行い、当該コンデンサにより生成された電圧をランプ信号として出力する充放電回路とを備え、前記充放電回路は、前記クロック信号に同期して前記コンデンサを放電させる放電回路と、前記コンデンサと電源電圧ラインとの間に接続された複数組の抵抗素子とスイッチ素子からなり、当該抵抗素子とスイッチ素子を介して前記コンデンサを充電する充電回路とを備え、前記充電回路は、それぞれの前記端子から入力される電圧のレベルに応じてそれぞれの前記スイッチ素子がオン又はオフすることにより、前記コンデンサを充電する電流値が変化するように構成されていることを特徴とするランプ信号調整回路。PWM信号をランプ信号に基づいて生成する場合、PWM信号の周波数はランプ信号の周波数によって決まる。また、デジタル回路からのクロック信号である動作クロックに同期したランプ信号を用いてPWM信号を生成すれば、その動作クロックに同期したPWM信号が生成される。鋸波状のランプ信号は、通常、ランプ生成回路に組み込まれたコンデンサの充放電により生成される。ランプ信号の電圧ピーク値充電電圧のピーク値は、コンデンサへの充電電流の大小に依存する充電電圧の上昇の勾配と充電時間とにより決まる。従って、充電電圧の上昇の勾配が一定であれば、充電時間が長くなるほどランプ信号の電圧ピーク値充電電圧のピーク値が高くなる。図10は、従来のランプ生成回路100の一例を示している。同図において、ランプ信号生成回路100は、スイッチ素子Q2と、コンデンサC2,C3と、ダイオードD2と、抵抗R4,R5,R6とにより構成される。具体的には、クロック信号S1の入力端子21にコンデンサC2の一端を接続し、コンデンサC2の他端にダイオードD2のカソードと抵抗R4の一端を接続し、抵抗R4の他端に抵抗R5の一端とNPN型トランジスタからなるスイッチ素子Q2のベースを接続する。また、図示しない内部電源からの電源電圧Vccのラインに抵抗R6の一端を接続し、抵抗R6の他端にスイッチ素子Q2のコレクタとコンデンサC3の一端を接続する。そして、ダイオードD2のアノード,抵抗R5の他端,スイッチ素子Q2のエミッタ及びコンデンサC3の他端を接地ラインに共通して接続し、抵抗R6とコンデンサC3の接続点であって、スイッチ素子Q2のコレクタを、ランプ信号S2の出力端子22に接続して、ランプ信号生成回路100を構成する。図10に示したランプ信号生成回路100では、抵抗R6の抵抗値とコンデンサC3の積として得られる時定数により、充電電圧の上昇の勾配が決まる。入力端子21におけるクロック信号S1は、コンデンサC2を通してトリガ状に波形整形された微分信号S10となる。コンデンサC2の他端に生成する微分信号S10は、抵抗R4,R5で分圧された後に、スイッチ素子Q2のベースに与えられる。微分信号S10の電圧レベルが立ち上がると、スイッチ素子Q2のエミッタコレクタ間がオンすることにより、コンデンサC3を放電する一方で、微分信号S10の電圧レベルが低下すると、スイッチ素子Q2のエミッタコレクタ間がオフすることにより、抵抗R6を通して電源電圧VccがコンデンサC3に与えられ、コンデンサC3を充電する。つまり、コンデンサC3の放電は、クロック信号S1の立ち上がりエッジに同期して行われ、その後、コンデンサC3の充電が開始するので、ランプ信号S2はクロック信号S1に同期した信号になる。また、クロック信号S1の周波数を変えることにより、ランプ信号S2の周波数を変えることができる。図11は、クロック信号S1が250kHzの場合と、クロック信号S1が500kHzの場合のそれぞれについて、微分信号S10とランプ信号S2の各波形を示している。同図に示したように、従来はランプ信号生成回路100でクロック信号S1の周期が長くなると、ランプ信号S2の電圧ピーク値が高くなって、振幅が大きくなり、クロック信号S1の周期が短くなると、ランプ信号S2の電圧ピーク値が低くなって、振幅が小さくなる。しかしながら、ランプ信号S2の周期充電時間が長くなっても、ランプ信号S2の電圧ピーク値充電電圧のピーク値は、一定であることがランプ信号生成回路100として好ましい。そこで本発明は、ランプ信号の周期周波数を変化させたときに、ランプ信号の電圧ピーク値を変化させないようにするランプ信号生成回路及びランプ信号調整回路を提供することを目的とする。本発明のランプ信号生成回路は、クロック信号が入力される第一入力端子と、前記クロック信号の周期に応じて、高レベル又は低レベルの電圧がそれぞれ入力される複数の第二入力端子と、コンデンサと、前記コンデンサの充放電を行ない、当該コンデンサにより生成された電圧をランプ信号として出力する充放電回路とを備え、前記充放電回路は、前記クロック信号に同期して前記コンデンサを放電させる放電回路と、前記コンデンサと複数の前記第二入力端子との間にそれぞれ接続された複数組の抵抗素子と整流素子からなり、当該抵抗素子と前記整流素子を介して前記コンデンサを充電する充電回路とを備え、前記充電回路は、それぞれの前記第二入力端子から入力される電圧のレベルが変化すると、前記コンデンサを充電する電流値が変化するように構成されている。本発明のランプ信号調整回路は、基本クロックを分周したクロック信号を生成するクロック信号生成回路と、複数の端子を備え、前記クロック信号の周期に応じてそれぞれの端子から高レベル又は低レベルの電圧を出力する信号出力回路と、コンデンサと、前記コンデンサの充放電を行い、当該コンデンサにより生成された電圧をランプ信号として出力する充放電回路とを備え、前記充放電回路は、前記クロック信号に同期して前記コンデンサを放電させる放電回路と、前記コンデンサと複数の前記端子との間にそれぞれ接続された複数組の抵抗素子と整流素子からなり、当該抵抗素子と前記整流素子を介して前記コンデンサを充電する充電回路とを備え、前記充電回路は、それぞれの前記端子から入力される電圧のレベルが変化すると、前記コンデンサを充電する電流値が変化するように構成されている。本発明のランプ信号生成回路は、クロック信号が入力される第一入力端子と、前記クロック信号の周期に応じて、高レベル又は低レベルの電圧がそれぞれ入力される複数の第二入力端子と、コンデンサと、前記コンデンサの充放電を行ない、当該コンデンサにより生成された電圧をランプ信号として出力する充放電回路とを備え、前記充放電回路は、前記クロック信号に同期して前記コンデンサを放電させる放電回路と、前記コンデンサと電源電圧ラインとの間に接続された複数組の抵抗素子とスイッチ素子からなり、当該抵抗素子とスイッチ素子を介して前記コンデンサを充電する充電回路とを備え、前記充電回路は、それぞれの前記第二入力端子から入力される電圧のレベルに応じてそれぞれの前記スイッチ素子がオン又はオフすることにより、前記コンデンサを充電する電流値が変化するように構成されている。本発明のランプ信号調整回路は、基本クロックを分周したクロック信号を生成するクロック信号生成回路と、複数の端子を備え、前記クロック信号の周期に応じてそれぞれの端子から高レベル又は低レベルの電圧を出力する信号出力回路と、コンデンサと、前記コンデンサの充放電を行い、当該コンデンサにより生成された電圧をランプ信号として出力する充放電回路とを備え、前記充放電回路は、前記クロック信号に同期して前記コンデンサを放電させる放電回路と、前記コンデンサと電源電圧ラインとの間に接続された複数組の抵抗素子とスイッチ素子からなり、当該抵抗素子とスイッチ素子を介して前記コンデンサを充電する充電回路とを備え、前記充電回路は、それぞれの前記端子から入力される電圧のレベルに応じてそれぞれの前記スイッチ素子がオン又はオフすることにより、前記コンデンサを充電する電流値が変化するように構成されている。本発明のランプ信号生成回路によれば、第一入力端子に入力されるクロック信号の周期が変化すると、複数の第二入力端子は、高レベル又は低レベルの何れかにそれぞれの電圧が変化する。放電回路は、クロック信号に同期してコンデンサを放電させるため、ランプ信号の周波数はクロック信号の周波数に一致する。一方、充電回路は、コンデンサへの充電電流が流れる抵抗素子と整流素子の組を切り替えて、クロック信号の周期に拘わらず、ランプ信号の電圧ピーク値が一定の値となるように、コンデンサを充電する電流値を変化させる。これにより、ランプ信号の周期を変化させたときに、ランプ信号の電圧ピーク値を変化させないようなランプ信号生成回路を提供できる。本発明のランプ信号調整回路によれば、クロック信号生成回路で生成されたクロック信号の周期が変化すると、複数の端子は、高レベル又は低レベルの何れかにそれぞれの電圧が変化する。放電回路は、クロック信号に同期してコンデンサを放電させるため、ランプ信号の周波数はクロック信号の周波数に一致する。一方、充電回路は、コンデンサへの充電電流が流れる抵抗素子と整流素子の組を切り替えて、クロック信号の周期に拘わらず、ランプ信号の電圧ピーク値が一定の値となるように、コンデンサを充電する電流値を変化させる。これにより、ランプ信号の周期を変化させたときに、ランプ信号の電圧ピーク値を変化させないようなランプ信号調整回路を提供できる。本発明のランプ信号生成回路によれば、第一入力端子に入力されるクロック信号の周期が変化すると、複数の第二入力端子は、高レベル又は低レベルの何れかにそれぞれの電圧が変化する。放電回路は、クロック信号に同期してコンデンサを放電させるため、ランプ信号の周波数はクロック信号の周波数に一致する。一方、充電回路は、コンデンサへの充電電流が流れる抵抗素子とスイッチ素子の組を切り替えて、クロック信号の周期に拘わらず、ランプ信号の電圧ピーク値が一定の値となるように、コンデンサを充電する電流値を変化させる。これにより、ランプ信号の周期を変化させたときに、ランプ信号の電圧ピーク値を変化させないようなランプ信号生成回路を提供できる。本発明のランプ信号調整回路によれば、クロック信号生成回路で生成されたクロック信号の周期が変化すると、複数の端子は、高レベル又は低レベルの何れかにそれぞれの電圧が変化する。放電回路は、クロック信号に同期してコンデンサを放電させるため、ランプ信号の周波数はクロック信号の周波数に一致する。一方、充電回路は、コンデンサへの充電電流が流れる抵抗素子とスイッチ素子の組を切り替えて、クロック信号の周期に拘わらず、ランプ信号の電圧ピーク値が一定の値となるように、コンデンサを充電する電流値を変化させる。これにより、ランプ信号の周期を変化させたときに、ランプ信号の電圧ピーク値を変化させないようなランプ信号調整回路を提供できる。本発明に係るランプ信号生成回路及びランプ信号調整回路について、添付図面を参照して説明する。図1は、本発明を電源装置に適用した第一の実施形態の回路構成図を示している。この実施形態の電源装置は、出力電圧Voutを一定に制御する定電圧出力回路ブロック1の構成を有する。定電圧出力回路ブロック1は、制御対象となるコンバータ2と、コンバータ2に対する電圧帰還ループを形成する電圧検出回路3,マイクロプロセッサ4,ランプ信号生成回路5及びパルス制御回路6とにより構成される。コンバータ2は、入力端子Vi,-Vi間に印加される直流入力電圧Vinを、直流出力電圧Voutに変換して出力端子Vo,-Voに供給するもので、出力端子Vo,-Vo間には図示しない負荷が接続される。ここでのコンバータ2は、入力電圧Vinよりも高い出力電圧Voutに変換するために、チョークコイルL1と、スイッチング素子Q1と、ダイオードD1と、コンデンサC1とによる昇圧チョッパ回路を構成している。より具体的には、入力端子Vi,-Viの両端間に、チョークコイルL1とスイッチング素子Q1との直列回路が接続され、スイッチング素子Q1の両端間に、ダイオードD1とコンデンサC1との直列回路が接続され、コンデンサC1の両端に出力端子Vo,-Voが接続される。スイッチング素子Q1はNチャネルのMOS型FETであるが、バイポーラトランジスタなどの別な制御端子付き半導体素子を利用してもよい。電圧検出回路3は、コンバータ2からの出力電圧Voutを検出するもので、出力端子Vo,-Vo間に分圧用の抵抗R1,R2の直列回路を接続して構成される。抵抗R1,R2の接続点には、出力電圧Voutを分圧した電圧値のアナログ検出電圧が生成される。デジタル回路に相当するマイクロプロセッサ4は、出力電圧Voutを安定化させるための制御指令値をデジタル演算により算出するもので、ADC11と、基準電源12と、CPU14と、I/Oポート15と、動作クロック16と、クロック生成回路17とをそれぞれ内蔵する。ADC11は、電圧検出回路3からの電圧値アナログ検出電圧をデジタル値に変換するアナログ-デジタル変換回路に相当する。また基準電源12は、ADC11がアナログ値をデジタル値に変換するときに使用する基準信号を、基準電圧として生成するものである。CPU中央演算ユニット14は、ADC11で得られたデジタル信号に基づいてデジタルの制御指令値を算出する演算に続けて、前回算出した制御指令値と今回算出した制御指令値との差分値を算出する演算を行なう演算回路に相当する。また、I/O入出力ポート15は、CPU14で算出された差分値に基づいて、少なくとも2つ以上の充電端子PH0,PH1及び放電端子PL0,PL1と、少なくとも2つ以上の制御信号S6,S7,S8,S9を発生する端子とから、H高レベル又はL低レベルの電圧を、マイクロプロセッサ4の外部にそれぞれ出力する信号出力回路に相当する。動作クロック16は、CPU14を一定の周期で動作させるための基本クロックを、動作クロック信号として出力するものである。クロック生成回路17は、動作クロック16からの動作クロック信号を分周したクロック信号同期クロック信号S1を、マイクロプロセッサ4の外部に出力する分周器として設けられる。本実施形態では、動作クロック16からの例えば8MHzの動作クロック信号を、クロック生成回路17で16分周して、500kHzのクロック信号S1をランプ信号生成回路5に送出する。このクロック信号S1は、最終的に後述する駆動信号S5の周波数を決定するものである。ここでのクロック生成回路17は、CPU14の指示に従って、動作クロック16が出力する動作クロック信号を分周する。つまり、CPU14がクロック生成回路17に対して、動作クロック信号を何分周するのかを指示する。例えばCPU14は、負荷を流れる電流負荷電流を監視し、負荷電流が小さいほどクロック信号S1の周波数が低くなり、負荷電流が大きいほどクロック信号S1の周波数が高くなるような指示を、クロック生成回路17に与える。これにより、負荷電流の変化に応じてクロック信号S1の周波数を可変することができる。また、この可変する分周に応じて、CPU14がI/Oポート15からの制御信号S6,S7,S8,S9の各電圧レベルを変更する。マイクロプロセッサ4はその他に、動作クロック16からの動作クロック信号を分周して、クロック信号S1よりも低い周波数のクロック信号をI/Oポート15に出力する別なクロック生成回路図示せずを内蔵する。本実施形態では、動作クロック16からの例えば8MHzの動作クロック信号を、別なクロック生成回路で256分周して、31.25kHzのクロック信号をI/Oポート15に送出する。これによりI/Oポート15は、各放電端子PL0,PL1と充電端子PH0,PH1から、周波数が31.25kHzのそれぞれ独立した電圧信号を、パルス制御回路6に出力することができる。したがってCPU14も、動作クロック信号の256クロック毎に、新たな制御指令値を決定するようになっている。ランプ信号生成回路5は、前記I/Oポート15から出力される制御信号S6,S7,S8,S9と、クロック生成回路17から出力されるクロック信号S1に基づいて、鋸波状のランプ信号S2を生成するものである。ランプ信号生成回路5からは、クロック信号S1と同じ周波数のランプ信号S2がパルス制御回路6に出力される。図2は、ランプ信号生成回路5の回路図を示したものである。同図において、ランプ信号生成回路5は、図10に示した従来のランプ信号生成回路100の抵抗R6に代わり、クロック信号S1の周波数に拘わらず、コンデンサC3の充電電圧のピーク値を一定に調整する充電回路18を設けた点が注目される。一方、前述したスイッチ素子Q2と、コンデンサC2と、ダイオードD2と、抵抗R4,R5は、クロック信号S1の立ち上がりに同期してコンデンサC3を放電させる放電回路19に相当する。充電回路18は、制御信号S6の入力端子36にダイオードD3のアノードを接続し、ダイオードD3のカソードとコンデンサC3の一端との間に抵抗R13を接続した第1の直列回路と、制御信号S7の入力端子37にダイオードD4のアノードを接続し、ダイオードD4のカソードとコンデンサC3の一端との間に抵抗R14を接続した第2の直列回路と、制御信号S8の入力端子38にダイオードD5のアノードを接続し、ダイオードD5のカソードとコンデンサC3の一端との間に抵抗R15を接続した第3の直列回路と、制御信号S9の入力端子39にダイオードD6のアノードを接続し、ダイオードD6のカソードとコンデンサC3の一端との間に抵抗R16を接続した第4の直列回路と、により構成される。そして、例えばクロック信号S1の周期がT1の時には、ダイオードD3から抵抗R13を介してコンデンサC3の充電が行われる。クロック信号S1の周期がT2の時には、ダイオードD4から抵抗R14を介してコンデンサC3の充電が行われる。クロック信号S1の周期がT3の時には、ダイオードD5から抵抗R15を介してコンデンサC3の充電が行われる。クロック信号S1の周期がT4の時には、ダイオードD6から抵抗R16を介してコンデンサC3の充電が行われる。つまり、次の表1に示したように、クロック信号S1の周期がT1の時には、制御信号S6だけがHレベルになる。クロック信号S1の周期がT2の時には、制御信号S7だけがHレベルになる。クロック信号S1の周期がT3の時には、制御信号S8だけがHレベルになる。クロック信号S1の周期がT4の時には、制御信号S9だけがHレベルになる。また、コンデンサC3の容量値をCとし、抵抗R13の抵抗値をR1とし、抵抗R14の抵抗値をR2とし、抵抗R15の抵抗値をR3とし、抵抗R16の抵抗値をR4としたときに、ランプ信号生成回路5は、クロック信号S1の周期がT1の時の時定数CR1と、クロック信号S1の周期がT2の時の時定数CR2と、クロック信号S1の周期がT3の時の時定数CR3と、クロック信号S1の周期がT4の時の時定数CR4を、それぞれの周期T1,T2,T3,T4におけるランプ信号S2の電圧ピーク値が相互に一致するように設定している。上記表1では、クロック信号S1の周期と、I/Oポート15の出力論理値との関係だけでなく、パルス信号S2の電圧コンデンサC3の充電電圧の上昇勾配を決定する時定数との関係も、併せて示している。つまり、T1/CR1=T2/CR2=T3/CR3=T4/CR4という関係が成り立つように、抵抗R13,R14,R15,R16の各抵抗値R1,R2,R3,R4が設定される。再度図1に戻り、パルス制御回路6は、充電端子PH0,PH1から出力されるHレベルの電圧や、放電端子PL0,PL1から出力されるLレベルの電圧に基づくパルス幅の駆動信号S5を、ランプ信号生成回路5から出力されるランプ信号S2と同じ周期で、スイッチング素子Q1の制御端子であるゲートに送出するものである。図3は、パルス制御回路6の回路例を示したもので、これは図1において、I/Oポート15が1つの放電端子PL0と、1つの充電端子PH0だけを備えた場合の回路構成を示している。同図において、パルス制御回路6は、充放電回路28とコンパレータCMPとからなり、充放電回路28は、コンデンサC4と、ダイオードD3,D4と、抵抗R8,R9とにより構成される。具体的には、ランプ信号S2の入力端子24に、コンパレータCMPの一方の入力端子である反転入力端子を接続し、I/Oポート15の放電端子PL0に接続する入力端子41に、ダイオードD3のカソードを接続し、I/Oポート15の充電端子PH0に接続する入力端子42に、ダイオードD4のアノードを接続する。また、ダイオードD3のアノードに抵抗R8の一端を接続し、ダイオードD4のカソードに抵抗R9の一端を接続し、抵抗R8,R9の他端とコンデンサC4の一端との接続点に、コンパレータCMPの他方の入力端子である非反転入力端子を接続する。そして、コンデンサC4の他端を接地ラインに接続し、コンパレータCMPの出力端子を駆動信号S5の出力端子26に接続して、パルス制御回路6を構成する。次に、上記構成についてその作用を説明する。この説明では、図4に示す各部のタイミングチャートを参照する。同図において、最上段にあるのは動作クロック16からの動作クロック信号を示しており、以下、クロック信号S1,ランプ信号S2,CPU14で生成される制御指令値,差分出力値,放電端子PL0の電圧レベル,充電端子PH0の電圧レベル,前記図3で示したコンデンサC4の両端間電圧S4,駆動信号S5をそれぞれ示している。パルス制御回路6からスイッチング素子Q1のゲートにパルス状の駆動信号S5が与えられると、スイッチング素子Q1はオンオフ動作を繰り返す。スイッチング素子Q1がオンすると、チョークコイルL1に入力電圧Vinが印加されるので、ダイオードD1はオフ状態となり、平滑用のコンデンサC1の放電電圧が出力端子Vo,-Voから負荷に出力電圧Voutとして供給される。スイッチング素子Q1がオフすると、入力電圧VinにチョークコイルL1の逆起電圧が重畳されるので、ダイオードD1はオン状態となり、そのダイオードD1を通してコンデンサC1が充電されると共に、入力電圧Vinよりも高い出力電圧Voutが、出力端子Vo,-Voから負荷に供給される。コンバータ2からの出力電圧Voutは、電圧検出回路3によって監視される。電圧検出回路3は、出力電圧Voutを抵抗R1,R2で分圧して得たアナログ検出電圧を、マイクロプロセッサ4のADC11に送出する。ADC11では、基準電源12からの基準電圧を利用して、前記アナログ検出電圧をデジタル値に変換し、これをCPU14に送出する。CPU14は、電圧検出回路3及びADC11で得られた検出電圧の値に基づいて、制御指令値を算出する。この場合、出力電圧Voutが高くなると制御指令値が低くなり、逆に出力電圧Voutが低くなると制御指令値が高くなる。算出された制御指令値は、差分出力値を算出するのに一時的に記憶手段図示せずに記憶保持される。次にCPU14は、前回の制御指令値を記憶手段から読み出して、今回の算出した制御指令値と前回の制御指令値との差分を算出する。この差分出力値は、一定周期で算出される制御指令値に対して、所定の制御遅延を有して算出され、CPU14からI/Oポート15に送出される。I/Oポート15は、CPU14からの差分出力値に基づいて、充電端子PH0からHレベルの電圧が出力される期間と、放電端子PL0からLレベルの電圧が出力される期間をそれぞれ決定する。この場合、差分出力値がプラス正であれば、Hレベルの電圧が充電端子PH0から出力され、逆に差分出力値がマイナス負であれば、Lレベルの電圧が放電端子PL0から出力される。充電端子PH0から出力するHレベルの電圧、或いは放電端子PL0から出力するLレベルの電圧は、差分出力値の絶対値が大きくなる程、その期間が長くなり、差分出力値の絶対値が小さくなる程、その期間が短くなる。I/Oポート15は、動作クロック16からの動作クロック信号を256分周した約30kHzのクロック信号が与えられ、このクロック信号と同じ周波数で、充電端子PH0や放電端子PL0からそれぞれ独立した電圧信号を生成する。そのためCPU14は、この電圧信号と同じ周波数毎に、新たな制御指令値と差分出力値を決定する。図4に示す例では、充電端子PH0や放電端子PL0から出力する電圧信号の周波数に合わせて、CPU14が10,50,128,40,30の各制御指令値を順に算出する。またCPU14は、制御指令値を算出したのに続いて、前回の制御指令値との差分値差分出力値を算出する。図4に示す例では、CPU14が10,40,78,-110,-10の各差分出力値を順に算出し、I/Oポート15に出力する。I/Oポート15は、その差分出力値の絶対値に応じた時間幅で、差分出力値がプラスの場合には、充電端子PH0をHレベルの電圧に切替え、差分出力値がマイナスの場合には、放電端子PL0をLレベルの電圧に切替えるような電圧信号を、マイクロプロセッサ4からパルス制御回路6に送出する。マイクロプロセッサ4は、前記充電端子PH0や放電端子PL0から出力する電圧信号の他に、クロック生成回路17からのクロック信号S1と、I/Oポート15からの制御信号S6,S7,S8,S9をランプ信号生成回路5に送出する。CPU14はクロック信号S1の周波数を決定するために、負荷電流の変化などに応じて、動作クロック信号を何分周するのかをクロック生成回路17に指示する。例えば負荷電流が小さい場合には、クロック信号S1の周波数を下げるために、CPU14が8MHzの動作クロック信号を32分周するように指示することで、クロック生成回路17は250kHzのクロック信号S1を出力する。また、負荷電流がそれよりも大きい場合には、CPU14が8MHzの動作クロック信号を16分周するように指示することで、クロック生成回路17は500kHzのクロック信号S1を出力する。またCPU14は、前記表1に示したように、クロック信号S1の周波数周期T1,T2,T3,T4に対応して、制御信号S6,S7,S8,S9の何れか一つを選択的にHレベルにして、I/Oポート15から出力させる。これにより、充電回路18を通してコンデンサC3への充電電圧の上昇の勾配が決まる。CPU14は、動作クロック信号の256クロック毎約30kHzに、クロック信号S1の周波数を決定する。ここでランプ信号生成回路5について、図5のタイミングチャートに基づきその動作を詳しく説明する。図5は、クロック信号S1が250kHzの場合と、クロック信号S1が500kHzの場合のそれぞれについて、微分信号S10とランプ信号S2の各波形を示している。例えばクロック信号S1の周波数を500kHzにする場合、CPU14はクロック生成回路17に対して動作クロック信号を16分周するように指示すると共に、I/Oポート15を通して制御信号S6をHレベルにし、それ以外の制御信号S7,S8,S9をLレベルにする。このときクロック生成回路17は、500kHzの周波数でクロック信号S1を生成し、そのクロック信号S1が放電回路19のコンデンサC2を通ることにより、クロック信号S1の立ち上がりエッジに同期してコンデンサC3を放電させるトリガ状の微分信号S10が、放電回路19で生成される。また充電回路18は、ダイオードD6から抵抗R16を介してコンデンサC3の充電を行なうので、コンデンサC3の充電電圧は、時定数CR1による勾配で上昇する。したがって、ランプ信号生成回路5の出力端子22には、500kHzの周波数で所定の勾配を有するランプ信号S2が生成される図5の下段の各波形を参照。一方、負荷電流が少なくなって、例えばクロック信号S1の周波数を250kHzに変える場合、CPU14はクロック生成回路17に対して動作クロック信号を32分周するように指示すると共に、I/Oポート15を通して制御信号S7をHレベルにし、それ以外の制御信号S6,S8,S9をLレベルにする。このときクロック生成回路17は、250kHzの周波数でクロック信号S1を生成し、そのクロック信号S1が放電回路19のコンデンサC2を通ることにより、クロック信号S1の立ち上がりエッジに同期してコンデンサC3を放電させるトリガ状の微分信号S10が、放電回路19で生成される。また充電回路18は、ダイオードD5から抵抗R15を介してコンデンサC3の充電を行なうので、コンデンサC3の充電電圧は、時定数CR2による勾配で上昇する。したがって、ランプ信号生成回路5の出力端子22には、250kHzの周波数でランプ信号S2が生成されるが、このときのランプ信号S2の上昇する勾配は、前述のランプ信号S2が500kHzの周波数である場合よりも緩やかになり、コンデンサC3が放電を開始する直前のランプ信号S2の電圧ピーク値は、ランプ信号S2の周波数に拘わらずどれも一定となる図5の上段の各波形を参照。上記以外の周波数でクロック信号S1を生成する場合も、T1/CR1=T2/CR2=T3/CR3=T4/CR4という関係が成り立つように、抵抗R13,R14,R15,R16の各抵抗値R1,R2,R3,R4を設定している。そのため、クロック信号S1の周期が長くなったときには、抵抗R13,R14,R15,R16の何れかとコンデンサC3とによる時定数が大きくなり、逆にクロック信号S1の周期が短くなったときには、その時定数が小さくなって、クロック信号S1の周期が変化しても、ランプ信号S2の電圧ピーク値は一定の値に維持される。再度図4に戻って説明すると、パルス制御回路6の充放電回路28は、マイクロプロセッサ4の少なくとも一つのI/Oポートである充電端子PH0がHレベルの電圧を出力したときに、ダイオードD4から抵抗R9を通してコンデンサC4の充電が行われ、マイクロプロセッサ4の少なくとも別な一つのI/Oポートである放電端子PL0がLレベルの電圧を出力したときに、抵抗R8からダイオードD3を通してコンデンサC4の放電が行われるように構成される。充電端子PH0に接続する入力端子42とコンデンサC4は、充電回路を構成するダイオードD4と抵抗R9とを介して接続される。この際、ダイオードD4のアノードを入力端子42に接続して、充電端子PH0がHレベルの電圧を出力したときに、コンデンサC4を充電できるようにする。放電端子PL0に接続する入力端子41とコンデンサC4も、放電回路を構成するダイオードD3と抵抗R8とを介して接続される。この際、ダイオードD3のカソードを入力端子41に接続して、放電端子PL0がLレベルの電圧を出力したときに、コンデンサC4を放電できるようにする。こうして、充放電回路28の出力電圧となるコンデンサC4の両端間電圧S4は、CPU14の差分出力値から、充電端子PH0から出力するHレベルの電圧の時間幅と、放電端子PL0から出力するLレベルの電圧の時間幅に基づいて調整される。具体的には図4に示すように、充電端子PH0からHレベルの電圧が出力される期間に、コンデンサC4が充電して、その両端間電圧S4が直線的に上昇し、放電端子PL0からLレベルの電圧が出力される期間に、コンデンサC4が放電して、その両端間電圧S4が直線的に下降する。それ以外の、充電端子PH0がLレベルの電圧で、且つ放電端子PL0がHレベルの電圧である期間は、コンデンサC4が充放電されず、その両端間電圧S4が保持ホールドされる。表2は、図3に示すパルス制御回路6において、充電端子PH0と放電端子PL0の各電圧レベルに対するコンデンサC4の両端間電圧S4をあらわした遷移表である。ランプ信号生成回路5からのランプ信号S2は、パルス制御回路6のコンパレータCMPの反転入力端子に入力され、充放電回路28の出力電圧であるコンデンサC4の両端間電圧S4は、コンパレータCMPの非反転入力端子に入力される。コンパレータCMPは、ランプ信号S2の電圧値とコンデンサC4の両端間電圧S4との比較結果に基づくデューティ比のパルス駆動信号S5を、スイッチング素子Q1のゲートに送出する。これにより、コンバータ2からの出力電圧Voutが一定値となるように、スイッチング素子Q1がオンオフ動作される。前記駆動信号S5の周波数は、ランプ信号S2の周波数と同じになり、この駆動信号S5のパルス幅は、コンデンサC4の両端間電圧S4により調整される。図3に示す回路では、ランプ信号S2の電圧レベルよりも、コンデンサC4の両端間電圧S4が高くなると、Hレベルの駆動信号が生成される。したがって、コンデンサC4の両端間電圧S4が高くなるに従い、スイッチング素子2をオンにする駆動信号S5のパルス幅も広がる。充電端子PH0や放電端子PL0から充放電回路28に入力される電圧信号の周波数は、ランプ信号S2の周波数よりも低くてもよい。本実施形態では、0~255×動作クロック信号の周期125nSの範囲で、充電端子PH0からHレベルの電圧を出力する期間や、放電端子PL0からLレベルの電圧を出力する期間が変化する。これらの電圧の出力期間は、動作クロック16からの動作クロック信号8MHzに基づいて生成され、125nS単位で段階的に変化する。そしてこの電圧の出力期間に基づいて、コンデンサC4の両端間電圧S4は上昇又は減少し、当該電圧S4とランプ信号S2がコンパレータCMPにそれぞれ入力される。したがって、コンパレータCMPから出力される駆動信号S5は、コンデンサC4の両端間電圧S4が上昇又は減少する期間中に、そのパルス幅を1パルス毎に変化させることが可能になる。また、駆動信号S5の周波数例えば500kHzは、チョークコイルL1のサイズとスイッチング素子Q1のスイッチングロスの双方を考慮して決定される。その理由は、周波数を低くするとチョークコイルL1のサイズが大きくなり、周波数を高くすると、スイッチング素子Q1のスイッチングロスが増加するからである。クロック生成回路17は、CPU14で制御指令値を算出するための処理時間を確保するのに、動作クロック信号を16分周してはおらず、コンバータ2の仕様に基づいて、クロック信号S1の周波数を決定することができる。本実施形態において、動作クロック信号の周波数は例えば500kHzであっても、動作クロック16にクロック生成回路17の機能を兼用させることで、駆動信号S5の周波数を500kHzのままにした回路が実現可能である。この場合、充電端子PH0や放電端子PL0からの電圧信号の周波数は、500/256=1.95kHzとなる。またCPU14は、動作クロック信号に対して256クロック毎に新たな制御指令値を算出できればよく、動作クロック信号の周波数に依存しない。なお図3では、1つの放電端子PL0と、1つの充電端子PH0だけを備えたパルス制御回路6を示したが、2つ以上の充電端子PH0,PH1,...と、2つ以上の放電端子PL0,PL1,...を備えたものでもよく、その場合は、コンデンサC4の両端間電圧S4を、より細かく短時間で調整することができる。以上のように、本実施形態のランプ信号生成回路5は、クロック信号S1が入力される第一入力端子としての入力端子21と、クロック信号S1の周期に応じて、Hレベル又はLレベルの電圧がそれぞれ入力される複数の第二入力端子としての入力端子36,37,38,39と、コンデンサC3と、このコンデンサC3の充放電を行ない、コンデンサC3の端子間に生成された電圧をランプ信号S2として出力する充放電回路として、クロック信号S1に同期してコンデンサC3を放電させる放電回路19と、コンデンサC3と複数の入力端子36,37,38,39との間にそれぞれ接続された複数組の抵抗素子である抵抗R13,R14,R15,R16と整流素子であるダイオードD3,D4,D5,D6からなり、これらの抵抗R13,R14,R15,R16とダイオードD3,D4,D5,D6を介してコンデンサC3を充電する充電回路18とを備えている。そして充電回路18は、それぞれの入力端子36,37,38,39から入力される電圧のレベルが変化すると、コンデンサC3を充電する電流値が変化するように構成されている。また、本実施形態のランプ信号調整回路は、上述したランプ信号生成回路5の他に、基本クロックとしての動作クロック信号を分周したクロック信号S1を生成するクロック信号生成回路17と、前記入力端子36,37,38,39にそれぞれ接続する複数の端子を備え、クロック信号S1の周期に応じて、それぞれの端子からHレベル又はLレベルの電圧を出力する信号出力回路としてのI/Oポート15を含んで構成される。このような構成であれば、クロック信号生成回路17で生成され、入力端子21に入力されるクロック信号S1の周期が変化すると、クロック信号生成回路17の複数の端子と繋がるランプ信号生成回路5の各入力端子36,37,38,39は、Hレベル又はLレベルの何れかにそれぞれの電圧が変化する。放電回路19は、クロック信号S1に同期してコンデンサC3を放電させるため、ランプ信号S2の周波数はクロック信号S1の周波数に一致する。一方、充電回路18は、コンデンサC3への充電電流が流れる抵抗素子R13,R14,R15,R16とダイオードD3,D4,D5,D6の組を選択的に切り替えて、クロック信号S1の周期に拘わらず、ランプ信号S2の電圧ピーク値が一定の値となるように、コンデンサC3を充電する電流値を変化させる。これにより、ランプ信号S2の周期を変化させたときに、ランプ信号S2の電圧ピーク値を変化させないようなランプ信号生成回路5と、そのランプ信号生成回路5を含むランプ信号調整回路を提供できる。なお上記実施形態では、図6に示すような電源装置の構成と、図7に示すような別な例のパルス制御回路6を採用してもよい。ここでのI/Oポート15は、CPU14で算出された制御指令値に基づいて決定されるデューティ比のパルス信号S3を、マイクロプロセッサ4の外部に出力する構成を有する。またパルス制御回路6は、積分回路28を構成するコンデンサC4及び抵抗R7と、コンパレータCMPとにより構成される。具体的には、ランプ信号S2の入力端子24に、コンパレータCMPの一方の入力端子である反転入力端子を接続し、パルス信号S3の入力端子25に、積分回路28の入力端である抵抗R7の一端を接続し、積分回路28の出力端である抵抗R7の他端とコンデンサC4の一端との接続点に、コンパレータCMPの他方の入力端子である非反転入力端子を接続する。そして、コンデンサC4の他端を接地ラインに接続し、コンパレータCMPの出力端子を駆動信号S5の出力端子26に接続して、パルス制御回路6を構成する。図8は、図6に示す電源装置の各部の波形を示している。同図において、最上段にあるのは動作クロック16からの動作クロック信号を示しており、以下、クロック信号S1,ランプ信号S2,CPU14で生成される制御指令値,パルス信号S3,前記図3で示したコンデンサC4の両端間電圧S4,駆動信号S5をそれぞれ示している。図6に示す電源装置では、CPU14が電圧検出回路3及びADC11で得られた検出電圧の値に基づいて、制御指令値を算出する。この場合、出力電圧Voutが高くなると制御指令値が低くなり、逆に出力電圧Voutが低くなると制御指令値が高くなる。I/Oポート15は、CPU14で算出した制御指令値に基づいて決定されるデューティ比のパルス信号S3を生成する。この場合、制御指令値が大きくなるとパルス信号S3のデューティ比は大きくなり、逆に制御指令値が小さくなるとパルス信号S3のデューティ比は小さくなる。I/Oポート15は、動作クロック16からの動作クロック信号を256分周した約30kHzのクロック信号が与えられており、このクロック信号と同じ周波数のパルス信号S3を生成する。そのためCPU14は、パルス信号S3と同じ周波数毎に、新たな制御指令値を決定する。図8に示す例では、パルス信号S3の周波数に合わせて、CPU14が10,50,128,40,30の各制御指令値を順に算出し、その制御指令値に応じたデューティ比のパルス信号S3が、I/Oポート15により生成され、マイクロプロセッサ4からパルス制御回路6に送出される。パルス信号S3は、パルス制御回路6の積分回路28に入力される。積分回路28の出力電圧となるコンデンサC4の両端間電圧S4は、パルス信号S3のデューティ比に基づいて上昇又は下降する。この場合、図8に示すように、電圧C4は積分回路28を構成する抵抗R7とコンデンサC4の時定数に依存して、パルス信号S3がHレベルになると上昇し、パルス信号S3がLレベルになると下降して、固定したパルス信号S3の一周期の間で常に変動する。また、パルス信号S3のデューティ比が大きくなるほど、電圧C4が上昇し続ける時間は長くなり、その後の電圧C4が下降し続ける時間は短くなる。ランプ信号生成回路5からのランプ信号S2は、パルス制御回路6のコンパレータCMPの反転入力端子に入力され、積分回路28の出力電圧であるコンデンサC4の両端間電圧S4は、コンパレータCMPの非反転入力端子に入力される。コンパレータCMPは、ランプ信号S2の電圧値とコンデンサC4の両端間電圧S4との比較結果に基づくデューティ比のパルス駆動信号S5を、スイッチング素子Q1のゲートに送出する。これにより、コンバータ2からの出力電圧Voutが一定値となるように、スイッチング素子Q1がオンオフ動作される。そしてここでも、制御信号S6,S7,S8,S9を出力する端子を備えたI/Oポート15と、その制御信号S6,S7,S8,S9を受けるランプ信号生成回路5の構成は上述したものと共通している。したがって、ランプ信号S2の周期を変化させたときに、ランプ信号S2の電圧ピーク値を変化させないようなランプ信号生成回路5と、そのランプ信号生成回路5を含むランプ信号調整回路を提供できる。またランプ信号生成回路5の構成は、図2以外の構成であっても構わない。図9は、ランプ信号生成回路5の別な回路例を示している。ここでの充電電圧調整回路18は、抵抗R13,R14,R15,R16が、スイッチ素子Q3,Q4,Q5,Q6を介して、図示しない内部電源で生成された電源電圧Vccのラインに接続される。すなわち充電回路18は、電源電圧Vccのラインにスイッチ素子Q3のソースを接続し、スイッチ素子Q3のドレインとコンデンサC3の一端との間に抵抗R13を接続した第1の直列回路と、電源電圧Vccのラインにスイッチ素子Q4のソースを接続し、スイッチ素子Q4のドレインとコンデンサC3の一端との間に抵抗R14を接続した第2の直列回路と、電源電圧Vccのラインにスイッチ素子Q5のソースを接続し、スイッチ素子Q5のドレインとコンデンサC3の一端との間に抵抗R15を接続した第3の直列回路と、電源電圧Vccのラインにスイッチ素子Q6のソースを接続し、スイッチ素子Q6のドレインとコンデンサC3の一端との間に抵抗R16を接続した第4の直列回路と、により構成される。また、制御信号S6の入力端子36は、スイッチ素子Q3の制御端子であるゲートに接続し、制御信号S7の入力端子37は、スイッチ素子Q4のゲートに接続に接続し、制御信号S8の入力端子38は、スイッチ素子Q5のゲートに接続し、制御信号S9の入力端子39は、スイッチ素子Q6のゲートに接続する。従って、オンしたスイッチ素子Q3,Q4,Q5,Q6に接続される抵抗R13,R14,R15,R16にだけ、コンデンサC3に充電電流が流れる。スイッチ素子Q3,Q4,Q5,Q6は、何れもPチャネルMOS型FETであり、ゲートにLレベルの電圧が与えられたスイッチ素子Q3,Q4,Q5,Q6だけがオンする。例えば、クロック信号S1の周期がT1の時には、制御信号S6だけがLレベルになる。クロック信号S1の周期がT2の時には、制御信号S7だけがLレベルになる。クロック信号S1の周期がT3の時には、制御信号S8だけがLレベルになる。クロック信号S1の周期がT4の時には、制御信号S9だけがLレベルになる。つまり、前記表1と各制御信号S6,S7,S8,S9の論理値は正反対となるが、ここでもT1/CR1=T2/CR2=T3/CR3=T4/CR4という関係が成り立つように、抵抗R13,R14,R15,R16の各抵抗値R1,R2,R3,R4が設定される。したがって、この例でも、ランプ信号S2の電圧ピーク値は、ランプ信号S2の周波数に拘わらずどれも一定となる。なお、スイッチ素子Q3,Q4,Q5,Q6がMOS型FETの場合は、素子本来の特性として、ドレインからソースへの電流の流れを許容するダイオード63,64,65,66がそれぞれ内蔵される。このように、本例でのランプ信号生成回路5は、クロック信号S1が入力される第一入力端子としての入力端子21と、クロック信号S1の周期に応じて、Hレベル又はLレベルの電圧がそれぞれ入力される複数の第二入力端子としての入力端子36,37,38,39と、コンデンサC3と、このコンデンサC3の充放電を行ない、コンデンサC3の端子間に生成された電圧をランプ信号S2として出力する充放電回路として、クロック信号S1に同期してコンデンサC3を放電させる放電回路19と、コンデンサC3と電源電圧Vccのラインとの間に接続された複数組の抵抗素子である抵抗R13,R14,R15,R16とスイッチ素子Q3,Q4,Q5,Q6からなり、これらの抵抗R13,R14,R15,R16とスイッチ素子Q3,Q4,Q5,Q6を介して、コンデンサC3を充電する充電回路18とを備えている。そして充電回路18は、それぞれの入力端子36,37,38,39から入力される電圧のレベルに応じて、それぞれのスイッチ素子Q3,Q4,Q5,Q6がオン又はオフすることにより、コンデンサC3を充電する電流値が変化するように構成されている。また、本実施形態のランプ信号調整回路は、上述したランプ信号生成回路5の他に、基本クロックとしての動作クロック信号を分周したクロック信号S1を生成するクロック信号生成回路17と、前記入力端子36,37,38,39にそれぞれ接続する複数の端子を備え、クロック信号S1の周期に応じて、それぞれの端子からHレベル又はLレベルの電圧を出力する信号出力回路としてのI/Oポート15を含んで構成される。このような構成であれば、クロック信号生成回路17で生成され、入力端子21に入力されるクロック信号S1の周期が変化すると、クロック信号生成回路17の複数の端子と繋がるランプ信号生成回路5の各入力端子36,37,38,39は、Hレベル又はLレベルの何れかにそれぞれの電圧が変化する。放電回路19は、クロック信号S1に同期してコンデンサC3を放電させるため、ランプ信号S2の周波数はクロック信号S1の周波数に一致する。一方、充電回路18は、コンデンサC3への充電電流が流れる抵抗素子R13,R14,R15,R16とスイッチ素子Q3,Q4,Q5,Q6の組を選択的に切り替えて、クロック信号S1の周期に拘わらず、ランプ信号S2の電圧ピーク値が一定の値となるように、コンデンサC3を充電する電流値を変化させる。これにより、ランプ信号S2の周期を変化させたときに、ランプ信号S2の電圧ピーク値を変化させないようなランプ信号生成回路5と、そのランプ信号生成回路5を含むランプ信号調整回路を提供できる。以上、本発明の実施の形態を説明したが、これは本発明の説明のための例示であって、本発明の範囲をこの実施の形態にのみ限定する趣旨ではない。本発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。例えば、上記実施形態で提案したランプ信号生成回路5やランプ信号調整回路は、あらゆる回路構成のコンバータ2を含む電源装置に適用できる。また、負荷を一乃至複数の発光素子に特定し、その発光素子に流れる出力電流を一定に制御するために、前記電圧検出回路3に代わって電流検出回路を組み込んで、コンバータ2に対する電流帰還ループを形成する発光素子駆動装置にも、本発明の概念を適用できる。さらに言えば、そうした電源装置や発光素子駆動装置以外の各種回路装置にも、本発明の概念を同様に適用できる。また、各部の信号レベルや周波数周期や論理構成などを、上記各実施形態に示したものと変更しても構わない。"