キャパシタであって、電気的導電性材料を含むキャパシタ下部プレート、前記キャパシタ下部プレートの上に形成される二酸化シリコンのキャパシタ誘電体層であって、前記キャパシタ誘電体層内のリン、シリコン、及び酸素以外の原子の全濃度が1×1018原子/cm3より小さくなるように、前記キャパシタ誘電体層が、1.7×1020~2.3×1020原子/cm3のリン濃度を有する、前記キャパシタ誘電体層、及び前記キャパシタ誘電体層の上に形成されるキャパシタ上部プレートであって、電気的導電性材料を含む、前記キャパシタ上部プレート、を含む、キャパシタ。請求項1のキャパシタであって、前記キャパシタ誘電体層が、45~55ナノメートル厚みである、キャパシタ。請求項1のキャパシタであって、前記キャパシタ下部プレートが多結晶シリコンを含む、キャパシタ。請求項3のキャパシタであって、前記キャパシタ上部プレートが、Ti、TiN、TiSiN、Ta、TaN、TaSiN、W、WN、WSiN、及びそれらの任意の組み合わせ、から成るグループから選択される材料を含む、キャパシタ。請求項1のキャパシタであって、前記キャパシタ下部プレートが、アルミニウム、銅、及び金、から成るグループから選択される金属を含むキャパシタ。集積回路であって、基板と、前記基板の上に形成されるキャパシタと、を含み、前記キャパシタが、前記基板の上に形成されるキャパシタ下部プレートであって、電気的導電性材料を含む前記キャパシタ下部プレート、前記キャパシタ下部プレートの上に形成される二酸化シリコンのキャパシタ誘電体層であって、前記キャパシタ誘電体層内のリン、シリコン、及び酸素以外の原子の全濃度が1×1018原子/cm3より小さくなるように、前記キャパシタ誘電体層が1.7×1020原子/cm3~2.3×1020原子/cm3のリン濃度を有する、前記キャパシタ誘電体層、及び前記キャパシタ誘電体層の上に形成されるキャパシタ上部プレートであって、電気的導電性材料を含む、前記キャパシタ上部プレート、を含む、回路。請求項6に記載の回路であって、前記基板の上に形成される金属酸化物半導体MOSトランジスタを更に含み、前記キャパシタ下部プレートと同じ材料で形成されるトランジスタゲート電極を含む、回路。請求項6に記載の回路であって、前記キャパシタ誘電体層が45~55ナノメートル厚みである、回路。請求項6に記載の回路であって、前記基板の上面において形成されるフィールド酸化物の要素を更に含み、前記キャパシタ下部プレートが前記フィールド酸化物要素上に形成され、前記キャパシタ下部プレートが多結晶シリコンを含む、回路。請求項9に記載の回路であって、前記キャパシタ上部プレートが、Ti、TiN、TiSiN、Ta、TaN、TaSiN、W、WN、WSiN、及びそれらの任意の組み合わせ、から成るグループから選択される材料を含む、回路。請求項6に記載の回路であって、前記集積回路が、前記基板の上に形成される相互接続誘電体層を更に含み、金属相互接続ラインが前記相互接続誘電体層上に形成され、前記キャパシタ下部プレートが、前記金属相互接続ラインと同時に前記相互接続誘電体層上に形成され、更に前記キャパシタ下部プレートが、アルミニウム、銅、及び金、から成るグループから選択される金属を含む、回路。集積回路を形成するプロセスであって、基板を提供することと、前記基板の上にキャパシタを形成することと、を含み、前記キャパシタを形成することが、前記基板の上に、電気的導電性材料を含むキャパシタ下部プレートを形成する工程、前記キャパシタ下部プレートの上に二酸化シリコンのキャパシタ誘電体層を形成する工程であって、前記キャパシタ誘電体層内のシリコン及び酸素以外の原子の全濃度が1×1018原子/cm3より小さくなるようにする、工程、前記キャパシタ誘電体層において1.7×10原子/cm3~2.3×10原子/cm3のリン濃度を提供するように、前記キャパシタ誘電体層内にリンを置く工程、及び前記キャパシタ誘電体層の上に、電気的導電性材料を含むキャパシタ上部プレートを形成する工程、を含むプロセスによる、プロセス。請求項12のプロセスであって、キャパシタ下部プレートを形成する前記工程が、トランジスタのゲート電極を同時に形成する、プロセス。請求項13のプロセスであって、リンを置く前記工程において、前記キャパシタ誘電体層におけるリンの全ドーズ量が、8.5×1014原子/cm2~1.15×1014原子/cm2であるように、且つ、注入されたリンの分布のピークが前記キャパシタ誘電体層のほぼ中央に置かれるように、イオン注入プロセスによって実行される、プロセス。請求項14のプロセスであって、前記集積回路を形成する前記プロセスが、前記基板の上面においてフィールド酸化物の要素を形成する工程を更に含み、更に前記キャパシタ下部プレートを形成する前記工程が、前記キャパシタ下部プレートが前記フィールド酸化物要素上の多結晶シリコンで形成されるように実行される、プロセス。請求項12のプロセスであって、前記基板の上に相互接続誘電体層を形成すること、及び前記相互接続誘電体層上に金属相互接続ラインを形成すること、を更に含み、前記キャパシタ下部プレートが、前記金属相互接続ラインと同時に前記相互接続誘電体層上に形成され、更に前記キャパシタ下部プレートが、アルミニウム、銅、及び金、から成るグループから選択される金属を含む、プロセス。ゼロ温度係数ZTCキャパシタが、下部導電プレート、キャパシタ誘電体層、及び上部導電プレートを含み得る。ZTCキャパシタの静電容量は、或る温度範囲にわたって変化し得る。ZTCキャパシタの温度係数KTは、温度範囲内の一つより多い温度のZTCキャパシタの測定された静電容量値を数式1の表現に合わせることにより推定され得る。式1CT=CTREF×[1KT×T-TREF]ここで、CTは温度Tでの静電容量値であり、TREFは、例えば27°Cである、参照温度である。1.7×1020原子/cm3~2.3×1020原子/cm3のリン原子密度を得るようにキャパシタ誘電体層にリンが置かれ得る。本発明に関連して実行される作業では、ZTCキャパシタの温度係数KTが、-1ppm/°C~1ppm/°Cであり得ることが示されている。ZTCキャパシタは集積回路の一部として形成され得る。一実施例において、底部プレートは、集積回路において金属酸化物半導体MOSトランジスタのゲートを形成するために用いられるゲート材料を含み得る。別の実施例において、底部プレートは、集積回路において相互接続を形成するために用いられる金属を含み得る。この説明のため、下付き文字なしの材料の元素式を表す用語は、それらの要素の特定の化学量は示唆しない。例えば、TiSiNという用語は、チタンTi、シリコンSi、及び窒素Nを含む材料を表し、1:1:1のTi:Si:N原子比を必ずしもを有する必要はない。下付き文字のついた材料の元素式を表す用語は、下付き文字によって付与される化学量を示唆する。例えば、SiO2という用語は、1:2に実質的に等しいSi:O原子比を有するシリコン及び酸素Oを含む材料を表す。ZTCキャパシタを含む集積回路の幾つかの場合において、実質的に集積回路全体がそのZTCキャパシタ専用である。アナログ集積回路など、ZTCキャパシタを含む集積回路の他の例では、集積回路は、金属酸化物半導体MOSトランジスタなど別の能動構成要素を含み得る。図1A~図1Hは、製造の連続的な段階で示す、実施例に従って形成されたZTCキャパシタを有する集積回路の断面図である。図1Aを参照すると、集積回路1000は基板1002の中及び上に形成され、基板1002は、単結晶シリコンウエハであり得るが、これは、シリコンオンインシュレータSOIウエハ、異なる結晶配向の領域を有するハイブリッド配向技術HOTウエハ、ガリウム砒素など別の材料の半導体ウエハ、又はIC1000の製造に適切な他の材料、であってもよい。本実施例の1つの実現例において、基板1002は、セラミック、結晶性アルミニウム酸化物、ガラス、プラスチック、又は他の非導電性材料など、電気的絶縁性層を含み得る。フィールド酸化物1004の1つ又は複数の要素が、例えば、250~600ナノメートル厚みの二酸化シリコンで、基板1002の上面において形成され得る。フィールド酸化物要素1004は、シャロートレンチアイソレーションSTI又はシリコンの局所酸化LOCOSプロセスにより形成され得る。STIプロセスにおいて、二酸化シリコンは、高密度プラズマHDP又は高アスペクト比プロセスHARPにより堆積され得る。本実施例の1つの実現例において、MOSトランジスタのためのゲート誘電体層1006が、基板1002の上面において形成され得る。第1の電気的導電層1008が、基板1002上に形成され、存在する場合フィールド酸化物要素1004に接し得、及び存在する場合ゲート誘電体層1006に接し得る。集積回路1000内にMOSトランジスタを含む本実施例の実現例において、第1の電気的導電層1008は、MOSトランジスタのゲートを形成するための多結晶シリコンなどの材料を含み得る。図1Bを参照すると、図1Aの第1の電気的導電層1008がパターニング及びエッチングされて、第1のキャパシタ下部プレート1010を形成する。集積回路1000内にMOSトランジスタを含む本実施例の実現例において、MOSゲート1012が、第1のキャパシタ下部プレート1010と同時に、図1Aの第1の電気的導電層1008から形成され得る。図1Cを参照すると、側壁スペーサ1014が、例えば、シリコンナイトライドで、又はシリコンナイトライド及び二酸化シリコンの層で、第1のキャパシタ下部プレート1010の横方向表面に、及び形成される場合MOSゲート1012の横方向表面に、形成され得る。集積回路1000内にMOSトランジスタを含む本実施例の実現例において、ソース及びドレイン領域1016が、MOSゲート1012近傍の基板1002において形成され得る。第1のキャパシタ下部プレート1010が多結晶シリコンを含む本実施例の実現例において、任意選択の金属シリサイド層1018が、第1のキャパシタ下部プレート1010の上面において形成され得る。集積回路1000内にMOSトランジスタを含む本実施例の実現例において、金属シリサイド層1020が、MOSゲート1012の上面において形成され得る。存在する場合、金属シリサイド層1018及び1020は、集積回路1000の上面に、ニッケル、コバルト、又はチタンなどの金属の層を堆積し、金属の一部を、露出された多結晶シリコンと反応させるよう集積回路1000を過熱し、更に、例えば、酸及び過酸化水素の混合物を含むウェットエッチャントに集積回路1000を曝すことにより、集積回路1000表面から反応していない金属を選択的に取り除くことにより、形成され得る。図1Dを参照すると、集積回路1000上に第1のキャパシタ誘電体層1022が形成される。第1のキャパシタ誘電体層1022は、二酸化シリコンから成り、場合によっては炭素又はフッ素などの他の要素を含む。第1のキャパシタ誘電体層1022におけるシリコン及び酸素以外の原子の全濃度が、1×1018原子/cm3より小さい。第1のキャパシタ誘電体層1022は、10~200ナノメートル厚みであり得る。本実施例の1つの実現例において、第1のキャパシタ誘電体層1022は、45~55ナノメートル厚みであり得る。第1のキャパシタ誘電体層1022は、化学気相成長CVD、プラズマ化学気相成長PECVD、低圧化学気相成長LPCVD、常圧化学気相成長APCVD、高密度プラズマHDP、高アスペクト比プロセスHARPとしても知られている、オゾンベースの熱的化学気相成長CVDプロセス、又は他の適切な二酸化シリコン層形成プロセス堆積により、形成され得る。第1のキャパシタ誘電体層1022は、テトラエトキシシラン又はTEOSとしても知られている、オルトけい酸テトラエチルの分解、又はメチルシルセスキオキサンMSQの堆積により形成され得る。第1のキャパシタ誘電体層1022にリン原子を配置する第1のリン配置プロセス1024が実行される。第1のリン配置プロセス1024は、第1のキャパシタ誘電体層1022において1.7×1020~2.3×1020原子/cm3のリン原子の平均濃度を提供するように調整される。第1のリン配置プロセス1024は、例えば、第1のキャパシタ誘電体層1022が50ナノメートル厚みである本実施例の実現例において、8.5×1014原子/cm2~1.15×1014原子/cm2のドーズ量を提供するように実行される。本実施例の1つの実現例において、第1のリン配置プロセス1024は、イオン注入プロセスであり得、第1のリン配置プロセス1024の注入エネルギーは、注入されたリン原子の分布のピークが第1のキャパシタ誘電体層1022のほぼ中央に置かれるよう調節され得る。例えば、第1のキャパシタ誘電体層1022が50ナノメートル厚みである本実施例の実現例において、第1のリン配置プロセス1024の注入エネルギーは、10~20キロメートル電子ボルトkeVに設定され得る。本実施例の代替実現例において、第1のリン配置プロセス1024は、300°Cを上回る温度のガスを含むリンに集積回路1000を曝すことを含み得る。別の実現例において、第1のリン配置プロセス1024は、プラズマを含むリンに集積回路1000を曝すことを含み得る。更なる実現例において、リンは、他の手段により第1のキャパシタ誘電体層1022に配置されてもよい。図1Eを参照すると、第1のキャパシタ誘電体層1022は、任意選択でパターニング及びエッチングされ得、図1Eに示すような、第1のキャパシタ下部プレート1010の境界に近接する境界を形成し得る。第1のキャパシタ誘電体層1022上に第1のキャパシタ上部プレート1026が形成される。第1のキャパシタ上部プレート1026は、金属又はドープされた半導体材料など、電気的導電性材料で形成される。本実施例の1つの実現例において、第1のキャパシタ上部プレート1026は、50~400ナノメートル厚みの、Ti、TiN、TiSiN、Ta、TaN、TaSiN、W、WN、WSiN、又はそれらの任意の組み合わせ、を含み得る。別の実現例において、第1のキャパシタ上部プレート1026は、50~500ナノメートル厚みの、アルミニウム、銅、金、又は集積回路1000における相互接続のために用いられる他の金属を含み得る。第1のキャパシタ下部プレート1010、1.7×1020原子/cm3~2.3×1020原子/cm3のリン濃度を有する第1のキャパシタ誘電体層1022、及び第1のキャパシタ上部プレート1026は、第1のZTCキャパシタ1028を形成する。存在する場合、ゲート誘電体層1006、MOSゲート1012、及びソース及びドレイン領域1016は、基板1002の中及び上に形成されるMOSトランジスタ1030の一部である。第2のZTCキャパシタが、図1F~図1Hを参照して説明するように、基板1002の上の相互接続領域において集積回路1000内に形成され得る。図1Fを参照すると、集積回路1000上に第1の相互接続誘電体層1032が形成される。第1の相互接続誘電体層1032は、二酸化シリコン、シリコンナイトライド、オルガノシリケートガラスOSG、炭素ドープされたシリコン酸化物SiCO又はCDO、フルオロシリケートガラスFSG、又は他の誘電性材料、の1つ又は複数の層を含み得る。第1の相互接続誘電体層1032は、アルミニウム、銅、及び/又は金の金属配線、及びアルミニウム、銅、金、及び/又はタングステンのビアなど、金属相互接続要素の1つ又は複数の層を含み得る。第1の相互接続誘電体層1032における金属相互接続要素は、図1Fには示していない。第1の相互接続誘電体層1032上に第2のキャパシタ下部プレート1034が形成される。第2のキャパシタ下部プレート1034は、金属又はドープされた半導体材料など、電気的導電性材料で形成される。任意選択の金属相互接続ライン1036が、第1の相互接続誘電体層1032上に形成され得る。本実施例の1つの実現例において、第2のキャパシタ下部プレート1034は、金属相互接続ライン1036と同時に形成され得る。形成される場合、第2のキャパシタ下部プレート1034及び金属相互接続ライン1036は、アルミニウム、銅、及び/又は金を含み得る。図1Gを参照すると、図1Dを参照して説明したように集積回路1000上に第2のキャパシタ誘電体層1038が形成される。第2のキャパシタ誘電体層1038の材料特性及びあり得る形成プロセスは、図1Dを参照して説明したとおりである。本実施例の1つの実現例において、第2のキャパシタ誘電体層1038の厚みは、第1のキャパシタ誘電体層1022の厚みとは異なっていてよい。代替の実現例において、第2のキャパシタ誘電体層1038の厚みは、第1のキャパシタ誘電体層1022の厚みに実質的に等しくし得る。本実施例の1つの実現例において、第2のキャパシタ誘電体層1038の形成プロセスは、第1のキャパシタ誘電体層1022のものとは異なるプロセスパラメータを用いてもよい。リン原子を第2のキャパシタ誘電体層1038内に置く第2のリン配置プロセス1040が実行される。第2のリン配置プロセス1040は、図1Dを参照して説明したようなリン濃度を提供するように調節される。本実施例の1つの実現例において、第2のリン配置プロセス1040は、図1Dを参照して説明したようなイオン注入プロセスであり得る。代替の実現例において、第2のリン配置プロセス1040は、図1Dを参照して説明したようなガスを含むリンからの拡散プロセスであり得る。別の実現例において、第2のリン配置プロセス1040は、図1Dを参照して説明したように、プラズマを含むリンへの露出を含み得る。更なる実現例において、リンは、他の手段により第2のキャパシタ誘電体層1038に配置されてもよい。図1Hを参照すると、第2のキャパシタ誘電体層1038は、任意選択でパターニング及びエッチングされ得、図1Hに示すように、第2のキャパシタ下部プレート1034の境界に近接する境界を形成し得る。第2のキャパシタ誘電体層1038上に第2のキャパシタ上部プレート1042が形成される。第2のキャパシタ上部プレート1042は、金属又はドープされた半導体材料など、電気的導電性材料で形成される。本実施例の1つの実現例において、第2のキャパシタ上部プレート1042は、50~400ナノメートル厚みの、Ti、TiN、TiSiN、Ta、TaN、TaSiN、W、WN、WSiN、又はそれらの任意の組み合わせ、を含み得る。別の実現例において、第2のキャパシタ上部プレート1042は、100~2000ナノメートル厚みの、アルミニウム、銅、金、又は集積回路1000において相互接続に用いられる他の金属、を含み得る。第2のキャパシタ下部プレート1034、1.7×1020原子/cm3~2.3×1020原子/cm3のリン濃度を有する第2のキャパシタ誘電体層1038、及び第2のキャパシタ上部プレート1042は、第2のZTCキャパシタ1044を形成する。任意選択の第2の相互接続誘電体層1046が、第2のZTCキャパシタ1044の上に形成され得る。第2の相互接続誘電体層1046は、形成される場合、第1の相互接続誘電体層1032に関連して参照したような材料を含み得る。第2の相互接続誘電体層1046は、アルミニウム、銅、及び/又は金の金属配線、及びアルミニウム、銅、金、及び/又はタングステンのビアなど、金属相互接続要素の1つ又は複数の層を含み得る。金属相互接続要素は、図1Hには示していない。本実施例の1つの実現例において、集積回路1000は、第1のZTCキャパシタ1028のみを含み、第2のZTCキャパシタ1044は含まなくてもよい。本実施例の別の実現において、集積回路1000は、第1のZTCキャパシタ1028及び第2のZTCキャパシタ1044の両方を含み得る。代替の実施例において、集積回路が、相互接続誘電体層の上に形成されるZTCキャパシタの場合のみ、図1Hを参照して説明したような第2のZTCキャパシタ1044を含み得る。図2は、キャパシタの誘電体層におけるリン濃度の関数とした、キャパシタの測定された温度係数のグラフである。図2におけるデータは、約50ナノメートル厚みで、16keVのイオン注入エネルギーのリンでイオン注入されたキャパシタ誘電体層を用いて、本発明に関連して実行された作業から得たものである。キャパシタの製造に精通するものであれば、図2に示すデータを参照すれば、1.7×1020原子/cm3~2.3×1020原子/cm3のリン密度を供給することが、-1ppm/°C~1ppm/°Cの温度係数を提供し得ることが分かるであろう。本発明に関連する技術に習熟した者であれば、説明した例示の実施例に変形が成され得ること、及び本発明の特許請求の範囲内で他の実施例を実装し得ることが分かるであろう。