入力電圧をトランスの巻線に印加して、前記トランスの前記巻線を流れる電流を生成する段階と、第1のデューティーサイクルを持つ第1の制御信号でスイッチを制御することによって、電源オフ状態から始まる第1の期間において前記トランスの前記巻線を流れる前記電流を制御する段階と、前記第1の期間の後のタイミングにおいて、前記第1のデューティーサイクルよりも大きい第2のデューティーサイクルを持つ第2の制御信号で前記スイッチを制御することによって、前記トランスの前記巻線を流れる前記電流を制御する段階とを備え、前記トランスの前記巻線における磁化電流は、前記第1の期間において、閾値レベルを超えない方法。前記閾値レベルは、前記トランスの飽和電流パラメータである請求項1に記載の方法。前記入力電圧を前記トランスの一次巻線に印加する段階をさらに備える請求項1または2に記載の方法。複数のパルスを生成する段階と、前記複数のパルスのうち、N個毎のパルスを、前記第1の期間において前記第1の制御信号として出力する段階と、前記複数のパルスのうち全てのパルスを前記第1の期間の後の前記タイミングにおいて前記第2の制御信号として出力する段階とをさらに備える請求項1から3のいずれか一項に記載の方法。カウント値を含むメモリストアから読み出す段階をさらに備え、前記Nの値は、前記カウント値に基づいて決まる請求項4に記載の方法。前記入力電圧に基づいて決まる検知信号をモニタリングする段階をさらに備え、前記第1の制御信号のパルスのパルス幅は、前記検知信号をモニタリングすることに基づいて決まる請求項1から3のいずれか一項に記載の方法。前記入力電圧に基づいて決まる検知信号を閾値と比較する段階と、前記第1の制御信号の第1のパルスを生成する段階と、前記閾値を所定量インクリメントする段階と、前記第1の制御信号の第2のパルスを生成する段階とをさらに備え、前記第1のパルスは、前記閾値と前記検知信号とを比較することに基づいて決まるパルス幅を持ち、前記第2のパルスは、インクリメントされた前記閾値と前記検知信号とを比較することに基づいて決まるパルス幅を持つ請求項1から3および6のいずれか一項に記載の方法。出力電圧を電圧閾値と比較する段階をさらに備え、前記第1の期間の後の前記タイミングは、前記出力電圧が前記電圧閾値を超えるタイミングである請求項1から7のいずれか一項に記載の方法。トランス巻線、および、二次巻線を有するトランスと、前記トランス巻線を流れる電流を発生および停止させるべく、前記トランス巻線に接続されているトランジスタと、前記トランジスタに接続されており、制御信号を出力して前記トランジスタを制御するコントローラとを備え、前記コントローラは、電源オフ状態から始まる第1の期間において第1のデューティーサイクルを持つ第1の制御信号を生成し、前記第1の期間の後のタイミングにおいて前記第1のデューティーサイクルよりも大きい第2のデューティーサイクルを持つ第2の制御信号を生成し、前記トランス巻線における磁化電流は、前記第1の期間において、閾値レベルを超えない回路。前記閾値レベルは、前記トランスの飽和電流パラメータである請求項9に記載の回路。前記コントローラは、パルス生成部を有しており、前記第1の制御信号は、前記パルス生成部が生成するパルスのうちN個毎のパルスを含み、前記第2の制御信号は、前記パルス生成部が生成するパルスのうち全パルスを含む請求項9または10に記載の回路。カウント値を格納しているメモリをさらに備え、前記Nの値は、前記カウント値に基づいて決まる請求項11に記載の回路。入力電圧に基づいて決まる検知信号をさらに備え、前記第1の制御信号のパルスのパルス幅は、前記検知信号をモニタリングすることによって決定される請求項9または10に記載の回路。前記トランス巻線は、前記トランスの一次巻線である請求項9から13のいずれか一項に記載の回路。入力電圧に基づいて決まる検知信号をさらに備え、前記第1の制御信号の第1のパルスは、前記検知信号と前記閾値とを比較することに基づいて決まるパルス幅を持ち、前記閾値は、所定量インクリメントされ、前記第1の制御信号の第2のパルスは、前記検知信号とインクリメントされた前記閾値とを比較することに基づいて決まるパルス幅を持つ請求項9、10または14に記載の回路。前記閾値を格納しているメモリをさらに備える請求項15に記載の回路。フライバックコンバータの出力電圧と前記コントローラとの間にフィードバックループをさらに備え、前記第1の期間の後の前記タイミングは、前記出力電圧が電圧閾値を超えるタイミングである請求項9から16のいずれか一項に記載の回路。AC整流回路と、前記AC整流回路に接続されている一次巻線を有するトランスと、コントローラと、前記一次巻線に接続されており、前記コントローラの出力に接続されている制御ゲートを有するトランジスタとを備え、前記コントローラは、電源オフ状態から始まる第1の期間において第1のデューティーサイクルを持つ第1の制御信号を生成し、前記第1の期間の後のタイミングにおいて前記第1のデューティーサイクルよりも大きい第2のデューティーサイクルを持つ第2の制御信号を生成し、前記一次巻線における磁化電流は、前記第1の期間において前記トランスの飽和電流パラメータを超えず、前記AC整流回路は、前記コントローラに接続される検知信号を出力し、前記コントローラはさらに、前記第1の制御信号の第1の制御パルスを生成し、前記第1の制御パルスのパルス幅は、前記検知信号に基づいて決まる回路。閾値を格納しているメモリをさらに備え、前記第1の制御信号の第1のパルスは、前記検知信号と前記閾値とを比較することに基づいて決まるパルス幅を持ち、前記第1の制御信号の第2のパルスは、前記検知信号とインクリメントされた前記閾値とを比較することに基づいて決まるパルス幅を持つ請求項18に記載の回路。前記回路の出力電圧と前記コントローラとの間にフィードバックループをさらに備え、前記第1の期間の後の前記タイミングは、前記出力電圧が電圧閾値を超えるタイミングである請求項19に記載の回路。実施形態によると、フライバックコンバータは、トランスの一次巻線に対して入力電圧を受け取るとしてよい。スタートアップ期間中、コントローラ回路は、一次巻線を流れる電流を制御するべく、トランジスタスイッチを制御する。一部の実施形態によると、コントローラは、スタートアップ期間中に第1のデューティーサイクルを持つ第1の制御信号を生成する。スタートアップ期間の後、コントローラは、第1のデューティーサイクルよりも大きい第2のデューティ―サイクルを持つ第2の制御信号を生成する。第1の制御信号のパルスのオフ時間を長くすることで、トランスが飽和状態にならないようにしている。一部の実施形態によると、コントローラは、所定のデューティーサイクルを持つパルス生成部を有する。第1の制御信号は、パルス生成部で生成されるパルスを含むとしてよく、特に、パルス生成部で生成されるパルスのうちN個毎のパルスを含むとしてよい。ある実施形態によると、カウント値がメモリに格納されているとしてよい。Nの値は、このカウント値に基づいて決定されるとしてよい。別の実施形態によると、入力電圧に基づく検知信号は、スタートアップ期間の制御パルスを生成するために用いられるとしてよい。具体的には、検知信号をモニタリングすることによってパルス幅を決定するとしてよい。ある実施形態によると、このモニタリングは、検知信号を閾値と比較することを含む。以下に記載する詳細な説明および添付図面は、本開示の本質および利点を理解しやすくするためのものである。以下に記載する説明では、説明を目的として、数多くの例および具体的且つ詳細な内容を記載して、本開示を完全に理解していただく。しかし、請求項で定義される本開示は、以下に記載する例の特徴の一部または全てを単独で、あるいは、以下で説明する他の特徴と組み合わせたものを含むとしてよく、さらに本明細書で説明した特徴および概念の変形例および均等性を含み得ることは、当業者には明らかであろう。一部の実施形態によると、例えば、図2に図示した実施形態では、フライバックコンバータ200は、負荷例えば、発光ダイオード、LEDアレイ等を駆動するために設けられるとしてよい。本開示に応じて、フライバックコンバータ200は、交流AC電圧を受け取る入力部を備えるとしてよい。ある実施形態によると、入力部は、整流回路204、および、整流回路に接続されているトランス202を有するとしてよい。整流回路204は、全波整流器、半波整流器等であってよい。別の実施形態によると、入力部は、整流回路204のみを有するとしてよく、この場合には、トランス202は、フライバックコンバータ200の入力端子202aに接続されている外部素子と見なされる。整流回路204は、入力電流IPを示す電流204aを抵抗器RSに出力する。整流回路204は、整流電圧Vin204bをスタートアップ回路206およびトランスフライバックトランス208に出力する。一部の実施形態では、スタートアップ回路206は、コントローラ210に電力を供給するべく電源電圧例えば、VDDを生成するとしてよい。スタートアップ回路206はさらに、制御信号であるVin有効信号を生成するとしてよい。当該制御信号は、スイッチング制御信号SWを出力するか否かを判断する際にコントローラ210が利用するとしてよい。本開示によると、コントローラ210は、スタートアップスイッチングシーケンスおよび通常スイッチングシーケンスを実行する。これらについては以下でより詳細に説明する。コントローラ210は、スイッチM1に接続されている。一部の実施形態によると、スイッチM1はMOSFET電源デバイスであってよい。コントローラ210は、スイッチM1のゲート端子Gに結合され得るスイッチング制御信号SWを生成することにより、スイッチのON状態およびOFF状態を制御する。コントローラ210は、過電流検知信号210aを受け取る。過電流検知信号210aは、一部の実施形態によると、抵抗器Rsにおける電圧レベルであってよい。実施形態によると、過電流検知信号210aは、入力電圧Vinに基づいて生成されており、過電流状態を検出するために用いられるとしてよい。より詳細に後述するが、過電流信号は、一部の実施形態において、スイッチング制御信号SWの生成を制御するべく用いられるとしてよい。コントローラ210は、コントローラの動作を設定するためのパラメータを含む設定メモリ212に接続されているとしてよい。例えば、本開示の原理に応じて、設定メモリ212は、1以上のパラメータを含むとしてよく、例えば、スキップカウント212a、過電流ステップ値212b、過電流開始値212c、および、Vout閾値212dを含むとしてよい。これらについては、以下でより詳細に説明する。一部の実施形態によると、コントローラ210は、特定用途向け集積回路ASICとして、または、デジタルシグナルプロセッサDSPと共に、または、フィールドプログラマブルゲートアレイFPGAを用いて等の方法で実現されるとしてよい。設定メモリ212は、コントローラ210のロジックに組み込まれるとしてよく、または、設定メモリは、コントローラロジックとは別個のメモリデバイス例えば、フラッシュメモリであってよい。トランス208は、一次巻線Pおよび二次巻線Sを含む。整流回路204から得られる整流電圧204bは、一次巻線のうち点で示した端子に接続される。このように点を名称として用いるのは、トランスを設計する際に電流の流れる方向を示すべく用いられる従来の概念である。一次巻線Pのうち点が付与されていない端子は、スイッチM1のドレイン端子Dに接続されている。スイッチM1のソース端子Sは、グラウンド電位に接続されている。二次巻線側では、二次巻線Sの点が付与されていない端子と、フライバックコンバータ200の出力端子224aとの間で、ダイオード222が接続されている。二次巻線Sのうち点が付与されている端子は、フライバックコンバータ200の別の出力端子224bに接続されている。二次巻線Sの端子同士の間には、コンデンサ226が接続されている。フィードバックエラー回路228および光カプラ230は、コントローラ210へのフィードバック経路を形成する。フィードバックエラー回路228は、フライバックコンバータ200の出力電圧Voutに基づいたレベルを出力する。光カプラ230は、コントローラ210の入力にフィードバック信号210bを供給する一方、同時に、フライバックコンバータ200の出力側つまり、二次巻線Sに接続されている回路をコントローラから分離して、出力側で生成され得る高電圧による損傷からコントローラそして、入力側の他の回路、例えば、一次巻線Pに接続されている回路を保護する。より詳細に後述するが、コントローラ210は、フィードバック信号210bを利用して、通常スイッチングシーケンスにおいてスイッチM1のスイッチングを制御する。一部の実施形態において、設定メモリ212は、所望のレベルのVoutを維持するためにコントローラ210によって利用される閾値電圧レベルVout閾値212dを含むとしてよい。フライバックコンバータ200の一般的な動作には、コントローラ210がスイッチM1を所定期間にわたってオンに制御することにより、一次巻線Pに電流IPを発生させることが含まれる。電流IPは、時間の経過に応じて増加する。オン期間におけるIPの増加は、以下の数1で表される。式中、ΔIPはオン期間における電流IPの変化量、Vinは入力電圧、TonはスイッチM1のオン期間の長さ、そして、Lmはトランス208の一次巻線Pのインダクタンスを表す。スイッチM1のオン期間において、トランス208の二次巻線Sには電流が流れない。つまり、IS=0となる。コントローラ210がスイッチM1をオフに制御すると、トランス208における磁界が崩壊し始めるので、電流IPは停止して、電流ISが発生する。オフ期間における電流ISの変化量は、以下の数2で表される。式中、ΔISはオフ期間における電流ISの変化量、Voutはフライバックコンバータ200の出力電圧、Vfdはダイオード222の順電圧降下、ToffはスイッチM1のオフ期間の長さ、Lmはトランス208の一次巻線Pのインダクタンス、および、Ntはトランス208のトランス巻線数比を表す。スイッチM1のオフ期間において、トランス208の一次巻線Pには電流が流れない。つまり、IP=0となる。フライバックコンバータ200の一般的な動作をさらに説明すると、Vout=0Vである電源オフ状態からの出力電圧Voutの蓄積は、スイッチM1のオン期間およびオフ期間のサイクル毎に徐々に増加する。各サイクルでコンデンサ226に蓄積される電流の量は、以下の数3で表される。式中、ΔIavgは各オフ期間における二次巻線Sの平均電流変化量、Vinは入力電圧、TonはスイッチM1のオン期間の長さ、Lmはトランス208の一次巻線Pのインダクタンス、および、ΔISはオフ期間における電流ISの変化量を表す。各サイクルにおける出力電圧Voutの変化量は、以下の数4で表される。式中、ΔVoutは出力電圧、ΔIavgは各オフ期間における二次巻線Sの平均電流変化量、ToffはスイッチM1のオフ期間の長さ、C0はコンデンサ226のキャパシタンスを表す。図3を参照すると、同図に示すグラフは、コントローラ210が生成するスイッチング制御信号SWのパルス波形304、および、トランス208における磁化電流波形302を示す。磁化電流は、スイッチM1のオン期間において一次巻線Pに流れる電流に関する。磁化電流は、オン期間において、トランス208で磁界を発生させる。続くオフ期間において、磁界は崩壊し、二次巻線Sにおいて電流が発生している。二次巻線Sにおける電流が増加し続けると、トランスにおける磁化電流は減少する。波形302によると、磁化電流のピークは飽和電流Isatと呼ばれるトランス208のパラメータを超えていないことが分かる。このパラメータは、最大磁束密度Bmaxと呼ばれることもあり、Isatから算出することができる。図3は、フライバックコンバータ200の動作のうち通常スイッチング期間を示している。理想的な条件においては、スイッチング制御信号SWは、パルス幅およびデューティーサイクルが一定であるパルスを用いて、出力電圧Voutを一定のレベルに維持することができる。しかし、Voutのレベルは通常変動するので、フィードバック回路228は、Voutを一定に維持するべくコンデンサ226の充電量を一定に維持する機能を持つ。したがって、コントローラ210は、フィードバック信号210bに基づいて、スイッチング制御信号SWのパルスを、周期Tperiod、オン時間TON、オフ時間TOFF等を変化させることによって、調整するとしてよい。通常スイッチング期間においては、出力電圧Voutが十分に高いので、検出可能な電圧レベルがコントローラ210にフィードバックされて、スイッチM1を制御するための適切なパルスSWを生成する。図3に図示されている波形は、上記の考察内容を説明するべく、大きく強調されている。数1から分かるように、一次巻線の電流IPは、トランスのインダクタンスLmに反比例する。しかし、トランスが飽和状態になると例えば、IP>Isat、トランス208のコアのインダクタンスは急激に降下して、一次巻線Pの電流は急激に増加する。電流が急激に変化すると、スイッチM1のドレインとソースとの間に非常に高い電圧が発生し、十分に高い動作電圧を定格電圧としてもっていなければスイッチが損傷してしまう場合がある。通常のスイッチングについては、コントローラ210は、フィードバック信号210bに基づいてパルスSWを適宜制御することによって、トランスの磁化電流が飽和電流Isatを超えないように保証する。図4は、トランス208が飽和状態になる場合を説明する。トランス208の磁化電流は、パルス1のオン期間において立ち上がり、オン期間の終了時にピークレベルに到達して、オフ期間において放電を開始する。しかし、磁化電流は、パルス1のオフ期間の終了時までに完全に放電するのではなく、残留磁化電流Iresidual1が残る。スイッチM1がパルス2でオンになると、トランス208の磁化電流は、Iresidual1のレベルから増加し始めて、パルス2のオン期間の終了時点において前回より高いピークレベルに到達する。繰り返しになるが、磁化電流はパルス2のオフ期間の終了時点までに完全に放電せず、前回より高い残留磁化電流Iresidual2が残る。図4から分かるように、トランス208は、パルス3によってタイミングt1において飽和状態になる。残留磁化電流は、以下の数5によって表される。式中、Iresidualは残留磁化電流、ΔIPはオン期間において一次巻線Pで生成される電流数1を参照のこと、ΔISは続くオフ期間において二次巻線Sにおいて発生する電流数2を参照のこと、そして、Ntはトランス208のトランス巻線数比を表す。フライバックコンバータ200が電源オフ状態から電源が入ると、出力電圧Voutは最初は0Vであるが、0Vから徐々に増加する。数2および数5からは、トランス208における残留磁化電流は、通常のスイッチング動作期間よりもスタートアップ期間において高くなると考えられる。このため、スタートアップ期間は、トランスが飽和状態になる可能性が高くなるので、スイッチM1が損傷する危険性も高くなる。このため、本開示の原理によると、コントローラ210の実施形態は、スタートアップ期間における動作を制御する。図5を参照すると、一部の実施形態において、コントローラ210は、パルス生成部502と、スタートアップスイッチングブロック504と、通常スイッチングブロック506とを備えるとしてよい。パルス生成部502は、スタートアップスイッチングブロック504および通常スイッチングブロック506に供給されるパルストレイン502aPulse_genを生成する。ある実施形態によると、パルストレインは、周期およびデューティーサイクルが略同じであるパルスを複数含む。これらのパルスは、スイッチング制御信号SWを生成するために用いられるとしてよい。mux508は、スタートアップスイッチングブロック504の出力および通常スイッチングブロック506の出力のいずれかを、スイッチング制御信号SWとして、選択する。MUXにおける選択は、コンパレータ510で制御される。コンパレータ510は、Voutフィードバック信号210bと、設定メモリ212から受信するVout閾値パラメータ212dとを比較する。スイッチング制御信号SWは、フライバックコンバータ200がスタートアップシーケンスを完了させると、通常スイッチングブロック506から取得される。一部の実施形態によると、例えば、コンパレータ510は、Voutフィードバック信号210bと、Vout閾値パラメータ212dとを比較することによって、スタートアップシーケンスが完了したことを示す情報を供給するとしてよい。通常スイッチング期間においては、通常スイッチングブロック506は単に、パルス生成部502で生成される出力パルスをmux508へと通過させて、スイッチング制御信号SWとして出力させるとしてよい。また、通常スイッチングブロック506は、Voutについて適切な電圧レベルを維持するように、Voutフィードバック信号210bに応じて、パルス生成部502から受信したパルスを修正または変化させるとしてよい。本開示によると、スイッチング制御信号SWは、例えば、コンパレータ510によって決められるが、フライバックコンバータ200のスタートアップ動作期間においてスタートアップスイッチングブロック504から得られる。スタートアップスイッチングブロック504は、設定メモリ212からスキップカウントパラメータ212aを受信する。一部の実施形態では、当該パラメータ212aを用いて、スイッチング制御信号SWを生成する。一部の実施形態によると、mux508の出力は、スタートアップ回路206からのVin有効信号によって制御されるANDゲート512によってゲーティングされるとしてよい。実施形態によっては、Vin有効信号は、電圧降下から保護するべく、スイッチング制御信号SWの出力をディセーブルするために用いられる。このため、例えば、スタートアップ回路206が電圧降下状態を検出すると、Vin有効信号はLOになるが、それ以外の場合にはHIのままとなる。図6を参照しつつ、図5に示すコントローラ210の動作を説明する。602において、パルス生成部502はパルスの生成を開始する。604において、設定メモリ212からパラメータを読み込む。例えば、スキップカウントパラメータ212aを読み込んで、スタートアップスイッチングブロック504で利用し、Vout閾値パラメータ212dを読み込んで、コンパレータ510で用いる。606において、スタートアップシーケンスが完了したか否かを判断する。実施形態によっては、スタートアップシーケンスは、Voutフィードバック信号210bがVout閾値パラメータ212dによって決まる閾値よりも大きい場合に、完了したと判断される。したがって、コンパレータ510は、Voutフィードバック信号210bとVout閾値パラメータ212dとを比較する。コンパレータ510は、Voutフィードバック信号210bがVout閾値パラメータ212dよりも小さい場合には、スタートアップスイッチングブロック504の出力をmux508で選択する。Voutフィードバック信号210bがVout閾値パラメータ212d以上である場合、コンパレータ510は、612において通常スイッチングブロック506の出力を選択して通常スイッチングを行う。Voutフィードバック信号210bがVout閾値パラメータ212dより小さい場合、608に進み、スタートアップスイッチングブロック504は、パルス生成部502からの出力502aの第1のパルスを受信して、第1のパルスをmux508に出力する。610において、スタートアップスイッチングブロック504は、パルス生成部から続くN個のパルスを受信して、これらN個のパルスをmux508に出力しないことによって、これらN個のパルスをスキップする。尚、Nはスキップカウントパラメータ212aに等しくなるように設定されている。この後、606に戻る。図7を参照すると、タイミング波形は、パルス生成部502が生成するパルスと、Voutフィードバック信号210bに応じて生成されるスイッチング制御信号SWとの間のタイミング関係を示している。最上部の波形は、パルス生成部502が生成するパルストレインを示す。図6のフローチャートによると、606から610におけるスタートアップスイッチングでは、最下部の波形で示すスイッチング制御信号SWが生成される。タイミングt1において、パルス生成部502からの第1のパルスは、スイッチング制御信号SWの一のパルスとして現れている。この後、続くN個のパルスについては図9ではN=4である、省略しており、スイッチング制御信号SWに現れていない。尚、Nは、スキップカウントパラメータ212aに等しい。この状態は、タイミングt2およびt3でも繰り返されており、Voutフィードバック電圧信号210bが着実に増加している間はこのようになる。Voutフィードバック電圧信号210bがタイミングt4においてVout閾値に到達すると、通常スイッチングが行われ、パルス生成部502からのパルスがスイッチング制御信号SWに出力される。本開示によると、スイッチング制御信号SWのデューティーサイクルは、スタートアップスイッチングシーケンスと通常スイッチングシーケンスとでは異なるものと考えられる。スタートアップスイッチングシーケンスは常に、スイッチング制御信号SWに1パルスが出力される毎にN個のパルスをスキップするので、スイッチング制御信号のデューティーサイクルは、通常スイッチングに比べてスタートアップスイッチングの間は、1/N1に低減する。図8を参照すると、コントローラ210の別の実施形態を示している。コントローラ210は、図5に図示したものと同じ構成要素を備える。しかし、図8に示す実施形態では、スタートアップスイッチングブロック804が、設定ブロックから過電流パラメータ212bおよび212cを受信する。これに加えて、スタートアップスイッチングブロック804は、スタートアップスイッチングシーケンスにおいて、スイッチング制御信号SWのパルス幅を制御するべく、フィードバックループにおいて過電流検知信号210aを利用する。図9を参照しつつ、図8に示したコントローラ210の動作を説明する。902において、パルス生成部502はパルスの生成を開始する。904において、設定メモリ212からパラメータを読み込んで設定する。例えば、スキップカウントパラメータ212aを読み込んで、スタートアップスイッチングブロック804で利用し、Vout閾値パラメータ212dを読み込んで、コンパレータ510で利用する。また、過電流ステップパラメータ212bおよび過電流スタートパラメータ212cを読み込む。過電流開始パラメータ212cを用いて、過電流閾値の初期値を設定する。906において、スタートアップシーケンスが完了したか否かを判断する。実施形態によっては、スタートアップシーケンスは、Voutフィードバック信号210bがVout閾値パラメータ212dによって決まる閾値よりも大きい場合に、完了したと判断される。したがって、コンパレータ510は、Voutフィードバック信号210bとVout閾値パラメータ212dとを比較する。コンパレータ510は、Voutフィードバック信号210bがVout閾値パラメータ212dよりも小さい場合には、スタートアップスイッチングブロック504の出力をmux508で選択する。Voutフィードバック信号210bがVout閾値パラメータ212d以上である場合、コンパレータ510は、通常スイッチングブロック506の出力を選択する。Voutフィードバック信号210bがVout閾値パラメータ212dより小さい場合、908において、スタートアップスイッチングブロック804は、パルス生成部502の出力502aがHIになるまで待機する。HIになったタイミングで、スタートアップスイッチングブロックは出力においてロジックHIをアサートする910。スタートアップスイッチングブロック804の出力は、mux508を介して、スイッチング制御信号SWに出力される。912において、過電流閾値は、過電流検知信号210aと比較する。過電流検知信号210aが過電流閾値よりも小さい場合、922において、パルス生成部502の出力502aがHIまたはLOのいずれであるかを判断する。LOの場合、スタートアップスイッチングブロック804は、924においてLOをアサートして、906に進む。HIの場合、スタートアップスイッチングブロック804は、910においてHIをアサートして、912において過電流閾値と過電流検知信号210aとを比較する動作を繰り返す。過電流検知信号210aが過電流閾値を超えている場合、914において、スタートアップスイッチングブロック804の出力はロジックLOにアサートして、スイッチング制御信号SWにおけるONパルスを画定する。916において、スタートアップスイッチングブロック504は、パルス生成部からN個のパルスを受信して、これらN個のパルスをmux508に出力しないことによってスキップする。尚、Nは、スキップカウントパラメータ212aに等しくなるように設定される。918において過電流閾値をインクリメントする場合、過電流閾値は、920において、設定メモリ212から受信する過電流ステップパラメータ212bに応じてインクリメントする。この後、906以降の処理を繰り返す。ループ906-920の次のパスでは、過電流閾値がインクリメントしているので、スイッチング制御信号SWにおけるONパルスは、ループ908から912の動作によって、広くなる。906において、Voutフィードバック信号210bがVout閾値パラメータ212dよりも大きくなると、926に進み、過電流閾値を最終参照値に設定する。そして928において、通常スイッチングを実行する。図10を参照すると、タイミング波形によると、パルス生成部502が生成するパルス、過電流検知信号、生成されたスイッチング制御信号SWの相対タイミングを、Voutフィードバック信号210bに対して示している。最上部の波形は、パルス生成部502が生成するパルストレインを示す。図9のフローチャートによると、908から912におけるスタートアップスイッチングは、最下部の波形で示すように、タイミングt1においてスイッチング制御信号SWに第1のパルスを発生させる。過電流閾値はTH1に設定される。過電流検知信号210aがTH1に到達すると、第1のパルスが形成される。図示している例では、スキップカウントパラメータ212aは3に設定されている。このため、続くN=3個のパルスをスキップして、スイッチング制御信号SWには発生させない。これをタイミングt2およびt3でも繰り返し、過電流閾値は、TH2にインクリメントさせた後、TH3にインクリメントさせる。タイミングt4において、Voutフィードバック電圧信号210bは、Vout閾値に到達する。通常のスイッチングが行われ、パルス生成部502からのパルスをスイッチング制御信号SWに出力する。a、an共に、単数を表す不定冠詞およびthe定冠詞といった用語は、本明細書および以下に記載する請求項で用いる場合、文脈から明らかにそうでないことが分かる場合を除き、複数も含む。また、inにおいて、の内部に等の翻訳が該当するの意味には、本明細書および以下に記載する請求項で用いる場合、文脈から明らかにそうでないことが分かる場合を除き、inおよびonにおいて、上に等の翻訳が該当するの意味を含むものとする。上記の説明は、本開示のさまざまな実施形態を、さまざまな側面の実施例に基づいて記載している。上述した例および実施形態は、当該実施形態のみと判断されるべきではなく、以下に記載する請求項で定義するように、本開示の利点および柔軟性を説明するために記載している。上述した開示内容および以下に記載する請求項に基づき、他の構成、実施形態、実施例および均等物は、当業者には明らかであり、請求項の範囲および意図から逸脱することなく利用され得る。