"出力電圧、出力電流、入力電圧、入力電流、スイッチ電流、リアクトル電流のうち少なくとも1つの検出信号に基づきスイッチ動作時間データを生成し、当該スイッチ動作時間データに基づき電力変換用スイッチのためのオンオフ制御信号を生成する電力変換回路の制御装置において、前記検出信号を入力してA/D変換を行なう第1A/D変換器および前記第1A/D変換器からのディジタル信号を入力して第1演算信号を生成する第1演算回路を含む第1制御部と、前記検出信号を入力してA/D変換を行なう第2A/D変換器および前記第2A/D変換器からのディジタル信号を入力して第2演算信号を生成する第2演算回路を含む第2制御部と、前記スイッチ動作時間データを生成するスイッチ動作時間データ生成部と、前記第1制御部と前記第2制御部と前記スイッチ動作時間データ生成部との動作を管理する動作管理回路と、を備え、前記第1A/D変換器と前記第2A/D変換器とが、第1A/D変換器のサンプリング速度>第2A/D変換器のサンプリング速度第1A/D変換器の分解能<第2A/D変換器の分解能の関係を有し、前記第1演算回路と前記第2演算回路とが、第1演算回路の単位演算時間<第2演算回路の単位演算時間単位演算時間:各演算回路が1つの演算結果を生成するのに要する時間の関係を有し、前記第1演算回路が前記第1A/D変換器からのディジタル信号を入力して第1演算信号を生成するとともに、前記第2演算回路が前記第2A/D変換器からのディジタル信号を入力して第2演算信号を生成し、前記スイッチ動作時間データ生成部が、前記第1演算信号と前記第2演算信号とを合成して前記電力変換用スイッチの前記スイッチ動作時間データを生成する、ことを特徴とする電力変換制装置の制御装置。さらに、前記検出信号と同一の検出信号または前記検出信号と異なる検出信号を入力する第3A/D変換器および前記第3A/D変換器からの信号を入力して第3演算信号を生成する第3演算回路を含む第3制御部を備え、前記動作管理回路は前記第1制御部と前記第2制御部と前記第3制御部の動作を管理し、前記第1A/D変換器と前記第2A/D変換器と前記第3A/D変換器とが、第1A/D変換器のサンプリング速度>第2A/D変換器のサンプリング速度≧第3A/D変換器のサンプリング速度または、第1A/D変換器のサンプリング速度>第3A/D変換器のサンプリング速度≧第2A/D変換器のサンプリング速度第1A/D変換器の分解能<第2A/D変換器の分解能≦第3A/D変換器の分解能または、第1A/D変換器の分解能<第3A/D変換器の分解能≦第2A/D変換器の分解能の関係を有し、前記第1演算回路が前記第1A/D変換器からのディジタル信号を入力して前記第1演算信号を生成し、前記第2演算回路が前記第2A/D変換器からのディジタル信号を入力して前記第2演算信号を生成し、前記第3演算回路が前記第3A/D変換器からのディジタル信号を入力して前記第3演算信号を生成し、前記第1演算回路と前記第2演算回路と前記第3演算回路とが、第1演算回路の単位演算時間<第2演算回路の単位演算時間≦第3演算回路の単位演算時間または、第1演算回路の単位演算時間<第3演算回路の単位演算時間≦第2演算回路の単位演算時間の関係を有し、前記スイッチ動作時間データ生成部が、前記第1演算信号と前記第2演算信号と前記第3演算信号とを合成し、前記電力変換用スイッチの前記スイッチ動作時間データを生成する、ことを特徴とする請求項1に記載の電力変換制装置の制御装置。前記第1A/D変換器、前記第2A/D変換器、前記第3A/D変換器の前段に、フィルタを備えたことを特徴とする請求項1または2に記載の電力変換回路の制御装置。前記第1A/D変換器の前段に、前記検出信号の検出値を所定のレンジ幅切り出して増幅する増幅器を備えたことを特徴とする請求項1から3の何れかに記載の電力変換回路の制御装置。前記電力変換用スイッチの1オンオフ周期あたりの前記第1演算回路の計算回数が、前記第2演算回路の前記計算回数よりも多いことを特徴とする請求項1から4の何れかに記載の電力変換回路の制御装置。前記電力変換用スイッチの1オンオフ周期あたりの前記第1演算回路の計算回数が、前記第2演算回路の前記計算回数よりも多く、かつ前記電力変換用スイッチの1オンオフ周期において、前記第1演算回路の計算結果が、少なくとも1回更新されることを特徴とする請求項1から4の何れかに記載の電力変換回路の制御装置。ところで、一般に、A/D変換器は、通常、分解能が高くなればサンプリング速度は低くなる。もちろん、逆にサンプリング速度を高くしようとすると分解能は低下するといった特性を有している。このようなことから、図13の制御装置8において比例制御要素8211の応答を高速にするべく、A/D変換器81のサンプリング速度を高くすると、分解能が低下し、結果として微分積分制御要素8212の精度が悪くなる。逆に、微分積分制御要素8212の精度を高めるべく、A/D変換器81の分解能を高くすると、サンプリング速度が低下し、結果として比例制御要素8211の応答が悪くなる。本発明の目的は、出力電圧、出力電流、スイッチ電流等の検出信号に基づき、電力変換用スイッチのためのオンオフ制御信号を生成する電力変換回路の制御装置において、同一検出信号を、高分解能/低サンプリング速度特性資質のA/D変換器および低分解能/高サンプリング速度特性のA/D変換器によりA/D変換し、各後段の制御演算部ではそれぞれの変換データに基づき、前記各A/D変換器の特性を生かした効率的な演算を行うことができる電力変換回路の制御装置を提供することである。本発明者は、定常時における制御出力が静的に変化する際の制御では、量子化精度は低くてよいが、時間分解能が高い必要がある一方で、過渡時における制御出力が動的に変化する際の制御では、時間分解能は低くてよいが、量子化精度が高い必要があることに着目した。そして、ある演算上記した単一の処理の、ある部分を低ビットたとえば、8ビットで計算し、他の部分を高ビット16ビットで計算することで、高速低ビットたとえば、8ビットのA/D変換器と、低速高いビットたとえば、16ビットのA/D変換器とを使用することで、価格が格段に高い高速高ビットのA/D変換器を使用することなく、当該高速高ビットのA/D変換器を使用したと同様の電力変換回路の制御装置を提供することができる、との知見を得て本発明をなすに至った。本発明の電力変換回路は1から6を要旨とする。1出力電圧、出力電流、入力電圧、入力電流、スイッチ電流、リアクトル電流のうち少なくとも1つの検出信号に基づきスイッチ動作時間データを生成し、当該スイッチ動作時間データに基づき電力変換用スイッチのためのオンオフ制御信号を生成する電力変換回路の制御装置において、前記検出信号を入力してA/D変換を行なう第1A/D変換器および前記第1A/D変換器からのディジタル信号を入力して第1演算信号を生成する第1演算回路を含む第1制御部と、前記検出信号を入力してA/D変換を行なう第2A/D変換器および前記第2A/D変換器からのディジタル信号を入力して第2演算信号を生成する第2演算回路を含む第2制御部と、前記スイッチ動作時間データを生成するスイッチ動作時間データ生成部と、前記第1制御部と前記第2制御部と前記スイッチ動作時間データ生成部との動作を管理する動作管理回路と、を備え、前記第1A/D変換器と前記第2A/D変換器とが、第1A/D変換器のサンプリング速度>第2A/D変換器のサンプリング速度第1A/D変換器の分解能<第2A/D変換器の分解能の関係を有し、前記第1演算回路と前記第2演算回路とが、第1演算回路の単位演算時間<第2演算回路の単位演算時間単位演算時間:各演算回路が1つの演算結果を生成するのに要する時間の関係を有し、前記第1演算回路が前記第1A/D変換器からのディジタル信号を入力して第1演算信号を生成するとともに、前記第2演算回路が前記第2A/D変換器からのディジタル信号を入力して第2演算信号を生成し、前記スイッチ動作時間データ生成部が、前記第1演算信号と前記第2演算信号とを合成して前記電力変換用スイッチの前記スイッチ動作時間データを生成する、ことを特徴とする電力変換制装置の制御装置。なお、スイッチ動作時間データは、具体的には、スイッチオン時間,スイッチオフ時間の一方、あるいは双方であってもよい。また、オンオフ制御は、周期が一定でオン時間やオフ時間を律するものであってもよいし、周期が一定ではなくオン時間やオフ時間を律するものであってもよい。2さらに、前記検出信号と同一の検出信号または前記検出信号と異なる検出信号を入力する第3A/D変換器および前記第3A/D変換器からの信号を入力して第3演算信号を生成する第3演算回路を含む第3制御部を備え、前記動作管理回路は前記第1制御部と前記第2制御部と前記第3制御部の動作を管理し、前記第1A/D変換器と前記第2A/D変換器と前記第3A/D変換器とが、第1A/D変換器のサンプリング速度>第2A/D変換器のサンプリング速度≧第3A/D変換器のサンプリング速度または、第1A/D変換器のサンプリング速度>第3A/D変換器のサンプリング速度≧第2A/D変換器のサンプリング速度第1A/D変換器の分解能<第2A/D変換器の分解能≦第3A/D変換器の分解能または、第1A/D変換器の分解能<第3A/D変換器の分解能≦第2A/D変換器の分解能の関係を有し、前記第1演算回路が前記第1A/D変換器からのディジタル信号を入力して前記第1演算信号を生成し、前記第2演算回路が前記第2A/D変換器からのディジタル信号を入力して前記第2演算信号を生成し、前記第3演算回路が前記第3A/D変換器からのディジタル信号を入力して前記第3演算信号を生成し、前記第1演算回路と前記第2演算回路と前記第3演算回路とが、第1演算回路の単位演算時間<第2演算回路の単位演算時間≦第3演算回路の単位演算時間または、第1演算回路の単位演算時間<第3演算回路の単位演算時間≦第2演算回路の単位演算時間の関係を有し、前記スイッチ動作時間データ生成部が、前記第1演算信号と前記第2演算信号と前記第3演算信号とを合成し、前記電力変換用スイッチの前記スイッチ動作時間データを生成する、ことを特徴とする1に記載の電力変換制装置の制御装置。3前記第3A/D変換器の前段に、ローパスフィルタを備えたことを特徴とする2に記載の電力変換回路の制御装置。4前記第1A/D変換器の前段に、前記検出信号の検出値を所定のレンジ幅切り出して増幅する増幅器を備えたことを特徴とする1から3の何れかに記載の電力変換回路の制御装置。5前記電力変換用スイッチの1オンオフ周期あたりの前記第1演算回路の計算回数が、前記第2演算回路の前記計算回数よりも多いことを特徴とする1から4の何れかに記載の電力変換回路の制御装置。6前記電力変換用スイッチの1オンオフ周期あたりの前記第1演算回路の計算回数が、前記第2演算回路の前記計算回数よりも多く、かつ前記電力変換用スイッチの1オンオフ周期において、前記第1演算回路の計算結果が、少なくとも1回更新されることを特徴とする1から4の何れかに記載の電力変換回路の制御装置。本発明によれば、高分解能/低サンプリング速度および低分解能/高サンプリング速度のA/D変換器を使用し、出力が動的に変化したときは低分解能/高サンプリング速度の制御部による演算が大きな比重を占め、静的な変化に対しては高分解能/低サンプリング速度の制御部による演算が大きな比重を占める。本発明では、高分解能/低サンプリング速度の制御部に使用されるA/D変換器および低分解能/高サンプリング速度の制御部に使用されるA/D変換器の何れもが、低コストなので、制御装置の低製造コスト化が可能である。具体的には、A/D変換器は、8ビット以下のものが安価であるが、それよりビット数が高いものは飛躍的に価格が高くなる。また、8ビットを超える低速のA/D変換器は、たとえば8ビット以下のA/D変換器を複数組み合わせて作製することができる。また本発明では、出力の動的変化に対する安定性が高いので、出力キャパシタとして小容量のものを採用でき、結果として電力変換回路の小型化に貢献できる。さらに、たとえば高速8ビットのA/D変換器の消費電力と低速16ビットのA/D変換器の消費電力の合算は、高速16ビットのA/D変換器の消費電力よりも、圧倒的に小さいたとえば、0.1倍程度なので、数十秒から数分の間隔でスリープモードとアクティブモードをくり返すことがある近時の電子機器の電源に好適である。図1は本発明の一実施形態を示す説明図である。図1の制御装置1Aでは、電力変換回路2の出力電圧eoを制御典型的にあは低電圧制御する例を示している。図1において、電力変換回路2には直流電源201と負荷202とが接続されており、電力変換用スイッチは、制御装置1Aにより駆動される。電力変換回路2は、本実施形態では、図2の回路図に示すように、電力変換用スイッチSWと転流ダイオードFDとインダクタンスLとキャパシタCとからなり、入力側に直流電源201が、出力側に負荷202が接続されており、出力電圧eoが制御装置1Aに送出され、制御装置1Aは出力電圧eoに応じたオンオフ制御信号DSWを電力変換用スイッチSWに送出している。制御装置1Aは第1制御部11Aと第2制御部12Aとスイッチオフ時間データ生成部本発明のスイッチ動作時間データ生成部14と駆動信号生成部15と動作管理回路16Aとを備えている。ここで、動作管理回路16Aは、第1制御部11A,第2制御部12A,スイッチオフ時間データ生成部14,駆動信号生成部15などの動作タイミングの調整等の管理をしている。第1制御部11Aは、第1A/D変換器111と第1演算回路112とフィルタ113とを有している。第1A/D変換器111は、電力変換回路2の出力電圧eoを検出信号として、フィルタ113を介して入力してA/D変換を行なう。第1演算回路112は、第1A/D変換器111からのディジタル信号を入力して第1演算信号を生成する。第2制御部12Aは、第2A/D変換器121と第2演算回路122とフィルタ123とを有している。第2A/D変換器121は、電力変換回路2の出力電圧eoを検出信号として、フィルタ123を介して入力してA/D変換を行なう。第2演算回路122は、第2A/D変換器121からのディジタル信号を入力して第2演算信号を生成する。図1の制御装置1Aでは、第1演算回路112が比例制御を行い、第2演算回路122が積分制御または微分積分制御を行う場合を示している。スイッチオフ時間データ生成部14は、第1制御部11Aの出力信号第1演算回路112の演算結果D1と第2制御部12Aの出力信号第2演算回路122の演算結果D2とを合成して、スイッチ動作時間データD、すなわちスイッチ動作時間を意味する信号本実施形態では、オフ時間信号を生成し、これを駆動信号生成部15に送出する。そして、駆動信号生成部15は、オンオフ制御信号DSWを電力変換回路2の電力変換用スイッチに送出して当該スイッチを駆動する。図3Aに、D1とD2とが演算器ALUで示すにより加算される様子を示す。たとえば、第1演算回路112では、比例要素のKPNrp-Nnmの演算がなされ、第1演算回路212では微分要素KDNn2-Nn3と、積分要素KINrI-Nn2の演算がなされる。ここで、KP,KD,KIは定数、Nrp,Nrpは比較用定数、Nnmは、第1A/D変換器111のサンプリング周期短周期でのサンプリング値、Nn2,Nn1は、第2A/D変換器121のサンプリング周期長周期でのサンプリング値である。図3Bでは、KPNrp-Nnmが8ビットで演算され、KDNn2-Nn3KINrI-Nn2が16ビットで演算され様子を示している。本発明では、第1A/D変換器111と第2A/D変換器121とが、第1A/D変換器111のサンプリング速度>第2A/D変換器121のサンプリング速度の関係を有し、かつ、第1A/D変換器111の分解能<第2A/D変換器121の分解能の関係を有している。また、第1演算回路112と第2演算回路122とが、第1演算回路112の単位演算時間<第2演算回路122の単位演算時間単位演算時間:各演算回路が1つの演算結果を生成するのに要する時間の関係を有している。具体的には、図1の制御装置1Aでは、第1A/D変換器111として、高速8ビットのものを使用し、第2A/D変換器121として、低速16ビットのものたとえば、8ビットのA/D変換器を2つ組み合わせて作製することができるを使用している。本発明では、図4に示すように、電力変換用スイッチの1オンオフ周期あたりの第1演算回路112の計算回数を、第2演算回路122の計算回数と同じにすることができる。図4において、Eoutは、電力変換回路の出力電圧eoのディジタル値であり、D1は第1演算回路112のディジタル出力値、D2は第2演算回路122の出力電圧値である。また、図5に示すように、電力変換用スイッチの1オンオフ周期あたりの第1演算回路112の計算回数を、第2演算回路122の計算回数よりも多くし、かつスイッチオフ時間データ生成部14が、電力変換用スイッチの1オンオフ周期において、第1演算回路112の計算結果を更新することができる。これにより、スイッチオフ時間データ生成部14は、第2演算回路122の計算時間よりも短いサイクルで、オフタイミングを生成することができる。図6は図1の実施形態の変形例を示す図である。図6では、制御装置1Cは、第1制御部11Cと第2制御部12Cとスイッチオフ時間データ生成部14と駆動信号生成部15と動作管理回路16Cとを備えている。第1制御部11Cは、第1A/D変換器111と、第1演算回路112と、フィルた113と、第1A/D変換器111とフィルタ113との間に設けた増幅器115とからなる。第2制御部12Cの構成は、図1の第2制御部12Aの構成と同じである。増幅器115は電力変換回路2の出力電圧eoを入力し、増幅された検出値の所定の値幅を切り出して8ビットでA/D変換することができる。図7Aに出力電圧eoを示し、図7Bに増幅された検出値を切り出した様子を示す。これにより、第1制御部11Cでは8ビットのA/D変換器第1A/D変換器111を使用していながら、実質上高い分解能での処理を行うことができる。図10は本発明の第3実施形態を示す説明図である。図10では、制御装置1Dは、第1制御部11Dと第2制御部12Dと第3制御部13Dとスイッチオフ時間データ生成部14と駆動信号生成部15と動作管理回路16Dとを備えている。第1制御部11D,第2制御部12Dの構成は、図1の第1制御部11A、第1制御部12Aの構成と同じである。第3制御部13Dは、第3A/D変換器131と第3演算回路132とフィルタ133とを備えている。第3演算回路132は、第3A/D変換器131からのディジタル信号を入力して第3演算信号出力信号D3を生成する。動作管理回路16Dは第1制御部11Dと第2制御部12Dと第3制御部13Dの動作を管理する。本実施形態では、第1A/D変換器111と第2A/D変換器121と第3A/D変換器131とが、第1A/D変換器のサンプリング速度>第2A/D変換器のサンプリング速度≧第3A/D変換器のサンプリング速度または、第1A/D変換器のサンプリング速度>第3A/D変換器のサンプリング速度≧第2A/D変換器のサンプリング速度の関係を有しかつ、第1A/D変換器の分解能<第2A/D変換器の分解能≦第3A/D変換器の分解能または、第1A/D変換器の分解能<第3A/D変換器の分解能≦第2A/D変換器の分解能の関係を有し、かつ、第1演算回路112と第2演算回路122と第3演算回路132とが、第1演算回路の単位演算時間<第2演算回路の単位演算時間≦第3演算回路の単位演算時間または、第1演算回路の単位演算時間<第3演算回路の単位演算時間≦第2演算回路の単位演算時間の関係を有している。そして、スイッチオフ時間データ生成部14は第1制御部11Dが生成する第1演算信号出力信号D1と第2制御部12Dが生成する第2演算信号出力信号D2と第3制御部13Dが生成する第3演算信号出力信号D3とを合成し、電力変換用スイッチSWのスイッチ動作時間データオフ時間データを意味する出力信号Dを生成する。電力変換回路2は、本実施形態では、図11の回路図に示すように、電力変換用スイッチSWと転流ダイオードFDとインダクタンスLとキャパシタCとからなり入力側に直流電源201が、出力側に負荷202が接続されており、スイッチ電流iSW検出は抵抗rSWにより行われるおよび出力電圧eoが制御装置1に送出されている。本実施形態においては、第3制御部13がスイッチ電流iSWに基づく制御を行うことで、直流電源201の電圧変動の影響を低減した制御が行われる。図13は本発明の第4実施形態を示す説明図である。図13では、第2制御部12が、第2A/D変換器121と第3A/D変換器123とを備えており、第2A/D変換器121は出力電圧eoを入力してこれをA/D変換し、第3A/D変換器123はスイッチ電流iSWを入力してA/D変換を行う。第2制御部12が、出力電圧eoとスイッチ電流iSWとに基づくフィルタ演算を行っている。本実施形態でも、動作管理回路16は第1制御部11と第2制御部12の動作を管理する。本実施形態では、第1A/D変換器111のサンプリング速度≧第3A/D変換器113のサンプリング速度>第2A/D変換器121のサンプリング速度の関係を有しており、かつ、第1演算回路112の単位演算時間<第2演算回路122の単位演算時間の関係を有している。第1演算回路112が第1A/D変換器111からのディジタル信号を入力して第1演算信号出力信号D1を生成するとともに、第2演算回路122が第2A/D変換器121およびと第3A/D変換器123からのディジタル信号を入力して第2演算信号出力信号D2を生成する。そして、スイッチオフ時間データ生成部14は第1制御部11が出力する第1演算信号出力信号D1と第2制御部12が出力する第2演算信号出力信号D2とを合成し、電力変換用スイッチSWのオフ時間データ出力信号Dを生成する。本実施形態では、第2制御部12の第2演算回路122がフィルタ演算による制御を行うことで、安定した制御が行われる。図14は図13の第4実施形態の変形例を示す図である。図14では、第1制御部11は、第1A/D変換器111と、第1演算回路112と第1A/D変換器111と、第1A/D変換器111の前段に設けた増幅器115とからなる。増幅器115は電力変換回路2の出力電圧eoを入力し、増幅された検出値の所定の値幅を切り出してA/D変換することができるので、第1A/D変換器111の分解能を実質上高めることができ、高精度の制御が行われる。さらに、第2演算回路122フィルタ回路により安定性が高い制御を行うことができる。図15は本発明の第5実施形態を示す説明図である。図15では、制御装置1は、第1制御部11および第2制御部12のほか、第3制御部13を備えている。第3制御部13は、第3A/D変換器131と第3演算回路132を備えている。第3A/D変換器131は、スイッチ電流iSWを入力してA/D変換を行なう。第3演算回路132は、第3A/D変換器131からのディジタル信号を入力して第3演算信号出力信号D3を生成する。動作管理回路16は第1制御部11と第2制御部12と第3制御部13の動作を管理する。本実施形態では、第1A/D変換器111のサンプリング速度>第3A/D変換器113のサンプリング速度≧第2A/D変換器121のサンプリング速度の関係を有しており、かつ、第1演算回路112の単位演算時間<第3演算回路132の単位演算時間≦第2演算回路122の単位演算時間の関係を有している。そして、スイッチオフ時間データ生成部14は第1制御部11が生成する第1演算信号出力信号D1と第2制御部12が生成する第2演算信号出力信号D2と第3制御部13が生成する第3演算信号出力信号D3とを合成し、電力変換用スイッチSWのオフ時間データ出力信号Dを生成する。電力変換回路2は、たとえば第3実施形態において示した回路図11参照が適用される。本実施形態においては、第3制御部13がスイッチ電流iSWに基づく制御を行うことで、直流電源201の電圧変動の影響を低減した制御が行われる。なお、上記の実施形態では、出力電圧eo、あるいはさらにスイッチ電流iSWを検出して制御を行う場合を説明したが、本発明では、電力変換回路2の出力電流io,入力電圧ei,入力電流ii,リアクトル電流iLを検出して制御を行うことができる。また、上記の実施形態では、オンオフ制御信号、すなわちスイッチ動作時間を意味する信号が、オフ時間信号である場合を説明したが、本発明ではこれに限定されず、スイッチ動作時間を意味する信号が、オン時間信号である場合、オン時間信号およびオフ時間信号である場合等に適用できる。従来、電力変換回路は、アナログ制御装置により運転され場合が、殆どであり、アナログ制御回路では、動作特性が、構成素子の特性に依存する。このため、部品特性の精度や品質のバラつき、素子特性に起因する動作範囲の限定など、種々の短所があり、ディジタル制御装置の開発が望まれている。ディジタル制御装置で動作する同等電源を作製しようとすると、たとえば高速16ビットのA/D変換器が高価となる。このため、市場は、アナログ制御装置と同価格帯のディジタル制御装置を要求している。なお、アナログ制御回路の場合には、電力変換回路の出力コンデンサとして大容量のものを採用しなくてはならないが、本発明の制御回路は。ディジタル回路で実現される。したがって、アナログ制御回路に比較して、制御回路を小型化できるので、これに伴う低価格化も期待できる。"