検証対象回路を分割して得られた複数のサブ回路のそれぞれが設けられた複数のサブシステムを備え、前記複数のサブシステムは、それぞれ、自身に設けられたサブ回路の状態が進んだか否かに応じて、他のサブシステムに対して、次のエミュレーションクロックサイクルに進むことを許可する許可通知を出力する許可通知出力部と、自身に設けられたサブ回路から出力された信号であって他のサブシステムに設けられたサブ回路へ送信すべき信号が変化した場合には、次のエミュレーションクロックサイクルまでに該他のサブシステムに対して該信号の転送要求を出力する転送要求出力部と、自身に設けられたサブ回路から他のサブシステムに設けられたサブ回路への信号を転送していない場合において、他のサブシステムから前記許可通知を受けるとともに前記転送要求を受けていないときには、自身に設けられたサブ回路に対するエミュレーションクロック信号を出力して、自身に設けられたサブ回路を次のエミュレーションクロックサイクルに進めるクロック制御部と、を備えていることを特徴とする論理回路エミュレータ。前記許可通知出力部は、前記クロック制御部がエミュレーションクロック信号を出力した場合には、自身に設けられたサブ回路の状態が進んだものと判定することを特徴とする、請求項1に記載の論理回路エミュレータ。検証対象回路を分割して得られた複数のサブ回路のうちの第1のサブ回路が設けられた第1のサブシステムと、前記第1のサブ回路との間で信号を送受信する第2のサブ回路が設けられた第2のサブシステムとを備え、前記第1のサブシステムおよび前記第2のサブシステムは、それぞれ、前記第1のサブ回路および前記第2のサブ回路のうちの自身に設けられたサブ回路の状態が進んだか否かに応じて、相手方のサブシステムに対し、次のエミュレーションクロックサイクルに進むことを許可する許可通知を出力する許可通知出力部と、前記第1のサブ回路および前記第2のサブ回路のうちの自身に設けられたサブ回路から相手方のサブシステムに設けられたサブ回路に対して送信する信号の変化を検出した場合には、次のエミュレーションクロックサイクルまでに該信号の転送要求を出力する転送要求出力部と、相手方のサブシステムから許可通知を受信するととともに転送要求を受信していない場合に、前記第1のサブ回路及び前記第2のサブ回路のうちの自身に設けられたサブ回路に対するエミュレーションクロック信号を出力して、該サブ回路を次のエミュレーションクロックサイクルに進めるクロック制御部と、を備えていることを特徴とする論理回路エミュレータ。前記許可通知出力部及び前記クロック制御部は、前記第1のサブ回路および前記第2のサブ回路間のエミュレーションクロックサイクルのずれを許容する制御を行うことを特徴とする、請求項3に記載の論理回路エミュレータ。前記許可通知出力部は、前記第1のサブ回路および前記第2のサブ回路のうちの自身に設けられたサブ回路の状態が進んだか否かに基づいて前記許可通知を出力することを特徴とする、請求項3又は4に記載の論理回路エミュレータ。前記許可通知出力部は、前記第1のサブ回路および前記第2のサブ回路のうちの自身に設けられたサブ回路の状態が進んだか否かを、前記クロック制御部がエミュレーションクロック信号を出力したか否かに基づいて判定することを特徴とする、請求項3乃至5のいずれか1項に記載の論理回路エミュレータ。前記第1のサブシステム及び前記第2のサブシステムは、それぞれ、前記第1のサブシステムと前記第2のサブシステムとの間におけるエミュレーションクロックサイクルのずれから算出されたカウントを保持するカウンタをさらに備えていることを特徴とする、請求項3乃至6のいずれか1項に記載の論理回路エミュレータ。前記カウンタは、エミュレーションクロックサイクルのずれに1を加えたカウントを保持することを特徴とする、請求項7に記載の論理回路エミュレータ。前記許可通知出力部は、前記カウンタに1以上のカウントが格納されている場合に前記許可通知を出力することを特徴とする、請求項8に記載の論理回路エミュレータ。検証対象回路を分割して得られた複数のサブ回路のそれぞれが設けられた複数のサブシステムを備えた論理回路エミュレータの制御方法であって、前記複数のサブシステムが、それぞれ、自身に設けられたサブ回路の状態が進んだか否かに応じて、他のサブシステムに対して、次のエミュレーションクロックサイクルに進むことを許可する許可通知を出力する工程と、自身に設けられたサブ回路から出力された信号であって他のサブシステムに設けられたサブ回路へ送信すべき信号が変化した場合には、次のエミュレーションクロックサイクルまでに該他のサブシステムに対して該信号の転送要求を出力する工程と、自身に設けられたサブ回路から他のサブシステムに設けられたサブ回路への信号を転送していない場合において、他のサブシステムから前記許可通知を受けるとともに前記転送要求を受けていないときには、自身に設けられたサブ回路に対するエミュレーションクロック信号を出力して、自身に設けられたサブ回路を次のエミュレーションクロックサイクルに進める工程と、を含むことを特徴とする、論理回路エミュレータの制御方法。自身に設けられたサブ回路に対するエミュレーションクロック信号が出力された場合には、該サブ回路の状態が進んだものと判定する工程を含むことを特徴とする、請求項10に記載の論理回路エミュレータの制御方法。上記の特許文献等の各開示を、本書に引用をもって繰り込むものとする。以下の分析は、本発明者によってなされたものである。特許文献1、2に記載された方式によると、N本N:自然数の信号をN倍に時間多重して転送する場合、転送速度をエミュレーションクロックのN倍とする必要がある。しかし、検査対象回路の規模は近年さらに増大してきており、サブシステム間で転送すべき信号本数を増加させること、又はサブシステム間における転送クロックを高速化することは困難となりつつある。ところで、サブシステム間における信号転送は常時生じている訳ではなく、すべての信号が変化する訳ではない。そこで、転送が行われるエミュレーションクロックサイクルにおいてのみ、転送に必要な期間にわたってエミュレーションクロックを停止して、転送を行う方法が考えられる。必要な期間にわたってエミュレーションクロックを停止する方法を用いた場合には、転送速度をエミュレーションクロックのN倍とする必要がなくなることから、転送クロックの高速化を回避することができる。論理回路エミュレータにおいて、検証対象回路を複数のサブシステムに分割して検証する場合には、検証対象回路が整合性を保ちつつ動作するように、全体のエミュレーションクロックを一貫して制御することが好ましい。図20は、このような場合に用いられる一般的な論理回路エミュレータ100の構成を一例として示す図である。論理回路エミュレータ100は、複数のサブシステムA101及びB102を含み、検証対象の論理回路を分割して検証が行われる。ここでは、一例として、サブシステムの個数を2つとする。図20を参照すると、論理回路エミュレータ100は、サブシステムA101及びB102、並びに、全体制御回路990を有する。サブシステムA101は、コントローラ301、転送信号保持部501、サブ回路A201及び転送信号送信部401を有する。コントローラ301は、クロック制御部931及び転送要求出力部321を有する。同様に、サブシステムB102は、コントローラ302、転送信号保持部502、サブ回路B202及び転送信号送信部402を有する。コントローラ302は、クロック制御部932及び転送要求出力部322を有する。全体制御回路990は、転送要求受信部991及び許可通知出力部992を有する。サブ回路A201及びB202は、設計者が検証を行おうとしている検証対象回路を2つのサブ回路に分割し、それぞれサブシステムA101及びB102上に構成したものである。検査対象回路は、市販のCADツールなどを用いて、複数のサブ回路に分割することができる。コントローラ301及び302は、それぞれ、サブ回路A201及びB202を動作させるエミュレーションクロックを制御することで、分割された検証対象回路を、整合性を保ちつつ動作させる。転送信号送信部401は、サブシステムA101に割り当てられたサブ回路A201から、サブシステムB102に割り当てられたサブ回路B202に送信される転送信号サブ回路A201の出力信号であり、サブ回路B202の入力信号でもあるを受信し、受信した転送信号をサブシステムB102に送信する。逆に、転送信号送信部402は、サブシステムB102側からサブシステムA101へと転送信号を送信する。転送信号保持部501は、サブシステムB102の転送信号送信部402から転送信号を受信し、受信した転送信号をサブシステムA101のサブ回路A201への入力として保持する。逆に、転送信号保持部502は、サブシステムA101上の転送信号送信部401から転送信号を受信し、サブシステムB102の検証対象回路202への入力として保持する。次に、コントローラ301及び302の動作について説明する。転送要求出力部321及び322は、それぞれ、サブ回路A201及びB202の出力信号を観測し、出力信号が変化した場合には、次のクロックサイクルまでに全体制御回路990に対して転送要求を行う。クロック制御部931及び932は、全体制御回路990から許可通知を受け取っており、かつ、転送信号の送受信中でない期間に、エミュレーションクロックを出力し、それぞれ、サブ回路A201及びB202の状態を進行させる。一方、クロック制御部931及び932は、許可通知を受け取っていない期間、又は、転送信号の送受信中には、エミュレーションクロックを停止する制御を行う。次に、全体制御回路990の動作について説明する。転送要求受信部991は、サブシステムA101及びB102上にそれぞれ構成された転送要求出力部321及び322からの転送要求を受信する。許可通知出力部992は、転送要求受信部991が受信した転送要求を参照し、いずれのサブシステムからも転送要求が出ていない場合には、すべてのサブシステムに対して許可通知を出力する。以上の構成に基づいて、いずれかのサブシステム間で転送要求が発生した場合には、全体制御回路990は、すべてのサブシステムを停止させ、転送が終了した後にサブシステムの動作を再開させる。このように、必要な期間にわたってエミュレーションクロックを停止する手法により、転送クロックの高速化の問題を回避することができる。しかしながら、図20に示した論理回路エミュレータ100によると、次のような問題がある。第1に、図20に示した論理回路エミュレータ100によると、エミュレーションクロックを高速化することができない。図20に示した論理回路エミュレータ100において、転送中にエミュレーションクロックを停止する信号を用いる場合、すべてのサブシステムからの転送要求を集め、すべての転送が終了するまで、すべてのサブシステムのエミュレーションクロックを停止するように信号を分配する全体制御回路990が用いられる。しかし、かかる構成によると、すべてのサブシステムから転送要求信号を収集する配線、及び、すべてのサブシステムにクロック制御信号を分配する配線が長大となることから、エミュレーションクロックを高速化することができない。第2に、図20に示した論理回路エミュレータ100によると、エミュレーション時間を短縮することができない。図20に示した論理回路エミュレータ100の構成によると、信号の変化がなく転送を待つ必要がないサブシステム、又は、転送が短時間で終了するようなサブシステムが存在する場合であっても、すべてのサブシステム間の転送が終了するまで、エミュレーションクロックが停止する。したがって、エミュレーションクロックを進めることができるサブシステムが存在していても、最も時間を要するサブシステム間の転送が完了するまで状態を進めることができず、エミュレーション時間を短縮することができない。そこで、複数のサブシステムを含む論理回路エミュレータにおいて、エミュレーションクロックを高速化できるようにすることが課題となる。本発明の目的は、かかる課題を解決する論理回路エミュレータ及び論理回路エミュレータの制御方法を提供することにある。本発明の第1の視点に係る論理回路エミュレータは、検証対象回路を分割して得られた複数のサブ回路のそれぞれが設けられた複数のサブシステムを備え、複数のサブシステムは、それぞれ、自身に設けられたサブ回路の状態が進んだか否かに応じて、他のサブシステムに対して、次のエミュレーションクロックサイクルに進むことを許可する許可通知を出力する許可通知出力部と、自身に設けられたサブ回路から出力された信号であって他のサブシステムに設けられたサブ回路へ送信すべき信号が変化した場合には、次のエミュレーションクロックサイクルまでに該他のサブシステムに対して該信号の転送要求を出力する転送要求出力部と、自身に設けられたサブ回路から他のサブシステムに設けられたサブ回路への信号を転送していない場合において、他のサブシステムから許可通知を受けるとともに転送要求を受けていないときには、自身に設けられたサブ回路に対するエミュレーションクロック信号を出力して、自身に設けられたサブ回路を次のエミュレーションクロックサイクルに進めるクロック制御部と、を有する。本発明の第2の視点に係る論理回路エミュレータは、検証対象回路を分割して得られた複数のサブ回路のうちの第1のサブ回路が設けられた第1のサブシステムと、第1のサブ回路との間で信号を送受信する第2のサブ回路が設けられた第2のサブシステムとを備え、第1のサブシステムおよび第2のサブシステムは、それぞれ、第1のサブ回路および第2のサブ回路のうちの自身に設けられたサブ回路の状態が進んだか否かに応じて、相手方のサブシステムに対し、次のエミュレーションクロックサイクルに進むことを許可する許可通知を出力する許可通知出力部と、第1のサブ回路および第2のサブ回路のうちの自身に設けられたサブ回路から相手方のサブシステムに設けられたサブ回路に対して送信する信号の変化を検出した場合には、次のエミュレーションクロックサイクルまでに該信号の転送要求を出力する転送要求出力部と、相手方のサブシステムから許可通知を受信するととともに転送要求を受信していない場合に、前記第1のサブ回路及び前記第2のサブ回路のうちの自身に設けられたサブ回路に対するクロック信号を出力して、該サブ回路を次のエミュレーションクロックサイクルに進めるクロック制御部と、を有する。本発明の第3の視点に係る、論理回路エミュレータの制御方法は、検証対象回路を分割して得られた複数のサブ回路のそれぞれが設けられた複数のサブシステムを備えた論理回路エミュレータの制御方法であって、複数のサブシステムが、それぞれ、自身に設けられたサブ回路の状態が進んだか否かに応じて、他のサブシステムに対して、次のエミュレーションクロックサイクルに進むことを許可する許可通知を出力する工程と、自身に設けられたサブ回路から出力された信号であって他のサブシステムに設けられたサブ回路へ送信すべき信号が変化した場合には、次のエミュレーションクロックサイクルまでに該他のサブシステムに対して該信号の転送要求を出力する工程と、自身に設けられたサブ回路から他のサブシステムに設けられたサブ回路への信号を転送していない場合において、他のサブシステムから許可通知を受けるとともに転送要求を受けていないときには、自身に設けられたサブ回路に対するエミュレーションクロック信号を出力して、自身に設けられたサブ回路を次のエミュレーションクロックサイクルに進める工程と、を含む。本発明に係る論理回路エミュレータ及び論理回路エミュレータの制御方法によると、複数のサブシステムを含む論理回路エミュレータにおいて、エミュレーションクロックを高速化するこができる。第1の展開形態によると、上記第1の視点に係る論理回路エミュレータが提供される。第2の展開形態によると、許可通知出力部は、クロック制御部がエミュレーションクロック信号を出力した場合には、自身に設けられたサブ回路の状態が進んだものと判定する、論理回路エミュレータが提供される。第3の展開形態によると、上記第2の視点に係る論理回路エミュレータが提供される。第4の展開形態によると、許可通知出力部及びクロック制御部は、第1のサブ回路および第2のサブ回路間のエミュレーションクロックサイクルのずれを許容する制御を行う、論理回路エミュレータが提供される。第5の展開形態によると、許可通知出力部は、第1のサブ回路および第2のサブ回路のうちの自身に設けられたサブ回路の状態が進んだか否かに基づいて許可通知を出力する、論理回路エミュレータが提供される。第6の展開形態によると、許可通知出力部は、第1のサブ回路および第2のサブ回路のうちの自身に設けられたサブ回路の状態が進んだか否かを、クロック制御部がクロックを出力したか否かに基づいて判定する、論理回路エミュレータが提供される。第7の展開形態によると、第1のサブシステム及び第2のサブシステムは、第1のサブシステムと第2のサブシステムとの間におけるエミュレーションクロックサイクルのずれから算出されたカウントを保持するカウンタをさらに有する、論理回路エミュレータが提供される。第8の展開形態によると、カウンタは、エミュレーションクロックサイクルのずれに1を加えたカウントを保持する、論理回路エミュレータが提供される。第9の展開形態によると、許可通知出力部は、カウンタに1以上のカウントが格納されている場合に許可通知を出力する、論理回路エミュレータが提供される。第10の展開形態によると、上記第3の視点に係る、論理回路エミュレータの制御方法が提供される。本発明では、全体の処理の整合性が保たれる範囲において、サブシステム間におけるエミュレーションクロックサイクルのずれを許容している。このとき、信号を送受信するサブ回路が設けられたサブシステム間においてのみ、エミュレーションクロックを制御する信号の送受信が行われる。すなわち、本発明によると、単一の制御回路が、すべてのサブシステムから制御信号を収集するとともに、すべてのサブシステムのエミュレーションクロックを制御する方式と比較して、制御信号の配線を簡略化し、短縮することができる。したがって、本発明に係る論理回路エミュレータ及び論理回路エミュレータの制御方法によると、エミュレーションクロックを高速化することができる。また、本発明では、各サブシステムが独立してエミュレーションクロックを制御している。本発明では、入力信号の変化がなく、隣接するすべてのサブシステムからエミュレーションクロックの進行を許可されているサブシステムは、信号転送待ちのサブシステムの有無にかかわらず、エミュレーションクロックを進めることができる。したがって、本発明に係る論理回路エミュレータ及び論理回路エミュレータの制御方法によると、従来の論理回路エミュレータとエミュレーションクロックの周波数が同一であっても、エミュレーション時間を短縮することができる。エミュレーションクロックを併せて高速化した場合には、エミュレーション時間をさらに短縮することができる。実施形態1次に、第1の実施形態に係る論理回路エミュレータについて、図面を参照して詳細に説明する。図1は、本実施形態に係る論理回路エミュレータ10の構成を示すブロック図である。図1を参照すると、論理回路エミュレータ10は、検証対象回路を分割して得られた複数のサブ回路のそれぞれが設けられた複数のサブシステムを有する。図1は、サブシステムの個数が2個の場合を示す。なお、サブシステムの個数は、2個に限られない。図1を参照すると、論理回路エミュレータ10は、検証対象回路に含まれる第1のサブ回路サブ回路A21が設けられた第1のサブシステムサブシステムA11と、第2のサブ回路サブ回路B22が設けられた第2のサブシステムサブシステムB12とを有する。第1のサブシステムサブシステムA11及び第2のサブシステムサブシステムB12は、それぞれ、許可通知出力部31、32、転送要求出力部41、42、クロック制御部51、52を有する。許可通知出力部31、32は、自身に設けられたサブ回路サブ回路A21ないしサブ回路B22の状態が進んだか否かに応じて、他のサブシステムに対して、次のエミュレーションクロックサイクルに進むことを許可する許可通知を出力する。転送要求出力部41、42は、自身に設けられたサブ回路サブ回路A21ないしサブ回路B22から出力された信号であって他のサブシステムに設けられたサブ回路へ送信すべき信号が変化した場合には、次のエミュレーションクロックサイクルまでに、当該他のサブシステムに対して該信号の転送要求を出力する。クロック制御部51、52は、自身に設けられたサブ回路サブ回路A21ないしサブ回路B22から他のサブシステムに設けられたサブ回路への信号を転送していない場合において、他のサブシステムから許可通知を受けるとともに転送要求を受けていないときには、自身に設けられたサブ回路を次のエミュレーションクロックサイクルに進めるように自身に設けられたサブ回路に対するエミュレーションクロック信号を制御する。本実施形態の論理回路エミュレータ10によると、全体の処理の整合性が保たれるが範囲において、サブシステム間におけるエミュレーションクロックサイクルのずれが許容される。エミュレーションクロックのずれを許容することにより、信号を送受信するサブ回路が設けられたサブシステム間においてのみ、エミュレーションクロックを制御する信号の送受信が行われる。すなわち、論理回路エミュレータ10によると、単一の制御回路が、すべてのサブシステムから制御信号を収集するとともに、すべてのサブシステムのエミュレーションクロックを制御する方式例えば、図20に示した論理回路エミュレータ100と比較して、制御信号の配線を簡略化し、短縮することができる。したがって、本実施形態に係る論理回路エミュレータ10によると、エミュレーションクロックを高速化することができる。実施形態2次に、第2の実施形態に係る論理回路エミュレータについて、図面を参照して詳細に説明する。図2は、本実施形態に係る論理回路エミュレータ20の構成を示すブロック図である。論理回路エミュレータ20は、サブシステムA101及びB102を含む。ここでは、一例として、2つのサブシステムを含む論理回路エミュレータ20について説明するが、本発明は2つのサブシステムを含む場合にのみ適用されるものではなく、任意の複数のサブシステムを含む場合にも適用することができる。図2を参照すると、論理回路エミュレータ20は、サブシステムA101及びB102を有する。サブシステムA101は、コントローラ301、転送信号保持部501、サブ回路A201及び転送信号送信部401を有する。コントローラ301は、クロック制御部331、転送要求出力部321及び許可通知出力部311を有する。同様に、サブシステムB102は、コントローラ302、転送信号保持部502、サブ回路B202及び転送信号送信部402を有する。コントローラ302は、クロック制御部332、転送要求出力部322及び許可通知出力部312を有する。サブ回路A201及びB202は、設計者が検証を行おうとしている検証対象回路を分割し、それぞれサブシステムA101及びB102上に構成したものである。検査対象回路は、市販のCADツールなどを用いて分割することができる。コントローラ301及び302は、それぞれ、サブ回路A201及びB202を動作させるエミュレーションクロックを制御することで、分割された検証対象回路を整合性を保ちつつ動作させる。転送信号送信部401は、サブシステムA101に割り当てられたサブ回路A201から、サブシステムB102に割り当てられたサブ回路B202に接続される転送信号サブ回路A201の出力信号であり、サブ回路B202の入力信号でもあるを受け取り、この転送信号をサブシステムB102に送信する。逆に、転送信号送信部402は、サブシステムB102側からサブシステムA101へと転送信号を送信する。転送信号保持部501は、サブシステムB102の転送信号送信部402から転送信号を受信し、受信した転送信号をサブシステムA101のサブ回路A201への入力として保持する。逆に、転送信号保持部502は、サブシステムA101の転送信号送信部401から転送信号を受信し、サブシステムB102のサブ回路B202への入力として保持する。次に、コントローラ301及び302の構成について説明する。許可通知出力部311及び312は、隣接するサブシステムに対してサブ回路A201及びB202の動作の進行を許可する許可通知を送信する。なお、サブシステムAとサブシステムBが隣接するとは、サブシステムAのサブ回路A201の出力がサブシステムBのサブ回路B202の入力となっているか、又は、サブシステムBのサブ回路B202の出力が、サブシステムAのサブ回路A201の入力となっているかの少なくともいずれか一方が満たされている状態をいう。したがって、隣接する2つのサブシステムは、必ずしも物理的に近いわけではない。許可通知は、サブシステムA101の許可通知出力部311からサブシステムB102のクロック制御部332へ送られるとともに、サブシステムB102の許可通知出力部312からサブシステムA101のクロック制御部331に送られる。なお、許可通知出力部311及び312は、それぞれ、サブシステムA301及びB302に内蔵する必要はなく、外部に設けることも可能である。しかし、配線長を考慮すると、許可通知出力部311及び312は、それぞれ、サブシステムA301及びB302に内蔵することが好ましい。転送要求出力部321及び322は、それぞれ、サブ回路A201及びB202の出力信号を観測し、出力信号が変化した場合には、次のエミュレーションクロックサイクルまでに、隣接するサブシステムに対して転送要求を行う。この転送要求は、サブシステムA101及びB102のクロック制御部331及び332に送られる。クロック制御部331及び332は、隣接するサブシステムから許可通知を受け取っており、かつ、転送信号の送受信中でない期間に、エミュレーションクロックを出力し、それぞれ、サブ回路A201及びB202の状態を進行させる。一方、クロック制御部331及び332は、許可通知を受け取っていない期間、又は、転送信号の送受信中には、エミュレーションクロックを停止する制御を行う。ここで、許可通知出力部311及び312、並びに、クロック制御部331及び332は、サブシステムごとに独立して検証対象回路のエミュレーションクロック制御を行い、全体の整合性を保つことができる範囲でサブシステム間のエミュレーションクロックサイクルのずれを許容しつつ、検証対象回路の動作を進める。本実施形態の論理回路エミュレータ20は、図20に示した論理回路エミュレータ100と比較すると、全体制御回路990を有していない点と、各サブシステムが隣接するサブシステムに対して許可通知を行う許可通知出力部311及び312を有している点において相違する。本実施形態の論理回路エミュレータ20は、かかる構成により、全体の整合性が保たれる範囲でサブシステム間でのエミュレーションクロックサイクルがずれることを許容する制御を実現する。次に、図3~図7のフローチャートを参照して、本実施形態に係る論理回路エミュレータ20の動作について説明する。図3は、本実施形態に係る論理回路エミュレータ20の動作を示すフローチャートである。図3のフローチャートを参照して、本実施形態の論理回路エミュレータ20の全体の動作について説明する。なお、以下では、サブシステムA101の動作に注目して説明するが、サブシステムB102も並行して同様の動作を行なう。まず、転送信号送信部401が転送信号を送信中でない場合にはステップS11のNo、ステップS14に進む。クロック制御部331が他のサブシステムからの転送要求を受信している場合にはステップS14のYes、転送信号保持部501は、転送信号の受信処理を行いステップS15、エミュレーションクロックを出力しないサブ回路A201を動作させないことから、処理を終了する。一方、転送要求を受信していない場合にはステップS14のNo、ステップS16に進む。許可通知を受信していない場合にはステップS16のNo、エミュレーションクロックを出力することはできないため、処理を終了する。一方、許可通知を受信している場合にはステップS16のYes、クロック制御部331はエミュレーションクロックを出力するステップS17。エミュレーションクロックが出力されることにより、サブ回路A201が動作するステップS18。サブ回路A201が動作後、転送要求出力部321は、サブ回路A201の出力信号が変化したか否を確認するステップS19。変化がない場合にはステップS19のNo、転送信号の送信処理は行わないため、処理を終了する。一方、変化がある場合にはステップS19のYes、転送要求出力部321は、転送信号の送信先のサブシステムに対して転送要求の出力を開始するステップS20。次に、転送信号送信部401は、サブ回路A201の出力信号である転送信号の送信を開始するステップS21。なお、転送信号送信部401が転送信号の送信中であった場合にはステップS11のYes、ステップS12に進む。最後の転送信号を送信した場合にはステップS12のYes、転送要求出力部321が転送要求の出力を終了するステップS13。一方、最後の転送信号ではなく、転送途中であった場合にはステップS12のNo、処理を終了する。図4は、本実施形態に係る論理回路エミュレータ20における許可通知出力部311の動作を示すフローチャートである。図4のフローチャートを参照して、許可通知出力部311の動作について説明する。ここでは、サブシステムA101が転送信号の送信側である場合の動作について説明する。ここで説明する処理は、エミュレーションクロックの1サイクルに相当する時間ごとに行われる。以下では、この1サイクルに相当する時間ごとに、1時刻が割り当てられるものとして説明する。はじめに、許可通知出力部311は、1つ前の時刻から現在の時刻に進むにあたってサブ回路A201の状態が進んだか否かを確認するステップS101。この確認は、クロック制御部331がクロックを出力したか否かに基づいて行なうことができる。サブ回路A201の状態が進んでいた場合にはステップS101のYes、許可通知を出力するステップS102。一方、サブ回路A201の状態が進んでいなかった場合にはステップS101のNo、ステップS103に進む。検証対象回路の状態が進まない状況として、許可通知が入力されていない場合と、転送信号の送受信が行われている場合がある。次に、1つ前の時刻に許可通知出力部311が許可通知を出力していたか否かを判定するステップS103。許可通知を出力していない場合にはステップS103のNo、許可通知を出力しないステップS106。一方、1つ前の時刻に許可通知を出力していた場合にはステップS103のYes、ステップS104に進む。次に、1つ前の時刻に許可通知の入力があったかを判断するステップS104。1つ前の時刻に許可通知の入力がなかった場合にはステップS104のNo、サブ回路B202が動作していない、すなわち、1つ前の時刻の許可通知の出力がサブシステムB102側で受け取られていないことから、継続して許可通知を出力するステップS102。一方、許可通知の入力があった場合にはステップS104のYes、ステップS105に進む。1つ前の時刻において転送信号の送受信中であった場合にはステップS105のYes、サブ回路B202の状態を進行させることができず、サブシステムB102側は許可通知を受け取らないことから、継続して許可通知を出力するステップS102。一方、1つ前の時刻で転送信号の送受信中ではなかった場合にはステップS105のNo、1つ前の時刻の許可出力をサブシステムB102が受け取ったことを表すことから、許可通知を出力しないステップS106。次に、図5のフローチャートを参照して、許可通知出力部311の動作について、図4のフローチャートと異なる方式の一例を説明する。図4のフローチャートの方式においては、転送信号の送信中は受信側のサブシステムは検証対象回路の状態を進行させることができないにもかかわらず、許可通知が行われる方式となっている。全体制御として、図3のフローチャートに示す方式を用いていれば、許可通知を受け取っていても転送中には検証対象回路は動作しないため、この事実とは無関係に正しい動作が可能である。しかし、クロック制御部の制御を簡単にするために、検証対象回路の動作の進行が可能なときにのみ許可通知が行われる方式を採用することもできる。図5のフローチャートでは、かかる方式を一例として示す。はじめに、許可通知出力部311は、1つ前の時刻から現在の時刻に進むにあたってサブ回路A201の状態が進んだか否かを確認するステップS201。この確認には、クロック制御部331がエミュレーションクロックを出力したか否かを用いることができる。サブ回路A201の状態が進んでいた場合にはステップS201のYes、ステップS202に進む。次に、転送要求出力部321が転送要求を出力していない場合にはステップS202のNo、許可通知を出力するステップS203。一方、転送要求出力部321が転送要求を出力している場合にはステップS202のYes、転送信号の送信先であるサブ回路B202の動作を停止するために許可通知を出力しないステップS207。サブ回路A201の状態が進んでいなかった場合にはステップS201のNo、ステップS204に進む。検証対象回路の状態が進まない状況として、許可通知が入力されていない場合と、転送信号を送受信中である場合がある。これまで転送信号を送信中であり、その送信が終了した場合にはステップS204のYes、転送信号の送信相手であるサブ回路B202は、この転送信号を入力として次の状態に進むことができるため、許可通知を出力するステップS203。一方、それ以外の場合にはステップS204のNo、ステップS205に進む。次に、1つ前の時刻で許可通知を出力していたか判断するステップS205。このとき、許可通知が入力されていない場合と、転送信号を転送中である場合とが考えられる。しかし、転送信号を転送中である場合には、許可通知を出力しない。したがって、許可通知を出力していないものと判定されステップS205のNo、許可通知を出力しないステップS207。同様に、転送中以外で許可通知を出力していない場合にもステップS205のNo、許可通知を出力しないステップS207。一方、転送中以外の状態で1つ前の時刻に許可通知を出力していた場合にはステップS205のYes、ステップS206に進む。次に、1つ前の時刻に許可通知の入力があったか否かを判定するステップS206。許可通知の入力があった場合にはステップS206のYes、1つ前の時刻の進行許可出力をサブシステムB102が受け取ったことを表すことから、許可通知を出力しないステップS207。一方、1つ前の時刻に許可通知の入力がなかった場合にはステップS206のNo、1つ前の時刻の許可通知の出力がサブシステムB102側で受け取られていないことから、継続して許可通知を出力するステップS203。次に、図6のフローチャートを参照して、許可通知出力部312の動作について説明する。ここでは、サブシステムB102が転送信号の受信側であるとした場合について説明する。ここで説明する処理は、エミュレーションクロックの1サイクルに相当する時間である1時刻ごとに行われる。はじめに、許可通知出力部312は、1つ前の時刻から現在の時刻に進むにあたってサブ回路B202の状態が進んだか否かを確認するステップS111。この確認には、クロック制御部332がクロックを出力したか否かを用いることができる。ここで、サブ回路B202の状態が進んでいた場合にはステップS111のYes、許可通知を出力するステップS112。一方、サブ回路B202の状態が進んでいなかった場合にはステップS111のNo、ステップS113に進む。検証対象回路の状態が進まない状況として、許可通知が入力されていない場合と、転送信号の送受信中である場合がある。次に、1つ前の時刻に許可通知を出力していたか否かを判定するステップS113。許可通知を出力していない場合にはステップS113のNo、許可通知を出力しないステップS115。一方、1つ前の時刻に許可通知を出力していた場合にはステップS113のYes、1つ前の時刻に許可通知の入力があったか否かを判定するステップS114。許可通知の入力があった場合にはステップS114のYes、1つ前の時刻の進行許可出力をサブシステムA101が受け取ったことを表すことから、許可通知を出力しないステップS115。一方、1つ前の時刻に許可通知の入力がなかった場合にはステップS114のNo、1つ前の時刻の許可通知の出力がサブシステムA101側で受け取られていないことから、継続して許可通知を出力するステップS112。ここでは、サブシステムA101を転送信号の送信側とし、サブシステムB102を転送信号の受信側として、許可通知出力部311及び312の動作を説明した。しかし、一般に、送受信が双方向である場合も考えられる。かかる場合には、送信側としての判断と受信側としての判断の双方を行い、いずれも許可通知を出力する判断となった場合に、実際に許可通知を出力する方法を採用することができる。次に、図7のフローチャートを参照して、サブシステム間で転送が行われる場合の動作について説明する。なお、転送信号送信部401及び転送信号保持部502は、それぞれ連携して動作するため、ここでは双方について併せて説明する。ここでは、サブシステムA101を転送信号の送信側とし、サブシステムB102を転送信号の受信側として説明する。ここで説明する処理は、エミュレーションクロックの1サイクルの時間である1時刻内における処理を表している。はじめに、送信側について説明する。サブ回路A201の出力信号に変化があった場合、まず、転送要求出力部321は、送信要求をクロック制御部332及び転送信号保持部502に送信するステップS301。次に、転送信号送信部401は、送信先のサブシステムから許可通知を受信しているか否かを確認するステップS302。許可通知を受信していない場合にはステップS302のNo、送信先のサブシステムB102が受信不能な状態にあると判断し、次の時刻にリトライすることを決定するステップS304。一方、許可通知を受信している場合にはステップS302のYes、転送信号の送信を開始するステップS303。次に、以上の送信処理に対応する受信処理について説明する。まず、転送信号保持部502は、送信側のサブシステムA101から送信要求を受信しているか否か確認するステップS311。送信要求を受信していない場合にはステップS311のNo、送受信が行われないことから、処理を終了する。一方、送信要求を受信している場合にはステップS311のYes、転送信号保持部502は、サブシステムB102からサブシステムA101に対して許可通知を出力しているか否か確認するステップS312。許可通知を出力していない場合にはステップS312のNo、サブシステムB102が転送信号を受信してもよい状態にないことから、受信処理は行わずに、処理を終了する。一方、許可通知を出力している場合にはステップS312のYes、受信処理を開始するステップS313。次に、本実施形態に係る論理回路エミュレータ20の全体の動作について、4つのサブシステムが連携する場合を例として説明する。ここでは、許可通知出力部の動作は、図4のフローチャートの方式によるものとする。なお、転送信号の送受信中の許可通知の状態を除き、図4及び図5のいずれの方式を用いても、動作は同一である。図8において、縦軸のT0、T1、...、T7は時刻を表し、それぞれエミュレーションクロックの1サイクル分の長さの時間に相当する。時刻欄の右側の各列は、各時刻におけるサブシステム101~104の状態を表している。各サブシステム内部のS:0、S:1、...、S4は、それぞれ、サブシステムのエミュレーションクロックサイクルが進んでいない状態、1サイクル進んだ状態、...、4サイクル進んだ状態を示す。一般に、転送信号は双方向で、かつ複数のサブシステムと接続される。しかしながら、ここでは、説明を簡略化するために、図8の左側のサブシステム101から右側のサブシステム104まで、一方向に信号が転送されていくものとする。ここでは、状態S:1におけるサブシステム101の出力信号サブシステム102の入力信号となるに変化が生じ、サブシステム102に対する3エミュレーションクロックサイクル分の転送時間を要する転送信号の送信が発生する場合を示す。図8を参照すると、時刻T0では、転送信号の送受信が発生しないことから、時刻T1で各サブシステムは状態S:1に進む。時刻T1では、状態S:1となったサブシステム101からはサブシステム102に対して転送信号を送信する必要が生じる。そこで、サブシステム101は、サブシステム102へ転送要求を出力するとともに送信を開始する。サブシステム102は、サブシステム101からの転送要求が出ていることから、時刻T2に進むにあたって状態が進まない。このとき、サブシステム102~104間は転送要求がないことから、そのまま許可通知を出力する。したがって、サブシステム103及び104は、時刻T2に進むにあたって状態S:2に進む。時刻T2では、サブシステム101及び102は状態S:1のままで、サブシステム103及び104が状態S:2へと進んでいる。すなわち、論理回路エミュレータ20を全体として見たときに、異なる進行状態のサブシステムが混在することになる。ここで、状態の差が発生するサブシステム102と103の間に注目すると、時刻T1ではサブシステム102から103への転送信号の送受信はないサブシステム103の入力信号に変化がないことが分かっていることから、時刻T2に進むにあたってサブシステム102の状態を進めない場合でも、サブシステム103の状態を一旦先に進めて、後からサブシステム102の状態をサブシステム103と揃える操作を行っても整合性が失われないがことが分かる。本実施形態の論理回路エミュレータ20では、このようにして、全体として整合性を保ちつつ、サブシステム間の状態エミューレーションクロックサイクルのずれを許容する。引き続き、時刻T2において、サブシステム101とサブシステム102の間では送受信が続けられる。また、時刻T3に進むにあたってサブシステム101及び102の状態は進まない。また、サブシステム101及び102間の許可通知は、許可通知が行われてからサブシステム101及び102間が送受信中であるサブシステム101及び102の状態を進められないため、図4及び図6のフローチャートに従って、出力されたままとなる。このとき、サブシステム103及び104は、これまで通り許可通知を出力するが、このとき、サブシステム102からサブシステム103に対して許可通知は出ていないことから、サブシステム103は時刻T3に進むにあたって状態は進まない。一方、サブシステム104は、状態S:3に進む。時刻T3においては、今回の転送が3エミュレーションクロックに相当する時間を要することから、サブシステム101とサブシステム102の間で送受信が続けられる。同様に、時刻T4に進むにあたって、サブシステム101及び102の状態は進まない。このとき、サブシステム103は、今回状態が進まなかったことから、サブシステム104に対する許可通知は出力していない。一方、サブシステム103からサブシステム102への許可通知は、許可通知が行われてからサブシステム102の状態が進んでいないサブシステム102はサブシステム103に対して許可通知を出力しておらず、サブシステム103からの許可通知をサブシステム102が受け取っていないため、図6のフローチャートに従って、出力されたままとなる。サブシステム104は、これまで通り許可通知を出力する。このとき、サブシステム103からサブシステム104に対して許可通知は出ていないことから、サブシステム104は時刻T4に進むにあたって状態は進まない。時刻T4に進むと、転送信号の送受信が終了することから、サブシステム101はサブシステム102に対する転送要求を停止する。したがって、サブシステム101及び102は、時刻T5に進むにあたって状態S:2に進む。一方、サブシステム103及び104の状態は進まない。時刻T5においては、サブシステム101及びサブシステム102が許可通知を出力する。したがって、時刻T6に進むにあたって、サブシステム101~103は状態S:3に進む。時刻T6及びT7においては、各サブシステム上の検証対象回路の出力信号の変化は生じない。したがって、相互に許可通知を出力し、各サブシステムは、次の時刻に進むにあたってエミュレーションクロックの進行に応じた状態S:3、S:4へと進んでいく。次に、図20に示した論理回路エミュレータ100の場合において、同様に状態S:1におけるサブシステム101の出力信号サブシステム102の入力信号となるに変化が生じ、サブシステム102に対する3エミュレーションクロックサイクル分の転送時間を要する転送信号の送信が発生する場合を示す。図21において、時刻T0では転送信号の送受信が発生しないことから、時刻T1で各サブシステムは状態S:1に進む。次に、時刻T1では、状態S:1となったサブシステム101からはサブシステム102に対して転送信号を送信する必要が生じる。したがって、サブシステム101は、全体制御回路990に対して転送要求を出力する。すると、全体制御回路990は、すべてのサブシステム101~104に対する許可通知の出力を停止するエミュレーションクロックの停止指示を送信する。このように許可通知を受け取らなくなった各サブシステムは、許可通知を受け取るまでエミュレーションクロックを停止する。このようにエミュレーションクロックの停止によって論理回路エミュレータ100上の検証対象回路の動作が停止されることに併せて、サブシステム101からサブシステム102に対する転送信号の送信が開始される。その後、時刻T2、T3においては、今回の転送が3エミュレーションクロックに相当する時間を要することから、そのまま送受信が続けられる。ここで、時刻T4に進むと、転送信号の送受信が終了することから、サブシステム101は全体制御回路990に対する転送要求を停止する。すると、全体制御回路990は、すべてのサブシステム101~104に対して許可通知を出力エミュレーションクロックの停止指示を終了する。したがって、各サブシステムは、エミュレーションクロックの出力を再開し、各サブシステムは時刻T5に進むにあたって状態S:2に進む。以後、時刻T5~T7においては、各サブシステム上の検証対象回路の出力信号の変化は生じないことから、各サブシステムでは次の時刻に進むにあたってエミュレーションクロックの進行に応じた状態S:3、S:4へと進んでいく。ここで、図8と図21を比較すると、本実施形態の論理回路エミュレータ20では、サブシステム101及び102間で転送信号の送受信が起こることにより、これらのサブシステム101、102の状態が進行しない場合であっても、その時刻では全体の整合性に影響を及ぼすことのないサブシステム103及び104は、一旦先に状態を進める。また、最終的には、論理回路エミュレータ100と同様に状態が進むように。したがって、検査対象回路の全体の整合性は保たれている。次に、図9は、状態S:1におけるサブシステム103上の検証対象回路の出力信号サブシステム104上の検証対象回路の入力信号となるに変化が生じ、サブシステム104に対する3エミュレーションクロックサイクル分の転送時間を要する転送信号の送信が発生する場合を示す。まず、図9において、時刻T0では、転送信号の送受信が発生しないことから、時刻T1で、各サブシステムは状態S:1に進む。次に、時刻T1では、状態S:1となったサブシステム103からはサブシステム104に対して転送信号を送信する必要が生じる。そこで、サブシステム103は、サブシステム104に転送要求を出力するとともに送信を開始する。サブシステム104は、サブシステム103からの転送要求が出ていることから、時刻T2に進むにあたって状態が進まない。このとき、サブシステム101~103間では転送要求がないことから、サブシステム101及び102は、時刻T2に進むにあたって状態S:2に進む。時刻T2において、サブシステム103とサブシステム104の間では送受信が続けられる。また、時刻T3に進むにあたって、サブシステム103及び104の状態は進まない。また、サブシステム103及び104間の許可通知は、許可通知が行われてからサブシステム103及び104間が送受信中サブシステム103及び104の状態を進められないため、図4及び図6のフローチャートに従って出力されたままとなる。このとき、サブシステム101及び102は、これまで通り許可通知を出力するが、サブシステム103からサブシステム102に対して許可通知は出力されていない。したがって、サブシステム102は、時刻T3に進むにあたって状態が進まない。一方、サブシステム101は、状態S:3に進む。送受信には3エミュレーションクロックに相当する時間を要することから、時刻T3においては、サブシステム103とサブシステム104の間で送受信が継続する。同様に、時刻T4に進むにあたって、サブシステム103及び104の状態は進まない。このとき、サブシステム102は今回状態が進まなかったことから、サブシステム101に対する許可通知は出力されていない。一方、許可通知が行われてからサブシステム103の状態が進んでいないサブシステム103はサブシステム102に対して許可通知を出力しておらず、サブシステム102からの許可通知をサブシステム103が受け取っていないため、図4のフローチャートに従って、サブシステム102からサブシステム103への許可通知は、出力されたままとなる。サブシステム101は、これまで通り許可通知を出力する。このとき、サブシステム102からサブシステム101に対して許可通知が出ていないことから、サブシステム101は時刻T4に進むにあたって状態が進まない。時刻T4に進むと、転送信号の送受信が終了することから、サブシステム103はサブシステム104に対する転送要求を停止する。したがって、サブシステム103及び104は、時刻T5に進むにあたって状態S:2に進む。一方、サブシステム101及び102の状態は進まない。時刻T5においては、サブシステム103及びサブシステム104が許可通知を出力する。したがって、時刻T6に進むにあたって、サブシステム102~104は状態S:3に進む。時刻T6及びT7においては、各サブシステム上の検証対象回路の出力信号の変化は生じない。したがって、相互に許可通知を出力し、各サブシステムは、次の時刻に進むにあたってエミュレーションクロックの進行に応じた状態S:3、S:4に進む。ここで、図20に示した論理回路エミュレータ100で同様の転送が発生する場合には、論理回路エミュレータ100全体が停止することから、図21に示した動作において、転送信号の送受信個所をサブシステム103から104へと変更した動作が行なわれる。次に、図10は、状態S:1におけるサブシステム101上の検証対象回路の出力信号サブシステム102上の検証対象回路の入力信号となるに変化が生じ、サブシステム102に対する2エミュレーションクロックサイクル分の転送時間を要する転送信号の送受信が発生するとともに、状態S:2におけるサブシステム103上の検証対象回路の出力信号サブシステム104上の検証対象回路の入力信号となるに変化が生じ、サブシステム104に対する2エミュレーションクロックサイクル分の転送時間を要する転送信号の送信が発生する場合を示す。まず、時刻T0では、転送信号の送受信が発生しない。したがって、時刻T1で各サブシステムは状態S:1に進む。次に、時刻T1では、状態S:1となったサブシステム101は、サブシステム102に対して信号を転送する必要が生じる。そこで、サブシステム101は、サブシステム102へ転送要求を出力するととともに送信を開始する。サブシステム102は、サブシステム101から転送要求が出力されていることから、時刻T2に進むにあたって状態が進まない。このとき、サブシステム102~104の間では転送要求がないことから、サブシステム103及び104は、時刻T2に進むにあたって状態S:2に進む。時刻T2において、今回の送受信が2エミュレーションクロックに相当する時間を要することから、サブシステム101とサブシステム102の間では送受信が続けられる。また、時刻T3に進むにあたって、サブシステム101及び102の状態は進まない。また、許可通知が行われてからサブシステム101及び102間が送受信中であるサブシステム101及び102の状態を進められないため、図4及び図6のフローチャートに従って、サブシステム101及び102間の許可通知は、出力されたままとなる。このとき、状態S:2となったサブシステム103からは、サブシステム104に対して転送信号を送信する必要が生じる。そこで、サブシステム103は、サブシステム104へ転送要求を出力するとともに転送を開始する。サブシステム104はサブシステム103から転送要求が出ていることから、時刻T3に進むにあたって状態が進まない。時刻T3に進むと、サブシステム101からの転送信号の送受信が終了する。したがって、サブシステム101は、サブシステム102に対する転送要求を停止する。このとき、サブシステム101及び102は、時刻T4に進むにあたって状態S:2に進む。一方、サブシステム103とサブシステム104の間では送受信が続けられる。また、時刻T4に進むにあたって、サブシステム103及び104の状態は進まない。また、許可通知が行われてからサブシステム103及び104間が転送中サブシステム103及び104の状態を進められないため、図4及び図6のフローチャートに従って、サブシステム103及び104間の許可通知は、出力されたままとなる。時刻T4では、サブシステム101及び102は状態S:2へと進んでいる。したがって、サブシステム102は、サブシステム103へ許可通知を出力する。また、サブシステム103からサブシステム104への転送信号の送受信が終了することから、サブシステム103は、サブシステム104に対する転送要求を停止する。したがって、サブシステム103及び104は、時刻T5に進むにあたって状態S:3に進む。以後、時刻T5~T7においては、各サブシステム上の検証対象回路の出力信号の変化は生じない。したがって、各サブシステムは相互に許可通知を出力し、次の時刻に進むにあたって、エミュレーションクロックの進行に応じた状態S:4、S:5に進む。図22は、図20に示した論理回路エミュレータ100の場合において、同様に状態S:1におけるサブシステム101上の検証対象回路の出力信号サブシステム102上の検証対象回路の入力信号となるに変化が生じ、サブシステム102に対する2エミュレーションクロックサイクル分の転送時間を要する転送信号の送信が発生し、さらに、状態S:2におけるサブシステム103上の検証対象回路の出力信号サブシステム104上の検証対象回路の入力信号となるに変化が生じ、サブシステム104に対する2エミュレーションクロックサイクル分の転送時間を要する転送信号の送信が発生する場合を示す。図22を参照すると、時刻T0では、転送信号の送受信が発生しない。したがって、時刻T1で、各サブシステムは状態S:1に進む。時刻T1では、状態S:1となったサブシステム101からはサブシステム102に対して転送信号を送信する必要が生じる。そこで、サブシステム101は、全体制御回路990に対して転送要求を出力する。すると、全体制御回路990は、すべてのサブシステム101~104に対する許可通知の出力を停止するエミュレーションクロックの停止指示を送信する。このように許可通知を受け取らなくなった各サブシステムは、許可通知を受け取るまでエミュレーションクロックを停止する。このように、エミュレーションクロックの停止によって論理回路エミュレータ100上の検証対象回路の動作が停止されることに併せて、サブシステム101からサブシステム102に対する転送信号の送受信が開始される。時刻T2においては、今回の転送が2エミュレーションクロックに相当する時間を要することから、そのまま送受信が続けられる。時刻T3では、転送信号の送受信が終了する。したがって、サブシステム101は、全体制御回路990に対する転送要求を停止する。すると、全体制御回路990は、すべてのサブシステム101~104に対して許可通知を出力エミュレーションクロックの停止指示を終了する。したがって、各サブシステムは、エミュレーションクロックの出力を再開し、各サブシステムは時刻T4に進むにあたって状態S:2に進む。時刻T4では、各サブシステムが状態S:2となっている。したがって、サブシステム103は、サブシステム104に対して転送信号を送信する必要が生じる。同様に、サブシステム103から全体制御回路990に対して転送要求が出力され、各サブシステムの動作が停止されることと併せて、サブシステム103からサブシステム104に対する転送信号の送信が開始される。時刻T5では、引き続き転送が行われ、時刻T6で転送要求が解除される。したがって、時刻T7では、各サブシステムは状態S:3に進む。図22を参照すると、論理回路エミュレータ100では、時刻T7において状態S:3へと3エミュレーションクロック分のみ進んでいる。一方、図10を参照すると、本実施形態の論理回路エミュレータ20では、時刻T7において状態S:5へと5エミュレーションクロック分進んでいる。論理回路エミュレータ100では、あるサブシステム間の転送中には全体が停止してしまう。一方、本実施形態の論理回路エミュレータ20では、転送によりサブシステム101及び102の進行が停止している時刻にサブシステム103及び104は先の状態へと進めることから、サブシステム101及び102間の転送信号の送受信中にサブシステム103及び104間の転送信号の送受信が開始することができる。したがって、本実施形態の論理回路エミュレータ20では、論理回路エミュレータ100と比較して、エミュレーションクロックをより多く進めることが可能となる。なお、本実施形態では、説明を簡略化にするために、サブシステム間の転送クロックについて説明していない。しかしながら、転送時間を短縮のために、エミュレーションクロックよりも高速な転送クロックを用いた転送方式を組み合わせて利用することもできる。また、本実施形態では転送信号の送受信に遅延がないものとして、送信側のサブシステムからの転送信号の送信が終了すると、受信側のサブシステムでの受信が終了するものとしている。なお、転送に遅延が存在するエミュレータにおいては、受信側での受信終了後に、受信側から受信が終了したことを示す信号を送信するようにしてもよい。次に、本実施形態の論理回路エミュレータ20によってもたらされる効果について説明する。本実施形態では、全体の処理の整合がとれる範囲において、サブシステム間でエミュレーションクロックサイクルのずれを許容している。ずれを許容することにより、エミュレーションクロックを制御する信号を送受信する必要があるのは、信号の接続上隣接するサブシステム間に限られる。このとき、全サブシステムから制御信号を制御回路に収集し、制御回路から全サブシステムのエミュレーションクロックを制御する方式と比較して、制御信号の配線の簡略化及び短縮が可能となる。したがって、エミュレーションクロックの高速化が可能となる。さらに、本実施形態の論理回路エミュレータ20は、各サブシステムが独立してエミュレーションクロックを制御する。このとき、従来の論理回路エミュレータ100とエミュレーションクロックの周波数が同一であっても、入力信号の変化がなく、隣接するすべてのサブシステムからエミュレーションクロックの進行を許可されているサブシステムは、転送信号の送受信中のサブシステムの有無にかかわらず、エミュレーションクロックを進めることができる。したがって、本実施形態の論理回路エミュレータ20によると、エミュレーション時間を短縮することができる。なお、エミュレーションクロックを高速化した場合には、エミュレーション時間をさらに短縮することができる。実施形態3次に、第3の実施形態に係る論理回路エミュレータについて、図面を参照して詳細に説明する。図11は、本実施形態の論理回路エミュレータ30の構成を示すブロック図である。図11を参照すると、本実施形態の論理回路エミュレータ30は、第2の実施形態の論理回路エミュレータ20の構成に対して、カウンタ341及び342が追加されている。カウンタ341及び342は、隣接するサブシステムのうち、転送信号の送信先であるサブシステムとの状態のずれから算出される数値を格納する。つまり、サブシステムの転送信号の出力側に設けられる。ここでは、転送信号の送信先のサブシステムがあといくつ状態を進めてよいかを表す数値が格納される場合隣接するサブシステムとの状態のずれに1を加えたものについて説明する。したがって、許可通知出力部311-1、312-1は、それぞれカウンタ341、342が1以上のカウントを保持するときに、転送信号の送信先に対して許可通知を出力する。また、クロック制御部331-1、332-1は、転送信号の送信先のサブシステムから許可通知が出ていない場合であっても、検証対象回路の出力信号に変化がない場合には、エミュレーションクロックを出力する。この点において、本実施形態の論理回路エミュレータ30は、第2の実施形態の論理回路エミュレータ20と相違する。図12は、本実施形態に係る論理回路エミュレータ30におけるカウンタの動作を示すフローチャートである。次に、図12のフローチャートを参照して、カウンタ341及びカウンタ342の動作について説明する。ここでは、サブシステムA101上のカウンタ341を用い、サブシステムA101を送信側とし、サブシステムB102を受信側として説明する。ここで説明する処理は、1時刻ごとに行われる。1時刻は、エミュレーションクロックの1サイクル時間に相当する。また、本フローチャートで算出されたカウンタの増減は、次の時刻に進むにあたってカウンタのカウントに反映される。カウンタ341は、サブシステムA101及びサブシステムB102の許可通知の状態を確認するステップS401。まず、サブシステムB102から許可通知を受信しており、かつ、サブシステムA101が許可通知を出力している場合ステップS401のYesについて考える。サブシステムB102から許可通知を受信している状態は、サブシステムB102がその前の時刻に1つ状態が進んだことを示す。ここで、サブシステムA101の状態が進まない場合を考えると、サブシステムB102が先に進んでよい状態数は1つ減ることから、カウンタ341のカウントをデクリメント-1する。一方、この場合においてサブシステムA101が許可通知を出力していないとすると、サブシステムB102は状態が進んだか否かに関わらず許可通知を出力し続けることになる。したがって、サブシステムB102から許可通知を受信したことのみに基づいて、判定することができない。サブシステムA101が許可通知を出力した場合にはじめて、サブシステムA101側でサブシステムB102からの許可通知を受理して、処理を進めることになる。したがって、カウンタ341は、サブシステムB102から許可通知を受信しており、かつ、サブシステムA101が許可通知を出力している場合には、カウンタ341のカウントをデクリメント-1しステップS402、ステップS403に進む。それ以外の場合にはステップS401のNo、カウントのデクリメントを行わず、ステップS403に進む。次に、カウンタ341は、現在の時刻から次の時刻に進むにあたって、サブ回路A201の状態が進むか否か確認するステップS403。クロック制御部331がエミュレーションクロックを出力するか否かに基づいて、この確認を行なうことができる。状態が進む場合にはステップS403のYes、サブシステムB102上のサブ回路B202は状態をさらに1つ進められるようになる。したがって、カウンタ341は、カウントをインクリメント1するステップS404。一方、状態が進まない場合にはステップS403のNo、処理を終了する。次に、本実施形態に係る論理回路エミュレータ30の全体の動作について、一例として、4つのサブシステムが連携する場合について説明する。図13において、縦軸のT0、T1、...、T7は時刻を表し、それぞれエミュレーションクロックの1サイクル分の長さの時間に相当する。時刻欄の右側の各列は、各時刻におけるサブシステム101~104の状態を表している。各サブシステム内のS:0、S:1、...、S4は、それぞれ、サブシステムのエミュレーションクロックサイクルが進んでいない状態、1サイクル進んだ状態、...、4サイクル進んだ状態を示している。一方、各サブシステム内のC:0、C:1は、それぞれ、カウンタが保持するカウントを示す。ここでは、C:0、C:1における数値は、転送信号の送信先のサブシステムがあといくつ状態を進めてよいかを表す。一般に、転送信号は双方向で、かつ複数のサブシステムと接続される。しかしながら、ここでは、説明を簡略化するために、図13の左側のサブシステム101から右側のサブシステム104まで、一方向に信号が転送されていくものとする。ここでは、状態S:1におけるサブシステム101の出力信号サブシステム102の入力信号となるに変化が生じ、サブシステム102に対する3エミュレーションクロックサイクル分の転送時間を要する転送信号の送受信が生じる場合を考える。図13を参照すると、時刻T0では、各カウンタのカウントは1で初期化されており、それぞれ許可通知を出力する。このとき、転送信号の送受信は発生しないことから、時刻T1で各サブシステムは状態S:1に進む。時刻T1では、状態S:1となったサブシステム101からはサブシステム102に対して転送信号を送信する必要が生じる。そこで、サブシステム101は、サブシステム102への転送要求を出力するとともに送信を開始する。サブシステム101は、時刻T2に進むにあたって状態が進まない。ここで、サブシステム102は、サブシステム101から転送要求が出ていることから、受信処理を開始し、時刻T2に進むにあたって状態が進まない。また、このとき、サブシステム102のカウンタのカウントは、図12のフローチャートに従って、時刻T2に進むにあたって0となる。このとき、サブシステム102~104間は転送要求がなく、許可通知が出力されている。したがって、サブシステム103及び104は、時刻T2に進むにあたって状態S:2に進む。時刻T2において、サブシステム101とサブシステム102の間では送受信が続けられる。したがって、時刻T3に進むにあたって、サブシステム101及び102の状態は進まない。また、サブシステム101のカウンタのカウントは、サブシステム101及び102間の許可通知が行われてからサブシステム101及び102間が送受信中であるサブシステム101及び102の状態を進められないため、図12のフローチャートに従って1のままとなる。したがって、許可通知は出力されたままとなる。同様に、図6のフローチャートに従って、サブシステム102からサブシステム101への許可通知は、出力されたままとなる。このとき、サブシステム103及び104は、これまで通り許可通知を出力する。しかし、サブシステム102のカウンタのカウントが0であることから、サブシステム102からサブシステム103に対する許可通知は出力されない。したがって、サブシステム103は、時刻T3に進むにあたって状態が進まない。一方、サブシステム104は、状態S:3に進む。時刻T3において、今回の送受信が3エミュレーションクロックに相当する時間を要することから、サブシステム101とサブシステム102の間では引き続き送受信が続けられる。時刻T2と同様に、時刻T4に進むにあたって、サブシステム101及び102の状態は進まない。このとき、サブシステム103は今回状態が進まなかったことから、サブシステム103のカウンタのカウントは0となっている。したがって、サブシステム104に対する許可通知は、出力されていない。一方、許可通知が行われてからサブシステム102の状態が進んでいないサブシステム102はサブシステム103に対して許可通知を出力しておらず、サブシステム103からの許可通知をサブシステム102が受け取っていないため、図6のフローチャートに従って、サブシステム103からサブシステム102への許可通知は出力されたままとなる。サブシステム104は、これまで通り許可通知を出力する。このとき、サブシステム103からサブシステム104に対して、許可通知は出力されていない。したがって、サブシステム104は、時刻T4に進むにあたって状態が進まない。時刻T4に進むと、転送信号の送受信が終了する。そこで、サブシステム101は、サブシステム102に対する転送要求を停止する。したがって、サブシステム101及び102は、時刻T5に進むにあたって状態S:2に進む。また、サブシステム102のカウンタは、時刻T5に進むにあたって、図12のフローチャートに従って1となる。一方、サブシステム103及び104の状態は進まない。時刻T5においては、サブシステム101及びサブシステム102は、許可通知を出力する。したがって、時刻T6に進むにあたって、サブシステム101~103は状態S:3に進む。また、時刻T6に進むにあたって、図12のフローチャートに従って、サブシステム103のカウンタのカウントは1となる。一方、サブシステム104の状態は進まない。時刻T6~T7においては、各サブシステム上の検証対象回路の出力信号の変化は生じない。したがって、相互に許可通知を出力し、各サブシステムでは次の時刻に進むにあたってエミュレーションクロックの進行に応じた状態S:4、S:5へと進んでいく。このように、カウンタを用いる実施形態3の方式において、図8に示す実施形態2の進行と同様の制御を行うことができる。図14は、状態S:1におけるサブシステム103の出力信号サブシステム104の入力信号に変化が生じ、サブシステム104に対する3エミュレーションクロックサイクル分の転送時間を要する転送信号の送受信が発生する場合を示す。図14を参照すると、時刻T0では、各カウンタは1で初期化されており、それぞれ許可通知を出力する。このとき、転送信号の送受信は発生しない。したがって、時刻T1で、各サブシステムは状態S:1に進む。時刻T1では、状態S:1となったサブシステム103からはサブシステム104に対して転送信号を送信する必要が生じる。そこで、サブシステム103は、サブシステム104への転送要求を出力するとともに転送を開始する。サブシステム103は、時刻T2に進むにあたって状態が進まない。ここで、サブシステム104は、サブシステム103から転送要求が出ていることから、受信処理を開始し、時刻T2に進むにあたって状態が進まない。このとき、サブシステム101~103間では転送要求がないことから、許可通知が出力される。したがって、サブシステム101及び102は、時刻T2に進むにあたって状態S:2に進む。時刻T2において、サブシステム103とサブシステム104の間では送受信が続けられる。また、時刻T3に進むにあたってサブシステム103及び104の状態は進まない。また、サブシステム103及び104間の許可通知が行われてからサブシステム103及び104間が送受信中であるサブシステム103及び104の状態を進められないため、図12のフローチャートに従って、サブシステム103のカウンタのカウントは1のままとなる。したがって、許可通知は、出力されたままとなる。同様に、図6のフローチャートに従って、サブシステム104からサブシステム103への許可通知は、出力されたままとなる。また、サブシステム101及び102は、これまで通り、許可通知を出力する。このとき、サブシステム103からサブシステム102に対して許可通知は出力されていないものの、実施形態3の論理回路エミュレータ30においては、時刻T3に進むにあたって、サブシステム102は状態S:3に進む。検証対象回路の出力が変化しない限り、その検証対象回路が何エミュレーションクロックサイクル分先に進んでいるかを記憶しておけば、全体の整合性を保ちつつ検証対象回路をあらかじめ先の状態に進めておくことができる。本実施形態の論理回路エミュレータは、この事実を利用している。本実施形態の論理回路エミュレータ30は、この点において、サブシステム102の状態が時刻T3に進むにあたって進まない第2の実施形態の論理回路エミュレータ20と相違する。このとき、サブシステム102は、サブシステム103との状態のずれが増加することから、図12のフローチャートに従って時刻T3においてカウンタのカウントが2へと増加する。また、サブシステム101は、そのまま状態S:3に進む。今回の送受信は3エミュレーションクロックに相当する時間を要する。したがって、時刻T3において、サブシステム103とサブシステム104との間では、引き続き転送が続けられる。一方、サブシステム101及び102は、時刻T4へ進むにあたって、時刻T2のときと同様に、状態S:4へと進み、サブシステム102のカウンタのカウントは3に増加する。時刻T4に進むと、転送信号の送受信が終了する。そこで、サブシステム103はサブシステム104に対する転送要求を停止する。したがって、サブシステム103及び104は、時刻T5に進むにあたって状態S:2に進む。サブシステム101とサブシステム102は、時刻T5へ進むにあたって状態S:5へと進み、サブシステム102のカウンタは4に増加する。時刻T5~T7においては、各サブシステムの出力信号の変化は生じない。したがって、相互に許可通知を出力し、エミュレーションクロックの進行に応じた状態へと進んでいく。このとき、サブシステム101及び102は状態S:5~S:7となり、サブシステム103及び104は状態S:2~S:4となる。すなわち、3状態分のずれが生じたまま処理が進行していく。このとき、サブシステム102上のカウンタは、3状態分のずれに1を加えた4をカウントとして保持している。次に、本実施形態に係る論理回路エミュレータ30によってもたらされる効果について説明する。本実施形態の論理回路エミュレータ30は、カウンタを有することにより、転送信号の送信先のサブシステムと、何エミュレーションクロックサイクル分のずれがあるかを保持する。ここで、検証対象回路の出力する転送信号が変化しない限り、その検証対象回路の転送信号の送信先と比較して何エミュレーションクロックサイクル分先に進んでいるかを記憶しておけば、全体の整合性を保ちつつ、その検証対象回路をあらかじめ先の状態に進めておくことができる。本実施形態の論理回路エミュレータ30は、この性質を利用し、転送信号の送信先が状態を先に進められない場合でも、カウンタによってそのずれを保持することにより、あらかじめ状態を進めておくことができる。したがって、後段のサブシステムが転送信号の送受信などで停止している間に前段のサブシステムの状態を先に進め、その後、後段のサブシステムが前段のサブシステムに追いつく間に前段のサブシステムで別の転送を開始することができる。したがって、本実施形態の論理回路エミュレータ30によると、第2の実施形態に係る論路回路エミュレータ20と比較して、エミュレーション時間をさらに短縮することができる。実施形態4次に、第4の実施形態に係る論理回路エミュレータついて、図面を参照して詳細に説明する。本実施形態の論路回路エミュレータ40は、第2の実施形態の論理回路エミュレータ20における転送信号送信部401、402及び転送信号保持部501、502をコントローラ301、302内に設けるとともに、プロセッサを用いて制御を行なう。図15は、本実施形態による論理回路エミュレータ40の構成を示すブロック図である。論理回路エミュレータ40は、サブシステムA101及びB102を有する。ここでは、一例として、2つのサブシステムを含む論路回路エミュレータ40について説明する。しかし、本実施形態の論理回路エミュレータ40は2つのサブシステムを含む場合にのみ適用されるものではなく、任意の複数のサブシステムを含む場合に適用することができる。図15を参照すると、サブシステムA101は、コントローラ301及び検査対象回路201を有する。コントローラ301は、プロセッサ351、I/O361、メモリ371、クロック制御部321、並びに、レジスタ411及び511を有する。同様に、サブシステムB101は、コントローラ302及び検査対象回路202を有する。コントローラ302は、プロセッサ352、I/O362、メモリ372、クロック制御部322、並びに、レジスタ412及び512を有する。サブ回路A201及びB202は、設計者が検証を行おうとしている検証対象回路を分割し、それぞれサブシステムA101及びB102上に構成したものである。検査対象回路は、市販のCADツールなどを用いて分割することができる。コントローラ301及び302は、それぞれ、サブ回路A201及びB202の入力及び出力信号を管理し、サブ回路A201及びB202を動作させるエミュレーションクロックを制御することで、分割された検証対象回路を整合性を保ちつつ動作させる。次に、コントローラ301及び302の内部について説明する。プロセッサ351は、それぞれ、プログラムに応じて、クロック制御部321、I/O361、メモリ371、レジスタ411、511の読み出し、書き込みを行い、サブ回路A201の制御を行う。同様に、プロセッサ352は、それぞれ、プログラムに応じて、クロック制御部322、I/O362、メモリ372、レジスタ412、512の読み出し、書き込みを行い、サブ回路B202の制御を行う。I/O361及び362は、それぞれ、隣接するサブシステム間での制御信号の送受信を行い、検証対象回路の出力信号を隣接するサブシステムに転送する。メモリ371及び372は、それぞれ、プロセッサのプログラムの命令コード、データ等を保持する。レジスタ411及び412は、それぞれ、転送信号送信部401及び402の代わりとして用いられる。レジスタ411及び412は、それぞれ、サブ回路A201及びサブ回路B202の出力信号を受け取り、プロセッサから参照可能なように構成される。レジスタ511及び512は、それぞれ、転送信号保持部501及び502の代わりとして用いられる。レジスタ511及び512は、それぞれ、プロセッサから書き込み可能なように構成され、サブ回路A201及びサブ回路B202への入力信号を保持する。次に、本実施形態の論理回路エミュレータ40における動作は、処理がプログラムに基づいてプロセッサ351、352によって行われる点を除いて、第2、第3の実施形態に係る論理回路エミュレータ20、30と同様である。次に、本実施形態に係る論理回路エミュレータ40によってもたらされる効果について説明する。本実施形態の論理回路エミュレータ40では、第2及び第3の実施形態の論理回路エミュレータ20、30におけるコントローラ301、302が行う制御を、プロセッサ351、352によって実現する。したがって、本実施形態の論理回路エミュレータ40によると、プログラムを変更することにより制御方式を変更することができ、検証対象回路の特性に合わせて制御をカスタマイズすることができる。上記第1乃至第4の実施形態に係る論理回路エミュレータ10~40は、複数のサブシステムを含み、検証対象の論理回路を複数のサブ回路に分割し、各サブ回路を複数のサブシステムのそれぞれに搭載することで検証を行う。信号の出力側である第1のサブシステムは、第2のサブシステムに対してエミュレーションクロックの進行を許可する通知を送信する許可通知出力部を有する。信号の受信側である第2のサブシステムは、第1のサブシステムに対してエミュレーションクロックの進行を許可する通知を送信する許可通知出力部を有する。さらに、第1のサブシステムは、第1のサブシステムに割り当てられた第1の検証対象回路から、第2のサブシステムに割り当てられた検証対象回路に送信される転送信号を受け取り、この転送信号を第2のサブシステムに送信する転送信号送信部を有する。また、第2のサブシステムは、転送信号送信部から受け取った転送信号を第2のサブシステム上の第2の検証対象回路の入力として保持する転送信号保持部を有する。さらに、第1のサブシステムは、第1のサブシステムから第2のサブシステムに対して送信する転送信号の出力変化を検出し、変化があった場合に転送要求を行う転送要求出力部を有する。転送要求及び許可通知は、第1及び第2のサブシステム上に構成されるクロック制御部に送られる。クロック制御部は、第2のサブシステムが転送信号の受信を完了するまでの期間及び許可通知を受け取っていない期間にはエミュレーションクロックを停止する制御を行う。許可通知出力部及びクロック制御部は、サブシステムごとに独立して検証対象回路のエミュレーションクロック制御を行い、全体の整合性が保たれる範囲で、サブシステム間のエミュレーションクロックサイクルのずれを許容しつつ、検証対象回路の動作を進める。これらの実施形態の論理回路エミュレータ10~40によると、サブシステムごとに独立して検証対象回路のエミュレーションクロック制御を行い、全体の整合性が保たれる範囲で、サブシステム間におけるエミュレーションクロックサイクルのずれを許容することができる。第1~第4の実施形態に係る論理回路エミュレータ10~40は、図20に示した論路回路エミュレータ100の構成と比較すると、全体制御回路を有990していない点と、各サブシステムが隣接するサブシステムに対して許可通知を行う点において相違する。かかる構成によると、全体の整合が取れる範囲でサブシステム間でのエミュレーションクロックサイクルがずれることを許容する制御が可能となる。上記第1乃至第4の実施形態に係る論理回路エミュレータ10~40は、一例として、論理回路を複数のチップに分割して動作させる実システムのクロック制御に適用することができる。本発明の全開示請求の範囲を含むの枠内において、さらにその基本的技術思想に基づいて、実施形態の変更調整が可能である。また、本発明の請求の範囲の枠内において種々の開示要素の多様な組み合わせないし選択が可能である。すなわち、本発明は、請求の範囲を含む全開示、技術的思想にしたがって当業者であればなし得るであろう各種変形、修正を含むことは勿論である。また、上記実施形態の一部又は全部は、以下の付記として記載することができるものであるが、これらに限定されるものではない。付記1検証対象回路を分割して得られた複数のサブ回路のそれぞれが設けられた複数のサブシステムを備え、前記複数のサブシステムは、それぞれ、自身に設けられたサブ回路の状態が進んだか否かに応じて、他のサブシステムに対して、次のエミュレーションクロックサイクルに進むことを許可する許可通知を出力する許可通知出力部と、自身に設けられたサブ回路から出力された信号であって他のサブシステムに設けられたサブ回路へ送信すべき信号が変化した場合には、次のエミュレーションクロックサイクルまでに該他のサブシステムに対して該信号の転送要求を出力する転送要求出力部と、自身に設けられたサブ回路から他のサブシステムに設けられたサブ回路への信号を転送していない場合において、他のサブシステムから前記許可通知を受けるとともに前記転送要求を受けていないときには、自身に設けられたサブ回路を次のエミュレーションクロックサイクルに進めるように自身に設けられたサブ回路に対するクロック信号を制御するクロック制御部と、を備えていることを特徴とする論理回路エミュレータ。付記2前記許可通知出力部は、前記クロック制御部が、サブ回路を次のエミュレーションクロックサイクルに進めるように制御した場合には、該サブ回路の状態が進んだものと判定することを特徴とする、付記1に記載の論理回路エミュレータ。付記3検証対象回路を分割して得られた第1のサブ回路が設けられた第1のサブシステムと、該第1のサブ回路との間で信号を送受信する第2のサブ回路が設けられた第2のサブシステムとを備え、前記第1のサブシステムは、前記第2のサブシステムに対し、次のエミュレーションクロックサイクルに進むことを許可する許可通知を出力する許可通知出力部と、前記第1のサブ回路から前記第2のサブ回路に対して送信する信号の変化を検出した場合には、次のエミュレーションクロックサイクルまでに該信号の転送要求を出力する転送要求出力部と、を備え、前記第1のサブシステム及び前記第2のサブシステムは、それぞれ、隣接するすべてのサブシステムから許可通知を受信するととともに転送要求を受信していない場合に、次のエミュレーションクロックサイクルに進むようにサブ回路に対するクロック信号を出力するクロック制御部を備えていることを特徴とする論理回路エミュレータ。付記4前記許可通知出力部及び前記クロック制御部は、サブ回路間のエミュレーションクロックサイクルのずれを許容する制御を行うことを特徴とする、付記3に記載の論理回路エミュレータ。付記5前記許可通知出力部は、サブ回路の状態が進んだか否かに基づいて前記許可通知を出力することを特徴とする、付記3又は4に記載の論理回路エミュレータ。付記6前記許可通知出力部は、サブ回路の状態が進んだか否かを、前記クロック制御部がクロックを出力したか否かに基づいて判定することを特徴とする、付記3乃至5のいずれか一に記載の論理回路エミュレータ。付記7前記第1のサブシステム及び前記第2のサブシステムは、それぞれ、前記第1のサブシステムと前記第2のサブシステムとの間におけるエミュレーションクロックサイクルのずれから算出されたカウントを保持するカウンタをさらに備えていることを特徴とする、付記1乃至6のいずれか一に記載の論理回路エミュレータ。付記8前記カウンタは、エミュレーションクロックサイクルのずれに1を加えたカウントを保持することを特徴とする、付記7に記載の論理回路エミュレータ。付記9前記許可通知出力部は、前記カウンタに1以上のカウントが格納されている場合に前記許可通知を出力することを特徴とする、付記8に記載の論理回路エミュレータ。付記10前記第1のサブシステムは、前記転送信号を前記第2のサブシステムに送信する転送信号送信部をさらに備えていることを特徴とする、付記3乃至9のいずれか一に記載の論理回路エミュレータ。付記11前記第2のサブシステムは、前記転送信号送信部から受信した転送信号を前記第2のサブシステム上のサブ回路の入力として保持する転送信号保持部をさらに備えていることを特徴とする、付記3乃至10のいずれか一に記載の論理回路エミュレータ。付記12検証対象回路を分割して得られた複数のサブ回路のそれぞれが設けられた複数のサブシステムを備えた論理回路エミュレータの制御方法であって、前記複数のサブシステムが、それぞれ、自身に設けられたサブ回路の状態が進んだか否かに応じて、他のサブシステムに対して、次のエミュレーションクロックサイクルに進むことを許可する許可通知を出力する工程と、自身に設けられたサブ回路から出力された信号であって他のサブシステムに設けられたサブ回路へ送信すべき信号が変化した場合には、次のエミュレーションクロックサイクルまでに該他のサブシステムに対して該信号の転送要求を出力する工程と、自身に設けられたサブ回路から他のサブシステムに設けられたサブ回路への信号を転送していない場合において、他のサブシステムから前記許可通知を受けるとともに前記転送要求を受けていないときには、自身に設けられたサブ回路を次のエミュレーションクロックサイクルに進めるように自身に設けられたサブ回路に対するクロック信号を制御する工程と、を含むことを特徴とする、論理回路エミュレータの制御方法。付記13検証対象回路を分割して得られた複数のサブ回路のそれぞれが設けられた複数のサブシステムを備えた論理回路エミュレータを制御するプログラムであって、前記複数のサブシステムが、それぞれ、自身に設けられたサブ回路の状態が進んだか否かに応じて、他のサブシステムに対して、次のエミュレーションクロックサイクルに進むことを許可する許可通知を出力する処理と、自身に設けられたサブ回路から出力された信号であって他のサブシステムに設けられたサブ回路へ送信すべき信号が変化した場合には、次のエミュレーションクロックサイクルまでに該他のサブシステムに対して該信号の転送要求を出力する処理と、自身に設けられたサブ回路から他のサブシステムに設けられたサブ回路への信号を転送していない場合において、他のサブシステムから前記許可通知を受けるとともに前記転送要求を受けていないときには、自身に設けられたサブ回路を次のエミュレーションクロックサイクルに進めるように自身に設けられたサブ回路に対するクロック信号を制御する処理と、を前記複数のサブシステム上にそれぞれ設けられたプロセッサに実行させることを特徴とするプログラム。