書込電圧を出力する駆動回路と、前記書込電圧が印加されることによってデータが書き込まれるメモリセルと、を備え、前記駆動回路は、前記書込電圧の出力をn回nは3以上の整数繰り返す場合に、k回目kは2以上n以下の整数の出力における前記書込電圧をVpgmkとし、一定電圧をΔv1とし、前記k回目の出力を継続する時間をTpgmkとし、一定時間をΔt1とするとき、前記書込電圧を下記数式を満たすように出力することを特徴とする不揮発性記憶装置。Vpgmk=Vpgmk-1Δv1Tpgmk=Tpgmk-1Δt1前記駆動回路は、前記書込電圧の出力の後、下記数式を満たすようにさらに書込電圧を出力することを特徴とする請求項1記載の不揮発性記憶装置。Vpgmk>Vpgmk-1Tpgmk=Tpgmk-1複数の前記メモリセルが1本の半導体部材を共有することによりNANDストリングが構成されており、前記駆動回路は、一の前記メモリセルに前記書込電圧を印加するときに、前記NANDストリングに属する残りの前記メモリセルには、前記半導体部材を通電状態とする通過電圧を印加し、前記k回目の前記通過電圧の出力時間をTpasskとするとき、下記数式を満たすように前記通過電圧を出力することを特徴とする請求項1または2に記載の不揮発性記憶装置。Tpassk=Tpassk-1Δt1書込電圧を出力する駆動回路と、前記書込電圧が印加されることによってデータが書き込まれるメモリセルと、を備え、前記駆動回路は、前記書込電圧の出力を複数回繰り返す場合に、後で出力される前記書込電圧ほど高くし、前記複数回の出力は、時間軸に沿って複数のグループにグループ分けされており、後のグループに属する出力ほど出力を継続する時間が長く、同一のグループに属する出力間においては、出力を継続する時間が相互に等しいことを特徴とする不揮発性記憶装置。書込電圧を出力する駆動回路と、前記書込電圧が印加されることによってデータが書き込まれるメモリセルと、を備え、前記駆動回路は、前記書込電圧の出力を複数回繰り返す場合に、後で出力される前記書込電圧ほど高くし、前記複数回の出力は、時間軸に沿って複数のグループにグループ分けされており、後のグループに属する出力ほど出力を継続する時間が短く、同一のグループに属する出力間においては、出力を継続する時間が相互に等しいことを特徴とする不揮発性記憶装置。書込電圧を出力する駆動回路と、前記書込電圧が印加されることによってデータが書き込まれるメモリセルと、を備え、前記駆動回路は、前記書込電圧の出力を複数回繰り返す場合に、後で出力される前記書込電圧ほど高くし、各前記出力を継続する時間は、前記書込電圧が増加する立上期間及び前記書込電圧が一定となるトップ期間を含み、前記複数回の出力の相互間において、前記トップ期間の長さが一定であることを特徴とする不揮発性記憶装置。前記複数回の出力の相互間において、前記立上期間の長さが一定であることを特徴とする請求項6記載の不揮発性記憶装置。書込電圧及び通過電圧を出力する駆動回路と、1本の半導体部材を共有することによりNANDストリングを構成し、前記書込電圧が印加されることによってデータが書き込まれ、前記通過電圧が印加されることによって前記半導体部材が通電状態となる複数のメモリセルと、を備え、前記駆動回路は、一の前記メモリセルに前記書込電圧を印加するときは、前記NANDストリングに属する残りの前記メモリセルに前記通過電圧を印加し、前記書込電圧及び前記通過電圧の出力を複数回繰り返すときに、後で出力される前記書込電圧ほど高くし、後で出力される前記通過電圧ほど高くし、後で出力される前記通過電圧ほど出力を継続する時間を長くすることを特徴とする不揮発性記憶装置。前記書込電圧を出力する時間は、前記通過電圧を出力する時間と一致していることを特徴とする請求項8記載の不揮発性記憶装置。書込電圧及び消去電圧を出力する駆動回路と、前記書込電圧が印加されることによってデータが書き込まれ、前記消去電圧が印加されることにより前記データが消去されるメモリセルと、を備え、前記駆動回路は、前記消去電圧の出力を複数回繰り返すときに、後で出力される前記消去電圧ほど高くし、後で出力される前記消去電圧ほど出力を継続する時間を長くすることを特徴とする不揮発性記憶装置。本発明の目的は、動作速度が速い不揮発性記憶装置を提供することである。実施形態に係る不揮発性記憶装置は、書込電圧を出力する駆動回路と、前記書込電圧が印加されることによってデータが書き込まれるメモリセルと、を備える。前記駆動回路は、前記書込電圧の出力をn回nは3以上の整数繰り返す場合に、k回目kは2以上n以下の整数の出力における前記書込電圧をVpgmkとし、一定電圧をΔv1とし、前記k回目の出力を継続する時間をTpgmkとし、一定時間をΔt1とするとき、前記書込電圧を下記数式を満たすように出力する。Vpgmk=Vpgmk-1Δv1Tpgmk=Tpgmk-1Δt1以下、図面を参照しつつ、本発明の実施形態について説明する。先ず、第1の実施形態について説明する。図1は、本実施形態に係る不揮発性記憶装置を例示するブロック図であり、図2は、横軸に時間をとり、縦軸に電圧をとって、本実施形態に係る不揮発性記憶装置の書込動作を例示するグラフ図であり、図3は、横軸に時間をとり、縦軸に書込電圧をとって、AA-WL電圧の1回のパルスのプロファイルの具体例を示すグラフ図であり、図4は、本実施形態に係る不揮発性記憶装置の動作を例示するフローチャート図である。本実施形態に係る不揮発性記憶装置は、EEPROMElectricallyErasableProgrammableReadOnlyMemoryであり、例えば、シリコン基板図示せずに形成されたNANDフラッシュメモリである。図1に示すように、本実施形態に係る不揮発性記憶装置1においては、シリコン基板図示せずの上層部分にセルウェルが形成されており、このセルウェルにはメモリセルアレイ11が設けられている。メモリセルアレイ11には、一方向以下、ビット線方向というの延びる複数本のビット線BLと、他方向以下、ワード線方向というに延びる複数本のワード線WLが設けられている。ビット線方向及びワード線方向は、いずれもシリコン基板の上面に対して平行であり、相互に直交している。複数本、例えば64本のワード線によって1つのグループが構成されており、グループの両側には一対の選択ゲート線SGが配設されている。一方、セルウェルの上層部分におけるビット線BLの直下域には、STIshallowtrenchisolationによって相互に分離されたアクティブエリアが形成されている。アクティブエリアとワード線WLとの間には浮遊電極が設けられている。これにより、アクティブエリアとワード線WLとの最近接点毎に、1つの浮遊電極を含むメモリセルMCが形成されている。また、アクティブエリアと選択ゲート線SGとの最近接点毎に、選択トランジスタSTが形成されている。そして、1本のアクティブエリアを共有する64個のメモリセルMC及びその両側の2個の選択トランジスタSTにより、1本のNANDストリングNSが構成されている。ワード線方向に配列された複数本のNANDストリングNSにより、1つのブロックBLKが構成されている。また、ブロック毎に、ワード線方向に延びるソース線SLが配設されている。メモリセルアレイ11においては、ビット線方向に複数個、例えば、1024個のブロックBLKが配設されている。そして、各ブロックにおいては、各NANDストリングNSの一端が各ビット線BLに接続されており、他端が共通のソース線SLに接続されている。メモリセルアレイ11から見て、ビット線方向には、センスアンプ回路12が設けられている。センスアンプ回路12には、ビット線BLと同数のセンスアンプSAが設けられており、それぞれビット線BLに接続されている。センスアンプSAはビット線BLの電位を測定する。また、メモリセルアレイ11から見て、ワード線方向には、ロウデコーダ13が設けられている。ロウデコーダ13には、ワード線WL及び選択ゲート線SGが接続されており、これらの配線を選択して電圧を供給する。更に、不揮発性記憶装置1には、コントローラ14が設けられている。コントローラ14は、書込イネーブル信号WEn、読出イネーブル信号REn、アドレスラッチイネーブル信号ALE、コマンドラッチイネーブル信号CLE等の信号が入力され、不揮発性記憶装置1全体の動作を制御する。具体的には、データの書込動作、読出動作及び消去動作等を制御する。更にまた、不揮発性記憶装置1には、データ入出力バッファ15、ROMヒューズ16及び電圧発生回路17が設けられている。データ入出力バッファ15は、センスアンプSAと外部入出力端子との間でデータの授受を行うと共に、コマンドデータ及びアドレスデータを受け取る。ROMヒューズ16には固定データが記憶されており、コントローラ14は必要に応じて、この固定データを読み出す。電圧発生回路17には、パルス発生回路PG及び複数個のチャージポンプCPが設けられている。チャージポンプCPは所定の電圧を生成する回路であり、生成された電圧はパルス発生回路PGに対して出力される。パルス発生回路PGはチャージポンプCPから入力された電圧を、パルス状に整形して出力する回路である。また、電圧発生回路17の出力電圧は、ロウデコーダ13に入力される。ロウデコーダ13、コントローラ14、ROMヒューズ16及び電圧発生回路17により、駆動回路20が構成されている。次に、本実施形態に係る不揮発性記憶装置1の動作について説明する。本実施形態の特徴はデータの書込動作にあるので、書込動作を中心に説明する。図1に示すように、不揮発性記憶装置1の外部から、書込データを含む信号が入力されると、この信号は、データ入出力バッファ15を介して、コントローラ14に入力される。コントローラ14は、電圧発生回路17に対して制御信号を出力し、駆動するチャージポンプCPを切り替えて所定の書込電圧、通過電圧、選択ゲート電圧を生成させると共に、パルス発生回路PGを制御して、それぞれ所定のタイミングでこれらの電圧を出力させる。また、コントローラ14は、ロウデコーダ13に対しても制御信号を出力し、各ブロックBLKに属する複数本のワード線WLのうち、データを書き込もうとするメモリセルMCを通過する1本のワード線WLに対して書込電圧を出力させ、残りのワード線WLに対して通過電圧を出力させ、選択ゲート線SGに対して選択ゲート電圧を出力させる。一方、コントローラ14は、センスアンプ回路12に対しても制御信号を出力し、各センスアンプSAを駆動させる。具体的には、データを書き込もうとするメモリセルに接続されたセンスアンプSAには、ビット線側の選択トランジスタSTをオン状態とするような電位、例えば接地電位を出力させ、データを書き込まないメモリセルに接続されたセンスアンプSAには、ビット線側の選択トランジスタSTをオフ状態とするような電位、例えば、接地電位よりも高い電位を出力させる。この結果、書込対象となるメモリセルMCにおいては、アクティブエリアとワード線WLとの間に書込電圧が印加され、他のメモリセルMCにおいては、アクティブエリアとワード線WLとの間に通過電圧が印加される。これにより、他のメモリセルにおいてはアクティブエリアが通電状態となり、書込対象のメモリセルにおいては、アクティブエリアから浮遊電極に電子が注入される。この結果、メモリセルMCを構成するトランジスタの閾値が変化する。このように、メモリセルMCには、書込電圧が印加されることにより、データが書き込まれる。一方、メモリセルの閾値を検知することにより、このメモリセルに書き込まれたデータが読み出される。また、ロウデコーダ13からワード線を介して、各ブロックに属する全てのメモリセルに消去電圧を印加し、浮遊電極からアクティブエリアに向けて電子を排出することにより、データが消去される。以下、本明細書においては、アクティブエリアとワード線との間の電圧を、AA-WL電圧という。AA-WL電圧は、0Vを基準としたワード線WLの電位であり、例えば、ワード線WLにプローブ針を当てて測定した電位である。また、簡易的にチャージポンプの出力部の電圧をモニターすることでも測定できる。図2に示すように、本実施形態においては、ロウデコーダ13からワード線WLに対して、書込電圧がパルス状に出力される。そして、書込電圧の出力の後、各メモリセルからデータが読み出され、コントローラ14に保持されているデータと照会されることにより、各メモリセルに正常にデータが書き込まれたか否かの検証が行われる。そして、書き込みが不十分であるメモリセル、すなわち、閾値が所定の範囲に達していないメモリセルに対しては、再度書込電圧が出力される。このとき、各タイミングでパルス状に出力される書込電圧を、1回前の書込電圧に対して一定の電圧Δv1ずつ高くする。また、書込電圧の各出力を継続する時間以下、書込時間というを、一定の時間Δt1ずつ長くする。すなわち、書込電圧の出力及びメモリセルの検証をn回nは3以上の整数繰り返す場合に、k回目kは2以上n以下の整数の出力における書込電圧をVpgmkとし、一定電圧をΔv1とし、k回目の出力を継続する時間書込時間をTpgmkとし、一定時間をΔt1とするとき、連続した3回以上の出力において、下記数式1及び2を満たすようにする。Vpgmk=Vpgmk-1Δv11Tpgmk=Tpgmk-1Δt12なお、書込時間には、アクティブエリアとワード線との間の電圧AA-WL電圧がゼロからほぼ書込電圧まで増加する立上期間と、AA-WL電圧がほぼ書込電圧に保持されるトップ期間の双方が含まれる。以後、説明の便宜上、AA-WL電圧がゼロから書込電圧まで増加した後、ゼロまで減少する1回のサイクルを、パルスともいう。図3に示すように、実際には、AA-WL電圧は連続的に変化する場合が多い。この場合は、AA-WL電圧の各パルスにおいて、AA-WL電圧のピーク値を書込電圧とし、AA-WL電圧がゼロからピーク値の例えば95の値に達するまでの期間を立上期間とし、AA-WL電圧がピーク値の95以上である期間をトップ期間とする。図2に示す動作は、図4に示す手順により、実現することができる。すなわち、図4のステップS1に示すように、書込電圧を出力し、その後、ステップS2に示すように、メモリセルの検証ベリファイを行う。そして、データが正常に書き込まれていないメモリセルがある場合は、NGと判定し、ステップS3に進む。ステップS3においては、書込時間Tpgmに一定時間Δt1を加える。すなわち、上記数式2に示す処理を行う。そして、ステップS1に戻る。一方、ステップS2において、全てのメモリセルに正常にデータが書き込まれている場合は、OKと判定し、書込動作を終了する。次に、本実施形態の効果について説明する。本実施形態においては、書込電圧をパルス状に複数回出力する場合に、書込電圧を、1回前の書込電圧に対して一定電圧Δv1だけ増加させている。これにより、1回前の書込電圧の出力の際に、十分にデータが書き込まれなかったメモリセルに対して、効果的にデータを書き込むことができる。また、立上期間において、AA-WL電圧が時間に比例して増加する場合には、書込電圧の増加に比例して立上期間が長くなる。そこで、本実施形態においては、全体の書込時間を、1回前の書込時間に対して一定時間Δt1だけ増加させている。これにより、書込電圧の値に拘わらず、必要な長さの立上期間が確保され、トップ期間の長さを一定に保つことができる。なお、図3に示したように、実際のAA-WL電圧のプロファイルは完全な直線状ではなく、曲線的である場合が多いが、このような場合においても、立上期間のプロファイルはある程度直線で近似できるため、トップ期間の長さをほぼ一定に保つことができる。この結果、書込電圧が比較的低い初期のパルスにおいて、トップ期間が過度に長くなることを防止し、書込動作全体の高速化を図ることができる。すなわち、書込電圧が比較的低い初期のパルスと書込電圧が比較的高い終期のパルスとの間で、トップ期間の均一化を図ることができる。更に、本実施形態においては、AA-WL電圧の各パルスにおいて、立上期間からトップ期間に移行する時期を直接検出できない場合でも、全体の書込時間を制御することにより、トップ期間の均一化を図ることができる。次に、本実施形態の比較例について説明する。図5は、横軸に時間をとり、縦軸に電圧をとって、本比較例に係る不揮発性記憶装置の書込動作を例示するグラフ図である。図5に示すように、本比較例においては、AA-WL電圧のパルス毎に、書込電圧を増加させている。一方、パルス間で書込時間Tpgmは同一としている。本比較例においても、立上期間におけるAA-WL電圧の時間に対する増加率は、ほぼ一定である。このため、書込電圧が高いほど、立上期間が長くなり、その分、トップ期間は短くなる。すなわち、図5に示すように、Ttop1>Ttop2>Ttop3>Ttop4となる。従って、書込時間Tpgmを、書込電圧が比較的低い初期のパルスにおいて必要最低限のトップ期間が確保されるように設定すると、書込電圧が最も高いパルスにおいては、書込時間Tpgm内にAA-WL電圧がピーク値の95の値に達することができない。一方、書込時間Tpgmを、書込電圧が最も高いパルスにおいてもトップ期間が確保されるように設定すると、書込電圧が比較的低い初期のパルスにおいては、トップ期間が過度に長くなり、全体の書込時間が長くなってしまう。これに対して、本実施形態においては、書込電圧が相対的に低い初期のパルスと書込電圧が相対的に高い終期のパルスとの間で、トップ期間の均一化を図ることができる。その結果、書込電圧が最も高いパルスにおいて書込時間Tpgm内にトップ期間に達することができ、書込電圧が比較的低い初期のパルスにおいて、トップ期間が過度に長くなることを防止し、書込動作全体の高速化を図ることができる。次に、本実施形態の変形例について説明する。図6は、横軸に時間をとり、縦軸に電圧をとって、本変形例に係る不揮発性記憶装置の書込動作を例示するグラフ図であり、図7は、本変形例に係る不揮発性記憶装置の動作を例示するフローチャート図である。図6に示すように、本変形例においては、書込電圧のパルスが一定の回数に達するまでは、前述の第1の実施形態と同じように、後に出力されるパルスほど書込時間を長くする。そして、書込電圧のパルスが一定の回数に達した後は、書込時間を一定とする。なお、書込電圧は、書込動作の全体を通じて、後に出力されるパルスほど高くする。すなわち、書込電圧の出力及びメモリセルの検証をn回繰り返す場合に、連続した3回以上の出力、例えば、1回目から3回目までの出力においては、上記数式1及び2を満たすようにする。そして、その後の連続した2回以上の出力、例えば、4回目から6回目までの出力においては、下記数式3及び4を満たすようにする。Vpgmk>Vpgmk-13Tpgmk=Tpgmk-14図6に示す動作は、図7に示す手順により、実現することができる。すなわち、図7のステップS11に示すように、書込電圧を出力し、その後、ステップS12に示すように、メモリセルの検証ベリファイを行う。そして、データが正常に書き込まれていないメモリセルがある場合は、NGと判定し、ステップS13に進む。ステップS13においては、書込電圧の出力回数kが所定の値k0以上であるか否かを判断し、kがk0未満である場合は、ステップS14に進み、書込時間Tpgmに一定時間Δt1を加える。すなわち、上記数式2に示す処理を行う。そして、ステップS11に戻る。なお、図6に示す例では、値k0は4である。また、ステップS13において、出力回数kが所定の値k0以上である場合は、ステップS15に進み、書込時間Tpgmを不変とする。すなわち、上記数式4に示す処理を行う。その後、ステップS11に戻る。一方、ステップS12において、全てのメモリセルに正常にデータが書き込まれている場合は、OKと判定し、書込動作を終了する。本変形例によれば、書込動作の前半に出力されるパルスにおいては、出力の回数を重ねるにつれて段階的に書込時間を長くし、書込動作の後半に出力されるパルスにおいては、パルス間で書込時間を一定としている。書込動作の後半に出力されるパルスにおいては、書込電圧が相対的に高いため、トップ期間の前半で浮遊電極への電子の注入が十分に生じる場合がある。このような場合、トップ期間の後半は無駄な時間となる。そこで、書込電圧Vpgmが低い書込動作の前半においては、書込時間を書込電圧に応じてトップ期間が一定となるように調整しつつ、書込電圧Vpgmが高い書込動作の後半においては、書込時間を一定にすることで実質的にトップ期間を短くしている。これにより、個々の書込時間を短縮しつつ、書込電圧の出力回数そのものも減らし、全体として、書込動作の高速化を図ることができる。本変形例における上記以外の構成、動作及び効果は、前述の第1の実施形態と同様である。なお、第1の実施形態のバリエーションは本変形例には限定されず、連続して実施される3回以上の書込電圧の出力において上記数式1及び2を満たせば、一定の効果が得られる。また、本変形例では、書込電圧の波形が切り替わる出力回数を3回としたが、この回数に限られない。次に、第2の実施形態について説明する。図8は、横軸に時間をとり、縦軸に電圧をとって、本実施形態に係る不揮発性記憶装置の書込動作を例示するグラフ図であり、図9は、本実施形態に係る不揮発性記憶装置の動作を例示するフローチャート図である。図8に示すように、本実施形態においては、前述の第1の実施形態と同様に、書込電圧の出力及びメモリセルの検証を複数回繰り返す。また、後で出力されるAA-WL電圧のパルスほど、書込電圧を高くする。一方、本実施形態においては、前述の第1の実施形態とは異なり、AA-WL電圧の複数回のパルスは、時間軸に沿って複数のグループにグループ分けされており、後のグループに属するパルスほど書込時間が長く、同一のグループに属するパルス間では書込時間が相互に等しい。図8に示す例では、パルスは2つのグループに分けられており、前半のグループG1に属する各パルスの書込時間はTpgm1であり、後半のグループG2に属する各パルスの書込時間はTpgm2であり、書込時間Tpgm2は書込時間Tpgm1よりも長い。図8に示す動作は、図9に示す手順により、実現することができる。すなわち、図9のステップS21に示すように、書込電圧を出力する。初回の出力においては、書込時間はTpgm1とする。その後、ステップS22に示すように、メモリセルの検証ベリファイを行う。そして、データが正常に書き込まれていないメモリセルがある場合は、NGと判定し、ステップS23に進む。ステップS23においては、書込電圧の出力回数kが所定の値k0であるか否かを判断し、kがk0である場合は、ステップS24に進み、書込時間Tpgm1に一定の時間Δt1を加える。これにより、書込時間をTpgm1からTpgm2に変更する。そして、ステップS21に戻る。ステップS23において、出力回数kが所定の値k0でない場合は、ステップS25に進み、書込時間を不変とする。その後、ステップS21に戻る。一方、ステップS22において、全てのメモリセルに正常にデータが書き込まれている場合は、OKと判定し、書込動作を終了する。本実施形態によれば、書込動作の前半G1に出力されるパルスにおいては、書込時間を相対的に短くし、書込動作の後半G2に出力されるパルスにおいては、書込時間を相対的に長くしている。また、各グループ内においては、書込時間を一定としている。一方、書込電圧は書込動作の前半、後半にかかわらず、初期の書込電圧から段階的に高くしている。その結果、書込動作の前半G1においては、後に出力されるパルスほどトップ期間が短くなる。同様に、書込動作の後半G2においても、後に出力されるパルスほどトップ期間が短くなる。例えば、メモリセルが3水準の値を記憶するメモリセルであり、各メモリセルには、初期段階において最も低い値が書き込まれており、これに2水準の値を書き込む場合を考える。すなわち、各メモリセルが記憶可能な値を、閾値が低い順に第1の値、第2の値、第3の値とした場合に、各メモリセルの値を、第1の値から第2の値にする場合と、第1の値から第3の値にする場合を考える。この場合は、基準値k0を、第2の値を書き込むためのパルスの回数に設定することにより、値ごとに適切な書込動作を行うことができる。より具体的には、第2の値の書き込みを書込動作の前半G1で行い、第3の値の書き込みを書込動作の後半G2で行う。この場合、基準値k0を、第2の値を書き込むためのパルスと、第3の値を書き込むためのパルスとの間に設定する。その結果、各値に対応する閾値分布毎に書込時間を適正に設定することができ、書込動作の高速化を図ることができる。本実施形態における上記以外の構成、動作及び効果は、前述の第1の実施形態と同様である。なお、本実施形態においては、書込動作において出力される複数回のパルスを2つのグループに分ける例を示したが、これには限定されず、3つ以上のグループに分けてもよい。このような動作は、例えば、図9のステップS23に示す手順を、基準値k0を異ならせて複数段設けることで、実現可能である。次に、本実施形態の変形例について説明する。図10は、本変形例に係る不揮発性記憶装置の動作を例示するフローチャート図である。本変形例におけるAA-WL電圧のプロファイルは、図8に示すプロファイルと同様である。但し、本変形例においては、前述の第2の実施形態図9参照と比較して、このプロファイルを実現するためのフローチャートが異なっている。本変形例においては、書込電圧のパルスをm本mは1以上の整数ずつグループ化する。この場合、図9に示すステップS23の替わりに、図10に示すステップS29を実行する。ステップS29においては、書込電圧の出力回数kをmで除し、その余りが0ゼロであるか否かを判断する。例えば、mを3とした場合、出力回数kが3、6、9、等の3の倍数であれば、k÷mの余りは0となるため、ステップS24に進み、書込時間Tpgmを延長する。それ以外の場合は、ステップS25に進み、書込時間Tpgmをそのまま維持する。このようにしても、前述の第2の実施形態の動作を実現することができる。本変形例における上記以外の構成、動作及び効果は、前述の第2の実施形態と同様である。次に、第3の実施形態について説明する。図11は、横軸に時間をとり、縦軸に電圧をとって、本実施形態に係る不揮発性記憶装置の書込動作を例示するグラフ図である。図11に示すように、本実施形態は、前述の第2の実施形態図8参照と比較して、後半のグループG2に属する各パルスの書込時間Tpgm2が、前半のグループG1に属する各パルスの書込時間Tpgm1よりも短い点が異なっている。このような動作は、図9又は図10に示すステップS24において、一定の時間Δt1を負の値とすることにより、実現できる。書込動作の後半グループG2においては、書込電圧が相対的に高いため、トップ期間の前半で浮遊電極への電子の注入が十分に生じる場合がある。このような場合、トップ期間の後半は無駄な時間となる。本実施形態においては、書込動作の後半グループG2において、各パルスのトップ期間を短くすることにより、この無駄な時間を省くことができる。この結果、電子の注入を確保しつつ、書込動作の高速化を図ることができる。本実施形態における上記以外の構成及び動作は、前述の第2の実施形態と同様である。なお、本実施形態においても、第2の実施形態と同様に、パルスを3つ以上のグループに分けてもよく、前述の第2の実施形態の変形例と組み合わせてもよい。次に、第4の実施形態について説明する。図12は、本実施形態に係る不揮発性記憶装置を例示するブロック図であり、図13は、横軸に時間をとり、縦軸に電圧をとって、本実施形態に係る不揮発性記憶装置の書込動作を例示するグラフ図である。図12に示すように、本実施形態に係る不揮発性記憶装置2においては、前述の第1の実施形態に係る不揮発性記憶装置1図1参照の構成に加えて、スイッチ21、電位検知配線22及び電位測定回路23が設けられている。スイッチ21は、ワード線WLと同数設けられており、各スイッチ21の一端は各ワード線WLに接続されている。各スイッチ21の動作は、コントローラ14によって制御される。電位検知配線22は、例えば1本設けられており、全ブロックBLKにわたってビット線方向に延びている。電位検知配線22には、各スイッチ21の他端が接続されている。そして、電位検知配線22の一端は、電位測定回路23に接続されている。電位測定回路23は、電位検知配線22の電位を測定し、その測定結果をコントローラ14に対して出力する。次に、本実施形態に係る不揮発性記憶装置2の動作について説明する。本実施形態においては、書込動作に先立って、図3に示すようなAA-WL電圧のプロファイル、すなわち、ワード線WLに対して書込電圧を出力したときのワード線WLの電位変化を測定し、ピーク値の95に相当する値を算出しておく。この算出は、不揮発性記憶装置2の試作品において行い、その結果を各製品の例えばPOMヒューズ16に記憶させておいてもよく、各製品の工場出荷時に行ってもよく、各製品において書込動作を行う度に行ってもよい。そして、データの書込動作を行う際には、図12に示すように、コントローラ14が、書込電圧が出力されているワード線WLに接続されたスイッチ21をオン状態とし、残りのスイッチ21をオフ状態とすることにより、書込電圧が出力されているワード線WLを電位検知配線22に接続する。そして、電位測定回路23が電位検知配線22の電位を測定し、その結果をコントローラ14に対して出力する。これにより、コントローラ14は、書込電圧が出力されているワード線WLとアクティブエリアとの間の電圧AA-WL電圧を検出する。そして、AA-WL電圧が上述のピーク値の95に相当する値に到達したときに、図3に示す立上期間からトップ期間に移行したものと判断し、この時点から一定の時間が経過した後、書込電圧の出力を停止する。これにより、図13に示すように、各パルスの相互間において、トップ期間Ttopを一定とすることができる。なお、前述の第1の実施形態と同様に、書込電圧は、後のパルスほど高くする。これに伴い、立上期間は、後のパルスほど長くなる。このため、各パルスの書込時間は、後のパルスほど長くなる。本実施形態によれば、AA-WL電圧を直接測定することができるため、AA-WL電圧の実際のプロファイルに基づいて、トップ期間を調整することができる。これにより、トップ期間をより高精度に均一化し、より効率的に書込動作の高速化を図ることができる。本実施形態における上記以外の構成、動作及び効果は、前述の第1の実施形態と同様である。なお、本実施形態においては、前述の第1の実施形態に倣い、AA-WL電圧がピーク値の95に達した時点を立上期間とトップ期間の移行時期と定義したが、これには限定されない。次に、本実施形態の変形例について説明する。図14は、本変形例に係る不揮発性記憶装置を例示するブロック図である。本変形例におけるAA-WL電圧のプロファイルは、図13に示すプロファイルと同様である。図14に示すように、本変形例に係る不揮発性記憶装置2aにおいては、前述の第1の実施形態に係る不揮発性記憶装置1図1参照の構成に加えて、1本のビット線BL1、3つのメモリセルMC1~MC3、3本のワード線WL1~WL3、1本の電位検知配線27及び1つの電位測定回路28が設けられている。メモリセルMC1~MC3は、1つのアクティブエリアを共有し、ビット線BL1とソース線SLとの間に相互に直列に接続されている。メモリセルMC1~MC3により、ダミーブロックDBLKが構成されている。ワード線WL1~WL3の一端はロウデコーダ13の出力端子に接続されており、他端はそれぞれメモリセルMC1~MC3のゲートに接続されている。電位検知配線27はワード線WL2と電位測定回路28との間に接続されている。電位測定回路28は、電位検知配線27の電位を測定し、その測定結果をコントローラ14に対して出力する。次に、本変形例に係る不揮発性記憶装置2aの動作について説明する。本変形例においても、書込動作に先立って、図3に示すようなAA-WL電圧のプロファイルを取得し、ピーク値の95に相当する値を算出しておく。そして、図14に示すように、データをメモリセルMCに書き込むために、ロウデコーダ13が複数本のワード線WLのいずれかに対して書込電圧を出力すると共に、同じブロックに属する他のワード線WLに対して通過電圧Vpassを出力する。このとき、ロウデコーダ13は、ワード線WL2に対して書込電圧Vpgmを出力と共に、ワード線WL1及びWL3に対して通過電圧Vpassを出力する。ワード線WL2の電位は、電位検知配線27を介して電位測定回路28に入力される。そして、電位測定回路28がこの電位を測定し、その結果をコントローラ14に対して出力する。そして、コントローラ14は、ワード線WL2の電位が上述のピーク値の95に相当する値に到達したときに、書込対象となっているメモリセルMCに印加されているAA-WL電圧が、図3に示す立上期間からトップ期間に移行したものと判断し、この時点から一定の時間が経過した後、ワード線WL及びWL2に対する書込電圧の出力を停止する。これにより、図13に示すように、各パルスの相互間において、トップ期間Ttopを一定とすることができる。本変形例によれば、ダミーブロックDBLKに設けられたダミーのメモリセルMC2について、AA-WL電圧を測定することにより、書込対象となっているメモリセルMCのAA-WL電圧に影響を及ぼすことなく、このAA-WL電圧を推定し、立上期間からトップ期間に移行した時期を判断することができる。これにより、前述の第4の実施形態と同様に、パルス間においてトップ期間の長さを均一とすることができる。また、本変形例においては、ダミーのメモリセルMC2の両側に、ダミーのメモリセルMC1及びMC3を設け、メモリセルMC2に書込電圧Vpgmを印加すると共に、メモリセルMC1及びMC3に通過電圧Vpassを印加している。これにより、メモリセルMC2の環境、例えば周囲の電界分布を、実際にデータが書き込まれるメモリセルMCの環境と類似させることができる。この結果、メモリセルMCに印加されるAA-WL電圧を、より精度よく推定することができる。本変形例における上記以外の構成、動作及び効果は、前述の第4の実施形態と同様である。次に、第5の実施形態について説明する。図15は、横軸に時間をとり、縦軸に電圧をとって、本実施形態に係る不揮発性記憶装置の書込動作を例示するグラフ図である。図15に示すように、本実施形態においては、前述の第4の実施形態と同様に、パルス間でトップ期間Ttopを一定にすると共に、AA-WL電圧の増加率を制御することにより、立上期間の長さTriseもできるだけ一定にする。例えば、コントローラ14が、書込電圧が高いパルスほど、駆動するチャージポンプCPの数を増やすことにより、AA-WL電圧の立ち上がりを急峻にする。これにより、全てのパルス間で、立上期間Triseがほぼ同じ長さになり、この結果、書込時間Tpgmもほぼ同じ長さになる。本実施形態によれば、パルス間で立上期間の長さを揃えることにより、書込動作に要する時間をより一層短縮することができる。本実施形態における上記以外の構成、動作及び効果は、前述の第4の実施形態と同様である。なお、本実施形態においては、不揮発性記憶装置の構成を、前述の第4の実施形態の変形例のようにしてもよい。次に、第6の実施形態について説明する。図16は、横軸に時間をとり、縦軸に電圧をとって、本実施形態に係る不揮発性記憶装置の書込動作を例示するグラフ図である。図16に示すように、本実施形態においては、通過電圧Vpassを出力する際に、後のパルスほど通過電圧を高くし、且つ、通過電圧の出力を継続する時間以下、通過時間というを長くしている。より詳細には、書込動作の際に、1本のNANDストリングを構成する複数のメモリセルMCのうち、1つのメモリセルMC以下、選択メモリセルというに対しては電子が浮遊電極に注入されるような書込電圧をワード線WLを介して印加し、残りのメモリセルMC以下、非選択メモリセルというに対してはアクティブエリアを通電状態とするような通過電圧をワード線WLを介して印加し、これらの電圧の出力とメモリセルの検証とを繰り返す。なお、選択メモリセルに接続されるワード線を選択ワード線WLsといい、非選択メモリセルに接続されるワード線を非選択ワード線WLnsという。そして、k回目に出力する通過電圧をVpasskとし、通過時間をTpasskとし、一定の電圧をΔv2とするとき、連続した3回以上の出力において、下記数式5及び6を満たすようにする。Vpassk=Vpassk-1Δv25Tpassk=Tpassk-1Δt16本実施形態によれば、通過電圧に応じて通過時間を制御することにより、通過電圧のトップ期間が過度に長くなることを防止し、書込動作の効率化を図ることができる。本実施形態における上記以外の構成は、前述の第1の実施形態と同様である。なお、本実施形態においては、通過電圧Vpass及び通過時間Tpassを上記数式5及び6に従って設定する例を示したが、これには限定されない。通過電圧の出力を繰り返す場合に、後のパルスほど通過電圧が高く、且つ、通過時間が長くなっていればよい。次に、第7の実施形態について説明する。図17は、横軸に時間をとり、縦軸に電圧をとって、本実施形態に係る不揮発性記憶装置の書込動作を例示するグラフ図である。本実施形態は、前述の第1の実施形態と第6の実施形態を組み合わせた実施形態である。すなわち、図17に示すように、本実施形態においては、書込時間と通過時間とを一致させて、書込電圧を出力するタイミングと通過電圧を出力するタイミングとを同期させている。これにより、データの書き込みをより一層効率的に行うことができる。また、書込電圧は通過電圧よりも高い。本実施形態における上記以外の構成、動作及び効果は、前述の第1の実施形態と同様である。本実施形態においては、書込時間と通過時間とを一致させることにより、書込動作時において、選択ワード線WLsに書込電圧が印加されているのに非選択ワード線WLnsに通過電圧が印加されていないという不都合を解消することができる。選択ワード線WLsに書込電圧が印加されていても、非選択ワード線WLnsに通過電圧が印加されていなければ、ビット線の電位を選択メモリセルのチャネルまで転送できず、選択メモリセルにデータが書き込まれないからである。このように、書込時間と通過時間を同期させることにより、書込動作の制御を簡略化できる。また、書込時間と通過時間の立ち下がりを合わせることにより、非選択メモリセルに過度のストレスを与えることが無く、メモリセルの信頼性を向上させることができる。更に、書込電圧と通過電圧立ち上がりにおいて、同じチャージポンプを使用することにより回路構成を簡略化できる。なお、書込時間と通過時間の立ち上がりは同時でなくてもよい。少なくとも、書込電圧がトップ期間に移行する前に、通過電圧がトップ期間に移行していればよい。図17に示すように、書込電圧は通過電圧よりも高いので、書込電圧の立上期間は通過電圧の立上期間よりも長くなることが多い。このため、書込電圧と通過電圧を同時に立ち上げることにより、自己整合的に、書込電圧がトップ期間に移行する前に、通過電圧をトップ期間に移行させることができる。次に、第8の実施形態について説明する。図18は、横軸に時間をとり、縦軸に電圧をとって、本実施形態に係る不揮発性記憶装置の消去動作を例示するグラフ図である。なお、図18の縦軸は、アクティブエリアとワード線との間に出力される電圧の絶対値を表している。図18に示すように、メモリセルからデータを消去する消去動作においては、ブロックBLK毎に、アクティブエリアとワード線との間に消去電圧をパルス状に出力する。このとき、書込動作時と同様に、消去電圧の出力と検証を繰り返し、後に出力されるパルスほど、消去電圧を高くする。また、後に出力されるパルスほど、消去電圧の出力を維持する時間以下、消去時間というを長くする。例えば、k回目に出力する消去電圧をVerasekとし、その出力時間をTerasekとし、一定の電圧をΔv3とし、一定の時間をΔt3とするとき、連続した3回以上の出力において、下記数式7及び8を満たすようにする。Verasek=Verasek-1Δv37Terasek=Terasek-1Δt38本実施形態によれば、消去電圧に応じて消去時間を制御することにより、前述の第1の実施形態と同様な理由により、消去電圧のトップ期間が過度に長くなることを防止し、消去動作の効率化を図ることができる。これにより、不揮発性記憶装置の高速化を図ることができる。本実施形態における上記以外の構成、動作及び効果は、前述の第1の実施形態と同様である。なお、本実施形態においては、消去電圧Verase及び消去時間Teraseが上記数式7及び8に従って変化する例を示したが、これには限定されない。消去電圧の出力を繰り返す場合に、後のパルスほど消去電圧が高く、且つ、消去時間が長くなっていればよい。また、本実施形態に、前述の第2~第5の実施形態を適用してもよい。以上説明した実施形態によれば、動作速度が高い不揮発性記憶装置を実現することができる。以上、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明及びその等価物の範囲に含まれる。また、前述の各実施形態は、相互に組み合わせて実施することができる。例えば、前述の各実施形態においては、メモリセルに、電荷を蓄積するための部材として浮遊電極を設ける例を説明したが、メモリセルにチャージトラップ膜を設けても同様な効果が得られる。すなわち、電荷を蓄積しデータを記憶することができるメモリセルを備えた記憶装置であれば、当然に本発明の範囲に含まれる。