"半導体装置の電気的特性をテストする半導体試験装置と、前記半導体試験装置から入出力されるテスト信号を、搭載された被測定デバイスとなる複数の前記半導体装置に伝達するインタフェースとなるデバイスインタフェースボードとを備えたテストシステムであって、前記半導体試験装置は、前記半導体装置の動作電圧となる第1の電源電圧を生成する第1の電源回路と、前記第1の電源回路が生成する第1の電源電圧と略同じ電圧レベルの第2の電源電圧を生成する第2の電源回路とを有し、前記デバイスインタフェースボードは、前記第1の電源電圧と基準電位との間に接続され、前記第1の電源電圧に印加されるノイズを減衰する第1の静電容量素子と、前記第1の静電容量素子よりも大きな静電容量値を有し、前記第1の電源電圧に印加されるノイズを減衰する第2の静電容量素子とを有し、前記第2の静電容量素子は、前記第1の電源電圧と前記第2の電源電圧との間に接続されることを特徴とするテストシステム。ところが、上記のような半導体装置の電気的特性テストにおけるノイズ除去技術では、次のような問題点があることが本発明者により見い出された。すなわち、テスタにおいて、半導体装置のスタンバイ電流などの微弱な電流を測定する場合には、コンデンサに流れる電流と測定電流とを切り分けるために、コンデンサに電荷が蓄積された後に、半導体装置の電流測定を開始しなければならず、コンデンサの電荷蓄積までの待ち時間が必要となってしまう。また、テスタには、半導体装置の電流を測定する際に用いられる検出用抵抗が設けられており、該検出用抵抗を介して電源電圧VCCを供給することにより発生した電圧から半導体装置の消費電流を検出している。そのために、検出用抵抗とコンデンサとによって形成されるRC回路の時定数の時間がかかることになり、長い測定待ち時間が発生してしまい、電気的特性のテスト時間が長くるという問題がある。また、コンデンサに電荷が蓄積される待ち時間を低減する技術としては、電源電圧VCCとコンデンサとの間にリレーを設け、スタンバイ電流などの微弱電流を測定する際に、電源電圧VCCからコンデンサを切り離すものが知られている。しかし、この場合には、テスト用ボードにリレーを搭載しなければならず、部品点数が増加してコストアップとなってしまうだけでなく、テスト用ボードが大型化してしまうという問題がある。さらには、リレーをON/OFFするプログラムも別途作成しなければならず、テストプログラムが複雑化し、工数も増加してしまうことになる。本発明の目的は、ノイズ減衰の効果を損なうことなく、低コストで、半導体装置の電気的測定のテスト時間を短縮することのできる技術を提供することにある。本発明の前記ならびにそのほかの目的と新規な特徴については、本明細書の記述および添付図面から明らかになるであろう。本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。本発明は、半導体装置の電気的特性をテストする半導体試験装置と、該半導体試験装置から入出力されるテスト信号を、搭載された被測定デバイスとなる複数の半導体装置に伝達するインタフェースとなるデバイスインタフェースボードとを備えたテストシステムであって、半導体試験装置は、半導体装置の動作電圧となる第1の電源電圧を生成する第1の電源回路と、該第1の電源回路が生成する第1の電源電圧と略同じ電圧レベルの第2の電源電圧を生成する第2の電源回路とを有し、デバイスインタフェースボードは、第1の電源電圧と基準電位との間に接続され、第1の電源電圧に印加されるノイズを減衰する第1の静電容量素子と、該第1の静電容量素子よりも大きな静電容量値を有し、第1の電源電圧に印加されるノイズを減衰する第2の静電容量素子とを有し、第2の静電容量素子は、第1の電源電圧と第2の電源電圧との間に接続されるものである。本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。1ノイズ減衰の効果を損なうことなく、半導体装置の電気的測定を行う際の測定待ち時間を大幅に短縮することができる。2上記1により、半導体装置の電気的測定試験を効率的に行うことができ、半導体装置の生産性を向上することができる。3また、テスト用ボードに搭載するリレーなどの部品などが不要となるので、テストシステムの低コスト化、および小型化を実現することができる。以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。実施の形態1図1は、本発明の一実施の形態によるテストシステムの一例を示す説明図、図2は、図1のテストシステムに設けられた電源回路の一例を示す説明図、図3は、本発明者が検討したテストシステムによるコンデンサ充電時の電流波形の一例を示した説明図、図4は、図1のテストシステムにおけるコンデンサ充電時の電流波形の一例を示した説明図である。発明の概要本発明の第1の概要は、半導体装置半導体装置DUTの電気的特性をテストする半導体試験装置半導体テスタ2と、前記半導体試験装置から入出力されるテスト信号を、搭載された被測定デバイスとなる複数の前記半導体装置に伝達するインタフェースとなるデバイスインタフェースボードテスト用ボード3とを備えたテストシステムテストシステム1よりなる。また、前記半導体試験装置は、前記半導体装置の動作電圧となる第1の電源電圧を生成する第1の電源回路D/A変換器9,オペアンプ10と、前記第1の電源回路が生成する第1の電源電圧と略同じ電圧レベルの第2の電源電圧を生成する第2の電源回路オペアンプ11とを有する。さらに、前記デバイスインタフェースボードは、前記第1の電源電圧と基準電位との間に接続され、前記第1の電源電圧に印加されるノイズを減衰する第1の静電容量素子コンデンサ6と、前記第1の静電容量素子よりも大きな静電容量値を有し、前記第1の電源電圧に印加されるノイズを減衰する第2の静電容量素子コンデンサ5とを有し、前記第2の静電容量素子は、前記第1の電源電圧と前記第2の電源電圧との間に接続される構成からなる。以下、上記した概要に基づいて、実施の形態を詳細に説明する。本実施の形態1において、テストシステム1は、図1に示すように、半導体テスタ2、およびテスト用ボード3から構成されている。このテストシステム1は、たとえば、被試験品となる半導体装置DUTの電気的特性を試験するファイナルテストなどを行うシステムである。半導体テスタ2は、外部接続されたパーソナルコンピュータなどから出力されたテストプログラムに基づいて、半導体装置DUTのファイナルテストを実行する。この半導体テスタ2には、電源回路4が備えられている。電源回路4は、電源電圧VCC,VCC1をそれぞれ生成する回路であり、出力部OUT1からは、電源電圧VCCが出力され、出力部OUT2からは、電源電圧VCCが出力される。出力部OUT1から出力される電源電圧VCCは、動作電源として半導体装置DUTに供給する電源であり、出力部OUT2から出力される電源電圧VCC1は、後述するコンデンサ5に供給する電源である。ここで、電源電圧VCCと電源電圧VCC1とは、略同じ電圧レベルである。テスト用ボード3は、半導体テスタ2に接続されている。このテスト用ボード3には、図示しない複数のICソケットが搭載されている。これらICソケットには、半導体装置DUTがそれぞれ装着されている。テスト用ボード3は、半導体テスタ2に入出力されるテスト信号を半導体装置DUTに伝達するインタフェースボードである。また、テスト用ボード3は、半導体テスタ2から出力される電源電圧VCCのノイズを除去するコンデンサ5,6が搭載されている。電源回路4の出力部OUT1は、テスト用ボード3に形成された配線パターンである電源ライン7を介して半導体装置DUTの電源端子に接続されており、前述したように電源回路4から出力された電源電圧VCCが、半導体装置DUTの動作電源として供給される。この電源ライン7には、コンデンサ5の一方の接続部、およびコンデンサ6の一方の接続部がそれぞれ接続されている。コンデンサ6の他方の接続部には、基準電位VSSが接続されている。また、電源回路4の出力部OUT2は、テスト用ボード3に形成された配線パターンである電源ライン8を介してコンデンサ5の他方の接続部が接続されている。よって、コンデンサ5の他方の接続部には、電源回路4が生成した電源電圧VCC1が供給される。コンデンサ5は、電解コンデンサなどからなり、たとえば、470μF程度の静電容量値を有しており、低い周波数帯域のノイズを除去すると共に、電源電圧VCCの安定化を行う。なお、図1では、コンデンサ5を電解コンデンサとしたが、該コンデンサ5は、フィルムコンデンサや積層セラミックコンデンサなどの電解コンデンサ以外であってもよい。コンデンサ6は、たとえば、0.1μF程度の静電容量値を有しており、コンデンサ5よりも高い周波数帯域のノイズを除去する。図2は、電源回路4の一例を示す説明図である。電源回路4は、図示するように、D/A変換器9、およびオペアンプ10,11から構成されている。D/A変換器9は、半導体テスタ2に接続されたパーソナルコンピュータなどから出力されるデジタル信号をアナログ信号に変換する。D/A変換器9に入力されるデジタル信号は、半導体装置DUTに供給する電源電圧VCCの電圧レベルを設定する信号である。D/A変換器9は、オペアンプ10,11に接続されている。オペアンプ10,11の正側入力部には、D/A変換器9から出力されるアナログ信号電圧がそれぞれ入力されるように接続されている。また、オペアンプ10の出力部には、該オペアンプ10の負-側入力部が接続されており、オペアンプ11の出力部には、該オペアンプ11の負-側入力部が接続されている。これらオペアンプ10,11は、バッファアンプ非反転増幅回路として用いられており、D/A変換器9から出力されるアナログ信号をインピーダンス変換してそれぞれ出力する。次に、本実施の形態における電源回路4の動作について説明する。まず、半導体装置DUTの電気的測定が開始されると、電源回路4には、電源電圧VCCの電圧レベルを設定するデジタル信号が入力される。D/A変換器9は入力されたデジタル信号をアナログ信号に変換してオペアンプ10,11にそれぞれ出力する。オペアンプ10,11は、入力されたアナログ信号をインピーダンス変換して所望の電圧レベルの電源電圧VCC,VCC1をそれぞれ出力する。オペアンプ10,11には、D/A変換器9から出力される同じアナログ信号がそれぞれ入力されるので、略同じタイミングによって略同じ電圧レベルの電源電圧VCC,VCC1がそれぞれ出力されることになる。前述したように、オペアンプ10の出力部から出力された電圧は、電源電圧VCCとして半導体装置DUTに供給されるとともに、コンデンサ5,6の一方の接続部にそれぞれ供給される。また、オペアンプ11の出力部から出力された電圧は、電源電圧VCC1としてコンデンサ5の他方の接続部に供給される。ここで、静電容量値が大きいコンデンサ5の両接続部には、略同じ電圧レベルの電源電圧VCC,VCC1がそれぞれ供給されるので、該コンデンサ5は、いわゆるACカップリング構成となる。コンデンサ5の両接続部に電源電圧VCC,VCC1が略同じタイミングにより供給されるので、該コンデンサ5は、電位差が略零となって充放電がなくなることになる。これによって、コンデンサ5における充電時間をキャンセルしながら、電源電圧VCCに印加されるノイズを除去することができる。また、テスト用ボード3において、電源ライン7,8は、該テスト用ボード3のほぼ全面に配線させるベタ配線層にそれぞれ形成されており、対グランド基準出にVSSに対してインピーダンスを下げてACカップリングする構成となっている。図3は、本発明者が検討したテストシステムによるコンデンサ充電時の電流波形の一例を示した説明図であり、図4は、図1のテストシステム1におけるコンデンサ充電時の電流波形の一例を示した説明図である。一般的なテストシステムは、ノイズ除去用のコンデンサを電源電圧VCCと基準電位VSSとの間に接続した構成となっている。470μF程度のコンデンサ5をACカップリングせずに電源電圧VCCと基準電位VSSとの間に接続した場合、電源回路から半導体装置に電源電圧を供給する際に、図3に示すようにコンデンサ5を充電する時間T1が必要となる。この時間T1の期間に、半導体装置のスタンバイ電流などを測定すると、その測定値がスタンバイ電流の測定値であるか、コンデンサの充電による電流値であるかがわからなくなり、正確な電流値を測定できない。よって、時間T1の期間を過ぎるまでは、半導体装置の消費電流などを測定することができなくなってしまうことになり、該時間T1がそのまま測定待ち時間となる無駄な時間となってしまう。一方、図1に示すコンデンサ5をACカップリング構成とした場合には、図4に示すように、0.1μF程度のコンデンサ6を充電する時間T2のみであり、図3に示す時間T1の期間に比べて測定待ち時間を大幅に削減することができる。それにより、本実施の形態によれば、コンデンサ5の電荷が貯まるまでの時間充電時間が不要となるので、測定待ち時間を短縮することができ、半導体装置DUTのテスト効率を大幅に向上させることができる。以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。たとえば、前記実施の形態において、電源回路4図2は、D/A変換器9から出力されるアナログ信号がオペアンプ10,11にそれぞれ入力される構成としたが、オペアンプ10から出力される電源電圧VCCをオペアンプ11に入力する構成としてもよい。この場合、オペアンプ10の出力部がオペアンプ11の正側入力部に接続された構成となり、その他の接続構成については、図2と同様である。"