支持基板上に絶縁膜を介して接着されたGe層又はSiGe層を有する素子形成用基板であって、前記絶縁膜は、高誘電率絶縁膜を含む複数の膜の積層構造であることを特徴とする素子形成用基板。支持基板上に絶縁膜を介して接着されたGe層又はSiGe層を有する素子形成用基板であって、前記絶縁膜は、Ge酸化膜を含む複数の膜の積層構造であることを特徴とする素子形成用基板。前記支持基板はSi基板であり、このSi基板上にSi酸化膜が形成されていることを特徴とする請求項1又は2に記載の素子形成用基板。Ge基板の表面上にSi層を形成する工程と、前記Si層上に高誘電率絶縁膜を形成する工程と、前記Si層及び前記高誘電率絶縁膜が形成された前記Ge基板と表面に酸化膜が形成された支持基板とを、前記高誘電率絶縁膜と前記酸化膜とを接触させて接着する工程と、前記支持基板に接着された前記Ge基板を、該Ge基板の裏面側から研磨して薄くする工程と、を含むことを特徴とする素子形成用基板の製造方法。Ge基板の表面上に高誘電率絶縁膜を形成する工程と、前記高誘電率絶縁膜が形成された前記Ge基板と表面に酸化膜が形成された支持基板とを、前記高誘電率絶縁膜と前記酸化膜とを接触させて接着する工程と、前記支持基板に接着された前記Ge基板を、該Ge基板の裏面側から研磨して薄くする工程と、を含むことを特徴とする素子形成用基板の製造方法。Ge基板の表面上に金属元素とGeとの金属化合物絶縁膜を形成する工程と、前記金属化合物絶縁膜上に高誘電率絶縁膜を形成する工程と、前記金属化合物絶縁膜及び前記高誘電率絶縁膜が形成された前記Ge基板と表面に酸化膜が形成された支持基板とを、前記高誘電率絶縁膜と前記酸化膜とを接触させて接着する工程と、前記支持基板に接着された前記Ge基板を、該Ge基板の裏面側から研磨して薄くする工程と、を含むことを特徴とする素子形成用基板の製造方法。Ge基板の表面上にGe酸化膜を形成する工程と、前記Ge酸化膜が形成された前記Ge基板と表面に酸化膜が形成された支持基板とを、前記Ge酸化膜と前記酸化膜とを接触させて接着する工程と、前記支持基板に接着された前記Ge基板を、該Ge基板の裏面側から研磨して薄くする工程と、を含むことを特徴とする素子形成用基板の製造方法。Ge基板の表面上にSi酸化膜を形成する工程と、プラズマ酸化又は熱酸化により、前記Ge基板と前記Si酸化膜との間に、Ge酸化膜を形成する工程と、前記Si酸化膜及び前記Ge酸化膜が形成された前記Ge基板と表面に埋め込み酸化膜が形成された支持基板とを、前記Si酸化膜と前記埋め込み酸化膜とを接触させて接着する工程と、前記支持基板に接着された前記Ge基板を、該Ge基板の裏面側から研磨して薄くする工程と、を含むことを特徴とする素子形成用基板の製造方法。Ge基板の表面上に高誘電率絶縁膜を形成する工程と、プラズマ酸化又は熱酸化により、前記Ge基板と前記高誘電率絶縁膜との間に、Ge酸化膜を形成する工程と、前記高誘電率絶縁膜及び前記Ge酸化膜が形成された前記Ge基板と表面に埋め込み酸化膜が形成された支持基板とを、前記高誘電率絶縁膜と前記埋め込み酸化膜とを接触させて接着する工程と、前記支持基板に接着された前記Ge基板を、該Ge基板の裏面側から研磨して薄くする工程と、を含むことを特徴とする素子形成用基板の製造方法。本発明が解決しようとする課題は、貼り合わせ界面における界面準位密度を低減することができ、LSIの更なる低消費電力化及び高速化等に寄与し得る素子形成用基板及びその製造方法を提供することである。本発明の一態様は、支持基板上に絶縁膜を介して接着されたGe層又はSiGe層を有する素子形成用基板であって、前記絶縁膜は、高誘電率絶縁膜若しくはGe酸化膜を含む複数の膜の積層構造であることを特徴とする。また、本発明の別の一態様は、支持基板上に絶縁膜を介して接着されたGe層又はSiGe層を有する素子形成用基板の製造方法であって、Ge基板の表面上にSi層を形成する工程と、前記Si層上に高誘電率絶縁膜を形成する工程と、前記Si層及び前記高誘電率絶縁膜が形成された前記Ge基板と表面に酸化膜が形成された支持基板とを、前記高誘電率絶縁膜と前記酸化膜とを接触させて接着する工程と、前記支持基板に接着された前記Ge基板を、該Ge基板の裏面側から研磨して薄くする工程と、を含むことを特徴とする。本発明によれば、Ge層又はSiGe層と支持基板との間の絶縁膜を高誘電率絶縁膜若しくはGe酸化膜を含む積層構造とし、貼り合わせ界面へ界面準位密度低減効果のある層を挿入することにより、貼り合わせ界面における界面準位密度を1×1012eV1cm2以下に低減することができる。Ge/Box界面の界面準位密度を低減することでトランジスタのオフ電流を低減することができる。また、界面準位密度の低減によって界面準位に終端されていたバックバイアスによる電界が、より効率的にチャネルポテンシャルを変調するために、バックバイアスによるしきい値変調効果が増大する。さらに、BOX層がHighk膜とSiO2との積層膜となるために、BOX層の電気的膜厚を低減することが可能となる。この結果、バックバイアスによるしきい値変調効果が増大し、より低電圧でのしきい値変調が可能となり、LSIの更なる低消費電力化、高速化を実現することができる。従って、LSIの更なる低消費電力化及び高速化等に寄与することが可能となる。以下、本発明の実施形態を、図示の実施形態によって説明する。第1の実施形態図1及び図2は、本発明の第1の実施形態に係わる素子形成用基板の製造工程を示す断面図である。本実施形態は、貼り合わせ界面にSi層構造を挿入したGOIGeOnInsulator及びSGOISiGeOnInsulator基板である。但し、以下ではGOI基板を例に取り説明する。まず、図1aに示すように、Ge基板11の表面上に0.5nmから1.5nmの膜厚でSi層12を形成する。このSi層12の形成には、例えばUHVUltraHighVacuum-CVD法又はLPLowPressure-CVD法等により、原料ガスとしてSiH4若しくはSi2H6を用いればよい。次いで、図1bに示すように、Si層12上に、highk絶縁膜高誘電率絶縁膜、例えばHfO2膜13を4nmの膜厚で形成する。このHfO2膜13の形成には、例えばALDAtomicLayerDeposition法を用いればよい。次いで、図1cに示すように、表面上に熱酸化によるSi酸化膜BOX22を形成したSi基板支持基板21を用意し、この基板21の表面にGe基板10を、HfO2膜13を下にして対向させる。そして、NH4OHで表面を洗浄後に、図2dに示すように、Ge基板11とSi基板21とを接着させることによりGOI基板を作製する。具体的には、HfO2膜13とSi酸化膜22とを接触して接着させる。次いで、図2eに示すように、CMP法でGe基板11を裏面側から研磨し、1μm程度まで薄くする。なお、CMPの代わりにグラインダーで削っても良いし、グラインダーで一部削った後にCMPで更に研磨するようにしても良い。続いて、図2fに示すように、HCl:H2O2混合液若しくはNH4OH:H2O2混合液によるウェットエッチングによって、Ge基板11を100nm以下の厚さまで薄膜化する。これにより、絶縁膜上にGe層を形成したGOI基板が完成することになる。このように本実施形態では、Ge基板11を単にSi基板21上のSi酸化膜22に貼り付けるのではなく、Ge基板11の表面上にSi層12及びHfO2膜13を形成した後に、HfO2膜13をSi酸化膜22に接触させた状態で接着している。このため、Ge層と絶縁膜との界面準位密度を8×1011eV1cm2程度に低減することができる。即ち、本実施形態における新規性のポイントは、Ge/Box界面に新たに界面準位密度低減効果のある層を挿入する点である。この層の挿入により、Ge/Box界面の界面準位密度を低減することで、トランジスタのオフ電流を低減することが可能となる。さらに、界面準位密度の低減によって界面準位に終端されていたバックバイアスによる電界が、より効率的にチャネルポテンシャルを変調するために、バックバイアスによるしきい値変調効果を増大させることが可能となる。また本実施形態では、貼り合わせ後にGe基板11をCMP及びウェットエッチングによって薄膜化を行っており、元基板剥離のために水素イオン注入を行わないために、結晶欠陥の導入がなく、残留ホールの生成を抑制できる。さらに、貼り合わせの結果、BOX層がHighk膜とSiO2との積層構造となるために、BOX層の電気的膜厚の薄膜化が可能となる。その結果、本実施形態によって形成した基板によりMOSFETを作製した際のバックバイアスによるしきい値変調効果を高めることができ、より低電圧でのしきい値変調が可能となり、LSIの更なる低消費電力化、高速化を実現することができる。なお、本実施形態で界面準位密度が低減するのは、Ge基板11上にSi層12及びHfO2膜13を形成することにより、Geと絶縁膜との界面が貼り合わせ面ではなくなることに起因すると考えられる。また、Ge基板11の表面上に単にHfO2等のhighk膜13を形成した場合も、Ge基板11をSi酸化膜22に直接貼り付けた場合よりは界面準位密度が低減するが、Si層12を挿入することで界面準位密度の更なる低減が可能となる。また、本実施形態において、Si層12上に形成する保護膜13は必ずしもHfO2に限るものではなく、高誘電率絶縁膜であればよい。第2の実施形態図3は、本発明の第2の実施形態に係わる素子形成用基板の製造工程を示す断面図である。なお、図1及び図2と同一部分には同一符号を付して、その詳しい説明は省略する。本実施形態は、貼り合わせ界面にAl2O3膜構造を挿入したGOI基板又はSGOI基板である。まず、図3aに示すように、Ge基板11の表面上に、ALD法でHighk絶縁膜としてAl2O3膜32を厚さ4nm程度形成する。次いで、NH4OHによる洗浄後に、図3bに示すように、表面にAl2O3膜32を有するGe基板11を、表面にSi酸化膜22を有するSi基板21上に貼り合わせることでGOI基板を形成する。具体的には、Ge基板11上のAl2O3膜32をSi基板21上のSi酸化膜22に接触させて接着する。次いで、図3cに示すように、Ge基板11を裏面側からCMPによる研磨、ウェットエッチングによるエッチングを行って薄膜化することにより、絶縁膜上にGe層を有するGOI基板が得られる。このように本実施形態では、Ge基板11の表面上に4nm程度のAl2O3層32を形成することで、Ge/Box界面に新たに界面準位密度低減効果のある層を挿入することになり、Ge/BOX貼り合わせ界面の界面準位密度を低減することができる。従って、先の第1の実施形態と同様の効果が得られる。本実施形態では、Ge層と絶縁膜との界面準位密度を1×1012eV1cm2程度に低減することができた。第3の実施形態図4は、本発明の第3の実施形態に係わる素子形成用基板の製造工程を示す断面図である。なお、図1及び図2と同一部分には同一符号を付して、その詳しい説明は省略する。本実施形態は、貼り合わせ界面にSrGe膜構造を挿入したGOI基板又はSGOI基板である。まず、図4aに示すように、Ge基板11の表面上にMBEMolecularBeamEpitaxy法やALD法にてSrを堆積した後にアニールすることによって、厚さ1nm程度のSrGex膜42を形成する。次いで、図4bに示すように、MBE法やALD法にて、SrGex膜42上に保護層となるLaAlO3膜43を形成する。このLaAlO3膜43は、SrGex膜42が大気に触れて劣化するのを防止するものである。次いで、図4cに示すように、Ge基板11とSi基板21とを、LaAlO3膜43とSi酸化膜22とが接触した状態で貼り合わせることにより、GOI基板が作製される。次いで、図4dに示すように、第1の実施形態と同様に、CMP法でGe基板11を裏面側から研磨し、更にウェットエッチングによってエッチングすることにより、Ge基板11を100nm以下の厚さまで薄膜化する。これにより、絶縁膜上にGe層を形成したGOI基板が完成することになる。このように本実施形態では、Ge基板11の表面上に1nm程度のSrGex膜43を形成することで、Ge/Box界面に新たに界面準位密度低減効果のある層を挿入することになり、Ge/BOX貼り合わせ界面の界面準位密度を低減することができる。従って、先の第1の実施形態と同様の効果が得られる。本実施形態では、Ge層と絶縁膜との界面準位密度を7×1011eV1cm2程度以下に低減することができた。なお、本実施形態において、Ge基板11上に形成する化合物絶縁膜は必ずしもSrGeに限るものではなく、Geと化合して絶縁物となる金属とGeとの化合物であれば良く、例えばBaGeを用いることも可能である。さらに、化合物絶縁膜上に形成する保護膜43はLa2O3膜に限るものではなく、高誘電率絶縁膜であればよい。第4の実施形態図5は、本発明の第4の実施形態に係わる素子形成用基板の製造工程を示す断面図である。なお、図1及び図2と同一部分には同一符号を付して、その詳しい説明は省略する。本実施形態は、貼り合わせ界面にGeO2膜構造を挿入したGOI基板またはSGOI基板である。まず、図5aに示すように、Ge基板11の表面上にプラズマ酸化によるGeO2膜52を形成する。次いで、図5bに示すように、表面にGeO2膜52を有するGe基板を、表面に熱酸化膜22を有するSi基板21に貼り合わせることで、GOI基板を形成する。具体的には、GeO2膜52とSi酸化膜22とを接触して接着させる。Ge基板表面にプラズマ酸化によって形成したGeO2/Ge界面はウェット洗浄により形成される自然酸化膜と比較して良好であり、界面準位をDit=2×1011eV1cm2まで低減することが可能である。次いで、図5cに示すように、Ge基板11を裏面側からCMPによる研磨、ウェットエッチングによるエッチングを行うことにより、絶縁膜上にGe層を有するGOI基板が得られる。このように本実施形態では、Ge基板11の表面上にGeO2膜52を形成することで、Ge/Box界面に新たに界面準位密度低減効果のある層を挿入することになり、Ge/BOX貼り合わせ界面の界面準位密度を低減することができる。従って、先の第1の実施形態と同様の効果が得られる。第5の実施形態図6は、本発明の第5の実施形態に係わる素子形成用基板の製造工程を示す断面図である。なお、図1及び図2と同一部分には同一符号を付して、その詳しい説明は省略する。本実施形態は、貼り合わせ界面にSiO2/GeO2膜構造を挿入したGOI基板又はSGOI基板である。まず、図6aに示すように、Ge基板11の表面上に、LPCVD法により厚さ3nm程度のSiO2膜62を形成する。続いて、この基板をプラズマ酸化若しくは熱酸化することでスルー酸化を行い、図6bに示すように、Ge基板11とSiO2膜62との間にGeO2膜63を形成する。GeO2膜63は大気中で不安定であるが、本実施形態のように予めSiO2膜62を形成した後にスルー酸化を行うことにより、GeO2膜63が大気に直接晒されるのを未然に防止することができる。Ge基板11の表面にプラズマ酸化によって形成したSiO2/GeO2/Ge界面はウェット洗浄により形成される自然酸化膜と比較して良好であり、界面準位をDit=5×1010eV1cm2まで低減することが可能である。次いで、図6cに示すように、SiO2膜62及びGeO2膜63が形成されたGe基板11を、表面に熱酸化膜を有するSi基板21に貼り合わせることでGOI基板を形成する。具体的には、SiO2膜63とSi酸化膜22とを接触して接着させる。次いで、図6dに示すように、Ge基板11を裏面側からCMPによる研磨、ウェットエッチングによるエッチングを行うことにより、絶縁膜上にGe層を有するGOI基板が得られる。このように本実施形態では、Ge基板11の表面上にSiO2膜62及びGeO2膜63を形成することで、Ge/Box界面に新たに界面準位密度低減効果のある層を挿入することになり、Ge/BOX貼り合わせ界面の界面準位密度を低減することができる。従って、先の第1の実施形態と同様の効果が得られる。第6の実施形態図7は、本発明の第6の実施形態に係わる素子形成用基板の製造工程を示す断面図である。なお、図1及び図2と同一部分には同一符号を付して、その詳しい説明は省略する。本実施形態は、貼り合わせ界面にAl2O3/GeO2膜構造を挿入したGOI基板又はSGOI基板である。まず、図7aに示すように、Ge基板11の表面上にALD法により厚さ1nm程度のAl2O3膜72を形成する。続いて、この基板をプラズマ酸化若しくは熱酸化することでスルー酸化を行い、図7bに示すように、Ge基板11とAl2O3膜72との間にGeO2膜73を形成する。次いで、図7cに示すように、Al2O3膜72及びGeO2膜73が形成されたGe基板11を、表面に熱酸化膜22を有するSi基板21に貼り合わせることでGOI基板を作製する。具体的には、Al2O3膜72とSi酸化膜22とを接触して接着させる。Ge基板11の表面にプラズマ酸化によって形成したAl2O3/GeO2/Ge界面はウェット洗浄により形成される自然酸化膜と比較して良好であり、界面準位をDit=5×1010eV1cm2まで低減することが可能である。次いで、図7dに示すように、Ge基板11を裏面側からCMPによる研磨、ウェットエッチングによるエッチングを行うことにより、絶縁膜上にGe層を有するGOI基板が得られる。このように本実施形態では、Ge基板11の表面上にAl2O3膜72及びGeO2膜73を形成することで、Ge/Box界面に新たに界面準位密度低減効果のある層を挿入することになり、Ge/BOX貼り合わせ界面の界面準位密度を低減することができる。従って、先の第1の実施形態と同様の効果が得られる。変形例なお、本発明は上述した各実施形態に限定されるものではない。実施形態ではGe基板を例に取り説明したが、Ge基板の代わりにGe基板上にSiGe層を形成した基板を用いることにより、SGOI基板を作製することができる。この場合、Ge基板上に形成したSiGe層には歪みが付与されており、この歪みは最終的にGe基板を除去した後にも残るため、歪みチャネルを利用するトランジスタを形成する際に有効である。また、本発明の素子形成用基板は、必ずしもトランジスタ等のデバイスの製造に用いるに限らず、太陽電池、導波路等の作製基板として用いることも可能である。本発明の幾つかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。