"データ列を有するペイロードと、第1拡散符号を前記ペイロードのデータレートに対応するビット数だけローテートさせて得られるビット列と、第2拡散符号とを伝送する信号を受信する受信機であって、前記受信された信号と前記第1拡散符号との間の相関を第1相関信号として求める第1相関検出部と、前記受信された信号と前記第2拡散符号との間の相関を第2相関信号として求める第2相関検出部と、前記第1相関信号のエッジと前記第2相関信号のエッジとの間の時間差を求める遅延時間測定部と、前記時間差に基づいて前記データレートを判定し、前記判定されたデータレートを示すデータレート判定信号を出力するデータレート判定部と、前記データレート判定信号に基づいて、前記受信された信号を復調する復調部とを備える受信機。送受信機であって、第1データ列を有するペイロードと、第1拡散符号を前記ペイロードの第1データレートに対応するビット数だけローテートさせて得られるビット列と、第2拡散符号とを伝送する信号を受信する受信機と、送信機とを備え、前記受信機は、前記受信された信号と前記第1拡散符号との相関を第1相関信号として求める第1相関検出部と、前記受信された信号と前記第2拡散符号との相関を第2相関信号として求める第2相関検出部と、前記第1相関信号のエッジと前記第2相関信号のエッジとの間の時間差を求める遅延時間測定部と、前記時間差に基づいて前記第1データレートを判定し、前記判定された第1データレートを示すデータレート判定信号を出力するデータレート判定部と、前記データレート判定信号に基づいて、前記受信された信号を復調する復調部とを有し、前記送信機は、前記第1拡散符号を第2データレートに対応するビット数だけローテートさせ、得られたビット列を出力するローテート部と、前記第2データレートに基づいて第2データ列を変調し、得られた変調結果を出力する変調部と、前記ローテート部で得られたビット列、前記第2拡散符号、及び前記変調部で得られた変調結果を選択して出力するセレクタとを有する送受信機。請求項2に記載の送受信機において、前記第2データレートは、前記データレート判定信号が示すデータレートである送受信機。請求項2に記載の送受信機において、前記受信機は、前記復調部で復調されて得られた情報の種類を求める情報種類検出部を更に有し、前記送信機は、前記情報の種類に基づいて前記第2データレートを決定するデータレート決定部を更に有する送受信機。請求項2に記載の送受信機において、前記受信機は、前記受信された信号を送信した装置との距離を算出する距離算出部を更に有し、前記送信機は、前記距離に基づいて前記第2データレートを決定するデータレート決定部を更に有する送受信機。請求項5に記載の送受信機において、前記受信された信号の電力を測定する受信電力測定部を更に有し、前記距離算出部は、前記電力に基づいて前記距離を算出する送受信機。請求項2に記載の送受信機において、前記受信機は、前記第1相関信号のピーク値と前記第1相関信号の平均電力との間の差を求めて出力する電波状態算出部を更に有し、前記送信機は、前記差に基づいて前記第2データレートを決定するデータレート決定部を更に有する送受信機。請求項7に記載の送受信機において、前記データレート決定部は、前記差が所定値より大きい場合には、前記第2データレートをより大きな値に決定する送受信機。請求項2に記載の送受信機において、前記受信機は、前記第1相関信号のピーク値と前記第1相関信号の平均値との間の差を求めて出力する電波状態算出部を更に有し、前記ローテート部は、前記差が所定値より小さい場合には、異なる前記第2データレートに対応する、前記第1拡散符号をローテートさせるビット数の間の差を、より大きな値にする送受信機。第1送受信機と第2送受信機との間における通信方法であって、前記第1送受信機が、前記第2送受信機との間で通信を行うことによって、前記第2送受信機との間でのデータレートを決定し、前記第1送受信機が、第1拡散符号を前記データレートに対応するビット数だけローテートさせて得られるビット列と、第2拡散符号とを伝送する信号を生成して送信し、前記第2送受信機が、前記第1送受信機から送信された信号を受信し、前記受信された信号と前記第1拡散符号との相関を第1相関信号として求め、前記受信された信号と前記第2拡散符号との相関を第2相関信号として求め、前記第1相関信号のエッジと前記第2相関信号のエッジとの間の時間差を求め、前記時間差に基づいて前記データレートを判定し、前記判定されたデータレートに従って、前記受信された信号を復調する通信方法。しかしながら、データレートを伝えるために専用のフィールドを用いると、オーバーヘッドが増大する。また、図12の受信機では、使用され得るデリミタの種類にそれぞれ対応する多数の検出器を用い、これらを並列に動作させることが必要である。このため、デリミタの種類が多い場合には回路規模や消費電力が増大するという問題がある。本発明は、オーバーヘッドや回路規模を抑えながら、受信信号のデータレートを判定することを目的とする。本発明の実施形態による受信機は、データ列を有するペイロードと、第1拡散符号を前記ペイロードのデータレートに対応するビット数だけローテートさせて得られるビット列と、第2拡散符号とを伝送する信号を受信する受信機であって、前記受信された信号と前記第1拡散符号との間の相関を第1相関信号として求める第1相関検出部と、前記受信された信号と前記第2拡散符号との間の相関を第2相関信号として求める第2相関検出部と、前記第1相関信号のエッジと前記第2相関信号のエッジとの間の時間差を求める遅延時間測定部と、前記時間差に基づいて前記データレートを判定し、前記判定されたデータレートを示すデータレート判定信号を出力するデータレート判定部と、前記データレート判定信号に基づいて、前記受信された信号を復調する復調部とを有する。本発明の実施形態による送受信機は、第1データ列を有するペイロードと、第1拡散符号を前記ペイロードの第1データレートに対応するビット数だけローテートさせて得られるビット列と、第2拡散符号とを伝送する信号を受信する受信機と、送信機とを有する。前記受信機は、前記受信された信号と前記第1拡散符号との相関を第1相関信号として求める第1相関検出部と、前記受信された信号と前記第2拡散符号との相関を第2相関信号として求める第2相関検出部と、前記第1相関信号のエッジと前記第2相関信号のエッジとの間の時間差を求める遅延時間測定部と、前記時間差に基づいて前記第1データレートを判定し、前記判定された第1データレートを示すデータレート判定信号を出力するデータレート判定部と、前記データレート判定信号に基づいて、前記受信された信号を復調する復調部とを有する。前記送信機は、前記第1拡散符号を第2データレートに対応するビット数だけローテートさせ、得られたビット列を出力するローテート部と、前記第2データレートに基づいて第2データ列を変調し、得られた変調結果を出力する変調部と、前記ローテート部で得られたビット列、前記第2拡散符号、及び前記変調部で得られた変調結果を選択して出力するセレクタとを有する本発明の実施形態による通信方法は、第1送受信機と第2送受信機との間における通信方法であって、前記第1送受信機が、前記第2送受信機との間で通信を行うことによって、前記第2送受信機との間でのデータレートを決定し、前記第1送受信機が、第1拡散符号を前記データレートに対応するビット数だけローテートさせて得られるビット列と、第2拡散符号とを伝送する信号を生成して送信し、前記第2送受信機が、前記第1送受信機から送信された信号を受信し、前記受信された信号と前記第1拡散符号との相関を第1相関信号として求め、前記受信された信号と前記第2拡散符号との相関を第2相関信号として求め、前記第1相関信号のエッジと前記第2相関信号のエッジとの間の時間差を求め、前記時間差に基づいて前記データレートを判定し、前記判定されたデータレートに従って、前記受信された信号を復調する。本発明の実施形態によれば、求められる2つの相関信号の時間差から受信信号のデータレートを判定することができる。データレートの種類の数に関わらず2つの相関信号を求めればよいので、回路規模を抑えることができ、消費電力を抑えることもできる。プリアンブル等を利用して拡散符号を伝送できるので、オーバーヘッドを増加させることもない。以下、本発明の実施の形態について、図面を参照しながら説明する。図面において下2桁が同じ参照番号で示された構成要素は、互いに対応しており、同一の又は類似の構成要素である。図1は、本発明の実施形態に係る送受信機の構成例を示すブロック図である。図1の送受信機100は、アンテナスイッチ116と、高周波部118,119と、送信機120と、受信機140とを有する。送信機120は、拡散符号保持部122と、ローテート部124と、プリアンブル生成部126と、SFDstartframedelimiter生成部デリミタ生成部128と、変調部132と、セレクタ134とを有する。受信機140は、シンボル同期検出部142と、SFD保持部144と、SFD相関検出部146と、遅延時間測定部148と、同期信号補正部152と、データレート判定部154と、復調部156とを有する。図2は、図1のシンボル同期検出部142の構成例を示すブロック図である。シンボル同期検出部142は、プリアンブル相関検出部162と、同期確立検出部164とを有する。図1の送受信機の受信時の動作について説明する。アンテナ12は、送信された信号を受信し、アンテナスイッチ116に供給する。アンテナスイッチ116は、供給された信号を、制御部図示せずから入力されたアンテナ切り替え信号ASに基づいて、高周波部118に出力する。高周波部118は、アンテナスイッチ116から出力された信号を、より低い周波数の信号に変換し、受信機140によって受信された信号RSとして、シンボル同期検出部142のプリアンブル相関検出部162、SFD相関検出部146、及び復調部156に出力する。図3は、受信信号RSの構成例を示す説明図である。図3のように、受信信号RSは、プリアンブルと、SFD部と、ペイロードとを有する。プリアンブルには、いずれも同じ拡散符号であるP1,P2,...,及びP8が含まれる。SFD部には、いずれも同じ拡散符号であるS1及びS2が含まれる。ペイロードには、伝送されるデータ列が含まれる。図4は、拡散符号の例についての説明図である。図4のように、コードと、ペイロードのデータレートと、拡散符号とが対応している。コード0の拡散符号は、基本となる16ビットのビット列である。他の拡散符号は、コード0の拡散符号をペイロードのデータレートに対応するビット数だけローテートさせて得られるビット列である。具体的には、コード1の拡散符号は、コード0の拡散符号を2ビットだけ右ローテートさせて得られる。右ローテートは、ビット列を右にビットシフトし、右にはみ出したビットをビット列の左端のビットとする操作である。同様に、コード2の拡散符号は、コード1の拡散符号を2ビットだけ右ローテートさせて得られる。以下、同様に、コード2の拡散符号を2ビットずつ右ローテートさせる毎に、コード3,4,5,6,及び7の拡散符号が得られる。プリアンブルのP1は、図4の拡散符号のうち、データレートに対応した拡散符号である。SFD部のS1は、所定の拡散符号であるが、ここでは、コード0の拡散符号と同じであるとする。図1の拡散符号保持部122は、例えば、図4のコード0の拡散符号SCを保持し、これをプリアンブル相関検出部162に出力する。拡散符号SCを、送受信機100の外部から設定するようにしてもよい。以上の拡散符号は、図4の符号には限られず、例えばPNpseudonoise符号を用いることができる。図2のプリアンブル相関検出部162は、受信信号RSと拡散符号SCとの間の相関をプリアンブル相関信号PCとして求めて出力する。同期確立検出部164は、プリアンブル相関信号PCに基づいて、同期確立の条件を満たしているかを判定し、満たしている場合には、同期確立を示す同期確立信号YEと、シンボル毎にパルスを有するシンボル同期信号SYを出力する。例えば、同期確立検出部164は、プリアンブル相関信号PCのピーク値の間隔を複数周期分監視し、ピーク値が発生する間隔が複数周期にわたって一定になることを同期確立の条件とする。なお、その他の条件を同期確立の条件としてもよい。図5は、図2のプリアンブル相関検出部162の構成例を示すブロック図である。プリアンブル相関検出部162は、保持部165と、乗算部166と、加算器167とを有する。保持部162は、直列に接続された16個のフリップフロップを有する。これらのフリップフロップには、受信信号RSが順次クロック毎に入力され、格納される。これらのフリップフロップは、それぞれが格納するビットを乗算部166に出力する。乗算部166には、拡散符号SCが格納される。乗算部166は、保持部162から出力されたビットを、拡散符号SCの対応するビットが1の場合にはそのまま出力し、拡散符号SCの対応するビットが0の場合には符号を反転させて出力する。加算器167は、乗算部166から出力された16ビットを加算し、その結果をプリアンブル相関信号PCとして出力する。これにより、受信信号のパターンが拡散符号SCのパターンと一致した時に、プリアンブル相関信号PCが正の最大値となる。なお、乗算部166を用いず、加算器167が拡散符号SCの各ビットに従って、対応するフリップフロップの出力に加算又は減算を行い、プリアンブル相関信号PCを求めてもよい。ここでは、プリアンブルが16ビットの拡散符号を有する場合について説明したが、プリアンブルの構成に合わせて、プリアンブル相関検出部162が他のビット数のビット列間の相関を求めるようにしてもよい。図1のSFD保持部144は、既知のSFDを格納し、出力する。SFDは、例えば前述のように、図4のコード0の拡散符号であるとする。送受信機100の外部から、SFD保持部144にSFDを格納させてもよい。SFD相関検出部146は、拡散符号SCに代えてSFDが入力され、プリアンブル相関信号PCに代えてSFD相関信号CRを出力する点の他は、図5のプリアンブル相関検出部162とほぼ同様に構成されている。SFD相関検出部146は、受信信号RSとSFDとの間の相関をSFD相関信号CRとして求め、同期確立信号YEが同期確立を示している時には、SFD相関信号CRを出力する。遅延時間測定部148は、プリアンブル相関信号PCのパルスのエッジとSFD相関信号CRのパルスのエッジとの間の時間差を求め、求められた時間差を示す遅延時間信号DTを出力する。同期信号補正部152は、相関が高いことをSFD相関信号CRが示す場合に、シンボル同期信号SYのタイミングを、遅延時間信号DTが示す時間だけ相対的に早くなるようにし、得られた信号をデータ同期信号DYとして出力する。データレート判定部154は、遅延時間信号DTが示す時間差に対応するデータレートを示すデータレート判定信号DRを生成して出力する。復調部156は、データ同期信号DYのタイミングとデータレート判定信号DRが示すデータレートとに基づいて、受信信号RSを復調し、得られた復調信号DEを出力する。図1の送受信機の送信時の動作について説明する。ローテート部124は、データレート判定信号DRが示すデータレートに基づいて、図4のいずれの拡散符号を用いるべきかを判定する。ローテート部124は、その判定された拡散符号が得られるように、拡散符号保持部122から出力された拡散符号SCをデータレート判定信号DRが示すデータレートに対応するビット数だけローテートし、得られたローテート後の拡散符号RCを出力する。プリアンブル生成部126は、ローテート後の拡散符号RCを8回繰り返すプリアンブル信号PAを出力する。プリアンブル信号PAには、図3の拡散符号P1~P8が含まれる。SFD生成部128は、SFD保持部144から出力されたSFDを2回繰り返すSFD信号SFを出力する。SFD信号SFには、図3の拡散符号S1及びS2が含まれる。変調部132は、データレート判定信号DRが示すデータレートに基づいて送信データ列SDを変調し、得られた変調信号MDを出力する。なお、データレート判定信号DR以外の信号に基づいて、ローテート部124が拡散符号RCを生成し、変調部132が変調信号MDを出力してもよい。セレクタ134は、プリアンブル信号PA、SFD信号SF、及び変調信号MDを、例えばこの順序で選択し、送信信号SSとして出力する。高周波部119は、送信信号SSを、送信用のより高い周波数の信号に変換し、出力する。送信時には、アンテナスイッチ116は、制御部図示せずから入力されたアンテナ切り替え信号ASに基づいて、高周波部119の出力信号を選択し、アンテナ12に供給する。アンテナ12からは、高周波部119の出力信号が送信される。図6は、図1の受信機140における信号の例を示すタイミングチャートである。図6の信号X1を参照して、コード0の拡散符号がプリアンブルとして用いられる場合について説明する。この場合、プリアンブルに用いられる拡散符号と、SFDとして用いられる拡散符号とが同じであるので、プリアンブル相関信号PCとSFD相関信号CRとの間に時間差は生じない。このため、遅延時間測定部148から出力される遅延時間信号DTは、0クロックを示す。データレート判定部154は、遅延時間信号DTから、プリアンブルの拡散符号としてコード0の拡散符号が使われたことがわかり、図4の関係から、データレートが250kbpsであると判定する。データレート判定部154は、このデータレートを示すデータレート判定信号DRを出力する。同期信号補正部152は、遅延時間信号DTに基づいて、シンボル同期信号SYを、タイミングを変更せずにそのままデータ同期信号DYとして出力する。復調部156は、データ同期信号DYのタイミングで、データレート判定信号DRに従って、低速250kbpsで受信信号RSを復調する。データ同期信号DRは、受信信号RSの8個のプリアンブルが終了しても、ペイロードのシンボル同期として使用されるので、同期信号補正部152は、カウンタ等を用いて同様のタイミングのデータ同期信号DYを出力する。なお、図6では、受信信号にSFDが2つ含まれる場合について説明したが、含まれるSFDは1つのみでもよい。また、複数のSFDに基づいてSFD相関信号CRを求めてもよい。図6の信号X2を参照して、コード1の拡散符号がプリアンブルとして用いられる場合について説明する。この場合、プリアンブルに用いられる拡散符号は、SFDとして用いられる拡散符号を2ビット右ローテートした符号であるので、プリアンブル相関信号PCとSFD相関信号CRとの間に2クロックの時間差が生じる。このため、遅延時間測定部148から出力される遅延時間信号DTは、2クロックを示す。データレート判定部154は、遅延時間信号DTから、プリアンブルの拡散符号としてコード1の拡散符号が使われたことがわかり、図4の関係から、データレートが2Mbpsであると判定する。データレート判定部154は、このデータレートを示すデータレート判定信号DRを出力する。同期信号補正部152は、遅延時間信号DTに基づいて、シンボル同期信号SYのタイミングを2クロック早くして、シンボルの本来のタイミングを有するデータ同期信号DYとして出力する。復調部156は、データ同期信号DYのタイミングで、データレート判定信号DRに従って、高速2Mbpsで受信信号RSを復調する。なお、復調部156は、受信信号RSのペイロードを復調する時、ペイロードの変調方式によっては、データ同期信号DYのタイミングで復調を行わない場合があってもよい。以上のように、図4のようにローテートされた拡散符号にデータレートを割り当てているので、プリアンブル相関信号PCとSFD相関信号CRとの間の遅延時間を測定することによりデータレートを判定することができる。回路構成が比較的簡単であり、消費電力も比較的小さくすることができる。図7は、図1の送受信機の他の構成例を示すブロック図である。図7の送受信機200は、アンテナスイッチ116と、高周波部118,119と、送信機220と、受信機240とを有する。送信機220は、データレート決定部236を更に有する点の他は、図1の送信機120とほぼ同様に構成されている。受信機240は、受信電力測定部272と、距離算出部274と、電波状態検出部276と、情報種類検出部278とを更に有する点の他は、図1の受信機140とほぼ同様に構成されている。受信電力測定部272は、受信信号RSの電力を測定し、求められた電力を示す強度信号RPを出力する。距離算出部274は、強度信号RPに基づいて、受信信号RSを送信した送信機と図7の送受信機200との間の距離を推定し、求められた距離を示す距離通知信号DNを出力する。電波状態検出部276は、所定の期間において、プリアンブル相関信号PCのピーク値とプリアンブル相関信号PCの平均電力との間の差を求め、求められた差を状態通知信号CNとして出力する。図8aは、理想的な状態におけるプリアンブル相関信号PCの例を示すグラフである。図8bは、伝送路歪みが付加されたプリアンブル相関信号PCの例を示すグラフである。理想的な状態においては、図8aのように、プリアンブル相関信号PCの電力のピーク値とプリアンブル相関信号PCの平均電力との間の差は大きい。しかし、伝送路歪み等の影響を受けると、図8bのように、プリアンブル相関信号PCの電力のピーク値とプリアンブル相関信号PCの平均電力との間の差は小さくなる。情報種類検出部278は、復調信号DEに基づいて、伝送された情報の種類を検出し、検出された情報の種類を示す情報種類通知信号KNを出力する。データレート決定部236は、データレート判定信号DR、距離通知信号DN、状態通知信号CN、及び情報種類通知信号KNに基づいて、データレートを決定し、決定されたデータレートを示すデータレート通知信号SRを出力する。ローテート部124及び変調部132は、データレート通知信号SRに基づいて、図1の場合と同様に動作する。具体的には、ローテート部124は、データレート通知信号SRが示すデータレートに基づいて、図4のいずれの拡散符号を用いるべきかを判定する。ローテート部124は、その判定された拡散符号が得られるように、拡散符号保持部122から出力された拡散符号SCをデータレート通知信号SRが示すデータレートに対応するビット数だけローテートし、得られたローテート後の拡散符号RCを出力する。変調部132は、データレート通知信号SRが示すデータレートに基づいて送信データ列SDを変調し、得られた変調信号MDを出力する。図9は、複数の送受信機を有する通信システムの例を示す説明図である。図9の通信システムは、中央制御装置2と、情報端末Aと、情報端末Bとを含む。中央制御装置2としては図7の送受信機200が用いられ、情報端末A,Bとしては図1の送受信機100が用いられる。中央制御装置2と情報端末Aとの間、及び中央制御装置2と情報端末Bとの間で通信が行われるが、情報端末Aと情報端末Bとの間では通信は行われないものとする。図10は、図9の通信システムにおける処理の例の前半を示すフローチャートである。図11は、図9の通信システムにおける処理の例の後半を示すフローチャートである。S12では、中央制御装置2は、予め定められた通信品質が高い低速のデータレート250kbpsで情報端末Aと通信を開始する。S13では、情報端末Aは、図1を参照して説明したように、受信信号のプリアンブルからデータレートを判定して、判定されたデータレートで中央制御装置2と通信を行う。S14では、中央制御装置2は、距離通知信号DN、状態通知信号CN、及び情報種類通知信号KNから、情報端末Aの解析をする。S16では、中央制御装置2は、解析結果に基づいて、情報端末Aとの間のデータレートを決定する。例えば、情報端末Aとの間の距離が閾値より大きい場合には、データレート決定部236は、データレートを、低速データレート例えば250kbpsに決定する。例えば、情報端末Aとの間の距離が閾値以下である場合には、データレート決定部236は、データレートを、高速データレート例えば2Mbpsに決定する。このように、S12~S14,S16において、中央制御装置2は、情報端末Aとの間で通信を行うことによって、情報端末Aとの間でのデータレートを決定する。S18,S19,S20,S22においては、中央制御装置2は、情報端末Bとの間でS12~S14,S16と同様の処理を行う。すなわち、、中央制御装置2は、情報端末Bとの間で通信を行うことによって、情報端末Bとの間でのデータレートを決定する。S24では、中央制御装置2は、通信開始準備を行う。S26では、ローテート部124は、図7を参照して説明したように、拡散符号保持部122から出力された拡散符号SCコード0の拡散符号を、決定されたデータレートに対応するビット数だけローテートさせ、得られるビット列を8回繰り返すプリアンブルを生成する。S28では、SFD生成部128は、SFD保持部144から出力されたSFDを2回繰り返すSFD信号SFを出力する。中央制御装置2は、生成されたプリアンブルとSFD信号SFと伝送する信号を生成して送信を開始する。S29では、図1を参照して説明したように、情報端末Aは、受信信号のプリアンブルからデータレートを判定して、判定されたデータレートで中央制御装置2との間で通信を行う。S30では、中央制御装置2は、情報端末Aの情報種類、受信電力、状態等に変化があるか否かを判定する。変化がない場合には、S29に戻って通信を継続する。変化がある場合には、S32に進む。S32では、S16と同様に、中央制御装置2は、情報端末Aとの間のデータレートを決定する。S34では、ローテート部124は、決定されたデータレートに対応する拡散符号を生成する。S36では、中央制御装置2は、生成された拡散符号を用いて送信を開始する。S37では、情報端末Aは、受信信号のプリアンブルからデータレートを判定して、中央制御装置2との間で通信を行う。図11のS44,S46,S48,S49,S50,S52,S54,S56,S57においても、情報端末Bに関して処理を行う点以外は、図10のS24,S26,S28,S29,S30,S32,S34,S36,S37と同様の処理が行われる。S56の後、図10のS24に戻り、処理が繰り返される。中央制御装置2と情報端末A又はBとの間の距離に基づいてデータレートを決定する例について説明したが、これには限られない。例えば、図8bのように、プリアンブル相関信号PCが示すプリアンブル相関値のピーク値と、プリアンブル相関値の平均電力との間の差が所定値より小さい場合には、データレート決定部236は、電波状態が悪いと判断し、中央制御装置2と情報端末Aとの間のデータレートを低速にする。図8aのように、プリアンブル相関信号PCが示すプリアンブル相関値のピーク値と、プリアンブル相関値の平均電力との間の差が所定値以上である場合には、データレート決定部236は、電波状態がよいと判断し、中央制御装置2と情報端末Aとの間のデータレートを高速にする。また、データレート決定部236は、例えば、伝送された情報の種類が、高い通信品質を必要とする種類例えば制御に関係する情報である場合には、中央制御装置2と情報端末Aとの間のデータレートを低速にし、それほど通信品質を必要としない種類例えば映像情報である場合には、データレートを高速にする。以上のようなデータレート決定部236によると、より信頼性の高い通信を実現することができる。2ビットずつローテートされて得られた拡散符号を用いる場合について説明した。データレート決定部236は、プリアンブル相関信号PCに基づいて、電波状態が悪いと判断した場合には、より多くのビット数ずつ例えば4ビットずつローテートさせて得られた拡散符号を用いるようにしてもよい。具体的には、例えば図4のコード0,2,4,6に対応する拡散符号のみを用いるようにしてもよい。これにより、データレートの判定をより確実に行うことができる。データレート決定部236は、複数の情報を組み合わせてデータレートを判定してもよい。送受信機にアンテナを1本用いる場合について説明したが、アンテナを2本以上用いてもよい。例えば、受信専用のアンテナと送信専用のアンテナとを用いるようにしてもよい。SFDが一定の拡散符号であり、プリアンブルとしてデータレートに対応した拡散符号を用いる場合について説明したが、逆に、プリアンブルを一定の拡散符号とし、SFDとしてデータレートに対応した拡散符号を用いるようにしてもよい。本明細書における各機能ブロックは、典型的にはハードウェアで実現され得る。例えば各機能ブロックは、IC集積回路の一部として半導体基板上に形成され得る。ここでICは、LSIlargescaleintegratedcircuit、ASICapplicationspecificintegratedcircuit、ゲートアレイ、FPGAfieldprogrammablegatearray等を含む。代替としては各機能ブロックの一部又は全ては、ソフトウェアで実現され得る。例えばそのような機能ブロックは、プロセッサ上で実行されるプログラムによって実現され得る。換言すれば、本明細書で説明される各機能ブロックは、ハードウェアで実現されてもよいし、ソフトウェアで実現されてもよいし、ハードウェアとソフトウェアとの任意の組合せで実現され得る。本発明の多くの特徴及び優位性は、記載された説明から明らかであり、よって添付の特許請求の範囲によって、本発明のそのような特徴及び優位性の全てをカバーすることが意図される。更に、多くの変更及び改変が当業者には容易に可能であるので、本発明は、図示され記載されたものと全く同じ構成及び動作に限定されるべきではない。したがって、全ての適切な改変物及び等価物は本発明の範囲に入るものとされる。"