第1方向に沿って延出した副画素電極と、前記副画素電極の一端側に接続され第1方向に交差する第2方向に沿って延出した第1主画素電極と、前記副画素電極の他端側に接続され第2方向に沿って前記第1主画素電極とは逆向きに延出した第2主画素電極と、を有する画素電極を各画素に備えた第1基板と、前記副画素電極を挟んだ両側にそれぞれ配置され第1方向に沿って延出した第1副共通電極及び第2副共通電極と、前記副画素電極の一端側で第2方向に沿って前記第1主画素電極とは逆向きに延出するとともに前記第1副共通電極と接続された第1主共通電極と、前記副画素電極の他端側で第2方向に沿って前記第2主画素電極とは逆向きに延出するとともに前記第2副共通電極と接続された第2主共通電極と、を有する共通電極を備えた第2基板と、前記第1基板と前記第2基板との間に保持された液晶分子を含む液晶層と、を備えたことを特徴とする液晶表示装置。前記第1基板は、さらに、前記画素電極を挟んだ両側にそれぞれ配置され第2方向に沿って延出した第1ソース配線及び第2ソース配線を備え、前記第1主共通電極及び前記第2主共通電極は、それぞれ前記第1ソース配線の一部及び前記第2ソース配線の一部と対向し、第1方向に隣接する画素間に共通に配置されたことを特徴とする請求項1に記載の液晶表示装置。第1方向に沿って延出した副画素電極と、第1方向に交差する第2方向に沿って延出するとともにその中間部で前記副画素電極の一端側に接続された主画素電極と、を有する画素電極を各画素に備えた第1基板と、前記副画素電極を挟んだ両側にそれぞれ配置され第1方向に沿って延出した第1副共通電極及び第2副共通電極と、前記副画素電極の一端側で第2方向に沿って延出するとともに前記第1副共通電極及び前記第2副共通電極と接続された主共通電極と、を有する共通電極を備えた第2基板と、前記第1基板と前記第2基板との間に保持された液晶分子を含む液晶層と、を備えたことを特徴とする液晶表示装置。前記第1基板は、さらに、前記画素電極を挟んだ両側にそれぞれ配置され第2方向に沿って延出した第1ソース配線及び第2ソース配線を備え、前記主画素電極は前記第1ソース配線に近接配置され、前記主共通電極は前記第2ソース配線と対向するとともに第1方向に隣接する画素間に共通に配置されたことを特徴とする請求項3に記載の液晶表示装置。前記第1基板は、さらに、第1方向に沿って延出したゲート配線及び補助容量線を備え、前記副画素電極は、絶縁膜を介して前記ゲート配線または前記補助容量線と対向することを特徴とする請求項1乃至4のいずれか1項に記載の液晶表示装置。前記第1副共通電極及び前記第2副共通電極は、前記ゲート配線または前記補助容量線と対向するとともに第2方向に隣接する画素間に共通に配置されたことを特徴とする請求項5に記載の液晶表示装置。第1方向に隣接する第1画素及び第2画素のそれぞれの前記画素電極は、第1画素と第2画素との間の境界に対して線対称の形状であることを特徴とする請求項1乃至6のいずれか1項に記載の液晶表示装置。前記第1画素の第2方向に隣接する第3画素の前記画素電極は、前記第2画素の前記画素電極と同一形状であることを特徴とする請求項7に記載の液晶表示装置。前記第1画素の第2方向に隣接する第3画素の前記画素電極は、前記第1画素の前記画素電極と同一形状であることを特徴とする請求項7に記載の液晶表示装置。前記液晶分子の初期配向方向は、第2方向に略平行な方向であることを特徴とする請求項1乃至9のいずれか1項に記載の液晶表示装置。本実施形態の目的は、表示品位の良好な液晶表示装置を提供することにある。本実施形態によれば、第1方向に沿って延出した副画素電極と、前記副画素電極の一端側に接続され第1方向に交差する第2方向に沿って延出した第1主画素電極と、前記副画素電極の他端側に接続され第2方向に沿って前記第1主画素電極とは逆向きに延出した第2主画素電極と、を有する画素電極を各画素に備えた第1基板と、前記副画素電極を挟んだ両側にそれぞれ配置され第1方向に沿って延出した第1副共通電極及び第2副共通電極と、前記副画素電極の一端側で第2方向に沿って前記第1主画素電極とは逆向きに延出するとともに前記第1副共通電極と接続された第1主共通電極と、前記副画素電極の他端側で第2方向に沿って前記第2主画素電極とは逆向きに延出するとともに前記第2副共通電極と接続された第2主共通電極と、を有する共通電極を備えた第2基板と、前記第1基板と前記第2基板との間に保持された液晶分子を含む液晶層と、を備えたことを特徴とする液晶表示装置が提供される。本実施形態によれば、第1方向に沿って延出した副画素電極と、第1方向に交差する第2方向に沿って延出するとともにその中間部で前記副画素電極の一端側に接続された主画素電極と、を有する画素電極を各画素に備えた第1基板と、前記副画素電極を挟んだ両側にそれぞれ配置され第1方向に沿って延出した第1副共通電極及び第2副共通電極と、前記副画素電極の一端側で第2方向に沿って延出するとともに前記第1副共通電極及び前記第2副共通電極と接続された主共通電極と、を有する共通電極を備えた第2基板と、前記第1基板と前記第2基板との間に保持された液晶分子を含む液晶層と、を備えたことを特徴とする液晶表示装置が提供される。以下、本実施形態について、図面を参照しながら詳細に説明する。なお、各図において、同一又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する説明は省略する。図1は、本実施形態における液晶表示装置1の構成を概略的に示す図である。すなわち、液晶表示装置1は、アクティブマトリクスタイプの液晶表示パネルLPN、液晶表示パネルLPNに接続された駆動ICチップ2及びフレキシブル配線基板3、液晶表示パネルLPNを照明するバックライト4などを備えている。液晶表示パネルLPNは、第1基板であるアレイ基板ARと、アレイ基板ARに対向して配置された第2基板である対向基板CTと、これらのアレイ基板ARと対向基板CTとの間に保持された図示しない液晶層と、を備えて構成されている。このような液晶表示パネルLPNは、画像を表示するアクティブエリアACTを備えている。このアクティブエリアACTは、m×n個のマトリクス状に配置された複数の画素PXによって構成されている但し、m及びnは正の整数である。バックライト4は、図示した例では、アレイ基板ARの背面側に配置されている。このようなバックライト4としては、種々の形態が適用可能であり、また、光源として発光ダイオードLEDを利用したものや冷陰極管CCFLを利用したものなどのいずれでも適用可能であり、詳細な構造については説明を省略する。図2は、図1に示した液晶表示パネルLPNの構成及び等価回路を概略的に示す図である。液晶表示パネルLPNは、アクティブエリアACTにおいて、n本のゲート配線GG1~Gn、n本の補助容量線CC1~Cn、m本のソース配線SS1~Smなどを備えている。ゲート配線G及び補助容量線Cは、例えば、第1方向であるX方向に沿ってそれぞれ延出しているが、必ずしも直線的に延出していなくても良い。これらのゲート配線G及び補助容量線Cは、第1方向Xに交差する第2方向であるY方向に沿って交互に並列配置されている。ここでは、第1方向Xと第2方向Yとは互いに略直交している。ソース配線Sは、ゲート配線G及び補助容量線Cと交差する。ソース配線Sは、第2方向Yに沿ってそれぞれ延出しているが、必ずしも直線的に延出していなくても良い。なお、ゲート配線G、補助容量線C、及び、ソース配線Sは、それらの一部が屈曲していてもよい。各ゲート配線Gは、アクティブエリアACTの外側に引き出され、ゲートドライバGDに接続されている。各ソース配線Sは、アクティブエリアACTの外側に引き出され、ソースドライバSDに接続されている。これらのゲートドライバGD及びソースドライバSDの少なくとも一部は、例えば、アレイ基板ARに形成され、コントローラを内蔵した駆動ICチップ2と接続されている。各画素PXは、スイッチング素子SW、画素電極PE、共通電極CEなどを備えている。保持容量Csは、例えば補助容量線Cと画素電極PEとの間に形成される。なお、本実施形態においては、液晶表示パネルLPNは、画素電極PEがアレイ基板ARに形成される一方で共通電極CEが対向基板CTに形成された構成であり、これらの画素電極PEと共通電極CEとの間に形成される電界を主に利用して液晶層LQの液晶分子をスイッチングする。画素電極PEと共通電極CEとの間に形成される電界は、アレイ基板ARの主面あるいは対向基板CTの主面にほぼ平行な横電界あるいは、基板主面に対してわずかに傾いた斜め電界である。スイッチング素子SWは、例えば、nチャネル薄膜トランジスタTFTによって構成されている。このスイッチング素子SWは、ゲート配線G及びソース配線Sと電気的に接続されている。アクティブエリアACTには、m×n個のスイッチング素子SWが形成されている。画素電極PEは、スイッチング素子SWに電気的に接続されている。アクティブエリアACTには、m×n個の画素電極PEが形成されている。共通電極CEは、例えばコモン電位であり、液晶層LQを介して複数の画素PXの画素電極PEに対して共通に配置されている。補助容量線Cは、補助容量電圧が印加される電圧印加部VCSと電気的に接続されている。アレイ基板ARは、アクティブエリアACTの外側に形成された給電部VSを備えている。対向基板CTに形成された共通電極CEは、図示しない導電部材を介して、アレイ基板ARに形成された給電部VSと電気的に接続されている。図3は、スイッチング素子SWを含む液晶表示パネルLPNの断面を概略的に示す断面図である。なお、ここでは、共通電極の図示を省略し、説明に必要な箇所のみを図示している。液晶表示パネルLPNを構成するアレイ基板ARの背面側には、バックライト4が配置されている。アレイ基板ARは、例えば、ガラス基板やプラスチック基板などの光透過性を有する第1絶縁基板10を用いて形成されている。このアレイ基板ARは、第1絶縁基板10の対向基板CTに対向する側に、スイッチング素子SW、画素電極PE、第1配向膜AL1などを備えている。図示した例では、スイッチング素子SWは、トップゲート型の薄膜トランジスタであるが、ボトムゲート型の薄膜トランジスタであっても良い。また、スイッチング素子SWの半導体層SCは、例えば、ポリシリコンによって形成されているが、アモルファスシリコンによって形成されていても良い。半導体層SCは、チャネル領域SCCを挟んだ両側にそれぞれソース領域SCS及びドレイン領域SCDを有している。なお、第1絶縁基板10と半導体層SCとの間には、絶縁膜であるアンダーコート層が介在していても良い。半導体層SCは、ゲート絶縁膜11によって覆われている。また、ゲート絶縁膜11は、第1絶縁基板10の上にも配置されている。スイッチング素子SWのゲート電極WGは、ゲート絶縁膜11の上に形成され、半導体層SCのチャネル領域SCCの直上に位置している。また、図示を省略するゲート配線及び補助容量線も、ゲート絶縁膜11の上に形成されている。これらのゲート電極WG、ゲート配線及び補助容量線は、同一材料を用いて同一工程で形成可能である。ゲート電極WGは、ゲート配線と電気的に接続されている。ゲート電極WG、ゲート配線及び補助容量線は、第1層間絶縁膜12によって覆われている。また、この第1層間絶縁膜12は、ゲート絶縁膜11の上にも配置されている。これらのゲート絶縁膜11及び第1層間絶縁膜12は、例えば、酸化シリコン及び窒化シリコンなどの無機系材料によって形成されている。スイッチング素子SWのソース電極WS及びドレイン電極WDは、第1層間絶縁膜12の上に形成されている。また、図示を省略するソース配線も、第1層間絶縁膜12の上に形成されている。これらのソース電極WS、ドレイン電極WD、及び、ソース配線は、同一材料を用いて同一工程で形成可能である。ソース電極WSは、ソース配線と電気的に接続されている。ソース電極WSは、ゲート絶縁膜11及び第1層間絶縁膜12を貫通するコンタクトホールを通して半導体層SCのソース領域SCSにコンタクトしている。ドレイン電極WDは、ゲート絶縁膜11及び第1層間絶縁膜12を貫通するコンタクトホールを通して半導体層SCのドレイン領域SCDにコンタクトしている。これらのゲート電極WG、ゲート配線、補助容量線、ソース電極WS、ドレイン電極WD、及び、ソース配線は、例えば、モリブデン、アルミニウム、タングステン、チタンなどの導電材料によって形成されている。このような構成のスイッチング素子SWは、第2層間絶縁膜13によって覆われている。つまり、ソース電極WS、ドレイン電極WD、及び、ソース配線は、第2層間絶縁膜13によって覆われている。また、この第2層間絶縁膜13は、第1層間絶縁膜12の上にも配置されている。この第2層間絶縁膜13は、例えば、紫外線硬化型樹脂や熱硬化型樹脂などの各種有機材料によって形成されている。画素電極PEは、第2層間絶縁膜13の上に配置さている。この画素電極PEは、第2層間絶縁膜13を貫通するコンタクトホールを介してドレイン電極WDに接続されている。このような画素電極PEは、例えば、インジウムティンオキサイドITOやインジウムジンクオキサイドIZOなどの光透過性を有する導電材料によって形成されているが、アルミニウムなどの他の金属材料によって形成されても良い。なお、アレイ基板ARは、さらに、共通電極の一部を備えていても良い。第1配向膜AL1は、アレイ基板ARの対向基板CTと対向する面に配置され、アクティブエリアACTの略全体に亘って延在している。この第1配向膜AL1は、画素電極PEなどを覆っており、第2層間絶縁膜13の上にも配置されている。このような第1配向膜AL1は、水平配向性を示す材料によって形成されている。一方、対向基板CTは、例えば、ガラス基板やプラスチック基板などの光透過性を有する第2絶縁基板20を用いて形成されている。この対向基板CTは、第2絶縁基板20のアレイ基板ARに対向する側に、図示を省略した共通電極や、第2配向膜AL2などを備えている。また、この対向基板CTは、図示を省略するが、各画素PXを区画するあるいは、ソース配線、ゲート配線、補助容量線、スイッチング素子SWなどの配線部に対向するように配置されたブラックマトリクスや各画素PXに対応して配置されたカラーフィルタ層、ブラックマトリクス及びカラーフィルタ層の表面の凹凸の影響を緩和するオーバーコート層などが配置されても良い。共通電極は、例えば、ITOやIZOなどの光透過性を有する導電材料によって形成されている。第2配向膜AL2は、対向基板CTのアレイ基板ARと対向する面に配置され、アクティブエリアACTの略全体に亘って延在している。この第2配向膜AL2は、共通電極などを覆っている。このような第2配向膜AL2は、水平配向性を示す材料によって形成されている。これらの第1配向膜AL1及び第2配向膜AL2には、液晶分子を初期配向させるための配向処理例えば、ラビング処理や光配向処理がなされている。第1配向膜AL1が液晶分子を初期配向させる第1配向処理方向、及び、第2配向膜AL2が液晶分子を初期配向させる第2配向処理方向は、例えば、第2方向Yと略平行な方向である。これらの第1配向処理方向及び第2配向処理方向は、ともに平行であって、互いに逆向きの方向あるいは同じ向きの方向である。上述したようなアレイ基板ARと対向基板CTとは、それぞれの第1配向膜AL1及び第2配向膜AL2が対向するように配置されている。このとき、アレイ基板ARの第1配向膜AL1と対向基板CTの第2配向膜AL2との間には、例えば、樹脂材料によって一方の基板に一体的に形成された柱状スペーサが配置され、これにより、所定のギャップ、例えば2~7μmのセルギャップが形成される。アレイ基板ARと対向基板CTとは、所定のセルギャップが形成された状態で図示しないシール材によって貼り合わせられている。液晶層LQは、アレイ基板ARと対向基板CTとの間に形成されたセルギャップに保持され、第1配向膜AL1と第2配向膜AL2との間に配置されている。液晶層LQは、図示しない液晶分子を含んでいる。このような液晶層LQは、ポジ型の液晶材料によって構成されている。アレイ基板ARの外面、つまり、アレイ基板ARを構成する第1絶縁基板10の外面には、第1光学素子OD1が接着剤などにより貼付されている。この第1光学素子OD1は、第1偏光軸を有する第1偏光板PL1を含んでいる。また、対向基板CTの外面、つまり、対向基板CTを構成する第2絶縁基板20の外面には、第2光学素子OD2が接着剤などにより貼付されている。この第2光学素子OD2は、第2偏光軸を有する第2偏光板PL2を含んでいる。第1偏光板PL1の第1偏光軸と、第2偏光板PL2の第2偏光軸とは、例えば、直交する位置関係にある。一方の偏光板は、例えば、その偏光軸が液晶分子の長軸方向つまり第1配向処理方向あるいは第2配向処理方向と平行あるいは、第2方向Yと平行または直交あるいは、第1方向Xと平行するように配置されている。これにより、ノーマリーブラックモードを実現している。以下に、本実施形態の構成例についてより具体的に説明する。≪第1構成例≫図4は、本実施形態の第1構成例における液晶表示パネルLPNを構成する対向基板CTの一画素PXの構造を概略的に示す平面図である。図示した例では、画素PXは、図中の破線で示した領域に相当し、第1方向Xに沿った長さよりも第2方向Yに沿った長さの方が長い長方形状である。例えば、画素PXの第2方向Yに沿った長さは、画素PXの第1方向Xに沿った長さの約3倍である。対向基板CTは、図示を省略したアレイ基板と対向する側に、共通電極CEを備えている。図示した例では、共通電極CEは、第1方向Xに沿って延出した第1副共通電極CB1及び第2副共通電極CB2と、第2方向Yに沿って延出した第1主共通電極CA1及び第2主共通電極CA2と、を有している。第1副共通電極CB1及び第2副共通電極CB2は、略直線的に延出し、帯状に形成されている。図示した例では、第1副共通電極CB1は画素PXの下側端部に沿って配置され、また、第2副共通電極CB2は画素PXの上側端部に沿って配置されている。これらの第1副共通電極CB1及び第2副共通電極CB2は、詳述しないが、アクティブエリアの外側に引き出され、導電部材を介して、アレイ基板に形成された給電部と電気的に接続され、コモン電位が給電される。第1主共通電極CA1及び第2主共通電極CA2は、略直線的に延出し、帯状に形成されている。図示した例では、第1主共通電極CA1は画素PXの左側端部に沿って配置され、また、第2主共通電極CA2は画素PXの右側端部に沿って配置されている。第1主共通電極CA1は、第1副共通電極CB1と接続されている。図示した例では、第1主共通電極CA1は、画素PXの左下で第1副共通電極CB1と繋がり、第2方向Yに沿って画素PXの中間部付近まで延出している。つまり、第1主共通電極CA1の第2方向Yに沿った長さは、画素PXの第2方向Yに沿った長さの約半分である。画素PXの中間部から左上の第2副共通電極CB2に至る間には、共通電極CEは配置されていない。このように、一画素PXにおいて、第1主共通電極CA1と第1副共通電極CB1とで概略L字状をなしている。第2主共通電極CA2は、第2副共通電極CB2と接続されている。図示した例では、第2主共通電極CA2は、画素PXの右上で第2副共通電極CB2と繋がり、第2方向Yに沿って画素PXの中間部付近まで延出している。つまり、第2主共通電極CA2の第2方向Yに沿った長さは、画素PXの第2方向Yに沿った長さの約半分である。画素PXの中間部から右下の第1副共通電極CB1に至る間には、共通電極CEは配置されていない。このように、一画素PXにおいて、第2主共通電極CA2と第2副共通電極CB2とで概略L字状をなしている。なお、第1主共通電極CA1と第2主共通電極CA2とは、図中に破線で示し第1方向Xに延出した接続電極CCによって接続されていても良い。つまり、一画素PXにおいて、共通電極CEが略S字状に形成されていても良い。図5は、本実施形態の第1構成例における液晶表示パネルLPNの一画素PXを対向基板CT側から見たときのアレイ基板ARの構造を概略的に示す平面図である。なお、画素電極PEと共通電極CEとの位置関係を説明するために、共通電極CEを破線で図示している。また、一画素PXにおける説明に必要な構成のみを図示し、スイッチング素子などの図示を省略している。アレイ基板ARは、第1方向Xに沿って延出したゲート配線G1及びゲート配線G2と、ゲート配線G1とゲート配線G2との間に配置され第1方向Xに沿って延出した補助容量線C1と、第2方向Yに沿って延出したソース配線S1及びソース配線S2と、画素電極PEと、を備えている。補助容量線C1、ゲート配線G1、及び、ゲート配線G2は、ゲート絶縁膜11の上に形成され、第1層間絶縁膜12によって覆われている。ソース配線S1及びソース配線S2は、第1層間絶縁膜12の上に形成され、第2層間絶縁膜13によって覆われている。画素電極PEは、第2層間絶縁膜13の上に形成されている。図示した例では、画素PXにおいて、ソース配線S1は左側端部に配置され厳密には、ソース配線S1は当該画素PXとその左側に隣接する画素との境界に跨って配置されている、ソース配線S2は右側端部に配置されている厳密には、ソース配線S2は当該画素PXとその右側に隣接する画素との境界に跨って配置されている。また、画素PXにおいて、ゲート配線G1は上側端部に配置され厳密には、ゲート配線G1は当該画素PXとその上側に隣接する画素との境界に跨って配置されている、ゲート配線G2は下側端部に配置され厳密には、ゲート配線G2は当該画素PXとその下側に隣接する画素との境界に跨って配置されている、補助容量線C1は画素PXの略中央部に配置されている。画素電極PEは、ソース配線S1とソース配線S2との間に配置されている。また、画素電極PEは、ゲート配線G1とゲート配線G2との間に配置されている。この画素電極PEは、図示を省略したスイッチング素子に電気的に接続されている。このような画素電極PEは、第1方向Xに沿って延出した副画素電極PBと、第2方向Yに沿って延出した第1主画素電極PA1及び第2主画素電極PA2と、を有している。これらの副画素電極PB、第1主画素電極PA1及び第2主画素電極PA2は、電気的に接続されている。図示した例では、副画素電極PB、第1主画素電極PA1及び第2主画素電極PA2は、一体的あるいは連続的に形成されている。副画素電極PBは、略直線的に延出し、帯状に形成されている。図示した例では、副画素電極PBは、第1方向Xに沿って、画素PXの左側端部から右側端部までの間に延出している。このような副画素電極PBにおいて、その一端側PBAが画素PXの左側端部の側に位置し、その他端側PBBが画素PXの右側端部の側に位置している。なお、図示した例では、副画素電極PBの一端側PBAがソース配線S1の上に重ならず、また、副画素電極PBの他端側PBBがソース配線S2の上に重なっていないが、ソース配線S1及びソース配線S2と副画素電極PBとの間には第2層間絶縁膜13が介在しており、副画素電極PBの一端側PBAはソース配線S1の直上に延出していても良いし、副画素電極PBの他端側PBBはソース配線S2の直上に延出していても良い。また、この副画素電極PBは、図示した例では、補助容量線C1の直上に配置され、容量部として機能する。副画素電極PBと補助容量線C1との間には、絶縁膜として、第1層間絶縁膜12及び第2層間絶縁膜13が介在している。換言すると、副画素電極PBは、隣接するゲート配線G1及びゲート配線G2のそれぞれの直上の位置よりも画素PXの内側に位置し、ゲート配線G1とゲート配線G2との間に配置されている。より具体的には、副画素電極PBは、画素PXの略中央部に配置され、ゲート配線G1とゲート配線G2との略中間の位置に配置されている。なお、この副画素電極PBは、ゲート配線が画素PXの略中央部に配置された構成において、ゲート配線に対向していても良いあるいは、副画素電極PBがゲート配線の直上に配置されても良い。第1主画素電極PA1は、副画素電極PBの一端側PBAに接続され、ソース配線S1に近接配置されている。図示した例では、第1主画素電極PA1は、画素PXの中間部で副画素電極PBと繋がり、第2方向Yに沿って画素PXの左上付近まで延出している。つまり、第1主画素電極PA1は、副画素電極PBから画素PXの上側に向かって延出している。この第1主画素通電極PA1の第2方向Yに沿った長さは、画素PXの第2方向Yに沿った長さの約半分である。副画素電極PBの一端側PBAにおいて、画素PXの中間部から左下に至る間には、画素電極PEは配置されていない。一画素PXにおいて、第1主画素電極PA1と副画素電極PBとで概略L字状をなしている。なお、図示した例では、第1主画素電極PA1がソース配線S1及びゲート配線G1の上に重なっていないが、ソース配線S1と第1主画素電極PA1との間には第2層間絶縁膜13が介在しており、また、ゲート配線G1と第1主画素電極PA1との間には第1層間絶縁膜12及び第2層間絶縁膜13が介在しており、第1主画素電極PA1はソース配線S1の直上あるいはゲート配線G1の直上に延出していても良い。第2主画素電極PA2は、副画素電極PBの他端側PBBに接続され、ソース配線S2に近接配置されている。この第2主画素電極PA2は、第2方向Yに沿って第1主画素電極PA1とは逆向きに延出している。図示した例では、第2主画素電極PA2は、画素PXの中間部で副画素電極PBと繋がり、第2方向Yに沿って画素PXの右下付近に向かって延出している。つまり、第2主画素電極PA2は、副画素電極PBから画素PXの下側に向かって延出している。この第2主画素通電極PA2の第2方向Yに沿った長さは、画素PXの第2方向Yに沿った長さの約半分である。副画素電極PBの他端側PBBにおいて、画素PXの中間部から右上に至る間には、画素電極PEは配置されていない。一画素PXにおいて、第2主画素電極PA2と副画素電極PBとで概略L字状をなしている。なお、図示した例では、第2主画素電極PA2がソース配線S2及びゲート配線G2の上に重なっていないが、ソース配線S2と第2主画素電極PA2との間には第2層間絶縁膜13が介在しており、また、ゲート配線G2と第2主画素電極PA2との間には第1層間絶縁膜12及び第2層間絶縁膜13が介在しており、第2主画素電極PA2はソース配線S2の直上あるいはゲート配線G2の直上に延出していても良い。また、図示した例では、破線で示したように、対向基板CTに備えられ共通電極CEを構成する第1副共通電極CB1は、画素PXの下側端部に配置され、ゲート配線G2に対向しているあるいは、第1副共通電極CB1がゲート配線G2の直上に配置されている。つまり、第1副共通電極CB1は、当該画素PXとその下側に隣接する画素との境界に跨って配置されている。換言すると、第1副共通電極CB1は、第2方向Yに隣接する画素間、つまり、当該画素PXとその下側に隣接する画素とに共通に配置されているあるいは、隣接する画素間に1本の第1副共通電極CB1が配置されている。同様に、共通電極CEを構成する第2副共通電極CB2は、画素PXの上側端部に配置され、ゲート配線G1に対向しているあるいは、第2副共通電極CB2がゲート配線G1の直上に配置されている。つまり、第2副共通電極CB2は、当該画素PXとその上側に隣接する画素との境界に跨って配置されている。換言すると、第2副共通電極CB2は、第2方向Yに隣接する画素間、つまり、当該画素PXとその上側に隣接する画素とに共通に配置されているあるいは、隣接する画素間に1本の第2副共通電極CB2が配置されている。なお、これらの第1副共通電極CB1及び第2副共通電極CB2は、補助容量線が画素PXの下側端部及び上側端部に配置された構成において、補助容量線に対向していても良いあるいは、第1副共通電極CB1及び第2副共通電極CB2が補助容量線の直上に配置されても良い。また、図5の破線で示したように、第1主共通電極CA1と第2主共通電極CA2とが接続電極CCによって接続されている場合には、この接続電極CCは、副画素電極PBと対向する。また、共通電極CEを構成する第1主共通電極CA1は、画素PXの左側端部に配置され、ソース配線S1の一部に対向しているあるいは、第1主共通電極CA1がソース配線S1の一部の直上に配置されている。つまり、第1主共通電極CA1は、当該画素PXとその左側に隣接する画素との境界に跨って配置されている。換言すると、第1主共通電極CA1は、第1方向Xに隣接する画素間、つまり、当該画素PXとその左側に隣接する画素とに共通に配置されているあるいは、隣接する画素間に1本の第1主共通電極CA1が配置されている。同様に、共通電極CEを構成する第2主共通電極CA2は、画素PXの右側端部に配置され、ソース配線S2の一部に対向しているあるいは、第2主共通電極CA2がソース配線S2の一部の直上に配置されている。つまり、第2主共通電極CA2は、当該画素PXとその右側に隣接する画素との境界に跨って配置されている。換言すると、第2主共通電極CA2は、第1方向Xに隣接する画素間、つまり、当該画素PXとその右側に隣接する画素とに共通に配置されているあるいは、隣接する画素間に1本の第2主共通電極CA2が配置されている。このような構成においては、第1副共通電極CB1及び第2副共通電極CB2は、副画素電極PBを挟んだ両側にそれぞれ配置されている。あるいは、副画素電極PBは、第1副共通電極CB1と第2副共通電極CB2との間に配置されている。より具体的には、隣接する第1副共通電極CB1及び第2副共通電極CB2の間には、1本の副画素電極PBが位置している。つまり、第1副共通電極CB1、副画素電極PB、及び、第2副共通電極CB2は、第2方向Yに沿ってこの順に配置されている。これらの第1副共通電極CB1、副画素電極PB、及び、第2副共通電極CB2は、互いに略平行に配置されている。このとき、X-Y平面内において、第1副共通電極CB1及び第2副共通電極CB2のいずれも副画素電極PBとは重ならない。第2方向Yに沿った第1副共通電極CB1と副画素電極PBとの間隔は、第2方向Yに沿った第2副共通電極CB2と副画素電極PBとの間隔と略同等である。また、第1主共通電極CA1は、副画素電極PBの一端側PBAで第2方向Yに沿って第1主画素電極PA1とは逆向きに延出している。つまり、第1主画素電極PA1は副画素電極PBの一端側PBAから画素PXの上側に向かって延出している一方で、第1主共通電極CA1は副画素電極PBの一端側PBAで画素PXの下側に向かって延出し第1副共通電極CB1と接続されている。第1主共通電極CA1及び第2主画素電極PA2は、互いに略平行に配置されている。このとき、X-Y平面内において、第1主共通電極CA1は、第2主画素電極PA2とは重ならない。同様に、第2主共通電極CA2は、副画素電極PBの他端側PBBで第2方向Yに沿って第2主画素電極PA2とは逆向きに延出している。つまり、第2主画素電極PA2は副画素電極PBの他端側PBBから画素PXの下側に向かって延出している一方で、第2主共通電極CA2は副画素電極PBの他端側PBBで画素PXの上側に向かって延出し第2副共通電極CB2と接続されている。第2主共通電極CA2及び第1主画素電極PA1は、互いに略平行に配置されている。このとき、X-Y平面内において、第2主共通電極CA2は、第1主画素電極PA1とは重ならない。第1方向Xに沿った第1主共通電極CA1と第2主画素電極PA2との間隔は、第1方向Xに沿った第2主共通電極CA2と第1主画素電極PA1との間隔と略同等である。図示した例では、画素電極PE及び共通電極CEのそれぞれは、画素PXの中心Oについて点対称な形状に形成されている。画素PXの下側半分においては、L字状をなす共通電極CEとして第1主共通電極CA1及び第1副共通電極CB1と、L字状をなす画素電極PEとして第2主画素電極PA2及び副画素電極PBとで囲まれた第1開口部OP1が形成される。第1開口部OP1の中心OBについて、L字状の第1主共通電極CA1及び第1副共通電極CB1は、L字状の第2主画素電極PA2及び副画素電極PBと点対称の位置関係にある。画素PXの上側半分においては、L字状をなす共通電極CEとして第2主共通電極CA2及び第2副共通電極CB2と、L字状をなす画素電極PEとして第1主画素電極PA1及び副画素電極PBとで囲まれた第2開口部OP2が形成される。第2開口部OP2の中心OUについて、L字状の第2主共通電極CA2及び第2副共通電極CB2は、L字状の第1主画素電極PA1及び副画素電極PBと点対称の位置関係にある。一画素PXにおいて、下側半分の第1開口部OP1の面積と、上側半分の第2開口部OP2の面積とは略同一である。図6は、上記の第1構成例の液晶表示パネルLPNの動作を説明するための一画素PXの平面図である。すなわち、液晶層LQに電圧が印加されていない状態つまり画素電極PEと共通電極CEとの間に電位差あるいは電界が形成されていない無電界時OFF時には、液晶層LQの液晶分子LMは、その長軸が第1配向膜AL1の第1配向処理方向及び第2配向膜AL2の第2配向処理方向を向くように配向している。このようなOFF時が初期配向状態に相当し、OFF時の液晶分子LMの配向方向が初期配向方向に相当する。なお、厳密には、液晶分子LMは、X-Y平面に平行に配向しているとは限らず、プレチルトしている場合が多い。このため、液晶分子LMの厳密な初期配向方向とは、OFF時の液晶分子LMの配向方向をX-Y平面に正射影した方向である。しかしながら、説明を簡略にするために、以下では、液晶分子LMは、X-Y平面に平行に配向しているものとし、X-Y平面と平行な面内で回転するものとして説明する。ここでは、第1配向膜AL1の第1配向処理方向及び第2配向膜AL2の第2配向処理方向は、ともに第2方向Yと略平行な方向である。このようなOFF時においては、液晶分子LMは、図中の破線で示したように、その長軸が第2方向Yと略平行な方向に配向する。つまり、液晶分子LMの初期配向方向は、第2方向Yと平行である。第1配向膜AL1の第1配向処理方向及び第2配向膜AL2の第2配向処理方向が互いに平行且つ逆向きである場合、液晶層LQの断面において、液晶分子LMは、第1配向膜AL1の近傍、第2配向膜AL2の近傍、及び、液晶層LQの中間部において略均一なプレチルト角を持って配向しているホモジニアス配向。また、第1配向膜AL1の第1配向処理方向及び第2配向膜AL2の第2配向処理方向が平行且つ同じ向きである場合、液晶層LQの断面において、液晶分子LMは、液晶層LQの中間部において略水平プレチルト角が略ゼロに配向し、ここを境界として第1配向膜AL1の近傍及び第2配向膜AL2の近傍において対称となるようなプレチルト角を持って配向するスプレイ配向。バックライト4からのバックライト光は、その一部が第1偏光板PL1を透過し、液晶表示パネルLPNに入射する。液晶表示パネルLPNに入射した光の偏光状態は、液晶層LQを通過する際に液晶分子LMの配向状態によって異なる。OFF時においては、液晶層LQを通過した光は、第2偏光板PL2によって吸収される黒表示。一方、画素電極PEと共通電極CEとの間に電位差が形成された状態ON時では、画素電極PEと共通電極CEとの間に基板と略平行な横電界あるいは斜め電界が形成される。これにより、液晶分子LMは、図中の実線で示したように、その長軸が電界の向きと略平行となるように基板主面と略平行な平面内で回転する。図示した例では、一画素PXは、画素電極PE及び共通電極CEによって区画された2つの領域つまり、第1開口部OP1及び第2開口部OP2に分割されている。すなわち、第1開口部OP1の領域内の液晶分子LMは、第2方向Yに対して時計回りに回転し、その長軸が電界に沿って図中の左下を向くように配向する。また、第2開口部OP2の領域内の液晶分子LMは、第2方向Yに対して時計回りに回転し、その長軸が電界に沿って図中の右上を向くように配向する。このように、各画素PXにおいて、画素電極PEと共通電極CEとの間に横電界あるいは斜め電界が形成された状態では、液晶分子LMの配向方向が少なくとも2方向に分かれ、それぞれの配向方向でドメインが形成される。つまり、一画素PXには、少なくとも2つのドメインが形成される。このようなON時には、バックライト4から液晶表示パネルLPNに入射したバックライト光は、その一部が第1偏光板PL1を透過し、液晶表示パネルLPNに入射する。液晶層LQに入射したバックライト光は、画素電極PEと共通電極CEとで区画された第1開口部OP1及び第2開口部OP2をそれぞれ通過した際に、その偏光状態が変化する。このようなON時においては、液晶層LQを通過した少なくとも一部の光は、第2偏光板PL2を透過する白表示。このような第1構成例によれば、一画素内に少なくとも2つのドメインを形成することが可能となるため、少なくとも2方向での視野角を光学的に補償することができ、広視野角化が可能となる。しかも、画素PXの開口部を挟んだ両端側にそれぞれ画素電極及び共通電極が配置された構成により、他の電極を配置することなく、一画素内に複数のドメインを形成することが可能である。したがって、画素ピッチの短縮化、あるいは、一画素の第1方向Xに沿った長さ及び第2方向Yに沿った長さの短縮化が可能であり、高精細化が実現できる。また、アレイ基板ARと対向基板CTとの合わせずれが生じた際に、画素電極PEと共通電極CEとの距離が設計値から変化してしまうことがある。しかしながら、このような合わせずれは、全ての画素PXに共通に生じるため、画素PX間での電界分布に相違はなく、また、各画素PXの開口部の面積についても実質的に相違はない。このため、画像の表示に及ぼす影響はきわめて小さく、合わせズレに起因した透過率のばらつきを抑制することが可能となる。したがって、表示品位の良好な液晶表示装置を提供することが可能となる。なお、ON時には、画素電極PE付近あるいは共通電極CE付近では、横電界がほとんど形成されないあるいは、液晶分子LMを駆動するのに十分な電界が形成されないため、液晶分子LMは、OFF時と同様に初期配向方向からほとんど動かない。このため、上記のように、画素電極PE及び共通電極CEが光透過性の導電材料によって形成されていても、これらの領域ではバックライト光がほとんど透過せず、ON時において表示にほとんど寄与しない。したがって、画素電極PE及び共通電極CEは、必ずしも透明な導電材料によって形成される必要はなく、アルミニウムや銀などの導電材料を用いて形成しても良い。次に、上記の第1構成例について、レイアウト例について説明する。図7は、本実施形態の第1構成例におけるアクティブエリアのレイアウトの一例を概略的に示す図である。なお、ここでは、説明に必要な構成のみを図示している。まず、各画素PXの画素電極PEの形状に着目すると、第1方向Xに隣接する2つの画素PXのそれぞれの画素電極PEは、画素間の境界に対して線対称の形状である。図示した例において、第1画素PX1の第1画素電極PE1は、図5などを参照しながら説明したのと同一形状である。この第1画素PX1の右側に隣接する第2画素PX2の第2画素電極PE2は、第1画素PX1と第2画素PX2との間の境界に対して線対称の形状である。なお、第1画素PX1の左側に隣接する画素の画素電極についても、第2画素電極PE2と同一形状である。つまり、第1方向Xに並んだ各画素PXの画素電極PEは、交互に左右の向きが反転している。また、各画素PXの画素電極PEについて、第2方向Yに隣接する2つの画素PXのそれぞれの画素電極PEは、画素間の境界に対して線対称の形状である。図示した例において、第1画素PX1の下側に隣接する第3画素PX3の第3画素電極PE3は、第1画素PX1と第3画素PX3との間の境界に対して線対称の形状であり、第2画素PX2の第2画素電極PE2と同一形状である。図示しないが、第1画素PX1の上側に隣接する画素の画素電極についても、第2画素電極PE2と同一形状である。つまり、第2方向Yに並んだ各画素PXの画素電極PEは、交互に上下の向きが反転している。このように、第1画素PX1を中心として四方の画素の各画素電極PEの形状は、すべて同一であり、しかも、第1画素PX1の第1画素電極PE1とは異なる形状である。共通電極CEの形状については、各画素PXの境界に沿って配置され、しかも、画素電極PEのL字形状に向かい合うL字形状の部分を有している。このようなレイアウトにおいて、液晶分子LMの初期配向方向が第2方向Yに設定され、各画素PXの画素電極PEと共通電極CEとの間に電位差が形成されたON時においては、例えば、第1画素PX1の上側半分では、液晶分子LMの長軸は矢印A1で示した右上方向を向き、第1画素PX1の下側半分では、液晶分子LMの長軸は矢印A2で示した左下方向を向き、第2画素PX2の上側半分では、液晶分子LMの長軸は矢印A3で示した左上方向を向き、第2画素PX2の下側半分では、液晶分子LMの長軸は矢印A4で示した右下方向を向く。同様のことは、第1画素PX1と第3画素PX3との間でも言える。つまり、隣接する2つの画素PXにおいて、4つのドメインを形成することが可能となる。高精細なレイアウトにおいては、隣接する2つの画素PXには略同等の画素電圧が書き込まれるため、これらの2つの画素PXによって4方向での視野角を光学的に補償することが可能となる。図8は、本実施形態の第1構成例におけるアクティブエリアの他のレイアウトの一例を概略的に示す図である。なお、ここでは、説明に必要な構成のみを図示している。ここに示したレイアウトは、図7に示したレイアウトと比較して、各画素PXの画素電極PEについて、第2方向Yに隣接する画素PXのそれぞれの画素電極PEが同一形状である点で相違している。図示した例において、第1画素PX1の右側に隣接する第2画素PX2の第2画素電極PE2は、第1画素PX1と第2画素PX2との間の境界に対して線対称の形状であり、第1画素PX1の左側に隣接する画素の画素電極についても、第2画素電極PE2と同一形状である。また、第1画素PX1の下側に隣接する第3画素PX3の第3画素電極PE3は、第1画素電極PE1と同一形状であり、図示しないが、第1画素PX1の上側に隣接する画素の画素電極についても第1画素電極PE1と同一形状である。つまり、第2方向Yに並んだ各画素PXの画素電極PEは、すべて同一形状である。共通電極CEの形状については、各画素PXの境界に沿って配置され、しかも、画素電極PEのL字形状に向かい合うL字形状の部分を有している。このようなレイアウトにおいても、上記の例と同様に、液晶分子LMの初期配向方向が第2方向Yに設定され、各画素PXの画素電極PEと共通電極CEとの間に電位差が形成されたON時においては、例えば、第1画素PX1の上側半分では、液晶分子LMの長軸は矢印A1で示した右上方向を向き、第1画素PX1の下側半分では、液晶分子LMの長軸は矢印A2で示した左下方向を向き、第2画素PX2の上側半分では、液晶分子LMの長軸は矢印A3で示した左上方向を向き、第2画素PX2の下側半分では、液晶分子LMの長軸は矢印A4で示した右下方向を向く。つまり、第1方向Xに隣接する2つの画素PXにおいて、4つのドメインを形成することが可能となる。≪第2構成例≫図9は、本実施形態の第2構成例における液晶表示パネルLPNを構成する対向基板CTの一画素PXの構造を概略的に示す平面図である。図示した例では、第1構成例と同様に、図中の破線で示した領域に相当する画素PXは、第1方向Xに沿った長さよりも第2方向Yに沿った長さの方が長い長方形状であり、画素PXの第2方向Yに沿った長さは、画素PXの第1方向Xに沿った長さの約3倍である。対向基板CTは、図示を省略したアレイ基板と対向する側に、共通電極CEを備えている。図示した例では、共通電極CEは、第1方向Xに沿って延出した第1副共通電極CB1及び第2副共通電極CB2と、第2方向Yに沿って延出した主共通電極CAと、を有している。第1副共通電極CB1及び第2副共通電極CB2については、第1構成例と同一構成である。主共通電極CAは、略直線的に延出し、帯状に形成されている。図示した例では、主共通電極CAは、画素PXの右側端部に沿って配置されている。この主共通電極CAは、第1副共通電極CB1及び第2副共通電極CB2と接続されている。図示した例では、主共通電極CAは、画素PXの右下で第1副共通電極CB1と繋がり、また、画素PXの右上で第2副共通電極CB2と繋がっている。なお、主共通電極CAと対向する画素PXの端部図示した例では画素PXの左側端部には、共通電極CEは配置されていない。一画素PXにおいて、主共通電極CAと第1副共通電極CB1とで概略L字状をなしており、また、主共通電極CAと第2副共通電極CB2とで概略L字状をなしている。さらに、主共通電極CAと第1副共通電極CB1及び第2副共通電極CB2とで概略コの字状をなしている。図10は、本実施形態の第2構成例における液晶表示パネルLPNの一画素PXを対向基板CT側から見たときのアレイ基板ARの構造を概略的に示す平面図である。なお、画素電極PEと共通電極CEとの位置関係を説明するために、共通電極CEを破線で図示している。また、一画素PXにおける説明に必要な構成のみを図示し、スイッチング素子などの図示を省略している。アレイ基板ARは、第1構成例と同様に、ゲート配線G1及びゲート配線G2と、補助容量線C1と、ソース配線S1及びソース配線S2と、画素電極PEと、を備えている。この第2構成例では、第1構成例と比較して、画素電極PEの形状が相違している。すなわち、画素電極PEは、第1方向Xに沿って延出した副画素電極PBと、第2方向Yに沿って延出した主画素電極PAと、を有している。これらの副画素電極PB及び主画素電極PAは、電気的に接続されている。図示した例では、副画素電極PB及び主画素電極PAは、一体的あるいは連続的に形成されている。副画素電極PBは、略直線的に延出し、帯状に形成されている。図示した例では、副画素電極PBは、第1方向Xに沿って、画素PXの左側端部から右側端部までの間に延出している。このような副画素電極PBにおいて、その一端側PBAが画素PXの左側端部の側に位置し、その他端側PBBが画素PXの右側端部の側に位置している。なお、図示した例では、副画素電極PBの一端側PBAがソース配線S1の上に重ならず、また、副画素電極PBの他端側PBBがソース配線S2の上に重なっていないが、ソース配線S1及びソース配線S2と副画素電極PBとの間には第2層間絶縁膜13が介在しており、副画素電極PBの一端側PBAはソース配線S1の直上に延出していても良いし、副画素電極PBの他端側PBBはソース配線S2の直上に延出していても良い。また、この副画素電極PBは、図示した例では、補助容量線C1の直上に配置され、容量部として機能する。副画素電極PBと補助容量線C1との間には、絶縁膜として、第1層間絶縁膜12及び第2層間絶縁膜13が介在している。換言すると、副画素電極PBは、隣接するゲート配線G1及びゲート配線G2のそれぞれの直上の位置よりも画素PXの内側に位置し、ゲート配線G1とゲート配線G2との間に配置されている。より具体的には、副画素電極PBは、画素PXの略中央部に配置され、ゲート配線G1とゲート配線G2との略中間の位置に配置されている。なお、この副画素電極PBは、ゲート配線が画素PXの略中央部に配置された構成において、ゲート配線に対向していても良いあるいは、副画素電極PBがゲート配線の直上に配置されても良い。主画素電極PAは、その中間部で副画素電極PBの一端側PBAに接続され、ソース配線S1に近接配置されている。図示した例では、主画素電極PAは、第2方向Yに沿って画素PXの左下付近から左上付近まで延出しており、その中間部で副画素電極PBと繋がっている。換言すると、主画素電極PAは、副画素電極PBを挟んでその両側に向かって延出している。この主画素通電極PAの第2方向Yに沿った長さは、画素PXの第2方向Yに沿った長さと略同等である。副画素電極PBの他端側PBBにおいては、主画素電極は配置されていない。一画素PXにおいて、主画素電極PAと副画素電極PBとで概略トの字状をなしている。なお、副画素電極PBを挟んで画素PXの下側においては、主画素電極PAと副画素電極PBとで概略L字状をなしており、同様に、副画素電極PBを挟んで画素PXの上側においては、主画素電極PAと副画素電極PBとで概略L字状をなしている。なお、図示した例では、主画素電極PAがソース配線S1やゲート配線G1及びゲート配線G2の上に重なっていないが、ソース配線S1と主画素電極PAとの間には第2層間絶縁膜13が介在しており、また、ゲート配線G1及びゲート配線G2と主画素電極PAとの間には第1層間絶縁膜12及び第2層間絶縁膜13が介在しており、主画素電極PAの一部はソース配線S1の直上あるいはゲート配線G1及びゲート配線G2の直上に延出していても良い。また、図示した例では、破線で示したように、対向基板CTに備えられ共通電極CEを構成する第1副共通電極CB1は、第1構成例と同様に、画素PXの下側端部に配置され、ゲート配線G2に対向しているあるいは、第1副共通電極CB1がゲート配線G2の直上に配置されている。また、共通電極CEを構成する第2副共通電極CB2は、画素PXの上側端部に配置され、ゲート配線G1に対向しているあるいは、第2副共通電極CB2がゲート配線G1の直上に配置されている。また、共通電極CEを構成する主共通電極CAは、画素PXの右側端部に配置され、ソース配線S2の一部に対向しているあるいは、主共通電極CAがソース配線S2の直上に配置されている。つまり、主共通電極CAは、当該画素PXとその右側に隣接する画素との境界に跨って配置されている。換言すると、主共通電極CAは、第1方向Xに隣接する画素間、つまり、当該画素PXとその右側に隣接する画素とに共通に配置されているあるいは、隣接する画素間に1本の主共通電極CAが配置されている。このような構成においては、第1副共通電極CB1及び第2副共通電極CB2は、副画素電極PBを挟んだ両側にそれぞれ配置されている。あるいは、副画素電極PBは、第1副共通電極CB1と第2副共通電極CB2との間に配置されている。より具体的には、隣接する第1副共通電極CB1及び第2副共通電極CB2の間には、1本の副画素電極PBが位置している。つまり、第1副共通電極CB1、副画素電極PB、及び、第2副共通電極CB2は、第2方向Yに沿ってこの順に配置されている。これらの第1副共通電極CB1、副画素電極PB、及び、第2副共通電極CB2は、互いに略平行に配置されている。このとき、X-Y平面内において、第1副共通電極CB1及び第2副共通電極CB2のいずれも副画素電極PBとは重ならない。第2方向Yに沿った第1副共通電極CB1と副画素電極PBとの間隔は、第2方向Yに沿った第2副共通電極CB2と副画素電極PBとの間隔と略同等である。また、主共通電極CAは、副画素電極PBの他端側PBBで第2方向Yに沿って延出している。つまり、主画素電極PAは副画素電極PBの一端側PBAで画素PXの下側から上側まで第2方向Yに沿って延出し副画素電極PBと接続されている一方で、主共通電極CAは副画素電極PBの他端側PBBで画素PXの下側から上側まで第2方向Yに沿って延出し第1副共通電極CB1及び第2副共通電極CB2と接続されている。主共通電極CA及び主画素電極PAは、互いに略平行に配置されている。このとき、X-Y平面内において、主共通電極CAは、主画素電極PAとは重ならない。画素PXの下側半分においては、L字状をなす共通電極CEとして主共通電極CA及び第1副共通電極CB1と、L字状をなす画素電極PEとして主画素電極PA及び副画素電極PBとで囲まれた第1開口部OP1が形成される。第1開口部OP1の中心OBについて、L字状の主共通電極CA及び第1副共通電極CB1は、L字状の主画素電極PA及び副画素電極PBと点対称の位置関係にある。画素PXの上側半分においては、L字状をなす共通電極CEとして主共通電極CA及び第2副共通電極CB2と、L字状をなす画素電極PEとして主画素電極PA及び副画素電極PBとで囲まれた第2開口部OP2が形成される。第2開口部OP2の中心OUについて、L字状の主共通電極CA及び第2副共通電極CB2は、L字状の主画素電極PA及び副画素電極PBと点対称の位置関係にある。一画素PXにおいて、下側半分の第1開口部OP1の面積と、上側半分の第2開口部OP2の面積とは略同一である。図11は、上記の第2構成例の液晶表示パネルLPNの動作を説明するための一画素PXの平面図である。すなわち、OFF時には、第1構成例と同様に、液晶層LQの液晶分子LMは、図中の点線で示したように、その長軸が第1配向膜AL1の第1配向処理方向及び第2配向膜AL2の第2配向処理方向を向くように配向しており、ここでは、第2方向Yと略平行な方向に配向している。このOFF時においては、黒表示となる。一方、画素電極PEと共通電極CEとの間に電位差が形成された状態ON時では、画素電極PEと共通電極CEとの間に基板と略平行な横電界あるいは斜め電界が形成される。これにより、液晶分子LMは、図中の実線で示したように、その長軸が電界の向きと略平行となるように基板主面と略平行な平面内で回転する。図示した例では、一画素PXは、画素電極PE及び共通電極CEによって区画された2つの領域つまり、第1開口部OP1及び第2開口部OP2に分割されている。すなわち、第1開口部OP1の領域内の液晶分子LMは、第2方向Yに対して反時計回りに回転し、その長軸が電界に沿って図中の右下を向くように配向する。また、第2開口部OP2の領域内の液晶分子LMは、第2方向Yに対して時計回りに回転し、その長軸が電界に沿って図中の右上を向くように配向する。このように、各画素PXにおいて、画素電極PEと共通電極CEとの間に横電界あるいは斜め電界が形成された状態では、液晶分子LMの配向方向が少なくとも2方向に分かれ、それぞれの配向方向でドメインが形成される。つまり、一画素PXには、少なくとも2つのドメインが形成される。このようなON時には、白表示となる。このような第2構成例によれば、第1構成例と同様の効果が得られる。次に、上記の第2構成例について、レイアウト例について説明する。図12は、本実施形態の第2構成例におけるアクティブエリアのレイアウトの一例を概略的に示す図である。なお、ここでは、説明に必要な構成のみを図示している。まず、各画素PXの画素電極PEの形状に着目すると、第1方向Xに隣接する2つの画素PXのそれぞれの画素電極PEは、画素間の境界に対して線対称の形状である。図示した例において、第1画素PX1の第1画素電極PE1は、図10などを参照しながら説明したのと同一形状である。この第1画素PX1の右側に隣接する第2画素PX2の第2画素電極PE2は、第1画素PX1と第2画素PX2との間の境界に対して線対称の形状である。なお、第1画素PX1の左側に隣接する画素の画素電極についても、第2画素電極PE2と同一形状である。つまり、第1方向Xに並んだ各画素PXの画素電極PEは、交互に左右の向きが反転している。また、図示した例において、第1画素PX1の下側に隣接する第3画素PX3の第3画素電極PE3は、第2画素PX2の第2画素電極PE2と同一形状である。図示しないが、第1画素PX1の上側に隣接する画素の画素電極についても、第2画素電極PE2と同一形状である。つまり、第2方向Yに並んだ各画素PXの画素電極PEは、交互に上下の向きが反転している。このように、第1画素PX1を中心として四方の画素の各画素電極PEの形状は、すべて同一であり、しかも、第1画素PX1の第1画素電極PE1とは異なる形状である。共通電極CEの形状については、各画素PXの境界に沿って配置され、しかも、画素電極PEのL字形状に向かい合うL字形状の部分を有している。このようなレイアウトにおいて、液晶分子LMの初期配向方向が第2方向Yに設定され、各画素PXの画素電極PEと共通電極CEとの間に電位差が形成されたON時においては、例えば、第1画素PX1の上側半分では、液晶分子LMの長軸は矢印A1で示した右上方向を向き、第1画素PX1の下側半分では、液晶分子LMの長軸は矢印A2で示した右下方向を向き、第2画素PX2の上側半分では、液晶分子LMの長軸は矢印A3で示した左上方向を向き、第2画素PX2の下側半分では、液晶分子LMの長軸は矢印A4で示した左下方向を向く。同様のことは、第1画素PX1と第3画素PX3との間でも言える。つまり、隣接する2つの画素PXにおいて、4つのドメインを形成することが可能となる。図13は、本実施形態の第2構成例におけるアクティブエリアの他のレイアウトの一例を概略的に示す図である。なお、ここでは、説明に必要な構成のみを図示している。ここに示したレイアウトは、図12に示したレイアウトと比較して、各画素PXの画素電極PEについて、第2方向Yに隣接する画素PXのそれぞれの画素電極PEが同一形状である点で相違している。図示した例において、第1画素PX1の右側に隣接する第2画素PX2の第2画素電極PE2は、第1画素PX1と第2画素PX2との間の境界に対して線対称の形状であり、第1画素PX1の左側に隣接する画素の画素電極についても、第2画素電極PE2と同一形状である。また、第1画素PX1の下側に隣接する第3画素PX3の第3画素電極PE3は、第1画素電極PE1と同一形状であり、図示しないが、第1画素PX1の上側に隣接する画素の画素電極についても第1画素電極PE1と同一形状である。つまり、第2方向Yに並んだ各画素PXの画素電極PEは、すべて同一形状である。共通電極CEの形状については、各画素PXの境界に沿って配置され、しかも、画素電極PEのL字形状に向かい合うL字形状の部分を有している。このようなレイアウトにおいても、上記の例と同様に、液晶分子LMの初期配向方向が第2方向Yに設定され、各画素PXの画素電極PEと共通電極CEとの間に電位差が形成されたON時においては、例えば、第1画素PX1の上側半分では、液晶分子LMの長軸は矢印A1で示した右上方向を向き、第1画素PX1の下側半分では、液晶分子LMの長軸は矢印A2で示した右下方向を向き、第2画素PX2の上側半分では、液晶分子LMの長軸は矢印A3で示した左上方向を向き、第2画素PX2の下側半分では、液晶分子LMの長軸は矢印A4で示した左下方向を向く。つまり、第1方向Xに隣接する2つの画素PXにおいて、4つのドメインを形成することが可能となる。以上説明したように、本実施形態によれば、表示品位の良好な液晶表示装置を提供することが可能となる。なお、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これらの新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。