各画素の中央を通り直線状に延在した信号配線と、前記信号配線を覆う絶縁膜と、前記絶縁膜を介して前記信号配線の直上に位置し且つ前記信号配線と略平行な直線状に延在した帯状の画素電極と、を備えた第1基板と、隣接する画素の間にそれぞれ配置され前記画素電極と略平行な直線状に延在した帯状の対向電極を備えた第2基板と、前記第1基板と前記第2基板との間に保持された液晶層と、を備えたことを特徴とする液晶表示装置。前記信号配線は、前記画素電極に書き込まれる信号電圧を供給するソース配線であることを特徴とする請求項1に記載の液晶表示装置。前記第1基板は、さらに、前記信号配線を覆う前記絶縁膜と前記画素電極との間に、前記絶縁膜上に形成され前記信号配線の直上に位置する固定電位のシールド電極と、前記シールド電極を覆うとともに前記画素電極の下地となる層間絶縁膜と、を備えたことを特徴とする請求項1または2に記載の液晶表示装置。第1方向に沿って延在したゲート配線と、各画素の中央を通り第1方向に交差する第2方向に沿って延在したソース配線と、前記ゲート配線及び前記ソース配線に電気的に接続されたスイッチング素子と、前記ソース配線を覆う絶縁膜と、前記スイッチング素子に電気的に接続されるとともに前記絶縁膜を介して前記ソース配線の直上に位置し第2方向に沿って延在した帯状の画素電極と、を備えた第1基板と、第1方向に隣接する画素の間にそれぞれ配置され第2方向に沿って延在した帯状の対向電極を備えた第2基板と、前記第1基板と前記第2基板との間に保持された液晶層と、を備えたことを特徴とする液晶表示装置。前記第1基板は、さらに、前記ソース配線を覆う前記絶縁膜と前記画素電極との間に、前記絶縁膜上に形成され前記ソース配線の直上に位置する固定電位のシールド電極と、前記シールド電極を覆うとともに前記画素電極の下地となる層間絶縁膜と、を備えたことを特徴とする請求項4に記載の液晶表示装置。前記画素電極を挟んだ両側に位置する前記対向電極のそれぞれと前記画素電極との間隔は略同一であることを特徴とする請求項1乃至5のいずれか1項に記載の液晶表示装置。前記画素電極と前記対向電極との間に電界が形成された状態で、前記液晶層の液晶分子は、前記画素電極を挟んで互いに逆向きの方向に配向することを特徴とする請求項1乃至6のいずれか1項に記載の液晶表示装置。本実施形態の目的は、開口率の低減を抑制することが可能な液晶表示装置を提供することにある。本実施形態によれば、各画素の中央を通り直線状に延在した信号配線と、前記信号配線を覆う絶縁膜と、前記絶縁膜を介して前記信号配線の直上に位置し且つ前記信号配線と略平行な直線状に延在した帯状の画素電極と、を備えた第1基板と、隣接する画素の間に配置されそれぞれ前記画素電極と略平行な直線状に延在した帯状の対向電極を備えた第2基板と、前記第1基板と前記第2基板との間に保持された液晶層と、を備えたことを特徴とする液晶表示装置が提供される。本実施形態によれば、第1方向に沿って延在したゲート配線と、各画素の中央を通り第1方向に交差する第2方向に沿って延在したソース配線と、前記ゲート配線及び前記ソース配線に電気的に接続されたスイッチング素子と、前記ソース配線を覆う絶縁膜と、前記スイッチング素子に電気的に接続されるとともに前記絶縁膜を介して前記ソース配線の直上に位置し第2方向に沿って延在した帯状の画素電極と、を備えた第1基板と、第1方向に隣接する画素の間にそれぞれ配置され第2方向に沿って延在した帯状の対向電極を備えた第2基板と、前記第1基板と前記第2基板との間に保持された液晶層と、を備えたことを特徴とする液晶表示装置が提供される。以下、本実施形態について、図面を参照しながら詳細に説明する。なお、各図において、同一又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する説明は省略する。図1は、本実施形態における液晶表示装置の構成を模式的に示す図である。すなわち、液晶表示装置1は、アクティブマトリクスタイプの液晶表示パネルLPN、液晶表示パネルLPNに接続された駆動ICチップ2及びフレキシブル配線基板3などを備えている。液晶表示パネルLPNは、所定の間隔をおいて対向配置された第1基板としてのアレイ基板AR及び第2基板としての対向基板CTと、これらのアレイ基板ARと対向基板CTとの間に保持された図示しない液晶層と、を備えて構成されている。これらのアレイ基板ARと対向基板CTとは、図示しないシール材によって貼り合わせられている。このような液晶表示パネルLPNは、シール材によって囲まれた内側に、画像を表示するアクティブエリアACTを備えている。このアクティブエリアACTは、例えば、略矩形状であり、m×n個のマトリクス状に配置された複数の画素PXによって構成されている但し、m及びnは正の整数である。また、本実施形態においては、液晶表示パネルLPNは、透過表示機能を有しており、液晶表示装置1は、液晶表示パネルLPNを照明するバックライト4を備えている。このバックライト4は、図示した例では、液晶表示パネルLPNの背面側つまりアレイ基板ARの背面側に配置されている。このようなバックライト4としては、種々の形態が適用可能であり、また、光源として発光ダイオードLEDを利用したものや冷陰極管CCFLを利用したものなどのいずれでも適用可能であり、詳細な構造については説明を省略する。図2は、図1に示した液晶表示パネルLPNの構成及び等価回路を概略的に示す図である。液晶表示パネルLPNは、アクティブエリアACTにおいて、n本のゲート配線GG1~Gn、n本の補助容量線CC1~Cn、m本のソース配線SS1~Smなどを備えている。ゲート配線G及び補助容量線Cは、第1方向Xに沿ってそれぞれ延在している。また、ゲート配線G及び補助容量線Cは、第1方向Xに交差ここでは直交する第2方向Yに沿って交互に並列配置されている。ソース配線Sは、ゲート配線G及び補助容量線Cと交差する第2方向Yに沿ってそれぞれ延在している。また、ソース配線Sは、第1方向Xに沿って並列配置されている。つまり、ゲート配線G及び補助容量線Cと、ソース配線Sとは、略直交している。各ゲート配線Gは、アクティブエリアACTの外側に引き出され、ゲートドライバGDに接続されている。各ゲート配線Gは、スイッチング素子SWのON/OFFを制御する制御信号を供給するための信号配線に相当する。各ソース配線Sは、アクティブエリアACTの外側に引き出され、ソースドライバSDに接続されている。各ソース配線Sは、画素電極PEに書き込まれる信号電圧を供給するための信号配線に相当する。これらのゲートドライバGD及びソースドライバSDの少なくとも一部は、例えば、アレイ基板ARに形成され、コントローラを内蔵した駆動ICチップ2と接続されている。各画素PXは、スイッチング素子SW、画素電極PE、対向電極CEなどを備えている。保持容量Csは、例えば補助容量線Cと画素電極PEとの間に形成される。なお、本実施形態においては、液晶表示パネルLPNは、画素電極PEがアレイ基板ARに形成される一方で対向電極CEが対向基板CTに形成された構成であり、これらの画素電極PEと対向電極CEとの間に形成される電界を主に利用して液晶層LQの液晶分子をスイッチングする。画素電極PEと対向電極CEとの間に形成される電界は、アレイ基板ARの主面あるいは対向基板CTの主面にほぼ平行な横電界あるいは、基板主面に対してわずかに傾いた斜め電界である。スイッチング素子SWは、例えば、nチャネル薄膜トランジスタTFTによって構成されている。このスイッチング素子SWは、ゲート配線G及びソース配線Sに電気的に接続されている。アクティブエリアACTには、m×n個のスイッチング素子SWが形成されている。画素電極PEは、スイッチング素子SWに電気的に接続されている。アクティブエリアACTには、m×n個の画素電極PEが形成されている。対向電極CEは、例えばコモン電位であり、液晶層LQを介して複数の画素電極PEに対して共通に配置されている。この対向電極CEは、図示しない導電部材を介して、アレイ基板ARに形成された給電部VSと電気的に接続されている。補助容量線Cは、補助容量電圧が印加される電圧印加部VCSと電気的に接続されている。図3は、図2に示した液晶表示パネルLPNの画素PXを対向基板CTの側から見たときのアレイ基板ARの構造を概略的に示す平面図である。なお、ここでは、説明に必要な主要部のみを図示している。ゲート配線G0及びG1は、それぞれ第1方向Xに沿って延在している。ソース配線Sは、各画素PXの中央を通り直線状に延在している。図示した例では、ソース配線Sは、第2方向Yに沿って延在している。これらのゲート配線G1及びソース配線Sは、スイッチング素子SWに電気的に接続されている。画素電極PEは、画素PXの中央に配置されている。すなわち、画素電極PEは、画素PXの中央を通る信号配線の直上に位置し、且つ、当該信号配線と略平行な直線状に延在した帯状に形成されている。図示した例では、画素電極PEは、ソース配線Sの直上に位置し、且つ、ソース配線Sと略平行な第2方向Yに沿って延在した帯状に形成されている。このような構成の画素電極PEは、スイッチング素子SWに電気的に接続されている。なお、図示した例では、一画素PXに配置された画素電極PEのみが図示されているが、図示を省略した他の各画素についてもそれぞれ同一形状の画素電極PEが配置されている。なお、図中のRB1は、アレイ基板ARの表面に配置された第1配向膜の第1ラビング方向を示し、また、図中のRB2は、図示しない対向基板の表面に配置された第2配向膜の第2ラビング方向を示している。これらの第1ラビング方向RB1及び第2ラビング方向RB2は、互いに平行且つ逆向きである。また、これらの第1ラビング方向RB1及び第2ラビング方向RB2は、第2方向Yに対して数°程度わずかに傾いた方向であり、例えば、第1ラビング方向RB1及び第2ラビング方向RB2と第2方向Yとのなす角度は7°である。図4は、図2に示した液晶表示パネルLPNの対向基板CTにおける画素PXの構造を概略的に示す平面図である。なお、ここでは、説明に必要な主要部のみを図示している。対向電極CEは、隣接する画素PXの間に配置され、画素電極PEと略平行な直線状に延在した帯状に形成されている。図示した例では、対向電極CEは、第1方向Xに隣接する画素PXの間に配置されており、第2方向Yに沿って延在した帯状に形成されている。このような対向電極CEは、画素PXの中央を通るソース配線Sや画素電極PEの直上の位置からずれた位置に配置されている。つまり、対向電極CEは、画素電極PEと重なることはなく、第1方向Xに沿って一定の間隔を置いて交互に並んでいる。ここで、画素電極PEを挟んだ両側に位置する対向電極CEをそれぞれCE1及びCE2としたとき、対向電極CE1及びCE2のそれぞれと画素電極PEとの間隔は略同一である。つまり、画素電極PEと対向電極CE1との第1方向Xに沿った間隔と、画素電極PEと対向電極CE2との第1方向Xに沿った間隔とが略同一である。なお、本実施形態において、画素PXとは、図中の破線で示したように、ゲート配線G0及びG1と対向電極CE1及びCE2とが成すマス目の領域に相当し、第1方向Xに沿った長さよりも第2方向Yに沿った長さの方が長い長方形状である。画素電極PEと対向電極CE1との間、及び、画素電極PEと対向電極CE2との間には、略長方形状の開口部が形成される。このような開口部は、各画素PXのうち、主として表示に寄与する透過部に相当する。画素電極PEと重なる領域、あるいは、対向電極CE1及びCE2と重なる領域は、ほとんど表示に寄与しない。図中のD1は、画素電極PEと対向電極CE1との間の電位差によって形成された電界による液晶分子の主な配向方向を示している。また、図中のD2は、画素電極PEと対向電極CE2との間の電位差によって形成された電界による液晶分子の主な配向方向を示している。これらの配向方向D1及びD2は、第1方向Xと略平行であり、しかも、互いに逆向きの方向である。このように、ここに示した例では、画素電極PEと対向電極CEとの間に電界が形成された状態で、液晶層の液晶分子は、画素電極PEを挟んで互いに逆向きの方向に配向する。このため、各画素PXにおいては、液晶分子の配向方向は、2分割されている。図5は、図3に示したアレイ基板ARのスイッチング素子SWを含むV-V線で切断した断面構造を概略的に示す図である。すなわち、アレイ基板ARは、ガラス基板などの光透過性を有する第1絶縁基板10を用いて形成されている。このアレイ基板ARは、第1絶縁基板10の上にスイッチング素子SWや、画素電極PEなどを備えている。ここでは、スイッチング素子SWがアモルファスシリコン半導体層を備えたボトムゲート型の薄膜トランジスタである場合について説明するが、この例に限らず、多結晶シリコン半導体層を備えた薄膜トランジスタであっても良いし、トップゲート型の構造を有する薄膜トランジスタであっても良い。スイッチング素子SWのゲート電極WGは、第1絶縁基板10の上に形成されている。このゲート電極WGは、図示しないゲート配線G1に電気的に接続されている、あるいは、ゲート配線の一部である。ゲート配線Gやゲート電極WGは、例えば、モリブデン、アルミニウム、タングステン、チタン、タンタル、クロムなどの導電材料によって形成されている。このようなゲート電極WGは、第1絶縁膜11によって覆われている。この第1絶縁膜11は、第1絶縁基板10の上にも配置されている。スイッチング素子SWの半導体層SCは、第1絶縁膜11の上に形成され、ゲート電極WGの直上に位置している。この半導体層SCは、島状のアモルファスシリコンによって形成されている。このような半導体層SCは、第2絶縁膜12によって覆われている。この第2絶縁膜12は、第1絶縁膜11の上にも配置されている。スイッチング素子SWのソース電極WSは、第2絶縁膜12の上に形成され、半導体層SCにコンタクトしている。このソース電極WSは、ソース配線Sに電気的に接続されている。図示した例では、ソース電極WSは、ソース配線Sの一部である。ソース配線Sやソース電極WSは、例えば、モリブデン、アルミニウム、タングステン、チタン、タンタル、クロムなどの導電材料によって形成されている。これらのソース電極WS及びソース配線Sは、第3絶縁膜13によって覆われている。この第3絶縁膜13は、第2絶縁膜12の上にも配置されている。このような第3絶縁膜13は、信号配線を覆う絶縁膜、あるいは、ソース配線Sを覆う絶縁膜に相当する。スイッチング素子SWのドレイン電極WDは、第3絶縁膜13の上に形成され、半導体層SCにコンタクトしている。このドレイン電極WDは、画素電極PEに電気的に接続されている。図示した例では、ドレイン電極WDは、画素電極PEの一部であるが、他の形態、例えば、ソース電極WSと同一層に形成された電極であっても良い。アレイ基板ARの表面は、第1配向膜14によって覆われている。この第1配向膜14は、第3絶縁膜13の上、さらにはドレイン電極WDや画素電極PEの上にも配置されている。図6は、図4に示した対向電極CEを含む画素PXをVI-VI線で切断した断面構造を概略的に示す図である。アレイ基板ARにおいて、ソース配線Sは、第2絶縁膜12の上に形成されている。第3絶縁膜13は、ソース配線Sを覆っている。画素電極PEは、第3絶縁膜13を介してソース配線Sの直上に位置している。図示した例では、画素電極PEは、第3絶縁膜13の上に形成されている。このような画素電極PEは、光透過性を有する導電材料、例えば、インジウムティンオキサイドITOやインジウムジンクオキサイドIZOなどによって形成されている。画素電極PEの表面は、第1配向膜14によって覆われている。この第1配向膜14は、第3絶縁膜13の上にも配置され、アレイ基板ARの液晶層LQに接する面に設けられている。この第1配向膜14は、水平配向性を示す材料によって形成されており、上述したような第1ラビング方向RB1にラビング処理されている。一方、対向基板CTは、ガラス基板などの光透過性を有する第2絶縁基板20を用いて形成されている。この対向基板CTは、第2絶縁基板20の内面すなわち、アレイ基板ARに対向する面に、カラーフィルタ層21、対向電極CEなどを備えている。カラーフィルタ層21は、第2絶縁基板20の上に形成されている。このカラーフィルタ層21は、互いに異なる複数の色、例えば赤色、青色、緑色といった3原色にそれぞれ着色された樹脂材料によって形成されている。詳述しないが、赤色に着色された樹脂材料は赤色画素に対応して配置され、同様に、青色に着色された樹脂材料は青色画素に対応して配置され、緑色に着色された樹脂材料は緑色画素に対応して配置されている。対向電極CEは、カラーフィルタ層21の上に形成されている。この対向電極CEは、画素電極PEとの間に横電界を形成するように配置されている。すなわち、画素電極PEが画素PXの中央に配置されているのに対して、画素電極PEを挟んだ両側の対向電極CE1及びCE2は、各画素PXの周囲、あるいは、隣接する画素PXの間に配置されている。このような対向電極CEは、画素電極PEと同様に、ITOやIZOなどの光透過性を有する導電材料によって形成されている。対向電極CEの表面は、第2配向膜22によって覆われている。この第2配向膜22は、カラーフィルタ層21の上にも配置され、対向基板CTの液晶層LQに接する面に設けられている。この第2配向膜22は、第1配向膜14と同様にポリイミドなどの水平配向性を示す材料によって形成されており、上述したような第2ラビング方向RB2にラビング処理されている。上述したようなアレイ基板ARと対向基板CTとは、それぞれの第1配向膜14及び第2配向膜22が対向するように配置されている。このとき、アレイ基板ARの第1配向膜14と対向基板CTの第2配向膜22との間には、例えば、樹脂材料によって一方の基板に一体的に形成された柱状スペーサが配置され、これにより、所定のセルギャップが形成される。アレイ基板ARと対向基板CTとは、所定のセルギャップが形成された状態で図示しないシール材によって貼り合わせられている。液晶層LQは、上述したセルギャップに封入されている。液晶層LQは、例えば、ポジ型の液晶材料によって構成されている。液晶表示パネルLPNの一方の外面、つまり、アレイ基板ARを構成する第1絶縁基板10の外面には、第1偏光板PL1が接着剤などにより貼付されている。また、液晶表示パネルLPNの他方の外面、つまり、対向基板CTを構成する第2絶縁基板20の外面には、第2偏光板PL2が接着剤などにより貼付されている。本実施形態においては、第1偏光板PL1の吸収軸と、第2偏光板PL2の吸収軸とが直交する位置関係にあり、ノーマリーブラックモードを実現している。すなわち、画素電極PEと対向電極CEとの間に電位差が形成されていない無電界時には、液晶層LQの液晶分子は、第1ラビング方向RB1及び第2ラビング方向RB2に平行な方向に配向している。この状態では、バックライト4からのバックライト光が第2偏光板PL2を透過しないため、画素PXにおいて黒が表示される。一方、画素電極PEと対向電極CEとの間に電位差が形成された状態では、液晶分子は、その長軸が電界の向きと略平行となるように配向する。例えば、画素電極PEと対向電極CE1及びCE2との間にそれぞれ電界が形成された状態では、液晶分子は、これらの電界に沿って配向する。このため、画素電極PEと対向電極CE1及びCE2との間に形成された透過部では、バックライト4からのバックライトが透過し、画素PXにおいて白が表示される。なお、このとき、画素電極PE付近及び対向電極CE1及びCE2付近では、液晶分子の配向を制御するための電界がほとんど形成されないあるいは、液晶分子を駆動するのに十分な電界が形成されないため、液晶分子は、無電界時と同様に、第1ラビング方向RB1及び第2ラビング方向RB2からほとんど動かない。このため、画素電極PE付近及び対向電極CE1及びCE2は、光透過性の導電材料によって形成されているが、これらの領域ではバックライト光が透過せず、表示に寄与しない。本実施形態によれば、画素電極PEは、第3絶縁膜13を介してソース配線Sの上に配置されている。ソース配線Sは、元々遮光性の導電材料によって形成されているため、画素電極PEに重なる領域の液晶分子が表示に寄与しない方位に配向したとしても、画素PXの開口率にはほとんど影響を与えない。また、アレイ基板ARと対向基板CTとの合わせずれが発生したとしても、表示に寄与しない領域が増大するわけではないため、各画素PXの開口率の低減を抑制することが可能となる。なお、アレイ基板ARと対向基板CTとの合わせずれが発生した際に、画素電極PEと対向電極CE1との距離と、画素電極PEと対向電極CE2との距離の間に差が生じることがある。しかしながら、このような合わせずれは、全ての画素PXに共通に生じるため、画素PX間での電界分布に相違はなく、画像の表示品位の低下は抑制される。上記の通り、画素電極PEと対向電極CEとの間に電位差が形成された状態であっても、画素電極PEや対向電極CE1及びCE2に重なる領域の液晶分子は、表示に寄与する方位に配向しない場合が多い。このため、画素電極PE及び対向電極CEは、必ずしも透明な導電材料によって形成される必要はなく、アルミニウムや銀などの導電材料を用いて形成しても良い。次に、本実施形態の変形例について説明する。図7は、本実施形態の変形例における液晶表示パネルLPNの画素電極PE及び対向電極CEを含む断面構造を概略的に示す図である。この変形例においては、ソース配線Sと画素電極PEとの間にシールド電極SLが配置されている点で、図6に示した例と相違している。すなわち、アレイ基板ARは、信号配線であるソース配線Sを覆う第3絶縁膜13と画素電極PEとの間に、第3絶縁膜13の上に形成されソース配線Sの直上に位置する固定電位のシールド電極SLと、シールド電極SLを覆うとともに画素電極PEの下地となる層間絶縁膜15と、を備えている。画素電極PEは、層間絶縁膜15の上に形成されている。このような画素電極PE及び層間絶縁膜15は、第1配向膜14によって覆われている。その他の構成については、図6に示した例と同様であり、説明を省略する。このような変形例によれば、上記の効果に加えて、ソース配線Sがシールド電極SLによってシールドされているため、ソース配線Sと画素電極PEとの間の不所望な容量の発生を抑制することが可能となる。また、ソース配線Sと対向電極CEとの間での不所望な電界の発生も抑制することが可能となる。以上説明したように、本実施形態によれば、開口率の低減を抑制することが可能な液晶表示装置を提供することができる。なお、この発明は、上記実施形態そのものに限定されるものではなく、その実施の段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。更に、異なる実施形態に亘る構成要素を適宜組み合せてもよい。