"a第1表面と前記第1表面とは反対側の第1裏面とを有するヒートシンクと、b複数のリードと、第2表面と前記第2表面とは反対側の第2裏面とを有するチップ搭載部と、を有するリード部と、c前記チップ搭載部の前記第2表面上に搭載された半導体チップと、d前記ヒートシンクの一部、前記リード部の一部、および、前記半導体チップを封止する封止体と、を備え、前記半導体チップと、前記リード部を構成する前記複数のリードとは電気的に接続されており、前記封止体内において、前記ヒートシンクの前記第1表面と前記チップ搭載部の前記第2裏面とが対向するように配置されていることを特徴とする半導体装置。請求項1記載の半導体装置であって、前記ヒートシンクの前記第1表面と前記チップ搭載部の前記第2裏面とは、電気的に接続されていることを特徴とする半導体装置。請求項2記載の半導体装置であって、前記ヒートシンクの前記第1表面と前記チップ搭載部の前記第2裏面とは、半田を介して接続されていることを特徴とする半導体装置。請求項3記載の半導体装置であって、前記ヒートシンクの前記第1表面のうち、前記封止体と接する面は、前記ヒートシンクの前記第1裏面よりも粗面化されていることを特徴とする半導体装置。請求項1記載の半導体装置であって、前記ヒートシンクの前記第1表面と前記チップ搭載部の前記第2裏面とは、電気的に絶縁されていることを特徴とする半導体装置。請求項5記載の半導体装置であって、前記ヒートシンクの前記第1表面と前記チップ搭載部の前記第2裏面との間には、前記封止体の一部が配置されていることを特徴とする半導体装置。請求項6記載の半導体装置であって、前記ヒートシンクの前記第1裏面は、前記封止体から露出していることを特徴とする半導体装置。請求項6記載の半導体装置であって、前記ヒートシンクの材質と前記リード部との材質は異なることを特徴とする半導体装置。請求項8記載の半導体装置であって、前記ヒートシンクの材質はアルミニウムであり、前記リード部の材質は銅であることを特徴とする半導体装置。請求項6記載の半導体装置であって、前記ヒートシンクの前記第1表面には、平面視において、前記チップ搭載部の外形よりも大きな凹部が形成されていることを特徴とする半導体装置。請求項10記載の半導体装置であって、前記チップ搭載部は、前記ヒートシンクの前記第1表面に形成されている前記凹部内に配置されていることを特徴とする半導体装置。請求項1記載の半導体装置であって、前記半導体チップは、パワートランジスタを有するチップであって、チップ表面にソースパッドとゲートパッド、および、前記チップ表面とは反対側のチップ裏面にドレイン電極を有し、前記リード部は、ソースリード、ゲートリード、および、ドレインリードを有し、前記チップ搭載部と前記ドレインリードとは連結されており、前記チップ搭載部の前記第2表面と前記ドレイン電極とは、第1導電性部材によって電気的に接続されており、前記ソースパッドと前記ソースリードとは、第2導電性部材によって電気的に接続されており、前記ゲートパッドと前記ゲートリードとは、第3導電性部材によって電気的に接続されていることを特徴とする半導体装置。請求項12記載の半導体装置であって、前記ソースリードは、ソースリードポストを有し、前記ゲートリードは、ゲートリードポストを有し、前記チップ搭載部は、前記ソースリードポストと前記ゲートリードポストとの間に挟まれるように配置されており、前記半導体チップは、前記ソースパッドが前記ゲートパッドよりも前記ソースリードポストに近くなるように、前記チップ搭載部の前記第2表面上に搭載されており、前記第2導電性部材は、前記ソースリードポストと電気的に接続され、前記第3導電性部材は、前記ゲートリードポストと電気的に接続されていることを特徴とする半導体装置。請求項12記載の半導体装置であって、前記第2導電性部材は、アルミニウムを材料とする複数本の第1ワイヤから構成されていることを特徴とする半導体装置。請求項12記載の半導体装置であって、前記第2導電性部材は、アルミニウムを材料とするリボン、あるいは、銅を材料とするクリップから構成されていることを特徴とする半導体装置。請求項12記載の半導体装置であって、前記第2導電性部材は、第1ワイヤから構成され、かつ、前記第3導電性部材は、第2ワイヤから構成されており、前記第1ワイヤの線径は、前記第2ワイヤの線径よりも大きいことを特徴とする半導体装置。請求項12記載の半導体装置であって、前記第1導電性部材は、半田から構成されていることを特徴とする半導体装置。a複数のヒートシンクが連結部によって連結された第1フレームを準備する工程と、b複数のリードとチップ搭載部とを有する複数のリード部が連結された第2フレームを準備する工程と、c前記チップ搭載部の表面が前記複数のリードの表面よりも低く位置するように前記第2フレームを成形する工程と、d前記チップ搭載部の表面上に半導体チップを搭載する工程と、e前記半導体チップと前記複数のリードとを電気的に接続する工程と、f前記ヒートシンクの一部、前記リード部の一部、および、前記半導体チップを封止する工程と、を備え、前記f工程は、f1平面視において、前記ヒートシンク上に前記チップ搭載部が重なるように前記第1フレームと前記第2フレームとをモールド金型内に位置決めして配置する工程と、f2前記第1フレームに形成されている前記連結部を樹脂止めにして、前記モールド金型内に樹脂を充填する工程と、f3モールドされた前記第1フレームおよび前記第2フレームを前記モールド金型から取り出す工程と、を有することを特徴とする半導体装置の製造方法。請求項18記載の半導体装置の製造方法であって、前記f1工程は、前記ヒートシンクと前記チップ搭載部との間に隙間が存在するように前記第1フレームと前記第2フレームとをモールド金型内に位置決めして配置することを特徴とする半導体装置の製造方法。a複数のヒートシンクが連結部によって連結された第1フレームを準備する工程と、b複数のリードとチップ搭載部とを有する複数のリード部が連結された第2フレームを準備する工程と、c前記チップ搭載部の表面が前記複数のリードの表面よりも低く位置するように前記第2フレームを成形する工程と、d前記チップ搭載部の表面上に半導体チップを搭載する工程と、e前記半導体チップを搭載した前記チップ搭載部が前記ヒートシンク上に配置されるように前記第1フレーム上に前記第2フレームを配置する工程と、f前記半導体チップと前記複数のリードとを電気的に接続する工程と、g前記ヒートシンクの一部、前記リード部の一部、および、前記半導体チップを封止する工程と、を備え、前記g工程は、g1前記第1フレームと前記第2フレームとをモールド金型内に配置する工程と、g2前記第1フレームに形成されている前記連結部を樹脂止めにして、前記モールド金型内に樹脂を充填する工程と、g3モールドされた前記第1フレームおよび前記第2フレームを前記モールド金型から取り出す工程と、を有することを特徴とする半導体装置の製造方法。請求項20記載の半導体装置の製造方法であって、前記f工程は、前記d工程および前記e工程を実施した後に行なわれることを特徴とする半導体装置の製造方法。請求項20記載の半導体装置の製造方法であって、前記f工程は、前記d工程後、前記e工程前に実施されることを特徴とする半導体装置の製造方法。半導体装置は、MOSFETMetalOxideSemiconductorFieldEffectTransistorなどの半導体素子と多層配線を形成した半導体チップと、この半導体チップを覆うように形成されたパッケージから形成されている。前述のパッケージには、1半導体チップに形成されている半導体素子と外部回路とを電気的に接続するという機能や、2湿度や温度などの外部環境から半導体チップを保護し、振動や衝撃による破損や半導体チップの特性劣化を防止する機能がある。さらに、パッケージには、3半導体チップのハンドリングを容易にするといった機能や、4半導体チップの動作時における発熱を放散し、半導体素子の機能を最大限に発揮させる機能なども合わせもっている。したがって、半導体装置を構成するパッケージの信頼性を向上させることにより、上述したパッケージに要求される機能を充分に発揮させることが重要となってくる。本発明の目的は、半導体装置を構成するパッケージの信頼性を向上できる技術を提供することにある。本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。代表的な実施の形態における半導体装置は、a第1表面と前記第1表面とは反対側の第1裏面とを有するヒートシンクと、b複数のリードと、第2表面と前記第2表面とは反対側の第2裏面とを有するチップ搭載部と、を有するリード部と、を備える。そして、c前記チップ搭載部の前記第2表面上に搭載された半導体チップと、d前記ヒートシンクの一部、前記リード部の一部、および、前記半導体チップを封止する封止体と、を備える。このとき、前記半導体チップと、前記リード部を構成する前記複数のリードとは電気的に接続されており、前記封止体内において、前記ヒートシンクの前記第1表面と前記チップ搭載部の前記第2裏面とが対向するように配置されていることを特徴とするものである。また、代表的な実施の形態における半導体装置の製造方法は、a複数のヒートシンクが連結部によって連結された第1フレームを準備する工程と、b複数のリードとチップ搭載部とを有する複数のリード部が連結された第2フレームを準備する工程と、c前記チップ搭載部の表面が前記複数のリードの表面よりも低く位置するように前記第2フレームを成形する工程と、を備える。そして、d前記チップ搭載部の表面上に半導体チップを搭載する工程と、e前記半導体チップと前記複数のリードとを電気的に接続する工程と、f前記ヒートシンクの一部、前記リード部の一部、および、前記半導体チップを封止する工程と、を備える。ここで、前記f工程は、f1平面視において、前記ヒートシンク上に前記チップ搭載部が重なるように前記第1フレームと前記第2フレームとをモールド金型内に位置決めして配置する工程と、f2前記第1フレームに形成されている前記連結部を樹脂止めにして、前記モールド金型内に樹脂を充填する工程と、を有する。さらに、f3モールドされた前記第1フレームおよび前記第2フレームを前記モールド金型から取り出す工程と、を有することを特徴とするものである。本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。半導体装置を構成するパッケージの信頼性を向上できる。以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。また、以下の実施の形態において、要素の数等個数、数値、量、範囲等を含むに言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。さらに、以下の実施の形態において、その構成要素要素ステップ等も含むは、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうではないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。また、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。なお、図面をわかりやすくするために平面図であってもハッチングを付す場合がある。<本発明の基本的な技術的思想>本発明は、半導体装置を構成するパッケージの信頼性を向上させるため、以下のように構成することに特徴がある。すなわち、本発明における半導体装置は、a第1表面と前記第1表面とは反対側の第1裏面とを有するヒートシンクと、b複数のリードと、第2表面と前記第2表面とは反対側の第2裏面とを有するチップ搭載部と、を有するリード部と、c前記チップ搭載部の前記第2表面上に搭載された半導体チップと、d前記ヒートシンクの一部、前記リード部の一部、および、前記半導体チップを封止する封止体と、を備える。そして、前記半導体チップと、前記リード部を構成する前記複数のリードとは電気的に接続されており、前記封止体内において、前記ヒートシンクの前記第1表面と前記チップ搭載部の前記第2裏面とが対向するように配置されていることを特徴とするものである。このような特徴的構成を取ることにより、様々な形態のパッケージ製品において、パッケージの信頼性を向上させることができる。つまり、本発明の上述した特徴的構成は、様々なパッケージ製品に適用することができ、それぞれのパッケージ製品が抱える問題点を個別に解決できる利点を有している。以下では、本発明の基本的な技術的思想を具体的な個々のパッケージ製品に適用する例について説明し、本発明によれば、個々のパッケージ製品が抱える問題点を解決できる点について個別具体的に説明する。<第1パッケージ製品が抱える問題点>本発明の技術的思想を第1パッケージ製品に適用する例について説明する。まず、第1パッケージ製品が抱える問題点について図面を参照しながら説明する。図1は、第1パッケージ製品の構造から本発明の構造に至る流れを模式的に示す図である。図1に示すように、レジンバリ対策前のパッケージ構造としてパッケージPK1という形態が存在している。このパッケージPK1は、矩形形状をした封止体MRの上部から放熱機能を有するヒートシンクHSが突出している。このとき、個々のパッケージPK1はリードフレームで繋がれた状態で製造され、最終的に個々のパッケージPK1に個片化する際、ヒートシンクHSを切断部CT1で切断することにより個片化される。ここで、パッケージPK1では、ヒートシンクHSの上部に切断部CT1が存在する構造をしている。このような構造をしているパッケージPK1では、封止体MRを形成する際、樹脂が漏れ出しレジンバリRBが形成されてしまう事態が発生してしまうことが判明した。レジンバリRBが形成された状態でパッケージPK1が製品として出荷されると、出荷先において、パッケージPK1からレジンバリRBが脱落し、脱落したレジンバリRBが実装基板上の端子上に付着する場合がある。この場合、例えば、実装基板の端子とパッケージ半導体装置のリードとを電気的に接続する際、実装基板の端子上に付着した樹脂絶縁物であるレジンバリRBが実装基板上の端子とパッケージのリードとの間の電気的な接続を阻害することになる問題点が発生する。このため、レジンバリRBが形成されてしまうパッケージPK1の構造を改良する必要があることがわかった。そこで、図1に示すように、パッケージPK1の構造からパッケージPK2の構造へ変更することを考えた。このパッケージPK2では、ヒートシンクHSの横部に切断部CT2が存在する構造をしている。このような構造をしているパッケージPK2では、封止体MRを形成する際の樹脂漏れを抑制することができ、この結果、パッケージPK2にほとんどレジンバリRBが形成されないことが確認されている。したがって、切断部CT1がヒートシンクの上部に存在するパッケージPK1の構造から、切断部CT2がヒートシンクの横部に存在するパッケージPK2の構造に変更することにより、レジンバリRBの形成を防止することができると考えた。ところが、パッケージPK2では、パッケージPK1では発生していなかった新たな問題点が生じてしまうことが明らかになった。つまり、パッケージPK1で発生するレジンバリRBの問題点を解決するために、パッケージPK1の構造からパッケージPK2の構造に変更すると、今度は、新たな問題点として、封止体MRにクラックCKが発生することが顕在化することがわかってきた。つまり、レジンバリRBの発生を防止する観点から、パッケージPK2の構造を採用すると、封止体MRにクラックCKが発生するという課題が新たに生じてしまうのである。したがって、パッケージPK1の構造はレジンバリRBが発生してしまう問題を含む構造であり、パッケージPK2の構造はレジンバリRBの発生を抑制できるものの封止体MRにクラックCKが発生してしまうという問題を含む構造であることがわかる。以下では、まず、パッケージPK1の構造について説明し、続いて、このパッケージPK1の構造によるとレジンバリRBが形成されてしまう理由について説明する。図2は、パッケージPK1の外観構成を示す図であり、図2aはパッケージPK1を表面から見た表面図であり、図2bはパッケージPK1を側面から見た側面図である。また、図2cはパッケージPK1を裏面から見た裏面図である。図2aにおいて、パッケージPK1は、矩形形状の封止体MRを有しており、この封止体MRの内部には、例えば、集積回路を形成した半導体チップが埋め込まれている。そして、封止体MRの上部からは、ヒートシンクHSの一部が突出しており、このヒートシンクHSの上部にリードフレームから分離した痕跡である切断部CT1が形成されている。一方、封止体MRの下部からは、ゲート端子GTやソース端子STが突き出ている。また、図2bに示すように、パッケージPK1は、封止体MRの底部にヒートシンクHSが設けられており、封止体MRから、例えば、ソース端子STが突き出ていることがわかる。さらに、図2cに示すように、パッケージPK1では、封止体MRの裏面にヒートシンクHSが配置されており、このヒートシンクHSがドレイン端子DTとしても機能していることがわかる。図3は、レジンバリRBが形成されたパッケージPK1の外観構成を示す図である。図3に示すように、封止体MRの上部から突き出ているヒートシンクHSの横側にレジンバリRBが形成されていることがわかる。つまり、パッケージPK1の構造では、図3に示すように、レジンバリRBが形成されやすい構造となっている。以下では、上述したパッケージPK1の構造で頻繁にレジンバリRBが発生する理由について説明する。図4は、パッケージPK1を製造する際に使用されるリードフレームLF1の構造を示す図である。図4に示すように、このリードフレームLF1は、複数のヒートシンクHSが設けられた構造をしているが、個々のヒートシンクHSは互いに接続するようには構成されていない。つまり、隣り合うヒートシンクHSは互いに連結されていないために、ヒートシンクHSの一部を樹脂封止モールドする際、複数のヒートシンクHS間にある隙間から樹脂が漏れ出しやすくなっている。すなわち、隣接するヒートシンクHS間に存在する隙間から樹脂が漏れ出し、パッケージPK1にレジンバリが発生するのである。つまり、パッケージPK1でレジンバリが発生する原因は、リードフレームLF1の構造にあると考えられる。具体的には、リードフレームLF1に形成されている複数のヒートシンクHSが互いに連結されていないために、樹脂封止の際、複数のヒートシンクHSの間に隙間が生じ、この隙間から樹脂が漏れ出すことにより、パッケージPK1にレジンバリが発生するのである。そこで、上述したパッケージPK1の問題点を解決するため、パッケージPK2の構造が考えられている。以下に、パッケージPK2の構造について説明する。図5は、パッケージPK2の外観構成を示す図であり、図5aはパッケージPK2を表面から見た表面図であり、図5bはパッケージPK2を側面から見た側面図である。また、図5cはパッケージPK2を裏面から見た裏面図である。図5aにおいて、パッケージPK2は、矩形形状の封止体MRを有しており、この封止体MRの内部には、例えば、集積回路を形成した半導体チップが埋め込まれている。そして、封止体MRの上部からは、ヒートシンクHSの一部が突出しており、このヒートシンクHSの横部にリードフレームから分離した痕跡である切断部CT2が形成されている。このように、パッケージPK2では、切断部CT2がヒートシンクHSの横部に形成されている点がパッケージPK1の構造との相違点である。一方、封止体MRの下部からは、ゲート端子GTやソース端子STが突き出ている。また、図5bに示すように、パッケージPK2は、封止体MRの底部にヒートシンクHSが設けられており、封止体MRから、例えば、ソース端子STが突き出ていることがわかる。さらに、図5cに示すように、パッケージPK2では、封止体MRの裏面にヒートシンクHSが配置されており、このヒートシンクHSがドレイン端子DTとしても機能していることがわかる。図6は、パッケージPK2の外観構成を示す図である。図6に示すように、封止体MRの上部から突き出ているヒートシンクHSの横側にレジンバリが形成されていないことがわかる。つまり、パッケージPK2の構造では、図6に示すように、レジンバリが形成されにくい構造となっている。このようにパッケージPK2の構造において、レジンバリが発生しにくくなる理由について説明する。図7は、パッケージPK2を製造する際に使用されるリードフレームLF2の構造を示す図である。図7に示すように、このリードフレームLF2は、複数のヒートシンクHSが設けられた構造をしており、個々のヒートシンクHSは互いに連結部CONで接続されている。この点がパッケージPK1を製造する際に使用されるリードフレームLF1図4参照との相違点である。つまり、図7に示すリードフレームLF2では、互いに隣り合うヒートシンクHSが連結部CONで連結されているために、ヒートシンクHSの一部を樹脂封止モールドする際、複数のヒートシンクHS間に隙間が存在し無くなるのである。つまり、図7に示すリードフレームLF2では、複数のヒートシンクHSの間に形成される隙間に連結部CONが形成されているため、この連結部CONが樹脂漏れのストッパとなり、樹脂漏れが発生しにくくなっているのである。このように図7に示すリードフレームLF2では、隣接するヒートシンクHS間に連結部CONが存在することから、この連結部CONが樹脂漏れのストッパとして機能し、パッケージPK2にレジンバリが発生することを防止できるのである。以上のことから、パッケージPK2の製造では、互いに隣接するヒートシンクHSが連結部CONで連結されたリードフレームLF2を採用することにより、レジンバリの発生を抑制できるのである。このリードフレームLF2を使用してパッケージPK2を製造する際には、樹脂封止後に連結部CONを切断することから、パッケージPK2においては、図6に示すように、封止体MRから突出しているヒートシンクHSの横側に切断部CT2が形成される構造となる。上述したことから、図3に示すパッケージPK1では、リードフレームLF1に形成されている複数のヒートシンクHSが互いに接続されていないこと図4参照に起因してレジンバリが発生する。そこで、図6に示すパッケージPK2では、リードフレームLF2に形成されている複数のヒートシンクHSを連結部CONで連結することにより、連結部CONを樹脂漏れのストッパとして機能させて、レジンバリの発生を抑制している。したがって、パッケージPK2では、パッケージPK1の構造で問題となるレジンバリの発生を抑制できることになる。ところが、パッケージPK2の構造では、パッケージPK1の構造では顕在化していなかった新たな課題が生じてしまう。この新たな課題とは、封止体MRにクラックが発生する問題である。つまり、パッケージPK2の構造では、レジンバリの発生を抑制できる一方、新たに、封止体MRへのクラック発生が新たな問題として顕在化するのである。このようにパッケージPK1の構造では顕在化しない封止体MRへのクラック発生が、パッケージPK2の構造では顕在化する理由について説明する。まず、パッケージ製品は、図8の上部に記載しているように、リードフレームを受け入れ、このリードフレームに対して成形処理を施す。その後、リードフレーム上に半導体チップを搭載しダイボンディング、搭載した半導体チップとリードフレームを構成するリードアウタリードとをワイヤで接続するワイヤボンディング。そして、半導体チップを樹脂封止モールドすることによりパッケージ製品が完成する流れとなっている。ここで、図8では、パッケージPK1を製造するリードフレームLF1に着目する。図8は、購入時のリードフレームLF1の状態を示している。図8に示すように、リードフレームLF1は、購入時の輸送を考慮して平坦化された状態ストレート状態で受け入れられる。つまり、リードフレームLF1は、梱包時のかさばり嵩張り抑制やフレームの折れ曲がり防止などを考慮してストレート状態で受け入れられる。そして、図9に示すように、ストレート状態で受け入れたリードフレームLF1を成形する。図9は、成形した後のリードフレームLF1の状態を示す図である。図9に示すように、リードフレームLF1の成形は、具体的に、ヒートシンクHSがリードよりも低い位置に配置されるように、ヒートシンクHSをプレスによって折り曲げることにより行なわれる。このとき、リードフレームLF1のプレスによる成形は、1つのリードフレームLF1に形成されている複数のヒートシンクHSに対して一括で行なわれるものではなく、例えば、1つのリードフレームLF1に形成されている複数のヒートシンクHSのうち、互いに隣接する2個あるいは3個のヒートシンクHSごとにプレス成形が行なわれる。したがって、図9に示すように、それぞれのプレスによる圧力にばらつきが生じるため、1つのリードフレームLF1において、成形されたヒートシンクHSの成形位置にもばらつきが生じ、リードフレームLF1にわたってうねりキャンバーが発生する。以上、パッケージPK1を製造するリードフレームLF1を例に挙げて、リードフレームLF1にキャンバーうねりが発生することを説明したが、パッケージPK2を製造するリードフレームLF2においても同様に、キャンバーうねりが発生する。具体的に、図10では、パッケージPK2を製造するリードフレームLF2に着目する。図10は、購入時のリードフレームLF2の状態を示している。図10に示すように、リードフレームLF2も、購入時の輸送を考慮して平坦化された状態ストレート状態で受け入れられる。つまり、リードフレームLF2は、梱包時のかさばり嵩張り抑制やフレームの折れ曲がり防止などを考慮してストレート状態で受け入れられる。そして、図11に示すように、ストレート状態で受け入れたリードフレームLF2を成形する。図11は、成形した後のリードフレームLF2の状態を示す図である。図11に示すように、リードフレームLF2の成形は、具体的に、ヒートシンクHSがリードよりも低い位置に配置されるように、ヒートシンクHSをプレスによって折り曲げることにより行なわれる。このとき、リードフレームLF2のプレスによる成形も、1つのリードフレームLF2に形成されている複数のヒートシンクHSに対して一括で行なわれるものではなく、例えば、1つのリードフレームLF2に形成されている複数のヒートシンクHSのうち、互いに隣接する2個あるいは3個のヒートシンクHSごとにプレス成形が行なわれる。したがって、図11に示すように、それぞれのプレスによる圧力にばらつきが生じるため、1つのリードフレームLF2において、成形されたヒートシンクHSの成形位置にもばらつきが生じ、リードフレームLF2にわたってうねりキャンバーが発生する。以上のように、パッケージPK1を製造するために使用されるリードフレームLF1と、パッケージPK2を製造するために使用されるリードフレームLF2のいずれにおいてもうねりキャンバーが発生することがわかる。そして、このうねりキャンバーがパッケージPK2の構造において、封止体MRへのクラックが発生する原因となる。しかし、上述したように、パッケージPK1を製造するために使用されるリードフレームLF1にもうねりキャンバーが生じるが、パッケージPK1では封止体MRへのクラック発生が問題として顕在化しない。このことから、パッケージPK2を製造するために使用されるリードフレームLF2にうねりキャンバーが発生した場合にだけ、なぜ、封止体MRへのクラックが発生するのかが疑問となる。そこで、以下では、パッケージPK2を製造するために使用されるリードフレームLF2にうねりキャンバーが発生した場合にだけ封止体MRへのクラックが発生する理由について説明する。図12は、パッケージPK2を製造するために使用されるリードフレームLF2にうねりキャンバーが発生した場合にだけ封止体MRへのクラックが発生するメカニズムを、パッケージPK1を製造するために使用されるリードフレームLF1にうねりキャンバーが発生した場合と対比して説明する図である。図12において、レジンバリ落下対策前の構造は、パッケージPK1の構造に対応し、レジンバリ落下対策後の構造は、パッケージPK2の構造に対応している。まず、レジンバリ落下対策前の構造であるパッケージPK1の構造に着目すると、フレームの状態として、封止体を形成した後の状態が示されている。この図の丸印で囲んだ領域の拡大図が理想の状態と実際の状態として描写されている。理想の状態は、樹脂封止工程の理想状態を示しており、互いに隣接するヒートシンクHSの間に金型突起PJ1が配置された状態で樹脂封止が行なわれる。このとき、理想状態では、互いに隣接するヒートシンクHS間の隙間のサイズが金型突起PJ1のサイズよりも大きくなっており、金型突起PJ1がヒートシンクHS間に余裕をもって配置されることがわかる。しかし、実際には、成形後のリードフレームLF1にはうねりキャンバーが発生しており、このうねりキャンバーによって、ヒートシンクHS間の隙間が小さくなる場合がある。この場合、金型突起PJ1とヒートシンクHSが接触することになるが、リードフレームLF1では、互いに隣接するヒートシンクHSが分離されているため、うねりキャンバーによってヒートシンクHS間の隙間が狭くなっても、金型突起PJ1を挿入した際、ヒートシンクHSは横方向にずれる自由度が存在する。したがって、パッケージPK1を製造するために使用されるリードフレームLF1では、うねりキャンバーが発生してヒートシンクHS間の隙間が狭くなっても、金型突起PJ1がこの隙間に挿入される際、ヒートシンクHSが横方向にずれる。このため、リードフレームLF1と金型突起PJ1との間に不必要な応力は働かないことになる。この結果、リードフレームLF1と金型突起PJ1との間に働く不必要な応力に起因した封止体MRへのクラック発生は問題として顕在化しないのである。これに対し、レジンバリ落下対策後の構造であるパッケージPK2の構造に着目すると、フレームの状態として、封止体を形成した後の状態が示されている。この図の丸印で囲んだ領域の拡大図が理想の状態と実際の状態として描写されている。理想の状態は、樹脂封止工程の理想状態を示しており、互いに隣接するヒートシンクHSは連結部位CONで連結されており、この連結部CONの下方空間に金型突起PJ2が配置された状態で樹脂封止が行なわれる。このとき、理想状態では、連結部CONの下方空間が金型突起PJ2のサイズよりも大きくなっており、金型突起PJ2が連結部CONの下方空間に余裕をもって配置されることがわかる。しかし、実際には、成形後のリードフレームLF2にはうねりキャンバーが発生しており、このうねりキャンバーによって、連結部CONの下方空間のサイズが小さくなる場合がある。この場合、金型突起PJ2と連結部CONが接触することになるが、リードフレームLF2では、互いに隣接するヒートシンクHSが連結部CONで接続されているため、うねりキャンバーによって連結部CONの下方空間が狭くなり、金型突起PJ2を挿入した際、金型突起PJ2と、連結部CONで接続されたヒートシンクHSとが噛むことになる。つまり、うねりキャンバーによって連結部CONの下方空間が狭くなった場合に、金型突起PJ2が挿入されると、互いに連結部CONで接続されたヒートシンクHSは、横方向に動くことができないため、金型突起PJ2は無理やり連結部CONの下方空間に挿入されることになり、金型突起PJ2とヒートシンクHSは噛むことになる。すなわち、パッケージPK2を製造するために使用されるリードフレームLF2では、うねりキャンバーが発生して連結部CONの下方空間が狭くなると、金型突起PJ2とヒートシンクHSが噛むことになる。このため、樹脂封止工程が終了して、リードフレームLF2から金型突起PJ2を取り外す際、リードフレームLF2と金型突起PJ2との間に応力が働くことになる。この結果、リードフレームLF2と金型突起PJ2との間に働く応力によって、封止体MRへクラックが発生するのである。つまり、パッケージPK2を製造するために使用されるリードフレームLF2は、互いに隣接するヒートシンクHSを連結部CONで接続することにより、樹脂漏れに起因するレジンバリの発生を抑制することができるが、同時にこの連結部CONによるヒートシンクHSの固定が封止体MRへのクラック発生の大きな原因となるのである。以上のことから、パッケージPK1の構造ではレジンバリRBの発生が問題となり、パッケージPK2の構造では封止体MRへのクラック発生が問題となることがわかる。すなわち、パッケージPK1およびパッケージPK2のいずれの構造においても、レジンバリRBの抑制と、封止体MRへのクラック発生を同時に解決することはできないのである。そこで、第1パッケージ製品に本発明における技術的思想を適用して、レジンバリRBの抑制と、封止体MRへのクラック発生をともに解決する工夫を施している。以下では、この工夫を施した技術的思想について説明する。<第1パッケージ製品に対する本発明の適用構造>上述したように、互いに隣接するヒートシンクHSを連結部CONで接続することにより、この連結部CONが樹脂封止の際のストッパとして機能するため、レジンバリRBの発生を抑制することができる。したがって、本発明の適用構造でも、互いに隣接するヒートシンクHSを連結部CONで接続する構成を採用している。ところが、互いに隣接するヒートシンクHSを連結部CONで接続すると、リードフレームの成形時に生じるヒートシンクHSのうねりキャンバーが原因となって、封止体MRにクラックが発生する。そこで、本発明の技術的思想では、リードフレームを成形する際に生じるヒートシンクHSのうねりキャンバーを抑制できる工夫を施している。すなわち、この工夫は、図13に示すように、複数のヒートシンクHSが連結部CONで接続されたヒートシンク部HSUと、アウターリードが形成されているアウターリード部OLUとを分離するものである。これにより、ヒートシンクHSをプレスすることで、アウターリードに対してヒートシンクHSが下方に位置するように成形加工する必要が無くなる。つまり、ヒートシンク部HSUとアウターリード部OLUとを分離することにより、成形加工しなくても、ヒートシンク部HSUをアウターリード部OLUの下方に配置することが可能となるのである。この結果、ヒートシンクHSをプレスしないことから、ヒートシンク部HSUには、キャンバーが発生しなくなり、うねりキャンバーに起因した封止体MRへのクラック発生を抑制できるのである。ただし、ヒートシンク部HSUとアウターリード部OLUとを分離しただけでは、以下に示すような不都合が生じる。以下に、この不都合な点について説明する。図14は、挿入タイプのパッケージPK2の構造を示す図である。図14aはパッケージPK2の表面図を示しており、図14bはパッケージPK2の側面図を示している。また、図14cはパッケージPK2の裏面図を示している。図14a~図14cに示すように、挿入タイプのパッケージPK2は、封止体MRから下側に向ってゲート端子GT、ドレイン端子DTおよびソース端子STが突き出ている。このとき、ドレイン端子DTは、図14cに示すヒートシンクHSと電気的に接続されている必要がある。つまり、ヒートシンクHS上には、例えば、パワーMOSFETが形成された半導体チップが搭載されており、この半導体チップの裏面がドレイン電極となることから、半導体チップの裏面と接続されているヒートシンクHSは、半導体チップのドレイン電極と電気的に接続されていることになる。したがって、ヒートシンクHSとドレイン端子DTとを電気的に接続することにより、ドレイン端子DTがヒートシンクHSを介して半導体チップのドレイン電極と接続されることになる。このことから、ヒートシンクHSとドレイン端子DTとは電気的に接続されている必要がある。ところが、本発明の技術的思想では、ヒートシンクHSが形成されているヒートシンク部HSUと、ドレイン端子DTアウターリードが形成されているアウターリード部OLUが分離されている。このため、このままでは、ヒートシンクHSとドレイン端子DTが電気的に分離された状態となるので、ドレイン端子DTを外部接続端子として有効に機能させることができ無くなる。そこで、本発明の技術的思想では、さらなる工夫を施している。図15は、本発明の技術的思想を具現化したリードフレームの構成を示す図である。図15に示すように、本発明の技術的思想は、ヒートシンク部HSUとアウターリード部OLUを分離するとともに、アウターリード部OLUにチップ搭載部TABを設けている。このチップ搭載部TABは、アウターリード部OLUに形成されているアウタリードドレイン端子と電気的に接続されている。したがって、チップ搭載部TAB上に、例えば、パワーMOSFETが形成された半導体チップが搭載されると、半導体チップの裏面に形成されているドレイン電極とチップ搭載部TABが電気的に接続され、さらに、チップ搭載部TABはアウターリードドレイン端子と接続されているので、結果的に、半導体チップの裏面に形成されているドレイン電極は、チップ搭載部TABを介して、アウターリードドレイン端子と電気的に接続されることになる。これにより、ヒートシンク部HSUとアウターリード部OLUを分離しても、半導体チップのドレイン領域とアウターリードドレイン端子とを電気的に接続することができる。そして、図16に示すように、アウターリード部OLUから分離されたヒートシンク部HSUは、チップ搭載部TABの下側に配置され、チップ搭載部TABの裏面とヒートシンク部HSUの表面が接続される。このように本発明の技術的思想の特徴は、ヒートシンク部HSUとアウターリード部OLUとを分離するとともに、アウターリード部OLUにチップ搭載部TABを設け、このチップ搭載部TABとヒートシンクHSとを接続する点に特徴がある。具体的に、本発明の技術的思想の特徴を説明すると以下のようになる。1まず、図15に示すように、本発明の技術的思想の第1特徴点は、複数のヒートシンクHSが形成されたヒートシンク部HSUにおいて、互いに隣接するヒートシンクHS同士を連結部CONで接続するように構成する点にある。これにより、樹脂封止工程によって封止体を形成する際、連結部CONが樹脂漏れを防止するストッパとして機能することで、パッケージ製品にレジンバリが形成されることを防止できる。この結果、レジンバリが形成された状態でパッケージ製品が出荷されることを防止できる。このため、出荷先において、パッケージ製品からレジンバリが脱落し、脱落したレジンバリが実装基板上の端子上に付着することを抑制できる。したがって、例えば、実装基板の端子とパッケージ半導体装置のリードとを電気的に接続する際、実装基板の端子上に付着した樹脂絶縁物であるレジンバリが実装基板上の端子とパッケージのリードとの間の電気的な接続を阻害することを効果的に防止することができる。2続いて、図15に示すように、本発明の技術的思想の第2特徴点は、複数のヒートシンクHSが形成されているヒートシンク部HSUと、アウターリードが形成されているアウターリード部OLUとを分離している点にある。これにより、ヒートシンクHSをプレスすることで、アウターリードに対してヒートシンクHSが下方に位置するように成形加工する必要が無くなる。つまり、ヒートシンク部HSUとアウターリード部OLUとを分離することにより、成形加工しなくても、ヒートシンク部HSUをアウターリード部OLUの下方に配置することが可能となるのである。この結果、ヒートシンクHSをプレスしないことから、ヒートシンク部HSUには、キャンバーが発生しなくなり、うねりキャンバーに起因した封止体MRへのクラック発生を抑制できる。3さらに、図16に示すように、本発明の技術的思想の第3特徴点は、アウターリード部OLUにチップ搭載部TABを設け、このチップ搭載部TABとアウターリード部OLUに形成されているアウタリードドレイン端子とを電気的に接続する点にある。これにより、チップ搭載部TAB上に、例えば、パワーMOSFETが形成された半導体チップが搭載されると、半導体チップの裏面に形成されているドレイン電極とチップ搭載部TABが電気的に接続され、さらに、チップ搭載部TABはアウターリードドレイン端子と接続されているので、結果的に、半導体チップの裏面に形成されているドレイン電極は、チップ搭載部TABを介して、アウターリードドレイン端子と電気的に接続されることになる。つまり、ヒートシンク部HSUとアウターリード部OLUを分離しても、半導体チップのドレイン領域とアウターリードドレイン端子とを電気的に接続することができる。4そして、図16に示すように、本発明の技術的思想の第4特徴点は、アウターリード部OLUから分離されたヒートシンク部HSUを、チップ搭載部TABの下側に配置し、チップ搭載部TABの裏面とヒートシンク部HSUの表面とを接続する点にある。これにより、チップ搭載部TAB上に搭載された半導体チップから発生する熱を、互いに接続されているチップ搭載部TABおよびヒートシンクHSを介して効果的に放散させることができる。次に、本発明の技術的思想を適用して製造されたパッケージPK3の構成について説明する。図17はパッケージPK3の構造を示す図である。図17aはパッケージPK3の内部構造を示す平面図であり、図17bはパッケージPK3の内部構造を示す断面図である。まず、パッケージPK3は、矩形形状をした封止体MRで覆われた構造をしており、図17aでは、この封止体MRを透視した状態でのパッケージPK3の内部構造が図示されている。図17aに示すように、パッケージPK3は、まず、ヒートシンクHSを有しており、このヒートシンクHSの一部が封止体MRの上部から露出するように構成されている。この封止体MRの上部から露出しているヒートシンクHSの横側には連結部を切断することにより形成された切断部CT2が形成されている。このヒートシンクHS上には、チップ搭載部TABが形成されており、このチップ搭載部TABは、ドレイン端子DTと一体的に形成されている。したがって、チップ搭載部TABとドレイン端子DTとは電気的に接続されていることになる。さらに、チップ搭載部TAB上には、半田PST2を介して半導体チップCHPが搭載されている。この半導体チップCHPには、例えば、パワーMOSFETが形成されている。具体的に、パワーMOSFETが形成された半導体チップCHPは、例えば、半導体チップCHPの表面にソースパッドSPとゲートパッドGPが形成されている。そして、ゲートパッドGPは、ワイヤW1を介してゲート端子アウターリードGTと電気的に接続されており、ソースパッドSPは、ワイヤW2を介してソース端子アウターリードSTと電気的に接続されている。また、半導体チップCHPの裏面には、ドレイン電極図示せずが形成されており、このドレイン電極は、チップ搭載部TABを介して、ドレイン端子アウターリードと電気的に接続されている。続いて、図17bを使用してパッケージPK3の断面構造について説明する。図17bに示すように、封止体MRの底面から露出するようにヒートシンクHSが形成されており、このヒートシンクHS上に半田PST1を介してチップ搭載部TABが配置されている。そして、チップ搭載部TAB上に半田PST2を介して半導体チップCHPが搭載されている。この半導体チップCHPの表面に形成されているソースパッド図17bでは図示せずとソース端子STとはワイヤW2で接続されている。ここで、チップ搭載部TABの位置は、ソース端子STの位置よりも低くなっており、さらに、このチップ搭載部TABの下部にヒートシンクHSが配置されている。以上のようなパッケージPK3の構成をまとめると、本実施の形態におけるパッケージPK3は、a第1表面と前記第1表面とは反対側の第1裏面とを有するヒートシンクHSと、b複数のリードゲート端子GT、ソース端子ST、ドレイン端子DTと、第2表面と前記第2表面とは反対側の第2裏面とを有するチップ搭載部TABと、を有するリード部とを備える。そして、cチップ搭載部TABの第2表面上に搭載された半導体チップCHPと、dヒートシンクHSの一部、前記リード部の一部、および、前記半導体チップCHPを封止する封止体MRとを備える。このとき、半導体チップCHPと、リード部を構成する複数のリードゲート端子GT、ソース端子ST、ドレイン端子DTとは電気的に接続されている。そして、封止体MR内において、ヒートシンクHSの第1表面とチップ搭載部TABの第2裏面とが対向するように配置されており、ヒートシンクHSの第1表面とチップ搭載部TABの第2裏面とは電気的に接続されている。さらに、上述した半導体チップCHPは、パワートランジスタパワーMOSFETを有するチップであって、チップ表面にソースパッドSPとゲートパッドGP、および、チップ表面とは反対側のチップ裏面にドレイン電極を有する。一方、リード部は、ソースリードソース端子ST、ゲートリードゲート端子GT、および、ドレインリードドレイン端子DTを有する。このとき、チップ搭載部TABとドレインリードドレイン端子DTとは連結されている。さらに、チップ搭載部TABの第2表面と半導体チップCHPのチップ裏面に形成されているドレイン電極とは、第1導電性部材半田PST1によって電気的に接続されている。また、ソースパッドSPとソースリードソース端子STとは、第2導電性部材ワイヤW2によって電気的に接続されており、ゲートパッドGPとゲートリードゲート端子GTとは、第3導電性部材ワイヤW1によって電気的に接続されている。このように構成されているパッケージPK3では、図17bに示すように、ヒートシンクHSとチップ搭載部TABが分離されているため、例えば、チップ搭載部TABの厚さと、ヒートシンクHSの厚さとを任意の厚さに設定することが容易になる。例えば、ドレイン端子アウターリードDTとヒートシンクHSが一体的に形成されている場合には、ドレイン端子DTの厚さとヒートシンクHSの厚さを相違させることは困難である。これに対し、パッケージPK3のようにヒートシンクHSとチップ搭載部TABとを分離するように構成している場合、チップ搭載部TABの厚さとヒートシンクHSの厚さとをそれぞれ別々に設計することが容易となる。例えば、ヒートシンクHSの放熱効率を向上させたい場合は、ヒートシンクHSの厚さをチップ搭載部TABの厚さよりも厚くすればよい。一方、パッケージPK3の薄板化を推進したい場合は、ヒートシンクHSの厚さをチップ搭載部TABの厚さよりも薄くすればよい。また、もちろん、ヒートシンクHSの厚さとチップ搭載部TABの厚さとを同じにすることも可能である。このように、本実施の形態におけるパッケージPK3では、ヒートシンクHSとチップ搭載部TABとを分離しているので、ヒートシンクHSとチップ搭載部TABの設計自由度を向上させることができる。続いて、本実施の形態におけるパッケージPK3では、図17aに示すように、ソースパッドSPとソース端子STとを接続するワイヤW2が複数本存在するのに対し、ゲートパッドGPとゲート端子GTとを接続するワイヤW1は1本となっている。ゲートパッドGPとゲート端子GTとを接続するワイヤW1には、半導体チップCHPに形成されているパワーMOSFETのゲート電極へ印加する制御信号が伝達するのに対し、ソースパッドSPとソース端子STとを接続するワイヤW2には、大きな負荷電流が流れるからである。つまり、ワイヤW2にはワイヤW1よりも大きな電流が流れるため、オン抵抗を低減する必要があり、ソースパッドSPとソース端子STとを複数本のワイヤW2で接続しているのである。また、同様に、ワイヤW2はワイヤW1よりもオン抵抗を小さくする観点から、ワイヤW2の線径がワイヤW1の線径よりも大きくなっている。次に、本実施の形態におけるパッケージPK3を構成する主要な構成要素の材料について説明する。図17aにおいて、ゲート端子GT、ドレイン端子DT、ソース端子ST、および、チップ搭載部TABは、例えば、銅材から形成されている。同様に、チップ搭載部TABと分離されているヒートシンクHSも同様に、例えば、銅材から形成されている。また、ワイヤW1およびワイヤW2は、例えば、アルミニウム、金、及び銅などから形成することができ、封止体MRは、例えば、エポキシ樹脂などの樹脂材料から形成することができる。続いて、封止体MRで封止されている半導体チップCHPの内部構造について説明する。本実施の形態では、例えば、半導体チップCHPにパワーMOSFETが形成されているものとし、このパワーMOSFETのデバイス構造について図面を参照しながら説明する。数ワット以上の電力を扱える大電力用途のトランジスタをパワーMOSFETといい、種々の構造のものが検討されている。中でもパワーMOSFETにおいては、いわゆる縦型や横型と呼ばれるものがあり、さらにゲート部の構造に応じてトレンチ溝ゲート型やプレーナゲート型といった構造に分類される。このようなパワーMOSFETにおいては、大きな電力を得るために、たとえば微細なパターンのMOSFETを多数個たとえば数万個並列に接続した構造が採用されている。まず、パワーMOSFETの構成例について説明する。図18は、パワーMOSFETのデバイス構造を示す断面図である。図18に示すように、例えば、n型不純物を導入した半導体基板1S上に、エピタキシャル層EPが形成されている。このエピタキシャル層EPは、n型不純物が導入されたn型半導体層である。そして、エピタキシャル層EP上にチャネル領域CHが形成されている。チャネル領域CHは、p型不純物が導入されたp型半導体領域である。さらに、チャネル領域CHを貫通してエピタキシャル層EPに達するようにトレンチTRが形成されている。トレンチTRの内壁には、例えば、酸化シリコン膜からなるゲート絶縁膜GOXが形成され、このゲート絶縁膜GOXを介してトレンチTRを埋め込むようにゲート電極Gが形成されている。ゲート電極Gは、例えば、ポリシリコン膜から形成されている。チャネル領域CH上であってトレンチTRに隣接した領域には、ソース領域SRが形成されており、ソース領域SR上およびトレンチTR上を覆うように、層間絶縁膜ILが形成されている。ゲート電極Gは、トレンチTRからはみ出すように構成されているが、このゲート電極Gも覆うように、層間絶縁膜ILが形成されている。層間絶縁膜ILには、コンタクト孔C1が形成されており、このコンタクト孔C1は、層間絶縁膜ILおよびソース領域SRを貫通するように形成されている。このコンタクト孔C1により、ソース領域SRは、コンタクト孔C1とトレンチTRの間の領域に形成され、コンタクト孔C1およびトレンチTRに隣接するように形成されることになる。そして、コンタクト孔C1の下層には、ボディコンタクト領域BCが形成されている。つまり、コンタクト孔C1の底部に接触し、かつ、この底部の下層にボディコンタクト領域BCが形成されている。ボディコンタクト領域BCは、p型不純物を導入したp型半導体領域から構成されており、同様にp型半導体領域から形成されているチャネル領域CHよりもp型不純物の不純物濃度が高くなっている。このボディコンタクト領域BCは、コンタクト孔C1に導電膜を埋め込むことにより形成されるソース電極とのオーミック接触を確実なものにする機能と、パワーMOSFETでの寄生バイポーラトランジスタがオン動作することを抑制する機能を有するものである。つまり、トレンチゲート型のパワーMOSFETでは、n型半導体領域であるソース領域SRエミッタとなると、p型半導体領域であるチャネル領域CHベースとなると、n型半導体領域であるエピタキシャル層EPコレクタとなるによって、npn寄生バイポーラトランジスタが形成される。したがって、動作環境によっては、このnpn寄生バイポーラトランジスタがオン動作して、パワーMOSFETのゲート電極Gでは制御できない大電流が流れる。すると、パワーMOSFETが必要以上に発熱して破壊にいたる。このため、npn寄生バイポーラトランジスタがオン動作しないようにする必要がある。npn寄生バイポーラトランジスタがオン動作しにくくするためには、ベース抵抗を小さくする必要がある。このことから、チャネル領域CHよりも高濃度のボディコンタクト領域BCを形成してベース抵抗を低減しているのである。続いて、ボディコンタクト領域BCの下層には、第1半導体領域P1が形成されている。この第1半導体領域P1は、p型半導体領域から形成されており、ボディコンタクト領域BCの不純物濃度よりは低いが、チャネル領域CHの不純物濃度よりも高くなるような不純物濃度で、p型不純物が導入されている。第1半導体領域P1は、チャネル領域CHとエピタキシャル層EPとの境界よりも深い領域にまで形成されている。これにより、チャネル領域CHとエピタキシャル層EPとの境界に形成されるpn接合での電界集中を緩和することができ、パワーMOSFETのアバランシェ降伏電圧を大きくすることができる。言い換えれば、パワーMOSFETの耐圧を向上することができるのである。ここでいうパワーMOSFETでは耐圧BVdssとは、ゲート電極Gとソース領域SRを接地した状態でドレイン領域に電圧を印加したとき、アバランシェ降伏が起こる電圧で決定されるものである。以上のことから、ボディコンタクト領域BCの下層に形成される第1半導体領域P1は、パワーMOSFETの耐圧を向上する機能を有していることになる。次に、コンタクト孔C1内を含む層間絶縁膜IL上には、チタンタングステン膜TWが形成されており、このチタンタングステン膜TW上にアルミニウム膜ALが形成されている。このチタンタングステン膜TWとアルミニウム膜ALによりソース電極SEが形成される。つまり、ソース電極SEは、コンタクト孔C1に埋め込まれており、ソース領域SRおよびボディコンタクト領域BCと電気的に接続されている。一方、半導体基板1Sの裏面には、例えば、金膜から形成されるドレイン電極DEが形成されている。図18に示すパワーMOSFETは上記のように構成されており、以下にその動作について簡単に説明する。例えば、ソース電極SEとドレイン電極DEの間に電位差を与えた状態で、ゲート電極Gにしきい値以上の電圧を印加する。すると、ゲート電極Gが埋め込まれたトレンチTRの側面に接触するチャネル領域CHに反転層が形成される。すなわち、p型半導体領域であるチャネル領域CHのトレンチTRと接触する領域にn型半導体領域である反転層が形成される。すると、n型半導体領域であるソース領域SRと、n型半導体層であるエピタキシャル層EPは反転層を介して電気的に接続されることになる。したがって、ソース電極SEとドレイン電極DEには電位差が与えられているので、ソース電極SEとドレイン電極DEの間に電流が流れる。このように構成されたパワーMOSFETが図17aおよび図17bに示す半導体チップCHPに形成されている。図17aに示す半導体チップCHPの表面には、ソースパッドSPとゲートパッドGPが形成されているが、このソースパッドSPは、図18に示すパワーMOSFETのソース電極SEの一部を露出したものである。一方、ゲートパッドGPは、図18に示す複数のゲート電極Gを電気的に接続して引き出されたパッドである。これに対し、図18から明らかなように、半導体基板1S図17aの半導体チップの裏面にドレイン電極DEが形成されていることがわかる。本実施の形態におけるパッケージPK3半導体装置は上記のように構成されており、以下に、その製造方法の一例について図面を参照しながら説明する。まず、図19に示すように、複数のアウターリードとチップ搭載部TABとを有する複数のリード部が連結されたアウターリード部第2フレームOLUを準備する。この段階で、アウターリード部OLUは、購入時の輸送を考慮して平坦化された状態ストレート状態で受け入れられる。つまり、アウターリード部OLUは、梱包時のかさばり嵩張り抑制やフレームの折れ曲がり防止などを考慮してストレート状態で準備される。次に、図20に示すように、チップ搭載部TABの表面が複数のアウターリードの表面よりも低く位置するようにアウターリード部OLUを成形する。このアウターリード部OLUの成形工程は、チップ搭載部TABをプレスによって折り曲げることにより行なわれる。このとき、コストの面や加工の面などから大きなプレス機を準備することが難しく、小型のプレス機でアウターリード部OLUのプレスによる成形が行なわれる。このことから、アウターリード部OLUのプレスによる成形は、1つのアウターリード部OLUに形成されている複数のチップ塔載部TABに対して一括で行なわれるものではなく、例えば、1つのアウターリード部OLUに形成されている複数のチップ搭載部TABのうち、互いに隣接する2個あるいは3個のチップ搭載部TABごとにプレス成形が行なわれる。したがって、それぞれのプレスによる圧力にばらつきが生じるため、1つのアウターリード部OLUにおいて、成形されたチップ搭載部TABの成形位置にもばらつきが生じる可能性がある。しかし、本実施の形態では、樹脂封止工程で金型突起を固定するヒートシンク自体をプレスで成形するものではないため、ヒートシンクのうねりキャンバーに起因した封止体MRへのクラック発生を抑制できる。つまり、チップ搭載部TABにうねりキャンバーが生じても、チップ搭載部TAB自体は樹脂封止工程で金型突起を固定するために使用されるものではないため、封止体MRへのクラックが発生することはない。続いて、図21に示すように、チップ搭載部TAB上に半田PST2を塗布した後、図22に示すように、半田PST2を塗布したチップ搭載部TAB上に半導体チップCHPを搭載ダイボンディングし、加熱処理を施す。この工程により、半導体チップCHPの裏面に形成されているドレイン電極とチップ搭載部TABとが電気的に接続されることになる。なお、半導体チップCHPの裏面には、チップ側から外側に向かって、例えば、Ti/Ni/Au、Ti/Ni/Ag、およびNi/Ti/Ni/Auなどのメタライズ処理が施されており、半田PST2とAu下のNiとが合金を形成することにより、半導体チップCHPの裏面に形成されているドレイン電極とチップ搭載部TABとが電気的に接続される。次に、図23に示すように、複数のヒートシンクHSを連結部CONで接続したヒートシンク部第1フレームHSUを準備する。そして、このヒートシンク部HSUに存在する複数のヒートシンクHSのそれぞれの上に半田PST1を塗布する。このとき準備されるヒートシンク部HSUは、ストレート状態になっている。その後、図24に示すように、ヒートシンク部HSUと、アウターリード部OLUとを接続する。具体的には、ヒートシンク部HSUに存在するヒートシンクHS上に、アウターリード部OLUに存在するチップ搭載部TABが搭載されるように、ヒートシンク部HSUとアウターリード部OLUとを配置する。そして、リフロー処理加熱処理を施すことにより、半田PST1および半田PST2を溶融させて、ヒートシンクHSとチップ搭載部TABとを接続するとともに、チップ搭載部TABと半導体チップCHPとを接続する。ここで、複数のヒートシンクHSが形成されているヒートシンク部HSUと、アウターリードが形成されているアウターリード部OLUとは別部品となっている。これにより、ヒートシンクHSを単にプレスすることで、アウターリードに対してヒートシンクHSが下方に位置するような難しい成形加工を行う必要が無くなる。つまり、ヒートシンク部HSUとアウターリード部OLUとを別部品で用意することにより、ヒートシンク部HSUを成形加工しなくても、ヒートシンク部HSUをアウターリード部OLUの下方に配置することが可能となるのである。この結果、ヒートシンクHSのプレスを行うことが無くなることにより、ヒートシンク部HSUには、うねりキャンバーが発生し無くなる。次に、接続したヒートシンク部HSUとアウターリード部OLUに対して洗浄処理を実施する。この洗浄処理は半田PST1や半田PST2に含まれるフラックスを除去するために行なわれ、フラックスを効率的に除去するために、噴流や超音波を併用する場合が多い。このとき、本実施の形態では、ワイヤボンディング工程の前に、ヒートシンクHSとチップ搭載部TABとを半田PST1によって接続しているので、ヒートシンクHSとチップ搭載部TABとを接続する半田PST1に含まれるフラックスを除去する洗浄工程をワイヤボンディング工程前に行なうことができる。このため、洗浄処理に伴うワイヤへのダメージを無くすことができ、ワイヤの接続信頼性を向上させることができる。続いて、図25に示すように、チップ搭載部TAB上に搭載された半導体チップCHPとアウターリードとをワイヤで接続するワイヤボンディング。具体的には、半導体チップCHPの表面に形成されているゲートパッドとゲート端子アウターリードとをワイヤW1で接続し、半導体チップCHPの表面に形成されているソースパッドとソース端子アウターリードとをワイヤW2で接続する。このとき、ワイヤW1の線径よりもワイヤW2の線径のほうが大きくなっているとともに、ワイヤW1の本数が1本であるのに対し、ワイヤW2の本数は複数本2本以上となっている。なお、線径がワイヤW1よりも太いワイヤW2の方から先にワイヤボンディングを行う方が好ましい。その理由は、ワイヤボンディングにおいて、一般的に線径が太いワイヤの方が細いワイヤよりも印加する超音波のパワーが大きいので、先に線径が細いワイヤをボンディングした後に、線径が太いワイヤをボンディングすると、そのときの超音波がチップ内を伝達し、線径が細いワイヤがボンディングパッドから外れてしまう可能性が高くなるからである。そして、図26に示すように、ヒートシンクHSの一部、アウターリードの一部、チップ搭載部TAB、および、半導体チップCHPを樹脂で封止することにより、封止体MRを形成する樹脂封止工程。具体的には、接続したヒートシンク部HSUとアウターリード部OLUとをモールド金型内に配置する。このとき、互いに隣接するヒートシンクHSは連結部CONで連結されており、この連結部CONの下方空間に金型突起が配置された状態で、ヒートシンク部HSUおよびアウターリード部OLUが固定される。その後、モールド金型内に樹脂を充填する。このとき、本実施の形態によれば、互いに隣接するヒートシンクHSを連結している連結部CONが樹脂漏れ防止ストッパとして機能するため、封止体MRの外側にレジンバリが形成されることを防止できる。この結果、レジンバリが形成された状態でパッケージ製品が出荷されることを防止できる。このことから、出荷先において、パッケージ製品からレジンバリが脱落し、脱落したレジンバリが実装基板上の端子上に付着することを抑制できる。したがって、例えば、実装基板の端子とパッケージ半導体装置のリードとを電気的に接続する際、実装基板の端子上に付着した樹脂絶縁物であるレジンバリが実装基板上の端子とパッケージのリードとの間の電気的な接続を阻害することを効果的に防止することができる。続いて、封止体MRが形成されると、封止体MRを形成したヒートシンク部HSUおよびアウターリード部OLUをモールド金型から取り出す。このとき、本実施の形態では、ヒートシンクHSをプレスしないことから、ヒートシンク部HSUには、うねりキャンバーが発生し無くなる。このため、連結部CONの下方空間に挿入されている金型突起を外す際、金型突起がヒートシンク部HSUに噛むことは無くなる。このことから、封止体MRに応力負担をかけることなく、封止体MRを形成したヒートシンク部HSUおよびアウターリード部OLUをモールド金型から取り出すことができる。この結果、金型突起がヒートシンク部HSUに噛むことによって封止体MRに不必要な応力が加わることによる封止体MRへのクラック発生を防止することができる。そして、ヒートシンク部HSUおよびアウターリード部OLUを切断成形することにより、個々のパッケージPK3を製造する。このようにして、本実施の形態におけるパッケージPK3半導体装置を製造することができる。次に、本実施の形態におけるパッケージPK3半導体装置を製造する別の製造方法の一例について図面を参照しながら説明する。まず、図27に示すように、複数のアウターリードとチップ搭載部TABとを有する複数のリード部が連結されたアウターリード部第2フレームOLUを準備する。この段階で、アウターリード部OLUは、購入時の輸送を考慮して平坦化された状態ストレート状態で受け入れられる。つまり、アウターリード部OLUは、梱包時のかさばり嵩張り抑制やフレームの折れ曲がり防止などを考慮してストレート状態で準備される。次に、図28に示すように、チップ搭載部TABの表面が複数のアウターリードの表面よりも低く位置するようにアウターリード部OLUを成形する。このアウターリード部OLUの成形工程は、チップ搭載部TABをプレスによって折り曲げることにより行なわれる。このとき、コストの面や加工の面などから大きなプレス機を準備することが難しく、小型のプレス機でアウターリード部OLUのプレスによる成形が行なわれる。このことから、アウターリード部OLUのプレスによる成形は、1つのアウターリード部OLUに形成されている複数のチップ塔載部TABに対して一括で行なわれるものではなく、例えば、1つのアウターリード部OLUに形成されている複数のチップ搭載部TABのうち、互いに隣接する2個あるいは3個のチップ搭載部TABごとにプレス成形が行なわれる。したがって、それぞれのプレスによる圧力にばらつきが生じるため、1つのアウターリード部OLUにおいて、成形されたチップ搭載部TABの成形位置にもばらつきが生じる可能性がある。しかし、本実施の形態では、樹脂封止工程で金型突起を固定するヒートシンク自体をプレスで成形するものではないため、ヒートシンクのうねりキャンバーに起因した封止体MRへのクラック発生を抑制できる。つまり、チップ搭載部TABにうねりキャンバーが生じても、チップ搭載部TAB自体は樹脂封止工程で金型突起を固定するために使用されるものではないため、封止体MRへのクラックが発生することはない。続いて、図29に示すように、チップ搭載部TAB上に半田PST2を塗布した後、図30に示すように、半田PST2を塗布したチップ搭載部TAB上に半導体チップCHPを搭載ダイボンディングし、加熱処理を施す。この工程により、半導体チップCHPの裏面に形成されているドレイン電極とチップ搭載部TABとが電気的に接続されることになる。なお、半導体チップCHPの裏面には、チップ側から外側に向かって、例えば、Ti/Ni/Au、Ti/Ni/Ag、およびNi/Ti/Ni/Auなどのメタライズ処理が施されており、半田PST2とAu下のNiとが合金を形成することにより、半導体チップCHPの裏面に形成されているドレイン電極とチップ搭載部TABとが電気的に接続される。その後、図31に示すように、チップ搭載部TAB上に搭載された半導体チップCHPとアウターリードとをワイヤで接続するワイヤボンディング。具体的には、半導体チップCHPの表面に形成されているゲートパッドとゲート端子アウターリードとをワイヤW1で接続し、半導体チップCHPの表面に形成されているソースパッドとソース端子アウターリードとをワイヤW2で接続する。このとき、ワイヤW1の線径よりもワイヤW2の線径のほうが大きくなっているとともに、ワイヤW1の本数が1本であるのに対し、ワイヤW2の本数は複数本2本以上となっている。なお、線径がワイヤW1よりも太いワイヤW2の方から先にワイヤボンディングを行う方が好ましい。その理由は、ワイヤボンディングにおいて、一般的に線径が太いワイヤの方が細いワイヤよりも印加する超音波のパワーが大きいので、先に線径が細いワイヤをボンディングした後に、線径が太いワイヤをボンディングすると、そのときの超音波がチップ内を伝達し、線径が細いワイヤがボンディングパッドから外れてしまう可能性が高くなるからである。次に、図32に示すように、複数のヒートシンクHSを連結部CONで接続したヒートシンク部第1フレームHSUを準備する。そして、このヒートシンク部HSUに存在する複数のヒートシンクHSのそれぞれの上に半田PST1を塗布する。このとき準備されるヒートシンク部HSUは、ストレート状態になっている。その後、ヒートシンク部HSUと、アウターリード部OLUとを接続する。具体的には、ヒートシンク部HSUに存在するヒートシンクHS上に、アウターリード部OLUに存在するチップ搭載部TABが搭載されるように、ヒートシンク部HSUとアウターリード部OLUとを配置する。そして、リフロー処理加熱処理を施すことにより、半田PST1を溶融させて、ヒートシンクHSとチップ搭載部TABとを接続する。このとき、チップ搭載部TABと半導体チップCHPとを接続している半田PST2は、上述したリフロー処理で再溶融するが、半導体チップCHPとアウターリードとをワイヤW1やワイヤW2で接続している。このため、半導体チップCHPは、ワイヤW1およびワイヤW2で固定されていることになるので、半田PST2の再溶融による半導体チップCHPの位置ずれを防止することができる。ここで、複数のヒートシンクHSが形成されているヒートシンク部HSUと、アウターリードが形成されているアウターリード部OLUとは別部品となっている。これにより、ヒートシンクHSを単にプレスすることで、アウターリードに対してヒートシンクHSが下方に位置するような難しい成形加工を行う必要が無くなる。つまり、ヒートシンク部HSUとアウターリード部OLUとを別部品で用意することにより、ヒートシンク部HSUを成形加工しなくても、ヒートシンク部HSUをアウターリード部OLUの下方に配置することが可能となるのである。この結果、ヒートシンクHSのプレスを行うことが無くなることにより、ヒートシンク部HSUには、うねりキャンバーが発生し無くなる。次に、接続したヒートシンク部HSUとアウターリード部OLUに対して洗浄処理を実施する。この洗浄処理は半田PST1や半田PST2に含まれるフラックスを除去するために行なわれ、フラックスを効率的に除去するために、噴流や超音波を併用する場合が多い。そして、図33に示すように、ヒートシンクHSの一部、アウターリードの一部、チップ搭載部TAB、および、半導体チップCHPを樹脂で封止することにより、封止体MRを形成する樹脂封止工程。具体的には、接続したヒートシンク部HSUとアウターリード部OLUとをモールド金型内に配置する。このとき、互いに隣接するヒートシンクHSは連結部CONで連結されており、この連結部CONの下方空間に金型突起が配置された状態で、ヒートシンク部HSUおよびアウターリード部OLUが固定される。その後、モールド金型内に樹脂を充填する。このとき、本実施の形態によれば、互いに隣接するヒートシンクHSを連結している連結部CONが樹脂漏れ防止ストッパとして機能するため、封止体MRの外側にレジンバリが形成されることを防止できる。この結果、レジンバリが形成された状態でパッケージ製品が出荷されることを防止できる。このことから、出荷先において、パッケージ製品からレジンバリが脱落し、脱落したレジンバリが実装基板上の端子上に付着することを抑制できる。したがって、例えば、実装基板の端子とパッケージ半導体装置のリードとを電気的に接続する際、実装基板の端子上に付着した樹脂絶縁物であるレジンバリが実装基板上の端子とパッケージのリードとの間の電気的な接続を阻害することを効果的に防止することができる。続いて、封止体MRが形成されると、封止体MRを形成したヒートシンク部HSUおよびアウターリード部OLUをモールド金型から取り出す。このとき、本実施の形態では、ヒートシンクHSをプレスしないことから、ヒートシンク部HSUには、うねりキャンバーが発生し無くなる。このため、連結部CONの下方空間に挿入されている金型突起を外す際、金型突起がヒートシンク部HSUに噛むことは無くなる。このことから、封止体MRに応力負担をかけることなく、封止体MRを形成したヒートシンク部HSUおよびアウターリード部OLUをモールド金型から取り出すことができる。この結果、金型突起がヒートシンク部HSUに噛むことによって封止体MRに不必要な応力が加わることによる封止体MRへのクラック発生を防止することができる。その後、ヒートシンク部HSUおよびアウターリード部OLUを切断成形することにより、個々のパッケージPK3を製造する。このようにして、本実施の形態におけるパッケージPK3半導体装置を製造することができる。<第2パッケージ製品が抱える問題点>次に、本発明の技術的思想を第2パッケージ製品に適用する例について説明する。まず、第2パッケージ製品が抱える問題点について図面を参照しながら説明する。第2パッケージ製品には、ヒートシンク露出タイプのパッケージPK4と、フルモールドタイプのパッケージPK5の2種類のパッケージ形態が存在する。これらのパッケージPK4およびパッケージPK5には、それぞれ長所と短所がある。最初に、ヒートシンク露出タイプのパッケージPK4の構成について説明する。図34は、パッケージPK4の外観構成を示す図である。図34aは、パッケージPK4を表面側から見た表面図であり、図34bは、パッケージPK4を側面側から見た側面図である。また、図34cは、パッケージPK4を裏面側から見た裏面図である。図34aにおいて、パッケージPK4は、矩形形状の封止体MRを有しており、この封止体MRの内部には、例えば、集積回路を形成した半導体チップが埋め込まれている。そして、封止体MRの上部からは、ヒートシンクHSの一部が突出しており、このヒートシンクHSの上部にリードフレームから分離した痕跡である切断部CT2が形成されている。一方、封止体MRの下部からは、ゲート端子GTやドレイン端子DTやソース端子STが突き出ている。また、図34bに示すように、パッケージPK4は、封止体MRの底部にヒートシンクHSが設けられており、封止体MRから、例えば、ソース端子STが突き出ていることがわかる。さらに、図34cに示すように、パッケージPK4では、封止体MRの裏面にヒートシンクHSが配置されており、封止体MRの裏面からヒートシンクHSが露出していることがわかる。続いて、パッケージPK4を実装基板に実装する構成について説明する。図35は、パッケージPK4を実装基板SUBに実装する様子を示す図である。図35aは、パッケージPK4を実装基板SUBに実装する様子を正面側から見た図であり、図35bは、パッケージPK4を実装基板SUBに実装する様子を側面側から見た断面図である。図35aおよび図35bに示すように、パッケージPK4に形成されているゲート端子GT、ドレイン端子DTおよびソース端子STは、実装基板SUBに差し込まれており、これによって、パッケージPK4が実装基板SUBに実装されていることになる。そして、このパッケージPK4は、絶縁シートISを介して放熱フィンFINにねじSCRで固定されていることがわかる。このように構成されているパッケージPK4の長所は、ヒートシンクHSが封止体MRから露出している点にある。つまり、パッケージPK4は、ヒートシンクHSが封止体MRから露出した構造をしているので、パッケージPK4によれば、半導体チップCHPで発生した熱を、露出しているヒートシンクHSから効率良く放散させることができる。一方、パッケージPK4の短所は、以下に示す点にある。すなわち、パッケージPK4では、図35bに示すように、ヒートシンクHS上に半導体チップCHPが搭載されているため、半導体チップCHPの裏面に形成されているドレイン電極は、ヒートシンクHSと電気的に接続されていることになる。このことから、パッケージPK4に放熱フィンFINを取り付ける際、ヒートシンクHSと放熱フィンFINとの間の絶縁性を確保するため、ヒートシンクHSと放熱フィンFINとの間に絶縁シートISを挿入する必要がある。このように、パッケージPK4を実装基板SUBに実装する際、絶縁シートISを使用することから、絶縁シートISを使用する分だけコストが上昇するとともに、作業負担も増加してしまう短所があることになる。次に、フルモールドタイプのパッケージPK5の構成について説明する。図36は、パッケージPK5の外観構成を示す図である。図36aは、パッケージPK5を表面側から見た表面図であり、図36bは、パッケージPK5を側面側から見た側面図である。また、図36cは、パッケージPK5を裏面側から見た裏面図である。図36a~図36cにおいて、パッケージPK5は、矩形形状の封止体MRを有し、この封止体MRからゲート端子GT、ドレイン端子DTおよびソース端子STが突き出ていることがわかる。続いて、図37は、封止体MRを透視してパッケージPK5の内部構造を示す図である。図37aは、表面側から封止体MRの内部を透視した図であり、図37bは、側面側から封止体MRの内部を透視した断面図である。また、図37cは、図37bの一部を拡大した断面図である。図37aに示すように、封止体MRの内部にヒートシンクHSが設けられており、このヒートシンクHSの全体が封止体MRで覆われている。そして、ヒートシンクHS上に半導体チップCHPが搭載されており、この半導体チップCHPゲートパッドとゲート端子GTがワイヤW1で接続され、半導体チップCHPソースパッドとソース端子STがワイヤW2で接続されている。また、図37bおよび図37cに示すように、ヒートシンクHSは、封止体MRで覆われており、封止体MRから露出していないことがわかる。そして、封止体MRの内部に形成されているヒートシンクHS上に半導体チップCHPが搭載されており、例えば、半導体チップCHPソースパッドとソース端子STがワイヤW2で接続されている。次に、パッケージPK5を実装基板に実装する構成について説明する。図38は、パッケージPK5を実装基板SUBに実装する様子を示す図である。図38aは、パッケージPK5を実装基板SUBに実装する様子を正面側から見た図であり、図38bは、パッケージPK5を実装基板SUBに実装する様子を側面側から見た断面図である。図38aおよび図38bに示すように、パッケージPK5に形成されているゲート端子GT、ドレイン端子DTおよびソース端子STは、実装基板SUBに差し込まれており、これによって、パッケージPK5が実装基板SUBに実装されていることになる。そして、このパッケージPK5は、シリコングリースSGを介して放熱フィンFINにねじSCRで固定されていることがわかる。このように構成されているパッケージPK5の長所は、パッケージPK5と放熱フィンFINとを接続する際に絶縁シートISが不要となる点である。つまり、図38bに示すように、パッケージPK5でも、ヒートシンクHS上に半導体チップCHPが搭載されていることから、半導体チップCHPの裏面に形成されているドレイン電極と、ヒートシンクHSとは電気的に接続されることになる。しかし、パッケージPK5においては、ヒートシンクHS全体が封止体MRで覆われているため、パッケージPK5に放熱フィンFINを取り付ける際、絶縁シートISが不要となる。すなわち、パッケージPK5にシリコングリースSGを介して直接放熱フィンFINを取り付けても、ヒートシンクHS自体は封止体MRの内部に存在するので、絶縁シートISが無くても、ヒートシンクHSと放熱フィンFINとの絶縁性を確保することができるのである。したがって、フルモールドタイプのパッケージPK5は、パッケージPK5に放熱フィンFINを取り付ける際、ヒートシンクHSと放熱フィンFINの絶縁性を確保するために絶縁シートISを介在させる必要がないため、コスト低減を図ることができるとともに、作業負担も軽減される。このようにフルモールドタイプのパッケージPK5は、絶縁シートISを使用しないことによるコスト低減および作業負担の低減を図ることができる長所があることがわかる。しかし、フルモールドタイプのパッケージPK5は、以下に示す短所がある。以下では、具体的に、パッケージPK5の短所について説明する。まず、フルモールドタイプのパッケージPK5において、ヒートシンクHS全体は封止体MRで覆われている。つまり、パッケージPK5では、ヒートシンクHS全体を封止体MRで覆うことにより、ヒートシンクHSと外部例えば、放熱フィンFINとの絶縁性を確保している。したがって、パッケージPK5では、ヒートシンクHSの下部に存在する樹脂封止体MRの一部の厚さが重要となってくる。すなわち、ヒートシンクHSの下部に存在する樹脂封止体MRの一部の厚さを薄くすると、ヒートシンクHSと放熱フィンFINとの間の絶縁耐性が小さくなり、最悪の場合には、この樹脂が絶縁破壊して、ヒートシンクHSと放熱フィンFINがショートしてしまう。一方、ヒートシンクHSの下部に存在する樹脂封止体MRの一部を厚くすると、ヒートシンクHSからの放熱特性が劣化してしまう。このため、ヒートシンクHSの下部に存在する樹脂封止体MRの一部の厚さは、絶縁耐性の確保および放熱特性の向上を両立させる観点から決定される。一方、ヒートシンクHSの上部に形成される樹脂封止体MRの一部の厚さは、封止体MRの内部にある構成要素を充分に覆う観点からなされるものである。このように、ヒートシンクHSの下部に形成される樹脂封止体MRの一部の厚さと、ヒートシンクHSの上部に形成される樹脂封止体MRの一部の厚さは、それぞれ別の観点から決定されるものである。このため、例えば、図37cに示すように、ヒートシンクHSの下部に形成される樹脂封止体MRの一部の厚さは、ヒートシンクHSの上部に形成される樹脂封止体MRの一部の厚さよりも大幅に小さくなるため、ヒートシンクHSの上下間に形成される樹脂封止体MRの厚さがバランスの悪い構造となってしまう。この結果、フルモールドタイプのパッケージPK5では、封止体MRを形成する際、パッケージPK5の裏面に樹脂の未充填領域が形成されてしまう問題点が発生する。以下に、パッケージPK5の裏面に樹脂の未充填領域が形成されるメカニズムについて、図面を参照しながら説明する。図39~図44は、封止体MRを形成する樹脂封止工程を示す図である。特に、図39a~図44aは、上金型第1金型UMと下金型第2金型BMでリードフレームを挟んだ状態で樹脂の注入過程を行なうことを説明するための断面図であり、図39b~図44bは、上方から上金型UMを透視して、樹脂の注入過程を見た平面図である。また、図39c~図44cは、下方から下金型BMを透視して、樹脂の注入過程を見た平面図である。まず、図39a~図39cに示すように、リードフレームを上金型UMと下金型BMで挟み込む。このとき、上金型UMと下金型BMで挟み込まれた内部空間封止空間にリードフレームが配置される。このリードフレームは、ヒートシンクHSを含むように構成されており、このヒートシンクHS上に半導体チップCHPが搭載されている。次に、図40a~図40cに示すように、リードフレームを上金型UMと下金型BMで挟み込んだ状態で、上述した内部空間封止空間への樹脂RNの注入を開始する。このとき、樹脂RNの注入は、ヒートシンクHSの斜め下側方向から行なわれる。したがって、ヒートシンクHSの斜め下側方向から注入された樹脂RNは、ヒートシンクHSの裏面に接触し、主に、ヒートシンクHSの下側に樹脂RNが注入されるようにガイドされる。ただし、ヒートシンクHSの上側にも樹脂RNが注入される。ここで、ヒートシンクHSは、ステップ状に上側へ折れ曲がるように加工されており、ヒートシンクHSの先端部近傍においては、ヒートシンクHSの下側空間のほうがヒートシンクHSの上側空間よりも広くなっている。このため、樹脂RNの注入開始時において、ヒートシンクHSの下側への樹脂RNの注入速度が、ヒートシンクHSの上側への樹脂RNの注入速度よりも速くなる。続いて、図41a~図41cに示すように、樹脂RNの注入を続けると、次第に、ヒートシンクHSの下側空間のほうがヒートシンクHSの上側空間よりも狭くなってくるので、ヒートシンクHSの下側への樹脂RNの注入速度が、ヒートシンクHSの上側への樹脂RNの注入速度よりも遅くなってくる。そして、図42a~図42cに示すように、樹脂RNの注入が半導体チップCHP上の空間にまで達すると、半導体チップCHP上の空間は、ヒートシンクHSの下側空間よりもかなり大きくなっているため、ヒートシンクHSの上側空間に充填される樹脂RNの速度が一気にヒートシンクHSの下側空間に充填される樹脂RNの速度よりも速くなる。この結果、図43a~図43cに示すように、ヒートシンクHSの上側空間は、ヒートシンクHSの下側空間よりも速く樹脂RNで充填される。そして、ヒートシンクHSの上側空間を充填した樹脂RNは、ヒートシンクHSの上側空間から下側空間に向って回り込んでいく。その後、図44a~図44cに示すように、ヒートシンクHSの下側空間では、最終的に空気を巻き込んで、この空気がつぶれないまま樹脂封止工程が完了する。この結果、ヒートシンクHSの下側空間にボイドVDが発生する。つまり、ヒートシンクHSの下側空間に樹脂RNの未充填領域が形成されてしまう。このような樹脂RNの未充填領域がパッケージPK5に形成されると、パッケージPK5の信頼性が低下してしまう。つまり、樹脂RNから構成される封止体MRには、例えば、湿度や温度などの外部環境から半導体チップを保護し、振動や衝撃による破損や半導体チップの特性劣化を防止する機能などがあるが、この封止体MRに樹脂RNの未充填領域が発生すると、封止体MRが、この機能を充分に果たせなくなり、パッケージPK5の信頼性が低下するのである。また、パッケージPK5に樹脂RNの未充填領域が形成されると、この未充填領域からヒートシンクHSの一部が露出することになる。この結果、パッケージPK5に放熱フィンFINを取り付けた場合、未充填領域から露出するヒートシンクHSの一部と放熱フィンFINとの絶縁耐圧が低下する問題点も発生する。以上のことから、フルモールドタイプのパッケージPK5は、封止体MRの一部に樹脂RNの未充填領域が形成されやすい構造となっており、これによって、パッケージPK5の信頼性が低下する短所が存在することになる。例えば、第2パッケージ製品には、ヒートシンク露出タイプのパッケージPK4と、フルモールドタイプのパッケージPK5の2種類のパッケージ形態が存在する。このとき、ヒートシンク露出タイプのパッケージPK4では、パッケージPK4を実装基板SUBに実装する際、絶縁シートISを使用することから、絶縁シートISを使用する分だけコストが上昇するとともに、作業負担も増加してしまう短所がある。一方、フルモールドタイプのパッケージPK5は、封止体MRの一部に樹脂RNの未充填領域が形成されやすい構造となっており、これによって、パッケージPK5の信頼性が低下する短所がある。そこで、第2パッケージ製品に本発明における技術的思想を適用して、コストおよび作業負担の増加と、パッケージの信頼性低下をともに解決する工夫を施している。以下では、この工夫を施した技術的思想について説明する。<第2パッケージ製品に対する本発明の適用構造>本発明の技術的思想を適用して製造されたパッケージPK6の構成について説明する。図45はパッケージPK6の構造を示す図である。図45aは、パッケージPK6を表面側から見た表面図であり、図45bは、パッケージPK6を側面側から見た側面図である。また、図45cは、パッケージPK6を裏面側から見た裏面図である。図45aにおいて、パッケージPK6は、矩形形状の封止体MRを有しており、この封止体MRの内部には、例えば、集積回路を形成した半導体チップが埋め込まれている。そして、封止体MRの上部からは、ヒートシンクHSの一部が突出しており、このヒートシンクHSの上部にリードフレームから分離した痕跡である切断部CT2が形成されている。一方、封止体MRの下部からは、ゲート端子GTやドレイン端子DTやソース端子STが突き出ている。また、図45bに示すように、パッケージPK6は、封止体MRの底部にヒートシンクHSが設けられており、封止体MRから、例えば、ソース端子STが突き出ていることがわかる。さらに、図45cに示すように、パッケージPK6では、封止体MRの裏面にヒートシンクHSが配置されており、封止体MRの裏面からヒートシンクHSが露出していることがわかる。続いて、パッケージPK6の内部構造について説明する。図46は、本実施の形態におけるパッケージPK6の内部構造を示す図である。図46aは、本実施の形態におけるパッケージPK6の内部構造を示す平面図であり、図46bは、本実施の形態におけるパッケージPK6の内部構造を示す断面図である。図46aでは、この封止体MRを透視した状態でのパッケージPK6の内部構造が図示されている。図46aに示すように、本実施の形態におけるパッケージPK6は、まず、ヒートシンクHSを有しており、このヒートシンクHSの一部が封止体MRの上部から露出するように構成されている。この封止体MRの上部から露出しているヒートシンクHSの横側には連結部を切断することにより形成された切断部CT2が形成されている。このヒートシンクHS上には、チップ搭載部TABが形成されており、このチップ搭載部TABは、ドレイン端子DTと一体的に形成されている。したがって、チップ搭載部TABとドレイン端子DTとは電気的に接続されていることになる。さらに、チップ搭載部TAB上には、半田PST2を介して半導体チップCHPが搭載されている。この半導体チップCHPには、例えば、パワーMOSFETが形成されている。具体的に、パワーMOSFETが形成された半導体チップCHPは、例えば、半導体チップCHPの表面にソースパッドSPとゲートパッドGPが形成されている。そして、ゲートパッドGPは、ワイヤW1を介してゲート端子アウターリードGTと電気的に接続されており、ソースパッドSPは、ワイヤW2を介してソース端子アウターリードSTと電気的に接続されている。また、半導体チップCHPの裏面には、ドレイン電極図示せずが形成されており、このドレイン電極は、チップ搭載部TABを介して、ドレイン端子アウターリードと電気的に接続されている。続いて、図46bを使用してパッケージPK6の断面構造について説明する。図46bに示すように、封止体MRの底面から露出するようにヒートシンクHSが形成されており、このヒートシンクHSの上方に樹脂RNを介してチップ搭載部TABが配置されている。つまり、本実施の形態におけるパッケージPK6では、ヒートシンクHSとチップ搭載部TABが分離されているとともに、ヒートシンクHSとチップ搭載部TABの間に樹脂RNを介在させて、ヒートシンクHSとチップ搭載部TABを絶縁している。そして、チップ搭載部TAB上に半田PST2図46bでは図示せずを介して半導体チップCHPが搭載されている。この半導体チップCHPの表面に形成されているソースパッド図46bでは図示せずとソース端子STとはワイヤW2で接続されている。ここで、チップ搭載部TABの位置は、ソース端子STの位置よりも低くなっており、さらに、このチップ搭載部TABの下方に樹脂RNを介してヒートシンクHSが配置されている。以上のようなパッケージPK6の構成をまとめると、本実施の形態におけるパッケージPK6は、a第1表面と前記第1表面とは反対側の第1裏面とを有するヒートシンクHSと、b複数のリードゲート端子GT、ソース端子ST、ドレイン端子DTと、第2表面と前記第2表面とは反対側の第2裏面とを有するチップ搭載部TABと、を有するリード部とを備える。そして、cチップ搭載部TABの第2表面上に搭載された半導体チップCHPと、dヒートシンクHSの一部、前記リード部の一部、および、前記半導体チップCHPを封止する封止体MRとを備える。このとき、半導体チップCHPと、リード部を構成する複数のリードゲート端子GT、ソース端子ST、ドレイン端子DTとは電気的に接続されている。そして、封止体MR内において、ヒートシンクHSの第1表面とチップ搭載部TABの第2裏面とが対向するように配置されており、ヒートシンクHSの第1表面とチップ搭載部TABの第2裏面とは電気的に絶縁されている。さらに、上述した半導体チップCHPは、パワートランジスタパワーMOSFETを有するチップであって、チップ表面にソースパッドSPとゲートパッドGP、および、チップ表面とは反対側のチップ裏面にドレイン電極を有する。一方、リード部は、ソースリードソース端子ST、ゲートリードゲート端子GT、および、ドレインリードドレイン端子DTを有する。このとき、チップ搭載部TABとドレインリードドレイン端子DTとは連結されている。さらに、チップ搭載部TABの第2表面と半導体チップCHPのチップ裏面に形成されているドレイン電極とは、第1導電性部材半田によって電気的に接続されている。また、ソースパッドSPとソースリードソース端子STとは、第2導電性部材ワイヤW2によって電気的に接続されており、ゲートパッドGPとゲートリードゲート端子GTとは、第3導電性部材ワイヤW1によって電気的に接続されている。次に、上述したパッケージPK6を実装基板に実装する構成について説明する。図47は、本実施の形態におけるパッケージPK6を実装基板SUBに実装する様子を示す図である。図47aは、パッケージPK6を実装基板SUBに実装する様子を正面側から見た図であり、図47bは、パッケージPK6を実装基板SUBに実装する様子を側面側から見た断面図である。図47aおよび図47bに示すように、パッケージPK6に形成されているゲート端子GT、ドレイン端子DTおよびソース端子STは、実装基板SUBに差し込まれており、これによって、パッケージPK6が実装基板SUBに実装されていることになる。そして、このパッケージPK6は、シリコングリースSGを介して放熱フィンFINにねじSCRで固定されていることがわかる。1続いて、本発明の技術的思想の特徴について説明する。本発明の技術的思想の第1特徴点は、例えば、図46bに示すように、アウターリードドレイン端子と一体的に形成されるチップ搭載部TABを設け、このチップ搭載部TAB上に半導体チップCHPを搭載するとともに、チップ搭載部TABとヒートシンクHSの間に樹脂RNを介在させることにより、チップ搭載部TABとヒートシンクHSとを電気的に分離する点にある。これにより、チップ搭載部TABに搭載されている半導体チップCHPのドレイン電極と、ヒートシンクHSとを電気的に分離することができる。この結果、例えば、図47bに示すように、本実施の形態におけるパッケージPK6の裏面からヒートシンクHSを露出させ、かつ、このヒートシンクHSと放熱フィンFINとをシリコングリースSGを介して直接接続することができる。なぜなら、本実施の形態におけるパッケージPK6によれば、ヒートシンクHSと、半導体チップCHPが搭載されているチップ搭載部TABが電気的に分離されているので、ヒートシンクHSと放熱フィンFINとを直接接続しても、半導体チップCHPのドレイン電極が放熱フィンFINと電気的に接続されることはないからである。したがって、本実施の形態におけるパッケージPK6によれば、ヒートシンクHSと放熱フィンFINとの間に絶縁シートを介在させる必要がないので、絶縁シートを使用する場合に比べて、コストおよび作業負担の低減を図ることができる。さらに、本実施の形態におけるパッケージPK6によれば、ヒートシンクHSと放熱フィンFINとの間に絶縁シートを介在させずに、直接ヒートシンクHSと放熱フィンFINとを接続することはできるので、ヒートシンクHSから放熱フィンFINへの放熱効率を向上させることができる。つまり、本実施の形態におけるパッケージPK6によれば、図35bに示すパッケージPK4の短所を克服できる利点を有していることになる。2次に、本発明の技術的思想の第2特徴点は、例えば、図46bに示すように、ヒートシンクHSを封止体MRから露出させても、ヒートシンクHSと放熱フィンFINとの間に絶縁シートを介在させずに、直接ヒートシンクHSと放熱フィンFINとを接続することはできるので、わざわざ、ヒートシンクHS全体を封止体MRで覆う必要が無くなる点である。つまり、本実施の形態におけるパッケージPK6では、ヒートシンクHSが、半導体チップCHPを搭載しているチップ搭載部TABと電気的に分離されていることから、ヒートシンクHSを封止体MRの底部から露出させながら、直接ヒートシンクHSと放熱フィンFINとを接続することができるのである。このことから、本実施の形態におけるパッケージPK6によれば、図38bに示すパッケージPK5のように、ヒートシンクHSと放熱フィンFINとを直接接続するために、ヒートシンクHS全体を樹脂RNで覆う必要が無くなるのである。このことは、本実施の形態におけるパッケージPK6によれば、封止体MRの一部に樹脂RNの未充填領域が形成されるという構造を回避できることを意味し、これによって、本実施の形態におけるパッケージPK6の信頼性を向上させることができるのである。つまり、本実施の形態におけるパッケージPK6によれば、パッケージPK5の短所を克服できる利点を有していることになる。3また、本発明の技術的思想の第3特徴点は、例えば、図46bに示すように、ヒートシンクHSとチップ搭載部TABが分離されているため、例えば、チップ搭載部TABの厚さと、ヒートシンクHSの厚さとを任意の厚さに設定することが容易になる。例えば、ドレイン端子アウターリードDTとヒートシンクHSが一体的に形成されている場合には、ドレイン端子DTの厚さとヒートシンクHSの厚さを相違させることは困難である。これに対し、パッケージPK6のようにヒートシンクHSとチップ搭載部TABとを分離するように構成している場合、チップ搭載部TABの厚さとヒートシンクHSの厚さとをそれぞれ別々に設計することが容易となる。例えば、ヒートシンクHSの放熱効率を向上させる観点からは、ヒートシンクHSの厚さをチップ搭載部TABの厚さよりも厚くすることが考えられる一方、パッケージPK6の薄板化を推進する観点からは、ヒートシンクHSの厚さをチップ搭載部TABの厚さよりも薄くすることが考えられる。また、もちろん、ヒートシンクHSの厚さとチップ搭載部TABの厚さとを同じにすることも考えられる。このように、本実施の形態におけるパッケージPK6では、ヒートシンクHSとチップ搭載部TABとを分離しているため、ヒートシンクHSとチップ搭載部TABの設計自由度が向上する利点も得られる。4さらに、本発明の技術的思想の第4特徴点は、上述した第3特徴点とも関連するが、例えば、図46bに示すように、ヒートシンクHSとチップ搭載部TABが分離されているため、例えば、チップ搭載部TABの材質と、ヒートシンクHSの材質とを相違させることが容易になる。例えば、ドレイン端子アウターリードDTとヒートシンクHSが一体的に形成されている場合には、ドレイン端子DTの材質とヒートシンクHSの材質を相違させることは困難である。これに対し、本実施の形態におけるパッケージPK6のようにヒートシンクHSとチップ搭載部TABとを分離するように構成している場合、チップ搭載部TABの材質とヒートシンクHSの材質とをそれぞれ別々に設計することが容易となる。例えば、ヒートシンクHSの放熱効率を向上させる観点から、熱伝導率の高い材料を使用することができる。例えば、チップ搭載部TABの材質を銅とする一方、ヒートシンクHSの材質をアルミニウムとすることができる。このようにして、本発明の技術的思想によれば、ヒートシンクHSを封止体MRの底面から露出される構成と、ヒートシンクHSの厚さおよび材質を調整する構成との組み合わせにより、ヒートシンクHSからの放熱効率をさらに向上させることが可能となる。本実施の形態におけるパッケージPK6半導体装置は上記のように構成されており、以下に、その製造方法の一例について図面を参照しながら説明する。まず、図48に示すように、複数のアウターリードとチップ搭載部TABとを有する複数のリード部が連結されたアウターリード部第2フレームOLUを準備する。この段階で、アウターリード部OLUは、購入時の輸送を考慮して平坦化された状態ストレート状態で受け入れられる。つまり、アウターリード部OLUは、梱包時のかさばり嵩張り抑制やフレームの折れ曲がり防止などを考慮してストレート状態で準備される。次に、図49に示すように、チップ搭載部TABの表面が複数のアウターリードの表面よりも低く位置するようにアウターリード部OLUを成形する。このアウターリード部OLUの成形工程は、チップ搭載部TABをプレスによって折り曲げることにより行なわれる。続いて、図50に示すように、チップ搭載部TAB上に半田PST2を塗布した後、半田PST2を塗布したチップ搭載部TAB上に半導体チップCHPを搭載ダイボンディングし、加熱処理を施す。この工程により、半導体チップCHPの裏面に形成されているドレイン電極とチップ搭載部TABとが電気的に接続されることになる。なお、半導体チップCHPの裏面には、チップ側から外側に向かって、例えば、Ti/Ni/Au、Ti/Ni/Ag、およびNi/Ti/Ni/Auなどのメタライズ処理が施されており、半田PST2とAu下のNiとが合金を形成することにより、半導体チップCHPの裏面に形成されているドレイン電極とチップ搭載部TABとが電気的に接続される。その後、図51に示すように、チップ搭載部TAB上に搭載された半導体チップCHPとアウターリードとをワイヤで接続するワイヤボンディング。具体的には、半導体チップCHPの表面に形成されているゲートパッドとゲート端子アウターリードとをワイヤW1で接続し、半導体チップCHPの表面に形成されているソースパッドとソース端子アウターリードとをワイヤW2で接続する。このとき、ワイヤW1の線径よりもワイヤW2の線径のほうが大きくなっているとともに、ワイヤW1の本数が1本であるのに対し、ワイヤW2の本数は複数本2本以上となっている。なお、線径がワイヤW1よりも太いワイヤW2の方から先にワイヤボンディングを行う方が好ましい。その理由は、ワイヤボンディングにおいて、一般的に線径が太いワイヤの方が細いワイヤよりも印加する超音波のパワーが大きいので、先に線径が細いワイヤをボンディングした後に、線径が太いワイヤをボンディングすると、そのときの超音波がチップ内を伝達し、線径が細いワイヤがボンディングパッドから外れてしまう可能性が高くなるからである。そして、ヒートシンクHSの一部、アウターリードの一部、チップ搭載部TAB、および、半導体チップCHPを樹脂で封止することにより、封止体MRを形成する樹脂封止工程。以下に、この樹脂封止工程の詳細について説明する。まず、図52に示すように、下金型第2金型BMを準備する。そして、図53に示すように、複数のヒートシンクHSを連結部CONで接続したヒートシンク部第1フレームHSUを準備する。その後、準備したヒートシンク部HSUを下金型BMにセットする。続いて、図54に示すように、チップ搭載部TABに半導体チップCHPを搭載し、かつ、半導体チップCHPとアウターリードとをワイヤW1やワイヤW2で接続した後のアウターリード部OLUも下金型BMにセットする。このとき、図54から明らかなように、アウターリード部OLUに形成されているチップ搭載部TABと、ヒートシンク部HSUに形成されているヒートシンクHSは、平面視において重なるように配置されるとともに、チップ搭載部TABとヒートシンクHSが、高さ方向において接触しないように配置される。さらに、別の表現をすると、チップ搭載部TABとヒートシンクHSとは、それぞれの間に空間隙間を有するように配置される。次に、図55に示すように、ヒートシンク部HSUおよびアウターリード部OLUを配置した下金型BM上に上金型第1金型UMを配置する。その後、上金型UMと下金型BMで挟まれた内部空間に樹脂を注入して封止体を形成する。以下に、上金型UMと下金型BMで挟まれた内部空間に樹脂を注入して封止体を形成する工程について説明する。図56~図60は、封止体MRを形成する樹脂封止工程を示す図である。特に、図56a~図60aは、上金型UMと下金型BMでヒートシンクHSと、アウターリードと一体化されているチップ搭載部TABとを挟んだ状態で樹脂の注入過程を行なうことを説明するための断面図であり、図56b~図60bは、上方から上金型UMを透視して、樹脂の注入過程を見た平面図である。また、図56c~図60cは、下方から下金型BMを透視して、樹脂の注入過程を見た平面図である。まず、図56a~図56cに示すように、ヒートシンクHSと、アウターリードと一体化されているチップ搭載部TABとを上金型UMと下金型BMで挟み込む。このとき、上金型UMと下金型BMで挟み込まれた内部空間封止空間にヒートシンクHSおよびチップ搭載部TABが配置される。このヒートシンクHSとチップ搭載部TABとの間には、高さ方向において隙間空間が存在している。すなわち、ヒートシンクHSとチップ搭載部TABとは物理的に分離されている。なお、チップ搭載部TAB上に半導体チップCHPが搭載されている。次に、図57a~図57cに示すように、上金型UMと下金型BMで挟まれた内部空間への樹脂RNの注入を開始する。そして、内部空間への樹脂RNの注入を続けると図58a~図58cに示すように、樹脂RNが内部空間に充填していく。具体的には、チップ搭載部TABの上側領域と下側領域にわたって樹脂RNが充填されていく。このとき、チップ搭載部TABとヒートシンクHSの間に設けられている隙間にも樹脂RNが注入されていく。その後、図59a~図59cに示すように、内部空間に注入された樹脂RNによって、まず、チップ搭載部TABの上側領域が完全に充填され、かつ、チップ搭載部TABとヒートシンクHSの間に設けられている隙間も樹脂RNによって次第に充填されていく。そして、図60a~図60cに示すように、上金型UMと下金型BMで挟まれた内部空間のすべてが樹脂RNによって充填され、封止体MRが形成される。このとき、チップ搭載部TABとヒートシンクHSの間にある隙間も樹脂RNによって完全に充填される。ここで、本実施の形態では、チップ搭載部TABとヒートシンクHSとを絶縁分離するため、チップ搭載部TABとヒートシンクHSの間に樹脂RNを介在させている。このチップ搭載部TABとヒートシンクHSの間に介在する樹脂RNの厚さは、絶縁耐性の確保および放熱特性の向上を両立させる観点から決定される。したがって、チップ搭載部TABとヒートシンクHSの間に介在させる樹脂RNの厚さは、上述したフルモールドタイプのパッケージPK5におけるヒートシンクHSの下部に存在する樹脂RNと同じ程度の厚さになると考えられる。したがって、フルモールドタイプのパッケージPK5で発生したような樹脂RNの未充填領域が形成される問題が、本実施の形態において、チップ搭載部TABとヒートシンクHSの間に形成される隙間に樹脂RNを充填する際にも発生するのではないかという疑問が生じる。しかし、本実施の形態では、チップ搭載部TABとヒートシンクHSの間に形成される隙間に樹脂RNを充填する際に、未充填領域が形成されるポテンシャルはほとんど無いと考えられる。以下に、この理由について説明する。例えば、上述したフルモールドタイプのパッケージPK5においては、ヒートシンクHSの面積が大きいため、ヒートシンクHSの周囲から中心に向って樹脂RNが回り込みにくくなっている。このことから、ヒートシンクHSの中心部の下側領域に樹脂RNの未充填領域が形成されやすいと考えられる。これに対し、本実施の形態におけるパッケージPK6では、チップ搭載部TABの面積が半導体チップCHPと同程度の小さなサイズとなっており、チップ搭載部TABの面積が小さいがゆえに、チップ搭載部TABの周囲から中心に向って回り込んだ樹脂RNが、チップ搭載部TABの中心点にまで到達しやすくなっているのである。したがって、本実施の形態では、小さな面積のチップ搭載部TABの周囲から回り込んだ樹脂RNがチップ搭載部TABの中心下の領域まで到達しやすくなっている。このことから、チップ搭載部TABとヒートシンクHSの間に形成される隙間での未充填領域の発生を抑制できるのである。以上のようにして、封止体MRを形成した後、上金型UMと下金型BMからヒートシンク部HSUおよびアウターリード部OLUを取り出して、切断成形することにより、個々のパッケージPK6を製造する。このようにして、本実施の形態におけるパッケージPK6半導体装置を製造することができる。<第3パッケージ製品が抱える問題点>次に、本発明の技術的思想を第3パッケージ製品に適用する例について説明する。まず、第3パッケージ製品が抱える問題点について図面を参照しながら説明する。図61は、第3パッケージ製品に適用されているパッケージPK7の構造を示す断面図である。図61に示すように、パッケージPK7は、ヒートシンクHSとアウターリードが一体的に形成されている。そして、ヒートシンクHS上に半田PST1を介して半導体チップCHPが搭載されており、例えば、この半導体チップCHPと、アウターリードと接続されているソースリードポストSPTとは、ワイヤW2で電気的に接続されている。ここで、半導体チップCHP,ソースリードポストSPTおよびワイヤW2は、樹脂からなる封止体MRで封止されている。一方、ヒートシンクHSの一部は、封止体MRの底面から露出するように構成されている。このように構成されているパッケージPK7において、ヒートシンクHSは、例えば、銅材から形成されている一方、封止体MRは、例えば、エポキシ樹脂から形成されている。つまり、パッケージPK7では、ヒートシンクHSと封止体MRが異なる材料から形成されているので、ヒートシンクHSと封止体MRとの密着性が弱くなる。このことから、例えば、パッケージPK7に対して、温度サイクル試験を実施すると、密着性の弱いヒートシンクHSと封止体MRとの界面に剥離が発生する。そして、この剥離が図61の矢印方向に進行して、ヒートシンクHSと半導体チップCHPを接続している半田PST1にまで達すると、この半田PST1にクラックが発生する。半田PST1にクラックが発生すると、パッケージPK7に熱抵抗不良が発生することになる。そこで、パッケージPK7の信頼性向上温度サイクル耐性向上のため、ヒートシンクHSの表面を粗面化処理を実施することが行なわれている。図62は、パッケージPK7の構成を示すとともに、パッケージPK7の一部領域を拡大して示す図である。例えば、図62において、ヒートシンクHSと封止体MRとの界面を含む領域Aの拡大図を見ると、ヒートシンクHSの表面に凹凸形状が形成されていることがわかる。つまり、ヒートシンクHSの表面は、凹凸形状が形成されるように粗面化処理がなされている。これにより、ヒートシンクHSの表面に形成された凹凸形状の内部に樹脂が入り込み、凹凸形状の内部に樹脂が入り込むことによるアンカー効果によって、ヒートシンクHSと封止体MRとの密着性が向上するのである。この結果、パッケージPK7の温度サイクル耐性が向上するため、パッケージPK7の信頼性を向上させることができる。ところが、粗面化処理を実施すると、パッケージPK7に新たな問題点が発生する。以下に、この問題点について説明する。例えば、図62に示すように、パッケージPK7においては、ヒートシンクHSとソースリードポストSPTが一体的に形成されているため、ヒートシンクHSの表面に粗面化処理を実施すると、ソースリードポストSPTの表面にも粗面化処理が実施されてしまうのである。つまり、図62において、ソースリードポストSPTの表面を含む領域Bの拡大図を見ると、ソースリードポストSPTの表面にも凹凸形状が形成されていることがわかる。このような凹凸形状がソースリードポストSPTの表面に形成されると、ソースリードポストSPTと接続されるワイヤW2が剥がれるという問題が顕在化する。この原因は、ソースリードポストSPTの表面が粗面化されているため、ソースリードポストSPTとワイヤW2との密着性が低下するためと考えられる。したがって、ヒートシンクHSの表面だけに粗面化処理を実施すれば、ソースリードポストSPTと接続されるワイヤW2が剥がれるという問題は解決できると考えられる。しかし、現状の技術では、一体的に形成されているヒートシンクHSとソースリードポストSPTがある場合に、部分的にヒートシンクHSの表面だけ粗面化処理を実施するという技術は確立されていないのである。つまり、粗面化処理というのは、被対象物フレーム材の表面をケミカルエッチングすることにより、被対象物フレーム材に含有されている特定物質だけエッチングして、被対象物フレーム材の表面に凹凸形状を形成するものである。このような粗面化処理では、片面だけ粗面化することは可能であるが、片面の部分的領域だけ粗面化する技術は確立されていないのが現状である。以上のことから、ヒートシンクHSと封止体MRとの界面の剥離を防止するためには、ヒートシンクHSの表面に対して粗面化処理を実施することが有効である。しかし、パッケージPK7では、ワイヤW2と接続するソースリードポストSPTがヒートシンクHSと一体的に形成されているため、ヒートシンクHSの表面に対して粗面化処理を実施すると、自動的に、ソースリードポストSPTの表面も粗面化処理が実施されることになる。この結果、ソースリードポストSPTと接続するワイヤW2が剥がれるという問題が顕在化してくるのである。すなわち、パッケージPK7の構造では、ヒートシンクHSと封止体MRとの密着向上による温度サイクル特性の改善と、ソースリードポストSPTとワイヤW2との接続信頼性向上を両立させることが困難である問題点があることになる。そこで、第3パッケージ製品に本発明における技術的思想を適用して、温度サイクル特性の向上と、ワイヤの接続信頼性向上とを両立させる工夫を施している。以下では、この工夫を施した技術的思想について説明する。<第3パッケージ製品に対する本発明の適用構造>図63は、本発明の技術的思想を実現するためのフレーム構造を示す図である。図63に示すように、本発明の技術的思想において、フレームは、ヒートシンク部HSUと、アウターリード部OLUを有し、このヒートシンク部HSUとアウターリード部OLUが分離されている。つまり、本発明の技術的思想の特徴は、複数のヒートシンクHSを連結させたヒートシンク部HSUと、ソースリードポストSPT、ゲートリードポストGPTおよびチップ搭載部TABが形成されたアウターリード部OLUが分離されており、かつ、ヒートシンク部HSUにだけ粗面化処理が実施されている点にある。このような本発明の技術的思想のポイントは、ヒートシンク部HSUとアウターリード部OLUとを分離することにより、ヒートシンク部HSUにだけ粗面化処理を実施することが可能となることである。すなわち、ヒートシンク部HSUとアウターリード部OLUとを一体的に形成すると、ヒートシンク部HSUだけに粗面化処理を実施することが困難になることから、ヒートシンク部HSUとアウターリード部OLUとを分離したものである。以下に、図63に示すフレームを使用して形成された本実施の形態におけるパッケージPK8の構造について説明する。図64はパッケージPK8の構造を示す図である。図64aはパッケージPK8の内部構造を示す平面図であり、図64bはパッケージPK8の内部構造を示す断面図である。まず、パッケージPK8は、矩形形状をした封止体MRで覆われた構造をしており、図64aでは、この封止体MRを透視した状態でのパッケージPK8の内部構造が図示されている。図64aに示すように、パッケージPK8は、まず、ヒートシンクHSを有しており、このヒートシンクHSの一部が封止体MRの上部から露出するように構成されている。このヒートシンクHS上には、チップ搭載部TABが形成されており、このチップ搭載部TABは、ドレイン端子DTと一体的に形成されている。したがって、チップ搭載部TABとドレイン端子DTとは電気的に接続されていることになる。さらに、チップ搭載部TAB上には、半田PST2を介して半導体チップCHPが搭載されている。この半導体チップCHPには、例えば、パワーMOSFETが形成されている。具体的に、パワーMOSFETが形成された半導体チップCHPは、例えば、半導体チップCHPの表面にソースパッドSPとゲートパッドGPが形成されている。そして、ゲートパッドGPは、ワイヤW1を介してゲート端子アウターリードGTの一部を構成するゲートリードポストGPTと電気的に接続されており、ソースパッドSPは、ワイヤW2を介してソース端子アウターリードSTの一部を構成するソースリードポストSPTと電気的に接続されている。また、半導体チップCHPの裏面には、ドレイン電極図示せずが形成されており、このドレイン電極は、チップ搭載部TABを介して、ドレイン端子アウターリードと電気的に接続されている。続いて、図64bを使用してパッケージPK8の断面構造について説明する。図64bに示すように、封止体MRの底面から露出するようにヒートシンクHSが形成されており、このヒートシンクHS上に半田PST1を介してチップ搭載部TABが配置されている。そして、チップ搭載部TAB上に半田PST2を介して半導体チップCHPが搭載されている。この半導体チップCHPの表面に形成されているソースパッド図64bでは図示せずとソースリードポストSPTとはワイヤW2で接続されている。ここで、チップ搭載部TABの位置は、ソースリードポストSPTの位置よりも低くなっており、さらに、このチップ搭載部TABの下部にヒートシンクHSが配置されている。1ここで、本実施の形態におけるパッケージPK8の第1特徴点は、図64bに示される領域Aの拡大図のように、ヒートシンクHSの表面が粗面化処理されており、ヒートシンクHSの表面に凹凸形状が形成されている点にある。これにより、ヒートシンクHSの表面に形成された凹凸形状の内部に樹脂が入り込み、凹凸形状の内部に樹脂が入り込むことによるアンカー効果によって、ヒートシンクHSと封止体MRとの密着性を向上させることができる。この結果、パッケージPK8の温度サイクル耐性が向上するため、パッケージPK8の信頼性を向上させることができる。2さらに、本実施の形態におけるパッケージPK8の第2特徴点は、図64bに示される領域Bの拡大図のように、ソースリードポストSPTの表面に対して粗面化処理が実施されておらず、ソースリードポストSPTの表面が平坦化されている点にある。これにより、ソースリードポストSPTの表面が粗面化されていないので、ソースリードポストSPTからワイヤW2が剥がれにくくなり、ソースリードポストSPTとワイヤW2との接続信頼性を向上させることができる。以上のことから、本実施の形態におけるパッケージPK8によれば、ヒートシンクHSと封止体MRとの密着性向上、および、ソースリードポストSPTとワイヤW2との接着性向上を両立させることができ、この結果、温度サイクル特性の向上と、ワイヤの接続信頼性向上とを両立させることができる。この顕著な効果は、図63で説明したように、複数のヒートシンクHSを連結させたヒートシンク部HSUと、ソースリードポストSPT、ゲートリードポストGPTおよびチップ搭載部TABが形成されたアウターリード部OLUとを分離してフレームを構成したことによりもたらされるものである。つまり、図63に示すように、ヒートシンク部HSUとアウターリード部OLUとを分離することにより、ヒートシンク部HSUだけに粗面化処理が可能となる結果、図64aおよび図64bで示されるパッケージPK8を構成することができ、それによって、上述した顕著な効果を得ることができるのである。本実施の形態におけるパッケージPK8半導体装置は上記のように構成されており、以下に、その製造方法の一例について図面を参照しながら説明する。まず、図65に示すように、ゲートリードポストGPTとソースリードポストSPTとチップ搭載部TABとを有する複数のリード部が連結されたアウターリード部第2フレームOLUを準備する。この段階で、アウターリード部OLUは、購入時の輸送を考慮して平坦化された状態ストレート状態で受け入れられる。つまり、アウターリード部OLUは、梱包時のかさばり嵩張り抑制やフレームの折れ曲がり防止などを考慮してストレート状態で準備される。次に、図66に示すように、チップ搭載部TABの表面がゲートリードポストGPTおよびソースリードポストSPTの表面よりも低く位置するようにアウターリード部OLUを成形する。このアウターリード部OLUの成形工程は、チップ搭載部TABをプレスによって折り曲げることにより行なわれる。続いて、図67に示すように、チップ搭載部TAB上に半田PST2を塗布した後、半田PST2を塗布したチップ搭載部TAB上に半導体チップCHPを搭載ダイボンディングし、加熱処理を施す。この工程により、半導体チップCHPの裏面に形成されているドレイン電極とチップ搭載部TABとが電気的に接続されることになる。なお、半導体チップCHPの裏面には、チップ側から外側に向かって、例えば、Ti/Ni/Au、Ti/Ni/Ag、およびNi/Ti/Ni/Auなどのメタライズ処理が施されており、半田PST2とAu下のNiとが合金を形成することにより、半導体チップCHPの裏面に形成されているドレイン電極とチップ搭載部TABとが電気的に接続される。その後、図68に示すように、チップ搭載部TAB上に搭載された半導体チップCHPとリードとをワイヤで接続するワイヤボンディング。具体的には、半導体チップCHPの表面に形成されているゲートパッドとゲートリードポストGPTとをワイヤW1で接続し、半導体チップCHPの表面に形成されているソースパッドとソースリードポストSPTとをワイヤW2で接続する。このとき、ワイヤW1の線径よりもワイヤW2の線径のほうが大きくなっているとともに、ワイヤW1の本数が1本であるのに対し、ワイヤW2の本数は複数本2本以上となっている。なお、線径がワイヤW1よりも太いワイヤW2の方から先にワイヤボンディングを行う方が好ましい。その理由は、ワイヤボンディングにおいて、一般的に線径が太いワイヤの方が細いワイヤよりも印加する超音波のパワーが大きいので、先に線径が細いワイヤをボンディングした後に、線径が太いワイヤをボンディングすると、そのときの超音波がチップ内を伝達し、線径が細いワイヤがボンディングパッドから外れてしまう可能性が高くなるからである。次に、図69に示すように、複数のヒートシンクHSを連結部CONで接続したヒートシンク部第1フレームHSUを準備する。そして、このヒートシンク部HSUに存在する複数のヒートシンクHSのそれぞれの上に半田PST1を塗布する。このとき準備されるヒートシンク部HSUは、ストレート状態になっている。このヒートシンクHSUの表面には、粗面化処理が施されており、それぞれのヒートシンクHSの表面には、凹凸形状が形成されている。その後、ヒートシンク部HSUと、アウターリード部OLUとを接続する。具体的には、ヒートシンク部HSUに存在するヒートシンクHS上に、アウターリード部OLUに存在するチップ搭載部TABが搭載されるように、ヒートシンク部HSUとアウターリード部OLUとを配置する。そして、リフロー処理加熱処理を施すことにより、半田PST1を溶融させて、ヒートシンクHSとチップ搭載部TABとを接続する。このとき、チップ搭載部TABと半導体チップCHPとを接続している半田PST2は、上述したリフロー処理で再溶融するが、半導体チップCHPとアウターリードとをワイヤW1やワイヤW2で接続している。このため、半導体チップCHPは、ワイヤW1およびワイヤW2で固定されていることになるので、半田PST2の再溶融による半導体チップCHPの位置ずれを防止することができる。次に、接続したヒートシンク部HSUとアウターリード部OLUに対して洗浄処理を実施する。この洗浄処理は半田PST1や半田PST2に含まれるフラックスを除去するために行なわれる。そして、図70に示すように、ヒートシンクHSの一部、ゲートリードポストGPT、ソースリードポストSPT、チップ搭載部TAB、および、半導体チップCHPを樹脂で封止することにより、封止体MRを形成する樹脂封止工程。具体的には、接続したヒートシンク部HSUとアウターリード部OLUとをモールド金型内に配置する。その後、モールド金型内に樹脂を充填する。続いて、封止体MRが形成されると、封止体MRを形成したヒートシンク部HSUおよびアウターリード部OLUをモールド金型から取り出す。その後、ヒートシンク部HSUおよびアウターリード部OLUを切断成形することにより、個々のパッケージPK8を製造する。このようにして、本実施の形態におけるパッケージPK8半導体装置を製造することができる。<変形例>続いて、例えば、第2パッケージ製品に本発明の技術的思想を適用したパッケージPK6の変形例1について説明する。図71は、本変形例1におけるパッケージPK9の構造を示す図である。特に、図71aは、本変形例1におけるパッケージPK9の内部構造を示す平面図であり、図71bは、本変形例1におけるパッケージPK9の内部構造を示す断面図である。図71aでは、この封止体MRを透視した状態でのパッケージPK9の内部構造が図示されている。図71aに示すように、本変形例1におけるパッケージPK9は、まず、ヒートシンクHSを有しており、このヒートシンクHSの一部が封止体MRの上部から露出するように構成されている。このヒートシンクHS上には、チップ搭載部TABが形成されており、このチップ搭載部TABは、ドレイン端子DTと一体的に形成されている。したがって、チップ搭載部TABとドレイン端子DTとは電気的に接続されていることになる。さらに、チップ搭載部TAB上には、半田PST2を介して半導体チップCHPが搭載されている。この半導体チップCHPには、例えば、パワーMOSFETが形成されている。具体的に、パワーMOSFETが形成された半導体チップCHPは、例えば、半導体チップCHPの表面にソースパッドSPとゲートパッドGPが形成されている。そして、ゲートパッドGPは、ワイヤW1を介してゲート端子アウターリードGTの一部を構成するゲートリードポストGPTと電気的に接続されており、ソースパッドSPは、ワイヤW2を介してソース端子アウターリードSTの一部を構成するソースリードポストSPTと電気的に接続されている。また、半導体チップCHPの裏面には、ドレイン電極図示せずが形成されており、このドレイン電極は、チップ搭載部TABを介して、ドレイン端子アウターリードと電気的に接続されている。続いて、図71bを使用してパッケージPK9の断面構造について説明する。図71bに示すように、封止体MRの底面から露出するようにヒートシンクHSが形成されており、このヒートシンクHSの上方に樹脂RNを介してチップ搭載部TABが配置されている。つまり、本変形例1におけるパッケージPK9では、ヒートシンクHSとチップ搭載部TABが分離されているとともに、ヒートシンクHSとチップ搭載部TABの間に樹脂RNを介在させて、ヒートシンクHSとチップ搭載部TABを絶縁している。そして、チップ搭載部TAB上に半田PST2図71bでは図示せずを介して半導体チップCHPが搭載されている。この半導体チップCHPの表面に形成されているソースパッド図46bでは図示せずとソースリードポストSPTとはワイヤW2で接続されている。ここで、チップ搭載部TABの位置は、ソースリードポストSPTの位置よりも低くなっており、さらに、このチップ搭載部TABの下方に樹脂RNを介してヒートシンクHSが配置されている。ここで、パッケージPK9の特徴は、例えば、図71aに示すように、ゲートリードポストGPTの長さおよびソースリードポストSPTの長さが長くなっており、チップ搭載部TABの側辺に対向する領域まで延在している点である。具体的に、パッケージPK9において、ソース端子ソースリードSTは、ソースリードポストSPTを有し、ゲート端子ゲートリードGTは、ゲートリードポストGPTを有する。そして、チップ搭載部TABは、ソースリードポストSPTとゲートリードポストGPTとの間に挟まれるように配置されている。また、半導体チップCHPは、ソースパッドSPがゲートパッドGPよりもソースリードポストSPTに近くなるように、チップ搭載部TABの第2表面上に搭載されている。さらに、ワイヤW2第2導電性部材は、ソースリードポストSPTと電気的に接続され、ワイヤW1第3導電性部材は、ゲートリードポストGPTと電気的に接続されている。このとき、ソースリードポストSPTがチップ搭載部TABの側辺に対向する領域まで延在しているので、半導体チップCHPに形成されているソースパッドSPと、ソース端子STの一部を構成しているソースリードポストSPTとを、図46aで示すパッケージPK6よりも多くのワイヤW2を用いて電気的に接続することができる。このため、ソースパッドSPとソースリードポストSPTとの間の接続抵抗を低減することができ、この結果、パッケージPK9のオン抵抗をさらに低減できる効果を得ることができる。次に、例えば、第2パッケージ製品に本発明の技術的思想を適用したパッケージPK6の変形例2について説明する。図72は、本変形例2におけるパッケージPK10の構造を示す図である。特に、図72aは、本変形例2におけるパッケージPK10の内部構造を示す平面図であり、図72bは、本変形例2におけるパッケージPK10の内部構造を示す断面図である。本変形例2におけるパッケージPK10は、図71aおよび図71bに示したパッケージPK9の構造とほぼ同様であるため、相違点について説明する。図72aおよび図72bにおいて、本変形例2におけるパッケージPK10では、前記変形例1におけるパッケージPK9と同様に、ソースリードポストSPTがチップ搭載部TABの側辺に対向する領域まで延在しているので、半導体チップCHPに形成されているソースパッドSPと、ソース端子STの一部を構成しているソースリードポストSPTとを、例えば、クリップCLPと呼ばれる板状電極を用いて電気的に接続することができる。このため、ソースパッドSPとソースリードポストSPTとの間の接続抵抗を低減することができ、この結果、パッケージPK9のオン抵抗をさらに低減できる効果を得ることができる。例えば、クリップCLPとしては、アルミニウムを使用して形成されたAlリボンや、銅を使用して形成された銅クリップを使用することができる。続いて、例えば、第2パッケージ製品に本発明の技術的思想を適用したパッケージPK6の変形例3について説明する。図73は、本変形例3におけるパッケージPK11の構造を示す図である。特に、図73aは、本変形例3におけるパッケージPK11の内部構造を示す平面図であり、図73bは、本変形例3におけるパッケージPK11の内部構造を示す断面図である。本変形例3におけるパッケージPK11は、図71aおよび図71bに示したパッケージPK9の構造とほぼ同様であるため、相違点について説明する。図73aおよび図73bにおいて、本変形例3におけるパッケージPK11では、ヒートシンクHSに溝部CAVが形成されており、この溝部CAVの内部にチップ搭載部TABが配置されるようになっている。このため、本変形例3によれば、チップ搭載部TABは、熱伝導率の高いヒートシンクHSの上面だけでなく、側面とも対向するようになるので、チップ搭載部TABからヒートシンクHSの熱伝導効率が向上する。この結果、パッケージPK11の放熱効率を向上させることができる。つまり、チップ搭載部TAB上には、熱源である半導体チップCHPが搭載されており、この半導体チップCHPで発生した熱の一部は、半導体チップCHPと接続されているチップ搭載部TABへと伝導する。そして、チップ搭載部TABへ達した熱は、樹脂RNを介して、ヒートシンクHSへと伝導するが、このとき、本変形例3によれば、チップ搭載部TABがヒートシンクHSに形成されている溝部CAVの内部に配置されているので、チップ搭載部TABからの熱が効率良くヒートシンクHSへ伝導する。このため、本変形例3におけるパッケージPK11によれば、ヒートシンクHSからの放熱効率を向上させることができるのである。最後に本発明の技術的思想を応用した変形例4について説明する。図74は、本変形例4におけるパッケージPK12の構造を示す図である。特に、図74aは、パッケージPK12を表面側から見た平面図であり、図74cは、パッケージPK12を裏面側から見た平面図である。図74aにおいて、パッケージPK12は、矩形形状の封止体MRを有しており、この封止体MRの内部には、例えば、集積回路を形成した半導体チップが埋め込まれている。そして、封止体MRの表面上にヒートシンクHSが形成されている。一方、封止体MRの下部からは、ゲート端子GTやドレイン端子DTやソース端子STが突き出ている。また、図74cに示すように、パッケージPK12は、封止体MRの裏面からチップ搭載部TABが露出していることがわかる。続いて、パッケージPK12の内部構造について説明する。図74bは、本変形例4おけるパッケージPK12の断面構造を示す図である。図74bに示すように、封止体MRの底面から露出するようにチップ搭載部TABが形成されており、このチップ搭載部TAB上に半田PST2を介して半導体チップCHPが配置されている。そして、半導体チップ上に半田PST3を介してクリップCLPが配置されており、このクリップCLPの上方に樹脂RNを介して、ヒートシンクHSが形成されている。このように構成されているパッケージPK12の特徴は、まず、封止体MRの裏面から露出するようにチップ搭載部TABが形成されているとともに、封止体MRの表面側にヒートシンクHSが配置されている点にある。つまり、本変形例4によれば、熱源である半導体チップCHPの下部にチップ搭載部TABを配置し、かつ、半導体チップCHPの上方にヒートシンクHSを配置することにより、半導体チップCHPで発生した熱のうち、半導体チップCHPの下側へ伝導する熱については、チップ搭載部TABから放散し、半導体チップCHPの上側へ伝導する熱については、ヒートシンクHSから放散させることができる。このため、半導体チップCHPで発生した熱を効率良く、パッケージPK12の外側にある外部空間へ放散させることができる。すなわち、本変形例4におけるパッケージPK12によれば、放熱効率を向上させることができる。さらに、本変形例4では、ヒートシンクHSの下側に凸部を設けて、ヒートシンクHSに形成された凸部を半導体チップCHPに充分近づける構成をしているので、半導体チップCHPで発生した熱を効率よく凸部でひろうことができるため、さらなる放熱効率の向上を図ることができる。図75は、本変形例4におけるパッケージPK12を実装基板SUBに実装した様子を示す断面図である。図75に示すように、パッケージPK12の裏面から露出しているチップ搭載部TABと、実装基板SUBの端子とは、例えば、半田PST4を介して接続されている。また、パッケージPK12から突き出ているアウターリードも実装基板SUBと半田を使用して接続される。一方、パッケージPK12の上面表面から露出しているヒートシンクHSには、直接、放熱フィンFINが取り付けられる。これにより、半導体チップCHPからヒートシンクHSへ伝導した熱が、さらに、ヒートシンクHSに直接接続されている放熱フィンFINから効率良く、外部空間へ放散される。以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。なお、上述のMOSFETは、ゲート絶縁膜を酸化膜から形成する場合に限定するものではなく、ゲート絶縁膜を広く絶縁膜から形成するMISFETMetalInsulatorSemiconductorFieldEffectTransistorをも含むものと想定している。つまり、本明細書では、便宜上MOSFETという用語を使用しているが、このMOSFETは、MISFETをも含む意図の用語として本明細書では使用している。"