a成長基板を準備する工程と、b前記成長基板上に半導体層を形成する工程と、c前記半導体層を複数の素子部に分割するとともに、各素子部間の半導体層の少なくとも一部を犠牲層として残す工程と、d前記半導体層上に金属層を形成する工程と、e前記半導体層に、前記金属層を介して支持基板を設ける工程と、f前記成長基板に、前記素子部の全部を覆い、かつ前記犠牲層の外縁内に収まるようにレーザーを照射することにより、前記成長基板を前記半導体層から剥離する工程とを含む半導体素子の製造方法。前記工程cは、c1前記半導体層を第1の幅の分割溝により前記成長基板の表面が露出するまでエッチングする第1のエッチング工程と、c2前記半導体層を前記第1の幅よりも広い第2の幅で、前記犠牲層となる領域を残して前記半導体層をエッチングする第2のエッチング工程とを含む請求項1記載の半導体素子の製造方法。前記犠牲膜は、前記半導体層の厚みの1/8以下である請求項1又は2記載の半導体素子の製造方法。前記犠牲膜は、前記半導体層の端部から10~20μmの幅で形成される請求項1~3のいずれか1項に記載の半導体素子の製造方法。前記工程fにおいて、前記犠牲層の幅の半分以上の領域にレーザーが照射される請求項1~4のいずれか1項に記載の半導体素子の製造方法。従来の手法では、LLO前にチップ領域周辺を、成長基板が露出するまでエッチングするので、LLO時に支持体側の融着金属層AuSn等までレーザーが照射される。248nmの光はサファイア基板をほぼ完全に透過するため、エッチングによりGaN層が存在しない領域ストリート部には、レーザーが照射されるので、融着金属層からスパッタリングが起こり、素子の端面にストリート部からスパッタされた金属が付着し、リーク不良、ショート不良が発生することがある。本発明の目的は、歩留まりを向上させることができる半導体素子の製造方法を提供することである。本発明の一観点によれば、半導体素子の製造方法は、a成長基板を準備する工程と、b前記成長基板上に半導体層を形成する工程と、c前記半導体層を複数の素子部に分割するとともに、各素子部間の半導体層の少なくとも一部を犠牲層として残す工程と、d前記半導体層上に金属層を形成する工程と、e前記半導体層に、前記金属層を介して支持基板を設ける工程と、f前記成長基板に、前記素子部の全部を覆い、かつ前記犠牲層の外縁内に収まるようにレーザーを照射することにより、前記成長基板を前記半導体層から剥離する工程とを含む。本発明によれば、歩留まりを向上させることができる半導体素子の製造方法を提供することができる。本発明の実施例による半導体素子の製造方法は、半導体成長工程、二段階素子分割工程、保護膜形成工程、p電極形成工程、支持体形成工程、成長基板剥離工程、n電極形成工程、チップ化工程を含む。以下、図1~図11を参照し、サファイア基板1を成長基板として用いる窒化物半導体発光素子LED素子の製造方法を説明する。図1は、本発明の実施例による半導体素子の製造方法の半導体成長工程を説明するための概略断面図である。まず、AlxInyGazN0≦x≦1、0≦y≦1、0≦z≦1、xyz=1を成長可能な成長基板C面サファイヤ基板1を準備し、MOCVDにより、バッファ層10と、GaN下地層11と、n型GaN層21、活性層22、p型GaN層23を含む半導体層20とを成長させる。具体的には、サファイア基板1をMOCVD装置に投入し、水素雰囲気中で1000°C、10分間の加熱を行うサーマルクリーニング。次に、約500°Cで、TMGを10.4μmol/min、NH3を3.3LMの流量で3分間供給して低温バッファ層GaN層10を形成する。次に、1000°Cまで昇温して30秒間保持することにより低温バッファ層10を結晶化させる。続いて、そのままの温度でTMGを45μmol/min、NH3を4.4LMの流量で20分間供給し、下地GaN層11を約1μmの膜厚で形成する。さらに、温度1000°CでTMGを45μmol/min、NH3を4.4LM、SiH4を2.7×10-9μmol/minの流量で120分間供給し、n-GaN層n型半導体層21を約7μmの膜厚で成長させる。活性層22にはInGaN/GaNからなる多重量子井戸構造を適用する。ここではInGaN/GaNを1周期として5周期成長を行う。それぞれの周期では、温度約700°Cで、TMGを3.6μmol/min、TMIを10μmol/min、NH3を4.4LMの流量で33秒間供給し、膜厚約2.2nmのInGaN井戸層を成長させ、その後、TMGを3.6μmol/min、NH3を4.4LMの流量で320秒供給し、膜厚約15nmのGaN障壁層を成長させる。この周期を5周期分繰り返すことにより活性層22を形成する。次に、温度を870°Cまで上げ、TMGを8.1μmol/min、TMAを7.5μmol/min、NH3を4.4LM、CP2Mgを2.9×10-7μmol/minの流量で5分間供給しp-AlGaNクラッド層を約40nm成長させる。引き続きそのままの温度でTMGを18μmol/min、NH3を4.4LM、CP2Mgを2.9×10-7μmol/minの流量で7分間供給しp-GaN層を約150nm成長させてp型GaN層23を形成する。図2及び図3は、本発明の実施例による半導体素子の製造方法の2段階素子分割工程を説明するための概略断面図である。図2A及びBは、2段階素子分割工程の第1段階を説明するための概略断面図である。まず、フォトリソグラフィ等を用いて、幅M1のストリート部20s1に対応する開口を有するレジストマスク50を形成し、図2Aに示す状態とする。その後、サファイア基板1をRIE装置に投入し、Cl2プラズマによるドライエッチング処理により、ストリート部20s1においてサファイア基板1の表面が露出するまでエッチングを行い、図2Bに示す状態とする。図3A及びBは、2段階素子分割工程の第2段階を説明するための概略断面図である。第1段階目で形成したストリート部20s1よりも幅広であって、内側にストリート部20s1を含むように、その両端部から10~20μmの距離までの幅M2のストリート部20s2に対応する開口を有するレジストマスク51をフォトグラフィー等を用いて形成して、図3Aに示す状態とする。その後、サファイア基板1をRIE装置に投入し、Cl2プラズマによるドライエッチング処理によりエピ層バッファ層10、下地GaN層11及び半導体層20の厚みが1μm程度になるまでエッチングを行い、チップ領域2図7参照を囲むLLOレーザリフトオフ領域犠牲層24を残す。なお、1μm程度と説明した犠牲層24の膜厚は、半導体層20の厚みの1/8以下、又は2μm以下であることが望ましい。なお、図2に示す工程と図3に示す工程の順序は逆であってもよい。すなわち、図3Aに示すように幅M2のストリート部20s2に対応する開口を有するレジストマスク51を形成して、エピ層バッファ層10、下地GaN層11及び半導体層20の厚みが1μm程度になるまでエッチングを行い、その後、ストリート部20s2内に残されたエピ層上に幅M1のストリート部20s1に対応する開口を有するレジストマスク50を形成してストリート部20s1においてサファイア基板1の表面が露出するまでエッチングを行うようにしてもよい。実施例においては、垂直エッチングを行ったが、エッチングされた側面は傾斜面となる事もある。この場合、半導体層20側面は傾斜し、傾斜面は50°~90°程度の急なものとなる。LLO犠牲層24はほぼ平面となっているため、LLO犠牲層24と半導体層20側面はその境界部分において傾斜角度が変化することとなる。これは上記の2段階エッチングのどちらを先にしても同様の形となる。図4は、本発明の実施例による半導体素子の製造方法の保護膜形成工程を説明するための概略断面図である。まず、フォトリソグラフィ等を用いて、半導体層20端面の電極形成領域及びチップ周辺の保護膜25を形成しない領域にレジストマスクを形成する。次にスパッタ等を用いて絶縁体となるSiO2膜を成膜する。具体的には、電気的絶縁性と密着性及び強度を確保するために1000~6000Åの膜厚を形成する。その後、レジストリムーバーによって不要な領域のSiO2膜をリフトオフにて完全に除去することによって、所望の形状の保護膜25を形成する。なお、SiO2領域については、チップ側壁において活性層22を完全に覆い、かつサファイア基板1に達しない範囲であればよい。保護膜SiO2膜25を所望の形状にするには上記のようなリフトオフに限らず、従来技術でも用いられるバッファード沸酸によるウエットエッチングによる方法も適用可能である。具体的には、上記リフトオフ法とは逆のレジストパターン、すなわち保護膜25の除去したい領域が開口されたレジストパターンを形成すればよく、上記半導体膜20のエッチング法であれば精度よく、活性層20が表出するまでアンダーエッチングを起こすことなく所望の領域の保護膜を除去可能である。図5は、本発明の実施例による半導体素子の製造方法のp電極形成工程を説明するための概略断面図である。フォトリソグラフィおよび電子ビーム蒸着法を用いて、p電極形成領域が露出したp型半導体層23表面の所定位置に、Pt10Å/Ag1500Å/Ti1000Å/Pt1000Å/Au2000Åの積層から成る反射層をかねたp電極26を形成する。尚、ここでは、図4に示す保護膜形成工程後に電極形成を行ったが、図2及び図3に示す素子分割工程直後にp電極26を形成してもよい。その際には、前後の工程を加味し、必要に応じて、レジストマスク等を用いる。図6は、本発明の実施例による半導体素子の製造方法の支持体形成工程を説明するための概略断面図である。最表面にAuSnからなる共晶層27を有するシリコンSi基板28を準備し、図6に示すように、共晶層27とp電極26のAu層とを張り合わせて共晶させる。図7~図9は、本発明の実施例による半導体素子の製造方法の成長基板剥離工程を説明するための平面図及び概略断面図である。図7は、成長基板剥離工程の段階におけるサファイア基板1の概略平面図である。サファイア基板1上に、複数のチップ領域2が形成されている。各チップ領域2の周囲には、LLO犠牲層24が形成されている。LLO犠牲層24の幅は、10~20μm程度である。各チップ領域2を囲むLLO犠牲層24間の幅M1のストリート部20s1からはサファイア基板1の表面が露出している。図8は、各チップ領域2の概略平面図であり、図9A及びBは、図7のxy間の概略断面図である。この成長基板剥離工程では、LLOレーザリフトオフ法にてサファイア基板1を剥離する。レーザーには、例えば、波長が248nmのKrFエキシマレーザーを用いる。レーザーパワーのエネルギーは約800mJ/cm2とする。その時、LLOの照射領域LRは、図8に示すように、チップ領域2全体を含み、LLO犠牲層24の少なくとも一部を含む領域とする。すなわち、照射領域LRは、チップ領域2よりも大きく、LLO犠牲層24の外縁で画定される領域よりも小さいものとするチップ領域2<照射領域LR<犠牲層24で画定される領域。図8においては、LLO犠牲層24は矩形のチップ領域2からほぼ均等の幅で四方に設けられており、照射領域LRはチップ領域2の四方からほぼ均等な幅だけ大きくなった領域となっている。図9Aに示すように、サファイア基板1の後方半導体層20等が形成されていない側の面からレーザー光を照射すると、GaNバッファ層10がレーザー光を吸収してGaとN2とに分解し、N2ガスが発生する。その際LLO犠牲層24が形成されているため、N2ガスによる過剰な応力がLLO犠牲層24に加わることになる。LLO犠牲層24の直下は空間があり非常に構造的に弱いので、図9Bに示すように、LLO時の衝撃により、チップ領域2とLLO犠牲層24間にてクラックが発生してLLO犠牲層24はチップ領域2の半導体層20から外れる。波長248nmのKrFのエキシマレーザーはGaNバッファ層10でほぼ100吸収するため、図8に示すようにレーザーの照射領域LRを、チップ領域2よりも大きく、LLO犠牲層24の外縁で画定される領域よりも小さくすることで、AuSn共晶層27へのレーザーの照射を防ぐことができる。なお、LLO犠牲層24を確実に外すために、レーザーは、チップ領域2の端部と犠牲層24の外縁の中間よりも犠牲層24の外縁に近い領域まで照射することが好ましい。また、LLO後のサファイア基板1表面のGaNが金属Gaと窒素に分解されるため、基板剥離後に表出する面は主にn型半導体層21または下地GaN層11であるが本実施例では、説明の便宜上n型半導体層21が表出しているものとする。なお、必要に応じて剥離面を研磨してもよい。また、チップ領域2から外れたLLO犠牲層24はN2ブローまたは超音波洗浄にて容易に除去が可能である。図10は、本発明の実施例による半導体素子の製造方法のn電極形成工程を説明するための概略断面図である。このn型電極形成工程では、フォトリソグラフィなどにより、n型半導体層20の表面の電極形成部分が開口したレジストマスク図示せずを形成し、EB蒸着等を用いて、電極金属Ti/Alなどを成膜する。その後、リフトオフにより、n電極29を所望のパターンに形成する。さらにn電極29のオーミック性を向上させるために、RTARapidThermalAnnealingなどを用いて、500°Cで20秒間、合金化処理を行う。図11は、本発明の実施例による半導体素子の製造方法のチップ化素子分離工程を説明するための概略断面図である。図10に示すp電極形成後、レーザスクライブ、ダイシングなどを用いて、Si基板28を共晶層27と共に分離し、図11に示すように素子分離を行う。これにより、半導体素子100が完成する。以上、本発明の実施例によれば、チップ領域2の周囲に、LLO犠牲層24を形成し、LLOにおけるレーザーの照射領域LRを、チップ領域2よりも大きく、LLO犠牲層24の外縁で画定される領域よりも小さくする。よって、支持体28側の融着金属層AuSn共晶層27のLLOによるスパッタリングを防ぐことができるため、ショートパスを防ぐことができ歩留まりの向上が実現できる。また、半導体素子チップ100の側面にAuSn等のスパッタリングを防止できるため、歩留まりを落とすことなくチップの形成をすることができる。これによりウエハ面内全体に亘って、取り除くことが困難な金属AuSn等の付着を防止することができる。さらに、LLO犠牲層24がLLOの衝撃で外れるようになるため、クラックが入る領域が決まり、半導体素子チップ100にクラックが入ることを防ぐことが可能であるなお、上述の実施例では、LLO犠牲層24が各チップ領域2を取り囲むように作成し、各チップ領域2のLLO犠牲層24間には幅M1のストリート部20s1が設けられサファイア基板1の表面が露出しているが、図12に示すように、横方向に隣り合う各チップ領域2のLLO犠牲層24間でのみサファイア基板1の表面が露出するようにしてもよい。また、当然に、縦方向に隣り合う各チップ領域2のLLO犠牲層24間でのみサファイア基板1の表面が露出するようにしてもよいし、一列又は複数列置きにサファイア基板1の表面が露出するようにしてもよい。さらに、縦横で一列置きにサファイア基板1の表面が露出するようにしてもよい。また、図13に示すように、LLO犠牲層24を各チップ領域2間の全面に形成するようにしてもよい。この場合、図2に示す工程2段階素子分割工程の第1段階を省略して、図3Aに示すように幅M2のストリート部20s2に対応する開口を有するレジストマスク51を形成して、エピ層バッファ層10、下地GaN層11及び半導体層20の厚みが1μm程度になるまでエッチングを行うようにする。このようにすると、LLOにおけるレーザー照射を各チップ領域2のサイズに合わせる必要がなく、サファイア基板1全面に対して行うことができる。ただし、LLOを行うと半導体は分解されガスを発生させるため、このガスを抜けさせるためウエハ面内のいずれかにはサファイア基板1の表面が露出される領域があることが好ましい。さらに、矩形のチップ領域2同士の四方にあるストリート部20s2のいずれかに、ストリート部20s1のような露出部分が形成されていることが、素子ごとにガスの影響を緩和することを可能とするのでより好ましく、四方全てが露出していることが素子に対し均等にガス抜けさせることができるためもっとも好ましい。また、サファイア基板にあらかじめ加工を施して用いてもよい。図14は、本発明の実施例の変形例による半導体素子の製造方法を説明するための概略断面図である。まず図14Aに示すように、サファイア基板1a上にフォトリソグラフィ等によりレジストパターン52を形成する。その後、図14Bに示すように、サファイア基板1a表層部を誘導結合プラズマ型反応性イオンエッチングInductiveCoupledPlasmaReactiveIonEtching:ICP-RIE等で部分的にドライエッチングガス種:BCl3、Cl2、Arをして深さ約1μmの凹凸パターンを形成する。パターンの形成後、図14Cに示すように、レジストマスク52を除去し、高さ約1μmの凸部1pを残す。その後、サファイア基板1a上にエピ層バッファ層10、下地GaN層11及び半導体層20を形成し、図3Aに示すように幅M2のストリート部20s2に対応する開口を有するレジストマスク51を形成して、凸部1pの上面が露出するまでエッチングを行うようにすると、すなわち、エピ層バッファ層10、下地GaN層11及び半導体層20の厚みが凸部1pの高さと同程度1μm程度になるまでエッチングを行うと、図14Dに示すような状態とすることができる。したがって、この場合は、図2に示す工程2段階素子分割工程の第1段階を省略することができる。なお、凸部1pの高さは、形成したい犠牲層24の高さに合わせて設定されることが望ましい。さらに、予め加工したサファイア基板1aは、異なる使用も可能である。図15は、加工したサファイア基板1aの異なる利用形態による半導体素子の製造方法を説明するための概略断面図である。図15Aから図15Cに示す工程では、図14Aから図14Cに示す工程と同様に、サファイア基板1a上に凸部1pを形成する。その後、サファイア基板1a上にエピ層バッファ層10、下地GaN層11及び半導体層20を形成し、図2及び図3に示すように、2段階エッチングを施し、図15Dに示すように、LLO犠牲層24を形成する。図14Dに示す例とは異なり、図15Dに示すように、凸部1pが露出するまではエッチングされず、凸部1p上方まで覆うようにLLO犠牲層24の内部に残されている。また、凸部1pの位置は、チップ領域2とLLO犠牲層24の境界付近になるように位置合わせされる。このような状態で、LLOを行うと、チップ領域2で発生したN2ガスは平面方向に逃げていくが、凸部1pに衝突するとその側面に沿って上方に応力を発生させることになる。ここで生じた応力によって、確実にLLO犠牲層24を剥離させることができるようになる。以上、実施例、及び変形例に沿って本発明を説明したが、本発明はこれらに限定されるものではない。種々の変更、改良、組み合わせ等が可能なことは当業者には自明であろう。