"電気光学パネル上または前記電気光学パネルに接続されるフレキシブル基板上に実装されて、前記電気光学パネルを駆動する集積回路装置であって、前記電気光学パネルの複数の画素電極に供給される駆動電圧を出力して画像を更新する駆動電圧出力部と、第1の表示データを記憶する第1記憶部と、第2の表示データを記憶する第2記憶部とを含み、前記第2の表示データがホスト装置から送信されて記憶される表示データ記憶部と、画素での表示状態が前記第1の表示データに対応する第1の表示状態から前記第2の表示データに対応する第2の表示状態に変化する際の駆動波形情報を記憶する波形情報記憶部と、前記第1の表示データ及び前記第2の表示データに基づいて前記波形情報記憶部から選択される前記駆動波形情報を、前記駆動電圧出力部に出力する駆動波形情報出力部と、前記駆動電圧出力部により前記電気光学パネルが前記第2の表示状態に駆動された後に、前記第2記憶部の前記第2の表示データを、前記第1の記憶部に転送して前記第1の表示データとして前記第1の記憶部に書き込む転送制御部と、を有し、前記駆動波形情報出力部は、前記転送制御部での転送制御が終了する画像更新終了まではビジー信号をアクティブとし、前記画像更新終了後に前記ビジー信号を非アクティブとすることを特徴とする集積回路装置。請求項1において、前記駆動波形情報出力部は、前記波形情報記憶部から選択される前記駆動波形情報を指定された複数の画像更新領域に割り当てて前記駆動電圧出力部に出力制御する複数のパイプラインを含み、前記ビジー信号は前記複数のパイプラインにそれぞれ割り当てられることを特徴とする集積回路装置。請求項2において、前記駆動波形情報出力部は、新たに要求された画像更新領域が、前記ビジー信号がアクティブである前記複数のパイプラインの少なくとも一つに指定された画像更新領域とオーバーラップする時には、前記複数のパイプラインの少なくとも一つに割り当てられた前記ビジー信号がアクティブである期間が終了するまで、オーバーラップ信号をアクティブにすることを特徴とする集積回路装置。請求項3において、前記ビジー信号及び前記オーバーラップ信の少なくとも一方が記憶され、前記ホスト装置によりポーリングされるレジスターをさらに有することを特徴とする集積回路装置。請求項3または4において、前前記ビジー信号及び記オーバーラップ信号の少なくとも一方が非アクティブになったことを前記ホスト装置に通知することを特徴とする集積回路装置。請求項1乃至5のいずれかにおいて、前記環境情報を取得する取得部をさらに有し、前記波形情報記憶部には、前記ホスト装置より送信される複数の環境情報にそれぞれ対応する駆動波形情報のうち、前記取得部にて取得された環境情報に対応する駆動波形情報が記憶されることを特徴とする集積回路装置。請求項6において、前記ホスト装置から符号化されて送出された前記駆動波形情報を復号する復号部をさらに有することを特徴とする集積回路装置。請求項1乃至7のいずれかに記載の集積回路装置と、前記集積回路装置により駆動される前記電気光学パネルと、前記集積回路装置に接続された前記ホスト装置と、を有することを特徴とする電気光学装置。請求項8に記載の電気光学装置を有することを特徴とする電子機器。従来、電気光学パネル上に配置されるドライバーICは、コントローラーから送出される更新画像データに基づいて画像更新している。EPDパネルの駆動では、画素での表示状態を、第1の表示データに対応する第1の表示状態から第2の表示データに対応する第2の表示状態に変化させる駆動波形情報が記憶された波形メモリー用いられる。さらに、第1の表示データを記憶する第1記憶部と、第2の表示データを記憶する第2記憶部とを含むディスプレスメモリーが用いられる。その一方で、特許文献1に示すディスプレイコントローラー、ディスプレイメモリー、波形メモリー、温度センサー及び電源モジュールを、電気光学パネル上に集約することが求められている。電気光学パネルは不必要に拡大できないので、ディスプレイメモリー容量の増大はコントローラー兼ドライバーICをパネル上にCOGChipOnGlassし、あるいはパネルに接続されたフィルム基板上にCOFChipOnFilmする妨げとなる。本発明のいくつかの態様は、電気光学パネル上又はそれに接続されるフィルム基板上に実装される集積回路装置にディスプレイメモリーを内蔵させながら、ディスブレイメモリーの容量を増大させることなくホスト装置との間で表示データを受信することができる集積回路装置、電気光学装置及び電子機器を提供することができる。1本発明の一態様は、電気光学パネル上または前記電気光学パネルに接続されるフレキシブル基板上に実装されて、前記電気光学パネルを駆動する集積回路装置であって、前記電気光学パネルの複数の画素電極に供給される駆動電圧を出力して画像を更新する駆動電圧出力部と、第1の表示データを記憶する第1記憶部と、第2の表示データを記憶する第2記憶部とを含み、前記第2の表示データがホスト装置から送信されて記憶される表示データ記憶部と、画素での表示状態が前記第1の表示データに対応する第1の表示状態から前記第2の表示データに対応する第2の表示状態に変化する際の駆動波形情報を記憶する波形情報記憶部と、前記第1の表示データ及び前記第2の表示データに基づいて前記波形情報記憶部から選択される前記駆動波形情報を、前記駆動電圧出力部に出力する駆動波形情報出力部と、前記駆動電圧出力部により前記電気光学パネルが前記第2の表示状態に駆動された後に、前記第2記憶部の前記第2の表示データを、前記第1の記憶部に転送して前記第1の表示データとして前記第1の記憶部に書き込む転送制御部と、を有し、前記駆動波形情報出力部は、前記転送制御部での転送制御が終了する画像更新終了まではビジー信号をアクティブとし、前記画像更新終了後に前記ビジー信号を非アクティブとする集積回路装置に関する。本発明の一態様によれば、駆動波形情報出力部が現在更新動作中であれば、ビジー信号がアクティブとされる。よって、ホスト装置はビジー信号を取得することで、新たな画像更新要求が可能か否かを判断できる。もしビジー信号がアクティブであれば、ホスト装置は画像更新以外の他の処理に移行することができる。このように、ビジー信号をアクティブとしておけば新たな画像更新要求を集積回路装置が受け付けなくても済む。よって、データ表示記憶部は第1,第2記憶部のダブルバファーの構成で済み、第1,第2記憶部に追加してホスト装置からのデータを受け付ける書き込みバッファーを要するトリプルバッファー構成を採用しなくて済む。しかも、アクティブのビジー信号は、転送制御部が第2記憶部の第2の表示データ更新後のデータを第1の記憶部に転送して第1の表示データとして第1の記憶部に書き込む更新終了まで維持される。これにより、更新途中に第2記憶部の同一画素の更新データが書き換えられることを防止できる。2本発明の一態様では、前記駆動波形情報出力部は、前記波形情報記憶部から選択される前記駆動波形情報を指定された複数の画像更新領域に割り当てて前記駆動電圧出力部に出力制御する複数のパイプラインを含み、前記ビジー信号は前記複数のパイプラインにそれぞれ割り当てられることができる。こうすると、駆動波形情報出力部は、複数のパイプラインの中から、ビジー信号が非アクティブパイプラインを画像更新時に自動的に選択することができる。それにより、ホスト装置の負担を軽減することができる。また、複数のパイプラインのビジー信号が全てアクティブであれば、駆動波形情報出力部はホスト装置からの画像更新要求を拒否できる。3本発明の一態様では、前記駆動波形情報出力部は、新たに要求された画像更新領域が、前記ビジー信号がアクティブである前記複数のパイプラインの少なくとも一つに指定された画像更新領域とオーバーラップする時には、前記複数のパイプラインの少なくとも一つに割り当てられた前記ビジー信号がアクティブである期間が終了するまで、オーバーラップ信号をアクティブにすることができる。表示データ記憶部の第1,第2記憶部は全てのパイプラインに共用される。ホスト装置から更新要求のあった画像領域が、現在更新制御中の少なくとも一つのパイプラインでの画像更新領域とオーバーラップしている事態も想定される。この場合には、オーバーラップ信号がアクティブとされ、たとえ他のパイプラインのビジー信号が非アクティブであったとしても、ホスト装置からの更新要求を受け付けない。また、波形情報出力部は、オーバーラップ信号がアクティブである時は必ず対応するビジー信号もアクティブであることから、画像更新終了後にビジー信号を非アクティブとすると同時にオーバーラップ信号も非アクティブにすることができる。換言すれば、複数のパイプラインの少なくとも一つに割り当てられたビジー信号がアクティブである期間が終了するまで、オーバーラップ信号をアクティブにしている。4本発明の一態様では、前記ビジー信号及び前記オーバーラップ信の少なくとも一方が記憶され、前記ホスト装置によりポーリングされるレジスターをさらに有することができる。ホスト装置が画像更新コマンドを発行した場合、コマンドシーケンサにプログラムされたインストラクションコード等により、ホスト装置がオーバーラップ信号をポーリングした後、オーバーラップ信号が非アクティブである時に限って画像更新を行うことが可能となる。それに代えて、あるいはそれに追加して、ホスト装置が全パイプラインにいてのビジー信号をポーリング後、少なくとも一つのビジー信号が非アクティブである時に限って画像更新を行うことが可能となる。5本発明の一態様では前前記ビジー信号及び記オーバーラップ信号の少なくとも一方が非アクティブになったことを前記ホスト装置に通知することができる。こうすると、ホスト装置から画像更新コマンド発行後、割り込みが発生してない場合は、ビジー信号やオーバーラップ信号を少なくとも一方をポーリングせずにコマンドを即座実行することができる。あるいは、ホスト装置は、割り込みがかかった時点で画像更新命令を再発行することができる。これにより、画像更新コマンド発行後、割り込みがかかるまでは、例えば画像の書き込み等、ホスト装置は別の処理を行うことが可能となり、並列画像処理のさらなる高速化が実現できる。6本発明の一態様では、前記環境情報を取得する取得部をさらに有し、前記波形情報記憶部には、前記ホスト装置より送信される複数の環境情報にそれぞれ対応する駆動波形情報のうち、前記取得部にて取得された環境情報に対応する駆動波形情報を記憶することができる。こうすると、電気光学パネル側に実装される集積回路装置の小型化が維持されながら、N種類の環境情報にそれぞれ対応する駆動波形情報にて電気光学パネルを駆動することができる。7本発明の一態様では、前記ホスト装置から符号化されて送出された前記駆動波形情報を復号する復号部をさらに有することができる。駆動波形情報は、ホスト装置に格納する際やホスト装置から読み出される際には符号化されて、集積回路装置での実使用時のみ復号される。こうして、各社の機密情報である駆動波形情報が技術流出することが防止される。しかも、ホスト装置から送信される駆動波形情報の選択を復号部にて行うことができる上、無駄な情報は復号しなくても済む。8本発明の他の態様は、上述した集積回路装置と、前記集積回路装置により駆動される前記電気光学パネルと、前記集積回路装置に接続された前記ホスト装置とを有する電気光学装置を定義している。この電気光学装置では、ホスト装置の負担が大幅に軽減される。9本発明のさらに他の態様は、上述した電気光学装置を有する電子機器を定義している。以下、本発明の好適な実施の形態について詳細に説明する。なお以下に説明する本実施形態は特許請求の範囲に記載された本発明の内容を不当に限定するものではなく、本実施形態で説明される構成の全てが本発明の解決手段として必須であるとは限らない。1.電気光学パネルの概要図1に電気光学装置であるEPDを示す。図1に示すEPDパネル電気光学パネル10は、複数の走査線14と複数のデータ線16と複数の画素20が形成されたアクティブマトリクス基板第1基板12を有する。画素20には、図2に示すように、画素選択トランジスター22と、保持容量24と画素電極26が設けられている。画素選択トランジスター22は、走査線14がゲートに接続され、データ線16がソースに接続され、ドレインが保持容量24及び画素電極26に接続されている。図2に示すように、アクティブマトリクス基板第1基板12に形成された複数の画素電極26と対向する対向電極共通電極28が図示しない対向基板第2基板に形成され、その2枚の基板間に電気光学材料にて電気泳動層を形成する複数のマイクロカプセル30が設けられている。各マイクロカプセル30は、流体31に浮遊する正の電気を帯びた黒粒子32および負の電気を帯びた白粒子33を含む。ここで、対向電極28は所定の電圧に保持することができる。図2の走査線14およびデータ線16を用いて、画素電極26に印加される電圧を制御することができる。電界が正の場合、マイクロカプセル30aに示すように黒粒子32は対向電極26の方向に動き、その結果、透明な対向電極28側から見た画素20は白くなる。逆に、電界が負の場合、マイクロカプセル30bに示すように白粒子33が画素電極26の方向に動き、その結果対向電極28側から見た画素20は白くなる。マイクロカプセル30cは完全に白または黒以外のグレーを表示している画素を示している。例えば黒、白またはグレーを有する画素を生成するには、電圧パルスのシーケンスが画素電極26に印加される。電気光学パネル10の表示が更新される際、駆動波形電圧がデータ線16を介して画素20に印加される。印加される具体的な波形は画素20の更新後の表示状態及び更新前の表示状態に基づいて選択される。画素電極26に適当な極性、持続時間、および振幅の電圧パルスを印加することにより、画素20を黒、白、またはある濃さのグレーの強度に駆動することができる。画素20に印加する電圧パルスは、温度等の環境情報や波形モードに依存させて、持続時間、振幅、または持続時間と振幅双方に関し変調することができる。EPDの画素20は、図4に示すようなパルス列により駆動される。パルス列は複数のパルスで構成され、波形waveformまたは電圧遷移シーケンスとも呼ばれる。単パルスの印加時間が一つのサブフレームSFに相当する。パルス列波形は、十数~数十サブフレームにて構成することができる。EPDは幾つかの異なる波形モードを用いて作動することができる。本実施形態では、例えば、初期化モード、2階調白黒モード1bpp:bitperpixel、4階調モード2bpp、8階調モード3bpp、16階調モード4bppを用いてEPDが作動することができる。最大16階調モードの何れかの値から2階調モードの何れかの値に画素20を更新するパルス列波形は16×2=32種類である。最大16階調モードの何れかの値から4階調モードの何れかの値に画素20を更新するパルス列波形は16×4=64種類である。最大16階調モードの何れかの値から8階調モードの何れかの値に画素20を更新するパルス列波形は16×8=128種類である。最大16階調モードの何れかの値から16階調モードの何れかの値に画素20を更新するパルス列波形は16×16=256種類である。なお、階調数による波形モードは例えば2ビットで表示され、0,0は2階調モード、0,1は4階調モード、1,0は8階調モード、1,1は16階調モードである。2.電気光学装置の概要図1に示すアクティブマトリクス基板ガラス基板12には、走査線14を駆動する走査線駆動部40と、データ線16を駆動するデータ線駆動部100と、データ線駆動部100に接続された温度センサー200とが設けられている。両駆動部40,100は集積回路装置ICにて形成され、アクティブマトリクス基板12上にCOG実装することができる。あるいは、アクティブマトリクス基板12にフレキシブルフィルム基板が接続される場合、そのフィルム基板上にデータ線駆動部100をCOF実装しても良い。走査線駆動部40は、アクティブマトリクス基板ガラス基板12上に形成されるTFT薄膜トランジスタにより構成しても良いし、データ線駆動部100内に収容されても良い。データ線駆動部100は、スレーブである走査線駆動部40を制御するマスターとして機能することができる。データ線駆動部100と接続されるホスト装置50は、CPU51、画像メモリー52、ホスト波形メモリー53及びインターフェースI/F54を有する。ホスト装置50は、データ線駆動部100に対して各種のコマンドやデータ波形モードデータ等の制御データ、画像データまたは駆動波形データを送信する。なお、本実施形態はホスト装置50のホスト波形メモリー53のデータフォーマットと、データ線駆動部100の構成に特徴があり、走査線駆動部40は従来装置をそのまま使用できる。以下、ドライバーICとはデータ線駆動部100を指すものとする。3.データ線駆動部の概要データ線駆動部100は、コントローラー機能を有するドライバーICである。図5に示すように、データ線駆動部100は、ホスト装置50と接続されるホストインターフェース101と、ホストインターフェース101に接続されたレジスター102及びメモリーインターフェース103を有する。レジスター102には、ホスト装置50から送出される制御データ等の各種情報が記憶される。メモリーインターフェース103には、ディスプレイメモリー表示データ記憶部110と、波形デコーダー復号部121及び波形メモリー波形情報記憶部120が接続されている。ディスプレイメモリー110は、現画像CI:CurrentImageバッファー第1記憶部111および次画像NI:NextImageバッファー1第2記憶部12を含む。ディスプレイメモリー110はRAMであっても良い。現画像メモリー111と次画像メモリー112とは、一つのメモリーに存在していなくてもよく、別のメモリーであってもよい。DMAC広義には転送制御部113は、画像更新を行った直後、次回の画像更新のため、NIバッファー112の画像データをCIバッファー111へ転送する。ホスト装置50または他の画像データソースは、CIバッファー111に現在の画像または画像の一部を第1の表示データとして記憶する。NIバッファー112は次の画像または画像の一部を第2の表示データとして記憶する。CIバッファー111及びNIバッファー112は、電気光学パネル10の各画素について現行画素CPCurrentPixel及び次の画素NPNextPixelを記憶する。ここで、現在の画像とは、電気光学パネル10に表示されている画像に対応する画像データである。電気光学パネル10の画像が更新中の場合、現在の画像は更新前の画像に対応する画像データであり、次の画像は更新後の画像に対応する画像データである。現行画素CP、次の画素NPも同様である。波形RAM120には、ホスト装置50から符号化されて送られてきた全温度領域の波形情報のうち、一温度領域内の波形情報が波形デコーダー121で復号されて記憶される。また、波形RAM120に外部から直接アクセスすることが禁止されることで、波形データの機密性が保持される。ディスプレイエンジン130は、例えばホスト装置50にて指定された波形モードをレジスター102より取得し、ディスプレイメモリー110より現行画素CPデータ及び次の画素NPデータを取得する。それにより、ディスプレイエンジン130は波形RAM120から対応する波形モード中の全駆動波形データを1サブフレーム分だけ読み出してタイミングコントローラー140に出力する。タイミングコントローラー140は、波形RAM120からの波形モードに対応する駆動波形データを1サブフレーム分ずつ、サブフレーム数だけ繰り返して順次FIFO141に格納し、ディスプレイエンジン130内のH/V水平/垂直カウンター131Aからのクロックに基づく制御信号と共に駆動波形情報をデータ線ドライバー150に出力する。また、タイミングコントローラー140からの制御信号は走査線コントローラー160を介して走査線駆動部40にも送出される。ディスプレイエンジン130及びタイミングコントローラー140は、駆動波形情報出力部を構成する。温度検出部環境情報取得部170は、例えば外部の温度センサー200からの信号に基づいて温度を検出する。外部の温度センサー200は例えばサーミスターにて構成できる。温度センサー200は、データ線駆動部100内に設けることもできる。温度検出部170にて検出された温度は、レジスター102に格納される。4.ホスト波形メモリー図1に示すホス波形メモリー53に採用される波形フォーマットを図6~図9に示す。波形フォーマットは、図6に示すように、情報ヘッダー53Aに加えて、大区分情報記憶部53B、中区分情報記憶部53C及び小区分情報記憶部53Dを含む。図6に示す情報ヘッダー53Aは、図7に示す16×3=48ビットの情報である。この中で、温度LUTルックアップテーブルの数Nと、波形モードの数Mと、波形深さが、下位の記憶部53B~53Dに記憶された波形を確定する情報に関係する。波形深さとは、図4に一例を示す駆動波形の単位パルスが取り得る波高値の数であり、本実施形態はVs,0,-Vsの3値であり、本実施形態では2ビット1,0で示される。大区分情報記憶部53Bは、図8に示すようにN個の大区分LD1~LDNに温度LUTを有する。大区分LD1~LDNの数Nは、図7に示す情報ヘッダー53A中の温度LUT数Nに一致する。大区分LD1~LDNのフォーマットは図9の通りである。図9では、例えば数°C毎に分割されたN種類の温度温度帯域の一つと関連付けて、中区情報分記憶部53C中の対応する大区分の開始アドレスを指定するポインターWHPTRと、小区分情報記憶部53D中の対応する大区分の開始アドレスを指定するポインターWSPTRとが記憶されている8バイト。このように、大区分LD1~LDNが温度LUTであって、N種類の温度毎に中区分情報記憶部53C及び小区分情報記憶部53D中の大区分の開始アドレスを記憶することで、データ線駆動部100が一温度領域の駆動波形情報のみをホスト装置50から取得する上で便利である。データ線駆動部100は、先ず、レジスター102に格納された温度と対応する大区分LD1~LDNの一つを、大区分情報記憶部53Bを検索することで認識する。次に、抽出すべき中区分情報記憶部53C及び小区分情報記憶部53D内のデータ領域の開始位置を、選択された大区分に記録された開始アドレスから取得できる。中区分情報記憶部53Cは、図10に示すようにN個の大区分DNn1≦n≦Nの各々がM種類の波形モードに対応するM個の中区分MDn,1~MDn,Mに分割され、N×M個の各駆動モードに対応する中区分MD1,1~MDN,Mに駆動条件を記憶している。また、図8の各大区分LD1~LDNに記憶されたポインターWHPTR1~WHPTRNは、図10に示すように同一温度温度帯域のM個の中区分の先頭アドレス大区分の先頭アドレスを示していることが分かる。中区分情報記憶部43Cの中区分MD1,1~MDN,Mのフォーマットは図11の通りである。M個の波形モードは、上述したようにNIデータが2階調モード、4階調モード、8階調モード、16階調モードによって分けられているM=4の例。図11に示すCI階調数はいずれも16階調以下となり、NI階調数が波形モードによって2,4,8,16と異なる。例えば、中区分MD1,1ではCI階調数は2であり、中区分MD1,2ではCI階調数は4であり、中区分MD1,3ではCI階調数は8であり、中区分MD1,3ではCI階調数は16である。中区分情報記憶部53Cの中区分MD1,1~MDN,Mには、NI階調数で定まる波形モードのサブフレーム数、駆動電圧、フレームレート等が記憶される。駆動電圧とは、走査線14及びデータ線16を駆動する電圧であり、フレームレートはサブフレームの周波数である。なお、温度等の環境情報が異なる場合には、サブフレーム数、駆動電圧及びフレームレートの少なくとも一つが変更される。小区分情報記憶部53Dは、図12に示すように、N個の大区分LD1~LDNの各々にてM個に分割されたN×M個の中区分MD1,1~MDN,Mの各々がさらに第1の表示データCIデータ及び第2の表示データNIデータの組み合わせ毎に小区分SD1,1,1~SDN,M,Kに細分割され、各小区分に波形データを記憶している。小区分SD1,1,1~SDN,M,Kに記憶される波形データとは、図4に示す複数サブフレームSF分の電位VS,0,-Vsの遷移状態である。温度と波形モードで特定されるN×M個の各中区分MD1,1~MDN,Mの各々が例えばK個に細分割された小区分SD1,1,1~SDN,M,Kには、それぞれCI階調ビット×NI階調ビット数×サブフレーム数を示すビット数×波形データの深さを示すビット数のビット容量を有する。ここで、中区分MD1,1~MDN,M毎に、小区分SD1,1,1~SDN,M,Kの数Kは可変としても良い。例えば、波形モードが2階調モードの時、図13Aの通り、取り得るCI階調レベルは16種類で、遷移後のNI階調レベルは2種類であるので、K=16×2=32とすることができる。同様に4階調モードではK=16×4=64図13B参照、8階調モードではK=16×8=128図13C参照、16階調モードではK=16×16=256となる図13D参照。あるいは、全ての中区分にてK=Kmax=256に固定しても良い。なお、情報ヘッダー53Aに格納される情報は、CSVファイルや表計算ファイルで取扱い可能であり、容易に編集ができる。CSVファイルや表計算ファイルには、各項目にコメントを付加することで、データの意味やフォーマットを理解し易くすることができるまた、専用ツールにより大区分情報記憶部53A、中区分情報記憶部53C及び小区分情報記憶部53Dの駆動波形情報を合体させることができる。顧客システムにおいては、決められた位置に配置される温度LUT、駆動条件及び波形データを参照することによって、該当する電圧遷移波形を決めることができる。5.データ線駆動部の波形RAMデータ線駆動部100の波形RAM120には、ホスト波形メモリー53の一部の情報が記憶される。一部の情報とは、中区分情報記憶部53C及び小区分情報記憶部53D内の各N個の大区分LD1~LDNに属する記憶情報全温度領域のうち、温度検出部170で取得された温度温度帯域と対応する各一つの大区分LDnnは1≦n≦Nを満たす一つの整数内に記憶された情報である。波形RAM120のフォーマットは図14の通りである。図14において、波形RAM120は、4バイト32ビット幅×16段のヘッダー情報記憶部120A120A1~120A16と、32ビット幅で16領域に波形データを記憶する波形データ記憶部120B120B1~120B16とを有する。ヘッダー情報記憶部120A1~120A16には、ホスト波形メモリー53の中区分情報記憶部53B中の一つの大区分LDn内の全ての中区分MDn,1~MDn,Mの記憶情報に相当するヘッダー情報が記憶される。波形データ記憶部120B1~120B16には、ホスト波形メモリー53の小区分情報記憶部53C中の一つの大区分LDn内の全ての小区分MDn,1,1~MDn,M,Kの波形データが、中区分MDn,1~MDn,M毎に記憶される。なお、ホスト波形メモリー53の小区分情報記憶部53Cの記憶情報と、波形RAM120の波形データ記憶部120Bの情報とは致している。一方、ホスト波形メモリー53の中区分情報記憶部53Bの記憶情報と、波形RAM120のヘッダー情報記憶部120Aの情報とは、多くは一致しているが、一部RAM120に合わせて変更している。ここで、ヘッダー情報記憶部120A1~120A16には、対応する波形データ記憶部120B1~120B16の開始アドレスが登録される。ヘッダー情報記憶部120A1に記憶される波形データ記憶部120B1の開始アドレス1は、図9または図12に示すポインターWSPTRnを、波形RAM120のアドレスに変換することで得られる。他の開始アドレス2~開始アドレス16は、波形データ記憶部120B1と自身の波形データ記憶部120Bjjは2≦j≦16を満たす整数との間に介在する波形データ記憶部の全容量とに基づいて算出することができる。その前提として、波形データ記憶部120B1~120B16は連続アドレスとする。一つの波形データ記憶部の容量は、CIレベル×NIレベル×サブフレー数×波形の深さのビット数である。ヘッダー情報記憶部120A1~120A16には、CI/MIレベル及びサブフレーム数が、ホスト波形メモリー53の中区分情報記憶部53B中の中区分MDn,1~MDn,Mの記憶情報に基づいて設定される。波形モードとは、上述したNIレベルの階調数により定まる2,4,8,16階調モードである。この情報はホスト装置50よりデータ駆動部100のレジスター102に格納されると共に、波形RAM120のヘッダー情報記憶部120Aに記憶される。ヘッダー情報記憶部120Aの符号ビット1bとは、0であれば対応する波形データ記憶部120Bの波形データで駆動されるが、1であると対応する波形データ記憶部120Bの波形データは無視され、初期化のための波形データに強制変更される。よって、実際の波形モードとしては、NIレベルの階調数により定まる2,4,8,16階調モードに加え、符号ビット1bで定まる初期化モードが含まれる。6.ディスプレイエンジンの具体例図15は、図5に示すデータ線駆動部100中のディスプレイエンジン130の具体例を示している。図15において、ディスプレイエンジン130は、パイプライン制御部131と、画像データリード制御部132と、波形データリード制御部133と、波形データバッファー134と、とを含むことができる。パイプライン制御部131は、例えば図16に示す電気光学パネル10の画面11上の複数領域11A,11Bの並列描画処理を行うことができる。このために、パイプライン制御部131は複数のパイプライン0,1,2,...を有する。パイプライン制御部131は、複数のパイプライン0,1,2,...について、サブフレームのカウント数、更新に使用する波形モードの選択、画像更新領域11A,11Bの管理を行っている。なお、ホスト装置50から画像更新領域11A,11Bについて画像更新要求があると、各領域11A,11Bの開始アドレスX1,Y1及びX2,Y2と矩形サイズa1,b1及び8a2,b2がレジスター102に格納される。ここで、パイプライン制御部131での画像更新領域の管理では、更新処理する画素の位置情報を、画像データリード制御部132から取得して、取得した画素位置が複数のパイプライン0,1,2,...のどれか一つの処理領域に含まれるか判断する。処理中の画素が複数のパイプライン0,1,2,...の領域内に含まれている場合、パイプラインの特定を行い、特定されたパイプラインの情報を波形データリード制御部133に送る。また、サブフレーム毎に、波形バッファー134に格納されている波形データの更新を行う必要がある。パイプライン制御部131では、H/V水平/垂直カウンター131Aからの出力に基づいて複数のパイプライン0,1,2,...のサブフレームカウント数を管理し、サブフレームの開始時に、波形データリード制御部133に対して波形バッファー134のデータを更新する要求を出すと同時に、波形データの更新に必要なサブフレーム数と波形モードとを送る。パイプライン制御部131では、複数のパイプライン0,1,2,...を個別に管理しているため、複数のパイプライン0,1,2,...についていて異なる種類の波形モードを使用して並列描画処理を行うことが可能である。画像データリード制御部132は、ディスプレイメモリー110からの画像データの読み出しと、波形バッファー134のアドレス生成及び波形の読み出しを行う回路である。波形バッファー134のアドレスは、ディスプレイメモリー110から読み出されNI/CIデータを基に生成される。画像データリード制御部132は、図16に示す画面11全域の更新や指定領域11A,11B内の画面全域の更新が可能である。その際、更新領域内のCIデータとNIデータとを比較して、値が変わった画素のみを更新し、同一値の画素には0Vを印加しても良い。波形リード制御部133では、サブフレーム毎に波形RAM120から一サブフレーム分の波形を読み出し、波形バッファー134へ書き込んでいる。このような、波形バッファー134に記憶される波形の更新は、パイプライン制御部131の要求により実行が開始される。パイプライン制御部131は、各パイプライン0,1,2,...について個別に波形の更新要求を制御しており、波形リード制御部133では、各パイプライン0,1,2,...の更新要求をアービトレーションして処理を行うようにした。波形バッファー134は、一サブフレーム分の波形データを、全パイプライン0,1,2,...分について格納するためのフリップフロップで構成されたバッファーである。波形RAM120の読み出し速度がEPDパネル10のリフレッシュレートよりも速ければ、波形バッファー134は省略しても良い。また、波形バッファー134をダブルバッファーとして、一方の領域で波形を読み出し他方で書き込むようにしても良い。ただし、メモリー容量が増大することから避けるべきである。本実施形態では、波形バッファー134はシングルバッファーとして、一サブフレームが終了する毎に更新中のパイプラインに対応した新しい波形データを波形RAM120から取得するようにした。なお、波形データを波形RAM120から取得する時間は数十μs程度であり、一サブフレーム期間の20msと比較して十分小さく問題にはならない。DMAC広義には転送制御部113では、画像更新を行った直後、次回の画像更新のため、NIバッファー112の画像データをCIバッファー111へ転送する。パイプライン制御部131は、各パイプライン0,1,2,...の終了後に個別的に、所望のパイプラインに対応した領域についてNIバッファー112からCIバッファー111のデータ転送要求をDMAC113へ送る。複数のパイプライン0,1,2,...に対するデータ転送要求が競合する場合は、DMAC113は複数の要求のアービトレーションを行い、時分割で処理を進めることができる。時分割処理により、並列処理と比較して回路規模の縮小化ができる。7.画像更新中のビジー信号及びオーバーラップ信号パイプライン制御部131中に設けられるパイプラインが1つであっても複数であっても、現在更新制御中のパイプラインは使用することができない。また、ディスプレイメモリー110のCIバッファー111及びNIバッファー112は全てのパイプラインに共用される。その際、ホスト装置50から更新要求のあった画像領域が、現在更新制御中のパイプラインでの画像更新領域とオーバーラップしている事態も想定される。この場合には、たとえ他のパイプラインが空いていたとしても、ホスト装置50からの更新要求を受け付けることはできない。なぜなら、一のパイプラインで更新制御しているNIバッファー112の画素が、他のパイプラインでも重複して更新制御されることになり、更新動作が競合するからである。ホスト装置50からの更新要求を受け付けるには、CIバッファー111及びNIバッファー112に追加して、ホスト装置50からの更新画像の書き込みバッファーを増設し、トリプルバッファー構成としなければならない。しかし、トリプルバッファーを内蔵するドライバーICは、EPDパネル10側にて実装されるのに必要な小型化の要求に反する。そこで、本実施形態では、ディスプレイメモリー110はCIバッファー111及びNIバッファー112のダブルバファー構成とし、ドライバーIC100の小型化を維持した。その上で、パイプライン制御部131広義には波形情報出力部には、図15に示すように複数のパイプライン0,1,2,...の各々に対応させて、例えば各1ビットのAフラグ及びBフラグを設けた。Aフラグは、対応するパイプラインが現在処理中でありビジーであるか否かを1ビットで示すビジー信号のレジスターである。Aフラグが例えば1であるとアクティブであり、対応するパイプラインはビジー状態である。よって、パイプライン制御部131はホスト装置50からの画像更新要求があった時に、Aフラグが1であるパイラインを指定することが禁じられる。Aフラグが例えば0であると非アクティブであり、対応するパイプラインは空き状態アイドル状態である。よって、パイプライン制御部131はホスト装置50からの画像更新要求があった時に、Aフラグが0であるパイラインを指定することができる。この意味で、Aフラグはパイプラインのビジー信号であり、かつ、パイプラインが指定可能な否かを示すアベイラブルビットでもある。図16に示す画像更新領域11Aをパイプライン制御部131中のパイプライン0が処理し、図16に示す画像更新領域11Bをパイプライン制御部131中のパイプライン1が処理している時、Aフラグは図15に示すように設定される。図15に示すBフラグは、現在処理中のパイプラインでの画像更新領域が、ホスト装置50から新たに要求された画像更新領域と重複しているか否かを1ビットで示すオーバーラップ信号のレジスターである。図16において、画像更新領域11Cがホスト装置50から新たに要求された画像更新領域であるとする。この場合、パイプライン制御部131は、レジスター102に格納された2つの画像更新領域11A,11Bの各矩形エリア内に、画像更新領域11Cの開始アドレスX3,Y3が存在するか否かを判定する。図16に示すように、現在処理中の画像更新領域11Aの矩形エリア内に、新たに要求された画像更新領域11Cの開始アドレスX3,Y3が存在する場合、パイプライン制御部131は図15に示すように、パイプライン0のBフラグを例えば1としてアクティブにする。Bフラグが1であるパイプラインが存在する限り、パイプライン制御部131は画像更新領域11Cについて他のパイプラインを指定することが禁じられる。Bフラグが例えば0であると非アクティブであり、対応するパイプラインはオーバーラップしていない状態を示している。ホスト装置50のCPU51が画像更新コマンドを発行した場合、コマンドシーケンサにプログラムされたインストラクションコードにより、Bフラグのオーバーラップ信号をポーリング後、全てのBフラグが0である時に限って画像更新を行うことが可能となる。さらに、パイプライン制御部131は、複数のパイプライン0,1,2,...の中から、Aフラグが非アクティブである0と設定されているパイプラインを画像更新時に自動的に選択することができる。複数のパイプライン0,1,2,...のBフラグが全て1あれば、パイプライン制御部131はホスト装置50からの画像更新要求は拒否される。つまり、ホスト装置50のCPU51が画像更新コマンドを発行した場合、コマンドシーケンサにプログラムされたインストラクションコードにより、全パイプラインにいてのAフラグのビジー信号をポーリング後、少なくとも一つのAフラグが0である時に限って画像更新を行うことが可能となる。EPDの画像更新は数百ms程度の時間を要するため、A,Bフラグのビットをポーリングすることにより長時間に亘って他のコマンドが受け付けられず、他の処理ができない虞が生ずる。この問題を解決するため、ディスプレイエンジン130では、少なくとも一つのAフラグが0となり、あるいは全てのBフラグが0となることで、いずれか一つのパイプラインが使用可能となった時に、ホスト装置50に対して割り込みをかける機能を設けている。た。データ線駆動部100からホスト装置50への割り込みは、図1に示すように専用の割り込み信号線INTを介して割り込み信号が送信される。ホスト装置50のCPU51から画像更新コマンド発行後、割り込みが発生してない場合は、A,BフラグのビットをCPU51がポーリングせずにコマンドを即座実行することができる。あるいは、ホスト装置50のCPU51は、割り込みがかかった時点で画像更新命令を再発行することができる。これにより、画像更新コマンド発行後、割り込みがかかるまでは、例えば画像の書き込み等、ホスト装置50のCPU51は別の処理を行うことが可能となり、並列画像処理のさらなる高速化が実現できる。ここで、A,Bフラグのアクティブ状態である1から非アクティブ状態である0に設定されるタイミングは、画像更新動作が終了した時以降である。画像更新動作の終了とは、データ線ドライバー150によりEPDパネル10が駆動された後に、DMAC113が、NIバッファー112のデータ第2の表示データをCIバッファー111に転送して第1の表示データを更新する動作が完了した時である。それより初めて、NIバッファー112に新たなデータを書き込むことが許容されるからである。DMAC113の転送を制御するパイプライン制御部131は、DMAC113での転送制御が終了する画像更新終了まではフラグAのビジー信号をアクティブとし、画像更新終了後にビジー信号を非アクティブとする。パイプライン制御部131は、フラグBがアクティブである時は必ず対応するフラグAもアクティブであることから、画像更新終了後にフラグAのビジー信号を非アクティブとすると同時にフラグBのオーバーラップ信号も非アクティブにすることができる。換言すれば、複数のパイプラインの少なくとも一つに割り当てられたフラグAのビジー信号がアクティブである期間が終了するまで、フラグBのオーバーラップ信号をアクティブにしている。8.動作説明次に、図17も参照して実施形態に係る装置のパワーオンから画像表示に至る動作について説明する。図17は、ホスト装置50のCPU51の動作と、データ線駆動部ドライバーIC100の動作とを示している。先ず、本装置の電源がオンされるとS1、CPU51は外部クロックをオンさせるS2。さらに、ドライバーIC100の電源をオンさせ、ドライバーIC100の内部クロックを供給可能するS3。その後、CPU51はドライバーIC100のファームウェア書き込みコマンドを発行しS4、ドライバーIC100では図示しない専用メモリーにファームウェアが書き込まれるS10。次に、CPU51はドライバーIC100を初期化させるコマンドを発行するS5。それにより、ドライバー1C100はレジスター102を初期化するS11。また、温度センサー200でのセンシング結果に基づいて温度検出部170が温度を検出し、レジスター102に現在温度を格納する。その後、CPU51は波形情報の書き込みコマンドを発行しS6、図6に示す全温度領域分の符号化された波形情報がホスト装置50のホスト波形メモリー53より送出される。ドライバーIC100は、レジスター102の温度値を参照して、波形デコーダー121が一温度領域分の波形情報を復号化して波形RAM120に格納するS12。このとき、図6の全データの中から抽出されたヘッダー情報と波形データとが、図14に示すフォーマットで格納される。このように、EPDパネル10側に実装されるドライバーIC100では、ホスト装置50に設けられたホスト波形メモリー53に記憶されたN種類の環境情報にそれぞれ対応する駆動波形情報のうち、取得部170にて取得された環境情報温度に対応する駆動波形情報を記憶することができる。よって、EPDパネル10の小型化が維持されながら、N種類の環境情報にそれぞれ対応する駆動波形情報にてEPDパネル10を駆動することができる。さらに、ホスト装置50に設けられたホスト波形メモリー53の波形情報記憶の記憶情報は、各社が共通使用できるようにフォーマット化されている。このフォーマットを用いれば、よって、ユーザーにとっては、複数種の電圧遷移波形データの中から選択使用できる等の自由度が広がる。このEPDパネル10を駆動するには、予めN種類の取得部にて取得された環境情報に一致する駆動波形情報が必要である。また同一の環境条件下でも、階調数が異なれば必要な駆動波形の数も形も異なる。つまり、同一環境情報の中で、複数の波形モード例えば波形モード毎に階調が異なるに対応した駆動波形が必要である。最終的な駆動波形は、現在の表示データCICurrentImageから次の表示データNINextImageに移行する時のCI/NIの組み合わせによって異なる。そこで、本実施形態では、波形データを3階層にて記憶している。大区分情報記憶部53AはN種類の環境情報に応じた大区分情報を記憶する。中区分情報記憶部53CはN個の大区分の各々をM種類の波形モードに分割したN×M個の駆動モードの駆動条件を記憶する。小区分情報記憶部53Dは、N個の大区分の各々がM種類の波形モードに分割されたN×M個の中区分の各々を、さらにCI/NIの組み合わせごとに細分割した小区分に波形データを記憶している。このようなフォーマットにより、各社の相乗りが図られる上に、最終的な駆動波形に到達する検索が、1環境情報温度による検索→2波形モードによる検索→3CI/NIの組み合わせによる検索、の順番で実施することができる。この際、1の検索を、ホスト装置50のホスト波形メモリー53からドライバーIC100の波形RAM120に転送する際に予め実施されるので、2及び3の検索が実施される波形RAM120のメモリー容量が減少する上に実駆動時の検索や処理時間が短縮される。また、数が最も多い小区分の波形データ容量は削減され、なぜなら中区分情報記憶部53Cが波形モード毎に共通する駆動条件を一括して記憶しているからである。このようなフォーマット形式によっても、駆動波形情報の全メモリー容量を減少させることができる。なお、波形モードとは、一温度領域にて電気光学パネル10を駆動する上で駆動波形情報が相違する要因であり、その代表例が階調値の相違である。波形モードはこれに限定されず、例えば画質重視モードや低消費電力モードなどであってもよい。画質重視であれば画像更新時間を長くし、駆動電圧を上げる方法が考えられ、画質を軽視できれば、画像更新時間を短くし、駆動電圧を下げる方法が考えられ、それぞれ波形が異なる。また、低消費電力モードでは駆動電圧を下げた波形を採用すること等が考えられる。次に、CPU51はCIバッファー111を初期化するコマンドを発行するS7。ドライバーIC100は、CIバッファー111の画像を初期化するS13。その後、CPU51が画像書き込みコマンドを発行するとS8、ドライバーIC100はホスト装置50等から送られる画像をNIバッファー112に格納するS14。その後、CPU51よりパネル画像更新開始コマンドが発行されるとS9、パネル画像更新コマンドで指定された波形モードがレジスター102に格納され、その波形モードに対応する波形データの1サブフレーム目が、パイプライン制御部131と波形データリード制御部133との動作により、波形RAM120から読み出されて波形バッファー134へ転送されるS15。その後、抽出された波形データを用いてパネル画像が更新されるS16。このために、画像データリード制御部132は、C1バッファーとNIバッファー112とから画像データ読み出し、そのCI/NIデータに基づいての読み出し更新中のパイプライン0,1,2,...のアドレスを生成し、波形バッファー134に対して読み出し要求をする。そして、タイミングコントローラー140は、波形データを波形バッファー134から取り込んでFIFO141に格納する。FIFO141の波形データは、ドライバー制御信号と同時に適切なタイミングでデータ線ドライバー150へ送信される。タイミングコントローラー140は走査線コントローラー160を介して走査線駆動部40に制御信号を送出する。それにより、図1の電気光学パネル10は線順次で画像更新される。これらの動作を一サブフレームが終了する毎に繰り返し、画像更新に必要な全サブフレームが終了する。最後に、CIバッファー111が更新されるS17。このために、パイプライン制御部131がDMAC113に対して、NIバッファー112のデータをCIバッファー111に転送するように要求する。それにより、DMAC113がNIバッファー112のデータをCIバッファー111に転送する。ここで、図16に示すように、画面11の指定領域11Aについて画像更新するときには、CPU51は図16の開始アドレスX1,Y1と、矩形サイズa1,b1をドライバーIC100に送出し、これらのデータがレジスター102に格納される。よって、画像データリード制御部132は、CIバッファー111及びNIバッファー112からのデータ読み出しを、図16の指定領域11Aのみについて実施すれば、上記と同様にして指定領域11Aのみを画像更新することができる。図16の指定領域11Bについても同様にして画像更新することができる。このとき、指定領域11A,11Bを同時に画像更新するには、パイプライン制御部131が、指定領域11Aについては例えばパイプライン0で、指定領域11Bについて例えばパイプライン1で、同時並列制御するように指令することができる。その際、指定領域11A,11Bで波形モード、つまりNI画像の階調を一方が2階調で他方が16階調等と異ならせることができる。また、図16に示す画像更新領域11A,11B,11Cの更新要求がホスト装置50からある度に、ホスト装置50のCPU51は図15に示すA,Bフラグのビットをポーリングして、少なくとも一つのパイプラインで指定更新領域の画像更新が可能か否かの情報を取得できる。さらには、パイプライン制御部131は、図15に示すA,Bフラグのビットが変化して少なくとも一つのパイプラインで指定更新領域の画像更新が可能となったことを、割り込み信号線INTを介してホスト装置50に通知することができる。9.電子機器図18に本実施形態の電気光学装置を含む電子機器300の構成例を示す。この電子機器300は、電気光学パネル10、ホスト装置50、集積回路装置100、操作部310、記憶部320、通信部330を含む。なおこれらの一部の構成要素を省略し、他の構成要素を追加するなどの種々の変形実施が可能である。電気光学パネル100は、電子機器300の出力装置として各種画像情報を表示するためのものであり、例えばEPDパネルやECDパネルなどである。操作部310は、ユーザーが各種情報を入力するためのものであり、各種ボタン、キーボード等により実現できる。記憶部320は、画像データをなどの各種の情報を記憶するものであり、RAMやROM等により実現できる。通信部330は外部との通信処理を行うものである。なお本実施形態により実現される電子機器としては、例えば、電子カードクレジットカード、ポイントカード等、電子ペーパー、リモコン、時計、携帯電話機、携帯情報端末、電卓等の種々の機器を挙げることができる。なお、上記のように本実施形態について詳細に説明したが、本発明の新規事項および効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるであろう。従って、このような変形例はすべて本発明の範囲に含まれるものとする。例えば、明細書又は図面において、少なくとも一度、より広義または同義な異なる用語電気光学パネル等と共に記載された用語EPDパネル等は、明細書又は図面のいかなる箇所においても、その異なる用語に置き換えることができる。また集積回路装置、電子機器の構成、動作も本実施形態で説明したものに限定に限定されず、種々の変形実施が可能である。例えば、環境情報としては、集積回路装置内または外部の温度センサーなどで検出される環境温度の他、電気光学パネルの表示特性に影響を及ぼす明るさ、湿度、気圧等の他のパラメーターとしても良い。また、電気光学パネルは、本実施形態のようにアクティブ型でなく、パッシブ型であってもよい。電気光学材料も本実施形態に限定されず、マイクロカップや電子粉流体など、電圧遷移波形により駆動できるものであれば良い。"