"炭化珪素からなる第1導電型の半導体層と、前記半導体層の表面上の一部に形成された第1電極層と、前記半導体層の裏面に形成された第2電極層と、前記半導体層の表面における、前記第1電極層の端部と重なる位置に形成された第2導電型リサーフ層と、前記リサーフ層の内部における、前記第1電極層のうち前記半導体層の表面と接する部分の端部と重なる位置に形成された第2導電型のエッジターミネーション層と、前記リサーフ層の内部における、前記エッジターミネーション層の周囲を離間して囲む位置に形成され、前記エッジターミネーション層と同程度の不純物濃度を有する第2導電型の第1ガードリング層と、前記半導体層の表面における、前記リサーフ層の周囲を離間して囲む位置に形成され、前記リサーフ層と同程度の不純物濃度を有する複数の第2導電型の第2ガードリング層と、前記半導体層の表面上において前記第1電極層を取り囲む領域に形成された絶縁層とを備える高耐圧半導体装置であって、前記第2ガードリング層は前記絶縁層の外周近傍まで形成されていることを特徴とする高耐圧半導体装置。請求項1に記載の高耐圧半導体装置において、前記リサーフ層の外周側端部と前記絶縁層の外周側端部との間隔d1に対する前記第2ガードリング層が形成されている幅d2の割合は、80以上あることを特徴とする高耐圧半導体装置。請求項2に記載の高耐圧半導体装置において、前記リサーフ層の外周側端部と前記絶縁層の外周側端部との間隔d1に対する前記複数の第2ガードリング層のうち最外周の第2ガードリング層と前記絶縁層の外周側端部との間隔d3の割合は、10以下であることを特徴とする高耐圧半導体装置。請求項1~3のいずれかに記載の高耐圧半導体装置において、前記リサーフ層の外周側端部と前記絶縁層の外周側端部との間隔d1は200μm~800μmの範囲内にあり、前記第2ガードリング層が形成されている幅d2は160μm~640μmの範囲内にあることを特徴とする高耐圧半導体装置。請求項1~4のいずれかに記載の高耐圧半導体装置において、前記複数の第2ガードリング層のうち隣接する2つの第2ガードリング層の間隔は5μm以下であることを特徴とする高耐圧半導体装置。請求項1~5のいずれかに記載の高耐圧半導体装置において、前記高耐圧半導体装置は、ショットキーバリアダイオードであり、前記第1電極層は、前記半導体層との間でショットキー接合を形成するバリアメタルからなることを特徴とする高耐圧半導体装置。請求項6に記載の高耐圧半導体装置において、前記エッジターミネーション層と前記第1電極層との間に形成され、前記エッジターミネーション層との間でオーミック接合を形成するオーミック層をさらに備えることを特徴とする高耐圧半導体装置。請求項1~7のいずれかに記載の高耐圧半導体装置において、前記高耐圧半導体装置は、pnダイオードであり、前記リサーフ層に囲まれた領域においては、前記半導体層と前記第1電極との間に第2導電型の第2半導体層が配置されてなることを特徴とする高耐圧半導体装置。請求項1~8のいずれかに記載の高耐圧半導体装置において、前記半導体層の表面に形成され、前記第2ガードリング層の周囲を離間して囲むように配置された第1導電型のチャネルストッパ層と、前記チャネルストッパ層上に形成され、前記第2電極と電気的に接続された第3電極とをさらに備えることを特徴とする高耐圧半導体装置。請求項1~9のいずれかに記載の高耐圧半導体装置において、前記第1電極層は、前記半導体層との間に絶縁層を介して設けられたフィールドプレート領域を有することを特徴とする高耐圧半導体装置。請求項10に記載の高耐圧半導体装置において、前記フィールドプレート領域は、前記エッジターミネーション層の外側まで延在していることを特徴とする高耐圧半導体装置。請求項11に記載の高耐圧半導体装置において、前記フィールドプレート領域は、前記リサーフ層の外側まで延在していることを特徴とする高耐圧半導体装置。しかしながら、本発明者らの研究により、従来の高耐圧半導体装置900においては、終端領域の幅沿面距離を十分長く取らなかった場合には、不純物濃度のばらつきやマスクずれなどによる寸法のばらつきに起因する逆耐圧の低下を防ぐことが可能となる一方、気中放電により所望の逆耐圧が得られない場合があるという問題があることがわかった。なお、従来の高耐圧半導体装置900においても、終端領域の幅を十分長く取ることで所望の逆耐圧を得ることはできるが、そうすると従来の高耐圧半導体装置900が大型化してしまうという問題が新たに発生する。そこで、本発明は、高耐圧半導体装置の大型化を招くことなく、従来の高耐圧半導体装置900の場合よりも気中放電による逆耐圧の低下を抑制することが可能な高耐圧半導体装置を提供することを目的とする。1炭化珪素からなる第1導電型の半導体層と、前記半導体層の表面上の一部に形成された第1電極層と、前記半導体層の裏面に形成された第2電極層と、前記半導体層の表面における、前記第1電極層の端部と重なる位置に形成された第2導電型リサーフ層と、前記リサーフ層の内部における、前記第1電極層のうち前記半導体層の表面と接する部分の端部と重なる位置に形成された第2導電型のエッジターミネーション層と、前記リサーフ層の内部における、前記エッジターミネーション層の周囲を離間して囲む位置に形成され、前記エッジターミネーション層と同程度の不純物濃度を有する第2導電型の第1ガードリング層と、前記半導体層の表面における、前記リサーフ層の周囲を離間して囲む位置に複数本形成され、前記リサーフ層と同程度の不純物濃度を有する第2導電型の第2ガードリング層と、前記半導体層の表面上において前記第1電極層を取り囲む領域に形成された絶縁層とを備える高耐圧半導体装置であって、前記第2ガードリング層は前記絶縁層の外周近傍まで形成されていることを特徴とする。[2]本発明の高耐圧半導体装置においては、前記リサーフ層の外周側端部と前記絶縁層の外周側端部との間隔d1に対する前記第2ガードリング層が形成されている幅d2の割合は、80以上あることが好ましい。[3]本発明の高耐圧半導体装置においては、前記リサーフ層の外周側端部と前記絶縁層の外周側端部との間隔d1に対する前記複数の第2ガードリング層のうち最外周の第2ガードリング層と前記絶縁層の外周側端部との間隔d3の割合は、10以下であることが好ましい。[4]本発明の高耐圧半導体装置においては、前記リサーフ層の外周側端部と前記絶縁層の外周側端部との間隔d1は200μm~800μmの範囲内にあり、前記第2ガードリング層が形成されている幅d2は160μm~640μmの範囲内にあることが好ましい。[5]本発明の高耐圧半導体装置においては、前記複数の第2ガードリング層のうち隣接する2つの第2ガードリング層の間隔は5μm以下であることが好ましい。[6]本発明の高耐圧半導体装置においては、前記高耐圧半導体装置は、ショットキーバリアダイオードであり、前記第1電極層は、前記半導体層との間でショットキー接合を形成するバリアメタルからなることが好ましい。[7]本発明の高耐圧半導体装置においては、前記エッジターミネーション層と前記第1電極層との間に形成され、前記エッジターミネーション層との間でオーミック接合を形成するオーミック層をさらに備えることが好ましい。[8]本発明の高耐圧半導体装置においては、前記高耐圧半導体装置は、pnダイオードであり、前記リサーフ層に囲まれた領域においては、前記半導体層と前記第1電極との間に第2導電型の第2半導体層が配置されてなることが好ましい。[9]本発明の高耐圧半導体装置においては、前記半導体層の表面に形成され、前記第2ガードリング層の周囲を離間して囲むように配置された第1導電型のチャネルストッパ層と、前記チャネルストッパ層上に形成され、前記第2電極と電気的に接続された第3電極とをさらに備えることが好ましい。[10]本発明の高耐圧半導体装置においては、前記第1電極層は、前記半導体層との間に絶縁層を介して設けられたフィールドプレート領域を有することが好ましい。[11]本発明の高耐圧半導体装置においては、前記フィールドプレート領域は、前記エッジターミネーション層の外側まで延在していることが好ましい。[12]本発明の高耐圧半導体装置においては、前記フィールドプレート領域は、前記リサーフ層の外側まで延在していることが好ましい。本発明の高耐圧半導体装置によれば、第2ガードリング層が絶縁層の外周近傍まで形成されているため、また、リサーフ層の外周側端部と絶縁層の外周側端部との間隔d1に対する第2ガードリング層が形成されている幅d2の割合が例えば80以上あるため、また、リサーフ層の外周側端部と絶縁層の外周側端部との間隔d1に対する複数の第2ガードリング層のうち最外周の第2ガードリング層と絶縁層の外周側端部との間隔d3の割合が例えば10以下であるため、気中における電界を十分に緩和させることが可能となり後述する図8参照。、終端領域の幅を十分長く取らなかった場合であっても、気中放電が起こり難くなり、所望の逆耐圧を得ることができる後述する図6及び図7a参照。。従って、本発明の高耐圧半導体装置は、高耐圧半導体装置の大型化を招くことなく、従来の高耐圧半導体装置900の場合よりも気中放電による逆耐圧の低下を抑制することが可能な高耐圧半導体装置となる。以下、本発明の半導体装置について、図に示す実施の形態に基づいて説明する。[実施形態1]1.実施形態1に係る高耐圧半導体装置100の構成図1は、実施形態1に係る高耐圧半導体装置100を説明するために示す図である。図1aは高耐圧半導体装置100の平面図であり、図1bは図1aにおけるA-A断面図である。なお、図1aにおいては、絶縁層124は図示を省略している。また、第1電極層128は半透明に表している。実施形態1に係る高耐圧半導体装置100は、図1に示すように、n型の炭化珪素からなる半導体層110n型炭化珪素単結晶基板112及びn-型炭化珪素エピタキシャル層114と、半導体層110の表面上の一部に形成され、半導体層110との間でショットキー接合を形成するバリアメタルからなる第1電極層128と、半導体層110の裏面に形成された第2電極層130と、半導体層110の表面における、第1電極層128の端部と重なる位置に形成されたp型のリサーフ層116と、リサーフ層116の内部における、第1電極層128のうち半導体層110の表面と接する部分の端部と重なる位置に形成されたp型のエッジターミネーション層120と、リサーフ層116の内部における、エッジターミネーション層120の周囲を離間して囲む位置に形成され、エッジターミネーション層120と同程度の不純物濃度を有する1又は2以上のp型の第1ガードリング層122と、半導体層110の表面における、リサーフ層116の周囲を離間して囲む位置に形成され、リサーフ層116と同程度の不純物濃度を有する複数のp型の第2ガードリング層118と、半導体層110の表面上において第1電極層128を取り囲む領域に形成された絶縁層124とを備える。そして、実施形態1に係る高耐圧半導体装置100においては、第2ガードリング層118は、絶縁層124の外周近傍まで形成されている。例えば、リサーフ層116の外周側端部と絶縁層124の外周側端部との間隔d1に対する第2ガードリング層118が形成されている幅d2の割合は、80以上あり、リサーフ層116の外周側端部と絶縁層124の外周側端部との間隔d1に対する最外周の第2ガードリング層118と絶縁層124の外周側端部との間隔d3の割合は、10以下である。リサーフ層116の外周側端部と絶縁層124の外周側端部との間隔d1は200μm~800μmの範囲内にあり、第2ガードリング層118が形成されている幅d2は160μm~640μmの範囲内にある。隣接する2つの第2ガードリング層118の間隔は5μm以下である。第2ガードリング層118は20本以上形成されている。実施形態1に係る高耐圧半導体装置100は、ショットキーバリアダイオードである。半導体層110におけるn型炭化珪素単結晶基板112としては、n型不純物濃度が5×1017cm-3~5×1019cm-3例えば1×1019cm-3、厚さが30μm~400μm例えば350μmのものを用いることができる。また、n型炭化珪素単結晶基板112の結晶多形としては例えば4Hのものを用いることができる。また、n-型炭化珪素エピタキシャル層114としては、n型不純物濃度が1×1015cm-3~1×1018cm-3例えば5×1015cm-3、厚さが3μm~20μm例えば13.5μmのものを用いることができる。第1電極層128としては、n-型炭化珪素エピタキシャル層114との間でショットキー接合を形成する金属例えば、チタン。からなるバリアメタル層を用いることができる。第1電極層128をそのままアノード電極として用いてもよいし、第1電極層128とオーミック接続可能な金属膜例えば、チタン及びアルミニウムが積層された積層膜又はニッケル膜。をアノード電極として用いてもよい。第2電極層130としては、例えばチタン、ニッケル及び銀が積層された積層膜からなるもの、ニッケル、チタン、ニッケル及び銀が積層された積層膜からなるものを用いることができる。第2電極層130はカソード電極となる。リサーフ層116及び第2ガードリング層118は、同程度のp型不純物濃度例えば、1×1017cm-3~1×1018cm-3程度。を有する。リサーフ層116及び第2ガードリング層118の不純物濃度、幅、深さ等を最適化することにより、理想耐圧に近い耐圧を得ることができる。第2ガードリング層118は、上記したように、絶縁層124の外周近傍まで形成されている。エッジターミネーション層120及び第1ガードリング層122は、同程度のp型不純物濃度例えば、1×1018cm-3~1×1019cm-3程度。を有する。第1電極層128は、半導体層110との間に絶縁層124を介して設けられたフィールドプレート領域を有する。当該フィールドプレート領域は、エッジターミネーション層120の外側まで延在している。2.実施形態1に係る高耐圧半導体装置100を製造する方法図2~図4は、実施形態1に係る高耐圧半導体装置100を製造する方法を説明するために示す図である。図2a~図2c、図3a~図3c及び図4a~図4cは各工程図である。実施形態1に係る高耐圧半導体装置100は、図2~図4に示すように、以下の工程S1~工程S8を行うことによって製造することができる。S1半導体層準備工程n型炭化珪素単結晶基板112厚さ:350μm、不純物濃度:1×1019cm-3の上面にn-型炭化珪素エピタキシャル層114厚さ:13.5μm、不純物濃度:5×1015cm-3が形成された半導体層110を準備する図2a参照。。S2第1のp型不純物イオン打ち込み工程まず、半導体層110の表面を清浄化した後、半導体層110の表面に、リサーフ層116及び第2ガードリング層118に対応する部分に開口を有するマスクM1を形成する。このとき、高耐圧半導体装置100が完成したときに第2ガードリング層118が絶縁層124の外周近傍まで形成されるようにマスクM1を形成する。その後、当該マスクM1を介して、n-型炭化珪素エピタキシャル層114の所定部位にp型不純物イオン例えば、アルミニウムイオン。を、多段階に分けて、比較的高エネルギー量でかつ比較的少量打ち込んで、p型不純物イオン打ち込み領域115,117を形成する図2b参照。。その後、マスクM1を除去する。なお、第1のp型不純物イオン打ち込み工程においては、マスクM1の開口に薄いシリコン酸化膜などが存在する条件下で不純物イオンの打ち込みを行ってもよい。S3第2のp型不純物イオン打ち込み工程次に、半導体層110の表面に、エッジターミネーション層120及び第1ガードリング層122に対応する部分に開口を有するマスクM2を形成する。その後、当該マスクM2を介してn-型炭化珪素エピタキシャル層114の所定部位にp型不純物イオン例えば、アルミニウムイオン。を、多段階に分けて、第1のp型不純物イオン打ち込み工程におけるよりも低エネルギー量でかつ多量打ち込んで、p型不純物イオン打ち込み領域119,121を形成する図2c参照。。その後、マスクM2を除去する。なお、第2の不純物イオン打ち込み工程においては、マスクM2の開口に薄いシリコン酸化膜などが存在する条件下で不純物イオンの打ち込みを行ってもよい。S4不純物活性化工程次に、半導体層110の表面に保護レジスト層図示せず。を形成した後、当該保護レジスト層を炭化してグラファイトマスクM3を形成する図3a参照。。その後、半導体層110を1600°C以上の温度に加熱することによりp型不純物の活性化を行って、リサーフ層116及び第2ガードリング層118並びにエッジターミネーション層120及び第1ガードリング層122を形成する図3b参照。。その後、グラファイトマスクM3を除去する。S5絶縁層形成工程次に、半導体層110の表面全面に、絶縁膜124を形成する図3c参照。。S6裏面オーミック層形成工程次に、半導体層110の裏面に、金属層例えば、ニッケル層を形成した後、半導体層110を1000°C以上の温度に加熱することにより裏面オーミック層130aを形成する図4a参照。。S7第1電極層形成工程次に、図示しないマスクM4を用いて、第1電極層128に対応する部分の絶縁膜124を除去した後、マスクM4を除去する。その後、図示しないマスクM5を用いて、半導体層110の表面の一部及び絶縁層124の表面に、チタン層を形成した後、半導体層110を500°Cの温度に加熱することに第1電極層128を形成する。このとき、第1電極層128におけるフィールドプレート領域128aがエッジターミネーション層120の外側まで延在するように、第1電極層128を形成する。その後、マスクM5を除去する図4b参照。。S8第2電極層形成工程次に、裏面オーミック層130aの表面に、チタン、ニッケル及び銀が積層された積層膜130bを形成することにより第2電極層130を形成する図4c参照。。以上の工程を行うことによって、実施形態1に係る高耐圧半導体装置100を製造することができる。3.実施形態1に係る高耐圧半導体装置100の効果実施形態1に係る高耐圧半導体装置100によれば、第2ガードリング層118が絶縁層124の外周近傍まで形成されているため、また、リサーフ層116の外周側端部と絶縁層124の外周側端部との間隔d1に対する第2ガードリング層118が形成されている幅d2の割合が例えば80以上あるため、気中における電界を十分に緩和させることが可能となり後述する図8参照。、終端領域の幅を十分長く取らなかった場合であっても、気中放電が起こり難くなり、所望の逆耐圧を得ることができる後述する図6及び図7a参照。。従って、実施形態1に係る高耐圧半導体装置100は、高耐圧半導体装置の大型化を招くことなく、従来の高耐圧半導体装置900の場合よりも気中放電による逆耐圧の低下を抑制することが可能な高耐圧半導体装置となる。[試験例]試験例は、実施形態1に係る高耐圧半導体装置100第2ガードリング層118が絶縁層124の外周近傍まで形成されている高耐圧半導体装置においては、高耐圧半導体装置の大型化を招くことなく、従来の高耐圧半導体装置900の場合よりも気中放電による逆耐圧の低下を抑制することが可能となることを示すための試験例である。図5は、試験例1~3に係る高耐圧半導体装置100a,100b,100cの要部を示す図である。図5aは試験例1に係る高耐圧半導体装置100aの要部を示す図であり、図5bは試験例2に係る高耐圧半導体装置100bの要部を示す図であり、図5cは試験例3に係る高耐圧半導体装置100cの要部を示す図である。図6は、試験例1~3に係る高耐圧半導体装置100a,100b,100cの逆耐圧を示すグラフである。図7は、試験例1及び試験例3に係る高耐圧半導体装置100a,100cに所定の逆バイアス電圧2000Vを印加したときに生成した放電痕を示す写真である。図8は、試験例1及び試験例3に係る高耐圧半導体装置100a,100cに所定の逆バイアス電圧2000Vを印加したときの電位分布を模式的に示す図である。試験例1に係る高耐圧半導体装置100aは、実施形態1に係る高耐圧半導体装置100と基本的には同じ構成を有する。具体的には、リサーフ層116の外周側端部と絶縁層124の外周側端部との間隔d1が0.6mmであり、その間隔の中で59本の第2ガードリング層118幅7μmが間隔3μm及びピッチ10μmで形成されている図5a参照。。試験例2に係る高耐圧半導体装置100bは、従来の高耐圧半導体装置900と基本的には同じ構成を有する。但し、リサーフ層116の外周側端部と絶縁層124の外周側端部との間隔d1が1.0mmであり、リサーフ層116の外周側端部の近傍において5本の第2ガードリング層118幅7μmが間隔3μm及びピッチ10μmで形成されている図5b参照。。試験例3に係る高耐圧半導体装置100cは、従来の高耐圧半導体装置900と基本的には同じ構成を有する。但し、リサーフ層116の外周側端部と絶縁層124の外周側端部との間隔d1が0.6mmであり、リサーフ層116の外周側端部の近傍において5本の第2ガードリング層118幅7μmが間隔3μm及びピッチ10μmで形成されている図5c参照。。試験例1が実施例であり、試験例2及び試験例3が比較例である。本試験例においては、上記した試験例1~試験例3に係る高耐圧半導体装置100a,100b,100cに逆バイアス電圧を印加したときに流れるリーク電流を測定するとともに、試験例1及び試験例3に係る高耐圧半導体装置100,100bに所定の逆バイアス電圧2000Vを印加したときに生成した放電痕を観察した。その結果、図6及び図7bからもわかるように、従来の高耐圧半導体装置においては、終端領域の幅沿面距離を十分長く取らなかった場合図5cの試験例3に係る高耐圧半導体装置100c参照。には、気中放電図7b参照。により所望の逆耐圧が得られず図6参照。、終端領域沿面距離の幅を十分長く取った場合図5bに示す試験例2に係る高耐圧半導体装置100b参照。には、所望の逆耐圧を得ることはできるが図6参照。、高耐圧半導体装置が大型化してしまう図5b参照。。これに対して、実施形態1に係る高耐圧半導体装置試験例1に係る高耐圧半導体装置100aにおいては、終端領域の幅沿面距離を十分長く取らなかった場合であっても、気中放電が起こりにくいため図7a参照。、所望の逆耐圧を得ることができる図6参照。。なお、図7a中、ショットキー領域内の白い点はプローブピンの痕であり、放電痕ではない。このことから、実施形態1に係る高耐圧半導体装置100によれば、第2ガードリング層118が絶縁層124の外周近傍まで形成されているため、また、リサーフ層116の外周側端部と絶縁層124の外周側端部との間隔d1に対する第2ガードリング層118が形成されている幅d2の割合が例えば80以上あるため、また、リサーフ層116の外周側端部と絶縁層124の外周側端部との間隔d1に対する最外周の第2ガードリング層118と絶縁層124の外周側端部との間隔d3の割合が例えば10以下であるため、図8に示すように、気中における電界を十分に緩和させることが可能となり、終端領域の幅を十分長く取らなかった場合であっても、気中放電が起こり難くなり、所望の逆耐圧を得ることができるようになることがわかった。従って、実施形態1に係る高耐圧半導体装置100は、高耐圧半導体装置の大型化を招くことなく、従来の高耐圧半導体装置900の場合よりも気中放電による逆耐圧の低下を抑制することが可能な高耐圧半導体装置となる。[実施形態2]図9は、実施形態2に係る高耐圧半導体装置102を説明するために示す図である。実施形態2に係る高耐圧半導体装置102は、基本的には実施形態1に係る高耐圧半導体装置100と同様の構成を有するが、図9に示すように、エッジターミネーション層120と第1電極層128との間に形成され、エッジターミネーション層120との間でオーミック接合を形成するオーミック層126をさらに備える点で実施形態1に係る高耐圧半導体装置100の場合とは異なる。このように、実施形態2に係る高耐圧半導体装置102は、上記したオーミック層126をさらに備える点で実施形態1に係る高耐圧半導体装置100の場合とは異なるが、実施形態1に係る高耐圧半導体装置100の場合と同様に、第2ガードリング層118が絶縁層124の外周近傍まで形成されているため、また、リサーフ層116の外周側端部と絶縁層124の外周側端部との間隔d1に対する第2ガードリング層118が形成されている幅d2の割合が例えば80以上あるため、気中における電界を緩和させることが可能となり、終端領域の幅を十分長く取らなかった場合であっても、気中放電が起こり難くなり、所望の逆耐圧を得ることができる。従って、実施形態1に係る高耐圧半導体装置100の場合と同様に、高耐圧半導体装置の大型化を招くことなく、従来の高耐圧半導体装置900の場合よりも気中放電による逆耐圧の低下を抑制することが可能な高耐圧半導体装置となる。また、実施形態2に係る高耐圧半導体装置102は、エッジターミネーション層120と第1電極層128との間に形成され、エッジターミネーション層120との間でオーミック接合を形成するオーミック層126をさらに備えるため、エッジターミネーション層120の電位を確実に第1電極層128と同じ電位にすることが可能となり、耐圧の低下をより一層抑制することが可能な高耐圧半導体装置となる。なお、実施形態2に係る高耐圧半導体装置102は、エッジターミネーション層120と第1電極層128との間に形成され、エッジターミネーション層120との間でオーミック接合を形成するオーミック層126をさらに備える点以外は、実施形態1に係る高耐圧半導体装置100と同様の構成を有するため、実施形態1に係る高耐圧半導体装置100が有する効果のうち該当する効果をそのまま有する。以上、本発明を上記の実施形態に基づいて説明したが、本発明は上記の実施形態に限定されるものではない。その趣旨を逸脱しない範囲において種々の様態において実施することが可能であり、例えば、次のような変形も可能である。1図10は、変形例1に係る高耐圧半導体装置104を説明するために示す図である。変形例1に係る高耐圧半導体装置104は、半導体層110の表面に形成され、第2ガードリング層118の周囲を離間して囲むように配置されたn型のチャネルストッパ層132と、チャネルストッパ層132上に形成され、第2電極130と電気的に接続された第3電極134とをさらに備える。このような構成を有する高耐圧半導体装置104においても、実施形態1に係る高耐圧半導体装置100と同様の効果を有する。2実施形態1においては、第1電極層128におけるフィールドプレート領域がエッジターミネーション層120の外側まで延在している高耐圧半導体装置100を例にとって本発明を説明したが、本発明はこれに限定されるものではない。第1電極層128におけるフィールドプレート領域がリサーフ層116の外側まで延在している高耐圧半導体装置108に本発明を適用することもできる。この場合には、リサーフ層116における不純物濃度が設計値から高い方にずれた場合であっても、不純物濃度のばらつきによる耐圧の低下をより一層抑制することが可能となる。3実施形態1においては、p型不純物イオンとして、アルミニウムイオンを用いたが、本発明はこれに限定されるものではない。p型不純物イオンとして、ボロンイオンを用いてもよい。4実施形態1においては、半導体層110の表面に保護レジスト層を形成した後、当該保護レジスト層を炭化して半導体層110の表面にグラファイトマスクM3を形成した状態で不純物活性化工程を行ったが、本発明はこれに限定されるものではない。半導体層110の表面及び裏面に保護レジスト層を形成した後、当該保護レジスト層を炭化して半導体層110の表面及び裏面にグラファイトマスクを形成した状態で不純物活性化工程を行ってもよい。5試験例1においては、リサーフ層116の外周側端部と絶縁層124の外周側端部との間隔d1が0.6mmであり、その間隔の中で59本の第2ガードリング層118幅7μmが間隔3μm及びピッチ10μmで形成されている半導体装置を用いて本発明の説明を行ったが、本発明はこれに限定されるものではない。所望の耐圧によってはリサーフ層の外周側端部と絶縁層の外周側端部との間隔d1は0.6mmよりも長くてもよいし短くてもよい。また、第2ガードリング層は、59本よりも多くてもよいし、少なくてもよい。また、複数の第2ガードリング層のうち隣接する2つの第2ガードリング層の間隔は5μm以下であることが好ましく、3μm以下であることがより好ましい。また、第2ガードリング層は20本以上形成されていることが好ましい。また、リサーフ層の外周側端部と絶縁層の外周側端部との間隔d1に対する第2ガードリング層が形成されている幅d2の割合は80以上あることが好ましい。例えば、リサーフ層の外周側端部と絶縁層の外周側端部との間隔d1は200μm~800μmの範囲内にあり、第2ガードリング層が形成されている幅d2は160μm~640μmの範囲内にあることが好ましい。6実施形態1においては、ショットキーバリアダイオードからなる高耐圧半導体装置100を例にとって本発明を説明したが、本発明はこれに限定されるものではない。図11は、変形例2に係る高耐圧半導体装置200を説明するために示す図である。図11aは高耐圧半導体装置200の平面図であり、図11bは図11aにおけるA-A断面図である。図11に示すように、pnダイオードからなる高耐圧半導体装置200に本発明を適用することもできる。また、パワーMOSFET、IGBT、サイリスタその他の高耐圧半導体装置に本発明を適用することもできる。"