"差動信号の入力に応じて発光素子の駆動電流を増減する駆動回路であって、前記差動信号の正相成分が入力される第1の信号端子と、前記差動信号の逆相成分が入力される第2の信号端子と、前記発光素子が備える駆動電流の入力端子に接続されている接続端子と、前記第1の信号端子及び前記接続端子に接続されている第1の回路と、前記第2の信号端子及び前記接続端子に接続されている第2の回路と、を備え、前記第1の回路は、前記第1の信号端子に入力する前記正相成分に応じて、前記駆動電流を増加するように前記接続端子を介して前記駆動電流を制御し、前記第2の回路は、前記第2の信号端子に入力する前記逆相成分に応じて、前記駆動電流を減少するように前記接続端子を介して前記駆動電流を制御する、駆動回路。前記第1の回路は、前記差動信号の正相成分で駆動される第1のN型トランジスタと、このN型トランジスタに直列に接続されたP型トランジスタとを有し、前記第2の回路は、前記差動信号の逆相成分で駆動される第2のN型トランジスタを有し、前記P型トランジスタの一方の電流端子と前記第2のN型トランジスタの一方の電流端子とが前記接続端子に接続されている、請求項1に記載の駆動回路。前記P型トランジスタは、前記差動信号の逆相成分により駆動される、請求項2に記載の駆動回路。駆動電流が入力される入力端子を有し、当該駆動電流に応じて光信号を出力する発光素子と、請求項1~請求項3の何れか一項に記載の駆動回路と、を備え、前記駆動回路の前記接続端子は、前記入力端子に接続されている、光送信装置。前記入力端子にインダクタを介して接続されているバイアス電流源を更に備える、請求項4に記載の光送信装置。従来では、駆動回路にシャント方式が用いられる場合がある。しかし、シャント方式では、変調電流振幅を大きくする相互コンダクタンスを高くすることは容易ではない。相互コンダクタンスが大きいと前段のドライバ回路が必要とされる駆動能力が小さくて済むので、相互コンダクタンスが大きいことが望まれる。しかし、シャント方式では、NMOSトランジスタntypeMetalOxideSemiconductorFieldEffectTransistorを使用した場合、相互コンダクタンスを増やすためにNMOSトランジスタのゲート幅を大きくせねばならず、入出力寄生容量の増加や出力抵抗の減少により高速応答性が損なわれる場合がある。NPNトランジスタを用いた場合は、NMOSトランジスタを用いた場合に比べて同じ高速応答性に対して高い相互コンダクタンスを得ることができるが、レーザアノードとの接続に使用される金ワイヤの寄生インダクタンスによって電流変調時引き抜き時にコレクタ電圧が低下し、コレクタベース間が一瞬順バイアスされてしまうことでコレクタベース間容量が増大して大信号応答としての高速応答性が劣化し波形が乱れてしまう場合がある。このことは、並列接続されるLDlaserdiodeのフォワード電圧がそれほどには高くない事1.2V~1.5V程度も原因であり、シャント方式でこの類の問題を回避することは容易ではない。また、変調電流が大きくなればなるほどワイヤインダクタンスによるコレクタ電圧の低下は大きくなってしまい、NPNトランジスタの高速応答性が失われることになる。そこで、本発明の目的は、上記の事項を鑑みてなされたものであり、変調信号の大きさ及び応答速度を向上可能な駆動回路及び光送信装置を提供することである。本発明に係る駆動回路は、差動信号の入力に応じて発光素子の駆動電流を増減する駆動回路であって、前記差動信号の正相成分が入力される第1の信号端子と、前記差動信号の逆相成分が入力される第2の信号端子と、前記発光素子が備える駆動電流の入力端子に接続されている接続端子と、前記第1の信号端子及び前記接続端子に接続されている第1の回路と、前記第2の信号端子及び前記接続端子に接続されている第2の回路と、を備え、前記第1の回路は、前記第1の信号端子に入力する前記正相成分に応じて、前記駆動電流を増加するように前記接続端子を介して前記駆動電流を制御し、前記第2の回路は、前記第2の信号端子に入力する前記逆相成分に応じて、前記駆動電流を減少するように前記接続端子を介して前記駆動電流を制御する。第1及び第2の回路の相互コンダクタンスの和が駆動回路の全体の相互コンダクタンスを与えるので、全体の相互コンダクタンスが比較的大きく、よって、変調信号の大きさが増加可能となる。また、第1及び第2の回路のそれぞれの相互コンダクタンスを増加させなくとも、駆動回路の全体の相互コンダクタンスが増加可能となるので、相互コンダクタンスの増加に伴って生じる応答速度の劣化が抑制される。本発明では、前記第1の回路は、前記第1の信号端子に入力される前記差動信号の正相成分に応じて前記駆動電流を増加する第1の電圧制御電流源回路と、前記第1の電圧制御電流源回路と前記第1の信号端子との間に設けられている第1のエミッタフォロワ回路とを有し、前記第1の電圧制御電流源回路は、前記第1のエミッタフォロワ回路と前記接続端子とに接続され、前記第1のエミッタフォロワ回路は、前記第1の信号端子と前記第1の電圧制御電流源回路とに接続され、前記第2の回路は、前記第2の信号端子に入力される前記差動信号の逆相成分に応じて前記駆動電流を減少する第2の電圧制御電流源回路と、前記第2の電圧制御電流源回路と前記第2の信号端子との間に設けられている第2のエミッタフォロワ回路とを有し、前記第2の電圧制御電流源回路は、前記第2のエミッタフォロワ回路と前記接続端子とに接続され、前記第2のエミッタフォロワ回路は、前記第2の信号端子と前記第2の電圧制御電流源回路とに接続されている。エミッタフォロワ回路を備えることにより、駆動回路の入力側が、寄生容量の比較的大きな電圧制御電流源回路から分離されるので、駆動回路の入力側における周波数帯域の劣化が抑制可能となる。本発明では、前記第1の回路は、前記差動信号の正相成分で駆動される第1のN型トランジスタと、このN型トランジスタに直列に接続されたP型トランジスタとを有し、前記第2の回路は、前記差動信号の逆相成分で駆動される第2のN型トランジスタを有し、前記P型トランジスタの一方の電流端子と前記第2のN型トランジスタの一方の電流端子とが前記接続端子に接続されていることが好ましい。このように、P型トランジスタと第1のN型トランジスタとが直列に接続されているので、第2のN型トランジスタが、第1のN型トランジスタから分離される。本発明では、前記P型トランジスタは、前記差動信号の逆相成分により駆動されることが好ましい。差動信号の正相成分により駆動される第1のN型トランジスタからP型トランジスタに出力される信号は、この正相成分に応じた信号であるが、P型トランジスタから受ける影響によって信号幅が低減する場合がある。しかし、本発明によれば、P型トランジスタが逆相成分によって駆動するので、信号幅の低減が改善され、良好な品質の信号を生成できる。本発明では、本発明に係る光送信装置は、駆動電流が入力される入力端子を有し、当該駆動電流に応じて光信号を出力する発光素子と、上記特徴を有する駆動回路と、を備え、前記駆動回路の前記接続端子は、前記入力端子に接続されており、更に、前記入力端子にインダクタを介して接続されているバイアス電流源を更に備える。上記特徴を有する駆動回路を備えるので、インダクタによる応答速度の劣化が抑制でき、変調信号の大きさ及び応答速度が向上される。本発明によれば、変調信号の大きさ及び応答速度を向上可能な駆動回路及び光送信装置を提供することができる。以下、図面を参照して、本発明に係る好適な実施形態について詳細に説明する。なお、図面の説明において、可能な場合には、同一要素には同一符号を付し、重複する説明を省略する。本実施形態に係る光送信装置1は、外部装置から入力される電気信号を受けると、この電気信号に応じて光信号を出力するTOSATransmitterOpticalSubAssemblyである。光送信装置1は、プッシュプル方式を用いて光信号の出力を行うプッシュプル構成を有する駆動回路3を備える。光送信装置1に用いられているプッシュプル方式の基本的な概念を、図1を参照して説明する。図1に示すように、光送信装置1は、発光素子LD及び駆動回路3を主に備える。発光素子LDはレーザダイオードである。駆動回路3は、プッシュプル方式に基づいて発光素子LDに変調電流を供給する回路である。駆動回路3は、電圧制御電流源回路VCCS1及び電圧制御電流源回路VCCS2VCCS:VoltageControlledCurrentSourceを含む。電圧制御電流源回路VCCS1は電源VCC側に設けられ、電圧制御電流源回路VCCS2はグラウンドGND側に設けられている。発光素子LDには、図示しない光データリンク内のAPC回路によって制御された直流のバイアス電流Ibiasが供給される。バイアス電流Ibiasは、Highレベルのバイアス電流を用いるシャント駆動方式の場合と異なり、Middleレベルである。発光素子LDのカソードは、GNDに接続されている。発光素子LDのアノードは、ボンディングワイヤB1を介して電圧制御電流源回路VCCS1及び電圧制御電流源回路VCCS2に接続されている。電圧制御電流源回路VCCS1は、正相信号Vinp差動信号の正相成分が入力されると、正相信号Vinpの入力に応じて電流Ipを出力する。電流Ipは、ボンディングワイヤB1を介して、発光素子LDに入力する。発光素子LDに入力される駆動電流ILDは、電流Ipによって、バイアス電流Ibias及び電流Ipからなる。よって、発光素子LDの駆動電流ILDはバイアス電流Ibiasよりも増加する。電圧制御電流源回路VCCS2は、逆相信号Vinn差動信号の逆相成分が入力されると、逆相信号Vinnの入力に応じて電流Inを流す。電流Inは、ボンディングワイヤB1を介して、発光素子LDから引き抜かれる。発光素子LDに入力される駆動電流ILDは、電流Inによって、バイアス電流Ibiasから電流Inが差し引かれたものとなる。よって、発光素子LDの駆動電流ILDはバイアス電流Ibiasよりも減少する。図2Aに入力信号Vin正相信号Vinp及び逆相信号Vinnと発光素子LDに流れる駆動電流ILDとの関係を示す。電流Ipは、正相信号Vinpのオンオフに応じて、オンオフされる。電流Inは、逆相信号Vinnのオンオフに応じて、オンオフされる。正相信号VinpがHigh逆相信号VinnはLowのとき、電流IpがボンディングワイヤB1を介して発光素子LDに流れ込むので、発光素子LDに流れる駆動電流ILDは、バイアス電流Ibias電流Ip、となる。逆相信号VinnがHighのときは、電流InがボンディングワイヤB1を介して発光素子LDから引き抜かれるので、発光素子LDに流れる駆動電流ILDは、バイアス電流Ibias-電流In、となる。このように、電流Ip及び電流Inによって発光素子LDに流れる駆動電流ILDは変調されるので、図2Bに示すように、駆動電流ILDと発光素子LDからの光出力Lとの関係に沿って、光信号の1レベルHighと0レベルLowとが生成される。図3に、光送信装置1の構成を示す。光送信装置1は、駆動回路3、発光素子LD、及び、光検出素子PDを備える。光送信装置1は、TOSAであり、駆動回路3、発光素子LD、及び、光検出素子PDは、光送信装置1のパッケージ内に実装される。駆動回路3は、正相信号Vinp及び逆相信号Vinnの入力を受けて電流Ipと電流Inとを発生させる。発光素子LDはレーザダイオードである。光検出素子PDは、発光素子LDの光出力をモニタする。光送信装置1は、端子T1~T6を備える。端子T1には、光データリンク基板上のLD駆動ICから正相信号Vinpが入力される。端子T2には、光データリンク基板上のLD駆動ICから逆相信号Vinnが入力される。端子T3は、駆動回路3の電源VCCに接続されている。端子T4は、GNDに接続されている。端子T5は、光送信器の外部、光データリンク基板からインダクタ例えば図1に示すボンディングワイヤB1であり、以下同様。を介してバイアス電流Ibiasが加えられる。端子T6は発光素子LDの発光パワーをモニタするために用いられる端子であり、APC回路に接続されている。発光素子LDのカソードは、駆動回路3のGNDとともに光送信器内の共通GNDに接続されている。駆動回路3は、差動信号の入力に応じて発光素子LDの駆動電流ILDを増減する。駆動回路3は、差動信号に基づいて発光素子LDに供給される駆動電流ILDの変調成分を制御する。駆動回路3は、端子T1a,T2a,T3a,T4a,T5aを有する。端子T1aは、端子T1に接続されている。端子T2aは、端子T2に接続されている。端子T1a及び端子T2aは、差動信号の入力端子信号端子となっている。端子T1aは、差動信号の正相信号Vinpが入力される。端子T2aは、差動信号の逆相信号Vinnが入力される。端子T3aは、端子T3に接続されている。端子T4aは、端子T4に接続されている。端子T5aは、端子T5に接続されている。端子T5aは、発光素子LDが備える駆動電流ILDの入力端子アノード端子にも接続されており、発光素子LDに対し駆動電流ILDの変調成分を出力する端子接続端子である。駆動回路3は、正相信号処理回路、及び、逆相信号処理回路、を有する。正相信号処理回路は、端子T1a及び端子T5aに接続されている。正相信号処理回路は、端子T1aに入力する正相信号Vinpに応じて、駆動電流ILDを増加するように端子T5aを介して駆動電流ILDを制御する。正相信号処理回路は、端子T1aに入力される正相信号Vinpに応じて駆動電流ILDを増加する電圧制御電流源回路VCCS1と、電圧制御電流源回路VCCS1と端子T1aとの間に設けられているエミッタフォロワ回路とを有する。電圧制御電流源回路VCCS1は、正相信号処理回路のエミッタフォロワ回路と端子T5aとに接続されている。正相信号処理回路のエミッタフォロワ回路は、端子T1aと電圧制御電流源回路VCCS1とに接続されている。逆相信号処理回路は、端子T2a及び端子T5aに接続されている。逆相信号処理回路は、端子T2aに入力する逆相信号Vinnに応じて、駆動電流ILDを減少するように端子T5aを介して駆動電流ILDを制御する。逆相信号処理回路は、端子T2aに入力される逆相信号Vinnに応じて駆動電流ILDを減少する電圧制御電流源回路VCCS2と、電圧制御電流源回路VCCS2と端子T2aとの間に設けられているエミッタフォロワ回路と、を有する。電圧制御電流源回路VCCS2は、逆相信号処理回路のエミッタフォロワ回路と端子T5aとに接続されている。逆相信号処理回路のエミッタフォロワ回路は、端子T2aと電圧制御電流源回路VCCS2とに接続されている。従来のシャント方式等を用いた駆動回路は1つの入力端子及び1つの入出力端子を具備する構成を有するが、駆動回路3は、上述のように、差動信号の入力端子端子T1a及び端子T2a及び1つの入出力端子端子T5aを具備するプッシュプル方式の構成プッシュプル構成を有する。このように、光送信装置1は、差動信号が用いられ、かつ駆動回路3が相互コンダクダンスを持つために入力振幅が小さくて済むので低EMIが実現される。また、光送信装置1は、発光素子LDのカソードを共通GNDに接続できるので実装性に優れている。また、駆動回路3は、差動信号によるプッシュプル方式の構成を有するので、出力電流がLD変調電流の半分で済むことになり、よって、出力電流がLD変調電流分だけ必要となる一般的なLD駆動ICを使用する場合に比べて、消費電力を低減できる。また、光送信装置1は、比較的大きな相互コンダクタンスを有するので、例えばNMOSトランジスタを有する駆動回路の場合のように、相互コンダクタンスを増加させるために、このNMOSトランジスタのゲート幅を大きくして入力帯域の減少を招くことがない。次に、駆動回路3の具体的な構成を説明する。駆動回路3は、具体的には、例えば、図4~図9に示す駆動回路3a~駆動回路3fの何れかである。まず、図4に示す駆動回路3aの構成について説明する。駆動回路3aは、端子T1a~端子T5aを有する。駆動回路3aは、抵抗素子R1~抵抗素子R4を有する。駆動回路3aは、トランジスタQ1及びトランジスタQ2を有する。トランジスタQ1及びトランジスタQ2は、何れも、NPNトランジスタである。駆動回路3aは、トランジスタM1、トランジスタM2、及び、トランジスタM3を有する。トランジスタM1は、NMOSトランジスタntypeMetalOxideSemiconductorFieldEffectTransistorであり、トランジスタM2は、PMOSトランジスタptypeMetalOxideSemiconductorFieldEffectTransistorであり、トランジスタM3は、NMOSトランジスタである。駆動回路3aは、キャパシタC1及びキャパシタC2を有する。駆動回路3aは、電源Vbias1及び電源Vbias2を有する。駆動回路3aは、電源Vpgを有する。駆動回路3aは、電流源I1及び電流源I2を有する。駆動回路3aの正相信号処理回路は、トランジスタQ1、トランジスタM1、トランジスタM2、キャパシタC1、抵抗素子R3、電流源I1、電源Vbias1、及び、電源Vpgを含む。駆動回路3aの正相信号処理回路のエミッタフォロワ回路は、トランジスタQ1及び電流源I1を含む。駆動回路3aの正相信号処理回路の電圧制御電流源回路VCCS1は、トランジスタM1、トランジスタM2、キャパシタC1、抵抗素子R3、電源Vbias1、及び、電源Vpgを含む。駆動回路3aの逆相信号処理回路は、トランジスタQ2、トランジスタM3、キャパシタC2、抵抗素子R4、電流源I2、電源Vbias2を含む。駆動回路3aの逆相信号処理回路のエミッタフォロワ回路は、トランジスタQ2及び電流源I2を含む。駆動回路3aの逆相信号処理回路の電圧制御電流源回路VCCS2は、トランジスタM3、キャパシタC2、抵抗素子R4、電源Vbias2を含む。トランジスタQ1のベース端子は端子T1a及び抵抗素子R1に接続されている。トランジスタQ1のコレクタ端子は端子T3aに接続されている。トランジスタQ1のエミッタ端子は電流源I1を介して端子T4aに接続されており、キャパシタC1を介してトランジスタM1のゲート端子にAC接続されている。トランジスタQ2のベース端子は端子T2a及び抵抗素子R2に接続されている。トランジスタQ2のコレクタ端子は端子T3aに接続されている。トランジスタQ2のエミッタ端子は電流源I2を介して端子T4aに接続されており、キャパシタC2を介してトランジスタM3のゲート端子にAC接続されている。抵抗素子R1と抵抗素子R2とは、端子T1a及び端子T2aの間で直列に接続されている。トランジスタM1、トランジスタM2及びトランジスタM3は、端子T3aと端子T4aとの間で直列に接続されている。トランジスタM1のドレイン端子は端子T3aに接続され、トランジスタM1のソース端子はトランジスタM2のソース端子に接続されている。トランジスタM1のゲート端子は、キャパシタC1を介してトランジスタQ1のエミッタ端子にAC接続されている。トランジスタM1のゲート端子は、抵抗素子R3を介して電源Vbias1に接続されている。トランジスタM2のゲート端子は、電源Vpgに接続され、トランジスタM2のソース端子はトランジスタM1のソース端子に接続されている。トランジスタM2のドレイン端子は、端子T5aに接続されている。トランジスタM2のドレイン端子は、トランジスタM3のドレイン端子に接続されている。トランジスタM3のドレイン端子は端子T5aに接続されている。トランジスタM3のドレイン端子はトランジスタM2のドレイン端子に接続されている。トランジスタM3のソース端子は端子T4aに接続されている。トランジスタM3のゲート端子は、キャパシタC2を介してトランジスタQ2のエミッタ端子にAC接続されている。トランジスタM3のゲート端子は、抵抗素子R4を介して電源Vbias2に接続されている。更に詳細に駆動回路3aを説明する。端子T1a~端子T5aは駆動回路3aのIC上のパッドである。入力部端子T1a及び端子T2aは、二つの抵抗素子R1及び抵抗素子R2によって差動の100オームとして終端され、正相信号処理回路及び逆相信号処理回路のそれぞれのエミッタフォロワ回路につながっている。エミッタフォロワ回路は比較的大きな寄生容量を有する駆動部トランジスタM1~トランジスタM3と入力部とを分離して入力終端抵抗部抵抗素子R1及び抵抗素子R2における帯域を損なわないようにする役目を果たしている。トランジスタM1とトランジスタM3に対しそれぞれ個別に適切なゲートバイアス電圧が加えられる必要がある。このため、電源Vbias1が供給する電圧をVbias1’、電源Vbias2が供給する電圧をVbias2’、電源Vpgが供給する電圧をVpg’とすると、抵抗素子R3を介してトランジスタM1のゲート端子に電圧Vbias1’が印加され、抵抗素子R4を介してトランジスタM3のゲート端子に電圧Vbias2’が印加され、トランジスタM2のゲート端子には電圧Vpg’が印加されている。電圧Vbias1’が印加されるトランジスタM1のゲート端子は、キャパシタC1によって、駆動回路3aのIC内において正相信号処理回路のエミッタフォロワ回路とAC結合されている。電圧Vbias2’が印加されるトランジスタM3のゲート端子は、キャパシタC2によって、駆動回路3aのIC内において逆相信号処理回路のエミッタフォロワ回路とAC結合されている。電源Vbias1及び電源Vbias2は駆動回路3aのICの内部で生成される。電源Vbias1及び電源Vbias2は、駆動回路3aのICの外部にあっても良いが、TOSAの端子が更に必要となり、サイズ及びコストの面で適さない。また、抵抗素子R3及び抵抗素子R4はメガオームmegaohmのオーダーの大きな抵抗でなければならない。なぜなら、光通信で用いる為には10~100kHz前後の低域カットオフが必要であるが、駆動回路3aのIC内部で作るキャパシタC1及びキャパシタC2の容量の大きさには限界があるからである。トランジスタM1及びトランジスタM3のゲート端子での低域カットオフ周波数は、概ね、2×π×抵抗素子R3の抵抗値×キャパシタC1の容量-1=2×π×抵抗素子R4の抵抗値×キャパシタC2の容量-1、の計算式で得られる量によって決まるので、キャパシタC1及びキャパシタC2をIC内で作製可能な数pFとすると、抵抗素子R3及び抵抗素子R4は数メガオームでなければならない。トランジスタM2はPMOSトランジスタであり、トランジスタM2のゲート端子には駆動回路3aのIC内部で生成される電圧Vpg’が加えられ、トランジスタM1のソースに直列に接続されている。このため、プッシュ側正相信号処理回路の出力インピーダンスは比較的高い。これは、トランジスタM1がドレイン接地回路ソースフォロワを構成しており、トランジスタM1の出力インピーダンスが低いので、トランジスタM3が発光素子LDからではなく端子T3a電源Vccに接続されている端子から電流を引き、発光素子LDを変調できなくなることを防ぐためである。消費電力に関しては、変調電流を供給する為のトランジスタM1、トランジスタM2及びトランジスタM3に流す一定の電流と、エミッタフォロワ回路の電流源I1及び電流源I2に流す電流とが必要であるが、バイアス電流Ibiasが従来のシャント方式の約半分となるので、結局、光送信装置1としては、従来のシャント方式の場合の消費電力と略同等である。駆動回路3aの相互コンダクタンスが比較的高い分、光データリンク基板上のLD駆動ICの消費電力をさらに削減可能である点は優位である。なお、駆動回路3aにおいて、端子T1a及び端子T2aは、差動終端ではなくそれぞれが独立に終端されていてもよい。図5に示す駆動回路3bについて説明する。駆動回路3bは、駆動回路3aの構成のトランジスタM3に替えて、トランジスタQ3及び抵抗素子Reを有する。従って、駆動回路3bの逆相信号処理回路の電圧制御電流源回路VCCS2は、トランジスタQ3、抵抗素子Re、キャパシタC2、抵抗素子R4、電源Vbias2を含む。トランジスタQ3および抵抗素子Reはエミッタ接地回路を構成する。トランジスタQ3はNPNトランジスタである。トランジスタQ3のベース端子は、抵抗素子R4を介して電源Vbias2に接続され、キャパシタC2を介してトランジスタQ2にAC接続されている。トランジスタQ3のコレクタ端子は、トランジスタM2のドレイン端子と、端子T5a端子とに接続されている。トランジスタQ3のエミッタ端子は、抵抗素子Reを介して端子T4aに接続されている。図6に示す駆動回路3cについて説明する。駆動回路3cは、図4に示す駆動回路3aの構成において、キャパシタC2及び抵抗素子R4で構成される電圧制御電流源回路VCCS2のバイアス回路が除かれており、トランジスタM3のゲート端子がトランジスタQ2のエミッタ端子に直接接続されている。更に、駆動回路3cは、電源Vcomを有する。電源Vcomは、抵抗素子R1を介してトランジスタQ1のベース端子に接続されている。電源Vcomは、抵抗素子R2を介してトランジスタQ2のベース端子に接続されている。トランジスタM3のゲート端子には、キャパシタC2及び抵抗素子R4で構成される電圧制御電流源回路VCCS2のバイアス回路を用いなくとも、入力差動終端抵抗抵抗素子R1及び抵抗素子R2の間の電源Vcom、発光素子LDのフォワード電圧Vf約1.4Vが端子T5aの電圧に必要であり、トランジスタM2のサイズを極端に大きくしない場合、トランジスタM2のドレイン-ソース間の電圧に約0.6Vが必要であり、トランジスタM1のゲート-ソース間電圧に約0.7V程度が必要である、という条件が満たされなければならないからである。図7に示す駆動回路3dについて説明する。駆動回路3dは、図5に示す駆動回路3bの構成において、キャパシタC2及び抵抗素子R4で構成される電圧制御電流源回路VCCS2のバイアス回路が除かれており、トランジスタQ3のベース端子がトランジスタQ2のエミッタ端子に直接接続されている。更に、駆動回路3dは、電源Vcomを有する。電源Vcomは、抵抗素子R1を介してトランジスタQ1のベース端子に接続されている。電源Vcomは、抵抗素子R2を介してトランジスタQ2のベース端子に接続されている。電源Vcomの作用は、上記した駆動回路3cの電源Vcomの作用と同様である。図8に示す駆動回路3eについて説明する。駆動回路3eは、図6に示す駆動回路3cの構成において、電源Vbias1が除かれており、トランジスタM1のゲート端子は、抵抗素子R3を介して、電源VCCが供給される端子T3aに接続されている。電源Vbias1は個別に生成される必要はないからである。トランジスタM1のゲート端子の電圧をVg0、トランジスタM1のソース端子の電圧トランジスタM2のソース端子の電圧をVx、トランジスタM1の閾値電圧をVthn、電源VCCの電圧端子T3aから印加される電圧をVcc1とすると、トランジスタM1が飽和領域で動作するためには、Vcc1-Vx≧Vg0-VxVthn、すなわち、Vcc1≧Vg0-Vthn、の条件不等式が成り立たねばならない。抵抗素子R3を端子T3aに接続するとVg0=Vcc1なので上式は常に成立することになり、抵抗素子R3を端子T3aに接続してトランジスタM1のゲート端子に電源VCCからの電圧Vcc1を供給することは可能である。従って、Vcc1は、トランジスタM1の適合値の下限である略2.7Vまで下げることが可能となる。この場合、トランジスタM2も飽和領域で動作するように電源Vpgから印加される電圧は適切な値でなければならない。図9に示す駆動回路3fは、図7に示す駆動回路3dの構成において、電源Vbias1が除かれており、トランジスタM1のゲート端子は、抵抗素子R3を介して、電源VCCが供給される端子T3aトランジスタM1のドレイン端子に接続されている。電源Vbias1は個別に生成される必要はないからである。抵抗素子R3を端子T3aに接続してトランジスタM1のゲート端子に電源VCCからの電圧Vcc1を供給することは、駆動回路3eの場合と同様に、可能である。また、抵抗素子R3は数百キロオームkiloohm~数メガオームであるために、通常、IC内で用いられるポリ抵抗で作製すると大きな面積を必要とする。したがって抵抗素子R3の面積削減のために、三極間領域で動作するMOSを高抵抗体として用いることも考えられる。図10に示すように、抵抗素子R3に替えて、抵抗回路R2aを用いてもよい。図10には、駆動回路3b、駆動回路3d及び駆動回路3fにおいて、抵抗素子R3に替えて、抵抗回路R2aが用いられている構成が示されている。抵抗回路R2aは、トランジスタM4、トランジスタM5、抵抗素子R4、及び電流源I3を有する。トランジスタM4及びトランジスタM5は、何れも、PMOSトランジスタである。トランジスタM4のゲート端子と、トランジスタM5のゲート端子とは接続されている。トランジスタM5のドレイン端子は、トランジスタM5のゲート端子と、接続されている。トランジスタM4のドレイン端子は、抵抗素子R4を介してトランジスタM1のゲート端子に接続されている。トランジスタM4のソース端子は、トランジスタM5のソース端子に接続されている。トランジスタM4のソース端子とトランジスタM5のソース端子とは、電源VCCに接続されている端子T3aに接続されている。トランジスタM5のドレイン端子は、GNDに接続されている端子T4aに電流源I3を介して接続されている。トランジスタM5はW/L=2μm/1μm程度、トランジスタM4は0.3μm40μm程度、等のようにトランジスタM4のLを長くしておき、トランジスタM5を電流源I3でバイアスする。WはMOSトランジスタのゲート幅であり、LはMOSトランジスタのゲート長である。本実施形態において、Wは、PMOSのトランジスタM4及びトランジスタM5のゲート幅であり、Lは、PMOSのトランジスタM4及びトランジスタM5のゲート長である。電流源I3は数μAマイクロアンペアの比較的小さな電流である。トランジスタM4は三極管領域でバイアスされ、トランジスタM4の出力抵抗は、トランジスタM5へのバイアス電流I3、及び、トランジスタM5、トランジスタM4のそれぞれのW/Lの比によって決まる。抵抗素子R4は、トランジスタM4の寄生容量Cds,Cgs,Cdbを信号ライントランジスタM1のゲート接続からアイソレートするための抵抗であり、例えば、数百オームである。以上説明した本実施形態に係る光送信装置1は、駆動回路3駆動回路3a~駆動回路3fが、差動信号を用いて変調信号を制御するプッシュプル構成を有しているので、消費電力及びEMIが低減され、高い変調能力比較的大きな相互コンダクタンス及び広帯域性、を有しており、更に、実装が容易である。図15を参照すると、プッシュ側正相信号処理回路の相互コンダクタンスをgm1図15のグラフG4に対応とし、プル側逆相信号処理回路の相互コンダクタンスをgm2図15のグラフG5に対応とすると、駆動回路3の全体の相互コンダクタンスmA/Vはgm1gm2図15のグラフG3に対応となり、プル側のgm2を増やさずに帯域劣化なし、駆動回路3の全体の相互コンダクタンスを増やすことが可能となる。相互コンダクタンスが比較的大きいので、変調信号を比較的大きくすることができる。また、トランジスタ1つ当たりのgm相互コンダクタンスを増やさずに済むので、高速応答性が損なわれることがない。高速応答性は、トランジスタの相互コンダクタンスが大きい程、損なわれる。例えば、トランジスタQ3のベース端子の電圧をVb3とし、端子T5aの電圧トランジスタQ3のコレクタ端子の電圧をVoutとすると、トランジスタQ3と抵抗素子Reからなる回路部分の相互コンダクタンスが比較的小さい場合図11に示すグラフG1はVoutに対応し、グラフG2はVb3に対応、VoutとVb2とのオーバーラップ例えば、図11の図中符号OL1によって示されている領域が0.1V以下と比較的小さく、よって、図12に示すように、IpullトランジスタQ3のコレクタ-エミッタ間の電流のアイパターンも良好となる。これに対し、トランジスタQ3と抵抗素子Reからなる回路部分の相互コンダクタンスが比較的大きい場合図13に示すグラフG1aはVoutに対応し、グラフG2aはVb3に対応、VoutとVb2とのオーバーラップ例えば、図13の図中符号OL2によって示されている領域が0.2V程度と比較的大きく、よって、図14に示すように、Ipullのアイパターンのアイが十分に開ききらない。変形例以上のように、光送信装置1は、入力信号に対して電流Ipを出力するLD駆動電流を吐き出すハイサイドドライバと、電流Inを引き込むLD駆動電流を引き込むローサイドドライバとが併用されたプッシュプル構成を有する。光送信装置1のハイサイドドライバは、N型トランジスタであるトランジスタM1NMOSのソース接地増幅回路にカスコード接続されているP型トランジスタであるトランジスタM2PMOSとからなる。光送信装置1のローサイドドライバは、N型トランジスタであるNMOSのトランジスタM3又はNPNのトランジスタQ3からなる。これにより、低消費電力で高速高利得な光送信が実現できる。しかし、上記した光送信装置1の回路構成では、ハイサイドドライバの相互コンダクタンスgmsがトランジスタM1NMOSの大きさから見積もられる値よりも減ぜられるので、利得を高める効果が限定的になる場合がある。そこで、次に、ハイサイドドライバの相互コンダクタンスgmsを改善できるような光送信装置1の駆動回路3の構成について説明する。まず、図16および図17を参照して、ハイサイドドライバにおける相互コンダクタンスgmsが低減される原因について説明する。図16には、ハイサイドドライバHSD1およびローサイドドライバLSD1が記載されている。ハイサイドドライバHSD1は、トランジスタM1とトランジスタM2とを有する。ローサイドドライバLSD1は、トランジスタQ3と抵抗素子Reとを有し、図5、図7及び図9のそれぞれの場合のローサイドドライバに対応し、図20及び図22に示す。なお、図4、図6及び図8のそれぞれの場合のローサイドドライバは、図21に示すローサイドドライバLSD2に対応する。Vgnは、トランジスタM1のゲート電圧であり、Vxは、点XトランジスタM1のソース端子とトランジスタM2のソース端子との接続点における電圧VoutVdspであり、Voutは、OUT端子端子T5aの電圧であり、Vbは、トランジスタQ3のベース電圧である。Vdsnは、トランジスタM1のソース-ドレイン間の電圧Vcc-Vxであり、Vgsnは、トランジスタM1のゲート-ソース間の電圧Vgn-Vxであり、Vdspは、トランジスタM2のソース-ドレイン間の電圧Vx-Voutであり、Vgspは、トランジスタM2のゲート-ソース間の電圧Vx-Vgpであり、Vfは、発光素子LDのフォワード電圧である。図17に示すように、VgnおよびVbは、それぞれにおいて予め設定されたDCバイアス値を中心とした信号が入力する。Vbは、DCバイアス値Vdc1を中心とした信号であり、Vgnは、DCバイアス値Vdc2を中心とした信号である。まず、図16に示す構成において、正相信号VinpにHighの信号が入力され、且つ、逆相信号VinnにLowの信号が入力された場合それぞれ、ハイサイドON、ローサイドOFFを考える。正相信号VinpがHighの場合、Isourceが増加するので、Vgspも増加する。Vgpは一定なので、トランジスタM1のソース端子の電位Vxが増加することになる。このため、Vgnが正相信号Vinpの1/2倍だけ増加しても、トランジスタM1の変調に寄与するVgsn=Vgn-Vxは減少し帰還効果、この結果、相互コンダクタンスgmsが減少することになる。次に、図16に示す構成において、正相信号VinpにLowの信号が入力され、且つ、逆相信号VinnにHighの信号が入力された場合それぞれ、ハイサイドOFF、ローサイドONを考える。正相信号VinpがLowであり、逆相信号VinnがHighの場合、Isourceが減少するので、Vgspも減少する。Vgpは一定なので、Vgspの減少に応じてVxも減少する。このため、Vgsnは、正相信号Vinpの振幅ほどには小さくなりきらないことになる。図18のA部に、図16の構成におけるVgn,Vx,Vgsn,Vgp,Vout,Vbの変化の様子を模式的に記す。この帰還効果は、Vxが変動することによって生じる。Vxの変動を抑制するには、図19に示す本実施形態に係る変形例のように、トランジスタM2のゲートを、Vgnと逆相の信号逆相信号Vinnと同相の信号で変調する。図19の構成本実施形態に係る変形例の構成において、Vgpは、Vgn及びVbと同様に図17に示すように、予め設定されたDCバイアスが印加されている。Vgpは、このDCバイアス値を中心とした信号である。まず、図19の構成において、ハイサイドON、且つ、ローサイドOFFの場合を考える。正相信号VinpがHighの場合、Isourceが増加するので、トランジスタM2のVgspが増加する。一方、VgpはLowとなっているので、Vx=VgpVgspの増加は、図16の構成に比べて抑制されるこの場合、Vgpは、Vinnの1/2倍だけDCバイアス値から下がっているが、IsourceにVdsp依存性があるので、VxはVinnの1/2倍ほども下がらない。Vxの増加が抑制されることによって、Vgsn=Vgn-Vxの減少量も、図16の場合に比べて抑制される。次に、図19の構成において、ハイサイドOFF、且つ、ローサイドONの場合を考える。正相信号VinpがLowの場合、Isourceが減少するので、Vgspを抑制するためにVxがVgpに近づこうとするが、VgpはHighなので、図16の構成に比較して、Vxは減少しない。したがって、図16の構成に比較して、Vgsnの減少が抑制され図18のB部、よって、相互コンダクタンスgmsが回復する。図18のB部に、図19の構成におけるVgn,Vx,Vgsn,Vgp,Vout,Vbの変化の様子を模式的に記す。図19の構成に係る複数の実施例を、図20~図22に示す。図20~図22のそれぞれは、図5、図8及び図9のそれぞれの構成に、トランジスタM2PMOSのゲートに変調を加えるためのゲート変調回路5を追加したものである。ゲート変調回路5は、比較的に高い抵抗値の抵抗素子R5とキャパシタC3とを有する。トランジスタQ2のエミッタ端子とトランジスタM2のゲート端子とは、キャパシタC3を介して接続され、かつ、トランジスタM2のゲート端子は、抵抗素子R5を介して電源Vbias3によって適切にDCバイアスされている。また、トランジスタM2のドレイン端子電流端子と、トランジスタQ3のエミッタ端子電流端子又はトランジスタM3のドレイン端子電流端子とは、端子T5aに接続されている。図20に示す駆動回路3b1は、図5に示す駆動回路3bの構成に、ゲート変調回路5と電源Vcomとが追加されている。電源Vcomは、抵抗素子R1を介してトランジスタQ1のベース端子に接続されている。電源Vcomは、抵抗素子R2を介してトランジスタQ2のベース端子に接続されている。ゲート変調回路5は、抵抗素子R5とキャパシタC3とを有する。抵抗素子R5の一方の端子は、電源Vbias3に接続され、抵抗素子R5の他方の端子は、トランジスタQ3のゲート端子に接続されている。キャパシタC3の一方の端子は、トランジスタM2のゲート端子に接続され、キャパシタC3の他方の端子は、トランジスタQ2のエミッタ端子に接続されている。トランジスタM2のゲート端子には、抵抗素子R5を介して電源Vbias3から適切なDCバイアスが印加される。トランジスタM2のゲート端子は、キャパシタC3を介してトランジスタQ2のエミッタ端子にAC接続されているので、トランジスタM2のゲート端子には、逆相信号Vinnと同相正相信号Vinpの逆相の信号Vgpが入力される。図21に示す駆動回路3e1、及び、図22に示す駆動回路3f1のそれぞれにおけるゲート変調回路5の構成も、上記した駆動回路3b1におけるゲート変調回路5の構成と同様である。なお、図21に示すローサイドドライバは、抵抗素子ReとトランジスタQ3とからなる図20及び図22に示すローサイドドライバLSD1ではなく、トランジスタM3からなるローサイドドライバLSD2である。また、図19の構成に係る実施例としては、図4、図6、図7のそれぞれの構成にゲート変調回路5を適用したものも考えられる。以上説明したように、ゲート変調回路5を用いれば、ハイサイドドライバHSD1の相互コンダクタンスgmsを回復変調に寄与するハイサイドドライバHSD1のVgsnの低減を抑制することができる。正相信号Vinpにより駆動されるトランジスタM1からトランジスタM2に出力される信号は、この正相信号Vinpに応じた信号であるが、Vgpが一定のトランジスタM2から受ける影響よって信号幅が低減する場合がある。しかし、Vgpを変調するためのゲート変調回路5を用いれば、トランジスタM2が逆相成分によって駆動するので、信号幅の低減が改善され、良好な品質の信号を生成できる。このようなゲート変調回路5による効果を、図23および図24に示す。図23は、Vgsnの時間波形に対するシミュレーション結果である。波形G6aは、Vgpが一定に保たれている図16の構成におけるシミュレーション結果であり、波形G6bは、Vgpが変調される図19の構成におけるシミュレーション結果である。図23のシミュレーション結果によれば、図19の構成のようにVgpが変調されることによって、Vgpが一定の図16の構成に比較して、Vgsnの振幅が増加していることがわかる。図24は、相互コンダクタンスgmsの周波数特性に対するシミュレーション結果である。グラフG7aは、Vgpが一定に保たれている図16の構成におけるシミュレーション結果であり、グラフG7bは、Vgpが変調される図19の構成におけるシミュレーション結果である。図24のシミュレーション結果によれば、図19の構成のようにVgpが変調されることによって、Vgpが一定の図16の構成に比較して、相互コンダクタンスgmsが増加していることがわかる。以上説明した構成を有する駆動回路3を備える光送信装置1は、バイアス電流Ibiasバイアス電流源と発光素子LDの入力端子との間のインダクタによる応答速度の劣化が抑制でき、変調信号の大きさ及び応答速度が向上される。以上、好適な実施の形態において本発明の原理を図示し説明してきたが、本発明は、そのような原理から逸脱することなく配置および詳細において変更され得ることは、当業者によって認識される。本発明は、本実施の形態に開示された特定の構成に限定されるものではない。したがって、特許請求の範囲およびその精神の範囲から来る全ての修正および変更に権利を請求する。"