"基板の上に形成されたn型の半導体からなるn型電極接続層と、前記n型電極接続層の上に形成された半導体からなる電子走行層と、前記電子走行層の上に形成されたn型の半導体からなる電界制御層と、前記電界制御層の上に形成された半導体からなる光吸収層と、前記光吸収層の上に形成されたp型の半導体からなるp型電極接続層と、前記n型電極接続層に形成された第1電極および前記p型電極接続層に形成された第2電極とを少なくとも備え、前記光吸収層は、対象とする光の波長に対応するバンドギャップエネルギーを有する半導体から構成され、前記n型電極接続層,前記電子走行層、前記電界制御層、および前記p型電極接続層は、前記光吸収層を構成する半導体より大きなバンドギャップエネルギーを有する半導体から構成され、前記n型電極接続層,前記電界制御層、および前記p型電極接続層は、不純物を導入することで各々の導電型とされ、前記電子走行層および前記光吸収層は、前記n型電極接続層,前記電界制御層、および前記p型電極接続層よりも不純物濃度が低い状態とされ、前記第2電極は、前記p型電極接続層に接して形成されたチタンからなる第1金属層と、前記第1金属層の上に接して形成されてチタンより高い融点の高融点金属からなる第2金属層とを少なくとも備えて構成されていることを特徴とする半導体受光素子。請求項1記載の半導体受光素子において、前記光吸収層と前記p型電極接続層との間に配置され、前記光吸収層を構成する半導体をp型とした半導体からなるp型光吸収層を備えることを特徴とする半導体受光素子。請求項1または2記載の半導体受光素子において、前記第2金属層は、モリブデン,タングステンより選択された金属から構成されていることを特徴とする半導体受光素子。しかしながら、次世代の光通信システムとして近年開発が進んでいるデジタルコヒーレント受信方式では、定常的に高強度の光がフォトダイオードに入力され、高強度の光に対して電流密度が増大するため、素子動作が不安定になり高い信頼性が得られないという問題がある。また、今後のシステム改良においては、動作速度は高速化していく方向にあり、単位面積当たりの接合容量を低減させる一方で、素子面積も小さくせざるを得なくなり、高耐入力化が益々問題になってくる。本発明は、以上のような問題点を解消するためになされたものであり、半導体受光素子をより高耐入力化できるようにすることを目的とする。本発明に係る半導体受光素子は、基板の上に形成されたn型の半導体からなるn型電極接続層と、n型電極接続層の上に形成された半導体からなる電子走行層と、電子走行層の上に形成されたn型の半導体からなる電界制御層と、電界制御層の上に形成された半導体からなる光吸収層と、光吸収層の上に形成されたp型の半導体からなるp型電極接続層と、n型電極接続層に形成された第1電極およびp型電極接続層に形成された第2電極とを少なくとも備え、光吸収層は、対象とする光の波長に対応するバンドギャップエネルギーを有する半導体から構成され、n型電極接続層,電子走行層、電界制御層、およびp型電極接続層は、光吸収層を構成する半導体より大きなバンドギャップエネルギーを有する半導体から構成され、n型電極接続層,電界制御層、およびp型電極接続層は、不純物を導入することで各々の導電型とされ、電子走行層および光吸収層は、n型電極接続層,電界制御層、およびp型電極接続層よりも不純物濃度が低い状態とされ、第2電極は、p型電極接続層に接して形成されたチタンからなる第1金属層と、第1金属層の上に接して形成されてチタンより高い融点の高融点金属からなる第2金属層とを少なくとも備えて構成されている。上記半導体受光素子において、光吸収層とp型電極接続層との間に配置され、光吸収層を構成する半導体をp型とした半導体からなるp型光吸収層を備えるようにしてもよい。なお、第2金属層は、モリブデン,タングステンより選択された金属から構成されているものであればよい。以上説明したように、本発明によれば、第2電極は、p型電極接続層に接して形成されたチタンからなる第1金属層と、第1金属層の上に接して形成されてチタンより高い融点の高融点金属からなる第2金属層とを備えるようにしたので、半導体受光素子がより高耐入力化できるようになるという優れた効果が得られる。以下、本発明の実施の形態について図を参照して説明する。[実施の形態1]はじめに、本発明の実施の形態1について説明する。図1Aは、本発明の実施の形態1における半導体受光素子フォトダイオードの構成を模式的に示す断面図である。この半導体受光素子は、まず、基板101の上に形成されたn型の半導体からなるn型電極接続層102と、n型電極接続層102の上に形成された半導体からなる電子走行層103と、電子走行層103の上に形成されたn型の半導体からなる電界制御層104とを備える。また、この半導体受光素子は、電界制御層104の上に形成された半導体からなる光吸収層105と、光吸収層105の上に形成されたp型の半導体からなるp型電極接続層107とを備える。また、n型電極接続層102に形成された第1電極108およびp型電極接続層107に形成された第2電極109を備える。加えて、第2電極109は、p型電極接続層107に接して形成されたチタンからなる第1金属層121と、第1金属層121の上に接して形成されてチタンより高い融点の高融点金属である、例えばモリブデンからなる第2金属層122とを少なくとも備えて構成されている。本実施の形態では、第2電極109は、第1金属層121、第2金属層122に加え、第2金属層122の上に接して形成されたチタンからなる第3金属層123と、第3金属層123の上に接して形成された白金からなる第4金属層124と、第4金属層124の上に接して形成された金からなる第5金属層125とを備える。実施の形態1では、上述したように第2電極109を、5層構造としている。なお、光吸収層105は、対象とする光の波長に対応するバンドギャップエネルギーを有する半導体から構成され、n型電極接続層102,電子走行層103、電界制御層104、およびp型電極接続層107は、光吸収層105を構成する半導体より大きなバンドギャップエネルギーを有する半導体から構成され、n型電極接続層102,電界制御層104、およびp型電極接続層107は、不純物を導入することで各々の導電型とされ、電子走行層103および光吸収層105は、n型電極接続層102,電界制御層104、およびp型電極接続層107よりも不純物濃度が低い状態とされていればよい。例えば、基板101は、半絶縁性のInPからなる半導体基板であればよい。また、n型電極接続層102は、n型のInPから構成されていればよい。また、電子走行層103は、ノンドープのInGaAsPから構成されていればよい。また、電界制御層104は、n型のInGaAsPから構成されていればよい。また、光吸収層105は、InGaAsより構成されていればよい。また、p型電極接続層107は、光吸収層105の上に形成されたInGaAsP層106に対するp型を呈する不純物導入により形成されていればよい。例えば、InGaAsP層106にZnを不純物として導入することで、p型とされたp型電極接続層107を形成することができる。なお、電子走行層103,電界制御層104,光吸収層105,およびInGaAsP層106は、所望とする形状にパターニングされ、一部のn型電極接続層102は露出し、この露出領域に、第1電極108が形成されている。また、本実施の形態では、p型電極接続層107が受光領域となるので、p型電極接続層107の中央部が開放されるように、第2電極109が形成されている。例えば、リング状の第2電極109が、p型電極接続層107の周縁部近傍に形成されている。加えて、第2電極109以外の領域のInGaAsP層106の上には、反射防止膜110が形成されている。以下、本実施の形態における半導体受光素子の製造方法について簡単に説明する。まず、半絶縁性のInPからなる基板101上に、n型のInPn型電極接続層102、ノンドープのInGaAsP電子走行層103、n型のInGaAsP電界制御層104、ノンドープのInGaAs光吸収層105、およびInGaAsPInGaAsP層106をエピタキシャル成長により順次堆積する。これらは、よく知られたMOVPE法により形成すればよい。また、n型の層は、例えば、シリコンを不純物として用いればよい。この後、Zn拡散により、p型電極接続層107を形成する。さらに、反射防止膜110を形成する。次に、公知のリソグラフィー技術およびエッチング技術により、電子走行層103,電界制御層104,光吸収層105,およびInGaAsP層106を、所望とする形状メサ構造にパターニングし、一部のn型電極接続層102を露出させる。次に、上記パターニングにより形成したn型電極接続層102の露出領域に、第1電極108を形成する。第1電極108は、チタン層/白金層/金層の3層構造とし、n型電極接続層102にオーミック接続していればよい。次に、反射防止膜110をパターニングした後、第2電極109を形成する。例えば、真空蒸着法によるチタン層/モリブデン層/チタン層/白金層/金層の金属積層膜の形成、および、公知のリフトオフ法によるパターニングにより、第2電極109を形成すればよい。これにより、チタンからなる第1金属層121,モリブデンからなる第2金属層122,チタンからなる第3金属層123,白金からなる第4金属層124,金からなる第5金属層125が積層した第2電極109が形成できる。このように、チタンより高い融点の高融点金属であるモリブデンの層第2金属層122を用いることで、第2電極109の耐熱性をより向上させることができる。上述したように、第2電極109は、素子のメサ構造の上の受光領域に形成されるため、小さい面積となる。このため、高強度の光が入力される際に電流密度の増大の影響発熱をより大きく受けることになる。これは、微細化を進めればより顕著となる。一般的なチタン/白金/金の積層としたp電極では、上述した電流密度増大に伴う発熱によって、溶融により電極形状が変形するなど破損を招く場合が発生する。これに対し、本実施の形態によれば、第2金属層122を用いているので、より高い熱耐性が得られるようになり、溶融を抑制できるようになる。例えば、第2金属層122をモリブデンから構成する場合、一般的なチタン/白金/金の積層の場合に比較して、高強度光の入力に伴う発熱による限界点を、1.5倍にすることが可能となる。ここで、本実施の形態における半導体受光素子の動作について説明する。第1電極108および第2電極109の間に逆方向のバイアス電圧を印加すると、ノンドープとされて不純物濃度が低い光吸収層105および電子走行層103が空乏化し、動作可能状態となる。この動作状態で、p型電極接続層107より光が入射すると、光吸収層105において、電子ホール対が発生し、第1電極108および第2電極109に接続されている外部回路に電流が出力される。このような光電変換動作の中で、光吸収が起こらないバンドギャップエネルギーに設定されている電子走行層103では、電子のみが走行する。このように動作する中で、本実施の形態では、電界制御層104を備えているので、バイアス電圧が印加されている動作時において、電子走行層103の電界強度を低くすることができ、動作に必要なバイアス電圧を低くすることができる。以下、電界制御層104について、より詳細に説明する。図1Bは、バイアス電圧を印加した状態における、p型電極接続層107,光吸収層105,電界制御層104,電子走行層103,n型電極接続層102における電界強度分布を示す説明図である。前述したように、光吸収層105および電子走行層103が空乏化しているので、バイアス電圧を印加した状態を示す図1Bは、半導体受光素子の空乏層内の電界強度分布を示していることになる。電界制御層104を持たない一般的なpin型半導体受光素子では、光吸収層105から電子走行層103にかけて変化のない一定な箱型の電界強度分布を持つ。これに対し、電界制御層104を備える本実施の形態によれば、光吸収層105の電界強度に対して電子走行層103の電界強度を低くすることができる。本実施の形態では、電界制御層104のドナー電荷により、電子走行層103の電界強度が低くなる。ここで、バイアス電圧が印加されている状態における光吸収層105の電界強度は、おおむね50kV/cm程度に設定されていればよい。また、電子走行層103の電界強度は、50kV/cmよりも十分に低く、例えば、10kV/cm程度に設定されていればよい。光吸収層105内は、光吸収により発生した電子とホールの両者が走行するのに対し、電子走行層103内では、電子のみが走行するので、電界強度を高くする必要ない。これは、ノンドープのInGaAsPより構成されている電子走行層103では、電子移動度が高く、約5kV/cm以上あれば、電子は飽和速度域に達するからである。従って、電子走行層103の電界強度が5kV/cm以上あれば、この値に関わらず、半導体受光素子の動作帯域は一定に保たれる。また、電子走行層103の電界強度は低いので、光吸収層105の厚さを多少薄くし、この分の電圧降下を電子走行層103に振り分けることにより、広い空乏層厚を確保することができる。図1Bから明らかなように、本実施の形態によれば、電子走行層103の電界強度が低い分だけ、従来のpin型半導体受光素子に比較して必要なバイアス電圧は下がる。言い換えると、一定のバイアス電圧に対して空乏層を広く保つことができるので、接合容量を低減することが可能となる。例えば、光吸収層105の厚さWAdepを0.45μmとし、電子走行層103の厚さWTdepを0.25μmとする。この場合、WAdep中の電界を50kV/cmとして電位降下は1.75V、WTdep中の電界を10kV/cmとして電位降下は0.35Vである。従って、動作時の最低必要バイアス電圧は約1.75Vとなる。このバイアス電圧はマージンを持って2Vよりも小さく、接合容量は80に低下する。このように、本実施の形態によれば、半導体受光素子をより低いバイアス電圧で動作させても、より高い感度が得られるようになる。受光感度は、L帯の長波長端、光の結合効率90、光を素子表面で反射させる光結合形態光リタン配置を想定した場合、従来の構造例えば、WAdep=0.55μm、WTdep=0μmでは0.55A/Wであるが、本実施の形態では0.48A/Wとなり、13低下する。これはさほど大きな値ではなく、後述する実施の形態2の構造を採用すれば受光感度の低下を改善することができる。なお、電子走行層103および電界制御層104の存在による3dB帯域f3dBの低下は、これらの層厚が一定値以下の条件では起こらない。これは、空乏層内のホールの飽和時の走行速度が約5×106cm/sであるのに対して、電子の走行速度が約4×107cm/sと格段に大きいことによる。従って、上述した層が存在することによる電子の全遅延時間が、ホール走行の遅延時間よりも小さい範囲では、全体の遅延時間の増大は起こらない。なお、各層の厚さは、各キャリアの走行速度と所望とするf3dBとを考慮して、適宜に設定することよい。[実施の形態2]次に、本発明の実施の形態2について説明する。図2Aは、本発明の実施の形態2における半導体受光素子の構成を模式的に示す断面図である。この半導体受光素子は、まず、基板201の上に形成されたn型の半導体からなるn型電極接続層202と、n型電極接続層202の上に形成された半導体からなる電子走行層203と、電子走行層203の上に形成されたn型の半導体からなる電界制御層204とを備える。また、この半導体受光素子は、電界制御層204の上に形成された半導体からなる光吸収層205と、光吸収層205の上に形成されたp型の半導体からなるp型光吸収層206と、p型光吸収層206の上に形成されたp型の半導体からなるp型電極接続層207とを備える。また、n型電極接続層202に形成された第1電極208およびp型電極接続層207に形成された第2電極209を備える。ここで、光吸収層205およびp型光吸収層206は、対象とする光の波長に対応するバンドギャップエネルギーを有する半導体から構成され、n型電極接続層202,電子走行層203、電界制御層204、およびp型電極接続層207は、光吸収層205およびp型光吸収層206を構成する半導体より大きなバンドギャップエネルギーを有する半導体から構成され、n型電極接続層202,電界制御層204、およびp型電極接続層207は、不純物を導入することで各々の導電型とされ、電子走行層203および光吸収層205は、n型電極接続層202,電界制御層204、およびp型電極接続層207よりも不純物濃度が低い状態とされていればよい。例えば、基板201は、半絶縁性のInPからなる半導体基板であればよい。また、n型電極接続層202は、n型のInPから構成されていればよい。また、電子走行層203は、ノンドープのInGaAsPから構成されていればよい。また、電界制御層204は、n型のInGaAsPから構成されていればよい。また、光吸収層205は、InGaAs層より構成され、p型光吸収層206は、p型のInGaAs層より構成されていればよい。また、p型電極接続層207は、p型光吸収層206の上に形成されたp型のInGaAsPから構成されていればよい。ここで、p型の層は、Znが不純物として導入されている。なお、電子走行層203,電界制御層204,光吸収層205,p型光吸収層206,およびp型電極接続層207は、所望とする形状にパターニングされ、一部のn型電極接続層202は露出し、この露出領域に、第1電極208が形成されている。電子走行層203,電界制御層204,光吸収層205,p型光吸収層206,およびp型電極接続層207は、例えば、電子走行層203の途中までの深さまでのメサ構造とされている。また、実施の形態2では、受光領域となるp型電極接続層207の中央部が開放されるように、第2電極209が形成されている。例えば、リング状の第2電極209が、p型電極接続層207の周縁部に形成されている。また、第2電極209以外の領域のp型光吸収層206の上には、反射防止膜210が形成されている。また、実施の形態2においても、第2電極209は、p型電極接続層207に接して形成されたチタンからなる第1金属層221と、第1金属層221の上に接して形成されてチタンより高い融点の高融点金属であるモリブデンからなる第2金属層222とを少なくとも備えて構成されている。第2電極209は、第1金属層221、第2金属層222に加え、第2金属層222の上に接して形成されたチタンからなる第3金属層223と、第3金属層223の上に接して形成された白金からなる第4金属層224と、第4金属層224の上に接して形成された金からなる第5金属層225とを備える。実施の形態2においても、上述したように第2電極209を、5層構造としている。以下、実施の形態2における半導体受光素子の製造方法について簡単に説明する。まず、半絶縁性のInPからなる基板201上に、n型のInPn型電極接続層202、ノンドープのInGaAsP電子走行層203、n型のInGaAsP電界制御層204、ノンドープのInGaAs光吸収層205、p型のInGaAsp型光吸収層206およびp型のInGaAsPp型電極接続層207をエピタキシャル成長により順次堆積する。これらは、よく知られたMOVPE法により形成すればよい。また、n型の層は、例えば、シリコンを不純物として用い、p型の層は、例えば、Znを不純物として用いればよい。さらに、反射防止膜210を形成した後、公知のリソグラフィー技術およびエッチング技術により前述したメサ構造にパターニングする。この後、第1電極208を形成する。第1電極208は、チタン層/白金層/金層の3層構造とし、n型電極接続層202にオーミック接続していればよい。次に、反射防止膜210をパターニングした後、第2電極209を形成する。例えば、真空蒸着法によるチタン層/モリブデン層/チタン層/白金層/金層の金属積層膜の形成、および、公知のリフトオフ法によるパターニングにより、第2電極209を形成すればよい。これにより、チタンからなる第1金属層221,モリブデンからなる第2金属層222,チタンからなる第3金属層,白金からなる第4金属層224,金からなる第5金属層225が積層した第2電極209が形成できる。このように、チタンより高い融点の高融点金属であるモリブデンの層を用いることで、第2電極209の耐熱性をより向上させることができる。上述したように、第2電極209は、素子のメサ構造の上の受光領域に形成されるため、小さい面積となる。このため、高強度の光が入力される際に電流密度の増大の影響発熱をより大きく受けることになる。これは、微細化を進めればより顕著となる。一般的なチタン/白金/金の積層としたp電極では、上述した電流密度増大に伴う発熱によって、溶融により電極形状が変形するなど破損を招く場合が発生する。これに対し、実施の形態2によれば、第2金属層222を用いているので、より高い熱耐性が得られるようになり、溶融を抑制できるようになる。例えば、第2金属層222をモリブデンから構成する場合、一般的なチタン/白金/金の積層の場合に比較して、高強度光の入力に伴う発熱による限界点を、1.5倍にすることが可能となる。ここで、実施の形態2における半導体受光素子の動作について説明する。実施の形態2における半導体受光素子に逆方向のバイアス電圧を印加すると、ノンドープとすることで不純物濃度が低くされている電子走行層203および光吸収層205が空乏化し、動作可能状態となる。このダイオードに光信号を入力すると、光吸収層205およびp型光吸収層206で電子ホール対が発生し、外部回路に電流が出力される。ここで、電子走行層203は、光吸収が起こらないバンドギャップエネルギーに設定されており、電子のみが走行する。また、p型光吸収層206で発生したキャリアの内、ホールは、中性の半導体の中を走行するため、実質的な遅延時間は発生しない。遅延時間の増加に寄与する可能性があるのは、電子が拡散/ドリフトして光吸収層205との境の空乏層に達し、さらに電子走行層203をよぎるまでの時間である。実施の形態2において、空乏層の電界分布は、図1Bを用いて説明した実施の形態1の場合と基本的に変わらない。実施の形態2においても、電子走行層203が挿入される分、前述した実施の形態1と同様に、半導体受光素子の接合容量を下げる効果がある。加えて、実施の形態2においては、p型光吸収層206が追加されるので、受光感度は増大する。ノンドープとするなど低不純物濃度としている光吸収層205の厚さWAdepを実施の形態1の場合と同様に0.45μm、p型光吸収層206の厚さWAnを0.45μmとすると、前述の様にL帯の長波長端、光の結合効率90、光を素子表面で反射させる光結合形態を想定した場合、従来の構造例えば、WAdep=0.55μm、WTdep=0μmでは0.55A/W、実施の形態2の場合は0.76A/Wと、38増大する。ところで、実施の形態2では、前述した実施の形態に比較して、p型光吸収層206が追加されているため、層厚が増大している状態となる。このため、キャリア走行による遅延時間の増大が起こり、f3dB帯域の低下が懸念されるものとなる。しかしながら、以下に説明するように、p型光吸収層206が存在しても、必ずしもf3dB帯域を低下させることがないことがわかる。以下では、前述した実施の形態1における半導体受光素子に、p型光吸収層を追加挿入した状態における出力応答特性の変化について検討する。まず、ノンドープとされている光吸収層205の厚さをWAdepとし、このWAdep部分のみに光信号が入力された際の周波数応答をR1fとする。周波数応答R1fは規格化した値とする。また、追加するp型光吸収層の厚さをWAnとし、WAn部分のみに光信号が入力された際の周波数応答をR2fとする。周波数応答R2fも規格化した値とする。ここで、R1fは、p型光吸収層がない場合実施の形態1も、p型光吸収層が追加されている場合実施の形態2も、同じ応答特性を持つ。この理由は、両者は同じ空乏層構造を持ち、この空乏層構造による誘導電流に基づく出力特性は不変であることにある。一般に、半導体受光素子フォトダイオードの光入力に対する応答は、重ね合わせの原理が成立する。従って、WAdepとWAn部分に同時に光信号入力がある場合、全体の規格化された応答R12fは、以下の式1で示すように、各光吸収層の厚さで重量配分された応答の和となる。R12f=R1f×WAdep/WAdepWAnR2f×WAn/WAdepWa21この式1を以下の式1’に書き換える。WAdepWAn×R12f=WAdep×R1fWAn×R2f1’このように書き換えると、図2Bに示すように、WAdepWAn×R12fは、複素平面上で、WAdep×R1fとWAn×R2fとの足し合わせである。従って、扱う周波数範囲で、R2fの位相がR1fの位相回転よりも小さいかぎり、WAdepWAn×R12fの位相回転は、R1fの位相回転よりも小さく、R12fの応答特性はR1fの応答特性よりも優れることになる。R2fの応答速度がR1fの応答速度よりも早い状態は、WAnがある値よりも小さい範囲内で成立する。これは、空乏層内のホールの飽和時の走行速度が、約5×106cm/sであるのに対し、電子の走行速度が約4×107cm/sと格段に大きく、遅延時間の増大は起こりにくいことによる。従って、R1fを与える応答速度は、ほとんどホールの走行速度で決定されるのに対し、R2fを決める応答速度は電子の速度で決まり、WAdep、WAn、電子走行層203の厚さWTdep、および各層の厚さを調整することにより、R2fの応答速度がR1fの応答速度よりも早くなる状態を実現することが可能となる。なお、全体の光吸収層の層厚を変えずに、応答速度を上げる設計指針についての詳細は、特許文献1にも記載されている。以上に説明したように、本発明によれば、光入射側のp型電極接続層に接続する第2電極の一部を、例えばモリブデンなどチタンより高い融点の高融点金属で構成するようにしたので、半導体受光素子をより高耐入力化できるようになる。従来型の半導体受光素子では、次世代光通信システムであるデジタルコヒーレント方式における高強度な光に対する耐性が弱く、さらなる高速化のために微細化をすると耐入力特性を満たさなくなるという問題があった。これに対し、本発明によれば、上述したことにより、より微細化をしても、高強度の光入力に対応可能となる高耐入力特性を向上させることが可能となる。なお、本発明は以上に説明した実施の形態に限定されるものではなく、本発明の技術的思想内で、当分野において通常の知識を有する者により、多くの変形および組み合わせが実施可能であることは明白である。例えば、上述では、高融点金属としてモリブデンを用いるようにしたが、これに限るものではない。チタンより高い融点の高融点金属としては、モリブデンの他に、タングステンなどがあり、これらを用いるようにしてもよいことは、いうまでもない。また、上述した各実施の形態では、InGaAsを光吸収層、InGaAsPを電子走行層、InGaAsPを電界制御層とする場合を例に説明したが、これに限るものではなく、他の半導体材料を組み合わせるようにしてもよい。"