第1導電型ドリフト層が、半導体基板の主面に垂直方向に長く伸び相互に並列する第2導電型カラム2と第1導電型ドリフト層が交互に繰り返す構造であって、オフ時には前記並列するpn主接合から両側の第2導電型カラム2と第1導電型ドリフト層内に空乏層が速やかに拡がり、ドリフト層全体が空乏化するような層厚および不純物濃度に設定される超接合構造を有するMOS型半導体装置と、該MOS型半導体装置とは逆並列に接続されるワイドバンドギャップダイオードとを有する複合半導体装置において、前記MOS型半導体装置の定格電流における前記ワイドバンドギャップショットキーバリアダイオードの順方向電圧降下より前記MOS型半導体装置の内蔵ボディダイオードの順方向電圧降下を高くする抵抗値を有する抵抗部が前記MOS型半導体装置に直列接続されていることを特徴とする複合半導体装置。前記抵抗部が前記MOS型半導体装置のドレイン電極膜と半導体基板の間のコンタクト抵抗からなることを特徴とする請求項1記載の複合半導体装置。前記抵抗部が前記MOS型半導体装置のドレイン電極膜と半導体基板の間に設けられる第1導電型半導体層であることを特徴とする請求項1記載の複合半導体装置。前記抵抗部が前記MOS型半導体装置のドレイン電極膜と半導体基板の間のコンタクト抵抗と、前記MOS型半導体装置のドレイン電極膜と半導体基板の間に設けられる第1導電型半導体層であることを特徴とする請求項1記載の複合半導体装置。前記ワイドバンドギャップショットキーバリアダイオードの半導体基板が炭化珪素半導体基板であることを特徴とする請求項1乃至4のいずれか一項に記載の複合半導体装置。前記MOS型半導体装置がMOSFETであることを特徴とする請求項1乃至5のいずれか一項に記載の複合半導体装置。しかしながら、前記特許文献2では、SJ-MOSFETの内蔵ボディダイオードの順電圧を高くするためにライフタイムを短くしている。その方法として、Pt拡散や電子線照射、あるいは、プロトン照射など、またそれらの複合的な組み合わせを取り上げている。しかし、ライフタイムキラーを導入するこれらの方法は一般に高コストであり、順電圧を大きくすることに限界がある。また、前記特許文献3では、ショットキーバリアダイオードとSJ-MOSFETとを同一基板上に一体化させた構造としている。しかしながら、ショットキーバリアダイオードを同一基板上に形成するために、表面電極としてTi/TiN積層構造のバリアメタルを最初に被着させた後に、Al電極を積層しなければならず、電極材料が高価になる。本発明の目的は、SJ-MOSFETと、このSJ-MOSFETの内蔵ボディダイオードと並列接続するショットキーバリアダイオードとを備える構成を、安価に、低導通損失と低リカバリー損失特性を有しソフトスイッチング方式の回路技術に適する複合半導体装置にすることである。本発明は、前記発明の目的を達成するために、n型ドリフト層が、半導体基板の主面に垂直方向に長く伸び相互に並列するp型カラム2とn型ドリフト層が交互に繰り返す構造であって、オフ時には前記並列するpn主接合から両側のp型カラム2とn型ドリフト層内に空乏層が速やかに拡がり、ドリフト層全体が空乏化するような層厚および不純物濃度に設定される超接合構造を有するMOS型半導体装置と、該MOS型半導体装置とは逆並列に接続されるワイドバンドギャップダイオードとを有する複合半導体装置において、前記MOS型半導体装置の定格電流における前記ワイドバンドギャップショットキーバリアダイオードの順方向電圧降下より前記MOS型半導体装置の内蔵ボディダイオードの順方向電圧降下を高くする抵抗値を有する抵抗部が前記MOS型半導体装置に直列接続されている複合半導体装置とする。前記抵抗部が前記MOS型半導体装置のドレイン電極膜と半導体基板の間のコンタクト抵抗からなることが好ましい。前記抵抗部が前記MOS型半導体装置のドレイン電極膜と半導体基板の間に設けられるn型半導体層とすることも好ましい。また、前記抵抗部が前記MOS型半導体装置のドレイン電極膜と半導体基板の間のコンタクト抵抗と、前記MOS型半導体装置のドレイン電極膜と半導体基板の間に設けられる第1導電型半導体層の両方からなることも好ましい。またさらに、前記ワイドバンドギャップショットキーバリアダイオードの半導体基板が炭化珪素半導体基板である複合半導体装置とすることもできる。また、前記MOS型半導体装置がMOSFETであることが望ましい。本発明によれば、SJ-MOSFETと、このSJ-MOSFETの内蔵ボディダイオードと並列接続するショットキーバリアダイオードとを備える構成を、安価に、低導通損失と低リカバリー損失特性を有し、ソフトスイッチング方式の回路技術に適する複合半導体装置にすることができる。以下、本発明の実施例にかかる複合半導体装置について、図面を参照して詳細に説明する。本発明はその要旨を超えない限り、以下に説明する実施例の記載に限定されるものではない。図1は、本発明の実施例1にかかる複合半導体装置の要部断面図である。SJ-MOSFET31は裏面側からドレイン電極6、n型ドレイン層5、n型ドリフト層1を備える。n型ドリフト層1の内部は、半導体基板の主面に垂直方向に長く延び、相互には並列するp型カラム2がn型ドリフト層1を挟んで交互に繰り返すSJ構造50にされる。このSJ構造50は、SJ-MOSFETにドレイン電極を極とする順方向電圧pn主接合に逆方向電圧が印加されると、前記SJ構造50内に並列する各pn主接合から両側のn型ドリフト層1とp型カラム2内に空乏層が速やかに拡がり、ドリフト層全体が空乏化するような層厚およびカラム厚さおよび不純物濃度にそれぞれ設定されている。p型カラム2の各々の上端部にはp型カラム2と電気的に接続するp型ベース層3が配置される。p型ベース層3の各々の表面層にはn型ソース領域4が配置され、このn型ソース領域4の表面と前記n型ドリフト層1の表面とに挟まれるp型ベース層3の表面上にはゲート絶縁膜12を介してゲート電極8が設けられている。p型ベース層3とn型ソース領域4はともに表面でソース電極7と接触し電気的に接続されている。さらに、ドレイン電極6とn型ドレイン層5との間にはコンタクト抵抗10が介在していることが本発明の特徴である。コンタクト抵抗10は、SJ-MOSFET31の定格電流にて、SJ-MOSFET31の内蔵ボディダイオードn型ドレイン層5~n型ドリフト層1、p型カラム2~p型ベース層3の順電圧が後述のワイドバンドショットキーバリアダイオード32の順電圧より高くなるように設定される必要がある。一方、ワイドバンドギャップ型のショットキーバリアダイオード32はSiC半導体を用いたショットキーバリアダイオードであり、裏面側からカソード電極16、n型カソード層15、n型ドリフト層11とからなり、さらにn型ドリフト層11は表面でアノード電極17とショットキー接触している。ガードリング層13はn型ドリフト層11の表面側に設けられており、アノード電極17と接触し電気的に接続されている。ワイドバンドギャップ型のショットキーバリアダイオードに用いる半導体基板材料としては、前述のSiC半導体基板以外の材料でもよい。SJ-MOSFET31の内蔵ボディダイオードとショットキーバリアダイオード32とは同じ向きに並列接続されており、ドレイン電極6とカソード電極16とが電気的に接続されてドレイン21D21をなし、ソース電極7とアノード電極17とが電気的に接続されてソース22S22となる。ゲート電極8の各々は同電位に接続されゲート23G23となり、入力信号が入る構成を備える。ドレイン電極6とn型ドレイン層5との間に比較的大きなコンタクト抵抗と小さなコンタクト抵抗とを介在させた場合とで、SJ-MOSFET31の内蔵ボディダイオード構造の順方向出力特性x、yを比較した順電圧電流特性図を図2に示す。ここでは比較のためにショットキーバリアダイオード32の順方向出力特性もあわせて載せている。ドレイン電極6とn型ドレイン層5との間に介在するコンタクト抵抗10はSJ-MOSFET31の内蔵ボディダイオード構造n型ドレイン層5~n型ドリフト層1、p型カラム2~p型ベース層3と直列接続しているので、内蔵ボディダイオードの電流が抑制される。コンタクト抵抗が小さい図2のx場合、SiCショットキーバリアダイオード32に比べてSJ-MOSFET31の内蔵ボディダイオードのVfが小さくなっているので図2のAに示すように電流の大半はSJ-MOSFET31の内蔵ボディダイオードを通じて流れる。ところが、SiCショットキーバリアダイオード32よりもSJ-MOSFET31の内蔵ボディダイオードのVfが大きくなるようにコンタクト抵抗を設定した場合図2のy、図2のBに示すように電流の大部分はSiCショットキーバリアダイオード32を流れ、SJ-MOSFET31の内蔵ボディダイオードに流れる電流を抑制することができる。例えば、SJ-MOSFET31のチップ面積0.2cm2の場合、コンタクト抵抗10は50mΩとすればよい。通常のSJ-MOSFET31の表面側の製造工程の終了後、基板の裏面を研削して必要な基板厚さに研削する。次にnドレイン層5を形成するためにリンイオンを注入して不純物濃度6×1018/cm3程度と高濃度層が形成される。本発明のSJ-MOSFET31では、前述の裏面からの研削工程とリンイオン注入工程の間に通常行われるシリコン基板のプラズマエッチング工程を省くまたはエッチング量を少なくすることにする。このような製法とすることにより、従来のプラズマエッチング工程の場合に比べてコンタクト抵抗を容易に10倍程度に上げ、例えば50mΩにすることができる。このコンタクト抵抗の形成方法について、その他の形成方法として、前記リンイオンの注入工程でのリンイオンの活性化の程度を弱くするように、活性化熱処理温度を通常の370°C~420°Cを300°C~370°C程度に低くする方法または活性化処理を省く方法とすることもできる。以下、前記コンタクト抵抗の適正な値について説明する。チップ面積0.2cm2、20A定格のSJ-MOSFET31の場合、コンタクト抵抗10の50mΩによる電圧降下値は20A×50mΩから1.0Vになる。チップ面積0.06cm2のSiCショットキーバリアダイオード32のVf定格電流における順方向電圧降下値=1.5V程度、コンタクト抵抗のない場合のSJ-MOSFET31の内蔵ボディダイオードの順方向電圧降下値以降、順電圧をVf=0.97V程度とする。このSJ-MOSFET31の内蔵ボディダイオードに、前述のように50mΩのコンタクト抵抗が付加されるように設けることで、SJ-MOSFET31の内蔵ボディダイオードの順電圧はVf=1.97Vとなり、前述のSiCショットキーバリアダイオード32のVf=1.5Vを上回るようにすることができる。従って、20Aの電流のほとんどはSiCショットキーバリアダイオード32に流れ、SJ-MOSFET31の内蔵ボディダイオードに流れる電流を抑制することができる。以上の実施例1で説明した複合半導体装置の構成によれば、内蔵ボディダイオードの電流を下げるのにライフタイムキラーを導入する必要はないので、従来構造と比べてもより安価な方法でSJ-MOSFET31の内蔵ボディダイオードに流れる電流を抑制することができる。また、実施例1の複合半導体装置では、メインの制御素子としてSJ-MOSFET31を用いている。SJ-MOSFET31の主接合は、前述のように、相互には並列するp型カラム2がn型ドリフト層1を挟んで交互に繰り返すSJ構造50を有している。よって、SJ構造50中のpn接合が主接合となり、スイッチング素子の順方向バイアス電圧を阻止する接合となる。この主接合は、スイッチング素子の逆方向バイアス時には順方向にバイアスされる接合となり、内蔵ボディダイオードを構成する。従って、この内蔵ボディダイオードの接合面積はSJ構造50のため、非常に大きくなる。例えば、前述の実施例1のチップ面積0.2cm2の耐圧600VSJ-MOSFETの内蔵ボディダイオードの接合面積は、SJ構造50のピッチを6μm、接合深さを40μmとすると、チップ面積の8倍の1.6cm2になる。前述のように、本発明にかかるSiCショットキーバリアダイオードチップの面積は0.06cm2であるので、接合面積の比較では約27倍になる。本発明によれば、メインのSJ-MOSFET31に比べて、実質的に接合面積が27分の1のように小さいショットキーバリアダイオード32チップでも、ショットキーバリアダイオード32にほとんどのスイッチング素子のオフ時の電流を流すことができるので、スイッチング素子を安価にすることができる。このことは後述の実施例2~実施例3においても同様である。図3は、本発明の実施例2にかかる複合半導体装置の要部断面図である。実施例1の図1との違いは、図3ではドレイン電極6とn型ドレイン層5との間に高抵抗のn型不純物層9を介在させたことである。高抵抗のn型不純物層9を設けることによる効果は、実施例1の図1にて比較的大きなコンタクト抵抗10を設けた効果と同等である。すなわち、ライフタイムキラーを導入することなく内蔵ボディダイオードの順電圧を高め、内蔵ボディダイオードに流れる電流を減らしてショットキーバリアダイオード32の順方向電流の寄与分を増やすことができる。コンタクト抵抗10の形成方法としては、高抵抗のn型不純物層9を介在させる方法の方が厚さまたは不純物濃度を変えることにより所望の抵抗値を得ることができるので、コンタクト抵抗値の制御が容易である。例えば、SJ-MOSFET31のチップ面積0.2cm2の場合、コンタクト抵抗10を50mΩとするための実施例1とは異なる層構成および方法について説明する。実施例2では、50mΩのコンタクト抵抗10を形成するために、不純物濃度は1×1017/cm3程度以下のn型不純物層9をドレイン電極6とn型ドレイン層5との間に設ける構成および方法である。その製法としてはまず、n型不純物層9のための基板と、nドレイン層5のための基板とを別々に形成し、両方をあらかじめ張り合わせておく。つぎに、n型不純物層9の残し部分厚さが100μmになるように研磨する。続く工程では、n型不純物層9の上のn型ドレイン層5上に通常のSJ-MOSFET31をつくる方法に従う。その際、n型不純物層9の抵抗は4mΩ程度なので、コンタクト抵抗の8程度にとどまる。なお、20A定格の場合、コンタクト抵抗10の50mΩとn型不純物層9の抵抗4mΩを足し合わせた54mΩによる電圧降下は1.08Vとなる。実施例1同様、SiCショットキーバリアダイオード32のVf=1.5V程度、コンタクト抵抗のない場合のSJ-MOSFET31の内蔵ボディダイオードVf=0.97V程度とすると、SJ-MOSFET31の内蔵ボディダイオード裏面nドレイン層5の下にさらに濃度1×1017/cm3程度以下の薄いn型不純物層9を設けることでSJ-MOSFET31の内蔵ボディダイオードVf=2.05Vとなり、SiCショットキーバリアダイオード32のVf=1.5Vを上回るようにできる。その結果、20AのほとんどはSiCショットキーバリアダイオード32に流れ、SJ-MOSFET31の内蔵ボディダイオードに流れる電流を抑制することができる。以上の実施例2で説明した複合半導体装置の構成によれば、実施例1のコンタクト抵抗に加えてさらに、nドレイン層5とドレイン電極6との間に濃度の薄いn型不純物層9を設けることで比較的大きなコンタクト抵抗値の大きさの制御が容易になる。前述の実施例1、実施例2に示したショットキーバリアダイオード32の半導体基板としては、ワイドバンドギャップ型半導体であればSiC半導体に限らず用いることができる。例えば、GaN半導体を材料とすることもできる。GaN半導体を用いてショットキーバリアダイオード32の構成および製造方法については、前述の実施例1、2と同様にすることができる。以上、説明したように、実施例1~実施例3によれば、SJ-MOSFETの内蔵ボディダイオードと並列接続するショットキーバリアダイオードを備える複合半導体装置を、低リカバリー損失特性を有して且つ安価に提供することができる。