"圧電基板上に、IDT電極を備えた共振子と信号路をなす配線部とを設けた弾性波デバイスを製造する方法において、圧電基板上に導電性薄膜を成膜する工程と、前記導電性薄膜上にレジスト膜を形成し、マスクを用いて露光することにより第1のレジストパターンを形成する工程と、このレジストパターンを用いて前記導電性薄膜をエッチングして素子部を作製する工程と、次いで前記圧電基板上に前記素子部よりもパターンの寸法精度が低い配線部分を形成する工程と、を含むことを特徴とする弾性波デバイスの製造方法。前記配線部分を形成する工程は、前記圧電基板上にレジスト膜を形成して、前記マスクのパターンよりも寸法精度の低い、配線部分に対応するパターンが形成されたマスクを用いて露光することにより、配線部分に対応する部位に開口部が形成された第2のレジストパターンを形成する工程と、その後、前記第2のレジストパターンの上に導電性薄膜を成膜し、更にレジスト膜を除去して、導電性薄膜のうち第2のレジストパターンの開口部に成膜された部分からなる配線部を作製する工程と、を含むことを特徴とする請求項1記載の弾性波デバイスの製造方法。前記弾性波デバイスは、ラダー型弾性波フィルタであることを特徴とする請求項1または2記載の弾性波デバイスの製造方法。請求項1ないし3のいずれか一項に記載された方法により製造され、配線部の材質及び膜厚の少なくとも一方が前記共振子と異なることを特徴とする弾性波デバイス。入出力ポートと、この入出力ポートに対して信号の送信及び受信のいずれか一方を行う低域側フィルタポートの、少なくとも一方のポートとの間において容量結合が形成されるように、当該一方のポートに近接配置されると共に接地されたシールド電極が圧電基板上に形成されたデュプレクサの製造方法において、前記圧電基板上に第1の導電性薄膜を成膜する工程と、前記第1の導電性薄膜上にレジスト膜を形成し、マスクを用いて露光することにより第1のレジストパターンを形成する工程と、このレジストパターンを用いて前記第1の導電性薄膜をエッチングして、IDT電極を備えた共振子からなる素子部を作製するか、あるいはこの素子部及び前記シールド電極の一部を作製する工程と、次いで前記容量結合の容量を調整するために、前記圧電基板上に前記素子部よりもパターンの寸法精度が低い、前記シールド電極の全部あるいは前記シールド電極の前記一部以外の残部を形成する工程と、を含むことを特徴とするデュプレクサの製造方法。前記シールド電極の全部あるいは残部を形成する工程は、前記圧電基板上に第2の導電性薄膜を成膜する段階と、第2の導電性薄膜の上にレジスト膜を形成して、前記マスクのパターンよりも寸法精度の低い、前記シールド電極の全部あるいは残部に対応するパターンが形成されたマスクを用いて露光することにより、前記シールド電極の全部あるいは残部に対応する部位を覆う第2のレジストパターンを形成する段階と、その後、前記第2のレジストパターンに覆われていない前記第2の導電性薄膜をエッチングして除去し、更に前記第2のレジストパターンを形成するレジスト膜を除去する工程と、を含むことを特徴とする請求項5記載のデュプレクサの製造方法。本発明はこのような背景の下になされたものであり、その目的は設計の自由度が高く、所望の性能を有する弾性波デバイスの開発が容易な技術を提供することにある。本発明における弾性波デバイスの製造方法は、圧電基板上に、IDT電極を備えた素子部と信号路をなす配線部とを設けた弾性波デバイスを製造する方法において、圧電基板上に導電性薄膜を成膜する工程と、前記導電性薄膜上にレジスト膜を形成して、第1のパターンを含むマスクを用いた露光することによりレジストパターンを形成する工程と、このレジストパターンを用いて前記導電性薄膜をエッチングして前記素子部を作製する工程と、次いで前記圧電基板上に前記素子部よりもパターンの寸法精度が低いレジスト膜を形成し、前記第1のパターンよりも寸法精度の低い、配線部分に対応する第2のパターンを含むマスクを用いて露光することによりレジストパターンを形成する工程と、その後、前記レジストパターンの上に導電性薄膜を成膜し、更にレジスト膜を除去して、導電性薄膜のうち当該レジストパターンの凹部に成膜された部分からなる配線部を作製する工程と、を含むことを特徴とする。また、上述の方法により製造される弾性波デバイスは、配線部の材質及び膜厚の少なくとも一方が前記素子部と異なっていてもよい。本発明のデュプレクサの製造方法は、入出力ポートと、この入出力ポートに対して信号の送信及び受信のいずれか一方を行う低域側フィルタポートの、少なくとも一方のポートとの間において容量結合が形成されるように、当該一方のポートに近接配置されると共に接地されたシールド電極が圧電基板上に形成されたデュプレクサの製造方法において、前記圧電基板上に第1の導電性薄膜を成膜する工程と、前記第1の導電性薄膜上にレジスト膜を形成し、マスクを用いて露光することにより第1のレジストパターンを形成する工程と、このレジストパターンを用いて前記第1の導電性薄膜をエッチングして、IDT電極を備えた共振子からなる素子部を作製するか、あるいはこの素子部及び前記シールド電極の一部を作製する工程と、次いで前記容量結合の容量を調整するために、前記圧電基板上に前記素子部よりもパターンの寸法精度が低い、前記シールド電極の全部あるいは前記シールド電極の前記一部以外の残部を形成する工程と、を含むことを特徴とする。また、本発明のデュプレクサの製造方法は、前記シールド電極の全部あるいは残部を形成する工程は、前記圧電基板上に第2の導電性薄膜を成膜する段階と、第2の導電性薄膜の上にレジスト膜を形成して、前記マスクのパターンよりも寸法精度の低い、前記シールド電極の全部あるいは残部に対応するパターンが形成されたマスクを用いて露光することにより、前記シールド電極の全部あるいは残部に対応する部位を覆う第2のレジストパターンを形成する段階と、その後、前記第2のレジストパターンに覆われていない前記第2の導電性薄膜をエッチングして除去し、更に前記第2のレジストパターンを形成するレジスト膜を除去する工程と、を含んでもよい。本発明は、弾性波デバイスにおけるIDT電極を備えた素子部のパターン形成工程と配線部のパターン形成工程を別々にすることで、その形成手法であるフォトリソグラフィ工程における前記素子部のための高精度フォトマスクの流用が可能となり、また前記配線部の設計自由度が向上する。このため、デバイスの開発が容易になり、製造のコストを削減することができる。またデュプレクサの製造工程において、IDT電極を備えた素子部のパターン形成工程とシールド電極の全部または一部のパターン形成工程とを別々にすることで、素子部のための高精度フォトマスクの流用が可能となり、製造コストの削減化を図ることができる。本発明の弾性波デバイスをラダー型のSAWフィルタに適用した実施形態について説明する。図1は、ラダー型のSAWフィルタの回路を示す概略図であり、10は、例えばタンタル酸リチウムLiTaO3やニオブ酸リチウムLiNbO3あるいは水晶などの圧電体からなる圧電基板10である。この圧電基板10には、直列腕のSAW共振子11、13、15と並列腕のSAW共振子12、14、16とが交互に梯子形に接続されている。これらSAW共振子11~16は、IDT電極を備えた素子部に相当する。これらSAW共振子11~16は、図1では略解して記載されているが、実際には図2に示すように、交差指状電極であるIDT電極1aと、弾性波の伝搬方向に沿ってIDT電極の両側に配置された2つの反射器1bとから構成されている。SAW共振子11~16の電極反射器を含む。は、例えば膜厚0.1μm~1μmのアルミニウム薄膜からなり、電極間距離及び電極の幅寸法は、例えば0.5μm~10μmに設定されている。これらSAW共振子11~16は、圧電基板10上に形成された信号路2により互いに接続されている。この信号路2の一端部及び他端部は夫々入力端21及び出力端22に相当する。本実施形態のSAWフィルタは、例えばSAWデュプレクサの送信側のフィルタとして用いられ、例えば同一基板10上に図1に示す当該SAWフィルタと図示しない受信側のSAWフィルタとが搭載されて電子部品が構成される。信号路2は、例えば膜厚が0.1μm~1μmのアルミニウム薄膜からなり、その幅寸法は例えば10μm~300μmに設定される。SAWフィルタの通過域の中心周波数は、SAW共振子11~16の各IDT電極ピッチ及び電極の幅寸法で決まる配列周期により調整される。阻止域における阻止周波数や減衰レベルは、信号路2のパターン形状、幅寸法、長さ、膜厚あるいは材質などを変えてインダクタンスを調整することにより設定される。この例では、信号路2は付加回路部に相当する。次に、本発明の実施形態におけるSAWデバイスの製造工程ついて、図3A~図3Cを用いて説明する。まず、圧電基板10上に例えばアルミニウムからなる金属薄膜3を形成する図3Aa。この金属薄膜3の上にポジティブタイプのレジスト4を塗布し図3Ab、高精度例えばμmオーダーあるいは0.1μmオーダーの精度に作製された第1のパターンを有する第1のフォトマスク5aを用いて圧電基板10に対して露光処理する図3Ac。第1のパターンに対して高い精度が要求されるのは、SAW共振子1のIDT電極の幅寸法、間隔に対して高い精度が要求されるからである。そして、現像処理により露光部分のレジスト4を除去して第1のレジストパターンを形成し図3Ad、続くエッチング処理により露出した部分の金属薄膜3を除去する図3Be。更に、残ったレジスト4をアッシング処理することでSAW共振子1が形成される図3Bf。続いて、付加回路部である信号路2を形成する。まず、SAW共振子1が形成された圧電基板10上にネガティブタイプのレジスト4aを塗布する図3Bg。そして、前述の高精度フォトマスク5aの第1のパターンよりも寸法精度が低い第2のパターンを有する、ネガティブタイプの第2のフォトマスク5cを用いて圧電基板10に対して露光処理する図3Bh。この第2のパターンは信号路2のパターンに相当し、その寸法精度は例えば10μmオーダーである。そして現像処理によりこの露光部分のレジスト4aを除去する。これにより信号路2に対応する部位に開口部が形成された第2のレジストパターンを形成する図3Ci。次いで、その圧電基板10上に金属薄膜3aを蒸着させた後図3Cj、溶媒であるレジスト剥離液によりレジスト4aを溶かすことで金属薄膜3aのうちレジスト4a上に形成されている部分を除去する。こうしてリフトオフプロセスを行うことにより、信号路2のパターンの金属薄膜3aが圧電基板10上に残り、SAW共振子11~16と信号路2とからなるSAWフィルタが得られる図3Ck。上述の実施形態によれば、IDT電極を備えた素子部であるSAW共振子11~16と配線部である信号路2とを、別々のマスクを用いて別工程で作製している。従って、信号路2についてはSAW共振子11~16に用いられる電極の材質や膜厚に拘束されることなく、その材質、膜厚を任意に選ぶことができ、これにより設計の自由度が広がる。このため、ユーザ側の要求スペックに容易に対応することができる上、性能の向上も図れる。また、SAWデバイスの試作段階で、試作されたデバイスの性能を検証し、その結果に基づいて信号路に関して設計を調整する場合に、試作品用のマスクを、SAW共振子のパターンも含む高価な高精度のマスクから独立して作製することができるのでマスクの価格が低廉であり、試作費用が抑えられる。そして、SAWフィルタの通過帯域の中心周波数の種別が多く、各種別の間で、減衰特性については共通化している場合には、一の種別で用いた信号路2のマスクを他の種別のSAWフィルタの試作に流用でき、試作用のマスクの数を抑えることができる。ここで図4に、例えば中心周波数が3バンドで阻止域における減衰量が4種類のパターンのSAWフィルタを製造する場合について、従来どおりSAW共振子1と信号路2を同時に露光処理する場合と、本発明における実施形態であるSAW共振子1と信号路2とで別々のフォトマスク5a、5cを用いて露光処理を行う場合と、における使用フォトマスク数を比較した説明図を示しておく。従来の場合では3バンド×4種類=計12枚の高精度に作製されたフォトマスク5dを用意しなければならないのに対し、本発明においては3枚の高精度マスク5aと4枚の低精度マスク5cがあればよい。従って、低コストで設計自由度の高いSAWデバイスが実現可能となり、所望の性能を有するデバイスを早期に開発できる。また、SAWフィルタの製造時においても、一の種別阻止域におけるフィルタ特性の製品で用いたSAW共振子11~16のマスクを他の種別の製品に流用できる場合には、やはりマスクの数を抑えることができ、製造コストの低廉化に寄与する。なお、信号路2のパターンを変更することで阻止域における減衰特性にバリエーションを持たせた場合についてのSAWフィルタ回路の平面図の例を図5~図7に示す。更にまた、信号路2の寸法は高精度が要求されないことから、その製作手法はフォトリソグラフィに限らず銀ペーストなどのスクリーン印刷、低抵抗が期待できる厚膜メッキあるいはインクジェット描画などを用いることができる。インクジェット描画法を用いる場合には次のようにして処理を行う。圧電基板10上に既述のようにしてSAW共振子のパターンを形成した後、当該圧電基板10を、X,Y方向に移動自在、昇降自在かつ鉛直軸周りに回転自在な載置台上に水平に載置する。そして圧電基板10上のSAW共振子のパターンをカメラで撮像してパターンの水平方向の位置及び向きをコンピュータで認識し、認識した位置情報に基づいて、位置が固定されたインクジェットノズルの下方領域にて載置台を移動制御し、当該ノズルから導電性のペーストを吐出させて信号路2に対応するように当該ペーストのパターンを形成し、ペーストを乾燥させて信号路2を作製する。またスクリーン印刷法を用いる場合には次のようにして処理を行う。圧電基板10上に既述のようにしてSAW共振子のパターンを形成した後、信号路2に対応する部位に開口部を形成したメタルマスクを圧電基板10上に重ねて配置する。その後当該メタルマスクの上から導電性ペーストを供給することにより前記開口部に導電性ペーストが流入する。その後メタルマスクを取り除き、当該ペーストを乾燥させることにより信号路2を作製する。また信号路2及びIDT電極は一層の金属膜からなることに限らず、例えば基板側からアルミニウム、チタン、金を順番に積層した3層構造体や、他の金属を組み合わせた2層構造体、あるいは4層以上の金属膜の積層体などであってもよい。以下、本発明における他の実施形態について説明する。図8は、図1における信号路2の接地用電極部分2bを、インダクタンス調整回路部として使用している例である。この接地用電極部分インダクタンス調整回路部2bは、当該部分のインダクタンス値を調整することにより、SAWデバイスの阻止域における仕様を設定するための部位である。このため、信号路の寸法精度を、信号路2aにおけるインダクタンス調整回路部2b以外の部分よりも高く、例えば0.1μmオーダーの精度に設定している。インダクタンス調整回路部2bの寸法精度は、SAW共振子11~16よりも低い。図9A及び図9Bは、このSAWフィルタにおけるパターン形成工程を模式的に示している。まず、既述の実施形態と同様にして、圧電基板10上にSAW共振子1のパターン形成を行う図3Aa~図3Bf。続いて、図9Agに示すように、圧電基板10上にレジスト4bを塗布し、インダクタンス調整回路部2bのパターン形成用マスク5bにて露光処理を行う図9Ah。そして、現像処理、金属薄膜3bの蒸着及びレジスト4bの除去をこの順に行うことでインダクタンス調整回路部2bのパターンが形成される図9Ai。更に同様に、圧電基板10上へのレジスト4cの塗布図9Bj、信号路2aのパターン形成用マスク5cを用いる露光処理図9Bk、現像処理を行う。次いで、金属薄膜3cの蒸着及びレジスト4cの除去をこの順に行うことで信号路2aのパターンが形成される図9Bl。このように、SAW共振子以外の部分で精度を要求される場合においても、本発明は適用可能である。続いて、本発明の他の実施形態として、デュプレクサの製造方法について説明する。本実施形態のデュプレクサは、図10に示すように、1枚の圧電基板10上にアンテナポート6に信号を送信する低域送信側フィルタ61aと、アンテナポート6から受信信号を受信する高域受信側フィルタ61bとを備えている。これら両フィルタ61a、61bは、夫々の入出力ポート6、6は、同一のアンテナポート6に接続されて一体化されている。両フィルタ61a、61bは夫々、直列腕のSAW共振子62、62及び並列腕のSAW共振子63、63によりラダー型フィルタを構成している。図10中64は信号路、65a及び65bは夫々低域側フィルタポート及び高域側フィルタポートであり、図中66は接地用電極である。またこのデュプレクサには、アイソレーション特性の劣化を抑制するために、シールド電極7が設けられている。このシールド電極7は、その一端において低域側フィルタ61aの接地用電極66に電気的に接続されており、アンテナポート6付近まで伸ばされている。一方シールド電極7の他端は、アンテナポート6とのパターン間隔が離間寸法Lとなるように近接して配置されており、図11に示すように、シールド電極7とアンテナポート6との間で容量結合Cが形成されるようになっている。このパターン間隔の大きさ離間寸法Lを適切化することにより、アイソレーション特性を良好にすることができる。次にこのデュプレクサの製造工程について説明する。図12は、この製造工程を説明するためにSAW共振子6263、信号路64、標準シールド電極71及び調整用シールド電極72を便宜的に配置した、デュプレクサの模式的な断面図である。ここで言う標準シールド電極71とは、このデュプレクサのアイソレーション特性が適切になるように離間寸法Lを調整する前のいわば暫定的なシールド電極7のことである。標準暫定的なシールド電極71に追加してパターン形成を行い、離間間隔Lを調整するためのシールド電極7の追加部分のことを調整用シールド電極72と呼ぶ。暫定的なシールド電極71の形成時の離間寸法Lは、その後の調整用シールド電極72により離間間隔Lの調整が可能なように設計値よりも大きめにとっている。先ず例えば水晶からなる圧電基板10上に第1回成膜処理を行って、例えばアルミニウムからなる金属薄膜3eを成膜する図12Aa。更にこの金属薄膜3e上にレジストを塗布してレジスト膜4eを形成する図12Ab。そしてSAW共振子6263、信号路64及び標準シールド電極71を形成するための寸法精度の高い高精度なフォトマスク5eを用いて紫外線を照射する露光処理を行う図12Ac。この高精度なフォトマスク5eの寸法精度は例えばμmオーダーあるいは0.1μmオーダーである。その後現像処理によりSAW共振子6263、信号路64及び標準シールド電極71に対応するレジストパターンを形成して図12Ad、ドライエッチングによりレジスト膜4eから露出した部分の金属薄膜3eを除去し図12Ae、更にアッシングにより残りのレジスト膜を除去する図12Bf。こうして、図13に示すように、SAW共振子6263、信号路64及び標準シールド電極71のパターン形成が完了する。続いて調整用シールド電極72のパターン形成を行い、アイソレーション特性の調整を行う。先ず上述のSAW共振子6263、信号路64及び標準シールド電極71のパターンが形成された圧電基板10上に第2回成膜処理を行って例えばアルミニウムからなる金属薄膜3fを成膜し図12Bg、更にレジスト膜4fを形成する図12Bh。このレジスト膜4fに対して、SAW共振子6263等用のものに比べて寸法精度が低い、調整用シールド電極72を形成するためのフォトマスク5fを用いて露光処理を行い図12Bi、現像する図12Bj。このフォトマスク5fの寸法精度は例えば10μmオーダーである。そして第2回成膜処理により成膜された金属薄膜3fをエッチングし、更にアッシングを行ってレジスト膜4fを除去し図12Ck及びl、図14aに示すように、デュプレクサのパターン形成が完了する。この後、製造したデュプレクサのアイソレーション特性を計測して適切な離間間隔Lを検討し、離間間隔Lを変更した方がよい場合には、その離間寸法を変えた調整用シールド電極72用のフォトマスク5fと前述のSAW共振子6263等用のフォトマスク5eを用いて同様にデュプレクサを製造し、そのアイソレーション特性を計測する。図14b及びcは、このとき圧電基板10上に形成されたパターンの例を示している。尚、判別しやすいように、信号路64やシールド電極71、72などにはハッチングを付してある。このデュプレクサの製造方法の実施形態によれば、SAW共振子形成用のフォトマスク5eと調整用シールド電極72形成用のフォトマスク5fとを別々に作成して、SAW共振子6263及びシールド電極772の夫々のパターンを別々に形成している。従って、離間間隔Lが異なる複数種類の調整用シールド電極72用のフォトマスク5fに対して、高精度のフォトマスクであるSAW共振子のパターン形成用のフォトマスク5eを流用することができるので、フォトマスク作成の手間や費用を抑えることができる。またこれらの離間間隔Lの違う各シールド電極用のフォトマスク5fは、構成の異なる別のSAW共振子用のフォトマスクとも組み合わせて利用できるため、更に手間や費用を抑えることができる。上述のデュプレクサの製造工程の実施形態では、シールド電極7をアンテナポート6に近接配置して容量結合を形成しているが、本発明はこれに限らず、良好なアイソレーション特性を得るためには、図15及び図16に示すように、シールド電極7をアンテナポート6に近接させる代わりに低域側フィルタポート65aに近接配置して容量結合を形成してもよい。この場合においても、SAW共振子形成用のフォトマスク5eと調整用シールド電極72形成用のフォトマスク5fとを別々に作成することにより、同様の効果が得られる。またシールド電極7をアンテナポート6及び低域側フィルタポート65aの両方に近接配置して夫々において容量結合を形成してもよい。また上述のデュプレクサの製造工程の実施形態では、標準暫定的なシールド電極71をSAW共振子6263と同時に形成しているが、SAW共振子6263を形成する工程と切り離し、同時に形成するようにしてもよい。即ち、本発明は、素子部であるSAW共振子6263とシールド電極の一部である標準シールド電極71とを高精度フォトマスクを用いて同時に形成してもよいが、SAW共振子を高精度フォトマスクを用いて形成し、シールド電極の全部標準シールド電極71と調整用シールド電極72を低精度フォトマスクを用いて形成してもよく、この場合においても同様の効果がある。"