2次元電子ガスが生成されると共にチャネル層として機能する窒化ガリウム層13と、前記窒化ガリウム層13の上に積層されていると共に、バリア層として機能する窒化アルミニウムガリウム層14と、を含んだ基板10と、前記窒化アルミニウムガリウム層14の上に設けられていると共に前記窒化アルミニウムガリウム層14とオーミック接触したソース電極30と、前記窒化アルミニウムガリウム層14の上に前記ソース電極30から離間して設けられていると共に前記窒化アルミニウムガリウム層14とオーミック接触したドレイン電極31と、前記ソース電極30と前記ドレイン電極31との間の前記窒化アルミニウムガリウム層14の上に形成された層間絶縁膜20、21と、前記層間絶縁膜20、21の上に形成されたゲート電極32と、を有する高電子移動度トランジスタが構成されており、前記基板10のうち前記窒化ガリウム層13に前記2次元電子ガスが生成される領域が活性層領域40として機能するように構成された半導体装置であって、アノードが前記ゲート電極32に電気的に接続されていると共にカソードが前記ドレイン電極31に電気的に接続されたゲート-ドレイン間のダイオード60、70を備えていることを特徴とする半導体装置。前記基板10のうち前記活性層領域40を除いた領域の少なくとも一部が、前記活性層領域40とは電気的に分離された素子分離領域50とされ、前記ダイオード60、70は、前記素子分離領域50に配置されていることを特徴とする請求項1に記載の半導体装置。前記素子分離領域50は、当該素子分離領域50における前記窒化ガリウム層13と前記窒化アルミニウムガリウム層14とにイオン注入されたことにより前記活性層領域40とは電気的に分離されていることを特徴とする請求項2に記載の半導体装置。前記素子分離領域50は、当該素子分離領域50における前記窒化ガリウム層13と前記窒化アルミニウムガリウム層14とがメサエッチングされたことにより前記活性層領域40とは電気的に分離されていることを特徴とする請求項2に記載の半導体装置。前記素子分離領域50は、当該素子分離領域50に位置する前記窒化ガリウム層13と前記窒化アルミニウムガリウム層14との全てが除去されたことにより前記活性層領域40とは電気的に分離されていることを特徴とする請求項2に記載の半導体装置。前記素子分離領域50には、前記窒化アルミニウムガリウム層14の上に形成された前記層間絶縁膜20、21が設けられており、前記ダイオード60、70は、前記層間絶縁膜20、21の上に配置されていることを特徴とする請求項2ないし5のいずれか1つに記載の半導体装置。前記ダイオード60、70は、ポリシリコンにより形成された第1導電型層62と第2導電型層63との電気的接続により構成されていることを特徴とする請求項6に記載の半導体装置。前記ダイオード60、70は、ショットキー電極72とオーミック電極73とにより構成されたショットキーレベルシフトダイオードであることを特徴とする請求項2ないし4のいずれか1つに記載の半導体装置。前記ゲート電極32に接続されたゲート引き出し配線35と、前記ドレイン電極31接続されたドレイン引き出し配線34と、前記ダイオード60、70のアノードと前記ゲート引き出し配線35とに接続された第1引き出し配線36と、前記ダイオード60、70のカソードと前記ドレイン引き出し配線34とに接続された第2引き出し配線37と、を備えていることを特徴とする請求項1ないし8のいずれか1つに記載の半導体装置。アノードが前記ソース電極30に電気的に接続されていると共にカソードが前記ゲート電極32に電気的に接続されたゲート-ソース間のダイオード61、71を備えていることを特徴とする請求項1ないし9のいずれか1つに記載の半導体装置。前記ゲート-ソース間のダイオード61、71は、前記基板10のうち前記活性層領域40を除いた領域の少なくとも一部が、前記活性層領域40とは電気的に分離された素子分離領域50に配置されていることを特徴とする請求項10に記載の半導体装置。前記ゲート電極32に接続されたゲート引き出し配線35と、前記ソース電極30に接続されたソース引き出し配線33と、前記ゲート-ソース間のダイオード61、71のカソードと前記ゲート引き出し配線35とに接続された第1引き出し配線36と、前記ゲート-ソース間のダイオード61、71のアノードと前記ソース引き出し配線33とに接続された第3引き出し配線38と、を備えていることを特徴とする請求項10または11に記載の半導体装置。2次元電子ガスが生成されると共にチャネル層として機能する窒化ガリウム層13と、前記窒化ガリウム層13の上に積層されていると共に、バリア層として機能する窒化アルミニウムガリウム層14と、を含んだ基板10と、前記窒化アルミニウムガリウム層14の上に設けられていると共に前記窒化アルミニウムガリウム層14とオーミック接触したソース電極30と、前記窒化アルミニウムガリウム層14の上に前記ソース電極30から離間して設けられていると共に前記窒化アルミニウムガリウム層14とオーミック接触したドレイン電極31と、前記ソース電極30と前記ドレイン電極31との間の前記窒化アルミニウムガリウム層14の上に形成された層間絶縁膜20、21と、前記層間絶縁膜20、21の上に形成されたゲート電極32と、を有する高電子移動度トランジスタが構成されており、前記基板10のうち前記窒化ガリウム層13に前記2次元電子ガスが生成される領域が活性層領域40として機能するように構成された半導体装置の製造方法であって、前記基板10を用意する工程と、前記基板10のうち前記活性層領域40となる領域を除いた少なくとも一部の領域に、前記活性層領域40とは電気的に分離される素子分離領域50を形成する工程と、前記基板10のうち前記活性層領域40となる領域に前記高電子移動度トランジスタを形成する工程と、前記素子分離領域50に、アノードが前記ゲート電極32に接続されていると共にカソードが前記ドレイン電極31に接続されたゲート-ドレイン間のダイオード60、70を形成する工程と、を含んでいることを特徴とする半導体装置の製造方法。前記素子分離領域50を形成する工程では、前記基板10のうち前記素子分離領域50となる領域に位置する前記窒化ガリウム層13と前記窒化アルミニウムガリウム層14とにイオン注入することにより、前記活性層領域40とは電気的に分離された前記素子分離領域50を形成することを特徴とする請求項13に記載の半導体装置の製造方法。前記素子分離領域50を形成する工程では、前記基板10のうち前記素子分離領域50となる領域に位置する前記窒化ガリウム層13と前記窒化アルミニウムガリウム層14とをメサエッチングすることにより、前記活性層領域40とは電気的に分離された前記素子分離領域50を形成することを特徴とする請求項13に記載の半導体装置の製造方法。前記素子分離領域50を形成する工程では、前記基板10のうち前記素子分離領域50となる領域に位置する前記窒化ガリウム層13と前記窒化アルミニウムガリウム層14との全てを除去することにより、前記活性層領域40とは電気的に分離された前記素子分離領域50を形成することを特徴とする請求項13に記載の半導体装置の製造方法。前記素子分離領域50を形成する工程では、前記窒化アルミニウムガリウム層14の上に前記層間絶縁膜20、21を形成する工程が含まれており、前記ゲート-ドレイン間のダイオード60、70を形成する工程では、前記層間絶縁膜20、21の上に前記ゲート-ドレイン間のダイオード60、70を形成することを特徴とする請求項13ないし16のいずれか1つに記載の半導体装置の製造方法。前記ゲート-ドレイン間のダイオード60、70を形成する工程では、ポリシリコンの第1導電型層62と第2導電型層63とにより構成されたポリシリコンダイオードを形成することを特徴とする請求項17に記載の半導体装置の製造方法。前記ゲート-ドレイン間のダイオード60、70を形成する工程では、ショットキー電極72とオーミック電極73とにより構成されたショットキーレベルシフトダイオードを形成することを特徴とする請求項13ないし15のいずれか1つに記載の半導体装置の製造方法。前記ゲート-ドレイン間のダイオード60、70を形成する工程の後、前記ゲート電極32に接続されるゲート引き出し配線35と、前記ドレイン電極31接続されるドレイン引き出し配線34と、前記ゲート-ドレイン間のダイオード60、70のアノードと前記ゲート引き出し配線35とを接続する第1引き出し配線36と、前記ゲート-ドレイン間のダイオード60、70のカソードと前記ドレイン引き出し配線34とを接続する第2引き出し配線37と、を形成する工程を含んでいることを特徴とする請求項13ないし19のいずれか1つに記載の半導体装置の製造方法。前記ゲート-ドレイン間のダイオード60、70を形成する工程では、前記素子分離領域50に、アノードが前記ソース電極30に接続されていると共にカソードが前記ゲート電極32に接続されたゲート-ソース間のダイオード61、71を形成することを特徴とする請求項13ないし20のいずれか1つに記載の半導体装置の製造方法。前記ゲート-ソース間のダイオード61、71を形成する工程の後、前記ゲート電極32に接続されるゲート引き出し配線35と、前記ソース電極30に接続されるソース引き出し配線33と、前記ゲート-ソース間のダイオード61、71のカソードと前記ゲート引き出し配線35とを接続する第1引き出し配線36と、前記ゲート-ソース間のダイオード61、71のアノードと前記ソース引き出し配線33とを接続する第3引き出し配線38と、を形成する工程を含んでいることを特徴とする請求項21に記載の半導体装置の製造方法。しかしながら、GaN-HEMTを誘導負荷のある電源や誘導負荷モータを有するインバータ等に応用する場合には以下のような問題がある。HEMTに誘導性負荷が接続された場合、ターンオフした際に誘導性負荷に蓄積したエネルギーを回路内で消費する必要がある。ここで、エネルギーは自己インダクタンスをLとし電流をIとするとE=1/2×LI2で表される。Siを用いたMOSFETは、デバイス構造にドレイン-ソース間に逆並列に接続された寄生ダイオードを有している。寄生ダイオードのカソードはドレインに接続され、アノードはソースに接続されている。MOSFETをオフしたときは、寄生ダイオードのアバランシェ領域を利用して、誘導性負荷からのエネルギーを消費することができるため、比較的大きなアバランシェエネルギー耐量を有する。アバランシェエネルギー耐量とは、デバイスの破壊耐性の指標であり、誘導性負荷に蓄積されたエネルギーをデバイスで消費した場合、デバイスが破壊に至らすに消費できる最大エネルギーと定義される。一方、GaN-HEMTやGaAs-HEMT等の化合物半導体の電界効果トランジスタデバイスは、通常、P型領域を持たないため、寄生ダイオード構造を持たず、誘導性負荷からのエネルギーを素子内部で消費できず、ゲートドレイン間耐圧BVgd、またソースドレインオフ間耐圧BVdsoffを上回り素子破壊に至る。したがって、インバータ等、自己インダクタンスLを持つ誘導性負荷のシステムでは、保護素子とともに用いられるのが通例である。図10は、保護素子接続の一例を示した図である。図10aはダイオードがソース-ドレイン間に接続された例であり、図10bはダイオードがゲート-ドレイン間、およびゲート-ソース間に接続された例である。図10aに示された接続形態は例えば特開2009-164158号公報に記載されたものであるが、ダイオードにMOSFETの定格電流と同様の電流容量が要求されるため、保護素子の占有面積が大きくなるという欠点がある。また、図10bに示された接続形態はGaN-HEMTでは未だ提案されていないものの、IGBT素子の保護回路と同等の接続形態である。これは、ゲート-ドレイン間電圧が上昇すると、ゲート-ドレイン間のツェナーダイオードが働き、同時にゲート-ソース間のダイオードも働く。このためゲート電圧が持ち上がり、チャネルが開いてアバランシェエネルギーが放出される仕組みの接続である。IGBT素子に接続された誘導負荷のエネルギーでドレイン電圧が増大したとき、ゲート電圧にそのドレイン電圧を変調して伝達することでチャネルが開き、アバランシェエネルギーを放出する仕組みのため、大きな保護素子を必要としない利点を持つ。そこで、GaN-HEMTについてもIGBT素子と同様に保護素子としてダイオードを設けることが考えられる。IGBT素子の保護素子はSiダイオードで構成されるため、これと同様にGaN層の上にダイオードとなる例えばポリシリコンを形成することが自然である。GaN層は半絶縁性なので、GaN層の上にポリシリコン層を直接形成できるが、シリコンがGaN層に進入してドーパントになってしまう。これを回避するため、GaN層の上に絶縁層を介してポリシリコン層を直接形成することになるが、GaN層、絶縁層、およびポリシリコン層による寄生容量が形成されてしまう。以上のように、GaN-HEMTにダイオード構造を設けることは困難であり、もちろん今日までGaN-HEMTに適した保護ダイオード構造が示されたことはなかった。本発明は上記点に鑑み、窒化ガリウムGaN系のHEMTを保護するダイオード構造を備えた半導体装置を提供することを第1の目的とする。また、その製造方法を提供することを第2の目的とする。上記目的を達成するため、請求項1に記載の発明では、2次元電子ガスが生成されると共にチャネル層として機能する窒化ガリウム層13と、窒化ガリウム層13の上に積層されていると共に、バリア層として機能する窒化アルミニウムガリウム層14と、を含んだ基板10と、窒化アルミニウムガリウム層14の上に設けられていると共に窒化アルミニウムガリウム層14とオーミック接触したソース電極30と、窒化アルミニウムガリウム層14の上にソース電極30から離間して設けられていると共に窒化アルミニウムガリウム層14とオーミック接触したドレイン電極31と、ソース電極30とドレイン電極31との間の窒化アルミニウムガリウム層14の上に形成された層間絶縁膜20、21と、層間絶縁膜20、21の上に形成されたゲート電極32と、を有する高電子移動度トランジスタが構成されている。また。基板10のうち窒化ガリウム層13に2次元電子ガスが生成される領域が活性層領域40として機能するように構成されている。そして、アノードがゲート電極32に電気的に接続されていると共にカソードがドレイン電極31に電気的に接続されたゲート-ドレイン間のダイオード60、70を備えていることを特徴とする。これによると、ゲート-ドレイン間のダイオード60、70によってゲート電極32にドレイン電極31の電圧を伝えることができるので、窒化ガリウム系の高電子移動度トランジスタのチャネルを通してエネルギーを流すことができる。したがって、ダイオード60、70によって窒化ガリウム系の高電子移動度トランジスタを保護することができる。請求項2に記載の発明では、基板10のうち活性層領域40を除いた領域の少なくとも一部が、活性層領域40とは電気的に分離された素子分離領域50とされ、ダイオード60、70は、素子分離領域50に配置されていることを特徴とする。このように、基板10のうち高電子移動度トランジスタが動作する領域とは異なる素子分離領域50にダイオード60、70を配置しているので、1つの基板10に窒化ガリウム系の高電子移動度トランジスタとダイオード60、70の両方を備えた構造を得ることができる。このようにして、窒化ガリウム系の高電子移動度トランジスタにダイオード60、70を内蔵した構造を得ることができる。請求項3に記載の発明のように、請求項2に記載の発明において、素子分離領域50は、当該素子分離領域50における窒化ガリウム層13と窒化アルミニウムガリウム層14とにイオン注入されたことにより活性層領域40とは電気的に分離された構造とすることができる。また、請求項4に記載の発明のように、請求項2に記載の発明において、素子分離領域50は、当該素子分離領域50における窒化ガリウム層13と窒化アルミニウムガリウム層14とがメサエッチングされたことにより活性層領域40とは電気的に分離された構造とすることができる。さらに、請求項5に記載の発明では、請求項2に記載の発明において、素子分離領域50は、当該素子分離領域50に位置する窒化ガリウム層13と窒化アルミニウムガリウム層14との全てが除去されたことにより活性層領域40とは電気的に分離された構造とすることができる。請求項6に記載の発明では、素子分離領域50には、窒化アルミニウムガリウム層14の上に形成された層間絶縁膜20、21が設けられており、ダイオード60、70は、層間絶縁膜20、21の上に配置されていることを特徴とする。これによると、ダイオード60、70が基板10の上に直接接触しないので、ダイオード60、70を構成する材料が基板10に拡散してしまうことを抑制することができる。請求項7に記載の発明では、ダイオード60、70は、ポリシリコンにより形成された第1導電型層62と第2導電型層63との電気的接続により構成されていることを特徴とする。このように、ダイオード60、70をポリシリコンで形成したとしても、ポリシリコンの不純物活性化時は層間絶縁膜20、21によって窒化ガリウム層13や窒化アルミニウムガリウム層14へのシリコンの拡散を防止することができる。したがって、ポリシリコンによってダイオード60、70を構成することができる。請求項8に記載の発明では、ダイオード60、70は、ショットキー電極72とオーミック電極73とにより構成されたショットキーレベルシフトダイオードであることを特徴とする。このように、ショットキーダイオードの順方向特性をもつダイオードを保護素子とすることもできる。請求項9に記載の発明では、ゲート電極32に接続されたゲート引き出し配線35と、ドレイン電極31接続されたドレイン引き出し配線34と、ダイオード60、70のアノードとゲート引き出し配線35とに接続された第1引き出し配線36と、ダイオード60、70のカソードとドレイン引き出し配線34とに接続された第2引き出し配線37と、を備えていることを特徴とする。このように、オーミックメタルであるソース電極30やドレイン電極31の一部を配線としてゲート-ドレイン間のダイオード60、70にそのまま引き回さずに、引き出し配線を用いているので、ゲート-ドレイン間のダイオード60、70を構成する材料とソース電極30やドレイン電極31を構成する材料とがシリサイド化してしまうことを防止することができる。そして、請求項10に記載の発明のように、アノードがソース電極30に電気的に接続されていると共にカソードがゲート電極32に電気的に接続されたゲート-ソース間のダイオード61、71を備えることもできる。また、請求項11に記載の発明のように、請求項10に記載の発明において、ゲート-ソース間のダイオード61、71は、基板10のうち活性層領域40を除いた領域の少なくとも一部が、活性層領域40とは電気的に分離された素子分離領域50に配置されている構成とすることもできる。請求項12に記載の発明では、請求項10または11に記載の発明において、ゲート電極32に接続されたゲート引き出し配線35と、ソース電極30に接続されたソース引き出し配線33と、ゲート-ソース間のダイオード61、71のカソードとゲート引き出し配線35とに接続された第1引き出し配線36と、ゲート-ソース間のダイオード61、71のアノードとソース引き出し配線33とに接続された第3引き出し配線38と、を備えていることを特徴とする。このように、オーミックメタルであるソース電極30やドレイン電極31の一部を配線としてゲート-ソース間のダイオード61、71にそのまま引き回さずに、引き出し配線を用いているので、ゲート-ソース間のダイオード61、71を構成する材料とソース電極30やドレイン電極31を構成する材料とがシリサイド化してしまうことを防止することができる。上記では、半導体装置の構成について述べたが、上記構成を備えた半導体装置を製造する方法について以下に述べる。請求項13に記載の発明では、基板10を用意する工程と、基板10のうち活性層領域40となる領域を除いた少なくとも一部の領域に、活性層領域40とは電気的に分離される素子分離領域50を形成する工程と、基板10のうち活性層領域40となる領域に高電子移動度トランジスタを形成する工程と、素子分離領域50に、アノードがゲート電極32に接続されていると共にカソードがドレイン電極31に接続されたゲート-ドレイン間のダイオード60、70を形成する工程と、を含んでいることを特徴とする。これにより、窒化ガリウム系の高電子移動度トランジスタにダイオード60、70を内蔵した半導体装置を得ることができる。そして、請求項14に記載の発明のように、請求項13に記載の発明において、素子分離領域50を形成する工程では、基板10のうち素子分離領域50となる領域に位置する窒化ガリウム層13と窒化アルミニウムガリウム層14とにイオン注入することにより、活性層領域40とは電気的に分離された素子分離領域50を形成することができる。また、請求項15に記載の発明では、請求項13に記載の発明において、素子分離領域50を形成する工程では、基板10のうち素子分離領域50となる領域に位置する窒化ガリウム層13と窒化アルミニウムガリウム層14とをメサエッチングすることにより、活性層領域40とは電気的に分離された素子分離領域50を形成することができる。さらに、請求項16に記載の発明では、請求項13に記載の発明において、素子分離領域50を形成する工程では、基板10のうち素子分離領域50となる領域に位置する窒化ガリウム層13と窒化アルミニウムガリウム層14との全てを除去することにより、活性層領域40とは電気的に分離された素子分離領域50を形成することもできる。請求項17に記載の発明では、素子分離領域50を形成する工程では、窒化アルミニウムガリウム層14の上に層間絶縁膜20、21を形成する工程が含まれている。また、ゲート-ドレイン間のダイオード60、70を形成する工程では、層間絶縁膜20、21の上にゲート-ドレイン間のダイオード60、70を形成することを特徴とする。これによると、ダイオード60、70を基板10の上に直接接触させないように形成できるので、ダイオード60、70を構成する材料が基板10に拡散することを抑制することができる。そして、請求項18に記載の発明のように、請求項17に記載の発明において、ゲート-ドレイン間のダイオード60、70を形成する工程では、ポリシリコンの第1導電型層62と第2導電型層63とにより構成されたポリシリコンダイオードを形成することができる。一方、請求項19に記載の発明のように、ゲート-ドレイン間のダイオード60、70を形成する工程では、ショットキー電極72とオーミック電極73とにより構成されたショットキーレベルシフトダイオードを形成することもできる。請求項20に記載の発明では、ゲート-ドレイン間のダイオード60、70を形成する工程の後、ゲート電極32に接続されるゲート引き出し配線35と、ドレイン電極31接続されるドレイン引き出し配線34と、ゲート-ドレイン間のダイオード60、70のアノードとゲート引き出し配線35とを接続する第1引き出し配線36と、ゲート-ドレイン間のダイオード60、70のカソードとドレイン引き出し配線34とを接続する第2引き出し配線37と、を形成する工程を含んでいることを特徴とする。これにより、ゲート-ドレイン間のダイオード60、70を構成する材料とソース電極30やドレイン電極31を構成する材料とがシリサイド化させずに引き出し配線を形成することができる。また、請求項21に記載の発明では、ゲート-ドレイン間のダイオード60、70を形成する工程では、素子分離領域50に、アノードがソース電極30に接続されていると共にカソードがゲート電極32に接続されたゲート-ソース間のダイオード61、71を形成することができる。そして、請求項22に記載の発明では、請求項21に記載の発明において、ゲート-ソース間のダイオード61、71を形成する工程の後、ゲート電極32に接続されるゲート引き出し配線35と、ソース電極30に接続されるソース引き出し配線33と、ゲート-ソース間のダイオード61、71のカソードとゲート引き出し配線35とを接続する第1引き出し配線36と、ゲート-ソース間のダイオード61、71のアノードとソース引き出し配線33とを接続する第3引き出し配線38と、を形成する工程を含んでいることを特徴とする。これにより、ゲート-ソース間のダイオード61、71を構成する材料とソース電極30やドレイン電極31を構成する材料とがシリサイド化させずに引き出し配線を形成することができる。なお、この欄および特許請求の範囲で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、図中、同一符号を付してある。また、以下の各実施形態で示されるN型は本発明の第1導電型に対応し、P型は本発明の第2導電型に対応している。第1実施形態図1は、本実施形態に係る半導体装置の平面図である。また、図2は図1のA-A’断面図であり、図3は図1のB-B’断面図である。図1~図3を参照して本実施形態に係る半導体装置の構成について説明する。まず、本実施形態に係る半導体装置は窒化ガリウム系の高電子移動度トランジスタ以下、GaN-HEMTというを備えている。図2に示されるように、GaN-HEMTは、支持基板11、バッファ層12、窒化ガリウム層13以下、GaN層13という、および窒化アルミニウムガリウム層14以下、AlGaN層14というが順に積層された基板10に形成されている。支持基板11は、例えば単結晶Si基板である。バッファ層12は、支持基板11の格子定数とGaN層13の格子定数を合わせるための化合物層である。バッファ層12の厚みは例えば1μm~2μmである。GaN層13は、2次元電子ガスを生成するチャネル層であり、バッファ層12の上に積層されている。GaN層13に2次元電子ガスが発生すると、2次元電子ガス層15が形成される。GaN層13の厚みは例えば1μmである。AlGaN層14は、チャネル層の電子の障壁となるバリア層であり、GaN層13の上に積層されている。AlGaN層14の厚みは例えば20nmである。そして、上記のような積層構造の基板10の表面、すなわちAlGaN層14の表面に100nm程度の層間絶縁膜20が形成されている。層間絶縁膜20のうちの一部が開口し、この開口部にソース電極30とソース電極30から離間したドレイン電極31とが形成されている。これらソース電極30およびドレイン電極31は、層間絶縁膜20が基板10の表面の面方向と平行な一方向に沿って開口しており、その開口部に延設されている。したがって、ソース電極30およびドレイン電極31はAlGaN層14の上に設けられている。なお、ソース電極30とドレイン電極31とは離間しているので、これらソース電極30とドレイン電極31との間のAlGaN層14の上には当然層間絶縁膜20が設けられている。ソース電極30およびドレイン電極31は、AlGaN層14とオーミック接触したオーミックメタルである。オーミックメタルとして、例えばTi/Al層が形成されている。また、ソース電極30とドレイン電極31との間の層間絶縁膜20の上に上述の一方向に沿ってゲート電極32が形成されている。ゲート電極32は、例えばNiで形成されたショットキー電極である。したがって、図2に示されるように、2つのドレイン電極31の間に1つのソース電極30が配置されている。そして、一方のドレイン電極31とソース電極30との間に一方のゲート電極32が配置されている。また、他方のドレイン電極31とソース電極30との間に他方のゲート電極32が配置されている。上記の構成において、基板10のうちGaN層13に2次元電子ガスが発生する2次元電子ガス層15の領域が活性層領域40として機能する。すなわち、活性層領域40はGaN-HEMTが動作するアクティブ領域である。この活性層領域40は、図1に示されるように、四角形状に区画されている。一方、基板10のうち活性層領域40を除いた領域の少なくとも一部が、活性層領域40とは電気的に分離された素子分離領域50となっている。本実施形態では、活性層領域40を除いた他の領域は全て素子分離領域50となっている。そして、素子分離領域50は、当該素子分離領域50におけるGaN層13とAlGaN層14とにArイオンやNイオンがイオン注入されたことにより、GaN層13およびAlGaN層14に素子分離層51が形成されている。これにより、素子分離領域50は活性層領域40とは電気的に分離されている。図2に示されるように、基板10におけるイオン注入の深さはGaN層13に達する深さである。具体的には、GaN層13の2次元電子ガス層15よりも深くイオン注入されている。このように、素子分離領域50はイオン注入によってGaN-HEMTが動作しないようにされた領域である。図2に示されるように、ソース電極30の上にはソース引き出し配線33が設けられている。このソース引き出し配線33は、図1に示されるように、ソース電極30の延設方向の一方の方向に引き出され、層間絶縁膜20上においてソース電極30の延設方向に垂直な方向の一方の方向に引き回されていると共に端部がパッド状にレイアウトされている。また、図2に示されるように、ドレイン電極31の上にはドレイン引き出し配線34が設けられている。図1に示されるように、ドレイン引き出し配線34は、ソース電極30の延設方向の他方の方向に引き出され、層間絶縁膜20上においてソース電極30の延設方向に垂直な方向の一方の方向に引き回されていると共に端部がパッド状にレイアウトされている。図1に示されるように、ゲート電極32はゲート引き出し配線35に接続されている。このゲート引き出し配線35は、ソース電極30の延設方向の他方の方向に引き出され、層間絶縁膜20上においてソース電極30の延設方向に垂直な方向の一方の方向に引き回されていると共に端部がパッド状にレイアウトされている。ゲートパッドはドレインパッドとソースパッドとの間に配置されている。すなわち、ゲート電極32はソース引き出し配線33およびドレイン引き出し配線34と同じ工程で形成された電極であり、その一部が配線として機能する。なお、各パッドはワイヤ等を介して図示しない外部回路と電気的に接続される。そして、基板10上には、アノードがゲート電極32に電気的に接続されていると共にカソードがドレイン電極31に電気的に接続されたゲート-ドレイン間のダイオード60が設けられている。また、基板10上には、アノードがソース電極30に電気的に接続されていると共にカソードがゲート電極32に電気的に接続されたゲート-ソース間のダイオード61が設けられている。これらのダイオード60、61は、基板10のうち活性層領域40とは電気的に分離された素子分離領域50に配置されている。具体的には、各ダイオード60、61は、ソース電極30の延設方向に垂直な方向の他方の方向に位置する層間絶縁膜20上にそれぞれ配置されている。図1に示されるように、各ダイオード60、61は、ポリシリコンにより形成されたN型層62とP型層63とが交互に配置された電気的接続により構成されている。これらN型層62およびP型層63は、ソース電極30の延設方向に沿って交互に繰り返し配置されている。そして、ゲート-ドレイン間のダイオード60のアノードはゲート引き出し配線35から引き出された第1引き出し配線36を介してゲート電極32に電気的に接続されている。また、ゲート-ドレイン間のダイオード60のカソードはドレイン引き出し配線34から引き出された第2引き出し配線37を介してドレイン電極31に電気的に接続されている。また、図2に示されるように、第1引き出し配線36および第2引き出し配線37の端部は、ダイオード60を構成するポリシリコンの上に配置されている。このように、ダイオード60の引き出し配線として、ソース電極30やドレイン電極31と同じTi/Al電極ではなく、その上層の引き出し配線すなわちゲート電極32と同じ配線を採用しているのは、次の理由による。GaN-HEMTのオーミック材料は、上述のようにTi/Al電極が一般的である。Ti/Alの600°C前後のシンタアニールでオーミックメタルが形成される。一方、ポリシリコンとAlは600°C前後でシリサイド化してしまう。このため、GaN-HEMTのオーミックメタルでダイオード60用の電極を引き出すことは熱履歴的に障害である。このように、ダイオード60を構成するポリシリコンにTi/Al電極を接触させることができないので、ポリシリコンの引出電極はソース電極30やドレイン電極31の上層のソース引き出し配線33やドレイン引き出し配線34と同じ配線層となっている。また、ゲート-ソース間のダイオード61のアノードはソース引き出し配線33から引き出された第3引き出し配線38を介してソース電極30に電気的に接続されている。また、ゲート-ソース間のダイオード61のカソードはゲート引き出し配線35から引き出された第1引き出し配線36を介してゲート電極32に電気的に接続されている。このゲート-ソース間のダイオード61に係る第3引き出し配線38についても上記と同様の理由により、Ti/Al電極ではなく、ソース引き出し配線33と同じ配線層となっている。次に、ゲート-ドレイン間のダイオード60の耐圧について説明する。例えば600V耐圧のGaN-HEMTの場合、一般にゲート-ドレイン耐圧BVgdより若干低い電圧でポリシリコンダイオードがオンするように設計される。ここでは、500Vの電圧でオンされると仮定する。ポリシリコンのツェナー電圧逆方向電圧は一段あたり5V~6Vであるから、500Vの電圧には83段~100段のダイオード60が必要になる。ゲート-ドレイン間で動作するダイオード60にはこのような高電圧が印加されるため、ダイオード動作時のリーク、または絶縁破壊を抑制する必要がある。GaN-HEMTチャネルのアクティブ層上でポリシリコンのダイオード60が形成された場合は、チャネルや電極との絶縁破壊に必要な絶縁膜厚層間絶縁膜20の膜厚がSiO2やSiNで10μmという非常に大きな厚みに達する。通常、GaN-HEMT上の絶縁膜層間絶縁膜20は1μm以下であり、プロセスの整合性が非常に悪い。素子分離領域50上にポリシリコンのダイオード60を作製した場合は、下層のアイソレーション層が絶縁破壊抑制層になるため、絶縁破壊に必要な膜厚はほぼ0となる。この理由は、GaN-HEMT素子が、低抵抗111Si基板上のGaNエピ層で作製され、Si基板電極をソース電極とするため、ソース-ドレイン間耐圧は、GaN層厚に依存している。もともとのGaN-HEMT素子で600V動作させるために必要な耐圧は、GaNエピ膜が有しているためである。したがって、上述のように、ポリシリコンのダイオード60をGaN-HEMTの素子分離領域50に作製する構造が必要となる。そして、ポリシリコンの製造方法にも因るが、ポリシリコンの不純物活性化等で必要なアニール温度900°CでGaN層13にSiが拡散し、リーク電流因子になる場合には、その拡散防止膜としてポリシリコン/GaN間の層間絶縁膜20は必要である。その厚さは、上述のように100nm程度で良い。以上が、本実施形態に係る半導体装置の全体構成である。上記のGaN-HEMTは、例えばノーマリーオフ型で動作する。なお、図10bが半導体装置の等価回路となる。次に、上記の構造の半導体装置を製造する方法について説明する。まず、GaN層13上にAlGaN層14が形成された基板10を用意する。続いて、この基板10に素子分離領域50を形成する。本実施形態ではマスクを用いて基板10にArイオンやNイオンをイオン注入する。ここで、イオン注入のピークの深さは、2DEGである2次元電子ガス層15に達する深さである。これにより、基板10のうちイオン注入が行われた領域が素子分離領域50となり、イオン注入が行われていない領域が活性層領域40となる。この後、基板10の上すなわちAlGaN層14の上に100nmの層間絶縁膜20を形成する。また、活性層領域40に位置する層間絶縁膜20に開口部を形成し、Ti/Al層を蒸着により形成してパターニングする。そして、600°Cでオーミックアニールを行うことでオーミックメタルであるソース電極30およびドレイン電極31を形成する。また、層間絶縁膜20の上にNi層を蒸着により形成してパターニングすることでゲート電極32を形成する。次に、素子分離領域50の層間絶縁膜20の上にゲート-ドレイン間のダイオード60およびゲート-ソース間のダイオード61を形成する。すなわち、層間絶縁膜20の上にポリシリコン層を形成し、このポリシリコン層にイオン注入を行うことでポリシリコンのN型層62とP型層63とを交互に繰り返し配置する。ダイオード60の段数は耐圧に応じて適宜設定される。N型層62を形成する際には、Asヒ素を110keV、8×1015/cm2の条件でイオン注入する。また、P型層63を形成する際には、Bホウ素を50keV、2×1015/cm2の条件でイオン注入する。そして、ポリシリコンをN2雰囲気中、900°C、5分の条件で活性化アニールすることにより、N型層62およびP型層63を形成する。続いて、ソース引き出し配線33、ドレイン引き出し配線34、ゲート引き出し配線35、第1引き出し配線36、第2引き出し配線37、および第3引き出し配線38の各配線を形成する。各配線としてTi/Al層を形成し、図1に示されるようにパターニングする。このように各ダイオード60、61に接続される第1~第3引き出し配線36~38はオーミックメタルではないので、各ダイオード60、61を構成するポリシリコンの上に第1~第3引き出し配線36~38を形成したとしても、ポリシリコンがシリサイド化することはない。以上により、保護素子であるダイオード60、61が内蔵されたGaN-HEMTが完成する。次に、各ダイオード60、61の動作について説明する。ゲート-ドレイン間のダイオード60は、ドレイン電極31の電圧をゲート電極32に伝達する。これにより、GaN-HEMTが動作するため、チャネル層を介してエネルギーが流れ、GaN-HEMTを保護することができる。すなわち、保護素子であるダイオード60に電流が流れるのではなく、GaN-HEMTに電流が流れる。このように、保護素子としてのダイオード60は、電圧伝達手段としての役割を果たせば良いので、ダイオード60のサイズが小さく済むという利点がある。一方、ゲート-ソース間のダイオード61は、ゲート-ドレイン間のダイオード60に電流が流れたときにゲート電極32に接続されたドライバ回路に影響が及ばないように、ダイオード60に流れたソースに流す役割を果たすものである。以上説明したように、本実施形態では、基板10に設けた素子分離領域50にGaN-HEMTの保護素子としてダイオード60、61を備えたことが特徴となっている。このように、ダイオード60、61は基板10のうちHEMTが動作する領域とは異なる素子分離領域50に配置されているので、1つの基板10にGaN-HEMTと保護素子との両方を備えた構造を得ることができる。このようにして、窒化ガリウム系の高電子移動度トランジスタにダイオード60を内蔵した構造を得ることができる。また、ダイオード60、61は素子分離領域50に設けられた層間絶縁膜20の上に配置されているので、活性化アニール時にダイオード60、61を構成する材料であるシリコンが基板10に拡散してしまうことを防止することができる。このため、ダイオード60、61を構成する材料すなわちシリコンが基板10のドーパントになってしまうことはない。なお、本実施形態の記載と特許請求の範囲の記載との対応関係については、N型層62が特許請求の範囲の第1導電型層に対応し、P型層63が特許請求の範囲の第2導電型層に対応する。第2実施形態本実施形態では、第1実施形態と異なる部分について説明する。上記第1実施形態では、基板10に対するイオン注入によって活性層領域40とは電気的に分離された素子分離領域50を構成していた。本実施形態では、イオン注入ではなく、メサエッチングによって素子分離領域50を構成していることが特徴となっている。図4は本実施形態に係る半導体装置の断面図であり、図1のA-A’断面に相当する図である。この図に示されるように、素子分離領域50は、当該素子分離領域50におけるGaN層13の一部とAlGaN層14とがメサエッチングされている。すなわち、基板10のうち活性層領域40の部分が残されるように活性層領域40の周囲がエッチングによって除去された構造である。したがって、活性層領域40は素子分離領域50に対して台形状に突出している。このようにして、素子分離領域50は活性層領域40とは電気的に分離されている。本実施形態に係る素子分離領域50は、基板10を用意した後、基板10のうち素子分離領域50となる領域に位置するGaN層13の一部とAlGaN層14とをマスクを用いたドライエッチングによってメサエッチングする。これにより、活性層領域40とは電気的に分離された素子分離領域50を形成することができる。なお、この後に層間絶縁膜20を形成する工程等は第1実施形態と同じである。第3実施形態本実施形態では、第1、第2実施形態と異なる部分について説明する。本実施形態では、支持基板11上の積層構造のうち活性層領域40以外の部分を全て除去することにより、素子分離領域50を設けていることが特徴となっている。図5は本実施形態に係る半導体装置の断面図であり、図1のA-A’断面に相当する図である。この図に示されるように、素子分離領域50では、当該素子分離領域50に位置するバッファ層12とGaN層13とAlGaN層14との全てが除去されている。これにより、素子分離領域50は活性層領域40とは電気的に分離されている。そして、素子分離領域50には支持基板11の表面にLOCOS膜21が形成されている。LOCOS膜21の厚みは例えば10μmである。このLOCOS膜21の上に保護素子である各ダイオード60、61が形成されている。したがって、本実施形態に係る素子分離領域50は、基板10を用意した後、基板10のうち素子分離領域50となる領域に位置するバッファ層12、GaN層13、およびAlGaN層14を全て除去する。これは、第2実施形態で提案したメサエッチングの一例であると言える。これにより、活性層領域40とは電気的に分離された素子分離領域50を形成することができる。この後、活性層領域40に層間絶縁膜20を形成し、素子分離領域50の支持基板11の表面にLOCOS膜21を形成する。これら層間絶縁膜20およびLOCOS膜21を形成する工程は絶縁膜を形成する工程である。この後の工程すなわちソース電極30等を形成する工程等は第1実施形態と同じである。なお、本実施形態の記載と特許請求の範囲の記載との対応関係については、LOCOS膜21が特許請求の範囲の層間絶縁膜に対応する。第4実施形態本実施形態では、第1~第3実施形態と異なる部分について説明する。上記各実施形態では、保護素子であるダイオード60、61としてポリシリコンダイオードを採用していたが、本実施形態ではショットキーレベルシフトダイオードを採用したことが特徴となっている。すなわち、電圧の伝達手段をPN接合の逆方向特性を持つポリシリコンダイオードからショットキーダイオードの順方向特性を持つショットキーレベルシフトダイオードに変更した構成を提案する。図6は、本実施形態に係る半導体装置の平面図である。また、図7は図1のC-C’断面図であり、図8は図1のD-D’断面図である。図6~図8を参照して本実施形態に係る半導体装置の構成について説明する。図6に示されるように、本実施形態では、ゲート-ドレイン間のダイオード70のアノードが第1引き出し配線36に接続されていると共にカソードが第2引き出し配線37に接続されている。また、ゲート-ソース間のダイオード71のアノードが第3引き出し配線38に接続されていると共にカソードが第1引き出し配線36に接続されている。なお、ソース電極30、ドレイン電極31、ゲート電極、各引き出し配線のレイアウトは第1実施形態で説明したものと同じである。図7に示されるように、本実施形態では第1実施形態と同様に、基板10にイオン注入された素子分離領域50が活性層領域40とは電気的に分離されている。そして、この素子分離領域50に上記の各ダイオード70、71が配置されている。また、ショットキーダイオードは2DEGである2次元電子ガス層15を使う。このため、図7に示されるように、素子分離領域50の全体にイオン注入が施されているのではなく、素子分離領域50において基板10に対するダイオード70、71の投影部分を除いた領域にイオン注入が行われている。また、第1実施形態と同様にGaN層13の2次元電子ガス層15よりも深くイオン注入されている。したがって、素子分離領域50のうちイオン注入が行われたGaN層13およびAlGaN層14に素子分離層51が形成されている。そして、図8に示されるように、各ダイオード70、71は、ショットキー電極72図8のSとオーミック電極73図8のOとにより構成されたショットキーレベルシフトダイオードとして構成されている。これらショットキー電極72およびオーミック電極73は基板10の表面すなわちAlGaN層14の表面に直接形成されている。各ダイオード70、71の耐圧を確保するため、ショットキー電極72とオーミック電極73とは交互に繰り返し配置されている。第1実施形態で説明したように、600V耐圧のGaN-HEMTの場合、ショットキーダイオードが500Vの電圧でオンされると仮定する。そして、ショットキーゲートの順方向電圧Vfの積層で電圧を伝達する。Vf=2V程度であるため、500Vを伝達するためには250段のショットキーレベルシフトダイオードが必要となる。上記構成の半導体装置は、第1実施形態と同じ方法で製造することができる。異なる点は、素子分離領域50のうち各ダイオード70、71が配置される領域を除いてイオン注入を行うことと、素子分離領域50のうち各ダイオード70、71を配置する位置の層間絶縁膜20を除去することである。以上のように、保護素子としてショットキーレベルシフトダイオードを採用することもできる。第5実施形態本実施形態では、第4実施形態と異なる部分について説明する。本実施形態では、ダイオード70、71としてショットキーレベルシフトダイオードを採用した構成において、素子分離領域50にメサエッチングを施したことが特徴となっている。図9は、本実施形態に係る半導体装置の断面図であり、図1のC-C’断面に相当する図である。この図に示されるように、素子分離領域50では、当該素子分離領域50におけるGaN層13の一部とAlGaN層14とがメサエッチングされている。ここで、図9に示されるように、基板10において素子分離領域50に位置するGaN層13およびAlGaN層14の全体にメサエッチングが施されているのではなく、素子分離領域50において基板10に対するダイオード70、71の投影部分を除いた領域がメサエッチングされている。これは、上述のように、ショットキーダイオードが2DEGである2次元電子ガス層15を使うからである。このように、ダイオード70、71としてショットキーレベルシフトダイオードを採用した構成においても、素子分離領域50にメサエッチングを施すことで、素子分離領域50を活性層領域40から電気的に分離することができる。他の実施形態上記各実施形態で示された構成は一例であり、上記で示した構成に限定されることなく、本発明を実現できる他の構成とすることもできる。例えば、上記各実施形態ではソース引き出し配線33や第1引き出し配線36等の引き出し配線の材料としてTi/Al層を採用していたが、これは一例であり、他の導電物質を採用しても良い。また、上記各実施形態では、GaN-HEMT構造のチャネル層としてバリア層よりAl比率の低い窒化アルミニウムガリウム層を用いても良いし、バリア層として窒化アルミニウムインジウム層を用いても良い。さらに、基板10を構成する支持基板11として単結晶Si基板が用いられていたが、サファイア基板やSiC基板等の他の基板が用いられても良い。