"DC-DCコンバータの出力電圧の帰還電圧と第一の基準電圧との差電圧を増幅して出力する誤差増幅器と、前記帰還電圧が前記第一の基準電圧より低く設定された電圧低下しきい値より低い場合に割込信号を出力する電圧低下比較器とを有し、前記DC-DCコンバータのスイッチング素子を駆動するために、前記割込信号の非発生時には前記誤差増幅器の出力電圧に基づき所定周波数のPWM信号を生成し、前記割込信号の発生時には、前記スイッチング素子を前記誤差増幅器の出力電圧に基づき決定されたON時間ONさせ、前記ON時間の経過後、前記スイッチング素子を所定時間OFFさせるスイッチ駆動信号を生成するPWM信号生成回路を備えることを特徴とするDC-DCコンバータの制御回路。前記電圧低下しきい値は、前記電圧低下比較器の一方の入力端子に前記第1の基準電圧を入力するとともに、前記電圧低下比較器に所定電圧の入力オフセット電圧を持たせることで実現したことを特徴とする請求項1に記載のDC-DCコンバータの制御回路。前記電圧低下しきい値は、前記第一の基準電圧より所定電圧だけ低い電圧を生成して前記電圧低下比較器の入力に供給するよう構成したことを特徴とする請求項1に記載のDC-DCコンバータの制御回路。DC-DCコンバータの出力電圧の帰還電圧と第一の基準電圧との差電圧を増幅して出力する過程と、前記帰還電圧が前記第一の基準電圧より低く設定された電圧低下しきい値より低い場合に割込信号を出力する過程と、前記割込信号の発生時には、前記DC-DCコンバータのスイッチング素子を駆動するための信号を、前記増幅して出力された差電圧に基づき生成された所定周波数のPWM信号から、前記スイッチング素子を前記誤差増幅器の出力電圧に基づき決定されたON時間ONさせ、前記ON時間の経過後、前記スイッチング素子を所定時間OFFさせるスイッチ駆動信号に移行する過程と、を含むDC-DCコンバータの制御方法。上記特許文献1に開示された手法でも、出力電圧Voutを大きく低下させないための一定の効果は得られると思われる。しかしながら、出力電圧変動が起きた時点でのON時間幅は、動作条件によって異なり、また、過渡応答中も変化していくため、上記特許文献1に開示された手法では、全条件に対して最適なスイッチング周波数を選ぶことは難しいスイッチング周期がON時間幅に比べて長過ぎる場合には、効果が不十分となる一方、スイッチング周期がON時間幅よりも短い場合には、ON状態が継続したままとなってしまう。そこで本発明は、負荷電流が急増した場合に、スイッチング素子に対し、固定周波数のPWM制御から、所定のOFF時間をはさんで、ON時間を設定する制御へと切り替えてスイッチを駆動して出力電圧の低下量を少なくするDC-DCコンバータの制御回路および制御方法を提供することを目的とするものである。上記の課題を解決するために本発明のDC-DCコンバータの制御回路は、DC-DCコンバータの出力電圧の帰還電圧と第一の基準電圧との差電圧を増幅して出力する誤差増幅器と、前記帰還電圧が前記第一の基準電圧より低く設定された電圧低下しきい値より低い場合に割込信号を出力する電圧低下比較器とを有し、前記DC-DCコンバータのスイッチング素子を駆動するために、前記割込信号の非発生時には前記誤差増幅器の出力電圧に基づき所定周波数のPWM信号を生成し、前記割込信号の発生時には、前記スイッチング素子を前記誤差増幅器の出力電圧に基づき決定されたON時間ONさせ、前記ON時間の経過後、前記スイッチング素子を所定時間OFFさせるスイッチ駆動信号を生成するPWM信号生成回路を備えることを特徴とする。また本発明のDC-DCコンバータの制御回路において、前記電圧低下しきい値は、前記電圧低下比較器の一方の入力端子に前記第1の基準電圧を入力するとともに、前記電圧低下比較器に所定電圧の入力オフセット電圧を持たせることで実現したことを特徴とする。さらに本発明のDC-DCコンバータの制御回路において、前記電圧低下しきい値は、前記第一の基準電圧より所定電圧だけ低い電圧を生成して前記電圧低下比較器の入力に供給するよう構成したことを特徴とする。また本発明のDC-DCコンバータの制御方法は、DC-DCコンバータの出力電圧の帰還電圧と第一の基準電圧との差電圧を増幅して出力する過程と、前記帰還電圧が前記第一の基準電圧より低く設定された電圧低下しきい値より低い場合に割込信号を出力する過程と、前記割込信号の発生時には、前記DC-DCコンバータのスイッチング素子を駆動するための信号を、前記増幅して出力された差電圧に基づき生成された所定周波数のPWM信号から、前記スイッチング素子を前記誤差増幅器の出力電圧に基づき決定されたON時間ONさせ、前記ON時間の経過後、前記スイッチング素子を所定時間OFFさせるスイッチ駆動信号に移行する過程と、を含むことを特徴とする。本発明によれば、DC-DCコンバータの出力電圧が所定値を下回ったことを検出した場合には、誤差増幅器の出力電圧に基づく固定周波数のPWM制御から、所定のOFF時間をはさんで、誤差増幅器の出力電圧に基づき決定されたON時間を設定する制御へと切り替えてスイッチを駆動するので、DC-DCコンバータの出力電圧の低下を抑えることができる。以下、本発明の実施の形態について、詳細に説明する。図1は、本発明の実施形態に係るDC-DCコンバータの制御回路の構成を示す図である。図1に示す本発明の実施形態に係るDC-DCコンバータの制御回路は、DC-DCコンバータの出力電圧Voutの帰還電圧Vdが基準電圧Vrefより低く設定された電圧低下しきい値以下では、Vref-ΔVと表記するものとするより低い場合に割込信号を出力する電圧低下比較器100を設け、電圧低下比較器100によって帰還電圧Vdと基準電圧Vrefより所定電圧ΔV低く設定した電圧Vref-ΔVとを比較した結果により得られる電圧低下比較器100の出力Vusのレベル値によって、PWM信号生成回路200に割込信号を供給するよう構成している。この構成以外の構成は、図4に示した従来のDC-DCコンバータの制御回路の構成と同じであるためその説明を省略することにする。なお、電圧低下しきい値Vref-ΔVに関しては、電圧低下比較器100の一方の入力端子に基準電圧Vrefを入力するとともに電圧低下比較器100に所定電圧ΔVの入力オフセット電圧を持たせることにより、入力オフセット電圧のない電圧低下比較器にVref-ΔVを入力したものと同等となる構成として実現してもよいし、基準電圧VrefよりΔVだけ低い電圧を生成して供給するようにしてもよい。詳しく説明すると、図1において、帰還電圧VdがVref-ΔVよりも高い時には、電圧低下比較器100の出力VusがHighレベルとなっており、PWM信号生成回路200は、誤差増幅器10の出力電圧Veaに基づき、図4に示した従来のDC-DCコンバータの制御回路の構成と同様、通常のPWM制御固定周波数のPWM制御を行う。一方、図1において、帰還電圧VdがVref-ΔVより低い時には、電圧低下比較器100の出力VusがLowレベルとなっている。VusがLowレベルになると、PWM信号生成回路200は通常のPWM動作を中断し、スイッチSWを誤差増幅器10の出力電圧Veaに基づき決定されたON時間ON導通させ、当該ON時間経過後、所定のOFF時間OFF遮断させる動作を行う。この動作を繰り返すことにより、DC-DCコンバータの出力電圧Voutが所定値Vref-ΔV/分圧回路50の分圧比より低下している場合には、所定のOFF時間これは短時間に設定されるをはさんで連続的にスイッチング素子をONさせるパルスが供給され、誤差増幅器10の出力電圧Veaが上昇するまでの間、出力電圧Voutの低下を抑えることができる。図2は、図1に示したDC-DCコンバータの制御回路で用いられるPWM信号生成回路の構成を示す図である。図2に示したPWM信号生成回路の動作を図3に示す波形図を参照しながら説明する。なお、本実施の形態においては、スイッチ駆動信号VdrvがHighレベルのときにスイッチSWがONし、スイッチ駆動信号VdrvがLowレベルのときにスイッチSWがOFFするものとしているが、本発明はこれに限定されるものではない。例えば、スイッチ駆動信号VdrvがHighレベルのときにスイッチSWがOFFし、スイッチ駆動信号VdrvがLowレベルのときにスイッチSWがONする場合は、論理積回路211の出力にインバータ回路反転ゲート素子を追加すればよい。図2においてPWM信号生成回路は、電圧低下比較器100の出力VusがHighレベルの場合、NOR回路213の出力であるVrstは常にLowレベル図3の参照となるため、PWM信号生成回路200は通常の動作固定周波数のPWM制御をする。この時、容量Coscは、電流源Ioscから供給される定電流で充電され、VoscがVpに達すると、第1の比較器207の出力がHighレベル図3の参照となり、立ち下がり遅延回路208を介して、放電トランジスタMswのゲート入力がHighレベルになり、Coscが放電される。これにより、VoscがGND電位となり、第1の比較器207の出力がLowレベルに戻る図3の参照厳密にいえばVoscがVpより小さくなるタイミングで第1の比較器207の出力がLowレベルへと戻るが、Coscの放電は瞬間的なので、VoscがVpより小さくなるのもGND電位になるのも実質的には同じタイミングである。。この後、立ち下がり遅延回路208の出力は、所定の遅延時間Td経過後にLowレベルに戻る図3の参照。これによりMswが遮断されて、再び、Voscの上昇が始まる。これを繰り返すことにより、Voscはのこぎり波となる図3の参照。一方、第2の比較器210は、誤差増幅器10の出力電圧VeaがVoscよりも大きいと、Highレベルを出力する図3の参照。したがって、第2の比較器210は、Veaが高くなるほど、Highレベルを出力する期間が長くなる。さらに、第2の比較器210の出力と、立ち下がり遅延回路208の出力をインバ-タ回路212で反転した信号の論理積を論理積回路211で取ることで、立ち下がり遅延回路208の出力がHighレベルである期間は、必ず、論理積回路211の出力VdrvがLowレベルとなるようにし、OFF時間の最小値Tdを設けている図3の2,参照。一方、図2において、電圧低下比較器100の出力VusがLowレベルの場合、立ち下がり遅延回路208の出力がLowレベルとなった時点図3の参照で、論理積回路211の出力VdrvがHighレベルとなる図3の参照。一方、電圧低下比較器100の出力VusがLowレベルの場合には、NOR回路213の出力であるVrstは第2の比較器210の出力がLowレベルとなった時点でのみHighレベルとなり、それ以外の時はLowレベルとなる図3の参照。これにより、立ち下がり遅延回路208は、第2の比較器210の出力がLowレベルになるとHighレベルを出力する図3の参照する。これにより、Mswのゲート入力がHighレベルとなるので、Coscが放電される。VoscがGND電位になると、第2の比較器210の出力はHighレベルへと戻る図3の参照厳密にいえばVoscがVeaより小さくなるタイミングで第2の比較器210の出力がHighレベルへと戻るが、Coscの放電は瞬間的なので、VoscがVeaより小さくなるのもGND電位になるのも実質的には同じタイミングである。。この後、立ち下がり遅延回路208の出力は、所定の遅延時間Td経過後にLowレベルに戻り、Mswが遮断されて、再び、Voscの上昇が始まる図3の参照。この結果、PWM信号生成回路の出力Vdrvは、立ち下がり遅延回路208によって決定される所定時間最小OFF時間Td経過後に、再びHighレベルを出力する図3の参照。第2の比較器210の出力がLowレベルになってから、Coscが放電されて第2の比較器210の出力がHighレベルに戻るまでは瞬間的なので、立ち下がり遅延回路208の出力がHighレベルになっている時間はTdに等しい。そして、第2の比較器210の出力がLowレベルになっている期間は瞬間的なので、論理積回路211の出力VdrvがLowレベルとなっている期間もTdに等しくなる。すなわち、電圧低下比較器100の出力VusがLowレベルの場合、スイッチング素子のオン時間は誤差増幅器10の出力電圧Veaに基づき決定され、オフ時間は所定のオフ時間Tdとなる。"