スイッチ素子とインダクタ構造体とを含む構造体であって、前記インダクタ構造体の第1のノードが前記スイッチ素子の入力ノードに電気的に接続され、前記インダクタ構造体の第2のノードが前記スイッチ素子の出力ノードに電気的に接続され、前記インダクタ構造体が周波数依存インダクタンスを有する、構造体。前記周波数依存インダクタンスによる誘導性インピーダンスコンポーネントが、複数の周波数で前記スイッチ素子の寄生キャパシタンスによる容量性インピーダンスコンポーネントに一致する、請求項1記載の構造体。前記複数の周波数が、第1の周波数と、前記第1の周波数より高い第2の周波数とを含み、前記周波数依存インダクタンスが前記第2の周波数のときより前記第1の周波数のときの方が大きい、請求項2記載の構造体。前記スイッチ素子が、30GHzより高い周波数で信号を伝送するかまたは電気的に分離するように構成された電界効果トランジスタである、請求項1記載の構造体。前記第1のノードが前記電界効果トランジスタのソースおよびドレインのうちの一方に電気的に接続され、前記第2のノードが前記電界効果トランジスタの前記ソースおよび前記ドレインのうちのもう一方に電気的に接続される、請求項4記載の構造体。前記インダクタ構造体が、半導体基板上に位置する誘電体材料層内に埋め込まれた第1の金属線であって、前記第1の金属線の第1の端部で第1のデバイスに抵抗接続され、前記第1の金属線の第2の端部で第2のデバイスに抵抗接続される、第1の金属線と、前記誘電体材料層内に埋め込まれ、前記誘電体材料層の一部分を介して前記第1の金属線と誘導結合される、第2の金属線と、第1のキャパシタ電極と第2のキャパシタ電極とを有するキャパシタであって、前記第1のキャパシタ電極が前記第2の金属線の一方の端部に抵抗接続され、前記第2のキャパシタ電極が電気的に接地される、キャパシタと、を含む、請求項1記載の構造体。前記第1のデバイスが信号送信デバイスであり、前記第2のデバイスが信号受信デバイスであり、前記第1の金属線が信号伝送線である、請求項6記載の構造体。前記第1のデバイスが、前記第1の金属線の前記第1の端部に直接接続された第1の信号入力ノード構造体と、前記半導体基板に直接接続された第2の信号入力ノード構造体とを含み、前記第2のデバイスが、前記第1の金属線の前記第2の端部に直接接続された第1の信号出力ノード構造体と、前記半導体基板に直接接続された第2の信号出力ノード構造体とを含む、請求項7記載の構造体。前記キャパシタのインピーダンスの大きさが、1GHz~1THzの周波数範囲内で、前記第1の金属線の自己インダクタンスによる第1のインピーダンスと前記第1の金属線と前記第2の金属線との間の相互インダクタンスによる第2のインピーダンスとの和の大きさに等しい、請求項6記載の構造体。前記第1の金属線および前記第2の金属線が、前記誘電体材料層内の同じレベルに位置し、同じ距離だけ前記半導体基板から間隔をあけて配置されている、請求項6記載の構造体。スイッチ素子と周波数依存インダクタンスを有するインダクタとを含む半導体回路であって、前記インダクタ構造体の第1のノードが前記スイッチ素子の入力ノードに電気的に接続され、前記インダクタ構造体の第2のノードが前記スイッチ素子の出力ノードに電気的に接続される、半導体回路。前記周波数依存インダクタンスによる誘導性インピーダンスコンポーネントが、複数の周波数で前記スイッチ素子の寄生キャパシタンスによる容量性インピーダンスコンポーネントに一致する、請求項11記載の半導体回路。前記複数の周波数が、第1の周波数と、前記第1の周波数より高い第2の周波数とを含み、前記周波数依存インダクタンスが前記第2の周波数のときより前記第1の周波数のときの方が大きい、請求項12記載の半導体回路。前記スイッチ素子が、30GHzより高い周波数で信号を伝送するかまたは電気的に分離するように構成された電界効果トランジスタである、請求項11記載の半導体回路。前記第1のノードが前記電界効果トランジスタのソースおよびドレインのうちの一方に電気的に接続され、前記第2のノードが前記電界効果トランジスタの前記ソースおよび前記ドレインのうちのもう一方に電気的に接続される、請求項14記載の半導体回路。設計構造を実施する機械可読媒体であって、前記設計構造が、スイッチ素子を表す第1のデータと、インダクタ構造体を表す第2のデータであって、前記インダクタ構造体の第1のノードが前記スイッチ素子の入力ノードに電気的に接続され、前記インダクタ構造体の第2のノードが前記スイッチ素子の出力ノードに電気的に接続され、前記インダクタ構造体が周波数依存インダクタンスを有する、第2のデータと、を含む、機械可読媒体。前記周波数依存インダクタンスによる誘導性インピーダンスコンポーネントが、複数の周波数で前記スイッチ素子の寄生キャパシタンスによる容量性インピーダンスコンポーネントに一致する、請求項16記載の機械可読媒体。前記複数の周波数が、第1の周波数と、前記第1の周波数より高い第2の周波数とを含み、前記周波数依存インダクタンスが前記第2の周波数のときより前記第1の周波数のときの方が大きい、請求項17記載の機械可読媒体。前記スイッチ素子が、30GHzより高い周波数で信号を伝送するかまたは電気的に分離するように構成された電界効果トランジスタである、請求項16記載の機械可読媒体。前記第1のノードが前記電界効果トランジスタのソースおよびドレインのうちの一方に電気的に接続され、前記第2のノードが前記電界効果トランジスタの前記ソースおよび前記ドレインのうちのもう一方に電気的に接続される、請求項19記載の機械可読媒体。前記第2のデータが、半導体基板上に位置する誘電体材料層を表す第3のデータと、前記誘電体材料層内に埋め込まれた第1の金属線を表す第4のデータと、前記誘電体材料層内に埋め込まれ、前記誘電体材料層の一部分を介して前記第1の金属線と誘導結合される第2の金属線を表す第5のデータと、第1のキャパシタ電極と第2のキャパシタ電極とを有するキャパシタを表す第6のデータであって、前記第1のキャパシタ電極が前記第2の金属線の一方の端部に抵抗接続され、前記第2のキャパシタ電極が電気的に接地される、第6のデータと、を含む、請求項16記載の機械可読媒体。前記半導体基板上に位置する第1のデバイスを表す第7のデータであって、前記第1の金属線の第1の端部が前記第1のデバイスに抵抗接続される、第7のデータと、前記半導体基板上に位置する第2のデバイスを表す第8のデータであって、前記第1の金属線の第2の端部が前記第2のデバイスに抵抗接続される、第8のデータと、をさらに含む、請求項21記載の機械可読媒体。前記第7のデータが信号送信デバイスを表し、前記第8のデータが信号受信デバイスを表し、前記第2のデータが信号伝送線を表す、請求項22記載の機械可読媒体。前記第7のデータが、前記第1の金属線の前記第1の端部に直接接続された第1の信号入力ノード構造体を表す第9のデータと、前記半導体基板に直接接続された第2の信号入力ノード構造体を表す第10のデータとを含み、前記第8のデータが、前記第1の金属線の前記第2の端部に直接接続された第1の信号出力ノード構造体を表す第11のデータと、前記半導体基板に直接接続された第2の信号出力ノード構造体を表す第12のデータとを含む、請求項23記載の機械可読媒体。前記第6のデータがインピーダンスを有するキャパシタを表し、前記インピーダンスの大きさが、1GHz~1THzの周波数範囲内で、前記第1の金属線の自己インダクタンスによる第1のインピーダンスと前記第1の金属線と前記第2の金属線との間の相互インダクタンスによる第2のインピーダンスとの和の大きさに等しい、請求項21記載の機械可読媒体。しかし、多くの半導体適用例では複数の動作周波数を必要とする。このような回路では、オンチップスイッチが、複数の動作周波数において入力ノードと出力ノードとの間の相当な量の信号結合なしに、オフ状態中に高品質の信号絶縁を提供することが望ましい。本発明は、スイッチ素子と、複数の周波数依存インダクタンス範囲を有するオンチップインダクタとを含む、構造体を提供する。半導体スイッチ素子は、トランジスタと、並列接続状の周波数依存インダクタンスを提供するインダクタ構造体とを含む。この半導体スイッチ素子のオフ状態中に、スイッチ素子のオフ状態寄生キャパシタンスによる周波数依存インピーダンスコンポーネントは、周波数の関数として非線形インピーダンスを提供する、インダクタ構造体の周波数依存インダクタンスコンポーネントによって相殺される。インダクタ構造体は、低い動作周波数のときより高い動作周波数のときの方が少ないインダクタンスを提供し、寄生キャパシタンスおよびインダクタンスの2通りのインピーダンスコンポーネントについてより効果的な相殺を可能にする。したがって、この半導体スイッチ素子は、複数の動作周波数で低い寄生結合を提供することができる。この半導体スイッチ素子の動作周波数は、ミリメートル波適用例の場合にギガヘルツの範囲にすることができる。インダクタ構造体は、それぞれが異なる信号周波数に対応する、少なくとも2通りのインダクタンス値を提供する。少なくとも2通りのインダクタンス値は、トランジスタの寄生キャパシタンスによる周波数依存寄生インピーダンスの異なる値を相殺するように選択される。したがって、半導体スイッチ素子が複数の動作周波数で高品質の信号絶縁を提供するように、複数の動作周波数で容量性インピーダンスと誘導性インピーダンスの相殺が行われる。インダクタ構造体として、1組の金属線構造体を使用することができ、これは、誘電体材料層内に埋め込まれた信号伝送金属線と、接地式誘導結合金属線groundedinductivelycoupledmetallineと、容量接地式誘導信号結合金属線capacitivelygroundedinductivelysignalcoupledmetallineとを含む。接地式誘導結合金属線は、入力信号側および出力信号側で接地される。キャパシタは、容量接地式誘導信号結合金属線と局部電気接地localelectricalgroundとの間に直列に接続され、これは入力側または出力側にすることができる。基板は、信号入力側の第1の局部接地と信号出力側の第2の局部接地との間に有限抵抗を有する。低周波数では、キャパシタは、容量接地式誘導信号結合金属線を局部電気接地から電気的に切断し、それにより、信号伝送金属線と容量接地式誘導信号結合金属線との間の誘導結合を抑止する。高周波数では、キャパシタは、容量接地式誘導信号結合金属線を局部電気接地に電気的に接続し、それにより、信号伝送金属線と容量接地式誘導信号結合金属線との間の誘導結合を可能にする。この1組の金属線構造体とキャパシタは共同で周波数依存インダクタを提供する。周波数依存インダクタのQファクタは、複数の周波数で周波数依存インダクタの動作を可能にする複数のピークを有する。周波数依存インダクタ内に複数の容量接地式誘導信号結合金属線を設けることができ、そのそれぞれはキャパシタにより局部電気接地に接続される。キャパシタのために異なるキャパシタンス値を選択することにより、異なる信号周波数のときに周波数依存インダクタ内で複数の値のQファクタを入手することができる。このような半導体構造を取り入れた半導体回路も提供される。本発明の一態様により、スイッチ素子とインダクタ構造体とを含む半導体構造が提供され、インダクタ構造体の第1のノードはスイッチ素子の入力ノードに電気的に接続され、インダクタ構造体の第2のノードはスイッチ素子の出力ノードに電気的に接続され、インダクタ構造体は周波数依存インダクタンスを有する。本発明の他の態様により、スイッチ素子と、周波数依存インダクタンスを有するインダクタとを含む半導体回路が提供され、インダクタ構造体の第1のノードはスイッチ素子の入力ノードに電気的に接続され、インダクタ構造体の第2のノードはスイッチ素子の出力ノードに電気的に接続される。本発明のさらに他の態様により、設計構造を実施する非一時的な機械可読媒体が提供される。この設計構造は、スイッチ素子を表す第1のデータと、インダクタ構造体を表す第2のデータとを含み、インダクタ構造体の第1のノードはスイッチ素子の入力ノードに電気的に接続され、インダクタ構造体の第2のノードはスイッチ素子の出力ノードに電気的に接続され、インダクタ構造体は周波数依存インダクタンスを有する。上記の通り、本発明は、トランジスタと、周波数依存インダクタンスを備えたオンチップインダクタとを含むスイッチ素子を含む構造体、そのための回路、ならびにそのための非一時的な機械可読媒体に関し、それらは添付図面とともに本明細書に記載されている。本発明またはその好ましい諸実施形態の諸要素を紹介するときに本明細書で使用する冠詞a、an、the、およびsaidは、その諸要素のうちの1つまたは複数が存在することを意味するものである。図面全体を通して、同じ参照番号または文字は、同様のまたは同等の要素を指定するために使用されている。本発明の主題を不必要に曖昧にするような既知の機能および構造の詳細な説明は、明瞭にするために省略されている。図面は必ずしも一定の縮尺で描かれているわけではない。本明細書で使用する構造要素は、その構造要素が他の構造要素のすぐ上に位置するときに、あるいはその構造要素および他の構造要素と直接的な物理的接触を行う少なくとも1つの介在要素のセットが存在するときに、他の構造要素上にあると言われる。構造要素は、介在構造要素がまったく存在せず、構造要素と他の構造要素との間に物理的接触が形成されるときに、他の構造要素のすぐ上にあると言われる。同様に、ある要素は、その要素が他の要素に直接接続または結合されているときに、あるいは少なくとも1つの介在要素のセットがその要素および他の要素との接続または結合を提供するときに、他の要素に接続または結合されていると言われる。ある要素は、介在要素がまったく存在せず、その要素と他の要素との間に接続または結合が提供されるときに、他の要素に直接接続または直接結合されていると言われる。ある要素は、直接接触を提供する物理的境界面領域がその要素と他の要素との間に存在するときに、他の要素に隣接する。周波数依存インダクタンスとは、非定値インダクタンス、すなわち、信号周波数の関数として種々の値を有するインダクタンスを指す。本明細書で使用する回路の第1のノードはその回路の第2のノードに電気的に接続され、第1のノードの電圧はその回路のすべての動作条件下で必ず第2のノードの電圧と同じになる。図3を参照すると、本発明の一実施形態によるオンチップスイッチを表す回路が示されている。この回路は、スイッチ素子と、可変インダクタンスLvf、すなわち、周波数依存インダクタンスを有する可変インダクタンスインダクタとを含む。たとえば、スイッチ素子は電界効果トランジスタTにすることができる。電界効果トランジスタTは、スイッチング関数を提供可能な任意の他の半導体デバイスで置き換えることができる。たとえば、電界効果トランジスタTは、バイポーラ接合トランジスタまたはカーボンナノチューブベースのスイッチ素子などのナノスケールスイッチ素子で置き換えることができる。スイッチ素子および可変インダクタンスインダクタは、第1のノードN1と第2のノードN2との間に並列接続状に接続される。たとえば、第1のノードN1は入力ノードにすることができ、第2のノードN2は出力ノードにすることができる。第1のノードN1はスイッチ素子の入力ノードにすることができ、第2のノードN2はスイッチ素子の出力ノードにすることができる。スイッチ素子には制御ノードGを設けることができ、この制御ノードは、スイッチ素子が電界効果トランジスタである場合にゲート電極として物理的に実装することができる。インダクタ構造体の第1のノードはスイッチ素子の入力ノードに電気的に接続され、インダクタ構造体の第2のノードはスイッチ素子の出力ノードに電気的に接続される。スイッチ素子が電界効果トランジスタTである場合、電界効果トランジスタTは、30GHzより高い周波数で信号を送信するかまたは電気的に分離するように、すなわち、ミリメートル波の周波数範囲または赤外線についてスイッチとして作用するように構成することができる。この場合、第1のノードN1は電界効果トランジスタTのソースおよびドレインのうちの一方に電気的に接続することができ、第2のノードN2は電界効果トランジスタTのソースおよびドレインのうちのもう一方に電気的に接続することができる。図4を参照すると、同等の回路は、1組の相互接続された同等の電子部品として、図3のオンチップスイッチを表している。図3の回路のスイッチ素子は、理想スイッチSと、トランジスタのオン状態抵抗Ronを有する寄生抵抗器と、オフ状態キャパシタンスCoffを有する寄生キャパシタの組み合わせによって表すことができる。同等の回路のオン状態インピーダンス、すなわち、スイッチ素子がオンになっている間の同等の回路の実効インピーダンスZeffは、スイッチ素子のオン状態抵抗Ronに等しい。同等の回路のオフ状態インピーダンス、すなわち、スイッチ素子がオフになっている間の同等の回路の実効インピーダンスZeffは、以下の式によって示される。f0という最適動作周波数で第2の従来技術の回路のオフ状態キャパシタンスを最大限にするために、最適動作周波数f0における可変インダクタンスLvfの値は以下の式によって示す必要がある。換言すれば、インダクタンスLの値が式7を満足するときに同等の回路の実効インピーダンスZeffは無限大に発散する。この場合、トランジスタTがオフになっている間の一般的な動作周波数fにおける同等の回路の実効インピーダンスZeffは、以下の式によって示される。動作周波数fがf0という最適動作周波数であるときに、同等の回路の実効インピーダンスZeffは無限大に発散する。この場合、図3の回路は第1のノードN1と第2のノードN2との間の完全な減結合を提供する。本発明では、可変インダクタンスLvfは周波数fの非定値関数である。特に、可変インダクタンスLvfは、以下の式がf0以外に少なくとも1つ以上fの値を有するように選択される。換言すれば、以下の式は、f0以外の周波数のときにその周波数fについて少なくとも1つの解を有する。式9または式10の条件は、周波数依存インダクタンスによる誘導性インピーダンスコンポーネント、すなわち、可変インダクタンスLvfがスイッチ素子の寄生キャパシタンスによる容量性インピーダンスコンポーネントZcapと一致するときの動作周波数fに対応し、これは以下の式によって示される。複数の周波数で式9および式10において周波数fについて複数の解が存在するために、可変インダクタンスLvfは、高周波数の可変インダクタンスLvfが低周波数の可変インダクタンスLvfより小さくなるような少なくとも2通りの周波数を有する必要がある。式9および式10の解になる周波数は本明細書では複数の解周波数と呼ぶ。この複数の解周波数は、第1の周波数と、第1の周波数より高い第2の周波数とを含み、周波数依存インダクタンスは第2の周波数のときより第1の周波数のときの方が大きい。図5を参照すると、可変インダクタンスLvfの模範的な曲線が信号周波数の関数として示されている。可変インダクタンスLvfの曲線のそれぞれの実線部分は、可変インダクタンスLvfの値が周波数につれて緩やかに変化する周波数範囲を表しており、可変インダクタンスLvfの曲線のそれぞれの点線部分は、可変インダクタンスLvfの値が周波数につれて変化する周波数範囲を表している。可変インダクタンスLvfは、周波数につれて滑らかに変化することができ、単調に変化する部分を含むことができる。可変インダクタンスLvfは、可変インダクタンスLvfの値がL0になる、最適動作周波数f0あたりの第1の動作範囲を有する。式7によって示される可変インダクタンスLvf0の値と同じになるようにL0の値を選択することにより、図3の回路のインピーダンスは最適動作周波数f0で無限大に発散する。電界効果トランジスタTなどのスイッチ素子がオフになっている間、図3の回路の実効インピーダンスZeffは最適動作周波数f0あたりの第1の最適周波数範囲FR0と示されている曲線の実線部分によって表される内で高いままになり、信号の周波数が第1の最適周波数範囲内であるときに、図3の回路は第1のノードN1と第2のノードN2との間で最小信号結合を有する有効なスイッチとして機能する。可変インダクタンスLvfは、上位最適動作周波数fあたりの周波数範囲などの最適動作周波数f0より高いかまたは下位最適動作周波数f-あたりの周波数範囲などの最適動作周波数f0より低い、少なくとも1つの他の動作範囲を有する。上位あるいは下位またはその両方の最適動作周波数fあるいはf-またはその両方では、式9および式10が満足される。したがって、トランジスタTがオフになっている間の同等の回路の実効インピーダンスZeffは、式8によって示されるように、上位あるいは下位またはその両方の最適動作周波数で無限大に発散する。電界効果トランジスタTなどのスイッチ素子がオフになっている間、図3の回路の実効インピーダンスZeffは上位あるいは下位またはその両方の最適動作周波数あたりのそれぞれの最適周波数範囲FRおよびFR-と示されている曲線の実線部分によって表される内で高いままになり、信号の周波数が最適動作周波数fあたりまたは下位最適動作周波数f-あたりの最適周波数範囲のいずれかの内部にあるときに、図3の回路は第1のノードN1と第2のノードN2との間で最小信号結合を有する有効なスイッチとして機能する。一実施形態では、図3および図4の回路によって表されるオンチップスイッチは、複数の最適信号スイッチング周波数範囲を提供することができ、そこで図3の回路の実効インピーダンスZeffは高くなり、第1のノードN1と第2のノードN2との間の任意の誘導結合または容量結合は最小限になる。第1のノードN1と第2のノードN2との間で高インピーダンスを提供する複数の周波数範囲は、信号処理のために対応する複数の周波数範囲での信号スイッチングを可能にするために有利に使用することができる。本明細書では、図3の回路の実効インピーダンスZeffが高いときに4つ以上の周波数範囲が存在する諸実施形態も企図されている。図6を参照すると、本発明による第1の模範的なインダクタ構造体は、信号伝送線10を含む1組の金属線20と、第1の信号入力ノード32によって表される第1の信号入力構造体を含む信号送信デバイス30と、第1の信号出力ノード42によって表される第1の信号受信構造体を含む信号受信デバイス40とを含む。第1の信号入力ノード32および第1の信号出力ノード42は、それぞれ、図3の回路内の第1のノードN1および第2のノードN2として使用することができる。換言すれば、第1の模範的なインダクタ構造体は、第1の信号入力ノード32および第1の信号出力ノード42のうちの一方を図3のスイッチ素子のN1ノードに接続し、第1の信号入力ノード32および第1の信号出力ノード42のうちのもう一方を図3のスイッチ素子のN2ノードに接続することにより、図3の周波数依存インダクタンスを備えたインダクタとして使用することができる。交流AC電気信号は、第1の信号入力ノード32と、第1の局部接地に電気的に接地された第2の信号入力ノード34との間に加えられる。AC電気信号は約1GHz~約1THzの周波数を有することができるが、本発明の構造体は任意のAC周波数に使用することができる。AC電気信号は、第1の信号出力ノード42と、第2の局部接地に電気的に接地された第2の出力ノードとの間の信号受信デバイス42に送信される。局部接地という用語は、局部的に効果的な電気接地を示すために本明細書で使用されている。この現象は、電気接地を構成する導体材料が伝送線に対してより小さいかまたは匹敵する導電率を有するときに発生する。たとえば、第1および第2の局部電気接地を構成する半導体の一部分は、伝送線より低い導電率を有する半導体材料を含むことができる。この場合、半導体基板は、信号入力側の第1の局部接地と信号出力側の第2の局部接地との間に有限抵抗を有する。第1の局部接地と第2の局部接地との間の半導体基板の抵抗は抵抗器8によって表される。1組の金属線20は、第1の局部接地と第2の局部接地との間のキャパシタに直列に接続された少なくとも1つの容量接地式金属線を含む。たとえば、1組の金属線20は、第1の容量接地式金属線12と第2の容量接地式金属線14とを含むことができる。第1の容量接地式金属線12と第1のキャパシタ22との直列接続は第1の容量接地式金属線構造体12、22を構成し、第2の容量接地式金属線14と第2のキャパシタ24との直列接続は第2の容量接地式金属線構造体14、24を構成する。さらに、1組の金属線20は、第1の局部接地および第2の局部接地に直接接続された接地済み金属線groundedmetalline18を含むことができる。接地済み金属線18は信号伝送線10と誘導結合される。接地済み金属線18は、信号送信デバイス30に近接した接地済み金属線18の第1の端部で半導体基板に接地される。さらに、接地済み金属線18は、信号受信デバイス40に近接した接地済み金属線18の第2の端部で半導体基板に接地される。接地済み金属線18は、抵抗器8によって表される半導体基板の抵抗より低いインピーダンスを提供するので、信号伝送線10のための接地戻り線groundreturnlineとして機能する。第1の容量接地式金属線12、第2の容量接地式金属線14、および接地済み金属線18のそれぞれは、信号伝送線10に誘導結合される。接地済み金属線18は、第1の局部接地および第2の局部接地で接続された接地済み金属線18と抵抗器8とを含む閉回路の一部分である。したがって、接地済み金属線18と信号伝送線10との間の相互インダクタンスは信号伝送線内の電流に影響する。金属線10、12、14、18の長さdは約5ミクロン~約10000ミクロンにすることができるが、本明細書ではより短い長さおよびより長い長さも企図されている。回路特性に対する第1および第2のキャパシタ22、24の影響は周波数依存である。第1および第2のキャパシタ22、24のインピーダンスがゼロに近づく上限周波数では、第1の容量接地式金属線構造体12、22および第2の容量接地式金属線構造体14、24のそれぞれは、抵抗器8を含む閉回路の一部になる。したがって、信号伝送線10と、第1および第2のキャパシタ22、24のそれぞれとの間の相互インピーダンスは信号伝送線10内の電流に影響する。第1および第2のキャパシタ22、24のインピーダンスが無限大に近づく下限周波数では、第1の容量接地式金属線構造体12、22および第2の容量接地式金属線構造体14、24を含む回路は、電気的にオープンになる。したがって、信号伝送線10と、第1および第2のキャパシタ22、24のそれぞれとの間の相互インダクタンスは信号伝送線10内の電流に影響しない。正弦波電気信号についてキャパシタンスCを有するキャパシタのインピーダンスは1/jωCによって示され、ここでjは虚数の単位であり、ωは正弦波電気信号の角振動数であり、Cはキャパシタのキャパシタンスである。角振動数ωは2πfによって示され、ここでfは正弦波信号の周波数である。自己インダクタンスLと相互インダクタンスMとを有するインダクタのインピーダンスはjωLMによって示される。したがって、キャパシタとインダクタの直列接続はjωLM1/jωCという合計インピーダンスtotalimpedanceを有し、これはjωLM1-1/ω2LMCとして表すことができる。キャパシタとインダクタの直列接続は、L’=LM{1-1/ω2LMC}という実効インダクタンスを有するインダクタとして機能する。またはである場合、L’=LM{1-1/ω2LMC}によって示される実効合計インピーダンスL’は発散特異点divergentsingularitiesを有する。物理構造における寄生効果は実効相互インダクタンスL’が正または負の無限大に発散するのを防止するが、発散特異点はその寄生効果の影響によって保全される。発散特異点のこのような特徴は、第1の容量接地式金属線構造体12、22および第2の容量接地式金属線構造体14、24のそれぞれに存在する。第1および第2のキャパシタ22、24が異なるキャパシタンス値を有する場合、第1の容量接地式金属線構造体12、22および第2の容量接地式金属線構造体14、24は異なる周波数で閉回路の一部になる。閉回路のそれぞれは互いに並列接続状になっているので、閉回路のそれぞれが追加されるにつれて信号伝送線10の合計インピーダンスは減少する。したがって、信号伝送線10の合計インピーダンスは、表皮厚さ効果による単なる減少以上に周波数依存が強くなる。図7および図8を参照すると、本発明による第1の模範的なインダクタ構造体が示されている。図7は第1の模範的なインダクタ構造体の垂直断面図であり、図8は信号伝送線10を含む水平面における第1の模範的なインダクタ構造体の水平断面図である。第1の模範的なインダクタ構造体は半導体基板8と誘電体材料層11とを含む。半導体基板8上には少なくとも1つの半導体デバイスが設けられる。誘電体材料層11は少なくとも1つの誘電体材料を含む。誘電体材料層11に使用可能な模範的な誘電体材料としては、シリケートガラス、有機シリケートガラスOSG材料、化学的気相堆積によって形成されたSiCOHベースのローk材料、スピンオングラスSOG、またはSiLKTMなどのスピンオンローk誘電体材料などを含むが、これらに限定されない。シリケートガラスとしては、アンドープシリケートガラスUSG、ホウケイ酸ガラスBSG、リン酸シリケートガラスPSG、フルオロケイ酸ガラスFSG、ボロホスホシリケートガラスBPSGなどを含む。この誘電体材料は、3.0未満の誘電率を有する低誘電率ローk材料にすることができる。この誘電体材料は、非多孔性である場合もあれば、多孔性である場合もある。誘電体材料層11は、上記の誘電体材料のうちの複数を含むことができる。誘電体材料層11の誘電体材料は、プラズマエンハンス化学的気相堆積、高密度プラズマ化学的気相堆積、熱化学的気相堆積、スピンコートおよび硬化などによって形成することができる。誘電体材料層11の厚さは、約0.1μm~約20μm、典型的には約1μm~約10μmにすることができるが、本明細書ではより薄い厚さおよびより厚い厚さも企図されている。第1の模範的なインダクタ構造体は平面Z-Z’の回りに鏡面対称を有する。信号伝送線10は幅wおよび厚さtを有する単一線として実装される。図6の第1の容量接地式金属線12は、表firstsideの第1の容量接地式金属線12Aと裏secondsideの第1の容量接地式金属線12Bの対として実装され、そのそれぞれは第1の幅w1を有し、第1の間隔S1だけ信号伝送線から横に間隔をあけて配置されている。図6の第2の容量接地式金属線14は、表の第2の容量接地式金属線14Aと裏の第2の容量接地式金属線14Bの対として実装され、そのそれぞれは第2の幅w2を有する。表の第2の容量接地式金属線14Aは第2の間隔S2だけ表の第1の容量接地式金属線12Aから横に間隔をあけて配置されている。裏の第2の容量接地式金属線14Bは第2の間隔S2だけ裏の第1の容量接地式金属線12Bから横に間隔をあけて配置されている。図6の接地済み金属線18は、表の接地済み金属線18Aと裏の接地済み金属線18Bの対として実装され、そのそれぞれは第3の幅w3を有する。表の接地済み金属線18Aは第3の間隔S3だけ表の第2の容量接地式金属線14Aから横に間隔をあけて配置されている。裏の接地済み金属線18Bは第3の間隔S3だけ裏の第2の容量接地式金属線14Bから横に間隔をあけて配置されている。信号伝送線10、表の第1の容量接地式金属線12A、裏の第1の容量接地式金属線12B、表の第2の容量接地式金属線14A、裏の第2の容量接地式金属線14B、表の接地済み金属線18A、および裏の接地済み金属線18Bは、誘電体材料層11内の同じレベルに位置し、すなわち、同じ距離だけ半導体基板から間隔をあけて配置されている。金属線10、12A、12B、14A、14B、18A、18Bのそれぞれは、実質的に互いに平行な側壁を有する。この側壁は実質的に垂直にすることができる。この側壁は、実質的に一定の間隔によって互いに分離されている。隣接する1対の金属線に属す2つの側壁は、誘電体材料層11の一部分によって互いに分離されている。信号伝送線10の1つの側壁と残りの金属線12A、12B、14A、14B、18A、18Bの側壁との間の間隔は約0.2ミクロン~約100ミクロンにすることができるが、本明細書ではより小さい間隔およびより大きい間隔も企図されている。誘電体材料層11内の同じレベルに位置する複数の線を含む模範的なインダクタ構造体により本発明について説明しているが、この金属線は、誘導結合がそれらの間で証明される限り、同じレベルに位置する必要はない。したがって、本明細書では、これらの金属線が誘電体材料層11内の異なるレベルに位置する、すなわち、金属線と半導体基板との垂直間隔が金属線ごとに変化する諸実施形態が明示的に企図されている。金属線10、12A、12B、14A、14B、18A、18Bのそれぞれは、バックエンドオブラインBEOL金属相互接続構造体の形成中に形成することができる。特に、金属線10、12A、12B、14A、14B、18A、18Bのそれぞれは、他の金属線の形成と同時に形成することができる。あるケースでは、金属線10、12A、12B、14A、14B、18A、18Bのうちの少なくとも1つは電気メッキされた銅を含み、これは本質的にCuと不純物で構成される。不純物としてはO、N、C、Cl、およびSを含み、不純物の全濃度は約1ppm~約200ppmである。すべての金属線10、12A、12B、14A、14B、18A、18Bが電気メッキされた銅を含むこともできる。他のケースでは、金属線10、12A、12B、14A、14B、18A、18Bのうちの少なくとも1つはアルミニウム配線構造体を含む。たとえば、金属線10、12A、12B、14A、14B、18A、18Bのうちの少なくとも1つは、最下部窒化金属ライナと、最下部窒化金属ライナの上に位置するアルミニウム部分と、アルミニウム部分の上に位置する最上部窒化金属ライナからなる垂直スタックを含むことができる。すべての金属線10、12A、12B、14A、14B、18A、18Bがアルミニウム配線構造体を含むこともできる。加えて、金属線10、12A、12B、14A、14B、18A、18Bのうちの少なくとも1つについて、他の金属相互接続材料を使用することもできる。このような金属相互接続材料としては、W、WN、Ta、TaN、Ti、TiN、Au、およびAgを含む。図9を参照すると、本発明による第2の模範的なインダクタ構造体の回路概略図が示されている。第2の模範的なインダクタ構造体は、第1の容量接地式金属線12および第1のキャパシタ22を除去することにより、図6の第1の模範的なインダクタ構造体から得ることができる。第2の模範的なインダクタ構造体の回路概略図は、信号伝送路10’と、第2の容量接地式経路14’と、接地済み経路18’とを含む。第1の信号入力ノード32および第1の信号出力ノード42は、図3の回路内の第1のノードN1および第2のノードN2として使用することができる。換言すれば、第1の模範的なインダクタ構造体は、第1の信号入力ノード32および第1の信号出力ノード42のうちの一方を図3のスイッチ素子のN1ノードに接続し、第1の信号入力ノード32および第1の信号出力ノード42のうちのもう一方を図3のスイッチ素子のN2ノードに接続することにより、図3の周波数依存インダクタンスを備えたインダクタとして使用することができる。信号伝送路10’は、自己インダクタンスLを有するインダクタ50を含む。第1の相互インダクタンスM1を有する第1の相互誘導性インダクタ58は信号伝送路10’と接地済み経路18’との間に設けられる。第2の相互インダクタンスM2を有する第2の相互誘導性インダクタ54は信号伝送路10’と第2の容量接地式経路14’との間に設けられる。インダクタ50を含む信号伝送路10’は図6の信号伝送線10に対応し、第2の容量接地式経路14’は図6の第2の容量接地式金属線14に対応し、接地済み経路18’は図6の接地済み金属線18に対応する。第2の容量接地式経路14’および接地済み経路18’は何らかの自己インダクタンス図示せずを含むことができる。第1の相互誘導性インダクタ58は、回路に対して実質的に周波数独立の第1の相互インダクタンスM1を与える。第2の容量接地式経路14’および第2のキャパシタ24の直列接続のインピーダンス貢献は、M2×{1-1/ω2×M2×C2}によって示され、ここでC2は第2のキャパシタンス、すなわち、第2のキャパシタ24のキャパシタンスである。信号伝送線10の合計インピーダンスは、jωLjωM1jωM21/jωC2によって示される。この回路の特徴は、第2のキャパシタ24のインピーダンス1/jωC2の大きさが自己インダクタンスLによる第1のインピーダンスjωLと合計相互インピーダンスjωM1jωM2による第2のインピーダンスとの和に等しくなる周波数付近で変化する。好ましくは、この周波数は約1GHz~約1THzの範囲内である。図9の回路は、第1の模範的なインダクタ構造内の表および裏の第1の容量接地式金属線12A、12Bを除去することにより、代わって、第2のキャパシタ24のインピーダンスが回路内の他のすべてのインピーダンスを圧倒するように十分に小さいキャパシタンスを有する第2のキャパシタ24を設けることにより、得ることができる。一般に、回路の挙動が複数の周波数で変化するように、複数の容量接地式金属線への複数の容量接地式経路を回路内に設けることができる。周波数変化の最終的な効果として、容量接地式経路とキャパシタとの直列接続を閉じた信号経路として追加するかまたは電気的な開路として非活動化することができる。信号経路の追加によって信号伝送路10’のインダクタンスが効果的に削減され、信号経路の非活動化によって信号伝送路10’のインダクタンスが効果的に増加する。図10を参照すると、図8の平面A-A’に沿った第1の模範的なインダクタ構造体の垂直断面図が示されている。第1の模範的なインダクタ構造体は、典型的にはエピタキシャルシリコン基板などの単結晶半導体基板である半導体基板8を含む。第1の信号入力構造体33は、図6の信号送信デバイス30の一部であり、半導体基板8上に設けられる。第1の信号入力構造体33は、半導体基板8に埋め込まれた浅いトレンチ分離構造体9によって半導体基板8から電気的に分離することができる。第1の信号入力構造体33は図6の第1の信号入力ノード32として機能する。図6の信号送信デバイス30は、図6の第2の信号入力ノード34として機能する第2の信号入力構造体図示せずも含む。第2の信号入力構造体は、第1の信号入力構造体33付近で電気的に接地され、すなわち、半導体基板8に直接隣接する。第1の信号出力構造体43は、図6の信号受信デバイス40の一部であり、半導体基板8上に形成される。第1の信号出力構造体43は、半導体基板8に埋め込まれたもう1つの浅いトレンチ分離構造体9によって半導体基板8から電気的に分離することができる。第1の信号出力構造体43は図6の第1の信号出力ノード42として機能する。図6の信号受信デバイス40は、図6の第2の信号出力ノード44として機能する第2の信号出力構造体図示せずも含む。第2の信号出力構造体は、第1の信号出力構造体43付近で電気的に接地され、すなわち、半導体基板8に直接隣接する。信号伝送線10は誘電体材料層11内に埋め込まれている。信号伝送線10の第1の端部は、少なくとも1つの第1の導電ビア構造体62を含む垂直相互接続構造体の第1の組み立て品に接続される。第1の組み立て品は、少なくとも1つの第1の金属線構造体64を含むことができる。信号伝送線10の第2の端部は、少なくとも1つの第2の導電ビア構造体72を含む垂直相互接続構造体の第2の組み立て品に接続される。第2の組み立て品は、少なくとも1つの第2の金属線構造体74を含むことができる。第1の模範的なインダクタ構造体は、多種多様な物理的な諸実施形態で実装することができる。図11を参照すると、図8の平面B-B’に沿った第1の模範的なインダクタ構造体の第1の実施形態の垂直断面図が示されている。第1の実施形態では、第1のキャパシタ22は、誘電体材料層11内に埋め込まれた金属-絶縁物-金属キャパシタMIMCAPである。MIMCAPは、垂直に積み重ねられた第1のキャパシタ電極82と、ノード誘電体84と、第2のキャパシタ電極86とを含む。第1のキャパシタ電極82は、裏の第1の容量接地式金属線12Bの一方の端部に抵抗接続される。第2のキャパシタ電極86は、誘電体材料層11内に埋め込まれた少なくとも1つの第3の導電ビア構造体66を含む垂直相互接続構造体の第3の組み立て品を介して、半導体基板8にまたはシステム接地ノードに電気的に接地される。代わって、第2のキャパシタ電極86は、金属相互接続構造体として設けられたシステムバス接地線に接続することができる。第3の組み立て品は、少なくとも1つの第3の金属線構造体68を含むことができる。裏の第1の容量接地式金属線12Bのもう一方の端部は、少なくとも1つの第4の導電ビア構造体76を含む垂直相互接続構造体の第4の組み立て品を介して、第1の信号出力構造体43に近接した電気接地に接続される。第4の組み立て品は、少なくとも1つの第4の金属線構造体78を含むことができる。第1のキャパシタ電極82および裏の第1の容量接地式金属線12Bは、誘電体材料層11内の同じレベルに位置することができる。あるケースでは、第1のキャパシタ電極82および裏の第1の容量接地式金属線12Bは、第1のキャパシタ電極82と裏の第1の容量接地式金属線12Bとの間の抵抗が最小限になるように、一体型のユニット構造にすることができる。第1の模範的なインダクタ構造体の第1の実施形態の変形例では、第1のキャパシタ電極82と裏の第1の容量接地式金属線12Bは異なるレベルに形成することができる。図12を参照すると、図8の平面B-B’に沿った第1の模範的なインダクタ構造体の第2の実施形態の垂直断面図が示されている。第2の実施形態では、第1のキャパシタ22は、半導体基板8のすぐ上に位置するプレーナキャパシタである。プレーナキャパシタは、垂直に積み重ねられた第1のキャパシタ電極182と、ノード誘電体184と、第2のキャパシタ電極186とを含む。第2のキャパシタ電極186は、半導体基板8の一部分にすることができる。第2の実施形態は電界効果トランジスタなどの半導体デバイスを含むことができ、このトランジスタは、ゲート誘電体194と、ゲート電極192と、ゲートスペーサ199と、半導体基板8内に形成されたソースおよびドレイン領域191とを含む。電界効果トランジスタ191、192、194、199は、浅いトレンチ分離構造体9によって、他の半導体デバイス図示せず、信号送信デバイス図示せず、および信号受信デバイス図示せずから電気的に分離することができる。ゲート誘電体194およびノード誘電体184は同じ材料を含むことができる。ゲート電極192および第1のキャパシタ電極182は同じ材料を含むことができる。したがって、ゲート誘電体194およびノード誘電体184は同じ処理ステップで形成することができ、ゲート電極192および第1のキャパシタ電極182は同じ処理ステップで形成することができる。第1のキャパシタ電極182は、少なくとも1つの第3の導電ビア構造体66を含む垂直相互接続構造体の第3の組み立て品を介して、裏の第1の容量接地式金属線12Bの一方の端部に抵抗接続される。第2のキャパシタ電極186は、半導体基板8に電気的に接地される。第2のキャパシタ電極186は、第1の信号入力構造体図示せずに近接して形成することができる。第3の組み立て品は、少なくとも1つの第3の金属線構造体68を含むことができる。裏の第1の容量接地式金属線12Bのもう一方の端部は、少なくとも1つの第4の導電ビア構造体76を含む垂直相互接続構造体の第4の組み立て品を介して、第1の信号出力構造体図示せずに近接した電気接地に接続される。第4の組み立て品は、少なくとも1つの第4の金属線構造体78を含むことができる。図13を参照すると、図8の平面B-B’に沿った第1の模範的なインダクタ構造体の第3の実施形態の垂直断面図が示されている。第3の実施形態では、第1のキャパシタ22は、半導体基板8内に位置する深いトレンチキャパシタである。深いトレンチキャパシタは、横に積み重ねられた第1のキャパシタ電極282と、ノード誘電体284と、第2のキャパシタ電極286とを含む。第2のキャパシタ電極286は、半導体基板8の一部分にすることができる。第2のキャパシタ電極286は、半導体基板8に埋め込まれた深いトレンチの側壁に対して横に隣接し、その側壁を横から取り囲んでいる。第1のキャパシタ電極282およびノード誘電体284は深いトレンチ内に位置する。第1のキャパシタ電極282は、少なくとも1つの第3の導電ビア構造体66を含む垂直相互接続構造体の第3の組み立て品を介して、裏の第1の容量接地式金属線12Bの一方の端部に抵抗接続される。第2のキャパシタ電極286は、半導体基板8に電気的に接地される。第2のキャパシタ電極286は、第1の信号入力構造体図示せずに近接して形成することができる。第3の組み立て品は、少なくとも1つの第3の金属線構造体68を含むことができる。裏の第1の容量接地式金属線12Bのもう一方の端部は、少なくとも1つの第4の導電ビア構造体76を含む垂直相互接続構造体の第4の組み立て品を介して、第1の信号出力構造体図示せずに近接した電気接地に接続される。第4の組み立て品は、少なくとも1つの第4の金属線構造体78を含むことができる。図14を参照すると、このグラフは、図9の回路によって表される第2の模範的なインダクタ構造体に近い条件下で第1の模範的なインダクタ構造体の実効インダクタンスの周波数依存を示している。この場合、図7および図8に示されている第1の模範的なインダクタ構造体による第2の模範的なインダクタ構造体の近似は、第1のキャパシタ22を第1の模範的なインダクタ構造体から切断することによって行われる。このシミュレーションでは、金属線10、12A、12B、14A、14B、18A、18B;図7および図8を参照の長さdは160ミクロンに設定される。信号伝送線10の幅wは8ミクロンに設定される。第1の幅w1は2ミクロンに設定され、第2の幅w2は8ミクロンに設定され、第3の幅w3は8ミクロンに設定され、厚さtは3ミクロンに設定される。第1の間隔S1は3ミクロンに設定され、第2の間隔S2は8ミクロンに設定され、第3の間隔S3は9ミクロンに設定される。第2のキャパシタンスC2の値は0.15ピコファラドpFに設定される。第1のキャパシタ22がないために、信号伝送線10のシミュレートした合計インダクタンスに対する表および裏の第1の容量接地式金属線12A、12Bの存在の効果は最小になる。このシミュレーションの結果は、信号伝送線10の合計インダクタンスが6GHzm1というポインタでマークされているで約0.131ヘンリーになり、約110GHzm2というポインタでマークされているで約0.038ヘンリーになることを示している。第2のキャパシタンスC2がないので、合計インダクタンスは、表および裏の第2の容量接地式金属線14A、14Bの影響なしに、信号伝送線10の自己インダクタンスと、表および裏の接地済み金属線18A、18Bによる相互インダクタンスによって決定される。この場合、合計インダクタンスは6GHzではほぼ同じになると予想されるが、約110GHzでは約0.118ヘンリーになると予想される。したがって、表および裏の第2の容量接地式金属線14A、14Bならびに0.15pFという第2のキャパシタンスを有する第2のキャパシタ24の存在によって、約68だけ信号伝送線の合計インダクタンスが削減される。図15は、図14と同じ条件下で第2の模範的なインダクタ構造体のQファクタの周波数依存を示すグラフである。10を上回るQファクタを有する周波数範囲はいずれも信号伝送に使用可能である。したがって、約6GHz~約20GHzの第1の周波数範囲および約65GHz~少なくとも約120GHzの第2の周波数範囲は信号伝送に使用可能である。図16および図17を参照すると、本発明による第3の模範的なインダクタ構造体が示されている。図16は第3の模範的なインダクタ構造体の垂直断面図であり、図17は信号伝送線10を含む水平面における第3の模範的なインダクタ構造体の水平断面図である。第3の模範的なインダクタ構造体は半導体基板8と誘電体材料層11とを含み、これらは第1の模範的なインダクタ構造体と同じものである。第3の模範的なインダクタ構造体は、金属線に関する限り、平面Z-Z’の回りに鏡面対称を有する。しかし、金属線は第1の模範的なインダクタ構造体とは異なる方法で配線される。さらに、異なるキャパシタが使用される。第3の模範的なインダクタ構造体は、幅wおよび厚さtを有する信号伝送線10と、第1の幅w1を有する1対の電気的に切断された線17と、第2の幅w2を有する第1の容量接地式金属線12と、第2の幅w2を有する第2の容量接地式金属線14と、それぞれが第3の幅w3を有する1対の表の接地済み金属線18Aおよび裏の接地済み金属線18Bとを含む。電気的に切断された線17のそれぞれは、第1の間隔S1だけ信号伝送線10から間隔をあけて配置されている。第1の容量接地式金属線12と第2の容量接地式金属線14のそれぞれは、第2の間隔S2だけ電気的に切断された線17から間隔をあけて配置されている。表の接地済み金属線18Aは、第3の間隔S3だけ第1の容量接地式金属線12から横に間隔をあけて配置されている。裏の接地済み金属線18Bは、第3の間隔S3だけ第2の容量接地式金属線14から横に間隔をあけて配置されている。すべての金属線10、17、12、14、18A、18Bは長さdおよび厚さtを有する。1対の電気的に切断された線17は、電気的に切断され、すなわち、他のどの電気部品にも接続されていない。第1の容量接地式金属線12は第1のキャパシタ図示せずを介して接地され、そのキャパシタは図6の第1のキャパシタ22と同じものにすることができる。第2の容量接地式金属線14は第2のキャパシタ図示せずを介して接地され、そのキャパシタは図6の第2のキャパシタ24と同じものにすることができる。表の接地済み金属線18Aおよび裏の接地済み金属線18Bのそれぞれは図6の接地済み金属線18と同じように電気的に接地される。図18を参照すると、このグラフは、シミュレーション条件下で第3の模範的なインダクタ構造体の実効相互インダクタンスの周波数依存を示している。具体的には、金属線10、17、12、14、18A、18B;図16および図17を参照の長さdは160ミクロンに設定される。信号伝送線10の幅wは8ミクロンに設定される。第1の幅w1は2ミクロンに設定され、第2の幅w2は8ミクロンに設定され、第3の幅w3は8ミクロンに設定され、厚さtは3ミクロンに設定される。第1の間隔S1は3ミクロンに設定され、第2の間隔S2は8ミクロンに設定され、第3の間隔S3は9ミクロンに設定される。第1の容量接地式金属線12に取り付けられる第1のキャパシタの第1のキャパシタンスの値は0.05pFに設定される。第2の容量接地式金属線14に取り付けられる第2のキャパシタの第2のキャパシタンスの値は0.50pFに設定される。キャパシタンスの2つの値が異なるので、第1および第2のキャパシタによって異なる周波数のときに信号伝送線の合計インダクタンスに発散特異点がもたらされる。実線で表示されているシミュレーションの結果は、信号伝送線10の合計インダクタンスが3通りの周波数範囲で3つの平坦部を表示することを示している。点線Aは、第1の容量接地式金属線12および第2の容量接地式金属線14が電気的に切断されているという仮定のケースに対応する。点線Bは、第1のキャパシタおよび第2のキャパシタが直接接続で置き換えられ、すなわち、第1の容量接地式金属線12および第2の容量接地式金属線14が直接接地されるというもう1つの仮定のケースに対応する。図19は、図18と同じ条件下で第3の模範的なインダクタ構造体のQファクタの周波数依存を示すグラフである。10を上回るQファクタを有する周波数範囲はいずれも信号伝送に使用可能であるので、約6GHz~約16GHzの第1の周波数範囲および約24GHz~約65GHzの第2の周波数範囲ならびに約90GHz~少なくとも約120GHzの第3の周波数範囲は信号伝送に使用可能である。それぞれの使用可能な周波数範囲内で、異なる合計インダクタンス値が信号伝送線10に提供される。図20は、たとえば、半導体ICの論理設計、シミュレーション、テスト、レイアウト、および製造に使用される、模範的な設計フロー900のブロック図を示している。設計フロー900は、上記で説明し、図3~図19に示されている設計構造あるいはデバイスまたはその両方の論理的にまたはそれ以外に機能的に同等の表現を生成するために、設計構造またはデバイスを処理するためのプロセスおよびメカニズムを含む。設計フロー900によって処理あるいは生成またはその両方が行われた設計構造は、データ処理システム上で実行またはそれ以外の処理が行われたときに、ハードウェアコンポーネント、回路、デバイス、またはシステムについて論理的に、構造上、機械的に、またはそれ以外に機能的に同等の表現を生成するデータあるいは命令またはその両方を含めるために、機械可読伝送媒体または記憶媒体上にエンコードすることができる。設計フロー900は、設計される表現のタイプに応じて、様々になる可能性がある。たとえば、特定用途向け集積回路ASICを構築するための設計フローは、標準的なコンポーネントを設計するための設計フロー900またはその設計をプログラマブルアレイ、たとえば、AlteraR社あるいはXilinxR社によって提供されるプログラマブルゲートアレイPGAあるいはフィールドプログラマブルゲートアレイFPGAにインスタンス化するための設計フロー900とは異なる可能性がある。図20は、好ましくは設計プロセス910によって処理される入力設計構造920を含む、複数のこのような設計構造を示している。設計構造920は、ハードウェアデバイスの論理的に同等の機能表現を生産するために設計プロセス910によって生成および処理された論理シミュレーション設計構造にすることができる。また、あるいは代わって、設計構造920は、設計プロセス910によって処理されたときに、ハードウェアデバイスの物理構造の機能表現を生成するデータあるいはプログラム命令またはその両方を含むことができる。機能あるいは構造またはその両方の設計特徴を表すかどうかにかかわらず、設計構造920は、中核開発者/設計者によって実装されるものなど、電子コンピュータ援用設計ECADを使用して生成することができる。機械可読データ伝送、ゲートアレイ、または記憶媒体上にエンコードされたときに、設計構造920は、図3~図19に示されているものなどの電子部品、回路、電子または論理モジュール、装置、デバイス、またはシステムをシミュレートまたはそれ以外に機能的に表現するために、設計プロセス910内の1つまたは複数のハードウェアモジュールあるいはソフトウェアモジュールまたはその両方によってアクセスし処理することができる。このため、設計構造920は、設計またはシミュレーションデータ処理システムによって処理されたときに、回路またはその他のレベルのハードウェア論理設計について機能的にシミュレートするかまたはそれ以外に表現する、人間あるいは機械またはその両方が読み取り可能なソースコード、コンパイル済み構造、およびコンピュータ実行可能コード構造を含むファイルまたはその他のデータ構造を含むことができる。このようなデータ構造は、VerilogおよびVHDLなどの低レベルHDL設計言語あるいはCまたはCなどの高レベル設計言語またはその両方に対して適合するかあるいは互換性があるかまたはその両方であるハードウェア記述言語HDL設計エンティティまたはその他のデータ構造を含むことができる。設計プロセス910は好ましくは、設計構造920などの設計構造を含むことができるネットリスト980を生成するために図3~図19に示されているコンポーネント、回路、デバイス、または論理構造について機能的に同等な設計/シミュレーションを合成、変換、またはそれ以外の処理を行うためのハードウェアモジュールあるいはソフトウェアモジュールまたはその両方を使用し取り入れる。ネットリスト980は、たとえば、集積回路設計内のその他の要素および回路に対する接続を記述する、ワイヤ、個別部品、論理ゲート、制御回路、入出力装置、モデルなどのリストを表すコンパイル済みまたはそれ以外の処理済みデータ構造を含むことができる。ネットリスト980は、デバイスに関する設計仕様およびパラメータに応じて、ネットリスト980が1回または複数回再合成される、反復プロセスを使用して合成することができる。本明細書に記載されているその他の設計構造タイプと同様に、ネットリスト980は、機械可読データ記憶媒体上に記録するか、またはプログラマブルゲートアレイ内にプログラミングすることができる。この媒体は、永続的にまたはその媒体が破壊されるまでデータを保管できる非一時的な媒体である。この媒体は、磁気または光ディスクドライブ、プログラマブルゲートアレイ、コンパクトフラッシュ、またはその他のフラッシュメモリなどの不揮発性記憶媒体にすることができる。さらに、または代替例において、この媒体は、インターネットまたはその他のネットワーク化に適した手段を介してデータパケットを伝送し、中間的に保管することができる、システムまたはキャッシュメモリ、バッファスペース、もしくは電気的または光学的に伝導性のデバイスおよび材料にすることができる。設計プロセス910は、ネットリスト980を含む様々な入力データ構造タイプを処理するためのハードウェアモジュールおよびソフトウェアモジュールを含むことができる。このようなデータ構造タイプは、たとえば、ライブラリエレメント930内に常駐し、所与の製造技術に関するモデル、レイアウト、および記号表現を含む1組の一般的に使用される要素、回路、およびデバイスを含むことができるたとえば、異なる技術ノード、32nm、45nm、90nmなど。このデータ構造タイプは、設計仕様940、特徴付けデータ950、検証データ960、設計ルール970、および入力テストパターン、出力テスト結果、およびその他のテスト情報を含むことができるテストデータファイル985をさらに含むことができる。設計プロセス910は、たとえば、鋳造、成形、金型プレス成形などの作業に関するストレス解析、熱分析、機械的イベントシミュレーション、プロセスシミュレーションなどの標準的な機械設計プロセスをさらに含むことができる。機械設計の当業者であれば、本発明の範囲および精神を逸脱せずに設計プロセス910で使用される可能性のある機械的設計ツールおよびアプリケーションの程度を認識することができる。また、設計プロセス910は、タイミング解析、検証、設計ルールチェック、配置および経路作業などの標準的な回路設計プロセスを実行するためのモジュールも含むことができる。設計プロセス910は、第2の設計構造990を生成するために、任意の追加の機械設計またはデータ適用可能な場合とともに、描写されているサポートデータ構造のうちの一部または全部と一緒に、設計構造920を処理するためのHDLコンパイラおよびシミュレーションモデル構築ツールなどの論理および物理設計ツールを使用し取り入れる。設計構造990は、機械的装置および構造のデータの交換に使用されるデータフォーマットで記憶媒体またはプログラマブルゲートアレイ上に常駐するたとえば、このような機械的設計構造を保管または表現するためのIGES、DXF、ParasolidXT、JT、DRG、または任意のその他の適切なフォーマットで保管された情報。設計構造920と同様に、設計構造990は好ましくは、伝送媒体またはデータ記憶媒体上に常駐し、ECADシステムによって処理されたときに、図3~図19に示されている本発明の諸実施形態のうちの1つまたは複数について論理的にまたはそれ以外に機能的に同等な形式を生成する、1つまたは複数のファイル、データ構造、あるいはその他のコンピュータでエンコードしたデータまたは命令を含む。一実施形態では、設計構造990は、図3~図19に示されているデバイスを機能的にシミュレートする、コンパイル済みで実行可能なHDLシミュレーションモデルを含むことができる。また、設計構造990は、集積回路のレイアウトデータの交換に使用されるデータフォーマットあるいは記号データフォーマットまたはその両方を使用することができるたとえば、このような設計データ構造を保管するためのGDSIIGDS2、GL1、OASIS、マップファイル、または任意のその他の適切なフォーマットで保管された情報。設計構造990は、たとえば、上記で説明し、図3~図19に示されているデバイスまたは構造体を生産するために製造業者またはその他の設計者/開発者が必要とする、記号データ、マップファイル、テストデータファイル、設計内容ファイル、製造データ、レイアウトパラメータ、ワイヤ、金属のレベル、ビア、形状、製造ラインの経路指定に関するデータ、および任意のその他のデータなどの情報を含むことができる。次に設計構造990はステージ995に移行することができ、そこで、たとえば、設計構造990は、テープ出力への移行、製造業者への公開、マスク業者への公開、他の設計業者への送信、顧客への返送などが行われる。特定の諸実施形態に関して本発明について説明してきたが、上記の説明を考慮して、多数の代替例、変更例、および変形例が当業者にとって明らかになることは明白である。したがって、本発明は、本発明の範囲および精神ならびに特許請求の範囲に含まれるこのような代替例、変更例、および変形例のすべてを包含するものである。