六方晶系および立方晶系のいずれかの単結晶構造を有する炭化珪素から作られ、基準面から5度以内のオフ角を有する主表面が設けられた基板を備え、前記基準面は、六方晶系の場合は{000-1}面であり立方晶系の場合は{111}面であり、さらに前記基板の前記主表面上にエピタキシャルに形成された炭化珪素層を備え、前記炭化珪素層には、互いに対向する第1および第2の側壁を有する溝が設けられており、前記第1および第2の側壁の各々はチャネル領域を含み、前記第1および第2の側壁の各々は、六方晶系の場合は実質的に0-33-8面および{01-1-4}面のいずれか一方を含み、立方晶系の場合は実質的に{100}面を含む、炭化珪素半導体装置。前記オフ角は0.5度以上である、請求項1に記載の炭化珪素半導体装置。前記主表面に対する前記第1および第2の側壁の各々の傾きの差異が10度以下である、請求項1または2に記載の炭化珪素半導体装置。六方晶系および立方晶系のいずれかの単結晶構造を有する炭化珪素から作られ、基準面から5度以内のオフ角を有する主表面が設けられた基板を準備する工程を備え、前記基準面は、六方晶系の場合は{000-1}面であり立方晶系の場合は{111}面であり、さらに前記基板の前記主表面上にエピタキシャルに炭化珪素層を形成する工程と、前記炭化珪素層に、互いに対向する第1および第2の側壁を有する溝を形成する工程とを備え、前記溝を形成する工程は、前記炭化珪素層上に、パターンを有するマスク層を設ける工程と、前記マスク層をマスクとして用いて前記炭化珪素層を部分的にエッチングする工程とを含み、前記エッチングする工程は、酸素および塩素を含有する反応ガス中で前記炭化珪素層を加熱することによって、前記第1および第2の側壁を形成する工程を含み、前記第1および第2の側壁の各々は、六方晶系の場合は実質的に0-33-8面および{01-1-4}面のいずれか一方を含み、立方晶系の場合は実質的に{100}面を含む、炭化珪素半導体装置の製造方法。前記エッチングする工程は、塩素の流量に対する酸素の流量の比率が0.1以上2.0以下となる条件で前記炭化珪素層に前記反応ガスを供給する工程を含む、請求項4に記載の炭化珪素半導体装置の製造方法。前記エッチングする工程は、前記炭化珪素層の温度を700°C以上1200°C以下とする工程を含む、請求項4または5に記載の炭化珪素半導体装置の製造方法。この公報に開示されているように側壁が等方性エッチングで形成される場合、側壁を、面方位が0-33-8となっている面などの、いわゆる半極性面とすることが困難であった。このため、側壁に沿ったチャネル移動度を十分に高めることが困難であった。そこで本発明者らは、溝の側壁を、面方位が0-33-8となっている面などの、いわゆる半極性面とする方法を見出した。またこの方法の適用に際して、チャネル長のばらつきを抑制する方法を見出した。チャネル長のばらつきが大きいと、たとえばMOSFETのしきい値など、装置特性がばらついてしまう。本発明は、上記のような課題を解決するために成されたものであり、この発明の目的は、チャネル移動度を高め、かつチャネル長のばらつきを抑制することができる炭化珪素半導体装置およびその製造方法を提供することである。本発明の炭化珪素半導体装置は基板および炭化珪素層を有する。基板は、六方晶系および立方晶系のいずれかの単結晶構造を有する炭化珪素から作られている。また基板には、基準面から5度以内のオフ角を有する主表面が設けられている。基準面は、六方晶系の場合は{000-1}面であり、立方晶系の場合は{111}面である。炭化珪素層は基板の主表面上にエピタキシャルに形成されている。炭化珪素層には、互いに対向する第1および第2の側壁を有する溝が設けられている。第1および第2の側壁の各々はチャネル領域を含む。また第1および第2の側壁の各々は、六方晶系の場合は実質的に0-33-8面および{01-1-4}面のいずれか一方を含み、立方晶系の場合は実質的に{100}面を含む。ここで、側壁が実質的に0-33-8面および01-1-4面のいずれか一方を含む、とは、側壁を構成する結晶面が0-33-8面および01-1-4面のいずれか一方となっている場合、および側壁を構成する結晶面について、<1-100>方向における{0-33-8}面または01-1-4面に対するオフ角が-3°以上3°以下の面となっていることを意味する。なお、<1-100>方向における0-33-8面または01-1-4面に対するオフ角とは、<1-100>方向および<0001>方向の張る平面への上記側壁の法線の正射影と、0-33-8面または01-1-4面の法線とのなす角度であり、その符号は、上記正射影が<1-100>方向に対して平行に近づく場合が正であり、上記正射影が<0001>方向に対して平行に近づく場合が負である。また、側壁が実質的に100面を含む、とは、側壁を構成する結晶面が100面となっている場合、および側壁を構成する結晶面が100面から任意の結晶方位において-3°以上3°以下のオフ角を有する結晶面となっている場合を意味する。この炭化珪素半導体装置によれば、側壁が実質的に上記0-33-8面、01-1-4面および100面のいずれか、すなわち安定的な半極性面となっている。このような側壁をチャネル領域として利用することで、チャネル移動度を高めることができる。またこの炭化珪素半導体装置によれば、基板の主表面が基準面から5度以内のオフ角を有するので、その上にエピタキシャルに形成された炭化珪素層の主表面も基準面から5度以内のオフ角を有する。これにより、炭化珪素層の主表面に対する第1および第2の側壁の各々の傾きの差異を抑制することができる。よってチャネル領域の側壁に沿った長さ、すなわちチャネル長のばらつきを抑制することができる。好ましくは主表面に対する第1および第2の側壁の各々の傾きの差異が10度以下とされる。好ましくは上記の炭化珪素半導体装置においてオフ角は0.5度以上である。これにより、基板上におけるエピタキシャル成長の速度を高めることができる。本発明の炭化珪素半導体装置の製造方法は、次の工程を有する。基板が準備される。基板は、六方晶系および立方晶系のいずれかの単結晶構造を有する炭化珪素から作られている。また基板には、基準面から5度以内のオフ角を有する主表面が設けられている。基準面は、六方晶系の場合は{000-1}面であり、立方晶系の場合は{111}面である。次に基板の主表面上にエピタキシャルに炭化珪素層が形成される。次に炭化珪素層に、互いに対向する第1および第2の側壁を有する溝が形成される。溝を形成する工程は、炭化珪素層上に、パターンを有するマスク層を設ける工程と、マスク層をマスクとして用いて炭化珪素層を部分的にエッチングする工程とを含む。エッチングする工程は、酸素および塩素を含有する反応ガス中で炭化珪素層を加熱することによって、第1および第2の側壁を形成する工程を含む。第1および第2の側壁の各々は、六方晶系の場合は実質的に0-33-8面および{01-1-4}面のいずれか一方を含み、立方晶系の場合は実質的に{100}面を含む。本発明者らは、炭化珪素層炭化珪素の単結晶層に対して、酸素及び塩素を含有する反応ガスを接触させながら、当該炭化珪素層を加熱することで、上述した0-33-8面、01-1-4面または100面を自己形成できることを見出した。また上記の製造方法によれば、基板の主表面が基準面から5度以内のオフ角を有するので、その上にエピタキシャルに形成された炭化珪素層の主表面も基準面から5度以内のオフ角を有する。これにより、炭化珪素層の主表面に対する第1および第2の側壁の各々の傾きの差異を抑制することができる。よって側壁に沿って設けられるチャネルの長さ、すなわちチャネル長のばらつきを抑制することができる。好ましくは上記の製造方法において、エッチングする工程は、塩素の流量に対する酸素の流量の比率が0.1以上2.0となる条件で炭化珪素層に反応ガスを供給する工程を含む。また好ましくは上記の製造方法において、エッチングする工程は、炭化珪素層の温度を700°C以上1200°C以下とする工程を含む。これにより、第1および第2の側壁の各々に所望の面をより確実に含ませることができる。本発明によれば、溝の側壁に沿ったチャネル領域を有する炭化珪素半導体装置において、チャネル移動度を高め、かつチャネル長のばらつきを抑制することができる。以下、図面に基づいて本発明の実施の形態について説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付しその説明は繰返さない。また、本明細書中の結晶学的記載においては、個別方位を[]、集合方位を<>、個別面を、集合面を{}でそれぞれ示している。また、負の指数については、結晶学上、-バーを数字の上に付けることになっているが、本明細書中では、数字の前に負の符号を付けている。また角度の記載には、全方位角を360度とする系を用いている。実施の形態1主に図1~図3を参照して、本実施の形態における半導体装置は、トレンチゲートを有する縦型MOSFETである。この半導体装置は、炭化珪素からなる基板1と、基板1の主表面MS上にエピタキシャルに形成された炭化珪素層とを有する。炭化珪素層は、導電型がn型であるエピタキシャル層である耐圧保持層2と、導電型がp型であるp型ボディ層3p型半導体層3と、導電型がn型であるn型ソースコンタクト層4と、導電型がp型であるコンタクト領域5とを有する。基板1は、六方晶系および立方晶系のいずれかの単結晶構造を有する炭化珪素から作られている。また基板1には、基準面から5度以内のオフ角を有する主表面MSが設けられている。基準面は、六方晶系の場合は{000-1}面であり、より好ましくは000-1面である。また基準面は立方晶系の場合は{111}面である。好ましくは、オフ角は0.5度以上である。上記炭化珪素層は基板1の主表面MS上にエピタキシャルに形成されており、主表面MSと実質的に平行な主表面TSを有する。溝6は、互いに対向する側壁20a第1の側壁および側壁20b第2の側壁を有する。溝6は、開口に向かって広がるようなテーパ形状を有し、よって側壁20aおよび20は互いに傾いている。側壁20aおよび20b総称して側壁20ともいうの各々は、p型ボディ層3の側壁20上の部分であるチャネル領域を含む。また各側壁20は、六方晶系の場合は実質的に0-33-8面および{01-1-4}面のいずれか一方を含み、立方晶系の場合は実質的に{100}面を含む。図4および図5を参照して、基板1のオフ角がゼロでない場合、主表面MSおよびTSの各々は基準面に対して傾斜している。言い換えれば、基準面の法線ベクトルCA図5は主表面TS上においてオフ角のオフ方位FFに向かって傾斜している。一方、各側壁20は結晶学的に特定の面方位を有することから、オフ角がゼロの場合に比して、オフ角の分だけ各側壁20は傾斜している。この傾斜の結果、主表面TSに対する側壁20aおよび20bのそれぞれの角度THaおよびTHbは、互いに異なっている。この相違は、基板1のオフ角が大きくなるほど増大する。したがって、基板1のオフ角の絶対値の上限が制限されることで、この相違も制限される。よって側壁20aおよび20bのそれぞれに設けられるチャネル領域の長さ、すなわちチャネル長LCaおよおびLCbの相違も制限される。好ましくは、角度THaおよびThbの間の相違の絶対値は10度以下である。なお溝6の存在は、逆の見方をすれば、炭化珪素層から作られたメサ構造図3の存在に対応している。このメサ構造は、側壁20と、側壁20に囲まれた主表面TSからなる上面とを有する。好ましくはこの上面の形状は、六方晶の場合、図3に示すように六角形であり、立方晶の場合、長方形または正方形である。また半導体装置は、ゲート絶縁膜8と、ゲート電極9と、層間絶縁膜10と、ソース電極12と、ソース配線電極13と、ドレイン電極14と、裏面保護電極15とを有する。次に半導体装置の詳細について説明する。耐圧保持層2は、基板1の一方の主表面上に形成されている。耐圧保持層2上にはp型ボディ層3が形成されている。p型ボディ層3上には、n型ソースコンタクト層4が形成されている。このn型ソースコンタクト層4に取囲まれるように、p型のコンタクト領域5が形成されている。n型ソースコンタクト層4、p型ボディ層3および耐圧保持層2を部分的に除去することにより、溝6により囲まれたメサ構造が形成されている。溝6の側壁20および底壁上にはゲート絶縁膜8が形成されている。このゲート絶縁膜8はn型ソースコンタクト層4の上部表面上にまで延在している。このゲート絶縁膜8上であって、溝6の内部を充填するようにつまり隣接するメサ構造の間の空間を充填するようにゲート電極9が形成されている。ゲート電極9の上部表面は、ゲート絶縁膜8においてn型ソースコンタクト層4の上部表面上に位置する部分の上面とほぼ同じ高さになっている。ゲート絶縁膜8のうちn型ソースコンタクト層4の上部表面上にまで延在する部分とゲート電極9とを覆うように層間絶縁膜10が形成されている。層間絶縁膜10とゲート絶縁膜8の一部とを除去することにより、n型ソースコンタクト層4の一部とp型のコンタクト領域5とを露出するように開口部11が形成されている。この開口部11の内部を充填するとともに、p型のコンタクト領域5およびn型ソースコンタクト層4の一部と接触するようにソース電極12が形成されている。ソース電極12の上部表面と接触するとともに、層間絶縁膜10の上部表面上に延在するようにソース配線電極13が形成されている。また、基板1において耐圧保持層2が形成された主表面とは反対側の裏面上には、ドレイン電極14が形成されている。このドレイン電極14はオーミック電極である。このドレイン電極14において、基板1と対向する面とは反対側の面上に裏面保護電極15が形成されている。図1および図2に示した半導体装置においては、溝6の側壁20メサ構造の側壁が傾斜するとともに、当該側壁は、耐圧保持層2などを構成する炭化珪素の結晶型が六方晶の場合には実質的に0-33-8面となっている。具体的には、当該側壁を構成する結晶面について、<1-100>方向における{0-33-8}面に対するオフ角が-3°以上3°以下の面、より好ましくは-1°以上1°以下の面となっている。図2から分かるように、これらのいわゆる半極性面となっている側壁を半導体装置の能動領域であるチャネル領域として利用することができる。そして、これらの側壁は安定な結晶面であるため、当該側壁をチャネル領域に利用した場合、他の結晶面たとえば0001面をチャネル領域に利用した場合より、高いチャネル移動度を得られるとともに、リーク電流を十分低減でき、また高い耐圧を得ることができる。次に半導体装置の動作について簡単に説明する。図2を参照して、ゲート電極9にしきい値以下の電圧を与えた状態、すなわちオフ状態では、p型ボディ層3と導電型がn型である耐圧保持層2との間が逆バイアスとなり、非導通状態となる。一方、ゲート電極9に正の電圧を印加すると、p型ボディ層3においてゲート絶縁膜8と接触する領域の近傍であるチャネル領域において、反転層が形成される。その結果、n型ソースコンタクト層4と耐圧保持層2とが電気的に接続された状態となる。この結果、ソース電極12とドレイン電極14との間に電流が流れる。次に、図6~図14を参照して、図1および図2に示した本発明による半導体装置の製造方法を説明する。まず、図6を参照して、炭化珪素から作られた基板1が準備される。基板1は、六方晶系および立方晶系のいずれかの単結晶構造を有する。また基板1には、上述した基準面から5度以内のオフ角を有する主表面MSが設けられている。基準面は、六方晶系の場合は{000-1}面であり、立方晶系の場合は{111}面である。次に基板1の主表面MS上に、導電型がn型である炭化珪素のエピタキシャル層を形成する。当該エピタキシャル層は耐圧保持層2となる。耐圧保持層2を形成するためのエピタキシャル成長は、たとえば原料ガスとしてシランSiH4とプロパンC3H8との混合ガスを用い、キャリアガスとしてたとえば水素ガスH2を用いたCVDChemicalVaporDeposition法により実施することができる。また、このとき導電型がn型の不純物としてたとえば窒素NやリンPを導入することが好ましい。この耐圧保持層2のn型不純物の濃度は、たとえば5×1015cm3以上5×1016cm3以下とすることができる。次に、図7に示すように、耐圧保持層2の上部表面層にイオン注入を行なうことにより、p型ボディ層3およびn型ソースコンタクト層4を形成する。p型ボディ層3を形成するためのイオン注入においては、たとえばアルミニウムAlなどの導電型がp型の不純物をイオン注入する。このとき、注入するイオンの加速エネルギーを調整することによりp型ボディ層3が形成される領域の深さを調整することができる。また導電型がn型の不純物を、p型ボディ層3が形成された耐圧保持層2へイオン注入することにより、n型ソースコンタクト層4を形成する。n型の不純物としてはたとえばリンなどを用いることができる。次に、図8に示すように、n型ソースコンタクト層4の上部表面上にマスク層17を形成する。マスク層17として、たとえばシリコン酸化膜などの絶縁膜を用いることができる。マスク層17の形成方法としては、たとえば以下のような工程を用いることができる。すなわち、n型ソースコンタクト層4の上部表面上に、CVD法などを用いてシリコン酸化膜を形成する。そして、このシリコン酸化膜上にフォトリソグラフィ法を用いて所定の開口パターンを有するレジスト膜図示せずを形成する。このレジスト膜をマスクとして用いて、シリコン酸化膜をエッチングにより除去する。その後レジスト膜を除去する。この結果、図8に示した溝16が形成されるべき領域に開口パターンを有するマスク層17が形成される。そして、このマスク層17をマスクとして用いて、n型ソースコンタクト層4、p型ボディ層3および耐圧保持層2の一部をエッチングにより除去する。エッチングの方法としてはたとえば反応性イオンエッチングRIEまたはイオンミリングを用いることができる。RIEとしては特に誘導結合プラズマICPRIEを用いることができる。具体的には、たとえば反応ガスとしてSF6またはSF6とO2との混合ガスを用いたICP-RIEを用いることができる。このようなエッチングにより、図2の溝6が形成されるべき領域に、側壁が基板1の主表面に対してほぼ垂直な溝16を形成することができる。次に、図9に示すように、耐圧保持層2、p型ボディ層3およびn型ソースコンタクト層4において所定の結晶面を表出させる熱エッチング工程を実施する。具体的には、溝16図8の側壁を、酸素ガスと塩素ガスとの混合ガスを反応ガスとして用い、熱処理温度をたとえば700°C以上1200°C以下としたエッチング熱エッチングを行なう。熱処理温度は、好ましくは700°C以上1200°C以下である。この温度の下限は、より好ましくは800°C、さらに好ましくは900°Cである。またこの温度の上限は、より好ましくは1100°C、さらに好ましくは1000°Cである。この場合、上記0-33-8面、01-1-4面または100面を含む面を形成する熱エッチング工程でのエッチング速度を十分実用的な値とすることができるので、当該工程の処理時間を十分短くすることができる。ここで、上記熱エッチング工程の条件については、SiCmO2nCl2→SiClxCOyただし、m、n、x、yは正の数と表される反応式において、0.5≦x≦2.0、1.0≦y≦2.0というxおよびyの条件が満たされる場合に主な反応が進み、x=4、y=2という条件の場合が最も反応熱エッチングが進む。ただし上記mおよびnは、実際に反応している酸素ガスおよび塩素ガスの量を表しており、プロセスガスとして供給される量とは異なる。本発明者らは、この熱エッチングにおいて供給される塩素の流量に対する酸素の流量の比率が0.1以上2.0以下となることが好ましく、より好ましくはこの比率の下限は0.25である。この場合、上記0-33-8面、01-1-4面または100面を含む面を確実に形成することができる。なお、反応ガスは、上述した塩素ガスと酸素ガスとに加えて、キャリアガスを含んでいてもよい。キャリアガスとしては、たとえば窒素N2ガス、アルゴンガス、ヘリウムガスなどを用いることができる。そして、上述のように熱処理温度を700°C以上1000°C以下とした場合、SiCのエッチング速度はたとえば70μm/hr程度になる。また、この場合にマスク層17として酸化珪素SiO2を用いると、SiO2に対するSiCの選択比を極めて大きくすることができるので、SiCのエッチング中にSiO2からなるマスク層17は実質的にエッチングされない。なお六方晶系の場合、側壁20において露出する結晶面は実質的に0-33-8面となってもよい。つまり、上述した条件のエッチングにおいては、エッチング速度の最も遅い結晶面である0-33-8面が溝6の側壁20として自己形成される。この結果、図9に示すような構造を得る。なお側壁20を構成する結晶面は01-1-4面となってもよい。また立方晶系である場合には、側壁20を構成する結晶面は100面であってもよい。次に、マスク層17をエッチングなど任意の方法により除去する。その後、溝6の内部からn型ソースコンタクト層4の上部表面上にまで延在するように、所定のパターンを有するレジスト膜図示せずを、フォトリソグラフィ法を用いて形成する。レジスト膜としては、溝6の底部およびn型ソースコンタクト層4の上部表面の一部に開口パターンが形成されているものを用いる。そして、このレジスト膜をマスクとして用いて、導電型がp型の不純物をイオン注入することにより、溝6の底部に電界緩和領域7を形成し、n型ソースコンタクト層4の一部領域に導電型がp型のコンタクト領域5を形成する。その後レジスト膜を除去する。この結果、図10および図11に示すような構造を得る。図11から分かるように、溝6の平面形状は、単位胞1つのメサ構造を取り囲む環状の溝6の平面形状が六角形状である網目形状となっている。また、p型のコンタクト領域5は、図11に示すようにメサ構造の上部表面におけるほぼ中央部に配置されている。また、p型のコンタクト領域5の平面形状は、メサ構造の上部表面の外周形状と同じであって、六角形状となっている。そして、上述したイオン注入により注入された不純物を活性化するための活性化アニール工程を実施する。この活性化アニール工程においては、炭化珪素からなるエピタキシャル層の表面上たとえばメサ構造の側壁上に特にキャップ層を形成することなくアニール処理を実施する。ここで、発明者らは、上述した0-33-8面については、キャップ層などの保護膜を表面に形成することなく活性化アニール処理を行なっても表面性状が劣化することがなく、十分な表面平滑性を維持できることを見出した。このため、従来必要と考えられていた活性化アニール処理前の保護膜キャップ層の形成工程を省略して、直接活性化アニール工程を実施している。なお、上述したキャップ層を形成したうえで活性化アニール工程を実施してもよい。また、たとえばn型ソースコンタクト層4およびp型のコンタクト領域5の上部表面上のみにキャップ層を設けた構成として、活性化アニール処理を実施してもよい。次に、図12に示すように、溝6の内部からn型ソースコンタクト層4およびp型のコンタクト領域5の上部表面上にまで延在するようにゲート絶縁膜8を形成する。ゲート絶縁膜8としては、たとえば炭化珪素からなるエピタキシャル層を熱酸化することにより得られる酸化膜酸化珪素膜を用いることができる。次に、図13に示すように、溝6の内部を充填するように、ゲート絶縁膜8上にゲート電極9を形成する。ゲート電極9の形成方法としては、たとえば以下のような方法を用いることができる。まず、ゲート絶縁膜8上において、溝6の内部およびp型のコンタクト領域5上の領域にまで延在するゲート電極となるべき導電体膜を、スパッタリング法などを用いて形成する。導電体膜の材料としては導電性を有する材料であれば金属など任意の材料を用いることができる。その後、エッチバックあるいはCMPChemicalMechanicalPolishing法など任意の方法を用いて、溝6の内部以外の領域に形成された導電体膜の部分を除去する。この結果、溝6の内部を充填するような導電体膜が残存し、当該導電体膜によりゲート電極9が構成される。次に、ゲート電極9の上部表面、およびp型のコンタクト領域5上において露出しているゲート絶縁膜8の上部表面上を覆うように層間絶縁膜10図14参照を形成する。層間絶縁膜としては、絶縁性を有する材料であれば任意の材料を用いることができる。そして、層間絶縁膜10上に、パターンを有するレジスト膜を、フォトリソグラフィ法を用いて形成する。当該レジスト膜図示せずにはp型のコンタクト領域5上に位置する領域に開口パターンが形成されている。そして、このレジスト膜をマスクとして用いて、エッチングにより層間絶縁膜10およびゲート絶縁膜8を部分的にエッチングにより除去する。この結果、層間絶縁膜10およびゲート絶縁膜8には開口部11図14参照が形成される。この開口部11の底部においては、p型のコンタクト領域5およびn型ソースコンタクト層4の一部が露出した状態となる。その後、当該開口部11の内部を充填するとともに、上述したレジスト膜の上部表面上を覆うようにソース電極12図14参照となるべき導電体膜を形成する。その後、薬液などを用いてレジスト膜を除去することにより、レジスト膜上に形成されていた導電体膜の部分を同時に除去するリストオフ。この結果、開口部11の内部に充填された導電体膜によりソース電極12を形成できる。このソース電極12はp型のコンタクト領域5およびn型ソースコンタクト層4とオーミック接触したオーミック電極である。また、基板1の裏面側耐圧保持層2が形成された主表面と反対側の表面側に、ドレイン電極14図14参照を形成する。ドレイン電極14としては、基板1とオーミック接触が可能な材料であれば任意の材料を用いることができる。このようにして、図14に示す構造を得る。その後、ソース電極12の上部表面に接触するとともに、層間絶縁膜10の上部表面上に延在するソース配線電極13図2参照、およびドレイン電極14の表面に形成された裏面保護電極15図2参照をそれぞれスパッタリング法などの任意の方法を用いて形成する。この結果、図1および図2に示す半導体装置を得ることができる。次に、図15および図16を参照して、図1および図2に示した本発明による半導体装置の製造方法の変形例を説明する。本発明による半導体装置の製造方法の変形例では、まず図6~図8に示した工程を実施する。その後、図8に示したマスク層17を除去する。次に、溝16の内部からn型ソースコンタクト層4の上部表面上にまで延在するように珪素からなるSi被膜21図15参照を形成する。この状態で、熱処理を行なうことにより、溝16の内周面およびn型ソースコンタクト層4の上部表面のSi被膜21と接触した領域において炭化珪素の再構成が起きる。このようにして、図15に示すように、溝の側壁が所定の結晶面0-33-8面となるように炭化珪素の再構成層22が形成される。この結果、図15に示すような構造を得る。この後、残存しているSi被膜21を除去する。Si被膜21の除去方法としては、たとえばHNO3とHF等の混合ガスを用いたエッチングを用いることができる。その後、さらに上述した再構成層22の表面層をエッチングにより除去する。再構成層22を除去するためのエッチングとしては、ICP-RIEを用いることができる。この結果、図16に示すように傾斜した側面を有する溝6を形成できる。この後、先に説明した図10~図14に示した工程を実施することにより、図1および図2に示した半導体装置を得ることができる。次に、図17を参照して、図1および図2に示した半導体装置の変形例を説明する。図17に示した半導体装置は、基本的には図1および図2に示した半導体装置と同様の構成を備えるが、溝6の形状が図1および図2に示した半導体装置とは異なっている。具体的には、図17に示した半導体装置では、溝6の断面形状がV字状となっている。また、異なる観点から言えば、図17に示した半導体装置の溝6は、基板1の主表面に対して傾斜した、互いに対向する側面が、その下部で直接接続された状態になっている。溝6の底部対向する側壁の下部が互いに接続された部分には、電界緩和領域7が形成されている。このような構成の半導体装置によっても、図1および図2に示した半導体装置と同様の効果を得ることができる。さらに、図17に示した半導体装置では、溝6において図2に示したような平坦な底面が形成されていないため、図17に示した溝6の幅は図2に示した溝6の幅より狭くなっている。この結果、図17に示した半導体装置では、図2に示した半導体装置よりサイズを小さくすることが可能であり、半導体装置の微細化および高集積化に有利である。実施の形態2上記実施の形態1における半導体装置は、側壁20aおよび20bを有する溝6図5を含むMOSFETである。実施の形態2における半導体装置は、同様の溝6を有する絶縁ゲートバイポーラトランジスタIGBTである。以下にその詳細について説明する。図18に示すように、半導体装置は、炭化珪素からなる導電型がp型の基板31と、炭化珪素からなり、導電型がp型であるバッファ層としてのp型エピタキシャル層36と、炭化珪素からなり、導電型がn型である耐圧保持層としてのn型エピタキシャル層32と、炭化珪素からなり、導電型がp型であるウェル領域に対応するp型半導体層33と、炭化珪素からなり、導電型がn型であるエミッタ領域に対応するn型ソースコンタクト層34と、炭化珪素からなり、導電型がp型であるコンタクト領域35と、ゲート絶縁膜8と、ゲート電極9と、層間絶縁膜10と、エミッタ電極に対応するソース電極12と、ソース配線電極13と、コレクタ電極に対応するドレイン電極14と、裏面保護電極15とを有する。バッファ層であるp型エピタキシャル層36は、基板31の一方の主表面MS上に形成されている。p型エピタキシャル層36上にはn型エピタキシャル層32が形成されている。n型エピタキシャル層32上にはp型半導体層33が形成されている。p型半導体層33上には、n型ソースコンタクト層34が形成されている。このn型ソースコンタクト層34に取囲まれるように、p型のコンタクト領域35が形成されている。n型ソースコンタクト層34、p型半導体層33およびn型エピタキシャル層32を部分的に除去することにより溝6が形成されている。溝6の側壁20は基板31の主表面MSに対して傾斜した端面になっている。傾斜した端面により囲まれた凸部上部表面上にソース電極12が形成された凸形状部としてのメサ構造の平面形状は、図1などに示した半導体装置と同様に六角形になっている。この溝6の側壁20および底壁上にはゲート絶縁膜8が形成されている。このゲート絶縁膜8はn型ソースコンタクト層34の上部表面上にまで延在している。このゲート絶縁膜8上であって、溝6の内部を充填するようにゲート電極9が形成されている。ゲート電極9の上部表面は、ゲート絶縁膜8においてn型ソースコンタクト層34の上部表面上に位置する部分の上面とほぼ同じ高さになっている。ゲート絶縁膜8のうちn型ソースコンタクト層34の上部表面上にまで延在する部分とゲート電極9とを覆うように層間絶縁膜10が形成されている。層間絶縁膜10とゲート絶縁膜8の一部とを除去することにより、n型ソースコンタクト層34の一部とp型のコンタクト領域35とを露出するように開口部11が形成されている。この開口部11の内部を充填するとともに、p型のコンタクト領域35およびn型ソースコンタクト層34の一部と接触するようにソース電極12が形成されている。ソース電極12の上部表面と接触するとともに、層間絶縁膜10の上部表面上に延在するようにソース配線電極13が形成されている。また、基板1においてn型エピタキシャル層32が形成された主表面とは反対側の裏面上には、図1および図2に示した半導体装置と同様に、ドレイン電極14および裏面保護電極15が形成されている。図18に示した半導体装置においても、図1および図2に示した半導体装置と同様に、溝6の側壁20が傾斜するとともに、当該側壁20は、n型エピタキシャル層32などを構成する炭化珪素の結晶型が六方晶の場合には実質的に0-33-8面となっている。この場合も、図1に示した半導体装置と同様の効果を得ることができる。なお、上記実施の形態1および2における半導体装置において、上記側壁20は実質的に01-1-4面となっていてもよい。また、n型エピタキシャル層32などを構成する炭化珪素の結晶型が立方晶の場合には、当該溝6の傾斜した側壁20は実質的に100面となっていてもよい。次に、図18に示した半導体装置の動作を簡単に説明する。ゲート電極9に負の電圧を印加し、当該負の電圧が閾値を超えると、ゲート電極9側方のゲート絶縁膜8に接するp型半導体層33の溝6に対向する端部領域チャネル領域に反転層が形成され、エミッタ領域であるn型ソースコンタクト層34と耐圧保持層であるn型エピタキシャル層32とが電気的に接続される。これにより、エミッタ領域であるn型ソースコンタクト層34から耐圧保持層であるn型エピタキシャル層32に電子が注入され、これに対応して基板31からバッファ層であるp型エピタキシャル層36を介して正孔がn型エピタキシャル層32に供給される。その結果、n型エピタキシャル層32に伝導度変調が生じることで、エミッタ電極であるソース電極12コレクタ電極であるドレイン電極14間の抵抗が著しく低下する。すなわちIGBTがオン状態となる。一方、ゲート電極9に印加される上記負の電圧が閾値以下の場合、上記チャネル領域に反転層が形成されないため、n型エピタキシャル層32とp型半導体層33との間が、逆バイアスの状態に維持される。その結果、IGBTがオフ状態となり、電流は流れない。図19~図26を参照して、本発明による半導体装置の実施の形態2の製造方法を説明する。まず、図19を参照して、導電型がp型であって、炭化珪素からなる基板31が準備される。基板31の結晶学的な特徴は、その導電型を除き、実施の形態1の基板1とほぼ同様である。次に基板31の主表面MS上に、導電型がp型であって炭化珪素からなるp型エピタキシャル層36を形成する。そして、p型エピタキシャル層36上に導電型がn型である炭化珪素のn型エピタキシャル層32を形成する。当該n型エピタキシャル層32は耐圧保持層となる。p型エピタキシャル層36およびn型エピタキシャル層32を形成するためのエピタキシャル成長は、たとえば原料ガスとしてシランSiH4とプロパンC3H8との混合ガスを用い、キャリアガスとしてたとえば水素ガスH2を用いたCVD法により実施することができる。また、このとき、導電型がp型の不純物としては、たとえばアルミニウムAlなどを導入し、導電型がn型の不純物としてたとえば窒素NやリンPを導入することが好ましい。次に、n型エピタキシャル層32の上部表面層にイオン注入を行なうことにより、p型半導体層33およびn型ソースコンタクト層34を形成する。p型半導体層33を形成するためのイオン注入においては、たとえばアルミニウムAlなどの導電型がp型の不純物をイオン注入する。このとき、注入するイオンの加速エネルギーを調整することによりp型半導体層33が形成される領域の深さを調整することができる。次に導電型がn型の不純物を、p型半導体層33が形成されたn型エピタキシャル層32へイオン注入することにより、n型ソースコンタクト層34を形成する。n型の不純物としてはたとえばリンなどを用いることができる。このようにして、図20に示す構造を得る。次に、図21に示すように、n型ソースコンタクト層34の上部表面上にマスク層17を形成する。マスク層17として、たとえばシリコン酸化膜などの絶縁膜を用いることができる。マスク層17の形成方法としては、図8において説明したマスク層17の製造方法と同様の方法を用いることができる。この結果、図21に示した溝16が形成されるべき領域に開口パターンを有するマスク層17が形成される。そして、このマスク層17をマスクとして用いて、n型ソースコンタクト層34、p型半導体層33およびn型エピタキシャル層32の一部をエッチングにより除去する。エッチングの方法などは、図8に示した工程とほぼ同様の方法を用いることができる。このようにして、図21に示す構造を得る。次に、n型エピタキシャル層32、p型半導体層33およびn型ソースコンタクト層34において所定の結晶面を表出させる熱エッチング工程を実施する。この熱エッチング工程の条件は、図9を参照して説明した熱エッチング工程の条件とほぼ同様の条件を用いることができる。この結果、図22に示すように基板31の主表面に対して傾斜した側壁20を有する溝6を形成することができる。このようにして、図22に示すような構造を得る。次に、マスク層17をエッチングなど任意の方法により除去する。その後、図10に示した工程と同様に、溝6の内部からn型ソースコンタクト層34の上部表面上にまで延在するように、所定のパターンを有するレジスト膜図示せずを、フォトリソグラフィ法を用いて形成する。レジスト膜としては、溝6の底部およびn型ソースコンタクト層34の上部表面の一部に開口パターンが形成されているものを用いる。そして、このレジスト膜をマスクとして用いて、導電型がp型の不純物をイオン注入することにより、溝6の底部に電界緩和領域7を形成し、n型ソースコンタクト層34の一部領域に導電型がp型のコンタクト領域35を形成する。その後レジスト膜を除去する。この結果、図23に示すような構造を得る。そして、上述したイオン注入により注入された不純物を活性化するための活性化アニール工程を実施する。この活性化アニール工程においては、すでに説明した本発明の実施の形態1の場合と同様に、炭化珪素からなるエピタキシャル層の表面具体的には溝6の側壁20上に特にキャップ層を形成することなくアニール処理を実施する。なお、上述したキャップ層を形成したうえで活性化アニール工程を実施してもよい。また、たとえばn型ソースコンタクト層34およびp型のコンタクト領域35の上部表面上のみにキャップ層を設けた構成として、活性化アニール処理を実施してもよい。次に、図24に示すように、溝6の内部からn型ソースコンタクト層4およびp型のコンタクト領域5の上部表面上にまで延在するようにゲート絶縁膜8を形成する。ゲート絶縁膜8の材質や形成方法は、図12におけるゲート絶縁膜8の材質や形成方法と同様である。このようにして、図24に示す構造を得る。次に、図25に示すように、溝6の内部を充填するように、ゲート絶縁膜8上にゲート電極9を形成する。ゲート電極9の形成方法としては、図13に示したゲート電極9の形成方法と同様の形成方法を用いることができる。次に、ゲート電極9の上部表面、およびp型のコンタクト領域35上において露出しているゲート絶縁膜8の上部表面上を覆うように層間絶縁膜10図26参照を形成する。層間絶縁膜10としては、絶縁性を有する材料であれば任意の材料を用いることができる。そして、図14に示した工程と同様に、層間絶縁膜10およびゲート絶縁膜8には開口部11図26参照が形成される。当該開口部11の形成方法は、図14における開口部の形成方法と同様である。この開口部11の底部においては、p型のコンタクト領域35およびn型ソースコンタクト層34の一部が露出した状態となる。その後、図14において説明した方法と同様の方法を用いて、開口部11の内部に充填された導電体膜によりソース電極12を形成する。このソース電極12はp型のコンタクト領域35およびn型ソースコンタクト層34とオーミック接触したオーミック電極である。また、基板31の裏面側n型エピタキシャル層32が形成された主表面と反対側の表面側に、ドレイン電極14図26参照を形成する。ドレイン電極14としては、基板1とオーミック接触が可能な材料であれば任意の材料を用いることができる。このようにして、図26に示す構造を得る。その後、ソース電極12の上部表面に接触するとともに、層間絶縁膜10の上部表面上に延在するソース配線電極13図18参照、およびドレイン電極14の表面に形成された裏面保護電極15図18参照をそれぞれスパッタリング法などの任意の方法を用いて形成する。この結果、図18に示す半導体装置を得ることができる。次に、図27を参照して、図18に示した半導体装置の変形例を説明する。図27に示した半導体装置は、基本的には図18に示した半導体装置と同様の構成を備えるが、溝6の形状が図18に示した半導体装置とは異なっている。具体的には、図27に示した半導体装置では、溝6の断面形状が図17に示した半導体装置と同様に、V字状となっている。溝6の底部対向する側壁の下部が互いに接続された部分には、電界緩和領域7が形成されている。このような構成の半導体装置によっても、図18に示した半導体装置と同様の効果を得ることができる。さらに、図27に示した半導体装置では、溝6において図18に示したような平坦な底面が形成されていないため、図27に示した溝6の幅は図18に示した溝6の幅より狭くなっている。この結果、図27に示した半導体装置では、図18に示した半導体装置よりサイズを小さくすることが可能であり、半導体装置の微細化および高集積化に有利である。なお、本明細書において、溝6の側面が0-33-8面を含むという場合には、当該溝6の側面を構成する結晶面が0-33-8面となっている場合を含んでいる。さらに、本発明において0-33-8面とは、図28に示すように、微視的には、たとえば溝6の側面において、面方位0-33-8を有する面56a第1の面と、面56aにつながりかつ面56aの面方位と異なる面方位を有する面56b第2の面とが交互に設けられることによって構成された、化学的に安定な面も含む。ここで微視的とは、原子間隔の2倍程度の寸法を少なくとも考慮する程度に詳細に、ということを意味する。好ましくは面56bは面方位0-11-1を有する。また、図28における面56bの長さ幅は、たとえばSi原子またはC原子の原子間隔の2倍であってもよい。また本願発明は、上述した実施の形態1および2に限定されるものではない。炭化珪素層は、図1や図11などに示すように基板1、31と対向する面と反対側に位置する主表面において、上記側壁20が側面を構成する複数のメサ構造を含んでいてもよい。複数のメサ構造の間に位置し、側壁20と連なる炭化珪素層の表面部分複数のメサ構造の側面の間に位置する溝6の底部が実質的に000-1面であってもよい。また、当該メサ構造において側壁20と連なる上部表面が実質的に000-1面となっていてもよい。なお、ここで表面部分または上部表面が実質的に000-1面であるとは、当該表面部分または上部表面を構成する結晶面が000-1面となっている場合、および表面部分または上部表面を構成する結晶面について、<1-100>方向における{000-1}面に対するオフ角が-3°以上3°以下の面となっていることを意味する。この場合、メサ構造の間の上記表面部分および/またはメサ構造の上部表面も、安定な000-1面いわゆるジャスト面となっているので、上述した活性化アニールなどの熱処理時に、当該表面部分およびメサ構造の上部表面を保護するキャップ層を形成しなくても、当該熱処理により上記表面部分やメサ構造の上部表面はほとんど荒れない。そのため、活性化アニールなどの熱処理のため、表面部分やメサ構造の上部表面上にキャップ層を形成する工程を省略できる。またメサ構造における側壁20に連なる上部表面の平面形状が図1や図11に示すように六角形状であってもよい。上記複数のメサ構造は、少なくとも3つのメサ構造を含んでいてもよい。複数のメサ構造は、図1に示すように平面視したときの中心を結んだ線分により正三角形が形成されるように配置されていてもよい。この場合、メサ構造を最も稠密に配置することができるので、1つの基板1、31により多くのメサ構造を形成できる。このため、メサ構造を利用した半導体装置を、1つの基板1、31から極力多く形成することができる。また上記半導体装置は、図2や図18に示すように、メサ構造の上部表面上に形成されたソース電極12と、複数のメサ構造の間に形成されたゲート電極9とを備えていてもよい。この場合、ソース電極12やゲート電極9が比較的形成しやすい位置に配置されることになるので、当該半導体装置の製造工程が複雑化することを抑制できる。また上記半導体装置は、複数のメサ構造の間に形成された電界緩和領域7をさらに備えていてもよい。この場合、基板1、31の裏面側基板1、31において炭化珪素が形成された主表面と反対側の裏面側にドレイン電極14を形成したときに、当該電界緩和領域7が存在することでメサ構造の間の電極たとえばゲート電極9とドレイン電極14との間の耐圧を高めることができる。また側壁20を形成する工程では、炭化珪素層において、基板1、31と対向する面と反対側に位置する主表面に、端面側壁20が側面を構成する複数のメサ構造が形成されてもよい。この場合、メサ構造の側壁20が実質的に0-33-8面を含むため、当該側壁20をチャネル領域に利用したMOSFETやIGBTなどを容易に形成することができる。なお、上記半導体装置の製造方法は、図14や図26に示すようにメサ構造の上部表面上にソース電極12を形成する工程をさらに備えていてもよい。また側壁20を形成する工程では、図11などに示すように上部表面の平面形状が六角形であるメサ構造が形成されてもよい。この場合、メサ構造の上記側壁20を、実質的に0-33-8面のみによって構成することができる。このため、メサ構造の外周の側壁20すべてをチャネル領域として利用して、半導体装置の集積度を向上させることができる。また側壁20を形成する工程は、図8や図21に示すようにマスク層17を形成する工程と、図8および図9または図21および図22に示すようにメサ構造を形成する工程とを含んでいてもよい。マスク層17を形成する工程では、炭化珪素層の主表面上に、平面形状が六角形状である複数のマスク層17を形成してもよい。メサ構造を形成する工程では、上記マスク層17をマスクとして用いて、上部表面の平面形状が六角形のメサ構造を形成してもよい。この場合、マスク層17のパターンの位置によって、形成されるメサ構造の位置つまり側壁20の位置を制御することができる。このため、形成される半導体装置のレイアウトの自由度を高めることができる。また側壁20を形成する工程は、図8および図9または図21および図22に示すように、マスク層17を形成する工程と、凹部図8や図21の溝16を形成する工程と、図9や図22に示すメサ構造を形成する工程とを含んでいてもよい。マスク層17を形成する工程では、炭化珪素層の主表面上に、互いに間隔を隔てて、平面形状が六角形状である複数のマスク層17を形成してもよい。凹部溝16を形成する工程では、上記マスク層17をマスクとして用いて、複数のマスク層17の間において露出する炭化珪素層を部分的に除去することにより、炭化珪素層の主表面に凹部溝16を形成してもよい。メサ構造を形成する工程では、溝16の側壁を部分的に除去することにより、上部表面の平面形状が六角形のメサ構造を形成してもよい。この場合、メサ構造を形成するために溝16の側壁を部分的に除去するたとえば熱エッチングする時間を、マスク層17をマスクとして炭化珪素層に溝16を予め形成しない場合より短くできる。また端面を形成する工程では、メサ構造の側壁20を自己形成的に形成してもよい。具体的には、炭化珪素層に対して所定の条件のエッチングたとえば、酸素と塩素との混合ガスを反応ガスとして、加熱温度を700°C以上1200°C以下とした熱エッチングを行なうことで、当該エッチングにおけるエッチング速度の最も遅い面である上記0-33-8面を自己形成的に表出させてもよい。あるいは、図15に示すように、側壁20となるべき面を通常のエッチングにより形成した後、当該面上に珪素膜Si被膜21を形成し、当該Si被膜21が存在する状態で炭化珪素層を加熱することで、当該面上にSiC再構成層22を形成し、結果的に上記0-33-8面を形成してもよい。この場合、側壁20において上記0-33-8面を安定して形成することができる。また側壁20を形成する工程では、メサ構造の側壁20と、複数のメサ構造の間に位置し、側壁20と連なる炭化珪素層の表面部分溝6の底壁とを自己形成的に形成してもよい。具体的には、上記熱エッチングやSiC再構成層22の形成といった手法を用いて、上記メサ構造の側壁20として0-33-8面を表出させるとともに、上記溝6の底壁にて所定の結晶面たとえば0001面または000-1面を表出させてもよい。この場合、側壁20とともに溝6の底壁においても所定の結晶面0-33-8面を安定して形成することができる。上記半導体装置において、側壁20は図2や図18に示すように能動領域を含んでいてもよい。また、上記半導体装置において、具体的には能動領域はチャネル領域を含む。この場合、上述したリーク電流の低減や高耐圧といった特性を確実に得ることができる。今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の特許請求の範囲は上記した説明ではなくて請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。