"側面、前記側面の一端側に位置する上面、および、前記側面の他端側に位置して前記上面と対向する下面を有し、前記上面と前記下面とが金属膜によって実質的に覆われたディスクリート半導体素子の不良箇所を特定するための故障解析装置であって、前記ディスクリート半導体素子が載置されるステージ部と、前記ステージ部に載置された前記ディスクリート半導体素子に対して、所定の電気的テストを行うためのテスタ部と、前記ステージ部の直上に配置され、前記テスタ部により前記ディスクリート半導体素子に前記所定の電気的テストを行っている間に、前記ディスクリート半導体素子の前記側面から放射されるフォトンを累積的に検出することによって、フォトンの強度分布を取得する検出部と、前記ステージ部の直上に配置され、前記ステージ部に載置された前記ディスクリート半導体素子の直上からの、前記上面を含む前記ディスクリート半導体素子の外観画像を取得する撮像部と、フォトンの前記強度分布のデータと、前記ディスクリート半導体素子の前記外観画像のデータに基づいて、前記ディスクリート半導体素子の不良箇所を特定する制御部と、前記ディスクリート半導体素子の前記外観画像、および、フォトンの前記強度分布の画像を表示する画像表示部とを有し、前記検出部は、前記ディスクリート半導体素子の前記側面として、互いに交差する第1側面と第2側面のそれぞれから放射されるフォトンを累積的に検出することにより、フォトンの前記強度分布として、前記第1側面における第1強度分布と、前記第2側面における第2強度分布を取得する機能を備え、前記制御部は、前記ディスクリート半導体素子の前記外観画像に、前記第1強度分布および前記第2強度分布を重ね合わせる処理を行ない、前記第1強度分布において強度が最も高い位置から前記第1側面に対して第1垂線を引くとともに、前記第2強度分布において強度が最も高い位置から前記第2側面に対して第2垂線を引き、前記第1垂線と前記第2垂線との交点を不良箇所として特定する機能を備えた、故障解析装置。前記制御部は、前記ディスクリート半導体素子を製造する工程において行なわれる欠陥検査の検査結果のデータを取り込む機能と、前記ディスクリート半導体素子において、前記検査結果のデータに基づいて特定される欠陥が発生している箇所と、前記欠陥が発生している前記ディスクリート半導体素子において、フォトンの前記強度分布に基づいて特定される不良箇所とを照合する機能とを備えた、請求項1記載の故障解析装置。前記検出部および前記撮像部として、前記検出部と前記撮像部とが一体化されたCCDカメラを含む、請求項1または2に記載の故障解析装置。側面、前記側面の一端側に位置する上面、および、前記側面の他端側に位置して前記上面と対向する下面を有し、前記上面と前記下面とが金属膜によって実質的に覆われたディスクリート半導体素子の不良箇所を特定するための故障解析方法であって、前記ディスクリート半導体素子に所定の電気的テストを行っている間に、前記ディスクリート半導体素子の前記側面から放射されるフォトンを累積的に検出することによって、フォトンの強度分布を取得する工程と、前記ディスクリート半導体素子の直上からの、前記上面を含む前記ディスクリート半導体素子の外観画像を取得する工程と、フォトンの前記強度分布と、前記ディスクリート半導体素子の前記外観画像とに基づいて、前記ディスクリート半導体素子の不良箇所を特定する工程とを有し、フォトンの前記強度分布を取得する工程では、前記ディスクリート半導体素子の前記側面として、互いに交差する第1側面と第2側面のそれぞれから放射されるフォトンを累積的に検出することにより、フォトンの前記強度分布として、前記第1側面における第1強度分布と、前記第2側面における第2強度分布を取得し、前記不良箇所を特定する工程では、前記ディスクリート半導体素子の前記外観画像に、前記第1強度分布および前記第2強度分布を重ね合わせ、前記第1強度分布において強度が最も高い位置から前記第1側面に対して第1垂線を引くとともに、前記第2強度分布において強度が最も高い位置から前記第2側面に対して第2垂線を引き、前記第1垂線と前記第2垂線との交点を不良箇所として特定する、故障解析方法。前記不良箇所を特定する工程では、特定された不良箇所と、前記ディスクリート半導体素子を製造する工程において行われた欠陥検査によって特定される、欠陥が発生している箇所とが照合される、請求項4記載の故障解析方法。前記不良箇所を特定する工程の後、特定された前記不良箇所の直上または直下に位置する前記金属膜の部分を除去する工程と、前記金属膜の部分が除去された状態で、エミッション顕微鏡法またはOBIRCH法に前記不良箇所を解析する工程とを備えた、請求項4または5に記載の故障解析方法。側面、前記側面の一端側に位置する上面、および、前記側面の他端側に位置して前記上面と対向する下面を有し、前記上面と前記下面とが金属膜によって実質的に覆われたディスクリート半導体素子の故障の有無を判定するためのスクリーニングテスト装置であって、前記ディスクリート半導体素子が載置されるステージ部と、前記ステージ部に載置された前記ディスクリート半導体素子に対して、所定の電気的テストを行うためのテスタ部と、前記ステージ部の直上に配置され、前記テスタ部により前記ディスクリート半導体素子に前記所定の電気的にテストを行っている間に、前記ディスクリート半導体素子の前記側面から放射されるフォトンを累積的に検出することによって、フォトンの強度分布を取得する検出部と、前記ステージ部の直上に配置され、前記ステージ部に載置された前記ディスクリート半導体素子の直上からの、前記上面を含む前記ディスクリート半導体素子の外観画像を取得する撮像部と、フォトンの前記強度分布のデータと、前記ディスクリート半導体素子の前記外観画像のデータに基づいて、前記ディスクリート半導体素子の不良箇所を特定する制御部と、前記ディスクリート半導体素子の前記外観画像、および、フォトンの前記強度分布の画像を表示する画像表示部とを有し、前記検出部は、前記ディスクリート半導体素子の前記側面として、互いに交差する第1側面と第2側面のそれぞれから放射されるフォトンを累積的に検出することにより、フォトンの前記強度分布として、前記第1側面における第1強度分布と、前記第2側面における第2強度分布を取得する機能を備え、前記制御部は、前記ディスクリート半導体素子の前記側面から放射されるフォトンを検出した場合に、前記ディスクリート半導体素子は不良品であると判定する機能と、前記ディスクリート半導体素子の前記外観画像に、前記第1強度分布および前記第2強度分布を重ね合わせる処理を行ない、前記第1強度分布において強度が最も高い位置から前記第1側面に対して第1垂線を引くとともに、前記第2強度分布において強度が最も高い位置から前記第2側面に対して第2垂線を引き、前記第1垂線と前記第2垂線との交点を不良箇所として特定する機能とを備えた、スクリーニングテスト装置。前記制御部は、前記ディスクリート半導体素子を製造する工程において行なわれる欠陥検査の検査結果のデータを取り込む機能と、前記ディスクリート半導体素子において、前記検査結果のデータに基づいて特定される欠陥が発生している箇所と、前記欠陥が発生している前記ディスクリート半導体素子において、フォトンの前記強度分布に基づいて特定される不良箇所とを照合する機能とを備えた、請求項7記載のスクリーニングテスト装置。側面、前記側面の一端側に位置する上面、および、前記側面の他端側に位置して前記上面と対向する下面を有し、前記上面と前記下面とが金属膜によって実質的に覆われたディスクリート半導体素子の故障の有無を判定するためのスクリーニングテスト方法であって、前記ディスクリート半導体素子に所定の電気的テストを行っている間に、前記ディスクリート半導体素子の前記側面から放射されるフォトンを累積的に検出することによって、フォトンの強度分布を取得する工程と、前記ディスクリート半導体素子の直上からの、前記上面を含む前記ディスクリート半導体素子の外観画像を取得する工程と、フォトンの前記強度分布と、前記ディスクリート半導体素子の前記外観画像とに基づいて、前記ディスクリート半導体素子の不良箇所を特定する工程と、を有し、フォトンの前記強度分布を取得する工程では、前記ディスクリート半導体素子の前記側面として、互いに交差する第1側面と第2側面のそれぞれから放射されるフォトンを累積的に検出することにより、フォトンの前記強度分布として、前記第1側面における第1強度分布と、前記第2側面における第2強度分布を取得し、前記不良箇所を特定する工程では、前記ディスクリート半導体素子の前記側面から放射されるフォトンを検出した場合に、前記ディスクリート半導体素子は不良品であると判定し、前記ディスクリート半導体素子の前記外観画像に、前記第1強度分布および前記第2強度分布を重ね合わせ、前記第1強度分布において強度が最も高い位置から前記第1側面に対して第1垂線を引くとともに、前記第2強度分布において強度が最も高い位置から前記第2側面に対して第2垂線を引き、前記第1垂線と前記第2垂線との交点を不良箇所として特定する、スクリーニングテスト方法。前記不良箇所を特定する工程では、特定された不良箇所と、前記ディスクリート半導体素子を製造する工程において行われた欠陥検査によって特定される、欠陥が発生している箇所とが照合される、請求項9記載のスクリーニングテスト方法。しかしながら、上述した手段では、次のような問題点があった。まず、液晶法の場合には、液晶を相転移させるための発熱量が必要なため、発熱量が少ない半導体素子については不良箇所を特定することが困難になることがある。また、半導体素子上に塗布された液晶層を透過して半導体素子を観察することになるため、液晶と半導体素子を構成するそれぞれの層の屈折率の違いによって、不良箇所を特定することが困難になることがある。次に、エミッション顕微鏡法とOBIRCH法では、半導体素子の種類によって、不良箇所を特定できる場合とできない場合とがある。まず、半導体素子として、一般的なLSILargeScaleIntegratedcircuitの場合について説明する。LSIの表面には多数の金属配線が形成されている。このため、LSIの表面から観察するエミッション顕微鏡法では、不良箇所から発光があったとしても、金属配線に遮られてしまい、発光を検出できない場合が多い。LSIの表面から観察するエミッション顕微鏡法によって不良箇所を特定することが可能な場合とは、不良箇所に発光があり、その不良箇所の上に金属配線が形成されていない場合のみである。金属配線が存在しない確率は数百分の一から数万分の一程度の場合が多く、不良箇所を特定することは困難である。また、不良箇所にレーザ光を照射してLSIの表面から不良箇所を検知するOBIRCH法では、不良箇所が上層の金属配線の下方に位置するゲートトランジスタや下層の配線に存在する場合には、レーザ光が上層の金属配線に遮られてしまう。このため、不良箇所にレーザ光が照射されないため、抵抗が変化せず、不良箇所を特定することが困難になることがある。一方、LSIの裏面には金属膜が形成されていない。また、LSIの半導体基板は発光を透過させる性質を有する。このため、不良箇所から発光がある場合、LSIの裏面から観察するエミッション顕微鏡法では、基板を透過した発光を検知して不良箇所を特定することが可能である。また、LSIの裏面から不良箇所を検知するOBIRCH法では、レーザ光を照射してもレーザ光が遮られることはなく、不良箇所を特定することが可能である。次に、半導体素子として、パワーデバイスの場合について説明する。パワーデバイスには、たとえば、IGBTInsulatedGateBipolarTransistor:絶縁ゲート型バイポーラトランジスタ、ダイオード等のディスクリートな半導体素子がある。このようなパワーデバイスでは、その表面は、厚さ数μm以上の、たとえば、アルミニウム等のメタル電極によって覆われている。また、パワーデバイスの裏面もメタル電極によって覆われている。このようなメタル電極の内部に不良箇所がある場合には、不良箇所から発光があったとしても、発光はメタル電極を透過することができない。このため、パワーデバイスの表面から観察するエミッション顕微鏡法も、パワーデバイスの裏面から観察するエミッション顕微鏡法も、発光を検出することができず、不良箇所を特定することは困難である。また、メタル電極以外の部分に不良箇所がある場合には、不良箇所からの発光は、パワーデバイスの表面のメタル電極あるいは裏面のメタル電極までは到達することができても、それぞれのメタル電極を透過することができない。このため、パワーデバイスの表面から観察するエミッション顕微鏡法も、パワーデバイスの裏面から観察するエミッション顕微鏡法も、発光を検出することができず、不良箇所を特定することは困難である。メタルメタル電極の熱伝導率は、シリコン基板半導体基板の材質とされるシリコンSiの熱伝導率や、層間膜の材質とされる酸化シリコンSiO2の熱伝導率よりも高い。このため、不良箇所がメタル電極の内部にあるような場合に、レーザ光がメタル電極の表面に照射されたとしても、熱伝導率の高いメタルでは、不良箇所の熱分布は、すぐに正常な箇所の熱分布と同じ熱分布になってしまい、パワーデバイスの表面から検出するOBIRCH法も、パワーデバイスの裏面から検出するOBIRCH法も、不良箇所を特定することは困難である。また、レーザ光を照射することによって抵抗が変化するような不良箇所であっても、そのような不良箇所がメタル電極以外の部分にあるような場合には、レーザ光はメタル電極の表面において吸収されて、不良箇所にまで到達することができない。このため、パワーデバイスの表面から検出するOBIRCH法も、パワーデバイスの裏面から検出するOBIRCH法も、不良箇所を特定することは困難である。なお、たとえば、不良箇所が空洞であったり、不良箇所が隣接する正常部分とは熱伝導率が大きく異なる部材である場合のように、不良箇所の熱伝導率と正常部分の熱伝導率とが大きく異なる場合が考えられる。このような場合には、不良箇所と正常部分とでは、レーザ光をメタル電極に照射することによって発生する熱の熱伝導特性が異なり、不良箇所と正常部分とでは熱分布が異なってくる。このため、パワーデバイスの表面から検出するOBIRCH法およびパワーデバイスの裏面から検出するOBIRCH法によって、不良箇所を特定できることが想定される。しかしながら、不良箇所が空洞であったり、不良箇所が隣接する正常部分とは熱伝導率が大きく異なる部材であるような割合は、解析対象物の全不良原因の百分の一程度である場合が多い。このため、パワーデバイスの表面から検出するOBIRCH法およびパワーデバイスの裏面から検出するOBIRCH法によって、不良箇所を特定できる可能性は高いとはいえない。本発明は、上述した問題点を解決するためになされたものであり、その一つ目的は、パワーデバイスのように、上面表面と下面裏面とを金属膜メタル電極によって実質的に覆われた半導体素子の不良箇所を、半導体素子を破壊することなく特定するための故障解析装置を提供することであり、他の目的は、そのような故障解析装置を適用した故障解析方法を提供することであり、さらに他の目的は、故障解析装置の機能を有するスクリーニングテスト装置を提供することであり、さらに他の目的は、そのようなスクリーニングテスト装置を適用したスクリーニングテスト方法を提供することである。本発明に係る故障解析装置は、側面、側面の一端側に位置する上面、および、側面の他端側に位置して上面と対向する下面を有し、上面と下面とが金属膜によって実質的に覆われたディスクリート半導体素子の不良箇所を特定するための故障解析装置であって、ステージ部とテスタ部と検出部と撮像部と制御部と画像表示部とを有している。ステージ部には、ディスクリート半導体素子が載置される。テスタ部は、ステージ部に載置されたディスクリート半導体素子に対して、所定の電気的テストを行う。検出部は、ステージ部の直上に配置され、テスタ部によりディスクリート半導体素子に所定の電気的テストを行っている間に、ディスクリート半導体素子の側面から放射されるフォトンを累積的に検出することによって、フォトンの強度分布を取得する。撮像部は、ステージ部の直上に配置され、ステージ部に載置されたディスクリート半導体素子の直上からの、上面を含むディスクリート半導体素子の外観画像を取得する。制御部は、フォトンの強度分布のデータと、ディスクリート半導体素子の外観画像のデータに基づいて、ディスクリート半導体素子の不良箇所を特定する。画像表示部は、ディスクリート半導体素子の外観画像、および、フォトンの強度分布の画像を表示する。検出部は、ディスクリート半導体素子の側面として、互いに交差する第1側面と第2側面のそれぞれから放射されるフォトンを累積的に検出することにより、フォトンの強度分布として、第1側面における第1強度分布と、第2側面における第2強度分布を取得する機能を備えている。制御部は、ディスクリート半導体素子の外観画像に、第1強度分布および第2強度分布を重ね合わせる処理を行ない、第1強度分布において強度が最も高い位置から第1側面に対して第1垂線を引くとともに、第2強度分布において強度が最も高い位置から第2側面に対して第2垂線を引き、第1垂線と第2垂線との交点を不良箇所として特定する機能を備えている。本発明に係る故障解析方法は、側面、側面の一端側に位置する上面、および、側面の他端側に位置して上面と対向する下面を有し、上面と下面とが金属膜によって実質的に覆われたディスクリート半導体素子の不良箇所を特定するための故障解析方法であって、以下の工程を備えている。ディスクリート半導体素子に所定の電気的テストを行っている間に、ディスクリート半導体素子の側面から放射されるフォトンを累積的に検出することによって、フォトンの強度分布を取得する。ディスクリート半導体素子の直上からの、上面を含むディスクリート半導体素子の外観画像を取得する。フォトンの強度分布と、ディスクリート半導体素子の外観画像とに基づいて、ディスクリート半導体素子の不良箇所を特定する。フォトンの強度分布を取得する工程では、ディスクリート半導体素子の側面として、互いに交差する第1側面と第2側面のそれぞれから放射されるフォトンを累積的に検出することにより、フォトンの強度分布として、第1側面における第1強度分布と、第2側面における第2強度分布を取得する。不良箇所を特定する工程では、ディスクリート半導体素子の外観画像に、第1強度分布および第2強度分布を重ね合わせ、第1強度分布において強度が最も高い位置から第1側面に対して第1垂線を引くとともに、第2強度分布において強度が最も高い位置から第2側面に対して第2垂線を引き、第1垂線と第2垂線との交点を不良箇所として特定する。本発明に係るスクリーニングテスト装置は、側面、側面の一端側に位置する上面、および、側面の他端側に位置して上面と対向する下面を有し、上面と下面とが金属膜によって実質的に覆われたディスクリート半導体素子の故障の有無を判定するためのスクリーニングテスト装置であって、ステージ部とテスタ部と検出部と撮像部と制御部と画像表示部とを有している。ステージ部は、ディスクリート半導体素子が載置される。テスタ部は、ステージ部に載置されたディスクリート半導体素子に対して、所定の電気的テストを行う。検出部は、ステージ部の直上に配置され、テスタ部によりディスクリート半導体素子に所定の電気的にテストを行っている間に、ディスクリート半導体素子の側面から放射されるフォトンを累積的に検出することによって、フォトンの強度分布を取得する。撮像部は、ステージ部の直上に配置され、ステージ部に載置されたディスクリート半導体素子の直上からの、上面を含むディスクリート半導体素子の外観画像を取得する。制御部は、フォトンの強度分布のデータと、ディスクリート半導体素子の外観画像のデータに基づいて、ディスクリート半導体素子の不良箇所を特定する。画像表示部は、ディスクリート半導体素子の外観画像、および、フォトンの強度分布の画像を表示する。検出部は、ディスクリート半導体素子の側面として、互いに交差する第1側面と第2側面のそれぞれから放射されるフォトンを累積的に検出することにより、フォトンの強度分布として、第1側面における第1強度分布と、第2側面における第2強度分布を取得する機能を備えている。制御部は、ディスクリート半導体素子の側面から放射されるフォトンを検出した場合に、ディスクリート半導体素子は不良品であると判定する機能と、ディスクリート半導体素子の外観画像に、第1強度分布および第2強度分布を重ね合わせる処理を行ない、第1強度分布において強度が最も高い位置から第1側面に対して第1垂線を引くとともに、第2強度分布において強度が最も高い位置から第2側面に対して第2垂線を引き、第1垂線と第2垂線との交点を不良箇所として特定する機能とを備えている。本発明に係るスクリーニングテスト方法は、側面、側面の一端側に位置する上面、および、側面の他端側に位置して上面と対向する下面を有し、上面と下面とが金属膜によって実質的に覆われたディスクリート半導体素子の故障の有無を判定するためのスクリーニングテスト方法であって、以下の工程を備えている。ディスクリート半導体素子に所定の電気的テストを行っている間に、ディスクリート半導体素子の側面から放射されるフォトンを累積的に検出することによって、フォトンの強度分布を取得する。ディスクリート半導体素子の直上からの、上面を含むディスクリート半導体素子の外観画像を取得する。フォトンの強度分布と、ディスクリート半導体素子の外観画像とに基づいて、ディスクリート半導体素子の不良箇所を特定する。フォトンの強度分布を取得する工程では、ディスクリート半導体素子の側面として、互いに交差する第1側面と第2側面のそれぞれから放射されるフォトンを累積的に検出することにより、フォトンの強度分布として、第1側面における第1強度分布と、第2側面における第2強度分布を取得する。不良箇所を特定する工程では、ディスクリート半導体素子の側面から放射されるフォトンを検出した場合に、ディスクリート半導体素子は不良品であると判定する。また、ディスクリート半導体素子の外観画像に、第1強度分布および第2強度分布を重ね合わせ、第1強度分布において強度が最も高い位置から第1側面に対して第1垂線を引くとともに、第2強度分布において強度が最も高い位置から第2側面に対して第2垂線を引き、第1垂線と第2垂線との交点を不良箇所として特定する。本発明に係る故障解析装置または故障解析方法によれば、ディスクリート半導体素子を破壊することなく、不良箇所を特定することができる。本発明に係るスクリーニングテスト装置またはスクリーニングテスト方法によれば、ディスクリート半導体素子を破壊することなく、良不良を判定することができるとともに、ディスクリート半導体素子を破壊することなく、不良箇所を特定することができる。実施の形態1ここでは、故障解析装置と、故障解析対象の一例とされるIGBTについて説明する。まず、図1に示すように、故障解析装置1には、故障解析の対象の半導体素子チップが載置されるステージ治具2と、そのステージ治具2に載置された半導体素子にテストを行うプロービングテスト治具3が配置されている。ステージ治具2の上方には、テストされる半導体素子から放射されるフォトンを集光する光学レンズ系6と、フォトンを検出する高感度検出器7とが配置されている。フォトンを検出するために、ステージ治具2、プロービングテスト治具3、光学レンズ系6および高感度検出器7は、暗箱11内に配置されている。各部の構造について説明する。プロービングテスト治具3には、半導体素子の所定の電極に接触する複数のプローブ針4a,4b,4cが取り付けられている。プロービングテスト治具3は、ケーブル8aを介して電気特性評価用テスタ5に電気的に接続されている。その電気特性評価用テスタ5は、ケーブル8cを介して制御コンピュータ9に電気的に接続されている。電気特性評価用テスタ5によって、半導体素子IGBT等が不良品であると判定したテストと同じ内容のテストが、その半導体素子に対して実施される。テストに基づいて、電気特性評価用テスタ5によって測定される電圧値と電流値とは、制御コンピュータ9に入力される。制御コンピュータ9では、入力された電圧値と電流値に基づいて、電圧印加条件と電気特性が求められる。その電圧印加条件と電気特性のデータは、制御コンピュータ9の内蔵メモリ、あるいは、ハードディスク等の外部メモリに保存される。電気特性評価用テスタ5によって半導体素子に対してテストが実施されている間に、ステージ治具2の上方に配置されている高感度検出器7は、半導体素子内で発生して半導体素子の側面から放射されるフォトンを、半導体素子の直上から検出することになる。高感度検出器7では、所定時間内に放射されるフォトンを蓄積することによって、フォトンの時間的な累積強度分布が検出される。また、高感度検出器7は、ステージ治具2に載置された半導体素子の外観を撮影する機能を有する。高感度検出器7は、ケーブル8bを介して制御コンピュータ9に電気的に接続されている。そのような高感度検出器7として、固体撮像素子CCD:ChargeCoupledDeviceを適用した検出器があり、たとえば、浜松ホトニクス株式会社製のC-CCDカメラ、SI-CCDカメラ、あるいは、InGaAsカメラ等がある。光学レンズ系6は、C-CCDカメラ等の前に配置されて、必要とされる波長のフォトンを透過させるレンズが配置される。高感度検出器7によって撮影された半導体素子の外観は、画像データとして制御コンピュータ9に入力される。その画像データは、制御コンピュータ9の内蔵メモリ、あるいは、ハードディスク等の外部メモリに保存される。また、高感度検出器7によって検出された、半導体素子の不良箇所から発生して半導体素子の側面から放射されるフォトンの時間的な累積強度分布のデータは、制御コンピュータ9に入力される。入力されたフォトンの時間的な累積強度分布のデータは、制御コンピュータ9の内蔵メモリ、あるいは、ハードディスク等の外部メモリに保存される。制御コンピュータ9に接続されたモニター10には、電気特性評価用テスタ5によって測定された、電圧印加条件と電気特性との結果が表示される。また、高感度検出器7によって撮影された半導体素子の外観画像が表示される。さらに、フォトンの時間的な累積強度分布が、2次元の画像として半導体素子の外観画像に重ね合わせて表示される。後述するように、重ね合わせられたフォトンの時間的な累積強度分布の画像と半導体素子の外観画像とに基づいて、半導体素子の不良箇所が特定されることになる。次に、故障解析装置1による解析原理を説明する前に、故障解析の対象として、パワーデバイス等のディスクリート半導体素子の一例であるIGBTの外観とその断面構造について説明する。図2、図3、図4および図5に示すように、IGBT30の表面上面は、エミッタ電極31およびゲート電極32によって実質的に覆われている。そのエミッタ電極31およびゲート電極32を取り囲むように、IGBT30の表面にはガードリング部メタル配線33が形成されている。IGBT30の裏面下面は、コレクタ電極36によって覆われている。一方、IGBTの側面には、電極は形成されておらず、ウェハ基板をダイシングすることによって露出した断面が、基板37の端面側面として露出している。次に、IGBTの断面構造について説明する。図6、図7および図8に示すように、基板37の表面側には、層間膜または不純物注入領域38が形成されている。その層間膜または不純物注入領域38の上に、エミッタ電極31とゲート電極32が形成されている。また、層間膜または不純物注入領域38を取り囲むように、ガードリング部不純物注入領域40が形成されている。そのガードリング不純物注入領域40の上に、ガードリング部メタル配線33が形成されている。一方、基板37の裏面側には、コレクタ部不純物注入領域39が形成されている。そのコレクタ部不純物注入領域39の上下面側に、コレクタ電極36が形成されている。上述した故障解析装置1では、エミッタ電極31、ゲート電極32およびコレクタ電極36以外の領域に不良箇所が存在するIGBTについて、その不良箇所が特定される。エミッタ電極31、ゲート電極32およびコレクタ電極36以外の領域に不良箇所が存在する場合としては、図9に示すように、層間膜または不純物注入領域38に不良箇所41がある場合、図10に示すように、ガードリング部不純物注入領域40に不良箇所41がある場合、図11に示すように、基板37に不良箇所41がある場合、図12に示すように、コレクタ部不純物注入領域39に不良箇所41がある場合が想定される。次に、故障解析の対象として、図13および図14に示される、不良箇所41が層間膜または不純物注入領域38にあるIGBT30を例に挙げて、故障解析装置1による解析原理について説明する。図15に示すように、故障解析の対象とされるIGBT30は、ステージ治具2に載置される。そのIGBT30に対して、プローブ針4a~4cをIGBT30の所定の電極に接触させて、そのIGBT30を不良品と判定したテストと同じ内容のテストが実施される。不良箇所41は、故障解析の対象とされるIGBT30のサイズに比べて非常に小さい。このため、不良箇所からフォトン発光が発生した場合には、その発光を点光源として扱っても問題はないと考えられる。また、IGBT30の内部においてフォトンが伝播する距離は短いため、IGBT30の内部におけるフォトンの透過性は等方性としても問題はないと考えられる。さらに、不良箇所から発生したフォトン発光は極微弱であるため、IGBT30の内部を伝播するフォトンが電極に到達し、その電極によって反射される現象を考慮しなくても問題はないと考えられる。そうすると、図16および図17に示すように、不良箇所41において発生したフォトン51は、IGBT30の内部を透過して伝播し、IGBT30の側面からIGBT30の外部にまで伝播していると捉えても問題はないと考えられる。故障解析装置1では、このIGBT30の側面からIGBT30の外部へ放射されるフォトンを、高感度検出器7によって検出することによって不良箇所が特定される。ここで、図15に示すように、IGBT30の側面として、一側面を側面SYとし、その側面SYに対してほぼ直交する他の側面を側面SXとする。高感度検出器7によって、側面SYと側面SXのそれぞれからIGBT30の外部へ放射されるフォトンを所定時間が経過するまで累積的に検出することによって、フォトンの時間的な累積強度分布が観測される。図18には、側面SYからIGBT30の外部へ放射されるフォトンの時間的な累積強度分布グラフAと、側面SXからIGBT30の外部へ放射されるフォトンの時間的な累積強度分布グラフBとが、IGBT30とともに示されている。ここで、不良箇所41から側面SYに引いた垂線と側面SYとの交点をCYとする。また、不良箇所41から側面SXに引いた垂線と側面SXとの交点をCXとする。グラフAは、交点CYを通り、側面SYに垂直、かつ、IGBTの底面に平行な平面における、側面SYから放射されるフォトンの時間的な累積強度分布である。グラフBは、交点CXを通り、側面SXに垂直、かつ、IGBTの底面に平行な平面における、側面SXから放出されるフォトンの時間的な累積強度分布である。制御コンピュータ9では、高感度検出器7によって撮影されたIGBT30の外観画像のデータと、フォトンの時間的な累積強度分布のデータとに基づいて、IGBT30の外観画像にフォトンの時間的な累積強度分布のグラフグラフA,Bが重ね合わされ、図19に示すように、その重ね合わせた画像がモニター10に表示される。モニター10では、制御コンピュータ9によって、グラフの累積強度が最も高い位置部分から、IGBTの外観画像における側面に対して垂線が表示される。このIGBTの場合には、側面SYにおいて検出されたフォトンの時間的な累積強度分布のグラフに対して垂線VL1が表示され、側面SXにおいて検出されたフォトンの時間的な累積強度分布のグラフに対して垂線VL2が表示される。そして、制御コンピュータ9により、その垂線VL1と垂線VL2とが交差している箇所が、不良箇所であると特定される。不良箇所が特定されたIGBTでは、必要に応じて、不良箇所を物理的な解析手法によって露出させて、不良の原因究明が行われることになる。上述した故障解析装置1によれば、IGBTパワーデバイスのように、表面と裏面とを電極によって実質的に覆われた半導体素子の故障解析において、電極を除去することなく非破壊で、しかも、電気的な負荷を加えることなく、不良箇所を特定することができる。なお、半導体素子の裏面から観察するエミッション顕微鏡法によれば、上述した方法によって不良箇所を特定することが可能である。実施の形態2ここでは、前述した故障解析装置を適用した故障解析方法について、さらに具体的に説明する。故障解析の対象とされる半導体素子は、パワーデバイスIGBT、ダイオード等等のディスクリート半導体素子である。ディスクリート半導体素子では、その表面の大部分が数μm以上の厚さを有するメタル電極によって覆われている。また、ディスクリート半導体素子の裏面もメタル電極によって覆われている。そのようなディスクリート半導体素子として、前述した、層間膜または不純物注入領域に不良箇所が存在するIGBT図13および図14参照を例に挙げて、その故障解析方法手順について説明する。ステップ1まず、図20に示すように、故障解析の対象とされるIGBT30がステージ治具2の上に載置される。このとき、IGBT30のコレクタ電極36がステージ治具2に確実に接触するように載置される。また、IGBT30をステージ治具2に固定してもよいし、固定しなくてもよい。さらに、IGBT30をステージ治具30に載置する作業としては、手作業でも自動でもよい。ステップ2次に、IGBT30のエミッタ電極31に、プロービングテスト治具3のプローブ針4aを確実に接触させる。ステップ3次に、IGBT30のゲート電極32に、プロービングテスト治具3のプローブ針4bを確実に接触させる。ステップ4次に、IGBT30のコレクタ電極36に接触しているステージ治具2に、プロービングテスト治具3のプローブ針4cを確実に接触させる。なお、ステップ2~4では、プローブ針4a~4cを対応する電極に接触させるのに、手作業でもよいし、自動でもよい。また、これらの接触作業を同時に行ってもよい。さらに、これらの作業の順序を入れ換えても差し支えない。ステップ5次に、高感度検出器7により、ステージ治具2に載置されたIGBTの外観が撮影される。撮影されたIGBTの外観は、画像データとして制御コンピュータ9に入力されて、図21に示すように、外観画像GAがモニター10に表示される。また、IGBTの外観画像GAのデータは、制御コンピュータ9の内蔵メモリ、あるいは、ハードディスク等の外部メモリに保存される。ステップ6次に、電気特性評価用テスタ5によって、故障解析の対象されるIGBTが不良品であると判定したテストと同じ内容のテストが、その半導体素子に対して実施される。たとえば、不良品であると判定したテストがICESあるいはIGES等の場合には、そのテストICESあるいはIGESが、半導体素子に対して行われる。ここで、ICESとは、コレクタエミッタ間遮断電流をいい、指定された条件のもとで、遮断状態のコレクタエミッタ間に電圧を印加したときに、コレクタに流れる電流をいう。また、IGESとは、ゲートエミッタ間の漏れ電流をいい、指定された条件のもとで、ゲートエミッタ間に電圧を印加したときに、ゲートに流れる電流をいう。テストに基づいて、電気特性評価用テスタ5によって測定される電圧値と電流値とは、制御コンピュータ9に入力される。制御コンピュータ9では、入力された電圧値と電流値に基づいて、電圧印加条件と電気特性が求められる。その電圧印加条件と電気特性は、図22に示すように、モニター10に表示される点線枠A内参照。また、電圧印加条件と電気特性のデータは、制御コンピュータ9の内蔵メモリ、あるいは、ハードディスク等の外部メモリに保存される。ステップ7次に、電気特性評価用テスタ5によりIGBTにテストが行われている間に、IGBT内で発生してIGBTの側面から放射されるフォトンが、ステージ治具2の上方に配置されている高感度検出器7によって検出される。高感度検出器7では、所定時間内に発生するフォトンを蓄積することによって、フォトンの時間的な累積強度分布が検出される。検出された、フォトンの時間的な累積強度分布のデータは、制御コンピュータ9に入力されて、図23に示すように、グラフG1およびグラフG2として、モニター10に表示される。また、そのデータは、制御コンピュータ9の内蔵メモリ、あるいは、ハードディスク等の外部メモリに保存される。なお、IGBTに不良箇所がない場合には、フォトンが検出されないために、モニター10にグラフは表示されない。ステップ8次に、制御コンピュータ9により、フォトンの時間的な累積強度分布のグラフG1,G2と、IGBTの外観画像GAとを重ね合わす処理が行われる。図24に示すように、モニター10では、IGBTの外観画像GAに、フォトンの時間的な累積強度分布のグラフG1,G2を重ねた画像が表示される。この画像のデータも、制御コンピュータ9の内蔵メモリ、あるいは、ハードディスク等の外部メモリに保存される。ステップ9次に、IGBTの外観画像GAと、フォトンの時間的な累積強度分布のグラフG1,G2とを重ね合わせた画像に基づいて、不良箇所が特定する処理が行われる。まず、グラフの累積強度分布が最も高い部分頂点が抽出され、その頂点から、IGBTの外観画像における側面に対して垂線補助線が引かれる。図25に示すように、IGBTの側面SYにおいて検出されたフォトンの時間的な累積強度分布のグラフG1に対して垂線補助線VL1が引かれる。また、側面SXにおいて検出されたフォトンの時間的な累積強度分布のグラフG2に対して垂線補助線VL2が引かれる。この垂線補助線VL1,VL2を引く作業としては、外観とグラフG1,G2とを重ね合わせた画像を印刷した紙面上で行ってもよいし、モニター10にて画像をソフト的に処理するようにしてもよい。ステップ10次に、2本の垂線補助線VL1,VL2に基づいて不良箇所が特定される。すなわち、図26に示すように、垂線補助線VL1と垂線補助線VL2とが交差している箇所が、不良箇所41であると特定される。こうして、故障解析装置による一連の故障解析が完了する。ステップ11故障解析が完了したIGBTはステージ治具2から取り外され、その後、新たなIGBTがステージ治具2に載置されて、そのIGBTについて同様の故障解析が行われることになる。また、不良箇所が特定されたIGBTについては、必要に応じて、不良箇所を物理的な解析手法によって露出させて、不良の原因究明が行われることになる。上述した故障解析方法によれば、IGBTパワーデバイスのように、表面と裏面とを電極メタル電極によって実質的に覆われた半導体素子の故障解析を行なうに際して、電極を除去することなく非破壊で、しかも、電気的な負荷を加えることなく、不良箇所を特定することができる。なお、上述した故障解析方法では、故障解析の対象とされるIGBTとして、不良箇所が1箇所の場合を例に挙げて説明したが、不良箇所が複数存在するIGBTについても、その不良箇所を特定することができる。まず、図27、図28および図29に示すように、故障解析の対象とされるIGBTの層間膜または不純物注入領域38に、2箇所の不良箇所41a,41bが存在する場合を想定して説明する。このIGBTの場合には、上述したステップ1~ステップ9と同様のステップを経て、図30に示すように、IGBTの外観画像GAに、フォトンの時間的な累積強度分布のグラフG1,G2,G3,G4を重ねた画像が表示される。このとき、不良箇所のそれぞれから発生したフォトンの時間的な累積強度分布は、故障解析の対象とされるIGBT被解析物の側面から物理的に近い距離に現れることになる。そして、その画像に、垂線補助線VL1,VL2,VL3,VL4が引かれる。次に、ステップ10と同様のステップを経て、4本の垂線補助線VL1,VL2,VL3,VL4に基づいて不良箇所が特定される。すなわち、図31に示すように、垂線補助線VL1と垂線補助線VL2とが交差している箇所が、不良箇所41aであると特定される。また、垂線補助線VL3と垂線補助線VL4とが交差している箇所が、不良箇所41bであると特定される。こうして、不良箇所が2箇所存在するようなIGBTの場合であっても、それぞれの不良箇所を特定することができる。次に、図32、図33、図34および図35に示すように、故障解析の対象とされるIGBTの層間膜または不純物注入領域38に、3箇所の不良箇所41a,41b,41cが存在する場合を想定して説明する。このIGBTの場合には、上述したステップ1~ステップ9と同様のステップを経て、図36に示すように、IGBTの外観画像GAに、フォトンの時間的な累積強度分布のグラフG1,G2,G3,G4,G5,G6を重ねた画像が表示される。このとき、不良箇所のそれぞれから発生したフォトンの時間的な累積強度分布は、故障解析の対象とされるIGBT被解析物の側面から物理的に近い距離に現れることになる。そして、その画像に、垂線補助線VL1,VL2,VL3,VL4,VL5,VL6が引かれる。次に、ステップ10と同様のステップを経て、6本の垂線補助線VL1,VL2,VL3,VL4,VL5,VL6に基づいて不良箇所が特定される。すなわち、図37に示すように、垂線補助線VL1と垂線補助線VL2とが交差している箇所が、不良箇所41aであると特定される。また、垂線補助線VL3と垂線補助線VL4とが交差している箇所が、不良箇所41bであると特定される。そして、垂線補助線VL5と垂線補助線VL6とが交差している箇所が、不良箇所41cであると特定される。こうして、不良箇所が3箇所存在するようなIGBTの場合であっても、それぞれの不良箇所を特定することができる。実施の形態3IGBT等の半導体素子の製造プロセスにおいては、その工程の途中において、随時、欠陥検査が行われる。欠陥検査工程では、ウェハにおいて半導体素子となるチップ領域に欠陥が存在するか否かが検査される。欠陥が見つかった場合には、その欠陥のウェハ上における位置物理的位置は、品質管理のために、欠陥マップ情報として保存される。ここでは、そのような欠陥検査の結果とリンクさせた故障解析装置について説明する。図38に示すように、故障解析装置1では、制御コンピュータ9は、欠陥マップ情報を取り込むために、欠陥検査結果を管理するサーバ20と繋がっている。なお、これ以外の構成については、図1に示す故障解析装置1と同様なので、同一部材には同一符号を付しその説明を繰り返さないこととする。半導体素子の製造プロセスでは、欠陥検査工程において見つかった欠陥は、その後の製造工程の製造条件によっては除去されたり、エッチングによってその欠陥の形状が変わってしまったり、あるいは、欠陥が膜に覆われてしまうことがある。そうすると、半導体素子として完成した半導体素子では、このような欠陥を発見することが困難になることがある。半導体素子にとって、そのような製造プロセス中に発見された欠陥が不良原因の一因となったり、また、致命的な欠陥になることも考えられる。上述した故障解析装置1では、制御コンピュータ9が、欠陥検査結果を管理するサーバ20と繋がっている。これにより、製造プロセス中に欠陥が発見された半導体素子について、その欠陥が発見された部分を解析することができる。具体的な解析手法は後述するが、基本的な解析手法は、前述した故障解析装置の解析手法と実質的に同じである。故障解析の結果、不良原因の一因となったり、致命的な欠陥となる不良箇所を早期に特定することができる。実施の形態4ここでは、前述した、欠陥検査結果を管理するサーバと繋がっている故障解析装置による故障解析方法について、具体的に説明する。故障解析の対象とされる半導体素子は、パワーデバイスIGBT、ダイオード等等のディスクリート半導体素子である。ディスクリート半導体素子では、その表面の大部分が数μm以上の厚さを有するメタル電極によって覆われている。また、ディスクリート半導体素子の裏面もメタル電極によって覆われている。この半導体素子の一連の製造方法と故障解析方法について、図39に基づいて説明する。ステップS1ステップS1では、製造ラインにウェハ半導体基板が投入される。ステップS2ステップS2では、投入されたウェハに対して、不純物の注入、層間膜の形成、エッチング等の加工、電極の形成等の所定のウェハプロセスが施される。通常、ウェハプロセスの要所要所において、ウェハの欠陥検査が行われることになる。特定の欠陥検査の工程では、図40に示すように、ウェハ61において、IGBT半導体素子が形成されるチップ形成領域62のすべてについて欠陥検査が行なわれる。ウェハの欠陥検査において、図41に示すように、チップ形成領域62に欠陥64が発見された場合には、その結果は、欠陥マップ情報として結果を管理するサーバ20に保存される。ステップS3ステップS3では、ウェハプロセスが完了したウェハに対して、ダイシングが行われて、IGBTのチップ半導体素子として分割される。ステップS4およびステップS5ステップS4では、チップの状態になったIGBTに対して、良品であるか不良品であるかを判定するチップテストが行われる。チップテストでは、IGBTに対して、高電圧を印加したり、あるいは、大電流を印加する電気的過負荷試験が行われる。チップテストにおいて良品と判定されると、製品として次の工程へ送られる。一方、チップテストにおいて不良品であると判定されると、図38に示す故障解析装置1によって、その不良品であると判定されたIGBTの故障解析が行われる。ここで、その故障解析方法について、図40に示される、ウェハ上の物理的な座標X=2,Y=2に位置するIGBT65を故障解析の対象の一例として説明する。図42に示すように、チップの状態にされたIGBT65は、故障解析装置1のステージ治具2に載置される。その後、実施の形態2において説明した故障解析方法と同様の方法によって、図43に示すように、IGBT65において不良箇所41が特定されて、モニター10に表示される。さらに、この故障解析装置1では、欠陥検査の結果を管理するサーバ20に保存されている欠陥64に関する情報が、制御コンピュータ9に入力される。モニター10には、その情報に基づいて、その欠陥64の位置がIGBTの画像GAに重ね合わせて表示される。次に、画像解析ソフトにより、不良箇所41の位置と欠陥64の位置とが比較される。不良箇所41の位置と欠陥64の位置とがほぼ一致する場合には、欠陥検査において発見された欠陥が、不良箇所の不良原因であると推定される。また、この不良箇所41の位置と欠陥64の位置とを比較する作業としては、図44に示すように、IGBTの外観に不良箇所を示した画像70を印刷した紙面と、IGBTに欠陥が発生している箇所を示した欠陥マップ情報23を印刷した紙面とを並べて、不良箇所の位置と欠陥の位置とを照合するようにしてもよい。なお、不良箇所の位置と欠陥の位置との位置合わせ公差は、欠陥検査工程の検査装置の精度と、故障解析装置の精度から、最大数mm程度に設定する場合があるが、故障解析の実例からが、最大数mm程度の公差でも問題なく実施することができる。また、上述した故障解析方法では、不良箇所が1箇所のIGBTを例に挙げて説明したが、実施の形態2において説明したように、不良箇所が複数の場合であっても、同様に、それぞれの不良箇所の位置を特定して、その不良箇所の位置と欠陥の位置とを照合することができる。上述した故障解析方法によって、不良箇所を推定した位置に欠陥があることがわかれば、電気特性解析、発光解析等の種々の方法によって不良箇所を絞り込む手間を大幅に省くことができる。また、欠陥検査工程において判明した欠陥が、すでに観察されているため、欠陥の物理的な解析も不要になる。その結果、IGBT半導体素子等の不良解析に要する時間を大幅に短縮させることができる。実施の形態5製造プロセスが完了したIGBT等の半導体素子には、出荷前にチップテストが行われる。チップテストでは、半導体素子に電気的過負荷試験を行うことによってのみ不良であると判定される場合がある。ところが、この電気的過負荷試験を行うと、半導体素子において不良箇所が破壊されることがある。半導体素子が破壊されると、チップテストの判定等に支障をきたすことがある。ここでは、図1に示す故障解析装置を利用して、半導体素子を破壊させることなく半導体素子に、チップテストとしての電気的テストを行うことにより、半導体素子をスクリーニングするスクリーニングテスト装置について説明する。図45に示すように、スクリーニングテスト装置80では、制御コンピュータ9は、チップテストの結果を管理するサーバ21と繋がっている。また、電気特性評価用テスタ5は、所定の電気的テストを行う機能を有する。電気特性評価用テスタ5によって、所定の電気的テストとして、半導体素子が破壊されない程度の電気的負荷試験が行われる。電気的テストの結果は、テスト結果を管理するサーバ21に保存される。なお、これ以外の構成については、図1に示す故障解析装置1と同様なので、同一部材には同一符号を付しその説明を繰り返さないこととする。製造プロセスが完了した半導体素子として、たとえば、図13および図14に示される不良箇所を有する半導体素子を想定する。そのような半導体素子に対して、電気的過負荷試験を行うと、図46および図47に示すように、半導体素子を貫通するように穴43が形成されることがある。半導体素子を貫通するように穴が形成される等して半導体素子が破壊されると、半導体素子に接しているテスト治具が損傷を受けてテスト治具に凹凸が生じることがある。損傷によって凹凸が生じたテスト治具に、新たな半導体素子が載置されてチップテスト行われると、本来、良品であると判定される半導体素子が、不良品であると誤判定されることがある。また、新たな半導体素子が、凹凸が生じたテスト治具に物理的に接触することによって、その凹凸が半導体素子に写ってしまったり、あるいは、半導体素子に凹凸に起因するクラックを発生しさせてしまうことがある。その結果、チップテストが誤判定されてしまったり、出荷後に半導体素子として稼動している途中で半導体素子が破壊されることがある。上述したスクリーニングテスト装置80では、電気特性評価用テスタ5によって、チップテストとしての電気的テストとして、半導体素子が破壊されない程度の電気的負荷試験が行われる。これにより、テスト治具等が損傷を受けることがなくなって、本来のチップテストの誤判定等をなくすことができる。また、電気的テストが行われている半導体素子に不良箇所が存在すれば、実施の形態2において説明したように、その不良箇所から発生するフォトンを累積的に検出することによって不良箇所を特定することができる。実施の形態6ここでは、前述したスクリーニングテスト装置によるスクリーニングテスト方法について、半導体素子IGBTの一連の製造方法とともに、図48に基づいて説明する。ステップS1、ステップS2およびステップS3実施の形態4において説明したのと同様に、製造ラインに投入されたウェハに対して、所定のウェハプロセスが施される。また、ウェハプロセスの要所要所において、ウェハの欠陥検査が行われて、その結果がサーバ20に保存される。ウェハプロセスが完了したウェハに対して、ダイシングが行われて、IGBTのチップ半導体素子として分割される。ステップS4およびステップS5ステップS4では、チップの状態になったIGBTに対して、良品であるか不良品であるかを判定する電気的テストチップテストが行われる。電気的テストでは、IGBTに対して、IGBTが破壊されない程度の電圧、あるいは、電流を印加する電気的負荷試験が行われる。図49に示すように、チップの状態にされたIGBT65は、スクリーニングテスト装置80のステージ治具2に載置される。ステージ治具2に載置されたIGBTの外観は、高感度検出器7によって撮影される。撮影されたIGBTの外観は、画像データとして制御コンピュータ9に入力されて、図50に示すように、外観画像GAがモニター10に表示される。また、IGBT65の外観画像のデータは、制御コンピュータ9の内蔵メモリ、あるいは、ハードディスク等の外部メモリに保存される。次に、電気特性評価用テスタ5によって、IGBT65に対して電気的テストが行われる。本来のチップテストは、印加する電圧あるいは電流が過負荷の条件のもとで行われるの対して、この電気的テストは、チップテストとして、印加する電圧あるいは電流が過負荷にならない条件のもとで行われる。電気特性評価用テスタ5によって測定される電圧値と電流値とは、制御コンピュータ9に入力される。制御コンピュータ9では、入力された電圧値と電流値に基づいて、電圧印加条件と電気特性が求められる。その電圧印加条件と電気特性は、図51に示すように、モニター10に表示される点線枠A内参照。次に、電気的テストが行われている間に、高感度検出器7によって、IGBT65の側面から放射されるフォトンの時間的な累積強度分布が検出される。検出された、フォトンの時間的な累積強度分布のデータは、制御コンピュータ9に入力されて、図52に示すように、グラフG1およびグラフG2として、モニター10に表示される。また、そのデータは、制御コンピュータ9の内蔵メモリ、あるいは、ハードディスク等の外部メモリに保存される。次に、制御コンピュータ9により、フォトンの時間的な累積強度分布のグラフG1,G2と、IGBTの外観画像GAとを重ね合わす処理が行われて、図53に示すように、モニター10では、IGBTの外観画像GAに、フォトンの時間的な累積強度分布のグラフG1,G2を重ねた画像が表示される。この画像のデータも、制御コンピュータ9の内蔵メモリ、あるいは、ハードディスク等の外部メモリに保存される。電気的テストでは、フォトンが検出された場合には、そのIGBTは不良品であると判定される。こうして、IGBTを破壊させることなく、チップテストとしての一連の電気的テストが完了する。その後、新たなIGBTについて、電気的テストが行われる。なお、不良品と判定されたIGBTについて、不良箇所を特定するには、実施の形態2において説明した、ステップ9に示す処理と、ステップ10に示す処理を行なうことによって、不良箇所を特定することができる。また、実施の形態2において説明したように、不良箇所は1箇所に限られず、複数の不良箇所についても特定することができる。実施の形態7ここでは、図45実施の形態5に示すスクリーニングテスト装置と、欠陥検査の結果を管理するサーバとをリンクさせたスクリーニングテスト装置について説明する。図54に示すように、スクリーニングテスト装置80では、制御コンピュータ9は、半導体素子の製造工程に行なわれる欠陥検査の検査結果を管理するサーバ20と繋がっている。なお、これ以外の構成については、図45に示すスクリーニングテスト装置、あるいは、図1に示す故障解析装置1と同様なので、同一部材には同一符号を付しその説明を繰り返さないこととする。上述したスクリーニングテスト装置80では、実施の形態5において説明したように、IGBT半導体素子を破壊させることなくチップテストとしての電気的テストを行うことができるとともに、欠陥検査の結果を管理するサーバ20と繋がっていることで、実施の形態3において説明したように、不良原因の一因となったり、致命的な欠陥となる不良箇所を早期に特定することができる。実施の形態8ここでは、前述した、欠陥検査結果を管理するサーバと繋がっているスクリーニングテスト装置によるスクリーニングテスト方法について、半導体素子IGBTの一連の製造方法とともに、図55に基づいて説明する。ステップS1、ステップS2およびステップS3実施の形態4において説明したのと同様に、製造ラインに投入されたウェハに対して、所定のウェハプロセスが施される。また、ウェハプロセスの要所要所において、ウェハの欠陥検査が行われて、その結果がサーバ20に保存される。ウェハプロセスが完了したウェハに対して、ダイシングが行われて、IGBTのチップ半導体素子として分割される。ステップS4およびステップS5ステップS4では、チップの状態になったIGBTに対して、良品であるか不良品であるかを判定する電気的テストチップテストが行われる。電気的テストでは、IGBTに対して、IGBTが破壊されない程度の電圧、あるいは、電流を印加する電気的負荷試験が行われる。図56に示すように、チップの状態にされたIGBT65は、スクリーニングテスト装置80のステージ治具2に載置される。その後、実施の形態6において説明したように、チップテストとしての電気的テストが行われ、フォトンが検出された場合には、そのIGBTは不良品であると判定される。また、不良品と判定されたIGBTについては、その不良箇所が特定されることになる。上述したスクリーニングテスト方法では、実施の形態6において説明したように、IGBT半導体素子を破壊させることなくチップテストとしての電気的テストを行うことができるとともに、欠陥検査の結果を管理するサーバ20と繋がっていることで、実施の形態4において説明したように、不良原因の一因となったり、致命的な欠陥となる不良箇所を早期に特定することができる。実施の形態9ここでは、故障解析装置方法等によって特定された不良箇所を、さらに詳細に解析する故障解析方法について、図57に基づいて説明する。ステップT1図39に示すステップS6、図48に示すステップS5、または、図55に示すステップS5の後に不良箇所が特定されたIGBT半導体素子について、不良箇所の局所研磨処理が行われる。ここで、図13および図14に示すように、たとえば、不良箇所41が、層間膜または不純物注入領域38中に存在することが判明したIGBT30を想定する。この場合には、図58および図59に示すように、不良箇所41の直上に位置する、エミッタ電極金属膜31の部分を、たとえば、GATAN製Model656のような局所研磨が可能な研磨機により除去し、開口部31aを形成することによって、層間膜または不純物注入領域38の表面を露出させる。ステップT2次に、層間膜または不純物注入領域38の表面を露出させた状態で、IGBTの直上から、エミッション顕微鏡法等の発光解析が行われる。このとき、不良箇所41の直上では、エミッタ電極金属膜31の部分が除去されている。これにより、エミッション顕微鏡法によって、不良箇所41の発光をIGBTの表面から容易に観察することができる。しかも、エミッション顕微鏡の対物レンズを高倍率に変更することで、マイクロメートルオーダーの精度で不良箇所41の位置を特定することができる。また、OBIRCH法によっても不良箇所の位置を特定することができる。不良箇所41の直上に位置する、エミッタ電極金属膜31の部分が除去されていることで、不良箇所の局所的な加熱が可能になる。特に、高倍率のOBIRCH法によれば、不良箇所の位置をマイクロメートルオーダーの精度で特定することができる。なお、上述した故障解析方法では、ステップT1において、不良箇所41の直上に位置する、エミッタ電極金属膜31の部分を除去する場合について説明したが、図60および図61に示すように、不良箇所41の直下に位置する、コレクタ電極金属膜36の部分に開口部36aを形成することによって、コレクタ部不純物注入領域39の表面を露出させるようにしてもよい。この場合には、IGBTの裏面側から、エミッション顕微鏡法によって、不良箇所41の発光をIGBTの表面から容易に観察することができる。しかも、エミッション顕微鏡の対物レンズを高倍率に変更することで、マイクロメートルオーダーの精度で不良箇所41の位置を特定することができる。また、OBIRCH法によっても不良箇所の位置を特定することができる。不良箇所41の直下に位置する、コレクタ電極金属膜36の部分が除去されていることで、不良箇所の局所的な加熱が可能になる。特に、高倍率のOBIRCH法によれば、不良箇所の位置をマイクロメートルオーダーの精度で特定することができる。今回開示された実施の形態は例示であってこれに制限されるものではない。本発明は上記で説明した範囲ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲でのすべての変更が含まれることが意図される。"