"表面実装型非可逆回路素子用配線基板であって、前記表面実装型非可逆回路素子が有する入力用外部端子及び出力用外部端子に相対して形成された第1入力用ランド及び第1出力用ランドと、前記第1入力用ランドと導通する第2入力用ランドと、前記第1出力用ランドと導通する第2出力用ランドとを備え、前記表面実装型非可逆回路素子の不使用時、前記第2入力用ランド及び前記第2出力用ランド間を導通する表面実装型電子部品が実装される、表面実装型非可逆回路素子用配線基板。前記第2入力用ランド及び前記第2出力用ランドは、前記表面実装型電子部品の入力端子及び出力端子に相対して形成されている、請求項1に記載の表面実装型非可逆回路素子用配線基板。前記第2入力用ランド及び前記第2出力用ランドは、規格化されたサイズのジャンパーチップを前記表面実装型電子部品として実装可能に形成されている、請求項1又は2に記載の表面実装型非可逆回路素子用配線基板。表面実装型非可逆回路素子用配線基板であって、前記表面実装型非可逆回路素子が有する入力用外部端子、出力用外部端子、第1接地用外部端子及び第2接地用外部端子に相対して形成された第1入力用ランド、第1出力用ランド、第1接地用ランド及び第2接地用ランドと、前記第1入力用ランドと導通する第2入力用ランドと、前記第1出力用ランドと導通する第2出力用ランドとを備え、前記表面実装型非可逆回路素子の不使用時、前記第1入力用ランド及び前記第2接地用ランド間を導通する第1の表面実装型電子部品と、前記第2入力用ランド及び前記第2出力用ランド間を導通する第2の表面実装型電子部品と、前記第1接地用ランド及び前記第2出力用ランド間を導通する第3の表面実装型電子部品が実装される、表面実装型非可逆回路素子用配線基板。表面実装型非可逆回路素子用配線基板であって、前記表面実装型非可逆回路素子が有する入力用外部端子、出力用外部端子、第1接地用外部端子及び第2接地用外部端子に相対して形成された第1入力用ランド、第1出力用ランド、第1接地用ランド及び第2接地用ランドと、前記第1入力用ランドと導通する第2入力用ランドと、前記第1出力用ランドと導通する第2出力用ランドとを備え、前記表面実装型非可逆回路素子の不使用時、前記第2入力用ランド及び前記第2出力用ランド間を導通する第1の表面実装型電子部品と、前記第1接地用ランド及び前記第2出力用ランド間を導通する第2の表面実装型電子部品が実装される、表面実装型非可逆回路素子用配線基板。請求項1~5のいずれかに記載の表面実装型非可逆回路素子用配線基板を備える、移動体通信機器。しかしながら、移動体通信機器の設計中に一度は表面実装型非可逆回路素子を実装可能な配線基板を設計したものの、設計後の状況変化により該表面実装型非可逆回路素子の使用をやめる場合もある。この場合、配線基板にオープン回路が出来てしまい、そのままだと使用不可能であるという問題点があった。それゆえに、本発明の目的は、設計変更に柔軟に対応可能な表面実装型非可逆回路素子用配線基板、及びこれを備える移動体通信機器配線基板を提供することである。上記目的を達成するために、本発明の一態様に係る表面実装型非可逆回路素子用配線基板は、前記表面実装型非可逆回路素子が有する入力用外部端子及び出力用外部端子に相対して形成された第1入力用ランド及び第1出力用ランドと、前記第1入力用ランドと導通する第2入力用ランドと、前記第1出力用ランドと導通する第2出力用ランドとを備え、前記表面実装型非可逆回路素子の不使用時、前記第2入力用ランド及び前記第2出力用ランド間を導通する表面実装型電子部品が実装される。また、本発明の他の態様は、前記表面実装型非可逆回路素子用配線基板を備える、移動体通信機器である。本発明の各態様では、表面実装型非可逆回路素子の不使用時、他の表面実装型部品が配線基板に実装されるので、元々表面実装型非可逆回路素子の実装用の第1入力用ランドと第1出力用ランドの間がオープンにならずに済む。このように、本発明によれば、設計変更に柔軟に対応可能な表面実装型非可逆回路素子用配線基板、及びそれを備える移動体通信機器を提供することが可能となる。以下、本発明に係る表面実装型非可逆回路素子用配線基板の一実施形態について添付図面を参照して説明する。図1は、一実施形態に係る表面実装型非可逆回路素子用配線基板を示す斜視図である。図1には、表面実装型非可逆回路素子用配線基板以下、単に配線基板という1に加え、表面実装型非可逆回路素子の一例として2ポート型アイソレータ2が分解した状態で示されている。以下、まず2ポート型アイソレータ2について説明する。2ポート型アイソレータ2は、回路基板20と、フェライト32と一対の永久磁石41とからなるフェライト磁石素子30と、平板状ヨーク10と、チップタイプの終端抵抗素子Rと、チップタイプのコンデンサ素子C1とで構成されている。フェライト32には、図2に示すように、表裏の主面32a,32bに、絶縁材34A,34Bにて互いに電気的に絶縁された第1中心電極35及び第2中心電極36が形成されている。ここで、フェライト32は互いに平行な第1主面32a及び第2主面32bを有する直方体形状をなしている。また、永久磁石41はフェライト32に対して磁界を主面32a,32bに垂直方向に印加するように主面32a,32bに対向して、例えば、エポキシ系の接着剤42図1参照を介して接着され、フェライト磁石素子30を構成している。永久磁石41の主面はフェライト32の主面32a,32bと同一寸法であり、互いの外形が一致するように主面どうしを対向させて配置されている。第1中心電極35は導体膜にて形成されている。即ち、図2に示すように、この第1中心電極35は、フェライト32の下面に形成された接続用電極35aに接続された状態で第1主面32aにおいて左下から立ち上がってほぼ水平方向に形成され、右上方に立ち上がって上面の中継用電極35bを介して第2主面32bに回り込む。第2主面32bにおいて、第1中心電極35は、第1主面32aと透視状態でほぼ重なるように形成され、その端部は下面に形成された接続用電極35cに接続されている。このように、第1中心電極35はフェライト32に1ターン巻回されている。そして、第1中心電極35と第2中心電極36とは、間に絶縁材34A,34Bが形成されて互いに絶縁された状態で交差している。中心電極35,36の交差角は必要に応じて設定され、入力インピーダンスや挿入損失が調整されることになる。第2中心電極36は導体膜にて形成されている。この第2中心電極36は、まず、0.5ターン目36aがフェライト32の下面に形成された接続用電極35cと接続された状態で第2主面32bにおいて第1中心電極35と斜めに交差する状態で立ち上がり、上面の中継用電極36bを介して第1主面32aに回り込み、1ターン目36cが第1主面32aにおいて第1中心電極35と直交する状態で形成されている。1ターン目36cの下端部は下面の中継用電極36dを介して第2主面32bに回り込み、1.5ターン目36eが第2主面32bにおいて立ち上がり、上面の中継用電極36fを介して第1主面32aに回り込んでいる。以下同様に、2ターン目36g、中継用電極36h、2.5ターン目36i、中継用電極36j、3ターン目36kがフェライト32の表面にそれぞれ形成されている。3ターン目36kの下端部はフェライト32の下面に形成した接続用電極36lに接続されている。接続用電極35a,35c,36lや中継用電極35b,36b,36d,36f,36h,36jは、フェライト32の上下面に形成された凹部に電極用導体を塗布又は充填して形成されている。この種の電極は、マザーフェライト基板に予めスルーホールを形成し、このスルーホールを電極用導体で充填した後、スルーホールを分断する位置でカットすることによって形成される。なお、各種電極はスルーホールに導体膜として形成したものであってもよい。また、多数個取りの手法で製作される場合、マザーフェライト基板に接着剤を介して永久磁石をも積層した状態でカットされることもある。フェライト32としては、YIGフェライトなどが用いられている。第1及び第2中心電極35,36や各種電極は銀や銀合金の厚膜又は薄膜として印刷、転写、フォトリソグラフィなどで形成することができる。中心電極35,36の絶縁材34A,34Bとしては、ガラスやアルミナなどの誘電体厚膜、ポリイミドなどの樹脂膜などを用いることができる。永久磁石41は、通常、ストロンチウム系、バリウム系、ランタン-コバルト系のフェライトマグネットが用いられる。永久磁石41とフェライト32とを接着する接着剤42としては、一液性の熱硬化型エポキシ接着剤を用いることが最適である。回路基板20は、複数枚の誘電体シート上に所定の電極を形成して積層し、焼結した積層型基板であり、上面視で方形形状を有している。回路基板20の内部には、2ポート型アイソレータ2の等価回路図である図3に示すように、整合用コンデンサC2、インピーダンス整合用コンデンサCS1,CS2やそれらの接続用内部導体が内蔵されている。また、図1に示すように、回路基板20の上面には入力端子電極25、出力端子電極26、接地用端子電極27がそれぞれ形成される。回路基板20の背面底面には、整合用コンデンサCS1図3参照を介して入力端子電極25と接続された入力用外部端子INと、コンデンサCS2等図3参照を介して出力端子電極26と接続された出力用外部端子OUTとが形成される。回路基板20の背面にはさらに、接地用端子電極27と接続された接地用外部端子GNDa,GNDb図3参照がそれぞれ形成されている。これら入力用外部端子INと、出力用外部端子OUTと、接地用外部端子GNDa,GNDbとは、上面視で方形形状を有する回路基板20の背面の四隅に形成される。より具体的に説明すると、入力用外部端子IN及び出力用外部端子OUTは背面の一方の対角に、接地用外部端子GNDa,GNDbは背面の他方の対角に形成される。ここで、2ポート型アイソレータ2の一回路例を図3の等価回路を参照して説明する。入力用外部端子INは整合用コンデンサCS1を介して入力ポートA入力端子電極25に接続され、該入力ポートAは整合用コンデンサC1と終端抵抗Rとに接続されるとともに、第1中心電極35の一端電極35aに接続されている。第1中心電極35の他端電極35c及び第2中心電極36の一端電極35cは、出力ポートB出力端子電極26に接続されるとともに、終端抵抗R及びコンデンサC1,C2に接続され、かつ、コンデンサCS2を介して出力用外部端子OUTに接続されている。第2中心電極36の他端電極36l及びコンデンサC2はグランドポートC接地用端子電極27を介して接地用外部端子GNDa,GNDbに接続されている。なお、終端抵抗RとコンデンサC1は図1に示すようにチップタイプの外付け用素子が用いられている。以上の構成からなる2ポート型アイソレータ2においては、入力ポートAに高周波電流が入力すると、第2中心電極36に大きな高周波電流が流れ、終端抵抗RやコンデンサC1にはほとんど高周波電流が流れないため、挿入損失が小さくなる。一方、出力ポートBから入力された高周波電流は、第1中心電極35とコンデンサC1とで形成される並列共振回路によって減衰され、終端抵抗Rによって熱として放出される。コンデンサCS1は入力側のインピーダンスを50Ωに整合させ、コンデンサCS2は出力側のインピーダンスを50Ωに整合させる。次に、図1に示す配線基板1の詳細を、図4A,図4Bを参照して説明する。図4A,図4Bにおいて、配線基板1は、基板本体11と、後述のランド12~17を含むプリント配線18と、ソルダーレジスト層19とを備えている。基板本体11は、絶縁性の板状部材であり、典型的には、ガラス繊維製布を複数枚重ねてエポキシやポリイミド等の樹脂を含浸させることにより形成される。基板本体11の表面上にはプリント配線18が形成される。このプリント配線18は、銅や銀等の金属薄膜を基板本体11上に形成した後、所望の回路例えば移動体通信機器の送信回路のパターンに相当するレジストパターンを形成した後、エッチング処理等により形成される。なお、プリント配線18は、図4Aでは透視した状態を点線で示されている。本実施形態では、回路パターンは、2ポート型アイソレータ2の実装を想定しつつ所望の電気特性を有するよう設計され、2ポート型アイソレータ2の入力用外部端子INと、出力用外部端子OUTと、接地用外部端子GNDa,GNDbのそれぞれに相対する部分を有する。さらに、2ポート型アイソレータ2の不使用時に、2ポート型アイソレータ2の代わりに、図5に示すようなジャンパーチップ3も実装できるように、回路パターンは設計される。ここで、ジャンパーチップ3は、表面実装部品のJIS規格のあるサイズ例えば1005タイプを有しており、内部の抵抗値が実質的にゼロか非常に低い抵抗器であり、入力用外部端子IN’及び出力用外部端子OUT’を有する。回路パターンは、この入力用外部端子IN’及び出力用外部端子OUT’のそれぞれに相対する部分も有する。ソルダーレジスト層19は、プリント配線18上のハンダ付けしない部分を覆って保護する絶縁膜である。具体的には、2ポート型アイソレータ2及びジャンパーチップ3の各端子に相対する箇所にはソルダーレジスト層19は形成されず、プリント配線18がソルダーレジスト層19から露出する。このような露出部分は、2ポート型アイソレータ2及びジャンパーチップ3のハンダ付けのためのランドとして用いられる。本実施形態では、2ポート型アイソレータ2の入力用外部端子IN、出力用外部端子OUT、接地用外部端子GNDa,GNDbのそれぞれに相対して、第1入力用ランド12と、第1出力用ランド13と、第1接地用ランド14と、第2接地用ランド15とが配線基板1に形成される。同様にして、ジャンパーチップ3の入力用外部端子IN’及び出力用外部端子OUT’と相対して、第2入力用ランド16及び第2出力用ランド17が形成される。なお、これらランド12~17は図4A,図4Bではハッチングを付されて図示されている。ここで、図4Bに示すように、第1入力用ランド12と第2入力用ランド16はプリント配線18の一部であり、それゆえ、第2入力用ランド16は、第1入力用ランド12と導通する。また、図4A及び図4Bに示すように、第2入力用ランド16は、第1入力用ランド12と第1接地用ランド14の間に直線的に配置される。第1出力用ランド13と第2出力用ランド17も前記と同様にして導通し、第2出力用ランド17は、第1出力用ランド13と第2接地用ランド15との間に直線的に配置され形成される。ここで、第1入力用ランド12と、第2入力用ランド16及び第1接地用ランド14の配列方向を、図4A及び図4Bに示すようにYとすると、第1出力用ランド13、第2出力用ランド17及び第2接地用ランド15は配列方向Yに平行に配置される。また、第1入力用ランド12及び第2接地用ランド15は、上記配列方向Yとの直交方向X図4A,図4Bを参照に配列される。同様に、第2入力用ランド12及び第2出力用ランド17、並びに第1接地用ランド14及び第1出力用ランド13も直交方向Xに配列される。以上のような構成により、2ポート型アイソレータ2の不使用時、第2入力用ランド16及び第2出力用ランド17にハンダでジャンパーチップ3が固定され、これらランド16,17の間が導通する。したがって、このプリント配線18に高周波電流が入力された場合、入力電流はジャンパーチップ3を介して出力されるので、元々2ポート型アイソレータ2向けに設計されたプリント配線18上にオープン回路が生じることを避け、2ポート型アイソレータ2の使用中止に柔軟に対応することが出来る。また、規格化されたサイズのジャンパーチップ3は表面実装機により自動的に配線基板1上に実装可能となるため、移動体通信回路等の量産に適した配線基板1を提供することが可能となる。また、第1入力用ランド12と第2入力用ランド16とは、ハンダが必要以上に付着しないように、ソルダーレジスト19により確実に分離することが好ましい。第1出力端子電極13及び第2出力端子電極17に同様に分離することが望ましい。また、以上の実施形態では、共通のプリント配線18をソルダーレジスト層19で覆うことで、第1入力用ランド12、第2入力用ランド16、第1出力用ランド13及び第2出力用ランド17を形成していた。しかし、これに限らず、以下のように第1入力用ランド、第2入力用ランド、第1出力用ランド及び第2出力用ランドを形成しても構わない。つまり、第1入力用ランド、第2入力用ランド、第1出力用ランド及び第2出力用ランドを別々の導体パターンで基板本体上に形成し、第1入力用ランド及び第2入力用ランドを、ビアホールを用いて基板本体の層間配線を介して導通させる。また、第1出力用ランド及び第2出力用ランドも同様にして導通させる。次に、図1に示す配線基板1を移動体通信機器の送信回路に応用した例について説明する。まず、図6A,Bに示すように、配線基板1に2ポート型アイソレータ2が実装される場合、入力用外部端子INが第1入力用ランド12に、出力用外部端子OUTが第1出力用ランド13に、及び接地用外部端子GNDaが第1接地用ランド14に、接地用外部端子GNDbが第2接地用ランド15にハンダ付けされる。また、第1入力用ランド12には、プリント配線18を介してパワーアンプ101が接続され、第1出力用ランド13には、プリント配線18を介してデュプレクサ102が接続される。それに対し、配線基板1に2ポート型アイソレータ2を実装しない場合、図7A,Bに示すように、ジャンパーチップ3が図5を参照して説明したようにして配線基板1に実装される。なお、パワーアンプ101及びデュプレクサ102は、図6A,Bに示した例と同様に接続される。なお、2ポート型アイソレータ2の不使用時に、配線基板1上に、ジャンパーチップ3ではなく、図8A,B又は図9A,Bに示すように、複数の表面実装型電子部品で構成されたマッチング回路を構成して、パワーアンプ101の出力インピーダンス例えば5[Ω]とのマッチングと、デュプレクサ102の入力インピーダンス例えば50[Ω]とのマッチングをとっても構わない。この構成によっても、第2入力用ランド16及び第2出力用ランド17間がオープンになることを避け、より好ましい電気特性を得ることが可能となる。まず、図8A及び図8Bの例では、マッチング回路103は、複数の表面実装型電子部品として、例えば、2個の表面実装型コンデンサ4,6と、表面実装型インダクタ5とを備えている。表面実装型コンデンサ4は、第1入力用ランド12及び第2接地用ランド15にハンダ付けされ、表面実装型インダクタ5は、第2入力用ランド16及び第2出力用ランド17にハンダ付けされ、さらに、表面実装型コンデンサ6は、第1出力用ランド13及び第1接地用ランド14に実装される。また、図9A及び図9Bの例では、マッチング回路104は、複数の表面実装型電子部品として、例えば、表面実装型コンデンサ7と、表面実装型抵抗器8とを備えている。表面実装型コンデンサ7は、第1入力用ランド12及び第2接地用ランド15にハンダ付けされ、表面実装型抵抗器8は、第2入力用ランド16及び第2出力用ランド17にハンダ付けされる。"