"ESDElectroStaticDischarge保護素子を有する半導体回路の動作検証を行うシミュレーション装置において、前記ESD保護素子の等価回路のパラメータファイルを作成する第1のパラメータファイル作成部と、前記半導体回路内の前記ESD保護素子以外の内部回路のパラメータファイルを作成する第2のパラメータファイル作成部と、前記第1および第2のパラメータファイル作成部が作成したパラメータファイルを記憶するパラメータファイル記憶部と、前記ESD保護素子の動作検証を行うか否かに応じて、前記パラメータファイル記憶部に記憶されたパラメータファイルの一部を選択するパラメータファイル選択部と、前記パラメータファイル選択部で選択したパラメータファイルを利用して、前記半導体回路のネットリストを作成するネットリスト作成部と、前記ネットリストに基づいて前記半導体回路の動作検証を行うシミュレーション実行部と、前記シミュレーション実行部での動作検証により、電流値または電圧値が予め定めた基準値を超えるノードの存在が検出されると、所定の警告を行う警告部と、を備え、前記第1のパラメータファイル作成部がパラメータファイルを作成する対象となる前記ESD保護素子の等価回路は、第1および第2の基準電圧端子の間に直列接続される第1および第2のインピーダンス素子と、前記第1および第2の基準電圧端子の間に直列接続される、第3のインピーダンス素子、整流素子、およびトランジスタと、を有し、前記トランジスタの制御端子は、前記第1のインピーダンス素子と前記第2のインピーダンス素子との間の接続経路に接続されており、前記整流素子は、ブレークダウン状態のときは、前記第1のインピーダンス素子から前記第3のインピーダンス素子を通って前記トランジスタに電流を流すように接続され、前記第1のパラメータファイル作成部は、前記ESD保護素子の等価回路の回路構成および前記等価回路内の各回路素子の種類、および各回路素子の素子値を含むパラメータファイルを作成し、前記第1のパラメータファイル作成部は、前記ESD保護素子の動作検証を行う場合は、前記ESD保護素子の前記等価回路に基づく詳細モデルのパラメータファイルを作成し、前記半導体回路内の前記ESD保護素子以外の内部回路の動作検証を行う場合は、前記ESD保護素子の簡易モデルのパラメータファイルを作成し、前記第2のパラメータファイル作成部は、前記ESD保護素子の動作検証を行う場合は、前記内部回路の簡易モデルのパラメータファイルを作成し、前記内部回路の動作検証を行う場合は、前記内部回路の詳細モデルのパラメータファイルを作成することを特徴とするシミュレーション装置。ESDElectroStaticDischarge保護素子を有する半導体回路の動作検証を行うシミュレーション装置において、前記ESD保護素子の等価回路のパラメータファイルを作成する第1のパラメータファイル作成部と、前記半導体回路内の前記ESD保護素子以外の内部回路のパラメータファイルを作成する第2のパラメータファイル作成部と、前記第1および第2のパラメータファイル作成部が作成したパラメータファイルを記憶するパラメータファイル記憶部と、前記ESD保護素子の動作検証を行うか否かに応じて、前記パラメータファイル記憶部に記憶されたパラメータファイルの一部を選択するパラメータファイル選択部と、前記パラメータファイル選択部で選択したパラメータファイルを利用して、前記半導体回路のネットリストを作成するネットリスト作成部と、前記ネットリストに基づいて前記半導体回路の動作検証を行うシミュレーション実行部と、を備え、前記第1のパラメータファイル作成部がパラメータファイルを作成する対象となる前記ESD保護素子の等価回路は、第1および第2の基準電圧端子の間に直列接続される第1および第2のインピーダンス素子と、前記第1および第2の基準電圧端子の間に直列接続される、第3のインピーダンス素子、整流素子、およびトランジスタと、を有し、前記トランジスタの制御端子は、前記第1のインピーダンス素子と前記第2のインピーダンス素子との間の接続経路に接続されており、前記整流素子は、ブレークダウン状態のときは、前記第1のインピーダンス素子から前記第3のインピーダンス素子を通って前記トランジスタに電流を流すように接続されることを特徴とするシミュレーション装置。前記第1のパラメータファイル作成部は、前記ESD保護素子の等価回路の回路構成および前記等価回路内の各回路素子の種類、および各回路素子の素子値を含むパラメータファイルを作成することを特徴とする請求項2に記載のシミュレーション装置。前記第1のパラメータファイル作成部は、前記ESD保護素子の動作検証を行う場合は、前記ESD保護素子の前記等価回路に基づく詳細モデルのパラメータファイルを作成し、前記半導体回路内の前記ESD保護素子以外の内部回路の動作検証を行う場合は、前記ESD保護素子の簡易モデルのパラメータファイルを作成し、前記第2のパラメータファイル作成部は、前記ESD保護素子の動作検証を行う場合は、前記内部回路の簡易モデルのパラメータファイルを作成し、前記内部回路の動作検証を行う場合は、前記内部回路の詳細モデルのパラメータファイルを作成することを特徴とする請求項2または3に記載のシミュレーション装置。前記シミュレーション実行部での動作検証により、電流値または電圧値が予め定めた基準値を超えるノードの存在が検出されると、所定の警告を行う警告部を備えることを特徴とする請求項2乃至4のいずれかに記載のシミュレーション装置。ESDElectroStaticDischarge保護素子を有する半導体回路の動作検証を行うシミュレーション方法において、前記ESD保護素子の等価回路の第1のパラメータファイルを作成するステップと、前記半導体回路内の前記ESD保護素子以外の内部回路の第2のパラメータファイルを作成するステップと、前記第1および第2のパラメータファイルをパラメータファイル記憶部に記憶するステップと、前記ESD保護素子の動作検証を行うか否かに応じて、前記パラメータファイル記憶部に記憶されたパラメータファイルの一部を選択するステップと、前記選択したパラメータファイルを利用して、前記半導体回路のネットリストを作成するステップと、前記ネットリストに基づいて前記半導体回路の動作検証を行うステップと、を備え、前記第1のパラメータファイルを作成する対象となる前記ESD保護素子の等価回路は、第1および第2の基準電圧端子の間に直列接続される第1および第2のインピーダンス素子と、前記第1および第2の基準電圧端子の間に直列接続される、第3のインピーダンス素子、整流素子、およびトランジスタと、を有し、前記トランジスタの制御端子は、前記第1のインピーダンス素子と前記第2のインピーダンス素子との間の接続経路に接続されており、前記整流素子は、ブレークダウン状態のときは、前記第1のインピーダンス素子から前記第3のインピーダンス素子を通って前記トランジスタに電流を流すように接続されることを特徴とするシミュレーション方法。本発明は、ESD保護素子を有する半導体回路の回路シミュレーションを高速かつ精度よく行うことができるシミュレーション装置を提供するものである。上記の課題を解決するために、本発明の一態様では、ESDElectroStaticDischarge保護素子を有する半導体回路の動作検証を行うシミュレーション装置において、前記ESD保護素子の等価回路のパラメータファイルを作成する第1のパラメータファイル作成部と、前記半導体回路内の前記ESD保護素子以外の内部回路のパラメータファイルを作成する第2のパラメータファイル作成部と、前記第1および第2のパラメータファイル作成部が作成したパラメータファイルを記憶するパラメータファイル記憶部と、前記ESD保護素子の動作検証を行うか否かに応じて、前記パラメータファイル記憶部に記憶されたパラメータファイルの一部を選択するパラメータファイル選択部と、前記パラメータファイル選択部で選択したパラメータファイルを利用して、前記半導体回路のネットリストを作成するネットリスト作成部と、前記ネットリストに基づいて前記半導体回路の動作検証を行うシミュレーション実行部と、を備え、前記第1のパラメータファイル作成部がパラメータファイルを作成する対象となる前記ESD保護素子の等価回路は、第1および第2の基準電圧端子の間に直列接続される第1および第2のインピーダンス素子と、前記第1および第2の基準電圧端子の間に直列接続される、第3のインピーダンス素子、整流素子、およびトランジスタと、を有し、前記トランジスタの制御端子は、前記第1のインピーダンス素子と前記第2のインピーダンス素子との間の接続経路に接続されており、前記整流素子は、ブレークダウン状態のときは、前記第1のインピーダンス素子から前記第3のインピーダンス素子を通って前記トランジスタに電流を流すように接続されることを特徴とするシミュレーション装置が提供される。以下、本発明の実施の形態について、詳細に説明する。本実施形態に係るシミュレーション装置は、ESD保護素子を内蔵する半導体回路の動作検証を行うことを想定している。ESD保護素子は、半導体回路の入力ピン、出力ピン、および電源ピンの少なくとも一部のピンに接続されるものである。図1はESD保護素子の等価回路1の一例を示す回路図である。図1の等価回路1は、第1および第2の基準電圧端子Vdd,Vssの間に直列接続される第1、第2のインピーダンス素子R1,R2および整流素子D1と、第1および第2の基準電圧端子Vdd,Vssの間に直列接続される、第3のインピーダンス素子R3、整流素子D2、トランジスタQ1および電圧源2と、第1および第2の基準電圧端子Vdd,Vss間に接続される整流素子D3とを備えている。以下では、第1~第3のインピーダンス素子R1~R3としてそれぞれ抵抗素子R1~R3を用い、整流素子D1~D3としてそれぞれダイオードD1~D3を用い、トランジスタQ1としてバイポーラトランジスタQ1を用いる例を説明する。この他、図1の等価回路1内のトランジスタQ1のベース-コレクタ間には、電流源3が接続されている。図1の等価回路1において、ダイオードD1,D3、電圧源2および電流源3は必須ではないが、以下ではこれらを備えた例を説明する。ダイオードD2のアノードはトランジスタQ1のコレクタに接続され、ダイオードD2のカソードは抵抗素子R3に接続されている。トランジスタQ1のエミッタは電圧源2に接続され、トランジスタQ1のベースは抵抗素子R1,R2の接続経路n1に接続されている。図1の等価回路1は、従来の等価回路1よりも、回路構成を簡略化しており、また、等価回路1内の各回路素子の素子値を簡易に決定できるという特徴を有する。例えば、従来の等価回路の中には、抵抗素子R1の代わりにダイオードを接続したものがあるが、ダイオードはその素子値例えばブレークダウン電圧などを決定するのが容易ではなく、等価回路内の各回路素子の素子値の決定に手間がかかってしまう。これに対して、本実施形態の等価回路1は、ダイオードの代わりに、抵抗素子R1を接続しているため、後述する手順で、容易に抵抗素子R1の素子値である抵抗値を決定できる。このように、図1の等価回路1は、回路構成が単純であることに加えて、各回路素子の素子値を簡易に設定できるという特徴を有する。また、図1の等価回路1は、後述するように、ESD保護素子のスナップバック特性への合わせ込みに優れている。図2は図1のESD保護素子の等価回路1の電流-電圧特性を示すグラフである。図2の横軸は第1および第2の基準電圧端子Vdd,Vss間を流れる電流、縦軸は第1および第2の基準電圧端子Vdd,Vss間の電圧である。図2からわかるように、図2のグラフは、3つの線形領域LR1~LR3を有する。線形領域LR1は、電流Iが増えるに従って、電圧Vが線形に増加する領域であり、電流がIt1を超えると、線形領域LR2に移行する。線形領域LR2はスナップバック特性と呼ばれるものであり、電流Iが増えるに従って、電圧Vが線形に減少する領域であり、電流がIhを超えると、線形領域LR3に移行する。線形領域LR3は、電流Iが増えるに従って、電圧Vが線形に増加する領域である。線形領域LR1では、第1の基準電圧端子Vddからの電流Iは抵抗素子R1,R2を通って第2の基準電圧端子Vssに流れ、トランジスタQ1には電流は流れない。この電流Iが次第に多くなり、抵抗素子R1,R2間の接続経路の電圧がトランジスタQ1のベース-エミッタ間電圧を超えると、トランジスタQ1がオンして、線形領域LR2に移行する。線形領域LR2では、第1の基準電圧端子Vddからの電流Iは、抵抗素子R1,R2の経路と、トランジスタQ1のコレクタ-エミッタを通過する経路との双方に流れるが、トランジスタQ1のコレクタ-エミッタ間に流れる電流が増えても、第1および第2の基準電圧端子Vdd,Vss間の電圧が増大しないように、トランジスタQ1は能動活性領域で動作する。このトランジスタQ1の動作を制御するのは電流源3である。第1および第2の基準電圧端子Vdd,Vss間を流れる電流IがIhに達すると、ダイオードD2がブレークダウンを起こす。このときのダイオードD2のアノード-カソード間電圧Vhがブレークダウン電圧である。第1および第2の基準電圧端子Vdd,Vss間を流れる電流IがIhを超えると、トランジスタQ1は完全にオンし、線形領域LR3に移行する。線形領域LR3では、第1の基準電圧端子Vddからの電流Iは、抵抗素子R1,R2には流れずに、抵抗素子R3、ダイオードD2、トランジスタQ1および電圧源2を通る経路を流れる。このように、図1の等価回路1は、図2の電流-電圧特性に合致したものであり、図1の等価回路1を用いることで、図2の電流-電圧特性への合わせ込みの精度を向上できる。また、本実施形態では、図2の電流-電圧特性を複数の領域に分割して、個々の分割領域ごとに別個に回路シミュレーションを行うのではなく、図1の等価回路1を用いて連続的に回路シミュレーションを行うため、回路シミュレーション上の不連続点が生じなくなり、回路シミュレーションの計算の安定性が向上する。図3は本発明の一実施形態に係るシミュレーション装置10の概略構成を示すブロック図である。図3のシミュレーション装置10は、種々の半導体回路の動作検証を行うことができ、特に、図1のような等価回路1を持つESD保護素子を内蔵する半導体回路の動作検証を行うのに適している。図3のシミュレーション装置10は、第1のパラメータファイル作成部11と、第2のパラメータファイル作成部12と、パラメータファイル記憶部13と、パラメータファイル選択部14と、ネットリスト作成部15と、シミュレーション実行部16とを備えている。第1のパラメータファイル作成部11は、半導体回路内のESD保護素子の等価回路1のパラメータファイルを作成する。第2のパラメータファイル作成部12は、半導体回路内のESD保護素子以外の内部回路のパラメータファイルを作成する。パラメータファイル記憶部13は、第1および第2のパラメータファイル作成部12が作成したパラメータファイルを記憶する。パラメータファイル選択部14は、ESD保護素子の動作検証を行うか否かに応じて、パラメータファイル記憶部13に記憶されたパラメータファイルの一部を選択する。ネットリスト作成部15は、パラメータファイル選択部14で選択したパラメータファイルを利用して、半導体回路のネットリストを作成する。シミュレーション実行部16は、ネットリスト作成部15で作成したネットリストに基づいて、半導体回路の動作検証を行う。ここで、パラメータファイルとは、回路シミュレーションの対象デバイスの理想的な特性を表す各種のパラメータの集合体であり、より具体的には、対象デバイスの等価回路1内の各回路素子の種類、各回路素子の接続関係、各回路素子の素子値等である。各回路素子の素子値には、各回路素子のディメンジョン情報も含まれる。ディメンジョン情報を含めることで、半導体回路に最適なディメンジョンのESD保護素子を選択するといった最適化作業を行うことができる。例えば、第1のパラメータファイル作成部11が作成するパラメータファイルには、ESD保護素子の等価回路1内の各回路素子の素子値等がパラメータとして含まれている。より具体的には、抵抗素子R2の抵抗値は以下の手順で求められる。線形領域LR1の電流Iと電圧Vの関係は、以下の式で表される。V=R1R2I...1トランジスタQ1は、そのベース-エミッタ間電圧が約0.7Vのときにオンする。ベース-エミッタ間電圧が約0.7Vになるのは、線形領域LR1とLR2の境界点であり、このときの電流はIt1である。よって、ダイオードD1の影響を無視すると、抵抗素子R2の抵抗値は以下の2式で表される。R2=0.7/It1...21式と2式より、抵抗素子R1の抵抗値は以下の3式で表される。R1=Vt1/It1-R2...3また、線形領域LR2とLR3の境界点では、トランジスタQ1のベース-エミッタ間にほとんど電流が流れないため、線形領域LR2とLR3の境界点の電圧VhがダイオードD2のブレークダウン電圧になる。また、線形領域LR3では、第1の基準電圧端子Vddからの電流は、抵抗素子R1,R2には流れずに、抵抗素子R3からダイオードD2を介して、トランジスタQ1のコレクタ-エミッタ間に流れ、トランジスタQ1は飽和領域で動作するため、抵抗素子R3の抵抗値がオン抵抗になる。また、トランジスタQ1のゲイン、順方向電流利得および電流増幅率などは、経験則や試行錯誤によりパラメータとして設定される。以上の手順で、第1のパラメータファイル作成部11は、図1の等価回路1のパラメータファイルを作成する。図4はパラメータファイル記憶部13に記憶されているパラメータファイルの一例を示す図である。図4は、半導体回路内のESD保護素子以外の回路素子について設計対象回路の動作を検証する通常シミュレーションを行うためのパラメータファイルと、半導体回路内のESD保護素子についてESDシミュレーションを行うためのパラメータファイルとの一例を示している。前者のパラメータファイルは第1のパラメータファイル作成部11で作成され、後者のパラメータファイルは第2のパラメータファイル作成部12で作成される。このように、2種類のパラメータファイルを設ける理由は、ESD保護素子の動作検証を行う際は、半導体回路内のESD保護素子以外の内部回路の詳細な動作検証を行う必要はなく、また、半導体回路内のESD保護素子以外の内部回路の詳細な動作検証を行う際は、ESD保護素子の詳細な動作検証を行う必要はないためである。すなわち、半導体回路の入出力端子や電源端子にESD保護素子を接続すると、端子の容量負荷が増えるものの、入出力端子や電源端子の電圧レベルにはほとんど影響しない。したがって、通常シミュレーションを行う場合には、ESD保護素子の特性を考慮に入れた回路シミュレーションを行う必要はない。逆に、ESDシミュレーションを行う場合は、半導体回路内のESD保護素子以外の内部回路の特性を考慮に入れた回路シミュレーションを行う必要はない。そこで、本実施形態では、通常シミュレーションとESDシミュレーションのどちらを行うかによって、パラメータファイルを切り替えている。すなわち、本実施形態では、通常シミュレーションとESDシミュレーションのどちらを行う場合でも、半導体回路の回路図データを置換せずに、半導体回路内の各回路素子のモデルパラメータファイルを切り替えてシミュレーションを行う。回路図データの置換は、人為的なミスを誘発するため、半導体回路の回路設計の段階では、できるだけ避けるのが望ましい。本実施形態では、通常シミュレーションとESDシミュレーションで回路図データの置換を行わないため、回路シミュレーション時の人為的なミスをなくしつつ、回路シミュレーションを高速化することができる。以下、本実施形態のシミュレーション処理をより詳細に説明する。ESDシミュレーションでは、ESD保護素子が接続されたピンに静電放電試験を模擬した瞬時電流を印加して、静電保護素子が所望の動作をするか否かを確認する。このとき考慮すべきことは、瞬時電流を印加したピンからESD保護素子までの配線経路と、ESD保護素子につながる電源線や接地線の影響である。よって、ESD保護素子の動作検証を行う際には、ESD保護素子に直接接続される経路を含めてシミュレーションを行うのが望ましい。より厳密な解析を行いたい場合や、回路設計者が予期しない電流経路が存在するおそれがある場合は、ESD保護素子が接続されたピンにつながる内部回路や、その内部回路と電源線や接地線を共有する別の内部回路の影響も考慮に入れる必要がある。そのためには、半導体回路の全内部回路の検証フルチップ検証を行うのが望ましいが、フルチップ検証は解析すべき回路素子やノードの数が多いため、シミュレーションに膨大な時間がかかるおそれがある。そこで、本実施形態では、ESDシミュレーションを行う際は、半導体回路内のESD保護素子以外の内部回路については、原則として、通常の回路設計で用いる高精度モデル例えばbsim4モデルではなく、簡易なモデル例えばlebel1を用いて表現する。これにより、ESDシミュレーションにおける数値解析の負荷が軽減されて、高速にESD保護素子の解析を行うことができる。また、通常シミュレーションを行う際は、ESD保護素子を簡易モデルで表現するとともに、ESD保護素子以外の内部回路を高精度モデルで表現してシミュレーションを行う。ESDシミュレーションと通常シミュレーションの選択は、例えば、画面上に2つのボタンを表示させて、いずれか一方のボタンを操作者に選択させればよい。あるいは他の選択手段を設けてもよい。上述した通常シミュレーションとESDシミュレーションのシミュレーション結果は、ノード電圧のようなアナログ値で表される。そこで、解析対象の特定のノードのノード電圧の最大値が予め設定していた値よりも大きい場合には、例えば図5に示すように、そのノードを画面上で強調表示して警告を促してもよい。この場合、図3のシミュレーション装置に警告部17が設けられる。強調表示の具体的形態は問わないが、例えば、他のノードよりも太い線20で表示したり、赤等の目立つ色で表示してもよい。あるいは、そのノードの脇に、ノード電圧の値を表示させて、回路設計者の注意を喚起してもよい。このように、本実施形態では、半導体回路内のESD保護素子の動作検証を行うためのESDシミュレーションを、通常シミュレーションとは別個に選択できるようにする。ESDシミュレーションを行う際には、ESD保護素子を高精度モデルで表現し、かつ半導体回路内のESD保護素子以外の内部回路を簡易モデルで表現したパラメータファイルを作成して、ESD保護素子の動作検証を行う。また、通常シミュレーションを行う際は、ESD保護素子を簡易モデルで表現し、かつ半導体回路内のESD保護素子以外の内部回路を高精度モデルで表現したパラメータファイルを作成して、内部回路の動作検証を行う。これにより、ESDシミュレーション時には、短時間で、ESD保護素子の挙動を詳細に解析できる。また、通常シミュレーション時には、ESD保護素子の影響を受けずに、内部回路の挙動を詳細に解析できる。このように、本実施形態では、ESDシミュレーションを行う場合と通常シミュレーションを行う場合で、回路図データを置換せずに、パラメータファイルを置換して回路シミュレーションを行うため、動作検証を行いたい箇所に絞って詳細に解析できる。これにより、回路シミュレーションの計算時間を大幅に短縮でき、大規模な半導体回路であっても、比較的短時間で動作検証を行うことができる。また、本実施形態では、ESDシミュレーション用のパラメータファイルを作成する際、ESD保護素子を簡易化した等価回路1で表現するため、等価回路1内の各回路素子のパラメータの設定が容易になり、動作検証に要する時間を短縮できる。等価回路1の作成にあたっては、ESD保護素子のスナップバック特性を考慮に入れるため、スナップバック特性への合わせ込みの精度が向上するとともに、回路シミュレーション上の不連続点も生じなくなり、回路シミュレーションの計算の安定性が向上する。さらに、ESDシミュレーション用のパラメータファイルを作成する際には、ESD保護素子のディメンジョンサイズを考慮に入れて各回路素子のパラメータを設定するため、半導体回路に最適なサイズのESD保護素子を選択する等の最適化作業も行うことができる。また、本実施形態では、ESDシミュレーションまたは通常シミュレーションを行った結果、電流または電圧が予め定めた基準値を超えるノードが検出された場合には、図5に示すように、強調表示するなどして所定の警告を行うことができるため、半導体回路内の何らかの異常を簡易かつ精度よく検出でき、障害対策を迅速に行うことができる。上述した実施形態で説明したシミュレーション装置10の少なくとも一部は、ハードウェアで構成してもよいし、ソフトウェアで構成してもよい。ソフトウェアで構成する場合には、シミュレーション装置10の少なくとも一部の機能を実現するプログラムをフレキシブルディスクやCD-ROM等の記録媒体に収納し、コンピュータに読み込ませて実行させてもよい。記録媒体は、磁気ディスクや光ディスク等の着脱可能なものに限定されず、ハードディスク装置やメモリなどの固定型の記録媒体でもよい。また、シミュレーション装置10の少なくとも一部の機能を実現するプログラムを、インターネット等の通信回線無線通信も含むを介して頒布してもよい。さらに、同プログラムを暗号化したり、変調をかけたり、圧縮した状態で、インターネット等の有線回線や無線回線を介して、あるいは記録媒体に収納して頒布してもよい。本発明の態様は、上述した個々の実施形態に限定されるものではなく、当業者が想到しうる種々の変形も含むものであり、本発明の効果も上述した内容に限定されない。すなわち、特許請求の範囲に規定された内容およびその均等物から導き出される本発明の概念的な思想と趣旨を逸脱しない範囲で種々の追加、変更および部分的削除が可能である。"