ドライバー集積回路チップの電源連結構造において、前記ドライバー集積回路チップは、一側に形成された第1電源端子部、他の一側に形成された第2電源端子部及び前記第1電源端子部と前記第2電源端子部との間に形成されたダミー電源端子部を具備して、表示装置の表示パネルにチップオングラス方式で実装されて、前記第1電源端子部と前記ダミー電源端子部及び前記ダミー電源端子部と前記第2電源端子部は、前記ドライバー集積回路チップ内部のルーティング配線を通じてお互いに連結されたことを特徴とするドライバー集積回路チップの電源連結構造。前記第1電源端子部と前記ダミー電源端子部及び前記ダミー電源端子部と前記第2電源端子部は、前記表示パネル上でラインオングラス方式によるLOGラインでお互いに連結されることを特徴とする請求項1に記載のドライバー集積回路チップの電源連結構造。前記ドライバー集積回路チップ内部のルーティング配線と前記LOGラインは、お互いに並列で配置されることを特徴とする請求項2に記載のドライバー集積回路チップの電源連結構造。前記第1電源端子部及び前記第2電源端子部は、ゲート駆動電圧を供給する電源端子またはソース駆動電圧を供給する電源端子を含むことを特徴とする請求項3に記載のドライバー集積回路チップの電源連結構造。図2は、従来のCOG方式で実装されるドライバー集積回路チップの電源連結構造を示す図面である。図2に示されたように、ドライバー集積回路チップの場合液晶ディスプレイアプリケーションの特性上、左右方向の長さが上下方向の長さより非常に長い直四角形の模様を有することが一般的である。このような集積回路チップの一方のみに電源を配置する場合には、電源がない側は信号が弱くなって動作上の問題を引き起こすことがある。したがって、従来のCOG方式で実装されるドライバー集積回路チップ200は、中央に内部回路230が配置されて、ドライバー集積回路チップの両末端に電源端子部210、220を配置して、信号減殺による動作上の問題を解決した。しかし、フレキシブルプリント配線回路基板FlexiblePrintedCircuit以下、FPCという。上で別途の連結線を通じてドライバー集積回路チップの両末端に配置された電源をお互いに連結させなければならないので、FPC上で入出力配線が複雑になって、配線層が加えられることで、経済的な損失が発生する問題があった。また、従来のCOG実装方式によると、金属ラインでなされた信号または電源供給ラインの固有抵抗による電圧降下が発生するという短所があった。本発明は、前述したような問題点を解決するためのものであり、ドライバー集積回路チップ内部のルーティングパターンをLOGと並列で配置して、チップの両端に配置された電源端子を連結することで配線を簡素化してライン抵抗を減少させることができるドライバー集積回路チップの電源連結構造を提供することを目的とする。前記技術的課題を達成するための本発明によるドライバー集積回路チップの電源連結構造は、ドライバー集積回路チップは一側に形成された第1電源端子部及び他の一側に形成された第2電源端子部を具備して、表示装置の表示パネルにチップオングラス方式で実装されて、第1電源端子部及び第2電源端子部は、前記ドライバー集積回路チップ内部のルーティング配線を通じてお互いに連結されて、前記表示パネル上でラインオングラス方式によるLOGラインでお互いに連結されて、前記ルーティング配線と前記LOGラインはお互いに並列で配置されたことを特徴とする。本発明によるドライバー集積回路チップの電源連結構造によると、ドライバー集積回路チップの入出力端子の配線数を減少させて配線を簡素化して、これによりチップサイズを減らして及び製造費用を減少させることができる効果がある。一方、電源の連結のためのチップ内部のルーティングパターンとLOGを並列で連結することで、ライン抵抗が減少されて信号の遅延を減らすことができる長所がある。以下では添付された図面を参照して、本発明の具体的な実施例を詳しく説明するようにする。図3は、本発明によるドライバー集積回路チップの電源連結構造を示す図面である。図3に示されたように、本発明によるドライバー集積回路チップ300は、一側に形成された第1電源端子部310、他の一側に形成された第2電源端子部320及び第1電源端子部310と第2電源端子部320との間に形成されたダミー電源端子部330を具備する。前記第1電源端子部310及び前記第2電源端子部320は、ゲート駆動のための電圧を供給する電源端子またはソース駆動のための電圧を供給する電源端子を具備する。この時、第1電源端子部310にゲート駆動のための電圧を供給する電源端子を配置して、第2電源端子部320にソース駆動のための電圧を供給する電源端子を配置することができる。また、ゲート駆動のための電圧を供給する電源端子及びソース駆動のための電圧を供給する電源端子を第1電源端子部310と第2電源端子部320に任意で分配して配置することも可能である。前記ダミー電源端子部330は、第1電源端子部310または第2電源端子部320とチップ内部のルーティング配線及びLOGラインによって連結されたダミー電源端子を具備する。図3を参照すると、本発明によるドライバー集積回路チップの電源連結構造は、ドライバー集積回路チップ300の第1電源端子部310及び第2電源端子部320がダミー電源端子部330を通じてチップ内部のルーティング配線及びLOGラインでお互いに連結されていることを分かる。ここで、ルーティング配線とは、ドライバー集積回路チップ内の電気的な信号を伝達するアルミニウム、ポリシリコンのような導電性物質を回路素子に連結するための配線を言う。これは公知の用語で詳細な説明は略することにする。一方、前記ドライバー集積回路チップを表示パネルにチップオングラス方式で実装する場合、前記ドライバー集積回路チップの第1電源端子部310及び第2電源端子部320は、ラインオングラス方式でダミー電源端子部330を通じてLOGラインによってお互いに連結される。ここで、ラインオングラス方式も公知された技術であるので、詳細な説明は略することにする。この時、前記ドライバー集積回路チップの内部ルーティングと前記LOGラインはお互いに並列で配置される。すなわち、本発明によるドライバー集積回路チップの電源連結構造は、ドライバー集積回路チップ内部のルーティングとともにLOGを並列で配置して、第1電源端子部310と第2電源端子部320をダミー電源端子部330を通じて連結することでFPCの配線を減少させて、それによってチップサイズを減少させることができる。前記で説明したように、本発明によるドライバー集積回路チップの電源連結構造によると、前記第1電源端子部及び第2電源端子部の連結のためのドライバー集積回路チップの内部ルーティング及びLOGラインを並列で配置することを特徴としているし、これにより前記第1電源端子部と第2電源端子部との間のライン抵抗を減少させることができる長所がある。また、前記第1電源端子部と第2電源端子部との間の抵抗を減少させることで、信号の遅延を防止することができる付随的な効果も発生するようになる。以上では、本発明に対する技術思想を添付図面とともに敍述したが、これは本発明の望ましい実施例を例示的に説明したことであって、本発明を限定するものではない。また、本発明が属する技術分野で通常の知識を有した者なら誰も本発明の技術的思想の範疇を離脱しない範囲内で多様な変形及び模倣が可能であることは明白な事実である。