"第1のメモリ技術を持つ第1のメモリデバイスと、前記第1のメモリ技術とは異なる第2のメモリ技術を持つ第2のメモリデバイスと、第1のメモリデバイスに第1の電圧を与えるとともに第2のメモリデバイスに第2の電圧を与える電圧コンバータとを具備してなり、第2の電圧は第1の電圧とは異なることを特徴とする管理ハイブリッドメモリデバイス。更に、前記第1及び第2のメモリデバイスを管理するように適合されたメモリコントローラを備えることを特徴とする請求項1に記載の管理ハイブリッドメモリデバイス。更に、単一のDC電圧から構成される外部信号を前記電圧コンバータに与える入力ポートを備えることを特徴とする請求項1に記載の管理ハイブリッドメモリデバイス。前記電圧コンバータは、昇圧コンバータまたは降圧コンバータを備えることを特徴とする請求項1に記載の管理ハイブリッドメモリデバイス。前記電圧コンバータは、昇圧コンバータ及び降圧コンバータを備えることを特徴とする請求項1に記載の管理ハイブリッドメモリデバイス。前記電圧コンバータは、前記メモリコントローラ内に存在することを特徴とする請求項1に記載の管理ハイブリッドメモリデバイス。前記第1のメモリデバイスは相変化メモリを備えるとともに、前記第2のメモリデバイスはNANDメモリを備えることを特徴とする請求項1に記載の管理ハイブリッドメモリデバイス。単一の集積回路パッケージにおいて2以上のメモリ技術を管理するステップと、第1の電圧を第2の電圧に変換するステップと、第1のメモリデバイスに前記第1の電圧を与えるとともに第2のメモリデバイスに前記第2の電圧を与えるステップとを具備してなり、前記第1のメモリデバイスは、前記第2のメモリデバイスのメモリ技術とは異なるメモリ技術から構成され、かつ、第2の電圧は第1の電圧とは異なることを特徴とする方法。前記管理するステップは、前記単一の集積回路パッケージ内から実行されることを特徴とする請求項8に記載の方法。更に、前記第1の電圧を持つ外部信号を受信するステップと、前記単一の集積回路パッケージ内に存在する電圧コンバータに前記外部信号を与えるステップとを備えることを特徴とする請求項8に記載の方法。前記単一の集積回路パッケージは、管理ハイブリッドメモリを備えることを特徴とする請求項8に記載の方法。前記第2の電圧は、前記第1の電圧よりも大きいことを特徴とする請求項8に記載の方法。前記第1のメモリデバイスは相変化メモリを備えるとともに、前記第2のメモリデバイスはNANDメモリを備えることを特徴とする請求項8に記載の方法。第1のメモリ技術を持つ第1のメモリデバイスと、前記第1のメモリ技術とは異なる第2のメモリ技術を持つ第2のメモリデバイスと、第1のメモリデバイスに第1の電圧を与えるとともに第2のメモリデバイスに第2の電圧を与える電圧コンバータとを備える管理ハイブリッドメモリデバイスと、1つまたは複数のアプリケーションをホストするとともに、第1メモリデバイス及び第2のメモリデバイスにアクセスを与える読み出し動作及び/または書き込み動作を開始するプロセッサとを具備してなり、第2の電圧は第1の電圧とは異なることを特徴とするシステム。更に、前記第1及び第2のメモリデバイスを管理するように適合されたメモリコントローラを備えることを特徴とする請求項14に記載のシステム。更に、単一のDC電圧から構成される外部信号を前記電圧コンバータに与える入力ポートを備えることを特徴とする請求項14に記載のシステム。前記電圧コンバータは、昇圧コンバータまたは降圧コンバータを備えることを特徴とする請求項14に記載のシステム。前記電圧コンバータは、昇圧コンバータ及び降圧コンバータを備えることを特徴とする請求項14に記載のシステム。前記電圧コンバータは、前記メモリコントローラ内に存在することを特徴とする請求項14に記載のシステム。前記第1のメモリデバイスは相変化メモリを備えるとともに、前記第2のメモリデバイスはNANDメモリを備えることを特徴とする請求項14に記載のシステム。本明細書全体を通して、一実施形態または実施形態を参照することは、特別な特徴、構造、特性が、請求項に記載された発明の要旨の少なくとも一実施形態に含まれることを意味する。それゆえ、本明細書を通して様々な箇所における一実施形態においてまたは実施形態という語句の出現は、必ずしも全てが同一の実施形態を参照しているものではない。更に、特定の特徴、構造、または特性は、1以上の実施形態において組み合わされてもよい。本明細書に開示された実施形態は、2つ以上のメモリ技術から構成される管理管理される,managedハイブリッドメモリを伴う。本明細書において、メモリ技術とは、メモリまたはメモリ系統群が基づく技術形式を指す。例えば、異なるメモリ技術は、異なるメモリセル構成に基づいていてもよい例えば、6つのトランジスタから構成されるSRAMメモリセル、1つのトランジスタ及びキャパシタから構成されるDRAMメモリセル。他の実施例において、異なるメモリ技術は、異なるメモリ技術が揮発性または不揮発性であるかに基づいてもよい。メモリ技術の他の実施例は、限定されるものではないが、NOR、NAND、フラッシュ、相変化メモリPCM、NANDマルチレベルセルMLCメモリ、NANDシングルレベルセルSLCメモリ、及びその他を含む。以下に更に詳細に議論するように、このような異なるメモリ技術は、実質的に異なる電圧を用いて動作されてもよい。本明細書において、用語実質的に異なる電圧とは、約5~10より大きく異なる電圧を指してもよい。例えば、1つのメモリ技術が5.0ボルトを用いて動作してもよい一方で、他のメモリ技術が4.5ボルトから構成される実質的に異なる電圧を用いて動作されてもよいが、請求項に記載された要旨主題,subjectmatterはそのように限定されるものではない。本明細書において、用語実質的に異なる電圧とはまた、特定のメモリ技術が2つの電圧のうち両方ではなく一方のみを用いて動作させるのに十分な量だけ異なる2つの電圧を指してもよい。例えば、NANDMLCメモリデバイスは、3.0ボルトを用いて動作してもよい一方で、NANDSLCメモリデバイスは、1.8ボルトを用いて動作してもよい。勿論、このようなメモリデバイスの詳細は単に例示であって、請求項に記載された要旨はそのように限定されるものではない。上に記載したように、2つ以上のメモリ技術は、互いに異なるレベルの電圧を用いて動作してもよい。例えば、管理ハイブリッドメモリは、3.0ボルトを用いて動作する第1のメモリデバイスと、1.8ボルトを用いて動作する第2のメモリデバイスとから構成されてもよいが、請求項に記載された要旨はそのように限定されるものではない。そのような異なる電圧レベル動作に対応するために、管理ハイブリッドメモリは、管理ハイブリッド内の個々のメモリデバイスに対して異なる電圧動作を与えるように、適応型電力供給から構成されてもよい。一実装において、このような適応型電力供給は、以下に詳細に議論するように、電圧コンバータから構成されてもよい。管理ハイブリッドメモリは、管理ハイブリッドメモリ内のこのような個々のメモリデバイスを動作させるコントローラを含んでもよい。一実装において、電圧コンバータは、コントローラに集積されるとともに、コントローラによって動作させられてもよい。他の実装において、電圧コンバータは、コントローラから分離されるとともに、管理ハイブリッドメモリの異なる部分に配置されてもよい。しかしながら、これらは単に管理ハイブリッドメモリの実装例であって、請求項に記載された要旨はそのように限定されるものではないと理解されるべきである。管理ハイブリッドメモリは、唯一のメモリ技術を用いることでは利用可能になり得ない複数の動作特性を提供するために有用であり得る。例えば、ハイブリッド管理メモリは、NORメモリデバイス及びNANDメモリデバイスから構成されてもよく、それゆえ、このような各メモリデバイス技術が提案すべき利益を提供することができる。ハイブリッド管理メモリの他の実施例は、NANDMLCデバイス及びNANDSLCデバイスから構成されてもよい。ハイブリッド管理メモリの更に他の実施例は、NANDMLCデバイス及びPCMデバイスから構成されてもよい。任意の数及び組み合わせのメモリ技術は、本明細書に引用されたこれらの技術に加えて、管理ハイブリッドメモリ内に含まれてもよいと指摘されるべきである。勿論、このように引用された実施例は、単に目的を説明するために示されるものであって、請求項に記載された要旨はそのように制限されるものではない。上に記載したように、ハイブリッド管理メモリに組み込まれた異なるメモリ技術から構成される複数のメモリデバイスは、互いに異なる電圧を用いて動作してもよい。ハイブリッド管理メモリは、例えば、ハイブリッド管理メモリに関して外部の外部電源から電力供給信号を受信する入力ポートから構成されてもよい。一実装において、ハイブリッドメモリ内に含まれた第1のメモリデバイスは、外部電源からの電力供給信号の電圧と実質的に同じである電圧を用いて動作してもよい。対照的に、ハイブリッドメモリ内に含まれた第2のメモリデバイスは、電力供給信号の電圧とは異なる電圧を用いて動作してもよい。従って、適応型電力供給は、管理ハイブリッドメモリ内の複数のメモリデバイスに適切な電圧を与えるように、管理ハイブリッドメモリ内に組み込まれてもよい。このような適応型電力供給は、第2のメモリデバイスによって用いられ得る電圧を持つ信号を与える電力供給信号の一部を変換する電圧コンバータから構成されてもよい。他の実装において、ハイブリッドメモリ内に含まれた第1及び第2のメモリデバイスの両方とも、電力供給信号の電圧とは異なる電圧を用いて動作してもよい。従って、電圧コンバータは、第1及び第2のメモリデバイスによって用いられ得る異なる電圧を持つ2つ以上の信号を与える電力供給の少なくとも一部を変換するために用いられてもよい。一実施形態において、管理ハイブリッドメモリに用いた電圧コンバータは、入力信号の電圧を上げる昇圧コンバータから構成されてもよい。すなわち、昇圧コンバータは、入力信号の電圧より高い電圧を持つ出力信号を生成してもよい。他方、管理ハイブリッドメモリ内に用いた電圧コンバータは、入力信号の電圧を低減する降圧コンバータから構成されてもよい。すなわち、降圧コンバータは、入力信号の電圧よりも低い電圧を持つ出力信号を生成してもよい。このような電圧コンバータは、任意の数の設計を用いて実装されてもよい。このような電圧コンバータは、DC入力電圧信号を受信するとともにより低いかまたはより高いDC出力電圧信号を生成するDC-DC電圧コンバータから構成されてもよい。入力DC電圧信号の大きさを増加または減少させる性能に加えて、このような電圧コンバータはまた、入力DC電圧信号の極性例えば、陽性/陰性を反転させてもよい。勿論、このような電圧コンバータの詳細は単に例示であって、請求項に記載された要旨はそのように限定されるものではない。図6は、実施形態に係る電圧コンバータ及び関連ゲインプロットの概略図を示す。電圧コンバータ610は、入力信号の電圧より低い電圧を持つ出力信号を生成するように電圧を下げるコンバータ例えば、降圧コンバータから構成されてもよい。プロット615は、クロックデューティサイクルclockdutycycleDの関数である増幅率MDを示す。増幅率MDは、図6に示したように、ゲイン比V/Vg、例えば出力電圧に対する入力電圧の比から構成されてもよい。従って、ゲインプロット615は、出力電圧が入力電圧よりも低くなるように増幅率MDが1.0未満であり得ることを示す。電圧コンバータ620は、入力信号の電圧よりも高い電圧を持つ出力信号を生成するように電圧を上げるコンバータ例えば、昇圧コンバータから構成されてもよい。プロット625は、クロックデューティサイクルDの関数である増幅率MDを示す。増幅率MDは、図6に示したように、ゲイン比V/Vgから構成されてもよい。従って、ゲインプロット625は、出力電圧が入力電圧よりも大きくなるように、1.0より大きくてもよい。図6に示していないが、電圧コンバータは、DC-DC変換が、例えば、少なくとも一部において、スイッチドキャパシタ技術に基づいていてもよい誘導性及び/または容量性のエネルギー貯蔵コンポーネントを含む回路から構成されてもよい。電圧コンバータは、実質的に電力を消費することなく、入力電圧を増加または減少させ得ることが指摘されるべきである。すなわち、電圧コンバータは、抵抗損となる抵抗性コンポーネントから構成される必要はない。対照的に、電圧分割器は、例えば、入力電圧に比べて出力電圧を減少させながら、エネルギーを損失する多数の抵抗性コンポーネントから構成されてもよい。従って、電圧コンバータは、本明細書に記載したように、例えば抵抗性に基づく電圧分割器等の、動作中にエネルギーを損失し得る他の種類の電圧調整回路と混同されることはない。特定の実装において、管理ハイブリッドメモリ内に電圧コンバータを組み込むことは、管理ハイブリッドメモリ内において異なるメモリ技術を持つ2以上のメモリデバイスに異なる動作電圧を効果的に供給する利益を提供してもよい。すなわち、入力電圧は、実質的な電力またはオーム加熱の損失を伴うことなく多数の異なる電圧に変換されてもよい。いくつかの実施形態は、抵抗素子を含み得ることが指摘される。従って、電圧コンバータの実装は、抵抗素子の使用を不可能にする必要はないが、請求項に記載された要旨はこの点に限定されることはない。図1は、実施形態に係る管理ハイブリッドメモリ100を概略的に示すブロック図である。このようなメモリは、上で議論したように、異なるメモリ技術を持つ2以上のメモリデバイスから構成されてもよい。特に、管理ハイブリッドメモリ100は、第1のメモリ技術を持つ第1のメモリデバイス120と、第2のメモリ技術を持つ第2のメモリデバイス130とを含んでもよい。コントローラ110は、配線108を介して、例えばプロセッサ等の外部電源から/外部電源に、情報を受信及び/または発信してもよい。このような情報は、読取りコマンド、書き込みコマンド、及び/または消去コマンド例えば、メモリアクセスコマンド、メモリアドレス、第1のメモリデバイス120及び/または第2のメモリデバイス130に記憶される情報、その他を含んでもよい。コントローラ110は、例えば、第1及び第2のメモリデバイスにメモリアクセスコマンド及び関連情報例えば、メモリアドレス及び/または記憶される情報を選択的に与えることによって、第1のメモリデバイス120及び第2のメモリデバイス130を管理してもよい。管理ハイブリッドメモリ100は、外部電源例えば、管理ハイブリッドメモリの外側に配置された電源から電力を受け取る電力供給ポート105を含んでもよい。このような電力は、実質的に一定[例えば、直流電流DC]の電圧レベルを持つ信号形状であってもよいが、請求項に記載された要旨はそのように制限されるものではない。特定の実装において、メモリデバイス120は、電力供給ポート105において与えられた電力信号の電圧と実質的に同じ電圧を用いて動作してもよい。従って、電力供給信号の一部は、ノード103を介してメモリデバイス120に与えられてもよい。他方で、メモリデバイス130は、電力供給ポート105に与えられた電力信号の電圧と実質的に異なる電圧を用いて動作してもよい。従って、ノード103における電力供給信号の一部は、メモリデバイス130の動作仕様に対応する電圧を持つ変形電力供給信号を生成する電圧コンバータ140に与えられてもよい。このような変形電力供給信号は、ノード103における電力供給信号の電圧より大きい電圧または小さい電圧から構成されてもよい。このような変形電力供給信号は、メモリデバイス130に実質的に与えられてもよい。一実装において、電圧コンバータ140は、例えば、図6に示した電圧コンバータ610または620等の任意の数の可能な回路構成から構成されてもよい。電圧コンバータ140は、管理ハイブリッドメモリ100を用いた基板の一部に存在していてもよい。電圧コンバータ140は、管理ハイブリッドメモリ100を製造する処理から分離している処理において製造されるダイから構成されてもよい。他の実装において、電圧コンバータ140は、電圧コンバータ140の少なくとも一部を同時に製造する処理において製造されるダイから構成されてもよい。メモリ技術の例を示すために、メモリデバイス120は、NANDMLCメモリデバイスから構成されてもよいとともに、メモリデバイス130は、NANDSLCメモリデバイスから構成されてもよい。このような場合において、電力供給ポート105における電力供給信号は、3.0ボルトから構成されてもよい一方で、電圧コンバータ140は、1.8ボルトから構成される変形電力供給信号を生成してもよい。勿論、このような管理ハイブリッドメモリの詳細は、単に例示であって、請求項に記載された要旨はそのように限定されるものではない。図2は、実施形態に係る管理ハイブリッドメモリ200のブロック図である。管理ハイブリッドメモリ100と同様に、このようなメモリは、異なるメモリ技術を持つ2以上のメモリデバイスから構成されてもよい。特に、管理ハイブリッドメモリ200は、第1のメモリ技術を持つ第1のメモリデバイス220と、第2のメモリ技術を持つ第2のメモリデバイス230とを含んでもよい。コントローラ210は、上に説明したように、配線208を介して、プロセッサ等の外部電源から/外部電源に、情報を受信及び/または発信してもよい。コントローラ210は、例えば、第1及び第2のメモリデバイスにメモリアクセスコマンド及び関連情報を選択的に与えることによって、第1のメモリデバイス220及び第2のメモリデバイス230を管理してもよい。管理ハイブリッドメモリ200は、外部電源から電力を受け取る電力供給ポート205を含んでもよい。このような電力は、実質的に一定の電圧レベルを持つ信号形状であってもよいが、請求項に記載された要旨はそのように制限されるものではない。特定の実装において、メモリデバイス220は、電力供給ポート205において与えられた電力信号の電圧と実質的に異なる電圧を用いて動作してもよい。同様に、メモリデバイス230は、電力供給ポート205において与えられた電力信号の電圧及びメモリデバイス220によって用いられた電圧と実質的に異なる電圧を用いて動作してもよい。従って、電力供給ポート205において受信された電力供給信号は、メモリデバイス220及び230の動作仕様に対応する電圧を持つ1つまたは複数の変形電力供給信号を生成する電圧コンバータ240に与えられてもよい。このような変形電力供給信号は、電力供給ポート205における電力供給信号の電圧より大きい電圧または小さい電圧から構成されてもよい。このような変形電力供給信号は、メモリデバイス220及び230に実質的に与えられてもよい。例を示すために、メモリデバイス220は、NANDMLCメモリデバイスから構成されてもよいとともに、メモリデバイス230は、PCMメモリデバイスから構成されてもよい。このような場合において、電力供給ポート205における電力供給信号は、2.5ボルトから構成されてもよい一方で、電圧コンバータ140は、1.8ボルト及び3.0ボルトから構成される変形電力供給信号を生成してもよい。他の実装において、メモリデバイス220及び230は、同じ電力供給電圧を用いて動作してもよい。このような場合、電圧コンバータ240は、このような電力供給電圧をメモリデバイス220及び230に与えてもよい。勿論、このような管理ハイブリッドメモリの詳細は、単に例示であって、請求項に記載された要旨はそのように限定されるものではない。図3は、実施形態に係る管理ハイブリッドメモリ300のブロック図である。管理ハイブリッドメモリ100と同様に、このようなメモリは、異なるメモリ技術を持つ2以上のメモリデバイスから構成されてもよい。特に、管理ハイブリッドメモリ300は、第1のメモリ技術を持つ第1のメモリデバイス320と、第2のメモリ技術を持つ第2のメモリデバイス330とを含んでもよい。コントローラ310は、上に説明したように、配線308を介して、プロセッサ等の外部電源から/外部電源に、情報を受信及び/または発信してもよい。コントローラ310は、例えば、第1及び第2のメモリデバイスにメモリアクセスコマンド及び関連情報を選択的に与えることによって、第1のメモリデバイス320及び第2のメモリデバイス330を管理してもよい。管理ハイブリッドメモリ300は、外部電源から電力を受け取る電力供給ポート305を含んでもよい。このような電力は、実質的に一定の電圧レベルを持つ信号形状であってもよいが、請求項に記載された要旨はそのように制限されるものではない。特定の実装において、メモリデバイス320は、電力供給ポート305において与えられた電力信号の電圧と実質的に異なる電圧を用いて動作してもよい。同様に、メモリデバイス330は、電力供給ポート305において与えられた電力信号の電圧及びメモリデバイス320によって用いられた電圧と実質的に異なる電圧を用いて動作してもよい。従って、電力供給ポート305において受信された電力供給信号は、メモリデバイス320及び330の動作仕様に対応する電圧を持つ1つまたは複数の変形電力供給信号を生成する電圧コンバータ340に与えられてもよい。一実装において、電圧コンバータ340は、コントローラ310と集積されてもよい。このような集積は、積層される半導体ダイ数の低減において有益をもたらす場合があり、それによって、例えば、集積回路パッケージの複雑性を低減することができる。このような場合は、電圧コンバータ140及び240がそれぞれコントローラ110及び210から分離した半導体ダイから構成され得る図1及び図2に示した実施形態で対照的である。電圧コンバータ340は、管理ハイブリッドメモリ300を製造する処理から分離している処理において製造されるダイから構成されてもよい。このような場合、しかしながら、電圧コンバータ340は、コントローラ310の少なくとも一部を同時に製造する処理において製造されるダイから構成されてもよい。上に議論したように、電圧コンバータ340は、電力供給ポート305における電力供給信号の電圧より大きい電圧または小さい電圧から構成される変形電力供給信号を生成してもよい。このような変形電力供給信号は、メモリデバイス320及び330に実質的に与えられてもよい。例を示すために、メモリデバイス320は、NANDMLCメモリデバイスから構成されてもよいとともに、メモリデバイス330は、PCMメモリデバイスから構成されてもよい。このような場合において、電力供給ポート305における電力供給信号は、1.5ボルトから構成されてもよい一方で、電圧コンバータ340は、1.8ボルト及び3.0ボルトから構成される変形電力供給信号を生成してもよい。他の実装において、メモリデバイス320及び330は、同じ電力供給電圧を用いて動作してもよい。このような場合、電圧コンバータ340は、このような電力供給電圧をメモリデバイス320及び330に与えてもよい。勿論、このような管理ハイブリッドメモリの詳細は、単に例示であって、請求項に記載された要旨はそのように限定されるものではない。図4は、実施形態に係る管理ハイブリッドメモリ400のブロック図である。上に議論した管理ハイブリッドメモリ100の場合のように、このようなメモリは、異なるメモリ技術を持つ2以上のメモリデバイスから構成されてもよい。特に、管理ハイブリッドメモリ400は、第1のメモリ技術を持つ第1のメモリデバイス420と、第2のメモリ技術を持つ第2のメモリデバイス430とを含んでもよい。コントローラ410は、上に説明したように、配線408を介して、プロセッサ等の外部電源から/外部電源に、情報を受信及び/または発信してもよい。コントローラ410は、例えば、第1及び第2のメモリデバイスにメモリアクセスコマンド及び関連情報を選択的に与えることによって、第1のメモリデバイス420及び第2のメモリデバイス430を管理してもよい。管理ハイブリッドメモリ400は、外部電源から電力を受け取る電力供給ポート405を含んでもよい。このような電力は、実質的に一定の電圧レベルを持つ信号形状であってもよいが、請求項に記載された要旨はそのように制限されるものではない。特定の実装において、メモリデバイス420は、電力供給ポート405において与えられた電力供給信号の電圧と実質的に同じ電圧を用いて動作してもよい。従って、電力供給信号の一部は、ノード403を介してメモリデバイス420に与えられてもよい。他方で、メモリデバイス430は、電力供給ポート405において与えられた電力信号の電圧と実質的に異なる電圧を用いて動作してもよい。従って、ノード403における電力供給信号は、メモリデバイス430の動作仕様に対応する電圧を持つ変形電力供給信号を生成する電圧コンバータ440に与えられてもよい。図1に示した管理ハイブリッドメモリ100及び200とは異なり、電圧コンバータ440は、コントローラ410と集積されてもよい。このような変形電力供給信号は、ノード403における電力供給信号の電圧より大きい電圧または小さい電圧から構成されてもよい。このような変形電力供給信号は、コントローラ410を介してメモリデバイス430に実質的に与えられてもよい。例を示すために、メモリデバイス420は、NANDMLCメモリデバイスから構成されてもよいとともに、メモリデバイス430は、NANDSLCメモリデバイスから構成されてもよい。このような場合において、電力供給ポート405における電力供給信号は、3.0ボルトから構成されてもよい一方で、電圧コンバータ440は、1.8ボルトを与える変形電力供給信号を生成してもよい。勿論、このような管理ハイブリッドメモリの詳細は、単に例示であって、請求項に記載された要旨はそのように限定されるものではない。図5は、メモリデバイス510を含むコンピュータシステム500の実施形態例を概略的に示す図である。このようなコンピュータデバイスは、例えば、アプリケーション及び/または他のコードを実行するために、1つまたは複数のプロセッサから構成されてもよい。コンピュータデバイス504は、メモリデバイス510を管理するように設定可能な任意の典型的なデバイス、装置、または機械であってよい。メモリデバイス510は、メモリコントローラ515及びメモリ522を含んでもよい。例示であって限定されるものではないが、コンピュータデバイス504は、例えば、デスクトップコンピュータ、ラップトップコンピュータ、ワークステーション、サーバデバイス、またはこれらと類似するもののような1つまたは複数のコンピュータデバイス及び/またはプラットフォームと、例えば、携帯情報端末、モバイル通信デバイス、またはこれらと類似するもののような1つまたは複数のパーソナルコンピュータデバイスまたは通信デバイス及び/または装置と、例えば、データベースまたはデータ記憶サービスプロバイダ/システムのようなコンピュータシステム及び/または提携サービスプロバイダ性能と、及び/またはこれらの任意の組み合わせとを含んでもよい。システム500に示した様々なデバイスの全部または一部、及び本明細書に更に記載されたような処理及び方法は、ハードウェア、ファームウェア、ソフトウェア、またはこれらの任意の組み合わせを用いるか、あるいは含んで実装されてもよいことが認識される。それゆえ、例示であって限定されるものではないが、コンピュータデバイス504は、バス540及びホストまたはメモリコントローラ515を通してメモリ522に動作的に結合される少なくとも1つの処理ユニット520を含んでもよい。処理ユニット520は、データ計算手順またはデータ計算処理の少なくとも一部を実行するように設定可能な1つまたは複数の回路を表す。例示であって限定されるものではないが、処理ユニット520は、1つまたは複数のプロセッサ、コントローラ、マイクロプロセッサ、マイクロコントローラ、アプリケーション専用集積回路、デジタル信号プロセッサ、プログラマブル論理デバイス、フィールドプログラマブルゲートアレイ、及びこれらと類似するもの、またはこれらの任意の組み合わせを含んでもよい。処理ユニット520は、メモリコントローラ515と通信するように適合されたオペレーティングシステムを含んでもよい。このようなオペレーティングシステムは、例えば、バス540上でメモリコントローラ515に送信されるコマンドを生成することができる。一実装において、メモリコントローラ515は、内部メモリコントローラまたは内部書き込みステートマシーンから構成されてもよく、外部メモリコントローラ図示せずは、メモリデバイス510の外部にあり得るとともに、例えば、システムプロセッサ及びメモリ自体の間のインターフェースとして作動し得ることを特徴としてもよい。このようなコマンドは、例えば、読み出しコマンド及び/または書き込みコマンドを含んでもよい。メモリ510は、任意のデータストレージ機構を表す。メモリ510は、例えば、管理ハイブリッドメモリ100等の管理ハイブリッドメモリを含んでもよい。実施形態において、メモリ522は、一次メモリ524及び/または二次メモリ526を含んでもよい。一次メモリ524は、例えば、PCMから構成されてもよい一方で、二次メモリ526は、NANDメモリから構成されてもよい。この例示は処理ユニット520から離れて説明したが、一次メモリ524の全部または一部は処理ユニット520内に備えられていてもよく、あるいは処理ユニット520と同じ場所に設置されているか、または処理ユニット520に結合されてもよいと理解されるべきである。一実施形態において、コンピュータシステム500は、第1のメモリ技術を持つ第1のメモリデバイス524と、第1のメモリ技術とは異なる第2のメモリ技術を持つ第2のメモリデバイス526と、第1のメモリデバイスに第1の電圧を与えるとともに第2のメモリデバイスに第2の電圧を与える電圧コンバータ540とから構成され、第2の電圧は第1の電圧とは異なることを特徴とする管理ハイブリッドメモリデバイス510から構成されてもよい。一実装において、電圧コンバータ540は、上に記載したように、外部電力供給に選択的に結合され得るノード505から電力供給信号を受信してもよい。システム500は、読み出し/書き込み/消去動作に応答して、第1及び第2のメモリデバイスにメモリアクセス動作を適用するコントローラ515も含んでもよい。システム500は更に、1つまたは複数のアプリケーションをホストするとともに、第1及び第2のメモリデバイスにアクセスを与える読み出し/書き込み/消去動作をホストするプロセッサ520を含んでもよい。二次メモリ526は、例えば、一次メモリと同一型式のメモリもしくは類似型式のメモリ、及び/または、例えば、ディスクドライブ、光学ディスクドライブ、テープドライブ、固体状態記憶ドライブ等の1つまたは複数のデータ記憶装置もしくはシステムを含んでもよい。所定の実装例において、二次メモリ526は動作可能にコンピュータ可読媒体528を受信可能であってもよく、もしくは、コンピュータ可読媒体528に結合するように構成可能であってもよい。コンピュータ可読媒体528は、例えば、システム500における1つまたは複数のデバイスに対してデータ、コード、及び/または命令を搬送することができ、かつ/または、こうしたデータ、コード、及び/または命令をアクセス可能にすることができる任意の媒体を含むことができる。コンピュータデバイス504は、例えば、入力/出力532を含んでもよい。入力/出力532は、人及び/または機械の入力を受入れるように構成可能な、または導入するように構成可能な1つまたは複数のデバイスまたは機能、及び/または、人及び/または機械の出力を届けるように構成可能な、または提供するように構成可能な1つまたは複数のデバイスまたは機能の典型的なものである。例示であって限定されるものではないが、入力/出力デバイス532は、動作可能に構成されたディスプレイ、スピーカー、キーボード、マウス、トラックボール、タッチスクリーン、データポート等を含んでもよい。現時点で考えられる実施形態の例について説明して述べてきたが、本発明は、請求項に記載された要旨から逸脱することなく、他の様々な変更がなされてもよく、均等なものに置換されてもよいと当業者に理解されるものである。更に、本明細書に記載した主要概念から逸脱することなく、請求項に記載された要旨の教示に特定の状況を適用するように多くの変更がなされてもよい。それゆえ、請求項に記載された要旨が開示された特定の実施形態に限定されることはないと意図され、そのような請求項に記載された要旨はまた、添付した請求項の範囲に含まれる全ての実施形態及びそれらの均等物を包含するものであると意図されている。"