それぞれの領域に半導体デバイスが配置された複数の領域と、前記複数の領域それぞれに個別に電源を供給する電源供給手段と、前記複数の領域それぞれに配置されたデバイス特性測定回路とを備えることを特徴とする半導体集積回路。前記複数の領域のそれぞれごとに、配置された半導体デバイスの閾値電圧が異なり、前記デバイス特性測定回路が、それぞれの領域の閾値電圧の半導体デバイスで構成されていることを特徴とする請求項1に記載の半導体集積回路。前記電源供給手段が、電源端子であることを特徴とする請求項1または2に記載の半導体集積回路。前記電源供給手段が、入力電圧を予め定められた電圧へ変換する電圧レギュレータと、外部から入力された選択信号の指示にもとづいて、前記入力電圧または前記電圧レギュレータの出力電圧のいずれかを選択して出力するセレクタとを備えることを特徴とする請求項1または2に記載の半導体集積回路。前記電源供給手段が、出力電圧の切り替えが可能な電圧レギュレータと、前記電圧レギュレータの出力電圧の切り替えを制御するフューズ部とを備えることを特徴とする請求項1または2に記載の半導体集積回路。請求項1または2に記載の半導体集積回路の電源供給方法であって、前記デバイス特性測定回路の測定結果に応じて、前記複数の領域それぞれに個別に電源電圧を設定し、前記設定した電源電圧を、前記電源供給手段を介して、前記複数の領域それぞれに個別に印加することを特徴とする電源供給方法。請求項3に記載の半導体集積回路の電源供給方法であって、前記デバイス特性測定回路の測定結果に応じて、前記複数の領域それぞれに個別に電源電圧を設定し、前記設定した電源電圧を、前記電源端子を介して、前記複数の領域それぞれに個別に印加することを特徴とする電源供給方法。請求項4に記載の半導体集積回路の電源供給方法であって、前記デバイス特性測定回路の測定結果に応じて、前記複数の領域それぞれに個別に電源電圧を設定し、前記選択信号を用いて前記セレクタへ指示し、前記入力電圧または前記レギュレータの出力電圧のいずれかを、前記複数の領域それぞれに個別に印加することを特徴とする電源供給方法。請求項5に記載の半導体集積回路の電源供給方法であって、前記デバイス特性測定回路の測定結果に応じて、前記複数の領域それぞれに個別に電源電圧を設定し、前記フューズ部の制御により、前記設定された電源電圧を、前記レギュレータの出力電圧に設定することを特徴とする電源供給方法。そこで、本発明の目的は、チップ内でデバイス特性にバラツキがあっても、消費電力を低減させることのできる半導体集積回路および電源供給方法を提供することにある。実施形態の半導体集積回路は、それぞれの領域に半導体デバイスが配置された複数の領域を有し、電源供給手段が、前記複数の領域それぞれに個別に電源を供給する。前記複数の領域それぞれには、デバイス特性測定回路が配置されている。以下、本発明の実施の形態について図面を参照して説明する。なお、図中、同一または相当部分には同一の符号を付して、その説明は繰り返さない。第1の実施形態図1は、本発明の第1の実施形態に係る半導体集積回路の構成の例を示す、半導体チップ上での模式的レイアウト図である。本実施形態の半導体集積回路1は、それぞれの領域に半導体デバイスが配置された2つの領域、領域1および領域2と、領域1に電源を供給する電源端子T1および領域2に電源を供給する電源端子T2と、領域1に配置されたデバイス特性測定回路ROSC1および領域2に配置されたデバイス特性測定回路ROSC2と、を備える。デバイス特性測定回路ROSC1、ROSC2は、例えばリングオシレータであり、それぞれの領域に含まれる半導体デバイスの特性を代表する半導体デバイスにより構成されている。リングオシレータを用いた場合、デバイス特性測定回路ROSC1、ROSC2の発振周波数が高いほど、その領域に含まれる半導体デバイスは、良好な高速動作特性を有しているものとみなすことができる。そこで、本実施形態の半導体集積回路1へ電源を供給する場合、デバイス特性測定回路ROSC1、ROSC2の測定結果に応じて、領域1、領域2それぞれに個別に電源電圧を設定し、その電源電圧を、電源端子T1、T2を介して、領域1、領域2それぞれに個別に印加する、ようにする。すなわち、ROSC1、ROSC2の測定結果より、それぞれの領域に含まれる回路の動作限界電圧を求め、その動作限界電圧を満たす電源電圧を、電源端子T1、T2を介して、領域1、領域2にそれぞれ印加する。そのとき、ROSC1、ROSC2の測定結果が、その領域に含まれる半導体デバイスが良好な高速動作特性を有していることを示す場合は、その領域の動作限界電圧を低くすることができる。このような本実施形態によれば、チップ内でデバイス特性にバラツキがあって領域1、領域2のいずれか一方の領域のデバイス特性が悪い場合でも、チップ全体の電源電圧を高くする必要がなく、デバイス特性が良好な領域は電源電圧を低くすることができる。これにより、半導体集積回路1の消費電力を低減させることができる。第2の実施形態本実施形態では、ウェーハ内のデバイス特性バラツキに応じて半導体集積回路を搭載するチップの領域を分割した例を示す。一般に、ウェーハ内のデバイス特性は、ウェーハ中心部では特性がよく、外周部へ向かって徐々に特性が悪くなることが多い。図2aに示すウェーハ100では、半導体集積回路の基準電源電圧を1.2Vとして、一点鎖線よりも内側の領域は電源電圧を1.1Vに下げてもデバイスが動作し、破線よりも内側の領域は電源電圧を1.0Vに下げてもデバイスが動作するような、デバイス特性のバラツキがあるものとする。このウェーハ100に、図2aに示すようなマトリックス状の配置で、複数のチップ11が形成されるものとする。したがって、チップ11は、そのウェーハ上の形成位置によって、チップ内の特性のバラツキが異なってくる。そこで、本実施形態では、ウェーハ100のデバイス特性のバラツキを考慮して、チップ11内を4つの領域に分割するものとする。図2bに、チップ11内を4領域に分割したときの半導体集積回路の模式的なレイアウトの例を示す。図2bに示す例では、チップ11を領域1~領域4の4領域に分割し、それぞれの領域に電源を供給する電源端子T1~T4を設け、また、それぞれの領域にデバイス特性測定回路ROSC1~ROSC4を設ける。領域1~領域4には、電源端子T1~T4を介して、個別に電源電圧VDD1~VDD4を印加することができる。次に、図3に、図2aのA、B、Cの位置からそれぞれ切り出されたチップの、領域1~領域4への電源電圧の与え方の例を示す。図3aは、図2aのAの位置から切り出されたチップ11-Aの領域1~領域4への電源電圧印加の例である。チップ11-Aでは、VDD1=1.2Vとして、領域1へは電源電圧1.2Vを供給し、VDD2~VDD4=1.1Vとして、領域2~領域4へは電源電圧1.1Vを供給する。図3bは、図2aのBの位置から切り出されたチップ11-Bの電源電圧印加の例である。チップ11-Bでは、VDD1~VDD3=1.1Vとして、領域1~領域3へは電源電圧1.1Vを供給し、VDD4=1.0Vとして、領域4へは電源電圧1.0Vを供給する。図3cは、図2aのCの位置から切り出されたチップ11-Cの電源電圧印加の例である。チップ11-Cでは、VDD1~VDD4=1.0Vとして、領域1~領域4の総てへ電源電圧1.0Vを供給する。このような本実施形態によれば、ウェーハ内のデバイス特性バラツキに応じて半導体集積回路の領域を分割することにより、チップ内の特性バラツキに対して、よりきめ細かく電源電圧を調整することができる。これにより、半導体集積回路の消費電力をより低減させることができる。第3の実施形態一般に、閾値の低いデバイスを用いると低電圧での動作が容易になるが、チップ内に閾値の異なるデバイスが混在する場合、デバイス特性の仕上がりにバラツキが生じやすく、電源電圧を低下させることが難しくなる。本実施形態では、閾値の異なるデバイスが混在しても、電源電圧を容易に低減させることのできる例を示す。図4aは、本発明の第3の実施形態に係る半導体集積回路の構成の例を示す、半導体チップ上での模式的レイアウト図である。本実施形態の半導体集積回路2では、チップ内の領域が、閾値が高く低速で動作するデバイスで形成されたセルHVthセルのみで構成された領域1と、HVthセルと、閾値が低く高速で動作するデバイスで形成されたセルLVthセルとが混在する領域2と、に分割されている。それぞれの領域には、実施例1と同様、例えばリングオシレータであるデバイス特性測定回路ROSC1、ROSC2が配置される。ここで、デバイス特性測定回路ROSC1、ROSC2は、それぞれの領域に含まれるデバイスと同じ閾値のデバイスで形成される。すなわち、デバイス特性測定回路ROSC1は、閾値の高いデバイスで形成され、デバイス特性測定回路ROSC2は、閾値の高いデバイスと閾値の低いデバイスを混在させて形成される。本実施形態においても、半導体集積回路2の製造後、デバイス特性測定回路ROSC1、ROSC2を用いてデバイス特性を測定し、その結果に応じて、領域1、領域2それぞれに個別に電源電圧を印加する。いま、デバイス特性測定回路ROSC1で測定したデバイス特性が悪く、かつデバイス特性測定回路ROSC2で測定したデバイス特性が良い場合には、図4bに示すように、領域1へは電源端子T1を介してVDD1=1.2Vを印加し、領域2へは電源端子T2を介してVDD2=1.1Vを印加する。このような本実施形態によれば、閾値の異なるデバイスが混在する場合、チップ内を、閾値の異なるデバイスが混在する領域と単一の閾値のデバイスのみで構成される領域とに分割することにより、デバイス特性の仕上がりにバラツキが生じても、それぞれの領域に適した電源電圧を印加することができる。これにより、デバイス特性の仕上がりの良い領域は低電圧で動作させることができ、半導体集積回路の消費電力を低減させることができる。第4の実施形態上述の各実施形態では、電源端子を介して、各領域へ電源電圧を印加する例を示したが、本実施形態では、電圧レギュレータをチップに内蔵し、電源端子から入力された電圧または電圧レギュレータの出力電圧のいずれかを、各領域の電源電圧として供給する例を示す。図5は、本発明の第4の実施形態に係る半導体集積回路の構成の例を示す、半導体チップ上での模式的レイアウト図である。本実施形態の半導体集積回路3は、電圧レギュレータ31、32およびセレクタ33、34を有している。電圧レギュレータ31は、電源端子T1から入力される電源電圧VDDを受けて、予め定められた電圧を出力する。ここでは、電圧レギュレータ31の出力電圧は、電源電圧VDDよりも低い電圧に設定されるものとする。同様に、電圧レギュレータ32は、電源端子T1から入力される電源電圧VDDを受けて、予め定められた電圧を出力する。この電圧レギュレータ32の出力電圧も、電源電圧VDDよりも低い電圧に設定されるものとする。セレクタ33は、外部からの選択信号S1の指示により電源電圧VDDまたは電圧レギュレータ31の出力電圧のいずれかを選択し、領域1へ供給する電源電圧VDD1として出力する。セレクタ34は、外部からの選択信号S2の指示により電源電圧VDDまたは電圧レギュレータ32の出力電圧のいずれかを選択し、領域2へ供給する電源電圧VDD2として出力する。第1の実施形態と同様、領域1にはデバイス特性測定回路ROSC1が配置され、領域1にはデバイス特性測定回路ROSC2が配置されている。本実施形態でも、半導体集積回路3の製造終了後、デバイス特性測定回路ROSC1、ROSC2を用いてデバイス特性を測定し、領域1、領域2の電源電圧VDD1、VDD2の値を決定する。このとき、デバイス特性が良好で電源電圧を下げても問題なく動作する領域には、電圧レギュレータ31、32の出力電圧を供給するようにする。この決定に従い、セレクタ33、34へ選択信号S1、S2による指示を行い、領域1、領域2の中でデバイス特性が良好な領域へは、電圧レギュレータ31、32の出力電圧を供給する。このような本実施形態によれば、外部基板上などに異なる電源電圧を供給する装置を設置する必要がなく、1種類の電源電圧を供給し、選択信号S1、S2を入力するのみで、半導体集積回路の消費電力を容易に低減させることができる。第5の実施形態本実施形態では、出力電圧の切り替えが可能な電圧レギュレータを用い、チップに内蔵したフューズ部により電圧レギュレータの出力電圧の制御を行う例を示す。図6は、本発明の第5の実施形態に係る半導体集積回路の構成の例を示す、半導体チップ上での模式的レイアウト図である。本実施形態の半導体集積回路4は、出力電圧の切り替えが可能な電圧レギュレータ41および電圧レギュレータ42と、電圧レギュレータ41の出力電圧を制御するフューズ部43と、電圧レギュレータ42の出力電圧を制御するフューズ部44と、を有している。また、第1の実施形態と同様、領域1にはデバイス特性測定回路ROSC1が配置され、領域2にはデバイス特性測定回路ROSC2が配置されている。ここで、電圧レギュレータ41、42が、出力電圧Voutを抵抗分圧した分圧電圧VFが基準電圧と一致するよう、出力電圧Voutを制御する方式の電圧レギュレータである場合の、フューズ部43、44の構成の例を図7に示す。図7に示すフューズ部43、44は、上述の抵抗分圧を行う分圧回路の例である。この例では、抵抗R20に並列に、抵抗R21~R2nが配置されており、それぞれの抵抗にフューズFS1~FSnが接続されている。フューズFS1~FSnの切断本数の違いにより、抵抗R20に並列接続される抵抗の本数が変化し、その並列抵抗値をR2とすると、抵抗値R2が変化する。このとき、フューズFS1~FSnの切断本数が多いほど、並列抵抗値R2が大きくなって抵抗R1との分圧比が高くなるので、出力電圧Voutは低下する。本実施形態では、半導体集積回路4の製造終了後、フューズFS1~FSnを総て接続した状態で、デバイス特性測定回路ROSC1、ROSC2を用いてデバイス特性を測定する。その結果より、デバイス特性が良好であるほど電源電圧をより低くするものとして、領域1、領域2の電源電圧VDD1、VDD2の値を決定する。この値に応じて、フューズ部43、44のフューズの切断本数を決定し、電圧レギュレータ41、42の出力電圧を設定する。このような本実施形態によれば、各領域の電源電圧を制御する機構をチップ内部に備えているため、予め各領域の電源電圧を設定した後に出荷すれば、使用者は、供給電源電圧を意識することなく、半導体集積回路の消費電力を低減させることができる。以上説明した少なくとも1つの実施形態の半導体集積回路によれば、チップ内でデバイス特性にバラツキがあっても、消費電力を低減させることができる。また、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。