半導体基板と、前記半導体基板の上に順に形成されたゲート絶縁膜及びゲート電極と、前記ゲート電極の横の前記半導体基板の穴に形成されたソースドレイン材料層と、を有し、前記穴の前記ゲート電極寄りの側面が前記半導体基板の二つの結晶面で構成され、該側面の断面形状が凸状であることを特徴とする半導体装置。半導体基板と、前記半導体基板の上に順に形成されたゲート絶縁膜及びゲート電極と、前記ゲート電極の横の前記半導体基板の穴に形成されたソースドレイン材料層と、を有し、前記穴の前記ゲート電極寄りの側面が、前記半導体基板に対して垂直な単一の結晶面で構成されることを特徴とする半導体装置。半導体基板の上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜の上にゲート電極を形成する工程と、前記ゲート電極の側面にサイドウォールを形成する工程と、前記サイドウォールを形成した後に、有機アルカリ溶液又はTMAHをエッチング液として用いて、前記ゲート電極の横の前記半導体基板に穴を形成する工程と、前記穴にソースドレイン材料層を形成する工程と、を有することを特徴とする半導体装置の製造方法。前記穴を形成する工程の前に、前記シリコン基板に第1導電型不純物拡散領域を形成する工程と、前記半導体基板に、第2導電型不純物拡散領域を前記第1導電型不純物拡散領域よりも深く形成する工程とを有し、前記穴を形成する工程において、前記穴を前記第1導電型不純物拡散領域よりも深く形成することを特徴とする請求項3に記載の半導体装置の製造方法。前記第1導電型不純物拡散領域としてp型不純物拡散領域を形成し、前記第2導電型不純物拡散領域としてn型不純物拡散領域を形成することを特徴とする請求項4に記載の半導体装置の製造方法。前記第1導電型不純物拡散領域としてp型不純物拡散領域を形成し、前記第2導電型不純物拡散領域として、前記第1導電型不純物拡散領域よりも不純物濃度が高いp型不純物拡散領域を形成することを特徴とする請求項4の半導体装置の製造方法。前記半導体基板としてSOI基板を使用することを特徴とする請求項3に記載の半導体装置の製造方法。有機アルカリ溶液又はTMAHをエッチング液として用いることにより、半導体基板に形成されたMOSトランジスタのゲート電極を選択的にエッチングして除去する工程と、前記MOSトランジスタのゲート絶縁膜をウエットエッチングして除去することにより、前記MOSトランジスタのチャネルを露出させる工程と、前記露出したチャネルにおけるキャリア分布を顕微鏡で調べる工程と、を有することを有することを特徴とする半導体装置の評価方法。ところで、非特許文献1が開示する構造では、既述のようにSiGe層からチャネルに応力を印加するが、その応力の大きさがゲート幅方向で不均一であったりトランジスタ毎にばらついていたりしたのでは、このトランジスタを量産して広く普及させることはできない。また、非特許文献1が開示するMOSトランジスタに限らず、シリコン基板にSiGe層用のリセスを形成しない通常のMOSトランジスタでも、新しいデバイス等を開発する際には、試験用のMOSトランジスタを作製してその特性が評価される。その特性の中でも、チャネル内のキャリア分布はトランジスタの性能に大きく影響を与えるので、キャリア分布を直接測定するのが好ましいが、現在に至るまでその測定方法は確立されていない。本発明の目的は、チャネルに応力が印加されるMOSトランジスタの特性のばらつきを防ぐことができる半導体装置とその製造方法を提供することにある。また、本発明の別の目的は、MOSトランジスタのチャネルにおけるキャリア分布を直接測定することができる半導体装置の評価方法を提供することにある。本発明の一観点によれば、半導体基板と、前記半導体基板の上に順に形成されたゲート絶縁膜及びゲート電極と、前記ゲート電極の横の前記半導体基板の穴に形成されたソースドレイン材料層とを有し、前記穴の前記ゲート電極寄りの側面が前記半導体基板の二つの結晶面で構成され、該側面の断面形状が凸状であることを特徴とする半導体装置が提供される。このような半導体装置によれば、ソースドレイン材料層が形成される穴の側面が、半導体基板の結晶面で構成されるので、結晶面ではない曲面によって穴の側面が構成される特許文献1と比較して、ゲート電極下のチャネルに応力が安定して印加され、MOSトランジスタの特性の素子間でのばらつきが抑制される。また、半導体基板の二つの結晶面で穴の側面を構成し、その側面の断面形状を凸状にすることにより、このような断面形状の穴に形成されたソースドレイン材料層は、その上面と下面からチャネルに向かってで強い応力を生成する一方、凸の頂点付近では応力が弱くなり、MOSトランジスタの性能向上に好ましい応力が得られる。本発明の他の観点によれば、半導体基板と、前記半導体基板の上に順に形成されたゲート絶縁膜及びゲート電極と、前記ゲート電極の横の前記半導体基板の穴に形成されたソースドレイン材料層とを有し、前記穴の前記ゲート電極寄りの側面が、前記半導体基板に対して垂直な単一の結晶面で構成されることを特徴とする半導体装置が提供される。半導体基板に対して垂直な単一の結晶面で穴の側面を構成することにより、穴内のソースドレイン材料層からチャネルに対し、深さ方向に強度変化の少ない一様な応力が安定して印加される。また、本発明の別の観点によれば、半導体基板の上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜の上にゲート電極を形成する工程と、前記ゲート電極の側面にサイドウォールを形成する工程と、前記サイドウォールを形成した後に、有機アルカリ溶液又はTMAH溶液をエッチング液として用いて、前記ゲート電極の横の前記半導体基板に穴を形成する工程と、前記穴にソースドレイン材料層を形成する工程と、を有する半導体装置の製造方法が提供される。この半導体装置の製造方法によれば、有機アルカリ溶液又はTMAH溶液によって半導体基板に穴を形成するようにしたので、半導体基板の結晶面がエッチング面に現れ、穴の側面がその結晶面によって構成される。そのため、特許文献1のように穴の側面が曲面で構成される場合と比較して穴の形状の再現性が良好となり、半導体基板の上にMOSトランジスタを集積形成する場合でも、穴に形成されたソースドレイン材料層からチャネルに向かって応力が素子間でばらつくことなく印加される。また、穴を形成する際、ゲート電極もエッチングしてその厚さを薄くしてもよい。その場合は、薄くなったゲート電極の上に高融点金属層を形成し、その高融点金属層を加熱してゲート電極と反応させることにより、ゲート電極の全体がシリサイド化される。このようなゲート電極はメタルゲートと呼ばれ、上記によれば、メタルゲートの形成プロセスと穴の形成プロセスとが両立されることになる。なお、このようにゲート電極をエッチングする必要が無い場合は、TMAH溶液や有機アルカリ溶液によるエッチングを遅らせる効果のあるp型不純物をゲート電極に予め導入しておけばよい。更に、第1導電型不純物拡散領域と、これよりも深い第2導電型不純物拡散領域とをシリコン基板に形成し、上記の穴を第1導電型不純物拡散領域よりも深く形成してもよい。このようにすると、第1、第2導電型不純物拡散領域における不純物濃度の違いや、導電型の違いによって、穴を形成するときのエッチング速度が各不純物拡散領域毎に異なるようになるので、穴の側面に複数の結晶面が現れるようになる。例えば、第1導電型不純物拡散領域をp型にし、第2導電型不純物拡散領域をn型にすると、穴の側面が二枚の結晶面で構成され、その側面の断面形状がこれら二枚の結晶面を境にして折れ曲がった凹状となる。一方、第1導電型不純物拡散領域をp型にし、これよりも高濃度のp型不純物を第2導電型不純物拡散領域に導入すると、穴の側面が二枚の結晶面で構成され、その側面の断面形状がこれら二枚の結晶面を境にして折れ曲がった凸状となる。更に、上記の半導体基板としてSOI基板を使用してもよい。SOI基板を使用すると、TMAH溶液や有機アルカリ溶液によるエッチングで穴を形成するときに、SOI基板を構成する埋め込み絶縁膜の近傍でエッチング速度が低下し、基板の深さによってエッチング速度が異なるようになる。これにより、エッチング時に穴の側面に複数の結晶面が現れ、これらの結晶面によって穴の側面が構成される。また、上記の半導体基板としてシリコン基板を使用する場合は、シリコン基板の表面の面方位を110にし、ゲート幅方向を[111]方向にすることにより、シリコン基板の表面と垂直な111面で穴の側面が構成される。一方、シリコン基板の面方位を上記と同じ110にし、ゲート幅方向を[100]とすることにより、シリコン基板の表面から見た111面の傾斜が緩やかとなり、その緩やかな111面によって穴の側面が構成されるようになる。更に、本発明の他の観点によれば、有機アルカリ溶液又はTMAH溶液をエッチング液として用いることにより、半導体基板に形成されたMOSトランジスタのゲート電極を選択的にエッチングして除去する工程と、前記MOSトランジスタのゲート絶縁膜をウエットエッチングして除去することにより、前記MOSトランジスタのチャネルを露出させる工程と、前記露出したチャネルにおけるキャリア分布を顕微鏡で調べる工程と、を有する半導体装置の評価方法が提供される。有機アルカリ溶液とTMAH溶液は、シリコン等の半導体と、二酸化シリコン等の酸化物とのエッチング選択比が高いので、MOSトランジスタのゲート電極を選択的にエッチングするときに、ゲート電極下のゲート絶縁膜が殆ど膜減りしない。その結果、上記した半導体装置の評価方法によれば、ゲート絶縁膜の下のチャネルにダメージが入り難くなり、チャネルにおけるキャリア分布も乱され難くなるので、実使用に近い状態のキャリア分布が得られる。本発明に係る半導体装置よれば、ソースドレイン材料層が形成される穴の側面を半導体基板の結晶面で構成するようにしたので、ソースドレイン材料層からチャネルに向かって印加される応力の素子間のばらつきを防止でき、半導体装置の信頼性を高めることができる。また、本発明に係る半導体装置の製造方法によれば、有機アルカリ溶液又はTMAH溶液をエッチング液とするウエットエッチングにより、ゲート電極の横のシリコン基板に穴を形成するので、エッチング面に半導体基板の結晶面が表出し、その結晶面によって穴の側面が構成される。これにより、再現性が良好となり、半導体基板の上にMOSトランジスタを集積形成する場合でも、穴に形成されたソースドレイン材料層からチャネルに向かって応力が素子間でばらつくことなく印加される。更に、本発明に係る半導体装置の評価方法によれば、有機アルカリ溶液又はTMAH溶液でゲート電極をエッチングして除去するので、エッチング時にチャネルにダメージが入り難くなり、チャネルにおけるキャリア分布が乱され難くなるので、実使用に近い状態のキャリア分布を得ることができる。以下に、本発明を実施するための最良の形態について、添付図面を参照しながら詳細に説明する。1第1実施形態SiGe層を成長させるためのシリコン基板のリセスは、一般的に使用されるKOHや沸硝酸をエッチング液とするウエットエッチングでも形成することができる。しかし、これらのエッチング液を使用したのでは、特許文献1の図1に示されるように、上記のリセスの側面が緩やかな曲面となるため、リセスの形状を制御するのが困難でとなる。そのため、リセスの側面の形状が素子毎にばらついて、MOSトランジスタの特性が素子毎に変動する恐れがある。また、上記のウエットエッチングに代えてドライエッチングを使用したのでは、プラズマによってリセスの表面がダメージを受けるので、リセス上にエピタキシャル成長されるSiGe層に格子欠陥が入る恐れがある。これらの点に鑑み、本願発明者は、KOHや沸硝酸に代わるエッチング液を模索して、TMAH溶液が上記のリセスを形成するのに好適なエッチング液となり得ることを見出した。更に、アルカリ溶液、アルコール、及び水を混合してなる有機アルカリ溶液も上記のエッチング液として好適であることが見出された。そこで、以下に、このTMAHと有機アルカリ溶液のエッチング特性を調査するために本願発明者が行った実験について説明する。aエッチング選択性図1は、シリコンと二酸化シリコンに対するTMAH溶液のエッチング選択性を調査するために使用されたサンプルの断面図である。これらのサンプルのうち、サンプルS1は次のようにして作製された。まず、シランSIH4を用いるプラズマCVD法により、シリコン基板1の上に二酸化シリコン層2を形成した後、シランを反応ガスとするLPCVDによりポリシリコン層3を厚さ100nmに形成した。その後、ポリシリコン層3の表面を硝酸に曝して酸化することにより厚さ10nm程度の酸化膜4を形成した。一方、サンプルS2は、サンプルS1と同様にしてポリシリコン層3を形成した後、その表面を弗酸に曝して水素終端したものであり、サンプルS1の酸化膜4は形成しなかった。その後、純水にTMAHを溶解してなる5~30の体積濃度のTMAH溶液を作製し、このTMAH溶液で上記のサンプルS1、S2をウエットエッチングした。そして、このエッチングを所定時間行った後、サンプルS1の自然酸化膜4と、サンプルS2のポリシリコン層3のそれぞれの膜厚を膜厚計によって測定し、その測定結果をこれらの膜の初期膜厚と比較することにより、エッチング量を見積もった。その結果は図2のようになった。図2の横軸はTMAH溶液によるエッチング時間を示し、縦軸はエッチング後のポリシリコン層3の厚さを示す。図2から明らかなように、自然酸化膜4を形成したサンプルS1ではエッチングが全く進行しないのに対し、ポリシリコン層3が露出しているサンプルS2ではエッチング時間の進行と共にポリシリコン層3がエッチングされる。以上の結果より、TMAH溶液の二酸化シリコンに対するエッチングレートは0nmminと見做してよく、一方、シリコンのエッチングレートは有限値となることが明らかとなった。更に、本願発明者が行った別の実験結果によれば、TMAH溶液によるシリコンのエッチレートはTMAH溶液の温度に依存することも明らかとなった。図3は、TMAH溶液に代えて有機アルカリ溶液を使用し、上記と同じ実験を行って得られたグラフである。その有機アルカリ溶液は、純水中に水酸化アンモニウムを投入して20wt以上の濃度の水酸化アンモニウム溶液を作製した後、この水酸化アンモニウム溶液にIPAを2wt以上の濃度で溶解して作製された。図3に示されるように、有機アルカリ溶液も、シリコンを選択的にエッチングし、二酸化シリコンをエッチングしないことが明らかとなった。なお、有機アルカリ溶液は上記に限定されず、水酸化アンモニウム溶液とは別のアルカリ溶液と、IPA等の重アルコールとの混合溶液を有機アルカリ溶液として使用してよい。bTMAH溶液のエッチングレートの不純物濃度依存性上記した図2、図3の実験では、ポリシリコン層3に対して不純物を導入しなかったが、ポリシリコン層3のエッチングレートが不純物濃度に依存すると推測される。この点を確かめるため、本願発明者は次のような実験を行った。この実験では、先のサンプルS2と同じ構造のサンプルを3個用意した。そして、これらのサンプルのうちの二つのポリシリコン層3に、それぞれn型不純物として砒素、p型不純物としてホウ素をイオン注入した。そのイオン注入におけるドープ量は1.0×1017cm3~2.0×1021cm3とした。また、残りの一つのサンプルにおけるポリシリコン層3には不純物を導入せずにノンドープとした。その後、これらのサンプルのポリシリコン層3を所定時間だけTMAH溶液に曝し、ポリシリコン層3のエッチング量を調査した。その結果を図4に示す。図4に示されるように、ノンドープの場合と比較して、n型不純物砒素が導入された場合にはポリシリコン層3のエッチングレートが速くなることが明らかとなった。一方、p型不純物ホウ素が導入された場合には、ノンドープの場合よりもポリシリコン層3のエッチングレートが遅くなることが明らかとなった。更に、本願発明者が行った別の実験によれば、図4のホウ素のドープ量を更に10倍にすると、ポリシリコン層3のエッチングがほぼ進行しなくなることも明らかとなった。2第2実施形態次に、第1実施形態で明らかとなったTMAH溶液と有機アルカリ溶液のエッチング特性を利用してシリコン基板にリセスを形成し、そのリセス内のSiGe層をソースドレインとするMOSトランジスタを作製する方法について説明する。図5~図6は、本実施形態に係る半導体装置の製造途中の断面図である。最初に、図5aに示す断面構造を得るまでの工程について説明する。まず、表面の面方位が001のp型シリコン半導体基板10にSTI用の素子分離溝10gを形成した後、この素子分離溝10g内に素子分離絶縁膜11として二酸化シリコン層を埋め込む。その後、シリコン基板10にn型不純物として例えばリンを用いた場合は加速エネルギ約300KeV以上、ドーズ量1×1013cm2以上の条件でイオン注入することにより、素子分離絶縁膜11で画定されるp型MOSトランジスタ形成領域にnウエル12を形成する。なお、p型MOSトランジスタの他にn型MOSトランジスタを作製してCMOS構造とする場合には、更にn型MOSトランジスタ形成領域におけるシリコン基板10に、加速エネルギ100KeV以上、ドーズ量1×1013cm2以上の条件でp型不純物として例えばボロンをイオン注入して、pウエル不図示を形成する。この場合、p型とn型の不純物の打ち分けは、シリコン基板10上の不図示のレジストパターンを用いて行われ、このレジストパターンはイオン注入の後にウエット処理で除去される。次いで、シリコン基板10の表面を熱酸化し、二酸化シリコンよりなるゲート絶縁膜13を厚さ約05~50nmに形成する。ここで、ゲート絶縁膜13として、二酸化シリコンに微量の窒素を添加したゲート絶縁膜を用いてもよい。更に、シランを用いるLPCVDにより、ゲート絶縁膜13の上にポリシリコン層14を厚さ約10~300nmに形成した後、TMAH溶液によるポリシリコンのエッチングが進行しなくなる程度の濃度のp型不純物をポリシリコン層14にイオン注入する。本実施形態では、そのようなp型不純物としてボロンを採用し、ゲート電極全体で十分に高濃度になるように加速エネルギ約05~20KeV、ドーズ量約1×1014~1×1017cm2の最適化された条件で上記のポリシリコン層14にイオン注入する。次に、図5bに示す断面構造を得るまでの工程について説明する。まず、フォトリソグラフィによりポリシリコン層14をパターニングしてゲート電極14cとする。実施例ではゲート加工後に薄いスペーサを形成せずにエクステンションおよびポケット形成を行うプロセスで述べるが、エクステンションとゲートの最適なオーバーラップを形成するため5~20nmの薄いスペーサを形成した後エクステンションおよびポケット注入を行う方法も可能である。また、nMOSあるいはpMOSのどちらか一方にのみスペーサを形成させる方法も可能である。スペーサの膜構成、形状には頓着せず、スペーサとしての機能を持つものであれば可能である。続いて、ゲート電極14cをマスクにしてシリコン基板10にp型不純物として例えばボロンを加速エネルギ約02~10KeV、ドーズ量約1×1014~2×1015cm2、ティルト角0~15度の条件でイオン注入することにより、ゲート電極14cの第1、第2側面14a、14bの横のシリコン基板10に第1、第2ソースドレインエクステンション16a、16bを浅く形成する。同じ箇所に、ショートチャネル効果を抑制するためのポケット注入を例えば、アンチモンを加速エネルギ3080keV、ドーズ量1×1013~2×1014cm2、ティルト角035度の条件で行う。ソースドレインエクステンション注入イオン種にBF2を用いる場合、エネルギを1~25keV、ドーズを倍に設定することで最適条件になる。上記の最適条件はスペーサの有無、厚さによって変わり、スペーサがある場合、ポケットはエネルギ深め、エクステンションはドーズ多めに誘導し、最適な条件とする必要がある。また、砒素、リン、アンチモン等を用いたポケット注入も可能であり、それをエクステンション注入前後に行ってもよい。その後、シランを用いるプラズマCVD法により、基板温度を約600°C以下とする条件下で、第1サイドウォール用絶縁層15として二酸化シリコン層を全面に形成し、この第1サイドウォール用絶縁層15でゲート電極14cの第1、第2側面14a、14bを覆う。なお、二酸化シリコン層に代えて、窒化シリコン層を第1サイドウォール用絶縁層15として形成してもよい。次に、図5cに示す断面構造を得るまでの工程について説明する。まず、プラズマエッチングにより、第1サイドウォール用絶縁層15をエッチバックして、第1、第2側面14a、14bに第1サイドウォール15a、15bとして残す。また、このエッチングでは、第1サイドウォール15a、15bで覆われていない部分のゲート絶縁膜13もエッチングされ、ゲート絶縁膜13がゲート電極14cの下にのみ残る。更に、ゲート電極14cと第1サイドウォール15a、15bとをマスクにしてシリコン基板10にp型不純物第1導電型不純物として例えばボロンをイオン注入する。これにより、ソースドレインエクステンション16a、16bよりも深くて濃いソースドレイン領域17a、17bがゲート電極14cの横のシリコン基板10に形成される。その後に、例えば基板温度約950~1050°Cの条件で活性化アニールを行い、ソースドレイン領域17a、17b内の不純物を活性化させる。必要に応じて、この熱処理を省略してもよい。次に、図5dに示す断面構造を得るまでの工程について説明する。まず、体積濃度が5~30、温度が0~50°CのTMAH溶液内にシリコン基板10を浸すことにより、シリコン基板10のエッチングを開始する。このとき、図2に示した実験結果のように、TMAH溶液はシリコンのみを選択的にエッチングし、二酸化シリコンはエッチングされない。従って、このエッチングでは、第1サイドウォール15a、15bと素子分離絶縁膜11がエッチングマスクとして機能し、これらで覆われていない部分のシリコン基板10が選択的にエッチングされることになる。また、図4に示した実験結果のように、p型不純物がドープされたシリコンはTMAH溶液に対するエッチング速度が遅くなるので、図5aの工程においてp型不純物としてボロンが高濃度にイオン注入されたゲート電極14cは、このTMAH溶液によって殆どエッチングされない。しかも、TMAH溶液によるエッチングでは、非特許文献1のような曲面ではなく、シリコン基板10の111面が綺麗に表出するので、この111面を第1、第2側面10c、10dとする第1、第2リセス穴10a、10bが形成されることになる。その第1、第2リセス10a、10bの深さは、エッチング時間によって制御され、本実施形態では約20~70nm程度の最適な値とする。また、上記のエッチングは横方向にも進行するので、各リセス10a、10bのゲート電極14c寄りの上端部10e、10fが第1サイドウォール15a、15bの下に距離dだけ入り込むことになる。記述のように、TMAH溶液に対するシリコン基板10エッチングレートは、シリコン中の不純物濃度に依存するので、上記の距離dは、ソースドレインエクステンション16a、16bやソースドレイン領域17a、17bの不純物濃度を調整することで制御可能となる。また、図2の実験結果で示されるように、二酸化シリコンはTMAH溶液に対して殆どエッチングされない。そのため、TMAH溶液によるエッチングでリセス10a、10bを形成しているとき、二酸化シリコンよりなるサイドウォール15a、15bの近くでのシリコン基板10のエッチングレートが落ちるので、エッチングによって上端部10eがサイドウォール15a、15bの下方に入り込む速度が他の部分に比べて鈍り、上記の入り込み量dを制御し易くなる。更に、その入り込み量dは、第1サイドウォール用絶縁層15を形成するときの基板温度によっても決定されるので、その基板温度によっても入り込み量dを制御することができる。これについては、後述の各実施形態においても同様である。なお、TMAH溶液に代えて有機アルカリ溶液を用いても、第1、第2側面10c、10dに綺麗な111面を出せると共に、各リセス10a、10bの入り込み量dを制御することができる。次に、図6aに示す断面構造を得るまでの工程について説明する。まず、エピタキシャル成長用のチャンバ不図示内にシリコン基板10を入れ、基板温度を安定させる。その後、シラン系ガス等を上記のチャンバ内に供給することにより、Ge濃度が3~30のSiGe層を各リセス10a、10b内に選択的にエピタキシャル成長させる。そのSiGe層は、シリコン上にのみ選択的に成長し、二酸化シリコンよりなる素子分離絶縁膜11や第1サイドウォール15a、15bの上には成長しない。その後、各リセス10a、10bの底面から測った上記のSiGe層の厚さが約20~120nm程度の最適値となったところでエピタキシャル成長を停止し、得られたSiGe層を第1、第2ソースドレイン材料層18a、18bとする。ソースドレイン材料層18a、18bの厚さは上記に限定されないが、本実施形態のようにシリコン基板10の表面よりも高くソースドレイン材料層18a、18bの上面を形成することにより、その上面とnウエル12の底面との距離が長くなる。これにより、nウエル12の底面におけるpn接合と、ソースドレイン材料層18a、18b上に後で形成される導電性プラグとの距離が長くなり、上記のpn接合におけるジャンクションリークを抑制することができ、トランジスタの信頼性を高めることができる。また、上記では、ソースドレイン領域17a、17bを形成した後にソースドレイン材料層18a、18bを形成したが、これらの形成順序は特に限定されず、ソースドレイン材料層18a、18bを形成した後にソースドレイン領域17a、17bを形成してもよい。次に本実施形態では、ソースドレイン材料層18a、18bにp型不純物としてボロンを加速エネルギ約0520KeV、ドーズ量約1×1014~1×1016cm2の最適化された条件でイオン注入する。その後に、例えば基板温度約950~1050°Cの条件で活性化アニールを行い、ソースドレイン領域18a、18b内の不純物を活性化させる。ソースドレイン領域18a、18bを形成する際にInsituドープを行った場合は、不純物注入及び熱処理を省略してもよい。続いて、図6bに示すように、スパッタ法により高融点金属層として例えばニッケル層を形成した後熱処理でニッケルとシリコンとを反応させることにより、ソースドレイン材料層18a、18bの上に第1、第2ニッケルシリサイド層19a、19bを形成する。そのニッケルシリサイド層はゲート電極14cの表層にも形成され、それによりゲート電極14cはポリサイド構造となる。その後に、未反応のニッケル層をウエットエッチングして除去する。なお、ニッケル層に代えて、コバルト層を高融点金属層として形成してもよい。次に、図6cに示す断面構造を得るまでの工程について説明する。まず、プラズマCVD法により全面にカバー絶縁層20として窒化シリコン層を形成した後、埋め込み性の良いHDPCVD法により二酸化シリコン層を厚に形成し、それを層間絶縁層21とする。その後に、ゲート電極10c等の凹凸を反映して層間絶縁層21の上面に形成された凹凸を平坦化するために、CMP法によって層間絶縁層21の上面を研磨して平坦化する。次いで、フォトリソグラフィ法により層間絶縁層21とカバー絶縁層20とをパターニングして、ニッケルシリサイド層19a、19bに至る深さの第1、第2ホール21a、21bを形成する。そして、その第1、第2ホール21a、21b内と層間絶縁層21の上面に、スパッタ法によりグルー層としてTiN層を形成し、更にその上にCVD法によりタングステン層を形成して、そのタングステン層により各ホール21a、21bを完全に埋め込む。その後、層間絶縁層21上に形成された余分なタングステン層とグルー層とをCMP法により研磨して除去し、これらの膜を各ホール21a、21b内に第1、第2導電性プラグ22a、22bとして残す。この後は、各導電性プラグ22a、22bと電気的に接続される金属配線を層間絶縁層21上に形成する工程に移るが、その詳細は説明する。以上により、ソースドレイン材料層18a、18bがリセス10a、10b内に埋め込まれて成るp型MOSトランジスタTRの基本構造が完成したことになる。そのMOSトランジスタTRでは、ソースドレイン材料層18a、18bとシリコン基板10との格子定数のミスマッチによって、シリコン基板10内のシリコン原子が大きなSiGe格子間隔に整合するように強制的に引き伸ばされ、同図の矢印の方向の応力がゲート電極14c下のチャネルに印加される。その結果、応力が印加されない場合よりもチャネルにおけるキャリアの移動度が向上し、MOSトランジスタの駆動能力を高めることができる。上記した実施形態によれば、図5dの工程において、第1、第2リセス10a、10bを形成するエッチング液としてTMAH溶液や有機アルカリ溶液を使用したので、それぞれのリセス10a、10bの第1、第2側面10c、10dに一枚の111面が自動的に現れ、各リセス10a、10bの形状を制御するのが容易となる。従って、上記のMOSトランジスタをシリコン基板10に集積形成しても、第1、第2側面10c、10dが曲面となる非特許文献1と比較して、それぞれのMOSトランジスタ毎にリセス10a、10bの形状がばらつき難くなる。これにより、MOSトランジスタの特性の素子間でのばらつきを抑制することができ、LSI等の半導体装置の信頼性を向上させることができる。図7は、本実施形態に則してリセス10a、10bを形成し、そのリセス10a、10bのSEM像を基にして描いた図である。これに示されるように、第1、第2リセス10a、10bの側面を構成する第1、第2側面10c、10dに111面が現れている。各リセス10a、10bが第1サイドウォール15a、15b下へ入り込む距離dは特に限定されない。図8は、第サイドウォール用絶縁層15を形成するときの基板温度を調整することにより、上記の距離dを大きくした場合のSEM像を基にして描いた図である。このように入り込み量dを大きくとると、リセス10a、10bの上端10c、10dとゲート電極10c下のチャネルとの距離が近くなるので、上端10e、10fからチャネルに応力を効率的に印加することができるようになる。このような利点は、後述の各実施形態でも得ることができる。なお、本実施形態は上記に限定されない。例えば、SiGe層に代えて、Ptプラチナ等の貴金属よりなる金属層でソースドレイン材料層18a、18bを構成してもよい。その場合、作成されるトランジスタTRはショットキートランジスタとなる。これについては後述の各実施形態においても同様である。3第3実施形態次に、本発明の第3実施形態に係る半導体装置の製造方法について説明する。図9は、本実施形態に係る半導体装置の製造途中の断面図である。なお、図9において、第2実施形態で既に説明した要素には第2実施形態と同じ符号を付し、以下ではその説明を省略する。最初に、第2実施形態に従って、図5aに示した構造を完成させる。但し、第2実施形態では、TMAH溶液によるポリシリコンのエッチングが進行しなくなる程度に十分濃い濃度のp型不純物をポリシリコン層14にイオン注入したが、本実施形態では、TMAH溶液によってポリシリコン層14が途中までエッチングされる程度の薄い濃度のp型不純物をポリシリコン14のイオン注入する。本実施形態では、そのようなp型不純物としてボロンを採用し、それを加速エネルギ約05~20KeV、ドーズ量約1×1013~5×1015cm3の条件で上記のポリシリコン層14にイオン注入する。その後に、既述の第2実施形態に従って図5cに示す構造を得る。次に、図9aに示す断面構造を得るまでの工程について説明する。まず、積濃度が5~30、温度が0~50°CのTMAH溶液内にシリコン基板10を浸すことにより、シリコン基板10のエッチングを開始する。このとき、ゲート電極14cを構成するポリシリコン層14に導入されるp型不純物の濃度を予め低くしておいたので、このエッチングではシリコン基板10だけでなく、ゲート電極14cの上面もエッチングされる。そして、第1、第2リセス10a、10bの深さが約20~70nmとなり、ゲート電極14cの厚さが約30~150nm程度にまで薄くなったところで上記のエッチングを停止する。これにより、図示のように、第1、第2側面10c、10dが111面で構成される第1、第2リセス10a、10bが形成される共に、ゲート電極14cの高さが第1サイドウォール15a、15bよりも低い構造が得られることになる。続いて、図9bに示すように、既述の図6aの工程を行うことにより、第1、第2ソースドレイン材料層18a、18bとなるSiGe層を第1、第2リセス10a、10b内に選択的にエピタキシャル成長させる。次に本実施形態では、ソースドレイン材料層18a、18bにp型不純物としてボロンを加速エネルギ約0520KeV、ドーズ量約1×1014~1×1016cm2の最適化された条件でイオン注入する。その後に、例えば基板温度約950~1050°Cの条件で活性化アニールを行い、ソースドレイン領域18a、18b内の不純物を活性化させる。ソースドレイン領域18a、18bを形成する際にInsituドープを行った場合は、不純物注入及び熱処理を省略してもよい。次に、図9cに示すように、第1、第2ソースドレイン材料層18a、18bとゲート電極14cのそれぞれの上に、スパッタ法により高融点金属層としてニッケル層をに形成した後、熱処理でニッケルとシリコンとを反応させ、SiGe層よりなる第1、第2ソースドレイン材料層18a、18bの上にニッケルシリサイド層19a、19bを形成する。このシリサイド化はゲート電極14cにおいても起きるが、図9aの工程においてゲート電極14cの厚さを予め薄くしておいたので、シリサイド化がゲート電極14cの全てに及び、ゲート電極14cがニッケルシリサイドよりなるメタルゲートとなる。なお、ニッケル層に代えて、コバルト層或いは白金層、或いはそれらの混合物層を高融点金属層として採用してもよい。この後は、既述の図6cの工程を行うことにより、MOSトランジスタの基本構造を完成させる。以上説明した本実施系形態によれば、第2実施形態と同じようにして各リセス10a、10bの第1、第2側面10c、10dを一枚の111面で構成することができる。更に、本実施形態では、ゲート電極14cへ導入されるp型不純物の濃度を第2実施形態よりも低くして、TMAH溶液によるリセス10a、10dの形成と同時にゲート電極14cがエッチングされてその高さが低くなるようにした。このようにすることで、第1、第2ソースドレイン材料層18a、18bをシリサイド化してニッケルシリサイド層19a、19bを形成するのと同時に、ゲート電極14cがシリサイド化されてメタルゲートとなるので、メタルゲートとリセス10a、10bのそれぞれの形成プロセスを両立させることが可能となる。なお、上記では、各リセス10a、10bを形成する際にTMAH溶液をエッチング液として使用したが、これに代えて有機アルカリ溶液を使用しても上記と同様の利点を得ることができる。4第4実施形態次に、本発明の第4実施形態に係る半導体装置の製造方法について説明する。図10は、本実施形態に係る半導体装置の製造途中の断面図である。なお、図10において、第2実施形態で既に説明した要素には第2実施形態と同じ符号を付し、以下ではその説明を省略する。まず、既述の第2実施形態に従って図5cに示した断面構造を得た後に、図10aに示すように、シリコン基板10、第1サイドウォール15a、15b、及びゲート電極14cの上に第2サイドウォール用絶縁層25として二酸化シリコン層を厚さ約5~100nmに形成する。その二酸化シリコン層の形成方法は特に限定されないが、本実施形態ではシランを反応ガスとして使用するプラズマCVD法によりその二酸化シリコン層を形成する。また、二酸化シリコン層に代えて窒化シリコン層を第2サイドウォール用絶縁層25として形成してもよい。次に、図10bに示す断面構造を得るまでの工程について説明する。まず、プラズマエッチングにより、第2サイドウォール用絶縁層25をエッチバックして、第1サイドウォール15a、15bの側面に第2サイドウォール25a、25bとして残す。このように二層の絶縁層で構成されるサイドウォール26a、26bは二重サイドウォールとも呼ばれる。続いて、第2サイドウォール25a、25bとゲート電極14cとをマスクにして、シリコン基板10にn型不純物として例えば砒素を加速エネルギ約3~20KeV、ドーズ量1×1014~5×1015cm2の条件でイオン注入する。これにより、シリコン基板10において、第1導電型p型のソースドレインエクステンション16a、16bよりも更に深いところに、第2導電型n型の第1、第2不純物拡散領域27a、27bが形成される。次に、図10cに示す断面構造を得るまでの工程について説明する。まず、体積濃度が5~30、温度が0~50°CのTMAH溶液内にシリコン基板10を浸すことによりシリコン基板10のエッチングを開始して、ゲート電極14cの横のシリコン基板10に、ソースドレインエクステンション16a、16bよりも深い約20~80nmの深さを有する第1、第2リセス10a、10bを形成する。このとき、図4で説明した実験結果から明らかなように、n型不純物が導入されたシリコンは、p型不純物が導入されたシリコンと比較してTMAH溶液に対するエッチングレートが高くなる。そのため、n型不純物砒素が導入された第1、第2不純物拡散領域27a、27bは、p型不純物ボロンが導入された第1、第2ソースドレインエクステンション16a、16bやソースドレイン領域17a、17bと比較して、TMAH溶液によるエッチングが速く進行する。このように二つの層によってエッチングレートが異なると、これらの層の界面を境にして異なるエッチング面が表出する。従って、各リセス10a、10bの第1、第2側面10c、10dにおいて、p型の第1、第2不純物拡散領域27a、27bに接する部分では111面が現れるのに対し、n型の第1、第2ソースドレインエクステンション16a、16bやソースドレイン領域17a、17bに接する部分では、上記とは別の111面が現れる。その結果、本実施形態では、第1、第2側面10c、10dがそれぞれ二つの異なる111面で構成され、第1、第2側面10c、10dの断面形状が、ゲート電極14cの下側に凹んだ凹状となる第1、第2リセス10a、10bが得られることになる。なお、このような断面形状のリセス10a、10bは、TMAH溶液に代えて有機アルカリ溶液を用いても形成することができる。その後に、既述の図6aの工程を行うことにより、図10dに示すように、各リセス10a、10bに選択的にSiGe層をエピタキシャル成長させ、そのSiGe層を第1、第2ソースドレイン材料層18a、18bとする。この後は、既述の図6b、図6cの工程を行うことにより、MOSトランジスタの基本構造を完成させる。以上説明した本実施形態によれば、図10bに示したように、p型の第1、第2ソースドレインエクステンション16a、16bやソースドレイン領域17a、17bよりも更に深いところに、これらとは導電型が反対のn型の第1、第2不純物拡散領域27a、27bを形成した。この導電型の違いに起因して、図10cの工程においてTMAH溶液により第1、第2リセス10a、10bを形成するとき、これらのリセス10a、10bの第1、第2側面10c、10dのそれぞれに異なる111面が現れ、第1、第2側面10c、10dの断面形状がゲート電極14cの下側に凹んだ凹状となる第1、第2リセス10a、10bが得られる。図11は、本実施形態に従ってリセス10a、10bを形成し、そのリセス10a、10bのSEM像を基にして描いた図である。これに示されるように、第1、第2リセス10a、10bのそれぞれの側面には、二つの異なる111面が現れている。このようなリセス形状によれば、図10dの矢印で示されるように、シリコン基板10よりもやや深いところに応力のピークがあるので、シリコン基板10とゲート絶縁層13の界面特性が応力によって劣化し難くなり、MOSトランジスタの駆動特性を高めながらその信頼性をも良好にすることができる。5第5実施形態次に、本発明の第5実施形態に係る半導体装置の製造方法について説明する。図12、図13は、本実施形態に係る半導体装置の製造途中の断面図である。これらの図において、第2~第4実施形態で既に説明した要素にはこれらの実施形態と同じ符号を付し、以下ではその説明を省略する。以下に説明するように、本実施形態では、半導体基板としてSOI基板を使用する。最初に、図12aに示す断面構造を得るまでの工程について説明する。まず、シリコン基板31の上に埋め込み絶縁層32とシリコン層33とを形成してなるSOI基板30を例えば張り合わせ法等により作製し、埋め込み絶縁層32に至る深さの素子分離溝33gをシリコン層33に形成する。更に、その素子分離溝33gに素子分離絶縁膜11として二酸化シリコン層を埋め込む。シリコン層33の面方位は特に限定されないが、本実施形態では面方位が001となるようにシリコン層33を形成する。また、埋め込み絶縁層32としては例えば厚さ5~100nmの二酸化シリコン層が形成される。次に、図12bに示すように、シリコン層33にn型不純物としてリンを加速エネルギ約300KeV以上、ドーズ量1×1013cm3以上の条件でイオン注入することにより、素子分離絶縁膜11で画定されるp型MOSトランジスタ形成領域にnウエル34を形成する。次いで、シリコン層33の表面を熱酸化し、二酸化シリコンよりなるゲート絶縁膜13を厚さ約05~50nmに形成する。ここで、ゲート絶縁膜13として、二酸化シリコンに微量の窒素を添加したゲート絶縁膜を用いてもよい。更に、シランを用いるLPCVDにより、ゲート絶縁膜13の上にポリシリコン層14を厚さ約10~300nmに形成した後、TMAH溶液によるポリシリコンのエッチングが進行しなくなる程度に、第2実施形態と同様の濃度のp型不純物をポリシリコン層14にイオン注入する。その後に、既述の図5b、図5cの工程を行うことにより、図12cに示す構造を得る。その構造では、ゲート電極14cの横のシリコン層33に、第1、第2ソースドレインエクステンション16a、16bとソースドレイン領域17a、17bとが形成される。次に、図12dに示すように、体積濃度が5~30、温度が0~50°CのTMAH溶液内にシリコン基板10を浸すことにより、シリコン基板10のエッチングを開始して、ゲート電極14cの横のシリコン層33に深さが約5~50nmの第1、第2リセス33a、33bを形成する。図2に示した実験結果より、TMAH溶液はシリコンのみを選択的にエッチングして、二酸化シリコンをエッチングしない。従って、このエッチングでは、二酸化シリコンで構成されるゲート絶縁膜13と埋め込み絶縁層32の近傍でのシリコン層33のエッチング速度が低下するのに対し、これらの絶縁層から離れた部分でのエッチング速度が速まる。このようなエッチング速度の違いにより、各リセス33a、33bの側面を構成する第1、第2側面33c、33dは、単一の結晶面とはならず、それぞれ異なる二つの111面によって構成され、その断面形状が凸状となる。このような断面形状のリセス33a、33bは、TMAH溶液に代えて有機アルカリ溶液を用いても形成することができる。その後に、既述の図6aの工程を行うことにより、図13に示すように、各リセス33a、33bに選択的にSiGe層をエピタキシャル成長させ、そのSiGe層を第1、第2ソースドレイン材料層18a、18bとする。この後は、既述の図6b、図6cの工程を行うことにより、MOSトランジスタの基本構造を完成させる。以上説明した本実施形態によれば、図12dで説明したTMAH溶液によるエッチングにおいて、ゲート絶縁膜13の近傍や、SOI基板30を構成する埋め込み絶縁膜32の近傍で、シリコン層33のエッチング速度が低下する。その結果、シリコン層33のエッチング速度が深さによって異なるようになるので、上記のエッチングによって得られる第1、第2リセス33a、33bの第1、第2側面33c、33dがそれぞれ異なる二つの111面によって構成され、その断面形状が凸状となる。このような断面形状のリセス33a、33bに形成された第1、第2ソースドレイン材料層18a、18bは、図12の矢印に示すように、シリコン層33の上面と下面で強い応力を生成し、111面同士が交差する膜の中途部では応力が弱くなるという応力分布を得ることができる。6第6実施形態次に、本発明の第6実施形態に係る半導体装置の製造方法について説明する。図14は、本実施形態に係る半導体装置の製造途中の断面図である。これらの図において、第2~第4実施形態で既に説明した要素にはこれらの実施形態と同じ符号を付し、以下ではその説明を省略する。既述の第5実施形態では、SOI基板30を用いることにより、断面形状が凸状となる第1、第2リセス30a、30bを形成した。これに対し、本実施形態では、SOI基板ではなく通常のシリコン基板を用いて上記と同じ断面形状のリセスを形成する。最初に、既述の図5a~cの工程を行い、図14aに示す断面構造を得る。続いて、図14bに示すように、ゲート電極14cと第1、第2サイドウォール15a、15bとをマスクにしながら、TMAH溶液によるエッチングを遅らせる効果のあるp型不純物としてボロンをシリコン基板10にイオン注入して、p型の第3、第4不純物拡散領域35a、35bを形成する。このイオン注入の条件としては、p型のソースドレインエクステンション16a、16bやソースドレイン領域17a、17bよりも高濃度且つ深くなるような条件が採用される。本実施形態では、そのような条件として、例えば加速エネルギ約1~20KeV、ドーズ量約5×1014~2×1016cm2程度の条件のボロン注入を用いる。そのようなイオン注入の結果、ソースドレイン領域17a、17bよりも深い部分のシリコン基板10にまで濃く拡がるp型の第3、第4不純物拡散領域35a、35bが形成されることになる。その後に、第2実施形態と同じ条件を採用して活性化アニールを行い、ソースドレイン領域17a、17b内の不純物を活性化させる。なお、その第3、第4不純物拡散領域35a、35bとソースドレイン領域17a、17bとの形成順序は上記に限定されない。例えば、上記とは順番を逆にし、第3、第4不純物拡散領域35a、35bを形成した後にソースドレイン領域17a、17bを形成してもよい。続いて、図14cに示すように、体積濃度が5~30、温度が0~50°CのTMAH溶液内にシリコン基板10を浸すことにより、シリコン基板10のエッチングを開始して、ゲート電極14cの横のシリコン基板10に深さが約30~120nmの第1、第2リセス10a、10bを形成する。図2及び図3で説明したように、TMAH溶液によるシリコンのエッチングは、二酸化シリコンや、高濃度のp型不純物が導入されたシリコンにおいてエッチング速度が低下する。そのため、このエッチングでは、二酸化シリコンよりなるゲート絶縁膜13の近傍と、高濃度のp型不純物が導入された第3、第4不純物拡散領域35a、35bの近傍とにおいてエッチング速度が低下するのに対し、これらから離れた部分ではエッチング速度が低下しない。そのような不均一なエッチング速度によって、第5実施形態と同様に、各リセス10a、10bの第1、第2側面10c、10dは、単一の結晶面とはならず、それぞれ異なる二つの111面によって構成され、その断面形状が凸状となる。そのような断面形状を有するリセス10a、10bは、TMAH溶液に代えて有機アルカリ溶液を用いても形成することができる。続いて、既述の図6aの工程を行うことにより、図14dに示すように、各リセス10a、10bに選択的にSiGe層をエピタキシャル成長させ、そのSiGe層を第1、第2ソースドレイン材料層18a、18bとする。この後は、既述の図6b、図6cの工程を行ってMOSトランジスタの基本構造を完成させる。以上説明した本実施形態によれば、TMAH溶液によるエッチングを遅らせる効果のあるp型不純物を第3、第4不純物拡散領域35a、35bに導入したので、図14cのエッチング工程において、その第3、第4不純物拡散領域35a、35bやゲート絶縁膜14cの近傍でシリコンのエッチング速度が低下する。その結果、図14cに示されるように、第1、第2リセス10a、10bの第1、第2側面10c、10dがそれぞれ二枚の111面で構成されるようになり、断面形状が凸状となる第1、第2リセス10a、10bを形成することができる。これにより、各リセス10a、10b内に形成されるソースドレイン材料層18a、18bからチャネルに向かって、移動度の向上に好ましい応力を与えることが可能となる。7第7実施形態次に、本発明の第7実施形態に係る半導体装置の製造方法について説明する。図15、図16は、本実施形態に係る半導体装置の製造途中の断面図である。これらの図において、第2~第6実施形態で既に説明した要素にはこれらの実施形態と同じ符号を付し、以下ではその説明を省略する。既述の第6実施形態では、図14bに示したように、ゲート電極14cと第1、第2サイドウォール15a、15bとをイオン注入のマスクにして、TMAH溶液によるエッチングを遅らせるためのp型の第3、第4不純物拡散領域35a、35bを形成した。これに対し、本実施形態では、ゲート電極14cを形成する前に、エッチング速度を速くする効果のある不純物拡散領域を形成する。最初に、図15aに示すように、素子分離溝10g内に素子分離絶縁膜11を形成した後、素子分離絶縁膜11で画定されるp型MOSトランジスタ形成領域にnウエル12を形成する。次いで、TMAH溶液によるエッチングを遅らせる効果のあるn型不純物としてボロンを加速エネルギ約5~30KeV、ドーズ量約1×1013~5×1015cm3程度の条件でシリコン基板10にイオン注入し、後で形成されるソースドレイン領域よりも深い部分に第5不純物拡散領域36を形成する。次に、図15bに示すように、シリコン基板10の表面を熱酸化して二酸化シリコンよりなるゲート絶縁膜13を形成し、更に、シランを用いるLPCVDを用いて、ゲート絶縁膜13の上にポリシリコン層14を形成する。その後に、第2実施形態と同様のイオン注入条件を採用して、TMAH溶液によるポリシリコンのエッチングが進行しなくなる程度の濃度のp型不純物をポリシリコン層14にイオン注入する。続いて、既述の図5b、図5cの工程を行うことにより、図15cに示すように、ゲート電極14cの横のシリコン基板10に、ソースドレインエクステンション16a、16bとソースドレイン領域17a、17bとを形成する。次いで、図15dに示すように、体積濃度が5~30、温度が0~50°CのTMAH溶液内にシリコン基板10を浸すことにより、シリコン基板10のエッチングを開始して、ゲート電極14cの横のシリコン基板10に深さが約20~150nmの第1、第2リセス10a、10bを形成する。このエッチングでは、エッチング速度を速くする効果のあるn型不純物が高濃度に導入された第5不純物拡散領域36の近傍でシリコンのエッチング速度が上昇するのに対し、p型不純物が高濃度に導入されたソースドレインエクステンション16a、16bとソースドレイン領域17a、17bの近傍では、シリコンのエッチング速度が低下する。従って、第6実施形態と同じ理由により、各リセス10a、10bの第1、第2側面10c、10dは、単一の結晶面とはならず、それぞれ異なる二つの111面によって構成され、その断面形状が凸状となる。なお、TMAH溶液に代えて、有機アルカリ溶液を用いても、上記と同様の断面構造の第1、第2リセス10a、10bを形成することができる。次に、既述の図6aの工程を行うことにより、図16に示すように、各リセス10a、10bに選択的にSiGe層をエピタキシャル成長させ、そのSiGe層を第1、第2ソースドレイン材料層18a、18bとする。この後は、既述の図6b、図6cの工程を行ってMOSトランジスタの基本構造を完成させる。以上説明した本実施形態によれば、シリコン基板10においてソースドレイン領域17a、17bよりも深いところに、TMAH溶液や有機アルカリ溶液によるシリコンのエッチングを抑制する効果のある第5不純物拡散領域36を形成した。そのため、第6実施形態と同様に、第1、第2リセス10a、10bをエッチングで形成するときに、シリコン基板10の表面からの距離によってエッチング速度が異なるようになる。従って、第1、第2リセス10a、10bの第1、第2側面10c、10dがそれぞれ二枚の111面で構成され、断面形状が凸状となる第1、第2リセス10a、10bを得ることができる。これにより、第6実施形態と同様に、各リセス10a、10b内に形成されるソースドレイン材料層18a、18bからチャネルに向かって、移動度の向上に好ましい応力を与えることが可能となる。8第8実施形態図17a、bは、本発明の第8実施形態に係る半導体装置の製造途中の断面図であり、図18はその平面図である。これらの図において、第2~第6実施形態で既に説明した要素にはこれらの実施形態と同じ符号を付し、以下ではその説明を省略する。既述の第2~第4実施形態では、MOSトランジスタが作製されるシリコン基板として、その表面の面方位が001の基板を採用し、且つ、ゲート幅方向ゲート電極の延在方向をそのシリコン基板の[110]方向とした。これに対し、本実施形態では、表面の面方位が110のシリコン基板を採用し、且つ、ゲート幅方向ゲート電極の延在方向をそのシリコン基板の[111]方向とする。このような面方位を採用し、第2実施形態で説明した図5a~cの工程を行った後、体積濃度が5~30、温度が0~50°CのTMAH溶液内にシリコン基板10を浸して、ゲート電極14cの横のシリコン基板10に深さが約10~100nmの第1、第2リセス10a、10bを形成すると、図17aのような断面構造が得られる。上記のように、シリコン基板10の面方位が110であり、ゲート電極14cの延在方向が[111]方向であると、TMAH溶液によるエッチングで現れるシリコンの111面は、シリコン基板10の表面と垂直になる。そのため、この111面によって構成される第1、第2リセス10a、10bの側面がシリコン基板10の表面に対して垂直となる。図18は、この工程を終了後の平面図であり、先の図17aは図18のI-I線に沿う断面図に相当する。図18に示されるように、ゲート幅方向、すなわちゲート電極14cの延在方向は[111]方向であり、シリコン基板10の面方位は110であって、このような面方位を採用することで、第1、第2リセス10a、10bの側面をシリコン基板10の表面に垂直にすることができる。次に、既述の図6aの工程を行うことにより、図17bに示すように、各リセス10a、10bに選択的にSiGe層をエピタキシャル成長させ、そのSiGe層を第1、第2ソースドレイン材料層18a、18bとする。この後は、既述の図6c、図6dの工程を行ってMOSトランジスタの基本構造を完成させる。以上説明した本実施形態によれば、シリコン基板10として面方位が110のものを採用し、且つゲート電極14cの延在方向を[111]方向とした。このようにすると、TMAH溶液や有機アルカリ溶液によるシリコン基板10のエッチング面が、シリコン基板10の表面と垂直な方向の111面となり、その111面によって各リセス10a、10bの第1、第2側面10c、10dが構成される。従って、図17bの矢印に示すように、そのリセス10a、10b内の第1、第2ソースドレイン材料層18a、18bからチャネルに対し、深さ方向に強度変化の少ない一様な応力を安定して印加することができるようになる。9第9実施形態図19は、本発明の第9実施形態に係る半導体装置の製造途中の断面図であり、図20はその平面図である。これらの図において、第8実施形態で既に説明した要素にはこれらの実施形態と同じ符号を付し、以下ではその説明を省略する。第8実施形態では、面方位が110のシリコン基板10を採用すると共に、ゲート電極14cの延在方向を[111]方向とした。これに対し、本実施形態では、シリコン基板10の面方位を第8実施形態と同様に110としながら、ゲート電極14cの延在方向を[100]方向とする。このような面方位を採用して第8実施形態の図17a、bの工程を行うと、図19に示されるように、第1、第2リセス10a、10bの第1、第2側面10c、10dを構成する111面が、既述の第2実施形態におけるよりも緩やかな傾斜角θをもつようになる。これによれば、第1、第2ソースドレイン材料層18a、18bからチャネルに対して印加される応力が、シリコン基板10の深い位置から表層に近づくほど急峻に変化するので、チャネルに対して大きな応力を印加することができると共に、応力の大きさを制御し易くなる。なお、図20はこの半導体装置の平面図であり、先の図19は、図20のII-II線に沿う断面図に相当する。10第10実施形態次に、本発明の第10実施形態に係る半導体装置の評価方法について説明する。MOSトランジスタは、その特性が設計通りになっているか否かを確認するため、開発の段階でTEGと呼ばれる試験用のトランジスタを作製し、そのトランジスタのチャネルにおけるキャリア分布を実際に物理的に測定する。これができるためには、MOSトランジスタを作製後に、ゲート電極とゲート絶縁膜とを除去して、チャンネルとなるシリコン基板の表面を表出させる必要がある。但し、ゲート電極とゲート絶縁膜とを除去する際、シリコン基板にダメージが入るとチャネル内のキャリア分布が乱され、得られた測定値が実際の使用に供されるトランジスタにおける値から乖離する恐れがある。そこで、上記のような評価を行うには、シリコン基板にダメージが入るのを防ぎながら、ゲート電極とゲート絶縁膜とを除去する必要がある。図21、図22は、本実施形態に係る試験方法で使用されるTEGの作製方法を示す断面図である。最初に、図21aに示す断面構造を得るまでの工程について説明する。まず、表面の面方位が001のシリコン基板40にSTI用の素子分離溝40gを形成した後、この素子分離溝40g内に素子分離絶縁膜41として二酸化シリコン層を埋め込む。その後、シリコン基板40にn型不純物としてリンを加速エネルギ約300KeV以上、ドーズ量1×1013cm2以上の条件でイオン注入することにより、素子分離絶縁膜41で画定されるp型MOSトランジスタ形成領域にnウエル42を形成する。次いで、シリコン基板40の表面を熱酸化して二酸化シリコンよりなるゲート絶縁膜43を厚さ約05~30nmに形成した後、シランを用いるLPCVDを用いて、ゲート絶縁膜43の上にポリシリコン層44を厚さ約20~300nmに形成する。ここで、ゲート絶縁膜43として、二酸化シリコンに微量の窒素を添加したゲート絶縁膜を用いてもよい。既述の第2実施形態では、TMAH溶液によるゲート電極のエッチングを防ぐため、ゲート電極を構成するポリシリコン層14図5a参照に、エッチング速度を遅らせる効果のあるp型不純物を導入した。しかしながら、本実施形態では、このようにエッチング速度が遅くなるとゲート電極の除去が困難となるので、ポリシリコン層44にp型不純物を導入しない。次に、図21bに示す断面構造を得るまでの工程について説明する。まず、フォトリソグラフィによりポリシリコン層44をパターニングしてゲート電極44cとする。続いて、ゲート電極44cをマスクにしてシリコン基板40にp型不純物として例えばボロンをイオン注入し、ゲート電極44cの第1、第2側面44a、44bの横のシリコン基板40に第1、第2ソースドレインエクステンション46a、46bを浅く形成する。このイオン注入の条件は、実際の製品用のMOSトランジスタと同じものが採用され、例えば加速エネルギ約02~10KeV、ドーズ量約1×1014~5×1015cm2が採用される。必要に応じて同時に砒素、リン、アンチモンなどのポケット注入を行う。またn型不純物を用いた第1、第2ソースドレインエクステンション46a、46bを浅く形成してもよい。その後、シランを用いるプラズマCVD法により、サイドウォール用絶縁層45として二酸化シリコン層を全面に厚さ約5~100nmに形成し、このサイドウォール用絶縁層45でゲート電極44の第1、第2側面44a、44bを覆う。なお、二酸化シリコン層に代えて、窒化シリコン層をサイドウォール用絶縁層45として形成してもよい。次に、図21cに示す断面構造を得るまでの工程について説明する。まず、プラズマエッチングにより、サイドウォール用絶縁層45をエッチバックして、第1、第2側面44a、44bにサイドウォール45a、45bとして残す。また、このエッチングでは、サイドウォール45a、45bで覆われていない部分のゲート絶縁膜43もエッチングされ、ゲート絶縁膜43がゲート電極44cの下にのみ残る。更に、実際の製品用のMOSトランジスタと同じようにして、ゲート電極44cとサイドウォール45a、45bとをマスクにし、シリコン基板40にp型不純物として例えばボロンを加速エネルギ約1~10KeV、ドーズ量約5×1014~1×1016cm2程度の条件でイオン注入する。これにより、ソースドレインエクステンション46a、46bよりも深くて濃いソースドレイン領域47a、47bがゲート電極44cの横のシリコン基板40に形成される。必要に応じてこの不純物注入を省略してよい。その後に、例えば基板温度約950~1050°C、処理時間0~10秒の条件で活性化アニールを行い、ソースドレイン領域47a、47b内の不純物を活性化させる。次に、図21dに示す断面構造を得るまでの工程について説明する。まず、体積濃度が5~30、温度が0~50°CのTMAH溶液内にシリコン基板40を浸し、二酸化シリコンで覆われていない部分のシリコン基板40やゲート電極44cをエッチングする。図2に示した実験結果のように、TMAH溶液はシリコンと二酸化シリコンとのエッチング選択性が極めて良い。従って、このエッチングでは、膜厚の薄い二酸化シリコン層よりなるゲート絶縁膜43の膜減りは無視できるほど小さく、ゲート絶縁膜43下のチャネルがダメージを受けることは無い。そして、このエッチングにより、素子分離絶縁膜41やサイドウォール45a、45bで覆われていない部分のシリコン基板40には第1、第2リセス40a、40bが形成されることになる。なお、TMAH溶液に代えて有機アルカリ溶液でこのエッチングを行ってもよく、その場合でもチャネルが受けるダメージは少ない。その後に、図22に示すように、HFフッ酸とHClとを119の体積比で混合してなるエッチング液中にシリコン基板40を浸し、二酸化シリコンよりなる素子分離絶縁膜41、サイドウォール15a、15b、及びゲート絶縁膜43を選択的に除去することにより、キャリア分布を測定すべきチャネル40dを表出させる。そのチャネル40dは、エッチング液中に含まれる水素イオンによって水素終端される共に、化学的にアクティブな状態となる。以上により、チャネル40dが表出したTEGの基本構造が完成したことになる。次に、このTEGのチャネル40dにおけるキャリア分布を評価する方法について、図23を参照しながら説明する。まず、上記によって作製されたTEGを、プローブ顕微鏡の一種である走査型トンネル顕微鏡STMScanningTunnelingMicroscopy内に入れ、プローブ50の先端が非接触の状態で、チャネル40dと平行な一平面内でプローブ50を走査する。このとき、プローブ50とシリコン基板40との間には所定の電圧が印加されており、チャネル40dにおけるキャリア分布に応じて、プローブとシリコン基板40との間を流れるトンネル電流の大きさが変化する。このトンネル電流の変化を可視化することにより、チャネル40dでのキャリア分布を把握することができる。以上説明した本実施形態によれば、図21dのようにTMAH溶液や有機アルカリ溶液でゲート電極44cを選択的にエッチングし、その後、図22に示したように、HFとHClとを混合してなるエッチング液でゲート絶縁膜43をエッチングして除去し、チャネル40dを露出させる。このように、シリコンと二酸化シリコンとの選択性の高いTMAH溶液や有機アルカリ溶液を用いることにより、ゲート電極44c下のチャネル領域44dにダメージを与えることなく、ゲート電極44cのみを高いエッチング選択性で除去することができる。そのため、チャネル40dを露出する過程において、そのチャネル内のキャリア分布が変動する恐れが無く、実際の使用に供されるMOSトランジスタにおけるのと略同じキャリア分布を測定することができ、MOSトランジスタの性能を精度良く評価することが可能となる。更に、本実施形態によれば、HFを含むエッチング液でゲート絶縁膜43をエッチングして除去するので、ゲート絶縁膜43が除去された後に露出するチャネル40dの表面が自動的に水素終端される。STMによるキャリア分布の測定では、測定面における導電性の変化を明確に観察するために、測定面が水素終端されているのが好ましいが、上記によれば、ゲート絶縁膜43の除去と同時に水素終端を行うことができるので、水素終端のための工程が必要なく、簡便にキャリア分布を測定することができる。図24a、bは、本実施形態のTEGの表面をSTMで実際に走査し、その凹凸像を基にして描いた図であり、図24bは図24aの像の輝度を誇張したものである。そして、図25は、図24a、bのTEGのチャネル40dにおけるキャリア分布をSTMで観察して得られた像である。上記したように、本実施形態ではゲート電極44cをエッチングして除去するときにチャネルにダメージが入り難いので、図25に示されるキャリア分布は、実際の使用に供されるMOSトランジスタにおけるのと略同じ分布であると期待される。このような本実施形態に対し、ゲート電極44cの除去にプラズマエッチングを採用することも考えられる。しかし、プラズマエッチングでは、エッチング雰囲気中のイオンの運動エネルギによって、エッチングが進行するにつれてゲート絶縁膜43を通じてチャネル40dにダメージが入るので、キャリア分布が変動してしまい、本実施形態のようにMOSトランジスタの性能を精度良く評価することはできない。また、本実施形態で評価の対象となるMOSトランジスタは、第1、第2リセス40a、40b内にSiGe層等のソースドレイン材料層を形成してチャネルに応力を与えるタイプのものに限定されない。例えば、実使用下においてリセスが存在しない通常のタイプのMOSトランジスタも評価の対象となり得る。但し、このタイプのMOSトランジスタ用のTEGでも、図21dの工程でゲート電極44cをエッチングするときに、素子分離絶縁膜41が無い部分のシリコン基板40がエッチングされるので、その部分にリセス40a、40bが形成されることになる。11第11実施形態次に、本発明の第11実施形態に係る半導体装置の評価方法について説明する。図26は、本実施形態で使用されるTEGの断面図である。第10実施形態では、プローブ顕微鏡の一種であるSTMによりチャネル40dを観察した。これに対し、本実施形態では、走査容量顕微鏡を用いてチャネル40dを観察する。走査容量顕微鏡では、顕微鏡のプローブとチャネル40dとでキャパシタを構成し、そのキャパシタの容量値を検出することでチャネル40dにおける不純物分布を観察する。本実施形態では、このキャパシタの誘電体層を形成するために、チャネル40dの表面に、オゾンを照射して、図26に示すような二酸化シリコン層誘電体層51をシリコン基板40の表面に厚さ約10nm程度に形成する。その後に、図27に示すように、走査容量顕微鏡のプローブ52の先端を二酸化シリコン層51の表面に当接させながら、二酸化シリコン層51をプローブ52で走査し、二酸化シリコン層51の上からチャネル40d内のキャリア分布を得る。このように、走査容量顕微鏡でチャネル40dを観察する場合でも、第10実施形態と同様に、TMAH溶液を用いたウエットエッチングでゲート電極44cを除去することにより、シリコン基板40にダメージが入るのを防ぐことができ、実際の使用に供されるMOSトランジスタにおけるのと略同じキャリア分布を測定することが可能となる。なお、上記では走査容量顕微鏡を用いたが、これに代えて走査拡がり抵抗顕微鏡を用いても、本実施形態と同じ利点を得ることができる。以下に、本発明の特徴を付記する。付記1半導体基板と、前記半導体基板の上に順に形成されたゲート絶縁膜及びゲート電極と、前記ゲート電極の横の前記半導体基板の穴に形成されたソースドレイン材料層と、を有し、前記穴の前記ゲート電極寄りの側面が、前記半導体基板の少なくとも一つの結晶面で構成されることを特徴とする半導体装置。付記2前記穴の前記側面が二つの結晶面で構成され、該側面の断面形状が凹状であることを特徴とする付記1に記載の半導体装置。付記3前記穴の前記側面が二つの結晶面で構成され、該側面の断面形状が凸状であることを特徴とする付記1に記載の半導体装置。付記4前記穴の下の前記半導体基板に、埋め込み絶縁層が形成されたことを特徴とする付記3に記載の半導体装置。付記5前記穴の前記側面が、前記半導体基板に対して垂直な単一の結晶面で構成されることを特徴とする付記1に記載の半導体装置。付記6前記半導体基板がシリコン基板であり、前記シリコン基板の表面の面方位が110であり、前記ゲート電極のゲート幅方向が前記シリコン基板の[111]方向であることを特徴とする付記5に記載の半導体装置。付記7前記半導体基板がシリコン基板であり、前記穴の前記側面が前記シリコン基板の111面で構成されることを特徴とする付記1に記載の半導体装置。付記8前記シリコン基板の表面の面方位が001であることを特徴とする付記7に記載の半導体装置。付記9前記シリコン基板の表面の面方位が110であり、前記ゲート電極のゲート幅方向が前記シリコン基板の[100]方向であることを特徴とする付記7に記載の半導体装置。付記10前記穴の上端部が、前記サイドウォールの下方に入り込み、前記ゲート電極下のチャネルとの距離が近づけられたことを特徴とする付記1に記載の半導体装置。付記11前記ゲート電極の全体が、高融点金属のシリサイドによって構成されることを特徴とする付記1に記載の半導体装置。付記12前記ソースドレイン材料層はSiGe層であることを特徴とする付記1に記載の半導体装置。付記13前記ソースドレイン材料層は金属層であることを特徴とする付記1に記載の半導体装置。付記14半導体基板の上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜の上にゲート電極を形成する工程と、前記ゲート電極の側面にサイドウォールを形成する工程と、前記サイドウォールを形成した後に、有機アルカリ溶液又はTMAH溶液をエッチング液として用いて、前記ゲート電極の横の前記半導体基板に穴を形成する工程と、前記穴にソースドレイン材料層を形成する工程と、を有することを特徴とする半導体装置の製造方法。付記15前記穴を形成する工程において、前記エッチング液によって前記ゲート電極の厚さが薄くなり、前記穴を形成した後に、前記ソースドレイン材料層と前記ゲート電極の上に高融点金属層を形成する工程と、前記高融点金属層を加熱して前記ゲート電極と反応させ、該ゲート電極の全体をシリサイド化する工程とを有することを特徴とする付記14に記載の半導体装置の製造方法。付記16前記穴を形成する工程の前に、前記ゲート電極にp型不純物を導入する工程を有することを特徴とする付記15に記載の半導体装置の製造方法。付記17前記穴を形成する工程の前に、前記シリコン基板に第1導電型不純物拡散領域を形成する工程と、前記半導体基板に、第2導電型不純物拡散領域を前記第1導電型不純物拡散領域よりも深く形成する工程とを有し、前記穴を形成する工程において、前記穴を前記第1導電型不純物拡散領域よりも深く形成することを特徴とする付記14に記載の半導体装置の製造方法。付記18前記第1導電型不純物拡散領域を形成する工程は、前記ゲート電極をマスクにしながら第1導電型不純物を前記シリコン基板に導入してソースドレインエクステンションを形成し、該ソースドレインエクステンションを前記第1不純物拡散領域とすることにより行われ、前記第2導電型不純物拡散領域を形成する工程は、前記ゲート電極と前記サイドウォールとをマスクにして第2導電型不純物を前記シリコン基板に導入して行われることを特徴とする付記17に記載の半導体装置の製造方法。付記19前記サイドウォールを形成する工程は、前記ゲート電極の側面に第1サイドウォールを形成する工程と、前記第1サイドウォールの側面に第2サイドウォールを形成する工程とを有し、前記第1サイドウォールを形成する工程の後に、該第1サイドウォールをマスクにしながら第1導電型不純物を前記シリコン基板に導入してソースドレイン領域を形成する工程を更に有することを特徴とする付記18に記載の半導体装置の製造方法。付記20前記第1導電型不純物拡散領域としてp型不純物拡散領域を形成し、前記第2導電型不純物拡散領域としてn型不純物拡散領域を形成することを特徴とする付記17に記載の半導体装置の製造方法。付記21前記第1導電型不純物拡散領域としてp型不純物拡散領域を形成し、前記第2導電型不純物拡散領域として、前記第1導電型不純物拡散領域よりも不純物濃度が高いp型不純物拡散領域を形成することを特徴とする付記17の半導体装置の製造方法。付記22前記第1導電型不純物拡散領域として、ソースドレインエクステンション、又はソースドレイン領域を形成することを特徴とする付記21に記載の半導体装置の製造方法。付記23前記半導体基板としてSOI基板を使用することを特徴とする付記14に記載の半導体装置の製造方法。付記24前記半導体基板としてシリコン基板を使用することを特徴とする付記14に記載の半導体装置の製造方法。付記25前記シリコン基板として表面の面方位が001の基板を使用することを特徴とする付記24に記載の半導体装置の製造方法。付記26前記シリコン基板として表面の面方位が110の基板を使用し、且つ、前記ゲート電極を形成する工程において、ゲート幅方向が[111]方向となるように前記ゲート電極を形成することを特徴とする付記24に記載の半導体装置の製造方法。付記27前記シリコン基板として表面の面方位が110の基板を使用し、且つ、前記ゲート電極を形成する工程において、ゲート幅方向が[100]方向となるように前記ゲート電極を形成することを特徴とする付記24に記載の半導体装置の製造方法。付記28前記サイドウォールを形成するときの基板温度を調節することにより、前記穴の上端部が前記サイドウォールの下方に入り込む量を制御することを特徴とする付記14に記載の半導体装置の製造方法。付記29前記有機アルカリ溶液として、水酸化アンモニウム溶液とIPAとの混合溶液を使用することを特徴とする付記14に記載の半導体装置の製造方法。付記30前記ソースドレイン材料層として、SiGe層をエピタキシャル成長させることを特徴とする付記14に記載の半導体装置の製造方法。付記31前記ソースドレイン材料層として、金属層を形成することを特徴とする付記14に記載の半導体装置の製造方法。付記32有機アルカリ溶液又はTMAH溶液をエッチング液として用いることにより、半導体基板に形成されたMOSトランジスタのゲート電極を選択的にエッチングして除去する工程と、前記MOSトランジスタのゲート絶縁膜をウエットエッチングして除去することにより、前記MOSトランジスタのチャネルを露出させる工程と、前記露出したチャネルにおけるキャリア分布を顕微鏡で調べる工程と、を有することを有することを特徴とする半導体装置の評価方法。付記33前記チャネルを露出させる工程において、フッ酸を含むエッチング液で前記ゲート絶縁膜を除去し、前記不純物分布を調べる工程において、前記顕微鏡としてプローブ顕微鏡を使用することを特徴とする付記32に記載の半導体装置の評価方法。付記34前記露出したチャネルの上に誘電体層を形成する工程を更に有し、前記不純物分布を調べる工程において、前記顕微鏡として走査容量顕微鏡又は走査拡がり抵抗顕微鏡を使用して、前記誘電体層の上から前記キャリア分布を調べることを特徴とする付記32に記載の半導体装置の評価方法。付記35前記誘電体層を形成する工程は、前記チャネルの部分の前記半導体にオゾンを照射して酸化層を形成することにより行われることを特徴とする付記34に記載の半導体装置の評価方法。付記36前記半導体基板としてシリコン基板を使用することを特徴とする付記32に記載の半導体装置の評価方法。