"入力された信号を分配する分配回路と、前記分配回路が分配した前記信号を増幅するFETセルと、前記分配回路と前記FETセルのゲート端子との間に直列に接続され、キャパシタと抵抗との並列回路から構成される安定化回路と、前記FETセルが増幅した前記信号を合成する合成回路とを備え、前記安定化回路を前記FETセルごとに直列に配置することを特徴とする高周波増幅器。前記安定化回路は、前記FETセルが形成された半導体基板上に配置されることを特徴とする請求項1に記載の高周波増幅器。前記安定化回路は、前記FETセルが配置された半導体基板以外の基板上に配置されることを特徴とする請求項1に記載の高周波増幅器。前記分配回路、前記安定化回路、および前記合成回路は、前記FETセルが配置された半導体基板以外の基板上に配置されることを特徴とする請求項1に記載の高周波増幅器。前記分配回路と前記安定化回路とは、前記FETセルが配置された半導体基板以外の同一の基板上に配置されることを特徴とする請求項4に記載の高周波増幅器。前記安定化回路は、第1の誘電体基板と第2の誘電体基板とを備え、前記第1の誘電体基板上には、前記分配回路の並列キャパシタが配置され、前記第2の誘電体基板上には、前記並列回路が配置され、前記第1の誘電体基板上の前記キャパシタと前記第2の誘電体基板上の前記並列回路の前記抵抗とは、スルーホールを介して接続されることを特徴とする請求項4または5に記載の高周波増幅器。前記半導体基板以外の基板は、誘電体基板であることを特徴とする請求項3~5のいずれか1項に記載の高周波増幅器。セル間に配置された抵抗は、隣接したユニットセルからなるループで起こる発振の抑制には有効であるものの、離れたユニットセルからなるループで起こる発振の抑制には効果がないという問題があった。また、ゲート端子と接地との間に抵抗を配置する場合、高周波特性の劣化高周波信号の流出を防ぐために大きなインダクタを形成しなければならないという問題があった。本実施の形態が解決しようとする課題は、ユニットセルの組み合わせで形成されるすべてのループ発振を抑制することができる高周波増幅器を提供することにある。本実施の形態に係る高周波増幅器は、各ユニットセルに対して直列に安定化回路を配置することにより、隣接したユニットセルからなるループで起こる発振も、離れたユニットセルからなるループで起こる発振も抑制することができる。次に、図面を参照して、実施の形態を説明する。以下において、同じ要素には同じ符号を付して説明の重複を避け、説明を簡略にする。図面は模式的なものであり、現実のものとは異なることに留意すべきである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。以下に示す実施の形態は、技術的思想を具体化するための装置や方法を例示するものであって、実施の形態は、各構成部品の配置などを下記のものに特定するものでない。この実施の形態は、特許請求の範囲において、種々の変更を加えることができる。[第1の実施の形態]第1の実施の形態に係る高周波増幅器の模式的平面パターン構成は、図1に示すように表され、図1に示す高周波増幅器の回路構成は、図2に示すように表される。図1のI-I線に沿う模式的断面構造は、図3に示すように表され、図1のII-II線に沿う模式的断面構造は、図4に示すように表される。第1の実施の形態に係る高周波電力増幅器は、例えば、モノリシックマイクロ波集積回路MMIC:MonolithicMicrowaveIntegratedCircuitであって、図1~図4に示すように、半導体基板24と、半導体基板24上にそれぞれ配置される入力端子Pi、分配ラインSL1、分配ラインSL2、スタブ回路ST、分配ラインSL3、増幅素子FETセル、合成ラインSL4、合成ラインSL5、および出力端子Poを備える。第1の実施の形態に係る高周波電力増幅器は、大電力を得るために、入力信号を分配回路分配ラインSL1,SL2で分配し、分配された信号を複数の増幅素子FETセルで増幅した後に、増幅された入力信号を分配回路合成ラインSL4,SL5で合成して、出力する。このため、第1の実施の形態に係る高周波電力増幅器は、分配された入力信号の数に応じて、複数この場合4つのユニットセルFETセルを備えている。より具体的には、高周波の入力信号は、入力端子Piから入力され、分配ラインSL1は、入力端子Piから入力された信号を2つに分配し、分配ラインSL2は、分配ラインSL1が分配したそれぞれの信号をさらに2つに分配する。分配ラインSL2が分配した各信号は、分配ラインSL3を介してFETセルのゲート端子電極Gにそれぞれ入力されて電力増幅される。FETセルのドレイン端子に接続される合成ラインSL4は、各FETセルが電力増幅した2組の信号を1つに合成し、合成ラインSL5は、合成ラインSL4が合成した信号をさらに1つの信号に合成する。出力端子Poは、合成ラインSL5が合成した信号を外部に出力する。また、分配器SL2が分配したそれぞれの信号の伝送経路上には、スタブ回路STがそれぞれ配置されている。分配回路分配ラインSL2とそれに対応するFETセルのゲート端子電極Gとの間には、FETセルごとに安定化回路10が配置されている。安定化回路10は、隣接したユニットセルからなるループで起こる発振や、離れたユニットセルからなるループで起こる発振を抑制するための回路であり、分配回路分配ラインSL2とゲート端子電極Gとの間にそれぞれ直列に接続される。安定化回路10は、キャパシタCと抵抗Rとの並列回路から構成される。図3は、第1の実施の形態に係る安定化回路10を構成する抵抗Rの構成例を示している。抵抗Rは、半導体基板24上に配置された電極12の一方の端と電極14の一方の端との間の半導体基板24上に配置された抵抗体16から構成される。電極12の先端部と電極14の先端部は、それぞれ、抵抗体16に乗り上げるようにして抵抗体16と接続している。一方、電極12の他方の端は、分配ラインSL2に接続され、電極14の他方の端は、分配ラインSL3に接続されている。抵抗Rとしては、例えば、R=30Ω程度のものを用いる。30Ωの抵抗Rを実現するための抵抗体16としては、表1に例示するように、例えば、材質がGaAsSiドーズ量4×1013/cm2であれば、線幅約50μm×長さ約20μm程度とし、材質がAlGaN/GaNAlGaN層のAl組成25、厚さ25nmであれば、線幅約50μm×長さ約4μm程度とすればよい。図4は、第1の実施の形態に係る安定化回路10を構成するキャパシタCの構成例を示している。キャパシタCは、MIM構造金属-絶縁体-金属構造、つまり絶縁層17を金属電極12,14で挟み込んだ構造で形成されており、半導体基板24上に配置された電極12および電極14と、電極12の一方の端と電極14の一方の端との間の半導体基板24上に配置された絶縁層17とから構成される。絶縁層17は、電極12に乗り上げるようにして電極12と接続され、電極14は、絶縁層17に乗り上げるようにして絶縁層17と接続されている。したがって、絶縁層17を電極12、14で挟み込んだ構造になっている。一方、電極12の他端は、分配ラインSL2に接続され、電極14の他端は、分配ラインSL3に接続されている。キャパシタCとしては、例えば、容量値が約0.5~約1.0pF程度のものを用いる。絶縁層17としては、表2に例示するように、C=0.85pFに対して、材質がSiN膜厚約0.2μmであれば、辺の長さを約50μm×約50μm程度とし、材質がSiO2膜厚約0.1μmであれば、辺の長さを約50μm×約50μm程度とすればよい。第1の実施の形態に係る高周波増幅器の半導体基板24に搭載される半導体装置の模式的平面パターン構成の図1のJ部分の拡大図は、図5に示すように表され、図5のIII-III線に沿う模式的断面構造は、図6に示すように表される。第1の実施の形態に係る高周波増幅器の半導体基板24に搭載される半導体装置において、複数のFETセルは、半導体基板110と、半導体基板110の第1表面に配置され、それぞれ複数のフィンガーを有するゲートフィンガー電極124、ソースフィンガー電極120およびドレインフィンガー電極122と、半導体基板110の第1表面に配置され、ゲートフィンガー電極124、ソースフィンガー電極120およびドレインフィンガー電極122ごとに複数のフィンガーをそれぞれ束ねて形成した複数のゲート端子電極G、複数のソース端子電極Sおよびドレイン端子電極Dと、ソース端子電極Sの下部に配置されたVIAホール図示省略と、半導体基板110の第1表面と反対側の第2表面に配置され、ソース端子電極Sに対してVIAホールを介して接続された接地電極図示省略とを備える。ゲート端子電極Gには、ボンディングワイヤが接続され、ドレイン端子電極Dには、ボンディングワイヤが接続され、ソース端子電極Sの下部には、VIAホール図示省略が形成され、VIAホールの内壁に形成されたバリア金属層図示省略およびバリア金属層上に形成され、VIAホールを充填する充填金属層図示省略を介してソース端子電極Sは、接地電極図示省略に接続されている。半導体基板110は、GaAs基板、SiC基板、GaN基板、SiC基板上にGaNエピタキシャル層を形成した基板、SiC基板上にGaN/AlGaNからなるヘテロ接合エピタキシャル層を形成した基板、サファイア基板、若しくはダイヤモンド基板のいずれかである。第1の実施の形態に係る高周波増幅器の半導体基板24に搭載される半導体装置のFETセルの構成例は、図6に示すように、半導体基板110と、半導体基板110上に配置された窒化物系化合物半導体層112と、窒化物系化合物半導体層112上に配置されたアルミニウム窒化ガリウム層AlxGa1xN0.1≦x≦1118と、アルミニウム窒化ガリウム層AlxGa1xN0.1≦x≦1118上に配置されたソースフィンガー電極S120、ゲートフィンガー電極G124およびドレインフィンガー電極D122とを備える。窒化物系化合物半導体層112とアルミニウム窒化ガリウム層AlxGa1xN0.1≦x≦1118との界面には、2次元電子ガス2DEG:TwoDimensionalElectronGas層116が形成されている。図6に示す構成例では、高電子移動度トランジスタHEMT:HighElectronMobilityTransistorが示されている。図7は、隣接したユニットセル間のループを示しており、図8は、離散したユニットセル間のループを示している。第1の実施の形態に係る高周波増幅器では、図1に示したように、分配回路分配ラインSL2とそれに対応する各FETセルのそれぞれのゲート端子電極Gとの間には、FETセルごとに安定化回路10が配置されている。全てのループ波いずれかの安定化回路を通るので、第1の実施の形態に係る高周波増幅器によれば、隣接したユニットセルからなるループ図7に例示するループLP1で起こる発振のみならず、離れたユニットセルからなるループ図8に例示するループLP2で起こる発振についても抑制することができる。すなわち、第1の実施の形態に係る高周波増幅器によれば、安定化回路10を、ユニットセル間ではなく、ユニットセルごとに配置しているので、いかなるセルの組み合わせによるループ発振に対しても有効となる。図9は、比較例に係る安定化回路であって、シャント抵抗による安定化回路の構成例を示す。また、図10は、第1の実施の形態に係る高周波増幅器が備える安定化回路10であって、シリーズ抵抗による安定化回路の構成例を示す。図9および図10に示すそれぞれの安定化回路は、15GHzで動作する高周波増幅器を安定化するために検討されており、7GHz以上で動作した場合でも安定化係数が1を超えるように設計されている。これは、ループ発振が生じやすい周波数は、動作周波数の整数倍と1/2であり、したがって動作周波数の1/2よりも高い周波数において安定化係数が1を超えていればループ発振は生じないからである。また、比較例に係る安定化回路シャント抵抗による安定化回路では、図9に示すように、ゲート端子電極と接地との間に抵抗Rを入れる場合、高周波特性の劣化高周波信号の流出を防ぐために、大きなインダクタLを配置しなければならない。一方、第1の実施の形態に係る安定化回路10シリーズ抵抗による安定化回路では、図9に示すように、キャパシタCと抵抗Rとの並列回路から構成されており、比較例に係る安定化回路のようなインダクタLを配置する必要はない。また、比較例に係る安定化回路シャント抵抗による安定化回路の場合は、接地が必要となるので、VIAホールを必要とするが、第1の実施の形態に係る安定化回路10シリーズ抵抗による安定化回路の場合は、接地が不要なのでレイアウトがしやすい。図11は、比較例に係る安定化回路シャント抵抗による安定化回路と第1の実施の形態に係る安定化回路シリーズ抵抗による安定化回路において、それぞれの安定化係数への効果を比較するための図である。図11において、線m6はシャント抵抗による安定化回路の場合、線m5はシリーズ抵抗による安定化回路の場合、線m2は安定化回路なしの場合の安定化係数を示している。例えば、7GHzにおける利得について注目すると、シャント抵抗による安定化回路の場合の安定化係数は1.840であり、シリーズ抵抗による安定化回路の場合の安定化係数は1.041である。一方、安定化回路なしの場合の安定化係数は、20GHzを超える付近でようやく1に達する。したがって、図11から明らかなように、シャント抵抗による安定化回路の場合でもシリーズ抵抗による安定化回路の場合でも、動作周波数15GHzの1/2よりも高い周波数約7GHz以上の周波数において、安定化係数は1を超えるすなわち、1/2fの安定化係数kを1以上にできる。図12は、比較例に係る安定化回路シャント抵抗による安定化回路と第1の実施の形態に係る安定化回路シリーズ抵抗による安定化回路において、それぞれの利得への影響を比較するための図である。図12において、線m3はシャント抵抗による安定化回路の場合、線m4はシリーズ抵抗による安定化回路の場合、線m1は安定化回路なしの場合の利得への影響を示している。例えば、動作周波数15GHzにおける利得について注目すると、シャント抵抗による安定化回路の場合の利得は4.759dBであり、シリーズ抵抗による安定化回路の場合の利得は4.729dBである。したがって、図12から明らかなように、動作周波数15GHzにおいては、シャント抵抗による安定化回路の場合でもシリーズ抵抗による安定化回路の場合でも、安定化回路なしの場合の利得5.790dBと比較しても約1dB程度しか利得は低下しない。以上説明したように、第1の実施の形態に係る高周波増幅器が備える安定化回路10は、分配回路分配ラインSL2とゲート端子電極Gとの間にそれぞれ直列に接続され、キャパシタCと抵抗Rとの並列回路から構成されており、シャント抵抗による安定化回路と同等の効果を奏する。[第2の実施の形態]第2の実施の形態に係る高周波増幅器の模式的平面パターン構成は、図13に示すように表され、図13に示す高周波増幅器の回路構成は、図14に示すように表される。図13のIV-IV線に沿う模式的断面構造は、図15に示すように表され、図1のV-V線に沿う模式的断面構造は、図16に示すように表され、図1のVI-VI線に沿う模式的断面構造は、図17に示すように表される。第2の実施の形態に係る高周波電力増幅器は、いわゆるディスクリート半導体個別半導体装置であって、図13~図16に示すように、入力信号を分配する分配回路が形成される入力回路基板20と、ユニットセル間で起こるループ発振を抑制する安定化回路10が形成されるRC回路基板22と、入力回路基板20により分配された入力信号を増幅する増幅素子が形成される半導体基板24と、複数の増幅素子からの出力を合成する合成回路が形成される出力回路基板26とを備える。なお、入力回路基板20、RC回路基板22、および出力回路基板26は、誘電体基板上に形成される。入力回路基板20には、入力端子Pi、分配ラインSL1、および分配ラインSL2が配置される。RC回路基板22には、安定化回路10が配置され、半導体基板24には、増幅素子FETセルが配置される。出力回路基板26には、合成ラインSL4、合成ラインSL5、および出力端子Poが配置される。分配ラインSL2と安定化回路10とは、ボンディングワイヤBW1L1によりそれぞれ接続され、安定化回路10とFETセルのゲート端子電極Gとは、ボンディングワイヤBW2L2によりそれぞれ接続され、FETセルのドレイン端子電極Dと合成ラインSL4とは、ボンディングワイヤBW3L3によりそれぞれ接続される。すなわち、第2の実施の形態に係る高周波電力増幅器においては、キャパシタCと抵抗Rとの並列回路から構成される安定化回路10は、半導体基板24上に配置されず、半導体基板24とは別のRC回路基板22上に配置されている。第2の実施の形態に係る高周波電力増幅器は、大電力を得るために、複数この場合4つのユニットセルFETセルを備えている。このためユニットセル数に応じて、入力信号を分配ラインSL1,SL1で分配し、分配された信号を複数の増幅素子FETセルで増幅した後に、増幅された入力信号を合成ラインSL4,SL5で合成して、出力する。より具体的には、高周波の入力信号は、入力端子Piから入力され、分配ラインSL1は、入力端子Piから入力された信号を2つに分配し、分配ラインSL2は、分配ラインSL1が分配したそれぞれの信号をさらに2つに分配する。分配ラインSL2が分配した各信号は、対応するゲート端子電極Gを介してFETセルにそれぞれ入力されて電力増幅される。FETセルのドレイン端子に接続される合成ラインSL4は、各FETセルが電力増幅した2組の信号を1つに合成し、合成ラインSL5は、合成ラインSL4が合成した信号をさらに1つの信号に合成する。出力端子Poは、合成ラインSL5が合成した信号を外部に出力する。分配回路分配ラインSL2とそれに対応するFETセルのゲート端子電極Gとの間には、FETセルごとに安定化回路10が配置されている。安定化回路10は、隣接したユニットセルからなるループで起こる発振や、離れたユニットセルからなるループで起こる発振を抑制するための回路であり、分配回路分配ラインSL2とゲート端子電極Gとの間にそれぞれ直列に接続される。安定化回路10は、キャパシタCと抵抗Rとの並列回路から構成される。図15~図17は、第2の実施の形態に係る安定化回路10の構成例を示している。第2の実施の形態に係る安定化回路10では、第1の誘電体基板RC回路基板22と第2の誘電体基板21とが積載されている。第1の誘電体基板22上には、分配回路の並列キャパシタC1が形成され、第2の誘電体基板21上には、キャパシタCと抵抗Rとの並列回路から構成される安定化回路10が形成され、第1の誘電体基板22上のキャパシタC1と第2の誘電体基板21上の抵抗Rとは、スルーホールTHに形成されたスルーホール電極21bを介して接続されている。キャパシタC1は、接地電極22aおよび電極21aから形成される。抵抗Rは、第2の誘電体基板21上に配置された抵抗体18から構成され、キャパシタCは、キャパシタ基板構造を有しており、電極21aおよび電極21cから形成される。第1の誘電体基板22は、例えば、高誘電体K=140材料が選択され、その厚さは約0.1mm程度に形成される。第2の誘電体基板21は、例えば、アルミナK=10材料が選択され、その厚さは約0.1mm程度に形成される。抵抗体18としては、例えば、シート抵抗50Ω/□であるNiCrを用い、形状は、幅約50μm×長さ約30μm程度とする。キャパシタCとしては、例えば、容量値が約0.5~約1.0pF程度のものを用いる。キャパシタCを実現するためのキャパシタ基板第2の誘電体基板21としては、表3に例示するように、C=0.85pFに対して、材質がアルミナ厚さ約100μmで、辺の長さを約1mm×約1mm程度とする。以上説明したように、第2の実施の形態に係る高周波増幅器によれば、FETセルごとに安定化回路10が配置されているので、隣接したユニットセルからなるループで起こる発振のみならず、離れたユニットセルからなるループで起こる発振についても抑制することができる。すなわち、安定化回路10を、ユニットセル間ではなく、ユニットセル間ごとに配置しているので、いかなるセルの組み合わせによるループ発振に対しても有効となる。また、第2の実施の形態に係る高周波増幅器が備える安定化回路10は、分配回路分配ラインSL2とゲート端子電極Gとの間にそれぞれ直列に接続され、キャパシタCと抵抗Rとの並列回路から構成されており、シャント抵抗による安定化回路と同等の効果を奏する。さらにまた、第2の実施の形態に係る高周波増幅器のようなディスクリート型の場合、シャント抵抗による安定化回路を形成するときにシャントコイルが必要となり、その結果、整合回路のシリーズコイルとの結合の影響を受けやすいが、シリーズ抵抗による安定化回路を形成する場合には、そのような結合は生じない。[第3の実施の形態]第3の実施の形態に係る高周波増幅器の模式的平面パターン構成は、図18に示すように表され、図18に示す高周波増幅器の回路構成は、図19に示すように表される。第3の実施の形態に係る高周波電力増幅器は、いわゆるディスクリート半導体個別半導体装置であって、図18~図19に示すように、入力信号を分配する分配回路とユニットセル間で起こるループ発振を抑制する安定化回路10が形成されるとが形成される入力回路基板19と、分配された信号を増幅する増幅素子が形成される半導体基板24と、複数の増幅素子の出力を合成する合成回路が形成される出力回路基板26とを備える。なお、入力回路基板19および出力回路基板26は、誘電体基板により構成される。入力回路基板20には、入力端子Pi、分配ラインSL1、分配ラインSL2、スタブ回路ST、および安定化回路10が配置される。半導体基板24には、分配ラインSL3、増幅素子FETセルが配置される。出力回路基板26には、合成ラインSL4、合成ラインSL5、および出力端子Poが配置される。安定化回路10と分配ラインSL3とは、ボンディングワイヤBW2L2によりそれぞれ接続され、FETセルのドレイン端子電極Dと合成ラインSL4とは、ボンディングワイヤBW3L3によりそれぞれ接続される。すなわち、第3の実施の形態に係る高周波電力増幅器においては、キャパシタCと抵抗Rとの並列回路から構成される安定化回路10は、半導体基板24上に配置されず、半導体基板24とは別の入力回路基板19上に分配回路とともに配置されている。第3の実施の形態に係る高周波電力増幅器は、大電力を得るために、複数この場合4つのユニットセルFETセルを備えている。このためユニットセル数に応じて、入力信号を分配ラインSL1,SL1で分配し、分配された信号を複数の増幅素子FETセルで増幅した後に、増幅された入力信号を合成ラインSL4,SL5で合成して、出力する。より具体的には、高周波の入力信号は、入力端子Piから入力され、分配ラインSL1は、入力端子Piから入力された信号を2つに分配し、分配ラインSL2は、分配ラインSL1が分配したそれぞれの信号をさらに2つに分配する。分配ラインSL2が分配した各信号は、分配ラインSL3を介してゲート端子電極GからFETセルにそれぞれ入力されて電力増幅される。FETセルのドレイン端子に接続される合成ラインSL4は、各FETセルが電力増幅した2組の信号を1つに合成し、合成ラインSL5は、合成ラインSL4が合成した信号をさらに1つの信号に合成する。出力端子Poは、合成ラインSL5が合成した信号を外部に出力する。また、分配器SL2が分配したそれぞれの信号の伝送経路上には、スタブ回路STがそれぞれ配置されている。分配回路分配ラインSL2とそれに対応するFETセルのゲート端子電極Gとの間には、FETセルごとに安定化回路10が配置されている。安定化回路10は、隣接したユニットセルからなるループで起こる発振や、離れたユニットセルからなるループで起こる発振を抑制するための回路であり、分配回路分配ラインSL2とゲート端子電極Gとの間にそれぞれ直列に接続される。安定化回路10は、キャパシタCと抵抗Rとの並列回路から構成される。なお、第3の実施の形態に係る安定化回路10の構成は、第1の実施の形態に係る安定化回路10の構成と同様であるため、その説明を省略する。以上説明したように、第3の実施の形態に係る高周波増幅器によれば、FETセルごとに安定化回路10が配置されているので、隣接したユニットセルからなるループで起こる発振のみならず、離れたユニットセルからなるループで起こる発振についても抑制することができる。すなわち、安定化回路10を、ユニットセル間ではなく、ユニットセル間ごとに配置しているので、いかなるセルの組み合わせによるループ発振に対しても有効となる。また、第3の実施の形態に係る高周波増幅器が備える安定化回路10は、分配ラインSL2とゲート端子電極Gとの間にそれぞれ直列に接続され、キャパシタCと抵抗Rとの並列回路から構成されており、シャント抵抗による安定化回路と同等の効果を奏する。以上説明した実施形態によれば、ユニットセルの組み合わせで形成されるすべてのループ発振を抑制することができる高周波増幅器を提供することができる。[その他の実施の形態]実施の形態に係る高周波増幅器を説明したが、この実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。この新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。この実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。なお、実施の形態に係る高周波増幅器に搭載される半導体装置としては、FET、HEMTに限らず、LDMOSLaterallyDiffusedMetalOxideSemiconductorFieldEffectTransistorやヘテロ接合バイポーラトランジスタHBT:HeterojunctionBipolarTransistorなどの増幅素子なども適用できることは言うまでもない。このように、ここでは記載していない様々な実施の形態などを含む。"