"本発明のかかる目的は、主要な表面と、主要な裏面と、2つの端面と、2つの側面を有する略直方体のセラミック素体の両端面に、前記端面を覆う端面部分と前記主要な表面、前記主要な裏面および前記2つの側面に回り込んで形成された回り込み部分とを有する端子電極を備えた積層セラミック電子部品であって、前記端子電極は、前記端面部分及び前記回り込み部分に凹部が形成されており、前記端面部分の凹部の幅W1は前記素体の幅W0の30以上であり、かつ、前記凹部の深さt1は前記端面部分の最大厚さtmax1の10ないし50であり、前記回り込み部分の凹部の幅L1は前記回り込み部分の長さL0の30以上であり、かつ、前記回り込み部分の凹部の深さt2は前記回り込み部分の最大厚さtmax2の10ないし40であることを特徴とする積層セラミック電子部品。前記端子電極がディップ塗布法によって形成されたことを特徴とする請求項1に記載の積層セラミック電子部品。しかしながら、特許文献1に提案されている手段では、セラミック素体の両端面を研磨等の方法で凹面形状に加工する必要があり、この加工工程においてセラミック素体にクラックが発生するおそれがあった。したがって、本発明は、セラミック素体に特別な加工を施さなくても、所望の膜厚分布を有する薄層の外部電極が得られる積層セラミック電子部品の外部電極構造を提供することを目的とするものである。本発明のかかる目的は、主要な表面と、主要な裏面と、2つの端面と、2つの側面を有する略直方体のセラミック素体の両端面に、前記端面を覆う端面部分と前記主要な表面、前記主要な裏面および前記2つの側面に回り込んで形成された回り込み部分とを有する端子電極を備えた積層セラミック電子部品であって、前記端子電極は、前記端面部分及び前記回り込み部分に凹部が形成されており、前記端面部分の凹部の幅W1は前記素体の幅W0の30以上であり、かつ、前記凹部の深さt1は前記端面部分の最大厚さtmax1の10ないし50であり、前記回り込み部分の凹部の幅L1は前記回り込み部分の長さL0の30以上であり、かつ、前記回り込み部分の凹部の深さt2は前記回り込み部分の最大厚さtmax2の10ないし40であることを特徴とする積層セラミック電子部品によって達成される。本発明によれば、セラミック素体の各端面に形成された外部電極が、端面の略中央部分に向けて、厚さが薄くなる凹状部分を有するとともに、端面の略中央部分で、その厚さが最小になるように形成されているから、セラミック素体の各端面に塗布された導電体ペーストは、各端面の両角部に向けて、引き寄せられる。一方、セラミック素体の主要な表面および主要な裏面ならびに両側面に形成された外部電極が、その厚さがその略中央部において最小になるように、凹状に形成されているから、セラミック素体の主要な表面および主要な裏面ならびに両側面に塗布された導電体ペーストも、各端面の両角部に向けて、引き寄せられる。その結果、各端面の両角部に形成される外部電極が薄くなることを効果的に防止することができ、所望の膜厚分布を有する薄層の外部電極構造を得ることができる。本発明によれば、セラミック素体の両端面を凹面形状に加工する必要がないので、クラックの発生を効果的に防止することが可能になる。さらに、本発明によれば、外部電極に凹部が形成されているから、外部電極の下表面と外表面との距離が短く、したがって、脱バインダ処理が容易になり、ブリスターを低減することが可能になる。本発明によれば、所望の膜厚分布を有する薄層の外部電極を備えた積層セラミック電子部品の外部電極構造を提供することが可能になる。図2は、本発明の好ましい実施態様にかかる積層セラミックコンデンサを示す略縦断面図である。図2に示されるように、セラミック素体2は、主要な表面5および主要な裏面6と、端面3、4を備えており、図2には図示されていないが、セラミック素体2は、さらに、主要な表面5、主要な裏面6および端面3、4に垂直な一対の側面を備えている。セラミック素体2には、たとえば、ディップ塗布法などによって、導電体ペーストが塗布され、外部電極1が形成されている。図2に示されるように、外部電極1は、セラミック素体2の両端面3、4を覆っており、さらに、セラミック素体2の端面3、4の両角部3a、4aを回り込んで、セラミック素体2の主要な表面5および主要な裏面6の一部に達し、それぞれ、終端部5a、6aにおいて終端している。図2には図示されていないが、セラミック素体2の主要な表面5および主要な裏面6に形成された外部電極1と同様に、外部電極1はセラミック素体2の各端面3、4の両端に位置する一対の角部を回り込んで、セラミック素体2の一対の側面の一部に達し、セラミック素体2の主要な表面5および主要な裏面6に形成された外部電極1と同様に、一対の側面で終端している。図2に示されるように、セラミック素体2の各端面3、4に形成された外部電極1は、各端面3、4の略中央部3b、4bに厚さが最も薄い凹状部1a、1aを有し、各端面3、4の角部3a、4aに向かって、外部電極1の厚さが次第に厚くなるように形成されている。本実施態様においては、各端面3、4の角部3a、4aよりもわずかに略中央部3b、4b寄りの第一の位置3c、4cおよび略中央部3b、4bに対して、第一の位置3c、4cと対称な第二の位置3d、4dで、セラミック素体2の各端面3、4に形成された外部電極1の厚さが最大になるように、外部電極1が形成されている。ここに、セラミック素子2の端面3、4上に形成された外部電極1の凹状部1a、1aの深さt1が、第一の位置3c、4cおよび第二の位置3d、4dにおける外部電極1の最大厚さtmax1の約0.1倍ないし約0.5倍で、第一の位置3c、4cと第二の位置3d、4dとの距離、すなわち凹状部1aの幅W1が各端面3、4の幅W0の約0.3倍以上になるように、セラミック素体2の各端面3、4上に、外部電極1が形成されている。図2に示されるように、外部電極1は、各端面3、4の角部3a、4aを回り込んで、セラミック素体2の主要な表面5および主要な裏面6の一部に達し、終端部5a、6aで終端している。セラミック素体2の主要な表面5および主要な裏面6の一部に形成された外部電極1は、各端面3、4の角部3a、4aと終端部5a、6aとの略中央部5b、6bに最も厚さの薄い凹状部1b、1bを有し、凹状部1b、1bと各端面3,4の角部3a、4aとの間の第三の位置5c、6cおよび凹状部1b、1bに対して、第三の位置5c、6cと略対称な第四の位置5d、6dで、セラミック素体2の主要な表面5および主要な裏面6に形成された外部電極1の厚さが極大になるように、外部電極1が形成されている。本実施態様においては、外部電極1の凹状部1b、1bの深さt2が、第三の位置5c、6cまたは第四の位置5d、6dにおける外部電極1の最大厚さtmax2の約0.1倍ないし約0.4倍で、第三の位置5c、6cと第四の位置5d、6dとの距離、すなわち凹状部1bの幅L1は、各端面3、4の角部3a、4aとセラミック素体2の主要な表面5および主要な裏面6における外部電極1の終端部5a、6aとの距離、すなわち回り込み部分の長さL0の約0.3倍以上になるように外部電極1が形成されている。本実施態様によれば、セラミック素体2の各端面3、4に形成された外部電極1が、端面3、4の略中央部分3b、4bに向けて、厚さが薄くなり、端面3、4の略中央部分3b、4bに最も薄い凹状部1a、1aが形成されているから、セラミック素体2の各端面3、4に塗布された導電体ペーストは、各端面3、4の両角部3a、4aに向けて、引き寄せられる。一方、セラミック素体2の主要な表面5および主要な裏面6ならびに両側面図示せずに形成され、終端部5a、6aで終端する外部電極1は、その略中央部に向けて、厚さが薄くなり、その略中央部に厚さが最小の凹状部1b、1bを有するように形成されているから、セラミック素体2の主要な表面5および主要な裏面6ならびに両側面に塗布された導電体ペーストも、各端面3、4の両角部3a、4aに向けて、引き寄せられる。その結果、各端面3、4の両角部3a、4aに形成される外部電極1が薄くなることを効果的に防止することができ、所望の膜厚分布を有する薄層の外部電極構造を得ることができる。さらに、本実施態様においては、セラミック素体2の各端面3、4に形成された外部電極1が、各端面3、4の略中央部3b、4bに厚さが最も薄い凹状部1a、1aを有しており、また、セラミック素体2の主要な表面5および主要な裏面6の一部に形成された外部電極1も、各端面3、4の角部3a、4aと終端部5a、6aとの略中央部5b、6bに最も厚さの薄い凹状部1b、1bを有しているから、外部電極1の下表面と外表面との間の距離は短く、したがって、脱バインダ処理が容易になり、ブリスターを低減することが可能になる。以下、本発明の作用効果をより一層明確なものにするために、実施例および比較例を掲げる。比較例13.2mm×2.5mm×2.5mmのサイズで角部の曲率半径が160μmである略直方体の積層セラミックコンデンサのセラミック素体を用意した。銅粉末半加工フレーク粉100重量部に対して、9.0重量部のアクリル系バインダを含み、溶剤として、ターピネオールを含む導電体ペーストを用意し、ディップ塗布法によって、セラミック素体の両端面を覆うように塗布し、昇温速度3°C/分の赤外線乾燥機を用いてピーク温度250°Cで乾燥した。乾燥後、800°Cの窒素雰囲気中で焼き付けを行い、外部電極を形成した。得られたサンプルから200個抜き取り、ブリスターの発生の有無を観察した。次にこのサンプルを側面から研磨して、外部電極の端面における厚さ、側面の回り込み部の長さと厚さ、端面および回り込み部の凹状部の幅と深さ、および角部における厚さを測定した。測定値はサンプル200個の平均値とした。なお、角部における厚さは、最も薄いところで2μm以上あるものを合格とした。また、サンプルから別に200個抜き取り、電解ニッケルメッキを施した。メッキしたサンプルのメッキ付を観察し、角部にメッキ膜が形成されていないものの数をカウントした。次いで、このメッキしたサンプルに85°C、湿度85の恒温槽で20Vの電圧を印加して耐湿負荷試験を行った。上記の観察、測定および試験の結果、外部電極の端面および側面には凹状部は形成されなかった。角部の厚みは1.2μmであり、2μm以上の閾値を満たさなかった。また、ブリスターは200個中10個発生した。耐湿負荷試験においては不合格は0であったが、メッキ付け性については200個中2個が不合格であった。実施例1銅粉末100重量部に対して、7.5重量部のアクリル系バインダを含む導電体ペーストを用いた点を除き、上記比較例1と同様にして、サンプルを作製し、各種観察、測定および試験を行った。その結果、外部電極の端面および回り込み部分に凹状部が形成された。端面における外部電極の厚さは、端面の略中央部に向かって薄くなり、端面の略中央部で最小となり、その最大厚さは57μm、最小厚さは51μmで、凹状部の深さは最大厚さ10.5となり、外部電極の厚さが極大になる部分間の距離凹状部分の幅はセラミック素体の端面の幅の30であった。また、回り込み部における外部電極の厚さは、端面の略中央部に向かって薄くなり、端面の略中央部で最小となり、その最大厚さは26μm、最小厚さは23μmで、凹状部の深さは最大厚さの11.5となり、外部電極の厚さが極大になる部分間の距離凹状部分の幅は回り込み部分の長さの30であった。また、角部における厚さは2.0μmで十分な厚みを得ることができた。ブリスター、耐湿負荷試験およびメッキ付け性についての不合格は発生しなかった。実施例2銅粉末100重量部に対して、6.5重量部のアクリル系バインダを含む導電体ペーストを用いた点を除き、上記比較例1と同様にして、サンプルを作製し、各種観察、測定および試験を行った。その結果、外部電極の端面および回り込み部分に凹状部が形成された。端面における外部電極の最大厚さは54μm、最小厚さは41μmで、凹状部の深さは最大厚さの24.1となり、凹状部分の幅はセラミック素体の端面の幅の40であった。また、回り込み部における外部電極の最大厚さは25μm、最小厚さは19μmで、凹状部の深さは最大厚さの24.0となり、凹状部分の幅は回り込み部分の長さの40であった。また、角部における厚さは2.4μmで十分な厚みを得ることができた。また、ブリスター、耐湿負荷試験およびメッキ付け性についての不合格は発生しなかった。実施例3銅粉末100重量部に対して、5.0重量部のアクリル系バインダを含む導電体ペーストを用いた点を除き、上記比較例1と同様にして、サンプルを作製し、各種観察、測定および試験を行った。その結果、外部電極の端面および回り込み部分に凹状部が形成された。端面における外部電極の最大厚さは47μm、最小厚さは26μmで、凹状部の深さは最大厚さの44.7となり、凹状部分の幅はセラミック素体の端面の幅の50であった。また、回り込み部における外部電極の最大厚さは24μm、最小厚さは15μmで、凹状部の深さは最大厚さの37.5となり、凹状部分の幅は回り込み部分の長さの50であった。また、角部における厚さは3.0μmで十分な厚みを得ることができた。また、ブリスター、耐湿負荷試験およびメッキ付け性についての不合格は発生しなかった。比較例2銅粉末100重量部に対して、4.0重量部のアクリル系バインダを含む導電体ペーストを用いた点を除き、上記比較例1と同様にして、サンプルを作製し、各種観察、測定および試験を行った。その結果、外部電極の端面および回り込み部分に凹状部が形成された。しかし端面における外部電極の最大厚さは49μm、最小厚さは20μmで、凹状部の深さは最大厚さの59.2となり、50を超えてしまった。また、凹状部分の幅はセラミック素体の端面の幅の60であった。また、回り込み部における外部電極の最大厚さは24μm、最小厚さは12μmで、凹状部の深さは最大厚さの50.0となり、40を超えてしまった。また凹状部分の幅は回り込み部分の長さの60であった。なお、角部における厚さは3.2μmで十分な厚みを得ることができた。また、ブリスター、およびメッキ付け性についての不合格は発生しなかったが、耐湿負荷試験では200個中4個の不合格が発生した。比較例3銅粉末100重量部に対して、8.0重量部のアクリル系バインダを含む導電体ペーストを用いた点と、導電体ペーストの乾燥に昇温速度20°C/分の熱風循環乾燥を用いた点を除き、上記比較例1と同様にして、サンプルを作製し、各種観察、測定および試験を行った。その結果、外部電極の端面および回り込み部分に凹状部が形成された。しかし端面における外部電極の最大厚さは58μm、最小厚さは52μmで、凹状部の深さは最大厚さの10.3となり、10以上であったが、凹状部分の幅はセラミック素体の端面の幅の20で、30に満たなかった。また、回り込み部における外部電極の最大厚さは27μm、最小厚さは24μmで、凹状部の深さは最大厚さの11.1となり、10以上であったが、凹状部分の幅は回り込み部分の長さの10で、30に満たなかった。また、角部における厚さは1.4μmで十分な厚みを得ることができなかった。また、メッキ付け性および耐湿負荷試験についての不合格は発生しなかったが、ブリスターについては200個中6個の不合格が発生した。実施例4銅粉末100重量部に対して、7.5重量部のアクリル系バインダを含む導電体ペーストを用いた点を除き、上記比較例3と同様にして、サンプルを作製し、各種観察、測定および試験を行った。その結果、外部電極の端面および回り込み部分に凹状部が形成された。端面における外部電極の最大厚さは58μm、最小厚さは44μmで、凹状部の深さは最大厚さの24.1となり、凹状部分の幅はセラミック素体の端面の幅の30であった。また、回り込み部における外部電極の最大厚さは26μm、最小厚さは19μmで、凹状部の深さは最大厚さの26.9となり、凹状部分の幅は回り込み部分の長さの30であった。また、角部における厚さは2.0μmで十分な厚みを得ることができた。また、ブリスター、耐湿負荷試験およびメッキ付け性についての不合格は発生しなかった。実施例5銅粉末100重量部に対して、6.5重量部のアクリル系バインダを含み、溶剤として、ターピネオールを含む導電体ペーストを用いた点を除き、上記比較例3と同様にして、サンプルを作製し、各種観察、測定および試験を行った。その結果、外部電極の端面および回り込み部分に凹状部が形成された。端面における外部電極の最大厚さは52μm、最小厚さは34μmで、凹状部の深さは最大厚さの34.6となり、凹状部分の幅はセラミック素体の端面の幅の40であった。また、回り込み部における外部電極の最大厚さは25μm、最小厚さは16μmで、凹状部の深さは最大厚さの36.0となり、凹状部分の幅は回り込み部分の長さの40であった。また、角部における厚さは2.6μmで十分な厚みを得ることができた。また、ブリスター、耐湿負荷試験およびメッキ付け性についての不合格は発生しなかった。比較例4銅粉末100重量部に対して、5.0重量部のアクリル系バインダを含む導電体ペーストを用いた点を除き、上記比較例3と同様にして、サンプルを作製し、各種観察、測定および試験を行った。その結果、外部電極の端面および回り込み部分に凹状部が形成された。しかし、端面における外部電極の最大厚さは48μm、最小厚さは19μmで、凹状部の深さは最大厚さの60.4となり、50を超えてしまった。また、凹状部分の幅はセラミック素体の端面の幅の50であった。また、回り込み部における外部電極の最大厚さは25μm、最小厚さは15μmで、凹状部の深さは最大厚さの40.0であった。また凹状部分の幅は回り込み部分の長さの50であった。なお、角部における厚さは3.2μmで十分な厚みを得ることができた。また、ブリスター、およびメッキ付け性については不合格は発生しなかったが、耐湿負荷試験では200個中8個の不合格が発生した。比較例5銅粉末100重量部に対して、8.0重量部のアクリル系バインダを含む導電体ペーストを用いた点と、導電体ペーストの乾燥に昇温速度10°C/分の熱風循環乾燥を用いた点を除き、上記比較例1と同様にして、サンプルを作製し、各種観察、測定および試験を行った。その結果、外部電極の端面には凹状部が形成されたが、回り込み部には凹状部が形成されなかった。また、角部における厚さは1.7μmで十分な厚みを得ることができなかった。実施例6銅粉末100重量部に対して、6.5重量部のアクリル系バインダを含む導電体ペーストを用いた点を除き、上記比較例5と同様にして、サンプルを作製した。その結果、外部電極の端面および回り込み部分に凹状部が形成された。端面における外部電極の最大厚さは54μm、最小厚さは41μmで、凹状部の深さは最大厚さの24.1となり、凹状部分の幅はセラミック素体の端面の幅の40であった。また、回り込み部における外部電極の最大厚さは26μm、最小厚さは23μmで、凹状部の深さは最大厚さの11.5となり、凹状部分の幅は回り込み部分の長さの30であった。また、角部における厚さは2.2μmで十分な厚みを得ることができた。また、ブリスター、耐湿負荷試験およびメッキ付け性についての不合格は発生しなかった。実施例7銅粉末100重量部に対して、5.0重量部のアクリル系バインダを含む導電体ペーストを用いた点を除き、上記比較例5と同様にして、サンプルを作製した。その結果、外部電極の端面および回り込み部分に凹状部が形成された。端面における外部電極の最大厚さは50μm、最小厚さは33μmで、凹状部の深さは最大厚さの34.0となり、凹状部分の幅はセラミック素体の端面の幅の50であった。また、回り込み部における外部電極の最大厚さは25μm、最小厚さは18μmで、凹状部の深さは最大厚さの28.0となり、凹状部分の幅は回り込み部分の長さの40であった。また、角部における厚さは2.8μmで十分な厚みを得ることができた。また、ブリスター、耐湿負荷試験およびメッキ付け性についての不合格は発生しなかった。実施例8銅粉末100重量部に対して、4.0重量部のアクリル系バインダを含む導電体ペーストを用いた点を除き、上記比較例5と同様にして、サンプルを作製した。その結果、外部電極の端面および回り込み部分に凹状部が形成された。端面における外部電極の最大厚さは50μm、最小厚さは25μmで、凹状部の深さは最大厚さの50.0となり、凹状部分の幅はセラミック素体の端面の幅の60であった。また、回り込み部における外部電極の最大厚さは24μm、最小厚さは15μmで、凹状部の深さは最大厚さの37.5となり、凹状部分の幅は回り込み部分の長さの50であった。また、角部における厚さは3.0μmで十分な厚みを得ることができた。また、ブリスター、耐湿負荷試験およびメッキ付け性についての不合格は発生しなかった。本発明は、以上の実施態様および実施例に限定されることなく、特許請求の範囲に記載された発明の範囲内で種々の変更が可能であり、それらも本発明の範囲内に包含されるものであることはいうまでもない。たとえば、前記実施態様および実施例においては、ディップ塗布法によって、外部電極が形成されているが、外部電極をディップ塗布法によって形成することは必ずしも必要でない。"