"ガラスまたはフィルム状の基板と、基板の面に平行に111面を有して形成されるポリシリコン半導体層と、ポリシリコン半導体層の111面を被覆し、ポリシリコンの各結晶粒の111面上の面積よりも小さい面積の複数の開口部を有する開口部付絶縁膜と、開口部付絶縁膜の開口部を核として、ポリシリコン半導体層の111面に垂直に延びるIII-V族化合物半導体の複数のナノワイヤと、を含むことを特徴とする半導体装置。請求項1に記載の半導体装置において、ナノワイヤは、開口部付絶縁膜の開口部からポリシリコン半導体層の111面に垂直に延びるコア層と、コア層の長手方向に垂直な径方向に延びてコア層を覆う少なくとも1つのシェル層と、を有するコアシェル構造のナノワイヤであることを特徴とする半導体装置。請求項2に記載の半導体装置において、ナノワイヤは、第1の導電型を有するIII-V族化合物半導体のコア層と、第2の導電型を有するIII-V族化合物半導体のシェル層と、を有することを特徴とする半導体装置。請求項2に記載の半導体装置において、ナノワイヤは、第1の導電型を有するIII-V族化合物半導体のコア層と、量子井戸層を含むIII-V族化合物半導体の第1シェル層と、第2の導電型を有するIII-V族化合物半導体の第2シェル層と、を有することを特徴とする半導体装置。請求項3に記載の半導体装置において、基板とポリシリコン半導体層との間に設けられる下部電極層と、シェル層を被覆する透明導電体の上部電極層と、を含むことを特徴とする半導体装置。請求項4に記載の半導体装置において、基板とポリシリコン半導体層との間に設けられる下部電極層と、第2シェル層を被覆する透明導電体の上部電極層と、を含むことを特徴とする半導体装置。ガラスまたはフィルム状の基板の面に平行に111面を有するポリシリコン半導体層を形成する工程と、ポリシリコン半導体層の111面を被覆し、ポリシリコンの各結晶粒の111面上の面積よりも小さい面積の複数の開口部を有する開口部付絶縁膜を形成する工程と、開口部付絶縁膜の開口部を核として、ポリシリコン半導体層の111面に垂直に延びるIII-V族化合物半導体の複数のナノワイヤを形成するナノワイヤ形成工程と、を含み、ナノワイヤ形成工程は、ポリシリコン半導体層の111面から、原子配列を構成する最小単位が1原子間隔×1原子間隔である1111×1面に変換するために予め定めた所定条件の低温熱処理を行う工程と、ポリシリコン半導体層の1111×1面から、原子配列を構成する最小単位が2原子間隔×2原子間隔であって、表面にIII族元素が配置される面である111A面あるいは表面にV族元素が配置される面である111B面に変換するためにIII族元素を含む原料またはV族元素を含む原料を供給する工程と、を有することを特徴とする半導体装置の製造方法。請求項7に記載の半導体装置の製造方法において、ナノワイヤ形成工程は、開口部付絶縁膜の開口部からポリシリコン半導体層の111面に垂直に延びるコア層を形成するコア層形成工程と、コア層の長手方向に垂直な径方向に延びてコア層を覆う少なくとも1つのシェル層を形成するシェル層形成工程と、を有することを特徴とする半導体装置の製造方法。請求項8に記載の半導体装置の製造方法において、ナノワイヤ形成工程は、第1の導電型を有するIII-V族化合物半導体のコア層を形成するコア層形成工程と、第2の導電型を有するIII-V族化合物半導体のシェル層を形成するシェル層形成工程と、を有することを特徴とする半導体装置の製造方法。請求項8に記載の半導体装置の製造方法において、ナノワイヤ形成工程は、第1の導電型を有するIII-V族化合物半導体のコア層を形成するコア層形成工程と、量子井戸層を含むIII-V族化合物半導体の第1シェル層を形成する第1シェル層形成工程と、第2の導電型を有するIII-V族化合物半導体の第2シェル層を形成する第2シェル層形成工程と、を有することを特徴とする半導体装置の製造方法。請求項9に記載の半導体装置の製造方法において、基板とポリシリコン半導体層との間に下部電極層を設ける工程と、シェル層を被覆する透明導電体の上部電極層を設ける工程と、を含むことを特徴とする半導体装置の製造方法。請求項10に記載の半導体装置の製造方法において、基板とポリシリコン半導体層との間に下部電極層を設ける工程と、第2シェル層を被覆する透明導電体の上部電極層を設ける工程と、を含むことを特徴とする半導体装置の製造方法。従来技術のナノワイヤは、ほとんどが単結晶半導体基板上に成長させたものである。例えば、ガラス基板またはフィルム状の基板の上に、ナノワイヤを用いた発光素子を形成させることができれば、大面積の発光素子アレイを実現できる。本発明の目的は、ガラス基板またはフィルム状の基板の上に複数のナノワイヤを有する半導体装置及び半導体装置の製造方法を提供することである。本発明に係る半導体装置は、ガラスまたはフィルム状の基板と、基板の面に平行に111面を有して形成されるポリシリコン半導体層と、ポリシリコン半導体層の111面を被覆し、ポリシリコンの各結晶粒の111面上の面積よりも小さい面積の複数の開口部を有する開口部付絶縁膜と、開口部付絶縁膜の開口部を核として、ポリシリコン半導体層の111面に垂直に延びるIII-V族化合物半導体の複数のナノワイヤと、を含むことを特徴とする。また、本発明に係る半導体装置において、ナノワイヤは、開口部付絶縁膜の開口部からポリシリコン半導体層の111面に垂直に延びるコア層と、コア層の長手方向に垂直な径方向に延びてコア層を覆う少なくとも1つのシェル層と、を有するコアシェル構造のナノワイヤであることが好ましい。また、本発明に係る半導体装置において、ナノワイヤは、第1の導電型を有するIII-V族化合物半導体のコア層と、第2の導電型を有するIII-V族化合物半導体のシェル層と、を有することが好ましい。また、本発明に係る半導体装置において、ナノワイヤは、第1の導電型を有するIII-V族化合物半導体のコア層と、量子井戸層を含むIII-V族化合物半導体の第1シェル層と、第2の導電型を有するIII-V族化合物半導体の第2シェル層と、を有することが好ましい。また、本発明に係る半導体装置において、基板とポリシリコン半導体層との間に設けられる下部電極層と、シェル層を被覆する透明導電体の上部電極層と、を含むことが好ましい。また、本発明に係る半導体装置において、基板とポリシリコン半導体層との間に設けられる下部電極層と、第2シェル層を被覆する透明導電体の上部電極層と、を含むことが好ましい。また、本発明に係る半導体装置の製造方法は、ガラスまたはフィルム状の基板の面に平行に111面を有するポリシリコン半導体層を形成する工程と、ポリシリコン半導体層の111面を被覆し、ポリシリコンの各結晶粒の111面上の面積よりも小さい面積の複数の開口部を有する開口部付絶縁膜を形成する工程と、開口部付絶縁膜の開口部を核として、ポリシリコン半導体層の111面に垂直に延びるIII-V族化合物半導体の複数のナノワイヤを形成するナノワイヤ形成工程と、を含み、ナノワイヤ形成工程は、ポリシリコン半導体層の111面から、原子配列を構成する最小単位が1原子間隔×1原子間隔である1111×1面に変換するために予め定めた所定条件の低温熱処理を行う工程と、ポリシリコン半導体層の1111×1面から、原子配列を構成する最小単位が2原子間隔×2原子間隔であって、表面にIII族元素が配置される面である111A面あるいは表面にV族元素が配置される面である111B面に変換するためにIII族元素を含む原料またはV族元素を含む原料を供給する工程と、を有することを特徴とする。また、本発明に係る半導体装置の製造方法において、ナノワイヤ形成工程は、開口部付絶縁膜の開口部からポリシリコン半導体層の111面に垂直に延びるコア層を形成するコア層形成工程と、コア層の長手方向に垂直な径方向に延びてコア層を覆う少なくとも1つのシェル層を形成するシェル層形成工程と、を有することが好ましい。また、本発明に係る半導体装置の製造方法において、ナノワイヤ形成工程は、第1の導電型を有するIII-V族化合物半導体のコア層を形成するコア層形成工程と、第2の導電型を有するIII-V族化合物半導体のシェル層を形成するシェル層形成工程と、を有することが好ましい。また、本発明に係る半導体装置の製造方法において、ナノワイヤ形成工程は、第1の導電型を有するIII-V族化合物半導体のコア層を形成するコア層形成工程と、量子井戸層を含むIII-V族化合物半導体の第1シェル層を形成する第1シェル層形成工程と、第2の導電型を有するIII-V族化合物半導体の第2シェル層を形成する第2シェル層形成工程と、を有することが好ましい。また、本発明に係る半導体装置の製造方法において、基板とポリシリコン半導体層との間に下部電極層を設ける工程と、シェル層を被覆する透明導電体の上部電極層を設ける工程と、を含むことが好ましい。また、本発明に係る半導体装置の製造方法において、基板とポリシリコン半導体層との間に下部電極層を設ける工程と、第2シェル層を被覆する透明導電体の上部電極層を設ける工程と、を含むことが好ましい。上記構成の少なくとも1つにより、半導体装置は、ガラスまたはフィルム状の基板の面に平行に111面を有して形成されたポリシリコン半導体層に、ポリシリコン半導体層の111面を被覆し、ポリシリコンの各結晶粒の111面上の面積よりも小さい面積の複数の開口部を有する開口部付絶縁膜を設け、この開口部付絶縁膜の開口部を核として、ポリシリコン半導体層の111面に垂直に延びるIII-V族化合物半導体の複数のナノワイヤを含む。従来技術によれば、シリコン単結晶基板上にナノワイヤを成長させることができるので、ナノワイヤの核の面積をポリシリコンの各結晶粒の面積よりも小さい面積とすることで、ポリシリコンの上にナノワイヤを成長させることが可能になる。なお、ポリシリコンの111面をIII-V化合物半導体が表面に垂直に成長する111A面または111B面に変換する配向制御を予め行うことで、ナノワイヤをポリシリコンの面に対し垂直に成長させることができる。また、半導体装置において、ナノワイヤは、コア層と、コア層の長手方向に垂直な径方向に延びてコア層を覆う少なくとも1つのシェル層とを有するコアシェル構造のナノワイヤである。このコアシェル構造を用いれば、ナノワイヤの径方向に複数の接合構造を形成することが可能となる。例えば、コアシェル構造でナノワイヤの発光素子を形成するものとすると、発光は接合部分で生じるので、コアシェル構造の長手方向に沿って発光が生じる。つまり基板に垂直な方向に発光が生じるので、例えば、大面積の発光アレイに適するものとできる。また、半導体装置において、ナノワイヤは、第1の導電型を有するIII-V族化合物半導体のコア層と、第2の導電型を有するIII-V族化合物半導体のシェル層とを有するので、ナノワイヤの径方向にpn接合を形成し、これを発光素子等として利用できる。また、半導体装置において、ナノワイヤは、第1の導電型を有するIII-V族化合物半導体のコア層と、量子井戸層を含むIII-V族化合物半導体の第1シェル層と、第2の導電型を有するIII-V族化合物半導体の第2シェル層とを有するので、ナノワイヤの長手方向に沿って発光するレーザダイオードを形成することが可能となる。また、半導体装置において、基板とポリシリコン半導体層との間に設けられる下部電極層と、シェル層を被覆する透明導電体の上部電極層とを含むので、これらの電極層の間に適当な駆動回路を接続して、コアシェル構造に形成されたデバイスを駆動することができる。シェル層が第1シェル層と第2シェル層とを有して構成されるときは、第2シェル層を上部電極層で被覆することで、同様な駆動を行うことができる。また、上記構成の少なくとも1つにより、半導体装置の製造方法は、ガラスまたはフィルム状の基板の面に平行に111面を有して形成されたポリシリコン半導体層に、ポリシリコン半導体層の111面を被覆し、ポリシリコンの各結晶粒の111面上の面積よりも小さい面積の複数の開口部を有する開口部付絶縁膜を設け、この開口部付絶縁膜の開口部を核として、ポリシリコン半導体層の111面に垂直に延びるIII-V族化合物半導体の複数のナノワイヤを形成する。従来技術によれば、シリコン単結晶基板上にナノワイヤを成長させることができるので、ナノワイヤの核の面積をポリシリコンの各結晶粒の面積よりも小さい面積とすることで、ポリシリコンの上にナノワイヤを成長させることが可能になる。また、ナノワイヤを形成するに先立って、ポリシリコン半導体層の111面から、原子配列を構成する最小単位が1原子間隔×1原子間隔である1111×1面に変換するために予め定めた所定条件の低温熱処理を行い、その後に、ポリシリコン半導体層の1111×1面から、原子配列を構成する最小単位が2原子間隔×2原子間隔であって、表面にIII族元素が配置される面である111A面あるいは表面にV族元素が配置される面である111B面に変換するためにIII族元素またはV族元素を含む原料を供給する。このようにすることで、ポリシリコン半導体層の111面をIII-V族化合物半導体が垂直に成長しやすい面に変換でき、これによって、ポリシリコン半導体層の上に成長するナノワイヤのほとんどを、ポリシリコン半導体層に垂直に延びさせることが可能となる。以下に図面を用いて本発明に係る実施の形態を詳細に説明する。以下では、半導体装置として発光素子、レーザダイオード、受光素子を説明するが、これ以外に、光源素子、白色光源素子、太陽電池、多接合太陽電池、カラーセンサ、バイポーラトランジスタ、MISトランジスタ等に適用するものとしてもよい。以下では、ポリシリコン半導体層が形成される基板としてガラス基板を説明するが、それ以外であっても、ポリシリコンを形成できる温度等に適合する基板であればよい。例えば、適当な耐熱性のあるプラスチックシート、プラスチックフィルム等を用いることができる。以下では、ナノワイヤとして、コア層とその径方向に成長するシェル層とを含むコアシェル構造のものを説明するが、シェル層を有しない構成であってもよい。また、ナノワイヤを構成するIII-V族化合物半導体として、GaAs、AlGaAs、InAsの場合を説明するが、これら以外のIII-V族化合物半導体を用いることができる。III-V族化合物半導体は、2元化合物半導体、3元化合物半導体、4元化合物半導体、それ以上の種類数の元素から構成される化合物半導体であっても構わない。GaAs、InAs以外の2元化合物半導体としては、InP、GaN、InSb、GaSb、AlSbを用いることができる。AlGaAs以外の3元化合物半導体としては、InGaAs、InGaN、AlGaN、GaNAs、InAsSb、GaAsSb、InGaSb、AlInSbを用いることができる。また、4元化合物半導体としては、AlGaInN、AlInGaP、InGaAsP、GaInAsN、InGaAlSb、InGaAsSb、AlInGaPを用いることができる。上記の白色光源として利用するときは、例えばAlGaNあるいはAlGaInNをナノワイヤとして形成し、その上部に近紫外光を白色光に変換する蛍光体を塗布する等の構造をとることができる。なお、以下では、ポリシリコン半導体層から直接成長するIII-V族化合物半導体として、GaAsとInAsを説明するが、これらはいずれもポリシリコン半導体層の111B面と呼ばれる面に垂直に成長する性質を有する。したがって、以下では、ポリシリコン半導体層に垂直にナノワイヤを成長させるために行われるポリシリコン半導体層の面の配向制御として、ポリシリコン半導体層の111面を111B面に変換することとして説明をする。これに対し、InP、GaP、InGaP等は、ポリシリコン半導体層の111A面と呼ばれる面に垂直に成長する性質を有する。したがって、これらのIII-V族化合物半導体を用いる場合には、ポリシリコン半導体層に垂直にナノワイヤを成長させるために行われるポリシリコン半導体層の面の配向制御として、ポリシリコン半導体層の111面を111A面に変換することとすればよい。なお、111A面とは、Si3にIII族元素が接続されている状態の面、またはSi1にV族元素が接続されている状態の面であり、111B面とは、Si3にV族元素が接続されている状態の面、またはSi1にIII族元素が接続されている状態の面である。また、以下では、コアシェル構造として、pn接合構造と、量子井戸層を挟むpn接合構造とを説明するが、これ以外の多接合構造であってもよい。例えば、npn構造としてもよい。また、多接合太陽電池の構造として知られるGaAs-InGaP、GaAs-AlInGaP等であってもよい。なお、以下で説明する寸法、形状、温度、流量等は説明のための例示であって、半導体装置の仕様に応じ、適宜変更が可能である。以下では、全ての図面において同様の要素には同一の符号を付し、重複する説明を省略する。また、本文中の説明においては、必要に応じそれ以前に述べた符号を用いるものとする。[実施形態1]図1から図22を用いて、pn接合発光素子としての半導体装置10を説明する。図1から図3は、半導体装置10の構成を説明する図である。図1は半導体装置10の全体の斜視図、図2は、図1では表面に現れないコアシェル構造のナノワイヤ32の軸方向に直角な方向の断面図、図3は、コアシェル構造のナノワイヤ32の軸方向に直角な方向の断面図である。この半導体装置10は、ガラス基板の上に形成されたポリシリコン半導体層に、pn接合構造を有するコアシェル構造のナノワイヤを成長させて、赤外発光素子としたものである。図1には、半導体装置10の構成要素ではないが、発光素子を駆動する駆動電源60が示され、その駆動によって、発光30が生じている様子が示されている。半導体装置10は、ガラス基板12、下部電極層14、n型にドーピングされたポリシリコン半導体層16、ナノワイヤ32の成長の核となる開口部22,23を有する低温絶縁膜20、その上に成長するコアシェル構造のナノワイヤ32、その周囲を覆う絶縁層50、上部電極層52を含んで構成される。コアシェル構造のナノワイヤ32は、低温絶縁膜20の開口部22,23を核として、開口部22,23の開口の大きさよりやや大きめの6角形の断面で、コア層34としてn型GaAs、シェル層44としてp型GaAsが径方向に積層された構造を有し、ポリシリコン半導体層16の表面に垂直に延びる。開口部22,23を一定のピッチ間隔で2次元的に配置することで、ナノワイヤ32は、平面的には2次元アレイ状に林立する半導体層として配置される。具体的な寸法関係については後述するが、適当な配置寸法とすることで、ナノワイヤ32を1cm2当り1億本以上配置することが可能である。したがって、下部電極層14を接地電位とし、上部電極層52にpn接合GaAsの発光に適した注入電流条件を満たす駆動電源を接続することで、ナノワイヤ32が発光する。すなわち、上部電極層52-p型GaAsシェル層44-n型GaAsコア層34-n型ポリシリコン半導体層16-下部電極層14の順に、発光に適した注入電流が流れ、これによって、pn接合GaAsが発光する。なお、n型、p型の配置を逆にして、上部電極層52を接地電位に、下部電極層14に駆動電源を接続するものとしてもよい。以下では、n型ポリシリコン半導体層16を用いるものとして説明を続ける。上記構成の半導体装置10の製造方法の手順について、図4から図22を用いて以下に詳細に説明する。特に図13から図17は、ナノワイヤ32がポリシリコン半導体層16の表面に垂直に延びるための処理手順を説明する図である。最初に、ガラス基板12を準備する。図4には、平坦なガラス基板12の様子が示されている。ガラス基板12としては、ポリシリコン半導体層16の形成条件、ナノワイヤ32の形成条件に適したものとして用いられている公知の材質のものを用いることができる。例えば、形成温度或いは処理温度が600°C以下の場合には、コーニング社の製品番号7059、同社の商標登録であるEAGLEXG等のガラスを用いることができる。形成温度あるいは処理温度が700°C程度のときは、ジルコニアを含む組成のガラスを用いることができる。形成温度がさらに高温のときは石英ガラスを用いることができる。ここでは、GaAsの形成温度が750°Cであるので、ガラス基板として、石英ガラスが用いられる。ガラス基板12の板厚としては、例えば、0.7mm程度のものを用いることができる。つぎに、ガラス基板12を適当に洗浄等でクリーニングした後、下部電極層14を形成する。その様子が図5に示されている。下部電極層14は、ガラス基板12からのNa等がポリシリコン半導体層16に拡散しないように、バリア層として働く機能も有していることが好ましい。かかるバリア層としての機能をも有する下部電極層14としては、Mo層、Cr層、Ta層等の薄膜金属層を用いることができる。下部電極層14の厚さとしては、例えば100nmとすることができる。下部電極層14の形成には、薄膜金属層の形成として知られている蒸着技術、スパッタリング技術等を用いることができる。なお、下部電極層14のバリア層の機能を切り離し、ガラス基板12と下部電極層14の間にベースコート層と呼ばれるバリア層を設けてもよい。ベースコート層としては、窒化シリコン、酸化タンタル等の薄膜絶縁膜を用いることができる。次に、n型ポリシリコン半導体層を形成する。この工程は、下部電極層14の上にn型のアモルファスシリコン層を形成する工程、アモルファスシリコン層をレーザアニールしてポリシリコンとする工程を含む。このようにして形成されたポリシリコン半導体層16の表面の方位は、111面に優先配向されるが、特許文献7に述べられているように、レーザアニール処理の前に、アモルファスシリコン層について適切な表面処理を行って、ほとんどの面を111面とすることが好ましい。なお、ポリシリコン半導体層16の表面とは、ガラス基板12の表面に平行な面である。アモルファスシリコン層の形成には、プラズマCVDChemicalVaporDeposition法、LPCVDLowPressureCVD法、スパッタリング法、蒸着法等の成膜技術を用いることができる。n型にドーピングするには、P等のn型不純物を用いることができる。膜厚としては、10nmから100nm程度とできるが、例えば、50nm程度が好ましい。レーザアニール処理には、波長308nmのXeClレーザ、波長248nmのKrFレーザを用いることができる。これ以外にYAGレーザ、あるいはArレーザを用いてもよい。レーザアニール処理条件としては、ポリシリコン半導体層16の111面における結晶粒径をできるだけ安定して大きくなるように、例えば、結晶粒径が200nm以上となるように設定することが好ましい。好ましくは結晶粒径が1μm程度とすることがよい。このように粗大径のポリシリコン半導体層16とするには、Ni等の適当な粗大化促進元素を微量添加するものとしてもよい。図6には、そのようにして形成されたn型ポリシリコン半導体層16の様子が示されている。ポリシリコン半導体層16は、表面から見ると、粒界19で囲まれ互いに隣接する結晶粒18から構成されている。この表面の方位が111面で、その表面で観察される結晶粒18の差し渡し径を代表する値が結晶粒径である。以上の工程は、ガラス基板12の上のポリシリコン半導体層16の形成に関するもので、例えば、液晶セル等の製造方法においてよく知られている手順である。したがって、これ以外の方法、手順を用いても勿論構わない。このようにして、ガラス基板12の面に平行に111面を有するようにポリシリコン半導体層16が形成されると、次に、ナノワイヤ32の形成工程が行なわれる。ナノワイヤ32の形成工程の最初は、低温絶縁膜20の形成である。なお、ポリシリコン半導体層16を大気中に曝すと、自然酸化膜が形成され、これはナノワイヤ32の成長を阻害する。したがって、好ましくは同じ装置を用いて、ポリシリコン半導体層16の形成に引き続き、雰囲気を不活性ガス等に置換した後、低温絶縁膜20を形成するものとすることが好ましい。低温絶縁膜20は、ポリシリコン半導体層16に影響がない程度の低温で形成され、ポリシリコン半導体層16の表面の111面を被覆する絶縁膜である。その様子が図7に示されている。低温絶縁膜20は、これに開口部22を形成し、開口部22,23のところにのみナノワイヤ32を成長させ、開口部22が設けられないところではナノワイヤ32の成長を阻止する機能を有する成長阻止マスク層である。低温絶縁膜20の厚さとしては、20nm程度でよい。絶縁膜の材質としては、SiO2、SiN、Al2O3等を用いることができる。次に、低温絶縁膜20に、複数の開口部22が設けられる。その様子が図8に示される。複数の開口部22は、上記のように、ナノワイヤ32が成長するための核となるものであり、低温絶縁膜20を貫通し、ポリシリコン半導体層16が表面に露出している。開口部22がナノワイヤ32の成長核となるのは、開口部22がポリシリコンの111面を露出しているのに対し、開口部22が設けられていない低温絶縁膜20の箇所にはポリシリコンの111面が露出していないためである。このように、ポリシリコンの111面の露出箇所を制御することで、従来技術のように金粒子等を成長の核として用いる必要がなくなる。複数の開口部22の形状に特に制限はなく、円形の他、三角形、四角形、六角形等の多角形を用いることもできる。各々の開口部22の大きさは、例えば、多角形等の場合、円形相当径に直して、2nmから500nmの間とすることができる。この場合、開口部22にポリシリコンの粒界がかからないように、開口部22の面積をポリシリコンの各結晶粒の111面上の面積よりも小さい面積とすることが必要である。上記の例の場合、結晶粒の大きさを200nmから1μmとして、開口部22の円形相当径を、50nmから100nmとすることができる。また、隣接する開口部22の間の間隔は、上記のポリシリコンの結晶粒の大きさとともに、後で説明する絶縁層50が隣接するナノワイヤ32の間を埋めやすいように、その数値を設定することが必要である。上記の例の場合、隣接する開口部22の間の間隔を200nmから400nmとすることができる。以下では、開口部22の形状を六角形、その大きさを円形相当径で50nmとし、隣接する開口部22の間の間隔を200nmとして説明を続ける。なお、この値はあくまで説明のための1例である。また、開口部22の形状は、図面では簡単のため、円形で示してある。低温絶縁膜20に複数の開口部22を形成するには、電子ビームリソグラフィ技術、フォトリソグラフィ技術、ナノインプリントリソグラフィ技術等の微細パターン加工技術を用いることができる。例えば、電子ビーム描画によるレジスト露光技術と、ウェットケミカルエッチング技術とを用いて複数の開口部22を形成するものとできる。図9は、複数の開口部22とポリシリコンの結晶粒18、粒界19との関係を説明する図である。具体的には、図6で説明したポリシリコン半導体層16の表面状態に、図8で説明した複数の開口部22の配置を重ねた状態が図9に示されている。このように、結晶粒18の大きさと複数の開口部22の開口面積およびその配置方法によって、複数の開口部22のうち、いくつかが粒界19に掛かっている。ここでは、粒界19に掛かっているものを開口部23として、粒界19に掛かっていない開口部22と区別して示してあるが、この例の場合、28個の開口部のうち、粒界19に掛かる開口部23は、10個であり、18個は粒界19に掛からない開口部22である。複数の開口部22が形成されると、次に、ナノワイヤ32を構成するコア層34の形成が行われる。その様子が図10から図12に示される。図10は、コア層34が形成された様子を示す斜視図で、図11は、複数の開口部22,23とポリシリコンの粒界19とコア層34,35との関係を説明する図で、図12は、コア層34,35の厚さ方向に沿った一部断面図である。図10に示すように、コア層34は、低温絶縁膜20の複数の開口部22を成長の核として、ポリシリコン半導体層16の表面に対し、垂直に延びて形成される。例えば、上記の例で、開口部22の円形相当径が50nmであるが、コア層34は、ほぼこれと同じ大きさの六角形の断面形状を有する。高さは、形成のための時間で制御できるが、例えば、数100nmから3μm程度とできる。図8を参照して、図11においては、粒界19に掛からない開口部22に対応するコア層34と、粒界19に掛かる開口部23に対応するコア層35とを区別して示した。粒界19に掛からない開口部22に対応するコア層34は、上記のように、開口部22の直径とほぼ同じ大きさの直径に成長する。これを通常の直径を有するコア層34と呼ぶことにする。粒界19に掛かる開口部23については、その開口部23の面積のうち、粒界19を挟んで分割される面積のうちで大きな面積を占めることになる結晶粒18の方にコア層35が成長する。コア層35については、通常の直径を有するコア層34よりも直径が小さくなることが生じ得る。また、開口部23の面積のうち、粒界19を挟んで分割される面積がほぼ1/2ずつになるときはコア層が成長しないことが生じ得る。図11の例では、28個の開口部のうち、粒界19に掛からない18個の開口部22に対応して通常の直径を有するコア層34が18個あり、粒界19に掛かる10個の開口部23に対応して、通常の直径より小さいコア層35が8個あり、2個は開口部23のままでコア層が成長しないことが示されている。なお、この例は説明のための単なる例示である。図12には、粒界19に掛からない開口部22と粒界19に掛かる開口部23にそれぞれ対応して成長するコア層34,35が示されている。ここで示されるように、粒界19に掛かる開口部23のうち、粒界19の近傍の部分37にはコア層が成長しない。したがって、粒界19に掛かる開口部23に対応して成長するコア層35の直径は、粒界19に掛からない開口部22に対応して成長するコア層34の通常の直径よりも小さい。なお、この直径の差にかかわらず、成長の高さは、コア層34,35にほとんど差が生じない。次に、コア層34,35が、ポリシリコン半導体層16の表面に垂直に延びるようにするために行われるナノワイヤ成長の配向制御について、図13から図17を用いて説明する。ナノワイヤ成長の配向制御とは、シリコンからIII-V族化合物半導体を成長させる際に、シリコンの表面から垂直にIII-V族化合物半導体が成長するように、成長表面の方位の制御を行うことである。GaAs化合物半導体場合、その結晶構造から111A面上または111B面上に成長し、その中で111B面上に成長するときに、その表面に対し垂直に成長する。これに対し、シリコンの結晶構造にはそのような特徴がないため、そのままでは、111A面の成長と111B面の成長の双方がありえる。そこで、シリコン表面の方位を、111B面の成長に適した面に変換し、さらに、必要に応じ、その表面にIII-V族化合物半導体の成長に適した処理を行う。これがナノワイヤ成長の配向制御処理である。具体的な処理は、ポリシリコン半導体層16の表面の自然酸化膜除去処理と、ポリシリコン半導体層16の111面から、原子配列を構成する最小単位が1原子間隔×1原子間隔である1111×1面に変換するための低温熱処理と、ポリシリコン半導体層16の1111×1面から、原子配列を構成する最小単位が2原子間隔×2原子間隔であって、表面にIII族元素が配置される面である111A面あるいは表面にV族元素が配置される面である111B面のうち、111B面に変換するための変換処理とを行う。また、これを補充するために、必要に応じ、III-V族化合物半導体の薄膜を形成するための交互原料供給変調処理を行う。自然酸化膜除去処理は、ポリシリコン半導体層16の表面に自然酸化膜があると、ナノワイヤ32の成長を阻害するので、これを除去する処理である。上記のように、ポリシリコン半導体層16の形成から低温絶縁膜20の形成までは、同じ装置を用いて大気中にポリシリコン半導体層16を曝さないようにしているが、複数の開口部22を形成する際に自然酸化膜が形成される可能性がある。そこで、そのような場合には、水素ガス、窒素ガス、アルゴンガス等の不活性ガス雰囲気で、ガラス基板12、ポリシリコン半導体層16等に対し許容できる温度で加熱する。これによって、薄い自然酸化膜が除去されるとともに、シリコンと自然酸化膜との界面における結晶構造から酸素原子が除去される。この酸素原子が除去された箇所には、酸素原子の代わりに、III族原子またはV族原子が吸着することになる。なお、不活性ガス雰囲気の加熱処理の他に、適当な極薄酸化膜除去処理として知られる各種の処理技術を用いてもよい。低温熱処理の原理について図13を用いて説明する。図13は成長温度に対する安定化面の関係を示した図である。ここでは、縦軸に温度、横軸にシリコンを温度上昇させその後高温から温度減少させた時間経過がとられている。高温熱処理時の111面は、1×1構造またはその整数倍である7×7構造で構成される。ここで、1×1構造とは、原子配列を構成する最小単位が1原子間隔×1原子間隔である構造で、これを1111×1として表すことができる。シリコンにおいて、最も安定に生じやすい構造は、1117×7といわれている。GaAs等のIII-V族化合物半導体では、1112×2の構造であるので、1111×1からの変換は容易であるが、1117×7からの変換は容易ではない。そこで、シリコンの表面を一旦1111×1の構造に持って行き、その後、III-V族化合物半導体を成長させることがよい。この高温熱処理時の1111×1構造は、高温から温度を減少させてゆくと、1112×1構造を含む不規則な原子配列が表面に形成される。1112×1構造とは、原子配列を構成する最小単位が2原子間隔×1原子間隔である構造である。図14に1112×1構造、図15に1111×1構造をそれぞれ模式図として示した。さらに温度を下げてゆくと、400°C近辺で、再び1111×1構造に戻る。さらに温度を減少させてゆくと、1111×1構造が他の構造に変わって行く。そこで、高温側からこの400°C近辺に温度を下げることで、ポリシリコン半導体層16の1112×1構造を含む不規則な原子配列の構造から、1111×1構造に変換することができることになる。低温熱処理とは、ポリシリコン半導体層16の111面を、1111×1構造に変換する処理である。したがって、低温熱処理の温度は、どのような温度でもよいのではなく、図13に示されるように、1111×1構造となる400°C近辺に温度を減少させる熱処理である。これを低温熱処理と呼ぶのは、III-V族化合物半導体の成長温度領域が400°Cから800°Cの間で、その温度より低い温度であるからである。具体的な低温熱処理は、350°Cから450°Cの間の温度で、水素ガス、窒素ガス、アルゴンガス、ヘリウムガス等の不活性ガス雰囲気で行われる。このように、ポリシリコン半導体層16の表面を1111×1構造に変換した後、その1111×1面から、原子配列を構成する最小単位が2原子間隔×2原子間隔であって、III-V族化合物半導体が成長する111A面と111B面のうちで、面に垂直に成長する111B面に変換するための変換処理が行われる。その変換処理は、低温熱処理工程の直後にV族元素を含む原料を供給することで行われる。V族元素を含む原料としては、N、P、As、Sbを含むガスであることが好ましい。例えば、AsH3であるアルシンを用いることができる。この変換処理は、400°Cから500°Cの温度で行われることが好ましい。AsH3は、水素ガスをキャリアガスとして、分圧を1.3×104atmとすることができる。この111B面への変換処理は、1111×1構造への変換のための低温熱処理工程の直後に行うものとする他に、低温熱処理工程と同時に行うものとしてもよい。すなわち、ポリシリコン半導体層16の111面を400°C近辺での低温熱処理によって1111×1構造に変換しながら、V族元素を含む原料も供給して、111B面に変換するものとできる。このように111B面への変換が行われると、次に、III-V族化合物半導体の薄膜を形成するために、ポリシリコン半導体層16に、III族元素を含む原料ガスと、V族元素を含む原料ガスとを交互に供給することで行われる。この処理は、このように、異なる原料ガスを交互に供給するので、交互原料供給変調法FlowrateModulatedEpitaxy:FMEと呼ぶことができる。この交互原料供給変調法を行うことで、111B面に変換する処理においてポリシリコン半導体層16に吸着したAsが熱によって乖離することを防ぐことができる。また、1111×1構造から111B面に変換するときに、変換し切れなかった部位があったとしても、111B面に再形成することができるという補充的効果も有する。図16は、交互原料供給変調法の詳細なタイムチャートである。ここに示されるように、III族元素を含むガスとしてのアルシンであるAsH3の供給を2s、V族元素を含むガスとしてのトリメチルガリウムであるTMGaの供給を2s、その間に水素ガスによるパージ期間を1s挟み、この2s-1s-2s-1sを1サイクルとして、数10回繰り返す。このときのAsH3の分圧は、水素ガスをキャリアガスとして2.5×104atmとでき、TMGaの分圧は、水素ガスをキャリアガスとして、1.0×106atmとすることができる。このように、低温絶縁膜20の開口部22に露出するポリシリコン半導体層16の表面が111B面に変換され、適当なIII-V族化合物半導体の薄膜が形成されると、次に、その開口部22を成長の核として、コア層34の形成処理が行われる。コア層34の成長には、例えば、有機金属化学気相エピタキシ法MetalOrganicVaporPhaseEpitaxy:MOVPEまたは、分子線エピタキシ法MolecularBeamEpitaxy:MBE等を用いることができる。具体的には、大陽日酸株式会社製の製品番号HR2339の減圧横型MOVPE装置を用いて、所定の温度と減圧条件の下で、III族元素を含む原料ガスと、V族元素を含む原料ガスと、n型にドーピングするためにP等のn型不純物を含む原料ガスとを供給すればよい。減圧条件としては、例えば、0.1atmとすることができる。III族元素を含む原料としては、B、Al、Ga、In、Tiを含むガスを用いることができ、V族元素を含む原料としては上記のように、N、P、As、Sbを含むガスを用いることができる。ここでは、n型GaAsのコア層34を形成するので、約750°Cで、TMGaであるトリメチルガリウム、AsH3であるアルシン、n型ドーパントガスとしてSiH4であるモノシランガス、キャリアガスとしての水素ガスを供給する。TMGaの分圧は1×106atm、AsH3の分圧は2.5×104atmとすることができる。SiH4の量は、n型濃度の設定によって定めることができるが、例えば、7×1017/cm3から2.0×1018/cm3とすることができる。原料ガスの供給時間は、20分とすることができる。20分の時間は、コア層34の成長高さを決める時間であるので、適宜設定することができる。ここでは、目標高さを約1μmとして、時間を20分としてある。図17は、以上の処理の全体を示すタイムチャートである。横軸は時間、縦軸は温度である。ここでは、全工程が、上記の減圧横型MOVPE装置を用いて処理される。時間t1からt2は、自然酸化膜除去のための期間である。ここでは、925°C5分間、水素ガス雰囲気に維持する。時間t2から時間t3の期間は、ポリシリコン半導体層16の111面を1111×1構造に変換するのに適した温度に温度減少させる期間である。ここでは、400°Cに温度減少させる。時間t3からt4の期間は、1111×1構造への変換と同時に、ここでは111B面への変換も行われる低温熱処理の期間である。この期間は、処理温度が400°Cに維持され、上記のように、水素ガスをキャリアガスとして、分圧を1.3×104atmとしてAsH3が供給される。時間t4からt5の間の期間は、400°CからGaAsの成長に適した温度に昇温させる期間である。ここでは、750°Cに温度上昇させる。この期間はまた、上記のようにFMEと呼ばれる交互原料供給変調法を行う期間でもある。したがって、この期間において、上記のように、水素ガスをキャリアガスとして2.5×104atmの分圧のAsH3と、1.0×106atmの分圧のTMGaが、間にパージ期間を挟みながら、交互に供給される。なお、最初の処理は、TMGaを供給し、次にAsH3を供給するようにする。時間t5からt6の期間がコア層34を成長させる期間である。ここでは750°Cに20分維持し、上記のように、水素をキャリアガスとし、1×106atmの分圧のTMGa、2.5×104atmの分圧のAsH3を供給し、SiH4を、n型濃度が7×1017/cm3から2.0×1018/cm3とするように供給される。時間t6の後は、TMGaの供給を止めるが、しばらくAsH3の供給を続けることが好ましい。なお、Gaはその融点が29°Cと低いので、上記の交互原料供給変調法を処理温度の昇温過程で行うものとしたが、さらに交互原料供給変調法を省略することも可能である。すなわち、AsH3の下で低温処理することで、交互原料供給変調法を行うことと同様の効果を得ることができる。したがって、交互原料供給変調法の処理は、必要に応じ用いるものとしてもよい。このようにしてコア層34が形成されると、引き続き、シェル層44の形成が行われる。シェル層44の形成によって、ナノワイヤ32が出来上がることになる。図18、図19は、シェル層44の形成の様子を説明する図で、図18は斜視図、図19は、ナノワイヤ32の厚さ方向に沿った一部断面図である。シェル層44の形成は、図17で説明した時間t6のあと、温度をコア層34の成長温度よりも50°Cから200°C程度低下させ、パージ時間を十分とった後、引き続いて行うことができる。処理温度を低下させることで、コア層34の径方向主体にシェル層44を成長させることができる。具体的には、700°Cの温度で、水素をキャリアガスとし、1×106atmの分圧のTMGa、2.5×104atmの分圧のAsH3を供給し、p型ドーパントガスとして、ジメチル亜鉛ガスを供給する。ジメチル亜鉛ガスの量は、p型濃度の設定によって定めることができるが、例えば、4.8×1018/cm3とすることができる。図19に示されるように、シェル層44は、コア層34の外周部に成長する。すなわち、主としてコア層34の径方向に成長する。粒界19に掛かる開口部23においても、粒界19の近傍の部分37の上方において、コア層35の径方向に成長するので、このような場合でも、シェル層44はコア層35の周囲を完全に被覆したナノワイヤ33となる。なお、シェル層44の厚さは、コア層34の円形相当径を50nmとして、10nmから20nmとすることができる。このようにして、径方向にpn接合を有するナノワイヤ32が形成されると、必要に応じ表面保護膜を形成した後、絶縁層50によって隣接するナノワイヤ32の間が埋められる。表面保護膜としては、例えば、スパッタリング技術によるAl2O3膜等を用いることができる。絶縁層50は、SiN等を成分とする液体または適当な絶縁樹脂液体をスピンコーティング等で塗布して形成することができる。絶縁層50の高さは、ナノワイヤ32の高さを1μmとして、その半分の500nm程度とすることができる。その様子が図20、図21に示される。図20は斜視図、図21はナノワイヤ32の厚さ方向に沿った一部断面図である。その次に、ナノワイヤ32に表面保護膜が形成されている場合にはそれを除去し、透明電極膜としての上部電極層52が形成される。その様子が図22に示される。図22は、半導体装置10を説明したときの図2に相当する図である。上部電極層52は、絶縁層50の上に、ナノワイヤ32,33を完全に内部に包み込むようにして形成される。かかる上部電極層52としては、インジウム酸化スズITO膜をスピンコーティング等で塗布して形成することができる。このようにして、図1から図3で説明した半導体装置10を得ることができる。[実施形態2]上記では、コアシェル構造のナノワイヤとして、n型GaAsのコア層とp型GaAsのシェル層の単一接合を用いるものとして説明した。ここで、シェル層を、多接合として、量子井戸層を含むレーザダイオードの構造を有するナノワイヤとすることができる。図23と図24はその様子を説明する図で、図23は、量子井戸層を含むコアシェル構造のナノワイヤ46の軸方向に直角な方向の断面図であり、図24は、ナノワイヤ46の厚さ方向に沿った一部断面図である。このナノワイヤ46は、n型GaAsのコア層34と、量子井戸構造の多接合シェル層である第1シェル層36と、p型GaAsの第2シェル層44を有し、第1シェル層36は、コア層34の側から第2シェル層44の側に向かって、n型AlGaAsの第1バリア層38、p型GaAsの量子井戸層40、p型AlGaAsの第2バリア層42を有する。このように、このナノワイヤ46は、4接合構造を有している。第1バリア層38のn型AlGaAsは、コア層34のn型GaAsよりもバンドギャップが大きく、また、量子井戸層40のp型GaAsよりもバンドギャップが大きい。同様に、第2バリア層38のp型AlGaAsは、第2シェル層44のp型GaAsよりもバンドギャップが大きく、また、量子井戸層40のp型GaAsよりもバンドギャップが大きい。これらのバンドギャップの差は、傾斜がつけられていて、量子井戸層40におけるバンド不連続性を少なくしている。すなわち、第1バリア層38においては、コア層34から量子井戸層40に向かってバンドギャップが次第に小さくされ、また、第2バリア層38においても、第2シェル層44から量子井戸層40に向かってバンドギャップが次第に小さくされる。このナノワイヤ46の形成は、図1から図3で説明した半導体装置10において、シェル層44を、第1シェル層36と第2シェル層44に置き換えた構造である。したがって、半導体装置10の製造工程において、シェル層の形成工程のみが相違し、その他の工程は同様の内容である。すなわち、図24に示されるように、ガラス基板12の上に下部電極層14が設けられ、その上にポリシリコン半導体層16が形成され、その上に、ナノワイヤ46のコア層34の成長の核となるための開口部22が設けられる低温絶縁膜20が形成される。そして、図16、図17に関連して説明したように、自然酸化膜除去処理、111面から1111×1構造への変換処理、1111×1構造から111B面への変換処理、FMEと呼ばれるIII-V族化合物半導体の薄膜形成処理を経て、コア層34、第1シェル層36、第2シェル層44の形成が行われる。具体的には、図17において、時間t6の後で、引き続き第1シェル層36、第2シェル層44の形成が行われる。第1シェル層36を構成する第1バリア層38、量子井戸層40、第2バリア層42と、第2シェル層44の形成は、MOPVD装置の処理温度を700°Cに低下させて、以下の手順で行うことができる。まず、TMAlであるトリメチルアルミニウム、TMGaであるトリメチルガリウム、AsH3であるアルシン、SiH4であるモノシランを、水素ガスとともに供給する。これによって、コア層34の主として径方向に、第1バリア層38であるn型AlGaAsが形成される。第1バリア層38の径方向厚さは、5nm以上であればよく、例えば22nmとすることができる。次に、TMGaであるトリメチルガリウム、AsH3であるアルシン、ジメチル亜鉛を、水素ガスとともに供給する。これによって、第1バリア層38の主として径方向に、量子井戸層40であるp型GaAsが形成される。量子井戸層40の径方向厚さは、1nmから50nm程度であればよく、例えば22nmとすることができる。そして、TMAlであるトリメチルアルミニウム、TMGaであるトリメチルガリウム、AsH3であるアルシン、ジメチル亜鉛を、水素ガスとともに供給する。これによって、量子井戸層40の主として径方向に、第2バリア層42であるp型AlGaAsが形成される。第2バリア層42の径方向厚さは、5nm以上であればよく、例えば22nmとすることができる。その後に、TMGaであるトリメチルガリウム、AsH3であるアルシン、ジメチル亜鉛を、水素ガスとともに供給する。これによって、第2バリア層42の主として径方向に、第2シェル層44であるp型GaAsが形成される。第2シェル層44の径方向厚さは、図1で説明した半導体装置10のシェル層44と同様に10nmから20nmとすることができる。これらにおいて、TMAlの分圧は、7.5×107atm、TMGaの分圧は、8.2×107atm、AsH3の分圧は、1.3×104atmとすることができる。また、第1バリア層38のn型ドーパントの濃度は、7×1017/cm3から2.0×1018/cm3とすることができ、量子井戸層40、第2バリア層42、第2シェル層44のp型ドーパントの濃度は、それぞれ4.8×1018/cm3とすることができる。このようにして、量子井戸層40を含むレーザダイオード構造のナノワイヤ46を形成することができるが、レーザ発振器として作用させるためには、量子井戸層40内においてナノワイヤ46の軸方向に光を繰り返し反射させて光増幅する必要がある。図24には、そのための共振器ミラーとして働く反射部48,49が示されている。すなわち、コア層34以外の第1バリア層38、量子井戸層40、第2バリア層42、第2シェル層44は、開口部22に接触せず、低温絶縁膜20に接している。この構造によって、量子井戸層40の屈折率と低温絶縁膜20の屈折率の差によって、量子井戸層40と低温絶縁膜20との界面が光学的な反射部48として作用する。また、量子井戸層40の上端は、最終的には上部電極層52と接するので、量子井戸層40の屈折率と上部電極層52の屈折率の差によって、量子井戸層40と上部電極層52との界面が光学的な反射部49として作用する。このようにして、ガラス基板12の上のポリシリコン半導体層16の上に形成された量子井戸層40を含むナノワイヤ46について、絶縁層50、上部電極層52を設けることで、レーザダイオードとしての半導体装置を構成することができる。そして、図1で説明したと同様に、上部電極層52と下部電極層14との間に駆動電源を接続することで、この半導体装置を発光させることができる。[実施形態3]上記では、ナノワイヤのコア層としてGaAsを用いているので、その処理温度が750°Cと高く、ガラス基板12として、耐熱性の高い石英ガラスを用いる必要がある。例えば、ナノワイヤをn型InAsのコア層とp型InAsのシェル層とで構成して、受光素子等としての半導体装置とするものとすれば、処理温度を540°C程度に低下させることができる。この温度であれば、液晶ディスプレイ等で用いられるガラス基板をそのまま用いることができる。例えば、コーニング社の製品番号7059等を用いることができる。図25、図26は、n型InAsのコア層とp型InAsのシェル層のコアシェル構造のナノワイヤを形成するときのタイムチャートである。図25は、図16に対応して、交互原料供給変調法の詳細なタイムチャートであり、図26は図17に対応して、ナノワイヤ形成処理の全体を示すタイムチャートである。図26に示されるように、処理温度の上限を540°Cとすることができる。InAsの形成には、トリメチルインジウムであるTMInとアルシンであるAsH3が用いられる。TMInの分圧とAsH3の分圧は、交互原料供給変調法のときも、コア層とシェル層の形成のときも、図25に示される値を用いることができる。なお、自然酸化膜除去が540°Cで不十分な場合には、不活性ガス雰囲気の熱処理に代えて、他の周知の自然酸化膜除去法を用いることが必要である。また、図26に示されるように、交互原料供給変調法の処理は、400°Cの低温熱処理工程の後で同じ温度条件の下で行われることが好ましい。このようにして、一般的なガラス基板を用いて、ポリシリコン半導体層の上にナノワイヤを形成し、半導体装置とすることができる。"