"配線基板に実装される集積回路の電源-グランド間に配設される複数のバイパスコンデンサそれぞれについて、該バイパスコンデンサと前記集積回路とを接続する電源パターン及びグランドパターンのインダクタンスと該バイパスコンデンサの等価直列インダクタンスとを加算してループインダクタンスを求めるループインダクタンス算出ステップと、前記複数のバイパスコンデンサそれぞれについて、各バイパスコンデンサに換えてより等価直列インダクタンスが低い低ESLコンデンサを用いたと仮定した場合のループインダクタンスが、前記ループインダクタンス算出ステップにおいて求められたループインダクタンスと同等となる配線パターン長を求める配線パターン長算出ステップと、前記複数のバイパスコンデンサそれぞれについて、置換え後の電源パターン及びグランドパターンの長さの合計値が、前記配線パターン長算出ステップにおいて求められた配線パターン長以下となる置換配置可能領域を求める置換配置可能領域取得ステップと、前記置換配置可能領域取得ステップにおいて取得された、前記複数のバイパスコンデンサそれぞれの置換配置可能領域が交わる集約可能領域を求める集約可能領域取得ステップと、前記集約可能領域取得ステップにおいて求められた集約可能領域に基づいて、前記低ESLコンデンサの配置を決定する配置ステップと、を備えることを特徴とするバイパスコンデンサ集約置換方法。前記ループインダクタンス算出ステップでは、前記バイパスコンデンサが実装される実装面に形成される電源パターン及びグランドパターンのインダクタンスに基づいて前記ループインダクタンスを求め、前記配線パターン長算出ステップでは、前記実装面において、ループインダクタンスが同等となる配線パターン長を求め、前記置換配置可能領域取得ステップでは、前記実装面における置換え後の電源パターン及びグランドパターンの長さの合計値が、前記配線パターン長以下となる置換配置可能領域を求めることを特徴とする請求項1に記載のバイパスコンデンサ集約置換方法。前記配置ステップでは、複数の前記置換配置可能領域が交わる1つの集約可能領域が得られた場合に、当該集約可能領域に1つの低ESLコンデンサを配置することを特徴とする請求項1又は2に記載のバイパスコンデンサ集約置換方法。前記配置ステップでは、前記置換配置可能領域が交わる集約可能領域が得られなかった場合に、低ESLコンデンサを配置することができないと判断することを特徴とする請求項1~3のいずれか1項に記載のバイパスコンデンサ集約置換方法。前記配置ステップでは、複数の集約可能領域が得られた場合、配置される低ESLコンデンサの数が最も少なくなるように配置を決定することを特徴とする請求項1~4のいずれか1項に記載のバイパスコンデンサ集約置換方法。配線基板に実装される集積回路の電源-グランド間に配設される複数のバイパスコンデンサそれぞれについて、該バイパスコンデンサと前記集積回路とを接続する電源パターン及びグランドパターンのインダクタンスと該バイパスコンデンサの等価直列インダクタンスとを加算してループインダクタンスを求めるループインダクタンス算出手段と、前記複数のバイパスコンデンサそれぞれについて、各バイパスコンデンサに換えてより等価直列インダクタンスが低い低ESLコンデンサを用いたと仮定した場合のループインダクタンスが、前記ループインダクタンス算出手段により求められたループインダクタンスと同等となる配線パターン長を求める配線パターン長算出手段と、前記複数のバイパスコンデンサそれぞれについて、置換え後の電源パターン及びグランドパターンの長さの合計値が、前記配線パターン長算出手段により求められた配線パターン長以下となる置換配置可能領域を求める置換配置可能領域取得手段と、前記置換配置可能領域取得手段により取得された、前記複数のバイパスコンデンサそれぞれの置換配置可能領域が交わる集約可能領域を求める集約可能領域取得手段と、前記集約可能領域取得手段により求められた集約可能領域に基づいて、前記低ESLコンデンサの配置を決定する配置手段と、を備えることを特徴とするバイパスコンデンサ集約置換装置。前記ループインダクタンス算出手段は、前記バイパスコンデンサが実装される実装面に形成される電源パターン及びグランドパターンのインダクタンスに基づいて前記ループインダクタンスを求め、前記配線パターン長算出手段は、前記実装面において、ループインダクタンスが同等となる配線パターン長を求め、前記置換配置可能領域取得手段は、前記実装面における置換え後の電源パターン及びグランドパターンの長さの合計値が、前記配線パターン長以下となる置換配置可能領域を求めることを特徴とする請求項6に記載のバイパスコンデンサ集約置換装置。前記配置手段は、複数の前記置換配置可能領域が交わる1つの集約可能領域が得られた場合、当該集約可能領域に1つの低ESLコンデンサを配置することを特徴とする請求項6又は7に記載のバイパスコンデンサ集約置換装置。前記配置手段は、前記置換配置可能領域が交わる集約可能領域が得られなかった場合、低ESLコンデンサを配置することができないと判断することを特徴とする請求項6~8のいずれか1項に記載のバイパスコンデンサ集約置換装置。前記配置手段は、複数の集約可能領域が得られた場合、配置される低ESLコンデンサの数が最も少なくなるように配置を決定することを特徴とする請求項6~9のいずれか1項に記載のバイパスコンデンサ集約置換装置。コンピュータを、請求項6~10のいずれか1項に記載のバイパスコンデンサ集約置換装置として機能させることを特徴とするバイパスコンデンサ集約置換プログラム。上述した特許文献1,2記載の技術を用いると、例えば、プリント基板のレイアウト情報などを入力することにより、バイパスコンデンサを自動的に配置配線したり、バイパスコンデンサの有効範囲を表示することができる。ところで、バイパスコンデンサの配置配線設計には、コストダウン等を目的とした、特性向上に寄与しない不要なバイパスコンデンサの特定削減や、特性の優れたバイパスコンデンサへの置換えによる使用数量の削減等を行う所謂最適化と呼ばれる作業がある。しかしながら、複数のバイパスコンデンサを集約してより少ない数のバイパスコンデンサで置換えようとした場合、コンデンサの種類や、実装位置、数量などの決定には豊富な経験が必要であり、上述した技術を用いたとしても、試行錯誤を繰り返すこととなるおそれがあった。本発明は、上記問題点を解消する為になされたものであり、試行錯誤を繰り返すことなく、ICなどの電源-グランド間に配設される複数のバイパスコンデンサを集約してより少ない数のバイパスコンデンサで置換えることが可能なバイパスコンデンサ集約置換方法、バイパスコンデンサ集約置換装置、及び、バイパスコンデンサ集約置換プログラムを提供することを目的とする。本発明に係るバイパスコンデンサ集約置換方法は、配線基板に実装される集積回路の電源-グランド間に配設される複数のバイパスコンデンサそれぞれについて、該バイパスコンデンサと集積回路とを接続する電源パターン及びグランドパターンのインダクタンスと該バイパスコンデンサの等価直列インダクタンスとを加算してループインダクタンスを求めるループインダクタンス算出ステップと、複数のバイパスコンデンサそれぞれについて、各バイパスコンデンサに換えてより等価直列インダクタンスが低い低ESLコンデンサを用いたと仮定した場合のループインダクタンスが、ループインダクタンス算出ステップにおいて求められたループインダクタンスと同等となる配線パターン長を求める配線パターン長算出ステップと、複数のバイパスコンデンサそれぞれについて、置換え後の電源パターン及びグランドパターンの長さの合計値が、配線パターン長算出ステップにおいて求められた配線パターン長以下となる置換配置可能領域を求める置換配置可能領域取得ステップと、置換配置可能領域取得ステップにおいて取得された、複数のバイパスコンデンサそれぞれの置換配置可能領域が交わる集約可能領域を求める集約可能領域取得ステップと、集約可能領域取得ステップにおいて求められた集約可能領域に基づいて、低ESLコンデンサの配置を決定する配置ステップとを備えることを特徴とする。また、本発明に係るバイパスコンデンサ集約置換装置は、配線基板に実装される集積回路の電源-グランド間に配設される複数のバイパスコンデンサそれぞれについて、該バイパスコンデンサと集積回路とを接続する電源パターン及びグランドパターンのインダクタンスと該バイパスコンデンサの等価直列インダクタンスとを加算してループインダクタンスを求めるループインダクタンス算出手段と、複数のバイパスコンデンサそれぞれについて、各バイパスコンデンサに換えてより等価直列インダクタンスが低い低ESLコンデンサを用いたと仮定した場合のループインダクタンスが、ループインダクタンス算出手段により求められたループインダクタンスと同等となる配線パターン長を求める配線パターン長算出手段と、複数のバイパスコンデンサそれぞれについて、置換え後の電源パターン及びグランドパターンの長さの合計値が、配線パターン長算出手段により求められた配線パターン長以下となる置換配置可能領域を求める置換配置可能領域取得手段と、置換配置可能領域取得手段により取得された、複数のバイパスコンデンサそれぞれの置換配置可能領域が交わる集約可能領域を求める集約可能領域取得手段と、集約可能領域取得手段により求められた集約可能領域に基づいて、低ESLコンデンサの配置を決定する配置手段とを備えることを特徴とする。本発明に係るバイパスコンデンサ集約置換方法又はバイパスコンデンサ集約置換装置によれば、まず、複数のバイパスコンデンサそれぞれについて、ループインダクタンスが求められるとともに、得られたループインダクタンスと、各バイパスコンデンサよりも等価直列インダクタンスESLが低い低ESLコンデンサを用いたと仮定した場合のループインダクタンスとが同等となる配線パターン長が求められる。次に、複数のバイパスコンデンサそれぞれについて、置換後の電源パターン及びグランドパターンの長さの合計値が、得られた配線パターン長以下となる置換配置可能領域が求められる。そして、複数のバイパスコンデンサそれぞれの置換配置可能領域が交わる集約可能領域が求められ、得られた集約可能領域に基づいて、低ESLコンデンサの配置が決定される。ここで、置換配置可能領域は、電源パターン及びグランドパターンの長さの合計値が配線パターン長以下となる領域、すなわちループインダクタンスが低ESLコンデンサへの置換えの前後で同等以下になる領域である。そのため、複数の置換配置可能領域が交わる集約可能領域は、対応する置換対象のすべてのバイパスコンデンサについて、ループインダクタンスが置換えの前後で同等以下になる領域である。よって、集約可能領域内の任意の場所に低ESLコンデンサを配置することにより、対応する複数のバイパスコンデンサを1つの低ESLコンデンサで置換えることができる。その結果、試行錯誤を繰り返すことなく、ICなどの集積回路の電源-グランド間に配設される複数のバイパスコンデンサを集約してより少ない数のバイパスコンデンサ低ESLコンデンサで置換えるすなわち最適化することが可能となる。なお、ここで、ループインピーダンスは、上述した通り、配線のインダクタンス及びバイパスコンデンサのESLに起因する。本明細書中では、ループインピーダンスに代えてループインダクタンスという文言を用いるが、本質的には同じものを指すインピーダンスは周波数依存性があるが、インダクタンスは周波数に対して一定とみなすことができる。本発明に係るバイパスコンデンサ集約置換方法では、ループインダクタンス算出ステップにおいて、バイパスコンデンサが実装される実装面に形成される電源パターン及びグランドパターンのインダクタンスに基づいてループインダクタンスを求め、配線パターン長算出ステップにおいて、上記実装面において、ループインダクタンスが同等となる配線パターン長を求め、置換配置可能領域取得ステップにおいて、上記実装面における置換え後の電源パターン及びグランドパターンの長さの合計値が、配線パターン長以下となる置換配置可能領域を求めることが好ましい。また、本発明に係るバイパスコンデンサ集約置換装置では、ループインダクタンス算出手段が、バイパスコンデンサが実装される実装面に形成される電源パターン及びグランドパターンのインダクタンスに基づいて前記ループインダクタンスを求め、配線パターン長算出手段が、上記実装面において、ループインダクタンスが同等となる配線パターン長を求め、置換配置可能領域取得手段が、上記実装面における置換え後の電源パターン及びグランドパターンの長さの合計値が、配線パターン長以下となる置換配置可能領域を求めることが好ましい。この場合、例えば、ICとバイパスコンデンサとが同じ面に実装されているとき、すなわちICとバイパスコンデンサとが内層を貫通するビアを介さずに接続されるときには、ICの電源ピン、グランドピンを基点として、バイパスコンデンサとICの電源ピン、グランドピンとを接続する電源パターン、グランドパターンにより構成されるループのループインダクタンスが算出される。一方、ICと反対側の面にバイパスコンデンサが実装される場合、すなわちICとバイパスコンデンサとがビアを介して接続される場合、両ビアのバイパスコンデンサが実装されている面の端部を基点として、バイパスコンデンサとビアとを接続する電源パターン、グランドパターンにより構成されるループのループインダクタンスが算出される。ここで、ICと反対側の面にバイパスコンデンサが実装される場合、ビアのインダクタンス及びビアからICの電源ピン、グランドピンまでの電源パターン、グランドパターンのインダクタンスは、置換えの前後で変化しないため、考慮する必要がないすなわち無視することができる。よって、このようにすれば、ICと反対側の面にバイパスコンデンサが実装される場合に、ビアのインダクタンス及びビアからICの電源ピン、グランドピンまでの電源パターン、グランドパターンのインダクタンスを省略することができるため、ループインダクタンスなどを算出する際の演算負荷を軽減でき、処理の高速化を図ることが可能となる。本発明に係るバイパスコンデンサ集約置換方法では、複数の置換配置可能領域が交わる1つの集約可能領域が得られた場合に、配置ステップにおいて、当該集約可能領域に1つの低ESLコンデンサを配置することが好ましい。また、本発明に係るバイパスコンデンサ集約置換装置では、複数の置換配置可能領域が交わる1つの集約可能領域が得られた場合、配置手段が、当該集約可能領域に1つの低ESLコンデンサを配置することが好ましい。このようにすれば、複数の置換配置可能領域が1箇所で交わる場合に、その交わった領域、すなわち集約可能領域に低ESLコンデンサを配置することで、複数のバイパスコンデンサ全てを1つの低ESLコンデンサで置換えることが可能となる。例えば、3個のバイパスコンデンサの置換配置可能領域が交わる1つの集約可能領域が得られた場合には、この集約可能領域内に低ESLコンデンサを配置することにより、3個のバイパスコンデンサを1個の低ESLコンデンサに集約して置換えることができる。また、本発明に係るバイパスコンデンサ集約置換方法では、置換配置可能領域が交わる集約可能領域が得られなかった場合に、配置ステップにおいて、低ESLコンデンサを配置することができないと判断することが好ましい。また、本発明に係るバイパスコンデンサ集約置換装置では、置換配置可能領域が交わる集約可能領域が得られなかった場合、配置手段が、低ESLコンデンサを配置することができないと判断することが好ましい。このように、置換えの前後でループインダクタンスが同等以下となる置換配置可能領域が互いに交わらない場合には、複数のバイパスコンデンサを集約することができないため、低ESLコンデンサによる置換えは不可であると判断することができる。本発明に係るバイパスコンデンサ集約置換方法では、複数の集約可能領域が得られた場合、配置ステップにおいて、配置される低ESLコンデンサの数が最も少なくなるように配置を決定することが好ましい。また、本発明に係るバイパスコンデンサ集約置換装置では、複数の集約可能領域が得られた場合、配置手段が、配置される低ESLコンデンサの数が最も少なくなるように配置を決定することが好ましい。このようにすれば、複数のバイパスコンデンサを、より少ない数の低ESLコンデンサで置換えることができる。本発明に係るバイパスコンデンサ集約置換プログラムは、コンピュータを、上記いずれかのバイパスコンデンサ集約置換装置として機能させることを特徴とする。本発明に係るバイパスコンデンサ集約置換プログラムが実行されることにより、コンピュータが、バイパスコンデンサ集約置換装置すなわち、上記ループインダクタンス算出手段、配線パターン長算出手段、置換配置可能領域取得手段、集約可能領域取得手段、及び配置手段として機能する。その結果、上述したように、試行錯誤を繰り返すことなく、ICなどの集積回路の電源-グランド間に配設される複数のバイパスコンデンサを集約してより少ない数のバイパスコンデンサ低ESLコンデンサで置換えることが可能となる。本発明によれば、試行錯誤を繰り返すことなく、ICなどの集積回路の電源-グランド間に配設される複数のバイパスコンデンサを集約してより少ない数のバイパスコンデンサで置換えることが可能となる。以下、図面を参照して本発明の好適な実施形態について詳細に説明する。なお、各図において、同一要素には同一符号を付して重複する説明を省略する。まず、図1を用いて、実施形態に係るバイパスコンデンサ集約置換装置1の構成について説明する。図1は、バイパスコンデンサ集約置換装置1の構成を示すブロック図である。バイパスコンデンサ集約置換装置1は、ICなどの集積回路の電源-グランド間に配設される複数のバイパスコンデンサを集約してより少ない数のバイパスコンデンサで置換えること所謂最適化を支援するものである。特に、バイパスコンデンサ集約置換装置1は、コンデンサのESLの差を利用し、複数のバイパスコンデンサ高ESLコンデンサをよりESLが低い低ESLコンデンサで置換える最適化作業を支援するものである。そのために、バイパスコンデンサ集約置換装置1は、入力部10、情報処理ユニット20、及び、表示部30を備えている。また、情報処理ユニット20は、ループインダクタンス算出部21、配線パターン長算出部22、置換配置可能領域取得部23、集約可能領域取得部24、及び配置部25を有している。以下、各構成要素について詳細に説明する。なお、ここでは、図3に示される、プリント基板特許請求の範囲に記載の配線基板に相当100に実装される2つのバイパスコンデンサ120,121を、よりESLが低い1つの低ESLコンデンサ130で置換える場合を例にして説明する。入力部10は、例えば、キーボードやタッチパネルなどから構成され、ユーザから入力される、例えば、置換え前の電源パターン101,105、グランドパターン102,106の幅及び長さ、バイパスコンデンサ120,121のESL数配置座標、置換え後の電源パターン151、グランドパターン152の幅、置換える低ESLコンデンサ130のESLなどのデータを受け付ける。なお、これらのデータは、予め入力され、メモリに記憶されていてもよい。情報処理ユニット20は、入力部10により受け付けられた上記各データから、ループインダクタンスが置換えの前後で同等以下となるように、複数この場合は2つのバイパスコンデンサ120,121を集約して置換えることができる範囲後述する集約可能領域170を求めて配置を決定するものである。情報処理ユニット20は、受け付けられた入力データに対して演算処理を行うマイクロプロセッサ、該マイクロプロセッサに各処理を実行させるためのプログラムやデータを記憶するROM、演算結果などの各種データを一時的に記憶するRAM等により構成されている。情報処理ユニット20では、ROMに記憶されているプログラムが、マイクロプロセッサによって実行されることにより、ループインダクタンス算出部21、配線パターン長算出部22、置換配置可能領域取得部23、集約可能領域取得部24、及び配置部25の機能が実現される。ループインダクタンス算出部21は、プリント基板100に実装されるIC110の電源-グランド間に配設される2個のバイパスコンデンサ120,121それぞれについて、該バイパスコンデンサ120,121に接続されている電源パターン101,105及びグランドパターン102,106のインダクタンスと該バイパスコンデンサ120,121のESLとを加算してループインダクタンスを求める。すなわち、ループインダクタンス算出部21は、特許請求の範囲に記載のループインダクタンス算出手段として機能する。その際に、ループインダクタンス算出部21は、バイパスコンデンサ120,121が実装される実装面に形成されている電源パターン101,105及びグランドパターン102,106のインダクタンスに基づいてループインダクタンスを求める。例えば、図4に示されるように、IC110とバイパスコンデンサ120とが同じ面に実装されているとき、すなわち、内層を貫通するビアを使わずに接続されるときには、IC110の電源ピン111、グランドピン112を基点として、バイパスコンデンサ120とIC110の電源ピン111、グランドピン112とを接続する電源パターン101、グランドパターン102により構成されるループのループインダクタンスが算出される。一方、図3に示されるように、IC110と反対側の面にバイパスコンデンサ120、121が実装される場合、すなわちIC110とバイパスコンデンサ120,121とがビア103,104,107,108を介して接続される場合、ビア103,104,107,108のバイパスコンデンサ120,121が実装されている面の端部を基点として、バイパスコンデンサ120,121とビア103,104,107,108とを接続する電源パターン101,105、グランドパターン102,106により構成されるループのループインダクタンスが算出される。その理由は、IC110と反対側の面にバイパスコンデンサ120,121が実装される場合、ビア103,104,107,108のインダクタンス及びビア103,104,107,108からIC110の電源ピン111、グランドピン112までの電源パターン、グランドパターンのインダクタンスは、置換えの前後で変化しないため、考慮する必要がないためである。図3に示した例では、電源パターン101,105の幅を0.5mm、長さを1mm、インダクタンスを150pHとし、グランドパターン102,106の幅を0.5mm、長さを1mm、インダクタンスを150pHとした。また、バイパスコンデンサ120,121のESLを500pHとした。よって、この場合、バイパスコンデンサ120,121それぞれに対するループインダクタンスは、150150500=800pHとなる。なお、電源パターン101,105及びグランドパターン102,106の幅と長さからインダクタンスを求めるには、例えば、近似式や、パターンの幅長さとインダクタンスとの対応関係が予め定められたパラメータテーブル、電磁界シミュレータによるシミュレーション等を利用することができる。ループインダクタンス算出部21で求められたバイパスコンデンサ120,121それぞれのループインダクタンスは、配線パターン長算出部22に出力される。配線パターン長算出部22は、2つのバイパスコンデンサ120,121それぞれについて、各バイパスコンデンサ120,121に換えて、該バイパスコンデンサ120,121よりもESLが低い低ESLコンデンサ130を用いたと仮定した場合のループインダクタンスが、ループインダクタンス算出部21により求められた置換え前のループインダクタンスと同等となる配線パターン長150を求める。その際に、配線パターン長算出部22は、バイパスコンデンサ120,121の実装面において、ループインダクタンスが同等となる配線パターン長150を求める。すなわち、配線パターン長算出部22は、特許請求の範囲に記載の配線パターン長算出手段として機能する。ここで、置換え前のバイパスコンデンサ120,121としては、比較的ESLが高い一般的な2端子コンデンサが用いられる。一方、低ESLコンデンサ130としては、例えば、外部電極を長手方向に配置することによって、内部電極の電流経路を太く短くし、ESLを低減したLW逆転型積層セラミックコンデンサ、又は3端子コンデンサなどが好適に用いられる。サイズにもよるが、一般的に、2端子コンデンサのESLは300~500pH程度であり、LW逆転型コンデンサや3端子コンデンサのESLは30~100pH程度である。バイパスコンデンサ集約置換装置1は、このようなESLの差を利用し、ループインダクタンスが置換え前後で同等以下となるように、2つのバイパスコンデンサ120,121を1つの低ESLコンデンサ130で置換える。上述したように、図3に示した例では、バイパスコンデンサ120,121それぞれに対するループインダクタンスは、800pHであった。ここで、図5に示されるように、置換え後の電源パターン151及びグランドパターン152の幅を例えば0.5mmとして、バイパスコンデンサ120,121を、インダクタンスが100pHの低ESLコンデンサ130で置換えると仮定した場合、ループインダクタンスが800pHとなる配線パターン長150は4.7mmとなる。なお、図5では、簡単のため、一方のバイパスコンデンサ120についての配線パターン長150のみを表示した。なお、他方のバイパスコンデンサ121についても同様にして配線パターン長が求められる。配線パターン長算出部22で求められた配線パターン長150は、置換配置可能領域取得部23に出力される。置換配置可能領域取得部23は、図6に示されるように、各バイパスコンデンサ120,121について、置換え後の電源パターン151及びグランドパターン152の長さの合計値が、配線パターン長算出部22により求められた配線パターン長150以下すなわち4.7mm以下となる置換配置可能領域160を求める。図6では、簡単のため、一方のバイパスコンデンサ120についての置換配置可能領域160のみを表示した。なお、他方のバイパスコンデンサ121についても同様にして置換配置可能領域161が求められる。その際に、置換配置可能領域取得部23は、ビア103およびビア104を基点として、バイパスコンデンサ120の実装面における置換え後の電源パターン151及びグランドパターン152の長さの合計値が、配線パターン長150以下となる置換配置可能領域160を求める。すなわち、図6に示される楕円形の置換配置可能領域160は、ループインダクタンスが、置換えの前後で同等以下となる領域である。置換配置可能領域取得部23は、特許請求の範囲に記載の置換配置可能領域取得手段として機能する。なお、ビア103とビア104との間の距離が配線パターン長150よりも十分に短い場合には、ビア103とビア104とを結ぶ直線の中点を中心とし、半径が配線パターン長150の1/2となる円で近似してもよい。置換配置可能領域取得部23で求められた置換配置可能領域160161は、集約可能領域取得部24に出力される。集約可能領域取得部24は、図7に示されるように、置換配置可能領域取得部23により取得された、2つのバイパスコンデンサ120,121それぞれの置換配置可能領域160,161が交わる集約可能領域170を求める。すなわち、集約可能領域170は、いずれのバイパスコンデンサ120,121から見てもループインピーダンスが置換えの前後で同等以下となる領域である。集約可能領域取得部24は、特許請求の範囲に記載の集約可能領域取得手段として機能する。なお、集約可能領域取得部24で求められた集約可能領域170は、配置部25に出力される。配置部25は、集約可能領域取得24により求められた集約可能領域170に基づいて、低ESLコンデンサ130の配置を決定する。すなわち、配置部25は、図8に示されるように、置換配置可能領域160,161が交わる集約可能領域170が得られた場合、該集約可能領域170内に低ESLコンデンサ130を配置する。配置部25は、特許請求の範囲に記載の配置手段として機能する。なお、上述したように、配置部25は、集約可能領域170が得られた場合に、当該集約可能領域170に1つの低ESLコンデンサ130を配置するが、置換配置可能領域160,161が交わる集約可能領域170が得られなかった場合には、低ESLコンデンサ130を配置することができないと判断する。さらに、配置部25は、例えば、複数の集約可能領域170が得られた場合には、配置される低ESLコンデンサ130の数が最も少なくなるように配置を決定する。なお、配置部25で決定された低ESLコンデンサ130の配置は、表示部30に出力される。表示部30は、例えば、LCDディスプレイなどから構成され、配置部25で決定された低ESLコンデンサ130の配置の他、入力部10によって受け付けられた入力データや、取得された配線パターン長150、置換配置可能領域160,161、集約可能領域170などを表示する。なお、上述した図3~8は、表示部30による表示例である。次に、図2を参照しつつ、バイパスコンデンサ集約置換装置1の動作、及びバイパスコンデンサ集約置換方法について説明する。図2は、バイパスコンデンサ集約置換装置1によるバイパスコンデンサ集約置換処理の処理手順を示すフローチャートである。ここでは、上述した図3に示される、2つのバイパスコンデンサ120,121を、よりESLが低い1つの低ESLコンデンサ130で置換える場合を例にして説明する。ステップS100では、ユーザから入力される、例えば、置換え前の電源パターン101,105、グランドパターン102,106の幅長さ、バイパスコンデンサ120,121のESL数配置座標、置換え後の電源パターン151、グランドパターン152の幅、置換える低ESLコンデンサ130のESLなどのデータが受け付けられる。次に、ステップS102特許請求の範囲に記載のループインダクタンス算出ステップに相当では、プリント基板100に実装されるIC110の電源-グランド間に配設される2つのバイパスコンデンサ120,121それぞれについて、該バイパスコンデンサ120,121に接続されている電源パターン101,105及びグランドパターン102,106のインダクタンスと該バイパスコンデンサ120,121のESLとが加算されてループインダクタンスが求められる図3参照。なお、ループインダクタンスの具体的な求め方は上述した通りであるので、ここでは詳細な説明を省略する。続いて、ステップS104特許請求の範囲に記載の配線パターン長算出ステップに相当では、2つのバイパスコンデンサ120,121それぞれについて、各バイパスコンデンサ120,121よりもESLが低い低ESLコンデンサ130を用いたと仮定した場合のループインダクタンスが、ステップS102において求められたループインダクタンスと同等となる配線パターン長150が求められる図5参照。なお、配線パターン長150の具体的な求め方は上述した通りであるので、ここでは詳細な説明を省略する。続くステップS106特許請求の範囲に記載の置換配置可能領域取得ステップに相当では、2つのバイパスコンデンサ120,121それぞれについて、置換え後の電源パターン151及びグランドパターン152の長さの合計値が、ステップS104において求められた配線パターン長150以下となる置換配置可能領域160,161が求められる図6参照。次に、ステップS108特許請求の範囲に記載の集約可能領域取得ステップに相当では、ステップS106において取得された、2つのバイパスコンデンサ120,121それぞれの置換配置可能領域160,161が交わる集約可能領域170が求められる図7参照。続いて、ステップS110特許請求の範囲に記載の配置ステップに相当では、ステップS108において求められた集約可能領域170に基づいて、低ESLコンデンサ130の配置が決定される図8参照。すなわち、ステップS110では、2つの置換配置可能領域160,161が交わる1つの集約可能領域170が得られた場合に、当該集約可能領域170に1つの低ESLコンデンサ130が配置される。なお、置換配置可能領域160,161が交わる集約可能領域170が得られなかった場合には、ステップS110では、低ESLコンデンサ130を配置することができないと判断される。上述した例では、2つのバイパスコンデンサ120,121を置換える場合を例にして説明したが、ステップS110では、バイパスコンデンサの数が3個以上であっても同様にして置換えが実行される。すなわち、例えば、図9に示されるように、3個の置換配置可能領域160,161,162が1つの集約可能領域170で交わる場合には、当該集約可能領域170に低ESLコンデンサ130が配置されることで、3個のバイパスコンデンサが1つの低ESLコンデンサ130で置換えられる。また、例えば、図10に示されるように、2つの置換配置可能領域160,161が互いに交わり、他の置換配置可能領域162が置換配置可能領域160,161と交わらない場合には、2つの置換配置可能領域160,161が交わる集約可能領域170に低ESLコンデンサ130が配置されることにより、2個のバイパスコンデンサが1つの低ESLコンデンサ130で置換えられる。しかしながら、他の置換配置可能領域160,161と交わらない置換配置可能領域162に関しては、バイパスコンデンサの置換えができないと判断される。さらに、ステップS110では、例えば図11に示されるように、4つの置換配置可能領域160,161,162,163が3つの集約可能領域170,171,172で交わる場合には、使用される低ESLコンデンサ130の数が最も少なくなるように配置が決定される。すなわち、この場合には、集約可能領域170及び集約可能領域172に低ESLコンデンサ130が配置されることにより、4つのバイパスコンデンサが2つの低ESLコンデンサ130で置換えられる。よって、この場合、集約可能領域171には、低ESLコンデンサ130は配置されない。続くステップS112では、ステップS100において決定された低ESLコンデンサ130の配置の他、入力部10によって受け付けられた入力データや、取得された配線パターン長150、置換配置可能領域160,161、及び集約可能領域170などが、適宜、表示部30に表示される。以上、詳細に説明したように、本実施形態によれば、まず、複数2つのバイパスコンデンサ120,121それぞれについて、ループインダクタンスが求められるとともに、得られたループインダクタンスと、各バイパスコンデンサ120,121に換えてよりESLが低い低ESLコンデンサ130を用いたと仮定した場合のループインダクタンスとが、同等となる配線パターン長150が求められる。次に、2つのバイパスコンデンサ120,121それぞれについて、置換え後の電源パターン151及びグランドパターン152の長さの合計値が、得られた配線パターン長150以下となる置換配置可能領域160,161が求められる。そして、2つのバイパスコンデンサ120,121それぞれの置換配置可能領域160,161が交わる集約可能領域170が求められ、得られた集約可能領域170内に低ESLコンデンサ130が配置される。ここで、置換配置可能領域160,161は、置換後の電源パターン151及びグランドパターン152の長さの合計値が配線パターン長150以下となる領域、すなわちループインダクタンスが低ESLコンデンサ130への置換えの前後で同等以下になる領域である。そのため、複数の置換配置可能領域160,161が交わる集約可能領域170は、対応するすべてのバイパスコンデンサ120,121についてループインダクタンスが置換えの前後で同等以下になる領域である。よって、集約可能領域内170の任意の場所に低ESLコンデンサ130を配置することにより、対応する2つのバイパスコンデンサ120,121を1つの低ESLコンデンサ130で置換えることができる。その結果、試行錯誤を繰り返すことなく、IC110の電源-グランド間に配設される2つのバイパスコンデンサ120,121を集約して1つの低ESLコンデンサ130で置換えるすなわち最適化することが可能となる。また、本実施形態によれば、IC110と反対側の面にバイパスコンデンサ120,121が実装される場合、すなわち、IC110とバイパスコンデンサ120,121とがビア103,107,104,108を介して接続される場合、ビア103,107,104,108のバイパスコンデンサ120,121が実装されている面の端部を基点として、バイパスコンデンサ120,121とビア103,107,104,108とを接続する電源パターン101,105、グランドパターン102,106により構成されるループインダクタンスが算出される。よって、IC110と反対側の面にバイパスコンデンサ120,121が実装される場合に、ビア103,107,104,108のインダクタンス及びビア103,107,104,108からIC110の電源ピン111、グランドピン112までの電源パターン101,105、グランドパターン102,106のインダクタンスを省略することができるため、ループインダクタンスなどを算出する際の演算負荷を軽減でき、処理の高速化を図ることが可能となる。本実施形態によれば、複数例えば3個のバイパスコンデンサの置換配置可能領域160,161,162が交わる1つの集約可能領域170が得られた場合には、この集約可能領域170内に低ESLコンデンサ130を配置することで、3個のバイパスコンデンサを1個の低ESLコンデンサ130で集約して置換えることができる。また、本実施形態によれば、置換えの前後でループインダクタンスが同等以下となる置換配置可能領域160,161が互いに交わらない場合には、複数のバイパスコンデンサ120,121を集約することができないため、低ESLコンデンサ130による置換えは不可であると判断することができる。さらに、本実施形態によれば、複数の集約可能領域170,171,172が得られた場合、使用される低ESLコンデンサ130の数が最も少なくなるように配置が決定されるため、複数のバイパスコンデンサを、より少ない数の低ESLコンデンサ130で置換えることができる。次に、図12を参照しつつ、コンピュータを、上述したバイパスコンデンサ集約置換装置1として機能させるバイパスコンデンサ集約置換プログラムについて説明する。図12は、バイパスコンデンサ集約置換プログラムを実行するためのコンピュータ3の構成を示すブロック図である。コンピュータ3は、バイパスコンデンサ集約置換プログラム52の実行等を制御する制御部CPU50と、バイパスコンデンサ集約置換プログラム52等が記憶されたハードディスク51と、メモリRAM53と、ディスプレイ等から成る表示部54と、キーボード等から成る入力部55と、CD-ROM等の記録媒体に記録されたプログラム等を読み取り可能な読取装置56と、LANボードから成るLANインターフェース57とを備えている。ここで、例えば、読取装置56により読み取られハードディスク51に記憶インストールされたバイパスコンデンサ集約置換プログラム52が実行されることにより、コンピュータ3が、上述したバイパスコンデンサ集約置換装置1を構成するループインダクタンス算出部21、配線パターン長算出部22、置換配置可能領域取得部23、集約可能領域取得部24、及び配置部25として機能する。本実施形態によれば、バイパスコンデンサ集約置換プログラム52が実行されることにより、コンピュータ3が、バイパスコンデンサ集約置換装置1すなわち、上述したループインダクタンス算出部21、配線パターン長算出部22、置換配置可能領域取得部23、集約可能領域取得部24、及び配置部25として機能する。その結果、上述したように、試行錯誤を繰り返すことなく、IC110などの集積回路の電源-グランド間に配設される複数のバイパスコンデンサ120,121を集約してより少ない数の低ESLコンデンサ130で置換えることが可能となる。以上、本発明の実施の形態について説明したが、本発明は、上記実施形態に限定されるものではなく種々の変形が可能である。例えば、上述した電源パターン101,105やグランドパターン102,106の幅、長さ、形状、及びバイパスコンデンサ120,121の配置等は、例示であり、上記実施形態には限られない。また、上記実施形態では、置換配置可能領域160,161が交わらない場合すなわち集約可能領域170が得られない場合には、低ESLコンデンサ130を配置することができないと判断したが、置換配置可能領域160,161が交わるように、例えば、置換え後の電源パターン151及び/又はグランドパターン152の幅を逆算する構成としてもよい。"