"複数の発光素子をそれぞれ有する複数の発光チップと、前記複数の発光チップの前記複数の発光素子の各発光素子を点灯または非点灯の制御の対象として順に設定する転送信号を、当該複数の発光チップの各発光チップに送信するための第1の配線と、前記各発光素子が前記転送信号により前記制御の対象に設定されている期間に、前記複数の発光チップが複数の群に分けられて構成された発光チップ群毎に、当該発光チップ群を点灯の対象として選択する第1の選択信号を、共通に送信するための第2の配線と、前記各発光素子が前記転送信号により前記制御の対象に設定されている期間に、前記発光チップ群に属する各発光チップ内で複数の群に分けられた各発光素子群において、異なる発光チップ群に属する発光素子群が組となって構成された発光素子群の組毎に、当該発光素子群の組を点灯の対象として選択する第2の選択信号を、共通に送信するための第3の配線と、前記各発光素子が前記転送信号により前記制御の対象に設定されている期間に、点灯のための電力供給を制御する点灯制御信号を、少なくとも前記発光チップ群毎に共通に送信するための第4の配線とを備える発光装置。前記複数の発光チップの各発光チップは、前記転送信号により前記各発光素子を前記制御の対象として設定する複数の転送素子と、それぞれが前記第1の選択信号により前記各発光チップを点灯の対象として選択される複数の設定素子とを備え、前記複数の発光素子の各発光素子は前記複数の設定素子の各設定素子に対応して設けられ、前記設定素子と当該設定素子に対応する発光素子との組み合わせが前記複数の転送素子の各転送素子に対応して複数設けられ、前記複数の発光素子群の各発光素子群は、前記複数の転送素子の各転送素子に設けられた前記設定素子と当該設定素子に対応する発光素子との複数の組み合わせから、当該転送素子毎に選ばれて構成されていることを特徴とする請求項1に記載の発光装置。前記複数の発光チップの各発光チップは、前記発光素子群毎に、前記設定素子に並列に許可素子をさらに備えることを特徴とする請求項2に記載の発光装置。複数の発光素子をそれぞれ有する複数の発光チップと、当該複数の発光チップの当該複数の発光素子の各発光素子を点灯または非点灯の制御の対象として順に設定する転送信号を、当該複数の発光チップの各発光チップに送信するための第1の配線と、当該各発光素子が当該転送信号により当該制御の対象に設定されている期間に、当該複数の発光チップが複数の群に分けられて構成された発光チップ群毎に、当該発光チップ群を点灯の対象として選択する第1の選択信号を、共通に送信するための第2の配線と、当該各発光素子が当該転送信号により当該制御の対象に設定されている期間に、当該発光チップ群に属する各発光チップ内で複数の群に分けられた各発光素子群において、異なる発光チップ群に属する発光素子群が組となって構成された発光素子群の組毎に、当該発光素子群の組を点灯の対象として選択する第2の選択信号を、共通に送信するための第3の配線と、当該各発光素子が当該転送信号により当該制御の対象に設定されている期間に、点灯のための電力供給を制御する点灯制御信号を、少なくとも当該発光チップ群毎に共通に送信するための第4の配線とを備え、像保持体を露光して静電潜像を形成する露光手段と、前記露光手段から照射される光を前記像保持体上に結像させる光学手段とを備えるプリントヘッド。像保持体と、前記像保持体を帯電する帯電手段と、複数の発光素子をそれぞれ有する複数の発光チップと、当該複数の発光チップの当該複数の発光素子の各発光素子を点灯または非点灯の制御の対象として順に設定する転送信号を、当該複数の発光チップの各発光チップに送信するための第1の配線と、当該各発光素子が当該転送信号により当該制御の対象に設定されている期間に、当該複数の発光チップが複数の群に分けられて構成された発光チップ群毎に、当該発光チップ群を点灯の対象として選択する第1の選択信号を、共通に送信するための第2の配線と、当該各発光素子が当該転送信号により当該制御の対象に設定されている期間に、当該発光チップ群に属する各発光チップ内で複数の群に分けられた各発光素子群において、異なる発光チップ群に属する発光素子群が組となって構成された発光素子群の組毎に、当該発光素子群の組を点灯の対象として選択する第2の選択信号を、共通に送信するための第3の配線と、当該各発光素子が当該転送信号により当該制御の対象に設定されている期間に、点灯のための電力供給を制御する点灯制御信号を、少なくとも当該発光チップ群毎に共通に送信するための第4の配線とを備え、前記像保持体を露光して静電潜像を形成する露光手段と、前記露光手段から照射される光を前記像保持体上に結像させる光学手段と、前記像保持体に形成された前記静電潜像を現像する現像手段と、前記像保持体に現像された画像を被転写体に転写する転写手段とを備える画像形成装置。本発明は、自己走査型発光素子アレイSLED:Self-scanningLightEmittingDeviceチップを複数用いたLPHによる記録装置において、配線数を抑制しつつ、同一チップ内で複数の発光素子を同時に点灯させることを目的とする。請求項1に記載の発明は、複数の発光素子をそれぞれ有する複数の発光チップと、前記複数の発光チップの前記複数の発光素子の各発光素子を点灯または非点灯の制御の対象として順に設定する転送信号を、当該複数の発光チップの各発光チップに送信するための第1の配線と、前記各発光素子が前記転送信号により前記制御の対象に設定されている期間に、前記複数の発光チップが複数の群に分けられて構成された発光チップ群毎に、当該発光チップ群を点灯の対象として選択する第1の選択信号を、共通に送信するための第2の配線と、前記各発光素子が前記転送信号により前記制御の対象に設定されている期間に、前記発光チップ群に属する各発光チップ内で複数の群に分けられた各発光素子群において、異なる発光チップ群に属する発光素子群が組となって構成された発光素子群の組毎に、当該発光素子群の組を点灯の対象として選択する第2の選択信号を、共通に送信するための第3の配線と、前記各発光素子が前記転送信号により前記制御の対象に設定されている期間に、点灯のための電力供給を制御する点灯制御信号を、少なくとも前記発光チップ群毎に共通に送信するための第4の配線とを備える発光装置である。請求項2に記載の発明は、前記複数の発光チップの各発光チップは、前記転送信号により前記各発光素子を前記制御の対象として設定する複数の転送素子と、それぞれが前記第1の選択信号により前記各発光チップを点灯の対象として選択される複数の設定素子とを備え、前記複数の発光素子の各発光素子は前記複数の設定素子の各設定素子に対応して設けられ、前記設定素子と当該設定素子に対応する発光素子との組み合わせが前記複数の転送素子の各転送素子に対応して複数設けられ、前記複数の発光素子群の各発光素子群は、前記複数の転送素子の各転送素子に設けられた前記設定素子と当該設定素子に対応する発光素子との複数の組み合わせから、当該転送素子毎に選ばれて構成されていることを特徴とする請求項1に記載の発光装置である。請求項3に記載の発明は、前記複数の発光チップの各発光チップは、前記発光素子群毎に、前記設定素子に並列に許可素子をさらに備えることを特徴とする請求項2に記載の発光装置である。請求項4に記載の発明は、複数の発光素子をそれぞれ有する複数の発光チップと、当該複数の発光チップの当該複数の発光素子の各発光素子を点灯または非点灯の制御の対象として順に設定する転送信号を、当該複数の発光チップの各発光チップに送信するための第1の配線と、当該各発光素子が当該転送信号により当該制御の対象に設定されている期間に、当該複数の発光チップが複数の群に分けられて構成された発光チップ群毎に、当該発光チップ群を点灯の対象として選択する第1の選択信号を、共通に送信するための第2の配線と、当該各発光素子が当該転送信号により当該制御の対象に設定されている期間に、当該発光チップ群に属する各発光チップ内で複数の群に分けられた各発光素子群において、異なる発光チップ群に属する発光素子群が組となって構成された発光素子群の組毎に、当該発光素子群の組を点灯の対象として選択する第2の選択信号を、共通に送信するための第3の配線と、当該各発光素子が当該転送信号により当該制御の対象に設定されている期間に、点灯のための電力供給を制御する点灯制御信号を、少なくとも当該発光チップ群毎に共通に送信するための第4の配線とを備え、像保持体を露光して静電潜像を形成する露光手段と、前記露光手段から照射される光を前記像保持体上に結像させる光学手段とを備えるプリントヘッドである。請求項5に記載の発明は、像保持体と、前記像保持体を帯電する帯電手段と、複数の発光素子をそれぞれ有する複数の発光チップと、当該複数の発光チップの当該複数の発光素子の各発光素子を点灯または非点灯の制御の対象として順に設定する転送信号を、当該複数の発光チップの各発光チップに送信するための第1の配線と、当該各発光素子が当該転送信号により当該制御の対象に設定されている期間に、当該複数の発光チップが複数の群に分けられて構成された発光チップ群毎に、当該発光チップ群を点灯の対象として選択する第1の選択信号を、共通に送信するための第2の配線と、当該各発光素子が当該転送信号により当該制御の対象に設定されている期間に、当該発光チップ群に属する各発光チップ内で複数の群に分けられた各発光素子群において、異なる発光チップ群に属する発光素子群が組となって構成された発光素子群の組毎に、当該発光素子群の組を点灯の対象として選択する第2の選択信号を、共通に送信するための第3の配線と、当該各発光素子が当該転送信号により当該制御の対象に設定されている期間に、点灯のための電力供給を制御する点灯制御信号を、少なくとも当該発光チップ群毎に共通に送信するための第4の配線とを備え、前記像保持体を露光して静電潜像を形成する露光手段と、前記露光手段から照射される光を前記像保持体上に結像させる光学手段と、前記像保持体に形成された前記静電潜像を現像する現像手段と、前記像保持体に現像された画像を被転写体に転写する転写手段とを備える画像形成装置である。請求項1の発明によれば、発光チップを群と組とに分けない場合に比較して、配線数を抑制しつつ、同一発光チップ内で複数の発光素子を同時に点灯させることができる。請求項2の発明によれば、本構成を有していない場合に比較して、各発光素子を点灯または非点灯の制御の対象として設定する転送素子を駆動する電力が低減できる。請求項3の発明によれば、本構成を有していない場合に比較して、選択されない発光チップの点灯を抑制できる。請求項4の発明によれば、本構成を有していない場合に比較して、プリントヘッドがより小型にできる。請求項5の発明によれば、本構成を有していない場合に比較して、より小型の画像形成装置とできる。以下、添付図面を参照して、本発明の実施の形態について詳細に説明する。[第1の実施の形態]画像形成装置1図1は第1の実施の形態が適用される画像形成装置1の全体構成の一例を示した図である。図1に示す画像形成装置1は、一般にタンデム型と呼ばれる画像形成装置である。この画像形成装置1は、各色の画像データに対応して画像形成を行なう画像形成プロセス部10、画像形成プロセス部10を制御する画像出力制御部30、例えばパーソナルコンピュータPC2や画像読取装置3に接続され、これらから受信された画像データに対して予め定められた画像処理を施す画像処理部40を備えている。画像形成プロセス部10は、予め定められた間隔を置いて並列的に配置される複数のエンジンを含む画像形成ユニット11を備えている。この画像形成ユニット11は、4つの画像形成ユニット11Y、11M、11C、11Kから構成されている。画像形成ユニット11Y、11M、11C、11Kは、それぞれ、静電潜像を形成してトナー像を保持する像保持体の一例としての感光体ドラム12、感光体ドラム12の表面を予め定められた電位で帯電する帯電手段の一例としての帯電器13、帯電器13によって帯電された感光体ドラム12を露光するプリントヘッド14、プリントヘッド14によって得られた静電潜像を現像する現像手段の一例としての現像器15を備えている。ここで、各画像形成ユニット11Y、11M、11C、11Kは、現像器15に収納されたトナーを除いて、同様に構成されている。そして、画像形成ユニット11Y、11M、11C、11Kは、それぞれがイエローY、マゼンタM、シアンC、黒Kのトナー像を形成する。また、画像形成プロセス部10は、各画像形成ユニット11Y、11M、11C、11Kの感光体ドラム12にて形成された各色のトナー像を被転写体の一例としての記録用紙に多重転写させるために、この記録用紙を搬送する用紙搬送ベルト21と、用紙搬送ベルト21を駆動させるロールである駆動ロール22と、感光体ドラム12のトナー像を記録用紙に転写させる転写手段の一例としての転写ロール23と、記録用紙にトナー像を定着させる定着器24とを備えている。この画像形成装置1において、画像形成プロセス部10は、画像出力制御部30から供給される各種の制御信号に基づいて画像形成動作を行う。そして、画像出力制御部30による制御の下で、パーソナルコンピュータPC2や画像読取装置3から受信された画像データは、画像処理部40によって画像処理が施され、画像形成ユニット11に供給される。そして、例えば黒K色の画像形成ユニット11Kでは、感光体ドラム12が矢印A方向に回転しながら、帯電器13により予め定められた電位に帯電され、画像処理部40から供給された画像データに基づいて発光するプリントヘッド14により露光される。これにより、感光体ドラム12上には、黒K色画像に関する静電潜像が形成される。そして、感光体ドラム12上に形成された静電潜像は現像器15により現像され、感光体ドラム12上には黒K色のトナー像が形成される。画像形成ユニット11Y、11M、11Cにおいても、それぞれイエローY、マゼンタM、シアンCの各色トナー像が形成される。各画像形成ユニット11で形成された感光体ドラム12上の各色トナー像は、矢印B方向に移動する用紙搬送ベルト21の移動に伴って供給された記録用紙に、転写ロール23に印加された転写電界により、順次静電転写され、記録用紙上に各色トナーが重畳された合成トナー像が形成される。その後、合成トナー像が静電転写された記録用紙は、定着器24まで搬送される。定着器24に搬送された記録用紙上の合成トナー像は、定着器24によって熱および圧力による定着処理を受けて記録用紙上に定着され、画像形成装置1から排出される。プリントヘッド14図2は、プリントヘッド14の構成を示した断面図である。このプリントヘッド14は、ハウジング61、感光体ドラム12を露光する複数の発光素子本実施の形態では発光サイリスタからなる光源部63を備えた露光手段の一例としての発光装置65、光源部63から出射された光を感光体ドラム12表面に結像させる光学手段の一例としてのロッドレンズアレイ64を備えている。発光装置65は、光源部63、光源部63を駆動する信号発生回路110後述の図3参照等を搭載する回路基板62を備えている。なお、発光装置65が信号発生回路110を備えず、発光装置65の外部の画像出力制御部30等が信号発生回路110を備えてもよい。この場合、画像出力制御部30等から、信号発生回路110が光源部63に供給する信号等がハーネス等を介して発光装置65に供給される。以下では、発光装置65が信号発生回路110を備えているとして説明する。ハウジング61は、例えば金属で形成され、回路基板62およびロッドレンズアレイ64を支持し、光源部63の発光素子における発光点とロッドレンズアレイ64の焦点面とが一致するように設定されている。また、ロッドレンズアレイ64は、感光体ドラム12の軸方向主走査方向であって、後述する図3、図4bのX方向に沿って配置されている。発光装置65図3は、第1の実施の形態における発光装置65の上面図である。図3に示すように、本実施の形態における発光装置65では、光源部63は、回路基板62上に、20個の発光チップCa1~Ca20発光チップ群aと、同じく20個の発光チップCb1~Cb20発光チップ群bとを、主走査方向に二列に千鳥状に配置して構成されている。すなわち、本実施の形態では、2つの発光チップ群発光チップ群aと発光チップ群bを備えている。ここでは、発光チップ群を群と略すことがある。なお、発光チップ群aと発光チップ群bとの向かい合わせについての詳細は後述する。本明細書では、~は、番号によってそれぞれが区別された複数の構成要素を示すもので、~の前後に記載されたものおよびその間の番号のものを含むことを意味する。例えば、発光チップCa1~Ca20は、発光チップCa1から番号順に発光チップCa20までを含む。発光チップCa1~Ca20および発光チップCb1~Cb20の構成は同一であってよい。よって、発光チップCa1~Ca20および発光チップCb1~Cb20をそれぞれ区別しないときは、発光チップCと表記する。なお、本実施の形態では、発光チップCの数として、合計40個を用いたが、これに限定されない。そして、発光装置65は、光源部63を駆動する信号発生回路110を搭載している。なお、前述したように、発光装置65は、信号発生回路110を搭載していなくともよい。図4は、第1の実施の形態における発光チップCの構成、信号発生回路110の構成および回路基板62上の配線構成を示した図である。図4aは発光チップCの構成を示し、図4bは発光装置65の信号発生回路110の構成および回路基板62上の配線構成を示す。本実施の形態では、発光チップCは2つの発光チップ群aおよびbに分けられている。はじめに、図4aに示す発光チップCの構成を説明する。発光チップCは、表面形状が長方形である基板80の表面において、一辺の長辺に近い側に、長辺に沿って列状に設けられた複数の発光素子本実施の形態では発光サイリスタL1、L2、L3、...からなる発光部102を備えている。さらに、発光チップCは、基板80の長辺方向の両端部に、各種の制御信号等を取り込むための複数のボンディングパッドである入力端子Vga端子、φ1端子、φ2端子、φE端子、φWo端子、φWe端子、φR端子を備えている。なお、これらの入力端子は、基板80の一端部からVga端子、φ2端子、φWo端子、φE端子の順に設けられ、基板80の他端部からφR端子、φWe端子、φ1端子の順に設けられている。そして、発光部102は、φE端子とφ1端子との間に設けられている。さらに、基板80の裏面にはVsub端子として裏面電極85後述する図6参照が設けられている。なお、列状とは、図4aに示したように複数の発光素子が一直線上に配置されている場合に限らず、複数の発光素子のそれぞれの発光素子が、列方向と直交する方向に対して、互いに異なるずれ量を有して配置されている状態でもよい。例えば、発光素子の発光面312後述する図6参照を画素としたとき、それぞれの発光素子が、列方向と直交する方向に数画素分または数十画素分のずれ量をもって配置されていてもよい。また、隣接する発光素子間で交互に、または複数の発光素子毎に、ジグザグに配置されていてもよい。次に、図4bにより、発光装置65の信号発生回路110の構成および回路基板62上の配線構成を説明する。前述したように、発光装置65の回路基板62には、信号発生回路110および発光チップC発光チップCa1~Ca20および発光チップCb1~Cb20が搭載され、信号発生回路110と発光チップC発光チップCa1~Ca20および発光チップCb1~Cb20とを相互に接続する配線ラインが設けられている。まず、信号発生回路110の構成について説明する。信号発生回路110には、図示しないが、画像出力制御部30および画像処理部40図1参照より、画像処理された画像データおよび各種の制御信号が入力される。信号発生回路110は、これらの画像データおよび各種の制御信号に基づいて、画像データの並び替えや発光量の補正等を行う。そして、信号発生回路110は、各種の制御信号に基づき、発光チップ群a発光チップCa1~Ca20に対して、第1転送信号φ1aおよび第2転送信号φ2aを送信する転送信号発生部120aと、発光チップ群b発光チップCb1~Cb20に対して、第1転送信号φ1bおよび第2転送信号φ2bを送信する転送信号発生部120bとを備えている。さらに、信号発生回路110は、各種の制御信号に基づき、発光チップ群a発光チップCa1~Ca20に対して、許可信号φEaを送信する許可信号発生部130aと、発光チップ群b発光チップCb1~Cb20に対して、許可信号φEbを送信する許可信号発生部130bとを備えている。さらにまた、信号発生回路110は、各種の制御信号に基づき、発光チップ群a発光チップCa1~Ca20に対して、消灯信号φRaを送信する消灯信号発生部140aと、発光チップ群b発光チップCb1~Cb20に対して、消灯信号φRbを送信する消灯信号発生部140bとを備えている。そして、信号発生回路110は、各種の制御信号に基づき、発光チップ群aに属する一つの発光チップCと発光チップ群bに属する一つの発光チップCとを一つの発光チップ組にして、発光チップ組毎に設定信号φWo1~φWo20を送信する設定信号発生部150oを備えている。同様に、発光チップ群aに属する一つの発光チップCと発光チップ群bに属する一つの発光チップCとを一つの発光チップ組にして、発光チップ組毎に設定信号φWe1~φWe20を送信する設定信号発生部150eを備えている。ここでは、発光チップ組を組と略すことがある。例えば、設定信号発生部150oは、発光チップ群aに属する発光チップCa1と発光チップ群bに属する発光チップCb1との発光チップ組1に対して、設定信号φWo1を送信する。発光チップ群aに属する発光チップCa2と発光チップ群bに属する発光チップCb2との発光チップ組2に対して、設定信号φWo2を送信する。以下同様にして、発光チップ群aに属する発光チップCa20と発光チップ群bに属する発光チップCb20との発光チップ組20に対して、設定信号φWo20を送信する。一方、設定信号発生部150eは、発光チップ群aに属する発光チップCa1と発光チップ群bに属する発光チップCb1との発光チップ組1に対して、設定信号φWe1を送信する。発光チップ群aに属する発光チップCa2と発光チップ群bに属する発光チップCb2との発光チップ組2に対して、設定信号φWe2を送信する。以下同様にして、発光チップ群aに属する発光チップCa20と発光チップ群bに属する発光チップCb20との発光チップ組20に対して、設定信号φWe20を送信する。さらにまた、信号発生回路110は、発光チップC発光チップCa1~Ca20および発光チップCb1~Cb20に電位の基準となる基準電位Vsubを供給する基準電位供給部160、発光チップC発光チップCa1~Ca20および発光チップCb1~Cb20の駆動のための電源電位Vgaを供給する電源電位供給部170を備えている。なお、上述したように、図4では、転送信号発生部120aと転送信号発生部120bとを分けて示したが、これらをまとめて転送信号発生部120と表記する。同様に、許可信号発生部130aと許可信号発生部130bとを分けて示したが、これらをまとめて許可信号発生部130と表記する。さらに同様に、消灯信号発生部140aと消灯信号発生部140bとを分けて示したが、これらをまとめて消灯信号発生部140と表記する。そして、設定信号発生部150oと設定信号発生部150eとを分けて示したが、これらをまとめて設定信号発生部150と表記する。また、第1転送信号φ1aと第1転送信号φ1bとを区別しない場合には第1転送信号φ1と呼び、第2転送信号φ2aと第2転送信号φ2bとを区別しない場合には第2転送信号φ2と表記する。さらに、第1転送信号φ1と第2転送信号φ2とを区別しないときは転送信号と表記する。同様に、許可信号φEaと許可信号φEbとを区別しない場合には許可信号φEと、消灯信号φRaと消灯信号φRbとを区別しない場合には消灯信号φRと表記する。設定信号φWo1~φWo20をまとめて設定信号φWoと、設定信号φWe1~φWe20をまとめて設定信号φWeと表記し、さらに設定信号φWoと設定信号φWeとを区別しないときは設定信号φWと表記する。許可信号φEは第1の選択信号の一例であり、設定信号φWは第2の選択信号の一例である。次に、発光チップCa1~Ca20および発光チップCb1~Cb20の配列について説明する。発光チップ群aに属する発光チップCa1~Ca20は、それぞれの長辺の方向に間隔を設けて一列に配列されている。発光チップ群bに属する発光チップCb1~Cb20も、同様にそれぞれの長辺の方向に一列に間隔を設けて配列されている。そして、発光チップ群aに属する発光チップCa1~Ca20および発光チップ群bに属する発光チップCb1~Cb20のそれぞれに設けられた発光部102に近い側の長辺が向かい合うように、互いに180°回転した状態で千鳥状に配列されている。そして、発光チップC間においても発光素子が主走査方向に予め定められた間隔で並ぶように、発光チップCの位置が設定されている。なお、図4bの発光チップCa1、Ca2、Ca3、...および発光チップCb1、Cb2、Cb3、...に、図4aに示した発光部102の発光素子の並び本実施の形態では発光サイリスタL1、L2、L3、...の番号順の方向を矢印で示している。信号発生回路110と発光チップC発光チップCa1~Ca20および発光チップCb1~Cb20とを相互に接続する配線ラインについて説明する。回路基板62には、発光チップCの基板80裏面に設けられたVsub端子後述の図6参照に接続され、信号発生回路110の基準電位供給部160より基準電位Vsubが与えられる電源ライン200aが設けられている。そして、発光チップCに設けられたVga端子に接続され、信号発生回路110の電源電位供給部170より電力供給のための電源電位Vgaが与えられる電源ライン200bが設けられている。また、回路基板62には、信号発生回路110の転送信号発生部120aから、発光チップ群aの発光チップCa1~Ca20のφ1端子に、第1転送信号φ1aを送信するための第1転送信号ライン201a、および発光チップ群aの発光チップCa1~Ca20のφ2端子に、第2転送信号φ2aを送信するための第2転送信号ライン202aが設けられている。第1転送信号φ1aおよび第2転送信号φ2aは、発光チップ群aの発光チップCa1~Ca20に共通並列に送信される。同様に、信号発生回路110の転送信号発生部120bから、発光チップ群bの発光チップCb1~Cb20のφ1端子に、第1転送信号φ1bを送信するための第1転送信号ライン201b、および発光チップ群bの発光チップCb1~Cb20のφ2端子に、第2転送信号φ2bを送信するための第2転送信号ライン202bが設けられている。第1転送信号φ1bおよび第2転送信号φ2bは、発光チップ群bの発光チップCb1~Cb20に共通並列に送信される。転送信号ライン201a、201b、202a、202bは第1の配線の一例である。そして、回路基板62には、信号発生回路110の許可信号発生部130aから、発光チップ群aの発光チップCa1~Ca20のφE端子に、許可信号φEaを送信するための許可信号ライン203aが設けられている。許可信号φEaは、発光チップ群aの発光チップCa1~Ca20に共通並列に送信される。同様に、信号発生回路110の許可信号発生部130bから、発光チップ群bの発光チップCb1~Cb20のφE端子に、許可信号φEbを送信するための許可信号ライン203bが設けられている。許可信号φEbは、発光チップ群bの発光チップCb1~Cb20に共通並列に送信される。許可信号ライン203a、203bは、第2の配線の一例である。さらに、回路基板62には、信号発生回路110の消灯信号発生部140aから、発光チップ群aの発光チップCa1~Ca20のφR端子に、消灯信号φRaを送信するための消灯信号ライン204aが設けられている。消灯信号φRaは、発光チップ群aの発光チップCa1~Ca20に共通並列に送信される。同様に、信号発生回路110の消灯信号発生部140bから、発光チップ群bの発光チップCb1~Cb20のφR端子に、消灯信号φIbを送信するための消灯信号ライン204bが設けられている。消灯信号φRbは、発光チップ群bの発光チップCb1~Cb20に共通並列に送信される。消灯信号ライン204a、204bは第4の配線の一例である。さらにまた、回路基板62には、信号発生回路110の設定信号発生部150oから、発光チップ群aに属する一つの発光チップCと発光チップ群bに属する一つの発光チップCとを発光チップの組発光チップ組にして、発光チップ組毎に発光チップCのφWo端子に設定信号φWo1~φWo20を送信する設定信号ライン205o1~205o20が設けられている。そして、回路基板62には、信号発生回路110の設定信号発生部150eから、発光チップ群aに属する一つの発光チップCと発光チップ群bに属する一つの発光チップCとを発光チップの組発光チップ組にして、発光チップ組毎に発光チップCのφWe端子に設定信号φWe1~φWe20を送信する設定信号ライン205e1~205e20が設けられている。なお、図4では、設定信号ライン205o1~205o5および設定信号ライン205e1~205e4を表記している。設定信号ライン205o1~205o20、205e1~205e20は第3の配線の一例である。例えば、設定信号ライン205o1は、発光チップ群aの発光チップCa1のφWo端子と発光チップ群bに属する発光チップCb1のφWo端子とに接続され、発光チップCa1と発光チップCb1とで構成する発光チップ組1に対して設定信号φWo1を送信する。設定信号ライン205o2は、発光チップ群aの発光チップCa2のφWo端子と発光チップ群bに属する発光チップCb2のφWo端子とに接続され、発光チップCa2と発光チップCb2とで構成する発光チップ組2に対して設定信号φWo2を送信する。以下同様にして、設定信号ライン205o20は、発光チップ群aの発光チップCa20のφWo端子と発光チップ群bに属する発光チップCb20のφWo端子とに接続され、発光チップCa20と発光チップCb20とで構成する発光チップ組20に対して設定信号φWo20を送信する。同様に、設定信号ライン205e1は、発光チップ群aの発光チップCa1のφWe端子と発光チップ群bに属する発光チップCb1のφWe端子とに接続され、発光チップCa1と発光チップCb1とで構成する発光チップ組1に対して設定信号φWe1を送信する。設定信号ライン205e2は、発光チップ群aの発光チップCa2のφWe端子と発光チップ群bに属する発光チップCb2のφWe端子とに接続され、発光チップCa2と発光チップCb2とで構成する発光チップ組2に対して設定信号φWe2を送信する。以下同様にして、設定信号ライン205e20は、発光チップ群aの発光チップCa20のφWe端子と発光チップ群bに属する発光チップCb20のφWe端子とに接続され、発光チップCa20と発光チップCb20とで構成する発光チップ組20に対して設定信号φWe20を送信する。以上説明したように、回路基板62上のすべての発光チップCには、基準電位Vsubと電源電位Vgaが共通に送信される。そして、第1転送信号φ1a、第2転送信号φ2a、許可信号φEa、消灯信号φRaは、発光チップ群aに対して共通に送信される。そして、第1転送信号φ1b、第2転送信号φ2b、許可信号φEb、消灯信号φRbは、発光チップ群bに対して共通に送信される。一方、設定信号φWo1~φWo20および設定信号φWe1~φWe20は、発光チップ群aに属する一つの発光チップCと発光チップ群bに属する一つの発光チップCとの構成する発光チップ組1~20のそれぞれに対して共通に送信される。ここで、配線ライン数について説明する。本実施の形態を適用しないで、発光装置65の発光チップCを発光チップ群および発光チップ組に分けない場合には、点灯信号φI本実施の形態における消灯信号φRに相当は、発光チップC毎に2本送信されるため、発光チップCの数を40個とすると、発光サイリスタLを点灯させるための点灯信号ライン図4の消灯信号ライン204aおよび204bに相当は、後述するように発光チップC当たり2個の発光サイリスタLを同時に点灯させるために、80本必要になる。これに加え、第1転送信号ライン図4の第1転送信号ライン201aおよび201bに相当、第2転送信号ライン図4の第2転送信号ライン202aおよび202bに相当、電源ライン200a、200bが必要となる。よって、発光装置65における配線ライン数は84本となる。また、点灯信号ラインは、発光サイリスタLに点灯のための電流を送信するため、抵抗の小さいことを要する。よって、点灯信号ラインには、幅の広い配線が必要になる。このため、本実施の形態を適用しない場合には、発光装置65の回路基板62上に幅の広い配線を多数設けることになり、回路基板62の面積が大きくなってしまう。本実施の形態では、図4に示すように、発光チップ群の数を2とする場合、第1転送信号ライン201aおよび201b、第2転送信号ライン202aおよび202b、許可信号ライン203a、203b、消灯信号ライン204a、204b、電源ライン200a、200bの10本が必要である。さらに、設定信号ライン205o1~205o20、205e1~205e20の40本が必要になる。よって、本実施の形態の発光装置65における配線ライン数は50本となる。よって、本実施の形態では、本実施の形態を適用しない場合に比べ、配線の数は60になる。さらに、本実施の形態では、発光サイリスタLへの電流の供給は電源ライン200a、200bを介して行い、後述するように消灯信号ライン204a、204bは、消去サイリスタTR1、TR2をオン状態に設定すればよいので、抵抗の低い幅の広い配線を要しない。このことから、本実施の形態では、回路基板62上に幅の広い配線を多数設けることを要せず、回路基板62の面積を抑制することができる。図5は、第1の実施の形態における自己走査型発光素子アレイSLEDチップである発光チップCの回路構成を説明するための等価回路図である。なお、図5では、入力端子Vga端子、φ1端子、φ2端子、φE端子、φWo端子、φWe端子、φR端子を除いて、以下に説明する各素子は、後述する図6で説明するように、発光チップC上のレイアウトに基づいて配置されている。なお、図4aと異なるが、説明の便宜上、入力端子Vga端子、φ1端子、φE端子、φWo端子は図中左端に示し、入力端子φ2端子、φWe端子、φR端子は図中右端に示した。発光チップCは、前述したように基板80上に列状に配列された発光素子の一例としての発光サイリスタL1、L2、L3、...からなる発光サイリスタ列発光部102図4a参照を備えている。さらに、発光チップCは、発光サイリスタ列と同様に列状に配列された転送素子の一例としての転送サイリスタT1、T2、T3、...からなる転送サイリスタ列および同様に列状に配列された設定素子の一例としての設定サイリスタS1、S2、S3、...からなる設定サイリスタ列を備えている。ここでは、発光サイリスタL1、L2、L3、...をそれぞれ区別しないときは、発光サイリスタLと表記する。転送サイリスタT1、T2、T3、...をそれぞれ区別しないときは、転送サイリスタTと、設定サイリスタS1、S2、S3、...をそれぞれ区別しないときは設定サイリスタSと表記する。さらにまた、発光チップCは、許可素子の一例としての設定許可サイリスタTE1、TE2を備えている。そして、消灯サイリスタTR1、TR2を備えている。なお、上記のサイリスタ発光サイリスタL、転送サイリスタT、設定サイリスタS、設定許可サイリスタTE1、TE2、消灯サイリスタTR1、TR2は、アノード端子、カソード端子、ゲート端子の3端子を有する半導体素子である。また、発光チップCは、転送サイリスタT1、T2、T3、...をそれぞれ番号順に2つをペアにしてそれぞれの間に結合ダイオードD1、D2、D3、...を備えている。そして、転送サイリスタT1、T2、T3、...と設定サイリスタS1、S2、S3、...との間にそれぞれ接続抵抗Rxを備えている。さらに、設定サイリスタS1、S2、S3、...と発光サイリスタL1、L2、L3、...との間にそれぞれ接続抵抗Ryを備えている。さらに、発光チップCは、発光サイリスタL1、L2、L3、...のそれぞれと、後述する電源線71との間に、それぞれ接続抵抗Rzを備えている。ここで、発光サイリスタLなどと同様に、結合ダイオードD1、D2、D3、...をそれぞれ区別しないときは、結合ダイオードDと表記する。ここで、発光サイリスタ列における発光サイリスタLの数は、予め定められた個数とすればよい。第1の実施の形態において、発光サイリスタLの数を例えば512個としている。そして、設定サイリスタSの数も512個である。しかし、転送サイリスタTの数は、発光サイリスタLおよび設定サイリスタSの数の半数の256個である。すなわち、1個の発光サイリスタLと1個の設定サイリスタSとを1ペアとしたとき、1個の転送サイリスタTは、2ペアの発光サイリスタLと設定サイリスタSとを備えている。なお、結合ダイオードDの数は、転送サイリスタTの数と同じ256個である。接続抵抗Rx、接続抵抗Ry、接続抵抗Rzの数も512個である。そして、発光チップCは、1個のスタートダイオードDsを備えている。さらに、後述する第1転送信号φ1を送信する第1転送信号線72と第2転送信号φ2を送信する第2転送信号線73とに過剰な電流が流れるのを防止するための電流制限抵抗R1、R2を備えている。さらにまた、電流制限抵抗RE、RW1、RW2、RR1、RR2、Rtを備えている。これに加え、発光チップCは、発光サイリスタLに点灯のための電流を供給する点灯信号線75-1、75-2に過剰な電流が流れることを抑制するための電流制限抵抗RI1、RI2、RI3、RI4を備えている。なお、発光サイリスタ列の発光サイリスタL1、L2、L3、...、転送サイリスタ列の転送サイリスタT1、T2、T3、...、設定サイリスタ列の設定サイリスタS1、S2、S3、...は、図5中において、左側から番号順に配列されている。そして、設定許可サイリスタTE1、TE2は、設定サイリスタ列の外側に、設定サイリスタS1に並列に設けられている。さらに、結合ダイオードD1、D2、D3、...も、同様に、図中左側から番号順に配列されている。そして、発光サイリスタ列、転送サイリスタ列、設定サイリスタ列は、図5中上から、転送サイリスタ列、設定サイリスタ列、発光サイリスタ列の順に並べられている。では次に、発光チップCにおける各素子の電気的な接続について説明する。発光サイリスタL、転送サイリスタT、設定サイリスタS、設定許可サイリスタTE1、TE2、消灯サイリスタTR1、TR2のそれぞれのアノード端子は基板80に接続されているアノードコモン。そして、これらのアノード端子は、基板80裏面に設けられた裏面電極85後述の図6参照であるVsub端子を介して電源ライン200a図4参照に接続されている。この電源ライン200aは、基準電位供給部160から基準電位Vsubが供給される。転送サイリスタ列に沿って、奇数番目の転送サイリスタT1、T3、...のカソード端子は、第1転送信号線72に接続されている。そして、発光チップCa1においては、第1転送信号線72は、電流制限抵抗R1を介して、第1転送信号φ1aの入力端子であるφ1端子に接続されている。このφ1端子には、第1転送信号ライン201a図4参照が接続され、第1転送信号φ1aが送信される。一方、転送サイリスタ列に沿って、偶数番目の転送サイリスタT2、T4、...のカソード端子は、第2転送信号線73に接続されている。そして、発光チップCa1においては、第2転送信号線73は、電流制限抵抗R2を介して第2転送信号φ2aの入力端子であるφ2端子に接続されている。このφ2端子には、第2転送信号ライン202a図4参照が接続され、第2転送信号φ2aが送信される。設定サイリスタ列に沿って、奇数番目の設定サイリスタS1、S3、...および設定許可サイリスタTE1のカソード端子は、設定信号線74-1に接続されている。そして、設定信号線74-1は、電流制限抵抗RW1を介して、φWo端子に接続されている。発光チップCa1においては、このφWo端子には、設定信号ライン205o1図4参照が接続され、設定信号φWo1が送信される。設定サイリスタ列に沿って、偶数番目の設定サイリスタS2、S4、...および設定許可サイリスタTE2のカソード端子は、設定信号線74-2に接続されている。そして、設定信号線74-2は、電流制限抵抗RW2を介して、φWe端子に接続されている。発光チップCa1においては、このφWe端子には、設定信号ライン205e1図4参照が接続され、設定信号φWe1が送信される。また、設定許可サイリスタTE1のゲート端子Gte1および設定許可サイリスタTE2のゲート端子Gte2は、許可信号線76と接続されている。許可信号線76は、電流制限抵抗REを介して、φE端子に接続されている。発光チップCa1においては、このφE端子には、許可信号ライン203a図4参照が接続され、許可信号φEaが送信される。発光サイリスタ列に沿って、奇数番目の発光サイリスタL1、L3、...および消灯サイリスタTR1のゲート端子Gtr1は、点灯信号線75-1に接続されている。そして、点灯信号線75-1の一端は、電流制限抵抗RI1を介して電源線71に接続され、点灯信号線75-1の他端は、電流制限抵抗RI3を介して電源線71に接続されている。発光サイリスタ列に沿って、偶数番目の発光サイリスタL2、L4、...および消灯サイリスタTR2のゲート端子Gtr2は、点灯信号線75-2に接続されている。そして、点灯信号線75-2の一端は、電流制限抵抗RI2を介して電源線71に接続され、点灯信号線75-2の他端は、電流制限抵抗RI4を介して電源線71に接続されている。また、消灯サイリスタTR1のカソード端子は、電流制限抵抗RR1を介して、消灯サイリスタTR2のカソード端子は。電流制限抵抗RR2を介して消灯信号線77に接続されている。そして、消灯信号線77は、φR端子に接続されている。発光チップCa1では、φR端子は消灯信号ライン204a図4参照が接続され、消灯信号φRaが送信される。転送サイリスタTのゲート端子Gt1、Gt2、Gt3、...は、番号nnは1以上の整数の転送サイリスタTnのゲート端子Gtnが、番号2n-1の設定サイリスタS2n-1のゲート端子Gs2n-1と番号2nの設定サイリスタS2nのゲート端子Gs2nとに、それぞれ接続抵抗Rxを介して接続されている。一方、設定サイリスタS1、S2、S3、...のそれぞれのゲート端子Gs1、Gs2、Gs3、...は、同じ番号の発光サイリスタL1、L2、L3、...のゲート端子Gl1、Gl2、Gl3、...とそれぞれ接続抵抗Ryを介して接続されている。発光サイリスタLのゲート端子Glは、発光サイリスタLのそれぞれに対応して設けられた接続抵抗Rzを介して電源線71に接続されている。ここでも、ゲート端子Gt1、Gt2、Gt3、...、ゲート端子Gs1、Gs2、Gs3、...、ゲート端子Gl1、Gl2、Gl3、...をそれぞれ区別しないときは、ゲート端子Gt、ゲート端子Gs、ゲート端子Glと表記する。転送サイリスタT1、T2、T3、...のそれぞれのゲート端子Gt1、Gt2、Gt3、...を番号順に2個ずつペアとしたゲート端子Gt間に、結合ダイオードD1、D2、D3、...がそれぞれ接続されている。すなわち、結合ダイオードD1、D2、D3、...はそれぞれがゲート端子Gt1、Gt2、Gt3、...で順に挟まれるように直列接続されている。そして、結合ダイオードD1の向きは、ゲート端子Gt1からゲート端子Gt2に向かって電流が流れる方向に接続されている。他の結合ダイオードD2、D3、D4、...についても同様である。なお、結合ダイオードD256は、アノード端子がゲート端子Gt256に接続され、カソード端子が電流制限抵抗Rtを介して電源線71に接続されている。そして、スタートダイオードDsは、カソード端子が転送サイリスタ列の一端側の転送サイリスタT1のゲート端子Gt1に接続され、アノード端子が第2転送信号線73に接続されている。電源線71は、Vga端子に接続されている。Vga端子は、電源ライン200bに接続され、電源電位供給部170より電源電位Vgaが供給される。図6は、第1の実施の形態における発光チップCの平面レイアウト図および断面図である。図6では、図5に示した発光チップCの左側の部分、すなわち発光サイリスタL1~L4、設定サイリスタS1~S4、転送サイリスタT1、T2を中心とした部分を示している。よって、図6では、図5の発光チップCの右側の部分、すなわちφ2端子、φWe端子、φR端子の部分は示していない。図6aは、発光チップCの平面レイアウト図であって、図6bは、図6aに示したVIB-VIB線での断面図である。よって、図6bの断面図には、図中下より発光サイリスタL1、接続抵抗Ry、設定サイリスタS1、接続抵抗Rx、結合ダイオードD1、転送サイリスタT1の断面が示されている。図6aおよびbの図中には、主要な素子や端子を名前により表記している。なお、図6aでは、各素子間を接続する配線を実線で示している。そして、配線と各素子と配線を接続するために、各素子上に設けられる層間絶縁膜に開けられたスルーホールを黒丸●で表している。また、図6bでは、層間絶縁膜および配線の記載を省略している。発光チップCは、図6bに示すように、例えばGaAsやGaAlAsなどの化合物半導体において、p型の基板80上に、p型の第1半導体層81、n型の第2半導体層82、p型の第3半導体層83およびn型の第4半導体層84が順に積層されて構成されている。そして、p型の第1半導体層81、n型の第2半導体層82、p型の第3半導体層83、n型の第4半導体層84を連続してエッチングすることで相互に分離された複数の島アイランド第1アイランド301~第10アイランド310および符号を付さないアイランドに、前述の各素子が設けられている。図6aに示すように、第1アイランド301は、平面形状がW字状であって、W字を構成する左側のV字の中央部に発光サイリスタL1が、右側のV字の中央部に発光サイリスタL2が設けられている。左側のV字の部分と右側のV字の部分とは、設定サイリスタS1および設定サイリスタS2の位置が異なる他は、左右対称である。よって、左側のV字の部分のみを説明する。左側のV字の部分の枝分かれした一方の部分に接続抵抗Rzを、枝分かれした他方の部分に設定サイリスタS1および接続抵抗Rx、Ryを設けられている。第2アイランド302は、平面形状が長方形であって、転送サイリスタT1、結合ダイオードD1を備えている。第3アイランド303は、平面形状が長方形であって、設定許可サイリスタTE1を、第4アイランド304も、平面形状が長方形であって、設定許可サイリスタTE2を備えている。第5アイランド305も、平面形状は長方形であって、スタートダイオードDsを備えている。第6アイランド306には電流制限抵抗R1、第7アイランド307には電流制限抵抗RW1、第8アイランド308には電流制限抵抗RE、第9アイランド309には電流制限抵抗RI1、第10アイランド310には電流制限抵抗RI2がそれぞれ設けられている。これらのアイランドの平面形状は長方形である。そして、発光チップCには、第1アイランド301、第2アイランド302と同様なアイランド符号なしが、これらに並列に設けられている。これらのアイランドには、発光サイリスタL2、L3、L4、...、設定サイリスタS2、S3、S4、...、転送サイリスタT2、T3、T4、...等が、第1アイランド301、第2アイランド302と同様に設けられている。これらについては、説明を省略する。また、第3アイランド303、第4アイランド304と同様なアイランドが設けられ、消灯サイリスタTR1、TR2が設けられている。さらに、第6アイランド306、第7アイランド307、第9アイランド309、第10アイランド310と同様なアイランドが設けられ、電流制限抵抗R2、RW2、RR1、RR2、RI3、RI4が設けられている。そしてまた、図6bに示すように、基板80の裏面にはVsub端子となる裏面電極85が設けられている。さらに、図6aおよび図6bにより、第1アイランド301~第10アイランド310について詳細に説明する。W字状の第1アイランド301の左側図6においてのV字の中央部に設けられた発光サイリスタL1は、p型の基板80上のp型の第1半導体層81をアノード端子、n型の第4半導体層84の領域111上に形成されたn型オーミック電極121をカソード端子、n型の第4半導体層84を除去して露出させたp型の第3半導体層83上に形成されたp型オーミック電極131をゲート端子Gl1とする。そして、n型オーミック電極121および点灯信号線75-1、75-2で覆われた部分を除くn型の第4半導体層84の領域111の表面発光面312から光を放出する。なお、p型オーミック電極131は、領域111に近接して設けられ、第1アイランド301のV字状の部分に延びている。第1アイランド301のV字状の右側の部分に設けられた設定サイリスタS1は、p型の基板80上のp型の第1半導体層81をアノード端子、n型の第4半導体層84の領域112上に形成されたn型オーミック電極122をカソード端子、p型の第3半導体層83をゲート端子Gs1とする。このp型の第3半導体層83がゲート層として機能する。なお、ゲート端子Gs1は個別の電極として構成されず、後述する接続抵抗Rxおよび接続抵抗Ryのp型の第3半導体層83抵抗として働く層に連続している。同じく、第1アイランド301に設けられた接続抵抗Rxは、p型の第3半導体層83上に設けられたp型オーミック電極132と、設定サイリスタS1との間のp型の第3半導体層83を抵抗としている。p型オーミック電極132は、第1アイランド301のW字状の中央部分に設けられている。接続抵抗Ryは、設定サイリスタS1と、p型オーミック電極131ゲート端子Gl1との間のp型の第3半導体層83を抵抗としている。さらに、第1アイランド301に設けられた接続抵抗Rzは、p型オーミック電極131ゲート端子Gl1と、p型の第3半導体層83上に設けられたp型オーミック電極133との間のp型の第3半導体層83を抵抗としている。p型オーミック電極133は、第1アイランド301の左側のV字状に枝分かれした左側の部分の先端に設けられている。第2アイランド302に設けられた結合ダイオードD1は、n型の第4半導体層84の領域113上に設けられたn型オーミック電極123をカソード端子、n型の第4半導体層84を除去して露出させたp型の第3半導体層83上に設けられたp型オーミック電極134ゲート端子Gt1をアノード端子としている。同じく、第2アイランド302に設けられた転送サイリスタT1は、p型の基板80上のp型の第4半導体層84をアノード端子、n型の第4半導体層84の領域114上に形成されたn型オーミック電極124をカソード端子、p型オーミック電極134をゲート端子Gt1としている。なお、第1アイランド301、第2アイランド302と並列に設けられた他のアイランドも同様である。第3アイランド303に設けられた設定許可サイリスタTE1は、p型の基板80上のp型の第4半導体層84をアノード端子、n型の第4半導体層84の領域115上に形成されたn型オーミック電極125をカソード端子、n型の第4半導体層84を除去して露出させたp型の第3半導体層83上に形成されたp型オーミック電極135をゲート端子Gte1としている。第4アイランド304に設けられた設定許可サイリスタTE2は、p型の基板80上のp型の第4半導体層84をアノード端子、n型の第4半導体層84の領域116上に形成されたn型オーミック電極126をカソード端子、n型の第4半導体層84を除去して露出させたp型の第3半導体層83上に形成されたp型オーミック電極136をゲート端子Gte2としている。第5アイランド305に設けられたスタートダイオードDsは、n型の第4半導体層84の領域117上に設けられたn型オーミック電極127をカソード端子、n型の第4半導体層84を除去して露出させたp型の第3半導体層83上に形成されたp型オーミック電極137をアノード端子としている。第6アイランド306に設けられた電流制限抵抗R1、第7アイランド307に設けられた電流制限抵抗RW1、第8アイランド308に設けられた電流制限抵抗RE、第9アイランド309に設けられた電流制限抵抗RI1、第10アイランド310に設けられた電流制限抵抗RI2は、p型の第3半導体層83上に形成された一組のp型オーミック電極符号なし間のp型の第3半導体層83を抵抗として形成されている。図6aにおいて、各素子間の接続関係を説明する。第1アイランド301の発光サイリスタL1のカソード端子であるn型オーミック電極121は点灯信号線75-1に接続されている。点灯信号線75-1は第9アイランド309に設けられた電流制限抵抗RI1を介して、電源線71に接続されている。他の奇数番号の発光サイリスタL3、...も同様である。一方、第1アイランド301に隣接するアイランドに設けられた偶数番号の発光サイリスタL2のカソード端子であるn型オーミック電極符号なしは点灯信号線75-2に接続されている。点灯信号線75-2は第10アイランド310に設けられた電流制限抵抗RI2を介して、電源線71に接続されている。他の偶数番号の発光サイリスタL4、...も同様である。第1アイランド301の設定サイリスタS1のカソード端子であるn型オーミック電極122は設定信号線74-1に接続されている。他の奇数番号の設定サイリスタS3、S5、...についても同様である。また、第3アイランド303の設定許可サイリスタTE1のカソード端子であるn型オーミック電極125も設定信号線74-1に接続されている。設定信号線74-1は、第7アイランド307に設けられた電流制限抵抗RW1を介して、φWo端子に接続されている。第1アイランド301に設定サイリスタS1と同様に設けられた設定サイリスタS2のカソード端子であるn型オーミック電極符号なしは設定信号線74-2に接続されている。他の偶数番号の設定サイリスタS2、S6、...についても同様である。また、第4アイランド304に設けられた設定許可サイリスタTE2のカソード端子であるn型オーミック電極126も設定信号線74-2に接続されている。設定信号線74-2は、図示しないアイランド設けられた電流制限抵抗RW2を介して、図示しないφWe端子に接続されている。第3アイランド303に設けられた設定許可サイリスタTE1のゲート端子Gte1であるp型オーミック電極135と、第4アイランド304に設けられた設定許可サイリスタTE2のゲート端子Gte2であるp型オーミック電極136とは、許可信号線76に接続されている。許可信号線76は、第8アイランド308に設けられた電流制限抵抗REを介して、φE端子に接続されている。第1アイランド301のp型オーミック電極132は、第2アイランド302のp型オーミック電極134ゲート端子Gt1に接続されている。第1アイランド301のp型オーミック電極133は、電源線71に接続されている。第1アイランド301、第2アイランド302と並列に設けられた、第1アイランド301、第2アイランド302と同様なアイランドについても同様である。電源線71はVga端子に接続されている。第2アイランド302のp型オーミック電極134ゲート端子Gt1は、第5アイランド305に設けられたスタートダイオードDsのカソード端子であるn型オーミック電極127に接続されている。第2アイランド302に設けられた転送サイリスタT1のカソード端子であるn型オーミック電極124は、第1転送信号線72に接続されている。第1転送信号線72は、第6アイランド306に設けられた電流制限抵抗R1を介して、φ1端子に接続されている。第2アイランド302に並列に設けられ、第2アイランド302と同様なアイランドに設けられた奇数番号の転送サイリスタT3、...も同様である。第2アイランド302に並列に設けられ、第2アイランド302と同様なアイランドに設けられた偶数番号の転送サイリスタT2...のカソード端子は、第2転送信号線73に接続されている。第5アイランド305に設けられたスタートダイオードDsのアノード端子であるp型オーミック電極137も第2転送信号線73に接続されている。そして、第2転送信号線73は、図示しないアイランドに設けられた電流制限抵抗R1を介して、図示しないφ1端子に接続されている。第2アイランド302に設けられた結合ダイオードD1のカソード端子は、隣接する第2アイランド302と同様なアイランドに設けられた転送サイリスタT2のゲート端子Gt2であるp型オーミック電極138に接続されている。第2アイランド302に並列する第2アイランド302と同様なアイランドに設けられた結合ダイオードD2、...においても同様である。また、説明を省略するが、第3アイランド303、第4アイランド304と同様なアイランドに設けられた消灯サイリスタTR1、TR2、第6アイランド306、第7アイランド307、第9アイランド309、第10アイランド310と同様なアイランドに設けられた電流制限抵抗R2、RW2、RR1、RR2、RI3、RI4についても、同様に構成されている。このようにして、図5に示した発光チップCが構成される。次に、サイリスタ発光サイリスタL、転送サイリスタT、設定サイリスタS、設定許可サイリスタTE1、TE2、消灯サイリスタTR1、TR2の基本的な動作基本動作について説明する。<サイリスタの基本動作>サイリスタは、アノード端子、カソード端子、ゲート端子の3端子を有する半導体素子である。以下では、例として、図5、図6に示したように発光チップCのVsub端子サイリスタのアノード端子に供給される基準電位Vsubをハイレベルの電位以下、Hと記す。として0V、Vga端子に供給される電源電位Vgaをローレベルの電位以下、Lと記す。として-3.3Vとする。そして、サイリスタは、図6bに示したように、GaAs、GaAlAs等によるp型の半導体層第1半導体層81、第3半導体層83、n型の半導体層第2半導体層82、第4半導体層84を積層して構成されているとし、pn接合の拡散電位順方向電位Vdを1.5Vとする。オフ状態のサイリスタでは、アノード端子とカソード端子との間に流れる電流がオン状態に比べ小さい。オフ状態のサイリスタは、しきい電圧より低い電位絶対値が大きい負の電位がカソード端子に印加されるとオン状態に移行ターンオンする。サイリスタは、ターンオンすると、アノード端子とカソード端子との間にオフ状態に比べ大きな電流が流れる状態オン状態になる。ここで、サイリスタのしきい電圧は、ゲート端子の電位からpn接合の順方向電位Vdを引いた値である。よって、サイリスタのゲート端子の電位が-1.5Vであると、しきい電圧は-3.0Vとなる。すなわち、-3.0Vより低い電位がカソード端子に印加されると、サイリスタがターンオンする。なお、サイリスタのゲート端子の電位が0Vであると、しきい電圧は-1.5Vとなる。オン状態のサイリスタのゲート端子は、サイリスタのアノード端子の電位に近い電位になる。ここでは、アノード端子をH0Vに設定しているので、ゲート端子の電位はH0Vになるとして説明する。また、オン状態のサイリスタのカソード端子は、アノード端子の電位からpn接合の順方向電位Vdを引いた電位になる。すなわち、カソード端子の電位は-1.5Vとなる。サイリスタは、一度ターンオンすると、カソード端子の電位が、オン状態を維持するために必要な電位維持電位より高い電位絶対値が小さい負の電位、0または正の電位になるまで、オン状態を維持する。オン状態のサイリスタのカソード端子の電位は-1.5Vであるので、カソード端子に-1.5Vより低い電位が継続的に印加され、オン状態を維持しうる電流が供給されると、サイリスタはオン状態を維持する。維持電位は-Vd-1.5Vである。一方、サイリスタは、カソード端子に-1.5Vより高い電位が印加されると、オフ状態に移行ターンオフする。例えば、カソード端子がH0Vになれば、カソード端子がアノード端子と同電位になるので、サイリスタはターンオフする。そして、サイリスタは、オン状態では電流が流れた状態を維持し、ゲート端子の電位によってはオフ状態に移行しない。すなわち、サイリスタはオン状態を維持記憶、保持する機能を有している。上述したように、サイリスタのオン状態を維持するためにカソード端子に印加される電位は、サイリスタをターンオンさせるためにカソード端子に印加される電位に比べ低くてよい。発光サイリスタLは、ターンオンすると点灯発光し、ターンオフすると消灯非点灯する。オン状態の発光サイリスタLの発光出力発光量は、カソード端子とアノード端子間に流す電流によって決められる。なお、転送サイリスタT、設定サイリスタS、設定許可サイリスタTE1、TE2、消灯サイリスタTR1、TR2もターンオンにより発光することがある。これらのサイリスタは、発光量が大きいと画像形成に影響を及ぼすので、遮光等により発光量が抑制されている。発光装置65の動作前述したように、第1転送信号φ1a、第2転送信号φ2a、許可信号φEa、消灯信号φRaは、発光チップ群aに対して共通に送信される。よって、発光チップ群aの発光チップCa1~Ca20は並行して同時に動作する。そして、第1転送信号φ1b、第2転送信号φ2b、許可信号φEb、消灯信号φRbは、発光チップ群bに対して共通に送信される。よって、発光チップ群bの発光チップCb1~Cb20は並行して同時に動作する。一方、設定信号φWo1~φWo20および設定信号φWe1~φWe20は、発光チップ群aに属する一つの発光チップCと発光チップ群bに属する一つの発光チップCとの構成する発光チップ組1~20のそれぞれに対して共通に送信される。よって、発光チップ組1~20は並行して同時に動作する。以上のことから、発光チップ組1発光チップCa1、Cb1の動作を説明すれば足りる。図7は、第1の実施の形態における発光装置65の発光チップCの動作を説明するためのタイミングチャートである。図7では、発光装置65において発光チップ組1発光チップCa1、Cb1の動作を説明するタイミングチャートを示している。そして、図7では、それぞれの発光チップCにおいて、発光サイリスタL1~L8の各8個の発光サイリスタLの点灯または非点灯を制御する部分のタイミングチャートを示している。なお、以下では、発光サイリスタLの点灯または非点灯を制御することを点灯制御と呼ぶ。発光チップCa1では、発光サイリスタL1~L8をすべて点灯させるとした。発光チップCb1では、発光サイリスタL1~L3、L5~L8を点灯させるとし、発光サイリスタL4を非点灯とした。なお、図7では、発光チップCa1は、奇数番号の発光サイリスタL1、3、5、...を示す発光チップCa1oddと、偶数番号の発光サイリスタL2、4、6、...を示す発光チップCa1evenとに分けて示している。発光チップCb1についても同様である。後述するように、第1の実施の形態では、偶数番号の発光サイリスタLと、奇数番号の発光サイリスタLとがそれぞれ発光素子群を構成し、それぞれの発光素子群の1個の発光サイリスタL、すなわち奇数番号の1個の発光サイリスタLと偶数番号の1個の発光サイリスタLとがペアとなって点灯制御される。図7において、時刻aから時刻yへとアルファベット順に時刻が経過するとする。発光チップ群aの発光チップCa1の発光サイリスタL1、L2は、時刻cから時刻pの期間Ta1において点灯制御される。発光チップ群aの発光チップCa1の発光サイリスタL3、L4は、時刻pから時刻uの期間Ta2において点灯制御される。発光チップ群aの発光チップCa1の発光サイリスタL5、L6は、時刻uから時刻wの期間Ta3において点灯制御される。発光チップ群aの発光チップCa1の発光サイリスタL7、L8は、時刻wから時刻yの期間Ta4において点灯制御される。以下、同様にして番号が5以上の発光サイリスタLが点灯制御される。一方、発光チップ群bの発光チップCb1の発光サイリスタL1、L2は、時刻iから時刻rの期間Tb1において点灯制御される。発光チップ群bの発光チップCb1の発光サイリスタL3、L4は、時刻rから時刻vの期間Tb2において点灯制御される。発光チップ群bの発光チップCb1の発光サイリスタL5、L6は、時刻vから時刻xの期間Tb3において点灯制御される。発光チップ群bの発光チップCb1の発光サイリスタL7、L8図示せずは、時刻x以降の期間Tb4において点灯制御される。以下、同様にして番号が9以上の発光サイリスタLが点灯制御される。本実施の形態では、期間Ta1、Ta2、Ta3、...および期間Tb1、Tb2、Tb3、...は同じ長さの期間とし、それぞれを区別しないときは期間Tと呼ぶ。そして、発光チップ群aの発光チップCa1~Ca20を制御する期間Ta1、Ta2、Ta3、...と、発光チップ群bの発光チップCb1~Cb20を制御する期間Tb1、Tb2、Tb3、...とは、期間Tの半分の長さ位相でいうと180°ずれているとする。すなわち、期間Tb1は、期間Ta1が開始したのち、期間Tの半分の期間が経過したときに開始する。したがって、以下では、発光チップ群aの発光チップCa1を制御する期間Ta1、Ta2、Ta3、...について説明する。なお、以下に説明する信号の相互の関係が維持されるようにすれば、期間Tの長さを可変としてもよい。期間Ta1、Ta2、Ta3、...における信号波形は、画像データによって変化する設定信号φWoφWo1~φWo20および設定信号φWeφWe1~φWe20を除いて、同じ波形の繰り返しである。したがって、以下では、時刻cから時刻pまでの期間Ta1のみを説明する。なお、時刻aから時刻cまでの期間は、発光チップCa1および発光チップCb1が動作を開始する期間である。この期間の信号については、動作の説明において説明する。期間Ta1における第1転送信号φ1a、第2転送信号φ2a、許可信号φEa、消灯信号φRaの信号波形について説明する。第1転送信号φ1aは、時刻cでLであって、時刻nでLからHに移行し、時刻pでHを維持している。第2転送信号φ2aは、時刻cでHであって、時刻mでHからLに移行し、時刻pでLを維持している。ここで、第1転送信号φ1aと第2転送信号φ2aとを比較すると、期間Ta1における第1転送信号φ1aの波形が、期間Ta2における第2転送信号φ2aの波形になっている。そして、期間Ta1における第2転送信号φ2aの波形が、期間Ta2における第1転送信号φ1aの波形になっている。すなわち、第1転送信号φ1aと第2転送信号φ2aとは期間Tの2倍の期間2Tを単位として繰り返す信号波形である。そして、時刻mから時刻nまでの期間のように、共にLとなる期間を挟んで、交互にHとLとを繰り返している。そして、時刻aから時刻bまでの期間を除いて、第1転送信号φ1と第2転送信号φ2とは、同時にHとなる期間を有さない。第1転送信号φ1aと第2転送信号φ2aとの一組の転送信号により、図5に示した転送サイリスタTが、後述するように、順番にオン状態になって、点灯または非点灯の制御の対象である点灯制御する発光サイリスタLを設定する。許可信号φEaは、時刻cでHであって、時刻dでHからLに移行し、時刻hでLからHに移行する。そして、時刻pでHを維持している。許可信号φEaは、後述するように、点灯または非点灯の制御の対象である点灯制御する発光サイリスタLを点灯可能な状態に設定する。消灯信号φRaは、時刻cでHであって、時刻oでHからLに移行し、時刻pでLからHに移行する。消灯信号φRaは、後述するように、点灯発光している発光サイリスタLをターンオフさせて、消灯させる信号である。設定信号φWo1は、時刻cでHであって、時刻eでHからLに移行し、時刻fでLからHに移行する。さらに、時刻kでHからLに移行し、時刻lでLからHに移行する。すなわち、設定信号φWo1は、期間Ta1において、Lの期間が2つある。ここでは、期間Ta1における設定信号φWe1の波形は、設定信号φWo1の波形と同じである。そして、設定信号φWo1、φWe1と許可信号φEaとの関係を見ると、設定信号φWo1、φWe1は許可信号φEaがLである時刻dから時刻hまでの期間に含まれる時刻eから時刻fまでの期間おいてLになっている。一方、許可信号φEaに対して位相が180°ずれて送信される許可信号φEbと、設定信号φWo1、φWe1との関係を見ると、設定信号φWo1、φWe1は許可信号φEbがLである時刻jから時刻oまでの期間に含まれる時刻kから時刻lまでの期間おいてLになっている。すなわち、期間Ta1において、設定信号φWo1、φWe1が最初にLとなる期間時刻eから時刻fは、発光チップCa1の発光サイリスタL1、L2をターンオンさせて、点灯発光させるための信号であって、設定信号φWo1が後にLとなる期間時刻kから時刻lは、発光チップCb1の発光サイリスタL1、L2をターンオンさせて、点灯発光させるための信号である。このため、許可信号φEaがLである期間時刻dから時刻hは、発光チップCb1の発光サイリスタL1をターンオンさせて点灯発光させるために、設定信号φWo1、φWe1がLとなる期間時刻kから時刻lと重ならないように設定されている。同様に、許可信号φEbがLである期間時刻jから時刻oは、発光チップCa1の発光サイリスタL1をターンオンさせて点灯発光させるために、設定信号φWo1、φWe1がLとなる期間時刻eから時刻fと重ならないように設定されている。後述するように、発光サイリスタLは、許可信号φE許可信号φEa、φEbがLであって、設定信号φW設定信号φWo、φWeとLになるとき、ターンオンして点灯発光する。では、図4および図5を参照しつつ、図7に示したタイミングチャートにしたがって、発光装置65における発光チップCの動作を説明する。1時刻a発光装置65に基準電位Vsubおよび電源電位Vgaの供給を開始した時刻aでの状態初期状態について説明する。<発光装置65>図7に示したタイミングチャートの時刻aにおいて、電源ライン200aはH0Vの基準電位Vsubに設定され、電源ライン200bはL-3.3Vの電源電位Vgaに設定される図4参照。よって、すべての発光チップC発光チップCa1~Ca20および発光チップCb1~Cb20のそれぞれのVsub端子はHに設定され、それぞれのVga端子はL-3.3Vに設定される。そして、Vga端子に接続されている電源線71がLになる。さらに、電流制限抵抗RI1、RI3を介して電源線71に接続されている点灯信号線75-1がLになり、電流制限抵抗RI2、RI4を介して電源線71に接続されている点灯信号線75-2がLになる図5参照。そして、信号発生回路110の転送信号発生部120aは第1転送信号φ1a、第2転送信号φ2aをそれぞれHに、転送信号発生部120bは第1転送信号φ1b、第2転送信号φ2bをそれぞれHに設定する。すると、第1転送信号ライン201a、201bおよび第2転送信号ライン202a、202bがHになる図4参照。これにより、発光チップC発光チップCa1~Ca20および発光チップCb1~Cb20のそれぞれのφ1端子およびφ2端子がHになる。電流制限抵抗R1を介してφ1端子に接続されている第1転送信号線72の電位もHになり、電流制限抵抗R2を介してφ1端子に接続されている第2転送信号線73もHになる図5参照。さらに、信号発生回路110の許可信号発生部130aは許可信号φEaをHに、許可信号発生部130bは許可信号φEbをHに設定する。すると、許可信号ライン203a、203bがHになる図4参照。これにより、発光チップCのφE端子がHになる図5参照。さらにまた、信号発生回路110の消灯信号発生部140aは消灯信号φRaをHに、消灯信号発生部140bは消灯信号φIbをHに設定する。すると、消灯信号ライン204a、204bがHになる図4参照。これにより、発光チップCのφR端子がHになる。φR端子に接続されている消灯信号線77もHになる図5参照。信号発生回路110の設定信号発生部150aは設定信号φWo1~φWo20をHに設定する。すると、設定信号ライン205o1~205o20がHになる。設定信号発生部150bは設定信号φWe1~φWe20をHに設定する。すると、設定信号ライン205e1~205e20がHになる図4参照。これにより、発光チップCのφWo端子およびφWe端子がHになる図5参照。発光チップCのφWo端子は、電流制限抵抗RW1を介して、設定信号線74-1に接続されている。発光チップCのφWe端子は、電流制限抵抗RW2を介して、設定信号線74-2に接続されている。よって、設定信号線74-1、74-2もHになる図5参照。次に、図5を参照しつつ、図7に示したタイミングチャートにしたがって、発光チップCの動作を、発光チップ組1に属する発光チップCa1、Cb1で説明する。なお、図7および以下における説明では、各端子の電位がステップ状に変化するとしているが、各端子の電位は徐々に変化している。よって、電位変化の間であっても、下記に示す条件が満たされれば、サイリスタは、ターンオンおよびターンオフなどの状態の変化を生じる。<発光チップCa1>転送サイリスタT、設定サイリスタS、発光サイリスタL、設定許可サイリスタTE1、TE2および消灯サイリスタTR1、TR2のアノード端子はVsub端子に接続されているので、Hに設定される。一方、奇数番号の転送サイリスタT1、T3、T5、...のそれぞれのカソード端子は、第1転送信号線72に接続され、Hに設定されている。偶数番号の転送サイリスタT2、T4、T6、...のそれぞれのカソード端子は、第2転送信号線73に接続され、Hに設定されている。よって、転送サイリスタTのアノード端子およびカソード端子はともにHとなり、転送サイリスタTはオフ状態にある。同様に、奇数番号の設定サイリスタS1、S3、S5、...および設定許可サイリスタTE1のそれぞれのカソード端子は、設定信号線74-1に接続され、Hに設定されている。偶数番号の設定サイリスタS2、S4、S6、...および設定許可サイリスタTE2のそれぞれのカソード端子は、設定信号線74-2に接続され、Hに設定されている。設定信号線74-1、74-2はHであるので、設定サイリスタSおよび設定許可サイリスタTE1、TE2のアノード端子およびカソード端子はともにHとなり、オフ状態にある。さらに、奇数番号の発光サイリスタL1、L3、L5、...および消灯サイリスタTR2のゲート端子Gtr2は、点灯信号線75-1に接続され、L-3.3Vに設定されている。偶数番号の発光サイリスタL2、L4、L6、...および消灯サイリスタTR1のゲート端子Gtr1は、点灯信号線75-2に接続され、L-3.3Vに設定されている。よって、発光サイリスタLのアノード端子およびカソード端子はともにL-3.3Vとなっている。消灯サイリスタTR1、TR2は、しきい電圧がともに-4.8Vになっている。設定許可サイリスタTE1のゲート端子Gte1および設定許可サイリスタTE2のゲート端子Gte2は、許可信号線76に接続され、H0Vに設定されている。よって、設定許可サイリスタTE1および設定許可サイリスタTE2は、ともにしきい電圧は-1.5Vである。消灯サイリスタTR1のカソード端子は電流制限抵抗RR1を介して、消灯サイリスタTR2のカソード端子は電流制限抵抗RR2を介して消灯信号線77に接続さている。消灯信号線77はHに設定されている。よって、消灯サイリスタTR1および消灯サイリスタTR2は、アノード端子およびカソード端子はともにHでオフ状態にある。転送サイリスタTのゲート端子Gtは、接続抵抗Rxを介して設定サイリスタSのゲート端子Gsに接続されている。設定サイリスタSのゲート端子Gsは、接続抵抗Ryを介して発光サイリスタLのゲート端子Glに接続されている。そして、発光サイリスタLのゲート端子Glは、接続抵抗Rzを介してL-3.3Vの電源線71に接続されている。すなわち、ゲート端子Gtの電位と電源線71のLとの間の電位が、接続抵抗Rx、Ry、Rzで分圧され、ゲート端子Gsおよびゲート端子Glに設定される。なお、1個の転送サイリスタTに対して、設定サイリスタSと発光サイリスタLとのペアが2ペア接続されている。ここでは、接続抵抗Rxの抵抗値Rxを2kΩ、接続抵抗Ryの抵抗値Ryを16kΩ、接続抵抗Rzの抵抗値Rzを6kΩとして説明する。なお、後述するように、接続抵抗Ryの抵抗値Ryは、設定サイリスタSがオン状態になると、変調を受けて0.8kΩ程度に低下する。これらの抵抗値は、後述する動作が実現できればよく、他の抵抗値であってもよい。スタートダイオードDsのアノード端子は、H0Vの第2転送信号線73に接続されている。スタートダイオードDsのカソード端子ゲート端子Gt1は、接続抵抗Rx、Ry、Rzを介して、L-3.3Vの電源線71に接続されている。よって、スタートダイオードDsは順方向にバイアス順バイアスされている。これにより、スタートダイオードDsのカソード端子ゲート端子Gt1の電位は、アノード端子のH0Vからpn接合の順方向電位Vd1.5Vを引いた-1.5Vとなり、転送サイリスタT1はしきい電圧が-3Vになる。これにより、ゲート端子Gs1、Gs2の電位は-1.65Vとなる。よって、設定サイリスタS1、S2のしきい電圧は-3.15Vとなる。一方、ゲート端子Gl1、Gl2の電位は-2.85Vとなる。よって、発光サイリスタL1、L2のしきい電圧は-4.35Vとなる。なお、前述したように点灯信号線75-1、75-2はL3.3Vであるが、発光サイリスタL1、L2のしきい電圧がより低いため、発光サイリスタL1、L2はターンオンしない。同様に、結合ダイオードD1も順バイアスとなって、結合ダイオードD1のカソード端子ゲート端子Gt2の電位は-3Vとなる。これにより、ゲート端子Gs3、Gs4の電位は-3.02Vとなり、設定サイリスタS3、S4のしきい電圧は-4.52Vとなる。一方、ゲート端子Gl3、Gl4の電位は-3.23Vとなる。よって、発光サイリスタL3、L4のしきい電圧は-4.73Vとなる。番号が3以上の転送サイリスタTのゲート端子Gtの電位は、スタートダイオードDsのカソード端子がH0Vである影響を受けないので、L3.3Vになっている。よって、番号が3以上の転送サイリスタTのしきい電圧は-4.8Vとなる。また、番号が5以上の設定サイリスタSのゲート端子Gsの電位および発光サイリスタLのゲート端子Glの電位も-3.3Vとなる。よって、番号が5以上の設定サイリスタTおよび発光サイリスタLのしきい電圧は-4.8Vとなる。<発光チップCb1>発光チップCb1においても、初期状態は発光チップCa1と同じであるので、説明を省略する。2時刻b図7に示す時刻bにおいて、発光チップ群aに送信される第1転送信号φ1aが、H0VからL-3.3Vに移行する。これにより発光装置65は動作状態に入る。<発光チップCa1>しきい電圧が-3Vである転送サイリスタT1がターンオンする。しかし、転送サイリスタT3以降の番号の大きい奇数番目の転送サイリスタTはしきい電圧が-4.8Vであるので、ターンオンできない。転送サイリスタT1がターンオンすると、ゲート端子Gt1の電位は、アノード端子のH0Vになる。すると、順バイアスの結合ダイオードD1により、ゲート端子Gt2の電位は-1.5Vになる。これにより、転送サイリスタT2のしきい電圧は-3Vになる。転送サイリスタT2のゲート端子Gt2に結合ダイオードD2を介して接続されたゲート端子Gt3の電位は-3Vになる。これにより、転送サイリスタT3のしきい電圧は-4.5Vになる。番号が4以上の転送サイリスタTは、しきい電圧は-4.8Vが維持される。そして、転送サイリスタT1のカソード端子図5の第1転送信号線72の電位は、転送サイリスタT1のアノード端子のH0Vからpn接合の順方向電位Vd1.5Vを引いた-1.5Vになる。一方、転送サイリスタT1がターンオンしてゲート端子Gt1の電位がH0Vとなると、ゲート端子Gs1、Gs2の電位は-0.27Vとなり、設定サイリスタS1、S2はしきい電圧が-1.77Vになる。また、ゲート端子Gl1、Gl2の電位は-2.48Vとなり、発光サイリスタL1、L2のしきい電圧が-3.98Vとなる。なお、点灯信号線75-1、75-2はL3.3Vであるが、発光サイリスタL1、L2は、しきい電圧がより低いため、ターンオンしない。さらに、ゲート端子Gt2の電位が-1.5Vとなると、ゲート端子Gs3、Gs3の電位は-1.65Vとなり、設定サイリスタS3、S4はしきい電圧が-3.15Vになる。また、ゲート端子Gl3、Gl4の電位は-2.85Vとなり、発光サイリスタL3、L4はしきい電圧が-4.35Vとなる。さらにまた、ゲート端子Gt3の電位が-3Vとなると、ゲート端子Gs5、Gs6の電位は-3.02Vとなり、設定サイリスタS5、S6はしきい電圧が-4.52Vになる。また、ゲート端子Gl5、Gl6の電位は-3.23Vとなり、発光サイリスタL3、L4はしきい電圧が-4.73Vとなる。このように、ゲート端子Gtの電位が変化すると、ゲート端子Gs、Glの電位が変化し、設定サイリスタS、発光サイリスタLのしきい電圧が変化する。以下では、ターンオンまたはターンオフに関係するサイリスタについてのみ説明する。すなわち、時刻bにおいて、ターンオンするのは転送サイリスタT1のみである。そして、時刻bの直後ここでは、時刻bにおける信号の電位の変化によってサイリスタなどの変化が生じた後、定常状態になったときをいう。において、転送サイリスタT1がオン状態にある。他の転送サイリスタT、設定サイリスタS、発光サイリスタL、設定許可サイリスタTE1、TE2、消灯サイリスタTR1、TR2はオフ状態にある。以下では、オン状態にあるサイリスタ転送サイリスタT、設定サイリスタS、発光サイリスタL、設定許可サイリスタTE1、TE2、消灯サイリスタTR1、TR2のみを表記する。<発光チップCb1>発光チップCb1が属する発光チップ群bに送信される信号は変化しないので、発光チップCb1は初期状態が維持されている。3時刻c時刻cは、期間Ta1の開始時刻である。信号の変化はない。4時刻d時刻dにおいて、発光チップ群aに送信される許可信号φEaが、H0VからL-3.3Vに移行する。<発光チップCa1>許可信号線76が、電流制限抵抗REを介してL3.3Vになる。すると、許可信号線76に接続されたゲート端子Gte1、Gte2の電位がL3.3Vになる。すると、設定許可サイリスタTE1、TE2のしきい電圧が-1.5Vから-4.8Vになる。時刻dの直後において、転送サイリスタT1がオン状態にある。<発光チップCb1>発光チップCb1が属する発光チップ群bに送信される信号は変化しないので、発光チップCb1は初期状態が維持されている。5時刻e時刻eにおいて、発光チップ群aの発光チップCa1と発光チップ群bの発光チップCb1とが属する発光チップ組1に送信される設定信号φWo1、φWe1が、H0VからL-3.3Vに移行する。<発光チップCa1>設定信号線74-1の電位が、電流制限抵抗RW1を介して、L3.3Vになる。すると、設定信号線74-1にカソード端子が接続された設定サイリスタS1、S2は、しきい電圧が-1.77Vになっているので、ターンオンする。すると、ゲート端子Gs1、Gs2の電位が0Vになる。これにより、ゲート端子Gl1、Gl2の電位は、ゲート端子Gs1、Gs2の電位0Vと、電源線71の電位VgaL3.3Vとの差の電位を接続抵抗Ryと接続抵抗Rzとで分圧した抵抗値となる。なお、接続抵抗Ryは、設定サイリスタSがオン状態になることで、0.8kΩ程度になる。よって、ゲート端子Gl1、Gl2の電位は-0.39Vとなる。これにより、発光サイリスタL1、L2のしきい電圧は-1.89Vになる。発光サイリスタL1のカソード端子が接続されている点灯信号線75-1および発光サイリスタL2のカソード端子が接続されている点灯信号線75-2はともに電源電位VgaL3.3Vとなっているので、発光サイリスタL1、L2がターンオンする図7におけるCa1odd、Ca1even。これにより、点灯信号線75-1、75-2の電位は、発光サイリスタL1、L2のアノード端子の電位からpn接合の順方向電位Vdを引いた値である-1.5Vになる。これにより、消灯サイリスタTR1、TR2のゲート端子Gtr1、Gtr2の電位が-1.5Vになり、消灯サイリスタTR1、TR2のしきい電圧が-3Vになる。なお、設定信号φWo1と設定信号φWe1とを、時刻eにおいて同時にH0VからL3.3Vに移行させた。設定信号φWo1および設定信号φWe1のHからLへの移行は、同時でなくともよい。設定信号φWo1が設定信号φWe1より先にHからLへ移行し、点灯信号線75-1の電位が-1.5Vになっても、点灯信号線75-1は、電流制限抵抗RI1、RI2を介して、電源線71に接続されているので、点灯信号線75-2の電位は電源電位VgaL3.3Vに維持されている。よって、設定信号φWe1が設定信号φWo1より後にHからLに移行しても、発光サイリスタL2はターンオンする。これにより、点灯信号線75-2の電位が-1.5Vになる。よって、時刻eの直後においては、転送サイリスタT1、設定サイリスタS1、S2がオン状態にあって、発光サイリスタL1、L2がオン状態にある。すなわち、発光チップCa1において、2個の発光サイリスタL1、L2が同時に点灯発光している。<発光チップCb1>設定許可サイリスタTE1、TE2のしきい電圧は-1.5Vであるので、設定信号φWo1がHからLに移行し、設定信号線74-1、74-2の電位がH0VからL3.3Vに移行すると、設定許可サイリスタTE1、TE2がターンオンする。そして、設定信号線74-1、74-2の電位を-1.5Vにする。6時刻f時刻fにおいて、発光チップ群aの発光チップCa1と発光チップ群bの発光チップCb1とが属する発光チップ組1に送信される設定信号φWo1、φWe1が、L-3.3VからH0Vに移行する。<発光チップCa1>設定信号線74-1、74-2の電位がHになって、設定サイリスタS1、S2は、カソード端子とアノード端子とがともにHになるので、ターンオフする。しかし、オン状態の発光サイリスタL1、L2は、オン状態を維持し、ゲート端子Gl1、Gl2の電位が0Vである。また、転送サイリスタT1はオン状態であるので、ゲート端子Gt1の電位も0Vである。よって、ゲート端子Gt1とゲート端子Gl1、Gl2に、それぞれ接続抵抗Rxおよび接続抵抗Ryで接続されたゲート端子Gs1、Gs2の電位も0Vであって、設定サイリスタS1、S2のしきい電圧は-1.5Vである。時刻fの直後においては、転送サイリスタT1がオン状態にあって、発光サイリスタL1、L2がオン状態で点灯発光している。<発光チップCb1>設定信号線74-1、74-2の電位がHになって、設定許可サイリスタTE1、TE2は、カソード端子とアノード端子とがともにHになるので、ターンオフする。7時刻g時刻gにおいて、発光チップ群bに送信される第1転送信号φ1bが、H0VからL-3.3Vに移行する。<発光チップCa1>発光チップCa1が属する発光チップ群aに送信される信号には変化がないので、時刻fの直後の状態が維持される。<発光チップCb1>発光チップCb1の動作は、時刻bにおける発光チップCa1の動作と同様である。すなわち、転送サイリスタT1がターンオンする。これにより、設定サイリスタS1,S2のしきい電圧が-1.77Vになる。また、第1転送信号線72の電位が-1.5Vになる。つまり、発光チップCb1は、シフトしたタイミング位相が180°ずれた関係で発光チップCa1と同様に動作する。8時刻h時刻hにおいて、発光チップ群aに送信される許可信号φEaが、L-3.3VからH0Vに移行する。<発光チップCa1>許可信号線76の電位が0Vになって、設定許可サイリスタTE1、TE2のゲート端子Gte1、Gte2の電位が0Vになる。すると、設定許可サイリスタTE1、TE2のしきい電圧が-1.5Vになる。そして、時刻hの直後においては、転送サイリスタT1がオン状態にあって、発光サイリスタL1、L2がオン状態で点灯発光している。<発光チップCb1>発光チップCb1が属する発光チップ群bに送信される信号に変化がないので、時刻gの直後の状態が維持される。9時刻i時刻iにおいて、期間Tb1が開始する。信号の変化はない。10時刻j時刻jにおいて、発光チップ群bに送信される許可信号φEbが、H0VからL-3.3Vに移行する。<発光チップCa1>発光チップCa1が属する発光チップ群aに送信される信号に変化がないので、時刻hの直後の状態が維持される。<発光チップCb1>発光チップCb1の動作は、時刻dにおける発光チップCa1の動作と同様であるので、詳細な説明を省略する。時刻jの直後においては、転送サイリスタT1がオン状態にある。11時刻k時刻kにおいて、発光チップ群aの発光チップCa1と発光チップ群bの発光チップCb1とが属する発光チップ組1に送信される設定信号φWo1、φWe1が、H0VからL-3.3Vに移行する。<発光チップCa1>設定信号線74-1、74-2の電位が、それぞれ電流制限抵抗RW1、RW2を介して、H0VからL3.3Vになる。すると、設定信号線74-1、74-2にそれぞれカソード端子が接続された設定許可サイリスタTE1、TE2は、時刻hにおいてしきい電圧が-1.5Vになっているので、ターンオンする。なお、前述したように、発光サイリスタL1、L2がオン状態であるため、設定サイリスタS1、S2のしきい電圧も-1.5Vになっている。よって、設定許可サイリスタTE1の代わりに、またはともに設定サイリスタS1がターンオンすることがありうる。同様に、設定許可サイリスタTE2の代わりに、またはともに設定サイリスタS2がターンオンすることがありうる。すでに発光サイリスタL1がオン状態であるので、設定サイリスタS1がターンオンしてもかまわない。同様に、すでに発光サイリスタL2がオン状態であるので、設定サイリスタS2がターンオンしてもかまわない。時刻kの直後においては、転送サイリスタT1、設定許可サイリスタTE1および/または設定サイリスタS1、設定許可サイリスタTE2および/または設定サイリスタS2がオン状態にあって、発光サイリスタL1、L2がオン状態で点灯発光している。<発光チップCb1>時刻eの発光チップCa1と同様に、設定サイリスタS1、S2がターンオンし、次いで発光サイリスタL1、L2がターンオンして点灯発光する図7におけるCb1odd、Cb1even。時刻kの直後においては、転送サイリスタT1、設定サイリスタS1、S2がオン状態にあって、発光サイリスタL1、L2がオン状態で点灯発光している。すなわち、発光チップCb1において、2個の発光サイリスタL1、L2が同時に点灯発光している。12時刻l時刻lにおいて、発光チップ群aの発光チップCa1と発光チップ群bの発光チップCb1とが属する発光チップ組1に送信される設定信号φWe1が、L-3.3VからH0Vに移行する。<発光チップCa1>設定信号線74-1、74-2の電位がHになって、オン状態にあった設定許可サイリスタTE1および/または設定サイリスタS1、設定許可サイリスタTE2および/または設定サイリスタS2は、カソード端子とアノード端子とがともにHになるので、ターンオフする。しかし、オン状態の発光サイリスタL1、L2はオン状態を維持する。また、設定サイリスタS1、S2のしきい電圧は-1.5Vである。時刻lの直後においては、転送サイリスタT1がオン状態にあって、発光サイリスタL1、L2がオン状態で点灯発光している。<発光チップCb1>時刻fにおける発光チップCa1の動作と同様に、設定信号線74-1、74-2の電位がLからHになって、設定サイリスタS1、S2がターンオフする。時刻lの直後においては、転送サイリスタT1がオン状態にあって、発光サイリスタL1、L2がオン状態で点灯発光している。13時刻m時刻mにおいて、発光チップ群aに送信される第2転送信号φ2aが、H0VからL-3.3Vに移行する。<発光チップCa1>しきい電圧が-3Vである転送サイリスタT2がターンオンする。しかし、番号が4以上の偶数番目の転送サイリスタTは、しきい電圧が-4.8Vであるので、ターンオンできない。転送サイリスタT2がターンオンすると、ゲート端子Gt2はH0Vになる。すると、転送サイリスタT2のゲート端子Gt2に結合ダイオードD2を介して接続されたゲート端子Gt3の電位は-1.5Vになる。これにより、転送サイリスタT3のしきい電圧は-3Vになる。そして、第2転送信号線73は-1.5Vになる。一方、転送サイリスタT2がターンオンしてゲート端子Gt2がH0Vになると、ゲート端子Gs3、Gs4の電位が-0.27Vになり、設定サイリスタS3、S4のしきい電圧が-1.77Vになる。すると、ゲート端子Gl3、Gl4の電位が-2.48Vになり、発光サイリスタL3、L4のしきい電圧が-3.98Vになる。時刻mの直後においては、転送サイリスタT1、転送サイリスタT2がオン状態にあって、発光サイリスタL1、L2がオン状態で点灯発光している。<発光チップCb1>発光チップCb1が属する発光チップ群bに送信される信号に変化がないので、時刻lの直後の状態が維持される。14時刻n時刻nにおいて、発光チップ群aに送信される第1転送信号φ1aが、L-3.3VからH0Vに移行する。<発光チップCa1>オン状態にあった転送サイリスタT1は、カソード端子およびアノード端子がともにHとなるので、ターンオフする。なお、発光サイリスタL1、L2がオン状態にあって、ゲート端子Gl1の電位は、0Vに維持される。よって、転送サイリスタT1のしきい電圧は-1.5Vが維持される。時刻nの直後においては、転送サイリスタT2がオン状態にあって、発光サイリスタL1、L2がオン状態で点灯発光している。<発光チップCb1>発光チップCb1が属する発光チップ群bに送信される信号に変化がないので、時刻lの状態が維持される。15時刻o時刻oにおいて、発光チップ群aに送信される消灯信号φRaが、H0VからL-3.3Vに移行する。また、発光チップ群bに送信される許可信号φEbが、L-3.3VからH0Vに移行する。<発光チップCa1>消灯信号φRaがHからL-3.3Vに移行すると、消灯信号線77がL-3.3Vになる。すると、時刻eでしきい電圧が-3Vになった消灯サイリスタTR1、TR2がともにターンオンする。なお、消灯サイリスタTR1、TR2のいずれか一方が先にターンオンしてカソード端子が-1.5Vになっても、電流制限抵抗RR1、RR2により、φR端子の電位はL-3.3Vが維持される。よって、消灯サイリスタTR1、TR2はいずれもがターンオンする。すると、消灯サイリスタTR1、TR2のそれぞれのゲート端子Gtr1、Gtr2の電位がともに0Vになり、点灯信号線75-1、75-2の電位がH0Vになる。これにより、発光サイリスタL1、L2のアノード端子とカソード端子の電位がともにH0Vになって、ターンオフする。すると、発光サイリスタL1のゲート端子Gt1および発光サイリスタL2のゲート端子Gt2はH0Vを維持できなくなる。転送サイリスタT1、設定サイリスタS1、設定サイリスタS2がオフ状態であるので、ゲート端子Gl1、Gl2、Gs1、Gs2、Gt1が電源電位VgaL3.3Vになる。これにより、発光サイリスタL1、L2、設定サイリスタS1、S2、転送サイリスタT1は、それぞれしきい電圧が-4.8Vになる。すなわち、発光チップCa1の発光サイリスタL1は、時刻eの設定信号φWo1がHからLに移行するタイミングで点灯発光ターンオンし、時刻oの消灯信号φRaがLからHに移行するタイミングで消灯ターンオフする。時刻eから時刻oまでの期間が、発光チップCa1の発光サイリスタL1の点灯発光期間に対応する。また、発光チップCa1の発光サイリスタL2は、時刻eの設定信号φWe1がHからLに移行するタイミングで点灯発光ターンオンし、時刻oの消灯信号φRaがLからHに移行するタイミングで消灯ターンオフする。時刻eから時刻oまでの期間が、発光チップCa1の発光サイリスタL1の点灯発光期間に対応する。時刻oの直後においては、転送サイリスタT2、消灯サイリスタTR1、TR2がオン状態にある。<発光チップCb1>発光チップ群bに送信される許可信号φEbがL-3.3VからH0Vに移行すると、発光チップCa1における時刻hと同様に、許可信号線76の電位が0Vになって、設定許可サイリスタTE1、TE2のゲート端子Gte1、Gte2の電位が0Vになる。そして、設定許可サイリスタTE1、TE2のしきい電圧が-1.5Vになる。時刻oの直後においては、転送サイリスタT1がオン状態にあって、発光サイリスタL1、L2がオン状態で点灯発光している。なお、本実施の形態では、時刻oにおいて、発光チップ群aに送信される消灯信号φRaをLからHに移行し、発光チップ群bに送信される許可信号φEbをLからHに移行したが、これらの移行を同時にする必要はなく、どちらが先でもかまわない。16時刻p時刻pにおいて、発光チップ群aに送信される消灯信号φRaがL-3.3VからH0Vに移行する。<発光チップCa1>消灯サイリスタTR1、TR2のアノード端子とカソード端子との電位がともにH0Vになるので、消灯サイリスタTR1、TR2がターンオフする。すると、ゲート端子Gtr1、Gtr2の電位が0Vでなくなって、点灯信号線75-1、75-2の電位が電源電位VgaL3.3Vになる。時刻pからは、発光サイリスタL2の点灯制御の期間Ta2に入る。第1転送信号φ1aおよび第2転送信号φ2aは、期間Ta1およびTa2を周期として変化するため、これらの信号の波形は異なるが、発光チップCa1の動作は、時刻cから時刻pまでの期間Ta1の繰り返しとなる。よって、期間Ta2では、第1転送信号φ1a、第2転送信号φ2aおよびこれらに関連する転送サイリスタTの説明を除き、発光チップCa1の動作の説明を省略する。時刻pにおいては、転送サイリスタT2がオン状態にある。<発光チップCb1>発光チップCb1が属する発光チップ群bに送信される信号に変化がないので、時刻oの直後の状態が維持される。17時刻q時刻qにおいて、発光チップ群aに送信される許可信号φEaが、L-3.3VからH0Vに移行する。また、発光チップ群bに送信される消灯信号φRbが、H0VからL-3.3Vに移行する。<発光チップCa1>時刻hと同様であるので説明を省略する。時刻qの直後においては、転送サイリスタT2がオン状態にあって、発光サイリスタL3、L4がオン状態で点灯発光している。<発光チップCb1>時刻oにおける発光チップCa1の動作と同様に、消灯信号φRbがH0VからL-3.3Vに移行すると、オン状態の発光サイリスタL1、L2は、カソード端子およびアノード端子がともにHとなってターンオフして消灯する。すなわち、発光チップCb1の発光サイリスタL1は、時刻kの設定信号φWo1がHからLに移行するタイミングで点灯発光ターンオンし、時刻qの消灯信号φRbがLからHに移行するタイミングで消灯ターンオフする。時刻kから時刻qまでの期間が、発光チップCb1の発光サイリスタL1の点灯発光期間に対応する。発光チップCb1の発光サイリスタL2は、時刻kの設定信号φWe1がHからLに移行するタイミングで点灯発光ターンオンし、時刻qの消灯信号φRbがLからHに移行するタイミングで消灯ターンオフする。時刻kから時刻qまでの期間が、発光チップCb1の発光サイリスタL2の点灯発光期間に対応する。時刻qの直後においては、転送サイリスタT2、消灯サイリスタTR1、TR2がオン状態にある。18時刻r時刻rにおいて、発光チップ群bに送信される消灯信号φRbがL-3.3VからH0Vに移行する。<発光チップCa1>発光チップCa1が属する発光チップ群aに送信される信号に変化がないので、時刻qの直後の状態が維持される。<発光チップCb1>発光チップCa1における時刻pと同様に、オン状態の消灯サイリスタTR1、TR2がターンオフする。そして、点灯信号線75-1、75-2の電位が電源電位VgaL-3.3Vになる。いずれの発光サイリスタLもしきい電圧は-3.3Vより低いので、ターンオンしない。時刻rの直後においては、転送サイリスタT2がオン状態にある。時刻rにおいて、発光チップ群bの発光サイリスタL1を制御する期間Tb1が終了する。19時刻s時刻sにおいて、発光チップCa1が属する発光チップ群aへ送信される第1転送信号φ1aがH0VからL-3.3Vに移行する。<発光チップCa1>しきい電圧が-3Vであった転送サイリスタT3がターンオンする。これにより、ゲート端子Gt3はH0Vになる。そして、ゲート端子Gt4の電位は-1.5Vになり、転送サイリスタT4のしきい電圧は-3Vになる。なお、時刻sの直後においては、転送サイリスタT2、T3がオン状態にあって、発光サイリスタL3、L4がオン状態で点灯発光している。<発光チップCb1>発光チップCb1が属する発光チップ群bに送信される信号に変化がないので、状態の変化はない。なお、時刻sの直後においては、転送サイリスタT2がオン状態になっていて、発光サイリスタL3がオン状態で点灯発光している。なお、発光サイリスタL4は消灯状態が維持されている。これについては、後述する。20時刻t時刻tにおいて、発光チップCa1が属する発光チップ群aへ送信される第2転送信号φ2aがL-3.3VからH0Vに移行する。<発光チップCa1>オン状態にあった転送サイリスタT2は、カソード端子およびアノード端子がともにHとなるので、ターンオフする。時刻tの直後においては、転送サイリスタT3がオン状態にあって、発光サイリスタL3、L4がオン状態で点灯発光している。<発光チップCb1>発光チップCb1が属する発光チップ群bに送信される信号に変化がないので、状態の変化はない。なお、時刻tの直後においては、転送サイリスタT2がオン状態にあって、発光サイリスタL3がオン状態で点灯発光している。21その他時刻uにおいて、発光チップCa1の発光サイリスタL3、L4を制御する期間Ta2が終了する。時刻vにおいて、発光チップCb1の発光サイリスタL3、L4を制御する期間Tb2が終了する。時刻wにおいて、発光チップCa1の発光サイリスタL5、L6を制御する期間Ta3が終了する。時刻xにおいて、発光チップCb1の発光サイリスタL5、L6を制御する期間Tb3が終了する。そして、時刻yにおいて、発光チップCa1の発光サイリスタL7、L8を制御する期間Ta4が終了する。以下同様に、発光チップCのすべての発光サイリスタLの点灯制御を行う。以上説明した発光チップCの動作をまとめて説明する。はじめに転送サイリスタTの動作を説明する。第1の実施の形態における発光チップCでは、2相の転送信号第1転送信号φ1および第2転送信号φ2により、転送サイリスタTのオン状態を順に移している。すなわち、2相の転送信号の内の一方の転送信号がL-3.3Vになることにより、一方の転送信号がカソード端子に送信された番号nの転送サイリスタTnがオン状態になり、そのゲート端子GtnがH0Vになる。H0Vになったゲート端子Gtnと順バイアスの結合ダイオードDnで接続された隣接する転送サイリスタTn1のゲート端子Gtn1の電位が-1.5Vになる。これにより、転送サイリスタTn1は、しきい電圧が上昇本実施の形態では、-4.5Vから-3Vし、他方の転送信号がL-3.3Vとなるタイミングでオン状態になる。つまり、2相の転送信号第1転送信号φ1および第2転送信号φ2を、L-3.3Vの期間が重なる図7における時刻mから時刻nまでの期間ように、位相をずらして送信することにより、転送サイリスタTを順次オン状態に設定する。そして、転送サイリスタTnがオン状態になって、ゲート端子GtnがH0Vになると、ゲート端子Gtnに接続抵抗Rxを介して接続された設定サイリスタS2n-1のゲート端子Gs2n-1と設定サイリスタS2nのゲート端子Gs2nの電位が-0.27Vになり、設定サイリスタS2n-1および設定サイリスタS2nのしきい電圧が-1.77Vとなる。そして、許可信号φEがL-3.3Vである期間に、設定信号φWo設定信号φWo1~φWo20、φWe設定信号φWe1~φWe20がLとなると、設定信号線74-1、74-2の電位がL-3.3Vになって、設定サイリスタS2n-1、S2nがターンオンする。設定サイリスタS2n-1、S2nがターンオンして、ゲート端子Gs2n-1、Gs2nの電位が0Vになると、接続抵抗Ryを介して接続されたゲート端子Gl2n-1、Gl2nの電位が-0.39Vになり、発光サイリスタL2n-1、L2nのしきい電圧が-1.89Vになる。このとき、点灯信号線75-1、75-2は、電源電位VgaL-3.3Vになっているので、しきい電圧が-1.89Vの発光サイリスタL2n-1、L2nがターンオンして、点灯発光する。すなわち、第1の実施の形態では、発光チップCあたり2個の発光サイリスタLを同時に点灯させうる。これは、発光チップCにおいて、1個の転送サイリスタTに2ペアの設定サイリスタSと発光サイリスタLとを接続し、奇数番号の発光サイリスタL2n-1を点灯させる設定信号φWoと、偶数番号の発光サイリスタL2nを点灯させる設定信号φWeとを送信していることによる。そして、発光サイリスタL2n-1、L2nがオン状態のとき、消灯信号φRa、φRbがHからLに移行すると、消灯サイリスタTR1、TR2がターンオンする。すると、消灯サイリスタTR1、TR2のそれぞれのゲート端子Gtr1、Gtr2の電位がH0Vになって、点灯信号線75-1、75-2の電位がH0Vになる。よって、オン状態にあった発光サイリスタL2n-1、L2nがターンオフする。すなわち、発光サイリスタLが点灯発光する点灯期間は、設定信号φWo設定信号φWo1~φWo20、φWe設定信号φWe1~φWe20が、Lになるタイミング時刻から、消灯信号φRa、φRbがHからLになる時刻例えば、図7における時刻eから時刻oまでとなる。次に、発光サイリスタLを点灯させないときについて説明する。発光サイリスタL2n-1または発光サイリスタL2nを点灯させないときは、点灯させる場合にHからLに移行させる時刻タイミングたとえば、時刻eにおいて、設定信号φWo設定信号φWo1~φWo20または設定信号φWe設定信号φWe1~φWe20をH0Vのままに維持する。これにより、設定サイリスタS2n-1または設定サイリスタS2nはターンオンせず、ゲート端子Gl2n-1またはゲート端子Gl2nの電圧が-2.48Vに維持される。このため、発光サイリスタL2n-1または発光サイリスタL2nは、しきい電圧が-3.98Vであるため、ターンオンしない。なお、設定信号φWo設定信号φWo1~φWo20および設定信号φWe設定信号φWe1~φWe20を上記の時刻においてH0Vに維持することで、発光サイリスタL2n-1、L2nの両方を消灯のままとできる。以上説明したように、発光チップCの発光サイリスタLを個別に点灯制御できる。そして、発光サイリスタL2n-1または発光サイリスタL2nを点灯させないときは、点灯信号線75-1または点灯信号線75-2は-1.5Vに移行せず、電源電位VgaL3.3Vに維持される。このため、消灯サイリスタTR1または消灯サイリスタTR2のしきい電圧は-4.8Vである。よって、消灯信号φRがH0VからL3.3Vに移行しても、消灯サイリスタTR1または消灯サイリスタTR2はターンオンしないたとえば図7における時刻o。しかし、発光サイリスタL2n-1または発光サイリスタL2nはオフ状態で点灯発光していないため、消灯サイリスタTR1または消灯サイリスタTR2をターンオンして消灯させることを要しない。発光サイリスタL2n-1および発光サイリスタL2nの両方を点灯させないときも同様である。さらに、設定許可サイリスタTE1、TE2の動作について説明する。許可信号φEは許可信号線76を介して、設定許可サイリスタTE1、TE2のそれぞれのゲート端子Gte1、Gte2に供給されるため、許可信号φEがL-3.3Vであると、設定許可サイリスタTE1、TE2のしきい電圧はいずれも-4.8Vである。このため、設定信号φWo設定信号φWo1~φWo20および/または設定信号φWe設定信号φWe1~φWe20がL-3.3Vとなっても、設定許可サイリスタTE1、TE2はターンオンせず、設定サイリスタS2n-1および/または設定サイリスタS2nがターンオンする。一方、許可信号φEがH0Vであると、設定許可サイリスタTE1、TE2は、それぞれのゲート端子Gte1、Gte2の電位が0Vとなり、しきい電圧がいずれも-1.5Vとなる。このため、設定信号φWo設定信号φWo1~φWo20および/または設定信号φWe設定信号φWe1~φWe20がL-3.3Vとなると、設定許可サイリスタTE1、TE2がターンオンする。これにより、しきい電圧が-1.5Vより低い-1.77Vである設定サイリスタS2n-1および/または設定サイリスタS2nはターンオンできない。すなわち、許可信号φE許可信号φEa、φEbがLであれば、設定許可サイリスタTE1、TE2をオフ状態に設定して、発光チップCが点灯することを許可し、Hであれば、設定許可サイリスタTE1、TE2をオン状態に設定して、発光チップCが点灯することを阻止する。よって、許可信号φE許可信号φEa、φEbは発光チップCの点灯を制御するイネーブル信号として働いている。そして、発光チップ群aの発光チップCaおよび発光チップ群bの発光チップCbの点灯制御について説明する。第1の実施の形態では、発光チップ群aに属する発光チップCと発光チップ群bに属する発光チップCとから構成される発光チップ組に対して、それぞれの発光チップCの発光サイリスタLを共に点灯発光させるときは、共通に送信する設定信号φW設定信号φWoφWo1~φWo20、設定信号φWeφWe1~φWe20にLになる期間を2つ設けている図7の時刻eから時刻fまでの期間および時刻kから時刻lまでの期間。前のLの期間は発光チップ群aの発光チップCに対して、後のLの期間は発光チップ群bの発光チップCに対して、点灯の開始を設定する。そして、本実施の形態では、発光チップ群aと発光チップ群bとで、それぞれに送信する転送信号第1転送信号φ1a、φ1bおよび第2転送信号φ2a、φ2b、許可信号φE許可信号φEa、φEbおよび消灯信号φR消灯信号φRa、φRbの位相を180°ずらしている。これにより、設定信号φW設定信号φWoφWo1~φWo20、設定信号φWeφWe1~φWe20にそれぞれ設けた2つのLの期間を設定するための期間の幅マージンを最大にしている。すなわち、位相を180°ずらしているので、設定信号φW設定信号φWoφWo1~φWo20および設定信号φWeφWe1~φWe20にそれぞれ設ける2つのLの時刻は、それぞれ期間Tの前半の1/2と後半の1/2の期間に設ければよい。なお、許可信号φEφEa、φEbがLであるときに、設定信号φW設定信号φWoφWo1~φWo20、設定信号φWeφWe1~φWe20がLとなることにより、発光サイリスタLを点灯させる。よって、発光チップ群aの発光チップCに送信する許可信号φEaのLの期間と、その発光チップCに送信する設定信号φWoφWo1~φWo20および設定信号φWeφWe1~φWe20のLの期間が重なるようし、発光チップ群bの発光チップCに送信する設定信号φWoφWo1~φWo20および設定信号φWeφWe1~φWe20のLの期間と重ならないようにすればよい。許可信号φEbについても同様である。一方、発光サイリスタLの発する発光量は、製造条件のばらつきなどにより、発光チップC間、発光サイリスタL間で異なることがある。このため、発光サイリスタLの発光量を補正光量補正する。光量補正の方法には、発光サイリスタLに流す電流を調整して行う方法と、発光サイリスタLの点灯期間を調整して行う方法とがある。前述したように、発光サイリスタLの点灯期間は、設定信号φWがLに移行して発光サイリスタLをターンオンする時刻から、消灯信号φRがLからHに移行して発光サイリスタLをターンオフ消灯する時刻までである。本実施の形態では、点灯開始時刻を調整して光量補正する方法を用いている。よって、図7では、設定信号φWoφWo1~φWo20および設定信号φWeφWe1~φWe20がLになる時刻タイミングを同じ例えば図7において時刻dまたは時刻kとしたが、それぞれの期間Tにおいて、設定信号φWoφWo1~φWo20と設定信号φWeφWe1~φWe20がHからLに移行する時刻タイミングおよびを調整することで、光量補正できる。よって、第1の実施の形態において、同時に点灯とは、同時刻に点灯を開始する状態だけでなく、点灯している期間が一部重なっている場合を含む。第1の実施の形態の発光チップCでは、次に示す第2の実施の形態の発光チップCに比べて、転送サイリスタTの数が発光サイリスタLの数の1/2でよい。これにより、転送サイリスタTを駆動するための電力が少なくて済む。さらに、第1の実施の形態の発光チップCでは、設定許可サイリスタTE1、TE2、消灯サイリスタTR1、TR2を発光チップCの基板80上の左右のいずれの側に配置してもよい。第1の実施の形態の発光チップCでは、隣接する発光サイリスタL例えば発光サイリスタL1と発光サイリスタL2を同時に点灯制御する。発光サイリスタL1と発光サイリスタL2とでは、基板80上の位置が近いので、発光サイリスタLの特性が近似する。よって、発光サイリスタL1と発光サイリスタL2とで同じ光量補正データを使用することができ、光量補正データを保持するメモリのサイズが小さくてもよい。第1の実施の形態では、発光チップCあたり最大2個の発光サイリスタLを同時に点灯発光させた。しかし、転送サイリスタTあたりに接続する設定サイリスタS、発光サイリスタLのペアを3以上とすることで、3以上の発光サイリスタLを同時に点灯発光させうる。このように、本実施の形態では、同一発光チップC内で複数の発光サイリスタLを同時に点灯させることができるため、例えば、主走査方向図3、4のX方向の1ラインに必要な時間を短縮したり、主走査1ラインに必要な時間を短縮しない代わりに、個々の発光サイリスタLに割り当てる発光時間を増加させることで発光電流を抑えたりすることが可能となる。[第2の実施の形態]第2の実施の形態では、発光チップCの構成が第1の実施の形態と異なっている。これにともない、発光チップCの構成、信号発生回路110の構成および回路基板62上の配線構成が第3の実施の形態と異なっている。図8は、第2の実施の形態における発光チップCの構成、信号発生回路110の構成および回路基板62上の配線構成を示した図である。図8aは発光チップCの構成を示し、図8bは発光装置65の信号発生回路110の構成および回路基板62上の配線構成を示す。本実施の形態では、発光チップCは2つの発光チップ群aおよびbに分けられている。図8aの第2の実施の形態の発光チップCでは、図4aにおけるφWo端子をφWl端子に、φWe端子をφWr端子に置き換えている。そして、図8bの第2の実施の形態の回路基板62では、図4bにおける設定信号発生部150oを設定信号発生部150lに、設定信号φWo1~φWo20を設定信号φWl1~φWl20に、設定信号ライン205o1~205o20を、設定信号ライン205l1~205l20に置き換えている。同様に、図8bの第2の実施の形態の回路基板62では、図4bにおける設定信号発生部150eを設定信号発生部150rに、設定信号φWe1~φWe20を設定信号φWr1~φWr20に、設定信号ライン205e1~205e20を、設定信号ライン205r1~205r20に置き換えている。なお、他の構成は第1の実施の形態と同様であるので、異なる部分を説明し、同様な部分の説明を省略する。図9は、第2の実施の形態における自己走査型発光素子アレイSLEDチップである発光チップCの回路構成を説明するための等価回路図である。第2の実施の形態の発光チップCは、転送サイリスタT1~T256、設定サイリスタS1~S256、発光サイリスタL1~L256を備えるSLED-lと、転送サイリスタT257~T512、設定サイリスタS257~S512、発光サイリスタL257~L512を備えるSLED-rとを備えている。すなわち、512個の発光サイリスタLなどが左右に分けられている。そして、転送サイリスタTの個数が、第1の実施の形態の256個と異なり、512個となっている。これに伴い、結合ダイオードDの個数が511個になっている。また、スタートダイオードDsがスタートダイオードDslとなり、新たにスタートダイオードDsrが加わっている。さらに、発光チップCは、電流制限抵抗R1を2個、電流制限抵抗R2を2個備えている。次に、各素子の接続関係を説明する。奇数番号の転送サイリスタT1、T3、...、T255のカソード端子が第1転送信号線72lに、偶数番号の転送サイリスタT2、T4、...、T256のカソード端子が第2転送信号線73lに接続されている。同様に、奇数番号の転送サイリスタT257、T259、...、T511のカソード端子が第1転送信号線72rに、偶数番号の転送サイリスタT258、T260、...、T512のカソード端子が第2転送信号線73rに接続されている。第1転送信号線72lおよび第1転送信号線72rはそれぞれ電流制限抵抗R1を介して、φ1端子に接続されている。また、第2転送信号線73lおよび第2転送信号線73rはそれぞれ電流制限抵抗R1を介して、φ2端子に接続されている。結合ダイオードD1~D255は、転送サイリスタT1~T256のそれぞれのゲート端子Gtの間に挟まれるように設けられている。そして、結合ダイオードD1は、転送サイリスタT1のゲート端子Gt1から転送サイリスタT2のゲート端子Gt2へ電流が流れる方向に接続されている。他の結合ダイオードD2~D255も同様である。そして、スタートダイオードDslのカソード端子はゲート端子Gt1に、アノード端子は第2転送信号線73lに接続されている。一方、結合ダイオードD257~D511は、転送サイリスタT257~T512のそれぞれのゲート端子Gtの間に挟まれるように設けられている。そして、結合ダイオードD257は、転送サイリスタT258のゲート端子Gt258から転送サイリスタT257のゲート端子Gt257へ電流が流れる方向に接続されている。他の結合ダイオードD258~D511も同様である。そして、スタートダイオードDsrのカソード端子はゲート端子Gt512に、アノード端子は第2転送信号線73rに接続されている。設定サイリスタS1~S256のカソード端子および設定許可サイリスタTE1のカソード端子は、設定信号線74lに接続されている。設定信号線74lは電流制限抵抗RW1を介して、φWl端子に接続されている。設定サイリスタS257~S512のカソード端子および設定許可サイリスタTE2のカソード端子は、設定信号線74rに接続されている。設定信号線74rは電流制限抵抗RW2を介して、φWr端子に接続されている。発光サイリスタL1~L256のカソード端子および消灯サイリスタTR1のゲート端子Gtr1は、点灯信号線75lに接続されている。点灯信号線75lは、発光サイリスタL1のカソード端子から、順に発光サイリスタL256のカソード端子までを接続したのち、発光サイリスタL1に戻るようにU字状に構成されている戻り線。これにより、点灯信号線75lの抵抗値が低減される。そして、点灯信号線75lのU字状の両端部が、それぞれ電流制限抵抗RI1、RI2を介して、電源線71に接続されている。同様に、発光サイリスタL257~L512のカソード端子および消灯サイリスタTR2のゲート端子Gtr2は、点灯信号線75rに接続されている。点灯信号線75rは、発光サイリスタL512のカソード端子から、逆順で発光サイリスタL257のカソード端子までを接続したのち、発光サイリスタL512に戻るようにU字状に構成されている戻り線。これにより、点灯信号線75rの抵抗値が低減される。そして、点灯信号線75rのU字状の両端部が、それぞれ電流制限抵抗RI3、RI4を介して、電源線71に接続されている。そして、転送サイリスタTのゲート端子Gtが接続抵抗Rxを介して設定サイリスタSのゲート端子Gsに接続され、設定サイリスタSのゲート端子Gsが発光サイリスタLのゲート端子Glに接続されている。そして、ゲート端子Glが接続抵抗Rzを介して電源線71に接続されている。すなわち、本実施の形態を用いない発光チップCでは、1個の転送サイリスタTに対して、1個の設定サイリスタSと1個の発光サイリスタLとが接続されている。この発光チップCは、第1の実施の形態で説明したと同様に構成される。図10は、第2の実施の形態における発光装置65の発光チップCの動作を説明するためのタイミングチャートである。図7のタイミングチャートにおいて、Ca1oddをCa1SLED-l、Ca1evenをCa1SLED-rに置き換えている。また、発光チップCb1においても同様である。第2の実施の形態では、SLED-lの発光サイリスタLと、SLED-rの発光サイリスタLとがそれぞれ発光素子群を構成し、それぞれの発光素子群の1個の発光サイリスタL、すなわちSLED-lの1個の発光サイリスタLとSLED-rの1個の発光サイリスタLとがペアとなって点灯制御される。第2の実施の形態の発光チップCでは、図9から分かるように、両端の発光サイリスタLから内側へ向かって、2個の発光サイリスタLが順に点灯制御されていく。すなわち、期間Ta1では、発光チップCa1の発光サイリスタL1と発光サイリスタL512とが、期間Ta2では、発光チップCa1の発光サイリスタL2と発光サイリスタL511とが点灯制御される。他の期間Tおよび発光チップCb1においても同様である。さらに、発光チップ群aに属する発光チップCa2~Ca20、発光チップ群bに属する発光チップCb2~Cb20についても同様である。このように、第2の実施の形態の発光チップCにおいても、発光チップCあたり最大2個の発光サイリスタLを同時に点灯発光させうる。発光装置65および発光チップCaおよびCbの動作は、第1の実施の形態で説明したと同様であるので、説明を省略する。なお、本実施の形態では、発光サイリスタLを発光サイリスタ列の両端部から点灯制御した。結合ダイオードDの接続の方向およびスタートダイオードDsl、Dsrの配置を発光サイリスタ列の中央部に変更することで、中央部から点灯制御することもできる。ここで、第1の実施の形態と第2の実施の形態とを比較する。第2の実施の形態の発光チップCでは、図9から分かるように、SLED-rの転送サイリスタTに接続される第1転送信号線72rは、SLED-lの部分を横切って配線され、SLED-lの転送サイリスタTに接続される第2転送信号線73lは、SLED-rの部分を横切って配線されている。同様に、SLED-rの設定サイリスタSに接続される設定信号線74rは、SLED-lの部分を横切って配線されている。さらに、消灯サイリスタTR1のゲート端子Gtr1に接続される点灯信号線75lは、SLED-rの部分を横切って配線されている。すなわち、第2の実施の形態の発光チップCでは、SLED-lの部分またはSLED-rの部分において接続されない配線が設けられている。これに対し、第1の実施の形態の発光チップCでは、図5に示すように、接続されない配線がない。よって、第1の実施の形態の発光チップCでは、第2の実施の形態の発光チップCに比べ、基板80を横切る配線が2本少なく、基板80の幅を狭くできる。第2の実施の形態でも、発光チップCあたり最大2個の発光サイリスタLを同時に点灯発光させた。しかし、SLEDSLED-l、SLED-rを2を超える数とすることで、3以上の発光サイリスタLを同時に点灯発光させうる。[第3の実施の形態]第3の実施の形態は、第1の実施の形態と自己走査型発光素子アレイSLEDチップである発光チップCの回路構成が異なっている。これに伴い、タイミングチャートが異なる。他の構成は、第1の実施の形態と同様であるので、異なる部分を説明し、同様な部分の説明を省略する。図11は、第3の実施の形態における自己走査型発光素子アレイSLEDチップである発光チップCの回路構成を説明するための等価回路図である。第3の実施の形態の発光チップCでは、第1の実施の形態の発光チップCにおける設定サイリスタS1、S2、S3、...の代わりに、設定素子の一例としての設定ショットキーダイオードSDw1、SDw2、SDw3、...が設けられている。そして、設定許可サイリスタTE1、TE2の代わりに、許可素子の一例として許可ショットキーダイオードSDe1、SDe2、SDe3、...が設けられている。ここでも、設定ショットキーダイオードSDw1、SDw2、SDw3、...をそれぞれ区別しないときは設定ショットキーダイオードSDwと、許可ショットキーダイオードSDe1、SDe2、SDe3、...をそれぞれ区別しないときは許可ショットキーダイオードSDeと表記する。そして、第3の実施の形態の発光チップCでは、第1の実施の形態の発光チップCにおける接続抵抗Ry、Rzを設けていない。さらに、第3の実施の形態の発光チップCでは、第1の実施の形態の発光チップCにおける設定許可サイリスタTE1、TE2および電流制限抵抗RE、RW1、RW2を設けていない。次に、各素子の接続関係を説明する。転送サイリスタT1のゲート端子Gt1は、接続抵抗Rxを介して、許可ショットキーダイオードSDe1のアノード端子、設定ショットキーダイオードSDw1のアノード端子および発光サイリスタL1のゲート端子Gl1に接続されている。また、転送サイリスタT1のゲート端子Gt1は、他の接続抵抗Rxを介して、許可ショットキーダイオードSDe2のアノード端子、設定ショットキーダイオードSDw2のアノード端子および発光サイリスタL2のゲート端子Gl2に接続されている。他の転送サイリスタTでも同様である。すなわち、1個の接続抵抗Rxを介して接続される1個の許可ショットキーダイオードSDe、1個の設定ショットキーダイオードSDwおよび1個の発光サイリスタLを1ペアとすると、1個の転送サイリスタTのゲート端子Gtは、2ペアの許可ショットキーダイオードSDe、設定ショットキーダイオードSDwおよび発光サイリスタLに接続されている。奇数番号の設定ショットキーダイオードSDw1、SDw3、...のカソード端子は、設定信号線74-1に接続されている。設定信号線74-1は、φWe端子に接続されている。偶数番号の設定ショットキーダイオードSDw2、SDw4、...のカソード端子は、設定信号線74-2に接続されている。設定信号線74-2は、φWo端子に接続されている。許可ショットキーダイオードSDe1、SDe2、SDe3、...のカソード端子は、許可信号線76に接続されている。許可信号線76は、φE端子に接続されている。許可ショットキーダイオードSDe、設定ショットキーダイオードSDwは、ショットキー接合バリアを用いたダイオードであって、順方向電位Vsの値がpn接合の順方向電位Vdの値に比べて小さい。ここでは、ショットキー接合の順方向電位Vsを0.5Vとして説明する。なお、許可ショットキーダイオードSDe、設定ショットキーダイオードSDwは、図6a、bにおいて、領域112のn型の第4半導体層84およびn型オーミック電極122の代わりに、領域111があった部分にp型の第3半導体層83に対してショットキー接合する2個のショットキー電極を設ければよい。詳細な説明は省略する。この発光チップCも、第1の実施の形態で説明したと同様に構成される。ここで、許可ショットキーダイオードSDeと設定ショットキーダイオードSDwの動作を説明する。第1の実施の形態で説明したように、転送サイリスタTがターンオンすると、ゲート端子Gtの電位は0Vになる。以下では、転送サイリスタTのゲート端子Gtの電位が0Vである場合を説明する。設定信号φWe、φWoがH0Vであると、設定ショットキーダイオードSDwのカソード端子が接続された設定信号線74-1、74-2の電位がH0Vになる。すると、転送サイリスタTのゲート端子Gtが0Vであっても、設定ショットキーダイオードSDwは順バイアスにならない。よって、設定ショットキーダイオードSDwのアノード端子の電位は、H0Vである設定信号φWe、φWoの影響を受けない。この状態で、許可信号φEがL3.3Vであると、許可信号φEが送信されるφE端子に接続された許可信号線76がL3.3Vになる。転送サイリスタTのゲート端子Gtの電位が0Vのときは、許可ショットキーダイオードSDeが順バイアスになる。そして、許可ショットキーダイオードSDeのアノード端子発光サイリスタLのゲート端子Glの電位が、L3.3Vからショットキー接合の順方向電位Vs0.5Vを引いた-2.8Vになる。よって、発光サイリスタLのしきい電圧は、-4.3Vになる。よって、点灯信号線75-1、75-2の電位が電源電位VgaL3.3Vであっても、発光サイリスタLはターンオンしない。一方、許可信号φEがH0Vであると、転送サイリスタTのゲート端子Gtが0Vのとき、許可ショットキーダイオードSDeは順バイアスにならない。よって、発光サイリスタLのゲート端子Glの電位は、H0Vである許可信号φEの影響を受けず、転送サイリスタTのゲート端子Gtの電位となる。すなわち、転送サイリスタTのゲート端子Gtの電位が0Vでは、発光サイリスタLは、ゲート端子Glの電位が0Vでしきい電圧が-1.5Vとなる。よって、点灯信号線75-1、75-2の電位が電源電位VgaL3.3Vであると、発光サイリスタLがターンオンする。また、設定信号φW設定信号φWe、φWoがL-3.3Vであると、設定ショットキーダイオードSDwのカソード端子が接続された設定信号線74-1、74-2の電位がL3.3Vになる。すると、転送サイリスタTのゲート端子Gtが0Vのとき、設定ショットキーダイオードSDwは順バイアスになる。よって、設定ショットキーダイオードSDwのアノード端子発光サイリスタLのゲート端子Glの電位が-2.8Vになる。よって、発光サイリスタLのしきい電圧は-4.3Vになる。この状態は、許可信号φEがH0VまたはL3.3Vのいずれであっても、同様である。なお、図11に示すように、許可ショットキーダイオードSDeと設定ショットキーダイオードSDwとはゲート端子Gtに対して対称に設けられており、役割を交換してもよい。すなわち、許可信号φEと設定信号φW設定信号φWe、φWoとを入れ替えてもよい。以上説明したように、許可信号φEと設定信号φW設定信号φWe、φWoとがともにH0Vであるとき、発光サイリスタLがターンオンして点灯発光する。一方、許可信号φEと設定信号φW設定信号φWe、φWoの少なくとも一方がL3.3Vであると、発光サイリスタLはターンオンしない。このことから、許可ショットキーダイオードSDeは、第1の実施の形態の発光チップCにおける、設定許可サイリスタTE1、TE2と同様に動作する。一方、設定ショットキーダイオードSDwは、第1の実施の形態の発光チップCにおける、設定サイリスタSと同様に動作する。ただし、第3の実施の形態における許可信号φEおよび設定信号φW設定信号φWe、φWoは、第1の実施の形態の場合とは、H0VとL3.3Vとの関係が逆になっている。図12は、第3の実施の形態における発光装置65の発光チップCの動作を説明するためのタイミングチャートである。上述したように、許可信号φEa、φEbおよび設定信号設定信号φWe1、φWo1は、H0VとL3.3Vとの関係が逆になっている。よって、詳細な説明を省略するが、第2の実施の形態における発光チップCは、第1の実施の形態での発光チップCと同様に動作する。すなわち、第3の実施の形態では、偶数番号の発光サイリスタLと、奇数番号の発光サイリスタLとがそれぞれ発光素子群を構成し、それぞれの発光素子群の1個の発光サイリスタL、つまり奇数番号の1個の発光サイリスタLと偶数番号の1個の発光サイリスタLとがペアとなって点灯制御される。第3の実施の形態の発光チップCでは、第1の実施の形態の発光チップCにおける設定許可サイリスタTE1、TE2、接続抵抗Ry、Rzを設けないため、発光チップCの基板80の大きさが小さくなる。第3の実施の形態でも、発光チップCあたり最大2個の発光サイリスタLを同時に点灯発光させた。しかし、転送サイリスタTあたりに接続する設定ショットキーダイオードSDw、許可ショットキーダイオードSDe、発光サイリスタLのペアを3以上とすることで、3以上の発光サイリスタLを同時に点灯発光させうる。[第4の実施の形態]第4の実施の形態は、第3の実施の形態と発光チップCの回路構成が異なっている。これにともない、発光チップCの構成、信号発生回路110の構成および回路基板62上の配線構成が第3の実施の形態と異なっている。図13は、第4の実施の形態における発光チップCの構成、信号発生回路110の構成および回路基板62上の配線構成を示した図である。図13aは発光チップCの構成を示し、図13bは発光装置65の信号発生回路110の構成および回路基板62上の配線構成を示す。本実施の形態では、発光チップCは2つの発光チップ群aおよびbに分けられている。図13aの第4の実施の形態の発光チップCでは、図4aに示す第1の実施の形態の発光チップCのφWo端子をφWl端子に、φWe端子をφWr端子に、φR端子をφI端子に置き換えている。そして、図13bの第4の実施の形態では、図4bに示す第1の実施の形態の設定信号発生部150oを設定信号発生部150lに、設定信号φWo1~φWo20を設定信号φWl1~φWl20に、設定信号ライン205o1~205o20を、設定信号ライン205l1~205l20に置き換えている。さらに、消灯信号発生部140aを点灯信号発生部180aに、消灯信号φRaを点灯信号φIaに置き換えている。同様に、図13bの第4の実施の形態の回路基板62では、図4bに示す第1の実施の形態の設定信号発生部150eを設定信号発生部150rに、設定信号φWe1~φWe20を設定信号φWr1~φWr20に、設定信号ライン205e1~205e20を、設定信号ライン205r1~205r20に置き換えている。さらに、消灯信号発生部140bを点灯信号発生部180bに、消灯信号φRbを点灯信号φIbに置き換えている。ここでも、点灯信号φIa、φIbをそれぞれ区別しないときは、点灯信号φIと表記する。なお、他の構成は第1の実施の形態と同様であるので、異なる部分を説明し、同様な部分の説明を省略する。点灯信号φIは、第1、第2の実施の形態における消灯信号φRと同様に、点灯制御信号の一例である。図14は、第4の実施の形態の発光チップCの回路構成を説明するための等価回路である。第4の実施の形態の発光チップCは、転送サイリスタT1~T256、許可ショットキーダイオードSDe1~SDe256、設定ショットキーダイオードSDw1~SDw256、発光サイリスタL1~L256を備えるSLED-lと、転送サイリスタT257~T512、許可ショットキーダイオードSDe257~SDe512、設定ショットキーダイオードSDw257~SDw512、発光サイリスタL257~L512を備えるSLED-rとを備えている。すなわち、512個の発光サイリスタLなどが左右に分けられている。第3の実施の形態の発光チップCでは、1個の許可ショットキーダイオードSDw、1個の設定ショットキーダイオードSDw、1個の発光サイリスタLを1ペアとしたとき、1個の転送サイリスタTに対して、2ペアの許可ショットキーダイオードSDe、設定ショットキーダイオードSDw、発光サイリスタLが接続されていた。これに対して、第4の実施の形態の発光チップCは、1個の転送サイリスタTに対して、1ペアの許可ショットキーダイオードSDe、設定ショットキーダイオードSDw、発光サイリスタLが接続されている。この構成は、第2の実施の形態と同様である。よって、第4の実施の形態では、第2の実施の形態と同様に、両端の発光サイリスタLから内側へ向かって、2個の発光サイリスタLが順に点灯制御されていく。そして、第4の実施の形態の発光チップCでは、図14に示すように、転送サイリスタTのゲート端子Gtは、接続抵抗Rzを介して電源線71に接続されている。さらに、SLED-lの発光サイリスタL1~L256のカソード端子は、点灯信号線75-1に接続され、点灯信号線75-1は電流制限抵抗RI1を介して、φI端子に接続されている。同様に、SLED-rの発光サイリスタL257~L512のカソード端子は、点灯信号線75-2に接続され、点灯信号線75-2は電流制限抵抗RI2を介して、φI端子に接続されている。なお、第4の実施の形態の発光チップCは、図11に示した第3の実施の形態の発光チップCにおける消灯サイリスタTR1、TR2、電流制限抵抗RR1、RR2、RI3、RI4を備えていない。この発光チップCも、第1の実施の形態で説明したと同様に構成される。第4の実施の形態の発光チップCでは、ゲート端子Gtを接続抵抗Rzで電源線71に接続している。これは、番号nの転送サイリスタTnがオン状態であるとき、ゲート端子Gtn、転送サイリスタTn1のゲート端子Gtn1、転送サイリスタTn2のゲート端子Gtn2を除いて、ゲート端子Gtの電位が電源電位VgaL3.3Vに設定されるため、発光チップCがより安定に動作する。図15は、第4の実施の形態における発光装置65の発光チップCの動作を説明するためのタイミングチャートである。図15のタイミングチャートでは、図12に示した第3の実施の形態における発光チップCの動作を説明するタイミングチャートにおいて、消灯信号φRaが点灯信号φIaに、消灯信号φRbが点灯信号φIbに、発光チップCa1oddが発光チップCa1SLED-lに、発光チップCb1oddが発光チップCb1SLED-lに、発光チップCa1evenが発光チップCa1SLED-rに、発光チップCb1evenが発光チップCb1SLED-rに置き換えている。すなわち、第4の実施の形態では、SLED-lの発光サイリスタLと、SLED-rの発光サイリスタLとがそれぞれ発光素子群を構成し、それぞれの発光素子群の1個の発光サイリスタL、つまりSLED-lの1個の発光サイリスタLとSLED-rの1個の発光サイリスタLとがペアとなって点灯制御される。図15のタイミングチャートの設定信号φWl1、φWr1は、図12の第3の実施の形態におけるタイミングチャートの設定信号φWo1、φWe1と同じである。一方、図15のタイミングチャートの点灯信号φIa、φIbは、図12の第3の実施の形態におけるタイミングチャートの消灯信号φRa、φRbのH0VとL3.3Vとの関係を逆にしたものと同じである。そして、第4の実施の形態と第3の実施の形態とで、点灯信号線75-1、75-2の電位は同じである。すなわち、点灯信号φIaが時刻cでH0VからL3.3Vに移行すると、点灯信号線75-1は、H0VからL3.3Vになる。すなわち、第3の実施の形態における図12の時刻cにおいて、点灯信号線75-1がL3.3Vになっている状態と同じである。なお、時刻a~時刻cの間の点灯信号線75-1の電位は異なっているが、発光チップCの動作には影響しない。そして、点灯信号φIaが時刻oでL3.3VからH0Vに移行し、点灯信号線75-1がL3.3VからH0Vになると、オン状態にあった発光サイリスタL1がアノード端子とカソード端子とがともにH0Vになって、ターンオフして消灯する。これは、第3の実施の形態における図12の時刻oにおいて、消灯信号φRaがH0VからL3.3Vに移行して、点灯信号線75-1がL3.3VからH0Vになることと同じである。よって、第4の実施の形態の発光装置65および発光チップCは、第3の実施の形態の発光装置65および発光チップCと同様に動作する。すなわち、1個の発光チップCにおいて、2個の発光サイリスタLが同時に点灯発光しうる。第4の実施の形態でも、発光チップCあたり最大2個の発光サイリスタLを同時に点灯発光させた。しかし、SLEDを2を超える数とすることで、3以上の発光サイリスタLを同時に点灯発光させうる。[第5の実施の形態]第5の実施の形態は、第4の実施の形態と発光チップCの回路構成が異なっている。これにともない、発光チップCの構成、信号発生回路110の構成および回路基板62上の配線構成が第3の実施の形態と異なっている。図16は、第5の実施の形態における発光チップCの構成、信号発生回路110の構成および回路基板62上の配線構成を示した図である。図16aは発光チップCの構成を示し、図16bは発光装置65の信号発生回路110の構成および回路基板62上の配線構成を示す。本実施の形態でも、発光チップCは2つの発光チップ群aおよびbに分けられている。図16aの第5の実施の形態の発光チップCでは、図13aに示した第4の実施の形態の発光チップCにおいて、φWl端子をφEl端子に、φWr端子をφEr端子に置き換えている。そして、φW端子をφE端子に置き換えている。そして、図16bの第5の実施の形態では、図13bに示した第4の実施の形態の設定信号発生部150oを許可信号発生部130lに、設定信号φWo1~φWo20を許可信号φEl1~φEl20に、設定信号ライン205o1~205o20を、許可信号ライン203l1~203l20に置き換えている。さらに、許可信号発生部130aを設定信号発生部150aに、許可信号φEaを設定信号φWaに置き換えている。同様に、図16bの第5の実施の形態では、図13bに示した第4の実施の形態の設定信号発生部150eを許可信号発生部130rに、設定信号φWe1~φWe20を許可信号φEr1~φEr20に、設定信号ライン205e1~205e20を、許可信号ライン203r1~203r20に置き換えている。さらに、許可信号発生部130bを設定信号発生部150bに、許可信号φEbを設定信号φWbに置き換えている。図17は、第5の実施の形態の発光チップCの回路構成を説明するための等価回路である。第5の実施の形態の発光チップCでは、設定ショットキーダイオードSDwのカソード端子は、設定信号線74に接続されている。設定信号線74はφW端子に接続されている。一方、SLED-lの許可ショットキーダイオードSDe1~SDe128のカソード端子は、許可信号線76lに接続されている。許可信号線76lはφEl端子に接続されている。同様に、SLED-rの許可ショットキーダイオードSDe129~SDe512のカソード端子は、許可信号線76rに接続されている。許可信号線76rはφEr端子に接続されている。この発光チップCも、第1の実施の形態で説明したと同様に構成される。図18は、第5の実施の形態における発光チップCの動作を説明するためのタイミングチャートである。図18のタイミングチャートは、図15に示した第4の実施の形態におけるタイミングチャートにおいて、許可信号φEaを設定信号φWaに、許可信号φEbを設定信号φWbに、設定信号φWl1を許可信号φEl1に、設定信号φWr1を許可信号φEr1に置き換えたものである。すなわち、第5の実施の形態では、第4の実施の形態における許可信号φEと設定信号φWの機能を逆にしている。これは、第3の実施の形態で説明したように、許可ショットキーダイオードSDeと設定ショットキーダイオードSDwとを用いる場合には、許可信号φEと設定信号φWとを入れ替えてもよいことによる。また、図17において、許可ショットキーダイオードSDeと設定ショットキーダイオードSDwとは、ゲート端子Gtに対して対称の位置に配置され、同様に動作する。よって、第5の実施の形態における動作の詳細についての説明を省略する。第5の実施の形態でも、発光チップCあたり最大2個の発光サイリスタLを同時に点灯発光させた。しかし、第5の実施の形態でも、発光チップCあたり最大2個の発光サイリスタLを同時に点灯発光させた。しかし、SLEDを2を超える数とすることで、3以上の発光サイリスタLを同時に点灯発光させうる。第1の実施の形態において説明したように、第1の実施の形態から第5の実施の形態において、同時に点灯とは、同時刻に点灯を開始する状態だけでなく、点灯している期間が一部重なっている場合を含む。例えば、それぞれの発光サイリスタLの発光量のばらつきに応じて、点灯開始時刻をずらすことで発光時間を制御し、それぞれの発光サイリスタLの発光量のばらつきを抑制するようにしてもよい。第1の実施の形態から第5の実施の形態において、電源電位Vgaは、第1転送信号φ1、第2転送信号φ2、許可信号φE許可信号φEa、φEb、設定信号φW設定信号φWo、φWeのLと異なる値に設定してもよい。第1の実施の形態から第5の実施の形態において、転送サイリスタTは、第1転送信号φ1と第2転送信号φ2の2相で駆動したが、転送サイリスタTを3個毎に3相の転送信号を送信して駆動してもよい。同様にして、4相以上の転送信号を送信しても駆動してもよい。また、第1の実施の形態から第5の実施の形態において、第1転送信号φ1と第2転送信号φ2とを群毎に分けたが、第1転送信号φ1と第2転送信号φ2とを群毎に分けずに各群に共通の配線を介して各群に共通に供給してもよい。さらに、第1の実施の形態から第5の実施の形態において、電気的手段として抵抗や結合ダイオードDを用いたが、電気的手段は、一方の端子の電位の変化が他方の端子の電位の変化を生じるものであればよい。そして、第1の実施の形態から第5の実施の形態において、発光チップ群を構成する発光チップCの数および発光チップ組を構成する発光チップCの数を同じとしたが、異なっていてもよい。また、発光チップ組を構成する発光チップCは、それぞれが異なる発光チップ群に属しているとしたが、同じ発光チップ群に属する発光チップCを含んでいてもよい。さらに、第1の実施の形態から第5の実施の形態では、サイリスタ発光サイリスタL、転送サイリスタT、設定サイリスタS、設定許可サイリスタTE1、TE2、消灯サイリスタTR1、TR2のアノード端子を基板80にとって共通にしたアノードコモンとして説明した。カソード端子を基板80としたカソードコモンにおいても、回路の極性を変更することによって用いうる。"