"少なくとも第1の貫通孔を有する第1の導電性基板と、第2の貫通孔を有する第2の導電性基板と、を接合してなる接合電極を有する荷電粒子線レンズの製造方法であって、前記第1の導電性基板に前記第1の貫通孔を形成する工程と、前記第2の導電性基板に前記第2の貫通孔を形成する工程と、前記第1の貫通孔と前記第2の貫通孔とが連通するように前記第1の導電性基板と前記第2の導電性基板と、を位置合わせする工程と、前記第1の導電性基板と前記第2の導電性基板とを接合する工程と、を含むことを特徴とする荷電粒子線レンズの製造方法。前記第2の導電性基板に、第3の貫通孔を有する第3の導電性基板を、前記第1の貫通孔と前記第2の貫通孔と前記第3の貫通孔とが連通するように前記第1の導電性基板と、前記第2の導電性基板と、前記第3の導電性基板と、を位置合わせする工程と、前記第1から第3の導電性基板を接合する工程と、をさらに含むことを特徴とする請求項1に記載の荷電粒子線レンズの製造方法。前記第1から第3の導電性基板の少なくとも1つがSOI基板のデバイス層からなることを特徴とする請求項1又は2に記載の荷電粒子線レンズの製造方法。前記第1から第3導電性基板の少なくとも1つは、前記SOI基板のうち貫通孔を有するデバイス層からなり、前記デバイス層と前記第1から第3導電性基板の少なくとも1つと接合したのちに前記SOI基板のハンドル層および前記SOI基板のBOX層を除去する工程と、を含むことを特徴とする請求項3に記載の荷電粒子線レンズの製造方法。前記第1から第3導電性基板の少なくとも1つは、前記SOI基板のうち貫通孔を有するデバイス層からなり、前記SOI基板のデバイス層に貫通孔を形成する工程と、前記デバイス層に分離層を介して支持基板を接合する工程と、前記SOI基板のうちハンドル層およびBOX層を除去する工程と、前記デバイス層のうち前記BOX層が形成されていた面を接合面として前記第1から第3の導電性基板の少なくとも一つとを接合する工程と、前記支持基板を前記分離層で分離する工程と、を含むことを特徴とする請求項3に記載の荷電粒子線レンズの製造方法。少なくとも第2の導電性基板と、第1の貫通孔を有する第1の導電性基板と、を接合してなる接合電極4を有する荷電粒子線レンズの製造方法であって、前記第1の導電性基板に前記第1の貫通孔を形成する工程と、前記第1の導電性基板と前記第2の導電性基板とを接合する工程と、前記第2の導電性基板に前記第1の貫通孔と連通する第2の貫通孔を形成する工程と、を含むことを特徴とする荷電粒子線レンズの製造方法。少なくとも第1の導電性基板と第2の導電性基板とを接合してなる接合電極4を荷電粒子線レンズの製造方法であって、前記接合電極4の前記第1の導電性基板側から第1の貫通孔を形成する工程と、前記接合電極4の前記第2の導電性基板側から前記第1の貫通孔と連通する第2の貫通孔を形成する工程と、を含むことを特徴とする荷電粒子線レンズの製造方法。第1の貫通孔の直径と第2の貫通孔の直径が異なることを特徴とするを特徴とする請求項1~7に記載の荷電粒子線レンズの製造方法。少なくとも第1の孔を有する第1の導電性基板と、第2の孔を有する第2の導電性基板と、を接合してなる接合電極を有する荷電粒子線レンズの製造方法であって、前記第1の導電性基板に第1の孔をあける工程と、前記第2の導電性基板に第2の孔をあける工程と、前記第1の導電性基板と前記第2の導電性基板とを接合する工程と、前記第1の孔と前記第2の孔を連通させる工程と、を含むことを特徴とする荷電粒子線レンズの製造方法。しかしながら上記特許文献1記載の従来例では、偏向体の一方の面表面方から他方の面裏面に向かって、一度のドライエッチングによって貫通孔の形成を行っている。この場合、エッチングが進むにつれて、エッチング領域が横方向にもある程度広がるため、エッチング開始面よりもパターンの転写精度が落ち、エッチング終了面の加工精度は落ちる場合がある。その結果荷電粒子線レンズの設計精度が低下する場合がある。本発明は上記課題を解決するために本発明者らが鋭意検討を行った結果完成に至ったものであり、その骨子とするところは、少なくとも第1の貫通孔を有する第1の導電性基板と、第2の貫通孔を有する第2の導電性基板と、を接合してなる接合電極4を有する電子線レンズの製造方法であって、前記第1の導電性基板に前記第1貫通孔を形成する工程と、前記第2の導電性基板に前記第2の貫通孔を形成する工程と、前記第1の貫通孔と前記第2の貫通孔とが連通するように前記第1の導電性基板と前記第2の導電性基板と、を位置合わせする工程と、前記第1の導電性基板と前記第2の導電性基板とを接合する工程と、を含むことを特徴とするものである。本発明の電子線レンズの製造方法によれば、複数枚の導電性基板にそれぞれ別に貫通孔を形成し、複数の導電性基板を位置合わせ接合して1枚の接合電極とすることにより、1回に形成する貫通孔の深さは厚い電極に貫通孔を形成する場合の深さよりも浅くできる。よって接合電極表面の貫通孔のパターン精度は、複数枚の導電性基板を接合した接合電極の方が高くなる。また、接合時に貫通孔間の位置合わせ誤差が発生するが、これは一様な方向に発生する誤差であるため補正が容易となる。よって補正が容易な誤差が発生するものの、補正が困難な誤差の割合を減らすことができる。また、本発明によれば、精度の低い加工を組みわせて高精度化することにより低コストとすることができる。また、貫通孔の直径を各基板間で変更することができるため、高精度で直径が小さい貫通孔をもつ薄い基板を接合することにより、電極の感度が高い部分に高精度な部材を使用することが容易となる。また、接合電極の表層に直径が大きく、低精度で薄い基板を接合することにより、接合電極の欠陥の影響を低減する効果をもたせることができる。本発明は、複数枚の導電性基板にそれぞれ別に貫通孔を形成し、複数の導電性基板を位置合わせし、接合して1枚の接合電極とすることにより、1回に形成する貫通孔の深さは厚い電極に貫通孔を形成する場合の深さよりも浅くできる。よって接合電極表面の貫通孔のパターン精度は、複数枚の導電性基板を接合した接合電極の方が高くなる。また、接合時に貫通孔間の位置合わせ誤差が発生するが、これは一様な方向に発生する誤差であるため補正が容易である。これに対し、従来の貫通孔の加工開始側から加工終了側に向かって大きくなる加工誤差はドライエッチングの場合にはイオンの平均自由工程が影響するのに加え、コンタミコンタミネーション:contamination:汚染や振動などが原因となるため一様な誤差ではなく、補正が困難なものである。従って、本発明はある程度の誤差は発生するものの、補正が困難な誤差の割合を減らして補正が容易な誤差とすることができる。また、従来の高精度な加工はコストが高いが、本発明では精度の低い加工を組みわせて高精度化することにより低コストとすることができる。また、貫通孔の直径を各基板間で変更することができるため、高精度で直径が小さい貫通孔をもつ、一定の加工精度が維持できる程度の薄い基板を接合することにより、電極の感度が高い部分に高精度な部材を使用することが容易となる。また、接合電極の表層に直径が大きく、低精度で薄い基板を接合することにより、接合電極の欠陥の影響を低減する効果をもたせることができる。本発明の荷電粒子線レンズの製造方法は、電極を3枚以上の導電性基板から構成させることにより、電極を構成する基板1枚あたりの厚みをさらに減らすことが可能となり、それぞれの貫通孔100の加工精度を向上させることができるため好ましい。本発明の荷電粒子線レンズの製造方法は、基板としてSOIウェハーSOI基板ともいうを用い、接合電極の一部として使用することで、電極の厚みを高精度に制御することができるため好ましい。本発明の荷電粒子線レンズの製造方法は、SOIウェハーから導電性基板を作製することで、薄い導電性基板を作製したい場合でも、SOIウェハーの総厚が厚いままで導電性基板の作製プロセスを行うことができる。これにより薄いSiウェハ―から導電性基板を作製する場合に比べて、ハンドリング性に優れ、基板の撓みが少なく高精度な加工を行うことができるため好ましい。本発明の荷電粒子線レンズの製造方法は、デバイス層6に貫通孔100を形成したSOIウェハーのデバイス層6のうち、ハンドル層8と反対側である、基板のエッチング開始側の面エッチング開始面ともいうを電子線レンズの外周側に向けることができる。エッチング開始面の方が基板のエッチング終了側の面であるエッチング終了面よりもパターンの転写精度が高いため、収差を小さくする効果をもつため好ましい。本発明の荷電粒子線レンズの製造方法は、貫通孔100形成を行った第1の導電性基板1と、貫通孔100形成前の第2の導電性基板2とを接合することで、加工による基板の汚染を低減でき、接合時のボイドを低減することができるため好ましい。本発明の荷電粒子線レンズの製造方法は、貫通孔100形成の工程を経ていない複数の導電性基板を接合することで、加工による基板の汚染をさらに低減できるため、さらに接合時のボイドの低減の効果が高くなる。本発明の荷電粒子線レンズの製造方法は、第1の貫通孔と第2の貫通孔で直径を変えておくことにより、貫通孔端部に突起もしくはコンタミがあっても当該端部が直接接合することを避けることができるため、接合時にボイドとなりにくくすることができる。以下実施例により本発明をさらに詳細に説明するが、本発明はこれらの実施例によって何ら限定されるものではない。実施例1本実施例の電子線レンズの製造方法は、電子線レンズを構成する電極の高精度貫通孔の形成に関する。本発明によれば、複数枚の導電性基板にそれぞれ別に貫通孔を形成し、複数の導電性基板を位置合わせ接合して1枚の接合電極4とする。本実発明の製造方法にかかる各工程を、図1によって説明する。図1の左の図は断面図で、右の図は上面図である。1枚の接合電極4は複数枚の導電性基板から構成する。図1aに示すように、第1の導電性基板1に第1の貫通孔101を形成する工程と、第2の導電性基板2に第2の貫通孔102を形成する工程と経て各々の基板に貫通孔を形成する。各導電性基板の材質は高精度な貫通孔形成のために半導体プロセスを用いる。よって基板は単結晶のSiウェハーであることが望ましい。また電極として用いるために導電性を持つことが望ましい。基板がSiの場合は、マスク材としてSi表面にSiO2膜、SiN膜、金属膜などを基板上に成膜し、その後、フォトリソグラフィとエッチングによりパターニングを行う。マスク材と同じ材質で基板裏側にも成膜を行うと、膜の内部応力を相殺しやすくウェハーの反りを低減できる。また裏面の膜はSiに貫通孔を形成する際のストップ層として利用することもできる。特にストップ層として導電材料を用いることで、ドライエッチングによる貫通時にノッチと呼ばれる側壁の荒れの発生を抑制することができる。また、基板の一方の面側から、エッチングにより孔ビアホールともいうを、当該基板の厚さ方向に途中まで作製しておき、基板の他方の面側背面側からグラインドやCMPなどによってビアホールの底部まで基板を薄板化する。このように、接合する2つの基板に各々ビアホールを形成しておき、後の工程で、2つの基板を接合するとともに、これらのビアホールを連通させて1つの貫通孔100とすることができる。基板の薄板化した面を接合する場合には、接合不良を防止するため、表面粗度が数nm程度以下になるように平坦化することが好ましい。各導電性基板の貫通孔の配置は電子線が通過する位置に設けるようにする。各導電性基板の貫通孔の直径は同一でも良いが異ならせても良い。各導電性基板で直径を異ならせることにより、導電性基板の接合方式によっては、後述するいわゆるバーズピークの回避方法として有効である。マスク材を用いる場合には、ICP-RIEによりSiのドライエッチングを行い、Siに貫通孔を形成することができる。電極の厚みが薄い場合には、マスク材の成膜とフォトレジスト12からマスク材への転写は行わず、フォトレジスト12を使ってICP-RIEを行い、Siに貫通孔100をあけても良い。ドライエッチングの具体的な条件は第1、第2の貫通孔の開口幅と深さの比であるアスペクト比と、要求される貫通孔100のパターン加工精度に応じて適宜決定することができる。具体的な一例としては、目安としてアスペクト比が3以上の場合にはSF6とC4F8ガスを切り替えながらエッチングするいわゆるボッシュプロセスによる加工を行った方が加工は容易である。アスペクト比が3よりも低い場合には、SF6又はCF4を用いた等方性エッチング、SF6とCHF3の混合ガスによる異方性エッチング、SF6とO2の混合ガスによる異方性エッチングなどを用いればよい。ボッシュプロセスではアスペクト比を容易に高くすることができる。しかし、貫通孔100の側壁にスカロップと呼ばれる凹凸が発生するため、貫通孔100断面のパターン精度を考えた場合にはボッシュプロセスではなく、ガススイッチガスの切替えを行わないドライエッチングを用いた方が貫通孔100のパターン加工精度は保ちやすい。ボッシュプロセスを用いた場合であっても、加工後に熱酸化とフッ化水素酸溶液の処理を繰り返すことでスカロップを低減し、貫通孔100断面のパターン精度を保つことができる。熱酸化した膜厚に応じて貫通孔100の直径が大きくなるため、フォトマスクを設計する際に貫通孔パターンの直径を小さくしておく。また、貫通孔100の形成と同時に、基板間の位置合わせを行うためのアライメントマーク5を作製しておく。貫通孔100を形成するのと同じプロセスでSiウェハーに孔を形成してアライメントマーク5とするとよい。アライメントマーク5の孔は基板を貫通させてもよいし、途中で止めてビアホールとしてもよい。ビアホールとする場合は、貫通孔100形成時の途中で一旦エッチングをやめ、アライメントマーク5の部分だけフォトレジスト12で塞げばよい。また、アライメントマーク5のパターンサイズを貫通孔100よりも極端に小さくしておく例えば直径が1/10以下とすることで、貫通孔100とのエッチングレート差を発生させてビアホールにしてもよい。また、アライメントマーク5は金属膜などの薄膜をパターニングして代用してもよい。位置合わせは、接合する基板同士のアライメントマーク5を顕微鏡で観察しつつ行うのが一般的である。可視光を用いる場合には基板の表と裏から基板表面のアライメントマーク5を観察しつつ位置合わせをする。また、赤外線を利用して位置合わせを行えば、接合界面にアライメントマーク5があっても接合できる。位置合わせに赤外線を用いる場合には、アライメントマークは周囲と比較して赤外線の透過率が異なる、または高低差がある、ようにしてアライメントマーク5の輪郭を赤外線で認識できるようにしておく。貫通孔100の形成後、第1の導電性基板1、第2の導電性基板2の洗浄を行う。フォトレジスト、マスク材、ドライエッチングの残渣物を除去する。残渣物があると接合界面にボイドが発生しやすいため、念入りに洗浄を行う。洗浄にはO2プラズマによるアッシング、硫酸と過酸化水素酸の混合溶液による洗浄、オゾン水とフッ化水素酸溶液の洗浄が効果的である。図1bは第1の導電性基板1と第2の導電性基板2を位置合わせする工程を示す。位置合わせ工程では第1の貫通孔101と第2の貫通孔102が連通するように位置決めを行う。基板を接合する向きは、ドライエッチングを開始した側の面が外側を向くようにすることが望ましい。図1cは第1の導電性基板と第2の導電性基板とを接合する工程を示す。位置合わせした基板同士を接合して1枚の接合電極4とする。パターン加工精度が高い方法で加工した基板を電極の外側に接合することにより、電子線レンズの収差を小さくできる。これは電子線レンズは外周ほど電子線に与える影響が強いためである。接合方式はフュージョン接合、直接接合、陽極接合などがよい。接合工程でフュージョン接合を行う場合には、接合する導電性基板のどちらか一方を熱酸化してウェハー表面をSiO2化したウェハーを用いて接合できる。熱酸化によってSiをSiO2化する際に貫通孔の角にバーズピークやハンプと呼ばれる突起が発生する。このような突起が存在する状態で接合を行うと突起であるバーズピークの部分は正常に接合されずボイド欠陥となる。この問題に対してはSiO2化する導電性基板の貫通孔の直径をSiO2化しない導電性基板の貫通孔よりも小さくしておくことで、接合時のボイドにならないようにすることができる。さらに具体的な工程を示して説明する。4インチ径で両面研磨のシリコンウェハーを2枚準備する。200μm厚のものを第1の導電性基板1、200μm厚のものを第2の導電性基板2とする。2枚のウェハーの両面に蒸着により膜厚2000ÅのCr膜を成膜する。ウェハーの片面にスピンコートによりフォトレジストを1μm厚で塗布する。半導体露光機により、電子線の位置と数と太さに応じたパターンをフォトレジストに露光する。貫通孔のパターン直径は第1の導電性基板1、第2の導電性基板2ともにΦ30μmとする。両基板の貫通孔パターンを形成した同じ平面内に10μm角の十文字型のアライメントマーク5を形成しておく。各基板の貫通孔100用パターンとアライメントマーク5の相対位置は同じにする。フォトレジストを現像後、フォトレジスト12をマスクとしてICP-RIEにより下地のCrをエッチングし、Siを露出させる。CrのエッチングガスはCl、O2、Arを混合して用いる。次に、図1aでボッシュプロセスを行えるSiエッチング装置により、第1の導電性基板1と、第2の導電性基板2にボッシュプロセスでSiのエッチングを行い、各々第1の貫通孔101、第2の貫通孔102を形成する。エッチングガスにはSF6、C4F8を用いる。アライメントマーク5も同時にSiエッチングされるが、開口幅が小さいので、第1、第2お貫通孔よりもSiエッチングのレートは遅い。次に、Cr、ボッシュプロセス時の保護膜フロロカーボン膜、有機汚れを除去し、ウェハー表面を清浄にする。洗浄は、O2プラズマによる処理と、Crのエッチング処理と、硫酸と過酸化水素水の混合液による洗浄処理を用いる。次に図1bで第1の導電性基板1の第1の貫通孔101のエッチングを開始した面が接合電極4の外側になるように位置合わせ装置に設置し、アライメントマーク5を元に位置合わせを行い、第1、第2の貫通孔が連通する位置に調整する。次に図1cで陽極接合を行う。接合条件は温度220°C、基板間電圧500Vで行う。陽極接合により導電性基板表面にナトリウムが粉末状に析出した場合は、フッ化水素酸溶液により洗浄し、Siの形状を損なわずにナトリウムを除去する。図2は基板間で直径の異なる貫通孔を用いた場合の接合界面付近の拡大図を示す。図2aでは直径の異なる第1の貫通孔101と第2の貫通孔102をもつ第1、第2の導電性基板を準備する。図2bでは直径の小さい貫通孔をもつ導電性基板を熱酸化する。この際に貫通孔の角にバーズピークが発生し、基板の平面よりも盛り上がった突起が発生する場合がある。図2cではバーズピーク11が発生した場合、当該バーズピーク11が第1の貫通孔の内側に収まるように位置合わせ後、接合を行う。また、バーズピーク11は接合後にフッ化水素酸溶液により除去すればよい。また、アライメントマーク5をSiをエッチングして作製した場合は、熱酸化するとアライメントマーク5にもバーズピーク11が発生する場合がある。よってアライメントマーク5がある面を接合界面にする場合には、バーズピーク11をあらかじめ除去しておくか、接合する相手側の基板に逃げを作っておくとよい。接合方式は各導電性基板の導通がとれる接合方法が望ましいが、フュージョン接合のように接合界面にSiO2がありで導通がとれない接合方法を用いる場合には、接合後に導通をとるための追加工を必要に応じて行っても良い。片側の導電性基板にドライエッチングで通電孔として貫通孔を設け、接合後に通電孔底部のSiO2を除去してからスパッタなどで導電性の膜を成膜すればよい。実施例2図3を参照して説明する。本実施例では3枚以上の導電性基板を接合する工程を含む場合について説明する。接合する導電性基板の枚数を増やすことにより、1枚あたりの導電性基板の厚みを薄くすることができるため、貫通孔100断面のパターン精度を向上させることができる。図3aは、第1、2、3の導電性基板に第1、第2、第3の貫通孔を形成する工程を含む。貫通孔形成方法については、実施例1と同様である。図3bは第1の貫通孔と第2の貫通孔が連通するように第1の導電性基板と、第2の導電性基板とを位置合わせする工程を含む。位置合わせ工程と接合工程は第1、2、3の導電性基板を同時に位置合わせと接合を行ってもよいが、第1と2の導電性基板を接合後に第3の導電性基板3を位置合わせしてから接合してもよい。図3bに示すのは第1と2の導電性基板の位置合わせ工程である。図3cは第1の貫通孔と第2の貫通孔が連通するように第1の導電性基板と、第2の導電性基板を接合する工程を含む。図3dは第1の貫通孔と第2の貫通孔と第3の貫通孔とが連通するように第1の導電性基板と、第2の導電性基板と、第3の導電性基板と、を位置合わせする工程を含む。第2、3の導電性基板のアライメントマーク5を基準にして位置合わせを行う。図3eは第2の導電性基板の第1の導電性基板と接合した面とは反対側の面に第3の導電性基板を接合する工程を含む。3枚以上の導電性基板を接合する場合には、各工程でアライメントマーク5が外側を向くように基板を配置して位置合わせと接合を行った方が、位置合わせが行いやすい。各導電性基板の位置合わせ接合の順番、配置は必要に応じて入れ替えてもよい。具体的に工程の説明をする。4インチ径で両面研磨処理を施した200μm厚シリコンウェハーを1枚準備し、これを第1の導電性基板1とする。次に4インチ径で両面研磨処理を施した100μm厚シリコンウェハーを2枚準備しこれを第2の導電性基板2、第3の導電性基板3とする。それぞれの基板のCrマスクの形成までは実施例1と同様である。次に第1の導電性基板1に対してはボッシュプロセスを行い、第1の貫通孔101を形成する。第2の導電性基板2、第3の導電性基板3に対してはSF6とCHF3の混成ガスによるICP-RIEにより第2、第3の貫通孔を形成する図3a。次に、実施例1と同様の洗浄を行う。フッ化水素酸に各導電性基板の自然酸化膜を除去したのち、Arプラズマによって接合面の活性化を行う。次に図3bで第1の導電性基板1と第2の導電性基板2をアライメントマーク5を元に位置合わせする。次に図3cでは直接接合を行う。次に図3dでは第1の導電性基板1と第2の導電性基板2が接合された接合電極4と、第3の導電性基板3の位置合わせを行う。次にeでは接合電極4と第3の導電性基板の接合を同様に行う。このようにして本発明の接合電極及び荷電粒子線レンズを形成することができる。実施例3図4を参照して説明する。本実施例では導電性基板をSOI基板から作製する工程を含む。半導体プロセスにより貫通孔を形成する場合、基板の厚みが極端に薄いと基板が撓みやすく、高精度な加工が困難となる。よって、接合電極4を構成する全ての導電性基板をSOI基板から作製した方が高精度な加工が可能となるが、求める精度によっては、SOI基板は一部の導電性基板にだけ用いても良い。図4は第1から第3の導電性基板の少なくとも1つがSOI基板のデバイス層からなる。図4では第1の導電性基板1はSiウェハーから作製し、第2の導電性基板2はSOI基板から作製する工程を示している。図4aはSOIウェハーとSiウェハーを準備する工程を含む。図4bは第1、第2の導電性基板に第1、第2の貫通孔を形成する工程を含む。SOI基板のデバイス層6表面にパターニングを行い、デバイス層6表面からBOX層7に向かって第2の貫通孔102を形成する。第2の貫通孔102は少なくともデバイス層6を貫通していればよい。デバイス層6はハンドル層8の除去後は第2の導電性基板とみなす。パターニング方法、デバイス層6のエッチング方法は実施例1、2と同様である。BOX層7はSiO2であるため、ドライエッチングの際に第2の貫通孔102の側壁にノッチを発生させやすく、オーバーエッチング時間は最小限にするのがよい。図4cはデバイス層6表面を熱酸化によりSiO2化する工程を含む。図4dは第1、第2の導電性基板を位置合わせする工程を含む。図4eは第1、第2の導電性基板を接合する工程を含む。図4fはSOIウェハーのハンドル層8およびSOIウェハーのBOX層を除去する工程を含む。図4gは第2の導電性基板に通電孔14を形成する工程を含む。図4hは通電孔14の表面に導電性膜13を堆積する工程を含む。フュージョン接合により第1の導電性基板1と第2の導電性基板2の接合界面にSiO2膜があるため、電子線が通過するための貫通孔100とは別に、通電孔14を設ける。通電孔14は第1の導電性基板1か第2の導電性基板2のどちらかを貫通し、接合界面のSiO2膜を貫通していればよい。フォトレジストを使って通電孔以外を保護し、通電孔の側壁と底部にスパッタや蒸着により導電膜を堆積し、第1の導電性基板と第2の導電性基板を通電させる。通電孔14は導電膜13を連続の膜にするために、垂直の孔よりもテーパーとなっている方がよい。図4iは導電膜13の堆積時に保護に用いたフォトレジスト12を除去する工程を含む。さらに具体的に本実施例の工程を説明する。基板としての4インチ径のSOIウェハーを1枚と、4インチ径のSiウェハーを1枚準備する。SOIウェハーのデバイス層6は表面が研磨面のSiで、厚みは10μm、p型、BOX層7のSiO2膜10は1μm厚、ハンドル層8のSiの厚みは514μmのものを準備する。Siウェハーの厚みは200μm厚である。Siウェハーを第1の導電性基板1、SOIウェハーのハンドル層8を第2の導電性基板2とする。第1の導電性基板1に第1の貫通孔101を設ける工程は実施例1、2と同様にボッシュプロセスを用いる。各貫通孔の径は第1の導電性基板1がΦ40μm、第2の導電性基板2がΦ30μmとする。アライメントマーク5と、第1の導電性基板1表面にCrのパターンを作成する工程は、実施例1、2のSiウェハー表面に作製する場合と同じである。次にデバイス層6表面からBOX層7まで第2の貫通孔102を形成する。これにはSF6を用いて等方性のドライエッチングを用いる。各貫通孔形成後、実施例1,2と同じ洗浄工程を行う。第1の導電性基板1表面を熱酸化により1000ÅのSiO2膜10とする。アライメントマーク5を形成した面を接合界面側とし、第1の導電性基板1、第2の導電性基板2を配置する。位置合わせは赤外光を用いて行い、第1、第2の貫通孔が連通するようにする。SOIウェハーを熱酸化した際のバーズピーク11は第1の貫通孔101に収まるように配置し、接合する。接合はフュージョンボンディングを用い、接合条件は接合温度65°C、荷重500N、アニール処理は1050°Cで行う。その後、熱酸化により接合電極4の貫通孔100表面の1000Åを熱酸化する。次にグラインドによってハンドル層8のうち450μm程度を除去する。残ったハンドル層8はTMAH溶液によってBOX層7が露出するまで除去する。貫通孔100表面はSiO2膜10によって保護されているため、BOX層7が応力でやぶれてもよい。ハンドル層8の除去後、フッ化水素酸によるエッチングを行い、接合電極4表面のSiO2層とBOX層7を除去する。このような工程を経て本発明の荷電粒子線レンズを形成する。実施例4図5を参照して説明する。本発明では基板としてのSOIウェハーのデバイス層6をサポート基板9に転写したのちに、デバイス層6を第2の導電性基板2とする工程を含む。貫通孔形成の際には、エッチング開始側からエッチング終了側に向かってパターン転写精度が低下していく。これはエッチングの進行に伴い貫通孔となるエッチング孔内壁の形状が不均一に変化するからである。また電子線レンズの加工精度が収差に対して与える影響は、電極の外側の方が大きい。よってデバイス層6を一度サポート基板に転写してから第1の導電性基板1に接合する方が、収差を小さくできる。デバイス層6が単体でハンドリングできる程度に厚ければ、転写工程を省き、デバイス層6に第2の貫通孔102を形成後、BOX層7とハンドル層8を除去し、裏返して第1の導電性基板に接合してもよい。図5に工程を示す。図5aは第1の導電性基板1とSOIウェハーのデバイス層6とに、第1、第2の貫通孔をそれぞれ形成し、サポート基板9を準備する工程を含む。貫通孔形成後にSOIウェハーを洗浄し、エッチング残渣やマスク材を取り除いてデバイス層6を清浄なSiとするのは実施例1、2、3と同様である。図5bはデバイス層6を分離層15を介してサポート基板9に接合する工程を含む。図5cはSOIウェハーのハンドル層8とBOX層7を除去する工程を含む。分離層15はデバイス層6を傷めずに分離できる層であればよく、のちの接合工程にフュージョン接合を用いる場合には分離層はSiO2層を用いることができる。陽極接合や直接接合を用いる場合には接着シートやワックス材を分離層とすればよい。サポート基板9の材質は、デバイス層6と接合でき、デバイス層6を剥離できる材質がよい。また、サポート基板9はデバイス層6を歪ませずに接合する必要があるため、平坦性が求められる。以上のことからサポート基板9はSiO2基板を用いるか、表面にワックスをもつ平坦な基板か、粘着質のテープを使うのがよい。図5dではハンドル層8とBOX層7を除去する工程と、第1の導電性基板1を位置合わせする工程を含む。図5eはサポート基板9に貼り付けたデバイス層6と第1の導電性基板1を接合する工程を含む。図5fはサポート基板9と接合層を除去する工程を含む。サポート基板9は機械的に剥離してもよいし、第2の導電性基板2となったハンドル層8を傷つけないようにSiが侵されないエッチング液によってサポート基板9を除去してもよい。さらに具体的に本実施例の工程を説明する。実施例3と同様の手順でSOIウェハーのデバイス層6に第2の貫通孔102を形成した第2の導電性基板2と、第1の貫通孔101を形成したSi基板である第1の導電性基板1を準備する。第1の導電性基板1のCrを除去し、またコンタミを洗浄して、熱酸化を行う。基板表面の第1の貫通孔101周囲にはバーズピーク11が発生するので、デバイス層6にフォトレジスト12を塗布し、バーズピーク11の部分が露出するようにレジスト12のパターニングを行い、CF4によるドライエッチングを行い、バーズピーク11を除去する。次にデバイス層6とサポート基板9を接合する。サポート基板9はミラーポリッシュのSi基板を用いる。サポート基板9表面の自然酸化膜をフッ化水素酸で除去後、サポート基板9とハンドル層8のフュージョン接合を行い、BOX層7とハンドル層8を除去する。接合とBOX層7ハンドル層8の除去は実施例3と同様である。サポート基板9と接合されたハンドル層8を直接接合により第1の導電性基板1に接合し、実施例3でSOIウェハーのハンドル層8を除去したのと同様の手法でサポート基板9を除去する。このような工程を経て本発明の荷電粒子線レンズを形成する。実施例5図6を参照して説明する。本実施例では第1の導電性基板1に第1の貫通孔101を形成後に、第1の導電性基板1と貫通孔形成前の第2の導電性基板2とを接合する工程と、第1の貫通孔101に対して位置合わせを行った位置に第2の導電性基板2上に第2の貫通孔102を形成する工程を含む。実施例1~4では貫通孔が形成された導電性基板同士を接合したが、実施例5では接合工程のあとに、第2の導電性基板に第2の貫通孔102の形成を行う。これにより接合時のボイドを低減することができる。接合の際には清浄で平坦性の高い基板であるほど、接合のボイドが発生しにくい。第2の導電性基板2の加工を接合後に行うことで、第2の導電性基板2の清浄度と平坦性を確保しやすくなる。図6に工程図を示す。図6aは第1の導電性基板1に第1の貫通孔101を形成する工程と第2の導電性基板2を準備する工程を含む。図6bは第1の導電性基板1と第2の導電性基板2とを接合する工程とを含む。第1の貫通孔101を形成した第1の導電性基板1と、貫通孔を形成していない第2の導電性基板2を接合し接合電極4とする。図6cは接合電極4を熱酸化する工程を含む。これは第2の貫通孔102を形成時に第1の貫通孔101を保護するためのものである。ドライエッチングでSiと選択比が大きい材料であればよいので、SiO2、SiN膜が好ましい。第2の導電性基板に第2の貫通孔102を形成後、除去するとよい。図6dは第2の導電性基板上に、第1の貫通孔と位置合わせした位置にパターニングを行う工程を含む。図6eは第2の導電性基板2の側から第2の貫通孔102を形成し、第1の貫通孔101と連通する工程を含む。図6fはフォトレジスト、ハードマスク、SiO2膜を除去する工程を含む。パターニング、位置合わせ、貫通孔100の形成方法は実施例1~4と同様である。さらに具体的に本実施例の工程について説明する。4インチ径で両面研磨100μm厚シリコンウェハーを2枚準備する。1枚は第1の導電性基板1とし第1の貫通孔101を形成する。もう1枚は貫通孔は形成せずに第2の導電性基板2とする。第1の導電性基板1、第2の導電性基板2の表面の自然酸化膜を除去して直接接合を行い接合電極4とする。貫通孔、直接接合の手法は実施例1,2,3と同様である。接合後、熱酸化を行い、接合電極4表面をSiO2化する。接合電極4のうち第1の導電性基板1側のSiO2膜10のうえにフォトレジスト12のパターン形成を行い、CHF3のドライエッチングによってSiO2膜10のパターニングを行う。パターニングは第1の導電性基板1のアライメントマーク5を基準に行う。このSiO2膜10のパターンをハードマスクとしてボッシュプロセスにより導電性基板側から接合界面に向かってエッチングを行う。接合界面のSiO2膜10は応力で破れても、第1の導電性基板1の貫通孔100はSiO2化されているためダメージを受けにくいため問題とならない。O2プラズマによりボッシュプロセスのデポ膜を除去後、フッ化水素酸によってSiO2膜10を除去する。このような工程を経て本発明の荷電粒子線レンズを形成する。実施例6図7を参照して説明する。本実施例では接合電極4の第1の導電性基板側1から第1の貫通孔101を形成する工程と、接合電極4の第2の導電性基板側2から第1の貫通孔101と連通する第2の貫通孔102を形成する工程とを含む場合について説明する。第1の導電性基板1と第2の導電性基板2の両方が経た工程数が少ない状態で接合するため、接合時のボイドは実施例5よりも起こりにくくなる。貫通孔100の形成は片側の基板から一度に両方の基板を貫通するよりも、両側からそれぞれ別に第1、第2の貫通孔を形成し、接合界面で連通して貫通孔100となるようにしたほうが、貫通孔100断面の加工精度は高い。また、接合前に第1の導電性基板と第2の導電性基板2の界面にはSiO2膜10を形成して、第2の貫通孔102形成時にストップ層として機能させてもよい。図7に工程図を示す。貫通孔の形成、パターニング、接合方法は実施例1~5と同様である。通電孔の加工は実施例5と同様でよい。図7aは各導電性基板を準備する工程を含む。図7bは各導電性基板を接合する工程を含む。図7cは接合電極4のうち第1の導電性基板1側から第2の導電性基板側に向かって第1の孔104を形成する工程を含む。この際の第1の孔104の底部は接合界面より深い位置でも浅い位置でもよい。第1の孔104の深さは接合電極4の総厚の半分程度であった方が連通させた第1の孔104の断面の加工精度は保ちやすい。図7eは、接合電極4の第2の導電性基板2側から第1の孔104と連通する第2の孔105を形成する工程を含む。第1の孔を設ける工程と、第2の孔を設ける工程と、第1の孔と第2の孔を連通させる工程と、第1の導電性基板と第2の導電性基板を接合する工程とは必要に応じて工程の順序を変えても良い順不同。一例としては第2の導電性基板2側から第1の孔104と位置合わせした位置に穴あけ加工を行い前記第1の孔104と前記第2の孔105とを連通させ、貫通孔100として接合電極4とする。図7fは洗浄工程を含む。Si表面のフォトレジスト、ハードマスク、SiO2、フロロカーボン膜を除去する。第1の貫通孔101は側面をSiO2化しておいた方が、第2の貫通孔102の形成時に形状を保ちやすい。界面にSiO2膜を挟む場合には、電子線用の貫通孔100とは別に第1の導電性基板1と第2の導電性基板2が通電するように加工を行う。さらに具体的に本実施例の工程につて説明する。4インチ径で両面研磨100μm厚シリコンウェハーを2枚準備し、第1の導電性基板1、第2の導電性基板2とする。どちらの基板にも電子線が通過するための貫通孔100を設けていない状態で、実施例2と同様の条件で直接接合を行う。次に熱酸化を行い基板の表面をSiO2化し、第1の導電性基板1側のSiO2膜10をフォトレジスト12とドライエッチングを使ってパターニングを行う。次にボッシュプロセスによって第1の導電性基板1側から接合界面までSiのエッチングを行う。次にO2プラズマと硫酸過水溶液によりボッシュプロセスで形成したフロロカーボン膜を除去し、熱酸化を行う。次に第1の導電性基板2の側パターニングを行う。フォトレジスト12のパターニングは、両面アライナーを用いて第1の導電性基板1のアライメントマーク5に対して位置合わせした位置に行う。SiO2膜の厚みが第1の導電性基板1側のパターニング時よりも厚くなっているので、第1の導電性基板1をエッチングする際はSiが露出するようにドライエッチングの時間は調整する。次にボッシュプロセスによって第1の導電性基板1側から接合界面のSiO2膜10までSiのエッチングを行う。界面のSiO2膜10は破れても、第1の導電性基板1に設けた孔の表面はSiO2化しているのでダメージは小さい。フロロカーボン膜の除去後、SiO2膜10の除去を行う。このような工程を経て本発明の荷電粒子線レンズを形成する。"