"基板と、前記基板の上方に形成された、III族元素の化合物半導体を有する化合物半導体積層構造とを含み、前記化合物半導体積層構造は、その厚みが10μm以下であり、そのIII族元素の総原子数のうち、アルミニウム原子の比率が50以上とされたものであることを特徴とする化合物半導体装置。前記化合物半導体積層構造は、アルミニウムを含有するバッファ層を有しており、前記バッファ層の厚みの当該化合物半導体積層構造の厚みに対する比率が0.5以上であることを特徴とする請求項1に記載の化合物半導体装置。前記化合物半導体積層構造は、その厚みが1.3μm以上2.3μm以下であることを特徴とする請求項2に記載の化合物半導体装置。前記バッファ層は、表面が凹凸状とされた第1の層と、表面が平坦な第2の層とが交互に積層され、最上層が前記第2の層とされてなることを特徴とする請求項2又は3に記載の化合物半導体装置。基板と、前記基板上方に形成されたバッファ層と、前記バッファ層上方に形成された化合物半導体積層構造とを含み、前記バッファ層は、凹凸を有し、Alを含む第1のバッファ層と、前記凹凸を埋め、前記第1のバッファ層よりAl量の多い第2のバッファ層とが、交互に複数積層されていることを特徴とする化合物半導体装置。基板と、前記基板の上方に形成された、III族元素の化合物半導体を有する化合物半導体積層構造とを含む化合物半導体装置の製造方法であって、前記化合物半導体積層構造を、その厚みが10μm以下であり、そのIII族元素の総原子数のうち、アルミニウム原子の比率が50以上となるように形成することを特徴とする化合物半導体装置の製造方法。前記化合物半導体積層構造は、アルミニウムを含有するバッファ層を有しており、前記バッファ層の厚みの当該化合物半導体積層構造の厚みに対する比率が0.5以上であることを特徴とする請求項6に記載の化合物半導体装置の製造方法。前記化合物半導体積層構造は、その厚みが1.3μm以上2.3μm以下であることを特徴とする請求項7に記載の化合物半導体装置の製造方法。前記バッファ層を、表面が凹凸状とされた第1の層と、表面が平坦な第2の層とを交互に積層し、最上層を前記第2の層として形成することを特徴とする請求項6~8のいずれか1項に記載の化合物半導体装置の製造方法。前記第1の層及び前記第2の層を結晶成長法により形成するに際して、V族元素の原料とIII族元素の原料との比率を第1の比率として、前記第1の層を形成し、V族元素の原料とIII族元素の原料との比率を、前記第1の比率よりも小さい第2の比率として、前記第1の層上に前記第2の層を形成することを特徴とする請求項9に記載の化合物半導体装置の製造方法。GaN系の半導体デバイスでは、その基板をGaN系の結晶を用いて製造することは極めて困難であり、大口径のGaN基板は存在しない。そのため、SiC、サファイア、Si等の基板を用いて、その上にヘテロエピタキシャル成長によりGaN系の結晶層を形成している。このような基板の中でも、特にSi基板は、大口径で高品質のものが低コストで製造できる。そのため、近年では、GaN系の半導体デバイスの実用化に向けて、Si基板上にGaN系の結晶層を形成する研究が盛んに行われている。GaN系の半導体デバイスを動作させるには、大きな電圧の印加が必要である。そのため、Si基板等を用いる場合、印加電圧による電界が化合物半導体積層構造の活性部分を通って基板部分にまで到達し、基板に絶縁破壊が生じることが知られている。GaN系の結晶層は絶縁破壊耐性に優れており、基板上の化合物半導体積層構造のうちでGaN系の結晶層を厚く形成することにより、絶縁破壊を抑止することができると考えられる。しかしながら、Si基板等を用いる場合、当該基板とGaN系の結晶層とでは、格子定数及び熱膨張係数に大きな差がある。そのため、上記の基板上にGaN系の結晶層を厚く形成することは困難であり、基板の絶縁破壊の十分な抑止ができないという問題がある。特に、Si基板とGaN系の結晶層とでは、格子定数及び熱膨張係数の差が極めて大きく、GaN系の結晶層を厚く形成することはできない。更に、Si基板は、GaN結晶成長の基板としては、SiC基板、サファイア基板等に比べてバンドギャップが小さく絶縁性能に劣る。また、抵抗率も低いものが一般的である。このように、従来のGaN系の半導体デバイスでは、Si基板等の絶縁破壊耐性の確保ができないという現況にある。本発明は、上記の課題に鑑みてなされたものであって、絶縁破壊耐性に優れた化合物半導体積層構造を備えて基板の絶縁破壊の十分な抑止を実現し、ピンチオフ状態とする際にもリーク電流が極めて少ない信頼性の高い化合物半導体装置及びその製造方法を提供することを目的とする。化合物半導体装置の一態様は、基板と、前記基板の上方に形成された、III族元素の化合物半導体を有する化合物半導体積層構造とを含み、前記化合物半導体積層構造は、その厚みが10μm以下であり、そのIII族元素の総原子数のうち、アルミニウム原子の比率が50以上とされたものである。化合物半導体装置の製造方法の一態様は、基板と、前記基板の上方に形成された、III族元素の化合物半導体を有する化合物半導体積層構造とを含む化合物半導体装置の製造方法であって、前記化合物半導体積層構造を、その厚みが10μm以下であり、そのIII族元素の総原子数のうち、アルミニウム原子の比率が50以上となるように形成する。本発明によれば、絶縁破壊耐性に優れた化合物半導体積層構造を備えて基板の絶縁破壊の十分な抑止を可能とし、ピンチオフ状態とする際にもリーク電流が極めて少ない信頼性の高い化合物半導体装置が実現する。以下、諸実施形態について図面を参照して詳細に説明する。以下の諸実施形態では、化合物半導体装置の構成について、その製造方法と共に説明する。なお、以下の図面において、図示の便宜上、相対的に正確な大きさ及び厚みに示していない構成部材がある。-第1の実施形態-本実施形態では、化合物半導体装置としてAlGaN/GaNHEMTを開示する。図1~図3は、第1の実施形態によるAlGaN/GaNHEMTの製造方法を工程順に示す概略断面図である。成長用基板としては、SiC基板、サファイア基板、Si基板、GaAs基板、GaN基板等、導電性半絶縁性絶縁性を問わず、様々な基板を用いることができる。ここでは、大口径化が容易で汎用性に優れた、例えばSiC基板、サファイア基板、Si基板等を用いる。本実施形態では、特に汎用性に優れた製造コストの低いSi基板を使用する場合を例示する。先ず、図1aに示すようにSi基板1上に、化合物半導体積層構造2を形成する。化合物半導体積層構造2は、第1のバッファ層2A、第2のバッファ層2B、電子走行層2C、電子供給層2D、及びキャップ層2Eを有して構成される。第1のバッファ層2AはAlN、第2のバッファ層2Bはn型のAlGaNn-AlGaN、電子走行層2Cは、故意に不純物を添加しないアンインテンショナリドープGaNi-GaN、電子供給層2Dはn-AlGaN、キャップ層2Eはn-GaNからそれぞれ形成される。本実施形態では、化合物半導体積層構造2は、その厚みが10μm程度以下であり、そのV族元素の総原子数のうち、Al原子の比率が50以上とされる。化合物半導体積層構造2は、III-V族半導体として、III族元素及びV族元素からなり、V族元素が窒素N、III族元素がガリウムGa,アルミニウムAlである。Nは全ての化学結合に寄与しており、N原子の比率は理論上では全原子総数の50となる。Al原子の比率が、全原子総数の25以上、即ちIII族元素の総原子数のうちで50以上とされる。このことは、換言すれば、V族元素のNとの化学結合Ga-N,Al-Nの総数のうち、Al-Nが50以上とされることと同義である。第1のバッファ層2Aは、核形成の機能最下層部位及びSi基板1のSiと第2のバッファ層2BのAlGaNとの格子定数の相違に対する緩衝機能に加え、後述するように絶縁破壊耐性の機能を有する。第2のバッファ層2Bは、第1のバッファ層2AのAlNと電子走行層2CのGaNとの格子定数の相違に対する緩衝機能を有する。AlGaN/GaNHEMTでは、その動作時において、電子走行層2Cの電子供給層2Dとの界面近傍に2次元電子ガス2DEGが発生する。この2DEGは、電子走行層2Cの化合物半導体ここではGaNと電子供給層2Dの化合物半導体ここではAlGaNとの自発分極の差と格子定数差から生じる分極に基づいて生成される。化合物半導体積層構造2を形成するに際して、Si基板1上に、結晶成長法、例えば有機金属気相成長MOCVD:MetalOrganicChemicalVaporDeposition法により、以下の各化合物半導体を成長する。MOCVD法の代わりに、分子線エピタキシーMBE:MolecularBeamEpitaxy法等を用いても良い。Si基板1上に、AlNを厚く、ここでは1000nm程度の厚みに成長し、第1のバッファ層2Aを形成する。このときの様子を、図1aと共に図4に示す。具体的には、先ず、原料ガスとしてトリメチルアルミニウムTMAlガス及びアンモニアNH3ガスの混合ガスを用い、NH3とTMAlとの原料比率である、いわゆるV/III比を10000以上、例えば20000に設定する。AlNを例えば50nm程度の厚みに成長し、下部AlN層2a1を形成する。上記のV/III比のようにNH3のTMAlに対する割合を大きくする条件で成膜することにより、AlNは成長前面で島状となり、表面が凹凸状の下部AlN層2a1が形成される。次に、NH3とTMAlとのV/III比を2.0以下、例えば1.0に設定して、下部AlN層2a1上にAlNを例えば100nm程度の厚みに成長し、上部AlN層2a2を形成する。上記のV/III比のようにNH3のTMAlに対する割合を極端に小さくする条件で成膜することにより、Al原子及びN原子の成長全面における移動が促進され、表面が平坦な上部AlN層2a2が形成される。上部AlN層2a2は、上記したV/III比の相違により、下部AlN層2a1よりもAl量Alの割合が大きくなる。このように、AlN層2a1上を覆うように上部AlN層2a2が積層し、表面が平坦なAlN層2aが形成される。上記のようにAlN層2aを形成する工程を複数回、例えば7回繰り返し行い、AlN層2aが複数層、ここでは7層積層されて、合計膜厚1000nm程度の極めて厚い第1のバッファ層2Aが形成される。図4には、AlN層2aが3層積層された様子を例示する。第1のバッファ層2Aは、最上層が上部AlN層2a2であるため、その表面は平坦となる。なお、第1のバッファ層2Aにおいて、例えばTEMを用いて分析することにより、各AlN層2aが、表面が凹凸状の下部AlN層2a1と表面が平坦な上部AlN層2a2との積層構造であることが確認される。本実施形態では、化合物半導体積層構造におけるAl比率を高くして基板の絶縁破壊耐性を確保すべく、基板と電子走行層との間に配するAlNバッファ層を厚く形成する。ところがこの場合、AlNは、Si、SiC等の基板材料と格子定数が整合せず、基板上にAlNを厚く形成すれば、格子不整合に起因してAlNに大きな応力が発生する。そのため、厚いAlNを形成するのが困難であるという問題がある。そこで本実施形態では、成長前面が島状の下部AlN層2a1と成長前面が平坦な上部AlN層2a2とを交互に繰り返し成長して、第1のバッファ層2Aを形成する。このように、表面状態の異なる比較的薄い下部AlN層2a1及び上部AlN層2a2を交互に積層することにより、実質的に厚い第1のバッファ層2Aを形成することで、膜中の応力が緩和され、基板材料とAlNとが大きな格子不整合を有する場合でも、厚いAlN結晶を安定に成膜できることが見出された。なお、成長前面が島状の下部AlN層と、成長前面が平坦な上部AlN層とを交互に積層形成する方法としては、上記のようにV/III比を変更すること以外の方法を適用しても良い。例えば、AlNの成長温度を変更する方法が考えられる。具体的には、下部AlN層を例えば850°C~950°C程度の温度で成長し、上部AlN層を下部AlN層の成長温度よりも高い温度、例えば1000°C~1150°C程度の温度で成長すれば良い。または、下部AlN層2a1を形成後、原料ガスの供給を停止し、1100°C~1200°C程度の温度に昇温放置することでも、下部AlN層2a1層の上面に凹凸を発生させることができる。第1のバッファ層2Aの形成に引き続き、第1のバッファ層2A上に、第2のバッファ層2B、電子走行層2C、電子供給層2D、及びキャップ層2Eを順次に積層形成する。詳細には、表面が平坦な第1のバッファ層2A上に、i-AlGaN例えばAl025Ga075Nを200nm程度の厚みに成長して、第2のバッファ層2Bを形成する。i-GaNを薄く、例えば250nm以下、ここでは100nm程度の厚みに成長して、電子走行層2Cを形成する。n-AlGaN例えばAl025Ga075Nを30nm程度の厚みに成長して、電子供給層2Dを形成する。n-GaNを10nm程度の厚みに成長して、キャップ層2Eを形成する。以上により、Si基板1上に化合物半導体積層構造2が形成される。GaN、AlGaN、及びGaNの成長条件としては、原料ガスとしてTMAlガス、トリメチルガリウムTMGaガス、及びNH3ガスの混合ガスを用いる。成長する化合物半導体層に応じて、Al源であるTMAlガス、Ga源であるTMGaガスの供給の有無及び流量を適宜設定する。共通原料であるNH3ガスの流量は、10ccm~100LM程度とする。また、成長圧力は50Torr~300Torr程度、成長温度は1000°C~1200°C程度とする。GaN、AlGaNをn型として成長する際には、n型不純物として例えばSiを含む例えばSiH4ガスを所定の流量で原料ガスに添加し、GaN及びAlGaNにSiをドーピングする。Siのドーピング濃度は、1×1018/cm3程度~1×1020/cm3程度、例えば5×1018/cm3程度とする。続いて、図1bに示すように、素子分離構造3を形成する。図2a以降では、素子分離構造3の図示を省略する。詳細には、化合物半導体積層構造2の素子分離領域に、例えばアルゴンArを注入する。これにより、化合物半導体積層構造2及びSi基板1の表層部分に素子分離構造3が形成される。素子分離構造3により、化合物半導体積層構造2上で活性領域が画定される。なお、素子分離は、上記の注入法の代わりに、例えばSTIShallowTrenchIsolation法を用いて行っても良い。このとき、化合物半導体積層構造2のドライエッチングには、例えば塩素系のエッチングガスを用いる。続いて、図1cに示すように、ソース電極4及びドレイン電極5を形成する。詳細には、先ず、化合物半導体積層構造2の表面におけるソース電極及びドレイン電極の形成予定位置電極形成予定位置に電極用リセス10A,10Bを形成する。化合物半導体積層構造2の表面にレジストを塗布する。レジストをリソグラフィーにより加工し、レジストに、電極形成予定位置に相当する化合物半導体積層構造2の表面を露出する開口を形成する。以上により、当該開口を有するレジストマスクが形成される。このレジストマスクを用いて、電子供給層2Dの表面が露出するまで、キャップ層2Eの電極形成予定位置をドライエッチングして除去する。これにより、電子供給層2Dの表面の電極形成予定位置を露出する電極用リセス10A,10Bが形成される。エッチング条件としては、Ar等の不活性ガス及びCl2等の塩素系ガスをエッチングガスとして用い、例えばCl2を流量30sccm、圧力を2Pa、RF投入電力を20Wとする。なお、電極用リセス10A,10Bは、キャップ層2Eの途中までエッチングして形成しても、また電子供給層2D以降までエッチングして形成しても良い。レジストマスクは、灰化処理等により除去される。ソース電極及びドレイン電極を形成するためのレジストマスクを形成する。ここでは、蒸着法及びリフトオフ法に適した例えば庇構造の2層レジストを用いる。このレジストを化合物半導体積層構造2上に塗布し、電極用リセス10A,10Bを露出させる開口を形成する。以上により、当該開口を有するレジストマスクが形成される。このレジストマスクを用いて、電極材料として、例えばTa/Alを、例えば蒸着法により、電極用リセス10A,10Bを露出させる開口内を含むレジストマスク上に堆積する。Taの厚みは20nm程度、Alの厚みは200nm程度とする。リフトオフ法により、レジストマスク及びその上に堆積したTa/Alを除去する。その後、Si基板1を、例えば窒素雰囲気中において400°C~1000°C程度の温度、例えば600°C程度で熱処理し、残存したTa/Alを電子供給層2Dとオーミックコンタクトさせる。Ta/Alの電子供給層2Dとのオーミックコンタクトが得られるのであれば、熱処理が不要な場合もある。以上により、電極用リセス10A,10Bを電極材料の一部で埋め込むソース電極4及びドレイン電極5が形成される。続いて、図2aに示すように、化合物半導体積層構造2にゲート電極の電極用リセス10Cを形成する。詳細には、先ず、化合物半導体積層構造2の表面にレジストを塗布する。レジストをリソグラフィーにより加工し、レジストに、ゲート電極の形成予定位置電極形成予定位置に相当する化合物半導体積層構造2の表面を露出する開口を形成する。以上により、当該開口を有するレジストマスクが形成される。このレジストマスクを用いて、電極形成予定位置における、キャップ層2E及び電子供給層2Dの一部をドライエッチングして除去する。これにより、キャップ層2E及び電子供給層2Dの一部まで掘り込まれた電極用リセス10Cが形成される。エッチング条件としては、Ar等の不活性ガス及びCl2等の塩素系ガスをエッチングガスとして用い、例えばCl2を流量30sccm、圧力を2Pa、RF投入電力を20Wとする。なお、電極用リセス210は、キャップ層2Eの途中までエッチングして形成しても、また電子供給層2Dのより深い箇所までエッチングして形成しても良い。レジストマスクは、灰化処理等により除去される。続いて、図2bに示すように、ゲート絶縁膜6を形成する。詳細には、電極用リセス10Cの内壁面を覆うように、化合物半導体積層構造2上に絶縁材料として例えばAl2O3を堆積する。Al2O3は、例えば原子層堆積法AtomicLayerDeposition:ALD法により膜厚2nm~200nm程度、ここでは10nm程度に堆積する。これにより、ゲート絶縁膜6が形成される。なお、Al2O3の堆積は、ALD法の代わりに、例えばプラズマCVD法又はスパッタ法等で行うようにしても良い。また、Al2O3を堆積する代わりに、Alの窒化物又は酸窒化物を用いても良い。それ以外にも、Si,Hf,Zr,Ti,Ta,Wの酸化物、窒化物又は酸窒化物、或いはこれらから適宜に選択して多層に堆積して、ゲート絶縁膜を形成しても良い。続いて、図3aに示すように、ゲート電極7を形成する。詳細には、先ず、ゲート電極を形成するためのレジストマスクを形成する。ここでは、蒸着法及びリフトオフ法に適した例えば庇構造の2層レジストを用いる。このレジストをゲート絶縁膜6上に塗布し、ゲート絶縁膜6の電極用リセス10Cの部分を露出させる開口を形成する。以上により、当該開口を有するレジストマスクが形成される。このレジストマスクを用いて、電極材料として、例えばNi/Auを、例えば蒸着法により、ゲート絶縁膜6の電極用リセス10Cの部分を露出させる開口内を含むレジストマスク上に堆積する。Niの厚みは30nm程度、Auの厚みは400nm程度とする。リフトオフ法により、レジストマスク及びその上に堆積したNi/Auを除去する。以上により、電極用リセス10C内をゲート絶縁膜6を介して電極材料の一部で埋め込むゲート電極7が形成される。なお、ゲート電極は、その電極用リセスをドレイン電極側よりもソース電極側に近い位置に形成し、ソース電極に偏倚するように形成しても良い。続いて、図3bに示すように、パシベーション膜8を形成する。詳細には、ソース電極4、ドレイン電極5、及びゲート電極7を覆うように、例えばシリコン窒化物をPECVD法等により堆積する。これにより、パシベーション膜8が形成される。しかる後、ソース電極4、ドレイン電極5、ゲート電極7と接続される配線の形成、上層の保護膜の形成、最表面に露出する接続電極の形成等の諸工程を経て、本実施形態によるAlGaN/GaNHEMTが形成される。本実施形態では、ゲート絶縁膜6を有するMIS型のAlGaN/GaNHEMTを例示するが、ゲート絶縁膜6を有さずゲート電極7が化合物半導体積層構造2と直接的に接触する、ショットキー型のAlGaN/GaNHEMTを作製するようにしても良い。また、電極用リセス10C内にゲート電極7を形成するゲートリセス構造を採用することなく、リセスのない化合物半導体積層構造2上に、ゲート絶縁膜を介して、或いは直接的に、ゲート電極を形成しても良い。AlNは、その格子定数及び熱膨張係数がSiとGaNとの間の値とされた材料である。またAlNは、その絶縁破壊電圧が11.7106V/cm程度であり、GaNの絶縁破壊電圧である3.3106V/cm程度の3倍以上であって、優れた絶縁破壊耐性を有する材料である。従って、化合物半導体積層構造におけるAl原子の比率Al-Nの化学結合数の比率を増加させ、AlN又はAlNを含有する材料を電子走行層下に厚く形成することにより、高電圧を印加した際の基板の絶縁破壊を抑えることができると考えられる。AlN又はAlNを含有する材料を厚く形成すれば、化合物半導体積層構造の総厚みが増加する。しかしながら、化合物半導体積層構造をあまり厚く、例えば10μmを越える厚みに形成するには、化合物半導体の成長に要する時間が極めて長く、製造プロセス上現実的でない。また、化合物半導体積層構造を、10μmを越える厚みに形成すれば、基板への悪影響反り、クラックの発生等の懸念は避けられない。一方、GaNは結晶性に優れていることから、従来では、化合物半導体積層構造において、GaNを厚く成長して電子走行層を形成していた。ところが、GaNを厚く形成しても、デバイス特性の大きな向上は見られないことが判明した。例えば図5に示すように、化合物半導体積層構造におけるGaNの厚みを200nm程度から1000nm程度まで大幅に厚くしても、シート抵抗値の低下分は高々20未満と小さく、移動度がさほど向上するものではない。従って、化合物半導体積層構造におけるGa原子の比率Ga-Nの化学結合数の比率を低減させ、GaNを比較的薄く形成しても、必要な移動度を保つことができる。本実施形態では、化合物半導体積層構造、及びこれを構成するAlN及びGaNの上記の性質に着目する。化合物半導体積層構造の厚みを10μm程度以下とする制限の下で、化合物半導体積層構造2で絶縁破壊耐性の向上に大きく寄与するAlNの割合を大きく、その一方でGaNの割合を小さくする。具体的には、Al原子の比率が、全原子総数の25以上、即ちIII族元素の総原子数のうちで50以上となるこのとき、III族元素の総原子数のうちでGa原子の比率が50以下となるように化合物半導体積層構造2を形成する。本実施形態では、AlNからなる第1のバッファ層2Aを、Si基板1と電子走行層2Cとの間に厚く、例えば1000nm程度に形成する。その一方で電子走行層2Cを薄く、例えば500nm程度以下、好ましくは250nm程度以下の厚みに形成する。これにより、上記したAl原子の比率の条件を達成する。即ち、厚い第1のバッファ層2Aにより、AlNの比率を大きくして化合物半導体積層構造2におけるAlNの比率を稼いで絶縁破壊耐性を向上させ、薄い電子走行層2Cにより、GaNの比率を小さくしてGaNによるSi基板1との格子定数の差異を抑える。これにより、Si基板1に反りクラックを発生させることなく、Si基板1の絶縁破壊を確実に抑止することができる。具体的には、化合物半導体積層構造2において、図6図3bの左側に成分深さ分布図を付加した図に示すように、第1のバッファ層2AのAlNを厚く1000nm程度に、電子走行層2CのGaNを薄く100nm程度に形成する。これにより、化合物半導体積層構造2におけるAl原子の比率の全原子総数の25以上を達成している。-実験例-以下、本実施形態によるAlGaN/GaNHEMTについて、比較例のAlGaN/GaNHEMTとの比較に基づいて行った諸実験例について説明する。実験例1AlGaN/GaNHEMTにおける耐圧を評価した。ここで、本実施形態によるAlGaN/GaNHEMTを実施例とし、従来のAlGaN/GaNHEMTを比較例とする。比較例では、化合物半導体積層構造について、以下ように、第1のバッファ層、第2のバッファ層、電子走行層、電子供給層、及びキャップ層を形成した。AlNからなる第1のバッファ層を100nm程度の厚みに、NH3とTMAlとのV/III比を3000程度に設定して成長した。その上に、n-AlGaNからなる第2のバッファ層を200nm程度の厚みに成長した。その上に、i-GaNからなる電子走行層を厚く、ここでは1000nm程度の厚みに成長した。その上に、本実施形態と同様に、n-AlGaNからなる電子供給層を30nm程度の厚みに、n-GaNからなるキャップ層を10nm程度の厚みに、順次成長した。ドレイン電極を表面側の電極とし、Si基板の裏面にもう一方の電極を形成して、徐々に電圧を増加させた。実験結果を図7に示す。比較例では、350Vを超えた程度で絶縁破壊が確認された。これに対して実施例では、測定システムにおける印加電圧の限界である900Vでも絶縁破壊は見られない。このように、本実施形態のAlGaN/GaNHEMTでは、比較例に比べて大幅に優れた絶縁破壊耐性が得られることが判る。実験例2AlGaN/GaNHEMTにおけるピンチオフ特性を評価した。本実施形態によるAlGaN/GaNHEMTを実施例とし、実験例1と同様の従来のAlGaN/GaNHEMTを比較例とする。ソース電極を接地し、ゲート電極に-10Vを印加する。この状態でドレイン電極を0Vから300Vに掃引した。実験結果を図8に示す。比較例では、100V程度のドレイン電圧から、ドレイン電流が増加する現象が観察された。これは電子走行層内に伸びた空乏層を回り込んでドレイン電流が流れる現象と、電子走行層の深部で衝突イオン化が発生する現象とのいずれか又は双方に起因すると考えられる。これに対して実施例では、ドレイン電圧が300V時にもドレイン電流は1×109Aを下回る極めて小さな値を示し、ゲート空乏層によりドレイン電流が遮断されている。実施例では、電流の経路が電子走行層の下部に存在する衝突イオン化が発生し難い第1のバッファ層により制限されることで、電流の増加が抑制されるものと考えられる。このように、本実施形態のAlGaN/GaNHEMTでは、比較例に比べて大幅に優れたピンチオフ特性が得られ、ゲート電圧によりピンチオフ状態とする際にもリーク電流が少ないことが判る。実験例3AlGaN/GaNHEMTにおけるエネルギーバンドについて調べた。本実施形態によるAlGaN/GaNHEMTを実施例とし、実験例1と同様の従来のAlGaN/GaNHEMTを比較例とする。図9aに比較例の結果を、図9bに実施例の結果をそれぞれ示す。比較例では、電子走行層の電子供給層との界面から深さ方向に2DEGの比較的大きな分布が形成されており、2DEG量は4.53×1012/cm2と大きい。これに対して実施例では、2DEGは深さ方向に殆ど分布を持たず電子走行層の電子供給層との界面に集中して存在しており、2DEG量は2.89×1012/cm2と小さい。このように、本実施形態のAlGaN/GaNHEMTでは、比較例に比べて強いピエゾ効果によりエネルギーバンドを固定することができ、いわゆるノーマリオフ動作にも適していると言える。実験例4本実施形態では、化合物半導体積層構造についてAl原子数が上記の比率となる範囲内で、デバイスとして要求される耐圧及び基板への影響を考慮して、第1のバッファ層の厚みを化合物半導体積層構造の厚みとの関係で規定する。本実施形態の場合、化合物半導体積層構造の中で、電子供給層及びキャップ層は他の層に比べて極めて薄く、厚みを変えてもIII族元素の原子数の比率変動に殆ど寄与しない。また、第2のバッファ層は特に厚みを変えずに用いる。そうすると、化合物半導体積層構造の中で、厚みを変えることでIII族元素の原子数の比率変動に大きく寄与するのは、実効的には第1のバッファ層と電子走行層の2層である。従って、耐圧及び基板への影響を考慮して、第1のバッファ層の厚みを化合物半導体積層構造の厚みとの関係で規定することは、第1のバッファ層の厚みを電子走行層の厚みとの関係で規定することとほぼ同義となる。化合物半導体積層構造における第1のバッファ層の厚みを変えて、化合物半導体積層構造の厚みと耐圧との関係を調べた。実験結果を図10に示す。化合物半導体積層構造の厚みをtTμm、そのうちのAlNからなる第1のバッファ層の厚みをtAlNμmとして、tAlN/tTを変えた。tAlN/tTが大きいほど1に近いほど、第1のバッファ層が厚く、その一方で電子走行層が薄いことを意味する。実験例1と同様の従来のAlGaN/GaNHEMTのtAlN/tT=0.075としたものを比較例1とし、tAlN/tT=0.25としたものを比較例2とする。Al原子数が上記の比率となる範囲内にある諸実施例として、tAlN/tT=0.5を実施例1、tAlN/tT=0.75を実施例2、tAlN/tT=0.84を実施例3とする。実施例2のtAlN/tT=0.75は、一例として、本実施形態で例示した化合物半導体積層構造2における各膜の厚みにより得られる。実施例3のtAlN/tT=0.84は、一例として、化合物半導体積層構造において第1のバッファ層の厚みを1500nm程度、電子走行層の厚みを50nm程度とし、他の層を本実施形態と同様とすることで得られる。商用電源に要求される耐圧である750V以上、ハイブリッド車HEV/電気自動車EV用電源に要求される耐圧である1200V以上の条件を付加する。これらを条件1,2とする。更に、基板に反りクラック等が発生する範囲を確実に排除できる、化合物半導体積層構造の厚みの上限である約2.3μmを、条件3として付加する。図示のように、実施例1~3では、比較例1,2に比べて優れた耐圧を示す。tAlN/tTが大きいほど、耐圧が向上することが判る。比較例1では、条件1条件2と条件3とを共に満たすことはできない。比較例2では、条件1と条件3とを共に満たすには、化合物半導体積層構造の厚みを1.8μm程度~2.3μm程度とすれば良い。ところがこの場合、第1のバッファ層を薄くしなければ、化合物半導体積層構造におけるAl原子数を上記の比率の範囲内とすることができない。化合物半導体積層構造の厚みの下限値が1.8μmではこの要件を満たさないことになる。実施例1では、条件1と条件3とを共に満たすには、化合物半導体積層構造の厚みを1.3μm程度~2.3μm程度とすれば良い。条件2と条件3とを共に満たすには、化合物半導体積層構造の厚みを2.1μm程度~2.3μm程度とすれば良い。実施例2では、条件1と条件3とを共に満たすには、化合物半導体積層構造の厚みを0.9μm程度~2.3μm程度とすれば良い。条件2と条件3とを共に満たすには、化合物半導体積層構造の厚みを1.5μm程度~2.3μm程度とすれば良い。実施例3では、条件1と条件3とを共に満たすには、化合物半導体積層構造の厚みを0.7μm程度~2.3μm程度とすれば良い。条件2と条件3とを共に満たすには、化合物半導体積層構造の厚みを1.2μm程度~2.3μm程度とすれば良い。以上より、tAlN/tT≧0.5の場合には、以下のようになる。化合物半導体積層構造の厚みを1.3μm程度~2.3μm程度とすれば、Si基板の絶縁破壊を確実に抑止すると共に、Si基板に反りクラック等を発生させることなく、商用電源用の耐圧仕様を満足できる。化合物半導体積層構造の厚みを2.1μm程度~2.3μm程度とすれば、Si基板の絶縁破壊を確実に抑止すると共に、Si基板に反りクラック等を発生させることなく、HEV/EV電源用の耐圧仕様を満足できる。tAlN/tT≧0.75の場合には、以下のようになる。化合物半導体積層構造の厚みを0.9μm程度~2.3μm程度とすれば、Si基板の絶縁破壊を確実に抑止すると共に、Si基板に反りクラック等を発生させることなく、商用電源用の耐圧仕様を満足できる。化合物半導体積層構造の厚みを1.5μm程度~2.3μm程度とすれば、Si基板の絶縁破壊を確実に抑止すると共に、Si基板に反りクラック等を発生させることなく、HEV/EV電源用の耐圧仕様を満足できる。tAlN/tT≧0.84の場合には、以下のようになる。化合物半導体積層構造の厚みを0.7μm程度~2.3μm程度とすれば、Si基板の絶縁破壊を確実に抑止すると共に、Si基板に反りクラック等を発生させることなく、商用電源用の耐圧仕様を満足できる。化合物半導体積層構造の厚みを1.2μm程度~2.3μm程度とすれば、Si基板の絶縁破壊を確実に抑止すると共に、Si基板に反りクラック等を発生させることなく、HEV/EV電源用の耐圧仕様を満足できる。以上説明したように、本実施形態では、絶縁破壊耐性に優れた化合物半導体積層構造2を備えてSi基板1の絶縁破壊の十分な抑止を可能とし、ピンチオフ状態とする際にもリーク電流が極めて少ない信頼性の高いAlGaN/GaNHEMTが実現する。-第2の実施形態-本実施形態では、第1の実施形態と同様に、化合物半導体装置としてAlGaN/GaNHEMTを開示するが、第1のバッファ層のAlNの代わりに、バッファ層としてAlGaNを厚く形成する点で第1の実施形態と相違する。なお、第1の実施形態と同一の構成部材等については同符号を付して詳しい説明を省略する。図11は、第2の実施形態によるAlGaN/GaNHEMTの製造方法の主要工程を示す概略断面図である。図11aに示すように、Si基板1上に、化合物半導体積層構造11を形成する。化合物半導体積層構造2は、第1のバッファ層11A、第2のバッファ層11B、電子走行層2C、電子供給層2D、及びキャップ層2Eを有して構成される。第1のバッファ層2AはAlN、第2のバッファ層2Bはi-AlGaNからそれぞれ形成される。その他の層は第1の実施形態と同様であり、電子走行層2Cはi-GaN、電子供給層2Dはn-AlGaN、キャップ層2Eはn-GaNからそれぞれ形成される。本実施形態では、化合物半導体積層構造11は、その厚みを10μm程度以下とする制限の下で、そのIII族元素の総原子数のうち、Al原子の比率が50以上とされる。化合物半導体積層構造11は、III族元素及びV族元素からなり、V族元素がN、III族元素がGa,Alである。Nは全ての化学結合に寄与しており、N原子の比率は理論上では全原子総数の50となる。Al原子の比率が、全原子総数の25以上、即ちIII族元素の総原子数のうちで50以上とされる。このことは、換言すれば、V族元素のNとの化学結合Ga-N,Al-Nの総数のうち、Al-Nが50以上とされることと同義である。第1のバッファ層11Aは、核形成の機能及びSi基板1のSiと第2のバッファ層11BのAlGaNとの格子定数の相違に対する緩衝機能を有する。第2のバッファ層11Bは、第2のバッファ層11BのAlGaNと電子走行層2CのGaNとの格子定数の相違に対する緩衝機能に加え、後述するように絶縁破壊耐性の機能を有する。化合物半導体積層構造11を形成するに際して、第1の実施形態と同様に、Si基板1上に、結晶成長法、例えばMOCVD法により、以下の各化合物半導体を成長する。MOCVD法の代わりに、MBE法等を用いても良い。先ず、Si基板1上に、AlNを100nm程度の厚みに成長し、第1のバッファ層11Aを形成する。この場合、原料ガスとしてTMAlガスとNH3ガスの混合ガスを用い、V/III比を例えば3000程度に設定して、AlNを成長する。次に、第1のバッファ層11A上に、i-AlGaNを厚く、ここでは1000nm程度の厚みに成長し、第2のバッファ層11Bを形成する。このときの様子を、図11aと共に図12に示す。i-AlGaNにおけるAl,Gaの組成比率は、Alの組成比率をxAlxGa1xNとして、0.7≦x<1、ここではx=0.770とする。xが0.7よりも小さいと、第2のバッファ層11Bの厚みとの関係で、上記したAl原子の比率の条件を達成することが困難となる。xを0.7以上とすることにより、第2のバッファ層11Bの厚みとの関係で上記の比率の条件を確実に得ることができる。具体的には、先ず、原料ガスとしてTMAlガス、TMGaガス、及びNH3ガスの混合ガスを用い、NH3とTMAl,TMGaとのV/III比を10000以上、例えば20000に設定する。i-AlGaNを例えば50nm程度の厚みに成長し、下部AlN層2a1を形成する。上記のV/III比のようにNH3のTMAl,TMGaに対する割合を大きくする条件で成膜することにより、i-AlGaNは成長前面で島状となり、表面が凹凸状の下部AlGaN層11a1が形成される。次に、NH3とTMAl,TMGaとのV/III比を2.0以下、例えば1.0に設定して、下部AlGaN層11a1上にi-AlGaNを例えば100nm程度の厚みに成長し、上部AlGaN層11a2を形成する。上記のV/III比のようにNH3のTMAl,TMGaに対する割合を極端に小さくする条件で成膜することにより、Al原子及びN原子の成長全面における移動が促進され、表面が平坦な上部AlGaN層11a2が形成される。上部AlGaN層11a2は、上記したV/III比の相違により、下部AlGaN層11a1よりもAl量Alの割合が大きくなる。このように、下部AlGaN層11a1上を覆うように上部AlGaN層11a2が積層し、表面が平坦なAlGaN層11aが形成される。上記のようにAlGaN層11aを形成する工程を複数回、例えば7回繰り返し行い、AlGaN層11aが複数層、ここでは7層積層されて、合計膜厚1000nm程度の極めて厚い第2のバッファ層11Bが形成される。第2のバッファ層11Bは、最上層が上部AlGaN層11a2であるため、その表面は平坦となる。なお、第2のバッファ層11Bにおいて、例えばTEMを用いて分析することにより、各AlGaN層11aが、表面が凹凸状の下部AlGaN層11a1と表面が平坦な上部AlGaN層11a2との積層構造であることが確認される。本実施形態では、化合物半導体積層構造におけるAl比率を高くして基板の絶縁破壊耐性を確保すべく、基板と電子走行層との間に配するAlGaNバッファ層を厚く形成する。ところがこの場合、AlGaNは、Si、SiC等の基板材料と格子定数が整合せず、基板上にAlGaNを厚く形成すれば、格子不整合に起因してAlGaNに大きな応力が発生する。そのため、厚いAlGaNを形成するのが困難であるという問題がある。そこで本実施形態では、成長前面が島状の下部AlGaN層11a1と成長前面が平坦な上部AlGaN層11a2とを交互に繰り返し成長して、第2のバッファ層11Bを形成する。このように、表面状態の異なる比較的薄い下部AlGaN層11a1及び上部AlGaN層11a2を交互に積層することにより、実質的に厚い第2のバッファ層11Bを形成することで、これにより、膜中の応力が緩和され、基板とAlGaNとが大きな格子不整合を有する場合でも、第1のバッファ層のAlNを介して厚いAlGaN結晶を安定に成膜できることが見出された。なお、成長前面が島状の下部AlGaN層と、成長前面が平坦な上部AlGaN層とを交互に積層形成する方法としては、上記のようにV/III比を変更すること以外の方法を適用しても良い。例えば、AlGaNの成長温度を変更する方法が考えられる。具体的には、下部AlGaN層を例えば850°C~950°C程度の温度で成長し、上部AlGaN層を下部AlGaN層の成長温度よりも高い温度、例えば1000°C~1150°C程度の温度で成長すれば良い。第2のバッファ層11Bの形成に引き続き、第2のバッファ層11B上に、電子走行層2C、電子供給層2D、及びキャップ層2Eを順次に積層形成する。詳細には、表面が平坦な第2のバッファ層11B上に、i-GaNを薄く、例えば100nm程度の厚みに成長して、電子走行層2Cを形成する。n-AlGaNAl025Ga075Nを30nm程度の厚みに成長して、電子供給層2Dを形成する。n-GaNを10nm程度の厚みに成長して、キャップ層2Eを形成する。以上により、Si基板1上に化合物半導体積層構造2が形成される。その後、第1の実施形態と同様に、図1b~図3bの諸工程を実行する。このとき、図11bに示すように、ソース電極4、ドレイン電極5、及びゲート電極7がパシベーション膜8で覆われる。そして、ソース電極4、ドレイン電極5、ゲート電極7と接続される配線の形成、上層の保護膜の形成、最表面に露出する接続電極の形成等の諸工程を経て、本実施形態によるAlGaN/GaNHEMTが形成される。本実施形態では、ゲート絶縁膜6を有するMIS型のAlGaN/GaNHEMTを例示するが、ゲート絶縁膜6を有さずゲート電極7が化合物半導体積層構造11と直接的に接触する、ショットキー型のAlGaN/GaNHEMTを作製するようにしても良い。また、電極用リセス10C内にゲート電極7を形成するゲートリセス構造を採用することなく、リセスのない化合物半導体積層構造11上に、ゲート絶縁膜を介して、或いは直接的に、ゲート電極を形成しても良い。本実施形態では、化合物半導体積層構造11の厚みを10μm程度以下とする制限の下で、化合物半導体積層構造11におけるAlGaNにおけるAl-Nの化学結合の割合を大きくする。具体的には、Al原子の比率が、全原子総数の25以上、即ちIII族元素の総原子数のうちで50以上となるように化合物半導体積層構造11を形成する。本実施形態では、AlGaNからなる第2のバッファ層11Bを、第1のバッファ層11Aと電子走行層2Cとの間に厚く形成し、電子走行層2Cを薄く形成して、上記したAl原子の比率の条件を達成する。即ち、厚い第2のバッファ層11Bにより、Al-Nの比率を大きくして化合物半導体積層構造11におけるAl-Nの比率を稼いで絶縁破壊耐性を向上させる。その一方で、薄い電子走行層2Cにより、GaNの比率を小さくしてGaNによるSi基板1との格子定数の差異を抑える。これにより、Si基板1に反りクラックを発生させることなく、Si基板1の絶縁破壊を確実に抑止することができる。具体的には、化合物半導体積層構造11において、図13図11bの左側に成分深さ分布図を付加した図に示すように、第2のバッファ層11BのAlGaNを厚く1000nm程度に、電子走行層2CのGaNを薄く100nm程度に形成する。これにより、化合物半導体積層構造11におけるAl原子の比率の全原子総数の25以上を達成している。本実施形態でも、第1の実施形態と同様に、化合物半導体積層構造11についてAl原子数が上記の比率となる範囲内で、デバイスとして要求される耐圧及び基板への影響を考慮して、第2のバッファ層の厚みを化合物半導体積層構造の厚みとの関係で規定する。本実施形態の場合、化合物半導体積層構造の中で、電子供給層及びキャップ層は他の層に比べて極めて薄く、厚みを変えてもIII族元素の原子数の比率変動に殆ど寄与しない。また、第1のバッファ層は特に厚みを変えずに用いる。そうすると、化合物半導体積層構造の中で、厚みを変えることでIII族元素の原子数の比率変動に大きく寄与するのは、実際的には第2のバッファ層と電子走行層の2層である。従って、第2のバッファ層の厚みを化合物半導体積層構造の厚みとの関係で規定することは、第2のバッファ層の厚みを電子走行層の厚みとの関係で規定することとほぼ同義となる。化合物半導体積層構造の厚みをtTμm、そのうちのi-AlGaNからなる第2のバッファ層の厚みをtAlGaNμmとする。本実施形態で例示したように、第2のバッファ層のAl07Ga03Nを1000nm程度の厚みに、電子走行層のGaNを100nm程度の厚みに形成した場合、tAlGaN/tTが0.5以上であれば、上記したAl原子の比率の条件を満足する。更に、本実施形態でも、第1の実施形態と同様に、tAlGaN/tTを、商用電源に要求される耐圧及びHEV/EV用電源に要求される耐圧との関係を含めて規定することができる。なお、本実施形態では、厚い第2のバッファ層としてi-AlGaNを例示したが、i-AlGaNの代わりに、例えばi-InAlNを成長することも考えられる。この場合でも、NH3とTMAl,TMInとのV/III比を10000以上とした成長と、このV/III比を2以下とした成長とを所定回数繰り返して実行し、合計膜厚の厚いi-InAlNを形成することができる。また、第1の実施形態又は第2の実施形態において、厚いバッファ層として、i-AlN、i-AlGaN、i-InAlNから選ばれた少なくとも2種を、適宜積層するようにしても良い。以上説明したように、本実施形態では、絶縁破壊耐性に優れた化合物半導体積層構造11を備えてSi基板1の絶縁破壊の十分な抑止を可能とし、ピンチオフ状態とする際にもリーク電流が極めて少ない信頼性の高いAlGaN/GaNHEMTが実現する。-第3の実施形態-本実施形態では、第1又は第2の実施形態から選ばれた1種のAlGaN/GaNHEMTを適用した電源装置を開示する。図14は、第3の実施形態による電源装置の概略構成を示す結線図である。本実施形態による電源装置は、高圧の一次側回路21及び低圧の二次側回路22と、一次側回路21と二次側回路22との間に配設されるトランス23とを備えて構成される。一次側回路21は、交流電源24と、いわゆるブリッジ整流回路25と、複数ここでは4つのスイッチング素子26a,26b,26c,26dとを備えて構成される。また、ブリッジ整流回路25は、スイッチング素子26eを有している。二次側回路22は、複数ここでは3つのスイッチング素子27a,27b,27cを備えて構成される。本実施形態では、一次側回路41のスイッチング素子26a,26b,26c,26d,26eが、第1~第3の実施形態から選ばれた1種のAlGaN/GaNHEMTとされている。一方、二次側回路22のスイッチング素子27a,27b,27cは、シリコンを用いた通常のMISFETとされている。本実施形態では、絶縁破壊耐性に優れた化合物半導体積層構造を備えてSi基板1の絶縁破壊の十分な抑止を可能とし、ピンチオフ状態とする際にもリーク電流が極めて少ない信頼性の高いAlGaN/GaNHEMTを、高圧回路に適用する。これにより、信頼性の高い大電力の電源回路が実現する。-第4の実施形態-本実施形態では、第1又は第2の実施形態から選ばれた1種のAlGaN/GaNHEMTを適用した高周波増幅器を開示する。図15は、第4の実施形態による高周波増幅器の概略構成を示す結線図である。本実施形態による高周波増幅器は、ディジタルプレディストーション回路31と、ミキサー32a,32bと、パワーアンプ33とを備えて構成される。ディジタルプレディストーション回路31は、入力信号の非線形歪みを補償するものである。ミキサー32aは、非線形歪みが補償された入力信号と交流信号をミキシングするものである。パワーアンプ33は、交流信号とミキシングされた入力信号を増幅するものであり、第1~第3の実施形態から選ばれた1種のAlGaN/GaNHEMTを有している。なお図15では、例えばスイッチの切り替えにより、出力側の信号をミキサー32bで交流信号とミキシングしてディジタルプレディストーション回路31に送出できる構成とされている。本実施形態では、絶縁破壊耐性に優れた化合物半導体積層構造を備えてSi基板1の絶縁破壊の十分な抑止を可能とし、ピンチオフ状態とする際にもリーク電流が極めて少ない信頼性の高いAlGaN/GaNHEMTを、高周波増幅器に適用する。これにより、信頼性の高い高耐圧の高周波増幅器が実現する。他の実施形態第1~第4の実施形態では、化合物半導体装置としてAlGaN/GaNHEMTを例示した。化合物半導体装置としては、AlGaN/GaNHEMT以外にも、以下のようなHEMTに適用できる。その他のHEMT例1本例では、化合物半導体装置として、InAlN/GaNHEMTを開示する。InAlNとGaNは、組成によって格子定数を近くすることが可能な化合物半導体である。この場合、上記した第1~第4の実施形態では、化合物半導体構造において、電子走行層がi-GaN、電子供給層がn-InAlN、キャップ層がn-GaNで形成される。また、この場合のピエゾ分極がほとんど発生しないため、2次元電子ガスは主にInAlNの自発分極により発生する。本例のInAlN/GaNHEMTでは、化合物半導体構造において、第1の実施形態又は第2の実施形態のバッファ層を形成する。第1の実施形態を適用する場合には、AlNからなる厚い第1のバッファ層及びi-AlGaNからなる第2のバッファ層を形成する。第2の実施形態を適用する場合には、AlNからなる第1のバッファ層及びi-AlGaNからなる厚い第2のバッファ層を形成する。第2の実施形態を適用する場合に、i-AlGaNの代わりに、例えばi-InAlNからなる第2のバッファ層を形成することも考えられる。また、第1の実施形態又は第2の実施形態を適用する場合に、厚いバッファ層として、i-AlN、i-AlGaN、i-InAlNから選ばれた少なくとも2種を、適宜積層するようにしても良い。本例によれば、上述したAlGaN/GaNHEMTと同様に、絶縁破壊耐性に優れた化合物半導体積層構造を備えてSi基板1の絶縁破壊の十分な抑止を可能とし、ピンチオフ状態とする際にもリーク電流が極めて少ない信頼性の高い高耐圧のInAlN/GaNHEMTが実現する。その他のHEMT例2本例では、化合物半導体装置として、InAlGaN/GaNHEMTを開示する。GaNとInAlGaNは、後者の方が前者よりも組成によって格子定数を小さくすることができる化合物半導体である。この場合、上記した第1~第4の実施形態では、化合物半導体構造において、電子走行層がi-GaN、電子供給層がn-InAlGaN、キャップ層がn-GaNで形成される。本例のInAlGaN/GaNHEMTでは、化合物半導体構造において、第1の実施形態又は第2の実施形態のバッファ層を形成する。第1の実施形態を適用する場合には、AlNからなる厚い第1のバッファ層及びi-AlGaNからなる第2のバッファ層を形成する。第2の実施形態を適用する場合には、AlNからなる第1のバッファ層及びi-AlGaNからなる厚い第2のバッファ層を形成する。第2の実施形態を適用する場合に、i-AlGaNの代わりに、例えばi-InAlNからなる第2のバッファ層を形成することも考えられる。また、第1の実施形態又は第2の実施形態を適用する場合に、厚いバッファ層として、i-AlN、i-AlGaN、i-InAlNから選ばれた少なくとも2種を、適宜積層するようにしても良い。本例によれば、上述したAlGaN/GaNHEMTと同様に、絶縁破壊耐性に優れた化合物半導体積層構造を備えてSi基板1の絶縁破壊の十分な抑止を可能とし、ピンチオフ状態とする際にもリーク電流が極めて少ない信頼性の高い高耐圧のInAlGaN/GaNHEMTが実現する。以下、化合物半導体装置及びその製造方法、並びに電源装置及び高周波増幅器の諸態様を付記としてまとめて記載する。付記1基板と、前記基板の上方に形成された、III族元素の化合物半導体を有する化合物半導体積層構造とを含み、前記化合物半導体積層構造は、その厚みが10μm以下であり、そのIII族元素の総原子数のうち、アルミニウム原子の比率が50以上とされたものであることを特徴とする化合物半導体装置。付記2前記化合物半導体積層構造は、アルミニウムを含有するバッファ層を有しており、前記バッファ層の厚みの当該化合物半導体積層構造の厚みに対する比率が0.5以上であることを特徴とする付記1に記載の化合物半導体装置。付記3前記化合物半導体積層構造は、その厚みが1.3μm以上2.3μm以下であることを特徴とする付記2に記載の化合物半導体装置。付記4前記比率が0.75以上であることを特徴とする付記2に記載の化合物半導体装置。付記5前記化合物半導体積層構造は、その厚みが0.9μm以上2.3μm以下であることを特徴とする付記4に記載の化合物半導体装置。付記6前記バッファ層は、表面が凹凸状とされた第1の層と、表面が平坦な第2の層とが交互に積層され、最上層が前記第2の層とされてなることを特徴とする付記2~5のいずれか1項に記載の化合物半導体装置。付記7前記バッファ層は、AlN,AlGaN,InAlNのうちから選ばれた少なくとも1種を材料として形成されることを特徴とする付記2~6のいずれか1項に記載の化合物半導体装置。付記8前記化合物半導体積層構造は、GaNを含有する電子走行層を有しており、前記電子走行層は、その厚みが250nm以下であることを特徴とする付記1~7のいずれか1項に記載の化合物半導体装置。付記9基板と、前記基板上方に形成されたバッファ層と、前記バッファ層上方に形成された化合物半導体積層構造とを含み、前記バッファ層は、凹凸を有し、Alを含む第1のバッファ層と、前記凹凸を埋め、前記第1のバッファ層よりAl量の多い第2のバッファ層とが、交互に複数積層されていることを特徴とする化合物半導体装置。付記10基板と、前記基板の上方に形成された、III族元素の化合物半導体を有する化合物半導体積層構造とを含む化合物半導体装置の製造方法であって、前記化合物半導体積層構造を、その厚みが10μm以下であり、そのIII族元素の総原子数のうち、アルミニウム原子の比率が50以上となるように形成することを特徴とする化合物半導体装置の製造方法。付記11前記化合物半導体積層構造は、アルミニウムを含有するバッファ層を有しており、前記バッファ層の厚みの当該化合物半導体積層構造の厚みに対する比率が0.5以上であることを特徴とする付記10に記載の化合物半導体装置の製造方法。付記12前記化合物半導体積層構造は、その厚みが1.3μm以上2.3μm以下であることを特徴とする付記11に記載の化合物半導体装置の製造方法。付記13前記比率が0.75以上であることを特徴とする付記11に記載の化合物半導体装置の製造方法。付記14前記化合物半導体積層構造は、その厚みが0.9μm以上2.3μm以下であることを特徴とする付記13に記載の化合物半導体装置の製造方法。付記15前記バッファ層を、表面が凹凸状とされた第1の層と、表面が平坦な第2の層とを交互に積層し、最上層を前記第2の層として形成することを特徴とする付記11~14のいずれか1項に記載の化合物半導体装置の製造方法。付記16前記第1の層及び前記第2の層を結晶成長法により形成するに際して、V族元素の原料とIII族元素の原料との比率を第1の比率として、前記第1の層を形成し、V族元素の原料とIII族元素の原料との比率を、前記第1の比率よりも小さい第2の比率として、前記第1の層上に前記第2の層を形成することを特徴とする付記15に記載の化合物半導体装置の製造方法。付記17前記第1の比率が10000以上であり、前記第2の比率が2.0以下であることを特徴とする付記16に記載の化合物半導体装置の製造方法。付記18前記バッファ層は、AlN,AlGaN,InAlNのうちから選ばれた少なくとも1種を材料として形成されることを特徴とする付記11~17のいずれか1項に記載の化合物半導体装置の製造方法。付記19前記化合物半導体積層構造は、GaNを含有する電子走行層を有しており、前記電子走行層は、その厚みが250nm以下であることを特徴とする付記10~18のいずれか1項に記載の化合物半導体装置の製造方法。付記20変圧器と、前記変圧器を挟んで高圧回路及び低圧回路とを備えた電源回路であって、前記高圧回路はトランジスタを有しており、前記トランジスタは、基板と、前記基板の上方に形成された、III族元素の化合物半導体を有する化合物半導体積層構造とを含み、前記化合物半導体積層構造は、その厚みが10μm以下であり、そのIII族元素の総原子数のうち、アルミニウム原子の比率が50以上とされたものであることを特徴とする電源回路。付記21入力した高周波電圧を増幅して出力する高周波増幅器であって、トランジスタを有しており、前記トランジスタは、基板と、前記基板の上方に形成された、III族元素の化合物半導体を有する化合物半導体積層構造とを含み、前記化合物半導体積層構造は、その厚みが10μm以下であり、そのIII族元素の総原子数のうち、アルミニウム原子の比率が50以上とされたものであることを特徴とする高周波増幅器。"