半導体装置であって、IGBT範囲とダイオード範囲を有する半導体層と、前記半導体層の表層部に設けられているトレンチゲートと、を備えており、前記半導体層は、前記IGBT範囲において、前記半導体層の裏層部に形成されている第1導電型のコレクタ領域と、前記半導体層の表層部に形成されている第1導電型のボディ領域と、前記ボディ領域内に形成されている第2導電型の第1キャリア蓄積層とを有しており、前記半導体層は、前記ダイオード範囲において、前記半導体層の裏層部に形成されている第2導電型のカソード領域と、前記半導体層の表層部に形成されている第1導電型のアノード領域と、前記アノード領域内に形成されている第2導電型の複数の第2キャリア蓄積層とを有しており、前記トレンチゲートは、前記半導体層の前記IGBT範囲に設けられており、前記第1キャリア蓄積層と前記複数の第2キャリア蓄積層は、前記半導体層の同一深さに設けられており、前記複数の第2キャリア蓄積層は、前記IGBT範囲と前記ダイオード範囲の間に設けられているトレンチゲートから離れた位置において、且つ半導体層の面内において、少なくとも一方向に沿って分散して設けられている半導体装置。前記ダイオード範囲において、前記半導体層の表層部に設けられている複数のダミートレンチゲートをさらに備えており、前記ダイオード範囲に設けられている複数のダミートレンチゲートは、平面視したときに、少なくとも一方向に沿って繰り返して設けられており、前記第2キャリア蓄積層は、前記複数のダミートレンチゲートの側面に接して設けられている請求項1に記載の半導体装置。ところで、IGBTが形成されている半導体層に還流用のフリーホイールダイオードを一体で形成する技術が開発されている。特許文献1のキャリア蓄積層をこのようなダイオード内蔵IGBTに適用する場合、以下の課題が生じることが本発明者らによって見出された。キャリア蓄積層をIGBT範囲とダイオード範囲の双方に形成すると、ダイオード範囲では、p型のアノード領域がn型のキャリア蓄積層によって上下に分断される。このため、ダイオード範囲には、上側のp型のアノード領域とn型のキャリア蓄積層と下側のp型のアノード領域とn型のカソード領域によって構成されるpnpnサイリスタが形成されてしまう。pnpnサイリスタは、順方向電圧に対する応答性電流の立ち上がりが遅い。このため、ダイオード範囲にpnpnサイリスタが形成されると、ダイオードを介して還流電流を流すときの応答性が悪化してしまう。このような理由から、ダイオード内蔵IGBTでは、キャリア蓄積層を半導体層のIGBT範囲に選択的に形成することが望まれる。図6に、ダイオード内蔵IGBTにおいて、キャリア蓄積層をIGBT範囲に選択的に形成するための工程を示す。図6に示されるように、キャリア蓄積層は、イオン注入技術を利用して形成される。図中の×が、キャリア蓄積層用に注入されたイオンの存在範囲を示す。通常、イオン注入は、チャネリング効果を考慮してチルト角を付けて斜め方向から実施される。このため、図6に示されるように、ダイオード範囲にレジスト層Aが形成されていたとしても、Bに示されるように、IGBT範囲とダイオード範囲の間に設けられている境界トレンチゲートCの側面において、ダイオード範囲の一部にもキャリア蓄積層が形成されてしまう。例えば、レジスト層Aを境界トレンチゲートCを超えてIGBT範囲に僅かにオーバーラップさせるように形成すれば、Bに示されるように、ダイオード範囲の一部にキャリア蓄積層が形成されてしまうことを防止できるかもしれない。しかしながら、トレンチゲートに充填されているポリシリコンの表面の平坦性は低いことから、そのようなポリシリコンの表面にレジスト層Aの端部が形成されると、レジスト層Aの端部の形態が安定しない。このため、レジスト層AをIGBT範囲に僅かにオーバーラップさせる方法だと、レジスト層Aの端部の形態が製造バッチ毎にばらつくので、IGBTの品質も製造バッチ毎にばらついてしまう。このような事態を避けるために、レジスト層Aは、境界トレンチゲートの表面を覆わないように、ダイオード範囲に収まっていることが望ましい。しかしながら、上記したように、レジスト層Aがダイオード範囲に収まっていると、ダイオード範囲の一部にもキャリア蓄積層が形成されてしまう。キャリア蓄積層は、ダイオード範囲に逆バイアスが印加されたときにリカバリ時に、アノードから引き出される正孔に対して障壁を形成する。このため、図6のBに示されるように、ダイオード範囲にキャリア蓄積層が偏在して設けられていると、正孔の排出量に不均一な分布が生じる。不均一に引き出される正孔は、ダイオード範囲に逆バイアスが印加されたときにリカバリ時に、破壊の要因となってしまう。本明細書で開示される技術は、ダイオード内蔵IGBTにおいて、ダイオード範囲のリカバリ耐量を改善することを目的としている。本明細書で開示される技術では、ダイオード範囲に追加のキャリア蓄積層を分散して形成することを特徴としている。これにより、ダイオード範囲では、複数のキャリア蓄積層が分散して設けられているので、形態に関わる不均一性が改善される。この結果、ダイオード範囲の正孔の排出量の不均一性も改善され、リカバリ耐量が改善される。本明細書で開示される半導体装置は、IGBT範囲とダイオード範囲を有する半導体層と、半導体層の表層部に設けられているトレンチゲートとを備えている。半導体層は、IGBT範囲において、半導体層の裏層部に形成されている第1導電型のコレクタ領域と、半導体層の表層部に形成されている第1導電型のボディ領域と、ボディ領域内に形成されている第2導電型の第1キャリア蓄積層とを有している。半導体層は、ダイオード範囲において、半導体層の裏層部に形成されている第2導電型のカソード領域と、半導体層の表層部に形成されている第1導電型のアノード領域と、アノード領域内に形成されている第2導電型の複数の第2キャリア蓄積層とを有している。トレンチゲートは、半導体層のIGBT範囲に設けられている。第1キャリア蓄積層と複数の第2キャリア蓄積層は、半導体層の同一深さに設けられている。複数の第2キャリア蓄積層は、IGBT範囲とダイオード範囲の間に設けられているトレンチゲートから離れた位置に設けられている。さらに、複数の第2キャリア蓄積層は、半導体層の面内において、少なくとも一方向に沿って分散して設けられている。このように、複数の第2キャリア蓄積層がダイオード範囲に分散して設けられていることによって、第2キャリア蓄積層がIGBT範囲とダイオード範囲の境界のみに偏在する場合に比して、第2キャリア蓄積層の形態に関わる不均一性が改善され、この結果、ダイオード範囲の正孔の排出量の不均一性も改善され、リカバリ耐量が改善される。本明細書で開示される半導体装置は、ダイオード範囲において、半導体層の表層部に設けられている複数のダミートレンチゲートをさらに備えているのが望ましい。ダイオード範囲に設けられている複数のダミートレンチゲートは、平面視したときに、少なくとも一方向に沿って繰り返して設けられているのが望ましい。この場合、第2キャリア蓄積層は、複数のダミートレンチゲートの側面に接して設けられているのが望ましい。すなわち、第2キャリア蓄積層は、ダミートレンチゲートの繰り返しパターンに沿って形成されている。このような形態であると、ダミートレンチゲートの繰り返しパターンと第2キャリア蓄積層の繰り返しパターンが一致するので、ダイオード範囲のおける形態の均一性が向上する。本明細書で開示される半導体装置によると、ダイオード範囲においてキャリア蓄積層が分散して設けられてることにより、リカバリ耐量が改善される。本明細書で開示される技術の特徴を整理しておく。第1特徴IGBT範囲のボディ領域とダイオード範囲のアノード領域は、同一の製造工程で形成される。このため、IGBT範囲のボディ領域とダイオード範囲のアノード領域は、厚みが等しく、厚み方向の不純物濃度の分布が一致している。第2特徴ダイオード範囲には、複数のダミートレンチゲートが形成されている。隣り合うダミートレンチゲートの間において、一方のダミートレンチの側面に接して第2キャリア蓄積層が形成されており、他方のダミートレンチゲートの側面に接して第2キャリア蓄積層が形成されており、それらの第2キャリア蓄積層は隣り合うダミートレンチゲートの間において離反している。このため、隣り合うダミートレンチゲートの間において、ボディ領域は厚み方向に分断されていない。第3特徴第2特徴において、一方のダミートレンチゲートの側面に設けられている第2キャリア蓄積層の横方向の長さは、他方のダミートレンチゲートの側面に設けられている第2キャリア蓄積層の横方向の長さに一致する。図1に、半導体装置1の要部断面図を概略して示す。図2に、図1のIIII線に対応した断面図を示す。半導体装置1は、縦型のダイオード内蔵IGBTであり、シリコン単結晶の半導体層20と、半導体層20の裏面に形成されているアルミニウムの裏面電極10と、半導体層20の表面に形成されているアルミニウムの表面電極30とを備えている。半導体層20は、IGBT範囲とダイオード範囲に区画されている。IGBT範囲にはノンパンチスルー型のIGBT構造が形成されており、ダイオード範囲にはPIN型のダイオード構造が形成されている。裏面電極10は、IGBT範囲ではコレクタ電極と称され、ダイオード範囲ではカソード電極と称されてもよい。表面電極30は、IGBT範囲ではエミッタ電極と称され、ダイオード範囲ではアノード電極と称されてもよい。半導体層20は、ダイオード範囲において、n型のカソード領域21とn型のバッファ領域22とn-型の低濃度領域23とp型のアノード領域24を有している。カソード領域21とバッファ領域22は、イオン注入技術を利用して、半導体層20の裏層部に形成されている。アノード領域24は、イオン注入技術を利用して、半導体層20の表層部に形成されている。低濃度領域23は、半導体層20に他の半導体領域を形成した残部である。半導体層20は、IGBT範囲において、p型のコレクタ領域29とn型のバッファ領域22とn-型の低濃度領域23とp型のボディ領域27とn型のエミッタ領域26とを有する。コレクタ領域29とバッファ領域22は、イオン注入技術を利用して、半導体層20の裏層部に形成されている。ボディ領域27とエミッタ領域26は、イオン注入技術を利用して、半導体層20の表層部に形成されている。低濃度領域23は、半導体層20に他の半導体領域を形成した残部である。ここで、IGBT範囲とは、半導体層20の裏面にコレクタ領域29が形成されている半導体層20の一部である。また、ダイオード範囲とは、半導体層20の裏面にカソード領域21が形成されている半導体層20の一部である。バッファ領域22は、IGBT範囲とダイオード範囲において共通であり、同一の製造工程で作成される。このため、バッファ領域22の厚み方向の濃度分布は、IGBT範囲とダイオード範囲において一致している。ボディ領域27とアノード領域24も、同一の製造工程で作成される。このため、ボディ領域27の厚み方向の濃度分布とアノード領域24の厚み方向の濃度分布が一致している。半導体装置1はさらに、IGBT範囲に設けられてる複数のトレンチゲート46と、ダイオード範囲に設けられている複数のダミートレンチゲート43とを備えている。図2に示されるように、複数のトレンチゲート46と複数のダミートレンチゲート43はいずれも、平面視したときにz軸方向から観測したときに、y軸方向に沿って伸びているとともに、半導体層20の面内において、x軸方向に繰り返して設けられており、ストライプ状に配置されている。隣り合うトレンチゲート46の間隔は、いずれの隣り合うトレンチゲート47を選択しても一定である。同様に、隣り合うダミートレンチゲート43の間隔は、いずれの隣り合うダミートレンチゲート43を選択しても一定である。なお、複数のトレンチゲート46のうち、IGBT範囲とダイオード範囲の間に設けられているトレンチゲート46を特に、境界トレンチゲート46と称する。トレンチゲート46は、ポリシリコンのトレンチゲート電極44と、そのトレンチゲート電極44を被覆している酸化シリコンのゲート絶縁膜45を有している。トレンチゲート電極44は、図示しないゲート配線に電気的に接続されており、駆動電圧が供給される。トレンチゲート電極44は、エミッタ領域26と低濃度領域23の間のボディ領域27に、ゲート絶縁膜45を介して対向している。ダミートレンチゲート43は、ポリシリコンの導電部41と、その導電部41を被覆する酸化シリコンの絶縁被覆部42を有している。導電部41は、表面電極30に電気的に接続されている。なお、導電部41は、表面電極30に代えて、図示しないゲート配線に電気的に接続されていてもよく、あるいは、その他の配線に接続されていてもよい。トレンチゲート46とダミートレンチゲート43は、同一の製造工程で作成される。半導体装置1はさらに、IGBT範囲に設けられているn型の第1キャリア蓄積層28と、ダイオード範囲に設けられているn型の複数の第2キャリア蓄積層25とを備えている。第1キャリア蓄積層28は、ボディ領域27内に設けられており、ボディ領域27によって低濃度領域23及びエミッタ領域26から隔てられている。このため、第1キャリア蓄積層28の電位はフローティングである。複数の第2キャリア蓄積層25は、アノード領域24内に設けられており、アノード領域24によって低濃度領域23から隔てられている。このため、第2キャリア蓄積層25の電位もフローティングである。第1キャリア蓄積層28と複数の第2キャリア蓄積層25は、半導体層20の共通の深さに設けられており、半導体層20の同一面内に配置されている。図2に示されるように、第1キャリア蓄積層28は、IGBT範囲の全域に亘って設けられている。換言すると、第1キャリア蓄積層28は、隣り合うトレンチゲート46の間において、一方のトレンチゲート46の側面から他方のトレンチゲート46の側面まで連続して設けられており、ボディ領域27を上下に分断している。複数の第2キャリア蓄積層25は、x軸方向に沿って分散して設けられており、ダミートレンチゲート43の側面に接触して設けられている。また、第2キャリア蓄積層25は、ダミートレンチゲート43の側面に沿ってy軸方向に伸びて形成されている。複数の第2キャリア蓄積層25は、隣り合うダミートレンチゲート43の間において、一方のダミートレンチゲート43の側面から他方のダミートレンチゲート43の側面まで連続して設けられていない。一方のダミートレンチゲート43の側面に設けられている第2キャリア蓄積層25の横方向x軸方向の長さは、他方のダミートレンチゲート43の側面に設けられている第2キャリア蓄積層25の横方向x軸方向の長さに一致する。図1及び図2に示されるように、ダイオード範囲では、複数の第2キャリア蓄積層25が分散して形成されており、隣り合うダミートレンチゲート43の間を単位とすると、各単位の形態が一致している。次に、半導体装置1の動作を説明する。半導体装置1は、例えば、モータ等の負荷に接続されるインバータ回路に用いられる。このようなインバータ回路では、PMW制御に応じてIGBT範囲がオフしているときに、ダイオード範囲には還流電流が流れる。第2キャリア蓄積層25は、還流電流が流れるときに、表面電極30から注入される正孔に対して障壁を形成する。半導体装置1では、上記したように、各単位の形態が一致しているので、正孔の注入量に関して各単位で均一となる。次に、ダイオード範囲に逆バイアスが印加されるとリカバリ時に、注入された正孔はアノード電極30から排出される。このとき、第2キャリア蓄積層25は、アノード電極30から排出される正孔に対して障壁を形成する。半導体装置1では、上記したように、各単位の形態が一致しているので、正孔の排出量に関して各単位で均一となる。このように、半導体装置1では、半導体層20の面内で観測したときに、ダイオード範囲における正孔の注入量及び排出量が均一化されている。この結果、高電圧が印加されるリカバリー時に流れる電流量が均一化され、高いリカバリ耐量を有することが可能となる。図3に、第1キャリア蓄積層28と複数の第2キャリア蓄積層25を形成する工程を示す。図3に示されるように、半導体層20のダイオード範囲にレジスト50が選択的に形成されている。さらに、レジスト50は、ダイオード範囲のアノード領域24の表面に選択的に形成されており、ダミートレンチゲート43の表面を露出するように形成されている。レジスト50がこのようにパターニングされると、チルト角を付けてイオン注入を実施したときに、IGBT範囲の全域には所定深さにイオンが注入され28a参照、ダイオード範囲ではダミートレンチゲート43の側面に沿って所定深さにイオンが注入される25a参照。この結果、図1に示す半導体装置1が製造される。以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。例えば、ダイオード範囲には、ダミートレンチゲートが設けられていなくてもよい。この場合も、複数の第2キャリア蓄積層がアノード領域内に分散して設けられていることにより、リカバリ耐量が改善される。また、図4及び図5に示すように、終端範囲の耐圧構造62内に、第3のキャリア蓄積層64が設けられていてもよい。耐圧構造62は、p型の拡散領域であり、IGBT範囲のボディ領域27及びダイオード範囲のアノード領域24よりも深く形成されている。第3のキャリア蓄積層64は、IGBT範囲の第1キャリア蓄積層28とダイオード範囲の複数の第2キャリア蓄積層25と共通の深さに設けられており、半導体層20の同一面内に配置されている。図4では、第3のキャリア蓄積層64がダイオード範囲との境界のみに設けられており、図5では、複数の第3のキャリア蓄積層64が耐圧構造62内に分散して設けられている。このように、第3のキャリア蓄積層64が耐圧構造62内に設けられていると、リカバリ時に流れる耐圧構造62付近の電流耐圧構造62の表面をアノードとする寄生ダイオードのリカバリ電流が不均一に流れることを抑制し、電流集中による破壊を抑制するという効果を有することができる。また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。