少なくとも一つのチップが設けられるチップレベル電磁EMIシールド構造であって、半導体基材と、前記半導体基材の第1の面に設けられ、前記半導体基材の周縁に位置する少なくとも一つの接地リードと、前記半導体基材の第2の面に設けられる接地層と、前記半導体基材の側壁に設けられ、前記少なくとも一つの接地リード及び前記接地層を接続するための接続構造と、を備えることを特徴とするチップレベル電磁EMIシールド構造。前記半導体基材は、シリコン基材であり、前記半導体基材の前記第1の面は、前記少なくとも一つのチップに接続される再配置層を有することを特徴とする請求項1に記載のチップレベル電磁EMIシールド構造。前記接続構造は、電気めっき製造工程により前記半導体基材の前記側壁に形成されることを特徴とする請求項1に記載のチップレベル電磁EMIシールド構造。前記再配置層は、前記少なくとも一つのチップに電気的に接続するための複数の金属リードを備えることを特徴とする請求項1に記載のチップレベル電磁EMIシールド構造。前記少なくとも一つのチップが前記半導体基材の前記第1の面に設けられており、前記少なくとも一つのチップを被覆するための保護層をさらに備えることを特徴とする請求項1に記載のチップレベル電磁EMIシールド構造。前記保護層には前記再配置層に電気的に接続するための複数の金属リードが設けられていることを特徴とする請求項5に記載のチップレベル電磁EMIシールド構造。前記ウエハの第1の面に少なくとも一つの接地リードを形成する工程と、前記ウエハの第1の面に少なくとも一つのチップを設け、前記少なくとも一つのチップの間に前記少なくとも一つの接地リードが位置するようにする工程と、前記ウエハの第2の面に接地層を形成する工程と、前記ウエハを複数の半導体基材に切断し、前期複数の半導体基材の周縁に前記少なくとも一つの接地リードがそれぞれ位置するようにする工程と、前記複数の半導体基材における第1の半導体基材の側壁に、前記第1の半導体基材に対応する前記少なくとも一つの接地リード及び接地層を接続するための接続構造を形成する工程と、を備えることを特徴とするチップレベル電磁EMIシールド構造の製造方法。前記ウエハは、シリコンウエハであることを特徴とする請求項7に記載のチップレベル電磁EMIシールド構造の製造方法。前記接続構造は、無電気めっき製造工程により前記第1の半導体基材の前記側壁に形成されることを特徴とする請求項7に記載のチップレベル電磁EMIシールド構造の製造方法。ウエハの第1の面に再配置層を形成する工程と、前記ウエハに前記少なくとも一つのチップを被覆するための保護層を形成する工程と、をさらに備えることを特徴とする請求項7に記載のチップレベル電磁EMIシールド構造の製造方法。前記保護層に各前記再配置層にそれぞれ接続される複数の金属リードを形成する工程をさらに備えることを特徴とする請求項10に記載のチップレベル電磁EMIシールド構造の製造方法。本発明は、ウエハの裏面及び側壁に、コンフォーマルシールドを形成するための接地層及び接続構造を形成させることにより、電磁干渉抑制効果を達成することができるとともに、チップの寸法を縮小することができるチップレベル電磁EMIシールド構造及び製造方法を提供することを課題とする。本発明は、少なくとも一つのチップが設けられるチップレベル電磁EMIシールド構造であって、半導体基材と、少なくとも一つの接地リードと、接地層と、接続構造と、を備え、半導体基材の第1の面には再配置層が、第2の面には接地層が設けられている。接地リードは、半導体基材の第1の面に設けられ、接地リードは、半導体基材の周縁に位置し、接続構造は、半導体基材の側壁に設けられ、接地リード及び接地層を接続する。本発明に係る一つの実施態様において、前記半導体基材は、シリコン基材であり、前記接続構造は、電気めっき製造工程により半導体基材の側壁に形成されており、前記再配置層は、少なくとも一つのチップに電気的に接続するための複数の金属リードを備える。本発明に係る一つの実施態様において、前記チップは、前記半導体基材の第1の面に設けられており、チップレベル電磁EMIシールド構造は、前記チップを被覆するための保護層をさらに備える。保護層には、再配置層に電気的に接続するための複数の金属リードが設けられている。また、本発明は、チップレベル電磁EMIシールド構造の製造方法を提供しており、まず、ウエハの第1の面に再配置層を形成し、次に、ウエハの第1の面に少なくとも一つの接地リードを形成し、そして、ウエハの第1の面に少なくとも一つのチップを形成し、チップの間に前記接地リードが位置するようにする。続いて、ウエハの第2の面に接地層を形成し、次に、ウエハを複数の半導体基材に切断し、前記接地リードが前記半導体基材の周縁に位置するようにする。最後に、前記半導体基材における第1の半導体基材の側壁に、前記第1の半導体基材に対応する前記接地リード及び接地層を接続するための接続構造を形成する。本発明に係るチップレベル電磁EMIシールド構造及び製造方法によれば、半導体の裏面及び側面にシールドを直接形成するための金属層を電気めっきし、実装体に回路を直接レイアウトすることにより、印刷回路板が一つ減少するため、製造コスト及び体積を抑制することができる。第1の実施例図1は、本発明に係る第1の実施例のチップレベル電磁EMIシールド構造の模式図である。チップレベル電磁EMIシールド構造は、主に半導体基材110と、接地層111と、接続構造112と、接地リード121と、保護層140とを備える。半導体基材110の上表面第1の面にチップ131~134を接続するための再配置層RedistributionLayer、RDLが設けられ、再配置層には、チップ131~134の接続又は電気信号の伝送を行うための複数の金属リード151、152が設けられている。接地リード121は、半導体基材110の第1の面に設けられ、且つ、半導体基材110の周縁に位置している。半導体基材110の下表面第2の面には、接地層111である全面の金属層が設けられている。接続構造112は、半導体基材110の側壁に形成され、接地層111は、コンフォーマルシールドを形成するために接続構造112により接地リード121に接続される。ここで注意すべき点は、上記接地層111、接続構造112及び接地リード121は、スパッタリングsputteringにより形成されてもよいが、本発明はこれに限定されるものではない。チップ131~134の接地線は、再配置層を介して接地リード121に接続されてもよい。接地層111及び接地リード121により、金属シールド効果が形成され、電磁干渉抑制の効果ElectromagneticInterference、EMIを達成することができる。接続構造112は、例えば無電気めっき製造工程及びレーザ技術により半導体基材110の側壁に形成され、主に半導体基材110の上下表面の接地リード121及び接地層111を接続する。また、チップ131~134の接地ピンは、再配置層により接地リード121に接続されてもよい。チップ131~134は、フリップチップ技術により半導体基材110の上表面に配置され、保護層140は、チップ131~134上に被覆され、チップ131~134を保護する。保護層140は、モールド複合材料MoldingCompoundである。また、保護層140は、ドリル又は貫通孔めっきにより金属リード151が形成され、チップ131~134の出力/入力I/Oピンを保護層140の上方の金属リード152に接続する。半導体基材110は、例えばシリコン基材又はシリコンウエハから切断されてなる基材であってもよい。本発明によれば、シールドを形成するために半導体基材110の裏面に全面の金属層を直接形成しているため、印刷回路を別途形成する必要がない。従って、本発明に係るチップレベル電磁EMIシールド構造によれば、チップ寸法を縮小することができるとともに、パッケージ工程の簡素化及び製造コストの低下を図ることができる。また、チップ131~134のピンは、金属リード151により保護層140の上方の金属リード152に接続され、外部の回路は、金属リード151、152によりチップ131~134と電気的に接続される。本実施例においては、電気的接続のために保護層140に回路をレイアウトする。こうした構造は、集積回路基板に取って代わるとともに、製造コスト及び体積を低減することができる利点を有している。ここで注意すべき点は、半導体基材110の側壁にある接続構造112は、主に半導体基材110の裏面にある接地層111と正面にある接地リード121とを接続する点である。本発明において、接続構造112の形成方法及び形状は、設計の必要に応じて決められてよく、本発明は、その形成方法及び形状に限定されない。また、上記の実施例の説明によれば、この技術分野において通常知識を有する者は、その他の実施態様を推知することができるため、ここでは詳しい説明を省略する。第2の実施例上述のチップレベル電磁EMIシールド構造を実現するために、本発明は、チップレベル電磁EMIシールド構造の製造方法を提供する。図2は、本発明に係る第2の実施例のチップパッケージ製造工程の模式図である。図2を参照して、まず、半導体基材110又はウエハに再配置層及び接地リード121を形成する。接地リード121は、半導体基材110の周縁に設けられる。接地リード121がウエハ上に形成された場合、接地リード121は、別のチップ接地領域との間に設けられる。ウエハが切断された後、接地リード121も同様に、切断された半導体基材110の周縁に位置する。チップ131~134は、フリップチップにより半導体基材110構造210を参照に設けられる。次に、半導体基材110に保護層140を形成する。保護層140は、チップ131~134構造220を参照を保護するためのモールド複合材料である。ここで注意すべき点は、ウエハの切断前に、製品の厚さを低減するためのチップ研磨を行うことができる点である。研磨のタイミングは、再配置層の形成前又は形成後であってよく、本実施例は、これに限定されない。また、その研磨後のチップの厚さは、製品の必要に応じて決められてよく、本実施例を限定するものではない。続いて、ドリル、孔埋め又は貫通孔めっき等により、保護層140に金属リード151を形成し、そして金属リード151によりチップ131~134を保護層140の上方の金属リード152構造230を参照に接続する。次に、半導体基材110の側壁に金属シールドを形成するために、半導体基材110の両面の接地リード121及び接地層111を接続するための接続構造112を形成する。ここで注意すべき点は、上記構造は、ウエハ上に直接応用してもよいが、この場合、保護層140を形成した後、ウエハを複数の半導体基材110に切断し、切断後に接地リード121が半導体基材110の周縁に位置するようにレイアウトを予め決定する必要がある点である。本実施例において、接地リード121がチップ間に設けられているため、ウエハが切断された後、接地リード121が自然に半導体基材110に位置することとなる。図3を参照して、図3は、本発明に係る第2の実施例のウエハの模式図であり、図3bは図3aにおける領域305の拡大図である。チップ設置領域310及び320は、ウエハ301上にチップが設けられる領域図3aを参照である。接地リード121は、チップ設置領域310とチップ設置領域320との間図3bを参照に設けられている。チップ設置領域に沿って切断した後、接地リード121は、チップ設置領域310の周縁、即ち半導体基材110の周縁に位置することとなる。最後に、半導体基材110の側壁に、接地リード121と他面の接地層111とを接続するための接続構を形成する。第3の実施例次に、本発明に係るチップレベル電磁EMIシールド構造の製造方法をフローに基づいて説明する。図4は、本発明に係る第3の実施例の製造方法フローを示す。図3及び図4を参照して、まず、ウエハの第1の面に再配置層を形成しステップS410、そしてウエハの第1の面に少なくとも一つの接地リード121を形成するステップS420。次に、ウエハの第1の面に少なくとも一つのチップ131~134を形成するとともに、接地リード121がチップ131~134の間に位置するようにするステップS430。続いて、ウエハの第2の面に接地層111を形成するステップS440。次に、ウエハにそれらのチップ131~134を被覆するための保護層140を形成するステップS450。保護層140及び金属リード151、152を形成した後、ウエハを複数の半導体基材110に切断し、接地リード121がそれぞれ半導体基材110の周縁に位置ステップS460することとなる。最後に、それらの半導体基材110の側壁に、シールドを形成するためにそれらの半導体基材110の接地リード121と接地層111とを接続するための接続構造112を形成する。本実施例のチップレベル電磁EMIシールド構造の製造方法におけるその他の実施の詳細は、上述の図1~図3の説明の通りであるため、ここでは詳しい説明を省略する。ここで注意すべき点は、本実施例は、各種設計に応じてウエハの所定領域に接地層及び接地リードを選択的に接地することができるため、所定の半導体基材に、必要とするシールドを形成することができ、電磁干渉抑制の効果を図ることができる点である。本発明は、接地層111及び接地リード121の領域、形状や数量になんら限定されるものではない。上述のように、本発明は、ウエハの裏面及び側壁に金属層及び接続構造を直接形成することによりシールド効果を図ることができるため、本発明に係るチップレベル電磁EMIシールド構造は、下記の利点を有している。1、チップレベル電磁EMIシールド構造の簡素化及びチップ寸法の低減を図ることができる。2、製造コストを低減することができる。3、チップの安定性を向上することができる。上述したものは、本発明の好ましい具体的実施例の詳細説明や図面に過ぎず、所属する技術分野において通常知識を有する者により本発明の主旨を逸脱しない範囲で種々に修正や変更されることが可能である。なお、そうした修正や変更は、本発明の特許請求の範囲に属するものである。