立ち上がり時間、所定の電圧期間及び立ち下がり時間を有する駆動パルスで容量性負荷を駆動するドライバ回路であって、電源に結合する入力と、第1スイッチング要素を含む第1充電経路を介して前記入力に結合された第1電極と、第2スイッチング要素を含む第1放電経路、および第2充電経路を介して容量性負荷を選択的に充電するための前記回路の出力に結合された第2電極とを有するインダクタンスと、第3スイッチング要素を含む第2放電経路と前記回路の前記出力との間に結合され、前記容量性負荷を選択的に放電するための一次側を有する変圧器であって、前記インダクタンスの前記第1電極に結合された二次側を有する前記変圧器と、前記第1、第2及び第3スイッチング要素に結合されたコントローラとを備え、前記コントローラは、前記第1充電経路及び前記第1放電経路をイネーブル状態にして、前記電源から前記インダクタンスに通電させること、前記駆動パルスの立ち上がり時間中、前記第1充電経路及び前記第1及び第2放電経路をディスエーブル状態にして、前記第2充電経路を介して前記インダクタンスから前記出力に電流を流して、前記容量性負荷を充電すること、前記駆動パルスの立ち上がり時間の終わりに前記第1放電経路をイネーブル状態にして、前記駆動パルスの前記所定の電圧期間中、前記インダクタンスから前記第1放電経路を通り前記第2スイッチング要素を介して電流を流すこと、前記駆動パルスの前記立ち下がり時間中、前記第2放電経路をイネーブル状態にし、前記容量性負荷を前記出力及び前記変圧器の一次側を介して放電して、前記変圧器の二次側に電圧を誘起させ、該電圧を用いて前記インダクタンスに通電することを行う、ドライバ回路。請求項1に記載のドライバ回路において、前記コントローラは、前記充電及び放電経路の各々を選択的にイネーブル状態又はディスエーブル状態にする、ドライバ回路。請求項1又は2に記載のドライバ回路において、前記第1放電経路に結合された第1入力と、前記コントローラから所定の設定電流値を受信するための前記コントローラに結合された第2入力とを有する電流比較回路を含み、前記電流比較回路は、前記第1放電経路の前記電流を前記所定の設定電流値と比較し、前記第1スイッチング要素を制御して、前記インダクタンスの所定のレベルの通電を維持する、ドライバ回路。請求項4に記載のドライバ回路において、前記電流比較回路は、前記電流比較回路の第1入力に結合された正の入力と、前記電流比較回路の第2入力に結合された負の入力とを有する差動比較器を含み、前記差動比較器の出力は、前記第1スイッチング要素を制御するためのラッチ回路に結合される、ドライバ回路。請求項1~4のいずれか1項に記載のドライバ回路において、前記スイッチング要素は、半導体装置である、ドライバ回路。請求項6に記載のドライバ回路において、前記スイッチング要素は、MOSFETトランジスタである、ドライバ回路。前記添付図面を参照して実質的に上述したドライバ回路。立ち上がり時間、所定の電圧期間及び立ち下がり時間を有する駆動パルスで容量性負荷を駆動するための方法であって、電源とインダクタンスとの間の第1充電経路及び前記インダクタンスからの第1放電経路をイネーブル状態にして、前記電源から前記インダクタンスに通電すること、前記駆動パルスの立ち上がり時間中、前記第1充電経路及び前記第1放電経路をディスエーブル状態にして、第2充電経路を介して、前記インダクタンスから前記容量性負荷に電流を流すこと、前記駆動パルスの立ち上がり時間の終わりに前記第1放電経路をイネーブル状態にして、前記駆動パルスの前記所定の電圧期間中、前記インダクタンスから前記第1放電経路を通して電流を流すこと、前記駆動パルスの前記立ち下がり時間中、第2放電経路をイネーブル状態にし、前記容量性負荷を変圧器の一次側を介して放電して、前記変圧器の二次側に電圧を誘起し、該電圧を用いて前記インダクタンスに通電することを備える、方法。請求項8に記載の方法であって、前記第1放電経路の前記電流を所定の設定電流値と比較し、前記第1充電経路を選択的にイネーブル状態及びディスエーブル状態にして、前記インダクタンスにおいて所定レベルの通電を維持することを備える、方法。前記添付図面を参照して実質的に上述したように容量性負荷を駆動する方法。請求項1乃至7のいずれか1つに記載のドライバ回路が含まれる印字ヘッドドライバシステム。従って、本発明は、上述した従来技術の問題を克服するか又は少なくとも低減するドライバ回路を提供しようとするものである。従って、第1態様において、本発明は、立ち上がり時間、所定の電圧期間及び立下がり時間を有する駆動パルスで容量性負荷を駆動するドライバ回路であって、電源に結合する入力と、第1スイッチング要素を含む第1充電経路を介して前記入力に結合された第1電極と、第2スイッチング要素を含む第1放電経路、および第2充電経路を介して容量性負荷を選択的に充電するための前記回路の出力に結合された第2電極とを有するインダクタンスと、第3スイッチング要素を含む第2放電経路と前記回路の前記出力との間に結合され、前記容量性負荷を選択的に放電するための一次側を有する変圧器であって、前記インダクタンスの前記第1電極に結合された二次側を有する前記変圧器と、前記第1、第2及び第3スイッチング要素に結合されたコントローラとを備え、前記コントローラは、前記第1充電経路及び前記第1放電経路をイネーブル状態にして、前記インダクタンスに前記電源から通電させること、前記駆動パルスの立ち上がり時間中、前記第1充電経路及び前記第1及び第2放電経路をディスエーブル状態にして、前記第2充電経路を介して前記インダクタンスから前記出力に電流を流して、前記容量性負荷を充電すること、前記駆動パルスの立ち上がり時間の終わりに前記第1放電経路をイネーブル状態にして、前記駆動パルスの前記所定の電圧期間中、前記インダクタンスから前記第1放電経路を通り前記第2スイッチング要素を介して電流を流すこと、前記駆動パルスの前記立下がり時間中、前記第2放電経路をイネーブル状態にし、前記容量性負荷を前記出力及び前記変圧器の一次側を介して放電して、前記変圧器の二次側に電圧を誘起させ、該電圧を用いて前記インダクタンスに通電することを行う、ドライバ回路を提供する。第2態様によれば、本発明は、立ち上がり時間、所定の電圧期間及び立ち下がり時間を有する駆動パルスで容量性負荷を駆動するための方法であって、電源とインダクタンスとの間の第1充電経路及び前記インダクタンスからの第1放電経路をイネーブル状態にして、前記電源から前記インダクタンスに通電すること、前記駆動パルスの立ち上がり時間中、前記第1充電経路及び前記第1放電経路をディスエーブル状態にして、第2充電経路を介して、前記インダクタンスから前記容量性負荷に電流を流すこと、前記駆動パルスの立ち上がり時間の終わりに前記第1放電経路をイネーブル状態にして、前記駆動パルスの前記所定の電圧期間中、前記インダクタンスから前記第1放電経路を通して電流を流すこと、前記駆動パルスの前記立ち下がり時間中、第2放電経路をイネーブル状態にし、前記容量性負荷を変圧器の一次側を介して放電して、前記変圧器の二次側に電圧を誘起し、該電圧を用いて前記インダクタンスに通電することを備える、方法を提供する。次に、一例として、本発明の一実施形態について図面を参照して更に詳細に述べる。従って、図面は、ドライバ回路1の概略図を示し、この回路1は、所定の実質的に台形状の波形で容量性負荷2を駆動できるが、容量性負荷の駆動には、最小限の電流の使用のみを必要とする。ドライバ回路1は、電源4に結合された入力3と、容量性負荷2に結合された出力5と、入力3と出力5との間に結合されたインダクタンス6と、インダクタンス6と並列に出力5と入力3との間に結合された変圧器7とを含む。ドライバ回路1は、更に、入力3とインダクタンス6の第1電極との間に結合され、入力3従って、電源4とインダクタンス6との間の第1充電経路を選択的にイネーブル状態及びディスエーブル状態にする第1スイッチング要素10と、抵抗器24を介してインダクタンス6と接地との間に結合され、第1放電経路を選択的にイネーブル状態及びディスエーブル状態にする第2スイッチング要素11と、変圧器7の一次側8と接地との間に結合され、容量性負荷2を放電するための第2放電経路を選択的にイネーブル状態及びディスエーブル状態にする第3スイッチング要素12と、スイッチング要素10、11、12を制御するためのコントローラ13とを含む。スイッチング要素10、11、12は、好適には、トランジスタを含む回路要素として具体化され、図示するようにMOSFET25、26、27であってよく、また、当業者によって認識されるように、必要に応じて、他の構成要素を含んでよい。容量性負荷2は、複数の圧電室を有するインクジェット印字ヘッド又は他のそのような容量性負荷1つ又は複数であってよい。第1充電経路には、アノードがスイッチング要素10に接続され、カソードがインダクタンス6の第1電極に接続された第1ダイオード17が含まれる。再循環ダイオードrecirculatingdiode18が、インダクタンス6の第1電極と接地との間に結合され、そのカソードは、ダイオード17のカソードとインダクタンス6の第1電極とに接続され、そのアノードは、接地されている。第2充電経路には、ダイオード15が含まれ、そのアノードは、インダクタンス6の第2電極に接続され、そのカソードは、出力5に接続されている。第2放電経路には、ダイオード28が含まれ、そのアノードは、変圧器7の一次側8に接続され、そのカソードは、第3スイッチング要素12に接続されている。ダイオード16が、変圧器7の二次側9とインダクタンス6の第1電極との間に設けられ、そのアノードは、変圧器7の二次側9に接続され、そのカソードは、インダクタンス6の第1電極に接続されている。従って、第1及び第2スイッチング要素10、11を閉状態にして、入力とインダクタンス6の第1電極との間の第1充電経路と、インダクタンスの第2電極と接地との間の第1放電経路と、がイネーブル状態になる時、インダクタンス6は、入力3を介して電源4から通電される。第3スイッチング要素12は、この時、開状態になっているべきである。インダクタンス6は、一旦、通電されると、容量性負荷2を充電するために用いることができる。このことは、第3スイッチング要素12を開状態に維持しつつ、第1及び第2スイッチング要素10及び11を開状態にすることによって起こる。従って、インダクタ電流は、ダイオード15を通り出力5を介して流れて、容量性負荷2を充電する。容量性負荷2の充電を停止する場合、第2スイッチング要素11を閉状態にする。容量性負荷2を放電する場合、第3スイッチング要素12は、閉状態にし、変圧器7の一次側8及びダイオード28を含む第2放電経路を通して接地への容量性負荷の放電を行う。容量性負荷2が変圧器7の一次側8を通して放電する際、変圧器7の二次側9には、電力が誘起され、この電流が、ダイオード16を通過して、インダクタンス6の第1電極に戻り、インダクタンス6に通電する。電源4からのインダクタ通電を制御するために、電流比較回路14を用いて、第1放電経路の電流をコントローラ13によって提供される所定の設定値と比較する。電流比較回路は、第2スイッチング要素11と抵抗器24との間の第1放電経路に接続された正入力を有する差動比較器19を含む。本差動比較器は、コントローラ13から必要な電流の所定の設定値を受け取るための、コントローラ13に接続された負入力を有する。差動比較器19の出力は、図示するように、幾つかの論理ゲートから構成される論理ゲート回路に印加される。もちろん、他の構成が可能なことは明らかである。論理ゲート回路は、NANDゲートフリップフロップとして機能するように接続された第1及び第2NANDゲート20、21を含み、差動比較器19の出力は、フリップフロップへの一方の入力を形成し、コントローラ13からのリフレッシュ信号がフリップフロップへの第2の入力を形成する。フリップフロップの出力は、第3NANDゲート22への一方の入力として供給され、その他方の入力は、コントローラ13からのリフレッシュ信号によって供給され、第3NANDゲートの出力は、第4NANDゲート23の両方の入力に結合され、その出力は、第1スイッチング要素10を制御するために用いられる。従って、コントローラによって制御されると、電流比較回路14は、第1放電経路における電流を所定の値と比較し、電流が所定の値を超過している場合、第1スイッチング要素を制御して、第1充電経路をディスエーブル状態にする。従って、スイッチング要素10及び11が閉状態である場合、インダクタンス6は、電流比較回路14によって決定された電流レベルに達するまで通電される。インダクタンス6の電流レベルが所定のレベルに達すると、スイッチ10が開状態になり、これによって、インダクタンス6の更なる通電を防止する。しかしながら、インダクタンス6は、電流を維持しようとし、電流は、ダイオード18のカソードを通して、また、第1放電経路を通して、ダイオード18の順方向降下および抵抗器24の電圧降下に依存する減衰率で流れ続ける。従って、電流レベルが要求されるレベルより下がると、スイッチング要素10は、閉状態になり、インダクタンス6は、以前のように通電される。電流比較回路14には、或るレベルのヒステリシスが備えられ、このため、再充電は、インダクタンス6の通電がヒステリシスレベルだけ減衰した時のみ再開される。インダクタンス6が所定のレベルに通電されると、要求された駆動パルスを容量性負荷2に供給することが可能である。上述したように、この時、スイッチング要素10及び12は開状態になり、スイッチング要素11は閉状態になり、インダクタンス6の通電レベルを維持し監視する。スイッチング要素11が開状態である場合、インダクタンス電流は、ダイオード15を通して容量性負荷2に流れ込み、これによって容量性負荷2を充電する。電圧波形の立ち上がりスルーレートは、インダクタンス通電のレベルによって決定され、他方、ピーク電圧は、スイッチング要素11が開状態である時間によって決定される。一旦、充電されると、容量性負荷2は、スイッチング要素12が閉状態になり、これによって変圧器7の一次側8を通る放電経路が容量性負荷2に提供されるまで、充電されたままである。放電中、エネルギが、変圧器7の二次側9に誘起されて、それは、ダイオード16を通してインダクタンス6の第1電極に返される。立ち下がりスルーレートは、変圧器7を通して結合されたインダクタンス6を流れて容量性負荷2を放電する電流によって決定される。もちろん、コントローラ13は、ユーザ入力に応じてスイッチング要素10、11、12を制御するように、コンピュータ、ネットワーク及び/又はモデム等の様々な他の外部回路図示せずと通信可能であるが、ユーザ入力は、コントローラ13又は外部コンピュータに記憶されたソフトウェアの形態であってよい。通常動作では、ユーザ装置が容量性負荷2の充電を要求して、トリガパルスがユーザ装置からコントローラ13に送られる。トリガパルスが受信されると、再充電パルスに割込をかけることが必要であり、これは、一般的に、非同期的に起こる。充電パルスの最大幅は、その充電がどのくらい減衰し、そしてなお、充電中、どのくらい設定レベルに回復し得るかによって決まり、従って、再充電パルスがどのくらいの頻度でなければならないかによって決まる。従って、要求されるレベルの通電がインダクタンス6に確実に蓄積するために、トリガパルスの前に充電パルスを起動することが必要であり得る。従って、本発明の利点は、容量性負荷を充電するためにインダクタンスが用いられて、容量性負荷を充電するために用いられるエネルギが、放電する容量性負荷からインダクタンスにエネルギを返すことによって、システム内でリサイクルされることである。従って、立ち上がり時間、所定の電圧期間及び立下がり時間等の属性を有する波形を備えた駆動パルスを得るのに充分なレベルまでインダクタンスに通電するのに必要な電圧が、低減される。所定の電圧は、実質的に一定のピーク電圧であってよく、又は、所定の形状を有し得る。本発明を用いない装置と比較して、本発明を用いる装置に必要な電力が低減されることによって、用いられる電源電圧の低下、放熱器の小型化、及び熱制御回路の簡素化が可能になり、コストの上昇及び省スペース化が図れる。更に、波形のスルーレート及び所定の電圧は、必要に応じて、動的に修正して、多くの用途の波形を生成し得る。本発明の1つの特定の実施形態だけについて詳細に説明したが、本発明の範囲から逸脱することなく、当業者によって様々な修正及び改善を行い得ることを認識されたい。例えば、スイッチを具現化するためにMOSFETを用いたが、このことは、他の装置を代わりに使用できないことを意味するものではないことを認識されたい。更に、回路については、当業者が簡単に理解できるように概略図で述べた。しかしながら、望まれる場合、他の構成要素や装置も本回路に利用してよいことは認識されたい。